(57)【要約】【課題】炭素イオン注入によるゲッタリング法と比較して、製造コストが低く、しかもデバイス工程におけるパーティクルの発生などの問題点を解消した、固体撮像素子用の半導体基板上に回路を形成することによって、優れた電気特性を与えた高性能の固体撮像素子を提供する。【解決手段】シリコン基板の上に、シリコンのエピタキシャル層を有し、該エピタキシャル層の上に酸化膜を有し、前記シリコン基板上に埋め込み型フォトダイオードを形成した固体撮像素子であって、前記シリコン基板中に、サイズが10nm以上の炭素・酸素系析出物が１×10６〜１×10８個／cm２の密度で存在させる。【選択図】なし【特許請求の範囲】
【請求項１】
シリコン基板の上に、シリコンのエピタキシャル層を有し、該エピタキシャル層の上に酸化膜を有し、前記シリコン基板上に埋め込み型フォトダイオードを形成した固体撮像素子であって、前記シリコン基板中に、サイズが10nm以上の炭素・酸素系析出物が１×10６〜１×10８個／cm２の密度で存在することを特徴とする固体撮像素子。
【請求項２】
シリコン単結晶中に、固溶炭素を３×1016〜８×1016atoms／cm3及び固溶酸素を1.4×1018〜1.6×1018 atoms／cm3で含有するシリコン基板の上に、シリコンのエピタキシャル層を成長させ、該エピタキシャル層の上に酸化膜を形成したのち、熱処理を行って酸素析出反応を促進させることにより、前記シリコン基板中に炭素・酸素系析出物によるゲッタリングシンクを形成することを特徴とする固体撮像素子の製造方法。
【請求項３】
前記熱処理が、デバイスの製造プロセスにおける熱処理である請求項２に記載の固体撮像素子の製造方法。
【請求項４】
前記熱処理工程にて、径が10nm以上の炭素・酸素系析出物を１×10６〜１×10８個／cm２の密度で析出させる請求項２または３に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子およびその製造方法に関するものである。
【背景技術】
【０００２】
固体撮像素子は、シリコン単結晶からなる半導体基板上に回路を形成することにより製造される。その際、半導体基板に重金属が不純物混入した場合、固体撮像素子の電気特性が著しく劣化することになる。
ここで、半導体基板に重金属が不純物として混入する要因としては、第一に、半導体基板の製造工程における金属汚染、第二に、固体撮像素子の製造工程における重金属汚染が挙げられる。
【０００３】
前者は、シリコン単結晶基板にエピタキシャル層を成長させる際に、エピタキシャル成長炉の構成材からの重金属パーティクルあるいは、塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクル、の汚染が考えられる。近年、これらエピタキシャル成長工程における金属汚染は、エピタキシャル成長炉の構成材を耐腐食性のある材料に交換するなどの努力により改善されてきているが、エピタキシャル成長工程における金属汚染を完全に回避することは困難である。
【０００４】
そのため、従来は、半導体基板の内部にゲッタリング層を形成するか、あるいは高濃度ボロン基板などの重金属のゲッタリング能力が高い基板を用いて、エピタキシャル工程での金属汚染を回避していた。
【０００５】
一方、後者の固体撮像素子の製造工程では、デバイス製造工程のうち、イオン注入、拡散および酸化熱処理の各工程において、半導体基板への重金属汚染が懸念される。
【０００６】
ここで、従来、デバイス活性層近傍における重金属汚染を回避するためには、半導体基板に酸素析出物を形成するイントリンシックゲッタリング法又は、半導体基板の裏面にバックサイドダメージなどのゲッタリングサイトを形成するエキシントリックゲッタリング法を、利用するのが通例である。
【０００７】
しかしながら、上記した従前のゲッタリング法、すなわちイントリンシックゲッタリング法の場合は、半導体基板に予め酸素析出物を形成するための、多段階の熱処理工程が必要であることから、製造コストの増加が懸念される。さらに、高温かつ長時間の熱処理が必要であることから、新たに半導体基板への金属汚染も懸念される。
【０００８】
一方、エキシントリックゲッタリング法の場合は、裏面にバックサイドダメージなどを形成することからデバイス工程中に裏面からパーティクルが発生し、デバイスの不良要因を形成するなどの短所がある。
【０００９】
以上の問題点を踏まえ、特許文献１には、固体撮像素子の電気特性に影響を与える、暗電流により発生する白傷欠陥の低減を目指して、シリコン基板の一表面に例えば炭素を所定のドーズ量でイオン注入し、その表面にシリコンのエピタキシャル層を形成する技術が提案されている。この方法によれば、それまでのゲッタリング法を用いたエピタキシャル基板に比較して、固体撮像装置の白傷欠陥が大幅に低減される。
【００１０】
ところが、特許文献２の段落［0018］に、特許文献１に記載された炭素イオン注入にて形成されたゲッタリングシンクは、エピタキシャル層が形成された後の、例えばデバイス工程での処理温度が余り高くなると、このゲッタリングシンクによるゲッタリング効果が却って低下すること、が指摘されているように、ここに炭素イオン注入にて形成されたゲッタリングシンクには、ゲッタリング効果の限界があった。このことから、特許文献２に記載の技術では、炭素導入による埋込ゲッターシンク層の効果を十分に引き出すために、その後の処理温度に上限を設ける工夫がなされている。
【特許文献１】特開平６−３３８５０７号公報
【特許文献２】特開２００２−３５３４３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
かように、炭素イオン注入によるゲッタリングシンクには、ゲッタリング効果の限界があることから、例えば、上記のようにエピタキシャル層形成後のデバイス処理温度に上限を設ける工夫がなされているが、一方で、この工夫はデバイス作製工程での制約になる。
【００１２】
また、炭素イオン注入によるゲッタリングシンクによるゲッタリング効果が、エピタキシャル層形成後に低下する傾向にあることは、上述したデバイス工程におけるパーティクルの発生を回避することが難しいことでもあり、デバイス工程におけるゲッタリング効果の充実も重要な課題となる。
【００１３】
そこで、本発明は、従来のゲッタリング法、特に炭素イオン注入によるゲッタリング法と比較して、製造コストが低く、しかもデバイス工程におけるパーティクルの発生などの問題点を解消した、固体撮像素子用の半導体基板上に回路を形成することによって、優れた電気特性を与えた高性能の固体撮像素子を、その有利な製造方法に併せて提供することを目的とする。
【課題を解決するための手段】
【００１４】
発明者らは、半導体基板への重金属汚染を、製造コストの上昇なしに回避する手段について、鋭意検討を行った。まず、炭素イオン注入によるゲッタリング法について検討したところ、炭素イオン注入によるゲッタリング作用は、主に高エネルギーを介したイオン注入によるシリコン格子の乱れ（歪み）を起点として析出する酸化物に負うものであり、かような格子の乱れはイオン注入した狭い領域に集中している上、例えばデバイス工程の高温熱処理において酸化物回りの歪みが開放され易いことから、特にデバイス熱処理工程におけるゲッタリング効果に乏しいことが判明した。
【００１５】
そこで、シリコン基板中においてゲッタリングシンクの形成に携わる炭素の作用を詳細に検討した結果、イオン注入によって炭素を強制的に導入するのでなく、シリコン格子中に炭素をシリコンと置換する形で固溶させることによって、この置換位置炭素を起点に、例えばデバイス工程において、転位を伴う炭素・酸素系析出物（炭素・酸素複合体）が高密度で発現し、この炭素・酸素系析出物が高いゲッタリング効果をもたらすことを知見した。さらに、かような置換炭素は、シリコン単結晶中に固溶状態で含有させることで初めて導入されることを見出し、本発明を完成するに到った。
【００１６】
すなわち、本発明の要旨は、次のとおりである。
（１）シリコン基板の上に、シリコンのエピタキシャル層を有し、該エピタキシャル層の上に酸化膜を有し、前記シリコン基板上に埋め込み型フォトダイオードを形成した固体撮像素子であって、前記シリコン基板中に、サイズが10nm以上の炭素・酸素系析出物が１×10６〜１×10８個／cm２の密度で存在することを特徴とする固体撮像素子。
なお、この場合のサイズとは、シリコン基板の厚み方向断面のTEM観察像における析出物の対角線長を意味し、該観察視野内の析出物の平均値で示すこととする。
【００１７】
（２）シリコン単結晶中に、固溶炭素を１×1016〜１×1017atoms／cm3及び固溶酸素を1.4×1018〜1.6×1018 atoms／cm3で含有するシリコン基板の上に、シリコンのエピタキシャル層を成長させ、該エピタキシャル層の上に酸化膜を形成したのち、熱処理を行って酸素析出反応を促進させることにより、前記シリコン基板中に炭素・酸素系析出物によるゲッタリングシンクを形成することを特徴とする固体撮像素子の製造方法。
【００１８】
（３）前記熱処理が、デバイスの製造プロセスにおける熱処理である前記（２）に記載の固体撮像素子の製造方法。
【００１９】
（４）前記熱処理工程にて、径が10nm以上の炭素・酸素系析出物を１×10６〜１×10８個／cm２の密度で析出させる前記（２）または（３）に記載の固体撮像素子の製造方法。
【発明の効果】
【００２０】
本発明の固体撮像素子は、デバイスを載せる半導体基板にCZ結晶、ＭＣＺ結晶中に固溶炭素を含有させることによって、この半導体基板上にデバイスを載せる製造工程の熱処理工程を利用して、ゲッタリング能力の高い炭素・酸素系析出物を形成することができる。
【００２１】
従って、埋め込みフォトダイオードの直下からシリコン基板の全厚にわたって拡がるゲッタリングシンクを形成できるから、特にデバイス工程における重金属拡散が抑制されてデバイスでの欠陥が回避される結果、電気特性の良好な高品質の固体撮像素子を低コストで提供することが可能になる。
【図面の簡単な説明】
【００２２】
【図１】本発明の固体撮像素子用半導体基板、さらには固体撮像素子の製造手順を示す図である。
【図２】シリコン基板における固溶炭素濃度と炭素・酸素系析出物の個数との関係を示すグラフである。
【図３】シリコン基板における固溶炭素濃度と炭素・酸素系析出物のサイズとの関係を示すグラフである。
【図４】シリコン基板における固溶炭素濃度および固溶酸素濃度と炭素・酸素系析出物のサイズとの関係を示すグラフである。
【図５】固体撮像素子の製造手順を示す図である。
【符号の説明】
【００２３】
１  シリコン基板
２  エピタキシャル層
３  半導体基板
４  酸化膜
５  窒化膜
６  固体撮像素子
【発明を実施するための最良の形態】
【００２４】
以下、本発明の固体撮像素子用の半導体基板について、図面を参照して詳しく説明する。
図１は、本発明の固体撮像素子用半導体基板の製造方法を説明する図であり、図示例では、まず、例えば石英坩堝内にシリコン結晶の原料であるポリシリコンを積層配置し、さらにこのポリシリコン表面上にグラファイト粉を適量塗布し、例えばチョクラルスキー法（CZ法）に従って、炭素を添加したCZ結晶を作製する。
なお、CZ結晶とは、磁場印加CZ結晶も含めたチョクラルスキー法で製造された結晶の呼称である。
【００２５】
ここで、原料段階で炭素を添加し、炭素添加原料からシリコン単結晶を作製することによって、固溶状態で炭素を含むシリコン基板１が得られる（図１（ａ）参照）。かようにして得られたシリコン基板１は、濃度が３×1016〜８×1016atoms／cm3の固溶炭素および濃度が1.4×1018〜1.6×1018 atoms／cm3 の固溶酸素を含有することが肝要である。
【００２６】
まず、炭素を固溶形態で含有させるのは、上述したように、シリコン格子中に炭素をシリコンと置換する形で導入するためである。すなわち、炭素の原子半径はシリコン原子と比較して短いため置換位置に炭素が配位した場合、結晶の応力場は圧縮応力場となり格子間の酸素および不純物が圧縮応力場に捕獲されやすくなる。この置換位置炭素を起点に、例えばデバイス工程において、転位を伴う酸素との析出物が高密度で発現しやすくなり、シリコン基板１に高いゲッタリング効果を付与することができる。
【００２７】
このような固溶炭素の添加濃度は、３×1016〜８×1016atoms／cm3の範囲に規制する必要がある。なぜなら、固溶炭素濃度が３×1016atoms／cm3未満では、炭素・酸素系析出物の形成促進が活発にならないため、上記した高密度な炭素・酸素系析出物の形成を実現できない。
【００２８】
ここで、シリコン基板における固溶炭素濃度を変化させて炭素・酸素系析出物の個数を測定した結果について、図３に示す。なお、固溶炭素濃度の測定は、フリーエ変換赤外吸収分光法(FT-IR)にて行った。また、炭素・酸素系析出物個数の測定は、シリコン基板の厚み方向断面のTEM像を観察して行った。図３に示すように、固溶炭素濃度が３×1016atoms／cm3未満になると、炭素・酸素系析出物の生成が極端に減少する。
【００２９】
一方、１×1017atoms／cm3以上になると、炭素・酸素系析出物の形成が促進され高密度な炭素・酸素系析出物を得られるが、後述の図４に示すように析出物のサイズが抑制される結果、析出物周りの歪みが弱くなる傾向が強くなる。従って、歪みの効果が弱いことから不純物を捕獲するための効果が減少する。
【００３０】
ここで、シリコン基板における固溶炭素濃度を変化させて炭素・酸素系析出物のサイズを測定した結果について、図４に示す。なお、炭素・酸素系析出物のサイズの測定は、シリコン基板の厚み方向断面のTEM像を観察して析出物の対角線を測定し、その平均をサイズとした。
図４に示すように、固溶炭素濃度が１×1017atoms／cm3以上になると、炭素・酸素系析出物のサイズが極端に小さくなる。
【００３１】
さらに、シリコン基板１中の固溶酸素濃度を、1.4×1018〜1.6×1018 atoms／cm3 の範囲に規制する必要がある。なぜなら、固溶酸素濃度が1.4×1018atoms／cm3未満では、炭素・酸素系析出物の形成が促進されないために、上記した高密度な炭素・酸素系析出物が得られない。
一方、1.6×1018 atoms／cm3を超えると、酸素析出物のサイズが減少し母体シリコン原子と析出物界面における歪みの効果が緩和され歪みによるゲッタリング効果が低下することが懸念されるからである。
【００３２】
ここで、上記した炭素・酸素系析出物の密度は、固体撮像素子における白傷欠陥の発生に関与するものであることから、この白傷欠陥数と比例関係にあるフォトダイオード接合リーク電流について、シリコン基板１における固溶炭素濃度および固溶酸素濃度との関係を調査した。その結果を、図２に示す。
なお、フォトダイオード接合リーク電流の測定は、以下のように行った。まず、上記のシリコン基板をＳＣ−１洗浄液（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５）で洗浄し、次いでＳＣ−２洗浄液（ＨＣｌ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：５）で洗浄した。次に、このウェーハを１１００℃で１１０分間、ウェット酸化することにより、ウェーハ表面に厚さ６００ｎｍのフィールド酸化膜を形成した。その後、この酸化膜をフォトリソグラフィ技術によりパターニングして拡散窓を作り、そこにオキシ塩化リン（ＰＯＣｌ3）を用いた固層拡散でｎ+層を形成した。その際、リン拡散の条件は、９００℃で２０分間、ＰＳＧ（リンシリケートガラス）膜をエッチングにより除去した後、１０００℃、６０分の条件で熱拡散した。ｎ+層の拡散深さは約２μｍでその濃度は１×１０19／ｃｍ3である。コンタクトホールをあけた後、そこに１．５mass％Ｓｉを含むＡｌをスパッタリングで５００ｎｍで堆積した。電極パターニングの後、Ｎ2雰囲気下、４５０℃でアニール処理を行い、最後に裏面酸化膜を除去した。接合面積は１．８ｍｍ□の形状のパターンを用いた。
かくして得られたシリコン基板のｐｎ接合部に電圧を印加し、ＨＰ４１４０（ｐＡ）メータで、接合のリーク電流を測定した。このときＨＰ４１４１Ｂ（カレントボルテージソース）でガードリングにバイアスを印加することによって、ｐ型の表面反転を抑える工夫を行った。負のガードリングバイアスとして、−２０Ｖを用いた。この測定は、シリコン基板（ウェーハ）２０箇所について行い、その平均値をリーク電流とした。
【００３３】
図２に示すように、所定範囲の固溶酸素濃度の下、固溶炭素濃度が２×1016 atoms／cm3超〜１×1017atoms／cm3未満の範囲においてｐｎ接合リーク電流が減少している。ここで、固溶酸素濃度に着目すると、固溶酸素濃度が1.4×1018atoms／cm3未満の1.3×1018atoms／cm3になると、ｐｎ接合リーク電流がどの固溶炭素濃度領域においても大幅に増加していることがわかる。この固溶酸素濃度に関する傾向は、図４や図３においても同様に認められる。
以上の図２〜４に示した実験結果と、後述する実施例での評価結果を踏まえ、固溶炭素濃度を３×1016 atoms／cm3〜８×1016atoms／cm3に限定した。
【００３４】
一方、先に図４に示したように、固溶酸素濃度が1.6×1018 atoms／cm3を超える1.7×1018 atoms／cm3になると、炭素・酸素系析出物のサイズが減少する。このサイズの減少は、母体シリコン原子と析出物界面における歪みの効果の緩和に繋がるため、歪みによるゲッタリング効果が低下することが懸念される。
【００３５】
次に、炭素添加CZ結晶である上記シリコン基板１の表面を鏡面加工してから、エピタキシャル層を成長するために、例えばSC１およびSC２を組み合わせたＲＣＡ洗浄を行う。その後、エピタキシャル成長炉に装入し、所定の膜厚のエピタキシャル層２を成長させる（図１（ｂ）参照）。
なお、エピタキシャル層２の成長には、各種CVD法（化学気相成長法）を用いることができる。
【００３６】
ここで、エピタキシャル層２の厚さは、固体撮像素子の分光感度特性を向上させる理由から、２〜９μｍの範囲とすることが好ましい。
【００３７】
以上のエピタキシャル層２を形成した半導体基板３は、該エピタキシャル層２上に、酸化膜４、さらに必要に応じて窒化膜５を形成してから、後述するデバイス工程に供され、この工程においてエピタキシャル層２に埋め込み型フォトダイオードを形成することによって、固体撮像素子６となる。
【００３８】
なお、酸化膜４および窒化膜５の厚みは、転送トランジスタの駆動電圧を設計する際の制約から、それぞれ酸化膜４を50〜100nｍおよび窒化膜５、具体的には固体撮像素子におけるポリシリコンゲート膜５を1.0〜2.0μｍとすることが好ましい。
【００３９】
ここで、デバイス工程に供される半導体基板３のシリコン基板１は、固溶炭素を含むCZ結晶であるが、該結晶成長中に形成された酸素析出核、あるいは酸素析出物がエピタキシャル成長時の熱処理によりシュリンクするため、半導体基板３段階のシリコン基板１には、顕在化された酸化析出物は存在しない。
【００４０】
そのため、重金属をゲッタリングするためのゲッタリングシンクを確保するためには、エピタキシャル層成長後に、好ましくは600℃〜700℃程度の低温熱処理を施し、置換位置炭素を起点にして炭素・酸素系析出物７を析出させる必要がある（図１（ｃ）参照）。
【００４１】
ここで、デバイス工程、すなわち固体撮像素子の一般的な製造工程では、その初期段階において600℃〜700℃程度の熱処理工程が含まれているのが通例であるため、固溶炭素を含有する半導体基板３を固体撮像素子の基板として用いることにより、デバイス工程を利用して炭素・酸素系析出物７の成長並びに形成が可能となる。
【００４２】
なお、本発明において炭素・酸素系析出物とは、炭素を含有した炭素・酸素複合体（クラスター）である析出物を意味する。
【００４３】
この炭素・酸素系析出物７は、固溶炭素を含有する半導体基板３を出発材とすれば、デバイス工程の初期段階を経る過程でシリコン基板１の全体にわたって自然発生的に析出するため、デバイス工程での金属汚染に対するゲッタリング能力の高いゲッタリングシンクを、エピタキシャル層の直下からシリコン基板１の全厚にわたって形成することができる。従って、エピタキシャル層の近接領域におけるゲッタリングが実現される。
【００４４】
このゲッタリングを実現するには、炭素・酸素系析出物７は、サイズが10nm以上であり、かつシリコン基板中に１×10６〜１×10８個／cm２の密度で存在することが肝要である。
【００４５】
そして、この炭素・酸素系析出物７のサイズを10nm以上にするのは、母体シリコン原子と酸素析出物の界面に生じる歪みの効果を用いて格子間不純物（例えば重金属など）を捕獲（ゲッタリング）する確率を増加するためである。
【００４６】
また、径が10nm以上の炭素・酸素系析出物のシリコン基板中における密度は、シリコン結晶中における重金属の捕獲（ゲッタリング）は、母体シリコン原子と酸素析出物との界面に生じる歪みおよび界面準位密度（体積密度）に依存するために、１×10６〜１×10８個／cm２の範囲とする。
【００４７】
なお、上記したデバイス工程としては、固体撮像素子の一般的な製造工程を採用することができる。その一例としてCCDデバイスについて図５に示すが、特に図５の工程に限定する必要はない。
すなわち、デバイス工程は、まず、図５（ａ）に示すように、図５（ｂ）に示したシリコン基板１の上にｎ型のエピタキシャル層２を形成した半導体基板３を用意し、図５（ｂ）に示すように、このエピタキシャル層２の所定位置に第１のｐ型ウエル領域11を形成する。その後、図５（ｃ）に示すように、表面にゲート絶縁膜12を形成するとともに、第１のｐ型ウエル領域11の内部にイオン注入によってｎ型及びｐ型の不純物を選択的に注入して、垂直転送レジスタを構成するｎ型の転送チャネル領域13、ｐ型のチャネルストップ領域14および第２のｐ型ウエル領域15をそれぞれ形成する。
【００４８】
次に、図５（ｄ）に示すように、ゲート絶縁膜12の表面の所定位置に転送電極16を形成する。その後、図５（ｅ）に示すように、ｎ型の転送チャネル領域13と第２のｐ型ウエル領域15との間にｎ型及びｐ型の不純物を選択的に注入することによって、ｐ型の正電荷蓄積領域17とｎ型の不純物拡散領域18とを積層させたフォトダイオード19を形成する。
【００４９】
さらに、図５（ｆ）に示すように、表面に層間絶縁膜20を形成した後、フォトダイオード19の直上方を除いた層間絶縁膜20の表面に遮光膜21を形成することによって、固体撮像素子10を製造することができる。
【００５０】
上記のデバイス工程においては、例えば、ゲート酸化膜形成工程、素子分離工程およびポリシリコンゲート電極形成において、６００℃〜１０００℃程度の熱処理が行われるのが通例であり、この熱処理において、上述した炭素・酸素系析出物７の析出を図ることができ、以降の工程においてゲッタリングシンクとして作用させることができる。
【実施例】
【００５１】
石英坩堝内にシリコン結晶の原料であるポリシリコンを積層配置し、このポリシリコンの表面上にグラファイト粉を適量塗布し、チョクラルスキー法（CZ法）に従って、炭素を添加したCZ結晶を作製した。該CZ結晶からウェーハとして切り出したシリコン基板における固溶炭素濃度および固溶酸素濃度は表１に示す通りであった。次に、かくして得られたシリコン基板に対して、スピンコート法による表面汚染（汚染物質：Fe,Cu,Niおよび汚染濃度：１×1013 atoms／cm2）を行ったのち、固体撮像素子製造時の熱処理に相当する温度条件の熱処理を施した。
その後、各シリコン基板について、そのゲッタリング能力を、原子吸光分析にて各シリコン基板表面の金属汚染濃度を測定し、下記式に従ってゲッタリング効率を求めた。
記
ゲッタリング効率＝（熱処理後の表面汚染濃度）／（初期表面汚染濃度）×100（％）
【００５２】
その結果を、ゲッタリング効率90％以上：◎、同90％未満80％以上：○、同80％未満50％以上：△および同50％未満：×として、表１に併記するように、本発明半導体基板は、固体撮像素子製造のプロセス工程での重金属汚染に対して十分な耐性があることがわかる。
【００５３】
【表１】
2010109382.tif 000002
【００５４】
次いで、図１（ｂ）に示したところに従って、上記のシリコン基板１の表面を鏡面加工してから、SC１およびSC２を組み合わせたＲＣＡ洗浄を行い、その後、エピタキシャル成長炉に装入し、4.5μｍの膜厚のエピタキシャル層２をCVD法にて形成した。なお、CVD法は、SiHCl3（トリクロロシラン）およびSiH4(モノシラン)を原料ガスとして行った。
【００５５】
このエピタキシャル層２を形成した半導体基板３に対して、図５に示したところに従ってCMOSデバイスを作製し、固体撮像素子を製造した。このデバイス工程のゲート酸化膜形成の工程（図５（ｃ））において、７００℃の熱処理を経たシリコン基板１中の炭素・酸素系析出物の個数およびサイズを調査した。その結果を表２から表６に示す。
【００５６】
かくして得られた固体撮像素子について、ＰＮ接合ダイオードの暗時、逆方向リーク電流を調査した。その結果を、リーク電流が80arb.Unit未満：◎、同80arb.Unit 以上130arb.Unit未満：○、同130arb.Unit 以上160arb.Unit未満：△および同160arb.Unit 以上：×として、表２から表６に併記するように、本発明の半導体基板を用いた固体撮像素子は、リーク電流が抑制されていることがわかる。
【００５７】
【表２】
2010109382.tif 000003
【００５８】
【表３】
2010109382.tif 000004
【００５９】
【表４】
2010109382.tif 000005
【００６０】
【表５】
2010109382.tif 000006
【００６１】
【表６】
2010109382.tif 000007
【図１】
2010109382.tif 000008
【図２】
2010109382.tif 000009
【図３】
2010109382.tif 000010
【図４】
2010109382.tif 000011
【図５】
2010109382.tif 000012