(57)【要約】【課題】低消費電力化を図ることができる同期整流回路を提供する。【解決手段】整流用スイッチ素子（例えば整流用ＭＯＳＦＥＴ１）と、転流用スイッチ素子（例えば転流用ＭＯＳＦＥＴ２）と、前記整流用スイッチ素子及び前記転流用スイッチ素子をオン／オフ制御する制御手段（例えば制御回路５）と、フライホィールダイオードＤ１と、前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御するスイッチング速度制御手段（例えばスイッチング速度制御回路９）とを備える同期整流回路。【選択図】図１
2010273499.tif 000002
【特許請求の範囲】
【請求項１】
整流用スイッチ素子と、転流用スイッチ素子と、前記整流用スイッチ素子及び前記転流用スイッチ素子をオン／オフ制御する制御手段と、フライホィールダイオードと、前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御するスイッチング速度制御手段とを備えることを特徴とする同期整流回路。
【請求項２】
前記同期整流回路の出力電流を検出する出力電流検出手段を備え、前記出力電流検出手段の検出結果に応じて前記スイッチング速度制御手段が前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御する請求項１に記載の同期整流回路。
【請求項３】
前記同期整流回路の出力電圧又はその分圧を検出する電圧検出手段を備え、前記電圧検出手段の検出結果に応じて前記スイッチング速度制御手段が前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御する請求項１に記載の同期整流回路。
【請求項４】
前記同期整流回路の入力電流を検出する入力電流検出手段を備え、前記入力電流検出手段の検出結果に応じて前記スイッチング速度制御手段が前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御する請求項１に記載の同期整流回路。
【請求項５】
前記転流用スイッチ素子を流れる電流を検出する電流検出手段を備え、前記電流検出手段の検出結果に応じて前記スイッチング速度制御手段が前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御する請求項１に記載の同期整流回路。
【請求項６】
前記スイッチング速度制御手段が外部信号に応じて前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御する請求項１に記載の同期整流回路。
【請求項７】
前記外部信号が二つの信号である請求項６に記載の同期整流回路。
【請求項８】
前記整流用スイッチ素子の周辺温度及び前記転流用スイッチ素子の周辺温度の少なくとも一つを検出する温度検出手段を備え、前記温度検出手段の検出結果に応じて前記スイッチング速度制御手段が前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御する請求項１に記載の同期整流回路。
【請求項９】
請求項１〜８のいずれか１項に記載の同期整流回路を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は同期整流回路及びこれを備えた電子機器に関する。
【背景技術】
【０００２】
従来の同期整流型回路の一構成例を図１１に示す。出力電圧ＶOUTが抵抗Ｒ１及びＲ２から成る出力電圧検出回路によって検出され、当該出力電圧検出回路の検出結果と基準電圧発生回路３から出力される基準電圧とが比較器４によって比較される。制御回路５は、比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御する。制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオンし、転流用ＭＯＳＦＥＴ２がオフしているときは、入力電圧ＶINをコイルＬ１に供給してコイルＬ１にエネルギーを溜めながら、出力電圧ＶOUTを負荷（不図示）へ供給する。そして、制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオフし、転流用ＭＯＳＦＥＴ２がオンしているときは、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーを負荷へ供給する。このような動作により、図１１に示す従来の同期整流型回路は、出力電圧ＶOUTの安定化を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１５１６８９号公報
【特許文献２】特開２００８−４３１７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１１に示す従来の同期整流型回路では、当該同期整流型回路の基板実装面積縮小化や低コスト化を図るため、また、外付けのコイルＬ１を小さくするため、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング周波数を上げる必要があった。そして、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング周波数を上げる場合、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング動作が制御回路５の制御に追随できないという不具合を回避するために、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度も上げていた。
【０００５】
しかしながら、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング周波数を上げた場合、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失が大きくなり、消費電力が増加するという問題があった。
【０００６】
本発明は、上記の問題点に鑑み、低消費電力化を図ることができる同期整流回路及びこれを備えた電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明は、整流用スイッチ素子と、転流用スイッチ素子と、前記整流用スイッチ素子及び前記転流用スイッチ素子をオン／オフ制御する制御手段と、フライホィールダイオードと、前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御するスイッチング速度制御手段とを備えるようにしている。
【０００８】
このような構成によると、スイッチング速度制御手段が整流用スイッチ素子及び転流用スイッチ素子のスイッチング速度を制御することにより、整流用スイッチ素子及び転流用スイッチ素子のスイッチング損失を低減することが可能となり、低消費電力化を図ることができる。
【０００９】
また、前記同期整流回路の出力電流を検出する出力電流検出手段を備え、前記出力電流検出手段の検出結果に応じて前記スイッチング速度制御手段が前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御するようにしてもよい。
【００１０】
また、前記同期整流回路の出力電圧又はその分圧を検出する電圧検出手段を備え、前記電圧検出手段の検出結果に応じて前記スイッチング速度制御手段が前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御するようにしてもよい。
【００１１】
また、前記同期整流回路の入力電流を検出する入力電流検出手段を備え、前記入力電流検出手段の検出結果に応じて前記スイッチング速度制御手段が前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御するようにしてもよい。
【００１２】
また、前記転流用スイッチ素子を流れる電流を検出する電流検出手段を備え、前記電流検出手段の検出結果に応じて前記スイッチング速度制御手段が前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御するようにしてもよい。
【００１３】
また、前記スイッチング速度制御手段が外部信号に応じて前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御するようにしてもよい。さらに、前記外部信号が二つの信号から構成されるようにしてもよい。
【００１４】
また、前記整流用スイッチ素子の周辺温度及び前記転流用スイッチ素子の周辺温度の少なくとも一つを検出する温度検出手段を備え、前記温度検出手段の検出結果に応じて前記スイッチング速度制御手段が前記整流用スイッチ素子及び前記転流用スイッチ素子のスイッチング速度を制御するようにしてもよい。
【００１５】
また、本発明に係る同期整流回路を電子機器に搭載することにより、当該電子機器の低消費電力化を図ることができる。
【発明の効果】
【００１６】
本発明によると、スイッチング速度制御手段が整流用スイッチ素子及び転流用スイッチ素子のスイッチング速度を制御することにより、整流用スイッチ素子及び転流用スイッチ素子のスイッチング損失を低減することが可能となるので、低消費電力化を図ることができる同期整流回路及びこれを備えた電子機器を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第一実施形態に係る同期整流回路の構成を示す図である。
【図２】本発明の第二実施形態に係る同期整流回路の構成を示す図である。
【図３】本発明の第三実施形態に係る同期整流回路の構成を示す図である。
【図４】本発明の第四実施形態に係る同期整流回路の構成を示す図である。
【図５】本発明の第五実施形態に係る同期整流回路の構成を示す図である。
【図６】本発明の第六実施形態に係る同期整流回路の構成を示す図である。
【図７】本発明の第七実施形態に係る同期整流回路の構成を示す図である。
【図８】本発明の第八実施形態に係る同期整流回路の構成を示す図である。
【図９】本発明の第九実施形態に係る同期整流回路の構成を示す図である。
【図１０】本発明に係る電子機器の一例であるＬＥＤ照明機器の構成例を示す図である。
【図１１】従来の同期整流型回路の一構成例を示す図である。
【発明を実施するための形態】
【００１８】
本発明の実施形態について図面を参照して以下に説明する。まず、本発明の第一実施形態について説明する。本発明の第一実施形態に係る同期整流回路の構成を図１に示す。図１に示す同期整流回路は、転流用のフライホイールダイオードＤ１と、半導体パッケージ１０１と、コイルＬ１と、抵抗Ｒ１及びＲ２と、コンデンサＣ１とによって構成され、直流電圧源８からの入力電圧ＶINを入力し、出力電圧ＶOUTを出力する。
【００１９】
半導体パッケージ１０１は、整流用ＭＯＳＦＥＴ１と、転流用ＭＯＳＦＥＴ２と、基準電圧発生回路３と、比較器４と、制御回路５と、制御用電源６と、ＯＮ／ＯＦＦ回路７と、スイッチング速度制御回路９と、入力電圧端子Ｔ１と、スイッチ電圧端子Ｔ２と、フィードバック端子Ｔ３と、グランド端子Ｔ４と、ＯＮ／ＯＦＦ制御信号端子Ｔ５とを備えている。
【００２０】
直流電圧源８の負極はグランドに接続され、直流電圧源８の正極は入力電圧端子Ｔ１を介して制御用電源６と整流用ＭＯＳＦＥＴ１のソースとに接続される。整流用ＭＯＳＦＥＴ１のドレインと転流用ＭＯＳＦＥＴ２のドレインとはスイッチ電圧端子Ｔ２を介してコイルＬ１の一端とフライホイールダイオードＤ１のカソードとに接続される。また、転流用ＭＯＳＦＥＴ２のソースとフライホイールダイオードＤ１のアノードはグランドに接続される。
【００２１】
コイルＬ１の他端は抵抗Ｒ２の一端とコンデンサＣ１の一端とに接続される。抵抗Ｒ２の他端は抵抗Ｒ１を介してグランドに接続され、コンデンサＣ１の他端は直接グランドに接続される。
【００２２】
比較器４の非反転入力端子はフィードバック端子Ｔ３を介して抵抗Ｒ１と抵抗Ｒ２との接続点に接続され、比較器４の反転入力端子は基準電圧発生回路３に接続される。制御回路５は、比較器４及びＯＮ／ＯＦＦ回路７それぞれから信号を入力し、それらの入力信号に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２とをオン／オフ制御するための制御信号をスイッチング速度制御回路９に出力する。
【００２３】
スイッチング速度制御回路９は、制御回路５から出力される制御信号に基づいて整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２の各ゲートに供給する各駆動信号を生成する機能と、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を制御する機能とを有している。スイッチング速度制御回路９が整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を制御することにより、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失を低減することが可能となり、低消費電力化を図ることができる。なお、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を遅くする方法としては、例えば、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２の各ゲートに供給する各駆動信号の電流レベルを小さくする方法が挙げられる。
【００２４】
また、ＯＮ／ＯＦＦ回路７は、ＯＮ／ＯＦＦ制御信号端子Ｔ５に接続されている。そして、制御用電圧源６は半導体パッケージ１０１内の各回路に直流電圧を供給し、グランド端子Ｔ４は半導体パッケージ１０１内の各回路のグランドに接続されている。
【００２５】
出力電圧ＶOUTが抵抗Ｒ１及びＲ２から成る出力電圧検出回路によって検出され、当該出力電圧検出回路の検出結果であるフィードバック電圧ＶFBと基準電圧発生回路３から出力される基準電圧とが比較器４によって比較される。制御回路５は、比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御する。制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオンし、転流用ＭＯＳＦＥＴ２がオフしているときは、入力電圧ＶINをコイルＬ１に供給してコイルＬ１にエネルギーを溜めながら、出力電圧ＶOUTを負荷（不図示）へ供給する。そして、制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオフし、転流用ＭＯＳＦＥＴ２がオンしているときは、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーを負荷へ供給する。このような動作により、図１に示す同期整流型回路は、出力電圧ＶOUTの安定化を図っている。
【００２６】
ただし、ＯＮ／ＯＦＦ回路７から整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフにする旨の信号が出力されている場合、制御回路５は、比較器４の出力にかかわらず、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフ状態に保持する。
【００２７】
次に、本発明の第二実施形態について説明する。本発明の第二実施形態に係る同期整流回路の構成を図２に示す。なお、図２において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００２８】
図２に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０２に置換した構成である。半導体パッケージ１０２は、半導体パッケージ１０１に出力電流検出回路１０及び検出端子Ｔ６を新たに付加した構成である。出力電流検出回路１０は検出端子Ｔ６を介してコイルＬ１の他端に接続されている。
【００２９】
出力電流検出回路１０は、同期整流回路の出力電流を検出し、その検出結果をスイッチング速度制御回路９に出力する。スイッチング速度制御回路９は、出力電流検出回路１０の検出結果に基づいて、例えば出力電流が少ない場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を通常設定に比べて速くする。これにより、例えば出力電流が少ない場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失が低減でき、消費電力を低減することができる。
【００３０】
次に、本発明の第三実施形態について説明する。本発明の第三実施形態に係る同期整流回路の構成を図３に示す。なお、図３において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００３１】
図３に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０３に置換した構成である。半導体パッケージ１０３は、半導体パッケージ１０１に出力電圧検出回路１１及び検出端子Ｔ６を新たに付加した構成である。出力電圧検出回路１１は検出端子Ｔ６を介してコイルＬ１の他端に接続されている。
【００３２】
出力電圧検出回路１１は、同期整流回路の出力電圧ＶOUTを検出し、その検出結果をスイッチング速度制御回路９に出力する。スイッチング速度制御回路９は、出力電圧検出回路１１の検出結果に基づいて、例えば出力電圧ＶOUTが上昇した場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を通常設定に比べて速くする。これにより、例えば出力電圧ＶOUTが上昇した場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失が低減でき、消費電力を低減することができる。
【００３３】
次に、本発明の第四実施形態について説明する。本発明の第四実施形態に係る同期整流回路の構成を図４に示す。なお、図４において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００３４】
図４に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０４に置換した構成である。半導体パッケージ１０４は、半導体パッケージ１０１にフィードバック電圧検出回路１２を新たに付加した構成である。
【００３５】
フィードバック電圧検出回路１２は、フィードバック電圧ＶFBを検出し、その検出結果をスイッチング速度制御回路９に出力する。フィードバック電圧ＶFBは同期整流回路の出力電圧ＶOUTの分圧であるので、フィードバック電圧検出回路１２は、同期整流回路の出力電圧ＶOUTを間接的に検出し、その検出結果をスイッチング速度制御回路９に出力していることになる。スイッチング速度制御回路９は、フィードバック電圧検出回路１２の検出結果に基づいて、例えばフィードバック電圧ＶFBが上昇した場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を通常設定に比べて速くする。これにより、例えばフィードバック電圧ＶFBが上昇した場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失が低減でき、消費電力を低減することができる。
【００３６】
次に、本発明の第五実施形態について説明する。本発明の第五実施形態に係る同期整流回路の構成を図５に示す。なお、図５において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００３７】
図５に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０５に置換した構成である。半導体パッケージ１０５は、半導体パッケージ１０１に入力電流検出回路１３を新たに付加した構成である。
【００３８】
入力電流検出回路１３は、同期整流回路の入力電流を検出し、その検出結果をスイッチング速度制御回路９に出力する。スイッチング速度制御回路９は、入力電流検出回路１３の検出結果に基づいて、例えば入力電流が少ない場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を通常設定に比べて遅くする。これにより、例えば入力電流が少ない場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失が低減でき、消費電力を低減することができる。
【００３９】
次に、本発明の第六実施形態について説明する。本発明の第六実施形態に係る同期整流回路の構成を図６に示す。なお、図６において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００４０】
図６に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０６に置換した構成である。半導体パッケージ１０６は、半導体パッケージ１０１に電流検出回路１４を新たに付加した構成である。
【００４１】
電流検出回路１４は、グランドと転流用ＭＯＳＦＥＴ２のソースとの間に設けられ、転流用ＭＯＳＦＥＴ２のソース電流を検出し、その検出結果をスイッチング速度制御回路９に出力する。スイッチング速度制御回路９は、電流検出回路１４の検出結果に基づいて、例えば転流用ＭＯＳＦＥＴ２のソース電流が少ない場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を通常設定に比べて速くする。これにより、例えば転流用ＭＯＳＦＥＴ２のソース電流が少ない場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失が低減でき、消費電力を低減することができる。
【００４２】
次に、本発明の第七実施形態について説明する。本発明の第七実施形態に係る同期整流回路の構成を図７に示す。なお、図７において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００４３】
図７に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０７に置換した構成である。半導体パッケージ１０７は、半導体パッケージ１０１に外部信号検出回路１５及び外部信号端子Ｔ７を新たに付加した構成である。
【００４４】
外部信号検出回路１５は、所定の外部信号が外部信号端子Ｔ７に入力されているか否かを検出し、その検出結果をスイッチング速度制御回路９に出力する。スイッチング速度制御回路９は、外部信号検出回路１５の検出結果に基づいて、所定の外部信号が外部信号端子Ｔ７に入力されている場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を通常設定に比べて速くする。これにより、所定の外部信号が外部信号端子Ｔ７に入力されている場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失が低減でき、消費電力を低減することができる。
【００４５】
次に、本発明の第八実施形態について説明する。本発明の第八実施形態に係る同期整流回路の構成を図８に示す。なお、図８において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００４６】
図８に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０８に置換した構成である。半導体パッケージ１０８は、半導体パッケージ１０１からＯＮ／ＯＦＦ回路７及び外部信号端子Ｔ７を取り除きＯＮ／ＯＦＦ兼モード切替回路１６、第１端子Ｔ８、及び第２端子Ｔ９を新たに付加した構成である。
【００４７】
第１端子Ｔ８に入力される信号、第２端子Ｔ９に入力される信号がともにＨｉｇｈレベルの信号である場合、制御回路５は、ＯＮ／ＯＦＦ兼モード切替回路１６の出力信号の基づき、通常動作すなわち比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御し、整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２とを相補的にオン、オフさせ、スイッチング速度制御回路９は、ＯＮ／ＯＦＦ兼モード切替回路１６の出力信号の基づき、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を通常設定にする。
【００４８】
第１端子Ｔ８に入力される信号がＨｉｇｈレベルの信号であって第２端子Ｔ９に入力される信号がＬｏｗレベルの信号である場合、制御回路５は、ＯＮ／ＯＦＦ兼モード切替回路１６の出力信号の基づき、通常動作すなわち比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御し、整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２とを相補的にオン、オフさせ、スイッチング速度制御回路９は、ＯＮ／ＯＦＦ兼モード切替回路１６の出力信号の基づき、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を通常設定より速くする。これにより、通常設定に比べて整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失が減少し、消費電力が低下する。その一方で通常設定に比べて消費電力低減することができる。
【００４９】
第１端子Ｔ８に入力される信号がＬｏｗレベルの信号であって第２端子Ｔ９に入力される信号がＨｉｇｈレベルの信号である場合、制御回路５は、ＯＮ／ＯＦＦ兼モード切替回路１６の出力信号の基づき、通常動作すなわち比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御し、整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２とを相補的にオン、オフさせ、スイッチング速度制御回路９は、ＯＮ／ＯＦＦ兼モード切替回路１６の出力信号の基づき、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を通常設定より速くする。これにより、通常設定に比べて整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失が低減でき、消費電力を低減することができる。
【００５０】
第１端子Ｔ８に入力される信号、第２端子Ｔ９に入力される信号がともにＬｏｗレベルの信号である場合、ＯＮ／ＯＦＦ兼モード切替回路１６は、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフにする旨の信号を制御回路５に出力する。整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフにする旨の信号が出力されている場合、制御回路５は、比較器４の出力にかかわらず、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフ状態に保持する。
【００５１】
次に、本発明の第九実施形態について説明する。本発明の第九実施形態に係る同期整流回路の構成を図９に示す。なお、図９において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００５２】
図９に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０９に置換した構成である。半導体パッケージ１０９は、半導体パッケージ１０１に温度検出回路１７を新たに付加した構成である。
【００５３】
温度検出回路１７は、グランドと転流用ＭＯＳＦＥＴ２のソースとの間に設けられ、転流用ＭＯＳＦＥＴ２の周辺温度を検出し、その検出結果をスイッチング速度制御回路９に出力する。スイッチング速度制御回路９は、温度検出回路１７の検出結果に基づいて、例えば温度が高い場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を通常設定に比べて速くする。これにより、例えば温度が高い場合に整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失が低減でき、消費電力を低減することができる。
【００５４】
なお、本実施形態では、温度検出回路が転流用ＭＯＳＦＥＴ２の周辺温度を検出したが、これに代えて、温度検出回路が整流用ＭＯＳＦＥＴ１の周辺温度を検出するようにしても同様の効果を得ることができる。また、温度検出回路が整流用ＭＯＳＦＥＴ１の周辺温度及び転流用ＭＯＳＦＥＴ２の周辺温度を検出し、例えば二つの検出温度の平均値を温度検出回路の検出結果としても同様の効果を得ることができる。
【００５５】
次に、本発明に係る電子機器について説明する。本発明に係る電子機器の一例であるＬＥＤ照明機器の構成例を図１０に示す。なお、図１０において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００５６】
図１０に示すＬＥＤ照明機器は、図１に示す同期整流回路の抵抗Ｒ２をＬＥＤ１８に置換した構成である。図１０に示すＬＥＤ照明機器では、フィードバック端子Ｔ３を介して比較器４の非反転入力端子に供給されるフィードバック電圧ＶFBがＬＥＤ１８を流れる電流に比例する。このため、図１０に示すＬＥＤ照明機器は、ＬＥＤ１８を定電流駆動している。また、ＯＮ／ＯＦＦ制御信号端子Ｔ５にＰＷＭ信号などの輝度信号を入力することにより、ＬＥＤ１８の調光が可能となる。
【００５７】
そして、スイッチング速度制御回路９が整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング速度を制御することにより、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２のスイッチング損失を低減することが可能となり、ＬＥＤ照明機器の低消費電力化を図ることができる。
【００５８】
なお、本発明に係る電子機器は、ＬＥＤ照明機器に限定されることはなく、例えば携帯電話装置についても本発明を適用することができる。携帯電話装置に本発明を適用する場合、例えば上述した本発明の第一〜第九実施形態のいずれかに係る同期整流回路を携帯電話装置の電源部に設けるようにするとよい。
【００５９】
また、上述した本発明の各実施形態において、各半導体パッケージ１０１〜１０９は、汎用パッケージ（例えばSOP-8）であることが望ましい。
【符号の説明】
【００６０】
１    整流用ＭＯＳＦＥＴ
２    転流用ＭＯＳＦＥＴ
３    基準電圧発生回路
４    比較器
５    制御回路
６    制御用電源
７    ＯＮ／ＯＦＦ回路
８    直流電圧源
９    スイッチング速度制御回路
１０    出力電流検出回路
１１    出力電圧検出回路
１２    フィードバック電圧検出回路
１３    入力電流検出回路
１４    電流検出回路
１５    外部信号検出回路
１６    ＯＮ／ＯＦＦ兼モード切替回路
１７    温度検出回路
１８    ＬＥＤ
１０１〜１０９    半導体パッケージ
Ｃ１    コンデンサ
Ｄ１    フライホイールダイオード
Ｌ１    コイル
Ｒ１、Ｒ２    抵抗
Ｔ１    入力電圧端子
Ｔ２    スイッチ電圧端子
Ｔ３    フィードバック端子
Ｔ４    グランド端子
Ｔ５    ＯＮ／ＯＦＦ制御信号端子
Ｔ６    検出端子
Ｔ７    外部信号端子
Ｔ８    第１端子
Ｔ９    第２端子
【図１】
2010273499.tif 000003
【図２】
2010273499.tif 000004
【図３】
2010273499.tif 000005
【図４】
2010273499.tif 000006
【図５】
2010273499.tif 000007
【図６】
2010273499.tif 000008
【図７】
2010273499.tif 000009
【図８】
2010273499.tif 000010
【図９】
2010273499.tif 000011
【図１０】
2010273499.tif 000012
【図１１】
2010273499.tif 000013