(57)【要約】【課題】特性劣化や放熱性低下を誘発することなく、半導体レーザ素子アレイを実装する半導体レーザ素子アレイの実装構造を提供する。【解決手段】ＬＤ素子アレイ１の素子表面に設けた電極と差動信号配線板１６の配線に設けた金錫ハンダバンプ１８との間に金製円柱１５を挿入し、電極とハンダバンプ１８とを金製円柱１５を介して接続することにより、ＬＤ素子アレイ１を差動信号配線板１６上にフリップチップ実装すると共に、ＬＤ素子アレイ１の素子裏面に熱伝導性材料からなるＬＤキャリア１３を固定し、ＬＤキャリア１３と差動信号配線板１６とを熱伝導性材料からなる放熱用基板１９で接続した。【選択図】図２Ｄ
2010199324.tif 000002
【特許請求の範囲】
【請求項１】
半導体レーザ素子アレイを信号配線板上に実装する半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイの素子表面に設けた電極と前記信号配線板の配線に設けたハンダバンプとの間に金属バンプを挿入し、前記電極と前記ハンダバンプとを前記金属バンプを介して接続することにより、前記半導体レーザ素子アレイを前記信号配線板上にフリップチップ実装すると共に、
前記半導体レーザ素子アレイの素子裏面に熱伝導性材料からなるキャリアを固定し、当該キャリアと前記信号配線板とを熱伝導性材料からなる少なくとも１枚以上の放熱用基板で接続したことを特徴とする半導体レーザ素子アレイの実装構造。
【請求項２】
請求項１に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのチャネルは２チャネル以上であり、チャネル間隔は１２５μｍ以上、５００μｍ以下であることを特徴とする半導体レーザ素子アレイの実装構造。
【請求項３】
請求項１又は請求項２に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板は温調器に固定され、前記半導体レーザ素子アレイの発熱は、前記金属バンプ、前記ハンダバンプ、前記信号配線板を経由して、前記温調器に放熱されると共に、前記キャリア、前記放熱用基板、前記信号配線板を経由して、前記温調器に放熱されることを特徴とする半導体レーザ素子アレイの実装構造。
【請求項４】
請求項１又は請求項２に記載の半導体レーザ素子アレイの実装構造において、
前記キャリアは温調器に固定され、前記半導体レーザ素子アレイの発熱は、前記キャリアを経由して、前記温調器に放熱されると共に、前記金属バンプ、前記ハンダバンプ、前記信号配線板、前記放熱用基板、前記キャリアを経由して、前記温調器に放熱されることを特徴とする半導体レーザ素子アレイの実装構造。
【請求項５】
請求項１から請求項４のいずれか１つに記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板は、接続用基板を介して、前記半導体レーザ素子アレイを組み込む光送信器側の端子と接続されることを特徴とする半導体レーザ素子アレイの実装構造。
【請求項６】
請求項１から請求項５のいずれか１つに記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板には差動信号線が備えられており、前記差動信号線の正相信号線に前記半導体レーザ素子アレイの陽極側電極が接続され、前記差動信号線の逆相信号線に陰極側電極が接続されることを特徴とする半導体レーザ素子アレイの実装構造。
【請求項７】
請求項１から請求項６のいずれか１つに記載の半導体レーザ素子アレイの実装構造において、
前記キャリア、前記放熱用基板の熱伝導性材料はセラミックスであることを特徴とする半導体レーザ素子アレイの実装構造。
【請求項８】
請求項１から請求項６のいずれか１つに記載の半導体レーザ素子アレイの実装構造において、
前記キャリア、前記放熱用基板の熱伝導性材料は、窒化アルミニウム、ダイヤモンド、シリコンのいずれか１つであることを特徴とする半導体レーザ素子アレイの実装構造。
【請求項９】
請求項１から請求項８のいずれか１つに記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのレーザの出射方向に対して平行であり、かつ、前記半導体レーザ素子アレイを挟み込むように、前記放熱用基板を２枚平行に配置することを特徴とする半導体レーザ素子アレイの実装構造。
【請求項１０】
請求項１から請求項８のいずれか１つに記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのレーザの出射方向に対して垂直であり、かつ、前記半導体レーザ素子アレイを挟み込むように、前記放熱用基板を２枚平行に配置すると共に、レーザの出射側に配置される前記放熱用基板に、レーザを通過させる穴を設けたことを特徴とする半導体レーザ素子アレイの実装構造。
【請求項１１】
請求項９に記載の半導体レーザ素子アレイの実装構造において、
更に、前記半導体レーザ素子アレイのレーザの出射側、若しくは、前記半導体レーザ素子アレイを挟んだ前記出射側の反対側、若しくは、前記出射側及び前記反対側の両方に、前記放熱用基板を配置し、前記出射側に前記放熱用基板を配置する場合には、前記放熱用基板にレーザを通過させる穴を設けたことを特徴とする半導体レーザ素子アレイの実装構造。
【請求項１２】
請求項１から請求項１１のいずれか１つに記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイを、半絶縁性リン化インジウム基板上に形成することを特徴とする半導体レーザ素子アレイの実装構造。
【請求項１３】
請求項１から請求項１２のいずれか１つに記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイは、波長可変機構、若しくは、電界吸収型変調機構、若しくは、波長可変機構及び電界吸収型変調機構両方を、モノリシックに集積したものであることを特徴とする半導体レーザ素子アレイの実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子アレイを実装する際の実装構造に関する。
【背景技術】
【０００２】
光通信ネットワークで用いられている光送信器には、半導体レーザ素子として、半導体レーザダイオード素子（以降、ＬＤ素子と略す。）が搭載されている。従来のＬＤ素子は、電気伝導性を有する半導体基板上に作製され、通電のための電極は、ＬＤ素子の裏面となる半導体基板とＬＤ素子表面とにそれぞれ形成されている。このＬＤ素子を光送信器筐体内に搭載する実装方法としては、ＬＤ素子の裏面となる半導体基板側を放熱板上に固定するジャンクションアップ実装法が広く採用されている。
【０００３】
ジャンクションアップ実装法の工程は、概ね以下の通りに行われている（非特許文献１）。
（１）ＬＤ素子を作製した半導体基板を下にして、熱伝導性に優れる放熱基板（通常、ＬＤキャリアと呼ばれる。）上にハンダ材を用いて固定する。放熱基板用材料としては、ダイヤモンドや窒化アルミニウムが用いられる。
（２）光送信器筐体内のＬＤ搭載用台座にＬＤ素子をＬＤキャリアごとハンダ固定する。
（３）ＬＤ素子周辺に高周波信号配線板を固定し、高周波信号線とＬＤ素子裏面の電極間を金線によりワイヤボンド接続する。
【０００４】
上述した実装方法では、ＬＤ素子と高周波信号線間の接続に長さ数百μｍ〜１ミリ程度の金線が必須となる。１０Ｇｂ／ｓ以下のデジタル信号であれば、金線１ｍｍ程度の寄生インダクタンスによる信号劣化の影響は小さく、問題にはならなかった。しかし、最近では、２０Ｇｂ／ｓ超の高速デジタル信号を複数チャネル（以降、Ｃｈと略す。）送出する光送信器の開発が求められており（例えば、非特許文献２）、金線による寄生インダクタンスの影響が無視できなくなっている。具体的には、金線の長さやタワミ方のバラつきが高速電気信号の伝送損失（空間への放射や屈曲部での反射）に影響し、光送信器から送出される光送信波形の歪みや隣接Ｃｈの金線間での高速信号のクロストークを誘起する問題があった。
【０００５】
標準化作業が現在進展している１００Ｇｂｉｔイーサネット（登録商標）では、２５Ｇｂ／ｓ×４Ｃｈの波長多重（ＷＤＭ：Wavelength Division Multiplexing）伝送方式が有望視されている。しかし、金線を用いて、４Ｃｈの２５Ｇｂ／ｓの高速電気信号を、４ＣｈのＬＤ素子アレイと接続する場合、上述したように、金線による寄生インダクタンスに起因するクロストークが隣接Ｃｈ間で誘起されるので、このクロストークを避けるため、Ｃｈ間隔を広く取る必要が生じる。そのため、複数のＬＤ素子からなるＬＤ素子アレイチップの大型化による収率低下や光送信器自体の大型化は避けられない。この大型化は、当該光送信器の部材コストの上昇や温調のための消費電力増加を誘発する。
【０００６】
そこで、金線の使用を避けるために従来行われてきたＬＤ素子実装法の一つとして、フリップチップ実装法がある。これは、ＬＤ素子を固定する高周波信号線上の位置にハンダ材をコーティング（ハンダバンプと呼ぶ。）して、ＬＤ素子の表面電極を直接信号線上にハンダ固定する手法である。ただし、この手法では、ハンダ固定時に発生した熱応力が表面電極を介して直接ＬＤ素子の活性層に伝わるため、ＬＤ素子の発振波長や閾値電流等の諸特性に大きな影響を及ぼすことが知られている（非特許文献３）。そのため、この手法が、実用的な光送信器の作製に用いられたことは無い。
【０００７】
又、ハンダ固定時の熱応力の影響を避けるために、ＬＤ素子側の電極と配線板上のハンダバンプとの間に球若しくは柱状の金属（金属バンプ）を挿入して、加熱固定する手法も行われている。この手法では、金属バンプが変形することで熱応力の吸収が可能となるが、ＬＤ素子と配線板との接触面積が減るため、配線板を通じたＬＤ素子の放熱が困難となる問題があった。放熱性の低下は、ＬＤ素子の温調に必要な電力の増加も誘発する。
【０００８】
なお、クロストークの低減を目的として、金属バンプを用いて、ＬＤ素子アレイを配線板上に直接実装する場合、配線板として単相信号配線板を用いると、クロストークの低減は不十分となる。配線長５ｍｍ、Ｃｈ間ピッチ５００μｍの単相信号配線板と差動信号配線板とを実際に用いて、配線板内でのＣｈ間クロストークを測定した結果を図６に示す。単相信号配線板では、たとえフリップチップ実装を用いても、配線板内のクロストークを２０ＧＨｚでの目標値−５０ｄＢ以下に抑えられないことが、図６から判る（図６中の破線参照）。そのため、フリップチップ実装と単相信号配線板を組み合わせただけでは、ＬＤ素子アレイのＣｈ間ピッチを５００μｍ以上に拡大しなければならず、光ファイバアレイのピッチである２５０μｍにＬＤ素子アレイを合わせることが困難となる。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】板生清、他６名、“光デバイス精密加工ハンドブック”、オプトロニクス社、２００３年（平成１５年）７月２３日、ｐ．４６５−４６９
【非特許文献２】Pete Anslow, "100GBASE-xR4 Discussion", [online], ２００８年７月,２００９年２月１６日検索、インターネット＜http://www.ieee802.org/3/ba/BaselineSummary_0908.pdf＞
【非特許文献３】M. A. Frits and D. T. Cassidy, "Cooling Rate in Diode Laser Bonding", IEEE TRANSACTIONS ON COMPONENTS AND PACKAGING TECHNOLOGIES, Vo1. 27, No.1, ２００４年３月, ｐ．１４７−１５４
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、フリップチップ実装法を用いて、ＬＤ素子又はＬＤ素子アレイを実装した場合、金線の使用は避けることはできるが、ＬＤ素子固定時に発生する応力を緩和するために、球状若しくは柱状の金属（金属バンプ）をＬＤ素子の電極とハンダバンプとの間に挿入する必要があり、その場合、ＬＤ素子と配線板との間に隙間が生じるため、ＬＤ素子の放熱性が悪化するという問題がある。
【００１１】
本発明は上記課題に鑑みなされたもので、特性劣化や放熱性低下を誘発することなく、半導体レーザ素子アレイを実装する半導体レーザ素子アレイの実装構造を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決する第１の発明に係る半導体レーザ素子アレイの実装構造は、
半導体レーザ素子アレイを信号配線板上に実装する半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイの素子表面に設けた電極と前記信号配線板の配線に設けたハンダバンプとの間に金属バンプを挿入し、前記電極と前記ハンダバンプとを前記金属バンプを介して接続することにより、前記半導体レーザ素子アレイを前記信号配線板上にフリップチップ実装すると共に、
前記半導体レーザ素子アレイの素子裏面に熱伝導性材料からなるキャリアを固定し、当該キャリアと前記信号配線板とを熱伝導性材料からなる少なくとも１枚以上の放熱用基板で接続したことを特徴とする。
【００１３】
上記課題を解決する第２の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１の発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのチャネルは２チャネル以上であり、チャネル間隔は１２５μｍ以上、５００μｍ以下であることを特徴とする。
【００１４】
上記課題を解決する第３の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１、第２の発明に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板は温調器に固定され、前記半導体レーザ素子アレイの発熱は、前記金属バンプ、前記ハンダバンプ、前記信号配線板を経由して、前記温調器に放熱されると共に、前記キャリア、前記放熱用基板、前記信号配線板を経由して、前記温調器に放熱されることを特徴とする。
【００１５】
上記課題を解決する第４の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１、第２の発明に記載の半導体レーザ素子アレイの実装構造において、
前記キャリアは温調器に固定され、前記半導体レーザ素子アレイの発熱は、前記キャリアを経由して、前記温調器に放熱されると共に、前記金属バンプ、前記ハンダバンプ、前記信号配線板、前記放熱用基板、前記キャリアを経由して、前記温調器に放熱されることを特徴とする。
【００１６】
上記課題を解決する第５の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１〜第４のいずれか１つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板は、接続用基板を介して、前記半導体レーザ素子アレイを組み込む光送信器側の端子と接続されることを特徴とする。
【００１７】
上記課題を解決する第６の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１〜第５のいずれか１つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記信号配線板には差動信号線が備えられており、前記差動信号線の正相信号線に前記半導体レーザ素子アレイの陽極側電極が接続され、前記差動信号線の逆相信号線に陰極側電極が接続されることを特徴とする。
【００１８】
上記課題を解決する第７の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１〜第６のいずれか１つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記キャリア、前記放熱用基板の熱伝導性材料はセラミックスであることを特徴とする。
【００１９】
上記課題を解決する第８の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１〜第６のいずれか１つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記キャリア、前記放熱用基板の熱伝導性材料は、窒化アルミニウム、ダイヤモンド、シリコンのいずれか１つであることを特徴とする。
【００２０】
上記課題を解決する第９の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１〜第８のいずれか１つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのレーザの出射方向に対して平行であり、かつ、前記半導体レーザ素子アレイを挟み込むように、前記放熱用基板を２枚平行に配置することを特徴とする。
【００２１】
上記課題を解決する第１０の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１〜第８のいずれか１つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイのレーザの出射方向に対して垂直であり、かつ、前記半導体レーザ素子アレイを挟み込むように、前記放熱用基板を２枚平行に配置すると共に、レーザの出射側に配置される前記放熱用基板に、レーザを通過させる穴を設けたことを特徴とする。
【００２２】
上記課題を解決する第１１の発明に係る半導体レーザ素子アレイの実装構造は、
上記第９の発明に記載の半導体レーザ素子アレイの実装構造において、
更に、前記半導体レーザ素子アレイのレーザの出射側、若しくは、前記半導体レーザ素子アレイを挟んだ前記出射側の反対側、若しくは、前記出射側及び前記反対側の両方に、前記放熱用基板を配置し、前記出射側に前記放熱用基板を配置する場合には、前記放熱用基板にレーザを通過させる穴を設けたことを特徴とする。
【００２３】
上記課題を解決する第１２の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１〜第１１のいずれか１つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイを、半絶縁性リン化インジウム基板上に形成することを特徴とする。
【００２４】
上記課題を解決する第１３の発明に係る半導体レーザ素子アレイの実装構造は、
上記第１〜第１２のいずれか１つの発明に記載の半導体レーザ素子アレイの実装構造において、
前記半導体レーザ素子アレイは、波長可変機構、若しくは、電界吸収型変調機構、若しくは、波長可変機構及び電界吸収型変調機構両方を、モノリシックに集積したものであることを特徴とする。
【発明の効果】
【００２５】
本発明によれば、半導体レーザ素子アレイを、フリップチップ実装法を用い、金属バンプを介して、差動信号配線板上に実装すると共に、半導体レーザ素子アレイからの放熱を補助する放熱用基板を設けるので、金線を使用することなく、放熱性低下を誘発することなく、クロストーク等の特性の劣化を抑制して、半導体レーザ素子アレイを実装することができる。この結果、チャネル当たり２０Ｇｂ／ｓ以上の高速信号を扱う多チャネル光送信器の小型・低コスト・低消費電力化を実現することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る半導体レーザ素子アレイの実装構造の実施形態の一例（実施例１）において、使用する半導体レーザ素子アレイの断面構造を示す図である。
【図２Ａ】本発明に係る半導体レーザ素子アレイの実装構造の実施形態の一例（実施例１）において、そのフリップチップ実装工程を示す図である。
【図２Ｂ】本発明に係る半導体レーザ素子アレイの実装構造の実施形態の一例（実施例１）において、そのフリップチップ実装工程を示す図である。
【図２Ｃ】本発明に係る半導体レーザ素子アレイの実装構造の実施形態の一例（実施例１）において、そのフリップチップ実装工程を示す図である。
【図２Ｄ】本発明に係る半導体レーザ素子アレイの実装構造の実施形態の一例（実施例１）において、そのフリップチップ実装工程を示す図である。
【図３】図２Ｄで示したＬＤサブマウントを用いて作製した光送信器の作製工程を示す図である。
【図４】図３で示した光送信器の出力光波形を示す図である。
【図５】図４の出力光波形を光ファイバで１０ｋｍ伝送した後測定した符号誤り率特性を示すグラフである。
【図６】差動信号配線板と単相信号配線板のＣｈ間クロストークの比較を示すグラフである。
【図７Ａ】本発明に係る半導体レーザ素子アレイの実装構造の実施形態の他の一例（実施例２）において、そのフリップチップ実装工程を示す図である。
【図７Ｂ】本発明に係る半導体レーザ素子アレイの実装構造の実施形態の他の一例（実施例２）において、そのフリップチップ実装工程を示す図である。
【図８】図７Ｂで示したＬＤサブマウントを用いて作製した光送信器の作製工程を示す図である。
【発明を実施するための形態】
【００２７】
以下に、本発明の具体的な実施形態の例を示して説明を行う。以下の実施例は、本発明の構成、効果等を示す一つの例示であり、本発明の主旨を逸脱しない範囲内で種々の変更を行い得ることは言うまでもない。
【００２８】
（実施例１）
本実施例では、半絶縁性ＩｎＰ（リン化インジウム）基板上に波長１３００ｎｍ帯の２つのＬＤ素子を有する２ＣｈのＬＤ素子アレイを作製し、作製したＬＤ素子アレイをフリップチップ実装する場合を例としており、この例により本発明を具体的に説明する。なお、ここでは、最小の構成として、２ＣｈのＬＤ素子アレイを示すが、２Ｃｈ以上のＬＤ素子アレイにも、本発明は適用可能である。
【００２９】
１．ＬＤ素子アレイの作製工程
本実施例で用いる波長１３１０ｎｍの２ＣｈのＬＤ素子アレイ１の断面構造を図１に示し、その作製工程について説明する。
【００３０】
（１）まず、半絶縁性（Ｆｅドープ）＜１００＞ＩｎＰ基板２上に、ｎ型クラッド層３、ｎ型光導波層４、活性層５、ｐ型光導波層６の順に薄膜層をＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法で成長し、その後、フォトリソグラフィー技術とドライエッチング技術を用いて、各ＬＤ素子の発光に必要なメサ形状を作製する。
【００３１】
（２）続いて、メサ形状上部に選択成長用マスクを形成し、メサ形状をＲｕ（ルテニウム）ドープ半絶縁性ＩｎＰ層９で埋め込む。メサ形状上部のマスクを除去後、ｐ型クラッド層７、ｐ型コンタクト層８の順にＭＯＶＰＥ法で再成長を行う。
【００３２】
（３）再成長後に、フォトリソグラフィー技術とドライエッチング、ウェットエッチング技術を用いて、ＬＤ素子アレイ１のＣｈ間を電気的に分離するための溝とｎ型電極１１の接触をとるための溝とを形成し、電極を分離するための絶縁層１０を形成する。
【００３３】
（４）更に、通電に必要なｎ型電極１１、ｐ型電極１２の両電極を、ＬＤ素子アレイ１の素子表面上に作製する。このように、ＬＤ素子アレイ１内の各ＬＤ素子のｎ型電極１１、ｐ型電極１２をＬＤ素子アレイ１の表面に配置する。
【００３４】
（５）ｎ型電極１１、ｐ型電極１２の作製後、ＩｎＰ基板２の劈開界面である＜０１１＞方向に沿って、基板を劈開し、各ＬＤ素子の共振器を形成する。
【００３５】
（６）２つの劈開界面の一方に高反射膜（後端面）、もう一方に反射防止膜（光取り出し端面）をコーティングして、ＬＤ素子アレイ１が完成する。なお、本実施例で用いたＬＤ素子アレイ１のＣｈ１とＣｈ２の間の間隔は３００μｍである。
【００３６】
２．フリップチップ実装工程
作製したＬＤ素子アレイ１のフリップチップ実装工程の手順を図２Ａ〜図２Ｄに示し、その実装工程について説明する。
【００３７】
（１）作製したＬＤ素子アレイ１のＩｎＰ基板２側（裏面側）を窒化アルミニウム製のＬＤキャリア１３上に金錫ハンダ１４で固定する（図２Ａ）。ＬＤキャリア１３としては、窒化アルミニウム等のセラミックスに限らず、ダイヤモンドやシリコン等でもよい。
【００３８】
（２）次に、ＬＤ素子アレイ１の表面のｎ型電極１１、ｐ型電極１２上に、金属バンプとして、高さ４０μｍ、底面の直径４５μｍの金製円柱１５を熱圧着固定する（図２Ｂ）。フリップチップ実装時には、接続に用いるハンダバンプ（後述の金錫ハンダバンプ１８）の溶解・再凝固により応力が発生するが、ＬＤ素子アレイ１とハンダバンプとの間に金属バンプとなる金製円柱１５を挿入することにより、発生した応力がＬＤ素子アレイ１に直接伝わらないようにしている。
【００３９】
なお、本実施例においては、金属バンプの一例として、金製円柱１５を用いている。これは、金は、熱伝導、電気伝導共に優れており、又、展性・延性にも優れているため、ハンダバンプからの応力を効果的に吸収しつつ、差動信号配線板１６とＬＤ素子アレイ１表面上の電極（ｎ型電極１１、ｐ型電極１２）とを電気的、熱的に良好に結合することが可能であるからである。又、円柱にしているのは、電極へ密着させるときにハンドリングが容易であるからである。当然のことながら、同等の性質を持つ金属であれば、他のもの（例えば、銀等）も用いることが可能であり、又、その形状も、球状や四角柱等の多角柱状でもよい。
【００４０】
（３）続いて、ＬＤ素子アレイ１の表面上の各金製円柱１５と差動信号配線板１６上に形成された各電極パッド１７（金錫ハンダバンプ１８のコーティング済み）との位置を合わせて圧着し、ハンダ融点まで加熱することにより、ＬＤ素子アレイ１をＬＤキャリア１３ごと差動信号配線板１６上に固定する（図２Ｃ）。この構成により、ＬＤ素子アレイ１が、ｎ型電極１１、ｐ型電極１２側を介して、差動信号配線板１６上に直接フリップチップ実装されることになる。なお、差動信号配線板１６には差動信号線が備えられており、差動信号線の正相信号線にＬＤ素子アレイ１の陽極側電極が接続され、その逆相信号線に陰極側電極が接続される。
【００４１】
（４）更に、放熱性向上のため、ＬＤキャリア１３と差動信号配線板１６とを接続する放熱用基板１９を、予めコーティングされている低融点ハンダ材２０（ここでは錫銀銅合金）を用いて、ＬＤ素子アレイ１の光出射方向に平行に固定する。放熱用基板１９は、ＬＤ素子アレイ１を挟み込むように、一方の側面側とその反対の側面側に各々１つずつ、合計２枚平行に配置されている。この構成により、ＬＤキャリア１３が、放熱用基板１９を介して、差動信号配線板１６と接続されることになる。金属バンプ（金製円柱１５）の存在により、ＬＤ素子アレイ１と差動信号配線板１６との接触面積が減少し、ＬＤ素子アレイ１から差動信号配線板１６への熱伝導（放熱）が低下する。そこで、上述したように、ＬＤ素子アレイ１の裏面側（ＩｎＰ基板２側）に熱伝導性材料で構成されたＬＤキャリア１３を貼り付け、更に、同じく熱伝導性材料で構成された放熱用基板１９でＬＤキャリア１３と差動信号配線板１６とを接続することで、低下した熱伝導（放熱）を補うことになる。なお、放熱用基板１９としては、窒化アルミニウム等のセラミックスに限らず、ダイヤモンドやシリコン等でもよい。
【００４２】
以上の工程により、フリップチップ実装工程は完了し、ＬＤサブマウント２１が完成する（図２Ｄ）。
【００４３】
３．光送信器の作製工程
ＬＤ素子アレイ１をフリップチップ実装したＬＤサブマウント２１を用いた光送信器の作製工程の手順を図３（ａ）〜図３（ｄ）に示し、その作製工程について説明する。
【００４４】
（１）作製したＬＤサブマウント２１は、光送信器筺体２２内に予め固定されている温調器２３（以降、ＴＥＣ（Temperature Electric Controller）と呼ぶ。）上に差動信号配線板１６を下にして低温ハンダにより固定される（図３（ａ））。この構成により、差動信号配線板１６がＴＥＣ２３に固定されて、ＬＤ素子アレイ１の発熱が、金製円柱１５→金錫ハンダバンプ１８→電極パッド１７→差動信号配線板１６を経由して、そして、ＬＤキャリア１３→放熱用基板１９→差動信号配線板１６を経由して、ＴＥＣ２３に放熱されることになる。
【００４５】
（２）差動信号配線板１６上の端子は、接続用配線板２７により、光送信器筺体２２の端子２６及び外部配線２５と接続される（図３（ｂ））。
【００４６】
（３）その後、ＬＤサブマウント２１の光取り出し端面側に配置されたレンズ２８、光送信器筺体２２の窓２４の前後に配置されたアイソレータ３０、レンズ２９、光ファイバ３１を用いて、光結合系が形成される（図３（ｃ））。
【００４７】
（４）最後に、乾燥窒素雰囲気中において、光送信器筺体２２の上部の開口部をＬＩＤと呼ばれる蓋部材３２で封止することで光送信器が完成する（図３（ｄ））。
【００４８】
完成した光送信器は、電源回路、デジタル信号処理回路、ＬＤ素子駆動回路等が搭載された光送信器用配線板にハンダ固定され、送信装置用ケースに収容されて、送信装置が完成する。
【００４９】
４．光送信器の特性
完成した光送信器の信号端子に、［２５．８Ｇｂｉｔ／ｓ−ＮＲＺ−ＰＲＢＳ  ２31−１］の差動変調信号を与えた際の出力光波形を図４に示す。図４（ａ）はＣｈ１のみに上記差動変調信号を与えた場合のＣｈ１の波形であり、図４（ｂ）は、Ｃｈ１とＣｈ２に同時に上記差動変調信号を与えた場合のＣｈ１の波形を示している。
【００５０】
図４（ａ）と図４（ｂ）を比較してみると、それらの波形に差は見られず、Ｃｈ間ピッチが３００μｍであっても、Ｃｈ間での電気信号のクロストークが問題にならないレベルまで低減できていることが判る。このことから、従来のように、クロストーク低減のために、ＬＤ素子アレイ１のＣｈ間ピッチを５００μｍより大きくする必要がないことも判る。従って、本実施例では、ＬＤ素子アレイ１内の各ＬＤ素子に、２０Ｇｂｉｔ／ｓより高いビットレートの信号が接続されても、Ｃｈ間ピッチを５００μｍ以下に設定可能である。
【００５１】
参考までに、従来技術を用いて、ＬＤ素子アレイをジャンクションアップ実装し、金線により信号配線と接続した場合において、図４（ｂ）と同じ条件で測定した出力光波形を図４（ｃ）に示す。図４（ｃ）の波形は、図４（ａ）、（ｂ）と比較して、クロストークによる波形劣化が顕著に現れており、このことから、本実施例によるクロストーク低減の効果が確認できる。
【００５２】
このとき、Ｃｈ１とＣｈ２のＬＤ素子をともに駆動した際のＴＥＣ２３の消費電力は、およそ０．６Ｗであった。一方、従来技術によりＬＤ素子アレイをジャンクションアップ実装した場合は０．８Ｗであり、本実施例では、従来技術よりも放熱性の面で優れていることも確認できた。これは、隣接Ｃｈ間でのクロストークを避けるためにＣｈ間隔を広く取る必要がなくなったため、従来技術を用いた場合の１／２のサイズに光送信器を小型化できたことも、放熱性の改善に寄与している。又、これにより、低消費電力化を図ることも可能となり、更には、光送信器を低コストで作製することも可能となる。
【００５３】
図４（ａ）と図４（ｂ）の出力光波形を単一モード光ファイバで１０ｋｍ伝送した後、光受信器で受信し、その際に測定した符号誤り率特性（ＢＥＲ特性）を図５に示す。なお、図５中の実線が図４（ａ）、点線が４図（ｂ）の波形に対応する。図５からわかるように、実線と点線はほぼ重なっており、ＢＥＲ特性においてもクロストークの影響は見られていない。
【００５４】
以上説明したように、本実施例では、フリップチップ実装を用い、金属バンプとなる金製円柱１５を介して、ＬＤ素子アレイ１をその表面電極（ｎ型電極１１、ｐ型電極１２）側から差動信号線板１６上にハンダ固定している。つまり、ＬＤ素子アレイ１の実装構造に、従来のワイヤボンディング法より耐クロストークに優れたフリップチップ実装と、熱応力を吸収する金属バンプと、クロストークの低減に有利な差動信号線とを組み合わせている。差動信号線のクロストークは、図６に示すように、本発明がターゲットとする２０ＧＨｚ付近の周波数帯では、単相信号線に比べて１／１０（−１０ｄＢ）低減できている。
【００５５】
更に、本実施例では、フリップチップ実装による放熱性低下を避けるため（具体的には、金属バンプを介することで低下したＬＤ素子アレイ１の表面側の放熱性を補うため）、ＬＤ素子アレイ１の裏面であるＩｎＰ基板２側に放熱基板として機能するＬＤキャリア１３を予めハンダ固定し、ＬＤキャリア１３を、放熱用基板１９を介して、差動信号配線板１６と接続し、この差動信号配線板１６を光送信器筺体２２のＴＥＣ２３の恒温面や放熱面に接触させることで、従来のジャンクションアップ実装と同等以上の放熱性を確保しており、フリップチップ実装における放熱性低下の問題を解決している。
【００５６】
（実施例２）
本実施例でも、実施例１と同様に、半絶縁性ＩｎＰ基板上に波長１３００ｎｍ帯の２つのＬＤ素子を有する２ＣｈのＬＤ素子アレイを作製し、作製したＬＤ素子アレイを差動信号配線板上にフリップチップ実装する場合を例としており、この例により本発明を具体的に説明する。なお、本実施例でも、実施例１に記載したＬＤ素子アレイ１（図１参照）を用いるので、ＬＤ素子アレイ１の構造、作製工程については、その説明を省略し、ＬＤ素子アレイ１のフリップチップ実装工程から説明を行う。
【００５７】
１．フリップチップ実装工程（ＬＤサブマウントの作製工程）
ＬＤ素子アレイ１のフリップチップ実装工程の手順を、前述の図２Ａ、図２Ｂ及び図７Ａ、図７Ｂを参照して、説明する。
【００５８】
（１）実施例１と同様に、作製したＬＤ素子アレイ１のＩｎＰ基板２側（裏面側）を窒化アルミニウム製のＬＤキャリア１３上に金錫ハンダ１４で固定する（図２Ａ参照）。ＬＤキャリア１３としては、窒化アルミニウム等のセラミックスに限らず、ダイヤモンドやシリコン等でもよい。
【００５９】
（２）次も、実施例１と同様に、ＬＤ素子アレイ１の表面のｎ型電極１１、ｐ型電極１２上に、金属バンプとして、高さ４０μｍ、底面の直径４５μｍの金製円柱１５を熱圧着固定する（図２Ｂ参照）。ここでも、ＬＤ素子アレイ１とハンダバンプとの間に金属バンプとなる金製円柱１５を挿入することにより、フリップチップ実装時のハンダバンプ（金錫ハンダバンプ１８）の溶解・再凝固による応力がＬＤ素子アレイ１に直接伝わらないようにしている。
【００６０】
このように、本実施例においても、金属バンプの一例として、金製円柱１５を用いているが、前述したように、同等の性質を持つ金属であれば、他のもの（例えば、銀等）も用いることが可能であり、又、その形状も、球状や四角柱等の多角柱状でもよい。
【００６１】
（３）続いて、ＬＤ素子アレイ１の表面上の各金製円柱１５と差動信号配線板１６上に形成された各電極パッド１７（金錫ハンダバンプ１８のコーティング済み）との位置を合わせて圧着し、ハンダ融点まで加熱することにより、ＬＤ素子アレイ１をＬＤキャリア１３ごと差動信号配線板１６上に固定する（図７Ａ）。この構成により、ＬＤ素子アレイ１が、ｎ型電極１１、ｐ型電極１２側を介して、差動信号配線板１６上に直接フリップチップ実装されることになる。本実施例でも、差動信号配線板１６に備えられた差動信号線の正相信号線にＬＤ素子アレイ１の陽極側電極が接続され、その逆相信号線に陰極側電極が接続される。
【００６２】
なお、本実施例で用いる差動信号配線板１６では、差動信号線３４が、ＬＤ素子アレイ１が搭載される面とは反対の面に形成されており、ＬＤ素子アレイ１が搭載される電極パッド１７は、貫通ビア３３を通じて、差動信号線３４と接続されている。
【００６３】
（４）更に、放熱性向上のため、ＬＤキャリア１３と差動信号配線板１６とを接続する放熱用基板３５を、予めコーティングされている低融点ハンダ材（ここでは錫銀銅合金；図示省略）を用い、ＬＤ素子アレイ１の光出射方向に垂直に固定する。放熱用基板３５は、ＬＤ素子アレイ１を挟み込むように、ＬＤ素子アレイ１の光出射側とその反対側に各々１つずつ、合計２枚平行に配置されており、光出射側の放熱用基板３５には、ＬＤ素子アレイ１からの光を取り出すための直径１ｍｍ程度の穴３６が開いている。この構成により、差動信号配線板１６が、放熱用基板３５を介して、ＬＤキャリア１３と接続されることになる。従って、ＬＤ素子アレイ１の裏面側（ＩｎＰ基板２側）に熱伝導性材料で構成されたＬＤキャリア１３を貼り付け、更に、同じく熱伝導性材料で構成された放熱用基板３５でＬＤキャリア１３と差動信号配線板１６とを接続することで、金属バンプ（金製円柱１５）の存在により低下した熱伝導（放熱）を補うことになる。なお、放熱用基板３５としては、窒化アルミニウム等のセラミックスに限らず、ダイヤモンドやシリコン等でもよい。
【００６４】
以上の工程により、フリップチップ実装工程は完了し、ＬＤサブマウント３７が完成する（図７Ｂ）。
【００６５】
なお、本実施例においては、ＬＤ素子アレイ１の光出射側とその反対側に各々１枚ずつの放熱用基板３５を配置しているが、いずれか一方を配置するようにしてもよい。更には、実施例１に示したＬＤサブマウント２１に、本実施例で示した放熱用基板３５のいずれか一方又は両方を配置するようにしてもよい。又、逆に、本実施例で示したＬＤサブマウント３７に、実施例１に示した放熱用基板１９のいずれか一方又は両方を配置するようにしてもよい。このように、放熱用基板の枚数を増やすことにより、ＬＤキャリア１３と差動配線用基板１６との間の熱伝導経路を増やすことになり、その結果、ＬＤ素子アレイ１からの熱を放熱し易くすることができる。
【００６６】
２．光送信器の作製工程
ＬＤ素子アレイ１をフリップチップ実装したＬＤサブマウント３７を用いた光送信器の作製工程の手順を図８（ａ）〜図８（ｄ）に示し、その作製工程について説明する。
【００６７】
（１）作製したＬＤサブマウント３７は、光送信器筺体２２内に予め固定されているＴＥＣ２３上に、実施例１とは上下反転して、ＬＤキャリア１３を下にして低温ハンダにより固定される（図８（ａ））。この構成により、ＬＤキャリア１３がＴＥＣ２３に固定されて、ＬＤ素子アレイ１の発熱が、ＬＤキャリア１３を経由して、そして、金製円柱１５→金錫ハンダバンプ１８→電極パッド１７→差動信号配線板１６→放熱用基板３５→ＬＤキャリア１３を経由して、ＴＥＣ２３に放熱されることになる。
【００６８】
（２）差動信号配線板１６上の端子は、接続用配線板２７により、光送信器筺体２２の端子２６及び外部配線２５と接続される（図８（ｂ））。
【００６９】
（３）その後、ＬＤサブマウント３７の光取り出し用の穴３６側に配置されたレンズ２８、光送信器筺体２２の窓２４の前後に配置されたアイソレータ３０、レンズ２９、光ファイバ３１を用いて、光結合系が形成される（図８（ｃ））。
【００７０】
（４）最後に、乾燥窒素雰囲気中において、光送信器筺体２２の上部の開口部をＬＩＤと呼ばれる蓋部材３２で封止することで光送信器が完成する（図８（ｄ））。
【００７１】
完成した光送信器は、電源回路、デジタル信号処理回路、ＬＤ素子駆動回路等が搭載された光送信器用配線板にハンダ固定され、送信装置用ケースに収容されて、送信装置が完成する。
【００７２】
３．光送信器の特性
完成した送信装置の光送信器は、実施例１の図４（ｂ）と同様の特性を示し、クロストークによる波形劣化を抑制した良好な特性が得られた。更に、ＩｎＰ基板２及びＬＤキャリア１３を通じたＴＥＣ２３上への放熱と、金属バンプ（金製円柱１５）、差動信号配線板１６及び側面の放熱用基板３５を介した放熱パスとにより、実施例１と同等の放熱性も確保できた。
【００７３】
以上説明したように、本実施例でも、フリップチップ実装を用い、金属バンプとなる金製円柱１５を介して、ＬＤ素子アレイ１をその表面電極（ｎ型電極１１、ｐ型電極１２）側から差動信号線板１６上にハンダ固定している。つまり、ＬＤ素子アレイ１の実装構造に、従来のワイヤボンディング法より耐クロストークに優れたフリップチップ実装と、熱応力を吸収する金属バンプと、クロストークの低減に有利な差動信号線とを組み合わせている。
【００７４】
更に、本実施例では、フリップチップ実装による放熱性低下を避けるため、ＬＤ素子アレイ１の裏面であるＩｎＰ基板２側に放熱基板として機能するＬＤキャリア１３を予めハンダ固定し、ＬＤキャリア１３を光送信器筺体２２のＴＥＣ２３の恒温面や放熱面に接触させることで、従来のジャンクションアップ実装と同等以上の放熱性を確保しており、フリップチップ実装における放熱性低下の問題を解決している。
【００７５】
なお、上記実施例１、２においては、ＬＤ素子アレイのＣｈ間隔の最小値は、接続される光ファイバアレイのコア間隔で決まる。実用化されている光ファイバの最小径は１２５μｍであり、最も密集させた光ファイバアレイでのコア間隔は、この最小径で決定され、１２５μｍとなる。ＬＤ素子アレイのＣｈ間隔を１２５μｍより小さくしてしまうと、今度は光ファイバアレイとＬＤ素子アレイとを接続するための導波路等、余計な部品が必要になってしまう。
【００７６】
逆に、ＬＤ素子アレイのＣｈ間隔の最大値は、クロストーク等を考慮したチップ面積において、従来のワイヤボンディング法よりも本発明が有利になる境界（５００μｍ）で決定され、５００μｍとなる。ＬＤ素子アレイのＣｈ間隔を５００μｍより大きくしてしまうと、ワイヤボンディング法からの優位性が希薄になるほか、ワイヤボンディング法と同じく、チップ面積が増大して、部材コストの上昇、温調器への負荷増大、消費電力の増加につながる。
【００７７】
なお、通常用いられる光ファイバアレイの典型的なコア間隔は、２５０μｍであるが、これは、半導体基板上のＶ溝等をガイドにして、光ファイバアレイを位置合わせする技術を用いるときに、ガイドを形成しやすい間隔であるからである。よって、本発明におけるＬＤ素子アレイのＣｈ間隔も、２５０μｍに合わせることがより望ましい。
【００７８】
又、上記実施例１、２においては、ＬＤ素子アレイについてのみ例示したが、実際には、各ＬＤ素子に可変波長機構や電界吸収型変調機構（例えば、ＥＡ（Electro-Absorption）変調器）等をモノリシック集積したものでも、本発明は適用可能である。
【産業上の利用可能性】
【００７９】
本発明は、半導体レーザ素子アレイや半導体レーザ素子アレイに可変波長機構やＥＡ変調器等をモノリシック集積したものを実装する際に適用可能なものである。
【符号の説明】
【００８０】
１：ＬＤ素子アレイ、２：半絶縁性＜１００＞IｎＰ基板、３：ｎ型クラッド層、４：ｎ型光導波層、５：活性層、６：ｐ型光導波層、７：ｐ型クラッド層、８：ｐ型コンタクト層、９：Ｒｕ（ルテニウム）ドープ半絶縁性ＩｎＰ層、１０：絶縁層、１１：ｎ型電極、１２：ｐ型電極、１３：ＬＤキャリア、１４：金錫ハンダ、１５：金属バンプ（金製円柱）、１６：差動信号配線板、１７：電極パッド、１８：金錫ハンダバンプ、１９：放熱用基板、２０：低融点ハンダ材、２１：ＬＤサブマウント、２２：光送信器筺体、２３：温調器、２４：窓、２５：外部配線、２６：光送信器筺体の端子、２７：接続用配線板、２８：レンズ、２９：レンズ、３０：アイソレータ、３１：光ファイバ、３２：蓋部材、３３：貫通ビア、３４：差動信号線、３５：放熱用基板、３６：穴、３７：ＬＤサブマウント
【図１】
2010199324.tif 000003
【図２Ａ】
2010199324.tif 000004
【図２Ｂ】
2010199324.tif 000005
【図２Ｃ】
2010199324.tif 000006
【図２Ｄ】
2010199324.tif 000007
【図３】
2010199324.tif 000008
【図５】
2010199324.tif 000009
【図６】
2010199324.tif 000010
【図７Ａ】
2010199324.tif 000011
【図７Ｂ】
2010199324.tif 000012
【図８】
2010199324.tif 000013
【図４】
2010199324.tif 000014