(57)【要約】【課題】動作信頼性を向上させるクロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路を提供すること。【解決手段】受信信号を再生するタイミング情報が重畳された前記受信信号とリカバリクロックとの位相差に基づいて、前記受信信号とリファレンスクロックとの周波数オフセット情報を検知する周波数差検知部３４と、前記周波数検知部３４が検知した前記周波数オフセット情報に基づいて、前記受信信号と前記リカバリクロックとの位相差を補正する補正部３０とを具備する。【選択図】図２
2010199987.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を再生するタイミング情報が重畳された前記受信信号とリカバリクロックとの位相差に基づいて、前記受信信号とリファレンスクロックとの周波数オフセット情報を検知する周波数差検知部と、
前記周波数検知部が検知した前記周波数オフセット情報に基づいて、前記受信信号と前記リカバリクロックとの位相差を補正する補正部と
を具備することを特徴とするクロックリカバリ回路。
【請求項２】
前記補正部は、前記周波数検知部が検知した前記周波数オフセットと前記リカバリクロックの位相を補正する前記補正量とを示すマップを参照する
ことを特徴とする請求項１記載のクロックリカバリ回路。
【請求項３】
前記補正部は、前記受信信号と前記リファレンスクロックとの周波数差が大きいときは、前記受信信号に同期するよう、前記リカバリクロックの位相を大きく補正し、
前記受信信号と前記リファレンスクロックとの周波数差が小さいときは、前記受信信号に同期するよう、前記リカバリクロックの位相を小さく補正する
ことを特徴とする請求項１記載のクロックリカバリ回路。
【請求項４】
受信信号を再生するタイミング情報を重畳した前記受信信号とリカバリクロックとの位相差に基づいて、前記受信信号と前記リファレンスクロックとの周波数オフセット情報を検知する周波数差検知部と、
前記周波数検知部が検知した前記周波数オフセット情報に基づいて、前記周波数オフセット情報と前記補正量との関係を示すマップを参照しつつ、前記受信信号と前記リカバリクロックとの位相差を補正するよう前記リカバリクロックの位相を制御する補正部と、
前記補正部により補正された前記リカバリクロックにより、前記受信信号の前記タイミング情報を再生する再生部と
を具備することを特徴とするクロックデータリカバリ回路。
【請求項５】
受信信号を再生するタイミング情報が重畳された前記受信信号とリカバリクロックとの位相差と前記受信信号とリファレンスクロックとの周波数オフセット情報とが入力されて、該周波数オフセット情報に基づいて、前記受信信号を再生する前記タイミング情報を得るため、前記リカバリクロック信号の位相を補正する補正部と、
前記補正部により補正された前記リカバリクロックにより、前記受信信号の前記タイミング情報を再生する再生部と
を具備することを特徴とするクロックリカバリ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路に関する。
【背景技術】
【０００２】
通信路におけるデータの送受信では、受信側で各データビットを正しいタイミングで読み出す必要がある。
【０００３】
そこで従来では、データを送信する伝送路と平行してタイミング情報、すなわちクロックを送信する伝送路を設けていた。そして、送信するデータのビットレートが低い場合は、そのタイミング情報により正確なデータの再生が行われていた。
【０００４】
しかし送信するデータの情報量の増加に伴い、送信するデータのビットレートを高くする必要性が生じてきた。このため、たとえタイミング情報を送信しても受信したデータにクロックが追従することができなくなっていた。
【０００５】
そこで、従来設けていたタイミング情報を送信する伝送路を廃し、データにタイミング情報を重畳することで、データを再生する方式が取られていた（特許文献１参照）。しかし、データを送信する送信側の周波数と受信側で受信したデータを再生するクロックの周波数とに周波数差が生じた場合には、時間と共にデータとクロックとの位相差が生じてしまい、データを再生することができないといった問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−８０９９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、動作信頼性を向上させるクロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明の一態様に係るクロックリカバリ回路は、受信信号を再生するタイミング情報が重畳された前記受信信号とリカバリクロックとの位相差に基づいて、前記受信信号とリファレンスクロックとの周波数オフセット情報を検知する周波数差検知部と、前記周波数検知部が検知した前記周波数オフセット情報に基づいて、前記受信信号と前記リカバリクロックとの位相差を補正する補正部とを具備する。
【０００９】
また、この発明の一態様に係るクロックリカバリ回路は、受信信号を再生するタイミング情報が重畳された前記受信信号とリカバリクロックとの位相差と前記受信信号とリファレンスクロックとの周波数オフセット情報とが入力されて、該周波数オフセット情報に基づいて、前記受信信号を再生する前記タイミング情報を得るため、前記リカバリクロック信号の位相を補正する補正部と、前記補正部により補正された前記リカバリクロックにより、前記受信信号の前記タイミング情報を再生する再生部とを具備する。
【００１０】
また、この発明の一態様に係るクロックデータリカバリ回路は、受信信号を再生するタイミング情報を重畳した前記受信信号とリカバリクロックとの位相差に基づいて、前記受信信号とリファレンスクロックとの周波数オフセット情報を検知する周波数差検知部と、前記周波数検知部が検知した前記周波数オフセット情報に基づいて、前記周波数オフセット情報と前記補正量との関係を示すマップを参照しつつ、前記受信信号と前記リカバリクロックとの位相差を補正するよう前記リカバリクロックの位相を制御する補正部と、前記補正部により補正された前記リカバリクロックにより、前記受信信号の前記タイミング情報を再生する再生部とを具備する。
【発明の効果】
【００１１】
本発明によれば、動作信頼性を向上させるクロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る通信システムのブロック図。
【図２】本実施形態に係るクロックリカバリ回路のブロック図。
【図３】本実施形態に係るマップの概念図。
【図４】本実施形態に係るクロックデータリカバリ回路のフローチャート。
【図５】本実施形態に係る通信システムにおける受信信号とリファレンスクロックとの周波数差、及びリファレンスクロックの立ち上がりのタイムチャート。
【図６】本実施形態に係る制御部がゲインを出力するタイムチャート。
【図７】本実施形態に係る通信システムにおける受信信号とリファレンスクロックとの周波数差、及びリファレンスクロックの立ち上がりのタイムチャート。
【図８】本実施形態に係る制御部がゲインを出力するタイムチャート。
【発明を実施するための形態】
【００１３】
以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１４】
この発明の実施形態に係るクロックリカバリ回路及びそれを備えるクロックデータリカバリ回路について説明する。
【００１５】
＜クロックデータリカバリ回路の構成について＞  
本実施形態に係るクロックデータリカバリ回路について、図１を用いて説明する。図１に信号を送信する送信機１０と、該信号を受信する受信機２０を含む通信システムを示す。図示するように、送信機１０は送信部１１、及び図示せぬＰＬＬ回路を備える。
【００１６】
送信部１１は、信号を受信側で再生するタイミング情報を重畳した信号を、シリアル送信する。そして図示せぬＰＬＬ回路は、送信部１１から送信される信号の周波数を設定する。すなわち、図示せぬＰＬＬ回路が設定した周波数で、送信部１１から信号が送信される。また、送信される信号はシリアル差動信号とされる。
【００１７】
受信機２０は受信部２１、サンプラー２２、位相検知部２３、ＰＬＬ回路２４、及びクロックリカバリ回路２５を備える。受信部２１は、送信機１０からシリアル送信された信号を受信（以下、受信信号と呼ぶ）し、サンプラー２２へと出力する。
【００１８】
サンプラー２２は、受信部２１からの受信信号を、ＰＬＬ回路２４が発生する内部クロック（以下、リファレンスクロックと呼ぶ）の位相を補正したクロック（以下、リカバリクロックと呼ぶ）に同期して、受信信号をサンプリングし、該サンプリングによって読み出されたデータを位相検知部２３に出力する。またこのとき、サンプラー２２は受信信号とリカバリクロックとの位相情報も出力する。
【００１９】
位相検知部２３は、上記データと位相情報とに基づき、受信信号とリカバリクロックとの位相差を検知する。そして、位相検知部２３は検出した上記位相差をクロックリカバリ回路２５へと出力する。
【００２０】
ＰＬＬ回路２４は、内部周波数に基づいて生成したリファレンスクロックをクロックリカバリ回路２５へと出力する。
【００２１】
クロックリカバリ回路２５は位相検知部２３から供給された上記位相差に基づいて、ＰＬＬ回路２４から入力されたリファレンスクロックに対し位相補正の処理を実行する。その後、クロックリカバリ回路２５は、受信信号に対し正確な信号を読み取るよう、サンプラー２２に位相補正したクロックを入力する（以下、クロックリカバリ回路２５が補正したリファレンスクロックを、特にリカバリ（再生）クロックと呼ぶ）。これにより、受信信号に重畳されたタイミング情報を再生させ、該受信信号を読み出す。また、位相検知部２３から上記位相差が供給されない場合（例えば、初めて信号を受信するため、該信号とリファレンスクロックとの位相情報がない場合など）リカバリクロック回路２５は、リファレンスクロックをサンプラー２２に出力する。なお、クロックデータリカバリ回路とは、前述したクロックリカバリ回路２５により、位相補正されたリカバリ（再生）クロックがサンプラー２２に供給され、受信信号に重畳されたタイミング情報を再生することで、正確な受信信号を読み出す回路の総称である。すなわち本実施形態では、図１において、クロックリカバリ回路２５とサンプラー２２とを合わせてクロックデータリカバリ回路２６と呼ぶ。なお、位相検知部２３を含めてクロックデータリカバリ回路と呼んでもよい。
【００２２】
＜クロックリカバリ回路２５の構成について＞  
次に、上記説明したクロックリカバリ回路２５の構成について図２を用いて説明する。図２はクロックリカバリ回路２５のブロック図である。図示するように、クロックリカバリ回路２５は、位相補正部３０及び周波数検知部３３を備える。そして、位相補正部３０は制御部３１及びマップ３２を備える。また、周波数検知部３３は、タイマー３４を備える。タイマー３４は、例えば時計機能を有する。
【００２３】
周波数検知部３３は、位相検知部２３から供給された受信信号とリカバリクロックとの位相差を、制御部３１を介して受け取る。周波数検知部３３は、タイマー３４に基づいて、単位時間当たり受信信号とリファレンスクロックとの間でどのくらいの位相差が生じたか確認する。例えば、１[μｓｅｃ]の間に、５００[ｐｓｅｃ]だけ位相がずれるとする。つまり、π×１０−２だけ位相がずれるとする。すると周波数検知部３３は、自身、すなわち受信機側の周波数が分かっているため、リファレンスクロックと受信信号との間にどのくらいの周波数差（以下、周波数オフセット量と呼ぶ）があるかが確認できる。そして、その周波数オフセット量を制御部３１へ出力する。次に制御部３１について説明する。
【００２４】
制御部３１は、位相検知部２３から入力された受信信号とリカバリクロックとの位相差を周波数検知部３３へと出力する。そして、周波数検知部３３から出力された上記周波数オフセット量を得ると、制御部３１は、該周波数オフセット量に基づきマップ３２を参照する。その後、マップ３２に基づいてその周波数オフセット量に応じたリカバリクロックの位相を補正する大きさ（以下、ゲインと呼ぶ）を決定する。そして、そのリファレンスクロックの位相を補正するゲインに基づいて、ＰＬＬ回路２４から入力されたリファレンスクロックの位相を補正し、その位相が補正されたリファレンスクロック、すなわちリカバリ（再生）クロックをサンプラー２２へと出力する。
【００２５】
マップ３２は、周波数検知部３３から与えられた周波数オフセット量とその周波数オフセット量に応じた、リファレンスクロックの位相を補正するゲインとの関係をデータとして備える。マップ３２は、例えば半導体メモリである。
【００２６】
マップ３２について図３を用いて説明する。図３はマップ３２の保持する情報について示しており、周波数オフセット量（図中、絶対値表示）と、その周波数オフセット量に応じたリカバリ（再生）クロックの位相補正するゲインの関係を示している。図示するように縦軸にリカバリ（再生）クロックの位相を補正する強さ（ゲイン）を取り、横軸に周波数オフセット量の絶対値を取る。なお、縦軸に示すゲインは、一度に補正する位相量を示しており、例えばゲインの値が２の場合は、ゲインの値が１の場合の２倍の量だけ位相を補正することを意味する。つまり、周波数オフセット量が大きければ大きいほど、位相を補正するゲインは高くなる。また、図３では、周波数オフセット量が０ｐｐｍ以上１０００ｐｐｍ未満のときの位相を補正するゲインを１とし、周波数オフセット量１０００ｐｐｍ毎にゲインを１加える例を示しているが、ゲイン１当たりの位相補正量とゲインを切り替える周波数オフセット量については、適切に設定する必要がある。
【００２７】
＜受信機２０の動作について＞  
次に、上述した受信機２０の動作について、図４を用いて説明する。図４は、受信機２０の動作を示すフローチャートである。
【００２８】
まず、受信部２１は送信機１０の送信部１１から送信された信号を受信する（ステップＳ０）。その後、受信部２１は、その信号をサンプラー２２へと出力する。サンプラー２２は、クロックリカバリ回路２５からリファレンスクロックが入力されたタイミングで、受信部２１からの受信信号を出力する。また、受信信号とリファレンスクロックとのそれぞれの位相を位相検知部２３へと出力する（Ｓ１）。
【００２９】
そして位相検知部２３はサンプラー２２から供給された受信信号の位相とリファレンスクロックの位相とを比較し、その位相差を位相補正部３０へと出力する（Ｓ２）。位相補正部３０は、上記位相差を、周波数検知部３３へ出力する（Ｓ３）。周波数検知部３３は、タイマー３４を用いて、単位時間当たりに生じる位相差から、受信信号とリファレンスクロックとの間にどのくらいの周波数オフセット量があるかを算出する（Ｓ４）。その後、周波数検知部３３は、算出した周波数オフセット量を制御部３１へと出力する。すると、制御部３１はマップ３２を参照しつつ、その周波数オフセット量に応じたリファレンスクロックの位相を補正する強さ（ゲイン）を決定する。すなわち、図３を用いて説明したように、受信信号とリファレンスクロックの間の周波数オフセット量が少なければ位相を補正するゲインを小さくし、逆に周波数オフセット量が多ければ位相を補正するゲインを大きくする。このように決定した位相を補正するゲインで、リファレンスクロックの位相を補正する（Ｓ５）。この結果、サンプラー２２には、受信信号と同期したリファレンスクロック、すなわちリカバリ（再生）クロックにより、正確な信号を読み出す（Ｓ６）。
【００３０】
[本実施形態に係る効果]  
本実施形態に係るクロックリカバリ回路及びそれを備えたクロックデータリカバリ回路であると（１）及び（２）の効果を得ることが出来る。以下、この効果につき、図５乃至図７を用いて説明する。
【００３１】
（１）リカバリクロックの位相の揺れ幅（以下、ジッタと呼ぶ）を抑えることが出来、正確に受信信号を読み出すことができる。  
図５は、縦軸に受信信号の位相とリカバリ（再生）クロックの位相を取り、横軸に時間を取り、本実施形態に係るクロックリカバリ回路２５によって両者の位相差が時間とともにどのように補正されるかを示したものである。ここで、受信信号の位相に対してリカバリ（再生）クロックの位相が遅れたり進んだりしながら追従しているが、これはクロックリカバリ回路２５が位相差を検知してから位相を補正する仕組みとなっているため、クロックリカバリ回路２５のレイテンシが起因で振れ幅が生じる。この振れ幅はジッタとなる。また、位相を補正するゲインが大きいとこの振れ幅が大きくなるため、このジッタは位相を補正するゲインに比例する。
【００３２】
図示するように、時刻ｔ０乃至ｔ１０において受信信号とリファレンスクロックとの周波数オフセット量がゼロであるものとする。すなわち、図１に示すＰＬＬ回路２４が生成するリファレンスクロックの周波数と、図示せぬＰＬＬ回路が生成するリファレンスクロックに基づいて、送信機１０側から送信される信号の周波数が同一の値とする。このため、時刻が進んでも受信信号と受信機２０側のリファレンスクロックとの位相に差が生じない。この周波数が同一の場合において、時刻ｔ０において受信信号と受信機２０側のリファレンスクロックとの位相差がφだけ離れているとする。
【００３３】
動作開始時（ｔ０）は、制御部３１は周波数オフセットがないものとしてマップ３２を参照し、ゲインを１としてリカバリ（再生）の位相を補正し、初期位相差φに追従させるように動作する。動作開始後、周波数検知部３３はタイマー３４をスタートさせ、周波数差を検出する。図５の例では受信信号とリファレンスクロックの間に周波数オフセットはゼロなので、タイマー３４のカウント後、周波数検知部３３は周波数オフセットが０ｐｐｍ以上１０００ｐｐｍ未満であることを制御部３１に出力する。なお、周波数検知部は、タイマー３４のカウント毎に同じ動作を繰り返すが、出力結果は０ｐｐｍ以上１０００ｐｐｍ未満から変化しない。制御部３１は周波数検知部３３からの出力が変化しないため、ゲイン１のまま動作を続ける。
【００３４】
このように、制御部３１は常にマップ３２を参照し、受信信号とリファレンスクロックとの位相差がゼロとなるよう制御している。つまり、周波数オフセット量に応じたゲインの大きさを制御する。このため、周波数オフセット量が小さい場合、受信信号を読み出すリファレンスクロックのジッタは最小限の値Δφ１に抑えることが出来、受信信号を正確に読み出すことが出来る。
【００３５】
上記図５において制御部３１がリファレンスクロックの位相を補正するゲインについて図６を用いて説明する。図６は、図５のケースにおけるゲインの時間変化を示すタイミングチャートである。図５のケースでは、周波数オフセットがゼロなので、位相を補正するゲインは変化なく終始１である。クロックリカバリが生じるジッタは位相を補正するゲインに比例することから、このジッタを抑えるためには位相を補正するゲインを必要最小限に設定することが有効である。
【００３６】
（２）周波数オフセット量に対する耐性を高めることが出来る。  
以下、この効果につき図７、図８を用いて説明する。図７に制御部３１がマップ３２を参照することで、周波数オフセット量に応じてゲインを調整した場合のリカバリ（再生）クロックの位相変化を示す。図８に周波数オフセット量に応じてゲインを調整した様子を示す。
【００３７】
図示するように、受信信号とリカバリクロックとの間に周波数オフセットが存在する。すなわち、図１に示すＰＬＬ回路２４が生成するリファレンスクロックの周波数と、送信機１０側から送信される信号の周波数が異なる。このため、時刻が進むにつれて、受信信号とリファレンスクロックとの間に位相差が生じ、その大きさは時間とともに大きくなる。ここでは、受信信号の周波数がリファレンスクロックよりも１５００ｐｐｍ低い場合を示す。このとき、受信信号の位相は相対的にリカバリ（再生）クロックの位相から遅れていく。
【００３８】
動作開始時（ｔ０）は、制御部３１は周波数オフセットがないものとしてマップ３２を参照し、ゲインを１としてリカバリ（再生）クロックの位相を補正し、初期位相差φに追従させるように動作する。動作開始後、周波数検知部３３はタイマー３４をスタートさせ、周波数差を検出する。図７の例では受信信号とリファレンスクロックの間に周波数オフセット（図中、初期位相差φ）が存在するので、タイマー３４のカウント後、周波数検知部３３は周波数オフセットが１０００ｐｐｍ以上２０００ｐｐｍ未満であることを制御部３１に出力する。なお、周波数検知部３３は、タイマー３４のカウント毎に同じ動作を繰り返すが、出力結果は１０００ｐｐｍ以上２０００ｐｐｍ未満から変化しない。そして時刻ｔ１において、制御部３１は周波数検知部３３からの出力が０ｐｐｍ以上１０００ｐｐｍ未満から１０００ｐｐｍ以上２０００ｐｐｍ未満に変化するため、マップ３２を参照してゲインを１から２に変更して動作する（図８）。このようにゲインを強く（この場合１から２に変更）することによって、１５００ｐｐｍの周波数オフセットに追従することが可能となる。
【００３９】
このように、制御部３１によりゲインの値を調整し、たとえ周波数オフセット量が大きい場合でもゲインを強くすることで、周波数オフセットに追従して正確に受信信号を読み出すことができる。すなわち、周波数オフセット量の耐性を高めることができる。また、図３に示したマップ３２において、周波数オフセット量に対応したゲインの強さを細かく設定することで、たとえ周波数オフセット量が大きかったとしても、リカバリ（再生）クロックのジッタを抑えつつ、受信信号に追従させることができる。
【００４０】
なお、本発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【符号の説明】
【００４１】
１０…送信機、１１…送信部、２０…受信機、２１…受信部、２２…サンプラー、２３…位相検知部、２４…ＰＬＬ回路、２５…クロックリカバリ回路、３０…位相補正部、３１…制御部、３２…マッピング、３３…周波数検知部、３４…タイマー
【図１】
2010199987.tif 000003
【図２】
2010199987.tif 000004
【図３】
2010199987.tif 000005
【図４】
2010199987.tif 000006
【図５】
2010199987.tif 000007
【図６】
2010199987.tif 000008
【図７】
2010199987.tif 000009
【図８】
2010199987.tif 000010