(57)【要約】【課題】本発明は、半導体チップをフリップチップ接続させるために必要な数の貫通ビアを基板本体に形成できると共に、半導体チップをフリップチップ接続させる際に使用するはんだの量を十分に確保することのできる配線基板及び半導体装置を提供することを課題とする。【解決手段】基板本体２１の面２１Ａに設けられ、半導体チップ１２がフリップチップ接続される接続面２４Ａを有したパッド２４と、基板本体２１の面２１Ａに設けられ、半導体チップ１２と対向する部分の基板本体２１を貫通する貫通ビア２３、及びパッド２４と接続されると共に、接続面２４Ａと一体的に構成された第１のはんだ形成面４２Ａを有する第１の配線パターン２６と、基板本体２１の面２１Ａに設けられ、パッド２４と接続されると共に、接続面２４Ａと一体的に構成された第２のはんだ形成面４４Ａ，４５Ａを有し、湾曲形状とされた第２の配線パターン２７と、を備える。【選択図】図５
2010287646.tif 000002
【特許請求の範囲】
【請求項１】
基板本体と、
前記基板本体の第１の面に形成され、はんだを介して、半導体チップがフリップチップ接続される接続面を有したパッドと、
前記半導体チップと対向する部分の前記基板本体を貫通する貫通ビアと、
前記基板本体の第１の面に設けられ、前記基板本体の第１の面側に配置された部分の前記貫通ビアの一方の端部及び前記パッドの一方の端部と接続されると共に、前記パッドと接続された部分に前記接続面と同一平面上に配置された第１のはんだ形成面を有する第１の配線パターンと、
前記基板本体の第１の面及び前記第１の配線パターンに設けられ、前記接続面及び前記第１のはんだ形成面を露出する溝部を有する絶縁層と、
前記溝部から露出された部分の前記基板本体の第１の面に設けられ、前記パッドの他方の端部と接続されると共に、前記接続面と同一平面上に配置された第２のはんだ形成面を有する第２の配線パターンと、を備えた配線基板であって、
前記第２の配線パターンの形状は、湾曲形状であることを特徴とする配線基板。
【請求項２】
前記第１の配線パターンは、前記貫通ビアの一方の端部と接続され、前記絶縁層に覆われた第１の配線部と、前記パッドの一方の端部及び前記第１の配線部と接続された第２の配線部と、を有し、
前記第２の配線部は、該第２の配線部が接続された前記第１の配線部の端部と前記パッドの一方の端部とを結ぶ第１の直線上に配置されており、
前記第２の配線パターンは、前記パッドの他方の端部と接続され、前記第１の直線の延長線上に配置された第３の配線部と、該第３の配線部と一体的に構成され、湾曲形状とされた第４の配線部と、を有することを特徴とする請求項１記載の配線基板。
【請求項３】
前記溝部を構成する部分の前記絶縁層には、前記第１の配線部と前記第２の配線部との境界部分に対応する第１の辺が設けられており、
前記第２及び第３の配線部は、前記第１の辺に対して直交しない方向に延在することを特徴とする請求項２記載の配線基板。
【請求項４】
前記基板本体の第１の面の反対側に位置する前記基板本体の第２の面に、前記貫通ビアの他方の端部と電気的に接続された外部接続用パッドを設けたことを特徴とする請求項１ないし３のうち、いずれか１項記載の配線基板。
【請求項５】
請求項１ないし４のうち、いずれか１項記載の配線基板と、
電極パッドを有した前記半導体チップと、
前記電極パッドに設けられ、前記はんだを介して、前記パッドと電気的に接続される内部接続端子と、を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板及び半導体装置に係り、特に、はんだを介して、半導体チップがフリップチップ接続される配線基板及び半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置には、半導体チップと、半導体チップとフリップチップ接続される配線基板とを備えた半導体装置がある。このような半導体装置の中には、半導体チップの実装領域に対応する部分の配線基板に複数の貫通ビアを配置し、配線基板の面方向のサイズを小さくすることで、小型化を図った半導体装置がある。
【０００３】
図１は、従来の半導体装置の断面図であり、図２は、図１に示す配線基板を平面視した図である。図１は、図２に示すＧ−Ｇ線方向の断面に対応する図である。図２において、図１に示す半導体装置２００と同一構成部分には、同一符号を付す。
【０００４】
図１及び図２を参照するに、従来の半導体装置２００は、配線基板２０１と、半導体チップ２０２と、外部接続端子２０３と、はんだ２０５と、アンダーフィル樹脂２０７とを有する。
【０００５】
配線基板２０１は、基板本体２１１と、貫通ビア２１３と、パッド２１４と、配線パターン２１６，２１７，２２１と、ソルダーレジスト層２１９，２２２とを有する。
【０００６】
基板本体２１１は、板状とされている。基板本体２１１としては、例えば、ガラスエポキシ樹脂基板を用いることができる。貫通ビア２１３は、ソルダーレジスト層２１９の構成要素の１つである後述する第１のソルダーレジスト層２２５の形成領域に対応する部分の基板本体２１１を貫通するように設けられている。
【０００７】
パッド２１４は、ソルダーレジスト層２１９の構成要素の１つである後述する溝部２２７（額縁状とされた溝部）の形成領域に対応する部分の基板本体２１１の面２１１Ａ（半導体チップ２０２が実装される側の基板本体２１１の面）に設けられている。パッド２１４は、半円球状とされたはんだ２０５を介して、半導体チップ２０２の電極パッド２３３に設けられたバンプ２０９と接続される接続面２１４Ａを有する。接続面２１４Ａは、はんだ２０５の母材となるはんだが形成される面である。
【０００８】
配線パターン２１６は、パッド２１４の一方の端部と一体的に構成されると共に、貫通ビア２１３の上端と接続されている。これにより、配線パターン２１６は、パッド２１４と貫通ビア２１３とを電気的に接続している。パッド２１４と接続された部分の配線パターン２１６は、溝部２２７から露出されている。溝部２２７から露出された部分の配線パターン２１６は、接続面２１４Ａと一体的に構成された第１のはんだ形成面２１６Ａを有する。第１のはんだ形成面２１６Ａは、はんだ２０５の母材となるはんだが形成される面である。
【０００９】
配線パターン２１７は、溝部２２７から露出された部分の基板本体２１１の面２１１Ａに設けられている。配線パターン２１７は、パッド２１４の他方の端部と一体的に構成されている。配線パターン２１７は、接続面２１４Ａと一体的に構成された第２のはんだ形成面２１７Ａを有する。第２のはんだ形成面２１７Ａは、はんだ２０５の母材となるはんだが形成される面である。
【００１０】
ソルダーレジスト層２１９は、第１のソルダーレジスト層２２５と、第２のソルダーレジスト層２２６と、溝部２２７とを有する。
【００１１】
第１のソルダーレジスト層２２５は、半導体チップ２０２と対向する部分の基板本体２１１の面２１１Ａに設けられている。第１のソルダーレジスト層２２５は、平面視四角形とされており、第１のはんだ形成面２１６Ａが形成されていない部分の配線パターン２１６を覆っている。
【００１２】
第２のソルダーレジスト層２２６は、第１のソルダーレジスト層２２５を囲むように、基板本体２１１の面２１１Ａに設けられている。
【００１３】
溝部２２７は、第１のソルダーレジスト層２２５と第２のソルダーレジスト層２２６との間に形成されており、平面視額縁形状とされている。溝部２２７は、同一平面上に配置された接続面２１４Ａ、第１のはんだ形成面２１６Ａ、及び第２のはんだ形成面２１７Ａを露出している。
【００１４】
配線パターン２２１は、基板本体２１１の面２１１Ｂ（基板本体２１１の面２１１Ａの反対側に配置された基板本体２１１の面）に設けられている。配線パターン２２１は、外部接続端子２０３が形成される外部接続用パッド２３１を有する。配線パターン２２１は、貫通ビア２１３の下端と接続されている。これにより、配線パターン２２１は、貫通ビア２１３を介して、配線パターン２１６と電気的に接続されている。
【００１５】
ソルダーレジスト層２２２は、基板本体２１１の面２１１Ｂに設けられている。ソルダーレジスト層２２２は、外部接続用パッド２３１を除いた部分の配線パターン２２１を覆っている。ソルダーレジスト層２２２は、外部接続用パッド２３１を露出する開口部２２２Ａを有する。
【００１６】
半導体チップ１２は、複数の電極パッド２３３を有する。複数の電極パッド２３３は、平面視額縁状に配置されている。複数の電極パッド２３３には、バンプ２０９が設けられている。半導体チップ２０２は、はんだ２０５及びバンプ２０９を介して、配線基板２０１に設けられたパッド２１４の接続面２１４Ａにフリップチップ接続されている。
【００１７】
外部接続端子２０３は、外部接続用パッド２３１に設けられている。はんだ２０５は、パッド２１４の接続面２１４Ａに配置されており、半円球状とされている。はんだ２０５は、半導体チップ２０２と電気的に接続されたバンプ２０９とパッド２１４とを電気的に接続している。はんだ２０５は、接続面２１４Ａ、第１のはんだ形成面２１６Ａ、及び第２のはんだ形成面２１７Ａに形成（例えば、塗布）されたはんだを溶融させ、表面張力により、溶融させたはんだを接続面２１４Ａに集め、その後、溶融したはんだを硬化させることで形成する。
【００１８】
アンダーフィル樹脂２０７は、配線基板２０１と半導体チップ２０２との隙間を充填するように設けられている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００５−１１９０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
図３は、従来の配線基板の問題点を説明するための図である。図３に示す配線基板２０１では、第１のソルダーレジスト層２２５の面積を図２に示す配線基板２０１に設けられた第１のソルダーレジスト層２２５の面積よりも小さくすると共に、配線パターン２１６の配線長を図２に示す配線パターン２１６よりも長くした以外は、図２に示す配線基板２０１と同様な構成とされている。また、図３では、図２において、点線で示す配線パターン２１６及び貫通ビア２１３の図示を省略する。
【００２１】
しかしながら、従来の配線基板２０１では、配線基板２０１の面方向のサイズを大型化させることなく、はんだ２０５の量を十分に確保したい（言い換えれば、半導体チップ２０２と配線基板２０１との間の電気的接続信頼性を十分に確保したい場合）場合、図３に示すように、配線パターン２１６の配線長を長くすると共に、第１のソルダーレジスト層２２５の形成領域を狭くする（第１のソルダーレジスト層２２５の面積を小さくする）必要があった。
【００２２】
先に説明したように、貫通ビア２１３は、第１のソルダーレジスト層２２５の形成領域に対応する部分の基板本体２１１に形成するため、第１のソルダーレジスト層２２５の形成領域を狭くした場合、半導体チップ２０２をフリップチップ接続させるために必要な数の貫通ビア２１３を基板本体２１１に形成することができないという問題があった。
【００２３】
そこで本発明は、上述した問題点に鑑みなされたものであり、半導体チップをフリップチップ接続させるために必要な数の貫通ビアを基板本体に形成できると共に、半導体チップをフリップチップ接続させる際に使用するはんだの量を十分に確保することのできる配線基板及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明の一観点によれば、基板本体と、前記基板本体の第１の面に形成され、はんだを介して、半導体チップがフリップチップ接続される接続面を有したパッドと、前記半導体チップと対向する部分の前記基板本体を貫通する貫通ビアと、前記基板本体の第１の面に設けられ、前記基板本体の第１の面側に配置された部分の前記貫通ビアの一方の端部及び前記パッドの一方の端部と接続されると共に、前記パッドと接続された部分に前記接続面と同一平面上に配置された第１のはんだ形成面を有する第１の配線パターンと、前記基板本体の第１の面及び前記第１の配線パターンに設けられ、前記接続面及び前記第１のはんだ形成面を露出する溝部を有する絶縁層と、前記溝部から露出された部分の前記基板本体の第１の面に設けられ、前記パッドの他方の端部と接続されると共に、前記接続面と同一平面上に配置された第２のはんだ形成面を有する第２の配線パターンと、を備えた配線基板であって、前記第２の配線パターンの形状は、湾曲形状であることを特徴とする配線基板が提供される。
【００２５】
本発明によれば、第２のはんだ形成面を有する第２の配線パターンの形状を湾曲形状とすることにより、絶縁層に形成された溝部の幅を広くすることなく、第２の配線パターンの配線長を長くすることが可能となる。これにより、第２のはんだ形成面に形成可能なはんだの量が増加するため、半導体チップをフリップチップ接続させるために必要な数の貫通ビアを基板本体に形成できると共に、半導体チップをフリップチップ接続させる際に使用するはんだの量を十分に確保することができる。
【００２６】
また、前記第１の配線パターンは、前記貫通ビアの一方の端部と接続され、前記絶縁層に覆われた第１の配線部と、前記パッドの一方の端部及び前記第１の配線部と接続された第２の配線部と、を有し、前記第２の配線部は、該第２の配線部が接続された前記第１の配線部の端部と前記パッドの一方の端部とを結ぶ第１の直線上に配置されており、前記第２の配線パターンは、前記パッドの他方の端部と接続され、前記第１の直線の延長線上に配置された第３の配線部と、該第３の配線部と一体的に構成され、湾曲形状とされた第４の配線部と、を有してもよい。
【００２７】
このように、第２の配線部が接続された第１の配線部の端部とパッドの一方の端部とを結ぶ第１の直線上に第２の配線部（第１の配線パターンの構成要素の１つ）を配置すると共に、第３の配線部（第２の配線パターンの構成要素の１つ）を第１の直線の延長線上に配置することにより、接続面と第１及び第２のはんだ形成面とに形成されたはんだを溶融させ、表面張力により、溶融させたはんだをパッドの接続面に集める際、第１及び第２のはんだ形成面に形成されたはんだを接続面にスムーズに移動させることができる。
【００２８】
また、前記溝部を構成する部分の前記絶縁層には、前記第１の配線部と前記第２の配線部との境界部分に対応する第１の辺が設けられており、前記第２及び第３の配線部は、前記第１の辺に対して直交しない方向に延在させてもよい。
【００２９】
これにより、第１の辺と直交する方向に第２及び第３の配線部を延在させた場合と比較して、湾曲形状とされた第４の配線部の配線長を長くすることが可能となるため、第４の配線部に形成可能なはんだの量を増加させることができる。
【００３０】
また、前記基板本体の第１の面の反対側に位置する前記基板本体の第２の面に、前記貫通ビアの他方の端部と電気的に接続された外部接続用パッドを設けてもよい。これにより、半導体装置をマザーボード等の実装基板に実装することができる。
【００３１】
また、請求項１ないし４のうち、いずれか１項記載の配線基板と、電極パッドを有した前記半導体チップと、前記電極パッドに設けられ、前記はんだを介して、前記パッドと電気的に接続される内部接続端子と、により半導体装置を構成してもよい。
【００３２】
これにより、半導体チップをフリップチップ接続させるために必要な数の貫通ビアを基板本体に形成できると共に、半導体チップをフリップチップ接続させる際に使用するはんだの量を十分に確保することができる。
【発明の効果】
【００３３】
本発明によれば、半導体チップをフリップチップ接続させるために必要な数の貫通ビアを基板本体に形成できると共に、半導体チップをフリップチップ接続させる際に使用するはんだの量を十分に確保することができる。
【図面の簡単な説明】
【００３４】
【図１】従来の半導体装置の断面図である。
【図２】図１に示す配線基板を平面視した図である。
【図３】従来の配線基板の問題点を説明するための図である。
【図４】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図５】図４に示す配線基板を平面視した図である。
【図６】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図７】図６に示す配線基板を平面視した図である。
【図８】図６に示す半導体チップを平面視した図である。
【発明を実施するための形態】
【００３５】
以下、図面に基づいて本発明の実施の形態について説明する。
【００３６】
（第１の実施の形態）
図４は、本発明の第１の実施の形態に係る半導体装置の断面図であり、図５は、図４に示す配線基板を平面視した図である。図４は、図５に示すＡ−Ａ線方向の断面に対応する図である。図５において、第１の実施の形態の半導体装置１０と同一構成部分には、同一符号を付す。
【００３７】
図４及び図５を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、半導体チップ１２と、外部接続端子１３と、はんだ１５と、内部接続端子１６と、アンダーフィル樹脂１７とを有する。
【００３８】
配線基板１１は、基板本体２１と、貫通ビア２３と、パッド２４と、第１の配線パターン２６と、第２の配線パターン２７と、ソルダーレジスト層２９，３２と、配線パターン３１とを有する。
【００３９】
基板本体２１は、板状とされている。基板本体２１は、複数の貫通孔３５を有する。複数の貫通孔３５は、ソルダーレジスト層２９の構成要素のうちの１つである後述する第１のソルダーレジスト層４７（半導体チップ１２と対向する部分の基板本体２１の面２１Ａに設けられたソルダーレジスト層）の形成領域に対応する部分の基板本体２１を貫通するように形成されている。
【００４０】
基板本体２１の材料としては、例えば、ガラスクロスをエポキシ樹脂で含浸させたガラスエポキシ樹脂や、セラミックや、半導体基板（例えば、シリコン）等を用いることができる。なお、基板本体２１の材料として、半導体基板を用いる場合には、貫通ビア２３、第１の配線パターン２６、第２の配線パターン２７、及び配線パターン３１を形成する前に、複数の貫通孔３５が形成された半導体基板の表面に、図示していない絶縁膜（例えば、ＳｉＯ２膜）を形成する。
【００４１】
貫通ビア２３は、複数の貫通孔３５に設けられている。これにより、貫通ビア２３は、第１のソルダーレジスト層４７の形成領域に対応する部分の基板本体２１を貫通するように配置されている。貫通ビア２３の上端部（貫通ビア２３の一方の端部）は、基板本体２１の面２１Ａ（基板本体２１の第１の面）から露出されている。貫通ビア２３の下端部（貫通ビア２３の他方の端部）は、基板本体２１の面２１Ａの反対側に配置された基板本体２１の面２１Ｂ（基板本体２１の第２の面）から露出されている。貫通ビア２３の材料としては、例えば、Ｃｕを用いることができる。
【００４２】
パッド２４は、半導体チップ１２に設けられた電極パッド５５と対向するように、基板本体２１の面２１Ａに設けられている。パッド２４は、半導体チップ１２の電極パッド５５に設けられた内部接続端子１６と接続される接続面２４Ａを有する。接続面２４Ａは、半導体チップ１２がフリップチップ接続される面である。接続面２４Ａの幅Ｗ１，Ｗ２は、第１及び第２の配線パターン２６，２７の幅Ｗ３，Ｗ４，Ｗ５よりも広くなるように構成されている。
【００４３】
このように、接続面２４Ａの幅Ｗ１，Ｗ２を第１及び第２の配線パターン２６，２７の幅Ｗ３，Ｗ４，Ｗ５よりも広くすることで、接続面２４Ａ、第１の配線パターン２６に設けられた後述する第１のはんだ形成面２６Ａ、及び第２の配線パターン２７に設けられた後述する第２のはんだ形成面２７Ａに形成されたはんだ（はんだ１５の母材）を溶融させた際、表面張力により、第１及び第２のはんだ形成面２６Ａ，２７Ａに形成されたはんだを接続面２４Ａに移動させることができる。
【００４４】
接続面２４Ａの幅Ｗ１は、例えば、５０μｍとすることができる。接続面２４Ａの幅Ｗ２は、例えば、５５μｍとすることができる。パッド２４の厚さは、例えば、１５μｍとすることができる。
【００４５】
第１の配線パターン２６は、パッド２４と略等しい厚さとされており、第１の配線部４１と、第２の配線部４２とを有する。第１の配線部４１は、第１のソルダーレジスト層４７の形成領域に対応する部分の基板本体２１の面２１Ａに設けられている。第１の配線部４１の一方の端部は、貫通ビア２３の上端部と接続されている。これにより、第１の配線パターン２６は、貫通ビア２３と電気的に接続されている。第１の配線部４１の他方の端部は、第２の配線部４２の一方の端部と一体的に構成されている。
【００４６】
第２の配線部４２は、ソルダーレジスト層２９を構成する後述する溝部４９から露出された部分の基板本体２１の面２１Ａに設けられている。第２の配線部４２の一方の端部は、第１の配線部４１の他方の端部と一体的に構成されている。第２の配線部４２の他方の端部は、パッド２４の一方の端部と一体的に構成されている。これにより、第１の配線パターン２６は、パッド２４と貫通電極２３とを電気的に接続している。第２の配線部４２は、第１の配線部４１の他方の端部とパッド２４の一方の端部とを結ぶ第１の直線（以下、「第１の直線Ｂ」という）上に配置されている。
【００４７】
第２の配線部４２は、パッド２４の接続面２４Ａを通過する平面上に配置されており、接続面２４Ａと一体的に構成された第１のはんだ形成面４２Ａを有する。
【００４８】
第１のはんだ形成面４２Ａは、はんだ１５の母材となるはんだ（図示せず）が形成される面である。第１のはんだ形成面４２Ａの幅Ｗ３は、接続面２４Ａの幅Ｗ１，Ｗ２よりも狭くなるように構成されている。第１のはんだ形成面４２Ａの幅Ｗ３は、例えば、２５μｍとすることができる。また、第１のはんだ形成面４２Ａの長さＬ１は、例えば、５０μｍとすることができる。
【００４９】
第２の配線パターン２７は、パッド２４と略等しい厚さとされており、第３の配線部４４と、第４の配線部４５とを有する。
【００５０】
第３の配線部４４は、ソルダーレジスト層２９を構成する溝部４９から露出された部分の基板本体２１の面２１Ａに設けられている。第３の配線部４４の一方の端部は、パッド２４の他方の端部と一体的に構成されている。第３の配線部４４の他方の端部は、第４の配線部４５の一方の端部と一体的に構成されている。第３の配線部４４は、パッド２４の接続面２４Ａを通過する平面上に配置され、接続面２４Ａと一体的に構成された第２のはんだ形成面４４Ａを有する。
【００５１】
第２のはんだ形成面４４Ａは、はんだ１５の母材となるはんだ（図示せず）が形成される面である。第２のはんだ形成面４４Ａの幅Ｗ４は、接続面２４Ａの幅Ｗ１，Ｗ２よりも狭くなるように構成されている。第２のはんだ形成面４４Ａの幅Ｗ４は、例えば、２５μｍとすることができる。
【００５２】
上記構成とされた第３の配線部４４は、第２の配線部４２が接続された第１の配線部４１の端部とパッド２４の一方の端部とを結ぶ第１の直線Ｂ上に配置するとよい。
【００５３】
このように、第２の配線部４２が接続された第１の配線部４１の端部とパッド２４の一方の端部とを結ぶ第１の直線Ｂ上に第２及び第３の配線部４２，４４を配置することにより、接続面２４Ａと第１及び第２のはんだ形成面４２Ａ，４４Ａとに形成されたはんだを溶融させ、表面張力によりパッド２４の接続面２４Ａにはんだ（はんだ１５の母材となるはんだ）を集める際、第１及び第２のはんだ形成面４２Ａ，４４Ａに形成されたはんだを接続面２４Ａにスムーズに移動させることができる。
【００５４】
第４の配線部４５は、ソルダーレジスト層２９に設けられた溝部４９から露出された部分の基板本体２１の面２１Ａに設けられている。第４の配線部４５の一方の端部は、第３の配線基板４４の他方の端部と一体的に構成されている。第４の配線部４５は、湾曲した形状とされている。第４の配線部４５の他方の端部は、第１のソルダーレジスト層４７と対向している。
【００５５】
第４の配線部４５は、パッド２４の接続面２４Ａを通過する平面上に配置され、第２のはんだ形成面４４Ａと一体的に構成された第２のはんだ形成面４５Ａを有する。
【００５６】
第２のはんだ形成面４５Ａは、はんだ１５の母材となるはんだ（図示せず）が形成される面である。第２のはんだ形成面４５Ａの幅Ｗ５は、接続面２４Ａの幅Ｗ１，Ｗ２よりも狭くなるように構成されている。第２のはんだ形成面４５Ａの幅は、例えば、２５μｍとすることができる。
【００５７】
上記構成とされた第２の配線パターン２７は、湾曲形状（例えば、釣り針のような形状）とされている。第２の配線パターン２７の材料は、例えば、Ｃｕを用いることができる。
【００５８】
パッド２４の他方の端部からラウンド形状とされた部分の第２の配線パターン２７までの第２の配線パターン２７の長さＬ２は、例えば、１４０μｍとすることができる。この場合、ラウンド形状とされた部分の第２の配線パターン２７から第４の配線部４５の他方の端部までの第２の配線パターン２７の長さＬ３は、例えば、１００μｍとすることができる。この場合（第２の配線パターン２７の配線長が２４０μｍの場合）、ソルダーレジスト層２９に設けられた溝部４９の幅Ｗ６は、例えば、２９０μｍとすることができる。
【００５９】
また、図１及び図２に示す従来の配線基板２０１に設けられた配線パターン２１７の長さを２４０μｍにした場合（第２の配線パターン２７の長さＬ３と同じ長さにした場合）、ソルダーレジスト層２１９に設けられた溝部２２７の幅は、３９０μｍ以上必要となり、第１のソルダーレジスト層２２５の大きさを片側１００μｍ程度小さくする必要がある。
【００６０】
このように、第２のはんだ形成面４５Ａを有する第４の配線部４５（第２の配線パターン２７の構成要素の１つ）の形状を湾曲形状とすることにより、ソルダーレジスト層２９に形成された溝部４９の幅を広くすることなく、第２の配線パターン２７の配線長を長くすることが可能となる。これにより、第２の配線パターン２７に設けられた第２のはんだ形成面４４Ａ，４５Ａに形成可能なはんだ（はんだ１５の母材となるはんだ）の量を増加させることが可能となるため、半導体チップ１２をフリップチップ接続させるために必要な数の貫通ビア２３を基板本体２１に形成できると共に、半導体チップ１２をフリップチップ接続させる際に使用するはんだ１５の量を十分に確保することができる。
【００６１】
ソルダーレジスト層２９（絶縁層）は、第１のソルダーレジスト層４７と、第２のソルダーレジスト層４８と、溝部４９とを有する。第１のソルダーレジスト層４７は、第２の配線部４２の形成位置よりも内側に位置する部分の基板本体２１の面２１Ａに設けられている。第１のソルダーレジスト層４７は、平面視四角形とされており、溝部４９により囲まれている。第１のソルダーレジスト層４７は、第１の配線部４１と第２の配線部４２との境界部分に対応する第１の辺である辺４７Ａ，４７Ｂ，４７Ｃ，４７Ｄを有する。辺４７Ａ，４７Ｂ，４７Ｃ，４７Ｄに対応する部分の第１ソルダーレジスト層４７からは、基板本体２１の面２１Ａ方向に対して第２の配線部４２が突出している。
【００６２】
なお、先に説明した第２及び第３の配線部４２，４４は、辺４７Ａ，４７Ｂ，４７Ｃ，４７Ｄ（第１の辺）に対して直交しない方向に延在するように配置してもよい。
【００６３】
これにより、辺４７Ａ，４７Ｂ，４７Ｃ，４７Ｄと直交する方向に第２及び第３の配線部４２，４４を延在させた場合と比較して、湾曲形状とされた第４の配線部４５の配線長を長くすることが可能となるため、第４の配線部４５に形成可能なはんだ（はんだ１５の母材となるはんだ）の量を増加させることができる。
【００６４】
第２のソルダーレジスト層４８は、第２の配線パターン２７の形成位置よりも外側に位置する部分の基板本体２１の面２１Ａに設けられている。第２のソルダーレジスト層４８は、第１のソルダーレジスト層４７を囲むような形状とされている。第２のソルダーレジスト層４８は、第１のソルダーレジスト層４７の厚さと略等しい厚さとされている。
【００６５】
溝部４９は、第１のソルダーレジスト層４７と第２のソルダーレジスト層４８との間に形成されている。溝部４９は、額縁形状とされている。溝部４９は、パッド２４と、第２の配線パターン２７と、第２の配線部４２と、パッド２４、第２の配線パターン２７、及び第２の配線部４２の周囲に位置する部分の基板本体２１の面２１Ａとを露出している。溝部４９の幅Ｗ６は、例えば、２９０μｍとすることができる。
【００６６】
上記構成とされたソルダーレジスト層２９は、例えば、パッド２４、第１の配線パターン２６、及び第２の配線パターン２７が形成された基板本体２１の面２１Ａにドライフィルムレジスト（ソルダーレジスト層２９の母材）を貼り付け、次いで、溝部４９に対応する部分のドライフィルムレジストを露光、現像処理することで形成する。
【００６７】
配線パターン３１は、基板本体２１の面２１Ｂに設けられている。配線パターン３１は、貫通ビア２３の下端部（貫通ビア２３の他方の端部）と接続されている。これにより、配線パターン３１は、貫通ビア２３を介して、第１の配線パターン２６と電気的に接続されている。配線パターン３１は、接続面５１Ａを有した外部接続用パッド５１を有する。
【００６８】
ソルダーレジスト層３２は、外部接続用パッド５１の接続面５１Ａを除いた部分の配線パターン３１を覆うように、基板本体２１の面２１Ｂに設けられている。ソルダーレジスト層３２は、外部接続用パッド５１の接続面５１Ａを露出する開口部５３を有する。
【００６９】
本実施の形態の配線基板によれば、第２のはんだ形成面４５Ａを有する第４の配線部４５（第２の配線パターン２７の構成要素の１つ）の形状を湾曲形状とすることにより、ソルダーレジスト層２９に形成された溝部４９の幅を広くすることなく、第２の配線パターン２７の配線長を長くすることが可能となる。これにより、第２の配線パターン２７に設けられた第２のはんだ形成面４４Ａ，４５Ａに形成可能なはんだ（はんだ１５の母材となるはんだ）の量を増加させることが可能となるため、半導体チップ１２をフリップチップ接続させるために必要な数の貫通ビア２３を基板本体２１に形成できると共に、半導体チップ１２をフリップチップ接続させる際に使用するはんだ１５の量を十分に確保することができる。
【００７０】
半導体チップ１２は、額縁状に配置された複数の電極パッド５５を有する。複数の電極パッド５５には、内部接続端子１６が形成されている。半導体チップ１２は、内部接続端子１６及びはんだ１５により、パッド２４の接続面２４Ａに対して、フリップチップ接続されている。これにより、半導体チップ１２は、配線基板１１と電気的に接続されている。
【００７１】
外部接続端子１３は、外部接続用パッド５１の接続面５１Ａに設けられている。外部接続端子１３は、半導体装置１０をマザーボード等の実装基板（図示せず）に実装する際、実装基板のパッド（図示せず）と接続される端子である。外部接続端子１３としては、例えば、はんだボールを用いることができる。
【００７２】
はんだ１５は、半円球状とされており、パッド２４の接続面２４Ａに設けられている。はんだ１５は、半導体チップ１２と接続された内部接続端子１６をパッド２４の接続面２４Ａに固定するためのものである。はんだ１５は、接続面２４Ａ、第１のはんだ形成領域４２Ａ、及び第２のはんだ形成領域４４Ａ，４５Ａに形成されたはんだ（はんだ１５の母材）が溶融させられた際、表面張力により、溶融したはんだが接続面２４Ａに集まることで形成される。また、接続面２４Ａ、第１のはんだ形成領域４２Ａ、及び第２のはんだ形成領域４４Ａ，４５Ａにはんだ（はんだ１５の母材となるはんだ）を形成する場合、例えば、スーパージャフィット（登録商標）法を用いることができる。はんだ１５としては、例えば、ＳｎＡｇＣｕ系はんだやＳｎＡｇ系はんだ等を用いることができる。
【００７３】
内部接続端子１６は、電極パッド５５及びパッド２４と接続されている。内部接続端子１６は、半導体チップ１２と配線基板１１とを電気的に接続するための導体である。内部接続端子１６としては、例えば、バンプ（例えば、Ａｕバンプ）を用いることができる。
【００７４】
アンダーフィル樹脂１７は、配線基板１１に対してフリップチップ実装された半導体チップ１２と配線基板１１との隙間を充填するように配置されている。アンダーフィル樹脂１７は、応力を緩和すると共に、半導体チップ１２と配線基板１１との間の接続強度を向上させるための樹脂である。
【００７５】
上記構成とされた本実施の形態の半導体装置１０は、先に説明した配線基板１１と同様な効果を得ることができる。
【００７６】
（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る半導体装置の断面図であり、図７は、図６に示す配線基板を平面視した図である。図６は、図７に示すＣ−Ｃ線方向の断面に相当する図である。図７において、図６に示す第２の実施の形態の半導体装置６０と同一構成部分には、同一符号を付す。
【００７７】
図６及び図７を参照するに、第２の実施の形態の半導体装置６０は、第１の実施の形態の半導体装置１０に設けられた配線基板１１及び半導体チップ１２の代わりに、配線基板６１及び半導体チップ６２を設けた以外は、半導体装置１０と同様に構成される。
【００７８】
配線基板６１は、第１の実施の形態で説明した配線基板１０に設けられた貫通孔３５、貫通ビア２３、パッド２４、第１の配線パターン２６、及び第２の配線パターン２７の配設位置を変更すると共に、配線基板１０に設けられたソルダーレジスト層２９の代わりにソルダーレジスト層６５を設けた以外は、配線基板１１と同様に構成される。
【００７９】
複数の貫通孔３５は、半導体チップ６２と対向する部分の基板本体２１を貫通するように形成されている。貫通孔３５は、平面視四角形とされた半導体チップ６２の対向する２辺６２Ａ，６２Ｂの近傍に配置されると共に、半導体チップ６２の対向する２辺６２Ａ，６２Ｂの延在方向に配列されている。
【００８０】
貫通ビア２３は、複数の貫通孔３５に設けられている。つまり、貫通ビア２３は、平面視四角形とされた半導体チップ６２の対向する２辺６２Ａ，６２Ｂの近傍に配置されると共に、半導体チップ６２の対向する２辺６２Ａ，６２Ｂの延在方向に対して２列となるように配置されている。
【００８１】
パッド２４は、貫通ビア２３の形成領域よりも内側に位置する部分の基板本体２１の面２１Ａに設けられている。パッド２４は、半導体チップ６２の対向する２辺６２Ａ，６２Ｂの延在方向に対して２列となるように配置されている。
【００８２】
第１の配線パターン２６は、貫通ビア２３とパッド２４との間に位置する部分の基板本体２１の面２１Ａに設けられている。第１の配線パターン２６は、パッド２４の形成領域よりも外側に位置する部分の基板本体２１の面２１Ａに配置されている。第１の配線パターン２６を構成する第１の配線部４１は、貫通ビア２３の上端部と接続されている。
【００８３】
第２の配線パターン２７は、パッド２４の形成領域よりも内側に位置する部分の基板本体２１の面２１Ａに配置されている。
【００８４】
ソルダーレジスト層６５は、第１の配線部４１を覆うように、基板本体２１の面２１Ａに設けられている。ソルダーレジスト層６５は、溝部６７，６８を有する。溝部６７は、パッド２４が列状に配置された第１のパッド群と、該第１のパッド群を構成するパッド２４と一体的に構成された第２の配線部４２及び第２の配線パターン２７とを露出するように形成されている。溝部６７は、平面視四角形とされている。溝部６７は、半導体チップ６２の対向する２辺６２Ａ，６２Ｂの延在方向が長手方向となる溝である。溝部６７の幅Ｗ７は、例えば、２９０μｍとすることができる。
【００８５】
溝部６８は、パッド２４が列状に配置された第２のパッド群と、該第２のパッド群に配置されたパッド２４と一体的に構成された第２の配線部４２及び第２の配線パターン２７とを露出するように形成されている。
【００８６】
溝部６８は、半導体チップ６２の対向する２辺６２Ａ，６２Ｂの延在方向が長手方向となる溝である。溝部６８は、溝部６７と対向配置されている。溝部６８の形状は、溝部６７の形状と略等しい。溝部６８の幅Ｗ８は、例えば、２９０μｍとすることができる。
【００８７】
このような構成とされた第２の実施の形態の配線基板６１は、第１の実施の形態の配線基板１１と同様な効果を得ることができる。つまり、パッド２４、第２の配線部４２、及び第２の配線パターン２７を露出する溝部（ソルダーレジスト層に形成される溝部）の形状は、第１及び第２の実施の形態で説明した溝部４９，６７，６８の形状に限定されない。
【００８８】
図８は、図６に示す半導体チップを平面視した図である。図８において、図６に示す半導体装置６０と同一構成部分には同一符号を付す。
【００８９】
図６及び図８を参照するに、半導体チップ６２は、第１の実施の形態で説明した半導体チップ１２に設けられた複数の電極パッド５５を、対向する２列となるように配列させた以外は、半導体チップ１２と同様な構成とされている。半導体チップ６２は、電極パッド５５に設けられた内部接続端子１６及び接続面２４Ａに配置されたはんだ１５を介して、配線基板６１と電気的に接続されている。
【００９０】
上記構成とされた第２の実施の形態の半導体装置６０は、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
【００９１】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００９２】
１０，６０  半導体装置
１１，６１  配線基板
１２，６２  半導体チップ
１３  外部接続端子
１５  はんだ
１６  内部接続端子
１７  アンダーフィル樹脂
２１  基板本体
２１Ａ，２１Ｂ  面
２３  貫通ビア
２４  パッド
２４Ａ，５１Ａ  接続面
２６  第１の配線パターン
２７  第２の配線パターン
２９，３２，６５  ソルダーレジスト層
３１  配線パターン
３５  貫通孔
４１  第１の配線部
４２  第２の配線部
４２Ａ  第１のはんだ形成面
４４  第３の配線部
４４Ａ，４５Ａ  第２のはんだ形成面
４５  第４の配線部
４７  第１のソルダーレジスト層
４７Ａ，４７Ｂ，４７Ｃ，４７Ｄ，６２Ａ，６２Ｂ  辺
４８  第２のソルダーレジスト層
４９，６７，６８  溝部
５１  外部接続用パッド
５３  開口部
５５  電極パッド
Ｌ１，Ｌ２，Ｌ３  長さ
Ｗ１，Ｗ２，Ｗ３，Ｗ４，Ｗ５，Ｗ６，Ｗ７，Ｗ８  幅
【図１】
2010287646.tif 000003
【図２】
2010287646.tif 000004
【図３】
2010287646.tif 000005
【図４】
2010287646.tif 000006
【図５】
2010287646.tif 000007
【図６】
2010287646.tif 000008
【図７】
2010287646.tif 000009
【図８】
2010287646.tif 000010