(57)【要約】【課題】ＰＣＢ上のＬＳＩが電源ノイズに対し不安定である場合、対策部品を柔軟に追加でき、また、ＬＳＩ及びその電源回路において電源ノイズを定量的に評価し、ＬＳＩの構造及び電源回路を、最適に設計する。【解決手段】ＬＳＩの電源端子間に抵抗素子を後から付加できる領域を設ける。これにより、ＬＳＩ内部の容量成分と、パッケージ及び基板が持つインダクタンス成分によって生じる電源共振（電源ノイズの共振）のＱ値を下げて、電源ノイズを抑制できるようにする。また、抵抗素子の付加により低周波数帯でのインピーダンス特性が悪化する場合は、電源回路に容量素子を追加する。また、抵抗素子の付加領域を有するＬＳＩが実装されたＰＣＢにおいて、抵抗素子のＬＳＩの電源端子間への挿入と、容量素子の追加に関して、電源ノイズを基準にして判断するプリント配線基板電源回路設計装置を構成する。【選択図】図１
2010287740.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線基板上に搭載される半導体集積回路の電源端子間に、抵抗素子を付加するための抵抗素子付加領域を予め備えることを特徴とする半導体集積回路。
【請求項２】
前記半導体集積回路の電源端子が接続される前記プリント配線基板の電源回路において、
前記抵抗素子付加領域に抵抗素子を付加することにより、前記電源回路における電源ノイズを抑制するように構成される
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
プリント配線基板上に搭載される半導体集積回路の電源端子間、または前記電源端子間の近傍に、前記半導体集積回路の電源端子間に抵抗素子を付加するための抵抗素子付加領域を予め備えることを特徴とするプリント配線基板。
【請求項４】
前記半導体集積回路の電源端子が接続される前記プリント配線基板の電源回路において、
前記抵抗素子付加領域に抵抗素子を付加することにより、前記電源回路における電源ノイズを抑制するように構成される
ことを特徴とする請求項３に記載のプリント配線基板。
【請求項５】
半導体集積回路の電源端子間またはその近傍に抵抗素子を付加するための抵抗素子付加領域が予め設けられるプリント配線基板の電源回路を設計するためのプリント配線基板電源回路設計装置であって、
前記電源回路を構成する前記プリント配線基板の設計情報と、前記電源回路に接続される前記半導体集積回路及びその他の部品の設計情報とを入力する入力装置と、
前記入力装置から入力される前記設計情報を基に、前記電源回路における前記半導体集積回路の電源のノイズの特性である電源ノイズ特性を導出する電源ノイズ特性導出部と、
前記電源回路における電源ノイズ特性の許容される条件である電源ノイズ条件を記憶する判定基準データベースと、
前記電源ノイズ特性と前記電源ノイズ条件とを比較し、前記電源回路の電源ノイズ特性が前記電源ノイズ条件を満たしているかどうかを判定する電源ノイズ判定部と、
電源ノイズ条件判定部における判定結果を出力する出力装置と、
を備えることを特徴とするプリント配線基板電源回路設計装置。
【請求項６】
前記設計情報には、前記電源回路の等価回路モデルを生成するために必要な前記プリント配線基板、半導体集積回路及びその他の部品の設計情報が含まれ、
前記電源ノイズ特性導出部は、
前記設計情報から前記電源回路における等価回路モデルを生成する電源ノイズ解析回路モデル生成部と、
前記等価回路モデルを解析して電源ノイズ特性を導出する演算部と、
を備えることを特徴とする請求項５に記載のプリント配線基板電源回路設計装置。
【請求項７】
前記電源ノイズ解析回路モデル生成部内に、
電源配線の物理構造と電気的特性情報とに基づいて前記プリント配線基板の等価回路モデルを作成するフィールドソルバを有する基板等価回路モデル作成部を
備えることを特徴とする請求項６に記載のプリント配線基板電源回路設計装置。
【請求項８】
前記電源ノイズ解析回路モデル生成部内に、
前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを作成するＬＳＩ等価回路モデル作成部を
備えることを特徴とする請求項６に記載のプリント配線基板電源回路設計装置。
【請求項９】
前記判定基準データベース内に複数の電源ノイズ条件が記憶されており、
前記電源ノイズ特性導出部で得られた電源ノイズ特性と、前記複数の電源ノイズ条件から選択された所定の電源ノイズ条件とを比較し、前記電源回路の電源ノイズ特性が前記電源ノイズ条件を満たしているかどうか判定する電源ノイズ判定部を
備えることを特徴とする請求項５乃至８に記載のプリント配線基板電源回路設計装置。
【請求項１０】
前記電源ノイズ判定部において前記電源ノイズ特性が前記電源ノイズ条件を満たさないと判定された場合、
前記半導体集積回路及び前記プリント配線基板の構造の変更を行い、該変更された構造の情報を新たな設計情報として前記電源ノイズ特性導出部へ入力する回路構造変更部を、
備えることを特徴とする請求項５乃至９に記載のプリント配線基板電源回路設計装置。
【請求項１１】
前記回路構造変更部は、
前記電源回路に抵抗素子を付加する抵抗素子付加部と、
前記電源回路に容量素子を付加する容量素子付加部と、
を備えることを特徴とする請求項１０に記載のプリント配線基板電源回路設計装置。
【請求項１２】
前記設計情報と、前記判定基準データベースとを記憶する記憶装置を
備えることを特徴とする請求項５乃至１１に記載のプリント配線基板電源回路設計装置。
【請求項１３】
前記記憶装置内に、プリント配線基板のレイアウト及び構造の情報を有するＣＡＤデータが記憶され、
前記入力装置は、前記ＣＡＤデータから前記プリント配線基板のレイアウト情報を抽出して入力するように構成される
ことを特徴とする請求項１２に記載のプリント配線基板電源回路設計装置。
【請求項１４】
前記記憶装置内に、基板上に実装される部品のデータベースと、半導体集積回路の設計情報及び該半導体集積回路のデータベースとが記憶され、
前記入力装置は、前記ＣＡＤデータから所望のデータを抽出し、該抽出されたデータと関連付けられた前記プリント配線基板上に実装される部品及び半導体集積回路の設計情報を抽出して入力するように構成される
ことを特徴とする請求項１３に記載のプリント配線基板電源回路設計装置。
【請求項１５】
前記電源ノイズ判定部において前記電源回路の電源ノイズ特性が前記電源ノイズ条件を満たさないと判定された場合、
前記記憶装置内のＣＡＤデータ及び半導体集積回路の設計情報内に判定結果を出力するように構成される
ことを特徴とする請求項１４に記載のプリント配線基板電源回路設計装置。
【請求項１６】
前記電源ノイズ判定部において前記電源回路の電源ノイズ特性が前記電源ノイズ条件を満たさないと判定された場合、
前記半導体集積回路の電源回路に抵抗素子を付加して電源回路の構造を変更し、該変更された電源回路構造の情報を、前記記憶装置内のＣＡＤデータ及び半導体集積回路の設計情報内に出力する
ことを特徴とする請求項１４に記載のプリント配線基板電源回路設計装置。
【請求項１７】
前記電源ノイズ判定部において前記電源回路の電源ノイズ特性が前記電源ノイズ条件を満たさないと判定された場合、
前記半導体集積回路の電源回路に容量素子を付加して電源回路の構造を変更し、該変更された電源回路構造の情報を、前記記憶装置内のＣＡＤデータ及び半導体集積回路の設計情報内に出力する
ことを特徴とする請求項１４に記載のプリント配線基板電源回路設計装置。
【請求項１８】
半導体集積回路の電源端子間またはその近傍に抵抗素子を付加するための抵抗素子付加領域が予め設けられるプリント配線基板の電源回路を設計するためのプリント配線基板電源回路設計装置におけるプリント配線基板電源回路設計方法であって、
前記プリント配線基板電源回路設計装置内のコンピュータにより、
入力装置から入力される前記電源回路を構成する前記プリント配線基板の設計情報と、前記電源回路に接続される前記半導体集積回路及びその他の部品の設計情報とを記憶装置に記憶する設計情報入力手順と、
前記入力装置から入力される前記設計情報を基に、前記電源回路における前記半導体集積回路の電源のノイズの特性である電源ノイズ特性を導出する電源ノイズ特性導出手順と、
前記電源回路における電源ノイズ特性の許容される条件である電源ノイズ条件を判定基準データベースに記憶する判定基準記憶手順と、
前記電源ノイズ特性と前記電源ノイズ条件とを比較し、前記電源回路の電源ノイズ特性が前記電源ノイズ条件を満たしているかどうかを判定する電源ノイズ判定手順と、
電源ノイズ条件判定手順における判定結果を出力装置に出力する結果出力手順と、
が行なわれることを特徴とするプリント配線基板電源回路設計方法。
【請求項１９】
前記設計情報には、前記電源回路の等価回路モデルを生成するために必要なプリント配線基板、半導体集積回路及びその他の部品の設計情報が含まれ、
前記電源ノイズ特性導出手順には、
前記設計情報から前記電源回路における等価回路モデルを生成する電源ノイズ解析回路モデル生成手順と、
前記等価回路モデルを解析して電源ノイズ特性を導出する演算手順と、
が含まれることを特徴とする請求項１８に記載のプリント配線基板電源回路設計方法。
【請求項２０】
前記電源ノイズ解析回路モデル生成手順には、
電源配線の物理構造と電気的特性情報とに基づいて、基板の等価回路モデルをフィールドソルバを用いて作成する基板等価回路モデル作成手順が
含まれることを特徴とする請求項１９に記載のプリント配線基板電源回路設計方法。
【請求項２１】
前記電源ノイズ判定手順により前記電源回路の電源ノイズ特性が前記電源ノイズ条件を満たさないと判定された場合、
予め保存されている回路構造の変更指針に従い、
前記半導体集積回路の電源回路に抵抗素子を付加して前記電源回路の構造を変更する回路構造変更手順と、
前記変更された回路構造の情報を新たな設計情報として前記電源ノイズ特性導出手順および前記電源ノイズ判定手順を行わせる抵抗素子付加変更手順と、
が行なわれることを特徴とする請求項１８乃至２０に記載のプリント配線基板電源回路設計方法。
【請求項２２】
前記電源ノイズ判定手順により前記電源回路の電源ノイズ特性が前記電源ノイズ条件を満たさないと判定された場合、
予め保存されている回路構造の変更指針に従い、
前記半導体集積回路の電源回路に容量素子を付加して前記電源回路の構造を変更する回路構造変更手順と、
前記変更された回路構造の情報を新たな設計情報として前記電源ノイズ特性導出手順および前記電源ノイズ判定手順を再度行わせる容量素子付加変更手順と、
が行なわれることを特徴とする請求項１８乃至２１に記載のプリント配線基板電源回路設計方法。
【請求項２３】
請求項１８から請求項２２のいずれかに記載のプリント配線基板電源回路設計方法における各処理の手順をプリント配線基板電源回路設計装置内のコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＡＤシステムに関し、特に、半導体集積回路の電源端子間に電源ノイズに対する対策部品を柔軟に追加できると共に、プリント配線基板（単に、「ＰＣＢ」とも記述）の電源回路に生じる電源ノイズを定量的に評価し、対策部品を追加する場合も含めて、ＰＣＢの電源回路を最適に設計することができる、半導体集積回路、プリント配線基板、プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法、およびプログラムに関する。
【背景技術】
【０００２】
近年、半導体集積回路（以下、単に「ＬＳＩ」とも記述）の高密度化及び動作の高速化、低電圧化が図られて来ており、ＰＣＢのボード上に実装されたＬＳＩを正常動作させるため、及びＬＳＩから発生する電流によって生じる電源電圧変動や電磁界放射（以下、「ＥＭＩ」とも記述）等の電源ノイズを抑制するため、ＰＣＢ上に電源デカップリングのためのキャパシタンスを実装する必要が生じている。また、ＬＳＩの高速動作に起因する電源ノイズでは、ＬＳＩ内部の電源−グランド（ＧＮＤ）間にオンチップキャパシタを搭載し、電源−ＧＮＤ間に生じる電源ノイズを減じるような試みが行われている。
【０００３】
これに関連するシステムとして、プリント配線基板のレイアウト情報から、電源供給系回路のレイアウト情報を抽出し、電気回路情報に変換して、ある制定したアクティブ素子の電源端子接続位置から見た電源供給系回路のインピーダンス特性を算出し、その結果を表示するという技術が開示されている（特許文献１を参照）。この特許文献１に記載のプリント回路基板特性評価方法においては、電源供給系回路の電気回路情報から、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）に代表されるような回路解析ツール等を用いて、その電源供給系回路の電気特性を解析し、その結果より、その電源供給系回路内で共振を起こさないように設計されているかどうかを評価している。
【０００４】
この特許文献１の代表図を図３１に示す、このフローチャートに示されるように、基板全体のレイアウト情報を入力装置にて取り込み（ステップＳ１０）、電源供給系回路のレイアウト情報だけを抽出手段にて抽出し（ステップＳ１１）、これを記憶装置の記憶部にて保存し（ステップＳ１２）、これを変換手段にて取り込み、電気回路情報に変換し（ステップＳ１３）、この電気回路情報を用いて、ある指定したアクティブ素子の電源端子接続位置から見た電源供給系回路のインピーダンス特性を算出し（ステップＳ１４）、その結果を表示する（ステップＳ１５）ようにしている。
【０００５】
すなわち、この特許文献１に記載された技術では、電源供給系回路内で共振を起こす周波数及び場所においては、その共振周波数の正弦波を入力することで、その周波数及び場所での電流値、電圧値を把握することが可能となり、その値を確認することで、抑制対策すべきかどうかの定量的な判断を行うことが可能となり、デカップリングコンデンサの距離を調整するようレイアウト変更を行い、電源供給系の共振を抑制して電源変動を抑制している。
【０００６】
また、オンチップキャパシタの搭載手法を有する半導体集積回路設計装置が開示されている（特許文献２を参照）。この特許文献２に記載の半導体集積回路設計装置は、必要な容量のバイパスコンデンサを、より効果的な回路ブロック内部のノイズ源近くに追加することにより、ノイズ発生量を所定の範囲内に抑えるようにしている。
【０００７】
そして、この特許文献２の図９のフローチャートに示されるように、ＬＳＩ設計において、ＬＳＩチップの回路ブロックのゲートレベル論理回路情報、スタンダードセルライブラリ情報およびパッケージ情報を入力処理し、入力された情報を用いてＬＳＩチップのノイズ見積もり処理を行い、ノイズ発生量が所定の範囲以下にするために必要なバイパスコンデンサの容量制約を指定し、回路ブロックに搭載されているバイパスコンデンサの容量である搭載容量と、前記容量制約とを比較し、前記搭載容量が前記容量制約より大きい場合は処理を終了し、前記搭載容量が前記容量制約以下の場合は、回路ブロック中の論理ゲートを選択し、選択された論理ゲートにバイパスコンデンサを追加する処理を行う。
【０００８】
このように、予めノイズを見積もることで、追加するバイパスコンデンサの容量に制約を与えるので、ノイズ解析処理を繰り返し行う必要が無くなり、短い時間で前記バイパスコンデンサを回路ブロック内に追加することができるようにしている。この結果、半導体集積回路のノイズ発生量を、短い時間で所定の範囲内に確実に抑えることができるようにしている。
【０００９】
なお、その他のＬＳＩの電磁波障害の解析と対策についての関連する技術として、ＥＭＩシミュレーション用半導体集積回路の電源モデル及びその設計方法がある（特許文献３を参照）。この特許文献３の半導体集積回路の電源モデル及びその設計方法は、プリント基板電源系からのＥＭＩシミュレーションを容易に、かつ正確に行うことを目的としている。
そして、この特許文献３の図１に示されるように、ＬＳＩ内部を、１個のインバータ回路３，４と、出力端子７７と第一、第二の電源７，８間の配線容量より構成されるゲート回路２と、直列抵抗をもった等価内部容量９〜１１で置き換える。このモデルでは、トランジスタの数が実際に比べてかなり少なくなっているため、計算時間が少なく、かつ正確さを損なわないでＥＭＩシミュレーションを行うことが可能にしている。
【００１０】
また、関連する半導体装置モデルとその作成方法及び装置がある（特許文献４を参照）。この特許文献４の半導体装置モデルとその作成方法及び装置は、半導体装置の電源ノイズの振る舞いを解析する場合に用いる半導体装置モデルの作成方法に関し、電源ノイズの解析を高精度に行うことができるようにすることを目的としている。
そして、この特許文献４の図１に示されるように、電源ノイズ解析対象の半導体装置を電源配線、内部容量、内部消費電流及び入出力セルに分け、これら電源配線、内部容量、内部消費電流及び入出力セルのモデル（サブモデル）を作成し、これら電源配線、内部容量、内部消費電流及び入出力セルのモデル（サブモデル）を結合することにより、電源ノイズ解析対象の半導体装置について、電源ノイズ解析用の半導体装置モデルを作成するようにしている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００５−２５１２２３号公報
【特許文献２】特開２００６−２２８２５２号公報
【特許文献３】特開２００１−２２２５７３号公報
【特許文献４】特開２００４−２３４６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述した特許文献１に記載のプリント回路基板特性評価方法においては、電源供給系回路のインピーダンス特性を、基板側、つまりＬＳＩの基板との接続点から外側で求めている。実際にＬＳＩの動作に影響する電源変動は、ＬＳＩ内部のロジックの電源端子であり、その電源端子からの電源供給系回路のインピーダンス特性が必要となってくる。便宜上、特許文献１において求めているインピーダンス特性を“基板側インピーダンス特性”、ＬＳＩの電源端子からの電源供給系回路インピーダンス特性を“ＬＳＩ−基板インピーダンス特性”と呼称する。
【００１３】
ここで、図３２（ａ）にＬＳＩが実装されたプリント基板の電源供給系回路（以下、「電源回路」とも記載）の簡易モデル図を示すが、基板インピーダンス特性は、ノードＶＢ１より基板側を見たインピーダンス特性であり、基板８４、デカップリングコンデンサ８５、直流電源８６で構成される系（ＶＢ１とＶＢ２がショートされる）のインピーダンス特性となる。一方、ＬＳＩ−基板インピーダンス特性は、ノードＶＣ１よりパッケージを通して基板側を見たインピーダンス特性であり、基板８４、デカップリングコンデンサ８５、直流電源８６だけでなく、ＬＳＩチップ８２とパッケージ８３からなるＬＳＩ８１を含めた系でのインピーダンス特性となる。
【００１４】
図３２（ｂ）では、この２種類のインピーダンス特性の波形の例を示しているが、基板側インピーダンス特性Ａは、前述の特許文献１で求められている特性と同様、基板の共振によるインピーダンスの特性を表しており、ピークＺＰ１よりも低い周波数でのインピーダンスは小さくなる。一方、ＬＳＩ−基板インピーダンス特性Ｂでは、ＬＳＩ内部の容量成分と、パッケージ及び基板のインダクタンス成分によって生じる共振ピークＺＰ２が存在し、このインピーダンスと電源電流Ｉｃによって生じる電源端子での変動が大きくなる原因となってしまっている。このＬＳＩ内部の容量成分と、パッケージ及び基板のインダクタンス成分によって生じる共振（以下、「ＬＳＩ電源回路共振」とも記述）周波数帯は、ＬＳＩの高速動作化が進むにつれ、ＬＳＩの動作周波数とかなり近づいてきている傾向にあり、電源端子での変動、電磁界放射等の電源ノイズが増大してしまう大きな要因である。
【００１５】
ＬＳＩ内部ブロックでの電源ノイズを抑えるためには、ＬＳＩ−基板インピーダンス特性、特にＬＳＩ電源回路共振を抑える必要がある。しかし、特許文献１のようにプリント基板上にデカップリングコンデンサを実装してもＺＰ２の値は大きく変化しない。プリント基板に実装されるコンデンサは自身で寄生のインダクタンスを持ち、かつ実装するためのヴィアにより更に寄生のインダクタンスが付加されるため、高周波領域では容量特性よりもインダクタンス特性の方が顕著になってしまう。デカップリングコンデンサは、電源−グランド間に接続することで電源電流に対してのバイパス回路を作るため、電源回路のインピーダンスを下げる効果があるが、寄生インダクタンス成分が大きくなると、高周波領域では高インピーダンスとなってしまい、バイパス回路としての役目は果たさず、電源回路のインピーダンスを下げる効果が失われてしまう。寄生のインダクタンスを軽減するために、出来るだけＬＳＩチップ付近にデカップリングコンデンサを実装する必要があるが、ＬＳＩ付近の実装エリアには限度があり、信号線を引く必要もあるため、充分な効果が得られない場合もある。
【００１６】
また特許文献２に記載の技術においては、ＬＳＩの回路ブロック内に容量素子を付加することにより、電源ノイズを軽減できるが、実装可能な容量はチップサイズと内部の回路ブロックの数によって決定されるため、実装可能な容量を最大にしても、電源ノイズが充分に抑制出来るとは限らない。特許文献２においては、実装可能な容量の制約を満たさなかった場合、回路ブロックを変更するという手法を用いているが、回路ブロックの変更を伴う場合、他の条件によりＬＳＩが正常動作をしない可能性もある。また、ＬＳＩの設計ルールにより使用される回路ブロックはある程度決定しているため、ライブラリの変更を行なわなくてはならない。さらに、そうした手法を用いても、フロアプラン上、追加出来る容量の絶対量は決まっているため、ノイズの大きさによっては、この手法では対応が困難になる場合が生じると考えられる。
【００１７】
本発明の主たる課題は、ＰＣＢに搭載されたＬＳＩが電源ノイズ特性に対し不安定である場合に、半導体集積回路の電源端子間、または半導体集積回路の電源端子間の近傍において対策部品（例えば、抵抗素子等）を追加して、柔軟に対応することができるようにすることにあり、また、ＰＣＢ上に実装されるＬＳＩ及びその他の部品が接続される電源回路において、電源ノイズを定量的に評価すると共に、ＬＳＩが電源ノイズに対して安定に動作するように、ＬＳＩが実装されるＰＣＢの電源回路の構造を、対策部品を追加する場合も含めて、短時間で精度良く最適に設計できるようにすることである。
【課題を解決するための手段】
【００１８】
本発明は上記課題を解決するためになされたものであり、本発明の半導体集積回路は、プリント配線基板上に搭載される半導体集積回路の電源端子（基本的には電源供給端子とグランド端子）間に、抵抗素子を付加するための抵抗素子付加領域を予め備えることを特徴とする。
【００１９】
また、本発明のプリント配線基板は、プリント配線基板上に搭載される半導体集積回路の電源端子間、または前記電源端子間の近傍に、前記半導体集積回路の電源端子間に抵抗素子を付加するための抵抗素子付加領域を予め備えることを特徴とする。
【００２０】
また、本発明のプリント配線基板電源回路設計装置は、半導体集積回路の電源端子間またはその近傍に抵抗素子を付加するための抵抗素子付加領域が予め設けられるプリント配線基板の電源回路を設計するためのプリント配線基板電源回路設計装置であって、前記電源回路を構成する前記プリント配線基板の設計情報と、前記電源回路に接続される前記半導体集積回路及びその他の部品の設計情報とを入力する入力装置と、前記入力装置から入力される前記設計情報を基に、前記電源回路における前記半導体集積回路の電源のノイズの特性である電源ノイズ特性を導出する電源ノイズ特性導出部と、前記電源回路における電源ノイズ特性の許容される条件である電源ノイズ条件を記憶する判定基準データベースと、前記電源ノイズ特性と前記電源ノイズ条件とを比較し、前記電源回路の電源ノイズ特性が前記電源ノイズ条件を満たしているかどうかを判定する電源ノイズ判定部と、電源ノイズ条件判定部における判定結果を出力する出力装置と、を備えることを特徴とする。
【００２１】
また、本発明のプリント配線基板電源回路設計方法は、半導体集積回路の電源端子間またはその近傍に抵抗素子を付加するための抵抗素子付加領域が予め設けられるプリント配線基板の電源回路を設計するためのプリント配線基板電源回路設計装置におけるプリント配線基板電源回路設計方法であって、前記プリント配線基板電源回路設計装置内のコンピュータにより、入力装置から入力される前記電源回路を構成する前記プリント配線基板の設計情報と、前記電源回路に接続される前記半導体集積回路及びその他の部品の設計情報とを記憶装置に記憶する設計情報入力手順と、前記入力装置から入力される前記設計情報を基に、前記電源回路における前記半導体集積回路の電源のノイズの特性である電源ノイズ特性を導出する電源ノイズ特性導出手順と、前記電源回路における電源ノイズ特性の許容される条件である電源ノイズ条件を判定基準データベースに記憶する判定基準記憶手順と、前記電源ノイズ特性と前記電源ノイズ条件とを比較し、前記電源回路の電源ノイズ特性が前記電源ノイズ条件を満たしているかどうかを判定する電源ノイズ判定手順と、電源ノイズ条件判定手順における判定結果を出力装置に出力する結果出力手順と、が行なわれることを特徴とする。
【発明の効果】
【００２２】
本発明の半導体集積回路（ＬＳＩ）においては、ＬＳＩの電源端子（基本的には電源供給端子とグランド端子）間に、ＬＳＩの回路ブロックと並列に抵抗素子を接続する抵抗素子付加領域（後から抵抗素子を付加する領域）を予め設けておく。
このように、予めＬＳＩの電源端子間に抵抗素子を挿入する領域を設けておくことにより、ＬＳＩが電源ノイズ特性に対し不安定であるときに、半導体集積回路の電源端子間に抵抗素子を追加して、対応（電源ノイズを抑制）することができる。
【００２３】
本発明のプリント配線基板においては、半導体集積回路の電源端子間、または前記電源端子間の近傍に、抵抗素子を付加するための抵抗素子付加領域を予め設けておく。
このように、プリント配線基板に、ＬＳＩの電源端子間に抵抗素子を挿入する領域を予め設けておくことにより、ＬＳＩが電源ノイズに対し不安定であるときに、電源端子間に抵抗素子を追加して、対応（電源ノイズを抑制）することができる。
【００２４】
また、本発明のプリント配線基板電源回路設計装置及びプリント配線基板電源回路設計方法においては、電源端子間に抵抗素子の付加領域を有する半導体集積回路が実装されたＰＣＢにおいて、半導体集積回の電源ノイズ特性を導出して所定の電源ノイズ条件と比較し、電源ノイズ特性が電源ノイズ条件を満たしているかどうかを判定する。そして、半導体集積回路が電源ノイズに対し不安定であると判定された場合は、半導体集積回路の電源端子間に抵抗素子を追加する場合も含めて、電源回路の構造を変更し、再度電源ノイズ特性が電源ノイズ条件を満たしているかどうかを判定する。
これにより、電源ノイズを定量的に評価すると共に、電源ノイズに対しＬＳＩが安定に動作するように、ＬＳＩが実装されるＰＣＢの電源回路の構造を、抵抗素子等の対策部品を追加する場合も含めて、短時間で精度良く最適に設計できるようになる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施の形態に係る半導体集積回路の構成を示す図である。
【図２】本発明の第２の実施の形態に係るプリント配線基板電源回路設計装置の構成を示す図である。
【図３】本発明の第３の実施の形態に係るプリント配線基板電源回路設計装置の構成を示す図である。
【図４】本発明の第４の実施の形態に係るプリント配線基板電源回路設計装置の構成を示す図である。
【図５】本発明の第５の実施の形態に係るプリント配線基板電源回路設計装置の構成を示す図である。
【図６】本発明の第６の実施の形態に係るプリント配線基板電源回路設計装置の構成を示す図である。
【図７】本発明の第２の実施の形態における処理の流れを示すフローチャートである。
【図８】本発明の第３及び第５の実施の形態における処理の流れを示すフローチャートである。
【図９】本発明の第４及び第６の実施の形態における処理の流れを示すフローチャートである。
【図１０】等価回路モデル作成処理を示すフローチャートである。
【図１１】基板等価回路モデルの作成処理を示すフローチャートである。
【図１２】ＬＳＩ等価回路モデルの作成処理を示すフローチャートである。
【図１３】抵抗素子付加変更処理を示すフローチャートである。
【図１４】容量素子付加変更処理を示すフローチャートである。
【図１５】基板の断面構造の一例を示す図である。
【図１６】基板の等価回路モデルの一例を示す図である。
【図１７】ＬＳＩの等価回路モデルの一例を示す図である。
【図１８】ＬＳＩ全体を等価回路モデルで表現した場合の構造の一例を示す図である。
【図１９】ＬＳＩの動作部分モデルの電流源内部の一例を示す図である。
【図２０】ＬＳＩ内部のノードにおける電源電圧の時間波形の一例を示す図である。
【図２１】ＬＳＩ内部のノードにおける電源電流の周波数特性の一例を示す図である。
【図２２】ＬＳＩ内部のノードにおけるＬＳＩ−基板インピーダンス特性の一例を示す図である。
【図２３】ＬＳＩ及び他の部品が実装されたＰＣＢの構造の一例を示す図である。
【図２４】図２３に示すＰＣＢにおいて基板上のチップコンデンサの実装数を増やした場合の構造の一例を示す図である。
【図２５】図２３に示すＰＣＢにおいて電源−グランド端子間に抵抗素子を挿入した場合の構造の一例を示す図である。
【図２６】図２３に示すＰＣＢにおいて電源−グランド端子間に抵抗素子を挿入して基板上のチップコンデンサの実装数を増やした場合の構造の一例を示す図である。
【図２７】図２３、図２４に示すＰＣＢの等価回路モデルの一例を示す図である。
【図２８】図２５、図２６に示すＰＣＢの等価回路モデルの一例を示す図である。
【図２９】図２７に示す等価回路モデルにおけるＬＳＩ−基板インピーダンス特性、電源電流の周波数特性、電源電圧変動の時間特性の一例を示す図である。
【図３０】図２７及び図２８に示す等価回路モデルにおけるＬＳＩ−基板インピーダンス特性、電源電流の周波数特性、電源電圧変動の時間特性の一例を示す図である。
【図３１】特許文献１の代表図（図２）である。
【図３２】特許文献１における問題点について説明するための図である。
【発明を実施するための形態】
【００２６】
次に、発明を実施するための最良な形態について図面を参照して詳細に説明する。
【００２７】
［概要］
従来から、半導体集積回路（ＬＳＩ）の電源端子間にダンピング要素を挿入することにより、電源配線で発生する共振によるノイズの発生を抑制することが行われている。また、デカップリングコンデンサを配置する領域と、このコンデンサに直列に接続された抵抗値を可変にすることで、共振のＱ値（共振のピークの鋭さを表す値）を変え、インピーダンスを変更することも行なわれている。
【００２８】
これに対して、本発明では、“ＬＳＩの複数の電源端子（基本的には、電源供給端子とグランド端子間）間に、または、その電源端子間の近傍に後から抵抗素子を付加する抵抗素子付加領域を設けておく”という点に特徴があり、予め抵抗素子付加領域を設けておくことにより、電源のノイズによりエラーが出る場合には、抵抗素子を付加する処理を行えるようにする。
【００２９】
また、電源端子間に抵抗素子を付加する領域を設けたＬＳＩに対するプリント配線基板設計装置を提供するものであり、電源端子間に抵抗素子を付加する領域を設けたＬＳＩが実装されたＰＣＢに対して、電源回路が電源ノイズに対して安定（ＬＳＩの動作が電源ノイズに対して安定）であるか判定し、安定でなかったと判定された場合、ＰＣＢの電源回路構造を変更して、再度判定を行う。また、電源回路構造の変更には、前述の抵抗素子付加領域への「抵抗素子付加」と、電源回路への「容量素子付加」の両者が含まれる。
【００３０】
［第１の実施の形態］
図１に、本発明の第１の実施の形態に係る半導体集積回路の例を示す図である。図１に示す例は、電源端子間に抵抗素子を挿入可能な抵抗素子付加領域を設けたＬＳＩの構造を示したものである。
【００３１】
図１（ａ），（ｂ）に示すように、ＬＳＩ１の電源端子間（ｅｘ．電源供給端子（Ｖ）２とグランド端子（Ｇ）３）間に、ＬＳＩ１の回路ブロックと並列に抵抗素子４を接続する（後から挿入する）領域を設ける。
【００３２】
ＬＳＩ１の回路ブロックの電源端子２，３での電源ノイズは、主にＬＳＩ電源回路の共振周波数付近のインピーダンスのため大きくなるが、図１（ｂ）に示すように、ＬＳＩ１の複数の電源端子２−３間に抵抗素子４を挿入することによりその共振のＱ値を下げる効果があり、ＬＳＩ電源回路共振周波数付近でのインピーダンスを下げて電源ノイズを抑制することが可能になる。
【００３３】
図１（ｃ）はＬＳＩの回路ブロックの模式図である。ＬＳＩの第１の電源端子（Ｖ）２と第２の電源端子（Ｇ）３との間に接続されているＬＳＩ回路ブロック５の電源端子を流れる電源電流Ｉｃによって、ノードＶＣ１及びＶＣ２には電源ノイズが発生し、この電源ノイズによりＬＳＩ回路ブロック５が安定に動作するかが決まる。
【００３４】
このとき、図１（ｄ）にはこの第１の電源端子２と第２の電源端子３間に構成される電源回路におけるＬＳＩ−基板インピーダンス特性を示したものであるが、抵抗素子４が電源回路に挿入されていないときのＬＳＩ−基板インピーダンス特性Ａは、ＬＳＩ電源共振によるピーク値ＺＰを持ち、このＬＳＩ電源共振周波数付近での周波数成分を持つ電源ノイズが大きくなってしまう。しかし、寄生インダクタンス成分７を持った抵抗素子４を、第１の電源端子２と第２の電源端子３間に挿入することにより、ＬＳＩ電源回路共振のQを下げることが出来る。その結果、ＬＳＩ−基板インピーダンス特性Ｂは図に示すように変動し、ＬＳＩ電源回路共振のピーク値はＺＰ´になり、このＬＳＩ電源共振周波数付近での周波数成分を持つ電源ノイズを抑制することが可能になる。
【００３５】
ＬＳＩ−基板インピーダンス特性の低減効果は、抵抗素子４の抵抗成分６と寄生インダクタンス成分７によって決定されるので、ＬＳＩの回路ブロック５と抵抗成分６を挿入する領域間に存在してしまう寄生インダクタンス成分７の値を考慮して、抵抗素子４の値を調整することにより、ＬＳＩ電源回路が電源ノイズに対し安定に動作するようなＬＳＩを実装したＰＣＢの構造を作成することが可能になる。
【００３６】
また、抵抗素子をＬＳＩの電源端子間に挿入した場合、電源回路に抵抗成分が挿入されることになるので、挿入する抵抗素子の値によっては、低周波領域でのＬＳＩ−基板インピーダンス特性が悪化する可能性もある。しかし低周波領域では、寄生インダクタンスによるインピーダンスが大きくないので、デカップリングコンデンサの数を増やすことにより電源系のインピーダンス特性を低減することが出来る。従って、ＬＳＩの複数の電源端子に抵抗を挿入し、基板上のデカップリングコンデンサを追加することで、ＬＳＩ−基板インピーダンス特性を低周波からＬＳＩ電源回路共振周波数付近に渡る広範囲で低減することが出来、幅広い周波数帯での電源ノイズの低減が可能である。
【００３７】
なお、前述の電源端子には、ＬＳＩに対して共通電位を与える電源端子（例えば、図１のグランド端子Ｇ）と、共通電位に対して正電位を与える電源端子（例えば、図１の電源供給端子Ｖ）があり、電源端子間と呼ぶ場合は、共通電位の電源端子Ｇと正電位の電源端子Ｖの電源端子間を基本とする。また、ＬＳＩに負電位が供給される場合は、共通電位の電源端子と負電位の電源端子との間に抵抗素子を付加する領域を設けるようにしてもよく、さらに、所望の場合には、正電位の電源端子と負電位の電源端子との間に抵抗素子を付加する領域を設けるようにしてもよい。
【００３８】
また、１つの電源端子が多端子で構成される場合（例えば、電源端子Ｖが複数の端子に分かれて構成される場合）は、複数の端子のうちの所定の端子に対して、抵抗素子を付加する領域を設けることができる。また、抵抗素子をＬＳＩの電源端子に直接接続する場合に限定されず、抵抗素子の接続のための専用の接続パッド（端子）を設けるようにしてもよい。またさらに、ＬＳＩの電源端子に直接に抵抗素子を付加することに限定されず、ＬＳＩの電源端子の近傍、すなわち、ＬＳＩの電源端子に接続されるプリント配線基板の電源回路の配線パターン上に抵抗素子を付加する領域を設けるようにしてもよい。
【００３９】
［第２の実施の形態］
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。
図２は、本発明の第２の実施の形態に係るプリント配線基板設計装置のシステム構成を示す図である。図２に示すプリント配線基板設計装置においては、入力装置１１から、電源端子間に抵抗を挿入する領域を有するＬＳＩを実装したＰＣＢを構成する回路の設計情報と、データベースの情報とを含む入力情報が、電源ノイズ特性導出部１２に入力される。
【００４０】
そして、電源ノイズ特性導出部１２において、ＬＳＩの電源端子で生じる電源ノイズの特性が導出される。次に、電源ノイズ判定部１３において、このＬＳＩの実装されたＰＣＢの電源回路が電源ノイズに対して安定に設計されているかが自動的に判定される。具体的には、電源ノイズ特性導出部１２において導出された電源ノイズ特性と、判定基準データベース１４に含まれる電源ノイズ条件（ＬＳＩが電源ノイズに対し安定であるかどうかの判定基準条件）とを比較し、電源ノイズ特性が電源ノイズ条件を満たしているかどうかが判定される。
【００４１】
電源ノイズ特性として挙げられるものは、電源電圧の変動特性、電源を流れる電流量の特性、電源から発生する電磁界放射特性等があり、電源ノイズ特性導出部１２ではそれらの特性のうち、いずれか一つの特性を求めるだけで良い。また、判定基準データベース１４に保存されている電源ノイズ条件とは、求められた特性における限界値を示すような条件であれば良い。あらかじめ複数の電源ノイズ条件の特性が判定基準データベース１４に保存されていれば、電源ノイズ特性導出部１２で求めた特性と、ふさわしい電源ノイズ条件とが比較されるようにしてもよい。そして、電源ノイズ判定部１３においてこのＰＣＢの電源回路が、電源ノイズ条件を満たすかどうかの判定結果が、出力装置１５に出力され、システムでの処理は完了する。
【００４２】
なお、図２に示すプリント配線基板電源回路設計装置は、内部に図示しないコンピュータシステムを有して構成されるものである。そして、各部における一連の処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。すなわち、電源ノイズ特性導出部１２、および電源ノイズ判定部１３等における、各処理は、ＣＰＵ等の中央演算処理装置がＲＯＭやＲＡＭ等の主記憶装置に上記プログラムを読み出して、情報の加工、演算処理を実行することにより、実現されるものである。また、後述する図３、図４、図５、および図６に示すプリント配線基板電源回路設計装置においても同様である。
【００４３】
図７は、第２の実施形態のプリント配線基板電源回路設計装置における処理の流れを示すフローチャートである。この処理は、回路設計情報の入力処理（ステップＳ１）から始まる。ここで入力される情報は、図２３に示されるような複数の電源端子間に抵抗が挿入される領域を有するＬＳＩ６２及びその他部品が実装されて電源回路を構成しているＰＣＢ（プリント配線基板）６１を例に取ると、そのレイアウトや実装されるＬＳＩその他の部品の情報等、電源回路における電圧変動特性を導出するのに必要な情報である。これらの情報は、図２の入力装置１１より入力される。
【００４４】
次に、入力された回路設計情報から、電源ノイズ特性導出処理（ステップＳ２）が行われる。この処理は、図２の電源ノイズ特性導出部１２において行われる。この処理により、このＬＳＩの電源端子における電源ノイズ特性が導出される。
【００４５】
次に、導出された電源ノイズ特性と判定基準との比較処理である電源ノイズ特性判定処理（ステップＳ３）が行われる。この処理は、図２の電源ノイズ判定部１３において行われる。ここで、判定基準データベース１４内に保存された電源ノイズ条件と求められた電源ノイズ特性との比較処理が行われ、ＰＣＢの電源回路が電源ノイズに対し安定に設計されているかどうかが判定される。
【００４６】
次に結果出力処理（ステップＳ５）が行われ、フローは終了する。この処理は判定された結果を出力する処理であり、この処理によりＰＣＢの電源回路が電源ノイズに対し安定に設計されているかどうかの判定結果が、図２の出力装置１５に出力される。この時出力される結果としては、ＰＣＢの電源回路がノイズに対し安定に設計されているかどうかの判定結果のみでなく、導出された電源ノイズ特性、及び電源ノイズ条件、さらにその両者の比較が図示された結果等が含まれていても良い。これらの結果により、どれだけのマージンを持った設計となっているか、どの周波数帯での電源ノイズで問題があるか等を絶対量で評価することが可能となる。
【００４７】
［第３の実施の形態］
次に、本発明の第３の形態について図面を参照して詳細に説明する。
図３は、本発明の第３の実施の形態に係るプリント配線基板設計装置のシステム構成を示す図である。本実施形態は、図２における電源ノイズ特性導出部１２として、電源ノイズ解析回路モデル生成部１６と、演算部１７を有するシステム構成である。他の構成は図２に示すプリント配線基板設計装置と同様である。このため、同一の構成部分には同一の符号を付している。
【００４８】
図３に示す電源ノイズ解析回路モデル生成部１６においては、入力装置１１から入力される回路の設計情報から、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩを実装したＰＣＢの電源回路の等価回路モデルを生成し、演算部１７では、作成された等価回路モデルを用いて電源ノイズ特性を解析により導出する。
【００４９】
電源ノイズ解析回路モデル生成部１６は、大きく分けて２種類の処理部を備える。そのうち一方の処理部は、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報及び部品データベースからプリント基板の電源回路の等価回路モデル（以下、「基板等価回路モデル」とも記述）を作成する基板等価回路モデル作成部１６Ａである。この基板等価回路モデル作成部１６Ａには、基板の断面構造や材質、レイアウト等の情報を入力することによって、基板のベタ層や配線等の等価回路モデルを作成することが可能である、フィールドソルバを備えていても良い。
【００５０】
もう一方の処理部は、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベースから、後述する図１７（ａ）または図１７（ｂ）に示されるようなＬＳＩの電源回路の等価回路モデル（以下、「ＬＳＩ等価回路モデル」とも記述）を作成するＬＳＩ等価回路モデル作成部１６Ｂである。このＬＳＩ等価回路モデル作成部１６Ｂには、前述の特許文献３や特許文献４に記述されるようなモデル生成方法、例えば、ＬＳＩの全回路接続情報からＬＳＩの等価回路モデルを自動的に作成する手段を備えていても良い。また演算部１７には、ＳＰＩＣＥに代表されるような回路解析エンジンや、電磁界解析エンジン等が備えられているとしてよく、必要な電源ノイズ特性の解析が実行される。
【００５１】
図８は、第３の実施の形態のプリント配線基板設計装置における処理の流れを示したフローチャートである。このフローチャートは、図７に示された電源ノイズ特性導出処理（ステップＳ２）として、等価回路モデル生成処理（ステップＳ５）と回路解析処理（ステップＳ６）が行われる。このうち等価回路モデル生成処理（ステップＳ５）は、図３における電源ノイズ解析回路モデル生成部１６において行われる。一方、回路解析処理（ステップＳ６）は、図３における演算部１７において行われる。
【００５２】
等価回路モデル生成処理（ステップＳ５）とは、図３における入力装置１１から入力された回路設計情報から、複数の電源端子（例えば、図１の電源供給端子Ｖとグランド端子Ｇ）間に抵抗を挿入する領域を有するＬＳＩが実装されたＰＣＢの電源系全体を示す等価回路モデル（以下、「電源系等価回路モデル」）を作成する処理である。また、回路解析処理（ステップＳ６）とは、作成された電源系等価回路モデルを用いて電源ノイズ特性を解析する処理であり、この処理により、電源ノイズ特性が導出される。
【００５３】
図１０は、等価回路モデル生成処理（ステップＳ５）における処理の詳細を示すフローチャートである。
図１０に示すフローチャートにおいて、まず、基板情報入力処理（ステップＳ１２）により、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報及び部品データベースが、図３に示す入力装置１１から入力される。
【００５４】
次に、基板等価回路モデル生成処理（ステップＳ１３）が行われ、ＬＳＩを除く、実装される受動部品を含めた基板等価回路モデルが、図３における電源ノイズ解析回路モデル生成部１６（基板等価回路モデル作成部１６Ａ）において生成される。
【００５５】
次に、ＬＳＩ情報入力処理（ステップＳ１４）により、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベースの情報等が、図３に示す入力装置１１から入力される。
【００５６】
次に、ＬＳＩ等価回路モデル生成処理（ステップＳ１５）により、入力された情報からＬＳＩの電源に流れる電源電流や等価アドミタンス、ＬＳＩ電源配線のインピーダンス等、ＬＳＩの電源系の特性を見積もったＬＳＩ等価回路モデルが、図３に示す電源ノイズ解析回路モデル生成部１６（ＬＳＩ等価回路モデル作成部１６Ｂ）において生成される。
【００５７】
このとき、ＬＳＩ等価回路モデルとしては、図１８（ａ）に示したような簡易構成のモデルと、図１８（ｂ）に示したような位置情報や解析する周波数範囲を考慮して分割されたＬＳＩ内を分割したモデル等が考えられるが、その構造の選択もデータベース１４内に記されているとする。
【００５８】
次に、電源系等価回路モデル生成処理（ステップＳ１６）により、生成された基板等価回路モデルとＬＳＩ等価回路モデルが結合されて、電源系等価回路モデルが、図３に示す電源ノイズ解析回路モデル生成部１６において生成され、この処理は終了する。
【００５９】
ここで、基板等価回路モデルの生成（ステップＳ１２→Ｓ１３）と、ＬＳＩ等価回路モデルの生成（ステップＳ１４→Ｓ１５）の処理の順序は逆になっても良い。また、先に基板情報入力処理（ステップＳ１２）とＬＳＩ情報入力処理（ステップＳ１４）が行われてから、基板等価回路モデル生成処理（ステップＳ１３）とＬＳＩ等価回路モデル生成処理（ステップＳ１６）が行われるような順序を選択しても良い。
【００６０】
図１１は、図３の電源ノイズ解析回路モデル生成部１６内の、基板等価回路モデルを作成する基板等価回路モデル作成部１６Ａの内部に、フィールドソルバが備えられている場合の、図１０における基板等価回路モデル生成処理（ステップＳ１２→Ｓ１３）の具体的処理を示したフローチャートである。
【００６１】
図１１に示すフローチャートにおいて、まず、基板電源系の構造情報の入力処理（ステップＳ１７）が行われ、求めるプリント基板における基板の電源系の構造情報が図３に示す入力装置１１から入力される。
【００６２】
ここで入力される具体的な情報は、図２３に示すような複数の電源端子間に抵抗を挿入する領域を有するＬＳＩ、及びその他部品が実装されて電源供給系回路を構成しているＰＣＢを例に取ると、この場合は電源がベタプレーン構造をしているため、その基板電源構造のレイアウト情報に加え、図１５（ａ）に例示するような基板の電源層３１、グランド層３２、絶縁層３３の層構成３４と寸法、及びそれぞれの導電率（σ）や比誘電率（εr） 、誘電正接（ｔａｎΔ）などの構造、材料特性に関する数値である。なお、図１５において、符号ｔ−ｖｃｃは電源層３１の厚み寸法を示し、符号ｔ−ｇｎｄはグランド層３２の厚み寸法を示し、符号ｔ−ｉｎは絶縁層３３の厚み寸法を示し、符号ｔ−ｌｉは電源メタル配線３５の厚み寸法を示している。また、符号Ｗは、電源メタル配線の線幅を示している。
【００６３】
一方、図１５（ｂ）に示されるように電源がマイクロストリップ配線の構造をしていた場合でも同様に、層構成３４及び線幅Ｗ、線長を含めた各部の寸法と、それぞれの材料特性に関する数値である。層構成及び各部の寸法は、プリント配線基板の設計ＣＡＤシステムで持っている情報から抽出することが可能である。また、図１５で例示されているのはある配線パターンの基板の構成（断面図）であるが、ここで材料定数の代わりに例えば銅などの材料名を入力し、内部のデータベースから導電率に置き換えるなどの処理を行うことも可能である。こうして、基板の電源回路の電気的等価回路を求めるのに必要な各部のパラメータ、及び部品のデータベースが入力される。
【００６４】
次にソルバ処理（ステップＳ１８）が実行され、基板電源系の等価回路モデルの作成が行われる。この処理は、図３の電源ノイズ解析回路モデル生成部１６内に備えられたフィールドソルバによって行われる。ここで行われる処理とは、プリント配線基板における配線パターンの物理的な寸法、材料定数及び層構成等のパラメータをもとに、ＳＰＩＣＥなどの回路シミュレータで使用するための、抵抗、インダクタンス、キャパシタス、コンダクタンスで表した単位長さあたりの集中定数もしくは分布定数で表現された等価回路モデルを作成する処理である。
【００６５】
このフィールドソルバとして、ＰＥＥＣ（Partial Element Equivalent Circuit）法やＦＥＭ（Finite Element Method）法等を適用した電磁界解析エンジンが備えられているとしてよい。この処理が行われ得られた単位長さ辺りの等価回路モデルの一例を図１６（ａ）に示す。このモデルは集中定数で定義されており、配線の単位長さ辺りの抵抗、インダクタンス、容量、コンダクタンスの値はそれぞれ、ＲＵ、ＬＵ、ＣＵ、ＧＵとなっている。
【００６６】
またＲＵ及びＬＵはモデルの単位長さ辺りのインピーダンスＺＵを表し、ＣＵ及び１/ＧＵはモデルの単位長さ辺りのアドミタンスＹＵを表している。もし図１５（ａ）のように電源がベタプレーン構造をしていた場合には、この単位長さ辺りのモデルを図１６（ｂ）のように組み合わせ、ベタプレーン構造を表現する。一方、図１５（ｂ）のように電源が配線構造をしていた場合、この単位長さ辺りのモデルを図１６（ｃ）のようにラダー状に組み合わせ、配線構造を表現する。このように記述された単位長さ辺りのモデルが寸法分接続されることにより、基板の電源の等価回路モデルが生成されるが、勿論集中定数記述では無く分布定数記述で表現されていても構わない。
【００６７】
次に、部品データ入力処理（ステップＳ１９）が行われ、実装されているＬＳＩ以外の部品のデータベースが図３に示す入力装置１１から入力される。ここで入力される具体的な情報は、図２３に示されるＰＣＢを例にとると、直流電源（レギュレータ）６３及び対策部品（チップコンデンサ６５及び電源安定化用コンデンサ６４）のデータベースであり、ここではデータベース内に各部品の等価回路モデルが入力されるとする。次に、モデル結合処理（ステップＳ２０）により、ソルバ処理（ステップＳ１８）により生成された基板電源における基板単体の等価回路モデルと、各部品の等価回路モデルが、実際のＰＣＢのレイアウトに合わせ、図３の電源ノイズ解析回路モデル生成部１６内で結合され、この処理は終了する。
【００６８】
こうして、ＰＣＢにおける基板等価回路モデルが生成される。なお、処理の順番としては、部品データ入力処理（ステップＳ１９）が最初に行われた後、基板電源系の構造情報の入力処理（ステップＳ１７）とソルバ処理（ステップＳ１８）が行われても良く、先に基板電源系の構造情報の入力処理（ステップＳ１７）と部品データ入力処理（ステップＳ１９）が同時に行われた後にソルバ処理（ステップＳ１８）が行われても良い。
【００６９】
図１２は、図１０におけるＬＳＩ等価回路モデルの生成処理（ステップＳ１４→Ｓ１５）の具体的な処理を示したフローチャートである。このとき、図３の電源ノイズ解析回路モデル生成部１６内のＬＳＩ等価回路モデルの作成部１６Ｂとして、前述の特許文献３や特許文献４に記述されているようなモデル生成方法、例えば、ＬＳＩの全回路接続情報からＬＳＩの等価回路モデルを自動的に作成するような、ＬＳＩ等価回路モデル作成システムが備えてあるものとする。
【００７０】
図１２に示すフローチャートにおいては、まず、図１１に示すフローチャートにおける処理と同様に、ＬＳＩ情報入力処理（ステップＳ２１）により、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベース等が、図３に示す入力装置１１から入力される。
【００７１】
次に、動作部分モデル生成処理 （ステップＳ２２）により、ＬＳＩの設計情報からＬＳＩの電源端子に流れる電流を等価的に流せるように記述されたＬＳＩの動作部分が、図３に示す電源ノイズ解析回路モデル生成部１６において生成される。
【００７２】
ここで生成されるＬＳＩの動作部分のモデルは、図１７（ａ）に記述されているように電流源４１で記述することも可能であるが、同等の電流を流すトランジスタで記述することも可能であり、それらのモデルは、例えば、前述の特許文献３や特許文献４に示されるモデル生成方法によって、設計情報から自動的に生成が可能である。
【００７３】
ここで、ＬＳＩの動作部分のモデルに記述される、もしくはトランジスタ記述されたモデルで等価的に流れる電源電流の波形の一例を図１９（ａ）に示す。この波形は周期Ｔで繰り返す時間変動する電流波形を表したもので、あるが、必要に応じて、図１９（ｂ）に記述されたような周波数特性を示す波形に変換しても良い。これらの波形の変換は、周期Tによる時間特性のフーリエ変換、もしくは周波数Ｆ（Ｆ＝１／Ｔ）による周波数特性の逆フーリエ変換によって容易に変換は可能である。また電源回路の電圧の周波数特性を求める場合には、必要に応じて、簡単のため周波数が変動しても一定の振幅を示す交流電源波形に置き換えても良い。
【００７４】
次に、アドミタンスモデル生成処理（ステップＳ２３）により、ＬＳＩ内の等価的なアドミタンスを表現したアドミタンスモデルが、図３に示す電源ノイズ解析回路モデル生成部１６において生成される。ここで生成される図１７（ａ）に例示したＬＳＩのアドミタンスモデル（Ｙ）４２は、容量や抵抗で構成されたモデルで記述可能であるが、等価的なトランジスタの構造のモデルで記述することも可能であり、それらのモデルも特許文献３や特許文献４に示されるモデル方法によって設計情報から自動的に生成が可能である。
【００７５】
次に、電源分配回路モデル生成処理（ステップＳ２４）により、ＬＳＩの電源分配回路モデルが、図３に示す電源ノイズ解析回路モデル生成部１６において生成される。ここで生成される電源分配回路モデルは、ＬＳＩの動作部分モデルとアドミタンスモデルとを合わせたＬＳＩ等価回路モデルと、ＬＳＩの２種類の電源端子（電源供給端子−ＧＮＤ端子）間に接続されるモデルであり、図２３に例示したＰＣＢにおいては、ＬＳＩ内の電源配線のモデルだけではなく、パッケージのモデルを含むものとしても良い。
【００７６】
この電源分配回路モデルの構造としては、図１７（ａ）に例示したように簡単なインピーダンス（Ｚ）のモデル４３で記述しても良いが、状況に応じて図１７（ｂ）に例示したように複数の回路ブロックが結合して構成される等価回路４６によって構造された記述でも良い。この電源分配回路のモデルは、データベース内に等価回路モデルを用意しておいてそれを読み込んでも良いが、特許文献４に記述のモデル方法から作成する、もしくは構造や材料定数と言ったパラメータである入力情報から、図３の電源ノイズ解析回路モデル生成部１６内に備えられたフィールドソルバによるソルバ処理によって作成するような方法を選択しても良い。
【００７７】
次に、モデル結合処理（ステップＳ２５）により、作成されたＬＳＩの動作部分モデルとアドミタンスモデルと電源分配回路モデルを結合させ、図１７（ａ），（ｂ）に例示されるようなＬＳＩの等価回路モデルが生成され、この処理は終了する。こうして、ＰＣＢに実装されるＬＳＩの等価回路モデルが生成される。なお、各モデルの作成処理（ステップＳ２２、Ｓ２３、Ｓ２４）の順番は、適宜前後させることも可能である。
【００７８】
こうした過程を経て、図８における等価回路モデル生成処理（ステップＳ５）により、図２３のＰＣＢの電源回路モデルの一例は、図２７のようになる。図１０における基板等価回路モデルの生成（ステップＳ１２→Ｓ１３）の処理により、プリント配線基板の基板電源配線モデル７１、直流電源モデル７３、チップコンデンサモデル７５、電源安定化用コンデンサモデル７４が作成される。また図１０におけるＬＳＩ等価回路モデルの生成（ステップＳ１４→Ｓ１５）により、電源分配回路モデル７８及びパッケージモデル７９を含めたＬＳＩ等価回路モデル７２が作成され、図１０の電源系等価回路モデル生成処理（ステップＳ１６）により、これらのモデルが結合され、ＰＣＢの電源系等価回路モデルが生成される。
【００７９】
図２０は、図２７で例示されたようなＰＣＢの電源系等価回路モデルを用いて、図８の回路解析処理（ステップＳ６）として回路の過渡解析を行い、電源ノイズ特性として電源電圧変動特性を求めた場合の一例である。
【００８０】
この電圧変動特性Ａ，Ｂが、図３の判定基準データベース１４内より読み込まれる電源ノイズ条件を満たしているか、図３の電源ノイズ判定部１３内で自動判定が行われることになる。ここで電源ノイズ条件の一例としては、電源ノイズ特性の大きさ（以下、「電源ノイズ量」とも記述）や安定動作を行うための許容値（以下、「安定動作許容値」とも記述）等の条件が挙げられ、電源ノイズ量の条件としては、電圧の最大値から最小値までのΔＶＡの大きさがΔＶＭＡＸという設定値以下であり、安定動作許容値の条件としては、電圧波形の最小値ＶＭＩＮが電圧降下の閾値ＶＴＨ以上である、というもので良い。そして、判定結果の一例としては、ＬＳＩの電源端子の観測点における電源電圧の時間変動特性は、電源ノイズ量の条件である「ΔＶＡ ≦ΔＶＭＡＸ」という条件は満たしているが、安定動作許容値の条件である「ＶＭＩＮ≧ＶＴＨ」という条件を満たさないので、この電源電圧波形Ａが生じる回路では、ＰＣＢの電源回路はノイズに対し安定でない、といったものになる。
【００８１】
なお、ここでは電源ノイズ条件として電源ノイズ量及び安定動作許容値の両方を検討することにしているが、電源ノイズ量か安定動作許容値の片方だけを検討、もしくはそれ以上の判定条件がある場合も考えられる。また、図２３で例示されたようなＰＣＢの電源系等価回路モデルである図２７の等価回路モデルにおいて、電源電圧の時間変動特性として図示されたＣ点（この場合はＬＳＩの直下である符号７６で示す電源電圧特性）での電圧値をモニターしているが、別のモニター点（例えば電源プレーンの端における電源−グランド間の電圧）での電圧値の特性において、電源ノイズ条件が設定されていても良い。
【００８２】
こうして、図２３で例示されたようなＰＣＢの電源系等価回路モデルを図８の回路解析処理（ステップＳ６）を行った結果より、電源ノイズ特性比較処理（ステップＳ３）が、図３に示す電源ノイズ判定部１３内で実行される。
【００８３】
ここで、図３における判定基準データベース１４内には複数の電源ノイズ条件が用意されており、図８における電源ノイズ特性比較処理（ステップＳ３）では、電源ノイズ特性導出処理（ステップＳ２）において得られる電源ノイズ特性に対応した電源ノイズ条件を自動的に選択して読み込み、電源ノイズ特性の比較処理及び条件を満たしているかの判定処理を行なう、というようなシステム構成とすることも可能である。
【００８４】
例えば判定基準データベース１４内に、電源電圧の時間変動特性に対するノイズ条件と電源電圧の周波数特性に対するノイズ条件が用意されているとする。ここでＬＳＩ等価回路のモデルとして、図１９（ａ）に示したような電源電流の時間波形を出力するモデルを用い、電源ノイズ特性導出処理（ステップＳ２）において電源ノイズ特性として電源電圧の時間変動特性を求めた場合、それに対応する電源ノイズ条件としては、電源電圧の時間変動に対するものとなるので、判定基準データベース１４内から電源電圧の時間変動に対するノイズ条件が自動的に選択されて読み込まれる。
【００８５】
また、図１９（ｂ）に示したような電源電流の周波数特性を出力するモデルを用い、電源ノイズ特性導出処理（ステップＳ２）において電源ノイズ特性として図２１に示すような電源電圧の周波数変動特性Ａ，Ｂを求めた場合、それに対応する電源ノイズ条件としては、電源電圧の周波数変動に対するものとなるので、判定基準データベース１４内から電源電圧の周波数変動に対するノイズ条件が自動的に選択されて読み込まれることになる。
【００８６】
ここで、用意される電源ノイズ条件としては電源電圧の時間変動特性または周波数特性だけではなく、例えばＬＳＩの電源端子電流の時間変動特性または周波数特性等が用意されていても良い。この場合でも、電源ノイズ特性としてＬＳＩの電源端子電流の時間変動特性が得られた場合には、判定基準データベース１４内から電源端子電流の時間変動特性が、電源端子電流の周波数変動特性が得られた場合には電源端子電流の周波数変動特性がそれぞれ自動的に選択されることになる。
【００８７】
この図８における電源ノイズ特性比較処理（ステップＳ３）による判定結果が、図３の出力装置１５に、出力されることになる。この時出力される結果としては、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩが実装されたＰＣＢの電源回路が電源ノイズに対し安定に設計されているかどうかの判定結果のみでなく、導出された電源ノイズ特性、電源ノイズ特性を導出するために使用した電源系等価回路モデル、電源ノイズ条件、さらにその両者の比較が図示された結果等が含まれていても良い。これらの結果により、どれだけのマージンを持った設計となっているか、どの周波数帯での電源ノイズで問題があるか等を絶対量で評価することが可能となる。
【００８８】
本実施の形態において、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩが実装されたＰＣＢの電源回路の等価回路モデルの生成処理、電源ノイズ特性の解析処理、及びＬＳＩが安定に動作するように設計されているかどうかの判定処理は入力したデータに対し一定の処理を行わせるだけであるので、自動化が可能であり、ＬＳＩやプリント基板配線について深い知識を有さない人間でも、容易に電源回路が安定かつ低ノイズに設計されているかどうかの判定を行うことが出来る。また、ＬＳＩの等価回路モデルの作成手法及び装置は、既存の技術を流用することが可能であり、基板の等価回路モデル作成用のフィールドソルバや回路解析ツールも市販のものを流用することが可能であるので、本発明のシステムは容易に構築すること可能である。
【００８９】
また、このようにＰＣＢ上の一種類の電源系においてその電源回路が安定に設計されているかどうかを自動的に判定することが出来るので、順次、他の電源系にも同じ処理を繰り返すことで、ＰＣＢ上の電源系全てが構成する電源回路が安定に設計されているかどうかを自動的に判定することも可能になる。
【００９０】
［第４の実施の形態］
次に、本発明の第４の形態について図面を参照して詳細に説明する。
図４は、本発明の第４の実施の形態に係るプリント配線基板設計装置のシステム構成を示す図である。本実施の形態は、図３に示す第３の実施の形態のシステム構成に、回路構造変更部１８を備えた構成になっている。他の構成は図３に示すプリント配線基板設計装置と同様である。このため、同一の構成部分には同一の符号を付している。
【００９１】
図４に示すプリント配線基板設計装置において、回路構造変更部１８は、電源ノイズ判定部１３で、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩが実装されたＰＣＢの電源回路における電源ノイズ特性が電源ノイズ条件を満たさないと判定されたときには、入力装置１１から入力される複数の電源端子間に挿入される抵抗素子の情報、またはそれに伴い基板上に実装される容量素子の情報から、ＰＣＢの電源回路の構造情報の変更を行い、変更された回路記述の情報を電源ノイズ特性導出部１２内に入力する処理部である。この回路構造変更部１８を備えることにより、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩが実装されたＰＣＢの電源回路を安定な構造に設計し直すことが可能になる。
【００９２】
図９は、第４の実施の形態のプリント配線基板設計装置における処理の流れを示すフローチャートである。このフローチャートは、図８の第３の実施の形態における処理の流れを示すフローチャートと同様に、電源ノイズ特性と判定基準との比較処理（ステップＳ３）を行う。そして、判定基準を満たすかどうかの判定処理（ステップＳ７）を行って判定条件を満たさなかった場合（ステップＳ７：Ｎｏ）、ＬＳＩの複数の電源端子間に抵抗素子を付加する抵抗素子付加変更処理（ステップＳ１０）または基板上に容量素子を付加する容量素子付加変更処理（ステップＳ１１）を行い、電源回路の構造を変更して再度入力する処理が備えられたフローチャートである。
【００９３】
また、抵抗素子付加変更処理（ステップＳ１０）を行うか、容量素子付加変更処理（ステップＳ１１）のどちらを行うかは、電源ノイズ特性と判定基準との比較処理（ステップＳ３）において判定基準を満たすかどうかの判定処理（ステップＳ７：Ｎｏ）の後に、電源ノイズ量が判定基準を満たしていないかの判定処理（ステップＳ９）を行う。そして、電源ノイズ量が判定基準を満たさない場合（ステップＳ９：Ｙｅｓ）、抵抗素子付加変更処理（ステップＳ１０）を行う。また、電源ノイズ量が判定基準を満たす場合（ステップＳ９：Ｎｏ）、容量素子付加変更処理（ステップＳ１１）を選択するという処理を追加して対応している。
【００９４】
図９に示すフローチャートは、図８のフローチャートと同様、図４の入力装置１１から回路情報の入力処理（ステップＳ１）が行われ、図３の電源ノイズ解析回路モデル生成部１６内で入力された情報から複数の電源端子間に抵抗を挿入する領域を有するＬＳＩが実装されたＰＣＢの電源系等価回路モデルの生成処理（ステップＳ５）が行われる。
【００９５】
そして、図４の演算部１７内で電源系等価回路モデルを用いた回路解析処理（ステップＳ６）が行われ、図４の電源ノイズ判定部１３において、解析された電源ノイズ特性と図４の判定基準データベース１４から読み込まれる電源ノイズ条件との比較処理（ステップＳ３）が行われた後、電源ノイズ条件を満たすかどうかの判定処理（ステップＳ７）が行われる。この処理で判定基準を満たさない場合、図４の回路構造変更部１８内で、判定基準を満たさなかったのが電源ノイズ量かどうかの判定処理（ステップＳ９）を行う。
【００９６】
このステップＳ９における判定結果がＹｅｓなら（ステップＳ９：Ｙｅｓ）、抵抗素子付加変更処理（ステップＳ１０）として、ＬＳＩの複数の電源端子間の領域に抵抗素子を付加して回路構造を変更する処理が、図４の回路構造変更部１８内で行われる。
【００９７】
一方、ステップＳ９における判定結果がＮｏなら（ステップＳ９：Ｎｏ）、容量素子付加変更処理（ステップＳ１１）として、基板上の領域に容量素子を付加して回路構造を変更する処理が、図４の回路構造変更部１８内で行われる。
【００９８】
そして、抵抗素子付加変更処理（ステップＳ１０） または容量素子付加変更処理（ステップＳ１１）が行われて変更された回路構造情報が、再び図４の電源ノイズ特性導出部１２に入力され、等価回路モデル生成処理（ステップＳ５）が再度行われ、一連の処理を繰り返す。ここで、等価回路モデル生成処理（ステップＳ５）において、前のステップで作成された電源系等価回路モデルを構成する各要素モデルは既に存在しているので、図１０における電源系等価回路モデルの構造を変更して再度モデルを生成する処理（ステップＳ１２〜Ｓ１６）を行う際に、入力される情報が変更される部分だけを変更するだけにする、としても良く、その方が現実的である。
【００９９】
図１３は、図９における抵抗素子付加変更処理（ステップＳ１０）の具体的処理を示したフローチャートである。まず変更指針に従い、電源ノイズ量が判定を満たさなかった場合にどのような抵抗値を持つ抵抗素子をＬＳＩの複数の電源間に挿入するかどうかを決定する抵抗素子決定処理（ステップＳ２６）が、図４の回路構造変更部１８内で行われる。
【０１００】
変更指針は、予め判定基準データベース内に記録されていて、抵抗素子決定処理（ステップＳ２６）はその変更指針に自動的に従うとしても良い。次に、抵抗素子を挿入した場合の回路構造を変更するレイアウト変更処理（ステップＳ２７）が、図４の回路構造変更部１８内で行われ、抵抗素子付加変更処理（ステップＳ１０）は終了する。
【０１０１】
また、一度抵抗素子付加変更処理（ステップＳ１０）を行って一連の処理を繰り返しても、再び、判定基準を満たさなかったのが電源ノイズ量かどうかの判定処理（ステップＳ９）でyeＳと選択された場合は再び抵抗素子付加変更処理（ステップＳ１０）を行うことになるが、前処理で変更しても電源ノイズ量が判定を満たさなかった場合の変更指針に従い、再度抵抗素子決定処理（ステップＳ２６）を行う。この場合の変更指針も、予め判定基準データベース内に記録されていて、抵抗素子決定処理（ステップＳ２６）はその変更指針に自動的に従うとしても良い。
【０１０２】
抵抗素子変更処理を行った前後の電源ノイズは、図２０に例示したような電源電圧の時間波形においては、電源電圧波形Ａから電源電圧波形Ｂのように、電源ノイズ量ΔＶＡからΔＶＢへと振動の振幅が低減し、図２１に例示したような電源電流の周波数特性については、特性Ａから特性Ｂのように電源ノイズ量として大きな値である動作周波数の高調波での値が低減するようなものになる。
【０１０３】
これは、図２２に例示するＬＳＩ−基板インピーダンス特性において、抵抗素子を複数の電源端子間に挿入したことにより、ＬＳＩ電源回路共振のＱが低下し、ＬＳＩ−基板インピーダンス特性Ａが特性Ｂに示したものに代わり、ＬＳＩ電源回路共振によって生じたピーク値ＺＰＡをＺＰＢに低減することで、図２１に例示したような電源電流の周波数特性ではＬＳＩ電源回路共振周波数付近でのノイズ量が低減され、図２０に例示したような電源電圧の時間波形においてはＬＳＩ電源回路共振周波数付近の成分を持つ波形の振動成分が低減されている。
【０１０４】
ただし、ここで注意する必要があるのは、ＬＳＩの複数の電源端子間に抵抗素子を挿入しているため、直流成分での特性は逆に悪化してしまう可能性がある。図２０に例示したように、波形Ａと波形Ｂでは電源ノイズ量は低減しているが、振動の中心電圧であるＶＤＣＡがＶＤＣＢに降下してしまうため、抵抗素子をＬＳＩの複数の電源端子間に挿入しただけだと、電源ノイズ量での条件は満たしても、安定動作許容値の条件は満たさない可能性もある。
【０１０５】
図１４は、図９における容量素子付加変更処理（ステップＳ１１）の具体的処理を示したフローチャートである。まず変更指針に従い、電源ノイズ特性が判定を満たさなかった場合にどのような容量値を持つ容量素子を、数量も含め、基板上のどの位置に追加実装するかどうかを決定する容量素子決定処理（ステップＳ２８）が、図４の回路構造変更部１８内で行われる。
【０１０６】
変更指針は、予め判定基準データベース内に記録されていて、容量素子決定処理（ステップＳ２８）はその変更指針に自動的に従うとしても良い。次に、容量素子を追加実装した場合の回路構造を変更するレイアウト変更処理（ステップＳ２９）が、図４の回路構造変更部１８内で行われ、容量素子付加変更処理（ステップＳ１１）は終了する。ま
【０１０７】
また、一度容量素子付加変更処理（ステップＳ１１）を行って一連の処理を繰り返しても、再び、判定基準を満たさなかったのが電源ノイズ量であったかどうかの判定処理（ステップＳ９）でnoと判定された場合は、電源ノイズ量が判定を満たしているが安定動作許容値のようなその他の判定基準を満たさなかった場合の変更指針に従い、再度容量素子決定処理（ステップＳ２８）を行う。この場合の変更指針も、予め判定基準データベース内に記録されていて、容量素子決定処理（ステップＳ２９）はその変更指針に自動的に従うとしても良い。
【０１０８】
一方、図９の電源ノイズ条件を満たすかどうかの判定処理（ステップＳ７）で判定基準を満たした場合、回路構造及び特性出力処理（ステップＳ８）が行われ、図４の出力装置に、判定基準を満たした電源回路の構造とそのときの電源ノイズの特性が出力され、一連の処理が終了する。
【０１０９】
この際、出力される情報としては、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩが実装されたＰＣＢの電源回路が電源ノイズに対し安定に設計された場合の回路構造及びそのときの電源ノイズ特性だけではなく、電源ノイズ特性に対し安定に設計されていなかったときの構造と設計されたときの構造のそれぞれの電源ノイズ特性、及びそれぞれの電源系等価回路モデル、電源ノイズ条件との比較が図示された結果等が含まれていても良い。これらの結果により、どれだけのマージンを持った設計となっているか、どの周波数範囲で問題があるか等を絶対量で評価することが可能となる。
【０１１０】
本実施形態により、安定に設計された電源回路を有する、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩが実装されたＰＣＢの構造が得られ、その電源ノイズ特性も求めることが出来る。また図４の判定基準データベース１４内に、電源ノイズ条件を満たさない場合における、ＬＳＩ及びプリント基板構造変更のための変更指針が予め用意されていれば、自動的にＰＣＢの電源回路が電源ノイズ条件を満たすように構造が変更される。
【０１１１】
また、電源系等価回路モデルの生成処理、電源ノイズ特性の解析処理、及びＰＣＢのＬＳＩが電源ノイズに対して安定かどうかの判定処理は入力したデータに対し一定の処理を行わせるだけであるので、自動化が可能であり、ＬＳＩやプリント基板配線について深い知識を有さない人間でも、容易に安定に設計された電源回路を有するＰＣＢを設計することが可能になる。また、ＬＳＩの等価回路モデルの作成手法及び装置は、既存の技術を流用することが可能であり、基板の等価回路モデル作成用のフィールドソルバや回路解析ツールも市販のものを流用することが可能であるので、本発明のシステムは容易に構築すること可能である。
【０１１２】
また、このようにＰＣＢ上の一種類の電源系においてその電源回路が安定に設計されているかどうかの判定、もしくはＬＳＩの複数の電源端子間に抵抗素子を挿入する処理と基板上に容量素子を追加実装して電源ノイズに対し安定な構造への変更を、自動的に実行することが可能になるので、順次、他の電源系にも同じ処理を繰り返すことで、ＰＣＢ上の電源系全てにおいて、電源回路が安定に設計されているかどうかの判定、ＬＳＩの複数の電源端子間に抵抗素子を挿入する処理と基板上に容量素子を追加実装して電源ノイズに対し安定な構造への変更を、自動的に実行することも可能になる。
【０１１３】
［第５の実施の形態］
次に、本発明の第５の形態について図面を参照して詳細に説明する。
図５は、本発明の第５の実施の形態に係るプリント配線基板設計装置のシステム構成を示す図である。本実施の形態は、図３に示された第３の実施の形態のプリント配線基板設計装置に、各入力情報及びデータベースが記憶された記憶装置２１が備えられたシステムである。他の構成は図３に示すプリント配線基板設計装置と同様である。このため、同一の構成部分には同一の符号を付し、重複する説明は省略する。
【０１１４】
記憶装置２１内には、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベース等である、ＬＳＩ設計情報及びＬＳＩデータベース２３が記憶されている。また、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品データベース２２と、判定基準データベース１４が記憶されている。
【０１１５】
このシステムにおいて、図８のフローチャートにおける基板等価回路モデルを生成するための回路の設計情報を、図３の入力装置１によって入力する代わりに、必要に応じて記憶装置２１内にあるＣＡＤデータ及び部品データベース２２から必要なデータを自動的に抽出させることが可能である。
【０１１６】
ここで述べているＣＡＤデータにおける電源等の配線情報には、一般的に、配線幅や、配線ルートのＸＹ２軸座標によるルート指定や、配線全長等の情報が含まれ、さらには、接続先の部品名称や型番などの情報を含んでいる。従って、接続先の部品名称から、部品データベースの中でその部品の等価回路モデルを探索し、モデルを選択するという方法を行うことも可能であり、またより実際的である。
【０１１７】
またこのとき、入力されたＣＡＤデータと連動し、記憶装置２１内にある複数のＬＳＩの設計情報及びＬＳＩデータベース２３、及び複数の判定基準データベース１４から、必要なＬＳＩのデータ及び電源ノイズ特性のデータを抽出することも可能であり、またより実際的である。具体的には、ＣＡＤデータから電源回路に接続されるＬＳＩの名称及びパッケージのデータ等を自動的に抽出し、必要なＬＳＩの全回設計情報とパッケージや電源分配回路の情報、ＬＳＩを構成している部品のデータ等が含まれたＬＳＩデータベース、及びその電源回路における電源ノイズ条件の情報が自動的に選択され入力されるような方法である。このとき、入力装置１は使用しなくても良いし、入力を開始するためのアクションを入力するためだけに使用しても良い。この処理は、図１１におけるＳ１０３とＳ１０４、及び図１２におけるＳ１０５に相当する。
【０１１８】
さらに、図５の電源ノイズ判定部１３によって得られた結果を、記憶装置２１内にある、ＣＡＤデータ（ＣＡＤデータ及び部品データベース２２）及びＬＳＩ設計情報（ＬＳＩ設計情報及びＬＳＩデータベース２３）の中に出力することも可能である。この処理は図８におけるＳ１０１及びＳ１０２である。ＣＡＤデータ２２に関しての具体例としては、ＣＡＤ上に表示されたＰＣＢの電源回路における基板の電源配線や、接続されている対策部品の情報にエラーが書き込まれる。例えばＣＡＤデータを図として表示した場合、その電源回路を構成する部分の色が変わっている等のアラームが出力されるような構造にすれば、ユーザがその電源回路が電源ノイズ対し安定に設計されておらず、対策を行う必要が一目で判るようになる。
【０１１９】
また、ＬＳＩ設計情報２３に関しての具体例としては、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩの設計情報の中に、電源ノイズ量が大きく判定基準を満たさなかったため、抵抗素子を複数の電源端子間に挿入する必要があるといった情報が追加される、といった例が挙げられる。このように情報が書き変えられることにより、設計者側がどのような対策を行えば良いかの指針も得られることになる。
【０１２０】
［第６の実施の形態］
次に、本発明の第６の実施の形態について図面を参照して詳細に説明する。
図６は、本発明の第６の実施の形態に係るプリント配線基板設計装置のシステム構成を示す図である。本実施の形態は、図４に示された第４の実施の形態のプリント配線基板設計装置に、各入力情報及びデータベースが記憶された記憶装置２１が備えられたシステムである。他の構成は図４に示す第４の実施の形態のプリント配線基板設計装置と同様である。このため、同一の構成部分には同一の符号を付している。
【０１２１】
図６に示すプリント配線基板設計装置において、記憶装置２１内には、第４の実施の形態と同様、複数の電源端子間に抵抗を挿入する領域を有するＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベース等である、ＬＳＩ設計情報及びＬＳＩデータベース２３が記憶されている。また、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品データベース２２と、判定基準データベース１４が記憶されている。
【０１２２】
このシステムにおいて、図９のフローチャートにおける基板等価回路モデルを生成するための回路の設計情報を図４の入力装置１によって入力する代わりに、必要に応じて記憶装置２１内にあるＣＡＤデータ及び部品データベース２２から必要なデータを自動的に抽出させることが可能である。ＣＡＤデータにおける基板の電源系において、接続先の部品名称から、部品データベースの中でその部品の等価回路モデルを探索し、モデルを選択するという方法を行うことも可能であり、またより実際的である。
【０１２３】
またこのとき、入力されたＣＡＤデータ２２と連動させ、記憶装置２１内にある複数のＬＳＩの設計情報及びＬＳＩデータベース２３、及び複数の判定基準データベース１４から、必要なＬＳＩのデータ、電源ノイズ特性とその判定結果とリンクした回路構造の変更指針のデータを抽出することも可能であり、またより実際的である。具体的には、ＣＡＤデータ２２から電源回路に接続されるＬＳＩの名称及びパッケージのデータ等を自動的に抽出し、必要なＬＳＩの全回設計情報とパッケージや電源分配回路の情報が含まれたＬＳＩデータベース、及びその電源回路における電圧ノイズ条件の情報、及び判定基準を満たさなかった場合の回路構造の変更指針が自動的に選択され入力されるような方法である。このとき、第５の実施形態と同様、入力装置１は使用しなくても良いし、入力を開始するためのアクションを入力するためだけに使用しても良い。
【０１２４】
そして、図９のフローチャートにおいて抵抗素子変更処理（ステップＳ１０）を行う際には、図６の記憶装置２１内にあるＣＡＤデータ及び部品データベース２２、及びＬＳＩの設計情報とＬＳＩデータベース２３に直接働き、ＬＳＩの複数の電源端子への抵抗素子挿入とそれに基づく構造の変更の処理が行われ、ＣＡＤデータ２２とＬＳＩデータベース２３がその処理によって記述が変更される。この処理は、図１３におけるＳ１０６、Ｓ１０７に相当する。
【０１２５】
また図９のフローチャートにおいて容量素子変更処理（ステップＳ１１）を行う際には、図６の記憶装置２１内にあるＣＡＤデータ及び部品データベース２２に直接働きかけ、基板への容量素子の追加実装とそれに基づく構造の変更の処理が行われ、ＣＡＤデータ２２がその処理によって記述が変更される。この処理は、図１４におけるＳ１０８に相当する。
【０１２６】
従って、処理が終了した際には、自動的に電源ノイズに対して安定なＰＣＢの電源回路が得られる、より実際的なシステム構成になっている。なお、このときＣＡＤデータにおける電源回路は、ＬＳＩの複数の電源端子間に抵抗を挿入したときにはＬＳＩの色を変える、もしくは容量素子を追加実装した場合、追加した容量素子の色を変える、といった処理を行なうことで、設計者にとって、どのような処理が行われたかが一目で判るようにすることも可能である。
【実施例１】
【０１２７】
次に、具体的な実施例を用いて本発明のプリント配線基板電源回路設計装置の動作について説明する。  
図２３は、解析すべきＰＣＢ（プリント配線基板）６１の一例であり、パッケージを含むＬＳＩ６２がベタの電源層とグランド層間に実装され、ＬＳＩ６２の周辺の領域にはチップコンデンサ６５が８個電源−グランド間に実装されている。また、電源安定化用コンデンサ６４が４個、電源−グランド間に実装されている直流電源（レギュレータ）６３からベタ電源層−グランド層間に直流電圧１．８Ｖが供給され、電源回路が構成されているという構造である。
【０１２８】
このＬＳＩ６２には、電源−グランド端子間に抵抗素子を追加出来る抵抗素子付加領域が設けられている。この電源回路が電源ノイズに対し安定に設計されているかどうかを、本発明のプリント配線基板電源回路設計装置を用いて検証を行う。また、このＰＣＢの電源回路が安定に設計されていない場合、ＬＳＩ６２の電源−グランド端子間に抵抗素子を挿入する処理、及び基板上に容量を追加実装する処理を用いて、電源ノイズに対し安定に設計された構造に設計変更する操作を、本発明のプリント配線基板電源回路設計装置を用いて行う。
【０１２９】
この場合に、プリント配線基板電源回路設計装置として、図５に示される第５の実施の形態のプリント配線基板電源回路設計装置を用い、図２３に示すＰＣＢの電源回路が電源ノイズに対し安定に設計されているかどうかを判定する。
【０１３０】
そして、先ず、図８における回路設計情報の入力処理（ステップＳ１）が行われる。ここでは、入力装置１１から入力情報を取り込むという信号を発生させ、記憶装置２１内に記憶されたＣＡＤデータと部品データベース２２から、図２３に示されるＰＣＢのＣＡＤデータ及び実装されている部品の等価回路を含んだデータベースが入力される。
【０１３１】
そのＣＡＤデータと連動し、同時に記憶装置２１内に記憶されたＬＳＩ設計情報とＬＳＩデータベース２３から、実装されているＬＳＩの全回路設計情報を含んだ設計情報、ＬＳＩのレイアウト情報、ＬＳＩを構成している部品やパッケージの等価回路、及び追加される容量セルのレイアウトデータと等価回路モデル等を含んだデータベースが入力される。
【０１３２】
また同時に、記憶装置２１内に記憶された判定基準データベース１４から、図２３に示されるＰＣＢの電源回路における電源ノイズの判定基準が入力される。この電源ノイズの判定基準には、観測点６６の情報とその箇所での電圧の時間変動特性における判定条件が含まれているとし、観測点６６は図２３に示したように、ＬＳＩの直下の点であるとする。この処理が図８の回路設計情報入力処理（ステップＳ１）に相当する。またこの処理は図１０におけるステップＳ１２及びＳ１４に相当し、さらに詳細に説明すると、ＣＡＤデータの入力は図１１のステップＳ１０３、部品データベースの入力は図１１のステップＳ１０４、ＬＳＩ設計情報とデータベースの入力は図１２のステップＳ１０５の各処理に相当する。
【０１３３】
次に、図８における等価回路モデル生成処理（ステップＳ５）が行われる。先ず、図１０に示すステップＳ１２，Ｓ１３の一連の処理である、基板等価回路モデルの作成処理が電源ノイズ解析回路モデル生成部１６内で行われる。既に基板情報入力処理（ステップＳ１２）、または図１１における基板構造情報の入力処理（ステップＳ１７）は、ＣＡＤデータの入力処理（ステップＳ１０３）としてなされている。
【０１３４】
その次のステップとして、基板等価回路モデル生成処理（ステップＳ１３）が行われる。この処理において、図１１におけるソルバ処理（ステップＳ１８）が、電源ノイズ解析回路モデル生成部１６内に備えられたフィールドソルバを用いて実行される。ここでフィールドソルバに入力される、ＰＣＢの基板構造の入力情報は、図１５（ａ）または（ｂ）に示されるような電源配線の形状、及び材料定数であり、ＣＡＤデータからの入力処理（ステップＳ１０３）により得られている。この例では電源パターンは、図１５（ａ）に示すように層構造になっており、電源基板における電源の水平面寸法、電源層３１の厚みｔ−ｖｃｃ、グランド層３２の厚みｔ−ｇｎｄ、各絶縁層３３の厚みｔ−ｉｎ、及び各同導電層の導電率σ、各絶縁層の比誘電率εr及び誘電正接ｔａｎΔの値より、図１６（ｂ）に示したようなメッシュ構造の等価回路モデルが作成されても良いが、ここではそれをさらに簡易的にした図１６（ａ）のようなラダー構造のモデルが作成されたとする。
【０１３５】
また、図１６（ａ）に示す、インピーダンスＺＵ及びＹＵのパラメータは、基板モデルの単位長に左右されるが、ここでは基板情報の入力の際に、“面のモデルを作成する際の単位メッシュ長は１［ｍｍ］×１［ｍｍ］とし、さらにその構造を電源からＬＳＩへのラダー構造に修正する”という情報が同時に入力され、それに従い集中定数で記載されるモデルが作成されるとする。こうして具体的に、図２７に示したような基板電源配線モデル７１が作成される。
【０１３６】
ここでの基板電源配線モデル７１は、Ｒ＝０．２４［ｍΩ］、Ｌ＝０．１７５［ｎＨ］が直列に接続されたモデルとし、キャパシタンスＣ及びコンダクタンスＧの値は回路特性に対し殆ど影響が無いため無視されたものとする。また基板に実装された部品に関しての、部品データ入力処理理（ステップＳ１９）もまた、部品データベースの入力処理（ステップＳ１０４）として既になされている。
【０１３７】
次に、図１１におけるモデル結合処理（ステップＳ２０）が実行され、生成されている基板モデルと実装されているＬＳＩ以外の部品のモデルが結合される。この例では部品データベースからの入力処理（ステップＳ１０４）にて入力された直流電源及びチップコンデンサのモデルが、ＣＡＤデータ上で直流電源、電源安定化用コンデンサ及びチップコンデンサが実装されている位置の基板のモデルに結合されるという処理が行われ、図２７に示したような直流電源モデル７３、電源安定化用コンデンサモデル７４、チップコンデンサモデル７５が基板電源配線モデル７１に適切な場所で接続される。
【０１３８】
ここでは、直流電源モデル７３は、抵抗５００［ｍΩ］とインダクタンス４００［ｎＨ］が直列に接続された１．８Ｖの直流電源のモデルを、電源安定化用コンデンサモデル７４は、抵抗２０［ｍΩ］とインダクタンス１．２［ｎＨ］が直列に接続された４７０[μF]の容量を持つコンデンサモデルを４個並列に接続したモデル、チップコンデンサモデル７５は、抵抗１５［ｍΩ］とインダクタンス１．０［ｎＨ］が直列に接続された０．１［μＦ］の容量を持つコンデンサモデルを８個並列に接続したモデルとしている。こうして、基板等価回路モデルが、電源ノイズ解析回路モデル生成部１６内で作成される。
【０１３９】
次に、図１０に示すＬＳＩ等価回路モデル生成処理（ステップＳ１５）が、電源ノイズ解析回路モデル生成部１６内で行われる。ここではパッケージも含めたＬＳＩの等価回路モデルが、この処理で作成されるとする。既にＬＳＩ情報入力処理（ステップＳ１４）または図１２におけるＬＳＩ設計情報及びＬＳＩデータベース入力処理（ステップＳ２１）は、ＣＡＤデータの入力に対応して記憶装置２１内からのＬＳＩ設計情報とＬＳＩデータベースの自動入力処理（ステップＳ１０５）としてなされている。
【０１４０】
次に、図１２における動作部分モデル生成処理（ステップＳ２２）が行われ、入力されたＬＳＩ設計情報とＬＳＩデータベースより、ＬＳＩの動作部分のモデルが生成される。ここでは、前述の特許文献３に記述されたモデル生成方法より、例えば、トランジスタ記述のゲート回路のモデルの形状で作成するとし、スイッチング動作を起こす周波数は１００［ＭＨｚ］とした動作部分のモデルが作成されたとする。また、ＬＳＩの電源端子を流れる電流を模示した動作部分モデルが生成されたとする。
【０１４１】
次に、図１２におけるＬＳＩのアドミタンスモデル生成処理（ステップＳ２３）が行われ、ＬＳＩの等価アドミタンスのモデルが生成される。ここでは、特許文献３に記述されたモデル生成方法を適用し、得られた回路の等価内部容量をまとめるという手法で生成されたとする。
【０１４２】
次に、図１２におけるＬＳＩの電源分配回路モデル生成処理（ステップＳ２４）が行われ、ＬＳＩのパッケージを含めた電源分配回路の等価回路モデルが生成される。ここでは、部品データベース内に電源分配回路モデル及びパッケージモデルが用意されていたとし、既にこの情報が入力されているので特に何も処理は行われないとする。もし、ＬＳＩ内の電源配線等が、図１５（ｂ）における基板配線のような情報で記述されている場合は、電源ノイズ解析回路モデル生成部１６内に備えられたフィールドソルバによるソルバ処理により、等価回路モデルが生成される必要がある。
【０１４３】
次に、図１２におけるモデル結合処理（ステップＳ２５）が実行され、図２７に示されたようなＬＳＩの動作部分モデル、等価アドミタンスモデル、及び電源分配回路モデル７８が結合されたＬＳＩ等価回路モデル７２とパッケージモデル７９が接続され、それらを含めたパッケージを含めたＬＳＩの等価回路モデルが電源ノイズ解析回路モデル生成部１６内で作成される。ここでのパッケージモデル７９としては、Ｒ＝１００［ｍΩ］、Ｌ＝１．０［ｎH］が直列に接続されたモデルを６本並列に接続したモデルとし、キャパシタンスＣ及びコンダクタンスＧの値は回路特性に対し殆ど影響が無いため無視したものとする。また、電源分配回路モデル７８は、Ｒ＝３０［ｍΩ］Ｌ＝０．４［ｎＨ］、Ｃ＝２０［ｐＦ］で組み上げられたモデルを６本並列に接続したモデルとし、コンダクタンスＧの値は回路特性に対し殆ど影響が無いため無視したものとする。さらに、ＬＳＩ等価回路モデル７２内の等価アドミタンスモデルは、Ｒ＝８０[ｍΩ]、Ｃ＝２０００［ｐＦ］が直列に接続されたモデルとする。
【０１４４】
次に、図１０に示す電源系等価回路モデル生成処理（ステップＳ１６）が、電源ノイズ解析回路モデル生成部１６内で行われる。生成された基板等価回路モデルとパッケージモデル７９を含んだＬＳＩ等価回路モデルが、図２３に示すＰＣＢ上のＬＳＩの位置を反映して結合され、求めるべきＰＣＢの電源回路の等価回路モデルが電源ノイズ解析回路モデル生成部１６内で作成される。尚、図２７は簡略化されたものとなっており、実際に接続されている各部分のモデルの数は実際と異なっている。
【０１４５】
次に、図８に示す回路解析処理（ステップＳ６）が、演算部１７内で実行される。ここで先の回路設計情報入力処理（ステップＳ１）で、電源ノイズの判定基準は、図２３における観測点６６における電圧の時間変動特性でのものとされているため、自動的に解析により求められる特性は、観測点６６における電圧の時間変動特性となる。そこで、先の処理で生成されている図２７に示される等価回路モデルを用いて、演算部１７内に備えられた回路解析エンジンにより過渡解析され、観測点Ｃにおける電圧の時間変動特性（Ｖ）７６が導出される。得られた電圧変動特性は図２９（ｃ）の“基本モデル”で示される時間波形となる。
【０１４６】
次に、図８に示す電源ノイズ特性と判定基準との比較処理（ステップＳ３）が、電源ノイズ判定部１３内で実行される。ここで、判定基準データベース１４より入力された判定基準と、解析された電源ノイズ特性を比較し、電源ノイズ特性が判定基準を満たすかどうかを判定する。ここでは、観測点での電圧の時間変動特性が、下限電圧閾値ＶＴＨ=１．３５［Ｖ］（２５％の電圧降下）を一瞬でも下回った場合には判定基準を満たさない、という条件であったとする。図２９（ｃ）にはＶＴＨの特性も併記したが、この図より、等価回路モデルを用いた過渡解析により導出された電圧の時間変動特性は、ＶＴＨを下回る時間が生じている為、判定基準を満たしていないと判定される。
【０１４７】
次に、図８における結果出力処理（ステップＳ４）が行われ、電源ノイズ特性と判定基準との比較処理（ステップＳ３）における判定結果（判定基準を満たさない）が、出力装置１５に出力され、一連の処理が終了する。ここでは同時に、図２７に記述されたＰＣＢの等価回路モデル、及びそのモデルを使用した解析比較結果である図２９（ｃ）に示された特性が出力されても良い。また同時に、図８におけるＣＡＤデータへの結果出力処理（ステップＳ１０１）が行われ、記憶装置２１内のＣＡＤデータ２２の記述が変更されるとする。ここでは、ＣＡＤデータ内の基板電源配線に、判定基準を満たさないというメッセージが書き込まれ、図２３のＣＡＤデータが図示された際、基板電源配線の色が例えば赤色に変化して、判定基準を満たしていないということがすぐ判るようになる。
【０１４８】
また同時に、図８におけるＬＳＩ設計情報への結果出力処理（ステップＳ１０２）が行われ、記憶装置２１内のＬＳＩ設計情報２３の記述が変更されるとする。ここでは、ＬＳＩ設計情報内に、この基板電源配線では判定基準を満たさないというメッセージが書き込まれ、本ＣＡＤデータにリンクし、図２３のＣＡＤデータが図示された際、ＬＳＩの色が例えば赤色に変化して、判定基準を満たしていないということがすぐ判るようになる。ここで、本実施例において、ＶＴＨの値が更に低い値（例えば３０％の電圧降下までＯＫにするとＶＴＨ＝１．２６［Ｖ］）であったとすると、図２３のプリント回路基板の電源回路は、判定基準を満たすことになり、結果出力処理（ステップＳ４）において、出力装置１５に、図２３に示されたプリント回路基板の電源回路は、電源ノイズに対して安定に設計されている、という判定結果が出力されることになる。以上の処理により、図２３に示されたＰＣＢの電源回路が電源ノイズに対し安定に設計されているかどうかが自動的に判定される。
【０１４９】
なお、補足として、図２４に示すように、図２３の基板上のチップコンデンサの数量を倍にしたときの例を示す。
【０１５０】
この場合、図２７の等価回路モデルでは、図２３の基板における等価回路モデルに対し、チップコンデンサモデル７５が１６個並列に接続された等価回路モデルとなっているとする。この場合も、各部品のモデルの数は実際と異なっているため、チップコンデンサモデルの数は実際には増えているが、同じ図で表現している。このときの電源電圧特性７６も図２９（ｃ）の“Ｄｅｃ（デカップリングコンデンサ）×２”で示される特性として併記してあるが、こちらの特性もＶＴＨを下回る時間が存在し、図５に示されたプリント配線基板電源回路設計装置を用いて判定した場合には、ＰＣＢの電源回路が電源ノイズに対し安定に設計されていないと自動的に判定されてしまう。
【０１５１】
これは、図２９（ａ）に、図２３及び図２４のＰＣＢの電源回路の等価回路モデルを用いてＬＳＩ−基板インピーダンス特性を解析したものを示すが（“基本モデル”が図２３の基板における等価回路モデルでの特性、“Ｄｅｃ×２”が図２４の基板における等価回路モデルでの特性を示す）、基板上のチップコンデンサの数を倍に増やしても、１００［ＭＨｚ］より上の周波数帯に存在するＬＳＩ−基板インピーダンス特性のピーク値が大きく変化しないため、このピーク値の影響の大きい図２９（ｃ）に示したような電源電圧の時間変動特性には大きく影響しない為である。
【０１５２】
なお、図２９（ｂ）には、図２７のＬＳＩ等価回路モデル７２から観測点Ｃを流れる電源電流の周波数特性を示したが、図２９（ａ）に示したＬＳＩ−基板インピーダンス特性が１００［ＭＨｚ］付近で大きく変動していないため、チップコンデンサを倍に増やしても、殆ど電源電流の値は変化しないという特性を示している。
【実施例２】
【０１５３】
次に、プリント配線基板電源回路設計装置として、図６に示される第６の実施の形態のプリント配線基板電源回路設計装置を用い、図２３に示すＰＣＢの電源回路が電源ノイズに対し安定に設計されているかどうかを判定し、安定に設計されていないと判定された場合、ＬＳＩの複数の電源端子間に抵抗素子を挿入する処理、及び基板上に容量素子を実装する処理により、ＰＣＢの電源回路を電源ノイズに対し安定な構造になるよう設計変更を行う例について説明する。
【０１５４】
先ず、図９における回路設計情報の入力処理（ステップＳ１）が入力装置１１により、等価回路モデル生成処理（ステップＳ５）が電源ノイズ解析回路モデル生成部１６で、回路解析処理（ステップＳ６）が演算部１７で続けて行われる。これらの処理の内容は、前述した実施例１における図８で示される回路設計情報入力処理（ステップＳ１）、等価回路モデル生成処理（ステップＳ５）、回路解析処理（ステップＳ６）のものと全く同じものである。従って、図２３に示すＰＣＢの電源回路は図２７に示されるようになり、各モデルのパラメータも先述の通りである。また観測点Ｃでの電源ノイズであるところの電源電圧の時間変動特性は図３０（ｃ）の“基本モデル”の特性として示しているが、これは図２９（ｃ）の“基本モデル”の特性として示したものと同じものである。
【０１５５】
次に、図９に示す電源ノイズ特性と判定基準との比較処理（ステップＳ３）、及び判定基準を満たすかどうかの判定処理（ステップＳ７）が、電源ノイズ判定部１３内で実行され、判定基準データベース１４より入力された判定基準と、解析された電源ノイズ特性とを比較し、電源ノイズ特性が判定基準を満たすかどうかを判定する。
【０１５６】
ここで用意される電源ノイズ条件としては、電源ノイズ量の条件として、観測点での電圧の時間変動特性におけるピーク差（電圧の時間変動特性の最大値と最小値の差）ΔＶ≦０．７２［Ｖ］（直流電圧１．８［Ｖ］の４０%）を満たすとし、安定動作許容値の条件としては、観測点での電圧の時間変動特性が、下限電圧閾値ＶＴＨ＝１．３５［Ｖ］を常に上回る、という２つの条件が用意され、この２つの条件を満たしたとき、判定基準を満たすという条件であったとする。従って、図３０（ｃ）の“基本モデル”での特性では、ΔＶ＝０．９０３［Ｖ］となり、電源ノイズ量の条件を満たさず、電圧がＶＴＨを下回る時間が存在している（電圧の最小値ＶＭＩＮ＝１．３４＜ＶＴＨ）ため、安定動作許容値の条件を満たさない為、判定基準が満たされていないと判定される。
【０１５７】
次に、図９に示す電源ノイズ特性が判定基準を満たすかどうかの判定処理（ステップＳ７）により判定基準が満たされていないと判定されたため、次に、図９に示す電源ノイズ量が判定基準を満たさないかどうかどうかの判定処理（ステップＳ９）が、電源ノイズ判定部１３内で実行される。ここでは、「ΔＶ＝０．９０３［Ｖ］＞０．７２［Ｖ］」であったため、電源ノイズ量が判定基準を満たさないと判定される。
【０１５８】
次に、図９に示す電源ノイズ量が判定基準を満たすかどうかの判定処理（ステップＳ９）により、電源ノイズ量が判定基準を満たさない、と判定されたため、図９に示す抵抗素子付加変更処理（ステップＳ１０）が、回路構造変更部１８内の抵抗素子付加部１９内で行われる。
【０１５９】
ここで、図１３における抵抗素子決定処理（ステップＳ２６）が、抵抗素子付加部１９内で行われるが、ここでは、判定基準データベース１４内に、“電源ノイズ量の条件を満たさない場合、ＬＳＩのＶ及びＧ端子（電源及びグランド端子）間に用意された領域に、１［Ω］の抵抗素子を挿入する”という変更指針が用意されているとし、その指針に従うことにする。従って、ＬＳＩのV及びG端子間に用意された領域に、決定された１[Ω]の抵抗素子を挿入するという処理を行う。
【０１６０】
次に、図１３におけるレイアウト変更処理（ステップＳ２７）が行われ、図２３に示されるＰＣＢの電源回路構造を、ＬＳＩのＶ及びＧ端子間に用意された領域に抵抗素子が挿入された回路基板レイアウトに変更する。その処理を行った場合の基板構造は図２５に示したようになり、ＬＳＩのV及びG端子間に抵抗素子６７が、用意された接続パッド上に挿入されたレイアウトになる。
【０１６１】
また、この処理と同時に、図１３におけるＣＡＤデータへの結果出力処理（ステップＳ１０６）が行われ、記憶装置２１内のＣＡＤデータ２２の記述が変更されるとする。ここでは、ＣＡＤデータ内のＬＳＩのV及びＧ端子間に１［Ω］の抵抗素子が、用意された領域に挿入された、新たなレイアウト構造に変更される。また同時に、図１３におけるＬＳＩ設計情報への結果出力処理（ステップＳ１０７）が行われ、図５の記憶装置２１内のＬＳＩの設計情報２３の記述が変更されるとする。ここでは、ＬＳＩのV及びG端子間に１[Ω]の抵抗素子が接続パッドを含め接続された状態で設計される、という設計情報に変更されるとする。こうして、図９に示す抵抗素子付加変更処理（ステップＳ１０）が終了する。
【０１６２】
次に、図２５に示した新たなＰＣＢのレイアウト構造で、図９の等価回路モデル生成処理（ステップＳ５）が、電源ノイズ解析回路モデル生成部１６において行われる。ここで、先程と同様、入力情報より最初から図２５に示したＰＣＢの電源回路の等価回路モデルを生成しても良いが、既に図２３に示したＰＣＢの電源回路の等価回路モデルとして、図２７に示した等価回路モデルは生成されているので、ここでは新たにレイアウトに追加された、ＬＳＩのV及びG端子間に挿入された抵抗素子を、接続パッド部分を含んでモデル化し、図２７の等価回路モデルに接続すればモデルは作成されるため、図１１の部品データ入力処理（ステップＳ１９）及びモデル結合処理（ステップＳ２０）、及び図１２のモデル結合処理（ステップＳ２５）で挿入した抵抗素子のモデルを図２７の等価回路モデルに接続する処理のみを行い、等価回路モデル生成処理（ステップＳ５）におけるその他の処理は以前のものをそのまま使用するため省略されたものとする。
【０１６３】
こうして生成された図２５のＰＣＢの電源回路の等価回路モデルは図２８に示したようになる。ＬＳＩ等価回路モデル７２、電源分配回路モデル７８、パッケージモデル７９、チップコンデンサモデル７５、基板電源配線モデル７１、電源安定化用コンデンサモデル７４、直流電源モデル７３は先程の実施例で求めたものと同様のパラメータになる。また、抵抗素子モデル７７は、抵抗素子の抵抗成分Ｒｄｅｖ＝１［Ω］に、接続パッドのＬ＝１．４［ｎＨ］、Ｒ＝１３０［ｍΩ］が直列に接続されたモデルとなっている。尚、図２８も図２７と同様に簡略化されたものとなっており、実際に接続されている各部分のモデルの数は実際と異なっている。
【０１６４】
次に、図９の回路解析処理（ステップＳ６）が、演算部１７において行われる。ここで、図２５のレイアウトから作成した電源回路の等価回路モデルでの観測点Ｃ（図２８）においての電源電圧の時間変動特性（Ｖ）７６を解析にて導出する。得られた電源電圧の時間変動特性は、図３０（ｃ）の“１Ω接続”の特性として示している。
【０１６５】
次に、図９に示す電源ノイズ特性と判定基準との比較処理（ステップＳ３）、及び判定基準を満たすかどうかの判定処理（ステップＳ７）が、電源ノイズ判定部１３内で実行され、先程、判定基準データベース１４より入力されている電源ノイズ量の条件と安定動作許容値の条件である判定基準と解析された電源ノイズ特性を比較し、電源ノイズ特性が判定基準を満たすかどうかを判定する。
【０１６６】
今回は、図３０（ｃ）の“１Ω接続”の電源電圧の時間変動特性を見ると、「ΔＶ＝０．７０２」となり、「ΔＶ≦０．７２［Ｖ］」を満たすことになるので、電源ノイズ量の条件は満たすことになる。しかし、安定動作許容値の条件では、電圧がＶＴＨを下回る時間が存在している（電圧の最小値ＶＭＩＮ＝１．３４［Ｖ］＜ＶＴＨ）ため、安定動作許容値の条件を満たさない為、判定基準が満たされていないと判定されることになる。
【０１６７】
次に、図９に示す電源ノイズ特性が判定基準を満たすかどうかの判定処理（ステップＳ７）により判定基準が満たされていないと判定された為、次に、図９に示す電源ノイズ量が判定基準を満たさないかどうかどうかの判定処理（ステップＳ９）が、電源ノイズ判定部１３内で実行される。ここでは、「ΔＶ＝０．７０２［Ｖ］＜０．７２［Ｖ］」であったため、電源ノイズ量は判定基準を満たしていると判定される。
【０１６８】
次に、図９に示す電源ノイズ量が判定基準を満たすかどうかの判定処理（ステップＳ９）により、“電源ノイズ量は判定基準を満たす”と判定された為、図９に示す容量素子付加変更処理（ステップＳ１１）が、回路構造変更部１８内の容量素子付加部２０内で行われる。ここで、図１４における容量素子決定処理（ステップＳ２８）が、容量素子付加部２０内で行われるが、ここでは、判定基準データベース１４内に、“安定動作許容値の条件を満たさない場合、基板上のチップコンデンサを追加出来る領域に、チップコンデンサ（既に実装されているものと同じもの）を８個追加実装する”という変更指針が用意されているとし、その指針に従うことにする。従って、ＰＣＢの基板上の容量素子が追加実装出来るよう用意された領域に、決定されたチップコンデンサ素子を追加実装するという処理を行う。
【０１６９】
次に、図１４におけるレイアウト変更処理（ステップＳ２９）が行われ、図２５に示されるＰＣＢの電源回路構造を、基板上の用意された領域にチップコンデンサ素子が追加実装された回路基板レイアウトに変更する。その処理を行った場合の基板構造は図２６に示したようになり、チップコンデンサ６５が、用意された領域上に８個追加実装され、合計１６個実装されたレイアウトになる。また、この処理と同時に、図１４におけるＣＡＤデータへの結果出力処理（ステップＳ１０８）が行われ、記憶装置２１内のＣＡＤデータ２２の記述が変更されるとする。ここでは、ＣＡＤデータ内の基板上の用意された領域に、チップコンデンサが８個追加実装された、新たなレイアウト構造に変更される。こうして、図９に示す容量素子付加変更処理（ステップＳ１１）が終了する。
【０１７０】
次に、図２６に示した新たなＰＣＢのレイアウト構造で、図９の等価回路モデル生成処理（ステップＳ５）が、電源ノイズ解析回路モデル生成部１６において行われる。ここで、先程と同様、入力情報より最初から図２６に示したＰＣＢの電源回路の等価回路モデルを生成しても良いが、既に図２５に示したＰＣＢの電源回路の等価回路モデルとして、図２８に示した等価回路モデルは生成されているので、ここでは新たにレイアウトに追加された、基板上に追加実装されたチップコンデンサ８個を、図２８の等価回路モデルに接続すればモデルは作成されるため、図１１の部品データ入力処理（ステップＳ１９）及びモデル結合処理（ステップＳ２０）、及び図１２のモデル結合処理（ステップＳ２５）で挿入したチップコンデンサのモデルを図２８の等価回路モデルに接続する処理のみを行い、等価回路モデル生成処理（ステップＳ５）におけるその他の処理は以前のものをそのまま使用するため省略されたものとする。
【０１７１】
こうして生成された図２６のＰＣＢの電源回路の等価回路モデルは図２８に示した等価回路の中で、ＬＳＩ等価回路モデル７２、電源分配回路モデル７８、パッケージモデル７９、基板電源配線モデル７１、電源安定化用コンデンサモデル７４、直流電源モデル７３、抵抗素子モデル７７は、先程までの等価回路モデルと同じであり、チップコンデンサモデル７５だけが、抵抗１５［ｍΩ］とインダクタンス１．０［ｎＨ］が直列に接続された０．１［μＦ］の容量を持つコンデンサモデルを１６個並列に接続したモデルに変更されているモデルとなっている。この場合も、各部品のモデルの数は実際と異なっているため、チップコンデンサモデルの数は実際には増えているが、同じ図２８で表現している。
【０１７２】
次に、図９の回路解析処理（ステップＳ６）が、演算部１７において行われる。ここで、図２６のレイアウトから作成した電源回路の等価回路モデルでの観測点Ｃ（図２８）においての電源電圧の時間変動特性（Ｖ）７６を解析にて導出する。得られた電源電圧の時間変動特性は、図３０（ｄ）の“１Ω接続＋Ｄｅｃ×２”の特性として示している。ここでは“基本モデル”として、図２３のレイアウトでの電源電圧の時間特性を併記しているが、図３０（ｃ）の“基本モデル“の特性と同じものである。
【０１７３】
次に、図９に示す電源ノイズ特性と判定基準との比較処理（ステップＳ３）、及び判定基準を満たすかどうかの判定処理（ステップＳ７）が、電源ノイズ判定部１３内で実行され、先程、判定基準データベース１４より入力されている電源ノイズ量の条件と安定動作許容値の条件である判定基準と解析された電源ノイズ特性を比較し、電源ノイズ特性が判定基準を満たすかどうかを判定する。今回は、図３０（ｄ）の“１Ω接続＋Ｄｅｃ×２”の電源電圧の時間変動特性を見ると、「ΔＶ＝０．６４４」となり、「ΔＶ≦０．７２［Ｖ］」を満たすことになり、電源ノイズ量の条件は満たすことになる。そして、安定動作許容値の条件では、電圧値が常にＶＴＨを上回っている（電圧の最小値ＶＭＩＮ＝１．３６［Ｖ］＞ＶＴＨ）ため、安定動作許容値の条件を満たすことになる。よって、電源ノイズ量の条件と安定動作許容値の条件を共に満たすため、判定基準を満たすと判定されることになる。
【０１７４】
次に、図９に示す判定基準を満たすかどうかの判定処理（ステップＳ７）により判定基準を満たすと判定されたため、図９に示す回路構造及び特性の出力処理（ステップＳ８）が行われ、出力装置１５に、判定基準を満たした図２６に示されるＰＣＢの電源回路構造と、そのときの電源ノイズ特性である図３０（ｄ）に示した電源電圧の時間変動特性が出力され、一連の処理が終了する。
【０１７５】
この際、一連の処理で得られた図２３及び図２５に示されるＰＣＢの電源回路構造とそのときの電源ノイズ特性、各ＰＣＢの電源回路構造における電源系の等価回路モデル、及び各ＰＣＢの電源回路構造における電源ノイズ特性と電源ノイズ条件との比較結果を出力する。この比較結果の一例として、図２３のレイアウトにおいては、図２９（ｃ）に示した“基本モデル”とＶＴＨの比較結果、図２５のレイアウトにおいては、図３０（ｃ）に示した“１Ω接続”とＶＴＨの比較結果、図２６のレイアウトにおいては、図３０（ｄ）に示した“１Ω接続＋Ｄｅｃ×２”とＶＴＨの比較結果、を出力しても良い。
【０１７６】
また、記憶装置２１におけるＣＡＤデータ２２及びＬＳＩ設計情報２３は、既に図１３に示した抵抗素子付加変更処理（ステップＳ１０）内のＳ１０６、Ｓ１０７の処理、及び図１４に示した容量素子付加変更処理（ステップＳ１１）内のＳ１０８の処理により、既に電源ノイズに対し安定な電源回路構造になるように、設計変更がされている。
【０１７７】
こうして、このプリント配線基板電源回路設計装置を使用することにより、ＬＳＩが搭載されたＰＣＢの電源回路が電源ノイズに対し安定に設計されているかどうかを判定し、安定に設計されていないと判定された場合、電源端子間に抵抗を挿入する領域を有するＬＳＩが実装されたＰＣＢの電源回路が電源ノイズ特性に対し安定であるかどうかを自動的に判定し、安定でないと判断された場合、判断基準データベースに記載された変更指針に従い、ＬＳＩの電源端子間に抵抗素子を挿入する処理、及び基板上に容量素子を追加実装する処理を自動的に行い、電源ノイズに対し安定な構造になるよう設計変更されたＰＣＢの電源回路構造を入手することが可能になる。
【０１７８】
なお、補足として、図３０（ａ）に、図２３、図２５、図２６のＰＣＢの電源回路の等価回路モデルを用いてＬＳＩ−基板インピーダンス特性を解析したものを示す。図において、“基本モデル”が図２３の基板における等価回路モデルでの特性、“１Ω接続”が図２５の基板における等価回路モデルでの特性、“１Ω接続＋Ｄｅｃ×２”が図２６の基板における等価回路モデルでの特性を示している。図に示すように、抵抗素子をＬＳＩのV及びＧ端子間（電源およびグランド端子間）に挿入したことにより、１００［ＭＨｚ］より上の周波数帯に存在するＬＳＩ−基板インピーダンス特性のピーク値が大きく変化しており、このピーク値の影響の大きい図３０（ｃ）、（ｄ）に示したような電源電圧の時間変動特性に影響して、電源ノイズ量ΔVの低減効果を生んでいることが判る。
【０１７９】
また、図３０（ｂ）には、図２３、図２５、図２６のＰＣＢの電源回路の等価回路モデルにおいて、ＬＳＩ等価回路モデル７２から観測点Ｃ（図２７および図２８）を流れる電源電流の周波数特性を示したが、これも図３０（ａ）に示したように、抵抗素子をＬＳＩのＶ及びＧ端子間に挿入したことにより、ＬＳＩ−基板インピーダンス特性のピーク値が大きく変化するため、“基本モデル”の特性と比較して、“１Ω接続”及び“１Ω接続＋Ｄｅｃ×２”の特性は、１００ＭＨｚ及び２００ＭＨｚの値が低減されていることが判る。
【０１８０】
また、上記実施例では、図９の抵抗素子付加変更処理（ステップＳ１０）において、判定基準データベース１４内に記載された変更指針に従い、“１［Ω］の抵抗素子をＬＳＩのＶ及びＧ端子間に挿入する”処理を行い、この処理により、電源ノイズ量の条件は満たされるようになったが、１［Ω］の抵抗素子を挿入する処理を行っても、電源ノイズ量の条件が満たされない場合も存在する可能性もある。この場合、判定基準データベース１４内に“１［Ω］の抵抗素子を挿入しても電源ノイズ量の条件が満たされなかった場合、１［Ω］の抵抗素子の代わりに２［Ω］の抵抗素子を挿入する”といったような、前の処理で上手くいかなかった場合の変更指針が用意されており、電源ノイズ量の条件を満たすまで用意された変更指針に従い、図９に示された一連の処理を繰り返すことにより、電源ノイズ量の条件を満たすようなＰＣＢの電源回路構造が得られるようになる。
【０１８１】
同様に、上記実施例では、図９の容量素子付加変更処理（ステップＳ１１）において、判定基準データベース１４内に記載された変更指針に従い、“チップコンデンサ８個を基板上の用意された領域に追加実装する”処理を行い、この処理により、安定動作許容値の条件は満たされるようになったが、チップコンデンサ８個を基板上に追加実装しても、安定動作許容値の条件が満たされない場合も存在する可能性もある。この場合も、判定基準データベース１４内に“チップコンデンサ８個を基板上に追加実装しても安定動作許容値の条件が満たされなかった場合、さらにチップコンデンサ４個を基板上の用意された領域に追加実装する”といったような、前の処理で上手くいかなかった場合の変更指針が用意されており、安定動作許容値の条件を満たすまで用意された変更指針に従い、図９に示された一連の処理を繰り返すことにより、安定動作許容値の条件を満たすようなＰＣＢの電源回路構造が得られるようになる。このように判定基準データベース１４内に用意された変更指針に従い、判定基準を満たすまでＰＣＢの電源回路構造の設計変更を行わせることで、自動的に電源ノイズに対し安定に設計されたＰＣＢの電源回路の構造を得ることが可能になる。
【０１８２】
また、上記実施例で説明したようなプリント配線基板電源回路設計装置を用いることで、ＬＳＩベンダが、提供しようとしている、複数の電源端子間（基本的には電源供給端子とグランド端子間）に抵抗を挿入する領域を有するＬＳＩに対し、予め対策ルールを定めておくことが可能になる。このとき、ユーザ側でどのようなＰＣＢに、電源端子間に抵抗を挿入する領域を有するＬＳＩを実装するかどうかが定かでない場合が存在する。そのような場合には、過去のＰＣＢのデータや標準的なＰＣＢのデータを代用品として使用することで対応すれば良い。
【０１８３】
ここで標準的なＰＣＢとしては、そのＬＳＩの動作用途である機器内に実装される基板の代表的なものなどが考えられ、例えばＰＣ（パーソナルコンピュータ）におけるマザーボード等があげられる。これらは、寸法がほぼ確定しており、メモリ等の他のＩＣの数や実装されているチップコンデンサの数等も推測が容易であるので、このようなＰＣＢのデータを用いれば、電源ノイズ条件はそれほど変化しないと推測される。こうして本発明のプリント配線基板電源回路設計装置を利用して、ＰＣＢの電源回路が電源ノイズに対し安定である為には、ＬＳＩの複数の端子間には、どのような抵抗を挿入すれば良いのか、基板上にはどのような対策を行えば良いのかを、ＬＳＩベンダからユーザに対し、ルールとして提供することが可能になる。ルールの一例としては、「ＬＳＩのＶ及びG端子間の領域には、１［Ω］の抵抗素子を挿入し、基板上のＬＳＩから１０mm以内の距離に０．１μFのチップコンデンサを１２個配置する」といったものが挙げられる。
【０１８４】
さらに、対策の指針を導出するため、電源ノイズ量の条件、安定動作許容値の条件をそれぞれ変更していき、それぞれの結果で判断するといった用途にも使用出来る。例えば基板上にチップコンデンサを２０個までしか追加実装する領域が用意出来ないとしたとき、安定動作許容値の条件としてＶＴＨの値をいくらにすれば条件を満たすのか、といった条件は、本システムにおけるＰＣＢのレイアウトにおいて、予め追加出来る限界である２０個のチップコンデンサを追加実装したものに対して等価回路モデルを作成しておき、ＶＴＨの値を細かく振っていき、それぞれの値のときに本システムを実行させ、それぞれＶＴＨのときの図９での判定基準を満たすかどうかの判定処理（ステップＳ７）の結果を得て、条件を満たさなくなったときのＶＴＨの値を得ることで導出可能である。また、これらの一連の処理の結果から、判定基準データベース内の判定基準や変更指針を更新させて、以降の判定に反映させることも可能である。
【０１８５】
以上、本発明の実施の形態および実施例について説明したが、図１〜図６に示すプリント配線基板設計装置は、内部にコンピュータシステムを有している。
【０１８６】
そして、上述した処理に関する一連の処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。
【０１８７】
すなわち、プリント配線基板設計装置内における、各処理は、ＣＰＵ等の中央演算処理装置がＲＯＭやＲＡＭ等の主記憶装置に上記プログラムを読み出して、情報の加工、演算処理を実行することにより、実現されるものである。
【０１８８】
ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当前記プログラムを実行するようにしても良い。
【０１８９】
また、図１〜図６に示すプリント配線基板設計装置内の各処理部は専用のハードウェアにより実現されるものであってもよく、また、プリント基板電源回路設計装置の入力装置には、入力デバイス等が接続され、出力装置には表示装置等（いずれも表示せず）が接続されているものとする。ここで、入力デバイスとしては、キーボード、マウス等のことをいう。表示装置とは、ＣＲＴ（Cathode Ray Tube）や液晶表示装置等のことをいう。
【０１９０】
以上説明したように、本発明の半導体集積回路およびプリント配線基板においては、ＬＳＩの複数の電源端子間（基本的には電源端子とグランド端子）間に、ＬＳＩの回路ブロックと並列に抵抗素子を接続する（後から付加する）領域を設ける。電源ノイズは、主にＬＳＩ電源回路共振周波数付近のインピーダンスのため大きくなるが、電源端子間に抵抗素子を挿入することによりその共振のＱ値を下げる効果があり、ＬＳＩ電源回路共振周波数付近でのインピーダンスを低減することが出来る。従って抵抗素子を複数の電源端子間に挿入することで、ＬＳＩの電源電流とＬＳＩ電源回路共振周波数付近でのインピーダンスが原因で生じる電源ノイズを抑制することが可能になる。
【０１９１】
また抵抗素子を付加することにより、低周波数帯でのＬＳＩ−基板インピーダンス特性は悪化する可能性もある。しかし低周波数帯では、デカップリングコンデンサによるバイパス回路が高インピーダンスにならないので、基板上にデカップリングコンデンサを複数実装することによりインピーダンス特性を改善することが可能である。従って、低周波帯では基板上にデカップリングキャパシタを追加する、ＬＳＩ電源回路共振周波数帯付近では抵抗素子を挿入することによってＬＳＩ−基板インピーダンス特性を低減することが可能であるため、総合的に広帯域での電源ノイズを抑制することが可能となる。
【０１９２】
また、抵抗素子を後から挿入可能な構造にしておくことにより、ＬＳＩ電源回路共振による電源ノイズが大きくなったときだけ、用意された領域に抵抗素子を挿入して対策出来るようにしておくことで、チップ内部の設計をし直す必要が無くなる。また抵抗を挿入したことによる低周波帯での特性の悪化は、基板上にデカップリングキャパシタを追加することで対応出来るため、設計の戻りコストを抑制することが出来る。
【０１９３】
また、抵抗素子の挿入と、キャパシタの基板上の追加に関して、電源ノイズを基準にして判断するようなシステム（プリント配線基板電源回路設計装置）を構成することで、設計コストを含めた、最適なＰＣＢの電源回路構成を自動的に得ることが可能となる。
【０１９４】
また、本発明のプリント配線基板電源回路設計装置では、ＬＳＩに関してはＬＳＩの全回路接続情報や内部レイアウト情報が含まれるＬＳＩの設計情報、及び、ＬＳＩが電源ノイズに対して安定に動作する基準である電源ノイズ特性の許容値、チップサイズの情報、追加される容量セルのデータ等を含めたＬＳＩデータベースを入力情報として用意する。また、ＰＣＢ及び実装される部品に関しては、レイアウト情報であるプリント基板の構造の情報及び部品の等価回路の情報である部品データベースを入力情報として用意する。それらの入力情報から、電源ノイズ特性を導出する。そして、電源ノイズ特性とその許容値を比較し、その電源回路が安定かどうかの判定を行うことにより、ＬＳＩが実装されたＰＣＢの電源回路が電源ノイズに対し安定に設計されているかを自動的に判定することが可能である。
【０１９５】
また、このプリント配線基板電源回路設計装置において、定量的に電源ノイズ特性を導出するには、ＬＳＩが実装されたＰＣＢの電源回路の特性を精度良く見積もった等価回路のモデルを解析するという手段を用いることで実現可能である。このとき、ＬＳＩの等価回路モデルの生成手法としては、ＬＳＩの設計情報から、ＬＳＩの電源端子に流れる電流を精度良く再現出来るモデルを自動的に生成する手法を選択することが可能である。また、ＰＣＢ及び実装された部品のモデルについても、構造情報から特性を精度良く表したモデルを自動的に生成する手法、及び用意された等価回路のモデルを選択する手法を選択することが可能である。これらの手法を組み合わせることにより、ＬＳＩが実装されたＰＣＢの電源回路の等価回路モデルを、入力情報から自動的に生成することが可能となる。
【０１９６】
また、このプリント配線基板電源回路設計装置において、ＰＣＢの電源回路がノイズに対し安定でないと判定された場合、ＬＳＩの複数の電源端子間に抵抗素子を挿入して回路構造を変更するという手法を選択することが可能である。
具体的には、部品データベース内に用意された抵抗素子を、予め用意されたＬＳＩの複数の電源端子間の領域に挿入してＬＳＩ及びＰＣＢの構造を変更させる手法である。追加する抵抗素子の種類は、データベース内に記された指針に従って選択しても良いし、実際に抵抗素子を追加したＬＳＩの等価回路モデルを使用した電源ノイズの解析を行って決定しても良い。
抵抗素子を挿入したことによるＬＳＩの回路構造の処理は、ＬＳＩ及びＰＣＢの構造情報があればそれほど複雑では無く、変更された構造における回路モデルから再度電源ノイズ特性を導出し、電源ノイズ条件を満たすかどうかを判定することで追加される抵抗素子の値が決定される。その抵抗値の変更を行う指針についても、データベースの中に用意しておけば、自動的に抵抗値が最適な値になるまで繰り返し抵抗値の異なる抵抗素子を挿入するという変更作業を行うことが可能になる。電源ノイズ条件を満たす構造が作成されるまでこの操作を繰り返すことにより、自動的にノイズに対し安定であるＬＳＩ及びＰＣＢの電源回路の構造を設計することが可能になる。
【０１９７】
また、このプリント配線基板電源回路設計装置において、ＬＳＩの複数の電源端子に抵抗素子を挿入したことにより、低周波領域でのＬＳＩ−基板インピーダンス特性が悪化して電源ノイズ特性の許容値が満たされないときには、基板上に容量を追加して回路構造を変更するという手法を選択することが可能である。
具体的には、部品データベース内に用意された容量素子を、予め用意された基板の実装可能領域に挿入してＰＣＢの構造を変更させる手法である。追加する容量素子の種類及び数は、データベース内に記された指針に従って選択しても良いし、実際に容量素子を追加したＰＣＢの等価回路モデルを使用した電源ノイズの解析を行って決定しても良い。
容量素子を挿入したことによるＰＣＢの回路構造の処理は、ＰＣＢの構造情報があればそれほど複雑では無く、変更された構造における回路モデルから再度電源ノイズ特性を導出し、電源ノイズ条件を満たすかどうかを判定することで追加される容量素子の値及び数量が決定される。
その容量素子の追加を行う指針についても、データベースの中に用意しておけば、自動的に追加容量値及び数量が最適な値になるまで繰り返し容量素子を追加するという変更作業を行うことが可能になる。電源ノイズ条件を満たす構造が作成されるまでこの操作を繰り返すことにより、自動的にノイズに対し安定であるＰＣＢの電源回路の構造を設計することが可能になる。
【０１９８】
さらに、上記手法を適用したプログラム及びシステムを実現することによって、入力情報及びデータベースから自動的に、ＰＣＢの電源回路が安定に設計されているかどうかの判定、及びＰＣＢ上で安定動作するように複数の電源端子間に抵抗素子が挿入されたＬＳＩの構造、及び容量素子を追加したＰＣＢの構造を作成することが出来る。また、基板レイアウトの入力情報としてＣＡＤデータを使用することにより、ＰＣＢの電源回路のデータとリンクさせて、容易にＬＳＩの設計を行うことが出来る。
【０１９９】
このように、本発明の半導体集積回路、およびプリント配線基板では、予めＬＳＩの複数の電源端子間に抵抗素子を挿入する領域を設けておくことにより、ＬＳＩが電源ノイズ特性に対し不安定であるときに即対応が可能になるので、電源ノイズ特性に対し安定になるようにＬＳＩを設計し直す必要が無くなり、設計の後戻りコストを削減出来るようになる。また、抵抗素子を挿入する領域は、通常は何も接続されていなくても、ＬＳＩの電源回路に殆ど影響を与えないため、使用するかどうかは動作条件や外部構造により選択可能であるため、量産性の向上につながる。
【０２００】
また、抵抗素子の挿入と、容量の基板上の追加に関して、電源ノイズを基準にして判断するようなシステムを構成することで、ＰＣＢの電源回路構造がノイズに対し安定に設計されているかの判断、及び電源ノイズに対し安定であるＰＣＢの電源回路の設計が容易に出来るようになる。
【０２０１】
また、プリント配線基板電源回路設計装置における入力情報として、ＬＳＩの設計情報と動作状態、挿入される抵抗素子のデータ、レイアウト、サイズ、等を含むＬＳＩデータベース、ＰＣＢの配線のレイアウト情報等の構造情報と部品の等価回路等を含む部品のデータベース、及び電源ノイズ条件を含む判定基準のデータベースを用意することにより、ＬＳＩやＰＣＢの電源回路の設計に対して深い知識を有していない者でも、ＰＣＢの電源回路が電源ノイズに対し安定であるかどうかの判定を行うことが可能になる。
また判定基準を満たさないＰＣＢの電源回路が存在した場合、構造をどのように変更するかの変更指針を用意しておくことにより、判定基準を満たすように、ＬＳＩの複数の電源端子に抵抗素子を挿入する操作、及び基板上に容量素子を追加する操作を行い、自動的にノイズに対し安定であるように設計されたＬＳＩ及びＰＣＢの電源回路の構造を得ることも可能になる。
【０２０２】
さらに、ＬＳＩ及びＰＣＢの特性を再現した等価回路モデルを用いて解析を行うことにより、電源回路がノイズに対し安定に設計されているかどうかを、現実的な時間で容易に判定することが可能となる。また、電源ノイズ特性を絶対値で導出することが可能であり、定量的な評価及び対策を行うことが可能になる。
【０２０３】
またＬＳＩベンダが、ノイズに対してより安定なＬＳＩを提供するために、本発明のプリント配線基板電源回路設計装置を利用することも可能である。ベンダ側としては、ユーザーが使用すると考えられるようなＰＣＢ、もしくは標準的なＰＣＢのデータを用いて本発明のプリント配線基板電源回路設計装置を使用し、ノイズに対し安定に動作するように、複数の電源端子間に抵抗素子を挿入可能な構造をしたＬＳＩの設計、及び挿入する抵抗素子の基準を作成しておくことにより、ユーザに電源ノイズに対し安定であるＬＳＩとして提供することが可能になる。
【０２０４】
さらにＬＳＩベンダとしては、提供する複数の電源端子間に抵抗素子を挿入可能な構造のＬＳＩに対し、実装するＰＣＢのデータを複数種類用意し、それぞれのＰＣＢのデータにおいて本発明のシステムを利用することにより、提供するＬＳＩを実装するには、挿入する抵抗素子の種類とＰＣＢとしてふさわしい構造を提案することも可能になる。
【０２０５】
以上、本発明の実施の形態について説明したが、本発明のプリント配線基板電源回路設計装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【０２０６】
本発明によれば、複数の電源端子間に抵抗素子が追加出来るような領域を有するＬＳＩ及びその他の部品が実装されたＰＣＢ上の電源回路における電源ノイズ特性を精度良く解析し、その電源回路が電源ノイズに対し安定に設計されているかどうかを判定する用途に適用可能である。また、ＰＣＢ上の複数の電源回路についてそれぞれ電源ノイズに対し安定に設計されているかどうかを判定し、基板上のどの電源回路を対策するのかを抽出する用途に適用可能である。
【０２０７】
さらに、本発明によれば、複数の電源端子間に抵抗素子が追加出来るような領域を有するＬＳＩ及びその他の部品が実装されたＰＣＢ上の電源回路において、自動的に設定された電源ノイズの判定基準を満たすように、そのＬＳＩの複数の電源端子間に抵抗素子を挿入する処理、基板上に容量素子を追加する処理を行い、安定に設計し直す用途に適用可能である。
【符号の説明】
【０２０８】
１  半導体集積回路（ＬＳＩ）、
２  ＬＳＩの第１の電源端子（電源供給端子Ｖ）
３  ＬＳＩの第２の電源端子（グランド端子Ｇ）
４  抵抗素子
５  ＬＳＩ内の回路ブロック
６  抵抗素子の抵抗成分
７  抵抗素子の寄生インダクタンス成分
１１  入力装置
１２  電源ノイズ特性導出部
１３  電源ノイズ判定部
１４  判定基準データベース
１５  出力装置
１６  電源ノイズ解析回路モデル生成部
１６Ａ  基板等価回路モデル作成部
１６Ｂ  ＬＳＩ等価回路モデル作成部
１７  演算部
１８  回路構造変更部
１９  抵抗素子付加部
２０  容量素子付加部
２１  記憶装置
２２  ＣＡＤデータ及び部品データベース
２３  ＬＳＩ設計情報及びＬＳＩデータベース
３１  プリント配線基板（ＰＣＢ）の電源層
３２  グランド層
３３  絶縁層
３４  ＰＣＢの層構成
３５  電源メタル配線
４１  ＬＳＩ等価回路モデルにおける動作部分モデル（電流源）
４２  アドミタンスモデル
４３  インピーダンスモデル
４４  第１の電源端子
４５  第２の電源端子
４６  電源分配回路のモデル
４７  ＬＳＩ等価回路モデルの分割されたブロックにおける動作部分モデル
４８  アドミタンスモデル
４９  電源分配回路のモデル
５０  回路ブロックに分割されているＬＳＩ等価回路モデル
６１  プリント配線基板（電源ベタ構造）
６２  ＬＳＩ
６３  直流電源（レギュレータ）
６４  電源安定化用コンデンサ 
６５  チップコンデンサ 
６７  抵抗素子
７１  基板電源配線モデル
７２  ＬＳＩ等価回路モデル
７３  直流電源の等価回路モデル
７４  電源安定化用コンデンサの等価回路モデル
７５  チップコンデンサの等価回路モデル
７８  電源分配回路モデル
７９  ＬＳＩのパッケージモデル
【図１】
2010287740.tif 000003
【図２】
2010287740.tif 000004
【図３】
2010287740.tif 000005
【図４】
2010287740.tif 000006
【図５】
2010287740.tif 000007
【図６】
2010287740.tif 000008
【図７】
2010287740.tif 000009
【図８】
2010287740.tif 000010
【図９】
2010287740.tif 000011
【図１０】
2010287740.tif 000012
【図１１】
2010287740.tif 000013
【図１２】
2010287740.tif 000014
【図１３】
2010287740.tif 000015
【図１４】
2010287740.tif 000016
【図１５】
2010287740.tif 000017
【図１６】
2010287740.tif 000018
【図１７】
2010287740.tif 000019
【図１８】
2010287740.tif 000020
【図１９】
2010287740.tif 000021
【図２０】
2010287740.tif 000022
【図２１】
2010287740.tif 000023
【図２２】
2010287740.tif 000024
【図２３】
2010287740.tif 000025
【図２４】
2010287740.tif 000026
【図２５】
2010287740.tif 000027
【図２６】
2010287740.tif 000028
【図２７】
2010287740.tif 000029
【図２８】
2010287740.tif 000030
【図２９】
2010287740.tif 000031
【図３０】
2010287740.tif 000032
【図３１】
2010287740.tif 000033
【図３２】
2010287740.tif 000034