(57)【要約】【課題】変調信号の復調を実行する際の消費電力を低減し、かつ実装コストを抑制することが可能であり、また入力される信号から精度良く変調成分を抽出することを可能とする信号処理装置及び信号処理方法を提供する。【解決手段】ＰＬＬ４５１は、ベースバンド周波数の信号であるＩ信号及びＱ信号のそれぞれの位相差を算出し、合成することで合成位相差信号を生成する。また、合成位相差信号に基づいて、復調信号を生成する。ＡＦＣ４６は、復調信号に基づいて生成されるＡＦＣ用信号に基づいて、ＤＤＣ４２１で周波数変換する際に用いた乗算信号の乗算周波数が適切なものか否かを判断し、ＡＦＣ信号を生成する。そして、乗算周波数を設定するための信号であるＡＦＣ信号をＤＤＣ４２１に出力する。【選択図】図６
2010109889.tif 000002
【特許請求の範囲】
【請求項１】
周波数変調された信号を復調する信号処理装置であって、
互いにほぼ直交して周波数がともに乗算周波数となる第１及び第２の乗算信号を生成し、かつ、入力される信号に対して前記第１及び第２の乗算信号を乗算し、さらに高周波成分を除去することで、ベースバンド周波数に変換された変調信号の同相成分を示す第１信号と、当該変調信号の直交成分を示す第２信号と、を生成する周波数変換部と、
前記第１信号及び前記第２信号に基づいて、復調信号を生成する復調信号生成部と、
前記復調信号に基づいて、前記第１乗算信号及び前記第２乗算信号の前記乗算周波数を設定するための設定信号を生成し、当該設定信号を前記周波数変換部に入力する周波数制御部と、を備え、
前記復調信号生成部が、
互いにほぼ直交する第１及び第２のリファレンス信号を生成する発振器と、
前記第１信号と前記第１リファレンス信号との位相比較を行って、比較結果に応じた位相差を示す第１位相差信号を生成する第１位相比較器と、
前記第２信号と前記第２リファレンス信号との位相比較を行って、比較結果に応じた位相差を示す第２位相差信号を生成する第２位相比較器と、
前記第２位相差信号から前記第１位相差信号を減算し、合成位相差信号を生成する合成部と、を備え、
前記合成部で生成される信号を前記復調信号として出力するとともに、前記発振器への入力として用いることを特徴とする信号処理装置。
【請求項２】
前記周波数制御部が、前記周波数変換部に入力される信号の周波数とほぼ等しい前記乗算周波数を設定する前記設定信号を生成することを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記復調信号生成部の前記合成部が、前記合成位相差信号の高周波成分を除去するフィルタをさらに備え、
前記フィルタにより高周波成分が除去された信号を前記復調信号として前記復調信号生成部から出力し、
前記復調信号が、前記発振器への入力として用いられることを特徴とする請求項１または請求項２に記載の信号処理装置。
【請求項４】
前記周波数制御部が、
前記復調信号の値に応じて周波数が決定される三角波状の信号である設定用信号を生成する設定用信号生成部と、
前記設定用信号の周波数に基づいて前記設定信号を生成する設定信号生成部と、
を備えることを特徴とする請求項１〜請求項３のいずれかに記載の信号処理装置。
【請求項５】
周波数変調された信号を復調する信号処理方法であって、
互いにほぼ直交して周波数がともに乗算周波数となる第１及び第２の乗算信号を生成する第１ステップと、
入力される信号に対して前記第１及び第２の乗算信号を乗算し、さらに高周波成分を除去することで、ベースバンド周波数に変換された変調信号の同相成分を示す第１信号と、当該変調信号の直交成分を示す第２信号と、を生成する第２ステップと、
前記第１信号及び前記第２信号に基づいて、復調信号を生成する第３ステップと、
前記復調信号に基づいて、前記第１乗算信号及び前記第２乗算信号の前記乗算周波数を設定するための設定信号を生成する第４ステップと、を備え、
前記第３ステップが、
互いにほぼ直交する第１及び第２のリファレンス信号を生成する第５ステップと、
前記第１信号と前記第１リファレンス信号との位相比較を行って、比較結果に応じた位相差を示す第１位相差信号を生成する第６ステップと、
前記第２信号と前記第２リファレンス信号との位相比較を行って、比較結果に応じた位相差を示す第２位相差信号を生成する第７ステップと、
前記第２位相差信号から前記第１位相差信号を減算し、合成位相差信号を生成する第８ステップと、を備え、
前記第８ステップで生成される信号を前記復調信号とするとともに、当該復調信号が、前記第５ステップで前記第１リファレンス信号および前記第２リファレンス信号を生成する際に用いられ、
前記第４ステップで生成される前記設定信号が、前記第１ステップで前記第１及び第２乗算信号の前記乗算周波数を設定する際に用いられることを特徴とする信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数変調された変調信号を復調する信号処理装置及び信号処理方法に関する。
【背景技術】
【０００２】
従来、周波数変調（ＦＭ：Frequency Modulation）された変調信号を位相同期ループ（以下、ＰＬＬ（Phase Locked Loop）とする）方式を用いて復調する復調装置が提案されている（特許文献１参照）。従来の復調装置の構成について図面を参照して説明する。図１２は、従来の復調装置を示すブロック図である。
【０００３】
図１２に示すように、復調装置１００は、周波数変調されたアナログの信号をデジタルの信号に変換するＡＤＣ（Analog Digital Converter）１０１と、ＡＤＣ１０１から出力されるデジタルの信号をベースバンド周波数の信号に周波数変換して互いに直交する信号（同相成分を示すＩ信号及び直交成分を示すＱ信号）を出力するＤＤＣ（Digital Down Converter）１０２と、ＤＤＣ１０２から出力されるＩ信号及びＱ信号のそれぞれのゲインを調整するＡＧＣ（Automatic Gain Control）１０３と、ＡＧＣ１０３から出力されるＩ信号及びＱ信号のそれぞれに対してノイズ低減などの各種処理を施す各種処理部１０４と、ノイズ低減処理部１０４から出力されるＩ信号及びＱ信号をキャリア周波数ｆを用いて合成して高周波数の信号に変換するＤＵＣ（Digital Up Converter）１０５と、ＤＵＣ１０５から出力される信号を検波して復調信号を得るＰＬＬ（Phase Locked Loop）１０６と、を備える。
【０００４】
ＤＵＣ１０５の構成について図面を参照して説明する。図１３は、ＤＵＣの構成を示すブロック図である。なお、図１３ではＩ信号をｃｏｓ（δ）、Ｑ信号をｓｉｎ（δ）で表す。
【０００５】
図１３に示すように、ＤＵＣ１０５は、三角波状の信号を出力する位相信号供給部１０５ａと、位相信号供給部１０５ａから出力される信号（位相信号）に基づいた余弦波の信号ｃｏｓ（ｆ）を出力するｃｏｓ出力部１０５ｂと、位相信号供給部１０５ａから出力される信号（位相信号）に基づいた正弦波の信号ｓｉｎ（ｆ）を出力するｓｉｎ出力部１０５ｃと、Ｉ信号ｃｏｓ（δ）とｃｏｓ出力部１０５ｂから出力される信号ｃｏｓ（ｆ）とを乗算して出力する乗算器１０５ｄと、Ｑ信号ｓｉｎ（δ）とｓｉｎ出力部１０５ｃから出力される信号ｓｉｎ（ｆ）とを乗算して出力する乗算器１０５ｅと、乗算器１０５ｄから出力される信号ｃｏｓ（ｆ）ｃｏｓ（δ）から乗算器１０５ｅから出力される信号ｓｉｎ（ｆ）ｓｉｎ（δ）を減算して出力する減算器１０５ｆと、を備える。なお、減算器１０５ｆから出力される信号は、ｃｏｓ（ｆ）ｃｏｓ（δ）−ｓｉｎ（ｆ）ｓｉｎ（δ）＝ｃｏｓ（ｆ＋δ）となる。そして、この信号がＤＵＣ１０５から出力される信号となる。
【０００６】
ＰＬＬ１０６の構成について図面を参照して説明する。図１４は、ＰＬＬの構成を示すブロック図である。なお、図１４では説明を簡単にするために、上述のＤＵＣ１０５から出力される信号を２×ｃｏｓ（ｆ＋δ）とする。
【０００７】
図１４に示すように、ＰＬＬ１０６は、ＤＵＣ１０５から出力される信号２×ｃｏｓ（ｆ＋δ）とリファレンス信号に基づいて比較信号を生成する位相比較器１０６ａと、位相比較器１０６ａから出力される比較信号の高周波成分を除去することで復調信号を生成するループフィルタ１０６ｂと、ループフィルタ１０６ｂから出力される復調信号に基づいてリファレンス信号を生成するＮＣＯ（数値制限発振器：Numerical Controlled Oscillator）１０６ｃと、を備える。
【０００８】
ＮＣＯ１０６ｃは、ループフィルタ１０６ｂから出力される復調信号に応じたリファレンス信号ｓｉｎ（ｆ＋α）を生成し、位相比較器１０６ａに入力する。位相比較器１０６ａは、ＤＣＵ１０５から出力される信号２×ｃｏｓ（ｆ＋δ）とＮＣＯ１０６ｃから出力されるリファレンス信号ｓｉｎ（ｆ＋α）との位相比較（乗算）を行って、比較信号２×ｃｏｓ（ｆ＋δ）×ｓｉｎ（ｆ＋α）を出力する。なお、この比較信号２×ｃｏｓ（ｆ＋δ）×ｓｉｎ（ｆ＋α）は、下記式（１）のように変形することが可能である。
【０００９】
２×ｃｏｓ（ｆ＋δ）×ｓｉｎ（ｆ＋α）
＝ｓｉｎ（２ｆ＋α＋δ）＋ｓｉｎ（α−δ）    ・・・（１）
【００１０】
ループフィルタ１０６ｂは、位相比較器１０６ａから出力される上記式（１）の比較信号から、高周波成分（ｓｉｎ（２ｆ＋α＋δ））を除去する。これにより、ループフィルタ１０６ｂからｓｉｎ（α−δ）となる信号が出力される。また、この信号ｓｉｎ（α−δ）が、ＰＬＬ１０６から出力される復調信号となる。
【００１１】
周波数変調されたＦＭ波は、周波数が絶えず変化するものとなる。この変化は、ＰＬＬ１０６に入力される信号２×ｃｏｓ（ｆ＋δ）のδとして現れる。ＰＬＬ１０６は、入力される信号２×ｃｏｓ（ｆ＋δ）の周波数とＮＣＯ１０６ｃが出力するリファレンス信号ｓｉｎ（ｆ＋α）との位相差を検出して、位相差に応じた電圧の変化（振幅の変化）を有する復調信号ｓｉｎ（α−δ）を生成する。
【００１２】
【特許文献１】特開２００２−１５１９６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述の復調装置１００では、ＰＬＬ１０６に入力される信号２×ｃｏｓ（ｆ＋δ）が、キャリア周波数ｆを用いて変調された高周波数の信号となる。よって、ＰＬＬ１０６において十分な性能を得るために、高速の処理機能（例えば、サンプリング周波数ｆｓがキャリア周波数ｆの２倍以上）が必要となる。そのため、例えばハードウェアで動作させる場合、消費電力が大きくなる問題が生じる。一方、ＰＬＬ１０６をソフトウェアによって構成する場合、高性能の演算処理が必要となるため、実装コストが大きくなることが問題となる。
【００１４】
特に、上記のＰＬＬ１０６のような復調回路を、ＡＬＵアレイを用いたリコンフィギュラブル回路（例えば、特開２００５−２７５６９８号公報など）を用いて実現する場合に問題となる。このようなリコンフィギュラブル回路は、高い周波数で動作することができない。そのため、実現すること自体が困難となることが問題となる。
【００１５】
また、ＦＭ波の変調成分を精度良く抽出して復調信号を生成することも課題となっている。具体的には、上記のＤＤＣ１０２においてＩ信号及びＱ信号を生成する際に、変調成分以外の不要な成分（例えば、直流成分）が残留することが課題となる。このような不要な成分が存在するＩ信号及びＱ信号から生成される復調信号を再生等する場合、再生され
る信号（例えば、音や映像）が劣化したものとなる。
【００１６】
そこで、本発明は、ＰＬＬ方式を用いて復調を実行する際、消費電力を低減し、かつ実装コストを抑制することが可能であり、また入力される信号から精度良く変調成分を抽出することを可能とする信号処理装置及び信号処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明における信号処理装置は、周波数変調された信号を復調する信号処理装置であって、互いにほぼ直交して周波数がともに乗算周波数となる第１及び第２の乗算信号を生成し、かつ、入力される信号に対して前記第１及び第２の乗算信号を乗算し、さらに高周波成分を除去することで、ベースバンド周波数に変換された変調信号の同相成分を示す第１信号と、当該変調信号の直交成分を示す第２信号と、を生成する周波数変換部と、前記第１信号及び前記第２信号に基づいて、復調信号を生成する復調信号生成部と、前記復調信号に基づいて、前記第１乗算信号及び前記第２乗算信号の前記乗算周波数を設定するための設定信号を生成し、当該設定信号を前記周波数変換部に入力する周波数制御部と、を備え、前記復調信号生成部が、互いにほぼ直交する第１及び第２のリファレンス信号を生成する発振器と、前記第１信号と前記第１リファレンス信号との位相比較を行って、比較結果に応じた位相差を示す第１位相差信号を生成する第１位相比較器と、前記第２信号と前記第２リファレンス信号との位相比較を行って、比較結果に応じた位相差を示す第２位相差信号を生成する第２位相比較器と、前記第２位相差信号から前記第１位相差信号を減算し、合成位相差信号を生成する合成部と、を備え、前記合成部で生成される信号を前記復調信号として出力するとともに、前記発振器への入力として用いることを特徴とする。
【００１８】
このように構成すると、ベースバンド周波数である第１信号及び第２信号が、別々に第１リファレンス信号及び第２リファレンス信号と位相比較されることとなる。また、復調信号に基づいて、第１乗算信号及び第２乗算信号の乗算周波数が設定されることとなる。
【００１９】
なお、以下の実施形態では、周波数変換部の一例としてＤＤＣを挙げ、復調信号生成部の一例としてＰＬＬを挙げ、周波数制御部の一例としてＡＦＣ及びＡＦＣ用信号生成部を挙げて、それぞれ説明している。さらに、発振器の一例としてＮＣＯを挙げ、第１及び第２位相比較器の一例として乗算器を挙げ、合成部の一例として減算器を挙げて、それぞれ説明している。
【００２０】
また、上記構成の信号処理装置において、前記周波数制御部が、前記周波数変換部に入力される信号の周波数とほぼ等しい前記乗算周波数を設定する設定信号を生成することとしても構わない。
【００２１】
このように構成すると、周波数変換部に入力される信号の周波数と乗算周波数とのずれに起因する成分が、第１信号及び第２信号に重畳することを効果的に抑制することが可能となる。
【００２２】
また、上記構成の信号処理装置において、前記復調信号生成部の前記合成部が、前記合成位相差信号の高周波成分を除去するフィルタをさらに備え、前記フィルタにより高周波成分が除去された信号を前記復調信号として前記復調信号生成部から出力し、前記復調信号が、前記発振器への入力として用いられることとしても構わない。
【００２３】
なお、合成部を例えば、以下の実施形態における減算器とループフィルタとを含むものとして解釈しても構わない。
【００２４】
また、上記構成の信号処理装置において、前記周波数制御部が、前記復調信号の値に応じて周波数が決定される三角波状の信号である設定用信号を生成する設定用信号生成部と、前記設定用信号の周波数に基づいて前記設定信号を生成する設定信号生成部と、を備えることとしても構わない。
【００２５】
なお、以下の実施形態において、設定用信号生成部の一例としてＡＦＣ用信号生成部を挙げ、設定信号生成部の一例としてＡＦＣを挙げて、それぞれ説明している。
【００２６】
また、本発明の信号処理方法は、周波数変調された信号を復調する信号処理方法であって、互いにほぼ直交して周波数がともに乗算周波数となる第１及び第２の乗算信号を生成する第１ステップと、入力される信号に対して前記第１及び第２の乗算信号を乗算し、さらに高周波成分を除去することで、ベースバンド周波数に変換された変調信号の同相成分を示す第１信号と、当該変調信号の直交成分を示す第２信号と、を生成する第２ステップと、前記第１信号及び前記第２信号に基づいて、復調信号を生成する第３ステップと、前記復調信号に基づいて、前記第１乗算信号及び前記第２乗算信号の前記乗算周波数を設定するための設定信号を生成する第４ステップと、を備え、前記第３ステップが、互いにほぼ直交する第１及び第２のリファレンス信号を生成する第５ステップと、前記第１信号と前記第１リファレンス信号との位相比較を行って、比較結果に応じた位相差を示す第１位相差信号を生成する第６ステップと、前記第２信号と前記第２リファレンス信号との位相比較を行って、比較結果に応じた位相差を示す第２位相差信号を生成する第７ステップと、前記第２位相差信号から前記第１位相差信号を減算し、合成位相差信号を生成する第８ステップと、を備え、前記第８ステップで生成される信号を前記復調信号とするとともに、当該復調信号が、前記第５ステップで前記第１リファレンス信号および前記第２リファレンス信号を生成する際に用いられ、前記第４ステップで生成される前記設定信号が、前記第１ステップで前記第１及び第２乗算信号の前記乗算周波数を設定する際に用いられることを特徴とする。
【発明の効果】
【００２７】
本発明の構成とすると、ベースバンド周波数に変換された信号のまま、ＰＬＬ方式を用いて復調することが可能となる。そのため、実装する演算処理機能の動作速度を低減することが可能となる。したがって、消費電力や実装コストを抑制することが可能となる。
【００２８】
また、本発明の信号処理装置は動作速度が低減されるため、信号処理装置の全部または一部を、リコンフィギュラブル回路やＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）などによって容易に実現することが可能となる。特に、ソフトウェア処理によっても容易に実現することが可能となる。
【００２９】
また、本発明の構成とすると、復調信号に基づいて設定された乗算周波数を有する第１及び第２乗算信号によって、信号処理装置に入力される信号の周波数変換が行われる。これにより、入力される信号の周波数（例えば中間周波数）と乗算周波数とがずれることによって、第１信号及び第２信号に不要な成分（例えば、ずれに起因する直流成分）が重畳することを、容易に抑制することが可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明における信号処理装置の一例である復調装置（復調部）について、図面を参照して説明する。最初に、この復調装置（復調部）を備える受信装置の構成例及び動作例について図面を参照して説明する。
【００３１】
＜＜受信装置＞＞
図１は、受信装置の構成例の概略を示すブロック図である。図１に示すように、受信装置１は、空間を伝播するＦＭ変調された無線信号（例えば、ラジオ放送などの放送信号）を受信するアンテナ２と、アンテナ２で受信した受信信号から所望の周波数帯域の信号を取得して出力するチューナ部３と、チューナ部３から出力される信号を復調して出力する復調部４と、復調部４から出力される信号（復調信号）に基づいてスピーカなどの再生装置（不図示）で再生可能となる再生信号を生成して出力する出力部５と、を備える。
【００３２】
次に、受信装置１の動作について図１を参照して説明する。受信装置１は、アンテナ２を介して無線信号を受信する。チューナ部３は、アンテナ部２で受信された受信信号から所望の周波数帯域の信号を選択して取得し、取得した信号を出力する。また、チューナ部３は、取得した高周波数の信号をダウンコンバートして中間周波数ｆｉの信号に変換したり、信号の強度を調整したりする処理を行う。なお、高周波数の信号のまま後段の復調部４に出力することとしても構わないが、以下では、チューナ部３において中間周波数ｆｉに周波数変換する場合について説明する。
【００３３】
復調部４は、チューナ部３から出力される信号を復調して復調信号を生成する。なお、復調部４の詳細については後述する。また、復調部４から出力される復調信号は、出力部５に入力されて再生装置などで再生可能な形式の信号である再生信号に変換される。そして、この再生信号が再生装置などに入力されることによって、音声などが再生される。
【００３４】
＜＜復調部：第１実施例＞＞
＜構成＞
次に、図１に示した復調部４（復調装置）の第１実施例の構成について図面を参照して説明する。図２は、本発明の実施形態に係る復調部の第１実施例の構成の概略を示すブロック図である。
【００３５】
図２に示すように、復調部４は、周波数変調されたアナログの入力信号をデジタルの信号に変換するＡＤＣ４１と、ＡＤＣ４１から出力されるデジタルの信号をベースバンド周波数の信号に周波数変換して互いに直交する信号（同相成分を示すＩ信号及び直交成分を示すＱ信号）を出力するＤＤＣ４２と、ＤＤＣ４２から出力されるＩ信号及びＱ信号のそれぞれのゲインを調整するＡＧＣ４３と、ＡＧＣ４３から出力されるＩ信号及びＱ信号のそれぞれに対してノイズ低減などの各種処理を施す各種処理部４４と、各種処理部４４から出力される信号を検波して復調信号を生成するＰＬＬ４５と、を備える。
【００３６】
また、図３にＤＤＣ４２の構成例を示す。図３では、ＡＤＣ４１から出力されてＤＤＣ４２に入力されるデジタルの信号を、ｃｏｓ（ｆｉ＋δ）として示している。なお、δは変調成分である。ＤＤＣ４２は、ＡＤＣ４１から入力される信号に第１乗算信号ｃｏｓ（ｆｉmul）を乗算して出力する乗算器４２ａと、ＡＤＣ４１から入力される信号に第２乗算信号ｓｉｎ（ｆｉmul）を乗算して出力する乗算器４２ｂと、乗算器４２ａから出力される信号から高周波成分を除去するＬＰＦ（Low Pass Filter）４２ｃと、乗算器４２ｂから出力される信号から高周波成分を除去するＬＰＦ４２ｄと、入力される位相信号に基づいて乗算器４２ａに第１乗算信号ｃｏｓ（ｆｉmul）を入力するｃｏｓ出力部４２ｆと、入力される位相信号に基づいて乗算器４２ｂに第２乗算信号ｓｉｎ（ｆｉmul）の信号を入力するｓｉｎ出力部４２ｇと、ｃｏｓ出力部４２ｆ及びｓｉｎ出力部４２ｇに位相信号を供給する位相信号供給部４２ｅと、を備える。なお、以下においてｆｉmulを乗算周波数と呼ぶ。また、ＬＰＦ４２ｃ，４２ｄが、高周波成分を除去した後の信号のデータを間引く、リサンプリングを行うこととしても構わない。
【００３７】
乗算器４２ａから出力される信号ｃｏｓ（ｆｉ＋δ）×ｃｏｓ（ｆｉmul）は、
１／２｛ｃｏｓ（ｆｉ＋ｆｉmul＋δ）＋ｃｏｓ（ｆｉ−ｆｉmul＋δ）｝
となる。ここで、中間周波数ｆｉ＝乗算周波数ｆｉmulであれば、
１／２｛ｃｏｓ（２ｆｉ＋δ）＋ｃｏｓ（δ）｝
となる。そのため、ＬＰＦ４２ｃからは低周波成分である１／２ｃｏｓ（δ）が出力される。
【００３８】
同様に、乗算器４２ｂから出力される信号ｃｏｓ（ｆｉ＋δ）×ｓｉｎ（ｆｉmul）は、
１／２｛ｓｉｎ（２ｆｉ＋δ）−ｓｉｎ（δ）｝
となる。そのため、ＬＰＦ４２ｄからは低周波成分である−１／２ｓｉｎ（δ）が出力される。
【００３９】
以上のようにして、Ｉ信号とＱ信号とが生成される。なお、乗算器４２ａ及び乗算器４２ｂにおいてＡＤＣ４１から出力される信号に乗算する第１乗算信号及び第２乗算信号は、位相がπ／２ずれており、周波数が略等しいものであればどのような信号であっても構わない。例えば、周波数が乗算周波数ｆｉmulとなる信号を供給する供給部と、供給部から出力される信号の位相をπ／２ずらす位相遅延部と、を備える構成としても構わない。この場合、供給部から出力される信号と、位相遅延部によって位相がπ／２だけずらされた信号と、が乗算器４２ａと乗算器４２ｂとに入力される構成としても構わない。
【００４０】
位相信号供給部４２ｅは、サンプリング周波数ｆｓとなるクロック毎に２×ｆｉ／ｆｓの値となる信号を出力する定値発生部ｃｏｎｓｔ１と、入力される信号を１クロック分遅延させて出力する遅延部ｄｅｌａｙ１と、定値発生部ｃｏｎｓｔ１から出力される信号に遅延部ｄｅｌａｙ１から出力された信号を加算して出力する加算器ａｄｄ１と、加算器ａｄｄ１から出力された信号に位相値πを乗じて出力する増幅部ｇａｉｎ１と、を備える。加算器ａｄｄ１から出力される信号は、増幅部ｇａｉｎ１の他に遅延部ｄｅｌａｙ１にも入力される。
【００４１】
増幅部ｇａｉｎ１から出力される信号が、位相信号供給部４２ｅから出力される信号となる。また、加算器ａｄｄ１から出力される信号の値はクロックの経過毎に増大する。この信号は、最小値（例えば−１）から最大値（例えば１）までの値をとる。この場合、加算器ａｄｄ１から出力される信号の値は、最小値（−１）から次第に増大する。そして、最大値（１）を超えようとする際にオーバーフローして、最小値（−１）に戻る。そのため、加算器ａｄｄ１から出力される信号は三角波状となる。
【００４２】
ＤＤＣ４２において、中間周波数ｆｉと乗算周波数ｆｉmulとが何らかの原因でずれる場合、ＬＰＦ４２ｃ，４２ｄから出力される信号に、ずれに起因した成分（例えば直流成分）が重畳する。そのため、中間周波数ｆｉと乗算周波数ｆｉmulとを精度良く一致させて、ずれに起因した成分を抑制することとすると好ましい。
【００４３】
また、図４にＰＬＬ４５の構成例を示す。図４では、各種処理部４４から出力されるＩ信号をｃｏｓ（δ）、Ｑ信号をｓｉｎ（δ）として示している。ＰＬＬ４５は、各種処理部４４から入力されるＩ信号ｃｏｓ（δ）に第１リファレンス信号ｓｉｎ（α）を乗算して出力する乗算器４５ａと、各種処理部４４から入力されるＱ信号ｓｉｎ（δ）に第２リファレンス信号ｃｏｓ（α）を乗算して出力する乗算器４５ｂと、乗算器４５ｂから出力される信号ｓｉｎ（δ）×ｃｏｓ（α）から乗算器４５ａ出力される信号ｃｏｓ（δ）×ｓｉｎ（α）を減算して出力する減算器４５ｃと、減算器４５ｃから出力される信号ｓｉｎ（δ）×ｃｏｓ（α）−ｃｏｓ（δ）×ｓｉｎ（α）（＝ｓｉｎ（δ−α））に含まれる高周波成分を除去することで復調信号ｓｉｎ（δ−α）を出力するループフィルタ４５ｄと、ループフィルタ４５ｄから出力される信号ｓｉｎ（δ−α）に基づいて乗算器４５ａ及び乗算器４５ｂに入力する第１リファレンス信号ｓｉｎ（α）及び第２リファレンス信号ｃｏｓ（α）を生成して出力するＮＣＯ４５ｅと、を備える。
【００４４】
ループフィルタ４５ｄは、減算器４５ｃから入力される信号ｓｉｎ（δ−α）に定数ｇ１を乗じて出力する増幅部ｇａｉｎ２と、入力される信号を１クロック分遅延させて出力する遅延部ｄｅｌａｙ２と、遅延部ｄｅｌａｙ２から出力される信号に定数ｇ２を乗じて出力する増幅部ｇａｉｎ３と、増幅部ｇａｉｎ２から出力される信号に増幅部ｇａｉｎ３から出力される信号を加算して遅延部ｄｅｌａｙ２に出力する加算器ａｄｄ２と、を備える。増幅部ｇａｉｎ２，ｇａｉｎ３において乗算される定数ｇ１，ｇ２は、予め設定された値でありｇ１＋ｇ２＝１を満たす。また、定数ｇ１，ｇ２は、それぞれ１より小さい正の値となる。なお、遅延部ｄｅｌａｙ２から出力される信号が、ループフィルタ４５ｄから出力される信号となり、この信号がＰＬＬ４５から出力される復調信号となる。
【００４５】
ＮＣＯ４５ｅは、ループフィルタ４５ｄから出力される復調信号の値に定数ｇ３を乗じて出力する増幅部ｇａｉｎ４と、入力される信号を１クロック分遅延させて出力する遅延部ｄｅｌａｙ３と、増幅部ｇａｉｎ４から出力される信号の値に遅延部ｄｅｌａｙ３から出力される信号の値を加算して出力する加算器ａｄｄ３と、加算器ａｄｄ３から出力される信号に基づいて、一周期分（２π）のインデックスアドレスを生成して出力するインデックス生成部ｉｎｄｅｘ１と、インデックス生成部ｉｎｄｅｘ１から出力されるインデックスアドレスに応じて第１リファレンス信号ｓｉｎ（α）を生成して出力するＲＯＭ（ｓｉｎ）Ｒ１と、インデックス生成部ｉｎｄｅｘ１から出力されるインデックスアドレスに応じて第２リファレンス信号ｃｏｓ（α）を生成して出力するＲＯＭ（ｃｏｓ）Ｒ２と、を備える。加算器ａｄｄ３から出力される信号は、インデックス生成部ｉｎｄｅｘ１の他に遅延部ｄｅｌａｙ３にも入力される。
【００４６】
増幅部ｇａｉｎ４において乗算される定数ｇ３は、予め設定された値である。例えば、０．７５などの１より小さい正の値となる。ＲＯＭ（ｓｉｎ）Ｒ１は、インデックス生成部ｉｎｄｅｘ１から出力されるインデックスアドレスに応じた位相差成分を示す正弦波の信号を、第１リファレンス信号として出力する。ＲＯＭ（ｃｏｓ）Ｒ２は、インデックス生成部ｉｎｄｅｘ１から出力されるインデックスアドレスに応じた位相差成分を示す余弦波の信号を、第２リファレンス信号として出力する。なお、ＲＯＭ（ｓｉｎ）Ｒ１やＲＯＭ（ｃｏｓ）Ｒ２には、正弦波関数の数値や余弦波関数の数値が予め記録されているものとする。
【００４７】
ＮＣＯ４５ｅは、起動開始時などの信号が入力されない場合、自走周波数と呼ばれる周波数の信号が出力される。そのため、初めはＰＬＬ４５に入力される信号に対して、ＮＣＯ４５ｅから出力される信号が同期していない。しかしながら、次第にＮＣＯ４５ｅから出力される信号の周波数が、ＰＬＬ４５に入力される信号の周波数に近づき、同期がとられる。
【００４８】
また、ＮＣＯ４５ｅは、ループフィルタ４５ｄから出力される復調信号の値が“＋”である場合、出力される第１リファレンス信号ｓｉｎ（α）及び第２リファレンス信号ｃｏｓ（α）の周波数が高いものとなる。一方、ループフィルタ４５ｄから出力される復調信号の値が“−”である場合、出力される第１リファレンス信号ｓｉｎ（α）及び第２ファレンス信号ｃｏｓ（α）の周波数が低いものとなる。さらに、ループフィルタ４５ｄから出力される信号が“０（ゼロ）”で継続している場合、即ちＰＬＬ４５において同期状態（ロック状態）が継続している場合、前回出力した周波数となる第１リファレンス信号及び第２リファレンス信号を繰り返し出力する。
【００４９】
なお、ＲＯＭ（ｓｉｎ）Ｒ１及びＲＯＭ（ｃｏｓ）Ｒ２を、説明の便宜上別のＲＯＭとして示したが、同一のＲＯＭとしても構わない。また、この場合、同一のＲＯＭから正弦波及び余弦波の信号が出力される構成としても構わないし、一方の信号のみを出力するとともに、位相をずらすことで他方の信号を生成する構成としても構わない。
【００５０】
また、変調成分を示すδや、ＮＣＯ４５ｅの出力信号の位相を示すαは、時間（ｔ）に応じて変動する関数である。よって、詳細にはδ（ｔ）、α（ｔ）と示しても構わない。
【００５１】
＜動作＞
次に、復調部４の動作について図面を参照して説明する。図５は、本発明の実施形態における復調部の第１実施例の動作を示すフローチャートである。また、以下の復調部４の動作の説明において、図１〜図４を適宜参照することとする。
【００５２】
図５に示すように、復調部４は、まずチューナ部３から入力される信号を取得する（ＳＴＥＰ１）。次に、取得した信号をＡＤＣ４１に入力し、アナログ信号からデジタル信号へと変換する（ＳＴＥＰ２）。また、ＳＴＥＰ２で生成したデジタル信号を、ＤＤＣ４２に入力する。
【００５３】
ＤＤＣ４２は、入力される信号をベースバンド周波数の信号に変換する（ＳＴＥＰ３）。このとき、まず乗算器４２ａ，４２ｂが、ＡＤＣ４１から入力される信号に対して第１乗算信号ｃｏｓ（ｆｉmul）と第２乗算信号ｓｉｎ（ｆｉmul）とのそれぞれを乗算する。そして、ＬＰＦ４２ｃ，４２ｄが、乗算後のそれぞれの信号から高周波成分を除去することで、Ｉ信号及びＱ信号を生成する。
【００５４】
ＳＴＥＰ３で生成されるＩ信号及びＱ信号に対して、ＡＧＣ４３や各種処理部４４などが、各種処理を施す（ＳＴＥＰ４）。具体的に例えば、ＡＧＣ４３が、Ｉ信号及びＱ信号のそれぞれのゲイン（強度）を所定の大きさに調整する処理を行う。また、各種処理部４４が、Ｉ信号及びＱ信号のそれぞれに含まれるノイズを低減する処理を行う。
【００５５】
ＳＴＥＰ４で各種処理されたＩ信号及びＱ信号は、ＰＬＬ４５に入力される。そして、乗算器４５ａがＩ信号に第１リファレンス信号ｓｉｎ（α）を乗算することで、第１位相差信号を生成する。同様に、乗算器４５ｂがＱ信号に第２リファレンス信号ｃｏｓ（α）を乗算することで、第２位相差信号を生成する（ＳＴＥＰ５）。そして、減算器４５ｃが、生成された第２位相差信号から第１位相差信号を減算することによって、合成位相差信号を生成する（ＳＴＥＰ６）。
【００５６】
そして、ＳＴＥＰ６で生成された合成位相差信号に含まれる高周波成分をループフィルタ４５ｄが除去して、復調信号を生成する（ＳＴＥＰ７）。生成された復調信号は復調部４の出力信号となり、例えば後段の出力部５に出力される。
【００５７】
また、復調部４の動作を終了するか否かの確認を行う（ＳＴＥＰ８）。復調部４の動作を終了しない場合（ＳＴＥＰ８、ＮＯ）、ＮＣＯ４５ｅがループフィルタ４５ｄから出力される復調信号に基づいて第１リファレンス信号ｓｉｎ（α）及び第２リファレンス信号ｃｏｓ（α）を生成する（ＳＴＥＰ９）。そして、ＳＴＥＰ１に戻り、次に入力される信号を取得する。なお、復調部４が次の信号を処理する際に、ＳＴＥＰ９において生成した第１リファレンス信号ｓｉｎ（α）及び第２リファレンス信号ｃｏｓ（α）を利用する。具体的には、ＳＴＥＰ５において第１位相差信号及び第２位相差信号を生成する際に用いる。
【００５８】
一方、復調部４の動作を終了する場合は（ＳＴＥＰ８、ＹＥＳ）、終了する。
【００５９】
＜作用・効果＞
復調部４によれば、ＰＬＬ４５にベースバンド周波数（例えば、２０ｋＨｚ）のＩ信号及びＱ信号が入力される。また、Ｉ信号に第１リファレンス信号を乗算することで第１位相差信号が生成され、Ｑ信号に第２リファレンス信号を乗算することで第２位相差信号を生成する。そして、第２位相差信号から第１位相差信号を減算することによって合成位相差信号が生成され、ループフィルタ４５ｄを介して復調信号が生成される。
【００６０】
このように、ＰＬＬ４５では、ベースバンド周波数の信号であるＩ信号及びＱ信号を直接的に（キャリア周波数ｆで変調せずに）利用して、ＰＬＬ方式の復調を行うことが可能となる。そのため、従来技術であればループフィルタ４５ｄやＮＣＯ４５ｅなどにおいて１．４〜８ＭＨｚ程度の処理速度が必要であったところを、大きく低減（例えば、３５０〜７００ｋＨｚ程度に低減）することが可能となる。したがって、消費電力を低減することが可能となる。さらに、高速の処理機能を実現させるための回路を実装する必要がなくなるため、簡素な回路で足りるようになる。そのため、回路の実装コストを抑制することが可能となる。
【００６１】
また、ＰＬＬ４５は、ベースバンド周波数に変換されたＩ信号及びＱ信号に対してＰＬＬ方式による復調処理を行う。そのため、従来技術よりも処理速度を低減していながら、従来技術と同様の方法で復調処理を行うことが可能となる。したがって、従来技術に係るＰＬＬ１０６（図１４参照）と同等の品質を確保することが可能となる。
【００６２】
また、ＰＬＬ４５は、上述のように動作周波数を抑制したものとなるため、リコンフィギュラブル回路（リコンフィギュラブルプロセッサ）上でソフトウェアによって構成することも可能である。
【００６３】
リコンフィギュラブル回路は、例えば、特開２００５−２７５６９８号公報に開示されるように、ハードウェアを動的に再構成することが可能であり、近年、様々な分野で開発が進められている。このようなリコンフィギュラブル回路によれば、回路の変更を瞬時に行うことが可能となる。そのため、このリコンフィギュラブル回路による信号処理装置を、あるときは上述のようなＦＭ受信装置（特に復調部４）として、あるときはＡＭ（Amplitude Modulation）信号を受信するＡＭ受信装置として、あるいは１セグメントの放送信号を受信するいわゆるワンセグ受信装置や、その他の受信装置として、瞬時に切り替えて使用することができる。したがって、これらの全体の機能を実現するそれぞれの専用回路を設けることが不要となるため、回路規模を小さいものとすることが可能となる。なお、本実施形態に係るＰＬＬ４５を、周波数シンセサイザ、モータの制御回路などの他の装置において適用することとしても構わない。
【００６４】
＜＜復調部：第２実施例＞＞
＜構成＞
次に、上述した復調部の第２実施例の構成について図面を参照して説明する。図６は、本発明の実施形態に係る復調部の第２実施例の構成の概略を示すブロック図である。なお、以下に説明する復調部の第２実施例とは、上述した復調部４の一部を変形したものである。そのため、図６に示す第２実施例の復調部４ａについて、上述した第１実施例の復調部４と同様となる部分については、同じ符号を付してその詳細な説明については省略する。
【００６５】
図６に示すように、復調部４ａは、ＡＤＣ４１と、ＤＤＣ４２１と、ＡＧＣ４３と、各種処理部４４と、ＰＬＬ４５１と、を備える。また、ＰＬＬ４５１から出力されるＡＦＣ（Automatic Frequency Control）用信号に基づいてＡＦＣ信号を生成してＤＤＣ４２１に入力するＡＦＣ４６を備える。なお、ＡＦＣ４６の詳細については後述する。
【００６６】
図７に、ＰＬＬ４５１の構成例を示す。図７においても図４と同様に、各種処理部４４から出力されるＩ信号をｃｏｓ（δ）、Ｑ信号をｓｉｎ（δ）として示している。ＰＬＬ４５１は、乗算器４５ａと、乗算器４５ｂと、減算器４５ｃと、ループフィルタ４５ｄと、ＮＣＯ４５ｅと、を備える。本例のＰＬＬ４５１は、ループフィルタから出力される復調信号に基づいてＡＦＣ用信号を生成して出力するＡＦＣ用信号生成部４５ｆを、さらに備える。
【００６７】
ＡＦＣ用信号生成部４５ｆは、ループフィルタ４５ｄから出力される復調信号の値に定数ｇ４を乗じて出力する増幅部ｇａｉｎ５と、サンプリング周波数ｆｓとなるクロック毎に２×ｆｉ／ｆｓの値となる信号を出力する定値発生部ｃｏｎｓｔ２と、入力される信号を１クロック分遅延させて出力する遅延部ｄｅｌａｙ４と、増幅部ｇａｉｎ４から出力される信号の値と遅延部ｄｅｌａｙ４から出力される信号の値と定値発生部ｃｏｎｓｔ２から出力される値とを加算して遅延部ｄｅｌａｙ４に出力する加算器ａｄｄ４と、を備える。遅延部ｄｅｌａｙ４から出力される信号は、加算器ａｄｄ４に出力されるだけでなく、ＡＦＣ用信号としてＡＦＣ４６にも出力される。
【００６８】
増幅部ｇａｉｎ５において乗算される定数ｇ４は、予め設定された値である。例えば、１より小さい正の値としても構わない。また、遅延部ｄｅｌａｙ４から出力される信号の値はクロックの経過毎に増大する。この信号は、最小値（例えば−１）から最大値（例えば１）までの値をとる。この場合、遅延部ｄｅｌａｙ４から出力される信号の値は、最小値（−１）から次第に増大する。そして、最大値（１）を超えようとする際にオーバーフローして、最小値（−１）に戻る。そのため、遅延部ｄｅｌａｙ４から出力される信号は三角波状となる。
【００６９】
ここで、ループフィルタ４５ｄから出力される信号の値が“＋”である場合、加算器ａｄｄ４にクロック毎に入力される信号の値の和が大きいものとなる。そのため、オーバーフローするまでの時間が短くなり、ＡＦＣ用信号の周波数が高くなる。一方、ループフィルタ４５ｄから出力される信号の値が“−”である場合、加算器ａｄｄ４にクロック毎に入力される信号の値の和が小さいものとなる。そのため、オーバーフローするまでの時間が長くなり、ＡＦＣ用信号の周波数が低くなる。
【００７０】
ＰＬＬ４５１から出力される復調信号とＡＦＣ用信号との具体例を、図８及び図９に示す。図８は、中間周波数が規定の値（１０．７ＭＨｚ）となる場合の一例であり、図９は、中間周波数が規定の値（１０．７ＭＨｚ）からずれている（１０．８ＭＨｚとなる）場合の一例を示している。なお、図８（ａ）及び図９（ａ）のそれぞれが復調信号を示すグラフであり、図８（ｂ）及び図９（ｂ）のそれぞれがＡＦＣ用信号を示すグラフである。また、図８（ａ），（ｂ）及び図９（ａ），（ｂ）に示すグラフの横軸は時間であり、縦軸はそれぞれの信号の値である。なお、図８（ａ）と図９（ａ）とは同じ時間ｔ１の間に発生する復調信号を示したものであり、図８（ｂ）と図９（ｂ）とは同じ時間ｔ２の間に発生するＡＦＣ用信号を示したものである。
【００７１】
図８及び図９に示すように、ＰＬＬ４５１から出力される復調信号（ループフィルタ４５ｄから出力される信号）の値が大きい図９の場合のＡＦＣ用信号の方が、図８の場合のＡＦＣ用信号の周波数よりも高いものとなる。
【００７２】
上述のように、ＤＤＣ４２１において中間周波数ｆｉと乗算周波数ｆｉmulとがずれていれば、復調信号にずれに起因した成分が重畳する（図９参照）。ＡＦＣ用信号生成部４５ｆは、このずれに起因した成分に応じた周波数となるＡＦＣ用信号を生成し、当該信号をＡＦＣ４６に出力する。ＡＦＣ４６は、ＡＦＣ用信号の周波数を計数する（例えば、上記のように最小値−１、最大値１となる信号であれば、ゼロクロスする回数を計数する）ことによって、復調信号の状態を確認する。即ち、中間周波数ｆｉと乗算周波数ｆｉmulとのずれの大きさを確認する。そして、このずれを補正するために、ＡＦＣ４６はずれの大きさに応じた値となるＡＦＣ信号を生成し、ＤＤＣ４２１に出力する。
【００７３】
また、図１０にＤＤＣ４２１の構成例を示す。図１０においても図３と同様に、ＡＤＣ４１から出力されるデジタルの信号を、ｃｏｓ（ｆｉ＋δ）として示している。ＤＤＣ４２１は、乗算器４２ａと、乗算器４２ｂと、ＬＰＦ４２ｃと、ＬＰＦ４２ｄと、を備える。本例のＤＤＣ４２１は、図３に示した位相信号供給部４２ｅ、ｃｏｓ出力部４２ｆ及びｓｉｎ出力部４２ｇの代わりに、ＮＣＯ４２ｈを備える。なお、本例のＤＤＣ４２１では、ＮＣＯ４２ｈを、図４に示したＰＬＬ４５に備えられるＮＣＯ４５ｅと同様の構成としている。
【００７４】
ＮＣＯ４２ｈは、ＡＦＣ４６から出力されるＡＦＣ信号の値に定数ｇ５を乗じて出力する増幅部ｇａｉｎ６と、入力される信号を１クロック分遅延させて出力する遅延部ｄｅｌａｙ５と、増幅部ｇａｉｎ６から出力される信号の値に遅延部ｄｅｌａｙ５から出力される信号の値を加算して出力する加算器ａｄｄ５と、加算器ａｄｄ５から出力される信号に基づいて、一周期分（２π）のインデックスアドレスを生成して出力するインデックス生成部ｉｎｄｅｘ２と、インデックス生成部ｉｎｄｅｘ２から出力されるインデックスアドレスに応じて第１乗算信号ｃｏｓ（ｆｉmul）を生成して出力するＲＯＭ（ｃｏｓ）Ｒ３と、インデックス生成部ｉｎｄｅｘ２から出力されるインデックスアドレスに応じて第２乗算信号ｓｉｎ（ｆｉmul）を生成して出力するＲＯＭ（ｓｉｎ）Ｒ４と、を備える。なお、加算器ａｄｄ５から出力される信号は、インデックス生成部ｉｎｄｅｘ２の他に遅延部ｄｅｌａｙ５にも入力される。
【００７５】
増幅部ｇａｉｎ６において乗算される定数ｇ５は、予め設定された値である。例えば、１より小さい正の値としても構わない。また、ＲＯＭ（ｃｏｓ）Ｒ３は、インデックス生成部ｉｎｄｅｘ２から出力されるインデックスアドレスに応じた乗算周波数ｆｉmulの余弦波の信号である第１乗算信号ｃｏｓ（ｆｉmul）を出力する。ＲＯＭ（ｓｉｎ）Ｒ４は、インデックス生成部ｉｎｄｅｘ２から出力されるインデックスアドレスに応じた乗算周波数ｆｉmulの正弦波の信号となる第２乗算信号ｓｉｎ（ｆｉmul）を出力する。なお、ＲＯＭ（ｃｏｓ）Ｒ３やＲＯＭ（ｓｉｎ）Ｒ４には、正弦波関数の数値や余弦波関数の数値が予め記録されているものとする。
【００７６】
本例のＤＤＣ４２１では、ＡＦＣ４６から、中間周波数ｆｉと乗算周波数ｆｉmulとのずれを補正するＡＦＣ信号が入力される。ＮＣＯ４２ｈは、入力されるＡＦＣ信号に応じた乗算周波数ｆｉmulとなる第１乗算信号及び第２乗算信号を出力する。なお、ＮＣＯ４２ｈから乗算器４２ａ，４２ｂに出力される第１乗算信号及び第２乗算信号は、位相がπ／２ずれており乗算周波数ｆｉmulが中間周波数ｆｉと略等しいものであれば、どのような信号であっても構わない。例えば、入力されるＡＦＣ信号に基づいて乗算周波数ｆｉmulが調整された乗算信号を供給する供給部と、位相をπ／２ずらす位相遅延部と、を備える構成としても構わない。この場合、供給部から出力される信号と、位相遅延部によって当該信号の位相をπ／２だけずらした信号と、が乗算器４２ａと乗算器４２ｂとに入力されることとしても構わない。
【００７７】
＜動作＞
次に、復調部４ａの動作について図面を参照して説明する。図１１は、本発明の実施形態における復調部の第２実施例の動作を示すフローチャートである。なお、図１１は、第１実施例の復調部４の動作について示した図５に相当するものであり、図５と同様となる動作（ＳＴＥＰ）については、同じ番号を付し、その詳細な説明については省略する。また、以下の復調部４ａの動作の説明において、図６〜図１０を適宜参照することとする。
【００７８】
図１１に示すように、復調部４ａは、まず入力される信号を取得し（ＳＴＥＰ１）、アナログ信号からデジタル信号へと変換する（ＳＴＥＰ２）。そして、生成されたデジタル信号をＤＤＣ４２１に入力する。
【００７９】
ＤＤＣ４２１は、入力される信号をベースバンド周波数の信号に変換する（ＳＴＥＰ３ａ）。このとき、まず乗算器４２ａ，４２ｂが、ＡＤＣ４１から入力される信号に第１乗算信号ｃｏｓ（ｆｉmul）と第２乗算信号ｓｉｎ（ｆｉmul）とのそれぞれを乗算する。第１乗算信号ｃｏｓ（ｆｉmul）及び第２乗算信号ｓｉｎ（ｆｉmul）の乗算周波数ｆｉmulは、上述のようにＡＦＣ４６やＮＣＯ４２ｈによって制御されたものとなる。そして、ＬＰＦ４２ｃ，４２ｄが、乗算後のそれぞれの信号から高周波成分を除去することで、Ｉ信号及びＱ信号を生成する。
【００８０】
ＳＴＥＰ３で生成されるＩ信号及びＱ信号に対して、ＡＧＣ４３や各種処理部４４などが、各種処理を施す（ＳＴＥＰ４）。そして、ＳＴＥＰ４で各種処理されたＩ信号及びＱ信号は、ＰＬＬ４５１に入力される。ＰＬＬ４５１では、乗算器４５ａがＩ信号に第１リファレンス信号ｓｉｎ（α）を乗算することで第１位相差信号を生成し、乗算器４５ｂがＱ信号に第２リファレンス信号ｃｏｓ（α）を乗算することで第２位相差信号を生成する（ＳＴＥＰ５）。そして、減算器４５ｃが、生成された第２位相差信号から第１位相差信号を減算することによって、合成位相差信号を生成する（ＳＴＥＰ６）。また、ＳＴＥＰ６で生成された合成位相差信号の高周波成分をループフィルタ４５ｄが除去して、復調信号を生成する（ＳＴＥＰ７）。
【００８１】
また、復調部４ａの動作を終了するか否かの確認を行う（ＳＴＥＰ８）。復調部４ａの動作を終了しない場合（ＳＴＥＰ８、ＮＯ）、ＮＣＯ４５ｅがループフィルタ４５ｄから出力される復調信号に基づいて第１リファレンス信号ｓｉｎ（α）及び第２リファレンス信号ｃｏｓ（α）を生成する（ＳＴＥＰ９）。
【００８２】
さらに、ＡＦＣ用信号生成部４５ｆが、入力される復調信号に基づいてＡＦＣ用信号を生成する。そして、ＡＦＣ４６がＡＦＣ用信号に基づいてＡＦＣ信号を生成し、ＮＣＯ４２ｈが乗算周波数ｆｉmulを設定する（ＳＴＥＰ１０）。ＳＴＥＰ１０で設定される乗算周波数ｆｉmulとなる第１乗算信号ｃｏｓ（ｆｉmul）及び第２乗算信号ｓｉｎ（ｆｉmul）は、ＳＴＥＰ３ａにおいて乗算器４２ａ，４２ｂがＡＤＣ４１から入力される信号に乗算する信号として用いられる。
【００８３】
そして、ＳＴＥＰ１に戻り、次に入力される信号を取得する。なお、復調部４ａが次に入力される信号を処理する際に、ＳＴＥＰ９において生成した第１リファレンス信号ｓｉｎ（α）及び第２リファレンス信号ｃｏｓ（α）を利用する。具体的には、ＳＴＥＰ５において第１位相差信号及び第２位相差信号を生成する際に用いる。
【００８４】
一方、復調部４ａの動作を終了する場合は（ＳＴＥＰ８、ＹＥＳ）、終了する。
【００８５】
＜作用・効果＞
復調部４ａによれば、ＰＬＬ４５１からＡＦＣ用信号が出力される。また、ＡＦＣ４６がＡＦＣ用信号に基づいてＡＦＣ信号を生成する。そして、ＤＤＣ４２１のＮＣＯ４２ｈが、入力されるＡＦＣ信号に基づいて乗算周波数ｆｉmulを設定する。特に、中間周波数ｆｉと略等しくなるように、乗算周波数ｆｉmulを調整して設定する。
【００８６】
このように、中間周波数ｆｉと略等しい乗算周波数ｆｉmulを設定することによって、ベースバンド周波数の信号であるＩ信号及びＱ信号に、中間周波数ｆｉと乗算周波数ｆｉmulとのずれに起因した成分が重畳することを抑制することが可能となる。
【００８７】
＜＜変形例＞＞
なお、上述した実施形態の作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、実施形態に記載されたものに限定されるものではない。また、本発明は、ここでは記載していない様々な実施の形態などを含むことはもちろんである。したがって、本発明の技術的範囲は、上述の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００８８】
例えば、上記のループフィルタ４５ｄに代えて、ローパスフィルタを用いて本願発明の「フィルタ」を実現し、これにより減算器４５ｃから出力された信号の高周波成分を除去しても構わない。
【００８９】
あるいは、減算器４５ｃから出力される信号に高周波成分が無い場合、あるいは復調信号として高周波成分が問題のない大きさである場合、ループフィルタ４５ｄ、及びローパスフィルタ等のフィルタを省略して、減算器４５ｃから出力された信号を、ＰＬＬ４５，４５１の出力信号、あるいは、ＮＣＯ４５ｅへの入力信号としても構わない。
【００９０】
また、上記のＮＣＯ４５ｅに変えて、ＶＣＯ（Voltage Controlled Oscillator）を用いて本願発明の「発振器」を実現しても構わない。あるいは、上記実施形態のＰＬＬ４５，４５１は、リコンフィギュラブル回路に代えて、ＤＳＰによって実現されることとしても構わない。
【００９１】
また、上記実施形態では、本願発明の「位相比較器」の例として乗算器４５ａ，４５ｂを挙げたが、乗算器以外の回路を用いて位相比較器を実現しても構わない。
【００９２】
また、本願発明の実施形態において、復調部４，４ａの動作を、マイコンなどの制御装置が行うこととしても構わない。さらに、このような制御装置によって実現される機能の全部または一部をプログラムとして記述し、該プログラムをプログラム実行装置（例えばコンピュータ）上で実行することによって、その機能の全部または一部を実現するようにしても構わない。
【００９３】
また、上述した場合に限らず、図２や図６の復調部４，４ａ、図３や図１０のＤＤＣ４２，４２１、図４や図７のＰＬＬ４５，４５１は、ハードウェア、或いは、ハードウェアとソフトウェアの組み合わせによって実現可能である。また、ソフトウェアを用いて復調部４，４ａやＤＤＣ４２，４２１、ＰＬＬ４５，４５１を構成する場合、ソフトウェアによって実現される部位についてのブロック図は、その部位の機能ブロック図を表すこととする。
【００９４】
以上、本発明における実施形態について説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実行することができる。
【産業上の利用可能性】
【００９５】
本発明は、周波数変調された変調信号を復調する信号処理装置及び信号処理方法に関する。特に、ＰＬＬ方式によって復調を行う信号処理装置及び信号処理方法に関する。
【図面の簡単な説明】
【００９６】
【図１】は、受信装置の構成例の概略を示すブロック図である。
【図２】は、本発明の実施形態に係る復調部の第１実施例の構成の概略を示すブロック図である。
【図３】は、ＤＤＣの構成例を示すブロック図である。
【図４】は、ＰＬＬの構成例を示すブロック図である。
【図５】は、本発明の実施形態に係る復調部の第１実施例の動作を示すフローチャートである。
【図６】は、本発明の実施形態に係る復調部の第２実施例の構成の概略を示すブロック図である。
【図７】は、ＰＬＬの構成例を示すブロック図である。
【図８】は、復調信号とＡＦＣ用信号との一例を示すグラフである。
【図９】は、復調信号とＡＦＣ用信号との一例を示すグラフである。
【図１０】は、ＤＤＣの構成例を示すブロック図である。
【図１１】は、本発明の実施形態に係る復調部の第２実施例の動作を示すフローチャートである。
【図１２】は、従来の復調装置の構成を示すブロック図である。
【図１３】は、従来の復調装置に備えられるＤＵＣの構成を示すブロック図である。
【図１４】は、従来の復調装置に備えられるＰＬＬの構成を示すブロック図である。
【符号の説明】
【００９７】
１    受信装置
２    アンテナ
３    チューナ部
４    復調部
４１  ＡＤＣ
４２，４２１  ＤＤＣ
４２ａ，４２ｂ  乗算器
４２ｃ，４２ｄ  ＬＰＦ
４２ｅ  位相信号供給部
４２ｆ  ｃｏｓ出力部
４２ｇ  ｓｉｎ出力部
４３  ＡＧＣ
４４  各種処理部
４５，４５１  ＰＬＬ
４５ａ，４５ｂ  乗算器
４５ｃ  減算器
４５ｄ  ループフィルタ
４５ｅ  ＮＣＯ
４５ｆ  ＡＦＣ用信号生成部
４６  ＡＦＣ
５    出力部
ａｄｄ１〜ａｄｄ５  加算器
ｃｏｎｓｔ１，ｃｏｎｓｔ２  定値発生部
ｄｅｌａｙ１〜ｄｅｌａｙ５  遅延部
ｇａｉｎ１〜ｇａｉｎ６  増幅部
ｉｎｄｅｘ１，ｉｎｄｅｘ２  インデックス生成部
Ｒ１〜Ｒ４  ＲＯＭ
【図１】
2010109889.tif 000003
【図２】
2010109889.tif 000004
【図３】
2010109889.tif 000005
【図４】
2010109889.tif 000006
【図５】
2010109889.tif 000007
【図６】
2010109889.tif 000008
【図７】
2010109889.tif 000009
【図８】
2010109889.tif 000010
【図９】
2010109889.tif 000011
【図１０】
2010109889.tif 000012
【図１１】
2010109889.tif 000013
【図１２】
2010109889.tif 000014
【図１３】
2010109889.tif 000015
【図１４】
2010109889.tif 000016