(57)【要約】【課題】密着性向上のために反応性金属を使用する必要がなく、且つ圧電素子層の成膜面積を制限する必要もなく、下部電極の剥離が生じないようにする。【解決手段】磁気光学効果により入射光の偏光方向に回転を与える画素を備えている磁気光学層と、各画素に個別に応力を印加する応力付与要素を備えている圧電層を具備している。磁気光学層１０は、非磁性基板１６に磁性膜からなる多数の画素１４が配列された２次元アレイ構造であり、圧電層１２は、反射膜を兼ねる下部電極２０、圧電素子層２２、上部電極２４が順に積層され、下部電極は画素列に対応するように行数分だけ並設され、上部電極は下部電極と直交する方向の画素行に対応するように列数分だけ並設され、それらが画素の部分で交差して応力付与要素を形成する。下部電極は、画素の部分では広幅で画素間及び引出し部分では狭幅となるように線幅が周期的に広狭変化する配線パターンである。【選択図】図１
2010286671.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ独立に磁化方向を設定可能で、磁気光学効果により入射光の偏光方向に回転を与える多数の画素を備えている磁気光学層と、変形することで前記の各画素に個別に応力を印加する多数の応力付与要素を備えている圧電層とを具備している空間光変調器において、
前記磁気光学層は、非磁性基板に磁性膜からなる多数の画素が縦横規則的に配列された２次元アレイ構造であり、前記圧電層は、基板側に位置し反射膜を兼ねる下部電極、圧電素子層、上部電極がその順序で積層され、下部電極は画素アレイの一方向の画素列に対応するように行数分だけ並設され、上部電極は下部電極と直交する方向の画素行に対応するように列数分だけ並設され、それらが画素の部分で交差して応力付与要素を形成するマトリックス配線方式であって、少なくとも下部電極は、画素の部分では広幅で且つ画素間及び引出し部分では狭幅となるように線幅が周期的に広狭変化する配線パターンであることを特徴とする磁気光学空間光変調器。
【請求項２】
下部電極は白金からなり、その画素に対応した広幅の部分は、画素を投影した形状と同一、もしくはそれよりも小さい相似形状である請求項１記載の磁気光学空間光変調器。
【請求項３】
上部電極も、下部電極と同様、画素の部分では広幅で且つ画素間及び引出し部分では狭幅となるように線幅が周期的に広狭変化する配線パターンである請求項１又は２記載の磁気光学空間光変調器。
【請求項４】
磁気光学層は、非磁性基板表面の画素形成位置に設けた凹部内に磁性膜が結晶成長的に基板と一体化した状態で埋設され、且つ基板表面が平坦化され、凹部間の仕切り壁により互いに磁気的に分離された画素が形成される画素埋め込み構造であって、磁性膜からなる各画素は、面垂直方向または面内方向に磁化方向をもち、下部電極と上部電極とで圧電素子層に所定の電圧を印加することにより、圧電素子層が歪み、その歪みが目的とする画素に伝播し、当該画素の内部磁気スピンを回転させることで磁気光学効果が変化するようにした請求項１乃至３のいずれかに記載の磁気光学空間光変調器。
【請求項５】
請求項１乃至４のいずれかに記載の磁気光学空間光変調器を製造する方法であって、磁気光学層の上に、下部電極を形成し、次に圧電素子層を形成し、該圧電素子層上に上部電極材料層を設けると共に全ての下部電極を短絡するように分極用パターンを設け、圧電素子層上の上部電極材料層と分極用パターンとの間に電圧を印加して分極処理を行い、その後、上部電極材料層の不要な部分を除去して上部電極を形成すると共に分極用パターンを除去する磁気光学空間光変調器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気光学効果（ファラデー効果）を利用して入射光を空間的に変調する空間光変調器に関し、更に詳しく述べると、磁気光学効果により入射光の偏光方向に回転を与える多数の画素を備えている磁気光学層と、各画素に個別に応力を印加する多数の応力付与要素を備えている圧電層とを組み合わせて構成される磁気光学空間光変調器及びその製造方法に関するものである。
【背景技術】
【０００２】
空間光変調器は、入射光の振幅、位相あるいは偏光の状態を空間的に変調する光デバイスであり、変調機能を有する多数の画素を２次元的に配列した構成となっている。このような２次元アレイ状の画素配列をもつ空間光変調器は、情報を高速で並列処理可能なことから、各種光学情報処理システムなどへの応用が期待されている。これらの分野では、大量の情報を高速で処理する必要があることから、空間光変調器としては、動作速度が大きく、また信頼性の高いものが要求されるため、近年、磁性ガーネット単結晶膜の磁気光学効果を利用する方式の研究開発が進められている。
【０００３】
ところで、従来の磁気光学空間光変調器は、電流を供給することによって画素に磁界を印加し磁化方向を制御する電流駆動方式であったが、最近、消費電力及び発熱の低減を図るべく、圧電効果を利用して各画素に個別に応力を付与可能とし、それによって画素の磁化方向を制御する電圧駆動方式が提案されている（特許文献１参照）。これは、多数の画素を含んでいる磁気光学層と、自ら変形することで各画素に応力を与える圧電層とを具備しており、該圧電層は、圧電素子層を挟み各画素に対応した位置で交差するように配置した下部電極及び上部電極を備え、磁気光学層の各画素は与えられた応力の方向に応じて磁化方向が設定される構成である。このような電圧駆動式は、電流が殆ど流れないので発熱の問題が解消し、圧電材料（ＰＺＴ）の高速動作により高フレーム速度が得られる利点がある。
【０００４】
従来、圧電層を構成する下部電極は、磁気光学層の全長にわたってほぼ画素の幅で該磁気光学層上に直接形成されている。下部電極材料としては、化学的に安定なことから現状では白金が用いられている。そのような下部電極の上に圧電素子層を積層する。圧電素子層は、圧電材料（ＰＺＴ）を成膜し、熱処理を行うことで形成される。しかし、この熱処理時に、圧電素子層で生じる応力で下部電極が磁気光学層から剥離する現象が見られ、それが良好なデバイス作製を困難にしていた。
【０００５】
剥離対策として、下部電極材料をイオン化傾向の大きい反応性金属（例えばＴｉなど）に替える方法、あるいは白金からなる下部電極と磁気光学層との間に反応性金属（例えばＴｉなど）を挟む方法が採られるが、下部電極が反射膜の機能を兼用しているため、これらの方法は採用し難い。また、圧電素子層からの応力を減らすために、圧電素子層の成膜面積を小さくする方法もあるが、パターンを積層していく工程で、数μｍの段差の存在は弊害となるため、圧電素子層の成膜は磁気光学層の全面にわたって行うのが好ましい。これらのことから、下部電極の剥離を抑制できる新たな構造の開発が必要となっている。
【０００６】
更に、この種の電圧駆動方式において、各画素を選択するためにマトリックス配線方式を採用すると、画素規模の拡大に伴い必然的に配線数が増大する。圧電素子層は分極処理を行うことが必須であり、配線数が増大すると、画素の部分毎に個別に分極処理するような方法では、作業が極めて煩瑣となり、生産性の高い手法の開発が求められている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−３１５７５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、密着性向上のために反応性金属を使用する必要がなく、且つ圧電素子層の成膜面積を制限する必要もなく、下部電極の剥離が生じないようにすることである。本発明が解決しようとする他の課題は、画素規模の拡大に伴う配線数の増大に関係なく、容易に分極処理が行えるようにすることである。
【課題を解決するための手段】
【０００９】
本発明は、それぞれ独立に磁化方向を設定可能で、磁気光学効果により入射光の偏光方向に回転を与える多数の画素を備えている磁気光学層と、変形することで前記の各画素に個別に応力を印加する多数の応力付与要素を備えている圧電層とを具備している空間光変調器において、前記磁気光学層は、非磁性基板に磁性膜からなる多数の画素が縦横規則的に配列された２次元アレイ構造であり、前記圧電層は、基板側に位置し反射膜を兼ねる下部電極、圧電素子層、上部電極がその順序で積層され、下部電極は画素アレイの一方向の画素列に対応するように行数分だけ並設され、上部電極は下部電極と直交する方向の画素行に対応するように列数分だけ並設され、それらが画素の部分で交差して応力付与要素を形成するマトリックス配線方式であって、少なくとも下部電極は、画素の部分では広幅で且つ画素間及び引出し部分では狭幅となるように線幅が周期的に広狭変化する配線パターンであることを特徴とする磁気光学空間光変調器である。下部電極の画素に対応した広幅の部分は、画素を投影した形状と同一、もしくはそれよりも小さい相似形状とする。
【００１０】
上部電極も、下部電極と同様、画素の部分では広幅で且つ画素間及び引出し部分では狭幅となるように線幅が周期的に広狭変化する配線パターンであってよい。
【００１１】
磁気光学層は、非磁性基板表面の画素形成位置に設けた凹部内に磁性膜が結晶成長的に基板と一体化した状態で埋設され、且つ基板表面が平坦化され、凹部間の仕切り壁により互いに磁気的に分離された画素が形成される画素埋め込み構造であって、磁性膜からなる各画素は、面垂直方向または面内方向に磁化方向をもち、下部電極と上部電極とで圧電素子層に所定の電圧を印加することにより、圧電素子層が歪み、その歪みが目的とする画素に伝播し、当該画素の内部磁気スピンを回転させることで磁気光学効果が変化するように構成する。
【００１２】
これらの磁気光学空間光変調器は、磁気光学層の上に、下部電極を形成し、次に圧電素子層を形成し、該圧電素子層上に上部電極材料層を設けると共に全ての下部電極を短絡するように分極用パターンを設け、圧電素子層上の上部電極材料層と分極用パターンとの間に電圧を印加して分極処理を行い、その後、上部電極材料層の不要な部分を除去して上部電極を形成すると共に分極用パターンを除去することで製造できる。
【発明の効果】
【００１３】
本発明に係る磁気光学空間光変調器は、下部電極を、画素の部分では幅広で画素に対応した寸法形状、画素間の部分については必要最小限の細い配線で構成し、線幅が周期的に広狭変化する配線パターンとなっているので、磁気光学層と圧電素子層とが直接接する面積の割合が大きくなり、圧電層から受ける不要な応力が低減されると共に圧電素子層による封じ効果が作用し、下部電極材料として反応性金属を使用しなくても下部電極の剥がれを抑制できる。下部電極は、画素の部分では幅広で画素に対応した寸法形状なので、画素に接する下部電極の部分は反射膜を兼ねることができる。
【００１４】
また本発明の磁気光学空間光変調器の製造方法では、上部電極材料形成時もしくは形成後に、多数の下部電極を共通に結線する分極用パターンを形成しているため、画素の部分のみで交差するマトリックス配線方式で、画素規模の拡大により配線数が増大しても、１回の分極作業で容易に分極処理を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る磁気光学空間光変調器の一例を示す分解斜視図。
【図２】その下部電極の平面図。
【図３】磁気光学空間光変調器の動作説明図。
【図４】下部電極剥離試験に用いた電極パターンの説明図。
【図５】圧電層の作製プロセスの一例を示す説明図。
【発明を実施するための形態】
【００１６】
本発明に係る磁気光学空間光変調器は、図１に示すように、磁気光学層１０と、その上に重ねられる圧電層１２を具備している。図１では分離して描かれているが、実際には、磁気光学層１０の上に圧電層１２が積層一体化される構成である。
【００１７】
磁気光学層１０は、それぞれ独立に磁化方向を設定可能で、磁気光学効果により入射光の偏光方向に回転を与える多数の画素１４を備えている。これら多数の画素１４は、非磁性基板１６に縦横規則的に２次元アレイ状に配列形成された磁性膜からなる。他方、圧電層１２は、変形することで各画素１４に個別に応力を印加する多数の応力付与要素を備えているものであり、基板側に位置し反射膜を兼ねる下部電極２０、圧電素子層２２、上部電極２４がその順序で積層されている。下部電極２０は画素アレイの一方向の画素列に対応するように行数分だけ並設され、上部電極２４は下部電極２０と直交する方向の画素行に対応するように列数分だけ並設され、それらが画素位置でのみ交差するマトリックス配線方式である。ここで、下部電極と上部電極とが画素位置で交差する圧電層の部分が応力付与要素となる。
【００１８】
本発明では、下部電極２０は、画素の部分では広幅で且つ画素間及び引出し部分では狭幅となるように線幅が周期的に広狭変化する配線パターンである。ここで各画素は平面形状が正方形であるので、下部電極２０の画素に対応した広幅の部分２０ａは、画素を投影した形状と同一、もしくはそれよりも若干小さい正方形状である。各画素と下部電極との寸法形状の関係の一例を図２に示す。圧電素子層２２は、磁気光学層１０の全面にわたるＰＺＴのベタ膜であり、下部電極２０の上から該下部電極２０も含めて全面を覆う。圧電素子層２２の上に形成する上部電極２４も、ここでは下部電極２０と同様、画素の部分では広幅で且つ画素間及び引出し部分では狭幅となるように線幅が周期的に広狭変化する配線パターンとしている。
【００１９】
好ましい磁気光学層は、非磁性基板の表面の画素形成位置に設けた凹部内に磁性膜が結晶成長的に基板と一体化した状態で埋設され、且つ基板表面が平坦化され、画素が凹部間の仕切り壁により互いに磁気的に分離されて形成される画素埋め込み構造である。なお、磁気光学層にはアニール処理（熱処理）を施し、必要な磁気光学特性を発現させる。
【００２０】
作製プロセスとしては、まず、フォトレジストとイオンミリングで非磁性ガーネット単結晶からなる基板を表面加工して画素位置に矩形状の凹部を縦横規則的に間隔をあけて配列形成する。隣り合う凹部と凹部の間が仕切り壁となる。従って、凹部の底部も側壁（仕切り壁）も非磁性ガーネット単結晶である。次に、ＬＰＥ（液相エピタキシャル）法により、基板の表面全体に磁性ガーネット単結晶膜を育成する。これによって、基板の表面全体（各凹部内及び仕切り壁上）に磁性ガーネット単結晶が結晶成長的に基板と一体化した状態で埋設される。その後、化学的機械研磨法によって基板表面全体を平坦化する。研磨は、少なくとも仕切り壁の頂部が露出するまで行う。これによって、各画素が、凹部間の仕切り壁により、互いに磁気的に分離された状態となる画素埋め込み構造が得られる。
【００２１】
白金（Ｐｔ）からなる下部電極を、画素アレイの行方向に並設し、その上にエアロゾエルデポジション法（ＡＤ法）によりＰＺＴからなる圧電素子層を、磁気光学層の全面を覆うように形成する。続いて、画素アレイの行方向に延びるクロム／金（Ｃｒ／Ａｕ）からなる上部電極を、画素アレイの列方向に並設する。なお、圧電素子層には必要な分極処理を施す。
【００２２】
このようにして作製した磁気光学空間光変調器の使用状態の一例を図３に示す。偏光子３０を通して入射した光は、非磁性基板１６及び画素１４を透過し、下部電極２０の表面で反射した後、再び画素１４及び非磁性基板１６を透過し、検光子４２を出射する。磁性膜からなる各画素は、面垂直方向または面内方向に磁化方向をもち、下部電極と上部電極とで圧電素子層に所定の電圧を印加することにより、圧電素子層が歪み、その歪みが目的とする画素に伝播し、当該画素の内部磁気スピンを回転させることで磁気光学効果が変化する。これより、指定した画素からの反射光量を変調させることができ、検光子からの出射光の画素パターンとして検出できる。
【００２３】
図２に示すように、磁気光学層の上に載る下部電極は、画素上では画素形状にほぼ一致し、画素間では必要最小幅なので、磁気光学層上に圧電素子層が直接積層している面積が大きくなり且つ下部電極が周囲で圧電素子層により封じられ、しかも下部電極の輪郭線が長くなるため封じ効果が高まり、下部電極が白金であっても磁気光学層からの剥がれが抑止される。
【実施例】
【００２４】
磁気光学層上に形成する下部電極パターンを変えて剥離の様子を調べた。試作した下部電極パターンは、図４に示すように、（ａ）全面ベタ膜、（ｂ）画素エリアのみ配線とし残部はベタ膜、（ｃ）全てを配線パターンのみで構成、の３種類である。（ａ）と（ｂ）のパターンは、圧電素子層の分極処理を容易に行えるように配慮したものである。下部電極の上に圧電素子層、及び上部電極を形成し、分極処理を行った。剥離状況を調査した結果は次の通りであった。
（ａ）のパターン：１箇所でも剥離が起きると、そこから全面に拡がり完全に剥離してしまった。
（ｂ）のパターン：配線の部分とベタ膜の部分の境界に応力が集中して、その境界から顕著に剥離が生じることが認められた。
（ｃ）のパターン：全く剥離が認められなかった。
【００２５】
これらの結果から、本発明の下部電極の形状は、剥離防止の観点から極めて有効であることが分かる。ところが、下部電極を全て配線パターンで構成した場合には、分極処理が問題となる。つまり、画素規模が拡大し配線数が増大すると、１ラインずつ電圧を印加して分極処理を行ったのでは作業効率が著しく悪化するということである。
【００２６】
しかし、この問題は次のような手法で解決できることが確認できた。作製プロセスを図５に示す。
【００２７】
（Ａ）まず、磁気光学層上に白金からなる下部電極４０を形成する。この下部電極は、画素の部分が広幅で画素間が狭幅の図２に示すような配線パターンである。
（Ｂ）その上に、圧電素子層４２を形成する。圧電素子層はＰＺＴからなり、エアロゾエルデポジション法（ＡＤ法）により、下部電極の一端部を残して磁気光学層のほぼ全面を覆うように形成する。
（Ｃ）次に、圧電素子層４２のほぼ全面を覆うように（下部電極の一端部も含めて）、上部電極材料４４をベタ成膜する。上部電極材料は、クロム／金で構成する。
（Ｄ）そして、エッチング（イオンミリングとウエットエッチング）により、上部電極材料膜にスリット４６を入れ、圧電素子層のエリアと下部電極のエリアとに電気的に分離する。そして、この状態で必要温度まで加熱すると共に分離した上部電極材料膜間に必要な電圧を印加して圧電素子層の分極処理を施す。分極作業は、例えば２００℃で、５ｋＶ／ｍｍの電圧を３０分間印加することで行う。
（Ｅ）その後、エッチング（イオンミリングとウエットエッチング）により、画素の部分が広幅で画素間が狭幅の配線パターンの上部電極４８を形成すると共に、下部電極上の不要な上部電極材料を除去する。これによってあらかじめ形成されていた下部電極の再形成が可能となる。
【００２８】
このような作製プロセスを経るように工夫すると、画素規模の拡大により配線数が増大しても、１回の分極作業で容易に分極処理を行うことができる。
【符号の説明】
【００２９】
１０  磁気光学層
１２  圧電層
１４  画素
１６  非磁性基板
２０  下部電極
２２  圧電素子層
２４  上部電極
【図１】
2010286671.tif 000003
【図２】
2010286671.tif 000004
【図３】
2010286671.tif 000005
【図４】
2010286671.tif 000006
【図５】
2010286671.tif 000007