(57)【要約】【課題】複数の多値フラッシュメモリを備えた半導体記録装置において、低消費電力化を図りつつ、できるだけ高速な記録を可能とする。【解決手段】消去ブロックを構成する記録ページを、１ｓｔ記録ページと、１ｓｔ記録ページよりも書きこみ時間が長い２ｎｄ記録ページとに分類する。フラッシュメモリの制御手段は、複数のフラッシュメモリを２つのグループに分割し、各グループに対して１記録ページずつインターリーブして書きこみ制御を行い、書きこみ対象の記録ページが１ｓｔ記録ページか２ｎｄ記録ページかを判定し、１ｓｔ記録ページの書きこみと判定した場合は書きこみ開始から第１所定時間Ｔ１経過した後に別グループの書きこみを開始し、２ｎｄ記録ページの書きこみと判定した場合は、書きこみ開始から第１所定時間Ｔ１より長い第２所定時間Ｔ２経過した後に別グループの書きこみを開始する。【選択図】図１
2010287303.tif 000002
【特許請求の範囲】
【請求項１】
複数のフラッシュメモリと、前記フラッシュメモリの制御手段とを備え、
前記フラッシュメモリは、書きこみ時に少なくとも１記録ページ分のデータを待機しておくデータキャッシュを備え、
前記フラッシュメモリは、複数の記録ページを有する消去ブロックを複数有し、
前記記録ページは、第１の記録ページと、書きこみ時間が第１の記録ページよりも長い第２の記録ページとに分類され、
前記フラッシュメモリの制御手段は、
前記複数のフラッシュメモリを少なくとも２つのグループに分割し、
各グループに対して１記録ページずつインターリーブして書きこみ制御を行い、
書きこみ対象の記録ページが前記第１記録ページか第２記録ページかを判定し、
第１記録ページの書きこみと判定した場合は書きこみ開始から第１所定時間経過した後に別グループの書きこみを開始し、第２記録ページの書きこみと判定した場合は書きこみ開始から第１所定時間よりも長い第２所定時間経過した後に別グループの書きこみを開始することを特徴とする半導体記録装置。
【請求項２】
前記グループの数が２である場合に、
前記第１所定時間は、前記フラッシュメモリにおける第１記録ページへの書きこみ時間の最大値の半分以下に設定され、
前記第２所定時間は、前記フラッシュメモリにおける第２記録ページへの書きこみ時間の最大値の半分以下に設定されていることを特徴とする請求項１に記載の半導体記録装置。
【請求項３】
前記グループの数が２である場合に、
前記第１所定時間は、前記フラッシュメモリにおける第１記録ページへの書きこみ時間の標準値よりも長く設定され、
前記第２所定時間は、前記フラッシュメモリにおける第２記録ページへの書きこみ時間の標準値よりも長く設定されていることを特徴とする請求項１および請求項２に記載の半導体記録装置。
【請求項４】
複数のフラッシュメモリと、前記フラッシュメモリの制御手段とを備え、
前記フラッシュメモリは、書きこみ時に少なくとも１記録ページ分のデータを待機しておくデータキャッシュを備え、
前記フラッシュメモリは、複数の記録ページを有する消去ブロックを複数有し、
前記複数の記録ページに対する書き込み時間がそれぞれ異なっており、
前記フラッシュメモリの制御手段は、
前記複数のフラッシュメモリを少なくとも２つのグループに分割し、
前記複数の記録ページを複数のグループにグループ化し、
前記フラッシュメモリの各グループに対して、前記グループ化された記録ページ毎にインターリーブして書きこみ制御を行い、
書きこみ対象の記録ページのグループに対する書き込み時間が経過した後に前記フラッシュメモリの別グループの書きこみを開始することを特徴とする半導体記録装置。
【請求項５】
前記請求項４に記載の半導体記録装置であって、
前記フラッシュメモリは、１セル当り複数ビットの書きこみが可能であることを特徴とする半導体記録装置。
【請求項６】
前記請求項５に記載の半導体記録装置であって、
前記フラッシュメモリは、１セルが３個の記録ページに共有された消去ブロックを複数有し、
前記フラッシュメモリの制御手段は、前記３個の記録ページを、２個の記録ペ−ジを含むグループと１個の記録ページを含む２個のグループにグループ化することを特徴とする半導体記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリカードなどの半導体記録装置に関し、特に複数のフラッシュメモリ（不揮発性メモリ）に対して並列に書きこみを行うことにより、書きこみ速度を保証する半導体記録装置に関する。
【背景技術】
【０００２】
従来、フラッシュメモリが内蔵されたカード型の記録媒体であるＳＤ（Secure Digital）カード等の半導体記録装置は、超小型、超薄型であり、その取り扱い易さから、ディジタルカメラ、携帯機器等において画像等のデータを記録するために広く利用されている。
【０００３】
ＳＤカードにおいては、特に動画を記録する場合を対象にSpeed_Classが定義されている。例えばClass4では、定義された使用形態において、4MB/s以上のライト性能保証することができる。
【０００４】
前述の定義した使用形態について、図２を参照しながら説明する。図２はＳＤカードにおけるデータ記録領域のアライメントの説明図である。同図に示すように、ＳＤカードにおいては、ユーザデータをＡＵ(Allocation  Unit)の集合として定義し、さらに１ＡＵを連続するＮ個（Ｎは自然数）のＲＵ（Recording  Unit）として定義する。したがって、１ＡＵはＲＵ[0]〜ＲＵ[Ｎ−１]のＮ個のＲＵで構成されることになる。
【０００５】
例えば、ＲＵ＝６４ＫＢとし、ＡＵが１６個のＲＵで構成される場合、ＡＵの大きさは１ＭＢとなる。そして、ＡＵに対してＲＵ［０］から順番にＲＵ［１５］までをライトした場合の速度の保証値をＰｗとしている。（ＳＤ  Specifications  Part1参照）
【０００６】
ところで、放送用・業務用の分野においては、フラッシュメモリを搭載したカメラレコーダにより映像を記録する場合がある。そして、記録映像の高画質化の要求が高いが、これを実現するには記録レートを高速化する必要がある。このような高速記録は、半導体記録装置内に複数のフラッシュメモリを設け、これらのフラッシュメモリに対して並列に書きこみを実施することにより実現することができるが、複数のフラッシュメモリに対して並列に書きこみを行うと、書きこみ時の消費電流が増大するという問題がある。
【０００７】
このような問題に対処可能な技術として、特許文献１に記載の半導体記録装置がある。すなわち、この特許文献１に記載の半導体記録装置では、複数のフラッシュメモリに書きこみを行う際、各フラッシュメモリに対する書きこみが重ならないように開始タイミングをシフトするように構成し、これにより、消費電力が増大するのを防止している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−２５９３２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、昨今、書きこみページサイズや書きこみページ数の更なる増大に伴って半導体記録装置の大容量化が要求されており、これに対応して、１セルで２ビット以上のデータを蓄積可能な多値フラッシュメモリが商品化されている。
【００１０】
図３に、このような多値フラッシュメモリのフローティングゲートに蓄積する電子の数と閾値電圧（Ｖｔｈ）との関係の一例を示す。この図３に示すように、４値のフラッシュメモリでは、フローティングゲートの電子の蓄積状態を閾値電圧（Ｖｔｈ）に基づいて４状態で管理する。閾値電圧は、消去状態が一番低く、これを（１，１）に対応させる。そして電子が蓄積していくにつれて閾値電圧は離散的に上昇し、その状態をそれぞれ（１，０）（０，０）（０，１）に対応させる。このように、蓄積する電子の数に比例して閾値電圧が上昇するので、所定の閾値電圧に収まるように制御することによって、１つのメモリセルに２ビットのデータを記録することができる。
【００１１】
図４に４値のフラッシュメモリの１つの消去ブロックの模式図を示す。図４に示す消去ブロックは、２×Ｋ個（Ｋは自然数）のページによって構成されている。そして、書きこみ処理は、ページ番号０から昇順に実施される。ここで、偶数ページ番号（２×ｍ：ｍは０≦ｍ≦（Ｋ−１）の整数）のページと奇数ページ番号（２×ｍ＋１）のページは１つのメモリセルを共有している関係（以下、セル共有関係という）にあるとする。セル共有関係にあるページにおいて、最初に書き込むページを１ｓｔ記録ページ、次に書き込むページを２ｎｄ記録ページと呼ぶ。つまり、ページ番号（２×ｍ）への書きこみ（１ｓｔ記録ページへの書きこみ）と、ページ番号（２×ｍ＋１）への書きこみ（２ｎｄ記録ページへの書きこみ）は、同一のセルに電子をチャージしていることになる。図５のフラッシュメモリセルの状態遷移図を参照して説明すると、１ｓｔ記録ページへの書きこみでは、閾値電圧が途中までしか上昇しないように制御し、次の２ｎｄ記録ページへの書きこみでは、閾値電圧が最大まで上昇するように制御する。つまり、フラッシュメモリの物理ブロックの１つのメモリセルの状態は、以下のように遷移する。
（ａ）データを消去した後は、メモリセルの状態は（１，１）
（ｂ）１ｓｔ記録ページの書きこみ後は、セルの状態は（１，１）又は（１，０）
（ｃ）２ｎｄ記録ページの書きこみ後は、セルの状態は（１，１），（１，０），（０，０）又は（０，１）
よって、２ｎｄ記録ページへの書きこみは、
（ｃ−１）書きこみ直前のセルの状態（電子のチャージ状態）が（１，０）か否か判別
（ｃ−２）判別したセルの状態（電子のチャージ状態）が（１，０）のとき：（１，０）⇒（０，０）への電子のチャージ
（ｃ−３）セルの状態（電子のチャージ状態）が（１，１）か否か判別
（ｃ−４）判別したセルの状態（電子のチャージ状態）が（１，１）のとき：（１，１）⇒（０，１）への電子のチャージ
の４工程によって実施される。上記において、（ｃ−１）、（ｃ−３）は読み出し処理であり、（ｃ−２）、（ｃ−４）は書きこみ処理にあたる。
【００１２】
このように、２ｎｄ記録ページへの書きこみにおいては、読み出し処理及び書きこみ処理が複数回行われる可能性があり、書きこみ時間が、１ｓｔ記録ページへの書きこみ時間よりも長くなる。そのため、２ｎｄ記録ページへの書きこみ開始タイミングを、１ｓｔ記録ページの場合と同じだけ単純にシフトしただけでは、他のフラッシュメモリと書きこみが重なる時間が発生し、その結果、複数のフラッシュメモリの書きこみのための電力が必要となる。すなわち、高速記録可能なように複数の多値フラッシュメモリを備えた場合、従来の技術では十分に低消費電力化できないという問題がある。
【００１３】
本発明は、上記問題を解決するものであり、複数の多値フラッシュメモリを備えた半導体記録装置において、低消費電力化を図りつつ、できるだけ高速な記録を可能とすることを課題とする。
【課題を解決するための手段】
【００１４】
この課題を解決するために、第１の態様の半導体記録装置は、複数のフラッシュメモリと、前記フラッシュメモリの制御手段とを備え、前記フラッシュメモリは、書きこみ時に少なくとも１記録ページ分のデータを待機しておくデータキャッシュを備え、前記フラッシュメモリは、複数の記録ページを有する消去ブロックを複数有し、前記記録ページは、第１の記録ページと、書きこみ時間が第１の記録ベージ（１ｓｔ記録ページ）よりも長い第２の記録ページ（２ｎｄ記録ページ）とに分類され、前記フラッシュメモリの制御手段は、前記複数のフラッシュメモリを少なくとも２つのグループに分割し、各グループに対して１記録ページずつインターリーブして書きこみ制御を行い、書きこみ対象の記録ページが前記第１記録ページか第２記録ページかを判定し、第１記録ページの書きこみと判定した場合は、書きこみ開始から第１所定時間（Ｔ１）経過した後に別グループの書きこみを開始し、第２記録ページの書きこみと判定した場合は、第１所定時間よりも長い書きこみ開始から第２所定時間（Ｔ２）経過した後に別グループの書きこみを開始することを特徴とする。
【００１５】
また、前記グループの数が２である場合に、前記第１所定時間Ｔ１は、前記フラッシュメモリにおける１ｓｔ記録ページへの書きこみ時間の最大値Ｔｗ１の半分以下に設定され、前記第２所定時間Ｔ２は、前記フラッシュメモリにおける２ｎｄ記録ページへの書きこみ時間の最大値Ｔｗ１の半分以下に設定されていることを特徴とする。
【００１６】
さらに、前記グループの数が２である場合に、前記第１所定時間Ｔ１は、前記フラッシュメモリにおける１ｓｔ記録ページへの書きこみ時間の標準値Ｔａ１よりも長く設定され、前記第２所定時間Ｔ２は、前記フラッシュメモリにおける２ｎｄ記録ページへの書きこみ時間の標準値Ｔａ２よりも長く設定されていることを特徴とする。
【００１７】
また、第２の態様の半導体記録装置は、複数のフラッシュメモリと、前記フラッシュメモリの制御手段とを備え、前記フラッシュメモリは、書きこみ時に少なくとも１記録ページ分のデータを待機しておくデータキャッシュを備え、前記フラッシュメモリは、複数の記録ページを有する消去ブロックを複数有し、前記複数の記録ページは、書き込み時間が異なっており、前記フラッシュメモリの制御手段は、前記複数のフラッシュメモリを少なくとも２つのグループに分割し、前記複数の記録ページを所定のルールでグループ化し、前記フラッシュメモリの各グループに対して、前記複数の記録ページをグループ化したページずつインターリーブして書きこみ制御を行い、書きこみ対象の記録ページのグループに対する書き込み時間が経過した後に前記フラッシュメモリの別グループの書きこみを開始することを特徴とする。
【発明の効果】
【００１８】
上記第１の態様の半導体記録装置によれば、フラッシュメモリの制御手段が、1ｓｔ記録ページの書きこみと判定した場合は書きこみ開始から第１所定時間Ｔ１（以下、第１オフセット時間Ｔ１という）経過した後に別グループへの書きこみを開始し、２ｎｄ記録ページの書きこみと判定した場合は書きこみ開始から第１所定時間Ｔ１より長い第２所定時間Ｔ２（以下、第２オフセット時間Ｔ２という）経過した後に別グループの書きこみを開始する。これにより、書きこみ開始の前記第１オフセット時間Ｔ１を１ｓｔ記録ページの書きこみに要する標準値以上に設定し、書きこみ開始の前記第２オフセット時間Ｔ２を２ｎｄ記録ページの書きこみに要する標準値以上に設定すれば、フラッシュメモリの書きこみ時間が標準値以下の場合には、２個のグループのフラッシュメモリが同時に書きこまれることがなく、消費電力を抑制できる。すなわち、低消費電力化を図りつつ、複数の多値フラッシュメモリを利用することによりできるだけ高速な記録を可能とすることができる。ここで、書きこみ時間の標準値とは、書きこみに対して障害となる条件が存在していない場合に期待できる書きこみ時間である。
【００１９】
また、前記書きこみ開始時間のオフセット値Ｔ１を１ｓｔ記録ページの書きこみ時間の最大値の１／２以下、前記書きこみ開始時間のオフセット値Ｔ２を２ｎｄ記録ページの書きこみ時間の最大値の半分以下に設定すれば、フラッシュメモリの書きこみ時間が最大値にばらついたとしても、書きこみ開始時間のオフセット値Ｔ１およびＴ２はフラッシュメモリの書きこみ時間と相殺されるので、半導体記録装置の書きこみ速度が、前記書きこみ開始時間のオフセット値によって保証値以下に劣化することはない。
【００２０】
さらに、前記書きこみ開始時間のオフセット値Ｔ１が１ｓｔ記録ページの書きこみに要する標準値に所定のマージンを加算した値以上であり、前記書きこみ開始時間のオフセット値Ｔ２が２ｎｄ記録ページの書きこみに要する標準時間に所定のマージンを加算した値以上であれば、２個のグループのフラッシュメモリが同時に書きこまれることがほとんど発生することがない。すなわち、半導体記録装置の書きこみ速度が保証値以下となるのを抑制しつつ、消費電力を抑制することができる。
【００２１】
上記第２の態様の半導体記録装置によれば、フラッシュメモリの制御手段が、前記複数のフラッシュメモリを少なくとも２つのグループに分割し、前記複数の記録ページを所定のルールでグループ化し、前記フラッシュメモリの各グループに対して、前記複数の記録ページをグループ化したページずつインターリーブして書きこみ制御を行い、書きこみ対象の記録ページのグループに対する書き込み時間が経過した後に前記フラッシュメモリの別グループの書きこみを開始する。これにより、異なるグループのフラッシュメモリが同時に書きこまれることがなく、消費電力を抑制できる。すなわち、低消費電力化を図りつつ、複数の多値フラッシュメモリを利用することによりできるだけ高速な記録を可能とすることができる。
【図面の簡単な説明】
【００２２】
【図１】本実施の形態における半導体記録装置の構成図
【図２】本半導体記録装置のＡＵとＲＵの関係を示す図
【図３】多値フラッシュメモリセルの電子蓄積状態を示す図
【図４】多値フラッシュメモリの物理ブロックのセル共有を示す図
【図５】多値フラッシュメモリのセルの状態遷移図
【図６】本実施の形態におけるＡＵの構成図
【図７】実施の形態１における主要部のタイミング図（標準書きこみ速度）
【図８】実施の形態１における主要部のタイミング図（標準書きこみ速度の半分）
【図９】実施の形態１における主要部のタイミング図（標準書きこみ速度の１／３）
【図１０】多値フラッシュメモリの物理ブロックのセル共有を示す図
【図１１】実施の形態２における主要部のタイミング図（標準書きこみ速度）
【図１２】実施の形態３における主要部のタイミング図（標準書きこみ速度）
【図１３】３ビット／セルのフラッシュメモリの電子蓄積状態を示す図
【図１４】３ビット／セルのフラッシュメモリの物理ブロックのセル共有を示す図
【図１５】実施の形態４における主要部のタイミング図（標準書きこみ速度）
【図１６】実施の形態５における主要部のタイミング図（標準書きこみ速度）
【発明を実施するための形態】
【００２３】
（実施の形態１）
図１に本実施の形態に係る半導体記録装置の構成図を示す。同図において、外部インターフェイス手段１は、ホスト機器からのコマンドやデータを受信し、データの転送を行うインターフェイスである。コマンド解析手段２は外部インターフェイス手段１を介して受信したコマンドを解析する。書きこみ制御手段３は、後述するフラッシュメモリ６ａ、６ｂの消去ブロック内の記録ページ位置を計数するページ計数手段３ａと、後述するフラッシュメモリ６ａ、６ｂの消去ブロックを構成している各ページのアライメント情報を登録しておくページ情報登録手段３ｂと、前記ページ計数手段３ａとページ情報登録手段３ｂとに従い後述する２個のフラッシュ制御シーケンサ７ａ（７ｂ）を起動するシーケンサ起動タイマー３ｃとを有する。データメモリ４は、外部インターフェイス手段１を介して入力されるデータを一時記録しておくメモリで、少なくとも４ページ分の記録容量（４×４ＫＢ＝１６ＫＢ）を有する。フラッシュ制御シーケンサ７ａ，７ｂは、前記シーケンサ起動タイマー３ｃに従ってデータメモリ４からデータを読み出すと共に、フラッシュメモリ６ａ、６ｂへの書きこみを制御する。フラッシュメモリ６ａ，６ｂは、データキャッシュ６１ａ，６１ｂ、ページバッファー６２ａ，６２ｂ、及びフラッシュセルアレイ６３ａ，６３ｂにより構成されている。
【００２４】
以上のように構成された半導体記録装置の書きこみ動作について、以下、詳細に説明する。まず、フラッシュメモリ６ａ、６ｂについて説明する。本実施の形態では、フラッシュメモリ６ａ、６ｂとして４値のフラッシュメモリを使用している。４値のフラッシュメモリは図３に示したような閾値電圧Ｖｔｈの電子分布を持つ。詳細な説明は従来例で説明したので割愛する。
【００２５】
消去ブロックは、図４で示した構造で、１記録ページの容量は４ＫＢである。また、消去ブロックは、１ｓｔ記録ページを６４ページ、２ｎｄ記録ページを６４ページ有し、全１２８記録ページで構成されている。データキャッシュ６１ａ（６１ｂ）、ページバッファー６２ａ（６２ｂ）は共に記録ページ容量である４ＫＢ分実装されている。このようにフラッシュセルアレイ６３ａ（６３ｂ）に繋がっているページバッファー６２ａ（６２ｂ）の前段にデータキャッシュ６１ａ（６１ｂ）を実装することにより、フラッシュセルアレイ６３ａ（６３ｂ）への書きこみ中にデータキャッシュ６１ａ（６１ｂ）のデータを転送することができる。
【００２６】
これにより、（フラッシュセルアレイ６３ａ（６３ｂ）への書きこみ時間）＞（データキャッシュ６１ａ（６１ｂ）への転送時間）が成立すれば、消去ブロックへの書きこみ時間は、１ページ分の転送時間＋１２８ページ分のフラッシュセルアレイ６３ａ（６３ｂ）への書きこみ時間となり、フラッシュメモリ６ａ（６ｂ）への書きこみ時間を高速化できる。フラッシュメモリ６ａ、６ｂの書きこみが実施できるかどうかの判定はＢｕｓｙ／Ｒｅａｄｙ信号によって検出される。本実施の形態のようにデータキャッシュ６１ａ（６１ｂ）が実装されているフラッシュメモリ６ａ（６ｂ）では、データキャッシュ６１ａ（６１ｂ）にデータが転送できる状態ではＲｅａｄｙであるので、Ｂｕｓｙになる条件は、１ページがページバッファー６２ａ（６２ｂ）からフラッシュセルアレイ６３ａ（６３ｂ）への書きこみ中であり、１ページがデータキャッシュ６１ａ（６１ｂ）にあり、フラッシュセルアレイ６３ａ（６３ｂ）への書きこみを待機している状態である。
【００２７】
図６は、本実施の形態に係るフラッシュメモリ６ａ、６ｂのデータアライメントの概略図であり、同図に示すように、ページ０〜１２７は、それぞれ２つに分割され、グループＡとグループＢの２個のフラッシュメモリ６ａ、６ｂに対してそれぞれインターリーブ配置されている。その結果、書きこみ済みのフラッシュメモリ６ａ、６ｂに上書きする場合は、２個の消去ブロック（１ＭＢ）の消去後、消去した２個の消去ブロックに対して、それぞれ４ＫＢずつ同時書きこみを実施（つまり合計８ＫＢ単位で書きこみを実施）した場合が最速になる。これをＳＤカードの速度保証規格に適用すると、ＡＵ＝１ＭＢ、ＲＵ＝８ＫＢとなり、１ＭＢのＡＵをＲＵ単位でページ順に１２８回ライトした場合の最大値が速度保証値となる。消去ブロックの消去にかかる時間の最大値をＴeｗ、フラッシュメモリの１ｓｔ記録ページの書きこみにかかる時間の最大値をＴ１ｗ、フラッシュメモリの２ｎｄ記録ページの書きこみにかかる時間の最大値をＴ２ｗとすると、１ＡＵ（＝１ＭＢ）の書きこみにかかる時間の保証値は下記（１）〜（５）の総和となる。
（１）全６４ページの１ｓｔ記録ページの書きこみにかかる時間＝６４×Ｔ１ｗ
（２）全６４ページの２ｎｄ記録ページの書きこみにかかる時間＝６４×Ｔ２ｗ
（３）消去時間＝Ｔｅｗ
（４）最初のページのデータキャッシュにかかる時間
（５）ファームウェア等の処理時間
【００２８】
前述した記録ページの書きこみにかかる時間の最大値は、データキャッシュ６１ａ（６１ｂ）への書きこみにかかる時間よりも長いことが前提である。そうでない場合は、データキャッシュ６１ａ（６１ｂ）への転送時間は無視できない。
【００２９】
以下、本実施形態の半導体記録装置における書きこみ動作について説明する。
（書きこみ動作例１）
図７は本実施の形態における書きこみ動作時の各部のタイミング図であり、フラッシュメモリ６ａ（６ｂ）の書きこみ時間が標準値である場合を示している。ここで、書きこみ時間の標準値とは、書きこみに対して障害となる条件が存在していない場合に期待できる書きこみ時間である。また、外部インターフェイス手段１を介して受信されたコマンドは、ＡＵのアライメントに合致したライトコマンドであった場合の動作である。このフラッシュメモリ６ａ（６ｂ）では、偶数ページを１ｓｔ記録ページ、奇数ページを２ｎｄ記録ページに対応させてある。また、このフラッシュメモリ６ａ（６ｂ）では、１ｓｔ記録ページの書きこみ時間の標準値はＴ１、２ｎｄ記録ページの書きこみ時間の標準値はＴ２（Ｔ２＞Ｔ１）になっている。２ｎｄ記録ページの書きこみ時間が１ｓｔ記録ページの書きこみ時間より長くかかる理由については従来例で説明したため、説明を省略する。
【００３０】
図７の（７−１）はデータメモリ４への書きこみタイミングを、（７−２）はフラッシュメモリ６ａのデータキャッシュ６１ａへの転送タイミングを、（７−３）はフラッシュメモリ６ｂのデータキャッシュ６１ｂへの転送タイミングを、（７−４）はフラッシュメモリ６ａのフラッシュセルアレイ６３ａへの書きこみタイミングを、（７−５）はフラッシュメモリ６ｂのフラッシュセルアレイ６３ｂへの書きこみタイミングをそれぞれ示す。データ転送量は記録ページサイズに等しく４ＫＢである。
【００３１】
外部インターフェイス手段１を介して受信されたコマンドは、コマンド解析手段２によりその内容が解析される。そして当該コマンドがＡＵのアライメントに合致したライトコマンドである場合、（７−１）に示すように、ホスト機器から順次データがデータメモリ４に書き込まれる。（７−１）におけるデータ０ａはグループＡのフラッシュメモリ６ａにおけるページ０に書き込まれるデータと対応し、同（７−１）のデータ０ｂはグループＢのフラッシュメモリ６ｂにおけるページ０に書き込まれるデータと対応している。同（７−１）におけるデータ１ａ、２ａ、３ａは同様にフラッシュメモリ６ａにおけるページ１、ページ２、ページ３に書き込まれるデータと対応する。同（７−１）におけるデータ１ｂ、２ｂ、３ｂは同様にフラッシュメモリ６ｂにおけるページ１、ページ２、ページ３に書き込まれるデータと対応する。そして、データメモリ４に予め合計４ページ分のデータ０ａ，０ｂ，１ａ，１ｂを書き込んだ（メモリフル状態）後、２ページ分のデータをフラッシュメモリ６ａ，６ｂに転送し、その転送完了後、次の２ページ分のデータを逐次書き込む。
【００３２】
書きこみ制御手段３におけるページ計数手段３ａはＡＵの最初の書きこみ時にリセットされ、ＡＵ単位で８ＫＢ毎に書き込むページ数をカウントアップしていく。ページ情報登録手段３ｂには、フラッシュメモリ６ａ（６ｂ）の消去ブロックを構成している各ページのアライメント情報が登録されており、本実施の形態では偶数ページが１ｓｔ記録ページ、奇数ページが２ｎｄ記録ページとして登録されている。
【００３３】
シーケンサ起動タイマー３ｃは、各フラッシュメモリ６ａ（６ｂ）に接続されているフラッシュ制御シーケンサ７ａ（７ｂ）を動作させると同時に、タイマー値を所定の値にセットしカウントダウンしていく。タイマー値は、書きこみ対象の記録ページが１ｓｔ記録ページの場合はＴ１（第１所定時間）、書きこみ対象の記録ページが２ｎｄ記録ページの場合はＴ２（第２所定時間）にセットされる。また、シーケンサ起動タイマー３ｃは、各記録ページへの書きこみを開始する都度、開始と同時にタイマー３ｃを起動させ、これにより、２個のフラッシュメモリ６ａ（６ｂ）において、時間軸オフセットをつけて交互に書きこみ動作が行われる。
【００３４】
ＡＵの最初の記録ページ０へのデータ０ａのライトでは、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは１ｓｔ記録ページにあたるので、タイマー値をＴ１にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａに最初のページのデータを転送していく（（７−２）のデータ０ａ）。
【００３５】
前記タイマー値が０になると、フラッシュ制御シーケンサ７ｂを起動すると同時に、ライトページは１ｓｔ記録ページにあたるので、タイマー値をＴ１にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂに最初のページのデータを転送していく（（７−３）のデータ０ｂ）。
【００３６】
つぎに、前記タイマー値が０になり、フラッシュメモリ６ａがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは２ｎｄ記録ページにあたるので、タイマー値をＴ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａにページ１のデータを転送していく（（７−２）の１ａ）。
【００３７】
前記タイマー値が０になり、フラッシュメモリ６ｂがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ｂを起動すると同時に、ライトページは２ｎｄ記録ページにあたるので、タイマー値をＴ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂにページ１のデータを転送していく（（７−３）の１ｂ）。
【００３８】
このように、シーケンサ起動タイマー３ｃは、フラッシュ制御シーケンサ７ａおよび７ｂを起動する毎に、書きこみ対象の記録ページが１ｓｔ記録ページか２ｎｄ記録ページかに応じてタイマー値を第１所定時間Ｔ１または第２所定時間Ｔ２にセットし、タイマー値をカウントダウンしていく。タイマー値のセットはフラッシュ制御シーケンサ７ａ（７ｂ）の起動と同時に実施されるため、各フラッシュ制御シーケンサ７ａ（７ｂ）に繋がっているフラッシュメモリ６ａ（６ｂ）が、ビジー状態（データキャッシュに転送不可状態）であれば、タイマー値のセットは待機状態となる。
【００３９】
シーケンサ起動タイマー３ｃ及びフラッシュメモリ６ａ（６ｂ）へのデータ転送のルールを以下にまとめる。
（ルール０）フラッシュメモリ６ａ（６ｂ）がレディ状態であり、シーケンサ起動タイマー３ｃの値が０の場合に、フラッシュメモリ６ａ（６ｂ）のデータキャッシュ６１ａ（６１ｂ）にデータ転送する。
（ルール１）シーケンサ起動タイマー３ｃのセット値は、データ転送対象の記録ページの種類（１ｓｔ記録ページ／２ｎｄ記録ページ）に応じて変更する。
（ルール２）シーケンサ起動タイマー３ｃは、１個のフラッシュメモリ６ａ（６ｂ）を対象に起動し、同時に２個のフラッシュ制御シーケンサを起動しない。
【００４０】
次に、図７の（７−４）、（７−５）について説明する。（７−４）はフラッシュメモリ６ａのデータキャッシュ６１ａから転送されたデータのフラッシュセルアレイ６３ａへの書きこみのタイミング図であり、０ａ，１ａ，２ａ，３ａの符号はフラッシュメモリのページ０、ページ１、ページ２，ページ３のフラッシュセルアレイ６３ａへの書きこみを示す。ページ０とページ２は１ｓｔ記録ページなので，書きこみ時間が速く、Ｔ１時間で書きこみが終了している。ページ１とページ３は２ｎｄ記録ページであるため、書きこみ時間が遅く、書きこみ終了までにＴ２時間を要する。
【００４１】
（７−５）はフラッシュメモリ６ｂのデータキャッシュ６１ｂから転送されたデータのフラッシュセルアレイ６３ｂへの書きこみのタイミング図であり、０ｂ，１ｂ，２ｂ，３ｂの符号はフラッシュメモリ６ｂのページ０、ページ１、ページ２，ページ３のフラッシュセルアレイ６３ｂへの書きこみを示す。ページ０とページ２は１ｓｔ記録ページなので，書きこみ時間が速く、Ｔ１時間で書きこみが終了している。一方、ページ１とページ３は２ｎｄ記録ページであるため、書きこみ時間が遅く、書きこみ終了までにＴ２時間を要する。
【００４２】
以上、説明したように、本実施の形態では、フラッシュ制御シーケンサ７ａ（７ｂ）を、書き込むべきページに書きこみ時間の標準値に対応してシーケンサ起動タイマー３ｃを駆動し、タイマー３ｃの動作時には一方のフラッシュメモリ６ａ（６ｂ）のみしかプログラム中（データ書きこみ中）にならないように制御することにより、消費電力を抑制することができる。
【００４３】
また、本制御を実施した場合のＡＵ当たりの書きこみ時間は下記（１）〜（５）の総和になる。
（１）全６４ページの１ｓｔ記録ページのフラッシュセルアレイ６３ａ（６３ｂ）への書きこみにかかる時間＝２×６４×Ｔ１
（２）全６４ページの２ｎｄ記録ページのフラッシュセルアレイ６３ａ（６３ｂ）への書きこみにかかる時間＝２×６４×Ｔ２
（３）消去時間＝Ｔｅｗ
（４）最初のページのデータキャッシュ６１ａへの転送終了までの時間（（７−２）のデータ０ａの右端）
（５）ファームウェア等の処理時間
【００４４】
上記において、シーケンサ起動タイマー３ｃが動作している時間（タイマーセットから０になるまでにかかる時間）の総和は（１）＋（２）に要する時間と等しくなるため、タイマー３ｃが動作している時間は無視できる。
【００４５】
（書きこみ動作例２）
図８は本実施の形態における書きこみ動作時の各部のタイミング図であり、フラッシュメモリ６ａ（６ｂ）の書きこみ時間が標準値の２倍の長さになった場合を示している。同図において、（８−１）はデータメモリ４の書きこみ時のタイミングを、（８−２）はフラッシュメモリ６ａのデータキャッシュ６１ａへの転送タイミングを、（８−３）はフラッシュメモリ６ｂのデータキャッシュ６１ｂへの転送タイミングを、（８−４）はフラッシュメモリ６ａのデータキャッシュ６１ａから転送されたデータのフラッシュセルアレイ６３ａへの書きこみタイミングを、（８−５）はフラッシュメモリ６ｂのデータキャッシュ６１ｂから転送されたデータのフラッシュセルアレイ６３ｂへの書きこみタイミングをそれぞれ示す。０ａ〜５ａ、０ｂ〜５ｂの符号は、図７と同様にフラッシュメモリ６ａ、フラッシュメモリ６ｂにおける各記録ページのデータを示す。なお、（８−１）、（８−２）、（８−３）では、図７と同一タイミングでデータの書きこみが実施されるので説明を割愛する。
【００４６】
（８−４）、（８−５）では、それぞれの記録ページへの書きこみ時間が２倍長くなっているため、各ページの書きこみが待ち時間なく連続して発生する。その結果、２個のフラッシュセルアレイ６３ａ，６３ｂに対して同時に書きこみが発生し、フラッシュセルアレイ６３ａ，６３ｂに対する書きこみに関する消費電流値が倍増する。フラッシュセルアレイ６３ａ（６３ｂ）に対する書きこみ時間が標準値の２倍の長さになった場合のＡＵ当たりの書きこみ時間は下記（１）〜（６）の総和になる。
（１）全６４ページの１ｓｔ記録ページのフラッシュセルアレイ６３ａ（６３ｂ）への書きこみにかかる時間＝２×６４×Ｔ１
（２）全６４ページの２ｎｄ記録ページのフラッシュセルアレイ６３ａ（６３ｂ）への書きこみにかかる時間＝２×６４×Ｔ２
（３）消去時間＝Ｔｅｗ
（４）最初のページのデータキャッシュ６１ａへの転送終了までの時間（（７−２）のデータ０ａの右端）
（５）ファームウェア等の処理時間
（６）最後の２ｎｄ記録ページの書きこみ時間−Ｔ２＝Ｔ２
【００４７】
図７と図８を比較すると、フラッシュメモリ６ａ（６ｂ）の各記録ページの書きこみ時間は、図８では図７の２倍となっているが、１ＡＵへの書きこみ時間の差分は上記の（６）に対応する項目のみ（Ｔ２）になる。
【００４８】
また、フラッシュメモリ６ｂのデータキャッシュ６１ｂに、ページ２にかかるデータ（２ｂ）を転送完了した時点では、ページバッファー６２ｂからフラッシュセルアレイ６３ｂにデータ書きこみ中であり、フラッシュメモリ６ｂがＢｕｓｙ状態となるが、ベージ３にかかるデータ（３ｂ）をデータキャッシュ６１ｂに転送するのは、フラッシュセルアレイ６３ｂへのデータ１ｂの書きこみが完了した後、つまりＢｕｓｙが解除された後でよい。したがって、フラッシュメモリへの書きこみ速度はフラッシュメモリのＢｕｓｙ状態に関係なく、制御における時間によって決定することができる。
【００４９】
（書きこみ動作例３）
図９は本実施の形態における書きこみ動作時の各部のタイミング図であり、フラッシュメモリ６ａ（６ｂ）の書きこみ時間が標準値の３倍の長さになった場合を示している。同図において、（９−１）は、データメモリ４の書きこみ時のタイミングを、（９−２）はフラッシュメモリ６ａのデータキャッシュ６１ａへの転送タイミングを、（９−３）はフラッシュメモリ６ｂのデータキャッシュ６１ｂへの転送タイミングを、（９−４）はフラッシュメモリ６ａのデータキャッシュ６１ａから転送されたデータのフラッシュセルアレイ６３ａへの書きこみタイミングを、（９−５）はフラッシュメモリ６ｂのデータキャッシュ６１ｂから転送されたデータのフラッシュセルアレイ６３ｂへの書きこみタイミングをそれぞれ示す。０ａ〜５ａ、０ｂ〜５ｂの符号は、図７と同様にフラッシュメモリ６ａ、フラッシュメモリ６ｂにおける各記録ページのデータを示す。なお、（９−１）、（９−２）、（９−３）では、図７、図８で示した場合と異なり、書きこみタイミングは、フラッシュメモリ６ａ（６ｂ）の書きこみ時間により決定されるタイミングとなる。すなわち、タイマー設定値にしたがって、フラッシュ制御シーケンサ７ａ（７ｂ）がフラッシュメモリ６ａ（６ｂ）のデータキャッシュ６１ａ（６１ｂ）にデータを転送しようとしても、図９に示すように、フラッシュメモリ６ａ（６ｂ）では１ページのデータ（１ａ，１ｂ）が書きこみ中で、かつ次の１ページのデータ２ａ，２ｂがデータキャッシュ６１ａ（６１ｂ）に待機中であるときが生じ、新たなデータをデータキャッシュ６１ａ（６１ｂ）に転送することができない場合がある。つまり、フラッシュセルアレイ６３ａ（６３ｂ）への書きこみ時間により、データメモリ４の制御タイミングが規制される。
【００５０】
（９−４）、（９−５）では、それぞれの記録ページへの書きこみ時間が３倍長くなっているため、各ページの書きこみが待ち時間なく連続して発生する。その結果、２個のフラッシュセルアレイ６３ａ，６３ｂに対して同時に書きこみが発生し、フラッシュセルアレイ６３ａ，６３ｂに対する書きこみに関する消費電流値が倍増する。フラッシュセルアレイ６３ａ（６３ｂ）に対する書きこみ時間が標準値の３倍の長さになった場合のＡＵ当たりの書きこみ時間は下記（１）〜（６）の総和になる。
（１）全６４ページの１ｓｔ記録ページのフラッシュセルアレイ６３ａ（６３ｂ）への書きこみにかかる時間＝３×６４×Ｔ１
（２）全６４ページの２ｎｄ記録ページのフラッシュセルアレイ６３ａ（６３ｂ）への書きこみにかかる時間＝３×６４×Ｔ２
（３）消去時間＝Ｔｅｗ
（４）最初のページのデータキャッシュ６１ａへの転送終了までの時間（（７−２）のデータ０ａの右端）
（５）ファームウェア等の処理時間
（６）最後の２ｎｄ記録ページの書きこみ時間−Ｔ２＝２×Ｔ２
【００５１】
図７と図９を比較すると、フラッシュメモリ６ａ（６ｂ）の各記録ページの書きこみにおいて、１ＡＵへの書きこみ時間の差分は
６４×（Ｔ１＋Ｔ２）＋２×Ｔ２    （式１）
となる。
【００５２】
ここで、タイマーをカウントダウンしている時間の総和をＴrefとすると、Ｔref＝２×６４×（Ｔ１＋Ｔ２）である。また、１ｓｔ記録ページの書きこみ時間の最大値をＴ１ｗ（Ｔ１ｗ＝３×Ｔ１）とし、２ｎｄ記録ページの書きこみ時間の最大値をＴ２ｗ（Ｔ２ｗ＝３×Ｔ２）とする。そして（式１）を次の（式２）のように変形する。
（６４×（Ｔ１ｗ＋Ｔ２ｗ）−Ｔref）＋（Ｔ２ｗ−Ｔ２）  （式２）
ここで、タイマー値を前記最大値Ｔ１ｗ，Ｔ２ｗの１／２に設定すれば、（式２）は、
Ｔref＝２×６４×（Ｔ１＋Ｔ２）＝２×６４×（Ｔ１ｗ／２＋Ｔ２ｗ／２）となる。また、（式２）の第１項は０となり、フラッシュメモリ６ａ（６ｂ）の書きこみ時間のばらつきに関係なく、書きこみを所定のタイミングで制御可能であることを示している。また、図７のように、タイマー値をフラッシュセルアレイ６３ａ（６３ｂ）に対する書きこみ時間の標準値Ｔａｖ以上に設定すれば、フラッシュセルアレイ６３ａ（６３ｂ）への書きこみにかかる消費電流は半分になる。
【００５３】
図７〜図９で説明した内容を検討すると、本実施の形態の構成の半導体記録装置において、以下のことが理解できる。
［Ａ］シーケンサ起動タイマー３ｃのタイマー値を（フラッシュセルアレイ６３ａ（６３ｂ）への書きこみ時間の最大値Ｔ１ｗ（Ｔ２ｗ）／２に設定すれば、フラッシュメモリ６ａ（６ｂ）の書きこみ時間のばらつきに関係なく、書きこみを所定のタイミングで制御可能であり、フラッシュメモリ６ａ（６ｂ）の並列書きこみ数分の書きこみ速度を保証できる。
［Ｂ］タイマー値がフラッシュセルアレイ６３ａ（６３ｂ）への書きこみ時間の標準値より長ければ、２個のフラッシュメモリ６ａ（６ｂ）において、各フラッシュセルアレイ６３ａ（６３ｂ）への書きこみが同時発生することが稀なため、消費電流を抑制できる。
［Ａ］［Ｂ］より、フラッシュセルアレイ６３ａ（６３ｂ）への記録ページの書きこみ時間の標準値をＴave、最大値をＴｗとし、
Ｔave  ＜  タイマー値  ≦  Ｔｗ／２  （式３）
を満たすようにシーケンサ軌道タイマー３ｃのタイマー値を設定すれば、フラッシュセルアレイ６３ａ（６３ｂ）への書きこみ時間がタイマー値以下の場合は、消費電流を抑制でき、並列書きこみ同等の書きこみ速度も保証可能となる。
（まとめ）
【００５４】
以上説明したように、本実施の形態によれば、ページ判定手段で１ｓｔ記録ページの書きこみと判定された場合は書きこみ開始よりＴ１時間経過した後に別グループへの書きこみを開始し、ページ判定手段で２ｎｄ記録ページの書きこみと判定された場合は書きこみ開始よりＴ２時間経過した後に別グループの書きこみを開始するので、前記書きこみ開始時間のオフセット値Ｔ１を１ｓｔ記録ページの書きこみに要する標準時間以上に設定し、前記書きこみ開始時間のオフセット値Ｔ２を２ｎｄ記録ページの書きこみに要する標準時間以上に設定すれば、フラッシュメモリにおける書きこみ時間が概ね標準値程度である場合、２個のグループのフラッシュメモリが同時に書きこまれることがないため、消費電力を抑制できる。すなわち、低消費電力化を図りつつ、複数の多値フラッシュメモリを利用することによりできるだけ高速な記録を可能とすることができる。
【００５５】
また、前記書きこみ開始時間のオフセット値Ｔ１を１ｓｔ記録ページの書きこみ時間の最大値の１／２以下、前記書きこみ開始時間のオフセット値Ｔ２を２ｎｄ記録ページの書きこみ時間の最大値の１／２以下に設定すれば、フラッシュメモリの書きこみ時間が最大値にばらついた場合、前記書きこみ開始時間のオフセット値Ｔ１およびＴ２がフラッシュメモリの書きこみ時間と相殺されるため、半導体記録装置の書きこみ速度の保証値は、前記書きこみ開始時間のオフセット値によって劣化することはない。
【００５６】
さらに、前記書きこみ開始時間のオフセット値Ｔ１が１ｓｔ記録ページの書きこみに要する標準値に所定のマージンを加算した値以上であり、前記書きこみ開始時間のオフセット値Ｔ２が２ｎｄ記録ページの書きこみに要する標準値に所定のマージンを加算した値以上であれば、２個のグループのフラッシュメモリが同時に書きこまれることがほとんど発生することがないため、半導体記録装置の書きこみ速度の保証値を劣化させることなく、消費電力を抑制した半導体記録装置の提供が可能となる。
【００５７】
（実施の形態２）
実施の形態１では、２個のグループに１記録ページ単位でインターリーブする方式について説明したが、本実施の形態では２個のグループに２記録ページ単位でインターリーブして記録する方式について説明する。
【００５８】
図１０は、本実施の形態におけるフラッシュメモリのブロックのセル共有の関係を示す図である。図４との差異は、図４が１ページ単位で１ｓｔ記録ページと２ｎｄ記録ページが交互にレイアウトされているのに対して、図１０では２ページ単位で１ｓｔ記録ページと２ｎｄ記録ページがレイアウトされている点である。これにより、セルを共有するページは番号が隣接するページではなくなり、ページ番号Ｘの１ｓｔ記録ページとセル共有する２ｎｄ記録ページのページ番号はＸ＋２となる。
【００５９】
本実施の形態に係る半導体記録装置の構成は、図１に示す実施の形態１と同様であり、説明を省略する。
上記のようなセル構造を有するフラッシュメモリにおける書き込みの動作について図１１を参照しながら説明する。
【００６０】
図１１は本実施の形態における書きこみ動作時の各部のタイミング図であり、フラッシュメモリ６ａ（６ｂ）の書きこみ時間が標準値である場合を示している。ここで、書きこみ時間の標準値とは、書きこみに対して障害となる条件が存在していない場合に期待できる書きこみ時間である。また、外部インターフェイス手段１を介して受信されたコマンドは、ＡＵのアライメントに合致したライトコマンドであった場合の動作である。このフラッシュメモリ６ａ（６ｂ）では、４＊Ｎと４＊Ｎ＋１ページ（Ｎは０以上の整数）を１ｓｔ記録ページ、４＊Ｎ＋２と４＊Ｎ＋３ページを２ｎｄ記録ページに対応させてある。また、このフラッシュメモリ６ａ（６ｂ）では、１ｓｔ記録ページの書きこみ時間の標準値はＴ１、２ｎｄ記録ページの書きこみ時間の標準値はＴ２（Ｔ２＞Ｔ１）になっている。２ｎｄ記録ページの書きこみ時間が１ｓｔ記録ページの書きこみ時間より長くかかる理由については従来例で説明したとおりである。
【００６１】
図１１の（１１−１）はデータメモリ４への書きこみタイミングを、（１１−２）はフラッシュメモリ６ａのデータキャッシュ６１ａへの転送タイミングを、（１１−３）はフラッシュメモリ６ｂのデータキャッシュ６１ｂへの転送タイミングを、（１１−４）はフラッシュメモリ６ａのフラッシュセルアレイ６３ａへの書きこみタイミングを、（１１−５）はフラッシュメモリ６ｂのフラッシュセルアレイ６３ｂへの書きこみタイミングをそれぞれ示す。データ転送量は記録ページサイズに等しく４ＫＢである。
【００６２】
外部インターフェイス手段１を介して受信されたコマンドは、コマンド解析手段２によりその内容が解析される。そして当該コマンドがＡＵのアライメントに合致したライトコマンドである場合、（１１−１）に示すように、ホスト機器から順次データがデータメモリ４に書き込まれる。（１１−１）におけるデータ０ａはグループＡのフラッシュメモリ６ａにおけるページ０に書き込まれるデータと対応し、同（１１−１）のデータ０ｂはグループＢのフラッシュメモリ６ｂにおけるページ０に書き込まれるデータと対応している。同（１１−１）におけるデータ１ａ、２ａ、３ａは同様にフラッシュメモリ６ａにおけるページ１、ページ２、ページ３に書き込まれるデータと対応する。同（１１−１）におけるデータ１ｂ、２ｂ、３ｂは同様にフラッシュメモリ６ｂにおけるページ１、ページ２、ページ３に書き込まれるデータと対応する。そして、データメモリ４に予め合計４ページ分のデータ０ａ，１ａ，０ｂ，１ｂを書き込んだ（メモリフル状態）後、２ページ分のデータ０ａと１ａをフラッシュメモリ６ａに転送し、その転送完了後、次の２ページ分のデータ０ｂと１ｂをフラッシュメモリ６ｂに転送して逐次書き込む。実施の形態１との差異は、実施の形態１が１ページ単位で２個のフラッシュメモリに交互に転送しているのに対して、本実施の形態では２ページ単位で２個のフラッシュメモリに交互に転送している点である。フラッシュメモリ６ａ（６ｂ）は、データキャッシュ６１ａ（６１ｂ）とページバッファー６２ａ（６２ｂ）の２面構成になっており、データキャッシュ６１ａ（６１ｂ）に外部から転送されたデータをライトし、ページバッファー６２ａ（６２ｂ）からフラッシュセルアレイ６３ａ（６３ｂ）へのデータの書き込みを行う。そして、データキャッシュ６１ａ（６１ｂ）からページバッファー６２ａ（６２ｂ）への転送は、ページバッファー６２ａ（６２ｂ）のデータがフラッシュセルアレイ６３ａ（６３ｂ）に書き込まれた時点で高速に実施される。よって、本実施の形態のように、２ページ分を連続してフラッシュメモリ６ａ（６ｂ）に転送するように制御しても特に問題はない。
【００６３】
シーケンサ起動タイマー３ｃは、各フラッシュメモリ６ａ（６ｂ）に接続されているフラッシュ制御シーケンサ７ａ（７ｂ）を動作させると同時に、タイマー値を所定の値にセットしカウントダウンしていく。タイマー値は、書きこみ対象の記録ページが４＊Ｎページ及び４＊Ｎ＋１ページの場合は２＊Ｔ１（第１所定時間）、書きこみ対象の記録ページが４＊Ｎ＋２ページ及び４＊Ｎ＋３ページの場合は２＊Ｔ２（第２所定時間）にセットされる。また、シーケンサ起動タイマー３ｃは、４＊Ｎページまたは４＊Ｎ＋２ページへの書きこみを開始する都度、開始と同時にタイマー３ｃを起動させ、これにより、２個のフラッシュメモリ６ａ（６ｂ）において、時間軸オフセットをつけて交互に書きこみ動作が行われる。
【００６４】
ＡＵの最初の記録ページ０へのデータ０ａのライトでは、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは１ｓｔ記録ページにあたり、かつ２ページを連続して記録するので、タイマー値を２＊Ｔ１にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａに最初のページのデータを転送していく（（１１−２）のデータ０ａ，１ａ）。
【００６５】
前記タイマー値が０になると、フラッシュ制御シーケンサ７ｂを起動すると同時に、ライトページは１ｓｔ記録ページにあたり、かつ２ページを連続して記録するので、タイマー値を２＊Ｔ１にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂに最初のページのデータを転送していく（（１１−３）のデータ０ｂ，１ｂ）。
【００６６】
つぎに、前記タイマー値が０になり、フラッシュメモリ６ａがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは２ｎｄ記録ページにあたり、かつ２ページ連続して記録するので、タイマー値を２＊Ｔ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａにページ１のデータを転送していく（（１１−２）のデータ２ａ，３ａ）。
【００６７】
前記タイマー値が０になり、フラッシュメモリ６ｂがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ｂを起動すると同時に、ライトページは２ｎｄ記録ページにあたり、かつ２ページ連続して記録するので、タイマー値を２＊Ｔ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂにページ１のデータを転送していく（（１１−３）のデータ２ｂ，３ｂ）。
【００６８】
このように、シーケンサ起動タイマー３ｃは、フラッシュ制御シーケンサ７ａおよび７ｂを起動する毎に、書きこみ対象の記録ページが１ｓｔ記録ページか２ｎｄ記録ページかに応じてタイマー値を第１所定時間２＊Ｔ１または第２所定時間２＊Ｔ２にセットし、タイマー値をカウントダウンしていく。タイマー値のセットはフラッシュ制御シーケンサ７ａ（７ｂ）の起動と同時に実施されるため、各フラッシュ制御シーケンサ７ａ（７ｂ）に繋がっているフラッシュメモリ６ａ（６ｂ）が、ビジー状態（データキャッシュに転送不可状態）であれば、タイマー値のセットは待機状態となる。
【００６９】
次に、図１１の（１１−４）、（１１−５）について説明する。（１１−４）はフラッシュメモリ６ａのデータキャッシュ６１ａから転送されたデータのフラッシュセルアレイ６３ａへの書きこみのタイミング図である。０ａ，１ａ，２ａ，３ａの符号はフラッシュメモリのページ０、ページ１、ページ２，ページ３のフラッシュセルアレイ６３ａへの書きこみを示す。ページ０とページ１は１ｓｔ記録ページなので，書きこみ時間が速く、２＊Ｔ１時間で連続する２ページの書きこみが終了している。ページ２とページ３は２ｎｄ記録ページであるため、書きこみ時間が遅く、２ページ分の書き込み終了までに２＊Ｔ２時間を要する。
【００７０】
（１１−５）はフラッシュメモリ６ｂのデータキャッシュ６１ｂから転送されたデータのフラッシュセルアレイ６３ｂへの書きこみのタイミング図である。０ｂ，１ｂ，２ｂ，３ｂの符号はフラッシュメモリ６ｂのページ０、ページ１、ページ２，ページ３のフラッシュセルアレイ６３ｂへの書きこみを示す。ページ０とページ１は１ｓｔ記録ページなので、書きこみ時間が速く、２＊Ｔ１時間で連続する２ページの書きこみが終了している。ページ２とページ３は２ｎｄ記録ページであるため、書きこみ時間が遅く、２ページ分の書き込み終了までに２＊Ｔ２時間を要する。
【００７１】
以上、説明したように、本実施の形態では、フラッシュメモリの連続する２記録ページ単位で、２個のグループにインターリーブしてデータ転送し、２個のフラッシュ制御シーケンサ７ａ（７ｂ）を、連続する２つの記録ページの書きこみ時間の標準値の和に対応してシーケンサ起動タイマー３ｃを駆動し、タイマー３ｃの動作時には一方のフラッシュメモリ６ａ（６ｂ）のみしかプログラム中（データ書きこみ中）にならないように制御する。これにより、消費電力を抑制することができる。
【００７２】
このように、インターリーブの単位をフラッシュメモリのページレイアウトに対応して実施し、シーケンサの起動タイマーをインターリーブするページ単位の書き込み時間の標準値の和に設定すれば、フラッシュメモリのページレイアウトに制約されることなく本発明の思想を適用することが可能となる。
【００７３】
（実施の形態３）
実施の形態１では、１ページ単位で２個のフラッシュメモリのグループに対してインターリーブを行い、１ｓｔ記録ページの書き込み開始時にＴ１のタイマー、２ｎｄ記録ページの書き込み開始時にＴ２のタイマーをセットしてシーケンサを制御した。
【００７４】
実施の形態２では、１ｓｔ記録ページおよび２ｎｄ記録ページがそれぞれ２ページずつ連続するようなフラッシュメモリにおいて、２ページ単位で２個のフラッシュメモリのグループに対してインターリーブを行い、１ｓｔ記録ページの書き込み開始時に２＊Ｔ１のタイマー、２ｎｄ記録ページの書き込み開始時に２＊Ｔ２のタイマーをセットしてシーケンサを制御した。
【００７５】
これらに対して、本実施の形態では、図４に示したフラッシュメモリにおいて、１ｓｔ記録ページと２ｎｄ記録ページとの２ページ単位で２個のフラッシュメモリのグループに対してインターリーブを行い、インターリーブした２記録ページの書き込み開始時にＴ１＋Ｔ２のタイマーをセットしてシーケンサを制御する。
【００７６】
本実施の形態に係る半導体記録装置の構成は、図１に示す実施の形態１と同様であり、説明を省略する。
本実施の形態に係る書き込みの動作について図１２を参照しながら説明する。
【００７７】
図１２は本実施の形態における書きこみ動作時の各部のタイミング図であり、フラッシュメモリ６ａ（６ｂ）の書きこみ時間が標準値である場合を示している。ここで、書きこみ時間の標準値とは、書きこみに対して障害となる条件が存在していない場合に期待できる書きこみ時間である。また、外部インターフェイス手段１を介して受信されたコマンドが、ＡＵのアライメントに合致したライトコマンドであった場合の動作である。このフラッシュメモリ６ａ（６ｂ）では、偶数ページを１ｓｔ記録ページ、奇数ページを２ｎｄ記録ページに対応させてある。また、このフラッシュメモリ６ａ（６ｂ）では、１ｓｔ記録ページの書きこみ時間の標準値はＴ１、２ｎｄ記録ページの書きこみ時間の標準値はＴ２（Ｔ２＞Ｔ１）になっている。２ｎｄ記録ページの書きこみ時間が１ｓｔ記録ページの書きこみ時間より長くかかる理由については従来例で説明したとおりである。
【００７８】
図１２の（１２−１）はデータメモリ４への書きこみタイミングを、（１２−２）はフラッシュメモリ６ａのデータキャッシュ６１ａへの転送タイミングを、（１２−３）はフラッシュメモリ６ｂのデータキャッシュ６１ｂへの転送タイミングを、（１２−４）はフラッシュメモリ６ａのフラッシュセルアレイ６３ａへの書きこみタイミングを、（１２−５）はフラッシュメモリ６ｂのフラッシュセルアレイ６３ｂへの書きこみタイミングをそれぞれ示す。データ転送量は記録ページサイズに等しく４ＫＢである。
【００７９】
外部インターフェイス手段１を介して受信されたコマンドは、コマンド解析手段２によりその内容が解析される。そして当該コマンドがＡＵのアライメントに合致したライトコマンドである場合、（１２−１）に示すように、ホスト機器から順次データがデータメモリ４に書き込まれる。（１２−１）におけるデータ０ａはグループＡのフラッシュメモリ６ａにおけるページ０に書き込まれるデータと対応し、同（１２−１）のデータ０ｂはグループＢのフラッシュメモリ６ｂにおけるページ０に書き込まれるデータと対応している。同（１１−１）におけるデータ１ａ、２ａ、３ａは同様にフラッシュメモリ６ａにおけるページ１、ページ２、ページ３に書き込まれるデータと対応する。同（１２−１）におけるデータ１ｂ、２ｂ、３ｂは同様にフラッシュメモリ６ｂにおけるページ１、ページ２、ページ３に書き込まれるデータと対応する。そして、データメモリ４に予め合計４ページ分のデータ０ａ，１ａ，０ｂ，１ｂを書き込んだ（メモリフル状態）後、２ページ分のデータ０ａと１ａをフラッシュメモリ６ａに転送し、その転送完了後、次の２ページ分のデータ０ｂと１ｂをフラッシュメモリ６ｂに転送して逐次書き込む。
【００８０】
シーケンサ起動タイマー３ｃは、各フラッシュメモリ６ａ（６ｂ）に接続されているフラッシュ制御シーケンサ７ａ（７ｂ）を動作させると同時に、タイマー値を所定の値にセットしカウントダウンしていく。タイマー値は、実施の形態１および実施の形態２とは異なり常時Ｔ１＋Ｔ２に設定される。これは、書き込み速度が異なる１ｓｔ記録ページと２ｎｄ記録ページを一括して扱っているため、タイマー値のセット時に予測される書き込み速度が一定となるからである。
【００８１】
ＡＵの最初の記録ページ０へのデータ０ａのライトでは、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは１ｓｔ記録ページと２ｎｄ記録ページの両方で、かつ１ｓｔ記録ページと２ｎｄ記録ページを連続して記録するので、タイマー値をＴ１＋Ｔ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａに最初のページのデータを転送していく（（１２−２）のデータ０ａ，１ａ）。
【００８２】
前記タイマー値が０になると、フラッシュ制御シーケンサ７ｂを起動すると同時に、ライトページは１ｓｔ記録ページと２ｎｄ記録ページの両方で、かつ１ｓｔ記録ページと２ｎｄ記録ページを連続して記録するので、タイマー値をＴ１＋Ｔ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂに最初のページのデータを転送していく（（１２−３）のデータ０ｂ，１ｂ）。
【００８３】
つぎに、前記タイマー値が０になり、フラッシュメモリ６ａがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは１ｓｔ記録ページと２ｎｄ記録ページの両方で、かつ１ｓｔ記録ページと２ｎｄ記録ページを連続して記録するので、タイマー値をＴ１＋Ｔ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａにページ１のデータを転送していく（（１２−２）のデータ２ａ，３ａ）。
【００８４】
前記タイマー値が０になり、フラッシュメモリ６ｂがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ｂを起動すると同時に、ライトページは１ｓｔ記録ページと２ｎｄ記録ページの両方で、かつ１ｓｔ記録ページと２ｎｄ記録ページを連続して記録するので、タイマー値をＴ１＋Ｔ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂにページ１のデータを転送していく（（１２−３）のデータ２ｂ，３ｂ）。
【００８５】
このように、シーケンサ起動タイマー３ｃは、フラッシュ制御シーケンサ７ａおよび７ｂを起動する毎に、タイマー値を第１所定時間と第２所定時間の和（Ｔ１＋Ｔ２）にセットし、タイマー値をカウントダウンしていく。タイマー値のセットはフラッシュ制御シーケンサ７ａ（７ｂ）の起動と同時に実施されるため、各フラッシュ制御シーケンサ７ａ（７ｂ）に繋がっているフラッシュメモリ６ａ（６ｂ）が、ビジー状態（データキャッシュに転送不可状態）であれば、タイマー値のセットは待機状態となる。
【００８６】
次に、図１２の（１２−４）、（１２−５）について説明する。（１２−４）はフラッシュメモリ６ａのデータキャッシュ６１ａから転送されたデータのフラッシュセルアレイ６３ａへの書きこみのタイミング図であり、０ａ，１ａ，２ａ，３ａの符号はフラッシュメモリのページ０、ページ１、ページ２，ページ３のフラッシュセルアレイ６３ａへの書きこみを示す。図示するように書き込み時間が速い１ｓｔページと書き込み時間が遅い２ｎｄページを一括して扱うので、Ｔ１＋Ｔ２時間で連続する２ページの書きこみが終了する。
【００８７】
（１２−５）はフラッシュメモリ６ｂのデータキャッシュ６１ｂから転送されたデータのフラッシュセルアレイ６３ｂへの書きこみのタイミング図であり、０ｂ，１ｂ，２ｂ，３ｂの符号はフラッシュメモリ６ｂのページ０、ページ１、ページ２，ページ３のフラッシュセルアレイ６３ｂへの書きこみを示す。図示するように書き込み時間が速い１ｓｔページと書き込み時間が遅い２ｎｄページを一括して扱うので、Ｔ１＋Ｔ２時間で連続する２ページの書きこみが終了する。
【００８８】
以上、説明したように、本実施の形態では、フラッシュメモリの連続する２記録ページ単位で、２個のグループにインターリーブしてデータ転送し、２個のフラッシュ制御シーケンサ７ａ（７ｂ）を、連続する２記録ページの書きこみ時間の標準値の和に対応してシーケンサ起動タイマー３ｃを駆動し、タイマー３ｃの動作時には一方のフラッシュメモリ６ａ（６ｂ）のみしかプログラム中（データ書きこみ中）にならないように制御することにより、消費電力を抑制することができる。
【００８９】
さらに、書き込みが速い１ｓｔ記録ページと書き込みの遅い２ｎｄ記録ページを一括した２ページ単位でインターリーブして各フラッシュグループに書き込むため、タイマー値を書き込みページ番号によって設定し直す必要がない。
【００９０】
（実施の形態４）
実施の形態１〜実施の形態３では、２ビット／セルのフラッシュメモリにおいて本発明を適用した例を示した。これに対して、本実施の形態では３ビット／セルのフラッシュメモリにおいて本発明を適用した例について説明する。まず、３ビット／セルの多値フラッシュメモリの構成について説明し、その後、フラッシュメモリへのデータ書き込み方法について説明する。
【００９１】
図１３に、３ビット／セルの多値フラッシュメモリのフローティングゲートに蓄積する電子の数と閾値電圧（Ｖｔｈ）との関係の一例を示す。同図に示すように、３ビット／セルを適応した８値のフラッシュメモリでは、フローティングゲートの電子の蓄積状態を閾値電圧（Ｖｔｈ）に基づいて８状態で管理する。閾値電圧は、消去状態が一番低く、これを（１，１，１）に対応させる。そして電子が蓄積していくにつれて閾値電圧は離散的に上昇し、その状態をそれぞれ（１，１，０）（１，０，１）（１，０，０）（０，０，１）（０，０，０）（０，１，１）（０，１，０）に対応させる。このように、蓄積する電子の数に比例して閾値電圧が上昇するので、所定の閾値電圧に収まるように制御することによって、１つのメモリセルに３ビットのデータを記録することができる。
【００９２】
図１４に３ビット／セルのフラッシュメモリの１つの消去ブロックの模式図を示す。同図に示す消去ブロックは、３×Ｋ個（Ｋは自然数）のページによって構成されている。そして、書きこみ処理は、ページ番号０から昇順に実施される。ここで、３ｍ（ｍは０≦ｍ≦（Ｋ−１）の整数）のページと３×ｍ＋１のページと３×ｍ＋２のページは１つのメモリセルを共有している関係（以下、セル共有関係という）にあるとする。セル共有関係にあるページにおいて、最初に書き込むページを１ｓｔ記録ページ、次に書き込むページを２ｎｄ記録ページ、その次に書き込むページを３ｒｄ記録ページと定義する。つまり、ページ番号（３×ｍ）への書きこみ（１ｓｔ記録ページへの書きこみ）と、ページ番号（３×ｍ＋１）への書きこみ（２ｎｄ記録ページへの書きこみ）と、ページ番号（３×ｍ＋２）への書きこみ（３ｒｄ記録ページへの書きこみ）は、同一のセルに電子をチャージして行うことになる。
【００９３】
そして、各ビットを１ｓｔ記録ページ、２ｎｄ記録ページ、３ｒｄ記録ページに対応づける。１ｓｔ記録ページの書き込みにおいて１状態から２状態に遷移し、２ｎｄ記録ページの書き込みにおいて２状態から４状態に遷移し、そして３ｒｄ記録ページの書き込みにおいて４状態から８状態に遷移する。よって、１ｓｔページの書き込みは１回の電子注入、２ｎｄページの書き込みは２回の電子注入、３ｒｄページの書き込みは４回の電子注入が発生するので、書き込み速度は順次遅くなっていく。
【００９４】
実施の形態４では、上述のようなフラッシュメモリにおいて、１ページ単位で２個のフラッシュメモリのグループに対してインターリーブを行い、１ｓｔ記録ページの書き込み開始時にＴ１のタイマー、２ｎｄ記録ページの書き込み開始時にＴ２のタイマー、３ｒｄ記録ページの書き込み開始時にＴ３のタイマーをセットしてシーケンサを制御する。
【００９５】
本実施の形態に係る半導体記録装置の構成は、図１に示す実施の形態１と同様であり、説明を省略する。
本実施の形態に係る書き込みの動作について図１５を参照にしながら説明する。
【００９６】
図１５は本実施の形態における書きこみ動作時の各部のタイミング図であり、フラッシュメモリ６ａ（６ｂ）の書きこみ時間が標準値である場合を示している。ここで、書きこみ時間の標準値とは、書きこみに対して障害となる条件が存在していない場合に期待できる書きこみ時間である。また、このフラッシュメモリ６ａ（６ｂ）では、１ｓｔ記録ページの書きこみ時間の標準値はＴ１、２ｎｄ記録ページの書きこみ時間の標準値はＴ２、３ｒｄ記録ページの書き込み時間の標準値はＴ３（Ｔ３＞Ｔ２＞Ｔ１）になっている。
【００９７】
図１５の（１５−１）はデータメモリ４への書きこみタイミングを、（１５−２）はフラッシュメモリ６ａのデータキャッシュ６１ａへの転送タイミングを、（１５−３）はフラッシュメモリ６ｂのデータキャッシュ６１ｂへの転送タイミングを、（１５−４）はフラッシュメモリ６ａのフラッシュセルアレイ６３ａへの書きこみタイミングを、（１５−５）はフラッシュメモリ６ｂのフラッシュセルアレイ６３ｂへの書きこみタイミングをそれぞれ示す。データ転送量は記録ページサイズに等しく４ＫＢである。
【００９８】
外部インターフェイス手段１を介して受信されたコマンドは、コマンド解析手段２によりその内容が解析される。そして当該コマンドがＡＵのアライメントに合致したライトコマンドである場合、（１５−１）に示すように、ホスト機器から順次データがデータメモリ４に書き込まれる。（１５−１）におけるデータ０ａはグループＡのフラッシュメモリ６ａにおけるページ０に書き込まれるデータと対応し、同（１５−１）のデータ０ｂはグループＢのフラッシュメモリ６ｂにおけるページ０に書き込まれるデータと対応している。同（１５−１）におけるデータ１ａ、２ａ、３ａは同様にフラッシュメモリ６ａにおけるページ１、ページ２、ページ３に書き込まれるデータと対応する。同（１５−１）におけるデータ１ｂ、２ｂ、３ｂは同様にフラッシュメモリ６ｂにおけるページ１、ページ２、ページ３に書き込まれるデータと対応する。そして、データメモリ４に予め合計４ページ分のデータ０ａ，０ｂ，１ａ，１ｂを書き込んだ（メモリフル状態）後、１ページ分のデータ０ａをフラッシュメモリ６ａに転送し、その転送完了後、次の１ページ分のデータ０ｂをフラッシュメモリ６ｂに転送して逐次書き込む。
【００９９】
シーケンサ起動タイマー３ｃは、各フラッシュメモリ６ａ（６ｂ）に接続されているフラッシュ制御シーケンサ７ａ（７ｂ）を動作させると同時に、タイマー値を所定の値にセットしカウントダウンしていく。タイマー値は、書きこみ対象の記録ページが１ｓｔ記録ページの場合はＴ１（第１所定時間）、書きこみ対象の記録ページが２ｎｄ記録ページの場合はＴ２（第２所定時間）、書きこみ対象の記録ページが３ｒｄ記録ページの場合はＴ３（第３所定時間）にセットされる。また、シーケンサ起動タイマー３ｃは、各記録ページへの書きこみを開始する都度、開始と同時にタイマー３ｃを起動させ、これにより、２個のフラッシュメモリ６ａ（６ｂ）において、時間軸オフセットをつけて交互に書きこみ動作が行われる。
【０１００】
ＡＵの最初の記録ページ０へのデータ０ａのライトでは、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは１ｓｔ記録ページにあたるので、タイマー値をＴ１にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａに最初のページのデータを転送していく（（１５−２）のデータ０ａ）。
【０１０１】
前記タイマー値が０になると、フラッシュ制御シーケンサ７ｂを起動すると同時に、同様にライトページは１ｓｔ記録ページにあたるので、タイマー値をＴ１にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂに最初のページのデータを転送していく（（１５−３）のデータ０ｂ）。
【０１０２】
つぎに、前記タイマー値が０になり、フラッシュメモリ６ａがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは２ｎｄ記録ページにあたるので、タイマー値をＴ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａにページ１のデータを転送していく（（１５−２）のデータ１ａ）。
【０１０３】
つぎに、前記タイマー値が０になり、フラッシュメモリ６ｂがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ｂを起動すると同時に、ライトページは２ｎｄ記録ページにあたるので、タイマー値をＴ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂにページ１のデータを転送していく（（１５−３）のデータ１ｂ）。
【０１０４】
つぎに、前記タイマー値が０になり、フラッシュメモリ６ａがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは３ｒｄ記録ページにあたるので、タイマー値をＴ３にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａにページ２のデータを転送していく（（１５−２）のデータ２ａ）。
【０１０５】
つぎに、前記タイマー値が０になり、フラッシュメモリ６ｂがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ｂを起動すると同時に、ライトページは３ｒｄ記録ページにあたるので、タイマー値をＴ３にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂにページ２のデータを転送していく（（１５−３）のデータ２ｂ）。
【０１０６】
このように、シーケンサ起動タイマー３ｃは、フラッシュ制御シーケンサ７ａおよび７ｂを起動する毎に、書き込みを実施する記録ページの書き込み速度に対応して、タイマー値を第１所定時間（Ｔ１）、第２所定時間（Ｔ２）、第３所定時間（Ｔ３）にセットし、タイマー値をカウントダウンしていく。タイマー値のセットはフラッシュ制御シーケンサ７ａ（７ｂ）の起動と同時に実施されるため、各フラッシュ制御シーケンサ７ａ（７ｂ）に繋がっているフラッシュメモリ６ａ（６ｂ）が、ビジー状態（データキャッシュに転送不可状態）であれば、タイマー値のセットは待機状態となる。
【０１０７】
次に、図１５の（１５−４）、（１５−５）について説明する。（１５−４）はフラッシュメモリ６ａのデータキャッシュ６１ａから転送されたデータのフラッシュセルアレイ６３ａへの書きこみのタイミング図であり、０ａ，１ａ，２ａ，３ａの符号はフラッシュメモリのページ０、ページ１、ページ２，ページ３のフラッシュセルアレイ６３ａへの書きこみを示す。（１５−５）はフラッシュメモリ６ｂのデータキャッシュ６１ｂから転送されたデータのフラッシュセルアレイ６３ｂへの書きこみのタイミング図であり、０ｂ，１ｂ，２ｂ，３ｂの符号はフラッシュメモリ６ｂのページ０、ページ１、ページ２，ページ３のフラッシュセルアレイ６３ｂへの書きこみを示す。
【０１０８】
このように、本実施の形態では、フラッシュメモリの連続する記録ページ単位で、２個のグループにインターリーブしてデータ転送し、２個のフラッシュ制御シーケンサ７ａ（７ｂ）を、各記録ページの書きこみ時間の３個の標準値に対応して、シーケンサ起動タイマー３ｃを駆動し、タイマー３ｃの動作時には一方のフラッシュメモリ６ａ（６ｂ）のみしかプログラム中（データ書きこみ中）にならないように制御することにより、消費電力を抑制することができる。
【０１０９】
（実施の形態５）
本実施の形態では、実施の形態４同様の３ビット／セルのフラッシュメモリへの適用例について説明する。
【０１１０】
実施の形態４では、１ページ単位で２個のフラッシュメモリのグループに対してインターリーブを行い、１ｓｔ記録ページの書き込み開始時にＴ１のタイマー、２ｎｄ記録ページの書き込み開始時にＴ２のタイマー、３ｒｄ記録ページの書き込み開始時にＴ３のタイマーをセットしてシーケンサを制御した。
【０１１１】
これに対し、本実施の形態では、１ｓｔ記録ページと２ｎｄ記録ページとの２ページ単位または３ｒｄ記録ページの１ページ単位で２個のフラッシュメモリのグループに対してインターリーブを行う。具体的には、１ｓｔ記録ページと２ｎｄ記録ページとの２ページ単位でインターリーブを行った後、３ｒｄ記録ページの１ページ単位でインターリーブを行い、その後、１ｓｔ記録ページと２ｎｄ記録ページとの２ページ単位でインターリーブを行うというように、２ページ単位、１ページ単位、２ページ単位、１ページ単位で交互にインターリーブを行う。また、１ｓｔ記録ページ及び２ｎｄ記録ページの書き込み開始時にＴ１＋Ｔ２のタイマー、３ｒｄ記録ページの書き込み開始時にＴ３のタイマーをセットしてシーケンサを制御する。
【０１１２】
ここで、本実施の形態のフラッシュメモリの内部バッファーの容量は、Ｔ１＋Ｔ２＋Ｔ３の３記録ページを連続して記録可能なだけの容量を有していない。そこで、１個のフラッシュメモリに連続して記録するページ数は２ページとし、１ｓｔ記録ページと２ｎｄ記録ページを一括して扱い、これに対応するタイマー値を（Ｔ１＋Ｔ２）とし、３ｒｄ記録ページに対応するタイマー値をＴ３としている。
【０１１３】
本実施の形態に係る半導体記録装置の構成は、図１に示す実施の形態１と同様であり、説明を省略する。
本実施の形態に係る書き込みの動作について図１６を参照しながら説明する。
【０１１４】
図１６は本実施の形態における書きこみ動作時の各部のタイミング図であり、フラッシュメモリ６ａ（６ｂ）の書きこみ時間が標準値である場合を示している。ここで、書きこみ時間の標準値とは、書きこみに対して障害となる条件が存在していない場合に期待できる書きこみ時間である。また、このフラッシュメモリ６ａ（６ｂ）では、１ｓｔ記録ページの書きこみ時間の標準値はＴ１、２ｎｄ記録ページの書きこみ時間の標準値はＴ２、３ｒｄ記録ページの書き込み時間の標準値Ｔ３（Ｔ３＞Ｔ２＞Ｔ１）になっている。
【０１１５】
図１６の（１６−１）はデータメモリ４への書きこみタイミングを、（１６−２）はフラッシュメモリ６ａのデータキャッシュ６１ａへの転送タイミングを、（１６−３）はフラッシュメモリ６ｂのデータキャッシュ６１ｂへの転送タイミングを、（１６−４）はフラッシュメモリ６ａのフラッシュセルアレイ６３ａへの書きこみタイミングを、（１６−５）はフラッシュメモリ６ｂのフラッシュセルアレイ６３ｂへの書きこみタイミングをそれぞれ示す。データ転送量は記録ページサイズに等しく４ＫＢである。
【０１１６】
外部インターフェイス手段１を介して受信されたコマンドは、コマンド解析手段２によりその内容が解析される。そして当該コマンドがＡＵのアライメントに合致したライトコマンドである場合、（１６−１）に示すように、ホスト機器から順次データがデータメモリ４に書き込まれる。（１６−１）におけるデータ０ａはグループＡのフラッシュメモリ６ａにおけるページ０に書き込まれるデータと対応し、同（１６−１）のデータ０ｂはグループＢのフラッシュメモリ６ｂにおけるページ０に書き込まれるデータと対応している。同（１６−１）におけるデータ１ａ、２ａ、３ａは同様にフラッシュメモリ６ａにおけるページ１、ページ２、ページ３に書き込まれるデータと対応する。同（１６−１）におけるデータ１ｂ、２ｂ、３ｂは同様にフラッシュメモリ６ｂにおけるページ１、ページ２、ページ３に書き込まれるデータと対応する。そして、データメモリ４に予め合計４ページ分のデータ０ａ，１ａ，０ｂ，１ｂを書き込んだ（メモリフル状態）後、２ページ分のデータ０ａと１ａをフラッシュメモリ６ａに転送し、その転送完了後、次の２ページ分のデータ０ｂと１ｂをフラッシュメモリ６ｂに転送して逐次書き込む。
【０１１７】
シーケンサ起動タイマー３ｃは、各フラッシュメモリ６ａ（６ｂ）に接続されているフラッシュ制御シーケンサ７ａ（７ｂ）を動作させると同時に、タイマー値を所定の値にセットしカウントダウンしていく。タイマー値は、書きこみ対象の記録ページが１ｓｔ記録ページと２ｎｄ記録ページを連続して同一のフラッシュメモリに書き込む場合はＴ１＋Ｔ２、書きこみ対象の記録ページが３ｒｄ記録ページの場合はＴ３（第３所定時間）にセットされる。また、シーケンサ起動タイマー３ｃは、各記録ページへの書きこみを開始する都度、開始と同時にタイマー３ｃを起動させ、これにより、２個のフラッシュメモリ６ａ（６ｂ）において、時間軸オフセットをつけて交互に書きこみ動作が行われる。
【０１１８】
ＡＵの最初の記録ページ０へのデータ０ａのライトでは、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは１ｓｔ記録ページと２ｎｄ記録ページの両方で、かつ１ｓｔ記録ページと２ｎｄ記録ページを連続して記録するので、タイマー値をＴ１＋Ｔ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａに最初のページと次のページのデータ（１ｓｔ記録ページと２ｎｄ記録ページに相当する）を転送していく（（１６−２）のデータ０ａ，１ａ）。
【０１１９】
前記タイマー値が０になると、フラッシュ制御シーケンサ７ｂを起動すると同時に、ライトページは１ｓｔ記録ページと２ｎｄ記録ページの両方で、かつ１ｓｔ記録ページと２ｎｄ記録ページを連続して記録するので、タイマー値をＴ１＋Ｔ２にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂに最初のページと次のページのデータ（１ｓｔ記録ページと２ｎｄ記録ページに相当する）のデータを転送していく（（１６−３）のデータ０ｂ，１ｂ）。
【０１２０】
つぎに、前記タイマー値が０になり、フラッシュメモリ６ａがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ａを起動すると同時に、ライトページは３ｒｄ記録ページにあたるので、タイマー値をＴ３にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ａは、データメモリ４からデータをリードしフラッシュメモリ６ａのデータキャッシュ６１ａにページ１のデータを転送していく（（１６−２）のデータ２ａ）。
【０１２１】
前記タイマー値が０になり、フラッシュメモリ６ｂがレディ（データキャッシュに転送可状態）であれば、フラッシュ制御シーケンサ７ｂを起動すると同時に、ライトページは３ｒｄ記録ページにあたるので、タイマー値をＴ３にセットし、シーケンサ起動タイマー３ｃを動作させカウントダウンしていく。そして、フラッシュ制御シーケンサ７ｂは、データメモリ４からデータをリードしフラッシュメモリ６ｂのデータキャッシュ６１ｂにページ１のデータを転送していく（（１６−３）のデータ２ｂ）。
【０１２２】
このように、シーケンサ起動タイマー３ｃは、フラッシュ制御シーケンサ７ａおよび７ｂを起動する毎に、１記録ページまたは２記録ページの書き込み時間の標準値に対応して、タイマー値を第１所定時間と第２所定時間の和（Ｔ１＋Ｔ２）または第３所定時間（Ｔ３）にセットし、タイマー値をカウントダウンしていく。タイマー値のセットはフラッシュ制御シーケンサ７ａ（７ｂ）の起動と同時に実施されるため、各フラッシュ制御シーケンサ７ａ（７ｂ）に繋がっているフラッシュメモリ６ａ（６ｂ）が、ビジー状態（データキャッシュに転送不可状態）であれば、タイマー値のセットは待機状態となる。
【０１２３】
次に、図１６の（１６−４）、（１６−５）について説明する。（１６−４）はフラッシュメモリ６ａのデータキャッシュ６１ａから転送されたデータのフラッシュセルアレイ６３ａへの書きこみのタイミング図であり、０ａ，１ａ，２ａ，３ａの符号はフラッシュメモリのページ０、ページ１、ページ２，ページ３のフラッシュセルアレイ６３ａにへの書きこみを示す。（１６−５）はフラッシュメモリ６ｂのデータキャッシュ６１ｂから転送されたデータのフラッシュセルアレイ６３ｂへの書きこみのタイミング図であり、０ｂ，１ｂ，２ｂ，３ｂの符号はフラッシュメモリ６ｂのページ０、ページ１、ページ２，ページ３のフラッシュセルアレイ６３ｂへの書きこみを示す。
【０１２４】
このように、本実施の形態では、フラッシュメモリの１個または連続する２個の記録ページ単位で、２個のグループにインターリーブしてデータ転送し、２個のフラッシュ制御シーケンサ７ａ（７ｂ）を、インターリーブされた１個の記録ページまたは２個の記録ページの書きこみ時間の標準値に対応して、シーケンサ起動タイマー３ｃを駆動し、タイマー３ｃの動作時には一方のフラッシュメモリ６ａ（６ｂ）のみしかプログラム中（データ書きこみ中）にならないように制御することにより、消費電力を抑制することができる。
【０１２５】
なお、本実施の形態では、タイマー値をＴ１＋Ｔ２とＴ３の２個のタイマー値で設定したが、Ｔ１＋Ｔ２の時間とＴ３の時間がほぼ同一になる場合は、１個のタイマーで代用可能であることはいうまでもない。
【０１２６】
以上、本実施の形態では４値のフラッシュメモリまたは８値のフラッシュメモリで説明したが、これに限定されるものではなく、２値のフラッシュメモリ、さらに多値のフラッシュメモリでも適応可能なことはいうまでもない。
【０１２７】
また、記録ページの書きこみにかかる時間を１ｓｔ記録ページと２ｎｄ記録ページと３ｒｄ記録ページの３種類にわけて説明したが、それ以上の種類に分類してもよいことはいうまでもない。
【０１２８】
さらに、本実施の形態では、２個のグループのフラッシュメモリの構成で説明したが、３個以上のグループのフラッシュメモリにも適応できることはいうまでもない。
【産業上の利用可能性】
【０１２９】
本実施の形態に係る半導体記録装置は、メモリカードなどの半導体記録装置に関し、高速記録速度を保証し、さらに消費電力を抑制可能であることから、高レートの動画記録が必要となる業務用分野で使用される可能性が大きい。
【符号の説明】
【０１３０】
１  外部インターフェイス手段
２  コマンド解析手段
３  書きこみ制御手段
３ａ  ページ計数手段
３ｂ  ページ情報登録手段
３ｃ  シーケンサ起動タイマー
４    データメモリ
５ａ〜５ｂ  フラッシュ制御シーケンサ
６ａ〜６ｂ  フラッシュメモリ
６１ａ〜６１ｂ  データキャッシュ
６２ａ〜６２ｂ  ページバッファー
６３ａ〜６３ｂ  フラッシュセルアレイ
【図１】
2010287303.tif 000003
【図２】
2010287303.tif 000004
【図３】
2010287303.tif 000005
【図４】
2010287303.tif 000006
【図５】
2010287303.tif 000007
【図６】
2010287303.tif 000008
【図７】
2010287303.tif 000009
【図８】
2010287303.tif 000010
【図９】
2010287303.tif 000011
【図１０】
2010287303.tif 000012
【図１１】
2010287303.tif 000013
【図１２】
2010287303.tif 000014
【図１３】
2010287303.tif 000015
【図１４】
2010287303.tif 000016
【図１５】
2010287303.tif 000017
【図１６】
2010287303.tif 000018