(57)【要約】【課題】フィルタ回路で、製造ばらつきに対応して容易に特性周波数のずれを補正すること。【解決手段】フィルタ回路１０はｇｍ値が制御可能なセルと、少なくとも２つのコンデンサを含むフィルタ部１１を有し、２つのコンデンサの容量差を検出し、その容量差に応じて生成した制御電圧ＶＣをフィルタ部１１のｇｍセルに供給し、ｇｍセルのコンダクタンス値とコンデンサの容量値との比をそれぞれ等しくする。【選択図】図１
2010109437.tif 000002
【特許請求の範囲】
【請求項１】
ｇｍ値が制御可能なセルと、少なくとも２つのコンデンサを有するフィルタ部と、
前記フィルタ部に含まれる２つのコンデンサの容量差を検出し、その検出結果に基づき生成した制御電圧を前記セルに帰還する補正回路と、
を有することを特徴とするフィルタ回路。
【請求項２】
前記補正回路は、
前記フィルタ部に含まれる２つのコンデンサの容量差を検出する容量差検出回路と、
前記容量差検出回路の検出結果に基づき、前記容量差に応じて生成した制御電圧を前記フィルタ部のセルに供給する制御電圧生成回路と、
を有することを特徴とする請求項１に記載のフィルタ回路。
【請求項３】
前記フィルタ部は、
ｇｍ値が制御可能な第１及び第２のセルと、
前記第１のセルに接続された第１のコンデンサと、
前記第２のセルに接続された第２のコンデンサと、
を有し、
前記補正回路は、
前記第１のコンデンサと前記第２のコンデンサの容量差を検出し、その容量差に応じて前記第１及び第２のセルのうちの少なくとも一方のセルのｇｍ値を補正すること、
を特徴とする請求項１又は請求項２に記載のフィルタ回路。
【請求項４】
前記補正回路は、
前記第１のセルのｇｍ値と前記第１のコンデンサの容量値との比と、前記第２のセルのｇｍ値と前記第２のコンデンサの容量値との比を等しくするように前記制御電圧を生成すること、を特徴とする請求項３に記載のフィルタ回路。
【請求項５】
ｇｍ値が制御可能なセルと、少なくとも２つのコンデンサを有するフィルタ部を有するフィルタ回路の補正方法であって、
前記フィルタ部に含まれる２つのコンデンサの容量差を検出し、その検出結果に基づき生成した制御電圧を前記セルに帰還すること、を特徴とするフィルタ回路の補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
フィルタ回路及びフィルタ回路の補正方法に関する。
【背景技術】
【０００２】
フィルタ回路は、通信器などにおいて、特定の周波数を選別したり、信号品質を改善したりするのに使用される。従来、フィルタ回路としてｇｍ−Ｃフィルタが用いられている。ｇｍ−Ｃフィルタは、ｇｍアンプ（又はｇｍセル）とコンデンサとを含み、相互コンダクタンス（ｇｍ）とコンデンサの容量値（Ｃ）との比により特性周波数が決定される。例えば、帯域通過フィルタ（バンドパスフィルタ）の場合、特性周波数は中心周波数であり、相互コンダクタンスと容量値とにより中心周波数が決定される。従って、フィルタ回路の相互コンダクタンスと容量値を適切な設計値に設定することにより、中心周波数を任意に設定することができる。
【０００３】
フィルタ回路を有する半導体装置を作成する際、製造工程での製造ばらつきにより、フィルタ回路の特性周波数がばらつく。作成されたフィルタ回路の特性周波数と設計値との差が許容値より大きな半導体装置は、不良品となるため、特性周波数のばらつきが大きいと、半導体装置の歩留り低下を招く。このため、基準となるフィルタ回路に入力する信号とフィルタ回路を通過した信号との位相差を検出し、その位相差に応じて抵抗値や容量値を調整することにより、主フィルタ回路の特性周波数を調整する（例えば、特許文献１、特許文献２、参照）。
【特許文献１】特開２００２−１１１４４５号公報
【特許文献２】特開２００６−２８７３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、上記のように位相差を検出して特性周波数を調整する方法では、基準となるフィルタ回路や位相差検出のための回路や複数の抵抗等の素子が必要となるため、回路規模が大きくなる。このことは、半導体装置の高集積化に影響を与えることがある。
【０００５】
このフィルタ回路で、製造ばらつきに対応して容易に特性周波数のズレを補正することを目的とする。
【課題を解決するための手段】
【０００６】
このフィルタ回路の特徴は、ｇｍ値が制御可能なセルと、少なくとも２つのコンデンサを有するフィルタ部と、前記フィルタ部に含まれる２つのコンデンサの容量差を検出し、その検出結果に基づき生成した制御電圧を前記セルに帰還する補正回路と、を有する。製造ばらつきに起因するコンデンサの容量差を検出して生成した制御電圧によりセルのｇｍ値を補正することで、フィルタ回路の特性周波数のズレを補正する。
【０００７】
この方法は、ｇｍ値が制御可能なセルと、少なくとも２つのコンデンサを有するフィルタ部を有するフィルタ回路の補正方法であって、フィルタ部に含まれる２つのコンデンサの容量差を検出し、その検出結果に基づき生成した制御電圧を前記セルに帰還すること、を要件とする。製造ばらつきに起因するコンデンサの容量差を検出して生成した制御電圧によりセルのｇｍ値を補正することで、フィルタ回路の特性周波数のズレを補正する。
【発明の効果】
【０００８】
開示のフィルタ回路は、製造ばらつきによる特性周波数のズレを補正することができるという効果を奏する。
【発明を実施するための最良の形態】
【０００９】
以下、一実施形態を図１〜図４に従って説明する。
図１に示すフィルタ回路１０は、図示しない基板上に形成されている。この基板は、例えば半導体ウェハや半導体ウェハより切り出されたチップ、絶縁性を有する基板、等である。
【００１０】
フィルタ回路１０は、フィルタ部１１と補正回路１２とを含む。フィルタ部１１は、例えばバンドパスフィルタ（ＢＰＦ）であり、ｇｍセル及びコンデンサを含む。フィルタ部１１は、入力信号Ｓｉに含まれる所定帯域の周波数成分を有する出力信号Ｓｏを出力する。フィルタ部１１が通過する帯域は特性周波数によって規定される。ＢＰＦの場合、特性周波数は通過する帯域の中心周波数であり、この中心周波数はｇｍセルの相互コンダクタンス値ｇｍとコンデンサの容量値Ｃの積の値に応じて設定される。
【００１１】
フィルタの角周波数ωCは、容量値Ｃに対する相互コンダクタンス値ｇｍの比、即ち、
ωC＝ｇｍ／Ｃ
により求められる。そして、角周波数ωと周波数ｆは、
ω＝２πｆ
の関係にある。従って、ＢＦＰの中心周波数ｆCは、
ｆC＝（１／２π）・（ｇｍ／Ｃ）
により求められる。
【００１２】
図２に示すように、フィルタ部１１は、２対のｇｍセル２１，２２及びコンデンサＣ１，Ｃ２を含む。第１のｇｍセル２１には、入力信号Ｓｉとして互いに１８０°の位相差を持つ信号Ｓｉ１，Ｓｉ２が入力される。第２のｇｍセル２２には、入力信号Ｓｉとして、互いに１８０°の位相差を持つとともに第１のｇｍセル２１に入力される信号Ｓｉ１，Ｓｉ２とそれぞれ９０°の位相差を持つ信号Ｓｉ３，Ｓｉ４が入力される。つまり、第１の信号Ｓｉ１の移相を０°とすると、第１の信号Ｓｉ１に対して、第２の信号Ｓｉ２は１８０°の位相差、第３の信号Ｓｉ３は９０°の位相差、第４の信号Ｓｉ４は２７０°の位相差をそれぞれ持つ。
【００１３】
第１のｇｍセル２１の入力端子間にはコンデンサＣ１が接続され、第２のｇｍセル２２の入力端子間にはコンデンサＣ２が接続されている。第１のｇｍセル２１は第１及び第２の出力端子を有し、第２の出力端子は第３の信号Ｓｉ３が入力される第２のｇｍセル２２の端子に接続されている。第２のｇｍセル２２は第１及び第２の出力端子を有し、第１の出力端子は第２の信号Ｓｉ２が入力される第１のｇｍセル２１の端子に接続されている。そして、フィルタ部１１は、第１のｇｍセル２１の第１の出力端子と第２のｇｍセル２２の第１の出力端子から上記の出力信号Ｓｏを構成する信号Ｓｏ１，Ｓｏ２をそれぞれ出力する。
【００１４】
ｇｍセル２１，２２はｇｍ−Ｃアンプと呼ばれることもあり、ＮＭＯＳトランジスタを含む既知の回路にて構成されている。そして、ｇｍセル２１，２２は、ＭＯＳトランジスタのゲート電圧を制御することにより、相互コンダクタンス値ｇｍを可変可能に構成されている。コンデンサは例えば窒化膜を誘電層とするものであり、製造ばらつきにより容量値がばらつく。これら２対のｇｍセル２１，２２及びコンデンサＣ１，Ｃ２において、各対の相互コンダクタンス値ｇｍとコンデンサの容量値Ｃの相対的なずれは、中心周波数のずれを生じさせる要因となる。
【００１５】
補正回路１２は、フィルタ部１１を構成するコンデンサＣ１，Ｃ２の各端子に接続されている。補正回路１２は、コンデンサＣ１，Ｃ２の容量差を検出し、その容量差に応じてｇｍ値と容量値の比を一致させるように図１に示す制御電圧ＶＣを生成する。そして、補正回路１２は、その制御電圧ＶＣをフィルタ部１１に供給する。
【００１６】
図２に示すように、フィルタ部１１を構成する第１のｇｍセル２１及び第２のｇｍセル２２の相互コンダクタンス値ｇｍは、供給される制御電圧ＶＣ（ＶＣ１，ＶＣ２）に応じて変化する。そして、フィルタ部１１は、第１のｇｍセル２１のコンダクタンス値ｇｍ１とコンデンサＣ１の容量との比と、第２のｇｍセル２２のコンダクタンス値ｇｍ２とコンデンサＣ２の容量との比とがほぼ同じ値となる。
【００１７】
このように、２対のｇｍセル２１，２２及びコンデンサＣ１，Ｃ２のコンダクタンス値ｇｍ１，ｇｍ２と容量値との比がほぼ等しくなることで、フィルタ部１１の特性周波数（中心周波数）と設計値との差（ずれ）が少なくなる、即ち実際の特性周波数を設計値に近づけるように補正することができる。
【００１８】
次に、補正回路１２の構成を説明する。
図１に示すように、補正回路１２は、容量差検出回路３１と制御電圧生成回路３２と制御回路３３とを含む。容量差検出回路３１は、図２に示すように、フィルタ部１１のコンデンサＣ１，Ｃ２と接離可能に構成されている。図１に示すように、容量差検出回路３１は、コンデンサＣ１，Ｃ２の容量差を検出し、容量差に応じた信号を出力する。制御電圧生成回路３２は、容量差検出回路３１の出力信号に基づいて制御電圧ＶＣを生成するとともに、その制御電圧ＶＣを保持する。
【００１９】
制御回路３３には、補正信号ＳＣが入力される。補正信号ＳＣは、通常動作時に所定の第１レベル（例えばＨレベル）にて供給され、フィルタ部１１の補正時に第１レベルと異なる第２レベル（例えばＬレベル）にて供給される。制御回路３３は、第１レベルの補正信号ＳＣに応答して容量差検出回路３１を非活性化し、第２レベルの補正信号ＳＣに応答して容量差検出回路３１を活性化する。活性化した容量差検出回路３１は同回路３１をコンデンサＣ１，Ｃ２に接続し、コンデンサＣ１，Ｃ２（図２参照）の容量差を検出する。非活性化した容量差検出回路３１は、同回路３１をコンデンサＣ１，Ｃ２から切り離す。このように、容量差検出回路３１をコンデンサＣ１，Ｃ２に対して接離可能に構成することで、フィルタ部１１の通常動作に容量差検出回路３１が影響しないようにしている。
【００２０】
また、制御回路３３は、第１レベルの補正信号ＳＣに応答して制御電圧生成回路３２を非活性化し、第２レベルの補正信号ＳＣに応答して制御電圧生成回路３２を活性化する。活性化した制御電圧生成回路３２は、容量差検出回路３１の出力信号に応じた制御電圧ＶＣを生成する。非活性化した制御電圧生成回路３２は活性化時の制御電圧ＶＣを保持する。
【００２１】
図３は、容量差検出回路３１及び制御電圧生成回路３２の構成を示すブロック回路図である。
容量差検出回路３１は、電源回路４１，４２、オペアンプ４３、複数のスイッチＳＷ０ａ，ＳＷ０ｂ，ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂ、ＳＷ３、コンデンサＣｆを含む。
【００２２】
第１の電源回路４１は、容量差検出回路３１の活性化時に第１の充電電圧を生成して出力し、同回路３１の非活性化時に動作を停止する。第２の電源回路４２は、容量差検出回路３１の活性化時に第２の充電電圧を生成して出力し、同回路３１の非活性化時に動作を停止する。本実施形態において、第１の充電電圧は正の電圧＋Ｖｒであり、第２の充電電圧は負の電圧−Ｖｒであり、それぞれの絶対値は等しい。尚、第１の充電電圧と第２の充電電圧の絶対値を等しくする必要は無く、例えば、第１の充電電圧を正の電圧＋Ｖｒとし第２の充電電圧を０ボルト（Ｖ）とする、第１の充電電圧を０ボルト（Ｖ）とし第２の充電電圧を負の電圧−Ｖｒとしてもよい。
【００２３】
各スイッチＳＷ０ａ〜ＳＷ２ｂはたとえば１つのＮチャネルＭＯＳトランジスタやＣＭＯＳトランジスタからなるアナログスイッチである。スイッチＳＷ０ａ，ＳＷ０ｂの制御端子には図１の制御回路３３から制御信号Ｓ０が供給される。スイッチＳＷ１ａ，ＳＷ１ｂの制御端子には制御回路３３から制御信号Ｓ１が供給される。スイッチＳＷ２ａ，ＳＷ２ｂの制御端子には制御回路３３から制御信号Ｓ２が供給される。各スイッチＳＷ０ａ〜ＳＷ２ｂは、第１のレベル（例えばＨレベル）の制御信号Ｓ０〜Ｓ２に応答してオンし、第１のレベルと異なる第２のレベル（例えばＬレベル）の制御信号Ｓ０〜Ｓ２に応答してオフする。
【００２４】
便宜上、コンデンサＣ１，Ｃ２の２つの端子のうち、図面上側の端子を第１端子、図面下側の端子を第２端子と呼ぶ。
スイッチＳＷ０ａ，ＳＷ０ｂはコンデンサＣ１の第２端子とコンデンサＣ２の第１端子との間に直列に接続されている。スイッチＳＷ１ａはコンデンサＣ１の第１端子と第１の電源回路４１との間に接続され、スイッチＳＷ１ｂはコンデンサＣ２の第２端子と第２の電源回路４２との間に接続されている。スイッチＳＷ２ａはコンデンサＣ１の第１端子と第２の電源回路４２との間に接続され、スイッチＳＷ２ｂはコンデンサＣ２の第２端子と第１の電源回路４１との間に接続されている。スイッチＳＷ０ａとスイッチＳＷ０ｂとの間のノードＮｃはオペアンプ４３の反転入力端子に接続されている。
【００２５】
オペアンプ４３の非反転入力端子には制御電圧生成回路３２から電圧Ｖｆが供給されている。オペアンプ４３の出力端子と反転入力端子との間にはコンデンサＣｆが接続され、そのコンデンサＣｆにはスイッチＳＷ３が並列に接続されている。スイッチＳＷ３はたとえば１つのＮチャネルＭＯＳトランジスタやＣＭＯＳトランジスタからなるアナログスイッチである。
【００２６】
制御回路３３は、図４に示すように、容量差検出回路３１の非活性化時にすべてのスイッチＳＷ０ａ〜ＳＷ２ｂをオフするように制御信号Ｓ０〜Ｓ２を生成する。また、制御回路３３は、図４に示すように、容量差検出回路３１の活性化時にスイッチＳＷ０ａ，０ｂをオンするように制御信号Ｓ０を生成するとともに、スイッチＳＷ１ａ，１ｂとスイッチＳＷ２ａ，ＳＷ２ｂを相補的にオンオフするように制御信号Ｓ１，Ｓ２を生成する。
【００２７】
従って、２つのコンデンサＣ１，Ｃ２は、オンしたスイッチＳＷ０ａ，ＳＷ０ｂにより直列に接続される。そして、制御信号Ｓ１によりスイッチＳＷ１ａ，ＳＷ１ｂがオンすることにより、コンデンサＣ１の第１端子には第１の電源回路４１から第１の充電電圧＋Ｖｒが供給され、コンデンサＣ２の第２端子には第２の電源回路４２から第２の充電電圧−Ｖｒが供給される。このようにコンデンサＣ１，Ｃ２に充電電圧を供給する期間をセット期間という。
【００２８】
また、制御信号Ｓ２によりスイッチＳＷ２ａ，ＳＷ２ｂがオンすることにより、コンデンサＣ１の第１端子には第２の電源回路４２から第２の充電電圧−Ｖｒが供給され、コンデンサＣ２の第２端子には第１の電源回路４１から第１の充電電圧＋Ｖｒが供給される。このようにコンデンサＣ１，Ｃ２に充電電圧を供給する期間をリセット期間という。
【００２９】
また、図１に示す制御回路３３は、スイッチＳＷ３を制御する制御信号Ｓ３を生成する。制御回路３３は、図４に示すように、セット期間にスイッチＳＷ３をオフし、リセット期間にスイッチＳＷ３をオンするように制御信号Ｓ３を生成する。
【００３０】
上記のように構成された容量差検出回路３１の動作を説明する。
容量差検出回路３１は、制御回路３３から供給される制御信号に応答して、セット期間にコンデンサＣ１，Ｃ２を充電し、リセット期間にコンデンサＣ１，Ｃ２に蓄積された電荷を放電する。両コンデンサＣ１，Ｃ２には、それぞれの容量値と供給される充電電圧とに応じた電荷が蓄積される。従って、製造ばらつきによってコンデンサＣ１，Ｃ２の容量値に差が生じると、その容量差に応じた量の電荷が各コンデンサＣ１，Ｃ２に蓄積される。容量差検出回路３１は、セット期間にこれらのコンデンサＣ１，Ｃ２に蓄積される電荷量の差によってコンデンサＣ１，Ｃ２の容量差を検出し、その検出した容量差を電圧に変換する。
【００３１】
コンデンサＣ１，Ｃ２，Ｃｆの容量をそれぞれ同じ符号を用いてＣ１，Ｃ２，Ｃｆとすると、図４に示すように、セット期間にオペアンプ４３から出力される電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｆ＋ΔＶｏｕｔ
となる。但し、ΔＶｏｕｔは、コンデンサＣ１，Ｃ２の充電電圧と、コンデンサＣ１，Ｃ２の容量差とコンデンサＣｆの容量との比とにより決定される電圧であり、
ΔＶｏｕｔ＝２×Ｖｒ×（Ｃ１−Ｃ２）／Ｃｆ
となる。また、第１の充電電圧を＋Ｖｒ、第２の充電電圧を０ボルトとした場合は、
ΔＶｏｕｔ＝Ｖｒ×（Ｃ１−Ｃ２）／Ｃｆ
となる。
【００３２】
即ち、この電圧ΔＶｏｕｔは、コンデンサＣ１，Ｃ２の容量差に比例し、コンデンサＣ１，Ｃ２の容量の大小関係に応じた符号を持つ電圧となる。つまり、本実施形態の容量差検出回路３１は、制御電圧生成回路３２から供給される電圧Ｖｆを、検出したコンデンサＣ１，Ｃ２の容量差に応じて増減する、即ち容量差に応じて電圧Ｖｆを補正する機能を持つ。
【００３３】
次に、制御電圧生成回路３２の構成を説明する。
制御電圧生成回路３２は、温度補正電圧生成回路（以下、単に温度補正回路という）５１とサンプルホールド回路５２とを含む。温度補正回路５１は、フィルタ部１１を構成するｇｍセル及びコンデンサと同じ電気的特性を持つように形成されたダミーのｇｍセル及びコンデンサを含む。従って、これらのダミーのｇｍセルのコンダクタンス値ｇｍとコンデンサの容量値は、温度依存性を持つ。温度補正回路５１は、ダミーのｇｍセルの出力信号を検出し、この出力信号に応じてｇｍＣ値を一定とするように電圧Ｖｆを生成する。つまり、温度補正回路５１は、温度に応じて変化するｇｍセルのｇｍ値を補正するように電圧Ｖｆを生成する。この電圧Ｖｆは容量差検出回路３１に供給される。従って、容量差検出回路３１は、温度補正のための電圧Ｖｆに、製造ばらつきによる特性周波数のずれを補正するための電圧ΔＶｏｕｔを重畳して出力電圧Ｖｏｕｔを生成する。
【００３４】
サンプルホールド回路５２には、上記の容量差検出回路３１の出力電圧Ｖｏｕｔが入力される。また、サンプルホールド回路５２には図１に示す制御回路３３から制御信号ＳＨが入力される。サンプルホールド回路５２は、コンデンサとスイッチとを含み、入力信号をサンプリングし、そのサンプリング値を一定に保持する。制御回路３３は、通常動作時に第１レベル（例えばＬレベル）の制御信号ＳＨを出力し、補正動作期間に第２レベル（例えばＨレベル）の制御信号ＳＨを出力する。サンプルホールド回路５２は、制御信号ＳＨに基づいて、入力信号のサンプリング動作又はホールド動作を行う。つまり、サンプルホールド回路５２は、第２レベルの制御信号ＳＨに応答して入力信号をサンプリングするとともにそのサンプリングした電圧（制御電圧ＶＣ１）を出力する。また、サンプルホールド回路５２は、第１レベルの制御信号ＳＨに応答してサンプリングした電圧を保持し、その保持した制御電圧ＶＣ１を出力する。
【００３５】
サンプルホールド回路５２から出力される制御電圧ＶＣ１は、図２に示す第１のｇｍセル２１に供給される。そして、温度補正回路５１から出力される電圧Ｖｆは、第２の制御電圧ＶＣ２として図２に示す第２のｇｍセル２２に供給される。上記したように、第１のｇｍセル２１は、供給される制御電圧ＶＣ１に応じたコンダクタンス値ｇｍ１値を持つことになり、第２のｇｍセル２２は、供給される制御電圧ＶＣ２に応じたコンダクタンス値ｇｍ２を持つことになる。
【００３６】
第１の制御電圧ＶＣ１と第２の制御電圧ＶＣ２との差電圧はコンデンサＣ１，Ｃ２の相対的な容量差に対応している。従って、第１のｇｍセル２１のコンダクタンス値ｇｍ１と第２のｇｍセル２２のコンダクタンス値ｇｍ２との相対的な差は、制御電圧ＶＣ１，ＶＣ２の相対的な電圧差、即ちコンデンサＣ１，Ｃ２の相対的な容量差に対応する。従って、第１のｇｍセル２１のコンダクタンス値ｇｍ１と第１のコンデンサＣ１の容量値Ｃ１との比は、第２のｇｍセル２２のコンダクタンス値ｇｍ２と第２のコンデンサＣ２の容量値Ｃ１との比と等しくなる。この結果、互いに直交する信号が入力される２つのｇｍ−Ｃセルの製造ばらつきに起因する特性周波数（中心周波数）のずれが補正される。
【００３７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）２つのｇｍ−Ｃセルを構成するコンデンサＣ１，Ｃ１の容量差を検出し、その容量差に応じて生成した制御電圧ＶＣ１，ＶＣ２をｇｍセル２１，２２に供給する。従って、第１のｇｍセル２１のコンダクタンス値ｇｍ１と第１のコンデンサＣ１の容量値Ｃ１との比は、第２のｇｍセル２２のコンダクタンス値ｇｍ２と第２のコンデンサＣ２の容量値Ｃ１との比と等しくなり、２つのｇｍ−Ｃセルの製造ばらつきに起因する中心周波数のずれを補正することができる。
【００３８】
（２）補正回路１２は、フィルタ部１１に含まれるコンデンサＣ１，Ｃ２の相対的な容量差を検出するようにした。その結果、設計値に対応するコンデンサが不要となる、即ち半導体装置を試験装置等に接続する必要がなく、半導体装置単体でその半導体装置に含まれるフィルタ回路の特性周波数のずれを補正することができる。このため、フィルタ回路１０を含む半導体装置を機器に搭載した後でも、特性周波数の補正を実施することができる。
【００３９】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態では、製造ばらつきによる中心周波数を補正する補正回路をバンドパスフィルタ〇〇に適用したが、他のフィルタ回路に適用しても良い。他のフィルタ回路は、ハイパスフィルタ、ローパスフィルタを含む。これらのフィルタ回路の場合、特性周波数は遮断周波数（カット・オフ周波数）となる。
【００４０】
・上記のバンドパスフィルタ〇〇やハイパスフィルタ、ローパスフィルタに対し、受動素子を用いたフィルタを組み合わせてフィルタ回路を構成してもよい。
・上記実施形態では、温度補正回路５１にて温度補正を行うための電圧Ｖｆを生成するようにしたが、温度補正が不要な場合、又は温度補正を別の回路にて行う場合に温度補正回路５１を省略してもよい。この場合、所定のバイアス電圧（又はオフセット電圧）を生成する電圧生成回路を付加し、図３に示すオペアンプ４３に供給するようにしてもよい。また、バイアス電圧をｇｍセル〇〇のトランジスタのゲート端子に供給するとともに、検出した容量差に応じた電圧を同トランジスタのゲート端子に供給するようにしてもよい。
【００４１】
・上記実施形態において、補正信号ＳＣを適宜供給するようにしてもよい。例えば、フィルタ回路１０を備えた半導体装置において、電源投入時のリセット信号を生成するパワーオンリセット回路から供給すると、半導体装置の電源投入毎に特性周波数の補正を行うことができる。また、半導体装置に供給されるクロック信号、又は半導体装置内で生成するクロック信号をカウントし、一定周期毎に補正信号ＳＣを生成するようにしてもよい。また、半導体装置の動作状態に応じて補正信号ＳＣを生成するようにしてもよい。
【００４２】
上記各実施形態に関し、以下の付記を開示する。
（付記１）
ｇｍ値が制御可能なセルと、少なくとも２つのコンデンサを有するフィルタ部と、
前記フィルタ部に含まれる２つのコンデンサの容量差を検出し、その検出結果に基づき生成した制御電圧を前記セルに帰還する補正回路と、
を有することを特徴とするフィルタ回路。
（付記２）
前記補正回路は、
前記フィルタ部に含まれる２つのコンデンサの容量差を検出する容量差検出回路と、
前記容量差検出回路の検出結果に基づき、前記容量差に応じて生成した制御電圧を前記フィルタ部のセルに供給する制御電圧生成回路と、
を有することを特徴とする付記１に記載のフィルタ回路。
（付記３）
前記フィルタ部は、
ｇｍ値が制御可能な第１及び第２のセルと、
前記第１のセルに接続された第１のコンデンサと、
前記第２のセルに接続された第２のコンデンサと、
を有し、
前記補正回路は、
前記第１のコンデンサと前記第２のコンデンサの容量差を検出し、その容量差に応じて前記第１及び第２のセルのうちの少なくとも一方のセルのｇｍ値を補正すること、
を特徴とする付記１又は付記２に記載のフィルタ回路。
（付記４）
前記補正回路は、
前記第１のセルのｇｍ値と前記第１のコンデンサの容量値との比と、前記第２のセルのｇｍ値と前記第２のコンデンサの容量値との比を等しくするように前記制御電圧を生成すること、を特徴とする付記３に記載のフィルタ回路。
（付記５）
前記補正回路は、前記フィルタ部を構成する素子の温度依存性を補正するための温度補正電圧を生成する温度補正回路を有し、前記容量差に応じて生成した制御電圧を前記温度補正電圧に重畳して前記セルに供給すること、を特徴とする付記１、付記２、付記３又は付記４に記載のフィルタｓ回路。
（付記６）
ｇｍ値が制御可能なセルと、少なくとも２つのコンデンサを有するフィルタ部を有するフィルタ回路の補正方法であって、
前記フィルタ部に含まれる２つのコンデンサの容量差を検出し、その検出結果に基づき生成した制御電圧を前記セルに帰還すること、を特徴とするフィルタ回路の補正方法。
（付記７）
前記フィルタ部は、
ｇｍ値が制御可能な第１及び第２のセルと、
前記第１のセルに接続された第１のコンデンサと、
前記第２のセルに接続された第２のコンデンサと、
を有し、
前記第１のコンデンサと前記第２のコンデンサの容量差を検出し、その容量差に応じて前記第１及び第２のセルのうちの少なくとも一方のセルのｇｍ値を補正すること、
を特徴とする付記６に記載のフィルタ回路の補正方法。
（付記８）
前記第１のセルのｇｍ値と前記第１のコンデンサの容量値との比と、前記第２のセルのｇｍ値と前記第２のコンデンサの容量値との比を等しくするように前記制御電圧を生成すること、を特徴とする付記７に記載のフィルタ回路の補正方法。
【図面の簡単な説明】
【００４３】
【図１】フィルタのブロック回路図である。
【図２】フィルタ部のブロック回路図である。
【図３】容量差検出回路及び制御電圧生成回路のブロック回路図。
【図４】補正回路の動作波形図である。
【符号の説明】
【００４４】
１１  フィルタ部
１２  補正回路
３１  容量差検出回路
３２  制御電圧生成回路
３３  制御回路
Ｃ１，Ｃ２  コンデンサ
２１，２２  ｇｍセル
【図１】
2010109437.tif 000003
【図２】
2010109437.tif 000004
【図３】
2010109437.tif 000005
【図４】
2010109437.tif 000006