(57)【要約】【目的】プロービング試験での導電パッド下に配置された金属配線上の絶縁膜のクラック発生を抑制することが可能な半導体装置を提供することを目的とする。【構成】本発明の一態様の半導体装置は、導電パッドと、前記導電パッド上に配置され、前記導電パッドの一部が露出するように開口領域が形成された第１の絶縁膜と、前記導電パッドの下方に配置された第２の絶縁膜と、銅（Ｃｕ）を用いた配線を有し、前記第２の絶縁膜を介して前記導電パッドの下方に配置され、前記開口領域と重なる領域での最上層における前記配線の最大配線幅ｗ（ｎｍ）と前記配線の被覆率Ｒ（％）とがある条件を満たすように配置された少なくとも１層の配線層と、を備えたことを特徴とする。【選択図】図１
2010232239.tif 000002
【特許請求の範囲】
【請求項１】
導電パッドと、
前記導電パッド上に配置され、前記導電パッドの一部が露出するように開口領域が形成された第１の絶縁膜と、
前記導電パッドの下方に配置された第２の絶縁膜と、
銅（Ｃｕ）を用いた配線を有し、前記第２の絶縁膜を介して前記導電パッドの下方に配置され、前記開口領域と重なる領域での最上層における前記配線の最大配線幅ｗ（ｎｍ）と前記配線の被覆率Ｒ（％）とが下記（１）の条件を満たすように配置された少なくとも１層の配線層と、
を備えたことを特徴とする半導体装置。
【数５】
2010232239.tif 000009
【請求項２】
導電パッドと、
前記導電パッド上に配置され、前記導電パッドの一部が露出するように開口領域が形成された第１の絶縁膜と、
前記導電パッドの下方に配置された第２の絶縁膜と、
アルミニウム（Ａｌ）を用いた配線を有し、前記第２の絶縁膜を介して前記導電パッドの下方に配置され、前記開口領域と重なる領域での最上層における前記配線の最大配線幅ｗ（ｎｍ）と前記配線の被覆率Ｒ（％）とが下記（２）の条件を満たすように配置された少なくとも１層の配線層と、
を備えたことを特徴とする半導体装置。
【数６】
2010232239.tif 000010
【請求項３】
前記第２の絶縁膜の材料として、窒化シリコン（ＳｉＮ）と、酸化シリコン（ＳｉＯ２）と、炭化シリコン（ＳｉＣ）と、炭窒化シリコン（ＳｉＣＮ）とのうちの少なくとも１つが用いられることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記配線層は、第３の絶縁膜を有し、
前記第３の絶縁膜の材料として、窒化シリコン（ＳｉＮ）と、酸化シリコン（ＳｉＯ２）と、炭化シリコン（ＳｉＣ）と、炭窒化シリコン（ＳｉＣＮ）とのうちの少なくとも１つが用いられることを特徴とする請求項１〜３いずれか記載の半導体装置。
【請求項５】
少なくとも最上層の配線層における前記開口領域と重なる領域に配置される配線には、実効配線が含まれることを特徴とする請求項１〜４いずれか記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。例えば、導電パッドの下方に配置される配線層の構造に関する。
【背景技術】
【０００２】
ＬＳＩ製品のパッケージング構造には、大きく分けて２種類ある。１つはワイヤーボンディングにより実装するもの（ワイヤーボンディング品）、もう１つはチップ表面に配置されたバンプによって実装するもの（フリップチップ品）である。ワイヤーボンディング品は、一般的にチップ端部にのみ導電パッドが形成される。また、フリップチップ品においては、一般的にチップの表面全体に所望の間隔で一様に導電パッドが形成される。そして、導電パッド上にバンプが形成され、外部と接続されることになる。
【０００３】
特に、フリップチップ品においては、チップの表面全体に導電パッドが形成され易いので導電パッド下に実効配線を配置する構造とする方がＬＳＩの微細化に大変有利である。
【０００４】
しかしながら、プロービング試験における導電パッドへの接続時に導電パッド下の絶縁膜破壊が起きやすく、実効配線を配置すると絶縁膜破壊に伴うショート不良が問題となる。具体的には、プロービング試験時に導電パッド部に加えられる垂直荷重により、導電パッド下に配置された金属配線が塑性変形を起こし、その結果、金属配線上の絶縁膜に大きな応力集中が生じ、かかる絶縁膜にクラックが発生する。そして、クラック部に金属配線が突出することによってショート不良が発生する。かかる問題への対処法として、導電パッド下に金属配線を配置しない、或いは実効配線を配置せずに代わりに補強のためのダミー配線を配置することで抑制する対策がとられてきた（例えば、特許文献１参照）。しかし、かかる構造では、導電パッド下に実効配線を配置することができないため、チップ面積を縮小できないという問題点があった。さらに、実効配線を配置しないでダミー配線を配置する場合でも、導電パッド下に配置されたダミー配線上の絶縁膜にクラックが発生すれば、腐食が発生する恐れがあるといった問題がある。すなわち、実効配線を配置する場合でもダミー配線を配置する場合でも金属配線上の絶縁膜のクラック発生を抑制することが求められる。しかしながら、従来、かかる問題に対して十分に有効な手段が見出されていなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２３６２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、かかる問題を克服すべく、プロービング試験での導電パッド下に配置された金属配線上の絶縁膜のクラック発生を抑制することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置は、導電パッドと、前記導電パッド上に配置され、前記導電パッドの一部が露出するように開口領域が形成された第１の絶縁膜と、前記導電パッドの下方に配置された第２の絶縁膜と、銅（Ｃｕ）を用いた配線を有し、前記第２の絶縁膜を介して前記導電パッドの下方に配置され、前記開口領域と重なる領域での最上層における前記配線の最大配線幅ｗ（ｎｍ）と前記配線の被覆率Ｒ（％）とが下記（１）の条件を満たすように配置された少なくとも１層の配線層と、を備えたことを特徴とする。
【数１】
2010232239.tif 000003
【０００８】
本発明の他の態様の半導体装置は、導電パッドと、前記導電パッド上に配置され、前記導電パッドの一部が露出するように開口領域が形成された第１の絶縁膜と、前記導電パッドの下方に配置された第２の絶縁膜と、アルミニウム（Ａｌ）を用いた配線を有し、前記第２の絶縁膜を介して前記導電パッドの下方に配置され、前記開口領域と重なる領域での最上層における前記配線の最大配線幅ｗ（ｎｍ）と前記配線の被覆率Ｒ（％）とが下記（２）の条件を満たすように配置された少なくとも１層の配線層と、を備えたことを特徴とする半導体装置。
【数２】
2010232239.tif 000004
【発明の効果】
【０００９】
本発明によれば、プロービング試験において導電パッド下に配置された金属配線上の絶縁膜にクラックが発生することを抑制できる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１における半導体装置の断面の一例を示す概念図である。
【図２】実施の形態１における開口領域下の配線構造の一例を上方から見た状態を示す図である。
【図３】実施の形態１におけるシミュレーション結果ならびに実験結果を示す図である。
【図４】実施の形態１におけるＬＣ配線層の断面の一例を示す概念図である。
【図５】実施の形態１におけるＩＭ配線層の断面の一例を示す概念図である。
【図６】実施の形態１におけるＳＧ配線層の断面の一例を示す概念図である。
【図７】実施の形態１におけるＧＬ配線層の断面の一例を示す概念図である。
【図８】実施の形態１における開口領域下の最上層の配線形状の一例を示す図である。
【図９】実施の形態１における開口領域下の最上層の配線形状の一例を示す図である。
【図１０】実施の形態１における開口領域下の最上層の配線形状の一例を示す図である。
【図１１】実施の形態２におけるシミュレーション結果ならびに実験結果を示す図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
実施の形態１では、導電パッド下に銅（Ｃｕ）配線を有する配線層が配置される場合について説明する。以下、図面を用いて、実施の形態１について説明する。
【００１２】
図１は、実施の形態１における半導体装置の断面の一例を示す概念図である。例えば、多層配線構造を形成する場合、最小配線の配線幅を共通とする配線層グループに分類されて積層される。図１の例では、基板２００上にローカル（ＬＣ）層グループ、その上に中間（ＩＭ）層グループ、その上にセミグローバル（ＳＧ）層グループ、その上にグローバル（ＧＬ）層グループが形成される。そして、ＬＣ層グループは、例えば、１層の配線層１００で構成される。ＩＭ層グループは、例えば、５層の配線層１１１，１１２，１１３，１１４，１１５で構成される。ＳＧ層グループは、例えば、３層の配線層１２１，１２２，１２３で構成される。ＧＬ層グループは、例えば、１層の配線層１３１で構成される。各グループの配線層の積層数はこれに限るものではなく、それ以上でも以下でも構わない。ＬＣ層グループからＧＬ層グループに向かってグループ毎に最小配線の配線幅が順に大きくなっていく。また、配線層１００には、Ｃｕ配線が形成される。配線層１００を除く各配線層には、Ｃｕ配線と、そのＣｕ配線を下層側配線に接続するためのＣｕビアプラグとが形成されている。よって、図１の例では、Ｃｕ配線による多層配線構造になっている。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、配線層１００より下層の例えばデバイス部分及びこのデバイス部分につながるタングステン（Ｗ）プラグ部分等の図示を省略している。
【００１３】
また、ＧＬ層グループの最上層の配線層１３１には、絶縁膜４１０と絶縁膜４２０の積層膜（第３の絶縁膜）を層間絶縁膜としてＣｕ配線２０，２２，２６が形成されている。ＧＬ層グループの最上層の配線層１３１上には絶縁膜５２７と絶縁膜５２８の積層膜（第２の絶縁膜）が形成されている。ここでは、絶縁膜５２７は、拡散防止膜となる。そして、絶縁膜５２８の上層側ではアルミニウム（Ａｌ）の導電パッド３０（電極パッドとも言う）がＧＬ層グループの配線層１３１の実効配線１０，１２，１４，１６の少なくとも１つにＡｌのコンタクトプラグで接続されている。図１の例では、実効配線１０，１２，１４，１６は、基板２００上に多層配線構造で形成される。
【００１４】
そして、多層配線構造の最終表面を保護する積層保護膜ＰＦ(パッシベーション膜)（第１の絶縁膜）が、導電パッド３０の上面の一部が露出して開口領域１５０が形成されるように配置される。積層保護膜ＰＦとして、絶縁膜５３１，５３２，５３３が形成される。
【００１５】
以上のように、多層配線層の最上層となる配線層１３１のＣｕ配線２０，２２，２６が、絶縁膜５２７，５２８を間に介して導電パッド３０の下方に配置される。また、Ｃｕ配線２０，２２，２６は、配線層１３１において開口領域１５０と重なる領域に配置される。
【００１６】
ここで、配線層１３１のＣｕ配線２０，２２，２６について後述する構造に形成しない場合には、かかる半導体装置に対してプロービング試験を実施する際、従来のように、クラックやショート不良を発生しかねない。具体的には、開口領域１５０から露出した導電パッド３０に上方から加えられる垂直荷重により、導電パッド３０下に配置されたＣｕ配線２０，２２，２６が塑性変形を起こし得る。塑性変形を起こすと、Ｃｕ配線２０，２２，２６上の絶縁膜５２７に大きな応力集中が生じ、かかる絶縁膜５２７にクラックが発生し得る。そして、クラック部にＣｕ配線２０，２２，２６が突出することによってショート不良が発生し得る。そこで、かかるクラックやショートを回避すべく、実施の形態１では、配線層１３１のＣｕ配線２０，２２，２６について以下の構造に形成する。
【００１７】
図２は、実施の形態１における開口領域下の配線構造の一例を上方から見た状態を示す図である。図２では、多層配線層の最上層となる配線層１３１において、開口領域１５０と重なる領域に、例えば、Ｃｕを用いた配線４０，４２，４４，４６が配置されていた場合を説明する。開口領域１５０に重なる配線４０，４２，４４，４６の配線幅は、それぞれｗ１，ｗ２，ｗ３，ｗ４とし、ｗ２＞ｗ３＝ｗ４＞ｗ１の関係であったとする。その際、開口領域１５０と重なる領域での最上層におけるＣｕ配線の最大配線幅ｗ（ｎｍ）とＣｕ配線の被覆率Ｒ（％）とが下記（１）の条件を満たすように配線４０，４２，４４，４６を形成する。
【数３】
2010232239.tif 000005
【００１８】
図２の例は、最大配線幅ｗ＝ｗ２となる。また、Ｃｕ配線の被覆率Ｒは、開口領域１５０と重なる領域内の配線４０，４２，４４，４６の面積（斜線で示す面積）を開口領域１５０の面積で割った値となる。
【００１９】
かかる（１）の条件を満たす構造になるように、図１に示す開口領域１５０下の配線層１３１のＣｕ配線２０，２２，２６を形成することで、絶縁膜５２７及びそれに伴う絶縁膜５２８でのクラックやＣｕ配線２０，２２，２６でのショートを回避することができる。さらに、配線層１３１より下層の配線層、例えば、配線層１２３におけるＣｕ配線上の絶縁膜４１０でのクラックや配線層１２３におけるＣｕ配線でのショートを回避することができる。
【００２０】
かかる（１）の条件は、以下のようにして求めている。Ａｌの導電パッド３０下部の最上層の配線層１３１のＣｕ配線２０，２２，２６をラインアンドスペースパターンとして配置し、かかるＣｕ配線の配線幅ｗを２００ｎｍ〜３２００ｎｍ（０．２μｍ〜３．２μｍ）まで、配線被覆率Ｒを１０％〜８０％まで変化させた。作成した配線構造の一覧を表１に示す。
【表１】
2010232239.tif 000006
【００２１】
これらの構造について、絶縁膜クラック抑制の効果を調べるために、光学顕微鏡を用いてプロービング時の絶縁膜破壊の有無の観察を行った。プロービング荷重については、通常の半導体装置において電気特性が得られる十分な荷重で行なった。ここでは、十分な荷重として、８ｇｆ／ｃｍ２で行なった。また、プロービング試験を５回行なった。５回すべてにおいて絶縁膜破壊が観察されなかったものは○（良好）、１〜４回絶縁膜破壊が観測されたものを△（不十分）、５回すべてにおいて絶縁膜破壊が観測されたものを×（ＮＧ）で示した。表１に実験結果の一覧を示している。
【００２２】
配線幅ｗが２００ｎｍの場合、配線被覆率Ｒが１０〜２０％で×、３０〜４０％で○、５０％で△、６０〜８０％で×であった。配線幅ｗが４００ｎｍの場合、配線被覆率Ｒが１０％で×、２０〜４０％で○、５０％で△、６０％〜８０％で×であった。配線幅ｗが６００ｎｍ，８００ｎｍの場合、配線被覆率Ｒが１０％で△、２０〜４０％で○、５０％で△、６０％〜８０％で×であった。配線幅ｗが１２００ｎｍの場合は、配線被覆率Ｒが１０％で△、２０〜３０％で○、４０〜５０％で△、６０％〜８０％で×であった。配線幅ｗが１６００ｎｍの場合、配線被覆率Ｒが１０〜４０％で△、５０〜８０％で×であった。配線幅ｗが２０００ｎｍ以上の場合は、すべての配線被覆率Ｒで×であった。
【００２３】
次に、今回のプロービング試験を再現した応力シミュレーションを行い、絶縁膜に生じる最大主応力を計算した。
【００２４】
図３は、実施の形態１におけるシミュレーション結果ならびに実験結果を示す図である。図３（ａ）では、最上層の配線層１３１のＣｕ配線２０，２２，２６上に配置された絶縁膜５２７に生じる最大主応力のシミュレーション結果ならびに実験結果を示している。図３（ｂ）では、最上層の１つ下層側の配線層１２３のＣｕ配線上に配置された絶縁膜４１０に生じる最大主応力のシミュレーション結果ならびに実験結果を示している。シミュレーションは、プロービング時を模擬して、開口領域１５０で露出する導電パッド３０に対しプローブ針により垂直荷重を印加した場合の応力解析を行った。シミュレーションでのプロービング荷重は上述した実験に合わせている。多層配線層の最上層となる配線層１３１のＣｕ配線２０，２２，２６が、絶縁膜５２７，５２８を間に介して導電パッド３０の下方に配置される。また、Ｃｕ配線２０，２２，２６は、配線層１３１において開口領域１５０と重なる領域に配置されることは言うまでもない。
【００２５】
図３（ａ）において、最上層の配線の配線幅ｗが狭くなるほど、そして配線被覆率Ｒが小さくなるほど最大主応力が低減する。しかしながら、配線幅ｗが４００ｎｍ以下、配線覆率Ｒが２０％以下の範囲になると、図３（ｂ）に示すように、１つ下層の絶縁膜４１０の応力値が上昇してしまう。この結果を反映するように、実験結果においても配線幅ｗが４００ｎｍで配線被覆率Ｒが１０％の場合では絶縁膜クラックが発生しており、配線幅ｗが２００ｎｍで配線被覆率Ｒが２０％の場合では絶縁膜クラックが発生している。配線被覆率Ｒが２０％以下になると、プローブ針が導電パッド３０下に最上層の配線が存在しない領域に接触する割合が増加するため、図３（ｂ）に示すように１つ下層のＣｕ配線上の絶縁膜４１０の応力値が上昇することになる。その結果、絶縁膜４１０にクラックが発生しやすくなる。以上のように、シミュレーションの結果は、実験結果によって裏付けられている。
【００２６】
一方、絶縁膜４１０，４２０，５２７，５２８の破壊強度をナノインデンターを用いて測定した。後述するようにこれらの材料としては、絶縁膜４１０，５２７では、例えば窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）、炭窒化シリコン（ＳｉＣＮ）が、絶縁膜４２０，５２８では、例えば酸化シリコン（ＳｉＯ２）がそれぞれ用いられる。このような絶縁膜４１０，４２０，５２７，５２８は、測定の結果ともに最大主応力が４ＧＰａを超えるとクラックが発生した。そこで、シミュレーションの結果から、絶縁膜クラックが観測されない臨界応力値を４ＧＰａとしたときの最大配線幅ｗ、配線被覆率Ｒの境界条件を数式化すると上述した（１）の条件となる。すなわち、（１）の条件を満たすように、導電パッド３０下の最上層Ｃｕ配線の最大配線幅ｗと配線被覆率Ｒを設定することで、プロービング時の絶縁膜クラックを抑制できる。
【００２７】
かかる（１）の条件を満たす構造になるように、図１に示す開口領域１５０下の配線層１３１のＣｕ配線２０，２２，２６を形成することで、導電パッド３０下に実効配線を形成することができる。もちろん、実効配線とダミー配線との混合配線にしても同様の効果を発揮できることは言うまでもない。
【００２８】
次に、図１に示した半導体装置の製造方法について説明する。各グループ内の各配線層では、最小配線の配線幅を共通にすると共に、その配線幅に見合った比誘電率ｋをもった主たる絶縁膜が形成されると好適である。例えば、ＬＣ層グループやＩＭ層グループやＳＧ層グループでは、主たる絶縁膜の比誘電率ｋが３．４以下の、例えば、２．８程度の絶縁膜を用いる。ＳＧ層グループについては、比誘電率ｋが３．４より大きい絶縁膜を用いても構わない。以下、各層の製造方法を順に説明する。
【００２９】
図４は、実施の形態１におけるＬＣ配線層の断面の一例を示す概念図である。まず、基板２００上に多孔質の低誘電率絶縁材料を用いた絶縁膜２２０を例えば１００ｎｍの厚さで形成する。絶縁膜２２０の材料として、多孔質の炭酸化シリコン（ＳｉＯＣ）を用いると好適である。多孔質のＳｉＯＣ膜により、比誘電率ｋが２．８程度の層間絶縁膜を得ることができる。ここでは、一例として、メチルシロキサンを主成分とする材料を用いて絶縁膜２２０を形成する。絶縁膜２２０の材料としては、メチルシロキサンを主成分とするポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜を用いることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ  ｏｎ  ｄｉｅｌｅｃｔｒｉｃ  ｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーで成膜し、この基板にホットプレート上で窒素雰囲気中での８０℃ベークを１分間行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温の４５０℃で３０分間キュアを行なうことにより形成することができる。形成方法はＳＯＤ法に限るものではなくＣＶＤ法を用いても好適である。
【００３０】
そして、絶縁膜２２０上にＣＶＤ法によってＳｉＯＣを例えば膜厚２０ｎｍ堆積することで、キャップ絶縁膜２２２を形成する。キャップ絶縁膜２２２として、例えば、比誘電率ｋが３．０程度のＳｉＯＣの他に、比誘電率ｋが４．０程度のＳｉＯ２を用いることができる。キャップ絶縁膜２２２を形成することで機械的強度が弱いＳｉＯＣの絶縁膜２２０を保護することができる。
【００３１】
そして、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝（トレンチ）をキャップ絶縁膜２２２と絶縁膜２２０内に形成する。
【００３２】
そして、スパッタ等の物理気相成長（ＰＶＤ）法により、トレンチ及びキャップ絶縁膜２２２表面にバリアメタル膜２４０を形成する。バリアメタル膜２４０の材料としては、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、それらを含む合金、それらの化合物、またはそれらの積層膜から構成することができる。化合物としては、特に、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）等の窒化物が好適である。そして、スパッタ等のＰＶＤ法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜としてバリアメタル膜２４０が形成されたトレンチ内壁及び基板２００表面に堆積（形成）させる。そして、このシード膜をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０をトレンチ内及び基板２００表面に堆積させる。その後、アニール処理を行う。アニールは電気炉、またはホットプレートを用い、フォーミングガス中、または窒素雰囲気中で、１５０℃〜３００℃の温度範囲で、電気炉の場合は約１時間、ホットプレートの場合は約１分〜５分行う。そして、アニール処理後にかかる状態からトレンチ上に堆積した余分なＣｕ膜２６０とバリアメタル膜２４０とをＣＭＰにより除去してダマシン配線を形成することで配線層１００を形成する。例えば、最小配線の配線幅が６５ｎｍのＣｕ配線を形成することができる。そして、例えば、ラインアンドスペースの最小配線ルールが６５ｎｍ／６５ｎｍで配線高さが１２０ｎｍに形成することができる。
【００３３】
ここで、配線層１００の主たる絶縁膜２２０は、ＳｉＯＣの代わりに有機絶縁膜、カーボン含有ＳｉＯ２膜（ＳｉＯＣ）、多孔質シリカ膜、高分子膜、アモルファスカーボン膜（Ｆドープ）を用いても好適である。有機絶縁膜の材料としては、例えば、ポリアリーレン、ポリベンゾオキサゾールなどの不飽和結合をもつ有機化合物を用いることができる。これらにより比誘電率ｋが３．４以下の絶縁膜を形成することができる。また、絶縁膜２２０上のキャップ絶縁膜２２２は省略しても構わない。また、カーボン含有ＳｉＯ２膜は、ＳＯＤ法の代わりに化学気相成長（ＣＶＤ）法を用いて形成すると好適である。ＳＯＤ法により形成されるＳｉＯＣを含むこれらの材料は、いずれも比誘電率３．４以下である。また、これらの内の１種類以上を含む積層膜により絶縁膜２２０を形成してもよい。
【００３４】
図５は、実施の形態１におけるＩＭ配線層の断面の一例を示す概念図である。
まず、配線層１００上にＣＶＤ法によって拡散防止とエッチングストッパを兼ねた絶縁膜２１０を例えば膜厚３０ｎｍ堆積する。絶縁膜２１０の材料としては、例えば、ＳｉＣＮ、ＳｉＣ、ＳｉＮ、或いは、これらの積層膜を用いると好適である。
【００３５】
そして、絶縁膜２１０上に、ＬＣ配線層と同様、多孔質の低誘電率絶縁性材料を用いた絶縁膜２２０を例えば１８０ｎｍの厚さで形成する。ここでは、ＬＣ配線層の主たる絶縁膜と同じ材料で形成することができる。例えば、多孔質のＳｉＯＣ膜を形成する。これにより、比誘電率ｋが２．８程度の層間絶縁膜を得ることができる。よって、絶縁膜２２０の材料としては、メチルシロキサンを主成分とするポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜を用いることができる。形成方法もＬＣ配線層の場合と同様である。或いは、さらに、電子線（ＥＢ）照射、紫外線（ＵＶ）照射や熱によるキュアを行なっても好適である。
【００３６】
そして、絶縁膜２２０上にＣＶＤ法によってＳｉＯＣを例えば膜厚３０ｎｍ堆積することで、キャップ絶縁膜２２２を形成する。ここでは、ＬＣ配線層のキャップ絶縁膜２２２と同じＳｉＯＣ膜を形成する。よって、キャップ絶縁膜２２２として、例えば、比誘電率ｋが３．０程度のＳｉＯＣや、比誘電率ｋが４．０程度のＳｉＯ２を用いることができる。キャップ絶縁膜２２２を形成することで機械的強度が弱い絶縁膜２２０を保護することができる。
【００３７】
そして、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝（トレンチ）とその下層の孔（ビアホール）をキャップ絶縁膜２２２と絶縁膜２２０、及び絶縁膜２１０内に形成する。そして、スパッタ等のＰＶＤ法により、ビアホール内、トレンチ内及びキャップ絶縁膜２２２表面にＬＣ配線層と同様のバリアメタル膜２４０を形成する。そして、スパッタ等により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜としてバリアメタル膜２４０が形成されたビアホール内壁、トレンチ内壁及び基板２００表面に堆積（形成）させる。そして、このシード膜をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０（銅含有膜の一例）をビアホール内、トレンチ内及び基板２００表面に堆積させる。そして、アニール処理後にかかる状態からトレンチ上に堆積した余分なＣｕ膜２６０とバリアメタル膜２４０とをＣＭＰにより除去してデュアルダマシン配線を形成することで配線層１１１を形成する。例えば、最小配線の配線幅が７０ｎｍのＣｕ配線を形成することができる。そして、例えば、ラインアンドスペースの最小配線ルールが７０ｎｍ／７０ｎｍで配線高さが１３０ｎｍに形成することができる。また、ビア径が７０ｎｍで高さが１１０ｎｍのビアプラグを形成することができる。
【００３８】
ここで、配線層１１１の主たる絶縁膜２２０は、ＳｉＯＣの代わりにＬＣ配線層の場合と同様の有機絶縁膜、カーボン含有ＳｉＯ２膜（ＳｉＯＣ）、多孔質シリカ膜、高分子膜、アモルファスカーボン膜（Ｆドープ）を用いても好適である。これらの内の１種類以上を含む積層膜により絶縁膜２２０を形成してもよく、これにより比誘電率ｋが３．４以下の絶縁膜を形成することができる。また、絶縁膜２２０上のキャップ絶縁膜２２２は省略しても構わない。
【００３９】
そして、配線層１１１上に配線層１１２を形成する。続いて、配線層１１２上に配線層１１３を形成する。続いて、配線層１１３上に配線層１１４を形成する。続いて、配線層１１４上に配線層１１５を形成する。配線層１１２〜配線層１１５の形成方法は、配線層１１１と同様である。このようにして、ＩＭ配線層グループの複数（ここでは５層）の配線層１１１，１１２，１１３，１１４，１１５が積層される。
【００４０】
次に、ＩＭ配線層グループの最上層となる配線層１１５上に、配線層１２１を形成する。
図６は、実施の形態１におけるＳＧ配線層の断面の一例を示す概念図である。図６において、配線層１１５上に、ＣＶＤ法によってＳｉＮを例えば膜厚７０ｎｍ堆積することで、拡散防止とエッチングストッパを兼ねた絶縁膜３１０を形成する。絶縁膜３１０の材料としては、例えば、ＳｉＣＮ、ＳｉＣ、ＳｉＮ、或いは、これらの積層膜を用いると好適である。
【００４１】
そして、絶縁膜３１０上に例えば４００ｎｍの膜厚で絶縁膜３２０を成膜する。ここでは、ＩＭ配線層グループの絶縁膜２２０と同じ材料を用いることができる。例えば、ポリメチルシロキサンをＳＯＤ法で塗布する。形成方法はＳＯＤ法に限るものではなくＣＶＤ法を用いても好適である。絶縁膜３２０の材料としては、絶縁膜２２０と同様、メチルシロキサンを主成分とするポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜を用いることができる。形成方法もＬＣ配線層やＩＭ配線層の場合と同様である。或いは、さらに、電子線（ＥＢ）照射、紫外線（ＵＶ）照射や熱によるキュアを行なっても好適である。
【００４２】
次に、絶縁膜３２０上にＣＶＤ法によってＳｉＯＣを例えば膜厚５０ｎｍ堆積することで、キャップ絶縁膜３２２を形成する。キャップ絶縁膜３２２として、例えば、比誘電率ｋが４．０程度のＳｉＯ２を用いることができる。キャップ絶縁膜３２２を形成することで機械的強度が弱いＳｉＯＣの絶縁膜３２０を保護することができる。
【００４３】
続いて、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝（トレンチ）とその下層の孔（ビアホール）をキャップ絶縁膜３２２と絶縁膜３２０、及び絶縁膜３１０内に形成する。トレンチ、ビアホール及びキャップ絶縁膜３２２表面にバリアメタル材料を用いたバリアメタル膜３４０を形成する。すなわち、ＰＶＤ法の１つであるスパッタ法を用いるスパッタリング装置内で例えばＴａ膜の薄膜を例えば膜厚５ｎｍ堆積し、バリアメタル膜３４０を形成する。バリアメタル膜の材料としては、上述したように、Ｔａ、Ｔｉ、Ｎｂ、Ｗ、Ｒｕ、Ｒｈ、それらを含む合金、それらの化合物、またはそれらの積層膜から構成することができる。そして、スパッタ等により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜としてバリアメタル膜３４０が形成されたビアホール内壁、トレンチ内壁及び基板２００表面に堆積（形成）させる。そして、このシード膜をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜３６０（銅含有膜の一例）をビアホール内、トレンチ内及び基板２００表面に堆積させる。そして、アニール処理後にかかる状態からトレンチ上に堆積した余分なＣｕ膜３６０とバリアメタル膜３４０とをＣＭＰにより除去してデュアルダマシン配線を形成することで配線層１２１を形成する。例えば、最小配線の配線幅が１４０ｎｍのＣｕ配線を形成することができる。そして、例えば、ラインアンドスペースの最小配線ルールが１４０ｎｍ／１４０ｎｍで配線高さが２８０ｎｍに形成することができる。また、ビア径が１４０ｎｍで高さが２３０ｎｍのビアプラグを形成することができる。
【００４４】
ここで、配線層１２１の主たる絶縁膜３２０は、ＳｉＯＣの代わりにＬＣ配線層やＩＭ配線層の場合と同様の有機絶縁膜、カーボン含有ＳｉＯ２膜（ＳｉＯＣ）、多孔質シリカ膜、高分子膜、アモルファスカーボン膜（Ｆドープ）を用いても好適である。これらの内の１種類以上を含む積層膜により絶縁膜３２０を形成してもよく、これにより比誘電率ｋが３．４以下の絶縁膜を形成することができる。また、図１では、ｌｏｗ−ｋ膜としているが、比誘電率が３．４以上より大きい絶縁膜を用いても構わない。また、絶縁膜３２０上のキャップ絶縁膜３２２は省略しても構わない。
【００４５】
そして、配線層１２１上に配線層１２２を形成する。続いて、配線層１２２上に配線層１２３を形成する。配線層１２２〜配線層１２３の形成方法は、配線層１２１と同様である。このようにして、ＳＧ配線層グループの複数（ここでは３層）の配線層１２１，１２２，１２３が積層される。
【００４６】
次に、ＳＧ配線層グループの最上層となる配線層１２３上に配線層１３１を形成する。
図７は、実施の形態１におけるＧＬ配線層の断面の一例を示す概念図である。まず、配線層１２３上にＣＶＤ法によってＳｉＣを例えば膜厚１００ｎｍ堆積することで、拡散防止とエッチングストッパを兼ねた絶縁膜４１０を形成する。絶縁膜４１０の材料としてはＳｉＣ以外に、例えば、ＳｉＣＮ、ＳｉＮ、或いは、これらの積層膜を用いると好適である。そして、絶縁膜４１０上にＣＶＤ法を用いてＳｉＯ２を例えば１９５０ｎｍの膜厚で堆積させ、絶縁膜４２０を形成する。これにより、配線とビアプラグ用のｋ＝４．１の主たる絶縁膜４２０を形成することができる。
【００４７】
そして、絶縁膜４１０をエッチングストッパとして絶縁膜４２０に開口したビアホール内、及びトレンチ内にバリアメタル膜４４０を形成する。バリアメタル膜４４０の材料としては、Ｔａ、Ｔｉ、Ｎｂ、Ｗ、Ｒｕ、Ｒｈ、それらを含む合金、それらの化合物、またはそれらの積層膜から構成することができる。そして、バリアメタル膜４４０が形成されたビアホール内壁、トレンチ内壁にＣｕ膜４６０を堆積させる。この後、アニール処理及びＣＭＰを経てデュアルダマシン配線を形成することで配線層１３１を形成する。配線層１３１では、例えば、最小配線の配線幅が１０００ｎｍのＣｕ配線を形成することができる。そして、例えば、ラインアンドスペースの最小配線ルールが１０００ｎｍ／１０００ｎｍで配線高さが１１００ｎｍに形成することができる。また、ビア径が６００ｎｍで高さが８５０ｎｍのビアプラグを形成することができる。このようにして、ＧＬ配線層グループの配線層１３１が形成される。
【００４８】
次に、ＧＬ配線層グループの配線層１３１上にＳｉＮを例えば７０ｎｍの膜厚で堆積させ、拡散防止膜となる絶縁膜５２７を形成する。絶縁膜５２７は、材料として、ＳｉＮ以外に、ＳｉＣ、ＳｉＣＮ、或いは、これらの積層膜を用いると好適である。そして、絶縁膜５２７上にＣＶＤ法を用いてＳｉＯ２膜を堆積させ、絶縁膜５２８を形成する。
【００４９】
次に、導電パッド３０と導電パッド３０のコンタクトプラグが配置されるプラグ層を形成する。まず、絶縁膜５２８に絶縁膜５２７をエッチングストッパとして開口したコンタクトホール内及び絶縁膜５２８表面にバリアメタル膜３４を形成する。バリアメタル膜３４の材料としては、Ｔａ、Ｔｉ、Ｎｂ、Ｗ、Ｒｕ、Ｒｈ、それらを含む合金、それらの化合物、またはそれらの積層膜から構成することができる。そして、バリアメタル膜３４が形成されたコンタクトホール内壁及び絶縁膜５２８表面にＡｌ膜を堆積させる。そして、リソグラフィー工程とドライエッチング工程でＡｌ材を用いた導電パッド３０を形成する。
【００５０】
続いて、導電パッド３０上及び絶縁膜５２８表面上に、プラズマＣＶＤ法を用いて積層保護膜ＰＦの１層目となる絶縁膜５３１を堆積させる。そして、絶縁膜５３１表面上に、プラズマＣＶＤ法を用いて積層保護膜ＰＦの２層目となる絶縁膜５３２を形成する。そして、絶縁膜５３２上に、プラズマＣＶＤ法を用いて積層保護膜ＰＦの３層目となる絶縁膜５３３を形成する。１層目と３層目の絶縁膜５３１，５３３の材料として、ＳｉＮを用いると好適である。また、２層目の絶縁膜５３２の材料として、ＳｉＯ２を用いると好適である。
【００５１】
その後、電気炉を用いて、フォーミングガス中で３７０℃、６０分のシンターを行う。Ａｌの導電パッド３０上の絶縁膜５３１、絶縁膜５３２及び絶縁膜５３３を反応性イオンエッチング（ＲＩＥ）により除去して開口領域１５０を形成する。そして、ダイシングを行い、チップを切り出すことで図１に示す構造の半導体装置を製造する。
【００５２】
図８から図１０は、実施の形態１における開口領域下の最上層の配線形状の一例を示す図である。図８では、開口領域１５０下の最上層の配線層１３１のＣｕ配線が、ラインアンドスペースパターンで形成された場合を示している。図９では、開口領域１５０下の最上層の配線層１３１のＣｕ配線が、開口領域１５０と重なる領域内で向きを変更する配線形状で形成された場合を示している。図１０では、開口領域１５０下の最上層の配線層１３１のＣｕ配線が、開口領域１５０と重なる領域内で縦横につながる配線形状で形成された場合を示している。実施の形態１では、かかる図８から図１０のいずれの配線形状であっても（１）の条件を満たせばよい。いずれの配線形状であっても（１）の条件を満たせば同様の効果を発揮できる。
【００５３】
実施の形態２．
実施の形態１では、最上層の配線層１３１の配線がＣｕ配線２０，２２，２６である場合について説明したが、最上層の配線層の配線はＣｕ配線に限るものでない。そこで、実施の形態２では、配線層１３１の配線がＡｌ配線２１，２３，２７である場合について説明する。その他の構成は、図１と同様である。
【００５４】
ここで、配線層１３１のＡｌ配線２１，２３，２７について後述する構造に形成しない場合には、かかる半導体装置に対してプロービング試験を実施する際、従来のように、クラックやショート不良を発生しかねない。具体的には、開口領域１５０から露出した導電パッド３０に上方から加えられる垂直荷重により、導電パッド３０下に配置されたＡｌ配線２１，２３，２７が塑性変形を起こし得る。塑性変形を起こすと、Ａｌ配線２１，２３，２７上の絶縁膜５２７に大きな応力集中が生じ、かかる絶縁膜５２７にクラックが発生し得る。そして、クラック部にＡｌ配線２１，２３，２７が突出することによってショート不良が発生し得る。そこで、かかるクラックやショートを回避すべく、実施の形態１では、配線層１３１のＡｌ配線２１，２３，２７について以下の構造に形成する。
【００５５】
最上層の配線層１３１の配線がＡｌ配線２１，２３，２７の場合には、開口領域１５０と重なる領域での最上層におけるＡｌ配線の最大配線幅ｗ（ｎｍ）とＡｌ配線の被覆率Ｒ（％）とが下記（２）の条件を満たすようにＡｌ配線２１，２３，２７を形成する。
【数４】
2010232239.tif 000007
【００５６】
図２の例では、Ｃｕ配線の場合と同様、最大配線幅ｗ＝ｗ２となる。また、Ａｌ配線の被覆率Ｒは、開口領域１５０と重なる領域内の配線４０，４２，４４，４６の面積（斜線で示す面積）を開口領域１５０の面積で割った値となる。
【００５７】
かかる（２）の条件を満たす構造になるように、図１に示す開口領域１５０下の配線層１３１のＡｌ配線２１，２３，２７を形成することで、絶縁膜５２７及びそれに伴う絶縁膜５２８でのクラックやＡｌ配線２１，２３，２７でのショートを回避することができる。さらに、配線層１３１より下層の配線層、例えば、配線層１２３におけるＣｕ配線上の絶縁膜４１０でのクラックや配線層１２３におけるＣｕ配線でのショートを回避することができる。
【００５８】
かかる（２）の条件は、以下のようにして求めている。Ａｌの導電パッド３０下部の最上層の配線層１３１のＡｌ配線２１，２３，２７をラインアンドスペースパターンとして配置し、かかるＡｌ配線の配線幅ｗを２００ｎｍ〜３２００ｎｍ（０．２μｍ〜３．２μｍ）まで、配線被覆率Ｒを１０％〜８０％まで変化させた。作成した配線構造の一覧を表２に示す。
【表２】
2010232239.tif 000008
【００５９】
これらの構造について、絶縁膜クラック抑制の効果を調べるために、光学顕微鏡を用いてプロービング時の絶縁膜破壊の有無の観察を行った。プロービング荷重については、実施の形態１と同様、半導体装置において電気特性が得られる十分な荷重で行なった。ここでは、十分な荷重として、８ｇｆ／ｃｍ２で行なった。また、プロービング試験を５回行なった。５回すべてにおいて絶縁膜破壊が観察されなかったものは○（良好）、１〜４回絶縁膜破壊が観測されたものを△（不十分）、５回すべてにおいて絶縁膜破壊が観測されたものを×（ＮＧ）で示した。表２に実験結果の一覧を示している。
【００６０】
配線幅ｗが２００ｎｍの場合、配線被覆率Ｒが１０％〜２０％で×、３０％で○、４０〜５０％で△、６０〜８０％で×であった。配線幅ｗが４００ｎｍの場合、配線被覆率Ｒが１０％で×、２０〜３０％で○、４０％〜５０％で△、６０〜８０％で×であった。配線幅ｗが６００ｎｍの場合、配線被覆率Ｒが１０％で△、２０〜３０％で○、４０〜５０％で△、６０〜８０％で×であった。配線幅ｗが８００ｎｍの場合では、配線被覆率Ｒが１０％で△、２０％で○、３０％〜５０％で△、６０〜８０％のものは×であった。配線幅ｗが１２００ｎｍの場合では、配線被覆率Ｒが１０〜５０％で△、６０〜８０％で×であった。配線幅ｗが１６００ｎｍの場合では、配線被覆率Ｒが１０〜４０％で△、５０〜８０％で×であった。配線幅が２０００ｎｍ以上の場合では、すべての配線被覆率で×であった。
【００６１】
次に、今回のプロービング試験を再現した応力シミュレーションを行い、絶縁膜に生じる最大主応力を計算した。
【００６２】
図１１は、実施の形態２におけるシミュレーション結果ならびに実験結果を示す図である。図１１（ａ）では、最上層の配線層１３１のＡｌ配線２１，２３，２７上に配置された絶縁膜５２７に生じる最大主応力のシミュレーション結果ならびに実験結果を示している。図１１（ｂ）では、最上層の１つ下層側の配線層１２３のＣｕ配線上に配置された絶縁膜４１０に生じる最大主応力のシミュレーション結果ならびに実験結果を示している。シミュレーションは、プロービング時を模擬して、開口領域１５０で露出する導電パッド３０に対しプローブ針により垂直荷重を印加した場合の応力解析を行った。シミュレーションでのプロービング荷重は上述した実験に合わせている。多層配線層の最上層となる配線層１３１のＡｌ配線２１，２３，２７が、絶縁膜５２７，５２８を間に介して導電パッド３０の下方に配置される。また、Ａｌ配線２１，２３，２７は、配線層１３１において開口領域１５０と重なる領域に配置されることは言うまでもない。
【００６３】
図１１（ａ）において、最上層の配線の配線幅ｗが狭くなるほど、そして配線被覆率Ｒが小さくなるほど最大主応力が低減する。しかしながら、配線幅ｗが５００ｎｍ以下、配線被覆率Ｒが３０〜２０％の中央付近以下の範囲になると、図１１（ｂ）に示すように、１つ下層の絶縁膜４１０の応力値が上昇してしまう。この結果を反映するように、実験結果においても配線幅ｗが４００ｎｍで配線被覆率Ｒが１０％の場合では絶縁膜クラックが発生しており、配線幅ｗが２００ｎｍで配線被覆率Ｒが２０％の場合では絶縁膜クラックが発生している。Ａｌ配線では、Ｃｕ配線の場合より若干高い配線被覆率Ｒが３０〜２０％の中央付近以下で、プローブ針が導電パッド３０下に最上層の配線が存在しない領域に接触する割合が増加することに起因すると推定される絶縁膜４１０の応力上昇が始まる。Ａｌ配線の場合でも、シミュレーションの結果は、実験結果によって裏付けられている。
【００６４】
かかるシミュレーションの結果から、絶縁膜クラックが観測されない臨界応力値を実施の形態１と同様４ＧＰａとしたときの最大配線幅ｗ、配線被覆率Ｒの境界条件を数式化すると上述した（２）の条件となる。すなわち、（２）の条件を満たすように、導電パッド３０下の最上層Ａｌ配線の最大配線幅ｗと配線被覆率Ｒを設定することで、プロービング時の絶縁膜クラックを抑制できる。
【００６５】
かかる（２）の条件を満たす構造になるように、図１に示す開口領域１５０下の配線層１３１のＡｌ配線２１，２３，２７を形成することで、導電パッド３０下に実効配線を形成することができる。もちろん、実効配線とダミー配線との混合配線にしても同様の効果を発揮できることは言うまでもない。
【００６６】
次に、実施の形態２における半導体装置の製造方法について説明する。図１で示す配線層１２３までは実施の形態１と同様である。また、配線層１３１を形成する際にも、図７で示すように、絶縁膜４１０をエッチングストッパとして絶縁膜４２０に開口したビアホール内、及びトレンチ内にバリアメタル膜４４０を形成するまでは実施の形態１と同様である。そして、バリアメタル膜４４０が形成されたビアホール内壁、トレンチ内壁及び絶縁膜４２０表面に室温でスパッタリングを用いてＡｌ膜を堆積させる。そして、さらに４００℃の高温スパッタリングでＡｌをリフロー埋め込みする。この後、ＣＭＰを経てデュアルダマシン配線を形成することでＧＬ配線層グループの配線層１３１が形成される。
【００６７】
ここで、配線層１３１にＡｌ配線２１，２３，２７を形成する場合でも実施の形態１と同様、図８から図１０のいずれの配線形状であってもよい。
【００６８】
以上の説明において、上記各実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いても同様の効果が得られる。或いは、最上層以外の配線層の材料として、Ｃｕ以外に、Ａｌ或いはＡｌ合金を用いた場合であっても同様の効果を発揮することができる。
【００６９】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、上述した各実施の形態では、多層配線構造を示したが、これに限るものではなく、少なくとも１層の配線層が絶縁膜を間に介して導電パッド３０下に形成されていれば同様の効果を発揮できる。すなわち、導電パッド３０と絶縁膜５２７，５２８と配線層１３１の配線と開口領域１５０とが形成される半導体装置において、Ｃｕ配線であれば（１）に示す条件、Ａｌ配線であれば（２）に示す条件を満たせばよい。また、チップ端部にのみ導電パッド３０が配置される例えばワイヤーボンディング品、及びチップの表面全体に導電パッド３０が配置される例えばフリップチップ品のいずれであっても、各導電パッド３０に関し、（１）或いは（２）の条件が満たされればよいが、バンプを設けた導電パッド３０がチップ表面全体に配されるフリップチップ品において特に有効な構造である。
【００７０】
さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【００７１】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。
【００７２】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【符号の説明】
【００７３】
１０，１２，１４，１６  実効配線、２０，２２，２６  Ｃｕ配線、２１，２３，２７  Ａｌ配線、３０  導電パッド、１００，１１１，１１２，１１３，１１４，１１５，１２１，１２２，１２３，１３１  配線層、１５０  開口領域、２００  基板、４１０，４２０，５２７，５２８，５３１，５３２，５３３  絶縁膜
【図１】
2010232239.tif 000011
【図２】
2010232239.tif 000012
【図４】
2010232239.tif 000013
【図５】
2010232239.tif 000014
【図６】
2010232239.tif 000015
【図７】
2010232239.tif 000016
【図８】
2010232239.tif 000017
【図９】
2010232239.tif 000018
【図１０】
2010232239.tif 000019
【図３】
2010232239.tif 000020
【図１１】
2010232239.tif 000021