(57)【要約】【課題】電圧印加時の白いドットの垂直配向型液晶層の中に黒い低透過率領域（影状領域）として視認される動的配向不安定（DMA）現象を抑止できなかった。【解決手段】コモン電極の1ライン（n=1）、2ライン（n=2）、3ライン（n=3）、5ライン（n=5）もしくは10ライン（n=10）をオフ信号ライン（黒信号ライン）とすることにより、DMA現象の発生を抑制した。【選択図】        図７
2010145594.tif 000002
【特許請求の範囲】
【請求項１】
複数のセグメント電極、複数のコモン電極、及び前記各セグメント電極と前記各コモン電極との交差点に設けられた垂直配向型液晶セルを有する単純マトリクス垂直配向型液晶表示パネルを単純マトリクス駆動する駆動方法において、
前記コモン電極の少なくとも1ラインをオフ信号ラインとしたことを特徴とする単純マトリクス垂直配向型液晶表示パネルの駆動方法。
【請求項２】
前記オフ信号ラインが時間と共に前記コモン電極の走査方向に移動する請求項１に記載の単純マトリクス垂直配向型液晶表示パネルの駆動方法。
【請求項３】
前記オフ信号ラインが、前記セグメント電極のすべてにオフデータ信号を供給することによって達成される請求項１に記載の単純マトリクス垂直配向型液晶表示パネルの駆動方法。
【請求項４】
前記オフ信号ラインが、前記コモン電極の少なくとも1つにオフ信号を供給することによって達成される請求項１に記載の単純マトリクス垂直配向型液晶表示パネルの駆動方法。
【請求項５】
複数のセグメント電極、複数のコモン電極、及び前記各セグメント電極と前記各コモン電極との交差点に設けられた垂直配向型液晶セルを有する単純マトリクス垂直配向型液晶表示パネルと、
前記単純マトリクス垂直配向型液晶表示パネルの表示内容をデータライン毎に記憶する表示データメモリと、
該表示データメモリのデータライン毎の記憶内容に基づいて前記各セグメント電極を駆動するセグメント駆動回路と、
前記各コモン電極を走査駆動するコモン駆動回路と、
前記表示データメモリの少なくとも1データラインにオフデータを書き込む制御回路と
を具備する単純マトリクス垂直配向型液晶表示装置。
【請求項６】
前記制御回路が前記表示データメモリの前記オフデータ書込みのデータラインを前記コモン電極の走査方向に移動させる請求項５に記載の単純マトリクス垂直配向型液晶表示装置。
【請求項７】
複数のセグメント電極、複数のコモン電極、及び前記各セグメント電極と前記各コモン電極との交差点に設けられた垂直配向型液晶セルを有する単純マトリクス垂直配向型液晶表示パネルと、
前記単純マトリクス垂直配向型液晶表示パネルの表示内容をデータライン毎に記憶する表示データメモリと、
該表示データメモリのデータライン毎の記憶内容に基づいて前記各セグメント電極を駆動するセグメント駆動回路と、
前記各コモン電極を走査駆動するコモン駆動回路と、
前記コモン駆動回路に接続され、前記コモン電極の少なくとも1つにオフ信号を供給するためのオフ信号供給回路と
を具備する単純マトリクス垂直配向型液晶表示装置。
【請求項８】
前記オフ信号供給回路は前記オフ信号が供給される前記コモン電極を該コモン電極の走査方向に移動させる請求項７に記載の単純マトリクス垂直配向型液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は単純マトリクス垂直配向型液晶表示パネルの駆動方法及び単純マトリクス垂直配向型液晶表示装置に関する。
【背景技術】
【０００２】
一般に、単純マトリクス垂直配向型液晶表示パネルにおいては、電圧無印加時に液晶分子が基板に対して垂直配向しているので黒表示が非常に良好であり、また、２つの偏光板間の垂直配向型液晶層の一方もしくは両方に負の光学異方性を有する光学補償板を挿入することにより、視角特性が非常に良好である（参照：特許文献１）。
【０００３】
また、垂直配向型液晶層には、配向層に対してラビング配向、紫外線配向等を施すことによるモノドメイン配向や、電極に対してスリットを設ける、基板上に突起を設ける等の処理によるマルチドメイン配向などが提案されている。なかでもモノドメイン配向処理は、電圧印加の有無に関らず、垂直配向型液晶層における配向状態が一様になるように制御できる。
【０００４】
さらに、垂直配向型液晶層の電圧印加時の配向欠陥を防止するために、プレチルト角が付与され、電圧無印加時においても、垂直配向型液晶層の液晶分子が基板に対して垂直からわずかに傾斜するようにしてある。
【０００５】
薄膜トランジスタ（TFT）を用いない単純マトリクス垂直配向型液晶表示パネルの駆動方法として、マルチプレックス駆動法がある。一般的なマルチプレックス駆動法としては最適バイアス法が用いられており、駆動波形として、フレーム内反転駆動もしくは１ライン反転駆動波形（以下、A波形とする）、フレーム反転駆動波形（以下、B波形とする）、Nライン反転駆動波形（以下、C波形とする）等がある。現在は、消費電力が最も小さいB波形が広く用いられている。
【特許文献１】特開２００５−２３４２５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の従来の単純マトリクス垂直配向型液晶表示パネルにおいては、TNモード等の水平配向型に比較して液晶方位角の規制力が弱いので、何らかの外部要因で液晶方位角が設定方向からずれることによりリターデーションが部分的に変化し、この結果、電圧印加時の白い画素（ドット）の垂直配向型液晶層の中に黒い低透過率領域が“影状” 領域として視認されることがある。また、黒いドットの影状領域は液晶表示パネルの正面（法線方向）のみならず、視角を振ったときに“ざらつき状” 領域として視認されることがある。さらに、黒いドットの影状領域は連続性を有し、隣接するドットまでに到達して“むら状” 領域として視認されることがある。これらの影状領域、ざらつき状領域あるいはむら状領域として視認される現象はいわゆる動的配向不安定（DMA、dynamic miss alignment）現象と呼ばれ、ドットの表示均一性を低下させると共に、ドットの表示パターンの欠落となるという課題がある。
【０００７】
上述のDMA現象の発生状態は種々の内部要因、たとえば、方位角方向の規制力に起因するプレチルト角及び液晶のフレームレスポンス現象で変化すると考えられる。
【０００８】
外部要因としては、２つの電極層間つまりセグメント電極層とコモン電極層との間に発生する斜め電界がある。セグメント電極層のセグメント電極のエッジとコモン電極層のコモン電極の平坦部との間、コモン電極層のコモン電極のエッジとセグメント電極層のセグメント電極の平坦部との間には、斜め電界が発生し、特に、垂直配向型の場合、その影響は大きい。すなわち、垂直配向型におけるネガ型液晶は電界の電気力線に対して垂直方向に倒れるので、上述の斜め電界の電気力線に対しても垂直方向に倒れる。この結果、液晶ダイレクタが配向処理による液晶ダイレクタと異なる方向にあるとき、その境界部で黒い影状領域として視認される。
【０００９】
上述の影状領域は線状ではなく広い領域となる。影状領域が広い領域となるのは、基板面内方向（方位角方向）に対して液晶分子が動き易い状態と考えられる。この液晶分子が動き易い状態とは、プレチルト角が垂直に近い90°付近で方位角方向の配向規制力（アンカリング）が弱い状態、液晶の応答性が良い状態等である。前者のプレチルト角が垂直に近い90°付近とする高プレチルト化は、シャープネスの向上をもたらし、高デューティ駆動を行うときの高コントラスト特性、広視野角特性を得るために必要である。また、後者の液晶の応答性が良い状態とは、液晶材料が低粘度材料であるとき、液晶層の厚さが小さいとき、動作温度が高いとき等である。いずれのときも、液晶分子は単純マトリクス駆動のパルス波形によってプレチルト角で規制される方位角方向よりも斜め電界の方位角方向に倒れ易くなり、この結果、配向処理によって設定された方位角方向と異なる方向に斜め電界が発生した場所のある地点を基点として配向処理方向からずれた液晶ダイレクタを発現してしまう。液晶分子同士は相互に配向方向を揃える力が働き、また上述のように配向処理による規制力が弱い環境であるため、上記基点からその周囲に向かい、液晶ダイレクタがずれた領域が徐々に拡大することとなり、その結果、広い領域において、液晶ダイレクタが配向処理方向からずれてしまう。
【００１０】
上述の影状領域の発生を防止する手法として、フレームレスポンス現象を抑制することが考えられる。すなわち、フレーム周波数を高くし、また、A波形、C波形あるいはマルチラインアドレッシング（MLA）波形を用いることにより、単純マトリクス駆動によるパルス間隔を短くする高周波駆動法を行い、これにより、フレームレスポンス現象を抑制する。しかしながら、このような高周波駆動法は消費電力が大きくなり、かつ、電極層の抵抗成分によるクロストーク現象が大きくなるという問題が発生する。
【００１１】
従って、本発明の目的は、高周波駆動法を用いずに単純マトリクス垂直配向型液晶表示パネルのDMA現象を抑止することにある。
【課題を解決するための手段】
【００１２】
上述の課題を解決するために、複数のセグメント電極、複数のコモン電極、及び各セグメント電極と各コモン電極との交差点に設けられた垂直配向型液晶セルを有する単純マトリクス垂直配向型液晶表示パネルを単純マトリクス駆動する駆動方法において、コモン電極の少なくとも1ラインをオフ信号ライン（黒信号ライン）とした。
【００１３】
また、本発明に係る単純マトリクス垂直配向型液晶表示装置は、複数のセグメント電極、複数のコモン電極、及び各セグメント電極と各コモン電極との交差点に設けられた垂直配向型液晶セルを有する単純マトリクス垂直配向型液晶表示パネルと、単純マトリクス垂直配向型液晶表示パネルの表示内容をデータライン毎に記憶する表示データメモリと、表示データメモリのデータライン毎の記憶内容に基づいて各セグメント電極を駆動するセグメント駆動回路と、各コモン電極を走査駆動するコモン駆動回路と、表示データメモリの少なくとも1データラインにオフデータを書き込む制御回路とを具備するものである。すなわち、セグメント電極のすべてにオフデータ信号を供給することによってコモン電極の少なくとも1ラインをオフ信号ライン（黒信号ライン）とする。
【００１４】
さらに、本発明に係る単純マトリクス垂直配向型液晶表示装置は、複数のセグメント電極、複数のコモン電極、及び各セグメント電極と各コモン電極との交差点に設けられた垂直配向型液晶セルを有する単純マトリクス垂直配向型液晶表示パネルと、単純マトリクス垂直配向型液晶表示パネルの表示内容をデータライン毎に記憶する表示データメモリと、表示データメモリのデータライン毎の記憶内容に基づいて各セグメント電極を駆動するセグメント駆動回路と、各コモン電極を走査駆動するコモン駆動回路と、コモン駆動回路に接続され、コモン電極の少なくとも1つにオフ信号を供給するためのオフ信号供給回路とを具備するものである。すなわち、コモン電極の少なくとも1つにオフ信号を供給することによってコモン電極の少なくとも1ラインをオフ信号ライン（黒信号ライン）とする。
【発明の効果】
【００１５】
本発明によれば、コモン電極の少なくとも1ラインをオフ信号ライン（黒信号ライン）とすることによりDMA現象の伝播が阻止され、この結果、DMA現象を抑止できる。また、高周波数駆動が不要となった分、消費電力を低減できると共にクロストークを低減できる。高温度領域のDMA現象が抑制されるため駆動条件の動作マージンを広くすることができ、消費電力を低減することが可能になる。さらに、高プレチルト化も可能となった分、シャープネス向上すなわちコントラスト向上及び広視野角特性の向上も可能となる。
【発明を実施するための最良の形態】
【００１６】
図１は本発明に係る単純マトリクス垂直配向型液晶表示装置の第１の実施の形態を示すブロック回路図である。
【００１７】
図１において、１は、単純マトリクス垂直配向型液晶表示パネルであって、Y方向に延在する信号線としてのセグメント電極SEG0，SEG1，…，SEG319が平行にX方向に配列され、他方、X方向に延在する走査線としてのコモン電極COM0，COM1，…，COMk，…，COM63が平行にY方向に配列されている。また、各セグメント電極SEG0，SEG1，…，SEG319と各コモン電極COM0，COM1，…，COMk，…，COM63との交差点には垂直配向型液晶セルたとえばC11が設けられている。この場合、たとえば、セグメント電極SEG0，SEG1，…，SEG319を構成するセグメント電極層１１４（図３参照）が上側に位置し、他方、コモン電極COM0，COM1，…，COMk，…，COM63を構成するコモン電極層１２４（図３参照）が下側に位置し、これにより、これらの電極層間に320×64個画素（ドット）が形成される。これらの電極層１１４、１２４においては、電極SEG0，SEG1，…，SEG319；COM0，COM1，…，COMk，…，COM63の線幅は405μm、線間は30μmである。
【００１８】
表示データメモリ２は単純マトリクス垂直配向型液晶表示パネル１の表示内容をデータライン毎に記憶する双方向RAMであり、表示データラッチ回路３はクロック信号CK1に応じて表示データメモリ２から読み出された1データラインの表示内容を一時的に保持する。セグメント駆動回路４は表示データラッチ回路３に保持された表示データメモリ２の1データラインの表示内容に基づいてセグメント電極SEG0，SEG1，…，SEG319を駆動する。セグメント駆動回路４はディジタル／アナログ（D/A）変換器を含有し、表示データラッチ回路３の各ディジタルデータ信号を順次アナログデータ信号に変換してセグメント電極SEG0，SEG1，…，SEG319に順次供給する。
【００１９】
シフトレジスタ５は同期信号SYNCをクロック信号CK2に応じてシフトさせて64個の出力信号OUT0，OUT1，…，OUTk，…，OUT63を順次発生させるDフリップフロップ回路5-0，5-1，…，5-k，…，5-63を有し、この結果、これらの出力信号に応じてコモン駆動回路６はコモン電極COM0，COM1，…，COMk，…，COM63を駆動する。
【００２０】
セグメント駆動回路４及びコモン駆動回路６の出力信号はクロック信号CK3に応じてたとえばフレーム毎に反転される。シフトレジスタ５の出力信号OUT0，OUT1，…，OUTk，…，OUT63及びコモン駆動回路６の出力信号の一例は図２に示される。
【００２１】
表示データメモリ２においては、コモン電極数のデータラインが設けられており、制御回路９からの書込みアドレスADDWによって指定されたデータラインに制御回路９からセグメント電極数のデータDが書込まれ、他方、読出しアドレスADDRによって指定されたデータラインからセグメント電極数のデータDが読出されて表示データラッチ回路３に保持される。読出しアドレスADDRは同期信号SYNCによってリセットされクロック信号CK2によって+1カウントアップされるアドレスカウンタ７によって発生される。
【００２２】
表示タイミング発生回路８はクロック信号CK1, CK2, CK3を発生する。
【００２３】
制御回路９はたとえばCPUを含むコンピュータによって構成され、上述の書込みアドレスADDW、データラインのデータD及び周期信号SYNCを発生すると共に、表示タイミング発生回路８を制御する。
【００２４】
図３は図１の単純マトリクス垂直配向型液晶表示パネル１の断面図である。
【００２５】
上側構造１１は図１のセグメント電極SEG0，SEG1，…，SEG319を構成するセグメント電極層１１４を含み、下側構造１２は図１のコモン電極COM0，COM1，…，COMk，…，COM63を構成するコモン電極層１２４を含み、上側構造１１と下側構造１２との間に垂直配向型液晶層１３（液晶セルCij）が設けられている。
【００２６】
上側構造１１は、偏光板１１１、光学補償板１１２、ガラス基板１１３、透明なセグメント電極層１１４、絶縁層１１５及び高分子垂直配向層１１６よりなり、同様に、下側構造１２は、偏光板１２１、光学補償板１２２、ガラス基板１２３、透明なコモン電極層１２４、絶縁層１２５及び高分子垂直配向層１２６よりなる。
【００２７】
偏光板１１１、１２１はヨウ素系材料、染料系材料等により形成され、たとえばポラテクノ製SHC-13Uを用いる。偏光板１１１、１２１の交差角度は90°であり、電圧印加時の位相差変化が最も大きくなるように、垂直配向型液晶層１３の設定液晶ダイレクタに対して+45°、-45°のクロスニコルの組合せとなっている。尚、90°を数度ずらしてもよい。垂直配向型液晶層１３の液晶ダイレクタはドットを正面から見たときに上側（12時方向）もしくは下側（6時方向）に設定されており、これにより、左右の視角特性がほぼ同等の広視野角の表示が得られる。
【００２８】
光学補償板１１２、１１３はネガティブCプレートと呼ぶ１軸位相差板であり、面内リターデーション値ΔR=0nm、厚み方向リターデーション値ΔRth=220nmのCプレート１枚で構成されている。尚、Cプレートの代りに、Aプレート、２軸位相差板であるBプレートでもよい。
【００２９】
セグメント電極層１１４及びコモン電極層１２４はインジウム錫酸化物（ITO）等によって形成されている。
【００３０】
絶縁層１１５及び１２５は、セグメント電極層１１４とコモン電極層１２４とを絶縁するためのものである。後述の垂直配向型液晶層１３内の異物により基板と電極との間のショートを防ぐ効果がある。
【００３１】
高分子垂直配向層１１６、１２６はポリイミド、無機膜等によって形成され、突起配向、ラビング処理、紫外線配向等によって配向制御される。たとえば、フレキソ版印刷で成膜し、その後、焼成し、ラビング処理によって89.5°あるいは89.9°のプレチルト角θpを付与する。この場合、下側の高分子垂直配向層１２６のプレチルト角は12時方向（右を0度とした場合、反時計回りの90°の位置）、下側の高分子垂直配向層１１６のプレチルト角は6時方向のアンチパラレル配向とする。
【００３２】
垂直配向型液晶層１３は図１の垂直配向型液晶セルを構成し、Δεが負のネガ型液晶、たとえば、Δε=-2.6、光学異方性Δn=0.20のネガ型液晶である。垂直配向型液晶層１３の厚さは4.0μmである。ツイスト構造をとるためのカイラル剤を添加することもできる。
【００３３】
図４は図１の制御回路９が表示データと共にオフデータを表示データメモリ２に書込むためのフローチャートである。尚、制御回路９は320×64画素分の画素の表示データを記憶するフレームメモリを内蔵するものとする。
【００３４】
始めに、ステップ４０１にて、値jをリセットする（j←0）。
【００３５】
次に、ステップ４０２にて、j=kか否かを判別する。尚、kは0〜63-n+1（n=1,2,…）の値である。j=kのときには、ステップ４０３〜４０７に進み、j≠kのときには、ステップ４０８に進む。
【００３６】
ステップ４０３〜４０７について説明する。
【００３７】
ステップ４０３にて、表示データメモリ２のn本のデータラインk, k+1, …, k+n-1にオフデータ（=0）を書込む。
【００３８】
ステップ４０４では、値kを+1増加させる。これは、オフデータの書込みのデータラインをコモン電極の走査方向に移動させるためのステップである。尚、+1の代りに、移動速度を大きくするために、+2,…,nのいずれかの値にしてもよい。また、+1はnより大きい値でもよい。
【００３９】
ステップ４０５、４０６では、データラインkの値kを最大値63-n+1でガードする。つまり、ステップ４０５にて、k>63-n+1か否かを判別し、k>63-n+1のときのみステップ４０６にて、値kをリセットする（k←0）。つまり、オフ信号ライン（黒信号ライン）の初期位置を画面の最初行にして表示の均一性を向上させる。ただし、値kのリセット値は0以外でもよい。
【００４０】
ステップ４０７では、表示データメモリ２の表示データの書込みの次のデータラインを
j←j+n
によって演算する。
【００４１】
他方、ステップ４０８にて、フレームメモリのデータラインjの表示データを表示データメモリ２のデータラインjに書込む。
【００４２】
ステップ４０９では、表示データメモリ２の表示データの書込みの次のデータラインを
j←j+1
によって演算する。
【００４３】
ステップ４０７、４０９にて演算された値jはステップ４１０にて最大値63でガードされる。つまり、j>63か否かを判別する。この結果、j>63のときには、ステップ４０１に進み、値jがリセットされた後に（j←0）ステップ４０２〜４０９のフローが繰返され、j≦63のときには、直接、ステップ４０２〜４０９のフローが繰返される。
【００４４】
図４のフローチャートによりフレームメモリのオンデータが1データライン（n=1）のオフデータと共に書込まれた表示データメモリ２の記憶内容に基づいて単純マトリクス垂直配向型液晶表示パネル１をフレーム反転駆動のB波形により1/64デューティ、1/9バイアス駆動周波数120Hzで駆動した実験結果を図５の（Ａ）に示す。また、任意の位置で1データラインを2分するオフデータを書込んだ表示データメモリ２の記憶内容に基づいて同一条件で駆動した比較例１を図５の（Ｂ）に示し、全画面をオンデータで書込んだ表示データメモリ２の記憶内容に基づいて同一条件で駆動した比較例２を図５の（Ｃ）に示す。尚、図５の（Ａ）、（Ｂ）、（Ｃ）の場合の駆動温度は同一である。また、図５の（Ａ）、（Ｂ）、（Ｃ）においては、画面の右側部分のモアレ模様はDMA現象ではない。
【００４５】
図５の（Ａ）、（Ｂ）、（Ｃ）においては、DMA現象に相違が発見された。より明瞭にDMA現象の発生を理解できるように、5データライン（n=5）のオフデータが書込まれた表示データメモリ２の記憶内容に基づいて単純マトリクス垂直配向型液晶表示パネル１の同一条件で駆動した実験結果を図６の（Ａ）、（Ｂ）、（Ｃ）に示す。
【００４６】
すなわち、図５の（Ａ）、図６の（Ａ）においては、オフ信号ライン（黒信号ライン）の走査方向においてDMA現象が抑制されている。また、図５の（Ｂ）、図６の（Ｂ）の比較例１においては、オフ信号ライン（黒信号ライン）の走査方向においてDMA現象が抑制されているも、オフ信号ラインの2分する部分から走査方向と逆方向にDMA現象が拡大している。つまり、波の進行と同様に、液晶ダイレクタが伝播していると考えられる。さらに、図５の（Ｃ）、図６の（Ｃ）の比較例２においては、走査方向の最終行からDMA現象が発生している。
【００４７】
上述のDMA現象は走査方向と反対側に発生するので、図４のステップ４０４〜４０６を削除してオフ信号ライン（黒信号ライン）を停止させる場合には、k=63-n+1としてオフ信号ライン（黒信号ライン）を最終行（j=63）に配置すればDMA現象を効果的に抑制できる。
【００４８】
さらに、表示の均一性を向上させるためには、DMA現象は走査方向と反対方向に伝播していくので、図４のステップ４０４〜４０６により、オフ信号ライン（黒信号ライン）を走査方向と同一方向に移動させることにより、DMA現象の伝播を抑制することができる。また、オフ信号ライン（黒信号ライン）自体の視認性も低下するので、所望の表示データが視認できる。
【００４９】
上述のごとく、オフ信号ライン（黒信号ライン）の数nを増加させるとDMA現象はより効果的に抑制できる。図７の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はn=1, 2, 3, 5, 10の場合を示す。ここで、図７の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）においては、画面の右側部分のモアレ模様はDMA現象ではない。つまり、オフ信号ライン（黒信号ライン）を増加させると、オフ信号ライン（黒信号ライン）の走査方向側のDMA現象の発生が抑制されている領域は増加する。尚、コモン電極COM0，COM1，…，COMk，…，COM63の線間30μmもオフ信号（黒信号）領域として作用するが、図５の（Ｃ）に示すごとく、DMA現象を抑制できない。従って、オフ信号（黒信号）領域の線幅として少なくとも1データライン分つまりコモン電極COM0，COM1，…，COMk，…，COM63の各線幅405μm、または線幅405μmに線間30μmを加えた435μm、または各線幅405μmに各線の両側の線間30μmを加えた465μmが必要である。
【００５０】
図８は本発明に係る単純マトリクス垂直配向型液晶表示装置の第２の実施の形態を示すブロック回路図である。図８においては、図１のシフトレジスタ５とコモン駆動回路６との間にオフ信号供給回路１０を挿入し、このオフ信号供給回路１０が図４のステップ４０３〜４０７のフローを実行し得るようにしたものである。
【００５１】
オフ信号供給回路１０は、シフトレジスタ５の出力信号OUT0，OUT1，…，OUTk，…，OUT63を受けると共に、制御回路９からオフ信号DOFを受け、このオフ信号を表示タイミング発生回路８からのクロック信号CK4に応じてシフトさせ、この結果、出力信号OUT0’，OUT1’，…，OUTk’，…，OUT63’を発生する。尚、クロック信号CK4の周波数はクロック信号CK2の周波数に比較して著しく小さいものとする。
【００５２】
図９は図８のオフ信号供給回路１０の詳細な回路図である。すなわち、オフ信号供給回路１０は、シフトレジスタを構成するDフリップフロップ回路10-1，10-2，…，10-k，…，10-63及びアンド回路11-0，11-1，…，11-k，…，11-63を有する。
【００５３】
Dフリップフロップ回路10-0，10-1，…，10-k，…，10-63はオフ信号DOFをクロック信号CK4によりシフトさせる。たとえば、オフ信号DOF（=0）がクロック信号CK4の1ビット分であれば、図１０に示すように、Dフリップフロップ回路10-0，10-1，…，10-k，…，10-63の出力信号DOF0，DOF1，…，DOFk，…，DOF63の1つたとえばDOFkが0となる。尚、シフトレジスタ５のDフリップフロップ回路5-0，5-1，…，5-k，…，5-63の出力信号OUT0，OUT1，…，OUTk，…，OUT63も図１０に示されている。
【００５４】
アンド回路11-0，11-1，…，11-k，…，11-63はDフリップフロップ回路10-0，10-1，…，10-k，…，10-63の出力信号DOF0，DOF1，…，DOFk，…，DOF63とDフリップフロップ回路5-0，5-1，…，5-k，…，5-63の出力信号OUT0，OUT1，…，OUTk，…，OUT63とのアンド論理を演算して図１１に示すような出力信号OUT0’，OUT1’，…，OUTk’，…，OUT63’を発生する。図１１の場合、出力信号OUTk’がオフ信号となる。この結果、図１１に示すように、コモン電極COMkにオフ信号が供給されることになる。このオフ信号が供給されたコモン電極COMkはDフリップフロップ回路10-0，10-1，…，10-k，…，10-63によってコモン電極の走査方向と同一方向へ移動する。
【００５５】
また、オフ信号供給回路１０に供給されるオフ信号DOFの長さを変化させることにより、オフ信号が供給されるコモン電極数も変化できる。
【００５６】
図１２は図８の制御回路９が表示データのみを表示データメモリ２に書込むためのフローチャートである。尚、制御回路９は320×64画素分の画素の表示データを記憶するフレームメモリを内蔵するものとする。上述のごとく、オフデータを書込む必要がないので、図１２においては、図９のステップ４０２〜４０７を削除し、ステップ４０１のフローはステップ４０８に直接進むようにしてある。
【００５７】
また、本発明は透過型、反射型の単純マトリクス垂直配向型液晶表示装置のいずれにも適用できる。尚、反射型の場合には、偏光板の一方の外側に反射層を設け、他方の偏光板から入射／出射を行う。
【図面の簡単な説明】
【００５８】
【図１】本発明に係る単純マトリクス垂直配向型液晶表示装置の第１の実施の形態を示すブロック回路図である。
【図２】図１のシフトレジスタの出力信号及びコモン駆動回路の出力信号を示すタイミング図である。
【図３】図１の単純マトリクス垂直配向型液晶表示パネルの断面図である。
【図４】図１の制御回路の動作を説明するフローチャートである。
【図５】図１の単純マトリクス垂直配向型液晶表示装置を駆動した実験結果を示す写真図である。
【図６】図１の単純マトリクス垂直配向型液晶表示装置を駆動した実験結果を示す写真図である。
【図７】図１の単純マトリクス垂直配向型液晶表示装置を駆動した実験結果を示す写真図である。
【図８】本発明に係る単純マトリクス垂直配向型液晶表示装置の第２の実施の形態を示すブロック回路図である。
【図９】図１のオフ信号供給回路の詳細な回路図である。
【図１０】図９のオフ信号供給回路のシフトレジスタ１０の出力信号及びシフトレジスタ５の出力信号を示すタイミング図である。
【図１１】図９のオフ信号供給回路１０の出力信号及びコモン駆動回路６の出力信号を示すタイミング図である。
【図１２】図８の制御回路の動作を説明するフローチャートである。
【符号の説明】
【００５９】
SEG0，SEG1，…，SEG319：セグメント電極
COM0，COM1，…，COMk，…，COM63：コモン電極
１：単純マトリクス垂直配向型液晶表示パネル
２：表示データメモリ
３：表示データラッチ回路
４：セグメント駆動回路
５：シフトレジスタ
６：コモン駆動回路
７：アドレスカウンタ
８：表示タイミング発生回路
９：制御回路
１０：オフ信号供給回路
１１：上側構造
１２：下側構造
１３：垂直配向型液晶層
１１１：偏光板
１１２：光学補償板
１１３：ガラス基板
１１４：セグメント電極層
１１５：絶縁層
１１６：高分子垂直配向層
１２１：偏光板
１２２：光学補償板
１２３：ガラス基板
１２４：コモン電極層
１２５：絶縁層
１２６：高分子垂直配向層
【図１】
2010145594.tif 000003
【図２】
2010145594.tif 000004
【図３】
2010145594.tif 000005
【図４】
2010145594.tif 000006
【図５】
2010145594.tif 000007
【図６】
2010145594.tif 000008
【図７】
2010145594.tif 000009
【図８】
2010145594.tif 000010
【図９】
2010145594.tif 000011
【図１０】
2010145594.tif 000012
【図１１】
2010145594.tif 000013
【図１２】
2010145594.tif 000014