(57)【要約】【課題】ΔΣ変調器において、波形クリップが生じるとノイズシェーピング後のデータの分布が偏る。そのため、当該ノイズシェーピング後の出力波形データを用いて、ＰＷＭ変換によりアナログ出力信号を生成すると、当該出力信号のパワーダウンが生じる。【解決手段】再量子化器４２は、入力波形データに基づく処理対象データを再量子化して出力波形データを生成する。ノイズシェーピングフィルタ４８は、出力波形データに生じる量子化雑音に対してノイズシェーピング処理を行い、処理対象データにフィードバックされる帰還雑音データを生成する。クリップ検知回路５０は、処理対象データに帰還雑音データをフィードバックした場合には波形クリップが生じ得ることを検知する。セレクタ５２は、波形クリップが生じ得ることが検知された場合に、帰還雑音データのフィードバックを停止させる。【選択図】図２
2010109402.tif 000002
【特許請求の範囲】
【請求項１】
ｎビット（ｎは自然数である）の入力波形データに基づく処理対象データを再量子化してｍビット（ｍはｍ＜ｎなる自然数である）の出力波形データを生成する再量子化器と、
前記出力波形データに生じる量子化雑音に対してΔΣ変調によるノイズシェーピング処理を行い、前記処理対象データにフィードバックされる帰還雑音データを生成する帰還回路と、
前記処理対象データに前記帰還雑音データをフィードバックした場合には波形クリップが生じ得ることを検知するクリップ検知手段と、
前記波形クリップが生じ得ることが検知された場合に、前記帰還雑音データのフィードバックを停止させる帰還停止手段と、
を有することを特徴とするΔΣ変調器。
【請求項２】
請求項１に記載のΔΣ変調器において、
前記帰還回路は、
前記量子化雑音のパワースペクトルを変換して前記帰還雑音データを生成するノイズシェーピングフィルタと、
前記入力波形データに前記帰還雑音データを合成して前記処理対象データを生成する加算器と、
を有し、
前記帰還停止手段は、前記ノイズシェーピングフィルタと前記加算器との間に設けられ、前記波形クリップが生じ得ることが検知された場合に、前記ノイズシェーピングフィルタから前記加算器への前記帰還雑音データの入力を阻止すること、
を特徴とするΔΣ変調器。
【請求項３】
請求項１又は請求項２に記載のΔΣ変調器において、
前記クリップ検知手段は、前記入力波形データの絶対値の上限値に対して前記帰還雑音データの変動幅に応じた差を有する閾値を設定され、前記入力波形データの絶対値が前記閾値を超えた場合に、前記波形クリップが生じ得ると判定すること、を特徴とするΔΣ変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力されたデジタル信号に対する再量子化を行って、より少ないビット数のデジタル信号に変換すると共に、その際の量子化雑音の影響を軽減するΔΣ変調器に関する。
【背景技術】
【０００２】
シリコンオーディオプレイヤやＣＤ（Compact Disc）プレイヤなどのオーディオ再生機能を有する電子機器において、省電力を目的としてＤ級アンプが用いられるようになってきた。Ｄ級アンプは、パルス幅変調（Pulse Width Modulation：ＰＷＭ）信号やパルス密度（Pulse Density Modulation：ＰＤＭ）信号を入力され動作する。
【０００３】
ΔΣ変調器は、原信号として例えば、パルス符号変調（Pulse Code Modulation：ＰＣＭ）信号を入力され、当該原信号をより少ないビット数のデジタル信号に再量子化して出力する。ΔΣ変調器は、再量子化の過程にてΔΣ変調を行い、量子化雑音によるＳＮ比の劣化をノイズシェーピングにより改善する。ΔΣ変調器の出力信号は、例えば、ＰＷＭ信号に変換され、Ｄ級増幅された後、スピーカ等の負荷を駆動するアナログ信号に変換される。
【０００４】
図４は、従来のΔΣ変調器２のブロック構成図である。ΔΣ変調器２は、再量子化器４、加算器６，８、及びノイズシェーピングフィルタ１０からなり、入力波形データＸ(ｚ)を処理して出力波形データＹ(ｚ)を生成する。例えば、ΔΣ変調器２がマルチビットΔΣ方式の場合には、この出力波形データＹ(ｚ)はＰＷＭ変換器にてＰＷＭ信号に変換される。ちなみに、Ｘ(ｚ)やＹ(ｚ)は、時間領域での入力波形データｘ(ｔ)、出力波形データｙ(ｔ)をｚ変換したものを表す。後に現れるＷ(ｚ)についても同様である。このΔΣ変調器２の基本特性は、ハイパスフィルタであるノイズシェーピングフィルタ１０の伝達関数をＨ(ｚ)、加算器８から再量子化器４に入力される信号に対して再量子化器４にて付加される量子化雑音をＱ(ｚ)とすると、次式で表される。
Ｙ(ｚ)＝Ｘ(ｚ)＋（１−Ｈ(ｚ)）Ｑ(ｚ)    ………（１）
【０００５】
（１）式の右辺第２項は、量子化雑音Ｑ（ｚ）を伝達関数（１−Ｈ（ｚ））でノイズシェーピングした後の雑音を表している。このノイズシェーピング処理は、リニアＰＣＭ方式にて周波数によらず等しく平均的に存在する量子化雑音を高周波成分へシフトする効果を有する。この高周波帯域への量子化雑音のシフトにより、低周波帯域では量子化雑音が少なくなる。具体的には、オーバーサンプリングにより入力波形データＸ(ｚ)のナイキスト周波数を高め、低周波帯域に可聴帯域を包含させ、可聴帯域より高周波の帯域へ量子化雑音の重心をシフトさせる。その上で、例えば、デジタルフィルタやアクティブフィルタからなるローパスフィルタを用いて高周波帯域を除去することで、量子化雑音が低減した原信号の復元が可能となる。
【０００６】
この入力波形データｘ(ｔ)にノイズシェーピングフィルタ１０を用いて合成される量子化雑音は高周波で変動し得、当該量子化雑音を合成された後の信号波形は、図５に示すように合成前の波形１２を中心として上下に高周波で振動する波形１４が重畳されたものとなる。図６は、入力波形データｘ(ｔ)（図６（ａ））及びノイズシェーピング処理後の波形データｙ(ｔ)（図６（ｂ））を示す模式図であり、横軸が時間、縦軸がデータの値である。図６は入力波形が正弦波である例を示している。図６（ｂ）は、ノイズシェーピング処理後の波形データを概念的に示すものであり、波形データのおよその分布範囲（量子化雑音の振動幅）を示している。図６（ｂ）において当該分布範囲の上端及び下端は、ノイズシェーピングしない場合の出力（実線で示す波形１２）の上下に示す点線１４ｕ，１４ｄで表されている。
【特許文献１】特開２００７−６３１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図７は、図６と同様、入力波形データｘ(ｔ)（図７（ａ））及びノイズシェーピング処理後の波形データｙ(ｔ)（図７（ｂ））を示す模式図である。図６では入力波形である正弦波の変動幅がデータの制限幅（−１〜＋１）より小さく、またノイズシェーピング後のデータの分布も制限幅（−１〜＋１）に収まる状態を示したが、図７は、正弦波の振幅が１より大きく、入力波形がデータの絶対値の上限“１”に達し、波形クリップを生じている状態を示している。
【０００８】
ノイズシェーピング処理後の波形データは上述のように入力波形データに対応する値を中心として上下に分布する。ここで、入力波形データの絶対値が上限にクリップした状態や上限に近い状態では、ノイズシェーピング後の量子化雑音に対応して生じるデータの分布のうち上限寄り部分がクリップされる。そのため、データの分布範囲の上端（点線１４ｕ）のクリップ（期間ＰＣＬ＋）により、ノイズシェーピング後の量子化雑音で生じるデータの分布が本来よりも値が小さい方に偏り、逆に、データの分布範囲の下端（点線１４ｄ）のクリップ（期間ＰＣＬ−）により、分布は本来よりも値が大きい方に偏る。この分布の偏りにより、出力波形データに基づいて再生されるアナログ信号は、波形クリップが生じる期間ＰＣＬ＋，ＰＣＬ−にて、振幅がデータの制限幅（−１〜＋１）で規定される値より小さくなり、パワーが本来よりも低下するという問題があった。
【０００９】
本発明は上記問題点を解決するためになされたものであり、入力波形データがクリップしたりそれに近い状態となった場合における出力信号のパワーダウンが抑制されるΔΣ変調器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るΔΣ変調器は、ｎビット（ｎは自然数である）の入力波形データに基づく処理対象データを再量子化してｍビット（ｍはｍ＜ｎなる自然数である）の出力波形データを生成する再量子化器と、前記出力波形データに生じる量子化雑音に対してΔΣ変調によるノイズシェーピング処理を行い、前記処理対象データにフィードバックされる帰還雑音データを生成する帰還回路と、前記処理対象データに前記帰還雑音データをフィードバックした場合には波形クリップが生じ得ることを検知するクリップ検知手段と、前記波形クリップが生じ得ることが検知された場合に、前記帰還雑音データのフィードバックを停止させる帰還停止手段と、を有する。
【発明の効果】
【００１１】
本発明によれば、ノイズシェーピング処理後にて波形クリップが生じ得る期間は、ノイズシェーピング処理を停止させるので、ノイズシェーピング後の量子化雑音に応じたデータの分布は生じない。よって、クリップによって当該データの分布が偏るという現象（以下、データ分布のバイアスと呼ぶことがある。）も生じず、当該偏りに起因する出力信号のパワーダウンが回避される。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１３】
図１は、本発明の実施形態に係るΔΣ変調器を用いたデジタルオーディオ機器２０の概略のブロック図である。デジタルオーディオ機器２０では、ＣＤ，ＤＶＤ等のデジタル記録媒体から再生されたＰＣＭ信号を、ＯＮ，ＯＦＦスイッチング動作で増幅作用をするＤ級アンプに適した信号に変換している。先ずＣＤ，ＤＶＤ等のデジタル記録媒体２２に記録された高精度（１６〜２４ビット）のＰＣＭ信号がＰＣＭ信号再生器２４で読み出される。オーバーサンプラ２６は、デジタル記録媒体２２から読み出されたデジタル信号に対して補間等の処理を行ってサンプリング周波数を高め、ハイレートＰＣＭ信号を生成する。
【００１４】
ノイズシェーパ２８は、本発明に係るΔΣ変調器を用いて構成され、オーバーサンプラ２６から入力される高精度ハイレートＰＣＭ信号を再量子化して低精度（４〜９ビット程度）のＰＣＭ信号に変換する。ノイズシェーパ２８は、同時にこの時発生する量子化雑音の周波数スペクトルを高域に偏らせ、オーディオ帯域でのノイズを低減する。
【００１５】
ＰＷＭ変換器３０は、ノイズシェーパ２８の出力信号である低精度ＰＣＭ信号を、ＰＷＭ信号に変換する。Ｄ級アンプ３２は、例えば、Ｈブリッジ回路を有し、ＰＷＭ変換器３０からのＰＷＭ信号に基づいて、Ｈブリッジ回路を構成する２つのプッシュプル回路のトランジスタのＯＮ，ＯＦＦを切り替え、当該２つのプッシュプル回路の出力端子に増幅されたＰＷＭ信号として正相ＰＷＭ出力と逆相ＰＷＭ出力とが得られる。この出力信号は通常、２次のＬＣフィルターからなるローパスフィルタ（Low Pass Filter：ＬＰＦ）３４でアナログ信号に復調され、スピーカ３６を駆動する。
【００１６】
図２は、ノイズシェーパ２８を構成するΔΣ変調器４０の概略の構成を示すブロック図である。ΔΣ変調器４０は、再量子化器４２、加算器４４，４６、ノイズシェーピングフィルタ４８、クリップ検知回路５０、及びセレクタ５２を有する。ΔΣ変調器４０は、オーバーサンプラ２６からの高精度ハイレートＰＣＭ信号を入力波形データＸ(ｚ)とし、再量子化器４２にて基本的にＸ(ｚ)に対する再量子化を行って、低精度ハイレートＰＣＭ信号である出力波形データＹ(ｚ)を生成し、この出力波形データＹ(ｚ)はＰＷＭ変換器３０に入力される。
【００１７】
再量子化器４２での再量子化により、出力波形データＹ(ｚ)には量子化雑音Ｑ(ｚ)が付加される。ΔΣ変調器４０は、量子化雑音Ｑ(ｚ)に対してΔΣ変調によるノイズシェーピング処理を行い、再量子化器４２に処理対象データとして入力されるデータＷ(ｚ)にフィードバックされる帰還雑音データを生成する帰還回路を有する。
【００１８】
この帰還回路は、加算器４６、ノイズシェーピングフィルタ４８、セレクタ５２及び加算器４４からなる。加算器４６は、再量子化器４２の出力波形データＹ(ｚ)から量子化雑音Ｑ(ｚ)を抽出する。本実施形態では、加算器４６は、再量子化器４２への入力データＷ(ｚ)から出力波形データＹ(ｚ)を減算して、−Ｑ(ｚ)を出力する。すなわち、加算器４６は次式で表される演算を行う。
Ｗ(ｚ)−Ｙ(ｚ)＝−Ｑ(ｚ)  ………（２）
【００１９】
ノイズシェーピングフィルタ４８は、伝達関数Ｈ(ｚ)を有するハイパスフィルタであり、加算器４６から、−Ｑ(ｚ)を入力され、量子化雑音Ｑ(ｚ)のパワースペクトルを変換して帰還雑音データ（−Ｈ(ｚ)Ｑ(ｚ)）を生成し出力する。ノイズシェーピングフィルタ４８から出力される帰還雑音データ（−Ｈ(ｚ)Ｑ(ｚ)）は、セレクタ５２を介して加算器４４に入力され得る。
【００２０】
加算器４４は、入力波形データＸ(ｚ)にセレクタ５２の出力データを加算合成し、再量子化器４２の処理対象データＷ(ｚ)を生成する。
【００２１】
セレクタ５２は、クリップ検知回路５０の出力により制御され、ノイズシェーピングフィルタ４８から入力される帰還雑音データ（−Ｈ(ｚ)Ｑ(ｚ)）と、値“０”とのいずれかを選択的に出力する。
【００２２】
クリップ検知回路５０は、処理対象データＷ(ｚ)に帰還雑音データ（−Ｈ(ｚ)Ｑ(ｚ)）をフィードバックした場合、つまり加算器４４にて入力波形データＸ(ｚ)と帰還雑音データ（−Ｈ(ｚ)Ｑ(ｚ)）とを加算合成した場合に、それにより得られる処理対象データｗ(ｔ)に上限値“＋１”又は下限値“−１”で制限される波形クリップが生じ得ることを検知する。本実施形態ではクリップ検知回路５０は、入力波形データｘ(ｔ)を入力され、ｘ(ｔ)の絶対値が所定の閾値ｘＴＨを超えた場合に波形クリップが生じ得ると判定する。閾値ｘＴＨは、範囲（−１〜＋１）で定義される入力波形データｘ(ｔ)又は処理対象データｗ(ｔ)の絶対値の上限値“＋１”に対して帰還雑音データ（−Ｈ(ｚ)Ｑ(ｚ)）の変動幅に応じた差を有する値に設定される。帰還雑音データ（−Ｈ(ｚ)Ｑ(ｚ)）の変動幅は、基本的に０近傍にピークを有する帰還雑音データ（−Ｈ(ｚ)Ｑ(ｚ)）の分布の形態に配慮して設定され、当該分布の拡がりを表す種々のパラメータのうちから選択することができる。例えば、分布の偏差や、最大振幅などが（１−ｘＴＨ）となるように閾値ｘＴＨが設定される。
【００２３】
クリップ検知回路５０は、波形クリップが生じないと判定した場合には、セレクタ５２がノイズシェーピングフィルタ４８からの帰還雑音データ（−Ｈ(ｚ)Ｑ(ｚ)）を出力するようにセレクタ５２を制御する。一方、波形クリップが生じると判定した場合には、セレクタ５２から値“０”が出力されるように制御する。
【００２４】
クリップ検知回路５０が波形クリップが生じないと判定した場合には、再量子化器４２の処理対象データＷ(ｚ)は次式で与えられる。
Ｗ(ｚ)＝Ｘ(ｚ)−Ｈ(ｚ)Ｑ(ｚ)  ………（３）
【００２５】
この場合、（２）式及び（３）式から、ΔΣ変調器４０の特性は、
Ｙ(ｚ)＝Ｘ(ｚ)＋（１−Ｈ(ｚ)）Ｑ(ｚ)    ………（４）
となる。すなわち、この場合のΔΣ変調器４０の特性は、（１）式の特性を有する上述の従来のΔΣ変調器２と同様となる。
【００２６】
一方、クリップ検知回路５０が波形クリップが生じ得ると判定した場合には、再量子化器４２の処理対象データＷ(ｚ)は次式で与えられる。
Ｗ(ｚ)＝Ｘ(ｚ)  ………（５）
【００２７】
この場合、（２）式及び（５）式から、ΔΣ変調器４０の基本特性は、
Ｙ(ｚ)＝Ｘ(ｚ)＋Ｑ(ｚ)    ………（６）
となる。すなわち、この場合には、ノイズシェーピングによる量子化雑音の振動が信号波形に重畳されない。
【００２８】
図３は、入力波形データｘ(ｔ)（図３（ａ））及び処理対象データｗ(ｔ)又は出力波形データｙ(ｔ)（図３（ｂ））を示す模式図であり、横軸が時間、縦軸がデータの値である。図３は、図７の場合と同様、入力波形は正弦波であり、その振幅が１より大きく波形クリップが生じる状態を示している。図３（ｂ）は、図６（ｂ）や図７（ｂ）と同様、ノイズシェーピング処理後の波形データを概念的に示すものであり、波形データのおよその分布範囲（ノイズシェーピング後の量子化雑音の振動幅）を示している。図３（ｂ）において当該分布範囲の上端及び下端は、ノイズシェーピングしない場合の出力（実線で示す波形６０）からそれぞれ（１−ｘＴＨ）離れて上下に位置する点線６２ｕ，６２ｄで表されている。クリップ検知回路５０は、入力波形データｘ(ｔ)と閾値ｘＴＨとに基づいて、ノイズシェーピング後のデータの分布範囲が波形クリップを生じる期間ＰＣＬ＋，ＰＣＬ−を検知する。そして、当該期間ＰＣＬ＋，ＰＣＬ−はセレクタ５２を制御してノイズシェーピングを停止させる。その結果、期間ＰＣＬ＋，ＰＣＬ−において、出力波形データｙ(ｔ)はノイズシェーピングによる量子化雑音の振動を有さない波形、すなわち波形６０となる。これにより、期間ＰＣＬ＋，ＰＣＬ−にて、データの分布のバイアスによる出力信号のパワーダウンが回避される。
【００２９】
なお、クリップ検知回路５０は、ｘＴＨ＜１に設定された閾値に基づいて入力波形データｘ(ｔ)からノイズシェーピング後の波形クリップの発生を推定するのではなく、入力波形データｘ(ｔ)に現に波形クリップが生じていることをｘＴＨ＝１に閾値を設定して検知するようにしてもよい。一方、ｘＴＨ＜１に設定すれば、波形６０がクリップする期間（図３において期間ＰＣ）の前後の期間ＰＢ，ＰＡにおいて、データの分布のバイアスによる出力信号のパワーダウンを回避できる。
【００３０】
ちなみに、期間ＰＢ，ＰＡはｘＴＨを低下することで拡大され得るが、波形６０から離れるほどノイズシェーピング後のデータの分布密度は低くなるので、ｘＴＨの低下量又は期間ＰＢ，ＰＡの増加量ほどには、パワーダウン抑制の効果は増加しなくなる。また、期間ＰＢ，ＰＡを含む期間ＰＣＬ＋，ＰＣＬ−では、ノイズシェーピングの効果は得られず、再量子化器４２の量子化雑音Ｑ(ｚ)がそのまま現れることになるので、ＳＮ比はノイズシェーピング中よりも低下する。よって、それらの観点を考慮して、閾値ｘＴＨ又は期間ＰＢ，ＰＡをどの程度とするかを選択することができる。
【００３１】
なお、波形クリップが生じない状態では、クリップ検知回路５０はノイズシェーピングフィルタ４８の出力を加算器４４へ通過させるようにセレクタ５２を制御する。この波形クリップが生じない範囲での入力波形データの変動に対する本実施形態の動作は図６を用いて説明した従来技術と同様であり、説明を省略する。
【００３２】
また、上述の実施形態では、ノイズシェーピングを停止させるためにセレクタ５２を用いているが、他の構成も可能である。例えば、ノイズシェーピングフィルタ４８から加算器４４へのデータの入力を単純に遮断したり、ノイズシェーピングフィルタ４８を停止させてもよい。
【００３３】
なお、上述の実施形態では、ΔΣ変調器４０をマルチビットΔΣ方式とし、その出力に基づいてＰＷＭ信号を生成する場合を説明したが、本発明は、ΔΣ変調器４０が１ビットΔΣ方式である場合や、ΔΣ変調器４０の出力に基づいてＰＤＭ信号を生成する場合にも適用可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態に係るΔΣ変調器を用いたデジタルオーディオ機器の概略のブロック図である。
【図２】本発明の実施形態におけるノイズシェーパを構成するΔΣ変調器の概略の構成を示すブロック図である。
【図３】本発明の実施形態において波形クリップ発生を検知した時の入力波形データｘ(ｔ)及び処理対象データｗ(ｔ)又は出力波形データｙ(ｔ)を示す模式図である。
【図４】従来のΔΣ変調器のブロック構成図である。
【図５】ノイズシェーピングフィルタを用いて生成される量子化雑音を合成された後の信号波形を示す模式図である。
【図６】波形クリップが生じない場合の入力波形データｘ(ｔ)及び出力波形データｙ(ｔ)を示す模式図である。
【図７】従来のΔΣ変調器において波形クリップが発生する状態での入力波形データｘ(ｔ)及び出力波形データｙ(ｔ)を示す模式図である。
【符号の説明】
【００３５】
２０  デジタルオーディオ機器、２２  デジタル記録媒体、２４  ＰＣＭ信号再生器、２６  オーバーサンプラ、２８  ノイズシェーパ、３０  ＰＷＭ変換器、３２  Ｄ級アンプ、３４  ＬＰＦ、３６  スピーカ、４０  ΔΣ変調器、４２  再量子化器、４４，４６  加算器、４８  ノイズシェーピングフィルタ、５０  クリップ検知回路、５２  セレクタ。
【図１】
2010109402.tif 000003
【図２】
2010109402.tif 000004
【図３】
2010109402.tif 000005
【図４】
2010109402.tif 000006
【図５】
2010109402.tif 000007
【図６】
2010109402.tif 000008
【図７】
2010109402.tif 000009