(57)【要約】【課題】GaN-HEMT on Si基板を利用して形成されるGaN系HEMTにおいて、多層(GaN/AlN)バッファ層及びSi基板中にキャリア蓄積層が存在しない。【解決手段】エピタキシャル成長層40の表面と支持基板44の一方の表面44aとを熱融解性接着剤42で接着する支持基板接着工程と、エピタキシャル成長層を残してSi基板10を除去するSi基板除去工程と、エピタキシャル成長層の表面40-1a(AlN核成長層12-1の表面)に接合基板46の一方の表面46aを接合する接合工程と、エピタキシャル成長層を接着している熱融解性接着剤を融解して支持基板を剥離する支持基板剥離工程を含んで構成されるHEMTの製造方法。【選択図】図８
2010232455.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板に、高電子移動度トランジスタのキャリア供給層及びキャリア走行層を含むエピタキシャル成長層を形成するエピタキシャル成長工程と、
前記エピタキシャル成長層に支持基板を接着する支持基板接着工程と、
前記エピタキシャル成長層を残して、前記シリコン基板を除去するシリコン基板除去工程と、
前記エピタキシャル成長層に接合基板を接合する接合工程と、
前記支持基板を剥離する支持基板剥離工程と
を含むことを特徴とする高電子移動度トランジスタの製造方法。
【請求項２】
前記接合工程は、前記シリコン基板除去工程後に露出した前記エピタキシャル成長層の表面と接合基板の表面とを、当該表面の原子を化学結合が形成しやすい活性な状態とする表面活性化処理によって接合する表面活性化常温接合法によって行われる工程であることを特徴とする請求項1に記載の高電子移動度トランジスタの製造方法。
【請求項３】
前記エピタキシャル成長工程は、
前記シリコン基板にAlN核成長層、AlGaN層バッファ層、GaN層とAlN層とが繰り返し積層された多層バッファ層、GaNキャリア走行層、AlGaNキャリア供給層及びGaNキャップ層を順次エピタキシャル成長して前記エピタキシャル成長層を形成する工程であることを特徴とする請求項1に記載の高電子移動度トランジスタの製造方法。
【請求項４】
シリコン基板にAlN核成長層、AlGaN層バッファ層、GaN層とAlN層とが繰り返し積層された多層バッファ層、GaNキャリア走行層、AlGaNキャリア供給層及びGaNキャップ層を順次エピタキシャル成長してエピタキシャル成長層を形成するエピタキシャル成長工程と、
前記エピタキシャル成長層に支持基板を接着する支持基板接着工程と、
前記エピタキシャル成長層を残して、前記シリコン基板を除去するシリコン基板除去工程と、
前記シリコン基板除去工程後に露出したAlN核成長層側からArイオン注入するArイオン注入工程と、
前記シリコン基板除去工程後に露出したAlN核成長層の表面と接合基板の表面とを接合する接合工程と、
前記支持基板を剥離する支持基板剥離工程と
を含むことを特徴とする高電子移動度トランジスタの製造方法。
【請求項５】
前記接合工程において、前記接合基板としてAlN焼結体基板を利用することを特徴とする請求項1〜4のいずれか一項に記載の高電子移動度トランジスタの製造方法。
【請求項６】
前記接合工程は、前記シリコン基板除去工程後に露出したAlN核成長層の表面と接合基板の表面とを、当該表面の原子を化学結合が形成しやすい活性な状態とする表面活性化処理によって接合する表面活性化常温接合法によって行われる工程であることを特徴とする請求項3又は4に記載の高電子移動度トランジスタの製造方法。
【請求項７】
キャリア供給層及びキャリア走行層を含むエピタキシャル成長層と、該エピタキシャル成長層に表面活性化常温接合された接合基板とを具えることを特徴とする高電子移動度トランジスタ。
【請求項８】
前記エピタキシャル成長層は、前記キャリア供給層がAlGaNキャリア供給層であり、前記キャリア走行層がGaNキャリア走行層であって、
AlN核成長層、AlGaN層バッファ層、GaN層とAlN層とが繰り返し積層された多層バッファ層、及び前記キャリア供給層上に積層され前記キャリア供給層を酸化から防ぎかつゲートリーク電流の低減及びゲート電圧の耐圧性を向上させる役割を果たすGaNキャップ層を更に含み、
前記接合基板は、AlN焼結体基板であることを特徴とする請求項7に記載の高電子移動度トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波数領域において大きな利得が得られる電界効果型トランジスタ（FET: Field effect transistor）、特に、窒化ガリウム系高電子移動度トランジスタ（HEMT: High Electron Mobility Transistor）及びその製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム系高電子移動度トランジスタ（以下、GaN系HEMTということもある。）等、FETの高周波数帯域における利得を大きくするため、ゲート長を短くし、ゲート・ソース容量Cgsを低減する対策がとられている。このとき、ゲート長を短くすることに起因するショート・チャンネル効果（short channel effect）によってドレインコンダクタンスgDが大きくなる（ドレインコンダクタンスgDが劣化するともいう。）ことを防止するため、ゲート長Lgと活性層厚aとの比Lg/aとして定義されるアスペクト比を大きくする工夫がなされている。更に、高周波利得特性に影響を及ぼすゲート・ドレイン容量Cgdの値を小さくするための様々な配慮がなされている。（例えば、非特許文献1参照）。
【０００３】
ここで、混乱の恐れがないので、ドレインコンダクタンスgDと記載されたgDは、コンダクタンスの識別標識及びこのコンダクタンスの値の何れの意味にも使用するものとする。また、以下において述べる相互コンダクタンスgm等も同様にgmを、識別標識及び値の何れの意味にも使用するものとする。
【０００４】
一方、GaN系HEMTは、サファイア基板、炭化シリコン(SiC)基板あるいはシリコン(Si)基板にヘテロエピタキシャル成長技術を用いて形成される。しかしながら、SiC基板はSi基板に比べて大面積の基板が得られにくいためHEMTの量産には不利な状況にある。
【０００５】
また、GaN基板も製造されているが、サファイア基板等からGaNエピタキシャル成長層を剥離させて製造される方法がとられているため非常に高価である。
【０００６】
これらの結晶基板の中で、GaN結晶と格子定数が最も大きくはなれた値を持つSi基板を用いてエピタキシャル成長を実現することが最も技術的に難しいが、様々な工夫がなされ、低コストでSi基板へのエピタキシャル成長GaN結晶層を形成することが可能となっている。
【０００７】
Si基板が用いられた、GaN系HEMTを製造するためのエピタキシャル成長層のヘテロ接合基板が形成された基板であって、直径が2〜6インチの大きさのものが入手可能である。ここで、エピタキシャル成長層とは、上層側からSi基板に向って順次、GaNキャップ層、AlGaNバリア層、AlNスペーサー層、Unintentionally doped-GaN(UID-GaN)キャリア走行層、多層(GaN/AlN)バッファ層、UID-AlGaNバッファ層、AlN核成長層が、エピタキシャル成長されて形成されたエピタキシャル成長層を指す。そして、Si基板にAlN核成長層が接合されて形成された基板がGaN系HEMTを製造するための基板として広く利用されている（例えば、非特許文献2参照）。
【０００８】
このようなSi基板にエピタキシャル成長層が形成されたヘテロ接合基板を、以下GaN-HEMT on Si基板ということもある。ここで、UID-GaNキャリア走行層等の"UID"とは、意図的なドーピングは行っていないが1017/cm-3程度の残留キャリアが存在していることを意味する。また、多層(GaN/AlN)バッファ層とは、GaN層とAlN層とが交互に複数周期にわたって積層された多層膜バッファ層をいう。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、GaN-HEMT on Si基板を用いて形成されるHEMTは、SiC基板にエピタキシャル成長層がヘテロ接合されて形成されるヘテロ接合基板（以下、GaN-HEMT on SiC基板ということもある。）を用いて形成されるHEMTと比較して、高周波数帯域における高い利得が得られにくいという問題がある。
【００１０】
ここで、SiC基板にヘテロ接合されて形成されるエピタキシャル成長層とは、SiC基板に向ってGaNキャップ層、AlGaNバリア層、AlNスペーサー層、UID-GaNチャンネル層、AlN核成長層が、エピタキシャル成長されて形成された積層状態のエピタキシャル成長層を指す。
【００１１】
ここで、発明が解決しようとする課題を明確にするために、上述のGaN-HEMT on Si基板及びGaN-HEMT on SiC基板の構成について説明する。
【００１２】
まず、図1(A)〜図1(C)を参照して、代表的なGaN-HEMT on Si基板の構成を説明する。図1(A)〜図1(C)は、GaN-HEMT on Si基板の概略的断面構造図であり、図1(A)はGaN-HEMT on Si基板の全体図、図1(B)はHEMTとして加工される際にキャリア供給層となる層及びキャップ層の部分の拡大図であり、図1(C)はSi基板に積層されるバッファ層の一部分の拡大図である。
【００１３】
図1(A)〜図1(C)に示すようにGaN-HEMT on Si基板は、抵抗率 1000 ohm-cm以上の高抵抗Si基板10に100 nm厚のAlN核成長層12-1及び40 nm厚のUID-AlGaN層12-2がバッファ層12として積層され、GaN層とAlN層との組を40組繰り返し積層された多層バッファ層14が形成されている。この多層バッファ層14を形成するGaN層及びAlN層の厚さはそれぞれ20 nm及び5 nmである。以下、高抵抗Si基板を単にSi基板ということもある。
【００１４】
多層バッファ層14に続いて順次、HEMTとして加工される際にキャリア走行層となる厚さが1μmのUID-GaN層16、スペーサー層である厚さが1 nmのAlN層20-1、キャリア供給層となる厚さが25 nmのUID-AlGaN層20-2及びキャップ層となる厚さが5 nmのGaN層20-3が積層されて形成されている。キャリア供給層となるUID-AlGaN層20-2のAlNとGaNとの混晶比率は0.25対0.75である。
【００１５】
図1(A)において、AlN層20-1、UID-AlGaN層20-2、及びGaN層20-3をエピタキシャル成長層20として一括して示し、エピタキシャル成長層20とUID-GaN層16とをHEMTエピタキシャル成長層40-2として一括して示してある。また、バッファ層12と多層バッファ層14とをバッファ層40-1と一括して示してある。そして、バッファ層40-1とHEMTエピタキシャル成長層40-2とをエピタキシャル成長層40と一括して示してある。
【００１６】
図1(A)に示す基板が使われてGaN系HEMTが形成され、このGaN系HEMTが動作する際には、キャリア走行層となるUID-GaN層16と、スペーサー層であるAlN層20-1を挟んで接合されるキャリア供給層となるUID-AlGaN層20-2との境界近傍のUID-GaN層16内に、2次元電子ガス層18が形成される。
【００１７】
次に、図2(A)〜図2(C)を参照して、代表的なGaN-HEMT on SiC基板の構成を説明する。図2(A)〜図2(C)は、GaN-HEMT on SiC基板の概略的断面構造図であり、図2(A)はGaN-HEMT on SiC基板の全体図、図2(B)はHEMTとして加工される際にキャリア供給層となる層及びキャップ層の部分の拡大図であり、図2(C)はSiC基板に積層されるバッファ層の一部分の拡大図である。
【００１８】
図2(A)〜図2(C)に示すようにGaN-HEMT on SiC基板は、高抵抗SiC基板30に100 nm厚のAlN核成長層32がバッファ層として積層されている。AlN核成長層32に続いて順次、HEMTのキャリア走行層となる厚さが2μmであるUID-GaN層34、キャリア供給層となる厚さが25 nmであるUID-AlGaN層38-1及びキャップ層となる厚さが5 nmであるGaN層38-2が積層されて形成されている。キャリア供給層となるUID-AlGaN層38-1のAlNとGaNとの混晶比率は0.23対0.77である。図2(A)では、UID-AlGaN層38-1とGaN層38-2とをエピタキシャル成長層38と一括して示してある。
【００１９】
図2(A)に示す基板が使われてGaN系HEMTが形成され、このGaN系HEMTが動作する際には、UID-GaN層34とUID-AlGaN層38-1との境界近傍のUID-GaN層34内に2次元電子ガス層36が形成される。
【００２０】
上述のGaN-HEMT on Si基板及びGaN-HEMT on SiC基板をそれぞれ用いて形成されたGaN-HEMTについて、図3(A)及び(B)を参照してそれらの入出力電力特性につき説明し、GaN-HEMT on Si基板を用いて形成されるHEMTの利得がGaN-HEMT on SiC基板を用いて形成されるHEMTの利得に比べて低いことを説明する。
【００２１】
図3(A)及び図3(B)はHEMTの利得についての説明に供する図であり、図3(A)はGaN-HEMT on Si基板を用いて形成されたGaN-HEMTについての入力電力に対する出力電力及び線形利得を示す図であり、図3(B)はGaN-HEMT on SiC基板を用いて形成されたGaN-HEMTについての入力電力に対する出力電力及び線形利得を示す図である。図3(A)及び(B)において、横軸は入力電力値をdBm単位で目盛って示してあり、縦軸は出力電力値PoをdBm単位で目盛って示してあり、及び線形利得GLをdB単位で目盛って示してある。
【００２２】
それぞれのHEMTにおいて、上述の出力電力値Po及び線形利得GLは、測定電圧値Vd＝50 V、測定周波数値f＝5 GHzとして求められたものである。また、図3(A)及び(B)において、出力電力値Poを白丸で示し、線形利得GLの値を黒丸で示してある。
【００２３】
図3(A)及び(B)に示すように、GaN-HEMT on Si基板及びGaN-HEMT on SiC基板を用いて形成されたGaN-HEMTの線形利得は、入力電力値が15 dBmまでは、それぞれほぼ9 dB及び15 dBである。すなわち、GaN-HEMT on SiC基板を用いて形成されたGaN-HEMTの方が、線形利得が約6 dB大きいことが分かる。図3(A)において、線形利得が約6 dB大きいと仮定すると、得られる出力電力値は、破線で示す水準となる。
【００２４】
GaN-HEMT on Si基板及びGaN-HEMT on SiC基板を用いて形成されたそれぞれのGaN-HEMTの電気的特性を示すパラメータである、ゲート・ソース容量Cgs、ゲート・ドレイン容量Cgd、相互コンダクタンスgm、及びドレインコンダクタンスgDを表1に対比して示す。
【００２５】
【表１】
2010232455.tif 000003
【００２６】
表1に示す値は、ゲート長Lgを0.5μm、ゲート幅Wgを100μmであるHEMTに対して、入力信号の周波数が5 GHzにおけるSパラメータから計算して求めた値である。表1に示すように、ドレインコンダクタンスgDの値を比較すると、GaN-HEMT on Si基板及びGaN-HEMT on SiC基板を用いて形成されたそれぞれのGaN-HEMTに対して、2.7 mS（ミリジーメンス）及び0.2 mSであることから、ドレインコンダクタンスgDの値に10倍以上の大きな差異があることが分かる。
【００２７】
HEMTの線形利得の大きさは、ドレインコンダクタンスgDの値に反比例する（例えば、非特許文献1、pp. 55の式（2.18）を参照）から、ドレインコンダクタンスgDの値を低減することが、高周波利得特性の向上に寄与し、HEMTの電気的特性を向上させることが分かる。
【課題を解決するための手段】
【００２８】
この発明の発明者は、GaN-HEMT on Si基板及びGaN-HEMT on SiC基板をそれぞれ用いて形成されたGaN系HEMTのドレインコンダクタンスgDに差異が生じた理由を鋭意検討した結果、GaN-HEMT on Si基板及びGaN-HEMT on SiC基板のキャリアプロファイルに起因していることを突き止めた。以下、図4(A)及び(B)、及び図5(A)及び(B)を参照して、上述のGaN-HEMT on Si基板及びGaN-HEMT on SiC基板のキャリアプロファイルを調べた結果について説明する。
【００２９】
図4(A)及び(B)は、図1に示したGaN-HEMT on Si基板のキャリア濃度Ndプロファイルの説明に供する図であり、図4(A)はGaN-HEMT on Si基板への印加電圧値Vdに対する静電容量の関係を示すC-V特性を示す図であり、図4(B)はGaN-HEMT on Si基板の表面層であるGaN層からSi基板に向う深さ方向に対するキャリア濃度Ndの値の関係を示すキャリアプロファイル曲線を示す図である。また、図5(A)及び(B)は、図2に示したGaN-HEMT on SiC基板のキャリア濃度Ndプロファイルの説明に供する図であり、図5(A)はGaN-HEMT on SiC基板への印加電圧値Vdに対する静電容量の関係を示すC-V特性を示す図であり、図5(B)はGaN-HEMT on SiC基板の表面層であるGaN層からSiC基板に向う深さ方向に対するキャリア濃度Ndの値の関係を示すキャリアプロファイル曲線を示す図である。
【００３０】
図4(A)及び図5(A)の横軸は印加電圧VdをV単位で目盛って示してあり、縦軸は静電容量の値CをF/cm2単位で目盛って示してある。また、図4(B)及び図5(B)の横軸はそれぞれ表面層であるGaN層からSi基板及びGaN層からSiC基板に向う深さ方向をnm単位で対数目盛を以って示してあり、縦軸はキャリア濃度Ndをcm-3単位で目盛って示してある。図4(B)及び図5(B)には、それぞれ図4(A)及び図5(A)に基づき周知の解析方法によって求められたキャリア濃度Ndが示されている。
【００３１】
図4(B)のPと示す位置には、図1(A)に示したGaN-HEMT on Si基板が使われてGaN系HEMTが形成され、このGaN系HEMTが動作する際に2次元電子ガス層18が形成される。また、図4(B)に示すように、GaN層から1519 nmの深さの位置(図中Qと示す位置)にキャリア蓄積層が存在することが見て取れる。このキャリア蓄積層は、多層(GaN/AlN)バッファ層に存在する。すなわち、このキャリア蓄積層は、図1(A)に示す多層バッファ層14の中で「14-L」と示されてある領域に存在するものと推定される。
【００３２】
一方、図5(B)に示すようにGaN-HEMT on SiC基板にあっては、上述のGaN-HEMT on Si基板の多層(GaN/AlN)バッファ層に存在したキャリア蓄積層、すなわち、図4(B)のQと示した位置に相当するキャリア蓄積層が存在しない。なお、図5(B)のPと示す位置には、図2(A)に示したGaN-HEMT on SiC基板が使われてGaN系HEMTが形成され、このGaN系HEMTが動作する際に2次元電子ガス層36が形成される。
【００３３】
また、Si基板にAlN核成長層を形成する際に付着したGaが、GaN-HEMT on Si基板とAlN核成長層との界面からSi結晶側に拡散されており、濃度が1018 cm-3であるp型層（キャリア蓄積層）がSi基板とAlN核成長層との界面近傍からSi基板側に局在して形成されるとの報告がある（例えば、非特許文献3及び4参照）。
【００３４】
そこで、Si(111)基板にAlN核成長層を、4通りの成長条件下で有機金属気相成長法（MOCVD: Metal Organic Chemical Vapor Deposition）によって形成し、二次イオン質量分析法（SIMS: Secondary Ion Mass Spectrometry）によってSi基板とAlN核成長層との界面近傍のGa濃度を分析した。
【００３５】
図6(A)及び(B)を参照して、SIMSによってSi(111)基板（以後、Si基板と表記する。）とAlN核成長層との界面近傍のGa濃度を分析した結果について説明する。図6(A)及び(B)は、Si基板50とAlN核成長層52との界面近傍のGa濃度を分析した結果についての説明に供する図である。図6(A)はAlN核成長層52側からSi基板50とAlN核成長層52の界面を挟んでSi基板に至るまでのGa濃度を示す図であり、図6(B)はSIMSによる分析に用いたSi基板50にAlN核成長層52を形成した試料の概略的断面を示す図である。
【００３６】
Si基板50表面へのAlN核成長52層の成長条件は、以下の成長条件(a)〜(d)の通りに設定してこれらの4通りの試料に対してSi基板50とAlN核成長層52との界面近傍のGa濃度をSIMSによって分析した。AlN核成長層52は30分かけて80 nmの厚みになるようにエピタキシャル成長した。AlN核成長層52の成長条件(a)は水素雰囲気中において1200℃でエピタキシャル成長する条件であり、成長条件(b)は水素雰囲気中において1000℃から1200℃に至るまで徐々に温度を上げつつエピタキシャル成長する条件であり、成長条件(c)は窒素雰囲気中で1100℃まで温度を上げた後水素雰囲気中において1100℃でエピタキシャル成長する条件であり、成長条件(d)は水素雰囲気中において1000℃でエピタキシャル成長する条件である。
【００３７】
図6(A)に示すように、何れの条件下でもSi基板50とAlN核成長層52の界面からSi基板中にGaが拡散されていることが分かる。図6(B)にGaが拡散されている拡散領域をGa拡散領域54と示してある。成長条件(d)でAlN核成長層52を形成した場合は、成長条件(a)〜(c)に比べ拡散濃度は低いが拡散されていることは認められる。
【００３８】
以上説明した様に、C-V測定法によって多層(GaN/AlN)バッファ層にキャリア蓄積層が存在することが確かめられ、SIMS分析法によって、Si基板とAlN核成長層の界面からSi基板中にGaが拡散されp型層が形成されていることが確かめられた。いずれにしてもGaN-HEMT on Si基板においては、HEMTの高周波利得特性を阻害する要因となるキャリア蓄積層が存在することが分かる。
【００３９】
C-V測定法によるキャリア濃度の測定においては、HEMTが形成された際の電子走行層よりもSi基板に近い非常に深い領域（バッファ層及びSi基板とAlN核成長層の界面近傍のSi基板側）にキャリア蓄積層が観測されており、そのため深さ方向の精度は悪く、キャリア蓄積層がバッファ層に存在するか、Si基板とAlN核成長層の界面近傍に存在するか明確でないが、GaN-HEMT on Si基板にキャリア蓄積層が存在することは確かである。
【００４０】
この発明の発明者は、上述のキャリア蓄積層がHEMTのドレインコンダクタンスgDの値に影響を及ぼしているものと推定した。この推定根拠について、図7(A)及び(B)を参照してFET等価回路モデル（例えば、非特許文献1の第2章48ページ〜64ページの記載を参照）を用いて説明する。図7(A)及び(B)は、FET等価回路モデルによってGaN-HEMT on Si基板中のキャリア層がHEMTのドレインコンダクタンスgDの値に与える影響についての説明に供する図である。図7(A)は、非特許文献1において図2.1として示されている図であり、半絶縁性GaAs基板に形成されたFETの概略的断面構造図に等価回路を重ねて示す図である。また、図7(B)は、非特許文献1において図2.2として示されている図である。図7(B)において、FETの等価回路を示す図であり破線で囲った領域はFETの真性領域を示す。
【００４１】
ここでは、図7(B)において半絶縁性GaAs基板をGaN-HEMT on Si基板の高抵抗Si基板から多層(GaN/AlN)バッファ層にいたるまでの構造と読み替えることによって、非特許文献1に記載されたFET等価回路モデルをそのまま援用できる。
【００４２】
HEMTのチャネル化に形成される上述のキャリア蓄積層は、等価的キャパシタンスC1及びC2を介してコンダクタンスとしての役割を果たしていると想定される。このコンダクタンスをgd2とする。このように考えると、図7(B)に示すように、等価回路においてFET真性領域内部にコンダクタンスgd2が接続されているとして表現することが可能であり、通常存在するFETのドレインコンダクタンスgDとコンダクタンスgd2が並列に接続されていることと等価になる。
【００４３】
そのため、Sパラメータから算出されるドレインコンダクタンスgDは、低抵抗である上述のFET真性領域内部に接続されていると見なせるコンダクタンスgd2に支配されることとなる。すなわち、キャリア蓄積層によって、ドレインコンダクタンスgDが大きくなる現象が引き起こされるものと理解される。
【００４４】
以上説明したように、GaN-HEMT on Si基板を利用して形成されるGaN系HEMTの高周波特性を向上させるためには、上述のキャリア蓄積層を除去することが効果的であることが分かる。
【００４５】
そこで、この発明の目的は、GaN-HEMT on Si基板を利用して形成されるGaN系HEMTにおいて、上述の多層(GaN/AlN)バッファ層あるいはSi基板とAlN核成長層の界面近傍のSi基板中にキャリア蓄積層が存在しないGaN系HEMT及びその製造方法を提供することにある。
【００４６】
上述の理念に基づく、この発明の要旨によれば、以下の構成のGaN系HEMTの製造方法及びこの方法で製造されたGaN系HEMTが提供される。
【００４７】
この発明の第1のHEMTの製造方法は、エピタキシャル成長工程と、支持基板接着工程と、Si基板除去工程と、接合工程と、支持基板剥離工程とを含んで構成される。エピタキシャル成長工程は、Si基板に、HEMTのキャリア供給層及びキャリア走行層を含むエピタキシャル成長層を形成する工程である。支持基板接着工程は、エピタキシャル成長層に支持基板を接着する工程である。Si基板除去工程は、エピタキシャル成長層を残して、Si基板を除去する工程である。接合工程は、エピタキシャル成長層に接合基板を接合する工程である。支持基板剥離工程は、支持基板を剥離する工程である。
【００４８】
エピタキシャル成長工程は、Si基板にAlN核成長層、AlGaN層バッファ層、GaN層とAlN層とが繰り返し積層された多層バッファ層、GaNキャリア走行層、AlGaNキャリア供給層及びGaNキャップ層を順次エピタキシャル成長してエピタキシャル成長層を形成する工程とするのが好適である。
【００４９】
この発明の第2のHEMTの製造方法は、上述の第1のHEMTの製造方法が含む工程に更に、Si基板除去工程後に露出したAlN核成長層側からArイオン注入するArイオン注入工程を、上述の第1のHEMTの製造方法のSi基板除去工程に続いて実施される構成とされている。この発明の第2のHEMTの製造方法は、Arイオン注入工程を含んでいる以外は、上述の第1のHEMTの製造方法と共通の工程を含んでいる。
【００５０】
上述のこの発明の第1及び2のHEMTの製造方法の接合工程において、接合基板としてAlN焼結体基板を利用するのが好適である。
【００５１】
また、接合工程を、Si基板除去工程後に露出したAlN核成長層の表面と接合基板の表面とを、当該表面の原子を化学結合が形成しやすい活性な状態とする表面活性化処理によって接合する表面活性化常温接合法によって行われる工程とするのが好適である。
【００５２】
上述のこの発明の第1及び2のHEMTの製造方法によれば、この発明のHEMTを製造することが可能である。
【００５３】
この発明のHEMTは、キャリア供給層及びキャリア走行層を含むエピタキシャル成長層と、このエピタキシャル成長層に表面活性化常温接合された接合基板とを具えて構成される。
【００５４】
上述のエピタキシャル成長層は、キャリア供給層がAlGaNキャリア供給層であり、キャリア走行層がGaNキャリア走行層であって、AlN核成長層、AlGaN層バッファ層、GaN層とAlN層とが繰り返し積層された多層バッファ層及びキャリア供給層上に積層され、キャリア供給層を酸化から防ぎかつゲートリーク電流の低減及びゲート電圧の耐圧性を向上させる役割を果たすGaNキャップ層を更に具えて構成するのが好適である。
【発明の効果】
【００５５】
この発明の第1のHEMTの製造方法によれば、Si基板除去工程によってエピタキシャル成長層が残されてSi基板が除去される。そして、このエピタキシャル成長層に表面活性化常温接合法によってエピタキシャル成長層よりも抵抗率の高い材料からなる接合基板が接合される。
【００５６】
従って、この発明の第1のHEMTの製造方法によって製造されるHEMTは、完成された段階においてSi基板を具えていない。すなわち、従来のSi基板が残された状態で形成されるHEMTのSi基板中に拡散されて存在するGaに起因するp型層（キャリア蓄積層）が、この発明の第1のHEMTの製造方法によって製造されるHEMTには存在しない。
【００５７】
このため、この発明の第1のHEMTの製造方法によって製造されるHEMTは、このHEMTのドレインコンダクタンスgDの値に影響を及ぼしているものと推定されるp型層（キャリア蓄積層）が存在しないので、高周波特性に優れるHEMTとなる。
【００５８】
また、この発明の第2のHEMTの製造方法によれば、Si基板除去工程後に露出したAlN核成長層側からArイオン注入するArイオン注入工程を含んでいるので、エピタキシャル成長層中、特に多層(GaN/AlN)バッファ層に存在するキャリア蓄積層を消滅させることが可能である。
【００５９】
このため、上述のこの発明の第1のHEMTの製造方法と同様に、第2のHEMTの製造方法によって製造されるHEMTは、このHEMTのドレインコンダクタンスgDの値に影響を及ぼしているものと推定されるエピタキシャル成長層中にキャリア蓄積層が存在しないので、高周波特性に優れるHEMTとなる。
【００６０】
更に、この発明の第1及び第2のHEMTの製造方法によれば、大面積の基板として入手することが困難であるSiC基板、あるいは高価なGaN基板を利用しないで済むので、GaN系HEMTを安価に製造できるという利点がある。
【図面の簡単な説明】
【００６１】
【図１】GaN-HEMT on Si基板の概略的断面構造図であり、(A)はGaN-HEMT on Si基板の全体図であり、(B)はHEMTとして加工される際にキャリア供給層となる層及びキャップ層の部分の拡大図であり、(C)はSi基板に積層されるバッファ層の一部分の拡大図である。
【図２】GaN-HEMT on SiC基板の概略的断面構造図であり、(A)はGaN-HEMT on SiC基板の全体図であり、(B)はHEMTとして加工される際にキャリア供給層となる層及びキャップ層の部分の拡大図であり、(C)はSiC基板に積層されるバッファ層の一部分の拡大図である。
【図３】HEMTの利得についての説明に供する図であり、(A)はGaN-HEMT on Si基板を用いて形成されたGaN-HEMTについての入力電力に対する出力電力及び電力付加効率を示す図であり、(B)はGaN-HEMT on SiC基板を用いて形成されたGaN-HEMTについての入力電力に対する出力電力及び電力付加効率を示す図である。
【図４】図1に示したGaN-HEMT on Si基板のキャリア濃度Ndプロファイルの説明に供する図であり、(A)はC-V特性を示す図であり、(B)はキャリアプロファイル曲線を示す図である。
【図５】図2に示したGaN-HEMT on SiC基板のキャリア濃度Ndプロファイルの説明に供する図であり、(A)はC-V特性を示す図であり、(B)はキャリアプロファイル曲線を示す図である。
【図６】Si基板とAlN核成長層との界面近傍のGa濃度を分析した結果についての説明に供する図であり、(A)はAlN核成長層側からSi基板とAlN核成長層の界面を挟んでSi基板に至るまでのGa濃度を示す図であり、(B)はSIMSによる分析に用いたSi基板にAlN核成長層を形成した試料の概略的断面を示す図である。
【図７】FET等価回路モデルによってGaN-HEMT on Si基板中のキャリア層がHEMTのドレインコンダクタンスgDの値に与える影響についての説明に供する図であり、(A)は半絶縁性GaAs基板に形成されたFETの概略的断面構造図に等価回路を重ねて示す図であり、(B)はFETの等価回路を示す図である。
【図８】この発明の実施形態の第1のHEMTの製造方法の説明に供する図である。(A)は支持基板接着工程の説明に供する図であり、(B)はエピタキシャル成長層を残してSi基板を除去するSi基板除去工程の説明に供する図であり、(C)はエピタキシャル成長層に接合基板を接合する接合工程の説明に供する図であり、(D)はエピタキシャル成長層を接着している熱融解性接着剤を融解して支持基板を剥離する支持基板剥離工程の説明に供する図である。
【図９】この発明の実施形態の第2のHEMTの製造方法の説明に供する図であり、(B)はエピタキシャル成長層を残してSi基板を除去するSi基板除去工程及びArイオン注入工程の説明に供する図である。
【発明を実施するための形態】
【００６２】
以下、図8及び図9を参照して、この発明の実施形態につき説明する。なお、図8及び図9は、この発明に係る一構成例を図示するものであり、この発明が理解できる程度に各エピタキシャル成長層等を概略的に示しているに過ぎず、この発明を図示例に限定するものではない。また、以下の説明において、特定の条件等を用いることがあるが、これらの条件等は好適例の一つに過ぎず、従って何らこれらに限定されない。また、図8及び図9において同様の構成要素については、同一の番号を付して示し、その重複する説明を省略することもある。
【００６３】
＜この発明の実施形態の第1のHEMTの製造方法＞
図8(A)〜図8(D)を参照して、GaN-HEMT on Si基板を利用するこの発明の実施形態の第1のHEMTの製造方法について説明する。図8(A)〜図8(D)は、この発明の実施形態の第1のHEMTの製造方法の説明に供する図である。
【００６４】
図8(A)は、GaN-HEMT on Si基板に、図1を参照して説明したエピタキシャル成長層40が形成されている基板のエピタキシャル成長層40の表面40-2aと支持基板44の一方の表面44aとを、ワックス等の熱融解性接着剤42で接着する支持基板接着工程の説明に供する図である。バッファ層40-1とHEMTエピタキシャル成長層40-2とを具えてなるエピタキシャル成長層40を形成するエピタキシャル成長工程は、MOCVD法等の従来周知の方法で実施できるので、ここでは詳細な説明を省略する。
【００６５】
エピタキシャル成長層40は、図1(A)〜図1(C)を参照して説明したように、バッファ層40-1とHEMTエピタキシャル成長層40-2とからなるエピタキシャル成長層である。バッファ層40-1は、バッファ層12と多層バッファ層14とからなっており、HEMTエピタキシャル成長層40-2は、エピタキシャル成長層20とUID-GaN層16とからなっている。また、エピタキシャル成長層20は、AlN層20-1、UID-AlGaN層20-2、及びGaN層20-3からなっている。バッファ層40-1とHEMTエピタキシャル成長層40-2とのそれぞれの詳細な構成は、図1(A)〜図1(C)を参照されたい。
【００６６】
エピタキシャル成長層40の表面40-2aとは上述のGaN層20-3の表面を指す。すなわち、支持基板接着工程は、上述のGaN層20-3の表面と支持基板44の一方の表面44aとを熱融解性接着剤42で接着する工程である。
【００６７】
支持基板44は、以下に説明するSi基板が除去された後にエピタキシャル成長層40を支える役割を果たす。エピタキシャル成長層40は、バッファ層40-1及びHEMTエピタキシャル成長層40-2を全て合せても数μmのごく薄い層であるから、この支持基板44により機械的な強度を補強することによって、エピタキシャル成長層40に電極等を形成するための工程においてエピタキシャル成長層40が機械的に破損されることを防ぐことができる。
【００６８】
図8(B)は、エピタキシャル成長層40を残してSi基板10を除去するSi基板除去工程の説明に供する図である。
【００６９】
Si基板10は、反応性イオンエッチング(RIE: Reactive Ion Etching)等の周知の手法でエッチングして除去することが可能である。ここで、RIEとは、反応室内でエッチングガス（SF6系ガス等）に電磁波などを与えプラズマ化し、同時に試料を置く陰極に高周波電圧を印加することによって試料をエッチングする手法である。すなわち、高周波電圧が印加されると、プラズマ中のイオン種やラジカル種が試料方向に加速されて衝突し、イオンによるスパッタリングと、エッチングガスの化学反応が同時に起こることによって試料がエッチングされるという原理が用いられたドライエッチング法である。
【００７０】
なお、Si基板除去工程においては、Si基板10を予め10〜50μmの厚みになるまで研磨処理して薄くしておき、エッチング処理するのが効率的である。
【００７１】
Si基板除去工程においてRIEによる処理をするに当たって、エピタキシャル成長層40にエッチングのダメージ(プラズマ中のイオン種やラジカル種が試料方向に加速されて衝突することによって受けるダメージ)の影響を小さくするため、高周波パワーを100 W以下にするのがよい。
【００７２】
SF6系ガスによるRIEによれば、Si基板10と、エピタキシャル成長層40を構成するSi基板10と接合されているAlN層（図1に示したAlN核成長層12-1）とのエッチングレートが大きく異なり、AlN核成長層12-1はほとんどエッチングされない。そのため、Si基板がRIEによって除去されるとAlN核成長層12-1表面でエッチングが停止する。この性質のために、SF6系ガスによるRIEによれば、Si基板10を完全に除去しかつAlN核成長層12-1をエッチングしないで残すことが可能である。
【００７３】
図8(C)は、エピタキシャル成長層40の表面40-1aに、接合基板46の一方の表面46aを接合する接合工程の説明に供する図である。この接合工程には、エピタキシャル成長層40の表面40-1aと接合基板の表面46aとを、表面40-1aと接合基板の表面46aとを化学結合が形成しやすい活性な状態とする表面活性化処理によって接合する表面活性化常温接合法によって行われる工程である。
【００７４】
ここで、エピタキシャル成長層40の表面40-1aとは、上述のAlN核成長層12-1の表面を指す。従って、接合工程において、表面40-1aと接合基板の表面46aとを表面活性化常温接合とは、AlN核成長層12-1の表面と接合基板の表面46aとを表面活性化常温接合することを指す。
【００７５】
表面活性化常温接合法とは、高速原子ビームや高周波プラズマを接合する両方の表面に照射して接合表面を清浄化・活性化し、常温で両表面を接触させることによって両表面同士を接合する技術である（例えば、非特許文献5参照）。
【００７６】
表面活性化常温接合を行うに当たっては、まず接合する両方の表面を洗浄するが、大気中では表面が酸素による酸化膜や吸着した水及び有機物の分子等により、洗浄後ほぼ瞬時に覆われてしまう。このように酸化膜等によって覆われた表面同士を接触させて接合を図っても十分な結合力は生み出せない。そのため、接合する両方の表面を真空中で洗浄し、表面が酸化膜等によって覆われない状態で両方の表面同士を接触させて接合する。
【００７７】
ここでは、接合基板46としてAlN焼結体基板を利用した。接合する表面40-1a(AlN核成長層12-1の表面)、及び接合基板46であるAlN焼結体基板の表面46aの洗浄を、10-5Pa(パスカル)の真空中でArイオンクリーニング法によって実行した。Arイオンクリーニングの後、表面40-1a(AlN核成長層12-1の表面)とAlN焼結体基板の表面46aとを接触させることによって、両表面を接合した。
【００７８】
図8(D)は、エピタキシャル成長層40を接着している熱融解性接着剤42を融解して支持基板44を剥離する支持基板剥離工程の説明に供する図である。支持基板剥離工程によって支持基板44が剥離されると、AlN焼結体基板の一方の表面46aにエピタキシャル成長層40が接合されている状態であって、エピタキシャル成長層40を構成する表面40-2a(GaN層20-3の表面)が露出した状態となる。すなわち、支持基板剥離工程が終了した時点で、図1(A)〜図1(C)を参照して説明した、GaN-HEMT on Si基板と同様のGaN系HEMTを製造するための基板が形成される。ただし、GaN-HEMT on Si基板のSi基板に相当する基板が接合基板46であるAlN焼結体基板となっている。
【００７９】
すなわち、支持基板剥離工程が終了した時点で、Si基板に相当する基板がAlN焼結体基板となっているので、図6(B)に示した、GaN-HEMT on Si基板におけるSi基板50とAlN核成長層52との界面のSi基板50の側に形成されたGa拡散領域54が存在しない基板となっている。従って、Ga原子に起因するキャリア蓄積層が存在せず、高周波数領域において大きな利得が得られるHEMTを形成することが可能である。
【００８０】
更に、高抵抗Si基板の熱伝導率は1.5 W/(cm K)であり、抵抗率は104 Ωmmであるのに対して、AlN焼結体基板の熱伝導率は2.5 W/(cm K)であり、抵抗率は109Ωmmである。すなわち、高抵抗Si基板に対してAlN焼結体基板の熱伝導率は1.7倍、低効率は105倍である。従って、この発明の実施形態の第1のHEMTの製造方法によれば、高周波特性に優れかつ放熱効果にも優れるHEMTを形成することが可能である。
【００８１】
＜この発明の実施形態の第2のHEMTの製造方法＞
図9(A)〜図9(D)を参照して、GaN-HEMT on Si基板を利用するこの発明の実施形態の第2のHEMTの製造方法について説明する。図9(A)〜図9(D)は、この発明の実施形態の第2のHEMTの製造方法の説明に供する図である。
【００８２】
この発明の実施形態の第2のHEMTの製造方法が、上述の第1のHEMTの製造方法と相違するのは、シリコン基板除去工程後に露出したAlN核成長層側からArイオン注入するArイオン注入工程が実行されることにある。このArイオン注入工程を含んでいる以外は、上述の第1のHEMTの製造方法と共通の工程を含んで構成されるので、Arイオン注入工程以外の共通の工程の説明は省略する。
【００８３】
図9(B)は、エピタキシャル成長層を残してSi基板を除去するSi基板除去工程及びArイオン注入工程の説明に供する図である。
【００８４】
AlN核成長層側とは、図9(B)に示すようにバッファ層40-1の側を指し、Arイオン注入は、バッファ層40-1を構成する多層バッファ層14中（図1(A)に「14-L」と示す位置）に存在するキャリア蓄積層を消滅させる効果がある。
【００８５】
バッファ層40-1を構成する多層バッファ層14中に存在するキャリア蓄積層を除去する目的からは、Cl2系ガスを用いてAlN核成長層12-1、UID-AlGaN層12-2及び多層バッファ層14を除去する措置を取ればよい。しかしながら、キャリア供給層20-2及びキャリア走行層16にまでドライエッチング面が近づくので、このドライエッチングの影響によって、HEMTとして動作する際に重要な働きをするこれらキャリア供給層20-2及びキャリア走行層16にプラズマ粒子の衝突ダメージあるいはイオン粒子の衝突ダメージの影響が及ぶ可能性がある。
【００８６】
キャリア供給層20-2及びキャリア走行層16にこのようなダメージの影響が及ばないようにするために、バッファ層40-1を構成するAlN核成長層12-1の側からArイオン注入することによって、多層バッファ層14中に存在するキャリア蓄積層を消滅させる手法をとるのが好適である。
【００８７】
図1(A)〜図1(C)に示すように、UID-GaN層16と多層バッファ層14はそれぞれ1μm程度の膜厚であり、既に説明したように、キャップ層であるGaN層20-3から1519 nmの深さの位置(図中Qと示す位置)にキャリア蓄積層が存在するから、キャリア蓄積層はAlN核成長層12-1の表面40-1aから500 nm〜600 nmの範囲に存在することになる。
【００８８】
従って、バッファ層40-1を構成するAlN核成長層12-1の側から行うArイオン注入工程では、400 keV(キロエレクトロンボルト)程度のエネルギーのAr+イオンを注入すればよい。Arイオン注入工程において、Ar++イオンを用いることが可能である場合は、200 keV程度のエネルギーのAr++イオンを注入すればよい。
【００８９】
すなわち、Arイオン注入工程が終了した時点で、多層バッファ層14中に存在するキャリア蓄積層が消滅している。従って、多層バッファ層14中にキャリア蓄積層が存在せず、高周波数領域において大きな利得が得られるHEMTを形成することが可能である。
【００９０】
＜この発明の実施形態のHEMTの構成＞
上述したこの発明の実施形態の第1及び第2のHEMTの製造方法によれば、以下のとおりのこの発明のHEMTが製造される。
【００９１】
すなわち、この発明のHEMTは、図1(A)〜図1(C)を参照して説明したように、キャリア供給層であるUID-AlGaN層20-2及びキャリア走行層であるUID-GaN層16を含むエピタキシャル成長層40と、このエピタキシャル成長層40に表面活性化常温接合された接合基板46（図8及び図9を参照）とを具えるHEMTである。
【００９２】
エピタキシャル成長層40は、キャリア供給層であるUID-AlGaN層20-2及びキャリア走行層であるUID-GaN層16に加えて、AlN核成長層12-1、AlGaN層12-2、GaN層とAlN層とが繰り返し積層された多層バッファ層14、及びキャリア供給層であるUID-AlGaN層20-2上に積層され、このキャリア供給層を酸化から防ぎかつゲートリーク電流の低減及びゲート電圧の耐圧性を向上させる役割を果たすGaNキャップ層であるGaN層20-3を更に含んで構成されている。また、接合基板46にはAlN焼結体基が使われる。
【先行技術文献】
【非特許文献】
【００９３】
【非特許文献１】福田益美、平地康剛  共著「GaAs電界効果トランジスタの基礎」第2章  pp.48-64  社団法人電子情報通信学会、
【非特許文献２】Katsuaki Kaifu, et al., "AlGaN/GaN HEMTs with Recessed Ohmic Electrodes on Si Substrates", The Electrochemical Society, State-of-the-Art Program on Compound Semiconductors and Nitride and Wide Bandgap Semiconductors for Sensors, Photonics, and Electronics VI Vol. 1, No. 2 pp. 259-265 (2005)
【非特許文献３】Pradeep Rajagopal, et al., "MOCVD AlGaN/GaN HFETs on Si: Challenges and Issues", Material Research Society Symposium Proceedings, 798, 61-66
【非特許文献４】戸田、他、「MOCVD法によるSi基板上へのGaN-HEMT成長  Si基板表面へのGa拡散抑制」第55回応用物理学関係連合講演会予稿集28ｐ-P9-17
【非特許文献５】須賀唯知、他、「研究課題［常温接合によるマイクロシステムインテグレーション］  次世代高密度実装のための表面活性化による低温接合」、［平成21年3月10日検索］インターネット＜URL:http://masu-www.pi.titech.ac.jp/~global/pub/2003_0301_0302_yokou_web/suga.pdf＞
【符号の説明】
【００９４】
10、50：高抵抗Si基板
12、40-1：バッファ層
12-1、32、52：AlN核成長層
12-2：UID-AlGaN層
14：多層バッファ層
16、34：UID-GaN層(キャリア走行層)
18、36：2次元電子ガス層
20、38、40：エピタキシャル成長層
20-1：AlN層（スペーサー層）
20-2、38-1：UID-AlGaN層(キャリア供給層)
20-3、38-2：GaN層（キャップ層）
30：半絶縁性SiC基板
40-2：HEMTエピタキシャル成長層
42：熱融解性接着剤
44：支持基板
46：接合基板
54：Ga拡散領域
【図１】
2010232455.tif 000004
【図２】
2010232455.tif 000005
【図３】
2010232455.tif 000006
【図４】
2010232455.tif 000007
【図５】
2010232455.tif 000008
【図６】
2010232455.tif 000009
【図７】
2010232455.tif 000010
【図８】
2010232455.tif 000011
【図９】
2010232455.tif 000012