(57)【要約】【課題】画素の開口率の低下を抑えつつ、補助容量電極と層間絶縁膜との間にカバレッジ不良を生じさせないことにより、表示品位の低下を抑えることのできる液晶表示装置を実現する。【解決手段】本発明のアクティブマトリクス基板１００は、マトリクス状に配された複数の画素電極１１３と、各画素電極１１３に対向する位置に層間絶縁膜１１２を介して形成された補助容量電極１１４とによって、それぞれの画素領域に補助容量を作成するアクティブマトリクス基板であって、上記補助容量電極１１４は、上記層間絶縁膜１１２と接触する面に凹部が無く、且つ、該層間絶縁膜１１２に向かって突起した突起部が形成されている。【選択図】図１
2010002769.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配された画素電極と、該画素電極に対向する位置に層間絶縁膜を介して形成された補助容量電極との重なり部分に補助容量を生成するアクティブマトリクス基板であって、
上記補助容量電極は、上記層間絶縁膜と接触する面に凹部が無く、且つ、該層間絶縁膜に向かって突起した突起部が形成されていることを特徴とするアクティブマトリクス基板。
【請求項２】
上記補助容量電極は、三角柱状に形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項３】
上記補助容量電極は、半円柱状に形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項４】
上記補助容量電極は、ゲート配線と並行に配された共通配線として形成されていることを特徴とする請求項１〜３の何れか１項に記載のアクティブマトリクス基板。
【請求項５】
上記補助容量電極は、ゲート配線として形成されていることを特徴とする請求項１〜３の何れか１項に記載のアクティブマトリクス基板。
【請求項６】
マトリクス状に配された画素電極と、該画素電極に対向する位置に層間絶縁膜を介して形成された補助容量電極との重なり部分に補助容量を生成するアクティブマトリクス基板の製造方法であって、
絶縁基板上に、上記補助容量電極となる金属膜を成膜する工程と、
上記金属膜上に、所定の膜厚でレジストを塗布する工程と、
上記レジストを所定の露光・現像条件により露光・現像することで、上記補助容量電極となる領域に対応する所定形状のレジストを残す工程と、
上記レジストをマスクとしてエッチング処理を行い、金属膜を補助容量電極の形状に加工する工程とを含んでいることを特徴とするアクティブマトリクス基板の製造方法。
【請求項７】
マトリクス状に配された画素電極と、該画素電極に対向する位置に層間絶縁膜を介して形成された補助容量電極との重なり部分に補助容量を生成するアクティブマトリクス基板の製造方法であって、
絶縁基板上に、上記補助容量電極の幅よりも小さい電極部材を形成する工程と、
上記絶縁基板上に、上記電極部材を覆うように上記補助容量電極となる金属膜を成膜する工程と、
上記金属膜上に、所定の膜厚でレジストを塗布する工程と、
上記レジストを露光・現像することで、上記補助容量電極となる領域に対応するレジストを残す工程と、
上記レジストをマスクとしてエッチング処理を行い、金属膜を補助容量電極の形状に加工する工程とを含んでいることを特徴とするアクティブマトリクス基板の製造方法。
【請求項８】
請求項１〜５の何れか１項に記載アクティブマトリクス基板と、該アクティブマトリクス基板に対向する対向電極を有する対向基板との間に液晶層が設けられた液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、補助容量電極を有するアクティブマトリクス基板及びその製造方法、並びに液晶表示パネルに関するものである。
【背景技術】
【０００２】
従来から、液晶表示装置では、印加電圧がオフされた状態でも電荷を保持するための補助容量を得るように、画素電極と対向する位置に層間絶縁膜を介して補助容量電極が形成されている。通常、液晶表示装置では、画素電極及び補助容量電極が形成された基板としてアクティブマトリクス基板を有している。
【０００３】
図６（ａ）は、アクティブマトリクス基板の平面図であり、図６（ｂ）は、同図（ａ）に示すＣＣ線矢視断面図である。
【０００４】
上記アクティブマトリクス基板は、図６（ａ）に示すように、マトリクス状に配されたゲート線１１１６とソース線１１１７との交差部にスイッチング素子としてのＴＦＴ部１１１８が形成され、このＴＦＴ部１１１８に画素電極１１１３が形成された構造となっている。
【０００５】
上記画素電極１１１３の下方には、図６（ｂ）に示すように、透明基板１１０１上に絶縁膜１１１１、層間絶縁膜１１１２が順に積層されており、上記絶縁膜１１１１上に共通配線を構成する補助容量電極１１１４が形成されている。上記画素電極１１１３と上記補助容量電極１１１４との重なり部分１１１５に補助容量が生成される。
【０００６】
ところで、上記補助容量電極１１１４は、画素電極１１１３に重なるように形成されているので、該補助容量電極１１１４の画素電極１１１３側から投影したときの投影面積が大きくなれば、画素の開口率の低下を齎すという問題が生じる。
【０００７】
そこで、画素の開口率を低下させないようにするために、補助容量電極１１１４の投影面積をできるだけ小さくしている。例えば、補助容量電極１１１４をできるだけ細く、小さく形成することが考えられるが、この場合には、補助容量電極１１１４によって、電荷を保持できるだけの十分な補助容量を得ることができないという問題が生じる。
【０００８】
そこで、特許文献１には、図７に示すように、補助容量用金属電極２０１１の表面を凹凸形状にすることによって、該補助容量用金属電極２０１１の表面積を大きくする技術が開示されている。
【０００９】
特許文献１に開示された技術によれば、同じ補助容量を得る場合には、背面ガラス基板２００２への補助容量用金属電極２０１１の投影面積である画素電極２０１０との重なり２０１３の面積を小さくすることができるので、画素の開口率を向上させることができる。同様の技術が、特許文献２，３にも開示されている。
【００１０】
以上のことから、特許文献１〜３は、何れも、補助容量電極の表面を凹凸形状にすることで、該補助容量電極の表面積を大きくして、補助容量電極の画素電極側から投影したときの投影面積を従来と同じにしつつ電荷を保持できるだけの十分な補助容量を得ることを可能としている。
【特許文献１】実開平５−４１３８（１９９３年１月２２日公開）
【特許文献２】特開２００１−３３７３４８（２００１年１２月７日公開）
【特許文献３】実開平７−１０７２８（１９９５年２月１４日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１では、図７に示すように、補助容量用金属電極２０１１の絶縁膜２０１２に接触する面が凹凸形状になっているので、絶縁膜２０１２を補助容量用金属電極２０１１上に堆積させるとき、該補助容量用金属電極２０１１の凹部に絶縁膜２０１２が堆積されずにカバレッジ不良が生じる可能性がある。特許文献２，３においても同様の問題が生じる。
【００１２】
このように、補助容量用金属電極２０１１と絶縁膜２０１２との間にカバレッジ不良が生じると、電荷を十分に保持できるだけの補助容量を確保することができなくなる。
【００１３】
従って、カバレッジ不良が生じているアクティブマトリクス基板を用いた液晶表示装置では、液晶の配向制御を適切に行うことが難しくなるので、表示品位の低下を招くという問題が生じる。
【００１４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、画素の開口率の低下を抑えつつ、補助容量電極と層間絶縁膜との間にカバレッジ不良を生じさせないことにより、表示品位の低下を抑えることのできる液晶表示パネルを実現するためのアクティブマトリクス基板を提供することにある。
【課題を解決するための手段】
【００１５】
本発明に係るアクティブマトリクス基板は、上記課題を解決するために、マトリクス状に配された画素電極と、該画素電極に対向する位置に層間絶縁膜を介して形成された補助容量電極との重なり部分に補助容量を生成するアクティブマトリクス基板であって、上記補助容量電極は、上記層間絶縁膜と接触する面に凹部が無く、且つ、該層間絶縁膜に向かって突起した突起部が形成されていることを特徴としている。
【００１６】
上記の構成によれば、補助容量電極は、層間絶縁膜と接触する面に凹部が無いので、該補助容量電極に層間絶縁膜を堆積した場合のカバレッジ不良を大幅に低減することができる。しかも、補助容量電極は、層間絶縁膜に向かって突起した突起部が形成されているので、該補助容量電極の層間絶縁膜と接触している部分の面積、すなわち補助容量電極の表面積を大きくすることができる。
【００１７】
従って、従来の構造と同じ容量の補助容量を得る場合に、画素電極側から補助容量を投影した場合の投影面積を従来よりも小さくすることができるので、画素部における開口率を増加させることができる。
【００１８】
また、上記補助容量電極は、三角柱状に形成されていてもよい。
【００１９】
さらに、上記補助容量電極は、半円柱状に形成されていてもよい。
【００２０】
また、上記補助容量電極は、共通配線またはゲート配線として形成されるのが好ましい。
【００２１】
特に、補助容量電極が、ゲート配線として形成されている場合には、ゲート配線の断面積が増加し、これにより配線抵抗を低減できるので、消費電力を低減させることができる。
【００２２】
上記構成のアクティブマトリクス基板を液晶表示パネルのアクティブマトリクス基板として用いてもよい。
【００２３】
この場合には、消費電力が少なく、画素の開口率の低下を抑制しつつ、表示品位の低下を抑えることのできる液晶表示パネルを実現することができる。
【発明の効果】
【００２４】
本発明に係るアクティブマトリクス基板は、以上のように、マトリクス状に配された画素電極と、該画素電極に対向する位置に層間絶縁膜を介して形成された補助容量電極との重なり部分に補助容量を生成するアクティブマトリクス基板であって、上記補助容量電極は、上記層間絶縁膜と接触する面に凹部が無く、且つ、該層間絶縁膜に向かって突起した突起部が形成されていることで、補助容量電極に層間絶縁膜を堆積した場合のカバレッジ不良を大幅に低減することができると共に、補助容量電極の表面積を大きくすることができるので、消費電力が少なく、画素の開口率の低下を抑制しつつ、表示品位の低下を抑えることのできる液晶表示パネルを実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２５】
本発明の一実施形態について説明すれば以下の通りである。
【００２６】
図１（ａ）は、本実施形態に係るアクティブマトリクス基板の平面図であり、図１（ｂ）は、同図（ａ）に示すＡＡ線矢視断面図である。
【００２７】
図２は、図１（ａ）（ｂ）に示すアクティブマトリクス基板を備えた液晶表示パネルの概略断面図である。
【００２８】
上記液晶表示パネルは、図２に示すように、アクティブマトリクス基板１００と、対向基板２００との間に液晶層３００が挟持された構造となっている。
【００２９】
また、上記液晶表示パネルは、上記アクティブマトリクス基板１００の背面側に設けられたバックライトユニット４００からの照射光を透過して表示する透過型の液晶表示パネルである。
【００３０】
上記アクティブマトリクス基板１００は、透明ガラス板からなる基板１０１上に、該基板１０１の液晶層３００側にＴＦＴ部１０２が形成されている。このＴＦＴ部１０２の詳細については後述する。
【００３１】
上記対向基板２００は、透明ガラス板からなる基板２０１上に、該基板２０１の液晶層３００側に対向電極２０２が形成されている。
【００３２】
上記液晶層３００は、例えば垂直配向型の液晶であり、上記アクティブマトリクス基板１００のＴＦＴ部１０２と、上記対向基板２００の対向電極２０２との間で電圧印加のオン・オフにより、液晶の配向制御が行われる。
【００３３】
上記構成の液晶表示パネルにおいて、バックライトユニット４００からの照射光を効率よく透過させるには、各画素部における開口率を高める必要がある。本実施形態では、アクティブマトリクス基板１００の構造を工夫することで、画素部の開口率を高めるようにしている。
【００３４】
上記アクティブマトリクス基板１００は、図１（ａ）に示すように、マトリクス状に配されたゲート線１１６とソース線１１７との交差部にスイッチング素子としてのＴＦＴ部１１８が形成され、このＴＦＴ部１１８に画素電極１１３が形成されている。
【００３５】
上記画素電極１１３の下方には、図１（ｂ）に示すように、基板１０１上に絶縁膜１１１、層間絶縁膜１１２が順に積層されており、上記絶縁膜１１１上に共通配線を構成する補助容量電極１１４が形成されている。上記画素電極１１３と上記補助容量電極１１４との重なり部分１１５に補助容量が作成される。
【００３６】
ここで、上記補助容量電極１１４は、共通配線として形成されている。そして、上記補助容量電極１１４は、図１（ｂ）に示すように、断面形状が略三角形状に形成されている。
【００３７】
断面形状が略三角形状の補助容量電極１１４は、層間絶縁膜１１２と接触する面に凹部が無いので、該補助容量電極１１４に層間絶縁膜１１２を堆積した場合のカバレッジ不良を大幅に低減することができる。しかも、補助容量電極１１４は、層間絶縁膜１１２に向かって突起した形状となっているので、該補助容量電極１１４の層間絶縁膜１１２と接触している部分の面積、すなわち補助容量電極１１４の表面積を大きくすることができる。
【００３８】
通常、補助容量はその補助容量電極１１４の表面積に比例して増大する。よって、上記構成の補助容量電極１１４を凸な形状にすることにより、平面状に形成した従来の電極よりも電極表面積が大きくなる。従って、限られた開口において補助容量の表面積を見かけ上大きく出来るので、開口率を下げることなく大きな容量の補助容量を設置することが出来、それによりバックライトの利用効率の向上にも繋がる。
【００３９】
従って、本実施形態のように、上記補助容量電極１１４が、層間絶縁膜１１２と接触する面に凹部が無く、且つ、該層間絶縁膜１１２に向かって突起した突起部が形成されていることにより、画素の開口率の向上と補助容量の確保とを両立させることが可能となる。
【００４０】
また、上記構成の補助容量電極１１４の形状は凸部のみで凹部が存在しない形状である為、電極上に形成する層間絶縁膜１１２のカバレッジ不良が起こらない形状となっている。
【００４１】
なお、上記補助容量電極１１４は、上記層間絶縁膜１１２と接触する面に凹部が無く、且つ、該層間絶縁膜１１２に向かって突起した突起部が形成されていれば、特に形状を限定しない。
【００４２】
例えば、上記補助容量電極１１４は、三角柱状に形成されていてもよいし、半円柱状に形成されていてもよい。さらに、平面状の電極上に突起部を設ける構成であってもよい。
【００４３】
したがって、補助容量電極１１４は、その断面において凹部が存在せず中央（層間絶縁膜１１２の堆積方向）に向かい凸な形状となっていればよい。例えば、断面図において左右非対称であっても構わず、これらから説明するアクティブマトリクス基板１００の製造方法で示すように断面が三角形と四角形を組み合わせた形状でも良く、また、平面でなく球面で電極表面を構成していても構わない。
【００４４】
図３（ａ）〜図３（ｄ）は、図１（ｂ）に示すアクティブマトリクス基板１００の製造方法の流れを示す図である。ここでは、レジスト形状を調整して補助容量電極を製造する方法について説明する。なお、以下の製造方法においては、補助容量電極の形成以外は一般的なアクティブマトリクス基板の製造方法を利用するものとする。従って、アクティブマトリクス基板には、図１（ａ）等に示すように、ゲート線１１６、ソース線１１７、ＴＦＴ部１１８が形成されているが、それぞれの製造方法についての説明は省略する。
【００４５】
まず、図３（ａ）に示すように、透明ガラス板からなる基板１０１上に、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）からなる絶縁膜１１１を形成し、その上に、補助容量電極１１４となる金属膜１２１を形成する。ここで、金属膜１２１は、材料として例えば、タングステン（Ｗ）とタンタルナイトライド（ＴａＮ）との積層構造（上層：Ｗ、下層：ＴａＮ）を使用し、スパッタリングにより成膜する。さらに、金属膜１２１の上に、例えばスピンコート法により、ポジ型のレジスト１２２を適切な膜厚で塗布する。
【００４６】
そして、所定の露光・現像条件によりレジスト１２２に対して露光・現像処理を行い、図３（ｂ）に示すように、上記レジスト１２２を所望の形状に加工する。この時、露光時間やベーク温度・ベーク時間などを調整し、レジストが矩形ではなく、三角柱状となるように露光・現像条件を使用する。この露光・現像条件を適宜変更することで、楕円柱状などの他の形状にすることも可能である。上記のレジスト１２２として、例えば、耐熱性の悪いレジスト材料を用いた場合、ベーク温度を上げるとレジスト形状が丸くなり、この結果、レジスト形状を円柱状にすることができる。従って、レジスト１２２としては、所望する形状にするために適した特性を有するレジスト材料を用いる必要がある。
【００４７】
次いで、エッチング処理を行い、金属膜１２１を所望の形状に加工して、図３（ｃ）に示すように、所望のパターンの補助容量電極１１４を得る。
【００４８】
最後に、図３（ｄ）に示すように、補助容量電極１１４が形成された絶縁膜１１１上に、例えば、シリコン窒化膜やＴＥＯＳ（Tetra Ethyl Ortho Silicate）などからなる層間絶縁膜１１２をスパッタリング等により形成し、さらに、層間絶縁膜１１２上に、例えば、ＩＴＯなどからなる導電膜（図示せず）を形成して、該導電膜をパターニングして画素電極１１３を得て、アクティブマトリクス基板１００の完成となる。
【００４９】
また、上記補助容量電極１１４は、図１（ａ）（ｂ）では、共通配線として形成される例について示しているが、他に、ゲート配線として形成されてもよい。
【００５０】
以下に、上記補助容量電極１１４がゲート配線として形成される例について説明する。
【００５１】
図４（ａ）は、本実施形態に係る他のアクティブマトリクス基板の平面図であり、図４（ｂ）は、同図（ａ）に示すＢＢ線矢視断面図である。
【００５２】
ここで、図１（ａ）に示すアクティブマトリクス基板との相違点は、上述したように、補助容量電極１１４が共通配線としてではなく、図４（ａ）に示すように、ゲート線（ゲート配線）１１６として形成されている点である。
【００５３】
他の構成については、図４（ａ）（ｂ）に示すアクティブマトリクス基板は、図１（ａ）（ｂ）に示すアクティブマトリクス基板と同じであるので、詳細な説明は省略する。
【００５４】
上記アクティブマトリクス基板１００’は、図４（ａ）に示すように、マトリクス状に配されたゲート線１１６とソース線１１７との交差部にスイッチング素子としてのＴＦＴ部１１８が形成され、このＴＦＴ部１１８に画素電極１１３が形成されている。
【００５５】
上記画素電極１１３の下方には、図４（ｂ）に示すように、基板１０１上に絶縁膜１１１、層間絶縁膜１１２が順に積層されており、上記絶縁膜１１１上にゲート線１１６を構成する補助容量電極１１４が形成されている。上記画素電極１１３と上記補助容量電極１１４との重なり部分１１５に補助容量が作成される。
【００５６】
ここで、上記補助容量電極１１４は、共通配線として形成されている。そして、上記補助容量電極１１４は、図４（ｂ）に示すように、断面形状が略三角形状に形成されている。
【００５７】
断面形状が略三角形状の補助容量電極１１４は、層間絶縁膜１１２と接触する面に凹部が無いので、該補助容量電極１１４に層間絶縁膜１１２を堆積した場合のカバレッジ不良を大幅に低減することができる。しかも、補助容量電極１１４は、層間絶縁膜１１２に向かって突起した形状となっているので、該補助容量電極１１４の層間絶縁膜１１２と接触している部分の面積、すなわち補助容量電極１１４の表面積を大きくすることができる。
【００５８】
このように、補助容量電極１１４の表面積が増大とすると、補助容量が増加し、また、凹部が存在しない電極形状により層間絶縁膜１１２のカバレッジ不良が起こらないという効果を奏する。
【００５９】
しかも、上記の例では、ゲート線１１６を補助容量電極１１４として使用しており、ゲート線１１６の断面積が、従来の平面状のゲート配線の断面積や凹凸部が多数存在するゲート配線の断面積に比べて大きくなる。これにより、ゲート線の抵抗が小さくなり、消費電力の低減化を可能とする。
【００６０】
また、補助容量電極については、図３（ａ）〜図３（ｄ）に示した方法以外に、図５（ａ）〜（ｆ）に示すように、補助容量電極を核を用いて製造してもよい。
【００６１】
まず、図５（ａ）に示すように、透明ガラス板からなる基板１０１上に、例えば、ＴＥＯＳからなる絶縁膜１１１を形成し、その上に、補助容量電極１１４を形成すべき位置に、例えばフォトリソグラフィ法により所望するパターンに補助容量電極核１２０を形成する。上記補助容量電極核１２０となる物質は、補助容量電極１１４と同一の物質でも良いし、それ以外でも良い。
【００６２】
次に、図５（ｂ）に示すように、上記補助容量電極核１２０が形成された絶縁膜１１１上に、補助容量電極１１４となる金属膜１２１を形成する。ここで、金属膜１２１は、材料として例えば、タングステン（Ｗ）とタンタルナイトライド（ＴａＮ）との積層構造（上層：Ｗ、下層：ＴａＮ）を使用し、スパッタリングにより成膜しているので、絶縁膜１１１の表面形状に沿って形成される。すなわち、金属膜１２１表面は、補助容量電極核１２０に対応する箇所で盛り上がった形状となる。
【００６３】
続いて、図５（ｃ）に示すように、例えばスピンコート法により、上記金属膜１２１上にポジ型のレジスト１２２を適切な膜厚で塗布する。
【００６４】
そして、露光・現像処理を行い、図５（ｄ）に示すように、上記レジスト１２２を所望の形状に加工する。
【００６５】
次いで、エッチング処理を行い、金属膜１２１を所望の形状に加工して、図５（ｅ）に示すように、所望のパターンの補助容量電極１１４を得る。この場合、図５（ｄ）で示したレジスト１２２のパターン形状により、補助容量電極１１４の断面形状が左右される。
【００６６】
図５（ｅ）に示した補助容量電極１１４の断面形状は、上述した通り、三角形と四角形を組み合わせた形状となっている。
【００６７】
最後に、図５（ｆ）に示すように、補助容量電極１１４が形成された絶縁膜１１１上に、例えば、シリコン窒化膜やＴＥＯＳなどからなる層間絶縁膜１１２をスパッタリング等により形成し、さらに、層間絶縁膜１１２上に、例えば、ＩＴＯなどからなる導電膜（図示せず）を形成して、該導電膜をパターニングして画素電極１１３を得て、アクティブマトリクス基板１００の完成となる。
【００６８】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００６９】
補助容量電極を備えたアクティブマトリクス基板、電極と形成膜との間でカバレッジ不良が生じる虞のある基板に適用できる。
【図面の簡単な説明】
【００７０】
【図１】（ａ）は、本実施形態に係るアクティブマトリクス基板の平面図であり、（ｂ）は、同図（ａ）に示すＡＡ線矢視断面図である。
【図２】図１（ａ）（ｂ）に示すアクティブマトリクス基板を備えた液晶表示パネルの概略断面図である。
【図３】（ａ）〜（ｄ）は、アクティブマトリクス基板の製造方法の流れを示す図である。
【図４】（ａ）は、本実施形態に係る他のアクティブマトリクス基板の平面図であり、（ｂ）は、同図（ａ）に示すＢＢ線矢視断面図である。
【図５】（ａ）〜（ｆ）は、アクティブマトリクス基板の他の製造方法の流れを示す図である。
【図６】（ａ）は、従来のアクティブマトリクス基板の平面図であり、（ｂ）は、同図（ａ）に示すＣＣ線矢視断面図である。
【図７】従来の補助容量電極の断面図である。
【符号の説明】
【００７１】
１００  アクティブマトリクス基板
１０１  基板
１０２  ＴＦＴ部
１１１  絶縁膜
１１２  層間絶縁膜
１１３  画素電極
１１４  補助容量電極
１１５  部分
１１６  ゲート線
１１７  ソース線
１１８  ＴＦＴ部
１２０  補助容量電極核
１２１  金属膜
１２２  レジスト
２００  対向基板
２０１  基板
２０２  対向電極
３００  液晶層
４００  バックライトユニット
【図１】
2010002769.tif 000003
【図２】
2010002769.tif 000004
【図３】
2010002769.tif 000005
【図４】
2010002769.tif 000006
【図５】
2010002769.tif 000007
【図６】
2010002769.tif 000008
【図７】
2010002769.tif 000009