(57)【要約】【課題】単結晶半導体層とベース基板との密着性を向上させ、貼り合わせ不良を低減することを目的の一とする。【解決手段】半導体基板の表面にラジカル処理を行うことにより、半導体基板に第１の絶縁膜を形成し、第１の絶縁膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板に脆化領域を形成し、第１の絶縁膜上に第２の絶縁膜を形成し、第２の絶縁膜の表面とベース基板の表面とを接合させた後に熱処理を行い、脆化領域において分離することにより、ベース基板上に第１及び第２の絶縁膜を介して半導体層を形成し、半導体層にエッチング処理を行い、エッチング処理が行われた半導体層にレーザビームを照射する。【選択図】図１
2010109356.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面にラジカル処理を行うことにより、前記半導体基板に第１の絶縁膜を形成し、
加速されたイオンを前記第１の絶縁膜を介して前記半導体基板に照射することにより、前記半導体基板に脆化領域を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記半導体基板と、ベース基板とを対向させ、前記第２の絶縁膜の表面と前記ベース基板の表面とを接合させ、
前記第２の絶縁膜の表面と前記ベース基板の表面とを接合させた後に熱処理を行い、前記脆化領域において分離することにより、前記ベース基板上に前記第１及び第２の絶縁膜を介して半導体層を形成し、
前記半導体層にエッチング処理を行い、
前記エッチング処理が行われた半導体層にレーザビームを照射することを特徴とするＳＯＩ基板の作製方法。
【請求項２】
半導体基板の表面にラジカル処理を行うことにより、前記半導体基板に第１の絶縁膜を形成し、
加速されたイオンを前記第１の絶縁膜を介して前記半導体基板に照射することにより、前記半導体基板に脆化領域を形成し、
前記第１の絶縁膜をエッチングにより除去し、
前記半導体基板上に、第２の絶縁膜を形成し、
前記半導体基板と、ベース基板とを対向させ、前記第２の絶縁膜の表面と前記ベース基板の表面とを接合させ、
前記第２の絶縁膜の表面と前記ベース基板の表面とを接合させた後に熱処理を行い、前記脆化領域において分離することにより、前記ベース基板上に前記第２の絶縁膜を介して半導体層を形成し、
前記半導体層にエッチング処理を行い、
前記エッチング処理が行われた半導体層にレーザビームを照射することを特徴とするＳＯＩ基板の作製方法。
【請求項３】
請求項１又は２において、
前記エッチング処理により、前記半導体層を１ｎｍ以上３０ｎｍ以下除去することを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記第１の絶縁膜の膜厚は、１ｎｍ以上１０ｎｍ以下であることを特徴とするＳＯＩ基板の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、
前記第１の絶縁膜は、酸化シリコン、窒化シリコン、酸化窒化シリコン、又は窒化酸化シリコンのいずれか一又は複数を有する膜であることを特徴とするＳＯＩ基板の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、
前記イオンの照射を、イオンドーピング装置を用いて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項７】
請求項６において、
前記半導体基板に照射するイオンとして、Ｈ３＋イオンを主成分とすることを特徴とするＳＯＩ基板の作製方法。
【請求項８】
請求項１乃至７のいずれか一において、
前記熱処理を、ベース基板の歪点を超えない温度で行うことを特徴とするＳＯＩ基板の作製方法。
【請求項９】
請求項１乃至８のいずれか一において、
前記ベース基板として、ガラス基板を用いることを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜を介して半導体層が設けられた基板の作製方法に関し、特にＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。また、絶縁膜を介して半導体層が設けられた基板を用いた半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
【０００３】
ＳＯＩ基板を製造する方法の１つに、スマートカット法が知られている（例えば、特許文献１参照）。スマートカット法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに脆化領域を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、脆化領域が劈開面となり、水素イオンが注入されたシリコンウエハの一部が脆化領域を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。また、スマートカット法は水素イオン注入剥離法と呼ぶこともある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１２４０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
シリコンウエハに脆化領域を形成する際に、水素イオンの照射によりシリコンウエハの表面が荒れることを防止するために、シリコンウエハの表面に絶縁膜を形成してから水素イオンの照射を行う。ところが、水素イオンの照射により、絶縁膜の表面も荒れてしまい、絶縁膜の表面に凹凸が生じている状態となる。
【０００６】
このような表面凹凸をなくすためには、水素イオンの照射の後にさらに絶縁膜を形成する方法もあるが、絶縁膜の膜厚を厚く堆積する必要があり、製造コストが増加する。また、表面が荒れた状態で絶縁膜を厚く堆積しても絶縁膜の表面の凹凸がさらに大きくなってしまう。このような凹凸を有したまま、ベース基板と貼り合わせを行うと、絶縁膜の表面凹凸を反映して貼り合わせ面内でボイドと呼ばれる局所的な隙間が生じ、貼り合わせ強度が低下する原因となる。
【０００７】
また、パワーＭＯＳ用途、太陽電池用途などで、単結晶シリコン膜の膜厚を厚くすることが必要となっている。ベース基板に形成される単結晶シリコン膜の膜厚は、脆化領域の深さにより決まり、脆化領域の深さは、シリコンウエハの表面に形成される絶縁膜の膜厚、膜質と、イオン照射の加速電圧により決まる。したがって、シリコンウエハの表面に形成される絶縁膜の膜厚が厚くなると、その分だけベース基板に形成される単結晶シリコン膜の厚さは薄くなってしまう。また、絶縁膜の膜厚や膜質にばらつきがあると、脆化領域が均一の深さに形成することができず、単結晶シリコン膜の膜厚を均一に形成することが困難となる。
【０００８】
本発明は、これらの点に鑑みてなされたものであり、単結晶半導体層とベース基板との密着性を向上させ、貼り合わせ不良を低減することを目的の一とする。貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板の作製方法を提供することを目的の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、半導体基板の表面にラジカル処理を行うことにより、半導体基板に第１の絶縁膜を形成し、第１の絶縁膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板に脆化領域を形成し、第１の絶縁膜上に第２の絶縁膜を形成し、半導体基板と、ベース基板とを対向させ、第２の絶縁膜の表面とベース基板の表面とを接合させ、第２の絶縁膜の表面とベース基板の表面とを接合させた後に熱処理を行い、脆化領域において分離することにより、ベース基板上に第１及び第２の絶縁膜を介して半導体層を形成し、半導体層にエッチング処理を行い、エッチング処理が行われた半導体層にレーザビームを照射することを特徴としている。
【００１０】
本発明の一態様は、半導体基板の表面にラジカル処理を行うことにより、半導体基板に第１の絶縁膜を形成し、第１の絶縁膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板に脆化領域を形成し、第１の絶縁膜をエッチングにより除去し、半導体基板上に、第２の絶縁膜を形成し、半導体基板と、ベース基板とを対向させ、第２の絶縁膜の表面とベース基板の表面とを接合させ、第２の絶縁膜の表面とベース基板の表面とを接合させた後に熱処理を行い、脆化領域において分離することにより、ベース基板上に第２の絶縁膜を介して半導体層を形成し、半導体層にエッチング処理を行い、エッチング処理が行われた半導体層にレーザビームを照射することを特徴としている。
【００１１】
本明細書において、ラジカル処理とは、プラズマを基板から離れた位置で生成し、活性化した原子又は分子のうち、長寿の中性原子又は中性分子を移送し、被処理物と反応させることをいう。
【００１２】
ラジカル処理により形成された絶縁膜は、気相堆積法を用いて形成された絶縁膜とは異なり、塵埃に起因する表面の凹凸が生じにくく、高い平坦性を得ることができる。
【００１３】
また、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜を用いることができる。本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００１４】
ベース基板は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。
【００１５】
単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態（例えば、液相状態）を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、単結晶半導体層を再結晶化して、単結晶半導体層を形成するということもできる。
【００１６】
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
【００１７】
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。
【発明の効果】
【００１８】
本発明により、単結晶半導体層とベース基板との密着性を向上させ貼り合わせ不良を低減し、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板を作製することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図２】高密度プラズマ処理装置の構成例を説明する図。
【図３】本発明一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図４】本発明一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図５】本発明一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図６】本発明一態様に係るＳＯＩ基板を用いた作製方法の一例を示す図。
【図７】本発明一態様に係るＳＯＩ基板を用いた作製方法の一例を示す図。
【図８】本発明一態様に係るＳＯＩ基板を用いた半導体装置の一例を示す図。
【図９】本発明一態様に係るＳＯＩ基板を用いた半導体装置の一例を示す図。
【図１０】本発明一態様に係るＳＯＩ基板を適用した光電変換装置の製造方法を示す断面図。
【図１１】本発明一態様に係るＳＯＩ基板を適用した光電変換装置の製造方法を示す断面図。
【図１２】本発明一態様に係るＳＯＩ基板を適用した光電変換装置の例を示す平面図。
【図１３】本発明一態様に係るＳＯＩ基板を適用した光電変換装置の例を示す断面図。
【発明を実施するための形態】
【００２０】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
本実施の形態では、半導体基板とベース基板を貼り合わせて、絶縁膜を介して半導体層が設けられた基板（例えば、ＳＯＩ基板）を作製する方法に関して図面を参照して説明する。
【００２２】
まず、半導体基板として、単結晶半導体基板１００を準備する（図１（Ａ−１）参照）。単結晶半導体基板１００は、単結晶半導体基板や多結晶半導体基板を用いることができ、例えば、単結晶又は多結晶のシリコン基板や、ゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、単結晶半導体基板１００として、単結晶シリコン基板を用いる場合について示す。
【００２３】
また、単結晶半導体基板１００の表面をあらかじめ硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて適宜洗浄することが汚染除去の点から好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
【００２４】
次に、単結晶半導体基板１００上に絶縁膜１０２を形成する。絶縁膜１０２は、後に行うイオン照射工程において単結晶半導体基板の表面が荒れてしまうことを抑制するために形成する。また、ベース基板１１０に設けられる単結晶半導体層１１２の膜厚の均一性は、単結晶半導体基板１００に形成される脆化領域１０４の深さの均一性に依存する。そして、脆化領域１０４の深さの均一性は、絶縁膜１０２の膜厚、膜質に依存する。したがって、絶縁膜１０２は、膜厚、膜質の均一性が高い膜であることが好ましい。また、ベース基板１１０に設けられる単結晶半導体層１１２の膜厚を厚くするためには、絶縁膜１０２の膜厚を薄くすることが好ましい。
【００２５】
膜厚、膜質の均一性の高い絶縁膜を形成するために、単結晶半導体基板１００にラジカル処理により、絶縁膜１０２（第１の絶縁膜とも記す）を形成する（図１（Ａ−２）参照）。本明細書において、ラジカル処理とは、プラズマを基板から離れた位置で生成し、活性化した原子又は分子のうち、長寿の中性原子又は中性分子を移送し、被処理物と反応させることをいう。また、ラジカルとは、電子が安定している通常（基底）状態に対して電子励起状態にある原子又は分子をいう。
【００２６】
絶縁膜１０２は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜を用いることができる。絶縁膜１０２として酸化シリコン膜を形成する方法には、酸素を組成に含むガス（例えば、酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ））を励起して酸素ラジカルを生成し、酸素ラジカルにより単結晶半導体基板１００を酸化する方法（酸素ラジカル処理ともいう）がある。また、窒化シリコン膜を形成する方法には、窒素を組成に含むガス（例えば、窒素ガス又はアンモニアガス等）を励起して窒素ラジカル又は窒化水素ラジカルを生成し、窒素ラジカル又は窒化水素ラジカルにより単結晶半導体基板１００を窒化する方法（窒素ラジカル処理ともいう）がある。なお、本明細書においては、酸素ラジカル処理及び窒素ラジカル処理を含めてラジカル処理と呼ぶ。
【００２７】
絶縁膜１０２として酸化窒化シリコン膜を形成する方法には、酸素ラジカルによる酸化処理により単結晶半導体基板１００の表面を酸化して酸化シリコン膜を形成し、この酸化シリコン膜を窒素ラジカルによる窒化処理により表面を窒化することで形成する方法がある。また、窒化酸化シリコン膜を形成する方法には、窒化ラジカルによる窒化処理により表面を窒化して窒化シリコン膜を形成し、この窒化シリコン膜を酸素ラジカルによる酸化処理により表面を酸化することで形成する方法がある。
【００２８】
酸素ラジカルによる酸化処理、若しくは窒素ラジカル又は窒化水素ラジカルによる窒化処理を行う場合には、マイクロ波でガスを励起してプラズマを生成することが好ましい。これは、電子密度が１×１０１１ｃｍ−３以上、且つ電子温度が３ｅＶ以下の高密度プラズマを生成することができるからである。高密度プラズマを生成するためのマイクロ波の代表的な周波数は２．４５ＧＨｚである。高密度プラズマを用いることで、５５０℃以下の加熱温度で、実用的な反応速度で絶縁膜を形成することができる。つまり、マイクロ波によって高密度プラズマを生成させ、高密度プラズマで生成されたラジカルと処理物を反応させることで、基板加熱温度が５５０℃以下の低温且つ短時間で、処理物を固相反応によって酸化又は窒化をすることができる。
【００２９】
図２に、マイクロ波励起による高密度プラズマで各種の処理を行うための高密度プラズマ処理装置の構成例を示す。高密度プラズマを用いた処理には、半導体材料、絶縁材料、及び導電性材料に対する酸化処理、窒化処理、酸窒化処理、窒酸化処理、水素化処理、表面改質処理などがある。プラズマ励起するガスを変えることで、目的とする処理を行うことができる。
【００３０】
図２（Ａ）に示す高密度プラズマ処理装置は、マルチチャンバー構造であり、少なくとも第１のプラズマ処理室２０１、第２のプラズマ処理室２０２、ロードロック室２０３、及び共通室２０４を備えている。第１のプラズマ処理室２０１はラジカル酸化を行うためのチャンバーで、第２のプラズマ処理室２０２はラジカル窒化を行うためのチャンバーである。図２（Ａ）に示す各チャンバーは、それぞれ真空排気されるようになっており、ラジカル酸化及びラジカル窒化を、単結晶半導体基板１００を大気にさらすことなく連続的に行うことができる。
【００３１】
高密度プラズマ処理装置は、図２（Ａ）に示す以外に、ＣＶＤ用のチャンバー、スパッタ用のチャンバー、ドライエッチング用のチャンバー、イオンドーピング用のチャンバー、熱処理用のチャンバーなど、ラジカル酸化及びラジカル窒化以外の処理を行うことができるチャンバーをさらに備えていてもよい。
【００３２】
図２（Ｂ）は、第１のプラズマ処理室２０１及び第２のプラズマ処理室２０２に共通する構成を示す。プラズマ処理室２００には、単結晶半導体基板１００を配置するためのステージ２１１、ガス供給部２１２に連結されたシャワープレート２１８、プラズマ処理室２００を排気するための真空ポンプに接続する排気口２１０を有する。プラズマ処理室２００の上部には、アンテナ２１４、誘電体板２１６、マイクロ波発生部２１３に連結された同軸導波管２１５を有する。また、ステージ２１１に温度制御部２１９を設けることによって単結晶半導体基板１００の温度を制御することも可能である。
【００３３】
ラジカル処理を行うには、所定のガスをガス供給部２１２から供給する。ガスはシャワープレート２１８の孔を通って、プラズマ処理室２００に導入される。マイクロ波発生部２１３から、周波数２．４５ＧＨｚのマイクロ波を発生させ、同軸導波管２１５へ供給する。マイクロ波は同軸導波管２１５、アンテナ２１４から誘電体板２１６を通してプラズマ処理室２００に供給される。マイクロ波によって、プラズマ処理室２００に供給されたガスが励起され、高密度プラズマが生成される。ステージ２１１とシャワープレート２１８との間隔（以下、電極間隔ともいう）は、２０ｍｍ以上８０ｍｍ以下とすることができ、この間隔は、２０ｍｍ以上６０ｍｍ以下が好ましい。また、温度制御部２１９によって、単結晶半導体基板１００を加熱しながらラジカル処理することができる。
【００３４】
酸素ラジカル処理を行う場合には、プラズマ励起させるガスに、酸素を組成に含むガスと共に、希ガスを含ませることが好ましい。なお、酸素を組成に含むガスは、例えば、酸素（Ｏ２）、一酸化二窒素（Ｎ２Ｏ）などである。また、窒素ラジカル処理を行う場合も、プラズマ励起させるガスに、窒素を組成に含むガスと共に希ガスを含ませることが好ましい。なお、窒素を組成に含むガスは、例えば、窒素（Ｎ２）、アンモニア（ＮＨ３）などである。希ガスを添加することで、プラズマ中に効率良く酸素ラジカル（以下、「Ｏ＊」と表記する。）、窒素ラジカル（以下、「Ｎ＊」と表記する。）を生成することができる。希ガスとして、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、およびＸｅから選ばれる１種類又は複数種類のガスをも用いることができる。高密度プラズマを生成するためには、原子半径がより大きい、Ａｒ、Ｋｒ、及びＸｅが好ましい。
【００３５】
図２の高密度プラズマ処理装置を用いて、単結晶半導体基板１００を酸素ラジカル処理する方法の一例を説明する。ガス供給部２１２からＯ２、Ｋｒをそれぞれプラズマ処理室２００に供給する。そして、マイクロ波をプラズマ処理室２００に導入することで、Ｏ２およびＫｒの混合ガスのプラズマが生成される。このプラズマ中では、導入されたマイクロ波によりＫｒが励起されて、Ｋｒラジカル（以下、「Ｋｒ＊」と表記する。）が生成され、このＫｒ＊と酸素分子（Ｏ２）とが衝突することにより、Ｏ＊が生成される。そして、プラズマ中で生成されたＯ＊とステージ２１１上の単結晶半導体基板１００が反応して、単結晶半導体基板１００が酸化される。また、さらに、酸素を組成に含むガス、希ガス共に水素（Ｈ２）ガスを励起することで、プラズマ中にＯＨラジカル（以下、「ＯＨ＊」と表記する）を生成させて、ＯＨ＊により単結晶半導体基板１００を酸化することもできる。酸素ラジカル処理のための加熱温度は、３００℃以上５５０℃以下の範囲とすることができる。圧力は１００Ｐａ以上１４０Ｐａ以下が好ましい。
【００３６】
図２の高密度プラズマ処理装置を用いて、単結晶半導体基板１００を窒素ラジカル処理する方法の一例を説明する。ガス供給部２１２からＮ２、Ｋｒをそれぞれプラズマ処理室２００に供給する。そして、マイクロ波をプラズマ処理室２００に導入することで、Ｎ２およびＫｒの混合ガスのプラズマが生成される。このプラズマ中では、導入されたマイクロ波によりＫｒが励起されて、Ｋｒ＊が生成され、このＫｒ＊と窒素分子（Ｎ２）とが衝突することにより、Ｎ＊が生成される。そして、プラズマ中で生成されたＮ＊とステージ２１１上の単結晶半導体基板１００が反応して、単結晶半導体基板１００が窒化される。また、Ｎ２、Ｈ２および希ガスの混合ガス、またはＮＨ３と希ガスの混合ガスを励起することで、窒素ラジカル処理を行うことができる。これらの混合ガスのプラズマ中には、Ｎ＊およびＮＨラジカル（以下、「ＮＨ＊」と表記する）が生成され、Ｎ＊、ＮＨ＊により単結晶半導体基板１００が窒化される。窒素ラジカル処理のための加熱温度は、３００℃以上５５０℃以下の範囲とすることができる。圧力は５Ｐａ以上１５Ｐａ以下が好ましい。
【００３７】
ラジカル処理による第１絶縁膜１０２の形成方法の一例を説明する。まず、高密度プラズマによりＯ＊を生成し、単結晶半導体基板１００の表面を酸化して１ｎｍ〜１０ｎｍの厚さの酸化シリコン膜を形成する。さらに、高密度プラズマにより窒素ラジカルを生成し、窒素ラジカルにより酸化シリコン膜の上部を窒化してもよい。酸化シリコン膜に窒化を行うことで、酸化窒化シリコン膜を形成することができる。または、高密度プラズマにより窒化ラジカルを生成し、単結晶半導体基板１００の表面を窒化して、１ｎｍ〜１０ｎｍの厚さの窒化シリコン膜を形成する。さらに、高密度プラズマにより酸素ラジカルを生成し、酸素ラジカルにより窒化シリコン膜の上部を酸化してもよい。窒化シリコン膜に酸化を行うことで、窒化酸化シリコン膜を形成することができる。
【００３８】
ラジカル処理は、基板へのダメージが少なく反応性の高い中性原子又は中性分子がシリコン界面を原子レベルで平坦化すると共に、シリコン界面に存在するダングリングボンドを終端することで、界面準位密度や固定電荷の少ない高品質な絶縁膜を形成することができる。よって、ラジカル処理により、膜厚、膜質の均一性が高い絶縁膜を形成することができる。また、ラジカル処理による単結晶半導体基板１００の酸化又は窒化は、原子レベルで制御ができるため、極薄（数ｎｍ程度）の膜厚の絶縁膜１０２を形成することができる。
【００３９】
次に、運動エネルギーを有するイオン１０３を単結晶半導体基板１００に照射することで、単結晶半導体基板１００の所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図１（Ａ−３）参照）。図１（Ａ−３）に示すように、絶縁膜１０２を介して、加速されたイオン１０３を単結晶半導体基板１００に照射することで、単結晶半導体基板１００の表面から所定の深さの領域にイオン１０３が導入され、脆化領域１０４を形成することができる。イオン１０３は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。
【００４０】
脆化領域１０４が形成される領域の深さは、イオン１０３の運動エネルギー、質量、電荷、入射角によって調節することができる。また、運動エネルギーは加速電圧などにより調節できる。また、脆化領域１０４が形成される深さは、絶縁膜１０２の膜厚によっても調節することができる。脆化領域１０４は、イオン１０３の平均侵入深さとほぼ同じ深さの領域に形成される。そのため、イオン１０３を添加する深さで、単結晶半導体基板１００から分離される半導体層の厚さが決定される。この半導体層の厚さが１１０ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３５０ｎｍ以下になるように、脆化領域１０４が形成される深さを調節する。例えば、半導体層の厚さを３００ｎｍとする場合、イオンの深さ方向プロファイルのピーク値が３００ｎｍとなるようにイオンを照射すればよい。
【００４１】
脆化領域１０４の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
【００４２】
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
【００４３】
本実施形態では、イオンドーピング装置で、イオンを単結晶半導体基板１００に照射する。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板１００に照射する。
【００４４】
イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２＋、Ｈ３＋）の総量に対してＨ３＋の割合が５０％以上とする。より好ましくは、Ｈ３＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、１つ（Ｈ３＋）を５０％以上とすることが好ましく、８０％以上とすることがより好ましい。同じ質量のイオンを照射することで、単結晶半導体基板１００の同じ深さに集中させてイオンを添加することができる。ここで、複数のイオン種のうち同じ質量のイオンが５０％以上含まれるとき、当該イオンを主成分という。上記において、Ｈ３＋を主成分とする複数のイオンを単結晶半導体基板１００に照射する。
【００４５】
イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、重金属も同時に導入されるおそれがあるが、ラジカル処理により形成された絶縁膜１０２を介してイオンの照射を行うことによって、これらの重金属による単結晶半導体基板１００の汚染を低減することができる。
【００４６】
なお、加速されたイオン１０３を単結晶半導体基板１００に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやＰＨ３を励起して生成されたＨ＋イオンおよびＨ２＋イオンを質量分離して、Ｈ＋イオンまたはＨ２＋イオンの一方のイオンを加速して、単結晶半導体基板１００に照射する。
【００４７】
ラジカル処理により形成された絶縁膜１０２は、膜厚及び膜質の均一性が高く、緻密性が高い。また、原子レベルでの制御ができるため、極薄（数ｎｍ程度）の膜厚を形成することができる。ラジカル処理により形成された絶縁膜１０２を用いることによって、絶縁膜１０２を介して単結晶半導体基板１００に照射されるイオンを、均一に添加することができる。絶縁膜１０２の膜質の緻密性が高いため、イオンの照射による表面荒れを低減することができる。絶縁膜１０２の膜厚は、数ｎｍ程度の膜厚なので、絶縁膜１０２を数十ｎｍで設けた場合よりも、深く添加することができる。よって、ラジカル処理により、絶縁膜１０２を形成してイオンの照射を行うことによって、単結晶半導体基板１００の深い領域に均一な脆化領域を形成することができる。したがって、単結晶半導体層の膜厚均一性が高いＳＯＩ基板を作製することができる。
【００４８】
次に、絶縁膜１０２上に、絶縁膜１０５（第２の絶縁膜とも記す）を形成する（図１（Ａ−４）参照）。
【００４９】
絶縁膜１０５は、単層構造又は２層以上の積層構造とすることができる。絶縁膜１０５を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコン又はゲルマニウムを組成に含む膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。
【００５０】
絶縁膜１０５は、化学気相法（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング法、原子エピタキシ（ＡＬＥ）法により形成することができる。ＣＶＤ法は、減圧ＣＶＤ法、熱ＣＶＤ法、プラズマ励起ＣＶＤ法（以下、ＰＥＣＶＤ法という）などがある。ＰＥＣＶＤ法は、３５０℃以下の低温処理であり、また他のＣＶＤ法よりも成膜速度が速いので好ましい。
【００５１】
本実施の形態では、絶縁膜１０５を絶縁膜１０５ａ、１０５ｂの２層構造で形成する例を示す。絶縁膜１０２が除去された単結晶半導体基板１００上に、絶縁膜１０５ａと、絶縁膜１０５ｂを積層する。絶縁膜１０５ａは、化学的な反応により形成される絶縁膜が好ましく、特に酸化シリコンが好ましい。絶縁膜１０５ａとして、酸化シリコンをＣＶＤ法で形成する場合には、シリコンのソースガスとして有機シランガスを用いることが好ましい。酸素のソースガスには酸素気体を用いることができる。有機シランガスには、酸化エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、又はトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などを用いることができる。
【００５２】
絶縁膜１０５ａとなる酸化シリコン膜は、熱ＣＶＤ法で、加熱温度が５００℃以下２００℃以上で形成されるＬＴＯ（低温酸化物、Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）で形成することができる。この場合、シリコンのソースガスにシラン（ＳｉＨ４）又はジシラン（Ｓｉ２Ｈ６）等を用い、酸素ソースガスに酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ）等を用いることができる。また、単結晶半導体基板１００に脆化領域１０４が形成された後に、絶縁膜１０５ａを形成する場合には、絶縁膜１０５ａは３００℃以下好ましくは２００℃以下で形成されることが好ましい。単結晶半導体基板１００に添加された水素が脱離してしまうのを防ぐためである。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは、５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。
【００５３】
絶縁膜１０５ｂは、窒化シリコン膜（ＳｉＮｘ）又は窒化酸化シリコン膜（（ＳｉＮｘＯｙ）（ｘ＞ｙ））等の窒素を含有する膜（窒素含有層とも記す）で形成する。本実施の形態において、絶縁膜１０５ｂは、ベース基板１１０と貼り合わされる層（接合層）となる。また、絶縁膜１０５ｂは、後にベース基板上に単結晶構造を有する半導体層（以下、単結晶半導体層と記す）を設けた際に、ベース基板に含まれるナトリウム（Ｎａ）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
【００５４】
また、絶縁膜１０５ｂは接合層として用いるため、接合不良を抑制するには絶縁膜１０５ｂの表面を平滑とすることが好ましい。具体的には、絶縁膜１０５ｂの平均面粗さ（Ｒａ）を０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように絶縁膜１０５ｂを形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは、５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。なお、貼り合わせに係る接合層は、ベース基板側に設けた場合においても、上記の範囲の平均面粗さ、自乗平均粗さで設けることが好ましい。
【００５５】
また、ベース基板１１０との接合には、水素結合が大きく寄与するため、絶縁膜１０５ｂに水素が含まれるように成膜することが好ましい。絶縁膜１０５ｂとして、水素を含有する窒化シリコン膜又は窒化酸化シリコン膜を用いることによって、Ｓｉ−ＯＨ、Ｎ−ＯＨを結合手として、ガラス等のベース基板１１０と水素結合によって強固に接合することができる。
【００５６】
このような絶縁膜１０５ｂを形成するため、本実施の形態では、プラズマＣＶＤ法を用いて、成膜時の基板温度を室温以上３５０℃以下、好ましくは、室温以上３００℃以下として窒化シリコン膜又は窒化酸化シリコン膜の成膜を行うことが好ましい。成膜時の基板温度を低くすることによって、形成される絶縁膜１０５ｂの表面粗さを小さくすることができる。これは、成膜時の基板温度が高くなるにつれて膜の堆積表面でのラジカル等によるエッチング反応が過多となり表面荒れを起こすためである。また、単結晶半導体基板１００に添加された水素が脱離してしまうのを防ぐことができる。
【００５７】
また、本実施の形態では、プラズマＣＶＤ法において、少なくともシランガス、アンモニアガス及び水素ガスを用いて成膜を行うことが好ましい。アンモニアガスや水素ガスを用いることによって、膜中に水素を含む絶縁膜１０５ｂを形成することができる。また、成膜時の基板温度を低くすることによって、成膜中の脱水素反応が抑制され、絶縁膜１０５ｂに含まれる水素の量を多くすることができるという利点もある。
【００５８】
また、プラズマＣＶＤ法において、成膜時の基板温度を低くすることにより得られた絶縁膜１０５ｂは、水素を多く含んでおり緻密性が低い膜となる。緻密性が低い絶縁膜１０５ｂは、加熱処理により緻密性を高めることができるため、加熱処理の前後で膜厚が収縮しうる。そのため、絶縁膜１０５ｂの緻密性が低い状態でベース基板との貼り合わせを行うことによって、ベース基板の表面や絶縁膜１０５ｂの表面に凹凸がある場合であっても、当該絶縁膜１０５ｂの収縮により凹凸を吸収することができ、接合不良を低減することが可能となる。また、貼り合わせと同時又はその後に加熱処理を行うことによって、絶縁膜１０５ｂを緻密化した後に、トランジスタ等の素子を形成することができる。
【００５９】
ラジカル処理により形成された絶縁膜１０２を用いて、単結晶半導体基板１００にイオンの照射を行うことで、絶縁膜１０２の表面荒れを低減することができる。したがって、絶縁膜１０２上に、さらに絶縁膜１０５を堆積しても絶縁膜１０５の表面の凹凸に影響を及ぼさないため、絶縁膜１０５を平坦に形成することができる。
【００６０】
次に、ベース基板１１０を準備する（図１（Ｂ）参照）。ベース基板１１０は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板１１０として大面積化が可能で安価なガラス基板を用いることにより、シリコンウエハを用いる場合と比較して低コスト化を図ることができる。
【００６１】
次に、単結晶半導体基板１００とベース基板１１０とを対向させ、絶縁膜１０５ｂの表面とベース基板１１０の表面とを接合させる（図１（Ｃ）参照）。
【００６２】
ここでは、単結晶半導体基板１００とベース基板１１０とを、絶縁膜１０５を介して密着させた後、単結晶半導体基板１００の一箇所に１〜５００Ｎ／ｃｍ２、好ましくは１〜２０Ｎ／ｃｍ２程度の圧力を加える。圧力を加えた部分から絶縁膜１０５とベース基板１１０が接合しはじめ、自発的に接合が形成されほぼ全面におよぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１１０に、ガラス基板のように耐熱温度が低い基板を用いることができる。また、絶縁膜１０５は平坦に形成されているため、貼り合わせ面内での局所的な隙間（ボイド）が生じにくく、貼り合わせ強度を高めることができる。
【００６３】
なお、単結晶半導体基板１００とベース基板１１０との貼り合わせを行う前に、単結晶半導体基板１００上に形成された絶縁膜１０５と、ベース基板１１０の少なくとも一方に表面処理を行うことが好ましい。
【００６４】
表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらの方法を組み合わせて行うことができる。特に、絶縁膜１０５とベース基板１１０の少なくとも一方の表面にプラズマ処理を行った後に、単結晶半導体基板１００及びベース基板１１０にオゾン処理、メガソニック洗浄、２流体洗浄等を行うことによって、被処理面の有機物等のゴミを除去し、表面を親水化することができる。その結果、絶縁膜１０５とベース基板１１０接合強度を向上させることができる。ここでのプラズマ処理は、不活性ガス（例えば、アルゴン（Ａｒ）ガス）及び／又は反応性ガス（例えば、酸素（Ｏ２）ガス、窒素（Ｎ２）ガス）を用いて、ＲＩＥ法、ＩＣＰ法、大気圧プラズマを行う。
【００６５】
また、ベース基板１１０に単結晶半導体基板１００を接合させた後、絶縁膜１０５とベース基板１１０との接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない温度とし、例えば、室温以上４００℃未満の温度範囲で処理する。また、この温度範囲で加熱しながら、絶縁膜１０５とベース基板１１０とを接合させてもよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
【００６６】
一般的に、絶縁膜１０５とベース基板１１０を接合と同時又は接合させた後に熱処理を行うと、接合界面において脱水反応が進行し、接合界面同士が近づき、水素結合の強化や共有結合が形成されることにより接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。
【００６７】
本実施の形態では、ベース基板１１０としてガラス等の耐熱性が低い基板を用いた場合であっても、絶縁膜１０５とベース基板１１０の接合強度を十分に向上させることが可能となる。また、貼り合わせの前にバイアス電圧を印加してプラズマ処理を行った場合は、低温であっても絶縁膜１０５とベース基板１１０の接合強度を向上させることができる。
【００６８】
次に、熱処理を行い脆化領域１０４において分離（劈開）することにより、ベース基板１１０上に、絶縁膜１０２、１０５を介して単結晶半導体層１１２（以下、第１の単結晶半導体層１１２と記す）を設けることができる（図１（Ｄ）参照）。
【００６９】
加熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔内部の圧力が上昇する。圧力の上昇により脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って単結晶半導体基板１００が劈開（分離）する。絶縁膜１０５はベース基板１１０に接合しているので、ベース基板１１０上には単結晶半導体基板１００から分離された第１の単結晶半導体層１１２が形成される。また、ここでの熱処理の温度は、ベース基板１１０の歪点を超えない温度とする。
【００７０】
この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で行うことができる。
【００７１】
なお、上述したベース基板１１０と絶縁膜１０５との接合強度を増加させるための熱処理を行わず、絶縁膜１０５とベース基板１１０との接合強度の増加の熱処理工程と、脆化領域１０４における分離の熱処理工程を同時に行ってもよい。
【００７２】
以上の工程により、ベース基板１１０上に絶縁膜１０２、絶縁膜１０５を介して第１の単結晶半導体層１１２が設けることができる（図１（Ｄ）参照）。
【００７３】
一般的に、分離後におけるベース基板１１０上に形成された第１の単結晶半導体層１１２は、脆化領域１０４の形成及び脆化領域１０４における分離により、結晶欠陥等が形成され、平坦性が劣化した状態となっている（図１（Ｄ）参照）。また、第１の単結晶半導体層１１２の表面に、自然酸化膜が形成される場合もある。そこで、第１の単結晶半導体層１１２の欠陥修復処理又は表面平坦化処理を行っても良い。なお、以下に示す欠陥修復処理又は表面平坦化処理は必須の工程ではない。
【００７４】
欠陥修復処理又は表面平坦化処理は、エッチング処理又はレーザビームの照射の一方又は双方を組み合わせて行う。エッチング処理としては、ドライエッチング、ウェットエッチング、又は両者を組み合わせて行う。また、エッチング処理の代わりにＣＭＰ等の研磨処理を行ってもよい。
【００７５】
エッチング処理は、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等を用いることができる。エッチングガスは、例えば、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４等の塩素系のガス、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８、Ｃ２Ｆ６、ＮＦ３、弗化硫黄等のフッ素系のガス、ＨＢｒ等の臭素系のガスを用いることによりエッチングすることが可能である。その他、ＨｅやＡｒやＸｅなどの不活性ガス、又はＯ２ガス、Ｈ２ガスを用いることができる。なお、エッチング処理は、複数回に分けて行ってもよい。第１の単結晶半導体層１１２に存在する欠陥の大きさや深さは、イオンを添加するエネルギーの大きさやドーズ量に起因するため、エッチング処理によって第１の単結晶半導体層１１２の表面を除去する膜厚は、エッチング処理前の第１の単結晶半導体層１１２の膜厚とその表面粗さの程度によって適宜設定すればよい。例えば、エッチング処理により、第１の単結晶半導体層１１２を１ｎｍ以上３０ｎｍ以下除去することが好ましい。エッチング処理を行うことにより、第１の単結晶半導体層１１２表面に形成された欠陥の除去を行うことができ、第１の単結晶半導体層１１２の表面荒れを低減することができる。
【００７６】
エッチング処理により、ベース基板１１０上に形成された第１の単結晶半導体層１１２の表層部を除去することにより、第１の単結晶半導体層１１２の結晶欠陥等の除去、平坦化を図ることができる。
【００７７】
第１の単結晶半導体層１１２の内部には、脆化領域１０４形成のためのイオン照射工程によって結晶欠陥が形成されている。第１の単結晶半導体層１１２の分離面側から、または、ベース基板１１０側からレーザビームを照射することで、第１の単結晶半導体層１１２を溶融させ、結晶性の改善および平坦性の向上を図る。第１の単結晶半導体層１１２にレーザビームを照射することで、第１の単結晶半導体層１１２を部分溶融又は完全溶融させる。
【００７８】
好ましくは、レーザビームの照射により、第１の単結晶半導体層１１２を部分溶融させる。第１の単結晶半導体層１１２を部分溶融させることで、溶融されていない固相部分から結晶成長が進行するため、結晶性を低下させることなく、結晶欠陥を修復することができる。なお、本明細書において、部分溶融とは、単結晶半導体層の一部（例えば、上層部分）は溶融されて液相状態となるが、その他（例えば、下層部分）は溶融せずに固相状態のままであることをいう。また、完全溶融とは、単結晶半導体層が下部界面付近まで溶融されて、液相状態になることをいう。
【００７９】
レーザビームの照射により部分溶融させながら、レーザビームを走査することで、溶融されていない固相部分から結晶成長が進行する。これにより、第１の単結晶半導体層１１２の結晶欠陥が減少し、結晶性が向上する。溶融されていない部分は、単結晶であり、結晶方位が揃っているため、結晶粒界が形成されず、レーザビーム照射後の第１の単結晶半導体層１１２は、結晶粒界のない単結晶半導体層とすることができる。また、溶融された領域は凝固することで再単結晶化するが、隣接している溶融していない部分の単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンを単結晶半導体基板１００として用いた場合、第１の単結晶半導体層１１２の主表面の面方位は（１００）であり、レーザビーム照射によって溶融し、再単結晶化された第１の単結晶半導体層１１２の主表面の面方位（１００）になる。なお、レーザビーム照射の代わりにＲＴＡやフラッシュランプ照射を行ってもよい。
【００８０】
エッチング処理を行った後に、レーザビームを照射することで、単結晶半導体層に結晶欠陥や汚染物等が取り込まれてしまうことを防ぐことができる。また、自然酸化膜を除去することによって、レーザビームの照射による表面荒れを防ぐことができる。
【００８１】
以上により、単結晶半導体基板１００から分離して形成された第１の単結晶半導体層１１２を有するＳＯＩ基板を作製することができる。なお、以下の工程は、上記の結晶修復処理又は表面平坦化処理を行った後に行っても良いし、結晶修復処理又は表面平坦化処理を行わずに行ってもよい。
【００８２】
次に、第１の単結晶半導体層１１２上に第１の半導体層１１３Ａを形成する（図３（Ｂ）参照）。例えば、気相成長（気相エピタキシャル成長）法を用いて形成する（図３（Ｂ）参照）。すなわち、第１の半導体層１１３Ａは、第１の単結晶半導体層１１２の結晶性の影響を受けた半導体層である。ここで、第１の半導体層１１３Ａは、第１の単結晶半導体層１１２に合わせて材料を選択し、形成すればよい。第１の半導体層１１３Ａとしてシリコン層を形成する場合には、例えば、シラン系ガス（代表的にはシラン）と水素ガスとの混合ガスを原料として、プラズマＣＶＤ法により形成することができる。また、第１の半導体層１１３Ａは、５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下程度の厚さとなるように形成する。
【００８３】
なお、第１の半導体層１１３Ａのエピタキシャル成長を行う前に、第１の単結晶半導体層１１２表面に形成されている自然酸化膜などは除去しておくことが好ましい。これは、第１の単結晶半導体層１１２の表面に酸化層が存在する場合には、第１の単結晶半導体層１１２の結晶性を受けたエピタキシャル成長を進行させることができず、第１の半導体層１１３Ａの結晶性が低下してしまうためである。ここで、上記の酸化層の除去は、フッ酸系の溶液などを用いて行うことができる。
【００８４】
次に、第１の半導体層１１３Ａ上に第１の半導体層１１３Ｂを形成する（図３（Ｃ）参照）。ここで、第１の半導体層１１３Ｂは、第１の半導体層１１３Ａに合わせて材料を選択し、形成する。また、第１の半導体層１１３Ｂは、２００ｎｍ以上（好ましくは４００ｎｍ以上）の厚さとなるように形成する。この場合においても、第１の半導体層１１３Ａ表面に形成されている酸化層は除去しておくことが好ましい。
【００８５】
第１の半導体層１１３Ｂは、第１の半導体層１１３Ａと比較して結晶性が低い半導体層とする。または、第１の半導体層１１３Ｂは、第１の半導体層１１３Ａと比較して水素濃度が高い半導体層（水素含有量が大きい半導体層）とする。このような第１の半導体層１１３Ｂとしては、例えば、非晶質半導体層を形成すればよい。
【００８６】
第１の半導体層１１３Ｂの形成方法は任意であるが、少なくとも第１の半導体層１１３Ａより成膜速度が高い条件で形成することが好ましい。例えば、シラン系ガス（代表的にはシラン）と水素ガスとの混合ガスを原料として、プラズマＣＶＤ法により第１の半導体層１１３Ｂを形成する場合には、シラン系ガスに対する水素ガスの流量比を２倍以上２０倍以下（好ましくは５倍以上１５倍以下）とすればよい。また、周波数を１０ＭＨｚ乃至２００ＭＨｚ、電力を５Ｗ以上５０Ｗ以下、チャンバー内圧力を１０Ｐａ以上１０３Ｐａ以下、電極間隔（平行平板型の場合）を１５ｍｍ以上３０ｍｍ以下、ベース基板１１０の温度を２００℃以上４００℃以下とすると良い。代表的には、シラン（ＳｉＨ４）の流量を２５ｓｃｃｍ、水素の流量を１５０ｓｃｃｍ、周波数を２７ＭＨｚ、電力を３０Ｗ、圧力を６６．６Ｐａ、電極間隔を２５ｍｍ、基板温度を２８０℃とする。なお、上記の成膜条件は一例に過ぎず、本発明はこれに限定して解釈されるものではない。ここで重要な点は、第１の半導体層１１３Ｂとして結晶性は低くとも（又は水素濃度が高くとも）成膜速度の高い半導体層を形成することであるから、この目的を達成することができれば、どのような形成方法で第１の半導体層１１３Ｂを形成しても構わない。
【００８７】
その後、熱処理を行い、固相エピタキシャル成長（固相成長）による第２の単結晶半導体層１１４を形成する（図３（Ｄ）参照）。なお、第１の半導体層１１３Ａは第２の単結晶半導体層１１４の下層領域１１４Ａに対応し、第１の半導体層１１３Ｂは第２の単結晶半導体層１１４の上層領域１１４Ｂに対応する。
【００８８】
上記の熱処理は、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、炉（ファーネス）、ミリ波加熱装置などの熱処理装置を用いて行うことができる。熱処理装置の加熱方式としては抵抗加熱式、ランプ加熱式、ガス加熱式、電磁波加熱式などが挙げられる。レーザビームの照射や、熱プラズマジェットの照射を行っても良い。
【００８９】
以上により、第１の単結晶半導体層１１２と第２の単結晶半導体層１１４の積層構造が形成される。ここで、第２の単結晶半導体層１１４を厚く（例えば、５００ｎｍ以上）形成するために、気相成長法のみを用いることは、成膜速度の点から好ましくない。一方で、固相成長法のみを用いて第２の単結晶半導体層１１４を形成する場合には、熱処理に起因する半導体層の剥離の問題が生じることになる。これは、成膜直後の半導体層（例えば、非晶質半導体層）が多量の水素を含有することに起因するものと考えられる。
【００９０】
本実施の形態では、気相成長により第１の半導体層１１３Ａ（結晶性が高い半導体層、水素濃度が低い半導体層）を薄く形成した後、第１の半導体層１１３Ｂ（結晶性が低い半導体層、水素濃度が高い半導体層）を厚く形成し、その後、固相成長を行うことで第２の単結晶半導体層１１４を形成している。これにより、成膜速度を確保しつつ、半導体層の剥離の問題を解消することができる。つまり、生産性良く、且つ、歩留まり良く、所定の厚さを有する単結晶半導体層を形成することができる。
【００９１】
このように、単結晶半導体層上に結晶性の高い半導体層と結晶性の低い半導体層の積層構造を形成し、その後固相成長させることで剥離の問題が低減されるのは、隣接する層同士の結晶性の差が小さくなることで、界面における原子同士の結合が強化され、密着性が高まることによると考えられる。
【００９２】
なお、本実施の形態においては、単結晶半導体層（第１の単結晶半導体層１１２）と結晶性が低い半導体層（第１の半導体層１１３Ｂ）との間に結晶性が高い半導体層（第１の半導体層１１３Ａ）を一層形成しているが、上述の理由を考えた場合、本発明をこれに限定して解釈する必要はない。つまり、単結晶半導体層と結晶性が低い半導体層との間に、結晶性が異なる半導体層を複数設ける構成としても良い。例えば、単結晶半導体層上に、結晶性が高い半導体層を形成し、その上に結晶性がやや高い半導体層を形成し、その上に結晶性が低い半導体層を形成する。このような構成とすることで、密着性をより向上させることが可能である。
【００９３】
以上により、厚膜化された単結晶半導体層を有する半導体基板を作製することができる。なお、本実施の形態においては第１の単結晶半導体層１１２の表面に平坦化処理を施していないため、第２の単結晶半導体層１１４の表面は、第１の単結晶半導体層１１２の表面の影響を強く受けたものとなっている。このため、必要がある場合には、第２の単結晶半導体層１１４の表面を平坦化しても良い。
【００９４】
また、本実施の形態では、ベース基板１１０上に絶縁膜１０２及び１０５を介して第１の単結晶半導体層１１２及び第２の単結晶半導体層１１４を形成する方法について説明しているが、本発明はこれに限定して解釈されるものではない。例えば、第１の単結晶半導体層１１２の下部に各種の機能を持たせた層（以下、機能層と呼ぶ）を設けても良い。例えば、導電性材料を含む層や、不純物元素を含有する層（不純物元素を含有する半導体層）などを機能層として形成することができる。
【００９５】
（実施の形態２）
本実施の形態では、実施の形態１とは異なるＳＯＩ基板の作製方法について図４を参照して説明する。以下、これについて実施の形態１とは異なる部分について説明する。よって、実施の形態１と同様の部分については詳細な説明を省略する。
【００９６】
本実施の形態において、図４（Ａ−１）単結晶半導体基板１００の準備、図４（Ａ−２）絶縁膜１０２の形成工程、図４（Ａ−３）イオン照射工程を、実施の形態１の図１（Ａ−１）単結晶半導体基板１００の準備、図１（Ａ−２）絶縁膜１０２の形成工程、図１（Ａ−３）イオン照射工程と同様に行うことができる。
【００９７】
次に、単結晶半導体基板１００に形成された絶縁膜１０２を除去する（図４（Ａ−４）参照）。絶縁膜１０２は、ウエットエッチングを用いて除去する。また、ドライエッチング、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）により除去することもできる。絶縁膜１０２を除去することにより、イオン照射工程により平坦性が損なわれた部分を除去して、半導体基板の表面を平坦にすることができる。また、絶縁膜１０２の表面付近に存在する汚染物を除去することができる。したがって、ＳＯＩ基板への不純物による影響を低減することができる。
【００９８】
次に、絶縁膜１０２が除去された単結晶半導体基板１００上に、実施の形態１と同様にして絶縁膜１０５を形成する（図４（Ａ−５）参照）。図４（Ａ−５）では、酸化シリコン膜を単層で設ける例を示すが、これに限られず２層以上の積層構造で設けてもよい。
【００９９】
次に、実施の形態１と同様にしてベース基板１１０を準備し（図４（Ｂ−１）参照）、ベース基板１１０上に窒素含有層１１１（例えば、窒化シリコン膜（ＳｉＮｘ）又は窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の窒素を含有する絶縁膜）を形成する（図４（Ｂ−２）参照）。
【０１００】
本実施の形態において、窒素含有層１１１は、単結晶半導体基板１００上に設けられた絶縁膜１０５と貼り合わされる層（接合層）となる。また、窒素含有層１１１は、後にベース基板１１０上に単結晶構造を有する単結晶半導体層を設けた際に、ベース基板１１０に含まれるＮａ（ナトリウム）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
【０１０１】
また、窒素含有層１１１を接合層として用いるため、接合不良を抑制するには窒素含有層１１１の表面を平滑とすることが好ましい。具体的には、窒素含有層１１１の表面の平均面粗さ（Ｒａ）を０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．３５ｎｍ以下、自乗平均粗さを０．４５ｎｍ以下となるように窒素含有層１１１を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。
【０１０２】
ここで、単結晶半導体基板１００上に形成された絶縁膜１０５と、ベース基板１１０上に形成された窒素含有層１１１の少なくとも一方に表面処理を行うことが好ましい。表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらの方法を組み合わせて行うことができる。特に、絶縁膜１０５とベース基板１１０の少なくとも一方の表面にプラズマ処理を行った後に、単結晶半導体基板１００及びベース基板１１０にオゾン処理、メガソニック洗浄、２流体洗浄等を行うことによって、被処理面の有機物等のゴミを除去し、表面を親水化することができる。その結果、絶縁膜１０５とベース基板１１０接合強度を向上させることができる。ここでのプラズマ処理は、不活性ガス（例えば、アルゴン（Ａｒ）ガス）及び／又は反応性ガス（例えば、酸素（Ｏ２）ガス、窒素（Ｎ２）ガス）を用いて、ＲＩＥ法、ＩＣＰ法、大気圧プラズマを行う。
【０１０３】
次に、単結晶半導体基板１００の表面とベース基板１１０の表面とを対向させ、絶縁膜１０５の表面と窒素含有層１１１の表面とを接合させ（図４（Ｃ）参照）、熱処理を行うことにより、脆化領域１０４において単結晶半導体基板１００を分離して、ベース基板１１０上に絶縁膜１０５及び窒素含有層１１１を介して第１の単結晶半導体層１１２を設ける（図４（Ｄ）参照）。図４（Ｃ）、（Ｄ）の工程については、図１（Ｃ）、（Ｄ）と同様に行うことができるため、詳細な説明は省略する。
【０１０４】
単結晶半導体基板１００から分離された第１の単結晶半導体層１１２の処理については、実施の形態１、図３（Ａ）〜（Ｄ）と同様にして行うことができるため、詳細な説明は省略する。
【０１０５】
以上の工程により、ベース基板１１０上に絶縁膜１０５及び窒素含有層１１１を介して第１の単結晶半導体層１１２が設けられたＳＯＩ基板を作製することができる。本実施の形態で示した作製方法を用いることによって、絶縁膜１０２がイオンの照射により表面が荒れたとしても絶縁膜１０２を除去した後に絶縁膜１０５を形成することによって、絶縁膜１０５の表面を平坦な膜で形成することができる。また、イオンドーピング装置を用いて上述した水素イオンの照射を行う場合、重金属元素などの不純物が絶縁膜１０２内に残存してしまうことがある。絶縁膜１０２を除去することで、上記不純物を絶縁膜１０２とともに取り除くことができる。絶縁膜１０５を平坦な膜で形成することができるため、窒素含有層１１１との貼り合わせ面内での局所的な隙間が生じにくく、貼り合わせ強度を高めることができる。また、ベース基板１１０上に窒素含有層１１１を形成することにより、ベース基板１１０上に形成される第１の単結晶半導体層１１２への不純物拡散を抑制すると共に、ベース基板１１０と第１の単結晶半導体層１１２とが強固に密着したＳＯＩ基板を形成することができる。
【０１０６】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
【０１０７】
（実施の形態３）
本実施の形態では、不純物半導体層（第１の不純物半導体層）と導電層の積層構造を形成する場合の単結晶半導体基板の加工方法について、図５を参照して説明する。なお、実施の形態１、２と重複する部分についての詳細は省略する。
【０１０８】
まず、単結晶半導体基板１００を用意する（図５（Ａ）参照）。単結晶半導体基板１００を洗浄した後、単結晶半導体基板１００の表面に絶縁膜１０２を形成する（図５（Ｂ）参照）。次に、絶縁膜１０２を介して単結晶半導体基板１００にイオンを照射して、所定の深さの領域に脆化領域１０４を形成する（図５（Ｃ）参照）。図５（Ａ）〜（Ｃ）の工程については、図１（Ａ−１）〜（Ａ−３）と同様に行うことができるため、詳細な説明は省略する。
【０１０９】
単結晶半導体基板１００に脆化領域１０４を形成した後、単結晶半導体基板１００に一導電型を付与する不純物元素を照射して第１の不純物半導体層１１５を形成する（図５（Ｄ））。なお、単結晶半導体基板１００上には、絶縁膜１０２が形成されているため、一導電型を付与する不純物元素は絶縁膜１０２を通過して単結晶半導体基板１００に添加されることになる。ここで、第１の不純物半導体層１１５の厚さは３０ｎｍ以上３００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下程度とする。
【０１１０】
上記一導電型を付与する不純物元素としては、例えば、リンなどを用いる。これにより、ｎ型の第１の不純物半導体層１１５を形成することができる。もちろん、ボロンなどを用いてｐ型の第１の不純物半導体層１１５を形成しても良い。なお、ここでは、イオンビームを照射して第１の不純物半導体層１１５を形成する場合について示したが、本発明はこれに限定して解釈されない。例えば、第１の不純物半導体層１１５を熱拡散法により形成しても良い。ただし、熱拡散法では９００℃程度又はそれ以上の高温処理が行われるため、脆化領域１０４を形成する前に行うことが必要となる。又は、あらかじめ一導電型を付与する不純物元素が添加された単結晶半導体基板を用いて、上記不純物元素の添加を省略しても良い。
【０１１１】
なお、不純物元素の濃度については特に限定しないが、例えば、１×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下程度とすると良い。また、上記の方法により作製された第１の不純物半導体層１１５は単結晶半導体である。
【０１１２】
第１の不純物半導体層１１５を形成した後、絶縁膜１０２を除去する（図５（Ｅ）参照）。絶縁膜１０２を除去した後、導電層１１６を形成する（図５（Ｆ）参照）。導電層１１６は、後の工程における熱処理に耐え得るものとする必要がある。このため、導電層１１６は、高融点金属材料を用いて形成することが好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、前述の金属材料と、金属材料の窒化物との積層構造としても良い。例えば、窒化チタン層とチタン層の積層構造、窒化タンタル層とタンタル層の積層構造、窒化タングステン層とタングステン層の積層構造などを用いることができる。なお、導電層１１６は、蒸着法やスパッタリング法を用いて形成することができる。また、電極（又は配線）として用いる場合には、その厚さを１００ｎｍ以上とすることが好ましい。
【０１１３】
次に、導電層１１６上に絶縁層１１７を形成する（図５（Ｇ）参照）。絶縁層１１７は、貼り合わせに係る層であるから、その表面は、高い平坦性を有することが好ましい。このような絶縁層１１７としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化シリコン層を用いることができる。また、窒化シリコン層を用いても良い。
【０１１４】
なお、図５においては、単結晶半導体基板１００上に絶縁膜１０２を形成した後、イオンを照射して脆化領域１０４を形成し、その後、単結晶半導体基板１００に一導電型を付与する不純物元素を添加して第１の不純物半導体層１１５を形成し、絶縁膜１０２を除去して、導電層１１６及び絶縁層１１７を形成する場合について説明しているが、本発明はこれに限定されない。
【０１１５】
例えば、以下に示すいずれの方法を採用することもできる。
【０１１６】
（２）単結晶半導体基板の一表面上に保護層を形成し、該保護層の表面から一導電型を付与する不純物元素を照射して単結晶半導体基板の一表面側に第１の不純物半導体層を形成した後、保護層の表面からイオンを照射して単結晶半導体基板の所定の深さの領域に脆化領域を形成する。保護層を除去した後、第１の不純物半導体層上に第１の電極を形成し、該第１の電極上に絶縁層を形成する。
【０１１７】
（３）単結晶半導体基板の一表面上に第１の電極を形成する。該第１の電極の表面に一導電型を付与する不純物元素を照射して、単結晶半導体基板の一表面側に第１の不純物半導体層を形成する。さらに、第１の電極の表面にイオンを照射して単結晶半導体基板の所定の深さの領域に脆化領域を形成した後、第１の電極上に絶縁層を形成する。
【０１１８】
（４）単結晶半導体基板の一表面上に第１の電極を形成する。該第１の電極の表面にイオンを照射して単結晶半導体基板の所定の深さの領域に脆化領域を形成する。さらに、第１の電極の表面に一導電型を付与する不純物元素を照射して、単結晶半導体基板の一表面側に第１の不純物半導体層を形成する。そして、第１の電極上に絶縁層を形成する。
【０１１９】
以上により、不純物半導体層（第１の不純物半導体層）と導電層の積層構造を有する単結晶半導体基板を作製することができる。
【０１２０】
次に、本発明の半導体装置の一例として、パワーＭＯＳＦＥＴの構成について図６〜図９を用いて説明する。
【０１２１】
まず、単結晶半導体基板１００を用意する（図６（Ａ）参照）。ここで用意される単結晶半導体基板１００には、脆化領域１０４、不純物半導体層１１５と導電層１１６と絶縁層１１７が設けられている。
【０１２２】
次に、ベース基板１１０を用意する（図６（Ｂ）参照）。ベース基板１１０の詳細については、実施の形態１を参照すればよい。
【０１２３】
その後、上記のベース基板１１０と単結晶半導体基板１００とを貼り合わせる（図６（Ｃ）参照）。具体的には、ベース基板１１０及び絶縁層１１７の表面を超音波洗浄などの方法で洗浄した後、ベース基板１１０の表面と絶縁層１１７の表面とが接触するように配置する。そして、ベース基板１１０の表面と絶縁層１１７の表面とが貼り合わせられるように、加圧処理を施す。その他の詳細については、実施の形態１を参照することができる。
【０１２４】
次に、単結晶半導体基板１００を、脆化領域１０４にて、不純物半導体層１１８と単結晶半導体基板１２０とに分離する（図６（Ｄ）参照）。単結晶半導体基板１００の分離は、加熱処理により行う。詳細については、実施の形態１を参照すればよい。なお、第１の不純物半導体層１１８の膜厚は、脆化領域１０４が形成される深さにほぼ対応しており、５００ｎｍ以下、好ましくは４００ｎｍ以下、より好ましくは５０ｎｍ以上３００ｎｍ以下となる。
【０１２５】
上述のようにして形成された不純物半導体層１１８の表面には、分離工程やイオン照射工程による欠陥が存在し、また、その平坦性は損なわれている（図６（Ｅ）参照）。そこで、本実施の形態では、第１の不純物半導体層１１８の欠陥修復処理又は表面平坦化処理を行う。なお、当該欠陥修復処理又は表面平坦化処理が不要な場合には適宜省略しても良い。
【０１２６】
欠陥修復処理や、表面平坦化処理としては、例えば、エッチング処理及びレーザ光照射のいずれか一又は複数を組み合わせて行うことができる。レーザ光を第１の不純物半導体層１１８の上方から照射することで、第１の不純物半導体層１１８上部が溶融し、その後、冷却、固化することで、欠陥が修復され、また、表面の平坦性が向上する。レーザ光の照射の際には、ベース基板の耐熱温度の範囲内における加熱を行う構成としても良い。ベース基板を加熱することにより、欠陥の低減を効果的に進めることができる。欠陥修復処理、表面平坦化処理は、実施の形態１と同様であるため、詳細な説明を省略する。
【０１２７】
なお、上記レーザ光の照射による第１の不純物半導体層１１８の溶融は、部分溶融とする。完全溶融とする場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高まるためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、第１の不純物半導体層１１８が下部界面付近まで溶融されて、液相となることをいう。他方、部分溶融とは、この場合、第１の不純物半導体層１１８の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。なお、その他の条件などについては実施の形態１を参照することができる。
【０１２８】
以上により、欠陥が修復され、表面が平坦化された第１の不純物半導体層１１８を有する半導体基板を作製することができる（図６（Ｆ）参照）。
【０１２９】
次に、第１の不純物半導体層１１８上に第１の半導体層１１９Ａをエピタキシャル成長（気相成長、気相エピタキシャル成長）させる（図７（Ａ）参照）。すなわち、第１の半導体層１１９Ａは、第１の不純物半導体層１１８の結晶性の影響を受けた半導体層である。ここで、第１の半導体層１１９Ａは、第１の不純物半導体層１１８に合わせて材料を選択し、形成すればよい。第１の半導体層１１９Ａとしてシリコン層を形成する場合には、例えば、シラン系ガス（代表的にはシラン）と水素ガスとの混合ガスを原料として、プラズマＣＶＤ法により形成することができる。なお、上記の原料ガスには、第１の不純物半導体層１１８と同じ導電型を付与する不純物元素を添加しておくことが好ましい。もちろん、第１の半導体層１１９Ａを形成した後に不純物元素を添加しても良い。第１の半導体層１１９Ａ中の不純物濃度については特に限定しないが、第１の不純物半導体層１１８より低濃度とすることが好ましく、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下程度とすると良い。また、第１の半導体層１１９Ａは、５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下程度の厚さとなるように形成する。
【０１３０】
上記原料ガスは、シラン系ガスに対する水素ガスの流量比を５０倍以上（好ましくは１００倍以上）とする混合ガスである。例えば、シラン（ＳｉＨ４）を４ｓｃｃｍ、水素を４００ｓｃｃｍで混合させて用いれば良い。水素ガスの流量を高めることにより、結晶性の高い半導体層を形成することができる。これにより、半導体層中の水素含有量を低減することができる。詳細な条件については、実施の形態１を参照することができる。
【０１３１】
次に、第１の半導体層１１９Ａ上に第１の半導体層１１９Ｂを形成する（図７（Ｂ）参照）。ここで、第１の半導体層１１９Ｂは、第１の半導体層１１９Ａに合わせて材料を選択し、形成する。また、第１の半導体層１１９Ｂには、第１の半導体層１１９Ａと同様の不純物元素を添加する。不純物元素の濃度については、第１の半導体層１１９Ａと同程度とすることが好ましい。また、第１の半導体層１１９Ｂは、２００ｎｍ以上（好ましくは４００ｎｍ以上）の厚さとなるように形成する。
【０１３２】
第１の半導体層１１９Ｂは、第１の半導体層１１９Ａと比較して結晶性が低い半導体層とする。または、第１の半導体層１１９Ｂは、第１の半導体層１１９Ａと比較して水素濃度が高い半導体層（水素含有量が大きい半導体層）とする。このような第１の半導体層１１９Ｂとしては、例えば、非晶質半導体層を形成すればよい。詳細については、実施の形態１を参照することができる。
【０１３３】
その後、熱処理を行い、固相エピタキシャル成長（固相成長）による第２の不純物半導体層１２１を形成する（図７（Ｃ）参照）。なお、第１の半導体層１１９Ａは第２の不純物半導体層１２１の下層領域１２１Ａに対応し、第１の半導体層１１９Ｂは第２の不純物半導体層１２１の上層領域１２１Ｂに対応する。また、第２の不純物半導体層１２１は単結晶半導体である。熱処理の詳細についても、実施の形態１を参照することができる。
【０１３４】
以上により、第１の不純物半導体層１１８と第２の不純物半導体層１２１の積層構造が形成される。ここで、第２の不純物半導体層１２１を厚く（例えば、５００ｎｍ以上）形成するために、気相成長法のみを用いることは、成膜速度の点から好ましくない。一方で、固相成長法のみを用いて第２の不純物半導体層１２１を形成する場合には、熱処理に起因する半導体層の剥離の問題が生じることになる。これは、成膜直後の半導体層（例えば、非晶質半導体層）が多量の水素を含有することに起因するものと考えられる。
【０１３５】
本実施の形態では、気相成長により第１の半導体層１１９Ａ（結晶性が高い半導体層、水素濃度が低い半導体層）を薄く形成した後、第１の半導体層１１９Ｂ（結晶性が低い半導体層、水素濃度が高い半導体層）を厚く形成し、その後、固相成長を行うことで第２の不純物半導体層１２１を形成している。これにより、成膜速度を確保しつつ、半導体層の剥離の問題を解消することができる。つまり、生産性良く、且つ、歩留まり良く、所定の厚さを有する不純物半導体層（単結晶の不純物半導体層）を形成することができる。
【０１３６】
次に、図７（Ｃ）において示した半導体基板を用意する（図８（Ａ）参照）。該半導体基板は、ベース基板１１０上に絶縁層１１７、導電層１１６、第１の不純物半導体層１１８、第２の不純物半導体層１２１が順に積層された構造を有している。第２の不純物半導体層１２１の厚さは、素子に要求される耐圧によって適宜変更することができ、一例としては１μｍ以上である。また、第２の不純物半導体層１２１の不純物濃度は、第１の不純物半導体層１１８の不純物濃度より低くしておくことが望ましい。
【０１３７】
なお、本実施の形態においては、導電層１１６を第１の不純物半導体層１１８の下部全面に設ける構成としたが、本発明はこれに限られず、導電層１１６を選択的に設ける構成としても良い。本実施の形態に示すパワーＭＯＳＦＥＴにおいて、導電層１１６はドレイン電極層（又はソース電極層）として機能する。また、第１の不純物半導体層１１８はドレイン領域（又はソース領域）として機能する。
【０１３８】
次に、第２の不純物半導体層１２１にｐ型を付与する不純物元素（例えばボロンなど）及びｎ型を付与する不純物元素（例えばリンなど）を選択的に添加して、第２の不純物半導体層１２１とは異なる導電型の第１の領域１３１及び第２の不純物半導体層１２１と同じ導電型の第２の領域１３２を形成する（図８（Ｂ）参照）。ここで、第１の領域１３１の一部は後のチャネル形成領域として機能し、第２の領域１３２は後のソース領域（又はドレイン領域）として機能する。また、第２の領域１３２の不純物濃度は第２の不純物半導体層１２１の不純物濃度より高くなっている。
【０１３９】
図８（Ｃ）に、図８（Ｂ）の平面図を示す。図８（Ｂ）は、図８（Ｃ）のＡ−Ｂにおける断面に対応している。本実施の形態においては、第１の領域１３１及び第２の領域１３２を円形としている（図８（Ｃ）参照）が、本発明はこれに限定されない。矩形としても良いし、その他の形状であっても良い。本実施の形態において示したように、第１の領域１３１及び第２の領域１３２を円形にすることで、チャネル長Ｌを均一にすることができる。これにより、チャネル形成領域における電界の集中を緩和することができるため、トランジスタの耐圧向上につながる。また、導電層１１６は、大電流を伴うトランジスタの廃熱の効率を向上するという効果を有する。
【０１４０】
第１の領域１３１及び第２の領域１３２を形成した後に、第２の不純物半導体層１２１上にゲート絶縁層１３３を形成し、該ゲート絶縁層１３３上にゲート電極層１３４を選択的に形成する。そして、該ゲート電極層１３４を覆うように絶縁層１３５を形成する（図９（Ａ）参照）。ここで、ゲート電極層１３４は、少なくともその一部が第２の領域１３２と重なりを有するように設けることが好ましい。これにより電界の集中が緩和されるため、耐圧を一層向上することができる。
【０１４１】
ゲート絶縁層１３３は、酸化シリコンや酸化窒化シリコン、窒化酸化シリコン、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の材料を用いて形成することができる。作製方法としては、プラズマＣＶＤ法やスパッタリング法、高密度プラズマ処理による酸化または窒化による方法などを挙げることができる。絶縁層１３５についても、ゲート絶縁層１３３と同様にして形成することができるが、ゲート絶縁層１３３とは異なる材料を用いても良い。例えば、有機材料を含む絶縁性材料などを用いることができる。
【０１４２】
ゲート電極層１３４は、導電層１１６と同様にして形成することができる。すなわち、チタン、モリブデン、タングステン、タンタル、クロム、ニッケル、アルミニウム、銅などの金属材料を用いて形成すると良い。または、前述の金属材料と、金属材料の窒化物との積層構造としても良い。
【０１４３】
続いて、絶縁層１３５及びゲート絶縁層１３３に開口を形成した後、第２の領域１３２と電気的に接続される導電層１３６を形成する（図９（Ｂ）参照）。なお、導電層１３６はソース配線（又はドレイン配線）として機能する。
【０１４４】
絶縁層１３５及びゲート絶縁層１３３の開口は、マスクを用いた選択的なエッチングにより形成することができる。また、導電層１３６は、導電層１１６やゲート電極層１３４と同様にして形成すれば良い。
【０１４５】
以上により、いわゆるパワーＭＯＳＦＥＴを作製することができる。
【０１４６】
なお、各層の位置関係や接続関係は、図９（Ｂ）に示す構成に限定されない。例えば、ゲート電極層１３４の一部と導電層１１６を電気的に接続して、ゲート電極層１３４の一部を導電層１１６についての配線として機能させることも可能である。
【０１４７】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１４８】
（実施の形態４）
次に、本実施の形態に係る光電変換装置の製造方法の一例について、図１０乃至図１３を参照して説明する。なお、本実施の形態においては、実施の形態１乃至３に示す方法で作製した半導体基板を用いる場合について説明するが、本発明はこれに限定して解釈されるものではない。
【０１４９】
はじめに、本実施の形態で用いる半導体基板を示す（図１０（Ａ）参照）。該半導体基板は、ベース基板１１０上に絶縁層１１７、導電層１１６（以下、第１の導電層１１６と記す）、第１の不純物半導体層１１５、第１の単結晶半導体層１２５が順に積層された構造を有している。
【０１５０】
第１の不純物半導体層１１５と第１の単結晶半導体層１２５を合わせた膜厚は、脆化領域１０４が形成される深さにほぼ対応しており、脆化領域１０４が形成される深さは、５００ｎｍ以下、好ましくは４００ｎｍ以下、より好ましくは５０ｎｍ以上３００ｎｍ以下とする。また、第１の不純物半導体層１１５の厚さは、３０ｎｍ以上３００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下とする。したがって、単結晶半導体基板１００を分離した後、ベース基板１１０上に第１の不純物半導体層１１５、第１の単結晶半導体層１２５が形成されるように、脆化領域１０４の深さを決めればよい。
【０１５１】
実施の形態４で示す方法により形成される第１の不純物半導体層１１５は、光入射面とは反対側の面に配置されることになる。ここで、単結晶半導体基板１００としてｐ型基板を用いる場合には、第１の不純物半導体層１１５は、高濃度のｐ型領域となる。これにより、光入射面とは反対側から、高濃度ｐ型領域と低濃度ｐ型領域が順に配置されることになり、裏面電界（ＢＳＦ；Ｂａｃｋ  Ｓｕｒｆａｃｅ  Ｆｉｅｌｄ）が形成される。すなわち、高濃度ｐ型領域には電子が入り込むことができず、光励起により生じたキャリアの再結合を低減することができる。
【０１５２】
次に、第１の単結晶半導体層１２５上に第１の半導体層１１３Ａを形成する（図１０（Ｂ）参照）。例えば、気相成長（気相エピタキシャル成長）法を用いて形成する（図１０（Ｂ）参照）。この場合、第１の半導体層１１３Ａは、第１の単結晶半導体層１２５の結晶性の影響を受けた半導体層となる。次に、第１の半導体層１１３Ａ上に第１の半導体層１１３Ｂを形成する（図１０（Ｃ）参照）。ここで、第１の半導体層１１３Ｂは、第１の半導体層１１３Ａに合わせて材料を選択し、形成する。その後、熱処理を行い、固相成長（固相エピタキシャル成長）による第２の単結晶半導体層１１４を形成する（図１０（Ｄ）参照）。なお、第１の半導体層１１３Ａは第２の単結晶半導体層１１４の下層領域１１４Ａに対応し、第１の半導体層１１３Ｂは第１の単結晶半導体層１１４の上層領域１１４Ｂに対応する。
【０１５３】
図１０（Ｂ）〜（Ｄ）の工程については、実施の形態１、図３（Ａ）〜（Ｄ）と同様に行うことができるため、詳細な説明は省略する。
【０１５４】
以上により、第１の単結晶半導体層１２５と第２の単結晶半導体層１１４の積層構造が形成される。ここで、光電変換効率を考慮すると、光電変換装置１５０には８００ｎｍ以上の厚さの単結晶半導体層が要求される。このため、例えば、第１の単結晶半導体層１２５の厚さを３００ｎｍとする場合には、第２の単結晶半導体層１１４を少なくとも５００ｎｍ以上とすることが好ましい。ここで、５００ｎｍ以上の厚さの第２の単結晶半導体層１１４を形成するために、気相エピタキシャル成長法のみを用いることは、成膜速度の点から好ましくない。一方で、固相エピタキシャル成長法のみを用いて第２の単結晶半導体層１１４を形成する場合には、熱処理に起因する半導体層の剥離の問題が生じることになる。これは、成膜直後の半導体層（例えば、非晶質半導体層）が多量の水素を含有することに起因するものと考えられる。
【０１５５】
本実施の形態では、気相成長（気相エピタキシャル成長）により第１の半導体層１１３Ａを薄く形成した後、第１の半導体層１１３Ｂを厚く形成し、その後、固相成長（固相エピタキシャル成長）を行うことで第２の単結晶半導体層１１４を形成している。これにより、成膜速度を確保しつつ、半導体層の剥離の問題を解消することができる。つまり、生産性良く、且つ、歩留まり良く、単結晶半導体層を形成することができる。
【０１５６】
なお、本実施の形態のように、単結晶半導体層上に結晶性の高い半導体層と結晶性の低い半導体層の積層構造を形成し、その後固相成長させることで剥離の問題が低減されるのは、隣接する層同士の結晶性の差が小さくなることで、界面における原子同士の結合が強化され、密着性が高まることによると考えられる。
【０１５７】
本実施の形態においては、単結晶半導体層（第１の単結晶半導体層１１２）と結晶性が低い半導体層（第１の半導体層１１３Ｂ）との間に結晶性が高い半導体層（第１の半導体層１１３Ａ）を一層形成しているが、上述の理由を考えた場合、本発明をこれに限定して解釈する必要はない。つまり、単結晶半導体層と結晶性が低い半導体層との間に、結晶性が異なる半導体層を複数設ける構成としても良い。例えば、単結晶半導体層上に、結晶性が高い半導体層を形成し、その上に結晶性がやや高い半導体層を形成し、その上に結晶性が低い半導体層を形成する。このような構成とすることで、密着性をより向上させることが可能である。
【０１５８】
また、界面における密着力という観点からは、上記積層構造は、できるだけ大気などに触れないように形成することが好ましい。例えば、第１の半導体層１１３Ａと第１の半導体層１１３Ｂを同一のチャンバー内で連続的に成膜しても良い。
【０１５９】
次に、第２の単結晶半導体層１１４の一表面側（第１の単結晶半導体層１１２と接しない面側）に第１の不純物半導体層１１５とは異なる導電型を付与する不純物元素を添加し、第２の不純物半導体層１２１を形成する（図１１（Ａ）参照）。例えば、不純物元素としてリン又はヒ素を添加し、ｎ型の第２の不純物半導体層１２１を形成する。ベース基板１１０としてガラス基板を適用する場合、熱拡散法のプロセス温度には耐えられないため、イオン注入やイオンドーピングにより不純物元素を添加することになる。
【０１６０】
また、第２の不純物半導体層１２１を、第２の単結晶半導体層１１４上に非晶質半導体により形成しても良い。主に光電変換層として機能する領域は単結晶半導体層で形成されているため、第２の不純物半導体層１２１を非晶質半導体で形成しても大きな問題とはならない。
【０１６１】
なお、第２の不純物半導体層１２１の厚さは２０ｎｍ以上２００ｎｍ以下程度、好ましくは５０ｎｍ以上１００ｎｍ以下程度とすることが好ましい。第２の不純物半導体層１２１を薄く形成することにより、第２の不純物半導体層１２１でのキャリアの再結合を防止できる。
【０１６２】
以上により、一導電型の第１の不純物半導体層１１５、第１の単結晶半導体層１２５、第２の単結晶半導体層１１４、前記一導電型とは異なる導電型である第２の不純物半導体層１２１が順に積層されたユニットセル１３０を得ることができる。
【０１６３】
その後、第１の導電層１１６上に設けられた第１の不純物半導体層１１５、第１の単結晶半導体層１２５、第２の単結晶半導体層１１４及び第２の不純物半導体層１２１をエッチングして、第１の導電層１１６の一部（好ましくは第１の導電層１１６端部）を露出させる（図１１（Ｂ）参照）。
【０１６４】
ここで、第１の導電層１１６の一部を露出させるのは、後に補助電極（又は補助配線）を形成するためである。光電変換装置１５０として機能させるためには、正極と負極に対応する電極から電気エネルギーを取り出せることが必要となるが、第１の導電層１１６の上部は単結晶半導体層などに覆われており、第１の導電層１１６の下方にはベース基板１１０が設けられているため、そのままでは電気エネルギーを取り出しにくい。そこで、第１の導電層１１６の上方に形成されている層の一部をエッチングし、第１の導電層１１６の一部を露出させ、引き回すことができる補助電極（又は補助配線）を形成できるようにする。
【０１６５】
具体的には、第２の不純物半導体層１２１上にレジストや窒化シリコン層などの絶縁層を用いてマスクを形成し、該マスクを用いてエッチングを行えばよい。エッチングは、例えば、ＮＦ３、ＳＦ６などのフッ素系ガスを用いたドライエッチングとすることができ、少なくとも第１の導電層１１６と、第１の導電層１１６の上方に形成されている層（第１の不純物半導体層１１５、第１の単結晶半導体層１２５、第２の単結晶半導体層１１４、第２の不純物半導体層１２１）との選択比が充分に確保できる条件で行えばよい。なお、エッチング後、不要となったマスクは除去する。
【０１６６】
本実施の形態では第２の不純物半導体層１２１を形成した後に第１の導電層１１６を露出させる例を示したが、第１の導電層１１６を露出させた後に第２の不純物半導体層１２１を形成しても良い。
【０１６７】
次に、露出させた第１の導電層１１６に接する補助電極１２２、及び、第２の不純物半導体層１２１上の第２の電極１２３を形成する（図１１（Ｃ）参照）。
【０１６８】
補助電極１２２は、光電変換された電気エネルギーを取り出しやすくするために設けられている。すなわち、補助電極１２２は取り出し電極（集電極とも言う）として機能する。
【０１６９】
第２の電極１２３は、図１２に示すように上方から見て格子状（或いは櫛状、櫛形、櫛歯状）となるように形成する。このような形状とすることで、ユニットセル１３０に十分な光を照射することができ、ユニットセル１３０の光吸収効率を向上させることができる。第２の電極１２３の形状は特に限定されるものではないが、ユニットセル１３０（第２の不純物半導体層１２１）上における第２の電極１２３の面積が小さいほど、光吸収効率が向上することは言うまでもない。なお、第２の電極１２３は補助電極１２２と同じ工程で形成することができる。
【０１７０】
補助電極１２２と第２の電極１２３は、アルミニウム、銀、鉛錫（半田）などを用いて、印刷法などの方法で形成すれば良い。例えば、銀ペーストを用いてスクリーン印刷法で形成することができる。
【０１７１】
以上により、光電変換装置１５０を製造することができる。
【０１７２】
なお、ユニットセル１３０上には反射防止機能を有するパッシベーション層１２４を形成することが好ましい（図１３参照）。
【０１７３】
パッシベーション層１２４には、屈折率がユニットセル１３０の入射面（本実施の形態においては、第１の不純物半導体層１１８）と空気の中間である材料を用いる。また、ユニットセル１３０への光の入射を妨げないように、所定の波長の光に対する透過性を有する材料を用いる。このような材料を用いることで、ユニットセル１３０の入射面における反射を防ぐことができる。なお、このような材料としては、例えば、窒化シリコン、窒化酸化シリコン、フッ化マグネシウムなどを挙げることができる。
【０１７４】
パッシベーション層１２４には、補助電極１２２と、第２の電極１２３の一部が露出するように開口部が設けられている。例えば、ユニットセル１３０上にパッシベーション層１２４を形成した後、パッシベーション層１２４を第２の不純物半導体層１２１と第１の導電層１１６の一部が露出するようにエッチングする。そして、第１の導電層１１６と接する補助電極１２２と、第２の不純物半導体層１２１と接する第２の電極１２３を形成する。なお、リフトオフ法などを適用して、開口部が設けられたパッシベーション層１２４を形成しても良い。
【０１７５】
この点、本実施の形態では、エピタキシャル成長技術を利用して単結晶半導体層の厚膜化を図っており、第１の単結晶半導体層１２５と第２の単結晶半導体層１１４を合わせて８００ｎｍ以上の厚さとしている。このため、単結晶半導体層において十分なキャリアを発生させることが可能であり、光電変換効率を向上することができる。
【０１７６】
以上、本実施の形態に示すエピタキシャル成長技術を用いることにより、光電変換層として機能する８００ｎｍ以上、好ましくは１０００ｎｍ以上の単結晶半導体層を得ることができる。これにより、バルクの単結晶半導体基板を用いる場合と比較して、単結晶半導体の消費量を抑えることができる。なお、従来では、光電変換装置を支持する構造体部分も単結晶半導体で形成していたが、単結晶半導体基板を薄片化した単結晶半導体層を用いることで、単結晶半導体の消費量を大幅に低減することができる。また、単結晶半導体層を分離した後の単結晶半導体基板は繰り返し利用することができるため、資源を有効に活用することができる。
【０１７７】
さらに、本実施の形態では、結晶性の高い（水素濃度が低い、水素含有量が小さい）第１の半導体層と、結晶性の低い（水素濃度が高い、水素含有量が大きい）第２の半導体層との積層構造を用いて第２の単結晶半導体層を形成している。これにより、第２の単結晶半導体層を厚く形成する場合であっても、第２の単結晶半導体層の剥離を防止することができる。つまり、第２の半導体層を十分に厚くして生産性を向上しつつ、第２の半導体層の厚膜化に起因する剥離を防止することができるため、必要な厚さを有する光電変換層を、効率的に、歩留まり良く、必要最小限の材料のみを用いて形成することができる。
【０１７８】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【実施例１】
【０１７９】
本実施例では、単結晶半導体基板とベース基板との接合界面において不良の数を測定した結果について説明する。
【０１８０】
本実施例では、単結晶半導体基板として単結晶シリコン基板を用意し、当該単結晶シリコン基板上に、ラジカル処理により第１の酸化シリコン膜（以下、ラジカル酸化膜とも記す）を約１０ｎｍ形成した後水素イオンを照射して脆化領域を形成した。次に、第１の酸化シリコン膜上に、ＴＥＯＳおよびＯ２を用い第２の酸化シリコン膜を１００ｎｍ形成した。次に、第２の酸化シリコン膜上に窒化酸化シリコン膜を５０ｎｍ形成した。また、ガラス基板を用意し、窒化酸化シリコン膜とガラス基板を接合させ、脆化領域を境として分離することにより、ガラス基板上に窒化酸化シリコン膜及び第１及び第２の酸化シリコン膜を介して単結晶シリコン層を形成した。
【０１８１】
次に、単結晶シリコン基板上に、ヒドロキシラジカルを含むオゾン水による処理により第１の酸化シリコン膜（以下、ヒドロ酸化膜とも記す）を数ｎｍ形成した後、水素イオンを照射した。次に、第１の酸化シリコン膜上に、ＴＥＯＳ及びＯ２を用い、第２の酸化シリコン膜を１００ｎｍ形成した。次に、第２の酸化シリコン膜上に窒化酸化シリコン膜を５０ｎｍ形成した。また、ガラス基板を用意し、窒化酸化シリコン膜とガラス基板を接合させ、脆化領域を境として分離することにより、ガラス基板上に窒化酸化シリコン膜及び第１及び第２の酸化シリコン膜を介して単結晶シリコン層を形成した。
【０１８２】
その後、ガラス基板上に設けられた単結晶シリコン層をゴミ検査機（日立電子エンジニアリング株式会社製、ガラス基板表面検査装置ＧＩ−４６００）で観察した。
【０１８３】
単結晶半導体基板にヒドロ酸化膜を形成して、ＴＥＯＳ膜、窒化シリコン膜を形成した場合は、８６個の欠陥が検出されたのに対し、単結晶シリコン基板にラジカル酸化膜を形成して、ＴＥＯＳ膜、窒化シリコン膜を形成した場合は、２２個しか欠陥が検出されなかった。
【０１８４】
ヒドロ酸化膜は、数ｎｍ程度の薄さの酸化膜が形成できるものの、膜質や膜厚を均一に形成することが困難である。したがって、水素イオンを照射した際に、膜の表面が荒れてしまったものと考えられる。膜の表面が荒れたヒドロ酸化膜上に酸化シリコン膜及び窒化酸化シリコン膜を形成することにより、窒化酸化シリコン膜の表面の凹凸がさらに大きくなってしまい、窒化酸化シリコン膜の表面凹凸を反映して、ベース基板との貼り合わせ面内において欠陥が複数生じたものと考えられる。これに対して、ラジカル酸化膜は、膜質や膜厚を均一に形成することができる。したがって、水素イオンを照射した際に、膜の表面が荒れてしまうことを抑制できたものと考えられる。したがって、ラジカル酸化膜の上に形成された酸化シリコン膜及び窒化酸化シリコン膜は、ラジカル酸化膜の表面凹凸の影響を受けにくく、平坦に形成することができ、ベース基板との貼り合わせ面内において欠陥が生じることを抑制できたと考えられる。
【符号の説明】
【０１８５】
１００    単結晶半導体基板
１０２    絶縁膜
１０３    イオン
１０４    脆化領域
１０５    絶縁膜
１０５ａ  絶縁膜
１０５ｂ  絶縁膜
１１０    ベース基板
１１１    窒素含有層
１１２    単結晶半導体層
１１３Ａ  半導体層
１１３Ｂ  半導体層
１１４    単結晶半導体層
１１４Ａ  下層領域
１１４Ｂ  上層領域
１１５    不純物半導体層
１１６    導電層
１１７    絶縁層
１１８    不純物半導体層
１１９Ａ  半導体層
１１９Ｂ  半導体層
１２０    単結晶半導体基板
１２１    不純物半導体層
１２１Ａ  下層領域
１２１Ｂ  上層領域
１２２    補助電極
１２３    電極
１２４    パッシベーション層
１２５    単結晶半導体層
１３０    ユニットセル
１３１    領域
１３２    領域
１３３    ゲート絶縁層
１３４    ゲート電極層
１３５    絶縁層
１３６    導電層
１５０    光電変換装置
２００    プラズマ処理室
２０１    プラズマ処理室
２０２    プラズマ処理室
２０３    ロードロック室
２０４    共通室
２１０    排気口
２１１    ステージ
２１２    ガス供給部
２１３    マイクロ波発生部
２１４    アンテナ
２１５    同軸導波管
２１６    誘電体板
２１８    シャワープレート
２１９    温度制御部
【図１】
2010109356.tif 000003
【図２】
2010109356.tif 000004
【図３】
2010109356.tif 000005
【図４】
2010109356.tif 000006
【図５】
2010109356.tif 000007
【図６】
2010109356.tif 000008
【図７】
2010109356.tif 000009
【図８】
2010109356.tif 000010
【図９】
2010109356.tif 000011
【図１０】
2010109356.tif 000012
【図１１】
2010109356.tif 000013
【図１２】
2010109356.tif 000014
【図１３】
2010109356.tif 000015