(57)【要約】【課題】高コスト化を招いたり、動画応答性を損なったりすることなく、高階調の表示輝度を上げる。【解決手段】花火や宇宙のような画表示、即ち低階調の背景中の一部に高階調が表示されているような画表示のときに、高階調の表示部分で書込みトランジスタによる信号書込み時間を他の表示部分よりも短くする。信号書込み時間が短くなると、信号書込み期間の終了時における駆動トランジスタのゲート−ソース間電圧Ｖｇｓが高くなり（Ｖｇｓ１→Ｖｇｓ２）、その分だけ有機ＥＬ素子に流れる電流値が増加する。結果として、有機ＥＬ素子の発光輝度を上げることができる。【選択図】図１６
2010145445.tif 000002
【特許請求の範囲】
【請求項１】
映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子の発光駆動を行なう駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続された保持容量とを有し、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記駆動トランジスタのゲート電圧が変化する画素回路が複数配置された画素アレイ部を備え、
前記書込みトランジスタによって前記映像信号を書き込む信号書込み時間が前記画素アレイ部内で複数存在する
表示装置。
【請求項２】
前記信号書込み時間は表示する画像の階調に応じて変化する
請求項１記載の表示装置。
【請求項３】
信号書込み時間は、あらかじめ定められた基準階調よりも高い階調の表示部分において当該基準階調よりも低い階調の表示部分よりも短い
請求項２記載の表示装置。
【請求項４】
前記画素回路は、前記電気光学素子を複数有し、当該複数の電気光学素子に対応して前記駆動トランジスタおよび前記保持容量からなる回路を複数有するとともに、当該複数の回路に対して前記書込みトランジスタが１つ以上設けられており、
前記複数の電気光学素子のうちの少なくとも１つが欠陥化している画素回路における前記信号書込み時間は、欠陥化している電気光学素子を含まない正常な画素回路における前記信号書込み時間よりも短い
請求項２記載の表示装置。
【請求項５】
前記書込みトランジスタに与える書込み走査信号のパルス幅によって前記信号書込み時間を変える
請求項３または請求項４記載の表示装置。
【請求項６】
前記映像信号の基準電位からの遷移タイミングの位相を遅くすることによって前記信号書込み時間を変える
請求項３または請求項４記載の表示装置。
【請求項７】
前記複数の電気光学素子のうちの少なくとも１つが欠陥化している画素回路を第１画素回路、当該第１画素回路の周辺の画素回路を第２画素回路、当該第２画素回路の周辺の画素回路を第３画素回路とするとき、
前記第２画素回路における前記信号書込み時間は、前記第１画素回路における前記信号書込み時間よりも長く、前記第３画素回路における前記信号書込み時間よりも短い
請求項４記載の表示装置。
【請求項８】
前記書込みトランジスタは、それぞれパルス幅が異なる書込み走査信号が与えられる互いに並列に接続された複数のトランジスタからなり、
前記複数のトランジスタのうち、前記書込み走査信号のパルス幅が広いトランジスタを前記画素回路から電気的に切り離すことによって前記信号書込み時間を短くする
請求項４記載の表示装置。
【請求項９】
前記複数のトランジスタの少なくとも１つのソース電極またはドレイン電極は、コンタクト部を介してゲート電極の金属配線層と電気的に接続されている
請求項８記載の表示装置。
【請求項１０】
前記金属配線層上には絶縁膜が存在し、前記電気光学素子のアノード電極が存在しない
請求項９記載の表示装置。
【請求項１１】
前記画素回路は、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって前記駆動トランジスタの移動度を補正する移動度補正処理の機能を有する
請求項１記載の表示装置。
【請求項１２】
映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子の発光駆動を行なう駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続された保持容量とを有し、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記駆動トランジスタのゲート電圧が変化する画素回路が複数配置された表示装置の駆動に当たって、
前記書込みトランジスタによって前記映像信号を書き込む信号書込み時間を表示する画像の階調に応じて変える
表示装置の駆動方法。
【請求項１３】
映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子の発光駆動を行なう駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続された保持容量とを有し、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記駆動トランジスタのゲート電圧が変化する画素回路が複数配置された画素アレイ部を備え、
前記書込みトランジスタによって前記映像信号を書き込む信号書込み時間が前記画素アレイ部内で複数存在する
表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状に２次元配置された平面型（フラットパネル型）表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（以下、「画素回路」と記述する場合もある）が行列状に２次元配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子が知られている。
【０００３】
この有機ＥＬ素子を画素の発光素子として用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の光源を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
アクティブマトリクス方式の有機ＥＬ表示装置において、画素（画素回路）は、有機ＥＬ素子の駆動回路として、少なくとも駆動トランジスタ、書込みトランジスタおよび保持容量からなる回路構成のものを用いている（例えば、特許文献１参照）。この画素回路において、書込みトランジスタは、映像信号をサンプリングして画素内に書き込む。保持容量は、書込みトランジスタによって書き込まれた映像信号を保持する。駆動トランジスタは、保持容量に保持された映像信号に応じた電流を有機ＥＬ素子に流すことによって当該有機ＥＬ素子を発光駆動する。
【０００７】
【特許文献１】特開２００７−３１０３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、先述したように有機ＥＬ素子は自発光素子である。したがって、有機ＥＬ素子を画素の発光素子として用いた表示パネルのコントラストは非常に高く、理論的には無限大である。この特性をより活かすために、低階調を背景として当該背景中の一部に高階調が表示されているような画表示、一例として花火や宇宙のような画表示のときに、高階調の表示輝度をより高く設定することでより高画質を得ることができる。
【０００９】
このように、高画質化を目的として高階調の表示輝度を上げるには、映像信号の信号電圧を上げたり、画素の発光／非発光の割合であるデューティを制御することによって有機ＥＬ素子の発光時間を延ばしたりするなどの手法を採ることが必要になる。
【００１０】
ここで、映像信号の信号電圧を上げるということは、当該信号電圧を通常の画素における白表示時の信号電圧よりも高く設定するということである。したがって、映像信号の信号電圧を上げる手法を採る場合には、当該映像信号の供給源である信号ドライバの耐圧を増加させる必要がある。そして、信号ドライバの耐圧を増加させるには、低耐圧の回路素子に比べて高価な高耐圧の回路素子を用いることになるために信号ドライバの価格が高くなる。その結果、表示装置全体の高コスト化を招く。
【００１１】
一方、デューティ制御によって有機ＥＬ素子の発光時間を延ばして高階調の表示輝度を上げる手法を採る場合は、静止画の場合には問題とならないが、動画の場合には動画表示に対して動画応答性を損なってしまう懸念がある。このような理由から、高コスト化を招いたり、動画応答性を損なったりすることなく、表示輝度を上げることが望まれる。
【００１２】
以上では、画素の発光素子（電気光学素子）が有機ＥＬ素子の場合を例に挙げて従来の問題点を述べたが、当該問題点については、有機ＥＬ素子の場合に限らず、自発光素子の電気光学素子全般に対して言えることである。
【００１３】
そこで、本発明は、高コスト化を招いたり、動画応答性を損なったりすることなく、表示輝度を上げることが可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明は、
映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて電気光学素子の発光駆動を行なう駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続された保持容量とを有し、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記駆動トランジスタのゲート電圧が変化する画素回路が複数配置された画素アレイ部を備えた表示装置において、
前記書込みトランジスタによって前記映像信号を書き込む信号書込み時間を前記画素アレイ部内で複数存在させる構成を採っている。
【００１５】
上記構成の表示装置において、駆動トランジスタのゲート電圧のトランジェントとソース電圧のトランジェントとを比較した場合、一般的に、保持容量の容量値が電気光学素子の容量値よりも小さいためにゲート電圧のトランジェントの方が早い。このトランジェントの差により、書込みトランジスタによる映像信号の信号書込み期間において、駆動トランジスタのゲート−ソース間電圧は一旦増加し、ピークに達した後単調減少するという特性をとる。
【００１６】
ここで、信号書込み時間が画素アレイ部内で複数存在するということは、信号書込み時間が異なる画素回路が画素アレイ部内に存在するということである。そして、駆動トランジスタのゲート−ソース間電圧が上記特性をとることで、信号書込み時間が相対的に短い画素回路の方が長い画素回路に比べて、信号書込み期間の終了時における駆動トランジスタのゲート−ソース間電圧が高くなる。
【００１７】
電気光学素子に流れる電流値は、駆動トランジスタのゲート−ソース間電圧によって決まる。したがって、書込みトランジスタによる映像信号の信号書込み時間が相対的に短い画素回路では相対的に長い画素回路に比べて、駆動トランジスタのゲート−ソース間電圧が高くなることで、その高くなった分だけ電気光学素子に流れる電流値が増加するために電気光学素子の発光輝度が上昇する。
【発明の効果】
【００１８】
本発明によれば、映像信号の信号書込み時間を相対的に短くすることで、高コスト化を招いたり、動画応答性を損なったりすることなく、電気光学素子の発光輝度を上げることができる。
【発明を実施するための最良の形態】
【００１９】
以下、発明を実施するための最良の形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．基本例に係る有機ＥＬ表示装置（２Ｔｒの画素構成）
２．実施形態
３．応用例（半滅点対策への応用）
４．変形例
５．適用例（電子機器）
【００２０】
＜１．基本例に係る有機ＥＬ表示装置＞
［システム構成］
図１は、本発明の基本例に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２１】
図１に示すように、本基本例に係る有機ＥＬ表示装置１０は、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部３０の各画素２０を発光駆動する。
【００２２】
画素２０の駆動部は、例えば、書込み走査回路４０および電源供給走査回路５０からなる走査駆動系と、信号出力回路６０からなる信号供給系とからなる構成となっている。本適用例に係る有機ＥＬ表示装置１０の場合には、画素アレイ部３０が形成された表示パネル７０上に信号出力回路６０が設けられているのに対して、書込み走査回路４０および電源供給走査回路５０はそれぞれ、表示パネル（基板）７０の外部に設けられている。
【００２３】
ここで、有機ＥＬ表示装置１０が白黒表示対応の場合は、白黒画像を形成する単位となる１つの画素が画素２０に相当する。一方、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当する。より具体的には、カラー表示用の表示装置では、１つの画素は、例えば、赤色（Ｒ）光を発光する副画素、緑色（Ｇ）光を発光する副画素、青色（Ｂ）光を発光する副画素の３つの副画素から構成される。
【００２４】
ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではない。すなわち、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成するようにすることも可能である。より具体的には、例えば、輝度向上のために白色（Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２５】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。
【００２６】
走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００２７】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０および電源供給走査回路５０についても、表示パネル７０上に実装することができる。
【００２８】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する（線順次走査）。
【００２９】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃと当該第１電源電位Ｖｃｃよりも低い第２電源電位Ｖｓｓで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。この電源電位ＤＳのＶｃｃ／Ｖｓｓの切替えにより、画素２０の発光制御（発光／非発光の制御）が行なわれる。
【００３０】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。ここで、信号出力回路６０から選択的に出力される基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。
【００３１】
信号出力回路６０は、例えば、周知の時分割駆動方式の回路構成を採る。時分割駆動方式は、セレクタ方式とも呼ばれ、信号供給源であるドライバ（図示せず）の１つの出力端に対して複数の信号線を単位（組）として割り当る。そして、この複数の信号線を時分割にて順次選択する一方、その選択した信号線に対してドライバの出力端ごとに時系列で出力される映像信号を時分割で振り分けて供給することによって各信号線を駆動する方式である。
【００３２】
一例として、カラー表示対応の場合を例に挙げると、隣り合うＲ，Ｇ，Ｂの３つの画素列を単位とし、ドライバからは１水平期間内にＲ，Ｇ，Ｂの各映像信号が時系列で信号出力回路６０に入力するようにする。信号出力回路６０は、Ｒ，Ｇ，Ｂの３つの画素列に対応して設けられたセレクタ（選択スイッチ）によって構成され、当該セレクタが時分割にて順次オン動作を行うことで、Ｒ，Ｇ，Ｂの各映像信号を対応する信号線に対して時分割で書き込む。
【００３３】
ここでは、Ｒ，Ｇ，Ｂの３つの画素列（信号線）を単位としたが、これに限られるものではない。そして、この時分割駆動方式（セレクタ方式）を採用することで、時分割数をｘ（ｘは２以上の整数）とすると、ドライバの出力数および当該ドライバと信号出力回路６０、ひいては表示パネル７０との間の配線数を、信号線の本数の１／ｘに削減できる利点がある。
【００３４】
信号出力回路６０から選択的に出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００３５】
（画素回路）
図２は、本基本例に係る有機ＥＬ表示装置１０に用いられる画素（画素回路）２０の具体的な構成例を示す回路図である。
【００３６】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３７】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ（サンプリングトランジスタ）２３および保持容量２４を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３８】
なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。
【００３９】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。
【００４０】
書込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。
【００４１】
駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４２】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。
【００４３】
なお、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
【００４４】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４５】
駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位（以下、「電源電位」と記述する場合もある）ＤＳが第１電源電位Ｖｃｃにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持されている信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４６】
駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃから第２電源電位Ｖｓｓに切り替わったときは、一方の電極がソース電極、他方の電極がドレイン電極となって線形領域で動作する、即ちスイッチングトランジスタとして動作する。そして、駆動トランジスタ２２は、スイッチング動作によって有機ＥＬ素子２１への駆動電流の供給を停止することで、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４７】
このようにして、駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間との割合を制御する（いわゆる、デューティ制御）。このデューティ制御により、１フレーム期間に亘って画素２０が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４８】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃ，Ｖｓｓのうち、第１電源電位Ｖｃｃは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｓｓは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｓｓは、信号電圧Ｖｓｉｇの基準となる基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。
【００４９】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に形成されている。具体的には、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子の内、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。
【００５０】
有機ＥＬ素子２１は、金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。アノード電極２０５は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成されている。
【００５１】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００５２】
駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５と、半導体層２２２のチャネル形成領域２２５の両側のドレイン／ソース領域２２３，２２４とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。
【００５３】
そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成される。しかる後、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることによって表示パネル７０が形成される。
【００５４】
［基本例に係る有機ＥＬ表示装置の回路動作］
次に、本基本例に係る有機ＥＬ表示装置１０の回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。
【００５５】
なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、周知の通り、有機ＥＬ素子２１は等価容量（寄生容量）Ｃｅｌを持っている。したがって、ここでは、等価容量Ｃｅｌについても図示している。
【００５６】
図４のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖｏｆｓ／Ｖｓｉｇ）、駆動トランジスタ２２のゲート電圧Ｖｇおよびソース電圧Ｖｓの変化を示している。
【００５７】
〔前フレームの発光期間〕
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃにあり、また、書込みトランジスタ２３が非導通状態にある。
【００５８】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【００５９】
〔閾値補正準備期間〕
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃから第２電源電位（以下、「低電位」と記述する）Ｖｓｓに切り替わる。低電位Ｖｓｓは、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い電位である。
【００６０】
ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｓｓをＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電圧Ｖｓが低電位Ｖｓｓにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となる。したがって、有機ＥＬ素子２１は消光する。
【００６１】
次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電圧Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｓｓにある。
【００６２】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓとなる。ここで、Ｖｏｆｓ−Ｖｓｓが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈなる電位関係に設定する必要がある。
【００６３】
このように、駆動トランジスタ２２のゲート電圧Ｖｇを基準電位Ｖｏｆｓに、ソース電圧Ｖｓを低電位Ｖｓｓにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前段階の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｓｓは、駆動トランジスタ２２のゲート電圧Ｖｇおよびソース電圧Ｖｓの各初期化電位となる。
【００６４】
〔閾値補正期間〕
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｓｓから高電位Ｖｃｃに切り替わると、駆動トランジスタ２２のゲート電圧Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電圧Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ２２のソース電圧Ｖｓが上昇を開始する。
【００６５】
ここでは、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準とし、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電圧Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量２４に保持される。
【００６６】
なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにする必要がある。そのために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。
【００６７】
次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。
【００６８】
〔信号書込み＆移動度補正期間〕
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングし、当該信号電圧Ｖｓｉｇを画素２０内に書き込む。
【００６９】
この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電圧Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧とキャンセルされる。この閾値キャンセルの原理の詳細については後述する。
【００７０】
このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の等価容量Ｃｅｌに流れ込む。このドレイン−ソース間電流Ｉｄｓにより、有機ＥＬ素子２１の等価容量Ｃｅｌの充電が開始される。
【００７１】
この等価容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電圧Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。ここに、移動度μとは、駆動トランジスタ２２のチャネルを構成する半導体薄膜の電子移動度である。
【００７２】
ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率が１（理想値）であると仮定する。この信号電圧Ｖｓｉｇに対する保持電圧Ｖｇｓの比率を書込みゲインと呼ぶ場合もある。すると、駆動トランジスタ２２のソース電圧ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。
【００７３】
すなわち、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように作用する。換言すれば、ソース電圧Ｖｓの上昇分ΔＶは、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００７４】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この移動度μに対する依存性を打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。
【００７５】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。
【００７６】
また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
【００７７】
〔発光期間〕
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７８】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることによって、駆動トランジスタ２２のソース電圧Ｖｓの変動に連動して（追従して）ゲート電圧Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電圧Ｖｇがソース電圧Ｖｓの変動に連動して変動する動作を、本明細書では保持容量２４によるブートストラップ動作と呼ぶこととする。
【００７９】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、当該ドレイン−ソース間電流Ｉｄｓに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００８０】
そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電圧Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電圧Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電圧Ｖｇも連動して上昇する。
【００８１】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電圧Ｖｇの上昇量はソース電圧Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。
【００８２】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。
【００８３】
なお、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回実行する、いわゆる分割閾値補正を行う駆動法を採ることも可能である。
【００８４】
この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。その結果、閾値補正処理を確実に行うことができる。
【００８５】
（閾値キャンセルの原理）
ここで、駆動トランジスタ２２の閾値補正（即ち、閾値キャンセル）の原理について説明する。閾値補正処理は、先述したように、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準として当該電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって、駆動トランジスタ２２のソース電圧Ｖｓを変化させる処理である。
【００８６】
駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。定電流源として動作することで、有機ＥＬ素子２１に対して駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００８７】
図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。
【００８８】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。
【００８９】
これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００９０】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
【００９１】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００９２】
（移動度補正の原理）
続いて、駆動トランジスタ２２の移動度補正の原理について説明する。移動度補正処理は、先述したように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた補正量ΔＶで駆動トランジスタ２２のゲート−ソース間の電位差に負帰還をかける処理である。この移動度補正処理により、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。
【００９３】
図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００９４】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに対して同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、移動度μの補正を何ら行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
【００９５】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが相対的に大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μが相対的に大きな画素Ａの帰還量ΔＶ１は、移動度μが相対的に小さな画素Ｂの帰還量ΔＶ２に比べて大きい。
【００９６】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。
【００９７】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
【００９８】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。
【００９９】
したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。
【０１００】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。
【０１０１】
図９において、（Ａ）は閾値補正処理および移動度補正処理を共に行わない場合、（Ｂ）は移動度補正処理を行わず、閾値補正処理のみを行った場合、（Ｃ）は閾値補正処理および移動度補正処理を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正処理および移動度補正処理を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【０１０２】
これに対して、閾値補正処理のみを行った場合は、図９（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正処理および移動度補正処理を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【０１０３】
また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
【０１０４】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電圧Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
【０１０５】
＜２．実施形態＞
以上説明した有機ＥＬ表示装置１０において、有機ＥＬ素子２１が自発光素子であるために、表示パネル７０のコントラストは非常に高い。したがって、前にも述べたように、低階調を背景として当該背景中の一部に高階調が表示されているような画表示のときに、高階調の表示輝度をより高く設定することでより高画質を得ることができる。ここで、高階調とは、あらかじめ定められた基準階調よりも高い階調を言う。また、低階調の背景中に一部高階調が表示されているような画表示としては、一例として、花火や宇宙のような画表示が挙げられる。
【０１０６】
本実施形態では、同じレベルの映像信号の信号電圧Ｖｓｉｇの入力に対して、画素の発光輝度（表示輝度）を調整できるようにするために、書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込み時間を画素アレイ部３０内で複数存在させる構成を採っている。ここで、信号書込み時間が画素アレイ部内で複数存在するということは、信号書込み時間が異なる画素回路が画素アレイ部３０内に存在するということである。
【０１０７】
一例として、低階調を背景中の一部に高階調が表示されているような画表示のときに、高階調の表示部分の画素（画素回路）について、信号書込み時間を他の表示部分（基準階調よりも低い階調の表示部分）の画素回路よりも短くする場合を考える。
【０１０８】
ここで、書込みトランジスタ２３による映像信号の信号書込み期間において、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは一旦増加し、ピークに達した後単調減少するという特性をとる（その詳細については後述する）。このような特性の下では、信号書込み時間が短くなることで、信号書込み期間の終了時における駆動トランジスタのゲート−ソース間電圧Ｖｇｓが高くなる。
【０１０９】
そして、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが高くなった分だけ有機ＥＬ素子２１に流れる電流値が増加する。その結果、有機ＥＬ素子２１の発光輝度が上昇する。すなわち、書込みトランジスタ２３による信号電圧Ｖｓｉｇの信号書込み時間を短くすることで、有機ＥＬ素子２１の発光輝度を上げることができる。
【０１１０】
したがって、花火や宇宙のような画表示、即ち低階調の背景中に一部高階調が表示されているような画表示のときに、高階調の表示部分の信号書込み時間を他の表示部分よりも短くすることで、高階調の表示部分の表示輝度をより高く設定することができる。その結果、表示する画像の高画質化を図ることができる。
【０１１１】
以下に、書込みトランジスタ２３による信号電圧Ｖｓｉｇの信号書込み時間を画素アレイ部３０内で複数存在させるために、特定の表示部分の画素回路における信号書込み時間を相対的に短くする具体的な実施例について説明する。特定の表示部分としては、一例として、低階調の背景中に一部高階調が表示されているような画表示のときの高階調の表示部分が挙げられる。
【０１１２】
信号書込み時間を短くする方法としては、先述した回路動作の場合を例に採ると、書込みトランジスタ２３をオン（導通）／オフ（非導通）制御する書込み走査信号（走査線３１の電位）ＷＳのパルス幅を狭くする方法が挙げられる。他に、信号線３３上における映像信号の信号電圧Ｖｓｉｇの遷移タイミングの位相、本例では立ち上がり位相を遅くする方法が挙げられる。これらの方法について、以下に具体的に説明する。
【０１１３】
（実施例１）
先ず、実施例１として、書込み走査信号ＷＳのパルス幅を狭くする方法について説明する。一般的に、書込み走査信号ＷＳのパルス幅を狭くするには、図１に示す書込み走査回路４０において、書込み走査信号ＷＳのパルス幅を決めるイネーブル信号ｅｎのパルス幅を変化させる方法が採られる。
【０１１４】
図１０は、書込み走査回路４０の回路構成の一例を示すブロック図である。図１０に示すように、本例に係る書込み走査回路４０は、シフトレジスタ部４１、論理回路部４２および出力部４３によって構成されている。
【０１１５】
シフトレジスタ部４１は、シフトレジスタ（ＳＲ）の単位回路であるシフト段（転送段）４１−１，４１−２，…が画素アレイ部３０の画素行に対応した数だけ縦続接続されている。シフト段４１−１，４１−２，…の各々には互いに逆相のクロックパルスｃｋ，ｘｃｋが与えられる。そして、シフトレジスタ部４１は、クロックパルスｃｋ，ｘｃｋに同期してスタートパルスｓｐを順にシフト（転送）することにより、シフト段４１−１，４１−２，…の各々からシフトパルスを出力する。
【０１１６】
論理回路部４２は、画素アレイ部３０の画素行に対応した数の３入力ＡＮＤ回路４２−１，４２−２，…によって構成されている。ＡＮＤ回路４２−１，４２−２，…は、シフトレジスタ部４１における隣り合う２つのシフト段、即ちシフト段４１−１と４１−２、４１−２と４１−３、…の各々から出力されるシフトパルスを２入力とし、イネーブル信号ｅｎを残りの１入力としている。イネーブル信号ｅｎは、図示せぬタイミング発生部から入力される。
【０１１７】
イネーブル信号ｅｎはそのパルス幅によって最終的に得られる書込み走査信号ＷＳのパルス幅を決める。このイネーブル信号ｅｎのパルス幅として複数、例えば２つのパルス幅ｔ１，ｔ２（ｔ１＞ｔ２）を用意する。通常の画表示のときはパルス幅ｔ１のイネーブル信号ｅｎを入力する。そして、特定の表示部分、例えば低階調の背景中に一部高階調が表示されているような画表示のときの高階調の表示部分ではパルス幅ｔ２のイネーブル信号ｅｎを入力する。
【０１１８】
出力部４３は、画素アレイ部３０の画素行に対応した数のバッファ４３−１，４３−２，…によって構成されている。バッファ４３−１，４３−２，…の各々は、シフトレジスタ部４１の各シフト段から出力され、ＡＮＤ回路４２−１，４２−２，…においてイネーブル信号ｅｎによってパルス幅が決められたシフトパルスを書込み走査信号ＷＳ１，ＷＳ２，…として出力する。
【０１１９】
図１１に、クロックパルスｃｋ、スタートパルスｓｐ、シフトパルスａ，ｂ，…，ｃ，ｄ、イネーブル信号ｅｎ、バッファ４３−１，４３−２，…およびバッファ４３−１，４３−ｉの出力ｅ，ｆのタイミング関係を示す。図１１には、信号線電位（Ｖｓｉｇ／Ｖｏｆｓ）についても示している。
【０１２０】
ここでは、ｉ行目の書込み走査信号ＷＳｉのパルス幅を狭くする場合を例に挙げて示している。ｉ行目の書込み走査信号ＷＳｉのパルス幅を狭くためには、ｉ行目の走査タイミングでアクティブ状態になるイネーブル信号ｅｎ（ｉ）のパルス幅を、他の行のパルス幅ｔ１よりも狭いパルス幅ｔ２に設定する。すなわち、ｉ行目の走査タイミングでパルス幅ｔ２のイネーブル信号ｅｎ（ｉ）を、先述したタイミング発生部から本書込み走査回路４０に入力する。
【０１２１】
このイネーブル信号ｅｎ（ｉ）のパルス幅ｔ２によってｉ行目の書込み走査信号ＷＳｉのパルス幅が決められる。その結果、ｉ行目の書込み走査信号ＷＳｉのパルス幅が他の行のパルス幅ｔ１よりも狭いパルス幅ｔ２になる。このｉ行目の書込み走査信号ＷＳｉは、ｉ行目の画素行の各画素回路における書込みトランジスタ２３を導通状態にする。したがって、書込み走査信号ＷＳｉのパルス幅がパルス幅ｔ２であることで、ｉ行目の画素行では信号書込み時間が時間ｔ１から時間ｔ２に短縮される。
【０１２２】
（実施例２）
続いて、実施例２として、信号線３３上における映像信号の信号電圧Ｖｓｉｇの立ち上がり位相を遅くする方法について説明する。信号線３３には、図１に示す信号出力回路６０から映像信号の信号電圧Ｖｓｉｇと基準電位Ｖｏｆｓとが選択的に出力される。
【０１２３】
図１２に、信号出力回路６０におけるｊ列目の画素列に対応する回路部分（以下、「信号供給部」と記述する）の構成の一例を示す。図１２に示すように、信号供給部６１は、セレクタ６１１および２つのスイッチ６１２，６１３によって構成されている。
【０１２４】
セレクタ６１１は、パルス幅が異なる複数、例えば２つの制御パルスＡ，Ｂを入力としており、後述するパルス選択信号ＳＥＬに基づいていずれか一方を選択する。ここでは、制御パルスＢは、制御パルスＡよりもパルス幅が狭い。このセレクタ６１１によって選択された制御パルスＡ／Ｂはスイッチ６１２に与えられる。
【０１２５】
スイッチ６１２は、制御パルスＡ／Ｂに応答してオン（閉）状態になることで、パネル外部から入力される映像信号の信号電圧Ｖｓｉｇを選択的にｊ列目の信号線３３−ｊに出力する。スイッチ６１３は、制御パルスＣに応答してオン状態になることで、基準電位Ｖｏｆｓを選択的にｊ列目の信号線３３−ｊに出力する。
【０１２６】
図１３に、制御パルスＡ，Ｂ，Ｃおよび信号線電位（Ｖｓｉｇ／Ｖｏｆｓ）のタイミング関係を示す。図１３のタイミング波形図に示すように、制御パルスＡ，Ｂは、立ち下がりタイミングが同じになっている。制御パルスＡ，Ｂのパルス幅はＡ＞Ｂの関係にある。したがって、制御パルスＡの立ち上がりタイミングに対して制御パルスＢの立ち上がりタイミングが遅くなっている。すなわち、制御パルスＢの立ち上がり位相が制御パルスＡの立ち上がり位相よりも遅い。制御パルスＣは、制御パルスＡ，Ｂのアクティブ期間とオーバーラップしない期間でアクティブ状態になる。
【０１２７】
セレクタ６１１は、通常の画表示の際には制御パルスＡを選択する。これにより、信号線３３−ｊには信号供給部６１から、制御パルスＡの立ち上がりタイミングで映像信号の信号電圧Ｖｓｉｇの供給が開始される。また、制御パルスＡの非アクティブ期間では、制御パルスＣに応答して基準電位Ｖｏｆｓが信号線３３−ｊに供給される。
【０１２８】
一方、特定の表示部分、例えば低階調の背景中に一部高階調が表示されているような画表示のときの高階調の表示部分でセレクタ６１１にパルス選択信号ＳＥＬが与えられることで、セレクタ６１１は制御パルスＡに代えて制御パルスＢを選択する。これにより、信号線３３−ｊには信号供給部６１から、制御パルスＢの立ち上がりタイミングで信号電圧Ｖｓｉｇの供給が開始される。
【０１２９】
ここで、制御パルスＢの立ち上がり位相が制御パルスＡの立ち上がり位相よりも遅い。したがって、信号供給部６１から信号線３３−ｊに信号電圧Ｖｓｉｇの供給が開始されるタイミングが、制御パルスＡの選択時よりも制御パルスＢの選択時の方が時間αだけ遅くなる。これは、信号線３３上における信号電圧Ｖｓｉｇの立ち上がり位相が時間αだけ遅くなっていることを意味する。そして、信号電圧Ｖｓｉｇの立ち上がり位相が遅くなることで、その遅くなった時間αの分だけ信号書込み時間が短くなる。
【０１３０】
なお、本実施例２では、表示パネル７０上に信号出力回路６０が搭載されている有機ＥＬ表示装置を前提としている。これに対して、図１４に示すように、表示パネル７０の外部に設けられた複数、例えば３個の信号ドライバ８１−１，８１−２，８１−３から直接信号線３３に対して、信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓを入力する構成を採る有機ＥＬ表示装置がある。
【０１３１】
この種の有機ＥＬ表示装置に対して実施例２に係る方法を適用する場合には、図１５に示すように、信号電圧Ｖｓｉｇ用のスイッチ６１２の制御パルスＡのパルス幅を制御することで、実施例２に係る方法を実現することができる。この場合は、制御パルスＡのパルス幅の制御は、信号ドライバ８１−１，８１−２，８１−３個々、即ちドライバ単位で行われることになる。
【０１３２】
（表示輝度が上昇するメカニズム）
次に、先述した回路動作での信号書込み＋移動度補正期間（以下、「信号書込み期間または信号書込み時間」と記述する）を短くすることで、表示輝度が上昇するメカニズムについて説明する。
【０１３３】
図１６に、先述した回路動作を前提とした場合における信号書込み期間での駆動トランジスタ２２のゲート電圧Ｖｇ、ソース電圧Ｖｓおよびゲート−ソース間電圧Ｖｇｓの変化を示す。
【０１３４】
信号書込み期間において、映像信号の信号電圧Ｖｓｉｇは、書込みトランジスタ２３によるサンプリング（書込み）動作によって保持容量２４に入力される。また、先述したように、信号書込み処理と同時に（並行して）移動度補正処理が実行される。このとき、電源供給線３２から駆動トランジスタ２２を通して電流が流れることで、当該電流によって有機ＥＬ素子２１の等価容量（寄生容量）Ｃｅｌが充電される。
【０１３５】
ここで、駆動トランジスタ２２のゲート電圧Ｖｇのトランジェントとソース電圧Ｖｓのトランジェントとを比較した場合、ゲート電圧Ｖｇのトランジェントの方がソース電圧Ｖｓのトランジェントよりも早い。その理由は次の通りである。
【０１３６】
すなわち、保持容量２４の容量値Ｃｃｓは、有機ＥＬ素子２１の等価容量の容量値Ｃｅｌよりも小さい（Ｃｃｓ＜Ｃｅｌ）。さらに、前にも述べたように、駆動トランジスタ２２が飽和領域で動作し、書込みトランジスタ２３が線形領域で動作する。したがって、一般的に、書込みトランジスタ２３のオン抵抗の方が駆動トランジスタ２２のオン抵抗よりも小さい。
【０１３７】
そして、書込みトランジスタ２３を通して駆動トランジスタ２２のゲート電極に電流が流れ込む経路の時定数は、書込みトランジスタ２３のオン抵抗と保持容量２４の容量値Ｃｃｓとで決まる。また、駆動トランジスタ２２を通してそのソース電極に電流が流れ込む経路の時定数は、駆動トランジスタ２２のオン抵抗と有機ＥＬ素子２１の容量値Ｃｅｌとで決まる。したがって、駆動トランジスタ２２のゲート電圧Ｖｇのトランジェントの方がソース電圧Ｖｓのトランジェントよりも早くなる。
【０１３８】
このように、駆動トランジスタ２２のゲート電圧Ｖｇとソース電圧Ｖｓとでそのトランジェントに差があることで、図１６に特に実線で示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは一旦増加し、ピークに達した後単調減少するという特性をとる。因みに、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓがピークとなるときは駆動トランジスタ２２のゲート電圧Ｖｇの変化量とソース電圧Ｖｓの変化量とが一致したときである。
【０１３９】
また、移動度μのばらつきは移動度補正処理によって時間の経過と共に減少してゆき、駆動トランジスタ２２のゲート電圧Ｖｇが信号電圧Ｖｓｉｇとなる。そして、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓがピークになった後一定期間経過後に移動度μのばらつきの補正が完了する。
【０１４０】
ここで、信号書込み時間を時間ｔ１から当該時間ｔ１よりも短い時間ｔ２に切り替えたとすると、図１６から明らかなように、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｇｓ１からＶｇｓ２へ増加する。有機ＥＬ素子２１に流れる電流値は、先述した式（１）から明らかなように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓで決まる。したがって、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓの増加することで、有機ＥＬ素子２１に流れる電流値が増加する。その結果、信号書込み期間を短くすることで、有機ＥＬ素子２１の発光輝度が上昇することになる。
【０１４１】
このように、信号書込み時間を時間ｔ１から時間ｔ２へ短くしたときは、移動度補正時間も短くなってしまう。そのために、白ラスターのような画像に対してはムラやスジといった移動度μのばらつきに起因する画質不良が視認される懸念がある。しかしながら、低階調を背景として当該背景中の一部に高階調が表示されているような画表示のときはラスター発光領域が少なく、図１６に示すように、信号書込み時間を短くしてもムラやスジといった移動度μのばらつきに起因する画質不良は視認されない。
【０１４２】
以上説明したことから明らかなように、一例として、花火や宇宙のような画表示のときに、高階調の表示部分で信号書込み時間を他の表示部分よりも短くすることで、高階調の表示輝度をより高く設定することができる。これにより、信号ドライバの耐圧の増加に伴う当該信号ドライバのコスト上昇を招いたり、動画応答性を損なったりすることなく、書込みトランジスタ２３のオン電圧を下げて当該書込みトランジスタ２３のオン抵抗を上げるだけの簡単な制御で画質の向上を図ることができる。
【０１４３】
ここで、低階調を背景として当該背景中の一部に高階調が表示されているような画表示において、高階調の表示部分で信号書込み時間を制御するためには、高階調の表示部分を検出する必要がある。
【０１４４】
この高階調の表示部分の検出については、例えば、有機ＥＬ表示装置全体を制御するシステム制御部（図示せず）において、ライン単位で輝度平均値を演算するなどの手法によって実現できる。そして、輝度平均値の演算結果に基づいて検出した高階調の表示部分の表示タイミングで、書込み走査回路４０または信号出力回路６０に対して信号書込み時間を切り換えるためのトリガー信号を与えるようにする。
【０１４５】
実施例１の場合は、高階調の表示部分の表示タイミングで発生されるトリガー信号は、書込み走査回路４０内におけるイネーブル信号ｅｎを発生するタイミング発生部に与えられる。このタイミング発生部は、トリガー信号が与えられると、当該トリガー信号に応答して図１０の論理回路部４２に対してパルス幅ｔ１に代えてパルス幅ｔ２のイネーブル信号ｅｎを供給する。
【０１４６】
一方、実施例２の場合は、高階調の表示部分の表示タイミングで発生されるトリガー信号は、図１２のセレクタ６１１に対してそのパルス選択信号ＳＥＬとして与えられる。セレクタ６１１は、パルス選択信号ＳＥＬが与えられると、当該パルス選択信号ＳＥＬに応答して制御パルスＡに代えて当該制御パルスＡよりも立ち上がり位相が遅い制御パルスＢを選択してスイッチ６１２に供給する。
【０１４７】
これにより、実施例１および実施例２のいずれの場合にも、図１６に示すように、高階調の表示部分で信号書込み時間を時間ｔ１から時間ｔ２に切り替えることができる。
【０１４８】
なお、信号書込み時間を時間ｔ１から時間ｔ２に切り替えるときの当該時間ｔ２の時間として、画素アレイ部３０内に複数存在しても良い。画素アレイ部３０内に時間ｔ２を複数持つことで、当該時間ｔ２を表示する画像に応じて多段階に切り替えことが可能になる。これにより、信号書込み時間として、表示する画像に対応した最適な時間を設定可能になる。
【０１４９】
一例として、図１７に示すように、表示パネル７０の下部で比較的ムラが視認され易い低階調の画像が存在する画表示を考える。このとき、低階調を背景として当該背景中の一部に高階調が表示されている表示パネル７０の上部では、先述したように、信号書込み時間を時間ｔ１から時間ｔ２に切り替える。これにより、表示パネル７０の上部において、高階調の表示輝度をより高く設定することができる。
【０１５０】
一方、低階調が存在する表示パネル７０の下部では、信号書込み時間として、表示パネル７０の上部での時間ｔ２よりも長い時間を設定する。これにより、比較的ムラが視認され易い低階調が存在する画像においても、画質不良を視認されることがなくなる。その結果、低階調を背景として当該背景中の一部に高階調が表示されている画像や、比較的ムラが視認され易い低階調の画像などが混在する表示画面全体に亘って高画質化を図ることができる。
【０１５１】
＜３．応用例＞
ところで、有機ＥＬ素子２１は、前にも述べたように、アノード電極とカソード電極との間に、発光層を含む有機膜を挟持した構造となっている。このような構造の有機ＥＬ素子２１を画素２０の発光素子として用いた有機ＥＬ表示装置において、当該有機ＥＬ素子２１を形成する工程で異物が混入すると、画素２０の輝度欠陥が発生する。
【０１５２】
具体的には、図２に示す画素回路において、製造工程で混入する異物が原因となって有機ＥＬ素子２１のアノード電極-カソード電極の電極間ショート等が引き起こされる場合がある。この有機ＥＬ素子２１の電極間ショートにより、有機ＥＬ素子２１が発光しなくなるいわゆる滅点と呼称される輝度欠陥が発生する。
【０１５３】
この異物混入に起因する輝度欠陥に対する対策として、例えば、１つの副画素（画素２０に相当）内に有機ＥＬ素子を含む画素構成素子を複数組設ける技術が用いられている。この技術によれば、いずれかの組の有機ＥＬ素子がショート等で欠陥化しても、他の組の有機ＥＬ素子が正常に発光することで、画素２０の滅点化を防ぐことができる。これにより、有機ＥＬ表示装置の高歩留化を図ることができる。
【０１５４】
（応用例１）
図１８は、１つの画素内に有機ＥＬ素子を含む画素構成素子を複数組設ける構成を採る場合の応用例１に係る画素の回路構成を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。
【０１５５】
本応用例１に係る画素２０Ａは、１つの画素内に有機ＥＬ素子２１を例えば２個（２１−１，２１−２）有する回路構成となっている。駆動回路側については、２個の有機ＥＬ素子２１−１，２１−２に対して書込みトランジスタ２３が１個共通に設けられ、駆動トランジスタ２２および保持容量２４については２個ずつ設けられている。
【０１５６】
具体的には、駆動トランジスタ２２−１のソース電極には有機ＥＬ素子２１−１が接続され、駆動トランジスタ２２−２のソース電極には有機ＥＬ素子２１−２が接続されている。すなわち、駆動トランジスタ２２−１が有機ＥＬ素子２１−１の駆動を担い、駆動トランジスタ２２−２が有機ＥＬ素子２１−２の駆動を担う。
【０１５７】
上記構成の応用例１に係る画素２０Ａにおいて、有機ＥＬ素子２１−１，２１−２のアノード電極は電気的に接続されていないため、一方の有機ＥＬ素子２１−１が異物による電極間ショート等で欠陥化している場合でも、他方の有機ＥＬ素子２１−２が正常に発光する。また、他方の有機ＥＬ素子２１−２が異物による電極間ショート等で欠陥化している場合においても一方の有機ＥＬ素子２１−１が正常に発光する。
【０１５８】
勿論、一方の有機ＥＬ素子２１−１が異物による電極間ショート等で欠陥化している場合には当該欠陥化した有機ＥＬ素子２１−１を駆動トランジスタ２１−１から切り離してもよい。同様に、他方の有機ＥＬ素子２１−２が異物による電極間ショート等で欠陥化している場合においても、当該欠陥化した有機ＥＬ素子２１−２を駆動トランジスタ２１−２から切り離してもよい。これらの切り離し処理は、レーザーリペアなどのリペア技術を用いて行うことができる。
【０１５９】
このリペア技術の適用により、有機ＥＬ素子２１−１，２１−２のいずれか一方が電極間ショート等で欠陥化していても、正常な他方については発光状態を維持できるために、画素２０Ａが完全に滅点になるのを防ぐことができる。また、２個の有機ＥＬ素子２１−１，２１−２のいずれか一方が電極間オープン等で欠陥化している場合にも、画素２０Ａが完全に滅点（輝度が０）になるのを防ぐことができる。
【０１６０】
１つの画素内に２個の有機ＥＬ素子２１−１，２１−２を設ける場合は、図１９に示すように、１つの画素（副画素）の発光領域は、２個の有機ＥＬ素子２１−１，２１−２によって２分割されることになる。図１９において、有機ＥＬ素子２１−１，２１−２は、発光領域となる開口部２１１−１，２１１−２を有し、アノード電極２１２−１，２１２−２がコンタクト部２１３−１，２１３−２を介して駆動トランジスタ２２−１，２２−２の各ソース電極と電気的に接続されている。
【０１６１】
ここで、電極間ショートまたは電極間オープン等で一方の有機ＥＬ素子２１−１／２１−２が欠陥化して発光しないときは、画素２０Ａが完全に滅点になるのを防ぐことはできるものの、発光輝度は両方が発光しているときの半分に低下する。この場合、欠陥化した有機ＥＬ素子２１−１／２１−２を含む画素２０Ａは滅点ではないが、いわゆる半滅点という点欠陥として知覚されてしまう。
【０１６２】
このような場合、画素２０Ａに書き込む映像信号の信号電圧Ｖｓｉｇを上げて正常に発光する有機ＥＬ素子２１−１／２１−２の発光輝度を上げることで、画素全体として半滅点という点欠陥を視認しにくくすることができる。しかしながら、前にも述べたように、信号電圧Ｖｓｉｇを上げる方法を採ると、信号ドライバの耐圧を増加させる必要があるために、信号ドライバの価格が高くなり、表示装置全体の高コスト化を招く。
【０１６３】
そこで、本応用例１に係る画素２０Ａでは、半滅点という点欠陥を視認しにくくするために、先述した実施形態に係る表示輝度を上げる技術を適用する。すなわち、電極間ショートまたは電極間オープン等で欠陥化して発光しない有機ＥＬ素子（以下、「欠陥化した素子」と記述する）２１−１／２１−２を含む画素２０Ａについては、信号書込み時間を短くなる方向に制御する。
【０１６４】
具体的には、欠陥化した素子を含む画素の信号書込み時間を、欠陥化した素子を含まない画素の信号書込み時間よりも短くする。一例として、先述した実施例２を適用する場合について考えると、図２０のタイミング波形図に示すように、欠陥化した素子を含まない画素の場合（Ａ）と比較して、欠陥化した素子を含む画素の場合（Ｂ）の信号電圧Ｖｓｉｇの立ち上がり位相を遅くする。信号電圧Ｖｓｉｇの立ち上がり位相が遅くなることで、その遅くなった時間αの分だけ信号書込み時間が短くなる（ｔ１→ｔ２）。
【０１６５】
信号書込み期間における駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓの先述した特性の下では、信号書込み時間が短くなると、信号書込み期間の終了時における駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが高くなる（図１６参照）。そして、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが高くなった分だけ有機ＥＬ素子２１−１／２１−２に流れる電流値が増加する。その結果、有機ＥＬ素子２１−１／２１−２の発光輝度が上昇する。これにより、欠陥化した有機ＥＬ素子２１−１／２１−２を含む画素２０Ａについて、半滅点という点欠陥を視認しにくくすることができる。
【０１６６】
ここでは、実施例２を適用することにより、欠陥化した素子を含む画素の信号書込み時間を、欠陥化した素子を含まない画素の信号書込み時間よりも短くするとしたが、実施例１を適用しても、同様の作用効果を得ることができる。
【０１６７】
なお、本応用例１では、欠陥化した有機ＥＬ素子２１−１／２１−２を含む画素２０Ａについて、信号書込み時間を相対的に短くする方向に制御することで、画素２０Ａの発光輝度を上げて点欠陥を視認しにくくしている。このとき、欠陥化した素子を含む画素２０Ａの輝度が上がり過ぎると、周辺の画素に比べて輝度が高いいわゆる半輝点の画素として視認される懸念がある。そこで、次のような制御を行うようにするとよい。
【０１６８】
すなわち、欠陥化した有機ＥＬ素子を含む画素２０Ａだけでなく、当該画素２０Ａの周辺画素、例えば上下左右に隣接する画素（以下、「隣接画素」と記述する）についても信号書込み時間ｔ３を短くなる方向に制御するようにする。その際に、信号書込み時間ｔ３については、画素２０Ａの信号書込み時間ｔ２と同じ設定にするのではなく、当該信号書込み時間ｔ２よりも長い時間に設定するようにする。
【０１６９】
このような大小関係（ｔ１＞ｔ３＞ｔ２）に信号書込み時間を設定することで、欠陥化した素子を含む画素２０Ａの周辺の輝度を段階的に制御することができる。この周辺の輝度の段階的な制御により、信号書込み時間を短くすることによって輝度が上昇した画素２０Ａが、周辺の画素に比べて輝度が高い半輝点の画素と視認されることがないため、半滅点および半輝点という点欠陥が視認されない高画質の表示画像を得ることができる。
【０１７０】
（応用例２）
図２１は、応用例２に係る画素の回路構成を示す回路図であり、図中、図１８と同等部分には同一符号を付して示している。本応用例２に係る画素２０Ｂでは、２個の有機ＥＬ素子２１−１，２１−２の駆動回路において、並列接続された複数（本例では、２個）の書込みトランジスタ２３−１，２３−２が別々の書込み走査信号ＷＳ−１，ＷＳ−２によって駆動される構成となっている。
【０１７１】
図２２に、本応用例２に係る画素２０Ｂの駆動タイミングを示す。書込みトランジスタ２３−１，２３−２の各ゲート電極には、が別々の書込み走査信号ＷＳ−１，ＷＳ−２が与えられる。ここで、書込み走査信号ＷＳ−１と書込み走査信号ＷＳ−２とは、映像信号の信号電圧Ｖｓｉｇを書き込む際にアクティブ状態になる期間（パルス幅）が異なっている。具体的には、書込み走査信号ＷＳ−１のパルス幅ｔ１は、欠陥化した素子を含まない画素における通常の画表示に対応したパルス幅に設定されている。これに対して、書込み走査信号ＷＳ−２のパルス幅ｔ２は、書込み走査信号ＷＳ−１のパルス幅よりも狭く設定されている。
【０１７２】
このように、信号電圧Ｖｓｉｇを書き込む際のパルス幅が異なる書込み走査信号ＷＳ−１，ＷＳ−２が与えられる書込みトランジスタ２３−１，２３−２が並列接続されている状態では、信号書込み時間は書込み走査信号ＷＳ−１のパルス幅ｔ１で決まる時間ｔ１となる。一方、パルス幅が長い方の書込みトランジスタ２３−１が電気的に画素回路から切り離されると、信号書込み時間はパルス幅が短い方の書込み走査信号ＷＳ−２のパルス幅ｔ２で決まる時間ｔ２となる。
【０１７３】
そこで、本応用例２に係る画素２０Ｂでは、２個の有機ＥＬ素子２１−１，２１−２の一方が欠陥化したときに半滅点という点欠陥を視認しにくくするために、書込みトランジスタ２３−１の配線を、レーザー照射等の技術を用いて切断（溶断）するようにする。このように、パルス幅が長い方の書込みトランジスタ２３−１の配線を切断して画素回路から電気的に切り離すことで、信号書込み時間が時間ｔ１から時間ｔ２に短くなる。
【０１７４】
先述したように、信号書込み時間が短くなると、信号書込み期間の終了時における駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが高くなる。そして、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが高くなった分だけ有機ＥＬ素子２１−１／２１−２に流れる電流値が増加する。その結果、有機ＥＬ素子２１−１／２１−２の発光輝度が上昇する。これにより、欠陥化した有機ＥＬ素子２１−１／２１−２を含む画素２０Ｂについて、半滅点という点欠陥を視認しにくくすることができる。
【０１７５】
ここでは、２個の書込みトランジスタ２３−１，２３−２を並列に接続し、それぞれに与える書き込み走査信号ＳＷ−１，ＷＳ−２のパルス幅を異ならせるとしたが、書込みトランジスタ２３の数は２個に限られるものではない。すなわち、書込みトランジスタ２３を３個以上並列に接続するとともに、それぞれの異なるパルス幅の書込み走査信号ＷＳを与えるようにする。そして、画素回路から電気的に切り離す際には、書込み走査信号ＷＳのパルス幅が広い書込みトランジスタ２３から切り離すことで、信号書込み時間を多段階に設定することが可能になる。
【０１７６】
また、書込みトランジスタ２３−１を画素回路から電気的に切り離すに当たっては、書込みトランジスタ２３−１のノード（ソース電極またはドレイン電極）を、コンタクト部を介してゲート配線の金属配線層と接続されていることが好ましい。一般に、ゲート配線の金属配線層はその膜厚が薄いために、表示パネル７０の作成後もＥＬ発光部とは逆側からレーザー照射等によって切断することが可能である。
【０１７７】
このとき、ゲート配線上には、ゲート絶縁膜、ストッパー絶縁膜、パシベーション絶縁膜、平坦化膜、ウインド絶縁膜等の絶縁膜が存在し、なおかつ有機ＥＬ素子２１のアノード電極が存在しないことが望ましい。このような画素構造を採ることで、表示パネル７０の作成後に、有機ＥＬ素子２１にダメージを与えることなく、書込みトランジスタ２３−１の配線をレーザー照射等によって切断し、当該書込みトランジスタ２３−１を画素回路から切り離すことが可能となる。
【０１７８】
＜４．変形例＞
上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタ（Ｔｒ）を有する２Ｔｒ構成の場合を例に挙げて説明したが、本発明はこの２Ｔｒ構成への適用に限られるものではない。
【０１７９】
２Ｔｒ以外には、例えば、有機ＥＬ素子２１の発光／非発光を制御するトランジスタを有したり、駆動トランジスタ２２のゲート電極に基準電位Ｖｏｆｓを選択的に書き込むスイッチングトランジスタを有したりする画素構成など、種々の画素構成のものが考えられる。
【０１８０】
また、上記実施形態では、画素の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１８１】
＜５．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１８２】
本発明による表示装置によれば、例えば、低階調の背景中の一部に高階調が表示されているような画表示のときに、高階調の表示部分の表示輝度をより高く設定することができるために、画質の向上を図ることができる。したがって、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることで、当該電子機器の表示装置の表示品質の向上を図ることができる。
【０１８３】
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。このモジュール形状のものとしては、例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１８４】
以下に、本発明が適用される電子機器の具体例について説明する。一例として、図２３〜図２７に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示装置に本発明を適用することが可能である。
【０１８５】
図２３は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含んでいる。そして、映像表示画面部１０１として本発明による表示装置を用いることにより、本適用例に係るテレビジョンセットが作製される。
【０１８６】
図２４は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含んでいる。そして、表示部１１２として本発明による表示装置を用いることにより、本適用例に係るデジタルカメラが作製される。
【０１８７】
図２５は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するときに操作されるキーボード１２２、画像を表示する表示部１２３等を含んでいる。そして、表示部１２３として本発明による表示装置を用いることにより、本適用例に係るノート型パーソナルコンピュータが作製される。
【０１８８】
図２６は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含んでいる。そして、表示部１３４として本発明による表示装置を用いることにより、本適用例に係るビデオカメラが作製される。
【０１８９】
図２７は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【０１９０】
本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
【図面の簡単な説明】
【０１９１】
【図１】本発明の基本例に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素の基本的な回路構成を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本基本例に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。
【図５】本基本例に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その１）である。
【図６】本基本例に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その２）である。
【図７】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図８】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図９】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１０】書込み走査回路の回路構成の一例を示すブロック図である。
【図１１】クロックパルスｃｋ、スタートパルスｓｐ、シフトパルスａ，ｂ，…，ｃ，ｄ、イネーブル信号ｅｎ、バッファの電源電圧（Ｖｄｄ１／Ｖｄｄ２）、バッファの出力ｅ，ｆおよび信号線電位（Ｖｓｉｇ／Ｖｏｆｓ）のタイミング関係を示す図である。
【図１２】信号出力回路におけるｊ列目の画素列に対応する信号供給部の構成の一例を示す回路図である。
【図１３】制御パルスＡ，Ｂ，Ｃおよび信号線電位（Ｖｓｉｇ／Ｖｏｆｓ）のタイミング関係を示すタイミング波形図である。
【図１４】表示パネルの外部に設けられた信号ドライバから信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓを供給する構成の有機ＥＬ表示装置の概略構成図である。
【図１５】表示パネルの外部に設けられた信号ドライバから信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓを供給する構成の有機ＥＬ表示装置に適用した場合の信号供給部の構成の一例を示す回路図である。
【図１６】信号書込み期間における駆動トランジスタのゲート電圧Ｖｇ、ソース電圧Ｖｓおよびゲート−ソース間電圧Ｖｇｓの変化を示す波形図である。
【図１７】パネル下部で比較的ムラが視認され易い低階調の画像が存在する画表示を示す図である。
【図１８】応用例１に係る画素の回路構成を示す回路図である。
【図１９】１つの副画素内に有機ＥＬ素子を２個有する場合の有機ＥＬ素子のレイアウトを示す平面パターン図である。
【図２０】応用例１に係る画素における駆動タイミングを示すタイミング波形図である。
【図２１】応用例２に係る画素の回路構成を示す回路図である。
【図２２】応用例２に係る画素における駆動タイミングを示すタイミング波形図である。
【図２３】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図２４】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２５】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２６】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図２７】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【０１９２】
１０…有機ＥＬ表示装置、２０（２０Ａ，２０Ｂ）…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３（２３−１〜２３−４）…書込みトランジスタ、２４…保持容量、２５…補助容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、ＷＳ（ＷＳ１〜ＷＳｍ）…走査線の電位（書込み走査信号）、ＤＳ（ＤＳ１〜ＤＳｍ）…電源供給線の電位（電源電位）
【図１】
2010145445.tif 000003
【図２】
2010145445.tif 000004
【図３】
2010145445.tif 000005
【図４】
2010145445.tif 000006
【図５】
2010145445.tif 000007
【図６】
2010145445.tif 000008
【図７】
2010145445.tif 000009
【図８】
2010145445.tif 000010
【図９】
2010145445.tif 000011
【図１０】
2010145445.tif 000012
【図１１】
2010145445.tif 000013
【図１２】
2010145445.tif 000014
【図１３】
2010145445.tif 000015
【図１４】
2010145445.tif 000016
【図１５】
2010145445.tif 000017
【図１６】
2010145445.tif 000018
【図１７】
2010145445.tif 000019
【図１８】
2010145445.tif 000020
【図１９】
2010145445.tif 000021
【図２０】
2010145445.tif 000022
【図２１】
2010145445.tif 000023
【図２２】
2010145445.tif 000024
【図２３】
2010145445.tif 000025
【図２４】
2010145445.tif 000026
【図２５】
2010145445.tif 000027
【図２６】
2010145445.tif 000028
【図２７】
2010145445.tif 000029