(57)【要約】【課題】表示品質を保ちながら、消費電力を下げる方法が求められる。【解決手段】設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する。【選択図】図１５
2010145664.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス駆動方式に対応する画素を有する画素アレイ部と、
各表示フレームのピーク輝度レベルを設定する回路と、
設定されたピーク輝度レベルが得られるように、各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する駆動回路であって、設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する駆動回路と
を有する自発光型表示装置。
【請求項２】
複数の表示モードが選択可能な場合には、表示モードの判定部において、フリッカを低減する表示モードが選択された場合に、
前記駆動回路による制御が実行される
ことを特徴とする請求項１に記載の自発光型表示装置。
【請求項３】
前記判定部は、表示フレームレートが判定閾値より低い場合に、フリッカを低減する表示モードを選択する
ことを特徴とする請求項２に記載の自発光型表示装置。
【請求項４】
前記駆動回路は、
前記ピーク輝度レベルが前記設定値の場合、各出力回の駆動電圧振幅を、いずれも非発光期間時の最大駆動電圧に制御し、
前記ピーク輝度レベルが前記設定値以下の場合には、各出力回の駆動電圧振幅を、出力回が進むほど駆動電圧振幅が小さくなるように制御する
ことを特徴とする請求項１〜３のいずれに記載の自発光型表示装置。
【請求項５】
前記画素アレイ部がＥＬ（Electro Luminescence）発光装置である場合、
前記非発光期間時における最大駆動電圧は、移動度特性の補正時に印加される電圧である
ことを特徴とする請求項４に記載の自発光型表示装置。
【請求項６】
ピーク輝度レベルが設定値以下の場合に出力される複数回の駆動電圧の各出力期間長は全て同じである
ことを特徴とする請求項１〜３のいずれかに記載の自発光型表示装置。
【請求項７】
ピーク輝度レベルが設定値以下の場合に出力される複数回の駆動電圧の各出力位置は、等間隔に設定される
ことを特徴とする請求項１〜３のいずれかに記載の自発光型表示装置。
【請求項８】
ピーク輝度レベルが設定値以下の場合に出力される駆動電圧の出力回数は、表示フレームレートに応じて設定される
ことを特徴とする請求項１〜３のいずれかに記載の自発光型表示装置。
【請求項９】
設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、
設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する駆動回路と
を有する半導体装置。
【請求項１０】
アクティブマトリクス駆動方式に対応する画素を有する画素アレイ部と、
信号線を駆動する第１の駆動回路と、
前記画素アレイ部を構成する各画素に対する前記信号線の電位の書き込み動作を制御する第２の駆動回路と、
各表示フレームのピーク輝度レベルを設定する回路と、
設定されたピーク輝度レベルが得られるように、各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する駆動回路であって、設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する第３の駆動回路と、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力部と
を有することを特徴とする電子機器。
【請求項１１】
設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、
設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割する処理と、
少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する処理と
を有する自発光型表示装置に配線される電源線の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、自発光素子をパネル上にマトリクス状に配置した表示パネル及びこの表示パネルに駆動回路を実装したパネルモジュールに関する。この明細書では、この表示パネルとパネルモジュールを共に自発光型表示装置と呼ぶことにする。また、この明細書における発明は、半導体装置、電子機器及び電源線駆動方法としての側面を有する。
【背景技術】
【０００２】
ディスプレイに求められる基本性能の一つに明るさ（輝度）がある。このため、近年のディスプレイ（例えば液晶ディスプレイ、プラズマディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ）では、表示方式の違いによらず、高輝度であることが当然とされている。
その一方で、常に最大輝度で発光するディスプレイは、高性能というよりも明るすぎて眩しいという問題を抱えている。更に、この種のディスプレイは、消費電力も多く消費し、環境性能に劣るという問題もある。
そこで、ディスプレイには、最大輝度（ピーク輝度）と平均輝度（全白輝度）を使い分ける方法が用いられる。これは、陰極線型（いわゆるブラウン管型）のディスプレイが主流であったころから用いられている手法である。
【０００３】
しかし、その制御方法は、近年のディスプレイとは、発光原理や駆動方法の違いから大きく異なっている。
例えばプラズマディスプレイの場合は、映像信号レベルのダイナミックレンジを大きくとることにより最大輝度と平均輝度とを制御する。一方、液晶ディスプレイの場合は、映像信号とは別にバックライトの明るさを制御することにより（すなわち、映像信号とバックライトの２つのパラメータによって最大輝度と平均輝度を制御することにより）、最大輝度と平均輝度とを制御する。
また、この輝度制御には、バッテリーを電源として動作する携帯機器にディスプレイが実装される場合を考慮する必要がある。ここでの携帯機器には、ディスプレイを主機能とする機器の他、情報処理機能や通信機能と組み合わせた機器も含まれる。
さて、携帯機器では、周囲の明るさに応じて表示輝度を変化させるモードや長時間使用を目的とした省電力モードの搭載が求められる。
さらに、携帯機器には、屋外での使用を前提とした高輝度モードと、暗闇での使用でも自然に見える低輝度モードとの両方への対応が求められている。
【特許文献１】特開２００３−２２８３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述したように、近年のディスプレイの輝度制御には、基本的な制御技術だけでなく、様々な制御技術が求められている。
これらの制御技術に対応するため、アクティブマトリクス型の有機ＥＬディスプレイにおいても、幾つかの制御技術が提案されている。例えば入力信号のダイナミックレンジを制御する方法が提案されている。
しかし、入力信号のダイナミックレンジを制御する方法は、信号振幅が大きくなることで駆動回路から出力されるアナログ信号の振幅が大きくなり、駆動回路で消費される電力が増大する問題がある。
発光時間長を制御することにより、消費電力を抑制する方法（例えば特許文献１）も提案されているが、発光時間長により表示特性が一様でなくなる問題もある。
【課題を解決するための手段】
【０００５】
そこで、発明者らは、設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、設定されたピーク輝度レベルが設定値以下の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する制御技術を提案する。
なお、ここでの制御技術は、複数の表示モードが選択可能な場合には、表示モードの判定部において、フリッカを低減する表示モードが選択された場合に実行されることが望ましい。因みに、ここでの判定部は、表示フレームレートが判定閾値より低い場合に、フリッカを低減する表示モードを選択することが望ましい。
また、ここでの制御技術は、ピーク輝度レベルが設定値の場合、各出力回の駆動電圧振幅を、いずれも非発光期間時の最大駆動電圧に制御し、ピーク輝度レベルが設定値以下の場合には、各出力回の駆動電圧振幅を、出力回が進むほど駆動電圧振幅が小さくなるように制御することが望ましい。
また、画素アレイ部がＥＬ発光装置である場合、非発光期間時における最大駆動電圧は、移動度特性の補正時に印加される電圧であることが望ましい。
また、ピーク輝度レベルが設定値以下の場合に出力される複数回の駆動電圧の各出力期間長は全て同じであっても良いし、ピーク輝度レベルが設定値以下の場合に出力される複数回の駆動電圧の各出力位置は等間隔に設定されても良い。
また、ピーク輝度レベルが設定値以下の場合に出力される駆動電圧の出力回数は、表示フレームレートに応じて設定されることが望ましい。
【発明の効果】
【０００６】
発明者らは、設定されたピーク輝度レベルが設定値以下の場合に、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する駆動方法を提案する。
すなわち、パルス駆動技術と駆動電圧の振幅可変技術とを組み合わせた駆動技術を採用する。
この発明に係る駆動方式の場合、設定されたピーク輝度レベルが設定値以下の場合に、駆動電圧が複数回のパルス波形に分割される。このため、発明に係る駆動方式の場合には、従来方式に比して、同じピーク輝度レベルを実現する際の駆動電圧の出力範囲を広範囲に分散することができる。従って、発光期間内における見掛け上の点滅周波数を高めることができ、フリッカの発生を抑制することができる。
しかも、複数回のパルス波形の出力幅でなく、パルス波形の駆動電圧振幅の制御によってピーク輝度レベルを制御する。この方式により、表示品質を保ったままで、低域でのピーク輝度レベルの可変制御が可能になる。このため、従来方式以上に低輝度でのピーク輝度レベルの調整が可能となる。この機能により、表示パネルの周辺が暗い場合でも、その暗さに応じてピーク輝度レベルを下げることができる。同時に、消費電力も下げることができる。
また、制御可能なピーク輝度レベルを従来方式以上に下げることができるため、可変可能なピーク輝度レベルの範囲を従来方式に比して拡大することができる。すなわち、コントラスト比を拡大することができ、表示品質を高めることができる。
【発明を実施するための最良の形態】
【０００７】
以下では、発明の最良の形態例を、以下に示す順番で説明する。
（Ａ）有機ＥＬパネルモジュールの外観構造
（Ｂ）形態例１
（Ｂ−１）システム構成
（Ｂ−２）各デバイスの構成
（Ｂ−３）有機ＥＬパネルモジュールの駆動動作例
（Ｂ−４）まとめ
（Ｃ）形態例２
（Ｃ−１）システム構成
（Ｃ−２）駆動タイミング発生部の構成
（Ｃ−３）まとめ
（Ｄ）他の形態例
【０００８】
なお、後述するアクティブマトリクス駆動型の有機ＥＬパネルは、発明に係る自発光型表示装置の一例であり、言うまでもなく、発明者らの提案する発明はこれらの形態例に限定されるものではない。また、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
【０００９】
（Ａ）有機ＥＬパネルモジュールの外観構造
まず、有機ＥＬパネルモジュールの外観例を説明する。ただし、この明細書においては、画素アレイ部と駆動回路を同じプロセスを用いて形成するパネルモジュールだけでなく、集積回路として構成された駆動回路を画素アレイ部が形成されたパネルに実装したものもパネルモジュールと呼ぶ。ここでの集積回路が、特許請求の範囲における「半導体装置」に対応する。
図１に、有機ＥＬパネルモジュールの外観例を示す。有機ＥＬパネルモジュール１は、支持基板３に対向基板５を貼り合わせた構造を有している。
支持基板３は、ガラス、プラスチックその他の基材で構成される。また、対向基板５も、ガラス、プラスチックその他の透明部材を基材とする。対向基板５は、封止材料を挟んで支持基板３の表面を封止する部材である。
なお、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。
この他、有機ＥＬパネル１には、外部信号や駆動電源を入力するためのＦＰＣ（フレキシブルプリントサーキット）７が必要に応じて配置される。
【００１０】
（Ｂ）形態例１
この形態例では、表示フレームレートが低く、かつ、消費電力の低下が強く要求される機器に有機ＥＬパネルモジュールを実装する場合に好適な駆動方式を説明する。
例えば日本で採用された地上ディジタル放送規格の１セグメント放送の受信時に好適な駆動方式である。勿論、発明自体は、１セグメント放送番組の表示に限定されるものではない。
なお、前述した１セグメント放送の場合、有効画像解像度は、水平３２０ドット×垂直２４０ドット又は水平３２０ドット×垂直１８０ドットで与えられる。
また、表示フレームレートも、例えば１５フレーム／秒で与えられる。このように表示フレームレートが低い場合には、フリッカが視認され易くなる。そこで、この形態例の場合には、フリッカの出現を抑制させながら、消費電力も低下できる駆動方式について説明する。
【００１１】
（Ｂ−１）システム構成例
まず、形態例に係る駆動方式を採用する有機ＥＬパネルモジュール１１のシステム構成について説明する。
図２に、この形態例に係る有機ＥＬパネルモジュール１１のシステム構成例を示す。
図２に示す有機ＥＬパネルモジュール１１は、画素アレイ部１３と、信号線駆動部１５と、書込制御線駆動部１７と、電源線駆動部１９と、駆動タイミング発生部２１と、駆動電圧発生部２３とを１つのパネル上に配置した構成を有している。
【００１２】
（Ｂ−２）各デバイスの構成
以下、有機ＥＬパネルモジュール１１を構成するデバイス（機能ブロック）の形態例を順番に説明する。
【００１３】
（ａ）画素アレイ部
この画素アレイ部１３は、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有している。
この形態例の場合、画素アレイ部１３には、表示上の１画素を構成するホワイトユニットがＭ行×Ｎ列に配置されているものとする。
なお、この明細書において、行とは、図中Ｘ方向に延びる３×Ｎ個のサブ画素２５で構成される画素列をいう。また、列とは、図中Ｙ方向に延びるＭ個のサブ画素２５で構成される画素列をいう。勿論、ＭとＮの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。
図３に、ホワイトユニットを構成するサブ画素２５の配列例を示す。図３は、３原色に対応するＲ画素、Ｇ画素、Ｂ画素に対応するサブ画素２５によって、ホワイトユニットが構成される場合の例である。勿論、ホワイトユニットの構成はこれに限らない。また、サブ画素２５についても原色発光型だけでなく、フィルタによる色変換型やマルチ発光型等のサブ画素構造が考えられる。
図４に、アクティブマトリクス駆動に対応するサブ画素２５の画素回路例を示す。
なお、この種の画素回路には、実に様々な回路構成が提案されている。図４では、各種の回路構成のうち最も単純な回路構成の一つを表している。
図４に示す画素回路の説明に戻る。図４に示す画素回路は、２つの薄膜トランジスタＮ１、Ｎ２と、保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤとで構成される。
【００１４】
このうち、薄膜トランジスタＮ１は、信号線ＤＴＬに現れる電位をサブ画素内にサンプリングするタイミングを制御する薄膜トランジスタである。以下、この薄膜トランジスタＮ１を、「サンプリングトランジスタ」という。
一方、薄膜トランジスタＮ２は、有機ＥＬ素子ＯＬＥＤに供給する駆動電流量を制御する薄膜トランジスタである。以下、この薄膜トランジスタＮ２を「駆動トランジスタ」という。
図４の場合、サンプリングトランジスタＮ１の制御電極は書込制御線ＷＳＬに接続され、一方の主電極は信号線ＤＴＬに接続され、他方の主電極は駆動トランジスタＮ２の制御電極に接続される。従って、このサンプリングトランジスタＮ１がオン動作している間、信号線ＤＴＬに現れる電位がサブ画素内に書き込まれることになる。
一方、駆動トランジスタＮ２の一方の主電極は電源線ＤＳＬに接続され、他方の主電極は有機ＥＬ素子ＯＬＥＤのアノード電極に接続される。また、駆動トランジスタＮ２の制御電極は、サンプリングトランジスタＮ１の一方の主電極と接続されると共に、保持容量Ｃｓの一方の電極とも接続される。
【００１５】
なお、保持容量Ｃｓの他方の電極は、有機ＥＬ素子ＯＬＥＤのアノード電極側に接続される。従って、保持容量Ｃｓは、駆動トランジスタＮ２の制御電極と有機ＥＬ素子ＯＬＥＤのアノード電極側との間に接続される。
この保持容量Ｃｓには、駆動トランジスタＮ２の特性バラツキを補正する電位と、画素階調に対応する電位とが発光期間の間、保持される。
従って、駆動トランジスタＮ２は、電源線ＤＳＬに駆動電圧（有機ＥＬ素子ＯＬＥＤをオン動作できる電圧）が印加されていることを条件に、保持容量Ｃｓが保持する電圧に応じた駆動電流を有機ＥＬ素子ＯＬＥＤに流すように動作する。
なお、駆動電流が大きいほど、有機ＥＬ素子ＯＬＥＤに流れる電流量は大きくなり、発光輝度が高くなる。すなわち、駆動電流の大きさにより画素階調が表現される。この駆動電流の供給が続く限り、有機ＥＬ素子ＯＬＥＤは、所定輝度による発光状態を継続することができる。
画素アレイ部１３の全体構成の説明に戻る。この形態例の場合、信号線ＤＴＬは列単位で配線される。従って、同じ列に位置する全てのサブ画素２５に特性補正用の電位Ｖofs （以下では、「オフセット電位」という。）と画素階調に応じた信号電位Ｖsig を供給することができる。
【００１６】
また、この形態例の場合、書込制御線ＷＳＬと電源線ＤＳＬとは行単位で配線される。従って、同じ行に位置する全てのサブ画素２５に書込制御パルスと駆動電圧をそれぞれ供給することができる。
この形態例の場合、電源線ＤＳＬには、表示モードに応じた駆動電圧が印加される。詳細については後述するが、この形態例の場合、最大輝度モード、中間輝度モード、低輝度モード、最低輝度モードの４つを想定する。因みに、最大輝度モードでは、１フレーム期間のピーク輝度レベルが６００ｎｉｔに固定される。また、中間輝度モードでは、ピーク輝度レベルが６００ｎｉｔから４０ｎｉｔの間で可変的に設定される。
また、低輝度モードでは、ピーク輝度レベルが４０ｎｉｔに固定される。また、最低輝度モードでは、１フレーム期間のピーク輝度レベルが４０ｎｉｔから最低値（０ｎｉｔより大きい設定値）の間で可変的に設定される。この最低輝度モードに対応する駆動電圧の制御動作が、特許請求の範囲に記載した「駆動回路」の駆動動作に対応する。
【００１７】
因みに、中間輝度モードでは、駆動電圧ＶＨ（固定）、ＶＭ（可変）、ＶＳＳ（固定）が電源線ＤＳＬの駆動に使用される。このうち、駆動電圧ＶＨは、電源線ＤＳＬに印加可能な最大駆動電圧に相当する。また、駆動電圧ＶＳＳは、カソード電圧Ｖcat よりも低い電圧であり、有機ＥＬ素子ＯＬＥＤを逆バイアス状態に制御する電圧である。この駆動電圧ＶＳＳは、非発光期間に電源線ＤＳＬに印加される。
また、駆動電圧ＶＭは、駆動電圧ＶＨと駆動電圧ＶＭ０（＞ＶＳＳ）の中間範囲で可変的に設定される駆動電圧である。以下では、この駆動電圧ＶＭを、可変駆動電圧ともいう。ここで、可変駆動電圧ＶＭの下限を与える駆動電圧ＶＭ０は、有機ＥＬ素子ＯＬＥＤに消灯制御できる駆動電圧である。ただし、駆動電圧ＶＭ０は、有機ＥＬ素子ＯＬＥＤに逆バイアスを印加しない範囲で設定される。例えば有機ＥＬ素子ＯＬＥＤのカソード電位Ｖcat に設定される。
【００１８】
ここで、発光期間中における有機ＥＬ素子ＯＬＥＤの消灯制御にカソード電位Ｖcat
（すなわち、駆動電圧ＶＭ０）を用いるのは、有機ＥＬ素子ＯＬＥＤに逆バイアス電圧を印加しないためである。一般に、順バイアス電圧と逆バイアス電圧の繰り返しは、有機ＥＬ素子ＯＬＥＤを含むパネルに与える負担が大きい。そこで、この形態例の場合には、可変駆動電圧ＶＭの最小値にカソード電位Ｖcat （すなわち、ＶＭ０）を採用し、パネルに与える負担の最小化を図っている。
また、最低輝度モードでは、駆動電圧ＶＨ（固定）とＶＳＳ（固定）に加え、最大で４値の駆動電圧ＶＭ０〜ＶＭ３が使用される。
このうち、駆動電圧ＶＭ０は、前述したように、有機ＥＬ素子ＯＬＥＤのカソード電位Ｖcat に当たる電圧である。
【００１９】
他の駆動電圧ＶＭ１〜ＶＭ３は、設定されたピーク輝度レベルに応じ、パルス状に印加される駆動電圧の出力回別に可変的に設定される駆動電圧である。以下では、これらの駆動電圧ＶＭ１〜ＶＭ３も、可変駆動電圧という。ここで、３つの可変駆動電圧ＶＭ１〜ＶＭ３を想定するのは、この形態例の場合、パルス状に出力する可変駆動電圧の出力回数を３回とするためである。従って、想定する出力回数によって、用意する駆動電圧の数は増減する。
なお、これら駆動電圧ＶＭ１〜ＶＭ３には最小値が設けられている。この明細書においては、この最小値を与える駆動電圧を、駆動電圧ＶＭ０より大きいＶＭ１（min） に設定される。この最小値により、設定可能なピーク輝度レベルの最小値が規定される。従って、これら可変駆動電圧ＶＭ１〜ＶＭ３は、駆動電圧ＶＨとＶＭ(min) の中間範囲で可変される。電源線ＤＳＬの更に具体的な駆動方法については後述する。
【００２０】
（ｂ）信号線駆動部
信号線駆動部１５は、サブ画素２５の特性補正に必要なオフセット電位Ｖofs と、画素階調に対応する信号電位Ｖsig を信号線ＤＴＬに印加する回路デバイスである。信号線ＤＴＬは列単位で配線されており、同じ列に位置する全てのサブ画素２５に電位を印加する。
この形態例の場合、信号線駆動部１５は、シフトレジスタと、ラッチ回路段と、ディジタル／アナログ変換回路段と、セレクタ段と、出力バッファ段とで構成される。シフトレジスタは、水平解像度と同じ段数のフリップフロップで構成される。シフトレジスタは、水平走査クロックに基づいて、水平方向（図２のＸ方向）に出力パルスを線順次に転送する。この出力パルスがラッチタイミング信号として用いられる。
【００２１】
ラッチ回路段も水平解像度と同じ段数のラッチ回路で構成される。各ラッチ回路には、シフトレジスタのうち対応する出力段から出力されるラッチタイミング信号が入力される。各ラッチ回路は、ラッチタイミング信号の入力時点における階調データを記憶する。ディジタル／アナログ変換回路段も水平解像度と同じ段数のディジタル／アナログ変換回路で構成される。
ディジタル／アナログ変換回路は、対応する階調データをアナログ信号（信号電位Ｖsig
）に変換する動作を実行する。
セレクタ段も水平解像度と同じ段数のセレクタで構成される。各セレクタは、信号電位Ｖsig とオフセット電位Ｖofs のいずれか一方を、後述する駆動タイミングに従って選択的に出力する。
出力バッファ段も水平解像度と同じ段数の出力バッファで構成される。各出力バッファが対応する個々の信号線ＤＴＬの電位を駆動する。この出力バッファにおいて、レベルシフト動作も実行される。
【００２２】
（ｃ）書込制御線駆動部
書込制御線駆動部１７は、オフセット電位Ｖofs や信号電位Ｖsig の書き込みタイミングを与える制御パルスを書込制御線ＷＳＬに印加する回路デバイスである。この形態例の場合、書込制御線ＷＳＬは、前述したように行単位で配線される。従って、書込制御線駆動部１７の動作は水平同期クロックに同期し、水平同期クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。
この形態例の場合、書込制御線駆動部１７は、各出力段が各行（画素列）に対応するシフトレジスタと各行に対応する出力バッファ段とで構成される。なお、シフトレジスタは、例えば制御パルスの立ち上がりタイミングと立ち下がりタイミングを与えるタイミング信号を次行に順次転送するのに用いられる。
出力バッファ段は、シフトレジスタから与えられるタイミングパルスに基づいて制御パルスを発生する論理回路と、制御パルスを駆動に適した電位に変換するレベルシフタと、書込制御線ＷＳＬを実際に駆動するバッファ回路とで構成される。
【００２３】
（ｄ）電源線駆動部
電源線駆動部１９は、書込制御線ＷＳＬの制御動作と連動してサブ画素２５の駆動動作を制御する回路デバイスである。前述したように、電源線駆動部１９は、３値から６値の駆動電圧のいずれか一つを時間順次に電源線ＤＳＬに印加する。
なお、この明細書においては、有機ＥＬ素子ＯＬＥＤが発光している期間を発光期間といい、有機ＥＬ素子ＯＬＥＤが発光していない期間を非発光期間という。
もっとも、発光期間であっても、駆動電圧ＶＭ０（すなわち、カソード電位Ｖcat ）が印加される期間のように、有機ＥＬ素子ＯＬＥＤが消灯状態に制御される期間も存在する。従って、ここでの発光期間は有機ＥＬ素子ＯＬＥＤに逆バイアスが印加されない期間の意味で使用する。
【００２４】
図５に、電源線駆動部１９の内部構成例を示す。電源線駆動部１９は、６値の駆動電圧にそれぞれ対応する出力タイミングパルスを線順次に転送する３段のシフトレジスタ３１Ａ〜３１Ｆと、個々の電源線ＤＳＬに対応するＭ個の出力段回路３３とで構成される。図５の場合には、作図上の制約から出力段回路３３を１つのみ表している。
なお、シフトレジスタ３１Ａは駆動電圧ＶＨ用である。また、シフトレジスタ３１Ｂは駆動電圧ＶＭ用である。このシフトレジスタ３１Ｂは、可変範囲の最小値である駆動電圧ＶＭ０の出力タイミングの制御にも使用される。また、シフトレジスタ３１Ｃは、駆動電圧ＶＭ１用である。また、シフトレジスタ３１Ｄは、駆動電圧ＶＭ２用である。また、シフトレジスタ３１Ｅは、駆動電圧ＶＭ３用である。また、シフトレジスタ３１Ｆは、駆動電圧ＶＳＳ用である。
【００２５】
いずれのシフトレジスタも、処理対象とする水平ラインを１行ずつ進めるシフトクロックに同期して動作し、シフトクロックが入力されるタイミングで各段が保持する論理レベル値を次段に進めるように動作する。因みに、各シフトレジスタに対応するタイミングパルスは、駆動タイミング発生部２１より供給される。
出力段回路３３は、６本の内部電源線にそれぞれ対応するバッファ回路Ｎ２１〜Ｎ２６と、各バッファ回路の動作を制御するスイッチング回路とで構成される。なお、スイッチング回路は、シフトレジスタから与えられるクロックパルスを制御端子に入力する薄膜トランジスタと負荷抵抗とで構成される。図中、薄膜トランジスタＮ１１と負荷抵抗Ｒ１１が、駆動電圧ＶＨ用のスイッチング回路である。
【００２６】
同様に、薄膜トランジスタＮ１２と負荷抵抗Ｒ１２が、駆動電圧ＶＭ用のスイッチング回路である。また、薄膜トランジスタＮ１３と負荷抵抗Ｒ１３が、駆動電圧ＶＭ１用のスイッチング回路である。また、薄膜トランジスタＮ１４と負荷抵抗Ｒ１４が、駆動電圧ＶＭ２用のスイッチング回路である。また、薄膜トランジスタＮ１５と負荷抵抗Ｒ１５が、駆動電圧ＶＭ３用のスイッチング回路である。また、薄膜トランジスタＰ１１と負荷抵抗Ｒ１６が、駆動電圧ＶＳＳ用のスイッチング回路である。
ここで、各バッファ回路による電源線ＤＳＬへの駆動電圧の供給は、スイッチング回路の制御により排他的に実行される。例えば駆動電圧ＶＨの出力タイミングでは薄膜トランジスタＮ１１のみがオン動作し、その他の薄膜トランジスタＮ１２〜Ｎ１５及びＰ１１はオフ動作するようにタイミングが制御される。これらの出力タイミングパルスは、駆動タイミング発生部２１において、設定されたピーク輝度レベルに応じて設定される。
【００２７】
（ｅ）駆動タイミング発生部
駆動タイミング発生部２１は、電源線駆動部１９の駆動に使用する出力タイミングパルスを発生する回路デバイスである。なお、６種類のタイミングパルスのうち出力タイミングが固定的に定まるのは、非発光期間中における駆動電圧ＶＨと駆動電圧ＶＳＳの出力タイミングのみである。その他の出力タイミングは、駆動タイミング発生部２１が発生する。
図６に、駆動タイミング発生部２１の回路構成例を示す。駆動タイミング発生部２１は、１フレーム平均輝度検出部４１、ピーク輝度設定部４３、タイミング発生部４５で構成される。
【００２８】
このうち、１フレーム平均輝度検出部４１は、１フレーム画面を構成する全画素に対応する入力画像データＤinの平均輝度レベルＹavr を算出する回路デバイスである。
因みに、入力画像データＤinは、例えばＲ（赤）画素データ、Ｇ（緑）画素データ、Ｂ（青）画素データのデータ形式により与えられる。この形態例の場合、平均輝度レベルＹavr は、階調値の最大値を１００％とした値として算出される。
１フレーム平均輝度検出部４１は、まず各画素に対応するＲ画素データ、Ｇ画素データ、Ｂ画素データを画素単位の輝度レベルに変換し、それらの重みづけ演算により平均輝度レベルＹavr を算出する手法を採用する。
【００２９】
なお、平均輝度レベルＹavr は、１フレーム単位で算出しても良いし、複数フレーム単位の平均値として算出しても良い。
また、この形態例の場合、平均輝度レベルＹavr の算出は、中間輝度モードと最低輝度モードが表示モードとして選択された場合にのみ実行する。勿論、表示モードに関わらず実行することは可能である。
ただし、最大輝度モードや低輝度モードにおいては、平均輝度レベルによらず、ピーク輝度レベルが固定的に設定される。従って、これらの表示モードの場合には、平均輝度レベルＹavr の算出を停止することにより、消費電力を削減することができる。
ピーク輝度設定部４３は、輝度センサー４７から入力される周辺輝度情報、ユーザー入力情報、平均輝度レベルＹavr 、番組情報その他に基づいて表示モードを決定し、決定された表示モードに従ってピーク輝度レベルを設定する回路デバイスである。因みに、番組情報としては、映画、バラエティ、ドラマ、ニュースその他が考えられる。一般に、映画は暗い画面が多いが、コントラスト面を考慮するとピーク輝度レベルが高いことが求められる。
【００３０】
この形態例の場合、ピーク輝度設定部４３は、例えば周辺輝度情報より周辺が明るいと判定された場合（例えば晴天時の屋外と判定された場合）に最大輝度モードを設定する。また、ピーク輝度設定部４３は、例えば周辺輝度情報より周辺より暗いと判定された場合（例えば夜間と判定された場合）に最低輝度モードを設定する。勿論、これらの判定には、ユーザー入力やその他の設定情報が考慮され、表示モードが決定される。なお、一般には中間輝度モードが選択され、省電力モード時に等の場合に低輝度モードが選択される。
もっとも、表示モードの設定方法は、既に様々な方法が提案されているので、詳細な説明は省略する。この表示モードの設定機能を実行するのが、ピーク輝度判定部４３内の表示モード判定部４３Ａである。この表示モード判定部４３Ａが、特許請求の範囲における「判定部」に相当する。
【００３１】
ピーク輝度設定部４３は、このように決定された表示モードに応じてピーク輝度レベルを設定する。
例えば表示モードが最大輝度モードの場合、ピーク輝度設定部４３は、ピーク輝度レベルを６００ｎｉｔに設定する。図７に、ピーク輝度レベルと入力画像の平均輝度レベルＹavr との関係を示す。
例えば表示モードが低輝度モードの場合、ピーク輝度設定部４３は、ピーク輝度レベルを４０ｎｉｔに設定する。図８に、ピーク輝度レベルと入力画像の平均輝度レベルＹavr との関係を示す。
例えば表示モードが中間輝度モードの場合、ピーク輝度設定部４３は、ピーク輝度レベルを、平均輝度レベルＹavr の大きさに応じて４０ｎｉｔから６００ｎｉｔの範囲で設定する。図９に、ピーク輝度レベルと入力画像の平均輝度レベルＹavr との関係を示す。
【００３２】
図９に示すように、中間輝度モードでは、入力画像の平均輝度レベルに基づいてピーク輝度レベルが設定される。従って、平均輝度レベルＹavr の低いフレーム画面に対しては、ピーク輝度レベルがダイナミックレンジの高値になるように設定される。一方、平均輝度レベルＹavr の高いフレーム画面に対しては、ピーク輝度レベルがダイナミックレンジの低値になるように設定される。
このような設定を行うのは、夜景のネオンや星空の表示時には、明点の輝度を高くしてコントラスト比を高くする必要があるためである。
また例えば表示モードが最低輝度モードの場合、ピーク輝度設定部４３は、ピーク輝度レベルを、平均輝度レベルＹavr の大きさに応じて４０ｎｉｔ以下の範囲で設定する。なお、ピーク輝度レベルの最小値は、予め定められている。図１０に、ピーク輝度レベルと入力画像の平均輝度レベルＹavr との関係を示す。
【００３３】
この最低輝度モードの場合も、入力画像の平均輝度レベルに基づいてピーク輝度レベルが設定される。やはり、平均輝度レベルＹavr の低いフレーム画面に対しては、ピーク輝度レベルがダイナミックレンジの高値になるように設定される。一方、平均輝度レベルＹavr の高いフレーム画面に対しては、ピーク輝度レベルがダイナミックレンジの低値になるように設定される。
図１１に、ピーク輝度レベルと画素階調値に応じた輝度レベルの変化の関係を示す。図１１に示すように、中間輝度モードでは、平均輝度レベルＹavr に応じ、ピーク輝度レベルが広範囲について可変的に制御される。なお、図１１においては、次に説明する最低輝度モード時におけるピーク輝度レベルの可変範囲についても示している。因みに、最大輝度モードでは、図中の実線に沿って階調輝度が変化する。また、低輝度モードでは、図中点線に沿って階調輝度が変化する。
【００３４】
タイミング発生部４５は、設定されたピーク輝度レベルが得られるように、最大６値の駆動電圧の出力タイミングを決定する回路デバイスである。前述したように、ピーク輝度レベルは、１フレーム期間内の総発光期間長と駆動電圧振幅の組み合わせによって可変的に制御される。図１２に、総発光期間長の長さ制御のイメージを示す。同じ駆動電圧振幅であれば、１フレーム内に占める総発光期間長（すなわち、有機ＥＬ素子ＯＬＥＤを発光させるのに十分な大きさの駆動電圧の印加期間長）が長いほど、ピーク輝度レベルは高くなる。
ただし、有機ＥＬ素子ＯＬＥＤを発光させるのに十分な大きさの駆動電圧の印加は図１２に示すように必ずしも連続である必要はなく、１フレーム期間内に分散的に複数回に分割して出力されても良い。このように、有機ＥＬ素子ＯＬＥＤを発光させるのに十分な大きさの駆動電圧の出力が複数回に分割される場合には、各出力回の印加期間長の総和（すなわち、総発光期間長）によって、ピーク輝度レベルが決定されることになる。
なお、総発光期間長の印加期間長が同じであれば、実現されるピーク輝度レベルは同じになるが、１フレーム期間内における輝度分布は連続出力時と分散出力時とで異なる。
【００３５】
特に、有機ＥＬ素子ＯＬＥＤを発光させるのに十分な大きさの駆動電圧を１フレーム期間内に等間隔に配置する場合には、見掛け上の点滅周波数が高くなり、フリッカが知覚され難くなる。また、有機ＥＬ素子ＯＬＥＤを発光させるのに十分な大きさの駆動電圧の印加を複数回に分割する場合でも、例えば特定の出力回の印加期間長を、その両側に出現する出力回よりも長く設定することにより、動画ボケの発生を低減することもできる。
これらの視認性の違いは、輝度分布の違いにより実現される。すなわち、フリッカの低減には輝度分布の分散が有効であり、動画ボケの低減には輝度分布の集中が有効である。
図１３に、この形態例で採用する駆動電圧の出力タイミングと駆動電圧振幅の関係を示す。
図１３（Ａ）は、１フレーム期間を与えるフレームパルスである。この形態例の場合、表示画像に１セグメント放送番組を想定するため、１画面を構成する水平ラインの数は２４０本である。
【００３６】
図１３（Ｂ）は、最大輝度モードで使用する駆動電圧の出力パターンである。この最大輝度モードの場合、１フレーム期間の９８％（水平ラインの２３６ライン分）が駆動電圧ＶＨの出力期間、１フレーム期間の２％（水平ラインの４ライン分）が駆動電圧ＶＳＳの出力期間となる。
すなわち、タイミング発生部４５は、フレームパルスの立ち下がりから１フレーム期間の２３６ライン分の間、駆動電圧ＶＨを出力させるようにＶＨタイミングパルスを発生する。また、タイミング発生部４５は、フレームパルスの立ち下がりから１フレーム期間の２３６ライン分経過した時点から４ライン分、駆動電圧ＶＳＳを出力させるようにＶＳＳタイミングパルスを発生する。
なお、駆動電圧ＶＳＳの出力期間は、１フレーム内に必ず配置する必要がある非発光期間である。この非発光期間に、サブ画素２５に保持されている電位状態の初期化動作や閾値補正の準備動作が実行される。この駆動電圧ＶＳＳの出力期間は、全ての表示モードについて共通である。
【００３７】
また、図中、フレームパルスの立ち下がり直後における駆動電圧ＶＨの印加期間には、駆動トランジスタＮ２の特性バラツキ補正（閾値補正、移動度補正）や信号電位Ｖsig の書き込み動作が実行される。
これらの動作には、電源線ＤＳＬに対する駆動電圧ＶＨの印加が必要である。このため、後述するいずれの表示モードの場合にも、フレームパルスの立ち下がり直後に、パルス状に波形整形された駆動電圧ＶＨの出力期間が配置される。
図１３（Ｃ）は、中間輝度モードで使用する駆動電圧の出力パターンである。この中間輝度モードの場合、フレームパルスの立ち下がりタイミングから駆動電圧ＶＨの出力期間が等間隔に４つ設定される。ここでのパルス出力幅は、数ライン単位の固定幅で設定されている。なお、４つのパルス出力期間のうち図中先頭に位置するパルス出力期間（駆動電圧ＶＨの出力期間）は、前述したように、非発光期間における移動度補正動作等の実行に用いられる。
【００３８】
従って、発光期間に出力される出力パルスの数は３つである。このため、表示フレームレートが１５フレーム／秒であっても、見掛け上の点滅周波数を３倍の４５フレーム／秒に高めることができる。見掛け上のフレームレートが４５フレーム／秒であることにより、フリッカを低減することができる。勿論、発光期間内の出力パルスを４つにすれば、見掛け上のフレームレートを６０フレーム／秒に高めることができる。この場合、フリッカを更に低下することができる。このように、パルス出力の回数は、表示フレームレートに応じて設定することが望ましい。
これら４つのパルス出力期間は、駆動電圧ＶＨの固定出力期間であり、中間電圧（すなわち、可変駆動電圧ＶＭ）の大きさに関わらず不変である。なお、中間電圧の大きさは、後述する駆動電圧発生部２３において発生される。ここでの駆動電圧ＶＭの最小値は駆動電圧ＶＭ０であり、最大電圧は駆動電圧ＶＨである。
タイミング発生部４５は、フレームパルスの立ち下がりから２３６ラインのうち、固定的に設定される４つのパルス出力期間を除く期間について、可変駆動電圧ＶＭを出力させるようにＶＭタイミングパルスを発生する。すなわち、図１３（Ｃ）の場合、タイミング発生部４５は、ＶＨタイミングパルス、ＶＭタイミングパルス、ＶＳＳタイミングパルスの３つを発生する。
【００３９】
図１３（Ｄ）は、低輝度モードで使用する駆動電圧の出力パターンである。この出力パターンは、中間輝度モードの出力パターンと同じである。違いは、駆動電圧振幅だけである。従って、駆動電圧ＶＨの固定出力期間である４つのパルス出力期間には、タイミング発生部４５が、ＶＨタイミングパルスを発生する。そして、タイミング発生部４５は、フレームパルスの立ち下がりから２３６ラインのうち、固定的に設定される４つのパルス出力期間を除く期間について、駆動電圧ＶＭ０を出力させるようにＶＭ０タイミングパルスを発生する。すなわち、図１３（Ｄ）の場合、タイミング発生部４５は、ＶＨタイミングパルス、ＶＭ０タイミングパルス、ＶＳＳタイミングパルスの３つを発生する。
図１３（Ｅ）は、最低輝度モードで使用する駆動電圧の一般的な出力パターンである。この最低輝度モードは、低輝度モードのピーク輝度レベルが最大値になるように、４つのパルス出力期間のうち先頭から２番目以降に出現するパルス出力期間の駆動電圧振幅が可変制御される。具体的には、出力回が進むほど駆動電圧振幅が小さくなるように制御される。
【００４０】
この形態例では、先頭から４番目に出現するパルス出力期間の駆動電圧振幅をＶＭ１とし、その出力タイミングを与えるパルスをＶＭ１タイミングパルスという。
また、先頭から３番目に出現するパルス出力期間の駆動電圧振幅をＶＭ２とし、その出力タイミングを与えるパルスをＶＭ２タイミングパルスという。また、先頭から２番目に出現するパルス出力期間の駆動電圧振幅をＶＭ３とし、その出力タイミングを与えるパルスをＶＭ３タイミングパルスという。
すなわち、図１３（Ｅ）の場合、タイミング発生部４５は、ＶＨタイミングパルス、ＶＭ０〜３タイミングパルス、ＶＳＳタイミングパルスの６つを発生する。
なお、図１３（Ｆ）は、最低輝度モードで使用する出力パターンのうちピーク輝度レベルの最小値を実現する出力パターンに対応する。図１３（Ｆ）の場合、４つのパルス出力期間のうち先頭から２番目以降に出現するパルス出力期間の駆動電圧振幅がいずれも同じ最小値ＶＭ１（min） に設定される。この場合、タイミング発生部４５は、ＶＨタイミングパルス、ＶＭ１（min）
タイミングパルス、ＶＳＳタイミングパルスの３つを発生する。
【００４１】
（ｆ）駆動電圧発生部２３
駆動電圧発生部２３は、電源線駆動部１９の駆動に使用する駆動電圧を表示モードに応じたピーク輝度レベルに応じて発生する回路デバイスである。
図１４に、駆動電圧発生部２３の回路構成例を示す。駆動電圧発生部２３は、ピーク輝度レベルに応じて４つの可変駆動電圧発生部５１とピーク輝度レベルとは関係なく固定の駆動電圧を発生する固定駆動電圧発生部５３、５５で構成される。
各可変駆動電圧発生部５１には、図１３で説明した駆動電圧の出力パターン情報が格納されており、設定されたピーク輝度レベルが得られるように、必要とされる駆動電圧ＶＭ（０）〜ＶＭ３を発生する。
なお、固定駆動電圧発生部５３は駆動電圧ＶＨの発生用であり、固定駆動電圧発生部５５は駆動電圧ＶＳＳの発生用である。
【００４２】
図１５に、最低輝度モードにおける駆動電圧ＶＭ１からＶＭ３の出力パターンのイメージを示す。図１５（Ａ）は、最低輝度モードでの最大輝度を与える低輝度モードの出力パターンである。最低輝度モードでは、図１５（Ｂ）→（Ｃ）→（Ｄ）に示すように、設定されたピーク輝度レベルの低下に伴って、図中右端のパルス出力期間の駆動電圧振幅が低下し、図中先頭から２番目から４番目のパルス出力期間の駆動電圧振幅が一列に低減するように先頭から２番目と３番目のパルス出力期間の駆動電圧振幅が設定される。
なお、図中先頭から４番目のパルス出力期間における駆動電圧振幅が可変可能な最小値（すなわち、駆動電圧ＶＭ１（min） ）に達すると、今度は、図１５（Ｅ）→（Ｆ）に示すように図中先頭から３番目のパルス出力期間における駆動電圧振幅が小さくなるように設定される。
【００４３】
この際、図中先頭から２番目から３番目のパルス出力期間の駆動電圧振幅が発光期間内で一列に低減するように先頭から２番目のパルス出力期間の駆動電圧振幅が設定される。
更に、図中先頭から３番目のパルス出力期間における駆動電圧振幅が可変可能な最小値（すなわち、駆動電圧ＶＭ１（min） ）に達すると、今度は、図中先頭から２番目のパルス出力期間における駆動電圧振幅だけが小さくなるように設定される。図１５（Ｇ）は、可変可能なピーク輝度レベルの最小値に対応する出力パターンである。
図１６に、可変駆動電圧発生部５１の回路構成例を示す。可変駆動電圧発生部５１は、可変駆動電圧値設定部６１、ディジタル／アナログ変換回路６３、レベルシフト・バッファ回路６５で構成される。
【００４４】
可変駆動電圧値設定部６１は、検出された平均輝度レベルに対応する可変駆動電圧値を設定する回路デバイスである。この形態例の場合、可変駆動電圧値設定部６１は、例えばルックアップテーブルで構成する。すなわち、可変駆動電圧値設定部６１は、ピーク輝度レベルを入力値とし、可変駆動電圧値を出力値とする。
ディジタル／アナログ変換回路６３は、ディジタル値として読み出された可変駆動電圧値をアナログ電圧に変換する回路デバイスである。
レベルシフト・バッファ回路６５は、前段から入力されるアナログ電圧のレベルをサブ画素６３の駆動に必要な電圧レベルに変換するバッファ回路である。このレベルシフト・バッファ回路６５の出力電圧（すなわち、駆動電圧）が、出力段回路３３（図５）における対応する電源線に印加される。勿論、固定駆動電圧発生部５３の出力電圧も、出力段回路３３（図５）における対応する電源線に印加される。
【００４５】
（Ｂ−３）有機ＥＬパネルモジュールの駆動動作例
以下、図１７に基づいて、有機ＥＬパネルモジュールの駆動動作例を説明する。なお、図１７（Ａ）は信号線ＤＴＬの電位波形であり、図１７（Ｂ）は書込制御線ＷＳＬの駆動波形である。図１７（Ｃ）は電源線ＤＳＬの駆動波形である。図１７（Ｄ）は駆動トランジスタＮ２のゲート電位Ｖｇの電位波形である。図１７（Ｅ）は駆動トランジスタＮ２のソース電位Ｖｓの電位波形である。
【００４６】
まず、初期化動作から説明する。初期化動作は、保持容量Ｃｓの保持電位を初期化する動作である。この動作は、書込制御線ＷＳＬがＬレベルの状態で、電源線ＤＳＬが駆動電源ＶＨから駆動電源ＶＳＳに切り替えられることで実行される（図１７（Ｂ）、図１７（Ｅ））。図１８に、この時点における画素回路内の接続状態や電位関係を示す。このとき、電源線ＤＳＬが駆動電源ＶＳＳに低下することで、駆動トランジスタＮ２のソース電位Ｖｓは駆動電源ＶＳＳへと低下する。勿論、有機ＥＬ素子ＯＬＥＤには逆バイアスが印加されるので消灯する。
この際、駆動トランジスタＮ２はフローティング状態で動作している。従って、駆動トランジスタＮ２のソース電位Ｖｓの低下に伴い、保持容量Ｃｓを通じてカップリングされているゲート電極の電位（ゲート電位Ｖｇ）も低下する。この動作が初期化動作である。
この動作状態は、駆動トランジスタＮ２の閾値電圧Ｖthのバラツキ補正動作（閾値補正動作）の開始直前まで継続する。
【００４７】
なお、この形態例の場合、図１７（Ｂ）に示すように、閾値補正動作の開始直前に書込制御線ＷＳＬをＬレベルからＨレベルに切り替えておく。書込制御線ＷＳＬがＨレベルになることで、サンプリングトランジスタＮ１はオン動作し、駆動トランジスタＮ２のゲート電位Ｖｇはオフセット電位Ｖofs に設定される（図１７（Ｄ））。この動作が補正準備動作である。図１９に、この時点における画素回路内の接続状態や電位関係を示す。
この後、電源線ＤＳＬが駆動電源ＶＳＳから駆動電源ＶＨに切り替えられることで、閾値補正動作が開始される（図１７（Ｃ））。
閾値補正動作が開始すると、駆動トランジスタＮ２はオン動作し、ソース電位Ｖｓが上昇を開始する。一方、駆動トランジスタＮ２のゲート電位Ｖｇはオフセット電位Ｖofs に固定されているので、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは徐々に小さくなる。図２０に、この時点における画素回路内の接続状態や電位関係を示す。図２１に、閾値補正動作時における駆動トランジスタＮ２のソース電位Ｖｓの電位変化を拡大して示す。
【００４８】
図２１に示すように、駆動トランジスタＮ２のソース電位Ｖｓの電位の上昇は、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに達した時点で自動的に停止する。図２２に、この時点における画素回路内の接続状態や電位関係を示す。この動作が閾値補正動作であり、駆動ランジスタＮ２の閾値電圧Ｖthのバラツキがキャンセルされる。なお、書込制御線ＷＳＬの電位は、閾値補正動作に要する時間のバラツキを加味して設定されたタイミングを待って、ＨレベルからＬレベルに切替制御される（図１７（Ｂ））。図２３に、この時点における画素回路内の接続状態や電位関係を示す。
この後、信号線ＤＴＬの電位は信号電位Ｖsig に切り替えられる。勿論、信号電位Ｖsig は、書込み対象であるサブ画素２５の画素階調に応じた電位である。なお、信号電位Ｖsig
の信号線ＤＴＬへの書き込みは、書込制御線ＷＳＬがＨレベルに切り替えられる前に実行される（図１７（Ａ））。信号線ＤＴＬの電位が信号電位Ｖsig に遷移した状態で書込みを開始するためである。
【００４９】
さて、前述したように、信号線ＤＴＬに信号電位Ｖsig が印加され、電源線ＤＳＬに駆動電源ＶＨが印加された状態で書込制御線ＷＳＬがＨレベルに切り替え制御され、信号電位Ｖsig の書き込みが開始される。図２４に、この時点における画素回路内の接続状態や電位関係を示す。
信号電位Ｖsig の書き込みに伴い、駆動トランジスタＮ２のゲート電位Ｖｇは上昇し、駆動トランジスタＮ２はオン動作する。
駆動トランジスタＮ２がオン動作すると、ゲート・ソース間電圧Ｖgsに応じた大きさの電流が電源線ＤＳＬから引き込まれ、有機ＥＬ素子ＯＬＥＤに寄生する容量成分を充電する。この寄生容量の充電により、有機ＥＬ素子ＯＬＥＤのアノード電位（駆動トランジスタＮ２のソース電位Ｖｓ）は上昇する。ただし、有機ＥＬ素子ＯＬＥＤのアノード電位がカソード電位に対して閾値電圧Ｖth(oled)以上高くならない限り、有機ＥＬ素子ＯＬＥＤは発光しない。
【００５０】
また、このとき流れる電流は、駆動トランジスタＮ２の移動度μに依存する。図２５に、移動度μの違いによるソース電位Ｖｓの上昇速度の違いを示す。図２５に示すように、移動度μが大きいほど電流量が増加し、ソース電位Ｖｓも速く上昇する。このことは、同じ信号電位Ｖsig が印加される場合でも、移動度μの大きい駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは、相対的に移動度μが小さい駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsよりも小さくなることを意味する。
すなわち、移動度μの大きい駆動トランジスタＮ２に流れる電流量は、相対的に移動度μが小さい駆動トランジスタＮ２に流れる電流量よりも小さくなる。結果的に、移動度μの大きさのバラツキによらず、信号電位Ｖsig が同じであれば、同じ大きさの電流が有機ＥＬ素子ＯＬＥＤに流れるように補正される。この動作が移動度補正動作である。
なお、移動度補正動作が完了する時点には、有機ＥＬ素子ＯＬＥＤのアノード電位も閾値電圧Ｖth(oled)より大きくなり、有機ＥＬ素子ＯＬＥＤがオン動作する。このオン動作により有機ＥＬ素子ＯＬＥＤの発光が開始する。
【００５１】
また、信号電位Ｖsig の書き込み終了後は、サンプリングトランジスタＮ１がオフ制御され、駆動トランジスタＮ２はフローティング状態で動作する。このため、有機ＥＬ素子ＯＬＥＤのオン動作によるアノード電位の上昇に伴い、駆動トランジスタＮ２のゲート電位Ｖｇもブートストラップ動作により上昇する。図２６に、この時点における画素回路内の接続状態や電位関係を示す。
この後、有機ＥＬ素子ＯＬＥＤの点灯状態は、電源線ＤＳＬに印加される駆動電圧の振幅（駆動電圧振幅）に応じて変化する。
例えば電源線ＤＳＬに駆動電圧ＶＨが印加された場合、有機ＥＬ素子ＯＬＥＤは、保持容量Ｃｓの保持電位に応じた最大輝度で点灯することができる。また例えば電源線ＤＳＬに駆動電圧ＶＭ０とＶＳＳが印加された場合、有機ＥＬ素子ＯＬＥＤは消灯する。また例えば電源線ＤＳＬに駆動電圧ＶＭが印加された場合、有機ＥＬ素子ＯＬＥＤは、保持容量Ｃｓの保持電位と駆動電圧振幅に応じて定まる中間輝度で点灯する。すなわち、有機ＥＬ素子ＯＬＥの発光状態は、図１３や図１５に示した駆動電圧の出力パターンと、画素階調に応じて制御される。
【００５２】
（Ｂ−４）まとめ
以上の通り。この形態例の場合には、駆動電源ＶＭの可変制御によってピーク輝度レベルを制御することができる。この際、画素データに対しては何らの加工が行われない。従って、ピーク輝度レベルの制御に際して、階調表現の表示性能を損なうことがない。
また、表示モードが最低輝度モードの場合、駆動電圧を４個のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が駆動トランジスタＮ２の特性補正用の駆動電圧ＶＨよりも低くなるように可変制御する。これにより、１フレーム期間内のピーク輝度レベルを一般的な輝度レベル以下についても連続的に可変制御することができる。このことは、コントラスト比の高い表示パネルを実現できることを意味する。
【００５３】
また、表示モードが最低輝度モードの場合、駆動電圧を４個のパルス波形に分割するため、発光位置を１フレーム期間内の広範囲に分散することができる。従って、フレーム期間内における見掛け上の点滅周波数を高めることができ、表示フレームレートが低い場合にもフリッカの発生を効果的に抑制することができる。
また、前述したように、低輝度表示モードにおけるピーク輝度レベルの制御は、専ら駆動電圧の振幅制御によって実現される。このことは、有機ＥＬ素子ＯＬＥＤに流れる駆動電流の削減を実現することができることを意味し、更なる低消費電力化を実現できる。消費電力が少なくなることで、この駆動技術は、携帯型の電子機器に搭載して特に効果を発揮する。また、最低輝度モードにおいても、ピーク輝度レベルを連続的に可変できるため、周辺が暗い場合における画面の眩しさを抑え、表示品質を高めることができる。
【００５４】
（Ｃ）形態例２
続いて、２つ目の形態例を説明する。この形態例では、１セグメント放送番組以外の画像が表示される場合も想定する。すなわち、表示モードに応じてピーク輝度レベルを制御するだけでなく、どのような輝度レベルにおいても表示される画像の表示品質を高めることができる駆動技術を提案する。
【００５５】
（Ｃ−１）システム構成例
図２７に、この形態例に係る有機ＥＬパネルモジュール７１のシステム構成例を示す。なお、図２７には、図２との対応部分に同一符号を付して示す。
有機ＥＬパネルモジュール７１は、画素アレイ部１３と、信号線駆動部１５と、書込制御線駆動部１７と、電源線駆動部１９と、駆動タイミング発生部８１と、駆動電源発生部２３とを１つのパネル上に配置した構成を有している。
以下では、この形態例において新規な構成である駆動タイミング発生部８１についてのみ説明する。
【００５６】
（Ｃ−２）駆動タイミング発生部の構成
（ａ）全体構成
図２８に、駆動タイミング発生部８１の回路構成例を示す。駆動タイミング発生部８１は、１フレーム平均輝度検出部４１、フリッカ成分検出部８３、ピーク輝度設定部８５、タイミング発生部８７で構成される。
以下、各機能部について説明する。
【００５７】
（ｂ）フリッカ成分検出部
フリッカ成分検出部８３は、入力画像データＤinに基づいて、入力画像に含まれる動画成分とフリッカ成分を検出する回路デバイスである。因みに、動画成分の検出には、例えば前フレームに対する動きベクトルの平均値によって検出する方法や、１フレームに占める静止画素の割合によって検出する方法などを適用する。
【００５８】
また、フリッカ成分の検出には、例えば以下の各条件を数値化して検出する方法を適用する。
・フレームレート
・１フレーム内の発光時間長
・動き量
・平均輝度レベルが50％以上の領域の連続出現時間
図２９に、フリッカ成分検出部８３の内部構成例を示す。フリッカ検出部８３は、輝度レベル検出部９１、発光期間長制御部９３、動き量検出部９５、動き量フォーマット変換部９７、ブロック制御部９９、発光時間計測部１０１及びフリッカ情報算出部１０３で構成する。
【００５９】
（１）輝度レベル検出部
このうち、輝度レベル検出部９１は、１フレーム画面を構成する全画素に対応する入力画像データＤinの平均輝度レベルＳ１を算出する回路デバイスである。なお、輝度レベル検出部９１には、１フレーム平均輝度検出部４１と同じものを使用しても良いし、前述した１フレーム平均輝度検出部４１と兼用しても良い。
【００６０】
（２）発光期間長制御部
発光期間長制御部９３は、１フレーム画面全体の平均輝度レベルＳ１に基づいて、１フレーム期間内の発光期間長を可変的に制御する回路デバイスである。具体的には、平均輝度レベルＳ１が高いほど発光期間長を短く制御し、反対に平均輝度レベルＳ１が低いほど発光期間長を長く制御する。使用する発光期間長Ｓ５は、ブロック制御部９９に供給される。
【００６１】
（３）動き量検出部
動き量検出部９５は、入力画像データＤinに基づいて画素毎の動き量を検出する回路デバイスである。
図３０に、動き量検出部９５の内部構成例を示す。動き量検出部９５は、フレームメモリ１１１、動き検出部１１３、動画／静止画判定部１１５で構成する。
この形態例の場合、フレームメモリ１１１は、２フレーム分のメモリ領域を有している。各メモリ領域は、垂直同期信号Ｖsyncによって書き込みと読み出しが入れ替わる。すなわち、一方のメモリ領域に入力画像データＤinが書き込まれている最中に、他方のメモリ領域から前フレームの入力画像データＤinが読み出される。
【００６２】
動き検出部１１３は、画素数単位で動き量Ｓ４を検出する回路デバイスである。
動画／静止画判定部１１５は、検出された動き量Ｓ４に基づいて、入力画像が動画か静止画かを判定し、判定結果Ｓ３を出力する回路デバイスである。
動画／静止画判定部１１５は、基本的に動き量がゼロである画像を静止画像と判定する。ただし、動き量が非常に小さい画像も静止画像と判定する場合もある。ここでの判定閾値には、経験等を加味した設計上の値を使用する。
【００６３】
なお、この形態例の場合には、２フレーム画像の比較により動き量を検出しているが、現在使用可能なその他の動き検出技術を使用することもできる。
例えばコムフィルタを用いる動き検出技術、ＭＰＥＧデコーダで使用する動き検出技術、インタレース・プログレッシブ変換処理で使用する動き検出技術その他を使用することもできる。また、有機ＥＬパネルモジュール７１が搭載するこれら動き検出機能の検出結果を流用することもできる。図２９では、この種の外部から与えられる動き量をＤmoveで示している。
参考までに、図３１に、ＭＰＥＧデコーダから与えられる動き量Ｄmoveのデータ例を示す。外部に配置する動き検出部では、単なる動き量だけでなく、その方向や輝度成分についても検出される。従って、図３１に示すように、動き量Ｄmoveは、輝度成分１２１と、動きベクトルの方向１２３と、動きベクトルの大きさ１２５を一組として与えられる。
【００６４】
（４）動き量フォーマット変換部
動き量フォーマット変換部９７は、基本的に画素数で与えられる動き量Ｓ４又はＤmoveを演算用の数値（この形態例では、「動き値」という。）にフォーマット変換する回路デバイスである。ここでの動き値は、ブロック制御部９９でフリッカ判定用のブロック面積を調整するために使用するパラメータの一つである。通常、動きが大きい画面ではフリッカが目立ち難くなるため、動き量が大きいほど動き値には大きな値が割り当てられる。
【００６５】
図３２に、動き量と動き値との対応関係を記録したテーブル例を示す。図３２の場合、動き量Ｓ４は、０、１、２、３、４、５以上の６段階である。図３２の場合、動き量の大きさがゼロの画素（すなわち、静止画）には動き値
「1.0」を割り当てている。また図３２の場合、動き量の大きさがゼロ以外の画素（すなわち、動画像）には、動き量の大きさに比例して動き値を増やすように割り当てている。なお、無制限に動き値を増やしてしまうと、本来の目的であるフリッカ判定に支障が生じかねない。そこで、図３２の場合には、動き量が５以上の場合には、動き値の増加を
「1.5」に制限している。
【００６６】
具体的には、動き量が１画素大きくなると、動き値を 「0.1」大きくする。この対応関係は、動き量の１画素分の増加が、基準面積（動き量がゼロの場合の面積）の10％分だけ大きく変化させるように作用する。
なお、前述したように、動き量が外部からＤmoveとして与えられる場合には、動きベクトルの大きさを画素数に換算した上で動き値に変換することになる。勿論、図３２は一例であり、動き量の段数や対応する変化幅も任意である。
【００６７】
（５）ブロック制御部
ブロック制御部９９は、フリッカ判定処理で使用するブロック領域の数、位置、面積を決定する回路デバイスである。
図３３に、ブロック制御部９９の内部構成例を示す。ブロック制御部９９は、輝度分布検出部１３１、ブロック数決定部１３３、ブロック位置決定部１３５、ブロック面積決定部１３７、初期設定情報記憶部１３９で構成する。
輝度分布検出部１３１は、画素毎に得られる輝度レベルＳ２に基づいて輝度レベルの高い領域を検出する回路デバイスである。輝度分布検出部１１１は、例えば判定閾値に輝度レベルの50％（最大階調値を 100％とする。）を使用し、各輝度レベルＳ２との比較結果を輝度分布情報Ｓ７として出力する。この形態例の場合、判定閾値より輝度レベルが高い画素は値「１」で表され、判定閾値より輝度レベルが低い画素は値「０」で表される。
【００６８】
この形態例において、閾値に輝度レベルの50％を使用するのは、フリッカは明るい領域ほど見えやすくなるためである。勿論、この条件は一例であり、後述するように他の条件も揃わないとフリッカとして視認される訳ではない。
このように、輝度分布情報Ｓ７を予め求めることにより、後段の各処理部で必要となる演算量を削減することができる。
判定結果は、輝度分布情報Ｓ７としてブロック数決定部１３３、ブロック位置決定部１３５及びブロック面積決定部１３７に供給される。因みに、高解像度の表示デバイスでは画素数が多くなる。従って、輝度分布情報Ｓ７はＲＡＭ等のメモリ上に保存し、後段の各処理部は当該メモリにアクセスする方法を採用しても良い。
【００６９】
ブロック数決定部１３３は、フリッカ判定処理で使用するブロック数を決定する回路デバイスである。ここでの決定処理は、２段階に分けて実行される。
１段目の処理では、画面全体の平均輝度レベルＳ１と発光期間長Ｓ５に基づいて、入力画像に含まれるフリッカ成分が画面内に「分散」しているか「集中」しているかを判定する処理が実行される。
この形態例の場合、ブロック数決定部１３３は、以下の２つの条件を同時に満たすとき「分散型」であると判定し、その他のとき「集中型」であると判定する。
・画面全体の平均輝度レベルＳ１が50％以上（最大階調値を 100％とする。）
・発光期間長Ｓ５が１フレーム期間の60％以下（１フレーム期間を 100％とする。）
【００７０】
なお、この形態例の場合、発光期間長は、２５％から５０％の範囲で設定される場合を考える。従って、２つ目の条件は無条件に満たしている。
「分散型」と判定された場合、ブロック数決定部１３３は、ブロック数Ｓ８を「１」に設定する。一方、「集中型」と判定された場合、ブロック数決定部１３３は、ブロック数Ｓ８を２段目の処理を通じて決定する。
【００７１】
２段目の処理では、輝度分布情報Ｓ７と、事前に用意された判定ブロックの初期設定情報（個数、位置、面積）とに基づいて、入力画面に応じたブロック数を決定する処理が実行される。
図３４に、判定ブロックの初期設定例を示す。前述したように、フリッカ成分が認識されるには、全画面の10％以上の面積領域があることが条件となる。このため、初期設定時のブロック面積は、最大でも全画面の 5％〜10％の範囲に設定しておく。また、画面中央付近は画面周囲に比べてフリッカが目立ち易い。このため、初期設定時には、図３４に示したように、中央付近のブロックを周辺領域の４分の１の面積に設定している。図３４では、通し番号の「６」〜「１３」に対応するブロックが対応する。
【００７２】
ここで、ブロック数決定部１３３は、集中型と判定された入力画像について、初期設定情報記憶部１３９に用意された各ブロック領域（図３４）に対応する輝度分布情報Ｓ７を割り当て、該当ブロック領域の平均輝度レベルが階調輝度の50％以上か否かを判定する。この形態例の場合、各ブロック領域に対応する輝度分布情報Ｓ７のうち平均輝度レベルが階調輝度の50％を超えると判定された画素（値「１」）の数と、平均輝度レベルが階調輝度の50％未満と判定された画素（値「０」）の数とを比較し、いずれが多いかによって各ブロック領域の平均輝度レベルが50％以上か否かを判定する。
【００７３】
例えばあるブロック領域の平均輝度レベルが階調輝度の50％未満であると判定された場合（値「０」の数＞値「１」の数の場合）、ブロック数決定部１１３は、当該当ブロック領域を１個として計数するか、隣接する複数個のブロック領域を合わせて１個として計数する。例えば中央付近のように既に細分化されているブロックについては、隣接するブロック領域が同じ判定結果であることを条件として、全画面の１０％を超えない範囲で１つのブロック領域として計数する。
【００７４】
図３５に、合体後のイメージ例を示す。図３５は、図３４におけるブロック「６」、「７」、「１０」、「１１」の平均輝度レベルがそれぞれ閾値以下である場合に、これら４つを１つのブロックとして扱う状態を表している。この場合、判定用のブロック領域の数は、初期状態の１８個から１５個に変更される。
一方、あるブロック領域の平均輝度レベルが階調輝度の50％以上であると判定された場合（値「０」の数＜値「１」の数の場合）、ブロック数決定部１３３は、当該ブロック領域の初期状態と位置（中央付近か周辺領域か）を考慮してブロック領域の細分化数を決定する。例えば周辺部に位置するブロックについては２つ以上に分割する。
【００７５】
図３６に、分割後のイメージ例を示す。図３６は、図３４におけるブロック「２」の平均輝度レベルが閾値以上である場合に、当該ブロックを４つのブロック領域に分割した状態を表している。この場合、判定用のブロック領域の数は、初期状態の１８個から２１個に変更される。
このような処理を経て決定されたブロック数Ｓ８は、ブロック位置決定部１１５に与えられる。なお、ブロック領域の面積が小さいほど、フリッカの判定精度は高くなる。ただし、ブロック領域の数が多くなり過ぎると必要になる演算量も過大になるので適当な数に制限することが望ましい。
【００７６】
ブロック位置決定部１３５は、輝度分布情報Ｓ７と、ブロック数Ｓ８と、事前に用意された判定ブロックの初期設定情報（位置）とに基づいて、各ブロックの位置情報Ｓ９を決定する処理を実行する。
因みに、ブロック領域の数が１個であった場合（「分散型」の場合）、画面全体が１ブロックになる。従って、ブロック位置決定部１３５は、ブロック領域の位置情報Ｓ９を個別に決定する必要がない。ここでは、事前に定められた１個の基準位置を位置情報Ｓ９として出力する。
【００７７】
これに対し、ブロック領域が複数個決定された場合（「集中型」の場合）、ブロック位置決定部１３５は、輝度分布情報Ｓ７を参照し、輝度レベルの高い画素が多く集まる領域にブロック領域が多数割り当てられるように位置情報Ｓ９を決定する。
ただし、この時点では、ブロック数が決まっているだけで、各ブロックの面積は未定である。
従って、初期設定情報を参考に、ブロックの始点座標（例えばブロックの右上座標）や中心座標等をＸＹ座標で与える。例えば輝度レベルが低い領域については、初期設定情報で定められたブロック領域の位置情報をそのまま使用する。また例えば輝度レベルが高い領域については、ブロック数決定部１３３と同様、初期設定情報で定められたブロック領域を分割するように位置情報Ｓ９を決定する。
【００７８】
ブロック面積決定部１３７は、動き値Ｓ６と輝度分布情報Ｓ７とに基づいて、対応するブロックの面積を決定する回路デバイスである。ブロック面積決定部１３７は、逐次算出されるブロック面積Ｓ１０を発光時間計測部１０１に出力する。
なお、供給された位置情報Ｓ９の数が１個である場合（分散型の場合）には、画面全体が１つのブロック領域であるので面積は求めなくて良い。
一方、位置情報Ｓ９が複数個与えられる場合（集中型の場合）、ブロック面積決定部１３７は、位置情報Ｓ９に対応する各ブロックの面積を次式に基づいて算出する。
ブロック面積＝（全表示領域の10％の面積）×輝度レベル値×動き値      （式１）
ここでの輝度レベル値は、ブロック面積の調整用に使用するパラメータの一つである。輝度レベル値は、位置情報Ｓ９に基づいて位置決めされるブロック領域（全表示領域の10％の面積を有するブロック領域）内に位置する全画素の平均輝度レベルとして与えられる。
【００７９】
なお、位置決めされるブロック領域の形状は正方形状でも良いし、画面のアスペクト比を保存する形状でも良い。この形態例の場合には、画面のアスペクト比と一致させる方法を採用する。
また、平均輝度レベルは、各ブロック領域内に位置する全画素の輝度レベルＳ２の平均値として算出される。
図３７に、輝度レベルと輝度レベル値との対応テーブル例を示す。一般に、輝度レベルが高いほどフリッカは知覚され易くなる。そこで、この形態例では、輝度レベルが高いブロック領域ほど面積を小さくなるように、小さい輝度レベル値を割り当てる。なお、高輝度領域に配置されるブロック領域の面積を小さくすることで、高輝度領域の面積の検出精度が高くなり、フリッカの検出精度が高くなる。
【００８０】
図３７の場合、輝度レベルは、50％〜55％，55％〜60％，60％〜65％，65％〜70％，70％〜75％，75％以上の６段階用意する。
図３７の場合、輝度レベルが50％〜55％のブロックには輝度レベル値
「1.0」を割り当てる。また図３７の場合、輝度レベルが１段階上がるごとに、輝度レベル値を減らすように割り当る。具体的には、輝度レベルの階級が１段階上がると、輝度レベル値を
「0.1」小さくする。この対応関係は、輝度レベルが１階級上がると、基準面積（輝度レベルが50％〜55％の場合の面積）の10％分だけ小さく変化させることを意味する。
【００８１】
図３８及び図３９を用い、ブロック面積決定部１３７による処理結果の一例を示す。図３８は、入力画像例である。なお、図３８に示す入力画像は、動き量がゼロであり、かつ、画面右下隅に輝度が集中する場合を表している。
図３９は、ブロック面積決定部１３７の出力例である。ブロック位置決定部１３５の段階で画面右下隅に多くのブロックが配置される上に、式１に基づく面積の計算によって画面右下隅に面積の小さいブロックが多く配置される。
初期設定情報記憶部１３９は、前述したように、フリッカ判定用のブロックの数、位置、面積の初期値を格納する記憶領域である。
【００８２】
（６）発光時間計測部
発光時間計測部１０１（図２９）は、一定以上の面積を有する高輝度領域を検出して、その発光時間を計測する回路デバイスである。フリッカは、単に明るい画像や動きの少ない画像があるだけでなく、一定面積と一定時間以上の連続発光がなければ視認されないためである。
このため、発光時間計測部１０１は、以下の処理を実行する。まず、発光時間計測部１０１は、前段処理で設定されたブロック領域のうち平均輝度レベルが階調輝度の50％以上のブロック領域を検出する。次に、発光時間計測部１０１は、それらのうち互いに隣接又は重なり合うブロック領域同士を一つのブロック領域として結合し、結合後のブロック領域について面積を求める。
【００８３】
更に、発光時間計測部１０１は、算出された面積が表示領域全体の10％以上になる結合ブロックが一つでも検出された場合、検出開始から未検出までの時間を計測する。なお、面積が表示領域の10％以上になるブロック領域の最大個数は１０個である。この形態例の場合、これら１０個の発光時間を同時に計測できるものとする。
発光時間の計測対象になったブロック領域の面積と計測値は発光時間情報Ｓ１１としてフリッカ情報算出部１０３に供給される。
なお、入力画像が分散型の場合（画面全体が平均的に明るく、総発光期間長が閾値以上の場合）、発光時間計測部１０１は、分散型との検出結果が得られている間中、その発光時間と平均輝度レベルを発光時間情報Ｓ１１として出力する。
【００８４】
（７）フリッカ情報算出部
フリッカ情報算出部１０３は、発光時間情報Ｓ１１とフレームレートＳ１２に基づいて、フリッカ情報を算出する回路デバイスである。なお、フリッカ情報算出部１０３におけるフリッカ情報の算出は、発光時間情報Ｓ１１の時間長が非ゼロの場合に実行される。なお、発光時間情報Ｓ１１の計測対象になった領域が複数ある場合、全ての領域についてフリッカ情報を算出しても良いが、フリッカが最も目立ち易い（すなわち、面積が最も大きい）領域についてのみフリッカ情報を算出しても良い。
【００８５】
フリッカ情報算出部１０３は、次式に基づいてフリッカ情報を算出する。
フリッカ情報＝フレームレート値×平均輝度レベル50％以上の面積値×発光時間値
…(式２)
式２のうち、フレームレート値は、有機ＥＬパネルモジュール１１の表示駆動に使用するフレームレートＳ１２の大きさを反映する判定用のパラメータである。平均輝度レベル50％以上の面積値は、発光時間情報Ｓ１１の測定対象になった結合ブロック領域の面積の大きさを反映する判定用のパラメータである。発光時間値も、発光時間情報Ｓ１１の計測時間を反映する判定用のパラメータである。
【００８６】
図４０〜図４２に、各値を対応するパラメータに変換するための対応テーブル例を示す。
図４０は、フレームレートとフレームレート値との対応テーブル例である。フレームレートが65Ｈｚ以上の場合、一般にフリッカは見えなくなる。このため、この範囲のフレームレートには、フレームレート値としてゼロが対応付けられる。なお、フレームレートが65Ｈｚより小さくなると、フリッカが徐々に見えやすくなる。このため、フレームレート値は徐々に大きくなる。図４０の場合、フレームレートが54Ｈｚ以下の場合、フレームレート値は最大値である「４」になる。
【００８７】
図４１は、高輝度領域の面積と面積値との対応テーブル例である。いうまでもなく、面積が全表示領域の10％以下の場合には、一般にフリッカは見えなくなる。このため、この範囲の面積には、面積値としてゼロが対応付けられる。なお、面積が10％より大きくなると、フリッカが徐々に見えやすくなる。このため、面積値は徐々に大きくなる。図４１の場合、対応関係は面積の５％刻みで設定され、面積が50％以上の場合、面積値は最大値の「２」になる。
【００８８】
図４２は、検出された高輝度領域の発光時間と発光時間値との対応テーブル例である。いうまでもなく、高輝度領域であったとしても、その発光時間が短ければフリッカも見えなくなる。図４２では、この限界値を１秒とし、１秒未満の発光時間には、発光時間値としてゼロを対応付けている。なお、発光時間が１秒より大きくなると、フリッカが徐々に見えやすくなる。このため、発光時間値は徐々に大きくなる。図４２の場合、対応関係は 0.1秒刻みで設定され、発光時間が２秒以上の場合、発光時間値は最大値の「２」になる。
【００８９】
以上の対応テーブルを使用して、フリッカ情報算出部１０３は、フリッカ情報Ｓ１３を算出する。
なお、フリッカ情報Ｓ１３は、フレームレートが高い場合、高輝度領域（平均輝度レベルが50％以上で、その面積が全画面の10％以上の領域）の面積が小さい場合、又は高輝度領域の連続発光時間が1秒未満の場合、値ゼロを採る。因みに、ブロック数の決定時には総発光時間長が反映され、高輝度領域の面積の決定時には動き量も反映される。従って、このフリッカ情報Ｓ１３には、フリッカの判定に必要な全ての条件が反映されている
【００９０】
（ｃ）ピーク輝度設定部
ピーク輝度設定部８５（図２８）は、検出されたフリッカ情報Ｓ１３に加え、輝度センサー４７から入力される周辺輝度情報、ユーザー入力情報、平均輝度レベルＹavr 、番組情報、表示フレームレート等に基づいて表示モード（ピーク輝度レベル）と駆動モードを決定する。なお、ここでの駆動モードは、特許請求の範囲における「表示モード」に含まれる。ここでは、ピーク輝度レベルに基づいた駆動制御の選択とフリッカ成分量に基づいた駆動制御の選択とを区別するために２つの用語を使い分けることにする。
因みに、表示モード（ピーク輝度レベル）は、先の形態例のピーク輝度設定部４３と同様の手法で決定しても良い。また例えば、前述したフリッカ情報Ｓ１３に関わらず、表示フレームレートが判定閾値より低い場合には、強制的にフリッカを低減する表示モードと駆動モードを選択しても良い。ここでの判定閾値には、例えば３０フレーム／秒を使用する。従って、入力画像が１セグメント放送番組の場合には、その情報に従って、強制的に表示モードと駆動モードをフリッカ改善モードに設定する。
【００９１】
以下では、表示フレームレートが判定閾値より大きい場合における駆動モードの設定方法を説明する。図４３に、フリッカ情報と駆動モードとの対応関係を示す。図４３の場合、フリッカ情報Ｓ１３の値が小さいほどフリッカの強度は小さく、フリッカ情報Ｓ１３の値が大きいほどフリッカの強度は大きくなる。
従って、フリッカの強度が小さい入力画像に対しては、動画改善系の駆動モードが選択される。また、フリッカの強度が中程度の入力画像に対しては、バランス系の駆動モードが選択される。また、フリッカの強度が大きい入力画像に対しては、フリッカ改善系の駆動モードが選択される。
【００９２】
（ｄ）タイミング発生部
タイミング発生部８７（図２８）は、設定された駆動モードについて、設定されたピーク輝度レベルが得られるように、最大６値の駆動電圧の出力タイミングを決定する。
図４４に、発生されたタイミングパルスにより実現される駆動電圧の出力パターン例を示す。なお、図４４は、第１の形態例における中間輝度モードに対応する出力パターン例である。
【００９３】
図４４（Ａ）は、ピーク輝度レベルが４０％（240nit）であって、駆動モードが動画改善モードの場合における駆動電源の出力パターン例である。動画改善モードの場合、動画ボケを避けるため、輝度分布を特定期間に集中するように配置することが望ましい。そこで、図４４（Ａ）では、パルス状に波形整形された駆動電圧の出力を、発光期間の両端部分に配置する。この結果、図４５（Ａ）に太線で示すように、輝度分布を発光期間の中央側に集中させることができる。輝度分布が発光期間の中央に集中することにより、動画ブレが視認され難くなり、動画像の視認性が改善される。
【００９４】
図４４（Ｂ）は、ピーク輝度レベルが４０％（240nit）であって、駆動モードがフリッカ改善モードの場合における出力パターン例である。フリッカ改善モードの場合、点滅周波数が高くなることで画像の視認性を高めることができる。そこで、図４４（Ｂ）では、４つのパルス出力を分散的に配置している。この結果、図４５（Ｂ）に太線で示すように、輝度分布を発光期間の全体に分散させることができる。見掛け上の周波数成分が高くなることで、静止画像の視認性が改善される。なお、フリッカ改善モードに関しては、形態例１の出力パターンをそのまま適用することもできる。
【００９５】
図４４（Ｃ）は、ピーク輝度レベルが４０％（240nit）であって、駆動モードがバランスモードの場合における出力パターン例である。バランスモードの場合、パルス状に波形整形された駆動電圧の出力を、発光期間の全体に均等に配置する。この結果、図４５（Ｃ）に太線で示すように、輝度分布は、発光期間の全域について均等に低下する。
【００９６】
（Ｃ−３）まとめ
この形態例の場合、入力画像に含まれるフリッカ成分の量に応じて駆動モードを選択できるため、入力画像が１セグメント放送番組の場合だけでなく、その他の入力画像の場合にも適用することができる。
勿論、ピーク輝度レベルの設定に最低輝度モードが選択された場合には、形態例１と同様の駆動技術を適用することができる。最低輝度モードが選択された場合、消費電力を下げることが可能になる。消費電力が少なくなることで、この駆動技術は、携帯型の電子機器に搭載して特に効果を発揮する。
【００９７】
（Ｄ）他の形態例
（Ｄ−１）ピーク輝度レベルの他の設定方法
前述した形態例の場合には、フレーム平均輝度や周辺照度の大きさ等に応じてピーク輝度レベルを可変的に設定する場合について説明した。
しかし、他の情報を参照してピーク輝度レベルを設定することもできる。例えば有機ＥＬパネルモジュールの周辺温度や環境温度に基づいて、ピーク輝度レベルを可変的に設定しても良い。例えば温度が低い場合にはピーク輝度レベルを高く設定し、温度が高い場合にはピーク輝度レベルの電圧値を低く設定しても良い。
また、前述した複数の条件を組み合わせてピーク輝度レベルを可変的に設定しても良い。
【００９８】
（Ｄ−２）最低輝度モードにおけるパルス出力の出力幅
前述した形態例においては、最低輝度モードにおけるパルス出力幅を全て同じに設定した。しかしながら、パルス幅を変調する方法を組み合わせても良い。駆動電圧振幅に加え、パルス幅を変調することにより、より細かい制御が可能になる。
【００９９】
（Ｄ−３）最低輝度モードにおけるパルス出力の出力回数
前述した形態例においては、最低輝度モードの場合に、パルス出力を４回出力する場合について説明した。しかしながら、出力回数は４回に限らず、２回でも３回でも、５回以上でも良い。なお、有機ＥＬ表示パネルの場合には、パルス出力のうち１回分は、非発光期間における移動度補正動作に用いられるため、発光期間内のパルス出力が２回以上であることがフリッカ対策上、有利である。また、適切な回数は、表示フレームレートに応じて設定することが望ましい。
【０１００】
（Ｄ−４）最低輝度モードにおけるパルス出力の出力間隔
前述した形態例においては、最低輝度モードにおけるパルス出力を等間隔に出力する場合について説明した。
しかしながら、パルス出力の間隔を可変しても良い。特に、第２の形態例の場合には、最低輝度モード時に、駆動モードに応じてパルス出力間隔を可変制御しても良い。
例えば動画改善モードでは、最低輝度モードにおけるパルス出力間隔を狭めて輝度分布を特定位置に集中させても良い。これにより、最低輝度モードにおける動画ボケを低減することができる。また、例えばバランスモードでは、最低輝度モードにおけるパルス出力回数を増やすしたり、動画改善モードよりはパルス出力間隔を広げたりと共に、しても良い。これにより、最低輝度モードにおける動画ボケを低減することができる。
【０１０１】
（Ｄ−５）他の表示デバイス例
前述した形態例においては、発明を有機ＥＬパネルモジュールに適用する場合について説明した。
しかし、前述した駆動技術は、その他の自発光型の表示パネルモジュールに対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬ素子をマトリクス状に配置する表示パネルモジュールにも適用できる。
【０１０２】
（Ｄ−６）製品例（電子機器）
前述した駆動電圧の印加技術は、表示パネルモジュールの形態だけでなく、各種の電子機器に実装した商品形態でも流通される。以下、電子機器への実装例を示す。
図４６に、電子機器１４１の概念構成例を示す。電子機器１４１は、前述した駆動電圧の印加技術を採用する表示パネルモジュール１４３、システム制御部１４５及び操作入力部１４７で構成される。システム制御部１４５で実行される処理内容は、電子機器１４１の商品形態により異なる。また、操作入力部１４７は、システム制御部１４５に対する操作入力を受け付けるデバイスである。操作入力部１４７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
なお、電子機器１４１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図４７に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１５１の筐体正面には、フロントパネル１５３及びフィルターガラス１５５等で構成される表示画面１５７が配置される。
また、この種の電子機器１４１には、例えばデジタルカメラが想定される。図４８に、デジタルカメラ１６１の外観例を示す。図４８（Ａ）が正面側（被写体側）の外観例であり、図４８（Ｂ）が背面側（撮影者側）の外観例である。デジタルカメラ１６１は、保護カバー１６３、撮像レンズ部１６５、表示画面１６７、コントロールスイッチ１６９及びシャッターボタン１７１で構成される。
また、この種の電子機器１４１には、例えばビデオカメラが想定される。図４９に、ビデオカメラ１８１の外観例を示す。
ビデオカメラ１８１は、本体１８３の前方に被写体を撮像する撮像レンズ１８５、撮影のスタート／ストップスイッチ１８７及び表示画面１８９で構成される。
また、この種の電子機器１４１には、例えば携帯端末装置が想定される。図５０に、携帯端末装置としての携帯電話機１９１の外観例を示す。図５０に示す携帯電話機１９１は折りたたみ式であり、図５０（Ａ）が筐体を開いた状態の外観例であり、図５０（Ｂ）が筐体を折りたたんだ状態の外観例である。
携帯電話機１９１は、上側筐体１９３、下側筐体１９５、連結部（この例ではヒンジ部）１９７、表示画面１９９、補助表示画面２０１、ピクチャーライト２０３及び撮像レンズ２０５で構成される。
また、この種の電子機器１４１には、例えばコンピュータが想定される。図５１に、ノート型コンピュータ２１１の外観例を示す。
ノート型コンピュータ２１１は、下側筐体２１３、上側筐体２１５、キーボード２１７及び表示画面２１９で構成される。
これらの他、電子機器１４１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１０３】
（Ｄ−７）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１０４】
【図１】有機ＥＬパネルモジュールの外観例を示す図である。
【図２】有機ＥＬパネルモジュールの構成例を示す図である。
【図３】画素アレイ部を構成するサブ画素の配列構造を説明する図である。
【図４】サブ画素の回路構成例を示す図である。
【図５】電源線駆動部の構成例を説明する図である。
【図６】駆動タイミング発生部の回路構成例を説明する図である。
【図７】最大輝度モードにおけるピーク輝度レベルと入力画像の平均輝度レベルとの関係を示す図である。
【図８】低輝度モードにおけるピーク輝度レベルと入力画像の平均輝度レベルとの関係を示す図である。
【図９】中間輝度モードにおけるピーク輝度レベルと入力画像の平均輝度レベルとの関係を示す図である。
【図１０】最低輝度モードにおけるピーク輝度レベルと入力画像の平均輝度レベルとの関係を示す図である。
【図１１】ピーク輝度レベルと画素階調値に応じた輝度レベルの変化の関係を示す図である。
【図１２】総発光期間長の長さ制御のイメージを示す図である。
【図１３】駆動電圧の出力タイミングと駆動電圧振幅の関係を示す図である。
【図１４】駆動電圧発生部の回路構成例を説明する図である。
【図１５】最低輝度モードにおける駆動電圧の出力タイミングと駆動電圧振幅の関係を示す図である。
【図１６】可変駆動電圧発生部の回路構成例を示す図である。
【図１７】サブ画素の駆動動作例を示す図である。
【図１８】初期化動作時における画素回路内の接続状態や電位関係を示す図である。
【図１９】補正準備動作時における画素回路内の接続状態や電位関係を示す図である。
【図２０】閾値補正動作時における画素回路内の接続状態や電位関係を示す図である。
【図２１】閾値補正動作を説明する説明する図である。
【図２２】閾値補正動作の完了時における画素回路内の接続状態や電位関係を示す図
【図２３】閾値補正動作の完了から移動度補正動作が開始されるまでの画素回路内の接続状態や電位関係を示す図である。
【図２４】移動度補正動作時における画素回路内の接続状態や電位関係を示す図である。
【図２５】移動度補正動作を説明する図である。
【図２６】発光期間における画素回路内の接続状態や電位関係を示す図である。
【図２７】有機ＥＬパネルモジュールの構成例を示す図である。
【図２８】駆動タイミング発生部の回路構成例を説明する図である。
【図２９】フリッカ成分検出部の回路構成例を説明する図である。
【図３０】動き量検出部の回路構成例を説明する図である。
【図３１】動き量のデータ構造例を示す図である。
【図３２】動き量と動き値との対応関係を記録したテーブル例を示す図である。
【図３３】ブロック制御部の回路構成例を説明する図である。
【図３４】判定ブロックの初期設定例を示す図である。
【図３５】ブロック領域の合体動作を説明する図である。
【図３６】ブロック領域の分割動作を説明する図である。
【図３７】輝度レベルと輝度レベル値との対応テーブル例を示す図である。
【図３８】入力画像例を示す図である。
【図３９】ブロック面積決定部の出力例を示す図である。
【図４０】フレームレートとフレームレート値との対応テーブル例を示す図である。
【図４１】高輝度領域の面積と面積値との対応テーブル例を示す図である。
【図４２】検出された高輝度領域の発光時間と発光時間値との対応テーブル例を示す図である。
【図４３】フリッカ情報と駆動モードとの対応テーブル例を示す図である。
【図４４】発生されたタイミングパルスにより実現される駆動電圧の出力パターン例を示す図である。
【図４５】駆動電圧の出力パターン例に対応する輝度分布の出現例を示す図である。
【図４６】電子機器の機能構成例を示す図である。
【図４７】電子機器の商品例を示す図である。
【図４８】電子機器の商品例を示す図である。
【図４９】電子機器の商品例を示す図である。
【図５０】電子機器の商品例を示す図である。
【図５１】電子機器の商品例を示す図である。
【符号の説明】
【０１０５】
１１          有機ＥＬパネルモジュール
１３          画素アレイ部
１９          電源線駆動部
２１          駆動タイミング発生部
２３          駆動電圧発生部
【図１】
2010145664.tif 000003
【図２】
2010145664.tif 000004
【図３】
2010145664.tif 000005
【図４】
2010145664.tif 000006
【図５】
2010145664.tif 000007
【図６】
2010145664.tif 000008
【図７】
2010145664.tif 000009
【図８】
2010145664.tif 000010
【図９】
2010145664.tif 000011
【図１０】
2010145664.tif 000012
【図１１】
2010145664.tif 000013
【図１３】
2010145664.tif 000014
【図１４】
2010145664.tif 000015
【図１５】
2010145664.tif 000016
【図１６】
2010145664.tif 000017
【図１７】
2010145664.tif 000018
【図１８】
2010145664.tif 000019
【図１９】
2010145664.tif 000020
【図２０】
2010145664.tif 000021
【図２１】
2010145664.tif 000022
【図２２】
2010145664.tif 000023
【図２３】
2010145664.tif 000024
【図２４】
2010145664.tif 000025
【図２５】
2010145664.tif 000026
【図２６】
2010145664.tif 000027
【図２７】
2010145664.tif 000028
【図２８】
2010145664.tif 000029
【図２９】
2010145664.tif 000030
【図３０】
2010145664.tif 000031
【図３１】
2010145664.tif 000032
【図３２】
2010145664.tif 000033
【図３３】
2010145664.tif 000034
【図３４】
2010145664.tif 000035
【図３５】
2010145664.tif 000036
【図３６】
2010145664.tif 000037
【図３７】
2010145664.tif 000038
【図３９】
2010145664.tif 000039
【図４０】
2010145664.tif 000040
【図４１】
2010145664.tif 000041
【図４２】
2010145664.tif 000042
【図４３】
2010145664.tif 000043
【図４４】
2010145664.tif 000044
【図４５】
2010145664.tif 000045
【図４６】
2010145664.tif 000046
【図１２】
2010145664.tif 000047
【図３８】
2010145664.tif 000048
【図４７】
2010145664.tif 000049
【図４８】
2010145664.tif 000050
【図４９】
2010145664.tif 000051
【図５０】
2010145664.tif 000052
【図５１】
2010145664.tif 000053
【手続補正書】
【提出日】平成21年12月28日(2009.12.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アクティブマトリクス駆動方式に対応する画素を有する画素アレイ部と、
各表示フレームのピーク輝度レベルを設定する回路と、
設定されたピーク輝度レベルが得られるように、各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する駆動回路であって、設定されたピーク輝度レベルが設定値未満の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する駆動回路と
を有する自発光型表示装置。
【請求項２】
複数の表示モードが選択可能な場合には、表示モードの判定部において、フリッカを低減する表示モードが選択された場合に、
前記駆動回路による制御が実行される
ことを特徴とする請求項１に記載の自発光型表示装置。
【請求項３】
前記判定部は、表示フレームレートが判定閾値より低い場合に、フリッカを低減する表示モードを選択する
ことを特徴とする請求項２に記載の自発光型表示装置。
【請求項４】
前記駆動回路は、
前記ピーク輝度レベルが前記設定値の場合、各出力回の駆動電圧振幅を、いずれも非発光期間時の最大駆動電圧に制御し、
前記ピーク輝度レベルが前記設定値未満の場合には、各出力回の駆動電圧振幅を、出力回が進むほど駆動電圧振幅が小さくなるように制御する
ことを特徴とする請求項１〜３のいずれに記載の自発光型表示装置。
【請求項５】
前記画素アレイ部がＥＬ（Electro Luminescence）発光装置である場合、
前記非発光期間時における最大駆動電圧は、移動度特性の補正時に印加される電圧である
ことを特徴とする請求項４に記載の自発光型表示装置。
【請求項６】
ピーク輝度レベルが設定値未満の場合に出力される複数回の駆動電圧の各出力期間長は全て同じである
ことを特徴とする請求項１〜３のいずれかに記載の自発光型表示装置。
【請求項７】
ピーク輝度レベルが設定値未満の場合に出力される複数回の駆動電圧の各出力位置は、等間隔に設定される
ことを特徴とする請求項１〜３のいずれかに記載の自発光型表示装置。
【請求項８】
ピーク輝度レベルが設定値未満の場合に出力される駆動電圧の出力回数は、表示フレームレートに応じて設定される
ことを特徴とする請求項１〜３のいずれかに記載の自発光型表示装置。
【請求項９】
設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、
設定されたピーク輝度レベルが設定値未満の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する駆動回路と
を有する半導体装置。
【請求項１０】
アクティブマトリクス駆動方式に対応する画素を有する画素アレイ部と、
信号線を駆動する第１の駆動回路と、
前記画素アレイ部を構成する各画素に対する前記信号線の電位の書き込み動作を制御する第２の駆動回路と、
各表示フレームのピーク輝度レベルを設定する回路と、
設定されたピーク輝度レベルが得られるように、各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する駆動回路であって、設定されたピーク輝度レベルが設定値未満の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する第３の駆動回路と、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力部と
を有することを特徴とする電子機器。
【請求項１１】
設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、
設定されたピーク輝度レベルが設定値未満の場合には、駆動電圧を複数回のパルス波形に分割する処理と、
少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する処理と
を有する自発光型表示装置に配線される電源線の駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
そこで、発明者らは、設定されたピーク輝度レベルが得られるように、画素アレイ部を構成する各画素に接続される電源線に印加する駆動電圧の総印加期間長と駆動電圧振幅とを可変制御する際、設定されたピーク輝度レベルが設定値未満の場合には、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する制御技術を提案する。
なお、ここでの制御技術は、複数の表示モードが選択可能な場合には、表示モードの判定部において、フリッカを低減する表示モードが選択された場合に実行されることが望ましい。因みに、ここでの判定部は、表示フレームレートが判定閾値より低い場合に、フリッカを低減する表示モードを選択することが望ましい。
また、ここでの制御技術は、ピーク輝度レベルが設定値の場合、各出力回の駆動電圧振幅を、いずれも非発光期間時の最大駆動電圧に制御し、ピーク輝度レベルが設定値未満の場合には、各出力回の駆動電圧振幅を、出力回が進むほど駆動電圧振幅が小さくなるように制御することが望ましい。
また、画素アレイ部がＥＬ発光装置である場合、非発光期間時における最大駆動電圧は、移動度特性の補正時に印加される電圧であることが望ましい。
また、ピーク輝度レベルが設定値未満の場合に出力される複数回の駆動電圧の各出力期間長は全て同じであっても良いし、ピーク輝度レベルが設定値未満の場合に出力される複数回の駆動電圧の各出力位置は等間隔に設定されても良い。
また、ピーク輝度レベルが設定値未満の場合に出力される駆動電圧の出力回数は、表示フレームレートに応じて設定されることが望ましい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
発明者らは、設定されたピーク輝度レベルが設定値未満の場合に、駆動電圧を複数回のパルス波形に分割すると共に、少なくとも１つの出力回における駆動電圧振幅が非発光期間時における最大駆動電圧よりも低くなるようにピーク輝度レベルに応じて各出力回の駆動電圧振幅を可変制御する駆動方法を提案する。
すなわち、パルス駆動技術と駆動電圧の振幅可変技術とを組み合わせた駆動技術を採用する。
この発明に係る駆動方式の場合、設定されたピーク輝度レベルが設定値未満の場合に、駆動電圧が複数回のパルス波形に分割される。このため、発明に係る駆動方式の場合には、従来方式に比して、同じピーク輝度レベルを実現する際の駆動電圧の出力範囲を広範囲に分散することができる。従って、発光期間内における見掛け上の点滅周波数を高めることができ、フリッカの発生を抑制することができる。
しかも、複数回のパルス波形の出力幅でなく、パルス波形の駆動電圧振幅の制御によってピーク輝度レベルを制御する。この方式により、表示品質を保ったままで、低域でのピーク輝度レベルの可変制御が可能になる。このため、従来方式以上に低輝度でのピーク輝度レベルの調整が可能となる。この機能により、表示パネルの周辺が暗い場合でも、その暗さに応じてピーク輝度レベルを下げることができる。同時に、消費電力も下げることができる。
また、制御可能なピーク輝度レベルを従来方式以上に下げることができるため、可変可能なピーク輝度レベルの範囲を従来方式に比して拡大することができる。すなわち、コントラスト比を拡大することができ、表示品質を高めることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
図５に、電源線駆動部１９の内部構成例を示す。電源線駆動部１９は、６値の駆動電圧にそれぞれ対応する出力タイミングパルスを線順次に転送する６段のシフトレジスタ３１Ａ〜３１Ｆと、個々の電源線ＤＳＬに対応するＭ個の出力段回路３３とで構成される。図５の場合には、作図上の制約から出力段回路３３を１つのみ表している。
なお、シフトレジスタ３１Ａは駆動電圧ＶＨ用である。また、シフトレジスタ３１Ｂは駆動電圧ＶＭ用である。このシフトレジスタ３１Ｂは、可変範囲の最小値である駆動電圧ＶＭ０の出力タイミングの制御にも使用される。また、シフトレジスタ３１Ｃは、駆動電圧ＶＭ１用である。また、シフトレジスタ３１Ｄは、駆動電圧ＶＭ２用である。また、シフトレジスタ３１Ｅは、駆動電圧ＶＭ３用である。また、シフトレジスタ３１Ｆは、駆動電圧ＶＳＳ用である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
可変駆動電圧値設定部６１は、検出された平均輝度レベルに対応する可変駆動電圧値を設定する回路デバイスである。この形態例の場合、可変駆動電圧値設定部６１は、例えばルックアップテーブルで構成する。すなわち、可変駆動電圧値設定部６１は、ピーク輝度レベルを入力値とし、可変駆動電圧値を出力値とする。
ディジタル／アナログ変換回路６３は、ディジタル値として読み出された可変駆動電圧値をアナログ電圧に変換する回路デバイスである。
レベルシフト・バッファ回路６５は、前段から入力されるアナログ電圧のレベルをサブ画素２５の駆動に必要な電圧レベルに変換するバッファ回路である。このレベルシフト・バッファ回路６５の出力電圧（すなわち、駆動電圧）が、出力段回路３３（図５）における対応する電源線に印加される。勿論、固定駆動電圧発生部５３の出力電圧も、出力段回路３３（図５）における対応する電源線に印加される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
図２１に示すように、駆動トランジスタＮ２のソース電位Ｖｓの電位の上昇は、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに達した時点で自動的に停止する。図２２に、この時点における画素回路内の接続状態や電位関係を示す。この動作が閾値補正動作であり、駆動トランジスタＮ２の閾値電圧Ｖthのバラツキがキャンセルされる。なお、書込制御線ＷＳＬの電位は、閾値補正動作に要する時間のバラツキを加味して設定されたタイミングを待って、ＨレベルからＬレベルに切替制御される（図１７（Ｂ））。図２３に、この時点における画素回路内の接続状態や電位関係を示す。
この後、信号線ＤＴＬの電位は信号電位Ｖsig に切り替えられる。勿論、信号電位Ｖsigは、書込み対象であるサブ画素２５の画素階調に応じた電位である。なお、信号電位Ｖsigの信号線ＤＴＬへの書き込みは、書込制御線ＷＳＬがＨレベルに切り替えられる前に実行される（図１７（Ａ））。信号線ＤＴＬの電位が信号電位Ｖsig に遷移した状態で書込みを開始するためである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
また、フリッカ成分の検出には、例えば以下の各条件を数値化して検出する方法を適用する。
・フレームレート
・１フレーム内の発光時間長
・動き量
・平均輝度レベルが50％以上の領域の連続出現時間
図２９に、フリッカ成分検出部８３の内部構成例を示す。フリッカ成分検出部８３は、輝度レベル検出部９１、発光期間長制御部９３、動き量検出部９５、動き量フォーマット変換部９７、ブロック制御部９９、発光時間計測部１０１及びフリッカ情報算出部１０３で構成する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
（５）ブロック制御部
ブロック制御部９９は、フリッカ判定処理で使用するブロック領域の数、位置、面積を決定する回路デバイスである。
図３３に、ブロック制御部９９の内部構成例を示す。ブロック制御部９９は、輝度分布検出部１３１、ブロック数決定部１３３、ブロック位置決定部１３５、ブロック面積決定部１３７、初期設定情報記憶部１３９で構成する。
輝度分布検出部１３１は、画素毎に得られる輝度レベルＳ２に基づいて輝度レベルの高い領域を検出する回路デバイスである。輝度分布検出部１３１は、例えば判定閾値に輝度レベルの50％（最大階調値を 100％とする。）を使用し、各輝度レベルＳ２との比較結果を輝度分布情報Ｓ７として出力する。この形態例の場合、判定閾値より輝度レベルが高い画素は値「１」で表され、判定閾値より輝度レベルが低い画素は値「０」で表される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
例えばあるブロック領域の平均輝度レベルが階調輝度の50％未満であると判定された場合（値「０」の数＞値「１」の数の場合）、ブロック数決定部１３３は、当該当ブロック領域を１個として計数するか、隣接する複数個のブロック領域を合わせて１個として計数する。例えば中央付近のように既に細分化されているブロックについては、隣接するブロック領域が同じ判定結果であることを条件として、全画面の１０％を超えない範囲で１つのブロック領域として計数する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
図３６に、分割後のイメージ例を示す。図３６は、図３４におけるブロック「２」の平均輝度レベルが閾値以上である場合に、当該ブロックを４つのブロック領域に分割した状態を表している。この場合、判定用のブロック領域の数は、初期状態の１８個から２１個に変更される。
このような処理を経て決定されたブロック数Ｓ８は、ブロック位置決定部１３５に与えられる。なお、ブロック領域の面積が小さいほど、フリッカの判定精度は高くなる。ただし、ブロック領域の数が多くなり過ぎると必要になる演算量も過大になるので適当な数に制限することが望ましい。