(57)【要約】【課題】外部電源を用いること無く、γカーブ両端の急俊な変化に対応することが可能な信号電圧生成回路を提供する。【解決手段】電圧選択部310は、例えば10ビットの階調データD<9:0>に基づき、一の基準電圧から生成されたγ補正電圧Va0,Va1,Va16,…,Va1008,Va1022,Va1023の内から2つの電圧Vb1及びVb2を選択する。分電圧生成部320は、Vb1及びVb2間を16等分した分電圧Vc1〜Vc16を生成すると共に、Va0が選択された場合にVc1の電圧値をVa0の電圧値とし、Va1が選択された場合にVc2の電圧値をVa1の電圧値とし、Va1022が選択された場合にVc15の電圧値をVa1022の電圧値とし、Va1023が選択された場合にVc16の電圧値をVa1023の電圧値とする。DAC330は、下位4ビットD<3:0>に基づき、Vc1〜Vc16の内から1つを選択する。【選択図】図２
2010164827.tif 000002
【特許請求の範囲】
【請求項１】
ｎビットの階調データが呈する階調値に基づき、一の基準電圧から生成された複数のγ補正電圧の内から２つのγ補正電圧を、前記階調データ中の上位ｍビットに対するγ補正電圧として選択する第１の電圧選択部と、
前記選択された２つのγ補正電圧間を２ｋ等分(ｋ＝ｎ−ｍ)に分圧して、第１〜第２ｋの分電圧を生成する分電圧生成部と、
前記階調データ中の下位ｋビットに基づき、前記第１〜第２ｋの分電圧の内から１つの分電圧を選択する第２の電圧選択部と、
を備え、
前記第１の電圧選択部が、前記２つのγ補正電圧を、少なくとも、前記階調データが呈する最小階調値を含む２ｋ階調毎の階調値に対応するγ補正電圧、前記最小階調値より１大きい階調値に対応する第１のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より１小さい階調値に対応する第２のγ補正電圧の内から選択し、
前記分電圧生成部が、前記最小階調値に対応するγ補正電圧が選択された場合に前記第１の分電圧の電圧値を前記最小階調値に対応するγ補正電圧の電圧値とし、前記第１のγ補正電圧が選択された場合に前記第２の分電圧の電圧値を前記第１のγ補正電圧の電圧値とし、前記第２のγ補正電圧が選択された場合に前記第２ｋ−１の分電圧の電圧値を前記第２のγ補正電圧の電圧値とし、前記最大階調値に対応するγ補正電圧が選択された場合に前記第２ｋの分電圧の電圧値を前記最大階調値に対応するγ補正電圧の電圧値とする信号電圧生成回路。
【請求項２】
請求項１において、
前記分電圧生成部が、
前記選択された２つのγ補正電圧が、それぞれ非反転入力端子に入力される第１及び第２のオペアンプと、
前記第１及び第２のオペアンプの出力端子間に直列接続され、且つ抵抗値が互いに等しい第１〜第２ｋの抵抗器と、
前記第１のオペアンプの出力端子、又は前記第１及び第２の抵抗器の接続点と、前記第１のオペアンプの反転入力端子とを接続する第１のスイッチ回路と、
前記第２のオペアンプの出力端子、前記第２ｋ及び第２ｋ−１の抵抗器の接続点、又は前記第２ｋ−１及び第２ｋ−２の抵抗器の接続点と、前記第２のオペアンプの反転入力端子とを接続する第２のスイッチ回路と、
を有し、
各分電圧を、前記第１のオペアンプの出力端子及び隣接する抵抗器間の接続点に発生させることを特徴とした信号電圧生成回路。
【請求項３】
請求項１又は２において、
前記第１の電圧選択部が、
前記２ｋ階調毎の階調値に対応するγ補正電圧及び前記最大階調値に対応するγ補正電圧が入力され、前記階調データ中の上位ｍビットに基づき、前記入力されたγ補正電圧の内から前記２つのγ補正電圧を選択する第３の電圧選択部と、
前記最小階調値に対応するγ補正電圧又は前記第１のγ補正電圧を、前記最小階調値に対応するγ補正電圧として前記第３の電圧選択部に入力するスイッチ回路と、
前記最大階調値に対応するγ補正電圧又は前記第２のγ補正電圧を、前記最大階調値に対応するγ補正電圧として前記第３の電圧選択部に入力するスイッチ回路と、
を有することを特徴とした信号電圧生成回路。
【請求項４】
請求項２又は３において、
前記第１の抵抗器が、直列接続された複数の調整用抵抗器を含み、
前記第１のγ補正電圧が選択された場合、前記第１のスイッチ回路により、いずれの調整用抵抗器間の接続点又は前記第１及び第２の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項５】
請求項２又は３において、
前記第２ｋ−１の抵抗器が、直列接続された複数の調整用抵抗器を含み、
前記第２のγ補正電圧が選択された場合、前記第２のスイッチ回路により、いずれの調整用抵抗器間の接続点又は前記第２ｋ−１及び第２ｋ−２の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項６】
請求項１において、
前記第１の電圧選択部が、さらに、前記最小階調値より２大きい階調値に対応する第３のγ補正電圧及び前記最大階調値より２小さい階調値に対応する第４のγ補正電圧を、前記２つのγ補正電圧の選択候補とし、
前記分電圧生成部が、さらに、前記第３のγ補正電圧が選択された場合に前記第３の分電圧の電圧値を前記第３のγ補正電圧の電圧値とし、前記第４のγ補正電圧が選択された場合に前記第２ｋ−２の分電圧の電圧値を前記第４のγ補正電圧の電圧値とすることを特徴とした信号電圧生成回路。
【請求項７】
請求項６において、
前記分電圧生成部が、
前記選択された２つのγ補正電圧が、それぞれ非反転入力端子に入力される第１及び第２のオペアンプと、
前記第１及び第２のオペアンプの出力端子間に直列接続され、且つ抵抗値が互いに等しい第１〜第２ｋの抵抗器と、
前記第１のオペアンプの出力端子、前記第１及び第２の抵抗器の接続点、又は前記第２及び第３の抵抗器の接続点と、前記第１のオペアンプの反転入力端子とを接続する第１のスイッチ回路と、
前記第２のオペアンプの出力端子、前記第２ｋ及び第２ｋ−１の抵抗器の接続点、前記第２ｋ−１及び第２ｋ−２の抵抗器の接続点、又は前記第２ｋ−２及び第２ｋ−３の抵抗器の接続点と、前記第２のオペアンプの反転入力端子とを接続する第２のスイッチ回路と、
を有し、
各分電圧を、前記第１のオペアンプの出力端子及び隣接する抵抗器間の接続点に発生させることを特徴とした信号電圧生成回路。
【請求項８】
請求項６又は７において、
前記第１の電圧選択部が、
前記２ｋ階調毎の階調値に対応するγ補正電圧及び前記最大階調値に対応するγ補正電圧が入力され、前記階調データ中の上位ｍビットに基づき、前記入力されたγ補正電圧の内から前記２つのγ補正電圧を選択する第３の電圧選択部と、
前記最小階調値に対応するγ補正電圧、前記第１のγ補正電圧、又は前記第３のγ補正電圧を、前記最小階調値に対応するγ補正電圧として前記第３の電圧選択部に入力するスイッチ回路と、
前記最大階調値に対応するγ補正電圧、前記第２のγ補正電圧、又は前記第４のγ補正電圧を、前記最大階調値に対応するγ補正電圧として前記第３の電圧選択部に入力するスイッチ回路と、
を有することを特徴とした信号電圧生成回路。
【請求項９】
請求項７又は８において、
前記第１及び第２の抵抗器が、それぞれ、直列接続された複数の調整用抵抗器を含み、
前記第１のγ補正電圧が選択された場合、前記第１のスイッチ回路により、前記第１の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第１及び第２の抵抗器の接続点が選択されるか、並びに前記第３のγ補正電圧が選択された場合に、前記第１のスイッチ回路により、前記第２の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第２及び第３の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項１０】
請求項７又は８において、
前記第２ｋ−１及び第２ｋ−２の抵抗器が、それぞれ、直列接続された複数の調整用抵抗器を含み、
前記第２のγ補正電圧が選択された場合、前記第２のスイッチ回路により、前記第２ｋ−１の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第２ｋ−１及び第２ｋ−２の抵抗器の接続点が選択されるか、並びに前記第４のγ補正電圧が選択された場合、前記第２のスイッチ回路により、前記第２ｋ−２の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第２ｋ−２及び第２ｋ−３の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項１１】
請求項２〜５及び７〜１０のいずれか一項において、
前記階調データが呈する階調値に基づき、各スイッチ回路を制御する制御部をさらに備えたことを特徴とする信号電圧生成回路。
【請求項１２】
入力データをｎビットの階調データに整形するデータ整形回路と、
一の基準電圧から、少なくとも、前記階調データが呈する最小階調値を含む２ｋ階調毎(ｋ＝ｎ−ｍ)の階調値に対応するγ補正電圧、前記最小階調値より１大きい階調値に対応する第１のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より１小さい階調値に対応する第２のγ補正電圧を生成するγ補正電圧生成回路と、
前記階調データが呈する階調値に基づき、各γ補正電圧の内から２つのγ補正電圧を、前記階調データ中の上位ｍビットに対するγ補正電圧として選択する第１の電圧選択部と、前記選択された２つのγ補正電圧間を２ｋ等分に分圧して、第１〜第２ｋの分電圧を生成する分電圧生成部と、前記階調データ中の下位ｋビットに基づき、前記第１〜第２ｋの分電圧の内から１つの分電圧を選択する第２の電圧選択部と、を有する信号電圧生成回路と、
を備え、
前記分電圧生成部が、前記最小階調値に対応するγ補正電圧が選択された場合に前記第１の分電圧の電圧値を前記最小階調値に対応するγ補正電圧の電圧値とし、前記第１のγ補正電圧が選択された場合に前記第２の分電圧の電圧値を前記第１のγ補正電圧の電圧値とし、前記第２のγ補正電圧が選択された場合に前記第２ｋ−１の分電圧の電圧値を前記第２のγ補正電圧の電圧値とし、前記最大階調値に対応するγ補正電圧が選択された場合に前記第２ｋの分電圧の電圧値を前記最大階調値に対応するγ補正電圧の電圧値とするディスプレイパネル駆動装置。
【請求項１３】
請求項１２において、
前記γ補正電圧生成回路が、さらに、前記一の基準電圧から、前記最小階調値より２大きい階調値に対応する第３のγ補正電圧及び前記最大階調値より２小さい階調値に対応する第４のγ補正電圧を生成し、
前記第１の電圧選択部が、さらに、前記第３及び第４のγ補正電圧を前記２つのγ補正電圧の選択候補とし、
前記分電圧生成部が、さらに、前記第３のγ補正電圧が選択された場合に前記第３の分電圧の電圧値を前記第３のγ補正電圧の電圧値とし、前記第４のγ補正電圧が選択された場合に前記第２ｋ−２の分電圧の電圧値を前記第４のγ補正電圧の電圧値とすることを特徴としたディスプレイパネル駆動装置。
【請求項１４】
請求項１２又は１３に記載のディスプレイパネル駆動装置と、
前記ディスプレイパネル駆動装置により駆動されるディスプレイパネルと、
を備えたディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号電圧生成回路、ディスプレイパネル駆動装置、及びディスプレイ装置に関し、特に入力階調に応じた信号電圧を生成する技術に関する。
【背景技術】
【０００２】
近年のディスプレイ装置には、ＬＣＤ(Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ)等のディスプレイパネルが広く採用されている。このようなディスプレイパネルの駆動装置には、入力階調(入力される表示データが示す階調)に応じた信号電圧を生成する信号電圧生成回路が設けられており、この信号電圧生成回路ではディスプレイパネルの光学特性に基づくγ補正が行われる。
【０００３】
例えば特許文献１に記載される信号電圧生成回路は、ｎビットの階調データ中の上位ｍビットに基づき、複数のγ補正電圧の内から２つのγ補正電圧を選択する電源選択回路と、この電源選択回路によって選択された２つのγ補正電圧間をｋビット(ｋ＝ｎ−ｍ)の分解能で等分割し、分割された電圧の一つを階調データ中の下位ｋビットに基づいて出力するリニアＤＡＣ(Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ)と、階調データに基づき、リニアＤＡＣの出力電圧及び複数の外部入力電圧の内からいずれか一つを選択して出力する出力電圧選択回路とで構成されている。
【０００４】
ここで、上記の出力電圧選択回路は、階調データが最小階調値又は最大階調値付近の階調値を呈する場合、当該階調値に対応する外部入力電圧を選択し、これ以外の場合、リニアＤＡＣの出力電圧を選択する。
【０００５】
これにより、階調の両端(最小階調値及び最大階調値付近)で急俊に変化する実際のγカーブ(階調―電圧特性)への対応が可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２４８７２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の特許文献１には、外部電圧を入力するための電源(以下、外部電源)を用いる必要があるという課題があった。この場合、例えば、信号電圧生成回路に多数の外部電圧入力用端子が設けられため、回路規模(すなわち、半導体パッケージのサイズ)が増大してしまうこととなる。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る信号電圧生成回路は、ｎビットの階調データが呈する階調値に基づき、一の基準電圧から生成された複数のγ補正電圧の内から２つのγ補正電圧を、前記階調データ中の上位ｍビットに対するγ補正電圧として選択する第１の電圧選択部と、前記選択された２つのγ補正電圧間を２ｋ等分(ｋ＝ｎ−ｍ)に分圧して、第１〜第２ｋの分電圧を生成する分電圧生成部と、前記階調データ中の下位ｋビットに基づき、前記第１〜第２ｋの分電圧の内から１つの分電圧を選択する第２の電圧選択部とを備える。前記第１の電圧選択部は、前記２つのγ補正電圧を、少なくとも、前記階調データが呈する最小階調値を含む２ｋ階調毎の階調値に対応するγ補正電圧、前記最小階調値より１大きい階調値に対応する第１のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より１小さい階調値に対応する第２のγ補正電圧の内から選択する。前記分電圧生成部は、前記最小階調値に対応するγ補正電圧が選択された場合に前記第１の分電圧の電圧値を前記最小階調値に対応するγ補正電圧の電圧値とし、前記第１のγ補正電圧が選択された場合に前記第２の分電圧の電圧値を前記第１のγ補正電圧の電圧値とし、前記第２のγ補正電圧が選択された場合に前記第２ｋ−１の分電圧の電圧値を前記第２のγ補正電圧の電圧値とし、前記最大階調値に対応するγ補正電圧が選択された場合に前記第２ｋの分電圧の電圧値を前記最大階調値に対応するγ補正電圧の電圧値とする。
【０００９】
また、本発明の一態様に係るディスプレイパネル駆動装置は、入力データをｎビットの階調データに整形するデータ整形回路と、一の基準電圧から、少なくとも、前記階調データが呈する最小階調値を含む２ｋ階調毎(ｋ＝ｎ−ｍ)の階調値に対応するγ補正電圧、前記最小階調値より１大きい階調値に対応する第１のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より１小さい階調値に対応する第２のγ補正電圧を生成するγ補正電圧生成回路と、上記の信号電圧生成回路とを備える。
【００１０】
また、本発明の一態様に係るディスプレイ装置は、上記のディスプレイパネル駆動装置と、このディスプレイパネル駆動装置により駆動されるディスプレイパネルとを備える。
【００１１】
すなわち、本発明では、一の基準電圧から生成されたγ補正電圧のみを用いて、最小階調値又は最大階調値付近の階調に応じた信号電圧を正確に生成することができる。従って、上記の特許文献１のような外部電源は不要である。
【発明の効果】
【００１２】
本発明によれば、外部電源を用いること無くγカーブ両端の急俊な変化に対応することができ、以て信号電圧生成回路並びにこれを適用するディスプレイパネル駆動装置及びディスプレイ装置の規模増大を抑止することが可能である。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る信号電圧生成回路の実施の形態１〜３を適用するディスプレイパネル駆動装置及びディスプレイ装置の構成例を示したブロック図である。
【図２】本発明に係る信号電圧生成回路の実施の形態１の構成例を示したブロック図である。
【図３】本発明に係る信号電圧生成回路の実施の形態１に用いるスイッチ制御部の構成例を示したブロック図である。
【図４】本発明に係る信号電圧生成回路の実施の形態１に用いるスイッチの動作例を示したテーブルである。
【図５】本発明に係る信号電圧生成回路の実施の形態１に用いる第１の電圧選択部の動作例を示したテーブルである。
【図６】本発明に係る信号電圧生成回路の実施の形態１において、階調データが最小階調値を呈する場合の動作例を示したブロック図である。
【図７】本発明に係る信号電圧生成回路の実施の形態１に用いる第２の電圧選択部の動作例を示したテーブルである。
【図８】本発明に係る信号電圧生成回路の実施の形態１において、階調データが最小階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図９】本発明に係る信号電圧生成回路の実施の形態１において、階調データが最大階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図１０】本発明に係る信号電圧生成回路の実施の形態１において、階調データが最大階調値を呈する場合の動作例を示したブロック図である。
【図１１】本発明に係る信号電圧生成回路の実施の形態１における出力電圧特性を示したグラフ図である。
【図１２】本発明に係る信号電圧生成回路の実施の形態２の構成例を示したブロック図である。
【図１３】本発明に係る信号電圧生成回路の実施の形態２に用いるスイッチの動作例を示したテーブルである。
【図１４】本発明に係る信号電圧生成回路の実施の形態２において、階調データが最小階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図１５】本発明に係る信号電圧生成回路の実施の形態２において、階調データが最大階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図１６】本発明に係る信号電圧生成回路の実施の形態２における出力電圧特性を示したグラフ図である。
【図１７】本発明に係る信号電圧生成回路の実施の形態３の一の構成例を示したブロック図である。
【図１８】本発明に係る信号電圧生成回路の実施の形態３の他の構成例を示したブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る信号電圧生成回路の実施の形態１〜３、並びにこれを適用するディスプレイパネル駆動装置及びディスプレイ装置の構成例を、図１〜図１８を参照して説明する。なお、各図面において同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００１５】
図１に示すディスプレイ装置１は、大略、ＬＣＤ等のディスプレイパネル１０と、これを駆動するディスプレイパネル駆動装置２０とで構成されている。ディスプレイ装置１は、実施の形態１〜３において共通の構成とすることができる。
【００１６】
また、ディスプレイパネル駆動装置２０は、データ整形回路１００と、γ補正電圧生成回路２００と、信号電圧生成回路３００と、出力アンプ４００とを備えている。データ整形回路１００は、グラフィックカード(図示せず)等から入力されるシリアルデータＤｉｎをｎビットの階調データＤ<ｎ：０>に整形して、信号電圧生成回路３００に与える。γ補正電圧生成回路２００は、基準電圧Ｖｒｅｆから複数のγ補正電圧Ｖａを生成して、信号電圧生成回路３００に与える。信号電圧生成回路３００は、γ補正電圧Ｖａを用いて、階調データＤ<ｎ：０>が呈する階調値に応じた信号電圧(以下、出力電圧と呼称する)Ｖｏｕｔを生成する。出力アンプ４００は、図示の如くボルテージフォロア回路を形成しており、信号電圧生成回路３００からの出力電圧Ｖｏｕｔに対するインピーダンス変換を行い、インピーダンス変換後の電圧をディスプレイパネル１０に与える。ディスプレイパネル駆動装置２０は、γ補正電圧生成回路２００により生成されるγ補正電圧Ｖａの数及び信号電圧生成回路３００の内部構成を除き、実施の形態１〜３において共通の構成とすることができる。
【００１７】
また、データ整形回路１００は、シフトレジスタ１１０と、データレジスタ１２０と、データラッチ回路１３０と、レベルシフタ１４０とを有する。シフトレジスタ１１０は、クロックＣＬＫの立上り又は立下りタイミングの度毎に、スタートパルスＳＰをシフト出力する。データレジスタ１２０は、シフトレジスタ１１０からスタートパルスＰＳがシフト出力される度毎にデータＤｉｎを１ビットずつ保持し、以て階調データＤ<ｎ：０>を得る。データラッチ回路１３０は、データレジスタ１２０で保持される階調データＤ<ｎ：０>をラッチし、レベルシフタ１４０に与える。レベルシフタ１４０は、階調データＤ<ｎ：０>の電圧レベルを変換して信号電圧生成回路３００に与える。
【００１８】
以下、実施の形態１〜３を、図２〜図１８を参照して順に説明する。
【００１９】
[実施の形態１]
[構成例]
図２に示す本実施の形態に係る信号電圧生成回路３００は、一例として１０ビットの階調データＤ<９：０>中の上位６ビットＤ<９：４>に基づき、複数のγ補正電圧Ｖａの内から２つのγ補正電圧(以下、選択電圧と呼称する)Ｖｂ１及びＶｂ２を選択する電圧選択部３１０と、この電圧選択部３１０から出力された選択電圧Ｖｂ１−Ｖｂ２間を１６(２１０−６)等分に分圧して、分電圧Ｖｃ１〜Ｖｃ１６を生成する分電圧生成部３２０と、階調データＤ<９：０>中の下位４ビットＤ<３：０>に基づき、分電圧Ｖｃ１〜Ｖｃ１６の内の一つを電圧Ｖｏｕｔとして出力するＤＡＣ３３０と、階調データＤ<９：０>が呈する階調値に基づき、以下に説明するスイッチＳＷ１〜ＳＷ６を制御するための制御信号ＣＳ１〜ＣＳ５を生成するスイッチ制御部３４０とを備えている。なお、電圧選択部３１０及びＤＡＣ３３０は、上述した第１の電圧選択部及び第２の電圧選択部にそれぞれ相当する。
【００２０】
ここで、電圧選択部３１０には、図１に示したγ補正電圧生成回路２００から、階調データＤ<９：０>が呈する最小階調値(０階調)"００００００００００"を含む１６階調毎の階調値に対応するγ補正電圧Ｖａ０、Ｖａ１６、Ｖａ３２、…、Ｖａ９９２、Ｖａ１００８と、１階調"０００００００００１"に対応するγ補正電圧Ｖａ１と、１０２２階調"１１１１１１１１１０"に対応するγ補正電圧Ｖａ１０２２と、最大階調値(１０２３階調)"１１１１１１１１１１"に対応するγ補正電圧Ｖａ１０２３とが入力される。
【００２１】
また、電圧選択部３１０は、制御信号ＣＳ１に応じてγ補正電圧Ｖａ０又はＶａ１のいずれかを選択するスイッチＳＷ１と、制御信号ＣＳ２に応じてγ補正電圧Ｖａ１０２２又はＶａ１０２３のいずれかを選択するスイッチＳＷ３と、階調データＤ<９：０>中の上位６ビットＤ<９：４>に基づき、スイッチＳＷ１及びＳＷ３により選択されたγ補正電圧並びにγ補正電圧Ｖａ１６、Ｖａ３２、…、Ｖａ９９２、Ｖａ１００８の内から、選択電圧Ｖｂ１及びＶｂ２を決定するＤＡＣ３１１とを有する。ＤＡＣ３１１は、Ｄ<９：４>に基づき、スイッチＳＷ１及びＳＷ３により選択されたγ補正電圧並びに３２階調毎のγ補正電圧Ｖａ３２、Ｖａ６４、…、Ｖａ９６０、Ｖａ９９２の内から、１つの電圧Ｖｂ１１を選択するＤＡＣ３１１１と、Ｄ<９：４>に基づき、３２階調毎のγ補正電圧Ｖａ１６、Ｖａ４８、…、Ｖａ９７６、Ｖａ１００８の内から、１つの電圧Ｖｂ１２を選択するＤＡＣ３１１１と、制御信号ＣＳ５に応じて電圧Ｖｂ１１又はＶｂ１２のいずれかを、選択電圧Ｖｂ１として出力するスイッチＳＷ５と、制御信号ＣＳ５に応じて電圧Ｖｂ１１又はＶｂ１２のいずれかを、選択電圧Ｖｂ２として出力するスイッチＳＷ６とを有する。
【００２２】
また、分電圧生成部３２０は、選択電圧Ｖｂ１が非反転入力端子に入力されるオペアンプ３２１と、選択電圧Ｖｂ２が非反転入力端子に入力されるオペアンプ３２２と、これらのオペアンプ３２１及び３２２の出力端子間に直列接続され且つ抵抗値が互いに等しい抵抗Ｒ１〜Ｒ１６から成る直列抵抗列３２３と、制御信号ＣＳ１に応じて、オペアンプ３２１の出力端子又は抵抗Ｒ１−Ｒ２間の接続点のいずれかを、オペアンプ３２１の反転入力端子と接続するスイッチＳＷ２と、制御信号ＣＳ２〜ＣＳ４に応じて、オペアンプ３２２の出力端子、抵抗Ｒ１５−Ｒ１６間の接続点、又は抵抗Ｒ１４−Ｒ１５間の接続点のいずれかをオペアンプ３２２の反転入力端子と接続するスイッチＳＷ４とを備えている。なお、図中の符号Ｖｃ１７は、オペアンプ３２２の出力端子に生じる電圧に便宜上付与しただけであり、ＤＡＣ３３０へ出力される分電圧を示している訳ではない。
【００２３】
このように、電圧選択部３１０及び分電圧生成部３２０は、簡易に構成することができる。
【００２４】
さらに、スイッチ制御部３４０は、図３に示す如く、階調データＤ<９：０>に基づき制御信号ＣＳ１を生成する制御信号生成部３４１と、Ｄ<９：０>に基づき制御信号ＣＳ２を生成する制御信号生成部３４２と、制御信号ＣＳ２とＤ<９：０>とに基づき制御信号ＣＳ３及びＣＳ４を生成する制御信号生成部３４２とを含む。
【００２５】
より具体的には、制御信号生成部３４１は、Ｄ<９：０>中の下位４ビットＤ<０>〜Ｄ<３>が入力されるＯＲ回路３４１１と、Ｄ<９：０>中の上位６ビットＤ<４>〜Ｄ<９>が入力されるＮＯＲ回路３４１２と、ＯＲ回路３４１１及びＮＯＲ回路３４１２の出力が入力されるＡＮＤ回路３４１３とを有する。従って、図４に示すように、制御信号ＣＳ１は、階調データＤ<９：０>が１階調"０００００００００１"〜１５階調"００００００１１１１"を呈する場合にのみＨ(ハイ)レベルとなり、これ以外の場合にＬ(ロー)レベルとなる。
【００２６】
また、制御信号生成部３４２は、Ｄ<０>〜Ｄ<３>が入力されるＡＮＤ回路３４２１と、Ｄ<４>〜Ｄ<９>が入力されるＮＡＮＤ回路３４２２と、ＡＮＤ回路３４２１及びＮＡＮＤ回路３４２２の出力が入力されるＮＯＲ回路３４２３とを有する。従って、図４に示すように、制御信号ＣＳ２は、階調データＤ<９：０>が１００８階調"１１１１１１００００"〜１０２２階調"１１１１１１１１１０"を呈する場合にのみＨレベルとなり、これ以外の場合にＬレベルとなる。
【００２７】
さらに、制御信号生成部３４３は、Ｄ<０>〜Ｄ<９>が入力されるＡＮＤ回路３４３１と、このＡＮＤ回路３４３１の出力及び制御信号ＣＳ２が入力されるＮＯＲ回路３４３２とを有する。制御信号生成部３４３は、ＡＮＤ回路３４３１の出力を制御信号ＣＳ３とし、ＮＯＲ回路３４３２の出力を制御信号ＣＳ４とする。従って、図４に示すように、制御信号ＣＳ３は、階調データＤ<９：０>が１０２３階調"１１１１１１１１１１"を呈する場合にのみＨレベルとなり、これ以外の場合にＬレベルとなる。また、制御信号ＣＳ４は、階調データＤ<９：０>が１００８階調"１１１１１１００００"〜１０２３階調"１１１１１１１１１１"を呈する場合にのみＬレベルとなり、これ以外の場合にＨレベルとなる。
【００２８】
また、制御信号ＣＳ５の生成部の構成については図示を省略するが、制御信号ＣＳ５は、図５に示すように、Ｄ<４>＝"１"が成立する場合にＨレベルとなり、Ｄ<４>＝"０"が成立する場合にはＬレベルとなるものとする。
【００２９】
[動作例]
次に、本実施の形態の動作を、下記の動作例(１)〜(５)の順に説明する。
【００３０】
(１)階調データＤ<９：０>が０階調"００００００００００"を呈する場合の動作例
(２)階調データＤ<９：０>が１階調"０００００００００１"〜１５階調"００００００１１１１"を呈する場合の動作例
(３)階調データＤ<９：０>が１６階調"０００００１００００"〜１００７階調"１１１１１０１１１１"を呈する場合の動作例
(４)階調データＤ<９：０>が１００８階調"１１１１１１００００"〜１０２２階調"１１１１１１１１１０"を呈する場合の動作例
(５)階調データＤ<９：０>が１０２３階調"１１１１１１１１１１"を呈する場合の動作例
【００３１】
[動作例(１)]
階調データＤ<９：０>が０階調"００００００００００"を呈する場合、図４に示すように、制御信号ＣＳ１がＬレベルとなり、図２に示したスイッチＳＷ１がγ補正電圧Ｖａ０を選択する状態となる。この時、Ｄ<９：０>中の上位６ビットＤ<９：４>が"００００００"であるため、ＤＡＣ３１１１は、選択電圧Ｖｂ１１としてγ補正電圧Ｖａ０を出力し、ＤＡＣ３１１２は、選択電圧Ｖｂ１２としてγ補正電圧Ｖａ１６を出力する。
【００３２】
また、制御信号ＣＳ１がＬレベルである場合、分電圧生成部３２０内のスイッチＳＷ２は、オペアンプ３２１の出力端子(分電圧Ｖｃ１)と反転入力端子とを接続する。一方、制御信号ＣＳ２及びＣＳ３がＬレベルであり且つ制御信号ＣＳ４がＨレベルである場合、スイッチＳＷ４は、オペアンプ３２２の出力端子(分電圧Ｖｃ１７)と反転入力端子とを接続する。
【００３３】
また、図５に示すように、制御信号ＣＳ５がＬレベルとなる。この時、スイッチＳＷ５は、電圧Ｖｂ１１を選択し、以て選択電圧Ｖｂ１＝γ補正電圧Ｖａ０を、オペアンプ３２１に対して出力する。スイッチＳＷ６は、電圧Ｖｂ１２を選択し、以て選択電圧Ｖｂ２＝γ補正電圧Ｖａ１６を、オペアンプ３２２に対して出力する。
【００３４】
従って、図６に示すように、オペアンプ３２１がボルテージフォロア回路を形成し、以て分電圧Ｖｃ１＝γ補正電圧Ｖａ０がＤＡＣ３３０に入力されることとなる。この時、階調データＤ<９：０>中の下位４ビットＤ<３：０>が"００００"を示すため、ＤＡＣ３３０は、図７に示す如く、分電圧Ｖｃ１＝γ補正電圧Ｖａ０を出力電圧Ｖｏｕｔとして選択する。
【００３５】
[動作例(２)]
階調データＤ<９：０>が１階調"０００００００００１"〜１５階調"００００００１１１１"を呈する場合、図４に示すように、制御信号ＣＳ１がＨレベルとなり、図２に示したスイッチＳＷ１がγ補正電圧Ｖａ１を選択する状態となる。この時、Ｄ<９：０>中の上位６ビットＤ<９：４>が"００００００"であるため、ＤＡＣ３１１１は、選択電圧Ｖｂ１１としてγ補正電圧Ｖａ１を出力し、ＤＡＣ３１１２は、選択電圧Ｖｂ１２としてγ補正電圧Ｖａ１６を出力する。
【００３６】
また、制御信号ＣＳ１がＨレベルである場合、分電圧生成部３２０内のスイッチＳＷ２は、抵抗Ｒ１−Ｒ２間の接続点(分電圧Ｖｃ２)とオペアンプ３２１の反転入力端子とを接続する。一方、制御信号ＣＳ２及びＣＳ３がＬレベルであり且つ制御信号ＣＳ４がＨレベルであるため、スイッチＳＷ４は、上記の動作例(１)と同様、オペアンプ３２２の出力端子(分電圧Ｖｃ１７)と反転入力端子とを接続する。
【００３７】
また、図５に示すように、制御信号ＣＳ５がＬレベルである。このため、スイッチＳＷ５は、電圧Ｖｂ１１を選択し、以て選択電圧Ｖｂ１＝γ補正電圧Ｖａ１を、オペアンプ３２１に対して出力する。スイッチＳＷ６は、上記の動作例(１)と同様、選択電圧Ｖｂ２＝γ補正電圧Ｖａ１６をオペアンプ３２２に対して出力する。
【００３８】
従って、図８に示すように、オペアンプ３２１が非反転増幅回路を形成し、以て分電圧Ｖｃ２＝γ補正電圧Ｖａ１がＤＡＣ３３０に入力されることとなる。階調データＤ<９：０>が１階調"０００００００００１"を呈する場合、下位４ビットＤ<３：０>が"０００１"を示すため、ＤＡＣ３３０は、図７に示す如く、分電圧Ｖｃ２＝γ補正電圧Ｖａ１を出力電圧Ｖｏｕｔとして選択する。また、階調データＤ<９：０>が２階調"００００００００１０"〜１５階調"００００００１１１１"を呈する場合、下位４ビットＤ<３：０>が"００１０"〜"１１１１"を示すため、ＤＡＣ３３０は、分電圧Ｖｃ３〜Ｖｃ１６をそれぞれ出力電圧Ｖｏｕｔとして選択する。
【００３９】
[動作例(３)]
階調データＤ<９：０>が１６階調"０００００１００００"〜１００７階調"１１１１１０１１１１"を呈する場合、ＤＡＣ３１１１は、選択電圧Ｖｂ１１としてγ補正電圧Ｖａ３２、…、Ｖａ９９２をそれぞれ出力し、ＤＡＣ３１１２は、選択電圧Ｖｂ１２としてγ補正電圧Ｖａ１６、…、Ｖａ１００８をそれぞれ出力する。
【００４０】
また、図４に示す如く制御信号ＣＳ１がＬレベルであるため、分電圧生成部３２０内のスイッチＳＷ２は、上記の動作例(１)と同様、オペアンプ３２１の出力端子(分電圧Ｖｃ１)と反転入力端子とを接続する。一方、制御信号ＣＳ２及びＣＳ３がＬレベルであり且つ制御信号ＣＳ４がＨレベルであるため、スイッチＳＷ４は、上記の動作例(１)と同様、オペアンプ３２２の出力端子(分電圧Ｖｃ１７)と反転入力端子とを接続する。
【００４１】
また、図５に示すように、制御信号ＣＳ５は、階調データＤ<９：０>中のＤ<４>の値に応じてＨレベル又はＬレベルとなる。このため、ＤＡＣ３１１は、選択電圧Ｖｂ１としてγ補正電圧Ｖａ１６、Ｖａ３２、…、Ｖａ９９２をそれぞれ出力し、選択電圧Ｖｂ２としてγ補正電圧Ｖａ３２、Ｖａ４８、…、Ｖａ１００８をそれぞれ出力する。
【００４２】
従って、信号電圧生成回路３００からは、γ補正電圧Ｖａ１６−Ｖａ３２間、γ補正電圧Ｖａ３２−Ｖａ４８間、…、γ補正電圧Ｖａ９９２−Ｖａ１００８間をそれぞれ１６等分した分電圧Ｖｃ１〜Ｖｃ１６が、電圧Ｖｏｕｔとしてそれぞれ出力されることとなる。
【００４３】
[動作例(４)]
階調データＤ<９：０>が１００８階調"１１１１１１００００"〜１０２２階調"１１１１１１１１１０"を呈する場合、図４に示すように、制御信号ＣＳ２がＨレベルとなり、図２に示したスイッチＳＷ３がγ補正電圧Ｖａ１０２２を選択する状態となる。この時、Ｄ<９：０>中の上位６ビットＤ<９：４>が"１１１１１１"であるため、ＤＡＣ３１１１は、選択電圧Ｖｂ１１としてγ補正電圧Ｖａ１０２２を出力し、ＤＡＣ３１１２は、選択電圧Ｖｂ１２としてγ補正電圧Ｖａ１００８を出力する。
【００４４】
また、制御信号ＣＳ１がＬレベルであるため、分電圧生成部３２０内のスイッチＳＷ２は、上記の動作例(１)及び(３)と同様、オペアンプ３２１の出力端子(分電圧Ｖｃ１)と反転入力端子とを接続する。一方、制御信号ＣＳ２がＨレベルであり且つ制御信号ＣＳ３及びＣＳ４がＬレベルであるため、スイッチＳＷ４は、上記の動作例(１)〜(３)と異なり、抵抗Ｒ１４−Ｒ１５間の接続点(分電圧Ｖｃ１５)とオペアンプ３２２の反転入力端子とを接続する。
【００４５】
また、図５に示すように、制御信号ＣＳ５がＨレベルである。このため、スイッチＳＷ５は、電圧Ｖｂ１２を選択し、以て選択電圧Ｖｂ１＝γ補正電圧Ｖａ１００８を、オペアンプ３２１に対して出力する。スイッチＳＷ６は、電圧Ｖｂ１１を選択し、以て選択電圧Ｖｂ２＝γ補正電圧Ｖａ１０２２を、オペアンプ３２２に対して出力する。
【００４６】
従って、図９に示すように、オペアンプ３２２が非反転増幅回路を形成し、以て分電圧Ｖｃ１５＝γ補正電圧Ｖａ１０２２がＤＡＣ３３０に入力されることとなる。階調データＤ<９：０>が１０２２階調"１１１１１１１１１０"を呈する場合、下位４ビットＤ<３：０>が"１１１０"を示すため、ＤＡＣ３３０は、図７に示す如く、分電圧Ｖｃ１５＝γ補正電圧Ｖａ１０２２を出力電圧Ｖｏｕｔとして選択する。また、階調データＤ<９：０>が１００８階調"１１１１１１００００"〜１０２１階調"１１１１１１１１０１"を呈する場合、下位４ビットＤ<３：０>が"００００"〜"１１０１"を示すため、ＤＡＣ３３０は、分電圧Ｖｃ１〜Ｖｃ１４をそれぞれ出力電圧Ｖｏｕｔとして選択する。
【００４７】
[動作例(５)]
階調データＤ<９：０>が１０２３階調"１１１１１１１１１１"を呈する場合、図４に示すように、制御信号ＣＳ２がＬレベルとなり、図２に示したスイッチＳＷ３がγ補正電圧Ｖａ１０２３を選択する状態となる。この時、Ｄ<９：０>中の上位６ビットＤ<９：４>が"１１１１１１"であるため、ＤＡＣ３１１１は、選択電圧Ｖｂ１１としてγ補正電圧Ｖａ１０２３を出力し、ＤＡＣ３１１２は、選択電圧Ｖｂ１２としてγ補正電圧Ｖａ１００８を出力する。
【００４８】
また、制御信号ＣＳ１がＬレベルであるため、分電圧生成部３２０内のスイッチＳＷ２は、上記の動作例(１)、(３)、及び(４)と同様、オペアンプ３２１の出力端子(分電圧Ｖｃ１)と反転入力端子とを接続する。一方、制御信号ＣＳ３がＨレベルであり且つ制御信号ＣＳ２及びＣＳ４がＬレベルであるため、スイッチＳＷ４は、上記の動作例(１)〜(４)と異なり、抵抗Ｒ１５−Ｒ１６間の接続点(分電圧Ｖｃ１６)とオペアンプ３２２の反転入力端子とを接続する。
【００４９】
また、図５に示すように、制御信号ＣＳ５がＨレベルである。このため、スイッチＳＷ５は、電圧Ｖｂ１２を選択し、以て選択電圧Ｖｂ１＝γ補正電圧Ｖａ１００８を、オペアンプ３２１に対して出力する。スイッチＳＷ６は、電圧Ｖｂ１１を選択し、以て選択電圧Ｖｂ２＝γ補正電圧Ｖａ１０２３を、オペアンプ３２２に対して出力する。
【００５０】
従って、図１０に示すように、オペアンプ３２２が非反転増幅回路を形成し、以て分電圧Ｖｃ１６＝γ補正電圧Ｖａ１０２３がＤＡＣ３３０に入力されることとなる。階調データＤ<９：０>が１０２３階調"１１１１１１１１１１"を呈する場合、下位４ビットＤ<３：０>が"１１１１"を示すため、ＤＡＣ３３０は、図７に示す如く、分電圧Ｖｃ１６＝γ補正電圧Ｖａ１０２３を出力電圧Ｖｏｕｔとして選択する。
【００５１】
以上の動作例(１)〜(５)により、上記の特許文献１のような外部電源を用いること無く、γカーブ両端の急俊な変化に対応することができる。より具体的には、図１１(ａ)に示すγカーブＣγが、図１１(ｂ)及び(ｃ)に一点鎖線で示す如く１階調及び１０２２階調で急俊に変化する場合であっても、信号電圧生成回路３００は、γカーブＣγに近い出力電圧特性ＣＦ１及びＣＦ２を得ることができる。
【００５２】
[実施の形態２]
[構成例]
図１２に示す本実施の形態に係る信号電圧生成回路３００ａは、下記(Ａ)〜(Ｅ)の点が、図２に示した上記の実施の形態１に係る信号電圧生成回路３００と異なる。
【００５３】
(Ａ)図２に示したγ補正電圧Ｖａ０、Ｖａ１、Ｖａ１６、…、Ｖａ１００８、Ｖａ１０２２、Ｖａ１０２３に加えて、階調データＤ<９：０>が呈する２階調"００００００００１０"に対応するγ補正電圧Ｖａ２と、１０２１階調"１１１１１１１１０１"に対応するγ補正電圧Ｖａ１０２１とが入力される。
(Ｂ)図２に示したスイッチＳＷ１に代えて、γ補正電圧Ｖａ０〜Ｖａ２のいずれかを選択するスイッチＳＷ１ａが設けられている。
(Ｃ)図２に示したスイッチＳＷ２に代えて、オペアンプ３２１の出力端子、抵抗Ｒ１−Ｒ２間の接続点、又は抵抗Ｒ２−Ｒ３間の接続点のいずれかを選択するスイッチＳＷ２ａが設けられている。
(Ｄ)図２に示したスイッチＳＷ３に代えて、γ補正電圧Ｖａ１０２１〜Ｖａ１０２３のいずれかを選択するスイッチＳＷ３ａが設けられている。
(Ｅ)図２に示したスイッチＳＷ４に代えて、オペアンプ３２２の出力端子、抵抗Ｒ１５−Ｒ１６間の接続点、抵抗Ｒ１４−Ｒ１５間の接続点、又は抵抗Ｒ１３−Ｒ１４間の接続点のいずれかを選択するスイッチＳＷ４ａが設けられている。
【００５４】
また、上記のスイッチＳＷ１ａ〜ＳＷ４ａは、スイッチ制御部(図示せず)からの階調データＤ<９：０>に基づく制御信号に応じて動作する。
【００５５】
[動作例]
次に、本実施の形態の動作を、下記の動作例(１)〜(６)の順に説明する。
【００５６】
(１)階調データＤ<９：０>が０階調"００００００００００"を呈する場合の動作例
(２)階調データＤ<９：０>が１階調"０００００００００１"を呈する場合の動作例
(３)階調データＤ<９：０>が２階調"００００００００１０"〜１５階調"００００００１１１１"を呈する場合の動作例
(４)階調データＤ<９：０>が１６階調"０００００１００００"〜１００７階調"１１１１１０１１１１"を呈する場合の動作例
(５)階調データＤ<９：０>が１００８階調"１１１１１１００００"〜１０２１階調"１１１１１１１１０１"を呈する場合の動作例
(６)階調データＤ<９：０>が１０２２階調"１１１１１１１１１０"を呈する場合の動作例
(７)階調データＤ<９：０>が１０２３階調"１１１１１１１１１１"を呈する場合の動作例
【００５７】
[動作例(１)]
階調データＤ<９：０>が０階調"００００００００００"を呈する場合、図１３に示すように、スイッチＳＷ１がγ補正電圧Ｖａ０を選択する。この時、Ｄ<９：０>中の上位６ビットＤ<９：４>が"００００００"であるため、ＤＡＣ３１１は、上記の実施の形態１と同様、選択電圧Ｖｂ１＝γ補正電圧Ｖａ０をオペアンプ３２１に対して出力し、選択電圧Ｖｂ２＝γ補正電圧Ｖａ１６をオペアンプ３２２に対して出力する。
【００５８】
また、スイッチＳＷ２ａは、オペアンプ３２１の出力端子(分電圧Ｖｃ１)と反転入力端子とを接続する。一方、スイッチＳＷ４ａは、オペアンプ３２２の出力端子(分電圧Ｖｃ１７)と反転入力端子とを接続する。
【００５９】
従って、図６と同様、分電圧Ｖｃ１＝γ補正電圧Ｖａ０がＤＡＣ３３０に入力されることとなる。この時、ＤＡＣ３３０は、分電圧Ｖｃ１＝γ補正電圧Ｖａ０を出力電圧Ｖｏｕｔとして選択する。
【００６０】
[動作例(２)]
階調データＤ<９：０>が１階調"０００００００００１"を呈する場合、図１３に示すように、スイッチＳＷ１がγ補正電圧Ｖａ１を選択する。この時、Ｄ<９：０>中の上位６ビットＤ<９：４>が"００００００"であるため、ＤＡＣ３１１は、上記の実施の形態１と同様、選択電圧Ｖｂ１＝γ補正電圧Ｖａ１をオペアンプ３２１に対して出力し、選択電圧Ｖｂ２＝γ補正電圧Ｖａ１６をオペアンプ３２２に対して出力する。
【００６１】
また、スイッチＳＷ２ａは、抵抗Ｒ１−Ｒ２間の接続点(分電圧Ｖｃ２)とオペアンプ３２１の反転入力端子とを接続する。一方、スイッチＳＷ４ａは、オペアンプ３２２の出力端子(分電圧Ｖｃ１７)と反転入力端子とを接続する。
【００６２】
従って、図８と同様、分電圧Ｖｃ２＝γ補正電圧Ｖａ１がＤＡＣ３３０に入力されることとなる。この時、ＤＡＣ３３０は、分電圧Ｖｃ２＝γ補正電圧Ｖａ１を出力電圧Ｖｏｕｔとして選択する。
【００６３】
[動作例(３)]
階調データＤ<９：０>が２階調"００００００００１０"〜１５階調"００００００１１１１"を呈する場合、図１３に示すように、スイッチＳＷ１ａがγ補正電圧Ｖａ２を選択する。この時、Ｄ<９：０>中の上位６ビットＤ<９：４>が"００００００"であるため、ＤＡＣ３１１は、選択電圧Ｖｂ１＝γ補正電圧Ｖａ２をオペアンプ３２１に対して出力し、選択電圧Ｖｂ２＝γ補正電圧Ｖａ１６をオペアンプ３２２に対して出力する。
【００６４】
また、スイッチＳＷ２ａは、抵抗Ｒ２−Ｒ３間の接続点(分電圧Ｖｃ３)とオペアンプ３２１の反転入力端子とを接続する。一方、スイッチＳＷ４ａは、オペアンプ３２２の出力端子(分電圧Ｖｃ１７)と反転入力端子とを接続する。
【００６５】
従って、図１４に示すように、オペアンプ３２１が非反転増幅回路を形成し、以て分電圧Ｖｃ３＝γ補正電圧Ｖａ２がＤＡＣ３３０に入力されることとなる。階調データＤ<９：０>が２階調"００００００００１０"を呈する場合、下位４ビットＤ<３：０>が"００１０"を示すため、ＤＡＣ３３０は、分電圧Ｖｃ３＝γ補正電圧Ｖａ２を出力電圧Ｖｏｕｔとして選択する。また、階調データＤ<９：０>が３階調"００００００００１１"〜１５階調"００００００１１１１"を呈する場合、下位４ビットＤ<３：０>が"００１１"〜"１１１１"を示すため、ＤＡＣ３３０は、分電圧Ｖｃ４〜Ｖｃ１６をそれぞれ出力電圧Ｖｏｕｔとして選択する。
【００６６】
[動作例(４)]
階調データＤ<９：０>が１６階調"０００００１００００"〜１００７階調"１１１１１０１１１１"を呈する場合、ＤＡＣ３１１は、上記の実施の形態１と同様、選択電圧Ｖｂ１としてγ補正電圧Ｖａ１６、Ｖａ３２、…、Ｖａ９９２をそれぞれ出力し、選択電圧Ｖｂ２としてγ補正電圧Ｖａ３２、Ｖａ４８、…、Ｖａ１００８をそれぞれ出力する。
【００６７】
また、図１３に示すように、スイッチＳＷ２ａは、オペアンプ３２１の出力端子(分電圧Ｖｃ１)と反転入力端子とを接続する。一方、スイッチＳＷ４ａは、オペアンプ３２２の出力端子(分電圧Ｖｃ１７)と反転入力端子とを接続する。
【００６８】
従って、信号電圧生成回路３００ａからは、γ補正電圧Ｖａ１６−Ｖａ３２間、γ補正電圧Ｖａ３２−Ｖａ４８間、…、γ補正電圧Ｖａ９９２−Ｖａ１００８間をそれぞれ１６等分した分電圧Ｖｃ１〜Ｖｃ１６が、電圧Ｖｏｕｔとしてそれぞれ出力されることとなる。
【００６９】
[動作例(５)] 
階調データＤ<９：０>が１００８階調"１１１１１１００００"〜１０２１階調"１１１１１１１１０１"を呈する場合、図１３に示すように、スイッチＳＷ３ａがγ補正電圧Ｖａ１０２１を選択する。この時、Ｄ<９：０>中の上位６ビットＤ<９：４>が"１１１１１１"であるため、ＤＡＣ３１１は、選択電圧Ｖｂ１＝γ補正電圧Ｖａ１００８をオペアンプ３２１に対して出力し、選択電圧Ｖｂ２＝γ補正電圧Ｖａ１０２１をオペアンプ３２２に対して出力する。
【００７０】
また、スイッチＳＷ２ａは、オペアンプ３２１の出力端子(分電圧Ｖｃ１)と反転入力端子とを接続する。一方、スイッチＳＷ４aは、抵抗Ｒ１３−Ｒ１４間の接続点(分電圧Ｖｃ１４)とオペアンプ３２２の反転入力端子とを接続する。
【００７１】
従って、図１５に示すように、オペアンプ３２２が非反転増幅回路を形成し、以て分電圧Ｖｃ１４＝γ補正電圧Ｖａ１０２１がＤＡＣ３３０に入力されることとなる。階調データＤ<９：０>が１０２１階調"１１１１１１１１０１"を呈する場合、下位４ビットＤ<３：０>が"１１０１"を示すため、ＤＡＣ３３０は、分電圧Ｖｃ１４＝γ補正電圧Ｖａ１０２１を出力電圧Ｖｏｕｔとして選択する。また、階調データＤ<９：０>が１００８階調"１１１１１１００００"〜１０２０階調"１１１１１１１１００"を呈する場合、下位４ビットＤ<３：０>が"００００"〜"１１００"を示すため、ＤＡＣ３３０は、分電圧Ｖｃ１〜Ｖｃ１３をそれぞれ出力電圧Ｖｏｕｔとして選択する。
【００７２】
[動作例(６)]
階調データＤ<９：０>が１０２２階調"１１１１１１１１１０"を呈する場合、図１３に示すように、スイッチＳＷ３aがγ補正電圧Ｖａ１０２２を選択する。この時、Ｄ<９：０>中の上位６ビットＤ<９：４>が"１１１１１１"であるため、ＤＡＣ３１１は、選択電圧Ｖｂ１＝γ補正電圧Ｖａ１００８をオペアンプ３２１に対して出力し、選択電圧Ｖｂ２＝γ補正電圧Ｖａ１０２２をオペアンプ３２２に対して出力する。
【００７３】
また、スイッチＳＷ２ａは、オペアンプ３２１の出力端子(分電圧Ｖｃ１)と反転入力端子とを接続する。一方、スイッチＳＷ４aは、抵抗Ｒ１４−Ｒ１５間の接続点(分電圧Ｖｃ１５)とオペアンプ３２２の反転入力端子とを接続する。
【００７４】
従って、図９と同様、分電圧Ｖｃ１５＝γ補正電圧Ｖａ１０２２がＤＡＣ３３０に入力されることとなる。この時、ＤＡＣ３３０は、分電圧Ｖｃ１５＝γ補正電圧Ｖａ１０２２を出力電圧Ｖｏｕｔとして選択する。
【００７５】
[動作例(７)]
階調データＤ<９：０>が１０２３階調"１１１１１１１１１１"を呈する場合、図１３に示すように、スイッチＳＷ３aがγ補正電圧Ｖａ１０２３を選択する。この時、Ｄ<９：０>中の上位６ビットＤ<９：４>が"１１１１１１"であるため、ＤＡＣ３１１は、選択電圧Ｖｂ１＝γ補正電圧Ｖａ１００８をオペアンプ３２１に対して出力し、選択電圧Ｖｂ２＝γ補正電圧Ｖａ１０２３をオペアンプ３２２に対して出力する。
【００７６】
また、スイッチＳＷ２ａは、オペアンプ３２１の出力端子(分電圧Ｖｃ１)と反転入力端子とを接続する。一方、スイッチＳＷ４aは、抵抗Ｒ１５−Ｒ１６間の接続点(分電圧Ｖｃ１６)とオペアンプ３２２の反転入力端子とを接続する。
【００７７】
従って、図１０と同様、分電圧Ｖｃ１６＝γ補正電圧Ｖａ１０２３がＤＡＣ３３０に入力されることとなる。この時、ＤＡＣ３３０は、分電圧Ｖｃ１６＝γ補正電圧Ｖａ１０２３を出力電圧Ｖｏｕｔとして選択する。
【００７８】
以上の動作例(１)〜(７)により、図１６(ａ)に一点鎖線で示す如くγカーブＣγが１階調及び２階調で急俊に変化し、図１６(ｂ)に一点鎖線で示す如くγカーブＣγが１０２１階調及び１０２２階調で急俊に変化する場合であっても、信号電圧生成回路３００は、γカーブＣγに近い出力電圧特性ＣＦ１及びＣＦ２を得ることができる。
【００７９】
また、０階調又は１０２３階調付近の階調に対応するγ補正電圧の入力数を増やし、これに対応してスイッチＳＷ１ａ〜ＳＷ４ａの切替段数を増やすことにより、出力電圧特性をさらにγカーブに近づけることができる。
【００８０】
[実施の形態３]
図１７は、図２に示した信号電圧生成回路３００の構成要素の一部を示している。但し、本実施の形態では、抵抗Ｒ１を、直列接続された２つの調整用抵抗Ｒａ１＿１及びＲａ１＿２で形成している。これに対応して、スイッチＳＷ２が、オペアンプ３２１の出力端子、調整用抵抗Ｒａ１＿１−Ｒａ１＿２間の接続点、又は抵抗Ｒ１−Ｒ２間の接続点と、オペアンプ３２１の反転入力端子とを接続できるようにしている。
【００８１】
ここで、スイッチＳＷ２(或いはその制御部(図示せず))には、選択電圧Ｖｂ１として１階調に対応するγ補正電圧Ｖａ１が選択された場合に、調整用抵抗Ｒａ１＿１−Ｒａ１＿２間の接続点、又は抵抗Ｒ１−Ｒ２間の接続点のいずれを選択すべきかを予め設定しておく。
【００８２】
また、図１８に示すように、抵抗Ｒ１を３つの調整用抵抗Ｒａ１＿１〜Ｒａ１＿３で形成し、スイッチＳＷ２が、オペアンプ３２１の出力端子、調整用抵抗Ｒａ１＿１−Ｒａ１＿２間の接続点、又は抵抗Ｒ１−Ｒ２間の接続点と、オペアンプ３２１の反転入力端子とを接続できるようにしても良い。すなわち、複数の調整用抵抗を設け、スイッチＳＷ２の切替段数を増やせば良い。
【００８３】
これにより、分電圧Ｖｃ２の電圧値を微調整できるため、出力電圧特性のγカーブへの合せ込みがさらに容易となる。
【００８４】
なお、図２に示した抵抗Ｒ１５を複数の調整用抵抗で形成し、スイッチＳＷ４の切替段数を増やしても良い。この場合、分電圧Ｖｃ１５の電圧値を微調整できるため、やはり出力電圧特性のγカーブへの合せ込みが容易となる。
【００８５】
また、同様にして、図１２に示した抵抗Ｒ１、Ｒ２、Ｒ１４、及びＲ１５をそれぞれ複数の調整用抵抗で形成すると共に、スイッチＳＷ２ａ及びＳＷ４ａの切替段数をそれぞれ増やし、以て分電圧Ｖｃ２、Ｖｃ３、Ｖｃ１４、及びＶｃ１５の電圧値をそれぞれ微調整できるようにしても良い。
【００８６】
なお、上記の実施の形態によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
【符号の説明】
【００８７】
１  ディスプレイ装置
１０  ディスプレイパネル
２０  ディスプレイパネル駆動装置
１００  データ整形回路
２００  γ補正電圧生成回路
３００, ３００ａ  信号電圧生成回路
３１０  電圧選択部
３１１, ３３０  ＤＡＣ
３２０  分電圧生成部
３２１, ３２２  オペアンプ
３２３  直列抵抗列
３４０  スイッチ制御部
Ｄ<ｎ：０>  階調データ
Ｖｒｅｆ  基準電圧
Ｖａ  γ補正電圧
Ｖｏｕｔ  出力電圧
Ｖｂ１, Ｖｂ２  選択電圧
Ｖｃ１〜Ｖｃ１６  分電圧
Ｒ１〜Ｒ１６  抵抗
Ｒａ１＿１〜Ｒａ１＿３  調整用抵抗
ＳＷ１〜ＳＷ４, ＳＷ１ａ〜ＳＷ４ａ
ＣＳ１〜ＣＳ５  制御信号
【図１】
2010164827.tif 000003
【図２】
2010164827.tif 000004
【図３】
2010164827.tif 000005
【図４】
2010164827.tif 000006
【図５】
2010164827.tif 000007
【図６】
2010164827.tif 000008
【図７】
2010164827.tif 000009
【図８】
2010164827.tif 000010
【図９】
2010164827.tif 000011
【図１０】
2010164827.tif 000012
【図１１】
2010164827.tif 000013
【図１２】
2010164827.tif 000014
【図１３】
2010164827.tif 000015
【図１４】
2010164827.tif 000016
【図１５】
2010164827.tif 000017
【図１６】
2010164827.tif 000018
【図１７】
2010164827.tif 000019
【図１８】
2010164827.tif 000020