(57)【要約】【課題】アンチエイリアシングフィルタを搭載することなく、サンプリング周波数近傍のエイリアシングを減衰することができる小型のフィルタ装置を得ることを目的とする。【解決手段】Ｃｌｏｃｋ１１〜１４に同期して、Ｉ信号をサンプリングして、そのＩ信号の帯域を制限するサンプリングフィルタ１０と、Ｃｌｏｃｋ１１〜１４と４分の１周期ずれているＣｌｏｃｋ２１〜２４に同期して、そのＩ信号と直交しているＱ信号をサンプリングして、そのＱ信号の帯域を制限するサンプリングフィルタ１１とを設け、合成部１２がサンプリングフィルタ１０により帯域が制限されたＩ信号とサンプリングフィルタ１１により帯域が制限されたＱ信号を合成する。【選択図】図１
2010273271.tif 000002
【特許請求の範囲】
【請求項１】
第１のクロックを生成するとともに、上記第１のクロックと４分の１周期ずれている第２のクロックを生成するクロック生成手段と、上記クロック生成手段により生成された第１のクロックに同期して、第１のベースバンド信号をサンプリングして、上記第１のベースバンド信号の帯域を制限する第１のサンプリングフィルタと、上記クロック生成手段により生成された第２のクロックに同期して、上記第１のベースバンド信号と直交している第２のベースバンド信号をサンプリングして、上記第２のベースバンド信号の帯域を制限する第２のサンプリングフィルタと、上記第１のサンプリングフィルタにより帯域が制限された第１のベースバンド信号と上記第２のサンプリングフィルタにより帯域が制限された第２のベースバンド信号を合成する信号合成手段とを備えたフィルタ装置。
【請求項２】
第１のサンプリングフィルタが、第１のベースバンド信号を電圧信号から電流信号に変換する第１の電圧電流変換器と、クロック生成手段から順番に第１のクロックが供給され、上記第１のクロックの供給を受けると、上記第１の電圧電流変換器により変換された電流信号によって電荷を充電する複数の第１の前段タップ回路と、上記複数の第１の前段タップ回路により充電された電荷を収集して、上記電荷を充電する第１の後段タップ回路とから構成され、
第２のサンプリングフィルタが、第２のベースバンド信号を電圧信号から電流信号に変換する第２の電圧電流変換器と、上記クロック生成手段から順番に第２のクロックが供給され、上記第２のクロックの供給を受けると、上記第２の電圧電流変換器により変換された電流信号によって電荷を充電する複数の第２の前段タップ回路と、上記複数の第２の前段タップ回路により充電された電荷を収集して、上記電荷を充電する第２の後段タップ回路とから構成されていることを特徴とする請求項１記載のフィルタ装置。
【請求項３】
第１のクロックを生成するとともに、上記第１のクロックと４分の１周期ずれている第２のクロックを生成するクロック生成手段と、上記クロック生成手段により生成された第１のクロックに同期して、第１のベースバンド信号をサンプリングして、上記第１のベースバンド信号の帯域を制限するとともに、上記クロック生成手段により生成された第２のクロックに同期して、上記第１のベースバンド信号と直交している第２のベースバンド信号をサンプリングして、上記第２のベースバンド信号の帯域を制限し、帯域制限後の第１のベースバンド信号と帯域制限後の第２のベースバンド信号を合成するサンプリングフィルタとを備えたフィルタ装置。
【請求項４】
サンプリングフィルタが、第１のベースバンド信号を電圧信号から電流信号に変換する第１の電圧電流変換器と、第２のベースバンド信号を電圧信号から電流信号に変換する第２の電圧電流変換器と、クロック生成手段から順番に第１のクロックが供給され、上記第１のクロックの供給を受けると、上記第１の電圧電流変換器により変換された電流信号によって電荷を充電する複数の第１の前段タップ回路と、上記クロック生成手段から順番に第２のクロックが供給され、上記第２のクロックの供給を受けると、上記第２の電圧電流変換器により変換された電流信号によって電荷を充電する複数の第２の前段タップ回路と、上記第１の前段タップ回路により充電された電荷と上記第２の前段タップ回路により充電された電荷を合成する複数の合成部と、上記複数の合成部により合成された電荷を収集して、上記電荷を充電する後段タップ回路とから構成されていることを特徴とする請求項３記載のフィルタ装置。
【請求項５】
第１のクロックを生成するとともに、上記第１のクロックと４分の１周期ずれている第２のクロックを生成するクロック生成手段と、上記クロック生成手段により生成された第１のクロックに同期して、第１のベースバンド信号をサンプリングして、上記第１のベースバンド信号の帯域を制限する第１のサンプリングフィルタと、上記クロック生成手段により生成された第２のクロックに同期して、上記第１のベースバンド信号と直交している第２のベースバンド信号をサンプリングして、上記第２のベースバンド信号の帯域を制限する第２のサンプリングフィルタと、上記クロック生成手段により生成された第２のクロックに同期して、上記第１のベースバンド信号をサンプリングして、上記第１のベースバンド信号の帯域を制限する第３のサンプリングフィルタと、上記クロック生成手段により生成された第１のクロックに同期して、上記第２のベースバンド信号をサンプリングして、上記第２のベースバンド信号の帯域を制限する第４のサンプリングフィルタと、上記第１のサンプリングフィルタにより帯域が制限された第１のベースバンド信号と上記第２のサンプリングフィルタにより帯域が制限された第２のベースバンド信号を加算する信号加算手段と、上記第３のサンプリングフィルタにより帯域が制限された第１のベースバンド信号と上記第４のサンプリングフィルタにより帯域が制限された第２のベースバンド信号の差分を算出する信号減算手段とを備えたフィルタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アンチエイリアシング特性を保有しているサンプリングフィルタからなるフィルタ装置に関するものである。
【背景技術】
【０００２】
サンプリングフィルタは、標本化定理によって、ナイキスト周波数による帯域制限を行っており、ナイキスト周波数以上のエイリアシングによる信号帯域への折り返しを防ぐ必要がある。
このため、フィルタ装置では、一般的に、プリフィルタをサンプリングフィルタの前段に設けている。
【０００３】
サンプリングフィルタの前段に設けるプリフィルタの特性は、カットオフ周波数、遷移域及び必要減衰量によって決定される。
このとき、遷移域が狭くなる程、高次のフィルタが要求されるため、アンチエイリアシングフィルタをプリフィルタと併用して、フィルタ装置を構成する方法が一般的である。
アンチエイリアシングフィルタは、サンプリング周波数の整数倍の周期で、Ｓｉｎｃ特性による減衰量を有するフィルタである。
【０００４】
例えば、ソフトウェア無線の分野では、マルチモードに適応する必要があり、サンプリング周波数とフィルタ係数を可変することで、複数の異なるフィルタ特性を実現することができるサンプリングフィルタが有望視されている。
サンプリング周波数を可変することは、エイリアシング周波数が変化することを意味し、プリフィルタの特性をサンプリング周波数に合わせる必要性が発生する。
そのため、数多くのプリフィルタが必要となり、小型化に適さない。
【０００５】
そこで、複数の異なるフィルタ特性を実現する場合でも、数多くのプリフィルタを搭載する必要をなくすために、２次Ｓｉｎｃ特性を保有するアンチエイリアシングフィルタを使用して、プリフィルタの要求性能を緩和しているフィルタ装置が以下の非特許文献１に開示されている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】A. Mirzaei, R. Bagheri, S. Chehrazi and A. A. Abidi，“a second-order anti-aliasing prefilter for an sdr receiver”, IEEE 2005 CUSTOM INTEGRATED CIRCUITS CONFERENCE
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来のフィルタ装置は以上のように構成されているので、２次Ｓｉｎｃ特性を保有するアンチエイリアシングフィルタをサンプリングフィルタの前段に搭載すれば、プリフィルタの要求性能を緩和することができる。しかし、アンチエイリアシングフィルタを搭載すると、大型化を招いてしまうなどの課題があった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、アンチエイリアシングフィルタを搭載することなく、サンプリング周波数近傍のエイリアシングを減衰することができる小型のフィルタ装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係るフィルタ装置は、第１のクロックに同期して、第１のベースバンド信号をサンプリングして、第１のベースバンド信号の帯域を制限する第１のサンプリングフィルタと、第１のクロックと４分の１周期ずれている第２のクロックに同期して、第１のベースバンド信号と直交している第２のベースバンド信号をサンプリングして、第２のベースバンド信号の帯域を制限する第２のサンプリングフィルタとを設け、信号合成手段が第１のサンプリングフィルタにより帯域が制限された第１のベースバンド信号と第２のサンプリングフィルタにより帯域が制限された第２のベースバンド信号を合成するようにしたものである。
【発明の効果】
【００１０】
この発明によれば、第１のクロックに同期して、第１のベースバンド信号をサンプリングして、第１のベースバンド信号の帯域を制限する第１のサンプリングフィルタと、第１のクロックと４分の１周期ずれている第２のクロックに同期して、第１のベースバンド信号と直交している第２のベースバンド信号をサンプリングして、第２のベースバンド信号の帯域を制限する第２のサンプリングフィルタとを設け、信号合成手段が第１のサンプリングフィルタにより帯域が制限された第１のベースバンド信号と第２のサンプリングフィルタにより帯域が制限された第２のベースバンド信号を合成するように構成したので、アンチエイリアシングフィルタを搭載することなく、サンプリング周波数近傍のエイリアシングを減衰することができる小型のフィルタ装置が得られる効果がある。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１によるフィルタ装置が搭載されているマルチモード受信機を示す構成図である。
【図２】この発明の実施の形態１によるフィルタ装置のサンプリングフィルタ１０を示す構成図である。
【図３】この発明の実施の形態１によるフィルタ装置のサンプリングフィルタ１１を示す構成図である。
【図４】サンプリングフィルタ１０，１１及び合成部１２の動作タイミングを示す説明図である。
【図５】この発明の実施の形態１によるフィルタ装置のアンチエイリアス特性を示す説明図である。
【図６】この発明の実施の形態２によるフィルタ装置が搭載されているマルチモード受信機を示す構成図である。
【図７】この発明の実施の形態２によるフィルタ装置のサンプリングフィルタ１４を示す構成図である。
【図８】サンプリングフィルタ１４及び合成部６１〜６４の動作タイミングを示す説明図である。
【図９】この発明の実施の形態３によるフィルタ装置が搭載されているマルチモード受信機を示す構成図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１はこの発明の実施の形態１によるフィルタ装置が搭載されているマルチモード受信機を示す構成図である。
図１において、アンテナ１はＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を受信する。
低雑音増幅器２はアンテナ１により受信されたＲＦ信号を増幅し、増幅後のＲＦ信号を周波数変換部３に出力する。
周波数変換部３は低雑音増幅器２から出力されたＲＦ信号の周波数を変換することで、相互に直交する２つのベースバンド信号を得て、Ｉ信号（第１のベースバンド信号）とＱ信号（第２のベースバンド信号）を出力する。
【００１３】
プリフィルタ４は周波数変換部３から出力されたＩ信号をフィルタリングするフィルタであって、ナイキスト周波数以上のエイリアシングによる信号帯域への折り返しを防止する。
プリフィルタ５は周波数変換部３から出力されたＱ信号をフィルタリングするフィルタであって、ナイキスト周波数以上のエイリアシングによる信号帯域への折り返しを防止する。
基準クロック部６は基準クロックを発振する処理を実施する。
【００１４】
フィルタ装置７はアンチエイリアシング特性を保有しているサンプリングフィルタ１０，１１等から構成されているフィルタである。
フィルタ装置７の制御部８はクロック生成部９におけるクロックの生成等を制御する処理を実施する。
フィルタ装置７のクロック生成部９はフリップフロップ回路で構成されており、制御部８の制御の下、基準クロック部６により発振された基準クロックからＣｌｏｃｋ１１〜１４（第１のクロック）を生成するとともに、Ｃｌｏｃｋ１１〜１４と４分の１周期ずれているＣｌｏｃｋ２１〜２４（第２のクロック）を生成し、また、基準クロックからＣｌｏｃｋ３１を生成する処理を実施する。
なお、制御部８及びクロック生成部９からクロック生成手段が構成されている。
【００１５】
フィルタ装置７のサンプリングフィルタ１０はクロック生成部９により生成されたＣｌｏｃｋ１１〜１４に同期して、プリフィルタ４から出力されたＩ信号をサンプリングして、そのＩ信号の帯域を制限する。なお、サンプリングフィルタ１０は第１のサンプリングフィルタを構成している。
フィルタ装置７のサンプリングフィルタ１１はクロック生成部９により生成されたＣｌｏｃｋ２１〜２４に同期して、プリフィルタ５から出力されたＱ信号をサンプリングして、そのＱ信号の帯域を制限する。なお、サンプリングフィルタ１１は第２のサンプリングフィルタを構成している。
【００１６】
フィルタ装置７の合成部１２は例えば加算回路、スイッチ及びキャパシタから構成されており、クロック生成部９により生成されたＣｌｏｃｋ３１に同期して、サンプリングフィルタ１０により帯域が制限されたＩ信号とサンプリングフィルタ１１により帯域が制限されたＱ信号を合成する処理を実施する。なお、合成部１２は信号合成手段を構成している。
ＡＤＣ１３は合成部１２により合成された信号をＡ／Ｄ変換してデジタル信号を出力する。
【００１７】
図２はこの発明の実施の形態１によるフィルタ装置のサンプリングフィルタ１０を示す構成図である。
図２において、トランスコンダクタ増幅器２０はプリフィルタ４から出力されたＩ信号を電圧信号から電流信号に変換する。なお、トランスコンダクタ増幅器２０は第１の電圧電流変換器を構成している。
【００１８】
タップ回路２１はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ１１の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器２０により変換された電流信号によって、電荷がキャパシタＣに充電される。
タップ回路２２はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ１２の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器２０により変換された電流信号によって、電荷がキャパシタＣに充電される。
【００１９】
タップ回路２３はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ１３の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器２０により変換された電流信号によって、電荷がキャパシタＣに充電される。
タップ回路２４はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ１４の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器２０により変換された電流信号によって、電荷がキャパシタＣに充電される。
なお、タップ回路２１〜２４は第１の前段タップ回路を構成している。
【００２０】
タップ回路２５はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、タップ回路２１〜２４のキャパシタＣに対する電荷の充電が完了すると、タップ回路２１〜２４のキャパシタＣにより充電されている電荷を収集して、その電荷をキャパシタＣに充電する。
なお、タップ回路２５は第１の後段タップ回路を構成している。
【００２１】
図３はこの発明の実施の形態１によるフィルタ装置のサンプリングフィルタ１１を示す構成図である。
図３において、トランスコンダクタ増幅器３０はプリフィルタ５から出力されたＱ信号を電圧信号から電流信号に変換する。なお、トランスコンダクタ増幅器３０は第２の電圧電流変換器を構成している。
【００２２】
タップ回路３１はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ２１の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器３０により変換された電流信号によって、電荷がキャパシタＣに充電される。
タップ回路３２はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ２２の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器３０により変換された電流信号によって、電荷がキャパシタＣに充電される。
【００２３】
タップ回路３３はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ２３の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器３０により変換された電流信号によって、電荷がキャパシタＣに充電される。
タップ回路３４はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ２４の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器３０により変換された電流信号によって、電荷がキャパシタＣに充電される。
なお、タップ回路３１〜３４は第２の前段タップ回路を構成している。
【００２４】
タップ回路３５はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、タップ回路３１〜３４のキャパシタＣに対する電荷の充電が完了すると、タップ回路３１〜３４のキャパシタＣにより充電されている電荷を収集して、その電荷をキャパシタＣに充電する。
なお、タップ回路３５は第２の後段タップ回路を構成している。
【００２５】
次に動作について説明する。
低雑音増幅器２は、アンテナ１がＲＦ信号を受信すると、そのＲＦ信号を増幅し、増幅後のＲＦ信号を周波数変換部３に出力する。
周波数変換部３は、低雑音増幅器２からＲＦ信号を受けると、そのＲＦ信号の周波数を変換することで、相互に直交する２つのベースバンド信号として、Ｉ信号とＱ信号を得て、そのＩ信号をプリフィルタ４に出力し、そのＱ信号をプリフィルタ５に出力する。
【００２６】
プリフィルタ４は、周波数変換部３からＩ信号を受けると、そのＩ信号のフィルタリングを実施して、フィルタリング後のＩ信号をフィルタ装置７のサンプリングフィルタ１０に出力する。
プリフィルタ５は、周波数変換部３からＱ信号を受けると、そのＱ信号のフィルタリングを実施して、フィルタリング後のＱ信号をフィルタ装置７のサンプリングフィルタ１１に出力する。
ここで、Ｉ信号及びＱ信号の振幅値がＶ、周波数がｆ１であるとすると、下記の式（１）に示すようなＩ信号がサンプリングフィルタ１０に出力され、下記の式（２）に示すようなＱ信号がサンプリングフィルタ１１に出力される。
2010273271.tif 000003
【００２７】
フィルタ装置７のクロック生成部９は、基準クロック部６が基準クロックを発振すると、制御部８の制御の下、その基準クロックからＣｌｏｃｋ１１〜１４を生成するとともに、Ｃｌｏｃｋ１１〜１４と４分の１周期ずれているＣｌｏｃｋ２１〜２４を生成する。
また、基準クロックからＣｌｏｃｋ３１を生成する。
ここで、図４はサンプリングフィルタ１０，１１及び合成部１２の動作タイミングを示す説明図である。
図４から明らかなように、クロック生成部９により生成されるＣｌｏｃｋ１１〜１４，２１〜２４のパルス幅はＴｓであり、Ｃｌｏｃｋ１１〜１４とＣｌｏｃｋ２１〜２４は、位相が９０度（Ｔｓ／４）だけずれている。
【００２８】
フィルタ装置７のサンプリングフィルタ１０は、クロック生成部９により生成されたＣｌｏｃｋ１１〜１４に同期して、プリフィルタ４から出力されたＩ信号をサンプリングして、そのＩ信号の帯域を制限する。
即ち、サンプリングフィルタ１０は、周期ＴｓのタイミングでＩ信号をサンプリングするので、サンプリングフィルタ１０から出力される信号は、下記の式（３）に示すようなｎ・Ｔｓ（ｎ：０以上の整数）の離散信号となる。
2010273271.tif 000004
【００２９】
フィルタ装置７のサンプリングフィルタ１１は、クロック生成部９により生成されたＣｌｏｃｋ２１〜２４に同期して、プリフィルタ５から出力されたＱ信号をサンプリングして、そのＱ信号の帯域を制限する。
即ち、サンプリングフィルタ１１は、周期Ｔｓのサンプリングフィルタ１０と１／４周期ずれているタイミングでＱ信号をサンプリングするので、サンプリングフィルタ１１から出力される信号は、下記の式（４）に示すような離散信号となる。
2010273271.tif 000005
【００３０】
以下、サンプリングフィルタ１０，１１の処理内容を具体的に説明する。
サンプリングフィルタ１０のタップ回路２１〜２４は、クロック生成部９から信号レベルが順番に“Ｈレベル”になるＣｌｏｃｋ１１〜１４が供給される。
まず、クロック生成部９から出力されるＣｌｏｃｋ１１の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路２１のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ１１の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器２０により変換された電流信号によって、タップ回路２１のキャパシタＣに電荷が充電される。
【００３１】
次に、クロック生成部９から出力されるＣｌｏｃｋ１１の信号レベルが“Ｌレベル”に変化すると同時に、Ｃｌｏｃｋ１２の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路２１のスイッチＳＷ１がオフ状態になり、タップ回路２１のキャパシタＣに対する電荷の充電が終了する。
また、タップ回路２２のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ１２の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器２０により変換された電流信号によって、タップ回路２２のキャパシタＣに電荷が充電される。
【００３２】
次に、クロック生成部９から出力されるＣｌｏｃｋ１２の信号レベルが“Ｌレベル”に変化すると同時に、Ｃｌｏｃｋ１３の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路２２のスイッチＳＷ１がオフ状態になり、タップ回路２２のキャパシタＣに対する電荷の充電が終了する。
また、タップ回路２３のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ１３の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器２０により変換された電流信号によって、タップ回路２３のキャパシタＣに電荷が充電される。
【００３３】
次に、クロック生成部９から出力されるＣｌｏｃｋ１３の信号レベルが“Ｌレベル”に変化すると同時に、Ｃｌｏｃｋ１４の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路２３のスイッチＳＷ１がオフ状態になり、タップ回路２３のキャパシタＣに対する電荷の充電が終了する。
また、タップ回路２４のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ１４の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器２０により変換された電流信号によって、タップ回路２４のキャパシタＣに電荷が充電される。
【００３４】
次に、クロック生成部９から出力されるＣｌｏｃｋ１４の信号レベルが“Ｌレベル”に変化すると同時に、Ｓｅｔ１１の信号レベルが“Ｈレベル”に変化する。図１及び図２では、Ｓｅｔ１１，３１及びＲｅｓｅｔ１１，３１を図示していないが、例えば、制御部８又はクロック生成部９がＳｅｔ１１，３１及びＲｅｓｅｔ１１，３１をサンプリングフィルタ１０に出力するものとする。
これにより、タップ回路２４のスイッチＳＷ１がオフ状態になり、タップ回路２４のキャパシタＣに対する電荷の充電が終了する。
また、Ｓｅｔ１１のタイミングで、タップ回路２１〜２４のスイッチＳＷ２と、タップ回路２５のスイッチＳＷ１がオン状態になるため、タップ回路２１〜２４とタップ回路２５が電荷を共有し、タップ回路２５のキャパシタＣに電荷が充電される。
【００３５】
次に、Ｓｅｔ１１の信号レベルが“Ｌレベル”に変化すると同時に、Ｒｅｓｅｔ１１の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路２５のスイッチＳＷ１がオフ状態になり、タップ回路２５のキャパシタＣに対する電荷の充電が終了する。
また、Ｒｅｓｅｔ１１のタイミングで、タップ回路２１〜２４のスイッチＳＷ３がオン状態になり、タップ回路２１〜２４のキャパシタＣにより充電された電荷がリフレッシュされる。
【００３６】
次に、Ｒｅｅｔ１１の信号レベルが“Ｌレベル”に変化すると同時に、Ｓｅｔ３１の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路２５のスイッチＳＷ２がオン状態になり、タップ回路２５のキャパシタＣにより充電された電荷が合成部１２に供給される。
次に、Ｓｅｔ３１の信号レベルが“Ｌレベル”に変化すると同時に、Ｒｅｓｅｔ３１の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路２５のスイッチＳＷ２がオフ状態になるとともに、タップ回路２５のスイッチＳＷ３がオン状態になり、タップ回路２５のキャパシタＣにより充電された電荷がリフレッシュされる。
【００３７】
サンプリングフィルタ１１のタップ回路３１〜３４は、クロック生成部９から信号レベルが順番に“Ｈレベル”になるＣｌｏｃｋ２１〜２４が供給される。
まず、クロック生成部９から出力されるＣｌｏｃｋ２１の信号レベルが、Ｃｌｏｃｋ１１より周期Ｔｓ／４だけ遅れて“Ｈレベル”に変化する。
これにより、タップ回路３１のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ２１の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器３０により変換された電流信号によって、タップ回路３１のキャパシタＣに電荷が充電される。
【００３８】
次に、クロック生成部９から出力されるＣｌｏｃｋ２１の信号レベルが“Ｌレベル”に変化すると同時に、Ｃｌｏｃｋ２２の信号レベルが“Ｈレベル”に変化する（Ｃｌｏｃｋ１２より周期Ｔｓ／４だけ遅れて“Ｈレベル”に変化する）。
これにより、タップ回路３１のスイッチＳＷ１がオフ状態になり、タップ回路３１のキャパシタＣに対する電荷の充電が終了する。
また、タップ回路３２のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ２２の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器３０により変換された電流信号によって、タップ回路３２のキャパシタＣに電荷が充電される。
【００３９】
次に、クロック生成部９から出力されるＣｌｏｃｋ２２の信号レベルが“Ｌレベル”に変化すると同時に、Ｃｌｏｃｋ２３の信号レベルが“Ｈレベル”に変化する（Ｃｌｏｃｋ１３より周期Ｔｓ／４だけ遅れて“Ｈレベル”に変化する）。
これにより、タップ回路３２のスイッチＳＷ１がオフ状態になり、タップ回路３２のキャパシタＣに対する電荷の充電が終了する。
また、タップ回路３３のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ３３の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器３０により変換された電流信号によって、タップ回路３３のキャパシタＣに電荷が充電される。
【００４０】
次に、クロック生成部９から出力されるＣｌｏｃｋ２３の信号レベルが“Ｌレベル”に変化すると同時に、Ｃｌｏｃｋ２４の信号レベルが“Ｈレベル”に変化する（Ｃｌｏｃｋ１４より周期Ｔｓ／４だけ遅れて“Ｈレベル”に変化する）。
これにより、タップ回路３３のスイッチＳＷ１がオフ状態になり、タップ回路３３のキャパシタＣに対する電荷の充電が終了する。
また、タップ回路３４のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ２４の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器３０により変換された電流信号によって、タップ回路３４のキャパシタＣに電荷が充電される。
【００４１】
次に、クロック生成部９から出力されるＣｌｏｃｋ２４の信号レベルが“Ｌレベル”に変化すると同時に、Ｓｅｔ２１の信号レベルが“Ｈレベル”に変化する。図１及び図３では、Ｓｅｔ２１，４１及びＲｅｓｅｔ２１，４１を図示していないが、例えば、制御部８又はクロック生成部９がＳｅｔ２１，４１及びＲｅｓｅｔ２１，４１をサンプリングフィルタ１１に出力するものとする。
これにより、タップ回路３４のスイッチＳＷ１がオフ状態になり、タップ回路３４のキャパシタＣに対する電荷の充電が終了する。
また、Ｓｅｔ２１のタイミングで、タップ回路３１〜３４のスイッチＳＷ２と、タップ回路３５のスイッチＳＷ１がオン状態になるため、タップ回路３１〜３４とタップ回路３５が電荷を共有し、タップ回路３５のキャパシタＣに電荷が充電される。
【００４２】
次に、Ｓｅｔ２１の信号レベルが“Ｌレベル”に変化すると同時に、Ｒｅｓｅｔ２１の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路３５のスイッチＳＷ１がオフ状態になり、タップ回路３５のキャパシタＣに対する電荷の充電が終了する。
また、Ｒｅｓｅｔ２１のタイミングで、タップ回路３１〜３４のスイッチＳＷ３がオン状態になり、タップ回路３１〜３４のキャパシタＣにより充電された電荷がリフレッシュされる。
【００４３】
次に、Ｓｅｔ４１の信号レベルが“Ｈレベル”に変化する（Ｓｅｔ３１と同じタイミングで信号レベルが“Ｈレベル”に変化する）。
これにより、タップ回路３５のスイッチＳＷ２がオン状態になり、タップ回路３５のキャパシタＣにより充電された電荷が合成部１２に供給される。
次に、Ｓｅｔ４１の信号レベルが“Ｌレベル”に変化すると同時に、Ｒｅｓｅｔ４１の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路３５のスイッチＳＷ２がオフ状態になるとともに、タップ回路３５のスイッチＳＷ３がオン状態になり、タップ回路３５のキャパシタＣにより充電された電荷がリフレッシュされる。
【００４４】
フィルタ装置７の合成部１２は、Ｓｅｔ３１のタイミングでサンプリングフィルタ１０の出力信号（式（３）の離散信号）を受け、Ｓｅｔ３１と同一のタイミングであるＳｅｔ４１のタイミングでサンプリングフィルタ１１の出力信号（式（４）の離散信号）を受け、Ｓｅｔ５１（クロック生成部９により生成されたＣｌｏｃｋ３１）の信号レベルが“Ｈレベル”になると、サンプリングフィルタ１０の出力信号（式（３）の離散信号）とサンプリングフィルタ１１の出力信号（式（４）の離散信号）とを加算することで、サンプリングフィルタ１０及びサンプリングフィルタ１１の出力信号を合成して、その合成信号をＡＤＣ１３に出力する。
合成部１２から出力される合成信号は、２つの離散信号を加算することで、下記の式（５）に示すような信号となる。
2010273271.tif 000006
【００４５】
式（５）において、ｎ・Ｔｓの係数でまとめると、下記の式（６）のようになる。
2010273271.tif 000007
【００４６】
以下の条件では、式（６）を下記の式（７）のように変換することができる。
2010273271.tif 000008
【００４７】
式（７）の係数から分かるように、信号の周波数ｆ１がサンプリング周波数ｆｓに近づくにつれて、信号が減衰する特性を保有するので、サンプリング周波数ｆｓの近傍では、アンチエイリアシング効果が得られる。
また、サンプリングフィルタ１０，１１は、その構成上、初段のサンプラー部（タップ回路２１〜２４，３１〜３４のスイッチＳＷ１）で、１次のＳｉｎｃ特性が加わるため、下記の式（８）に示す係数が乗算されて、アンチエイリアシング効果が更に高められ、２次のＳｉｎｃ特性以上のアンチエイリアス特性を得られる。
2010273271.tif 000009
【００４８】
ＡＤＣ１３は、合成部１２から合成信号を受けると、その合成信号をＡ／Ｄ変換して、デジタル信号を出力する。
その後、Ｒｅｓｅｔ５１の信号レベルが“Ｈレベル”になると、合成部１２がリフレッシュされる。
【００４９】
ここで、図５はこの発明の実施の形態１によるフィルタ装置のアンチエイリアス特性を示す説明図である。
図５において、破線は、合成部１２の信号合成による周波数特性を示しており、実線は、フィルタが保有している１次Ｓｉｎｃ特性を考慮した周波数特性である。
【００５０】
以上で明らかなように、この実施の形態１によれば、Ｃｌｏｃｋ１１〜１４に同期して、Ｉ信号をサンプリングして、そのＩ信号の帯域を制限するサンプリングフィルタ１０と、Ｃｌｏｃｋ１１〜１４と４分の１周期ずれているＣｌｏｃｋ２１〜２４に同期して、そのＩ信号と直交しているＱ信号をサンプリングして、そのＱ信号の帯域を制限するサンプリングフィルタ１１とを設け、合成部１２がサンプリングフィルタ１０により帯域が制限されたＩ信号とサンプリングフィルタ１１により帯域が制限されたＱ信号を合成するように構成したので、アンチエイリアシングフィルタを搭載することなく、サンプリング周波数ｆｓの近傍のエイリアシングを減衰することができる小型のフィルタ装置が得られる効果を奏する。
【００５１】
なお、この実施の形態１では、サンプリングフィルタ１０，１１が４タップのＦＩＲフィルタを構成している例を示したが（図２及び図３を参照）、サンプラーを保有するフィルタであれば、４タップのＦＩＲフィルタに限るものではなく、同様の効果を奏することができる。
【００５２】
また、この実施の形態１では、フィルタ装置７の入力信号が無変調信号である例を示したが、フィルタ装置７の入力信号が変調信号であってもよく、同様の効果を奏することができる。
【００５３】
また、この実施の形態１では、フィルタ装置７の合成部１２から出力される合成信号がＩ信号成分である例を示したが、合成部１２が減算を行うことで、Ｑ信号成分を出力することができる。
例えば、サンプリングフィルタ１１によりサンプリングされたＱ信号が下記の式（９）で表され（ただし、この場合、サンプリングフィルタ１１は、Ｃｌｏｃｋ１１〜１４に同期して、Ｑ信号をサンプリングするものとする）、サンプリングフィルタ１０によりサンプリングされたＩ信号が下記の式（１０）で表される場合（ただし、この場合、サンプリングフィルタ１０は、Ｃｌｏｃｋ２１〜２４に同期して、Ｉ信号をサンプリングするものとする）、合成部１２がサンプリングフィルタ１１の出力信号からサンプリングフィルタ１０の出力信号を減算することで、合成部１２から出力される合成信号は、下記の式（１１）（１２）に示されるような信号となる。
2010273271.tif 000010
【００５４】
実施の形態２．
図６はこの発明の実施の形態２によるフィルタ装置が搭載されているマルチモード受信機を示す構成図であり、図において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
フィルタ装置７のサンプリングフィルタ１４はクロック生成部９により生成されたＣｌｏｃｋ１１〜１４に同期して、プリフィルタ４から出力されたＩ信号をサンプリングして、そのＩ信号の帯域を制限するとともに、クロック生成部９により生成されたＣｌｏｃｋ２１〜２４に同期して、プリフィルタ５から出力されたＱ信号をサンプリングして、そのＱ信号の帯域を制限し、帯域制限後のＩ信号と帯域制限後のＱ信号を合成する処理を実施する。
【００５５】
図７はこの発明の実施の形態２によるフィルタ装置のサンプリングフィルタ１４を示す構成図である。
図７において、トランスコンダクタ増幅器４０はプリフィルタ４から出力されたＩ信号を電圧信号から電流信号に変換する。なお、トランスコンダクタ増幅器４０は第１の電圧電流変換器を構成している。
【００５６】
タップ回路４１はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ１１の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器４０により変換された電流信号によって、電荷がキャパシタＣに充電される。
タップ回路４２はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ１２の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器４０により変換された電流信号によって、電荷がキャパシタＣに充電される。
【００５７】
タップ回路４３はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ１３の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器４０により変換された電流信号によって、電荷がキャパシタＣに充電される。
タップ回路４４はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ１４の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器４０により変換された電流信号によって、電荷がキャパシタＣに充電される。
なお、タップ回路４１〜４４は第１の前段タップ回路を構成している。
【００５８】
トランスコンダクタ増幅器５０はプリフィルタ５から出力されたＱ信号を電圧信号から電流信号に変換する。なお、トランスコンダクタ増幅器５０は第２の電圧電流変換器を構成している。
タップ回路５１はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ２１の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器５０により変換された電流信号によって、電荷がキャパシタＣに充電される。
タップ回路５２はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ２２の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器５０により変換された電流信号によって、電荷がキャパシタＣに充電される。
【００５９】
タップ回路５３はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ２３の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器５０により変換された電流信号によって、電荷がキャパシタＣに充電される。
タップ回路５４はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、クロック生成部９により生成されたＣｌｏｃｋ２４の信号レベルが“Ｈレベル”の期間、スイッチＳＷ１がオンされることで、トランスコンダクタ増幅器５０により変換された電流信号によって、電荷がキャパシタＣに充電される。
なお、タップ回路５１〜５４は第２の前段タップ回路を構成している。
【００６０】
合成部６１はタップ回路４１により充電された電荷とタップ回路５１により充電された電荷を合成する処理を実施する。
合成部６２はタップ回路４２により充電された電荷とタップ回路５２により充電された電荷を合成する処理を実施する。
合成部６３はタップ回路４３により充電された電荷とタップ回路５３により充電された電荷を合成する処理を実施する。
合成部６４はタップ回路４４により充電された電荷とタップ回路５４により充電された電荷を合成する処理を実施する。
【００６１】
タップ回路７０はスイッチＳＷ１，ＳＷ２，ＳＷ３及びキャパシタＣから構成されており、合成部６１〜６４により合成された電荷を収集して、その電荷をキャパシタＣに充電する。
なお、タップ回路７０は第２の後段タップ回路を構成している。
図８はサンプリングフィルタ１４及び合成部６１〜６４の動作タイミングを示す説明図である。
【００６２】
上記実施の形態１では、合成部１２がサンプリングフィルタ１０の出力信号とサンプリングフィルタ１１の出力信号を合成するものについて示したが、サンプリングフィルタ１０，１１の代わりに、サンプリングフィルタ１４を設け、そのサンプリングフィルタ１４内の合成部６１〜６４で、タップ回路４１〜４４とタップ回路５１〜５４の出力信号を合成するようにしてもよい。
サンプリングフィルタ１４以外は、上記実施の形態１と同様であるため、以下、サンプリングフィルタ１４の動作のみを説明する。
【００６３】
サンプリングフィルタ１４のタップ回路４１〜４４は、クロック生成部９から信号レベルが順番に“Ｈレベル”になるＣｌｏｃｋ１１〜１４が供給され、タップ回路５１〜５４は、クロック生成部９から信号レベルが順番に“Ｈレベル”になるＣｌｏｃｋ２１〜２４が供給される。
まず、クロック生成部９から出力されるＣｌｏｃｋ１１の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路４１のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ１１の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器４０により変換された電流信号によって、タップ回路４１のキャパシタＣに電荷が充電される。
【００６４】
次に、クロック生成部９から出力されるＣｌｏｃｋ２１の信号レベルが、Ｃｌｏｃｋ１１より周期Ｔｓ／４だけ遅れて“Ｈレベル”に変化する。
これにより、タップ回路５１のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ２１の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器５０により変換された電流信号によって、タップ回路５１のキャパシタＣに電荷が充電される。
【００６５】
合成部６１は、Ｓｅｔ４１の信号レベルが“Ｈレベル”に変化すると、タップ回路４１により充電された電荷とタップ回路５１により充電された電荷を合成し（タップ回路４１によりサンプリングされたＩ信号とタップ回路５１によりサンプリングされたＱ信号の加算又は減算）、電荷を内部のキャパシタに充電する。
その後、Ｓｅｔ４１の信号レベルが“Ｌレベル”に変化すると同時に、Ｒｅｓｅｔ４１の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路４１，５１のスイッチＳＷ３がオン状態になり、タップ回路４１，５１のキャパシタＣにより充電された電荷がリフレッシュされる。
【００６６】
次に、クロック生成部９から出力されるＣｌｏｃｋ１１の信号レベルが“Ｌレベル”に変化すると同時に、Ｃｌｏｃｋ１２の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路４２のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ１２の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器４０により変換された電流信号によって、タップ回路４２のキャパシタＣに電荷が充電される。
【００６７】
次に、クロック生成部９から出力されるＣｌｏｃｋ２２の信号レベルが、Ｃｌｏｃｋ１２より周期Ｔｓ／４だけ遅れて“Ｈレベル”に変化する。
これにより、タップ回路５２のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ２２の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器５０により変換された電流信号によって、タップ回路５２のキャパシタＣに電荷が充電される。
【００６８】
合成部６２は、Ｓｅｔ４２の信号レベルが“Ｈレベル”に変化すると、タップ回路４２により充電された電荷とタップ回路５２により充電された電荷を合成し（タップ回路４２によりサンプリングされたＩ信号とタップ回路５２によりサンプリングされたＱ信号の加算又は減算）、電荷を内部のキャパシタに充電する。
その後、Ｓｅｔ４２の信号レベルが“Ｌレベル”に変化すると同時に、Ｒｅｓｅｔ４２の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路４２，５２のスイッチＳＷ３がオン状態になり、タップ回路４２，５２のキャパシタＣにより充電された電荷がリフレッシュされる。
【００６９】
次に、クロック生成部９から出力されるＣｌｏｃｋ１２の信号レベルが“Ｌレベル”に変化すると同時に、Ｃｌｏｃｋ１３の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路４３のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ１３の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器４０により変換された電流信号によって、タップ回路４３のキャパシタＣに電荷が充電される。
【００７０】
次に、クロック生成部９から出力されるＣｌｏｃｋ２３の信号レベルが、Ｃｌｏｃｋ１３より周期Ｔｓ／４だけ遅れて“Ｈレベル”に変化する。
これにより、タップ回路５３のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ２３の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器５０により変換された電流信号によって、タップ回路５３のキャパシタＣに電荷が充電される。
【００７１】
合成部６３は、Ｓｅｔ４３の信号レベルが“Ｈレベル”に変化すると、タップ回路４３により充電された電荷とタップ回路５３により充電された電荷を合成し（タップ回路４３によりサンプリングされたＩ信号とタップ回路５３によりサンプリングされたＱ信号の加算又は減算）、電荷を内部のキャパシタに充電する。
その後、Ｓｅｔ４３の信号レベルが“Ｌレベル”に変化すると同時に、Ｒｅｓｅｔ４３の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路４３，５３のスイッチＳＷ３がオン状態になり、タップ回路４３，５３のキャパシタＣにより充電された電荷がリフレッシュされる。
【００７２】
次に、クロック生成部９から出力されるＣｌｏｃｋ１３の信号レベルが“Ｌレベル”に変化すると同時に、Ｃｌｏｃｋ１４の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路４４のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ１４の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器４０により変換された電流信号によって、タップ回路４４のキャパシタＣに電荷が充電される。
【００７３】
次に、クロック生成部９から出力されるＣｌｏｃｋ２４の信号レベルが、Ｃｌｏｃｋ１４より周期Ｔｓ／４だけ遅れて“Ｈレベル”に変化する。
これにより、タップ回路５４のスイッチＳＷ１がオン状態になり、Ｃｌｏｃｋ２４の信号レベルが“Ｈレベル”の期間、トランスコンダクタ増幅器５０により変換された電流信号によって、タップ回路５４のキャパシタＣに電荷が充電される。
【００７４】
合成部６４は、Ｓｅｔ４４の信号レベルが“Ｈレベル”に変化すると、タップ回路４４により充電された電荷とタップ回路５４により充電された電荷を合成し（タップ回路４４によりサンプリングされたＩ信号とタップ回路５４によりサンプリングされたＱ信号の加算又は減算）、電荷を内部のキャパシタに充電する。
その後、Ｓｅｔ４４の信号レベルが“Ｌレベル”に変化すると同時に、Ｒｅｓｅｔ４４の信号レベルが“Ｈレベル”に変化する。
これにより、タップ回路４４，５４のスイッチＳＷ３がオン状態になり、タップ回路４４，５４のキャパシタＣにより充電された電荷がリフレッシュされる。
【００７５】
次に、Ｓｅｔ３１の信号レベルが“Ｈレベル”に変化すると、タップ回路７０のスイッチＳＷ１がオン状態になり、合成部６１〜６４内のキャパシタにより充電された電荷を収集して、その電荷をキャパシタＣに充電する。
タップ回路７０は、キャパシタＣに対する電荷の充電が完了すると、スイッチＳＷ２がオン状態になり、その電荷（全てのタップ回路４１〜４４，５１〜５４の合成信号）をＡＤＣ１３に出力する。
その後、Ｓｅｔ３１の信号レベルが“Ｌレベル”に変化すると同時に、Ｒｅｓｅｔ３１の信号レベルが“Ｈレベル”に変化する。
これにより、合成部６１〜６４内のキャパシタにより充電された電荷及びタップ回路７０のキャパシタＣにより充電された電荷がリフレッシュされる。
【００７６】
以上で明らかなように、この実施の形態２によれば、サンプリングフィルタ１４が、クロック生成部９により生成されたＣｌｏｃｋ１１〜１４に同期して、プリフィルタ４から出力されたＩ信号をサンプリングして、そのＩ信号の帯域を制限するとともに、クロック生成部９により生成されたＣｌｏｃｋ２１〜２４に同期して、プリフィルタ５から出力されたＱ信号をサンプリングして、そのＱ信号の帯域を制限し、帯域制限後のＩ信号と帯域制限後のＱ信号を合成するように構成したので、上記実施の形態１と同様に、アンチエイリアシングフィルタを搭載することなく、サンプリング周波数ｆｓの近傍のエイリアシングを減衰することができる小型のフィルタ装置が得られる効果を奏する。
【００７７】
実施の形態３．
図９はこの発明の実施の形態３によるフィルタ装置が搭載されているマルチモード受信機を示す構成図であり、図において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
サンプリングフィルタ１５はクロック生成部９により生成されたＣｌｏｃｋ２１〜２４に同期して、プリフィルタ４から出力されたＩ信号をサンプリングして、そのＩ信号の帯域を制限する。なお、サンプリングフィルタ１５は第３のサンプリングフィルタを構成している。
サンプリングフィルタ１６はクロック生成部９により生成されたＣｌｏｃｋ１１〜１４に同期して、プリフィルタ５から出力されたＱ信号をサンプリングして、そのＱ信号の帯域を制限する。なお、サンプリングフィルタ１６は第４のサンプリングフィルタを構成している。
【００７８】
加算合成部１７は例えば加算回路、スイッチ及びキャパシタから構成されており、クロック生成部９により生成されたＣｌｏｃｋ３１に同期して、サンプリングフィルタ１０により帯域が制限されたＩ信号とサンプリングフィルタ１１により帯域が制限されたＱ信号とを加算合成することで、Ｉ信号成分を出力する処理を実施する。なお、加算合成部１７は信号加算手段を構成している。
減算合成部１８は例えば減算回路、スイッチ及びキャパシタから構成されており、クロック生成部９により生成されたＣｌｏｃｋ３１に同期して、サンプリングフィルタ１６により帯域が制限されたＱ信号からサンプリングフィルタ１５により帯域が制限されたＩ信号を減算合成することで、Ｑ信号成分を出力する処理を実施する。なお、減算合成部１８は信号減算手段を構成している。
【００７９】
上記実施の形態１，２では、フィルタ装置７がＩ信号とＱ信号をサンプリングして帯域を制限し、帯域制限後のＩ信号とＱ信号を合成することで、Ｉ信号成分又はＱ信号成分を出力するものについて示したが、Ｉ信号成分とＱ信号成分の双方を出力するようにしてもよい。
具体的には、以下の通りである。
【００８０】
サンプリングフィルタ１０は、上記実施の形態１と同様に、クロック生成部９により生成されたＣｌｏｃｋ１１〜１４に同期して、プリフィルタ４から出力されたＩ信号をサンプリングして、そのＩ信号の帯域を制限する。
サンプリングフィルタ１１は、上記実施の形態１と同様に、クロック生成部９により生成されたＣｌｏｃｋ２１〜２４に同期して、プリフィルタ５から出力されたＱ信号をサンプリングして、そのＱ信号の帯域を制限する。
【００８１】
サンプリングフィルタ１５の内部構成は、サンプリングフィルタ１０の内部構成と同じであり、サンプリングフィルタ１６の内部構成は、サンプリングフィルタ１１の内部構成と同じである。
したがって、サンプリングフィルタ１５，１６の基本的な動作は、サンプリングフィルタ１０，１１と同じである。
ただし、サンプリングフィルタ１５のスイッチＳＷがＣｌｏｃｋ１１〜１４ではなく、Ｃｌｏｃｋ２１〜２４に同期して動作する点で相違している。
また、サンプリングフィルタ１６のスイッチＳＷがＣｌｏｃｋ２１〜２４ではなく、Ｃｌｏｃｋ１１〜１４に同期して動作する点で相違している。
【００８２】
このため、サンプリングフィルタ１５は、クロック生成部９により生成されたＣｌｏｃｋ２１〜２４に同期して、プリフィルタ４から出力されたＩ信号をサンプリングして、そのＩ信号の帯域を制限する。
また、サンプリングフィルタ１６は、クロック生成部９により生成されたＣｌｏｃｋ１１〜１４に同期して、プリフィルタ５から出力されたＱ信号をサンプリングして、そのＱ信号の帯域を制限する。
【００８３】
加算合成部１７は、サンプリングフィルタ１０により帯域が制限されたＩ信号（式（３）の離散信号）と、サンプリングフィルタ１１により帯域が制限されたＱ信号（式（４）の離散信号）とを加算することによって合成し、その合成信号であるＩ信号成分をＡＤＣ１３に出力する（式（５）の信号）。
減算合成部１８は、サンプリングフィルタ１６により帯域が制限されたＱ信号（式（９）の離散信号）からサンプリングフィルタ１５により帯域が制限されたＩ信号（式（１０）の離散信号）を減算することによって合成し、その合成信号であるＱ信号成分をＡＤＣ１３に出力する（式（１１）の信号）。
【００８４】
以上で明らかなように、この実施の形態３によれば、加算合成部１７が、サンプリングフィルタ１０により帯域が制限されたＩ信号と、サンプリングフィルタ１１により帯域が制限されたＱ信号とを加算することでＩ信号成分をＡＤＣ１３に出力し、減算合成部１８が、サンプリングフィルタ１６により帯域が制限されたＱ信号からサンプリングフィルタ１５により帯域が制限されたＩ信号を減算することでＱ信号成分をＡＤＣ１３に出力するように構成したので、上記実施の形態１，２と同様の効果を奏するほかに、Ｉ信号成分とＱ信号成分の双方を得ることができる効果を奏する。
【００８５】
上記実施の形態１〜３では、フィルタ装置７がマルチモード受信機に搭載されている例を示したが、これに限るものではなく、フィルタ装置７がマルチモード受信機以外の装置に搭載されていてもよい。
【符号の説明】
【００８６】
１  アンテナ、２  低雑音増幅器、３  周波数変換部、４，５  プリフィルタ、６  基準クロック部、７  フィルタ装置、８  制御部（クロック生成手段）、９  クロック生成部（クロック生成手段）、１０  サンプリングフィルタ（第１のサンプリングフィルタ）、１１  サンプリングフィルタ（第２のサンプリングフィルタ）、１２  合成部（信号合成手段）、１３  ＡＤＣ、１４  サンプリングフィルタ、１５  サンプリングフィルタ（第３のサンプリングフィルタ）、１６  サンプリングフィルタ（第４のサンプリングフィルタ）、１７  加算合成部（信号加算手段）、１８  減算合成部（信号減算手段）、２０  トランスコンダクタ増幅器（第１の電圧電流変換器）、２１〜２４  タップ回路（第１の前段タップ回路）、２５  タップ回路（第１の後段タップ回路）、３０  トランスコンダクタ増幅器（電圧電流変換器）、３１〜３４  タップ回路（第２の前段タップ回路）、３５  タップ回路（第２の後段タップ回路）、４０  トランスコンダクタ増幅器（第１の電圧電流変換器）、４１〜４４  タップ回路（第１の前段タップ回路）、５０  トランスコンダクタ増幅器（第２の電圧電流変換器）、５１〜５４  タップ回路（第２の前段タップ回路）、６１〜６４  合成部、７０  タップ回路（第２の後段タップ回路）。
【図１】
2010273271.tif 000011
【図２】
2010273271.tif 000012
【図３】
2010273271.tif 000013
【図４】
2010273271.tif 000014
【図５】
2010273271.tif 000015
【図６】
2010273271.tif 000016
【図７】
2010273271.tif 000017
【図８】
2010273271.tif 000018
【図９】
2010273271.tif 000019