(57)【要約】【課題】セキュリティの向上を実現可能なマイクロコンピュータを提供する。【解決手段】例えば、マイクロコンピュータに含まれる不揮発性メモリＮＶＭＥＭにおいて、そのメモリアレイＮＶＡＲＹ内にデータ保持寿命が１０年以上となる第１メモリセル領域ＡＲＹ１と、データ保持寿命が１〜３６５日となる第２メモリセル領域ＡＲＹ２を設ける。このデータ保持寿命の違いを実現するため、ＡＲＹ１に消去・書き込みを行う際には、基準電圧生成回路ＶＲＦＧＥＮ１に基づく消去・書き込み電圧を用い、ＡＲＹ２に消去・書き込みを行う際には、基準電圧生成回路ＶＲＦＧＥＮ２に基づき、ＡＲＹ１よりも絶対値が小さい消去・書き込み電圧を用いる。【選択図】図２
2010009190.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサと、
バスを介して前記プロセッサに接続される不揮発性メモリとを備え、
前記不揮発性メモリは、
データ保持寿命が第１期間以上に設定される第１メモリセル領域と、
データ保持寿命が前記第１期間よりも短い第２期間以内に設定される第２メモリセル領域と、
消去時および／または書き込み時に前記第１期間に対応して前記第１メモリセル領域内の各メモリセルに印加される第１電圧と、前記第１電圧よりも絶対値が小さく、消去時および／または書き込み時に前記第２期間に対応して前記第２メモリセル領域内の各メモリセルに印加される第２電圧とを生成する電圧生成手段とを有することを特徴とするマイクロコンピュータ。
【請求項２】
請求項１記載のマイクロコンピュータにおいて、
前記電圧生成手段は、
前記第１電圧の基準となる第１基準電圧を生成する第１基準電圧生成回路と、
前記第２電圧の基準となる第２基準電圧を生成する第２基準電圧生成回路と、
前記第１基準電圧か前記第２基準電圧かを選択して出力する選択回路と、
昇圧によって前記第１電圧または前記第２電圧を生成する昇圧回路と、
前記昇圧回路の出力電圧を反映したモニタ電圧を生成するモニタ電圧生成回路と、
前記モニタ電圧と前記選択回路の出力電圧とを比較し、その比較結果に応じて前記昇圧回路での昇圧動作を制御する比較回路とを有することを特徴とするマイクロコンピュータ。
【請求項３】
請求項１記載のマイクロコンピュータにおいて、さらに、
前記第２電圧の電圧値を任意に設定可能にする設定手段を有することを特徴とするマイクロコンピュータ。
【請求項４】
請求項１〜３のいずれか１項に記載のマイクロコンピュータにおいて、
前記第２期間は、１年以内であることを特徴とするマイクロコンピュータ。
【請求項５】
請求項１〜３のいずれか１項に記載のマイクロコンピュータにおいて、
前記マイクロコンピュータは、ＩＣカードに搭載されることを特徴とするマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータに関し、特にＩＣカード等を代表にセキュリティが必要な各種装置に搭載されるマイクロコンピュータに適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、キャッシュカード、クレジットカード、ＳＩＭ（Subscriber Identity Module）カード等を代表とする接触型のＩＣカードや、ＦｅｌｉＣａ（登録商標）などで知られている非接触型のＩＣカードが広く流通している。このようなＩＣカードには、通常、プロセッサ、不揮発性メモリおよび各種セキュリティ機能等を備えたマイクロコンピュータが搭載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
例えば、前述したようなＩＣカード用マイクロコンピュータの不揮発性メモリには、個人情報データや、暗証番号、暗号鍵といったセキュリティ管理データなどのように重要性が高いデータが記憶されている。その中には、性質上、期限付きのアプリケーションやデータといったように一定期間が経過したら消えた方が都合がよいデータも含まれている。従来において、このようなデータは、例えばライセンスによる認証処理等によって期限管理が行われているが、データ自体が実際に消去される訳ではないため、認証処理の改竄によって不正アクセスが行われる可能性がある。
【０００４】
そこで、本発明の目的の一つは、セキュリティの向上を実現可能なマイクロコンピュータを提供することにある。本発明の前記ならびにそれ以外の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
本願において開示される発明の代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【０００６】
本発明の一実施の形態によるマイクロコンピュータは、不揮発性メモリを含み、この不揮発性メモリが、例えば１０年以上のデータ保持寿命に設定される第１メモリセル領域と、例えば１〜３６５日のデータ保持寿命に設定される第２メモリセル領域とを備えたものとなっている。このデータ保持寿命の違いは、消去および／または書き込みの際に、第１メモリセル領域で使用する消去・書き込み電圧（絶対値）よりも第２メモリセル領域で使用する消去・書き込み電圧（絶対値）を小さくすることで実現する。この第２メモリセル領域に、有効期限が決められたデータなどを格納することで、セキュリティの向上が実現可能となる。
【発明の効果】
【０００７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すると、ＩＣカード用のマイクロコンピュータ等において、セキュリティの向上が実現可能になる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【０００９】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１０】
（実施の形態１）
図１は、本発明の実施の形態１によるマイクロコンピュータにおいて、その構成の一例を示すブロック図である。図１のマイクロコンピュータＭＣＵは、単結晶シリコンのような１個の半導体基板にＣＭＯＳ等の集積回路製造技術によって形成され、例えば、ＩＣカードのプラスチック基板中に埋め込んで用いられる。ＭＣＵは、例えば、中央処理装置ＣＰＵ、揮発性メモリＲＡＭ、不揮発性メモリＮＶＭＥＭ、コプロセッサＣＰＲＯ、マスクロムＭＲＯＭ、システムコントロールロジックＣＴＬＬＯＧ、入出力バッファＢＦ、無線通信処理部ＲＦ、電源回路ＰＷ、アドレスバスＢＳ＿Ａ、データバスＢＳ＿Ｄ等を備えている。
【００１１】
データバスＢＳ＿Ｄは、ＣＴＬＬＯＧ、ＣＰＵ、ＮＶＭＥＭ、ＲＡＭ、ＭＲＯＭ、ＣＰＲＯ、およびＲＦに接続される。アドレスバスＢＳ＿Ａは、ＣＰＵ、ＮＶＭＥＭ、ＲＡＭ、ＭＲＯＭ、ＣＰＲＯ、およびＲＦに接続される。ＲＡＭは、ＣＰＵのワーク領域若しくはデータの一時記憶領域として用いられる。コプロセッサＣＰＲＯは、暗号処理等で用いられ、ＣＰＵの制御に従ってＲＳＡ等における剰余演算処理などを行う。ＭＲＯＭは、ＣＰＵの動作プログラムなどが格納される。不揮発性メモリＮＶＭＥＭは、電気的に消去処理及び書き込み処理が可能とされ、例えば、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）、フラッシュメモリ、強誘電体メモリ等である。ＮＶＭＥＭには、例えば、個人情報、認証証明書などの各種データや、あるいはアプリケーションプログラム等が格納される。
【００１２】
ここで、ＭＣＵは、外部端子として、信号入出力端子ＩＯ、クロック端子ＣＬＫ、リセット端子ＲＥＳ、電源端子ＶＣＣ、接地端子ＶＳＳ、アンテナ端子ＬＡ，ＬＢを備えている。入出力バッファＢＦは、ＩＯ、ＣＬＫ、ＲＥＳに接続される。ＣＬＫからのクロック信号は、ＢＦを介して全体に供給される。ＲＥＳからのリセット信号は、ＢＦを介してＣＰＵに供給される。ＣＰＵは、リセット信号が入力されると、ＭＲＯＭに格納された動作プログラムを最初から実行する。ＩＯから入力された信号は、ＢＦを介してシステムコントロールロジックＣＴＬＬＯＧに入力される。ＣＴＬＬＯＧは、この信号をデコードし、このデコード結果に応じた処理プログラムをＣＰＵに実行させる。また、ＣＴＬＬＯＧは、ＣＰＵ等からのデータ信号をＢＦを介してＩＯに出力する。電源回路ＰＷは、ＶＣＣおよびＶＳＳに接続され、全体に電力を供給する。
【００１３】
また、図１のＭＣＵは、前述したようなＩＯ、ＣＬＫ、ＶＣＣ、ＶＳＳを用いた有線通信処理（接触型処理）の他に、アンテナ端子ＬＡ，ＬＢを用いた無線通信処理（非接触型処理）も可能な構成となっている。無線通信処理を行う場合、ＬＡ，ＬＢから受信した搬送波を無線通信処理部ＲＦを介して電源回路ＰＷに供給し、ＰＷ内で整流処理や平滑処理等を行うことで電力を生成する。また、ＲＦは、ＬＡ，ＬＢからの無線受信信号を復調して信号成分を検出し、この結果をＢＳ＿Ｄを介してＣＴＬＬＯＧに伝送し、逆に、ＣＴＬＬＯＧからＢＳ＿Ｄを介して得られた送信データで変調を行うことで無線送信信号を生成する。この際のＣＴＬＬＯＧの処理内容に関しては、前述した有線通信処理の場合と同様である。なお、図１のＭＣＵは、有線通信処理と無線通信処理の両方を備えるものとしたが、勿論、一方のみを備える構成であってもよい。また、ＭＣＵ内の各回路ブロック構成は、それに限定されるものではなく、必要に応じて適宜変更可能である。
【００１４】
図２は、図１のマイクロプロセッサにおいて、その不揮発性メモリＮＶＭＥＭの詳細な構成例を示すブロック図である。図２に示す不揮発性メモリＮＶＭＥＭは、メモリアレイＮＶＡＲＹと、ＮＶＡＲＹに対して動作に必要な各種電圧を供給するメモリアレイ制御部ＮＶＣＴＬと、制御プロセッサＭＰＵなどによって構成される。ＭＰＵは、外部からの読み出し・書き込み・消去命令（コマンド、アドレス、データ）に応じて制御信号ＳＩＧ＿ＣＴＬによりＮＶＣＴＬを制御すると共に、内部アドレスバスＩＢＳ＿Ａおよび内部データバスＩＢＳ＿Ｄを介してＮＶＡＲＹ内の所定のメモリセルにアクセスする。
【００１５】
メモリアレイ制御部ＮＶＣＴＬは、読み出し用電圧ＶＲＤ（例えば−２Ｖ程度）を設定するクランプ回路ＣＬＰ１、書き込み及び消去用電圧ＶＰＰ（例えば−１０Ｖなど）を設定するクランプ回路ＣＬＰ２、クロック生成回路ＣＫＧＥＮ、昇圧回路（チャージポンプ回路）ＣＰＰ、ＶＲＤ・ＶＰＰ選択回路ＳＷ２を備えている。ＣＬＰ２は、２個の基準電圧生成回路ＶＲＦＧＥＮ１，ＶＲＦＧＥＮ２と、選択回路ＳＷ１と、比較回路ＣＭＰと、モニタ電圧生成回路ＶＭＧＥＮと、設定レジスタＲＥＧを備えている。ＶＲＦＧＥＮ１，ＶＲＦＧＥＮ２のそれぞれは、基準電流を用いてそれぞれ異なる電圧を生成する。この際、ＶＲＦＧＥＮ２の生成電圧は、設定レジスタＲＥＧによって任意に設定される。
【００１６】
図３は、図２における基準電圧生成回路ＶＲＦＧＥＮ１，ＶＲＦＧＥＮ２の動作例を示す説明図である。図３に示すように、ＶＲＦＧＥＮ２は、ＶＲＦＧＥＮ１と比較して絶対値が小さい電圧を生成する。すなわち、ＶＲＦＧＥＮ１は、メモリアレイＮＶＡＲＹ内のメモリセルの消去（ここでは‘１’レベルとする）や書き込み（ここでは‘０’レベルとする）を十分に行うために必要な電圧（消去用：ＶＰＰＥ１、書き込み用：ＶＰＰＷ１）を生成する。一方、ＶＲＦＧＥＮ２は、メモリセルの消去および書き込みを十分に行えない程度の電圧（消去用：ＶＰＰＥ２、書き込み用：ＶＰＰＷ２）を生成する。
【００１７】
図２の選択回路ＳＷ１は、このＶＲＦＧＥＮ１かＶＲＦＧＥＮ２の一方の電圧を選択し、比較回路ＣＭＰに出力する。ＣＭＰは、このＳＷ１からの電圧と、昇圧回路ＣＰＰの出力電圧を反映して生成されたモニタ電圧生成回路ＶＭＧＥＮからのモニタ電圧とを比較して、クロック生成回路ＣＫＧＥＮに対して制御信号ＳＩＧ＿ＳＴを出力する。特に限定はされないが、例えば、ＳＷ１からの電圧よりもＶＭＧＥＮからのモニタ電圧の方が高かった場合には、ＳＩＧ＿ＳＴによってＣＫＧＥＮからＣＰＰに向けたクロック供給が停止するように制御され、これに伴いＣＰＰは、昇圧動作を停止してその出力電圧が低下していく。逆に、ＳＷ１からの電圧よりもＶＭＧＥＮからのモニタ電圧の方が低かった場合には、ＳＩＧ＿ＳＴによってＣＫＧＥＮからＣＰＰに向けたクロック供給が行われるように制御され、これに伴いＣＰＰは、昇圧動作を行ってその出力電圧が上昇していく。
【００１８】
選択回路ＳＷ２は、この昇圧回路ＣＰＰからの出力電圧（消去・書き込み用電圧）ＶＰＰかクランプ回路ＣＬＰ１からの出力電圧（読み出し用電圧）ＶＲＤかを選択して、メモリアレイＮＶＡＲＹに供給する。この出力電圧を供給するタイミングや、ＳＷ１およびＳＷ２の選択や、設定レジスタＲＥＧの設定値などは、ＭＰＵによって制御される。メモリアレイＮＶＡＲＹは、第１メモリセル領域ＡＲＹ１と、第２メモリセル領域ＡＲＹ２を備えている。ＡＲＹ１は、例えばデータ保持寿命が１０年以上といった一般的な記憶領域であり、ＡＲＹ２は、例えばデータ保持寿命が１〜３６５日といった本実施の形態の特徴となる記憶領域である。ここでは、ＡＲＹ１とＡＲＹ２内のメモリセル構成自体には差異はなく、前述したデータ保持寿命の違いは、ＡＲＹ１においてＶＲＦＧＥＮ１からの基準電圧を用い、ＡＲＹ２においてＶＲＦＧＥＮ２からの基準電圧を用いることで実現する。
【００１９】
図４は、図２のメモリアレイＮＶＡＲＹにおいて、そのデータ保持特性の一例を示す説明図である。一般的に、不揮発性メモリのデータ保持寿命は、消去・書き込みに伴うしきい値電圧Ｖｔｈの大きさに左右され、消去・書き込み時の絶対値電圧（ＶＰＰ）が低くなるほど、消去・書き込みが浅くなり、データ保持寿命が短くなる。本実施の形態では、この特性を利用して、図２の第２メモリセル領域ＡＲＹ２におけるデータ保持寿命を制御する。図４に示すように、例えば、書き込み時に図３のＶＰＰＷ１を用いた場合にはしきい値電圧Ｖｔｈ０ａとなり、１０年以上のデータ保持寿命を実現することができる。一方、書き込み時に図３のＶＰＰＷ２を用い、その絶対値電圧を相対的に高めに設定した場合にはしきい値電圧Ｖｔｈ０ｂとなり、相対的に低めに設定した場合にはしきい値電圧Ｖｔｈ０ｃとなり、このＶｔｈ０ｂ〜Ｖｔｈ０ｃの間で３６５日〜１日といったデータ保持寿命を実現することができる。
【００２０】
同様にして、例えば、消去時に図３のＶＰＰＥ１を用いた場合にはしきい値電圧Ｖｔｈ１ａとなり、１０年以上のデータ保持寿命を実現することができる。一方、消去時に図３のＶＰＰＥ２を用い、その絶対値電圧を相対的に高めに設定した場合にはしきい値電圧Ｖｔｈ１ｂとなり、相対的に低めに設定した場合にはしきい値電圧Ｖｔｈ１ｃとなり、このＶｔｈ１ｂ〜Ｖｔｈ１ｃの間で３６５日〜１日といったデータ保持寿命を実現することができる。なお、特に限定はされないが、メモリアレイＮＶＡＲＹ内の各メモリセル（図示せず）を消去する場合には、例えばゲート：ＶＰＰ（−１０Ｖ等）、ソース：２Ｖ、ドレイン：オープンとし、フローティングゲート内の電子をソース側に引き抜けばよい。逆に、各メモリセル（図示せず）に書き込みを行う場合には、例えばゲート：２Ｖ、ソース：ＶＰＰ（−１０Ｖ等）、ドレイン：オープンとし、フローティングゲート内に電子を蓄えればよい。また、読み出しを行う場合には、例えばソース：０Ｖ、ドレイン：１Ｖ、ゲート：−２Ｖとすればよい。これらの電圧条件は、通常、メモリセルの構造や仕様によって異なるが、いずれにしても、消去および書き込みを行う際には高電圧（ＶＰＰ）が必要とされ、この高電圧の電圧値を制御することで、メモリセルのデータ保持寿命を制御することができる。
【００２１】
なお、第２メモリセル領域ＡＲＹ２では、理想的には、図４に示すように、消去状態および書き込み状態ともにしきい値電圧が浅くなるように電圧調整を行うことが望ましいが、制御の複雑化を避けるため、場合によっては消去時か書き込み時のいずれか一方のみの電圧を変更することも可能である。この場合、例えば、通常通りの深い消去を行った上で浅い書き込みを行うこととなるが、仮に浅い書き込み状態のメモリセルのしきい値が判定不能レベルとなっても、その判定不能状態を書き込み状態として取り扱えば原理的にはデータを復元できることになり、セキュリティは若干低下する。ただし、データを復元しない限り当該不揮発性メモリのデータを用いてＣＰＵ等が処理を行うことはできないため、実使用上は、ある程度のセキュリティは確保できる。
【００２２】
以上、本実施の形態１のマイクロコンピュータを用いることで、期限付きのアプリケーションやデータといったように一定期間が経過したら消えた方が都合がよい情報に関して、その期限を確実に管理することが可能となる。これによって、セキュリティの向上が実現可能になる。なお、この際の期限の長さは、例えば、予め設定コマンド等によってＭＰＵを介して設定レジスタＲＥＧに所定値を設定すればよい。また、図２においては、２個の基準電圧生成回路ＶＲＦＧＥＮ１，ＶＲＦＧＥＮ２を設け、いずれかの出力電圧を選択する構成例としたが、１個の基準電圧生成回路を設け、その出力電圧を適宜変更する構成例とすることも可能である。ただし、この場合、出力電圧を変更する毎に、その電圧が安定するまで待ち時間を設ける必要がある。
【００２３】
（実施の形態２）
本実施の形態２では、図２で述べた第１メモリセル領域ＡＲＹ１および第２メモリセル領域ＡＲＹ２の別の実現方法について述べる。前述した実施の形態１では、消去・書き込み電圧を変更することでＡＲＹ１，ＡＲＹ２を実現したが、本実施の形態２では、図示はしないが、ＡＲＹ１と比較して、意図的にＡＲＹ２内の各メモリセルを予め劣化させておくことでＡＲＹ１，ＡＲＹ２を実現する。具体的には、例えば予め製造段階で、ＡＲＹ２内のみに消去と書き込みを繰り返し行うことなどでストレスを印可し、メモリセルのデータ保持特性を劣化させておく。ただし、この場合、データ保持寿命はある程度固定として取り扱う必要がある。
【００２４】
（実施の形態３）
本実施の形態３では、実施の形態１，２で説明したマイクロコンピュータの適用例について説明を行う。図５は、本発明の実施の形態３によるマイクロコンピュータの適用例を示すものであり、（ａ）はそれを適用した構成例を示す概略図、（ｂ）は（ａ）の動作例を示す説明図である。図５（ａ）においては、前述したマイクロコンピュータＭＣＵが搭載された非接触型ＩＣカードＩＣＣＤ１が示されている。ＩＣＣＤ１は、周辺にループ状のアンテナＡＴＮが形成され、このＡＴＮの一端と他端がＭＣＵのアンテナ端子ＬＡ，ＬＢにそれぞれ接続される。ＩＣＣＤ１は、例えば電子入場券などである。電子入場券には、通常、有効期限が定まっており、有効期限が過ぎた際にデータが消滅するとセキュリティの向上が図れる。
【００２５】
そこで、図５（ｂ）に示すように、電子入場券を提供する側（メーカー側）が、データ属性を判別して（Ｓ５０１）、短時間で消したくないデータを格納したい場合には基準電圧生成回路ＶＲＦＧＥＮ１が選択されるように操作を行い（Ｓ５０２）、短時間で消したいデータを格納したい場合にはＶＲＦＧＥＮ２が選択されるように操作を行う（Ｓ５０５）。短時間で消したいデータは、例えば、入場のアクセス権限を示すデータであったり、何らかの試用プログラムであったりする。また、この基準電圧生成回路の選択は、特に限定はされないが、例えば、ＶＲＦＧＥＮ２を用いた消去動作や書き込み動作に対応して、予め不揮発性メモリＮＶＭＥＭに特殊コマンド等を設け、ユーザがこの特殊コマンドを用いる操作を行えばよい。
【００２６】
ＶＲＦＧＥＮ１が選択されると、ユーザの指示に基づいて、マイクロコンピュータＭＣＵは、必要なデータをメモリアレイＮＶＡＲＹの第１メモリセル領域ＡＲＹ１に書き込む（Ｓ５０３）。なお、図示は省略しているが、この書き込み動作の前に、ＡＲＹ１は、予めＶＲＦＧＥＮ１を用いて消去動作が行われている。このような動作を経て、ＡＲＹ１のデータは、データ保持特性が１０年以上のデータとなる（Ｓ５０４）。一方、ＶＲＦＧＥＮ２が選択されると、ユーザの指示に基づいて、ＭＣＵは、必要なデータをＮＶＡＲＹの第２メモリセル領域ＡＲＹ２に書き込む（Ｓ５０６）。なお、図示は省略しているが、この書き込み動作の前に、ＡＲＹ２は、予めＶＲＦＧＥＮ２（あるいはＶＲＦＧＥＮ１）を用いて消去動作が行われている。このような動作を経て、ＡＲＹ２のデータは、データ保持特性が例えば１日〜３６５日のデータとなる（Ｓ５０７）。
【００２７】
（実施の形態４）
本実施の形態４では、実施の形態１，２で説明したマイクロコンピュータの他の適用例について説明を行う。図６は、本発明の実施の形態４によるマイクロコンピュータの適用例を示すものであり、（ａ）はそれを適用した構成例を示す概略図、（ｂ）は（ａ）の動作例を示す説明図である。図６（ａ）においては、接触型ＩＣカードＩＣＣＤ２が挿入された携帯電話機ＭＰＨが示され、このＩＣＣＤ２に前述したマイクロコンピュータＭＣＵが搭載されている。ＩＣＣＤ２は、例えばＳＩＭカードなどである。携帯電話機ＭＰＨでは、音楽データや試用のアプリケーションデータなど有効期限が定まったデータがダウンロードされる場合が数多くあり、有効期限が過ぎた際にデータが消滅するとセキュリティの向上が図れる。
【００２８】
そこで、図６（ｂ）に示すように、携帯電話機ＭＰＨの使用者の操作に基づいて、ＭＰＨにデータがダウンロードされると（Ｓ６０１）、マイクロコンピュータＭＣＵは、当該データの付属情報等を参照してデータ属性を判別する（Ｓ６０２）。その結果、ＭＣＵは、当該データが短時間で消したくないデータであった場合は基準電圧生成回路ＶＲＦＧＥＮ１が選択されるように制御を行い（Ｓ６０３）、短時間で消したいデータであった場合はＶＲＦＧＥＮ２が選択されるように制御を行う（Ｓ６０６）。この基準電圧生成回路の選択制御は、特に限定はされないが、例えば、ＶＲＦＧＥＮ２を用いた消去動作や書き込み動作に対応して、予め不揮発性メモリＮＶＭＥＭに特殊コマンド等を設けておけばよい。
【００２９】
ＶＲＦＧＥＮ１が選択されると、ＭＣＵは、必要なデータをメモリアレイＮＶＡＲＹの第１メモリセル領域ＡＲＹ１に書き込む（Ｓ６０４）。なお、図示は省略しているが、この書き込み動作の前に、ＡＲＹ１は、予めＶＲＦＧＥＮ１を用いて消去動作が行われている。このような動作を経て、ＡＲＹ１のデータは、データ保持特性が１０年以上のデータとなる（Ｓ６０５）。一方、ＶＲＦＧＥＮ２が選択されると、ＭＣＵは、必要なデータをＮＶＡＲＹの第２メモリセル領域ＡＲＹ２に書き込む（Ｓ６０７）。なお、図示は省略しているが、この書き込み動作の前に、ＡＲＹ２は、予めＶＲＦＧＥＮ２（あるいはＶＲＦＧＥＮ１）を用いて消去動作が行われている。このような動作を経て、ＡＲＹ２のデータは、データ保持特性が例えば１日〜３６５日のデータとなる（Ｓ６０８）。
【００３０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００３１】
例えば、前述した実施の形態では、基準電圧生成回路ＶＲＦＧＥＮ１，ＶＲＦＧＥＮ２共に、消去時と書き込み時で同一の高電圧（ＶＰＰ）を用いる構成としたが、勿論、同一値である必要はなく、消去時と書き込み時で若干異なる電圧値であってもよい。すなわち、｜ＶＲＦＧＥＮ１での書き込み電圧｜＞｜ＶＲＦＧＥＮ２での書き込み電圧｜で、かつ｜ＶＲＦＧＥＮ１での消去電圧｜＞｜ＶＲＦＧＥＮ２での消去電圧｜の関係が満たされていればよい。
【産業上の利用可能性】
【００３２】
本発明の一実施の形態によるマイクロコンピュータは、特に、ＩＣカード等に搭載される不揮発性メモリ内蔵のマイクロコンピュータに適用して有益な技術であり、これに限らず、不揮発性メモリ内蔵のマイクロコンピュータ全般に対して広く適用可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１によるマイクロコンピュータにおいて、その構成の一例を示すブロック図である。
【図２】図１のマイクロプロセッサにおいて、その不揮発性メモリの詳細な構成例を示すブロック図である。
【図３】図２における基準電圧生成回路の動作例を示す説明図である。
【図４】図２のメモリアレイにおいて、そのデータ保持特性の一例を示す説明図である。
【図５】本発明の実施の形態３によるマイクロコンピュータの適用例を示すものであり、（ａ）はそれを適用した構成例を示す概略図、（ｂ）は（ａ）の動作例を示す説明図である。
【図６】本発明の実施の形態４によるマイクロコンピュータの適用例を示すものであり、（ａ）はそれを適用した構成例を示す概略図、（ｂ）は（ａ）の動作例を示す説明図である。
【符号の説明】
【００３４】
ＭＣＵ  マイクロコンピュータ
ＢＦ  入出力バッファ
ＣＰＵ  中央処理装置
ＮＶＭＥＭ  不揮発性メモリ
ＲＡＭ  揮発性メモリ
ＭＲＯＭ  マスクロム
ＣＰＲＯ  コプロセッサ
ＢＳ，ＩＢＳ  バス
ＲＦ  無線通信処理部
ＰＷ  電源回路
ＣＴＬＬＯＧ  システムコントロールロジック
ＩＯ  信号入出力端子
ＣＬＫ  クロック端子
ＲＥＳ  リセット端子
ＬＡ，ＬＢ  アンテナ端子
ＶＣＣ  電源端子
ＶＳＳ  接地端子
ＮＶＣＴＬ  メモリアレイ制御部
ＮＶＡＲＹ  メモリアレイ
ＡＲＹ１，ＡＲＹ２  メモリセル領域
ＭＰＵ  制御プロセッサ
ＣＬＰ  クランプ回路
ＶＲＦＧＥＮ  基準電圧生成回路
ＲＥＧ  設定レジスタ
ＳＷ  選択回路
ＣＭＰ  比較回路
ＶＭＧＥＮ  モニタ電圧生成回路
ＣＫＧＥＮ  クロック生成回路
ＣＰＰ  昇圧回路
ＡＴＮ  アンテナ
ＩＣＣＤ  ＩＣカード
ＭＰＨ  携帯電話機
【図１】
2010009190.tif 000003
【図２】
2010009190.tif 000004
【図３】
2010009190.tif 000005
【図４】
2010009190.tif 000006
【図５】
2010009190.tif 000007
【図６】
2010009190.tif 000008