(57)【要約】【課題】リーク電流が低減されると共に個体間においてリーク電流のバラつきが小さい薄膜デバイスを提供する。【解決手段】薄膜デバイス１００は、金属からなる下地電極２と、第１の誘電体層４、第１の内部電極１０、第２の誘電体層６、第２の内部電極１２、第３の誘電体層８と、を備える。複数の誘電体層のうち下地電極２に接する最下層の第１の誘電体層４の厚さをＴ１とし、第１の誘電体層４を除く複数の誘電体層６，８のうち最も薄い誘電体層の厚さをＴｍｉｎとしたとき、Ｔ１＞Ｔｍｉｎを満たすことを特徴とする。第１の誘電体層４の厚さを他の誘電体層のうち最も薄い誘電体層よりも厚くすることにより、下地電極２の金属表面の表面粗さに由来して金属表面から突出する金属部分と最下層の誘電体層上に積層された内部電極との距離を大きくすることができるため、リーク電流を低減させることができる。【選択図】図１
2010232445.tif 000002
【特許請求の範囲】
【請求項１】
金属からなる下地層と、
前記下地層上に積層された複数の誘電体層と、
前記誘電体層の間に積層された内部電極と、
を備える薄膜デバイスであって、
前記複数の誘電体層のうち前記下地層に接する最下層の誘電体層の厚さをＴ１とし、前記最下層の誘電体層を除く前記複数の誘電体層のうち最も薄い誘電体層の厚さをＴｍｉｎとしたとき、Ｔ１＞Ｔｍｉｎを満たす薄膜デバイス。
【請求項２】
前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをＲａとしたとき、Ｔ１≧Ｔｍｉｎ＋Ｒａを満たす請求項１記載の薄膜デバイス。
【請求項３】
前記最下層の誘電体層を除く前記複数の誘電体層のうち最も厚い誘電体層の厚さをＴｍａｘとしたとき、Ｔ１＞Ｔｍａｘを満たす請求項１記載の薄膜デバイス。
【請求項４】
前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをＲａとしたとき、Ｔ１≧Ｔｍａｘ＋Ｒａを満たす請求項３記載の薄膜デバイス。
【請求項５】
Ｔ１≦Ｔｍａｘを満たす請求項１又は２記載の薄膜デバイス。
【請求項６】
前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをＲａとしたとき、Ｔ１≦Ｔｍａｘ＋Ｒａを満たす請求項１又は２記載の薄膜デバイス。
【請求項７】
前記最下層の誘電体層は、溶液法により形成されることを特徴とする請求項１〜６のいずれか一項に記載の薄膜デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜デバイスに関する。
【背景技術】
【０００２】
電子機器の小型化に伴い、電子機器内に用いられる電子部品に対しても小型化及び高機能化への要求が強くなっている。この要求は受動部品である積層セラミックコンデンサを始めとするデバイスに対しても同様であり、特にその使用形態によって薄型化への要求が高まっている。このため、薄型化が困難であるセラミックコンデンサに代えて、薄膜技術により下地基板の上部に積層する誘電体層や内部電極層を１層あたり数百ｎｍ以下まで薄層化した薄膜積層コンデンサが用いられるようになった。この薄膜積層コンデンサの作製方法については種々検討されており、例えば、特許文献１や特許文献２に記載の方法が知られている。
【特許文献１】特開２０００−１２４０５６号公報
【特許文献２】特開２００４−２３５３６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、より薄型の薄膜コンデンサに対する要求に応えるべく、下地基板として金属箔を用いる検討が進められている。しかしながら、金属箔は、一般的に用いられるシリコン基板と比較して、その表面の表面粗さが大きいために、リーク電流が大きいという問題がある。従来は、この金属箔の表面粗さを改善するために、金属箔表面に対して平坦化処理を施す処理が行われているものの、平坦化処理による効果が均一ではなく場所によってバラつきがあることに由来して、処理済の金属箔を用いて作製した薄膜コンデンサのリーク特性にバラつきが見られるという問題があった。
【０００４】
本発明は上記課題を解決するためになされたものであり、リーク電流が低減されると共に個体間においてリーク電流のバラつきが小さい薄膜デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明に係る薄膜デバイスは、金属からなる下地層と、前記下地層上に積層された複数の誘電体層と、前記誘電体層の間に積層された内部電極と、を備える薄膜デバイスであって、前記複数の誘電体層のうち前記下地層に接する最下層の誘電体層の厚さをＴ１とし、前記最下層の誘電体層を除く前記複数の誘電体層のうち最も薄い誘電体層の厚さをＴｍｉｎとしたとき、Ｔ１＞Ｔｍｉｎを満たすことを特徴とする。
【０００６】
上記のような構成とし、最下層の誘電体層の厚さを他の誘電体層のうち最も薄い誘電体層よりも厚くすることにより、金属表面の表面粗さに由来して金属表面から突出する金属部分と最下層の誘電体層上に積層された内部電極との距離を大きくすることができるため、リーク電流を低減させることができる。また、最下層を除く誘電体層の厚さを最下層の誘電体層と比較して小さくすることができるため、誘電体層を厚くすることによる薄膜デバイス全体としての容量の低減は小さく抑えることができる。また、上記のように最下層の誘電体層を厚くすることにより、金属表面の平坦化処理による効果が均一ではないことによるリーク電流の発生のバラつきについても低減させることができる。
【０００７】
ここで、上記の薄膜デバイスは、前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをＲａとしたとき、Ｔ１≧Ｔｍｉｎ＋Ｒａを満たすことが好ましい。このように、最下層の誘電体層の厚さを、最下層を除く誘電体層のうち最も薄い誘電体層よりも金属表面の算術平均粗さＲａだけさらに厚くすることにより、最下層を除く誘電体層の厚さを非常に薄くすると共にリーク電流を十分に低減させることができるため、高容量であり且つリーク電流が低減された薄膜デバイスを得ることができる。
【０００８】
また、前記最下層の誘電体層を除く前記複数の誘電体層のうち最も厚い誘電体層の厚さをＴｍａｘとしたとき、Ｔ１＞Ｔｍａｘを満たす態様とすることがさらに好ましい。
【０００９】
上記のような構成とすることにより、最下層の誘電体層の厚さがさらに厚くなるため、リーク電流がさらに低減された薄膜デバイスを得ることができる。
【００１０】
ここで、上記の薄膜デバイスは、前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをＲａとしたとき、Ｔ１≧Ｔｍａｘ＋Ｒａを満たすことが好ましい。このように、最下層の誘電体層の厚さを、最下層を除く誘電体層のうち、最も厚い誘電体層よりも金属表面の算術平均粗さＲａだけさらに厚くすることにより、最下層を除く誘電体層の厚さを非常に薄くすると共にリーク電流を十分に低減させることができるため、高容量であり且つリーク電流が低減された薄膜デバイスを得ることができる。
【００１１】
また、上記の薄膜デバイスは、Ｔ１≦Ｔｍａｘを満たす態様とすることもできる。このような構成とした場合、薄膜デバイスの容量低下を抑えつつ、リーク電流を低減させることが可能となる。
【００１２】
さらに、上記の薄膜デバイスは、前記下地電極と前記最下層の誘電体層との界面の算術平均粗さをＲａとしたとき、Ｔ１≦Ｔｍａｘ＋Ｒａを満たす態様とすることもできる。この場合、金属表面の平坦化処理による効果が均一ではないことによるリーク電流の発生のバラつきを許容すると共に、薄膜デバイスの容量低下を抑えつつ、リーク電流を低減させることが可能となる。
【００１３】
また、上記の薄膜デバイスにおいて、前記最下層の誘電体層は、溶液法により形成される構成である場合、上記の作用がより効果的に奏される。溶液法により最下層の誘電体層を形成することにより、下地層の金属表面の形状の影響を低減させた最下層の誘電体層の上面（すなわち下地層との界面とは異なる面）の表面を得ることができる。したがって、下地層の金属の表面粗さの影響を受けることなく上部の内部電極及び誘電体層を形成することができるため、よりリーク電流が低減された薄膜デバイスを得ることができる。
【発明の効果】
【００１４】
本発明によれば、リーク電流が低減されると共に個体間においてリーク電流のバラつきが小さい薄膜デバイスが提供される。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一または同様の要素には同一の符号を付し、重複する説明を省略する。
【００１６】
（薄膜コンデンサ）
図１は本発明の好適な実施形態に係る薄膜デバイスである薄膜コンデンサ１００の断面図である。図１に示すように、薄膜コンデンサ１００は、下地電極（下地層）２と、下地電極２上に積層された下地電極２に接する最下層の第１の誘電体層４と、第１の誘電体層４上に積層された第１の内部電極１０と、内部電極１０上に積層された第２の誘電体層６と、第２の誘電体層６上に積層された第２の内部電極１２と、第２の内部電極１２上に積層された第３の誘電体層８と、第３の誘電体層８上に積層された上部電極１４と、からなる積層体２００を備える。すなわち、薄膜コンデンサ１００は、下地電極２と、下地電極２上に積層された３つの誘電体層４，６，８と、第１の誘電体層４と第２の誘電体層６との間、及び、第２の誘電体層６と第３の誘電体層８との間、にそれぞれ積層された内部電極１０，１２と、誘電体層４，６，８及び内部電極１０，１２を挟んで下地電極２と反対側に積層された上部電極１４と、を備える。なお、第１の誘電体層４は、図１に示す薄膜コンデンサ１００の断面において途切れているが、積層方向に垂直な面内において連続している。同様に、第２の誘電体層６、第３の誘電体層８、第１の内部電極１０、第２の内部電極１２、及び上部電極１４も、それぞれ積層方向に垂直な面内において連続している。なお、以下では、下地電極２、第１の誘電体層４、第１の内部電極１０、第２の誘電体層６、第２の内部電極１２、第３の誘電体層８及び上部電極１４が順次重なる方向を「積層方向」という。
【００１７】
薄膜コンデンサ１００は、第１の誘電体層４、第１の内部電極１０、第２の誘電体層６、第２の内部電極１２、第３の誘電体層８及び上部電極１４を挟んで下地電極２の反対側に、一対の端子電極１６ａ，１６ｂを備える。一対の端子電極１６ａ、１６ｂのうち一方の端子電極１６ａは、ビアを介して下地電極２及び第２の内部電極１２と電気的に接続されている。また、他方の端子電極１６ｂは、ビアを介して第１の内部電極１０及び上部電極１４と電気的に接続されている。また、一対の端子電極１６ａ、１６ｂは互いに電気的に絶縁されている。
【００１８】
また、薄膜コンデンサ１００は、下地電極２、第１の誘電体層４、第１の内部電極１０、第２の誘電体層６、第２の内部電極１２、第３の誘電体層８及び上部電極１４から構成される積層体２００と、一対の端子電極１６ａ、１６ｂとの間を満たす絶縁性のカバー層１８を備える。
【００１９】
次に、上記の薄膜コンデンサ１００を構成する各部について説明する。まず、下地電極２は、ニッケル（Ｎｉ）、銅（Ｃｕ）又はこれらの金属のうちのいずれか一方を主成分とする金属箔からなることが好ましい。下地電極２の主成分がニッケル（Ｎｉ）である場合、さらに、リン（Ｐ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）及び銀（Ａｇ）からなる群より選ばれる少なくとも一種を含有することが好ましい。また、下地電極２の主成分が銅（Ｃｕ）である場合、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）及び銀（Ａｇ）からなる群より選ばれる少なくとも一種を含有することが好ましい。
【００２０】
下地電極２が金属箔の場合、厚さは５〜１００μｍであることが好ましく、２０〜７０μｍであることがより好ましく、３０〜５０μｍ程度であることが更に好ましい。下地電極２の厚さが薄過ぎる場合、薄膜コンデンサ１００の製造時に下地電極２をハンドリングし難くなる傾向があり、下地電極２の厚さが厚過ぎる場合、厚みの薄いコンデンサの作製が不可能になり、さらには、薄膜コンデンサとしての容量が低下してしまうことがある。なお、下地電極２の面積は、例えば、１×０．５ｍｍ２程度である。
【００２１】
第１の内部電極１０及び第２の内部電極１２は、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、イリジウム（Ｉｒ）、銅（Ｃｕ）、ニッケル（Ｎｉ）からなる群より選ばれる少なくとも一種の元素を含有することが好ましい。この内部電極１０，１２の厚さは、例えば、１０〜１０００ｎｍ程度である。また、内部電極１０，１２の面積は、例えば、０．９×０．４ｍｍ２程度である。
【００２２】
上部電極１４はニッケル（Ｎｉ）、銅（Ｃｕ）又はこれらの金属のうちのいずれか一方を主成分とする金属からなる。Ｃｕを含む金属としては、ＣｕまたはＣｕ合金から挙げられ、Ｃｕ合金としては、たとえばＮｉやＳｉを添加したコルソン系Ｃｕ合金、ＣｒやＳｎを添加したＣｕ合金、Ｎｉ−Ｆｅ系を添加したＣｕ合金などが挙げられる。なお、本発明の効果を損なわない程度であれば、上部電極１４に微量の不純物が含まれていても良い。上部電極１４に含まれ得る不純物としては、例えば、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ケイ素（Ｓｉ）、またはクロム（Ｃｒ）、バナジウム（Ｖ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セシウム（Ｃｅ）等の遷移金属元素あるいは希土類元素等、塩素（Ｃｌ）、硫黄（Ｓ）、リン（Ｐ）等が挙げられる。
【００２３】
端子電極１６ａ、１６ｂは、例えばＣｕ等の導電性材料から構成される。また、カバー
層１０は、例えばポリイミド等の絶縁材料から構成される。
【００２４】
第１の誘電体層４、第２の誘電体層６、及び第３の誘電体層８は、化学式「ＡＢＯ３」で表されるペロブスカイト構造を有しており、このうち、Ａは、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、及びカルシウム（Ｃａ）のうち少なくとも１つの元素を含み、Ｂは、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、及びハフニウム（Ｈｆ）のうち少なくとも１つの元素を含むことが好ましい。なお、誘電体層４，６，８の特性制御のため、誘電体層４，６，８に適宜、副成分として添加物質が含有されていてもよい。
【００２５】
誘電体層４，６，８の各厚さは、例えば、１０〜１０００ｎｍである。また、誘電体層４，６，８の各面積は、例えば、０．９５×０．４５ｍｍ２程度である。
【００２６】
ここで、本発明の特徴をなす誘電体層４，６，８の厚さについて図２〜図４を用いて説明する。図２は、本実施形態に係る薄膜コンデンサ１００を構成する積層体２００の構成を説明する断面図である。また、図３は、薄膜コンデンサ１００に含まれる下地電極２と第１の誘電体層４との界面付近の断面を模式的に示す図である。また、図４は、界面の算術平均粗さＲａについて説明する図である。
【００２７】
図２に示すように、第１の誘電体層４、第２の誘電体層６、及び第３の誘電体層８の厚さをそれぞれ、Ｔ１、Ｔ２及びＴ３（単位は全てｎｍ）とする。なお、本実施形態における厚さＴ１、Ｔ２、及びＴ３とは、積層体２００の断面のうち、任意の１０点における各誘電体層４，６，８の膜厚をそれぞれ測定した際のその平均値をいう。なお、下地電極２と第１の誘電体層４との界面を界面２０とする。
【００２８】
ここで、第２の誘電体層６の厚さＴ２及び第３の誘電体層８の厚さＴ３のうち最も薄い誘電体層の厚さをＴｍｉｎとしたときに、「Ｔ１＞Ｔｍｉｎ」の関係を満たす。これにより、下地電極２と第１の内部電極１０との間で発生するリーク電流を抑制することができる。
【００２９】
上記のように「Ｔ１＞Ｔｍｉｎ」の関係を満たすことにより、リーク電流を抑制することができる原理について説明する。薄膜コンデンサ１００を構成する積層体２００において、下地電極２と第１の誘電体層４との界面２０は激しい凹凸をもつ。これは、下地電極２を構成する金属箔の表面粗さが従来から知られているシリコン基板等と比較して粗いことに由来する。このように表面が粗い金属箔からなる下地電極２の上面に第１の誘電体層４を積層した場合、その界面２０は下地電極２の表面粗さを反映した凹凸を有する形状となる。このため、下地電極２のうち積層方向に延びている部分（凸部）の上面に積層される第１誘電体層４の厚さが薄くなり、リーク電流の発生の原因となることがある。したがって、本実施形態に係る薄膜コンデンサ１００では、第１誘電体層４全体の厚さＴ１を厚くすることにより、下地電極２の凸部の上面に積層される第１誘電体層４を厚くすることで、リーク電流の発生を抑制することができる。
【００３０】
さらに、本実施形態に係る薄膜コンデンサ１００において、第１の誘電体層４の厚さＴ１は、下地電極２と第１の誘電体層４との界面の算術平均粗さをＲａ（ｎｍ）としたとき、「Ｔ１≧Ｔｍｉｎ＋Ｒａ」を満たすことが好ましい。
【００３１】
ここで、算術平均粗さＲａについて説明する。算術平均粗さについてはＪＩＳ  Ｂ  ０６０１に規定されている。界面２０の算術平均粗さを求めるには、まず、積層体２００の断面を露出させる。これは、積層体２００を樹脂に埋め込んで機械的に研磨する方法や、収束イオンビーム（ＦＩＢ）等を用いて積層体２００の断面を加工する方法等により行われる。次に、露出した断面のうちの断面曲線を含む部分を、走査電子顕微鏡などを用いて観察し、その部分の画像を取得する。ここで取得される断面画像は、図３の模式図のように、下地金属２と第１の誘導体層４との界面の形状が詳細に確認できるものである。図３において２０ａは界面２０の断面曲線を表す。なお、図３において、図示横方向の長さは、ＪＩＳ  Ｂ  ０６３３の７．２．１．に規定される基準長さ以上に設定される。
【００３２】
次に、この断面画像から界面２０の断面曲線２０ａにおける起伏（山および谷）の情報を取得する。具体的には、ＪＩＳ  Ｂ  ０６０１の３．１．６に規定されるように、高域フィルタを用いて断面曲線２０ａから長波長成分を遮断し、粗さ曲線を得る。図４は、粗さ曲線の一例を示す図である。図４において、２２は粗さ曲線を示し、２４は粗さ曲線２２の平均線を表している。
【００３３】
この後、界面２０に対応する粗さ曲線に基づいて下記の式（１）で表される演算を行うことにより、界面２０の算術平均粗さを求めることができる。
【００３４】
【数１】
2010232445.tif 000003
【００３５】
この式は、ＪＩＳ  Ｂ  ０６０１の４．２．１に規定されている。ここで、Ｒａは算術平均粗さ、Ｌは基準長さを表している。Ｚ（ｘ）は、ＪＩＳ  Ｂ  ０６０１の３．２．８．に規定される縦座標値であり、任意の横方向位置ｘにおける粗さ曲線の高さを表す。Ｚ（ｘ）の符号は、平均線の下側を負、上側を正とする。
【００３６】
本実施形態に係る薄膜コンデンサ１００では、上述の方法により測定される下地電極２と第１の誘電体層４との界面２０の算術平均粗さＲａと、第２の誘電体層６の厚さＴ２及び第３の誘電体層８の厚さＴ３のうち最も薄い誘電体層の厚さＴｍｉｎと、を加えた厚さと比較して第１の誘電体層４の厚さＴ１が同じであるか若しくはそれよりも厚い構成とすること、すなわち、「Ｔ１≧Ｔｍｉｎ＋Ｒａ」の関係を満たすことにより、下地電極２のうち積層方向に延びている部分（凸部）の上面に積層される第１誘電体層４が薄くなることによるリーク電流の発生をさらに抑制することができる。
【００３７】
なお、本実施形態に係る薄膜コンデンサ１００は、第２の誘電体層６の厚さＴ２及び第３の誘電体層８の厚さＴ３のうち最も厚い誘電体層の厚さをＴｍａｘとしたときに、「Ｔ１＞Ｔｍａｘ」の関係を満たすことがさらに好ましい。この場合、下地電極２と第１の内部電極１０との間で発生するリーク電流をさらに抑制することができる。さらに、下地電極２と第１の誘電体層４との界面２０の算術平均粗さＲａと、第２の誘電体層６の厚さＴ２及び第３の誘電体層８の厚さＴ３のうち最も厚い誘電体層の厚さＴｍａｘと、を加えた厚さと比較して第１の誘電体層４の厚さＴ１が同じであるか若しくはそれよりも厚い構成とすること、すなわち、「Ｔ１≧Ｔｍａｘ＋Ｒａ」の関係を満たすことによりリーク電流の発生がさらに抑制される。
【００３８】
一方、上記のように最も厚い誘電体層の厚さＴｍａｘより第１の誘電体層４の厚さＴ１を大きくした場合、薄膜コンデンサ１００としての全体の厚さが大きくなることや、薄膜コンデンサ１００全体としての容量が低減されやすくなる。したがって、第１の誘電体層４の厚さＴ１と、第２の誘電体層６の厚さＴ２及び第３の誘電体層８の厚さＴ３のうち最も厚い誘電体層の厚さＴｍａｘと、下地電極２と第１の誘電体層４との界面２０の算術平均粗さＲａとの関係が、「Ｔ１≦Ｔｍａｘ＋Ｒａ」である場合、容量の低下を抑えつつ、リーク電流が好適に低減された薄膜コンデンサ１００を得ることができる。この場合、金属表面の平坦化処理による効果が均一ではないことによるリーク電流の発生のバラつきを許容すると共に、薄膜コンデンサ１００の容量低下を抑えつつ、リーク電流を低減させることが可能となる。
【００３９】
さらに、第１の誘電体層４の厚さＴ１と、第２の誘電体層６の厚さＴ２及び第３の誘電体層８の厚さＴ３のうち最も厚い誘電体層の厚さＴｍａｘとが「Ｔ１≦Ｔｍａｘ」の関係を満たす場合には、薄膜コンデンサ１００の容量低下をさらに低減することができる。
【００４０】
また、本実施形態に係る薄膜コンデンサ１００では、上記の構成とすることにより、算術平均粗さＲａにより求められる下地電極２の凹凸に由来して発生する第１の誘電体層４の厚さのバラつきを抑制することができる。このため、個体間においてリーク電流のバラつきが小さい薄膜コンデンサ１００が得られる。これは、本実施形態に係る薄膜コンデンサ１００では、下地電極２として金属箔を用いる場合に従来は行われていた下地金属２の表面の平坦化処理を行うことなくリーク電流の発生が抑制されることによる。従来行われていた下地金属２の表面の平坦化処理では、下地金属２の表面を均一に平坦化することは困難であった。このため、下地金属２の表面が平坦化された場所に誘電体層及び内部電極を積層して作製された薄膜コンデンサについてはリーク電流の発生が抑制されたものの、平坦化が不十分な場所に誘電体層及び内部電極を積層して作製された薄膜コンデンサではリーク電流の発生が顕著であったことから、個体間のバラつきが大きかったため、歩留まりが低下することが課題となっていた。これに対して、本実施形態に係る薄膜コンデンサ１００は、第１の誘電体層４を厚くすることにより、例えば下地金属２の表面の平坦化処理の度合いがが場所によって異なる場合であっても、下地金属２の表面の凹凸に由来するリーク電流の発生を抑制することができるため、薄膜コンデンサの個体間におけるリーク電流のバラつきを抑制することができる。
【００４１】
さらに本実施形態の薄膜コンデンサ１００では、第１の誘電体層４は溶液法により形成されることが好ましい。溶液法により第１の誘電体層４を形成することにより、下地電極２の金属表面の形状の影響を低減させた第１の誘電体層４の上面（すなわち下地層との界面とは異なる面）の表面を得ることができる。したがって、金属表面の粗さの影響をより低減させ、リーク電流の抑制された薄膜コンデンサ１００を得ることができる。
【００４２】
（薄膜コンデンサ１００の製造方法）
本実施形態の薄膜コンデンサ１００の製造方法について図５を用いて説明する。まず、図５（Ａ）に示すように、金属箔からなる下地電極２を準備する。この金属箔は必要に応じてその表面が所定の算術平均粗さＲａとなるように研磨される。この研磨はＣＭＰ（Chemical Mechanical Polishing）、電解研磨、バフ研磨等の方法により行うことができる。続いて、図５（Ｂ）に示すように、下地電極２の上面に誘電体膜４ａを形成する。この誘電体膜４ａの組成は、完成後の薄膜コンデンサ１００が備える第１の誘電体層４と同様とすればよい。また、誘電体膜４ａの形成方法としては、溶液法のほか、スパッタリング法等のＰＶＤ（Physical Vapor Deposition）法又はＣＶＤ（Chemical Vapor Deposition）法等の成膜技術を用いることができるが、溶液法がより好ましい方法である。溶液法により、誘電体膜４ａを形成することにより、誘電体膜４ａの表面（上面）を、下地電極２の表面の凹凸に影響を受けない形状とすることができるため、より誘電体膜４ａの表面（上面）を平坦にすることができるからである。なお、溶液法としては、金属アルコキシド法、共沈法、逆ミセル法、噴霧法、ゾルゲル法等が挙げられる。なお、上述の誘電体膜４ａの形成方法のうちの複数種類の方法を用いて誘電体膜４ａを形成することもでき、例えば、誘電体膜４ａのうち下地電極２に接する下部は溶液法により形成した後、その上部をスパッタリング法により形成することもできる。
【００４３】
なお、誘電体膜４ａの厚さは後述の誘電体膜６ａ，８ａと比較して厚くなるように形成される。この誘電体膜４ａの厚さは誘電体膜４ａを形成する際の条件を変更することにより調整を行うことができ、例えば、スピンコートにより誘電体膜４ａとなる溶液を塗布する場合、その回転数や塗布時間等によりその厚さを制御することができる。
【００４４】
次に、誘電体膜４ａが積層された下地電極２を焼成し、誘電体膜４ａを結晶化させる。焼成時の温度は、誘電体膜４ａが焼結（結晶化）する温度とすることが好ましく、具体的には５００〜１０００℃であることが好ましい。また、焼成時間は５分〜２時間程度とすればよい。また、焼成時の雰囲気は、特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気の何れでも良いが、少なくとも、下地電極２が酸化しない程度の酸素分圧下で焼成することが好ましい。
【００４５】
次に、図５（Ｃ）に示すように誘電体膜４ａの表面全体に内部電極層１０ａを形成する。内部電極層１０ａの組成は、完成後の薄膜コンデンサ１００が備える第１の内部電極１０と同様とすればよい。また、内部電極層１０ａの形成方法としては、ＤＣスパッタリング等が挙げられる。
【００４６】
次に、内部電極層１０ａの表面全体に誘電体膜６ａを形成する。誘電体膜６ａの組成は、完成後の薄膜コンデンサ１００が備える第２の誘電体層６と同様とすればよい。誘電体膜６ａの形成方法は、誘電体膜４ａと同様であるが、誘電体膜６ａの厚さは誘電体膜４ａと比較して薄くなるよう形成される。さらに、誘電体膜６ａが積層された積層体を焼成することにより誘電体膜６ａを結晶化させる。焼成温度、焼成時間及び焼成時の雰囲気は、誘電体膜４ａと同様に設定されることが好ましい。
【００４７】
次に、誘電体膜６ａの表面全体に内部電極層１２ａを形成する。内部電極層１２ａの組成は、完成後の薄膜コンデンサ１００が備える第２の内部電極１２と同様とすればよい。また、内部電極層１２ａの形成方法と同様である。さらにその表面全体に誘電体膜８ａを形成する。誘電体膜８ａの組成は、完成後の薄膜コンデンサ１００が備える第３の誘電体層８と同様とすればよい。誘電体膜８ａの形成方法は、誘電体膜８ａと同様である。さらに、誘電体膜８ａが積層された積層体を誘電体膜４ａ，６ａと同様に焼成し、誘電体膜８ａを結晶化させる。以上の工程により、下地電極２、誘電体膜４ａ、内部電極層１０ａ、誘電体膜層６ａ、内部電極層１２ａ、及び誘電体膜８ａを順次積層してなる第１積層体２００ａ（図５（Ｄ）参照）が得られる。なお、本実施形態に係る製造方法では、誘電体膜を形成する度に焼成することとしているが、誘電体膜８ａまで順次形成した後に焼成することにより、誘電体膜４ａ，６ａ，８ａを一度に結晶化させることもできる。
【００４８】
続いて、誘電体膜８ａの表面全体に、上部電極層（図示せず）を形成する。これにより、下地電極２、誘電体膜４ａ、内部電極層８ａ、誘電体膜６ａ及び上部電極層１０ａを順次積層してなる第２積層体を得る。なお、上部電極層８ａの形成方法としては、ＤＣスパッタリング等が挙げられる。
【００４９】
次に、第２積層体２００に対してアニール処理を施す。アニール処理は、酸素分圧ＰＯ２が２０〜１００％であり、温度が２００〜４００℃である雰囲気下で行えばよい。アニール処理を行うことにより、電気特性を安定化することができる。
【００５０】
続いて、上部電極層、誘電体膜８ａ、内部電極層１２ａ、誘電体膜６ａ、内部電極層１０ａ及び誘電体膜４ａを順次ウェットエッチングでパターニングすることによって、上部電極１４、第３の誘電体層８、第２の内部電極１２、第２の誘電体層６、第１の内部電極１０及び第１の誘電体層４をそれぞれ形成する。
【００５１】
まず、アニール処理後、上部電極層の表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の薄膜コンデンサ１００が備える上部電極１４に対応したパターンを有するマスクを形成し、上部電極層１４ａをエッチング液でエッチングして、上部電極１４を形成する。上部電極１４を形成した後、上部電極１４の表面を被覆するマスクを洗浄する。
【００５２】
次に、上部電極１４及び誘電体膜８ａの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の薄膜コンデンサ１００が備える第３の誘電体層８に対応したパターンを有するマスクを形成し、誘電体膜８ａをエッチング液でエッチングすることにより、第３の誘電体層８を形成する。第３の誘電体層８を形成した後、上部電極１４及び誘電体層８の表面を被覆するマスクを洗浄する。
【００５３】
次に、上部電極１４、第３の誘電体層８及び内部電極層１２ａの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の薄膜コンデンサ１００が備える内部電極１２に対応したパターンを有するマスクを形成し、内部電極層１２ａをエッチング液でエッチングして、第２の内部電極１２を形成する。内部電極１２を形成した後、上部電極１４、第３の誘電体層８及び第２の内部電極１２の表面を被覆するマスクを洗浄する。
【００５４】
さらに、上記の処理を誘電体膜６ａ、内部電極層１０ａ、及び誘電体膜４ａに対して繰り返すことにより、第２の誘電体層６、内部電極１０、及び第１の誘電体層４が形成される。そして、第１の誘電体層４の形成後、下地電極２、第１の誘電体層４、第１の内部電極１０、第２の誘電体層６、第２の内部電極１２、第３の誘電体層８及び上部電極１４の表面を覆うようにカバー層１８を形成すると共に、カバー層１８の上面に、一対の端子電極１６ａ、１６ｂを形成する。一方の端子電極１６ａは、下地電極２及び第２の内部電極１２とビアを介して電気的に接続させ、他方の端子電極１６ｂは、第１内部電極１０と上部電極１６とをビアを介して電気的に接続させる。これにより、図１に示す薄膜コンデンサ１００が得られる。
【００５５】
上記の製造方法により、第１の誘電体層４の厚さが、他の誘電体層６，８のうち最も厚い誘電体層の厚さよりも厚い薄膜コンデンサ１００を得ることができる。
【００５６】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限られず、種々の変更を行うことができる。
【００５７】
例えば、上記実施形態では、薄膜デバイスのうち薄膜コンデンサを例にして本発明について説明したが、例えば薄膜バリスタ、薄膜積層圧電体、薄膜抵抗等の他の薄膜デバイスにも適用することができる。
【００５８】
また、上記実施形態では、誘電体層４，６，８が３層ある薄膜コンデンサ１００について説明したが、本発明は金属からなる下地電極（下地層）２上に誘電体層が２層以上積層される薄膜デバイスに適用することができる。
【実施例】
【００５９】
以下、実施例及び比較例に基づき本発明をさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
【００６０】
（実施例１の薄膜コンデンサの作製）
図１に示す薄膜コンデンサ１００を以下の方法により作製した。まず、金属箔としてＮｉ箔を用い、Ｎｉ箔の表面をＣＭＰを用いて研磨し、表面粗さ（算術平均粗さ）Ｒａを２０ｎｍとした。
【００６１】
このＮｉ箔を下地電極２とし、その研磨面上に誘電体膜４ａを溶液法により成膜した。具体的には、まず、Ｎｉ箔上にスピンコートにより、誘電体膜４ａとなる有機金属酸塩溶液を塗布した後、乾燥した。そして、これを４００℃に加熱することにより有機物を熱分解した後、９００℃に加熱し、結晶化させることにより誘電体膜４ａを成膜した。その後、内部電極層１０として、Ｎｉ金属をスパッタ法で成膜した。さらに、この内部電極層１０ａとなるＮｉ層上に、誘電体膜６ａ、内部電極層１２ａ、誘電体膜８ａを順次積層した。なお、２層目以降の誘電体膜６ａ，８ａの厚みは１層目の誘電体膜４ａよりも薄くした。これらの層を順次積層した後、上部電極１４となるＣｕ電極をスパッタ法で積層した。その後、フォトリソプロセスを用いてパターニングし、カバー層１８を設けた後、端子電極１６ａ，１６ｂを形成することにより実施例１に係る薄膜コンデンサを得た。この薄膜コンデンサの第１の誘電体層４の厚さＴ１は１１０ｎｍであり、第２の誘電体層６及び第３の誘電体層８の厚さは１００ｎｍであった（すなわち、Ｔｍｉｎ及びＴｍａｘはいずれも１００ｎｍであった）。なお、誘電体層厚みは以下の方法により測定を行った。すなわち、誘電体層及び上部電極を積層した後、ＦＩＢにより断面加工を行い、透過電子顕微鏡により加工した断面の観察を行った。そして、任意の点を選び、ｎ＝１０にて各点の膜厚を測定しその平均値を膜厚とした。
【００６２】
（実施例２〜１４及び比較例１〜４の薄膜コンデンサの作製）
第１の誘電体層４、第２の誘電体層６及び第３の誘電体層８の厚さをそれぞれ表１に示す数値に変更したほかは、実施例１の薄膜コンデンサと同様の方法により、実施例２〜１４及び比較例１〜４の薄膜コンデンサを得た。
【００６３】
（評価）
実施例１〜１４及び比較例１〜４に係る薄膜コンデンサをそれぞれ２０個準備し、それぞれの薄膜コンデンサに対して２Ｖの電圧をかけた場合のリーク電流を測定しその平均値を求めると共に、リーク電流の測定値のバラつきを求めた。この結果を表１に示す。
【００６４】
【表１】
2010232445.tif 000004
【００６５】
表１に示すように、算術平均粗さＲａが１０ｎｍであると共に誘電体厚みＴｍｉｎが１００ｎｍである比較例１及び実施例１〜３を比較した場合、Ｔ１がＴｍｉｎより大きい実施例１〜３の薄膜コンデンサは、Ｔ１＝Ｔｍｉｎである比較例１の薄膜コンデンサと比較して、リーク電流が低減されると共に、リーク電流のバラつきも小さくなることが確認された。同様に、算術平均粗さＲａ及び誘電体厚みが同一である条件においてそれぞれ比較した場合、Ｔ１がＴｍｉｎより大きい実施例４〜１４の薄膜コンデンサは、Ｔ１＝Ｔｍｉｎである比較例２〜４の薄膜コンデンサと比較して、リーク電流が低減されると共に、リーク電流のバラつきも小さくなることが確認された。また、「Ｔ１≧Ｔｍｉｎ＋Ｒａ」の関係を満たす実施例１〜３，５，６，８〜１０，１２〜１４では、その効果がより顕著に得られることが確認された。
【００６６】
なお、上記実施例では、ＴｍｉｎとＴｍａｘが等しい（すなわち、２層目以降の誘電体厚みが均一である）薄膜コンデンサについて評価を行ったが、ＴｍｉｎとＴｍａｘとが異なる場合（すなわち、２層目以降の誘電体厚みが均一ではない場合）、Ｔ１の厚さを「Ｔ１≧Ｔｍａｘ＋Ｒａ」の関係を満たす値とすることにより、リーク電流及びリーク電流のバラつきがさらに低減された。
【図面の簡単な説明】
【００６７】
【図１】本発明の好適な実施形態に係る薄膜デバイスである薄膜コンデンサ１００の断面図である。
【図２】本実施形態に係る薄膜コンデンサ１００を構成する積層体２００の断面図である。
【図３】薄膜コンデンサ１００のうち、下地電極２と第１の誘電体層４との界面付近の断面を模式的に示す図である。
【図４】界面の算術平均粗さＲａについて説明する図である。
【図５】本実施形態の薄膜コンデンサ１００の製造方法について説明する図である。
【符号の説明】
【００６８】
２…下地電極（下地層）、４，６，８…誘電体層、１０，１２…内部電極、１４…上部電極、１６ａ，１６ｂ…端子電極、１８…カバー層、１００…薄膜コンデンサ、２００…積層体。
【図１】
2010232445.tif 000005
【図２】
2010232445.tif 000006
【図３】
2010232445.tif 000007
【図４】
2010232445.tif 000008
【図５】
2010232445.tif 000009