(57)【要約】【課題】電子機器の周囲の騒音状態を確実に検出でき、ユーザが誤作動を少なく制御できる、電子機器の制御方法及び電子機器の制御装置を提供する。【解決手段】電子機器の制御方法において、収音した音波に基づく音声信号を、複数の帯域に分割して複数の帯域成分信号を生成する。複数の帯域成分信号それぞれに基づいて、インパルス性の音声信号の発生タイミングに応じたエッジパルスを生成する。第１の発生率を有する第１の合成条件でエッジパルスを合成して第１の合成エッジパルスを生成し、第１の発生率より高い第２の発生率を有する第２の合成条件でエッジパルスを合成して第２の合成エッジパルスを生成する。第２の合成エッジパルスが、電子機器を制御するために予め定めた第１の合成エッジパルスの第１の個数を超える第２の個数生成された場合に騒音状態であると判定し、第１の騒音フラグを生成する。【選択図】図１
2010211001.tif 000002
【特許請求の範囲】
【請求項１】
音波を収音する収音ステップと、
前記収音ステップにて収音した音波を音響−電気変換して音声信号を出力する音響−電気変換ステップと、
前記音声信号を複数の帯域に分割して複数の帯域成分信号を生成する帯域分割ステップと、
前記複数の帯域成分信号それぞれに基づいて所定の閾値を超えるインパルス性の音声信号の発生タイミングに応じたエッジパルスを生成するエッジパルス生成ステップと、
前記エッジパルス生成ステップにて前記複数の帯域成分信号それぞれに基づいて生成したエッジパルスを第１の発生率を有する第１の合成条件で合成して、第１の合成エッジパルスを生成する第１のエッジパルス合成ステップと、
前記エッジパルス生成ステップにて前記複数の帯域成分信号それぞれに基づいて生成したエッジパルスを前記第１の発生率より高い第２の発生率を有する第２の合成条件で合成して、第２の合成エッジパルスを生成する第２のエッジパルス合成ステップと、
前記第２のエッジパルス合成ステップで生成した前記第２の合成エッジパルスが、電子機器を制御するために予め定めた前記第１の合成エッジパルスの第１の個数を超える第２の個数生成された場合に騒音状態であると判定し、第１の騒音フラグを生成する第１の騒音判定ステップと、
を含むことを特徴とする電子機器の制御方法。
【請求項２】
前記第１の騒音判定ステップにて騒音状態であると判定されなかった場合に、前記第１の合成エッジパルスが前記第１の個数生成されたら前記電子機器に対して予め定めた制御を行わせる制御実行ステップをさらに含むことを特徴とする請求項１記載の電子機器の制御方法。
【請求項３】
前記第２のエッジパルス合成ステップにて生成した複数の前記第２の合成エッジパルスにおける隣接する二つの合成エッジパルスの時間間隔が、予め定めた時間間隔より短い場合に騒音状態であると判定し、第２の騒音フラグを生成する第２の騒音判定ステップをさらに含むことを特徴とする請求項１記載の電子機器の制御方法。
【請求項４】
前記第２の騒音判定ステップにて騒音状態であると判定されなかった場合に、前記第１の合成エッジパルスが前記第１の個数生成されたら前記電子機器に対して予め定めた制御を行わせる制御実行ステップをさらに含むことを特徴とする請求項３記載の電子機器の制御方法。
【請求項５】
前記第１の合成条件は、前記複数の帯域成分信号に基づいて生成したエッジパルスの論理積であり、
前記第２の合成条件は、前記複数の帯域成分信号に基づいて生成したエッジパルスの論理和であることを特徴とする請求項１ないし４のいずれか一項記載の電子機器の制御方法。
【請求項６】
音波を収音して音響−電気変換して音声信号を出力する収音器と、
前記音声信号を複数の帯域に分割して複数の帯域成分信号を生成する帯域分割器と、
前記帯域分割器から出力された複数の帯域成分信号それぞれに基づいて所定の閾値を超えるインパルス性の音声信号を抽出し、前記インパルス性の音声信号の発生タイミングに応じたエッジパルスを生成するエッジパルス生成部と、
前記エッジパルス生成部にて前記複数の帯域成分信号それぞれに基づいて生成したエッジパルスを第１の発生率を有する第１の合成条件で合成して、第１の合成エッジパルスを生成する第１のエッジパルス合成部と、
前記エッジパルス生成部にて前記複数の帯域成分信号それぞれに基づいて生成したエッジパルスを前記第１の発生率より高い第２の発生率を有する第２の合成条件で合成して、第２の合成エッジパルスを生成する第２のエッジパルス合成部と、
前記第２のエッジパルス合成部にて生成した前記第２の合成エッジパルスが、電子機器を制御するために予め定めた前記第１の合成エッジパルスの第１の個数を超える第２の個数生成された場合に騒音状態であると判定し、第１の騒音フラグを生成する第１の騒音判定器と、
を備えることを特徴とする電子機器の制御装置。
【請求項７】
前記第１の騒音判定器にて騒音状態であると判定されなかった場合に、前記第１の合成エッジパルスが前記第１の個数生成されたら前記電子機器に対して予め定めた制御を行わせる制御部をさらに備えることを特徴とする請求項６記載の電子機器の制御装置。
【請求項８】
前記第２のエッジパルス合成部にて生成した複数の前記第２の合成エッジパルスにおける隣接する二つの合成エッジパルスの時間間隔が、予め定めた時間間隔より短い場合に騒音状態であると判定し、第２の騒音フラグを生成する第２の騒音判定部をさらに備えることを特徴とする請求項６記載の電子機器の制御装置。
【請求項９】
前記第２の騒音判定器にて騒音状態であると判定されなかった場合に、前記第１の合成エッジパルスが前記第１の個数生成されたら前記電子機器に対して予め定めた制御を行わせる制御部をさらに備えることを特徴とする請求項８記載の電子機器の制御装置。
【請求項１０】
前記第１の合成条件は、前記複数の帯域成分信号に基づいて生成したエッジパルスの論理積であり、
前記第２の合成条件は、前記複数の帯域成分信号に基づいて生成したエッジパルスの論理和であることを特徴とする請求項６ないし９のいずれか一項記載の電子機器の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音により制御可能な電子機器の制御方法及び電子機器の制御装置に係り、特に電子機器の周囲が騒音状態であるときに、正確に電子機器を制御できる電子機器の制御方法及び電子機器の制御装置に関する。
【背景技術】
【０００２】
リモートコントローラのような遠隔操作機器の代わりに、拍手音などの人間が発することのできる音で電子機器を制御する方法が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０３−１８４４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
音で電子機器を制御する場合、電子機器の周囲で発生する音によって電子機器を制御するために発生させた音がかき消されてしまい、ユーザが意図するように電子機器を制御できないという問題がある。また騒音の中に、制御に用いる音と特性の似た音が含まれるとき、電子機器が制御されたと判定し、誤動作が起こるという問題もある。
【０００５】
本発明は、電子機器の周囲が騒音状態であることを確実に検出でき、誤動作の少ない電子機器の制御方法及び電子機器の制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記した課題を解決するために、本発明は次の（ａ）〜（ｊ）の電子機器の制御方法及び電子機器の制御装置を提供する。
（ａ）音波を収音する収音ステップと、前記収音ステップにて収音した音波を音響−電気変換して音声信号を出力する音響−電気変換ステップと、前記音声信号を複数の帯域に分割して複数の帯域成分信号を生成する帯域分割ステップと、前記複数の帯域成分信号それぞれに基づいて所定の閾値を超えるインパルス性の音声信号の発生タイミングに応じたエッジパルスを生成するエッジパルス生成ステップと、前記エッジパルス生成ステップにて前記複数の帯域成分信号それぞれに基づいて生成したエッジパルスを第１の発生率を有する第１の合成条件で合成して、第１の合成エッジパルスを生成する第１のエッジパルス合成ステップと、前記エッジパルス生成ステップにて前記複数の帯域成分信号それぞれに基づいて生成したエッジパルスを前記第１の発生率より高い第２の発生率を有する第２の合成条件で合成して、第２の合成エッジパルスを生成する第２のエッジパルス合成ステップと、前記第２のエッジパルス合成ステップで生成した前記第２の合成エッジパルスが、電子機器を制御するために予め定めた前記第１の合成エッジパルスの第１の個数を超える第２の個数生成された場合に騒音状態であると判定し、第１の騒音フラグを生成する第１の騒音判定ステップと、を含むことを特徴とする電子機器の制御方法。
（ｂ）前記第１の騒音判定ステップにて騒音状態であると判定されなかった場合に、前記第１の合成エッジパルスが前記第１の個数生成されたら前記電子機器に対して予め定めた制御を行わせる制御実行ステップをさらに含むことを特徴とする（ａ）記載の電子機器の制御方法。
（ｃ）前記第２のエッジパルス合成ステップにて生成した複数の前記第２の合成エッジパルスにおける隣接する二つの合成エッジパルスの時間間隔が、予め定めた時間間隔より短い場合に騒音状態であると判定し、第２の騒音フラグを生成する第２の騒音判定ステップをさらに含むことを特徴とする（ａ）記載の電子機器の制御方法。
（ｄ）前記第２の騒音判定ステップにて騒音状態であると判定されなかった場合に、前記第１の合成エッジパルスが前記第１の個数生成されたら前記電子機器に対して予め定めた制御を行わせる制御実行ステップをさらに含むことを特徴とする（ｃ）記載の電子機器の制御方法。
（ｅ）前記第１の合成条件は、前記複数の帯域成分信号に基づいて生成したエッジパルスの論理積であり、前記第２の合成条件は、前記複数の帯域成分信号に基づいて生成したエッジパルスの論理和であることを特徴とする（ａ）ないし（ｄ）のいずれか一項記載の電子機器の制御方法。
（ｆ）音波を収音して音響−電気変換して音声信号を出力する収音器（１０１）と、前記音声信号を複数の帯域に分割して複数の帯域成分信号を生成する帯域分割器（１０５）と、前記帯域分割器から出力された複数の帯域成分信号それぞれに基づいて所定の閾値を超えるインパルス性の音声信号を抽出し、前記インパルス性の音声信号の発生タイミングに応じたエッジパルスを生成するエッジパルス生成部（１０８，１０９）と、前記エッジパルス生成部にて前記複数の帯域成分信号それぞれに基づいて生成したエッジパルスを第１の発生率を有する第１の合成条件で合成して、第１の合成エッジパルスを生成する第１のエッジパルス合成部（３０１）と、前記エッジパルス生成部にて前記複数の帯域成分信号それぞれに基づいて生成したエッジパルスを前記第１の発生率より高い第２の発生率を有する第２の合成条件で合成して、第２の合成エッジパルスを生成する第２のエッジパルス合成部（２０２）と、前記第２のエッジパルス合成部にて生成した前記第２の合成エッジパルスが、電子機器を制御するために予め定めた前記第１の合成エッジパルスの第１の個数を超える第２の個数生成された場合に騒音状態であると判定し、第１の騒音フラグを生成する第１の騒音判定器（２０３）と、を備えることを特徴とする電子機器の制御装置。
（ｇ）前記第１の騒音判定器にて騒音状態であると判定されなかった場合に、前記第１の合成エッジパルスが前記第１の個数生成されたら前記電子機器に対して予め定めた制御を行わせる制御部（５０１）をさらに備えることを特徴とする（ｆ）記載の電子機器の制御装置。
（ｈ）前記第２のエッジパルス合成部にて生成した複数の前記第２の合成エッジパルスにおける隣接する二つの合成エッジパルスの時間間隔が、予め定めた時間間隔より短い場合に騒音状態であると判定し、第２の騒音フラグを生成する第２の騒音判定部（２０４）をさらに備えることを特徴とする（ｆ）記載の電子機器の制御装置。
（ｉ）前記第２の騒音判定器にて騒音状態であると判定されなかった場合に、前記第１の合成エッジパルスが前記第１の個数生成されたら前記電子機器に対して予め定めた制御を行わせる制御部（５０１）をさらに備えることを特徴とする（ｆ）記載の電子機器の制御装置。
（ｊ）前記第１の合成条件は、前記複数の帯域成分信号に基づいて生成したエッジパルスの論理積であり、前記第２の合成条件は、前記複数の帯域成分信号に基づいて生成したエッジパルスの論理和であることを特徴とする（ｆ）ないし（ｉ）のいずれか一項記載の電子機器の制御装置。
【発明の効果】
【０００７】
電子機器の動作を音により制御する際に、電子機器の周囲が騒音状態であることを確実に検出でき、ユーザは誤操作が少なく優れた操作性により電子機器の制御を実行できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態の音認識部１００を示すブロック図である。
【図２】本発明の一実施形態の判定処理部１１０を示すブロック図である。
【図３】判定処理部１１０の判定処理の一実施形態を示す図である。
【図４】本発明の一実施形態の騒音判定部１１１を示すブロック図である。
【図５】第１騒音判定器２０１の騒音判定処理の一実施形態を示す図である。
【図６】エッジパルス合成部２０２とエッジパルス合成部３０１のエッジパルス合成のアルゴリズムを示した図である。
【図７】第２騒音判定器２０３の騒音判定処理の一実施形態を示す図である。
【図８】第２騒音判定器２０３の一実施形態の回路構成を示す図である。
【図９】第３騒音判定器２０４の騒音判定処理の一実施形態を示す図である。
【図１０】本発明の一実施形態のテレビジョン受像機５００を示すブロック図である。
【発明を実施するための形態】
【０００９】
図１を用いて本実施形態の音認識部１００を説明する。マイク１０１は、例えば拍手音による音波、を収音し音声信号に変換するものである。アンプ１０２はマイク１０１から供給された音声信号を、所定の振幅に増幅しＡ／Ｄコンバータ１０３へ出力する。
Ａ／Ｄコンバータ１０３は、アンプ１０２から供給されたアナログ信号をデジタル信号に変換する。オフセット成分除去器１０４は、アナログ信号成分に含まれていたオフセット成分（ＤＣ成分）を除去したデジタル信号（交流信号）を、帯域分割器１０５に出力する。
【００１０】
帯域分割器１０５は、入力された音声信号を複数の帯域に分割する。ここではもっとも簡単な２帯域である高域成分と低域成分とに分割する。帯域分割器１０５の高域成分の出力は絶対値化回路１０６に、低域成分の出力は絶対値化回路１０７に供給される。絶対値化回路１０６と絶対値化回路１０７は、入力された交流信号における負側の信号を絶対値化して、正側のみの信号とする。絶対値化回路１０６と絶対値化回路１０７は、波形１のような包絡線で表される音声信号を出力する。本実施形態では、以降の処理を簡単にするため、絶対値化された音声信号の包絡線を用いる。
【００１１】
絶対値化回路１０６と絶対値化回路１０７の出力は、エッジ信号抽出部１０８と騒音判定部１１１とに供給される。エッジ信号抽出部１０８は、絶対値化回路１０６から入力される高域成分と絶対値化回路１０７から入力される低域成分とのそれぞれの帯域成分信号に基づいて、エッジ信号を抽出し出力する。エッジ信号抽出部１０８は、波形１において破線で囲った急峻に立ち上がる音声信号部分（インパルス性の音声信号）を抽出し、インパルス性の音声信号の発生タイミングに応じて波形２に示すエッジ信号を出力する。例えば、拍手音などのインパルス性の音が発生させられると、このような急激に立ち上がる音声信号が得られる。
パルス生成部１０９は、エッジ信号抽出部１０８で抽出された高域成分のエッジ信号と低域成分のエッジ信号とがそれぞれ所定の閾値以上である場合に、波形３に示す所定の幅を有するパルス（エッジパルス）を生成し、判定処理部１１０と騒音判定部１１１に出力する。高域成分に基づいた高域成分エッジパルスをＦＰＨ、低域成分に基づいた低域成分エッジパルスをＦＰＬとして示す。ここで、エッジ信号抽出部１０８とパルス生成部１０９とは、帯域分割器１０５から出力された複数の帯域成分信号それぞれに基づいて抽出したインパルス性の音声信号の、発生タイミングに応じたエッジパルスを生成するエッジパルス生成部である。
なお、波形１、波形２、波形３の横軸は時間、縦軸は振幅である。また、図１では高域成分に基づいた信号波形のみを示したが、低域成分に基づいた信号波形も同様の包絡線を有するものであるとし、図示を省略している。
【００１２】
判定処理部１１０は、高域成分エッジパルスＦＰＨと低域成分エッジパルスＦＰＬとが入力される回数及びタイミングが、予め定めた条件を満たすか否かを判定する。判定する際に使用する判定設定値は、後述するシステム制御部５０１（図１０に示す）から入力される。判定設定値及び、判定方法についての詳細は後述する。判定処理部１１０は判定した結果に基づく判定信号を、システム制御部５０１に出力する。システム制御部５０１は、判定信号に基づいて電子機器の制御を実行する。
【００１３】
騒音判定部１１１は、絶対値化回路１０６と絶対値化回路１０７とから出力された絶対値化信号と、パルス生成部１０９から出力された高域成分エッジパルスＦＰＨと低域成分エッジパルスＦＰＬとが供給される。絶対値化回路１０６と絶対値化回路１０７からの信号は、連続的な大きな音を検出するために用い、高域成分エッジパルスＦＰＨと低域成分エッジパルスＦＰＬとは、拍手音のようなインパルス性の音を検出する。これらの信号を用いた騒音検出方法については、後述する。
騒音判定部１１１が騒音であると判定した時は、騒音判定部１１１から判定処理部１１０へ騒音フラグを出力し、判定処理部１１０は実行している処理を中止する。
【００１４】
図２は判定処理部１１０の詳細な構成である。エッジパルス合成部３０１はパルス生成部１０９から高域成分エッジパルスＦＰＨと低域成分エッジパルスＦＰＬとが入力される。これらの帯域の異なる信号から生成したエッジパルスの合成方法として、論理積（ＡＮＤ）や論理和（ＯＲ）などの論理合成、または加算してその合計値を評価する方法が考えられる。本実施形態では帯域分割を２つとしたが、２よりも大きい数に帯域を分割する場合は、半数以上の帯域にエッジパルスが出現したとき、それらを合成して合成エッジパルスとしてもよい。
エッジパルス合成部３０１は、このような論理的または算術的な演算処理を伴う合成をし、その結果を出力する。本実施形態では高域成分エッジパルスＦＰＨと低域成分エッジパルスＦＰＬ両方のパルスが入力された場合、すなわち論理積により、合成エッジパルスを判定処理器３０２に出力する。
【００１５】
判定処理器３０２は、カウンタ３０３によるカウント値に基づいて、入力された合成エッジパルスが所定の判定条件を満たすか否かを判定する。ここで、判定条件は合成エッジパルスが入力される回数や間隔をさし、エッジパルスが入力される回数は、後述するシステム制御部５０１から入力される判定設定値に基づく。判定処理器３０２に設定する判定設定値は、音発生回数の最大値と最小値を設定するものであり、本実施形態では２回を最小値、３回を最大値とする。
従って、本実施形態では、所定の間隔で合成エッジパルスが３回入力されることと、所定の間隔で合成エッジパルスが２回入力されることを判定条件とする。これらのいずれかの判定条件を満たすと判定処理器３０２が判定すると、判定信号をシステム制御部５０１へ出力する。
【００１６】
図３は判定処理部１１０の判定処理を説明する図である。図３では、音が３回入力された際の判定処理を示す。図３（ａ）はエッジパルス合成部３０１に入力される高域成分エッジパルスＦＰＨ、図３（ｂ）はエッジパルス合成部３０１に入力される低域成分エッジパルスＦＰＬの一例を時間軸に沿って示す図である。図３（ｃ）はエッジパルス合成部３０１が出力する合成エッジパルス（音合成パルスＦＳ）を示す。本実施形態ではエッジパルス合成部３０１は、論理積により音合成パルスＦＳを合成している。すなわち、図３（ａ）と図３（ｂ）の両方にエッジパルスが存在するとき、図３（ｃ）に示す音合成パルスＦＳが合成される。
従って、図３（ｂ）に示した時刻ｔ１のように一方の成分のエッジパルス（低域成分エッジパルスＦＰＬ）のみが同じ時間軸上で存在する場合は、エッジパルス合成部３０１は図３（ｃ）の時刻ｔ１に示すように音合成パルスＦＳを出力せず、判定処理器３０２は判定処理を行わない。
【００１７】
判定処理器３０２はまず、時刻ｔ２において高域成分エッジパルスＦＰＨと低域成分エッジパルスＦＰＬにより合成された音合成パルスＦＳ（１回目の音エッジパルス）が入力されると、図３（ｅ）に示す１回目の音が入力されたことを示す第１フラグＦ１をハイにする。カウンタ３０３は、判定処理器３０２に１回目の音エッジパルスが入力されると、判定処理器３０２の制御によりカウントを開始する。続いて判定処理器３０２は、第１のゲートフラグＦＧ１が立ち上がっている第１ゲート期間Ｐ２に音合成パルスＦＳ（２回目の音エッジパルス）が入力されると、２回目の音が入力されたと判定し、図３（ｆ）に示す２回目の音が入力されたこと示す第２フラグＦ２をハイとし、１回目の音エッジパルスが立ち上がった時刻ｔ２から２回目の音エッジパルスが立ち上がる時刻ｔ３までの時間差Ｐ１を記憶する。
判定処理器３０２は、次に第２のゲートフラグＦＧ２が立ち上がっている第２ゲート期間Ｐ３に音合成エッジパルスＦＳ（３回目の音エッジパルス）が入力されるか否かを判定する。第２ゲート期間Ｐ３は、２回目の音エッジパルスが立ち上がった時刻ｔ３から時間差Ｐ１の時間を経た時刻を中心として設定する。第２ゲート期間Ｐ３が、予め定めた条件におけるパルスの立ち上がる間隔の許容偏差となる。判定処理器３０２は、第２のゲートフラグＦＧ２が立ち上がっている間に３回目の音エッジパルスが入力されると、図３（ｇ）に示す第３フラグＦ３をハイとする。ここで、第１フラグＦ１、第２フラグＦ２、第３フラグＦ３の全てがハイとなる。
【００１８】
そして判定処理器３０２はさらに、３回目の音エッジパルスが立ち上がった時刻ｔ４から（Ｐ１−Ｐ３／２）の時間が経過した時刻に第３のゲートフラグＦＧ３を立ち上げる。第３のゲートフラグＦＧ３は、第２のゲートフラグＦＧ２と同じ第２ゲート期間Ｐ３を有する。判定処理器３０２は、第３のゲートフラグＦＧ３内に音合成パルスＦＳの入力がないことを確認し、時刻ｔ５に図３（ｈ）に示す無音フラグＦＮをハイにする。
本実施形態では、音合成フラグＦＳが３回入力されること及び、それぞれ隣接する音合成フラグＦＳが所定の時間間隔で入力されることを条件としているため、無音フラグＦＮは、３回目の音合成フラグＦＳから所定の時間が経っても４回目の音合成フラグＦＳが入力されなかったときに立ち上がる。
【００１９】
判定処理器３０２は、図３（ｅ）〜図３（ｈ）に示す第１フラグＦ１、第２フラグＦ２、第３フラグＦ３、無音フラグＦＮの全てのフラグがハイになると、図３（ｊ）に示す判定フラグＦＪを出力する。図３に示す判定処理においては、判定フラグＦＪは３回の音が入力されたことを示す。判定処理器３０２は判定フラグＦＪ（判定信号）を出力すると、判定処理を一旦終了する。図３（ｅ）〜図３（ｈ）に示す各フラグは、判定フラグＦＪが出力されたあと所定の期間を経てリセットされてローレベルとなり、判定処理器３０２は次の音合成パルスＦＳの入力に備える。
【００２０】
音合成パルスＦＳが２回入力された際も、判定処理器３０２は上記同様の判定処理を行う。例えば、図３（ｄ）に示す第１のゲートフラグＦＧ１が立ち上がっている期間に２回目の音エッジパルスが入力され、図３（ｅ）に示す第１フラグＦ１と図３（ｆ）に示す第２フラグＦ２とがハイとなる。さらに判定処理器３０２は、第２のゲートフラグＦＧ２が立ち上がっている期間に音合成パルスＦＳが入力されないと判定すると、第２ゲート期間Ｐ２が経過した時刻に無音フラグＦＮをハイとし、音が２回入力されたことを示す判定フラグＦＪ（判定信号）を出力する。
【００２１】
システム制御部５０１は、判定信号を受け取り制御信号に変換して電子機器（ここでは図１０に示すテレビジョン受像機５００）を制御する。本実施形態ではシステム制御部５０１は、２回音が発生したことを示す判定信号であれば消音のオンオフ、３回音が発生したことを示す判定信号であれば、電子機器の電源オンオフを制御することとする。
図２に示す判定処理器３０２に入力される騒音フラグは、図１に示す騒音判定部１１１が音による操作を実行するのに相応しくない騒音下であることを知らせる禁止フラグである。騒音フラグが入力されると、判定処理器３０２は判定処理を中止し、初期状態に戻って次の音合成パルスＦＳの入力まで待機する。
【００２２】
図４は図１に示す騒音判定部１１１の詳細な構成を示すブロック図である。第１騒音判定器２０１には、絶対値化回路１０６で絶対値化された高域信号（高域成分絶対値化信号）と、絶対値化回路１０７で絶対値化された低域信号（低域成分絶対値化信号）とが入力される。第１騒音判定器２０１は、入力された各信号に対して騒音か否かの検出を図５に示す方法で行う。
図５（Ａ）は第１騒音判定器２０１に供給される騒音状態での絶対値化後の波形信号１００２の様子を表す。入力された波形信号１００２における拍手音の成分１００１は、騒音状態による成分に埋もれてしまうことがある。
【００２３】
そこで本実施形態では、まず波形信号１００２に対して、適切な閾値１００３（第１の閾値）を設ける。図５（Ａ）で加算と記した範囲では、波形信号１００２のレベルが閾値１００３以上であるので、波形信号１００２と閾値１００３との差の値を累積加算して図５（Ｂ）に示す累積値１００５を求める。同様に、図５（Ａ）で減算と記した範囲では、波形信号１００２のレベルが閾値１００３未満であるので、波形信号１００２と閾値１００３との差の値を累積減算して累積値１００５を求める。累積値１００５は、マイク１０１から収音された音声信号に基づいて生成された検出値である。
次に、累積値１００５に対しても適切な閾値１００４（第２の閾値）を設ける。第１騒音判定器２０１は、閾値１００４よりも累積値１００５が大きい状態を騒音状態とみなし、音による制御を禁止することを示す第１禁止フラグを騒音状態検出部２０５へ出力する。第１騒音判定器２０１は、高域成分と低域成分とが入力され、両成分に対して上記した方法で騒音検出処理を施すが、本実施形態ではいずれかの成分において騒音状態が検出されれば、第１禁止フラグを出力するものとする。
【００２４】
なお、波形信号１００２の値が閾値１００３を越え続けると、累積値１００５は加算され続けるので、オーバーフローを防ぐために累積値１００５に対してリミッタを設けてもよい。波形信号１００２の値に対して、レベルスライスして判定を行うと、発生させた音の成分１００１は立ち上がりに大きな振幅を持っているので、その音自身で第１禁止フラグがセットされてしまうおそれがある。
本実施形態のように、波形信号１００２の値ではなく、その累積値１００５に対して判定を行うことで、連続的な大きな周囲の音に対してのみ、第１禁止フラグを立てることができる。従って、図５（Ａ）で表されるような、連続した大きな音が存在する場合において、周囲で発生した音の誤認識を防ぎ、電子機器の誤動作を防ぐことができる。
【００２５】
電子機器の周囲で発生する騒音には、本実施形態でユーザが電子機器の制御のために発生させるインパルス性の音とは別に発生したインパルス性の音（インパルスノイズ）が含まれることもある。このインパルスノイズが連続して発生した場合、判定処理部１１０は、電子機器の制御をするために音が発生させられたと誤判定するおそれがある。
第２騒音判定器２０３は、このようなインパルスノイズが、電子機器の制御を行うために発生させられた音ではないことを判定するものである。
【００２６】
図４のエッジパルス合成部２０２は、図１のパルス生成部１０９から出力された高域成分エッジパルスＦＰＨと低域成分エッジパルスＦＰＬが入力される。エッジパルス合成部２０２は、高域成分エッジパルスＦＰＨと低域成分エッジパルスＦＰＬのいずれかがハイになったとき、すなわち論理和（ＯＲ）を取って、合成エッジパルス（騒音合成パルスＦＤ）を出力する。
図６を用いて、エッジパルス合成部２０２とエッジパルス合成部３０１の合成アルゴリズムについて説明する。図６（Ａ）は、高域成分エッジパルスＦＰＨが発生するタイミング、図６（Ｂ）は低域成分エッジパルスＦＰＬが発生するタイミングを時間軸に沿って示す図である。図６（Ｃ）は、エッジパルス合成部２０２が合成エッジパルス（騒音合成パルスＦＤ）を出力するタイミングを示し、図６（Ｄ）は、エッジパルス合成部３０１が合成エッジパルス（音合成パルスＦＳ）を出力するタイミングを示す図である。
【００２７】
エッジパルス合成部２０２は、上述したように高域成分エッジパルスＦＰＨと低域成分エッジパルスＦＰＬの論理和を取るため、図６（Ａ）、図６（Ｂ）のいずれかにエッジパルスが存在していれば、図６（Ｃ）に示すように騒音合成パルスＦＤを出力する。
エッジパルス合成部３０１は、上述したように高域成分エッジパルスＦＰＨと低域成分エッジパルスＦＰＬの論理積を取るため、図６（Ａ）、図６（Ｂ）の双方にエッジパルスが存在するとき、図６（Ｄ）に示すように音合成パルスＦＳを出力する。
【００２８】
エッジパルス合成部２０２は、図６（Ａ）〜図６（Ｃ）に示すように、高域成分と低域成分のいずれかの帯域においてインパルス性の音による音波が発生していれば、騒音合成パルスＦＤを生成する。本実施形態では、エッジパルス合成部２０２が合成エッジパルスを生成する合成条件を、エッジパルス合成部３０１のものよりも低く設定した。すなわち、エッジパルス合成部２０２が騒音合成パルスＦＤを発生させる発生率は、エッジパルス合成部３０１が音合成パルスＦＳを発生させる発生率よりも、高いことをエッジパルス合成部２０２の合成条件とした。発生率とは、合成エッジパルスの発生のしやすさの程度である。従って、発生した音によってはエッジパルス合成部２０２がエッジパルス合成部３０１より多くの合成エッジパルスを生成することがある。
【００２９】
本実施形態の判定処理部１１０が音により電子機器が制御されたと判断する条件の一部として、３回の音が、図３（ｄ）に示したゲート期間Ｐ２，Ｐ３内に発生する、すなわち所定の間隔で発生する、あるいは２回の音が所定の間隔（図３（ｄ）に示したゲート期間Ｐ２）で発生させられることが挙げられる。
第２騒音判定器２０３は、インパルスノイズの発生する回数が既述した回数を含み、判定処理部１１０が誤判定に陥るリスクがあると判断される場合に禁止フラグを出力し、判定処理部１１０の判定処理を禁止することが望ましい。
【００３０】
図７は、第２騒音判定器２０３の騒音判定処理を説明する図である。図８は、第２騒音判定器２０３の回路構成を示す図である。図７（Ａ）は、エッジパルス合成部２０２が出力した騒音合成パルスＦＤであり、図６（Ｃ）に示したものと同じである。
エッジパルス合成部２０２が出力した騒音合成パルスＦＤ（図７（Ａ））は、図８に示す第１のカウンタ４０１に供給される。第１のカウンタ４０１は、図７（Ｂ）に示すように騒音合成パルスＦＤをトリガとして騒音合成パルスＦＤ１が立ち下がる時刻ｔ２１からカウントを開始する。第１のカウンタ４０１はカウントを開始するとパルスＥを出力し、予め定めた時間Ｐ１１の間パルスＥをハイレベルで出力し続ける。ただし、時間Ｐ１１が経過する前に騒音合成パルスＦＤを受け取ると、第１のカウンタ４０１はカウント値をリセットし、新しく入力された騒音合成パルスＦＤをトリガとしたカウントを開始する。
【００３１】
図７（Ｂ）に示すように、第１のカウンタ４０１は、時刻ｔ２１にカウントを開始し、予め定めた時間Ｐ１１が過ぎた時刻ｔ２２にパルスＥ１の出力を終了する。続いて、図７（Ａ）に示す騒音合成パルスＦＤ２が入力されると、時刻ｔ２３にカウントを開始する。ここでは、時間Ｐ１１が経過する前の時刻ｔ２４に騒音合成パルスＦＤ３が入力されるため、第１のカウンタ４０１はカウント値をリセットし、時刻ｔ２４に騒音合成パルスＦＤ３をトリガとしたカウントを開始する。また第１のカウンタ４０１は、時刻ｔ２４からパルスＥ３を出力する。同様に図７（Ｂ）に示す、時刻ｔ２５、時刻ｔ２６、時刻ｔ２８において、第１のカウンタ４０１は時間Ｐ１１が経過する前にカウント値をリセットし、新しいカウントを開始する。
【００３２】
第１のカウンタ４０１は、時間Ｐ１１が経過する前にカウント値が再設定される時刻ｔ２３から時刻ｔ２８までの間、ハイレベルのパルスＥ（Ｅ２〜Ｅ５）を出力し続ける。すなわち、第１のカウンタ４０１は、図７（Ａ）に示す騒音合成パルスＦＤの入力される間隔が時間Ｐ１１より短い時は、図７（Ｂ）に示すようにカウンタの再設定と同時にパルスＥを出力するので、パルスＥは途切れることなく出力される。
第１のカウンタ４０１が図７（Ｂ）の時刻ｔ２８において開始したカウントは、時間Ｐ１１が経過するまで第１のカウンタ４０１に騒音合成パルスＦＤが入力されなかったため、時間Ｐ１１が経過した時刻ｔ２９にて終了する。時刻ｔ２９において、第１のカウンタ４０１が出力するパルスＥ６はローレベルとなる。
【００３３】
第１のカウンタ４０１が出力したパルスＥは、図８に示す第１のＡＮＤ回路４０２と第２のカウンタ４０３と第３のカウンタ４０５に供給される。第１のＡＮＤ回路４０２は第１のカウンタ４０１の出力を反転した信号と、エッジパルス合成部２０２の出力した騒音合成パルスＦＤとを受け取る。第１のＡＮＤ回路４０２には、第１のカウンタ４０１のパルス出力がローレベルの時、反転されたハイレベルの信号が入力され、第１のカウンタ４０１のパルス出力がハイレベルの時、反転されたローレベルの信号が入力される。従って第１のＡＮＤ回路４０２は、第１のカウンタ４０１の出力がローレベルの時、騒音合成パルスＦＤを第２のカウンタ４０３に出力する。
第２のカウンタ４０３は、騒音合成パルスＦＤの出力があり、第１のカウンタ４０１の出力が無いことを条件としてカウントを開始する。
【００３４】
第２のカウンタ４０３の出力を図７（Ｃ）に示す。上述したように第２のカウンタ４０３は、エッジパルス合成部２０２が出力した騒音合成パルスＦＤのみが存在するとき、騒音合成パルスＦＤが立ち下がる時刻（図７では時刻ｔ２１、時刻ｔ２３）からカウントを開始する。第２のカウンタ４０３はカウント開始と共に、カウントしている期間中、パルスＣを出力する。
第２のカウンタ４０３は図８に示すように、第１のＡＮＤ回路４０２の出力と共に、第１のカウンタ４０１から直接パルスＥが入力されている。第２のカウンタ４０３は、予め定めた期間Ｐ２１が経過する前に第１のカウンタ４０１のパルスＥの出力が終了すると、パルスＥの終了時刻と同時刻にパルスＣの出力を終了する。また第２のカウンタ４０３は、予め定めた時間Ｐ２１が経過するまでパルスＥの出力が継続する場合は、時間Ｐ２１が経過するまでパルスＣを出力し続ける。時間Ｐ２１は、図３に示した時間ｔｍより長く（Ｐ２１＞ｔｍ）、時間Ｐ１１よりも長い時間（Ｐ２１＞Ｐ１１）である。時間ｔｍは、図３に示す１回目の音合成パルスＦＳが立ち上がった時刻ｔ２から、３回目の音合成パルスＦＳの入力を判断する第２のゲートフラグＦＧ２が立ち下がる時刻までの時間である。
【００３５】
図７（Ｃ）に示すように、第２のカウンタ４０３は、時刻ｔ２１にカウントを開始し、図７（Ｂ）に示す第１のカウンタ４０１が時刻ｔ２２にパルスＥ１の出力を終了すると、合わせてパルスＣ１の出力を終了する。時刻ｔ２２において、時間Ｐ２１は経過していない。続いて、図７（Ａ）に示す騒音合成パルスＦＤ２が入力されると、時刻ｔ２３にカウントを開始する。時刻ｔ２３から時間Ｐ２１が経過するまでの間、図７（Ｂ）に示すように、第１のカウンタ４０１からはパルスＥ２〜Ｅ５が出力され続けている。従って、第２のカウンタ４０３は、パルスＣ２の出力を時間Ｐ２１の間、継続する。
【００３６】
ここで、第２のカウンタ４０３は図８に示すように、後述する比較器４０６の出力を受けている。第２のカウンタ４０３は、時間Ｐ２１が経過した時刻に、第１のカウンタ４０１からパルスＥが入力され、比較器４０６からハイの信号が入力されると、時間Ｐ２１が経過した後もパルスＣを続けて出力する。図７（Ｃ）の時刻ｔ２７において、第２のカウンタ４０３が出力するパルスＣ２は、所定の時間Ｐ２１が経過するものの、図７（Ｂ）に示す第１のカウンタ４０１が出力するパルスＥ５はハイレベルである。またこのとき、比較器４０６は後述するようにハイの信号を出力する。従って、第２のカウンタ４０３は、時刻ｔ２７に立ち下がるパルスＣ２に続けて、パルスＣＣを立ち上げる。
第２のカウンタ４０３は、第１のカウンタ４０１が出力するパルスＥが入力されなくなると、パルスＣＣをローレベルとする。図７（Ｃ）では、図７（Ｂ）のパルスＥ６がローレベルとなる時刻ｔ２９に、パルスＣＣもローレベルとなる。
【００３７】
図８に示す第２のＡＮＤ回路４０４は、騒音合成パルスＦＤと第２のカウンタ４０３が出力するパルスＣとを受け取り、第３のカウンタ４０５に出力する。
第３のカウンタ４０５は、第１のカウンタ４０１の出力と、第２のＡＮＤ回路４０４の出力を受け取り、カウントを開始する。
【００３８】
第３のカウンタ４０５のカウント処理を図７（Ｄ）に示す。第３のカウンタ４０５は、第２のカウンタ４０３が図７（Ｃ）に示すパルスＣを出力している時間Ｐ２１の間に入力される、騒音合成パルスＦＤ（図７（Ａ））の数をカウントする。
図７（Ｃ）において、時刻ｔ２１で第２のカウンタ４０３からパルスＣ１が出力されるが、パルスＣ１がハイレベルである時間Ｐ２１内に騒音合成パルスＦＤの入力が無いため、図７（Ｄ）に示すように第３のカウンタ４０５はカウント値を増加させない。次に、図７（Ｃ）の時刻ｔ２３にて再び第２のカウンタ４０３からパルスＣ２が出力される。パルスＣ２が出力されている期間に、図７（Ａ）に示す騒音合成パルスＦＤ３が入力される。この時、騒音合成パルスＦＤ３が立ち下がる時刻ｔ２４にて、第３のカウンタ４０５は図７（Ｄ）に示すようにカウント値を１とする。次に図７（Ａ）に示す騒音合成パルスＦＤ４が入力されると、時刻ｔ２５にて第３のカウンタ４０５はカウント値を２とする。
同様に、第３のカウンタ４０５は、時刻ｔ２６にてカウント値を３とし、時刻ｔ２８にてカウント値を４とする。カウント値は、図８の比較器４０６に入力される。なお、第３のカウンタ４０５は予め定めたリミット値を有し、また、第１のカウンタ４０１からの出力がなくなるとカウント値をリセットする。
【００３９】
図８に示す比較器４０６は、第３のカウンタ４０５のカウント値と判定設定値とを比較する。また比較器４０６は、第２のカウンタ４０３からパルスＣを受け取る。比較器４０６は、第２のカウンタ４０３からパルスＣが入力されている間にカウント値が判定設定値以上となると、ハイの信号を第２のカウンタ４０３と第４のカウンタ４０８に出力する。本実施形態では、判定設定値を３とした。従って、比較器４０６は、時刻ｔ２６において第３のカウンタ４０５からカウント値３を受け取ると、第２のカウンタ４０３と第４のカウンタ４０８にハイの信号を供給する。
第４のカウンタ４０８には、遅延器４０７を介して騒音合成パルスＦＤが入力され、比較器４０６からハイの信号が入力されるとカウントを開始する。
【００４０】
図７（Ｄ）の時刻ｔ２６で第３のカウンタ４０５から出力されたカウント値が判定設定値以上となり、第２のカウンタ４０３からのパルスＣ２が入力されていることに基づいて、比較器４０６は第２のカウンタ４０３及び第４のカウンタ４０８にハイの信号を出力する。比較器４０６が第４のカウンタ４０８にハイの信号を出力すると、第４のカウンタ４０８は図７（Ｅ）に示すように時刻ｔ２６から禁止フラグＢ１を出力する。また第４のカウンタ４０８は時刻ｔ２６からカウントを開始する。
時刻ｔ２８において、騒音合成パルスＦＤ６が入力され、第３のカウンタ４０５のカウント値が１増加し４となると、比較器４０６は再び第２のカウンタ４０３及び第４のカウンタ４０８にハイの信号を出力する。第４のカウンタ４０８は、比較器４０６からの信号を受け取るとカウント値をリセットし、再びカウントを開始する。また、第４のカウンタ４０８は、禁止フラグＢ２を出力する。時刻ｔ２８から予め定めた時間Ｐ４１が経過すると、第４のカウンタ４０８はカウントを終了し、禁止フラグＢ２の出力を終了する。
【００４１】
第４のカウンタ４０８は、比較器４０６から出力される信号がローレベルとなるまで、騒音合成パルスＦＤの入力に応じてカウント値を更新する。また第４のカウンタ４０８は、カウント値の更新に伴い禁止フラグＢを出力する。従って第４のカウンタ４０８は、第３のカウンタ４０５のカウント値が判定設定値以上で増加を続けている間は、カウント値の更新に伴い禁止フラグＢを出力する。予め定めた時間Ｐ４１内に第３のカウンタ４０５のカウント値の更新がない時は、時間Ｐ４１が経過した時刻に禁止フラグＢの出力を終了する。時間Ｐ４１は、禁止フラグＢを出力したい状況に合わせて設定すればよい。
以上の処理により第４のカウンタ４０８が出力する禁止フラグＢが、第２騒音判定器２０３が出力する第２禁止フラグである。第２騒音判定器２０３は、第３のカウンタ４０５が３をカウントすると、騒音状態であると判定し、第２禁止フラグを出力する。
【００４２】
ここで、比較器４０６に設定する判定設定値について説明する。第２騒音判定器２０３においては、判定設定値３を用いる。
図７（Ａ）〜（Ｄ）に示す例では、騒音合成パルスＦＤ５により第３のカウンタ４０５が判定設定値と同じ３をカウントした時刻ｔ２６に、禁止フラグＢ１が立ち上がる。第３のカウンタ４０５が３をカウントしたことは、図７（Ａ）に示すようにカウント開始のきっかけとなる騒音合成パルスＦＤ２が発生し、続いて３つの騒音合成パルスＦＤ３〜ＦＤ５が連続して発生したことを意味する。合計４回の騒音合成パルスＦＤの連続した発生は、インパルス性の音が４回連続して発生したことに基づく。これより、（第３のカウンタ４０５のカウントした数＋１）が、電子機器の周囲で連続して発生している音の回数である。
本実施形態では既述したように、音を４回以上連続して発生させて実行する制御は電子機器に設定していない。このため、第３のカウンタ４０５が３をカウントすると、第２騒音判定器２０３は発生した音がインパルスノイズであると判定し、禁止フラグＢを出力する。
【００４３】
以上のことより、本実施形態の第２騒音判定器２０３の比較器４０６に設定する判定設定値は、既述した判定処理器３０２に設定される音発生回数の最大値と同じ値とすればよい。判定処理器３０２に設定した音発生回数の最大値３を比較器４０６の判定設定値として設定したことで、判定処理器３０２に予め定めた音合成パルスＦＳの入力個数３を超える４個の騒音合成フラグＦＤが第２騒音判定器２０３に入力されると、第２騒音判定器２０３は騒音だと判定した。
第２騒音判定器２０３は、判定処理器３０２に予め設定された音合成パルスＦＳの個数を超える個数、騒音合成パルスＦＤが生成されたとき、騒音状態であると判定する。なお、第２騒音判定器２０３に設定する判定設定値は、上記に限らず騒音判定に求める精度に応じて変更してもよい。
【００４４】
第３騒音判定器２０４は、２回のインパルス性の音に対して騒音判定を行う。判定は発生する音の間隔に対して以下のように行う。第３騒音判定器２０４は、図８に示す第２騒音判定器２０３の構成と同様の構成である。図９を用いて第３騒音判定器２０４の騒音判定処理を説明する。
第３騒音判定器２０４は、第２のカウンタ４０３がパルスＣを出力する期間を図９（Ｃ）に示す時間Ｐ２２とし、時間Ｐ２２は、図３に示す時間ｔｓと同じか短い時間（Ｐ２２≦ｔｓ）とする。時間ｔｓとは、１回目の音合成パルスＦＳが入力されてから第１のゲートフラグＦＧ１が立ち上がるまでの時間である。時間ｔｓに判定処理器３０２に音合成パルスＦＳが入力されると、第１のゲートフラグＦＧ１の外で入力されたものであるため、判定処理器３０２は判定処理を中止する。
【００４５】
従って、図９（Ｃ）に示すパルスＣ１２が立ち上がっている時間Ｐ２２に騒音合成パルスＦＤ１３が入力されると、第４のカウンタ４０８は禁止フラグＢ１１を出力する。第３騒音判定器２０４において、このように時間Ｐ２２を設定すると、騒音合成パルスＦＤが入力される間隔が予め定めた時間より短いと判断し、騒音であると判定できる。
また、第１のカウンタ４０１がパルスＥを出力する時間Ｐ１２を時間ｔｓと同じか短い時間（Ｐ１２≦ｔｓ）とする。さらに、時間Ｐ１２は時間Ｐ２２より短い時間（Ｐ１２＜Ｐ２２）とする。
【００４６】
第３騒音判定器２０４の比較器４０６は、判定設定値を１とする。第２騒音判定器２０３と同様に、第２のカウンタ４０３がパルスＣを立ち上げている時間Ｐ２２の間に、騒音合成パルスＦＤが１回入力されると、第３のカウンタ４０５が１をカウントする。比較器４０６は、第３のカウンタ４０５からカウント値１を受け取ると、第２のカウンタ４０３及び第４のカウンタ４０８にハイの信号を出力する。第４のカウンタ４０８は、第３のカウンタ４０５から信号が入力されると禁止フラグＢを出力する。判定設定値を１としたのは、上述したように、時間Ｐ２２内で騒音合成パルスＦＤが１回入力されることは、音が電子機器の制御を行うために発生されたのではなく、単なる騒音であると判断するためである。
【００４７】
図４に戻り、連続的な騒音時に第１騒音判定器２０１から出力される第１禁止フラグと、予め定めた回数以上の音が入力されたときに第２騒音判定器２０３から出力される第２禁止フラグと、予め定めた時間内に音が入力されたときに第３騒音判定器２０４から出力される第３禁止フラグは、騒音状態検出部２０５に入力される。騒音状態検出部２０５は、第１禁止フラグ〜第３禁止フラグの論理和を取り、電子機器の周囲の環境が騒音状態であることを示す騒音フラグを出力する。騒音フラグは判定処理器３０２及びシステム制御部５０１に供給され、判定処理器３０２は騒音フラグを受け取ると誤判定を回避するため判定処理を中止する。
【００４８】
図１０は本発明の音認識部１００を備えたテレビジョン受像機５００の構成図である。音認識部１００にはマイク１０１からの音声信号がアンプ１０２で増幅して入力される。音認識部１００は音が発生した回数が２回である、または３回であることを判定する。判定信号はシステム制御部５０１に送られる。また音認識部１００は、テレビジョン受像機５００の周辺で大きな騒音が検出されると、騒音フラグをシステム制御部５０１に出力する。
システム制御部５０１は、判定信号及び騒音フラグに応じてテレビジョン受像機５００を制御する。
【００４９】
システム制御部５０１はテレビジョン受像機５００の状態を判断し、入力された判定信号に基づく制御信号を出力する。例えばテレビジョン受像機５００の電源オフ時に３回の音の発生を示す判定信号を受け取れば、電源をオンとする制御信号を出力する。同様に、電源オン時に３回の音の発生を示す判定信号を受け取れば電源をオフとする制御信号を出力する。
システム制御部５０１は騒音フラグを受け取ると、例えばＬＥＤなどの低電力な照明を用いた第２の表示部５０６を点灯させて、ユーザに現在拍手操作機能が働かないことを示す。
【００５０】
また、システム制御部５０１は騒音フラグを受け取ると、グラフィックス生成器５０２に、音による電子機器の操作が現在禁止されることを示す禁止画像５０７（禁止マーク等）を出力させる。チューナ部５０３はＲＦ信号が入力され、映像信号を映像混合器５０４に出力する。映像混合器５０４は、チューナ部５０３より出力された映像信号と禁止画像５０７を示す信号とを混合した混合映像信号を第１の表示部５０５に出力する。第１の表示部５０５には、映像信号に基づく画像に禁止画像５０７が重畳されて表示される。第１の表示部５０５は、液晶ディスプレイやプラズマディスプレイなどである。
【００５１】
ユーザは、第１の表示部５０５に表示された禁止画像５０７や、第２の表示部５０６の点灯により、音を発生させても電子機器の操作が実行できない状態であることを認識することができる。第１の表示部５０５と第２の表示部５０６を備えることで、第１の表示部５０５の電源が入っていない時でも、第２の表示部５０６で電子機器の状態を知らせることができる。またここでは、第１の表示部５０５に画像５０７を表示して、ユーザに騒音検出結果をフィードバックしているが、音を用いて報知してもよい。
本実施形態のテレビジョン受像機５００は、音認識部１００、システム制御部５０１が、テレビジョン受像機５００の電源がオフの時も、最小限の電力である待機電力で機能する。これらが、電源をオンとするユーザ操作を認識すると、テレビジョン受像機５００の電源がオンとなり、テレビジョン受像機５００が動作する。
【００５２】
本発明の一実施形態である音認識部１００は、電子機器を制御する際に用いる音（本実施形態では拍手音）と、同じ特性の音が騒音として発生していることを判断することで、誤判定に対する耐性を向上させるものである。電子機器に入力される音波による音声信号を複数の帯域に分割し、それぞれの帯域の音声信号に基づくエッジパルスを合成する。判定処理部１１０と騒音判定部１１１でのエッジパルスの合成条件は、第２騒音判定器２０３及び第３騒音判定器２０４で判定する合成パルスの数が、判定処理器３０２で判定する数よりも多くなるようなものとする。このようにすることで、判定処理器３０２の判定処理で電子機器が制御されたと判定されるような騒音が発生した場合でも、騒音判定部１１１の判定により電子機器の誤作動を回避することができる。
電子機器を制御するために例えば拍手をして音を発生させる場合は、ユーザが意識して音を発生させるので、全帯域のエネルギーバランスが均等で、全帯域においてエッジパルスが生成される。一方、騒音として発生しているインパルス性の音は、ある帯域にエネルギーバランスが偏りやすい。こういった特性をふまえ、エッジパルス合成部２０２がエッジパルス合成部３０１より多くの合成エッジパルスを発生させるよう、各エッジパルス合成部２０２、３０１の合成条件を設定した。
【００５３】
またインパルス性の音の騒音判定には、所定の時間内で所定の回数以上音が発生したことを判定する第２騒音判定器２０３と、所定の時間間隔で音が発生したことを判定する第３騒音判定器２０４とを用いた。
第２騒音判定器２０３では、本実施形態の電子機器は２回または３回の音により制御されるため、最大回数である３より大きい回数の音が所定の時間内かつ所定の間隔で発生すると、禁止フラグを出力する。第３騒音判定器２０４では、判定処理器３０２が音により制御がされていると判断する音と音の間隔より小さい間隔で音が発生すると、禁止フラグを出力する。騒音判定部１１１は、これらの騒音判定器が騒音を検出すると、判定処理器３０２の処理を禁止する。
本発明では、音により制御される電子機器の周囲で、制御に用いられる音と似た特性の音を含む騒音が発生したとき、騒音状態であることを判定し、電子機器の誤動作を適切に回避することができる。
【００５４】
本実施形態では制御する電子機器をテレビジョン受像機５００としたが、他の一般的な電子機器を用いても同様の効果を得ることができる。また表示部を有する電子機器であれば禁止画像を表示させることで、ユーザに現在の電子機器の周囲の状態を示すことができる。また電子機器の制御に用いる音は、拍手音に限らず、何かを叩いた際に発生する叩き音や、何かを破裂させた際に発生する破裂音などインパルス性の音であれば同様の処理が行える。
【符号の説明】
【００５５】
１００  音認識部
１０１  マイクロフォン（収音器）
１０２  アンプ
１０３  Ａ／Ｄコンバータ
１０４  オフセット成分除去部
１０５  帯域分割
１０６  絶対値化回路
１０７  絶対値化回路
１０８  エッジ信号抽出部
１０９  パルス生成部
１１０  判定処理部
１１１  騒音状態判定部
【図１】
2010211001.tif 000003
【図２】
2010211001.tif 000004
【図３】
2010211001.tif 000005
【図４】
2010211001.tif 000006
【図５】
2010211001.tif 000007
【図６】
2010211001.tif 000008
【図７】
2010211001.tif 000009
【図８】
2010211001.tif 000010
【図９】
2010211001.tif 000011
【図１０】
2010211001.tif 000012