(57)【要約】【課題】アンダーフィル材を用いずに高い接続信頼性を有し、リペア可能な構成を備え、低コスト化及び環境への負荷の軽減が図れる半導体センサデバイスを提供する。【解決手段】本発明の半導体センサデバイス１は、第一基板２１に形成されたセンサ回路、該センサ回路と電気的に接続された第一導電部２３、該第一導電部と電気的に接続された第一再配線層２５、を少なくとも備える半導体センサチップ１１と、第二基板３１に形成され、前記センサ回路からの電気信号を処理する処理回路、該処理回路と電気的に接続された第二導電部３３、該第二導電部と電気的に接続された第二再配線層３５、を少なくとも備える半導体チップ１２と、を備え、前記第一再配線層と前記第二再配線層とが導電性の接続部材１３を介して電気的に接続されてなる半導体センサデバイスであって、前記第一再配線層および／または前記第二再配線層の厚さが８μｍ以上２０μｍ以下である。【選択図】図１
2010199148.tif 000002
【特許請求の範囲】
【請求項１】
第一基板に形成されたセンサ回路、該センサ回路と電気的に接続された第一導電部、該第一導電部と電気的に接続された第一再配線層、を少なくとも備える半導体センサチップと、
第二基板に形成され、前記センサ回路からの電気信号を処理する処理回路、該処理回路と電気的に接続された第二導電部、該第二導電部と電気的に接続された第二再配線層、を少なくとも備える半導体チップと、を備え、
前記第一再配線層と前記第二再配線層とが導電性の接続部材を介して電気的に接続されてなる半導体センサデバイスであって、
前記第一再配線層および／または前記第二再配線層の厚さが８μｍ以上２０μｍ以下であることを特徴とする半導体センサデバイス。
【請求項２】
前記第一再配線層の厚さが８μｍ以上２０μｍ以下であって、前記第一導電部を介し前記センサ回路と電気的に接続された前記第一再配線層と前記センサ回路との間に、第一緩衝層を配したことを特徴とする請求項１に記載の半導体センサデバイス。
【請求項３】
前記第一緩衝層の厚さが５μｍ以上１０μｍ以下であることを特徴とする請求項２に記載の半導体センサデバイス。
【請求項４】
前記第二導電部を介し前記処理回路と電気的に接続された前記第二再配線層と前記処理回路との間に、第二緩衝層を配したことを特徴とする請求項２または３に記載の半導体センサデバイス。
【請求項５】
前記第一基板と前記第二基板の線膨張係数が同程度であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体センサデバイス。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体センサデバイスを、前記半導体チップがパッケ−ジ筐体と接着するように搭載してなることを特徴とするパッケ−ジ。
【請求項７】
請求項１乃至５のいずれか１項に記載の半導体センサデバイスを、前記半導体チップがモジュ−ル基板と接着するように搭載してなることを特徴とするモジュ−ル。
【請求項８】
請求項１乃至５のいずれか１項に記載の半導体センサデバイス、請求項６に記載のパッケ−ジ、または請求項７に記載のモジュ−ルを少なくとも１つ以上備えたこと特徴とする電子機器。
【請求項９】
請求項１に記載の半導体センサデバイスの製造方法であって、
前記半導体センサチップを用い、前記第一再配線層を覆うように第一保護層を形成し、該第一再配線層が露出するように一部を開口して第一露呈部を形成する工程と、
前記第一露呈部の上に前記接続部材として半田バンプを形成する工程と、
前記半導体チップを用い、前記第二再配線層を覆うように第二保護層を形成し、該第二再配線層が露出するように一部を開口して第二露呈部を形成する工程と、
前記半田バンプを前記第二露呈部と電気的に接続する工程と、を少なくとも備えたことを特徴とする半導体センサデバイスの製造方法。
【請求項１０】
請求項９に記載の各工程に加え、前記半導体チップをパッケ−ジ筐体に接着する工程と、前記露呈部に接続していない前記第二導電部と前記パッケ−ジ筐体との間を電気的に接続する工程と、を少なくとも備えたことを特徴とするパッケ−ジの製造方法。
【請求項１１】
請求項９に記載の各工程に加え、前記半導体チップをモジュ−ル基板に接着する工程と、前記露呈部に接続していない前記第二導電部と前記モジュ−ル基板との間を電気的に接続する工程と、を少なくとも備えたことを特徴とするモジュ−ルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力センサや加速度センサなどの半導体センサチップと、これらの信号を処理する半導体チップとを少なくとも備え、半導体センサチップと半導体チップとが導電性の接続部材を介して電気的に接続された半導体センサデバイス及びその製造方法に係る。より詳細には、接続部材により接続された後、半導体チップと半導体センサチップとの間を分離しリペア可能な構成とすることにより、実装歩留まりの向上を図り、ひいては低コスト化とともに環境負荷の軽減が可能な半導体センサデバイス及びその製造方法に関する。また、本発明は、上記の半導体センサデバイスを搭載してなる、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
近年、圧力センサや加速度センサ等のＭＥＭＳ（Micro Electro-Mechanical Systems）センサを搭載した半導体センサデバイスは、自動車部品、ゲーム機、医療機器、家電品など様々な分野で使用されており、その用途はますます拡大している。特に最近は、携帯機器への搭載を目的に、高精度かつ小型のＭＥＭＳセンサが要求されている。小型化を実現するための手法の一つとして、ＭＥＭＳセンサとＡＳＩＣ（Application Specific Integrated Circuit） とを積層してパッケージ化する方法が提案されている（例えば、特許文献１、２参照）。
【０００３】
代表的な構造を図１８に示す。この半導体センサデバイス１００は、ＭＥＭＳセンサチップ１１１とＡＳＩＣ１１２とを、バンプ１１３を介してフリップチップ接続により積層することによってなり、ＡＳＩＣ１１２とパッケージ筐体１１４とは、ワイヤボンディング１１５により電気的に接続され半導体センサデバイスパッケージを形成している。
このような半導体センサデバイス１００では、ＭＥＭＳセンサチップ１１１に形成された電極パッドと、ＡＳＩＣ１１２に形成され、ＭＥＭＳセンサチップ１１１の電極パッドに対応した電極パッドとが導電性のバンプ１１３により電気的に接続されているため、ワイヤボンドを用いた接続と比較し大幅な小型化が実現できる。
【０００４】
しかしながら、バンプのみで接合する場合、接合強度の劣化による剥離、または両チップ間に発生する熱的な応力の影響でバンプにクラックが発生することによる接合部の破壊などの虞がある。これを抑制するためには、チップとＡＳＩＣとの間にアンダーフィル材を挿入する手法が知られているが、ＭＥＭＳセンサチップのフリップチップ接続では接合面がセンサの動作面となるため、アンダーフィル材を用いることが一般的には困難である。そのため、バンプのみの接合で高い接続信頼性を有することが重要となる。
【０００５】
一方で、近年の電子機器の高機能化は目覚ましく、それとともにＭＥＭＳセンサや半導体センサデバイスも高度化、複雑化してきている。複数の半導体デバイスを一つのパッケージ化することによりさらなる高密度化、高機能化を実現するシステムインパッケージ（ＳｉＰ：System in Package） においても、今後はＭＥＭＳセンサなどが搭載され、その種類や数はますます増えていくと考えられる。このような事情から、今後は、実装（パッケージング）歩留まりの向上及び、それにも関連する実装（パッケージング）コストの削減がこれまで以上に重要になってくると思われる。
【０００６】
実装（パッケージング）歩留まりの向上及び実装（パッケージング）コストの低減のためには、半導体デバイスや半導体センサ個々の歩留まりの向上はもちろんのこと、実装（パッケージング）工程中の不具合や完成したパッケージにおける特性不良に対し、半導体チップと半導体センサチップとの間を分離し、良品チップを個別にリペア（修繕）できるような構成にしておくことが、低コスト化及びそれに付随した環境負荷の低減の観点から望ましい。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１８０２０１号公報
【特許文献２】特開２００７−２４８２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記事情に鑑みてなされたものであり、アンダーフィル材を用いることなく高い接続信頼性を有すると共に、接続部材により接続された後、半導体チップと半導体センサチップとの間を分離しリペア可能な構成を備えることにより、低コスト化および環境への負荷の軽減を図ることが可能な新しい構造を有する半導体センサデバイスを提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するため、本発明の請求項１に係る半導体センサデバイスは、第一基板に形成されたセンサ回路、該センサ回路と電気的に接続された第一導電部、該第一導電部と電気的に接続された第一再配線層、を少なくとも備える半導体センサチップと、第二基板に形成され、前記センサ回路からの電気信号を処理する処理回路、該処理回路と電気的に接続された第二導電部、該第二導電部と電気的に接続された第二再配線層、を少なくとも備える半導体チップと、を備え、前記第一再配線層と前記第二再配線層とが導電性の接続部材を介して電気的に接続されてなる半導体センサデバイスであって、前記第一再配線層および／または前記第二再配線層の厚さが８μｍ以上２０μｍ以下であることを特徴とする。
【００１０】
本発明の請求項２に係る半導体センサデバイスは、請求項１において、前記第一再配線層の厚さが８μｍ以上２０μｍ以下であって、前記第一導電部を介し前記センサ回路と電気的に接続された前記第一再配線層と前記センサ回路との間に、第一緩衝層を配したことを特徴とする。
本発明の請求項３に係る半導体センサデバイスは、請求項２において、前記第一緩衝層の厚さが５μｍ以上２０μｍ以下であることを特徴とする。
【００１１】
本発明の請求項４に係る半導体センサデバイスは、請求項２または３において、前記第二導電部を介し前記処理回路と電気的に接続された前記第二再配線層と前記処理回路との間に、第二緩衝層を配したことを特徴とする。
【００１２】
本発明の請求項５に係る半導体センサデバイスは、請求項１乃至４のいずれか１項において、前記第一基板と前記第二基板の線膨張係数が同程度であることを特徴とする。
【００１３】
本発明の請求項６に係るパッケージは、請求項１乃至５のいずれか１項に記載の半導体センサデバイスを、前記半導体チップがパッケージ筐体と接着するように搭載してなることを特徴とする。
【００１４】
本発明の請求項７に係るモジュールは、請求項１乃至５のいずれか１項に記載の半導体センサデバイスを、前記半導体チップがモジュール基板と接着するように搭載してなることを特徴とする。
【００１５】
本発明の請求項８に係る電子機器は、請求項１乃至５のいずれか１項に記載の半導体センサデバイス、請求項６に記載のパッケージ、または請求項７に記載のモジュールを少なくとも１つ以上備えたこと特徴とする。
【００１６】
本発明の請求項９に係る半導体センサデバイスの製造方法は、請求項１に記載の半導体センサデバイスの製造方法であって、前記半導体センサチップを用い、前記第一再配線層を覆うように第一保護層を形成し、該第一再配線層が露出するように一部を開口して第一露呈部を形成する工程と、前記第一露呈部の上に前記接続部材として半田バンプを形成する工程と、前記半導体チップを用い、前記第二再配線層を覆うように第二保護層を形成し、該第二再配線層が露出するように一部を開口して第二露呈部を形成する工程と、前記半田バンプを前記第二露呈部と電気的に接続する工程と、を少なくとも備えたことを特徴とする。
【００１７】
本発明の請求項１０に係るパッケージの製造方法は、請求項９に記載の各工程に加え、前記半導体チップをパッケージ筐体に接着する工程と、前記露呈部に接続していない前記第二導電部と前記パッケージ筐体との間を電気的に接続する工程と、を少なくとも備えたことを特徴とする。
【００１８】
本発明の請求項１１に係るモジュールの製造方法は、請求項９に記載の各工程に加え、前記半導体チップをモジュール基板に接着する工程と、前記露呈部に接続していない前記第二導電部と前記モジュール基板との間を電気的に接続する工程と、を少なくとも備えたことを特徴とする。
【発明の効果】
【００１９】
本発明の請求項１に係る半導体センサデバイスは、半導体センサチップのセンサ回路と入出力電極部を介して電気的に接続された第一再配線層と、半導体チップの処理回路と入出力電極部を介して電気的に接続された第二再配線層とが、導電性の接続部材を介して電気的に接続された構成を有する。このような構成では、両チップの接合部分は、アンダーフィル材を用いずに直接導電性の接続部材により接合され、接続部材と再配線層との間に拡散が生じて接合界面に合金層が形成されている。そのため、不良チップに対し、接続部材を溶融することにより前記合金部分から半導体チップと半導体センサチップとの間を分離し、不良チップと判断された一方のチップを良品チップにリペアすることが可能となる。この時、前記合金層は５μｍ程度であることから、前記第一再配線層および／または前記第二再配線層の厚さを８μｍ以上２０μｍ以下としたことにより、前記合金部分から不良チップを取り除く際に再配線層の一部が減損しても、新たに良品チップを接合するために充分な厚さを再配線層が維持できる。したがって、本発明によれば、不良チップを個々にリペア可能な構成を備えるため、高密度なＳｉＰにおいても実装（パッケージング）歩留まりが向上し、ひいては低コスト化および環境への負荷の軽減が実現できる半導体センサデバイスが得られる。
【００２０】
本発明の請求項２に係る半導体センサデバイスは、請求項１に記載の半導体センサデバイスにおいて、第一再配線層の厚さを８μｍ以上２０μｍ以下とし、その再配線層とセンサ回路との間に第一緩衝層として絶縁層を配した構成とした。この絶縁層が応力を吸収する働きをし、第一再配線層の厚さが厚くても第一再配線層からの歪みをセンサ回路に伝えにくくなる。これにより、センサ回路への影響が軽減され、ひいては安定したセンサ特性を得ることが可能となる。また、第一緩衝層の存在により第一再配線層は、入出力電極部の直上に限らず所望の位置に半導体チップとの接合部を配置できるため、半導体センサデバイスの設計の自由度が向上する。したがって、本発明によれば、応力の影響を受け難く安定したセンサ特性が得られるとともに、積層する半導体チップや半導体センサチップの構造や、大きさなどに対して実装（パッケージング）の自由度を備えた構造の半導体センサデバイスを提供することができる。
【００２１】
本発明の請求項３に係る半導体センサデバイスは、請求項２に記載の半導体センサデバイスにおいて、第一緩衝層の厚さが５μｍ以上２０μｍ以下であることにより、より効率的に応力緩和の役割を果たす。これにより、センサ回路への影響が著しく軽減されるので、１チップあたりのリペア作業を要した箇所の多少に依存せず、常に安定したセンサ特性が確保された半導体センサデバイスを提供することができる。
【００２２】
本発明の請求項４に係る半導体センサデバイスでは、半導体チップの処理回路と電気的に接続された第二再配線層と、前記処理回路との間に、第二緩衝層を配した構成とした。これにより、入出力電極部の直上に限らず所望の位置に半導体センサチップと接続するための接合部を配置できるため、半導体センサデバイスの設計の自由度がさらに向上する。したがって、本発明によれば、小型のチップサイズパッケージにおいて、実装の自由度を備えた構造の半導体センサデバイスを提供することができる。
【００２３】
本発明の請求項５に係る半導体センサデバイスでは、前記第一基板と前記第二基板の線膨張係数が同程度である構成とした。これにより、積層時の応力による半導体センサチップの特性変動を効果的に低減することが可能となる。したがって、本発明によれば、応力による影響を受けにくい、長期安定性に優れた構造の半導体センサデバイスを提供することができる。
【００２４】
本発明の請求項６に係るパッケージでは、上述した半導体センサデバイスを、前記半導体チップがパッケージ筐体と接着するように搭載してなる構成とした。これにより、基板実装時におけるパッケージ筐体からの応力が、半導体チップ及び接続部材を介して半導体センサチップへ伝達されることになる。ゆえに、当該応力が半導体センサチップに及ぼす影響を低減することができる。したがって、長期安定性に優れた構造のパッケージを提供することができる。
【００２５】
本発明の請求項７に係るモジュールでは、上述した半導体センサデバイスを、前記半導体チップがモジュール基板と接着するように搭載してなる構成とした。これにより、基板実装時におけるモジュール基板からの応力が、半導体チップ及び接続部材を介して半導体センサチップへ伝達されることになる。ゆえに、当該応力が半導体センサチップに及ぼす影響を低減することができる。したがって、長期安定性に優れた構造のモジュールを提供することができる。
【００２６】
本発明の請求項８に係る電子機器では、上述した半導体センサデバイス、パッケージ、またはモジュールを少なくとも１つ以上備えてなる構成とした。これにより、薄化された半導体センサチップを採用することができ、これを用いてなるパッケージまたはモジュールの低背化（高さの抑制）が可能となるので、これらを搭載した電子機器の薄型化が図れる。
【００２７】
本発明の請求項９に係る半導体センサデバイスの製造方法は、前記半導体センサチップを用い、前記第一再配線層を覆うように第一保護層を形成し、該第一再配線層が露出するように一部を開口して第一露呈部を形成する工程と、前記第一露呈部の上に前記接続部材として半田バンプを形成する工程と、前記半導体チップを用い、前記第二再配線層を覆うように第二保護層を形成し、該第二再配線層が露出するように一部を開口して第二露呈部を形成する工程と、前記半田バンプを前記第二露呈部と電気的に接続する工程と、を少なくとも備えてなる構成とした。これにより、半導体センサチップと半導体チップとが半田バンプを介して結合された構成の半導体センサデバイスを、従来技術を利用して、効率良く製造することができる
【００２８】
本発明の請求項１０に係るパッケージの製造方法は、請求項９に記載の各工程に加え、前記半導体チップをパッケージ筐体に接着する工程と、前記露呈部に接続していない前記第二導電部と前記パッケージ筐体との間を電気的に接続する工程と、を少なくとも備えてなる構成とした。これにより、完成した半導体センサデバイスが備える既存の第二導電部のうち、露呈部に接続していない第二導電部を外部接続用として用い、ワイヤボンド等の従来技術を利用することによって、半導体センサデバイスとパッケージ筐体との電気的な接続を容易に構築することが可能となる。
【００２９】
本発明の請求項１１に係るモジュールの製造方法は、請求項９に記載の各工程に加え、前記半導体チップをモジュール基板に接着する工程と、前記露呈部に接続していない前記第二導電部と前記モジュール基板との間を電気的に接続する工程と、を少なくとも備えてなる構成とした。これにより、完成した半導体センサデバイスが備える既存の第二導電部のうち、露呈部に接続していない第二導電部を外部接続用として用い、ワイヤボンド等の従来技術を利用することによって、半導体センサデバイスとモジュール基板との電気的な接続を容易に構築することが可能となる。
【図面の簡単な説明】
【００３０】
【図１】本発明に係る半導体センサデバイスの一例を示す図。
【図２】圧力センサ部をより詳細に示した図。
【図３】ＡＳＩＣ部をより詳細に示した図。
【図４】パッケージの一例を示した模式的な断面図。
【図５】モジュールの一例を示した模式的な断面図。
【図６】図３に示した圧力センサ部の製造工程の一例を示す図。
【図７】図６の次工程を示す図。
【図８】図７の次工程を示す図。
【図９】図８の次工程を示す図。
【図１０】図３に示したＡＳＩＣ部の製造工程の一例を示す図。
【図１１】図１０の次工程を示す図。
【図１２】図１１の次工程を示す図。
【図１３】図１２の次工程を示す図。
【図１４】センサデバイスを搭載したパッケ−ジの製造工程の一例を示す図。
【図１５】センサデバイスを搭載したパッケ−ジの製造工程の他の一例を示す図。
【図１６】センサデバイスを搭載したモジュールの製造工程の一例を示す図。
【図１７】センサデバイスを搭載したモジュールの製造工程の他の一例を示す図。
【図１８】従来の半導体センサデバイスを示す図。
【発明を実施するための形態】
【００３１】
＜半導体センサデバイス＞
以下、本発明に係る半導体センサデバイスの実施形態を図面に基づいて説明する。
本実施例では、半導体センサチップをなすＭＥＭＳセンサとして、１ｍｍ角で厚さが２００μｍのピエゾ抵抗式の半導体圧力センサを用いた。ピエゾ抵抗式の半導体圧力センサは、Ｓｉ（シリコン）からなる基板を用い、圧力に応じて撓む薄いダイアフラムと当該ダイアフラム上にピエゾ抵抗素子が設けられており、圧力の変化をピエゾ抵抗素子からの出力変化として検出することにより圧力を検知する。
【００３２】
図１は、本発明に係る半導体センサデバイス１の基本的な構造を示す模式的な断面図（ａ）と、模式的な平面図（ｂ）であり、図１（ａ）は図１（ｂ）に示すＡ−Ａ線に沿った断面を表している。すなわち、図１（ｂ）は当該デバイスを上面から眺めた模式図である。本例は、半導体センサチップをなす圧力センサ部１１と半導体チップをなすＡＳＩＣ部１２が導電性の接続部材をなす半田バンプ１３により接合され、積層されてなるものである。
【００３３】
図２は、圧力センサ部１１をより詳細に示した図であり、図２は図１と同様に、模式的な断面図（ａ）と、模式的な平面図（ｂ）からなる。図２（ａ）は図２（ｂ）に示すＢ−Ｂ線に沿った断面を表している。すなわち、図２（ｂ）は圧力センサ部を上面から眺めた模式図である。ここでは、図２（ａ）、図２（ｂ）ともに、便宜的に回路等が設けられている面を上面としており、図１に示した実際の構造の上面とは異なる。
【００３４】
以下では、図２を参照して、圧力センサ部１１をより詳細に説明する。第一基板２１はその内部（上面近傍）に空隙２２を設けることにより、薄肉化されたダイアフラム部２１ａを備えており、該ダイアフラム部２１ａ上に、ピエゾ抵抗素子２３Ａが設けられ、該ピエゾ抵抗素子がブリッジ回路を組むようにセンサ回路２３Ｂおよび信号の入出力端子として機能する第一導電部（「Ｉ／Ｏパッド部」とも呼ぶ（ここでは４個））２３Ｃが設けられている。本実施例では、ピエゾ抵抗素子２３Ａ及びその周辺回路は、不純物ドーピング層からなり、センサ回路２３Ｂ及び第一導電部２３Ｃは、適宜パターニングされた例えばＡｌ（アルミニウム）薄膜からなる。この時、センサ回路２３Ｂを形成する材料はこれに限定されるものではなく、不純物ドーピング層により形成されていても良いし、Ａｌ以外にもＡｌ−Ｓｉ等の合金や他の金属であっても良い。
【００３５】
ダイアフラム部２１ａを除く外周域には、少なくとも第一導電部２３が開口するように、例えば厚さ１０μｍのポリイミド樹脂からなる第一緩衝層２４が設けられ、さらに該第一緩衝層２４上には、第一導電部２３Ｃと電気的に接続するように例えばＣｕ（銅）膜からなる第一再配線層２５が設けられている。ここで、第一再配線層２５が第一導電部２３Ｃと接続する部分を２５ｘとする。なお、第一緩衝層２４の材料としてはこれに限定されるものではなく、他の絶縁樹脂や絶縁体薄膜でも良く、パタ−ン形状も、少なくともダイアフラム部２１ａと第一導電部２３Ｃに重なる領域が開口していればどのような形状でも良い。また、第一再配線層２５もこれに限定されるものではなく、他の金属、または異なる複数の金属層の積層としても良い。
【００３６】
第一再配線層２５上には、少なくとも第一再配線層２５を覆うように第一保護層２６が形成され、第一再配線層２５が露出するように一部を開口することで、半田バンプ１３を設けるための第一露呈部（「第一ランド部」とも呼ぶ）２５ｙを形成している。第一保護層２６も例えばポリイミド樹脂が用いられ、第一緩衝層２４と同様の形状を形成している。また、開口径、つまりランド径（第一ランド部２５ｙが円形とした場合）は例えば１５０μｍとされる。なお、第一保護層２６の材料もこれに限定されるものではなく、他の絶縁樹脂や絶縁体薄膜でも良く、パタ−ン形状も、少なくともダイアフラム部２１ａとランド部２５ｙに重なる領域が開口していればどのような形状でも良く、第一緩衝層２４と異なるパタ−ン形状であっても良い。なお、本例に示すように、第一緩衝層２４および第一保護層２６を島状に形成し、端面がチップの端にかからないようにしておくことにより、第一緩衝層２４および／または第一保護層２６の剥離、特にダイシング(個片化)時の剥離を著しく低減することができ、ひいては圧力センサの歩留りや信頼性を向上することが可能となる。また、ランド径も接続強度を充分保つことのできる範囲で適宜設計できる。ランド部２５ｙ上には、半田バンプ１３が設けられており、ＡＳＩＣ１２と電気的に接続するように接合されている。半田バンプ１３としては、例えばＳｎ−Ａｇ−Ｃｕ系の鉛フリ−半田を用いた．なお、半田バンプ１３の材料はこれに限定されるものではなく、他の組成の半田でも構わない。
【００３７】
図３は、ＡＳＩＣ部１２をより詳細に示した図であり、図３は図１と同様に、模式的な断面図（ａ）と、模式的な平面図（ｂ）からなる。図３（ａ）は図３（ｂ）に示すＣ−Ｃ線に沿った断面を表している。すなわち、図３（ｂ）はＡＳＩＣ部を上面から眺めた模式図である。
【００３８】
以下では、図３を参照して、ＡＳＩＣ部１２をより詳細に説明する。第二基板３１に出力増幅回路（不図示）、温度補償回路等（不図示）および信号の入出力端子として機能する第二導電部（「Ｉ／Ｏパッド部」とも呼ぶ（図３では８個））３３が設けられ、その上に第二緩衝層３４が設けられている。ＡＳＩＣ１２は、例えば大きさが２ｍｍ角で厚さが２００μｍのものを用いた。第二緩衝層３４は、例えば厚さ１０μｍのポリイミド樹脂からなり、少なくとも第二導電部３３が開口するようにパタ−ニングされている。なお、第二緩衝層３４の材料としてはこれに限定されるものではなく、他の絶縁樹脂や絶縁体薄膜でも良く、パタ−ン形状も、少なくとも使用する第二導電部３３と重なる領域が開口していればどのような形状でも良い。
【００３９】
圧力センサと接続する第二導電部３３（図３では便宜的に右半分の４個の第二導電部群３３ａ）には、これら第二導電部３３と電気的に接続するように例えばＣｕ膜からなる第二再配線層３５（３５ａ、３５ｂ）が形成されている。ここで、第二再配線層３５が第二導電部３３と接続する部分を３５ｘとする。なお、第二再配線層３５の材料はこれに限定されるものではなく、他の金属、または異なる複数の金属層の積層としても良い。また、ＡＳＩＣ１２には、外部と信号のやり取りをする第二導電部３３（図３では便宜的に左半分の４個の第二導電部群３３ｂ）も配されている。
【００４０】
第二再配線層３５上には、少なくとも第二再配線層３５を覆うように第二保護層３６が形成され、第二再配線層３５が露出するように一部を開口することで、半田バンプ１３を設けるための第二露呈部（「第二ランド部」とも呼ぶ）３５ｙを形成している。第二保護層３６は、例えばポリイミド樹脂が用いられ、第二緩衝層３４を覆うように形成されている。また、開口径、つまりランド径（第二ランド部３５ｙが円形とした場合）は積層する圧力センサ１１のランド径に合わせて１５０μｍとした。この時、第二保護層３６の材料もこれに限定されるものではなく、他の絶縁樹脂や絶縁体薄膜でも良い。パタ−ン形状も、少なくとも第二ランド部と重なる領域が開口していればどのような形状でも良く、第二緩衝層３４を全て覆わなくても構わない。また、第二ランド部３５ｙのランド径も適宜設計できるが、積層後の構造的なバランスを考慮すると、積層する圧力センサ１１の第一ランド部のランド径と同等としておくことが好ましい。第二ランド部３５ｙ上には、半田バンプ１３が接合し、積層される圧力センサ１１と電気的に接続する。
【００４１】
このように、本発明における半導体センサデバイス１は、圧力センサ１１及びＡＳＩＣ１２ともに入出力端子となる導電部とは別の位置に、該導電部と電気的に接続されたランド部２５ｙ、３５ｙを備えた構成であり、当該ランド部２５ｙ、３５ｙ上に形成した接続部材を介して電気的に接続するように積層されたことを特徴としている。
【００４２】
以上説明したように本構造では、両チップの接合をアンダーフィル材を用いずに直接半田バンプを介して接合している。従って、半田を溶融することで簡便にチップ個別にリペアすることが可能となる。
【００４３】
但しその場合、半田バンプと再配線層との間に拡散が生じ接合界面におおよそ５μｍ程度の合金層が形成される。その合金部分から不良チップを取り除き新たに良品チップへと交換するためには、従来の再配線層の厚さでは入出力端子に損傷を与える虞がある。そこで本発明における半導体センサデバイス１では、接合部をなす第一再配線層２５の厚さαおよび／または第二再配線層３５の厚さα’を８μｍ以上２０μｍ以下と規定したことにより、前記合金部分から不良チップを取り除く際に再配線層の一部が減損しても、新たに良品チップを接合するために充分な厚さを再配線層が維持できる。したがって、本発明によれば、本体に損傷を与えることなく不良チップを個別にリペア可能となるため、高密度なＳｉＰにおいても実装歩留まりが向上し、ひいては低コスト化および環境への負荷の軽減が実現できる半導体センサデバイスが得られる。なお、後述するように、本構造では第一緩衝層２４を設けることで、第一配線層からの応力を緩和している。しかしながら、第一配線層の厚さが厚くなると、第一配線層からの応力を第一緩衝層で緩和しきれなくなり、その影響が顕著になる。また、後述する製造方法にもあるように、当該第一および第二配線層はめっき等の従来用いられる薄膜製造方法により形成されるため、厚い膜の形成には時間を要し、それだけコストアップに繋がり、本発明の目的である環境負荷の低減からも芳しくない。そこで、αおよび／またはα’の上限については、上記応力緩和の観点と製造コストの観点とから２０μｍとした。
【００４４】
第一再配線層２５の厚さαを８μｍ以上２０μｍ以下とし、第一再配線層２５とセンサ回路との間に第一緩衝層２４を配した構成とすることにより、第一緩衝層２４が応力を吸収する作用を担い、第一再配線層２５の厚さが厚くても第一再配線層２５からの歪みをセンサ回路に伝えにくくなる。ここで、第一緩衝層２４の厚さは５μｍ以上２０μｍ以下であることが好ましい。厚さが５μｍ以上あれば、上記応力緩和の観点から十分である。しかしながら、２０μｍより厚い緩衝層を設けると、緩衝層自体の応力がセンサ回路に影響を与えることになり好ましくない。そこで、第一緩衝層の厚さは、５μｍ以上２０μｍ以下とした。つまり、第一再配線層２５の厚さを８μｍ以上２０μｍ以下とし、さらに第一緩衝層の厚さを５μｍ以上２０μｍ以下とする限り、第一再配線層および第一緩衝層がそれぞれの範囲内においてどのような値をとった（すなわち、如何なる組合せ）としても、第一再配線からの応力を第一緩衝層が緩和し、かつ、第一緩衝層自体の応力も小さくでき、センサ回路への影響を抑制できる。
【００４５】
それに加えて、第一緩衝層２４を設けたことにより、第一再配線層２５と半田バンプ１３との接続部（第一ランド部）２５ｙは、第一再配線層２５と第一導電部２３との接続部２５ｘの直上に限らず所望の位置に設けることができる。これにより、半導体チップとの接合部を第一導電部２３の位置によらず自由に配置可能となり、半導体センサデバイスの設計の自由度が向上する。したがって、本発明によれば、応力の影響を受け難く安定したセンサ特性が得られるとともに、外部基板の要求に応じた実装の自由度を備えた構造の半導体センサデバイスを提供することができる。
【００４６】
この時、第二再配線層３５と半導体チップの処理回路との間に、第二緩衝層３４を配した構成とすることが好ましい。これにより、第二再配線層３５と半田バンプ１３との接続部（第二ランド部）３５ｙは、第二再配線層３５と第二導電部３３との接続部３５ｘの直上に限らず所望の位置に設けることができる。これにより、半導体センサチップとの接合部を第二導電部３３の位置によらず自由に配置可能となり、半導体センサデバイスの設計の自由度がさらに向上する。したがって、本発明によれば、小型のチップサイズパッケ−ジにおいて、実装の自由度を備えた構造の半導体センサデバイスを提供することができる。
【００４７】
＜パッケージ＞
次に、本発明に係るセンサデバイスを搭載したパッケ−ジについて説明する。図４は、パッケージの一例を示した模式的な断面図である。パッケ−ジ筐体５１に、当該センサデバイス１のＡＳＩＣ１２が接着するように、接着剤５３を用いて搭載されている。ここでは、パッケ−ジ筐体５１として、大きさが３ｍｍ角で、全体の厚さが０．８ｍｍの３層セラミックパッケ−ジを用いた。なお、パッケ−ジ筐体はこれに限定されず、他の大きさや層数を有するセラミックパッケ−ジや、樹脂パッケ−ジなどを適宜用いることができる。
【００４８】
ＡＳＩＣ１２上の圧力センサ１１と接続していない第二導電部（Ｉ／Ｏパッド）３３（図３では便宜的に左半分の４個の第二導電部群３３ｂ）のうち、外部と配線が必要なＩ／Ｏパッド５４については、ワイヤボンドによりパッケ−ジ筐体５１に設けられた電極パッド５６と電気的に接続している。さらにここでは図示していないが、パッケ−ジ筐体５１には当該電極パッド５６と電気的に接続するように配線やスル−ホ−ル電極、裏面電極や側面電極等が適宜設けられており、センサデバイスからの信号を外部に取り出すことができる。本例では、径が２５μｍの金（Ａｕ）線を用いてワイヤボンドを行ったが、特にこれに限定されるものではない。パッケ−ジ筐体５１の上面には、必要に応じてパッケ−ジ筐体と同等の大きさの蓋体５７を設けることができる。
【００４９】
本例では、蓋体５７として、大きさが３ｍｍ角、厚さ２００μｍで、中央部に径が３０μｍの外気導入口５８を有するセラミック製の蓋体を用い、接着剤にてパッケ−ジ筐体に接着した。なお、蓋体としてはこれに限定されず、蓋として機能すれば他の大きさや厚さとすることができ、材料も樹脂や金属等を適宜用いることができ、接着方法もはんだ等を用いるなど、他の方法でも構わない。外気導入口の径も適宜設定することができ、場所も中央部でなくとも良く、例えば側面に設けることもでき、また、当該外気導入口については、蓋体５７ではなくパッケ−ジ筐体５１に設けても良い。なお、本例のように、パッケ−ジ筐体５１の上面に蓋体５７を設ける場合には、当該蓋体と接触しないように、ワイヤボンド５５のル−プ高さを低く、好ましくは積層された圧力センサ１１の上面よりも低くすることが望ましい。
【００５０】
＜モジュール＞
次に、本発明に係るセンサデバイスを搭載したモジュールについて説明する。図５は、モジュールの一例を示した模式的な断面図である。モジュ−ル基板６１上に、本発明によるセンサデバイスのＡＳＩＣ６２が接着するように、接着剤６３を用いて搭載されている。ＡＳＩＣ６２とモジュ−ル基板６１間は、ワイヤボンド６４により電気的に接続されている。モジュ−ル基板上には、ここでは図示していないが、他の電子デバイスやチップ部品が搭載されていても良い。
【００５１】
図４、５に示したように、本発明におけるパッケ−ジ及びモジュ−ルでは、センサデバイスのＡＳＩＣをパッケ−ジ筐体またはモジュ−ル基板に接着して実装している。これにより、パッケ−ジ筐体またはモジュ−ル基板からの応力が、積層した圧力センサに影響を及ぼすのを低減することができる。特に本実施例のように、Ｓｉからなる圧力センサとＡＳＩＣとを積層した場合、同等の線膨張係数を有するため、応力による圧力センサの特性変動を効果的に低減することが可能となる。なお、本発明では、ＡＳＩＣの厚さは適宜設定することができるが、上述した応力の影響を効果的に低減させるには、系統的な調査の結果、１００μｍ以上の厚さがあることが好ましい。
【００５２】
また、本実施例にあるように、ＭＥＭＳセンサとしてＳｉからなる圧力センサを用いた場合、外部から回路面に光が照射されると、励起したキャリアにより出力が変動するという問題点がある。しかしながら、本発明によるセンサデバイスでは、圧力センサ部の回路面がＡＳＩＣと対向するように積層される。そのため、外部からの光が直接回路面に照射するのを防ぐことができ、本実施例にあるように、筐体上面に設けられる蓋に自由に外気導入口を設けることができる。
【００５３】
＜半導体センサデバイスの製造方法＞
以下では、本発明に係るセンサデバイスの作製方法について、圧力センサ部については図６〜図９を、ＡＳＩＣ部については図１０〜図１３を、それぞれ用いて説明する。
図６〜図１３は図１と同様に、模式的な断面図（ａ）と、模式的な平面図（ｂ）からなる。各図の（ａ）は、各図の（ｂ）に示す線分（Ｄ−Ｄ線〜Ｋ−Ｋ線）に沿った断面を表している。すなわち、各図の（ｂ）はＡＳＩＣ部を上面から眺めた模式図である。
【００５４】
以下では、図６〜図９を用いて、図３に示した圧力センサ部の製造工程の一例を説明する。圧力センサの詳細については既に説明したとおりであり、ここでは詳細は省略する。なお、各図はチップ単位で描いてあるが、実際の工程はウェハレベルでなされている。
【００５５】
まず、図６に示すように、圧力センサ部を構成する第一基板２１の回路面上に、感光性のポリイミド樹脂を一様に塗布し、必要な熱処理等を行った後、露光現像を行い、少なくともダイアフラム２１ａ上と使用するＩ／Ｏパッド２３Ｃ（ここでは４個）上が開口（開口部２４ａ）するようにパタ−ニングをし、第一絶縁層２４を形成する。ここでは、各Ｉ／Ｏパッド周辺に、厚さが１０μｍでアイランド形状を有する４個の第一緩衝層２４を形成した。なお、第一緩衝層の材料としてはポリイミドに限定されず、他の絶縁樹脂や絶縁体薄膜でも良く、パタ−ン形状も、少なくともダイアフラム部とＩ／Ｏパッドが開口していれば、どのような形状でも良く、さらに厚さも絶縁層として機能すれば特に限定されない。
【００５６】
次に、図７に示すように、第一緩衝層２４上に、Ｉ／Ｏパッドと電気的に接続するように、第一再配線層２５を形成する。本実施例では、ウェハ全面にシ−ド層を形成後、めっきにより厚さ１０μｍのＣｕ膜を形成し、その後適宜パタ−ニングして第一再配線層２５を作製した。なお、再配線層の作製方法としてはこれに限定されず、例えば異なる複数の金属層を重ねても良い。
【００５７】
次に、図８に示すように、感光性のポリイミド樹脂を一様に塗布し、必要な熱処理等を行った後、露光現像を行い、少なくとも第一再配線層２５上を覆うように第一保護層２６を形成する。当該第一保護層２６は、第一再配線層２５が露出するように一部が開口（開口部２６ａ）されており、半田バンプを設けるための第一ランド部２５ｙ（２５）が形成されている。本例では、第一緩衝層２４と同等の大きさを有するアイランド状の第一保護層２６を形成し、第一ランド部２５ｙ（２５）のランド径は１５０μｍとした。なお、第一保護層においても、材料としてはポリイミドに限定されず、他の絶縁樹脂や絶縁体薄膜を用いることができ、パタ−ン形状も、少なくともタイアフラム部とランド部が開口していれば良く、第一緩衝層と異なるパタ−ン形状であっても良い。
【００５８】
次に、図９に示すように、ランド７７上に、Ｓｎ−Ａｇ−Ｃｕ系の鉛フリ−はんだからなる半田バンプ１３を設ける。本実施例においては、はんだペ−ストをマスク印刷した後、熱処理することで半田バンプを形成した。なお、半田バンプ１３の材料は、他の組成のはんだでも良く、製法もボール搭載法など他の方法でも構わない。また、本実施例においては、圧力センサ上には半田バンプを設けたが、本発明においては、後述するＡＳＩＣのランド上に設けても良く、いずれか一方、または両方に設けても構わない。
【００５９】
以下では、図１０〜図１３を用いて、図３に示したＡＳＩＣ部の製造工程の一例を説明する。ＡＳＩＣ部の詳細については既に説明したとおりであり、ここでは詳細は省略する。なお、各図はチップ単位で描いてあるが、実際の工程はウェハレベルでなされている。
【００６０】
まず、図１０に示すように、ＡＳＩＣ部を構成する第二基板３１の回路面上に、感光性のポリイミド樹脂を一様に塗布し、必要な熱処理を行った後、露光現像を行い、少なくとも使用するＩ／Ｏパッド３３［３３ａ、３３ｂ（ここでは８個）］上が開口するようにパタ−ニングをし、第二緩衝層３４を形成する。ここでは、Ｉ／Ｏパッドを除く全面に、厚さが１０μｍの第二緩衝層を形成した。なお、第二緩衝層の材料としてはポリイミドに限定されず、他の絶縁樹脂や絶縁体薄膜でも良く、さらに厚さも絶縁層として機能すれば特に限定されない。
【００６１】
次に、図１１に示すように、圧力センサと接続するＩ／Ｏパッド［ここでは便宜的に右半分の４個のＩ／Ｏパッド群３３ａ（３３）］に、これらＩ／Ｏパッドと電気的に接続するように第二再配線層３５が形成されている。本例においては、めっき法により成膜した銅（Ｃｕ）膜を適宜パタ−ニングすることで、厚さが１０μｍの第二再配線層３５を作製した。なお、第二再配線層３５は、他の金属、他の製法でも作製することができ、厚さも特に限定されず、例えば異なる複数の金属層を重ねても良い。また、再配線層の本数やパタ−ンも、本実施例に示したものは一例であり、積層するＭＥＭＳセンサの種類や大きさ等によって適宜選定される。この際、積層するＭＥＭＳセンサが、外部と信号のやり取りをするＩ／Ｏパッド［ここでは便宜的に左半分の４個のＩ／Ｏパッド群３３ｂ（３３）］を干渉しないように再配線層のパタ−ンが形成されることが好ましい。
【００６２】
次に、図１２に示すように、第二再配線層３５上に、少なくとも第二再配線層３５を覆うように第二保護層３６を形成する。当該第二保護層は、再配線層８４が露出するように一部が開口されており、ＭＥＭＳセンサ部の半田バンプと接続するための第二ランド部３５ｙ（３５）が設けられている。本例では、感光性のポリイミド樹脂を一様に塗布し、必要な熱処理等を行った後、露光現像を行い、Ｉ／Ｏパッド群３３ｂ（３３）上および第二ランド部３５ｙ（３５）が開口するようにパタ−ニングをし、厚さが１０μｍの第二保護層を形成した。なお、第二保護層の材料もポリイミドに限定されず、他の絶縁樹脂や絶縁体薄膜でも良く、パタ−ン形状も、少なくとも使用するＩ／Ｏパッドおよびランドが開口していれば、どのような形状でも良く、さらに厚さも絶縁層として機能すれば特に限定されない。
【００６３】
最後に、図１３に示すように、圧力センサ１１の半田バンプ１３が第二ランド部３５ｙ（３５）と接続するように積層し、リフロ−処理してセンサデバイス１が完成する。本例では、図１３で説明した工程により作製した圧力センサを各チップに個片化し、それをＡＳＩＣウェハ（複数個のＡＳＩＣ部が形成されたウェハ）上に搭載した後、ＡＳＩＣ部を個片化してセンサデバイスを作製した。なお、予め圧力センサ部１１及びＡＳＩＣ部１２ともに個片化したものを積層しても構わない。
【００６４】
＜パッケージの製造方法＞
次に、図１４を用いて、本発明によるセンサデバイスを搭載したパッケ−ジの作製方法を説明する。図１４（ａ）〜図１４（ｃ）は、当該パッケ−ジの作製方法の一例を工程順に並べた模式的な断面図である。
まず、図１４（ａ）に示すように、パッケ−ジ筐体９１の内底部に接着剤９２を塗布し、本発明によるセンサデバイス１を構成するＡＳＩＣ部１２の第二基板３１が当該接着剤９２により接合されるようにセンサデバイス１を搭載する。なお、本例では、センサデバイス１をパッケ−ジ筐体９１に搭載したが、本発明はこの構成に限定されるものではない。たとえば、図１５に示すように、予め個片化したＡＳＩＣ部１２の第二基板３１を接着剤１０２によりパッケ−ジ筐体１０３に搭載しておき［図１０（ａ）］、その後、圧力センサ部１１をＡＳＩＣ部１２上に積層する［図１０（ｂ）］ことも可能である。
【００６５】
次いで、図１４（ｂ）に示すように、ＡＳＩＣ部１２上のＩ／Ｏパッド９５（外部との接続用）とパッケ−ジ筐体９１の電極９６とをワイヤボンド９７により電気的に接続する。この際、センサデバイス１をパッケ−ジ筐体９１に接着するときの熱処理や、圧力センサ部１１をＡＳＩＣ部１２上に積層する際の熱処理で、ＡＳＩＣ部１２上の外部と接続されるＩ／Ｏパッド９５上には、ワイヤボンドの喰い付きを悪くするような皮膜（酸化層など）が形成される虞がある。そこで、当該皮膜を除去し、ワイヤボンドの喰い付きをよくする目的で、ここでは図示しないが、ワイヤボンディングの工程の前に、少なくとも外部接続用のＩ／Ｏパッド表面をＡｒプラズマ等によりクリ−ニングしておくことが望ましい。
【００６６】
最後に、図１４（ｃ）に示すように、パッケ−ジ筐体９１の上面に、必要に応じて蓋体９８を設ける。本実施例においては、パッケ−ジ筐体と同等の大きさで、中央部に外気導入口９９を有するセラミック製の蓋体を、接着剤にてパッケ−ジ筐体に接着した。なお、接着方法は接着剤に限定されず、はんだ等を用いるなど他の方法でも構わない。また、本実施例のように、パッケ−ジ筐体上面に蓋体を設ける場合には、当該蓋体と接触しないように、ワイヤボンド９７のル−プ高さを低く、好ましくは積層されたセンサの上面よりも低くするように設けることが望ましい。
【００６７】
＜モジュールの製造方法＞
次に、図１６を用いて、本発明によるセンサデバイスを搭載したモジュ−ルの作製方法を説明する。図１６は、当該モジュ−ルの作製方法の一例を工程順に並べた模式的な断面図である。
まず、図１６（ａ）に示すように、モジュ−ル基板１１１の所定の場所に接着剤１１２を塗布し、本発明によるセンサデバイス１を構成するＡＳＩＣ部１２の第二基板３１が当該接着剤１１２により接合されるようにセンサデバイス１を搭載する。
【００６８】
次いで、図１６（ｂ）に示すように、ＡＳＩＣ部１２上のＩ／Ｏパッド１１５（外部との接続用）とモジュ−ル基板１１１の接続端子１１６とをワイヤボンド１１７により電気的に接続する。この際、センサデバイス１をモジュ−ル基板１１１に接着するときの熱処理で、ＡＳＩＣ部１２上の外部と接続されるＩ／Ｏパッド１１５上には、ワイヤボンドの喰い付きを悪くするような皮膜（酸化層など）が形成される虞がある。そこで、当該皮膜を除去し、ワイヤボンドの喰い付きをよくする目的で、ここでは図示しないが、ワイヤボンディングの工程の前に、少なくとも外部接続用のＩ／Ｏパッド１１５の表面をＡｒプラズマ等によりクリ−ニングしておくことが望ましい。
【００６９】
なお、本例では、センサデバイス１をモジュ−ル基板１１１に搭載したが、本発明はこの構成に限定されるものではない。たとえば、図１７に示すように、予め個片化したＡＳＩＣ部１２の第二基板３１を接着剤１２２によりモジュ−ル基板１２３に搭載しておき［図１７（ａ）］、その後、圧力センサ部１１をＡＳＩＣ部１２上に積層する［図１７（ｂ）］ことも可能である。この際、圧力センサ部１２を搭載するのと一緒に、他の電子デバイス１２５やチップ部品１２６をリフロ−実装すると効率的なモジュ−ルの作製が可能である。
【産業上の利用可能性】
【００７０】
本発明に係る半導体センサデバイスは、例えば圧力センサや加速度センサなどのＭＥＭＳセンサと、これらの信号を処理するＡＳＩＣとを少なくとも含むセンサデバイス、特に薄型化や小型化、あるいは高密度化等が求められている各種の電子部品に好適である。
【符号の説明】
【００７１】
α  第一再配線層の厚さ、α’  第二再配線層の厚さ、１  半導体センサデバイス、１１  圧力センサ部（半導体センサチップ）、１２  ＡＳＩＣ部（半導体チップ）、１３  半田バンプ（導電性の接続部材）、２１  第一基板、２２  ダイアフラム部、２３  第一導電部、２４  第一緩衝層、２５  第一再配線層、２６  第一保護層、３１  第二基板、３３  第二導電部、３４  第二緩衝層、３５  第二再配線層、３６  第二保護層。
【図１】
2010199148.tif 000003
【図２】
2010199148.tif 000004
【図３】
2010199148.tif 000005
【図４】
2010199148.tif 000006
【図５】
2010199148.tif 000007
【図６】
2010199148.tif 000008
【図７】
2010199148.tif 000009
【図８】
2010199148.tif 000010
【図９】
2010199148.tif 000011
【図１０】
2010199148.tif 000012
【図１１】
2010199148.tif 000013
【図１２】
2010199148.tif 000014
【図１３】
2010199148.tif 000015
【図１４】
2010199148.tif 000016
【図１５】
2010199148.tif 000017
【図１６】
2010199148.tif 000018
【図１７】
2010199148.tif 000019
【図１８】
2010199148.tif 000020