(57)【要約】【課題】半導体装置の設計上の大きな制約となることなく、雰囲気温度に対する半導体装置の電流センス比の変動を抑制する。【解決手段】半導体装置は、複数個の機能セルを備えているメイン素子領域と、メイン素子領域内の機能セル数よりも少ない数の機能セルを備えているセンス素子領域を有している。メイン素子領域の表面には第２電極８５が設けられている。第２電極８５の抵抗温度係数は、機能セルの抵抗温度係数よりも小さくされている。第２電極８５には、メイン配線８５ａとケルビン配線が接続されている。ケルビン配線は、メイン配線８５ａが接続された位置８５ｂから最も離れた端辺部８６に接続されている。【選択図】図３
2010199279.tif 000002
【特許請求の範囲】
【請求項１】
複数個の機能セルを備えているメイン素子領域と、
メイン素子領域内の機能セル数よりも少ない数の機能セルを備えているセンス素子領域と、
メイン素子領域に設けられている第１電極と第２電極と、
センス素子領域に設けられている第３電極と第４電極と、を有しており、
メイン素子領域及びセンス素子領域がオンすると、メイン素子領域では第１電極から第２電極に電流が流れ、センス素子領域では第３電極から第４電極に電流が流れる半導体装置において、
第２電極の抵抗温度係数が機能セルの抵抗温度係数より小さくされており、
第２電極上にはメイン配線とケルビン配線が接続されており、
ケルビン配線が、メイン配線が接続された位置から最も離れた第２電極の端辺部に接続されていることを特徴とする半導体装置。
【請求項２】
ケルビン配線が、メイン配線が接続された位置から最も離れた第２電極の角部に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
メイン配線が、第２電極の略中央に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
メイン配線が、第２電極の一の端辺部に接続されており、
ケルビン配線が、メイン配線が接続された端辺部と対向する端辺部に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
複数個の機能セルを備えているメイン素子領域と、
メイン素子領域内の機能セル数よりも少ない数の機能セルを備えているセンス素子領域と、
メイン素子領域に設けられている第１電極と第２電極と、
センス素子領域に設けられている第３電極と第４電極と、を有しており、
メイン素子領域及びセンス素子領域がオンすると、メイン素子領域では第１電極から第２電極に電流が流れ、センス素子領域では第３電極から第４電極に電流が流れる半導体装置において、
第２電極の抵抗温度係数が機能セルの抵抗温度係数より小さくされており、
第２電極上の略中央にメイン配線が接続される一方で、第２電極上の端辺部にケルビン配線が接続されていることを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置においてメイン素子領域を流れる電流を測定する方法であり、
メイン素子領域にメイン電流を流す第１工程と、
センス素子領域にケルビン配線の電位に応じたセンス電流を流す第２工程と、
第２工程によってセンス素子領域に流れるセンス電流を測定する第３工程と、
第３工程で測定されたセンス電流の電流値からメイン素子領域を流れるメイン電流を算出する第４工程と、を有する半導体装置の電流測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流センシング機能を有する半導体装置に関する。
【背景技術】
【０００２】
この種の半導体装置では、同一の半導体基板上に複数個の機能セル（例えば、スイッチング機能を有するトランジスタ等）が形成されている。半導体装置は、メイン素子領域とセンス素子領域に区画されている。メイン素子領域には、多数のセル群が配置されている。センス素子領域には、複数（メイン素子領域内のセル数に比べれば遥かに少ない）のセル群が配置されている。半導体装置に流れる電流は、メイン素子領域内のセル群を流れるメイン電流と、センス素子領域内のセル群を流れるセンス電流に分流され、センス素子領域内を流れるセンス電流が測定される。メイン電流とセンス電流の分流比が既知であれば、測定されたセンス電流値からメイン電流値を計算することができる。以下では、メイン電流値をセンス電流値で除した値を電流センス比と称する。
【０００３】
上述した説明から明らかなように、測定されたセンス電流値からメイン電流値を計算するためには、電流センス比を知っていなければならない。半導体基板上に形成された全てのセルのオン抵抗が同一であれば、メイン素子領域内のセル数とセンス素子領域内のセル数の比に電流センス比が一致するはずである。また、セルのオン抵抗が半導体装置の温度によって変動したとしても、全てのセルの温度が一様に変動すれば、電流センス比は一定の値に維持されるはずである。
しかしながら、メイン素子領域に形成されるセル数とセンス素子領域に形成されるセル数とが大きく異なることから、メイン素子領域のサイズとセンス素子領域のサイズも大きく異なる。このため、メイン素子領域のセル群とセンス素子領域のセル群とでは温度が一様に変動せず、電流センス比が半導体装置の温度によって変化してしまう。すなわち、半導体装置の温度が上昇すると、電流センス比が大きくなる特性を有している（すなわち、メイン素子領域に対してセンス素子領域では電流が流れ難くなる特性を有している）。
そこで、電流センス比の温度依存性を低減するための技術が提案されている（特許文献１）。特許文献１の技術では、（１）メイン素子領域の半導体基板の厚みとセンス素子領域の半導体基板の厚みを相違させたり、あるいは、（２）メイン素子領域内のセル群とセンス素子領域内のセル群のレイアウトを調整したりすることで、メイン素子領域内のセル群の抵抗温度係数とセンス素子領域内のセル群の抵抗温度係数をほぼ同一にしている。これにより、電流センス比の温度による変化を小さくしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−５０９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術では、メイン素子領域とセンス素子領域とで半導体基板の厚みを変える必要があり、また、メイン素子領域のセル群のレイアウトとセンス素子領域のセル群のレイアウトを特定のレイアウトとしなければならない。このため、これらが半導体装置を設計する上での制約となり、半導体装置を自由に設計することができないという問題がある。
【０００６】
本発明は、上記した実情に鑑みてなされたものであり、半導体装置を設計する上での大きな制約となることなく、電流センス比の温度変化を小さくすることができる半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、複数個の機能セルを備えているメイン素子領域と、メイン素子領域内の機能セル数よりも少ない数の機能セルを備えているセンス素子領域と、メイン素子領域に設けられている第１電極と第２電極と、センス素子領域に設けられている第３電極と第４電極を有している。この半導体装置は、メイン素子領域及びセンス素子領域がオンすると、メイン素子領域では第１電極から第２電極に電流が流れ、センス素子領域では第３電極から第４電極に電流が流れる。第２電極の抵抗温度係数は、機能セルの抵抗温度係数より小さくされている。第２電極上には、メイン配線とケルビン配線が接続されている。そして、ケルビン配線は、メイン配線が接続された位置から最も離れた第２電極の端辺部に接続されている。
【０００８】
この半導体装置では、半導体装置がオンすると、メイン素子領域では、第１電極からメイン素子領域内のセル群を通って第２電極に向かって電流が流れ、第２電極内を通ってメイン配線に電流が流れる。メイン配線とケルビン配線は第２電極上の異なる位置に接続されているため、第２電極のうちケルビン配線が接続された部位に流れた電流は、第２電極内を通ってメイン配線に流れる。
ここで、この半導体装置では、メイン配線が接続された位置から最も離れた第２電極の端辺部にケルビン配線が接続される。このため、ケルビン配線の電位Ｖｋは、第２電極の抵抗成分の影響を強く受け、その分だけ温度変化が小さくなる。すなわち、第２電極の抵抗成分の影響が殆ど無い場合（例えば、メイン配線とケルビン配線が第２電極上の同一の位置に接続されている場合）は、ケルビン配線の電位Ｖｋの温度特性は、機能セルの抵抗成分のみで決まる（図６に示す比較例に相当）。一方、第２電極の抵抗成分の影響を強く受ける場合は、機能セルの抵抗成分と第２電極の抵抗成分の両者によって、ケルビン配線の電位Ｖｋの温度特性が決まる。ここで、第２電極の抵抗温度係数は機能セルの抵抗温度係数より小さい。このため、第２電極の抵抗成分の影響を強く受けると、その分だけケルビン配線の電位Ｖｋが低く出力される（図６に示す本発明例に相当）。なお、図６では、ケルビン配線の電位Ｖｋの絶対値ではなく、温度に対する電位変化量ΔＶｋを示している。
この半導体装置では、ケルビン配線の電位Ｖｋが低くなるとセンス素子領域に流れる電流Ｉｓが増加し、ケルビン配線の電位Ｖｋが高くなるとセンス素子領域に流れる電流Ｉｓが減少する（図７参照）。したがって、半導体装置の温度が上昇したときに、ケルビン配線の電位Ｖｋが低く出力されると、その分だけセンス素子領域に多くの電流が流れる。このため、半導体装置の温度上昇によるセンス電流の低下が、ケルビン配線の電位Ｖｋが低く出力されることによるセンス電流の増加により相殺されることとなる。このため、この半導体装置によると、電流センス比の温度変化を小さくすることができる。
なお、この半導体装置では、第２電極上におけるメイン配線とケルビン配線の接続位置を調整するだけなので、機能セルは自由に設計することができる。このため、半導体装置の設計上の大きな制約となることはない。
【０００９】
上記の半導体装置では、例えば、メイン配線が接続された位置から最も離れた第２電極の角部にケルビン配線を接続することができる。このような構成によると、メイン配線が接続された位置からケルビン配線が接続された位置までの距離が長くなり、ケルビン配線の電位Ｖｋに対する第２電極の抵抗成分の影響を大きくすることができる。これによって、電流センス比の温度変化を好適に小さくすることができる。
また、メイン配線は第２電極の略中央に接続することが好ましい。メイン配線を第２電極の略中央に接続することで、メイン素子領域を流れるメイン電流がメイン配線に良好に流れることができ、半導体装置のオン抵抗を低減することができる。
【００１０】
また、上記の半導体装置では、第２電極の一の端辺部にメイン配線を接続する一方で、メイン配線が接続された端辺部と対向する端辺部にケルビン配線を接続することもできる。このような構成によっても、メイン配線が接続される位置からケルビン配線が接続される位置までの距離を長くすることができ、ケルビン配線の電位Ｖｋに対する第２電極の抵抗成分の影響を大きくすることができる。これによって、電流センス比の温度変化を小さくすることができる。
【００１１】
また、本発明の他の半導体装置は、複数個の機能セルを備えているメイン素子領域と、メイン素子領域内の機能セル数よりも少ない数の機能セルを備えているセンス素子領域と、メイン素子領域に設けられている第１電極と第２電極と、センス素子領域に設けられている第３電極と第４電極と、を有している。この半導体装置では、メイン素子領域及びセンス素子領域がオンすると、メイン素子領域では第１電極から第２電極に電流が流れ、センス素子領域では第３電極から第４電極に電流が流れる。第２電極の抵抗温度係数は、機能セルの抵抗温度係数より小さくされている。そして、第２電極上の略中央にメイン配線が接続される一方で、第２電極上の端辺部にケルビン配線が接続されている。
この半導体装置でも、メイン配線が接続される位置からケルビン配線が接続される位置までの距離が長くなり、ケルビン配線の電位Ｖｋに対する第２電極の抵抗成分の影響を大きくすることができる。これによって、電流センス比の温度変化を小さくすることができる。
【００１２】
また、本発明は、上述した半導体装置においてメイン素子領域を流れる電流を精度良く測定する方法を提供する。本発明の測定方法では、メイン素子領域にメイン電流を流す第１工程と、センス素子領域にケルビン配線の電位に応じたセンス電流を流す第２工程と、第２工程によってセンス素子領域に流れるセンス電流を測定する第３工程と、第３工程で測定されたセンス電流の電流値からメイン素子領域を流れるメイン電流を算出する第４工程と、を有している。
この測定方法が実施される半導体装置では、メイン配線が接続される位置からケルビン配線が接続される位置までの距離が長くされている。このため、ケルビン配線の電位Ｖｋに対する第２電極の抵抗成分の影響が大きくなっており、電流センス比の温度変化を小さくすることができる。このため、半導体装置に流れる電流を精度良く測定することができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施例の半導体装置の要部断面図である。
【図２】第１実施例の半導体装置のＭＯＳＦＥＴの断面図である。
【図３】第１実施例のソースパッドの平面図である。
【図４】第１実施例のオペアンプとメイン素子領域とセンス素子領域の回路図である。
【図５】メイン素子領域を流れるメイン電流Ｉｍの流れと、センス素子領域を流れるセンス電流Ｉｓの流れを模式的に表した図である。
【図６】ケルビン端子部の電位変化量と温度の関係を示す図である。
【図７】センス電流Ｉｓとケルビン端子部の電位の関係を示す図である。
【図８】電流センス比と温度の関係を示す図である。
【図９】本発明の他の実施例に係るソースパッドの平面図である。
【図１０】本発明のさらに他の実施例に係るソースパッドの平面図である。
【発明を実施するための形態】
【００１４】
下記に詳細に説明する実施例の主要な特徴を最初に列記する。
（形態１）機能セルは、スイッチング素子である。
（形態２）複数の縦型電界効果トランジスタが形成されている。トランジスタ群はメイン素子領域とセンス素子領域に区画されている。ドレイン電極はメイン素子領域とセンス素子領域に共通であり、ソース電極はメイン素子領域とセンス素子領域で分離されている。
（形態３）ケルビン配線の電位が高くなるとセンス素子領域に流れる電流が減少し、ケルビン配線の電位が低くなるとセンス素子領域に流れる電流が増加する。
【実施例】
【００１５】
（第１実施例）  図１は、第１実施例の半導体装置の要部断面図と、半導体装置に接続される電流検出回路を示している。図１に示すように、半導体装置は、半導体基板（シリコン基板）１００を有している。半導体基板１００は、メイン素子領域１とセンス素子領域２に区画されている。メイン素子領域１内には、多数の縦型の電界効果型トランジスタ（以下、ＭＯＳＦＥＴという）が形成されている。メイン素子領域１内のＭＯＳＦＥＴ群をメイン電流が流れる。センス素子領域２内には、複数の縦型のＭＯＳＦＥＴが形成されている。センス素子領域２内のＭＯＳＦＥＴ群をセンス電流が流れる。メイン素子領域１内に形成されているＭＯＳＦＥＴの数は、センス素子領域２内に形成されているＭＯＳＦＥＴの数よりも遥かに多い。このため、メイン素子領域１とセンス素子領域２とでは、そのサイズが大きく異なる。
【００１６】
半導体基板１００の裏面にはドレイン電極１０が形成されている。ドレイン電極１０は、アルミニウムによって形成されている。ドレイン電極１０は、メイン素子領域１内のＭＯＳＦＥＴとセンス素子領域２内のＭＯＳＦＥＴに共通とされている。
半導体基板１００の表面には、メイン素子領域１上に形成されたメインソース電極８１と、センス素子領域２上に形成されたセンスソース電極８２が配置されている。メインソース電極８１とセンスソース電極８２は、アルミニウムによって形成されている。メインソース電極８１とセンスソース電極８２とは、デッドゾーン８３によって電気的に絶縁されている。デットゾーン８３では、後述するソース領域６１とボディコンタクト領域６２が形成されていない。
【００１７】
センスソース電極８２上には、センスパッド８４が形成されている。センスパッド８４は、配線８４ａを介してオペアンプ９０に結線されている。メインソース電極８１上には、ソースパッド８５が形成されている。ソースパッド８５には、メイン配線８５ａを介して図示しない負荷（例えば、モータ等）が接続されている。また、ソースパッド８５には、ケルビン配線８６ａを介してオペアンプ９０に結線されている。配線８４ａ、メイン配線８５ａ、及びケルビン配線８６ａは、アルミニウムによって形成されている。なお、配線８４ａ、メイン配線８５ａ及びケルビン配線８５ａの各電極８２，８１への接続には、ワイヤボンディングが用いられている。
【００１８】
次に、メイン素子領域１とセンス素子領域２に形成されるＭＯＳＦＥＴについて説明する。なお、メイン素子領域１に形成されるＭＯＳＦＥＴとセンス素子領域２に形成されるＭＯＳＦＥＴとは同一構造であるため、ここではメイン素子領域１に形成されるＭＯＳＦＥＴについて説明する。
【００１９】
図２は、メイン素子領域１に形成されるＭＯＳＦＥＴの断面図を示している。図２に示すように、半導体基板の裏面にはドレイン電極１０が形成されている。半導体基板の裏面に臨む範囲（すなわち、ドレイン電極１０の上面）には、ｎ＋型のドレイン領域２０が形成されている。ｎ＋型のドレイン領域２０上には、ｎ−型のドリフト領域３０が形成されている。ｎ−型のドリフト領域３０上には、ｐ−型のボディ領域４０が形成されている。ｐ−型のボディ領域４０の上部に、ｎ＋型のソース領域６１とｐ＋型のボディコンタクト領域６２が形成されている。ｎ＋型のソース領域６１とｐ−型のボディ領域４０を貫通するように、トレンチゲート電極５０が形成されている。トレンチゲート電極５０の下端は、ドリフト領域３０に達している。トレンチゲート電極５０の両サイドは、ゲート絶縁膜５１を介して、ソース領域６１とボディ領域４０に対向している。なお、メイン素子領域１内のＭＯＳＦＥＴのトレンチゲート電極５０と、センス素子領域２内のＭＯＳＦＥＴのトレンチゲート電極５０は、共通の駆動回路（図示省略）に接続されており、同一のタイミングでオン／オフされる。
ｎ＋型のソース領域６１とｐ＋型のボディコンタクト領域６２の表面に、メインソース電極８１が形成されている。メインソース電極８１は、絶縁膜７０によってトレンチゲート電極５０から電気的に絶縁されている。
【００２０】
図３は、メインソース電極８１上に形成されるソースパッド８５の平面図を示している。図３に示すように、ソースパッド８５は平面視が矩形状となっている。ソースパッド８５の中央には、メイン端子部８５ｂが形成されている。メイン端子部８５ｂにはメイン配線８５ａが接続されている。ソースパッド８５の一つの角部にはケルビン端子部８６が形成されている。ケルビン端子部８６にはケルビン配線８６ａが接続されている。メイン端子部８５ｂがソースパッド８５の中央に位置していることから、メイン端子部８５ｂから最も遠い位置にケルビン端子部８６が形成されていることになる。なお、メイン端子部８５ｂから他の角部８７，８７，８７への距離も、メイン端子部８５ｂからケルビン端子部８６までの距離と同一である。このため、他の角部８７をケルビン端子部とすることもできる。
【００２１】
ここで、センス電流を検出する検出回路の一例であるオペアンプ９０の機能について説明しておく。なお、本実施例では、オペアンプ９０によってセンス電流を検出しているが、本発明はこのような形態に限られず、電流を検出する機能を有する種々の回路構成を採用することができる。
図４は、オペアンプ９０とメイン素子領域１及びセンス素子領域２の回路図を示している。なお、図４では、メイン素子領域１とセンス素子領域２にはそれぞれ１個のＭＯＳＦＥＴのみを図示しているが、上述したように、メイン素子領域１とセンス素子領域２にはそれぞれ複数のＭＯＳＦＥＴが配置されている。図４に示すように、オペアンプ９０の反転入力端子にはセンスパッド８４が接続されている。上述したように、センスパッド８４にはセンス素子領域２のＭＯＳＦＥＴが接続されている。オペアンプ９０の非反転入力端子にはケルビン端子部８６が接続されている。すなわち、ケルビン端子部８６の電位が、基準電位として利用されている。上述したように、ケルビン端子部８６にはメイン素子領域１のＭＯＳＦＥＴが接続されている。また、オペアンプ９０の出力端子は、抵抗Ｒｆを介してオペアンプ９０の反転入力端子に接続されている。
半導体装置がオンすると、メイン素子領域１をメイン電流Ｉｍが流れ、センス素子領域２をセンス電流Ｉｓが流れる。ここで、オペアンプ９０は、反転入力端子の電位が非反転入力端子の電位と等しくなるように動作する。このため、非反転入力端子の電位（即ち、ケルビン端子部８６の電位Ｖｋ）が低くなると、反転入力端子の電位（即ち、センスパッド８４の電位）も低くなる。一方、非反転入力端子の電位（即ち、ケルビン端子部８６の電位Ｖｋ）が高くなると、反転入力端子の電位（即ち、センスパッド８４の電位）も高くなる。このため、非反転入力端子の電位（即ち、ケルビン端子部８６の電位Ｖｋ）が変化すると、センス素子領域２に印加される電圧（コレクタ電極１０の電位Ｖｃ−Ｖｋ）が変化し、これによってセンス電流も変化する。すなわち、図７に示すように、ケルビン端子部８６の電位Ｖｋが高くなると、センス素子領域２に印加される電圧が減少し、センス電流Ｉｓが減少する。一方、ケルビン端子部８６の電位Ｖｋが低くなると、センス素子領域２に印加される電圧が増加し、センス電流Ｉｓが増加する。
また、オペアンプ９０の入力インピーダンスは無限大であるため、センス素子領域２を流れるセンス電流Ｉｓは抵抗Ｒｆを流れる。このため、抵抗Ｒｆによる電圧降下を測定することで、センス電流Ｉｓを計算することができる。センス電流Ｉｓが計算できると、そのセンス電流Ｉｓと電流センス比から、メイン素子領域１を流れるメイン電流Ｉｍを計算することができる。
【００２２】
次に、上述した半導体装置の作用を説明する。上述した半導体装置を作動するには、メイン素子領域１のＭＯＳＦＥＴ群とセンス素子領域２のＭＯＳＦＥＴ群のそれぞれのトレンチゲート電極５０にオン電位（すなわち、ボディ領域４０にチャネルが形成される最小限の電位（ゲート閾値電位）以上の電位）を印加する。トレンチゲート電極５０にオン電位が印加されると、絶縁膜５１近傍のボディ領域４０にチャネルが形成される。これによって、電子は、ソース領域６１からボディ領域４０に形成されるチャネルとドリフト領域３０とドレイン領域２０を経てドレイン電極１０に流れる。すなわち、メイン素子領域１では、ドレイン電極１０からメインソース電極８１にメイン電流Ｉｍが流れる。センス素子領域２では、ドレイン電極１０からセンスソース電極８２にセンス電流Ｉｓが流れる。なお、デッドゾーン８３ではソース領域６１が形成されていないため、電流が流れない。
【００２３】
メイン素子領域１をメインソース電極８１に流れたメイン電流Ｉｍは、ソースパッド８５及びメイン配線８５ａを介して負荷（例えば、モータ等）に流れる。なお、メイン素子領域１を流れるメイン電流Ｉｍのうちケルビン端子部８６に流れる電流は、ケルビン端子部８６からソースパッド８５内を通ってメイン端子部８５ｂに流れ、メイン端子部８５ｂからメイン配線８５ａを介して負荷に流れる。なお、ケルビン端子部８６の電位は、ケルビン配線８６ａを介してオペアンプ９０の非反転入力端子に入力される。
【００２４】
一方、センス素子領域２をセンスソース電極８２に流れるセンス電流Ｉｓは、センスパッド８４及び配線を介してオペアンプ９０に向かって流れる。上述したように、オペアンプ９０の入力インピーダンスは極めて大きい。このため、センス電流Ｉｓは抵抗Ｒｆを流れ、抵抗Ｒｆによる電圧降下が測定される。そして、抵抗Ｒｆの値と抵抗Ｒｆによる電圧降下からセンス電流Ｉｓが計算され、計算されたセンス電流Ｉｓと電流センス比から、メイン素子領域１を流れるメイン電流Ｉｍが計算される。
【００２５】
図５は、メイン素子領域１を流れるメイン電流Ｉｍの流れと、センス素子領域２を流れるセンス電流Ｉｓの流れを模式的に表した図である。図５に示すように、メイン素子領域１には多数のＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）が配置されており、センス素子領域２には少数のＭＯＳＦＥＴ（ＤＳ）が配置されている。なお、抵抗Ｒ１，Ｒ２，Ｒ３は、ＭＯＳＦＥＴ（ＤＭ４，ＤＭ３，ＤＭ２）のそれぞれからメイン端子部８５ｂまでの間のソースパッド８５（アルミニウム）の抵抗成分を表している。また、ケルビン端子部８６は、ＭＯＳＦＥＴ（ＤＭ４）の位置に設けられている。
【００２６】
メイン素子領域１では、ＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）に電流ＩＭ１，ＩＭ２，ＩＭ３，ＩＭ４がそれぞれ流れる。ＭＯＳＦＥＴ（ＤＭ１）を流れる電流ＩＭ１は、そのままメイン端子部８５ｂから負荷に流れる。ＭＯＳＦＥＴ（ＤＭ２）を流れる電流ＩＭ２は、抵抗Ｒ３を通ってメイン端子部８５ｂから負荷に流れる。ＭＯＳＦＥＴ（ＤＭ３）を流れる電流ＩＭ３は、抵抗Ｒ２，Ｒ３を通ってメイン端子部８５ｂから負荷に流れる。ＭＯＳＦＥＴ（ＤＭ４）を流れる電流ＩＭ４は、抵抗Ｒ１，Ｒ２，Ｒ３を通ってメイン端子部８５ｂから負荷に流れる。したがって、ケルビン端子部８６の電位Ｖｋは、ＭＯＳＦＥＴ（ＤＭ４）の抵抗成分とソースパッド８５の抵抗成分Ｒ１，Ｒ２，Ｒ３（アルミニウムの抵抗成分）によって決まる。なお、メイン端子部８５ｂがソースパッド８５の中央に位置し、ケルビン端子部８６がソースパッド８５の角部に位置している。このため、メイン端子部８５ｂとケルビン端子部８６の間の距離が長くなり、抵抗Ｒ１，Ｒ２，Ｒ３が大きな値となるように構成されている。
【００２７】
センス素子領域２では、ＭＯＳＦＥＴ（ＤＳ）をセンス電流ＩＳが流れる。なお、センスパッド８４の電位Ｖｓは、オペアンプ９０によってケルビン端子部８６の電位Ｖｋと同一の電位となる。このため、図７に示すように、ケルビン端子部８６の電位Ｖｋが低くなると、ＭＯＳＦＥＴ（ＤＳ）の両端の電位差が増加し、センス電流ＩＳが増加する。一方、ケルビン端子部８６の電位Ｖｋが高くなると、ＭＯＳＦＥＴ（ＤＳ）の両端の電位差が減少し、センス電流ＩＳも減少する。
【００２８】
上述した半導体装置が作動を開始すると、半導体装置の温度が上昇する。半導体装置の温度が上昇すると、メイン素子領域１内のＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）の電気抵抗が上昇し、センス素子領域２内のＭＯＳＦＥＴ（ＤＳ）の電気抵抗も上昇する。ここで、メイン素子領域１のサイズは、センス素子領域２のサイズと比較して極めて大きい。このため、温度上昇によるセンス素子領域２内のＭＯＳＦＥＴ（ＤＳ）の電気抵抗の増加率は、メイン素子領域１内のＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）の電気抵抗の増加率よりも大きい。このため、メイン素子領域１内のＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）と比較して、センス素子領域２内のＭＯＳＦＥＴ（ＤＳ）には電流が流れ難くなる。
【００２９】
ここで、本実施例の半導体装置では、メイン端子部８５ｂがソースパッド８５の中央に配置され、ケルビン端子部８６がソースパッド８５の角部に配置されている。このため、メイン端子部８５ｂとケルビン端子部８６の間の距離が長くされ、抵抗Ｒ１，Ｒ２，Ｒ３が大きな値となるように構成されている。このため、ケルビン端子部８６の電位Ｖｋは、メイン素子領域１内のＭＯＳＦＥＴ（ＤＭ４）の抵抗成分とソースパッド８５の抵抗成分Ｒ１，Ｒ２，Ｒ３の影響を強く受ける。ＭＯＳＦＥＴ（ＤＳ）の抵抗温度係数が０．５〜０．７％／℃であるのに対して、ソースパッド８５（アルミニウム）の抵抗温度係数は０．４４％／℃となっている。このため、ケルビン端子部８６の電位Ｖｋの温度による変化量は、ＭＯＳＦＥＴ（ＤＳ）の抵抗成分の影響のみを受ける場合（即ち、ケルビン端子部８６とメイン端子部８５ｂを同一位置に配置する場合）と比較して小さくなる。
すなわち、ケルビン端子部８６の電位ＶｋがＭＯＳＦＥＴの影響のみを受ける場合、ケルビン端子部８６の電位Ｖｋは抵抗温度係数０．５〜０．７％／℃に基づいて変化する。（なお、ＭＯＳＦＥＴの抵抗温度係数は、ドリフト領域３０の不純物濃度によって変化する。）一方、ケルビン端子部８６の電位ＶｋがＭＯＳＦＥＴとソースパッド８５の影響を受ける場合、ケルビン端子部８６の電位Ｖｋの温度変化率は、ＭＯＳＦＥＴの抵抗温度係数０．５〜０．７％／℃と、ソースパッド８５の抵抗温度係数０．４４％／℃の間の比率となる。したがって、図６に示すように、ＭＯＳＦＥＴの影響のみを受ける場合（比較例）と比較して、本実施例のケルビン端子部８６の電位Ｖｋの温度変化による電位変化量は小さくなる。このため、ケルビン端子部８６の電位Ｖｋが比較例よりも低く出力され、オペアンプ９０の作用によってセンス素子領域１に流れるセンス電流Ｉｓが大きくなる。
【００３０】
上述したことから明らかなように、本実施例の半導体装置では、半導体装置の温度が上昇すると、メイン素子領域１と比較して、センス素子領域２に電流がより流れ難くなる。その一方で、ケルビン端子部８６の電位Ｖｋが低く出力され、センス素子領域２に流れるセンス電流Ｉｓが大きくなる。したがって、半導体装置の温度上昇によってセンス素子領域２に電流が流れ難くなることが、ケルビン端子部８６の電位Ｖｋが低く出力されることによるセンス電流Ｉｓの上昇により相殺されることとなる。これによって本実施例では、図８に示すように、ＭＯＳＦＥＴの抵抗成分の影響のみを強く受ける場合（比較例）に比較して、電流センス比の温度変動を低減することができる。
また、本実施例の半導体装置では、ソースパッド８５へのメイン配線８５ａ及びケルビン配線８６ａの接続位置を調整するだけなので、半導体装置を設計する上で大きな制約が発生することもない。
また、本実施例の半導体装置では、ソースパッド８５の中央にメイン配線８５ａを接続しているため、メイン素子領域１内を流れるメイン電流Ｉｍがソースパッド８５からメイン配線８５ａにスムーズに流れることができる。これによって、半導体装置のオン抵抗が小さくされている。また、ソースパッド８５の角部にケルビン配線８６ａを接続しているため、半導体基板のうち機能セルが形成されない領域である角部が有効利用されている。
【００３１】
なお、上述した実施例では、ソースパッド８５の中央にメイン配線８５ａを接続し、ソースパッド８５の角部にケルビン配線８６ａを接続したが、本発明はこのような形態に限られない。例えば、図９に示すように、ソースパッド１１５の中央１１５ａにメイン配線８５ａを接続し、ソースパッド１１５の端辺の中央１１７にケルビン配線８６ａを接続するようにしてもよい。かかる場合であっても、メイン配線８５ａが接続される位置とケルビン配線８６ａが接続される位置の間の距離を長くでき、電流センス比の温度変動を低減することができる。
【００３２】
また、上述した実施例では、ソースパッド８５の中央にメイン配線８５ａを接続したが、メイン配線８５ａをソースパッド８５の任意の位置に接続することができる。かかる場合、メイン配線８５ａが接続された位置から最も遠くなる端辺にケルビン配線８６ａを接続することが好ましく、さらには、その端辺の角部にケルビン配線８６ａを接続することが好ましい。このような位置にケルビン配線８６ａを接続することで、メイン配線８５ａが接続される位置とケルビン配線８６ａが接続される位置との間の距離をより長くでき、電流センス比の温度変動を低減することができる。
例えば、図１０に示すように、ソースパッド１２５の一の端辺の中央１２５にメイン配線８５ａを接続することができる。そして、メイン配線８５ａが接続された端辺と対向する端辺１２７にケルビン配線８６ａを接続することができる。この場合、この端辺１２７の角部にケルビン配線８６ａを接続することが好ましい。端辺１２７の角部にケルビン配線８６ａを接続することで、ケルビン配線８６ａとメイン配線８５ａとの距離をより長くすることができる。
また、ソースパッドに接続されるメイン配線の本数も任意に設定することができる。例えば、ソースパッドの中央に２本のメイン配線を接続することもできる。
【００３３】
なお、上述した各実施例では、ソースパッドを介してメイン配線及びケルビン配線をメインソース電極に接続したが、メイン配線及びケルビン配線をメインソース電極上に直接接続することもできる。また、メイン配線及びケルビン配線を、異なるパッドを介してメインソース電極に接続するようにしてもよい。これらの場合も、上述した実施例と同様、メインソース電極に対するメイン配線の接続位置とケルビン配線の接続位置を調整することで、電流センス比の温度変動を低減することができる。
【００３４】
また、上述した実施例は、本発明をＭＯＳＦＥＴに適用した例であったが、本発明はＩＧＢＴやダイオード等の他の半導体装置にも適用することができる。また、上述した実施例では、本発明を縦型の半導体装置に適用した例であったが、本発明は横型の半導体装置にも適用することができる。
【００３５】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３６】
１０：ドレイン電極
２０：ドレイン領域
３０：ドリフト領域
４０：ボディ領域
５０：トレンチゲート電極
６１：ソース領域
６２：ボディコンタクト領域
８１：メインソース電極
８２：センスソース電極
【図１】
2010199279.tif 000003
【図２】
2010199279.tif 000004
【図３】
2010199279.tif 000005
【図４】
2010199279.tif 000006
【図５】
2010199279.tif 000007
【図６】
2010199279.tif 000008
【図７】
2010199279.tif 000009
【図８】
2010199279.tif 000010
【図９】
2010199279.tif 000011
【図１０】
2010199279.tif 000012