(57)【要約】【課題】窒化物半導体層を有する半導体装置を低コストで製造する。【解決手段】基板上に第１の窒化物半導体の犠牲層を形成する犠牲層形成工程と、前記犠牲層上に第２の窒化物半導体層を形成し、前記第２の窒化物半導体層上に窒化物半導体層を積層した積層窒化物半導体層を形成する積層半導体形成工程と、前記犠牲層の表面が露出するまで、前記第２の窒化物半導体層及び前記積層窒化物半導体層をエッチングすることによりトレンチを形成し、前記トレンチ及び前記積層窒化物半導体層表面に接続電極を形成する接続電極形成工程と、前記接続電極の形成された前記基板を電解液に浸漬させ、前記電解液に対し前記接続電極に電位を印加し、前記犠牲層を除去し前記基板を剥離する犠牲層除去工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決する。【選択図】  図６
2010232423.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１の窒化物半導体の犠牲層を形成する犠牲層形成工程と、
前記犠牲層上に第２の窒化物半導体層を形成し、前記第２の窒化物半導体層上に窒化物半導体層を積層した積層窒化物半導体層を形成する積層半導体形成工程と、
前記犠牲層の表面が露出するまで、前記第２の窒化物半導体層及び前記積層窒化物半導体層をエッチングすることによりトレンチを形成し、前記トレンチ及び前記積層窒化物半導体層表面に接続電極を形成する接続電極形成工程と、
前記接続電極の形成された前記基板を電解液に浸漬させ、前記電解液に対し前記接続電極に電位を印加し、前記犠牲層を除去し前記基板を剥離する犠牲層除去工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記犠牲層除去工程により前記基板より剥離した前記第２の窒化物半導体層及び前記積層窒化物半導体層に支持体を接合する基板接合工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項３】
前記接続電極形成工程の後、前記犠牲層の表面が露出するまで、前記第２の窒化物半導体層及び前記積層窒化物半導体層をエッチングし、溶液浸透溝を形成する浸透溝形成工程を有し、
前記浸透溝形成工程の後、前記犠牲層除去工程を行うことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記基板接合工程の後、ダイシングソーにより、チップごとに切断する切断工程を有するものであって、
前記溶液浸透溝は、前記チップごとに設けられていることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１の窒化物半導体の犠牲層はｎ型であり、前記第２の窒化物半導体はｐ型であり、前記電位は正であり、前記犠牲層除去工程は光を照射しながら行うことを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＧａＮ（窒化ガリウム）に代表される窒化物半導体の半導体デバイスは、優れた材料特性から、高耐圧・高速の電子デバイスとして、また、発光デバイスとして有用である。高耐圧・高速の電子デバイスとしては、電界効果型トランジスタ、特にＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）が挙げられ、横型と縦型の２種類の構造がある。また、発光デバイスとしては、ＧａＮ半導体レーザが挙げられ、同様に横型と縦型の２種類の構造が考案されている。
【０００３】
一方、ＧａＮを含むＧａＮ系窒化物半導体層を形成するための成長基板としては、通常、結晶成長の観点よりサファイア（Ａｌ２Ｏ３）基板、ＳｉＣ（炭化ケイ素）基板等が用いられる。
【０００４】
横型の半導体デバイスの場合では、特性上、熱伝導率の高いＳｉＣ基板が主に用いられるが、ＳｉＣ基板が高価であることから、ＳｉＣ基板を用いた半導体デバイスは高コストなものとなってしまう。よって、ＳｉＣ基板を用いて半導体デバイスを作製した後、ＳｉＣ基板より形成された半導体デバイスの領域部分を剥離して、別の高熱伝導率材料の基板に張り替えることにより、ＳｉＣ基板を再利用し低コスト化を図る方法がある。また、成長基板としてサファイア基板を用いた場合では、サファイア基板は熱伝導率が低いため作製される半導体デバイスの性能上問題がある。このため、サファイア基板を用いて半導体デバイスを作製した後、サファイア基板より形成された半導体デバイスの領域を剥離して、別の高熱伝導率材料の基板に張り替えることにより熱伝導の良好な半導体デバイスを製造する方法が期待されている。
【０００５】
一方、縦型の半導体デバイスの場合では、裏面に電極を形成する必要があり、導電性の低いサファイア基板を用いることができないため、導電性を有するＳｉＣ基板又はｎ型ＧａＮ自立基板等の低抵抗な成長基板を用いる必要がある。この場合においても、ＳｉＣ基板等を用いて半導体デバイスを作製した後、ＳｉＣ基板より形成された半導体デバイスの領域を剥離して、別の高熱伝導率の低抵抗材料の基板に張り替えることにより、コストを低減する方法が期待される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−６４１８８号公報
【特許文献２】特開２００８−１３５４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、形成された半導体デバイスとなる窒化物半導体層を成長基板より剥離する際、剥離される窒化物半導体層は成長基板の面方向に広く、極めて薄い。よって、半導体デバイスとしての機能を損なうことなく、短時間に成長基板を剥離することは困難であった。
【０００８】
よって、成長基板より形成された半導体デバイスとなる窒化物半導体層の機能を損なうことなく短時間に剥離し、別の基板に張り替えることが可能な製造方法が望まれている。
【課題を解決するための手段】
【０００９】
本実施の形態の一観点によれば、基板上に第１の窒化物半導体の犠牲層を形成する犠牲層形成工程と、前記犠牲層上に第２の窒化物半導体層を形成し、前記第２の窒化物半導体層上に窒化物半導体層を積層した積層窒化物半導体層を形成する積層半導体形成工程と、前記犠牲層の表面が露出するまで、前記第２の窒化物半導体層及び前記積層窒化物半導体層をエッチングすることによりトレンチを形成し、前記トレンチ及び前記積層窒化物半導体層表面に接続電極を形成する接続電極形成工程と、前記接続電極の形成された前記基板を電解液に浸漬させ、前記電解液に対し前記接続電極に電位を印加し、前記犠牲層を除去し前記基板を剥離する犠牲層除去工程と、を有する半導体装置の製造方法である。
【発明の効果】
【００１０】
開示の半導体装置の製造方法によれば、成長基板より電子デバイス及び発光デバイスとなる窒化物半導体層を短時間に容易に剥離することができ、別の基板に貼り替えることができるため、半導体装置を低コストで製造することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図２】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図３】第１の実施の形態における半導体装置の製造方法の工程図（３）
【図４】第１の実施の形態における半導体装置の製造方法の工程図（４）
【図５】第１の実施の形態において製造される縦型ＧａＮ−ＨＥＭＴの構成図
【図６】第１の実施の形態における光電気化学エッチングのプロセス説明図
【図７】光電気化学エッチングの説明図
【図８】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図９】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図１０】第２の実施の形態における半導体装置の製造方法の工程図（３）
【図１１】第２の実施の形態における半導体装置の製造方法の工程図（４）
【図１２】第２の実施の形態において製造される横型ＧａＮ−ＨＥＭＴの構成図
【図１３】第３の実施の形態における半導体装置の製造方法の工程図（１）
【図１４】第３の実施の形態における半導体装置の製造方法の工程図（２）
【図１５】第３の実施の形態における半導体装置の製造方法の工程図（３）
【図１６】第３の実施の形態における半導体装置の製造方法の工程図（４）
【図１７】第３の実施の形態における半導体装置の製造方法の工程図（５）
【図１８】第３の実施の形態における光電気化学エッチングのプロセス説明図
【図１９】図１８における破線１８Ａ−１８Ｂにより切断した断面図
【図２０】第４の実施の形態における半導体装置の製造方法の工程図（１）
【図２１】第４の実施の形態における半導体装置の製造方法の工程図（２）
【図２２】第４の実施の形態における光電気化学エッチングのプロセス説明図
【図２３】図２２における破線２２Ａ−２２Ｂにより切断した断面図
【発明を実施するための形態】
【００１２】
実施するための形態について、以下に説明する。
【００１３】
〔第１の実施の形態〕
第１の実施の形態における半導体装置の製造方法は、縦型の半導体デバイスである縦型ＧａＮ−ＨＥＭＴの製造方法である。
【００１４】
図１から図４に基づき縦型ＧａＮ−ＨＥＭＴの製造方法について説明する。
【００１５】
最初に、図１（ａ）に示すように、成長基板となるサファイア基板１１の両面を研磨した後、窒化物半導体層を積層形成する。具体的には、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、サファイア基板１１上にＡｌＮ層１２を２ｎｍ、ｎ-ＧａＮ層１３を１μｍ、ｐ-ＧａＮ層１４を１μｍ、ｎ-ＧａＮ層１５を１μｍ、ＡｌＮ層１６を１００ｎｍ積層形成する。
【００１６】
次に、図１（ｂ）に示すように、ＡｌＮ層１６に開口部１７を形成する。具体的には、ＡｌＮ層１６上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ＡｌＮ層１６に形成される開口部１７となる領域上に、開口を有するレジストパターンを形成する。この後、形成されたレジストパターンをマスクとしてＲＩＥ（Reactive Ion Etching）法により、ＡｌＮ層１６をドライエッチングすることにより開口部１７を形成する。この際に行われるＲＩＥの条件は、エッチングガスとしてＣｌ２ガスを用い、ＲＦパワー１００Ｗ、バイアスパワー１０Ｗ、ＲＩＥ装置のチャンバー内の圧力は１Ｐａである。この後、形成されたレジストパターンを除去する。
【００１７】
次に、図１（ｃ）に示すように、ＭＯＣＶＤ法により、開口部１７の形成されたＡｌＮ層１６上に、ｎ-ＧａＮ層１８を２μｍ、ｎ-ＡｌＧａＮ層１９を３０ｎｍ積層形成する。尚、ｎ-ＡｌＧａＮ層１９には、ドーパントとしてＳｉがドープされており、ドーピング濃度５×１０１８ｃｍ−３である。
【００１８】
次に、図１（ｄ）に示すように、ＳｉＮ層２０を形成する。具体的には、ＣＶＤ（Chemical Vapor Deposition）法により、５〜５００ｎｍの膜厚のＳｉＮ層２０を形成する。
【００１９】
次に、図２（ｅ）に示すように、ＳｉＮ層２０に開口部２１を形成する。尚、この開口部２１には後述するようにソース電極が形成される。具体的には、ＳｉＮ層２０上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ＳｉＮ層２０に形成される開口部２１となる領域上に、開口を有するレジストパターンを形成する。この後、形成されたレジストパターンをマスクとしてＲＩＥ法により、ＳｉＮ層２０をドライエッチングすることにより開口部２１を形成し、この後、形成されたレジストパターンを除去する。
【００２０】
次に、図２（ｆ）に示すように、ＳｉＮ層２０の開口部２１にソース電極２２を形成する。具体的には、開口部２１の形成されているＳｉＮ層２０上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ソース電極２２の形成されるＳｉＮ層２０の開口部２１に、開口を有するレジストパターンを形成する。この後、真空蒸着法によりＴｉ（チタン）を３０ｎｍ、Ａｌ（アルミニウム）を１００ｎｍ積層形成する。この後、有機溶媒等を用いたリフトオフ法により、レジストパターンの形成されている領域上のＴｉ及びＡｌをレジストパターンとともに除去することにより、ＴｉとＡｌとが積層されたソース電極２２をＳｉＮ層２０の開口部２１に形成する。更にこの後、窒素雰囲気中にて４００〜１０００℃で熱処理を行うことにより、ｎ-ＡｌＧａＮ層１９にソース電極２２をオーミックコンタクトさせる。尚、本実施の形態においては、熱処理温度を６００℃により熱処理を行った。
【００２１】
次に、図２（ｇ）に示すように、ＳｉＮ層２０に開口部２３を形成する。尚、この開口部２３には後述するようにゲート電極が形成される。具体的には、ＳｉＮ層２０上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ＳｉＮ層２０に形成される開口部２３となる領域上に、開口を有するレジストパターンを形成する。この後、形成されたレジストパターンをマスクとしてＲＩＥ法により、ＳｉＮ層２０をドライエッチングすることにより開口部２３を形成し、この後、形成されたレジストパターンを除去する。
【００２２】
次に、図２（ｈ）に示すように、ＳｉＮ層２０の開口部２３にゲート電極２４を形成する。具体的には、開口部２３の形成されているＳｉＮ層２０上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ゲート電極２４の形成されるＳｉＮ層２０の開口部２３に、開口を有するレジストパターンを形成する。この後、真空蒸着法によりＮｉ（ニッケル）を１０ｎｍ、Ａｕ（金）を２００ｎｍ積層形成する。この後、有機溶媒等を用いたリフトオフ法により、レジストパターンの形成されている領域上のＮｉ及びＡｕをレジストパターンとともに除去することにより、ＮｉとＡｕが積層されたゲート電極２４をＳｉＮ層２０の開口部２３に形成する。
【００２３】
次に、図２（ｉ）に示すように、ＳｉＮ層２５を形成する。具体的には、ソース電極２２及びゲート電極２４の表面を覆うように、ＣＶＤ法によりＳｉＮ層２５を成膜する。
【００２４】
次に、図３（ｊ）に示すように、ＳｉＮ層２０及びＳｉＮ層２５に開口部２６を形成する。具体的には、ＳｉＮ層２５上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ＳｉＮ層２０及びＳｉＮ層２５に形成される開口部２６となる領域上に、開口を有するレジストパターンを形成する。この後、形成されたレジストパターンをマスクとしてＲＩＥ法により、ＳｉＮ層２０及びＳｉＮ層２５をドライエッチングすることにより開口部２６を形成し、この後、形成されたレジストパターンを除去する。
【００２５】
次に、図３（ｋ）に示すように、ｐ-ＧａＮ層１４、ｎ-ＧａＮ層１５、ＡｌＮ層１６、ｎ-ＧａＮ層１８及びｎ-ＡｌＧａＮ層１９にトレンチ２７を形成する。具体的には、開口部２６の形成されたＳｉＮ層２０及びＳｉＮ層２５をマスクとして、ＲＩＥ法により、ｐ-ＧａＮ層１４、ｎ-ＧａＮ層１５、ＡｌＮ層１６、ｎ-ＧａＮ層１８及びｎ-ＡｌＧａＮ層１９をエッチングすることによりトレンチ２７を形成する。この際に行われるＲＩＥの条件は、エッチングガスとしてＣｌ２ガスを用い、ＲＦパワー２００Ｗ、バイアスパワー３０Ｗ、ＲＩＥ装置のチャンバー内の圧力は１Ｐａであり、ｎ-ＧａＮ層１３の表面が露出するまでドライエッチングを行う。
【００２６】
次に、図３（ｌ）に示すように、開口部２６及びトレンチ２７内、ＳｉＮ層２５の表面に接続電極２８を形成する。具体的には、スパッタリング法により、Ｔｉを１００ｎｍ、Ａｕを５００ｎｍ積層形成することにより、開口部２６及びトレンチ２７内、ＳｉＮ層２５の表面に接続電極２８を形成する。
【００２７】
次に、図３（ｍ）に示すように、Ｎｉメッキにより接続電極２８の表面にＮｉ層２９を形成する。形成されるＮｉ層２９の膜厚は１００μｍである。尚、このＮｉ層２９は後述するようにサファイア基板１１から剥離した場合に十分に強度を保つことができる膜厚であることが必要であり、形成される膜厚は１００μｍ以上である。
【００２８】
次に、図３（ｎ）に示すように、光電気化学エッチングにより、ｎ-ＧａＮ層１３を除去することにより、サファイア基板１１よりデバイス層４０であるｎ-ＧａＮ層１５、ＡｌＮ層１６、ｎ-ＧａＮ層１８及びｎ-ＡｌＧａＮ層１９を含む膜を剥離する。除去されるｎ-ＧａＮ層１３は犠牲層でありｎ型の窒化物半導体である。光電気化学エッチングの詳細については後述する。
【００２９】
次に、図４（ｏ）に示すように、ｐ-ＧａＮ層１４を除去する。具体的には、ＲＩＥ法によるドライエッチングを行うことによりｐ-ＧａＮ層１４を除去する。この際に行われるＲＩＥの条件は、エッチングガスとしてＣｌ２ガスを用い、ＲＦパワー１００Ｗ、バイアスパワー１０Ｗ、ＲＩＥ装置のチャンバー内の圧力は１Ｐａである。
【００３０】
次に、図４（ｐ）に示すように、ドレイン電極３０を形成する。具体的には、ｐ-ＧａＮ層１４を除去することにより露出したｎ-ＧａＮ層１５面上にスパッタリング法により、Ｔｉを３０ｎｍ、Ａｕを１００ｎｍ積層形成する。この後、窒素雰囲気中にて４００〜１０００℃で熱処理を行うことにより、ｎ-ＧａＮ層１５にドレイン電極３０をオーミックコンタクトさせる。
【００３１】
次に、図４（ｑ）に示すように、ドレイン電極３０に支持体となる低抵抗のＳｉ基板３１を接着する。具体的には、ドレイン電極３０と低抵抗のＳｉ基板３１との間に不図示のＣｕ、Ａｇ等のろう材を介してドレイン電極３０と低抵抗のＳｉ基板３１とを接着する。尚、ろう材は導電性を有しており低抵抗のＳｉ基板３１とドレイン電極３０とは電気的に接続される。
【００３２】
次に、図４（ｒ）に示すように、Ｎｉ層２９及びＳｉＮ層２５の表面の接続電極２８を除去する。具体的には、Ｎｉ層２９は硫酸加水によるウエットエッチングにより除去し、ＳｉＮ層２５の表面の接続電極２８はイオンミリングによるドライエッチングにより除去する。
【００３３】
次に、図４（ｓ）に示すように、トレンチ２７を含む領域をスクライブラインとしてダイシングソーにより切断することにより各々のチップごとに分離する。
【００３４】
以上の工程により、図５に示すような縦型ＧａＮ−ＨＥＭＴを製造することができる。具体的には、低抵抗のＳｉ基板３１上にドレイン電極３０、ｎ-ＧａＮ層１５、ＡｌＮ層１６、ｎ-ＧａＮ層１８、ｎ-ＡｌＧａＮ層１９が積層され、さらにその上にソース電極２２、ゲート電極２４が形成された縦型ＧａＮ−ＨＥＭＴを製造することができる。この縦型ＧａＮ−ＨＥＭＴは、動作時において窒化物半導体層であるｎ-ＧａＮ層１５及びｎ-ＧａＮ層１８において、低抵抗のＳｉ基板３１に対し略垂直に電流が流れるである。
【００３５】
尚、本実施の形態では、成長基板としてサファイア基板１１を用いたが、ＳｉＣ基板を用いても同様に製造することができる。
【００３６】
（光電気化学エッチング）
次に、図３（ｎ）における光電気化学エッチングについて説明する。この電気化学エッチングは、アルカリ性溶液に、窒化物半導体層等が積層形成されたサファイア基板１１を浸漬させることにより、犠牲層となるｎ-ＧａＮ層１３を除去するものである。
【００３７】
図６は、本実施の形態における光電気化学エッチングの説明図である。本実施の形態における電気化学エッチングは、窒化物半導体層等が積層形成されたサファイア基板１１をＫＯＨ溶液４１に浸漬させ、光源４２より紫外光を照射し、Ｎｉ層２９と電源４３の正極とを接続し、電源４３の負極は電極端子４４と接続して行う。尚、Ｎｉ層２９は接続電極２８を介しｎ-ＧａＮ層１３と接続されている。また、電極端子４４は電解液であるＫＯＨ溶液４１内に入れられている。電解液であるアルカリ性溶液のＫＯＨ溶液４１の濃度は０．０００１〜１０ｍｏｌ／Ｌであり、電極端子４４はＰｔにより形成されている。また、光源４２として水銀ランプ光源のｉ線（波長：３６５ｎｍ）を用い、光の照射は、サファイア基板１１面側より行う。また、電源４３により０〜＋２Ｖの電圧が印加されている。
【００３８】
電解液であるＫＯＨ溶液４１に窒化物半導体層等が積層形成されたサファイア基板１１を浸漬させた状態で光源４２より紫外光を照射することにより、ｎ-ＧａＮ層１３がエッチングされる。具体的には、図７に示すように、ｎ-ＧａＮ層１３に光源４３からの紫外光を照射することにより、電子と正孔が生成され、生成された正孔が寄与することによりエッチングが進行する。即ち、ＫＯＨ溶液４１と接しているｎ-ＧａＮ層１３においては、式（１）、（２）に示すような反応が生じ、Ｇａの酸化と酸化物の溶解によってエッチングが進行する。
２ＧａＮ＋６ＯＨ−＋６ｈ＋→Ｇａ２Ｏ３＋Ｎ２＋３Ｈ２Ｏ・・・・・（１）
Ｇａ２Ｏ３＋６ＯＨ−→２ＧａＯ３３−＋３Ｈ２Ｏ・・・・・・・・・・（２）
この反応をより促進させるために、電源４３を設け接続電極２８を介し接続されたｎ-ＧａＮ層１３より電子を引抜き、対極となる電極端子４４における水素の還元反応により、ｎ-ＧａＮ層１３における電子と正孔の再結合を抑制する。これにより、ｎ-ＧａＮ層１３のエッチングを高速に行うことができ、図に示す白抜きの矢印に示す方向にエッチングが進行する。
【００３９】
本実施の形態において、電解液であるＫＯＨ溶液４１の濃度を２ｍｏｌ／Ｌ、電源４３における電圧を＋１Ｖとした場合、ｎ-ＧａＮ層１３のエッチングレートは、約５μｍ／ｍｉｎとなる。尚、犠牲層であるｎ-ＧａＮ層１３と接して形成されているｐ-ＧａＮ層１４はｐ型の窒化物半導体であるためエッチングされにくく、エッチングストップ層となる。これにより、デバイス層４０であるｎ-ＧａＮ層１５、ＡｌＮ層１６、ｎ-ＧａＮ層１８及びｎ-ＡｌＧａＮ層１９等がエッチングされることはない。
【００４０】
本実施の形態では、犠牲層であるｎ-ＧａＮ層１３がＮｉ層２９及び接続電極２８により電源４３と低抵抗に接続されているため、電子を容易に引抜くことが可能であり、ｎ−ＧａＮ層１３のエッチング速度を加速させることができる。これにより、短時間で成長基板１１より剥離することができ、半導体装置である縦型ＧａＮ−ＨＥＭＴの製造時間を短縮することが可能となり、製造コストを低減させることができる。
【００４１】
また、本実施の形態における製造方法と同様の方法により、縦型ＧａＮ−半導体レーザを製造することも可能である。具体的には、成長基板としてＳｉＣ又はサファイア基板を用いて、犠牲層を介して窒化物半導体層を含む半導体レーザ部となる領域を形成し、その後、犠牲層を光電気化学エッチングにより除去することにより、半導体レーザ部となる領域を成長基板より剥離する。この後、剥離した半導体レーザ部となる領域を低抵抗のＳｉ基板と接着することにより、低コストで窒化物半導体層を有する半導体レーザを製造することができる。この縦型ＧａＮ−半導体レーザは、縦型ＧａＮ−ＨＥＭＴと同様に、接着された低抵抗のＳｉ基板に対し、略垂直方向に電流を流すことによりレーザ発振するものである。
【００４２】
〔第２の実施の形態〕
第２の実施の形態における半導体装置の製造方法は、横型の半導体デバイスである横型ＧａＮ−ＨＥＭＴの製造方法である。
【００４３】
図８から図１１に基づき横型ＧａＮ−ＨＥＭＴの製造方法について説明する。
【００４４】
最初に、図８（ａ）に示すように、成長基板となるサファイア基板１１１の両面を研磨した後、窒化物半導体層を積層形成する。具体的には、ＭＯＣＶＤ法により、サファイア基板１１１上にＡｌＮ層１１２を２ｎｍ、ｎ-ＧａＮ層１１３を１μｍ、ｐ-ＧａＮ層１１４を１μｍ、ｉ-ＧａＮ層１１５を３μｍ、ｎ-ＡｌＧａＮ層１１６を３０ｎｍ積層形成する。尚、ｎ-ＡｌＧａＮ層１１６には、ドーパントとしてＳｉがドープされており、ドーピング濃度５×１０１８ｃｍ−３である。
【００４５】
次に、図８（ｂ）に示すように、ＳｉＮ層１１７を形成する。具体的には、ＣＶＤ法により、膜厚が５〜５００ｎｍのＳｉＮ層１１７を形成する。
【００４６】
次に、図８（ｃ）に示すように、ＳｉＮ層１１７に開口部１１８を形成する。尚、この開口部１１８には後述するようにソース電極及びドレイン電極が形成される。具体的には、ＳｉＮ層１１７上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ＳｉＮ層１１７に形成される開口部１１８となる領域上に、開口を有するレジストパターンを形成する。この後、形成されたレジストパターンをマスクとしてＲＩＥ法により、ＳｉＮ層１１７をドライエッチングすることにより開口部１１８を形成し、この後、形成されたレジストパターンを除去する。
【００４７】
次に、図８（ｄ）に示すように、ＳｉＮ層１１７の開口部１１８にソース電極１１９及びドレイン電極１２０を形成する。具体的には、開口部１１８の形成されているＳｉＮ層１１７上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ＳｉＮ層１１７の開口部１１８に、開口を有するレジストパターンを形成する。この後、真空蒸着法によりＴｉを３０ｎｍ、Ａｌを１００ｎｍ積層形成する。この後、有機溶媒等を用いたリフトオフ法により、レジストパターンの形成されている領域上のＴｉ及びＡｌをレジストパターンとともに除去し、ＴｉとＡｌが積層されたソース電極１１９及びドレイン電極１２０をＳｉＮ層１１７の開口部１１８に形成する。更にこの後、窒素雰囲気中にて４００〜１０００℃で熱処理を行うことにより、ｎ-ＡｌＧａＮ層１１６にソース電極１１９及びドレイン電極１２０をオーミックコンタクトさせる。
【００４８】
次に、図９（ｅ）に示すように、ＳｉＮ層１１７に開口部１２１を形成する。尚、この開口部１２には後述するようにゲート電極が形成される。具体的には、ＳｉＮ層１１７上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ＳｉＮ層１１７に形成される開口部１２１となる領域上に、開口を有するレジストパターンを形成する。この後、形成されたレジストパターンをマスクとしてＲＩＥ法により、ＳｉＮ層１１７をドライエッチングすることにより開口部１２１を形成し、この後、形成されたレジストパターンを除去する。
【００４９】
次に、図９（ｆ）に示すように、ＳｉＮ層１１７の開口部１２１にゲート電極１２２を形成する。具体的には、開口部１２１の形成されているＳｉＮ層１１７上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ゲート電極１２２の形成されるＳｉＮ層１１７の開口部１２１に、開口を有するレジストパターンを形成する。この後、真空蒸着法によりＮｉを１０ｎｍ、Ａｕを２００ｎｍ積層形成する。この後、有機溶媒等を用いたリフトオフ法により、レジストパターンの形成されている領域上のＮｉ及びＡｕをレジストパターンとともに除去することにより、ＮｉとＡｕとが積層されたゲート電極１２２をＳｉＮ層１１７の開口部１２１に形成する。
【００５０】
次に、図９（ｇ）に示すように、ＳｉＮ層１２３を形成する。具体的には、ソース電極１１９、ドレイン電極１２０及びゲート電極１２２の表面を覆うように、ＣＶＤ法によりＳｉＮ層１２３を成膜する。
【００５１】
次に、図９（ｈ）に示すように、ＳｉＮ層１１７及びＳｉＮ層１２３に開口部１２４を形成する。具体的には、ＳｉＮ層１２３上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、ＳｉＮ層１１７及びＳｉＮ層１２３に形成される開口部１２４となる領域上に、開口を有するレジストパターンを形成する。この後、形成されたレジストパターンをマスクとしてＲＩＥ法により、ＳｉＮ層１１７及びＳｉＮ層１２３をドライエッチングすることにより開口部１２４を形成し、この後、形成されたレジストパターンを除去する。これにより、ソース電極１１９又はドレイン電極１２０の一部が露出する。尚、このＲＩＥ法は選択エッチングであるため、ソース電極１１９又はドレイン電極１２０が除去されてしまうことはない。
【００５２】
次に、図９（ｉ）に示すように、ｐ-ＧａＮ層１１４、ｉ-ＧａＮ層１１５及びｎ-ＡｌＧａＮ層１１６にトレンチ１２５を形成する。具体的には、開口部１２４の形成されたＳｉＮ層１１７及びＳｉＮ層１２３をマスクとして、ｐ-ＧａＮ層１１４、ｉ-ＧａＮ層１１５及びｎ-ＡｌＧａＮ層１１６をＲＩＥ法によりドライエッチングすることによりトレンチ１２５を形成する。この際に行われるＲＩＥの条件は、エッチングガスとしてＣｌ２ガスを用い、ＲＦパワー２００Ｗ、バイアスパワー３０Ｗ、ＲＩＥ装置のチャンバー内の圧力は１Ｐａであり、ｎ-ＧａＮ層１１３の表面が露出するまでドライエッチングを行う。
【００５３】
次に、図１０（ｊ）に示すように、開口部１２４及びトレンチ１２５内、ＳｉＮ層１２３の表面に接続電極１２６を形成する。具体的には、スパッタリング法により、Ｔｉを１００ｎｍ、Ａｕを５００ｎｍ積層形成することにより、開口部１２４及びトレンチ１２５内、ＳｉＮ層１２３の表面に接続電極１２６を形成する。尚、これにより、ソース電極１１９に接続する接続電極１２６が形成される。
【００５４】
次に、図１０（ｋ）に示すように、Ｎｉメッキにより接続電極１２６の表面にＮｉ層１２７を形成する。形成されるＮｉ層１２７の膜厚は１００μｍである。尚、このＮｉ層１２７は後述するようにサファイア基板１１１から剥離した場合に十分に強度を保つことができる膜厚であることが必要であり、形成される膜厚は１００μｍ以上である。
【００５５】
次に、図１０（ｌ）に示すように、光電気化学エッチングにより、ｎ-ＧａＮ層１１３を除去することにより、サファイア基板１１１より窒化物半導体層であるｐ-ＧａＮ層１１４、ｉ-ＧａＮ層１１５及びｎ-ＡｌＧａＮ層１１６等を含む膜を剥離する。除去されるｎ-ＧａＮ層１１３は犠牲層となる層であり、この光電気化学エッチングは第１の実施の形態において説明した方法と同様である。
【００５６】
次に、図１０（ｍ）に示すように、ｐ-ＧａＮ層１１４の面上に裏面電極１２８を形成する。具体的には、剥離されたｐ-ＧａＮ層１１４の面上に、スパッタリング法により、Ｔｉを３０ｎｍ、Ａｕを１００ｎｍ積層形成する。これにより、接続電極１２６と電気的に接続される裏面電極１２８がｐ-ＧａＮ層１１４の面上に形成される。
【００５７】
次に、図１０（ｎ）に示すように、裏面電極１２８に低抵抗のＳｉ基板１２９を接着する。具体的には、裏面電極１２８と低抵抗のＳｉ基板１２９との間に不図示のＣｕ、Ａｇ等のろう材を設置し加熱等することにより裏面電極１２８に低抵抗のＳｉ基板１２９を接着する。
【００５８】
次に、図１１（ｏ）に示すように、Ｎｉ層１２７及びＳｉＮ層１２３の表面の接続電極１２６を除去する。具体的には、Ｎｉ層１２７は硫酸加水によるウエットエッチングにより除去し、ＳｉＮ層１２３の表面の接続電極１２６は研磨により除去する。これにより、開口部１２４及びトレンチ１２５内に接続電極１２６が残存する。
【００５９】
次に、図１１（ｐ）に示すように、ＳｉＮ層１３０を形成する。具体的には、露出している接続電極１２６の表面を覆うように、ＣＶＤ法によりＳｉＮ層１２３を成膜する。これにより横型ＧａＮ−ＨＥＭＴを製造することができ、必要に応じて、低抵抗のＳｉ基板１２９を含めてダイシングソーにより各々のチップごとに分離する。
【００６０】
この方法により、図１２に示すような横型ＧａＮ−ＨＥＭＴを製造することができる。具体的には、低抵抗のＳｉ基板１２９上に裏面電極１２８、ｐ-ＧａＮ層１１４、ｉ-ＧａＮ層１１５、ｎ-ＡｌＧａＮ層１１６が積層され、さらにソース電極１１９、ドレイン電極１２０、ゲート電極１２２が形成された横型ＧａＮ−ＨＥＭＴを製造することができる。この横型ＧａＮ−ＨＥＭＴは、動作する際には、窒化物半導体層であるｉ-ＧａＮ層１１５において、低抵抗のＳｉ基板１２９に対し略平行、即ち、低抵抗のＳｉ基板１２９の面方向に電流が流れる。
【００６１】
尚、本実施の形態では、成長基板としてサファイア基板１１１を用いたが、ＳｉＣ基板を用いても同様に製造することが可能である。
【００６２】
本実施の形態では、犠牲層であるｎ-ＧａＮ層１１３がＮｉ層１２７及び接続電極１２６により低抵抗に接続されているため、ｎ-ＧａＮ層１１３より電子を容易に引抜くことが可能であり、ｎ-ＧａＮ層１１３のエッチング速度を加速させることが可能となる。これにより、短時間で成長基板１１１より剥離することができ、半導体装置である横型ＧａＮ−ＨＥＭＴの製造時間を短縮することが可能となり、製造コストを低減させることができる。
【００６３】
また、本実施の形態における製造方法と同様の方法により、横型ＧａＮ−半導体レーザを製造することも可能である。具体的には、成長基板としてＳｉＣ又はサファイア基板を用いて、犠牲層を介して窒化物半導体層を含む半導体レーザ部となる領域を形成し、その後、犠牲層を光電気化学エッチングにより除去することにより、半導体レーザ部となる領域を成長基板より剥離する。この後、剥離した半導体レーザ部となる領域を低抵抗のＳｉ基板と接着することにより、低コストで窒化物半導体層を有する半導体レーザを製造することができる。この横型ＧａＮ−半導体レーザは、横型ＧａＮ−ＨＥＭＴと同様に、接着された低抵抗のＳｉ基板に対し略平行、即ち、低抵抗のＳｉ基板の面方向に電流が流れることにより機能するものである。
【００６４】
〔第３の実施の形態〕
次に、第３の実施の形態における半導体装置の製造方法について説明する。本実施の形態は、横型の半導体デバイスの製造方法であって、より一層剥離の時間を短縮した半導体装置の製造方法である。
【００６５】
図１３から図１７に基づき本実施の形態について説明する。
【００６６】
最初に、図１３（ａ）に示すように、成長基板となるサファイア基板２１１の両面を研磨した後、窒化物半導体層を積層形成する。具体的には、サファイア基板２１１上に、ＭＯＣＶＤ法により、ＡｌＮ層２１２を２ｎｍ、ｎ-ＧａＮ層２１３を１μｍ、ｐ-ＧａＮ層２１４を１μｍ、ｉ-ＧａＮ層２１５を３μｍ、ｎ-ＡｌＧａＮ層２１６を３０ｎｍ積層形成する。更に、ｎ-ＡｌＧａＮ層２１６上に、ドレイン電極２１８、ゲート電極２１９及びソース電極２２０を形成し、これらを覆うようにＳｉＮ層２１７を形成する。ｐ-ＧａＮ層２１４、ｉ-ＧａＮ層２１５、ｎ-ＡｌＧａＮ層２１６、ＳｉＮ層２１７にはトレンチ２２１が形成されており、トレンチ２２１及びＳｉＮ層２１７の表面には、Ｔｉ膜とＡｕ膜が積層された接続電極２２２が形成されている。この接続電極２２２はトレンチ２２１内においてｎ-ＧａＮ層２１３と接している。尚、詳細な形成方法は第２の実施の形態における形成方法と同様である。
【００６７】
次に、図１３（ｂ）に示すように、ＳｉＮ層２１７の表面に形成されている接続電極２２２の一部に開口部２２３を形成する。具体的には、接続電極２２２の表面上にフォトレジストを塗布し、プリベーク等を行った後、露光装置により露光、現像を行うことにより、接続電極２２２に形成される開口部２２３となる領域上に開口を有するレジストパターン２２４を形成する。この後、形成されたレジストパターン２２４をマスクとしてイオンミリングを行い、レジストパターン２２４の形成されていない領域における接続電極２２２を除去する。これにより、接続電極２２２に開口部２２３を形成する。
【００６８】
次に、図１４（ｃ）に示すように、ｐ-ＧａＮ層２１４、ｉ-ＧａＮ層２１５、ｎ-ＡｌＧａＮ層２１６に電解液浸透溝２２５を形成する。具体的には、レジストパターン２２４をマスクとして、ＲＩＥ法によりｐ-ＧａＮ層２１４、ｉ-ＧａＮ層２１５、ｎ-ＡｌＧａＮ層２１６及びＳｉＮ層２１７をドライエッチングすることにより電解液浸透溝２２５を形成する。ＲＩＥ法によるドライエッチングでは、Ｃｌ２ガスを用い、ｎ-ＧａＮ層２１３の表面が露出するまで行う。ドライエッチングが終了した後、レジストパターン２２４を除去する。
【００６９】
次に、図１４（ｄ）に示すように、ＳｉＮ膜２２６を形成する。具体的には、ＣＶＤ法により、接続電極２２２の表面及び電解液浸透溝２２５の内部にＳｉＮ膜２２６を形成する。このようにＳｉＮ膜２２６を形成するのは、電解液浸透溝２２５において側面より窒化物半導体層がエッチングされることを防ぐためである。本実施の形態において形成されるＳｉＮ膜２２６の膜厚は、１００ｎｍである。
【００７０】
次に、図１５（ｅ）に示すように、接続電極２２２の表面及びｎ-ＧａＮ層２１３の表面に形成されたＳｉＮ膜２２６をＲＩＥ法により除去する。具体的には、エッチングガスとしてＳＦ６を１５ｓｃｃｍ、ＣＨＦ３を１５ｓｃｃｍ供給し、ＲＦパワー５００Ｗ、バイアスパワー５０Ｗ、チャンバー内の圧力は１Ｐａとし、接続電極２２２の表面及びｎ-ＧａＮ層２１３の表面が露出するまでドライエッチングを行う。これにより、ＳｉＮ膜２２６は電解液浸透溝２２５の側面に残存する。
【００７１】
次に、図１５（ｆ）に示すように、光電気化学エッチングにより、ｎ-ＧａＮ層２１３を除去することにより、サファイア基板２１１より窒化物半導体層であるｐ-ＧａＮ層２１４、ｉ-ＧａＮ層２１５、ｎ-ＡｌＧａＮ層２１６等を含む膜を剥離する。除去されるｎ-ＧａＮ層２１３は犠牲層となる。この光電気化学エッチングは第１の実施の形態において説明した方法と同様であるが、本実施の形態では、後述するように、電解液浸透溝２２５を設けることにより、電解液浸透溝２２５より電解液が入り込むため、より短時間で剥離を行うことが可能である。
【００７２】
図１８は、図１５（ｆ）の工程における途中の状態を示すものである。図１９（ａ）は、図１８における破線１８Ａ−１８Ｂにおいて切断したサファイア基板２１１全体における断面図であり、図１９（ｂ）は、図１９（ａ）の破線で囲まれた領域の拡大図である。
【００７３】
図に示されるように、電解液浸透溝２２５は、１チップの半導体デバイスごとに設けられている。このため、電解液であるＫＯＨ溶液２３０に浸漬させた場合には、１つのチップごとに設けられた電解液浸透溝２２５より、電解液であるＫＯＨ溶液２３０が侵入し、短時間でｎ-ＧａＮ層２１３を除去することができる。これにより、短時間で成長基板２１１の剥離を行うことが可能である。尚、電解液浸透溝２２５の側面にはＳｉＮ膜２２６が形成されているため、窒化物半導体層であるｐ-ＧａＮ層２１４、ｉ-ＧａＮ層２１５、ｎ-ＡｌＧａＮ層２１６等が側面よりエッチングされることはない。また、トレンチ２２１に形成された接続電極２２２の領域は、後述するように、ダイシング用のスクライブラインに対応しており、この領域をダイシングソーにより切断することにより、１チップごとに分離することができる。
【００７４】
次に、図１６（ｇ）に示すように、光電気化学エッチングにより剥離した面、即ち、ｐ-ＧａＮ層２１４の形成された面に多結晶ＳｉＣ基板２３１を接着する。具体的には、Ｃｕ、Ａｇ等のろう材を介し、高熱伝導材料である多結晶ＳｉＣ基板２３１と接着する。
【００７５】
次に、図１６（ｈ）に示すように、接続電極２２２を除去する。具体的には、接続電極２２２におけるＡｕ膜はヨウ素及びヨウ化アンモニウムを含むエッチャントにより除去し、Ｔｉ膜は硫酸加水により除去する。これにより、トレンチ２２１内における接続電極２２２も除去される。
【００７６】
次に、図１７（ｉ）に示すように、トレンチ２２１の形成されている領域の多結晶ＳｉＣ基板２３１について、接続電極２２２を含む領域をスクライブラインとしてダイシングソーにより切断することにより、１チップごとに分離する。
【００７７】
本実施の形態では、１つのチップごとに電解液浸透溝２２５を設けることにより、高速にｎ-ＧａＮ層２１３に除去することができ、短時間で成長基板２１１より窒化物半導体層を剥離することができるため、より一層低いコストで製造することが可能となる。
【００７８】
〔第４の実施の形態〕
次に、第４の実施の形態における半導体装置の製造方法について説明する。本実施の形態は、横型の半導体デバイスの製造方法であって、第３の実施の形態とは異なる方法により、剥離の時間を短縮した半導体装置の製造方法である。
【００７９】
図２０及び図２１に基づき本実施の形態について説明する。
【００８０】
最初に、図２０（ａ）に示すように、成長基板となるサファイア基板３１１の両面を研磨した後、窒化物半導体層を積層形成する。具体的には、サファイア基板３１１上に、ＭＯＣＶＤ法により、ＡｌＮ層３１２を２ｎｍ、ｎ-ＧａＮ層３１３を１μｍ、ｐ-ＧａＮ層３１４を１μｍ、ｉ-ＧａＮ層３１５を３μｍ、ｎ-ＡｌＧａＮ層３１６を３０ｎｍ積層形成する。更に、ｎ-ＡｌＧａＮ層３１６上に、ドレイン電極３１８、ゲート電極３１９及びソース電極３２０を形成し、これらを覆うようにＳｉＮ層３１７を形成する。ｐ-ＧａＮ層３１４、ｉ-ＧａＮ層３１５、ｎ-ＡｌＧａＮ層３１６、ＳｉＮ層３１７にはトレンチ３２１が形成されており、トレンチ３２１及びＳｉＮ層３１７の表面には、Ｔｉ膜とＡｕ膜が積層された接続電極３２２が形成されている。この接続電極３２２はｎ-ＧａＮ層３１３と接しており、また、ソース電極３２０と電気的に接続されている。また、ｐ-ＧａＮ層３１４、ｉ-ＧａＮ層３１５及びｎ-ＡｌＧａＮ層３１６には電解液浸透溝３２５が形成され、更に、電解液浸透溝３２５の内壁にはＳｉＮ膜３２６が形成されている。形成方法は、第３の実施の形態と同様の方法である。尚、上記以外の詳細な形成方法は第２の実施の形態における形成方法と同様である。
【００８１】
次に、図２０（ｂ）に示すように、接続電極３２２の形成されている側にＩｎ板３３０を圧着した後、光電気化学エッチングにより、ｎ-ＧａＮ層３１３を除去する。これにより、サファイア基板３１１より窒化物半導体層であるｐ-ＧａＮ層３１４、ｉ-ＧａＮ層３１５、ｎ-ＡｌＧａＮ層３１６等を含む膜を剥離する。この光電気化学エッチングは第１の実施の形態において説明した方法と同様であるが、本実施の形態では、後述するように、電解液浸透溝３２５を設けることにより、電解液浸透溝３２５より電解液が入り込むため、より短時間で剥離を行うことが可能である。尚、除去されるｎ-ＧａＮ層３１３は犠牲層となる。
【００８２】
図２２は、図２０（ｂ）の工程における途中の状態を示すものである。図に示されるように、電解液浸透溝３２５より、電解液であるＫＯＨ溶液３３１が侵入し、ｎ-ＧａＮ層３１３を除去する。
【００８３】
図２３（ａ）は、図２２における破線２２Ａ−２２Ｂにおいて切断したサファイア基板３１１全体における断面図であり、図２３（ｂ）は、図２３（ａ）の破線で囲まれた領域の拡大図である。図に示されるように、電解液浸透溝３２５は、１つのチップの半導体デバイスの周囲を囲むように設けられており、ダイシング用のスクライブラインに対応して形成されている。電解液浸透溝３２５の形成されている領域をスクライブラインとしてダイシングソーにより切断することにより、１チップごとに分離することができる。このため、電解液であるＫＯＨ溶液３３１に浸漬させた場合には、各々のチップの周辺部となる領域に形成された電解液浸透溝３２５より電解液であるＫＯＨ溶液３３１が侵入するため、より高速にｎ-ＧａＮ層３１３が除去される。これにより短時間でサファイア基板３１１より剥離を行うことが可能となる。
【００８４】
次に、図２１（ｃ）に示すように、成長基板３１１を剥離した面にＡｇペースト３３２を介し、低抵抗な導電性基板３３３を貼り付ける。尚、導電性基板３３３としては低抵抗なＳｉ基板、Ｃｕ等の金属基板が挙げられる。
【００８５】
次に、図２１（ｄ）に示すように、Ｉｎ板３３０を剥離し、ＳｉＮ層３１７の表面に形成された接続電極３２２を研磨により除去する。この後、電解液浸透溝３２５の形成されている領域をスクライブラインとして導電性基板３３３をダイシングソーにより切断することにより、１チップごとに分離する。
【００８６】
本実施の形態では、１チップごとに切断するためのダイシングソーのスクライブラインとなる領域に電解液浸透溝３２５を設けることにより、高速にｎ-ＧａＮ層３１３を除去することができ、短時間で成長基板３１１より窒化物半導体層を剥離することができるため、より一層低いコストで製造することができる。
【００８７】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【符号の説明】
【００８８】
１１        サファイア基板
１２        ＡｌＮ層（成長基板）
１３        ｎ-ＧａＮ層（犠牲層）
１４        ｐ-ＧａＮ層
１５        ｎ-ＧａＮ層
１６        ＡｌＮ層
１７        開口部
１８        ｎ-ＧａＮ層
１９        ｎ-ＡｌＧａＮ層
２０        ＳｉＮ層
２１        開口部
２２        ソース電極
２３        開口部
２４        ゲート電極
２５        ＳｉＮ層
２６        開口部
２７        トレンチ
２８        接続電極
２９        Ｎｉ層
３０        ドレイン電極
３１        低抵抗のＳｉ基板
【図１】
2010232423.tif 000003
【図２】
2010232423.tif 000004
【図３】
2010232423.tif 000005
【図４】
2010232423.tif 000006
【図５】
2010232423.tif 000007
【図６】
2010232423.tif 000008
【図７】
2010232423.tif 000009
【図８】
2010232423.tif 000010
【図９】
2010232423.tif 000011
【図１０】
2010232423.tif 000012
【図１１】
2010232423.tif 000013
【図１２】
2010232423.tif 000014
【図１３】
2010232423.tif 000015
【図１４】
2010232423.tif 000016
【図１５】
2010232423.tif 000017
【図１６】
2010232423.tif 000018
【図１７】
2010232423.tif 000019
【図１８】
2010232423.tif 000020
【図１９】
2010232423.tif 000021
【図２０】
2010232423.tif 000022
【図２１】
2010232423.tif 000023
【図２２】
2010232423.tif 000024
【図２３】
2010232423.tif 000025