(57)【要約】【課題】テストモードへの移行状態を確認して効率的にＩＣのテストを行なうことが可能なＩＣテスト装置を提供すること。【解決手段】テストモードに関する状態出力が可能なＩＣをテストするＩＣテスト装置であって、前記ＩＣに対してテストモード移行確認を行ない、前記ＩＣからテストモード移行確認が得られた場合には、ＩＣテストを行なってテスト結果を出力し、前記ＩＣからテストモード移行確認が得られなかった場合には、該テストモード移行確認が得られなかった回数が所定回数以内であるときには、再度前記ＩＣに対してテストモード移行確認を行ない、該テストモード移行確認が得られなかった回数が所定回数を超えるときには、テストフェール判定を出力する、ＩＣテスト装置。【選択図】図３
2010127859.tif 000002
【特許請求の範囲】
【請求項１】
テストモードに関する状態出力が可能なＩＣをテストするＩＣテスト装置であって、
前記ＩＣに対してテストモード移行確認を行ない、
前記ＩＣからテストモード移行確認が得られた場合には、ＩＣテストを行なってテスト結果を出力し、
前記ＩＣからテストモード移行確認が得られなかった場合には、
該テストモード移行確認が得られなかった回数が所定回数以内であるときには、再度前記ＩＣに対してテストモード移行確認を行ない、
該テストモード移行確認が得られなかった回数が所定回数を超えるときには、テストフェール判定を出力する、
ＩＣテスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テストモードに関する状態出力が可能なＩＣをテストするＩＣテスト装置に関する。
【背景技術】
【０００２】
従来、ＩＣ（Integrated  Circuit）チップをテストするテスト装置が実用化されている。係るＩＣテストは、テスト装置からテストモードに移行する指示信号（ファンクションパターン）をＩＣに出力し、テストモードに移行したＩＣが、テスト装置から入力される処理を実行して実行結果をテスト装置に出力し、テスト装置においてその実行結果を解析することにより行なわれる。テストモードに以降したＩＣでは、テスト時間の短縮及び異常検出率向上のため、通常と異なる動作を行なっている。
【０００３】
なお、テストモードへの移行を確認できるようにした半導体装置についての発明が開示されている（例えば、特許文献１参照）。
【特許文献１】特開２００３−１９７０００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、実際のＩＣテストにおいては、ＩＣがテスト状態に移行したか否かに拘わらずＩＣテストを実行して実行結果を出力するため、測定系の問題等でテストモードに移行できなかったＩＣが不良品と判断されるという問題が生じていた。
【０００５】
こうしたＩＣは、再度テストを行なうことで良品と判断される可能性が高いものである。しかしながら、再度のテストを行なう場合、ＩＣをテスト装置に搭載する手順を含めてテスト時間が増大してしまう。また、再度のテストを行なわない場合、製品の不良品率が不当に増大する可能性がある。
【０００６】
本発明はこのような課題を解決するためのものであり、テストモードへの移行状態を確認して効率的にＩＣのテストを行なうことが可能なＩＣテスト装置を提供することを、主たる目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するための本発明の一態様は、
テストモードに関する状態出力が可能なＩＣをテストするＩＣテスト装置であって、
前記ＩＣに対してテストモード移行確認を行ない、
前記ＩＣからテストモード移行確認が得られた場合には、ＩＣテストを行なってテスト結果を出力し、
前記ＩＣからテストモード移行確認が得られなかった場合には、
該テストモード移行確認が得られなかった回数が所定回数以内であるときには、再度前記ＩＣに対してテストモード移行確認を行ない、
該テストモード移行確認が得られなかった回数が所定回数を超えるときには、テストフェール判定を出力する、
ＩＣテスト装置である。
【０００８】
この本発明の一態様によれば、テストモードへの移行状態を確認して効率的にＩＣのテストを行なうことができる。
【発明の効果】
【０００９】
本発明によれば、テストモードへの移行状態を確認して効率的にＩＣのテストを行なうことが可能なＩＣテスト装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施するための最良の形態について、添付図面を参照しながら実施例を挙げて説明する。
【実施例】
【００１１】
［基本構成等］
以下、本発明の一実施例に係るＩＣテスト装置１について説明する。図１は、本発明の一実施例に係るＩＣテスト装置１、及びテスト対象であるＩＣ１０のシステム構成例である。
【００１２】
ＩＣテスト装置１は、主要な構成として、デジタル信号出力部２、電圧測定部３、ＣＰＵやＲＡＭ、レジスタ等の一時記憶装置その他の構成を有する図示しない情報処理部、ディスプレイやスピーカー、ブザー等の情報出力装置、Ｉ／Ｏポート等を備える。
【００１３】
ＩＣ１０は、入力端子Ａ、Ｂ、Ｃ、Ｄと、出力端子Ａ、Ｂ、Ｃと、ＩＣ内部回路１１と、テストモード制御回路１２と、テストモード状態出力回路１３と、を備える。
【００１４】
ＩＣテスト装置１のデジタル信号出力部２は、入力端子Ｃ、Ｄに対して、ＩＣ１０をテストモードに移行させるためのデジタル信号（ファンクションパターン）を出力する。
【００１５】
ＩＣ１０のテストモード制御回路１２では、入力されたデジタル信号に従って、いずれのテストモードを選択するかを決定する。そして、決定したテストモードを示す信号をＩＣ内部回路１１及びテストモード状態出力回路１３に出力する。
【００１６】
ＩＣ内部回路１１は、ＩＣ１０としての通常の処理を行なう。係る処理は、入力端子Ａ、Ｂに対して入力された信号について所定の処理を実行し、出力端子Ａ、Ｂに出力する流れとなる。
【００１７】
一方、テストモード制御回路１２からテストモードを示す信号が入力された際には、入力端子Ａ、Ｂに対して入力された信号について上記所定の処理とは異なる処理を実行し、出力端子Ａ、Ｂに出力する。こうして出力された処理結果をテスト装置１で照合し、正確なテストモード処理が実行されたか否かを判定する。
【００１８】
［従来のＩＣテストの流れ］
図２は、従来のＩＣテスト装置で行なわれていたＩＣテスト流れを示すフローチャートである。
【００１９】
まず、ＩＣが搬送機によって自動的にＩＣテスト装置に搬送される（Ｓ１００）。
【００２０】
そして、所定の信号が与えられてテストモードに移行し（Ｓ１０２）、ＩＣテストが実施される（Ｓ１０４）。ＩＣテストは、上記説明した如く入力信号に対してＩＣが通常とは異なる処理を実行することにより行なわれる。
【００２１】
ＩＣから処理結果が出力されると、ＩＣテスト装置においてテスト判定を行ない（Ｓ１０６）、ＩＣテストを終了する（Ｓ１０８）。
【００２２】
テスト判定の結果は、ディスプレイ等により外部に出力されたり、他の情報処理装置に信号として出力されたりする。
【００２３】
ところが、係る従来のＩＣテストでは、ＩＣがテスト状態に移行したか否かに拘わらずＩＣテストを実行して実行結果を出力するため、測定系の問題（入力端子や出力端子の不具合、ＩＣテスト装置１の場合はデジタル信号出力部２や電圧測定部３の不具合等をいう）等でテストモードに移行できなかったＩＣが不良品と判断されるという問題が生じていた。
【００２４】
こうしたＩＣは、再度テストを行なうことで良品と判断される可能性が高いものである。しかしながら、再度のテストを行なう場合、ＩＣをテスト装置に搭載する手順を含めてテスト時間が増大してしまう。また、再度のテストを行なわない場合、製品の不良品率が不当に増大する可能性がある。
【００２５】
［本発明の特徴的な処理］
そこで、本実施例のＩＣテスト装置１では、テストモード状態出力回路１３から入力される電圧信号に基づいてＩＣ１０がテストモードに移行したか否かを判定し、その結果に応じて適切な処理を行なうこととした。
【００２６】
テストモード状態出力回路１３は、例えばＤ／Ａコンバータとして構成される。テストモード状態出力回路１３は、テストモード制御回路１２からテストモード１に移行する旨を示す信号が入力されると１［Ｖ］の電圧信号を出力端子Ｃに出力する。同様に、テストモード制御回路１２からテストモード２に移行する旨を示す信号が入力されると２［Ｖ］の電圧信号を出力し、テストモード制御回路１２からテストモード３に移行する旨を示す信号が入力されると３［Ｖ］の電圧信号を出力し、テストモード制御回路１２からテストモード４に移行する旨を示す信号が入力されると４［Ｖ］の電圧信号を出力し、テストモード制御回路１２からテストモードに移行する旨を示す信号が入力されていない場合は０［Ｖ］の電圧信号を出力する。
【００２７】
ＩＣテスト装置１の電圧測定部３では、出力端子Ｃを通じて入力される電圧信号を読取り、情報処理部に出力する。
【００２８】
図３は、本実施例に係るＩＣテスト装置１の情報処理部が実行する特徴的な処理の流れを示すフローチャートである。
【００２９】
まず、ＩＣが搬送機によって自動的にＩＣテスト装置に搬送される（Ｓ２００）。
【００３０】
次に、テストモード移行回数ｎを初期化する（値ゼロにする；Ｓ２０２）。テストモード移行回数ｎは、情報処理部が有するレジスタ等の一時記憶装置に記憶されるパラメータである。
【００３１】
そして、所定の信号が与えられてテストモードに移行すると共に、テストモード移行回数ｎを値１増加させる（Ｓ２０４）。
【００３２】
続いて、テストモード状態出力回路１３から入力される電圧信号に基づいてＩＣ１０がテストモードに正常に移行したか否かを判定する（Ｓ２０６）。
【００３３】
ＩＣ１０がテストモードに正常に移行した場合は、ＩＣテストを実施する（Ｓ２０８）。ＩＣテストは、上記説明した如く入力信号に対してＩＣ１０が通常とは異なる処理を実行することにより行なわれる。
【００３４】
ＩＣ１０から処理結果が出力されると、ＩＣテスト装置１においてテスト判定を行ない（Ｓ２１０）、テスト判定結果が正常であれば（図では「ＰＡＳＳ」と表記した）正常判定を得た旨を出力し（Ｓ２１２）、テスト判定結果が正常でなければ（図では「ＦＡＩＬ」と表記した）正常判定を得なかった旨を出力して（Ｓ２１４）、ＩＣテストを終了する（Ｓ２１６）。
【００３５】
Ｓ２０６においてＩＣ１０がテストモードに正常に移行しなかったと判定した場合は、テストモード移行回数ｎが値１以内であるか否かを判定する（Ｓ２１８）。テストモード移行回数ｎが値１以内である場合は、Ｓ２０４に進む。なお、本ステップにおける「値１」は、より大きい値に変更してもよい。
【００３６】
一方、テストモード移行回数ｎが値１を超える場合は、テストモード移行に失敗した旨（図では「テストＦＡＩＬ」と表記した）を出力して（Ｓ２２０）、ＩＣテストを終了する（Ｓ２１６）。
【００３７】
テスト判定の結果は、ディスプレイ等により外部に出力されたり、他の情報処理装置に信号として出力されたりする。
【００３８】
係る処理によって、測定系の問題等でテストモードに移行できなかったＩＣ１０が不良品と判断されるという問題を解消することができる。測定系の問題等でテストモードに移行できなかった場合は、テストモード移行に失敗した旨が出力されるため、デジタル信号出力部２や電圧測定部３の修理・交換等で対応できる可能性があるからである。
【００３９】
本実施例のＩＣテスト１によれば、テストモードへの移行状態を確認して効率的にＩＣ１０のテストを行なうことができる。
【００４０】
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
【００４１】
例えば、ＩＣテスト装置１及びＩＣ１０は、以下の如き構成であってもよい。
【００４２】
（１）図４は、ＩＣテスト装置１、及びテスト対象であるＩＣ１０のシステム構成の他の例である。本図の例では、テストモード状態出力回路１３は、例えばシフトレジスタとして構成される。テストモード状態出力回路１３は、テストモード制御回路１２からテストモード１に移行する旨を示す信号が入力されると［００１］を示すデジタル信号を出力端子Ｃに出力する。同様に、テストモード制御回路１２からテストモード２に移行する旨を示す信号が入力されると［０１０］を示すデジタル信号を出力し、テストモード制御回路１２からテストモード３に移行する旨を示す信号が入力されると［０１１］を示すデジタル信号を出力し、テストモード制御回路１２からテストモード４に移行する旨を示す信号が入力されると［１００］を示すデジタル信号を出力し、テストモード制御回路１２からテストモードに移行する旨を示す信号が入力されていない場合は［０００］を示すデジタル信号を出力する。
【００４３】
ＩＣテスト装置１は、デジタル信号入力部４を備え、入力されるデジタル信号を読取り、情報処理部に出力する。
【００４４】
（２）図５は、ＩＣテスト装置１、及びテスト対象であるＩＣ１０のシステム構成の他の例である。本図の例では、テストモード状態出力回路１３は、例えば発信回路として構成される。テストモード状態出力回路１３は、テストモード制御回路１２からテストモード１に移行する旨を示す信号が入力されると１００［ｋＨｚ］の周波数を有する信号を出力端子Ｃに出力する。同様に、テストモード制御回路１２からテストモード２に移行する旨を示す信号が入力されると２００［ｋＨｚ］の周波数を有する信号を出力し、テストモード制御回路１２からテストモード３に移行する旨を示す信号が入力されると３００［ｋＨｚ］の周波数を有する信号を出力し、テストモード制御回路１２からテストモード４に移行する旨を示す信号が入力されると４００［ｋＨｚ］の周波数を有する信号を出力し、テストモード制御回路１２からテストモードに移行する旨を示す信号が入力されていない場合は発振信号を出力しない。
【００４５】
ＩＣテスト装置１は、周波数測定部５を備え、入力される発振信号を読取り、情報処理部に出力する。
【産業上の利用可能性】
【００４６】
本発明は、自動車製造業や自動車部品製造業等に利用可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施例に係るＩＣテスト装置１、及びテスト対象であるＩＣ１０のシステム構成例である。
【図２】従来のＩＣテスト装置で行なわれていたＩＣテスト流れを示すフローチャートである。
【図３】本実施例に係るＩＣテスト装置１の情報処理部が実行する特徴的な処理の流れを示すフローチャートである。
【図４】ＩＣテスト装置１、及びテスト対象であるＩＣ１０のシステム構成の他の例である。
【図５】ＩＣテスト装置１、及びテスト対象であるＩＣ１０のシステム構成の他の例である。
【符号の説明】
【００４８】
１  ＩＣテスト装置
２  デジタル信号出力部
３  電圧測定部
４  デジタル信号入力部
５  周波数測定部
１０  ＩＣ
１１  内部回路
１２  テストモード制御回路
１３  テストモード状態出力回路
Ａ、Ｂ、Ｃ、Ｄ  入力端子
Ａ、Ｂ、Ｃ      出力端子
【図１】
2010127859.tif 000003
【図２】
2010127859.tif 000004
【図３】
2010127859.tif 000005
【図４】
2010127859.tif 000006
【図５】
2010127859.tif 000007