(57)【要約】【課題】電源線から各画素内の発光素子に供給される電力の低下が生じにくい画像表示装置を提供する。【解決手段】発光制御期間内に、時間とともにレベルが変化する発光期間制御信号を複数の画素のそれぞれに対して入力することによって、当該発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素に含まれる発光素子を発光させる画像表示装置であって、発光制御期間内における、複数の画素の一部に対して入力される発光期間制御信号のピークのタイミングが、他の画素に対して入力される前記発光期間制御信号のピークのタイミングと異なる画像表示装置である。【選択図】図５
2010145680.tif 000002
【特許請求の範囲】
【請求項１】
発光制御期間内に、時間とともにレベルが変化する発光期間制御信号を複数の画素のそれぞれに対して入力することによって、当該発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素に含まれる発光素子を発光させる画像表示装置において、
前記発光制御期間内における、前記複数の画素の一部に対して入力される発光期間制御信号のピークのタイミングが、他の画素に対して入力される発光期間制御信号のピークのタイミングと異なる
ことを特徴とする画像表示装置。
【請求項２】
請求項１記載の画像表示装置において、
前記複数の画素のそれぞれは、複数のグループのいずれかに分類され、
前記複数の画素のそれぞれに対して入力される発光期間制御信号のピークのタイミングは、前記グループごとに異なる
ことを特徴とする画像表示装置。
【請求項３】
請求項２記載の画像表示装置において、
前記複数の画素のそれぞれは、当該画素が属する画素行又は画素列に基づいて定められるグループに分類される
ことを特徴とする画像表示装置。
【請求項４】
請求項３記載の画像表示装置において、
前記複数の画素のそれぞれは、当該画素によって表示される色成分に対応するグループに分類される
ことを特徴とする画像表示装置。
【請求項５】
請求項３記載の画像表示装置において、
前記複数の画素のそれぞれは、互いに隣接する複数の画素列又は画素行に属する画素が同じグループに属するように、複数のグループのいずれかに分類される
ことを特徴とする画像表示装置。
【請求項６】
請求項１記載の画像表示装置において、
前記発光素子は、有機エレクトロルミネセンス素子であって、
前記発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、前記有機エレクトロルミネセンス素子に電流を流すことにより、当該有機エレクトロルミネセンス素子を発光させる
ことを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機エレクトロルミネッセンス素子などの発光素子を発光させて画素の表示制御を行う画像表示装置に関する。
【背景技術】
【０００２】
例えば発光素子として有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という）を備えた有機エレクトロルミネッセンス表示装置（以下、有機ＥＬ表示装置という）のように、各画素に設けられた発光素子を発光させることによって、画素の表示制御を行う画像表示装置がある。このような画像表示装置において、画素ごとの輝度を制御する方式の一つとして、発光期間変調方式がある。この方式は、一定期間内において、発光素子が発光する期間の長短を画素ごとに制御することによって、各画素の輝度を調整する方式である。
【０００３】
この方式の具体例について、説明する。まず輝度情報書き込み期間に、各画素を構成する画素回路に輝度情報信号（データ信号）が入力される。この輝度情報信号は、当該画素を発光させようとする輝度に応じたレベルの信号になっている。入力された輝度情報信号のレベルに応じた電荷が画素回路内に蓄積されることによって、各画素に輝度情報が設定される。
【０００４】
その後、発光制御期間内に、発光期間制御信号が画素回路に入力される。この発光期間制御信号は、例えば三角波など、時間とともにレベルが変化する信号になっている。そのため、発光期間制御信号のレベルは、発光制御期間のうちの限られた期間だけ、予め各画素に設定された輝度情報に応じて決まる基準レベルを下回る（又は上回る）ことになる。各画素の画素回路は、発光期間制御信号のレベルがこの基準レベルを下回る（又は上回る）期間の間だけ、電源線から供給される電力を発光素子に入力するよう構成される。したがって、発光期間制御信号のレベルの時間変化と、予め各画素に設定された輝度情報と、に応じて決まる期間にわたって、発光素子が発光する。この発光素子の発光期間が長いほど、人間の目には当該画素が明るく発光しているように感じられる。すなわち、発光制御期間内における発光素子の発光期間の長短によって、各画素の輝度が調整されることになる。このような制御を行う有機ＥＬ表示装置の具体例が、例えば特許文献１，２及び３などに開示されている。
【特許文献１】特開２００３−５７０９号公報
【特許文献２】特開２００３−１２２３０１号公報
【特許文献３】特開２００８−１７０７８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したような画像表示装置において、各画素の発光素子は、電源線から供給される電流や電圧の大きさに応じた明るさで発光する。そのため、電源線から供給される電力の大きさが画素ごとに不均一になってしまうと、表示画面全体の明るさも不均一になってしまうおそれがある。ところが、通常、電源線は複数の画素に対して共通して電力供給を行う。また、前述した発光期間制御信号による画素の発光制御は、画面全体、あるいは画素行ごとなどの単位で、複数の画素に対して共通するタイミングで実行される。そのため、複数の画素を同時期に発光させようとすると、同じ電源線から複数の発光素子に一斉に電流が流れて、各画素に供給される電力の大きさが低下してしまう。さらに、このような電力の低下の度合いは、電源線の抵抗などの影響により、電力供給源から各画素の位置までの電源線の距離などに依存して変化することとなる。これによって、画素ごとの明るさが画素の画面内における位置に依存して変化する画面内輝度傾斜（輝度シェーディング）が生じる場合がある。
【０００６】
例えば図８は、有機ＥＬ表示装置において、各画素内の発光素子に電力を供給する電源線が接続される主電源線ＰＷＲｍの配置例を示している。この図においては、紙面上方のフレキシブルプリント基板ＦＰＣを介して外部から主電源線ＰＷＲｍが有機ＥＬ表示装置のガラス基板ＳＵＢ１上に引き込まれており、主電源線ＰＷＲｍは表示領域Ａを取り囲むように配置されている。表示領域Ａ内の各画素に設けられた発光素子に直接電流を供給する電源線ＰＷＲは、表示領域Ａ内において格子状に複数本延在しており、その端部で主電源線ＰＷＲｍに接続されている。この図の例では、フレキシブルプリント基板ＦＰＣ側から主電源線ＰＷＲｍを介して各電源線ＰＷＲに電流が流れることによって、各画素に対して発光素子を発光させるための電力が供給される。そのため、フレキシブルプリント基板ＦＰＣと反対側（紙面下方）に位置する画素に供給される電力は、フレキシブルプリント基板ＦＰＣ側（紙面上方）に位置する画素と比較して、低下する傾向がある。また、表示領域Ａの横方向（紙面左右方向）の中心線近傍に位置する画素に供給される電力も、左右両端の近傍に位置する画素と比較して、低下する傾向がある。このような電力の低下によって、画素むらが生じるおそれがある。
【０００７】
本発明は上記実情を考慮してなされたものであって、その目的の一つは、電源線から各画素内の発光素子に供給される電力の低下が生じにくい画像表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００９】
（１）発光制御期間内に、時間とともにレベルが変化する発光期間制御信号を複数の画素のそれぞれに対して入力することによって、当該発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素に含まれる発光素子を発光させる画像表示装置において、前記発光制御期間内における、前記複数の画素の一部に対して入力される発光期間制御信号のピークのタイミングが、他の画素に対して入力される発光期間制御信号のピークのタイミングと異なることを特徴とする画像表示装置。
【００１０】
（２）（１）において、前記複数の画素のそれぞれは、複数のグループのいずれかに分類され、前記複数の画素のそれぞれに対して入力される発光期間制御信号のピークのタイミングは、前記グループごとに異なることを特徴とする画像表示装置。
【００１１】
（３）（２）において、前記複数の画素のそれぞれは、当該画素が属する画素行又は画素列に基づいて定められるグループに分類されることを特徴とする画像表示装置。
【００１２】
（４）（３）において、前記複数の画素のそれぞれは、当該画素によって表示される色成分に対応するグループに分類されることを特徴とする画像表示装置。
【００１３】
（５）（３）において、前記複数の画素のそれぞれは、互いに隣接する複数の画素列又は画素行に属する画素が同じグループに属するように、複数のグループのいずれかに分類されることを特徴とする画像表示装置。
【００１４】
（６）（１）において、前記発光素子は、有機エレクトロルミネセンス素子であって、前記発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、前記有機エレクトロルミネセンス素子に電流を流すことにより、当該有機エレクトロルミネセンス素子を発光させることを特徴とする画像表示装置。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００１６】
ここでは、画像表示装置の一態様である有機ＥＬ表示装置に本発明を適用した場合の一例について説明する。本実施形態に係る画像表示装置の表示パネルは、発光素子である有機ＥＬ素子を含む画素回路が行列状に形成されたガラス基板と、当該ガラス基板に貼り合わされて有機ＥＬ素子を封止する封止基板とを含んで構成されている。ガラス基板上には薄膜トランジスタ（ＴＦＴ）が形成され、この薄膜トランジスタを介して有機ＥＬ素子の発光が制御されることによって、画素毎の表示制御が行われる。
【００１７】
図１は、本実施形態に係る画像表示装置においてガラス基板上に実装される画素回路の概略構成の一例を示す図である。同図に示されるように、画像表示装置の表示領域内にはそれぞれ発光素子を備えた複数の画素回路１０が行列状に配置されており、各画素回路１０には、データ信号線ＤＡＴ、点灯スイッチ制御線ＩＬＭ、リセットスイッチ制御線ＲＥＳ、及び電源線ＰＷＲが接続される。データ信号線ＤＡＴ及び電源線ＰＷＲは、いずれも表示画面の上下方向（図１のｙ軸方向）に沿って延在し、互いに並んで複数本配置されている。また、点灯スイッチ制御線ＩＬＭ及びリセットスイッチ制御線ＲＥＳは、いずれも表示画面の左右方向（図１のｘ軸方向）に沿って延在し、互いに並んで複数本配置されている。すなわち、ｘ軸方向に一列に並んだ複数の画素回路１０が１つの画素行Ｐrowを構成し、同じ画素行Ｐrowに属する各画素回路１０に対しては、共通する点灯スイッチ制御線ＩＬＭ及びリセットスイッチ制御線ＲＥＳが接続される。また、ｙ軸方向に一列に並んだ複数の画素回路１０が１つの画素列Ｐcolを構成し、同じ画素列Ｐcolに属する各画素回路１０に対しては、共通するデータ信号線ＤＡＴ及び電源線ＰＷＲが接続される。
【００１８】
なお、以降の説明では、表示画面の上から数えてｉ番目の画素行をＰrow（ｉ）と表記し、画素行Ｐrow（ｉ）内の各画素回路１０と接続される点灯スイッチ制御線及びリセットスイッチ制御線をそれぞれＩＬＭ（ｉ），ＲＥＳ（ｉ）と表記する。また、表示画面の左から数えてｉ番目の画素列をＰcol（ｉ）と表記し、画素列Ｐcol（ｉ）内の各画素回路１０と接続されるデータ信号線及び電源線をそれぞれＤＡＴ（ｉ），ＰＷＲ（ｉ）と表記する。
【００１９】
また、図１においては、３行３列の計９個の画素回路１０のみが示されているが、実際には表示パネルを構成する画素数に応じた数の画素回路がガラス基板上に行列状に配置される。例えばデジタルスチルカメラ等に用いられる水平方向６４０画素、垂直方向４８０画素の解像度の表示パネルの場合、各画素は赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの色に対応する３つのサブ画素から構成され、各サブ画素に対応して画素回路１０が形成される。したがって、縦方向に４８０行、横方向に６４０×３＝１９２０列で計（４８０×６４０×３）個の画素回路１０がガラス基板上に形成されることとなる。なお、以降の説明においては、１個の画素回路１０によって構成されるサブ画素のそれぞれを、単に画素と表記する。
【００２０】
また、各データ信号線ＤＡＴの一端はデータ信号出力回路１２に、点灯スイッチ制御線ＩＬＭ及びリセットスイッチ制御線ＲＥＳの一端はいずれも走査回路１４に、それぞれ接続される。さらに、各電源線ＰＷＲはいずれも主電源線ＰＷＲｍに接続される。ガラス基板外部の電源からこの主電源線ＰＷＲｍに対して所定の電圧が印加されており、主電源線ＰＷＲｍ及び電源線ＰＷＲを介して、各画素回路１０内の発光素子を駆動するための電力が供給される。なお、データ信号出力回路１２及び走査回路１４は、各画素回路１０を構成するスイッチなどと同様に、ガラス基板上に多結晶シリコンＴＦＴ素子等を用いて形成されることとしてよい。あるいは、データ信号出力回路１２や走査回路１４は、ガラス基板上に搭載された１個又は複数個のドライバＩＣチップなどによって構成されてもよいし、このようなドライバＩＣチップと多結晶シリコンＴＦＴ素子等の回路素子との組み合わせによって構成されてもよい。
【００２１】
図２は、各画素回路１０の構成例を示す回路図である。各画素回路１０には、発光素子として有機ＥＬ素子２０が設けられており、そのカソード端は共通電極２２に接続される。共通電極２２は、その電位が本実施形態に係る画像表示装置において基準となる基準電位に設定された電極である。また、有機ＥＬ素子２０のアノード端は、ｎ型のＴＦＴによって構成される点灯スイッチ２４の一端に接続され、点灯スイッチ２４の他端は、ｐ型のＴＦＴである駆動ＴＦＴ２６を介して電源線ＰＷＲに接続される。駆動ＴＦＴ２６及び点灯スイッチ２４がともにオン状態になると、電源線ＰＷＲから共通電極２２に向かって有機ＥＬ素子２０内に電流が流れ、これによって有機ＥＬ素子２０が発光する。
【００２２】
さらに、点灯スイッチ２４の他端と駆動ＴＦＴ２６のゲートとの間には、ｎ型のＴＦＴによって構成されるリセットスイッチ２８が接続され、駆動ＴＦＴ２６のゲートにはさらに保持容量３０の一端が接続される。そして、保持容量３０の他端はデータ信号線ＤＡＴに接続される。また、図２に示されるように、点灯スイッチ２４のゲートは点灯スイッチ制御線ＩＬＭに、リセットスイッチ２８のゲートはリセットスイッチ制御線ＲＥＳに、それぞれ接続されている。これらの制御線からＶＨ（高電圧）及びＶＬ（低電圧）の二値の電圧レベルの制御信号が入力されることによって、各スイッチのオン／オフが切り替えられる。すなわち、点灯スイッチ２４は、点灯スイッチ制御線ＩＬＭからＶＨレベルの信号が入力されるとオン状態になり、ＶＬレベルの信号が入力されるとオフ状態になる。同様に、リセットスイッチ２８は、リセットスイッチ制御線ＲＥＳからＶＨレベルの信号が入力されるとオン状態になり、ＶＬレベルの信号が入力されるとオフ状態になる。
【００２３】
図３は、本実施形態に係る画像表示装置における、表示パネルの断面構造の一例を示す断面図である。この図の例では、ある一つの画素を構成する有機ＥＬ素子２０及びこれに接続されるＴＦＴを含んだ部分の断面構造が示されている。なお、同図における上方向を向いた矢印は、光の放射方向を示している。
【００２４】
図３に示されるように、表示パネルを製造する際には、まずＬＴＰＳ工程において、ガラス基板ＳＵＢ１上に、多結晶シリコンを材料としたチャネル層ＦＧ、Ｐ−ＴＥＯＳを材料としたゲート絶縁膜ＩＮＳ１、ＭｏＷを材料としたゲート配線ＳＧ、Ｐ−ＴＥＯＳを材料としたＣＯＮＴ絶縁膜ＩＮＳ２、金属材料により形成されるソース／ドレイン配線ＡＬ、Ｐ−ＳｉＮを材料としたパッシベーション層ＰＡＳを順に積層して、ＴＦＴを形成する。その後、パッシベーション層ＰＡＳの上にＴＦＴ形成によって生じた段差を平坦化するための平坦化層ＯＣを形成する。平坦化層ＯＣは、窒化シリコンなどの無機膜や、アクリル樹脂、ポリイミド樹脂などの有機膜であってよい。次に、平坦化膜ＯＣ上に反射層ＡＭを形成する。反射層ＡＭは、例えばＭｏＷ（Ｍｏ：８０ｗｔ％、Ｗ：２０ｗｔ％）とＡｌＳｉ（Ｓｉ：１．０ｗｔ％以下）の二層構造によって形成される。続いて、ＩＴＯからなる陽極ＡＤを形成する。この陽極ＡＤは、ソース／ドレイン配線ＡＬと接続される。その後、ＬＴＰＳ工程の最後に、電極端部での陽極−陰極間のショートを防ぐためのＳｉＮバンクＳｉＬ２を形成する。
【００２５】
次に、ＯＬＥＤ工程において、ＲＧＢを打ち分けるための精密マスクを用いて有機ＥＬ層ＥＬを形成し、表示領域全体を覆う形でＩＺＯからなる透明陰極ＣＤを形成する。透明陰極ＣＤは薄膜化する必要があるため、隣接画素間の抵抗を小さくするように、さらに補助電極ＡＵＸを形成する。最後に、水分侵入を防ぐために乾燥剤を塗布した封止基板ＳＵＢ２をＮ２環境下で封止して、表示パネルを製造する。
【００２６】
なお、ここでは本実施形態に係る画像表示装置がトップエミッション型の有機ＥＬ表示装置であるものとして、その断面構造を説明したが、本実施形態に係る画像表示装置はこれに限らずボトムエミッション型の有機ＥＬ表示装置であってもよい。
【００２７】
以下、本実施形態に係る画像表示装置における各画素の表示制御の具体例について、説明する。
【００２８】
図４は、本実施形態に係る画像表示装置の１フレーム期間Ｔfrm内における制御動作を説明する図であって、横軸は時間ｔを、縦軸は表示画面を構成する各画素行Ｐrowを表している。同図に示されるように、１フレーム期間Ｔfrmは、全体として、前半の輝度情報書き込み期間Ｔdatと後半の発光制御期間Ｔilmとに分割される。そして、さらに輝度情報書き込み期間Ｔdatは、画素行ごとの水平期間Ｔｈ（１），Ｔｈ（２），・・・，に分割される。すなわち、１フレーム期間Ｔfrmが開始すると、まず画素行Ｐrow（１）内の画素への輝度情報書き込み、次に画素行Ｐrow（２）内の画素への輝度情報書き込み、・・・、と順に各画素行Ｐrowへの輝度情報書き込みが行われる。そして、全画素行Ｐrowへの輝度情報書き込みが完了し、表示画面内の全ての画素に対して輝度情報が設定された状態になると、続く発光制御期間Ｔilm内に、設定された輝度情報に応じて各画素を発光させる発光制御が行われる。図にも示されるように、本実施形態では、発光制御期間Ｔilmは表示画面内の全画素に共通する期間となっており、後述するように、この期間内に全画素の輝度情報に応じた発光制御が一斉に実行される。
【００２９】
図５は、１フレーム期間Ｔfrmのうち、特にｉ番目の画素行Ｐrow（ｉ）に対する輝度情報書き込みを行う水平期間Ｔｈ（ｉ）と、発光制御期間Ｔilmと、において、画素行Ｐrow（ｉ）に属する各画素回路１０に入力される信号の一例を示すタイミング図である。この図５においては、点灯スイッチ制御線ＩＬＭ（ｉ）及びリセットスイッチ制御線ＲＥＳ（ｉ）に入力される制御信号の電圧レベルの時間変化（すなわち信号波形）が示されている。また、画素行Ｐrow（ｉ）内において互いに隣接する３つの画素のそれぞれに接続される３本のデータ信号線ＤＡＴに入力される信号レベルの時間変化も併せて示されている。ここでは、赤、緑、青のそれぞれに対応するサブ画素からなる画素列Ｐcolに接続されるデータ信号線を、それぞれＤＡＴ（Ｒ）、ＤＡＴ（Ｇ）、及びＤＡＴ（Ｂ）と表記し、図５には、データ信号線ＤＡＴ（Ｒ），ＤＡＴ（Ｇ）及びＤＡＴ（Ｂ）のそれぞれに入力される信号の例が示されている。
【００３０】
図５にも示されるように、各水平期間Ｔｈ（ｉ）は、さらに前半のデータ入力期間Ｔdiと後半のデータ書き込み期間Ｔdsに分割される。データ入力期間Ｔdi内においては、赤、緑、青それぞれの輝度情報が順にデータ信号出力回路１２に入力される。
【００３１】
続いて、データ書き込み期間Ｔds内において、データ信号出力回路１２に入力された輝度情報を実際に各画素回路１０に対して設定するデータ書き込みが行われる。具体的には、まず点灯スイッチ制御線ＩＬＭ（ｉ）及びリセットスイッチ制御線ＲＥＳ（ｉ）のそれぞれにＶＨレベルの信号が入力されることによって、画素行Ｐrow（ｉ）を構成する各画素回路１０内の点灯スイッチ２４及びリセットスイッチ２８がオン状態になる。点灯スイッチ２４及びリセットスイッチ２８がオン状態になると、駆動ＴＦＴ２６のゲートとドレインとが同電位のダイオード接続となり、駆動ＴＦＴ２６と有機ＥＬ素子２０が導通状態となる。
【００３２】
次に点灯スイッチ制御線ＩＬＭ（ｉ）の信号レベルがＶＬに変化して点灯スイッチ２４がオフ状態になると、駆動ＴＦＴ２６と有機ＥＬ素子２０とが切り離されて有機ＥＬ素子２０に電流が流れなくなる。このとき駆動ＴＦＴ２６のゲートとドレインはリセットスイッチ２８によって短絡されているので、保持容量３０の一端が接続されている駆動ＴＦＴ２６のゲート電圧は、電源線ＰＷＲの電圧から駆動ＴＦＴ２６の閾値電圧Ｖthだけ低い電圧にリセットされる。このリセット動作によって、画素ごとの駆動ＴＦＴ２６の閾値電圧Ｖthのばらつきが吸収されることになる。また、この時点において保持容量３０の他端には、図５に示されるようにある電圧レベルのデータ信号Ｓdatがデータ信号線ＤＡＴから入力されている。ここで、画素行Ｐrow（ｉ）内の各画素に入力されるデータ信号Ｓdatの電圧レベルは、当該画素を発光させるための輝度情報に応じたレベルになっている。
【００３３】
この状態において、図５に示されるようにリセットスイッチ制御線ＲＥＳ（ｉ）の信号レベルがＶＬに変化してリセットスイッチ２８がオフ状態になると、保持容量３０の両端の電位差はその時点の状態のまま保持されることになる。すなわち、各画素を発光させるための輝度情報が各画素回路１０に設定された状態になる。
【００３４】
以上説明したような制御が全画素行Ｐrowに対して実行されることによって、輝度情報書き込み期間Ｔdat内に全ての画素に対して輝度情報の設定が行われる。なお、画素行Ｐrow（ｉ）以外の他の画素行Ｐrowに対して輝度情報の書き込みが行われている間は、点灯スイッチ制御線ＩＬＭ（ｉ）及びリセットスイッチ制御線ＲＥＳ（ｉ）に対する信号入力は行われないので、他の画素行Ｐrow内の画素に対して輝度情報書き込みを行うためのデータ信号Ｓdatが各データ信号線ＤＡＴに入力されても、画素行Ｐrow（ｉ）内の画素に設定された輝度情報はそのまま保持されることとなる。
【００３５】
次に、発光制御期間Ｔilmにおける制御内容について説明する。図５に示されるように、発光制御期間Ｔilmでは、全画素行の点灯スイッチ制御線ＩＬＭにＶＨレベルの信号が入力され、その結果全画素において点灯スイッチ２４がオン状態になる。そのため、各画素において駆動ＴＦＴ２６がオン状態になれば、電源線ＰＷＲから有機ＥＬ素子２０に電流が流れ、当該画素が点灯することになる。
【００３６】
この状態において、各データ信号線ＤＡＴを介して、時間とともに電圧レベルが変化する発光期間制御信号Ｓswpが全画素に対して入力される。このとき、発光期間制御信号Ｓswpの電圧レベルの変動範囲は、輝度情報に応じて各画素回路１０に入力されるデータ信号Ｓdatの電圧レベルの変動範囲に対応した範囲になっている。具体的に、本実施形態では、発光期間制御信号Ｓswpは図５に示すように三角波になっている。
【００３７】
この発光期間制御信号Ｓswpの電圧レベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素の駆動ＴＦＴ２６がオン状態になり、これによって各画素の有機ＥＬ素子２０が発光する。具体的には、発光期間制御信号Ｓswpの電圧レベルと、画素ごとに入力されたデータ信号Ｓdatの電圧レベルに対応する基準電圧レベルと、の大小関係によって、有機ＥＬ表示素子２０の発光が制御される。本実施形態では、発光期間制御信号Ｓswpの電圧レベルが画素回路１０ごとに設定された基準電圧レベルを下回る期間の間だけ、当該画素回路１０内の駆動ＴＦＴ２６がオン状態になり、有機ＥＬ素子２０に電流が流れる。ここで、発光期間制御信号Ｓswpが三角波になっているため、画素回路１０に設定された輝度情報に応じた基準電圧レベルが小さければ小さいほど、発光期間制御信号Ｓswpがこの基準電圧レベルを下回る期間は短くなり、有機ＥＬ素子２０が発光する期間も短くなる。逆に基準電圧レベルが大きくなるにつれ、発光期間制御信号Ｓswpが基準電圧レベルを下回る期間は長くなり、有機ＥＬ素子２０が発光する期間が長くなる。それゆえ、予め輝度情報書き込み期間Ｔdatにおいて各画素回路１０に対して輝度情報に応じたデータ信号Ｓdatを入力し、輝度情報の設定を行っておくことによって、発光制御期間Ｔilmにおいて各画素を設定された輝度情報に応じた輝度で発光させることができる。
【００３８】
特に、本実施形態に係る画像表示装置では、複数の画素の一部に対して入力される発光期間制御信号Ｓswpがピークを示すタイミングが、他の画素に対して入力される発光期間制御信号Ｓswpのピークのタイミングと異なっている。具体的には、図５に示されるように、データ信号線ＤＡＴ（Ｇ）に入力される発光期間制御信号Ｓswpの波形は、その立ち上がりと立ち下がりが発光制御期間Ｔilm内で対称になっており（つまり三角波が二等辺三角形状になっており）、そのピークタイミングは発光制御期間Ｔilmのほぼ中間の時点になっている。一方、データ信号線ＤＡＴ（Ｒ）に入力される発光期間制御信号Ｓswpのピークタイミングは、データ信号線ＤＡＴ（Ｇ）に入力される発光期間制御信号Ｓswpのピークタイミングより早く、発光制御期間Ｔilmの開始とほぼ同時になっている。逆にデータ信号線ＤＡＴ（Ｂ）に入力される発光期間制御信号Ｓswpのピークタイミングは、データ信号線ＤＡＴ（Ｇ）に入力される発光期間制御信号Ｓswpのピークタイミングより遅く、発光制御期間Ｔilmの終了とほぼ同時になっている。
【００３９】
すなわち、本実施形態に係る画像表示装置において、表示画面内の各画素回路１０は、画素列ごとに複数のグループのいずれかに分類されている。具体的に、ここでは各画素回路１０は、当該画素によって表示される色成分に対応して、３つのグループに分類される。そして、発光期間制御信号Ｓswpのピークのタイミングは、このグループごとに異なるように設定されている。
【００４０】
このような制御によって、共通する発光制御期間Ｔilm内に複数の画素（ここでは表示画面内の全画素）を発光させる場合において、各画素に入力される発光期間制御信号Ｓswpのピークが特定のタイミングに集中してしまうことを防ぐことができる。前述したように、これら各画素に対しては、共通する主電源線ＰＷＲｍを介して有機ＥＬ素子２０を発光させるための電流が供給されている。そのため、発光期間制御信号Ｓswpのピークが特定のタイミングに集中してしまうと、各画素回路１０内の有機ＥＬ素子２０を発光させるために流れる電流の大きさも特定のタイミングでピークを持つことになり、これによって主電源線ＰＷＲｍ及び電源線ＰＷＲを介して各画素回路１０に印加される電圧の低下が引き起こされる。本実施形態では、発光制御期間Ｔilm内における発光期間制御信号Ｓswpのピークタイミングを画素列ごとにずらすことによって、各画素回路１０内の有機ＥＬ素子２０に電流が流れるタイミングを分散させ、このような電圧の低下を抑えることができる。
【００４１】
図６Ａ及び図６Ｂは、この発光期間制御信号Ｓswpのピークタイミングと、主電源線ＰＷＲｍに流れる電流波形と、の関係を示す図である。図６Ａは本実施形態に係る画像表示装置において、データ信号線ＤＡＴ（Ｒ）、データ信号線ＤＡＴ（Ｇ）、及びデータ信号線ＤＡＴ（Ｂ）のそれぞれに入力される発光期間制御信号Ｓswpと、同じタイミングで主電源線ＰＷＲｍに流れる電流波形を示すグラフの一例と、が並べて示されている。なお、主電源線ＰＷＲｍに流れる電流の波形を示すグラフは、横軸が時間、縦軸が電流を示しており、実線が全体として主電源線ＰＷＲｍに流れる電流の大きさＩsumを、３本の破線は赤、緑、青色の画素の発光によって生じる電流成分Ｉｒ、Ｉｇ及びＩｂの大きさを、それぞれ示している。また、図６Ｂは、比較のために、従来例の画像表示装置において主電源線ＰＷＲｍに流れる電流の波形を示した図である。具体的に、図６Ｂでは、上記図６Ａの例においてデータ信号線ＤＡＴ（Ｇ）に入力されるものと同様の発光期間制御信号Ｓswpが全画素に対して入力された場合の、主電源線ＰＷＲｍに流れる電流の波形が示されている。これらの図によれば、図６Ｂでは発光期間制御信号Ｓswpのピークタイミングが全画素共通であるために、このピークタイミングと同じタイミングで電流波形に大きなピークが生じている。一方、図６Ａでは、発光期間制御信号Ｓswpのピークタイミングが画素列ごとにずれているために、主電源線ＰＷＲｍに流れる電流の最大値は図６Ｂの場合と比較して低く抑えられている。
【００４２】
また、図７Ａ及び図７Ｂは、図８と同様に主電源線ＰＷＲｍ及び電源線ＰＷＲが配置されている場合に、従来例の画像表示装置における輝度分布（図中、破線で示す）と、本実施形態に係る画像表示装置の輝度分布（図中、実線で示す）と、を比較する図である。図７Ａは図８におけるｘ方向の輝度分布の一例を、図７Ｂは図８におけるｙ方向の輝度分布の一例を、それぞれ示しており、いずれも縦軸は輝度に関する指標値Ｌを示している。図７Ａに示されるように、従来例の画像表示装置においては、表示画面の横方向の中心線近傍で輝度が低下する傾向にあるのに対し、本実施形態に係る画像表示装置では、このような低下が抑えられ、画面横方向の輝度分布が一様になっていることが分かる。また、図７Ｂに示されるように、従来例の画像表示装置においては、フレキシブルプリント基板ＦＰＣから遠ざかるにつれて輝度が低下する傾向にあるのに対し、本実施形態に係る画像表示装置では、このような低下が抑えられ、画面縦方向の輝度分布も一様になっていることが分かる。
【００４３】
以上説明したように、本実施形態に係る画像表示装置によれば、共通した発光制御期間Ｔilm内において各画素を発光期間制御信号Ｓswpに応じて決まる期間だけ発光させる場合に、各画素に対して入力される発光期間制御信号Ｓswpのピークタイミングを分散させることによって、瞬間的に大きなピーク電流が主電源線ＰＷＲｍや電源線ＰＷＲに流れることを防ぎ、画面内輝度傾斜の発生を抑えることができる。
【００４４】
以上説明した本実施形態に係る画像表示装置は、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置として採用できる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利用することも可能である。
【００４５】
なお、本発明の実施の形態は以上説明したものに限られず、発光制御期間Ｔilm内に複数の画素に対して発光期間制御信号Ｓswpを入力することによって画素の輝度調整を行う各種の画像表示装置に適用可能である。例えば以上の説明においては、１フレーム期間Ｔfrmは、輝度情報書き込み期間Ｔdatと発光制御期間Ｔilmとに分割され、発光制御期間Ｔilmは全画素共通であることとしている。しかしながら、画素の発光制御の方法はこのようなものに限られない。すなわち、これまで説明したものとは異なる構成の画素回路を採用することで、いずれかの画素行に対する輝度情報書き込みを行っている間、他の画素行に対しては発光期間制御信号Ｓswpを入力することとし、１フレーム期間Ｔfrm内に各画素行に対して複数回の発光制御期間Ｔilmが設定されることしてもよい。あるいは、本実施形態と同様に画素行ごとに輝度情報書き込み期間Ｔdatと発光制御期間Ｔilmとが設定されるが、この輝度情報書き込み期間Ｔdatは他の画素行に対する輝度情報書き込み期間Ｔdatとは時間的にずれるように設定され、その結果として発光制御期間Ｔilmも画素行ごとに少しずつずれることとしてもよい。これらの場合、発光制御期間Ｔilmは全画素共通ではなく、１又は複数の画素行ごとに共通の発光制御期間Ｔilmが設定されることになる。この場合でも、共通した発光制御期間Ｔilm内に発光制御が行われる複数の画素について、その一部に対して入力される発光期間制御信号Ｓswpのピークタイミングが他の画素に対して入力される発光期間制御信号Ｓswpのピークタイミングと異なるようにしてもよい。これにより、各画素に対して入力される発光期間制御信号Ｓswpのピークタイミングがずれて、電源線に流れるピーク電流を低くすることができる。
【００４６】
また、以上の説明においては、各画素を対応する色成分によって３つのグループに分け、各グループの画素に入力される発光期間制御信号Ｓswpのピークタイミングを互いに異ならせることとしたが、ピークタイミングの分散を図ることができるのであれば、これ以外の態様で各画素をグループ分けしてもよい。具体的に、例えば隣接する複数の画素列が同じグループに属するように各画素を分類し、このグループごとに発光期間制御信号Ｓswpのピークタイミングを異ならせてもよい。また、画素列ではなく、同じ画素行に属する画素が同じグループに属するように、画素行ごとに各画素を複数のグループに分類することとしてもよい。発光期間制御信号Ｓswpが、画素行に沿って横方向に延在する信号線を介して各画素に入力される場合には、このような分類がなされることになる。なお、本発明の実施の形態に係る画像表示装置が以上説明した画素回路１０と異なる構成の画素回路を採用する場合、発光期間制御信号Ｓswpは必ずしもデータ信号線ＤＡＴから入力されるとは限らず、これとは独立した信号線から入力されることとしてもよい。また、発光期間制御信号Ｓswpは、時間とともに線形に信号レベルが変化する三角波に限らず、非線形に信号レベルが変化するなど、各種の形状の波形の信号であってよい。
【００４７】
また、以上の説明においては発光素子として有機ＥＬ素子を用いることとしたが、これに限らず、本発明の実施の形態に係る画像表示装置は、例えば無機ＥＬ素子やＦＥＤ（Field-Emission Device）など、入力される電流や電圧に依存して輝度が変化する各種の発光素子を用いた画像表示装置であってよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態に係る画像表示装置のガラス基板上に形成される回路の概略構成を示す図である。
【図２】画素回路の構成例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本実施形態に係る画像表示装置の１フレーム期間内における制御動作を示す説明図である。
【図５】一つの画素行に属する各画素回路に入力される信号の一例を示すタイミング図である。
【図６Ａ】本実施形態に係る画像表示装置における、発光期間制御信号のピークタイミングと主電源線に流れる電流波形との関係を示す図である。
【図６Ｂ】従来例の画像表示装置における、発光期間制御信号のピークタイミングと主電源線に流れる電流波形との関係を示す図である。
【図７Ａ】従来例及び本実施形態の画像表示装置におけるｘ方向の輝度分布を示す図である。
【図７Ｂ】従来例及び本実施形態の画像表示装置におけるｙ方向の輝度分布を示す図である。
【図８】画像表示装置の主電源線の配置の一例を示す図である。
【符号の説明】
【００４９】
１０  画素回路、１２  データ信号出力回路、１４  走査回路、２０  有機ＥＬ素子、２２  共通電極、２４  点灯スイッチ、２６  駆動ＴＦＴ、２８  リセットスイッチ、３０  保持容量、ＤＡＴ  データ信号線、ＩＬＭ  点灯スイッチ制御線、ＰＷＲ  電源線、ＰＷＲｍ  主電源線、ＲＥＳ  リセットスイッチ制御線。
【図１】
2010145680.tif 000003
【図２】
2010145680.tif 000004
【図３】
2010145680.tif 000005
【図４】
2010145680.tif 000006
【図５】
2010145680.tif 000007
【図６Ａ】
2010145680.tif 000008
【図６Ｂ】
2010145680.tif 000009
【図７Ａ】
2010145680.tif 000010
【図７Ｂ】
2010145680.tif 000011
【図８】
2010145680.tif 000012