(57)【要約】【課題】スイッチ素子の数を削減して、効率が高く、安価で、小型化を図った昇降圧スイッチング電源回路を提供する。【解決手段】昇降圧スイッチング電源回路１は、ＮチャンネルＭＯＳトランジスタＱ１がオフのときにインダクタＬＩからの電流を流すようにダイオードＤＩが接続されている。また、インダクタＬ２の他端にはコンデンサＣ２が接続され、コンデンサＣ２の他端とダイオードＤ２の他端との接続点と、インダクタＬ１とＮチャンネルＭＯＳトランジスタＱ１との接続点との間に、ＮチャンネルＭＯＳトランジスタＱ１がオンのときに電流を流すようにダイオードＤ３が接続されている。そして、ＮチャンネルＭＯＳトランジスタＱ１のオンとオフとの比率を変化させて、コンデンサＣ２の両端に発生する電圧を変化させるようにしている。【選択図】図１
2010273501.tif 000002
【特許請求の範囲】
【請求項１】
入力電源に第１のインダクタとスイッチ素子とが直列に接続され、
前記第１のインダクタと前記スイッチ素子との接続点に、前記スイッチ素子がオフのときに前記第１のインダクタからの電流を流すように第１のダイオードが接続され、
前記第１のダイオードの他端は第１のコンデンサに接続され、
前記ダイオードの他端と前記第１のコンデンサとの接続点に、前記スイッチ素子がオフのときに前記第２のインダクタに電流を流すように第２のダイオードと該第２のインダクタとが接続され、
前記第２のインダクタの他端には第２のコンデンサが接続され、
前記第２のコンデンサの他端と前記第２のダイオードの他端との接続点と、前記第１のインダクタと前記スイッチ素子との接続点との間に、前記スイッチ素子がオンのときに電流を流すように第３のダイオードが接続され、
前記スイッチ素子のオンとオフとの比率を変化させて、前記第２のコンデンサの両端に発生する電圧を変化させる、昇降圧スイッチング電源回路。
【請求項２】
制御部を備え、
前記制御部は、出力の電圧と基準電圧との差が出力される差動増幅器と、
前記差動増幅器からの出力が入力されるパルス幅変調器と、を有し、
前記パルス幅変調器からのパルス幅信号によって、前記スイッチ素子を制御して出力の電圧を所定電圧に制御する、請求項１に記載の昇降圧スイッチング電源回路。
【請求項３】
交流電源に第１のスイッチ素子が接続され、
前記交流電源と前記第１のスイッチ素子との接続点に、該第１のスイッチ素子がオフのときに第１のコンデンサと第１の整流ダイオードとを介して第１のインダクタに電流を流すように第１のダイオードが接続され、
前記第１のダイオードの他端と前記第１のコンデンサとの接続点に、前記第１のスイッチ素子がオフのときに第２のインダクタに電流を流すように第２のダイオードと該第２のインダクタとが接続され、
前記第２のインダクタの他端には第２のコンデンサが接続され、
前記第２のコンデンサの他端と前記第２のダイオードの他端との接続点と、前記交流電源と前記第１のスイッチ素子との接続点との間に、該第１のスイッチ素子がオンのときに電流を流すように第３のダイオードが接続され、
前記第１の整流ダイオードと前記第１のインダクタとの接続点に第２のスイッチ素子が接続され、
前記第１のインダクタと前記第１の整流ダイオードと前記第２のスイッチ素子との接続点に、該第２のスイッチ素子がオフのときに前記第２のインダクタに電流を流すように第４のダイオードが前記第２のダイオードと該第２のインダクタとの接続点に接続され、
前記第２のコンデンサの他端と前記第２のダイオードの他端との接続点と、前記第１の整流ダイオードと前記第１のインダクタと前記第２のスイッチ素子との接続点との間に、該第２のスイッチ素子がオンのときに電流を流すように第５のダイオードが接続され、
前記第１のスイッチ素子の他端と前記第２のスイッチ素子の他端とは、前記第１の整流ダイオードの他端および該第１の整流ダイオードの他端と同極性の前記第２の整流ダイオードの他端とに接続され、
前記第１のスイッチ素子および前記第２のスイッチ素子のオンとオフとの比率を変化させて、前記第２のコンデンサの両端に発生する電圧を変化させるとともに、力率を１に近づける昇降圧スイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関し、特に昇降圧スイッチング電源回路に関する。
【背景技術】
【０００２】
電源からの電圧を昇圧し、降圧する昇降圧スイッチング電源回路としては、昇圧型のスイッチング電源と降圧型のスイッチング電源とを従属に接続するものが、周知技術として知られている。図７はこのような昇降圧スイッチング電源回路の一例を示すものである。図７に示す昇降圧スイッチング電源回路１００では、周知の昇圧型スイッチング電源回路１０１と周知の降圧型スイッチング電源回路１０２とを従属接続して負荷の両端の電圧Ｅ２の大きさを入力の電圧Ｅ１より大きくすることも小さくすることもできるものである。
【０００３】
昇圧型スイッチング電源回路１０１は、インダクタＬ１０１とスイッチ素子Ｓ１０１とダイオードＤ１０１とコンデンサＣ１０１とを有して形成され、降圧型スイッチング電源回路１０２はインダクタＬ１０２とスイッチ素子Ｓ１０２とダイオードＤ１０２とコンデンサＣ１０２とを有して形成されている。スイッチ素子Ｓ１０１の時比率（ＴＳ／ＴＯＦＦ１）を変化させて、昇圧比率を変化させている。ここで、ＴＳはスイッチング周期、ＴＯＦＦ１はスイッチ素子Ｓ１０１のオフの時間である。また、スイッチ素子Ｓ１０２の時比率（ＴＯＮ２／ＴＳ）を変化させて、降圧比率を変化させる。ここで、ＴＯＮ２はスイッチ素子Ｓ１０２のオンの時間である。ここで、入力の電圧Ｅ１と負荷の電圧Ｅ２との間には、Ｅ２／Ｅ１＝（ＴＳ／ＴＯＦＦ１）×（ＴＯＮ２／ＴＳ）＝ＴＯＮ２／ＴＯＦＦの関係式が成立する。このようにして、入力の電圧Ｅ１よりも高い電圧Ｅ２を負荷の両端に得ることも、入力の電圧Ｅ１よりも低い電圧Ｅ２を負荷の両端に得ることもできるようになされている。ここで、スイッチ素子Ｓ１とスイッチ素子Ｓ２とは各々が独立に制御されるものである。
【０００４】
別の昇降圧スイッチング電源回路として、チューク（Ｃｕｋ）コンバータが知られている。図８はチュークコンバータ１０３を示すものである。チュークコンバータ１０３は、インダクタＬ１０３とインダクタＬ１０４とスイッチ素子Ｓ１０３とダイオードＤ１０３とコンデンサＣ１０３とコンデンサＣ１０４とを有して形成されている。そして、スイッチ素子Ｓ１０３の時比率を変化させて、昇降圧比率を変化させる。Ｅ２／Ｅ１＝ＴＯＮ３／ＴＯＦＦ３の関係式を得ることができる。ここで、ＴＯＮ３はスイッチ素子Ｓ１０３のオンの時間、ＴＯＦＦ３はスイッチ素子Ｓ１０３のオフの時間である。
【０００５】
また、昇圧コンバータを用いた力率改善回路も周知技術として知られている（例えば、特許文献１、特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−６７７３０号公報
【特許文献２】特開２００５−２２９７５７号公報
【非特許文献】
【０００７】
【非特許文献１】スイッチングコンバータの基礎  ３０頁、  原田耕介  二宮保  顧文建  、株式会社  コロナ社  １９９２年２月２５日発行
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した、図７に示す昇圧型のスイッチング電源と降圧型のスイッチング電源とを従属に接続する昇降圧スイッチング電源回路では、スイッチ素子が２個必要となり装置の価格は高価なものとなった。また、スイッチ素子における損失も２個分発生するので効率も低いものとなった。図８に示すチュークコンバータでは、電力伝送路に高周波電力が通過するコンデンサ（コンデンサＣ１０３）を介在させるので、このコンデンサにおける損失が生じた。また、負荷に供給する電力を大きくする場合には、このコンデンサの容量も大きくしなければならず、スイッチング電源回路の形状も大きくなり、大電力を取り扱う電源としては、あまり適したものではなかった。
【０００９】
本発明は上述した課題に鑑みてなされたものであり、極めて簡便な構成によって、効率が高く、安価で、小型化を図った昇降圧スイッチング電源回路を提供するものである。
【課題を解決するための手段】
【００１０】
本発明の昇降圧スイッチング電源回路は、入力電源に第１のインダクタとスイッチ素子とが直列に接続され、前記第１のインダクタと前記スイッチ素子との接続点に、前記スイッチ素子がオフのときに前記第１のインダクタからの電流を流すように第１のダイオードが接続され、前記第１のダイオードの他端は第１のコンデンサに接続され、前記ダイオードの他端と前記第１のコンデンサとの接続点に、前記スイッチ素子がオフのときに前記第２のインダクタに電流を流すように第２のダイオードと該第２のインダクタとが接続され、前記第２のインダクタの他端には第２のコンデンサが接続され、前記第２のコンデンサの他端と前記第２のダイオードの他端との接続点と、前記第１のインダクタと前記スイッチ素子との接続点との間に、前記スイッチ素子がオンのときに電流を流すように第３のダイオードが接続され、前記スイッチ素子のオンとオフとの比率を変化させて、前記第２のコンデンサの両端に発生する電圧を変化させる。
【００１１】
本発明の昇降圧スイッチング電源回路では、入力電源に第１のインダクタとスイッチ素子とが直列に接続され、第１のインダクタとスイッチ素子との接続点に、スイッチ素子がオフのときに第１のインダクタからの電流を流すように第１のダイオードが接続され、第１のダイオードの他端は第１のコンデンサに接続されているので昇圧することができる。また、ダイオードの他端と第１のコンデンサとの接続点に、スイッチ素子がオフのときに第２のインダクタに電流を流すように第２のダイオードと第２のインダクタとが接続され、第２のインダクタの他端には第２のコンデンサが接続されているので降圧をすることができる。また、第２のコンデンサの他端と第２のダイオードの他端との接続点と、第１のインダクタとスイッチ素子との接続点との間に、スイッチ素子がオンのときに電流を流すように第３のダイオードが接続されている。このような構成によって、スイッチ素子のオンとオフとの比率を変化させて、第２のコンデンサの両端に発生する電圧を変化させることができる。
【００１２】
また、別の本発明の昇降圧スイッチング電源回路は、交流電源に第１のスイッチ素子が接続され、前記交流電源と前記第１のスイッチ素子との接続点に、該第１のスイッチ素子がオフのときに第１のコンデンサと第１の整流ダイオードとを介して第１のインダクタに電流を流すように第１のダイオードが接続され、前記第１のダイオードの他端と前記第１のコンデンサとの接続点に、前記第１のスイッチ素子がオフのときに第２のインダクタに電流を流すように第２のダイオードと該第２のインダクタとが接続され、前記第２のインダクタの他端には第２のコンデンサが接続され、前記第２のコンデンサの他端と前記第２のダイオードの他端との接続点と、前記交流電源と前記第１のスイッチ素子との接続点との間に、該第１のスイッチ素子がオンのときに電流を流すように第３のダイオードが接続され、前記第１の整流ダイオードと前記第１のインダクタとの接続点に第２のスイッチ素子が接続され、前記第１のインダクタと前記第１の整流ダイオードと前記第２のスイッチ素子との接続点に、該第２のスイッチ素子がオフのときに前記第２のインダクタに電流を流すように第４のダイオードが前記第２のダイオードと該第２のインダクタとの接続点に接続され、前記第２のコンデンサの他端と前記第２のダイオードの他端との接続点と、前記第１の整流ダイオードと前記第１のインダクタと前記第２のスイッチ素子との接続点との間に、該第２のスイッチ素子がオンのときに電流を流すように第５のダイオードが接続され、前記第１のスイッチ素子の他端と前記第２のスイッチ素子の他端とは、前記第１の整流ダイオードの他端および該第１の整流ダイオードの他端と同極性の前記第２の整流ダイオードの他端とに接続され、前記第１のスイッチ素子および前記第２のスイッチ素子のオンとオフとの比率を変化させて、前記第２のコンデンサの両端に発生する電圧を変化させるとともに、力率を１に近づける。
【００１３】
また、別の本発明の昇降圧スイッチング電源回路では、交流電源に第１のスイッチ素子が接続され、交流電源と第１のスイッチ素子との接続点に、第１のスイッチ素子がオフのときに第１のコンデンサと第１の整流ダイオードとを介して第１のインダクタに電流を流すように第１のダイオードが接続され、第１のダイオードの他端と第１のコンデンサとの接続点に、第１のスイッチ素子がオフのときに第２のインダクタに電流を流すように第２のダイオードと該第２のインダクタとが接続され、第２のインダクタの他端には第２のコンデンサが接続され、第２のコンデンサの他端と第２のダイオードの他端との接続点と、交流電源と第１のスイッチ素子との接続点との間に、第１のスイッチ素子がオンのときに電流を流すように第３のダイオードが接続されるようにして第１の昇降圧コンバータが形成される。
【００１４】
また、第１の整流ダイオードと第１のインダクタとの接続点に第２のスイッチ素子が接続され、第１のインダクタと第１の整流ダイオードと第２のスイッチ素子との接続点に、第２のスイッチ素子がオフのときに第２のインダクタに電流を流すように第４のダイオードが第２のダイオードと第２のインダクタとの接続点に接続され、第２のコンデンサの他端と第２のダイオードの他端との接続点と、第１の整流ダイオードと第１のインダクタと第２のスイッチ素子との接続点との間に、第２のスイッチ素子がオンのときに電流を流すように第５のダイオードが接続され、第１のスイッチ素子の他端と第２のスイッチ素子の他端とは、第１の整流ダイオードの他端および該第１の整流ダイオードの他端と同極性の前記第２の整流ダイオードの他端とに接続されるようにして第２の昇降圧コンバータが形成される。
【００１５】
そして、第１のスイッチ素子および第２のスイッチ素子のオンとオフとの比率を変化させて、第２のコンデンサの両端に発生する電圧を変化させるとともに、力率を１に近づけることができる。
【発明の効果】
【００１６】
本発明の昇降圧スイッチング電源回路によれば、スイッチ素子の数を削減して昇降圧が可能となり、大電力の交流電力が通過するコンデンサを有することがないので、効率が高く、安価で、小型化を図った昇降圧スイッチング電源回路を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】実施形態の昇降圧スイッチング電源回路の回路図を示すものである。
【図２】実施形態の昇降圧スイッチング電源回路の動作を説明するための等価回路である。
【図３】定電圧を得るための実施形態の昇降圧スイッチング電源回路を示す図である。
【図４】実施形態の昇降圧スイッチング電源回路の動作を各部の電圧波形、電流波形を示して示す図である。
【図５】実施形態の昇降圧スイッチング電源回路において、パルスデューティに対する、コンデンサの電圧と出力の電圧と電圧変換率との各々を示すものである。
【図６】ＡＣ−ＤＣコンバータとして機能する実施形態の昇降圧スイッチング電源回路を示すものである。
【図７】従来の昇降圧スイッチング電源回路の一例を示すものである。
【図８】従来のチュークコンバータを示すものである。
【発明を実施するための最良の形態】
【００１８】
図面を引用して、以下に、実施形態の昇降圧スイッチング電源回路の説明をおこなう。
【００１９】
図１は、実施形態の昇降圧スイッチング電源回路の回路図を示すものである。実施形態の昇降圧スイッチング電源回路１は、インダクタＬ１（第１のインダクタ）とＮチャンネルＭＯＳトランジスタＱ１（スイッチ素子）とダイオードＤ１（第１のダイオード）とコンデンサＣ１（第１のコンデンサ）とダイオードＤ２（第２のダイオード）とインダクタＬ２（第２のインダクタ）とコンデンサＣ２（第２のコンデンサ）とダイオードＤ３（第３のダイオード）とを有して構成されている。
【００２０】
昇降圧スイッチング電源回路１では、電圧ＥＩの入力電源ＥＩにインダクタＬ１とＮチャンネルＭＯＳトランジスタＱ１とが直列に接続される。インダクタＬ１は入力電源ＥＩの正極に接続され、ＮチャンネルＭＯＳトランジスタＱ１のソースは入力電源ＥＩの負極に接続され、インダクタＬ１とＮチャンネルＭＯＳトランジスタＱ１のドレインとが接続される。インダクタＬ１とＮチャンネルＭＯＳトランジスタＱ１のドレインとの接続点にダイオードＤ１のアノードが接続される。また、ダイオードＤ１のカソードには、コンデンサＣ１が接続され、コンデンサＣ１の他の一端は、ＮチャンネルＭＯＳトランジスタＱ１のソースと入力電源ＥＩの負極とに接続されている。インダクタＬ１とＮチャンネルＭＯＳトランジスタＱ１とダイオードＤ１とコンデンサＣ１とで、昇圧型のスイッチング電源の主要部を構成するようになされている。
【００２１】
また、昇降圧スイッチング電源回路１では、ダイオードＤ１のカソードとコンデンサＣ１との接続点には、インダクタＬ２とダイオードＤ２のカソードとが接続されている。インダクタＬ２の他端にはコンデンサＣ２が接続され、コンデンサＣ２の他端にはダイオードＤ２のカソードが接続されている。コンデンサＣ２の両端には負荷ＲＬが接続されている。そして、コンデンサＣ２の他端とダイオードＤ２のアノードとが接続され、この接続点にダイオードＤ３のアノードが接続されている。ダイオードＤ３のカソードは、インダクタＬ１とスイッチ素子Ｓ１のドレインとに接続されている。インダクタＬ２とダイオードＤ２とコンデンサＣ２とで、降圧型のスイッチング電源の主要部を構成するようになされている。
【００２２】
上述した昇降圧スイッチング電源回路１では、出力の電圧ＥＯの極性は正となる。しかしながら、ＮチャンネルＭＯＳトランジスタＱ１をＰチャンネルＭＯＳトランジスタに替え、ダイオードＤ１〜ダイオードＤ３の極性を替え、入力電源ＥＩの極性を替えることによって、出力の電圧ＥＯの極性を負とすることができる。
【００２３】
図１に示す昇降圧スイッチング電源回路１は、従来は存在しない新規な回路である。よって、その回路動作の理解は困難である。そこで、回路動作の理解を容易にするために、本願の願書に記載の発明者が、実験と思索の繰り返しの結果、どのようにしてこのような回路を発明したかを順に説明する。この説明の仕方は、あくまで、第三者の図１に示す昇降圧スイッチング電源回路１の理解を助けるために発明者が考えたものであり、昇降圧スイッチング電源回路１が容易に発明をすることができということでは決してない。
【００２４】
図２に示す回路は、図１に示す昇降圧スイッチング電源回路１の等価回路である。符号２を付した破線内は、昇圧型のスイッチング電源であり、符号３を付した破線内は、降圧型のスイッチング電源である。ここで、図１の回路を導くために、降圧型のスイッチング電源については、負極性側にＮチャンネルＭＯＳトランジスタＱ２を接続している。この等価回路は、背景技術としての図７に示した昇降圧スイッチング電源回路１００と同様に動作する。そして、ＥＯ／ＥＩ＝（ＴＳ／ＴＯＦＦ１）×（ＴＯＮ２／ＴＳ）＝ＴＯＮ２／ＴＯＦＦ１の関係式を得ることができる。ここで、ＴＳはスイッチング周期、ＴＯＦＦ１はＮチャンネルＭＯＳトランジスタＱ１のオフの時間、ＴＯＮ２はＮチャンネルＭＯＳトランジスタＱ２のオンの時間である。
【００２５】
図２に示す等価回路を最初に発明者が思い至ったのは、ＮチャンネルＭＯＳトランジスタＱ１のソースと、ＮチャンネルＭＯＳトランジスタＱ２のソースと、が共通接続点を有するようにしようと考えたためである。さらに、発明者は、ＮチャンネルＭＯＳトランジスタＱ１とＮチャンネルＭＯＳトランジスタＱ２とを、一方がオンの場合は他方もオンとなり、一方がオフの場合は他方もオフとなるような動作をさせることによって、回路を簡略化することができるのではないかという考えたためである。
【００２６】
発明者は、ダイオードの順方向の電圧が０Ｖ（ボルト）、ＮチャンネルＭＯＳトランジスタのオン電圧が０Ｖであるとして、以下のような思考実験をおこなったのである。ＮチャンネルＭＯＳトランジスタＱ１がオンである場合に、ＮチャンネルＭＯＳトランジスタＱ２もオンとなるようにすれば、原理的には、ＮチャンネルＭＯＳトランジスタＱ１のソースとＮチャンネルＭＯＳトランジスタＱ１のドレインとＮチャンネルＭＯＳトランジスタＱ２のソースとＮチャンネルＭＯＳトランジスタＱ２のドレインとが一点に接続されることと等価となることに思い至った。また、ＮチャンネルＭＯＳトランジスタＱ１がオフである場合には、ＮチャンネルＭＯＳトランジスタＱ２のドレインの電位は、ＮチャンネルＭＯＳトランジスタＱ１のドレインの電位よりも電圧ＥＯだけ低くなることに気が付いた。そして、ＮチャンネルＭＯＳトランジスタＱ２に換えてダイオードＤ３を用いることができることに思い至ったのである。
【００２７】
つまり、図１に示すようにダイオードＤ３を用いる場合には、ＮチャンネルＭＯＳトランジスタＱ１がオンであるときには、ＮチャンネルＭＯＳトランジスタＱ１のソースとドレインとが短絡と見なせ、その電位は電源ＥＩの負側の電位となる。そして、ＮチャンネルＭＯＳトランジスタＱ１のソースとドレインに接続されたダイオードＤ１は、コンデンサＣ２によって逆電圧が印加されてオフとなる。また、負荷ＲＬに流れている電流は、ダイオードＤ３を通って電源ＥＩの負側に還流する。すなわち、ダイオードＤ３は、図２のＮチャンネルＭＯＳトランジスタＱ２がオンであると等価の作用をするのである。このとき、コンデンサＣ１の負側の電位とコンデンサＣ２の負側の電位とは等しくなる。
【００２８】
そして、ＮチャンネルＭＯＳトランジスタＱ１がオフである場合には、ＮチャンネルＭＯＳトランジスタＱ１のソースとドレインとは開放と見なせる。そして、ＮチャンネルＭＯＳトランジスタＱ１のドレインに接続されたダイオードＤ１はオンとなる。このときに、ダイオードＤ３のカソードの電位は、コンデンサＣ１の正極の電位と等しくなり、ダイオードＤ３のカソードの電位は、コンデンサＣ２の負極の電位、すなわち、コンデンサＣ１の負極の電位と等しくなるので、ダイオードＤ３は、オフとなる。すなわち、ダイオードＤ３は、図２のＮチャンネルＭＯＳトランジスタＱ２がオフであると等価の作用をするのである。
【００２９】
以上は、図１に示す従来にない回路の動作を分かりやすく説明したものであるが、より、詳細な動作説明は後述する。このときの入力の電圧ＥＩと出力の電圧ＥＯとの関係は、以下の（式１）で得られるものとなる。ここで、ＴＯＮはＮチャンネルＭＯＳトランジスタＱ１がオンとなる時間、ＴＯＦＦはＮチャンネルＭＯＳトランジスタＱ１がオフとなる時間である。
【００３０】
ＥＯ／ＥＩ＝ＴＯＮ／ＴＯＦＦ                            （式１）
【００３１】
要約すると、図１に示す昇降圧スイッチング電源回路１は、入力電源ＥＩにインダクタＬＩとＮチャンネルＭＯＳトランジスタＱ１とが直列に接続され、インダクタＬＩとＮチャンネルＭＯＳトランジスタＱ１との接続点に、ＮチャンネルＭＯＳトランジスタＱ１がオフのときにインダクタＬＩからの電流を流すようにダイオードＤＩが接続されている。また、ダイオードＤＩの他端はコンデンサＣＩに接続され、ダイオードＤＩの他端とコンデンサＣＩとの接続点に、ＮチャンネルＭＯＳトランジスタＱ１がオフのときにインダクタＬ２に電流を流すようにダイオードＤ２とインダクタＬ２が接続されている。また、インダクタＬ２の他端にはコンデンサＣ２が接続され、コンデンサＣ２の他端とダイオードＤ２の他端との接続点と、インダクタＬ１とＮチャンネルＭＯＳトランジスタＱ１との接続点との間に、ＮチャンネルＭＯＳトランジスタＱ１がオンのときに電流を流すようにダイオードＤ３が接続されている。そして、ＮチャンネルＭＯＳトランジスタＱ１のオンとオフとの比率を変化させて、コンデンサＣ２の両端に発生する電圧を変化させることができる。
【００３２】
図３は、図１に示す昇降圧スイッチング電源回路１に制御部を付加した、定電圧を得るための実施形態の昇降圧スイッチング電源回路１１を示す図である。昇降圧スイッチング電源回路１１では、差動増幅器ＡＭＰにおいて、出力の電圧ＥＯと基準電圧ＥＲＥＦとの差が出力される。差動増幅器ＡＭＰから出力されるこの差の電圧（誤差電圧）は、ＰＷＭ変調器（パルス幅変調器）ＰＷＭに入力され、出力の電圧ＥＯが基準電圧ＥＲＥＦに満たない量に応じて、ＮチャンネルＭＯＳトランジスタＱ１のオンとなる時間ＴＯＮが大きくなるようにされる。このようにして、フィードバック制御がおこなわれて、出力の電圧ＥＯが基準電圧ＥＲＥＦに一致するような制御がおこなわれる。
【００３３】
要約すると、図３に示す昇降圧スイッチング電源回路１１は、昇降圧スイッチング電源回路１に制御部を付加して、この制御部は、出力の電圧ＥＯと基準電圧ＥＲＥＦとの差が出力される差動増幅器ＡＭＰと、差動増幅器ＡＭＰからの出力が入力されるパルス幅変調器ＰＷＭとを有し、パルス幅変調器ＰＷＭからのパルス幅信号によって、ＮチャンネルＭＯＳトランジスタＱ１を制御して出力の電圧ＥＯを基準電圧ＥＲＥＦと一致させるような所定電圧に制御する。
【００３４】
図４は、図３に示す昇降圧スイッチング電源回路１１の動作を各部の電圧波形、電流波形を示して示す図である。図４の最上段から下に順に、ダイオードＤ１の電流ＩＤ１、ダイオードＤ３の電流ＩＤ３、ダイオードＤ２の電流ＩＤ２、インダクタＬ１の電流ＩＬ１、インダクタＬ２の電流ＩＬ２、ＮチャンネルＭＯＳトランジスタＱ１のドレインとソース間の電圧ＶＱ１、を各々示すものである。
【００３５】
図４から以下のことが見て取れる。ダイオードＤ１の電流ＩＤ１とダイオードＤ２の電流ＩＤ２とは、ＮチャンネルＭＯＳトランジスタＱ１がオンの時（電圧ＶＱ１が０Ｖ付近の時）には流れず、ＮチャンネルＭＯＳトランジスタＱ１がオフの時（電圧ＶＱ１が０Ｖ付近ではない時）には流れる。ダイオードＤ３の電流ＩＤ３は、ＮチャンネルＭＯＳトランジスタＱ１がオンの時には流れ、ＮチャンネルＭＯＳトランジスタＱ１がオフの時には流れない。インダクタＬ１の電流ＩＬ１とインダクタＬ２の電流ＩＬ２とは、ＮチャンネルＭＯＳトランジスタＱ１がオンの時には増加し、ＮチャンネルＭＯＳトランジスタＱ１がオフの時には減少する。
【００３６】
図５は、実施形態の昇降圧スイッチング電源回路１１のフィードバック制御ループを切って（フィードバック制御ループの動作を停止して）、パルスデューティ（Ｄｕｔｙ）、すなわち、（ＴＯＮ／ＴＳ）に対する、コンデンサＣ１の電圧と出力の電圧ＥＯと電圧変換率（ＴＯＮ／ＴＯＦＦ）の各々を示すものである。図５によれば、パルスデューティ（ＴＯＮ／ＴＳ）を変化させること、または、ＴＳ＝ＴＯＮ＋ＴＯＦＦであるところから、電圧変換率（ＴＯＮ／ＴＯＦＦ）を変化させることによって、出力の電圧ＥＯを変化させることができることを示している。
【００３７】
実施形態の昇降圧スイッチング電源回路によれば、スイッチ素子を１個だけ用いて、昇降圧が可能となる。背景技術の図７で示す、従来の昇圧型と降圧型との組み合わせでは、スイッチ素子を２個用いて昇降圧を行っていたので、電源効率を上げることが困難であったが、実施形態の昇降圧スイッチング電源回路では効率を向上させることができる。また、実施形態の昇降圧スイッチング電源回路によれば、スイッチ素子を１個だけ用いて、昇降圧が可能となるので、安価な電源回路を提供することができる。
【００３８】
また、実施形態の昇降圧スイッチング電源回路によれば、背景技術の図８で示す、チュークコンバータのように高周波電流が多量に流れるコンデンサを用いないので、実施形態の昇降圧スイッチング電源回路では効率を向上させることができる。また、このような大容量で高周波特性が特に良好である特殊なコンデンサを用いないので、安価な電源回路を提供することができる。
【００３９】
実施形態の昇降圧スイッチング電源回路１１をＤＣ−ＤＣコンバータではなく、ＡＣ−ＤＣコンバータに利用する実施形態を以下に説明する。
【００４０】
図６は、実施形態のＡＣ−ＤＣコンバータとして機能する昇降圧スイッチング電源回路１２を示すものである。
【００４１】
昇降圧スイッチング電源回路１２の破線で囲い符号１３を付した部分は、上述した、昇降圧スイッチング電源回路１と同様の構成を有している。異なる点はインダクタＬ１の位置が交流電源ＡＣ側に移動している点だけである。その他は同様であり、同様の動作をするので、詳細な説明は省略する。ここで、インダクタＬ１を交流電源ＡＣの側に接続したのは、インダクタＬ１を上述した昇降圧スイッチング電源回路１におけるインダクタＬ１として機能させるのみならず、ダイレクトＰＦＣ回路（ダイレクト力率改善回路）の一部としても機能させるためである。
【００４２】
なお、ブリッジ整流回路で交流電力を整流した後に昇圧型のインバータを接続して、この昇圧型のインバータの入力の電流として交流電圧に比例した電流を流して力率を改善する力率改善回路は周知の技術である。また、ブリッジ整流回路の中の２つのダイオードをＭＯＳトランジスタに置き換えて、全波整流と力率改善とを同時に行うダイレクトＰＦＣ回路も周知の回路である。
【００４３】
また、周知のダイレクトＰＦＣ回路では、昇圧型のスイッチング電源として構成された力率改善回路におけるＭＯＳトランジスタの制御は、１系統の制御系でおこなっていた。そして、力率改善回路に従属に接続される降圧型スイッチング電源回路における出力の電圧を制御するためのＭＯＳトランジスタの制御は別系統の制御系でおこなっていた。このように、各々、独立した別系統の制御系で、力率改善の制御と定電圧の制御とをするのが周知技術であった。
【００４４】
また、出力の電圧を入力の交流電源のピーク値よりも高く設定する特別の場合には、ダイレクトＰＦＣ回路のＭＯＳトランジスタを制御して、力率を改善するとともに、昇圧スイッチング電源回路としての昇圧比率も同時に制御をするものもあった。この場合には、制御は以下の制御則に基づいておこなわれる。
【００４５】
まず力率改善について説明をする。力率が１であるということは、交流電源ＡＣの電圧ＶＡＣと電流ＩＡＣとの関係が、電流ＩＡＣ＝Ｋ×電圧ＶＡＣとなる場合である。ここでＫは定数である。よって、例えば、電圧ＶＡＣが正弦波である場合には、力率が１であるということは、電流ＩＡＣも正弦波であり、両者の位相差がゼロである場合である。また、交流電源ＡＣの電圧波形が正弦波、方形波、三角波等も含む一般の交流電源では、電圧ＶＡＣと電流ＩＡＣとが相似波形となる場合が、力率が１の場合である。
【００４６】
力率が１、すなわち、電流ＩＡＣ＝Ｋ×電圧ＶＡＣとなるように制御するには、電圧ＶＡＣを検出して、電流ＩＡＣ＝Ｋ×電圧ＶＡＣの関係式となるように昇圧スイッチング電源回路を制御するものであった。ここで、交流の電圧ＶＡＣの検出に際してはフォトカプラを用いて商用の交流電源ＡＣから絶縁を図って検出し、交流の電流ＩＡＣは電流トランスＣＴを用いて商用の交流電源ＡＣから絶縁を図って検出するのが慣用の技術であった。
【００４７】
次に、昇圧比率の制御、つまり、定電圧制御について説明をする。上述した定数Ｋが完全な定数でなくとも、交流電源ＡＣの周期に比べて十分に大きな周期で変動した場合には力率は１と見なすことができる。よって、負荷に供給される電力の変動の周期が交流電源ＡＣの周期に比べて十分に大きな周期を有する場合には、力率を１に保ちながら、同時に負荷に供給する電圧を一定に保つことができる。すなわち、負荷が重くなった場合には、交流の電流ＩＡＣの値を電圧ＶＡＣと相似関係としたまま大きくし、負荷が軽くなった場合には、交流の電流ＩＡＣの値を電圧ＶＡＣと相似関係としたまま小さくして、昇圧スイッチング電源回路からの出力の電圧の値を一定とすることができる。
【００４８】
ここで、定電圧制御をおこなうためには、定数Ｋの値を以下のように変化させれば良い。誤差電圧ＶＥＲＲ＝基準電圧ＥＲＥＦ−出力の電圧ＥＯの関係式から、誤差電圧ＶＥＲＲを求める。そして、この誤差電圧ＶＥＲＲの値が大きいときには定数Ｋの値も大きくなるようにするフィードバックループを構成することによって、負荷に供給される電力を増加させて、誤差電圧ＶＥＲＲを０Ｖに近づける制御をおこなうことができる。つまり、フィードバックループは、定電圧を保つために最も適切な定数Ｋの値を自動的に求めて定電圧制御をおこなうようにしている。
【００４９】
このような技術では、力率改善を図りながら、定電圧特性を得ることができる出力の電圧の範囲は、上述したように、出力の電圧の値が電圧ＶＡＣのピーク値よりも大きな場合に限られた。従って、電圧ＶＡＣのピーク値よりも小さな出力の電圧を得るためには、従来は、一般的には、上述したように昇圧スイッチング電源回路の後段に降圧スイッチング電源回路をさらに付加することとなった。
【００５０】
図６に示す実施形態の昇降圧スイッチング電源回路１２では、力率改善を図って、力率を１に近づけながら、交流電源ＡＣのピーク電圧値に依存せず、任意の出力の電圧ＥＯを得ることができるものである。
【００５１】
実施形態の昇降圧スイッチング電源回路１２では、ダイレクトＰＦＣ回路を、２個のＮチャンネルＭＯＳトランジスタＱ１およびＮチャンネルＭＯＳトランジスタＱ２と、ダイオードＤ１およびダイオードＤ４と、ダイオードＤ３およびダイオードＤ５とで実現している。そして、本来はＮチャンネルＭＯＳトランジスタを用いるべきところをダイオードＤ３およびダイオードＤ５に替え、昇降圧コンバータ部のＮチャンネルＭＯＳトランジスタＱ１と昇降圧コンバータ部のＮチャンネルＭＯＳトランジスタＱ２とを同一のパルス幅信号（ＰＷＭ信号）で駆動している。
【００５２】
そして、負荷が一定である場合には、ＰＷＭ信号のオンの時間が長くなる程、すなわち、ＰＷＭ信号のオフの時間が短くなる程、出力の電圧ＥＯの大きさは大きくなるように制御される。また、ＮチャンネルＭＯＳトランジスタＱ１およびＮチャンネルＭＯＳトランジスタＱ２のオンとオフの比率を交流電源周期よりも短い周期で変化させるようにするパルス幅信号によって、交流の電流ＩＡＣの波形を交流の電圧ＶＡＣの波形と相似形とすることができる。
【００５３】
ＮチャンネルＭＯＳトランジスタＱ１とＮチャンネルＭＯＳトランジスタＱ２とを制御するパルス幅信号は、制御部で発生される。制御部では、出力の電圧ＥＯと交流の電圧ＶＡＣと交流の電流ＩＡｃと入力して、上述した、実施形態の昇降圧スイッチング電源回路１１で用いた技術と同様にして、定数Ｋの値を実質的に制御して出力の電圧ＥＯを安定化しながら、周知技術であるダイレクトＰＦＣ回路の力率改善の制御技術を組み合わせて、制御部からのパルス幅信号によって、ＮチャンネルＭＯＳトランジスタＱ１とＮチャンネルＭＯＳトランジスタＱ２とを制御している。
【００５４】
つまり、制御部は、出力の電圧ＥＯを入力して出力の電圧ＥＯを一定の電圧となるように安定化しながら、交流の電圧ＶＡＣと交流の電流ＩＡｃとを入力して力率を改善するような、パルス幅信号をＮチャンネルＭＯＳトランジスタＱ１とＮチャンネルＭＯＳトランジスタＱ２とに供給している。
【００５５】
より詳細に説明すると、図６に示す回路は、図１に示す回路における、ＮチャンネルＭＯＳトランジスタＱ１とダイオードＤ１とダイオードＤ３とからなる回路部（第１の昇降圧スイッチング部）と、これと同一接続の、ＮチャンネルＭＯＳトランジスタＱ２とダイオードＤ４とダイオードＤ５とからなる回路部（第２の昇降圧スイッチング部）と、を有している。そして、第１の昇降圧スイッチング部の出力側のダイオードＤ３と第２の昇降圧スイッチング部の出力側のダイオードＤ５とが相互に接続されている。また、第１の昇降圧スイッチング部の入力側はダイオードＤＡ１と接続され、第２の昇降圧スイッチング部の入力側は整流ダイオードＤＡ２と接続されている。
【００５６】
このような構成を採用することによって、交流電力の半サイクルでは、第１の昇降圧スイッチング部が動作し、交流電力の他の半サイクルでは、第２の昇降圧スイッチング部が動作する。つまり、整流ダイオードＤＡ２のアノード側が正である場合には、第１の昇降圧スイッチング部が動作する。ここで、ＮチャンネルＭＯＳトランジスタＱ１とダイオードＤ１とダイオードＤ３とダイオードＤ２とインダクタＬ２とコンデンサＣ２とで昇降圧スイッチング電源回路（第１の昇降圧スイッチング電源回路）を形成する。
【００５７】
また、ダイオードＤＡ１のアノード側が正である場合には、第２の昇降圧スイッチング部が動作する。そして、ＮチャンネルＭＯＳトランジスタＱ２とダイオードＤ４とダイオードＤ５とダイオードＤ２とインダクタＬ２とコンデンサＣ２とで昇降圧スイッチング電源回路（第２の昇降圧スイッチング電源回路）を形成する。
【００５８】
このように、図６に示す回路は、第１の昇降圧スイッチング電源回路と第２の昇降圧スイッチング電源回路とを半サイクルずつ交互に動作させるようにして、力率改善と電圧の昇圧および降圧とをともにおこなうスイッチング電源回路と考えることができる。ここで、上述した定数Ｋを交流電源ＡＣの周期と比較してゆっくりとした周期で変化させ、力率改善特性を良好なものとするために、コンデンサＣ２の容量値を適切なものとしている。
【００５９】
実施形態の昇降圧スイッチング電源回路１２は、交流電源ＡＣにＮチャンネルＭＯＳトランジスタＱ１が接続され、交流電源ＡＣとＮチャンネルＭＯＳトランジスタＱ１との接続点に、ＮチャンネルＭＯＳトランジスタＱ１がオフのときにコンデンサＣ１と整流ダイオードＤＡ１とを介してインダクタＬ１に電流を流すようにダイオードＤ１が接続されている。また、ダイオードＤ１の他端とコンデンサＣ１との接続点に、ＮチャンネルＭＯＳトランジスタＱ１がオフのときにインダクタＬ２に電流を流すようにダイオードＤ２とインダクタＬ２とが接続されている。また、インダクタＬ２の他端にはコンデンサＣ２が接続されている。また、コンデンサＣ２の他端とダイオードＤ２の他端との接続点と、交流電源ＡＣとＮチャンネルＭＯＳトランジスタＱ１との接続点との間に、ＮチャンネルＭＯＳトランジスタＱ１がオンのときに電流を流すようにダイオードＤ３が接続されている。
【００６０】
また、整流ダイオードＤＡ１とインダクタＬ１との接続点にＮチャンネルＭＯＳトランジスタＱ２が接続され、整流ダイオードＤＡ１とインダクタＬ１とＮチャンネルＭＯＳトランジスタＱ２との接続点に、ＮチャンネルＭＯＳトランジスタＱ２がオフのときにインダクタＬ２に電流を流すようにダイオードＤ４がダイオードＤ２とインダクタＬ２との接続点に接続されている。また、コンデンサＣ２の他端とダイオードＤ２の他端との接続点と、整流ダイオードＤＡ１とインダクタＬ１とＮチャンネルＭＯＳトランジスタＱ２との接続点との間に、ＮチャンネルＭＯＳトランジスタＱ２がオンのときに電流を流すようにダイオードＤ５が接続されている。また、ＮチャンネルＭＯＳトランジスタＱ１の他端とＮチャンネルＭＯＳトランジスタＱ２の他端とは、整流ダイオードＤＡ１の他端および整流ダイオードＤＡ１の他端と同極性の整流ダイオードＤＡ２の他端とに接続されている。そして、ＮチャンネルＭＯＳトランジスタＱ１およびＮチャンネルＭＯＳトランジスタＱ２のオンとオフとの比率を変化させて、コンデンサＣ２の両端に発生する電圧を変化させるとともに、力率を１に近づける昇降圧スイッチング電源回路である。
【００６１】
実施形態の昇降圧スイッチング電源回路１２では、ダイレクトＰＦＣ回路を用いているので、力率が良好なるＡＣ−ＤＣコンバータを提供できる。さらに、ＮチャンネルＭＯＳトランジスタに替えてダイオード（ダイオードＤ３およびダイオードＤ５）を用いるようにしているので、回路の簡略化ができる。また、定数Ｋをフィードバック制御によって実質的に変化させることによって、定電圧特性を得ることができる。さらに、昇降圧スイッチング電源回路１２は、昇降圧スイッチング電源回路１と等価な昇降圧スイッチング電源回路を２系統設けることによって、交流の電圧ＶＡＣのピーク値とは関係なく、任意の定電圧の出力の電圧を得ることができる。
【符号の説明】
【００６２】
１、１１、１２  昇降圧スイッチング電源回路、  Ｃ１、Ｃ２       コンデンサ、  Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５  ダイオード、  ＤＡ１、ＤＡ２  整流ダイオード、  Ｌ１、Ｌ２  インダクタ、  Ｑ１、Ｑ２  ＭＯＳトランジスタ
【図１】
2010273501.tif 000003
【図２】
2010273501.tif 000004
【図３】
2010273501.tif 000005
【図４】
2010273501.tif 000006
【図５】
2010273501.tif 000007
【図６】
2010273501.tif 000008
【図７】
2010273501.tif 000009
【図８】
2010273501.tif 000010