(57)【要約】      （修正有）【課題】高速動作と消費電力の減少を両立させた二重絶縁ゲート型電界効果トランジスタを用いた回路を提供する。【解決手段】第一の四端子二重絶縁ゲート電界効果トランジスタは、一方のゲートを入力端子、ソースを第一の電源に接続し、ドレインを出力端子、該ドレインを負荷素子を介して第四の電源に接続し、他方のゲートに第一の三端子絶縁ゲート電界効果トランジスタのドレインを接続し、前記第一の三端子絶縁ゲート電界効果トランジスタは、ソースを第二の電源に接続し、ゲートを第三の電源に接続し、前記三端子絶縁ゲート電界効果トランジスタのドレインとソースの間の抵抗と前記四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと他方のゲートの間のゲート絶縁膜容量と前記両ゲートに挟まれた半導体の容量で微分回路を構成したゲート回路で、前記第一の四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと他方のゲート間を容量で接続する。【選択図】図１
2010109994.tif 000002
【特許請求の範囲】
【請求項１】
第一の四端子二重絶縁ゲート電界効果トランジスタは、
一方のゲートを入力端子とし、
ソースを第一の電源に接続し、
ドレインを出力端子とし、該ドレインを負荷素子を介して第四の電源に接続し、
他方のゲートに第一の三端子絶縁ゲート電界効果トランジスタのドレインを接続し、
前記第一の三端子絶縁ゲート電界効果トランジスタは、
ソースを第二の電源に接続し、
ゲートを第三の電源に接続し、
前記三端子絶縁ゲート電界効果トランジスタのドレインとソースの間の抵抗と前記四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと他方のゲートの間のゲート絶縁膜容量と前記両ゲートに挟まれた半導体の容量で微分回路を構成したゲート回路において、前記第一の四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと他方のゲート間を容量で接続したことを特徴とするゲート回路。
【請求項２】
請求項１記載のゲート回路を２個設け、相互に一方の回路の入力端子を他方の回路の出力端子に接続し、それぞれの回路の出力端子にはそれぞれ第二および第三の三端子絶縁ゲート電界効果トランジスタからなるパストランジスタのソースまたはドレインを接続したことを特徴とするＳＲＡＭセル回路。
【請求項３】
請求項２記載のＳＲＡＭセル回路において、前記パストランジスタをそれぞれ第三のおよび第四の四端子二重絶縁ゲート電界効果トランジスタで置き換え、前記第三のおよび第四の四端子二重絶縁ゲート電界効果トランジスタの各一方のゲートをセル選択線に接続し、他方のゲート電極をそれぞれそのしきい値電圧制御用電源に接続してなることを特徴とするＳＲＡＭセル回路。
【請求項４】
請求項１記載のゲート回路における前記第一の四端子二重絶縁ゲート電界効果トランジスタを複数個直列接続し、該直列接続の一方の端のソースは前記第一の電源に接続し、
他端のドレインは出力端子とし、該ドレインを負荷素子を介して前記第四の電源に接続し、前記直列接続した四端子二重絶縁ゲート電界効果トランジスタのそれぞれの一方のゲートを複数個の入力端子とし、
前記直列接続した四端子二重絶縁ゲート電界効果トランジスタのそれぞれの他方のゲートに接続された第一の三端子絶縁ゲート電界効果トランジスタの各ソースはそれぞれ所定の電位を有する複数個の第二の電源に接続し、それぞれの前記第一の三端子二重絶縁ゲート電界効果トランジスタの各ゲートをそれぞれ所定の電位を有する複数個の第三の電源に接続したことを特徴とするゲート回路。
【請求項５】
請求項１記載のゲート回路における第一の四端子二重絶縁ゲート電界効果トランジスタを複数個並列に接続し、共通に接続されたソースは第一の電源に接続し、共通に接続されたドレインは出力端子とし、該ドレインを負荷素子を介して該第四の電源に接続し、それぞれの前記四端子二重絶縁ゲート電界効果トランジスタにおける一方のゲートをそれぞれ入力端子とし、それぞれの前記四端子二重絶縁ゲート電界効果トランジスタにおける他方のゲートに接続された第一の三端子絶縁ゲート電界効果トランジスタの各ソースはそれぞれ所定の電位を有する複数個の第二の電源に接続し、前記第一の三端子絶縁ゲート電界効果トランジスタの各ゲートをそれぞれ所定の電位を有する複数個の第三の電源に接続したことを特徴とするゲート回路。
【請求項６】
請求項１または５のゲート回路において、前記負荷素子を絶縁ゲート電界効果トランジスタまたは抵抗としたことを特徴とするゲート回路。
【請求項７】
請求項１および請求項４乃至６のいずれか１項記載のゲート回路において、一個または複数個の前記第二の電源及び前記第三の電源の一部または全てをダイナミックに可変な電源としたことを特徴とするゲート回路。
【請求項８】
請求項２又は３記載のＳＲＡＭセル回路において、一個または複数個の前記第二の電源及び前記第三の電源の一部または全てをダイナミックに可変な電源としたことを特徴とするＳＲＡＭセル回路。
【請求項９】
請求項１記載のゲート回路において、
前記負荷素子に前記第一の四端子二重絶縁ゲート電界効果トランジスタとは反対導電形の三端子絶縁ゲート電界効果トランジスタまたは反対導電形の三端子接続された四端子二重絶縁ゲート電界効果トランジスタを設け、これら絶縁ゲート電界効果トランジスタのゲートを前記第一の四端子二重絶縁ゲート電界効果トランジスタの前記一方のゲートに接続したことを特徴とするＣＭＯＳゲート回路。
【請求項１０】
請求項３記載のＳＲＡＭセル回路を用い、
前記負荷素子に前記第一の四端子二重絶縁ゲート電界効果トランジスタとは反対導電形の三端子絶縁ゲート電界効果トランジスタまたは反対導電形の三端子接続された四端子二重絶縁ゲート電界効果トランジスタを設け、これらのゲートを前記第一の四端子二重絶縁ゲート電界効果トランジスタの前記一方のゲートに接続したことを特徴とするＣＭＯＳ−ＳＲＡＭセル回路。
【請求項１１】
請求項１記載のゲート回路を用い、該ゲート回路の第一の導電形の第一の四端子二重絶縁ゲート電界効果トランジスタと、反対導電形とした第二の導電形の四端子二重絶縁ゲート電界効果トランジスタとを１組直列に接続し、該直列接続された接続点を出力端子とし、該第一の導電形の四端子二重絶縁ゲート電界効果トランジスタの一方のゲートは、前記第二の導電形の四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと電気的に接続して入力端子としたことを特徴とするＣＭＯＳゲート回路。
【請求項１２】
請求項１１のＣＭＯＳゲート回路を二個設け、相互に一方の回路の入力端子を他方の回路の出力端子にそれぞれ接続し、それぞれの出力端子にはそれぞれ絶縁ゲート電界効果トランジスタよりなるパストランジスタのソースまたはドレインを接続したことを特徴とするＣＭＯＳ−ＳＲＡＭセル回路。
【請求項１３】
請求項１２のＣＭＯＳ−ＳＲＡＭセル回路において、前記パストランジスタを四端子二重絶縁ゲート電界効果トランジスタとし、前記各四端子二重絶縁ゲート電界効果トランジスタの一方のゲートをセル選択線に接続し、前記各四端子二重絶縁ゲート電界効果トランジスタの他方のゲート電極をそれぞれそのしきい値電圧制御用電源に接続したことを特徴とするＣＭＯＳ−ＳＲＡＭセル回路。
【請求項１４】
請求項１記載のゲート回路を用い、該ゲート回路の第一の導電形の第一の四端子二重絶縁ゲート電界効果トランジスタが複数個並列に接続されたその一方の接続点を、第一とは反対の第二の導電形の請求項１記載のゲート回路を用い、該ゲート回路の第一の四端子二重絶縁ゲート電界効果トランジスタが同数個直列に接続された一方の端に接続して出力端子とし、直列接続の他方の端は該第１の電源に接続され、並列接続の他方の端は該第四の電源に接続され、複数個の第一の導電形の該四端子二重絶縁ゲート電界効果トランジスタの各々一方のゲートは複数個の第二の導電形の該四端子二重ゲート絶縁ゲート電界効果トランジスタの対応する各一個の一方のゲートに各々電気的に接続されて同数個の入力端子としたことを特徴とする多入力ＣＭＯＳゲート回路。
【請求項１５】
請求項９又は１１記載のＣＭＯＳゲート回路において、一個以上の前記第二の電源または一個以上の前記第三の電源の一部または全ての電位をそれぞれダイナミックに可変な電源としたことを特徴とするＣＭＯＳゲート回路。
【請求項１６】
請求項１０、１２及び１３のいずれか１項記載のＣＭＯＳ−ＳＲＡＭセル回路において、一個以上の前記第二の電源または一個以上の前記第三の電源の一部または全ての電位をそれぞれダイナミックに可能な電源としたことを特徴とするＣＭＯＳ−ＳＲＡＭセル回路。
【請求項１７】
請求項１４記載の多入力ＣＭＯＳゲート回路において、一個以上の前記第二の電源または一個以上の前記第三の電源の一部または全ての電位をそれぞれダイナミックに可変な電源としたことを特徴とする多入力ＣＭＯＳゲート回路。
【請求項１８】
請求項１乃至１７の回路のうち少なくとも一つの回路を含むことを特徴とした集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は二重絶縁ゲート電界効果トランジスタ、特に四端子二重絶縁ゲート電界効果トランジスタを用いたゲート回路、ＳＲＡＭセル回路、多入力ＣＭＯＳゲート回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路の改良に関する。
【背景技術】
【０００２】
一般に絶縁ゲート電界効果トランジスタ（ＭＯＳＴ）を用いたＭＯＳ集積回路では、性能の向上（動作速度の向上、集積規模の拡大など）を図るためにＭＯＳＴの素子寸法の微細化が行われてきた。それと同時に耐圧の限界による信頼性の低下の防止と消費電力の低減化を図るために電源電圧の低下も行われてきた。動作速度の高速化と消費電力の低減化は相反する事象であるが、ＭＯＳＴのいわゆるしきい値電圧の低減化を行えば動作速度の向上ができ、これらを同時に満足させることができた。しかし、一方しきい値電圧の低下はＭＯＳＴのオフ時のリーク電流の増加をもたらす。すなわちいわゆる待機時消費電力とか定常時消費電力が増加する。従来はこの待機時消費電力とか定常時消費電力は動作時消費電力に比べて十分に小さくほとんど無視してよかったが、微細化が進むにつれこれらが指数関数的に増加し、ほぼ動作時消費電力と同じくらいになると予測されている。そのために動作速度の向上が図られなくなる懸念が出てきた。
上記問題点の解決策として、従来は異なるしきい値電圧を持ったＭＯＳＴを用意し、動作速度の遅くてよい部分の回路には高いしきい値電圧を持った素子を用い、高速で動作しなければならない回路部分は低いしきい値電圧を持った素子を用いることが行われてきた。機能の固定した集積回路では通常高速動作をしなければならない回路部分はその集積回路全体からみてわずかな割合であることが多くこの方法である程度まで解決できる。しかし、集積回路全体をさらに高速化する場合は低速部分もさらに早くしなければならず、リーク電流による消費電力の増加は無視できなくなる。また、そのわずかな部分の高速回路の定常状態での消費電力や待機時消費電力の増大でさえ無視できなくなる恐れがある。また、動的に回路構成を変えるＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などにおいてはこの手法のような固定した複数のしきい値電圧を割り当てることは困難である。
【０００３】
一方、従来の素子構造とは異なる四端子二重絶縁ゲート電界効果トランジスタは二つのゲート電極を接続して用いる三端子動作では、オフ状態からオン状態に至るゲート電圧に対するドレイン電流の変化が従来素子よりも急峻で、しきい値電圧が小さくても従来素子よりも待機時漏れ電流を小さくできる。あるいは同じ漏れ電流を許すならより低いしきい値電圧を設定でき、従来素子より高速動作が可能である。しかしそれでも電源電圧を１Ｖ以下とするようなさらなる微細化が図られたときはしきい値電圧を一層低くすることが求められ従来素子と同様な問題点が生じてくる。
四端子二重絶縁ゲート電界効果トランジスタは、他方のゲート電極の電位により入力信号の印加される一方のゲートからみたしきい値電圧を制御できるという特徴を有する。このことを用いて、高速の回路はしきい値電圧を低くなるようにし、その他低速で良い部分は高いしきい値電圧とする方法も考えられている。しかし、一方でオフ状態からオン状態に至るゲート電圧に対するドレイン電流の変化が三端子動作より鈍くなるので、高速回路用にしきい値電圧を低くするとリーク電流が大きくなる欠点がある。従って、しきい値電圧を低く設定した回路部分での定常時消費電力や待機時消費電力の増加がやはり問題点となる。
【０００４】
リーク電流が問題となるのは定常時あるいは待機時であるから過渡状態のみしきい値電圧を小さくし、その他の状態ではしきい値電圧が高くなるようにダイナミックに制御すればこの問題点を解決できる。実際しきい値電圧を高速用に小さくしてもリーク電流はオン電流に比べて二桁以上は小さくできるし、また過渡状態の時間は定常状態の時間に比べて通常短いし、またその場合においてリーク電流の増加が問題となる時間はさらに短い。したがって、過渡状態でこのリーク電流の増加による消費電力の増加分は全体の消費電力に比べて十分に小さくできる。このような観点から上記問題点を解決手段として、四端子二重絶縁ゲート電界効果トランジスタの二つのゲートのうち、一方のゲートを信号入力端子として用い、他方のゲートに抵抗の一端を接続し、他端を一定の電位を有する電源に接続する回路構成が考案されている（例えば、特許文献１参照）。上記構成において、一方のゲートと他方のゲートとを外部容量で接続する、抵抗の一端が接続された他方のゲートにさらに外部容量の一端を接続し、その他端をクロック電源等のパルス電源に接続する、Ｎ形四端子二重絶縁ゲート電界効果トランジスタとＰ形四端子二重絶縁ゲート電界効果トランジスタを用いてＣＭＯＳ回路を構成し、Ｎ形四端子二重絶縁ゲート電界効果トランジスタに上記構成を用いるか、またはＰ形四端子二重絶縁ゲート電界効果トランジスタに上記構成を用いるかあるいは両方に上記構成を用いる、さらにこの電源の電位を動作時にはしきい値電圧が小さくなる方向の電位とし、定常状態や待機時あるいは未使用時にはしきい値電圧が大きくなる方向の電位とするようにダイナミックに可変とする、さらにまた、これらをクロックと同期させてダイナミックに可変とする等の構成が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特願２００４−３５８９２５号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記構成では効果を有効に発揮するためにはその抵抗の値はかなり高いものが想定されるが集積回路では高抵抗を精度よく設けることはかなり困難である。また値の相当なばらつきも想定されるし、作製した後の値の調整はほとんど不可能であるという欠点がある。
本発明の目的は、上記欠点を除去し、単位回路の、高速動作と消費電力の減少を両立させた二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、ＳＲＡＭセル回路、多入力ＣＭＯＳゲート回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明では以下の構成で課題を解決する。
四端子二重絶縁ゲート電界効果トランジスタの二つのゲートのうち、一方のゲートを信号入力端子として用い、他方のゲートに絶縁ゲート電界効果トランジスタのドレインを接続し、そのソースは第二の電源に接続し、そのゲートは第三の電源に接続し、上記四端子二重絶縁ゲート電界効果トランジスタのドレインは出力端子とするとともに、負荷素子を通して第四の電源に接続する。上記構成において、上記四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと他方のゲートとを外部容量で接続する。また、他方のゲートにさらに外部容量の一端を接続し、その他端をクロック電源等のパルス電源に接続する。Ｎ形四端子二重絶縁ゲート電界効果トランジスタとＰ形四端子二重絶縁ゲート電界効果トランジスタを用いてＣＭＯＳゲート回路を構成し、Ｎ形四端子二重絶縁ゲート電界効果トランジスタに上記構成を用いるか、またはＰ形四端子二重絶縁ゲート電界効果トランジスタに上記構成を用いるかあるいは両方に上記構成を用いる。第二の電源の電位を、動作時にはしきい値電圧が小さくなる方向の電位とし、定常状態や待機時あるいは未使用時にはしきい値電圧が大きくなる方向の電位とするようにダイナミックに可変とする。さらに、これらをクロックと同期させてダイナミックに可変とする。具体的には以下の通りである。さらに、上記絶縁ゲート電界効果トランジスタのゲートに接続された第三の電源の電位を制御し、そのドレイン、ソース間の抵抗値を制御する。
【０００８】
さらに具体的回路構成は以下の通りである。
構成１：
ゲート回路は、一方のゲートを入力端子とし、ソースを第一の電源に接続し、他方のゲートに第一の三端子絶縁ゲート電界効果トランジスタのドレインを接続し、第一の三端子絶縁ゲート電界効果トランジスタのソースを第二の電源に接続し、第一の四端子二重絶縁ゲート電界効果トランジスタはそのゲートを第三の電源に接続し、そのドレインを出力端子とし、かつ負荷素子を通して第四の電源に接続したことを特徴とする。
構成２：
構成１記載のゲート回路において、前記第一の四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと他方のゲート間を容量で接続したことを特徴とする。
構成３：
構成１記載のゲート回路において、前記第一の四端子二重絶縁ゲート電界効果トランジスタの前記他方のゲートとクロックあるいはパルス電源間を容量で接続したことを特徴とする。
構成４：
構成１ないし３のいずれか１項記載のゲート回路において、前記第一の三端子絶縁ゲート電界効果トランジスタを、二個のゲートを接続して三端子構成とした第二の四端子絶縁ゲート電界効果トランジスタとしたことを特徴とする。
【０００９】
構成５：
構成１ないし３のいずれか１項記載のゲート回路において、前記第一の三端子絶縁ゲート電界効果トランジスタを第二の四端子絶縁ゲート電界効果トランジスタで置き換え、前記第二の四端子絶縁ゲート電界効果トランジスタの一方のゲートを該第三の電源に接続し、他方のゲートを第五の電源に接続したことを特徴とする。
構成６：
ＳＲＡＭセル回路は、構成１ないし５の内の任意のゲート回路を２個用い、相互に一方の回路の入力端子を他方の回路の出力端子に接続し、それぞれの回路の出力端子にはそれぞれ第二および第三の三端子絶縁ゲート電界効果トランジスタからなるパストランジスタのソースまたはドレインを接続したことを特徴とする。
構成７：
構成６記載のＳＲＡＭセル回路において、前記パストランジスタをそれぞれ第三のおよび第四の四端子二重絶縁ゲート電界効果トランジスタとし、前記第三のおよび第四の四端子二重絶縁ゲート電界効果トランジスタの各一方のゲートをセル選択線に接続し、他方のゲート電極をそれぞれそのしきい値電圧制御用電源に接続してなることを特徴とする。
構成８：
構成１ないし５のいずれか１項記載のゲート回路において、該ゲート回路の第一の四端子二重絶縁ゲート電界効果トランジスタを複数個直列接続し、該直列接続の一方の端のソースは前記第一の電源に接続し、他端のドレインは出力端子としかつ負荷素子を通して前記第四の電源に接続し、前記直列接続のそれぞれの前記第一の四端子二重絶縁ゲート電界効果トランジスタの一方のゲートを複数個の入力端子とし、それぞれの前記第一の四端子二重絶縁ゲート電界効果トランジスタの他方のゲートに接続された第一の三端子絶縁ゲート電界効果トランジスタ群の各第一の三端子二重絶縁ゲート電界効果トランジスタの各ソースはそれぞれ所定の電位を有する複数個の該第二の電源群に接続され、前記第一の三端子二重絶縁ゲート電界効果トランジスタの各ゲートはそれぞれ所定の電位を有する複数個の該第三の電源群に接続されたことを特徴とする。
【００１０】
構成９：
ゲート回路は、構成１ないし５のいずれか１項記載のゲート回路における第一の四端子二重絶縁ゲート電界効果トランジスタを複数個並列に接続し、共通に接続されたソースは第一の電源に接続し、共通に接続されたドレインは出力端子としかつ負荷素子を通して該第四の電源に接続し、それぞれの一方のゲートを複数個の入力端子とし、それぞれの他方のゲートに接続された第一の三端子絶縁ゲート電界効果トランジスタ群の前記各第一の三端子絶縁ゲート電界効果トランジスタの各ソースはそれぞれ所定の電位を有する複数個の第二の電源群に接続され、前記第一の三端子絶縁ゲート電界効果トランジスタの各ゲートはそれぞれ所定の電位を有する複数個の該第三の電源群に接続されたことを特徴とする。
構成１０：
構成１または９のゲート回路において、前記負荷素子を絶縁ゲート電界効果トランジスタまたは抵抗としたことを特徴とする。
構成１１：
構成１ないし５および構成８ないし１０のいずれか１項記載のゲート回路において、一個または複数個の前記第二の電源群及び前記第三の電源群の電位の一部または全てをダイナミックに変化させることを特徴とする。
構成１２：
構成６又は７記載のＳＲＡＭセル回路において、一個または複数個の前記第二の電源群及び前記第三の電源群の電位の一部または全てをダイナミックに変化させることを特徴とする。
【００１１】
構成１３：
ＣＭＯＳゲート回路は、構成１記載のゲート回路を用い、前記負荷素子に前記第一の四端子二重絶縁ゲート電界効果トランジスタとは反対導電形の三端子絶縁ゲート電界効果トランジスタまたは反対導電形の三端子接続された四端子二重絶縁ゲート電界効果トランジスタを設け、これら絶縁ゲート電界効果トランジスタのゲートを前記第一の四端子二重絶縁ゲート電界効果トランジスタの前記一方のゲートに接続したことを特徴とする。
構成１４：
ＣＭＯＳ−ＳＲＡＭセル回路は、構成７記載のＳＲＡＭセル回路を用い、前記負荷素子に前記第一の四端子二重絶縁ゲート電界効果トランジスタとは反対導電形の三端子絶縁ゲート電界効果トランジスタまたは反対導電形の三端子接続された四端子二重絶縁ゲート電界効果トランジスタを設け、これらのゲートを前記第一の四端子二重絶縁ゲート電界効果トランジスタの前記一方のゲートに接続したことを特徴とする。
構成１５：
ＣＭＯＳゲート回路は、構成１ないし５のいずれか１項記載のゲート回路を用い、該ゲート回路の第一の四端子二重絶縁ゲート電界効果トランジスタを導電型を異ならせて１組直列に接続し、該直列接続された接続点を出力端子とし、該第一の導電形の四端子二重絶縁ゲート電界効果トランジスタの一方のゲートは、前記第二の導電形の四端子二重絶縁ゲート電界効果トランジスタの一方のゲートと電気的に接続して入力端子としたことを特徴とする。
構成１６：
ＣＭＯＳ−ＳＲＡＭセル回路は、構成１５のＣＭＯＳゲート回路を二個設け、相互に一方の回路の入力端子を他方の回路の出力端子にそれぞれ接続し、それぞれの出力端子にはそれぞれ絶縁ゲート電界効果トランジスタよりなるパストランジスタのソースまたはドレインを接続したことを特徴とする。
【００１２】
構成１７：
構成１６のＣＭＯＳ−ＳＲＡＭセル回路において、前記パストランジスタを四端子二重絶縁ゲート電界効果トランジスタとし、前記各四端子二重絶縁ゲート電界効果トランジスタの一方のゲートをセル選択線に接続し、前記各四端子二重絶縁ゲート電界効果トランジスタの他方のゲート電極をそれぞれそのしきい値電圧制御用電源に接続したことを特徴とする。
構成１８：
多入力ＣＭＯＳゲート回路は、構成１ないし５のいずれか１つのゲート回路を用い、該ゲート回路の第一の導電形の第一の四端子二重絶縁ゲート電界効果トランジスタが複数個並列に接続されたその一方の接続点を、第一とは反対の第二の導電形の構成１ないし５のいずれか１つのゲート回路を用い、該ゲート回路の第一の四端子二重絶縁ゲート電界効果トランジスタが同数個直列に接続された一方の端に接続して出力端子とし、直列接続の他方の端は該第１の電源に接続され、並列接続の他方の端は該第四の電源に接続され、複数個の第一の導電形の該四端子二重絶縁ゲート電界効果トランジスタの各々一方のゲートは複数個の第二の導電形の該四端子二重ゲート絶縁ゲート電界効果トランジスタの対応する各一個の一方のゲートに各々電気的に接続されて同数個の入力端子としたことを特徴とする。
【００１３】
構成１９：
構成１３又は１５記載のＣＭＯＳゲート回路において、一個ないし複数個の前記第二の電源または一個ないし複数個の前記第三の電源の一部または全ての電位をそれぞれダイナミックに制御したことを特徴とする。
構成２０：
構成１４、１６、１７のいずれか１項記載のＣＭＯＳ−ＳＲＡＭセル回路において、一個ないし複数個の前記第二の電源または一個ないし複数個の前記第三の電源の一部または全ての電位をそれぞれダイナミックに制御したことを特徴とする。
構成２１：
構成１８記載の多入力ＣＭＯＳゲート回路において、一個ないし複数個の前記第二の電源または一個ないし複数個の前記第三の電源の一部または全ての電位をそれぞれダイナミックに制御したことを特徴とする。
構成２２：
構成１ないし２１の回路のうち少なくとも一つの回路を含むことを特徴とした集積回路。
【発明の効果】
【００１４】
本発明で言うところの四端子二重絶縁ゲート電界効果トランジスタとは、いわゆる二重ゲート電界効果トランジスタあるいはダブルゲートＭＯＳトランジスタであって、さらに二つのゲート電極が電気的に独立した構造の素子である。そして、一方のゲート電極の電位により他方のゲートからみたしきい値電圧を制御できるという効果を有する。チャネルはそれぞれのゲートが面している半導体表面に形成されるが、両ゲートの電位がしきい値電圧より低い場合はそれぞれの半導体表面にチャネルは形成されない。
そこで、図１のようにソースは第一の電源ＶＳＳに接続し、ゲート１を信号入力端子とし、ゲート２には他の絶縁ゲート電界効果トランジスタＴＮ１（例えば、通常の三端子絶縁ゲート電界効果トランジスタや、二つのゲートが電気的に接続して三端子絶縁ゲート電界効果トランジスタと見なせる他の四端子二重絶縁ゲート電界効果トランジスタ、あるいはいわゆるフィン形三端子二重ゲート電界効果トランジスタなど）のドレインを接続し、そのＴＮ１のソースは例えば一定の電位を有する第二の電源ＶＴＣを通して電源ＶＳＳに接続し、さらにそのＴＮ１のゲートは第三の電源ＶＧＣを通して電源ＶＳＳに接続された四端子二重絶縁ゲート電界効果トランジスタＴＸＮ１を用い、そのＴＸＮ１のドレインを出力端子とし、かつ負荷素子を通して第四の電源ＶＤＤに接続した回路構成を考える。ここで、図示されていないが各電源の基準点は用意されているものとし、各電源の電位はその名前と共用する。例えば電源ＶＳＳの電位はＶＳＳである。そうすると、ＴＮ１のゲートの電位はＶＧＣ＋ＶＳＳであるが、この値を適当に調節すればＴＮ１のドレインとソース間はある抵抗値ＲＧをもって導通状態にできる。したがって、定常状態ではＴＸＮ１のゲート２の電位はＶＴＣ＋ＶＳＳに等しくなるが、その値は通常ＴＸＮ１をオフ状態となるように設定しておく。すなわち、ＴＸＮ１のゲート１にオン信号が印加され、これをオンとしない限りオフ状態であるという意味である。さて、ＴＸＮ１のゲート１にオフ信号（ＴＸＮ１をオフとする信号）が印加されているとすると、ＴＸＮ１にはチャネルが形成されていないので、そのゲート１とゲート２の間はそれぞれのゲート絶縁膜容量ＣＧ１とＣＧ２および両ゲートに挟まれた半導体の容量ＣＳＩとが図２のように直列接続されたものと見なすことができ、この容量とＴＮ１のドレイン、ソース間抵抗ＲＧとでいわゆる微分回路が構成されていると見なすことができる。
【００１５】
そうするとゲート２の電位はゲート１の入力信号を微分したものとなる。ゲート１にオフ状態からオン状態にする矩形波入力信号が印加されたとき、ゲート２の電位の時間変化を模式的に描けば図３のようになる。
従ってＴＸＮ１がＮ形の四端子二重絶縁ゲート電界効果トランジスタの場合を想定すると、入力信号の立ち上がり部分はＴＸＮ１のゲート１が面している半導体表面にチャネル１が形成される、すなわちＴＸＮ１をオンにする方向であり、立ち下がり部分はチャネル１を消失させる、すなわちＴＸＮ１をオフにする方向となる。そして、ゲート２の電位の変化を見てみると、ＴＸＮ１がオンとなる方向ではそのしきい値電圧を小さくするように作用し、したがってより早くオンとなるように作用し、オフ方向ではしきい値電圧を高くするように作用し、したがってより早くオフとなるように作用している。作用している時間や、ピーク値は抵抗と容量による時定数で調整できるが、容量はＴＸＮ１の構造で決まってしまうので、抵抗ＲＧの値を調節することになる。ピーク値は過渡時間がゼロの理想的入力波形ならば変わらないが、通常は正の値の過渡時間を有するから時定数で変わり、時定数が小さければピーク値も小さくなる傾向を有する。さらに、定常状態では一定電位、この場合はＶＴＣ＋ＶＳＳとなっており、この電位をＴＸＮ１のゲート２に与えたときそのしきい値電圧を、そのオン、オフ動作に支障を来さない範囲で適切に高く設定し、ゲート１の電位がトランジスタをオフ状態にする場合にリーク電流が十分低い状態となるようにしておけば定常状態での消費電力を十分に低くすることができる。すなわち高速動作と定常時、あるいは待機時における消費電力の低減とを同時に実現することができる。
リーク電流による消費電力の低減化を多少犠牲にしても高速化を図りたい場合、あるいは逆に十分高速化が得られるしきい値電圧となっているが、そのためリーク電流が大きいなどの場合は、ＲＧの他端の電源ＶＴＣの値を前者の場合にはしきい値電圧が低くなるような電位に設定し、後者の場合にはしきい値電圧が高くなるような電位に設定して定常状態のしきい値電圧を調整して同様効果を得ることができる。この場合はゲート２にかかる微分波形の定常値は図３のように一定電位、ＶＴＣ＋ＶＳＳとなるのでオン側とオフ側の高速化効果は異なるが、従来のようにＲＧを介さずに単に一定電位にしておく場合に比べるとどちらも高速化される。さらに、この電位ＶＴＣをダイナミックに制御し、例えば未使用時には極めてしきい値電圧が高くなるように電位を設定し、使用時には動作に適したしきい値電圧に設定するなどして高速動作とリーク電流による消費電力の低減との両立をより効果的に実現することもできる。さらに、ＶＧＣを過渡状態ではＴＮ１の抵抗ＲＧが大きくなるようにし、また定常状態などでは小さくなるようにダイナミックに変化させることにより高速化効果をより高め、定常時などにおける雑音による誤動作などの影響を低減できる。
【００１６】
図３に示した微分波形のピーク値は理想的には入力波形のピーク値となるが実際はその前にＴＸＮ１のゲート１に面してチャネル１が形成され始めるのでそのシールド効果によりゲート１からはゲート２が電気的に見えなくなる、逆に言えばゲート２からゲート１が電気的に見えなくなるのでピーク値は低い値に押さえられる。この場合には図４のようにゲート１とゲート２とを外部容量ＣＧＧで接続し、この現象を軽減することができる。
さらに、動作がクロックと同期している場合には図５のように外部容量ＣＣＫによりゲート２をクロック電源と接続すれば上記現象を軽減することができる。
過渡時間だけ電位が定常値より変化するパルス電源、例えばオン側ではしきい値電圧が低なるように変化し、オフ側では高くなるように変化するパルス電源などに接続できれば理想的である。
なお、上記において、電源ＶＴＣやＶＧＣは独立した電源として示されているが、ＴＮ１の動作が保証される限り、電源ＶＳＳやＶＤＤと共通にすることもできる。この点は以下同様である。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施例の構成図である。
【図２】図１の実施例の等価回路図である。
【図３】図２の等価回路図である。
【図４】本発明の第２の実施例の構成図である。
【図５】本発明の第３の実施例の構成図である。
【図６】本発明の第４の実施例の構成図である。
【図７】本発明の第５の実施例の構成図である。
【図８】本発明の第６の実施例の構成図である。
【図９】本発明の第７の実施例の構成図である。
【図１０】本発明の第８の実施例の構成図である。
【図１１】本発明の第９の実施例の構成図である。
【図１２】本発明の第１０の実施例の構成図である。
【図１３】本発明の第１１の実施例の構成図である。
【図１４】本発明の第１２の実施例の構成図である。
【図１５】本発明の第１３の実施例の構成図である。
【図１６】本発明の第１４の実施例の構成図である。
【発明を実施するための最良の形態】
【００１８】
本発明を実施するための最良の形態を以下図に基づいて詳細に説明する。
【実施例１】
【００１９】
本発明の第１の実施例を図１に示す。図中、ＴＸＮ１は四端子二重絶縁ゲート電界効果トランジスタ、ＴＮ１は絶縁ゲート電界効果トランジスタ、ＶＴＣ、ＶＧＣはそれぞれ一定の電位あるいはダイナミックに可変な電位を有する電源であり、ＶＳＳおよびＶＤＤはそれぞれ電源である。四端子二重絶縁ゲート電界効果トランジスタのドレインは負荷素子Ｌｏａｄを通して電源ＶＤＤに接続されている。
Ｎ形でもＰ形でも良いが四端子二重絶縁ゲート電界効果トランジスタＴＸＮ１の二つのゲートのうちゲート１を入力端子としゲート２には他の絶縁ゲート電界効果トランジスタＴＮ１のドレインを接続し、そのソースは電源ＶＴＣを通して電源ＶＳＳに接続される。さらにＴＮ１のゲートは電源ＶＧＣを通して電源ＶＳＳに接続される。ＴＸＮ１のドレインは負荷素子Ｌｏａｄを通して電源ＶＤＤに接続されている。この回路はＴＸＮ１のゲート１を入力端子とし、ドレインを出力端子とするインバータ回路の作用をする。図４は第２の実施例である。図１の構成に加えて、四端子二重絶縁ゲート電界効果トランジスタＴＸＮ１のゲート２にはさらに外部容量ＣＧＧの一端が接続され、その他端はゲート１に接続されている。この外部容量ＣＧＧを加えることにより、チャネルが形成され始め、それに伴って、ゲート１とゲート２が電気的に分離され始めることによりゲート２に現れる微分波形のピーク値の低下を防止する。図５は第３の実施例で、図１の構成に加えて、四端子二重絶縁ゲート電界効果トランジスタＴＸＮ１のゲート２にはさらに外部容量ＣＣＫの一端が接続され、その他端はクロックまたはパルス電源ＶＣＫに接続し、クロックと同期した微分波形をゲート２に誘起する。
【００２０】
図２は図１の実施例の四端子二重絶縁ゲート電界効果トランジスタの入力端子である一方のゲートから他方のゲートを見たときの等価回路を示す。ＲＧはＴＮ１のドレイン、ソース間抵抗を示す。
図３は図２の等価回路で、ゲート１に矩形波入力を与えたときゲート２に現れる波形を模式的に示したものである。
【実施例２】
【００２１】
図４は、本発明の第２の実施例であり、図１の四端子二重絶縁ゲート電界効果トランジスタのゲート２にさらに外部容量ＣＧＧが接続され、ＣＧＧの他端はゲート１に接続されている。
【実施例３】
【００２２】
図５は、本発明の第３の実施例であり、図１の四端子二重絶縁ゲート電界効果トランジスタのゲート２にさらに外部容量ＣＣＫが接続され、ＣＣＫの他端はクロックまたはパルス電源に接続されている。
【実施例４】
【００２３】
図６は本発明の第４の実施例である。実施例図１のＴＮ１を他の四端子二重絶縁ゲート電界効果トランジスタの二つのゲートを電気的に接続し三端子動作としたものを用いる例である。
【実施例５】
【００２４】
図７は本発明の第５の実施例である。実施例１を示す図１のＴＮ１の代わりに他の四端子二重絶縁ゲート電界効果トランジスタとし、それぞれゲート１およびゲート２に電源ＶＧＣ１および電源ＶＧＣ２を接続して、そのソース、ドレイン間抵抗の値を制御する。
【実施例６】
【００２５】
図８は本発明の第６の実施例である。実施例１を示す図１のようにゲート２に絶縁ゲート電界効果トランジスタのドレインが接続されている四端子二重絶縁ゲート電界効果トランジスタ（ＴＸＮ１およびＴＸＮ２）を２個用意し、一方の入力端子を他方の出力端子、すなわちドレインにそれぞれ接続し、それぞれの出力端子にパストランジスタＰＴ１およびＰＴ２のドレインあるいはソースを接続し、それらの他端であるソースあるいはドレインをビット線ＢＬ１およびＢＬ２に接続し、またパストランジスタのゲートは行選択線ＷＬに接続する。さらに、それぞれＴＸＮ１およびＴＸＮ２のドレインまたは出力端子はそれぞれ負荷素子Ｌｏａｄ１およびＬｏａｄ２を通して電源ＶＤＤに接続され、またそれぞれのゲート２にはそれぞれ他の絶縁ゲート電界効果トランジスタＴＮ１およびＴＮ２のドレインが接続され、それらの各ソースは第二の電源群ＶＴＣ１およびＶＴＣ２の各一つに接続され、またそれらの各ゲートは第三の電源群ＶＧＣ１およびＶＧＣ２の各一つに接続されてなる、いわゆるＳＲＡＭセル回路が構成されている。この場合もＴＮ１およびＴＮ２のドレイン、ソース間抵抗ＲＧ１およびＲＧ２の効果により状態変化は高速で、かつ定常状態あるいは待機時などではリーク電流による消費電力の増加が軽減される。また、それぞれ図４および図５の実施例の四端子二重絶縁ゲート電界効果トランジスタを２個用いて図８と同様なＳＲＡＭセル回路を構成しても同様な効果を得ることができる。
【実施例７】
【００２６】
図９は本発明の第７の実施例であり、図８の第６実施例におけるＳＲＡＭセル回路において、パストランジスタＰＴ１およびＰＴ２を四端子二重絶縁ゲート電界効果トランジスタとし、一方のそれぞれのゲート１、すなわちＧ１１およびＧ２１はＷＬ線に接続し、他方のそれぞれのゲート２、すなわちＧ１２およびＧ２２はそれらのしきい値電圧制御用電源ＶＰＴ１およびＶＰＴ２に接続されている。すなわち、セル選択時においてしきい値電圧を低く設定して高速動作を行い、待機時においてはしきい値電圧を高く設定してパストランジスタを通したリーク電流の低減化を図っている。
上記各実施例において、第二の電源あるいは電源群や、第三の電源あるいは電源群の各電位を動的（ダイナミック）に可変にしてより効果を高めることもできる。例えば、ＶＴＣやＶＴＣ１、ＶＴＣ２の電位を定常時には低く設定して  ＴＸＮ１やＴＸＮ２のリーク電流を低く抑え、動作時には高く設定してリーク電流の増加を多少許しても高速動作の観点から高く設定することもできる。また、ＶＧＣやＶＧＣ１、ＶＧＣ２も動作時にはＴＮ１等のドレイン、ソース間抵抗が大きくなるように設定し、定常時などにはその値が小さくなるように設定し、雑音などによる誤動作の確率を低くすることもできる。なお、ここでは電界効果トランジスタの導電形をＮ形としたが反対導電形のＰ形の場合は電位の変化方向は逆になる。
【実施例８】
【００２７】
図１０は本発明の第８の実施例で、図１の実施例における四端子二重絶縁ゲート電界効果トランジスタを複数個（図では２個、ＴＸＮ１およびＴＸＮ２で示す）直列に接続し、一方の端を電源ＶＳＳに接続し、他方の端を出力端子としかつ負荷素子Ｌｏａｄを通して電源ＶＤＤに接続し、ＴＸＮ１およびＴＸＮ２の一方のゲートそれぞれを入力端子として複数個の入力端子を構成し、他方のゲートにはそれぞれ他の絶縁ゲート電界効果トランジスタＴＮ１およびＴＮ２のドレインが接続され、その各ソースは第二の電源群ＶＴＣ１およびＶＴＣ２のそれぞれ各一つに接続され、またそのゲートはそれぞれ第三の電源群ＶＧＣ１およびＶＧＣ２のそれぞれ各一つに接続されてなるいわゆる正論理でのＮＡＮＤ回路である。一般にＮＡＮＤ回路では、前の動作でＴＸＮ１がオフ、ＴＸＮ２がオンで終わった時、ＴＸＮ１とＴＸＮ２の接続点がハイレベルになっている。この状態は浮遊容量などの影響でしばらく続くが、この状態でＴＸＮ１をオン、ＴＸＮ２をオンとする信号が入力された時ＴＸＮ１がオンとなるまで時間がかかり、正しい出力が出るのが遅くなる恐れがある。しかし、図１０の回路では、ＴＮ１のドレイン、ソース間抵抗ＲＧ１とＴＸＮ１のゲート容量で構成される微分回路によりＴＸＮ１をゲート２でもオンとなるように作用し、ＴＸＮ１の動作を加速する効果があり、上記欠点を軽減できる。なお、図４および図５の実施例での四端子二重絶縁ゲート電界効果トランジスタを複数個用いても図１０と同様な回路が構成でき、同様な効果を得ることができる。
【実施例９】
【００２８】
図１１は本発明の第９の実施例で、図１の実施例における四端子二重絶縁ゲート電界効果トランジスタを複数個（図では２個、ＴＸＮ１およびＴＸＮ２で示す）並列に接続し、共通に接続された一方の端を電源ＶＳＳに接続し、他方の端を出力端子としかつ負荷素子Ｌｏａｄを通して電源ＶＤＤに接続し、それぞれＴＸＮ１およびＴＸＮ２の一方のゲートを入力端子として複数個の入力端子を構成し、他方のゲートにはそれぞれ他の絶縁ゲート電界効果トランジスタＴＮ１およびＴＮ２のドレインが接続され、その各ソースは第二の電源群ＶＴＣ１およびＶＴＣ２のそれぞれ各一つに接続され、またそのゲートはそれぞれ第三の電源群ＶＧＣ１およびＶＧＣ２のそれぞれ各一つに接続されてなるいわゆる正論理でのＮＯＲ回路である。なお、図４および図５の実施例での四端子二重絶縁ゲート電界効果トランジスタを複数個用いても図１１と同様な回路が構成でき、同様な効果を得ることができる。
【実施例１０】
【００２９】
図１２は本発明の第１０の実施例で、図１の負荷素子ＬｏａｄをＴＸＮ１と反対導電形の四端子二重絶縁ゲート電界効果トランジスタＴＸＰ１としたＣＭＯＳインバータ回路である。この場合はＴＸＰ１の四端子二重絶縁ゲート電界効果トランジスタのゲート１とゲート２を接続し、三端子二重絶縁ゲート電界効果トランジスタとして用いているので、これを通常のようにゲート１とゲート２があらかじめ接続された三端子二重絶縁ゲート電界効果トランジスタや通常の絶縁ゲート電界効果トランジスタに置き換えても良い。この回路では、ＴＸＮ１がオンのときＴＸＰ１はオフであるが、このときのリーク電流はＴＸＰ１のリーク電流で決まるからＴＸＰ１のしきい値電圧を絶対値で大きくしておかないとリーク電流による定常時消費電力の削減効果は小さくなる。しかしそうすると動作速度がしきい値電圧が大きくなった分遅くなるから、両者の調整が必要である。図４ないし図１１の負荷素子ＬｏａｄをＴＸＮ１と反対導電形の四端子二重絶縁ゲート電界効果トランジスタに置き換えても同様な効果を得ることができる。
【実施例１１】
【００３０】
上記ＣＭＯＳインバータ回路をより改良した構成例が図１３に示される本発明の第１１の実施例で、負荷素子ＬｏａｄをＴＸＮ１と反対導電形の四端子二重絶縁ゲート電界効果トランジスタＴＸＰ１としたＣＭＯＳインバータ回路である。この場合はＴＸＮ１とＴＸＰ１のそれぞれ一方のゲートを接続して入力端子とし、それぞれ他方のゲートにはそれぞれ他の絶縁ゲート電界効果トランジスタＴＮ１およびＴＰ１のドレインが接続され、その各ソースは第二の電源群ＶＴＣ１およびＶＴＣ２のそれぞれ各一つに接続され、またそのゲートはそれぞれ第三の電源群ＶＧＣ１およびＶＧＣ２のそれぞれ各一つに接続されてなるＣＭＯＳインバータ回路である。ＴＸＮ１とＴＸＰ１の接続点は出力端子となっている。ＴＰ１はＴＸＰ１と同じ導電形を想定しており、そのため、ＴＰ１のゲートおよびソースは電源ＶＧＣ２およびＶＴＣ２を通して電源ＶＤＤに接続されている。そしてＴＸＰ１においてもＴＰ１のドレイン、ソース間抵抗ＲＧＰによってＴＸＮ１と同様な効果があり、ＣＭＯＳ回路においても定常時にはリーク電流が少なく、動作時には高速動作とその両立が図れる。無論、ＴＰ１の導電形はこの限りでなく、電源ＶＴＣ２およびＶＧＣ２の接続先も電源ＶＤＤでなく電源ＶＳＳでも良い。要は、ＴＮ１やＴＰ１のドレイン、ソース間が所定の抵抗値を持つように制御できさえすれば良い。図１、図４および図５の実施例で示した四端子二重絶縁ゲート電界効果トランジスタの構成と同じであるがこれらとは反対導電形の四端子二重絶縁ゲート電界効果トランジスタで同様構成をそれぞれ負荷素子として用いて同様構成しても同様な効果を得ることができる。また、これらを自由に組み合わせて用いても良い。この構成法は図６ないし図１１の実施例の負荷素子にも適用できる。なお、ＴＮ１、ＴＰ１の導電形はＴＸＮ１と同じであっても、反対導電形であっても良い。それぞれのゲートの電位によって、ソースドレイン間の抵抗値が制御できさえすれば良い。ただし、通常はＴＮ１、ＴＰ１はそれぞれＴＸＮ１、ＴＸＰ１の側に置かれるから素子製作上はそれぞれＴＸＮ１およびＴＸＰ１と同じ導電形が望ましい。
【実施例１２】
【００３１】
一例として、図１３の構成を２個用いた本発明の第１２の実施例であるＣＭＯＳ−ＳＲＡＭセル回路を図１４に示す。図１４は本発明の第１２の実施例である。図１３の回路を二組用意し、一方の出力を他方の出力に互いに接続してＣＭＯＳ−ＳＲＡＭセル回路の記憶部を構成し、各出力端子にパストランジスタＰＴ１およびＰＴ２を接続、その他端をそれぞれビット線ＢＬ１およびＢＬ２に接続、さらにＰＴ１およびＰＴ２のゲートは行選択線ＷＬに接続してなるＣＭＯＳ−ＳＲＡＭセル回路である。
【実施例１３】
【００３２】
図１４のパストランジスタＰＴ１およびＰＴ２を図９と同様に四端子二重絶縁ゲート電界効果トランジスタとして本発明の第１３の実施例である図１５のような構成にしても良いことは無論である。
図１５は図１４のＣＭＯＳ−ＳＲＡＭセルの記憶部に対してパストランジスタを四端子絶縁ゲート電界効果トランジスタＰＴ１およびＰＴ２とし、それぞれその一方のゲートは行選択線に接続し、他方のゲートはそれぞれＰＴ１およびＰＴ２のしきい値電圧制御用電源ＶＰＴ１およびＶＰＴ２に接続される。
【実施例１４】
【００３３】
図１６は本発明の多入力ＣＭＯＳゲート回路である第１４の実施例である。図１６では一方の導電形の四端子二重絶縁ゲート電界効果トランジスタを複数個（図では２個の場合、ＴＸＮ１およびＴＸＮ２を示す）直列に接続し、一方の端は電源ＶＳＳに接続され、他方の端は出力端子であり、他方の反対導電形の四端子二重絶縁ゲート電界効果トランジスタ（ＴＸＰ１およびＴＸＰ２）は並列に接続され、ＴＸＰ１の一方のゲートは対応するＴＸＮ１の一方のゲートに接続され、またＴＸＰ２の一方のゲートは対応するＴＸＮ２の一方のゲートに接続されて複数の入力端子を構成している。なお、図１６の各絶縁ゲート電界効果トランジスタの導電形を逆とし、電源ＶＤＤと電源ＶＳＳを入れ替えてＣＭＯＳゲート回路を構成することもできる。
【符号の説明】
【００３４】
ＴＸＮ１、ＴＸＮ２：四端子絶縁ゲート電界効果トランジスタ
ＴＸＰ１、ＴＸＰ２：反対導電形の四端子絶縁ゲート電界効果トランジスタ
ＰＴ１、ＰＴ２：パストランジスタ
Ｌｏａｄ、Ｌｏａｄ１、Ｌｏａｄ２：負荷素子
ＴＮ１、ＴＮ２：三端子または四端子絶縁ゲート電界効果トランジスタ
ＴＰ１、ＴＰ２：反対導電形の三端子または四端子絶縁ゲート電界効果トランジスタ
ＣＧ１、ＣＧ２、ＣＳＩ、ＣＧＧ、ＣＣＫ、ＣＧＧ１、ＣＧＧ２、ＣＣＫ１、ＣＣＫ２：容量
ＶＤＤ、ＶＳＳ：電源
ＶＴＣ、ＶＴＣ１、ＶＴＣ２、ＶＴＣ３、ＶＴＣ４：電源またはダイナミックに可変な電源
ＶＧＣ、ＶＧＣ１、ＶＧＣ２、ＶＧＣ３、ＶＧＣ４：電源またはダイナミックに可変な電源
ＢＬ１、ＢＬ２：ビット線
ＷＬ：行選択線
【図１】
2010109994.tif 000003
【図２】
2010109994.tif 000004
【図３】
2010109994.tif 000005
【図４】
2010109994.tif 000006
【図５】
2010109994.tif 000007
【図６】
2010109994.tif 000008
【図７】
2010109994.tif 000009
【図８】
2010109994.tif 000010
【図９】
2010109994.tif 000011
【図１０】
2010109994.tif 000012
【図１１】
2010109994.tif 000013
【図１２】
2010109994.tif 000014
【図１３】
2010109994.tif 000015
【図１４】
2010109994.tif 000016
【図１５】
2010109994.tif 000017
【図１６】
2010109994.tif 000018