(57)【要約】【課題】増幅回路の応答速度等を改善する。【解決手段】増幅回路１ｂは、入力信号が供給される差動増幅回路２０と、差動増幅回路２０の出力を受けるソースフォロア回路３０と、ソースフォロア回路３０の出力端Ｅ、差動増幅回路２０の入力端Ｓ、差動増幅回路２０の出力端とソースフォロア回路３０の入力端Ｓの間の中間端点Ｍのそれぞれと接続される複数の帰還経路ブロック４０を備える。各帰還経路ブロック４０において、抵抗１６およびキャパシタ１７の一端は、選択スイッチ１８を介して入力端Ｓと接続され、抵抗１６の他端は出力端Ｅに接続され、キャパシタ１７の他端は中間端点Ｍに接続されている。そして、中間端点Ｍから帰還経路ブロック４０−２、４０−３のキャパシタ１７−２、１７−３に至る経路に解放スイッチ７０が間挿される。【選択図】図４
2010232838.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が供給される差動増幅回路と、
前記差動増幅回路の出力を受けるソースフォロア回路と、
前記ソースフォロア回路の出力端、前記差動増幅回路の入力端、前記差動増幅回路の出力端と前記ソースフォロア回路の入力端の間の中間端点のそれぞれと接続されるブロックであって、
一端が前記ソースフォロア回路の前記出力端、他端が前記差増増幅回路の前記入力端に接続される帰還抵抗と、
前記帰還抵抗に直列に接続される選択スイッチと、
一端が前記中間端点、他端が前記帰還抵抗の前記他端と接続されるキャパシタと、
を含む複数の帰還経路ブロックと、
前記中間端点から一以上の前記帰還経路ブロックに含まれる前記キャパシタに至る経路に間挿される解放スイッチと、
を備えることを特徴とする増幅回路。
【請求項２】
前記複数の帰還経路ブロックは、互いに異なる静電容量の前記キャパシタを含み、
前記解放スイッチは、少なくとも、前記中間端点から前記複数の帰還経路ブロックのうち最も静電容量が大きいキャパシタを含む帰還経路ブロックに至る経路に間挿されることを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記中間端点から前記複数の帰還経路ブロックに至る経路である中間帰還経路は、前記複数の帰還経路ブロックのうち最も静電容量が小さいキャパシタを含む帰還経路ブロックに至る第１の経路と、前記中間端点から前記複数の帰還経路ブロックのうち最も静電容量が大きいキャパシタを含む帰還経路ブロックに至る第２の経路に分岐し、
前記解放スイッチは、前記中間帰還経路のうち、前記第２の経路部分に間挿されることを特徴とする請求項２に記載の増幅回路。
【請求項４】
前記入力信号がフォトダイオードの出力信号であることを特徴とする請求項１乃至３のいずれか一項に記載の増幅回路。
【請求項５】
レーザービームを受光するフォトダイオードと、前記フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップであって、
前記増幅回路は、
入力信号が供給される差動増幅回路と、
前記差動増幅回路の出力を受けるソースフォロア回路と、
前記ソースフォロア回路の出力端、前記差動増幅回路の入力端、前記差動増幅回路の出力端と前記ソースフォロア回路の入力端の間の中間端点のそれぞれと接続されるブロックであって、
一端が前記ソースフォロア回路の前記出力端、他端が前記差増増幅回路の前記入力端に接続される帰還抵抗と、
前記帰還抵抗に直列に接続される選択スイッチと、
一端が前記中間端点、他端が前記帰還抵抗の前記他端と接続されるキャパシタと、
を含む複数の帰還経路ブロックと、
前記中間端点から一以上の前記帰還経路ブロックに含まれる前記キャパシタに至る経路に間挿される解放スイッチと、
を備えることを特徴とする光ピックアップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅回路に関し、特に、フォトダイオードの出力信号の増幅に好適な増幅回路及びこれを備える光ピックアップに関する。
【背景技術】
【０００２】
ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ブルーレイディスク（Blu-ray Disc）（登録商標）等の光ディスクへのデータの記録及び再生を行う光記録再生装置は光ピックアップを備える。光ピックアップには、光源であるレーザーダイオード（Laser Diode）や、光ディスクが反射したレーザービームを受光するフォトダイオード（Photo Diode）などが備えられている。フォトダイオードは、受光したレーザービームを電気信号に変換する素子であり、その出力信号を参照することにより光ディスクに記録されている情報を読み取ることが可能となる（たとえば、特許文献１参照）。
【０００３】
フォトダイオードの出力信号は極めて微弱であることから、これを外部に出力するためには、増幅回路が必要である。したがって、光ピックアップにはこのような増幅回路（受光アンプ）も搭載されることになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３３２５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
増幅回路の電圧増幅率（利得）は、帰還経路の抵抗値によって変化する。そこで、増幅回路に抵抗値が異なる複数の帰還経路を設け、これらのうちのいずれかを選択するように構成しておけば、単一の増幅回路により複数の電圧増幅率を実現できる。帰還経路には抵抗だけではなく位相補償用のキャパシタが設けられることがある。
【０００６】
たとえば、帰還経路Ａ、Ｂを備える増幅回路を想定する。増幅回路から出力される電流は、帰還経路ＡまたはＢを介して入力段に戻る(以下、このような入力段に戻る電流を「帰還電流」とよぶ）。帰還経路Ａが選択されるときには帰還経路Ｂは遮断される。帰還経路Ｂが選択されるときには帰還経路Ａが遮断される。
【０００７】
帰還経路Ａを導通させ、帰還経路Ｂを遮断すれば、設計上、帰還経路Ａだけに帰還電流が流れ込み、帰還経路Ｂに帰還電流が流れ込むことはない。しかし、帰還経路Ｂに設けられるキャパシタが浮遊容量を介してグラウンドと導通すると、未使用であるべき帰還経路Ｂに帰還電流の一部が漏出する可能性がある。この場合、帰還経路Ｂの浮遊容量が影響し、応答速度などの面において増幅回路としての特性が劣化する可能性があると本発明者は認識した。
【０００８】
本発明の主たる目的は、増幅回路、特に、光ピックアップに用いられる増幅回路の特性を改善するための技術、を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のある態様は増幅回路に関する。この増幅回路は、入力信号が供給される差動増幅回路と、差動増幅回路の出力を受けるソースフォロア回路と、ソースフォロア回路の出力端、差動増幅回路の入力端、差動増幅回路の出力端とソースフォロア回路の入力端の間の中間端点のそれぞれと接続される複数の帰還経路ブロックと、中間端点から一以上の帰還経路ブロックへの導通を遮断するための解放スイッチを備える。帰還経路ブロックは、一端がソースフォロア回路の出力端、他端が差増増幅回路の入力端に接続される帰還抵抗と、帰還抵抗に直列に接続される選択スイッチと、一端が中間端点、他端が帰還抵抗の他端と接続されるキャパシタを含む。また、解放スイッチは、中間端点から一以上の帰還経路ブロックに含まれるキャパシタに至る経路に間挿される。
【００１０】
このような態様によれば、解放スイッチにより、差動増幅回路から出力される電流が、未選択の帰還経路ブロックに含まれるキャパシタにまで流れ込むのを抑制できる。いいかえれば、未選択のキャパシタが形成する浮遊容量の影響を排除しやすくなる。これにより、応答速度や位相特性、周波数帯域といった増幅回路の特性(以下、まとめて「増幅特性」とよぶ）を向上させやすくなる。
【００１１】
複数の帰還経路ブロックは、互いに異なる静電容量のキャパシタを含み、解放スイッチは、少なくとも、中間端点から複数の帰還経路ブロックのうち最も静電容量が大きいキャパシタを含む帰還経路ブロックに至る経路に間挿されてもよい。
【００１２】
静電容量の大きいキャパシタほど、電極面積が大きい分、大きな浮遊容量を発生させやすい。いいかえれば、静電容量の大きなキャパシタが形成する浮遊容量の増幅特性に対する影響は大きなものとなりやすい。そこで、少なくとも、大静電容量のキャパシタへの導通を遮断するための手段として解放スイッチを設けてやれば、増幅特性を効率的に改善しやすい。
【００１３】
中間端点から複数の帰還経路ブロックに至る経路である中間帰還経路は、複数の帰還経路ブロックのうち最も静電容量が小さいキャパシタを含む帰還経路ブロックに至る第１の経路と、中間端点から複数の帰還経路ブロックのうち最も静電容量が大きいキャパシタを含む帰還経路ブロックに至る第２の経路に分岐し、解放スイッチは、中間帰還経路のうち、第２の経路部分に間挿されてもよい。
【００１４】
最小静電容量のキャパシタを含む帰還経路ブロックを使用しているときには、最大静電容量のキャパシタが生じさせる浮遊容量の影響は相対的に大きくなりやすい。そこで、最小静電容量のキャパシタを含む帰還経路ブロックを使用しているときには、最大静電容量のキャパシタを含む帰還経路ブロックへの導通を解放スイッチにより遮断することにより、増幅特性を効率的に改善しやすくなる。「第２の経路」は、最小静電容量キャパシタを含む帰還経路ブロック以外の帰還経路ブロックに至る経路であればよい。たとえば、第２の経路は、最大静電容量のキャパシタを含む帰還経路ブロックに至る経路だけでなく、２番目に大きい静電容量のキャパシタを含む帰還経路ブロックに至る経路とも共通化された経路であってもよい。
【００１５】
入力信号はフォトダイオードの出力信号であってもよい。このような態様によれば、フォトダイオードの出力信号を増幅するための増幅回路の応答特性を向上させやすくなる。
【００１６】
本発明の別の態様は、レーザービームを受光するフォトダイオードと、フォトダイオードの出力信号を増幅する増幅回路とを備える光ピックアップに関する。この増幅回路は、入力信号が供給される差動増幅回路と、差動増幅回路の出力を受けるソースフォロア回路と、ソースフォロア回路の出力端、差動増幅回路の入力端、差動増幅回路の出力端とソースフォロア回路の入力端の間の中間端点のそれぞれと接続される複数の帰還経路ブロックと、中間端点から一以上の帰還経路ブロックへの導通を遮断するための解放スイッチを備える。帰還経路ブロックは、一端がソースフォロア回路の出力端、他端が差増増幅回路の入力端に接続される帰還抵抗と、帰還抵抗に直列に接続される選択スイッチと、一端が中間端点、他端が帰還抵抗の他端と接続されるキャパシタを含む。また、解放スイッチは、中間端点から一以上の帰還経路ブロックに含まれるキャパシタに至る経路に間挿される。
【００１７】
このような態様によれば、光ピックアップ内の増幅回路の応答特性を向上させやすくなる。
【発明の効果】
【００１８】
本発明によれば、増幅回路、特に、光ピックアップに用いられる増幅回路の特性を改善する上で効果がある。
【図面の簡単な説明】
【００１９】
【図１】増幅回路の詳細を示す回路図である。
【図２】図２（ａ）は、図１に示す増幅回路に含まれるキャパシタの構造図である。図２（ｂ）は、図１に示す増幅回路に含まれるキャパシタの等価回路図である。
【図３】図１に示す増幅回路において、浮遊容量に基づく電流の漏れを説明するための模式図である。
【図４】図１、図３に示した増幅回路に解放スイッチを追加した第１の実施形態にかかる増幅回路の回路図である。
【図５】図１、図３に示した増幅回路における帰還経路ブロックそれぞれに解放スイッチを追加した第２の実施形態にかかる増幅回路の回路図である。
【図６】光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣの外観例を示す図である。
【図７】図４の増幅回路を含むＰＤＩＣの内部回路構成を示す第１の図である。
【図８】図４の増幅回路を含むＰＤＩＣの内部回路構成を示す第２の図である。
【図９】図７、図８のＰＤＩＣを備える光ピックアップの構成を示す模式図である。
【図１０】図４に示す増幅回路の電流電圧変換ゲインについてのボード線図である。
【図１１】図４に示す増幅回路の利得についてのボード線図である。
【図１２】図４に示す増幅回路の位相についてのボード線図である。
【発明を実施するための形態】
【００２０】
図１は、増幅回路１ａとフォトダイオード２の基本構成を示す図である。増幅回路１ａは、帰還経路ブロック４０−１、４０−２、４０−３（以下、まとめていうときには、単に「帰還経路ブロック４０」とよぶ。）により、電圧増幅率を変更可能に形成された増幅回路として想定したものである。まず、図１から図３に関連して、増幅回路１ａの構成および問題点について説明する。そのあと、これらの問題点を解決するための増幅回路１ｂ、１ｃの構成を図４、図５に関連して説明する。
【００２１】
増幅回路１ａはオペアンプ１０を含む。オペアンプ１０は差動増幅回路２０およびソースフォロア回路３０を含み、これらは従属接続されている。差動増幅回路２０の反転入力端子（−）にはフォトダイオード２が接続され、差動増幅回路２０の非反転入力端子（＋）には基準電圧源１４が接続される。増幅回路１ａは、ソースフォロア回路３０の出力端と差動増幅回路２０の反転入力端子（−）とを接続する帰還経路ブロック４０−１、４０−２、４０−３を備える。帰還経路ブロック４０−１は、抵抗１６−１（帰還抵抗）とキャパシタ１７−１を含む。以下、抵抗１６−１、１６−２、１６−３をまとめていうときには、単に「抵抗１６」とよぶ。キャパシタ１７、選択スイッチ１８についても同様である。これらの構成により、増幅回路１ａはいわゆる反転増幅回路を構成している。
【００２２】
フォトダイオード２は、光ディスクにて反射したレーザービームを受光し、光電変換を行う素子である。一例では、フォトダイオード２はＰＮダイオード、逆バイアス電源、抵抗を含んで構成され、ＰＮダイオードにレーザービームが当たることによって抵抗の両端の電圧が変動する。この電圧は所定の電圧値（バイアス電圧）を基準として上下に変動し、フォトダイオード２の出力Ｖｉｎとなる。以下では、このバイアス電圧は１．６５Ｖであるとする。
【００２３】
フォトダイオード２の出力Ｖｉｎはまず差動増幅回路２０に供給され、さらに差動増幅回路２０の出力がソースフォロア回路３０に供給される。これらの構成により、増幅回路１ａは、フォトダイオード２の出力Ｖｉｎを増幅して出力する。その結果、増幅回路１ａの出力Ｖｏｕｔには、受光したレーザービームの強度に応じた出力が得られる。
【００２４】
差動増幅回路２０は、カレントミラー接続されたＰチャンネルＭＯＳ（Metal Oxide Semiconductor）トランジスタ２１、２２と、ＰチャンネルＭＯＳトランジスタ２１、２２にそれぞれ直列接続されたＮチャンネルＭＯＳトランジスタ２３、２４と、ＮチャンネルＭＯＳトランジスタ２３、２４のソースに接続された定電流源２５を含む。ＮチャンネルＭＯＳトランジスタ２３のゲートはフォトダイオード２に接続され、ＮチャンネルＭＯＳトランジスタ２４のゲートは基準電圧源１４に接続されている。基準電圧源１４はフォトダイオード２のバイアス電圧と同値の電圧（１．６５Ｖ）を発生する。差動増幅回路２０の出力は、ＰチャンネルＭＯＳトランジスタ２１とＮチャンネルＭＯＳトランジスタ２３の接続点から取り出される。
【００２５】
ソースフォロア回路３０は、差動増幅回路２０の出力がゲートに供給されるＮチャンネルＭＯＳトランジスタ３１と、ＮチャンネルＭＯＳトランジスタ３１のソースに接続された定電流源３２によって構成されている。ソースフォロア回路３０の出力は、ＮチャンネルＭＯＳトランジスタ３１のソースから取り出され、増幅回路１ａの出力Ｖｏｕｔとなる。ＮチャンネルＭＯＳトランジスタ３１は、いわゆるデプレッション型のＭＯＳトランジスタである。すなわち、ＮチャンネルＭＯＳトランジスタ３１のしきい値電圧Ｖｔｈはゼロまたはマイナス値である。
【００２６】
ＰチャンネルＭＯＳトランジスタ２１、２２の各ソース、およびＮチャンネルＭＯＳトランジスタ３１のドレインには電源電圧Ｖｄｄが供給される。
【００２７】
ここで、増幅回路１ａの電圧増幅率は、抵抗１６の抵抗値とフォトダイオード２の内部抵抗値の調節により、適宜設定される。ただし、フォトダイオード２の出力電圧がバイアス電圧の電圧値１．６５Ｖである場合、電圧増幅率にかかわらず、ソースフォロア回路３０の出力電圧（ＮチャンネルＭＯＳトランジスタ３１のソース電圧）は約１．６５Ｖ程度となる。
【００２８】
ＮチャンネルＭＯＳトランジスタ３１のしきい値電圧をＶｔｈとすると、ＮチャンネルＭＯＳトランジスタ３１のゲート電圧は、Ｖｏｕｔ＋Ｖｔｈで与えられる。増幅回路１ａのＮチャンネルＭＯＳトランジスタ３１はデプレッション型であるため、Ｖｔｈ≦０である。したがって、ＮチャンネルＭＯＳトランジスタ３１のゲート電圧は、ソース電圧とほぼ同じか、むしろこれよりも低くなる。たとえば、しきい値電圧Ｖｔｈがほぼ０Ｖであるとすると、ＮチャンネルＭＯＳトランジスタ３１のゲート電圧は出力Ｖｏｕｔの電圧とほぼ一致することになる。その結果、出力Ｖｏｕｔの電圧が約１．６５Ｖであるとすれば、トランジスタ３１のゲート電圧も約１．６５Ｖとなる。
【００２９】
増幅回路１ａでは、ＮチャンネルＭＯＳトランジスタ３１としてデプレッション型のＭＯＳトランジスタを用いているが、エンハンスメント型のＭＯＳトランジスタを用いることも可能である。なお、ＮチャンネルＭＯＳトランジスタ３１の代わりに、ＮＰＮバイポーラトランジスタを使用することも可能である。また、増幅回路１ａを構成するＭＯＳトランジスタのそれぞれをバイポーラトランジスタで代用することも可能である。
【００３０】
各帰還経路ブロック４０は、抵抗１６、キャパシタ１７および選択スイッチ１８を含む。キャパシタ１７はゼロ点調整による位相補償と進み位相補償とを実現するためのものである。ここでは、帰還経路ブロック４０は３個であるとして説明するが、２個でも、あるいは４個以上であっても基本的な原理は同様である。
【００３１】
増幅回路１ａは、複数の帰還経路ブロック４０を備える。各帰還経路ブロック４０に含まれる抵抗１６の抵抗値は互いに異なる。このため、いずれの帰還経路ブロック４０を使用するかによって、増幅回路１ａの電圧増幅率を変更できる。帰還経路ブロック４０−１に含まれる抵抗１６−１は、一端がソースフォロア回路３０の出力端Ｅに接続され、他端は選択スイッチ１８−１を介して差動増幅回路２０の入力端Ｓ、より具体的には、差動増幅回路２０の反転入力端子（−）に接続される。選択スイッチ１８−１は、抵抗１６−１から入力端Ｓに至る経路に間挿される。同様にして、帰還経路ブロック４０−２の抵抗１６−２も、一端は出力端Ｅに接続され、他端は選択スイッチ１８−２を介して差動増幅回路２０の入力端Ｓに接続される。帰還経路ブロック４０−３の抵抗１６−３についても同様である。
【００３２】
帰還経路ブロック４０−１に含まれるキャパシタ１７−１は、一端が差動増幅回路２０の出力端Ｅとソースフォロア回路３０の入力端Ｓの間の中間端点Ｍに接続され、他端は同図に示す端点Ｂ１にて抵抗１６−１と接続される。したがって、キャパシタ１７−１は、抵抗１６−１と同様、選択スイッチ１８−１を介して入力端Ｓと接続されている。帰還経路ブロック４０−２のキャパシタ１７−２、帰還経路ブロック４０−３のキャパシタ１７−３についても同様であり、端点Ｂ２、Ｂ３によりそれぞれ抵抗１６−２、１６−３と接続されている。
【００３３】
増幅回路１ａの使用に際しては、選択スイッチ１８−１〜１８−３のいずれかのみを導通(以下、「オン」とよぶ）させる。たとえば、選択スイッチ１８−１がオンされるときには、選択スイッチ１８−２、１８−３はオフとする。各帰還経路ブロック４０に含まれる抵抗１６の抵抗値は、抵抗１６−１が最も大きく、抵抗１６−２、抵抗１６−３の順に小さくなる。電圧増幅率（利得）は、帰還経路ブロック４０における抵抗１６の抵抗値が大きいほど高くなる。したがって、高利得動作時には選択スイッチ１８−１、中利得動作時には選択スイッチ１８−２、低利得動作時には選択スイッチ１８−３をオンすればよい。
【００３４】
キャパシタ１７−１の容量Ｃｆｂ１、キャパシタ１７−２の容量Ｃｆｂ２、キャパシタ１７−２の容量Ｃｆｂ３は、それぞれ式（１）、（２）、（３）で表される。Ｒｆｂ１、Ｒｆｂ２、Ｒｆｂ３は、それぞれ抵抗１６−１及び抵抗１６−２、抵抗１６−３の抵抗値である。ＣＴはフォトダイオードの容量、ωはピーク周波数である。
【数１】
2010232838.tif 000003
【数２】
2010232838.tif 000004
【数３】
2010232838.tif 000005
【００３５】
帰還経路ブロック４０−１〜４０−３を同一周波数帯域で動作させることを前提とするならば、上記の式からも明らかなように、各帰還経路ブロック４０に含まれるキャパシタ１７の静電容量は、キャパシタ１７−３が最も大きく、キャパシタ１７−２、キャパシタ１７−３の順に小さくなる。
【００３６】
増幅回路１ａでは、外部信号によっていずれかの選択スイッチ１８を選択することにより、使用対象となる帰還経路ブロック４０を切り換える。選択スイッチ１８の選択により、抵抗１６とあわせて位相補償用のキャパシタ１７も切り換えられる。
【００３７】
キャパシタ１７は、特に限定されるものではないが、半導体基板上に形成されているとする。キャパシタ１７−１の中間端点Ｍ側の端点をａ（図１参照）、選択スイッチ１８−１側の端点をｂ（図１参照）として、次の図２においてキャパシタ１７の構造を説明する。
【００３８】
図２（ａ）は、キャパシタ１７の具体的な構造を示す図である。図２（ｂ）はキャパシタ１７の等価回路図である。キャパシタ１７では、電極５２や電極５３とｎ層５４で酸化膜等の絶縁層５０を挟んだ構造となっている。電極５２と電極５３は、アルミニウムにより形成される。電極５２は、キャパシタ１７−１の端点ａに対応する。電極５３は、キャパシタ１７−１の端点ｂに対応する。電極５３は、コンタクト孔５５を介して、ｎ層５４のＮエピタキシャル層５７と接続される。ｎ層５４は、ｐ層５６上にウェル（Well）として形成される。ここでは、ｐ層５６はグラウンド電位に設定されている。
【００３９】
ｎ層５４とｐ層５６のＰＮ接合により、ｎ層５４とｐ層５６の境界付近には空乏層が形成される。空乏層は、キャリアが極端に少ない領域であるため、絶縁体に近い特性を示す。この結果、Ｎエピタキシャル層５７とｐ層５６（グラウンド電位）の間にはキャパシタとしての効果が発生し、浮遊容量Ｃｐ１が生じる。また、電極５２（配線）とｐ層５６（グラウンド電位）の間にも浮遊容量Ｃｐ２が生じる。したがって、電極として機能するｎ層５４の結線によらず浮遊容量が存在することになる。なお、静電容量の大きなキャパシタ１７−３の場合には、キャパシタ１７の電極として機能するｎ層５４の面積が大きいため浮遊容量Ｃｐ１も大きなものとなりやすい。ただし、浮遊容量Ｃｐ２は、配線と基板との間に存在する絶縁層の厚みがキャパシタを形成する絶縁層より厚く、かつ、配線の総面積が小さいので空乏層に起因する浮遊容量Ｃｐ１より一般的には小さいものとなる。
【００４０】
図３は、図１に示す増幅回路において、浮遊容量による電流漏出を説明するための模式図である。ここでは、選択スイッチ１８−１をオンし、それ以外の選択スイッチ１８−２、１８−３をオフしている。すなわち、帰還経路ブロック４０−１が選択されている。以下においては、帰還経路ブロック４０−１のように選択されている帰還経路ブロック４０を「使用ブロック」、帰還経路ブロック４０−２、４０−３のように選択されていない帰還経路ブロック４０を「未使用ブロック」とよぶ。
【００４１】
理想的には、差動増幅回路２０から出力された電流の一部はソースフォロア回路３０のＮチャンネルＭＯＳトランジスタ３１に流れ、残りは中間端点Ｍからキャパシタ１７−１、オンされている選択スイッチ１８−１を介して差動増幅回路２０の入力端Ｓに帰還する。以下、このような中間端点Ｍから帰還経路ブロック４０に向かって流れる電流を「中間帰還電流」とよぶ。中間帰還電流は、図３に示す第０経路６４を通って帰還経路ブロック４０に向かう。選択スイッチ１８−２、１８−３はオフされているため、第０経路６４の中間帰還電流は、すべて図３に示す第１経路６６に向かい、キャパシタ１７−１、選択スイッチ１８−１を通り、入力端Ｓに向かうことが想定される。しかし、実際には、中間帰還電流の一部は、使用ブロック（帰還経路ブロック４０−１）だけでなく未使用ブロック（帰還経路ブロック４０−１、４０−２）にも流れ込む。
【００４２】
より具体的には、第０経路６４を流れる中間帰還電流の多くは第１経路６６に向かうが、一部は第２経路６８の方向にも流れる。選択スイッチ１８−２はオフであるため、キャパシタ１７−２に流れ込んだ中間帰還電流（第３経路７４）が差動増幅回路２０の入力端Ｓまで流れ込むことはない。しかし、キャパシタ１７−２とグラウンドとの間に浮遊容量６０−２が発生するため、キャパシタ１７−２はグラウンドと浮遊容量６０−２を介して導通することになる。このため、キャパシタ１７−２に向かって流れ出た中間帰還電流の一部は、浮遊容量６０−２を介してグラウンドに漏れてしまう（図３の第１漏出経路７８）。
【００４３】
同様にして、選択スイッチ１８−３はオフであるため、キャパシタ１７−３に流れ込んだ中間帰還電流（第４経路７６）が差動増幅回路２０の入力端Ｓまで流れ込むことはない。しかし、キャパシタ１７−３とグラウンドとの間に浮遊容量６０−３が発生するため、キャパシタ１７−３はグラウンドと浮遊容量６０−３を介して導通することになる。このため、キャパシタ１７−３に向かって流れ出た中間帰還電流の一部は、浮遊容量６０−３を介してグラウンドに漏れてしまう（図３の第２漏出経路８２）。設計上想定していない浮遊容量６０が増幅回路１ａの位相特性等に影響し、増幅回路１ａの増幅特性劣化要因となっている可能性がある。静電容量が最も大きいキャパシタ１７−３に起因する浮遊容量６０−３は、特に、大きな値となる可能性がある。
【００４４】
以下、添付の図面を参照しながら、本発明の好ましい実施の形態について説明する。
【００４５】
［実施形態１］
図４は、図１、図３に示した増幅回路１ａに解放スイッチ７０を追加した第１の実施形態にかかる増幅回路１ｂの回路図である。解放スイッチ７０は、帰還経路ブロック４０−１が使用ブロックであるときに、中間帰還電流が未使用ブロックである帰還経路ブロック４０−２、４０−３に流れ込むのを阻止するためのスイッチである。選択スイッチ１８−１がオンのときには解放スイッチ７０をオフし、選択スイッチ１８−２、１８−３のいずれかがオンのときには解放スイッチ７０はオンされる。図４に示すように、第１の実施形態にかかる増幅回路１ｂにおいては、第０経路６４が第１経路６６と第２経路６８に分岐したとき、第２経路６８への中間帰還電流の流入を制御するために、第２経路６８の部分に間挿される。
【００４６】
帰還経路ブロック４０−１が使用ブロックの場合：選択スイッチ１８−１はオン、選択スイッチ１８−２、１８−３はオフとなる。また、解放スイッチ７０もオフとなる。解放スイッチ７０がオフされているため第２経路６８が遮断され、中間帰還電流は帰還経路ブロック４０−２、４０−３に流れ込まない。浮遊容量６０−２、６０−３（図３参照）を介した中間帰還電流の流出を抑制できるため、増幅回路１ａに比べて増幅回路１ｂの増幅特性が向上する。特に、キャパシタ１７−１は最も静電容量が小さいため、帰還経路ブロック４０−１を使用ブロックとするときには浮遊容量６０−２、６０−３の影響を受けやすい。したがって、最小静電容量のキャパシタ１７−１を使用するとき、それ以上の静電容量のキャパシタ１７−２、１７−３の方向に中間帰還電流が向かうのを解放スイッチ７０によって阻止することにより、増幅特性を効率的に改善できる。
【００４７】
帰還経路ブロック４０−２が使用ブロックの場合：選択スイッチ１８−２と解放スイッチ７０はオンとなり、選択スイッチ１８−１、１８−３はオフとなる。この場合には、中間帰還電流の一部は、帰還経路ブロック４０−１や帰還経路ブロック４０−３にも流れ込むことになる。しかし、キャパシタ１７−１よりもキャパシタ１７−２の方が静電容量が大きいため、キャパシタ１７−１に対する浮遊容量６０の影響に比べれば、キャパシタ１７−２に対する浮遊容量６０の影響は相対的に小さくなる。設計上、解放スイッチ７０の数を増やすのが難しいときには、図４に示すように帰還経路ブロック４０−１と帰還経路ブロック４０−２の間に解放スイッチ７０を設置するのが最も効果的である。解放スイッチ７０を更に追加可能であれば、帰還経路ブロック４０−２と帰還経路ブロック４０−３の間（図３の第４経路７６の部分）にも別の解放スイッチ７０を挿入し、帰還経路ブロック４０−２を使用するときに帰還経路ブロック４０−３に中間帰還電流が流れるのを阻止してもよい。
【００４８】
帰還経路ブロック４０−３が使用ブロックの場合：選択スイッチ１８−３と解放スイッチ７０はオンとなり、選択スイッチ１８−１、１８−２はオフとなる。この場合には、中間帰還電流の一部は、帰還経路ブロック４０−１、４０−２にも流れ込むことになる。しかし、キャパシタ１７−３は最も静電容量が大きいため、キャパシタ１７−３に対する浮遊容量６０の影響は相対的に小さい。
【００４９】
増幅回路１ｂの場合、中間端点Ｍからキャパシタ１７−１に至る経路(第０経路６４、第１経路６６）、中間端点Ｍからキャパシタ１７−２に至る経路(第０経路６４、第２経路６８、第３経路７４）、中間端点Ｍからキャパシタ１７−３に至る経路(第０経路６４、第２経路６８、第４経路７６）は一部において共通化されている。したがって、第４経路７６上に解放スイッチ７０を設ければ、帰還経路ブロック４０−３への中間帰還電流の流入を抑制できる。第２経路６８に解放スイッチ７０を設ければ、帰還経路ブロック４０−２、４０−３への中間帰還電流の流入を抑制できる。
【００５０】
［実施形態２］
図５は、図１、図３に示した増幅回路１ａにおける帰還経路ブロック４０それぞれに解放スイッチ７０を追加した第２の実施形態にかかる増幅回路１ｃの回路図である。増幅回路１ｂの場合、中間帰還電流は中間端点Ｍから図５に示す第０経路６４を通って第５経路８４、第６経路８６、第７経路８８に分岐する。第５経路８４、第６経路８６、第７経路８８を通る中間帰還電流は、それぞれ、キャパシタ１７−１、１７−２、１７−３に向かう。図４に示した増幅回路１ｂと異なり、増幅回路１ｃにおいては、帰還経路ブロック４０−１、４０−２、４０−３それぞれに解放スイッチ７０−１、７０−２、７０−３が設けられている。より具体的には、解放スイッチ７０−１はキャパシタ１７−１に至る経路（第５経路８４）に間挿され、解放スイッチ７０−２はキャパシタ１７−２に至る経路（第６経路８６）に間挿され、解放スイッチ７０−３はキャパシタ１７−３に至る経路（第７経路８８）に間挿されている。
【００５１】
帰還経路ブロック４０−１が使用ブロックの場合：選択スイッチ１８−１はオン、選択スイッチ１８−２、１８−３はオフとなる。また、解放スイッチ７０−１はオン、解放スイッチ７０−２、７０−３はオフとなる。解放スイッチ７０−２、７０−３がオフされているため、中間帰還電流は帰還経路ブロック４０−２、４０−３に流れ込まない。増幅回路１ｂと同様、図１に示した増幅回路１ａに比べて増幅特性が向上する。
【００５２】
帰還経路ブロック４０−２が使用ブロックの場合：選択スイッチ１８−２はオン、選択スイッチ１８−１、１８−３はオフとなる。また、解放スイッチ７０−２はオン、解放スイッチ７０−１、７０−３はオフとなる。解放スイッチ７０−１、７０−３がオフされているため、中間帰還電流は帰還経路ブロック４０−１、４０−３に流れ込むことができない。
【００５３】
帰還経路ブロック４０−３が使用ブロックの場合：選択スイッチ１８−３はオン、選択スイッチ１８−１、１８−２はオフとなる。また、解放スイッチ７０−３はオン、解放スイッチ７０−１、７０−２はオフとなる。中間帰還電流は、解放スイッチ７０−１、７０−２がオフされているため、帰還経路ブロック４０−１、４０−２に流れ込むことができない。
【００５４】
解放スイッチ７０の数や挿入箇所については、増幅回路の設計要件にしたがって最適数、最適箇所を決定することが好ましい。
【００５５】
［実施形態３］
増幅回路１ａ〜１ｃは、フォトダイオード２と同一チップ上に集積することができ、このようなチップは、通常、フォトダイオードＩＣ（ＰＤＩＣ：Photo Diode Integrated Circuit）と呼ばれる。第２の実施形態では、このＰＤＩＣを用いる光記録再生装置の回路構成の具体例を挙げ、さらに、この光記録再生装置内において用いられる光ピックアップの構成について説明する。
【００５６】
図６は、光ディスクの記録再生を行う光記録再生装置において用いられるＰＤＩＣ１００の外観例を示す図である。同図に示すＰＤＩＣ１００は、光記録再生装置の中でも特にＣＤ／ＤＶＤ／ＢＤコンパチブルレコーダーに用いられるものであり、２０個のフォトダイオード（Ａ，Ｂ，Ｃ，Ｄ，Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｆ１，Ｆ２，Ｆ３，Ｆ４，ａ，ｂ，ｃ，ｄ，ｅ１，ｅ２，ｆ１，ｆ２）を備える。各フォトダイオードは、それぞれ受光部Ｒ−１〜６のいずれかに配置されている。
【００５７】
受光部Ｒ−１〜３はＢＤ／ＤＶＤ記録再生用である。受光部Ｒ−１は４つのフォトダイオードＡ，Ｂ，Ｃ，Ｄにより構成され、ＢＤまたはＤＶＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−２は４つのフォトダイオードＥ１，Ｅ２，Ｅ３，Ｅ４により構成され、ＢＤまたはＤＶＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−３は４つのフォトダイオードＦ１，Ｆ２，Ｆ３，Ｆ４により構成され、ＢＤまたはＤＶＤで反射したサブビームＳＢ２を受光する。
【００５８】
受光部Ｒ−４〜６はＣＤ記録再生用である。受光部Ｒ−４は４つのフォトダイオードａ，ｂ，ｃ，ｄにより構成され、ＣＤで反射したメインビームＭＢを受光する。また、受光部Ｒ−５は２つのフォトダイオードｅ１，ｅ２により構成され、ＣＤで反射したサブビームＳＢ１を受光する。また、受光部Ｒ−６は２つのフォトダイオードｆ１，ｆ２により構成され、ＣＤで反射したサブビームＳＢ２を受光する。
【００５９】
図７と図８は、増幅回路１ｂを含む上記ＰＤＩＣ１００の内部回路構成を示す図である。なお、図７と図８は、２つの図で１つのＰＤＩＣ１００の内部回路構成を示しており、実際には図７の下部と図８の上部とがつながっている。各フォトダイオードにかかる回路構成には互いに類似している部分が多いので、以下では、フォトダイオードＡ及びフォトダイオードａに着目して説明を行うこととする。
【００６０】
図７に示す回路４２は、フォトダイオードＡおよびフォトダイオードａの他、オペアンプ１０、抵抗１６−１、抵抗１６−２、キャパシタ１７−１、キャパシタ１７−２、選択スイッチ１８−１、選択スイッチ１８−２、切換スイッチ４１、リミッタ回路４４を含んで構成される。オペアンプ１０、抵抗１６−１、抵抗１６−２、キャパシタ１７−１、キャパシタ１７−２、選択スイッチ１８−１、選択スイッチ１８−２は第１の実施形態で説明したものであり、図４に示した増幅回路１ｂを構成している。もちろん、図５に示した増幅回路１ｃであってもよい。ここでは、帰還経路ブロック４０を２つだけ示しているが、３つ以上である場合についても基本的な原理は同様である。
【００６１】
オペアンプ１０の反転入力端子（−）には、外部からの制御に応じた切換スイッチ４１の動作により、記録再生対象メディアがＢＤまたはＤＶＤである場合にフォトダイオードＡが接続され、記録再生対象メディアがＣＤである場合にフォトダイオードａが接続される。一方、オペアンプ１０の非反転入力端子（＋）には、所定電圧の電源Ｖｓが接続される。オペアンプ１０および抵抗１６を含んで構成される増幅回路１ｃは、フォトダイオードの出力信号に増幅処理を施す。
【００６２】
選択スイッチ１８−１および選択スイッチ１８−２のオン・オフはゲイン制御部７２により制御される。ゲイン制御部７２は、外部からの指示に従ってハイ信号またはロー信号を生成することにより各選択スイッチ１８および解放スイッチ７０を制御する。
【００６３】
リミッタ回路４４は、オペアンプ１０から出力された信号の振幅が所定の最大値を超えている場合、超えた分の振幅をクリップして、後段に出力する。
【００６４】
リミッタ回路４４の出力信号は、端子ＶＡ／Ｖａから出力されるとともに、合成回路６２にも入力される。端子ＶＡ／Ｖａからの出力信号は、図示しない制御回路において、光スポットのデフォーカスやトラックからのずれを検出するためのサーボ信号として用いられる。
【００６５】
合成回路６２には、上記リミッタ回路４４の出力信号の他、フォトダイオードＢ，Ｃ，Ｄまたはフォトダイオードｂ，ｃ，ｄからも同様にリミッタ回路の出力信号が入力される。これらの各出力信号は合成され、端子ＶＲＦＰおよび端子ＶＲＦＮから出力される。なお、端子ＶＲＦＰおよび端子ＶＲＦＮの出力信号は互いに逆相となる。こうして出力される信号は、図示しない制御回路において、記録されているデータを示すデータ信号として用いられる。
【００６６】
図９は、ＰＤＩＣ１００を備える光ピックアップ１０１の構成を示す模式図である。光ピックアップ１０１は、レーザ光源１０２と、レーザ光源１０２からのレーザービームを複数に分割する回折格子１０３と、回折格子１０３から出射されたレーザービームを平行光にするコリメートレンズ１０４と、平行光とされたレーザービームを光ディスク２００側へ導くミラー１０５と、ミラー１０５で反射されたレーザービームを円偏光に変換して対物レンズ１０６に入射させる１／４波長板１１０と、１／４波長板１１０から入射されたレーザービームをディスク面に収束させる対物レンズ１０６と、光ディスク２００により反射されミラー１０５でさらに反射された光をＰＤＩＣ１００側へ導くビームスプリッタ１０７と、ビームスプリッタ１０７からの反射光を収束させるアナモフィックレンズ１０８と、アナモフィックレンズ１０８によって収束された反射光を受光するＰＤＩＣ１００とを備えている。ＰＤＩＣ１００は、上述したように２０個のフォトダイオードを備え、各フォトダイオードは、上記反射光を受光して光電変換し、反射光の強度に応じた電圧信号を出力する。
【００６７】
なお、光ディスク２００に対する対物レンズ１０６の位置は、対物レンズ駆動装置１０９によって高精度に制御される。詳細には、対物レンズ１０６をフォーカス方向へ駆動することにより、光ディスク２００の記録面にビームスポットの焦点を合わせるフォーカス補正が行われ、トラッキング方向へ駆動することにより、光ディスク２００のトラックにビームスポットを追従させるトラッキング補正が行われる。また、タンジェンシャル方向を回転軸にして対物レンズ１０６をトラッキング方向に回転させることにより、ディスクの反りに対応するチルト角の補正が行われる。
【００６８】
以上、実施の形態に基づいて、増幅回路の特性を改善するための方法について説明した。未使用ブロックのキャパシタ１７へ中間帰還電流が流れ込むのを防ぐための解放スイッチ７０を設けることにより、浮遊容量の影響を効果的に排除できる。特に、静電容量の大きなキャパシタ１７は、浮遊容量も大きなものとなりやすい。このため、静電容量の小さなキャパシタ１７−１を使用するときに静電容量の大きなキャパシタ１７−３に中間帰還電流が流れ込むと、増幅特性の劣化が顕在化しやすい。一方、静電容量の大きなキャパシタ１７−３を使用するときに静電容量の小さなキャパシタ１７−１に中間帰還電流が流れ込んだ場合は、浮遊容量の影響は比較的小さい。そこで、静電容量の小さなキャパシタ１７−１を使用するときに、静電容量の大きなキャパシタ１７−３に向かって中間帰還電流が流れ込まないように解放スイッチ７０を設ければ（図４参照）、増幅特性を効率的に改善できる。
【００６９】
実装によっては、浮遊容量をあえて利用してもよい。たとえば、帰還経路ブロック４０−３を使用するときにキャパシタ１７−１が形成する浮遊容量によって位相が好適に微調整されるのならば、敢えて、中間帰還電流の一部を帰還経路ブロック４０−１にも流すとしてもよい。
【００７０】
図５に示した増幅回路１ｃのように、キャパシタ１７ごとに解放スイッチ７０を設ければ、未使用ブロックに中間帰還電流が流れ込むのいっそう確実に抑止しやすくなる。解放スイッチ７０の数や挿入箇所については、増幅回路に求められる性能や規模、配線レイアウト等を勘案して最適設計を探ることが望ましい。
【実施例１】
【００７１】
図１０は、増幅回路１ｂの電流電圧変換ゲインについてのボード線図である。横軸は周波数を対数軸にて示す。縦軸は、帰還経路ブロック４０−１を使用ブロックとするとき抵抗１６−１にかかる電圧とフォトダイオード２の入力電流の比率を示している。実線（ｅ）は、解放スイッチ７０を設けてこれをオフした場合の特性を示す。点線（ｆ）は解放スイッチ７０を設けない場合の特性を示す。実線（ｅ）の場合においては−３ｄＢとなるカットオフ周波数は１１３ＭＨｚであり、点線（ｆ）の場合においては８３ＭＨｚであった。すなわち、解放スイッチ７０により未使用ブロックへの中間帰還電流の流入を阻止することにより、使用可能な周波数帯域が拡大されている。
【００７２】
図１１は、増幅回路１ｂの利得についてのボード線図である。帰還経路ブロック４０−１を使用ブロックとしている。横軸は周波数を対数軸にて示す。縦軸は、オペアンプ１０のオープンループゲインを示す。実線（ｇ）は、解放スイッチ７０を設けてこれをオフしたときの特性を示す。点線（ｈ）は解放スイッチ７０を設けない場合の特性を示す。解放スイッチ７０により未使用ブロックへの中間帰還電流の流入を阻止することにより、オペアンプ１０の利得についても周波数特性が改善している。
【００７３】
図１２は、増幅回路１ｂの位相についてのボード線図である。帰還経路ブロック４０−１を使用ブロックとしている。横軸は周波数を対数軸にて示す。縦軸は、オペアンプ１０の入力信号（Ｖｉｎ）に対する出力信号（Ｖｏｕｔ）の位相を示す。実線（ｉ）は、解放スイッチ７０を設けてこれをオフしたときの特性を示す。点線（ｊ）は解放スイッチ７０を設けない場合の特性を示す。解放スイッチ７０により未使用ブロックへの中間帰還電流の流入を阻止することにより、オペアンプ１０の位相についても周波数特性が改善している。
【００７４】
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、いろいろな変形および変更が本発明の特許請求範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。
【符号の説明】
【００７５】
１ａ、１ｂ、１ｃ  増幅回路
２  フォトダイオード
１０  オペアンプ
１４  基準電圧源
１６  抵抗
１７  キャパシタ
１８  選択スイッチ
２０  差動増幅回路
２５  定電圧源
３０  ソースフォロア回路
４０  帰還経路ブロック
６０  浮遊容量
７０  解放スイッチ
１００  ＰＤＩＣ
１０１  光ピックアップ
１０２  レーザー光源
１０３  回折格子
１０４  コリメートレンズ
１０５  ミラー
１０６  対物レンズ
１０７  ビームスプリッタ
１０８  アナモフィックレンズ
１０９  対物レンズ駆動装置
１１０  １／４波長板
２００  光ディスク
【図１】
2010232838.tif 000006
【図２】
2010232838.tif 000007
【図３】
2010232838.tif 000008
【図４】
2010232838.tif 000009
【図５】
2010232838.tif 000010
【図６】
2010232838.tif 000011
【図７】
2010232838.tif 000012
【図８】
2010232838.tif 000013
【図９】
2010232838.tif 000014
【図１０】
2010232838.tif 000015
【図１１】
2010232838.tif 000016
【図１２】
2010232838.tif 000017