(57)【要約】【課題】広帯域な高周波信号を増幅する高周波増幅器に用いられ、広帯域で電源側との高いアイソレーション特性を有するとともに高周波信号への影響を低減したバイアス回路を提供する。【解決手段】広帯域バイアス回路１１０は、一端が電源１２０に接続され、他端が増幅回路１０１の入力側の接続点１０６または出力側の接続点１０７の少なくともいずれか一つに接続されており、電源１２０から直流のバイアス電流が増幅回路１０１に供給されている。３段のインダクタ１１１、１１２、１１３は、インダクタンスの小さいものから順に接続点１０６、１０７側から接続されている。【選択図】図１
2010232988.tif 000002
【特許請求の範囲】
【請求項１】
一端が電源に接続され、他端が所定の周波数帯を使用する広帯域な高周波信号を増幅する増幅回路に接続され、直流のバイアス電流を供給する広帯域バイアス回路であって、前記増幅回路の入力側、出力側の少なくともいずれか一つに接続され前記増幅回路の接続点から直列に接続された３段以上のインダクタを備えている
ことを特徴とする広帯域バイアス回路。
【請求項２】
前記３段以上のインダクタのうち、前記接続点に最も近い１段目のインダクタのインダクタンスを最小とし、２段目以降のインダクタのインダクタンスを同じか順次大きくしている
ことを特徴とする請求項１に記載の広帯域バイアス回路。
【請求項３】
前記３段以上のインダクタのうち１段目から最後段より２段前までのそれぞれのインダクタは、該インダクタの持つアイソレーション特性と該インダクタの後段に隣接するインダクタの持つアイソレーション特性とが交差する周波数が、前記隣接する２つのインダクタの自己共振周波数の間となるようにそれぞれのインダクタンスが決定されている
ことを特徴とする請求項２に記載の広帯域バイアス回路。
【請求項４】
前記３段以上のインダクタのうち１段目から最後段より１段前までのインダクタは、前記最後段のインダクタと比較して、Ｑ値が低くインダクタの持つアイソレーション特性の自己共振周波数近傍における変化が緩やかとなっている
ことを特徴とする請求項３に記載の広帯域バイアス回路。
【請求項５】
前記３段以上のインダクタを直列接続したアイソレーション特性は、前記所定の周波数帯において２５ｄＢより大きい
ことを特徴とする請求項１乃至４のいずれか一項に記載の広帯域バイアス回路。
【請求項６】
挿入損失特性において、前記所定の周波数帯における変動幅が０．４ｄＢ以下となるように前記３段以上のインダクタの各々のインダクタンスが決定されている
ことを特徴とする請求項１乃至５のいずれか一項に記載の広帯域バイアス回路。
【請求項７】
群遅延特性において、前記所定の周波数帯あるいはそれより狭い別の周波数帯における遅延時間が１００ｐｓ以下となるように前記３段以上のインダクタの各々のインダクタンスが決定されている
ことを特徴とする請求項１乃至６のいずれか一項に記載の広帯域バイアス回路。
【請求項８】
前記所定の周波数帯は、１ＭＨｚ以上３ＧＨｚ以下である
ことを特徴とする請求項１乃至７のいずれか一項に記載の広帯域バイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を増幅する増幅器に用いられるバイアス回路に関するもので、特に広帯域なパルス信号等の増幅に好適な増幅器に用いられる広帯域バイアス回路の技術分野に関するものである。
【背景技術】
【０００２】
携帯電話等の高周波機器では、高周波信号を増幅するための高周波増幅器が用いられており、このような高周波増幅器では、増幅回路の出力端子側に直流のバイアス電流を供給するバイアス回路が備えられている（例えば特許文献１）。従来の高周波機器では、比較的狭帯域な信号を対象としており、これに対応してバイアス回路も比較的狭い周波数帯で好適に動作するように構成されていた。
【０００３】
一方、近年は広帯域な周波数帯を用いて形成されるパルス信号を用いた高周波機器の利用が進められている。一例として、距離測定や角度測定等の精度を高めるために、パルス信号を用いて測定を行うレーダ装置の開発が進められている。このようなレーダ装置では、例えばパルス幅１ｎｓ程度のパルス信号を１ＭＨｚ程度の繰り返し周期で送受信したとする場合、１ＭＨｚ〜３ＧＨｚ程度の広帯域な周波数帯が必要となる。上限の周波数はパルス信号であるため３倍波までを含めた値としている。
【０００４】
このような広帯域な信号を用いる高周波機器では、信号増幅に用いられる高周波増幅器でも、広帯域にわたって良好な特性を有することが要求される。高周波増幅器の概略構成として、ブロック図の一例を図８に示す。同図に示す高周波増幅器９００は、増幅回路９０１とバイアス回路９０２を備えており、バイアス回路９０２は増幅回路９０１の出力側に接続されている。バイアス回路９０２は、インダクタ９０２ａ等で構成され、電源９０３から増幅回路９０１に直流のバイアス電流を供給している。また、一般的にバイアス回路９０２の電源側にはバイアス回路９０２と電源９０３の間の線路のインピーダンスを下げる目的でコンデンサ９０４が接続される。
【０００５】
図８に示すような構成の高周波増幅器９００では、増幅回路９０１側から電源９０３側に高周波信号が漏洩しないように、バイアス回路９０２によって信号漏洩が抑えられている。信号が電源側へ漏洩すると他回路の動作に影響を与えることがある。このバイアス回路の入力端９０５からバイアス回路の電源入力端９０６への信号漏洩を防ぐ性能を以降ではアイソレーションと呼ぶ。また、バイアス回路９０２が高周波信号に影響してその特性を劣化させることのないようにする必要がある。バイアス回路の入力端９０５から入った高周波信号がバイアス回路の出力端９０７へ通過する際の信号の損失を以降は挿入損失と呼び、伝送する高周波信号の各周波数における遅延時間を群遅延特性と呼ぶ。バイアス回路９０２は、電源側から増幅回路９０１に直流電流を供給するとともに電源側とのアイソレーションを高くするために、例えばインダクタとコンデンサを組み合わせたＬＣフィルタの構成とすることができる。また、インダクタを多数用いることで、広帯域な信号に対応可能なバイアス回路を構成することができる。なお、バイアス回路９０２を増幅回路９０１の出力側に接続された例について説明したが、入力側、または入力側と出力側の両方に接続される場合もある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５-１７５７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、インダクタとコンデンサを組み合わせて、例えば図９に示すようなバイアス回路９１１を構成した場合には、フィルタとしての電源側へのアイソレーション特性は高まるが、対象とする広帯域な周波数帯でバイアス回路の挿入損失特性や群遅延特性を平坦に保つことは困難であり、高周波信号に対する悪影響が生じてしまう。図９は、インダクタ９１１ａ、９１１ｂ、９１１ｃとコンデンサ９１１ｄ、９１１ｅを有するバイアス回路９１１を備えた高周波増幅器９１０を示しており、インダクタ９１１ａと９１１ｂとの間にコンデンサ９１１ｄが接続されている。このように、インダクタ９１１ｂの手前にコンデンサ９１１ｄを接続すると、その手前のインダクタ９１１ａとコンデンサ９１１ｄとで形成される共振周波数において、バイアス回路の挿入損失特性及び群遅延特性に極が形成されてしまうといった問題がある。高周波信号の使用帯域内で挿入損失特性及び群遅延特性に極ができ、平坦性が損なわれると、高周波信号の波形が崩れるなどの悪影響が現れる。コンデンサ９１１ｅにおいても同様の理由により極が生じ、問題となる場合がある。
【０００８】
また、図１０に示す高周波増幅器９２０に設けられた広帯域バイアス回路９２１のように、多数のインダクタ９２１ａ〜９２１ｆを用いることでアイソレーション特性を広帯域に亘って大きくしようとすると、対象とする広帯域な周波数帯の中でバイアス回路の挿入損失特性や群遅延特性に極が現れないようにすることが難しく、高周波信号に対して悪影響を生じるといった問題があった。このような極を回避するには、各インダクタのインダクタンスを適切に決定する必要があるが、その決定方法がこれまで知られておらず、すべてのインダクタンスが決定されるまでに多大の時間を要していた。
【０００９】
そこで、本発明は上記問題を解決するためになされたものであり、広帯域な高周波信号を増幅する高周波増幅器に用いられ、広帯域に亘って電源側とのアイソレーションを高くするとともに、伝送する高周波信号への影響を低減したバイアス回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の広帯域バイアス回路の第１の態様は、一端が電源に接続され、他端が所定の周波数帯を使用する広帯域な高周波信号を増幅する増幅回路に接続され、直流のバイアス電流を供給する広帯域バイアス回路であって、前記増幅回路の入力側、出力側の少なくともいずれか一つに接続され、前記増幅回路の接続点から直列に接続された３段以上のインダクタを備えていることを特徴とする。
【００１１】
本発明の広帯域バイアス回路の他の態様は、前記３段以上のインダクタのうち、前記接続点に最も近い１段目のインダクタのインダクタンスを最小とし、２段目以降のインダクタのインダクタンスを同じか順次大きくしていることを特徴とする。
【００１２】
本発明の広帯域バイアス回路の他の態様は、前記３段以上のインダクタのうち１段目から最後段より２段前までのそれぞれのインダクタは、該インダクタの持つアイソレーション特性と該インダクタの後段に隣接するインダクタの持つアイソレーション特性とが交差する周波数が、前記隣接する２つのインダクタの自己共振周波数の間となるようにそれぞれのインダクタンスが決定されていることを特徴とする。
【００１３】
本発明の広帯域バイアス回路の他の態様は、前記３段以上のインダクタのうち１段目から最後段より１段前までのインダクタは、前記最後段のインダクタと比較して、Ｑ値が低くインダクタの持つ自己共振周波数近傍におけるアイソレーション特性の変化が緩やかとなっていることを特徴とする。
【００１４】
本発明の広帯域バイアス回路の他の態様は、前記３段以上のインダクタを直列接続したアイソレーション特性は、前記所定の周波数帯において２５ｄＢより大きいことを特徴とする。
【００１５】
本発明の広帯域バイアス回路の他の態様は、挿入損失特性において、前記所定の周波数帯における変動幅が０．４ｄＢ以下となるように前記３段以上のインダクタの各々のインダクタンスが決定されていることを特徴とする。
【００１６】
本発明の広帯域バイアス回路の他の態様は、群遅延特性において、前記所定の周波数帯あるいはそれより狭い別の周波数帯における遅延時間が１００ｐｓ以下となるように前記３段以上のインダクタの各々のインダクタンスが決定されていることを特徴とする。
【００１７】
本発明の広帯域バイアス回路の他の態様は、前記所定の周波数帯は、１ＭＨｚ以上３ＧＨｚ以下であることを特徴とする。
【発明の効果】
【００１８】
本発明のバイアス回路によれば、所定のインダクタンスを有するインダクタを３段以上直列に接続することで、広帯域に亘って高いアイソレーション特性を有するとともに高周波信号への影響を低減することが可能となり、広帯域な高周波信号を増幅する高周波増幅器に用いることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態の広帯域バイアス回路を備えた高周波増幅器の構成を示すブロック図である。
【図２】１段のインダクタを備えたバイアス回路を用いたときのアイソレーション特性、挿入損失特性及び群遅延特性の一例を示すグラフである。
【図３】２段のインダクタを備えたバイアス回路を用いたときのアイソレーション特性、挿入損失特性及び群遅延特性の一例を示すグラフである。
【図４】第１の実施形態の広帯域バイアス回路を用いたときのアイソレーション特性、挿入損失特性及び群遅延特性の一例を示すグラフである。
【図５】比較例１の広帯域バイアス回路を用いたときのアイソレーション特性、挿入損失特性、及び群遅延特性の一例を示すグラフである。
【図６】比較例２の広帯域バイアス回路を用いたときのアイソレーション特性、挿入損失特性、及び群遅延特性の一例を示すグラフである。
【図７】第１の実施形態と比較例３の広帯域バイアス回路のアイソレーション特性、挿入損失特性、群遅延特性を比較するグラフである。
【図８】従来の高周波増幅器の概略構成の一例を示すブロック図である。
【図９】従来の高周波増幅器の概略構成の別の一例を示すブロック図である。
【図１０】従来の高周波増幅器の概略構成のさらに別の一例を示すブロック図である。
【発明を実施するための形態】
【００２０】
本発明の好ましい実施の形態における広帯域バイアス回路について、図面を参照して詳細に説明する。同一機能を有する各構成部については、図示及び説明簡略化のため、同一符号を付して示す。本発明は、広帯域な高周波信号を増幅する増幅器に用いるのに好適な広帯域バイアス回路に関するものである。広帯域バイアス回路は、一端を電源に接続し、他端を増幅回路の入力側及び出力側の少なくともいずれか一方に接続して電源から直流のバイアス電流を供給するように構成したものである。以下では、広帯域バイアス回路を増幅回路の出力側に接続した実施形態について説明するが、広帯域バイアス回路を増幅回路の入力側に接続した場合、あるいは入力側と出力側の両方に接続した場合でも、以下で説明するのと同等の効果を得ることができる。以下では、広帯域な高周波信号として、１ＭＨｚ〜３ＧＨｚの帯域を用いる信号を一例に説明する。
【００２１】
このような広帯域バイアス回路では、電源側から増幅回路の出力側に直流電流を供給する一方、増幅回路側から電源側に高周波信号が漏れるのをできるだけ低減する必要がある。そのためには、広帯域バイアス回路において、高周波信号に対する高いアイソレーション特性が必要になる。また、増幅回路から出力される高周波信号に対しては、広帯域バイアス回路がその特性に影響するのをできるだけ低減する必要がある。広帯域バイアス回路が影響を与える可能性のある特性として、バイアス回路の挿入損失特性や群遅延特性があり、これらの特性を対象とする広帯域な周波数帯で平坦な特性とする事が好ましく、平坦性が損なわれると広帯域信号の波形が崩れるなどの悪影響が現れる。
【００２２】
上記のアイソレーション特性、挿入損失特性、及び群遅延特性に対し、それぞれが適切であると判定されるための条件として、本発明では以下のような特性毎の条件を設定している。
（１）アイソレーション特性を、略２５ｄＢ以上とする、
（２）挿入損失特性として、１ＭＨｚから３ＧＨｚの帯域において変動が０．４ｄＢ以内の平坦な特性値が確保される、
（３）群遅延特性として、５０ＭＨｚ〜３ＧＨｚの帯域において遅延時間が１００ｐｓ以内の平坦な特性値が確保される。
【００２３】
本発明の第１の実施の形態に係る広帯域バイアス回路を図１を用いて以下に説明する。図１は、本実施形態の広帯域バイアス回路１１０を備えた高周波増幅器１００の構成を示すブロック図である。高周波増幅器１００は、増幅回路１０１の出力側（出力端１０３側）に本実施形態の広帯域バイアス回路１１０が接続された構成となっている。また、増幅回路１０１の入力側（入力端１０２側）と出力側のそれぞれに直流成分をカットするためのコンデンサ１０４、１０５が設けられている。また、一般的にバイアス回路１１０の電源側には、バイアス回路１１０と電源１２０の間の線路のインピーダンスを下げる目的でコンデンサ１１４が接続される。
【００２４】
本実施形態の広帯域バイアス回路１１０は、一端が電源１２０に接続され、他端が増幅回路１０１の入力側の接続点１０６または出力側の接続点１０７の少なくともいずれか一つに接続されており、電源１２０から直流のバイアス電流が増幅回路１０１に供給されている。広帯域バイアス回路１１０は、接続点１０６または、１０７側の少なくともいずれか一つから順に３段のインダクタ１１１、１１２、１１３を備えており、電源１２０側には一端が接地されたコンデンサ１１４が設けられている。３段のインダクタ１１１、１１２、１１３は、直列に接続されている。
【００２５】
以下の実施形態では、広帯域バイアス回路が３段のインダクタを備える場合について説明するが、これに限らず、インダクタを４段以上備えるようにしてもよい。また、以下の実施形態では、広帯域バイアス回路１１０が増幅回路１０１の出力側の接続点１０７に接続されている場合について説明するが、広帯域バイアス回路１１０が増幅回路１０１の入力側の接続点１０６に接続される場合、あるいは接続点１０６、１０７の両方に接続される場合、のいずれであっても本実施形態と同様の効果を得ることができる。
【００２６】
インダクタ１１１、１１２、１１３は、それぞれが寄生容量を有していることから、各インダクタが有するインダクタンスと寄生容量のキャパシタンスとから決まる周波数（自己共振周波数）で並列共振を起こす。インダクタで実現されるアイソレーション特性は、この自己共振周波数で最も高い値を示す。増幅回路１０１から狭帯域な信号が出力される場合には、インダクタを１段だけ備えたバイアス回路を用いても、好適なアイソレーション特性を得ることができる。しかしながら、３ＧＨｚ程度の広帯域な信号に対しては、インダクタを１段だけ備えたバイアス回路では、使用する帯域全体で好適なアイソレーション特性を得るのは困難である。
【００２７】
一例として、１段のインダクタを備えたバイアス回路を用いたときのアイソレーション特性、挿入損失特性及び群遅延特性を図２に示す。アイソレーション特性とは図１におけるバイアス回路の入力端１３０からバイアス回路の電源入力端１３１への信号の通過損失であり、挿入損失特性及び群遅延特性とはバイアス回路の入力端１３０からバイアス回路の出力端１３２へ通過する信号について示している。ここでは、インダクタンスが１５μＨのインダクタを１段だけ備えたバイアス回路を用いたときのアイソレーション特性、挿入損失特性、及び群遅延特性を、それぞれ図２（ａ）、（ｂ）、（ｃ）に示している。図２（ａ）に示すように、アイソレーション特性が２５ｄＢ以上を確保できる周波数帯は、自己共振周波数を中心に極めて限られた範囲であり、上記の条件（１）を満たしていないことがわかる。また、図２（ｂ）に示す挿入損失特性においても、１ＧＨｚ近傍では大きく低下しており、上記の条件（２）を満たしていない。
【００２８】
そこで、インダクタを１段追加してバイアス回路を２段構成とし、これを用いたときのアイソレーション特性、挿入損失特性及び群遅延特性の一例を図３に示す。ここでは、１段目にインダクタンスが１μＨのインダクタを配置し、２段目にインダクタンスが１５μＨのインダクタを配置したバイアス回路を用いている。このようなバイアス回路を用いたときのアイソレーション特性、挿入損失特性、及び群遅延特性を、それぞれ図３（ａ）、（ｂ）、（ｃ）に示している。
【００２９】
図３（ａ）において、符号９１、９２はそれぞれ１段目、２段目のインダクタの持つアイソレーション特性を示しており、符号９０は２段のインダクタを直列接続したアイソレーション特性を示している。図３（ａ）に示すインダクタを直列接続したアイソレーション特性９０より、１段目と２段目のインダクタの持つアイソレーション特性が交差する周波数近傍において、アイソレーション特性が２５ｄＢ以上を確保することができず、上記の条件（１）を満たしていないことがわかる。また、図３（ｂ）に示す挿入損失特性においても、上記のインダクタの持つアイソレーション特性が交差する周波数近傍で大きく低下しており、上記の条件（２）を満たしていない。
【００３０】
上記説明のように、１段または２段のインダクタで構成されたバイアス回路を用いた場合には、３ＧＨｚ程度の広帯域な信号に対して好適な特性が得られるようにすることがきわめて困難であった。一方、図１０のように、インダクタを７段、８段といった多段化すれば好適な特性が必ずしも得られる訳ではなく最適な設定が難しいといった問題があった。このような課題に対し発明者は、インダクタを３段とし、それぞれのインダクタンスを所定の条件に従って直列に接続することで、アイソレーション特性、挿入損失特性及び群遅延特性のいずれもが好適に設定できることを見出した。
【００３１】
図１に示した本実施形態の広帯域バイアス回路１１０を用いたときのアイソレーション特性、挿入損失特性及び群遅延特性の一例を図４に示す。本実施形態では、１段目のインダクタ１１１にインダクタンスが１μＨのものを用い、２段目のインダクタ１１２にインダクタンスが４．７μＨのものを用い、３段目のインダクタ１１３にインダクタンスが１５μＨのインダクタを用いている。このような３段構成の広帯域バイアス回路１１０を用いたとき、アイソレーション特性、挿入損失特性及び群遅延特性は、それぞれ図４（ａ）、（ｂ）、（ｃ）に示すような好適な特性となる。
【００３２】
図４（ａ）において、符号１１、１２、１３はそれぞれ１段目、２段目、３段目のインダクタ１１１、１１２、１１３のアイソレーション特性を示しており、符号１０は３段のインダクタを直列接続したアイソレーション特性を示している。図４（ａ）に示すアイソレーション特性１０より、３ＧＨｚまでの周波数帯域においてアイソレーション特性が２５ｄＢ以上を確保できていることがわかる。また、図４（ｂ）に示す挿入損失特性では、１ＭＨｚから３ＧＨｚの帯域における挿入損失特性の変動が０．４ｄＢ以内に低減されており、平坦な挿入損失特性が確保されている。さらに、図４（ｃ）に示す群遅延特性では、５０ＭＨｚ〜３ＧＨｚの帯域における遅延時間が１００ｐｓ以内に低減されており、やはり平坦な群遅延特性が確保されている。
【００３３】
上記説明のように、３段のインダクタを好適に配置して構成された本実施形態の広帯域バイアス回路１１０によれば、広帯域で高いアイソレーション特性を実現するとともに、バイアス回路の挿入損失特性及び群遅延特性の平坦性を確保することが可能となっている。本実施形態の広帯域バイアス回路１１０を増幅回路１０１の出力側に接続することで、広帯域な高周波信号を好適に増幅することができる高周波増幅器１００を実現することができる。本実施形態のバイアス回路１１０は、３段のインダクタ１１１，１１２，１１３を直列に接続した簡素な構成となっていることから、低コストな高周波増幅器を提供することができる。なお、上記では広帯域バイアス回路１１０を増幅回路１０１の出力側に接続した場合についての特性を説明したが、広帯域バイアス回路１１０を増幅回路１０１の入力側に接続した場合でも、上記と同等のアイソレーション特性、挿入損失特性及び群遅延特性が得られる。
【００３４】
本実施形態の広帯域バイアス回路１１０では、インダクタンスが１μＨ、４．７μＨ、及び１５μＨの３段のインダクタをこの順序に並べ、それぞれを１段目のインダクタ１１１、２段目のインダクタ１１２、及び３段目のインダクタ１１３に用いている。本実施形態では、３段のインダクタ１１１，１１２，１１３を上記のように好適に配置したことにより、図４に示すような好ましい特性を得ることが可能となっている。これに対し、本実施形態と同様に３段のインダクタを用いて構成したバイアス回路であっても、本実施形態のインダクタ１１１、１１２，１１３と異なるインダクタンスのものを用いて異なる配置とする場合には、図４に示すような好ましい特性を得ることはできない。
【００３５】
本実施形態のインダクタ１１１、１１２，１１３とは異なるインダクタンスを有するインダクタを用いたときの、アイソレーション特性、挿入損失特性、及び群遅延特性の一例を図５に示す。ここでは、１５μＨのインダクタンスを有する３段目のインダクタ１１３に代えて、１００μＨのインダクタンスを有する別のインダクタを用いており、このように構成された広帯域バイアス回路を、以下では比較例１の広帯域バイアス回路と称する。
【００３６】
図５（ａ）において、符号２１、２２、２３はそれぞれ１段目、２段目、３段目のインダクタのアイソレーション特性を示しており、符号２０は３段のインダクタを直列接続したアイソレーション特性を示している。比較例１の広帯域バイアス回路では、図５（ａ）に示すアイソレーション特性２０において、各インダクタのアイソレーション特性２１、２２、２３が交わる周波数の付近で上記の条件（１）を満たしていない。特に、３段目と２段目のインダクタのアイソレーション特性２３、２２が交わる周波数の付近で、アイソレーション特性２０が大きく落ち込んでいる。
【００３７】
また、図５（ｃ）に示す群遅延特性においても、５０ＭＨｚ〜３ＧＨｚの帯域内に遅延時間が１００ｐｓを超える大きな変動がみられ、上記の条件（３）を満たしていない。特に、図５（ａ）で示した３段目と２段目のインダクタのアイソレーション特性２３、２２が交わる周波数付近では、群遅延特性においても遅延時間が大きく変動して平坦性が損なわれている。
【００３８】
このように、３段のインダクタを直列に接続して広帯域バイアス回路を構成した場合であっても、比較例１のように各インダクタのインダクタンスが適切に選択されていない場合には、上記の条件（１）〜（３）の全てを満足させることはできない。そこで、以下では好適な３段のインダクタの選択方法について説明する。
【００３９】
本実施形態の広帯域バイアス回路１１０の特性を示す図４と、比較例１の特性を示す図５とを比較すると、アイソレーション特性において、３段目のインダクタの持つアイソレーション特性と２段目のインダクタの持つアイソレーション特性との交わり方に大きな違いがみられる。広帯域バイアス回路１１０のアイソレーション特性は、２段目のインダクタの持つアイソレーション特性１２のピーク（自己共振周波数）が、３段目のインダクタの持つアイソレーション特性１３のライン上にほぼ重なっている。その結果、３段目のインダクタの持つアイソレーション特性１３と２段目のインダクタの持つアイソレーション特性１２とが交わる周波数付近でも、インダクタを直列接続したアイソレーション特性１０が大きく落ち込むことはなく、上記の条件（１）を満たすことができる。
【００４０】
これに対し比較例１のアイソレーション特性は、２段目のインダクタの持つアイソレーション特性２２のピークが、３段目のインダクタの持つアイソレーション特性２３のラインから離れた高周波側に位置している。その結果、３段目のインダクタの持つアイソレーション特性２３と２段目のインダクタの持つアイソレーション特性２２とが交わる周波数付近で、インダクタを直列接続したアイソレーション特性２０が大きく落ち込んで悪化している。上記の結果より、アイソレーション特性において、２段目のインダクタの持つアイソレーション特性の自己共振周波数におけるピークが、３段目のインダクタの持つアイソレーション特性のライン上にほぼ重なるように、２段目及び３段目のインダクタのインダクタンスを選択するのが好ましい。
【００４１】
１段目と２段目のインダクタの持つアイソレーション特性の重ね方では、本実施形態と比較例１とで大きな差は見られず、１段目のインダクタの持つアイソレーション特性の自己共振周波数におけるピークが、２段目のインダクタの持つアイソレーション特性のラインより高周波側に配置されている。しかしながら、１段目のインダクタの持つアイソレーション特性１１、２１は、２段目のインダクタの持つアイソレーション特性１２、２２、及び３段目のインダクタの持つアイソレーション特性１３、２３に比べて、自己共振周波数近傍におけるピークが緩やかに変化している。その結果、１段目のインダクタの持つアイソレーション特性１１、２１と２段目のインダクタの持つアイソレーション特性１２、２２とが交わる周波数付近で、インダクタを直列接続したアイソレーション特性１０、２０の落ち込みが見られるもののその程度が小さくなり、本実施形態におけるインダクタを直列接続したアイソレーション特性１０では上記の条件（１）を満たすことが可能となっている。
【００４２】
比較例２として、１段目のインダクタの持つアイソレーション特性の自己共振周波数におけるピークを、２段目のインダクタの持つアイソレーション特性のラインより低周波側に配置するように構成した広帯域バイアス回路の特性を図６に示す。比較例２の広帯域バイアス回路では、３段のインダクタのそれぞれのインダクタンスを２．２μＨ、４．７μＨ、１５μＨとしている。図６（ａ）、（ｂ）、（ｃ）は、それぞれ比較例２の広帯域バイアス回路のアイソレーション特性、挿入損失特性、及び群遅延特性を示している。比較例２の広帯域バイアス回路では、図６（ｂ）、（ｃ）に示す挿入損失特性及び群遅延特性がともに上記の条件（２）、（３）を満たしているものの、図６（ａ）に示すアイソレーション特性が１ＧＨｚ近傍で劣化して上記の条件（１）を満たしていない。
【００４３】
比較例２の広帯域バイアス回路では、本実施形態の広帯域バイアス回路１１０と比較して、１段目のインダクタの自己共振周波数がより低周波側に位置するものを用いている。その結果、高周波側の１ＧＨｚ近傍ではアイソレーション特性を２５ｄＢ以上得る事ができなくなっている。広帯域で好ましいアイソレーション特性を得るためには、３段のインダクタの自己共振周波数を、できるだけ広帯域に分散させるのがよい。また、共振周波数を高周波側に持つインダクタほど、Ｑ値を小さくして自己共振周波数近傍におけるアイソレーション特性を緩やかにしたものを用い、アイソレーション特性が高周波側まで確保されるようにするのが好ましい。とくに、インダクタンスの最も小さい１段目のインダクタには、自己共振周波数におけるアイソレーション特性のピークが緩やかで、かつ自己共振周波数が２段目のインダクタのアイソレーション特性のライン上かそれより高周波側に位置するものを用いるのが好ましい。
【００４４】
次に、３段のインダクタの接続順序について以下に説明する。本実施形態の広帯域バイアス回路１１０では、１段目のインダクタ１１１のインダクタンスを最も小さくし、２段目、３段目のインダクタ１１２、１１３の順にインダクタンスを大きくしている。異なるインダクタンスを有する３段のインダクタの接続順序が、アイソレーション特性、挿入損失特性、及び群遅延特性に対しどのように影響するかを検討した結果を以下に説明する。以下では、図４にも示している本実施形態であるインダクタンスの小さい方から順に接続した広帯域バイアス回路に対し、これとは逆にインダクタンスの大きい方から順に接続した広帯域バイアス回路を比較例３として比較している。
【００４５】
本実施形態と比較例３の広帯域バイアス回路の各特性を比較した結果を図７に示す。図７（ａ）は本実施形態と比較例３のそれぞれのアイソレーション特性４１、５１を示し、図７（ｂ）は本実施形態と比較例３のそれぞれの挿入損失特性４２、５２を示し、図７（ｃ）は本実施形態と比較例３のそれぞれの群遅延特性４３、５３を示している。図７（ａ）より、本実施形態と比較例３のアイソレーション特性４１、５１はほぼ一致していることがわかる。これより、３段のインダクタを接続する順序は、アイソレーション特性にはほとんど影響しないことが確認できる。また図７（ｃ）に示す群遅延特性４３、５３でも、本実施形態と比較例３とでほぼ一致している。
【００４６】
これに対し、図７（ｂ）に示す挿入損失特性４２、５２では、高周波側において本実施形態の挿入損失特性４２が緩やかに低下するのに対し、比較例３の挿入損失特性５２は急激に低下した後振動しているのが確認できる。このように、１段目にインダクタンスの高いインダクタを接続し、２，３段目の順にインダクタンスが小さくなるようにインダクタを接続していくと、広帯域バイアス回路の挿入損失特性の平坦性が損なわれる可能性があることが確認できる。
以上の結果から、３段のインダクタを接続する順序は、１段目にインダクタンスの最も小さいインダクタを接続し、次に大きなインダクタンスを２段目に接続し、インダクタンスの最も大きいインダクタを３段目に接続するのがよいことが確認できた。
【００４７】
なお、本実施の形態における記述は、本発明に係る広帯域バイアス回路の一例を示すものであり、これに限定されるものではない。本実施の形態における広帯域バイアス回路の細部構成及び詳細な動作等に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００４８】
１００    広帯域バイアス回路
１０１    増幅回路
１０２    入力端
１０３    出力端
１０４、１０５、１１４    コンデンサ
１０６    入力側の接続点
１０７    出力側の接続点
１１０    広帯域バイアス回路
１２０    電源
１１１、１１２、１１３    インダクタ
１３０    バイアス回路の入力端
１３１    バイアス回路の電源入力端
１３２    バイアス回路の出力端
【図１】
2010232988.tif 000003
【図２】
2010232988.tif 000004
【図３】
2010232988.tif 000005
【図４】
2010232988.tif 000006
【図５】
2010232988.tif 000007
【図６】
2010232988.tif 000008
【図７】
2010232988.tif 000009
【図８】
2010232988.tif 000010
【図９】
2010232988.tif 000011
【図１０】
2010232988.tif 000012