(57)【要約】【課題】  画素電極と共通電極又はコモン線との間の確実な短絡を可能とし、また、点欠陥の修正作業の作業効率を高めた液晶表示装置及びその点欠陥修正方法を提供すること。【解決手段】  ゲート信号線ＧＬと、該ゲート信号線に直行するドレイン信号線ＤＬと、該ゲート信号線と該ドレイン信号線によって囲まれた画素領域と、該画素領域のそれぞれには、画素電極ＰＸ及び共通電極ＣＴと、該画素電極を駆動するスイッチング素子と、該スイッチング素子と該画素電極とを接続するソース線ＳＬと、該共通電極に接続されるコモン線ＣＬが設けられる液晶表示装置において、該共通電極上に形成され、且つ該ソース線と重畳する位置に配置されるメタルパターン２を有することを特徴とする。【選択図】図４
2010145667.tif 000002
【特許請求の範囲】
【請求項１】
ゲート信号線と、該ゲート信号線に直行するドレイン信号線と、該ゲート信号線と該ドレイン信号線によって囲まれた画素領域と、該画素領域のそれぞれには、画素電極及び共通電極と、該画素電極を駆動するスイッチング素子と、該スイッチング素子に接続されるゲート信号線とドレイン信号線と、該スイッチング素子と該画素電極とを接続するソース線と、該共通電極に接続されるコモン線が設けられる液晶表示装置において、
該共通電極上に形成され、且つ該ソース線と重畳する位置に配置されるメタルパターンを有することを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置において、該画素電極と該ソース線とは、両者の層間に配置される絶縁膜にスルーホールを設けて接続され、該メタルパターンは、該スルーホール形成位置に重畳する位置に配置されることを特徴とする液晶表示装置。
【請求項３】
請求項１に記載の液晶表示装置において、該画素電極と該共通電極とは、透明電極で形成され、該メタルパターンは、該共通電極上に該コモン線とは孤立して形成されていることを特徴とする液晶表示装置。
【請求項４】
請求項１に記載の液晶表示装置において、横電界方式で駆動されることを特徴とする液晶表示装置。
【請求項５】
請求項１に記載の液晶表示装置において、該スイッチング素子と該ドレイン信号線を接続するドレイン線が該ゲート信号線上に形成され、該ドレイン線の一部の領域において、該ゲート信号線は開口を有することを特徴とする液晶表示装置。
【請求項６】
請求項２に記載の液晶表示装置において、該ゲート信号線と該画素電極及び該共通電極との間に間隙を有し、該ソース線の一部は、該間隙に形成されることを特徴とする液晶表示装置。
【請求項７】
請求項６に記載の液晶表示装置において、該スルーホールは、該間隙に設けられた該ソース線と一直線上になる位置に形成されることを特徴とする液晶表示装置。
【請求項８】
請求項１に記載の液晶表示装置において、該画素電極と該ソース線との間に第１および第２の絶縁層が形成され、該画素電極と該共通電極との間には該第１の絶縁層が形成され、該画素電極と該ソース線は該第１及び第２の絶縁膜にスルーホールを設けて接続され、該メタルパターンは、該スルーホール形成位置と隣接する位置に配置されることを特徴とする液晶表示装置。
【請求項９】
ゲート信号線と、該ゲート信号線に直行するドレイン信号線と、該ゲート信号線と該ドレイン信号線によって囲まれた画素領域と、該画素領域のそれぞれには、画素電極及び共通電極と、該画素電極を駆動するスイッチング素子と、該スイッチング素子に接続されるゲート信号線とドレイン信号線と、該スイッチング素子と該画素電極とを接続するソース線と、該共通電極に接続されるコモン線が設けられ、該共通電極上に形成され、且つ該ソース線と重畳する位置に配置されるメタルパターンを有し、該スイッチング素子と該ドレイン信号線を接続するドレイン線が該ゲート信号線上に形成され、該ドレイン線の一部の領域において、該ゲート信号線は開口を有し、また、該ゲート信号線と該画素電極及び該共通電極との間に間隙を有し、該ソース線の一部は、該間隙に形成される液晶表示装置の点欠陥修正方法であって、
該ドレイン線をレーザ光を用いて切断する工程と、
該ソース線をレーザ光を用いて切断する工程と、
該メタルパターン上からレーザ光を照射し、該メタルパターンの溶解によって該画素電極と該共通電極を短絡させる工程を有することを特徴とする液晶表示装置の点欠陥修正方法。
【請求項１０】
請求項９に記載の液晶表示装置の点欠陥修正方法において、該ソース線の切断工程と、該画素電極と該共通電極の短絡工程を時系列的に別のレーザ光照射によって行うことを特徴とする液晶表示装置の点欠陥修正方法。
【請求項１１】
請求項９に記載の液晶表示装置の点欠陥修正方法において、該ソース線の切断工程と、該画素電極と該共通電極の短絡工程を同一のレーザ光照射によって行うことを特徴とする液晶表示装置の点欠陥修正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその点欠陥修正方法、特に、横電界方式で駆動する液晶表示装置及びその点欠陥修正方法に関する。
【背景技術】
【０００２】
アクティブ・マトリックス型の液晶表示装置は、マトリックス状に配置された各画素において、行方向に配列された各画素に共通の信号線（ゲート信号線）に走査信号を供給することにより、それらの画素を列方向に順次選択し、その選択のタイミングに合わせ、列方向に配列された各画素に共通の信号線（ドレイン信号線）を通して映像信号を供給するように構成されている。
【０００３】
各画素には、画素電極と共通電極とが設けられ、該画素電極には、該画素電極を駆動するスイッチング素子としての薄膜トランジスタがソース線（ソース電極）を介して接続されている。そして、該走査信号の供給によって、該薄膜トランジスタが、ドレイン信号線からの映像信号を該画素（画素電極）に取り込む動作を行う。
【０００４】
薄膜トランジスタには、上記ソース線以外に、ドレイン信号線に接続されるドレイン線（ドレイン電極）がある。
【０００５】
このような液晶表示装置では、製造工程において、ドレイン線とソース線の短絡などの配線間ショート，パターンニング不良などによって薄膜トランジスタが回路として正常に動作できなくなると、輝点と言われる表示欠陥を生じさせることになる。しかも、近年の液晶表示装置は大画面化や高精細化が進み、画素数が増加しているため、このような表示欠陥が発生する確率も高くなり、製造時の歩留低下の原因となる。
【０００６】
このような表示欠陥を修正する方法として、例えば、特許文献１に示すように、薄膜トランジスタとの接続部分をレーザ光で切断し、黒点化することが行われている。
【特許文献１】特開平８−８７０２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ノーマリーブラックのパネルにおいて、代表的な黒点化処理は、薄膜トランジスタのドレイン線およびソース線のうち、少なくとも一方をたとえばレーザ光の照射（走査）によって切断することにより、画素電極に走査信号あるいは映像信号が供給されないようにする。
【０００８】
また、このように、薄膜トランジスタのドレイン線あるいはソース線の切断を行う際に、映像信号に対して基準となる信号が供給される信号線（後述するコモン線等）がある場合には、このような信号線と画素電極とを電気的に接続させる処理も併せて行なわれる。切断した画素電極の電位を安定させ、より確実に黒点化を行うためである。
【０００９】
現在の液晶表示パネルにおいて、透過効率を上げるために、画素電極は専らＩＴＯ（Indium Tin Oxide）などの透明電極が用いられる。
【００１０】
黒点化の際には、レーザ光の照射により、コモン線を構成するメタル材料と画素電極を短絡させるようにするが、画素電極を構成するＩＴＯとコモン線を構成するメタル材料とでは、材料の差異による接続不良が生じ易く、両者の間に十分な電気的接続を確保するのが難しい。
【００１１】
また、コモン線と画素電極との間には、複数層の絶縁膜が配置されていることが多い。このため、コモン線と画素電極の電気的接続は、電極間絶縁膜の膜厚分布やレーザ光出力のバラツキなどにより、必ずしも十分な電気的接続が実現できない場合があった。
【００１２】
本発明が解決しようとする課題は、上述した問題を解消し、画素電極と共通電極又はコモン線との間の確実な短絡を可能とし、また、点欠陥の修正作業の作業効率を高めた液晶表示装置及びその点欠陥修正方法を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するための手段は、以下のとおりである。
【００１４】
（１）ゲート信号線と、該ゲート信号線に直行するドレイン信号線と、該ゲート信号線と該ドレイン信号線によって囲まれた画素領域と、該画素領域のそれぞれには、画素電極及び共通電極と、該画素電極を駆動するスイッチング素子と、該スイッチング素子に接続されるゲート信号線とドレイン信号線と、該スイッチング素子と該画素電極とを接続するソース線と、該共通電極に接続されるコモン線が設けられる液晶表示装置において、該共通電極上に形成され、且つ該ソース線と重畳する位置に配置されるメタルパターンを有することを特徴とする。
【００１５】
（２）上記（１）に記載の液晶表示装置において、該画素電極と該ソース線とは、両者の層間に配置される絶縁膜にスルーホールを設けて接続され、該メタルパターンは、該スルーホール形成位置に重畳する位置に配置されることを特徴とする。
【００１６】
（３）上記（１）に記載の液晶表示装置において、該画素電極と該共通電極とは、透明電極で形成され、該メタルパターンは、該共通電極上に該コモン線とは孤立して形成されていることを特徴とする。
【００１７】
（４）上記（１）に記載の液晶表示装置において、横電界方式で駆動されることを特徴とする。
【００１８】
（５）上記（１）に記載の液晶表示装置において、該スイッチング素子と該ドレイン信号線を接続するドレイン線が該ゲート信号線上に形成され、該ドレイン線の一部の領域において、該ゲート信号線は開口を有することを特徴とする。
【００１９】
（６）上記（２）に記載の液晶表示装置において、該ゲート信号線と該画素電極及び該共通電極との間に間隙を有し、該ソース線の一部は、該間隙に形成されることを特徴とする。
【００２０】
（７）上記（６）に記載の液晶表示装置において、該スルーホールは、該間隙に設けられた該ソース線と一直線上になる位置に形成されることを特徴とする。
【００２１】
（８）上記（１）に記載の液晶表示装置において、該画素電極と該ソース線との間に第１および第２の絶縁層が形成され、該画素電極と該共通電極との間には該第１の絶縁層が形成され、該画素電極と該ソース線は該第１及び第２の絶縁膜にスルーホールを設けて接続され、該メタルパターンは、該スルーホール形成位置と隣接する位置に配置されることを特徴とする。
【００２２】
（９）ゲート信号線と、該ゲート信号線に直行するドレイン信号線と、該ゲート信号線と該ドレイン信号線によって囲まれた画素領域と、該画素領域のそれぞれには、画素電極及び共通電極と、該画素電極を駆動するスイッチング素子と、該スイッチング素子に接続されるゲート信号線とドレイン信号線と、該スイッチング素子と該画素電極とを接続するソース線と、該共通電極に接続されるコモン線が設けられ、該共通電極上に形成され、且つ該ソース線と重畳する位置に配置されるメタルパターンを有し、該スイッチング素子と該ドレイン信号線を接続するドレイン線が該ゲート信号線上に形成され、該ドレイン線の一部の領域において、該ゲート信号線は開口を有し、また、該ゲート信号線と該画素電極及び該共通電極との間に間隙を有し、該ソース線の一部は、該間隙に形成される液晶表示装置の点欠陥修正方法であって、該ドレイン線をレーザ光を用いて切断する工程と、該ソース線をレーザ光を用いて切断する工程と、該メタルパターン上からレーザ光を照射し、該メタルパターンの溶解によって該画素電極と該共通電極を短絡させる工程を有することを特徴とする。
【００２３】
（１０）上記（９）に記載の液晶表示装置の点欠陥修正方法において、該ソース線の切断工程と、該画素電極と該共通電極の短絡工程を時系列的に別のレーザ光照射によって行うことを特徴とする。
【００２４】
（１１）上記（９）に記載の液晶表示装置の点欠陥修正方法において、該ソース線の切断工程と、該画素電極と該共通電極の短絡工程を同一のレーザ光照射によって行うことを特徴とする。
【発明の効果】
【００２５】
本発明によれば、画素電極と共通電極とを短絡させる場合には、ソース線と共通電極に接続されたメタルパターンとの間で確実な電気的接続が実現できる。特に、ソース線は、メタル材料で構成されるため、メタルパターンとの接合性が高く、さらに、メタルパターンにより短絡部を構成する材料も十分に供給されることが可能となる。
【００２６】
また画素電極と共通電極の短絡作業時に、画素電極とソース線を接続するスルーホールを利用するため、改めて開口を形成する必要が無く、レーザ光の出力が軽減され、より効率的な短絡を実現することが可能となる。
【００２７】
画素電極と共通電極とは、透明電極で形成され、メタルパターンは、該共通電極上にコモン線とは孤立して形成されているため、共通電極上であるなら、コモン線の配置によらず、任意の箇所にメタルパターンを配置でき、短絡箇所を設定することができる。しかも、メタルパターンがコモン線と同じ共通電極上に位置するため、コモン線を形成する際に同時にメタルパターンも形成することが可能となる。
【００２８】
液晶表示装置が横電界方式を採用している場合には、画素電極と共通電極が同一の透明基板上に絶縁層を挟んで配置されているため、本発明の構成を適用して、より効果的に点欠陥を修正することが可能となる。
【００２９】
また、ソース線の切断と、画素電極と共通電極の短絡を同時に行えるため、点欠陥修正の作業効率を向上することが出来る。
【発明を実施するための最良の形態】
【００３０】
以下、本発明による液晶表示装置の第１の実施例について、図面を用いて説明をする。
【００３１】
図１は、本発明が適用される液晶表示装置の概略構成図である。まず、観察者側から、液晶表示パネルＰＡ、光学シートＯＳ、およびバックライトＢＬが順次配置されている。
【００３２】
液晶表示パネルＰＡは、一対の平行配置された例えばガラスからなる基板ＳＵＢ１、ＳＵＢ２を有し、これら各基板ＳＵＢ１、ＳＵＢ２の間に液晶が封入されている。
【００３３】
基板ＳＵＢ１、ＳＵＢ２の液晶側の面には、マトリックス状に配置された画素（不図示）が形成され、これら画素ごとに液晶の光透過率を制御できるようになっている。
【００３４】
そして、これら各画素が形成された領域を画像表示領域ＡＲ（図中一点鎖線で囲まれた領域）とし、バックライトＢＬからの光を画像表示領域ＡＲの全域にわたって照射し、各画素を透過する光を通して観察者に映像を認識させるようになっている。
【００３５】
観察者側から見て後方に配置された基板ＳＵＢ１は、たとえばその図中左側辺および上側辺において基板ＳＵＢ２から露出された部分を有し、これらの部分において、複数のドライバ基板ＳＣＤｈ、ＳＣＤｖの一辺部が接続されるようになっている。これらドライバ基板ＳＣＤｈ、ＳＣＤｖはいわゆるＴＡＢ（Tape Automated Bonding）と呼ばれるＴＣＰ（Tape Carrier Package）やＣＯＦ（Chip on Film）などによって形成され、配線が形成されたフレキシブル基板ＦＢの上面に半導体チップＣＨが搭載されて構成されている。
【００３６】
これら各ドライバ基板ＳＣＤｈ、ＳＣＤｖは各画素を独立に駆動させる回路であり、たとえば図中ｙ方向に並設されるドライバ基板ＳＣＤｖは走査信号駆動回路であり、図中ｘ方向に並設されるドライバ基板ＳＣＤｈは映像信号駆動回路である。
【００３７】
映像信号駆動回路である複数のドライバ基板ＳＣＤｈには、基板ＳＵＢ１と接続された辺と対向する他の辺においてプリント基板ＰＣＢが接続され、プリント基板ＰＣＢを通して外部入力信号が入力される。
【００３８】
なお、走査信号駆動回路である複数のドライバ基板ＳＣＤｖは、その外部入力信号が基板ＳＵＢ１の表面に形成された配線（不図示）を通して入力されるため、プリント基板ＰＣＢに相当する基板は備えられていない。
【００３９】
このように構成された液晶表示パネルＰＡの背面には、たとえばプリズムシートおよび拡散板等の積層体からなる光学シート手段（光学部材）ＯＳを介してバックライトＢＬが配置されている。光学部材ＯＳはバックライトＢＬからの光を拡散、集光させたりして液晶表示パネルＰＡ側へ導くようになっている。
【００４０】
図１では、バックライトＢＬは、いわゆる直下型と称され、箱状の筐体（フレーム部材ＤＦＲ）内に、線状光源である複数の蛍光管ＦＬを並設させた構成となっている。これ以外に、発光ダイオードなどの点状光源を面状に配置するバックライトも採用可能である。
【００４１】
次に、図２を用いて、基板ＳＵＢ１に形成される電極及び配線について説明する。基板ＳＵＢ１は、基板ＳＵＢ２と比較して、その面積が大きく形成され、たとえば図中左側辺部および上側辺部において、前記基板ＳＵＢ２から露出された領域を有する。
【００４２】
基板ＳＵＢ１の左側辺部の領域には、複数のドライバ基板ＳＣＤｖ（走査信号駆動回路）が並設され、基板ＳＵＢ１の上側辺部の領域には、複数のドライバ基板ＳＣＤｈ（映像信号駆動回路）が並設されている。ドライバ基板ＳＣＤｖは走査信号駆動回路を構成し、ゲート信号線ＧＬに接続され、ドライバ基板ＳＣＤｈは映像信号駆動回路を構成し、ドレイン信号線ＤＬに接続されている。
【００４３】
基板ＳＵＢ１の液晶側の面であって液晶表示領域ＡＲ内には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが、また、図ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。
【００４４】
隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬで囲まれる矩形状の領域は画素が形成される領域を構成し、これにより、各画素は液晶表示領域ＡＲ内においてマトリックス状に配置されるようになる。
【００４５】
前記各ゲート信号線ＧＬは、その左側端部がシール材ＳＥを越えて液晶表示領域ＡＲの外側にまで延在され、近接するドライバ基板ＳＣＤｖの出力端子に接続され、該ドライバ基板ＳＣＤｖによって走査信号（電圧）が供給されるようになっている。
【００４６】
前記各ドレイン信号線ＤＬは、その上側端部がシール材ＳＬを越えて液晶表示領域ＡＲの外側にまで延在され、近接するドライバ基板ＳＣＤｈの出力端子に接続され、該ドライバ基板ＳＣＤｈによって映像信号（電圧）が供給されるようになっている。
【００４７】
前記画素は、たとえば図中丸枠Ｐの拡大図である丸枠Ｐ'に示すように、ゲート信号線ＧＬからの走査信号(電圧)によってオンされる薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号（電圧）が供給される画素電極ＰＸと、一定の基準信号（電圧）が印加されて、前記画素電極ＰＸとの間の電位差によって電界を生じせしめる共通電極ＣＴが備えられている。画素電極ＰＸと共通電極ＣＴはともに同じ基板ＳＵＢ１に形成されており、前記電界は基板ＳＵＢ１の表面と平行な電界成分を一部に含むもので、このような電界によって液晶の分子を挙動（駆動）させるものを横電界（In-Plane-Switching）方式と称されている。
【００４８】
なお、前記共通電極ＣＴはゲート信号線ＧＬと平行に配置される共通配線（コモン線）ＣＬを通して所定の電圧が印加されるようになっており、該コモン線ＣＬは前記シール材ＳＥを越えて延在され、基板ＳＵＢ１面に形成されたコモン電圧端子ＣＴＭに接続されている。
【００４９】
次に、本発明の特徴である、点欠陥修正に適した構成について説明する。
図３は、本発明に係る液晶表示装置の各画素における電極や配線の一部を図示した平面図であり、図４は、図３の一点鎖線Ａ−Ｂにおける断面図を示している。透明基板ＳＵＢ１上には、各画素に対応して、画素電極ＰＸと共通電極ＣＴが配置され、画素電極ＰＸにはスイッチング素子である薄膜トランジスタのソース線ＳＬが、スルーホールＨにより接続され、表示駆動に合わせて映像信号が供給されている。また、共通電極ＣＴには、共通配線（コモン線ＣＬ）が接続され、基準電位が供給されている。
【００５０】
画素電極ＰＸや共通電極ＣＴには、ＩＴＯ（Indium Tin Oxide）などの透明電極が使用され、光の透過性が確保されている。さらに、横電界方式の液晶表示装置の場合には、画素電極ＰＸに部分的な開口部が形成され、共通電極ＣＴとの間で透明基板ＳＵＢ１の表面と平行な方向の電界（横電界）を生じるよう構成されている。
【００５１】
スイッチング素子の構成としては、アモルファスシリコンなどの半導体層ＡＳには、ゲート絶縁膜ＧＩを介してゲート信号線ＧＬが接続され、半導体層ＡＳの直下にあるゲート信号線がゲート電極として機能している。また、ドレイン信号線ＤＬから半導体層ＡＳ上に配線が延長されドレイン電極（ドレイン線）が形成されている。さらに、半導体層ＡＳ上には、上述したソース線ＳＬが延在している。
【００５２】
更に、本発明の液晶表示装置では、スルーホールＨの位置であり且つソース線ＳＬの下部に、共通電極ＣＴに積層したメタルパターン２が形成されている。メタルパターン２は、コモン線ＣＬと同一材料且つ同一プロセスで形成される。
ここで、図５に、薄膜トランジスタ上に導電性の異物１０が存在し、ソース線ＳＬとドレイン線ＤＳがショートしている例を示す。このような場合、黒点化の点欠陥修正が必要である。尚、図６は、図４と同じ位置での断面図であり、点欠陥修正時の様子を示している。
【００５３】
点欠陥修正時には、図５のような画素の場合、レーザ光Ｌ１を符号Ｃ１とＣ２の位置で照射し、ソース線ＳＬとドレイン線ＤＳを切断する。これにより、異物１０が存在する画素のスイッチング素子を画素電極ＰＸとドレイン信号線ＤＬから電気的に切り離す。更にレーザ光Ｌ３をスルーホールＨの位置で照射し、画素電極ＰＸと共通電極ＣＴをメタルパターン２を介して短絡する。これにより、画素電極ＰＸと共通電極ＣＴは同電位となり、且つ薄膜トランジスタからも切り離されるため、この画素を黒点化することが出来る。
【００５４】
本実施例を実現するための構成としては、ドレイン線ＤＳにゲート信号線ＧＬと重複しない領域を設けることと、ゲート信号線ＧＬと画素電極及び共通電極ＣＴ間に間隙を有し、この間隙内に、ソース線ＳＬが配置されることである。
【００５５】
図７は、図６の符号Ｄにおけるレーザ光Ｌ３照射後の様子を図示したものである。レーザ光Ｌ３は、画素電極ＰＸ，ソース線ＳＬおよびゲート絶縁膜ＧＩを貫通する強さで照射される。これにより、メタルパターン２又はソース線ＳＬを構成するメタル材料がレーザ光の照射によって溶解し、レーザ光照射によって形成された貫通口の壁面を溶解したメタル材料が覆うことで、画素電極ＰＸとメタルパターン２を電気的に接続する短絡部３が形成される。
【００５６】
本発明では、ソース線もメタルパターンも共にメタル材料であるため、両者の結合が強く、良好な電気的接続を確保することができる。
【００５７】
また、図７に示すように、画素電極ＰＸとソース線ＳＬの短絡箇所として、画素電極ＰＸとソース線ＳＬとが接続されるスルーホールＨを利用することにより、ソース線ＳＬとメタルパターン２との間には、ＳｉＮ膜などで形成されるゲート絶縁膜ＧＩのみが存在し、保護膜である層間絶縁膜ＩＩをレーザ光で開口する必要がないため、電極間の絶縁膜の膜厚変動の影響を低減でき、更には、レーザ光の出力を減少させ、より効率良く短絡作業を行うことができる。
【００５８】
さらに、図５及び６が示すように、スルーホールＨは、ソース線ＳＬの切断箇所Ｃ１やドレイン線ＤＳの切断箇所Ｃ２に近接して配置できるため、レーザ光の照射領域が集約化し、点欠陥修正の作業効率を高めることも可能となる。
【００５９】
次に、図８乃至１０を参考に、第２の実施例について説明する。
液晶表示装置の構成は、基本的に、図５及び６と同様な構成であるが、ソース線ＳＬの切断箇所を変更していることが違いである。具体的には、図８で示される切断箇所Ｃ３の位置にレーザ光Ｌ４を照射することにより、図１０に示すように、１回のレーザ光照射で、ソース線ＳＬとメタルパターン２との短絡及びソース線ＳＬの切断を実現することができる。
【００６０】
なお、図１０は、図９の切断箇所Ｃ３にレーザ光Ｌ４を照射した場合における、符号Ｅの部分の拡大図を示している。図１０に示されるように、スルーホールＨの部分にレーザ光Ｌ４が照射されることで、ソース線ＳＬとメタルパターン２が溶解し、レーザ光Ｌ４によって形成された貫通口の壁面に短絡部４が形成される。
【００６１】
本実施例を実現するための構成としては、ドレイン線ＤＳにゲート信号線ＧＬと重複しない領域を設けることと、ゲート信号線ＧＬと画素電極及び共通電極ＣＴ間に間隙を有し、この間隙内に、ソース線ＳＬとスルーホールＨが配置されることである。好ましくは、ソース線ＳＬとスルーホールＨは、一直線上に配置される。
【００６２】
これにより、レーザ光Ｌ４のビームスポット形を図９のＣ３のように構成することで、１回のレーザ光照射で、短絡と切断の作業を同時に行うことが可能である。
【００６３】
図１１及び図１３に、第３の実施例を示す。
液晶表示装置の構成は、基本的に、図５及び６と同様な構成であるが、共通電極ＣＴの形成層と、メタルパターン５の配置位置が異なる。
【００６４】
本実施例では、共通電極ＣＴが、画素電極ＰＸ下の有機絶縁層ＯＩと層間絶縁膜ＩＩの間に形成され、ソース線ＳＬが層間絶縁膜ＩＩとゲート絶縁膜ＧＩの間に形成される。ソース線ＳＬと共通電極ＣＴとは、層間絶縁層ＩＩで絶縁され、共通電極ＣＴと画素電極ＰＸとは、有機絶縁層ＯＩで絶縁されている。
【００６５】
このような場合には、図１１及び図１２に示すように、ソース線ＳＬを共通電極ＣＴ内側に延設し、この延設したソース線ＳＬと重畳する位置にメタルパターン５を形成する。
そして点欠陥修正時には、図１２のように、切断箇所Ｃ１の位置にレーザ光Ｌ１を照射してソース線ＳＬを切断するとともに、メタルパターン５上にレーザ光Ｌ５を照射し、レーザ光をソース線ＳＬの層まで貫通させ、図１３のようなメタル材料による短絡部６を形成する。
【００６６】
図１３は、レーザ光Ｌ５を照射した後の、図１１の符号Ｇの拡大図であり、レーザ光によりメタルパターン５が溶解して、ソース線ＳＬと共通電極ＣＬを接続する短絡部６が形成された様子を示している。
【００６７】
本実施例では、他の実施例よりも、レーザ光の出力を高くする必要があるが、メタルパターン５とソース線ＳＬ間の層構造は、他の実施例と代わりが無いため、ソース線ＳＬまで貫通する出力が出せれば、他の実施例と同様に、容易に黒点化を行うことが出来る。
【産業上の利用可能性】
【００６８】
以上のように、本発明によれば、画素電極と共通電極又はコモン線との間の確実な短絡を可能とし、また、点欠陥の修正作業の作業効率を高めた液晶表示装置及びその点欠陥修正方法を提供することが可能となる。
【図面の簡単な説明】
【００６９】
【図１】本発明に係る液晶表示装置の全体を示す概略図である。
【図２】本発明に係る液晶表示装置に用いられる液晶表示パネルの全体を示す概略図である。
【図３】本発明に係る液晶表示装置における各画素の電極及び配線を示す図である。
【図４】図３に記載の一点鎖線Ａ−Ｂにおける断面図である。
【図５】本発明に係る液晶表示装置における各画素の電極及び配線を示すと共に、本発明に係る点欠陥修正方法の第１の実施例を説明する平面図である。
【図６】図５に記載の一点鎖線Ａ−Ｂにおける断面図である。
【図７】レーザ光照射後の図６の符号Ｄの拡大図である。
【図８】本発明に係る液晶表示装置における各画素の電極及び配線を示すと共に、本発明に係る点欠陥修正方法の第２の実施例を説明する平面図である。
【図９】図８に記載の一点鎖線Ａ−Ｂにおける断面図である。
【図１０】レーザ光照射後の図９の符号Ｅの拡大図である。
【図１１】本発明に係る液晶表示装置の第３の実施例における各画素の電極及び配線を示すと共に、本発明に係る点欠陥修正方法の他の実施例を説明する平面図である。
【図１２】図１１に記載の一点鎖線Ａ−Ｂにおける断面図である。
【図１３】レーザ光照射後の図１２の符号Ｇの拡大図である。
【符号の説明】
【００７０】
１，３，４，６  短絡部
２，５  メタルパターン
ＡＳ  トランジスタ部
Ｃ１，Ｃ２  切断箇所
Ｃ３  切断及び短絡箇所
ＣＬ  コモン線
ＣＴ  共通電極
ＤＦＲ  フレーム部材
ＤＬ  ドレイン信号線
ＦＬ  蛍光管
ＧＩ  ゲート絶縁層
ＧＬ  ゲート信号線
Ｈ  スルーホール
ＩＩ  層間絶縁層
Ｌ１〜Ｌ５  レーザ光
Ｍ１〜Ｍ３  短絡箇所
ＯＩ  有機絶縁層
ＯＳ  光学部材
ＰＡ  液晶表示パネル
ＰＸ  画素電極
ＲＳ  反射シート
ＳＬ  ソース線
ＤＳ  ドレイン線
ＳＵＢ１，ＳＵＢ２  基板
【図１】
2010145667.tif 000003
【図２】
2010145667.tif 000004
【図３】
2010145667.tif 000005
【図４】
2010145667.tif 000006
【図５】
2010145667.tif 000007
【図６】
2010145667.tif 000008
【図７】
2010145667.tif 000009
【図８】
2010145667.tif 000010
【図９】
2010145667.tif 000011
【図１０】
2010145667.tif 000012
【図１１】
2010145667.tif 000013
【図１２】
2010145667.tif 000014
【図１３】
2010145667.tif 000015