(57)【要約】【課題】光源側にゲート電極膜を有するＴＦＴを複数個直列に設ける場合、光リーク電流の発生を抑えつつ、容量増加をも抑制することができる表示装置を提供することにある。【解決手段】複数個あるＴＦＴの少なくとも一部について、半導体膜とゲート電極膜が対向する面積のチャネル領域に対する相対的な面積が異なることにより、光リーク電流の発生を抑えつつ、容量増加を抑制する構造の平面ディスプレイを提供する。【選択図】図１０Ｅ
2010109200.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１チャネル領域と第２チャネル領域を含む複数のチャネル領域が、映像信号線と画素電極との間において、所定の不純物が添加された不純物添加領域を介して、直列に設けられる半導体膜と、
前記半導体膜の一方側に配置され、光を発生させる光源と、
前記半導体膜と前記光源との間に設けられ、前記半導体膜と対向する領域のうち、該第１チャネル領域及び該第２チャネル領域の、前記光源側にそれぞれ広がる第１ゲート領域及び第２ゲート領域と、を含むゲート電極膜、を含み、
該第１チャネル領域に対する該第１ゲート領域の相対的な面積が、該第２チャネル領域に対する該第２ゲート領域の相対的な面積と、異なる、
ことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記不純物添加領域のうち前記第１チャネル領域又は前記第２チャネル領域に隣接する領域の少なくとも一つは、その外方よりも低い濃度で前記所定の不純物又はそれとは異なる不純物が添加される低濃度領域である
ことを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置において、
前記第１ゲート領域の面積が、前記第１チャネル領域の面積より広い、
ことを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置において、
前記第２チャネル領域の面積、該領域に前記低濃度領域が隣接している場合は、前記第２チャネル領域の面積に、隣接する該低濃度領域の面積を加えた面積、が、前記第２ゲート領域の面積より広い、
ことを特徴とする表示装置。
【請求項５】
請求項４に記載の表示装置において、
前記不純物添加領域のうち前記第１チャネル領域及び前記第２チャネル領域の両端に隣接する領域が、前記低濃度領域である
ことを特徴とする表示装置。
【請求項６】
請求項５に記載の表示装置において、
前記第１チャネル領域が、前記複数のチャネル領域のうち、最も画素電極側に位置する、
ことを特徴とする表示装置。
【請求項７】
請求項６に記載の表示装置において、
前記第１チャネル領域を除く前記複数のチャネル領域各々の面積、該各チャネル領域に前記低濃度領域が隣接している場合は、該チャネル領域各々の面積に、隣接する該低濃度領域の面積を加えた面積、が、前記ゲート電極膜のうち、該チャネル領域各々と対向する領域の面積、よりそれぞれ広い、
ことを特徴とする表示装置。
【請求項８】
請求項１に記載の表示装置において、
前記ゲート電極膜が帯状であり、その帯幅が増減する形状を有している、
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、薄膜トランジスタ（Thin Film Transistor（以下、ＴＦＴと記す））を用いて画素の表示制御を行う表示装置における表示品質の向上に関する。
【背景技術】
【０００２】
液晶表示装置など表示装置では、ＴＦＴなどを用いて、各画素の表示制御が行われている。ＴＦＴとして、ゲート電極膜が半導体膜よりも光源側に位置しているボトムゲート構造が知られている。この構造を有するＴＦＴに、バックライト等光源から光を照射する際、ゲート電極そのものが、対向する半導体膜に対する遮光マスクとして機能する。
【０００３】
半導体膜に光が照射されると、正孔電子対が発生しうるが、その発生の度合は、特に、多結晶シリコンを用いたＴＦＴの場合、キャリア濃度が高くなるにつれて著しく低下していく。それゆえ、チャネル領域及びその近傍のＰＮ接合部でできる空乏層は、他の領域と比較して、正孔電子対が発生しやすく、これらの領域が、対向するゲート電極によって十分遮光されていなければ、正孔電子対が発生し、それにより光リーク電流となり、オフ電流を増加させてしまう。
【特許文献１】特開２００２−５７３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＴＦＴのうち、多結晶シリコンを用いたＴＦＴは、オフ電流が比較的大きいという問題があり、このオフ電流を軽減させるために、たとえば、ＴＦＴを複数個直列に設けたマルチゲート構造が用いられている。
【０００５】
光源側にゲート電極膜を有するＴＦＴがマルチゲート構造をとる場合、その半導体膜には、複数のチャネル領域が、所定の不純物を添加した領域を介して、直列に設けられる。
【０００６】
このとき、各チャネル領域及びその近傍がゲート電極によって十分遮光されていない場合、光を照射すると、正孔電子対が生じ、光リーク電流が発生してしまう。よって、このような構造を、ＴＦＴ各々において同じくとる場合、光リーク電流が抑制されない。
【０００７】
一方、各チャネル領域及びその近傍がゲート電極によって十分遮光されている場合、光リーク電流は抑制されるものの、半導体膜とゲート電極膜が対向する面積が増加し、そのため寄生容量が増加する。このような構造を、ＴＦＴ各々において同じくとる場合、ＴＦＴの個数に応じてさらに容量も増加してしまう。
【０００８】
ゲート電圧をオフにし、画素電圧を保持する際、寄生容量が増加することにより、画素電圧の低下が大きくなり、新たな表示不良の原因が生じることとなる。
【０００９】
本発明の目的は、光源側にゲート電極膜を有するＴＦＴを複数個直列に設ける場合、光リーク電流の発生を抑えつつ、容量増加をも抑制することができる表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
（１）本発明に係る表示装置は、少なくとも第１チャネル領域と第２チャネル領域を含む複数のチャネル領域が、映像信号線と画素電極との間において、所定の不純物が添加された不純物添加領域を介して、直列に設けられる半導体膜と、前記半導体膜の一方側に配置され、光を発生させる光源と、前記半導体膜と前記光源との間に設けられ、前記半導体膜と対向する領域のうち、該第１チャネル領域及び該第２チャネル領域の、前記光源側にそれぞれ広がる第１ゲート領域及び第２ゲート領域と、を含むゲート電極膜、を含み、該第１チャネル領域に対する該第１ゲート領域の相対的な面積が、該第２チャネル領域に対する該第２ゲート領域の相対的な面積と、異なる、ことを特徴とする。
【００１１】
（２）さらに、上記の表示装置において、前記不純物添加領域のうち前記第１チャネル領域又は前記第２チャネル領域に隣接する領域の少なくとも一つは、その外方よりも低い濃度で前記所定の不純物又はそれとは異なる不純物が添加される低濃度領域であってもよい。
【００１２】
（３）さらに、上記の表示装置において、前記第１ゲート領域の面積が、前記第１チャネル領域の面積より広くてもよい。
【００１３】
（４）さらに、上記の表示装置において、前記第２チャネル領域の面積、該領域に前記低濃度領域が隣接している場合は、前記第２チャネル領域の面積に、隣接する該低濃度領域の面積を加えた面積、が、前記第２ゲート領域の面積より広くてもよい。
【００１４】
（５）さらに、上記の表示装置において、前記不純物添加領域のうち前記第１チャネル領域及び前記第２チャネル領域の両端に隣接する領域が、前記低濃度領域であってもよい。
【００１５】
（６）さらに、上記の表示装置において、前記第１チャネル領域が、前記複数のチャネル領域のうち、最も画素電極側に位置していてもよい。
【００１６】
（７）さらに、上記の表示装置において、前記第１チャネル領域を除く前記複数のチャネル領域各々の面積、該各チャネル領域に前記低濃度領域が隣接している場合は、該チャネル領域各々の面積に、隣接する該低濃度領域の面積を加えた面積、が、前記ゲート電極膜のうち、該チャネル領域各々と対向する領域の面積、よりそれぞれ広くてもよい。
【００１７】
（８）また、前記ゲート電極膜が帯状であり、その帯幅が増減する形状を有していることにより、第１チャネル領域に対する第１ゲート領域の相対的面積と、第２チャネル領域に対する第２ゲート領域の相対的面積が、異なることを特徴としてもよい。
【発明の効果】
【００１８】
本発明により、複数個あるＴＦＴの少なくとも一部について、半導体膜とゲート電極膜が対向する面積の、チャネル領域に対する、相対的な面積が異なることにより、光リーク電流の発生を抑えつつ、容量増加を抑制する構造の表示装置が提供された。
【００１９】
すなわち、少なくとも１か所において、遮光がされていると、光リーク電流を抑制することが出来る。よって、他所においてそれより遮光の度合が低く、光リーク電流の原因となる正孔電子対が発生したとしても、直列に設けられていることにより、画素電極と映像信号線の間を流れる光リーク電流となることを抑制できる。さらに、他所においては、容量増加を抑制することが出来ているので、ＴＦＴが有する容量により画素電圧の低下による表示不良を抑制できる。
【発明を実施するための最良の形態】
【００２０】
[実施形態１]
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２１】
本発明の一実施形態に係る表示装置は、ＩＰＳ（In-Plane Switching）方式のうちの一つの方式による液晶表示装置であって、図１の模式図に示すように、走査信号線、映像信号線、マルチゲート構造を有するＴＦＴ、画素電極、及びコモン電極が配置されたＴＦＴ基板２と、当該ＴＦＴ基板２に対向し、カラーフィルタが設けられたフィルタ基板１と、両基板に挟まれた領域に封入された液晶材料と、ＴＦＴ基板側に位置するバックライト３と、を含んで構成される。ＴＦＴ基板２は、ガラス基板などの透明基板の上にＴＦＴなどが配置されている。
【００２２】
図２は、上記の液晶表示装置のＴＦＴ基板２の等価回路を示す図である。
【００２３】
図２において、ＴＦＴ基板２では、ゲートドライバ１０１に接続された多数のゲート信号線１０２が走査信号線としての機能を担い、互いに等間隔をおいて図中横方向に延びており、また、データドライバ１０３に接続された多数の映像信号線１０４が互いに等間隔をおいて図中縦方向に延びている。そして、これらゲート信号線１０２及び映像信号線１０４により碁盤状に並ぶ画素領域がそれぞれ区画されている。また、各ゲート信号線１０２と平行にコモン信号線１０５が図中横方向に延びている。
【００２４】
ゲート信号線１０２及び映像信号線１０４により区画される画素領域の隅には、複数個直列に接続されたマルチゲート構造を有するＴＦＴ１０６が形成されており、映像信号線１０４と画素電極１０７に接続されている。ＴＦＴ１０６が有する複数個のゲート電極は、ゲート信号線１０２と接続されている。各画素回路には、一対の画素電極１０７と対向するコモン電極１０８が形成されている。なお、図２では、２個のマルチゲート構造の例を示している。
【００２５】
以上の回路構成において、各画素回路のコモン電極１０８にコモン信号線１０５を介して基準電圧を印加し、ゲート信号線１０２にゲート電圧を選択的に印加することにより、ＴＦＴ１０６を流れる電流が制御される。また、選択的に印加されたゲート電圧により、映像信号線１０４に供給された映像信号の電圧が選択的に、画素電極１０７に印加される。これにより、液晶分子の配向などを制御する。
【００２６】
図３は、ＴＦＴ基板２の１つの画素領域の拡大平面図である。該図において、半導体膜２０１が設けられている。半導体膜２０１の図中Ａ側の端に設けたれたＰＡＤ部２０５ｂ上側の層間絶縁膜３０４には、コンタクト穴３０４ｆがあり、該ＰＡＤ部２０５ｂは、映像信号線１０４とアルミニウムなどの導電性の高い物質によって接続されている。一方、図中Ｃ側の端に設けられたＰＡＤ部２０５ａ上側の層間絶縁膜３０４にも、コンタクト穴３０４ｇがあり、さらに、その上側には、複数の絶縁膜３０５，３０６及び３０７にも、コンタクト穴３０７ｇがある。該ＰＡＤ部２０５ａは、その上側の電極３０８を介し、その上側に位置するコモン電極１０８とは電気的に接続することなく、さらに上側の画素電極１０７と接続されている。半導体膜２０１の下側には、ゲート絶縁膜３０３を介してゲート電極膜１０２が位置し、ゲート信号線１０２を形成している（図４参照）。
【００２７】
両端ＰＡＤ部２０５ｂと２０５ａとの間において、半導体膜２０１は、等しい帯幅を有する帯状の形状をしている。図中Ａ側の端にあるＰＡＤ部２０５ｂから、該帯状の半導体膜２０１が、映像信号線１０４の下側を平行に延び、その後、斜め線の形状により映像信号線１０４の下側より離れ、再び、映像信号線１０４と平行に延びる。そして、半導体膜２０１の下側に位置し帯状の形状をしたゲート電極膜１０２と、ゲート絶縁膜３０３を介して垂直に交差した後、折り返し、再び、上記ゲート電極膜１０２と垂直に交差する（図５参照）。そして、該帯状の半導体膜２０１は、映像信号線１０４と平行に延び、図中Ｃ側の端にあるＰＡＤ部２０５ａに接続する。
【００２８】
図４は、図３に示すＡ―Ｂ―Ｃの断面図である。半導体膜２０１には、チャネル領域２０２と、導電性を確保するために不純物が添加された第１の不純物領域２０３があり、両領域の間には、前記第１の不純物領域の不純物濃度よりも低濃度の不純物が添加された第２の不純物領域２０４が位置している。
【００２９】
図４において、透明基板３０１の図中下側にバックライト３（図示せず）が位置しているので、ゲート電極膜１０２は、ゲート電圧を印加するという役割に加えて、半導体膜２０１のうちゲート電極膜１０２に対向する領域を遮光する役割を担っている。よって、半導体膜２０１にあるチャネル領域２０２及び第２の不純物領域２０４の面積に対する、対向するゲート電極の相対的な面積により、該チャネル領域２０２及び該第２の不純物領域２０４を遮光する程度が異なることとなる。また、ゲート電極膜１０２と半導体膜２０１が対向する面積によって、容量が増減する。
【００３０】
なお、前述の通り、半導体膜２０１は、図中Ａ側の端にあるＰＡＤ部２０５ｂから、層間絶縁膜３０４に作られたコンタクト穴３０４ｆを介して、映像信号線１０４と接続されている。また、同様に、半導体膜２０１は、図中Ｃ側の端にあるＰＡＤ部２０５ａから、層間絶縁膜３０４に作られたコンタクト穴３０４ｇを介して、電極３０８と接続されている。さらに、該電極３０８は、その上側に位置する複数の絶縁膜３０５，３０６及び３０７に設けられたコンタクト穴３０７ｇを介し、かつ、コモン電極１０８と電気的に接続されることなく、コモン電極１０８の上側に位置している画素電極１０７と接続されている。
【００３１】
図５は、図３中のＢ近傍に位置するＴＦＴ１０６付近の拡大平面図であり、該図を用いてさらに具体的に説明する。
【００３２】
図５は、前述の通り、半導体膜２０１の下側に、ゲート電極膜１０２が位置するＴＦＴ１０６を上側から見た平面図である。半導体膜２０１は、不純物添加の程度により、第１の不純物領域２０３、第２の不純物領域２０４、チャネル領域２０２とによって構成されている。第２の不純物領域２０４が、チャネル領域２０２と第１の不純物領域２０３との間に存在しない場合もあり得る。
【００３３】
図５において、チャネル領域２０２は、第１チャネル領域２０２ａと第２チャネル領域２０２ｂとして示されている。第１チャネル領域２０２ａの両端には、第２の不純物領域２０４ａ１及び２０４ａ２が接しており、さらに外方には、第１の不純物領域２０３ａ及び２０３ｂがそれぞれ接している。同様に、第２チャネル領域２０２ｂの両端には、第２の不純物領域２０４ｂ１及び２０４ｂ２が、さらに外方には、第１の不純物領域２０３ｃ及び２０３ｂがそれぞれ接している。
【００３４】
第１チャネル領域２０２ａの近傍には、帯状のゲート電極膜１０２のうち帯幅が広くなっている部分（以下、ゲート幅広部）１０２ａが、同様に、第２チャネル領域２０２ｂの近傍には、同様に帯幅が狭くなっている部分（以下、ゲート幅狭部）１０２ｂが、位置しており、それぞれ、半導体膜２０１とゲート電極膜１０２が異なる面積で対向している。
【００３５】
ゲート電極膜１０２のうち、半導体膜２０１と対向している領域を、ゲート領域とする。すなわち、半導体膜２０１を上側から見た場合、該ゲート領域とは、ゲート電極膜１０２のうち、上側に位置する半導体膜２０１と重なる領域をいう。さらに、第１ゲート領域及び第２ゲート領域とは、ゲート領域のうち、第１チャネル領域２０２ａ近傍及び第２チャネル領域２０２ｂ近傍それぞれに広がるとする。すなわち、第１ゲート領域とは、ゲート電極膜１０２のうち、上側に位置する第１チャネル領域２０２ａ及びそれに接する第２の不純物領域２０４ａ１及び２０４ａ２、と重なっている領域である。上側から見た図である図３及び図５では、第１ゲート領域は、第１チャネル領域２０２ａ及びそれに接する第２の不純物領域２０４ａ１及び２０４ａ２が上から重なっているため、図示されていない。第２ゲート領域についても、同様である。
【００３６】
ゲート幅広部１０２ａは図中上端１０２ａ１及び図中下端１０２ａ２を有しており、同様に、ゲート幅狭部１０２ｂも図中上端１０２ｂ１、図中下端１０２ｂ２を有している。また、第１チャネル領域２０２ａは、図中上端２０６ａ１、図中下端２０６ａ２によって、第２の不純物領域２０４ａ１及び２０４ａ２とそれぞれ接しており、該領域は、図中上端２０７ａ１及び図中下端２０７ａ２によって、第１の不純物領域２０３ａ及び２０３ｂとそれぞれ接している。第２チャネル領域２０２ｂ近傍においても同様に図に示す境界線により、各領域と接している。
【００３７】
前述した通り、半導体膜２０１のうち、両端のＰＡＤ部２０５ｂ及び２０５ａの間は、等しい帯幅を有する帯状の形状をしており、第１チャネル領域２０２ａと第２チャネル領域２０２ｂは等しい帯幅で構成されている。また、図５において示される第１チャネル領域２０２ａと第２チャネル領域２０２ｂは等しいチャネル長を有する。すなわち、境界線２０６ａ１と２０６ａ２の距離及び境界線２０６ｂ１と２０６ｂ２の距離は等しい。また、チャネル領域の両端に接続する第２の不純物領域２０４もそれぞれ等しい領域長を有する。すなわち、境界線２０６ａ１と２０７ａ１、２０６ａ２と２０７ａ２、２０６ｂ１と２０７ｂ１及び２０６ｂ２と２０７ｂ２の距離はそれぞれ等しい。
【００３８】
図５に示す場合、境界線２０６ａ１及び２０６ａ２はともに、ゲート帯端１０２ａ１及び１０２ａ２のそれぞれ内側に位置しているので、第１チャネル領域２０２ａは、第１ゲート領域より狭く、ゲート幅広部１０２ａによって十分に遮光されている。これに対して、境界線２０６ｂ１及び２０６ｂ２はともに、ゲート帯端２０５ｂ１及び２０５ｂ２と一致しているので、第２チャネル領域２０２ｂは、第２ゲート領域と同じ形状と面積を有しており、ゲート幅狭部１０２ｂによって丁度遮光されているに過ぎない。よって、第１チャネル領域２０２ａと比べると、第２チャネル領域２０２ｂは、遮光の度合が小さくなっている。
【００３９】
しかし、第１チャネル領域２０２ａが十分に遮光されており、第１チャネル領域２０２ａにおいて正孔電子対は発生しにくい状態にあり、それゆえ、光リーク電流が抑制されている。これにより、直列に接続された第２チャネル領域２０２ｂにおいて、光リーク電流の発生源となる正孔電子対が発生しても、第１チャネル領域を有するＴＦＴを流れることはできないので、光リーク電流は抑制されることとなる。
【００４０】
各チャネル領域２０２及びその近傍の容量は、それぞれにおいて、半導体膜２０１とゲート電極膜１０２が対向する面積、すなわち、各ゲート領域の面積の大きさによる。図５において、前述の通り、第１チャネル領域２０２ａにおける容量は、第２チャネル領域２０２ｂにおける容量よりも大きい。
【００４１】
各チャネル領域２０２及びその近傍において、容量が大きくなると、前述の通り、ゲート電圧をオフにし、画素電圧を保持する際、寄生容量が増加することにより、画素電圧の低下が大きくなり、新たな表示不良を引き起こす。
【００４２】
図５に示す構造は、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂがともに、ゲート幅広部１０２ａと対向する場合よりも、容量の増加が抑えられているにもかかわらず、光リーク電流については、同等もしくはこれに近い抑制が得られるという効果がある。
【００４３】
同様に、図５に示す構造は、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂがともに、ゲート幅狭部１０２ｂと対向する場合よりも、発生する容量は増加しているものの、光リーク電流の発生が抑制されているという効果がある。
【００４４】
さらに、第２の不純物領域２０４においても、チャネル領域２０２よりはその発生の度合いは低くなるものの、光の照射により正孔電子対が発生するということを考慮して、説明する。
【００４５】
図５に示す場合、境界線２０７ａ１及び２０７ａ２はともに、ゲート帯端１０２ａ１及び１０２ａ２と一致しているので、第１チャネル領域２０２ａ、及び、第２の不純物領域２０４ａ１と２０４ａ２、を合わせた領域は、第１ゲート領域と同じ形状及び面積を有し、該第１チャネル領域２０２ａ、及び、第２の不純物領域２０４ａ１と２０４ａ２、を合わせた領域は、ゲート幅広部１０２ａにより遮光されている。これに対して、第２チャネル領域２０２ｂ両端の第２の不純物領域２０４ｂ１及び２０４ｂ２は、ゲート幅狭部１０２ｂによって遮光されていない。
【００４６】
第２の不純物領域２０４を考慮にいれた場合、第２チャネル領域２０２ｂ近傍において、光リーク電流の原因となる正孔電子対はさらに発生していると考えられるが、第１チャネル領域２０２ａ近傍において光リーク電流は抑制されており、上記効果はさらに高くなっている。
【００４７】
なお、第１チャネル領域２０２ａ及びその近傍などのように、チャネル領域２０２と第１の不純物領域２０３の間に、チャネル領域端（ドレイン端）近傍の電界を緩和するために、第２の不純物領域２０４が位置する構造を、ＬＤＤ（Lightly Doped Drain）構造という。ＬＤＤ構造の中で、第２チャネル領域２０２ｂ及びその近傍のように、第２の不純物領域２０４をもゲート電極膜１０２の上側に位置することで、ゲート電極膜１０２が、光源からの光を、第２の不純物領域２０４に対しても遮光する構造を、ＧＯＬＤ（Gate
Overlapped Lightly Doped Drain）構造という。
【００４８】
次に、該マルチゲート構造を有するＴＦＴを製造する方法について、図６Ａ〜図６Ｊを用いて説明する。ここでは、ボトムゲート構造を有するｎ型多結晶シリコンＴＦＴの場合を例にする。
【００４９】
まず、透明基板３０１上に、透明基板３０１からの不純物の汚染を防止する汚染防止膜３０２を積層する。透明基板３０１は、例えばガラス基板である。汚染防止膜３０２は、例えばＣＶＤ法によりシリコン窒化膜（ＳｉＮＸ）が成膜される（図６Ａ）。
【００５０】
次に、ゲート電極膜１０２を形成する。ゲート電極膜１０２は、後のＳｉの結晶化工程で高温に加熱されるので、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、又はそれらの合金など比較的高融点の導電性材料で形成されるのが望ましい。公知のリソグラフィ工程とエッチング工程を経て、その形状が形成される（図６Ｂ）。例えば、ゲート電極膜が帯状の形状をしていた場合、図５に例示した通り、複数個のＴＦＴにおいて該ゲート電極膜１０２の帯幅が増減する形状をとることにより、半導体膜２０１と対向するゲート電極膜の面積を各々のＴＦＴにおいて増減することが、可能となる。なお、図６Ｂには、該ゲート電極膜を、１０２ａ及び１０２ｂとして示している。
【００５１】
ゲート電極膜１０２を被覆するようにゲート絶縁膜３０３が形成されるとともに、半導体膜２０１がゲート絶縁膜３０３上に形成される。ゲート絶縁膜３０３は、たとえばシリコン酸化膜（ＳｉＯｘ）又はシリコン窒化膜（ＳｉＮＸ）であり、ＣＶＤ法などによって成膜される。半導体膜２０１は、まず、非晶質シリコンがＣＶＤ法によって成膜され、非晶質シリコン膜の脱水素処理などを行った後、エキシマレーザなどのレーザアニールなどによって多結晶シリコンへと結晶化される（図６Ｃ）。
【００５２】
半導体膜２０１は、公知のリソグラフィ工程とエッチング工程を経て、図３に示す半導体膜２０１の形状などに加工される（図６Ｄ）。
【００５３】
次に、半導体膜２０１を被覆するように絶縁膜３０４ａを成膜する。絶縁膜３０４ａは、たとえばシリコン酸化膜（ＳｉＯｘ）で、ＣＶＤ法によって成膜される。絶縁膜３０４ａを介して、半導体膜２０１に不純物が打ち込まれることとなるので、膜厚は200nm以下が望ましい。そして、ＴＦＴのしきい値電圧を制御するために、半導体膜２０１に対して不純物を打ち込む（図６Ｅ）。この不純物とは、たとえば、リン（Ｐ）やボロン（Ｂ）などである。図６Ｅ上部における複数の矢印は、不純物が打ち込まれる様子を模式的にあらわしたものである。
【００５４】
フォトレジストを上記の絶縁膜３０４ａ上に塗布した後、ゲート電極膜１０２と対向しているチャネル領域２０２及びその近傍の所定の位置に、フォトレジスト３１１が残るパターンを形成させる。半導体膜２０１に対して典型的には1e18(atom/cm3)以上の不純物を打ち込むことで、第１の不純物領域２０３を形成させる（図６Ｆ）。この不純物とは、たとえば、リン（Ｐ）などである。図６Ｆ上部における複数の矢印は、図６Ｅと同様に、不純物が打ち込まれる様子をあらわしたものである。
【００５５】
該フォトレジスト３１１を、アッシング処理や熱処理などによりリフロー処理を施すことにより、典型的には、0.5〜2.0μmの長さ、後退させる。そして、半導体膜２０１に対して典型的には1e16〜1e19(atom/cm3)の範囲で不純物を打ち込むことで、前記第１の不純物領域２０３よりも低濃度の不純物が添加された第２の不純物領域２０４を形成する（図６Ｇ）。この不純物とは、例えば、リン（Ｐ）などであり、一般には、第１の不純物領域２０３の不純物と同じ物質であるが、該第１の不純物領域２０３の不純物と異なる物質の場合もあり得る。その後、該フォトレジスト３１１をアッシング処理により除去する。なお、図６Ｇ上部における複数の矢印も、図６Ｅや図６Ｆと同様である。
【００５６】
上記のフォトレジスト３１１のパターン形状や、上記のリフロー処理の後退させる長さなどを調整することにより、図３や図５において示す各々のＴＦＴにおけるチャネル領域２０２、それに接する第２の不純物領域２０４、さらに外方に接する第１の不純物領域２０３が、形成されることとなる。
【００５７】
なお、上記のリフロー処理により、第２の不純物領域２０４の領域長のばらつきが抑制することができる。また、上記のフォトレジスト３１１のパターン形状などにより、各々のＴＦＴにおけるチャネル領域２０２のチャネル長を増減させることも可能となる。図３及び図５で示したように、帯状のゲート電極膜１０２の帯幅が増減したゲート電極膜の形状による場合とは別に、本方法により、チャネル長などを増減することによっても、本発明の課題を解決することが可能である。
【００５８】
絶縁膜３０４ａ上層に、さらに絶縁膜３０４ｂを積層することで、層間絶縁膜３０４を形成する。ゲート電極膜１０２と、映像信号線１０４及び電極３０８など、との間に生じる容量を抑制するためである。その後、第１の不純物領域２０３及び第２の不純物領域２０４に含まれる不純物を活性化させるため、また、不純物打ち込みにより生じた結晶欠陥を修復させるため、アニール処理を行う（図６Ｈ）。
【００５９】
さらに、公知のリソグラフィ工程及びエッチング工程により、コンタクト穴３０４ｆ及び３０４ｇを形成する（図６Ｉ）。
【００６０】
コンタクト穴３０４ｆ及び３０４ｇを介して、画素電極１０７との接続を担う電極３０８、及び、映像信号線１０４を形成する。電極３０８、映像信号線１０４及び層間絶縁膜３０４を被覆するようパッシベーション膜３０５を成膜する。該パッシベーション膜３０５は、例えば、ＣＶＤ法によりシリコン窒化膜（ＳｉＮＸ）が成膜される。その後、半導体膜２０１、半導体膜２０１とゲート絶縁膜３０３との界面、などにあるダングリングボンドに水素を結合させるため、アニール処理を行う（図６Ｊ）。
【００６１】
図４に示した通り、その後、平坦化膜３０６、コモン電極１０８を形成する。次に、絶縁膜３０７を成膜し、公知のリソグラフィ工程及びエッチング工程により、コンタクト穴３０７ｇを形成する。その後、画素電極１０７を形成することで、ＩＰＳ方式の画素領域を構成する。
【００６２】
[実施形態２]
本発明において、前記第２の不純物領域２０４は必ずしも必要ではない。よって、まずは、前記第２の不純物領域２０４を含まない構造について説明する。
【００６３】
図７は、各ＴＦＴにおいて、半導体膜２０１の下側に対向しているゲート電極膜１０２と、半導体膜２０１のうちチャネル領域２０２と、の相対的な関係として典型的なものを示している。チャネル領域２０２の両端に第１の不純物領域２０３ｊ及び２０３ｋが接している半導体膜２０１が示されている。チャネル領域２０２の両端を、それぞれ２１１ｊ及び２１１ｋとする。該半導体膜２０１の下方にゲート電極膜１０２が位置しており、チャネル領域２０２近傍において、半導体膜２０１とゲート電極膜１０２が対向している。ゲート電極膜１０２の両端を１０２ｊ及び１０２ｋとしている。前述の通り、ゲート電極膜１０２のうち、半導体膜２０１と対向している領域をゲート領域としている。
【００６４】
図７（ａ）において、チャネル端２１１ｊ及び２１１ｋはともに、ゲート帯端１０２ｊ及び１０２ｋのそれぞれ内側にあるので、チャネル領域２０２はゲート領域より狭く、チャネル領域２０２はゲート電極膜１０２によって十分に遮光されている。
【００６５】
同様に、図７（ｂ）において、チャネル端２１１ｊ及び２１１ｋはともに、ゲート帯端１０２ｊ及び１０２ｋと一致しているので、チャネル領域２０２とゲート領域の面積は等しく、チャネル領域２０２はゲート電極膜１０２によって遮光されている。
【００６６】
図７（ｃ）において、チャネル端２１１ｊ及び２１１ｋはともに、ゲート帯端１０２ｊ及び１０２ｋのそれぞれ外側にあるので、チャネル領域２０２はゲート領域より広く、チャネル領域２０２はゲート電極膜１０２によって十分には遮光されていない。
【００６７】
また、各々のＴＦＴにおける容量は、該ＴＦＴにおける半導体膜２０１とゲート電極膜１０２の対向する面積に依るところが大きい。図７の各図では、チャネル領域２０２が同じ形状及び面積の場合を示しているので、ゲート電極膜１０２の帯幅、つまり、１０２ｊと１０２ｋの距離が、長くなればなるほど、該対向する面積は大きくなり、遮光の度合は増すが、同時に、容量も増加している。
【００６８】
第１チャネル領域２０２ａにおいて、図７（ａ）の構造を取る場合を考えると、本発明では、チャネル領域２０２に対するゲート領域の相対的な面積が異なっているので、第２チャネル領域２０２ｂにおいては、図７のいずれかの構造であることが考えられる。さらに、図７（ａ）の構造においては、第２チャネル領域２０２ｂと第２ゲート領域の面積の差が、第１チャネル領域２０２ａと第１ゲート領域の面積の差よりも、小さい場合と、大きい場合が考えられる。この場合、ゲート領域がチャネル領域２０２の外方により広がっているＴＦＴの方が遮光の度合が大きく、また、相対的に容量が増加していることとなる。
【００６９】
第２チャネル領域２０２ｂにおいて、図７（ａ）のうち第２チャネル領域２０２ｂにおける該面積の差が第１チャネル領域２０２ａにおける該面積の差より小さい場合、もしくは、図７（ｂ）、図７（ｃ）のいずれかの構造を取る場合、第１チャネル領域２０２ａを構成するＴＦＴが、遮光の度合が高く光リーク電流の抑制に寄与し、第２チャネル領域２０２ｂを構成するＴＦＴは、正孔電子対の発生を抑制するよりも容量増加を抑制することを優先させた構造をとることとなる。
【００７０】
第２チャネル領域２０２ｂにおいて、図７（ａ）のうち第２チャネル領域２０２ｂにおける該面積の差が第１チャネル領域２０２ａにおける該面積の差より大きい場合、逆に、第２チャネル領域２０２ｂを構成するＴＦＴが、遮光の度合が高く光リーク電流の抑制に寄与し、第１チャネル領域２０２ａを構成するＴＦＴが、容量増加を抑制することを優先させた構造をとっている。
【００７１】
前述の構造の組み合わせと異なる構造の組み合わせとして、他に、第１チャネル領域２０２ａにおいて図７（ｂ）の構造を取り、第２チャネル領域２０２ｂにおいて図７（ｃ）の構造をとる場合と、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂにおいてともに図７（ｃ）の構造をとる場合が、考えられる。
【００７２】
前者の場合は、上記と同様に、第１チャネル領域２０２ａを構成するＴＦＴが、光リーク電流の抑制に寄与し、第２チャネル領域２０２ｂを構成するＴＦＴが、容量増加の抑制を優先させた構造をとる。
【００７３】
後者の場合は、チャネル領域２０２とゲート領域の面積の差が小さいＴＦＴが、光リーク電流をより抑制し、該面積の差が大きいＴＦＴが、容量増加の抑制を優先させた構造をとる。なぜならば、ＴＦＴが図７（ｃ）の構造をとる場合、チャネル領域２０２はゲート電極膜１０２によって十分に遮光されていないが、該面積の差が小さい方が該面積の差が大きい方より、遮光の度合は大きく、また、より容量が増加するよう相対的には寄与することとなるからである。
【００７４】
[実施形態３]
上記実施形態２においては、概念の理解を助けるために、図７中のチャネル端２１１ｊ及び２１１ｋと、ゲート帯端１０２ｊ及び１０２ｋそれぞれとの相対的な位置関係が等しい場合について述べたが、両端において異なる構造を取る場合も考えられる。
【００７５】
図８にいくつか例を記したが、これら図例に限定されることはない。チャネル端２１１ｊ（又は２１１ｋ）がゲート帯端１０２ｊ（又は１０２ｋ）より内側にある場合は、両境界線の差が大きくなればなるほど、遮光の度合が大きくなり、より容量が増加するよう相対的に寄与する。逆に、チャネル端２１１ｊ（又は２１１ｋ）がゲート帯端１０２ｊ（又は１０２ｋ）の外側にある場合は、両境界線の差が小さくなればなるほど、遮光の度合が大きくなり、より容量が増加するよう相対的に寄与することとなる。
【００７６】
[実施形態４]
次に、チャネル領域２０２の両端に前記第２の不純物領域２０４がそれぞれ接している構造について説明する。
【００７７】
図９において、１個のＴＦＴにおいて、半導体膜２０１の下側に対向して位置するゲート電極膜１０２と、半導体膜２０１のうちチャネル領域２０２及び第２の不純物領域２０４と、の相対的な関係として典型的なものを示している。
【００７８】
この場合においても、光の照射による正孔電子対が、チャネル領域２０２の方が第２の不純物領域２０４より発生しやすい点に注目すれば、実施形態２と同じように説明できる。
【００７９】
また、光の照射による正孔電子対が、第２の不純物領域２０４の方が第１の不純物領域２０３より発生しやすい点に注目すれば、実施形態２について、図７において、チャネル領域２０２のチャネル端２１１ｊ及び２１１ｋと、ゲート帯端１０２ｊ及び１０２ｋそれぞれとの、相対的な位置関係の代わりに、図９において、第２の不純物領域２０４と第１の不純物領２０３の境界線２１３ｊ及び２１３ｋと、ゲート帯端１０２ｊ及び１０２ｋそれぞれとの、相対的な位置関係を論ずることによっても、実施形態２と同じように説明できる。
【００８０】
[実施形態５]
実施形態２と同様に、図９の各部の境界線２１２ｊ及び２１３ｊと、ゲート帯端１０２ｊとの相対的な位置関係が、境界線２１２ｋ及び２１３ｋと、ゲート帯端１０２ｋとの相対的な位置関係が等しい場合について述べたが、両端において異なる構造を取る場合も考えられる。
【００８１】
すなわち、境界線２１３ｊ（又は２１３ｋ）がゲート帯端１０２ｊ（又は１０２ｋ）より内側にある場合は、両境界線の差が大きくなればなるほど、遮光の度合が大きくなり、より容量が増加するよう相対的に寄与する。逆に、境界線２１３ｊ（又は２１３ｋ）がゲート帯端１０２ｊ（又は１０２ｋ）の外側にある場合は、両境界線の差が小さくなればなるほど、遮光の度合が大きくなり、より容量が増加するよう相対的に寄与することとなる。
【００８２】
[実施形態６]
さらに、実施形態２及び実施形態４において、チャネル領域２０２の両端それぞれに前記第２の不純物領域２０４が接していない場合と、チャネル領域２０２の両端のそれぞれに接している場合とについて説明したが、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂの両端のうち一部の端に、前記第２の不純物領域２０４が接している構造を取る場合も考えられる。また、この場合も、各々のチャネル両端において異なる構造を取る場合も考えられる。
【００８３】
この場合における一つの実施形態として、模式図である図１０Ａに示す。図１０Ａは、２個のＴＦＴが直列に接続されたマルチゲート構造である。第１チャネル領域２０２ａの一端には第２の不純物領域２０４ａが接しているが、もう一端には第２の不純物領域２０４ａは接していない。第１チャネル領域２０２ａ及びそれに接する第２の不純物領域２０４ａは、第１ゲート領域と等しく、ゲート電極膜１０２ａにより遮光されているので、光リーク電流が抑制されている。
【００８４】
同様に、第２チャネル領域２０２ｂの一端のみに第２の不純物領域２０４ｂが接している。しかし、第２の不純物領域２０４ｂが第２ゲート領域の外方に位置しており、第２の不純物領域２０４ｂはゲート電極膜１０２ｂにより遮光されていないので、正孔電子対は発生しやすいものの、第１チャネル領域２０２ａ図中右端及びそれに接する第２の不純物領域２０４ａにより、第１チャネル領域２０２ａ図中右端において、光リーク電流が抑制されている。それにもかかわらず、第２の不純物領域２０４ｂがゲート電極膜１０２ｂと対向していないので、第２チャネル領域近傍において容量増加が抑えられている。
【００８５】
[実施形態７]
第１チャネル領域２０２ａにおいて、第１ゲート領域が、第１チャネル領域２０２ａより広い場合に限定する。さらに、第１チャネル領域２０２ａの両端に第２の不純物領域２０４ａが接している場合については、これは、図９のうち、（ａ）、（ｂ）もしくは（ｃ）のいずれかの構造をとることをいう。
【００８６】
これは、第１チャネル領域２０２ａ及びその近傍において、ゲート電極膜１０２ａにより遮光されているので、光リーク電流を抑制するよう作用していることとなる。前述の通り、第２チャネル領域２０２ｂにおいて取る構造の方が、より光リーク電流を抑制する作用がある場合を含んでいるが、この場合は、逆に、第１チャネル領域２０２ａ近傍において、より容量増加を抑制する構造をとっている。
【００８７】
この場合における一つの実施形態として、模式図である図１０Ｂに示す。該図においては、２個のＴＦＴが直列に接続されたマルチゲート構造である。第１チャネル領域２０２ａと第２チャネル領域２０２ｂの両端それぞれに、第２の不純物領域２０４ａ及び２０４ｂがそれぞれ接している。第１チャネル領域２０２ａでは、図９（ａ）の構造を有しており、第２チャネル領域２０２ｂでは、図９（ｂ）の構造を有している。
【００８８】
この場合、第１チャネル領域２０２ａ近傍において、光リーク電流を抑制する働きをし、第２チャネル領域２０２ｂ近傍においては、第１チャネル領域２０２ａと比べて、遮光の度合は下がるものの、容量が小さくなっている。
【００８９】
[実施形態８]
実施形態７からさらに、第２チャネル領域２０２ｂにおいて、第２の不純物領域２０４ｂが接していない場合は第２チャネル領域２０２ｂが、第２の不純物領域２０４ｂが接している場合は、第２チャネル領域２０２ｂに第２の不純物領域２０４ｂを加えた領域が、第２ゲート領域より、広い場合に限定する。第２チャネル領域２０２ｂの両端に第２の不純物領域２０４ｂが接している場合については、これは、図９のうち、（ｃ）、（ｄ）もしくは（ｅ）のいずれかの構造をとることをいう。
【００９０】
これは、第２チャネル領域２０２ｂ及びその近傍において、ゲート電極膜１０２ｂによって十分に遮光されていないものの、容量は小さくなるよう機能していることとなる。上述の通り、この場合においても、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂにおいて、ともに、図９（ｃ）の構造を有する場合を含んでいる。
【００９１】
この場合のおける一つの実施形態として、模式図である図１０Ｃに示す。該図においては、２個のＴＦＴが直列に接続されたマルチゲート構造である。第１チャネル領域２０２ａと第２チャネル領域２０２ｂの両端それぞれに、第２の不純物領域２０４ａ及び２０４ｂがそれぞれ接している。第１チャネル領域２０２ａにおいて、図９（ａ）の構造を有しており、第２チャネル領域２０２ｂにおいて、図９（ｃ）の構造を有している。
【００９２】
また、すでに、図５などで示した、第１チャネル領域２０２ａにおいて図９（ｂ）の構造を有し、第２チャネル領域２０２ｂにおいて図９（ｄ）の構造を有している場合も、本実施形態に該当する。
【００９３】
さらに、すでに示した図１０Ａも、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂとも片端のみ、第２の不純物領域２０４ａ及び２０４ｂがそれぞれ接している場合に該当し、同様の効果が得られている。
【００９４】
[実施形態９]
実施形態８からさらに、第１チャネル領域２０２ａを、半導体膜２０１の帯状の形状をした領域に含まれ、直列に接続された複数個のチャネル領域２０２のうち、画素電極１０７の最も近くに位置するチャネル領域に限定する。これは、光リーク電流による表示不良が、画素電極１０７が高電位に保持されているときにリーク電流が発生し、画素電極１０７の電位が下がることで発生するケースが多いことによる。
【００９５】
画素電極１０７が高電位に保持されているとき、画素電極１０７に最も近くに位置するチャネル領域２０２の両端のうち、画素電極１０７側に位置する端近傍が、他のチャネル領域端と比較して、より強電界になることが多く、該端近傍で正孔電子対が存在すると、該強電界により正孔と電子が分離され、リーク電流を増加することが多いと考えられているからである。
【００９６】
それゆえ、光リーク電流を抑制する作用を持つ遮光効果の高い第１チャネル領域２０２ａが、直列に接続された複数個のチャネル領域２０２のうち画素電極１０７の最も近くに位置することで、光リーク電流を抑制する効果は高まる。
【００９７】
この場合のおける一つの実施形態として、模式図である図１０Ｄに示す。図１０Ｄにおいては、４個のＴＦＴが直列に接続されたマルチゲート構造である。半導体膜の図中右端が画素電極１０７と、図中左端が映像信号線１０４と接続されている。４個のチャネル領域２０２のうち、第１チャネル領域２０２ａが、最も画素電極１０７側となる図中一番右側に位置している。第２チャネル領域２０２ｂが、第１チャネル領域２０２ａ以外の３個のチャネル領域２０２のいずれかに位置している。図１０Ｄにおいては、第２チャネル領域２０２ｂが図中左端から２番目に位置している場合を示している。各チャネル領域２０２の両端にはそれぞれ、第２の不純物領域２０４が接している。
【００９８】
図１０Ｄにおいて、第１チャネル領域２０２ａにおいては、図９（ｂ）の構造を有しており、第２チャネル領域２０２ｂにおいては図９（ｄ）の構造を有している。また、図１０Ｄでは、その他のチャネル領域２０２ｃについて、図中右から２番目のチャネル領域２０２ｃは図９（ｂ）の構造をしており、左から１番目のチャネル領域２０２ｃは図９（ｃ）の構造をしている場合を示している。
【００９９】
この場合、第１チャネル領域２０２ａ近傍において、光リーク電流を抑制する働きをし、第２チャネル領域２０２ｂ近傍は、第１チャネル領域２０２ａ近傍に比べて、遮光の度合は下がるものの、容量が小さくなっている。加えて、第１チャネル領域２０２ａが、最も画素電極１０７側に位置することで、その光リーク電流を抑制する効果は高くなっている。
【０１００】
また、他の実施形態として、すでに示した図１０Ｂ及び図１０Ｃにおいて、各半導体膜２０１の図中右端が画素電極１０７と、図中左端が映像信号線１０４と接続されている場合が考えられる。この場合、第１チャネル領域２０２ａが画素電極１０７側に、第２チャネル領域２０２ｂが映像信号線１０４側に位置している。さらに、同様に、図５に示した構造も、第１チャネル領域２０２ａが画素電極１０７側に、第２チャネル領域２０２ｂが映像信号線１０４側に位置している。なお、すでに示した図１０Ａにおいて、半導体膜２０１が同様に接続されている場合についても、同様である。
【０１０１】
[実施形態１０]
実施形態９からさらに、第１チャネル領域２０２ａ以外のチャネル領域２０２ｃ各々において、前記第２の不純物領域２０４ｃが接していない場合は、チャネル領域２０２ｃが、前記第２の不純物領域２０４ｃが接している場合は、チャネル領域２０２ｃに第２の不純物領域２０４ｃを加えた領域が、ゲート領域のうち、該チャネル領域２０２ｃ近傍にそれぞれ広がる領域より、それぞれ広い場合に限定する。前述の場合と同様に、該チャネル領域２０２ｃの両端に第２の不純物領域２０４ｂが接している場合については、各チャネル領域２０２ｃ近傍において、図９のうち、（ｃ）、（ｄ）もしくは（ｅ）のいずれかの構造をとることをいう。
【０１０２】
遮光効果の高い第１チャネル領域２０２ａ近傍によって、光リーク電流が抑制されているので、それ以外のチャネル領域２０２ｃにおいては、容量増加を抑制する構造を有することが可能となる。これにより、光リーク電流を抑制しつつ、容量増加に伴う表示不良も抑制することが可能となる。
【０１０３】
この場合における一つの実施形態として、模式図である図１０Ｅに示す。該図においては、４個のＴＦＴが直列に接続されたマルチゲート構造である。４個のチャネル領域のうち、最も画素電極１０７側に位置する第１チャネル領域２０２ａにおいて、図９（ｂ）の構造を有しており、その他のチャネル領域２０２ｃ各々において、図９（ｄ）の構造を有している。
【０１０４】
この場合、第１チャネル領域２０２ａ近傍において、光リーク電流を抑制する働きをし、その他のチャネル領域２０２ｃ近傍すべてにおいて、第１チャネル領域２０２ａ近傍に比べて、容量が小さくなっている。加えて、第１チャネル領域２０２ａが、最も画素電極１０７側に位置することで、その光リーク電流を抑制する効果は高くなっている。よって、光リーク電流を抑制しつつ、容量増加を抑制する顕著な効果がこの実施形態において得られている。
【０１０５】
なお、上記実施形態９において示した、図１０Ａ、図１０Ｃ、及び図５のように、２個のマルチゲート構造を有する場合は、本実施形態にも該当する。
【０１０６】
[実施形態１１]
本発明において、半導体膜２０１とゲート電極膜１０２の対向する面積が、複数のＴＦＴの間において、増減する構造をとる。図３及び図５において示した通り、ゲート電極膜１０２は、帯状の形状をとる場合が考えられる。その帯幅が、複数のＴＦＴそれぞれにおいて選択的に増減する形状をすることによって、該対向する面積が増減する。
【０１０７】
この場合におけるゲート電極膜１０２の形状の一つの実施形態として、図１１に示す。該図は、図１０Ｄに示した４個のマルチゲート構造を有するＴＦＴを、上側から見た拡大平面図である。
【０１０８】
ゲート電極膜１０２が帯状の形状をしており、各々のＴＦＴにおいて、その帯幅が増減した形状をしている。このような形状をしたゲート電極膜１０２の上に、ゲート絶縁膜３０３を積層し、さらに、その上に、所定の半導体膜２０１を形成する。図１１において、各々のＴＦＴにおいて、チャネル領域２０２の帯幅及びチャネル長、第２の不純物領域２０４の領域長は等しい。すなわち、チャネル領域２０２及びこれに接する第２の不純物領域２０４の形状及び面積は、各々のＴＦＴにおいて等しい。この場合、各々のＴＦＴにおいて、半導体膜２０１は同じ構造をしているが、ゲート電極膜１０２の帯幅が増減する形状により、各々のＴＦＴにおいて、異なる構造をとることが出来る。
【０１０９】
なお、ゲート電極膜１０２の帯幅が増減する形状によってではなく、図６Ｆ及び図６Ｇにおいて説明したフォトレジスト３１１を塗布するパターンによって、各ＴＦＴにおいて異なる構造をとるよう製造することも出来るし、両方法を併用することも可能である。
【０１１０】
なお、上記において、チャネル領域２０２、第２の不純物領域２０４、第１の不純物領域２０３について説明してきたが、その境界位置については厳密に定義するのが困難な場合がある。実際に不純物を打ち込む際、領域境界において不純物濃度が連続的に変化するので、領域間の境界は、厳密には、線ではなく、一定の有限幅を有しているからである。それゆえ、その境界の位置については、たとえば図６Ｆ及び図６Ｇに示している通り、製造段階における塗布するフォトレジスト３１１の領域外枠位置をもって定義することとする。
【０１１１】
なお、上記においては、不純物によってキャリアが電子となるｎ型ＴＦＴを例に説明したが、キャリアが正孔となるｐ型ＴＦＴであっても、適用できる。
【０１１２】
なお、本発明の実施形態に係る表示装置において、上記では、ＩＰＳ方式の液晶表示装置について説明しているが、本発明は、ＩＰＳ方式の他の方式やＶＡ（Vertically Aligned）方式やＴＮ（Twisted Nematic）方式等、その他の駆動方式の液晶表示装置であってもよいし、他の表示装置であってもよい。図１２は、ＶＡ方式及びＴＮ方式の液晶表示装置を構成するＴＦＴ基板２の等価回路を示す図である。ＶＡ方式及びＴＮ方式の場合には、コモン電極１０８（図示せず）がＴＦＴ基板２と対向するフィルタ基板１に設けられている。
【図面の簡単な説明】
【０１１３】
【図１】液晶表示装置を構成する基板などを示す模式図である。
【図２】ＩＰＳ方式の液晶表示装置を構成するＴＦＴ基板の等価回路図である。
【図３】本実施形態に係るＴＦＴ基板の一つの画素領域を示す拡大平面図である。
【図４】図３のＡ―Ｂ―Ｃ切断面における断面図である。
【図５】図３のＴＦＴ付近の拡大平面図である。
【図６Ａ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｂ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｃ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｄ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｅ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｆ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｇ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｈ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｉ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｊ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図７】チャネル領域の両端に第１の不純物領域が接している半導体膜とその下側に位置するゲート電極膜を上側から見た拡大平面図であり、チャネル領域端とゲート電極膜端の距離が両端において等しい場合の図である。
【図８】チャネル領域の両端に第１の不純物領域が接している半導体膜とその下側に位置するゲート電極膜を上側から見た拡大平面図であり、チャネル領域端とゲート電極膜端の距離が両端において異なっている場合の図である。
【図９】チャネル領域の両端に第２の不純物領域が接しており、さらにその外方に第１の不純物領域が接している半導体膜と、その下側に位置するゲート電極膜を上側から見た拡大平面図である。
【図１０Ａ】マルチゲート構造を有する２個のＴＦＴの構造を示す模式図である。
【図１０Ｂ】マルチゲート構造を有する２個のＴＦＴの構造を示す模式図である。
【図１０Ｃ】マルチゲート構造を有する２個のＴＦＴの構造を示す模式図である。
【図１０Ｄ】マルチゲート構造を有する４個のＴＦＴの構造を示す模式図である。
【図１０Ｅ】マルチゲート構造を有する４個のＴＦＴの構造を示す模式図である。
【図１１】図１０Ｄの構造を有するＴＦＴを上側から見た拡大平面図である。
【図１２】ＶＡ方式及びＴＮ方式の液晶表示装置を構成するＴＦＴ基板の等価回路図の一例を示す図である。
【符号の説明】
【０１１４】
１  フィルタ基板、２  ＴＦＴ基板、３  バックライト、１０１  ゲートドライバ、１０２  ゲート信号線又はゲート電極膜、１０２ａ  ゲート幅広部又はゲート電極膜、１０２ｂ  ゲート幅狭部又はゲート電極膜、１０３  データドライバ、１０４  映像信号線、１０５  コモン信号線、１０６  ＴＦＴ、１０７  画素電極、１０８  コモン電極、２０１  半導体膜、２０２  チャネル領域、２０２ａ  第１チャネル領域、２０２ｂ  第２チャネル領域、２０２ｃ  チャネル領域、２０３  第１の不純物領域、２０４  第２の不純物領域、３０１  透明基板、３０２  汚染防止膜、３０３  ゲート絶縁膜、３０４  層間絶縁膜、３０４ｆ  コンタクト穴、３０４ｇ  コンタクト穴、３０５  パッシベーション絶縁膜、３０６  平坦化膜、３０７  絶縁膜、３０７ｇ  コンタクト穴、３０８  電極、３１１  フォトレジスト。
【図１】
2010109200.tif 000003
【図２】
2010109200.tif 000004
【図３】
2010109200.tif 000005
【図４】
2010109200.tif 000006
【図５】
2010109200.tif 000007
【図６Ａ】
2010109200.tif 000008
【図６Ｂ】
2010109200.tif 000009
【図６Ｃ】
2010109200.tif 000010
【図６Ｄ】
2010109200.tif 000011
【図６Ｅ】
2010109200.tif 000012
【図６Ｆ】
2010109200.tif 000013
【図６Ｇ】
2010109200.tif 000014
【図６Ｈ】
2010109200.tif 000015
【図６Ｉ】
2010109200.tif 000016
【図６Ｊ】
2010109200.tif 000017
【図７】
2010109200.tif 000018
【図８】
2010109200.tif 000019
【図９】
2010109200.tif 000020
【図１０Ａ】
2010109200.tif 000021
【図１０Ｂ】
2010109200.tif 000022
【図１０Ｃ】
2010109200.tif 000023
【図１０Ｄ】
2010109200.tif 000024
【図１０Ｅ】
2010109200.tif 000025
【図１１】
2010109200.tif 000026
【図１２】
2010109200.tif 000027