(57)【要約】【課題】中間転送を行なうことでダイナミックレンジを拡大するＣＭＯＳセンサにおいて、ノイズを発生させないように中間転送用の中間電圧を適正に設定する。【解決手段】デジタル演算部２９ａは、電荷生成部が飽和しているときの飽和電荷量に基づく画素信号と、中間転送で電荷生成部に保持される中間電圧保持電荷量に基づく画素信号を、それぞれ固体撮像装置から取得し、各画素信号に基づいて判定の指標値を求める。判定部３２０は、この指標値と中間電圧保持電荷量の期待値とを比較判定する。システム制御部２０ｂは、実際の中間電圧保持電荷量が中間電圧保持電荷量の期待値となるように中間電圧発生部３１２を制御して中間電圧のレベルを設定する。【選択図】図６
2010109677.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を生成する電荷生成部、および、前記電荷生成部で生成された信号電荷を転送する電荷転送部を具備し前記電荷生成部で生成された信号電荷に対応する処理対象信号を生成して出力する信号出力部を有する単位画素が配列されている画素アレイ部と、
前記単位画素を駆動する駆動制御部であって、前記電荷転送部をそれぞれ異なる複数の転送駆動電圧レベルで順次駆動する駆動制御部と、
前記電荷生成部が飽和しているときの飽和電荷量に基づく画素信号と、前記転送駆動電圧レベルが前記電荷生成部の飽和電荷量を完全に前記信号出力部側に転送し得る完全転送レベルと前記電荷転送部をオフさせるオフレベルの間のレベルにある状態で電荷転送を行なう中間転送後に前記電荷生成部に保持される中間電圧保持電荷量に基づく画素信号に基づき、実際の前記中間電圧保持電荷量が前記中間電圧保持電荷量の期待値となるように前記中間電圧のレベルを設定する転送駆動電圧設定部と
を備えた固体撮像装置。
【請求項２】
前記電荷生成部が飽和しているときの飽和電荷量に基づく画素信号と、前記転送駆動電圧レベルが前記電荷生成部の飽和電荷量を完全に前記信号出力部側に転送し得る完全転送レベルと前記電荷転送部をオフさせるオフレベルの間のレベルにある状態で前記電荷生成部に保持される中間電圧保持電荷量に基づく画素信号に基づき、前記転送駆動電圧設定部が前記中間電圧のレベルを適正な値に設定するための判定の指標値を求め、求めた指標値を前記転送駆動電圧設定部に通知する信号処理部を備え、
前記転送駆動電圧設定部は、前記信号処理部から通知される指標値と、前記中間電圧保持電荷量の期待値とを比較し、この比較結果に基づいて、前記中間電圧のレベルを設定する
請求項１に記載の固体撮像装置。
【請求項３】
前記転送駆動電圧設定部は、
前記電荷生成部が飽和しているときの飽和電荷量に基づく画素信号と、前記転送駆動電圧レベルが前記電荷生成部の飽和電荷量を完全に前記信号出力部側に転送し得る完全転送レベルと前記電荷転送部をオフさせるオフレベルの間のレベルにある状態で前記電荷生成部に保持される中間電圧保持電荷量に基づく画素信号に基づき判定の指標値を求める外部に設けられた信号処理部から前記判定の指標値を取得し、
この取得した指標値と前記中間電圧保持電荷量の期待値とを比較し、この比較結果に基づいて、前記中間電圧のレベルを設定する
請求項１に記載の固体撮像装置。
【請求項４】
完全転送の電荷蓄積時間をＴlsh 、完全転送の読出時刻をＴl ，中間転送の電荷蓄積時間をＴssh 、中間転送の読出時刻をＴs 、飽和電荷量をＱs 、中間転送による中間保持電荷量をＱｍ、中間転送により読み出される中間転送電荷量をＱｎ、完全転送で読み出される完全転送電荷量をＱｌとしたとき、
“Ｑｌ＝（Ｔl −Ｔlsh ）／（Ｔs −Ｔssh ）×Ｑｎ”、および、“Ｑｌ＝（Ｔl −Ｔs ）／（Ｔssh −Ｔlsh ）×Ｑｍ＋Ｑｍ”の関係があり、かつ、
“Ｑｍ≧（Ｔssh −Ｔlsh ）／（Ｔl −Ｔs ＋Ｔssh −Ｔlsh ）×Ｑs ”を満たす前記中間電圧保持電荷量Ｑｍが、前記中間電圧保持電荷量の期待値である
請求項１〜３の内の何れか一項に記載の固体撮像装置。
【請求項５】
前記画素アレイ部の一部の領域における前記単位画素には、前記電荷生成部が飽和するように電荷注入を行なう部材が形成されており、
前記中間電圧保持電荷量は、前記電荷注入がなされた前記単位画素に対して中間転送を行なったときのものである
請求項１〜４の内の何れか一項に記載の固体撮像装置。
【請求項６】
前記単位画素は、半導体素子で構成されたスイッチ部を有し、
前記駆動制御部は、前記半導体素子を所定のタイミングでオンさせることで前記電荷生成部が飽和するように電荷注入を行ない、
前記中間電圧保持電荷量は、前記電荷注入がなされた前記単位画素に対して中間転送を行なったときのものである
請求項１〜４の内の何れか一項に記載の固体撮像装置。
【請求項７】
信号電荷を生成する電荷生成部、および、前記電荷生成部で生成された信号電荷を転送する電荷転送部を具備し前記電荷生成部で生成された信号電荷に対応する処理対象信号を生成して出力する信号出力部を有する単位画素が配列されている画素アレイ部と、
前記単位画素を駆動する駆動制御部であって、前記電荷転送部をそれぞれ異なる複数の転送駆動電圧レベルで順次駆動する駆動制御部と、
前記電荷生成部が飽和しているときの飽和電荷量に基づく画素信号と、前記転送駆動電圧レベルが前記電荷生成部の飽和電荷量を完全に前記信号出力部側に転送し得る完全転送レベルと前記電荷転送部をオフさせるオフレベルの間のレベルにある状態で前記電荷生成部に保持される中間電圧保持電荷量に基づく画素信号に基づき、前記転送駆動電圧設定部が前記中間電圧のレベルを適正な値に設定するための判定の指標値を求める信号処理部と、
前記信号処理部が求めた前記判定の指標値と前記中間電圧保持電荷量の期待値とを比較し、実際の前記中間電圧保持電荷量が前記中間電圧保持電荷量の期待値となるように前記中間電圧のレベルを設定する転送駆動電圧設定部と
を備えた撮像装置。
【請求項８】
信号電荷を生成する電荷生成部、および、前記電荷生成部で生成された信号電荷を転送する電荷転送部を具備し前記電荷生成部で生成された信号電荷に対応する処理対象信号を生成して出力する信号出力部を有する単位画素を有する固体撮像装置から、前記電荷生成部が飽和しているときの飽和電荷量に基づく画素信号と、前記転送駆動電圧レベルが前記電荷生成部の飽和電荷量を完全に前記信号出力部側に転送し得る完全転送レベルと前記電荷転送部をオフさせるオフレベルの間のレベルにある状態で前記電荷生成部に保持される中間電圧保持電荷量に基づく画素信号を取得し、各画素信号に基づいて前記転送駆動電圧設定部が前記中間電圧のレベルを適正な値に設定するための判定の指標値を求める信号処理部と、
前記信号処理部が求めた前記判定の指標値と前記中間電圧保持電荷量の期待値とを比較し、実際の前記中間電圧保持電荷量が前記中間電圧保持電荷量の期待値となるように前記中間電圧のレベルを設定する転送駆動電圧設定部と
を備えた画素駆動電圧適正化装置。
【請求項９】
信号電荷を生成する電荷生成部、および、前記電荷生成部で生成された信号電荷を転送する電荷転送部を具備し前記電荷生成部で生成された信号電荷に対応する処理対象信号を生成して出力する信号出力部を有する単位画素を有する固体撮像装置から、前記電荷生成部が飽和しているときの飽和電荷量に基づく画素信号と、前記転送駆動電圧レベルが前記電荷生成部の飽和電荷量を完全に前記信号出力部側に転送し得る完全転送レベルと前記電荷転送部をオフさせるオフレベルの間のレベルにある状態で前記電荷生成部に保持される中間電圧保持電荷量に基づく画素信号を取得し、
各画素信号に基づいて判定の指標値を求め、
前記指標値と前記中間電圧保持電荷量の期待値とを比較し、実際の前記中間電圧保持電荷量が前記中間電圧保持電荷量の期待値となるように前記中間電圧のレベルを設定する    画素駆動電圧適正化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、撮像装置、画素駆動電圧適正化装置、画素駆動電圧適正化方法に関する。より詳細には、それぞれ異なる複数の転送駆動電圧レベルで電荷転送を順次行なう固体撮像装置における、転送駆動電圧レベルを適正値に設定する仕組みに関する。
【背景技術】
【０００２】
光や放射線などの外部から入力される電磁波に対して感応性をする電荷生成部（フォトダイオードなどのいわゆるセンサ部）で信号電荷を検出し、その検出した信号電荷の量に応じた電気信号（画素信号）に基づき画像を取得する半導体装置（特に固体撮像装置と称される）が様々な分野で使われている。
【０００３】
たとえば、ビデオカメラやデジタルスチルカメラなどの映像機器の分野では、物理量のうちの光（電磁波の一例）を検知するＣＣＤ（Charge Coupled Device ）型あるいはＭＯＳ（Metal Oxide Semiconductor ）やＣＭＯＳ（Complementary Metal-oxide Semiconductor ）型の固体撮像装置が使われている。
【０００４】
また、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor ／ゲインセルともいわれる）構成の画素を備えた増幅型固体撮像装置がある。たとえば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている。
【０００５】
このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている画素部に対してアドレス制御をし、個々の単位画素からの信号を選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。
【０００６】
固体撮像装置は、様々な環境条件下で使用されるので、電荷生成部への電磁波の入力レベル範囲が広い。たとえば、昼間の野外撮影の場合には入射光量が極めて多い環境下での用途となり、この場合、高輝度側の被写体が飽和することなく良好な画像を得ることが求められる。一方、夜間の野外撮影の場合には入射光量が極めて少ない環境下での用途となり、この場合、低輝度側の被写体がノイズに埋もれることなくＳ／Ｎの良好な画像を得ることが求められる。また、室内から窓際の人物を撮影する場合のように、背景に高輝度の被写体がある条件下で相対的に暗い被写体を撮像する場合、つまり明るい被写体と暗い被写体が混在するコントラストの高い撮影シーンでは、低輝度側の人物から高輝度側の窓の景色までと言ったダイナミックレンジの広い画像を得ることが求められる。
【０００７】
ダイナミックレンジの広い画像を得るには、電磁波の入力レベルが低い画素では長い電荷蓄積時間にして高Ｓ／Ｎを実現し、電磁波の入力レベルが高い画素では飽和を回避することが求められる。このような要求に沿った仕組みとしては、たとえば特許文献１，２に記載の仕組みがある。何れも、電荷生成部の信号電荷を読み出す電荷転送部（転送ゲート、転送トランジスタ、読出選択用トランジスタ）の制御電圧として通常の完全転送レベルに至らない程度の電圧（中間電圧と称する）も使用し、信号電荷の読出しを複数回行なう仕組みを採っている。
【０００８】
【特許文献１】特開２００１−１８９８９３号公報
【特許文献２】特開２００７−１５１０６９号公報
【０００９】
これらの仕組みでは、中間電圧で電荷転送部を駆動する中間転送を行ない、その後に通常電圧で電荷転送部を駆動する完全転送を行なう。電磁波の入力レベルが低いときには、一定期間に電荷生成部で生成された信号電荷が中間転送により画素信号生成部側に捨てられることはなく、その後の期間においてさらに電荷生成部で生成された信号電荷と合わせて完全転送することで、長い電荷蓄積時間にして高Ｓ／Ｎを実現する。電磁波の入力レベルが高いときには、一定期間に電荷生成部で生成された信号電荷の一部を中間転送により画素信号生成部側に捨てることにより電荷生成部の飽和を制限し、その後の期間において電荷生成部で生成された信号電荷と中間転送で掃き捨てられずに残っている信号電荷の合成分を完全転送する。
【００１０】
画素信号生成部側の回路構成や駆動タイミング次第であるが、中間転送による画素信号と完全転送による画素信号を別々に読み出す手法を採ることもできるし、画素信号生成部側に電荷蓄積部を備えている画素回路構成の場合であれば、中間転送による信号電荷に完全転送による信号電荷を加算した状態で画素信号を読み出す手法を採ることもできる。前者の場合、中間転送により取得される画素信号と、完全転送により得られる画素信号を加算処理することで最終的な画素信号を取得することになる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、詳細は実施形態にて説明するが、本願発明者の実験によれば、特許文献１，２の仕組みにおける中間転送時の中間電圧の設定値によっては、大幅にノイズを発生させてしまう条件があることが分かった。特許文献１，２には、この点についての記述が無い。本願発明者は、この現象を探索したところ、ノイズを発生させないための中間電圧の適正な設定条件は、デバイス（固体撮像装置）ごとに異なり、また、環境条件（とくに温度）の影響を受けると言うことが分かった。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、電荷転送部の転送駆動電圧レベルを複数種類使って複数回信号電荷を読み出す方式を採ることで小信号から大信号までＳ／Ｎが良好で飽和せずに良好な画像を得ることができるとともに、転送駆動電圧レベルの設定を確実に適正に行なうことができる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１３】
詳細は実施形態にて説明するが、本願発明者の実験とその実験結果に基づく考察によれば、中間転送後の電荷蓄積を経た後の完全転送で読み出される完全転送電荷量が破綻を来たし情報欠落を起すとノイズを発生させ、この情報欠落がなければ中間電圧の設定は適正でありノイズを発生させないことを見出した。電荷転送部の転送駆動電圧レベルを複数種類使って複数回信号電荷を読み出す方式では、中間転送電荷量に基づく画素信号と完全転送電荷量に基づく画素信号との合成により画像を形成する。ノイズを発生させる条件は、合成すべき中間転送電荷量と完全転送電荷量のうち、完全転送電荷量が情報欠落している場合である。本願発明者は、情報欠落を起す現象を解明したところ、飽和電荷量のレベルだけでなく、中間転送後に電荷生成部に保持される中間電圧保持電荷量に左右されることを見出した。
【００１４】
本発明は、この点に着目してなされたものであり、完全転送電荷量が破綻を来たさないようにすることのできる中間電圧保持電荷量を期待値とし、実際の飽和電荷量と実際の中間電圧保持電荷量を特定し、実際の中間電圧保持電荷量が中間電圧保持電荷量の期待値となるように中間電圧のレベルを設定することにした。
【００１５】
このため、本発明の仕組みにおいては先ず、電荷生成部が飽和しているときの飽和電荷量に基づく画素信号と、転送駆動電圧レベルが電荷生成部の飽和電荷量を完全に信号出力部側に転送し得る完全転送レベルと電荷転送部をオフさせるオフレベルの間のレベルにある状態で電荷生成部に保持される中間電圧保持電荷量に基づく画素信号を、それぞれ固体撮像装置から取得する。そして、各画素信号に基づいて判定の指標値を求め、この指標値と中間電圧保持電荷量の期待値とを比較し、実際の中間電圧保持電荷量が中間電圧保持電荷量の期待値となるように中間電圧のレベルを設定する。
【発明の効果】
【００１６】
本発明の一態様によれば、転送駆動電圧レベルの内の中間転送用の電圧レベルの設定（中間電圧の設定）を、デバイスごとや使用環境ごとに適正化する仕組みを採ることができる。デバイスごとに、飽和電荷量と中間電圧保持電荷量を特定し、その結果に基づき中間電圧を適正なレベルに設定するので、デバイスや使用環境に左右されず、中間電圧の設定を理論値に近づけ、画質の破綻が生じないことを保証することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、Ａ，Ｂ，Ｃ，…などのように大文字の英語の参照子を付して記載することがあり、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【００１８】
なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ固体撮像装置をデバイスとして使用した場合を例に説明する。また、特に断りのない限り、ＣＭＯＳ固体撮像装置は、全ての単位画素がＮＭＯＳ（ｎチャネル型のＭＯＳ）よりなり、信号電荷は負電荷（電子）であるものとして説明する。ただしこれは一例であって、対象となるデバイスはＭＯＳ型の固体撮像装置に限らないし、単位画素がＰＭＯＳ（ｐチャネル型のＭＯＳ）で構成されていてもよいし、信号電荷は正電荷（正孔・ホール）であってもよい。光や放射線などの外部から入力される電磁波に対して感応性をする電荷生成部とこの電荷生成部から信号電荷を読み出す電荷転送部を備えている物理量分布検知用の半導体装置の全てに、後述する全ての実施形態が同様に適用できる。
【００１９】
＜固体撮像装置：基本構成＞
図１は、本発明に係る固体撮像装置の一実施形態であるＣＭＯＳ型の固体撮像装置（ＣＭＯＳイメージセンサ）の基本構成図である。
【００２０】
固体撮像装置１は、複数個の単位画素３が２次元マトリクス状に配列された画素アレイ部１０を有する。固体撮像装置１は、たとえばＲ，Ｇ，Ｂの色フィルタがベイヤー配列とされている色分解（色分離）フィルタを使用することで、画素アレイ部１０をカラー撮像対応にすることができる。
【００２１】
図１では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素３が配置される。後述するように、単位画素３は検知部の一例である受光素子（電荷生成部）としてのフォトダイオードの他にたとえば、電荷転送用やリセット用や増幅用などの３個あるいは４個のトランジスタを有する画素内アンプを有する。単位画素３からは、列ごとに垂直信号線１９を介して画素信号Ｖｘが出力される。画素信号Ｖｘは、リセットレベルＳrst （Ｐ相成分）と信号レベルＳsig （Ｄ相成分）を含む。
【００２２】
固体撮像装置１はさらに、ＣＤＳ（Correlated Double Sampling；相関２重サンプリング）処理機能やデジタル変換機能をなすＡＤ変換部２５０が列並列に設けられているカラムＡＤ変換部２６を有する。“列並列”とは、垂直列の垂直信号線１９（列信号線の一例）に対して実質的に並列に複数のＣＤＳ処理機能部やデジタル変換部（ＡＤ変換部）などが設けられていることを意味する。このような読出方式をカラム読出方式と称する。
【００２３】
固体撮像装置１はさらに、駆動制御部７、単位画素３に画素信号読出用の動作電流（読出電流）を供給する読出電流源部２４と、カラムＡＤ変換部２６にＡＤ変換用の参照信号SLP_ADC を供給する参照信号生成部２７と、出力部２８を備えている。
【００２４】
駆動制御部７は、画素アレイ部１０の信号を順次読み出すための制御回路機能の実現のため水平走査部１２（列走査回路）、垂直走査部１４（行走査回路）、および通信・タイミング制御部２０を備えている。
【００２５】
水平走査部１２は、列アドレスや列走査を制御する水平アドレス設定部１２ａや水平駆動部１２ｂなどを有する。垂直走査部１４は、行アドレスや行走査を制御する垂直アドレス設定部１４ａや垂直駆動部１４ｂなどを有する。水平走査部１２や垂直走査部１４は、通信・タイミング制御部２０から与えられる制御信号ＣＮ１，ＣＮ２に応答して行・列の選択動作（走査）を開始する。
【００２６】
通信・タイミング制御部２０は、端子５ａを介して入力されるマスタークロックCLK0に同期したクロックをデバイス内の各部（走査部１２，１４やカラムＡＤ変換部２６）に供給するタイミングジェネレータ（読出アドレス制御装置の一例）の機能ブロックを備える。さらに、端子５ａを介して外部の主制御部から供給されるマスタークロックCLK0を受け取り、また端子５ｂを介して外部の主制御部から供給される動作モードなどを指令するデータを受け取り、さらに固体撮像装置１の情報を含むデータを外部の主制御部に出力する通信インタフェースの機能ブロックを備える。
【００２７】
たとえば、通信・タイミング制御部２０は、内部クロックを生成するクロック変換部の機能を持つクロック変換部２０ａおよび通信機能や各部を制御する機能を持つシステム制御部２０ｂなどを有する。クロック変換部２０ａは、端子５ａを介して入力されるマスタークロックCLK0に基づき、マスタークロックCLK0よりも高速周波数のパルスを生成する逓倍回路を内蔵しており、カウントクロックＣＫcnt1やカウントクロックＣＫdac1などの内部クロックを生成する。
【００２８】
出力部２８は、水平信号線１８上の信号（デジタルデータではあるが小振幅）を検出するセンスアンプ２８ａ（Ｓ・Ａ）と、固体撮像装置１と外部とのインタフェース機能をなすインタフェース部２８ｂ（Ｉ／Ｆ部）を有する。インタフェース部２８ｂの出力は出力端５ｃに接続されており、映像データが後段回路に出力される。出力部２８はまた、センスアンプ２８ａとインタフェース部２８ｂとの間に、各種のフレームメモリを用いないデジタル演算処理を行なうデジタル演算部２９ａを設けてもよい。また、固体撮像装置１の外部にフレームメモリを用いたデジタル演算処理を行なうデジタル演算部２９ｂを設けてもよい。フレームメモリの有無で固体撮像装置１の内部か外部かを区別したのは、フレームメモリの回路規模を考慮したものである。固体撮像装置１に余裕があればデジタル演算部２９ａを、フレームメモリを用いたデジタル演算処理を行なうものとしてもよい。
【００２９】
本実施形態において、フレームメモリを用いたデジタル演算部２９（２９ａ，２９ｂ）は、特許文献２に記載の仕組みと同様に、複数回の中間転送によって得られた画素信号に基づき、高Ｓ／Ｎ化および広ダイナミックレンジ化の処理を行なう。
【００３０】
単位画素３は、行選択のための行制御線１５を介して垂直走査部１４と、また垂直信号線１９を介してカラムＡＤ変換部２６の垂直列ごとに設けられているＡＤ変換部２５０と、それぞれ接続されている。ここで、行制御線１５は垂直走査部１４から画素に入る配線全般を示す。
【００３１】
ＡＤ変換部２５０におけるＡＤ変換方式としては、回路規模や処理速度（高速化）や分解能などの観点から様々な方式が考えられているが、一例として、参照信号比較型、スロープ積分型、あるいはランプ信号比較型などとも称されるＡＤ変換方式を採用する。参照信号比較型のＡＤ変換に当たっては、変換開始（比較処理の開始）から変換終了（比較処理の終了）までの時間に基づいてカウント動作有効期間を決定し、その期間を示すカウントイネーブル信号ENに基づきアナログの処理対象信号をデジタルデータに変換する。
【００３２】
このため、参照信号生成部２７は、ＤＡ変換部２７０（ＤＡＣ；Digital Analog Converter）を有し、通信・タイミング制御部２０からの制御データＣＮ４で示される初期値からカウントクロックＣＫdac1に同期して、制御データＣＮ４で示される傾き（変化率）の参照信号SLP_ADC を生成する。カウントクロックＣＫdac1はカウンタ部２５４用のカウントクロックＣＫcnt1と同一にしてもよい。
【００３３】
ＡＤ変換部２５０は、比較部２５２（COMP）と、アップカウントモードとダウンカウントモードを切替可能なカウンタ部２５４を備える。本例ではさらに、カウンタ部２５４の後段に、データ記憶部２５６を備える。比較部２５２は、参照信号生成部２７で生成される参照信号SLP_ADC と、選択行の単位画素３から垂直信号線１９（Ｈ１，Ｈ２，…，Ｈｈ）を経由し得られるアナログの画素信号Ｖｘを比較する。カウンタ部２５４は、比較部２５２の比較出力Coと一定の関係を持つカウントイネーブル信号ENのアクティブ期間をカウントクロックＣＫcnt1でカウントし、カウント結果を保持する。
【００３４】
通信・タイミング制御部２０から各ＡＤ変換部２５０のカウンタ部２５４には、カウンタ部２５４がＰ相・Ｄ相のカウント処理をダウンカウントモードで動作するのかアップカウントモードで動作するのかや、Ｐ相のカウント処理における初期値Ｄini の設定やリセット処理など、その他の制御情報を指示する制御信号ＣＮ５が入力されている。
【００３５】
比較部２５２の一方の入力端子（＋）は、他の比較部２５２の入力端子（＋）と共通に、参照信号生成部２７で生成される参照信号SLP_ADC が入力され、他方の入力端子（−）には、それぞれ対応する垂直列の垂直信号線１９が接続され、画素アレイ部１０からの画素信号Ｖｘが個々に入力される。
【００３６】
カウンタ部２５４のクロック端子には、他のカウンタ部２５４のクロック端子と共通に、通信・タイミング制御部２０からカウントクロックＣＫcnt1が入力されている。データ記憶部２５６を設けない場合、カウンタ部２５４には、水平走査部１２から制御線１２ｃを介して制御パルスが入力される。カウンタ部２５４は、カウント結果を保持するラッチ機能を有しており、制御線１２ｃを介しての制御パルスによる指示があるまでは、カウンタ出力値を保持する。
【００３７】
本実施形態では、ＡＤ変換部２５０にてＣＤＳ処理を完結させておくが、リセットレベルＳrst のＰ相データと信号レベルＳsig のＤ相データを個別に出力部２８側に転送し、ＡＤ変換部２５０の後段のデジタル演算部でＣＤＳ処理を行なってもよい。本出願人は、ＡＤ変換部２５０にてＡＤ変換とＣＤＳ処理を行なう参照信号比較型のＡＤ変換方式を種々提案しており、それらも基本的には各実施形態で採用し得るものである。
【００３８】
水平走査部１２や垂直走査部１４などの駆動制御部７の各要素は、画素アレイ部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成されたいわゆる１チップもの（同一の半導体基板上に設けられているもの）として、本実施形態の固体撮像装置１が構成される。
【００３９】
固体撮像装置１は、このように各部が半導体領域に一体的に形成された１チップとして形成された形態であってもよいし、図示を割愛するが、画素アレイ部１０、駆動制御部７、カラムＡＤ変換部２６などの各種の信号処理部の他に、撮影レンズ、光学ローパスフィルタ、あるいは赤外光カットフィルタなどの光学系をも含む状態で、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態としてもよい。
【００４０】
個々のＡＤ変換部２５０の出力側は、たとえば、カウンタ部２５４の出力を水平信号線１８に接続することができる。あるいは、図示のように、カウンタ部２５４の後段に、このカウンタ部２５４の保持したカウント結果を保持するラッチを具備したメモリ装置としてのデータ記憶部２５６を備える構成を採ることもできる。
【００４１】
データ記憶部２５６は、カウンタ部２５４から転送されたカウント値を保持・記憶する。データ記憶部２５６には、水平走査部１２から制御線１２ｃを介して制御パルスが入力される。データ記憶部２５６は、制御線１２ｃを介しての制御パルスによる指示があるまでは、カウンタ部２５４から取り込んだカウント値を保持する。
【００４２】
水平走査部１２は、カラムＡＤ変換部２６の各比較部２５２とカウンタ部２５４とが、それぞれが担当する処理を行なうのと並行して、各データ記憶部２５６が保持していたカウント値を読み出す読出走査部の機能を持つ。データ記憶部２５６の出力は、水平信号線１８に接続されている。水平信号線１８は、ＡＤ変換部２５０のビット幅分もしくはその２倍幅分（たとえば相補出力とするとき）の信号線を有し、それぞれの出力線に対応したセンスアンプ２８ａを有する出力部２８に接続される。カウンタ部２５４、データ記憶部２５６、および水平信号線１８はそれぞれ、ｎビットに対応した構成を採っている。
【００４３】
ここで、本実施形態の固体撮像装置１は、電源系統として、デジタル系統の電源とアナログ系統の電源の２つの電源系統を持って駆動される。固体撮像装置１が形成される半導体チップには、デジタル正電圧DVDD用、デジタルグランド電圧DVSS用、アナログ正電圧AVDD用、アナロググランド電圧AVSS用の各電源端子（図示せず）が設けられる。特に、本実施形態では、特許文献１，２と同様に、信号電荷の転送を行なう電荷転送部の駆動パルスの制御電圧レベルとして複数種類に対応する構成を備えている。
【００４４】
固体撮像装置１は、通信・タイミング制御部２０からの電圧設定TSの指示に基づき各部に供給する電源電圧を生成する電源部３００を備える。電源部３００は、デジタル正電圧DVDDやアナログ正電圧AVDDを昇圧してデジタル正電圧DVDDｗやアナログ正電圧AVDDｗを生成する正電源３０２を有する。駆動制御部７や出力部２８などの各要素の他に電源部３００も、画素アレイ部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成されたいわゆる１チップものとして固体撮像装置１が構成されている。
【００４５】
本実施形態では、正電源３０２によりデジタル正電圧DVDDやアナログ正電圧AVDDを昇圧することにより、固体撮像装置１（半導体チップ）の内部で別の電源電圧値を生成している。このような仕組みをとれば、半導体チップ外から供給される電源電圧値が単一でも、チップ内部で複数の電源電圧を作り出すことができる。
【００４６】
なお、ここでは、正電源３０２は、一例として、固体撮像装置１に内蔵される形態で示したが、これを画素アレイ部１０や駆動制御部７などが形成される半導体領域とは別にしてもよい（後述する撮像装置８を参照）。
【００４７】
＜画素アレイ部と垂直走査部のインタフェース＞
図２は、垂直走査部１４と画素アレイ部１０とのインタフェースに着目して、本実施形態の固体撮像装置１を示した図である。
【００４８】
単位画素３は一例として、電荷生成部３２の他に、それぞれ異なる機能をなす４個のトランジスタ（読出選択用トランジスタ３４、リセットトランジスタ３６、垂直選択用トランジスタ４０、増幅用トランジスタ４２）を基本素子として備える。読出選択用トランジスタ３４は転送部を構成するスイッチトランジスタであり、リセットトランジスタ３６はリセット部を構成するスイッチトランジスタである。読出選択用トランジスタ３４、リセットトランジスタ３６、増幅用トランジスタ４２はフローティングディフュージョン３８とともに画素信号生成部５（信号出力部）を構成する。そして、画素信号生成部５と垂直選択用トランジスタ４０により、電荷生成部３２で生成された信号電荷に対応する画素信号Ｖｘを生成して出力する信号出力部６が構成される。各トランジスタ３４，３６，４０，４２を纏めて画素トランジスタとも称する。
【００４９】
転送部を構成する読出選択用トランジスタ３４（転送トランジスタ・読出しトランジスタ）のゲートは、同一行の当該ゲートと共通に転送配線５４に接続され、転送信号TRG で駆動される。初期化部を構成するリセットトランジスタ３６のゲートは、同一行の当該ゲートと共通にリセット配線５６に接続され、リセット信号RST で駆動される。垂直選択用トランジスタ４０（セレクトトランジスタ）のゲートは、同一行の当該ゲートと共通に垂直選択線５８に接続され、垂直選択信号VSELで駆動される。転送配線５４、リセット配線５６、および垂直選択線５８が、図１の行制御線１５である。
【００５０】
転送信号TRG 、リセット信号RST 、および垂直選択信号VSELは、一般的には、何れもアクティブＨ（ハイ；電源電圧レベル）、インアクティブＬ（ロー：基準レベル）の２値パルスが使用される。電源電圧レベルはたとえば３Ｖ程度とする。基準レベルは、たとえば、０．４〜０．７Ｖあるいは接地レベルの０Ｖとするが、場合によっては、一部あるいは全部のパルスについては、−１Ｖ程度の負電位とする。
【００５１】
フォトダイオードPDなどの受光素子DET で構成される検知部の一例である電荷生成部３２は、受光素子DET の一端（アノード側）が低電位側の基準電位Ｖss（負電位：たとえば−１Ｖ程度）に接続され、他端（カソード側）が読出選択用トランジスタ３４の入力端（典型的にはソース）に接続されている。なお、基準電位Ｖssは接地電位GND としてもよい。読出選択用トランジスタ３４は、出力端（典型的にはドレイン）がリセットトランジスタ３６とフローティングディフュージョン３８と増幅用トランジスタ４２とが接続される接続ノードに接続される。リセットトランジスタ３６は、ソースがフローティングディフュージョン３８に、ドレインがリセット電源Ｖrd（通常はアナログ用の画素電源Ｖddと共通にする）にそれぞれ接続される。
【００５２】
垂直選択用トランジスタ４０は、一例として、ドレインが増幅用トランジスタ４２のソースに、ソースが画素線５１にそれぞれ接続され、ゲート（特に垂直選択ゲートSELVという）が垂直選択線５８に接続されている。画素線５１は、同一列の当該画素線５１と共通に垂直信号線１９に接続される。増幅用トランジスタ４２は、ゲートがフローティングディフュージョン３８に接続され、ドレインが画素電源Ｖddに、ソースは垂直選択用トランジスタ４０を介して画素線５１に接続され、さらに垂直信号線１９に接続されるようになっている。なおこのような接続構成に限らず、垂直選択用トランジスタ４０と増幅用トランジスタ４２の配置を逆にして、垂直選択用トランジスタ４０は、ドレインが画素電源Ｖddに、ソースが増幅用トランジスタ４２のドレインに接続され、増幅用トランジスタ４２のソースが画素線５１に接続されるようにしてもよい。
【００５３】
垂直信号線１９は、その一端がカラムＡＤ変換部２６側に延在するとともに、その経路において、読出電流源部２４が接続される。読出電流制御部２４は、その詳細は図示を割愛するが、各垂直列に対して負荷ＭＯＳトランジスタを有し、基準電流源部とトランジスタとの間でゲート同士が接続されカレントミラー回路を構成し、垂直信号線１９に対し電流源として機能するようになっている。そして、増幅用トランジスタ４２との間で、略一定の動作電流（読出電流）が供給されるソースフォロワ構成が採られるようになっている。
【００５４】
垂直走査部１４には、電源電圧として、正電源３０２からデジタル正電圧DVDDｗやアナログ正電圧AVDDｗが正電源端子に供給される。また基準端子が基準電位（接地）に接続される。たとえば、垂直アドレス設定部１４ａは、一例として、デコーダを利用した構成となっている。垂直アドレス設定部１４ａは、正電源端子には正電源３０２からデジタル正電圧DVDD１もしくはアナログ正電圧AVDD１が供給され、基準端子が基準電位（接地：GND ）に接続されている。
【００５５】
垂直駆動部１４ｂは、各行の行制御線１５（転送配線５４、リセット配線５６、垂直選択線５８）のそれぞれに対して、レベルシフタ１４６（Ｌ／Ｓ）とドライバ１４８を有する。レベルシフタ１４６とドライバ１４８は、正電源端子が図示しない正電源３０２に接続される。
【００５６】
レベルシフタ１４６には、ハイレベルがデジタル正電圧DVDD１（もしくはアナログ正電圧AVDD１）で、ローレベルがＧＮＤの入力パルス（転送パルスTRG ，リセットパルスRST ，垂直選択パルスVSEL）が、垂直アドレス設定部１４ａから供給される。そして、レベルシフタ１４６は、その入力パルスを、ハイレベルがアナログ正電圧AVDDｗでローレベルがアナログ負電圧AVSS（接地電圧でもよい）のパルスに変換して出力する。レベルシフタ１４６によって電圧レベルが変換された各パルスは、ドライバ１４８を通って、単位画素３の対応するトランジスタ３４，３６，４２のゲートに供給され、各トランジスタ３４，３６，４２を駆動する。
【００５７】
本実施形態の固体撮像装置１における垂直駆動部１４ｂでは、レベルシフタ１４６とドライバ１４８の各電源端子に供給される電圧は、以下の通りとなっている。先ず、リセットパルスRST 用のレベルシフタ１４６_1の正電源端子には、正電源３０２からアナログ正電圧AVDD２_1が供給される。転送パルスTRG 用のレベルシフタ１４６_2の正電源端子には、正電源３０２からアナログ正電圧AVDD２_2が供給される。垂直選択パルスVSEL用のレベルシフタ１４６_3の正電源端子には、正電源３０２からアナログ正電圧AVDD２_3が供給される。
【００５８】
リセットパルスRST 用のドライバ１４８_1の正電源端子には、正電源３０２からアナログ正電圧AVDD３_1が供給される。転送パルスTRG 用のドライバ１４８_2の正電源端子には、正電源３０２からアナログ正電圧AVDD３_2が供給される。垂直選択パルスVSEL用のドライバ１４８_3の正電源端子には、正電源３０２からアナログ正電圧AVDD３_3が供給される。レベルシフタ１４６とドライバ１４８の負電源端子は、リセットパルスRST 用、転送パルスTRG 用、垂直選択パルスVSEL用を区別せずに、全て共通にアナログ負電圧AVSS２（接地電位でもよい）を供給する。
【００５９】
垂直アドレス設定部１４ａ用のデジタル正電圧DVDD１（もしくはアナログ正電圧AVDD１）、レベルシフタ１４６用のアナログ正電圧AVDD２_1，AVDD２_2，AVDD２_3，ドライバ１４８用のアナログ正電圧AVDD３_1，AVDD３_2，AVDD３_3の扱いは、たとえば、次のようにする。先ず垂直アドレス設定部１４ａ用の正電源はデジタル用／アナログ用の何れでもよい。一方、垂直駆動部１４ｂ側では、少なくとも、転送パルスTRG 用のレベルシフタ１４６_2のアナログ正電圧AVDD２_2とドライバ１４８_2のアナログ正電圧AVDD３_2と、それ以外の駆動パルスとは独立にし、転送パルスTRG の駆動パルスレベルを多値化できるようにする。たとえば、AVDD２_1，AVDD２_3，AVDD３_1，AVDD３_3を共通にし、AVDD２_2，AVDD３_2を共通にする。もちろんこれは一例であり、前記の条件を満たす範囲で適宜変更が可能である。AVDD２_1，AVDD２_3，AVDD３_1，AVDD３_3並びにAVDD２_2，AVDD３_2の電圧レベルとしては、少なくともＨレベル側を画素電源Ｖdd（＝Ｖrd）のＨレベル側と同じにする。
【００６０】
「転送パルスTRG の駆動パルスレベルを多値化」とは、電荷生成部３２の飽和電荷量を完全に画素信号生成部５（フローティングディフュージョン３８）側に転送し得る通常の完全転送を行なう電圧レベル（完全転送レベル）以外に、電荷転送部である読出選択用トランジスタ３４をオフさせる電圧（本例ではＬレベル）と完全転送レベルとの間の電圧（本例では完全転送レベルよりもレベルが低い電圧：中間電圧）を少なくとも１つ含むことを意味する。各レベルの何れを使用するかは駆動タイミングによって決めるが、少なくとも、中間電圧を使用した中間転送を行なってから完全転送を行なう。
【００６１】
正電源３０２は、中間電圧発生部３１２を具備している。図示しないが、正電源３０２は、単位画素３側の画素電源ＶddのＨレベルと同じ電圧レベルの正電圧（通常電圧）を生成する機能部も備える。中間電圧発生部３１２は、転送信号TRG で読出選択用トランジスタ３４を駆動するときの通常の転送駆動電圧レベル（AVDD２_2，AVDD３_2＝ＶddのＨレベル）よりも低い電圧（中間電圧）を生成する。中間電圧発生部３１２は、システム制御部２０ｂからの電圧設定TSが入力されており、中間電圧を、この電圧設定TSに応じた電圧レベルに調整する。そして、正電源３０２は、中間電圧発生部３１２により電圧設定TSに基づき生成された中間電圧や通常電圧を駆動タイミングに合わせて切り替えて、垂直駆動部１４ｂのレベルシフタ１４６_2とドライバ１４８_2に供給する。
【００６２】
読出選択用トランジスタ３４のゲート電極を、転送駆動電圧レベルの異なる複数の転送パルスTRG で順次駆動し、順次転送される信号電荷に基づく画素信号を読み出す仕組み採る。これら読み出した信号電荷に基づく画素信号を、たとえばデジタル演算部２９において、予め設定された飽和レベルでクリップし加算することで、低照度にて通常飽和レベルを狭めることなく線形かつ高Ｓ／Ｎでの信号取得が可能になるとともに、通常飽和レベル以上の入射光に対しても線形領域での良好なＳ／Ｎを実現しながらダイナミックレンジを拡大できる。多様な環境下での外光の変化に対して、低照度シーンにおいてＳ／Ｎの高い高画質な画像を取得することが可能になるとともに、高照度シーンにおいて飽和の少ない画像を線形応答による高画質で取得でき、さらに低照度と高照度の混在するコントラストの高いシーンにおいても、低照度部分では高Ｓ／Ｎを維持したまま高照度部分の飽和を回避することができる。
【００６３】
本実施形態では、「中間電圧」の設定を、デバイスごとや使用環境ごとに適正化する仕組みを採る。つまり、信号電荷の転送電圧を任意に可変できる仕組みを採るときに、デバイス自身で中間電圧の適正化を行なえる仕組みにする。これは、後述するように、中間転送時の中間電圧の設定値によっては大幅にノイズを発生させてしまう条件があり、その中間電圧の適正な設定条件は、デバイス（固体撮像装置）ごとに異なり、また、環境条件（とくに温度）の影響を受けると言うことが分かったことに基づく。
【００６４】
中間電圧を適正化する仕組みとしては、電荷生成部３２の出力値を元に電圧値を変更するフィードバックループ構成を採る。電荷生成部３２の出力値を元にするに当たっては、電荷生成部３２が飽和しているときの電荷量（飽和電荷量）に基づく画素信号と、転送信号TRG の転送駆動電圧レベルが中間電圧にある状態で電荷生成部３２に保持される電荷量、つまり中間転送後にも電荷生成部３２に維持される電荷量（中間電圧保持電荷量）に基づく画素信号を元にする。本実施形態では、中間電圧保持電荷量に基づく画素信号を確実に取得するため、先ず、電荷生成部３２を一旦飽和させておき、その後に中間転送を行ない、その後に完全転送を行なって中間電圧保持電荷量に対応する画素信号を取得する仕組みを採る。デバイスごとに、飽和電荷量と中間電圧保持電荷量を特定し、その結果に基づき中間電圧を適正なレベルに設定する仕組みを採ることで、デバイスや使用環境に左右されず、中間電圧の設定を理論値に近づけ、画質の破綻が生じないことを保証する。
【００６５】
電荷生成部３２を飽和させるには、実際に照度の高い光を入射させ電荷生成部３２による光電変換を使用する原理的な仕組みの他に、たとえば、電荷生成部３２自体として飽和電荷量の異なるものを画素アレイ部１０の一部に作り込む第１の仕組みや、駆動タイミングの工夫により電荷生成部３２の電荷量を任意に制御する第２の仕組みを採ることもできる。第１の仕組みは通常の画素（電荷生成部３２）とは異なる画素（電荷生成部３２）を画素アレイ部１０の一部に用意することで実現する。第２の仕組みにおいて「任意に制御する」とは、スイッチ部を利用して所定のタイミングで電荷生成部３２を飽和させ得るような電圧を電荷生成部３２に供給することを意味する。以下、本実施形態の仕組みについて、本実施形態の仕組みを考案するに至った経緯から順に説明する。
【００６６】
＜検証実験＞
図３〜図３Ｃは、中間転送を行なう仕組みにおける中間電圧の設定条件とノイズとの関係を調べた検証実験を説明する図である。ここで、図３は、中間電圧の設定値とノイズ量の関係を説明する図である。図３Ａは、検証実験の中間転送と完全転送の駆動タイミングを説明する図である。図３Ｂは、複数種類の中間電圧の設定値において、中間転送と完全転送のそれぞれ得られる信号の合成出力を説明する図である。図３Ｃは、中間電圧の設定値の違いによる合成出力差を説明する図である。
【００６７】
[問題の発見]
中間転送を行なう仕組みにおいては、読出選択用トランジスタ３４のゲート電極に複数の転送駆動電圧レベル（VDD２_2，AVDD３_2の電圧レベル）を持つ転送パルスTRG を順に供給して、中間転送と完全転送を順に行なう。この技術は、転送パルスTRG の転送駆動電圧レベル（制御電圧）の設定を以下のようにする。
１）基準になる露光時間において、飽和電子数Ｑs に達する入射光強度を仮定する。
２）転送パルスTRG を供給するタイミングにおける蓄積電子数Ｎｅを見積もる。
３）転送パルスTRG は蓄積電子数Ｎｅを保持する設定にする。
４）実際には数１００ｍＶ低い電圧印加が望ましい。
【００６８】
この技術を用いて、転送パルスTRG の制御電圧レベルを変えた実験を行なった。制御電圧値によって中間転送されて得られる出力と、完全転送されて得られる出力を、加算処理してノイズを測定した。実験の一例として、制御電圧値を異なる２パターン得られた結果を、横軸を単位画素３からの画素信号電圧（出力電圧（a.u.））、縦軸をノイズ量（a.u.）として図３に示す。図３に示すように、設定電圧Ａでは出力電圧の増加に対してノイズ量は緩やかに増加する特性を呈しているが、設定電圧Ｂでは、ある出力電圧の範囲で特異的にノイズ量が大幅に増えてしまっている。設定電圧Ｂで中間転送をした場合のように、制御電圧値の設定には大幅にノイズを発生させてしまう条件があることが分かった。
設定電圧によってこれほどのノイズ差が生じることは、特許文献１，２の記述では分からない。
【００６９】
[検証実験の説明]
検証実験の中間転送と完全転送の駆動タイミングを図３Ａに示す。横軸は時間を示しており、完全転送のシャッタ時間（電荷蓄積時間）をＴlsh 、完全転送の読出時刻をＴl ，中間転送のシャッタ時間（電荷蓄積時間）をＴssh 、中間転送の読出時刻をＴs としている。縦軸は出力電子数（電荷量）を示しており、Ｑs は飽和電子数（飽和電荷量）、中間転送による保持電子数（中間保持電荷量）をＱｍ、中間転送により読み出される電子数（中間転送電荷量）をＱｎ、完全転送で読み出される電子数（完全転送電荷量）をＱｌとしている。
【００７０】
中間転送電荷量Ｑｎと完全転送電荷量Ｑｌの蓄積時間の比Ｔratio は、“Ｔratio ＝（Ｔl −Ｔlsh ）／（Ｔs −Ｔssh ）”であるため、完全転送電荷量Ｑｌと中間転送電荷量Ｑｎには“Ｑｌ＝Ｔratio ×Ｑｎ”の関係がある。
【００７１】
[合成の説明]
時刻Ｔl における出力電子数は、完全転送電荷量Ｑｌであり飽和電荷量Ｑs を超えた値を得ることができない。これに対して、完全転送電荷量Ｑｌと中間転送電荷量Ｑｎを合成することで、飽和電荷量Ｑs 以上の出力値が得られることになる。これが、中間転送を利用することによるダイナミックレンジ拡大の基本的な考え方である。
【００７２】
ここで、完全転送電荷量Ｑｌと中間転送電荷量Ｑｎを用いたデータをＤｍ（＝Ｑｌ＋Ｑｎ）、Ｄｌ（＝Ｑｎ×Ｔratio ）とし、合成出力Ｄを条件によって次のようにした。
Ｄ（Ｄｍ≧Ｄｌ）＝Ｄｍ
Ｄ（Ｄｌ＜Ｄｍ）＝Ｄｌ
【００７３】
合成出力Ｄについて、横軸を輝度（a.u.）として、設定電圧Ａの場合の合成出力Ｄ_Aを図３Ｂ（１）に、設定電圧Ｂの場合の合成出力Ｄ_Bを図３Ｂ（２）に示す。
【００７４】
[実験の結果]
検証実験の制御電圧の違い（設定電圧Ａ，Ｂ）による合成出力Ｄ_A，Ｄ_Bを１つに纏めて図３Ｃに示す。図３Ｃから分かるように、設定電圧Ａの場合は輝度レベルに応じて合成出力Ｄ_Aが線形に変化しているが、設定電圧Ｂの場合は輝度レベルに対して合成出力Ｄ_Bが非線形に変化する領域が発生している。この非線形領域が発生する条件は、合成すべき中間転送電荷量Ｑｎと完全転送電荷量Ｑｌのうち、完全転送電荷量Ｑｌが情報欠落している場合であり、発生する場所は、前述した実験結果のノイズ増加領域と一致している。
【００７５】
[情報欠落の条件]
次に、図３Ｃで示した実験結果における完全転送電荷量Ｑｌの情報欠落条件を特定する。図３Ａ〜図３Ｃで示す実験において、時刻Ｔssh の時点で中間保持電荷量Ｑｍに達しており、かつ時刻Ｔl の時点で完全転送電荷量Ｑｌが飽和電荷量Ｑs に達している場合である。このとき、完全転送電荷量Ｑｌと中間保持電荷量Ｑｍには、Ｑｌ＝（Ｔl −Ｔs ）／（Ｔssh −Ｔlsh ）×Ｑｍ＋Ｑｍ”の関係がある。この関係を完全転送電荷量Ｑｌが飽和電荷量Ｑs に達しない領域で維持すれば、完全転送電荷量Ｑｌの情報欠落を防ぐことができる。そのため、中間保持電荷量Ｑｍの設定には情報欠落しない条件を満たす必要が存在する。その条件は、“Ｑｍ≧（Ｔssh −Ｔlsh ）／（Ｔl −Ｔs ＋Ｔssh −Ｔlsh ）×Ｑs ”となる。
【００７６】
[結論]
以上の結果を踏まえると、大量のデバイスに対してこの条件を満たす方法として、デバイスごとに制御電圧値を設定するのは非現実的であるため、全デバイスの設定条件を満たすように、制御電圧の設定にマージンを持たせることが考えられる。しかしながら、設定にマージンを持たせることは、デバイスごとの適正化が保証されていないことを意味する。また、デバイスの使用環境温度や動作電圧をある条件下で設定値を決めても、デバイスの使用環境が変わる場合がある。このような場合においても、最適であることを保証することが求められる。
【００７７】
このようなことから、デバイスごとに、転送パルスTRG の転送駆動電圧レベル（特に中間電圧レベル）の適正化を行なえる機構を設けておくことが望ましい。次に、このような仕組み（中間電圧設定適正化処理）の具体的な構成例について説明する。主な構成は、先にも述べたように、デバイスごとや使用環境ごとに読出し時に制御電圧値を変えて中間転送を行なう仕組みを採用する。この実現のため、システム制御部２０ｂでは、電荷生成部３２の出力データが正しいか否かを判定し、この判定結果に基づき電圧供給回路である電源部３００を制御して、転送パルスTRG の転送駆動電圧レベル（制御電圧）における中間電圧の設定値を適正な範囲に設定する。全体として、フィードバックループを構成する。
【００７８】
＜第１実施形態＞
第１実施形態では、通常画素の電荷生成部３２とは異なる飽和電荷量を呈する検査用の電荷生成部３２を画素アレイ部１０の一部に作り込む仕組みを採る。
【００７９】
図４および図４Ａは、第１実施形態の中間電圧設定適正化処理を採るために、単位画素３の一部を加工する仕組みを説明する図である。ここで、図４は１画素分の画素構造を説明する断面模式図である。図４Ａは、画素アレイ部１０全体の構造を説明する平面図である。
【００８０】
露光時間が短くても飽和電荷量Ｑs を生み出す電荷生成部３２を画素アレイ部１０の一部に作り込む。光電変換以外の手段により電荷生成部３２の蓄積電荷量を任意に制御する仕組みにする。このためには、たとえば図４に示すように、単位画素３の形状生成時に、通常の画素構造に対して（図４（１））、電荷生成部３２（フォトダイオードＰＤ）上に、電荷生成部３２が飽和するように電荷注入を行なう部材（電荷注入層４３２と称する）を形成する（図４（２））と言う物理的な手法を採ることで容易に実現できる。電荷生成部３２上に電荷注入層４３２が形成されていない単位画素３を通常画素３ａと称し、電荷生成部３２上に電荷注入層４３２が形成された単位画素３をキズあり画素３ｂと称する。
【００８１】
電荷生成部３２の表面に電荷注入層４３２を形成することで、キズあり画素となり、露光とは無関係に電荷注入層４３２から電荷が注入されることで、露光時間が短くても飽和電荷量Ｑs に達し易くなる。
【００８２】
電荷注入層４３２としては、たとえば特開２００８−０１６７２３号公報の段落９にて問題点と指摘している「金属シリサイド層により結晶欠陥に起因する接合リーク電流により画素信号にノイズを重畳させる」ことを積極的に利用するとよい。つまり、金属シリサイド層を電荷注入層４３２の一例として電荷生成部３２の表面に配置することで、露光とは無関係な電荷注入を実現する。
【００８３】
特開２００８−０１６７２３号公報の例をとると、本実施形態の電荷生成部３２に対応するフォトダイオード１１０は、基板表面から順に、Ｐ型不純物領域１１５、Ｎ型不純物領域１１４を備えている。このＮ型不純物領域１１４の上に本実施形態の電荷注入層４３２に対応する金属シリサイド層１２４を形成すると、フォトダイオード１１０上に結晶欠陥に起因する結合リーク電流を増加させる構造が形成される。なお、Ｐ型不純物領域１１５は界面の欠陥からの白キズを抑える目的でＮ型不純物領域１１４上にあるので、Ｐ型不純物領域１１５もないものにするとよい。
【００８４】
図４（２）に示したキズあり画素３ｂを通常画素３ａの一部分と置換適用させて画素アレイ部１０に配置する。図４Ａ（２）に示すように、画素アレイ部１０に、電荷注入層４３２が形成されていない通常画素３ａが配置された通常の領域（通常画素領域１０ａ）の他に、電荷生成部３２の表面に電荷注入層４３２を有するキズあり画素３ｂが配置された領域（キズあり画素領域１０ｂ）を設ける。キズあり画素３ｂは保持電荷測定画素として機能し、キズあり画素領域１０ｂは保持電荷測定用領域として機能する。
【００８５】
キズあり画素領域１０ｂは、通常の撮像に悪影響を与えないように、たとえば、画素アレイ部１０の上部や下部の１〜数行分に配置する。画素アレイ部１０の中央側の通常画素領域１０ａを特に有効撮像領域と称する。図４Ａ（２）では、キズあり画素領域１０ｂのさらに上部に通常画素領域１０ａを設けているが、この部分は必ずしも設けなくてもよい。
【００８６】
図５〜図５Ｂは、第１実施形態における画素駆動タイミングを説明する図である。ここで、図５は、通常画素領域１０ａとキズあり画素領域１０ｂを識別する領域識別信号Txと画素アレイ部１０との関係を説明する図である。図５Ａは、領域識別信号TxがＬレベルの期間に画素信号を読み出すときの動作を説明するタイミングチャートである。図５Ｂは、領域識別信号TxがＨレベルの期間に画素信号を読み出すときの動作を説明するタイミングチャートである。
【００８７】
図５（１）に示すように、第１実施形態を適用しない場合、垂直同期信号XVS に同期した画素読出し信号Ｔprを使用して、その画素読出し信号ＴprのＨレベル期間を画素信号を読み出す期間としている。一方、図５（２）に示すように、第１実施形態では、図４Ａに示した通常画素領域１０ａとキズあり画素領域１０ｂを識別する領域識別信号Txを使い、画素読出し信号ＴprがＨレベルの期間内において、領域識別信号TxがＨレベルの期間をキズあり画素領域１０ｂの読出し期間にし、領域識別信号TxがＬレベルの期間を通常画素領域１０ａの読出し期間にする。
【００８８】
図５Ａに示すように、強い光量が照射されている飽和している通常画素３ａからの通常の読出動作では、読出行の垂直選択信号VSELをアクティブＨにし、リセット信号RST をアクティブＨにしてリセットトランジスタ３６をオンさせてフローティングディフュージョン３８を電源電位AVDD２_2（＝AVDD３_2）にリセットする。その後、転送信号TRG をアクティブＨにして読出選択用トランジスタ３４をオンさせて電荷生成部３２の信号電荷をフローティングディフュージョン３８に転送する。これにより、フローティングディフュージョン３８の電圧が信号電荷量に応じて低下し、この信号電荷量に応じた電圧が画素信号として画素信号生成部５から垂直信号線１９を介してＡＤ変換部２５０側に伝達される。本例の場合、強い光量が照射されて、読み出し時に飽和している通常画素３ａの電荷を示しており、読出し電子量は飽和電荷量Ｑs となる。
【００８９】
その後、垂直選択信号VSELをインアクティブＬにし、リセット信号RST と転送信号TRG をともにアクティブＨにして電荷生成部３２やフローティングディフュージョン３８をリセットしておく。その後は、光量に応じて信号電荷が電荷生成部３２に蓄積される。
【００９０】
図５Ｂに示すように、領域識別信号TxがＨレベルの期間では、転送パルスTRG の中間電圧レベルの適正化のために次のような駆動を行なう。領域識別信号TxがＨレベルの期間では、キズあり画素領域１０ｂのキズあり画素３ｂから画素信号を読み出すものであり、短蓄積時間で飽和に達するため、読み出し時には電荷生成部３２は常に飽和電荷量Ｑs に達している。
【００９１】
基本的には領域識別信号TxがＬレベルの期間と同じ駆動になっているが、リセット信号RST がアクティブＨになる前に、中間転送期間Ｔｍにて、垂直選択信号VSELをインアクティブＬにした状態で、一度転送パルスTRG の転送駆動電圧レベルを中間電圧に設定して電荷生成部３２からフローティングディフュージョン３８への電荷転送を行なう点が異なる。中間転送を行なうことで、中間電圧に応じたそのキズあり画素３ｂの中間保持電荷量を超える過剰な電荷が電荷生成部３２からフローティングディフュージョン３８側に転送される。これにより、フローティングディフュージョン３８の電位が低下する。
【００９２】
中間転送後に垂直選択信号VSELをアクティブＨにすることで、中間保持電荷量を超える過剰な電荷に対応する電圧が画素信号として画素信号生成部５から垂直信号線１９を介してＡＤ変換部２５０側に伝達される。この信号レベルは実際には使用されない。
【００９３】
その後、リセット信号RST をアクティブＨにしてリセットトランジスタ３６をオンさせてフローティングディフュージョン３８を電源電位AVDD２_2（＝AVDD３_2）にリセットする。その後、転送信号TRG をアクティブＨ（通常電圧）にして読出選択用トランジスタ３４をオンさせて電荷生成部３２の信号電荷をフローティングディフュージョン３８に転送する。つまり、電荷生成部３２に残っている電子を完全転送で読み出す。これにより、フローティングディフュージョン３８の電圧が、設定した中間電圧に対応する中間保持電荷量に応じて低下し、この中間保持電荷量に応じた電圧が画素信号として画素信号生成部５から垂直信号線１９を介してＡＤ変換部２５０側に伝達される。
【００９４】
図５Ｃは、第１実施形態において、垂直走査レートでの、キズあり画素３ｂの電荷生成部３２の電荷量の遷移を説明する図である。図５Ｃに示すように、同じキズあり画素３ｂから画素信号を読み出す周期を１Ｖ（１垂直走査期間）とすると、１Ｖ後には、電荷生成部３２の蓄積電荷量は再び飽和レベル（飽和電荷量Ｑs ）になっている。
【００９５】
図６は、本実施形態において（第１実施形態に限らない）、デバイスごとに、転送パルスTRG の転送駆動電圧レベル（特に中間電圧レベル）の適正化を行なうためのフィードバックループの構成例を示す図である。第１実施形態の固体撮像装置１において、正電源３０２は、転送信号TRG の転送駆動電圧レベルとして、完全転送用の通常の電圧レベルとは異なる中間転送用の中間電圧を生成する中間電圧発生部３１２を有する。
【００９６】
正電源３０２全体として転送信号TRG 用の転送駆動電圧レベルに着目したとき、読出選択用トランジスタ３４をオフさせる低レベル（接地レベル：Ｌレベル）と、画素電源であるＶddの電圧レベルである通常転送用や完全転送用の高レベル（Ｈレベル）の他、ＬレベルＨレベルとの間の中間的な電圧を生成する。そして、システム制御部２０ｂの制御の元で、駆動タイミングに合わせて、AVDD２_2＝AVDD３_2の電圧レベルを選択して垂直駆動部１４ｂの転送パルスTRG 用のレベルシフタ１４６_2とドライバ１４８_2の正電源端子に供給する。
【００９７】
中間電圧発生部３１２が発生する中間電圧は、電荷生成部３２に蓄積された電荷の一部を保持したまま、残りの蓄積電荷を部分的にフローティングディフュージョン３８へ転送できる電圧である。特に本実施形態では、この中間電圧のレベルをデバイスごとに適正化する仕組みを持つ。システム制御部２０ｂとデジタル演算部２９ａにより、中間電圧設定適正化処理（画素駆動電圧適正化処理）を実施する画素駆動電圧適正化装置９が構成される。
【００９８】
デジタル演算部２９ａは、キズあり画素領域１０ｂにあるキズあり画素３ｂの数｛ｘ，ｙ｝だけ、保持電荷量ｄ｛ｘ，ｙ｝のデータＤ｛ｘ，ｙ｝を取得する。そして、このデータＤ｛ｘ，ｙ｝に基づき、たとえば平均値Ｄave や最大値Ｄmax や最小値Ｄmin など（これらの少なくとも１つでよい）を算出する。デジタル演算部２９ａは、算出したこれらの情報をシステム制御部２０ｂに通知する。
【００９９】
システム制御部２０ｂは、各キズあり画素３ｂから得られるデータＤ｛ｘ，ｙ｝が正しいか判定する判定部３２０を有する。判定部３２０は、デジタル演算部２９ａが算出した平均値Ｄave や最大値Ｄmax や最小値Ｄmin などの算出データＤが、前述した中間保持電荷量Ｑｍの理論式に対して、
“Ｑｍ≧（Ｔssh −Ｔlsh ）／（Ｔl −Ｔs ＋Ｔssh −Ｔlsh ）×Ｑs ”
を満たしているか否かを判定する。
【０１００】
そして、システム制御部２０ｂは、判定部３２０の判定結果に基づき、中間保持電荷量Ｑｍの期待値となる中間電圧となるように中間電圧発生部３１２をフィードバック制御する。たとえば、システム制御部２０ｂは、比較対象として平均値Ｄave を使用する場合であれば、“Ｄave ＞Ｑｍ”の場合は、中間電圧発生部３１２に対して、中間電圧を下げるように制御を行ない、そうでない場合は中間電圧を上げる制御を行なう。なお、中間保持電荷量Ｑｍに幅を持たせた値で判定してもよいし、比較対象を最大値Ｄmax や最小値Ｄmin にしても構わない。このような動作を繰り返すことで、中間保持電荷量Ｑｍの期待値となる中間電圧が設定できるようになる。
【０１０１】
ここで説明した第１実施形態の仕組みは、後述する３ＴＲ構成の単位画素３など、その他の画素回路構成のものについても同様に適用できる。
【０１０２】
＜第２実施形態＞
第２実施形態の中間電圧設定適正化処理では、駆動タイミングの工夫により電荷生成部３２の電荷量を任意に制御する仕組みを採る。駆動タイミングの工夫は、単位画素３の回路構成にも依存することになるが、基本的には、スイッチ部を利用して、所定のタイミングで電荷生成部３２を飽和させ得るような電圧を電荷生成部３２に供給することで実現する。スイッチトランジスタ（半導体素子）を所定のタイミングでオンさせることで電荷生成部３２飽和するように電荷注入を行なうのである。
【０１０３】
たとえば、フローティングディフュージョン３８の電位を変更して、その電位を電荷生成部３２に通知することで電荷生成部３２の電荷量を調整する（詳しくは強制的に飽和させる）。そのため、画素電源ＶddをＬレベルにした状態で、読出選択用トランジスタ３４とリセットトランジスタ３６の各駆動信号をアクティブにする。画素電源ＶddのＬレベルがリセットトランジスタ３６および読出選択用トランジスタ３４を介して電荷生成部３２に通知されるので、電荷生成部３２は電子で満たされることになり飽和する。その後は、第１実施形態と同様にして、データ処理や判定処理を行ない、中間保持電荷量Ｑｍの期待値となる中間電圧を設定する。
【０１０４】
＜第１例＞
図７〜図７Ｃは、中間電圧を適正化する仕組みの第２実施形態（第２例）を説明する図である。ここで、図７は、第２実施形態（第２例）が適用される３ＴＲ構成の単位画素３を示す図である。図７Ａは、図７に示す３ＴＲ構成の単位画素３に対する通常の駆動タイミングを説明するタイミングチャートである。図７Ｂは、第２実施形態（第１例）に適用される通常画素領域と保持電荷測定用領域を識別する領域識別信号と画素アレイ部との関係を説明する図である。図７Ｃは、図７に示す３ＴＲ構成の単位画素３に対する第２実施形態（第１例）の駆動タイミングを説明するタイミングチャートである。
【０１０５】
３ＴＲ構成は、４ＴＲ構成における垂直選択用トランジスタ４０を取り外した状態の構成となっている。この３ＴＲ構成は、４ＴＲ構成に対して、単位画素３におけるトランジスタが占める面積を少なくすることで画素サイズを小さくすることを主たる目的として考えられたものである。図７（１），（２）の何れにおいても、電荷生成部３２（光電変換素子）と３つのトランジスタで単位画素３を構成するものとなっている。
【０１０６】
図７（１），（２）の何れにおいても、増幅用トランジスタ４２のゲートおよびリセットトランジスタ３６のソースは読出選択用トランジスタ３４を介して電荷生成部３２に接続されている。また、増幅用トランジスタ４２のソースは垂直信号線１９に接続されている。読出選択用トランジスタ３４は、転送配線５４を介して転送信号TRG により駆動される。リセットトランジスタ３６は、リセット配線５６を介してリセット信号RST により駆動される。
【０１０７】
図７（１）に示す構成例では、リセットトランジスタ３６のドレインおよび増幅用トランジスタ４２の各ドレインを独立の配線としているもので、リセットトランジスタ３６のドレインをドレイン線５７に接続し、増幅用トランジスタ４２のドレインは画素電源Ｖddを供給する。この場合、リセットトランジスタ３６のドレインのみが、ドレイン線５７を介してリセット電源Ｖrd（通常は画素電源Ｖddと同じでよい）のハイレベル電圧とローレベル電圧との間で駆動される。
【０１０８】
これに対して、図７（２）に示す構成例では、リセットトランジスタ３６のドレインおよび増幅用トランジスタ４２の各ドレインを共通に、ドレイン線５７に接続しているものである。この場合、各ドレインが、ドレイン線５７を介して画素電源Ｖddのハイレベル電圧とローレベル電圧との間で駆動される。
【０１０９】
このような３ＴＲ構成の単位画素３においては、４ＴＲ構成と同様に、フローティングディフュージョン３８は増幅用トランジスタ４２のゲートに接続されているので、増幅用トランジスタ４２はフローティングディフュージョン３８の電位に対応した信号を垂直信号線１９に出力する。転送配線５４やリセット配線５６は行方向に延びている。一方、ドレイン線５７は行で区別してもよいが、多くの場合、実際には、全行共通の配線となる。本実施形態での駆動に当たっても、基本的には全行共通の配線としてよい。
【０１１０】
この３ＴＲ構成の単位画素３は、４ＴＲ構成と同様に垂直信号線１９には多数の画素が接続されているが、画素選択は、垂直選択用トランジスタ４０ではなく、ＦＤ電位の制御により行なう。通常は、ＦＤ電位をロー（Ｌｏｗ）にしている。画素を選択するときは、選択画素のＦＤ電位をハイ（Ｈｉｇｈ）にすることで、選択画素の信号を垂直信号線１９に出す。その後、選択画素のＦＤ電位をローに戻す。この操作は１行分の画素に対して同時に行なわれる。つまり、増幅用トランジスタ４２のゲートレベルをローとすることで垂直選択用トランジスタ４０の代わりをする構造と考えればよい。
【０１１１】
このようにＦＤ電位を制御するためには、１）選択行ＦＤ電位をハイにするときに、ドレイン線５７をハイにし、選択行のリセットトランジスタ３６を通して、そのＦＤ電位をハイにする、２）選択行ＦＤ電位をローに戻すときに、ドレイン線５７をローにし、選択行のリセットトランジスタ３６を通して、そのＦＤ電位をローにする、という動作を行なう。
【０１１２】
すなわち、図７Ａに示すように、時刻Ｔ０でドレイン線５７の画素電源ＶddをＬレベルからＨレベルに切り替える。時刻Ｔ１でリセット信号RST がアクティブＨになりリセットトランジスタ３６がオンすることでＦＤ電位をＨレベルにリセットする。ＦＤ電位がＨレベルにリセットされることで画素選択の効果を示し、他の画素は選択されていないため、垂直選択用トランジスタ４０を有しない３ＴＲ構成でも画素選択ができるようにしている。
【０１１３】
この後、時刻Ｔ２で転送信号TRG がアクティブＨになると電荷生成部３２に蓄積されている信号電荷がフローティングディフュージョン３８に転送される。時刻Ｔ３でリセット信号RST と転送信号TRG をともにアクティブＨにして、電荷生成部３２とフローティングディフュージョン３８をハイレベルにリセットする。時刻Ｔ４で転送信号TRG をインアクティブにし、画素電源ＶddをＨレベルからＬレベルに切り替える。電荷生成部３２は光に応じて電荷を蓄積し始める。時刻Ｔ５で、リセット信号RST をインアクティブＬにする。Ｔ４〜Ｔ５の期間が選択から非選択への切り替わりを担っている。ここで、リセット信号RST がインアクティブＬとなる時刻Ｔ５までは、画素電源ＶddがＬレベルで、リセット信号RST がアクティブＨであるので、ＦＤ電位はＬレベルになる。
【０１１４】
一方、第２実施形態（第１例）の駆動タイミングでは、電荷生成部３２を飽和させる仕組みとして、読出選択用トランジスタ３４およびリセットトランジスタ３６をスイッチ部として利用し、所定のタイミングで電荷生成部３２を飽和させ得るような電圧を電荷生成部３２に供給する。
【０１１５】
その対象となる単位画素３（特に保持電荷測定画素３ｃと称する）は、図７Ｂに示すように、第１実施形態のキズあり画素３ｂの場合と同様に、画素アレイ部１０の上部や下部の１〜数行分のものとする。画素アレイ部１０における保持電荷測定画素３ｃが配置される領域を保持電荷測定用領域１０ｃと称する。第２実施形態（第１例）では、通常画素領域１０ａと保持電荷測定用領域１０ｃを識別する領域識別信号Tyを使い、画素読出し信号ＴprがＨレベルの期間内において、領域識別信号TyがＨレベルの期間を保持電荷測定用領域１０ｃの読出し期間にし、領域識別信号TyがＬレベルの期間を通常画素領域１０ａの読出し期間にする。
【０１１６】
そして、図７Ｃに示すように、Ｔ０’〜Ｔ３’までは図７Ａに示すＴ０〜Ｔ３と同じである。違いは、時刻Ｔ３’でリセット信号RST と転送信号TRG をともにアクティブＨにしたとき、画素電圧をＨレベルからＬレベルに切り替えることである。リセット信号RST をインアクティブＬにする時刻Ｔ５’よりも前の時刻Ｔ４’まで転送信号TRG をアクティブＨにすることで、電荷生成部３２はＬレベルにプリセットされ、電子で満たされる（飽和状態になる）。これを信号電荷生成部３２に対する埋戻し処理（ＰＤ埋戻し）と称する。
【０１１７】
その後、転送信号TRG をインアクティブＬにすることで、時刻Ｔ５’までの間に、フローティングディフュージョン３８はローレベルにされる。これをフローティングディフュージョン３８に対する埋戻し処理（ＦＤ埋戻し）と称する。これらの処理後の時刻Ｔ６’で画素電圧をＬレベルからＨレベルに切り替える。
【０１１８】
そして、このような電荷生成部３２を飽和させる処理を行なった後の次の垂直走査期間で中間転送を行なう。このとき、先ず時刻Ｔ７’〜Ｔ８’でリセット信号RST をアクティブＨにしてフローティングディフュージョン３８をハイレベルにリセットしておく（ＦＤリセット）。この後、中間転送期間Ｔｍにて、一度転送パルスTRG の転送駆動電圧レベルを中間電圧に設定して電荷生成部３２からフローティングディフュージョン３８への電荷転送を行なう。中間転送を行なうことで、中間電圧に応じた中間保持電荷量を超える過剰な電荷が電荷生成部３２からフローティングディフュージョン３８側に転送される。
【０１１９】
中間転送後に、リセット信号RST をアクティブＨにする（Ｔ１’）。その後、転送信号TRG をアクティブＨにして読出選択用トランジスタ３４をオンさせて電荷生成部３２の信号電荷をフローティングディフュージョン３８に転送する（Ｔ２’）。つまり、電荷生成部３２に残っている電子を完全転送で読み出す。これにより、フローティングディフュージョン３８の電圧が、設定した中間電圧に対応する中間保持電荷量に応じて低下し、この中間保持電荷量に応じた電圧が画素信号として画素信号生成部５から垂直信号線１９を介してＡＤ変換部２５０側に伝達される。
【０１２０】
このような動作を、複数画素（複数行）について行なうことで、第１実施形態におけるキズあり画素領域１０ｂ（キズあり画素３ｂ）からの中間保持電荷量に応じた電圧の情報の取得と同様に、複数画素の保持電荷量ｄ｛ｘ，ｙ｝のデータＤ｛ｘ，ｙ｝を取得する。そして、その後にも、第１実施形態と同様に、算出データＤの計算や、中間保持電荷量Ｑｍの理論式に対する判定処理を行なうことで、中間保持電荷量Ｑｍの期待値となる中間電圧を設定する。
【０１２１】
＜第２例＞
図８〜図８Ｄは、中間電圧を適正化する仕組みの第２実施形態（第２例）を説明する図である。ここで、図８は、第２実施形態（第２例）が適用される４ＴＲ構成の単位画素３を示す図であり、図２に示した単位画素３の構成と同様のものである。図８Ａは、第２実施形態（第２例）に適用される電源部３００の構成例を示す図である。図８Ｂは、第２実施形態（第２例）に適用される通常画素領域１０ａと保持電荷測定用領域１０ｃを識別する領域識別信号Tyと画素アレイ部１０と画素電源Ｖdd，SELVDDの関係を説明する図である。図８Ｃは、図８に示す４ＴＲ構成の単位画素３に対する通常の駆動タイミングを説明するタイミングチャートである。図８Ｄは、図８に示す４ＴＲ構成の単位画素３に対する第２実施形態（第２例）の駆動タイミングを説明するタイミングチャートである。
【０１２２】
図２や第１実施形態での説明から理解されるように、４ＴＲ構成の場合、画素電源Ｖddは常にＨレベルであり、読出行の選択は垂直選択信号VSELによって制御する。ここで、図８Ｃに示すように、垂直選択信号VSELは、時刻Ｔ０より前に立ち上がり、転送信号TRG をアクティブＨにして電荷転送を行なった後に立ち下がっていればよく、図８ＣではＴsel 区間をＨレベルとしている。その他、時刻Ｔ１から時刻Ｔ５までは３ＴＲ構造の駆動と同様である。
【０１２３】
一方、第２実施形態（第２例）の駆動タイミングでは、電荷生成部３２を飽和させる仕組みとして、第２実施形態（第１例）と同様に、読出選択用トランジスタ３４およびリセットトランジスタ３６をスイッチ部として利用し、所定のタイミングで電荷生成部３２を飽和させ得るような電圧を電荷生成部３２に供給する。その手法は、第２実施形態（第１例）と同様に、読出選択用トランジスタ３４およびリセットトランジスタ３６をスイッチ部として利用し、所定のタイミングで電荷生成部３２を飽和させ得るような電圧を電荷生成部３２に供給する。電荷生成部３２に強制的に画素電源ＶddのＬレベルを供給することで、電荷生成部３２をＬレベルにプリセットし飽和状態にするのである。
【０１２４】
ここで、４ＴＲ構成の場合は３ＴＲ構成の場合と異なり、通常の駆動タイミングでは画素電源Ｖddを常時ＨレベルにしておりＬレベルにするという考え方は採られていない。そこで、第２実施形態（第２例）では、図８Ａ（１）に示すように、先ず電源部３００を、画素電源ＶddをＨレベルとＬレベルの切替えができる構成にする。たとえば、ＰＭＯＳ３３２とＮＭＯＳ３３４の縦続回路で構成されたインバータタイプの電源バッファ３３０を設ける。ＰＭＯＳ３３２は画素電源Ｖdd側に、ＮＭＯＳ３３４は接地（ＧＮＤ）側に配置する。ＰＭＯＳ３３２とＮＭＯＳ３３４のゲートは共通に接続し、システム制御部２０ｂから電源制御信号PSELVDD を供給する。ＰＭＯＳ３３２とＮＭＯＳ３３４の各オン抵抗がゼロであると仮定すると、図８Ａ（２）に示すように、電源バッファ３３０は、画素電源SELVDDを、電源制御信号PSELVDD がＨレベルのときはＬレベル（＝接地電位）にし、ＬレベルのときはＨレベル（＝画素電源Ｖdd）にする。図８Ｂに示すように、画素電源SELVDDは保持電荷測定用領域１０ｃの保持電荷測定画素３ｃに供給され、Ｌ／Ｈの切替えのない通常の画素電源Ｖddが通常画素領域１０ａの通常画素３ａに供給される。
【０１２５】
たとえば、図８Ｄに示すように、３ＴＲ構成での駆動タイミングを示した 図７Ｃと同様に、電荷生成部３２を強制的に飽和させた後に、中間転送期間Ｔｍにて中間電圧で一度電荷生成部３２からフローティングディフュージョン３８へ電荷転送を行なう動作とする。たとえば、リセット信号RST をアクティブＨにする期間（Ｔ３’〜Ｔ５’）に、ドレイン線５７の画素電源ＶddをＬレベルに落とす。
【０１２６】
図８Ｄでは、画素電源ＶddをＨレベルに戻すのは、転送信号TRG をインアクティブＬにする時刻Ｔ６’とリセット信号RST をインアクティブＬにする時刻Ｔ５’の間にしている（画素電源ＶddがＬレベルの期間をＴlow とする）。画素電源ＶddがＬレベルにあるときにＴ４’〜Ｔ６’の期間で転送信号TRG をアクティブＨにすることで、電荷生成部３２はＬレベルにプリセットされ、電子で満たされる（飽和状態になる）。第１例と同様に、これを信号電荷生成部３２に対する埋戻し処理（ＰＤ埋戻し）と称する。画素電源ＶddをＨレベルにしてからリセット信号RST をインアクティブＬにすることでフローティングディフュージョン３８をハイレベルにリセットしておくことができる。
【０１２７】
そして、このような電荷生成部３２を飽和させる処理を行なった後の次の垂直走査期間で中間転送を行なう。このとき、第１実施形態と同様にして、リセット信号RST がアクティブＨになる前に、中間転送期間Ｔｍにて、垂直選択信号VSELをインアクティブＬにした状態で、一度転送パルスTRG の転送駆動電圧レベルを中間電圧に設定して電荷生成部３２からフローティングディフュージョン３８への電荷転送を行なう。その後、垂直選択信号VSELをアクティブＨにし、さらにリセット信号RST をアクティブＨにしてフローティングディフュージョン３８をリセットする（Ｔ１’）。その後、転送信号TRG をアクティブＨにして読出選択用トランジスタ３４をオンさせて電荷生成部３２の信号電荷をフローティングディフュージョン３８に転送する（Ｔ２’）。これにより、フローティングディフュージョン３８の電圧が、設定した中間電圧に対応する中間保持電荷量に応じて低下し、この中間保持電荷量に応じた電圧が画素信号として画素信号生成部５から垂直信号線１９を介してＡＤ変換部２５０側に伝達される。以下、第２実施形態（第１例）と同様である。
【０１２８】
なお、第１例では一般的な３ＴＲ構成の場合で、第２例では一般的な４ＴＲ構成の場合で、読出選択用トランジスタ３４およびリセットトランジスタ３６をスイッチ部として利用し、所定のタイミングで電荷生成部３２を飽和させ得るような電圧を電荷生成部３２に供給する仕組みについて説明したが、単位画素３の回路構成としては、これらの他にも様々なものが考えられている。それらについても、その回路構成に応じて、一部のトランジスタをスイッチ部のスイッチトランジスタとして利用し、あるいはスイッチ部として機能するスイッチトランジスタを追加して、所定のタイミングでスイッチトランジスタをオンさせて電荷生成部３２を飽和させ得るような電圧を電荷生成部３２に供給する仕組みを採ることができる。
【０１２９】
たとえば、図示を割愛するが、電荷生成部３２のカソード（読出選択用トランジスタ３４側）とリセットトランジスタ３６のドレイン側の電源線（通常は画素電源Ｖddと共通でよい）との間に、電荷生成部３２に蓄積されている電荷を直接に排出する排出トランジスタを備えた構成のものも考えられている。このような単位画素３の場合、排出トランジスタを本実施形態のスイッチ部として利用し、所定のタイミングで電荷生成部３２を飽和させ得るような電圧を排出トランジスタを介して電荷生成部３２に供給する仕組みにすることができる。もちろん、第２実施形態の動作原理としては、排出トランジスタとは別に、スイッチトランジスタを設けることを否定するものではない。
【０１３０】
以上のように、本実施形態の仕組みによれば、中間保持電荷量Ｑｍの期待値となる中間電圧を適正に設定できる。前記の説明から理解されるように、第１・第２実施形態の中間電圧設定適正化処理を実施する固体撮像装置１は、中間電圧設定適正化処理（画素駆動電圧適正化処理）を実施する画素駆動電圧適正化装置９を内蔵し、中間電圧を適正レベルに自己設定可能な構成となっている。デジタル演算部２９ａは、飽和電荷量に基づく画素信号と中間電圧保持電荷量に基づく画素信号に基づき中間電圧のレベルを適正な値に設定するための判定の指標値を求め、求めた指標値を通知する信号処理部の機能を備える。システム制御部２０ｂは、デジタル演算部２９ａ（信号処理部）から通知される指標値と、中間電圧保持電荷量の期待値とを比較し、当該比較結果に基づいて中間電圧のレベルを設定する転送駆動電圧設定部の機能を備える。
【０１３１】
因みに、前記説明では、平均値Ｄave や最大値Ｄmax や最小値Ｄmin などの算出データＤの計算をデジタル演算部２９ａで行なっていたが、固体撮像装置１外部のデジタル演算部２９ｂで行なう構成を採ってもよい。デジタル演算部２９ｂは、飽和電荷量に基づく画素信号と中間電圧保持電荷量に基づく画素信号に基づき、中間電圧のレベルを適正な値に設定するための判定の指標値を求める信号処理部の機能を持つ。デジタル演算部２９ｂは、得られた算出データＤをシステム制御部２０ｂに通知する。
【０１３２】
中間電圧による画素読み出しを行なう固体撮像装置１の場合、中間電圧には画質が破綻する設定が理論的に存在していて、理論値と使用時の電圧差を電圧マージンと呼ぶと、電圧マージンはサンプルごとにばらついているし環境条件によっても影響を受けてしまう。
【０１３３】
これに対して、本実施形態の仕組みを採ることで、デバイスごとに中間電圧の設定を理論値に近づけることができるため、どのようなデバイスでも、またどのような使用環境でも、画質の破綻が生じないことが保障できる。
【０１３４】
加えて、本実施形態を適用しない場合に起こる次の点を改善できる。
１）電圧設定をデバイスごとに変えない場合、電圧マージンのバラツキを管理する必要があり、生産条件変更などにより特性ばらつきが変わった場合に歩留低下が生じる。本例では、歩留低下が生じないので、その分のコストを低減できる。
２）電圧設定をデバイスごとに変える場合、デバイスごとに中間電圧と保持量の関係を測定する必要があり、測定結果をデバイスごとに反映させるシステムが必要となる。本例では、デバイス自身で適正な中間電圧を設定するフィードバックループ構成を備えるので、そのシステム分のコストを低減できる。
【０１３５】
ここで、第１実施形態と第２実施形態を比較した場合、次のような優劣があると考えられる。
１）第１実施形態は、電源外部制御装置の回路を追加する必要がない利点がある一方、信号電荷生成部３２の電荷量（フローティングディフュージョン３８の電位）を任意のタイミングで（任意のレベルに）設定できない不利益がある。
２）第２実施形態は、信号電荷生成部３２の電荷量（フローティングディフュージョン３８の電位）を任意のタイミングで（任意のレベルに）設定できる利点がある一方、信号電荷生成部３２を電子で埋めるために、電源電圧Ｖddをローレベルに制御する回路が必要になる不利益がある。
【０１３６】
この差異についてもう少し詳しく説明すると以下の通りである。本実施形態の仕組みは、従前の固体撮像装置に比べて、信号電荷生成部３２の電荷量を中間電圧保持電荷量ですりきる駆動が追加になるが、その変更事項を構造的に最小限の変更で実現させるのが第１実施形態になる。しかし、電荷注入層４３２からの電荷の湧き出しにより飽和させるので、読み出しから次の読み出しまでといった蓄積時間が必要になり、電荷の湧き出し状況は電荷注入層４３２の形成状況に左右され、制御は困難である。一方、第２実施形態は、任意のタイミング（電源電圧Ｖddをローレベルにしリセットトランジスタ３６と読出選択用トランジスタ３４をオンにした瞬間）に飽和できるので制御性が優れている。また３ＴＲ型においては、電源電圧Ｖddをローレベルにする仕組みが備えられており、それを流用できるので、回路の追加はなく、キズ有画素も不要になる。
【０１３７】
＜撮像装置：第３実施形態＞
図９は、第１・第２実施形態の固体撮像装置と同様の仕組みを利用した第３実施形態の撮像装置の概略構成を示す図である。第３実施形態は、前述の固体撮像装置１の各実施形態に採用していた中間電圧設定適正化処理の仕組みを、物理情報取得装置の一例である撮像装置に適用したものである。図９は、その撮像装置８の概略構成図である。主要な構成要素について説明すると次の通りである（主要なもの以外は説明を割愛する）。
【０１３８】
撮像装置８は、撮影レンズ８０２、光学ローパスフィルタ８０４、色フィルタ群８１２、画素アレイ部１０、駆動制御部７、カラムＡＤ変換部２６、参照信号生成部２７、カメラ信号処理部８１０を備えている。図中に点線で示しように、光学ローパスフィルタ８０４と合わせて、赤外光成分を低減させる赤外光カットフィルタ８０５を設けることもできる。カラムＡＤ変換部２６の後段に設けられたカメラ信号処理部８１０は、撮像信号処理部８２０と、撮像装置８の全体を制御する主制御部として機能するカメラ制御部９００を有する。撮像信号処理部８２０は、信号分離部８２２と、色信号処理部８３０と、輝度信号処理部８４０と、エンコーダ部８６０を有する。
【０１３９】
本実施形態のカメラ制御部９００は、マイクロプロセッサ（microprocessor）９０２、読出専用の記憶部であるＲＯＭ（Read Only Memory）９０４、ＲＡＭ９０６（Random Access Memory）、図示を割愛したその他の周辺部材を有している。マイクロプロセッサ９０２は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたＣＰＵ（Central Processing Unit ）を代表例とする電子計算機の中枢をなすものと同様のものである。ＲＡＭ９０６は、随時書込みおよび読出しが可能であるとともに揮発性の記憶部の一例である。マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６を纏めて、マイクロコンピュータ（microcomputer ）とも称する。
【０１４０】
カメラ制御部９００は、システム全体を制御するものであり、本実施形態の中間電圧設定適正化処理との関係においては、中間保持電荷量Ｑｍに関わるデータ処理や判定処理を行ない電源部３００を制御する機能を有している。なお、駆動制御部７の図示を割愛したシステム制御部２０ｂからは中間電圧設定適正化処理に関わる処理の一部または全部を外してカメラ制御部９００側に移植する。また、デジタル演算部２９ａ，２９ｂにおける中間保持電荷量Ｑｍに関わるデータ処理の機能部分の一部または全部もカメラ制御部９００に移植する。各機能部分の全部をカメラ制御部９００に移植する構成では、カメラ制御部９００は、転送信号TRG に関しての中間電圧設定適正化処理（画素駆動電圧適正化処理）を実施する画素駆動電圧適正化装置の一例として機能する。また、各機能部分の全部をカメラ制御部９００に移植する構成では、移植されていない機能部を持つ固体撮像装置１側のシステム制御部２０ｂやデジタル演算部２９ａなどとカメラ制御部９００とにより、中間電圧設定適正化処理（画素駆動電圧適正化処理）を実施する画素駆動電圧適正化装置が構成されることになる。
【０１４１】
ＲＯＭ９０４にはカメラ制御部９００の制御プログラムなどが格納されているが、特に本例では、カメラ制御部９００によって、中間電圧設定適正化処理を制御するためのプログラムが格納されている。ＲＡＭ９０６にはカメラ制御部９００が各種処理を行なうためのデータなどが格納されている。
【０１４２】
カメラ制御部９００は、メモリカードなどの記録媒体９２４を挿脱可能に構成し、またインターネットなどの通信網との接続が可能に構成している。たとえば、カメラ制御部９００は、マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６の他に、メモリ読出部９０７および通信Ｉ／Ｆ（インタフェース）９０８を備える。
【０１４３】
記録媒体９２４は、たとえば、マイクロプロセッサ９０２にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部８４０からの輝度系信号に基づく測光データＤＬの収束範囲や露光制御処理（電子シャッタ制御を含む）、中間電圧設定適正化処理のための各種の制御情報の設定値などの様々なデータを登録するなどのために利用される。メモリ読出部９０７は、記録媒体９２４から読み出したデータをＲＡＭ９０６に格納（インストール）する。通信Ｉ／Ｆ９０８は、インターネットなどの通信網との間の通信データの受け渡しを仲介する。
【０１４４】
なお、このような撮像装置８は、駆動制御部７およびカラムＡＤ変換部２６を、画素アレイ部１０と別体にしてモジュール状のもので示しているが、固体撮像装置１について述べたように、これらが画素アレイ部１０と同一の半導体基板上に一体的に形成されたワンチップものの固体撮像装置１を利用してもよいのは言うまでもない。図では、画素アレイ部１０や駆動制御部７やカラムＡＤ変換部２６や参照信号生成部２７やカメラ信号処理部８１０の他に、撮影レンズ８０２、光学ローパスフィルタ８０４、あるいは赤外光カットフィルタ８０５などの光学系をも含む状態で、撮像装置８を示しており、この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。このような撮像装置８は、「撮像」を行なうための、たとえば、カメラや撮像機能を有する携帯機器として提供される。なお、「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出なども含むものである。
【０１４５】
このような構成の撮像装置８としても、カメラ制御部９００が電源部３００に電圧設定TSを供給して、特に転送信号TRG の転送駆動電圧レベルの中間電圧レベルを適正化する前記実施形態の中間電圧設定適正化処理を行なうことで、デバイスや使用環境に左右されることなく、中間保持電荷量Ｑｍの期待値となる中間電圧を適正に設定できる。
【０１４６】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１４７】
また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１４８】
たとえば、本実施形態の中間電圧設定適正化処理は、電荷生成部３２からの信号電荷の読み出し部分に関し、中間電圧を利用した読出しを行なう仕組みに適用されるものであり、電荷生成部と電荷転送部を具備するデバイスであればどのようなものにも適用でき、ＣＣＤイメージセンサに代表される電荷転送型の固体撮像装置にも同様に適用できる。
【図面の簡単な説明】
【０１４９】
【図１】本発明に係る固体撮像装置の一実施形態であるＣＭＯＳ型の固体撮像装置（ＣＭＯＳイメージセンサ）の基本構成図である。
【図２】垂直走査部と画素アレイ部とのインタフェースに着目して、本実施形態の固体撮像装置を示した図である。
【図３】中間電圧の設定値とノイズ量の関係を説明する図である。
【図３Ａ】検証実験の中間転送と完全転送の駆動タイミングを説明する図である。
【図３Ｂ】複数種類の中間電圧の設定値において、中間転送と完全転送のそれぞれ得られる信号の合成出力を説明する図である。
【図３Ｃ】中間電圧の設定値の違いによる合成出力差を説明する図である。
【図４】第１実施形態の中間電圧設定適正化処理において、単位画素の一部を加工した１画素分の画素構造を説明する断面模式図である。
【図４Ａ】第１実施形態の中間電圧設定適正化処理において、単位画素の一部を加工した画素アレイ部全体の構造を説明する平面図である。
【図５】第１実施形態において、通常画素領域とキズあり画素領域を識別する領域識別信号と画素アレイ部との関係を説明する図である。
【図５Ａ】第１実施形態において、領域識別信号がＬレベルの期間に画素信号を読み出すときの動作を説明するタイミングチャートである。
【図５Ｂ】第１実施形態において、領域識別信号がＨレベルの期間に画素信号を読み出すときの動作を説明するタイミングチャートである。
【図５Ｃ】第１実施形態において、垂直走査レートでの、キズあり画素の電荷生成部の電荷量の遷移を説明する図である。
【図６】本実施形態において、デバイスごとに転送パルスの転送駆動電圧レベル（特に中間電圧レベル）の適正化を行なうためのフィードバックループの構成例を示す図である。
【図７】中間電圧を適正化する仕組みの第２実施形態（第２例）が適用される３ＴＲ構成の単位画素を示す図である。
【図７Ａ】図７に示す３ＴＲ構成の単位画素に対する通常の駆動タイミングを説明するタイミングチャートである。
【図７Ｂ】第２実施形態（第１例）に適用される通常画素領域と保持電荷測定用領域を識別する領域識別信号と画素アレイ部との関係を説明する図である。
【図７Ｃ】図７に示す３ＴＲ構成の単位画素に対する第２実施形態（第１例）の駆動タイミングを説明するタイミングチャートである。
【図８】第２実施形態（第２例）が適用される４ＴＲ構成の単位画素を示す図である。
【図８Ａ】第２実施形態（第２例）に適用される電源部の構成例を示す図である。
【図８Ｂ】第２実施形態（第２例）に適用される通常画素領域と保持電荷測定用領域を識別する領域識別信号と画素アレイ部と画素電源の関係を説明する図である。
【図８Ｃ】図８に示す４ＴＲ構成の単位画素に対する通常の駆動タイミングを説明するタイミングチャートである。
【図８Ｄ】図８に示す４ＴＲ構成の単位画素に対する第２実施形態（第２例）の駆動タイミングを説明するタイミングチャートである。
【図９】第１・第２実施形態の固体撮像装置と同様の仕組みを利用した第３実施形態の撮像装置の概略構成を示す図である。
【符号の説明】
【０１５０】
１…固体撮像装置、１０…画素アレイ部、１０ｂ…キズあり画素領域、１０ａ…通常画素領域、１２…水平走査部、１４…垂直走査部、１４６…レベルシフタ、１４８…ドライバ、１８…水平信号線、１９…垂直信号線、２０…通信・タイミング制御部、２０ｂ…システム制御部、２０ａ…クロック変換部、２４…読出電流制御部、２５０…ＡＤ変換部、２５２…比較部、２５４…カウンタ部、２５６…データ記憶部、２６…カラムＡＤ変換部、２７…参照信号生成部、２７０…ＤＡ変換部、２８…出力部、２９ａ，２９ｂ…デジタル演算部、３…単位画素、３ｂ…キズあり画素、３ａ…通常画素、３２…電荷生成部、３４…読出選択用トランジスタ、３６…リセットトランジスタ、３８…フローティングディフュージョン、４０…垂直選択用トランジスタ、４２…増幅用トランジスタ、３２０…判定部、３００…電源部、３０２…正電源、３１２…中間電圧発生部、４３２…電荷注入層、５…画素信号生成部、５４…転送配線、５６…リセット配線、５７…ドレイン線、５８…垂直選択線、６…信号出力部、７…駆動制御部、８…撮像装置、９…画素駆動電圧適正化装置、９００…カメラ制御部
【図１】
2010109677.tif 000003
【図２】
2010109677.tif 000004
【図３】
2010109677.tif 000005
【図３Ａ】
2010109677.tif 000006
【図３Ｂ】
2010109677.tif 000007
【図３Ｃ】
2010109677.tif 000008
【図４】
2010109677.tif 000009
【図４Ａ】
2010109677.tif 000010
【図５】
2010109677.tif 000011
【図５Ａ】
2010109677.tif 000012
【図５Ｂ】
2010109677.tif 000013
【図５Ｃ】
2010109677.tif 000014
【図６】
2010109677.tif 000015
【図７】
2010109677.tif 000016
【図７Ａ】
2010109677.tif 000017
【図７Ｂ】
2010109677.tif 000018
【図７Ｃ】
2010109677.tif 000019
【図８】
2010109677.tif 000020
【図８Ａ】
2010109677.tif 000021
【図８Ｂ】
2010109677.tif 000022
【図８Ｃ】
2010109677.tif 000023
【図８Ｄ】
2010109677.tif 000024
【図９】
2010109677.tif 000025