(57)【要約】      （修正有）【課題】窒化物半導体層の割れ（クラック）や結晶欠陥、反りの発生を抑制し、かつ生産性の向上が可能な化合物半導体基板を提供する。【解決手段】化合物半導体基板１は、結晶面方位が（１１１）面であるシリコン単結晶基板１０と、シリコン単結晶基板１０上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成された第１バッファ層２０ａおよび２０ｂと、第１バッファ層２０ａおよび２０ｂ上に形成され、厚さが２５０ｎｍ以上３５０ｎｍ以下のＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された第１単層３０ａと、厚さが５ｎｍ以上２０ｎｍ以下のＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された第２単層３０ｂとが交互に複数積層された第２バッファ層３０と、第２バッファ層３０上に形成され、少なくとも１層以上の窒化物系半導体単結晶層を含む半導体素子形成領域４０と、を備える。【選択図】図１
2010232322.tif 000002
【特許請求の範囲】
【請求項１】
結晶面方位が（１１１）面であるシリコン単結晶基板と、
前記シリコン単結晶基板上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成された第１バッファ層と、
前記第１バッファ層上に形成され、厚さが２５０ｎｍ以上３５０ｎｍ以下のＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された第１単層と、厚さが５ｎｍ以上２０ｎｍ以下のＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された第２単層とが交互に複数積層された第２バッファ層と、
前記第２バッファ層上に形成され、少なくとも１層以上の窒化物系半導体単結晶層を含む半導体素子形成領域と、を備えることを特徴とする化合物半導体基板。
【請求項２】
前記第１バッファ層は、前記シリコン単結晶基板上に形成され、ＡｌＮ単結晶（ｘ＝１）で構成されたＡｌＮ単層と、前記ＡｌＮ単層上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）で構成されたＡｌＧａＮ単層と、で構成されていることを特徴とする請求項１に記載の化合物半導体基板。
【請求項３】
前記第１単層は、ＧａＮ単結晶（ｙ＝０）であり、前記第２単層は、ＡｌＮ単結晶（ｚ＝１）であることを特徴とする請求項１または２に記載の化合物半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＨＥＭＴ（High Electron Mobility Transistor）等の電子デバイスに好適に用いられる化合物半導体基板に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）や窒化アルミニウム（ＡｌＮ）等に代表される窒化物半導体は、シリコンに比べて高い電子移動度、広いバンドギャップを有し、それらの特徴を生かした超高速トランジスタや超低損失スイッチング素子などの電子デバイスの実現が見込まれている。このような優れた材料物性から、窒化物半導体を用いたデバイスは、現在主流である半導体シリコンによるデバイスの物性限界を凌駕するものとして期待されている。
【０００３】
従来、このような窒化物半導体をエピタキシャル成長するための基板としては、サファイア、シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、亜鉛酸化物（ＺｎＯ）等が用いられる。これらの基板の中でもＳｉ単結晶基板は、他の基板と比べて、結晶性に優れ、大面積で、高純度で、かつ、低価格で製造することが可能であるため、好適に用いられる。また、Ｓｉ単結晶基板を用いることで、その後のデバイス工程は、現在のデバイス工程をそのまま使用することができるため、開発コスト面においても優位であり、その実用化が求められている。
【０００４】
しかしながら、Ｓｉ単結晶基板と窒化物半導体との室温における熱膨張係数を比較すると、窒化物半導体の方が２倍近く高い値を有している。そのため、Ｓｉ単結晶基板上に比較的成長温度が高い有機金属気相成長法などを用いてエピタキシャル成長を行った場合、成長後に基板温度を室温まで下げる際、窒化物半導体層には引張応力が発生して割れ（クラック）が発生する。また、Ｓｉと窒化物半導体との結晶格子定数差は１０％以上と非常に大きいため、それに起因して結晶欠陥等が発生するという問題がある。
【０００５】
そこで、これらの問題を解決するために、Ｓｉ単結晶基板上に多層構造のバッファ層を設け、このバッファ層上に半導体素子形成領域を設けた半導体装置が提案されている（例えば、特許文献１参照。）。
【０００６】
しかしながら、Ｓｉ単結晶基板上にエピタキシャル成長によりバッファ層や窒化物半導体層を厚く形成していくと、Ｓｉ単結晶基板の反りが増加するという問題がある。その一方で、成膜するバッファ層や窒化物半導体層の厚膜化は、層自身の結晶性の向上につながるという利点を有している。
【０００７】
なお、反りの低減を目的として、Ｓｉ単結晶基板上に材質が異なる厚さが薄い単層が複数積層された多層膜バッファ領域と、当該多層膜バッファ領域の間に配置された厚さが厚い材質が同一である単層膜バッファ領域とを備えたバッファ層が設けられた化合物半導体基板が提案されている（例えば、特許文献２参照。）。
【０００８】
これらの多層膜バッファ領域は、格子定数の異なる２種類以上の材料の組み合わせからなり、デバイス形成領域と同様のIII族窒化物またはそれらの化合物からなるのが一般的である。代表的なIII族窒化物であるＩｎＮ、ＧａＮ、ＡｌＮの格子定数の大小関係はＩｎＮ＞ＧａＮ＞ＡｌＮとなり、これらの混晶（例えば、ＡｌｘＩｎｙＧａ１−ｘ―ｙＮ：（ｘ＋ｙ）≧１等）の格子定数はそれぞれの組成比で決定される。Ｉｎの割合が高いものほど格子定数が大きく、Ａｌの割合が高いものほど格子定数は小さい。デバイス作製領域にＧａＮを使用することを考えるとその成長条件の観点から、多層膜バッファ領域にはＧａＮを主とした窒化物混晶と、ＡｌＮを主とした窒化物混晶が好適に用いられるのが好ましい。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−５９９４８号公報
【特許文献２】特開２００８−２０５１１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２に記載の多層膜バッファ領域の形成において、ＧａＮを主とした混晶の最適成長条件付近で結晶品質を低下させずにＡｌＮを主とした混晶を成長させる場合は、ＡｌＮを主とした混晶の最適成長条件はＧａＮを主とした混晶の最適成長条件に比べて高温であることから、成長速度を抑えることが必要となる。そのため、上記多層膜バッファ領域を用いた窒化物半導体基板の製造において、品質を低下させずに生産性を高めるためには、多層膜バッファ領域に占めるＡｌＮ系混晶の割合を少なくすることが望まれる。しかしながら、従来構造の多層膜バッファ領域において、単に、ＡｌＮ系混晶の割合を少なくするために一層当たりの厚さを減らした場合、割れ（クラック）や反りの制御が困難となる問題がある。
【００１１】
本発明は、上記技術的課題を解決するためになされたものであり、窒化物半導体層の割れ（クラック）や結晶欠陥、反りの発生を抑制し、かつ生産性の向上が可能な化合物半導体基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る化合物半導体基板は、結晶面方位が（１１１）面であるシリコン単結晶基板と、前記シリコン単結晶基板上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成された第１バッファ層と、前記第１バッファ層上に形成され、厚さが２５０ｎｍ以上３５０ｎｍ以下のＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された第１単層と、厚さが５ｎｍ以上２０ｎｍ以下のＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された第２単層とが交互に複数積層された第２バッファ層と、前記第２バッファ層上に形成され、少なくとも１層以上の窒化物系半導体単結晶層を含む半導体素子形成領域と、を備えることを特徴とする。
【００１３】
前記第１バッファ層は、前記シリコン単結晶基板上に形成され、ＡｌＮ単結晶（ｘ＝１）で構成されたＡｌＮ単層と、前記ＡｌＮ単層上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）で構成されたＡｌＧａＮ単層と、で構成されていることが好ましい。
【００１４】
前記第１単層は、ＧａＮ単結晶（ｙ＝０）であり、前記第２単層は、ＡｌＮ単結晶（ｚ＝１）であることが好ましい。
【発明の効果】
【００１５】
本発明は、窒化物半導体層の割れ（クラック）や結晶欠陥、反りの発生を抑制し、かつ生産性の向上が可能な化合物半導体基板が提供される。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る化合物半導体基板を示す断面図である。
【図２】本発明の実施形態に係る化合物半導体基板の他の態様を示す断面図である。
【図３】本発明の実施形態に係る化合物半導体基板の他の態様を示す断面図である。
【図４】本発明の実施形態に係る化合物半導体基板の他の態様を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面を参照して、より詳細に説明する。
【００１８】
図１は、本発明の実施形態に係る化合物半導体基板を示す断面図である。
【００１９】
本実施形態に係る化合物半導体基板１は、図１に示すように、Ｓｉ単結晶基板１０上に、第１バッファ層２０、第２バッファ層３０、半導体素子形成領域４０が順次積層された構成を備える。
【００２０】
Ｓｉ単結晶基板１０は、第１バッファ層２０が形成される表面の結晶面方位が（１１１）面であるものが用いられる。なお、ここでいう（１１１）面には、（１１１）面に対して極微小（例えば、約十数度）に傾斜している結晶面方位、あるいは、（２１１）面等の高次面指数の結晶面方位も含まれる。
【００２１】
また、Ｓｉ単結晶基板１０は、ＣＺ（チョクラルスキー）法により製造されたものが好適に用いられるが、本発明はこれに限定されるものではなく、ＦＺ（フローティングゾーン）法により製造されたもの、又は、これらの方法を用いて製造されたＳｉ単結晶基板上にエピタキシャル成長によりＳｉ単結晶層を積層させたものを用いることができる。
【００２２】
Ｓｉ単結晶基板１０は、例えば、キャリア濃度１×１０１６〜１０２１／ｃｍ３（抵抗率約１〜０．００００１Ωｃｍ）、伝導型がｎ型のものが用いられる。
【００２３】
第１バッファ層２０は、前記Ｓｉ単結晶基板１０上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成される。
【００２４】
このように、第１バッファ層２０は、ＧａＮ単結晶ではなく、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成されているため、第１バッファ層２０形成時にＧａ原料とＳｉ基板表面との反応による基板表面の荒れを抑制することが出来る。
【００２５】
具体的には、第１バッファ層２０は、Ｓｉ単結晶基板１０上に形成され、ＡｌＮ単結晶（ｘ＝１）で構成された第１単層（ＡｌＮ単層）２０ａと、前記第１単層２０ａ上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）で構成された第２単層（ＡｌＧａＮ単層）２０ｂと、で構成される。
【００２６】
このように、本発明に関わる化合物半導体基板は、上述したような第１バッファ層２０を備えているため、Ｓｉ基板表面の保護やその上に形成する窒化物半導体層の割れ（クラック）や結晶欠陥の発生を抑制することができる。
【００２７】
第２バッファ層３０は、第１バッファ層２０上に形成され、厚さが２５０ｎｍ以上３５０ｎｍ以下のＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された第１単層３０ａと、厚さが５ｎｍ以上２０ｎｍ以下のＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された第２単層３０ｂとが交互に複数積層された構成を備える。
【００２８】
なお、ここでいう「交互に複数積層された」とは、第２バッファ層３０の最下層が第１単層３０ａであり最上層が第２単層３０ｂである場合（図１）、最下層が第２単層３０ｂであり最上層が第２単層３０ｂである場合（図２）、最下層が第１単層３０ａであり最上層が第１単層３０ａである場合（図３）、及び最下層が第２単層３０ｂであり最上層が第２単層３０ａである場合（図４）の四種類を含むものとする。
【００２９】
前記第１単層３０ａは、前述したように、厚さが２５０ｎｍ以上３５０ｎｍ以下であり、ＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成される。
【００３０】
このような構成を備えることで、第１単層３０ａにおいて、割れ（クラック）や結晶欠陥等の発生を抑制しつつ、反りの発生も抑制することができる。
【００３１】
なお第２単層３０ｂと交互に積層する場合において、前記第１単層３０ａの厚さが厚くなるほど反りの抑制に必要な圧縮応力の発生量は増加するが、前記厚さが２５０ｎｍ未満である場合には、必要な大きさの圧縮応力が発生しないため好ましくない。また、前記厚さが３５０ｎｍを超える場合には、前述の膜厚と圧縮応力発生量の関係が成り立たなくなり、膜厚が増加しても圧縮応力の増加は小さくなる。そのため反りの抑制が困難となるため好ましくない。
【００３２】
また、第１単層３０ａがＡｌｙＧａ１−ｙＮ単結晶（０．１≦ｙ）で構成されている場合には、第２単層３０ｂと組成が近似してくる。通常、多層膜による応力制御では格子定数の異なる材料の格子が揃おうとする際に発生する圧縮または引張応力を駆動力とするため、第１単層３０ａと第２単層３０ｂの組成が近似してくるとその駆動力が発生しづらくなり、その結果、クラック発生や反りの増加などが生じてしまう。
【００３３】
以上の理由により、第１単層３０ａは、ＧａＮ単結晶（ｙ＝０）であることが好ましい。
【００３４】
第２単層３０ｂは、前述したように、厚さが５ｎｍ以上２０ｎｍ以下であり、ＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成される。
【００３５】
このような構成を備えることで、第２単層３０ｂにおいて、割れ（クラック）や結晶欠陥等の発生を抑制しつつ、反りの発生も抑制することができる。
【００３６】
前記厚さが５ｎｍ未満である場合には、バッファ層としての機能を備えることが難しく、前記厚さが２０ｎｍを超える場合には、第２単層３０ｂの成膜中に極小の割れ（マイクロクラック）が発生し、反りの発生も抑制が難しくなる。
【００３７】
また、第２単層３０ｂがＡｌｚＧａ１−ｚＮ単結晶（ｚ≦０．９）で構成されている場合には、前述した第１単層３０ａと組成が近似してくるため、圧縮応力の発生が減少し、クラックの発生や反りの増加などが生じるため好ましくない。以上の理由により、第２単層３０ｂの構成は、ｚ＞０．９であることが不可欠であり、ＡｌＮ単結晶（ｚ＝１）であることがより好ましい。
【００３８】
また、上述したように、厚さが厚い単層をＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された層（第１単層３０ａ）とし、厚さが薄い単層をＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された層（第２単層３０ｂ）とすることで、生産性の向上を図ることができる。
【００３９】
すなわち、これら第１単層３０ａと第２単層３０ｂを交互に複数積層させて第２バッファ層３０を形成する際に、ＧａＮを主とした混晶を形成する場合と、ＡｌＮを主とした混晶を形成する場合とで、各々最適成長条件が異なる。例えば、ＧａＮ系の成長時の温度はおよそ１０５０℃、ＡｌＮ系の成長時の温度はおよそ１３００℃以上である。したがって、複数層積層させていく場合には、それぞれの層の形成において、毎回最適成長条件（温度）を変化させなければならず、生産性が著しく低下するという問題がある。
【００４０】
そこで、ＧａＮを主とした混晶及びＡｌＮを主とした混晶各々を形成していく場合に、低温であるＧａＮを主とした混晶の最適成長条件（例えば、１０５０℃）において温度を一定とし、高速の成膜速度で形成しても結晶品質が低下することがないＧａＮを主とした混晶のバッファ層３０に占める割合を多く設定し、結晶品質を低下させないために低速の成膜速度で形成しなければならないＡｌＮを主とした混晶のバッファ層３０に占める割合を少なく設定することが好適である。このような設定により、当該第２のバッファ層３０の形成における生産性を著しく向上することができる。
【００４１】
半導体素子形成領域４０は、前記第２バッファ層３０上に形成され、少なくとも１層以上の窒化物系半導体単結晶層を含んでいる。これら窒化物系半導体単結晶層は、適用されるＨＥＭＴ（High Electron Mobility Transistor）等の電子デバイスの仕様によって適時設計される。なお、本実施形態に係る半導体素子形成領域４０は、第２バッファ層３０上に形成され、ＧａＮ単結晶で構成されたＧａＮ層４０ａと、ＧａＮ層４０ａ上に形成され、Ａｌ０．２Ｇａ０．８Ｎ単結晶で構成されたＡｌＧａＮ層４０ｂと、を備える。
【００４２】
前述した第１バッファ層２０、第２バッファ層３０、半導体素子形成領域４０は、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）やＰＥＣＶＤ（plasma enhanced chemical vapor deposition）を初めとしたＣＶＤ法、レーザービームを用いた蒸着法、雰囲気ガスを用いたスパッタリング法等により形成することができる。なお、本発明の実施例では、ＭＯＣＶＤ法を用いるものとする。
【００４３】
前記第１バッファ層２０の直上に形成される第２バッファ層３０は、第１単層３０ａであることが好ましい。すなわち、図１及び図３の構成を備えることが好ましい。
【００４４】
なお、前記第１バッファ層２０の直上に形成される第２バッファ層３０が第２単層３０ｂ（図２、図４）である場合には、第１単層３０ａである場合に比べ、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）で構成された前記第１バッファ層２０の第２単層（ＡｌＧａＮ単層）２０ｂと組成が近くなるために、十分な圧縮応力が発生しなくなるため好ましくない。また、第１バッファ層２０の表面の荒れを十分に平坦化出来ないという不具合が発生する可能性があるため好ましくない。
【００４５】
なお、前記第２バッファ層３０の半導体素子形成領域４０と接する最上層は、第１単層３０ａであっても、第２単層３０ｂであっても問題なく、同様の効果を得ることができる。
【実施例】
【００４６】
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。
【００４７】
（実施例１）
結晶面方位（１１１）面、キャリア濃度１×１０18／ｃｍ3、伝導型がｎ型で、ＣＺ法により製造された直径が４インチ、厚さ５００μｍの片面が鏡面研磨されたＳｉ単結晶基板１０を、水素雰囲気下、１０００℃で熱処理を行い、表面を清浄にした。
【００４８】
次に、基板温度を１１５０℃として、ＴＭＡ（トリメチルアルミニウム）及びＮＨ３（アンモニア）ガスを供給し、Ｓｉ単結晶基板１０の研磨面にＡｌＮ単結晶で構成された厚さ１００ｎｍのＡｌＮ単層（図１中：第１単層２０ａ）を形成した。次に、基板温度を１０５０℃として、ＴＭＧ（トリメチルガリウム）を更に供給し、ＴＭＡとＴＭＧの各々の供給量を調整して、ＡｌＮ単層上に厚さ２００ｎｍのＡｌ０．２Ｇａ０．８Ｎ単結晶で構成されたＡｌＧａＮ単層（図１中：第２単層２０ｂ）を形成した。
【００４９】
次に、基板温度を１０５０℃として、ＴＭＧ及びＮＨ３ガスを供給し、ＡｌＧａＮ単層上にＧａＮ単結晶で構成された第１単層３０ａを形成した。その後、基板温度を１０５０℃のままとし、ＴＭＧをＴＭＡに切り換えてから、第１単層３０ａ上にＡｌＮ単結晶で構成された第２単層３０ｂを形成した。
【００５０】
以上の第１単層３０ａと第２単層３０ｂの形成を複数回繰り返して、合計膜厚が約４０００ｎｍとなる第２バッファ層３０を形成した。この際、原料ガスの流量及び熱処理時間を調整して、第１単層３０ａの厚さを２５０ｎｍ以上３５０ｎｍ以下とし、第２単層３０ｂの厚さを５ｎｍ以上２０ｎｍ以下に制御した。
【００５１】
次に、作製した複数のサンプルに対して、基板温度を１０５０℃のままで、ＴＭＧ及びＮＨ３ガスを供給し、第２バッファ層３０上に、厚さ２０００ｎｍからなるＧａＮ単結晶で構成されたＧａＮ層４０ａを形成し、その後、ＴＭＡを更に供給し、ＴＭＡとＴＭＧの各々の供給量を調整して、ＧａＮ層４０ａ上にＡｌ０．２Ｇａ０．８Ｎ単結晶で構成された厚さ５０ｎｍのＡｌＧａＮ層４０ｂを形成した複数のサンプルを作製した。
【００５２】
以上の方法で作製された化合物半導体基板の、半導体素子形成領域４０におけるクラック及び結晶欠陥等の発生状況を、光学顕微鏡と透過電子顕微鏡を用いて評価した。また、反りをレーザー変位計にて評価した。
【００５３】
その結果、いずれのサンプルにおいても、クラック等は確認されず、結晶欠陥も１０９／ｃｍ2未満であり、反り量も４０μｍ以下であった。
【００５４】
（比較例１）
第２単層３０ｂの厚さを１ｎｍに制御し、その他は、実施例１と同様な方法で複数のサンプルを作製した。
【００５５】
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、いずれのサンプルにおいても、ＡｌＧａＮ層４０ｂの表面に目視確認可能なクラックが確認された。
【００５６】
（比較例２）
第２単層３０ｂの厚さを３０ｎｍに制御し、その他は、実施例１と同様な方法で複数のサンプルを作製した。
【００５７】
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、いずれのサンプルにおいても、ＡｌＧａＮ層４０ｂの表面に小さいクラックが確認された。また、反りも実施例１と同様な方法で測定したところ、４０μｍ程度であり反り自体は実施例１と大きく変化しないことが確認された。
【００５８】
（比較例３）
第１単層３０ａの厚さを２００ｎｍに制御し、その他は、実施例１と同様な方法で複数のサンプルを作製した。
【００５９】
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、いずれのサンプルにおいても、ＡｌＧａＮ層４０ｂの表面に小さいクラックが確認された。また、反りも実施例１と同様な方法で測定したところ、７０μｍ程度であり実施例１より悪化している傾向が確認された。
【００６０】
（比較例４）
第１単層３０ａの厚さを４００ｎｍに制御し、その他は、実施例１と同様な方法で複数のサンプルを作製した。
【００６１】
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、いずれのサンプルにおいても、ＡｌＧａＮ層４０ｂの表面に小さいクラックが確認された。また、反りも実施例１と同様な方法で測定したところ、８０μｍ程度であり、実施例１よりも大きく悪化している傾向が確認された。
【００６２】
（比較例５）
上述した第１単層２０ａ及び第２単層２０ｂを形成しないで、その他は、実施例１と同様な方法で複数のサンプルを作製した。
【００６３】
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、Ｓｉ基板表面と第一単層３０ａ成膜時に供給したＴＭＧのメルトバックエッチング反応により、クラック以前に鏡面のサンプルを得ることが出来なかった。
【００６４】
（比較例６）
上述した第２単層２０ｂをＧａＮ単結晶とし、その他は、実施例１と同様な方法で複数のサンプルを作製した。
【００６５】
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、第２バッファ層３０の初期の応力緩和が不十分となり、いずれのサンプルにおいても、ＡｌＧａＮ層４０ｂの表面に大きいクラックが確認された。
【００６６】
なお、本発明は上記の実施形態のそのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記の実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００６７】
１・・・化合物半導体基板
１０・・・Ｓｉ単結晶基板
２０・・・第１バッファ層
３０・・・第２バッファ層
４０・・・半導体素子形成領域
【図１】
2010232322.tif 000003
【図２】
2010232322.tif 000004
【図３】
2010232322.tif 000005
【図４】
2010232322.tif 000006