(57)【要約】【課題】  狭幅の配置配線領域に対する配線混雑が発生せず、狭幅配置配線領域へも有効に配線することが可能な半導体集積回路の配置配線方法を提供する。【解決手段】    縦横ルールに基づいて配置配線を行うグリッドベース配線手法において、配線方向が縦方向の配線層と横方向の配線層とで配線の混雑度（配線リソースの使用割合）を比較し、配線の混雑度に不均衡が発生している配線可能領域を検出する。そして、当該配線混雑度の不均衡が検出された配線可能領域の配線方向の縦横、及びスタンダードセルの配置方向の縦横を入れ替え、逆縦横ルールに基づいて配置配線を行う。【選択図】        図４
2010287807.tif 000002
【特許請求の範囲】
【請求項１】
多層配線層を有する半導体集積回路又はプリント基板に対し、前記多層配線層の配線層毎に縦方向或いは横方向の何れかの配線方向を予め割り当てて回路セルの配置、及び前記回路セル間の配線を行う配置配線方法であって、
前記回路セルを大まかに配置し、前記回路セル間の配線が禁止される配線禁止領域を設定し、前記回路セル間の配線が可能な配線可能領域を区分毎に分割して割り当てる概略配置を行う第１の工程と、
前記配線可能領域の各区分毎に実際に必要とされる配線を割り当てる概略配線を行い、配線の混雑度を前記配線可能領域の各区分につき前記配線層毎に算出する第２の工程と、
前記配線可能領域の各区分毎に、前記第２の工程で算出された前記配線の混雑度を前記配線方向が縦方向の前記配線層と横方向の前記配線層とで比較し、前記配線の混雑度が前記配線方向の縦方向と横方向とで不均衡になっている前記配線可能領域を検出する第３の工程と、
前記第３の工程で検出された前記配線可能領域の前記配線層毎の前記配線方向の縦方向と横方向を入れ替えることによって前記配線方向の再割り当てを行う第４の工程と、
前記第４の工程で前記配線方向が入れ替えられた前記配線可能領域と入れ替えられていない前記配線可能領域の境界において、前記配線方向が同方向の前記配線層同士が接続されるように、前記配線層間を接続する仮想ピンを配置する第５の工程と、
前記第４の工程で再割り当てがされた前記配線方向に従って前記回路セルの詳細な位置を決定する詳細配置を行う第６の工程と、
前記第４の工程で再割り当てがされた前記配線方向に従って前記概略配線を再度行う第７の工程と、
前記回路セル間の配線パターンを決定する詳細配線を行う第８の工程と、を有することを特徴とする配置配線方法。
【請求項２】
前記第４の工程の後、前記第５の工程の前に、前記第４の工程で前記配線方向が入れ替えられた前記配線可能領域上に配置されていた前記回路セルを９０度回転させて再配置し、前記概略配置を再度行う工程を有することを特徴とする請求項１に記載の配置配線方法。
【請求項３】
前記配線の混雑度は、前記配線可能領域の各区分の縦幅或いは横幅により定まる配線を割り当て可能な縦或いは横方向の配線トラック数に対する実際に必要とされる配線の本数の割合により、前記配線可能領域の各区分につき前記配線層毎に算出されることを特徴とする請求項１又は２に記載の配置配線方法。
【請求項４】
前記配置配線方法が、狭幅な前記配線可能領域を有するセンサーＬＳＩに適用されることを特徴とする請求項１〜３の何れか一項に記載の配置配線方法。
【請求項５】
請求項１〜４の何れか一項に記載の配置配線方法により形成された前記配線パターンを有していることを特徴とする半導体集積回路。
【請求項６】
請求項１〜４の何れか一項に記載の配置配線方法により形成された前記配線パターンを有していることを特徴とする多層プリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の自動レイアウト技術に関し、特に半導体集積回路において狭幅な配置配線領域を有する場合の自動配置配線方法、及び、当該配置配線方法を用いて作製された半導体集積回路に関する。
【背景技術】
【０００２】
スタンダードセル、或いはゲートアレイに用いられる半導体集積回路の自動レイアウト技術においてはグリッドベース配線と呼ばれる配線手法が主に用いられている。この手法では縦横ルールと呼ばれる配線ルールが適用され、例えば、奇数配線層をＸ方向（横方向）、偶数配線層をＹ方向（縦方向）に用いた配線を行う。また、この手法では各配線層のデザインルールに従って格子状に構成された縦横の配線トラック上に配線を行う事によって配線処理を効率化している。半導体集積回路の自動レイアウト工程は配置工程と配線工程に分かれ、更に、配置工程は概略配置工程と詳細配置工程に、配線工程は概略配線工程と詳細配線工程に夫々分かれている。概略配置工程では詳細な位置決めまでは行わずに上記グリッドベース配線に於ける配線混雑度の見積もりとタイミング制約の妥当性評価を主目的とする。詳細配置工程では詳細な位置決めを行い、デザインルールエラーが発生しないようにする。概略配線工程では配線混雑度が妥当かどうか、及び、タイミング制約を満たせるかどうかを見積もるために配線トラックの割り当てと配線層の割り当てを行う。その後、詳細配線工程において実際の配線処理を行う。上記の自動レイアウト技術を用いた場合の一般的なチップレイアウトを図１に示す。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２６１１６５号公報
【特許文献２】特開２００４−１０３８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１に示されるように、チップ内にはハードマクロブロック１０１や下位階層のスタンダードセルブロック１０２（１０２ａ〜１０２ｃ）が配置されるためにトップ階層のスタンダードセル配置領域１０３（１０３ａ〜１０３ｄ）上には縦横比が著しく異なる狭幅の配線可能領域（１０３ａ，１０３ｃ）が発生することが多い。この場合に上述の配線デザインルールに従って配線を行うと、配線層が４層からなる場合、１層目の配線層はスタンダードセルブロック内の配線用に割り当てられ、スタンダードセル間を接続する配線としては縦方向配線として２層、４層が使用できるが、横方向配線として３層しか使用できないために配線リソースの不均衡が生じる。即ち、横方向に長いスタンダードセル配置領域については横方向の配線リソースが不足し、配線混雑が生じるために面積効率が下がり、結果、より広い領域のスタンダードセル配置領域が必要になる。
【０００５】
このことは、チップ面積の増大に影響するだけでなく、配線長の増大を引き起こし、動作速度にも悪影響を与える。一方で、回避策としての配線長の増大による波形なまりを防止するためのバッファセルの挿入や、タイミングを改善するためのドライブ能力が大きなセルへの置き換えは消費電力の増大を引き起こす原因となる。
【０００６】
この問題は、半導体集積回路において最大配線層が３層から４層程度で、かつ、配線リソースが少ない方向に長い狭幅配置配線領域がある場合、例えばセンサーＬＳＩにおいて顕著である。当該センサーＬＳＩでは、チップ内部にセンサーを配置する結果、スタンダードセルの配置が可能な領域がチップ外周部のロの字型の領域に限られるため、回避不可能な横長或いは縦長の狭幅配置配線領域を有し、結果、配線リソースが縦横で不均衡になっている。このために配線リソースを有効に使うことができず、縦方向配線或いは横方向配線の何れかにのみ混雑度の高い領域が発生しチップ全体の面積、動作速度、消費電力に悪影響を与える。
【０００７】
上記問題の解決策として、特許文献１には狭幅配置配線領域内において各配線の順序が配線方向に垂直な方向から見て一定の、即ち互いに交差しない複数の配線を発生させる配置配線方法が開示されているが、この方法では各配線層の配線リソースの使用の無駄を省き、各配線層の配線リソースの有効利用に貢献することはできるが、チップ中心部に回避不能な大きな配線禁止領域を有し、縦横何れかの配線方向で配線リソースが不足する場合に適用するには限界がある。
【０００８】
また、特許文献２に記載の配置配線方法では、トランジスタのソース電極、ドレイン電極、及び電極間の幅に基づいて、狭幅領域に最適化したレイアウト設計を行う方法が開示されているが、この方法では回路レイアウトをトランジスタの設計にまで遡って行う必要がある。
【０００９】
本発明は上記の問題に鑑みてなされたものであり、その目的は、回路設計まで遡ることなく、チップ中心部に大きな回避不能な配線禁止領域が存在する場合であっても従来の配置配線方法で発生する狭幅領域に対する配線混雑が発生せず、狭幅領域へ有効に配線することが可能な配置配線方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る配置配線方法は、多層配線層を有する半導体集積回路又はプリント基板に対し、前記多層配線層の配線層毎に縦方向或いは横方向の何れかの配線方向を予め割り当てて回路セルの配置、及び前記回路セル間の配線を行う配置配線方法であって、前記回路セルを大まかに配置し、前記回路セル間の配線が禁止される配線禁止領域を設定し、前記回路セル間の配線が可能な配線可能領域を区分毎に分割して割り当てる概略配置を行う第１の工程と、前記配線可能領域の各区分毎に実際に必要とされる配線を割り当てる概略配線を行い、配線の混雑度を前記配線可能領域の各区分につき前記配線層毎に算出する第２の工程と、前記配線可能領域の各区分毎に、前記第２の工程で算出された前記配線の混雑度を前記配線方向が縦方向の前記配線層と横方向の前記配線層とで比較し、前記配線の混雑度が前記配線方向の縦方向と横方向とで不均衡になっている前記配線可能領域を検出する第３の工程と、前記第３の工程で検出された前記配線可能領域の前記配線層毎の前記配線方向の縦方向と横方向を入れ替えることによって前記配線方向の再割り当てを行う第４の工程と、前記第４の工程で前記配線方向が入れ替えられた前記配線可能領域と入れ替えられていない前記配線可能領域の境界において、前記配線方向が同方向の前記配線層同士が接続されるように、前記配線層間を接続する仮想ピンを配置する第５の工程と、前記第４の工程で再割り当てがされた前記配線方向に従って前記回路セルの詳細な位置を決定する詳細配置を行う第６の工程と、前記第４の工程で再割り当てがされた前記配線方向に従って前記概略配線を再度行う第７の工程と、前記回路セル間の配線パターンを決定する詳細配線を行う第８の工程と、を有することを第１の特徴とする。
【００１１】
更に、本発明に係る配置配線方法は、上記第１の特徴に加えて、前記第４の工程の後、前記第５の工程の前に、前記第４の工程で前記配線方向が入れ替えられた前記配線可能領域上に配置されていた前記回路セルを９０度回転させて再配置し、前記概略配置を再度行う工程を有することを第２の特徴とする。
【００１２】
また、本発明に係る配置配線方法は、上記第１又は第２の何れかの特徴に加えて、前記配線の混雑度は、前記配線可能領域の各区分の縦幅或いは横幅により定まる配線を割り当て可能な縦或いは横方向の配線トラック数に対する実際に必要とされる配線の本数の割合により、前記配線可能領域の各区分につき前記配線層毎に算出されることを第３の特徴とする。
【００１３】
また、本発明に係る配置配線方法は、上記第１乃至第３の何れかの特徴に加えて、狭幅な前記配線可能領域を有するセンサーＬＳＩに適用されることを第４の特徴とする。
【００１４】
また、本発明は上記第１乃至第４の特徴の配置配線方法により形成された前記配線パターンを有していることを特徴とする半導体集積回路、又は多層プリント基板である。
【発明の効果】
【００１５】
本発明に依れば、配線方向が縦方向の配線層と横方向の配線層とで配線の混雑度（配線リソースの使用割合）を比較し、配線の混雑度に不均衡（偏り）が発生している配線可能領域を検出し、当該検出された配線可能領域の配線方向の縦と横を入れ替え、配線方向の再割り当てを配線層毎に行うことにより、回路面積を大きくすることなく配線の混雑度の不均衡を解消でき、配線リソースを有効に活用することができる。
【００１６】
具体的には、例えば、縦方向配線として第２層と第４層の配線層を、横方向配線として第３層の配線層を用いる縦横ルールに基づいて配置配線を行う場合、横方向配線の配線リソースが縦方向配線の配線リソースよりも配線層１層分少なく、横方向の配線リソースが潜在的に不足しやすい状況のため、特に横長の配線可能領域において縦方向の配線リソースには十分余裕がある一方で横方向の配線リソースが枯渇し、配線方向が横方向の配線にのみ混雑が発生する虞がある。この場合において、本発明では当該配線可能領域の配線方向の縦横を入れ替え、縦方向配線として第３層の配線層を、横方向配線として第２層と第４層の配線層を用いる逆縦横ルールに基づいて配置配線を行うことにより当該配線可能領域の配線混雑度の不均衡を解消できる。
【００１７】
このとき、混雑が検出された配線可能領域の配線方向の縦横を入れ替え、配線方向の再割り当てを配線層毎に行うと同時に、当該配線可能領域上に配置されていた回路セル（スタンダードセル）の配置方向の縦横を入れ替え、概略配置を再度行うことが好ましい。通常、スタンダードセルのライブラリは縦横ルールに基づいて作成され、接続用端子の位置やセルサイズ等が縦横ルールに従って配線すると最も配線効率がよくなるように設計されている。このため、配線方向と同時に配置方向を±９０度回転させることで更に配線効率を上げることができる。
【００１８】
従って、本発明の配置配線方法に依れば、従来の配置配線方法で発生する狭幅領域に対する配線混雑が発生せず、狭幅の配線可能領域へも有効に配線することができ、小面積で、動作速度が高速で、低消費電力の半導体集積回路のレイアウト設計が可能になる。
【図面の簡単な説明】
【００１９】
【図１】自動レイアウト技術を用いた場合の一般的なチップレイアウト図。
【図２】本発明で使用しているレイアウトモデルを示す。
【図３】本発明の配置配線方法が適用されるチップレイアウトの一例を示す。
【図４】本発明の配置配線方法を示すフローチャート。
【図５】本発明の配置配線方法をセンサーＬＳＩに適用した場合の一例を示す。
【発明を実施するための形態】
【００２０】
〈第１実施形態〉
本発明で使用しているレイアウトモデルを図２に示す。尚、以下において集積回路における自動配置配線方法を例に挙げて詳細に説明するが、本発明はこれに限らず、多層プリント基板における配置配線方法についても同様に適用可能である。
【００２１】
図２（ａ）に示されるように、ＩＯセル２０４はＬＳＩの外部入出力バッファセルを示しており、チップアセンブリを実施する時のボンディングワイヤーを接続するためのＰＡＤ２０５を含んでいる。コア領域と呼ばれるチップ中央部はランダムロジックをスタンダードセル２１１によって構成したスタンダードセル配置領域２０３と、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）やメモリーなどを矩形ブロックとして構成したマクロセルブロック２０１（ハードマクロブロック）及び２０２（スタンダードセルブロック）の配置領域とからなっている。スタンダードセル配置領域２０３内の個々のスタンダードセル２１１は、図２（ｂ）に示されるように、ＡＮＤ回路やＯＲ回路といった基本的な論理演算を行う素子で構成されており、自動配置配線プログラムによって配置および配線が行われる。また、自動配線を行うための接続用端子２０６が備えられている。マクロセルブロック２０１，２０２にも同様に自動配線のための接続用端子２０７が夫々備えられており、マクロセルブロック２０１，２０２は、各配線がマクロブロック上を通過できるかどうかを自動配置配線プログラムに指示するために配線禁止領域をその内部に備えている。
【００２２】
以下に、本発明の自動配置配線方法について、図３（ａ）に示されるチップレイアウトで配置配線を行う場合を例として説明する。図４は本発明の自動配置配線方法に係るフローチャートである。以降、配線層が４層からなる半導体集積回路において、うち第２と第４層を縦方向配線に、第３層を横方向配線に用いて配置配線を行う場合を例として説明する。
【００２３】
まず、図４の工程ＳＴ１において、従来の縦横ルールに従った概略配置を行う。即ち、マクロセルブロック（図３（ａ）のスタンダードセルブロック３０２ａ〜３０２ｃ、及びハードマクロブロック３０１）、及びスタンダードセル３１１等の回路セルを縦横ルールに従って大まかに配置し、回路セル間の配線が可能な配線可能領域と配線が禁止される配線禁止領域を設定する。また、配線可能領域を区分毎に分割して割り当てる。
【００２４】
次に、図４の工程ＳＴ２において、従来の縦横ルールに従った概略配線を行う。即ち、配線可能領域の各区分毎に、デザインルールに従って格子状に構成された各配線層の縦横の配線トラック上に、実際に必要とされる配線を割り当てる。このとき配線を割り当て可能な縦横の配線トラックの最大本数（配線リソース）は、各配線可能領域の縦幅及び横幅により決定されるため、横長の配線可能領域に対しては横方向の配線リソースが不足し、縦長の配線可能領域に対しては縦方向の配線リソースが不足し、結果、配線リソースの使用割合に不均衡が生じ、配線の混雑度が上昇することになる。特に、本実施形態のように２層分の縦方向配線が割り当てられているが、横方向配線が１層分しかない場合には横方向の配線リソースが潜在的に不足しやすいため、例えば、図３（ａ）のスタンダードセル配置領域３０３ｃのような横長の狭幅の配線可能領域において配線リソースの使用割合に不均衡が生じ、配線の混雑度が上昇することになる。
【００２５】
ここで、配線可能領域を図３（ｄ）に示すような縦横配線トラック５本程度の微小領域に分割する。次に横方向（Ｘ方向）、縦方向（Ｙ方向）、及び各配線層Ｌに対して、配線を割り当て可能な配線トラック本数に対して工程ＳＴ２の概略配線で求めた実際に必要とされる配線本数の割合を微小領域毎に求め、夫々ＣＸ（Ｌ）,ＣＹ（Ｌ）とする。図３（ｄ）に示される例では、ＣＸ（Ｌ）＝４／５，ＣＹ（Ｌ）＝５／５となっている。更に、ＣＸ（Ｌ），ＣＹ（Ｌ）について縦方向の配線層、及び横方向の配線層毎に平均値を求め、ＣＭＸ，ＣＭＹとする。更に配線可能領域内の微小領域について平均を求め、ＣＡＭＸ、ＣＡＭＹとする。一般にＣＡＭＸ，ＣＡＭＹが一定の基準値以内であれば詳細配線工程においてデザインルールエラーなく配線可能である。この基準値をＳＸ，ＳＹとすると、上記ＣＡＭＸ，ＣＡＭＹとＳＸ，ＳＹとの大小関係に基づいて各配線可能領域における配線の混雑度を評価することができる。上述のように、横長の狭幅の配線可能領域では横方向の配線リソースが不足するため、ＣＡＭＸ＞ＳＸとなる虞がある。
【００２６】
このため、図４の工程ＳＴ３において、配線可能領域の各区分毎に、ＣＡＭＸ＞ＳＸとなる、即ち配線リソースの使用割合の不均衡によって混雑が発生している領域（例えば、図３（ａ）の３０３ｃ）を検出する。尚、ＣＡＭＸ＞ＳＸであり、かつＣＡＭＹ＞ＳＹでもある場合には工程ＳＴ１に戻って概略配置からやり直す。
【００２７】
次に、図４の工程ＳＴ４ａでは、上記工程ＳＴ３で配線リソースの不均衡による混雑が検出された横長の配線可能領域において、縦横ルールを逆にして配線層の配線方向の再割り当てを行う。即ち、図３（ｂ）に示されるように、配線層のうち第２と第４層を横方向配線に、第３層を縦方向配線に割り当てる。これにより横方向の配線リソースが不足していた横長の狭幅の配線可能領域において、横方向の配線リソースが増加して、配線リソースの不均衡によって発生していた配線混雑が解消される。
【００２８】
このとき、図４の工程ＳＴ４ｂに示されるように、配線層の配線方向の縦横を入れ替え、配線方向の再割り当てを行うと同時に、上記工程ＳＴ３で混雑が検出された配線可能領域に配置されていたスタンダードセル３１１の配置方向の縦横を入れ替え、概略配置を再度行うことが望ましい。一般に、スタンダードセルのライブラリは縦横ルールを前提に作成され、接続用端子の位置やセルサイズ等が縦横ルールに従って最適化されているため、配線方向と同時に配置方向も±９０度回転させることで配線効率を上げることができる。
【００２９】
この結果、配線層が入れ替えられた配線可能領域では第２層と第４層の配線層が横方向配線、第３層の配線層が縦方向配線となっているが、配線層が入れ替えられていない配線可能領域では第３層の配線層が横方向配線、第２層と第４層の配線層が縦方向配線のままである。このため、図４の工程ＳＴ５では、図３（ｃ）に示されるように、配線層が入れ替えられた配線可能領域と入れ替えられていない配線可能領域とが隣接する境界（図３（ａ）の領域３０３ｅ，３０３ｆ）において、互いの横方向配線同士、或いは縦方向配線同士が接続されるように、上記工程ＳＴ２で求めた概略配線経路上に配線層間を接続するための仮想ピン（Ｖｉａ）３０８を配置する。
【００３０】
次に、図４の工程ＳＴ６では、上記工程ＳＴ４ａで再割り当てがされた配線方向、及び上記工程ＳＴ４ｂで再割り当てがされた配置方向に従って詳細配置を行い、回路セルの詳細な位置決めを行う。
【００３１】
次に、図４の工程ＳＴ７では、上記工程ＳＴ４ａで再割り当てがされた配線方向、及び上記工程ＳＴ５で配置された仮想ピンに従って概略配線を再度行う。
【００３２】
最後に、図４の工程ＳＴ８で、上記工程ＳＴ４ａで再割り当てがされた配線方向、及び上記工程ＳＴ５で配置された仮想ピンに従って詳細配線を行い、回路セル間の配線パターンが決定される。
【００３３】
図５にセンサーＬＳＩにおける適用例を示す。センサーＬＳＩではセンサーブロックをチップ中央部に配置する必要があるためにチップ中央部に大きな配線禁止領域５０９を有し、スタンダードセルが配置可能な領域は５０３ａ〜５０３ｈの各領域で示されるロの字型の領域になり、上下に配線リソースが不足する横長の狭幅な配線可能領域５０３ａ及び
５０３ｅが発生する。このような場合に本発明の配置配線方法を適用することで、配線可能領域５０３ａと５０３ｅの配線混雑度を下げることができ、チップ面積、動作速度、消費電力を最適化することが可能となる。
【００３４】
尚、上述の実施形態は本発明の好適な実施形態の一例である。本発明の実施形態はこれに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形実施が可能である。
【産業上の利用可能性】
【００３５】
本発明は、多層配線層を有する半導体集積回路のレイアウト設計に利用することができる。
【符号の説明】
【００３６】
１０１，２０１,３０１：  ハードマクロブロック（マクロセルブロック）
１０２ａ〜１０２ｃ，２０２,３０２ａ〜３０２ｃ：  スタンダードセルブロック（マクロセルブロック）
１０３ａ〜１０３ｄ，２０３,３０３ａ〜３０３ｆ，５０３ａ〜５０３ｈ：  スタンダードセル配置領域
２０４：  ＩＯセル
２０５：  ＰＡＤ
２０６，２０７：  接続用端子
２１１,３１１：  スタンダードセル
３０３ｃ，５０３ａ，５０３ｅ：  逆縦横ルールに従う配線可能領域
３０８：  仮想ピン
５０９：  センサー領域
【図１】
2010287807.tif 000003
【図２】
2010287807.tif 000004
【図３】
2010287807.tif 000005
【図４】
2010287807.tif 000006
【図５】
2010287807.tif 000007