(57)【要約】【課題】パルス幅変調回路の簡素化、省スペース化、低コスト化を図る。【解決手段】パルス幅変調回路１は、第１，第２コンデンサＣ１，Ｃ２にオーディオ信号ｅSの電圧に比例した電流による充電動作と定電流による放電動作を互いに逆動作と成る関係で行わせることによりパスル幅変調信号ＰＷＭｏｕｔを生成する。第１，第２コンデンサＣ１，Ｃ２の充電動作を制御するためのスイッチ回路と差動増幅回路及び充電電流生成回路からなる充電電流を生成する回路構成とを同一構成とし、差動増幅回路を共用する構成とする。また、第１，第２コンデンサＣ１，Ｃ２の放電動作を制御するためのスイッチ回路と放電用定電流回路を同一構成とする。更にこれらの電源を±Ｖの２種類の電源で構成する。これにより、部品の共通化、部品数の低減を可能になる。【選択図】図１
2010273326.tif 000002
【特許請求の範囲】
【請求項１】
所定の周期を有する基準クロックを生成し、その基準クロックのオン期間に充電動作を行なわせるための第１の制御信号と前記基準クロックのオフ期間に充電動作を行なわせるための第２の制御信号とを生成する充電制御信号生成部と、
前記第１の制御信号により充電動作が行なわれたオン期間に続くオフ期間にその充電動作で蓄積された電荷の放電動作を行なわせるための第３の制御信号と前記第２の制御信号により充電動作が行なわれたオフ期間に続くオン期間にその充電動作で蓄積された電荷の放電動作を行なわせるための第４の制御信号とを生成する放電制御信号生成部と、
前記第１及び第３の制御信号に基づき、入力信号のレベルに基づいて生成される充電電流により第１のコンデンサを充電する充電動作とその第１のコンデンサの蓄積電荷を一定の放電電流で放電する放電動作とを前記基準クロックの半周期毎に交互に行ない、前記放電動作をしている各期間に前記第１のコンデンサが放電開始時のレベルから前記所定の基準レベルに変化するまでの放電時間をパルス幅とする第１のパルス信号を生成する第１のパルス信号生成部と、
前記第２及び第４の制御信号に基づき、前記充電電流により第２のコンデンサを充電する充電動作とその第２のコンデンサの蓄積電荷を前記放電電流で放電する放電動作とを前記基準クロックの半周期毎に交互に行ない、前記放電動作をしている各期間に前記第２のコンデンサが放電開始時のレベルから前記基準レベルに変化するまでの放電時間をパルス幅とする第２のパルス信号を生成する第２のパルス信号生成部と、
前記第１のパルス信号生成部で生成される第１のパルス信号と前記第２のパルス信号生成部で生成される第２のパルス信号とを合成し、前記所定の周期を有し、各パルスのパルス幅が前記入力信号のレベルに応じて変化するパルス幅変調信号を出力するパルス信号合成部と、
を備えたパルス幅変調回路であって、
前記第１のパルス信号生成部は、
前記入力信号の電圧を増幅する差動増幅回路と、
前記差動増幅回路の一対の電源端子間に接続され、前記第１のコンデンサの充放電動作を制御する第１の制御回路と、
前記第１のコンデンサの両端電圧に基づいて前記第１のパルス信号を生成する第１のパルス信号生成回路と、を備え、
前記第１の制御回路は、前記差動増幅回路から出力される電圧に応じた電流を前記充電電流として生成する第１の充電電流生成回路とこの第１の充電電流生成回路で生成される充電電流による前記第１のコンデンサの充電動作を前記第１の制御信号により制御する第１のスイッチ回路との第１の直列回路と、前記放電電流として一定の電流を生成する第１の定電流回路とこの第１の定電流回路で生成される放電電流による前記第１のコンデンサの放電動作を前記第３の制御信号により制御する第２のスイッチ回路との第２の直列回路とを直列に接続し、その接続点に前記第１のコンデンサを接続した回路で構成され、
前記第２のパルス信号生成部は、
前記差動増幅回路を前記第１のパルス信号生成部と共有し、
前記差動増幅回路の一対の電源端子間に接続され、前記第２のコンデンサの充放電動作を制御する第２の制御回路と、
前記第２のコンデンサの両端電圧に基づいて前記第２のパルス信号を生成する第２のパルス信号生成回路と、を備え、
前記第２の制御回路は、前記差動増幅回路から出力される電圧に応じた電流を前記充電電流として生成する第２の充電電流生成回路とこの第２の充電電流生成回路で生成される充電電流による前記第２のコンデンサの充電動作を前記第２の制御信号により制御する第３のスイッチ回路との第３の直列回路と、前記放電電流として一定の電流を生成する第２の定電流回路とこの第２の定電流回路で生成される放電電流による前記第２のコンデンサの放電動作を前記第４の制御信号により制御する第４のスイッチ回路との第４の直列回路とを直列に接続し、その接続点に前記第２のコンデンサを接続した回路で構成されている、ことを特徴とする、パルス幅変調回路。
【請求項２】
前記差動増幅回路は、２つのトランジスタのエミッタを相互に接続し、その接続点にベース・エミッタ間に定電圧源が接続されたトランジスタ回路からなる定電流回路が接続された回路で構成され、
前記第１の定電流回路と前記第２の定電流回路は、前記定電流回路と同一の回路構成を有し、前記定電圧源を当該定電流回路と共用している、
ことを特徴とする、請求項１に記載のパルス幅変調回路。
【請求項３】
前記第１ないし第４のスイッチ回路は、半導体スイッチング素子からなり、
前記第１及び第２の充電電流生成回路は、１個のトランジスタを用いた電圧−電流変換回路で構成されている、
ことを特徴とする、請求項２に記載のパルス幅変調回路。
【請求項４】
請求項１ないし３に記載のパルス幅変調回路と、
所定の電源電圧を出力する電圧源と、
前記パルス幅変調回路から出力されるパルス幅変調信号に基づいて、前記電圧源から供給される所定の電源電圧をスイッチングするスイッチング回路と、
を備えたことを特徴とする、スイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、例えばオーディオ信号をパルス幅変調（ＰＷＭ）してその変調信号を出力するパルス幅変調回路及びそれを用いたスイッチングアンプに関するものである。
【背景技術】
【０００２】
従来、オーディオアンプに用いられるスイッチングアンプでは、例えば入力信号としてのオーディオ信号をパルス幅変調し、その変調信号を出力するパルス幅変調回路が用いられているものが提案されている。このスイッチングアンプでは、パルス幅変調回路から出力される変調信号に基づいて所定の電源電圧がスイッチングされ、スイッチングされた出力信号が例えばローパスフィルタを通して負荷（例えばスピーカ）に出力される。
【０００３】
図８は、従来のスイッチングアンプの一例を示す構成図である。このスイッチングアンプは、オーディオ信号発生源ＡＵに接続されたパルス幅変調回路１と、スイッチング回路２と、ローパスフィルタ回路３と、正負の電源電圧＋ＥB，−ＥBを供給する第１電源４及び第２電源５とを備えている。ローパスフィルタ回路３には、負荷ＲＬとしてのスピーカが接続されている。
【０００４】
パルス幅変調回路１では、オーディオ信号発生源ＡＵから出力された入力信号としてのオーディオ信号ｅSをパルス幅変調することにより変調信号ＰＷＭｏｕｔが生成される。スイッチング回路２では、変調信号ＰＷＭｏｕｔと逆位相の変調信号ＰＷＭｏｕｔ’が生成される。
【０００５】
スイッチング回路２では正の電源電圧＋ＥBを供給する第１電源４と負の電源電圧−ＥBを供給する第２電源５との間にスイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂの直列回路が接続されている。スイッチング回路２では、変調信号ＰＷＭｏｕｔ及び変調信号ＰＷＭｏｕｔ'に基づいて、スイッチ素子ＳＷ−Ａ，ＳＷ−Ｂのオン・オフ動作を制御することにより電源電圧＋ＥB，−ＥBが交互にローパスフィルタ回路３に出力される。この出力は、コイルＬ0及びコンデンサＣ0のＬ型回路からなるローパスフィルタ回路３によって高周波成分が除去され、ローパスフィルタ回路３の出力（増幅されたオーディオ信号）は、負荷ＲＬ（スピーカ）に供給されることにより音声として出力される。
【０００６】
例えば、特許文献１には、オーディオ信号ｅSに基づいてＰＷＭ変調信号を生成するパルス幅変調回路が提案されている。このパルス幅変調回路では、以下の原理に基づいてＰＷＭ変調信号が生成される。
（１）オーディオ信号ｅS（電圧信号）のレベルを所定の周期Ｔでサンプリングする。
（２）サンプリングした電圧値を電流値に変換し、その電流値でＴ／２の期間（充電期間）だけコンデンサを充電する。
（３）Ｔ／２の充電期間の充電動作後に、一定の電流値でＴ／２の時間だけコンデンサの蓄積電荷を放電する。
（４）このコンデンサの放電時間をハイレベル期間とするパルスを生成する。この場合、コンデンサの充電電圧が高いときには、放電動作を行なう期間（Ｔ／２の放電期間）内における放電時間（蓄積電荷を放出する時間）は長くなり、パルス幅が長くなる。一方、コンデンサの充電電圧が低いときには、放電期間内における放電時間は短くなり、パルス幅が短くなる。
（５）上記の充放電動作は、２つのコンデンサについて行なうようにし、これらの充放電動作をＴ／２の時間だけずらすことによりそれぞれのパルス信号を生成し、両者を合成してＰＷＭ変調信号を生成する。
【０００７】
図９は、特許文献１に提案されているパルス幅変調回路を機能ブロックで示した図である。
【０００８】
パルス幅変調回路１は、同図に示すように、クロック生成回路１００と、電圧−電流変換回路１０１と、第１及び第２コンデンサＣ１，Ｃ２と、スイッチ回路１０２と、放電用定電流回路１０３と、第１及び第２パルス生成回路１０４，１０５と、パルス合成回路１０６とによって構成されている。スイッチ回路１０２は、それぞれ２つずつのスイッチを有する第１及び第２スイッチ部１０２ａ，１０２ｂによって構成されている。
【０００９】
電圧−電流変換回路１０１は、オーディオ信号発生源ＡＵ（図８参照）から供給されるオーディオ信号ｅS（電圧信号）を当該オーディオ信号ｅSの振幅に電流値が比例する電流信号に変換する。クロック生成回路１００は、周期Ｔでデューティ比５０％のパルス信号からなる第１制御信号φ１と、第１制御信号φ１とはハイレベルとローレベルが逆になっている第２制御信号φ２を生成する。第１スイッチ部１０２ａ内の一方のスイッチ（電圧−電流変換回路１０１に接続されたスイッチ）のオン・オフ動作は第１制御信号φ１によって制御され、第２スイッチ部１０２ｂ内の一方のスイッチ（電圧−電流変換回路１０１に接続されたスイッチ）のオン・オフ動作は第２制御信号φ２によって制御される。
【００１０】
第１スイッチ部１０２ａ内の一方のスイッチがオンになると、第１コンデンサＣ１が電圧−電流変換回路１０１から出力される電流信号によって充電され、第２スイッチ部１０２ｂ内の一方のスイッチがオンになると、第２コンデンサＣ２が電圧−電流変換回路１０１から出力される電流信号によって充電される。
【００１１】
第１パルス生成回路１０４は、第１コンデンサＣ１が放電開始時のレベルから所定の基準レベルに変化するまでの放電時間をパルス幅とするパルス信号ｒｓｏｕｔ１と、第１スイッチ部１０２ａ内の他方のスイッチ（放電用定電流回路１０３に接続されたスイッチ）のオン・オフ動作を制御する第３制御信号φ３とを生成する。第２パルス生成回路１０５は、第２コンデンサＣ２が放電開始時のレベルから上記の基準レベルに変化するまでの放電時間をパルス幅とするパルス信号ｒｓｏｕｔ２と、第２スイッチ部１０２ｂ内の他方のスイッチ（放電用定電流回路１０３に接続されたスイッチ）のオン・オフ動作を制御する第４制御信号φ４とを生成する。
【００１２】
第３制御信号φ３は、第１制御信号φ１のローレベル期間内にハイレベル期間が生じるパルス信号である。第１スイッチ部１０２ａ内の他方のスイッチがオンになると、第１コンデンサＣ１に蓄積された電荷が放電用定電流回路１０３によって一定の電流で放電される。第４制御信号φ４は、第２制御信号φ２のローレベル期間内にハイレベル期間が生じるパルス信号である。第２スイッチ部１０２ｂ内の他方のスイッチがオンになると、第２コンデンサＣ２に蓄積された電荷が放電用定電流回路１０３によって一定の電流で放電される。
【００１３】
従って、第１コンデンサＣ１は、第１制御信号φ１のハイレベル期間（Ｔ／２）に充電され、それに続くローレベル期間（Ｔ／２）内で第３制御信号φ３がハイレベルとなる期間に蓄積電荷が放電される。同様に、第２コンデンサＣ２は、第２制御信号φ２のハイレベル期間（Ｔ／２）に充電され、それに続くローレベル期間（Ｔ／２）内で第４制御信号φ４がハイレベルとなる期間に蓄積電荷が放電される。
【００１４】
第１制御信号φ１と第２制御信号φ２は互いにハイレベル期間とローレベル期間が逆になっており、第１コンデンサＣ１の充電期間が第２コンデンサＣ２の放電期間となり、第１コンデンサＣ１の放電期間が第２コンデンサＣ２の充電期間となるので、第１コンデンサＣ１と第２コンデンサＣ２は交互に充電動作と放電動作とが行なわれる。
【００１５】
パルス生成回路１０４から出力されるパルス信号ｒｓｏｕｔ１とパルス生成回路１０５から出力されるパルス信号ｒｓｏｕｔ２はパルス合成回路１０６で合成される。パルス生成回路１０４から出力されるパルス信号ｒｓｏｕｔ１は、周期Ｔで第１コンデンサＣ１が蓄積電荷を放電する時間だけハイレベルとなる信号であり、パルス生成回路１０５から出力されるパルス信号ｒｓｏｕｔ２は、パルス生成回路１０４から出力されるパルス信号ｒｓｏｕｔ１に対してＴ／２だけずれた、周期Ｔで第２コンデンサＣ２が蓄積電荷を放電する時間だけハイレベルとなる信号である。従って、パルス合成回路１０６では、Ｔ／２でパルス生成回路１０４から出力されるパルス信号ｒｓｏｕｔ１とパルス生成回路１０５から出力されるパルス信号ｒｓｏｕｔ２を交互に合成した信号（変調信号ＰＷＭｏｕｔに相当）が出力される。
【００１６】
上記構成において、第１コンデンサＣ１及び第２コンデンサＣ２の充放電動作を制御するスイッチ部１０２ａ，１０２ｂは、各コンデンサＣ１，Ｃ２に対してそれぞれ必要となる。その一方、電圧−電流変換回路１０１及び放電用定電流回路１０３は、第１及び第２コンデンサＣ１，Ｃ２がＴ／２だけずれて充放電されるので、電圧−電流変換回路１０１及び放電用定電流回路１０３は共用される。
【００１７】
図９に示すブロック構成図は、ＰＷＭ変調信号の生成原理上、必要かつ十分なブロックの構成を可及的に簡素化して示しているが、図９に示すブロック構成に基づいてＰＷＭ変調回路を実現するための具体回路を表すと、例えば図１０に示すような回路になる。
【００１８】
なお、図１０においては、オーディオ信号ｅSが入力されるオペアンプ１０１ａと、その出力に接続されたｐｎｐ型のトランジスタ１０１ｂと、そのベース端子に接続された定電圧ダイオード１０１ｃ等の部分が電圧−電流変換回路１０１に対応する。また、２つのアナログスイッチＩＣで構成される部分がスイッチ回路１０２に対応し、アナログスイッチのスイッチＳＷ３，ＳＷ４に接続されたｎｐｎ型のトランジスタ１０３ａ、及びそのベース端子に接続された定電圧ダイオード１０３ｂ等の部分が放電用定電流回路１０３に対応している。
【００１９】
図１０に示す具体回路では、回路構成が複雑になり、回路スペースや製造コスト等の点で種々の問題が生じ易いという不都合がある。例えば、図１０に示す具体回路では、以下の点で問題が生じる。
【００２０】
（１）電圧−電流変換回路１０１を共通化するために、オペアンプを用いた回路構成とすることで、電圧−電流変換回路１０１を構成する部品点数が多くなる。
（２）アナログスイッチＩＣを用いることにより、スイッチ回路１０２の回路スペースの効率化は可能になるが、製造コストが増加する。
（３）電圧−電流変換回路１０１、スイッチ回路１０２、及び放電用定電流回路１０３をそれぞれブロック単位で構成し、それらを接続する構成であるので、各回路の電源電圧が異なり、複数種類の電源（図１０では、＋１４．６ｖ，−１４．６ｖ，＋３ｖ，−３ｖの４種類）が必要になる分、回路が複雑になる。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００８−２０６１２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
本願発明は、上記した事情のもとで考え出されたものであって、２つのパルス信号を生成するための同一構成のパルス生成回路をそれぞれ設け、各パルス生成回路を構成する電圧−電流変換回路、スイッチ回路及び放電用の定電流回路を簡素化することにより、上記した回路スペースや製造コスト等の低減することのできるパルス幅変調回路及びそれを適用したスイッチングアンプを提供することを、その課題とする。
【課題を解決するための手段】
【００２３】
本願発明の第１の側面によって提供されるパルス幅変調回路は、所定の周期を有する基準クロックを生成し、その基準クロックのオン期間に充電動作を行なわせるための第１の制御信号と前記基準クロックのオフ期間に充電動作を行なわせるための第２の制御信号とを生成する充電制御信号生成部と、前記第１の制御信号により充電動作が行なわれたオン期間に続くオフ期間にその充電動作で蓄積された電荷の放電動作を行なわせるための第３の制御信号と前記第２の制御信号により充電動作が行なわれたオフ期間に続くオン期間にその充電動作で蓄積された電荷の放電動作を行なわせるための第４の制御信号とを生成する放電制御信号生成部と、前記第１及び第３の制御信号に基づき、入力信号のレベルに基づいて生成される充電電流により第１のコンデンサを充電する充電動作とその第１のコンデンサの蓄積電荷を一定の放電電流で放電する放電動作とを前記基準クロックの半周期毎に交互に行ない、前記放電動作をしている各期間に前記第１のコンデンサが放電開始時のレベルから前記所定の基準レベルに変化するまでの放電時間をパルス幅とする第１のパルス信号を生成する第１のパルス信号生成部と、前記第２及び第４の制御信号に基づき、前記充電電流により第２のコンデンサを充電する充電動作とその第２のコンデンサの蓄積電荷を前記放電電流で放電する放電動作とを前記基準クロックの半周期毎に交互に行ない、前記放電動作をしている各期間に前記第２のコンデンサが放電開始時のレベルから前記基準レベルに変化するまでの放電時間をパルス幅とする第２のパルス信号を生成する第２のパルス信号生成部と、前記第１のパルス信号生成部で生成される第１のパルス信号と前記第２のパルス信号生成部で生成される第２のパルス信号とを合成し、前記所定の周期を有し、各パルスのパルス幅が前記入力信号のレベルに応じて変化するパルス幅変調信号を出力するパルス信号合成部と、を備えたパルス幅変調回路であって、前記第１のパルス信号生成部は、前記入力信号の電圧を増幅する差動増幅回路と、前記差動増幅回路の一対の電源端子間に接続され、前記第１のコンデンサの充放電動作を制御する第１の制御回路と、前記第１のコンデンサの両端電圧に基づいて前記第１のパルス信号を生成する第１のパルス信号生成回路と、を備え、前記第１の制御回路は、前記差動増幅回路から出力される電圧に応じた電流を前記充電電流として生成する第１の充電電流生成回路とこの第１の充電電流生成回路で生成される充電電流による前記第１のコンデンサの充電動作を前記第１の制御信号により制御する第１のスイッチ回路との第１の直列回路と、前記放電電流として一定の電流を生成する第１の定電流回路とこの第１の定電流回路で生成される放電電流による前記第１のコンデンサの放電動作を前記第３の制御信号により制御する第２のスイッチ回路との第２の直列回路とを直列に接続し、その接続点に前記第１のコンデンサを接続した回路で構成され、前記第２のパルス信号生成部は、前記差動増幅回路を前記第１のパルス信号生成部と共有し、前記差動増幅回路の一対の電源端子間に接続され、前記第２のコンデンサの充放電動作を制御する第２の制御回路と、前記第２のコンデンサの両端電圧に基づいて前記第２のパルス信号を生成する第２のパルス信号生成回路と、を備え、前記第２の制御回路は、前記差動増幅回路から出力される電圧に応じた電流を前記充電電流として生成する第２の充電電流生成回路とこの第２の充電電流生成回路で生成される充電電流による前記第２のコンデンサの充電動作を前記第２の制御信号により制御する第３のスイッチ回路との第３の直列回路と、前記放電電流として一定の電流を生成する第２の定電流回路とこの第２の定電流回路で生成される放電電流による前記第２のコンデンサの放電動作を前記第４の制御信号により制御する第４のスイッチ回路との第４の直列回路とを直列に接続し、その接続点に前記第２のコンデンサを接続した回路で構成されている、ことを特徴としている（請求項１）。
【００２４】
本願発明のパルス幅変調回路において、前記差動増幅回路は、２つのトランジスタのエミッタを相互に接続し、その接続点にベース・エミッタ間に定電圧源が接続されたトランジスタ回路からなる定電流回路が接続された回路で構成され、前記第１の定電流回路と前記第２の定電流回路は、前記定電流回路と同一の回路構成を有し、前記定電圧源を当該定電流回路と共用しているとよい（請求項２）。
【００２５】
本願発明のパルス幅変調回路において、前記第１ないし第４のスイッチ回路は、半導体スイッチング素子からなり、前記第１及び第２の充電電流生成回路は、１個のトランジスタを用いた電圧−電流変換回路で構成されているとよい（請求項３）。
【００２６】
この構成によれば、第１のパルス信号生成部に含まれる第１のコンデンサの充放電動作を制御する第１の制御回路と第２のパルス信号生成部に含まれる第２のコンデンサの充放電動作を制御する第２の制御回路を、充電電流生成回路とこの充電電流生成回路で生成される充電電流によるコンデンサの充電動作を充電用の制御信号によって制御するスイッチ回路との直列回路と、放電電流として一定の電流を生成する定電流回路とこの定電流回路で生成される放電電流によるコンデンサの放電動作を放電用の制御信号により制御するスイッチ回路との直列回路と直列に接続し、その接続点にコンデンサを接続するという同一の回路構成で構成し、両制御回路を共通化した差動増幅回路の一対の電源端子間に並列に接続する構成としたので、第１及び第２の制御回路に含まれる第１，第２の充電電流生成回路、充電制御用の第１，第２のスイッチ回路、放電用の第１，第２の定電流回路及び放電制御用の第３，第４のスイッチ回路をそれぞれトランジスタ等の半導体素子を用いた簡単な回路によって実現することができ、パルス幅変調回路の具体回路の簡単化を図ることができる。
【００２７】
例えば、差動増幅回路を、２つのトランジスタのエミッタを相互に接続し、その接続点にベース・エミッタ間に定電圧源が接続されたトランジスタ回路からなる定電流回路を接続した回路とし、第１ないし第４のスイッチ回路を半導体スイッチ素子で構成し、第１及び第２の充電電流生成回路を１個のトランジスタを用いた電圧−電流変換回路で構成し、第１の定電流回路と第２の定電流回路を差動増幅回路に含まれる定電流回路と同一の回路構成にするとともに、当該定電流回路の定電圧源を共用する構成とすることにより、第１及び第２の制御回路を少ない部品点数で構成できるとともに、低価格の部品を使用することができる。これにより、パルス幅変調回路の具体回路の簡単化と製造コストの低減を図ることができる。
【００２８】
また、第１及び第２の制御回路の駆動電源を差動増幅回路の駆動電源と共通化するとともに、第１の定電流回路と第２の定電流回路の定電圧源を差動増幅回路に含まれる定電流回路の定電圧源と共用することにより電源電圧の種類を少なくすることができ、パルス幅変調回路の電源も簡素化することができる。
【００２９】
本願発明の第２の側面によって提供されるスイッチングアンプは、本願発明の第１の側面によって提供されるパルス幅変調回路と、所定の電源電圧を出力する電圧源と、前記パルス幅変調回路から出力される変調信号に基づいて、前記電圧源から供給される所定の電源電圧をスイッチングするスイッチング回路と、を備えたことを特徴としている（請求項４）。
【００３０】
この構成によれば、このスイッチングアンプは、本願発明の第１の側面によって提供されるパルス幅変調回路を備えているので、第１の側面によって提供されるパルス幅変調回路と同様の作用効果を奏する。
【００３１】
本発明のその他の特徴及び利点は、添付図面を参照して以下に行なう詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００３２】
【図１】本願発明に係るパルス幅変調回路の一実施例を示すブロック回路図である。
【図２】パルス幅変調回路に含まれる充放電動作に関する回路の詳細回路図である。
【図３】オーディオ信号が無信号の場合のパルス幅変調回路の各信号の波形を示す図である。
【図４】パルス生成回路及びパルス合成回路の具体回路を示す図である。
【図５】パルス幅変調回路におけるパルス幅変調動作を説明するための図である。
【図６】従来のパルス幅変調回路において、第１制御信号のハイレベルと第２制御信号のハイレベルが重複したときのパルス幅変調動作を示すタイムチャートである。
【図７】本願発明に係るパルス幅変調回路において、第１制御信号のハイレベルと第２制御信号のハイレベルが重複したときのパルス幅変調動作を示すタイムチャートである。
【図８】従来のパルス幅変調回路が適用されるスイッチングアンプを示す構成図である。
【図９】従来のパルス幅変調回路を示すブロック構成図である。
【図１０】従来のパルス幅変調回路を示す詳細回路図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。
【００３４】
本願発明に係るパルス幅変調（ＰＷＭ）回路が適用されるスイッチングアンプは、背景技術の欄で説明した図８に示すスイッチングアンプと同様である。よって、ここでは、その説明を省略する。
【００３５】
図１は、パルス幅変調回路１０のブロック構成図である。図２は、パルス幅変調回路１０に含まれる充放電動作に関する回路（図１の一点鎖線で囲まれた回路参照）の詳細回路図である。パルス幅変調回路１０は、図１に示すように、クロック生成回路１１と、差動増幅回路１２と、第１及び第２充電電流生成回路１３，１４と、第１ないし第４スイッチＳＷ１〜ＳＷ４と、第１及び第２コンデンサＣ１，Ｃ２と、第１及び第２放電用定電流回路１５，１６と、第１及び第２パルス生成回路１７，１８と、パルス合成回路１９とによって構成されている。
【００３６】
なお、以下の説明では、このパルス幅変調回路１０の動作を示す図３のタイミングチャートを随時参照する。
【００３７】
クロック生成回路１１は、基準クロック信号ＭＣＬＫ（図３（ａ）参照）を生成し、その基準クロック信号ＭＣＬＫから第１制御信号φ１と第２制御信号φ２を生成する。基準クロック信号ＭＣＬＫは、デューティ比がほぼ５０％のクロック信号であり、第１及び第２制御信号φ１，φ２の基準信号となるものである。第１及び第２制御信号φ１，φ２は、第１及び第２コンデンサＣ１，Ｃ２に充電動作を行なわせるために第１及び第２スイッチＳＷ１，ＳＷ２のオン、オフ動作を制御する信号である。第２制御信号φ２は、第１制御信号φ１に対して逆位相の関係を有する。クロック生成回路１１は、第１制御信号φ１を第１スイッチＳＷ１に出力し、第２制御信号φ２を第２スイッチＳＷ２に出力する。
【００３８】
また、クロック生成回路１１は、第１及び第２制御信号φ１，φ２から第１及び第２セット信号ｓｅｔ１，ｓｅｔ２を生成する。第１セット信号ｓｅｔ１は、図３（ｄ）に示すように、第１制御信号φのハイレベルからローレベルに反転する際の立下りエッジを検出した信号であり、第２セット信号ｓｅｔ２は、図３（ｅ）に示すように、第２制御信号φのハイレベルからローレベルに反転する際の立下りエッジを検出した信号である。第１セット信号ｓｅｔ１は、Ｒ−Ｓラッチ回路によって構成される第１パルス生成回路１７にセット信号として入力され、第２セット信号ｓｅｔ２は、Ｒ−Ｓラッチ回路によって構成される第２パルス生成回路１８にセット信号として入力される。
【００３９】
差動増幅回路１２は、オーディオ信号発生源ＡＵ（図８参照）からパルス幅変調回路１０に供給されるオーディオ信号ｅSの接地レベル（０ボルト）を基準とした振幅を増幅して出力する回路である。差動増幅回路１２は、２つのトランジスタのエミッタを相互に接続し、両トランジスタのコレクタをそれぞれ抵抗を介して正の電源（電源電圧＋Ｖ）に接続する一方、両トランジスタのエミッタを定電流回路を介して負の電源（電源電圧−Ｖ）に接続した周知の差動増幅回路である。差動増幅回路１２では、一方のトランジスタのベースにオーディオ信号ｅSを入力し、他方のトランジスタのベースを接地することによって両トランジスタのコレクタの間にオーディオ信号ｅSの０ボルト（接地レベル）を基準とした差電圧（オーディオ信号ｅSの振幅）を増幅した電圧が出力される。この差電圧は、第１及び第２充電電流生成回路１３，１４に出力される。
【００４０】
第１及び第２充電電流生成回路１３，１４は、差動増幅回路１２から出力される電圧をその電圧の変化に比例して変化する電流に変換する回路である。第１充電電流生成回路１３と第２充電電流生成回路１４は同一の回路構成である。第１充電電流生成回路１３は、第１コンデンサＣ１に接続されており、電圧−電流変換した電流を第１コンデンサＣ１に供給することで第１コンデンサＣ１を充電する。従って、第１充電電流生成回路１３は、第１コンデンサＣ１を充電するための充電電流を生成する。一方、第２充電電流生成回路１４は、第２コンデンサＣ２に接続されており、電圧−電流変換した電流を第２コンデンサＣ２に供給することで第２コンデンサＣ２を充電する。従って、第２充電電流生成回路１４は、第２コンデンサＣ２を充電するための充電電流を生成する。
【００４１】
第１及び第２充電電流生成回路１３，１４における変換コンダクタンスをＧｍとすると、オーディオ信号ｅSが第１及び第２充電電流生成回路１３，１４で変換される電流Δｉは、Δｉ＝Ｇｍ・ｅSで表すことができる。また、第１及び第２充電電流生成回路１３，１４におけるバイアス電流をＩｃとすると、第１及び第２コンデンサＣ１，Ｃ２の充電電流は、Ｉｃ＋Ｇｍ・ｅS＝Ｉｃ＋Δｉで表すことができる。
【００４２】
第１スイッチＳＷ１は、第１充電電流生成回路１３に電源電圧＋Ｖを供給するか否か、すなわち、第１充電電流生成回路１３を動作させて第１コンデンサＣ１を充電するか否かを制御する回路であり、第２スイッチＳＷ２は、第２充電電流生成回路１４に電源電圧＋Ｖを供給するか否か、すなわち、第２充電電流生成回路１４を動作させて第２コンデンサＣ２を充電するか否かを制御する回路である。第１スイッチＳＷ１と第２スイッチＷ２は同一の回路構成である。第１及び第２スイッチＳＷ１，ＳＷ２は、クロック生成回路１１から出力される第１及び第２制御信号φ１，φ２に基づいてオン、オフ動作される。第１スイッチＳＷ１は、第１制御信号φ１がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、第２スイッチＳＷ２は、第２制御信号φ２がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。
【００４３】
第１放電用定電流回路１５は、充電電流（Ｉｃ＋Δｉ）で充電された第１コンデンサＣ１の蓄積電荷を放電させるための回路であり、第２放電用定電流回路１５は、充電電流（Ｉｃ＋Δｉ）で充電された第２コンデンサＣ２の蓄積電荷を放電させるための回路である。第１放電用定電流回路１５は、第１コンデンサＣ１に接続されており、一定の放電電流Ｉｄで第１コンデンサＣ１に蓄積された電荷を引き込むことにより、第１コンデンサＣ１の蓄積電荷を放電させる。一方、第２放電用定電流回路１６は、第２コンデンサＣ２に接続されており、一定の放電電流Ｉｄによって第２コンデンサＣ２に蓄積された電荷を引き込むことにより、第２コンデンサＣ２の蓄積電荷を放電させる。
【００４４】
第３スイッチＳＷ３は、第１放電用定電流回路１５に電源電圧−Ｖを供給するか否か、すなわち、第１放電用定電流回路１５を動作させて第１コンデンサＣ１を放電するか否かを制御する回路であり、第４スイッチＳＷ４は、第２放電用定電流回路１６に電源電圧−Ｖを供給するか否か、すなわち、第２放電用定電流回路１６を動作させて第２コンデンサＣ２を放電するか否かを制御する回路である。第３スイッチＳＷ３と第４スイッチＷ４は同一の回路構成である。第３及び第４スイッチＳＷ３，ＳＷ４は、第１及び第２パルス生成回路１７，１８からそれぞれ出力される第３及び第４制御信号φ３，φ４に基づいてオン、オフ動作される。第３スイッチＳＷ３は、第３制御信号φ３がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、第４スイッチＳＷ４は、第４制御信号φ４がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。
【００４５】
第１及び第２コンデンサＣ１，Ｃ２は、オーディオ信号ｅSの振幅を時間に変換するための素子である。オーディオ信号ｅSの振幅は、第１及び第２コンデンサＣ１，Ｃ２をオーディオ信号ｅSの振幅に比例した充電電流（Ｉｃ＋Δｉ）で一定時間（基準クロック信号ＭＣＬＫの周期Ｔの１／２の時間）だけ充電した後その蓄積電荷を一定の放電電流Ｉｄで放電し、その放電時間をパルス幅とするパルスを生成することによって時間に変換される。
【００４６】
第１パルス生成回路１７は、第１コンデンサＣ１の両端電圧が放電開始時の電圧レベルから所定の基準レベルＶｔｈに変化するまでの放電時間をパルス幅とする第１パルス信号ｒｓｏｕｔ１（図３（ｊ）参照）と、第３スイッチＳＷ３のオン・オフ動作を制御する第３制御信号φ３（図３（ｆ）参照）を生成する回路である。なお、本実施形態では、後述するように第１パルス生成回路１７及び第２パルス生成回路１８はＮＡＮＤ回路を用いたＲ−Ｓラッチ回路で構成されるので、基準レベルＶｔｈはＮＡＮＤ回路のスレシホールドレベルとなる。
【００４７】
第１パルス信号ｒｓｏｕｔ１は、パルス合成回路１９に出力され、第３制御信号φ３は第３スイッチＳＷ３に出力される。第１パルス生成回路１８は、第２コンデンサＣ２の両端電圧が放電開始時の電圧レベルから上記の基準レベルＶｔｈに変化するまでの放電時間をパルス幅とする第２パルス信号ｒｓｏｕｔ２（図３（ｋ）参照）と、第４スイッチＳＷ４のオン・オフ動作を制御する第４制御信号φ４（図３（ｇ）参照）を生成する回路である。第２パルス信号ｒｓｏｕｔ２は、パルス合成回路１９に出力され、第４制御信号φ４は第４スイッチＳＷ４に出力される。
【００４８】
パルス合成回路１９は、第１及び第２パルス生成回路１７，１８から出力される第１及び第２パルス信号ｒｓｏｕｔ１，ｒｓｏｕｔ２を合成し、ＰＷＭ変調信号ＰＷＭｏｕｔ（図３（ｌ）参照）として出力する回路である。
【００４９】
次に、図２を参照して充放電動作に関する回路（図１の一点鎖線で囲まれた回路参照）の詳細について説明する。なお、図１と同一機能を果たす回路には同一の符号を付している。
【００５０】
差動増幅回路１２は、ｎｐｎ型の第１トランジスタＱ１のエミッタとｎｐｎ型の第１トランジスタＱ２のエミッタをそれぞれ抵抗Ｒ３と抵抗Ｒ４を介して定電流回路に接続し、第１トランジスタＱ１のコレクタと第２トランジスタＱ２のコレクタをそれぞれ抵抗Ｒ１と抵抗Ｒ２を介して正の電源（電源電圧＋Ｖ）に接続した周知の差動増幅回路である。
【００５１】
第１トランジスタＱ１のベースには、カップリングコンデンサＣａを介してオーディオ信号ｅSが入力され、第２トランジスタＱ２のベースは、接地（０ボルトレベル）されている。
【００５２】
定電流回路は、ｎｐｎ型の第３トランジスタＱ３のエミッタを抵抗Ｒ６を介して負の電源（電源電圧−Ｖ）に接続し、ベースを抵抗Ｒ１１を介して正の電源（電源電圧＋Ｖ）に接続するとともにベースと負の電源の間にツェナーダイオード（定電圧ダイオード）Ｄ１を接続した周知の定電流回路である。第３トランジスタＱ３のコレクタは、抵抗Ｒ３と抵抗Ｒ４に接続されている。この回路では、第３トランジスタＱ３のベース電圧がツェナーダイオードＤ１のツェナ電圧Ｖｚになるので、第３トランジスタＱ３のコレクタには（Ｖｚ−Ｖｂｅ）／Ｒ６（Ｖｂｅは第３トランジスタＱ３のベース−エミッタ間の電圧）の定電流Ｉｄが流れる。
【００５３】
第１充電電流生成回路１３と第２充電電流生成回路１４は、ｐｎｐ型トランジスタのエミッタに電流制限用の抵抗を接続した回路で構成され、第１スイッチＳＷ１と第２スイッチＳＷ２は、ｐｎｐ型トランジスタで構成されている。第１スイッチＳＷ１と第１充電電流生成回路１３は直列に接続され、第２スイッチＳＷ２と第２充電電流生成回路１４は直列に接続されている。また、第１スイッチＳＷ１と第２スイッチＳＷ２のエミッタは共に正の電源（電源電圧＋Ｖ）に接続され、第１充電電流生成回路１３を構成する第４トランジスタＱ４と第２充電電流生成回路１４を構成する第５トランジスタＱ５のコレクタはそれぞれ第１コンデンサＣ１と第２コンデンサに接続されている。
【００５４】
第４トランジスタＱ４と第５のトランジスタＱ５のベースには差動増幅回路１２内の第１トランジスタＱ１のコレクタが接続され、差動増幅回路１２からオーディオ信号ｅsの接地レベルを基準とした振幅が入力される。また、第１スイッチＳＷ１と第２スイッチＳＷ２のベースにはクロック生成回路１１からそれぞれ第１制御信号φ１と第２制御信号φ２が入力される。
【００５５】
第１放電用定電流回路１５と第２放電用定電流回路１６は、差動増幅回路１２内の定電流回路と同一の回路で構成され、第３スイッチＳＷ３と第４スイッチＳＷ４は、ｎｐｎ型トランジスタで構成されている。第１放電用定電流回路１５と第３スイッチＳＷ３は直列に接続され、第２放電用定電流回路１６と第４スイッチＳＷ４は直列に接続されている。第１放電用定電流回路１５と第２放電用定電流回路１６は、ｎｐｎ型トランジスタ、エミッタ抵抗及びツェナーダイオードを用いた定電流回路であるが、第１及び第２放電用定電流回路１５，１６のｎｐｎ型トランジスタのベース電圧を与えるツェナーダイオードは、差動増幅回路１２内の定電流回路のツェナーダイオードＤ１が共用されている。
【００５６】
従って、第１放電用定電流回路１５を構成する第６トランジスタＱ６のコレクタは第１コンデンサＣ１に接続され、第６トランジスタＱ６のエミッタは抵抗Ｒ９を介して第３スイッチＳＷ３のコレクタに接続されている。また、第２放電用定電流回路１６を構成する第７トランジスタＱ７のコレクタは第２コンデンサに接続され、第７トランジスタＱ７のエミッタは抵抗Ｒ１０を介して第４スイッチＳＷ４のコレクタに接続されている。そして、第６トランジスタＱ６及び第７トランジスタＱ７のベースは、ツェナーダイオードＤ１のカソードに接続されている。
【００５７】
また、第３スイッチＳＷ３及び第４スイッチＳＷ４のエミッタは負の電源（電源電圧−Ｖ）に接続され、第３スイッチＳＷ３のベースには第１パルス生成回路１７から出力される第３制御信号φ３が入力され、第４スイッチＳＷ４のベースには第２パルス生成回路１８から出力される第４制御信号φ４が入力される。
【００５８】
図２の回路では、第１制御信号φ１がローレベルになると、第１スイッチＳＷ１がオンになり、第１充電電流生成回路１３に正の電源（＋Ｖ）が接続され、第１充電電流生成回路１３内の第４トランジスタＱ４が動作する。第４トランジスタＱ４のベースには差動増幅回路１２から接地レベルに対するオーディオ信号ｅSの差電圧、すなわち、オーディオ信号ｅSの振幅値が入力されるので、第４トランジスタＱ４のコレクタにはオーディオ信号ｅの振幅値に比例した充電電流（Ｉｃ＋Δｉ）が流れ、第１コンデンサＣ１が第１制御信号φ１のローレベルの期間にこの充電電流（Ｉｃ＋Δｉ）によって充電される（図３（ｂ），（ｈ）のＴ１，Ｔ３期間の波形参照）。
【００５９】
同様に、第２制御信号φ２がローレベルになると、第２スイッチＳＷ２がオンになり、第２充電電流生成回路１４に正の電源（＋Ｖ）が接続され、第２充電電流生成回路１４内の第５トランジスタＱ５が動作する。第４トランジスタＱ４のベースにも差動増幅回路１２から接地レベルに対するオーディオ信号ｅSの差電圧が入力されるので、第５トランジスタＱ５のコレクタにはオーディオ信号ｅの振幅値に比例した充電電流（Ｉｃ＋Δｉ）が流れ、第２コンデンサＣ２が第２制御信号φ２のローレベルの期間にこの充電電流（Ｉｃ＋Δｉ）によって充電される（図３（ｃ），（ｉ）のＴ２，Ｔ４期間の波形参照）。
【００６０】
また、第３制御信号φ３がハイレベルになると、第３スイッチＳＷ３がオンになり、第１放電用定電流回路１５に負の電源（−Ｖ）が接続され、第１放電用定電流回路１５内の第６トランジスタＱ６が一定の電流Ｉｄを引き込む動作を行なう。これにより、第１コンデンサＣ１の蓄積電荷が定電流Ｉｄで放電される（図３（ｆ），（ｈ）のＴ２，Ｔ４期間の波形参照）。
【００６１】
同様に、第４制御信号φ４がハイレベルになると、第４スイッチＳＷ４がオンになり、第２放電用定電流回路１６に負の電源（−Ｖ）が接続され、第２放電用定電流回路１６内の第７トランジスタＱ７が一定の電流Ｉｄを引き込む動作を行なう。これにより、第２コンデンサＣ２の蓄積電荷が定電流Ｉｄで放電される（図３（ｇ），（ｉ）のＴ１，Ｔ３期間の波形参照）。
【００６２】
第１パルス生成回路１７は、図４に示すように、２個のＮＡＮＤ回路を用いた周知のＲ−Ｓラッチ回路で構成されている。第１パルス生成回路１７の第２ＮＡＮＤ回路Ｎ２の入力端子はＳ（ｓｅｔ）信号の入力端子であり、第１ＮＡＮＤ回路Ｎ１の入力端子はＲ（ｒｅｓｅｔ）信号の入力端子である。また、第１ＮＡＮＤ回路Ｎ１の出力端子は／Ｑ信号の出力端子であり、第２ＮＡＮＤ回路Ｎ２の出力端子はＱ信号の出力端子である。
【００６３】
そして、第１パルス生成回路１７の第１ＮＡＮＤ回路Ｎ１の入力端子には第１コンデンサＣ１の両端電圧が第１リセット信号ｒｅｓ１として入力され、第２ＮＡＮＤ回路Ｎ２の入力端子にはクロック生成回路１１から出力される第１セット信号ｓｅｔ１が入力される。また、第１ＮＡＮＤ回路Ｎ１の出力端子から出力されるパルス信号はＰＷＭ変調信号ＰＷＭｏｕｔを生成するための第１パルス信号ｒｓｏｕｔ１としてパルス合成回路１９に入力され、第２ＮＡＮＤ回路Ｎ２の出力端子から出力されるパルス信号は第３制御信号φ３として第３スイッチＳＷ３のベースに入力される。
【００６４】
図４に示すＲ−Ｓラッチ回路では、（Ｓ，Ｒ）＝（ハイ，ロー）で（Ｑ，／Ｑ）＝（ハイ，ロー）の論理となり、（Ｓ，Ｒ）＝（ロー，ハイ）で（Ｑ，／Ｑ）＝（ロー，ハイ）の論理となる。図３（ｄ），（ｈ）に示されるように、第１制御信号φ１が立ち下がるタイミングで第１セット信号ｓｅｔ１は一瞬ローレベルになり、第１コンデンサＣ１の両端電圧（第１リセット信号ｒｅｓ１）はハイレベルとなるので、第１パルス信号ｒｓｏｕｔ１はローレベルとなり、第３制御信号φ３はハイレベルとなる（図３（ｆ）（ｊ）参照）。第３制御信号φ３がハイレベルになると、第１コンデンサＣ１の放電が開始されるが、第１コンデンサＣ１の両端電圧が第１ＮＡＮＤ回路Ｎ１のスレシホールドレベルＶｔｈより高い間は第１パルス信号ｒｓｏｕｔ１がローレベルに保持され、スレシホールドレベルＶｔｈに達すると、第１セット信号ｓｅｔ１はハイレベルになり、第１リセット信号ｒｅｓ１はローレベルとなるので、そのタイミングで第１パルス信号ｒｓｏｕｔ１はハイレベルとなり、第３制御信号φ３はローレベルとなる（図３（ｆ）（ｊ）参照）。
【００６５】
第２パルス生成回路１８も第１パルス生成回路１７と同様に、２個のＮＡＮＤ回路を用いた周知のＲ−Ｓラッチ回路で構成されている。図４に示すように、第２パルス生成回路１８の第３ＮＡＮＤ回路Ｎ３の入力端子には第２コンデンサＣ２の両端電圧が第２リセット信号ｒｅｓ２として入力され、第４ＮＡＮＤ回路Ｎ４の入力端子にはクロック生成回路１１から出力される第２セット信号ｓｅｔ２が入力される。また、第３ＮＡＮＤ回路Ｎ３の出力端子から出力されるパルス信号はＰＷＭ変調信号ＰＷＭｏｕｔを生成するための第２パルス信号ｒｓｏｕｔ２としてパルス合成回路１９に入力され、第４ＮＡＮＤ回路Ｎ４の出力端子から出力されるパルス信号は第４制御信号φ４として第４スイッチＳＷ３のベースに入力される。
【００６６】
図３（ｅ），（ｉ）に示されるように、第２制御信号φ２が立ち下がるタイミングで第２セット信号ｓｅｔ２は一瞬ローレベルになり、第２コンデンサＣ２の両端電圧（第１リセット信号ｒｅｓ１）はハイレベルとなるので、第２パルス信号ｒｓｏｕｔ２はローレベルとなり、第４制御信号φ４はハイレベルとなる（図３（ｇ）（ｋ）参照）。第４制御信号φ４がハイレベルになると、第２コンデンサＣ２の放電が開始されるが、第２コンデンサＣ２の両端電圧が第３ＮＡＮＤ回路Ｎ３のスレシホールドレベルＶｔｈより高い間は第２パルス信号ｒｓｏｕｔ２がローレベルに保持され、スレシホールドレベルＶｔｈに達すると、第２セット信号ｓｅｔ２はハイレベルになり、第２リセット信号ｒｅｓ２はローレベルとなるので、そのタイミングで第２パルス信号ｒｓｏｕｔ２はハイレベルとなり、第４制御信号φ４はローレベルとなる（図３（ｇ）（ｋ）参照）。
【００６７】
パルス合成回路１９は、図４に示すように、第５ＮＡＮＤ回路Ｎ５によって構成され、第１パルス生成回路１７から出力される第１パルス信号ｒｓｏｕｔ１と、第２パルス生成回路１８から出力される第２パルス信号ｒｓｏｕｔ２との否定論理積を演算することによりパルス幅変調信号ＰＷＭｏｕｔを生成する（図３（ｌ）参照）。
【００６８】
次に、パルス幅変調回路１０におけるパルス幅変調動作について、図５を用いて簡単に説明する。なお、第１コンデンサＣ１と第２コンデンサＣ２で同様のパルス幅変調動作が行なわれるので、ここでは第１コンデンサＣ１におけるパルス幅変調動作について説明する。
【００６９】
第１制御信号φ１がハイレベルになると、第１スイッチＳＷ１がオンになり、第１充電電流生成回路１３が充電電流（Ｉｃ＋Δｉ）の生成動作を行なう。第１制御信号φ１がハイレベルの期間では第３制御信号φ３がローレベルであるので、第３スイッチＳＷ３がオフ状態となっており（図３（ｂ）（ｆ）参照）、第１放電用定電流回路１５は動作していない。従って、第１コンデンサＣ１には第１充電電流生成回路１３で生成された充電電流（Ｉｃ＋Δｉ）のみが流れ込み、これにより第１コンデンサＣ１が充電される。この充電動作は、第１制御信号φ１がオンになっている期間（図５ではＴ１の期間）に行なわれる。
【００７０】
期間Ｔ１における第１コンデンサＣ１の両端電圧（図２のＡ点の電圧）は、基準電圧Ｖｔｈから充電電流（Ｉｃ＋Ｇ・ｅS）の大きさに比例した傾きで上昇する。充電電流（Ｉｃ＋Ｇ・ｅS）はオーディオ信号ｅSの正負の方向及び振幅の大きさに依存し、ｅS＞０で振幅｜ｅS｜が大きいほど、期間Ｔ１の終了時の充電電圧は高くなり、ｅS＜０で振幅｜ｅS｜が大きいほど、期間Ｔ１の終了時の充電電圧は低くなる。なお、図５では、期間Ｔ１はオーディオ信号ｅSの振幅変動に対して非常に短く、期間Ｔ１ではオーディオ信号ｅSの振幅変動は殆どなく一定であるとして第１コンデンサＣ１の充電電圧をほぼ直線的に上昇させている。
【００７１】
図５の電圧波形Ｓ０は、ｅS＝０のとき（オーディオ信号ｅSが無信号のとき）の波形を示し、電圧波形Ｓ１は、ｅS＞０のときの波形を示し、電圧波形Ｓ２は、ｅS＜０のときの波形を示している。
【００７２】
第１コンデンサＣ１の容量を「Ｃ」、期間Ｔ１の終了時の第１コンデンサＣ１の充電電圧を「Ｖｊ」とすると、期間Ｔ１における第１コンデンサＣ１の充電動作においては、（Ｉｃ＋Ｇ・ｅS）×Ｔ１＝Ｃ×（Ｖｊ−Ｖｔｈ）の関係が成立する。この関係式より、Ｖｊ＝Ｇ・ｅS×Ｔ１／Ｃ＋Ｉｃ×Ｔ１／Ｃ＋Ｖｔｈとなるので、Ａ＝Ｇ×Ｔ１／Ｃ、Ｂ＝Ｉｃ×Ｔ１／Ｃ＋Ｖｔｈとして整理すると、Ｖｊ＝Ａ×ｅS＋Ｂとなる。図５によれば、ｅS＝０ではＶｊ＝Ｖ０であるから、Ｂ＝Ｖ０となるので、第１コンデンサＣ１の充電電圧ＶｊはＶｊ＝Ａ×ｅS＋Ｖ０を表される。すなわち、第１コンデンサＣ１の充電電圧ＶｊはＶ０を中心にｅS＞０ではオーディオ信号ｅSの振幅｜ｅS｜に比例して増大し、ｅS＜０ではオーディオ信号ｅSの振幅｜ｅS｜に比例して減少する。
【００７３】
第１制御信号φ１がローレベルになると同時に第３制御信号φ３がハイレベルになると、第１スイッチＳＷ１がオフなると同時に第３スイッチＳＷ３がオンになり、第１充電電流生成回路１３が動作を停止し、第１放電用定電流回路１５が定電流Ｉｄの引き込み動作を行なう。従って、第１コンデンサＣ１に蓄積された電荷が定電流Ｉｄで第１放電用定電流回路１５に引き込まれ、これにより第１コンデンサＣ１の蓄積電荷が放電される。この放電動作は、第１コンデンサＣ１の電圧が基準電圧Ｖｔｈに低下するまで行なわれる。
【００７４】
第１コンデンサＣ１の電圧が基準電圧Ｖｔｈに低下すると、第３制御信号φ３がローレベルに反転し、第３スイッチＳＷ３がオフになるので、第１放電用定電流回路１５の定電流Ｉｄによる引き込み動作が停止する。すなわち、第１コンデンサＣ１の電圧が基準電圧Ｖｔｈに低下してから次に第１制御信号φ１がハイレベルになるまでの期間は、第１コンデンサＣ１に充電電流も放電電流も流れない状態となる。従って、第１コンデンサＣ１の電圧は第１制御信号φ１がハイレベルになるまで基準電圧Ｖｔｈに保持される（図５の時間ｔ１ｋ，ｔ０ｋ，ｔ２ｋ参照）。
【００７５】
第１コンデンサＣ１の充電電圧を「Ｖｊ」、放電時間を「Ｔｈ」とすると、Ｉｄ×Ｔｈ＝Ｃ×（Ｖｊ−Ｖｔｈ）の関係が成立するから、Ｔｈ＝Ｃ×Ｖｊ／ｉｄ−Ｖｔｈ／Ｉｄより、放電時間Ｔｈは、充電電圧Ｖｊに比例する。すなわち、充電電圧Ｖｊが高いほど、放電時間Ｔｈは長くなる。図５において、時間ｔ１は、オーディオ信号ｅS＞０のときの放電時間を示し、時間ｔ０は、オーディオ信号ｅS＝０のときの放電時間を示し、時間ｔ２は、オーディオ信号ｅS＜０のときの放電時間を示し、ｔ２＜ｔ０＜ｔ１の関係になっている。
【００７６】
そして、充電電圧Ｖｊの高さは、オーディオ信号ｅSの振幅｜ｅS｜に比例するから、放電時間Ｔｈもオーディオ信号ｅSの振幅｜ｅS｜に比例することになる。すなわち、第１コンデンサＣ１の放電時間Ｔｈは、オーディオ信号ｅSの振幅｜ｅS｜により変調された時間を示す。上記のパルス幅変調動作は、第２コンデンサＣ２についても同様である。
【００７７】
本実施形態に係るパルス幅変調回路１０では、図３に示すように、基準クロック信号ＭＣＬＫの周期Ｔのハイレベル期間で第２コンデンサＣ２によりオーディオ信号ｅSをパルス幅変調したパルスを生成し、それに続くローレベル期間で第１コンデンサＣ１によりオーディオ信号ｅSをパルス幅変調したパルスを生成するので、両パルスをパルス合成回路１９で合成することにより基準クロック信号ＭＣＬＫの周期Ｔを有するパルス幅変調信号ＰＷＭｏｕｔを生成している。
【００７８】
次に、パルス幅変調回路１０の動作を図３に示すタイミングチャートを参照して説明する。図３は、オーディオ信号ｅSが無信号の場合（Ｇｍ・ｅS＝０）を示している。図３では、基準クロック信号ＭＣＬＫが最初にハイレベルになる期間から２周期分のハイレベルとローレベルの期間に対してそれぞれ第１期間Ｔ１、第２期間Ｔ２、第３期間Ｔ３、第４期間Ｔ４と言うことにする。
【００７９】
第１期間Ｔ１では、クロック生成回路１１からの第１制御信号φ１がハイレベル（第２制御信号φ２がローレベル）であるので（図３（ｂ）参照）、第１スイッチＳＷ１がオン状態（第２スイッチＳＷ２はオフ状態）となり、第１コンデンサＣ１に第１充電電流生成回路１３が接続される。従って、第１期間Ｔ１では第１充電電流生成回路１３から第１コンデンサＣ１に充電電流（Ｉｃ＋Δｉ）が流れ込み、これにより第１コンデンサＣ１が充電される（図３（ｈ）参照）。この充電動作は、第１期間Ｔ１が終了するまで行なわれる。
【００８０】
第１期間Ｔ１が終了し、第１制御信号φ１がハイレベルからローレベルに反転すると、第１スイッチＳＷ１がオフ状態になる。第１スイッチＳＷ１のオフ状態は第２期間Ｔ２の間、継続する。クロック生成回路１１では、第１制御信号φ１の反転時の立下りを検出し、第１パルス生成回路１７に瞬間的にローレベルに変化する第１セット信号ｓｅｔ１を出力する（図３（ｄ）の最初のローレベル変化参照）。
【００８１】
第１パルス生成回路１７では、第２期間Ｔ２の開始時に第１セット信号ｓｅｔ１（ローレベル）が入力されると、第２ＮＡＮＤ回路Ｎ２の出力がローレベルからハイレベルに反転する（図３（ｆ）参照）。第２ＮＡＮＤ回路Ｎ２の出力は、第３制御信号φ３として第３スイッチＳＷ３に入力されるので、第３スイッチＳＷ３がオン状態となり、第１コンデンサＣ１に第１放電用定電流回路１５が接続され、これにより、第１コンデンサＣ１は定電流Ｉｄで放電される（図３（ｈ）参照）。
【００８２】
また、第１パルス生成回路１７では、第２期間Ｔ２の開始時に第１セット信号ｓｅｔ１（ローレベル）が入力されると、第１ＮＡＮＤ回路Ｎ１の出力をハイレベルからローレベルに反転する（図３（ｊ）参照）。第１ＮＡＮＤ回路Ｎ１の出力は、第１パルス信号ｒｓｏｕｔ１としてパルス合成回路１９に入力される。
【００８３】
パルス合成回路１９に第１ＮＡＮＤ回路Ｎ１のローレベル出力が入力された時にはパルス合成回路１９の第５ＮＡＮＤ回路Ｎ５に第２パルス生成回路１８から入力される第２パルス信号ｒｓｏｕｔ２はハイレベルのため、パルス合成回路１９からは第１パルス信号ｒｓｏｕｔ１のレベルを反転したパルス（ハイレベルのパルス）が出力される（図３（ｌ）の２つ目のパルス参照）。
【００８４】
第２期間Ｔ２においては、第１コンデンサＣ１が定電流Ｉｄで放電されるので、第１コンデンサＣ１の両端電圧が低下する。第１パルス生成回路１７では第１コンデンサＣ１の両端電圧が第１ＮＡＮＤ回路Ｎ１に入力されているが、第１コンデンサＣ１の両端電圧が基準電圧Ｖｔｈに低下すると、その時の電圧がローレベルの第１リセット信号ｒｅｓ１として第１パルス生成回路１７に入力されることになる。第１パルス生成回路１７に第１リセット信号ｒｅｓ１が入力されると、第１パルス信号ｒｓｏｕｔ１は、ローレベルからハイレベルに反転する（図３（ｊ）参照）。
【００８５】
一方、第２期間Ｔ２では、クロック生成回路１１からの第２制御信号φ２がハイレベル（第１制御信号φ１がローレベル）であるので（図３（ｃ）参照）、第２スイッチＳＷ２がオン状態（第１スイッチＳＷ１はオフ状態）となり、第２コンデンサＣ２に第２充電電流生成回路１４が接続される。従って、第２期間Ｔ２では第２充電電流生成回路１４から第２コンデンサＣ２に充電電流（Ｉｃ＋Δｉ）が流れ込み、これにより第２コンデンサＣ２が充電される（図３（ｉ）参照）。この充電動作は、第２期間Ｔ２が終了するまで行なわれる。
【００８６】
第２期間Ｔ２が終了し、第２制御信号φ２がハイレベルからローレベルに反転すると、第２スイッチＳＷ２がオフ状態になる。第２スイッチＳＷ２のオフ状態は第３期間Ｔ３の間、継続する。クロック生成回路１１では、第２制御信号φ２の反転時の立下りを検出し、第２パルス生成回路１８に瞬間的にローレベルに変化する第２セット信号ｓｅｔ２を出力する（図３（ｅ）参照）。
【００８７】
第２パルス生成回路１８では、第３期間Ｔ３の開始時に第２セット信号ｓｅｔ２（ローレベル）が入力されると、第４ＮＡＮＤ回路Ｎ４の出力がローレベルからハイレベルに反転する（図３（ｇ）参照）。第４ＮＡＮＤ回路Ｎ４の出力は、第４制御信号φ４として第４スイッチＳＷ４に入力されるので、第４スイッチＳＷ４がオン状態となり、第２コンデンサＣ２に第２放電用定電流回路１６が接続され、これにより、第２コンデンサＣ２は定電流Ｉｄで放電される（図３（ｉ）参照）。
【００８８】
また、第２パルス生成回路１８では、第３期間Ｔ３の開始時に第２セット信号ｓｅｔ２（ローレベル）が入力されると、第３ＮＡＮＤ回路Ｎ３の出力をハイレベルからローレベルに反転する（図３（ｋ）参照）。第３ＮＡＮＤ回路Ｎ３の出力は、第２パルス信号ｒｓｏｕｔ２としてパルス合成回路１９に入力される。
【００８９】
パルス合成回路１９に第３ＮＡＮＤ回路Ｎ３のローレベル出力が入力された時にはパルス合成回路１９の第５ＮＡＮＤ回路Ｎ５に第１パルス生成回路１７から入力される第１パルス信号ｒｓｏｕｔ１はハイレベルのため、パルス合成回路１９からは第２パルス信号ｒｓｏｕｔ２のレベルを反転したパルス（ハイレベルのパルス）が出力される（図３（ｌ）の３つ目のパルス参照）。
【００９０】
以下、第３期間以降では第１期間Ｔ１及び第２期間Ｔ２と同様の動作が繰返される。従って、パルス合成回路１９からは基準クロック信号ＭＣＬＫの半周期毎に第１パルス信号ｒｓｏｕｔ１と第２パルス信号ｒｏｕｔ２のレベルを反転したパルスが交互に出力される。
【００９１】
上記のように、パルス幅変調回路１０では、図１に示すように、第１コンデンサＣ１の充電動作を制御する回路と第２コンデンサＣ２の充電動作を制御する回路を同一の回路構成（スイッチ回路と充電電流生成回路の直列回路）にするとともに、第１コンデンサＣ１の放電動作を制御する回路と第２コンデンサＣ２の放電動作を制御する回路を同一の回路構成（スイッチ回路と放電用定電流回路の直列回路）としているので、図２に示すように、充電動作を制御する第１スイッチＳＷ１及び第２スイッチＳＷ２を同一のトランジスタで実現することができるとともに、放電動作を制御する第３スイッチＳＷ３及び第４スイッチＳＷ４を同一のトランジスタで実現することができる。
【００９２】
また、第１充電電流生成回路１３及び第２充電電流生成回路１４を、差動増幅回路１２を共通化し、その差動増幅回路１２にトランジスタを用いた同一回路構成の電圧−電流変換回路を接続することよって実現することができる。更に、第１放電用定電流回路１５及び第２放電用定電流回路１６をトランジスタとツェナーダイオードを用いた同一回路構成の定電流回路で実現することができる。
【００９３】
しかも、この定電流回路は差動増幅回路１２内の定電流回路と同一の回路構成とすることができるので、差動増幅回路１２内のツェナーダイオードＤ１を第１放電用定電流回路１５及び第２放電用定電流回路１６のツェナーダイオードに共用することができる。更に、パルス幅変調回路１０の駆動電源は正の電源（＋Ｖ）と負の電源（−Ｖ）の２種類で良いので、電源回路も簡単にすることができる。
【００９４】
従って、パルス幅変調回路１０を少ない部品点数で実現でき、回路の簡素化、小型化を図ることができる。また、低価格のトランジスタやツェナーダイオード等の半導体素子を用いてパルス幅変調回路１０を実現できるので、製造コストの低減を図ることができる。
【００９５】
また、従来のパルス幅変調回路１では、図９に示すように、第１スイッチ部１０２ａ内の第１制御信号φ１で制御されるスイッチと第２スイッチ部１０２ｂ内の第２制御信号φ２で制御されるスイッチが第１コンデンサＣ１と第２コンデンサＣ２の間で直列に接続される構成であるので、両スイッチが同時にオン状態になると、電圧−電流変換回路１０１に第１コンデンサＣ１と第２コンデンサＣ２が並列に接続され、第１コンデンサＣ１の充電動作と第２の充電動作が適正に行なわれないという不都合が生じる。
【００９６】
特に、図１０に示す具体回路では、第１スイッチ部１０２ａ及び第２スイッチ部１０２ｂ内の４つのスイッチを、双方向特性を有するアナログスイッチＩＣで構成しているので、第１制御信号φ１の立下りタイミングと第２制御信号φ２の立上りタイミングの間にデッドタイムがなければ、第１スイッチ部１０２ａ内の第１制御信号φ１で制御されるアナログスイッチと第２スイッチ部１０２ｂ内の第２制御信号φ２で制御されるアナログスイッチが同時にオン状態になる虞があり、そのような状態が生じた場合はパルス幅変調回路１からは異常なＰＷＭ変調信号ＰＷＭｏｕｔが出力されることになるが、本実施形態に係るパルス幅変調回路１０では、このような不都合が乗じることはない。以下、この効果について説明する。
【００９７】
図６は、従来のパルス幅変調回路１において、第１制御信号φ１のハイレベルと第２制御信号φ２のハイレベルが重複したときのパルス幅変調動作を示すタイムチャートである。
【００９８】
図６の「φ１」と「φ２」の波形は、図９の第１スイッチ部１０２ａと第２スイッチ部１０２ｂに入力される第１制御信号φ１と第２制御信号φ２の波形である。また、「Ｃ１」と「Ｃ２」の波形は、図９の第１パルス生成回路１０４と第２パルス生成回路１０５に入力される電圧波形であり、「ｒｓｏｕｔ１」、「ｒｓｏｕｔ２」、「ＰＷＭｏｕｔ」の波形は、それぞれ図９の第１パルス生成回路１０４、第２パルス生成回路１０５、パルス合成回路１０６から出力される電圧波形である。
【００９９】
同図に示すように、第２制御信号φ２は、第２制御信号φ２の立上りタイミングが第１制御信号φ１の立下りタイミング対して微小時間ｔｄだけ早くなるように設定されており、第１制御信号φ１の立下りタイミングより微小時間ｔｄだけ前の期間で第１制御信号φ１と第２制御信号φ２が共にハイレベルになっている（図６（ａ），（ｂ）参照）。
【０１００】
第１期間Ｔ１において、第１制御信号φ１がハイレベルに立ち上ってから第２制御信号φ１がハイレベルに立ち上る直前までの期間は、電圧−電流変換回路１０１に第１コンデンサＣ１のみが接続され、第１コンデンサＣ１は電圧−電流変換回路１０１からの充電電流（Ｉｃ＋Δｉ）によって充電されるので、第１コンデンサＣ１の両端電圧はほぼ直線的に上昇する。しかし、第２制御信号φ２がハイレベルに立ち上ると、第１コンデンサＣ１に第２コンデンサＣ２が並列に接続されるので、第１コンデンサＣ１の両端電圧は不連続に急減することになる。
【０１０１】
第２制御信号φ２の立上りタイミングにおける第１コンデンサＣ１の充電電圧を「Ｖｊ」とすると、その時点では第２コンデンサＣ２の蓄積電荷はゼロで、両端電圧は「Ｖｔｈ」であるから、第１コンデンサＣ１に第２コンデンサＣ２が並列に接続されると、合成容量が２倍になるので、第１コンデンサＣ１及び第２コンデンサＣ２の両端電圧は、（Ｖｊ＋Ｖｔｈ）／２となる。図６に示すように、第１コンデンサＣ１の充電電圧Ｖｊと第１コンデンサＣ１の充電電圧Ｖｔｈの差電圧を「Ｃｖ」とすると、Ｖｊ＝Ｖｔｈ＋Ｃｖより（Ｖｊ＋Ｖｔｈ）／２＝Ｖｔｈ＋Ｃｖ／２となる。すなわち、第２制御信号φ２の立上りタイミングで、第１コンデンサＣ１の両端電圧は充電電圧Ｖｊから第２コンデンサＣ２との差電圧Ｃｖの１／２だけ急減し、第２コンデンサＣ２の両端電圧は電圧Ｖｔｈから第１コンデンサＣ１との差電圧Ｃｖの１／２だけ急増する（図６（ｃ）（ｄ）参照）。
【０１０２】
そして、第１制御信号φ１の立下がりタイミングでは、電圧−電流変換回路１０１に第１コンデンサＣ１と第２コンデンサＣ２が並列接続されている状態が第２コンデンサＣ２のみの接続状態になるので、第２コンデンサＣ２は電圧（Ｖｔｈ＋Ｃｖ／２）から充電されることになる。一方、第１コンデンサＣ１は、第１制御信号φ１の立下がりタイミングで第３制御信号φ３がハイレベルとなり、放電用定電流回路１０３が接続されるので、電圧（Ｖｔｈ＋Ｃｖ／２）から放電されることになる。
【０１０３】
この結果、第１コンデンサＣ１は、正常時は充電電圧（Ｖｔｈ＋Ｃｖ）から放電が行なわれるところ、充電電圧（Ｖｔｈ＋Ｃｖ／２）から電圧Ｖｔｈまで放電が行なわれるので、その放電時間は正常時の放電時間よりも短くなる（図６（ｃ），（ｅ）参照）。一方、第２コンデンサＣ１は、正常時は電圧Ｖｔｈから充電が行なわれるところ、電圧（Ｖｔｈ＋Ｃｖ／２）から基準クロック信号ＭＣＬＫの周期Ｔの１／２だけ充電されるので、その充電電圧は正常時の充電電圧よりも高くなる。従って、充電期間の放電期間では放電時間が正常時の放電時間よりも長くなる（図６（ｄ），（ｆ）参照）。この結果、第１コンデンサＣ１を用いて変調されるパルス幅と第２コンデンサＣ２を用いて変調されるパルス幅とに著しいアンバランスが生じ、図６（ｇ）に示すように、ＰＷＭ変調信号ＰＷＭｏｕｔの波形は異常な波形となる。
【０１０４】
従来のパルス幅変調回路１では、上記の不都合を解消するために、図９に示したクロック生成回路１００の後段に必ずデッドタイム生成回路を設け、第１制御信号φ１がハイレベルからローレベルに立ち下がるタイミングから所定時間だけ遅れて第２制御信号φ２がローレベルからハイレベルに立ち上がるようにデッドタイムを設ける必要がある。
【０１０５】
これ対し、本実施形態に係るパルス幅変調回路１０は、図２に示したように、第１スイッチＳＷ１と第１コンデンサＣ１との間に第１充電電流生成回路１３が介在し、第２スイッチＳＷ２と第２コンデンサＣ２との間に第２充電電流生成回路１４が介在するので、第１スイッチＳＷ１と第２スイッチＳＷ２が同時にオン状態になったとしても、従来のパルス幅変調回路１のように第１コンデンサＣ１と第２コンデンサＣ２が同一の充電電流生成回路に並列に接続されることはない。
【０１０６】
すなわち、本実施形態に係るパルス幅変調回路１０では、第１コンデンサＣ１は、第２スイッチＳＷ２のオン・オフ動作に関係なく、第１スイッチＳＷ１がオンになると、第１充電電流生成回路１３に接続されて当該第１充電電流生成回路１３からの充電電流によって充電され、第２コンデンサＣ２は、第１スイッチＳＷ１のオン・オフ動作に関係なく、第２スイッチＳＷ２がオンになると、第２充電電流生成回路１４に接続されて当該第２充電電流生成回路１４からの充電電流によって充電される。
【０１０７】
図７は、本実施形態に係るパルス幅変調回路１０において、第１制御信号φ１のハイレベルと第２制御信号φ２のハイレベルが重複したときのパルス幅変調動作を示すタイムチャートである。
【０１０８】
図７の第１制御信号φ１と第２制御信号φ２の波形は図６の第１制御信号φ１と第２制御信号φ２の波形と同一である。
【０１０９】
第１期間Ｔ１において、第１制御信号φ１がハイレベルに立ち上ってから第２制御信号φ１がハイレベルに立ち上る直前までの期間は、第１コンデンサＣ１に第１充電電流生成回路１３が接続され、第１コンデンサＣ１は当該第１充電電流生成回路１３から出力される充電電流（Ｉｃ＋Δｉ）によって充電されるので、第１コンデンサＣ１の両端電圧はほぼ直線的に上昇する。また、第２制御信号φ２がハイレベルに立ち上っても、第１コンデンサＣ１には第２コンデンサＣ２が並列に接続されることはないので、第１コンデンサＣ１の両端電圧は第１制御信号φ１の立下がりタイミング、すわなち、第１期間Ｔ１の終了まで上昇することになる。
【０１１０】
従って、第２期間Ｔ２においては、第１コンデンサＣ１に第１放電用定電流回路１５が接続され、第１コンデンサＣ１は当該第１放電用定電流回路１５から出力される定電流Ｉｄによって放電される。
【０１１１】
一方、第２コンデンサＣ２は、第１期間Ｔ１の終了間際の第２制御信号φ２がハイレベルに立ち上るタイミングから次の立下りタイミングまでの期間、第２充電電流生成回路１４が接続され、当該第２充電電流生成回路１４から出力される充電電流（Ｉｃ＋Δｉ）によって充電されるので、第２コンデンサＣ２の両端電圧もほぼ直線的に上昇する。また、その期間中には第１制御信号φ１がハイレベルに立ち上ることはないので、第２コンデンサＣ２の両端電圧は第２制御信号φ２が立ち下がるタイミングまで上昇し、その電圧が第２期間Ｔ２の終了まで保持される。そして、第３期間Ｔ３の開始間際に第２コンデンサＣ２に第２放電用定電流回路１６が接続され、第２コンデンサＣ２は当該第２放電用定電流回路１６から出力される定電流Ｉｄによって放電される。
【０１１２】
上記のように、第１コンデンサＣ１の充放電動作と第２コンデンサＣ２の充放電動作は互いに独立した動作となるので、両コンデンサＣ１，Ｃ２の充電動作と放電動作とにアンバランスが生じることはなく、図７（ｅ）〜（ｇ）に示すように、ＰＷＭ変調信号ＰＷＭｏｕｔの波形は正常な波形となる。
【０１１３】
従って、本実施形態に係るパルス幅変調回路１０では、従来のパルス幅変調回路１のようにデッドタイム生成回路を設ける必要はないので、その分、回路の簡素化、回路スペースを削減化及び部品コストの低減化を図ることができる。
【０１１４】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではなく、上記実施形態に示した回路構成は一例であり、同等の機能を有するものであれば、種々の回路を適用することができる。例えば、上記した実施形態では、第１及び第２コンデンサＣ１，Ｃ２を一旦プラス方向に充電し、その後マイナス方向に放電するようにしたが、これに代えて、第１及び第２コンデンサＣ１，Ｃ２を一旦マイナス方向に充電し、その後プラス方向に放電するようにして、パルス幅変調信号ＰＷＭｏｕｔを生成するようにしてもよい。
【０１１５】
また、第１ないし第４スイッチＳＷ１〜ＳＷ４は、バイポーラトランジスタに限られず、ＦＥＴなどの他の種類の半導体スイッチング素子を使用することができる。
【０１１６】
また、第１コンデンサＣ１と第１パルス生成回路１７との間、または第２コンデンサＣ２と第２パルス生成回路１８との間には、例えばオペアンプからなる比較回路が設けられてもよい。この比較回路により、第１コンデンサＣ１の一端における電圧が基準電圧に達することを正確に検出することができる。
【符号の説明】
【０１１７】
１，１０  パルス幅変調回路
２  スイッチング回路
３  ローパスフィルタ回路
４  第１電源
５  第２電源
１１  クロック生成回路
１２  差動増幅回路
１３  第１充電電流生成回路
１４  第２充電電流生成回路
１５  第１放電用定電流回路
１６  第２放電用定電流回路
１７  第１パルス生成回路
１８  第２パルス生成回路
１９  パルス合成回路
ＡＵ  オーディオ発生源
Ｃ１  第１コンデンサ
Ｃ２  第２コンデンサ
ｅS  オーディオ信号
ＳＷ１  第１スイッチ
ＳＷ２  第２スイッチ
ＳＷ３  第３スイッチ
ＳＷ４  第４スイッチ
Ｔ１  第１期間
Ｔ２  第２期間
Ｔ３  第３期間
Ｔ４  第３期間
φ１  第１制御信号
φ２  第２制御信号
φ３  第３制御信号
φ４  第４制御信号
【図１】
2010273326.tif 000003
【図２】
2010273326.tif 000004
【図３】
2010273326.tif 000005
【図４】
2010273326.tif 000006
【図５】
2010273326.tif 000007
【図６】
2010273326.tif 000008
【図７】
2010273326.tif 000009
【図８】
2010273326.tif 000010
【図９】
2010273326.tif 000011
【図１０】
2010273326.tif 000012