(57)【要約】【課題】書込みトランジスタの寄生容量のばらつきに起因する書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきを抑制し、ムラのない均一な画質を得る。【解決手段】第一補正用走査信号ＡＺ１のオフ電圧Ｖｏｆｆを２値Ｖｏｆｆ１，Ｖｏｆｆ２とする。そして、閾値補正期間の終了後で信号書込み期間の開始前の時刻ｔ６に、第一補正用走査信号ＡＺ１のオフ電圧Ｖｏｆｆを第２オフ電圧Ｖｏｆｆ２に設定してスイッチングトランジスタ２５を非導通状態にする。次いで、書込みトランジスタ２３が非導通状態から導通状態への遷移時（オフ時）と同時またはそれ以降の時刻ｔ１０で第一補正用走査信号ＡＺ１のオフ電圧Ｖｏｆｆを第２オフ電圧Ｖｏｆｆ２から第１オフ電圧Ｖｏｆｆ１に遷移させる。【選択図】図１６
2010145893.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子の発光駆動を行なう駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、基準電位の電源と前記駆動トランジスタのゲート電極との間に接続されたスイッチングトランジスタとを有する画素回路が複数配置された画素アレイ部と、
前記スイッチングトランジスタを非導通状態にする際に、当該スイッチングトランジスタにあらかじめ定められた値以上のリーク電流が流れないようにする第１オフ電圧と当該第１オフ電圧よりも小さい第２オフ電圧との少なくとも２値にて駆動する駆動部と
を備えた表示装置。
【請求項２】
前記駆動部は、前記書込みトランジスタの非導通状態から導通状態への遷移前に前記スイッチングトランジスタを前記第２オフ電圧にて駆動し、前記書込みトランジスタが導通状態から非導通状態への遷移時または当該遷移以降に前記スイッチングトランジスタを前記第１オフ電圧にて駆動する
請求項１記載の表示装置。
【請求項３】
前記第１オフ電圧と前記第２オフ電圧との差分は、前記書込みトランジスタのオン電圧とオフ電圧との差分と等しい
請求項１記載の表示装置。
【請求項４】
前記スイッチングトランジスタは、前記書込みトランジスタとチャネル長方向が同じ方向である
請求項１記載の表示装置。
【請求項５】
電気光学素子の発光駆動を行なう駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、基準電位の電源と前記駆動トランジスタのゲート電極との間に接続されたスイッチングトランジスタとを有する画素回路が複数配置され、
前記スイッチングトランジスタは、前記書込みトランジスタとチャネル長方向が同じ方向である
表示装置。
【請求項６】
電気光学素子の発光駆動を行なう駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、基準電位の電源と前記駆動トランジスタのゲート電極との間に接続されたスイッチングトランジスタとを有する画素回路が複数配置された表示装置の駆動に当たって、
前記スイッチングトランジスタを非導通状態にする際に、当該スイッチングトランジスタにあらかじめ定められた値以上のリーク電流が流れないようにする第１オフ電圧と当該第１オフ電圧よりも小さい第２オフ電圧との少なくとも２値にて駆動する
表示装置の駆動方法。
【請求項７】
電気光学素子の発光駆動を行なう駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、基準電位の電源と前記駆動トランジスタのゲート電極との間に接続されたスイッチングトランジスタとを有する画素回路が複数配置された画素アレイ部と、
前記スイッチングトランジスタを非導通状態にする際に、当該スイッチングトランジスタにあらかじめ定められた値以上のリーク電流が流れないようにする第１オフ電圧と当該第１オフ電圧よりも小さい第２オフ電圧との少なくとも２値にて駆動する駆動部と
を備えた表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、平面型表示装置の一つである液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）として特にＮチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化する。その結果、有機ＥＬ素子の発光輝度が変化する。これは、駆動トランジスタのソース電極側に有機ＥＬ素子が接続されることに起因する。
【０００７】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。
【０００８】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、画素個々の駆動トランジスタに特性ばらつきがある。具体的には、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化する。また、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素ごとに異なる。
【０００９】
駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるため、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じる。その結果、画面の一様性（ユニフォーミティ）が損なわれる。
【００１０】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、発光輝度を一定に保つようにするために、各種の補正機能を画素回路に持たせるようにしている。具体的には、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する閾値補正や、駆動トランジスタの移動度μの変動に対する移動度補正の各補正機能を画素回路に持たせる構成を採っている（例えば、特許文献１参照）。
【００１１】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ここで、映像信号をサンプリングして画素内に書き込む書込みトランジスタ（サンプリングトランジスタ）について考える。有機ＥＬ素子の発光は、書込みトランジスタによる映像信号の書込みが終了した後、当該書込みトランジスタを非導通（オフ）状態にすることによって開始される。この書込みトランジスタの非導通状態への遷移時（オフ時）に、駆動トランジスタのゲート電極へのカップリングが発生する。
【００１３】
この書込みトランジスタのオフ時のカップリングは、駆動トランジスタのゲート電極と書込みトランジスタのゲート電極との間に介在する寄生容量によるところが大きい。そして、この寄生容量に起因して書込みトランジスタのオフ時に駆動トランジスタのゲート電極にカップリングが発生すると、そのカップリング量に応じて駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変動する。このとき、画素間でカップリング量にばらつきがあると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓに画素間でばらつきが生じ、発光輝度のばらつきの原因となる。
【００１４】
そこで、本発明は、書込みトランジスタの寄生容量のばらつきに起因する書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきを抑制可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明による表示装置は、
電気光学素子の発光駆動を行なう駆動トランジスタと、信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタと、基準電位の電源と前記駆動トランジスタのゲート電極との間に接続されたスイッチングトランジスタとを有する画素回路が複数配置された表示装置において、
前記スイッチングトランジスタを非導通状態にする際に、当該スイッチングトランジスタにあらかじめ定められた値以上のリーク電流が流れないようにする第１オフ電圧と当該第１オフ電圧よりも小さい第２オフ電圧との少なくとも２値にて駆動するようにする。
【００１６】
上記構成の表示装置において、書込みトランジスタが導通状態から非導通状態に遷移するときに（書込みトランジスタがオフするときに）、書込みトランジスタの寄生容量を介して駆動トランジスタのゲート電極にカップリングが入る。そして、この寄生容量によるカップリングによって駆動トランジスタのゲート電位が変動するために、当該駆動トランジスタのゲート−ソース間電圧が変動する。
【００１７】
一方、スイッチングトランジスタを非導通状態にするオフ電圧を第１オフ電圧と当該第１オフ電圧よりも小さい第２オフ電圧との少なくとも２値にすることで、書込みトランジスタが導通状態から非導通状態への遷移時または当該遷移以降にスイッチングトランジスタのオフ電圧を第２オフ電圧から第１オフ電圧に遷移させる駆動を実現できる。
【００１８】
スイッチングトランジスタのオフ電圧が第２オフ電圧から第１オフ電圧に遷移するときに、スイッチングトランジスタの寄生容量を介して駆動トランジスタのゲート電極にカップリングが入る。このときのカップリングは、書込みトランジスタのオフ時の寄生容量によるカップリングと逆極性となるために、駆動トランジスタのゲート−ソース間電圧に対して書込みトランジスタのオフ時のカップリングに起因する変動分を小さくする方向に作用する。そして、書込みトランジスタのオフ時の寄生容量によるカップリングに起因する駆動トランジスタのゲート−ソース間電圧の変動分が小さくなることで、書込みトランジスタの寄生容量のばらつきに起因する発光輝度のばらつきが抑制される。
【発明の効果】
【００１９】
本発明によれば、書込みトランジスタの寄生容量のばらつきに起因する書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきを抑制できるために、ムラのない均一な画質を得ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、発明を実施するための最良の形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本発明が適用される有機ＥＬ表示装置
２．実施形態
３．変形例
４．適用例（電子機器）
【００２１】
＜１．適用例に係る有機ＥＬ表示装置＞
［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２２】
図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。
【００２３】
駆動部は、例えば、書込み走査回路４０、発光駆動走査回路５０および第一，第二補正用走査回路６０，７０からなる走査駆動系と、信号出力回路（信号ドライバ）８０からなる信号供給系とから構成され、画素アレイ部３０の各画素２０の発光駆動を行なう。
【００２４】
ここで、有機ＥＬ表示装置１０が白黒表示対応の場合は、白黒画像を形成する単位となる１つの画素が画素２０に相当する。一方、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当する。より具体的には、カラー表示用の表示装置では、１つの画素は、例えば、赤色（Ｒ）光を発光する副画素、緑色（Ｇ）光を発光する副画素、青色（Ｂ）光を発光する副画素の３つの副画素から構成される。
【００２５】
ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではない。すなわち、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成するようにすることも可能である。より具体的には、例えば、輝度向上のために白色（Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２６】
画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに書込み走査線３１−１〜３１−ｍと発光制御走査線３２−１〜３２−ｍと第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍとがそれぞれ行方向に沿って配線されている。さらに、画素列ごとに信号線３５−１〜３５−ｎが列方向に沿って配線されている。ここに、行方向とは画素行の画素の配列方向（水平方向）を言い、列方向とは画素列の画素の配列方向（垂直方向）を言うものとする。
【００２７】
書込み走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。発光制御走査線３２−１〜３２−ｍは、発光駆動走査回路５０の対応する行の出力端にそれぞれ接続されている。第一補正用走査線３３−１〜３３−ｍは、第一補正用走査回路６０の対応する行の出力端にそれぞれ接続されている。第一補正用走査線３４−１〜３４−ｍは、第二補正用走査回路７０の対応する行の出力端にそれぞれ接続されている。信号線３５−１〜３５−ｎは、信号出力回路８０の対応する列の出力端にそれぞれ接続されている。
【００２８】
画素アレイ部３０は、通常、ガラス基板等の透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路については、アモルファスシリコンＴＦＴや低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合は、書込み走査回路４０、発光駆動走査回路５０、第一，第二補正用走査回路６０，７０および信号出力回路８０についても、画素アレイ部３０を形成する表示パネル（基板）上に実装することができる。
【００２９】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する（線順次走査）。
【００３０】
発光駆動走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この発光駆動走査回路５０は、画素２０の発光駆動に際して、書込み走査回路４０の走査に同期して発光制御走査線３２−１〜３２−ｍに対して順次発光駆動信号ＤＳ１〜ＤＳｍを供給する。
【００３１】
第一，第二補正用走査回路６０，７０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。これら第一，第二補正用走査回路６０，７０は、後述する補正処理を実行する際に、第一，第二補正用走査線３３−１〜３３−ｍ，３４−１〜３４−ｍに対して第一，第二補正用走査信号ＡＺ１１〜ＡＺ１ｍ，ＡＺ２１〜ＡＺ２ｍを適宜供給する。
【００３２】
信号出力回路８０は信号線３５−１〜３５−ｎに対して、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇ（以下、単に「信号電圧Ｖｓｉｇ」と記述する場合もある）を、書込み走査回路４０による走査に同期して出力する。この信号出力回路８０は、例えば、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００３３】
（画素回路）
図２は、本適用例に係る有機ＥＬ表示装置１０に用いられる画素（画素回路）２０の具体的な構成例を示す回路図である。
【００３４】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子として例えば有機ＥＬ素子２１を用い、当該有機ＥＬ素子２１を駆動する駆動回路を有する構成となっている。
【００３５】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２と、書込み（サンプリング）トランジスタ２３と、発光制御トランジスタ２４と、スイッチングトランジスタ２５，２６と、保持容量２７とを構成素子として有する画素構成となっている。すなわち、本例に係る駆動回路は、５つのトランジスタ（Ｔｒ）および１つの容量素子（Ｃ）からなる５Ｔｒ／１Ｃの画素構成となっている。
【００３６】
ここでは、駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４およびスイッチングトランジスタ２５，２６として例えばＮチャネル型のＴＦＴを用いている。ただし、ここでの駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４およびスイッチングトランジスタ２５，２６の導電型の組み合わせは一例に過ぎず、これら導電型の組み合わせに限られるものではない。
【００３７】
なお、駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４およびスイッチングトランジスタ２５，２６としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４およびスイッチングトランジスタ２５，２６を同じ導電型の組み合わせにすると、これらトランジスタを同じプロセスで作成することができるため低コスト化に寄与できる。
【００３８】
有機ＥＬ素子２１は、電源電位Ｖｃａｔｈ（ここでは、接地電位ＧＮＤ）にある全画素共通のいわゆるベタ配線をカソード電極としている。駆動トランジスタ２２は、有機ＥＬ素子２１を電流駆動するための能動素子であり、ソース電極が有機ＥＬ素子２１のアノード電極に接続されてソースフォロア回路を形成している。
【００３９】
書込みトランジスタ２３は、一方の電極（ソース電極／ドレイン電極）が信号線３５（３５−１〜３５−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。書込みトランジスタ２３のゲート電極は、書込み走査線３１（３１−１〜３１−ｍ）に接続されている。
【００４０】
発光制御トランジスタ２４は、ソース電極が電位Ｖｃｃ（ここでは、正電位）の電源に接続され、ドレイン電極が駆動トランジスタ２２のドレイン電極に接続されている。発光制御トランジスタ２４のゲート電極は、発光制御走査線３２（３２−１〜３２−ｍ）に接続されている。
【００４１】
スイッチングトランジスタ２５は、ドレイン電極が書込みトランジスタ２３の他方の電極（駆動トランジスタ２２のゲート電極）に接続され、ソース電極が電位Ｖｏｆｓの電源に接続されている。スイッチングトランジスタ２５のゲート電極は、第一補正用走査線３３（３３−１〜３３−ｍ）に接続されている。
【００４２】
スイッチングトランジスタ２６は、ドレイン電極が駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続され、ソース電極が電位Ｖｓｓ（ここでは、負電位）の電源に接続されている。スイッチングトランジスタ２６のゲート電極は、第二補正用走査線３４（３４−１〜３４−ｍ）に接続されている。
【００４３】
保持容量２７の一方の電極は、駆動トランジスタ２２のゲート電極と書込みトランジスタ２３のドレイン電極との接続ノードＮ１２に接続されている。保持容量２７の他方の電極は、駆動トランジスタ２２のソース電極と有機ＥＬ素子２１のアノード電極との接続ノードＮ１１に接続されている。
【００４４】
上記構成の画素２０において、各構成素子は次のような作用をなす。先ず、書込みトランジスタ２３は、書込み走査回路４０から書込み走査線３１を介して与えられる書込み走査信号ＷＳに応答して導通状態となることで、信号線３５を通して供給される映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。書込みトランジスタ２３によって書き込まれた信号電圧Ｖｓｉｇは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２７に保持される。
【００４５】
駆動トランジスタ２２は、発光制御トランジスタ２４が導通状態にあるときに、電源電位Ｖｃｃから電流の供給を受ける。そして、駆動トランジスタ２２は、保持容量２７に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給することで当該有機ＥＬ素子２１を駆動する。
【００４６】
駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、有機ＥＬ素子２１には、駆動トランジスタ２２から次式（１）で与えられる一定の電流（ドレイン−ソース間電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2       ……（１）
【００４７】
ここに、Ｖｔｈは駆動トランジスタ２２の閾値電圧、μは駆動トランジスタ２２の移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはソース電位を基準としてゲート電極に印加される電圧（ゲート−ソース間電圧）である。
【００４８】
発光制御トランジスタ２４は、発光駆動走査回路５０から発光制御走査線３２を介して与えられる発光駆動信号ＤＳに応答して導通状態になることで、正電位Ｖｃｃの電源から駆動トランジスタ２２に電流を供給する。すなわち、発光制御トランジスタ２４は、駆動トランジスタ２２への電流の供給／停止の制御を行なう。
【００４９】
この発光制御トランジスタ２４のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間との割合（デューティ）を制御するデューティ制御が行われる。このデューティ制御により、１フレーム期間に亘って画素が発光し続けることに伴う残像ボケを低減できるため、特に動画の画品位をより優れたものとすることができる。
【００５０】
スイッチングトランジスタ２５は、第一補正用走査回路６０から第一補正用走査線３３を介して与えられる第一補正用走査信号ＡＺ１に応答して導通状態になることで、駆動トランジスタ２２のゲート電位Ｖｇを電位Ｖｏｆｓに初期化する。このゲート電位Ｖｇの初期化は、書込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書込みに先立って行われる。以降、電位Ｖｏｆｓを基準電位Ｖｏｆｓと呼ぶこととする。ここで、基準電位Ｖｏｆｓは、映像信号の基準となる電位（例えば、黒レベルに相当する電位）に設定されている。
【００５１】
スイッチングトランジスタ２６は、第二補正用走査回路７０から第二補正用走査線３４を介して与えられる第二補正用走査信号ＡＺ２に応答して導通状態になることで、駆動トランジスタ２２のソース電位Ｖｓを電源電位Ｖｓｓに初期化する。このソース電位Ｖｓの初期化は、書込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書込みに先立って行われる。
【００５２】
ここで、画素２０の正常な動作を保証するための条件として、負の電源電位Ｖｓｓは、基準電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いた電位よりも低くなるように設定されている。すなわち、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈのレベル関係を満足するように電源電位Ｖｓｓが設定されている。
【００５３】
また、有機ＥＬ素子２１のカソード電位Ｖｃａｔｈ（ここでは、接地電位）に有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌを加えたレベルが、基準電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを差し引いたレベルよりも高くなるように設定されている。すなわち、Ｖｃａｔｈ＋Ｖｔｈｅｌ＞Ｖｏｆｓ−Ｖｔｈ（＞Ｖｓｓ）のレベル関係となっている。
【００５４】
保持容量２７は、書込みトランジスタ２３によって書き込まれた映像信号の信号電圧Ｖｓｉｇを保持するとともに、表示期間に亘って駆動トランジスタ２２のゲート−ソース間の電位差を保持する。
【００５５】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に形成されている。具体的には、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子の内、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。
【００５６】
有機ＥＬ素子２１は、金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。アノード電極２０５は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成されている。
【００５７】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００５８】
駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５と、半導体層２２２のチャネル形成領域２２５の両側のドレイン／ソース領域２２３，２２４とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。
【００５９】
そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成される。しかる後、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることによって表示パネル７０が形成される。
【００６０】
［適用例に係る有機ＥＬ表示装置の回路動作］
続いて、本適用例に係る有機ＥＬ表示装置１０の回路動作について、図４のタイミング波形図および図５乃至図１２の動作説明図を用いて説明する。
【００６１】
図４には、書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）、発光駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）および第一，第二補正用走査信号ＡＺ１（ＡＺ１１〜ＡＺ１ｍ），ＡＺ２（ＡＺ２１〜ＡＺ２ｍ）のタイミング関係を示している。図４にはさらに、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化についても示している。
【００６２】
本例では、書込みトランジスタ２３、発光制御トランジスタ２４およびスイッチングトランジスタ２５，２６としてＮチャネル型のトランジスタを用いている。したがって、書込み走査信号ＷＳ、発光駆動信号ＤＳおよび補正用走査信号ＡＺ１，ＡＺ２は、高レベルの状態がアクティブ状態となり、低レベルの状態が非アクティブ状態となる。以下、高レベルを「“Ｈ”レベル」と記述し、低レベルを「“Ｌ”レベル」と記述する。
【００６３】
また、図５乃至図１２の動作説明図では、発光制御トランジスタ２４およびスイッチングトランジスタ２５，２６については、図面の簡略化のために、スイッチのシンボルを用いて図示している。
【００６４】
（前フレームの発光期間）
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、書込み走査信号ＷＳおよび第一，第二補正用走査信号ＡＺ１，ＡＺ２が“Ｌ”レベルにあり、発光駆動信号ＤＳが“Ｈ”レベルにある。したがって、図５に示すように、書込みトランジスタ２３およびスイッチングトランジスタ２５，２６が非導通（オフ）状態にあり、発光制御トランジスタ２４が導通（オン）状態にある。
【００６５】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために定電流源として動作する。これにより、正電位Ｖｃｃの電源から発光制御トランジスタ２４を通して駆動トランジスタ２２に、さらに当該駆動トランジスタ２２を通して有機ＥＬ素子２１に駆動電流が供給される。この駆動電流は、先述した式（１）で与えられる、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓであり、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた電流値となる。
【００６６】
（非発光期間）
時刻ｔ１になることで、線順次走査の新しいフレーム（現フレーム）に入る。そして、発光制御トランジスタ２４の導通状態において、時刻ｔ１で発光駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移することで、図６に示すように、発光制御トランジスタ２４が非導通状態になる。これにより、有機ＥＬ素子２１への一定電流の供給が遮断されるために有機ＥＬ素子２１が消光し、現フレームの非発光期間に入る。
【００６７】
〔閾値補正準備期間〕
続いて、現フレームの非発光期間において、時刻ｔ２で第一，第二補正用走査信号ＡＺ１，ＡＺ２が“Ｌ”レベルから“Ｈ”レベルに遷移することで、図７に示すように、スイッチングトランジスタ２５，２６が導通状態になる。これにより、駆動トランジスタ２２のゲート電極にはスイッチングトランジスタ２５を介して基準電位Ｖｏｆｓが印加され、駆動トランジスタ２２のソース電極にはスイッチングトランジスタ２６を介して電源電位Ｖｓｓが印加される。
【００６８】
すなわち、スイッチングトランジスタ２５，２６が導通状態になることで、映像信号の信号電圧Ｖｓｉｇの書込みに先立って、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓに、ソース電位Ｖｓが電源電位Ｖｓｓにそれぞれ初期化される。駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの初期化に当たっては、スイッチングトランジスタ２５，２６が導通状態になるのは必ずしも同時である必要はなく、どちらかが先に導通状態になってもよい。
【００６９】
このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを電源電位Ｖｓｓにそれぞれ確定させて初期化する期間（ｔ２−ｔ３）が、後述する閾値補正処理の実行に際しての準備期間（閾値補正準備期間）である。そして、基準電位Ｖｏｆｓおよび電源電位Ｖｓｓが、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。
【００７０】
〔閾値補正期間〕
次に、時刻ｔ３で第二補正用走査信号ＡＺ２が“Ｈ”レベルから“Ｌ”レベルに遷移することで、スイッチングトランジスタ２６が非導通状態になる。次いで、時刻ｔ４で発光駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移することで、発光制御トランジスタ２４が導通状態になり、当該発光制御トランジスタ２４を通して正電位Ｖｃｃの電源から駆動トランジスタ２２への電流供給が開始される。
【００７１】
ここで、有機ＥＬ素子２１の等価回路は、図８に示すように、ダイオード２１Ａと等価容量（寄生容量）２１Ｂとで表わされる。したがって、有機ＥＬ素子２１のアノード電位ＶｅｌがＶｅｌ＜Ｖｃａｔｈ＋Ｖｔｈｅｌである限り、駆動トランジスタ２２に流れる電流は保持容量２７と有機ＥＬ素子２１の等価容量２１Ｂとを充電するために使われる。このとき、駆動トランジスタ２２のソース電位Ｖｓは、図１３に示すように、電源電位Ｖｓｓから時間の経過とともに上昇してゆく。
【００７２】
そして、一定時間が経過し、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓがその閾値電圧Ｖｔｈに収束する。そして、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓ、即ち閾値電圧Ｖｔｈに相当する電圧が保持容量２７に保持される。このとき、有機ＥＬ素子２１のアノード電位Ｖｅｌは、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔｈ＋Ｖｔｈｅｌとなっている。
【００７３】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖｇの初期化電位Ｖｏｆｓを基準とし、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電位Ｖｓを変化させる処理を閾値補正処理と呼ぶこととする。そして、最終的に収束した駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧として保持容量２７に保持される。
【００７４】
この閾値補正処理は、発光駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移する時刻ｔ４から、発光駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移する時刻ｔ５までの期間（閾値補正期間）において実行される。その後、時刻ｔ６で第一補正用走査信号ＡＺ１が“Ｈ”レベルから“Ｌ”レベルに遷移することで、図９に示すように、スイッチングトランジスタ２５が非導通状態になる。
【００７５】
〔信号書込期間〕
続いて、時刻ｔ７で書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移すると、図１０に示すように、書込みトランジスタ２３が導通状態となって映像信号の信号電圧Ｖｓｉｇをサンプリングし、画素内に書き込む。この映像信号の信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇになる。この書き込まれた信号電圧Ｖｓｉｇは、保持容量２７に保持されている閾値電圧Ｖｔｈに足し込まれる形で当該保持容量２７に保持される。
【００７６】
ここで、有機ＥＬ素子２１の等価容量２１Ｂの容量値Ｃｅｌが、保持容量２７の容量値Ｃｓおよび駆動トランジスタ２２の寄生容量の容量値Ｃｐに比べて大きく、映像信号の書込みゲインが１（理想値）であると仮定する。このとき、保持容量２７の保持電圧は、Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈとなる。因みに、映像信号の書込みゲインは、映像信号の信号電圧Ｖｓｉｇに対する保持容量２７の保持電圧の比率である。ここで、理解を容易にするために、Ｖｏｆｓ＝０Ｖとすると、ゲート−ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈとなる。
【００７７】
このように、保持容量２７にあらかじめ駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持しておくことで、映像信号の信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２７に保持した閾値電圧Ｖｔｈと相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。すなわち、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化を補正することが可能になる。
【００７８】
この閾値電圧Ｖｔｈの補正処理により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、駆動トランジスタ２２による有機ＥＬ素子２１の駆動に対する閾値電圧Ｖｔｈの影響を無くすことができる。その結果、閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化の影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００７９】
〔移動度補正期間〕
その後、書込みトランジスタ２３の導通状態において、時刻ｔ８で発光駆動信号ＤＳが“Ｌ”レベルから“Ｈ”レベルに遷移することで、発光制御トランジスタ２４が導通状態になる。これにより、図１１に示すように、正電位Ｖｃｃの電源から駆動トランジスタ２２への電流供給が開始される。
【００８０】
このとき、有機ＥＬ素子２１にかかる電圧ＶｅｌがＶｃａｔｈ＋Ｖｔｈｅｌを越えず、有機ＥＬ素子２１が逆バイアス状態にあれば、駆動トランジスタ２２に流れる電流は保持容量２７と有機ＥＬ素子２１の等価容量２１Ｂを充電するために使われる。
【００８１】
そして、有機ＥＬ素子２１の等価容量２１Ｂが充電されることで、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきは補正されている。したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存した（反映した）ものとなる。
【００８２】
具体的に言うと、図１４に示すように、移動度μが大きいトランジスタは、当該トランジスタに流れる電流量も大きく、したがってソース電位Ｖｓの上昇が早くなる。逆に、移動度μが小さいトランジスタは、当該トランジスタに流れる電流量も小さく、したがってソース電位Ｖｓの上昇が遅くなる。
【００８３】
駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは、保持容量２７に保持されているゲート−ソース間電圧Ｖｇｓから差し引かれるように、換言すれば、保持容量２７の充電電荷を放電するように作用することになるために、負帰還がかけられたことになる。このとき、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶｓは負帰還の帰還量となり、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、Ｖｓｉｇ−Ｖｏｆｓ−ΔＶｓ＋Ｖｔｈとなる。
【００８４】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート−ソース間の電位差に負帰還することで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。すなわち、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正することが可能になる。
【００８５】
図４において、書込み走査信号ＷＳおよび発光駆動信号ＤＳのアクティブ期間がオーバーラップする期間（ｔ８−ｔ９の期間）、即ち書込みトランジスタ２３および発光制御トランジスタ２４が共に導通状態となるオーバーラップ期間が移動度補正期間となる。
【００８６】
ここで、移動度μが相対的に高い駆動トランジスタと移動度μが相対的に低い駆動トランジスタとを考えた場合、この移動度補正期間に移動度μが高い駆動トランジスタは、移動度μが低い駆動トランジスタに対してソース電位Ｖｓが大きく上昇する。また、ソース電位Ｖｓが大きく上昇するほど、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが小さくなり、電流が流れにくくなる。
【００８７】
つまり、移動度補正期間を調整することで、移動度μの違う駆動トランジスタ２２で同じドレイン・ソース間電流Ｉｄｓを流すことができる。この移動度補正期間で決めた駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを保持容量２７で維持して、当該ゲート−ソース間電圧Ｖｇｓに応じた電流（ドレイン−ソース間電流Ｉｄｓ）を駆動トランジスタ２２が有機ＥＬ素子２１に流すことによって当該有機ＥＬ素子２１が発光する。
【００８８】
（現フレームの発光期間）
時刻ｔ９で書込み走査信号ＷＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、書込みトランジスタ２３が非導通状態になることで、移動度補正期間が終了し、現フレームの発光期間に入る。この発光期間では、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定であるために、図１２に示すように、駆動トランジスタ２２は一定の電流Ｉｄｓ´を有機ＥＬ素子２１に流す。これにより、有機ＥＬ素子２１にかかる電圧Ｖｅｌが有機ＥＬ素子２１に電流Ｉｄｓ´が流れるまで上昇するために有機ＥＬ素子２１が発光する。
【００８９】
また、書込みトランジスタ２３が非導通状態になることで、駆動トランジスタ２２のゲート電極が信号線３５（３５−１〜３５−ｎ）から電気的に切り離されてフローティング状態になる。このとき、駆動トランジスタ２２のゲート−ソース間に保持容量２７が接続されていることで、駆動トランジスタ２２のソース電位Ｖｓが上昇するとゲート電位Ｖｇもソース電位Ｖｓに連動して上昇する。この動作を保持容量２７によるブートストラップ動作と呼ぶこととする。
【００９０】
ここで、駆動トランジスタ２２のゲート−ソース間の寄生容量をＣｐ、ゲート−ソース間以外の寄生容量をＣｄとすると、書込みトランジスタ２３が非導通状態になってからのソース電圧の上昇分ΔＶｓ´に対するゲート電位Ｖｇの上昇分ΔＶｇ´は次式（２）で表される。
ΔＶｇ´＝ΔＶｓ´×｛（Ｃｓ＋Ｃｐ）／（Ｃｓ＋Ｃｐ＋Ｃｄ）｝    ……（２）
このとき、（Ｃｓ＋Ｃｐ）の値が寄生容量Ｃｄに対して十分大きければ、保持容量２７に保持されたゲート−ソース間電圧Ｖｇｓは、ほぼＶｓｉｇ−Ｖｏｆｓ−ΔＶｓ＋Ｖｔｈの値を維持する。
【００９１】
そして、駆動トランジスタ２２のソース電位Ｖｓの上昇に伴って、有機ＥＬ素子２１にかかる電圧ＶｅｌがＶｃａｔｈ＋Ｖｔｈｅｌを越えると、有機ＥＬ素子２１が順バイアス状態になる。これにより、駆動トランジスタ２２から有機ＥＬ素子２１に対して先述した式（１）で与えられる一定のドレイン−ソース間電流Ｉｄｓが供給されるために、有機ＥＬ素子２１は実際に発光を開始する。
【００９２】
このときのドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの関係は、先述した式（１）のＶｇｓにＶｓｉｇ−Ｖｏｆｓ−ΔＶｓ＋Ｖｔｈを代入することで、次式（３）で与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）2 
＝ｋμ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶｓ）2                       ……（３）
上記の式（４）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。
【００９３】
この式（３）から明らかなように、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しないことが分かる。
【００９４】
基本的に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは、映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化の影響を受けることなく、映像信号の信号電圧Ｖｓｉｇに応じた輝度で発光する。
【００９５】
以上のように、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧をあらかじめ保持容量２７に保持しておくことで、映像信号の信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタ２２の閾値電圧Ｖｔｈをキャンセル（補正）できる。その結果、閾値電圧Ｖｔｈの画素ごとのばらつきや経時変化の影響を受けない一定のドレイン−ソース間電流Ｉｄｓを有機ＥＬ素子２１に流すことができるため、高画質の表示画像を得ることができる。この閾値補正機能が駆動トランジスタ２２のＶｔｈ変動に対する補償機能である。
【００９６】
また、上記の式（３）から明らかなように、映像信号の信号電圧Ｖｓｉｇは、ドレイン−ソース間電流Ｉｄｓの駆動トランジスタ２２のゲート入力への負帰還によって帰還量ΔＶｓで補正されている。この帰還量ΔＶｓは、式（３）の係数部に位置する移動度μの効果を打ち消すように作用する。
【００９７】
したがって、ドレイン−ソース間電流Ｉｄｓは、実質的に、映像信号の信号電圧Ｖｓｉｇのみに依存することになる。すなわち、有機ＥＬ素子２１は、駆動トランジスタ２２の閾値電圧Ｖｔｈのみならず、駆動トランジスタ２２の移動度μの画素ごとのばらつきや経時変化の影響を受けることなく、信号電圧Ｖｓｉｇに応じた輝度で発光する。その結果、スジや輝度ムラのない均一な画質を得ることができる。この移動度補正機能が駆動トランジスタ２２の移動度μに対する補償機能である。
【００９８】
ここで、電流駆動型の電気光学素子である有機ＥＬ素子２１を含む画素２０が行列状に配置されてなる有機ＥＬ表示装置１０においては、有機ＥＬ素子２１の発光時間が長くなると、当該有機ＥＬ素子２１のＩ−Ｖ特性が変化してしまう。それがために、駆動トランジスタ２２のソース電位Ｖｓ、即ち有機ＥＬ素子２１のアノード電極と駆動トランジスタ２２のソース電極との接続ノードＮ１１の電位も変化する。
【００９９】
このような現象に対しても、駆動トランジスタ２２のゲート-ソース間に接続された保持容量２７によるブートストラップ動作によって駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定値に保たれるために、有機ＥＬ素子２１に流れる電流は変化しない。したがって、有機ＥＬ素子２１のＩ−Ｖ特性が劣化したとしても、一定のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ続けるために、有機ＥＬ素子２１の発光輝度の変化を抑制することができる。この補償機能が有機ＥＬ素子２１の特性変動に対する補償機能である。
【０１００】
以上は、有機ＥＬ素子２１の特性変動に対する補償機能、駆動トランジスタ２２の閾値補正および移動度補正の各補正機能を有する、本発明が適用されるアクティブマトリクス型有機ＥＬ表示装置１０の基本的な回路動作の説明である。
【０１０１】
［寄生容量のばらつきに起因するカップリングによる問題点］
上述した回路動作の説明から明らかなように、有機ＥＬ素子２１の発光は、書込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書込みが終了した後、当該書込みトランジスタ２３を非導通状態にすることによって開始される。この書込みトランジスタ２３の非導通状態への遷移時（オフ時）に、駆動トランジスタ２２のゲート電極へのカップリングが発生する。
【０１０２】
前にも述べたように、書込みトランジスタ２３のオフ時のカップリングは、駆動トランジスタ２２のゲート電極と書込みトランジスタ２３のゲート電極との間に介在する寄生容量によるところが大きい。そして、この寄生容量に起因して書込みトランジスタ２３のオフ時に駆動トランジスタ２２のゲート電極にカップリングが入ると、そのカップリング量に応じて駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが変動する。このとき、画素間でカップリング量にばらつきがあると、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに画素間でばらつきが生じ、発光輝度のばらつきの原因となる。
【０１０３】
（アモルファスシリコンＴＦＴ）
ここで、書込みトランジスタ２３がアモルファスシリコンＴＦＴからなる場合の構成の一例について説明する。図１５は、アモルファスシリコンＴＦＴの構成の一例を示す図であり、（Ａ）はその断面図、（Ｂ）はその平面図である。図１５において、右側が駆動トランジスタ２２のゲート電極側であり、左側が信号線３５側である。
【０１０４】
図１５に示すように、ガラス基板２０１上にモリブデン（Ｍｏ）等の金属によってゲート電極２３１が形成されている。ゲート電極２３１の上には、ゲート絶縁膜２３２を介してアモルファスシリコン（ａ−Ｓｉ）膜２３３が成膜されている。アモルファスシリコン膜２３３の上には、ＳＴＯ絶縁膜２３４とアルミニウム（Ａｌ）等の金属からなるソース／ドレイン電極２３５，２３６とが形成されている。
【０１０５】
上記構成のアモルファスシリコンＴＦＴからなる書込みトランジスタ２３において、書込みトランジスタ２３のゲート金属（例えば、Ｍｏ）と駆動トランジスタ２２のゲート金属（例えば、Ａｌ）とは、次の２つの領域でオーバーラップしている。一つ目は、Ｍｏ／ゲート絶縁膜／アモルファスシリコン膜／Ａｌという領域である。二つ目は、Ｍｏ／ゲート絶縁膜／アモルファスシリコン膜／ＳＴＯ絶縁膜／Ａｌという領域である。
【０１０６】
そして、上記２つの領域のそれぞれのレイヤーの線幅のばらつき、膜厚のばらつき、合わせズレ等によってその寄生容量の容量値が変化する。この寄生容量の容量値をＣｗｓ、当該容量値ＣｗｓのばらつきをΔＣｗｓ、駆動トランジスタ２２のゲート電極から見える書込みトランジスタ２３のゲート間以外の全ての容量の合成容量値をＣａとすると、書込みトランジスタ２３のオフ時のカップリング量ΔＶは、次式（４）で与えられ値となる。
ΔＶ＝｛（Ｃｗｓ＋ΔＣｗｓ）／（Ｃｗｓ＋ΔＣｗｓ＋Ｃａ）｝Ｖｗｓ  …（４）
ここで、Ｖｗｓは書込みトランジスタ２３のオフ時の当該書込みトランジスタ２３のオン電圧とオフ電圧との差分（電圧変化量）である。
【０１０７】
このように、寄生容量の容量値ＣｗｓのばらつきΔＣｗｓが書込みトランジスタ２３のオフ時のカップリング量ΔＶのばらつきとなる。そして、寄生容量の容量値ＣｗｓのばらつきΔＣｗｓによって駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓにばらつきが生じてしまい、発光輝度のばらつきの原因となる。
【０１０８】
この現象の対策として、書込みトランジスタ２３を駆動する書込み走査信号ＷＳの振幅を低減して当該書込みトランジスタ２３のオフ時のカップリング量ΔＶを減らすという方法が考えられる。ここで、書込み走査信号ＷＳの振幅を低減するということは、書込みトランジスタ２３のオン電圧を下げるか、オフ電圧を上げるかのどちらかを意味する。しかし、書込みトランジスタ２３のオン電圧を下げると、白の信号の書込みが行えなくなる懸念がある。一方、書込みトランジスタ２３のオフ電圧を上げると、オフ時のリーク電流が大きくなるために、画質がザラつくという画質不良が現れる懸念がある。
【０１０９】
なお、ここでは、アモルファスシリコンＴＦＴの場合を例に挙げて寄生容量のばらつきに起因するカップリングによる問題点について述べたが、この問題点についてはアモルファスシリコンＴＦＴの場合に限られるものではない。すなわち、低温ポリシリコンＴＦＴの場合においても、書込みトランジスタ２３の寄生容量のばらつきに起因する書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきの問題は存在する。
【０１１０】
＜２．実施形態＞
［Ｖｏｆｓ用スイッチングトランジスタのオフ電圧の２値化］
書込みトランジスタ２３の寄生容量のばらつきに起因するカップリングによる発光輝度のばらつきを抑制するために、本実施形態では先ず、Ｖｏｆｓ用のスイッチングトランジスタ２５のオフ電圧を少なくとも２値化するようにする。このスイッチングトランジスタ２５は、前にも述べたように、基準電位Ｖｏｆｓの電源と駆動トランジスタ２２のゲート電極との間に接続され、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに選択的に初期化するためのものである。
【０１１１】
Ｖｏｆｓ用のスイッチングトランジスタ２５のオフ電圧を少なくとも２値化するに当たっては、閾値補正期間の終了後にスイッチングトランジスタ２５を非導通状態にする第一補正用走査信号ＡＺ１のオフ電圧Ｖｏｆｆを例えば２値Ｖｏｆｆ１，Ｖｏｆｆ２にする。先述した回路動作では、第一補正用走査信号ＡＺ１のオン電圧Ｖｏｎを“Ｈ”レベル（例えば、電位Ｖｃｃ）、オフ電圧Ｖｏｆｆを“Ｌ”レベル（例えば、電位Ｖｓｓ）としている。
【０１１２】
第一補正用走査信号ＡＺ１のオフ電圧Ｖｏｆｆは、少なくとも有機ＥＬ素子２１の発光期間において、スイッチングトランジスタ２５にあらかじめ定められた値以上のリーク電流が流れないようにするためのオフ電圧である。これに対して、本実施形態では、“Ｌ”レベルのオフ電圧Ｖｏｆｆを第１オフ電圧Ｖｏｆｆ１とし、当該第１オフ電圧Ｖｏｆｆ１よりも小さい（本例では、低い）電圧を第２オフ電圧Ｖｏｆｆ２とする。
【０１１３】
具体的には、図１６のタイミング波形図に示すように、先ず閾値補正期間の終了後で信号書込み期間の開始前の時刻ｔ６に、第一補正用走査信号ＡＺ１のオフ電圧Ｖｏｆｆを第２オフ電圧Ｖｏｆｆ２に設定してスイッチングトランジスタ２５を非導通状態にする。次いで、書込みトランジスタ２３が導通状態から非導通状態への遷移時（オフ時）と同時またはそれ以降の時刻ｔ１０で第一補正用走査信号ＡＺ１のオフ電圧Ｖｏｆｆを第２オフ電圧Ｖｏｆｆ２から第１オフ電圧Ｖｏｆｆ１に遷移させる。この遷移後も、スイッチングトランジスタ２５は非導通状態を維持する。
【０１１４】
先述したように、駆動トランジスタ２２のゲート電極と書込みトランジスタ２３のゲート電極との間に介在する寄生容量に起因して、書込みトランジスタ２３のオフ時に駆動トランジスタ２２のゲート電極へのカップリングが発生する。この書込みトランジスタ２３の寄生容量によるカップリングが発生したとき、駆動トランジスタ２２のゲート電位Ｖｇは、書込み走査信号ＷＳが“Ｈ”レベルから“Ｌ”レベルに立ち下がることによって負側に変動する。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが変動する。
【０１１５】
ここで、駆動トランジスタ２２のゲート電極には書込みトランジスタ２３以外にスイッチングトランジスタ２５も接続されており、当該スイッチングトランジスタ２５のゲート電極と駆動トランジスタ２２のゲート電極との間にも寄生容量が介在する。したがって、第一補正用走査信号ＡＺ１が第２オフ電圧Ｖｏｆｆ２から第１オフ電圧Ｖｏｆｆ１に遷移することで、スイッチングトランジスタ２５の寄生容量によっても、駆動トランジスタ２２のゲート電極へのカップリングが発生する。
【０１１６】
このスイッチングトランジスタ２５の寄生容量によるカップリングが発生したとき、駆動トランジスタ２２のゲート電位Ｖｇは、第一補正用走査信号ＡＺ１が第２オフ電圧Ｖｏｆｆ２から第１オフ電圧Ｖｏｆｆ１に立ち上がることによって正側に変動する。そして、この正側への変動は、書込みトランジスタ２３の寄生容量によるカップリング発生時以降であるために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに対して当該カップリング発生時の変動分を小さくする（変動を補正する）方向に作用する。
【０１１７】
先述した式（４）から明らかなように、書込みトランジスタ２３のオフ時のカップリング量は、書込みトランジスタ２３の寄生容量の容量値と、書込みトランジスタ２３のオン電圧とオフ電圧との差分で決まる。同様に、第一補正用走査信号ＡＺ１が第２オフ電圧Ｖｏｆｆ２から第１オフ電圧Ｖｏｆｆ１に立ち上がるときのカップリング量は、スイッチングトランジスタ２５の寄生容量の容量値と、第１オフ電圧Ｖｏｆｆ１と第２オフ電圧Ｖｏｆｆ２との差分で決まる。
【０１１８】
ここで、書込みトランジスタ２３もスイッチングトランジスタであり、書込みトランジスタ２３およびスイッチングトランジスタ２５は同じ画素内に形成されるものであるために、両トランジスタ２３，２５の寄生容量の容量値はほぼ等しいと考えることができる。そこで、好ましくは、第１オフ電圧Ｖｏｆｆ１と第２オフ電圧Ｖｏｆｆ２との差分が、書込みトランジスタ２３のオン電圧とオフ電圧との差分とほぼ等しくなるように、第２オフ電圧Ｖｏｆｆ２の電圧値を設定する。
【０１１９】
これにより、書込みトランジスタ２３の寄生容量によるカップリング量と、スイッチングトランジスタ２５の寄生容量によるカップリング量とはほぼ等しくなる。しかも、両カップリングによって駆動トランジスタ２２のゲート電位Ｖｇは逆方向に変動する。したがって、書込みトランジスタ２３の寄生容量によるカップリング量は、スイッチングトランジスタ２５の寄生容量によるカップリング量によって相殺される。
【０１２０】
このカップリング量のキャンセル動作により、画素２０個々において、書込みトランジスタ２３の寄生容量に起因するカップリングは、発生しなかったものとみなすことができる。すなわち、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓにはカップリングによる変動が発生しない。これにより、書込みトランジスタ２３の寄生容量のばらつきに起因する書込みトランジスタ２３のオフ時のカップリングによる発光輝度のばらつきを抑制できるためにムラのない均一な画質を得ることができる。
【０１２１】
因みに、第一補正用走査信号ＡＺ１がオン電圧Ｖｏｎから第２オフ電圧Ｖｏｆｆ２に遷移するスイッチングトランジスタ２５のオフ時においても、当該スイッチングトランジスタ２５の寄生容量に起因するカップリングが駆動トランジスタ２２のゲート電極に入る。しかし、その後に映像信号の信号電圧Ｖｓｉｇが書き込まれるとともに、閾値補正や移動度補正等の補正処理が行われるために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓをカップリングの影響が及ばないものとすることができる。
【０１２２】
なお、本例では、第一補正用走査信号ＡＺ１のオフ電圧Ｖｏｆｆを２値Ｖｏｆｆ１，Ｖｏｆｆ２に設定するとしたが、２値Ｖｏｆｆ１，Ｖｏｆｆ２に限られるものではない。第一補正用走査信号ＡＺ１のオフ電圧Ｖｏｆｆを２値以上に設定して、当該第一補正用走査信号ＡＺ１をオフ電圧Ｖｏｆｆ２からオフ電圧Ｖｏｆｆ１へ段階的に遷移させる構成を採ることも可能である。
【０１２３】
［駆動トランジスタのゲート電極に接続されるトランジスタのレイアウト構造］
次に、本実施形態では、書込みトランジスタ２３の寄生容量のばらつきに起因するカップリングによる発光輝度のばらつきを抑制するために、書込みトランジスタ２３およびスイッチングトランジスタ２４について次のようなレイアウト構造を採るようにする。
【０１２４】
すなわち、図１７に示すように、スイッチングトランジスタ２５を書込みトランジスタ２３とチャネル長方向（ソース領域およびドレイン領域の配置方向）が同じ方向となるように設けるレイアウト構造とする。具体的には、書込みトランジスタ２３のチャネル長方向、即ちソース／ドレイン電極２３５，２３６の配列方向が図の左右方向とする。このとき、スイッチングトランジスタ２５のチャネル長方向、即ちソース／ドレイン電極２５５，２５６の配列方向についても図の左右方向とする。
【０１２５】
なお、本例では、書込みトランジスタ２３とスイッチングトランジスタ２５とを隣り合わせで配置した場合のレイアウト構造を示しているが、隣り合わせのレイアウト構造に限られるものではない。書込みトランジスタ２３とスイッチングトランジスタ２５とが離れていても、要は、双方のチャネル長方向を同じ方向とし、両トランジスタ２３，２５の向きを統一したレイアウト構造であればよい。
【０１２６】
このように、書込みトランジスタ２３とスイッチングトランジスタ２５とのチャネル長方向を同じ方向としてトランジスタの向きを統一したレイアウト構造とすることで、両トランジスタ２３，２５の寄生容量の容量値の増減の傾向を同じにすることができる。
【０１２７】
一例として、図１８に示すように、製造上のばらつきによって書込みトランジスタ２３およびスイッチングトランジスタ２５のＳＴＯ絶縁膜２３４，２５４がずれた場合を考える。ＳＴＯ絶縁膜２３４がずれることで、書込みトランジスタ２３および駆動トランジスタ２２の両ゲート電極間に形成される寄生容量の容量値が変化する。同様に、ＳＴＯ絶縁膜２５４がずれることで、スイッチングトランジスタ２５および駆動トランジスタ２２の両ゲート電極間に形成される寄生容量の容量値が変化する。
【０１２８】
ここで、書込みトランジスタ２３とスイッチングトランジスタ２５とのチャネル長方向を同じ方向としてトランジスタの向きを統一したことで、ＳＴＯ絶縁膜２３４，２５４がずれたとしても、そのズレ方向およびズレ量は、書込みトランジスタ２３とスイッチングトランジスタ２５との間で同じになる。したがって、ＳＴＯ絶縁膜２３４，２５４がずれることによって双方の寄生容量の容量値が変化したとしても、その容量値の増減の傾向が同じになる。
【０１２９】
書込みトランジスタ２３および駆動トランジスタ２２の両ゲート電極間に形成される寄生容量の容量値をＣｗｓ、スイッチングトランジスタ２５および駆動トランジスタ２２の両ゲート電極間に形成される寄生容量の容量値をＣａｚとする。また、駆動トランジスタ２２のゲート電極から見える書込みトランジスタ２３およびスイッチングトランジスタ２５以外の全ての容量の合成容量値をＣｂとする。
【０１３０】
すると、信号書込み終了から有機ＥＬ素子２１から発光しているときに駆動トランジスタ２２のゲート電極に入力される書込みトランジスタ２３およびスイッチングトランジスタ２５からのカップリング量ΔＶは、次式（５）で与えられ値となる。
ΔＶ＝｛Ｃｗｓ／（Ｃｗｓ＋Ｃａｚ＋Ｃｂ）｝Ｖｗｓ
−｛Ｃａｚ／（Ｃｗｓ＋Ｃａｚ＋Ｃｂ）｝Ｖａｚ  ……（５）
ここで、Ｖａｚはスイッチングトランジスタ２５の２つのオフ電圧、即ち第一補正用走査信号ＡＺ１の第１オフ電圧Ｖｏｆｆ１と第２オフ電圧Ｖｏｆｆ２との差分（電圧変化量）である。
【０１３１】
上記式（５）から明らかなように、寄生容量の容量値Ｃｗｓ，Ｃａｚが大きくなると、｛Ｃｗｓ／（Ｃｗｓ＋Ｃａｚ＋Ｃｂ）｝Ｖｗｓの項および｛Ｃａｚ／（Ｃｗｓ＋Ｃａｚ＋Ｃｂ）｝Ｖａｚの項が共に大きくなる。また、寄生容量の容量値Ｃｗｓ，Ｃａｚが小さくなると、｛Ｃｗｓ／（Ｃｗｓ＋Ｃａｚ＋Ｃｂ）｝Ｖｗｓの項および｛Ｃａｚ／（Ｃｗｓ＋Ｃａｚ＋Ｃｂ）｝Ｖａｚの項が共に小さくなる。
【０１３２】
上述したように、書込みトランジスタ２３とスイッチングトランジスタ２５とのチャネル長方向を同じ方向としてトランジスタの向きを統一したレイアウト構造とすることで、両トランジスタ２３，２５の寄生容量の容量値の増減の傾向を同じにすることができる。このため、画素トランジスタに製造上のばらつきがあったとしても、先述したように、書込みトランジスタ２３の寄生容量によるカップリング量を、スイッチングトランジスタ２５の寄生容量によるカップリング量によって補正する際に確実に相殺できる。
【０１３３】
これにより、書込みトランジスタ２３およびスイッチングトランジスタ２５の両寄生容量の容量値のばらつきに起因するカップリング量のばらつきを抑えることができる。その結果、先述した駆動法、即ちスイッチングトランジスタ２５のオフ電圧を少なくとも２値化する駆動法を採ることで、製造上のばらつきがあったとしても、発光輝度のばらつきを抑制できるためにムラのない均一な画質を得ることができる。
【０１３４】
なお、ここでは、スイッチングトランジスタ２５のオフ電圧を少なくとも２値化する駆動法を採る上で、書込みトランジスタ２３とスイッチングトランジスタ２５の向きを統一するとしたが、これに限られるものではない。すなわち、当該駆動法を採らない場合であっても、書込みトランジスタ２３とスイッチングトランジスタ２５の向きを統一するレイアウト構造とすることで、製造上のばらつきの影響を受けることなく、画素特性の均一化を図る上で有利になるという効果を得ることができる。
【０１３５】
＜３．変形例＞
上記実施形態では、駆動トランジスタ２２、書込みトランジスタ２３、発光制御トランジスタ２４、スイッチングトランジスタ２５，２６および保持容量２７を有する５Ｔｒ／１Ｃの画素構成を例に挙げて説明したが、本発明はこの適用例に限られるものではない。すなわち、駆動トランジスタ２２および書込みトランジスタ２３に加えて、少なくともＶｏｆｓ用のスイッチングトランジスタ２５を有する画素構成のものであればよい。また、他の画素構成としては、有機ＥＬ素子２１の容量不足を補うために当該有機ＥＬ素子２１のアノード電極に一端が接続される補助容量を含む画素構成などが挙げられる。
【０１３６】
また、上記実施形態では、画素の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザ素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１３７】
＜４．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１３８】
本発明による表示装置によれば、書込みトランジスタのオフ時のカップリングによる発光輝度のばらつきを抑制できるためにムラのない均一な画質を得ることができる。したがって、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることで、当該電子機器の表示装置の表示品質の向上を図ることができる。
【０１３９】
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。このモジュール形状のものとしては、例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１４０】
以下に、本発明が適用される電子機器の具体例について説明する。一例として、図１９〜図２３に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示装置に本発明を適用することが可能である。
【０１４１】
図１９は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含んでいる。そして、映像表示画面部１０１として本発明による表示装置を用いることにより、本適用例に係るテレビジョンセットが作製される。
【０１４２】
図２０は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含んでいる。そして、表示部１１２として本発明による表示装置を用いることにより、本適用例に係るデジタルカメラが作製される。
【０１４３】
図２１は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するときに操作されるキーボード１２２、画像を表示する表示部１２３等を含んでいる。そして、表示部１２３として本発明による表示装置を用いることにより、本適用例に係るノート型パーソナルコンピュータが作製される。
【０１４４】
図２２は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含んでいる。そして、表示部１３４として本発明による表示装置を用いることにより、本適用例に係るビデオカメラが作製される。
【０１４５】
図２３は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【０１４６】
本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
【図面の簡単な説明】
【０１４７】
【図１】本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本適用例に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。
【図５】本適用例に係る有機ＥＬ表示装置の動作説明図（その１）である。
【図６】本適用例に係る有機ＥＬ表示装置の動作説明図（その２）である。
【図７】本適用例に係る有機ＥＬ表示装置の動作説明図（その３）である。
【図８】本適用例に係る有機ＥＬ表示装置の動作説明図（その４）である。
【図９】本適用例に係る有機ＥＬ表示装置の動作説明図（その５）である。
【図１０】本適用例に係る有機ＥＬ表示装置の動作説明図（その６）である。
【図１１】本適用例に係る有機ＥＬ表示装置の動作説明図（その７）である。
【図１２】本適用例に係る有機ＥＬ表示装置の動作説明図（その８）である。
【図１３】保持容量と有機ＥＬ素子の等価容量の充電時の駆動トランジスタのソース電位Ｖｓの変化を示す図である。
【図１４】駆動トランジスタの移動度μが大きいときと小さいときの駆動トランジスタのソース電位Ｖｓの変化を示す図である。
【図１５】アモルファスシリコンＴＦＴの構成の一例を示す図であり、（Ａ）はその断面図、（Ｂ）はその平面図である。
【図１６】本実施形態に係る駆動法による回路動作の説明に供するタイミング波形図である。
【図１７】書込みトランジスタおよびＶｏｆｓ用スイッチングトランジスタのレイアウト構造を示す平面図である。
【図１８】ＳＴＯ絶縁膜がずれた場合の書込みトランジスタおよびＶｏｆｓ用スイッチングトランジスタのレイアウト構造を示す平面図である。
【図１９】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図２０】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２１】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２２】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図２３】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【０１４８】
１０Ａ，１０Ｂ，１０Ｃ…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…発光制御トランジスタ、２５，２６…スイッチングトランジスタ、２７…保持容量、２８…容量要素、２９…ダミートランジスタ、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…書込み走査線、３２（３２−１〜３２−ｍ）…発光制御走査線、３３（３３−１〜３３−ｍ）…第一補正用走査線、３４（３４−１〜３４−ｍ）…第二補正用走査線、３５（３５−１〜３５−ｎ）…信号線、４０…書込み走査回路、５０…発光駆動走査回路、６０…第一補正用走査回路、７０…第二補正用走査回路、８０…信号出力回路、ＷＳ（ＳＷ１〜ＳＷｍ）…書込み走査信号、ＤＳ（ＤＳ１〜ＤＳｍ）…発光駆動信号、ＡＺ１（ＡＺ１１〜ＡＺ１ｍ）…第一補正用走査信号、ＡＺ２（ＡＺ２１〜ＡＺ２ｍ）…第二補正用走査信号
【図１】
2010145893.tif 000003
【図２】
2010145893.tif 000004
【図３】
2010145893.tif 000005
【図４】
2010145893.tif 000006
【図５】
2010145893.tif 000007
【図６】
2010145893.tif 000008
【図７】
2010145893.tif 000009
【図８】
2010145893.tif 000010
【図９】
2010145893.tif 000011
【図１０】
2010145893.tif 000012
【図１１】
2010145893.tif 000013
【図１２】
2010145893.tif 000014
【図１３】
2010145893.tif 000015
【図１４】
2010145893.tif 000016
【図１５】
2010145893.tif 000017
【図１６】
2010145893.tif 000018
【図１７】
2010145893.tif 000019
【図１８】
2010145893.tif 000020
【図１９】
2010145893.tif 000021
【図２０】
2010145893.tif 000022
【図２１】
2010145893.tif 000023
【図２２】
2010145893.tif 000024
【図２３】
2010145893.tif 000025