(57)【要約】【課題】マトリックスコンバータとインバータのスイッチング回数を抑えるとともに、インバータのＰ−Ｎ間に接続されているコンデンサに流入するコンデンサリプル電流を低減する制御を行う電力変換器を提供する。【解決手段】第１の交流電力線と第２の交流電力線とに接続されるマトリックスコンバータと、直流電力線と第２の交流電力線とに接続されるインバータと、インバータの制御周期において、第１の零電圧ベクトル期間の次に出力する電圧ベクトルと、第２の零電圧ベクトル期間に続く電圧ベクトルとを、逆方向の電圧ベクトルにして出力し、スイッチング素子を制御するゲート信号を生成する制御部と、備える電力変換器である。【選択図】      図１
2010273487.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも直流電力線と第１の交流電力線と第２の交流電力線に接続される電力変換装置であって、
前記第１の交流電力線と前記第２の交流電力線とに接続されるマトリックスコンバータと、
前記直流電力線と前記第２の交流電力線とに接続されるインバータと、
前記インバータの制御周期において、第１の零電圧ベクトル期間の次に出力する電圧ベクトルと、第２の零電圧ベクトル期間に続く電圧ベクトルとを、逆方向の電圧ベクトルにして出力し、前記スイッチング素子を制御するゲート信号を生成する制御部と、
を備えることを特徴とする電力変換装置。
【請求項２】
前記制御部は、
前記インバータの零電圧ベクトルを出力する期間であり、前記インバータと前記マトリックスコンバータの電圧指令値が零電圧ベクトルのとき前記インバータと前記マトリックスコンバータがともに零電圧ベクトルを出力し、
前記制御周期においてスイッチング回数が最小となり、かつ前記インバータが零電圧ベクトル期間で前記マトリックスコンバータが零電圧ベクトル期間でないとき、零電圧ベクトルと異なり、互いに打ち消し合う３組のいずれかの電圧ベクトルを出力することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記制御部は、
前記インバータへのＵＶＷ相出力電圧指令値の大小関係に基づいて、前記インバータの制御周期ごとに対応するインバータモードと、
前記マトリックスコンバータへのｒｓｔ相出力電圧指令値の大小関係に基づいて、前記マトリックスコンバータの前記制御周期ごとに対応するマトリックスコンバータモードと、を決定する出力電圧指令値大小関係算出部と、
ＵＶＷ相出力電圧指令値の大小関係を示すＩＮＶ最大値、ＩＮＶ中間値、ＩＮＶ最小値と、ｒｓｔ相出力電圧指令値の大小関係を示すＭＣ最大値、ＭＣ中間値、ＭＣ最小値を用い、前記インバータにおける前記制御周期ごとに
デューティＤｍａｘ＿ｉｎｖ＝（１＋ＩＮＶ最大値）／２、
デューティＤｍｉｄ＿ｉｎｖ＝（１＋ＩＮＶ中間値）／２、
デューティＤｍｉｎ＿ｉｎｖ＝（１＋ＩＮＶ最小値）／２、
と、前記零電圧ベクトル以外の出力期間の
デューティＤｂ＝（ＩＮＶ中間値−ＩＮＶ最小値）／２、
デューティＤｃ＝（ＩＮＶ最大値−ＩＮＶ中間値）／２
を算出し、
前記マトリックスコンバータにおける前記制御周期ごとに
デューティＤｍａｘ＿ｍｃ＝（１＋ＭＣ最大値）／２、
デューティＤｍｉｄ＿ｍｃ＝（１＋ＭＣ中間値）／２、
デューティＤｍｉｎ＿ｍｃ＝（１＋ＭＣ最小値）／２
を算出し、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きいとき、デューティＤａ１＝（１＋ＭＣ最小値）／２、デューティＤａ２、Ｄｄ１＝（ＭＣ最大値−ＭＣ最小値−ＩＮＶ最大値＋ＩＮＶ最小値）／４、デューティＤｄ２＝（１−ＭＣ最大値）／２を算出し、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、Ｄｍｉｎ＿ｉｎｖがＤｍｉｎ＿ｍｃ以下で、かつ（１−Ｄｍａｘ＿ｉｎｖ）が（１−Ｄｍａｘ＿ｍｃ）以下のとき、
デューティＤａ１＝（１＋ＩＮＶ最小値）／２、デューティＤｄ２＝（１−ＩＮＶ最大
値）／２、デューティＤａ２、Ｄｄ１＝０を算出し、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、Ｄｍｉｎ＿ｉｎｖがＤｍｉｎ＿ｍｃより大きいとき、
デューティＤａ１＝（１＋ＭＣ最小値）／２、デューティＤｄ２＝１−（Ｄａ１＋Ｄｂ＋Ｄｃ）、デューティＤａ２＝Ｄｄ１＝０を算出し、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、（１−Ｄｍａｘ＿ｉｎｖ）が（１−Ｄｍａｘ＿ｍｃ）より大きいとき、
デューティＤａ１＝１−（Ｄｂ＋Ｄｃ＋Ｄｄ２）、デューティＤｄ２＝（１−ＭＣ最大値）／２、デューティＤａ２＝Ｄｄ１＝０を算出するデューティ算出部と、
を備えることを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記制御部は、
前記デューティＤａ１、Ｄａ２、Ｄｂ、Ｄｃ、Ｄｄ１、Ｄｄ２を用いてＤａ１＋Ｄａ２、Ｄａ１＋Ｄａ２＋Ｄｂ、Ｄａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１を算出し、Ｄａ１とキャリアを比較して生成する比較信号Ｐ１と、Ｄａ１＋Ｄａ２と前記キャリアを比較して生成する比較信号Ｐ２と、Ｄａ１＋Ｄａ２＋Ｄｂと前記キャリアを比較して生成する比較信号Ｐ３と、Ｄａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１と前記キャリアを比較して生成する比較信号Ｐ４を生成し、
前記比較信号Ｐ１と、前記比較信号Ｐ１の反転信号と前記比較信号Ｐ２の反転信号と前記比較信号Ｐ４の論理積との論理和を算出してＩＮＶ最大相のゲート信号を生成し、前記比較信号Ｐ３を用いてＩＮＶ中間相のゲート信号を生成し、前記比較信号Ｐ２を用いてＩＮＶ最小相のゲート信号を生成する最大・中間・最小ゲート信号生成部と、
前記ＩＮＶ最大相、ＩＮＶ中間相、ＩＮＶ最小相のゲート信号と前記インバータモードに基づいてＵＶＷ相へのゲート信号を生成するＵＶＷ相ゲート信号生成部と、
を備えることを特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記制御部の前記マトリックスコンバータの制御は、
前記デューティＤａ１、Ｄａ２、Ｄｂ、Ｄｃ、Ｄｄ１、Ｄｄ２と前記デューティＤｍａｘ＿ｍｃ、Ｄｍｉｄ＿ｍｃ、Ｄｍｉｎ＿ｍｃを前記キャリアと比較した結果と前記マトリックスコンバータモードに基づいてｒｓｔ相に対応するＭＣｘ相−ＩＮＶ最大相、ＭＣｘ相−ＩＮＶ中間相、ＭＣｘ相−ＩＮＶ最小相のゲート信号を生成するＭＣ：ｒｓｔ相−ＩＮＶ：最大・中間・最小ゲート信号生成部と（ｘ＝ｒ、ｓ、ｔ）、
前記ＭＣｘ相−ＩＮＶ最大相、ＭＣｘ相−ＩＮＶ中間相、ＭＣｘ相−ＩＮＶ最小相のゲート信号と前記インバータモードに基づいて前記マトリックスコンバータが備えるスイッチング素子を制御するゲート信号を生成するＭＣゲート信号生成部と、
を備えることを特徴とする請求項３または４に記載の電力変換装置。
【請求項６】
前記ｒｓｔ相最大・中間・最小ゲート信号生成部は、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きく、デューティＤｘ＿ｍｃ（ｘ=ｍａｘ、ｍｉｄ、ｍｉｎ）がＤａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１のとき、  前記ＭＣｘ相−ＩＮＶ最大相のゲート信号は前記比較信号Ｐ３の反転信号とし、前記ＭＣｘ相−ＩＮＶ中間相のゲート信号は前記比較信号Ｐ３とし、前記ＭＣｘ相−ＩＮＶ最小相のゲート信号はローレベルとし、  （１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きく、前記デューティＤｘ＿ｍｃがＤａ１＋Ｄａ２＋Ｄｂより大きく、Ｄａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１より小さいとき、前記Ｄｘ＿ｍｃと前記キャリアと比較した比較信号Ｐ５を算出し、
前記ＭＣｘ相−ＩＮＶ最大相のゲート信号は前記比較信号Ｐ３の反転信号と前記比較信号Ｐ５との論理積とし、前記ＭＣｘ相−ＩＮＶ中間相のゲート信号は前記比較信号Ｐ３と前記比較信号Ｐ５の反転信号との論理和とし、前記ＭＣｘ相−ＩＮＶ最小相のゲート信号はローレベルとし、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きく、前記デューティＤｘ＿ｍｃがＤａ１＋Ｄａ２より大きく、Ｄａ１＋Ｄａ２＋Ｄｂより小さいとき、前記Ｄｘ＿ｍｃと前記キャリアと比較した比較信号Ｐ６を算出し、
前記ＭＣｘ相−ＩＮＶ最大相のゲート信号はローレベルとし、前記ＭＣｘ相−ＩＮＶ中間相のゲート信号は前記比較信号Ｐ６とし、前記ＭＣｘ相−ＩＮＶ最小相のゲート信号は前記比較信号Ｐ６の反転信号とし、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きく、前記デューティＤｘ＿ｍｃがＤａ１より大きく、Ｄａ１＋Ｄａ２より小さいとき、前記Ｄｘ＿ｍｃと前記キャリアと比較した比較信号Ｐ７を算出し、
前記ＭＣｘ相−ＩＮＶ最大相のゲート信号は前記比較信号Ｐ２と前記比較信号Ｐ７の反転信号との論理積とし、前記ＭＣｘ相−ＩＮＶ中間相のゲート信号は前記比較信号Ｐ７とし、前記ＭＣｘ相−ＩＮＶ最小相のゲート信号は前記比較信号Ｐ２の反転信号とし、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きく、前記デューティＤｘ＿ｍｃがＤａ１であるとき、
前記ＭＣｘ相−ＩＮＶ最大相のゲート信号は前記比較信号Ｐ２とし、前記ＭＣｘ相−ＩＮＶ中間相のゲート信号はローレベルとし、前記ＭＣｘ相−ＩＮＶ最小相のゲート信号は前記比較信号Ｐ２の反転信号とし、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、前記デューティＤｘ＿ｍｃがＤａ１＋Ｄｂ＋Ｄｃであるとき、
前記ＭＣｘ相−ＩＮＶ最大相のゲート信号はハイレベルとし、前記ＭＣｘ相−ＩＮＶ中間相と前記ＭＣｘ相−ＩＮＶ最小相のゲート信号はローレベルとし、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、前記デューティＤｘ＿ｍｃがＤａ１＋Ｄｂより大きく、Ｄａ１＋Ｄｂ＋Ｄｃより小さいとき、前記Ｄｘ＿ｍｃと前記キャリアと比較した比較信号Ｐ８を算出し、
前記ＭＣｘ相−ＩＮＶ最大相のゲート信号は前記比較信号Ｐ８とし、前記ＭＣｘ相−ＩＮＶ中間相のゲート信号は前記比較信号Ｐ８の反転信号とし、前記ＭＣｘ相−ＩＮＶ最小相のゲート信号はローレベルとし、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、前記デューティＤｘ＿ｍｃがＤａ１より大きく、Ｄａ１＋Ｄｂより小さいとき、前記Ｄｘ＿ｍｃと前記キャリアと比較した比較信号Ｐ９を算出し、
前記ＭＣｘ相−ＩＮＶ最大相のゲート信号はローレベルとし、前記ＭＣｘ相−ＩＮＶ中間相のゲート信号は前記比較信号Ｐ９とし、前記ＭＣｘ相−ＩＮＶ最小相のゲート信号は前記比較信号Ｐ９の反転信号とし、
（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、前記デューティＤｘ＿ｍｃがＤａ１のとき、
前記ＭＣｘ相−ＩＮＶ最大相と前記ＭＣｘ相−ＩＮＶ中間相のゲート信号はローレベルとし、前記ＭＣｘ相−ＩＮＶ最小相のゲート信号はハイレベルとする、
ことを特徴とする請求項５に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリックスコンバータとインバータの制御を行う技術に関する。
【背景技術】
【０００２】
従来、マトリックスコンバータとインバータを併用したシステムでは、出力電圧ベクトルに制限があり、スイッチング回数が多いことが知られている。
特許文献１によれば、第一の電動機の電源線をマトリックスコンバータの入出力の一方に接続すると共に、第二の電動機の電源線をマトリックスコンバータの入出力の他方に接続し、且つ、マトリックスコンバータの入出力の他方にインバータを介してバッテリを接続し、このインバータを介してマトリックスコンバータまたは前記第二の電動機にバッテリからの電力を供給し得るように構成される無接点方式で電動機の切り離しを行うことができる電動機制御装置が提案されている。
【０００３】
特許文献１では、零ベクトルを除く６種類の電圧ベクトルを用いることにより、平均出力電圧がゼロであったとしても、インバータの出力の線間に常にバッテリの電圧が印加された状態を作り出すことができる。また、特許文献１では式１（特許文献１の式１０）に示すように時間比率ｔ１〜ｔ６の大きさを算出している。
【０００４】
ｔ１＝  Ｔ（０．４０８２４８３１×ｅα／Ｅｄ）            式１
＋Ｔ（０．１６６６６６６７）
ｔ２＝  Ｔ（−０．２０４１２４１５×ｅα／Ｅｄ）
＋Ｔ（０．３５３５５３４１×ｅβ／Ｅｄ）
＋Ｔ（０．１６６６６６６７）
ｔ３＝  Ｔ（０．２０４１２４１５×ｅα／Ｅｄ）
＋Ｔ（０．３５３５５３４１×ｅβ／Ｅｄ）
＋Ｔ（０．１６６６６６６７）
ｔ４＝  Ｔ（−０．２０４１２４１５×ｅα／Ｅｄ）
＋Ｔ（−０．３５３５５３４１×ｅβ／Ｅｄ）
＋Ｔ（０．１６６６６６６７）
ｔ５＝  Ｔ（０．２０４１２４１５×ｅα／Ｅｄ）
＋Ｔ（−０．３５３５５３４１×ｅβ／Ｅｄ）
＋Ｔ（０．１６６６６６６７）
ｔ６＝  Ｔ（−０．４０８２４８３１×ｅα／Ｅｄ）
＋Ｔ（０．１６６６６６６７）
ｔ１〜ｔ６：時間比率
Ｅｄ      ：バッテリ電圧
ｅα、ｅβ：インバータの電圧指令値
Ｔ        ：変調期間
そのため、時間比率ｔ１〜ｔ６の大きさは、インバータの電圧指令値である「ｅα」および「ｅβ」によって決定されるが、ｔ１＋ｔ６、ｔ２＋ｔ５、ｔ４＋ｔ３は、いずれも（１／３）Ｔ 一定という性質がある。式１に従い制御を行うと出力電圧ベクトルの大きさは最大でも（１／３）＋（１／３）×（１／２）＋（１／３）×（１／２）＝２／３以下という制限が発生し、本来出力電圧ベクトル１まで利用できる直流電圧が有効に使用できない。そのため、モータが高速回転している時など、インバータ出力電圧を高くする必
要がある領域で動作制限が発生する。
【０００５】
また、制御周期の間にインバータのスイッチング回数が１１回と非常に多く、スイッチング損失の増加により半導体素子（ＩＧＢＴ（Insulated Gate Bipolar Transistor）など）の体格およびコストが増大する。また、スイッチングの際にはインバータ上下アームの短絡を防止するデッドタイムが必要であるが、スイッチング回数が多いためデッドタイムによる出力電圧誤差も増大するので電流の制御性が悪化するという問題がある。さらに、１／３Ｔ間に１回スイッチングを行うため、制御周期の間のマトリックスコンバータのスイッチング回数が９回（１回×３倍×３相）と多く、スイッチング損失の増加により半導体素子の体格・コストが増大するという問題がある。なお、特許文献２なども提案されている。
【０００６】
また、従来はインバータが零電圧ベクトルを用いないため、インバータのＰ−Ｎ間に接続されているコンデンサ等にインバータ側から常に流入電流があるため、リプル電流が多くなるという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１０４７４３号公報
【特許文献２】特開２００５−８６９７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のような実情に鑑みてなされたものであり、マトリックスコンバータとインバータのスイッチング回数を抑えるとともに、インバータのＰ−Ｎ間に接続されているコンデンサ等に流入するリプル電流を低減する制御を行う電力変換器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
態様のひとつである少なくとも直流電力線と第１の交流電力線と第２の交流電力線に接続される電力変換装置は、上記第１の交流電力線と上記第２の交流電力線とに接続されるマトリックスコンバータと、上記直流電力線と上記第２の交流電力線とに接続されるインバータと、上記インバータの制御周期において、第１の零電圧ベクトル期間の次に出力する電圧ベクトルと、第２の零電圧ベクトル期間に続く電圧ベクトルとを、逆方向の電圧ベクトルにして出力し、上記スイッチング素子を制御するゲート信号を生成する制御部と、を備える。
【００１０】
上記制御部は、上記インバータの零電圧ベクトルを出力する期間であり、上記インバータと上記マトリックスコンバータの電圧指令値が零電圧ベクトルのとき上記インバータと上記マトリックスコンバータがともに零電圧ベクトルを出力し、上記制御周期においてスイッチング回数が最小となり、かつ上記インバータが零電圧ベクトル期間で上記マトリックスコンバータが零電圧ベクトル期間でないとき、零電圧ベクトルと異なり、互いに打ち消し合う３組のいずれかの電圧ベクトルを出力する。
【００１１】
また、上記制御部は、上記インバータへのＵＶＷ相出力電圧指令値の大小関係に基づいて、上記インバータの制御周期ごとに対応するインバータモードと、上記マトリックスコンバータへのｒｓｔ相出力電圧指令値の大小関係に基づいて、上記マトリックスコンバータの制御周期ごとに対応するマトリックスコンバータモードと、を決定する出力電圧指令値大小関係算出部と、ＵＶＷ相出力電圧指令値の大小関係を示すＩＮＶ最大値、ＩＮＶ中間値、ＩＮＶ最小値と、ｒｓｔ相出力電圧指令値の大小関係を示すＭＣ最大値、ＭＣ中間
値、ＭＣ最小値を用い、上記インバータにおける上記制御周期ごとにデューティＤｍａｘ＿ｉｎｖ＝（１＋ＩＮＶ最大値）／２、デューティＤｍｉｄ＿ｉｎｖ＝（１＋ＩＮＶ中間値）／２、デューティＤｍｉｎ＿ｉｎｖ＝（１＋ＩＮＶ最小値）／２、
前記零電圧ベクトル以外の出力期間のデューティＤｂ＝（ＩＮＶ中間値−ＩＮＶ最小値）／２、デューティＤｃ＝（ＩＮＶ最大値−ＩＮＶ中間値）／２を算出し、上記マトリックスコンバータにおける上記制御周期ごとにデューティＤｍａｘ＿ｍｃ＝（１＋ＭＣ最大値）／２、デューティＤｍｉｄ＿ｍｃ＝（１＋ＭＣ中間値）／２、デューティＤｍｉｎ＿ｍｃ＝（１＋ＭＣ最小値）／２を算出し、上記インバータの零電圧ベクトルデューティ（１−Ｄｂ−Ｄｃ）が上記マトリックスコンバータの零電圧ベクトルデューティ（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きいとき、デューティＤａ１＝（１＋ＭＣ最小値）／２、デューティＤａ２、Ｄｄ１＝（ＭＣ最大値−ＭＣ最小値−ＩＮＶ最大値＋ＩＮＶ最小値）／４、デューティＤｄ２＝（１−ＭＣ最大値）／２を算出し、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、Ｄｍｉｎ＿ｉｎｖがＤｍｉｎ＿ｍｃ以下で、かつ（１−Ｄｍａｘ＿ｉｎｖ）が（１−Ｄｍａｘ＿ｍｃ）以下のとき、デューティＤａ１＝（１＋ＩＮＶ最小値）／２、デューティＤｄ２＝（１−ＩＮＶ最大値）／２、デューティＤａ２＝Ｄｄ１＝０を算出し、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、Ｄｍｉｎ＿ｉｎｖがＤｍｉｎ＿ｍｃより大きいとき、デューティＤａ１＝（１＋ＭＣ最小値）／２、デューティＤｄ２＝１−（Ｄａ１＋Ｄｂ＋Ｄｃ）、デューティＤａ２＝Ｄｄ１＝０を算出し、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、（１−Ｄｍａｘ＿ｉｎｖ）が（１−Ｄｍａｘ＿ｍｃ）より大きいとき、デューティＤａ１＝１−（Ｄｂ＋Ｄｃ＋Ｄｄ２）、デューティＤｄ２＝（１−ＭＣ最大値）／２、デューティＤａ２＝Ｄｄ１＝０を算出するデューティ算出部と、を備える。
【００１２】
また、上記制御部は、上記デューティＤａ１、Ｄａ２、Ｄｂ、Ｄｃ、Ｄｄ１、Ｄｄ２を用いてＤａ１＋Ｄａ２、Ｄａ１＋Ｄａ２＋Ｄｂ、Ｄａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１を算出し、Ｄａ１とキャリアを比較して生成する比較信号Ｐ１と、Ｄａ１＋Ｄａ２と上記キャリアを比較して生成する比較信号Ｐ２と、Ｄａ１＋Ｄａ２＋Ｄｂと上記キャリアを比較して生成する比較信号Ｐ３と、Ｄａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１と上記キャリアを比較して生成する比較信号Ｐ４を生成し、上記比較信号Ｐ１と、上記比較信号Ｐ１の反転信号と上記比較信号Ｐ２の反転信号と上記比較信号Ｐ４の論理積との論理和を算出してＩＮＶ最大相のゲート信号を生成し、上記比較信号Ｐ３を用いてＩＮＶ中間相のゲート信号を生成し、上記比較信号Ｐ２を用いてＩＮＶ最小相のゲート信号を生成する最大・中間・最小ゲート信号生成部と、上記ＩＮＶ最大相、ＩＮＶ中間相、ＩＮＶ最小相のゲート信号と上記インバータモードに基づいてＵＶＷ相へのゲート信号を生成するＵＶＷ相ゲート信号生成部と、を備える。
【００１３】
上記制御部の上記マトリックスコンバータの制御は、上記デューティＤａ１、Ｄａ２、Ｄｂ、Ｄｃ、Ｄｄ１、Ｄｄ２と上記デューティＤｍａｘ＿ｍｃ、Ｄｍｉｄ＿ｍｃ、Ｄｍｉｎ＿ｍｃを上記キャリアと比較した結果と上記マトリックスコンバータモードに基づいてｒｓｔ相に対応するＭＣｍ相−ＩＮＶ最大相、ＭＣｍ相−ＩＮＶ中間相、ＭＣｍ相−ＩＮＶ最小相のゲート信号を生成するＭＣ：ｒｓｔ相−ＩＮＶ：最大・中間・最小ゲート信号生成部と（ｍ＝ｒ、ｓ、ｔ）、上記ＭＣｍ相−ＩＮＶ最大相、ＭＣｍ相−ＩＮＶ中間相、ＭＣｍ相−ＩＮＶ最小相のゲート信号と上記インバータモードに基づいて上記マトリックスコンバータが備えるスイッチング素子を制御するゲート信号を生成するＭＣゲート信号生成部と、を備える。
【００１４】
上記ＭＣ：ｒｓｔ相−ＩＮＶ：最大・中間・最小ゲート信号生成部は、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きく、デューティＤｘ＿ｍｃ（ｘ＝ｍａｘ、ｍｉｄ、ｍｉｎ）がＤａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１のとき、ＭＣｘ相−
ＩＮＶ最大相のゲート信号は上記比較信号Ｐ３の反転信号とし、ＭＣｘ相−ＩＮＶ中間相のゲート信号は上記比較信号Ｐ３とし、ＭＣｘ相−ＩＮＶ最小相のゲート信号はローレベルとし、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きく、上記デューティＤｘ＿ｍｃがＤａ１＋Ｄａ２＋Ｄｂより大きく、Ｄａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１より小さいとき、上記Ｄｘ＿ｍｃと上記キャリアを比較した比較信号Ｐ５を算出し、上記ＭＣｘ相−ＩＮＶ最大相のゲート信号は上記比較信号Ｐ３の反転信号と上記比較信号Ｐ５との論理積とし、上記ＭＣｘ相−ＩＮＶ中間相のゲート信号は上記比較信号Ｐ３と上記比較信号Ｐ５の反転信号との論理和とし、上記ＭＣｘ相−ＩＮＶ最小相のゲート信号はローレベルとし、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きく、上記デューティＤｘ＿ｍｃがＤａ１＋Ｄａ２より大きく、Ｄａ１＋Ｄａ２＋Ｄｂより小さいとき、上記Ｄｘ＿ｍｃと上記キャリアを比較した比較信号Ｐ６を算出し、上記ＭＣｘ相−ＩＮＶ最大相のゲート信号はローレベルとし、上記ＭＣｘ相−ＩＮＶ中間相のゲート信号は上記比較信号Ｐ６とし、上記ＭＣｘ相−ＩＮＶ最小相のゲート信号は上記比較信号Ｐ６の反転信号とし、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きく、上記デューティＤｘ＿ｍｃがＤａ１より大きく、Ｄａ１＋Ｄａ２より小さいとき、上記Ｄｘ＿ｍｃと上記キャリアを比較した比較信号Ｐ７を算出し、上記ＭＣｘ相−ＩＮＶ最大相のゲート信号は上記比較信号Ｐ２と上記比較信号Ｐ７の反転信号との論理積とし、上記ＭＣｘ相−ＩＮＶ中間相のゲート信号は上記比較信号Ｐ７とし、上記ＭＣｘ相−ＩＮＶ最小相のゲート信号は上記比較信号Ｐ２の反転信号とし、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きく、上記デューティＤｘ＿ｍｃがＤａ１であるとき、上記ＭＣｘ相−ＩＮＶ最大相のゲート信号は上記比較信号Ｐ２とし、上記ＭＣｘ相−ＩＮＶ中間相のゲート信号はローレベルとし、上記ＭＣｘ相−ＩＮＶ最小相のゲート信号は上記比較信号Ｐ２の反転信号とし、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、上記デューティＤｘ＿ｍｃがＤａ１＋Ｄｂ＋Ｄｃであるとき、上記ＭＣｘ相−ＩＮＶ最大相のゲート信号はハイレベルとし、上記ＭＣｘ相−ＩＮＶ中間相と上記ＭＣｘ相−ＩＮＶ最小相のゲート信号はローレベルとし、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、上記デューティＤｘ＿ｍｃがＤａ１＋Ｄｂより大きく、Ｄａ１＋Ｄｂ＋Ｄｃより小さいとき、上記Ｄｘ＿ｍｃと上記キャリアを比較した比較信号Ｐ８を算出し、上記ＭＣｘ相−ＩＮＶ最大相のゲート信号は上記比較信号Ｐ８とし、上記ＭＣｘ相−ＩＮＶ中間相のゲート信号は上記比較信号Ｐ８の反転信号とし、上記ＭＣｘ相−ＩＮＶ最小相のゲート信号はローレベルとし、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、上記デューティＤｘ＿ｍｃがＤａ１より大きく、Ｄａ１＋Ｄｂより小さいとき、上記Ｄｘ＿ｍｃと上記キャリアを比較した比較信号Ｐ９を算出し、上記ＭＣｘ相−ＩＮＶ最大相のゲート信号はローレベルとし、上記ＭＣｘ相−ＩＮＶ中間相のゲート信号は上記比較信号Ｐ９とし、上記ＭＣｘ相−ＩＮＶ最小相のゲート信号は上記比較信号Ｐ９の反転信号とし、（１−Ｄｂ−Ｄｃ）が（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下であり、上記デューティＤｘ＿ｍｃがＤａ１のとき、上記ＭＣｘ相−ＩＮＶ最大相と上記ＭＣｘ相−ＩＮＶ中間相のゲート信号はローレベルとし、上記ＭＣｘ相−ＩＮＶ最小相のゲート信号はハイレベルとし、上記マトリックスコンバータモードに基づいてｒｓｔ相に対応したゲート信号を生成する。
【発明の効果】
【００１５】
マトリックスコンバータとインバータのスイッチング回数を抑えるとともに、インバータのＰ−Ｎ間に接続されているコンデンサ等に流入するコンデンサリプル電流を低減することができる。
【図面の簡単な説明】
【００１６】
【図１】電力変換器の構成を示す図である。
【図２】インバータとマトリックスコンバータの制御系を示すブロック図である。
【図３】インバータの制御フロー図である。
【図４】Ａはインバータの出力電圧指令値を示す図である。Ｂ１はインバータの各モードにおける出力電圧指令値の大小関係と電圧ベクトル置換後のスイッチングパタンを示す図である。Ｂ２は電圧ベクトル置換前のスイッチングパタンを示す図である。Ｃはマトリックスコンバータの各モードにおける出力電圧指令値の大小関係を示す図である。ＤはＵＶＷ相におけるコンデンサ流入電流と出力電圧ベクトルの関係を示す図である。
【図５Ａ】インバータにおける条件Ａのときの置換前のスイッチングパタンと置換後のスイッチングパタンを示す図である。
【図５Ｂ】インバータにおける条件ＢでありＤｍｉｎ＿ｉｎｖ≦Ｄｍｉｎ＿ｍｃかつ（１−Ｄｍａｘ＿ｉｎｖ）≦（１−Ｄｍａｘ＿ｍｃ）のときの置換前のスイッチングパタンと置換後のスイッチングパタンを示す図である。
【図５Ｃ】インバータにおける条件ＢでありＤｍｉｎ＿ｉｎｖ＞Ｄｍｉｎ＿ｍｃのときの置換前のスイッチングパタンと置換後のスイッチングパタンを示す図である。
【図５Ｄ】インバータにおける条件Ｂであり１−Ｄｍａｘ＿ｉｎｖ＞１−Ｄｍａｘ＿ｍｃのときの置換前のスイッチングパタンと置換後のスイッチングパタンを示す図である。
【図６】Ａは通常のインバータでのスイッチングパタンの一例を示す図である。Ｂはマトリックスコンバータとインバータを用いた場合での電圧ベクトル置換後のスイッチングパタンの一例を示す図である。
【図７】Ａはスイッチングパタンの生成とスイッチング回数を示す図である。Ｂは比較信号Ｐ１〜Ｐ４とゲート信号Ｇｍａｘ＿ｉｎｖ、Ｇｍｉｄ＿ｉｎｖ、Ｇｍｉｎ＿ｉｎｖの真理値表である。
【図８】最大・中間・最小相のゲート信号をＵＶＷ相に振り分けるテーブルを示す図である。
【図９】マトリックスコンバータの制御フロー図である。
【図１０】マトリックスコンバータの最大・中間・最小のスイッチングパタンを示す図である。
【図１１】マトリックスコンバータの入力電圧と各相のスイッチングパタンの組み合わせを示す図である。
【図１２Ａ】マトリックスコンバータの条件Ａにおけるゲート信号Ｇｘ１〜Ｇｘ３を生成するパタンを示す図である。
【図１２Ｂ】マトリックスコンバータの条件Ａにおける比較信号Ｐ１〜Ｐ４、Ｐｘとゲート信号Ｇｘ１〜Ｇｘ３の真理値表である。
【図１２Ｃ】マトリックスコンバータの条件Ｂにおけるゲート信号Ｇｘ１〜Ｇｘ３を生成するパタンを示す図である。
【図１２Ｄ】マトリックスコンバータの条件Ｂにおける比較信号Ｐ１〜Ｐ４、Ｐｘとゲート信号Ｇｘ１〜Ｇｘ３の真理値表である。
【図１３】ＡはＭＣ：最大・中間・最小相―ＩＮＶ：最大・中間・最小相のゲート信号をｒｓｔ相に振り分けるテーブルを示す図である。ＢはＭＣ：ｒｓｔ相―ＩＮＶ：最大・中間・最小相のゲート信号をＵＶＷ相に振り分けるテーブルを示す図である。
【発明を実施するための形態】
【００１７】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１は、インバータとマトリックスコンバータを併用した電力変換器の構成を示す図である。電力変換器１は、インバータ２、マトリックスコンバータ３、昇圧コンバータ４、バッテリ５、コンデンサＣ２、電流センサ６ａ〜６ｄ、磁極位置センサ７ａ、７ｂ、制御部９、記録部８を備え、モータＭＧ１、ＭＧ２を制御する。また、電力変換器１では、インバータ２とマトリックスコンバータ３と昇圧コンバータ４がそれぞれ協調しながらモータＭＧ１、ＭＧ２を制御する。
【００１８】
インバータ２は、昇圧コンバータ４の出力側に接続された３相のインバータ回路である。スイッチング素子Ｑ１とフライホイールダイオードＤ１は、Ｕ相の上アームを構成する。また、スイッチング素子Ｑ２とフライホイールダイオードＤ２は、Ｖ相の上アームを構成する。スイッチング素子Ｑ３とフライホイールダイオードＤ３は、Ｗ相の上アームを構成する。
【００１９】
スイッチング素子Ｑ４とフライホイールダイオードＤ４は、Ｕ相の下アームを構成する。また、スイッチング素子Ｑ５とフライホイールダイオードＤ５は、Ｖ相の下アームを構成する。スイッチング素子Ｑ６とフライホイールダイオードＤ６は、Ｗ相の下アームを構成する。  スイッチング素子Ｑ１、Ｑ２、Ｑ３のコレクタ端子が昇圧コンバータ４の出力側（スイッチング素子Ｑ７のコレクタ端子）に接続されている。スイッチング素子Ｑ４、Ｑ５、Ｑ６のエミッタ端子が昇圧コンバータ４の出力側（スイッチング素子Ｑ８のエミッタ端子）に接続されている。スイッチング素子Ｑ１〜Ｑ６のコレクタ−エミッタ間には、エミッタからコレクタの方向が順方向になるようフライホイールダイオードＤ１〜Ｄ６が接続されている。
【００２０】
スイッチング素子Ｑ１〜Ｑ６は、制御部９から出力されるパルス信号（パルス幅変調）によりオン／オフする。また、各スイッチング素子Ｑ１〜Ｑ３のエミッタ端子と、各スイッチング素子Ｑ４〜Ｑ６のコレクタ端子は、モータＭＧ２のＵ、Ｖ、Ｗ相の各コイル端子に接続されている。なお、スイッチング素子はＩＧＢＴなどである。
【００２１】
マトリックスコンバータ３は、スイッチング素子Ｓｒｕ〜Ｓｒｗ、Ｓｓｕ〜Ｓｓｗ、Ｓｔｕ〜Ｓｔｗを備え、制御部９から出力されるＭＣ制御信号により制御することにより、三相交流を任意の周波数や電圧の三相交流に変換する。なお、本例ではマトリックスコンバータ３の入出力の相数ｎが３であるので、ｎ×ｎ＝９個の双方向スイッチを備えている。
【００２２】
ＭＣ制御信号（ゲート信号）は、双方向スイッチＳｒｕ〜Ｓｒｗ、Ｓｓｕ〜Ｓｓｗ、Ｓｔｕ〜Ｓｔｗをそれぞれオープンまたはクローズする制御信号である。スイッチング素子Ｓｒｕをクローズにすると、モータＭＧ１のｒ相出力とモータＭＧ２のＵ相入力が接続される。スイッチング素子Ｓｓｕをクローズにすると、モータＭＧ１のｓ相出力とモータＭＧ１のＵ相入力が接続される。スイッチング素子Ｓｔｕをクローズにすると、モータＭＧ１のｔ相出力とモータＭＧ２のＵ相入力が接続され、スイッチング素子Ｓｒｖをクローズにすると、モータＭＧ１のｒ相出力とモータＭＧ２のＶ相入力が接続される。スイッチング素子Ｓｓｖをクローズにすると、モータＭＧ１のｓ相出力とモータＭＧ２のＶ相入力が接続される。スイッチング素子Ｓｔｖをクローズにすると、モータＭＧ１のｔ相出力とモータＭＧ２のＶ相入力が接続される。スイッチング素子Ｓｒｗをクローズにすると、モータＭＧ１のｒ相出力とモータＭＧ２のＷ相入力が接続される。スイッチング素子Ｓｓｗをクローズにすると、モータＭＧ１のｓ相出力とモータＭＧ２のＷ相入力が接続される。スイッチング素子Ｓｔｗをクローズにすると、モータＭＧ１のｔ相出力とモータＭＧ２のＷ相入力が接続される。
【００２３】
なお、双方向スイッチＳｒｕ〜Ｓｒｗ、Ｓｓｕ〜Ｓｓｗ、Ｓｔｕ〜Ｓｔｗには、半導体素子（例えば、ＩＧＢＴ）等を用い構成する。例えば、図１に示すようなＳｒｕ〜Ｓｔｗの構成を用いてもよい。
【００２４】
昇圧コンバータ４は、コイルＬ１、コンデンサＣ１、スイッチング素子Ｑ７、Ｑ８、フライホイールダイオードＤ７、Ｄ８を備えている。コンデンサＣ１はバッテリ５と並列に接続され、コンデンサＣ１の一方の端子はコイルＬ１の一方の端子に接続されている。コ
ンデンサＣ１の他方の端子はスイッチング素子Ｑ８のエミッタ端子に接続されている。コイルＬ１の他方の端子はスイッチング素子Ｑ８のコレクタ端子とスイッチング素子Ｑ７のエミッタ端子に接続されている。スイッチング素子Ｑ７、Ｑ８のコレクタ−エミッタ間には、エミッタからコレクタの方向が順方向になるようフライホイールダイオードＤ７、Ｄ８が接続されている。また、スイッチング素子Ｑ７、Ｑ８のベース端子は制御部９に接続され、制御部９により制御される。
【００２５】
バッテリ５は、モータＭＧ１、ＭＧ２に昇圧コンバータ４、インバータ２、マトリックスコンバータ３を介して電力を供給する。例えば、バッテリ５としてリチウムイオン電池、ニッケル水素電池、キャパシタを用いることができる。また、昇圧コンバータ４を無くし、コンデンサＣ２の代わりに、インバータ２に直接バッテリ５を接続してもよい。
【００２６】
電流センサ６ｃ、６ｄは、ＵＶＷの電流Ｉｕ、Ｉｖ、Ｉｗを検出するためのセンサであり、Ｕ、Ｗ相の電流Ｉｕ、Ｉｗに対応する電気信号を出力する。なお、Ｖ相の電流Ｉｖは、電流Ｉｕ、Ｉｗに基づいて算出する。なお、Ｖ相についても電流センサを設けてもよい。電流センサ６ａ、６ｂは、ｒｓｔの電流Ｉｒ、Ｉｓ、Ｉｔを検出するためのセンサであり、ｒ、ｔ相の電流Ｉｒ、Ｉｔに対応する電気信号を出力する。なお、ｓ相の電流Ｉｓは、電流Ｉｒ、Ｉｔに基づいて算出する。なお、ｓ相についても電流センサを設けてもよい。
【００２７】
磁極位置センサ７ａ、７ｂは、モータＭＧ１、ＭＧ２のロータの回転角θを検出するセンサであり、この回転角θに対応する信号θ１、θ２を出力する。
制御部９、電流センサ６ａ〜６ｄ、磁極位置センサ７ａ、７ｂなどの信号を受信して、図示しないアナログ／デジタル変換器により各出力信号をデジタル信号に変換して、該信号に基づいて処理を行う。なお、制御部９は、モータの駆動および回生作動を制御する。また、制御部９はＣＰＵ、ＤＳＰなどのプログラマブルなデバイスを用いて構成してもよい。
【００２８】
また、制御部９はコンデンサＣ２の電圧ＶＰＮを検出し、電圧ＶＰＮに基づいて昇圧コンバータ４によりＶＰＮ電圧の制御を行う。
記録部８には、電力変換器１を制御するためのプログラムやデータが記録されている。
【００２９】
モータＭＧ１は、電流センサ６ａ、６ｂによりモータＭＧ１のｒ相、ｔ相電流Ｉｒ、Ｉｔを検出し、その検出したｒ相、ｔ相電流Ｉｒ、Ｉｔに基づいてマトリックスコンバータ３により電流制御を行う。ＵＶＷ相の各相の瞬時電圧は、ＶＰ、ＶＮの両方または各一方の電圧が出力され、マトリックスコンバータ３のスイッチングによりモータＭＧ１へ印加する電圧を選択する。
【００３０】
モータＭＧ２は、電流センサ６ｃ、６ｄによりモータＭＧ２のＵ相、Ｗ相電流Ｉｕ、Ｉｗを検出し、その検出したＵ相、Ｗ相電流Ｉｕ、Ｉｗに基づいてインバータ２により電流制御される。
【００３１】
コンデンサＣ２はインバータ２のＮＰ間に接続され、コンデンサＣ２の一方の端子は、昇圧コンバータ４のスイッチング素子Ｑ７のコレクタ端子と接続され、コンデンサＣ２の他方の端子は昇圧コンバータ４のスイッチング素子Ｑ８のエミッタ端子に接続されている。
【００３２】
図２は、制御部９の構成を示すブロック図である。制御部９は、インバータ制御系と、マトリックスコンバータ制御系と、図示しない昇圧コンバータ制御系を備えている。インバータ制御系は、出力電圧指令値算出部２１、出力電圧指令値大小関係算出部２２、デュ
ーティ算出部２３、最大・中間・最小ゲート信号生成部２４、ＵＶＷ相ゲート信号生成部２５を有し、マトリックスコンバータ制御系は、ＭＣ最大・中間・最小デューティ算出部２７、ＭＣ：ｒｓｔ相−ＩＮＶ：最大・中間・最小ゲート信号生成部２８、ＭＣゲート信号生成部２９、転流パタン付加部３０、ＭＣ１８ゲート信号生成部３１を有する。
（インバータ制御系）
本実施例ではコンデンサＣ２へのコンデンサ流入電流Ｉｒｅｐ（コンデンサリプル電流）を、インバータ２が零電圧ベクトルを出力することで低減させる。図４のＤにコンデンサＣ２へのコンデンサ流入電流Ｉｒｅｐ（図１参照）と出力電圧ベクトルＶ０〜Ｖ７の関係を示す。出力電圧ベクトルＶ０、Ｖ７のときは電流が０Ａであり、出力電圧ベクトルＶ１のときは−Ｉｗｏ、出力電圧ベクトルＶ２のときは−Ｉｖｏ、出力電圧ベクトルＶ３のときは−Ｉｖｏ−Ｉｗｏ、出力電圧ベクトルＶ４のときは−Ｉｕｏ、出力電圧ベクトルＶ５のときは−Ｉｕｏ−Ｉｗｏ、出力電圧ベクトルＶ６のときは−Ｉｕｏ−Ｉｖｏとなる。なお、ＵＶＷ相の「１」は上アームがオンで下アームがオフのときであり、「０」は上アームがオフで下アームがオンのときである。
【００３３】
インバータ２の制御では、（１）インバータ２の出力電圧ベクトル（零電圧ベクトル以外）のデューティは変化させない。（２）マトリックスコンバータ３の指令出力電圧が零電圧ベクトルかつインバータ２の指令出力電圧が零電圧ベクトルの時、マトリックスコンバータ３とインバータ２はともに零電圧ベクトルを出力する。（３）インバータ２の零電圧ベクトル期間で、マトリックスコンバータ３が零電圧ベクトル指令ではないときは、互いに打ち消し合う３組の電圧ベクトル（Ｖ１とＶ６、Ｖ２とＶ５、Ｖ３とＶ４）のうちスイッチング回数が最小となる組合せを選択する。
（構成）
出力電圧指令値算出部２１は、モータＭＧ２に対するインバータのＵＶＷ相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊と、モータＭＧ１に対するマトリックスコンバータのｒｓｔ相電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊を算出する。例えば、三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊は、モータＭＧ２のトルク指令値とモータＭＧ２の磁極位置θ２に基づいて算出する。また、ｒｓｔ相電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊は、モータＭＧ１のトルク指令値とモータＭＧ１の磁極位置θ１に基づいて算出する。
【００３４】
出力電圧指令値大小関係算出部２２は、三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に基づいて電圧指令値の大小関係を判定し、判定結果に対応するモード信号（ｍｏｄｅ＿ｉｎｖ信号）を生成する。また、ｒｓｔ相電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊に基づいて電圧指令値の大小関係を判定し、判定結果に対応するモード信号（ｍｏｄｅ＿ｍｃ信号）を生成する。
【００３５】
デューティ算出部２３は、零電圧ベクトル置換後の各デューティＤａ１、Ｄａ２、Ｄｂ、Ｄｃ、Ｄｄ１、Ｄｄ２を算出する。
最大・中間・最小ゲート信号生成部２４は、キャリアと各デューティを比較して最大、中間、最小相のゲート信号Ｇｍａｘ＿ｉｎｖ、Ｇｍｉｄ＿ｉｎｖ、Ｇｍｉｎ＿ｉｎｖを生成する。
【００３６】
ＵＶＷ相ゲート信号生成部２５は、最大、中間、最小相のゲート信号Ｇｍａｘ＿ｉｎｖ、Ｇｍｉｄ＿ｉｎｖ、Ｇｍｉｎ＿ｉｎｖと三相電圧指令値の大小関係に基づいて各相のゲート信号Ｇｕ、Ｇｖ、Ｇｗを生成する。
（インバータ制御系の動作説明）
図３はインバータ制御系の動作を示すフロー図である。
【００３７】
ステップＳ１（出力電圧指令値算出）では、出力電圧指令値算出部２１が三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を算出する。本例では三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊
を式２で示すことができる値とする。
【００３８】
Ｖｕ＊＝αｃｏｓ（θ２）                            式２
Ｖｖ＊＝αｃｏｓ（θ２−（２π／３））
Ｖｗ＊＝αｃｏｓ（θ２＋（２π／３））
また、振幅レベルαを１としたときの波形を図４のＡに示す。図４のＡは縦軸に電圧指令値、横軸に回転角θ２（角度）が示されている。
【００３９】
三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊の算出は次のようにしてもよい。モータＭＧ２に対するトルク指令値Ｔ＊よりｄ軸電流指令値Ｉｄ＊およびｑ軸電流指令値Ｉｑ＊を算出する。次に、Ｕ相電流Ｉｕ、Ｖ相電流Ｉｖ、Ｗ相電流Ｉｗの検出値をｄｑ座標上に変換してｄ軸電流値Ｉｄとｑ軸電流値Ｉｑを算出する。ｄ軸電流指令値Ｉｄ＊、ｑ軸電流指令値Ｉｑ＊、ｄ軸電流値Ｉｄとｑ軸電流値Ｉｑに基づいて、ｄ軸電流値Ｉｄとｄ軸電流指令値Ｉｄ＊およびｑ軸電流値Ｉｑとｑ軸電流指令値Ｉｑ＊の各偏差がゼロになるように、ｄ軸電圧指令値Ｖｄ＊とｑ軸電圧指令値Ｖｑ＊を算出する。そして、ｄ軸電圧指令値Ｖｄ＊とｑ軸電圧指令値Ｖｑ＊を座標変換して三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を算出する。
【００４０】
また、式２では三相正弦波変調として指令値を与えているが、３次重畳方式、２相変調、矩形波などを用いてもよい。
また、出力電圧指令値算出部２１がｒｓｔ相電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊を算出する。本例ではｒｓｔ相電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊を式３で示すことができる値とする。
【００４１】
Ｖｒ＊＝βｃｏｓ（θ１）                            式３
Ｖｓ＊＝βｃｏｓ（θ１−（２π／３））
Ｖｔ＊＝βｃｏｓ（θ１＋（２π／３））
ｒｓｔ相電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊は、モータＭＧ２に対するトルク指令値より算出してもよい。
【００４２】
ステップＳ２（出力電圧指令値大小関係算出）では、出力電圧指令値大小関係算出部２２が図４のＢ１に記録されているテーブルの三相電圧指令値の大小関係を示す「Ｖｍａｘ＿ｉｎｖ＊」「Ｖｍｉｄ＿ｉｎｖ＊」「Ｖｍｉｎ＿ｉｎｖ＊」と電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を比較して、対応する「ｍｏｄｅ＿ｉｎｖ」を決定する。出力電圧指令値の大小関係を示す「ｍｏｄｅ＿ｉｎｖ」は三相電圧指令値の大小関係が変化しない期間（６０ｄｅｇ刻み）ごとに番号が付されている（ｍｏｄｅ＿ｉｎｖ１〜６）。また、「ｍｏｄｅ＿ｉｎｖ」には「Ｖｍａｘ＿ｉｎｖ＊」「Ｖｍｉｄ＿ｉｎｖ＊」「Ｖｍｉｎ＿ｉｎｖ＊」の大小関係が関連付けられている。「Ｖｍａｘ＿ｉｎｖ＊」は「ｍｏｄｅ＿ｉｎｖ」ごとに三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊の最大値を示し、「Ｖｍｉｄ＿ｉｎｖ＊」は「ｍｏｄｅ＿ｉｎｖ」ごとに三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊の中間値を示し、「Ｖｍｉｎ＿ｉｎｖ＊」は「ｍｏｄｅ＿ｉｎｖ」ごとに三相電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊の最小値を示している。例えば、図４のＢ１の０≦θ２≦π／３（Ｕ＞Ｖ＞Ｗの期間）の場合、「ｍｏｄｅ＿ｉｎｖ」の「１」が選択され、Ｖｍａｘ＿ｉｎｖ＊としてＵ相電圧指令値Ｖｕ＊、Ｖｍｉｄ＿ｉｎｖ＊としてＶ相電圧指令値Ｖｖ＊、Ｖｍｉｎ＿ｉｎｖ＊としてＷ相電圧指令値Ｖｗ＊が関連付けられる。
【００４３】
なお、図４のＢ１に示すテーブルには、「ｍｏｄｅ＿ｉｎｖ」ごとに対応するスイッチングパタン（出力電圧ベクトルＶ０〜Ｖ７）を記録しておいてもよい。「ｍｏｄｅ＿ｉｎｖ」が「１」の時には「Ｖ７」「Ｖ３」「Ｖ６」「Ｖ４」「Ｖ４」「Ｖ０」が選択される。「２」の時には「Ｖ７」「Ｖ５」「Ｖ６」「Ｖ２」「Ｖ２」「Ｖ０」が選択される。「３」の時には「Ｖ７」「Ｖ５」「Ｖ３」「Ｖ２」「Ｖ２」「Ｖ０」が選択される。「４」の時には「Ｖ７」「Ｖ６」「Ｖ３」「Ｖ１」「Ｖ１」「Ｖ０」が選択される。「５」の時には「Ｖ７」「Ｖ６」「Ｖ５」「Ｖ１」「Ｖ１」「Ｖ０」が選択される。「６」の時には「Ｖ７」「Ｖ３」「Ｖ５」「Ｖ４」「Ｖ４」「Ｖ０」が選択される。さらに、各スイッチングパタン（出力電圧ベクトルＶ０〜Ｖ７）は、後述するデューティＤａ１、Ｄａ２、Ｄｂ、Ｄｃ、Ｄｄ１、Ｄｄ２に関連付けて記録されている。
【００４４】
図４のＢ２は置換前のスイッチングパタンを示す図である。
また、出力電圧指令値大小関係算出部２２がｒｓｔ相電圧指令値の大小関係を示す図４のＣに記録されているテーブルのｒｓｔ相電圧指令値の大小関係を示す「Ｖｍａｘ＿ｍｃ＊」「Ｖｍｉｄ＿ｍｃ＊」「Ｖｍｉｎ＿ｍｃ＊」とｒｓｔ電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊を比較して、対応する「ｍｏｄｅ＿ｍｃ」を決定する。ｒｓｔ相出力電圧指令値の大小関係を示す「ｍｏｄｅ＿ｍｃ」はｒｓｔ相電圧指令値の大小関係が変化しない期間（６０ｄｅｇ刻み）ごとに番号が付されている（ｍｏｄｅ＿ｍｃ１〜６）。また、「ｍｏｄｅ＿ｍｃ」には「Ｖｍａｘ＿ｍｃ＊」「Ｖｍｉｄ＿ｍｃ＊」「Ｖｍｉｎ＿ｍｃ＊」の大小関係が関連付けられている。「Ｖｍａｘ＿ｍｃ＊」は「ｍｏｄｅ＿ｍｃ」ごとにｒｓｔ相電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊の最大値を示し、「Ｖｍｉｄ＿ｍｃ＊」は「ｍｏｄｅ＿ｍｃ」ごとにｒｓｔ相電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊の中間値を示し、「Ｖｍｉｎ＿ｍｃ＊」は「ｍｏｄｅ＿ｍｃ」ごとにｒｓｔ相電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊の最小値を示している。例えば、図４のＣの０≦θ１≦π／３（ｒ＞ｓ＞ｔの期間）の場合、「ｍｏｄｅ＿ｍｃ」の「１」が選択され、Ｖｍａｘ＿ｍｃ＊としてｒ相電圧指令値Ｖｒ＊、Ｖｍｉｄ＿ｍｃ＊としてｓ相電圧指令値Ｖｓ＊、Ｖｍｉｎ＿ｍｃ＊としてｔ相電圧指令値Ｖｔ＊が関連付けられる。
【００４５】
ステップＳ３（デューティ算出）では、ＭＣ最大・中間・最小デューティ算出部２７で算出するマトリックスコンバータ３の各デューティＤｍａｘ＿ｍｃ、Ｄｍｉｄ＿ｍｃ、Ｄｍｉｎ＿ｍｃを用いて、デューティ算出部２３がインバータ２の最大・中間・最小相デューティＤｍａｘ＿ｉｎｖ、Ｄｍｉｄ＿ｉｎｖ、Ｄｍｉｎ＿ｉｎｖ、零電圧ベクトル以外の出力期間のデューティＤｂ、Ｄｃを算出し、電圧ベクトル置換後の各デューティＤａ１、Ｄａ２、Ｄｂ、Ｄｃ、Ｄｄ１、Ｄｄ２を算出する。
【００４６】
マトリックスコンバータ３の各デューティＤｍａｘ＿ｍｃ、Ｄｍｉｄ＿ｍｃ、Ｄｍｉｎ＿ｍｃは、式４により示すことができる。
Ｄｍａｘ＿ｍｃ＝（１＋Ｖｍａｘ＿ｍｃ＊）／２          式４
Ｄｍｉｄ＿ｍｃ＝（１＋Ｖｍｉｄ＿ｍｃ＊）／２
Ｄｍｉｎ＿ｍｃ＝（１＋Ｖｍｉｎ＿ｍｃ＊）／２
また、インバータ２の各デューティＤｍａｘ＿ｉｎｖ、Ｄｍｉｄ＿ｉｎｖ、Ｄｍｉｎ＿ｉｎｖ、零電圧ベクトル以外の出力期間のデューティＤｂ、Ｄｃは、式５により示すことができる。
【００４７】
Ｄｍａｘ＿ｉｎｖ＝（１＋Ｖｍａｘ＿ｉｎｖ＊）／２      式５
Ｄｍｉｄ＿ｉｎｖ＝（１＋Ｖｍｉｄ＿ｉｎｖ＊）／２
Ｄｍｉｎ＿ｉｎｖ＝（１＋Ｖｍｉｎ＿ｉｎｖ＊）／２
Ｄｂ＝（Ｖｍｉｄ＿ｉｎｖ＊−Ｖｍｉｎ＿ｉｎｖ＊）／２、
Ｄｃ＝（Ｖｍａｘ＿ｉｎｖ＊−Ｖｍｉｄ＿ｉｎｖ＊）／２
次に、デューティＤａ１、Ｄａ２、Ｄｂ、Ｄｃ、Ｄｄ１、Ｄｄ２の算出は次のように決定する。インバータ２の零電圧ベクトルデューティ（１−Ｄｂ−Ｄｃ）がマトリックスコンバータ３の零電圧ベクトルデューティ（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）より大きいとき（下記条件Ａ）、式６に従って全期間におけるデューティを算出する。
【００４８】
条件Ａ：（１−Ｄｂ−Ｄｃ）＞（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）
Ｄａ１＝Ｄｍｉｎ＿ｍｃ                                式６
＝（１＋Ｖｍｉｎ＿ｍｃ＊）／２
Ｄａ２＝（１−（Ｄａ１＋Ｄｂ＋Ｄｃ＋Ｄｄ２））／２
＝（Ｖｍａｘ＿ｍｃ＊−Ｖｍｉｎ＿ｍｃ＊−Ｖｍａｘ＿ｉｎｖ＊＋Ｖｍｉｎ＿ｉｎｖ＊）／４
Ｄｂ＝（Ｖｍｉｄ＿ｉｎｖ＊−Ｖｍｉｎ＿ｉｎｖ＊）／２
Ｄｃ＝（Ｖｍａｘ＿ｉｎｖ＊−Ｖｍｉｄ＿ｉｎｖ＊）／２
Ｄｄ１＝（１−（Ｄａ１＋Ｄｂ＋Ｄｃ＋Ｄｄ２））／２
＝（Ｖｍａｘ＿ｍｃ＊−Ｖｍｉｎ＿ｍｃ＊−Ｖｍａｘ＿ｉｎｖ＊＋Ｖｍｉｎ＿ｉｎｖ＊）／４
Ｄｄ２＝１−Ｄｍａｘ＿ｍｃ
＝（１−Ｖｍａｘ＿ｍｃ＊）／２
図５Ａに条件Ａにおける、置換前電圧ベクトルと置換後電圧ベクトルのスイッチングパタンを示す。
【００４９】
次に、インバータ２の零電圧ベクトルデューティ（１−Ｄｂ−Ｄｃ）がマトリックスコンバータ３の零電圧ベクトルデューティ（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）以下のとき（下記条件Ｂ）、式７〜式９に従って全期間におけるデューティを算出する。
【００５０】
条件Ｂ：（１−Ｄｂ−Ｄｃ）≦（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ）
条件Ｂであり、Ｄｍｉｎ＿ｉｎｖ≦Ｄｍｉｎ＿ｍｃかつ（１−Ｄｍａｘ＿ｉｎｖ）≦（１−Ｄｍａｘ＿ｍｃ）のときは式７に従いデューティを算出する。
【００５１】
Ｄａ１＝（１＋Ｖｍｉｎ＿ｉｎｖ＊）／２                式７
Ｄｂ＝（Ｖｍｉｄ＿ｉｎｖ＊−Ｖｍｉｎ＿ｉｎｖ＊）／２
Ｄｃ＝（Ｖｍａｘ＿ｉｎｖ＊−Ｖｍｉｄ＿ｉｎｖ＊）／２
Ｄｄ２＝（１−Ｖｍａｘ＿ｉｎｖ＊）／２
Ｄａ２＝Ｄｄ１＝０
図５Ｂに条件Ｂであり、Ｄｍｉｎ＿ｉｎｖ≦Ｄｍｉｎ＿ｍｃかつ（１−Ｄｍａｘ＿ｉｎｖ）≦（１−Ｄｍａｘ＿ｍｃ）における、置換前電圧ベクトルと置換後電圧ベクトルのスイッチングパタンを示す。
【００５２】
条件Ｂであり、Ｄｍｉｎ＿ｉｎｖ＞Ｄｍｉｎ＿ｍｃのときは、Ｄａ１をマトリックスコンバータの最小相デューティＤｍｉｎ＿ｍｃに合わせるようにインバータの各デューティをシフトさせて式８に従いデューティを算出する。
【００５３】
Ｄａ１＝Ｄｍｉｎ＿ｍｃ                                式８
＝（１＋Ｖｍｉｎ＿ｍｃ＊）／２
Ｄｂ＝（Ｖｍｉｄ＿ｉｎｖ＊−Ｖｍｉｎ＿ｉｎｖ＊）／２
Ｄｃ＝（Ｖｍａｘ＿ｉｎｖ＊−Ｖｍｉｄ＿ｉｎｖ＊）／２
Ｄｄ２＝１−（Ｄａ１＋Ｄｂ＋Ｄｃ）
Ｄａ２＝Ｄｄ１＝０
図５Ｃに条件Ｂであり、Ｄｍｉｎ＿ｉｎｖ＞Ｄｍｉｎ＿ｍｃにおける、置換前電圧ベクトルと置換後電圧ベクトルのスイッチングパタンを示す。
【００５４】
条件Ｂであり、（１−Ｄｍａｘ＿ｉｎｖ）＞（１−Ｄｍａｘ＿ｍｃ）のときは、Ｄｄ２をマトリックスコンバータの零電圧ベクトル期間デューティ（１−Ｄｍａｘ＿ｍｃ）に合わせるようにインバータの各デューティをシフトさせて式９に従いデューティを算出する。
【００５５】
Ｄａ１＝１−（Ｄｂ＋Ｄｃ＋Ｄｄ２）                    式９
Ｄｂ＝（Ｖｍｉｄ＿ｉｎｖ＊−Ｖｍｉｎ＿ｉｎｖ＊）／２
Ｄｃ＝（Ｖｍａｘ＿ｉｎｖ＊−Ｖｍｉｄ＿ｉｎｖ＊）／２
Ｄｄ２＝１−Ｄｍａｘ＿ｍｃ
＝（１−Ｖｍａｘ＿ｍｃ）／２
Ｄａ２＝Ｄｄ１＝０
図５Ｄに条件Ｂであり、（１−Ｄｍａｘ＿ｉｎｖ）＞（１−Ｄｍａｘ＿ｍｃ）における、置換前電圧ベクトルと置換後電圧ベクトルのスイッチングパタンを示す。
なお、図６のＢではマトリックスコンバータ３の零電圧ベクトル期間に合わせてインバータ２のスイッチングパタンをシフトさせて決めているが、逆にインバータ２の零電圧ベクトル期間に合わせてマトリクスコンバータのスイッチングパタンをシフトさせることもできる。
【００５６】
一例として図４のＡ、Ｂの０≦θ２≦π／３の期間のデューティ決定方法について説明する。各ベクトルのデューティＤｎは、制御周期をＴｃ、ベクトルＶｎの出力時間Ｔｎにより式１０で示すことができる（ただし、ｎ＝０〜７）。
【００５７】
Ｄｎ＝Ｔｎ／Ｔｃ                                    式１０
そして、置換前の０≦θ２≦π／３の期間のデューティＤ０〜Ｄ７は式１１で示すことができる（図６のＡの置換前電圧ベクトルのＶ０、Ｖ４、Ｖ６、Ｖ７とスイッチングパタンＱ１、Ｑ２、Ｑ３を参照）。
【００５８】
Ｄ７＝（１＋Ｖｗ＊）／２                            式１１
Ｄ６＝（Ｖｖ＊−Ｖｗ＊）／２
Ｄ４＝（Ｖｕ＊−Ｖｖ＊）／２
Ｄ０＝（１−Ｖｕ＊）／２
次に、ｒｓｔ相の各デューティＤｍ（ｍ＝ｒ、ｓ、ｔ）は、制御周期をＴｃ、ｍ相への接続時間Ｔｍと定義すると式１２で表すことができる。
【００５９】
Ｄｍ＝Ｔｍ／Ｔｃ                                    式１２
０≦θ１≦π／３の期間における各デューティＤｒ、Ｄｓ、Ｄｔは、出力電圧指令値Ｖｒ＊、Ｖｓ＊、Ｖｔ＊を用いて式１３により示すことができる。
【００６０】
Ｄｒ＝（１＋Ｖｒ＊）／２                              式１３
Ｄｓ＝（１＋Ｖｓ＊）／２
Ｄｔ＝（１＋Ｖｔ＊）／２
よって、０≦θ２≦π／３の期間における、０≦θ１≦π／３のときのデューティは式１４で示すことができる。
【００６１】
Ｄａ１＝Ｄｔ                                          式１４
＝（１＋Ｖｔ＊）／２
Ｄａ２＝（１−（Ｄａ１＋Ｄｂ＋Ｄｃ＋Ｄｄ２））／２
＝（Ｖｒ＊−Ｖｔ＊−Ｖｕ＊＋Ｖｗ＊）／４
Ｄｂ＝Ｄ６＝（Ｖｖ＊−Ｖｗ＊）／２
Ｄｃ＝Ｄ４＝（Ｖｕ＊−Ｖｖ＊）／２
Ｄｄ１＝（１−（Ｄａ１＋Ｄｂ＋Ｄｃ＋Ｄｄ２））／２
＝（Ｖｒ＊−Ｖｔ＊−Ｖｕ＊＋Ｖｗ＊）／４
Ｄｄ２＝１−Ｄｒ＝（１−Ｖｒ＊）／２
図６のＡは通常のインバータでのスイッチングパタン一例を示し、図６のＢはマトリックスコンバータ３とインバータ２を用いた場合の電圧ベクトル置換後のスイッチングパタン（出力電圧ベクトル、デューティ）の一例を示している。
【００６２】
π／３≦θ２≦２πの期間のデューティに関しても三相電圧指令値の対称性より、上記と同じように決定できる。
【００６３】
ステップＳ４（最大・中間・最小相のゲート信号生成）では、最大・中間・最小ゲート信号生成部２４がキャリアと各デューティ（Ｄａ１〜Ｄｄ２）を比較し、最大・中間・最小相のゲート信号Ｇｍａｘ＿ｉｎｖ、Ｇｍｉｄ＿ｉｎｖ、Ｇｍｉｎ＿ｉｎｖを生成する。
【００６４】
図７のＡは条件Ａ（（１−Ｄｂ−Ｄｃ）＞（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））におけるスイッチングパタンを示す図である。まず、制御周期Ｔｃの期間においてレベル０と１の範囲で変化するキャリアとＤａ１、Ｄａ１＋Ｄａ２、Ｄａ１＋Ｄａ２＋Ｄｂ、Ｄａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１との交点を算出する。そして、制御周期Ｔｃの期間のどの時点においてレベルを変化させるかを判定し、判定結果に基づいて比較信号Ｐ１、Ｐ２、Ｐ３、Ｐ４を生成する。キャリアが右上がりのとき、比較信号Ｐ１はキャリアとＤａ１との交点でハイレベル（１）からローレベル（０）に変化させ、比較信号Ｐ２はキャリアとＤａ１＋Ｄａ２との交点でハイレベル（１）からローレベル（０）に変化させ、比較信号Ｐ３はキャリアとＤａ１＋Ｄａ２＋Ｄｂとの交点でハイレベル（１）からローレベル（０）に変化させ、比較信号Ｐ４はキャリアとＤａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１との
交点でハイレベル（１）からローレベル（０）に変化させる。キャリアが右下がりのときは、これとは逆の変化をさせる。
【００６５】
この比較結果である比較信号Ｐ１、Ｐ２、Ｐ３、Ｐ４により、すべてのスイッチングパタンの状態変化を表すことができる（図７のＢの真理値表）。入力「Ｐ１」「Ｐ２」「Ｐ３」「Ｐ４」が「０」「０」「０」「０」であるとき「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」は「０」「０」「０」となる。入力「Ｐ１」「Ｐ２」「Ｐ３」「Ｐ４」が「０」「０」「０」「１」であるとき「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」は「１」「０」「０」となる。入力「Ｐ１」「Ｐ２」「Ｐ３」「Ｐ４」が「０」「０」「１」「１」であるとき「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」は「１」「１」「０」となる。入力「Ｐ１」「Ｐ２」「Ｐ３」「Ｐ４」が「０」「１」「１」「１」であるとき「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」は「０」「１」「１」となる。入力「Ｐ１」「Ｐ２」「Ｐ３」「Ｐ４」が「１」「１」「１」「１」であるとき「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」は「１」「１」「１」となる。それ以外の「Ｐ１」「Ｐ２」「Ｐ３」「Ｐ４」はとらない。よって、この真理値表を記録部８に記録しておき、入力「Ｐ１」「Ｐ２」「Ｐ３」「Ｐ４」に基づいて「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」を求めることができる。
【００６６】
また、この図７のＢの真理値表から論理式１５を導くことができるため、式１５を利用して「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」を求めてもよい。なお、「！」は反転論理を示し、「・」は論理積を示し、「＋」は論理和を示す。
【００６７】
Ｇｍａｘ＿ｉｎｖ＝Ｐ１＋Ｐ１！・Ｐ２！・Ｐ４        式１５
Ｇｍｉｄ＿ｉｎｖ＝Ｐ３
Ｇｍｉｎ＿ｉｎｖ＝Ｐ２
なお、条件Ｂ（（１−Ｄｂ−Ｄｃ）≦（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））のときは、Ｐ２＝Ｐ１となるので式１５で示すことができる。
【００６８】
ステップＳ５（ＵＶＷ相ゲート信号生成）では、ＵＶＷ相ゲート信号生成部２５が、最大・中間・最小相のゲート信号Ｇｍａｘ＿ｉｎｖ、Ｇｍｉｄ＿ｉｎｖ、Ｇｍｉｎ＿ｉｎｖと出力電圧指令値の大小関係であるｍｏｄｅ＿ｉｎｖ信号を用いて、各相のゲート信号Ｇｕ、Ｇｖ、Ｇｗを生成する。例えば、図８に示すテーブルを記録部８に記録して、そのテーブルに基づいて各相のゲート信号Ｇｕ、Ｇｖ、Ｇｗを生成する。「ｍｏｄｅ＿ｉｎｖ」が「１」であれば「Ｇｕ」「Ｇｖ」「Ｇｗ」は「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」を選択する。「ｍｏｄｅ＿ｉｎｖ」が「２」であれば「Ｇｕ」「Ｇｖ」「Ｇｗ」は「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」を選択する。「ｍｏｄｅ＿ｉｎｖ」が「３」であれば「Ｇｕ」「Ｇｖ」「Ｇｗ」は「Ｇｍｉｎ＿ｉｎｖ」「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」を選択する。「ｍｏｄｅ＿ｉｎｖ」が「４」であれば「Ｇｕ」「Ｇｖ」「Ｇｗ」は「Ｇｍｉｎ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍａｘ＿ｉｎｖ」を選択する。「ｍｏｄｅ＿ｉｎｖ」が「５」であれば「Ｇｕ」「Ｇｖ」「Ｇｗ」は「Ｇｍｉｄ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」「Ｇｍａｘ＿ｉｎｖ」を選択する。「ｍｏｄｅ」が「６」であれば「Ｇｕ」「Ｇｖ」「Ｇｗ」は「Ｇｍａｘ＿ｉｎｖ」「Ｇｍｉｎ＿ｉｎｖ」「Ｇｍｉｄ＿ｉｎｖ」を選択する。
【００６９】
その後、ゲート信号Ｇｕ、Ｇｖ、Ｇｗはスイッチング素子Ｑ１〜Ｑ３に供給され、ゲート信号Ｇｕ、Ｇｖ、Ｇｗの反転出力はスイッチング素子Ｑ４〜Ｑ６に供給される。
上記のように制御処理することで、マトリックスコンバータ３とインバータ２を併用し
た場合でも、インバータ２の出力電圧ベクトルに制限がなく、制御周期Ｔｃの期間においてスイッチング回数を３〜５回にすることができる（図７のＡに示したＧｍａｘ、Ｇｍｉｄ、Ｇｍｉｎの○を参照）。従来ではスイッチング回数が１１回であるが、本例ではスイッチング回数を３〜５回に減少させることができる。
（マトリックスコンバータ制御系）
マトリックスコンバータ３は、インバータ２のＵＶＷ相の出力電圧ＶＰまたはＶＮを、ｒｓｔ相の出力電圧指令値に合わせて、スイッチを切り替えながら選択印加する。また、マトリックスコンバータ３は、インバータ２より出力されるモータＭＧ２側の電圧を基準として、モータＭＧ１側に要求されている電圧値を、各スイッチを制御してモータＭＧ１に供給する。
（構成）
マトリックスコンバータ制御系は、ＭＣ最大・中間・最小デューティ算出部２７、ＭＣ：ｒｓｔ相−ＩＮＶ：最大・中間・最小ゲート信号生成部２８、ＭＣゲート信号生成部２９、転流パタン付加部３０、ＭＣ１８ゲート信号生成部３１を有している。
【００７０】
ＭＣ最大・中間・最小デューティ算出部２７は、Ｖｍａｘ＿ｍｃ＊、Ｖｍｉｄ＿ｍｃ＊、Ｖｍｉｎ＿ｍｃ＊に基づいて最大・中間・最小相のデューティＤｍａｘ＿ｍｃ、Ｄｍｉｄ＿ｍｃ、Ｄｍｉｎ＿ｍｃを算出する。
【００７１】
ＭＣ：ｒｓｔ相−ＩＮＶ：最大・中間・最小ゲート信号生成部２８は、キャリアとｒｓｔ相のデューティＤｍａｘ＿ｍｃ、Ｄｍｉｄ＿ｍｃ、Ｄｍｉｎ＿ｍｃとインバータ制御系で算出したデューティＤａ１〜Ｄｄ２を比較して、比較結果に基づいてゲート信号Ｇｍａｘ１〜Ｇｍａｘ３、Ｇｍｉｄ１〜Ｇｍｉｄ３、Ｇｍｉｎ１〜Ｇｍｉｎ３を算出する。次に、ゲート信号Ｇｍａｘ１〜Ｇｍａｘ３、Ｇｍｉｄ１〜Ｇｍｉｄ３、Ｇｍｉｎ１〜Ｇｍｉｎ３とｍｏｄｅ＿ｍｃ信号に基づいて、ゲート信号Ｇｒ１〜Ｇｒ３、Ｇｓ１〜Ｇｓ３、Ｇｔ１〜Ｇｔ３を算出する。
【００７２】
ＭＣゲート信号生成部２９は、インバータ制御系で算出したＵＶＷ相大小関係を示したｍｏｄｅ＿ｉｎｖ信号を用いて、ゲート信号Ｇｒ１〜Ｇｒ３、Ｇｓ１〜Ｇｓ３、Ｇｔ１〜Ｇｔ３をＵＶＷ相に振り分ける。
【００７３】
転流パタン付加部３０は、マトリックスコンバータ３の電源短絡の防止と電流不連続の防止が必要であるため、転流パタンを付加する。
ＭＣ１８ゲート信号生成部３１は、転流パタンの付加したゲート信号Ｇｒｕ〜Ｇｒｗ、Ｇｓｕ〜Ｇｓｗ、Ｇｔｕ〜Ｇｔｗに基づいてゲート信号ＧｒｕＰ〜ＧｔｗＮを生成する。（マトリックスコンバータ制御系の動作説明）
インバータ２の出力電圧状態に合わせたマトリックスコンバータ３の制御法を示す。マトリックスコンバータ３は、モータＭＧ２側のＵＶＷ相に出力されたＶＰ、ＶＮの電圧を選択し、モータＭＧ１側の一相へ接続する。つまり、モータＭＧ１側の一相から見たマトリックスコンバータ３の出力電圧は、ＶＰまたはＶＮとなり、インバータ２の出力電圧と同じになる。
【００７４】
図９にマトリックスコンバータの制御フローを示す。
ステップＳ１１（ＭＣ最大・中間・最小デューティ算出）では、ＭＣ最大・中間・最小デューティ算出部２７がマトリックスコンバータ３の各デューティを決定する。
【００７５】
マトリックスコンバータ３のスイッチングは式４と図１０に示す条件を満たせば出力電圧は指令値通りに制御ができる。つまり、ｍａｘ、ｍｉｄ、ｍｉｎ相の出力電圧を満足させるためには、図１０の各デューティを満たすようにマトリックスコンバータ３のスイッチを選択すればよい。接続関係に自由度がある場合は、制御周期間の状態変化の回数が最
小となるようにマトリックスコンバータ３のスイッチを選択する。ここで、自由度とは選択できるスイッチの組み合わせの自由度を示す。
【００７６】
なお、インバータ２の制御周期とマトリックスコンバータ３の制御周期が等しいと仮定する。マトリックスコンバータ３の入力電圧（インバータ２の出力電圧）の状態は、ゲート信号Ｇｍａｘ＿ｉｎｖ、Ｇｍｉｄ＿ｉｎｖ、Ｇｍｉｎ＿ｉｎｖを用いれば、モータＭＧ２の位相角θ２に関係なく、図１１のようにｍａｘ、ｍｉｄ、ｍｉｎの各相にＶＰ、ＶＮを出力するマトリックスコンバータ３のスイッチの組合せを示すことができる。例えば、図１１のＤａ２期間中に、ｍａｘ相にＶＰを出力したいときは、ｍａｘ相とマトリックスコンバータ３の入力側の中間・最小相のスイッチＳ２、Ｓ３のいずれかに接続し、ＶＮを出力したい時は最小相のスイッチＳ１を接続すればよいことが分かる。
【００７７】
ステップＳ１２ａ、ステップＳ１２ｂ（ｒｓｔ相と最大・中間・最小相のゲート信号算出）では、ＭＣ：ｒｓｔ相−ＩＮＶ：最大・中間・最小ゲート信号生成部２８が各ゲート信号を生成する。
【００７８】
ステップＳ１２ａでは、マトリックスコンバータ３の各ゲート信号Ｇｘ１〜Ｇｘ３は、図１２Ａ、１２Ｃに示すようにキャリアとインバータ２のデューティＤａ１〜Ｄｄ２およびマトリックスコンバータ３のデューティＤｘ＿ｍｃを比較した信号Ｐ１〜Ｐ４、Ｐｘを用いて図１２Ｂ、１２Ｄに示す真理値表を表せる。ｘはｍａｘ、ｍｉｄ、ｍｉｎである。
【００７９】
図１２Ａは条件Ａの場合のスイッチングパタンを示しており、図１２Ｂ（真理値表）は入力Ｐ１〜Ｐ４、Ｐｘのときのゲート信号Ｇｘ１〜Ｇｘ３のレベルを示している。図１２Ｃは条件Ｂの場合のスイッチングパタンを示しており、図１２Ｄ（真理値表）は入力Ｐ１〜Ｐ４、Ｐｘのときのゲート信号Ｇｘ１〜Ｇｘ３のレベルを示している。
【００８０】
次に、上記図１２Ｂに示す真理値表（条件Ａ）と図１２Ｄに示す真理値（条件Ｂ）に基づいて、カルノー図などを用いることにより論理式を作成すると、式１６〜式２４に示すようにゲート信号Ｇｘ１〜Ｇｘ３を簡単な式で示すことができる。
【００８１】
条件Ａ（（１−Ｄｂ−Ｄｃ）＞（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））であり、Ｄｘ＿ｍｃ＝Ｄａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１のとき、式１６によりゲート信号Ｇｘ１〜Ｇｘ３を算出することができる。
【００８２】
Ｇｘ１＝Ｐ３！                                      式１６
Ｇｘ２＝Ｐ３
Ｇｘ３＝０
条件Ａ（（１−Ｄｂ−Ｄｃ）＞（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））であり、Ｄａ１＋Ｄａ２＋Ｄｂ＜Ｄｘ＿ｍｃ＜Ｄａ１＋Ｄａ２＋Ｄｂ＋Ｄｃ＋Ｄｄ１のとき、式１７によりゲート信号Ｇｘ１〜Ｇｘ３を算出することができる。
【００８３】
Ｇｘ１＝Ｐ３！・Ｐｘ＿ｍｃ                          式１７
Ｇｘ２＝Ｐ３＋Ｐｘ＿ｍｃ！
Ｇｘ３＝０
条件Ａ（（１−Ｄｂ−Ｄｃ）＞（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））であり、Ｄ
ａ１＋Ｄａ２＜Ｄｘ＿ｍｃ＜Ｄａ１＋Ｄａ２＋Ｄｂのとき、式１８によりゲート信号Ｇｘ１〜Ｇｘ３を算出することができる。
【００８４】
Ｇｘ１＝０                                          式１８
Ｇｘ２＝Ｐｘ＿ｍｃ
Ｇｘ３＝Ｐｘ＿ｍｃ！
条件Ａ（（１−Ｄｂ−Ｄｃ）＞（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））であり、Ｄａ１＜Ｄｘ＿ｍｃ＜Ｄａ１＋Ｄａ２のとき、式１９によりゲート信号Ｇｘ１〜Ｇｘ３を算出することができる。
【００８５】
Ｇｘ１＝Ｐ２・Ｐｘ＿ｍｃ！                          式１９
Ｇｘ２＝Ｐｘ＿ｍｃ
Ｇｘ３＝Ｐ２！
条件Ａ（（１−Ｄｂ−Ｄｃ）＞（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））であり、Ｄｘ＿ｍｃ＝Ｄａ１のとき、式２０によりゲート信号Ｇｘ１〜Ｇｘ３を算出することができる。
【００８６】
Ｇｘ１＝Ｐ２                                        式２０
Ｇｘ２＝０
Ｇｘ３＝Ｐ２！
条件Ｂ（（１−Ｄｂ−Ｄｃ）≦（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））であり、Ｄｘ＿ｍｃ＝Ｄａ１＋Ｄｂ＋Ｄｃのとき、式２１によりゲート信号Ｇｘ１〜Ｇｘ３を算出することができる。
【００８７】
Ｇｘ１＝１                                          式２１
Ｇｘ２＝０
Ｇｘ３＝０
条件Ｂ（（１−Ｄｂ−Ｄｃ）≦（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））であり、Ｄａ１＋Ｄｂ＜Ｄｘ＿ｍｃ＜Ｄａ１＋Ｄｂ＋Ｄｃのとき、式２２によりゲート信号Ｇｘ１〜Ｇｘ３を算出することができる。
【００８８】
Ｇｘ１＝Ｐｘ＿ｍｃ                                  式２２
Ｇｘ２＝Ｐｘ＿ｍｃ！
Ｇｘ３＝０
条件Ｂ（（１−Ｄｂ−Ｄｃ）≦（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））であり、Ｄａ１＜Ｄｘ＿ｍｃ＜Ｄａ１＋Ｄｂのとき、式２３によりゲート信号Ｇｘ１〜Ｇｘ３を算出することができる。
【００８９】
Ｇｘ１＝０                                          式２３
Ｇｘ２＝Ｐｘ＿ｍｃ
Ｇｘ３＝Ｐｘ＿ｍｃ！
条件Ｂ（（１−Ｄｂ−Ｄｃ）≦（１−Ｄｍａｘ＿ｍｃ＋Ｄｍｉｎ＿ｍｃ））であり、Ｄｘ＿ｍｃ＝Ｄａ１のとき、式２４によりゲート信号Ｇｘ１〜Ｇｘ３を算出することができる。
【００９０】
Ｇｘ１＝０                                          式２４
Ｇｘ２＝０
Ｇｘ３＝１
上記のスイッチングパタンを示す論理式１６〜式２４の生成方法は、全デューティに対応できる。
【００９１】
ステップＳ１２ｂでは、ｍｏｄｅ＿ｍｃ信号よりマトリックスコンバータ３の各ゲート信号を生成する。ｒｓｔ相大小関係を示したｍｏｄｅ＿ｍｃ信号を用いて、式１６〜式２４のゲート信号をｒｓｔ相へと振り分ける。例えば、ｒｓｔ相への振り分けはテーブルなどを用いて行う。
【００９２】
ステップＳ１３（ＭＣゲート信号生成）では、ＭＣゲート信号生成部２９がｍｏｄｅ＿ｉｎｖ信号に基づいて、ゲート信号Ｇｒ１〜Ｇｒ３、Ｇｓ１〜Ｇｓ３、Ｇｔ１〜Ｇｔ３をＵＶＷ相へと振り分けてゲート信号Ｇｒｕ〜Ｇｔｗを生成する。例えば、ｍｏｄｅ＿ｉｎｖ信号と図１３に示す記録部８に記録されているテーブルを参照してゲート信号Ｇｍ１〜Ｇｍ３（ｍ＝ｒ、ｓ、ｔ）をＵＶＷ相へと振り分ける。なお、図１３の各ゲート信号の添え字(１、２、３)はインバータ２の出力電圧指令値の最大相、中間相、最小相を示している。Ｇｒ１であればｒ相とインバータ２の出力電圧指令値の最大相とのゲート信号を示す。
【００９３】
ステップＳ１４（転流パタン付加）では、マトリックスコンバータ３の電源短絡と電流不連続を防止する転流パタンを付加する。ここでは、モータＭＧ１の電流情報に基づいて転流パタンを付加する。
【００９４】
ステップＳ１５（ＭＣ１８ゲート信号生成）では、ＭＣ１８ゲート信号生成部３１がマトリックスコンバータ３を制御する全１８ゲートのゲート信号ＧｒｕＰ〜ＧｔｗＮ（図１に示す）を生成する。例えばＳｒｕがオンのときＧｒｕＰ、ＧｒｕＮをともにオン、ＳｒｕがオフのときＧｒｕＰ、ＧｒｕＮをともにオフになる。ただし、転流パタンを付加しているため、ＧｒｕＰとＧｒｕＮがオン、オフするタイミングは転流で定義される時間だけ異なる。
【００９５】
上記のようにマトリックスコンバータ３とインバータ２を制御処理することで、マトリックスコンバータ３とインバータ２を併用した場合でも、マトリックスコンバータ３のスイッチング回数を１〜４回にすることができる。
【００９６】
また、コンデンサ流入電流を低減するために、零電圧ベクトルをモータＭＧ１側出力電圧に影響を与えない範囲で実現することができる。
従来はインバータ２が零電圧ベクトルを出力しないため、常にコンデンサ流入電流があり、リプル電流が大きくなるが、本発明では零電圧ベクトルを有効利用するためインバータ側からのコンデンサ流入電流を低減でき、コンデンサの容量低減ができるとともに、低コスト化・小型化ができる。
【００９７】
なお、インバータのスイッチング損失の低減は、１制御周期間のスイッチング回数が１１回必要であったのに対して、本発明では５回でよいため、従来法に比べてインバータ２のスイッチング損失が５／１１に低減できるため、ＩＧＢＴなどの半導体の低コスト・小型化ができる。また、インバータの出力電圧ベクトルに制限がなくなる。
【００９８】
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【符号の説明】
【００９９】
１  電力変換器、
２  インバータ、
３  マトリックスコンバータ、
４  昇圧コンバータ、
５  バッテリ、
６ａ、６ｂ、６ｃ、６ｄ  電流センサ、
７ａ、７ｂ  磁極位置センサ、
８  記録部、
９  制御部、
２１  出力電圧指令値算出部、
２２  出力電圧指令値大小関係算出部、
２３  デューティ算出部、
２４  最大・中間・最小ゲート信号生成部、
２５  ＵＶＷ相ゲート信号生成部、
２７  ＭＣ最大・中間・最小デューティ算出部、
２８  ＭＣ：ｒｓｔ相−ＩＮＶ：最大・中間・最小ゲート信号生成部、
２９  ＭＣゲート信号生成部、
３０  転流パタン付加部、
３１  ＭＣ１８ゲート信号生成部、
Ｃ１、Ｃ２  コンデンサ、
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８  ダイオード、
Ｌ１  コイル
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８  スイッチング素子、
Ｓｒｕ、Ｓｒｖ、Ｓｒｗ、Ｓｓｕ、Ｓｓｖ、Ｓｓｗ、Ｓｔｕ、Ｓｔｖ、Ｓｔｗ  スイッチング素子、
ＭＧ１、ＭＧ２  モータ、
【図１】
2010273487.tif 000003
【図２】
2010273487.tif 000004
【図３】
2010273487.tif 000005
【図４】
2010273487.tif 000006
【図５Ａ】
2010273487.tif 000007
【図５Ｂ】
2010273487.tif 000008
【図５Ｃ】
2010273487.tif 000009
【図５Ｄ】
2010273487.tif 000010
【図６】
2010273487.tif 000011
【図７】
2010273487.tif 000012
【図８】
2010273487.tif 000013
【図９】
2010273487.tif 000014
【図１０】
2010273487.tif 000015
【図１１】
2010273487.tif 000016
【図１２Ａ】
2010273487.tif 000017
【図１２Ｂ】
2010273487.tif 000018
【図１２Ｃ】
2010273487.tif 000019
【図１２Ｄ】
2010273487.tif 000020
【図１３】
2010273487.tif 000021