(57)【要約】【課題】ＡＬＰＧが生成したパターンデータに転送エラーが生じたときに、異常が生じた箇所を特定することにより、メンテナンス性を向上させることを目的とする。【解決手段】ＤＵＴ１を試験するパターンデータを生成するＡＬＰＧ２とパターンデータをＤＵＴ１に印加する複数のＰＥ３とを備える半導体試験装置であって、ＡＬＰＧ２に備えられ、ＰＥ３にパターンデータを分配するピンセレクタ２１から出力される各パターンデータをそれぞれ記憶するＡＬＰＧ用ログメモリ２３と、ＰＥ３ごとに備えられ、ＤＵＴ１に入力されるパターンデータを記憶するＰＥ用ログメモリ１２と、ＡＬＰＧ用ログメモリ２１に記憶されたパターンデータとＰＥ用ログメモリ１２に記憶されたパターンデータとを比較して、ピンセレクタ２１とＰＥ３との間に異常が発生しているか否かを検出する異常部位検出部３２と、を備えている。【選択図】  図１
2010286242.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験するパターンデータを生成するパターンデータ生成部と前記パターンデータを前記被試験デバイスに印加する複数の試験部とを備える半導体試験装置であって、
前記パターンデータ生成部に備えられ、前記試験部に前記パターンデータを分配するパターン分配部から出力される各パターンデータをそれぞれ記憶する第１のログメモリと、
前記試験部ごとに備えられ、前記被試験デバイスに入力されるパターンデータを記憶する第２のログメモリと、
前記第１のログメモリに記憶されたパターンデータと前記第２のログメモリに記憶されたパターンデータとを比較して、前記パターン分配部と前記試験部との間に異常が発生しているか否かを検出する異常部位検出部と、
を備えたことを特徴とする半導体試験装置。
【請求項２】
前記パターンデータ生成部から出力されるパターンデータを期待値として記憶する期待値記憶部を備え、
前記異常部位検出部は、前記期待値記憶部に記憶されているパターンデータの期待値と前記第１のログメモリに記憶されているパターンデータとを比較して、前記パターン分配部に異常が発生しているか否かを検出すること
を特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記第１のログメモリに対して前記異常が発生しているか否かを検出するための診断用データを記憶させ、前記パターン分配部の出力側に前記診断用データを入力させる制御を行うライトアクセス制御部をさらに備えたこと
を特徴とする請求項１記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリやＩＣ、ＬＳＩ等の被試験デバイスの試験を行う半導体試験装置に関するものである。
【背景技術】
【０００２】
メモリやＩＣ、ＬＳＩ等の被試験デバイス（半導体デバイス）の試験を行う半導体試験装置、特にＡＬＰＧ（アルゴリズミック・パターン・ジェネレータ）およびＰＥ（ピンエレクトロニクスカード）を備えた半導体試験装置が従来から用いられている。図３に従来の半導体試験装置の概略構成を示す。この半導体試験装置は、ＤＵＴ１０１とＰＥ１０２とＡＬＰＧ１０３とを備えて概略構成している。ＤＵＴ１０１はメモリやＩＣ、ＬＳＩ等の被試験デバイスであり、多数のピンを有して構成している。
【０００３】
ＰＥ１０２は試験部として機能するピンエレクトロニクスカードであり、複数枚のＰＥ１０２（ＰＥ１０２―１〜１０２−３）が装着されている。各ＰＥ１０２はＤＵＴ１０１の各ピンに対して接続されており、複数ピンに対して同時にパターンデータを印加することが可能になっている。つまり、複数チャネルからパターンデータを印加しており、図３の例では３チャネルからパターンデータを印加している。ＤＵＴ１０１からは出力データが出力され、ＰＥ１０２はその出力データに基づいて良否判定（パスフェイル判定）を行う。
【０００４】
各ＰＥ１０２は印加部１１１とログメモリ１１２とを備えている。印加部１１１はＤＵＴ１０１に対してパターンデータを印加するドライバである。ログメモリ１１２は印加部１１１から出力されるパターンデータを順次記憶する記憶手段である。
【０００５】
ＡＬＰＧ１０３はアルゴリズミック・パターン・ジェネレータであり、パターンデータの生成を行うパターンデータ生成部になる。図３に示すように、ＡＬＰＧ１０３はピンセレクタ１２１と複数の出力部１２２（１２２−１〜１２２−３）とを備えている。ＡＬＰＧ１０３はパターンデータを生成し、当該パターンデータがピンセレクタ１２１に入力される。ピンセレクタ１２１はパターンデータをチャネルごと（ＤＵＴ１０１のピンごと）に分配するためのパターン分配部として機能する。このピンセレクタ１２１により分配されたパターンデータはチャネルごとにＤＵＴ１０１に向けて出力される。
【０００６】
ピンセレクタ１２１により分配されたパターンデータは出力部１２２によりそれぞれＰＥ１０２に対して出力される。出力部１２２はチャネルごとに設けたドライバである。ＡＬＰＧ１０３とＰＥ１０２との間はピンごとに設けた３本の信号経路により接続され、これら各信号経路によりパターンデータが転送される。各信号経路はそれぞれが信号線になっており、ケーブルに纏められている。
【０００７】
以上の構成において、ログメモリ１１２はパターンデータの転送エラーを検出するために設けている。ＡＬＰＧ１０３が生成したパターンデータは正常にＤＵＴ１０１に印加されなくてはならず、途中の経路で異常が発生した場合にはＤＵＴ１０１の試験を正確に行うことができない。つまり、転送エラーとなる。このため、ログメモリ１１２を設けて、転送エラーが生じているか否かを検出している。ログメモリ１１２にはＤＵＴ１０１に印加されるパターンデータが順次記憶されるため、ＡＬＰＧ１０３が生成したパターンデータとログメモリ１１２が記憶しているパターンデータとを比較することにより、転送エラーが生じているか否かを検出できる。
【０００８】
そして、ＤＵＴ１０１に対して複数チャネルから試験を行っていることから、各チャネルについて転送エラーの有無を検出すべく、ログメモリ１１２はＰＥ１０２ごとに設けている。ＡＬＰＧ１０３から各チャネルに出力されるパターンデータと各ＰＥ１０２のログメモリ１１２に記憶されているパターンデータとを比較することにより、チャネルごとに転送エラーを検出している。
【０００９】
つまり、前記の技術によれば、実際に転送されたパターンデータを記憶しておき、この記憶されたパターンデータに基づいて転送が正常に行われているか否かを認識している。この種の技術としては、例えば特許文献１に開示されている技術がある。この技術では、ＤＭＡ転送において、データバッファを介してデータ転送を行い、データバッファに記憶されたデータと主記憶装置に記憶されたデータとを比較することにより、不正データ転送を検出している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平５−８９０３０公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、図３に示すようにログメモリ１１２を設けることにより、このメモリに記憶されたパターンデータを参照して転送の成否を検出できる。ただし、検出されるのはあくまでも転送エラーを生じているか否かであり、何れの部位に異常が生じているかの特定を行っていない。
【００１２】
図３に示すように、ＡＬＰＧ１０３からＤＵＴ１０１までの間には複数の回路および信号線が設けられている。このうち、特にピンセレクタ１２１と各信号経路とに異常が発生した場合には復旧の態様が異なる。ピンセレクタ１２１はチャネルごとに設けたＩＣを搭載した基板であり、当該ＩＣに故障等の異常が発生した場合には、対象となるＩＣ（異常を生じたチャネルに対応したＩＣ）を交換して復旧を行う。また、各信号経路はケーブルに内包された信号線であり、断線等の異常が生じた信号線を交換して復旧を行う。このように、復旧の態様は異常を発生した部位によって大きく異なる。
【００１３】
従来技術の場合は、ＰＥ１０２の内部に設けたログメモリ１１２を参照して転送エラーを検出しているが、それがピンセレクタ１２１の異常なのか、或いは各信号経路の異常なのかの特定作業は行っていない。このため、異常を検出した後に別途異常発生部位の特定を行わなければならない。この作業はメンテナンス性を低下させる要因となる。
【００１４】
特に、近年ではＤＵＴ１０１は多ピン化の傾向にあり、これに伴いチャネル数も増加している傾向にある。そうすると、回路規模或いはケーブル内の信号線の本数が極めて複雑且つ大規模になり、何れの部位に異常が発生しているのかを特定することが困難になる。これにより、メンテナンス性が大幅に低下する。
【００１５】
そこで、本発明は、ＡＬＰＧが生成したパターンデータに転送エラーが生じたときに、異常が生じた箇所を特定することにより、メンテナンス性を向上させることを目的とする。
【課題を解決するための手段】
【００１６】
以上の課題を解決するため、本発明の請求項１の半導体試験装置は、被試験デバイスを試験するパターンデータを生成するパターンデータ生成部と前記パターンデータを前記被試験デバイスに印加する複数の試験部とを備える半導体試験装置であって、前記パターンデータ生成部に備えられ、前記試験部に前記パターンデータを分配するパターン分配部から出力される各パターンデータをそれぞれ記憶する第１のログメモリと、前記試験部ごとに備えられ、前記被試験デバイスに入力されるパターンデータを記憶する第２のログメモリと、前記第１のログメモリに記憶されたパターンデータと前記第２のログメモリに記憶されたパターンデータとを比較して、前記パターン分配部と前記試験部との間に異常が発生しているか否かを検出する異常部位検出部と、を備えたことを特徴とする。
【００１７】
この半導体試験装置によれば、パターンデータ生成部と試験部との両者にログメモリを設けており、２つのログメモリに記憶されているパターンデータの比較を行っている。パターン分配部から出力されるパターンデータと試験部に入力されるパターンデータとを比較して異常を検出しているため、パターン分配部とＰＥとの間に対象を絞って異常が発生しているかを認識できるようになる。
【００１８】
本発明の請求項２の半導体試験装置は、請求項１記載の半導体試験装置であって、前記パターンデータ生成部から出力されるパターンデータを期待値として記憶する期待値記憶部を備え、前記異常部位検出部は、前記期待値記憶部に記憶されているパターンデータの期待値と前記第１のログメモリに記憶されているパターンデータとを比較して、前記パターン分配部に異常が発生しているか否かを検出することを特徴とする。
【００１９】
この半導体試験装置によれば、期待値記憶部に記憶されたパターンデータの期待値と第１のログメモリに記憶されたパターンデータとを比較して、パターン分配部に異常が生じているかを検出している。パターン分配部にはパターンデータの期待値が入力され、第１のログメモリはパターン分配部から出力されたパターンデータを記憶しているため、期待値記憶部のパターンデータの期待値と第１のログメモリのパターンデータとを比較することにより、パターン分配部に対象を絞って異常を検出できるようになる。
【００２０】
本発明の請求項３の半導体試験装置は、請求項１記載の半導体試験装置であって、前記第１のログメモリに対して前記異常が発生しているか否かを検出するための診断用データを記憶させ、前記パターン分配部の出力側に前記診断用データを入力させる制御を行うライトアクセス制御部をさらに備えたことを特徴とする。
【００２１】
この半導体試験装置によれば、第１のログメモリに診断用データを記憶させ、この診断用データをパターン分配部の出力側に出力するように制御している。これにより、パターンデータ生成部によりパターンデータを生成する作業を省略でき、専用の診断用データによりパターンデータ生成部と試験部とを接続する信号経路に異常が生じているか否かを検出できるようになる。
【発明の効果】
【００２２】
本発明は、第１のログメモリと第２のログメモリとの２つのログメモリに記憶されているパターンデータを比較していることから、パターンデータ生成部と試験部との間に対象を絞って異常の検出を行うことができる。また、パターンデータの期待値と第１のログメモリのパターンデータとを比較していることから、パターン分配部に対象を絞って異常の検出を行うこともできるようになる。
【図面の簡単な説明】
【００２３】
【図１】本発明の半導体試験装置の概略構成を説明する図である。
【図２】変形例の半導体試験装置の概略構成を説明する図である。
【図３】従来の半導体試験装置の概略構成を説明する図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明の実施形態について説明する。図１において、本発明の半導体試験装置は、ＤＵＴ１とＰＥ２とＡＬＰＧ３とＰＣ４とを備えて概略構成している。ＤＵＴ１はメモリやＩＣ、ＬＳＩ等の被試験デバイス（半導体デバイス）であり、複数のピンを備えている。
【００２５】
ＰＥ２はＤＵＴ１に対してパターンデータを印加して試験を行う試験部であり、複数枚のＰＥ２を備えている。図１の例では３枚のＰＥ２（ＰＥ２−１〜２−３）を装着しており、従って同時に３チャネルからパターンデータをＤＵＴ１に印加して試験を行うことができる。勿論、チャネル数は任意に設定することができ、特にＤＵＴ１の多ピン化に伴い、より多くのチャネル数が設定される。
【００２６】
各ＰＥ２は印加部１１とＰＥ用ログメモリ１２とを備えている。印加部１１はパターンデータを印加するためのドライバである。ＰＥ用ログメモリ１２は印加部１１からＤＵＴ１に印加するパターンデータを入力して順次記憶する記憶手段である。このために、印加部１１からの信号経路は２つに分岐しており、１つはＤＵＴ１のピンに入力され、もう１つはＰＥ用ログメモリ１２に入力される。印加部１１とＰＥ用ログメモリ１２とは各ＰＥ２にそれぞれ備えられており、これらを印加部１１−１〜１１−３とＰＥ用ログメモリ１２−１〜１２−３とする。なお、図１では、印加部１１−２および１１−３、またＰＥ用ログメモリ１２−２および１２−３は図示をしていない。
【００２７】
ＡＬＰＧ（アルゴリズミック・パターン・ジェネレータ）３はＤＵＴ１の試験を行うためのパターンデータを生成するパターンデータ生成部である。このＡＬＰＧ３はピンセレクタ２１と出力部２２とＡＬＰＧ用ログメモリ２３とを備えて概略構成している。ＡＬＰＧ３はパターンデータを生成しており、生成されたパターンデータがピンセレクタ２１に入力される。
【００２８】
ピンセレクタ２１はパターンデータを各チャネルに分配するためのパターン分配部である。このピンセレクタ２１にはパターンデータを分配するためのＩＣをチャネルごとに搭載している。つまり、入力したパターンデータをチャネルごとに分配するためにチャネル数分のＩＣ（ここでは、３つのＩＣ）を搭載している。出力部２２は分配されたパターンデータをそれぞれのＰＥ２に出力するドライバである。出力部２２はチャネル数分だけ設けられており、出力部２２−１〜２２−３の３つから構成されている。
【００２９】
ＡＬＰＧ３とＰＥ２との間は信号経路Ｌ１〜Ｌ３により接続されている。信号経路Ｌ１〜Ｌ３はそれぞれ出力部２２−１〜２３−３から出力されたパターンデータを転送する経路（信号線）になっており、ケーブルにより纏められている。
【００３０】
ＡＬＰＧ用ログメモリ２３は各出力部２２から出力されるパターンデータを順次記憶する記憶手段である。ＡＬＰＧ用ログメモリ２３はＰＥ２のチャネルごとに設けられており、ここでは３つが備えられている。ＡＬＰＧ用ログメモリ２３−１はＰＥ２−１に出力されるパターンデータを、ＡＬＰＧ用ログメモリ２３−２はＰＥ２−２に出力されるパターンデータを、ＡＬＰＧ用ログメモリ２３−３はＰＥ２−３に出力されるパターンデータを記憶している。
【００３１】
図１に示すように、ＡＬＰＧ３にＡＬＰＧ用ログメモリ２３を設けており、またＰＥ３にＰＥ用ログメモリ１２を設けていることから、それぞれにログメモリが設けられることになる。これらのうちＡＬＰＧ用ログメモリ２３を第１のログメモリとし、ＰＥ用ログメモリ１２を第２のログメモリとする。これらＡＬＰＧ用ログメモリ２３（第１のログメモリ）およびＰＥ用ログメモリ１２（第２のログメモリ）は両者ともチャネル数分だけ設けられており、つまりそれぞれ３つのログメモリを有して構成される。なお、ＡＬＰＧ用ログメモリ２３とＰＥ用ログメモリ１２とをそれぞれ１つのメモリとして構成し、このメモリの記憶領域をチャネル数分に分割するようにしてもよい。
【００３２】
ＰＣ４は期待値記憶部３１と異常部位検出部３２とを備えるコンピュータである。期待値記憶部３１は理想的なパターンデータの値（期待値）を記憶している。この期待値はＡＬＰＧ３が発生するパターンデータになり、正常なパターンデータの値を示している。
【００３３】
異常部位検出部３２はＡＬＰＧ用ログメモリ２３−１〜２３−３に記憶されているパターンデータとＰＥ用ログメモリ１２−１〜１２−３に記憶されているパターンデータと期待値記憶部３１に記憶されている期待値とを入力している。そして、入力した各パターンデータに基づいて、対象を絞って異常の検出を行う。
【００３４】
ＰＣ４にはテストプログラムが記憶されており、ＡＬＰＧ３がＰＣ４からテストプログラムを読み出して実行することによりパターンデータが生成される。このテストプログラムはＡＬＰＧ３がパターンデータを生成するためのプログラムであり、ユーザが任意に設定を行うものである。そして、テストプログラムは期待値が得られるように作成されたプログラムであり、期待値は既知の値として期待値記憶部３１に記憶される。例えば、テストプログラムが最初のデータに対してインクリメントを行うようなプログラムの場合には、期待値は最初のデータに対して「１」を順次加算することにより得られる。
【００３５】
以上の構成における動作について説明する。ＡＬＰＧ３はテストプログラムに基づいてパターンデータを生成し、生成したパターンデータをピンセレクタ２１に出力する。ピンセレクタ２１はチャネルごとにパターンデータを分配して、出力部２２−１〜２２−３からパターンデータの出力を行う。このとき、信号経路Ｌ１〜Ｌ３にパターンデータが出力されると共に、ＡＬＰＧ用ログメモリ２３−１〜２３−３にもパターンデータが順次記憶される。
【００３６】
信号経路Ｌ１〜Ｌ３を経由して、パターンデータがＰＥ２に入力される。ＰＥ２の印加部１１−１〜１１−３からＤＵＴ１に対してパターンデータが印加されると共に、印加されるパターンデータがそれぞれＰＥ用ログメモリ１２−１〜１２−３に順次記憶される。
【００３７】
ＰＣ４の異常部位検出部４は、パターンデータの転送に異常が生じたか否かの転送エラーの検出を行うが、転送エラーが生じている部位を絞って検出するようにしている。まず、ピンセレクタ２１とＰＥ２との間に対象を限定して転送エラーの検出を行う場合について説明する。
【００３８】
ピンセレクタ２１とＰＥ２との間には信号経路Ｌ１〜Ｌ３が介在しており、これら信号経路Ｌ１〜Ｌ３に断線等の障害生じている場合には、転送エラーが生じる。この転送エラーを検出すべく、異常部位検出部３２はＡＬＰＧ用ログメモリ２３−１〜２３−３に記憶されているパターンデータとＰＥ用ログメモリ１２−１〜１２−３に記憶されているパターンデータとを比較して、一致しているか否かを判定する。この判定が一致しているのであれば、ピンセレクタ２１とＰＥ２との間に転送エラーは生じていないと判定される。
【００３９】
一方、不一致の場合には、転送エラーが検出される。このとき、ＡＬＰＧ用ログメモリ２３−１〜２３−３はピンセレクタ２１から出力されたデータを記憶しており、またＰＥ用ログメモリ１２−１〜１２−３は信号経路Ｌ１〜Ｌ３を転送されたパターンデータを記憶している。このため、この場合に転送エラーが検出されるということは、ピンセレクタ２１とＰＥ２との間に異常が生じていることになり、異常が生じている部位がピンセレクタ２１とＰＥ２との間であることが認識される。つまり、ピンセレクタ２１が異常を生じているか否かとは無関係に、対象を限定して転送エラーが検出される。
【００４０】
以上により、ＡＬＰＧ用ログメモリ２３−１〜２３−３に記憶されたパターンデータとＰＥ用ログメモリ１２−１〜１２−３に記憶されたパターンデータとを比較することにより、ピンセレクタ２１とＰＥ２との間に対象を絞って転送エラーを検出できる。ピンセレクタ２１とＰＥ２との間で転送エラーが生じる主要因は、信号経路Ｌ１〜Ｌ３の断線等である。そして、ＡＬＰＧ用ログメモリ２３とＰＥ用ログメモリ１２とはチャネルごとに設けており、各チャネルのパターンデータ同士を比較することから、異常を生じている信号経路がＬ１〜Ｌ３のうち何れの信号経路であるかまで特定することができる。従って、異常が生じた信号経路を特定して交換することにより迅速な復旧が行われる。
【００４１】
次に、ピンセレクタ２１に対象を絞って異常の検出を行う場合について説明する。ＰＣ４に設けた期待値記憶部３１には理想的なパターンデータが期待値として記憶されており、異常部位検出部３２はパターンデータの期待値を入力している。そして、ＡＬＰＧ用ログメモリ２３−１〜２３−３に記憶されたパターンデータを入力している。
【００４２】
ＡＬＰＧ用ログメモリ２３−１〜２３−３に記憶されたパターンデータはピンセレクタ２１から出力されたパターンデータであり、ピンセレクタ２１に異常が発生した場合には、その異常を反映したデータになる。そこで、異常部位検出部３２はＡＬＰＧ用ログメモリ２３−１〜２３−３に記憶されているパターンデータとパターンデータの期待値とを比較して、一致しているか否かを判定する。
【００４３】
一致している場合には、転送エラーが生じておらず、ピンセレクタ２１に異常が生じていないことが検出される。一方、不一致の場合には、転送エラーを生じており、ピンセレクタ２１に異常が生じていることが検出される。つまり、ピンセレクタ２１に対象を絞って異常が検出されるようになる。しかも、ＡＬＰＧ用ログメモリ２３はチャネルごとに設けており、またパターンデータの期待値もチャネルごとに把握することは可能である。従って、各チャネルのパターンデータ同士を比較することにより、異常を生じているピンセレクタ２１のＩＣが何れのチャネルのＩＣであるかまで特定できるようになる。このため、異常を生じているＩＣを特定して交換することにより迅速な復旧が行われる。
【００４４】
以上により、信号経路Ｌ１〜Ｌ３に対象を絞って異常を検出し、またピンセレクタ２１に対象を絞って異常を検出していることから、単に転送エラーが検出されるだけではなく、何れの部位に異常を生じているかの対象を限定して検出することが可能になる。これにより、復旧作業が極めて容易になり、メンテナンス性が大幅に向上する。
【００４５】
次に、図２を参照して、変形例について説明する。図２に示すように、ＰＣ４にライトアクセス制御部３３を新たに備え、またＡＬＰＧ用ログメモリ２３−１〜２３−３からピンセレクタ２１の出力側にデータを入力可能なように構成している。
【００４６】
ライトアクセス制御部３３は診断用データを記憶している。この診断用データは転送エラーを生じするか否かを検出するための専用のデータになり、極めて単純なデータ構造を採用している。例えば、「０」と「１」とが交互に連続しているデータ等を診断用データとして採用できる。ライトアクセス制御部３３はこの診断用データをＡＬＰＧ用ログメモリ２３−１〜２３−３に記憶させた後に、各ログメモリから診断用データを出力させる制御を行う。
【００４７】
ＡＬＰＧ用ログメモリ２３−１〜２３−３から出力された診断用データはピンセレクタ２１の出力側から出力部２２−１〜２２−３によりＰＥ２に向けて出力される。これと共に、ＡＬＰＧ用ログメモリ２３−１〜２３−３に診断用データが記憶される。診断用データは信号経路Ｌ１〜Ｌ３を経由してＰＥ２に入力され、ＰＥ用ログメモリ１２−１〜１２−３に記憶される。
【００４８】
異常部位検出部３２はＡＬＰＧ用ログメモリ２３−１〜２３−３とＰＥ用ログメモリ１２−１〜１２−３とを比較して、一致しているか否かを判定する。一致している場合には信号経路Ｌ１〜Ｌ３に異常は生じておらず、不一致の場合には信号経路Ｌ１〜Ｌ３に異常を生じていることが検出される。
【００４９】
従って、ＡＬＰＧ３が生成するパターンデータを用いることなく異常検出のために特化した専用の診断用データを用いて検出が行われる。ＡＬＰＧ３によりパターンデータを生成する場合には、テストプログラムに診断用のパターンデータを生成するための演算内容を記述し、ＡＬＰＧ３によりパターンデータを生成する作業が必要になるが、診断用データを用いることで、パターンデータを生成する必要がなくなり、異常の検出が容易に行われるようになる。
【符号の説明】
【００５０】
２    ＰＥ                ３    ＡＬＰＧ
１２    ＰＥ用ログメモリ        ２１    ピンセレクタ
２３    ＡＬＰＧ用ログメモリ        ３１    期待値記憶部
３２    異常部位検出部            ３３    ライトアクセス制御部
【図１】
2010286242.tif 000003
【図２】
2010286242.tif 000004
【図３】
2010286242.tif 000005