(57)【要約】【課題】３ＴＲ構成の画素にて、信号電荷の転送時に信号電圧とリセット電圧との間で電位差を十分確保でき、光電変換素子からＦＤ部への信号電荷の完全転送を容易にでき、かつ安定性のよい増幅型固体撮像装置を提供する。【解決手段】画素アレイを構成する各画素部を、リセットトランジスタ４０４，４５４と、転送トランジスタ４０２，４５２と、増幅トランジスタ４０５，４５５とを有する３ＴＲ構成とし、画素アレイの各行毎に設けられ、リセットトランジスタのどレインにつながるリセットドレイン配線を電源電圧より高い電位で駆動するレベルシフタ５２１と、画素アレイの各行毎に設けられ、リセットトランジスタのゲートにつながるリセット信号線を電源電圧より高い電位で駆動するレベルシフタ５２２とを備えた。【選択図】図１
2010273146.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を２次元状に配置した画素アレイと、該複数の画素の各画素列毎に配置され、各画素列の各画素からの信号電荷を読み出すための読み出し信号線とを備えた固体撮像装置であって、
該画素を、入射光を光電変換する光電変換素子と、該光電変換により得られた信号電荷を蓄積する信号電荷蓄積部と、該光電変換素子から該信号電荷を該信号電荷蓄積部に転送する転送トランジスタと、該信号電荷蓄積部の電位を基準電圧にリセットするリセットトランジスタと、該信号電荷蓄積部の電位を増幅して該読出し信号線に読み出す増幅トランジスタとを有する構成とし、
該画素アレイのリセットトランジスタに、その駆動電圧として、該信号電荷蓄積部のリセット電位である基準電圧の絶対値が電源電圧の絶対値より大きな値となるよう、電源電圧の絶対値より大きな電圧を供給する電圧供給部を備えた、固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記リセットトランジスタは、そのドレインをリセットドレイン配線に接続し、そのソースを前記信号電荷蓄積部に接続したものであり、
前記電圧供給部は、前記リセットドレイン配線を駆動する配線ドライバと、
該配線ドライバに、電源電圧を昇圧した昇圧電圧を供給する第１の昇圧回路とを有する固体撮像装置。
【請求項３】
請求項２に記載の固体撮像装置において、
前記第１の昇圧回路は、チャージポンプ回路である固体撮像装置。
【請求項４】
請求項２に記載の固体撮像装置において、
前記リセットトランジスタはデプイリージョン型トランジスタである固体撮像装置。
【請求項５】
請求項２に記載の固体撮像装置において、
前記電圧供給部は、前記リセットトランジスタのゲート電極を駆動するゲートドライバと、
該ゲートドライバに、電源電圧を昇圧した昇圧電圧を供給する第２の昇圧回路とを有する固体撮像装置。
【請求項６】
請求項５に記載の固体撮像装置において、
前記第２の昇圧回路は、前記第１の昇圧回路で生成される、電源電圧より高い電圧と同じ電位の電圧を生成する固体撮像装置。
【請求項７】
請求項６に記載の固体撮像装置において、
前記第２の昇圧回路は、チャージポンプ回路である固体撮像装置。
【請求項８】
請求項１に記載の固体撮像装置において、
前記画素列における画素の選択を、該画素列における選択すべき画素の信号電荷蓄積部の電位を制御することにより行う制御部を有する固体撮像装置。
【請求項９】
請求項８に記載の固体撮像装置において、
該制御部は、前記画素列における選択すべき画素のリセットトランジスタをオンにし、かつ該選択すべき画素のリセットトランジスタにつながるリセットドレイン配線を、電源電位より高い昇圧電圧することにより、該画素列における画素の選択を行う固体撮像装置。
【請求項１０】
請求項１に記載の固体撮像装置において、
前記光電変換素子は、埋め込みフォトダイオードである固体撮像装置。
【請求項１１】
請求項１に記載の固体撮像装置において、
該画素列毎に設けられ、対応する画素列の読み出し信号線に接続された定電流源を有する固体撮像装置。
【請求項１２】
請求項１１に記載の固体撮像装置において、
前記定電流源は、前記読出し信号線と接地との間に接続されたＭＯＳトランジスタを有し、該ＭＯＳトランジスタは、該読出し信号線に対応する画素列が選択されている状態では、該読出し信号線に定電流が流れるよう動作する固体撮像装置。
【請求項１３】
被写体の撮像を行う撮像部を備えた電子情報機器であって、
該撮像部は、請求項１に記載の固体撮像装置である電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および電子情報機器に関し、より詳しくは、画素部が増幅回路を含む増幅型固体撮像装置の性能を向上したもの、およびこのような増幅型固体撮像装置を用いた電子情報機器に関する。
【背景技術】
【０００２】
一般に、増幅型固体撮像装置として、増幅機能を持たせた画素部（以下単に画素ともいう。）を２次元状に配列してなる画素アレイ部と、該画素アレイ部の周辺に配置された走査回路とを有し、その走査回路により各画素から画素データを読み出すものが普及している。
【０００３】
そのような増幅型固体撮像装置の一例としては、画素が周辺の駆動回路および信号処理回路と一体化するのに有利なＣＭＯＳ回路を用いて構成されたＡＰＳ（Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ）型イメージセンサが知られている。ＡＰＳ型イメージセンサの中でも、近年は高画質が得られる４トランジスタ型が主流になりつつある。
【０００４】
図５は、従来の４トランジスタ型の増幅型固体撮像装置を説明する図であり、該固体撮像装置を構成する個々の画素（単位画素）の回路構成を示している。
【０００５】
従来の増幅型固体撮像装置を構成する画素部１１０は、図５に示すように、光を電子に変換する受光部１０１と、該受光部１０１で発生した信号電荷を信号電荷蓄積部１０３に転送する転送トランジスタ１０２と、該信号電荷蓄積部１０３に転送された信号電荷を増幅してこれに対応する信号電圧を発生する増幅トランジスタ１０５と、該信号電荷蓄積部１０３、つまり増幅トランジスタ１０５のゲートを電源電圧Ｖｄにリセットするリセットトランジスタ１０４と、上記増幅トランジスタ１０５の出力を読出し信号線１０７に読み出す選択トランジスタ１０６とから構成されている。上記固体撮像装置では、このような構成の画素部が２次元状、つまり行列状に複数配列されて画素アレイを構成している。上記読み出し信号線１０７は、該画素アレイにおける画素部の列（以下、画素列という。）毎に設けられ、各画素列における画素の選択トランジスタはすべて、対応する該読み出し信号線１０７に接続されている。また、各読み出し信号線１０７は、対応する１つの定電流源負荷１１１に接続されている。この定電流源負荷１１１は、該読み出し信号線１０７の一端側と接地との間に接続されたトランジスタにより構成されており、該トランジスタのゲートは制御信号ＳＷ（Ｖｃ）が入力されるようになっている。
【０００６】
ここで、受光部１０１は、通常埋め込みフォトダイオード（光電変換素子）で構成されている。また、上記転送トランジスタ１０２は、該受光部１０１からの信号電荷を蓄積する信号電荷蓄積部１０３と該フォトダーオードのカソードとの間に接続され、そのゲートは転送ゲート選択線１２３に接続されている。なお、上記信号電荷蓄積部１０３は、以下、フローティングディフュージョン部（ＦＤ部）１０３ともいう。この転送トランジスタ１０２は、転送ゲート選択線１２３の電圧レベルＴＸがハイレベルとなったときオンして、フォトダーオードで発生した信号電荷を信号電荷蓄積部１０３に転送する。
【０００７】
また、上記リセットトランジスタ１０４は、上記信号電荷蓄積部１０３と電圧源（電源電圧Ｖｄ）との間に接続され、そのゲートは、リセット信号線１２２に接続されている。このリセットトランジスタ１０４は、リセット信号線１２２の電圧レベルＲＳＴがハイレベルとなったときオンし、上記信号電荷蓄積部１０３の電位を電源電圧Ｖｄにリセットする。さらに、上記増幅トランジスタ１０５と選択トランジスタ１０６とは、上記電圧源（電源電圧Ｖｄ）と読み出し信号線１０７との間に直列に接続されている。この電圧源側の増幅トランジスタ１０５のゲートは上記信号電荷蓄積部１０３に接続され、また、読み出し信号線側の選択トランジスタ１０６のゲートは選択信号線１２１に接続され、該選択信号線の電圧レベルＳＥＬがハイレベルとなったときオンし、対応する画素の信号電圧が読み出し信号線１０７に読み出されるよう該画素を選択する。
【０００８】
次に動作について説明する。
【０００９】
受光部１０１では入射した光の光電変換により信号電荷が発生し、該受光部１０１で発生した信号電荷は、転送トランジスタ１０２により信号電荷蓄積部（ＦＤ部）１０３へ転送される。該信号電荷蓄積部１０３は、受光部１０１から信号電荷が転送される前に、リセットトランジスタ１０４により電源電圧Ｖｄにリセットされている。従って、リセット後および信号電荷転送後のそれぞれの信号電荷蓄積部１０３の電位が、増幅トランジスタ１０５により増幅され、選択トランジスタ１０６を介して読み出し信号線１０７に読み出される。このとき、読み出し信号線１０７には、画素１１０から、信号電荷蓄積部１０３の電位に応じた電流が供給され、該供給された電流は定電流源負荷１１１を介して接地側に排出される。これにより、読み出し信号線１０７には、画素１１０から供給される電流に応じた読み出し電圧が発生し、該読み出し電圧が後段の回路に出力され、各画素の画素データが得られる。
【００１０】
このようなＣＭＯＳイメージセンサにおいて、画素ピッチが２．２μｍから１．７５μｍとなる微細化が進むと、光電変換素子、つまりフォトダイオードの縮小による信号電荷量の低下、増幅型ＭＯＳトランジスタの微細化によるノイズの増大等が問題となってくる。そのため、トランジスタのサイズの微細化よりもトランジスタそのものの数を減らし、トランジスタの占める面積を少なくして光電変換素子のサイズを大きくすることが効果的である。その方法として、光電変換素子と３個のトランジスタで単位画素を構成する３トランジスタ型画素構成（３ＴＲ構成）が提案されている。
【００１１】
図６は、３ＴＲ構成の単位画素（以下単に画素ともいう。）を説明する図であり、１つの読み出し信号線につながる２つの単位画素の回路構成を示している。
【００１２】
例えば、３ＴＲ構成の画素部２１０は、フォトダーオード（光電変換素子）からなる受光部２０１と、該受光部２０１からの信号電荷を蓄積する信号電荷蓄積部２０３と該受光部２０１との間に接続された転送トランジスタ２０２と、該信号電荷蓄積部２０３とリセットドレイン配線２２５との間に接続されたリセットトランジスタ２０４と、電圧源（電源電圧Ｖｄ）と読み出し信号線２０７との間に接続された増幅トランジスタ２０５とから構成されている。
【００１３】
ここで、上記転送トランジスタ２０２のゲートには、転送ゲート選択線２２３が接続されており、該転送トランジスタ２０２は、該転送ゲート選択線２２３からの転送パルス信号ＴＸ０を受けて、受光部２０１で発生した信号電荷を信号電荷蓄積部２０３に転送する。また、リセットトランジスタ２０４のゲートには、リセット信号線２２２が接続されており、該リセットトランジスタ２０４は、該リセット信号線２２２からのリセット信号ＲＳＴ０により、リセットドレイン配線２２５の電圧Ｖｒ０を信号電荷蓄積部２０３に印加する。
【００１４】
また、３ＴＲ構成の画素部２５０は、上記３ＴＲ構成の画素２１０と同様、フォトダーオード（光電変換素子）からなり、光電変換により信号電荷を発生する受光部２５１と、転送ゲート選択線２７３からの転送パルス信号ＴＸ１に基づいて該信号電荷を信号電荷蓄積部２５３に転送する転送トランジスタ２５２と、リセット信号線２７２からのリセット信号ＲＳＴ１に基づいてリセットドレイン配線２７５の電圧Ｖｒ１を信号電荷蓄積部２５３に印加するリセットトランジスタ２５４と、信号電荷蓄積部２５３で発生した信号電圧あるいはリセット電圧を増幅して読み出し信号線２０７に出力する増幅トランジスタ２５５とから構成されている。
【００１５】
これらの画素部２１０および２５０は、その他の同じ列の画素部とともに、読み出し信号線２０７に接続されており、該読み出し信号線２０７は、定電流源負荷２１１に接続されている。この定電流源負荷２１１は、該読み出し信号線２０７の一端側と接地との間に接続されたトランジスタにより構成されており、該トランジスタのゲートは制御信号ＳＷ（Ｖｃ）が入力されるようになっている。
【００１６】
このような３ＴＲ構成の単位画素部２１０、２５０には、４ＴＲ構成の単位画素部とは異なり、図６に示すように、図５における増幅用トランジスタ１０５と直列に接続される選択トランジスタに相当するトランジスタは設けられていない。従って、読み出し信号線２０７に接続されている多数の画素から所定の画素を選択する画素選択動作は、４ＴＲ構成における選択トランジスタにより行うのではなく、信号電荷蓄積部であるＦＤ部２０３，２５３の電位を制御することにより行う。
【００１７】
次に動作について説明する。
【００１８】
図７は、３ＴＲ構成の単位画素を駆動する駆動パルスのタイミングチャートの一例を示す。
【００１９】
転送ゲート選択線２２３および２７３、リセット信号線２２２および２７２、並びにリセットドレイン配線２２５および２７５の制御により、各画素部におけるＦＤ部２０３および２５３の電圧が変化し、それに応じて読み出し信号線２０７の電圧も変化する。
【００２０】
例えば、画素部２１０を選択する場合、リセットドレイン線２２５および２７５の信号レベルＶｒ０およびＶｒ１をローレベルの電位（ＶＬ）した後、リセットゲート配線２２２および２７２の信号レベルＲＳＴ０およびＲＳＴ１を立ち上げ、ＦＤ部２０３および２５３の電位をローレベルにする（ローリセット）。
【００２１】
次に、画素２１０を含む画素列に対応する読み出し信号線２０７の定電流源負荷２１１を、これを構成するトランジスタ２１１の制御信号ＳＷを立ち上げることにより動作させ（時間ｔ０）、その後、選択画素２１０につながるリセットドレイン配線２２２の電位Ｖｒ０をハイレベルにすることで（時刻ｔ１）、選択画素部２１０のＦＤ部２０３の電位ＦＤ０だけがハイレベルになる（ハイリセット）。このとき、ＦＤ部２０３の電圧（ＶＦＤ）は、
ＶＦＤ  ＝  Ｖｄ−Ｖｔｈ        （式１）
になる。
【００２２】
ここで、Ｖｄは電源電圧、Ｖｔｈはリセットトランジスタ２０４のしきい値電圧である。このようにＦＤ部２０３の電圧ＶＦＤは、電源電圧Ｖｄよりも低くなり、電荷転送を完全化するのに不利である。これに対しては、リセットトランジスタ２０４に、閾値電圧の低いトランジスタまたはデプレッション型のトランジスタを用いることで、ハイリセット時のＦＤ部２０３の電圧を電源電圧付近まで高めることができる。
【００２３】
その後、選択画素部２１０のリセットゲート配線２２２の信号レベルＲＳＴ０を立ち下げると（時刻ｔ２）、リセットトランジスタ２０４のゲートとＦＤ部２０３との間の結合容量Ｃ１によりＦＤ部２０３の電位ＦＤ０が下がる。また、この電位ＦＤ０の変化が増幅トランジスタ２０５を介して、読み出し信号線２０７に現れるので、読み出し信号線２０７の電圧Ｖｏｕｔも下がり、該読み出し信号線２０７と増幅用トランジスタ２０５のゲートとの間の結合容量Ｃ２によって、さらにＦＤ部２０３の電圧ＶＤ０が下がる。
【００２４】
これらの容量結合の効果で、ＦＤ部２０３の電位ＦＤ０は電源電圧Ｖｄよりも低くなる。このＦＤ部２０３の電圧ＦＤ０に対応している信号線電圧（リセットレベル）Ｖｏｕｔが、該読み出し信号線２０７に接続されている次段回路（図示せず）に取り込まれる。
【００２５】
この後、転送ゲートパルス（転送パルス信号）ＴＸ０が転送トランジスタ２０２に印加されると（時刻ｔ３〜ｔ４）、受光部２０１からＦＤ部２０３に信号電荷が転送され、ＦＤ部２０３の電位ＦＤ０が下がり、読み出し信号線２０７の電圧レベルＶｏｕｔも連動して低下する。この読み出し信号線２０７の電圧Ｖｏｕｔを信号レベルＶｓｉｇとして再度次段回路に取り込まれる。次段回路は、リセットレベルＶｒｓｔと信号レベルＶｓｉｇの差をとって、選択画素２１０の画素信号として出力する。
【００２６】
そして、リセットドレイン配線２２２の信号レベルＲＳＴ０がハイレベルになって（時刻ｔ５）、ＦＤ部２０３の電位ＦＤ０がハイレベルになった後、リセットドレイン配線２２５の信号レベルがローレベルになって（時刻ｔ６）、ＦＤ部２０３の電位がローレベルになる。その後、定電流源負荷を構成するトランジスタ２１１をオフする（時刻ｔ７）。
【００２７】
このような選択画素からの画素信号の読み出しの間、非選択画素部２５０のリセットドレイン配線２７５の電圧レベルＶｒ１は、ローレベル、リセット信号線２７２の信号レベルＲＳＴ１は、ハイレベルであるので、非選択画素部２５０のＦＤ部２５３の電位はローレベルに固定されており、読み出し信号線２０７の電位が変化しても、ＦＤ部２５３の電位は変化しないようになっている。
【００２８】
しかしながら、このような駆動を行うと、リセットトランジスタ２０４のゲートとＦＤ部２０３との間の結合容量Ｃ１、および読み出し信号線２０７と増幅トランジスタ２０５のゲートとの間の結合容量Ｃ２によって、リセット後のＦＤ部２０３の電圧が下がるので、転送トランジスタ２０２がオンしたときに、光電変換素子（受光部）２０１とＦＤ部２０３との間の電位差が十分確保できなくなり、完全転送（無残像）ができなくなるという問題がある。
【００２９】
ところで、特許文献１には、このような課題を解決する方法として、３ＴＲ構成の画素において、ＦＤ部の電位を昇圧する方法が開示されている。
【００３０】
上記方法では、ＦＤ部の電位をリセットするリセットパルスの幅を、読み出し信号線２０７がＦＤ部２０３のリセット電圧に追随する時間よりも短くする必要がある。
【００３１】
即ち、リセットドレイン配線２２５の電圧Ｖｒ０を立ち上げてＦＤ部２０３がリセットレベルに達してから、読み出し信号線２０７が追随する前にリセット信号線２２２の信号レベルＲＳＴ０を立ち下げると、ＦＤ部２０３の電位がリセットトランジスタのゲートとの結合容量Ｃ１により低下するが、この時点では、読み出し信号線２０７がまだ立ち上がっている途中であるので、ＦＤ部２０３と読み出し信号線２０７との間の結合容量Ｃ２によりＦＤ部２０３が昇圧される。これによりＦＤ部の電位を、結合容量により低下させることなく、ＦＤ部のリセットレベルを高くすることができる。
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】特開２００５−８６５９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００３３】
しかしながら、上記方法では、リセットパルス幅に対する、読み出し信号線が電源電圧に追従するのに要する応答時間のばらつきや、該読み出し信号線の応答時間が画素の位置によって異なるなどのため、ＦＤ部のリセット電位がばらつき、受光部で発生した信号電荷の完全転送ができなくなるという問題点がある。
【００３４】
本発明は、上記のような問題点を解決するためになされたものであり、３ＴＲ構成の画素でリセット動作時にＦＤの電位を高くして転送トランジスタがオンになったときの光電変換素子と信号電荷蓄積部との間の電位差を十分確保でき、光電変換素子から信号電荷蓄積部への信号電荷の完全転送が容易にでき、かつ動作の安定性のよい固体撮像装置、および該固体撮像装置を用いた電子情報機器を提供することを目的とする。
【課題を解決するための手段】
【００３５】
本発明に係る固体撮像装置は、複数の画素を２次元状に配置した画素アレイと、該複数の画素の各画素列毎に配置され、各画素列の各画素からの信号電荷を読み出すための読み出し信号線とを備えた固体撮像装置であって、該画素を、入射光を光電変換する光電変換素子と、該光電変換により得られた信号電荷を蓄積する信号電荷蓄積部と、該光電変換素子から該信号電荷を該信号電荷蓄積部に転送する転送トランジスタと、該信号電荷蓄積部の電位を基準電圧にリセットするリセットトランジスタと、該信号電荷蓄積部の電位を増幅して該読出し信号線に読み出す増幅トランジスタとを有する構成とし、該画素アレイのリセットトランジスタに、その駆動電圧として、該信号電荷蓄積部のリセット電位である基準電圧の絶対値が電源電圧の絶対値より大きな値となるよう、電源電圧の絶対値より大きな電圧を供給する電圧供給部を備えたものであり、そのことにより上記目的が達成される。
【００３６】
本発明は、上記固体撮像装置において、前記リセットトランジスタは、そのドレインをリセットドレイン配線に接続し、そのソースを前記信号電荷蓄積部に接続したものであり、前記電圧供給部は、前記リセットドレイン配線を駆動する配線ドライバと、該配線ドライバに、電源電圧を昇圧した昇圧電圧を供給する第１の昇圧回路とを有することが好ましい。
【００３７】
本発明は、上記固体撮像装置において、前記第１の昇圧回路は、チャージポンプ回路であることが好ましい。
【００３８】
本発明は、上記固体撮像装置において、前記リセットトランジスタはデプイリージョン型トランジスタであることが好ましい。
【００３９】
本発明は、上記固体撮像装置において、前記電圧供給部は、前記リセットトランジスタのゲート電極を駆動するゲートドライバと、該ゲートドライバに、電源電圧を昇圧した昇圧電圧を供給する第２の昇圧回路とを有することが好ましい。
【００４０】
本発明は、上記固体撮像装置において、前記第２の昇圧回路は、前記第１の昇圧回路で生成される、電源電圧より高い電圧と同じ電位の電圧を生成することが好ましい。
【００４１】
本発明は、上記固体撮像装置において、前記第２の昇圧回路は、チャージポンプ回路であることが好ましい。
【００４２】
本発明は、上記固体撮像装置において、前記画素列における画素の選択を、該画素列における選択すべき画素の信号電荷蓄積部の電位を制御することにより行う制御部を有することが好ましい。
【００４３】
本発明は、上記固体撮像装置において、該制御部は、前記画素列における選択すべき画素のリセットトランジスタをオンにし、かつ該選択すべき画素のリセットトランジスタにつながるリセットドレイン配線を、電源電位より高い昇圧電圧することにより、該画素列における画素の選択を行うことが好ましい。
【００４４】
本発明は、上記固体撮像装置において、前記光電変換素子は、埋め込みフォトダイオードであることが好ましい。
【００４５】
本発明は、上記固体撮像装置において、該画素列毎に設けられ、対応する画素列の読み出し信号線に接続された定電流源を有することが好ましい。
【００４６】
本発明は、上記固体撮像装置において、前記定電流源は、前記読出し信号線と接地との間に接続されたＭＯＳトランジスタを有し、該ＭＯＳトランジスタは、該読出し信号線に対応する画素列が選択されている状態では、該読出し信号線に定電流が流れるよう動作することが好ましい。
【００４７】
本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、上記固体撮像装置であり、そのことにより上記目的が達成される。
【００４８】
以下本発明の作用について説明する。
【００４９】
本発明においては、光電変換素子と、光電変換素子から信号電荷を転送する転送トランジスタと、電荷蓄積部の電位をリセットするリセットトランジスタと、ソース側が信号線に接続された電荷蓄積部の電位を増幅して読み出す増幅トランジスタとを少なくとも有する画素部を２次元状に配置した画素アレイを有する固体撮像装置において、前記画素アレイのリセットトランジスタのドレイン部に電源電圧より高い高電圧を供給する電圧供給部を備えたので、信号電荷の転送時に信号電圧とリセット電圧との間で電位差を十分確保でき、光電変換素子からＦＤ部への信号電荷の完全転送を容易にかつ安定性に行うことができる。
【００５０】
また、本発明においては、前記高電圧供給部をチャージポンプ回路としたので、チャージポンプ回路の動作を制御することで、画素アレイのリセットトランジスタに供給する電位を所望の電位まで高めることが可能である。
【００５１】
また、本発明においては、前記リセットトランジスタがデプイリージョン型トランジスタとしたので、該リセットトランジスタを介して信号電荷蓄積部に供給されるリセット電圧が、該リセットトランジスタの閾値電圧により低下するのを抑えることできる。
【００５２】
また、本発明においては、前記リセットトランジスタのゲート電極には、リセットドレイン部と同じ、電源電圧より高い高電圧を印加するので、ドレインに電源電圧より高い電位が供給されるリセットトランジスタを確実にオンすることができる。
【００５３】
また、本発明においては、画素列毎に、対応する画素列の読み出し信号線に接続された定電流源を設け、該定電流源を、前記読出し信号線と接地との間に接続されたＭＯＳトランジスタを有し、該ＭＯＳトランジスタが、該読出し信号線に対応する画素列が選択されている状態では、該読出し信号線に定電流が流れるよう動作する構成としたので、読出し線に対応する画素列が非選択の状態で、定電流源にて消費される電力を削減することができる。
【発明の効果】
【００５４】
以上詳述したように、本発明によれば、リセットドレイン配線とリセットトランジスタのゲート電極に電源電圧よりも高い電圧を印加するので、光電変換素子とＦＤ部の間の電位差を十分確保することができ、これにより光電変換素子からＦＤ部への完全な電荷転送、つまり無残像が生じないような電荷転送を行うことができる。
【図面の簡単な説明】
【００５５】
【図１】図１は、本発明の実施形態１による増幅型固体撮像装置を説明する図であり、図１（ａ）は、該固体撮像装置の全体構成を模式的に示し、図１（ｂ）は、該固体撮像装置における３ＴＲ構成画素の回路構成を示している。
【図２】図２は、上記実施形態１の３トランジスタ型増幅型固体撮像装置を説明する図であり、該固体撮像装置におけるカラムセレクト部の回路を示している。
【図３】図３は、上記実施形態１の３トランジスタ型増幅型固体撮像装置の動作を説明する図であり、画素データの読出し動作のタイミングチャートを示している。
【図４】図４は、本発明の実施形態２として、上記実施形態１の固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図５】図５は、従来の４トランジスタ型増幅型固体増幅装置を説明する図であり、該装置を構成する画素部の回路構成を示している。
【図６】図６は、従来の３トランジスタ型増幅型固体増幅装置を説明する図であり、該装置を構成する画素部の回路構成を示している。
【図７】図７は、従来の３トランジスタ型増幅型固体増幅装置の駆動を説明する図であり、画素データの読出し動作のタイミングチャートを示している。
【発明を実施するための形態】
【００５６】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５７】
（実施形態１）
図１は、本発明の実施形態１による増幅型固体撮像装置を説明する図であり、図１（ａ）は、該固体撮像装置の全体構成を模式的に示し、図１（ｂ）は、該固体撮像装置における３ＴＲ構成画素の回路構成を示している。
【００５８】
この実施形態１の増幅型固体撮像装置１０は、３ＴＲ構成の画素部（以下、画素ともいう。）を２次元アレイ状に配列してなる画素アレイ１０ａと、該画素アレイ１０ａの周辺に配置され、該画素アレイ１０ａを制御する制御部１０ｂとを有している。
【００５９】
上記増幅型固体撮像装置１０における３ＴＲ構成の画素部４１０は、従来の画素と同様、光を電子に変換する受光部４０１と、該受光部４０１で発生した信号電荷を信号電荷蓄積部４０３に転送する、ゲートに転送ゲート選択線４２３が接続された転送トランジスタ４０２と、該信号電荷蓄積部４０３に転送された信号電荷のレベルを増幅して、これに対応する信号電圧を発生する増幅トランジスタ４０５と、該信号電荷蓄積部４０３を電源電圧Ｖｄより高いリセット電位Ｖｈにリセットする、ゲートにリセット信号線４２２が接続されたリセットトランジスタ４０４とから構成されている。
【００６０】
ここで、受光部４０１は、通常埋め込みフォトダイオード（光電変換素子）で構成され、上記転送トランジスタ４０２は、該フォトダイオードのカソードと上記信号電荷蓄積部４０３との間に接続されている。上記リセットトランジスタ４０４のドレインにはリセットドレイン配線４２５が接続され、該リセットトランジスタ４０４のソースは上記信号電荷蓄積部４０３に接続されている。上記増幅トランジスタ４０５のゲートは上記信号電荷蓄積部４０３に接続されている。なお、上記信号電荷蓄積部４０３は、以下フローティングディフュージョン部（ＦＤ部）ともいう。
【００６１】
また、３ＴＲ構成の画素４５０は、上記３ＴＲ構成の画素４１０と同様、光電変換により信号電荷を発生するフォトダイオード（光電変換素子）４５１と、信号電荷を信号電荷蓄積部４５３に転送する転送トランジスタ４５２と、リセット電圧を信号電荷蓄積部４５３に印加するリセットトランジスタ４５４と、信号電荷蓄積部に発生した信号電圧あるいはリセット電圧を増幅して読み出し信号線４０７に出力する増幅トランジスタ４５５とから構成されている。ここで、転送トランジスタ４５２のゲートには転送ゲート選択線４７３が接続され、リセットトランジスタ４５４のゲートにはリセット信号線４７２が、そのドレインには、リセットドレイン配線４７５が接続されている。
【００６２】
これらの画素４１０および４５０は、その他の同じ列の画素とともに、読み出し信号線４０７に接続されており、該読み出し信号線４０７は、定電流源負荷４１１に接続されている。この定電流源負荷４１１は、該読み出し信号線４０７の一端側と接地との間に接続されたトランジスタにより構成されており、該トランジスタのゲートは制御信号ＳＷ（Ｖｃ）が入力されるようになっている。なお、上記リセットトランジスタ４０４、４５４は、デプレッション型トランジスタであることが望ましい。
【００６３】
そして、本実施形態１では、増幅トランジスタ４０５のソース部は読出し信号線４０７に接続され、別の画素部４５０の増幅トランジスタ４５５のソース部も読出し信号線４０７に接続されている。また、信号線４０７の端部には、定電流負荷４１１が接続されている。なお、上記これらの増幅トランジスタ４０５および４５５のドレインは、配線４３０により電源電圧Ｖｄに接続されている。
【００６４】
また、この実施形態１では、画素を構成する転送トランジスタ、リセットトランジスタ、および増幅トランジスタとして、Ｎ型ＭＯＳトランジスタを用いている。
【００６５】
さらに、この実施形態１では、上記制御部１０ｂは、画素アレイにおける画素行を選択するローセレクト回路を有している。
【００６６】
図２は、ローセレクト回路の具体的な構成を示す図である。
【００６７】
例えば、画素部４１０に対応するローセレクト回路は、リセットドレイン制御信号Ｖ＿ＩＮ０によりリセットドレイン配線４２５を駆動するレベルシフタ５２１と、リセット制御信号ＲＳＴ＿ＩＮ０によりリセット信号線４２２を駆動するレベルシフタ５２２とを有している。これらのレベルシフタ５２１および５２２は、電源電圧より高い電圧Ｖｈを外部の昇圧回路から受け、この電源電圧より高い電圧Ｖｈをリセットドレイン配線およびリセット配線に印加可能な構成となっている。ここで、昇圧回路にはチャージポンプ回路などの回路が用いられる。また、レベルシフタ５２１に電源電圧より高い電圧Ｖｈを供給する昇圧回路と、レベルシフタ５２２に電源電圧より高い電圧Ｖｈを供給する昇圧回路とは、別々の第１および第２の昇圧回路であってもよい。この場合、第１および第２の昇圧回路にはチャージポンプ回路を用いてもよい。さらに、これらの第１および第２の昇圧回路で発生される、電源電圧より高い電圧は、同じ電圧レベルでも異なる電圧レベルでもよい。
【００６８】
次に動作について説明する。
【００６９】
図３は、本発明の実施形態１による増幅型固体撮像装置の動作を示すタイミングチャートである。
【００７０】
まず、時刻ｔ０にて、定電流源負荷４１１が動作したとき、全ての画素において、リセットゲートがＯＮ、リセットドレインの電位Ｖｒ０、Ｖｒ１がローレベル（ＶＬ）で、全てのＦＤ電位がローレベル（ＶＬ）にあり、読み出し対象となる画素部の選択が行われていない（ローリセット状態）にある。
【００７１】
時刻ｔ１において、選択画素部４１０に接続されるリセットドレイン配線４７２の電位Ｖｒ０をローレベルからハイレベルにすることにより、ＦＤの電位（ＦＤ０）がＶＬからＶｈに変化する。このとき、非選択の画素部４５０に接続されるリセットドレイン配線の電位Ｖｒ１はＶＬのままである。
【００７２】
このとき、レベルシフタ５２１により、電源電圧Ｖｄよりも高い電圧Ｖｈをリセットトランジスタ４０４のドレインに印加し、かつレベルシフタ５２２により、電源電圧Ｖｄよりも高い電圧Ｖｈをリセットトランジスタ４０４のゲート電圧に印加することで、ＦＤ部の電圧をＶｈにすることが可能になる。
【００７３】
時刻ｔ２において、選択画素部に接続されるリセット信号線の電位ＲＳＴ０をハイレベルからローレベルに下げると、容量結合Ｃ１によってＦＤの電位が、Ｖｈレベルより低下する。このＦＤ部の電位低下により、容量結合Ｃ２により信号線４０７の電位Ｖｏｕｔも低下する。ただし、上記Ｖｈレベルは、電源電圧Ｖｄよりも高い電圧のため、容量結合Ｃ１によってＦＤの電位が低下しても電源電圧よりも高い電位に保つことが可能である。また、このときの信号線の電位ＶｏｕｔがリセットレベルＶｒｓｔとして次段回路に取り込まれる。
【００７４】
時刻ｔ３において、転送トランジスタ４０２をＯＮして、光電変換部４０１に蓄積された電荷をＦＤ部４０３に転送すると、ＦＤ部の電位ＦＤ０が下がり、信号線の電位も下がる。このとき、ＦＤの電位が電源電圧よりも高いので完全転送が容易にできる。
【００７５】
時刻ｔ４において、転送トランジスタをオフして、信号レベル（Ｖｓｉｇ）を再度次段回路に取り込む。次段回路は、リセットレベルと信号レベルの差をとって画素信号として出力する。
【００７６】
時刻ｔ５において、リセットゲート配線の電位ＲＳＴ０をローレベルからハイレベルにすると、ＦＤ部の電位ＦＤ０は高電圧レベルＶｈになり、時刻ｔ６においてリセットドレイン配線Ｖｒ０をローレベルにすることで、ＦＤ部ｔ６の電位ＦＤ０はＶＬレベルに下がり、ローリセットレベルになる。
【００７７】
その後、定電流源負荷を構成するトランジスタ４１１がオフする（時刻ｔ７）。
【００７８】
なお、上記説明では、画素部４１０が選択された画素部で、画素部４５０が非選択の画素部である場合について説明したが、画素部４１０が非選択の画素部であり、画素部４５０が選択された画素である場合は、画素部４５０からは、上記画素部４１０が選択された場合と同様にして、画素信号が読み出される。
【００７９】
このように本実施形態１では、画素部４１０，４５０を、信号電荷蓄積部４０３の電位をリセットするリセットトランジスタ４０４，４５４と、信号電荷蓄積部４０３に受光部で発生した信号電荷を転送する転送トランジスタ４０２，４５２と、該信号電荷蓄積部４０３、４５３の電位を増幅して読み出し信号線４０７に出力する増幅トランジスタ４０５，４５５とを有する３ＴＲ回路構成とするとともに、画素アレイの各行毎に設けられ、リセットドレイン配線を駆動する駆動回路としてのレベルシフタ５２１と、画素アレイの各行毎に設けられ、リセット配線を駆動する駆動回路としてのレベルシフタ５２２とを備え、レベルシフタには、電源電圧より高い電圧Ｖｈをチャージポンプ回路などの昇圧回路から供給して、リセットドレイン配線およびリセット信号線のハイレベルの電位を高めるようにしたので、リセットトランジスタのオフにより信号電荷蓄積部のリセット電圧が低下しても、ＦＤ部の電圧を高いレベルに保持することができる。これにより、３ＴＲ構成の画素で、ＦＤ部のリセット電位が高く保持されて、光電変換素子とＦＤ部との間の電位差が十分確保でき、その結果、光電変換素子からＦＤ部への信号電荷の完全転送（無残像）を容易に行うことができ、かつ動作の安定性のよい増幅型固体撮像装置を得ることができる。
【００８０】
また、本実施形態１では、前記レベルシフタに電源電圧より高い電圧を供給する回路にチャージポンプ回路を用いているので、チャージポンプ回路の動作を制御することで、画素アレイのリセットトランジスタに供給する電位を所望の電位まで高めることが可能である。
【００８１】
また、本実施形態では、前記リセットトランジスタをデプイリージョン型トランジスタとしたので、該リセットトランジスタを介して信号電荷蓄積部に供給されるリセット電圧が、該リセットトランジスタの閾値電圧により低下するのを抑えることできる。
【００８２】
また、本実施形態では、前記リセットトランジスタのゲート電極には、リセットドレイン部と同じ、電源電圧より高い高電圧を印加するので、ドレインに電源電圧より高い電位が供給されるリセットトランジスタを確実にオンすることができる。
【００８３】
また、本実施形態においては、画素列毎に、対応する画素列の読み出し信号線に接続された定電流源を設け、該定電流源を、前記読出し信号線と接地との間に接続されたＭＯＳトランジスタ４１１を有し、該ＭＯＳトランジスタが、該読出し信号線に対応する画素列が選択されている状態では、該読出し信号線に定電流が流れるよう動作する構成としたので、読出し線に対応する画素列が非選択の状態で、定電流源にて消費される電力を削減することができる。
【００８４】
なお、上記実施形態１では、画素を構成するトランジスタにはＮ型ＭＯＳトランジスタを用いているが、画素を構成するトランジスタは、Ｐ型ＭＯＳトランジスタを用いても良い。この場合、各トランジスタに供給される電圧の極性は上記実施形態１のものとは逆のものとなる。
【００８５】
さらに、上記実施形態１では、特に説明しなかったが、上記実施形態１の固体撮像装置を撮像部に用いた、例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの、画像入力デバイスを有した電子情報機器について以下簡単に説明する。
（実施形態２）
図４は、本発明の実施形態２として、実施形態１の固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【００８６】
図４に示す本発明の実施形態２による電子情報機器９０は、本発明の上記実施形態１の固体撮像装置を、被写体の撮影を行う撮像部９１として備えたものであり、この電子情報機器９０は、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部９２と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示部９３と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信部９４と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力部９５とのうちの少なくともいずれかを有している。
【００８７】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００８８】
本発明は、固体撮像装置および電子情報機器の分野において、特に、画素に増幅機能を持たせた増幅型固体撮像装置として、信号電荷の転送時に信号電圧とリセット電圧との間で電位差を十分確保でき、光電変換素子からＦＤ部への信号電荷の完全転送が容易にでき、かつ動作の安定性のよい増幅型固体撮像装置を提供でき、また、このような固体撮像装置を用いた電子情報機器を提供できるものである。
【符号の説明】
【００８９】
１０  固体撮像装置
１０ａ  画素アレイ部
１０ｂ  制御部
９０  電子情報機器
９１  撮像部
９２  メモリ部
９３  表示手段
９４  通信手段
９５  画像出力手段
１０１，１３１  光電変換素子（フォトダイオード）
１０２，１３２  転送トランジスタ
１０３，１３３  電荷蓄積部（ＦＤ）
１０４，１３４  リセットトランジスタ
１０５，１３５  増幅トランジスタ
１０６  選択トランジスタ
４０７  読出し信号線
１１０，２１０，２５０，４１０、４５０  画素部
１１１，１４１  定電流源
１２１  選択信号線
４２２，４７２  リセット信号線
４２３，４７３  転送ゲート選択線
４２５，４７５  リセットドレイン配線
４３０  配線
【図１】
2010273146.tif 000003
【図２】
2010273146.tif 000004
【図３】
2010273146.tif 000005
【図４】
2010273146.tif 000006
【図５】
2010273146.tif 000007
【図６】
2010273146.tif 000008
【図７】
2010273146.tif 000009