(57)【要約】【課題】従来のプリアンブル検出回路を備えた無線タグリーダライタは、無線タグとの通信において受信感度が弱いという問題があった。【解決手段】本発明にかかるプリアンブル検出回路は、無線タグとの間で非接触通信を行うための無線タグリーダライタに用いられるプリアンブル検出回路であって、前記無線タグに応じた基準データを出力する基準データ出力回路２０１と、前記無線タグから送信される信号に含まれるプリアンブルのデータパタンと、前記基準データのデータパタンと、を比較し、前記両データパタンにおいて相違するビット数がＮ（Ｎは自然数）以下の場合には前記プリアンブルを読み込めたと判定する比較回路２０２と、を備える。このような回路構成により、無線タグとの通信において受信感度を向上させることが可能である。【選択図】図２
2010199912.tif 000002
【特許請求の範囲】
【請求項１】
無線タグとの間で非接触通信を行うための無線タグリーダライタに用いられるプリアンブル検出回路であって、
前記無線タグに応じた基準データを出力する基準データ出力回路と、
前記無線タグから送信される信号に含まれるプリアンブルのデータパタンと、前記基準データのデータパタンと、を比較し、前記両データパタンにおいて相違するビット数がＮ（Ｎは自然数）以下の場合には前記プリアンブルを読み込めたと判定する比較回路と、を備えたプリアンブル検出回路。
【請求項２】
前記比較回路は、
相違するビット数がＮを超える場合には前記プリアンブルを読み込めないと判定し、前記プリアンブルの再読み込みを行うことを特徴とする請求項１に記載のプリアンブル検出回路。
【請求項３】
請求項１又は２に記載のプリアンブル検出回路を備えた無線タグリーダライタ。
【請求項４】
無線タグとの間で非接触通信を行うための無線タグリーダライタに用いられるプリアンブル検出回路であって、
前記無線タグに応じた基準データを出力し、
前記無線タグから送信される信号に含まれるプリアンブルのデータパタンと、前記基準データのデータパタンと、を比較し、
前記両データパタンにおいて相違するビット数がＮ（Ｎは自然数）以下の場合には前記プリアンブルを読み込めたと判定するプリアンブル検出回路のプリアンブル検出方法。
【請求項５】
前記無線タグから送信される信号に含まれるプリアンブルのデータパタンと、前記基準データのデータパタンと、を比較し、
前記両データパタンにおいて相違するビット数がＮを超える場合には前記プリアンブルを読み込めないと判定し、前記プリアンブルの再読み込みを行うことを特徴とする請求項４に記載のプリアンブル検出回路のプリアンブル検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリアンブル検出回路及びその検出方法に関する。
【背景技術】
【０００２】
無線タグと無線タグリーダライタと間の無線通信技術として知られているＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術は、物流や電子マネーなどの分野に広く用いられ、様々なプロトコル（通信規格）が規格化されている。ＲＦＩＤシステムは、概してＲＦＩＤタグとＲＦＩＤリーダライタを備えている。
【０００３】
ＩＳＯ１８０９２で定められたプロトコルの場合の例を示す。図７に示すように、データフレームは、主として、「Ｐｒｅａｍｂｌｅ＋ＳＹＮＣ＋ＬＥＮＧＴＨ」から構成されるプリアンブルと、データコマンドを含むペイロードと、データコマンドが正しく読みこまれたかどうかを検出（誤り検出）するために用いられるＣＲＣデータとによって構成される。ＲＦＩＤリーダライタがＲＦＩＤタグからの応答信号（データフレーム）を受信した場合、この応答信号に含まれるプリアンブルに基づいてデータ受信用のクロックが制御される。そして、このデータ受信用クロックに同期してプリアンブルに続くデータフレームの読み込みが行われる。また、例えば、ペイロードとＣＲＣデータはそれぞれパリティビットを含む。
【０００４】
近年、ＲＦＩＤ規格の多様化と実用化により、ＲＦＩＤリーダライタにおいてＲＦＩＤタグとの通信精度を維持したまま受信感度を向上させることが要求されている。
【０００５】
図８に、特許文献１のＲＦＩＤリーダライタに備えられた周波数検出器（プリアンブル検出回路）を示す。なお、図８は、特許文献１の図８に対して符号を変更したものである。図８に示す周波数検出器５３４は、入力信号における周波数情報を検出し、この周波数情報に応じた周波数信号を生成する。そのために、周波数検出器５３４は、Ｐビットカウンタ５４１、１／２割算器５４２、スイッチ５４３、Ｐビットラッチ部５４４、５４５、５４６、加算器５４７、１／４割算器５４８、判定部５４９、コンパレータ５５０、５５１、５５２、５５３、およびＡＮＤ演算部５５４を備えている。
【０００６】
Ｐビットカウンタ５４１は、基準クロックのタイミングで入力信号の周期長をカウントし、カウント値に応じたデジタル値の出力信号を生成する。具体的には、Ｐビットカウンタ５４１は、入力信号の立ち上がりから次の立ち上がりまでの時間において、基準クロックのクロック数をカウントすることによって入力信号の周期長を測定する。Ｐビットカウンタ５４１は、リセット信号に基づいて、入力信号の次の立ち上がりでカウント数をリセットし、新たにカウントを始める。したがって、Ｐビットカウンタ５４１の出力信号は入力信号の周波数情報を表している。
【０００７】
Ｐビットラッチ部５４４〜５４６は、Ｐビットカウンタ５４１からの出力信号を順次にラッチする。また、Ｐビットラッチ部５４４の出力信号、Ｐビットラッチ部５４５の出力信号、およびＰビットラッチ部５４６の出力信号は、Ｐビットカウンタ５４１の出力信号を基準として、１測定区間ずつ順に遅れている。
【０００８】
加算器５４７は、スイッチ５４３の出力信号およびＰビットラッチ部５４４、５４５、５４６の出力信号を加算する。１／４割算器５４８は、加算器５４７の出力信号のデジタル値を１／４倍にする。すなわち、加算器５４７および１／４割算器５４８によって、Ｐビットカウンタ５４１の測定区間における先行４つの周波数情報の平均値が得られる。
【０００９】
コンパレータ５５０は、スイッチ５４３の出力信号の値と予め設定された上限値および下限値とを比較する。それにより、スイッチ５４３の出力信号が上限値および下限値の間の値を有する場合に論理「１」の出力信号を生成し、スイッチ５４３の出力信号が上限値および下限値の間の値を有さない場合に論理「０」の出力信号を生成する。同様に、コンパレータ５５１〜５５３は、それぞれ、Ｐビットラッチ部５４４〜５４６の出力信号の値と予め設定された上限値および下限値とを比較する。それにより、Ｐビットラッチ部５４４〜５４６の出力信号が上限値および下限値の間の値を有する場合に論理「１」の出力信号を生成し、Ｐビットラッチ部５４４〜５４６の出力信号が上限値および下限値の間の値を有さない場合に論理「０」の出力信号を生成する。
【００１０】
ＡＮＤ演算部５５４は、コンパレータ５５０〜５５３からの出力信号の論理が全て「１」である場合に論理「１」を有する出力信号を出力する。一方、コンパレータ５５０〜５５３からの出力信号のいずれかの論理が「０」である場合に論理「０」を有する出力信号を出力する。判定部５４９は、ＡＮＤ演算部５５４からの出力信号に応じて、１／４割算器５４８から受ける周波数情報の平均値に基づいた周波数信号を出力する。例えば、ＡＮＤ演算部５５４からの出力信号の値が「１」である場合に、１／４割算器５４８からの周波数情報の平均値に基づいた周波数信号を出力し、ＡＮＤ演算部５５４からの出力信号の値が「０」である場合には、この周波数信号を出力しない。
【００１１】
すなわち、コンパレータ５５０〜５５３は、測定した周波数情報が予め設定された上限値と下限値の間の値を有するか否かを判定し、ＡＮＤ演算部５５４に入力する。これによって、測定区間における先行する４つの周波数情報がすべて異常でないかを判定し、周波数情報を使うか否かを判定部５４９で決定する。このように、周波数検出器５３４は、入力信号の立ち上がりから次の立ち上がりまでの時間を測定し、測定区間における先行する４つの周波数情報がすべて異常でないことを判断した上で周波数情報として使用する。
【００１２】
このように、図８に示す回路の場合、測定区間における先行する４つの周波数情報がすべて、それぞれに対して予め設定された周波数情報の範囲内であるという条件を満たさなければ、判定部５４９から周波数信号が出力されない。この場合、例えば、所定の時間が経過すること（タイムアウト）により、ＲＦＩＤタグからの応答信号が正常に読み込まれなかったと判断される。それにより、ＲＦＩＤタグからの応答信号の再読み込みが行われる。したがって、図８を備えたＲＦＩＤリーダライタは、再読み込みの回数が多く、ＰＥＲ（Ｐａｃｋｅｔ  Ｅｒｒｏｒ  Ｒａｔｅ）が高いという問題があった。言い換えると、図８を備えたＲＦＩＤリーダライタは、ＲＦＩＤタグとの通信において受信感度が弱いという問題があった。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−２８３６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述のように、従来のプリアンブル検出回路を備えた無線タグリーダライタは、無線タグとの通信において受信感度が弱いという問題があった。
【課題を解決するための手段】
【００１５】
本発明にかかるプリアンブル検出回路は、無線タグとの間で非接触通信を行うための無線タグリーダライタに用いられるプリアンブル検出回路であって、前記無線タグに応じた基準データを出力する基準データ出力回路と、前記無線タグから送信される信号に含まれるプリアンブルのデータパタンと、前記基準データのデータパタンと、を比較し、前記両データパタンにおいて相違するビット数がＮ（Ｎは自然数）以下の場合には前記プリアンブルを読み込めたと判定する比較回路と、を備える。
【００１６】
また、本発明にかかるプリアンブル検出回路の検出方法は、無線タグとの間で非接触通信を行うための無線タグリーダライタに用いられるプリアンブル検出回路であって、前記無線タグに応じた基準データを出力し、前記無線タグから送信される信号に含まれるプリアンブルのデータパタンと、前記基準データのデータパタンと、を比較し、前記両データパタンにおいて相違するビット数がＮ（Ｎは自然数）以下の場合には前記プリアンブルを読み込めたと判定する。
【００１７】
上述のような構成のプリアンブル検出回路及びその検出方法により、無線タグとの通信において受信感度を向上させることができる。
【発明の効果】
【００１８】
本発明により、無線タグとの通信において受信感度を向上させることが可能なプリアンブル検出回路及びその検出方法を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態にかかるプリアンブル検出回路を備えた無線タグリーダライタを示す図である。
【図２】本発明の実施の形態にかかるプリアンブル検出回路を示す図である。
【図３】本発明の実施の形態にかかるプリアンブル検出回路の検出方法を示すフローチャートである。
【図４】本発明の実施の形態にかかるプリアンブル検出回路のＳＮＲとＰＥＲの関係を示す図である。
【図５】本発明の実施の形態にかかるプリアンブル検出回路のＳＮＲとＰＥＲの関係を示すグラフである。
【図６】複数の通信規格のデータフレームの構成例を示す図である。
【図７】ＩＳＯ１８０９２のデータフレームの構成例を示す図である。
【図８】従来の周波数検出器を示す図である。
【発明を実施するための形態】
【００２０】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００２１】
なお、本発明の実施の形態では、無線タグリーダライタをＲＦＩＤリーダライタとし、無線タグをＲＦＩＤタグとして説明する。なお、例えば、プリアンブルのような固定パタンに基づいてその後のデータ処理を決定する通信方式を用いるものであればＲＦＩＤリーダライタの場合に限られず適用可能である。
【００２２】
まず、本発明の具体的な実施の形態を説明する前に、ＲＦＩＤタグとＲＦＩＤリーダライタとの送受信に用いられるいくつかの通信規格（プロトコル）のデータフレームを説明する。
【００２３】
図６は、ＩＳＯ１４４４３Ａ、ＩＳＯ１５６９３、ＩＳＯ１８０９２、ＩＳＯ１８０００−６、ＩＳＯ１８０００−４の５つのＲＦＩＤ通信規格にそれぞれ定義され、ＲＦＩＤリーダライタが処理するデータフレームの構成を示す。なお、ＩＳＯ１８０００−６とＩＳＯ１８０００−４では、ＲＦＩＤリーダライタが送信するデータフレームと受信するフレームのフォーマットが異なり、図６においてそれぞれ示している。各データフレームにおいて、「ＣＲＣ」の後の括弧中の数字は、ＣＲＣデータのビット数を示す。また、各データフレームの構成要素について、その通信規格で用いられた用語で表記する。
【００２４】
図６に示すように、それぞれの通信規格におけるデータフレームは、主として、「Ｐｒｅａｍｂｌｅ＋ＳＹＮＣ＋ＬＥＮＧＴＨ」、「ＳＯＣ」等から構成されるプリアンブルと、データコマンドを含むペイロードと、データコマンドが正しく読みこまれたかどうかを検出（誤り検出）するために用いられるＣＲＣデータと、によって構成される。ＲＦＩＤリーダライタがＲＦＩＤタグからの応答信号（データフレーム）を受信した場合、この応答信号に含まれるプリアンブルに基づいてデータ受信用のクロックが制御される。そして、このデータ受信用クロックに同期してプリアンブルに続くデータフレームの読み込みが行われる。
【００２５】
なお、プリアンブルが上位ビットである（すなわち終端データが下位ビットである）か、プリアンブルが下位ビットである（すなわち終端データが上位ビットである）かは、通信規格によって異なる場合がある。しかし、何れの場合おいてもデータフレームの伝送はプリアンブルからである。以下において、データフレームの各構成要素を伝送順に示す。
【００２６】
図６に示すように、ＩＳＯ１４４４３Ａのデータフレームは、プリアンブル「ＳＯＣ」と、ペイロードと、１６ビットのＣＲＣデータと、終端データ「ＥＯＣ」からなる。以下、説明上の便宜のため、ペイロードとＣＲＣを合わせてＰＡＹＣＲＣという場合がある。また、ＰＡＹＣＲＣは、通常、生成処理に際してエンコードされ、解析処理に際してデコードされる。
【００２７】
ＩＳＯ１５６９３のデータフレームは、プリアンブル「ＳＯＦ」と、ＰＡＹＣＲＣと、終端データ「ＥＯＦ」からなる。ＣＲＣデータは１６ビットである。
【００２８】
ＩＳＯ１８０９２のデータフレームは、プリアンブル「Ｐｒｅａｍｂｌｅ＋ＳＹＮＣ＋ＬＥＮＧＴＨ」と、ＰＡＹＣＲＣからなる。ＩＳＯ１８０９２のデータフレームのプリアンブルにおける「ＳＹＮＣ」は、ＩＳＯ１８０９２のＰＡＹＣＲＣをデコードする際に用いられる極性データ（Ｐｏｌａｒｉｔｙ  Ｄａｔａ）が含まれている。また、ＰＡＹＣＲＣのデータ長を示す「ＬＥＮＧＴＨ」も、デコードの際に用いられる。ＩＳＯ１８０９２のデータフレームのＣＲＣデータは１６ビットである。ＩＳＯ１８０９２のデータフレームには、終端データが無い。
【００２９】
ＩＳＯ１８０００−６では、ＲＦＩＤリーダライタが送信するデータフレームは、プリアンブルと、ＰＡＹＣＲＣからなる。プリアンブルは、「Ｐｒｅａｍｂｌｅ」と「Ｆｒａｍｅｓｙｎｃ」の２種類がある。ＣＲＣは、１６ビットと５ビットの２種類がある。また、ＲＦＩＤリーダライタが受信するデータフレームは、プリアンブル「Ｐｒｅａｍｂｌｅ」とＰＡＹＣＲＣとからなり、ＣＲＣは、１６ビットである。ＩＳＯ１８０００−６のデータフレームも、終端データが無い。
【００３０】
ＩＳＯ１８０００−４では、ＲＦＩＤリーダライタが送信するデータフレームは、プリアンブル「Ｐｒｅａｍｂｌｅ＋ｄｅｔｅｃｔ」及び「Ｐｒｅａｍｂｌｅ＋Ｄｅｌｉｍｉｔｅｒ」とＰＡＹＣＲＣとからなり、ＣＲＣデータは１６ビットである。また、ＲＦＩＤリーダライタが受信するデータフレームは、プリアンブル「Ｑｕｉｅｔ＋Ｐｒｅａｍｂｌｅ」とＰＡＹＣＲＣからなり、ＣＲＣデータは１６ビットである。ＩＳＯ１８０９２のデータフレームも、終端データが無い。
【００３１】
また、図６に示していないが、通信規格によって、ＰＡＹＣＲＣのデータには、パリティビットが挿入されたものもあれば、パリティビットが挿入されていないものもある。また、通信規格によっては、データコマンドの誤り検出を行う等のために終端データやパリティビットもデータフレームに含まれる場合がある。なお、以下の実施の形態の説明では、通信規格がＩＳＯ１８０９２の場合を例に説明するが、その他の通信規格の場合にも適用可能である。
【００３２】
次に、本発明の実施の形態について図面を参照して説明する。図１に、本発明の実施の形態におけるプリアンブル検出回路を備えたＲＦＩＤリーダライタ（無線タグリーダライタ）を示す。図１に示すＲＦＩＤリーダライタは、ＲＦＩＤタグ（無線タグ）との信号の送受信を行うアンテナ１０１と、アナログ信号処理を行うＲＦ部１１４と、デジタル信号処理を行うモデム部１１５と、ＣＰＵ等が設けられ所定の演算処理を行う演算処理部１１６と、を備える。ここで、図１に示すＲＦＩＤリーダライタは、ＲＦＩＤタグとの通信において受信感度を制御可能なプリアンブル検出回路１１２を備えることを特徴とする。なお、図１には、ＲＦＩＤタグからの応答信号を受信する回路のみ示している。したがって、実際には、ＲＦＩＤタグへの信号を送信するための回路等も備えている。
【００３３】
また、ＲＦ部１１４は、ミキサ１０２と、ＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）１０３と、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）１０４と、ＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）１０５と、ミキサ１０７と、ＨＰＦ１０８と、ＬＰＦ１０９と、ＶＧＡ１１０と、をさらに備える。モデム部１１５は、ＡＤＣ（ＡＤコンバータ）１０６と、ＡＤＣ１１１と、プリアンブル検出回路１１２と、データフレーム同期検出回路１１３と、をさらに備える。
【００３４】
まず、図１に示す回路の回路構成について説明する。アンテナ１０１は、ミキサ１０２の入力端子と、ミキサ１０７の入力端子と、にそれぞれ接続される。ミキサ１０２の２つの出力端子は、ＨＰＦ１０３の２つの入力端子に互いに接続される。ＨＰＦ１０３の２つの出力端子は、ＬＰＦ１０４の２つの入力端子に互いに接続される。ＬＰＦ１０４の２つの出力端子は、ＶＧＡ１０５の２つの入力端子に互いに接続される。ＶＧＡ１０５の２つの出力端子は、ＡＤＣ１０６の２つの入力端子に互いに接続される。ＡＤＣ１０６の出力端子はプリアンブル検出回路１１２の一方の入力端子に接続される。
【００３５】
ミキサ１０７の２つの出力端子は、ＨＰＦ１０８の２つの入力端子に互いに接続される。ＨＰＦ１０８の２つの出力端子は、ＬＰＦ１０９の２つの入力端子に互いに接続される。ＬＰＦ１０９の２つの出力端子は、ＶＧＡ１１０の２つの入力端子に互いに接続される。ＶＧＡ１１０の２つの出力端子は、ＡＤＣ１１１の２つの入力端子に互いに接続される。ＡＤＣ１１１の出力端子はプリアンブル検出回路１１２の他方の入力端子に接続される。
【００３６】
プリアンブル検出回路１１２の２つの出力端子は、データフレーム同期検出回路１１３の２つの入力端子に互いに接続される。データフレーム同期検出回路１１３の出力端子は、演算処理部１１６の入力端子に接続される。
【００３７】
次に、図１に示す回路の動作について説明する。まず、演算処理部１１６から出力されたデータフレームは、モデム部１１５及びＲＦ部１１４を介してアンテナ１０１から送信される（不図示）。
【００３８】
アンテナ１０１はＲＦＩＤタグからの応答信号を受信する。この応答信号はミキサ１０２及びミキサ１０７に入力される。ここでは、ダイレクトコンバージョン方式を採用した例について説明する。すなわち、ＲＦＩＤタグからの応答信号とＲＦＩＤタグに送信する搬送波との位相差により、ＲＦＩＤタグからの応答信号が検出できなくなるのを回避するため、ＲＦＩＤタグに送信する搬送波とその位相を９０度ずらした信号とでそれぞれ検波する。
【００３９】
ミキサ１０２は、ＲＦＩＤタグからの応答信号と、ＲＦＩＤタグに送信する搬送波とをミキシングしてＩ相ベースバンド信号を出力する。Ｉ相ベースバンド信号はＨＰＦ１０３、ＬＰＦ１０４によってノイズが取り除かれる。ＬＰＦ１０４から出力された信号対は、ＶＧＡ１０５によって差動増幅される。ＶＧＡ１０５から出力された信号対はＡＤＣ１０６によってデジタル信号に変換される。
【００４０】
同様に、ミキサ１０７は、ＲＦＩＤタグからの応答信号と、９０度位相がずれた搬送波とをミキシングしてＱ相ベースバンド信号を出力する。Ｑ相ベースバンド信号はＨＰＦ１０８、ＬＰＦ１０９によってノイズが取り除かれる。ＬＰＦ１０９から出力された信号対は、ＶＧＡ１１０によって差動増幅される。ＶＧＡ１１０から出力された信号対はＡＤＣ１１１によってデジタル信号に変換される。
【００４１】
ＡＤＣ１０６の出力信号及びＡＤＣ１１１の出力信号は、プリアンブル検出回路１１２に入力される。なお、ＡＤＣ１０６の出力信号及びＡＤＣ１１１の出力信号は、プリアンブル検出回路１１２においてそれぞれ同様の処理が行われる。その後、データフレーム同期検出回路１１３において２つの入力信号のうちいずれか一方の信号が同期検出され、演算処理部１１６に送信される。以下の説明では、ＡＤＣ１０６の出力信号の処理についてのみ説明する。
【００４２】
プリアンブル検出回路１１２は、ＡＤＣ１０６の出力信号（例えばＩＳＯ１８０９２のデータフレーム）に含まれるプリアンブル（例えば、「Ｐｒｅａｍｂｌｅ＋ＳＹＮＣ＋ＬＥＮＧＴＨ」）を検出し、予め設定されたデータ（例えば、ＩＳＯ１８０９２のプリアンブルデータ）と一致するか否かを判定する。
【００４３】
ＡＤＣ１０６の出力信号に含まれるプリアンブルが予め設定されたデータと一致する場合は、プリアンブルに続くデータフレーム（例えば、ペイロード、ＣＲＣデータ）がデータフレーム同期検出回路１１３に出力される。データフレーム同期検出回路１１３では、プリアンブルに続くデータフレームが、プリアンブルに基づいて制御された受信用クロックによって同期検出される。データフレーム同期検出回路１１３によって同期検出されたデータフレームは演算処理部１１６に送信される。なお、データフレーム同期検出回路１１３は、２つの入力信号のうちいずれかを一方を選択し、演算処理部１１６に送信する。
【００４４】
一方、ＡＤＣ１０６の出力信号に含まれるプリアンブルが予め設定されたデータと一致しない場合は、プリアンブルに続くデータフレームは、データフレーム同期検出回路１１３に出力されない。つまり、演算処理部１１６にはデータフレームは送信されない。この場合、例えば、所定の時間が経過すること（タイムアウト）により、演算処理部１１６はデータフレームを読み込めなかったと判断する。それにより、ＲＦＩＤリーダライタは再読み込みを行う。
【００４５】
ここで、本発明の実施の形態にかかるプリアンブル検出回路１１２は、ＲＦＩＤタグからの応答信号（例えば、ＡＤＣ１０６の出力信号に含まれるプリアンブル）と予め設定されたデータとを比較して、両データパタンにおいて相違するエラービット数がＮ（Ｎは自然数）ビット以下の場合には、互いに一致していると判定する（以下、互いに一致していると判定されるエラービット数を許容エラービット数、と称す）。したがって、エラービット数がＮビット以下の場合には、プリアンブルに続くデータフレームがデータフレーム同期検出回路１１３に出力される。そして、データフレーム同期検出回路１１３によって同期検出されたデータフレームは、演算処理部１１６に送信される。
【００４６】
次に、図２に示すプリアンブル検出回路１１２と、図３に示すフローチャートと、を用いてプリアンブル検出回路１１２の動作についてさらに詳しく説明する。なお、図３はプリアンブル検出回路１１２とそれを備えたＲＦＩＤリーダライタの動作を示すフローチャートである。
【００４７】
図２に示すようにプリアンブル検出回路１１２は、基準データ出力回路２０１と、比較回路２０２と、比較回路２０３と、ＡＮＤ２０４と、ＡＮＤ２０５と、を有する。ＡＤＣ１０６（図２において不図示。図１を参照）の出力端子は、比較回路２０２の一方の入力端子と、ＡＮＤ２０４の一方の入力端子に接続される。ＡＤＣ１１１（図２において不図示。図１を参照）の出力端子は、比較回路２０３の一方の入力端子とＡＮＤ２０５の一方の入力端子とに接続される。基準データ出力回路２０１の出力端子は、比較回路２０２の他方の入力端子と比較回路２０３の他方の入力端子とに接続される。比較回路２０２の出力端子は、ＡＮＤ２０４の他方の入力端子に接続される。比較回路２０３の出力端子は、ＡＮＤ２０５の他方の入力端子に接続される。
【００４８】
基準データ出力回路２０１には、予め設定されたデータ（基準データ）が格納されている。具体的には、通信規格（例えば、ＩＳＯ１８０９２）に基づくプリアンブルデータ（例えば、「Ｐｒｅａｍｂｌｅ＋ＳＹＮＣ＋ＬＥＮＧＴＨ」）が格納されている。基準データ出力回路２０１から出力される基準データ（プリアンブルデータ）と、ＡＤＣ１０６の出力信号に含まれるプリアンブルとが比較回路２０２に入力される（図３のＳ２００）。
【００４９】
ここで、比較回路２０２は、ＡＤＣ１０６の出力信号に含まれるプリアンブルと基準データとのエラービット数がＮ（Ｎは自然数）ビット以下の場合には、互いに一致していると判定する。このように、ＡＤＣ１０６の出力信号に含まれるプリアンブルと基準データとが一致していると判定された場合（図３のＳ２０１のＹＥＳ）、比較回路２０２から論理レベルがハイレベルの信号が出力される。それにより、ＡＤＣ１０６の出力信号（ＲＦＩＤタグからの応答信号）は、ＡＮＤ２０４を介してデータフレーム同期検出回路１１３（図２において不図示。図１を参照）に出力される。
【００５０】
データフレーム同期検出回路１１３では、プリアンブルに続くデータフレームが、プリアンブルに基づいて制御された受信用クロックによって同期検出される。データフレーム同期検出回路１１３によって同期検出されたデータフレームは、演算処理部１１６に送信され、所定の演算処理が行われる（図３のＳ２０２）。
【００５１】
その後は、ＣＲＣデータによって誤り検出が実行され（図３のＳ２０３）、データフレームの読み込みが完了する（図３のＳ２０３のＮＯ）。なお、ＣＲＣデータによって誤りが検出された場合には、ＲＦＩＤタグの読み込みが正常に行われなかったと判断される。この場合には、データフレームの再読み込みが行われる（図３のＳ２００のＹＥＳ）。
【００５２】
一方、比較回路２０２は、ＡＤＣ１０６の出力信号に含まれるプリアンブルと基準データとのエラービット数がＮビットを超える場合には、互いに一致していないと判定する。このように、ＡＤＣ１０６の出力信号に含まれるプリアンブルと基準データとが一致していないと判定された場合（図３のＳ２０１のＮＯ）、比較回路２０２から論理レベルがロウレベルの信号が出力される。それにより、ＡＤＣ１０６の出力信号（ＲＦＩＤタグからの応答信号）は、ＡＮＤ２０４を介してデータフレーム同期検出回路１１３に出力されない。この場合、データフレーム同期検出回路１１３には、ロウレベルの信号が出力される。そして、例えば、所定の時間が経過すること（タイムアウト）により、演算処理部１１６はデータフレームを読み込めなかったと判断する。それにより、ＲＦＩＤリーダライタは再読み込みを行う（図３のＳ２０１のＮＯ）。
【００５３】
比較回路２０３は、ＡＤＣ１１１の出力信号に含まれるプリアンブルデータと、基準データ出力回路２０１から出力される基準データ（プリアンブルデータ）を比較する。ＡＮＤ２０５は、比較回路２０３の比較結果に基づいてＡＤＣ１１１から出力される信号をデータフレーム同期検出回路１１３に出力するか否かを制御する。詳細な動作は、比較回路２０２及びＡＮＤ２０４の場合と同様であるため説明を省略する。
【００５４】
このように本発明の実施の形態にかかるプリアンブル検出回路は、ＲＦＩＤタグからの応答信号に含まれるプリアンブルと基準データとのエラービット数がＮ（Ｎは自然数）ビット以下の場合には、互いに一致していると判定する。それにより、ＲＦＩＤタグからの受信信号の感度を向上させることができる。
【００５５】
次に、図４及び図５に、プリアンブル検出回路１１２の許容エラービット数とＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）とＰＥＲ（Ｐａｃｋｅｔ  Ｅｒｒｏｒ  Ｒａｔｅ）との関係を示す。図４は、許容エラービット数とＳＮＲとＰＥＲとの関係を数値により示した図である。また、図５は、図４をグラフとして示す。なお、図４及び図５は、通信規格がＩＳＯ１８０００−６ＴｙｐｅＣの場合の測定データである。
【００５６】
なお、ＰＥＲは、ＲＦＩＤタグからの応答信号の読み込み回数に対する読み込みエラー回数の割合を表している。ここで、プリアンブル検出回路１１２においてプリアンブルが一致しないと判定された場合には、読み込みエラーとしてカウントされる。また、ＣＲＣデータにより誤り検出された場合にも読み込みエラーとしてカウントされる。
【００５７】
ここで、従来技術のＲＦＩＤリーダライタのＰＥＲと、本発明の実施の形態にかかるプリアンブル検出回路１１２を備えたＲＦＩＤリーダライタのＰＥＲと、を同じノイズ発生状況下（ＳＮＲが同じ状況下）で比較した場合について説明する。図４及び図５に示すように、従来技術のＲＦＩＤリーダライタ（許容エラービット数が０）は、プリアンブルが完全に一致しない場合、その後のデータフレームの読み込みを行わない。このように、従来のＲＦＩＤリーダライタの場合、プリアンブルが完全に一致しなければ読み込みエラーとしてカウントされるため、ＰＥＲが高い値を示す。
【００５８】
一方、本発明のプリアンブル検出回路１１２を備えたＲＦＩＤリーダライタのように許容エラービットがＮビット（Ｎは自然数。この例ではＮ＝２）の場合、許容エラービット数が０ビットの場合よりもＰＥＲが低い値を示す。これは、この例の場合、プリアンブルのエラービットが１〜２ビットの場合でも、その後のデータフレームの読み込みが正常に行われたためであると考えられる。つまり、プリアンブルが完全に一致していない場合でも、それに続くデータフレームの読み込みは正常に行われる可能性が高いことがわかる。
【００５９】
したがって、プリアンブル検出回路１１２において許容エラービットをＮビットに設定することにより、ＰＥＲの低いプリアンブル検出が可能である。つまり、ＲＦＩＤタグとの通信精度を維持したまま受信感度を向上させることができる。また、仮に許容エラービットをＮビットに設定することにより、異常のあるデータフレームが読み込まれた場合でも、ＣＲＣデータによって誤り検出が実行されるため問題は生じない。
【００６０】
なお、図４及び図５には、本発明の実施の形態にかかるプリアンブル検出回路１１２の例として、許容エラービットが２ビットの場合のみ示しているが、これに限られない。通信規格等の条件に応じて許容エラービットを調整することにより、ＰＥＲの低い最適なプリアンブル検出が可能である。
【００６１】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本発明の実施の形態にかかるプリアンブル検出回路は、ＩＳＯ１８０９２のプリアンブルを「Ｐｒｅａｍｂｌｅ＋ＳＹＮＣ＋ＬＥＮＧＴＨ」として説明したが、これに限られない。例えば、ＩＳＯ１８０９２のプリアンブルを「Ｐｒｅａｍｂｌｅ」のみとした場合の回路構成にも適宜変更することが可能である。この場合、基準データ出力回路２０１は、基準データとしてプリアンブル「Ｐｒｅａｍｂｌｅ」のみを格納する。
【００６２】
また、本発明の実施の形態では、モデム部１１５に備えられた受信回路として、ＡＤＣ１０６、１１１、プリアンブル検出回路１１２、データフレーム同期検出回路１１３が備えられた場合の例について説明したが、これに限られない。例えば、データフレームのノイズを除去するためのローパスフィルター回路等が備えられた回路構成にも適宜変更可能である。
【００６３】
また、本発明の実施の形態では、ＲＦＩＤリーダライタにおいて、ＲＦＩＤタグからの応答信号によってＩ相ベースバンド信号とＱ相ベースバンド信号の２種類の信号が生成される場合の例について説明したが、これに限られない。例えば、Ｉ相ベースバンド信号のみが生成される回路構成にも適宜変更することが可能である。なお、この場合、プリアンブル検出回路１１２は、基準データ出力回路２０１と、比較回路２０２と、ＡＮＤ２０４と、のみから構成される。あるいは、趣旨を逸脱しない限りにおいて、ＲＦＩＤタグからの応答信号を受信する方式として、ダイレクトコンバージョン方式に代わる他の方式（例えば、スーパーヘテロダイン方式）を用いても良い。
【００６４】
また、本発明の実施の形態にかかるプリアンブル検出回路１１２は、図２に示す回路に限られず、趣旨を逸脱しない限りにおいて適宜変更が可能である。例えば、図２に示す回路は、ＡＮＤ２０４、２０５が設けられた場合の例について説明したがこれに限られない。比較回路２０２、２０３において、ＲＦＩＤタグからの応答信号と基準データとが一致しないと判定された場合、データフレームがデータフレーム同期検出回路１１３に送信されない回路構成であれば適宜変更可能である。
【符号の説明】
【００６５】
１０１  アンテナ
１０２  ミキサ
１０３  ＨＰＦ
１０４  ＬＰＦ
１０５  ＶＧＡ
１０６  ＡＤＣ
１０７  ミキサ
１０８  ＨＰＦ
１０９  ＬＰＦ
１１０  ＶＧＡ
１１１  ＡＤＣ
１１２  プリアンブル検出回路
１１３  データフレーム同期検出回路
１１４  ＲＦ部
１１５  モデム部
１１６  演算処理部
２０１  基準データ出力回路
２０２  比較回路
２０３  比較回路
２０４  ＡＮＤ
２０５  ＡＮＤ
【図１】
2010199912.tif 000003
【図２】
2010199912.tif 000004
【図３】
2010199912.tif 000005
【図４】
2010199912.tif 000006
【図５】
2010199912.tif 000007
【図６】
2010199912.tif 000008
【図７】
2010199912.tif 000009
【図８】
2010199912.tif 000010