(57)【要約】【課題】どのような半導体装置であってもＡＣ測定を容易に行うことができるＡＣテスト容易化回路およびＡＣテスト方法を提供することにある。【解決手段】ＡＣテスト容易化回路１は、インバータＩＶ１で反転された出力ＱがＡＮＤゲートＡＮ１を介して入力Ｄへフィードバックされるフリップ・フロップＦＦ１が、クロック信号ＣＫを２分周したＡＣ測定信号ＡＣ１を生成し、マルチプレクサＭＵＸ１が、ＡＣテストモード信号ＴＥによる切り替えにより、ＡＣテストモード時に、通常回路信号に代えてＡＣ測定信号ＡＣ１を半導体装置１００の最終段フリップ・フロップＦＦ１０１へ出力する。【選択図】図１
2010002345.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号に同期したＡＣ測定用信号を生成するＡＣ測定用信号生成手段と、
ＡＣテストモード時に、通常回路信号に代えて前記ＡＣ測定信号を最終段フリップ・フロップへ出力する信号選択手段と
を有することを特徴とするＡＣテスト容易化回路。
【請求項２】
前記ＡＣ測定用信号の初期値を設定する初期値設定手段
をさらに有することを特徴とする請求項１に記載のＡＣテスト容易化回路。
【請求項３】
請求項１または２に記載のＡＣテスト容易化回路を備える半導体装置のＡＣ測定方法であって、
前記最終段フリップ・フロップの出力が接続される出力ピンのＡＣ測定が、
前記クロック信号の入力から前記ＡＣ測定信号の期待値が出力されるまでのディレイ値を計測することにより行われる
ことを特徴とするＡＣテスト方法。
【請求項４】
初段フリップ・フロップの出力を１クロック期間保持するデータ保持手段と、
前記初段フリップ・フロップの出力と前記データ保持手段の出力が一致したときにエラー信号を出力するエラー検出手段と
を有することを特徴とするＡＣテスト容易化回路。
【請求項５】
請求項４に記載のＡＣテスト容易化回路を備える半導体装置のＡＣ測定方法であって、
前記初段フリップ・フロップの入力へ接続される入力ピンのＡＣ測定が、
１クロックごとに値が反転する信号を入力タイミングを１クロックごとに変化させながら前記入力ピンへ与え、前記エラー信号が出力された入力タイミングを前記入力ピンの前記クロック信号に対するタイミングマージンとして計測する
ことを特徴とするＡＣテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＣテスト容易化回路およびＡＣテスト方法に関する。
【背景技術】
【０００２】
半導体装置のスペックの中に、出力ピンおよび入力ピンに対するＡＣスペックがある。ここで、出力ピンに対するＡＣスペックとは、クロックに同期して変化する回路最終段のフリップ・フロップの出力が出力ピンに伝達されるまでのクロック入力時刻からのディレイの規定値を指す。また、入力ピンに対するＡＣスペックとは、回路初段のフリップ・フロップのデータ入力のクロックに対するセットアップ時間およびホールド時間の規定値を指す。
【０００３】
半導体装置の製造試験では、このような出力ピンおよび入力ピンに対するＡＣスペックに関する試験を行なう必要がある。
【０００４】
その試験方法としては、例えば、出力ピンのＡＣ測定では、その出力を期待値とするテストベクタで半導体装置を動作させ、テスターのストローブ位置を変化させながら出力ピンの値を観測して、出力ピンのディレイ値を計測する、という方法がとられる。また、入力ピンのＡＣ測定では、回路初段のフリップ・フロップへのデータ入力のタイミングを変化させながらテストを行い、そのフリップ・フロップの出力が伝達される出力ピンを観測して、セットアップ時間違反およびホールド時間違反でエラーが発生するタイミングを測定する、という方法がとられる。
【０００５】
ところが、近年、上述の方法でＡＣ測定を行う場合、半導体装置の大規模化に伴うテスタビリティの悪化により、テストベクタのステップ数が膨大になるという問題が発生している。すなわち、出力ピンのＡＣ測定では、試験対象の回路最終段のフリップ・フロップに所望の値をセットするまでの手数が掛かり、入力ピンのＡＣ測定では、試験対象の回路初段のフリップ・フロップの出力の値を出力ピンに伝達するまでの手数が掛かる、という問題が発生する。これにより、テストベクタの作成に多くのコストと時間が必要になるという問題が発生する。
【０００６】
これに対して、従来、バウンダリ・スキャン・テスト機能を有するＬＳＩデバイスに、内部回路とバウンダリ・スキャン・レジスタとの間にインターフェース回路を備えるとともに、デバイス入力ピンおよびデバイス出力ピンＡＣ測定実行用の私的命令を命令デコーダでデコードした信号を受けて制御信号を出力する制御回路を備え、デバイス入力ピンから初段のフリップ・フロップまで、および、最終段のフリップ・フロップからデバイス出力ピンまでを独立して観測可能とするＡＣ測定回路が提案されている（例えば、特許文献１参照。）。
【０００７】
この提案では、任意のデバイス入力ピンから初段のフリップ・フロップまで、および、任意の最終段のフリップ・フロップからデバイス出力ピンまでを活性化させるテストベクタだけを作成すればよいので、テストベクタ作成時間が短縮される。
【０００８】
しかし、上述のＡＣ測定回路を用いる方法は、半導体装置がバウンダリ・スキャン・テスト機能を有するＬＳＩデバイスである場合にのみ有効であり、バウンダリ・スキャン・テスト機能を有さない半導体装置にでは適用できない、という問題があった。
【特許文献１】特開２０００−９７９９７号公報  （第３−４ページ、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の目的は、どのような半導体装置であってもＡＣ測定を容易に行うことができるＡＣテスト容易化回路およびＡＣテスト方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、クロック信号に同期したＡＣ測定用信号を生成するＡＣ測定用信号生成手段と、ＡＣテストモード時に、通常回路信号に代えて前記ＡＣ測定信号を最終段フリップ・フロップへ出力する信号選択手段とを有することを特徴とするＡＣテスト容易化回路が提供される。
【００１１】
また、本発明の別の一態様によれば、初段フリップ・フロップの出力を１クロック期間保持するデータ保持手段と、前記初段フリップ・フロップの出力と前記データ保持手段の出力が一致したときにエラー信号を出力するエラー検出手段とを有することを特徴とするＡＣテスト容易化回路が提供される。
【発明の効果】
【００１２】
本発明によれば、どのような半導体装置であってもＡＣ測定を容易に行うことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１４】
図１は、本発明の実施例１に係るＡＣテスト容易化回路およびそれを備える半導体装置の構成の例を示す回路図である。
【００１５】
本実施例のＡＣテスト容易化回路１は、インバータＩＶ１で反転された出力ＱがＡＮＤゲートＡＮ１を介して入力Ｄへフィードバックされ、クロック信号ＣＫを２分周したＡＣ測定信号ＡＣ１を生成するフリップ・フロップＦＦ１と、ＡＣテストモード信号ＴＥによる切り替えにより、通常回路信号に代えてＡＣ測定信号ＡＣ１を半導体装置１００の最終段フリップ・フロップＦＦ１０１へ出力するマルチプレクサＭＵＸ１と、を有する。
【００１６】
ＡＮＤゲートＡＮ１の他の入力にはリセット信号Ｒが入力される。リセット信号Ｒにより、ＡＣ測定信号ＡＣ１のリセット状態での値が‘０’に設定される。
【００１７】
半導体装置１００は、ＡＣテスト容易化回路１の出力が入力される最終段フリップ・フロップＦＦ１０１と、最終段フリップ・フロップＦＦ１０１の出力が入力される出力バッファＢＵＦ１０１と、出力バッファＢＵＦ１０１の出力が接続される出力ピンＯＰ１０１と、を備える。
【００１８】
このＡＣテスト容易化回路１を用いることにより、最終段フリップ・フロップＦＦ１０１の出力が接続される出力ピンＯＰ１０１のＡＣ測定を簡単に行うことができる。
【００１９】
図２を用いて、そのＡＣ測定方法について説明する。
【００２０】
リセット信号Ｒを立ち上げて、フリップ・フロップＦＦ１のリセット状態を解除すると、ＡＣ測定信号ＡＣ１として、クロック信号ＣＫの２分周波が出力される。
【００２１】
ＡＣテストモード信号ＴＥを‘０’としてＡＣテスト実行モードにしておくと、ＡＣ測定信号ＡＣ１が、最終段フリップ・フロップＦＦ１０１へ入力される。
【００２２】
最終段フリップ・フロップＦＦ１０１は、クロック信号ＣＫの立ち上りで、ＡＣ測定信号ＡＣ１を取り込む。
【００２３】
最終段フリップ・フロップＦＦ１０１の取り込まれたデータは、出力バッファＢＵＦ１０１を介して出力ピンＯＰ１０１へ出力される。
【００２４】
そこで、出力ピンＯＰ１０１にＡＣスペックで規定される負荷を接続して、クロック信号ＣＫの立ち上りからＡＣ測定信号ＡＣ１の期待値が出力されるまでのディレイ値を計測する。
【００２５】
これにより、最終段フリップ・フロップＦＦ１０１の出力が出力ピンＯＰ１０１に伝達されるまでのディレイが、ＡＣスペックを満たしているかどうかの判定を行うことができる。
【００２６】
このような本実施例によれば、どのような半導体装置であっても、クロック信号を入力するだけで、最終段フリップ・フロップの出力が接続される出力ピンのＡＣテストを容易に行うことができる。これにより、ＡＣテスト用のテストベクタ作成に要するコストと時間を大幅に削減することができる。
【実施例２】
【００２７】
実施例１では、ＡＣ測定信号の初期値が‘０’に固定されていたが、本実施例では、ＡＣ測定信号の初期値を‘０’、‘１’のいずれにも設定することのできるＡＣテスト容易化回路の例を示す。
【００２８】
図３は、本発明の実施例２に係るＡＣテスト容易化回路の構成の例を示す回路図である。
【００２９】
本実施例のＡＣテスト容易化回路２では、実施例１のＡＮＤゲートＡＮ１の代わりに、リセット信号Ｒを入力選択信号とするマルチプレクサＭＵＸ２を介して、インバータＩＶ１で反転されたフリップ・フロップＦＦ１の出力Ｑがフリップ・フロップＦＦ１の入力Ｄへフィードバックされる。
【００３０】
マルチプレクサＭＵＸ２のもう片方の入力へは、初期値設定信号ＩＳが入力される。
【００３１】
マルチプレクサＭＵＸは、リセット信号Ｒがリセット状態を設定するときは、初期値設定信号ＩＳをフリップ・フロップＦＦ１へ出力する。これにより、リセット状態では、フリップ・フロップＦＦ１から出力されるＡＣ測定信号ＡＣ２は、初期値設定信号ＩＳで入力される値に初期設定される。
【００３２】
その後、リセット信号Ｒによるリセットが解除されると、フリップ・フロップＦＦ１は２分周動作を行い、ＡＣ測定信号ＡＣ２として、クロック信号ＣＫの２分周波を出力する。
【００３３】
図４に、ＡＣテスト容易化回路２の初期値設定の例を示す。
【００３４】
図４（ａ）は、初期値設定信号ＩＳを‘０’として、ＡＣ測定信号ＡＣ２の初期値を‘０’に設定する例を示し、図４（ｂ）は、初期値設定信号ＩＳを‘１’として、ＡＣ測定信号ＡＣ２の初期値を‘１’に設定する例を示す。
【００３５】
本実施例のＡＣテスト容易化回路２の効果的な活用法は、複数の最終段フリップ・フロップが組み合わせ論理回路を介して１つの出力ピンに接続されている半導体装置に使用することである。複数の最終段フリップ・フロップのそれぞれの入力に、本実施例のＡＣテスト容易化回路２を１つずつ接続することにより、それぞれの最終段フリップ・フロップから出力ピンまでの出力ディレイの測定を行うことができる。
【００３６】
図５に、本実施例のＡＣテスト容易化回路２を備える半導体装置の例を示す。ここでは、３つの最終段フリップ・フロップが、組み合わせ論理回路を介して１つの出力ピンに接続されている例を示す。
【００３７】
図５に示す半導体装置２００は、３つの最終段フリップ・フロップＦＦ２０１、ＦＦ２０２、ＦＦ２０３の出力が、ＡＮＤゲートＡＮ２０１およびＯＲゲートＯＲ２０１からなる組み合わせ論理回路を介して出力バッファＢＵＦ２０１へ入力され、出力バッファＢＵＦ２０１の出力が出力ピンＯＰ２０１へ接続されている。
【００３８】
この半導体装置２００において、最終段フリップ・フロップＦＦ２０１、ＦＦ２０２、ＦＦ２０３の入力へ、本実施例のＡＣテスト容易化回路２Ａ、２Ｂ、２Ｃを１つずつ接続する。
【００３９】
ＡＣテスト容易化回路２Ａ、２Ｂ、２Ｃのそれぞれには、個別のリセット信号Ｒ１、Ｒ２、Ｒ３および個別の初期値設定信号ＩＳ１、ＩＳ２、ＩＳ３を入力する。したがって、ＡＣテスト容易化回路２Ａ、２Ｂ、２Ｃには、個別に、リセット状態およびＡＣ測定信号ＡＣ２の初期値を設定することができる。
【００４０】
すなわち、ＡＣテストモード信号ＴＥによりＡＣテストモードを設定したとき、ＡＣテスト容易化回路２Ａ、２Ｂ、２Ｃの出力Ｓ１、Ｓ２、Ｓ３に、任意のタイミングで、任意の値のＡＣ測定信号ＡＣ２の初期値を出力することができる。
【００４１】
これにより、組み合わせ論理回路に任意の信号伝達経路を形成することができ、測定対象の最終段フリップ・フロップの出力のみを出力ピンＯＰ２０１を伝達することができる。すなわち、その最終段フリップ・フロップのＡＣテストを実行することができる。
【００４２】
例えば、最終段フリップ・フロップＦＦ２０１のＡＣテストを行うときは、ＡＣテスト容易化回路２Ｂの出力Ｓ２を‘１’、ＡＣテスト容易化回路２Ｃの出力Ｓ３を‘０’に設定する。同様に、最終段フリップ・フロップＦＦ２０２のＡＣテストを行うときは、ＡＣテスト容易化回路２Ａの出力Ｓ１を‘１’、ＡＣテスト容易化回路２Ｃの出力Ｓ３を‘０’に設定する。また、最終段フリップ・フロップＦＦ２０３のＡＣテストを行うときは、ＡＣテスト容易化回路２Ａの出力Ｓ１、あるいはＡＣテスト容易化回路２Ｂの出力Ｓ２のいずれかを‘０’に設定すればよい。
【００４３】
図６に、半導体装置２００の出力ピンＯＰ２０１における出力ディレイ測定の例を示す。
【００４４】
この例では、リセット信号Ｒ１、Ｒ２、Ｒ３および初期値設定信号ＩＳ１、ＩＳ２、ＩＳ３を操作することにより、時刻ｔ１、ｔ２で最終段フリップ・フロップＦＦ２０１の立ち上りディレイ、立ち下りディレイの測定、時刻ｔ４、ｔ５で最終段フリップ・フロップＦＦ２０２の立ち上りディレイ、立ち下りディレイの測定、時刻ｔ７、ｔ８で最終段フリップ・フロップＦＦ２０３の立ち上りディレイ、立ち下りディレイの測定、を行うようにしている。
【００４５】
このような本実施例によれば、複数の最終段フリップ・フロップが組み合わせ論理回路を介して１つの出力ピンに接続されている半導体装置であっても、それぞれの最終段フリップ・フロップのＡＣテストをテスト信号の簡単な組み合わせで容易に実行することができる。これにより、ＡＣテスト用のテストベクタ作成に要するコストと時間の一層の削減を図ることができる。
【実施例３】
【００４６】
実施例１および２では、最終段フリップ・フロップに対するＡＣテスト容易化回路の例を示したが、本実施例では、初段フリップ・フロップに対するＡＣテスト容易化回路の例を示す。
【００４７】
図７は、本発明の実施例３に係るＡＣテスト容易化回路およびそれを備える半導体装置の構成の例を示す回路図である。
【００４８】
本実施例のＡＣテスト容易化回路３は、半導体装置３００の初段フリップ・フロップＦＦ３０１の出力をクロック信号ＣＫの１クロック期間保持するフリップ・フロップＦＦ３と、初段フリップ・フロップＦＦ３０１の出力とフリップ・フロップＦＦ３の出力が一致したときにエラー信号ＥＲとして‘１’を出力するＥＸ−ＮＯＲゲートＥＮ３と、を有する。
【００４９】
半導体装置３００では、入力ピンＩＰ３０１へ入力された入力信号ＩＮが、入力バッファＢＵＦ３０１を介して、初段フリップ・フロップＦＦ３０１へ入力される。初段フリップ・フロップＦＦ３０１は、クロック信号ＣＫの立ち上りで、入力バッファＢＵＦ３０１の出力を取り込む。
【００５０】
次に、図８を参照しながら、本実施例のＡＣテスト容易化回路３を用いて、初段フリップ・フロップＦＦ３０１のデータ入力タイミングマージンを測定する方法について説明する。
【００５１】
初段フリップ・フロップＦＦ３０１のデータ入力タイミングマージンの測定を行うときは、入力信号ＩＮの値を１クロックごとに反転させ、入力タイミングを１クロックごとに変化させながら入力ピンＩＰ３０１へ入力する。
【００５２】
そのとき、初段フリップ・フロップＦＦ３０１のデータ入力とクロック信号ＣＫとの間に十分なタイミングマージンがあれば、図８（ａ）に示すように、初段フリップ・フロップＦＦ３０１の出力の値とフリップ・フロップＦＦ３に保持された１クロック前の値とは異なる。したがって、ＥＸ−ＮＯＲゲートＥＮ３から出力されるエラー信号ＥＲは‘０’となる。
【００５３】
これに対して、図８（ｂ）に示すように、クロック信号ＣＫに対する初段フリップ・フロップＦＦ３０１のデータ入力のセットアップ時間が不足し始めると、初段フリップ・フロップＦＦ３０１は入力信号ＩＮの変化後の値を取り込めず、変化前の値を取り込んでしまうようになる。その結果、初段フリップ・フロップＦＦ３０１の出力の値とフリップ・フロップＦＦ３の値が一致するようになり、ＥＸ−ＮＯＲゲートＥＮ３から出力されるエラー信号ＥＲに‘１’が出力されるようになる。
【００５４】
そこで、この時点での入力信号ＩＮとクロック信号ＣＫの時間差を計測し、その値を初段フリップ・フロップＦＦ３０１のセットアップ時間とする。
【００５５】
一方、図８（ｃ）に示すように、クロック信号ＣＫに対する初段フリップ・フロップＦＦ３０１のデータ入力のホールド時間が不足し始めると、初段フリップ・フロップＦＦ３０１は入力信号ＩＮの変化前の値を取り込めず、変化後の値を取り込んでしまうようになる。その結果、この場合も初段フリップ・フロップＦＦ３０１の出力の値とフリップ・フロップＦＦ３の値が一致するようになり、ＥＸ−ＮＯＲゲートＥＮ３から出力されるエラー信号ＥＲに‘１’ が出力されるようになる。
【００５６】
そこで、この時点での入力信号ＩＮとクロック信号ＣＫの時間差を計測し、その値を初段フリップ・フロップＦＦ３０１のホールド時間とする。
【００５７】
このように、本実施例のＡＣテスト容易化回路３を初段フリップ・フロップの出力に接続し、エラー信号ＥＲを観測するだけで、初段フリップ・フロップのタイミングマージンを容易に測定することができる。
【００５８】
図９は、複数の初段フリップ・フロップの出力のそれぞれに本実施例のＡＣテスト容易化回路３を接続し、エラー信号ＥＲを１つの信号として出力するようにした半導体装置４００の回路構成例である。
【００５９】
この例では、３つの初段フリップ・フロップＦＦ３０１、ＦＦ３０２、ＦＦ３０３の出力のそれぞれに、本実施例のＡＣテスト容易化回路３Ａ、３Ｂ、３Ｃを接続する。
【００６０】
ＡＣテスト容易化回路３Ａ、３Ｂ、３Ｃの出力は、それぞれＡＮＤゲートＡＮ３１、ＡＮ３２、ＡＮ３３へ入力される。ＡＮＤゲートＡＮ３１、ＡＮ３２、ＡＮ３３の出力は、ＯＲゲート３１へ入力され、ＯＲゲート３１の出力がエラー信号ＥＲとなる。
【００６１】
ＡＮＤゲートＡＮ３１、ＡＮ３２、ＡＮ３３のもう片方の入力へは、テストイネーブル信号ＥＮ１、ＥＮ２、ＥＮ３がそれぞれ入力される。
【００６２】
また、初段フリップ・フロップＦＦ３０１、ＦＦ３０２、ＦＦ３０３の入力は、それぞれ、入力バッファＢＵＦ３０１、ＢＵＦ３０２、ＢＵＦ３０３を介して、入力ピンＩＰ３０１、ＩＰ３０２、ＩＰ３０３へ接続される。
【００６３】
この半導体装置４００の各初段フリップ・フロップの入力タイミングマージンを測定するときは、測定対象の初段フリップ・フロップの出力経路のテストイネーブル信号のみを‘１’にし、その初段フリップ・フロップへの入力信号を図８に示したように変化させるようにする。
【００６４】
すなわち、初段フリップ・フロップＦＦ３０１の入力タイミングマージンを測定するときは、テストイネーブル信号ＥＮ１＝‘１’（ＥＮ２＝‘０’、ＥＮ３＝‘０’）として、入力信号ＩＮ１の値を１クロックごとに反転させ、入力タイミングを１クロックごとに変化させながら入力ピンＩＰ３０１へ入力する。
【００６５】
同様に、初段フリップ・フロップＦＦ３０２の入力タイミングマージンを測定するときは、テストイネーブル信号ＥＮ２＝‘１’（ＥＮ１＝‘０’、ＥＮ３＝‘０’）として、入力信号ＩＮ２の値を１クロックごとに反転させ、入力タイミングを１クロックごとに変化させながら入力ピンＩＰ３０２へ入力する。
【００６６】
また、初段フリップ・フロップＦＦ３０３の入力タイミングマージンを測定するときは、テストイネーブル信号ＥＮ３＝‘１’（ＥＮ１＝‘０’、ＥＮ２＝‘０’）として、入力信号ＩＮ３の値を１クロックごとに反転させ、入力タイミングを１クロックごとに変化させながら入力ピンＩＰ３０３へ入力する。
【００６７】
それぞれの測定において、エラー信号ＥＲに‘１’が出力され始めた時点の入力信号とクロック信号ＣＫの時間差を計測することにより、それぞれの初段フリップ・フロップのクロック信号ＣＫに対する入力タイミングマージンを測定することができる。
【００６８】
このような本実施例によれば、初段フリップ・フロップにタイミングエラーが発生し始めるとエラー信号が出力されるので、初段フリップ・フロップのタイミングマージンの限界を容易に知ることができ、初段フリップ・フロップへ接続される入力ピンのＡＣ測定を容易に行うことができる。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施例１に係るＡＣテスト容易化回路およびそれを備える半導体装置の構成の例を示す回路図。
【図２】実施例１のＡＣテスト容易化回路を用いたＡＣテストの実行例を示す図。
【図３】本発明の実施例２に係るＡＣテスト容易化回路の構成の例を示す回路図。
【図４】実施例２のＡＣテスト容易化回路の初期値設定の例を示す図。
【図５】実施例２のＡＣテスト容易化回路を備える半導体装置の構成の例を示す回路図。
【図６】実施例２のＡＣテスト容易化回路を用いたＡＣテストの実行例を示す図。
【図７】本発明の実施例３に係るＡＣテスト容易化回路およびそれを備える半導体装置の構成の例を示す回路図。
【図８】実施例３のＡＣテスト容易化回路を用いたＡＣテストの実行例を示す図。
【図９】実施例３のＡＣテスト容易化回路を備える別の半導体装置の構成の例を示す回路図。
【符号の説明】
【００７０】
１、２、３  ＡＣテスト容易化回路
ＦＦ１、ＦＦ３  フリップ・フロップ
ＩＶ１  インバータ
ＡＮ１、ＡＮ３１〜ＡＮ３３  ＡＮＤゲート
ＭＵＸ１、ＭＵＸ２  マルチプレクサ
ＥＮ３  ＥＸ−ＯＲゲート
ＯＲ３１  ＯＲゲート
【図１】
2010002345.tif 000003
【図２】
2010002345.tif 000004
【図３】
2010002345.tif 000005
【図４】
2010002345.tif 000006
【図５】
2010002345.tif 000007
【図６】
2010002345.tif 000008
【図７】
2010002345.tif 000009
【図８】
2010002345.tif 000010
【図９】
2010002345.tif 000011