(57)【要約】【課題】逆電流経路を３つ以上設けて寄生抵抗を低減し、半導体装置サイズやチップサイズの縮小を図る。【解決手段】フィールド酸化膜２２による包囲内に、ザップダイオードを構成している１つのＰ型高濃度拡散層２３とこれに接合された３つ以上（例えば、４つ）のＮ型高濃度拡散層２４−１〜２４−４とが形成されている。４つの拡散層２４−１〜２４−４は、平面から見て、拡散層２３の周辺に等間隔（例えば、９０°間隔）に配置形成されている。拡散層２３とこれに接合された拡散層２４−１〜２４−４とによりＰＮ接合部３１〜３４が形成されている。拡散層２４−１〜２４−４のコンタクト２６−１〜２６−４は、配線メタル２７−１を介してアノードＡに接続されている。更に、拡散層２３のコンタクト２６−５は、配線メタル２７−２を介してカソードＫに接続されている。【選択図】図１
2010232512.tif 000002
【特許請求の範囲】
【請求項１】
ザップダイオード及び前記ザップダイオードに接続される素子を含んだザッピング回路が基板に形成された半導体装置であって、
前記ザップダイオードは、
カソード電極に接続された１つのＰ型半導体領域と、アノード電極に共通に接続された３つ以上のＮ型半導体領域とが、ＰＮ接合され、前記アノード電極から前記カソード電極への逆電流の電流経路を３経路以上有することを特徴とする半導体装置。
【請求項２】
前記基板は、半導体基板であり、
前記Ｐ型半導体領域は、前記半導体基板上に形成されたＰ型高濃度拡散層であり、
前記３つ以上のＮ型半導体領域は、前記Ｐ型高濃度拡散層の周辺に配置形成されたＮ型高濃度拡散層であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記３つ以上のＮ型高濃度拡散層は、前記Ｐ型高濃度拡散層の周辺に、等間隔で配置形成されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記等間隔は、９０°又は４５°であることを特徴とする請求項３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ザップダイオードとこのザップダイオードに接続される素子とを含んだザッピング（Zapping、短絡）回路が基板に形成された半導体装置に関するものである。
【背景技術】
【０００２】
図９は、例えば下記の特許文献１等に記載された従来の半導体装置を示す概略の回路図である。
【０００３】
この半導体装置は、例えば、図示しない半導体基板を有し、この半導体基板上に、抵抗等の回路素子１と、これに並列に接続されたザップダイオード２等とが形成されている。ザップダイオード２は、アノード電極（以下単に「アノード」という。）Ａとカソード電極（以下単に「カソード」という。）Ｋとを有し、このアノードＡとカソードＫとの間に、２つのＰＮ接合部２ａ，２ｂが並列に接続されている。
【０００４】
ザップダイオード２が回路素子１に並列に接続された分岐状態において、ザップダイオード２の降伏電圧以下の電源電圧に対しては、ザップダイオード２の分岐は働かない。しかし、ザップダイオード２に高エネルギー（即ち、降伏電圧以上の逆バイアス電圧）を印加してザッピングすると、ＰＮ接合部２ａ，２ｂが破壊されて抵抗となり、分岐が働く。これにより、回路素子１に対して調整が行える。
【０００５】
又、図示しないが、回路素子１に対してザップダイオード２が直列に接続されている場合、ザップダイオード２の降伏電圧以下の電源電圧に対しては、回路素子１は接続されていないことになる。ザップダイオード２を短絡させると、回路素子１が動作するようになる。これにより、半導体装置の調整が行える。
【０００６】
図１０は、図９中のザップダイオード２の構造を示す概略の平面図である。更に、図１１は、図１０中のＩ１−Ｉ２線断面図である。
【０００７】
ザップダイオード２が形成されたＰ型Ｓｉ基板１０において、このＰ型Ｓｉ基板１０内にＮ型低濃度拡散層１１が形成されている。Ｎ型低濃度拡散層１１の周辺は、素子分離用のフィールド酸化膜１２により包囲され、このフィールド酸化膜１２による包囲内に、ザップダイオード２を構成しているＰ型高濃度拡散層１３とこれに接合されたＮ型高濃度拡散層１４−１，１４−２とが形成されている。このＰ型高濃度拡散層１３とこれに接合されたＮ型高濃度拡散層１４−１とによりＰＮ接合部２ａが形成され、更に、Ｐ型高濃度拡散層１３とこれに接合されたＮ型高濃度拡散層１４−１とによりＰＮ接合部２ｂが形成されている。
【０００８】
フィールド酸化膜１２、Ｐ型高濃度拡散層１３、及びＮ型高濃度拡散層１４−１，１４−２の全面には、中間絶縁膜１５が形成されている。中間絶縁膜１５において、Ｎ型高濃度拡散層１４−１，１４−２及びＰ型高濃度拡散層１３上には、開口部が形成され、この開口部内を含めた中間絶縁膜１５上の所定箇所に、配線メタル１７−１，１７−２が形成されている。開口部内には配線メタル１７−１，１７−２が充填されて、コンタクト１６−１〜１６−５が形成されている。寄生抵抗を低減するために、Ｎ型高濃度拡散層１４−１，１４−２のコンタクト１６−１〜１６−４は、複数個（例えば、４個）配置形成されている。このＮ型高濃度拡散層１４−１，１４−２のコンタクト１６−１〜１６−４は、配線メタル１７−１を介してアノードＡに接続されている。更に、Ｐ型高濃度拡散層１３のコンタクト１６−５は、配線メタル１７−２を介してカソードＫに接続されている。
【０００９】
図１２は、図１０のザップダイオード２の構造を示す模式的な平面図である。図１３は、図１２のザップダイオード２の等価回路図である。更に、図１４は、図１２のザップダイオードの電流電圧（ＩＶ）特性図である。
【００１０】
図１３において、Ｒ１４−１は、Ｎ型高濃度拡散層１４−１の抵抗成分により生じる寄生抵抗、Ｒ１４−２は、Ｎ型高濃度拡散層１４−２の抵抗成分により生じる寄生抵抗、Ｒ１３は、Ｐ型高濃度拡散層１３の抵抗成分により生じる寄生抵抗である。
【００１１】
図１２に示すザップダイオード２の初期状態では、Ｐ型高濃度拡散層１３とＮ型高濃度拡散層１４−１，１４−２とにより形成されたＰＮ接合部２ａ，２ｂが、オープン状態（即ち、オフ状態である絶縁状態）になっている。
【００１２】
ここで、アノードＡ及びカソードＫ間に、逆バイアス電圧Ｖｚを印加していくと、図１２中の矢印で示す電流経路に沿って逆電流Ｉｚが流れてＰＮ接合部２ａ，２ｂが降伏し、図１４に示す電流電圧（ＩＶ）特性は、図１３に示す寄生抵抗Ｒ１３，Ｒ１４−１，Ｒ１４−２により、逆バイアス電圧Ｖｚの増加と共に、逆電流Ｉｚが緩やかに増加する。更に、逆バイアス電圧Ｖｚを増加すると、コンタクト１６−１〜１６−５や配線メタル１７−１，１７−２を形成しているメタルが溶け、Ｎ型高濃度拡散層１４−１，１４−２とＰ型高濃度拡散層１３に入り込み、ＰＮ接合部２ａ，２ｂがザッピングする。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００３−２０４０６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来の半導体装置では、次のような課題があった。
従来のザップダイオード２の構造では、図１３に示すように、寄生抵抗Ｒ１３，Ｒ１４−１，Ｒ１４−２が大きい。そのため、図１４に示すように、ＰＮ接合部２ａ，２ｂの降伏後にザッピングするまでのＩＶ特性の傾きが緩やかになり、必要な逆バイアス電圧Ｖｚが８Ｖ程度と高い傾向にある。その結果、図９に示すように、ザップダイオード２に付随する回路素子１も８Ｖ以上での動作を保証する必要があるため、ザッピング回路領域のサイズの増大、即ち、半導体装置におけるチップサイズの増大を招く結果となっていた。
【課題を解決するための手段】
【００１５】
本発明の半導体装置は、ザップダイオード及び前記ザップダイオードに接続される素子を含んだザッピング回路が基板に形成された半導体装置であって、前記ザップダイオードは、カソードに接続された１つのＰ型半導体領域と、アノードに共通に接続された３つ以上のＮ型半導体領域とが、ＰＮ接合され、前記アノードから前記カソードへの逆電流の電流経路を３経路以上有することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、３経路以上の電流経路を有しているので、ザップダイオードにおけるザッピング条件の低電圧化が可能となる。その結果、ザッピング回路は、低電圧素子での構成が可能となり、ザッピング回路領域の縮小（シュリンク）が可能となる。即ち、一般的に仕様電圧が高くなると、素子サイズが大きくなるが、本発明のように、ザッピング電圧が下がると、周辺の素子のサイズも小さくでき、これにより、半導体装置サイズやチップサイズの縮小が可能になる。
【図面の簡単な説明】
【００１７】
【図１】図１は本発明の実施例１の半導体装置におけるザップダイオードを示す概略の構造図である。
【図２】図２は図１のザップダイオードの構造を示す模式的な平面図である。
【図３】図３は図２のザップダイオードの等価回路図である。
【図４】図４は従来と実施例１のザップダイオードにおけるザッピングに必要なエネルギーを示す図である。
【図５】図５は従来、実施例１及び後述する実施例２におけるザップダイオードの電流電圧（ＩＶ）特性図である。
【図６】図６は本発明の実施例２の半導体装置におけるザップダイオードを示す概略の平面図である。
【図７】図７は図６のザップダイオードの構造を示す模式的な平面図である。
【図８】図８は図７のザップダイオードの等価回路図である。
【図９】図９は従来の半導体装置を示す概略の回路図である。
【図１０】図１０は図９中のザップダイオード２の構造を示す概略の平面図である。
【図１１】図１１は図１０中のＩ１−Ｉ２線断面図である。
【図１２】図１２は図１０のザップダイオード２の構造を示す模式的な平面図である。
【図１３】図１３は図１２のザップダイオード２の等価回路図である。
【図１４】図１４は図１２のザップダイオードの電流電圧（ＩＶ）特性図である。
【発明を実施するための形態】
【００１８】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００１９】
（実施例１の構成）
図１（ａ）、（ｂ）は、本発明の実施例１の半導体装置におけるザップダイオードを示す概略の構造図であり、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）中のＩ１１−Ｉ１２線断面図である。
【００２０】
本実施例１の半導体装置は、基板（例えば、Ｐ型Ｓｉ基板）２０を有している。Ｓｉ基板２０上には、従来とは異なる構造のザップダイオードと、このザップダイオードに接続される図示しない素子と、を含んだザッピング回路が形成されている。
【００２１】
本実施例１のザップダイオードが形成されたＰ型Ｓｉ基板１０において、このＰ型Ｓｉ基板２０内にＮ型低濃度拡散層２１が形成されている。Ｎ型低濃度拡散層２１の周辺は、素子分離用のフィールド酸化膜２２により包囲され、このフィールド酸化膜２２による包囲内に、本実施例１のザップダイオードを構成している１つのＰ型半導体領域（例えば、Ｐ型高濃度拡散層）２３とこれに接合された３つ以上（例えば、４つ）のＮ型半導体領域（例えば、Ｎ型高濃度拡散層）２４−１〜２４−４とが形成されている。
【００２２】
４つのＮ型高濃度拡散層２４−１〜２４−４は、平面から見て、Ｐ型高濃度拡散層２３の周辺に等間隔（例えば、９０°間隔）に配置形成されている。本実施例１が従来と異なる点は、平面から見て、従来とほぼ同様の横方向に配置された２つのＮ型高濃度拡散層２４−１，２４−３に加えて、縦方向に配置された２つのＮ型高濃度拡散層２４−２，２４−４が追加されている。
【００２３】
平面から見て、Ｐ型高濃度拡散層２３とこれに接合された左側のＮ型高濃度拡散層２４−１とによりＰＮ接合部３１が形成され、Ｐ型高濃度拡散層２３とこれに接合された下側のＮ型高濃度拡散層２４−２とによりＰＮ接合部３２が形成され、Ｐ型高濃度拡散層２３とこれに接合された右側のＮ型高濃度拡散層２４−３とによりＰＮ接合部３３が形成され、更に、Ｐ型高濃度拡散層２３とこれに接合された上側のＮ型高濃度拡散層２４−４とによりＰＮ接合部３４が形成されている。
【００２４】
これらのフィールド酸化膜２２、Ｐ型高濃度拡散層２３、及びＮ型高濃度拡散層２４−１〜２４−４の全面には、シリコン酸化膜（Ｓｉ０２）等の中間絶縁膜２５が形成されている。中間絶縁膜２５において、Ｎ型高濃度拡散層２４−１〜２４−４及びＰ型高濃度拡散層２３上には、開口部が形成され、この開口部内を含めた中間絶縁膜２５上に、枠形の配線メタル２７−１と、この中央に配置された方形の配線メタル２７−２とが形成されている。開口部内には配線メタル２７−１，２７−２が充填されて、コンタクト２６−１〜２６−５が形成されている。Ｎ型高濃度拡散層２４−１〜２４−４のコンタクト２６−１〜２６−４は、配線メタル２７−１を介してアノードＡに接続されている。更に、Ｐ型高濃度拡散層２３のコンタクト２６−５は、配線メタル２７−２を介してカソードＫに接続されている。
【００２５】
（実施例１の製造方法）
本実施例１のザップダイオードの製造方法は、例えば、次の通りである。
【００２６】
Ｐ形Ｓｉ基板２０上からＮ形低濃度不純物イオンを注入して、Ｎ型低濃度拡散層２１を形成する。Ｎ型低濃度拡散層２１を他の素子領域から分離するために、熱酸化等により、Ｎ型低濃度拡散層２１の周辺にフィールド酸化膜２２を選択的に形成する。Ｐ型高濃度不純物イオンとＮ型高濃度不純物イオンとを選択的にＮ型低濃度拡散層２１に打ち込み、Ｐ型高濃度拡散層２３とＮ型高濃度拡散層２４−１〜２４−４とを形成する。
【００２７】
全面に中間絶縁膜２５を気相成長させ、ホトリソグラフィ技術により、コンタクト用の開口部を形成する。コンタクト用の開口部を含めた中間絶縁膜２５上に、配線メタル２７−１，２７−２を選択的に形成する。これにより、コンタクト用の開口部が配線メタルにて充填されてコンタクト２６−１〜２６−５が形成され、これらのコンタクト２６−１〜２６−４を介してＮ型高濃度拡散層２４−１〜２４−４が配線メタル２７−１に接続されると共に、コンタクト２６−５を介してＰ型高濃度拡散層２３が配線メタル２７−２に接続される。
【００２８】
その後、配線メタル２７−１にアノードを接続すると共に、配線メタル２７−２にカソードＫを接続等すれば、図１のザップダイオードの製造が終了する。
【００２９】
（実施例１の動作）
図２は、図１のザップダイオードの構造を示す模式的な平面図である。更に、図３は、図２のザップダイオードの等価回路図である。
【００３０】
本実施例１におけるザップダイオードの初期状態では、Ｐ型高濃度拡散層２３とＮ型高濃度拡散層２４−１〜２４−４とにより形成されたＰＮ接合部３１〜３４が、オフ状態である絶縁状態になっている。
【００３１】
アノードＡ及びカソードＫ間に、逆バイアス電圧Ｖｚを印加していくと、図２及び図３中の矢印で示すように、アノードＡからの逆電流Ｉｚが４方向の電流経路に沿ってカソードＫへ流れ込み、ＰＮ接合部３１〜３４が降伏する。この際、逆バイアス電圧Ｖｚの上昇と共に、逆電流Ｉｚが速やかに増加する。更に、逆バイアス電圧Ｖｚを高くすると、コンタクト２６−１〜２６−５や配線メタル２７−１，２７−２を形成しているメタルが溶け、Ｎ型高濃度拡散層２４−１〜２４−４とＰ型高濃度拡散層２３に入り込み、ＰＮ接合部３１〜３４がザッピングする。
【００３２】
（実施例１の効果）
図４は、従来と実施例１のザップダイオードにおけるザッピングに必要なエネルギーを示す図である。
【００３３】
図２及び図３において、本実施例１では、従来の横２方向の電流経路に加え、縦２方向にＮ形高濃度拡散層２４−２，２４−４を配置して電流経路を２つ追加している。そのため、本実施例１では、従来よりも逆バイアス電圧Ｖｚが低くなる。
【００３４】
即ち、ザッピングには、高エネルギー（＝電流と電圧の積）の印加が必要となる。本実施例１の電流経路は、従来の２倍になっているので、本実施例１の構造と従来の構造に同じ逆バイアス電圧Ｖｚを印加した場合、本実施例１の構造では、流れる逆電流Ｉｚが従来の構造の２倍になる。そのため、本実施例１の構造では、従来の構造に比べてより低電圧で所望のエネルギーに到達することができる。
【００３５】
例えば、図４に示すように、ザッピングに必要なエネルギーが１０の場合、従来の構造では、４Ｖ印加する必要があるが、本実施例１では、３Ｖでザッピングが可能である。
【００３６】
図５は、従来、実施例１及び後述する実施例２におけるザップダイオードの電流電圧（ＩＶ）特性図である。
【００３７】
図５に示すように、本実施例１では、従来に比べ、電流経路を増加しているので、寄生抵抗を低減でき、より低電圧でのザッピングが可能となる。
【００３８】
このように、本実施例１によれば、４つの電流経路を有しているので、ザップダイオードにおけるザッピング条件の低電圧化が可能となる。その結果、ザッピング回路は、低電圧（ＬＶ）トランジスタでの構成が可能となり、ザッピング回路領域のシュリンクが可能となる。従って、周辺の素子のサイズも小さくでき、半導体装置サイズやチップサイズの縮小が可能になる。
【実施例２】
【００３９】
（実施例２の構成）
図６は、本発明の実施例２の半導体装置におけるザップダイオードを示す概略の平面図であり、実施例１を示す図１（ａ）中の要素と共通の要素には共通の符号が付されている。
【００４０】
本実施例２のザップダイオードは、実施例１とは異なり、１つのＰ型半導体領域（例えば、Ｐ型高濃度拡散層）２３と、これに接合された３つ以上（例えば、８つ）のＮ型半導体領域（例えば、Ｎ型高濃度拡散層）２４−１〜２４−８とを有している。８つのＮ型高濃度拡散層２４−１〜２４−８は、平面から見て、Ｐ型高濃度拡散層２３の周辺に等間隔（例えば、４５°間隔）に配置形成されている。
【００４１】
そして、Ｐ型高濃度拡散層２３とこれに接合された８つのＮ型高濃度拡散層２４−１〜２４−８とにより、８つのＰＮ接合部３１〜３８が形成されている。Ｎ型高濃度拡散層２４−１〜２４−８のコンタクト２６−１〜２６−８は、環状の配線メタル２７−１を介してアノードＡに接続されている。更に、Ｐ型高濃度拡散層２３のコンタクト２６−９は、配線メタル２７−２を介してカソードＫに接続されている。その他の断面構造等は、実施例１と同様である。
【００４２】
（実施例２の動作）
図７は、図６のザップダイオードの構造を示す模式的な平面図である。更に、図８は、図７のザップダイオードの等価回路図である。
【００４３】
実施例１と同様に、本実施例２におけるザップダイオードの初期状態では、Ｐ型高濃度拡散層２３とＮ型高濃度拡散層２４−１〜２４−８とにより形成されたＰＮ接合部３１〜３８が、オフ状態である絶縁状態になっている。
【００４４】
アノードＡ及びカソードＫ間に、逆バイアス電圧Ｖｚを印加していくと、図７及び図８中の矢印で示すように、アノードＡからの逆電流Ｉｚが８方向の電流経路に沿ってカソードＫへ流れ込み、ＰＮ接合部３１〜３８が降伏する。この際、逆バイアス電圧Ｖｚの上昇と共に、逆電流Ｉｚが実施例１よりも速やかに増加する。更に、逆バイアス電圧Ｖｚを高くすると、コンタクト２６−１〜２６−９や配線メタル２７−１，２７−２を形成しているメタルが溶け、Ｎ型高濃度拡散層２４−１〜２４−８とＰ型高濃度拡散層２３に入り込み、ＰＮ接合部３１〜３８がザッピングする。
【００４５】
（実施例２の効果）
本実施例２では、電流経路が８方向となるため、流れる電流値が従来の構造と比較して４倍、実施例１と比較して２倍になる。そのため、図５に示すように、本実施例２では、実施例１に比べ、寄生抵抗をより低減でき、より低電圧でのザッピングが可能となる。
【００４６】
（変形例）
本発明は、上記実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（１）、（２）のようなものがある。
【００４７】
（１）  電流経路は、実施例１の４経路や実施例２の８経路に限定されず、３経路以上の他の数に変更してもよい。
【００４８】
（２）  ザップダイオードの平面及び断面構造や構成材料は、図示以外のものに変更してもよい。
【符号の説明】
【００４９】
２０      Ｐ型Ｓｉ基板
２３      Ｐ型高濃度拡散層
２４−１〜２４−８      Ｎ型高濃度拡散層
２６−１〜２６−９      コンタクト
２７−１，２７−２      配線メタル
３１〜３８      ＰＮ接合部
【図２】
2010232512.tif 000003
【図３】
2010232512.tif 000004
【図５】
2010232512.tif 000005
【図７】
2010232512.tif 000006
【図８】
2010232512.tif 000007
【図９】
2010232512.tif 000008
【図１２】
2010232512.tif 000009
【図１３】
2010232512.tif 000010
【図１４】
2010232512.tif 000011
【図１】
2010232512.tif 000012
【図４】
2010232512.tif 000013
【図６】
2010232512.tif 000014
【図１０】
2010232512.tif 000015
【図１１】
2010232512.tif 000016