(57)【要約】【課題】さらに、出力電圧のオフセットのばらつきを抑制し、安定した電力供給を行うことが可能な、電源装置を実現する。【解決手段】電源装置５１０は、ドレイン端子が、出力回路１０９に接続されているｎトランジスタＭ１０３と、ドレイン端子が、ｎトランジスタＭ１０３のドレイン端子に接続されており、ゲート端子が、駆動電圧出力線Ｌ１０１に接続されているｎトランジスタＭ１０４と、ｎトランジスタＭ１０３のゲート端子と、駆動電圧出力線Ｌ１０１と、の間に設けられたスイッチ１０３と、を備える。スイッチ１０３は、ｎトランジスタＭ１０３のゲート端子を、駆動電圧出力線Ｌ１０１に、接続するか否かを、電源装置５１０の動作状況に応じて切り替える。【選択図】図１
2010218285.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧を生成する出力回路と、
上記出力電圧から得られた検出電圧と所定の基準電圧との差電圧に応じて、当該出力電圧が所望の電圧値となるように、上記出力回路を駆動するための駆動電圧を生成し出力する差動回路と、を備える電源装置であって、
ドレイン端子が、上記出力回路に接続されている第１トランジスタと、
ドレイン端子が、上記第１トランジスタのドレイン端子に接続されており、ゲート端子が、上記差動回路が上記駆動電圧を出力する駆動電圧出力線に接続されている第２トランジスタと、
上記第１トランジスタのゲート端子と、上記駆動電圧出力線と、の間に設けられた切替回路と、を備え、
上記切替回路は、上記第１トランジスタのゲート端子を、上記駆動電圧出力線に、接続するか否かを、電源装置の動作状況に応じて切り替えるものであることを特徴とする電源装置。
【請求項２】
出力電圧を生成する出力回路と、
上記出力電圧から得られた検出電圧と所定の基準電圧との差電圧に応じて、当該出力電圧が所望の電圧値となるように、上記出力回路を駆動するための駆動電圧を生成し出力する差動回路と、を備える電源装置であって、
ドレイン端子が、上記出力回路に接続されている第１トランジスタと、
ドレイン端子が、上記第１トランジスタのドレイン端子に接続されている第２トランジスタと、
上記第１トランジスタのゲート端子と、上記差動回路が上記駆動電圧を出力する駆動電圧出力線と、の間に設けられた第１切替回路と、
上記第２トランジスタのゲート端子と、上記駆動電圧出力線と、の間に設けられた第２切替回路と、を備え、
上記第１切替回路は、上記第１トランジスタのゲート端子を、上記駆動電圧出力線に、接続するか否かを、電源装置の動作状況に応じて切り替えるものであり、
上記第２切替回路は、上記第２トランジスタのゲート端子を、上記駆動電圧出力線に、接続するか否かを、電源装置の動作状況に応じて切り替えるものであることを特徴とする電源装置。
【請求項３】
上記第１および第２切替回路は、
上記第１トランジスタのゲート端子および上記第２トランジスタのゲート端子のいずれか一方のみを、上記駆動電圧出力線に接続するように、切り替えが制御されていることを特徴とする請求項２に記載の電源装置。
【請求項４】
ドレイン端子が、上記第１トランジスタのドレイン端子に接続されており、ゲート端子が、上記駆動電圧出力線に接続されている第３トランジスタをさらに備えることを特徴とする請求項３に記載の電源装置。
【請求項５】
上記第３トランジスタは、定電流が供給されることにより、出力可能な最大電流値が制限されていることを特徴とする請求項４に記載の電源装置。
【請求項６】
上記第１トランジスタは、上記第２トランジスタよりも、出力可能な最大電流値が大きくなっていることを特徴とする請求項１〜５のいずれか１項に記載の電源装置。
【請求項７】
上記出力電圧の位相を調整する位相調整回路をさらに備え、
上記位相調整回路は、上記第１トランジスタのドレイン端子と、上記駆動電圧出力線と、の間に接続されていることを特徴とする請求項１〜６のいずれか１項に記載の電源装置。
【請求項８】
上記第１および第２トランジスタのうち、少なくとも一方は、定電流が供給されることにより、出力可能な最大電流値が制限されていることを特徴とする請求項１〜７のいずれか１項に記載の電源装置。
【請求項９】
上記出力回路に接続された負荷をさらに備え、
上記負荷は、電源装置の動作状況に応じて、上記出力回路に対して切り離し可能となっていることを特徴とする請求項１〜８のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を所望の電圧に変換し、その所望の電圧を出力する、電源装置に関するものである。
【背景技術】
【０００２】
近年、電源装置では、環境への配慮を鑑みて、通常動作時の動作仕様を満足することと同程度に、待機時の低消費電力化（いわゆる、低消費電力動作）が重要視されて久しい。
【０００３】
従来、上記電源装置では、通常動作時の動作仕様を満足すると共に、待機時の低消費電力化を実現すべく、１の電源装置に、互いに異なる特性を有している複数の電源回路を備え、通常動作時であるか待機時であるかに応じて、当該複数の電源回路を切り替える構成が知られている（特許文献１参照）。
【０００４】
具体的に、特に、携帯電話端末をはじめとする携帯機器の分野において、当該機器の低消費電力化を実現するために、電源装置では、待機時に要求される動作仕様が非常に厳しくなってきている。この理由は、通常動作時において、種々のアプリケーションを実行するために、高い電力供給能力および高速応答性が要求される一方、低消費電力動作となる待機時においては、通常動作時と相反する動作仕様が要求されることによる。
【０００５】
ここで、特許文献１に開示された電源装置１００は、通常動作時における上記動作仕様の満足と、待機時における上記低消費電力化と、の両方に対応するための、２つの電圧変換回路１１０および１２０を備える（図６参照）。電圧変換回路１１０および１２０の一方は、通常動作時における上記動作仕様を満足するものである。電圧変換回路１１０および１２０の他方は、出力電圧および電力供給能力に関して、低消費電力動作に対応し得る必要最低限の動作仕様を満足することで、低消費電力化が実現可能なものである。電源装置１００は、これらの電圧変換回路１１０および１２０を、選択回路１５０により切り替えることができる構成となっている。
【０００６】
しかしながら、電源装置１００は、単に、互いに異なる特性を有している、電圧変換回路１１０および１２０を１チップ化した構成に過ぎず、当該構成を有している電源装置１００では、出力電圧のオフセットにばらつきが発生する等の問題が発生する。
【０００７】
そこで、出力電圧のオフセットにばらつきが発生する等の、上記問題を解決するために、特許文献２には、差動回路を構成する各アンプの差動入力部を共通化した構成が開示されている。
【０００８】
特許文献２に開示された電源装置では、差動入力部が互いに共通化された、第１および第２のアンプを切り替えることで、差動回路への制御回路と差動回路から後段の回路との制御方式を切り替えるため、当該差動回路の入力段を構成するトランジスタを、通常動作時と待機時とで兼用することが可能となる。これにより、複数の電源回路を単に切り替えていた従来技術と比較して、差動入力部を構成する回路を通常動作時と待機時との両方で共用するので、出力電圧のオフセットのばらつき低減が実現可能となる。
【０００９】
具体的に、特許文献２に開示された電源装置では、送受信時の高速応答性、高リプルリジェクション、および、待機時低消費電流化の実現を図っている技術である、この技術について、図７を参照して説明する。
【００１０】
図７は、特許文献２に開示された電源装置の回路構成を示す図である。
【００１１】
なお、以下では便宜上、ｐチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタをｐトランジスタと、ｎチャネル型のＭＯＳトランジスタをｎトランジスタと、それぞれ称するものとする。
【００１２】
図７に示す電源装置１０において、差動入力部を構成するｎトランジスタＭ１〜Ｍ３は、第１のアンプ２１と第２のアンプ２２とで共用されている。こうした構成を有している電源装置１０の制御動作には、通常動作および低消費電力動作（待機動作）の２つの動作モードが存在する。
【００１３】
まずは、通常動作時における、電源装置１０の制御動作について説明する。
【００１４】
通常動作時におけるスイッチＳＷ１〜ＳＷ３の極性はそれぞれ、ＳＷ１＝ＯＮ、ＳＷ２＝ＯＦＦ、ＳＷ３＝ＯＦＦである。なお、スイッチＳＷ１は、一端がｐトランジスタＭ１１〜Ｍ１４の各ソース端子に共通して接続されており、他端が入力電圧Ｖｉｎが印加されている電源ラインに接続されている。また、スイッチＳＷ２は、一端がｐトランジスタＭ２１〜Ｍ２３の各ソース端子に共通して接続されており、他端が当該電源ラインに接続されている。さらに、スイッチＳＷ３は、一端がインバータ２６を介して制御回路２５に接続されており、他端がｎトランジスタＭ２４のゲート端子に接続されている。
【００１５】
ｎトランジスタＭ１のゲート端子には、基準電圧源２３が接続されている。ｎトランジスタＭ２のゲート端子には、出力電圧モニター点が接続されており、当該出力電圧モニター点の電位は、検出電圧Ｖｓである。なお、検出電圧Ｖｓは、出力電圧ＶＯＵＴが、目標電圧に到達した時点で基準電圧源２３からの基準電圧Ｖｒと等しくなるように、当該出力電圧ＶＯＵＴを、（抵抗Ｒ１の抵抗値）：（抵抗Ｒ２の抵抗値）で分圧した結果得られた電圧である。ｎトランジスタＭ１およびＭ２の各ソース端子は、共通してｎトランジスタＭ３のドレイン端子に接続されている。ｎトランジスタＭ３は、ゲート端子がバイアス電源２４に接続されており、定電流源として動作する。
【００１６】
また、ｐトランジスタＭ１１は、ドレイン端子がｎトランジスタＭ１のドレイン端子に接続されており、ｐトランジスタＭ１３は、ドレイン端子がｎトランジスタＭ２のドレイン端子に接続されているが、ｐトランジスタＭ１１およびＭ１３はいずれも、自身のゲート端子とドレイン端子とが接続された、いわゆるダイオード接続構成となっている。さらに、ｐトランジスタＭ１１のゲート端子にはｐトランジスタＭ１２のゲート端子が、ｐトランジスタＭ１３のゲート端子にはｐトランジスタＭ１４のゲート端子が、それぞれ接続されている。
【００１７】
つまり、ｐトランジスタＭ１１およびＭ１２と、ｐトランジスタＭ１３およびＭ１４と、は、それぞれカレントミラー構造となっており、当該各カレントミラー構造におけるカレントミラー比を１：１とした場合には、それぞれ、ｐトランジスタＭ１１とｐトランジスタＭ１２とに流れる電流値が互いに等しくなり、ｐトランジスタＭ１３とｐトランジスタＭ１４とに流れる電流値が互いに等しくなる。この構成により、差動入力部を構成するｎトランジスタＭ１に流れる電流は、ｐトランジスタＭ１１を介して、ｐトランジスタＭ１２、および、ドレイン端子がｐトランジスタＭ１２のドレイン端子に接続されたｎトランジスタＭ１５に流れる。
【００１８】
ｎトランジスタＭ１５は、ｐトランジスタＭ１１およびＭ１３と同様に、自身のゲート端子とドレイン端子とが接続された、上記ダイオード接続構成となっており、かつ、ｎトランジスタＭ１５のゲート端子は、ｎトランジスタＭ１６のゲート端子に接続されている。よって、ｎトランジスタＭ１５およびＭ１６は、カレントミラー構造となっており、当該カレントミラー構造におけるカレントミラー比を１：１とした場合には、やはり、ｎトランジスタＭ１５とｎトランジスタＭ１６とに流れる電流値が互いに等しくなる。さらに、ｎトランジスタＭ１５およびＭ１６におけるカレントミラー比を１：１とした場合には、ｎトランジスタＭ１とｎトランジスタＭ１６とに流れる電流値が互いに等しくなり、また、ｎトランジスタＭ２に流れる電流が、ｐトランジスタＭ１３を介して、ｐトランジスタＭ１４に流れる。ｐトランジスタＭ１４およびｎトランジスタＭ１６の各ドレイン端子は、出力制御トランジスタであるｐトランジスタＭ０のゲート端子に接続されており、ｎトランジスタＭ１６からｐトランジスタＭ０を介して、出力端子Ｔｏｕｔへと電力供給が行われる。
【００１９】
ここで、電源装置１０において、通常動作時に出力電圧ＶＯＵＴが低くなる場合、ｎトランジスタＭ２のゲート電圧（検出電圧Ｖｓ）は、ｎトランジスタＭ１のゲート電圧（基準電圧Ｖｒ）よりも低くなる。このため、ｎトランジスタＭ２に流れる電流は、ｎトランジスタＭ１に流れる電流よりも小さくなる。結果、ｎトランジスタＭ１６に流れる電流は、ｐトランジスタＭ１４に流れる電流よりも大きくなる。そして、ｐトランジスタＭ１４およびｎトランジスタＭ１６と、ｐトランジスタＭ０のゲート端子と、が接続されたノードは、グランドレベル（電位）に近づくように、当該ノードの電位が下降する。これにより、ｐトランジスタＭ０は導通し、低くなっている出力電圧ＶＯＵＴの不足分を補償する（すなわち、出力電圧ＶＯＵＴを上昇させる）。
【００２０】
一方、通常動作時に、出力端子Ｔｏｕｔに印加される出力電圧ＶＯＵＴが、目標電圧に到達して当該目標電圧よりも高くなった場合は、出力電圧ＶＯＵＴが低くなった場合と反対の動作原理となる。すなわち、ｎトランジスタＭ１に流れる電流は、ｎトランジスタＭ２に流れる電流よりも小さくなるため、ｎトランジスタＭ１６に流れる電流は、ｐトランジスタＭ１４に流れる電流よりも小さくなる。そして、ｐトランジスタＭ１４およびｎトランジスタＭ１６と、ｐトランジスタＭ０のゲート端子と、が接続されたノードは、電源装置１０における入力電圧Ｖｉｎに近づくように、当該ノードの電位が上昇する。これにより、ｐトランジスタＭ０は非導通となり、図示しない、負荷およびフィードバック抵抗に流れる電流によって、高くなっている出力電圧ＶＯＵＴの超過分を補償する（すなわち、出力電圧ＶＯＵＴを降下させる）。
【００２１】
以上のとおり、電源装置１０では、通常動作時において、出力電圧ＶＯＵＴが目標電圧になるようにフィードバック制御されることで、入力電圧Ｖｉｎを所望の電圧に変換し、その所望の電圧を図示しない後段の負荷に供給することが可能な構成となっている。
【００２２】
続いては、低消費電力動作時における、電源装置１０の制御動作について説明する。
【００２３】
低消費電力動作時におけるスイッチＳＷ１〜ＳＷ３の極性はそれぞれ、ＳＷ１＝ＯＦＦ、ＳＷ２＝ＯＮ、ＳＷ３＝ＯＮである。
【００２４】
低消費電力動作時には、通常動作時と異なり、ｐトランジスタＭ１１およびＭ１３は機能しないが、ドレイン端子がｎトランジスタＭ１のドレイン端子に接続されているｐトランジスタＭ２１、および、ドレイン端子がｎトランジスタＭ２のドレイン端子に接続されているｐトランジスタＭ２２が機能する。ｐトランジスタＭ２１およびＭ２２は、各ゲート端子が互いに接続されており、かつ、ｐトランジスタＭ２１はゲート端子とドレイン端子とが接続されている、上記カレントミラー構造となっているため、ｎトランジスタＭ１に流れる電流が、ｐトランジスタＭ２１を介してｐトランジスタＭ２２に流れる。よって、ｐトランジスタＭ２２とｎトランジスタＭ２との各ドレイン端子が接続されたノードには、ｎトランジスタＭ１およびＭ２の各ゲート端子の電位差に応じた電流が流れる。当該ノードは、ｐトランジスタＭ２３のゲート端子に接続されており、ｐトランジスタＭ２３のドレイン端子と、ｎトランジスタＭ２４のドレイン端子と、が接続されており、さらに、ｐトランジスタＭ２３およびｎトランジスタＭ２４の各ドレイン端子が接続されたノードは、ｐトランジスタＭ０のゲート端子と接続されている。なお、スイッチＳＷ３が導通していることから、ｎトランジスタＭ２４のゲート端子は、インバータ２６を介して制御回路２５に接続されることとなる。最終的に、通常動作状態と同様に、電力供給は、ｐトランジスタＭ０を介して、出力端子Ｔｏｕｔへと行われる。
【００２５】
ここで、電源装置１０において、低消費電力動作時に出力電圧ＶＯＵＴが低くなる場合、通常動作時と同様に、ｎトランジスタＭ２のゲート電圧がｎトランジスタＭ１のゲート電圧よりも低くなる。このため、ｎトランジスタＭ２に流れる電流は、ｎトランジスタＭ１に流れる電流よりも小さくなる。結果、ｐトランジスタＭ２２に流れる電流は、ｎトランジスタＭ２に流れる電流よりも大きくなる。そして、ｐトランジスタＭ２２とｎトランジスタＭ２とが接続されたノードは、入力電圧Ｖｉｎとなる。そして、ｐトランジスタＭ２３は非導通となり、定電流源であるｎトランジスタＭ２４によって、ｐトランジスタＭ０のゲート電圧は、接地電位となり、ｐトランジスタＭ０は導通し、低くなっている出力電圧ＶＯＵＴの不足分を補償する（すなわち、出力電圧ＶＯＵＴを上昇させる）。低消費電力動作時において出力電圧ＶＯＵＴが高くなる場合は、やはり通常動作時と同様に、ｐトランジスタＭ０は非導通となり、図示しない負荷と、フィードバック抵抗と、に流れる電流によって、高くなっている出力電圧ＶＯＵＴの超過分を補償する（すなわち、出力電圧ＶＯＵＴを降下させる）。
【００２６】
以上のとおり、電源装置１０では、低消費電力動作時において、出力電圧ＶＯＵＴが目標電圧になるようにフィードバック制御されることで、入力電圧Ｖｉｎを所望の電圧に変換し、その所望の電圧を負荷に供給することが可能な構成となっている。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】特開平１１‐３５３０４０号公報（１９９９年１２月２４日公開）
【特許文献２】特開２００５‐２４２７０４号公報（２００５年９月８日公開）
【発明の概要】
【発明が解決しようとする課題】
【００２８】
しかしながら、特許文献２に開示された電源装置では、通常動作時と低消費電力駆動時とで、別々のトランジスタを動作させる必要がある。このため、当該電源装置では、トランジスタ毎の製造ばらつきに起因して、やはり、出力電圧のオフセットにばらつきが発生してしまい、安定した電力供給を行うことが困難であるという問題が発生する。
【００２９】
すなわち、特許文献２に開示された電源装置は、入力差動部を構成するｎトランジスタＭ１およびＭ２への接続を、互いに別々の差動回路を構成する、ｐトランジスタＭ１１およびＭ１３と、ｐトランジスタＭ２１およびＭ２２と、で、スイッチＳＷ１およびＳＷ２を用いて物理的に切り替える構成である。
【００３０】
ここで、各々が差動回路の構成要素となる、ｐトランジスタＭ１１、Ｍ１３、Ｍ２１、およびＭ２２は、各トランジスタの各種特性を互いに同一にすること（以下、「ペア性の確保」と称する）が要求される。このペア性の確保が不完全である場合、ｐトランジスタＭ１１およびＭ１３で構成された差動回路と、ｐトランジスタＭ２１およびＭ２２で構成された差動回路と、では、各種特性が互いに異なることとなるため、出力電圧のオフセットにばらつきが発生する要因となり、電源装置では、所望の特性を得ることが難しくなる。従って、特に、当該電源装置を大量生産する場合には、当該電源装置毎にプロセスパラメータの大きな変動が発生する虞が大きく、当該変動の発生に伴い、当該電源装置では、安定した電力供給を行うのが困難となってしまう。
【００３１】
また、ｎトランジスタＭ１およびＭ２の各ドレイン端子に接続されることとなる各トランジスタのうち、低消費電力動作時に、ｎトランジスタＭ２に接続されるｐトランジスタＭ２２は、上記ダイオード接続構成となっていない。このため、ｐトランジスタＭ２２のゲート端子は、バイアス電圧（バイアス点）が大きく変動する端子となり、当該ゲートバイアス電圧が大きく変動することも、出力電圧のオフセットにばらつきが発生する要因となる。
【００３２】
本発明は、上記の問題点に鑑みて為されたものであり、その目的は、さらに、出力電圧のオフセットのばらつきを抑制し、安定した電力供給を行うことが可能な、電源装置を提供することにある。
【課題を解決するための手段】
【００３３】
本発明に係る電源装置は、上記の問題を解決するために、出力電圧を生成する出力回路と、上記出力電圧から得られた検出電圧と所定の基準電圧との差電圧に応じて、当該出力電圧が所望の電圧値となるように、上記出力回路を駆動するための駆動電圧を生成し出力する差動回路と、を備える電源装置であって、ドレイン端子が、上記出力回路に接続されている第１トランジスタと、ドレイン端子が、上記第１トランジスタのドレイン端子に接続されており、ゲート端子が、上記差動回路が上記駆動電圧を出力する駆動電圧出力線に接続されている第２トランジスタと、上記第１トランジスタのゲート端子と、上記駆動電圧出力線と、の間に設けられた切替回路と、を備え、上記切替回路は、上記第１トランジスタのゲート端子を、上記駆動電圧出力線に、接続するか否かを、電源装置の動作状況に応じて切り替えるものであることを特徴としている。
【００３４】
上記の構成によれば、上記電源装置では、動作状況（通常動作時であるか低消費電力動作時であるか）に応じて、第１トランジスタのゲート端子を、駆動電圧出力線に接続するか否かを、切替回路により切り替えている。なお、具体的に、第１トランジスタのゲート端子を、駆動電圧出力線に接続する場合は、第１および第２トランジスタが共に機能し、このとき、高レベルの駆動電圧および大きな電流の取り扱いが可能となることから、高い電力供給能力および高速応答性が要求される当該通常動作時において好適である。また、第１トランジスタのゲート端子を、駆動電圧出力線に接続しない場合は、第２トランジスタが機能する一方、第１トランジスタが機能せず、このとき、出力回路へと流れる電流を小さくできることから、当該低消費電力動作時に好適である。
【００３５】
つまり、上記電源装置は、第１および第２トランジスタ、および切替回路により、通常動作時と低消費電力動作時との切り替えが実現可能なものであり、これにより、差動回路および出力回路において、別々のトランジスタを動作させて、当該切り替えを行う必要がなくなる。従って、当該電源装置では、特許文献２に開示されている電源装置よりもさらに、出力電圧のオフセットのばらつきを抑制し、安定した電力供給を行うことが可能となる。
【００３６】
なお、本電源装置は、第２トランジスタを機能させたまま、第１トランジスタを機能させるか否かを切り替える構成であり、この構成によれば、第１トランジスタと第２トランジスタとのいずれもが機能しない期間、すなわち、切替回路による切り替えに起因して電源装置の動作が不連続となる期間が発生しない。この場合、本電源装置では、駆動電圧および電流を取り扱う、第１トランジスタの動作が安定するタイミング、すなわち、動作状況が切り替わる前および動作状況が切り替わった後のタイミングにおいて、安定した電力供給を行う大きな効果を得ることができる。
【００３７】
また、本発明に係る電源装置は、上記の問題を解決するために、出力電圧を生成する出力回路と、上記出力電圧から得られた検出電圧と所定の基準電圧との差電圧に応じて、当該出力電圧が所望の電圧値となるように、上記出力回路を駆動するための駆動電圧を生成し出力する差動回路と、を備える電源装置であって、ドレイン端子が、上記出力回路に接続されている第１トランジスタと、ドレイン端子が、上記第１トランジスタのドレイン端子に接続されている第２トランジスタと、上記第１トランジスタのゲート端子と、上記差動回路が上記駆動電圧を出力する駆動電圧出力線と、の間に設けられた第１切替回路と、上記第２トランジスタのゲート端子と、上記駆動電圧出力線と、の間に設けられた第２切替回路と、を備え、上記第１切替回路は、上記第１トランジスタのゲート端子を、上記駆動電圧出力線に、接続するか否かを、電源装置の動作状況に応じて切り替えるものであり、上記第２切替回路は、上記第２トランジスタのゲート端子を、上記駆動電圧出力線に、接続するか否かを、電源装置の動作状況に応じて切り替えるものであることを特徴としている。
【００３８】
上記の構成によれば、上記電源装置では、上記切替回路と同様の機能を有している第１切替回路による切り替えに加え、動作状況に応じて、第２トランジスタのゲート端子を、駆動電圧出力線に接続するか否かを、第２切替回路により切り替えている。そして、具体的に、第２トランジスタのゲート端子を、駆動電圧出力線に接続しない場合は、第２トランジスタが機能しない構成が実現可能となる。本電源装置は、第１および第２トランジスタを機能させるか否かを、各々切り替える構成であり、この構成によれば、上述した、切替回路による切り替えに起因して電源装置の動作が不連続となる期間が発生する。この場合、当該電源装置は、当該切り替えの瞬間のタイミングにおいて、駆動電圧および電流を一旦、充分に低下させることができるため、当該切り替えの瞬間のタイミングにおいて、安定した電力供給を行う大きな効果を得ることができる。
【００３９】
また、本発明に係る電源装置は、上記第１および第２切替回路は、上記第１トランジスタのゲート端子および上記第２トランジスタのゲート端子のいずれか一方のみを、上記駆動電圧出力線に接続するように、切り替えが制御されていることを特徴としている。
【００４０】
上記の構成によれば、上記電源装置は、第１トランジスタを機能させるか、第２トランジスタを機能させるかを切り替える構成であり、この構成によれば、実質的に、第１トランジスタと第２トランジスタとのいずれもが機能しない期間が発生しないため、さらに、安定した電力供給を行う大きな効果を得ることができる。
【００４１】
また、本発明に係る電源装置は、ドレイン端子が、上記第１トランジスタのドレイン端子に接続されており、ゲート端子が、上記駆動電圧出力線に接続されている第３トランジスタをさらに備えることを特徴としている。
【００４２】
第１および第２トランジスタのゲート端子のいずれか一方のみを、駆動電圧出力線に接続する場合には、第１および第２トランジスタが共に機能しない期間、すなわち、駆動電圧を取り扱うトランジスタが存在しない期間が発生する虞がある。ここで、当該期間は、電源装置において想定されていない場合が多いため、当該期間が発生することにより、電源装置では、予期せぬ不具合が発生する虞がある。
【００４３】
そこで、上記の構成によれば、第１および第２トランジスタとは別に、ドレイン端子が、第１トランジスタのドレイン端子から出力回路に接続されており、ゲート端子が、駆動電圧出力線に接続されている、第３トランジスタをさらに備える。当該第３トランジスタは、動作状況に関らず、駆動電圧を取り扱うものとなるため、当該第３トランジスタをさらに備えることにより、理論的に、電源装置において想定されていない上記期間の発生を回避することが可能となる。
【００４４】
また、本発明に係る電源装置は、上記第１および第２トランジスタのうち、少なくとも１個のトランジスタは、定電流が供給されることにより、出力可能な最大電流値が制限されていることを特徴としている。
【００４５】
上記の構成によれば、出力可能な最大電流値が制限されたトランジスタでは、ゲート電圧に対して電流値が小さく制限されるため、高周波帯域における当該トランジスタの利得が低下し、結果、当該トランジスタからの出力電圧の安定化を図ることが可能となる。
【００４６】
また、本発明に係る電源装置は、上記第１トランジスタは、上記第２トランジスタよりも、出力可能な最大電流値が大きくなっていることを特徴としている。
【００４７】
上記の構成によれば、第２トランジスタを用いていない場合であっても、第１トランジスタを用いて所望の出力電圧の生成が可能である。但し、本構成の場合、第２トランジスタを使用しないことは、必須でない。
【００４８】
また、本発明に係る電源装置は、上記出力電圧の位相を調整する位相調整回路をさらに備え、上記位相調整回路は、上記第１トランジスタのドレイン端子と、上記駆動電圧出力線と、の間に接続されていることを特徴としている。
【００４９】
上記の構成によれば、位相調整回路は、出力電圧の位相を調整するため、当該出力電圧をさらに安定化させることができる。
【００５０】
また、本発明に係る電源装置は、上記出力回路に接続された負荷をさらに備え、上記負荷は、電源装置の動作状況に応じて、上記出力回路に対して切り離し可能となっていることを特徴としている。
【００５１】
上記の構成によれば、出力回路に対して切り離し可能な負荷を、出力回路に接続することにより、特に、上記通常動作時において、当該出力回路からの出力電圧をさらに安定化させることができる。
【発明の効果】
【００５２】
以上のとおり、本発明に係る電源装置は、出力電圧を生成する出力回路と、上記出力電圧から得られた検出電圧と所定の基準電圧との差電圧に応じて、当該出力電圧が所望の電圧値となるように、上記出力回路を駆動するための駆動電圧を生成し出力する差動回路と、を備える電源装置であって、ドレイン端子が、上記出力回路に接続されている第１トランジスタと、ドレイン端子が、上記第１トランジスタのドレイン端子に接続されており、ゲート端子が、上記差動回路が上記駆動電圧を出力する駆動電圧出力線に接続されている第２トランジスタと、上記第１トランジスタのゲート端子と、上記駆動電圧出力線と、の間に設けられた切替回路と、を備え、上記切替回路は、上記第１トランジスタのゲート端子を、上記駆動電圧出力線に、接続するか否かを、電源装置の動作状況に応じて切り替えるものである。
【００５３】
また、本発明に係る電源装置は、出力電圧を生成する出力回路と、上記出力電圧から得られた検出電圧と所定の基準電圧との差電圧に応じて、当該出力電圧が所望の電圧値となるように、上記出力回路を駆動するための駆動電圧を生成し出力する差動回路と、を備える電源装置であって、ドレイン端子が、上記出力回路に接続されている第１トランジスタと、ドレイン端子が、上記第１トランジスタのドレイン端子に接続されている第２トランジスタと、上記第１トランジスタのゲート端子と、上記差動回路が上記駆動電圧を出力する駆動電圧出力線と、の間に設けられた第１切替回路と、上記第２トランジスタのゲート端子と、上記駆動電圧出力線と、の間に設けられた第２切替回路と、を備え、上記第１切替回路は、上記第１トランジスタのゲート端子を、上記駆動電圧出力線に、接続するか否かを、電源装置の動作状況に応じて切り替えるものであり、上記第２切替回路は、上記第２トランジスタのゲート端子を、上記駆動電圧出力線に、接続するか否かを、電源装置の動作状況に応じて切り替えるものである。
【００５４】
従って、さらに、出力電圧のオフセットのばらつきを抑制し、安定した電力供給を行うことが可能となるという効果を奏する。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施の形態に係る電源装置の構成を示す回路図である。
【図２】本発明に係る位相補償回路の構成を示す回路図である。
【図３】本発明に係る負荷の構成を示す回路図である。
【図４】本発明の別の実施の形態に係る電源装置の構成を示す回路図である。
【図５】本発明のさらに別の実施の形態に係る電源装置の構成を示す回路図である。
【図６】従来技術に係る電源装置の構成を示す回路図である。
【図７】別の従来技術に係る電源装置の構成を示す回路図である。
【発明を実施するための形態】
【００５６】
本発明を実施するための形態について、図１〜図５を参照して説明する。
【００５７】
図１、図４、および図５にそれぞれ示す、本発明の電源装置は、上述した問題を解決するために、差動回路１０７を構成するトランジスタであって、ｐトランジスタＭ１０８に接続されているｎトランジスタＭ１１０、および、ｐトランジスタＭ１０９に接続されているｎトランジスタＭ１１１に関して、高い電力供給能力および高速応答性が要求される通常動作時と、低消費電力が要求される低消費電力動作時と、で同じトランジスタを使用している構成である。具体的に、本発明の電源装置では、通常動作時において使用すべき、駆動回路１０８のｎトランジスタＭ１０３のゲート端子を、差動回路１０７が駆動電圧Ｖｄを出力するための駆動電圧出力線Ｌ１０１に、接続するか否かによって、電源装置における電力供給能力（ｐトランジスタＭ１０１およびＭ１０２の導通期間）を決定している。ｎトランジスタＭ１０３のゲート端子を駆動電圧出力線Ｌ１０１に接続するか否か、すなわち、ｎトランジスタＭ１０３を機能させるか否か、を切り替えることに起因する、出力電圧Ｖｏのオフセットは、ペア性の確保を要求されるトランジスタを切り替えていないことと、元々電源装置全体において十分高い利得が得られていること（このとき、出力電圧Ｖｏのオフセットは、利得に対して無視できる程度に小さいこと）と、より、無視できる程度に小さくなり、実質的に考慮する必要が無い。なおここで、ペア性の確保とは、すなわち、複数のトランジスタ（例えば、ｎトランジスタＭ１１０およびＭ１１１）を互いに同一の特性とすることを意味し、特に、カレントミラー構造を有している複数のトランジスタ同士の相対比に応じて駆動する差動回路１０７では、複数の当該トランジスタ同士のペア性の確保を実施してはじめて、理論通りの特性が得られる。ペア性の確保に際しては、たとえ互いに同じ種類のトランジスタを使用していても、Ｗ／Ｌ比（チャネルの、幅と長さとの比）等に応じて、導通および非導通が切り替わる電圧値（閾値）、およびＩ‐Ｖ（電流‐電圧）特性が互いに異なる。ペア性の確保が実施されていない各トランジスタを組み合わせて、カレントミラー構造を構成し、差動回路１０７を構成すると、出力電圧Ｖｏのオフセットに係る特性は、所望の特性を得ることが難しくなる。ペア性の確保では、各トランジスタに関して、Ｗ／Ｌ比、電圧依存特性、動作温度範囲、およびレイアウトの配置関係等を、互いに等しくする必要がある。差動回路１０７、さらには、出力回路１０９において、ペア性の確保を要求されるトランジスタを切り替えていない、本発明の電源装置は、通常動作時と低消費電力動作時とで、互いに同一の、差動回路１０７および出力回路１０９の特性を得ることができるため、出力電圧Ｖｏのオフセットを抑制できる。また、本発明の電源装置では、ｎトランジスタＭ１１１が上述したダイオード接続構成となっているため、ｎトランジスタＭ１１０およびＭ１１１の各ゲート端子に印加されるバイアス電圧（バイアス点）の変動を抑制することができ、当該変動に起因した、出力電圧Ｖｏのオフセット（回路的オフセット）を抑制することができる。さらに、本発明の電源装置は、通常動作時であるか低消費電力動作時であるかの、電源装置の動作状況に応じて、当該電源装置の安定度を向上させるための回路である、負荷１０１および／または位相補償回路１０２を付加することによって、幅広い回路特性を実現することが可能な構成となっている。
【００５８】
以下では、本発明の電源装置について、図１に示す電源装置５１０、図４に示す電源装置５４０、そして、図５に示す電源装置５５０の順番に、詳細な説明を行う。
【００５９】
図１は、本発明の一実施の形態に係る電源装置の構成を示す回路図である。
【００６０】
図１に示す電源装置５１０は、負荷１０１、位相補償回路（位相調整回路）１０２、スイッチ（切替回路、第１切替回路）１０３、基準電圧発生回路１０４、モード切替回路１０５、バイアス発生回路１０６、および抵抗Ｒ１０１およびＲ１０２を備えている。
【００６１】
また、電源装置５１０は、１２個のＭＯＳトランジスタＭ１０１〜Ｍ１１２を備えているが、このうち、Ｍ１０１、Ｍ１０２、Ｍ１０６〜Ｍ１０９はｐチャネル型（すなわち、ｐトランジスタ）であり、Ｍ１０３〜Ｍ１０５、Ｍ１１０〜Ｍ１１２はｎチャネル型（すなわち、ｎトランジスタ）である。
【００６２】
さらに、電源装置５１０において、ｐトランジスタＭ１０６、Ｍ１０８、Ｍ１０９、および、ｎトランジスタＭ１１０、Ｍ１１１は、差動回路１０７を構成している。ｎトランジスタＭ１０３〜Ｍ１０５、位相補償回路１０２、およびスイッチ１０３は、駆動回路１０８を構成している。ｐトランジスタＭ１０１およびＭ１０２は、出力回路１０９を構成している。
【００６３】
電源装置５１０には、図示しない電源からの入力電圧Ｖｉ（例えば、５Ｖ）が、電源ラインＬｈを通じて印加（供給）されている。なお、電源ラインＬｈには、ｐトランジスタＭ１０１、Ｍ１０２、Ｍ１０６、およびＭ１０７の各ソース端子が接続されている。また、ｐトランジスタＭ１０１のドレイン端子に印加される電圧は、電源装置５１０が外部出力すべき出力電圧Ｖｏ（例えば、３Ｖ）となる。
【００６４】
基準電圧発生回路１０４は、周知の基準電圧源であり、所定の基準電圧Ｖｒｅｆを生成し出力する。基準電圧発生回路１０４は、ｐトランジスタＭ１０９のゲート端子に接続されているため、基準電圧Ｖｒｅｆは、ｐトランジスタＭ１０９のゲート端子に印加される。
【００６５】
モード切替回路１０５は、電源装置５１０が、通常動作時であるか低消費電力動作時であるかの、電源装置５１０の各動作状況を示す、図示しないモード切替信号を生成し出力する。モード切替回路１０５は、負荷１０１、位相補償回路１０２、およびスイッチ１０３に接続されているため、当該モード切替信号は、負荷１０１、位相補償回路１０２、およびスイッチ１０３に供給される。なお、当該モード切替信号が供給されると、負荷１０１、位相補償回路１０２、およびスイッチ１０３は、当該モード切替信号が示している、電源装置５１０の動作状況に応じた各動作を実行するが、この各動作の詳細については後述する。
【００６６】
ここで、電源装置５１０の動作状況が、通常動作時と低消費電力動作時との２種類で規定されている場合、モード切替回路１０５は、上記モード切替信号として、Ｌｏｗレベル（低レベル）およびＨｉｇｈレベル（高レベル）の２値からなるロジック信号等の、２種類の信号を出力できる構成であれば十分である。当該ロジック信号を用いて２種類の信号を出力できるモード切替回路１０５は、具体的な説明を行うまでもなく、論理回路（インバータ等）を用いて、簡単かつ単純な構成により実現可能なものであるため、詳細な説明については省略する。但し、モード切替回路１０５は、当該モード切替信号として、２値の当該ロジック信号を出力する構成に限定されず、２種類の信号を出力できる構成である、任意の２種類の信号の出力回路を適用することができる。さらに、当該モード切替信号は、外部から、負荷１０１、位相補償回路１０２、およびスイッチ１０３に対して直接供給してもよく、この場合は、モード切替回路１０５自体が不要である。
【００６７】
バイアス発生回路１０６は、周知のバイアス電圧発生回路（バイアス回路）であり、所定のバイアス電圧Ｖｂを生成し出力する。バイアス発生回路１０６は、ｎトランジスタＭ１０５およびＭ１１２の各ゲート端子に接続されているため、バイアス電圧Ｖｂは、ｎトランジスタＭ１０５およびＭ１１２の各ゲート端子に印加される。ｎトランジスタＭ１０５およびＭ１１２はいずれも、ゲート端子にバイアス電圧Ｖｂが継続的に印加されることにより、継続的（ゲート端子にバイアス電圧Ｖｂが供給されている全ての期間）に導通する。
【００６８】
さらに、電源装置５１０には、内部または外部において、接地（グランド）電位ＧＮＤに接続された電源ラインＬｌが設けられている。なお、電源ラインＬｌには、ｎトランジスタＭ１０３、Ｍ１０５、Ｍ１１０〜Ｍ１１２の各ソース端子、負荷１０１、抵抗Ｒ１０２の一端、およびスイッチ１０３の端子１０３ｃが接続されている。
【００６９】
ｐトランジスタＭ１０６とｐトランジスタＭ１０７とは、ゲート端子が互いに接続されている。また、ｐトランジスタＭ１０７は、ゲート端子、具体的に、ｐトランジスタＭ１０６およびＭ１０７の各ゲート端子が接続されたノードと、ドレイン端子と、が接続されている。つまり、ｐトランジスタＭ１０６およびＭ１０７は、上述したカレントミラー構造となっており、ｐトランジスタＭ１０６には、ｐトランジスタＭ１０７に流れる電流に比例した大きさの電流が流れる。なお、ｐトランジスタＭ１０６に流れる電流値と、ｐトランジスタＭ１０７に流れる電流値と、の比は例えば、入力電圧Ｖｉの値に応じて、任意の比に設定することができる。
【００７０】
ｎトランジスタＭ１１２は、ドレイン端子が、ｐトランジスタＭ１０７のドレイン端子に接続されている。上述したとおり、ｎトランジスタＭ１１２のゲート端子には、バイアス発生回路１０６からのバイアス電圧Ｖｂが印加されており、これにより、ｎトランジスタＭ１１２は継続的に導通している。ここで、導通しているｎトランジスタＭ１１２には、予め設定されている大きさの電流が、ｐトランジスタＭ１０７のドレイン端子から流れる。そして、これにより、ｐトランジスタＭ１０７は、差動回路１０７を構成しているｐトランジスタＭ１０６に対して、任意の定電流を供給することとなる。つまり、ｎトランジスタＭ１１２は、ｐトランジスタＭ１０７に対して定電流を供給する機能を有しており、これにより、ｐトランジスタＭ１０７を通じてｐトランジスタＭ１０６からは、任意の定電流が出力される。
【００７１】
差動回路１０７は、具体的に以下の構成を有している。すなわち、ｐトランジスタＭ１０６のドレイン端子は、ｐトランジスタＭ１０８およびＭ１０９の各ソース端子に接続されている。ｐトランジスタＭ１０８のドレイン端子は、ｎトランジスタＭ１１０のドレイン端子に接続されており、ｐトランジスタＭ１０９のドレイン端子は、ｎトランジスタＭ１１１のドレイン端子に接続されている。ｐトランジスタＭ１０８のゲート端子には、抵抗Ｒ１０２の他端と抵抗Ｒ１０１の一端とが接続されたノードが接続されている。ｎトランジスタＭ１１０とｎトランジスタＭ１１１とは、ゲート端子が互いに接続されている。また、ｎトランジスタＭ１１１は、ゲート端子、具体的に、ｎトランジスタＭ１１０およびＭ１１１の各ゲート端子が接続されたノードと、ドレイン端子と、が接続されている。つまり、ｎトランジスタＭ１１０およびＭ１１１は、上述したカレントミラー構造となっており、ｎトランジスタＭ１１０には、ｎトランジスタＭ１１１に流れる電流に比例した大きさの電流が流れる。なお、ｎトランジスタＭ１１０に流れる電流値と、ｎトランジスタＭ１１１に流れる電流値と、の比は例えば、入力電圧Ｖｉの値に応じて、任意の比に設定することができる。さらに、ｐトランジスタＭ１０８およびｎトランジスタＭ１１０の各ドレイン端子が接続されたノードには、駆動電圧出力線Ｌ１０１の一端が接続されている。
【００７２】
駆動回路１０８は、具体的に以下の構成を有している。すなわち、スイッチ１０３の端子１０３ｂには、駆動電圧出力線Ｌ１０１の他端が接続されている。ｎトランジスタ（第２トランジスタ）Ｍ１０４のゲート端子は、駆動電圧出力線Ｌ１０１に、スイッチ１０３に対して並列に接続されている。ｎトランジスタＭ１０４のソース端子は、ｎトランジスタＭ１０５のドレイン端子に接続されている。ｎトランジスタＭ１０４のドレイン端子は、ｐトランジスタＭ１０２およびｎトランジスタ（第１トランジスタ）Ｍ１０３の各ドレイン端子に接続されている。ｎトランジスタＭ１０３のゲート端子は、スイッチ１０３の端子１０３ａに接続されている。ｎトランジスタＭ１０３のドレイン端子は、出力回路１０９のｐトランジスタＭ１０２のドレイン端子に接続されている。位相補償回路１０２は、駆動電圧出力線Ｌ１０１に、スイッチ１０３およびｎトランジスタＭ１０４に対して並列に、かつ、駆動電圧出力線Ｌ１０１とｎトランジスタＭ１０４のゲート端子とが接続されたノードよりも後段に接続されていると共に、ｐトランジスタＭ１０２およびｎトランジスタＭ１０３およびＭ１０４の各ドレイン端子が接続されたノードに接続されている。
【００７３】
なお、スイッチ１０３は、３つの端子１０３ａ〜１０３ｃを有している、ｃ接点動作を行う周知のスイッチ回路であり、端子１０３ａと端子１０３ｂとを接続する場合と、端子１０３ａと端子１０３ｃとを接続する場合と、を、上述したモード切替信号に応じて、すなわち、通常動作時であるか低消費電力動作時であるかの、電源装置５１０の動作状況に応じて切り替える機能を有している、切替回路である。
【００７４】
また、上述したとおり、ｎトランジスタＭ１０５のゲート端子には、バイアス発生回路１０６からのバイアス電圧Ｖｂが印加されており、これにより、ｎトランジスタＭ１０５は継続的に導通している。ここで、ｎトランジスタＭ１０５には、予め設定されている大きさの電流が、ｎトランジスタＭ１０４のソース端子から流れる。そして、これにより、ｎトランジスタＭ１０４は、出力回路１０９を構成しているｐトランジスタＭ１０２に対して、任意の定電流を供給することとなる。つまり、ｎトランジスタＭ１０５は、ｎトランジスタＭ１０４に対して定電流を供給する機能を有しており、これにより、ｎトランジスタＭ１０４からｐトランジスタＭ１０２へと出力される、ｎトランジスタＭ１０４が出力可能な最大電流値は制限される。
【００７５】
出力回路１０９は、具体的に以下の構成を有している。すなわち、ｐトランジスタＭ１０１とｐトランジスタＭ１０２とは、ゲート端子が互いに接続されている。また、ｐトランジスタＭ１０２は、ゲート端子、具体的に、ｐトランジスタＭ１０１およびＭ１０２の各ゲート端子が接続されたノードと、ドレイン端子と、が接続されている。つまり、ｐトランジスタＭ１０１およびＭ１０２は、上述したカレントミラー構造となっており、ｐトランジスタＭ１０１には、ｐトランジスタＭ１０２に流れる電流に比例した大きさの電流が流れる。なお、ｐトランジスタＭ１０１に流れる電流値と、ｐトランジスタＭ１０２に流れる電流値と、の比は例えば、入力電圧Ｖｉの値に応じて、任意の比に設定することができる。
【００７６】
また、ｐトランジスタＭ１０１のドレイン端子と電源ラインＬｌとの間には、負荷１０１と、抵抗Ｒ１０１およびＲ１０２の直列回路と、が並列に接続されている。ｐトランジスタＭ１０１のドレイン端子には、抵抗Ｒ１０１の他端が接続されており、ｐトランジスタＭ１０１のドレイン端子と、抵抗Ｒ１０１の他端と、が接続されたノードには、負荷１０１が接続されている。
【００７７】
ここで、電源装置５１０では、出力電圧Ｖｏが、フィードバック抵抗である、抵抗Ｒ１０１およびＲ１０２により分圧される。分圧された出力電圧Ｖｏは、検出電圧Ｖｋとして、抵抗Ｒ１０１と抵抗Ｒ１０２とが接続されたノードに発生し、検出電圧Ｖｋは、当該ノードに接続されているｐトランジスタＭ１０８のゲート端子に印加される。一方、上述したとおり、ｐトランジスタＭ１０９のゲート端子には、基準電圧発生回路１０４からの基準電圧Ｖｒｅｆが、継続的に印加されている。詳細については後述するが、この構成によれば、差動回路１０７では、検出電圧Ｖｋに応じて、出力電圧Ｖｏを所望の電圧値とするための、駆動電圧Ｖｄが生成される。駆動電圧Ｖｄは、ｐトランジスタＭ１０８のドレイン端子から、駆動電圧出力線Ｌ１０１を通じて、駆動回路１０８に出力される。なお、検出電圧Ｖｋの電圧値は、抵抗Ｒ１０１と抵抗Ｒ１０２との抵抗値の比（フィードバック抵抗比）に応じて決定される。この抵抗値の比は、所望の電圧値に到達した出力電圧Ｖｏの電圧値が、基準電圧Ｖｒｅｆと等しくなるように、抵抗Ｒ１０１およびＲ１０２の各抵抗値を適宜設定すればよい。
【００７８】
図２は、位相補償回路１０２の具体的な回路構成の一例を示す図である。
【００７９】
図２に示す位相補償回路１０２は、コンデンサ２０１、抵抗Ｒ２０１、および抵抗Ｒ２０２の直列回路において、ｎトランジスタＭ２０１のソース端子およびドレイン端子が、抵抗Ｒ２０２の両端に、抵抗Ｒ２０２に対して並列に接続されている構成である。ｎトランジスタＭ２０１のゲート端子はモード切替回路１０５に、抵抗Ｒ２０２における抵抗Ｒ２０１と反対側の端部は駆動電圧出力線Ｌ１０１（すなわち、ｎトランジスタＭ１０４のゲート端子、およびｎトランジスタＭ１０３のゲート端子と接続することとなるスイッチ１０３の端子１０３ｃ）に、コンデンサ２０１における抵抗Ｒ２０１と反対側の端部はｐトランジスタＭ１０２およびｎトランジスタＭ１０３およびＭ１０４の各ドレイン端子が接続されたノードに、それぞれ接続されている。
【００８０】
位相補償回路１０２は、コンデンサ２０１、抵抗Ｒ２０１およびＲ２０２を直列に接続して、電源装置５１０において、利得が高くなっている回路素子に接続するように挿入することで、電源装置５１０の安定性向上を図ることを目的とする、一般的な位相補償回路である。
【００８１】
ここで、電源装置５１０では、通常動作時および低消費電力動作時という、２種類の動作状況を想定している。この２種類の動作状況のそれぞれにおける位相補償（位相調整）に対応するため、位相補償回路１０２は、モード切替回路１０５からのモード切替信号に応じて、導通および非導通を切り替えるｎトランジスタＭ２０１を、コンデンサ２０１、抵抗Ｒ２０１、および抵抗Ｒ２０２のいずれか（ここでは、抵抗Ｒ２０２）に対して並列に接続することで、位相補償定数（位相調整の度合）を２段階、すなわち、後述する一方および他方の位相補償定数に設定することが可能な構成となっている。
【００８２】
上記の構成を有している位相補償回路１０２は、周知の技術で実現可能な一般的な位相補償回路であり、また、当該位相補償回路１０２を用いた、位相補償（位相調整）の要領については、周知の技術により、当業者であれば実施可能であるため、具体的な説明については省略する。
【００８３】
なお、ｎトランジスタＭ２０１は、電源装置５１０の通常動作時に導通しても、電源装置５１０の低消費電力動作時に導通しても、どちらでもよい。また、駆動電圧出力線Ｌ１０１（ｎトランジスタＭ１０４のゲート端子）と、ｐトランジスタＭ１０２およびｎトランジスタＭ１０３およびＭ１０４の各ドレイン端子が接続されたノードと、は、位相補償回路１０２に接続されている部位が入れ替わっていてもよい。さらに、位相補償回路１０２においては、抵抗Ｒ２０１およびＲ２０２のかわりに２個のトランジスタを使用し、当該各トランジスタのオン抵抗を使用して、位相補償（位相調整）を実現する構成であってもよい。また、位相補償回路１０２では、ｎトランジスタＭ１０３が、抵抗Ｒ２０２と並列に接続されているが、これに限定されず、抵抗Ｒ２０１と並列に接続されていてもよいし、コンデンサ２０１に対して並列に接続されていてもよいのは言うまでもない。
【００８４】
図３は、負荷１０１の具体的な回路構成の一例を示す図である。
【００８５】
負荷１０１は、抵抗Ｒ３０１の他端にｎトランジスタＭ３０１のドレイン端子が接続されており、ｎトランジスタＭ３０１のソース端子が接地されている（電源ラインＬｌに接続されている）構成である。ｎトランジスタＭ３０１のゲート端子はモード切替回路１０５に接続されており、抵抗Ｒ３０１の一端は出力回路１０９（ｐトランジスタＭ１０１のドレイン端子）に接続されている。
【００８６】
負荷１０１は、通常動作時において、ｐトランジスタＭ１０１（図１参照）のソース端子−ドレイン端子間に供給するバイアス電流を増加させることで、出力回路１０９の動作の安定性を向上させることを目的に備えられた回路である。換言すれば、負荷１０１は、通常動作時に、電源装置５１０に対して接続されていれば十分であるため、電源装置５１０のさらなる低消費電力化を考慮すれば、図３に示すとおり、ｎトランジスタＭ３０１の導通（通常動作時）および非導通（低消費電力動作時）を、モード切替信号に応じて切り替えることで、電源装置５１０に対して、取り付けおよび切り離し可能に構成されているのが好ましい。
【００８７】
ここで、負荷１０１においては、抵抗Ｒ３０１のかわりにトランジスタを使用し、当該トランジスタのオン抵抗で負荷を構成してもよい。また、負荷１０１は、ｎトランジスタＭ３０１のソース端子が抵抗Ｒ３０１の一端に接続されており、抵抗Ｒ３０１の他端が接地されており（電源ラインＬｌに接続されている）、ｎトランジスタＭ３０１のドレイン端子が出力回路１０９（ｐトランジスタＭ１０１のドレイン端子）に接続されている構成であってもよい。すなわち、ｎトランジスタＭ３０１は、負荷１０１のどの部位に設けられていてもよい。さらに、低消費電力動作時に、その電流値が無視できる程度に、通常動作時よりも小さな電流が流れる構成であれば、負荷１０１は、低消費電力動作時に切り離されなくてもよい。
【００８８】
図１に戻って、ここからは、電源装置５１０の動作状況に応じた、通常動作時と低消費電力動作時とのそれぞれにおける、電源装置５１０の動作について、詳細な説明を行う。
【００８９】
まずは、通常動作時における、電源装置５１０の動作について、説明を行う。なお、この場合、モード切替回路１０５からのモード切替信号により、スイッチ１０３の端子１０３ａと端子１０３ｂとが接続されることでｎトランジスタＭ１０３のゲート端子は駆動電圧出力線Ｌ１０１と接続され、負荷１０１はｎトランジスタＭ３０１（図３参照）が導通することで電源装置５１０に対して接続され、位相補償回路１０２はｎトランジスタＭ２０１（図２参照）が非導通となることで一方の位相補償定数に設定される。
【００９０】
通常動作時に、出力電圧Ｖｏが所望の電圧値よりも低くなっている場合、差動回路１０７において、ｐトランジスタＭ１０８のゲート端子に印加される検出電圧Ｖｋは、ｐトランジスタＭ１０９のゲート端子に印加されている基準電圧Ｖｒｅｆよりも低レベルとなる。このとき、ｐトランジスタＭ１０９に流れる電流は、ｐトランジスタＭ１０８に流れる電流よりも小さくなり、カレントミラー構造である、ｎトランジスタＭ１１０およびＭ１１１に流れる電流値は低下する。これにより、ｐトランジスタＭ１０８およびｎトランジスタＭ１１０の各ドレイン端子が接続されたノードにおける電圧レベルは上昇し、結果、当該ノードから出力される駆動電圧Ｖｄのレベルは入力電圧Ｖｉに近いレベルにまで上昇し保持される。ｎトランジスタＭ１０３のゲート端子は駆動電圧出力線Ｌ１０１と接続されているため、駆動電圧Ｖｄは、ｎトランジスタＭ１０３およびＭ１０４の各ゲート端子、および、位相補償回路１０２に印加される。
【００９１】
ここで、ｎトランジスタＭ１０５の上述した機能により、ｎトランジスタＭ１０４には定電流が供給されることとなり、ｎトランジスタＭ１０４は出力可能な最大電流値が制限されている。このため、駆動回路１０８から出力回路１０９に供給される、駆動電圧Ｖｄに応じた電流の最大電流値は、ｎトランジスタＭ１０３の特性に応じて決定される。
【００９２】
ｎトランジスタＭ１０３は、ゲート端子に供給された駆動電圧Ｖｄに応じて、導通と非導通とを繰り返すが、出力電圧Ｖｏが所望の電圧値よりも低くなっている場合、高いレベルに保持されている駆動電圧ＶｄによってｎトランジスタＭ１０３が継続的（駆動電圧Ｖｄが高いレベルに保持されている全ての期間）に導通し、これに伴い、出力電圧Ｖｏのレベルは上昇する。
【００９３】
こうして、電源装置５１０では、通常動作時に、出力電圧Ｖｏが所望の電圧値よりも低くなっている場合、出力電圧Ｖｏのレベルを上昇させることによって、出力電圧Ｖｏを所望の電圧値とするための上記の各動作を行っている。
【００９４】
一方、通常動作時に、出力電圧Ｖｏが所望の電圧値よりも高くなっている場合、差動回路１０７において、ｐトランジスタＭ１０８のゲート端子に印加される検出電圧Ｖｋは、ｐトランジスタＭ１０９のゲート端子に印加されている基準電圧Ｖｒｅｆよりも高レベルとなる。ｐトランジスタＭ１０９に流れる電流は、ｐトランジスタＭ１０８に流れる電流よりも大きくなり、ｎトランジスタＭ１１０およびＭ１１１に流れる電流値は上昇する。ｐトランジスタＭ１０８およびｎトランジスタＭ１１０の各ドレイン端子が接続されたノードにおける電圧レベルは下降し、結果、当該ノードから出力される駆動電圧Ｖｄのレベルは接地電位に近いレベルにまで下降し保持される。ｎトランジスタＭ１０３のゲート端子は駆動電圧出力線Ｌ１０１と接続されているため、駆動電圧Ｖｄは、ｎトランジスタＭ１０３およびＭ１０４の各ゲート端子、および、位相補償回路１０２に印加される。出力電圧Ｖｏが所望の電圧値よりも高くなっている場合、低いレベルに保持されている駆動電圧ＶｄによってｎトランジスタＭ１０３が継続的（駆動電圧Ｖｄが低いレベルに保持されている全ての期間）に非導通となり、これに伴い、出力電圧Ｖｏのレベルは下降する。
【００９５】
こうして、電源装置５１０では、通常動作時に、出力電圧Ｖｏが所望の電圧値よりも高くなっている場合、出力電圧Ｖｏのレベルを下降させることによって、出力電圧Ｖｏを所望の電圧値とするための上記の各動作を行っている。
【００９６】
なお、負荷１０１は、通常動作時において機能しているものであるが、ｐトランジスタのソース端子−ドレイン端子間に供給するバイアス電流を増加させることで、出力回路１０９の動作の安定性を向上させている。
【００９７】
また、通常動作時において、位相補償回路１０２は、２段階設定された位相補償定数のうち、一方の位相補償定数により規定される位相を、駆動回路１０８から出力される電圧に与えて、位相ズレを補償する。
【００９８】
なお、上記位相ズレとしては、ｎトランジスタＭ１０３およびＭ１０４における、ゲート電圧に対するドレイン電圧の各位相差、および、各トランジスタの特性のばらつき等が挙げられる。ｎトランジスタＭ１０３およびＭ１０４の、各ゲート端子と各ドレイン端子との間に、図２に示す位相補償回路１０２を接続することにより、駆動回路１０８から出力される電圧における位相ズレは、簡単かつ容易に補償できる。そしてこれにより、駆動回路１０８から出力される電圧、ひいては、出力電圧Ｖｏは、さらに安定させることができる。これは、後述する低消費電力動作時においても同様である。
【００９９】
続いては、低消費電力動作時における、電源装置５１０の動作について、説明を行う。なお、この場合、モード切替回路１０５からのモード切替信号により、スイッチ１０３の端子１０３ａと端子１０３ｃとが接続されることでｎトランジスタＭ１０３のゲート端子は駆動電圧出力線Ｌ１０１から切り離され（電源ラインＬｌに接続され）、負荷１０１はｎトランジスタＭ３０１（図３参照）が非導通となることで電源装置５１０に対して切り離され、位相補償回路１０２はｎトランジスタＭ２０１（図２参照）が導通することで他方の位相補償定数に設定される。
【０１００】
低消費電力動作時に、出力電圧Ｖｏが所望の電圧値よりも低くなっている場合、通常動作時における当該場合と同様に、ｐトランジスタＭ１０８およびｎトランジスタＭ１１０の各ドレイン端子が接続されたノードにおける電圧レベルは上昇し、結果、当該ノードから出力される駆動電圧Ｖｄのレベルは入力電圧Ｖｉに近いレベルにまで上昇し保持される。
【０１０１】
ここで、ｎトランジスタＭ１０３のゲート端子は駆動電圧出力線Ｌ１０１から切り離されているため、駆動電圧Ｖｄは、ｎトランジスタＭ１０４のゲート端子、および、位相補償回路１０２に印加される一方、ｎトランジスタＭ１０３のゲート端子に印加されない。
【０１０２】
ｎトランジスタＭ１０４は、ゲート端子に供給された駆動電圧Ｖｄに応じて、導通と非導通とを繰り返すが、出力電圧Ｖｏが所望の電圧値よりも低くなっている場合、高いレベルに保持されている駆動電圧ＶｄによってｎトランジスタＭ１０４が継続的（駆動電圧Ｖｄが高いレベルに保持されている全ての期間）に導通し、これに伴い、出力電圧Ｖｏのレベルは上昇する。
【０１０３】
こうして、電源装置５１０では、低消費電力動作時に、出力電圧Ｖｏが所望の電圧値よりも低くなっている場合、出力電圧Ｖｏのレベルを上昇させることによって、出力電圧Ｖｏを所望の電圧値とするための上記の各動作を行っている。
【０１０４】
一方、低消費電力動作時に、出力電圧Ｖｏが所望の電圧値よりも高くなっている場合、通常動作時における当該場合と同様に、ｐトランジスタＭ１０８およびｎトランジスタＭ１１０の各ドレイン端子が接続されたノードにおける電圧レベルは下降し、結果、当該ノードから出力される駆動電圧Ｖｄのレベルは接地電位に近いレベルにまで下降し保持される。ｎトランジスタＭ１０３のゲート端子は駆動電圧出力線Ｌ１０１から切り離されているため、駆動電圧Ｖｄは、ｎトランジスタＭ１０４のゲート端子、および、位相補償回路１０２に印加される一方、ｎトランジスタＭ１０３のゲート端子に印加されない。出力電圧Ｖｏが所望の電圧値よりも高くなっている場合、低いレベルに保持されている駆動電圧ＶｄによってｎトランジスタＭ１０４が継続的（駆動電圧Ｖｄが低いレベルに保持されている全ての期間）に非導通となり、これに伴い、出力電圧Ｖｏのレベルは下降する。
【０１０５】
こうして、電源装置５１０では、低消費電力動作時に、出力電圧Ｖｏが所望の電圧値よりも高くなっている場合、出力電圧Ｖｏのレベルを下降させることによって、出力電圧Ｖｏを所望の電圧値とするための上記の各動作を行っている。
【０１０６】
なお、負荷１０１は、低消費電力動作時において機能していないが、機能させてもよい。また、低消費電力動作時において、位相補償回路１０２は、２段階設定された位相補償定数のうち、他方の位相補償定数により規定される位相を、駆動回路１０８から出力される電圧に与えて、位相ズレを補償する。そしてこれにより、駆動回路１０８から出力される電圧、ひいては、出力電圧Ｖｏは、さらに安定させることができる。
【０１０７】
ここで、ｎトランジスタＭ１０４は、ｎトランジスタＭ１０５により、定電流が供給されることにより、出力可能な最大電流値が制限されており、また、低消費電力動作時に、ｎトランジスタＭ１０３は、ゲート端子が接地されており、実質的に、駆動電圧Ｖｄを取り扱うことがない。
【０１０８】
なお、ｎトランジスタＭ１０４が出力可能な最大電流値は、ｎトランジスタＭ１０５に流れている定電流の電流値、および、カレントミラー構造を有しているｐトランジスタＭ１０１およびＭ１０２におけるカレントミラー比（ｐトランジスタＭ１０１に流れる電流値とｐトランジスタＭ１０２に流れる電流値との比）により決定される。
【０１０９】
一例として、ｎトランジスタＭ１０５に流れている定電流の電流値をａ（μＡ）とし、かつ、上記カレントミラー比を下記数式（１）、
（ｐトランジスタＭ１０１に流れる電流値）：（ｐトランジスタＭ１０２に流れる電流値）＝ｂ：１                                                        ・・・（１）
とした場合、ｎトランジスタＭ１０４が出力可能な最大電流値は、ａ×ｂ（μＡ）となる。当該最大電流値に制限が設けられ、かつ、無負荷時にバイアスを増加させる必要がないため、電源装置５１０では、低消費電力動作を実現することができる。
【０１１０】
通常動作時と低消費電力動作時とのそれぞれに関し、出力電圧Ｖｏが所望の電圧値よりも、低くなっている場合と高くなっている場合とのそれぞれにおいて、電源装置５１０は、上述した動作を繰り返し行い、出力電圧Ｖｏが所望の電圧値に安定するように、検出電圧Ｖｋを一定化することにより、検出電圧Ｖｋと基準電圧Ｖｒｅｆとの差電圧に応じて、出力電圧Ｖｏを所望の電圧値としている。
【０１１１】
このような、ｎトランジスタＭ１０３およびＭ１０４を用いた、出力電圧Ｖｏを所望の電圧値とするための上記の各動作を実施する電源装置５１０は、通常動作時と低消費電力動作時との切り替え直前および直後のタイミングにおいて、ｎトランジスタＭ１０３およびＭ１０４のいずれもが接続されなくなる虞がないため、出力電圧の安定性の向上を図ることができる。
【０１１２】
図４は、本発明の別の実施の形態に係る電源装置の構成を示す回路図である。
【０１１３】
図４に示す電源装置５４０は、図１に示す電源装置５１０において、駆動回路１０８のかわりに駆動回路４０８を備える構成である。駆動回路４０８は、駆動回路１０８の構成に加え、スイッチ（第２切替回路）４０３をさらに備える構成である。
【０１１４】
スイッチ４０３は、モード切替回路１０５に接続されているため、モード切替信号が供給される。スイッチ４０３は、３つの端子４０３ａ〜４０３ｃを有している、ｃ接点動作を行う周知のスイッチ回路であり、端子４０３ａと端子４０３ｂとを接続する場合と、端子４０３ａと端子４０３ｃとを接続する場合と、を、モード切替信号に応じて、すなわち、通常動作時であるか低消費電力動作時であるかの、電源装置５４０の動作状況に応じて切り替える機能を有している、切替回路である。
【０１１５】
端子４０３ａはｎトランジスタＭ１０４のゲート端子に接続されており、端子４０３ｂは駆動電圧出力線Ｌ１０１に接続されており、端子４０３ｃは電源ラインＬｌに接続されている。具体的に、端子４０３ｂは、駆動電圧出力線Ｌ１０１における、位相補償回路１０２が接続されたノードと、ｐトランジスタＭ１０８およびｎトランジスタＭ１１０の各ドレイン端子が接続されたノードと、の間に、位相補償回路１０２およびスイッチ１０３に対して並列に接続されている。換言すれば、スイッチ４０３は、ｎトランジスタＭ１０４のゲート端子と駆動電圧出力線Ｌ１０１との間に介在して設けられている。
【０１１６】
電源装置５４０において電源装置５１０と異なる点として、電源装置５４０では、通常動作時の場合、モード切替回路１０５からのモード切替信号により、さらに、スイッチ４０３の端子４０３ａと端子４０３ｃとが接続されることでｎトランジスタＭ１０４のゲート端子は駆動電圧出力線Ｌ１０１から切り離される（電源ラインＬｌに接続される）。
【０１１７】
これにより、通常動作時における電源装置５４０の動作は、通常動作時における電源装置５１０の動作に対して、以下のように異なる。
【０１１８】
すなわち、通常動作時に、出力電圧Ｖｏが所望の電圧値よりも低くなっている場合、電源装置５１０における当該場合と同様に、ｐトランジスタＭ１０８およびｎトランジスタＭ１１０の各ドレイン端子が接続されたノードにおける電圧レベルは上昇し、結果、当該ノードから出力される駆動電圧Ｖｄのレベルは入力電圧Ｖｉに近いレベルにまで上昇し保持される。
【０１１９】
ここで、ｎトランジスタＭ１０４のゲート端子は駆動電圧出力線Ｌ１０１から切り離されているため、駆動電圧Ｖｄは、ｎトランジスタＭ１０３のゲート端子、および、位相補償回路１０２に印加される一方、ｎトランジスタＭ１０４のゲート端子に印加されない。
【０１２０】
ｎトランジスタＭ１０３は、ゲート端子に供給された駆動電圧Ｖｄに応じて、導通と非導通とを繰り返すが、出力電圧Ｖｏが所望の電圧値よりも低くなっている場合、高いレベルに保持されている駆動電圧ＶｄによってｎトランジスタＭ１０３が継続的（駆動電圧Ｖｄが高いレベルに保持されている全ての期間）に導通し、これに伴い、出力電圧Ｖｏのレベルは上昇する。
【０１２１】
こうして、電源装置５４０では、通常動作時に、出力電圧Ｖｏが所望の電圧値よりも低くなっている場合、出力電圧Ｖｏのレベルを上昇させることによって、出力電圧Ｖｏを所望の電圧値とするための上記の各動作を行っている。
【０１２２】
一方、通常動作時に、出力電圧Ｖｏが所望の電圧値よりも高くなっている場合、電源装置５１０における当該場合と同様に、ｐトランジスタＭ１０８およびｎトランジスタＭ１１０の各ドレイン端子が接続されたノードにおける電圧レベルは下降し、結果、当該ノードから出力される駆動電圧Ｖｄのレベルは接地電位に近いレベルにまで下降し保持される。ｎトランジスタＭ１０４のゲート端子は駆動電圧出力線Ｌ１０１から切り離されているため、駆動電圧Ｖｄは、ｎトランジスタＭ１０３のゲート端子、および、位相補償回路１０２に印加される一方、ｎトランジスタＭ１０４のゲート端子に印加されない。出力電圧Ｖｏが所望の電圧値よりも高くなっている場合、低いレベルに保持されている駆動電圧ＶｄによってｎトランジスタＭ１０３が継続的（駆動電圧Ｖｄが低いレベルに保持されている全ての期間）に非導通となり、これに伴い、出力電圧Ｖｏのレベルは下降する。
【０１２３】
こうして、電源装置５４０では、通常動作時に、出力電圧Ｖｏが所望の電圧値よりも高くなっている場合、出力電圧Ｖｏのレベルを下降させることによって、出力電圧Ｖｏを所望の電圧値とするための上記の各動作を行っている。
【０１２４】
一方、電源装置５４０では、低消費電力動作時の場合、モード切替回路１０５からのモード切替信号により、さらに、スイッチ４０３の端子４０３ａと端子４０３ｂとが接続されることでｎトランジスタＭ１０４のゲート端子は駆動電圧出力線Ｌ１０１に接続される。但し、この場合、電源装置５４０の動作は、上述した、低消費電力動作時における電源装置５１０の動作と同じとなるので、説明を省略する。
【０１２５】
つまり、電源装置５４０は、電源装置５１０と異なり、通常動作時において、ｎトランジスタＭ１０４のゲート端子が駆動電圧出力線Ｌ１０１から切り離されるため、ｎトランジスタＭ１０４が駆動電圧Ｖｄを取り扱うことがなく、ｎトランジスタＭ１０４が出力電圧Ｖｏを所望の電圧値とするための上記の各動作に影響を及ぼさない。
【０１２６】
電源装置５４０では、電源装置５１０と同様のスイッチ１０３を用いた切り替えに、上述したスイッチ４０３による切り替えを組み合わせており、スイッチ１０３および４０３は、電源装置５４０が、通常動作時であるか低消費電力動作時であるかに応じて、ｎトランジスタＭ１０３およびＭ１０４の各ゲート端子のいずれか一方のみを、駆動電圧出力線Ｌ１０１に接続するように、切り替えが制御されている。これにより、電源装置５４０では、スイッチ１０３のみを用いた電源装置５１０よりもさらに、通常動作時における出力電圧Ｖｏのオフセットのばらつきを抑制し、安定した電力供給を行うことが可能となる。
【０１２７】
すなわち、電源装置５１０、５４０、５５０に共通して言えることであるが、通常、ｎトランジスタＭ１０３は、出力可能な最大電流値が、ｎトランジスタＭ１０４よりも大きい。なおこれは、ｎトランジスタＭ１０４の出力可能な最大電流値は、上述したとおり、ｎトランジスタＭ１０５により制限される一方、ｎトランジスタＭ１０３の出力可能な最大電流値は、自身のオン抵抗の最低値Ｒｍ、印加される電圧をＶｍとすると、Ｖｍ／Ｒｍ（Ａ）にまで大きくすることができることによる。このため、通常動作時においては、ｎトランジスタＭ１０４を使用せず、ｎトランジスタＭ１０３を使用するだけでも、充分大きな電力駆動能力を得ることができる。また、電源装置５４０では、差動回路１０７からの駆動電圧Ｖｄに応じて、ｎトランジスタＭ１０３の導通および非導通を切り替えて、出力電圧Ｖｏを所望の電圧値とする構成であるため、ｎトランジスタＭ１０３の導通および非導通の切り替え後に出力電圧Ｖｏが安定したとき、電源装置５１０の通常動作時における出力電圧Ｖｏと概ね同じレベルの出力電圧Ｖｏを得ることができる。このような、ｎトランジスタＭ１０３およびＭ１０４のいずれか一方のみを用いた、出力電圧Ｖｏを所望の電圧値とするための上記の各動作を実施する電源装置５４０は、通常動作時と低消費電力動作時との切り替えの瞬間のタイミングにおいて、ｎトランジスタＭ１０３およびＭ１０４の両方が接続される虞がないため、出力電圧の安定性の向上を図ることができる。
【０１２８】
図５は、本発明のさらに別の実施の形態に係る電源装置の構成を示す回路図である。
【０１２９】
図５に示す電源装置５５０は、図４に示す電源装置５４０において、駆動回路４０８のかわりに駆動回路５０８を備える構成である。駆動回路５０８は、駆動回路４０８の構成に加え、ｎトランジスタＭ４０１およびＭ４０２をさらに備える構成である。
【０１３０】
ｎトランジスタ（第３トランジスタ）Ｍ４０１は、ゲート端子が駆動電圧出力線Ｌ１０１に接続されており、ドレイン端子がｎトランジスタＭ１０３およびＭ１０４の各ドレイン端子に接続されており、ソース端子がｎトランジスタＭ４０２のドレイン端子に接続されている。具体的に、ｎトランジスタＭ４０１のゲート端子は、駆動電圧出力線Ｌ１０１における、端子４０３ｂが接続されたノードと、ｐトランジスタＭ１０８およびｎトランジスタＭ１１０の各ドレイン端子が接続されたノードと、の間に、位相補償回路１０２およびスイッチ１０３に対して並列に接続されている。
【０１３１】
ｎトランジスタＭ４０２は、ゲート端子がバイアス発生回路１０６に接続されており、ソース端子が電源ラインＬｌに接続されている。ｎトランジスタＭ４０２のゲート端子には、バイアス発生回路１０６のバイアス電圧Ｖｂが継続的に印加されており、これにより、ｎトランジスタＭ４０２は継続的（ゲート端子にバイアス電圧Ｖｂが供給されている全ての期間）に導通する。ｎトランジスタＭ４０２には、予め設定されている大きさの電流が、ｎトランジスタＭ４０１のソース端子から流れる。そして、これにより、ｎトランジスタＭ４０１は、出力回路１０９を構成しているｐトランジスタＭ１０２に対して、任意の定電流を供給することとなる。つまり、ｎトランジスタＭ４０２は、ｎトランジスタＭ４０１に対して定電流を供給する機能を有しており、これにより、ｎトランジスタＭ４０１からｐトランジスタＭ１０２へと出力される、ｎトランジスタＭ４０１が出力可能な最大電流値は制限される。
【０１３２】
なお、ｎトランジスタＭ４０１のゲート端子に切替回路は接続されておらず、ｎトランジスタＭ４０１は、電源装置５５０が、通常動作時であるか低消費電力動作時であるかに関らず、駆動電圧出力線Ｌ１０１から印加される駆動電圧Ｖｄに応じて、導通および非導通を切り替えるものである。
【０１３３】
図４に示す電源装置５４０のように、ｎトランジスタＭ１０３およびＭ１０４の各ゲート端子のいずれか一方のみを、駆動電圧出力線Ｌ１０１に接続する場合には、ｎトランジスタＭ１０３およびＭ１０４が共に、駆動電圧Ｖｄを取り扱わない期間が発生する虞がある。ここで、電源装置５４０では、当該期間において、駆動回路１０８に駆動電圧Ｖｄを取り扱うトランジスタが存在せず、このような期間は、本発明の電源装置において想定されていない場合が多いため、当該期間が発生することにより、本発明の電源装置では、予期せぬ不具合が発生する虞がある。
【０１３４】
そこで、電源装置５５０では、通常動作時であるか低消費電力動作時であるかに関らず、駆動電圧出力線Ｌ１０１から印加される駆動電圧Ｖｄに応じて、導通および非導通を切り替えることで駆動電圧Ｖｄを取り扱う、ｎトランジスタＭ４０１をさらに備える。ｎトランジスタＭ４０１をさらに備えることにより、電源装置５５０は、理論的に、本発明の電源装置において想定されていない上記期間の発生を回避することが可能となる。
【０１３５】
なお、本発明の電源装置では、ゲート端子がバイアス発生回路１０６に接続されており、ドレイン端子がｎトランジスタＭ１０３のソース端子に接続されており、ソース端子が電源ラインＬｌに接続されている、図示しないｎトランジスタをさらに備え、当該ｎトランジスタは、ｎトランジスタＭ１０５およびＭ４０２と同様に、ｎトランジスタＭ１０３に対して定電流を供給する機能を有しており、これにより、ｎトランジスタＭ１０３からｐトランジスタＭ１０２へと出力される、ｎトランジスタＭ１０３が出力可能な最大電流値が制限される構成であってもよい。すなわち、ｎトランジスタＭ１０３、Ｍ１０４、およびＭ４０１のうち、少なくとも１個のトランジスタは、定電流が供給されることにより、出力可能な最大電流値が制限されるものであるのが好ましい。
【０１３６】
また、上記の最大電流値の制限は、対応する、ｎトランジスタＭ１０３、Ｍ１０４、およびＭ４０１のうち、少なくとも１個のトランジスタと、電源ラインＬｌと、の間に、図示しない抵抗を挿入することにより実施してもよく、この場合、当該制限は、必ずしも定電流を使用しなくてもよい。
【０１３７】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１３８】
本発明は、入力電圧を所望の電圧に変換し、その所望の電圧を出力する、電源装置、特に、出力電圧を生成する出力回路と、出力電圧から得られた検出電圧と所定の基準電圧との差電圧に応じて、出力電圧が所望の電圧値となるように、出力回路を駆動するための駆動電圧を生成し出力する差動回路と、を備える電源装置に好適に用いることができる。この種の電源装置としては例えば、携帯電話端末をはじめとする携帯機器用途の電源装置が挙げられる。
【符号の説明】
【０１３９】
１０１  負荷
１０２  位相補償回路（位相調整回路）
１０３  スイッチ（切替回路、第１切替回路）
１０７  差動回路
１０９  出力回路
４０３  スイッチ（第２切替回路）
５１０、５４０、５５０  電源装置
Ｌ１０１  駆動電圧出力線
Ｍ１０３  ｎチャネル型ＭＯＳトランジスタ（第１トランジスタ）
Ｍ１０４  ｎチャネル型ＭＯＳトランジスタ（第２トランジスタ）
Ｍ４０１  ｎチャネル型ＭＯＳトランジスタ（第３トランジスタ）
Ｖｄ  駆動電圧
Ｖｏ  出力電圧
Ｖｒｅｆ  基準電圧
Ｖｋ  検出電圧
【図１】
2010218285.tif 000003
【図２】
2010218285.tif 000004
【図３】
2010218285.tif 000005
【図４】
2010218285.tif 000006
【図５】
2010218285.tif 000007
【図６】
2010218285.tif 000008
【図７】
2010218285.tif 000009