(57)【要約】【課題】半導体装置の設計上の大きな制約となることなく、雰囲気温度に対する半導体装置の電流センス比の変動を抑制する。【解決手段】半導体装置は、複数の機能セルを備えたメイン素子領域と、メイン素子領域より少ない数の機能セルを備えたセンス素子領域を有している。メイン素子領域の第２電極８１は、メイン配線が接続されるメイン領域８５ａと、ケルビン配線が接続されるケルビン端子領域８６ａと、メイン領域とケルビン端子領域との間に形成されており、メイン領域とケルビン端子領域の間の電気抵抗を大きくする高抵抗領域８７ａを有している。高抵抗領域８７ａの抵抗温度係数が機能セルの抵抗温度係数より小さくされている。【選択図】図３
2010109076.tif 000002
【特許請求の範囲】
【請求項１】
複数個の機能セルを備えているメイン素子領域と、
メイン素子領域内の機能セル数よりも少ない数の機能セルを備えているセンス素子領域と、
メイン素子領域に設けられている第１電極と第２電極と、
センス素子領域に設けられている第３電極と第4電極と、を備えており、
メイン素子領域及びセンス素子領域がオンすると、メイン素子領域では第１電極から第２電極に電流が流れ、センス素子領域では第３電極から第４電極に電流が流れるようになっており、
第２電極に接続されたケルビン配線の電位が高くなるとセンス素子領域に流れる電流が減少し、ケルビン配線の電位が低くなるとセンス素子領域に流れる電流が増加するようにされている半導体装置であって、
前記第２電極は、
メイン配線が接続されるメイン領域と、
ケルビン配線が接続されるケルビン端子領域と、
メイン領域とケルビン端子領域との間に形成されており、メイン領域とケルビン端子領域の間の電気抵抗を大きくする高抵抗領域と、を備えており、
高抵抗領域の抵抗温度係数が機能セルの抵抗温度係数より小さいことを特徴とする半導体装置。
【請求項２】
メイン領域とケルビン端子領域と高抵抗領域は、同一素材の導電体で形成されており、高抵抗領域の厚みがメイン領域の厚みより薄くされていることを特徴とする請求項１の半導体装置。
【請求項３】
ケルビン端子領域の厚みが、メイン領域の厚みより薄くされていることを特徴とする請求項２の半導体装置。
【請求項４】
メイン領域とケルビン端子領域は空間によって隔てられており、
高抵抗領域は、前記空間の一部に設けられており、メイン領域とケルビン端子領域を接続する配線であることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記配線は、一箇所以上の屈曲部を有することを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流センシング機能を有する半導体装置に関する。
【背景技術】
【０００２】
この種の半導体装置では、同一の半導体基板上に複数個の機能セル（例えば、スイッチング機能を有するトランジスタ等）が形成されている。半導体装置は、メイン素子領域とセンス素子領域に区画されている。メイン素子領域には、多数のセル群が配置されている。センス素子領域には、複数（メイン素子領域内のセル数に比べれば遥かに少ない）のセル群が配置されている。半導体装置に流れる電流は、メイン素子領域内のセル群を流れるメイン電流と、センス素子領域内のセル群を流れるセンス電流に分流され、センス素子領域内を流れるセンス電流が測定される。メイン電流とセンス電流の分流比が既知であれば、測定されたセンス電流値からメイン電流値を計算することができる。以下では、メイン電流値をセンス電流値で除した値を電流センス比と称する。
【０００３】
上述した説明から明らかなように、測定されたセンス電流値からメイン電流値を計算するためには、電流センス比を知っていなければならない。半導体基板上に形成された全てのセルのオン抵抗が同一であれば、メイン素子領域内のセル数とセンス素子領域内のセル数の比に電流センス比が一致するはずである。また、セルのオン抵抗が半導体装置の温度によって変動したとしても、全てのセルの温度が一様に変動すれば、電流センス比は一定の値に維持されるはずである。
しかしながら、メイン素子領域に形成されるセル数とセンス素子領域に形成されるセル数とが大きく異なることから、メイン素子領域のサイズとセンス素子領域のサイズも大きく異なる。このため、メイン素子領域のセル群とセンス素子領域のセル群とでは温度が一様に変動せず、電流センス比が半導体装置の温度によって変化してしまう。すなわち、半導体装置の温度が上昇すると、電流センス比が増加する特性を有している（メイン素子領域に対してセンス素子領域では、センス電流が流れ難くなる特性を有している）。
そこで、電流センス比の温度依存性を低減するための技術が提案されている（特許文献１）。特許文献１の技術では、（１）メイン素子領域の半導体基板の厚みとセンス素子領域の半導体基板の厚みを相違させたり、あるいは、（２）メイン素子領域内のセル群とセンス素子領域内のセル群のレイアウトを調整したりすることで、メイン素子領域内のセル群の抵抗温度係数とセンス素子領域内のセル群の抵抗温度係数をほぼ同一にしている。これにより、電流センス比の温度による変化を小さくしている。
【０００４】
【特許文献１】特開平２００５−５０９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術では、メイン素子領域とセンス素子領域とで半導体基板の厚みを変える必要があり、また、メイン素子領域のセル群のレイアウトとセンス素子領域のセル群のレイアウトを特定のレイアウトとしなければならない。このため、これらが半導体装置を設計する上での大きな制約となり、半導体装置を自由に設計することができないという問題がある。
【０００６】
本発明は、上記した実情に鑑みてなされたものであり、半導体装置を設計する上での大きな制約となることなく、電流センス比の温度変化を小さくすることができる半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、複数個の機能セルを備えているメイン素子領域と、メイン素子領域内の機能セル数よりも少ない数の機能セルを備えているセンス素子領域と、メイン素子領域に設けられている第１電極と第２電極と、センス素子領域に設けられている第３電極と第４電極と、を備えている。この半導体装置は、メイン素子領域及びセンス素子領域がオンすると、メイン素子領域では第１電極から第２電極に電流が流れ、センス素子領域では第３電極から第４電極に電流が流れる。また、第２電極に接続されたケルビン配線の電位が高くなるとセンス素子領域に流れる電流が減少し、ケルビン配線の電位が低くなるとセンス素子領域に流れる電流が増加するようにされている。
メイン素子領域に設けられた第２電極は、メイン配線が接続されるメイン領域と、ケルビン配線が接続されるケルビン端子領域と、メイン領域とケルビン端子領域との間に形成された高抵抗領域を備えている。高抵抗領域は、メイン領域とケルビン端子領域の間の電気抵抗を大きくする。そして、高抵抗領域の抵抗温度係数が機能セルの抵抗温度係数より小さくされている。
【０００８】
この半導体装置では、半導体装置がオンすると、メイン素子領域では第１電極からメイン素子領域内のセル群を通って第２電極に電流が流れ、この電流は第２電極からメイン配線に流れる。ここで、第２電極は、メイン配線が接続されるメイン領域と、ケルビン配線が接続されるケルビン端子領域と、これらの間に形成された高抵抗領域を備えている。このため、メイン素子領域内の機能セルからケルビン端子領域に流れた電流は、高抵抗領域を通ってメイン領域に流れ、メイン領域からメイン配線に流れることとなる。このため、ケルビン配線の電位Ｖｋは、機能セルの抵抗成分の影響と高抵抗領域の抵抗成分の影響を受けることとなる。
ここで、高抵抗領域の抵抗温度係数は、機能セルの抵抗温度係数より小さくされている。このため、ケルビン配線の電位Ｖｋの温度変化は、高抵抗領域の抵抗成分の影響を受ける分だけ小さくなる。すなわち、機能セルの抵抗成分の影響のみを受ける場合（即ち、高抵抗領域が形成されていない場合）は、ケルビン配線の電位Ｖｋの温度変化が、機能セルの抵抗成分のみで決まる（図６に示す従来技術を参照）。一方、機能セルの抵抗成分と高抵抗領域の抵抗成分の影響を受ける場合は、機能セルの抵抗成分と高抵抗領域の抵抗成分（高抵抗領域の抵抗温度係数＜機能セルの抵抗温度係数）によって決まる。このため、機能セルの抵抗成分の影響のみを受ける場合と比較して、ケルビン配線の電位Ｖｋが低く出力される（図６に示す本発明例を参照）。なお、図６では、ケルビン配線の電位Ｖｋの絶対値ではなく、電位変化量を示している。
この半導体装置では、ケルビン配線の電位Ｖｋが低く出力されると、センス素子領域に流れる電流Ｉｓが増加する（図７参照）。したがって、半導体装置の温度が上昇すると、ケルビン配線の電位Ｖｋが従来技術（高抵抗領域が形成されていない場合）よりも低く出力され、センス素子領域に多くの電流が流れる。このため、半導体装置の温度上昇によるセンス電流の低下が、ケルビン配線の電位Ｖｋが低く出力されることによるセンス電流の増加により相殺されることとなる。このため、この半導体装置によると、電流センス比の温度変化を小さくすることができる。
また、この半導体装置では、第２電極に高抵抗領域を設けるだけなので、機能セルは自由に設計することができる。このため、半導体装置の設計上の大きな制約となることもない。
【０００９】
上記の半導体装置では、メイン領域とケルビン端子領域と高抵抗領域は、同一素材の導電体で形成されており、高抵抗領域の厚みがメイン領域の厚みより薄くされていることが好ましい。
このような構成によると、第２電極を同一素材で形成するため、第２電極を同一工程で形成することができる。また、高抵抗領域の厚みをメイン領域の厚みより薄くするだけでよく、簡易な構成で高抵抗領域を形成することができる。
【００１０】
上記の半導体装置では、さらに、ケルビン端子領域の厚みを、メイン領域の厚みより薄くしてもよい。このような構成をとることで、ケルビン配線の電位Ｖｋに対する高抵抗領域の影響がより強くなり、電流センス比の温度変化をより小さくすることができる。
【００１１】
また、上記の半導体装置では、メイン領域とケルビン端子領域は空間によって隔てられていてもよい。この場合、高抵抗領域は、前記空間の一部に設けられており、メイン領域とケルビン端子領域を接続する配線であることが好ましい。
このような構成によると、配線の断面積を調整することで、高抵抗領域の抵抗値を調整することができる。これによって、高抵抗領域の抵抗値を簡便に高くでき、電流センス比の温度変化をより小さくすることができる。
【００１２】
また、メイン領域とケルビン端子領域を配線で接続する場合、その配線は、一箇所以上の屈曲部を有することが好ましい。
配線に屈曲部を形成することで、配線の長さを長くすることができ、高抵抗領域の抵抗値をより高くすることができる。これによって、電流センス比の温度変化をより小さくすることができる。
【発明を実施するための最良の形態】
【００１３】
下記に詳細に説明する実施例の主要な特徴を最初に列記する。
（形態１）複数の縦型電界効果トランジスタが形成されている。トランジスタ群はメイン素子領域とセンス素子領域に区画されている。ドレイン電極はメイン素子領域とセンス素子領域に共通であり、ソース電極はメイン素子領域とセンス素子領域で分離されている。
（形態２）機能セルは、スイッチング素子である。
【実施例】
【００１４】
（第１実施例）  図１は、第１実施例の半導体装置の要部断面図と、半導体装置に接続される電流検出回路を示している。図１に示すように、半導体装置は、半導体基板（シリコン基板）１００を有している。半導体基板１００は、メイン素子領域１とセンス素子領域２に区画されている。メイン素子領域１内には、多数の縦型の電界効果型トランジスタ（以下、ＭＯＳＦＥＴという）が形成されている。メイン素子領域１内のＭＯＳＦＥＴ群をメイン電流が流れる。センス素子領域２内には、複数の縦型のＭＯＳＦＥＴが形成されている。センス素子領域２内のＭＯＳＦＥＴ群をセンス電流が流れる。メイン素子領域１内に形成されているＭＯＳＦＥＴの数は、センス素子領域２内に形成されているＭＯＳＦＥＴの数よりも遥かに多い。このため、メイン素子領域１とセンス素子領域２とでは、そのサイズが大きく異なる。
【００１５】
半導体基板１００の裏面にはドレイン電極１０が形成されている。ドレイン電極１０は、アルミニウムによって形成されている。ドレイン電極１０は、メイン素子領域１内のＭＯＳＦＥＴとセンス素子領域２内のＭＯＳＦＥＴに共通とされている。
半導体基板１００の表面には、メイン素子領域１上に形成されたメインソース電極８１と、センス素子領域２上に形成されたセンスソース電極８２が配置されている。メインソース電極８１とセンスソース電極８２は、アルミニウムによって形成されている。メインソース電極８１とセンスソース電極８２とは、デッドゾーン８３によって電気的に絶縁されている。デットゾーン８３では、後述するソース領域６１とボディコンタクト領域６２が形成されていない。
【００１６】
センスソース電極８２には、センスパッド８４が形成されている。センスパッド８４は、アルミニウムの配線を介してオペアンプ９０に結線されている。メインソース電極８１には、ソースパッド８５が形成されている。ソースパッド８５は、アルミニウムの配線（請求項でいうメイン配線に相当する）を介して負荷（例えば、モータ等）に接続されている。また、メインソース電極８１にはケルビンパッド８６が形成されている。ケルビンパッド８６は、アルミニウムの配線（請求項でいうケルビン配線に相当する）を介してオペアンプ９０に結線されている。オペアンプ９０については、後で詳述する。
【００１７】
次に、メイン素子領域１とセンス素子領域２に形成されるＭＯＳＦＥＴについて説明する。なお、メイン素子領域１に形成されるＭＯＳＦＥＴとセンス素子領域２に形成されるＭＯＳＦＥＴとは同一構造であるため、ここではメイン素子領域１に形成されるＭＯＳＦＥＴについて説明する。
図２は、メイン素子領域１に形成されるＭＯＳＦＥＴの断面図を示している。図２に示すように、半導体基板の裏面にはドレイン電極１０が形成されている。半導体基板の裏面に臨む範囲（すなわち、ドレイン電極１０の上面）には、ｎ＋型のドレイン領域２０が形成されている。ｎ＋型のドレイン領域２０上には、ｎ−型のドリフト領域３０が形成されている。ｎ−型のドリフト領域３０上には、ｐ−型のボディ領域４０が形成されている。ｐ−型のボディ領域４０の上部に、ｎ＋型のソース領域６１とｐ＋型のボディコンタクト領域６２が形成されている。ｎ＋型のソース領域６１とｐ−型のボディ領域４０を貫通するように、トレンチゲート電極５０が形成されている。トレンチゲート電極５０は、ドリフト領域３０に達している。トレンチゲート電極５０の両サイドは、ゲート絶縁膜５１を介して、ソース領域６１とボディ領域４０に対向している。なお、メイン素子領域１内のＭＯＳＦＥＴのトレンチゲート電極５０と、センス素子領域２内のＭＯＳＦＥＴのトレンチゲート電極５０は、共通の駆動回路（図示省略）に接続されており、同一のタイミングでオン／オフされる。
ｎ＋型のソース領域６１とｐ＋型のボディコンタクト領域６２の表面に、メインソース電極８１が形成されている。メインソース電極８１は、絶縁膜７０によってトレンチゲート電極５０から電気的に絶縁されている。
【００１８】
図３は、メインソース電極８１の一部（ケルビンパッド８６が形成される領域）を拡大して示している。図３に示すように、メインソース電極８１は、ソースパッド８５が形成されるソースパッド領域８５ａ（請求項でいうメイン領域に相当する）と、ケルビンパッド８６が形成されるケルビンパッド領域８６ａ（請求項でいうケルビン端子領域に相当する）を有している。ソースパッド領域８５ａとケルビンパッド領域８６ａとの間には空間が形成されている。ソースパッド領域８５ａは、４本の配線８７ａによりケルビンパッド領域８６ａと接続されている。本実施例では、ソースパッド領域８５ａとケルビンパッド領域８６ａの間に空間を形成することで、ケルビンパッド領域８６ａからソースパッド領域８５ａに流れる電流経路が配線８７ａに制限されている。すなわち、配線８７ａによって、ソースパッド領域８５ａとケルビンパッド領域８６ａの間の電気抵抗を大きくする高抵抗領域が形成されている。なお、ソースパッド領域８５ａとケルビンパッド領域８６ａと配線８７ａは、同一材料で同一の厚みに形成されている。
【００１９】
ここで、センス電流を検出する検出回路の一例であるオペアンプ９０の機能について説明しておく。なお、本実施例では、オペアンプ９０によってセンス電流を検出しているが、本発明はこのような形態に限られず、電流を検出することができる種々の構成を採ることができる。
図４は、オペアンプ９０とメイン素子領域１及びセンス素子領域２の回路図を示している。なお、図４では、メイン素子領域１とセンス素子領域２にはそれぞれ１個のＭＯＳＦＥＴのみを図示しているが、上述したように、メイン素子領域１とセンス素子領域２にはそれぞれ複数のＭＯＳＦＥＴが配置されている。図４に示すように、オペアンプ９０の反転入力端子にはセンスパッド８４が接続されている。上述したように、センスパッド８４にはセンス素子領域２のＭＯＳＦＥＴが接続されている。オペアンプ９０の非反転入力端子にはケルビンパッド８６が接続されている。すなわち、ケルビンパッド８６の電位が、基準電位として利用されている。上述したように、ケルビンパッド８６にはメイン素子領域１のＭＯＳＦＥＴが接続されている。また、オペアンプ９０の出力端子は、抵抗Ｒｆを介してオペアンプ９０の反転入力端子に接続されている。
半導体装置がオンすると、メイン素子領域１をメイン電流Ｉｍが流れ、センス素子領域２をセンス電流Ｉｓが流れる。ここで、オペアンプ９０は、反転入力端子の電位が非反転入力端子の電位と等しくなるように動作する。このため、非反転入力端子の電位（即ち、ケルビンパッド８６の電位Ｖｋ）が低くなると、反転入力端子の電位（即ち、センスパッド８４の電位）も低くなる。一方、非反転入力端子の電位（即ち、ケルビンパッド８６の電位Ｖｋ）が高くなると、反転入力端子の電位（即ち、センスパッド８４の電位）も高くなる。このため、非反転入力端子の電位（即ち、ケルビンパッド８６の電位Ｖｋ）が変化すると、センス素子領域２に印加される電圧（コレクタ電極１０の電位Ｖｃ−Ｖｋ）が変化し、これによってセンス電流も変化する。すなわち、図７に示すように、ケルビンパッド８６の電位Ｖｋが高くなるとセンス電流Ｉｓが減少し、ケルビンパッド８６の電位Ｖｋが低くなるとセンス電流Ｉｓが増加することとなる。
また、オペアンプ９０の入力インピーダンスは無限大であるため、センス素子領域２を流れるセンス電流Ｉｓは抵抗Ｒｆを流れる。このため、抵抗Ｒｆによる電圧降下を測定することで、センス電流Ｉｓを計算することができる。センス電流Ｉｓが計算できると、そのセンス電流Ｉｓと電流センス比から、メイン素子領域１を流れるメイン電流Ｉｍを計算することができる。
【００２０】
次に、上述した半導体装置の作用を説明する。上述した半導体装置を作動するには、メイン素子領域１のＭＯＳＦＥＴ群とセンス素子領域２のＭＯＳＦＥＴ群のそれぞれのトレンチゲート電極５０にオン電位（すなわち、ボディ領域４０にチャネルが形成される最小限の電位（ゲート閾値電位）以上の電位）を印加する。トレンチゲート電極５０にオン電位が印加されると、絶縁膜５１近傍のボディ領域４０にチャネルが形成される。これによって、電子は、ソース領域６１からボディ領域４０に形成されるチャネルとドリフト領域３０とドレイン領域２０を経てドレイン電極１０に流れる。すなわち、メイン素子領域１では、ドレイン電極１０からメインソース電極８１にメイン電流Ｉｍが流れる。センス素子領域２では、ドレイン電極１０からセンスソース電極８２にセンス電流Ｉｓが流れる。なお、デッドゾーン８３ではソース領域６１が形成されていないため、電流が流れない。
【００２１】
メイン素子領域１をメインソース電極８１に流れたメイン電流Ｉｍは、ソースパッド８５及び配線を介して負荷（例えば、モータ等）に流れる。なお、メイン素子領域１を流れるメイン電流Ｉｍのうちケルビンパッド領域８６ａに流れる電流は、ケルビンパッド領域８６ａから配線８７ａを通ってソースパッド領域８５ａに流れ、ソースパッド領域８５ａから負荷（例えば、モータ等）に流れる。上述したように、ケルビンパッド領域８５ａの電位は、ケルビンパッド８６及び配線を介してオペアンプ９０の非反転入力端子に入力される。
【００２２】
一方、センス素子領域２をセンスソース電極８２に流れるセンス電流Ｉｓは、センスソースパッド８４及び配線を介してオペアンプ９０に向かって流れる。上述したように、オペアンプ９０の入力インピーダンスは極めて大きい。このため、センス電流Ｉｓは抵抗Ｒｆを流れ、抵抗Ｒｆによる電圧降下が測定される。そして、抵抗Ｒｆの値と抵抗Ｒｆによる電圧降下からセンス電流Ｉｓが計算され、計算されたセンス電流Ｉｓと電流センス比から、メイン素子領域１を流れるメイン電流Ｉｍが計算される。
【００２３】
図５は、メイン素子領域１を流れるメイン電流Ｉｍの流れと、センス素子領域２を流れるセンス電流Ｉｓの流れを模式的に表した図である。図５に示すように、メイン素子領域１には多数のＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）が配置されており、センス素子領域２には少数のＭＯＳＦＥＴ（ＤＳ）が配置されている。なお、抵抗Ｒ１，Ｒ２，Ｒ３は、ＭＯＳＦＥＴ（ＤＭ４，ＤＭ３，ＤＭ２）のそれぞれからソースパッド８５までの間のメインソース電極８１（アルミニウム）の抵抗成分を表している。また、ケルビンパッド８６は、ＭＯＳＦＥＴ（ＤＭ４）の位置に設けられている。
【００２４】
メイン素子領域１では、ＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）に電流ＩＭ１，ＩＭ２，ＩＭ３，ＩＭ４がそれぞれ流れる。ＭＯＳＦＥＴ（ＤＭ１）を流れる電流ＩＭ１は、そのままソースパッド８５から負荷に流れる。ＭＯＳＦＥＴ（ＤＭ２）を流れる電流ＩＭ２は、抵抗Ｒ３を通ってソースパッド８５から負荷に流れる。ＭＯＳＦＥＴ（ＤＭ３）を流れる電流ＩＭ３は、抵抗Ｒ２，Ｒ３を通ってソースパッド８５から負荷に流れる。ＭＯＳＦＥＴ（ＤＭ４）を流れる電流ＩＭ４は、抵抗Ｒ１，Ｒ２，Ｒ３を通ってソースパッド８５から負荷に流れる。したがって、ケルビンパッド８６の電位Ｖｋは、ＭＯＳＦＥＴ（ＤＭ４）の抵抗成分とメインソース電極８１の抵抗成分Ｒ１，Ｒ２，Ｒ３（アルミニウムの抵抗成分）によって決まる。なお、ケルビンパッド領域８６ａとソースパッド領域８５ａの間に配線８７ａが設けられているため、配線８７ａの抵抗Ｒ１は他の抵抗Ｒ２，Ｒ３より大きな値となっている。
【００２５】
センス素子領域２では、ＭＯＳＦＥＴ（ＤＳ）をセンス電流ＩＳが流れる。なお、センスパッド８４の電位Ｖｓは、オペアンプ９０によってケルビンパッド８６の電位Ｖｋと同一の電位となる。このため、図７に示すように、ケルビンパッド８６の電位Ｖｋが低くなると、ＭＯＳＦＥＴ（ＤＳ）の両端の電圧差が増加し、センス電流ＩＳが増加する。一方、ケルビンパッド８６の電位Ｖｋが高くなると、ＭＯＳＦＥＴ（ＤＳ）の両端の電位差が減少し、センス電流ＩＳも減少する。
【００２６】
上述した半導体装置が作動を開始すると、半導体装置の温度が上昇する。半導体装置の温度が上昇すると、メイン素子領域１内のＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）の電気抵抗が上昇し、センス素子領域２内のＭＯＳＦＥＴ（ＤＳ）の電気抵抗も上昇する。ここで、メイン素子領域１のサイズは、センス素子領域２のサイズと比較して極めて大きい。このため、温度上昇によるセンス素子領域２内のＭＯＳＦＥＴ（ＤＳ）の電気抵抗の増加率は、温度上昇によるメイン素子領域１内のＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）の電気抵抗の増加率よりも大きい。このため、メイン素子領域１内のＭＯＳＦＥＴ（ＤＭ１〜ＤＭ４）と比較して、センス素子領域２内のＭＯＳＦＥＴ（ＤＳ）には電流が流れ難くなる。
【００２７】
ここで、メインソース電極８１には、ケルビンパッド領域８６ａとソースパッド領域８５ａとの間が配線８７ａで接続され、ケルビンパッド領域８６ａとソースパッド領域８５ａの間の電気抵抗Ｒ１が大きくされている。このため、ケルビンパッド領域８６ａの電位Ｖｋは、メイン素子領域１内のＭＯＳＦＥＴ（ＤＭ４）の抵抗成分とメインソース電極８１（即ち、配線８７ａ）の抵抗成分Ｒ１の影響を強く受ける。ＭＯＳＦＥＴ（ＤＳ）の抵抗温度係数が０．５〜０．７％／℃であるのに対して、メインソース電極８１（アルミニウム）の抵抗温度係数は０．４４％／℃となっている。このため、ケルビンパッド領域８６ａの電位Ｖｋの温度変化は、ＭＯＳＦＥＴ（ＤＳ）の抵抗成分の影響のみを受ける場合（配線８７ａが形成されていない場合）と比較して小さくなる。
すなわち、ケルビンパッド領域８６ａの電位ＶｋがＭＯＳＦＥＴの影響のみを受ける場合、ケルビンパッド領域８６ａの電位Ｖｋは抵抗温度係数０．５〜０．７％／℃に基づいて変化する。（なお、ＭＯＳＦＥＴの抵抗温度係数は、ドリフト領域３０の不純物濃度によって変化する。）一方、ケルビンパッド領域８６ａの電位ＶｋがＭＯＳＦＥＴとメインソース電極８１（配線８７ａ）の影響を受ける場合、ケルビンパッド領域８６ａの電位Ｖｋの温度変化率は、ＭＯＳＦＥＴの抵抗温度係数０．５〜０．７％／℃と、メインソース電極８１（配線８７ａ）の抵抗温度係数０．４４％／℃の間の比率となる。したがって、図６に示すように、従来技術（ＭＯＳＦＥＴの影響のみを受ける場合）に比較して、本実施例のケルビンパッド領域８６ａの電位Ｖｋの温度変化による電位変化量は小さくなる。このため、ケルビンパッド領域８６ａの電位Ｖｋが従来技術よりも低く出力され、オペアンプ９０の作用によってセンス素子領域１に流れるセンス電流Ｉｓが大きくなる。
【００２８】
上述したことから明らかなように、本実施例の半導体装置では、半導体装置の温度が上昇すると、メイン素子領域１と比較して、センス素子領域２に電流がより流れ難くなる。その一方で、従来技術（ＭＯＳＦＥＴの抵抗成分の影響のみを強く受ける場合）と比較して、ケルビンパッド領域８６ａの電位Ｖｋが低く出力され、センス素子領域２に流れるセンス電流Ｉｓが大きくなる。したがって、半導体装置の温度上昇によってセンス素子領域２に電流が流れ難くなることが、ケルビンパッド領域８６ａの電位Ｖｋが低く出力されることによるセンス電流Ｉｓの上昇により相殺されることとなる。これによって本実施例では、図８に示すように、従来技術（ＭＯＳＦＥＴの抵抗成分の影響のみを強く受ける場合）に比較して、電流センス比の温度変動を低減することができる。
【００２９】
以上、説明したように、本実施例の半導体装置では、ソースパッド領域８５ａとケルビンパッド領域８６ａとを配線８７ａで接続することで、ケルビンパッド領域８６ａの電位Ｖｋが配線８７ａ（すなわち、アルミニウム）の抵抗成分の影響を強く受けることとなる。このため、ケルビンパッド領域８６ａの電位Ｖｋは、ＭＯＳＦＥＴの抵抗温度係数よりも、アルミニウムの抵抗温度係数に近い変化を示すこととなる。このため、メインソース電極８１に配線８７ａを形成しない場合（ＭＯＳＦＥＴの影響のみを強く受ける場合）と比較して、ケルビンパッド領域８６ａの電位Ｖｋが低くなる。ケルビンパッド領域８６ａの電位Ｖｋが低くなると、オペアンプ９０の作用によってセンス素子領域１に流れるセンス電流Ｉｓが増加する。すなわち、半導体装置の温度上昇によるセンス電流Ｉｓの減少が、ケルビンパッド領域８６ａの電位Ｖｋが低く出力されることによるセンス電流Ｉｓの上昇により相殺される。これによって、電流センス比の温度変動を低減することができる。
また、この半導体装置では、メインソース電極８１の形状を変更するだけなので、半導体装置を設計する上で大きな制約が発生することもない。
【００３０】
なお、上述した実施例では、ソースパッド領域８５ａとケルビンパッド領域８６ａとを直線状の配線８７ａで接続したが、本発明はこのような形態に限られない。例えば、図９に示すように、ソースパッド領域２８５ａとケルビンパッド領域２８６ａとを屈曲状の配線２８７ａで接続するようにしてもよい。屈曲状の配線２８７ａを用いることで、配線２８７ａの抵抗成分が大きくなる。このため、ケルビンパッド領域２８６ａの電位Ｖｋは、配線２８７ａ（すなわち、アルミニウム）の抵抗成分の影響をより強く受け、ケルビンパッド領域２８６ａの電位Ｖｋがより低く出力されるようになる。これによって、センス電流Ｉｓがより増加し、電流センス比の温度変動をより低減することができる。
また、図１０に示すように、ケルビンパッド領域３８６ａとその周囲の領域３８７の厚みを、ソースパッド領域３８５ａの厚みより薄くするようにしてもよい。ケルビンパッド領域３８６ａと領域３８７の厚みを薄くすることで、これらの領域３８６ａ，３８７の電気抵抗を大きくすることができる。これによっても、ケルビンパッド領域３８６ａの電位Ｖｋが低く出力されるようになり、電流センス比の温度変動を低減することができる。また、ケルビンパッド領域３８６ａとその周囲の領域３８７のいずれか一方のみの厚みを薄くするようにしてもよい。
【００３１】
また、上述した実施例は、本発明をＭＯＳＦＥＴに適用した例であったが、本発明はＩＧＢＴやダイオード等の他の半導体装置にも適用することができる。また、上述した実施例では、本発明を縦型の半導体装置に適用した例であったが、本発明は横型の半導体装置にも適用することができる。
なお、上述した実施例では、ソース電極８１，８２上にパッド８４，８５，８６を形成したが、ソース電極８１，８２上にパッドを形成せず、配線をそのまま接合するようにしてもよい。
【００３２】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３３】
【図１】第１実施例の半導体装置の要部断面図である。
【図２】第１実施例の半導体装置のＭＯＳＦＥＴの断面図である。
【図３】第１実施例のメインソース電極の一部を拡大して示す図である。
【図４】第１実施例のオペアンプとメイン素子領域とセンス素子領域の回路図である。
【図５】メイン素子領域を流れるメイン電流Ｉｍの流れと、センス素子領域を流れるセンス電流Ｉｓの流れを模式的に表した図である。
【図６】ケルビンパッドの電位変化量と温度の関係を示す図である。
【図７】センス電流Ｉｓとケルビンパッドの電位の関係を示す図である。
【図８】電流センス比と温度の関係を示す図である。
【図９】本発明の他の実施例に係るメインソース電極の一部を拡大して示す図である。
【図１０】本発明のさらに他の実施例に係るメインソース電極の一部を拡大して示す図である。
【符号の説明】
【００３４】
１０：ドレイン電極
２０：ドレイン領域
３０：ドリフト領域
４０：ボディ領域
５０：トレンチゲート電極
６１：ソース領域
６２：ボディコンタクト領域
８１：メインソース電極
８２：センスソース電極
【図１】
2010109076.tif 000003
【図２】
2010109076.tif 000004
【図３】
2010109076.tif 000005
【図４】
2010109076.tif 000006
【図５】
2010109076.tif 000007
【図６】
2010109076.tif 000008
【図７】
2010109076.tif 000009
【図８】
2010109076.tif 000010
【図９】
2010109076.tif 000011
【図１０】
2010109076.tif 000012