(57)【要約】【課題】本発明は、ｇｍの低下を抑制し、ｇｄｓ、ｇｍｂを維持して、ＭＯＳトランジスタの高性能化を可能とする。【解決手段】半導体基板１１上にゲート絶縁膜１２を介して形成されたゲート電極１３と、前記ゲート電極１３のソース側の前記半導体基板１１に形成されたエクステンション領域１４と、前記ゲート電極１３のソース側の前記半導体基板１１にエクステンション領域１４を介して形成されたソース領域１６と、前記ゲート電極１３のドレイン側の前記半導体基板１１に形成されたＬＤＤ領域１５と、前記ゲート電極１３のドレイン側の前記半導体基板１１にＬＤＤ領域１５を介して形成されたドレイン領域１７を有し、前記エクステンション領域１４は前記ＬＤＤ領域１６よりも濃度が高く、前記ＬＤＤ領域１６よりも浅く形成されている。【選択図】図１
2010109138.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極のソース側の前記半導体基板に形成されたエクステンション領域と、
前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介して形成されたソース領域と、
前記ゲート電極のドレイン側の前記半導体基板に形成されたＬＤＤ領域と、
前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介して形成されたドレイン領域を有し、
前記エクステンション領域は前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成されている
半導体装置。
【請求項２】
前記半導体基板のソース側のチャネル領域の不純物濃度は前記半導体基板のドレイン側のチャネル領域の不純物濃度よりも高い
請求項１記載の半導体装置。
【請求項３】
前記半導体基板のソース側のチャネル領域、前記エクステンション領域および前記ソース領域を含み、前記半導体基板のドレイン側のチャネル領域の不純物濃度よりも高いポケット拡散層を有する
請求項１記載の半導体装置。
【請求項４】
前記半導体装置はＮＭＯＳトランジスタであり、
前記エクステンション領域はヒ素が拡散されてなり、
前記ＬＤＤ領域はリンが拡散されてなる
請求項１記載の半導体装置。
【請求項５】
前記半導体装置はＮＭＯＳトランジスタであり、
前記チャネル領域はインジウムが拡散されてなる
請求項１記載の半導体装置。
【請求項６】
前記半導体装置はＮＭＯＳトランジスタであり、
前記ポケット拡散層はインジウムが拡散されてなる
請求項１記載の半導体装置。
【請求項７】
半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極のドレイン側の前記半導体基板にＬＤＤ領域を形成する工程と、
前記ゲート電極のソース側の前記半導体基板にエクステンション領域を形成する工程と、
前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介してソース領域を形成するとともに、前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介してドレイン領域を形成する工程を有し、
前記エクステンション領域を、前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成する
半導体装置の製造方法。
【請求項８】
前記ゲート電極を形成する工程の前に、
前記半導体基板のソース側にチャネルイオン注入を行い、前記ドレイン側のチャネル領域より前記ソース側のチャネル領域の不純物濃度を高くする
請求項７記載の半導体装置の製造方法。
【請求項９】
前記エクステンション領域を形成する工程の後に、
前記半導体基板のソース側にポケットイオン注入を行い、前記ドレイン側のチャネル領域より前記ソース側のチャネル領域の不純物濃度を高くする
請求項７記載の半導体装置の製造方法。
【請求項１０】
入射光を光電変換して信号電荷を得る光電変換部と、
前記光電変換部から読み出した信号電荷を電圧に変換して出力するソースフォロワ回路を備え、
前記ソースフォロワ回路の少なくとも一つのトランジスタは、
半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極のソース側の前記半導体基板に形成されたエクステンション領域と、
前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介して形成されたソース領域と、
前記ゲート電極のドレイン側の前記半導体基板に形成されたＬＤＤ領域と、
前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介して形成されたドレイン領域を有し、
前記エクステンション領域は前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成されている
固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その製造方法および固体撮像装置に関するものである。
【背景技術】
【０００２】
固体撮像素子の出力部で用いられているソースフォロワ回路とは、得られた画素の信号を増幅させて、後段の負荷を駆動させる回路である。この回路には、ＣＭＯＳトランジスタが一般的に使われており、ゲートに入って来た信号Ｖｉｎに対し、ソースが追随してＶｏｕｔの信号を返すように動作する。このＣＭＯＳトランジスタが高性能であれば、出力回路としても高性能といえる。具体的な特性項目には、ソースフォロワ回路のゲイン、ホットキャリア電流、ランダムノイズなどが挙げられる。ソースフォロワ回路のゲインの考え方は、ゲイン＝ｇｍ／（ｇｍ＋ｇｍｂ＋ｇｄｓ）と一般的に定義されている。ここで、ｇｍは相互コンダクタンス、ｇｍｂはバックゲートの相互コンダクタンス、ｇｄｓはソース・ドレインの相互コンダクタンスを表す。また、固体撮像装置では、ゲートのフリンジ容量も挙がってくる。
【０００３】
ＣＭＯＳトランジスタの高性能化への従来技術の対応としては、ホットキャリア電流の低減のためにＬＤＤ（Lightly Doped Drain）構造が用いられている。基本的な構造としては、低濃度（ＬＤＤ）領域と高濃度（Ｓ／Ｄ）領域からなる不純物領域が対称の構造を取っている（例えば、特許文献１参照。）。
しかし、上記ＬＤＤ構造では、ソース領域やドレイン領域の拡散層を低濃度で形成するために大きな寄生抵抗が生じ、ｇｍの特性が劣化する。
上記寄生抵抗の削減を試みた構造として、ソース側の拡散層の濃度を深く濃く形成して寄生抵抗を削減し、ｇｍの向上を狙ったものがある（例えば、特許文献２参照。）。
このように従来の技術としては、対称ＬＤＤ構造と、非対称でソース側の濃度が深く濃い拡散層の二つの技術が確立されている。
【０００４】
ソースフォロワ回路のゲインの向上、ホットキャリア電流の低減、ランダムノイズの低減といった特性改善の中で、従来技術でも一定の成果は得られている。特に、ドレイン側のＬＤＤ構造は、ホットキャリア電流低減のためにほとんどのデバイスで導入されている。しかし、非対称のソース側深い拡散層構造では、ソースフォロワ回路のゲイン向上が期待通り得られないため、あまり導入されていない。その理由としては、ソース側の深い拡散層がトランジスタの短チャネル効果を悪化させてｇｄｓを大きくしてしまったと考えられる。つまり、ｇｄｓの悪化でソースフォロワ回路のゲインが低下したためである。
また、ソースフォロワ回路のゲインに着目しているが、このｇｍ、ｇｍｂ、ｇｄｓの特性値はトレードオフの関係になっていて、高性能化の頭打ちが起こり、問題となっている。
【０００５】
【特許文献１】特願２００６−１８７０４５号公報
【特許文献２】特開平１０−２２２２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
解決しようとする問題点は、ソース側の深い拡散層がトランジスタの短チャネル効果を悪化させてｇｄｓを大きくし、ソースフォロワ回路のゲイン向上が期待通り得られない点である。
【０００７】
本発明は、相互コンダクタンス（以下ｇｍという）の低下を抑制し、ソース・ドレイン間の相互コンダクタンス（以下ｇｄｓという）、バックゲートの相互コンダクタンス（以下ｇｍｂという）を維持して、ＭＯＳトランジスタの高性能化を可能にする。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のソース側の前記半導体基板に形成されたエクステンション領域と、前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介して形成されたソース領域と、前記ゲート電極のドレイン側の前記半導体基板に形成されたＬＤＤ領域と、前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介して形成されたドレイン領域を有し、前記エクステンション領域は前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成されている。
【０００９】
本発明の半導体装置では、ＬＤＤ領域によりホットキャリア電流が抑制され、エクステンション領域により短チャネル効果が抑制され、ソース・ドレイン間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。またエクステンション領域はＬＤＤ領域よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
【００１０】
本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極のドレイン側の前記半導体基板にＬＤＤ領域を形成する工程と、前記ゲート電極のソース側の前記半導体基板にエクステンション領域を形成する工程と、前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介してソース領域を形成するとともに、前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介してドレイン領域を形成する工程を有し、前記エクステンション領域を、前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成する。
【００１１】
本発明の半導体装置の製造方法では、ＬＤＤ領域が形成されることでホットキャリア電流が抑制され、エクステンション領域が形成されることで短チャネル効果が抑制され、ｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。またエクステンション領域はＬＤＤ領域よりも高濃度に形成するために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
【００１２】
本発明の固体撮像装置は、入射光を光電変換して信号電荷を得る光電変換部と、前記光電変換部から読み出した信号電荷を電圧に変換して出力するソースフォロワ回路を備え、前記ソースフォロワ回路の少なくとも一つのトランジスタは、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極のソース側の前記半導体基板に形成されたエクステンション領域と、前記ゲート電極のソース側の前記半導体基板に前記エクステンション領域を介して形成されたソース領域と、前記ゲート電極のドレイン側の前記半導体基板に形成されたＬＤＤ領域と、前記ゲート電極のドレイン側の前記半導体基板に前記ＬＤＤ領域を介して形成されたドレイン領域を有し、前記エクステンション領域は前記ＬＤＤ領域よりも濃度が高く、前記ＬＤＤ領域よりも浅く形成されている。
【００１３】
本発明の固体撮像装置では、ｇｍの低下が少なく、ｇｄｓ、ｇｍｂが維持される高性能な半導体装置がソースフォロワ回路に用いられる。
【発明の効果】
【００１４】
本発明の半導体装置は、トレードオフの関係にあったｇｍの低下が抑制でき、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、本発明の半導体装置をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
【００１５】
本発明の半導体装置の製造方法は、トレードオフの関係にあったｇｍの低下が抑制でき、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、本発明の半導体装置をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
【００１６】
本発明の固体撮像装置は、ソースフォロワ回路に高性能なＭＯＳトランジスタを用いることができるため、ソースフォロワ回路のゲインの向上ができるので、出力回路の高性能化が図れるという利点がある。
【発明を実施するための最良の形態】
【００１７】
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
【００１８】
＜１．第１の実施の形態＞
［半導体装置の構成の第１例］
本発明の第１実施の形態に係る半導体装置の構成の第１例を、図１の概略構成断面図によって説明する。
【００１９】
図１に示すように、半導体基板１１には、チャネル領域１１ｃが形成されている。このチャネル領域１１ｃは、ＮＭＯＳトランジスタでは、例えば、ホウ素もしくはインジウムが１×１０19／ｃｍ3以下の濃度にドーピングされて形成されている。好ましくは、拡散係数の小さいインジウムが用いられる。
ＰＭＯＳトランジスタでは、例えば、ヒ素もしくはリンが１×１０19／ｃｍ3以下の濃度にドーピングされて形成されている。好ましくは、拡散係数の小さいヒ素が用いられる。
【００２０】
上記半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ（Silicon on insulator）基板等であってもよい。
【００２１】
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４が形成されている。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
【００２２】
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４を介してソース領域１６が形成されている。
ＮＭＯＳトランジスタでは、上記ソース領域１６は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記エクステンション領域１４を形成する不純物にはヒ素を用いることが好ましい。それは、上記エクステンション領域１４が浅く作製されるために、拡散係数の小さい不純物を用いることが好ましいことから、リンよりも拡散係数が小さいヒ素を用いることが好ましい。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
【００２３】
また、上記ゲート電極１３のドレイン側の上記半導体基板１１には、ＬＤＤ領域１５が形成されている。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、好ましくはリンが用いられる、その濃度は、上記エクステンション領域１４よりも低く、例えば５×１０16／ｃｍ3〜１×１０20／ｃｍ3の範囲で選択される。
上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。その濃度は、上記エクステンション領域１４よりも低く、例えば１×１０17／ｃｍ3〜５×１０20／ｃｍ3の範囲で選択される。
【００２４】
上記ゲート電極１３のドレイン側の上記半導体基板１１には、ＬＤＤ領域１５を介してドレイン領域１７が形成されている。
ＮＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記のようにＭＯＳトランジスタの半導体装置１が構成されている。
【００２５】
上記半導体装置１では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
したがって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、上記半導体装置１をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
【００２６】
上記ソースフォロワ回路のゲインが向上できる裏づけとして、ＴＣＡＤシミュレーションを実施した。
図２（１）に示すように、上記半導体装置１のエクステンション領域１４の拡散層深さをＸｊｓ、上記ＬＤＤ領域１５の拡散層深さをＸｊｄとする。また、図２（２）に示すように、従来の半導体装置８１のソース側のＬＤＤ領域８２の拡散層深さをＸｊｓ、ドレイン側のＬＤＤ領域８３の拡散層深さをＸｊｄとする。
ここで、上記ＸｊｓとＸｊｄとの比と、ソースフォロワ回路のゲインとの関係について図３に示す。図３は、縦軸にゲインを示し、横軸にＸｊｓ／Ｘｊｄで表す拡散層Ｘｊの比を示す。
図３に示すように、従来の半導体装置のソース側とドレイン側のＬＤＤ領域の深さが同等な場合、すなわち拡散層深さＸｊの比が１を基準とすると、拡散層深さＸｊの比が１より小さくなるに従い、ソースフォロワ回路のゲインが向上されることがわかる。
【００２７】
［半導体装置の構成の第２例］
次に、本発明の第１実施の形態に係る半導体装置の構成の第２例を、図４の概略構成断面図によって説明する。
【００２８】
図４に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ基板等であってもよい。
【００２９】
上記半導体基板１１のソース側のチャネル領域１１ｃｓは、上記半導体基板１１のドレイン側のチャネル領域１１ｃｄよりも不純物濃度が高く形成されている。例えば、ドレイン側のチャネル領域１１ｃｄは基板濃度としている。例えば、１×１０14／ｃｍ3〜１×１０15／ｃｍ3程度となっている。
そして、ＮＭＯＳトランジスタでは、上記ソース側のチャネル領域１１ｃｓは、例えば、ホウ素もしくはインジウムが１×１０19／ｃｍ3以下の濃度にドーピングされている。好ましくは、拡散係数の小さいインジウムが用いられる。
ＰＭＯＳトランジスタでは、上記ソース側のチャネル領域１１ｃｓは、例えば、ヒ素もしくはリンが１×１０19／ｃｍ3以下の濃度にドーピングされている。好ましくは、拡散係数の小さいヒ素が用いられる。
【００３０】
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４が形成されている。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
【００３１】
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４を介してソース領域１６が形成されている。
ＮＭＯＳトランジスタでは、上記ソース領域１６は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記エクステンション領域１４を形成する不純物にはヒ素を用いることが好ましい。それは、上記エクステンション領域１４が浅く作製されるために、拡散係数の小さい不純物を用いることが好ましいことから、リンよりも拡散係数が低いヒ素を用いることが好ましい。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
【００３２】
また、上記ゲート電極１３のドレイン側の上記半導体基板には、ＬＤＤ領域１５が形成されている。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、好ましくはリンが用いられる、その濃度は、上記エクステンション領域１４よりも低く、例えば１×１０16／ｃｍ3〜１×１０20／ｃｍ3の範囲で選択される。
上記説明したように、上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。その濃度は、上記エクステンション領域１４よりも低く、例えば１×１０17／ｃｍ3〜５×１０20／ｃｍ3の範囲で選択される。
【００３３】
上記ゲート電極１３のドレイン側の上記半導体基板１１には、ＬＤＤ領域１５を介してドレイン領域１７が形成されている。
ＮＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記のようにＭＯＳトランジスタの半導体装置２が構成されている。
【００３４】
上記半導体装置２では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
よって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。また、上記半導体装置１をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
さらに、上記半導体基板１１のソース側のチャネル領域は、上記半導体基板１１のドレイン側のチャネル領域よりも不純物濃度が高く形成されていることから、基板濃度となっているドレイン側のチャネル濃度が薄くなっている。これによって、ドレイン側の電界が緩和され、ホットキャリア電流の発生を抑制することができる。
また、ＮＭＯＳトランジスタでは、ソース側のチャネル領域１１ｃｓを形成する不純物にほとんど拡散しないインジウムを用いることによって、ドレイン側のチャネル領域１１ｃｄへの拡散が防止できるので、ドレイン側の電界緩和を行うことができ、ホットキャリア電流の発生を抑制することができる。
【００３５】
［半導体装置の構成の第３例］
次に、本発明の第１実施の形態に係る半導体装置の構成の第３例を、図５の概略構成断面図によって説明する。
【００３６】
図５に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ基板等であってもよい。
【００３７】
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４が形成されている。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
【００３８】
上記ゲート電極１３のソース側の上記半導体基板１１には、エクステンション領域１４を介してソース領域１６が形成されている。
ＮＭＯＳトランジスタでは、上記ソース領域１６は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
上記エクステンション領域１４を形成する不純物にはヒ素を用いることが好ましい。それは、上記エクステンション領域１４が浅く作製されるために、拡散係数の小さい不純物を用いることが好ましいことから、リンよりも拡散係数が低いヒ素を用いることが好ましい。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
【００３９】
また、上記ゲート電極１３のドレイン側の上記半導体基板には、ＬＤＤ領域１５が形成されている。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、好ましくはリンが用いられる、その濃度は、上記エクステンション領域１４よりも低く、例えば１×１０16／ｃｍ3〜１×１０20／ｃｍ3の範囲で選択される。
上記説明したように、上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。その濃度は、上記エクステンション領域１４よりも低く、例えば１×１０17／ｃｍ3〜５×１０20／ｃｍ3の範囲で選択される。
【００４０】
上記ゲート電極１３のドレイン側の上記半導体基板１１には、ＬＤＤ領域１５を介してドレイン領域１７が形成されている。
ＮＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばヒ素もしくはリンが拡散された不純物領域で形成されている。例えば、ヒ素濃度もしくはリン濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
またＰＭＯＳトランジスタでは、上記ドレイン領域１７は、例えばホウ素（二フッ化ホウ素としてドーピングされている）が拡散された不純物領域で形成されている。例えば、ホウ素濃度は、１×１０18／ｃｍ3〜５×１０21／ｃｍ3程度である。
【００４１】
さらに、上記半導体基板１１のソース側には、上記エクステンション領域１４および上記ソース領域１６を含み、上記ドレイン側のチャネル領域１１ｃｄの不純物濃度よりも高いポケット拡散層１８を有する。例えば、ドレイン側のチャネル領域１１ｃｄは基板濃度としている。例えば、１×１０14／ｃｍ3〜１×１０15／ｃｍ3程度となっている。
そして、ＮＭＯＳトランジスタでは、上記ポケット拡散層１８は、例えば、ホウ素もしくはインジウムが１×１０19／ｃｍ3以下の濃度にドーピングされている。好ましくは、拡散係数の小さいインジウムが用いられる。
ＰＭＯＳトランジスタでは、上記ポケット拡散層１８は、例えば、ヒ素もしくはリンが１×１０19／ｃｍ3以下の濃度にドーピングされている。好ましくは、拡散係数の小さいヒ素が用いられる。
上記のようにＭＯＳトランジスタの半導体装置３が構成されている。
【００４２】
上記半導体装置３では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
したがって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。また、上記半導体装置１をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
さらに、上記半導体基板１１の上記ポケット拡散層１８は、上記半導体基板１１のドレイン側のチャネル領域よりも不純物濃度が高く形成されていることから、基板濃度となっているドレイン側のチャネル濃度が薄くなっている。これによって、ドレイン側の電界が緩和され、ホットキャリア電流の発生を抑制することができる。
【００４３】
＜２．第２の実施の形態＞
［半導体装置の製造方法の第１例］
本発明の第２実施の形態に係る半導体装置の製造方法の第１例を、図６の製造工程断面図によって説明する。
【００４４】
図６（１）に示すように、半導体基板１１にチャネル領域１１ｃを形成するためのチャネルイオン注入を行う。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ基板等であってもよい。
ＮＭＯＳトランジスタでは、上記チャネルイオン注入は、ホウ素もしくはインジウムをイオン注入する。ホウ素をイオン注入する場合には、注入エネルギーを３ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またインジウムをイオン注入する場合には、注入エネルギーを１５ｋｅＶ〜２０００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいインジウムを用いる。
ＰＭＯＳトランジスタでは、上記チャネルイオン注入は、ヒ素もしくはリンをイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを２０ｋｅＶ〜５００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またリンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜３００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいヒ素を用いる。
また、上記チャネルイオン注入は、基板濃度によっては行わなくてもよい。例えば、基板濃度が上記チャネルイオン注入後の濃度になっている場合には行わなくてもよい。
【００４５】
次に、図６（２）に示すように、上記半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３を形成する。例えば、上記半導体基板１１上に熱酸化膜で上記ゲート絶縁膜１２を形成する。次いで、上記ゲート絶縁膜１２上にゲート電極形成膜を成膜した後、レジストマスク（図示せず）を用いたリソグラフィー技術とエッチング技術によって、上記ゲート電極形成膜をパターニングして上記ゲート電極１３を形成する。
その後、上記レジストマスクを除去する。
【００４６】
次に、図６（３）に示すように、レジスト塗布、リソグラフィー技術によって、ソース側を被覆するレジストマスク３１を形成する。このレジストマスク３１と上記ゲート電極１３をマスクにして、上記半導体基板１１のドレイン側にイオン注入を行い、ＬＤＤ領域１５を形成する。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、リンをイオン注入する。
リンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜６０ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
上記説明したように、上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
その後、上記レジストマスク３１を除去する。図面はレジストマスク３１を除去する直前の状態を示した。
【００４７】
次に、図６（４）に示すように、レジスト塗布、リソグラフィー技術によって、ドレイン側を被覆するレジストマスク３２を形成する。このレジストマスク３２と上記ゲート電極１３をマスクにして、上記半導体基板１１のソース側にイオン注入を行い、上記ＬＤＤ領域１５よりも浅く、不純物の高いエクステンション領域１４を形成する。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、ヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
上記説明したように、上記エクステンション領域１４を形成する不純物にヒ素を用いるのは、リンよりヒ素のほうが、拡散係数が小さいため、浅い接合を形成しやすいためである。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
その後、上記レジストマスク３２を除去する。図面はレジストマスク３２を除去する直前の状態を示した。
【００４８】
次に、図６（５）に示すように、上記ゲート電極１３の両側壁にサイドウォール絶縁膜２１、２２を形成する。
次いで、上記ゲート電極１３および上記サイドウォール絶縁膜２１、２２をイオン注入マスクに用いて、半導体基板１１にイオン注入する。その結果、ゲート電極１３のソース側の上記半導体基板１１に、エクステンション領域１４を介してソース領域１６を形成する。またゲート電極１３のドレイン側の上記半導体基板１１に、ＬＤＤ領域１５を介してドレイン領域１７を形成する。
ＮＭＯＳトランジスタでは、上記ソース領域１６、ドレイン領域１７は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、拡散係数の小さいヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
【００４９】
次に、図６（６）に示すように、上記ゲート電極１３等を被覆する層間絶縁膜４１を形成した後、上記ソース領域１６、上記ドレイン領域１７に通じるコンタクト部４２、４３を形成する。
上記のようにＭＯＳトランジスタの半導体装置１が形成される。
【００５０】
上記半導体装置１では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
よって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、上記半導体装置１をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
【００５１】
＜２．第２の実施の形態＞
［半導体装置の製造方法の第２例］
本発明の第２実施の形態に係る半導体装置の製造方法の第２例を、図７の製造工程断面図によって説明する。
【００５２】
図７（１）に示すように、半導体基板１１上に、レジスト塗布、リソグラフィー技術によって、ドレイン側を被覆するレジストマスク３３を形成する。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ基板等であってもよい。
次いで、上記レジストマスク３３をイオン注入マスクにして、上記半導体基板１１のソース側にイオン注入を行い、チャネル領域１１ｃｓを形成する。この結果、上記半導体基板１１のソース側のチャネル領域１１ｃｓは、上記半導体基板１１のドレイン側のチャネル領域１１ｃｄよりも不純物濃度が高く形成される。
ＮＭＯＳトランジスタでは、上記チャネルイオン注入は、ホウ素もしくはインジウムをイオン注入する。ホウ素をイオン注入する場合には、注入エネルギーを３ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またインジウムをイオン注入する場合には、注入エネルギーを１５ｋｅＶ〜２０００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいインジウムを用いる。
ＰＭＯＳトランジスタでは、上記チャネルイオン注入は、ヒ素もしくはリンをイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを２０ｋｅＶ〜５００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またリンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜３００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいヒ素を用いる。
なお、ドレイン側のチャネル領域１１ｃｄは基板濃度としている。例えば、１×１０14／ｃｍ3〜１×１０15／ｃｍ3程度となっている。
【００５３】
次に、図７（２）に示すように、上記半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３を形成する。例えば、上記半導体基板１１上に熱酸化膜で上記ゲート絶縁膜１２を形成する。次いで、上記ゲート絶縁膜１２上にゲート電極形成膜を成膜した後、レジストマスク（図示せず）を用いたリソグラフィー技術とエッチング技術によって、上記ゲート電極形成膜をパターニングして上記ゲート電極１３を形成する。
その後、上記レジストマスクを除去する。
【００５４】
次に、図７（３）に示すように、レジスト塗布、リソグラフィー技術によって、ソース側を被覆するレジストマスク３１を形成する。このレジストマスク３１と上記ゲート電極１３をマスクにして、上記半導体基板１１のドレイン側にイオン注入を行い、ＬＤＤ領域１５を形成する。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、リンをイオン注入する。
リンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜６０ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
上記説明したように、上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
その後、上記レジストマスク３１を除去する。図面はレジストマスク３１を除去する直前の状態を示した。
【００５５】
次に、図７（４）に示すように、レジスト塗布、リソグラフィー技術によって、ドレイン側を被覆するレジストマスク３２を形成する。このレジストマスク３２と上記ゲート電極１３をマスクにして、上記半導体基板１１のソース側にイオン注入を行い、上記ＬＤＤ領域１５よりも浅く、不純物の高いエクステンション領域１４を形成する。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、ヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
上記説明したように、上記エクステンション領域１４を形成する不純物にヒ素を用いるのは、リンよりヒ素のほうが、拡散係数が小さいため、浅い接合を形成しやすいためである。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
その後、上記レジストマスク３２を除去する。図面はレジストマスク３２を除去する直前の状態を示した。
【００５６】
次に、図７（５）に示すように、上記ゲート電極１３の両側壁にサイドウォール絶縁膜２１、２２を形成する。
次いで、上記ゲート電極１３および上記サイドウォール絶縁膜２１、２２をイオン注入マスクに用いて、半導体基板１１にイオン注入する。その結果、ゲート電極１３のソース側の上記半導体基板１１に、エクステンション領域１４を介してソース領域１６を形成する。またゲート電極１３のドレイン側の上記半導体基板１１に、ＬＤＤ領域１５を介してドレイン領域１７を形成する。
ＮＭＯＳトランジスタでは、上記ソース領域１６、ドレイン領域１７は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、拡散係数の小さいヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
【００５７】
次に、図７（６）に示すように、上記ゲート電極１３等を被覆する層間絶縁膜４１を形成した後、上記ソース領域１６、上記ドレイン領域１７に通じるコンタクト部４２、４３を形成する。
上記のようにＭＯＳトランジスタの半導体装置２が形成される。
【００５８】
上記半導体装置２では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
よって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、上記半導体装置２をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
さらに、上記半導体基板１１のソース側のチャネル領域１１ｃｓは、上記半導体基板１１のドレイン側のチャネル領域ｃｄよりも不純物濃度が高く形成されていることから、基板濃度となっているドレイン側のチャネル濃度が薄くなっている。これによって、ドレイン側の電界が緩和され、ホットキャリア電流の発生を抑制することができる。
また、ＮＭＯＳトランジスタでは、ソース側のチャネル領域１１ｃｓを形成する不純物にほとんど拡散しないインジウムを用いることによって、ドレイン側のチャネル領域１１ｃｄへの拡散が防止できるので、ドレイン側の電界緩和を行うことができ、ホットキャリア電流の発生を抑制することができる。
【００５９】
＜２．第２の実施の形態＞
［半導体装置の製造方法の第３例］
本発明の第２実施の形態に係る半導体装置の製造方法の第３例を、図８の製造工程断面図によって説明する。
【００６０】
図８（１）に示すように、半導体基板１１を用意する。上記半導体基板１１は、例えばシリコン半導体基板が用いられている。またはＳＯＩ基板等であってもよい。
【００６１】
次に、図８（２）に示すように、上記半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３を形成する。例えば、上記半導体基板１１上に熱酸化膜で上記ゲート絶縁膜１２を形成する。次いで、上記ゲート絶縁膜１２上にゲート電極形成膜を成膜した後、レジストマスク（図示せず）を用いたリソグラフィー技術とエッチング技術によって、上記ゲート電極形成膜をパターニングして上記ゲート電極１３を形成する。
その後、上記レジストマスクを除去する。
【００６２】
次に、図８（３）に示すように、レジスト塗布、リソグラフィー技術によって、ソース側を被覆するレジストマスク３１を形成する。このレジストマスク３１と上記ゲート電極１３をマスクにして、上記半導体基板１１のドレイン側にイオン注入を行い、ＬＤＤ領域１５を形成する。
ＮＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、リンをイオン注入する。
リンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜６０ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
上記説明したように、上記ＬＤＤ領域１５を形成する不純物にリンを用いるのは、ヒ素よりリンのほうが、電界が弱める効果が強いからである。
またＰＭＯＳトランジスタでは、上記ＬＤＤ領域１５は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０12／ｃｍ2〜５×１０14／ｃｍ2に設定する。
その後、上記レジストマスク３１を除去する。図面はレジストマスク３１を除去する直前の状態を示した。
【００６３】
次に、図８（４）に示すように、レジスト塗布、リソグラフィー技術によって、ドレイン側を被覆するレジストマスク３２を形成する。このレジストマスク３２と上記ゲート電極１３をマスクにして、上記半導体基板１１のソース側にイオン注入を行い、上記ＬＤＤ領域１５よりも浅く、不純物の高いエクステンション領域１４を形成する。
ＮＭＯＳトランジスタでは、上記エクステンション領域１４は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、ヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
上記説明したように、上記エクステンション領域１４を形成する不純物にヒ素を用いるのは、リンよりヒ素のほうが、拡散係数が小さいため、浅い接合を形成しやすいためである。
またＰＭＯＳトランジスタでは、上記エクステンション領域１４は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
【００６４】
さらに、図８（５）に示すように、上記レジストマスク３２を用いた斜めイオン注入によって、上記半導体基板１１のソース側に、上記エクステンション領域１４および次工程で形成されるソース領域を含み、上記ドレイン側のチャネル領域１１ｃｄの不純物濃度よりも高いポケット拡散層１８を形成する。
ＮＭＯＳトランジスタでは、上記斜めイオン注入は、ホウ素もしくはインジウムをイオン注入する。ホウ素をイオン注入する場合には、注入エネルギーを３ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またインジウムをイオン注入する場合には、注入エネルギーを１５ｋｅＶ〜２０００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいインジウムを用いる。
ＰＭＯＳトランジスタでは、上記チャネルイオン注入は、ヒ素もしくはリンをイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを２０ｋｅＶ〜５００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。またリンをイオン注入する場合には、注入エネルギーを１０ｋｅＶ〜３００ｋｅＶに設定し、ドーズ量を５×１０13／ｃｍ2以下に設定する。好ましくは、拡散係数の小さいヒ素を用いる。
なお、ドレイン側のチャネル領域１１ｃｄは基板濃度としている。例えば、１×１０14／ｃｍ3〜１×１０15／ｃｍ3程度となっている。
その後、上記レジストマスク３２を除去する。図面はレジストマスク３２を除去する直前の状態を示した。
【００６５】
次に、図８（６）に示すように、上記ゲート電極１３の両側壁にサイドウォール絶縁膜２１、２２を形成する。
次いで、上記ゲート電極１３および上記サイドウォール絶縁膜２１、２２をイオン注入マスクに用いて、半導体基板１１にイオン注入する。その結果、ゲート電極１３のソース側の上記半導体基板１１に、エクステンション領域１４を介してソース領域１６を形成する。またゲート電極１３のドレイン側の上記半導体基板１１に、ＬＤＤ領域１５を介してドレイン領域１７を形成する。
ＮＭＯＳトランジスタでは、上記ソース領域１６、ドレイン領域１７は、例えばヒ素もしくはリンをイオン注入して形成される。好ましくは、拡散係数の小さいヒ素をイオン注入する。
ヒ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
またＰＭＯＳトランジスタでは、上記ソース領域１６は、例えば二フッ化ホウ素をイオン注入して形成される。二フッ化ホウ素をイオン注入する場合には、注入エネルギーを５ｋｅＶ〜１００ｋｅＶに設定し、ドーズ量を１×１０13／ｃｍ2〜５×１０15／ｃｍ2に設定する。
【００６６】
次に、図８（７）に示すように、上記ゲート電極１３等を被覆する層間絶縁膜４１を形成した後、上記ソース領域１６、上記ドレイン領域１７に通じるコンタクト部４２、４３を形成する。
上記のようにＭＯＳトランジスタの半導体装置３が形成される。
【００６７】
上記半導体装置３では、ＬＤＤ領域１５によりホットキャリア電流が抑制され、上記ＬＤＤ領域１５より浅い上記エクステンション領域１４により短チャネル効果が抑制され、上記ソース領域１６・ドレイン領域１７間のｇｄｓが改善される。また短チャネル効果が抑制されるので、チャネルの不純物濃度も薄く形成でき、ｇｍｂの悪化が起こらない。また上記エクステンション領域１４は上記ＬＤＤ領域１５よりも高濃度で形成されるために、寄生抵抗の増加もほとんど起こらないので、ｇｍの低下も少ない。
よって、トレードオフの関係にあったｇｍの低下も少なく、ｇｄｓ、ｇｍｂを維持することができるので、ＭＯＳトランジスタの高性能化ができるという利点がある。よって、上記半導体装置３をソースフォロワ回路に用いることによってソースフォロワ回路のゲイン向上ができる。
さらに、上記半導体基板１１の上記ポケット拡散層１８は、上記半導体基板１１のドレイン側のチャネル領域よりも不純物濃度が高く形成されていることから、基板濃度となっているドレイン側のチャネル濃度が薄くなっている。これによって、ドレイン側の電界が緩和され、ホットキャリア電流の発生を抑制することができる。
【００６８】
＜３．第３の実施の形態＞
［固体撮像装置の構成の一例］
本発明の第３実施の形態に係る固体撮像装置の構成の一例を、図９の回路図によって説明する。
【００６９】
図９に示すように、固体撮像装置１００は、入射光を光電変換して信号電荷を得る複数の光電変換素子１１０と、上記光電変換部１１０から読み出した信号電荷を電圧に変換して出力するソースフォロワ回路１２０を備えている。上記光電変換部１１０は、例えばフォトダイオードで構成されている。
上記ソースフォロワ回路１２０には、例えば増幅トランジスタＴｒＡとリセットトランジスタＴｒＲを含み、そのうちの少なくとも一つのトランジスタは上記第１の実施の形態で説明した半導体装置１〜３の構成を有している。特に、増幅トランジスタＴｒＡが上記第１の実施の形態で説明した半導体装置１〜３の構成を有することが、ソースフォロワ回路１２０のゲインの向上に有利である。
【００７０】
上記固体撮像装置１００では、ｇｍの低下が少なく、ｇｄｓ、ｇｍｂが維持される高性能な半導体装置がソースフォロワ回路１２０の例えば増幅トランジスタＴｒＡもしくはリセットトランジスタＴｒＲに用いられる。このため、ソースフォロワ回路１２０のゲインの向上ができるので、出力回路の高性能化が図れるという利点がある。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１実施の形態に係る半導体装置の構成の第１例を示した概略構成断面図である。
【図２】エクステンション領域の拡散層深さＸｊｓとＬＤＤ領域の拡散層深さＸｊｄを示した概略構成断面図である。
【図３】ＸｊＥとＸｊＬとの比と、ソースフォロワ回路のゲインとの関係を示した図である。
【図４】本発明の第１実施の形態に係る半導体装置の構成の第２例を示した概略構成断面図である。
【図５】本発明の第１実施の形態に係る半導体装置の構成の第３例を示した概略構成断面図である。
【図６】本発明の第２実施の形態に係る半導体装置の製造方法の第１例を示した製造工程断面図である。
【図７】本発明の第２実施の形態に係る半導体装置の製造方法の第２例を示した製造工程断面図である。
【図８】本発明の第２実施の形態に係る半導体装置の製造方法の第３例を示した製造工程断面図である。
【図９】本発明の第３実施の形態に係る固体撮像装置の構成の一例を示した回路図である。
【符号の説明】
【００７２】
１…半導体装置、１１…半導体基板、１２…ゲート絶縁膜、１３…ゲート電極、１４…エクステンション領域、１５…ＬＤＤ領域、１６…ソース領域、１７…ドレイン領域、１００…固体撮像装置、１１０…光電変換部、１２０…ソースフォロワ回路
【図１】
2010109138.tif 000003
【図２】
2010109138.tif 000004
【図３】
2010109138.tif 000005
【図４】
2010109138.tif 000006
【図５】
2010109138.tif 000007
【図６】
2010109138.tif 000008
【図７】
2010109138.tif 000009
【図８】
2010109138.tif 000010
【図９】
2010109138.tif 000011