(57)【要約】【課題】対象配線を複数本の細幅配線で配置する際、配線障害物が配置される領域を考慮すること。【解決手段】複数のマクロとその接続とを表す回路図データを生成する（Ｓ１）。次に、回路図データに基づいて、複数のマクロの各々とそれに接続されるノード間の配線を表すネットリストを生成する（Ｓ２）。ネットリストに基づいて、複数の配線のうちの対象配線を表し、且つ、その幅が最も狭い細幅配線の本数を含む分割形状データを生成する（Ｓ３、Ｓ４）。次に、複数のマクロを座標領域に配置する（Ｓ５）。次に、座標領域の複数のマクロが配置される領域以外の領域に対象配線を配置するための配線経路を決定し、配線経路に基づいて、分割形状データに含まれる本数を１層あたりの本数と積層数とに変更する（Ｓ６）。【選択図】図４
2010211332.tif 000002
【特許請求の範囲】
【請求項１】
複数のマクロとその接続とを表す回路図データを生成するステップと、
前記回路図データに基づいて、前記複数のマクロの各々とそれに接続されるノード間の配線を表すネットリストを生成するステップと、
前記ネットリストに基づいて、前記複数の配線のうちの対象配線を表し、且つ、その幅が最も狭い細幅配線の本数を含む分割形状データを生成するステップと、
前記複数のマクロを座標領域に配置するステップと、
前記座標領域の前記複数のマクロが配置される領域以外の領域に前記対象配線を配置するための配線経路を決定するステップと、
前記配線経路に基づいて、前記分割形状データに含まれる本数を１層あたりの本数と積層数とに変更するステップと
を具備する半導体集積回路装置の設計方法。
【請求項２】
前記配線経路に基づいて、前記分割形状データに含まれる本数を１層あたりの本数と積層数とに変更するステップは、
前記複数のマクロを配線障害物とした場合、前記配線障害物により前記配線経路の間隔を最小とする最小配線間隔を決定するステップと、
前記最小配線間隔を前記細幅配線の幅で除算して、前記最小配線間隔に前記細幅配線を配線できる本数を表す配線可能本数を算出するステップと、
前記配線可能本数が前記必要分割数より小さい場合、前記配線可能本数を前記１層あたりの本数とし、前記必要分割数を前記配線可能本数で除算した値を前記積層数とし、前記分割形状データに含まれる本数を前記１層あたりの本数と前記積層数とに変更するステップと
を含む請求項１に記載の半導体集積回路装置の設計方法。
【請求項３】
前記ネットリストに基づいて、前記複数の配線のうちの対象配線を表し、且つ、その幅が最も狭い細幅配線の本数を含む分割形状データを生成するステップは、
前記複数の配線のうちの対象配線に流れる電流の値を表す対象電流値をシミュレーションにより取得するステップと、
複数の電流値と複数の配線幅とを対応付けるプロセスパラメータを参照して、前記複数の配線幅の中から、前記対象電流値に対応する配線幅を必要配線幅として決定するステップと、
前記複数の配線幅と前記細幅配線の本数を表す複数の分割数とを対応付けるデザインルールを参照して、前記複数の分割数の中から、前記必要配線幅に対応する分割数を必要分割数として決定するステップと、
前記対象配線を表し、且つ、前記細幅配線の本数として前記必要分割数を含む前記分割形状データを生成するステップと
を含む請求項１又は２に記載の半導体集積回路装置の設計方法。
【請求項４】
前記複数のマクロが前記座標領域に配置され、前記分割形状データが前記座標領域に配置されるレイアウトデータを生成するステップと、
前記レイアウトデータを表示部に表示するステップと
を更に具備する請求項１〜３のいずれかに記載の半導体集積回路装置の設計方法。
【請求項５】
請求項１〜４のいずれかに記載の設計方法により製造される半導体集積回路装置。
【請求項６】
請求項１〜４のいずれかに記載の設計方法をコンピュータに実行させるコンピュータプログラム。
【請求項７】
複数のマクロとその接続とを表す回路図データを生成する回路図データ生成部と、
前記回路図データに基づいて、前記複数のマクロの各々とそれに接続されるノード間の配線を表すネットリストを生成するネットリスト生成部と、
前記ネットリストに基づいて、前記複数の配線のうちの対象配線を表し、且つ、その幅が最も狭い細幅配線の本数を含む分割形状データを生成する分割形状データ生成部と、
前記複数のマクロを座標領域に配置する配置処理部と、
前記座標領域の前記複数のマクロが配置される領域以外の領域に前記対象配線を配置するための配線経路を決定し、前記配線経路に基づいて、前記分割形状データに含まれる本数を１層あたりの本数と積層数とに変更する配線経路決定部と
を具備する半導体集積回路装置の設計装置。
【請求項８】
前記配線経路決定部は、
前記複数のマクロを配線障害物とした場合、前記配線障害物により前記配線経路の間隔を最小とする最小配線間隔を決定し、
前記最小配線間隔を前記細幅配線の幅で除算して、前記最小配線間隔に前記細幅配線を配線できる本数を表す配線可能本数を算出し、
前記配線可能本数が前記必要分割数より小さい場合、前記配線可能本数を前記１層あたりの本数とし、前記必要分割数を前記配線可能本数で除算した値を前記積層数とし、前記分割形状データに含まれる本数を前記１層あたりの本数と前記積層数とに変更する
請求項７に記載の半導体集積回路装置の設計装置。
【請求項９】
複数の電流値と複数の配線幅とを対応付けるプロセスパラメータと、
前記複数の配線幅と前記細幅配線の本数を表す複数の分割数とを対応付けるデザインルールと
を更に具備し、
前記分割形状データ生成部は、
前記複数の配線のうちの対象配線に流れる電流の値を表す対象電流値をシミュレーションにより取得し、
前記プロセスパラメータを参照して、前記複数の配線幅の中から、前記対象電流値に対応する配線幅を必要配線幅として決定し、
前記デザインルールを参照して、前記複数の分割数の中から、前記必要配線幅に対応する分割数を必要分割数として決定し、
前記対象配線を表し、且つ、前記細幅配線の本数として前記必要分割数を含む前記分割形状データを生成する
請求項７又は８に記載の半導体集積回路装置の設計装置。
【請求項１０】
前記複数のマクロが前記座標領域に配置され、前記分割形状データが前記座標領域に配置されるレイアウトデータを生成するレイアウトデータ生成部と、
前記レイアウトデータを表示する表示部と
を更に具備する請求項７〜９のいずれかに記載の半導体集積回路装置の設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置を設計する方法に関する。
【背景技術】
【０００２】
半導体集積回路装置のマスクパターンを設計する際、メタル層による配線が行われる。メタル層としては、アルミニウムや銅が例示される。
【０００３】
以前のプロセスでは、配線の幅は、流れる電流が大きければ大きいほど太いものが使用されている。この配線を太幅配線と称する。太幅配線の抵抗値が高い場合、電流が大きいと電圧も高くなってしまい、本来では必要な電圧が得られない。また、抵抗値が高い場合、熱を発生してしまい、クラックと呼ばれる現象が起こってしまう。
【０００４】
近年のプロセスでは、回路規模が小さくなってきているため、配線の幅が狭くなってきている。例えば、太幅配線の上に別の太幅配線を形成する場合、太幅配線と別の太幅配線との間に絶縁膜を形成する必要がある。太幅配線上に絶縁膜を形成した後、絶縁膜上に別の太幅配線を平らに配置するために、その絶縁膜を削る必要がある。このとき、太幅配線の幅が太いために、絶縁膜を削る際に太幅配線まで削れてしまう恐れがある。そこで、対象配線を、その幅が最も狭い配線に分割して、それを並べて配線する方式が採用されている。この配線を細幅配線と称する。
【０００５】
半導体集積回路装置の設計方法に関連する技術を紹介する。
【０００６】
特開２０００−２６８０７２号公報に記載された方法は、太幅配線を複数の細幅配線に分割束化して配線処理を行うものである。この方法は、太幅配線同士がＬ字型に交差する交差領域において、交差領域の交差点へ到った配線の配線長を他方の仮想的な配線幅の１／２幅分だけ伸張する処理を両配線に対して行うか、Ｔ字型に交差する交差領域において、寸止まり側配線の配線長を他方の仮想的な配線幅の１／２幅分だけ伸張する処理を行うか、どちらか一方を行う。次に、太幅配線を細幅配線に分割して、細幅配線間にクリアランス溝を設けることを特徴としている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２６８０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
対象配線を複数本の細幅配線で配置しようとしても、周囲の配線障害物（マクロブロックや他の配線）が配置される領域により、対象配線を配置する領域が制限される場合がある。
【０００９】
また、特開２０００−２６８０７２号公報に記載された方法は、配線処理に関するものであるが、配線障害物が配置される領域により、必ずしも配線幅を伸張できるとは限らない。このため、対象配線を配線した後に微調整しなければならないことが考えられる。
【００１０】
従って、対象配線を複数本の細幅配線で配置する際、配線障害物が配置される領域を考慮することが望まれる。
【課題を解決するための手段】
【００１１】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
本発明の半導体集積回路装置の設計方法は、第１〜６のステップを具備している。第１のステップでは、複数のマクロ（４１、４２、…）とその接続とを表す回路図データ（４０）を生成する。第２のステップでは、回路図データ（４０）に基づいて、複数のマクロ（４１、４２、…）の各々とそれに接続されるノード間の配線を表すネットリスト（５０）を生成する。第３のステップでは、ネットリスト（５０）に基づいて、複数の配線のうちの対象配線（５１）を表し、且つ、その幅が最も狭い細幅配線（３１）の本数を含む分割形状データ（５２）を生成する。第４のステップでは、複数のマクロ（４１、４２、…）を座標領域に配置する。第５のステップでは、座標領域の複数のマクロ（４１、４２、…）が配置される領域以外の領域に対象配線（５１）を配置するための配線経路（６０）を決定する。第６のステップでは、配線経路（６０）に基づいて、分割形状データ（５２）に含まれる本数（３２−ｊ）を１層あたりの本数（８２）と積層数（８１）とに変更する。
【００１３】
第６のステップは、複数のマクロ（４２、…）を配線障害物（６１、６２、６３、…）とした場合、配線障害物（６１、６２、６３、…）により配線経路（６０）の間隔を最小とする最小配線間隔（７１）を決定する。次に、最小配線間隔（７１）を細幅配線（３１）の幅で除算して、最小配線間隔（７１）に細幅配線（３１）を配線できる本数を表す配線可能本数（７２）を算出する。次いで、配線可能本数（７２）が必要分割数（３２−ｊ）より小さい場合、配線可能本数（７２）を１層あたりの本数（８２）とし、必要分割数（３２−ｊ）を配線可能本数で除算した値を積層数（８１）とし、分割形状データ（５２）に含まれる本数（３２−ｊ）を１層あたりの本数（８２）と積層数（８１）とに変更する。
【発明の効果】
【００１４】
以上により、本発明の半導体集積回路装置の設計方法によれば、配線障害物｛マクロ（４２、…）｝が配置される領域以外の領域に対象配線（５１）を配置するための配線経路（６０）を決定し、配線経路（６０）に基づいて、分割形状データ（５２）に含まれる本数（必要分割数（３２−ｊ））を１層あたりの本数（８２）と積層数（８１）とに変更している。このように、配線障害物が配置される領域を考慮しているため、対象配線を複数本の細幅配線で配置することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施形態による半導体集積回路装置の設計方法が適用される設計システムの構成を示している。
【図２】図２は、図１の設計システムのプロセスパラメータ２０を示している。
【図３】図３は、図１の設計システムのデザインルール３０を示している。
【図４】図４は、本発明の実施形態による半導体集積回路装置の設計方法を示し、コンピュータ１の動作を示すフローチャートである。
【図５】図５は、本発明の実施形態による半導体集積回路装置の設計方法を示し、コンピュータ１の動作を示すフローチャートである。
【図６】図６は、本発明の実施形態による半導体集積回路装置の設計方法を示し、コンピュータ１の動作を示すフローチャートである。
【図７】図７は、本発明の実施形態による半導体集積回路装置の設計方法を示し、コンピュータ１の動作を示すフローチャートである。
【図８】図８は、本発明の実施形態による半導体集積回路装置の設計方法を説明するための図である。
【図９】図９は、本発明の実施形態による半導体集積回路装置の設計方法を説明するための図である。
【図１０】図１０は、本発明の実施形態による半導体集積回路装置の設計方法を説明するための図である。
【図１１】図１１は、本発明の実施形態による半導体集積回路装置の設計方法を説明するための図である。
【図１２】図１２は、本発明の実施形態による半導体集積回路装置の設計方法を説明するための図である。
【図１３】図１３は、本発明の実施形態による半導体集積回路装置の設計方法を説明するための図である。
【図１４】図１４は、本発明の実施形態による半導体集積回路装置の設計方法を説明するための図である。
【図１５】図１５は、本発明の実施形態による半導体集積回路装置の設計方法を説明するための図である。
【発明を実施するための形態】
【００１６】
以下に添付図面を参照して、本発明の実施形態による半導体集積回路装置の設計方法について詳細に説明する。
【００１７】
図１は、本発明の実施形態による半導体集積回路装置の設計方法が適用される設計システムの構成を示している。その設計システムは、コンピュータ１と、利用者に操作される入力部２と、レイアウトデータ８を表示するための表示部３とを具備している。入力部２と表示部３は、コンピュータ１に接続されている。
【００１８】
コンピュータ１は、コンピュータプログラムを格納する記憶部５と、コンピュータプログラムを実行する実行部であるＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４とを備えている。
【００１９】
設計システムは、更に、ソフトウェアである設計ツール６を具備している。設計ツール６は、記憶部５にインストールされる。この設計ツール６は、コンピュータプログラム１０と、ライブラリ（ファイル）７とを含んでいる。
【００２０】
コンピュータプログラム１０は、回路図データ生成部１１、ネットリスト生成部１２、回路シミュレータ１３、分割形状データ生成部１４、配置処理部１５、配線経路決定部１６、レイアウトデータ生成部１７を含んでいる。
【００２１】
ライブラリ７は、プロセスパラメータ２０、デザインルール３０を備えている。
【００２２】
図２に示されるように、プロセスパラメータ２０は、複数の電流値２１−１〜２１−ｎと複数の配線幅２２−１〜２２−ｎとを対応付ける。プロセスパラメータ２０は、複数の電流値２１−１〜２１−ｎと複数の配線幅２２−１〜２２−ｎとの関係をグラフとして表してもよい。図示しないが、具体的には、プロセスパラメータ２０には、各配線層の許容電流密度値Ｉｍａｘ［Ａ／μｍ２］と、各配線層の配線高さｈ［μｍ］と、使用可能な配線層数Ｘとが格納されている。例えば、複数の電流値２１−１〜２１−ｎのうちの電流値２１−ｊ（ｊは１≦ｊ≦ｎを満たす整数）が対象電流値として取得され、複数の配線幅２２−１〜２２−ｎの中から、対象電流値２１−ｊに対応する配線幅２２−ｊを必要配線幅として求める場合を考える。この場合、対象電流値、必要配線幅をそれぞれＩ［Ａ］、Ｗｔｏｔ［μｍ］とし、許容電流密度値、配線高さがそれぞれＩｍａｘ［Ａ／μｍ２］、ｈ［μｍ］であるので、必要配線幅は、
Ｗｔｏｔ［μｍ］＝Ｉ［Ａ］÷（ｈ［μｍ］×Ｉｍａｘ［Ａ／μｍ２］）
により求めることができる。
【００２３】
図３に示されるように、デザインルール３０は、複数の配線幅２２−１〜２２−ｎと複数の分割数３２−１〜３２−ｎとを対応付ける。複数の分割数３２−１〜３２−ｎの各々は、その幅が最も狭い細幅配線３１（図１０参照）の本数を表している。デザインルール３０は、複数の配線幅２２−１〜２２−ｎと複数の分割数３２−１〜３２−ｎとの関係をグラフとして表してもよい。具体的には、デザインルール３０には、各配線層に対する最大配線幅Ｗｍａｘ［μｍ］と、各配線層に対する配線層同士の最小間隔Ｙ１［μｍ］と、各配線層に対する配線障害物との最小間隔Ｙ２［μｍ］とが格納されている。例えば、複数の配線幅２２−１〜２２−ｎのうちの配線幅２２−ｊが必要配線幅として取得され、複数の分割数３２−１〜３２−ｎの中から、必要配線幅２２−ｊに対応する分割数３２−ｊを必要分割数として求める場合を考える。この場合、必要分割数をｍとし、必要配線幅、最大配線幅がそれぞれＷｔｏｔ［μｍ］、Ｗｍａｘ［μｍ］であるので、必要分割数は、
ｍ＝ｃｅｉｌｉｎｇ（Ｗｔｏｔ［μｍ］÷Ｗｍａｘ［μｍ］）
により求めることができる。ここで、ｃｅｉｌｉｎｇ（）は整数への切り上げ処理を表している。
【００２４】
図４〜７は、本発明の実施形態による半導体集積回路装置の設計方法を示し、コンピュータ１の動作を示すフローチャートである。設計ツール６がコンピュータ１にインストールされた場合、そのコンピュータ１は、半導体集積回路装置の設計装置として使用される。
【００２５】
利用者は、入力部２を用いて設計ツール呼出指示を行い、設計ツール６は、その設計ツール呼出指示に応じて起動する。
【００２６】
まず、回路図データ生成部１１は、回路図データ生成用画面を表示部３に表示する。利用者は、入力部２を用いて、所望の回路図を回路図データ生成用画面上に描く。回路図データ生成部１１は、利用者による入力部２の操作に応じて、その回路図を回路図データとして生成する。図８に示されるように、回路図データ４０は、複数のマクロブロック（以下、マクロと称する）４１、４２、…とその接続とを表している（ステップＳ１）。
【００２７】
ネットリスト生成部１２は、回路図データ４０に基づいてネットリストを生成する。図９に示されるように、ネットリスト５０は、複数のマクロ４１、４２、…の各々とそれに接続されるノード間の配線を表している（ステップＳ２）。
【００２８】
回路シミュレータ１３は、ネットリスト５０に基づいて、複数の配線に対してシミュレーションを行い、その結果を生成する（ステップＳ３）。
【００２９】
このとき、分割形状データ生成部１４は、分割形状データ生成処理を実行する（ステップＳ４）。
【００３０】
まず、分割形状データ生成部１４は、複数の配線のうちの対象配線に流れる電流の値を表す対象電流値をシミュレーションの結果により取得する。例えば、図９に示されるように、対象配線５１における対象電流値は“１０ｍＡ”であるものとする（ステップＳ１１）。
【００３１】
上述のプロセスパラメータ２０において、複数の電流値２１−１〜２１−ｎのうちの電流値２１−ｊは、対象電流値“１０ｍＡ”に一致する。分割形状データ生成部１４は、プロセスパラメータ２０を参照して、複数の配線幅２２−１〜２２−ｎの中から、対象電流値２１−ｊ“１０ｍＡ”に対応する配線幅２２−ｊを必要配線幅として決定する。必要配線幅は、グラフや式などにより算出により決定されてもよい（ステップＳ１２）。
【００３２】
次に、分割形状データ生成部１４は、上述のデザインルール３０を参照して、複数の分割数３２−１〜３２−ｎの中から、必要配線幅２２−ｊに対応する分割数３２−ｊを必要分割数として決定する。必要分割数は、グラフや式などにより算出により決定されてもよい（ステップＳ１３）。
【００３３】
その後、分割形状データ生成部１４は、図１０に示されるような分割形状データ５２を生成する。分割形状データ５２は、対象配線５１を表し、且つ、細幅配線３１の本数として必要分割数３２−ｊを含んでいる（ステップＳ１４）。
【００３４】
分割形状データ生成部１４は、すべての配線に対してステップＳ１１以降を実行していない場合（ステップＳ１５−Ｎｏ）、次の対象配線に対してステップＳ１１以降を実行する。
【００３５】
分割形状データ生成部１４は、すべての配線に対してステップＳ１１以降を実行した場合（ステップＳ１５−Ｙｅｓ）、分割形状データ生成処理（ステップＳ４）を終了する。
【００３６】
配置処理部１５は、複数のマクロ４１、４２、…を座標領域に配置する（ステップＳ５）。
【００３７】
このとき、配線経路決定部１６は、配線経路決定処理を実行する（ステップＳ６）。
【００３８】
まず、配線経路決定部１６は、座標領域の複数のマクロ４１、４２、…が配置される領域以外の領域に、上述の対象配線５１を配置するための配線経路６０を決定する（ステップＳ２１）。
【００３９】
ここで、複数のマクロ４１、４２、…を配線障害物とする。具体的には、図１１に示されるように、複数のマクロ４１、４２、…のうちの、対象配線５１に接続される対象マクロ４１以外を配線障害物６１、６２、６３、…とする。
【００４０】
上述の対象配線５１は、分割形状データ５２として生成されていない。即ち、必要分割数３２−ｊが１である（ステップＳ２２−Ｎｏ）。この場合、配線経路決定部１６は、配線経路決定処理（ステップＳ６）を終了する。
【００４１】
一方、上述の対象配線５１は、分割形状データ５２として生成されている。即ち、必要分割数３２−ｊが２以上である（ステップＳ２２−Ｙｅｓ）。この場合、配線経路決定部１６は、配線障害物６１、６２、６３、…により配線経路６０の間隔を最小とする最小配線間隔７１を決定する（ステップＳ２３）。
【００４２】
次に、配線経路決定部１６は、最小配線間隔７１を細幅配線３１の幅で除算して、配線可能本数を算出する。図１２に示されるように、配線可能本数７２は、最小配線間隔７１に細幅配線３１を配線できる本数を表している（ステップＳ２４）。具体的には、最小配線間隔７１、配線可能本数７２をそれぞれＺ１［μｍ］、Ｚ２とし、最大配線幅、配線層同士の最小間隔、配線障害物との最小間隔がそれぞれＷｍａｘ［μｍ］、Ｙ１［μｍ］、Ｙ２［μｍ］であるので、最小配線間隔７１と配線可能本数７２の関係は、
Ｚ１［μｍ］＞Ｚ２×Ｗｍａｘ［μｍ］＋（Ｚ２−１）×Ｙ１［μｍ］＋Ｙ２［μｍ］×２
となる。これを展開すると、配線可能本数７２は、
Ｚ２＜（Ｚ１［μｍ］＋Ｙ１［μｍ］−Ｙ２［μｍ］×２）÷（Ｗｍａｘ［μｍ］＋Ｙ１［μｍ］）
により求めることができる。
【００４３】
ここで、配線可能本数７２が必要分割数３２−ｊ以上である（ステップＳ２５−Ｙｅｓ）。即ち、単層配線が可能である。この場合、配線経路決定部１６は、配線経路決定処理（ステップＳ６）を終了する。
【００４４】
一方、配線可能本数７２が必要分割数３２−ｊより小さい（ステップＳ２５−Ｎｏ）。即ち、単層配線が可能ではない。この場合、配線経路決定部１６は、図１３に示されるように、配線可能本数７２を１層あたりの本数８２とし、必要分割数３２−ｊを配線可能本数で除算した値を積層数８１とする（ステップＳ２６）。
【００４５】
ここで、配線経路決定部１６は、配線経路６０において、最小配線間隔７１を考慮したときに、分割形状データ５２（単層配線ではない対象配線５１）が１層あたりの本数８２、積層数８１により配線可能であるか否かを確認する（ステップＳ２７）。この場合、デザインルール３０では、配線層同士の最小間隔Ｙ１［μｍ］と、配線障害物との最小間隔Ｙ２［μｍ］とが決められていることから、最小配線間隔７１に配線できる配線本数Ｚ３（最大配線本数）が決められる。また、プロセスパラメータ２０では使用可能な配線層数Ｘが決められていて、大抵の場合には別の配線が上層あるいは下層のメタル層を使用することが想定されるため、更に使用可能な配線層数が限定される。従って、Ｚ３×Ｘにより求められる総配線幅Ｚ４が、その配線に求められる最小の配線幅を満たさない場合には、配線不可能と判断する。
【００４６】
上述の確認の結果、配線可能ではないと判断する（ステップＳ２７−Ｎｏ）。この場合、配線経路決定部１６は、別の配線経路６０についてステップＳ２１以降を実行する。
【００４７】
一方、上述の確認の結果、配線可能であると判断する（ステップＳ２７−Ｙｅｓ）。この場合、配線経路決定部１６は、分割形状データ５２に含まれる必要分割数３２−ｊを１層あたりの本数８２と積層数８１とに変更する。即ち、配線経路決定部１６は、分割形状データ５２を更新する。ここで、分割形状データ５２は、更に、積層数８１に対応するスルーホールも含んでいるが、この記載については省略する（ステップＳ２８）。次いで、配線経路決定部１６は、配線経路決定処理（ステップＳ６）を終了する。
【００４８】
レイアウトデータ生成部１７は、複数のマクロ４１、４２、…が座標領域に配置され、単層配線ではない対象配線５１が座標領域に配置され、分割形状データ５２（単層配線ではない対象配線５１）が座標領域に配置される形状をレイアウト形状としたとき、これが完成しているか否かを確認する（ステップＳ７）。この場合、すべての配線の作成が完了している場合を配線の完成と判断する。配線作成の順番により、他の配線が配線可能な領域をすべて使い切ってしまっている場合など、配線が作成できない可能性がある。この場合、先に作成された配線の経路や配線層の変更、あるいはマクロの位置の変更等を行って、全ての配線の作成を完了させる必要がある。
【００４９】
上述の確認の結果、完成していると判断する（ステップＳ７−Ｙｅｓ）。この場合、レイアウトデータ生成部１７は、上述のレイアウト形状をレイアウトデータ８として生成し、表示部３に表示する（ステップＳ９）。
【００５０】
一方、上述の確認の結果、完成していないと判断する（ステップＳ７−Ｎｏ）。この場合、レイアウトデータ生成部１７は、配置形状・配線経路修正処理を実行する（ステップＳ８）。
【００５１】
まず、レイアウトデータ生成部１７は、対象配線５１の修正が必要であるか否かを確認する（ステップＳ３１）。ここで、作成されていない配線を作成するにあたり、対象配線がその作成の妨げになっている場合、修正をする必要があると判断する。
【００５２】
上述の確認の結果、対象配線５１の修正が必要はないと判断する（ステップＳ３１−Ｎｏ）。この場合、レイアウトデータ生成部１７は、配置形状・配線経路修正処理（ステップＳ８）を終了し、上述のステップＳ９を実行する。
【００５３】
一方、上述の確認の結果、対象配線５１の修正が必要であると判断する（ステップＳ３１−Ｙｅｓ）。この場合、レイアウトデータ生成部１７は、対象配線５１の形状の修正が必要であるか否かを確認する（ステップＳ３２）。ここで、マクロの位置を変更し、配線経路の最小配線間隔が変更された場合、その配線経路を使用する配線は修正をする必要があると判断する。
【００５４】
上述の確認の結果、対象配線５１の形状の修正が必要であると判断する（ステップＳ３２−Ｙｅｓ）。この場合、レイアウトデータ生成部１７は、例えば、図１４に示されるように、上述の確認の結果に基づいて、分割形状データ５２に含まれる１層あたりの本数８２“３本”、積層数８１“２層”をそれぞれ１層あたりの本数８２“２本”、積層数８１“３層”に変更する。即ち、配線経路決定部１６は、分割形状データ５２のパラメータを修正する（ステップＳ３３）。
【００５５】
次いで、レイアウトデータ生成部１７は、この分割形状データ５２を上述のレイアウト形状に反映する（ステップＳ３４）。
【００５６】
一方、上述の確認の結果、対象配線５１の形状の修正が必要ではないと判断する（ステップＳ３２−Ｎｏ）。この場合、レイアウトデータ生成部１７は、上述のステップＳ３３、Ｓ３４をスキップする。
【００５７】
次に、レイアウトデータ生成部１７は、対象配線５１に対して小規模な配線経路の修正が必要であるか否かを確認する（ステップＳ３５）。ここで、小規模な配線経路の修正で他の配線の作成が完了する場合、あるいは変更された配線間隔に対応可能な場合には、小規模な配線修正を行う。あらかじめ、小規模な配線で他の配線の作成が完了するか、あるいは変更された配線間隔に対応可能か判断することはできないため、必ず最初に小規模な配線経路の修正を試みる。
【００５８】
上述の確認の結果、小規模な配線経路の修正が必要であると判断する（ステップＳ３５−Ｙｅｓ）。この場合、上述のレイアウト形状の座標領域のうちの、分割形状データ５２（単層配線ではない対象配線５１）が配置される座標を第１座標とする。レイアウトデータ生成部１７は、上述の確認の結果に基づいて、第２座標を決定し、図１５に示されるように、その分割形状データ５２を第１座標から第２座標に移動する。即ち、レイアウト形状において、分割形状データ５２が配置される配線経路６０を修正する（ステップＳ３６）。
【００５９】
一方、上述の確認の結果、小規模な配線経路の修正が必要ではないと判断する（ステップＳ３５−Ｎｏ）。この場合、レイアウトデータ生成部１７は、上述のステップＳ３６をスキップする。
【００６０】
次に、レイアウトデータ生成部１７は、対象配線５１に対して大規模な配線経路の修正が必要であるか否かを確認する（ステップＳ３７）。ここで、小規模な配線経路の修正では他の配線の作成が完了しなかった、あるいは変更された配線間隔に対応できなかった場合には、大規模な配線修正を行う。
【００６１】
上述の確認の結果、大規模な配線経路の修正が必要であると判断する（ステップＳ３７−Ｙｅｓ）。この場合、設計ツール６は、上述のステップＳ５以降を実行し、複数のマクロ４１、４２、…と対象配線５１との配置をやり直す。
【００６２】
上述の確認の結果、大規模な配線経路の修正が必要ではないと判断する（ステップＳ３７−Ｎｏ）。レイアウトデータ生成部１７は、配置形状・配線経路修正処理（ステップＳ８）を終了し、上述のステップＳ９を実行する。
【００６３】
以上の説明により、本発明の実施形態による半導体集積回路装置の設計方法によれば、配線障害物（マクロ４２、…）が配置される領域以外の領域に対象配線５１を配置するための配線経路６０を決定し、配線経路６０に基づいて、分割形状データ５２に含まれる本数（必要分割数３２−ｊ）を１層あたりの本数８２と積層数８１とに変更している。このように、配線障害物が配置される領域を考慮しているため、対象配線を複数本の細幅配線で配置することができる。
【符号の説明】
【００６４】
１    コンピュータ、
２    入力部、
３    表示部、
４    ＣＰＵ、
５    記憶部、
６    設計ツール、
７    ライブラリ、
８    レイアウトデータ、
１０    コンピュータプログラム、
１１    回路図データ生成部、
１２    ネットリスト生成部、
１３    回路シミュレータ、
１４    分割形状データ生成部、
１５    配置処理部、
１６    配線経路決定部、
１７    レイアウトデータ生成部、
２０    プロセスパラメータ、
２１−１〜２１−ｎ    電流値、
２２−１〜２２−ｎ    配線幅、
３０    デザインルール、
３１    細幅配線、
３２−１〜３２−ｎ    分割数、
４０    回路図データ、
４１、４２    マクロ、
５０    ネットリスト、
５１    対象配線、
５２    分割形状データ、
６０    配線経路、
６１、６２、６３    配線障害物、
７１    最小配線間隔、
７２    配線可能本数、
８１    積層数、
８２    １層あたりの本数
【図１】
2010211332.tif 000003
【図２】
2010211332.tif 000004
【図３】
2010211332.tif 000005
【図４】
2010211332.tif 000006
【図５】
2010211332.tif 000007
【図６】
2010211332.tif 000008
【図７】
2010211332.tif 000009
【図８】
2010211332.tif 000010
【図９】
2010211332.tif 000011
【図１０】
2010211332.tif 000012
【図１１】
2010211332.tif 000013
【図１２】
2010211332.tif 000014
【図１３】
2010211332.tif 000015
【図１４】
2010211332.tif 000016
【図１５】
2010211332.tif 000017