(57)【要約】      （修正有）【課題】配線間の記憶部の加工不良を低減した高歩留まりの不揮発性記憶装置及びその製造方法を提供する。【解決手段】不揮発性記憶装置は、第１電極と、第２電極と、第１電極と第２電極との間に設けられ、抵抗が変化する第１記憶層を有する第１記憶部と、を有する。第１電極となる第１電極膜１１０ｆと、第１記憶部となる第１記憶部膜１３０ｆと、を積層し、これらを第１方向に延在する帯状に加工し、所定密度の層５８１を埋め込む。その上に、第２電極となる第２電極膜１４０ｆを形成し、その上に所定密度の層よりも密度が高いマスク層１５０を形成し、第２電極膜１４０ｆを第２方向に延在する帯状に加工し、第１記憶部膜１３０ｆの犠牲層５８１から露出した部分を除去して第１記憶部膜１３０ｆを柱状に加工し、その後犠牲層５８１を除去して第１記憶部膜１３０ｆを露出させて第１記憶部膜１３０ｆを除去する。【選択図】図９
2010232228.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延在する複数の第１電極と、前記第１方向に対して非平行な第２方向に延在し、前記第１電極の上に設けられた複数の第２電極と、前記第１電極と前記第２電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層を有する第１記憶部と、を有する不揮発性記憶装置の製造方法であって、
基板の主面の上に、第１電極となる第１電極膜と、第１記憶部となる第１記憶部膜と、を積層する工程と、
前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工する工程と、
前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に所定密度の層を埋め込む工程と、
前記第１記憶部膜及び前記所定密度の層の上に、第２電極となる第２電極膜を形成する工程と、
前記第２電極膜の上に前記所定密度の層よりも密度が高いマスク層を形成する工程と、
前記マスク層をマスクとして、前記第２電極膜を第２方向に延在する帯状に加工する工程と、
前記マスク層をマスクとして、前記第１記憶部膜の前記所定密度の層から露出した部分を除去して、前記第１記憶部膜を前記第１方向に沿った側壁と前記第２方向に沿った側壁とを有する柱状に加工する工程と、
前記所定密度の層を除去して、前記所定密度の層に覆われていた前記第１記憶部膜を露出させる工程と、
前記露出した前記第１記憶部膜を除去する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。
【請求項２】
第１方向に延在する複数の第１電極と、前記第１方向に対して非平行な第２方向に延在し、前記第１電極の上に設けられた複数の第２電極と、前記第２方向に対して非平行な第３方向に延在し、前記第２電極の上に設けられた複数の第３電極と、前記第１電極と前記第２電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層を有する第１記憶部と、前記第２電極と前記第３電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第２記憶層を有する第２記憶部と、を有する不揮発性記憶装置の製造方法であって、
基板の主面の上に、第１電極となる第１電極膜と、第１記憶部となる第１記憶部膜と、を積層する工程と、
前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工する工程と、
前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に所定密度の層を埋め込む工程と、
前記第１記憶部膜及び前記所定密度の層の上に、第２電極となる第２電極膜と、第２記憶部となる第２記憶部膜と、を積層する工程と、
前記第２記憶部膜の上に、前記所定密度の層よりも密度が高いマスク層を形成する工程と、
前記マスク層をマスクとして、前記第２電極膜と前記第２記憶部膜とを第２方向に延在する帯状に加工する工程と、
前記マスク層をマスクとして、前記第１記憶部膜の前記所定密度の層から露出した部分を除去して、前記第１記憶部膜を前記第１方向に沿った側壁と前記第２方向に沿った側壁とを有する柱状に加工する工程と、
前記所定密度の層を除去して、前記所定密度の層に覆われていた前記第１記憶部膜を露出させる工程と、
前記露出した前記第１記憶部膜を除去する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。
【請求項３】
前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工することで、前記第１記憶部膜の前記第１電極膜の側における前記第１方向に対して垂直な方向の長さは、前記第１電極膜とは反対の側における前記第１方向に対して垂直な方向の長さよりも長くされることを特徴とする請求項１また２に記載の不揮発性記憶装置の製造方法。
【請求項４】
前記所定密度の層は、ボイドを有することを特徴とする請求項１〜３のいずれか１つに記載の不揮発性記憶装置の製造方法。
【請求項５】
前記所定密度の層は、ボイドを有する酸化シリコンであり、前記マスク層は、酸化シリコン、窒化シリコン、酸窒化シリコン及び炭化シリコンよりなる群から選択されたいずれかであることを特徴とする請求項１〜４のいずれか１つに記載の不揮発性記憶装置の製造方法。
【請求項６】
前記所定密度の層の除去は、希フッ酸処理であることを特徴とする請求項１〜５のいずれか１つに記載の不揮発性記憶装置の製造方法。
【請求項７】
前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工した後、前記第１電極膜及び前記第１記憶部膜の少なくとも側壁を親水化する親水化処理を行い、
前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に前記所定密度の層となる疎水性の所定密度の層溶液を塗布し、加熱し、前記第１電極膜及び前記第１記憶部膜どうしの間に前記所定密度の層を埋め込むことを特徴とする請求項１〜６のいずれか１つに記載の不揮発性記憶装置の製造方法。
【請求項８】
前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工した後、前記第１電極膜及び前記第１記憶部膜の少なくとも側壁に薄膜を形成した後、前記薄膜の表面を親水化する親水化処理を行い、
前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に前記所定密度の層となる疎水性の所定密度の層溶液を埋め込み、加熱し、前記第１電極膜及び前記第１記憶部膜どうしの間に前記所定密度の層を埋め込むことを特徴とする請求項１〜６のいずれか１つに記載の不揮発性記憶装置の製造方法。
【請求項９】
前記親水化処理は、コリンと過酸化水素水との混合溶液処理及び温水処理の少なくともいずれかであることを特徴とする請求項７または８に記載の不揮発性記憶装置の製造方法。
【請求項１０】
第１方向に延在する複数の第１電極と、
前記第１方向に対して非平行な第２方向に延在し、前記第１電極の上に設けられた複数の第２電極と、
前記複数の第１電極と前記複数の第２電極との間のそれぞれに設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層を有する複数の第１記憶部と、
前記複数の第１電極どうしのいずれかの間、前記複数の第２電極どうしのいずれかの間、及び、前記複数の第１記憶部どうしのいずれかの間の少なくともいずれかに設けられ、ボイドを有する絶縁膜と、
を備えたことを特徴とする不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
不揮発性記憶装置として多用されているフラッシュメモリは、集積度の向上に対して限界があるとされている。フラッシュメモリより高集積度が可能な不揮発性記憶装置として、例えば電気抵抗が可変の記憶層（記憶部）を２枚の電極に挟んだ構成の、クロスポイント型不揮発性記憶装置が注目されている（例えば、特許文献１）。そして、このクロスポイント型不揮発性記憶装置を積層した３次元構造の不揮発性記憶装置もある。
【０００３】
このようなクロスポイント型不揮発性記憶装置の製造において、例えばメモリセルとなる記憶層をビット線に対応した形状に加工し、それらの間に層間絶縁膜を埋め込んだ後、この上にワード線用のメタル膜を積層し、フォトリソグラフィでワード線に対応した形状に加工された例えばシリコン酸化膜をマスクとして、ドライエッチング加工によってワード線が形成される。
【０００４】
この時、記憶層の加工の際に、記憶層の下部の方が上部よりも面積が大きいテーパが生じることがあり、この状態の記憶層の間に層間絶縁膜を埋め込むと、層間絶縁膜と記憶層との界面では、記憶層の上を層間絶縁膜が覆う形状となる。この状態において、ワード線を形成する加工を行うと、ビット線上のワード線どうしの間に、層間絶縁膜の影になって加工されない記憶層が残り、ワード線間ショートを生じさせてしまうという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１８４４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、配線間の記憶部の加工不良を低減した高歩留まりの不揮発性記憶装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１方向に延在する複数の第１電極と、前記第１方向に対して非平行な第２方向に延在し、前記第１電極の上に設けられた複数の第２電極と、前記第１電極と前記第２電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層を有する第１記憶部と、を有する不揮発性記憶装置の製造方法であって、基板の主面の上に、第１電極となる第１電極膜と、第１記憶部となる第１記憶部膜と、を積層する工程と、前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工する工程と、前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に所定密度の層を埋め込む工程と、前記第１記憶部膜及び前記所定密度の層の上に、第２電極となる第２電極膜を形成する工程と、前記第２電極膜の上に前記所定密度の層よりも密度が高いマスク層を形成する工程と、前記マスク層をマスクとして、前記第２電極膜を第２方向に延在する帯状に加工する工程と、前記マスク層をマスクとして、前記第１記憶部膜の前記所定密度の層から露出した部分を除去して、前記第１記憶部膜を前記第１方向に沿った側壁と前記第２方向に沿った側壁とを有する柱状に加工する工程と、前記所定密度の層を除去して、前記所定密度の層に覆われていた前記第１記憶部膜を露出させる工程と、前記露出した前記第１記憶部膜を除去する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。
【０００８】
本発明の別の一態様によれば、第１方向に延在する複数の第１電極と、前記第１方向に対して非平行な第２方向に延在し、前記第１電極の上に設けられた複数の第２電極と、前記第２方向に対して非平行な第３方向に延在し、前記第２電極の上に設けられた複数の第３電極と、前記第１電極と前記第２電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層を有する第１記憶部と、前記第２電極と前記第３電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第２記憶層を有する第２記憶部と、を有する不揮発性記憶装置の製造方法であって、基板の主面の上に、第１電極となる第１電極膜と、第１記憶部となる第１記憶部膜と、を積層する工程と、前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工する工程と、前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に所定密度の層を埋め込む工程と、前記第１記憶部膜及び前記所定密度の層の上に、第２電極となる第２電極膜と、第２記憶部となる第２記憶部膜と、を積層する工程と、前記第２記憶部膜の上に、前記所定密度の層よりも密度が高いマスク層を形成する工程と、前記マスク層をマスクとして、前記第２電極膜と前記第２記憶部膜とを第２方向に延在する帯状に加工する工程と、前記マスク層をマスクとして、前記第１記憶部膜の前記所定密度の層から露出した部分を除去して、前記第１記憶部膜を前記第１方向に沿った側壁と前記第２方向に沿った側壁とを有する柱状に加工する工程と、前記所定密度の層を除去して、前記所定密度の層に覆われていた前記第１記憶部膜を露出させる工程と、前記露出した前記第１記憶部膜を除去する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。
【０００９】
本発明の別の一態様によれば、第１方向に延在する複数の第１電極と、前記第１方向に対して非平行な第２方向に延在し、前記第１電極の上に設けられた複数の第２電極と、
前記複数の第１電極と前記複数の第２電極との間のそれぞれに設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層を有する複数の第１記憶部と、前記複数の第１電極どうしのいずれかの間、前記複数の第２電極どうしのいずれかの間、及び、前記複数の第１記憶部どうしのいずれかの間の少なくともいずれかに設けられ、ボイドを有する絶縁膜と、を備えたことを特徴とする不揮発性記憶装置が提供される。
【発明の効果】
【００１０】
本発明によれば、配線間の記憶部の加工不良を低減した高歩留まりの不揮発性記憶装置及びその製造方法が提供される。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
【図２】本発明の第１の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式図である。
【図３】本発明の第１の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式的断面図である。
【図４】本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
【図５】図４に続く工程順模式的断面図である。
【図６】図５に続く工程順模式的断面図である。
【図７】図６に続く工程順模式的断面図である。
【図８】図７に続く工程順模式的断面図である。
【図９】図８に続く工程順模式的断面図である。
【図１０】図９に続く工程順模式的断面図である。
【図１１】本発明の第１の実施形態に係る不揮発性記憶装置の製造方法の一工程における不揮発性記憶装置の要部を例示する模式的断面図である。
【図１２】比較例の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
【図１３】図１２に続く工程順模式的断面図である。
【図１４】図１３に続く工程順模式的断面図である。
【図１５】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
【図１６】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式図である。
【図１７】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式的断面図である。
【図１８】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
【図１９】図１８に続く工程順模式的断面図である。
【図２０】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される別の不揮発性記憶装置の構成を例示する模式的斜視図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１３】
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。  
図２は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式図である。  
すなわち、図２（ａ）は斜視図であり、図２（ｂ）は平面図である。  
図３は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式的断面図である。  
すなわち、図３（ａ）は図２（ｂ）のＡ−Ａ’断面図であり、図３（ｂ）は図２（ｂ）のＢ−Ｂ’断面図であり、図３（ｃ）は図２（ｂ）のＣ−Ｃ’断面図であり、図３（ｄ）は図２（ｂ）のＤ−Ｄ’断面図である。
【００１４】
図４は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。  
図５は、図４に続く工程順模式的断面図である。  
図６は、図５に続く工程順模式的断面図である。  
図７は、図６に続く工程順模式的断面図である。  
図８は、図７に続く工程順模式的断面図である。  
図９は、図８に続く工程順模式的断面図である。  
図１０は、図９に続く工程順模式的断面図である。  
図１１は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法の一工程における不揮発性記憶装置の要部を例示する模式図的断面図である。  
図４〜図１０の各図において、図（ａ）は、図２（ｂ）のＡ−Ａ’線に対応する断面図であり、図（ｂ）は、図２（ｂ）のＢ−Ｂ’線に対応する断面図であり、図（ｃ）は、図２（ｂ）のＣ−Ｃ’線に対応する断面図であり、図（ａ）は、図２（ｂ）のＤ−Ｄ’線に対応する断面図である。
【００１５】
まず、図２及び図３によって、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置について説明する。  
図２及び図３に表したように、本実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置５０は、第１方向に延在する複数の第１電極１１０と、第１方向に対して非平行な第２方向に延在し、第１電極１１０の上に設けられた複数の第２電極１４０と、複数の第１電極１１０と複数の第２電極１４０との間のそれぞれに設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層１３２を有する複数の第１記憶部１３０と、を有する。第１電極１１０は、例えば基板１０５の主面１０６の上に設けられる。
【００１６】
第１方向と第２方向とは、互いに非平行であり、例えば、３次元的に交差する。以下では、第１方向と第２方向とが互いに直交する場合として説明する。
【００１７】
ここで、第１方向をＸ軸方向とし、第２方向をＸ軸方向に対して直交するＹ軸方向とする。そして、Ｘ軸方向とＹ軸方向とに直交する方向をＺ軸方向とする。基板１０５の主面１０６はＺ軸方向に対して垂直であり、Ｘ−Ｙ平面に対して平行である。第１電極１１０はＸ−Ｙ平面に平行な平面内で、Ｘ軸方向に帯状に延在する。第２電極１４０は、Ｘ−Ｙ平面に平行な平面内で、Ｙ軸方向に帯状に延在する。
【００１８】
そして、第１電極１１０と第２電極１４０とが３次元的に交差する、第１電極１１０と第２電極１４０との間に第１記憶部１３０が設けられ、これが第１メモリセル１３５となる。すなわち、不揮発性記憶装置５０は、抵抗変化膜を利用したクロスポイント型の不揮発性記憶装置である。
【００１９】
なお、例えば、第１電極１１０がビット線とされ、第２電極１４０がワード線とされる。ただし、本発明において、第１電極１１０と第２電極１４０とは、互いに入れ替えが可能であり、第１電極１１０をワード線とし、第２電極１４０をビット線としても良い。
【００２０】
第１記憶部１３０は、第１記憶層１３２を有する。第１記憶層１３２は、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する層であり、第１記憶層１３２には、抵抗変化材料や、相変化に伴って抵抗が変化する相変化材料などを用いることができる。また、第１記憶層１３２は、抵抗変化材料の層や相変化材料の層に、各種の導電膜や各種のバリア膜を積層したものを用いても良い。
【００２１】
第１記憶層１３２には、例えば、ＮｉＯｘ、ＴｉＯｘ、ＣｏＯｘ、ＴａＯｘ、ＭｎＯｘ、ＷＯｘ、Ａｌ２Ｏ３、ＦｅＯｘ、ＨｆＯｘ、ＺｎＭｎ２Ｏ４、ＺｎＦｅ２Ｏ４、ＺｎＣｏ２Ｏ４、ＺｎＣｒ２Ｏ４、ＺｎＡｌ２Ｏ４、ＣｕＣｏＯ２、ＣｕＡｌＯ２、ＮｉＷＯ４、ＮｉＴｉＯ３、ＣｏＡｌ２Ｏ４、ＭｎＡｌ２Ｏ４、ＺｎＮｉＴｉＯ４、及び、ＰｒｘＣａ１−ｘＭｎＯ３などを用いることができる。  
また、第１記憶層１３２には、上記の各種の化合物にドーパントを添加したものを用いても良い。  
ただし、本発明は上記に限らず、第１記憶層１３２に用いられる材料は任意である。
【００２２】
第１記憶部１３０は、さらに、例えばダイオードなどの第１整流素子１３１を有することができる。本具体例では、第１整流素子１３１は、第１電極１１０と第１記憶層１３２との間に設けられているが、第１整流素子１３１は、第２電極１４０と第１記憶層１３２との間に設けられても良い。第１整流素子１３１には、例えばＰＩＮダイオードやショットキーダイオードなどの各種の整流機能を有する素子を用いることができる。また、第１整流素子１３１には、整流機能を有する素子と各種の導電膜や各種のバリア膜を積層したものを用いることができる。
【００２３】
このように、不揮発性記憶装置５０においては、第１電極１１０、第１記憶部１３０及び第２電極１４０が、Ｚ軸方向に積層され、１層のメモリセルアレイ（第１メモリセルアレイ１０１）を有している。ただし、本発明の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置は、メモリセルアレイをＺ軸方向に複数積層した構成を有していても良い。以下では、まず、簡単のために、不揮発性記憶装置５０が１層のメモリセルアレイを有する場合として説明する。
【００２４】
図３（ａ）〜（ｄ）に表したように、第１電極１１０と第２電極１４０との間に形成される第１メモリセル１３５の周りには、層間絶縁膜５８０（絶縁膜）が埋め込まれている。この層間絶縁膜５８０は、後述するようにボイド５８５を有する。すなわち、不揮発性記憶装置５０は、複数の第１電極１１０どうしのいずれかの間、複数の第２電極１４０どうしのいずれかの間、及び、複数の第１記憶部１３０どうしのいずれかの間の少なくともいずれかに設けられ、ボイド５８５を有する層間絶縁膜５８０を有する。なお、不揮発性記憶装置１１０が基板１０５を有する場合には、ボイド５８０を有する層間絶縁膜５８０は、基板１０５と複数の第２電極１４０のいずれかとの間に設けられても良い。この層間絶縁膜５８０には例えば酸化シリコンを用いることができる。
【００２５】
また、後述するように、第１記憶部１３０（第１整流素子１３１及び第１記憶層１３２）の加工の際に、第１記憶部１３０がテーパ形状となることがある。具体的には、第１記憶部１３０のＸ−Ｙ平面に平行な平面で切断した時の断面積が、下側（基板１０５の側）で大きく、上側（基板１０５とは反対の側）で小さくなる形状となることがある。
【００２６】
なお、本願明細書及び図面においては、説明のために、第１記憶部１３０のテーパを強調して表示し説明している。
【００２７】
本実施形態に係る不揮発性記憶装置の製造方法においては、第１記憶部１３０がテーパ形状を有している場合にも加工不良を発生させない。
【００２８】
以下、図１及び図４〜図１１を参照しながら、本実施形態に係る不揮発性記憶装置の製造方法について説明する。
【００２９】
まず、図４に表したように、基板１０５の主面１０６の上に、第１電極１１０となる第１電極膜１１０ｆと、第１記憶部１３０となる第１記憶部膜１３０ｆと、を積層する。第１記憶部膜１３０ｆは、具体的には、第１整流素子１３１となる第１整流素子膜１３１ｆと、第１記憶層１３２となる第１記憶層膜１３２ｆと、の積層膜である。  
この工程が、図１に例示したステップＳ５１０に相当する。
【００３０】
そして、図４に表したように、第１電極膜１１０ｆと第１記憶部膜１３０ｆとを第１方向（例えばＸ軸方向）に延在する帯状に加工する。ここでは、第１方向はＸ軸方向とされる。  
この工程が、図１に例示したステップＳ５２０に相当する。
【００３１】
すなわち、フォトリソグラフィによって、第１電極１１０が延在する第１方向に帯状に加工されたシリコン酸化膜のマスク（図示しない）を用いて、例えば、ＲＩＥ（Reactive Ion Etching）によって、第１電極膜１１０ｆ及び第１記憶部膜１３０ｆを加工する。
【００３２】
この時、図４に表したように、第１記憶部膜１３０ｆは、テーパ状に加工されることがある。
【００３３】
すなわち、第１電極膜１１０ｆと第１記憶部膜１３０ｆとを第１方向に延在する帯状に加工することで、第１記憶部膜１３０ｆの第１電極膜１１０ｆの側における帯の幅（すなわち、第１方向に対して垂直な方向の長さ）は、第１電極膜１１０ｆとは反対の側における帯の幅（すなわち、第１方向に対して垂直な方向の長さ）よりも長くなる。
【００３４】
そして、図５に表したように、前記加工された第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間に所定密度の層５８１を埋め込む。  
この工程が、図１に例示したステップＳ５３０に相当する。
【００３５】
この所定密度の層５８１は、例えば、ボイド５８５を有する。  
所定密度の層５８１の形成方法は例えば以下である。加工された第１電極膜１１０ｆ及び第１記憶部膜１３０ｆの少なくとも側壁を親水化する親水化処理を行い、第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間に、所定密度の層５８１となる疎水性の所定密度の層溶液を塗布し、加熱することで、第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間に所定密度の層５８１を埋め込む。
【００３６】
本具体例では、加工した第１電極膜１１０ｆ及び第１記憶部膜１３０ｆの側壁及び上面に、例えばＡＬＤ（Atomic Layer Deposition）により例えばＳｉＯｘからなるライナー膜（薄膜）を形成した後、ライナー膜の表面を親水化する親水化処理を行う。
【００３７】
この親水化処理には、コリンと過酸化水素水との混合溶液処理、及び、温水処理の少なくともいずれかを用いることができる。なお、コリンと過酸化水素水との混合溶液としては、例えば、コリン１〜１０％と、過酸化水素水１〜１０％と、を含む水溶液を用いることができる。温水処理としては、例えば７０℃〜８５℃程度の温水を用いることができる。
【００３８】
そして、この後、少なくとも側面が親水化処理された第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間に、所定密度の層５８１となる所定密度の層溶液を塗布する。所定密度の層溶液としては、例えば疎水性のポリシラザンの溶液を用いることができる。そして、このポリシラザンを、例えば４００℃以上で加熱することで、酸化シリコンが生成される。この酸化シリコンが、所定密度の層５８１となる。
【００３９】
この時、図１１に表したように、所定密度の層５８１にはボイド５８５が形成される。このボイド５８５は、例えば、親水化処理が行われた第１電極膜１１０ｆ及び第１記憶部膜１３０ｆの側壁に疎水性の所定密度の層溶液を塗布し、この状態で加熱して焼成することにより、親水化表面と疎水性の所定密度の層溶液との界面における表面と溶液の相互作用によって形成されるものと考えられる。本実施形態においては、所定密度の層５８１に例えばボイド５８５が生成されれば良いので、上記のライナー膜の形成及び親水化処理は必要に応じて実施すればよく、省略しても良い。
【００４０】
その後、図６に表したように、第１電極膜１１０ｆ、第１記憶部膜１３０ｆ及び所定密度の層５８１の上に、第２電極１４０となる第２電極膜１４０ｆを形成する。  
この工程が、図１に例示したステップＳ５４０に相当する。
【００４１】
そして、図７に表したように、フォトリソグラフィによって第２電極１４０の形状に加工されたマスク層１５０を形成する。  
この工程が、図１に例示したステップＳ５５０に相当する。
【００４２】
このマスク層１５０には、所定密度の層５８１よりも密度が高い膜が用いられる。すなわち、例えば、所定密度の層５８１としてボイド５８５を有するシリコン酸化膜を用いた場合には、マスク層１５０には、ボイドを有していない緻密な、例えば酸化シリコン膜が用いられる。
【００４３】
そして、マスク層１５０をマスクとして、第２電極膜１４０ｆを第２方向に延在する帯状に加工する。この加工には、例えばＲＩＥが用いられる。  
この工程が、図１に例示したステップＳ５６０に相当する。
【００４４】
そして、図８に表したように、マスク層１５０をマスクとして、第１記憶部膜１３０ｆの所定密度の層５８１から露出した部分を、柱状に加工する。この柱状とは、第１方向（Ｘ軸方向）に沿った側壁と、第２方向（Ｙ軸方向）に沿った側壁とを有する形状である。
この工程が、図１に例示したステップＳ５７０に相当する。
【００４５】
すなわち、既に説明したステップＳ５２０において、第１記憶部膜１３０ｆが、第１方向（Ｘ軸方向）に沿った側壁を有する帯状に加工されているので、ステップＳ５７０では、第１記憶部膜１３０ｆが、第２方向（Ｙ軸方向）に沿った側壁を有するように加工することで、柱状に加工する。
【００４６】
なお、本具体例では、第１記憶部膜１３０ｆの第２方向に沿った側壁もテーパを有する形状となる場合を例示している。
【００４７】
この時、図８（ｃ）に例示したように、図２（ｂ）のＣ−Ｃ’線断面においては、第１記憶部膜１３０ｆがテーパ形状を有しており、その部分において第１記憶部膜１３０ｆは所定密度の層５８１に覆われているので、第１記憶部膜１３０ｆが所定密度の層５８１に覆われている部分は、エッチングされずに残る。
【００４８】
そして、図９に表したように、所定密度の層５８１を除去して、所定密度の層５８１に覆われていた第１記憶部膜１３０ｆを露出させる。  
この工程が、図１に例示したステップＳ５７１に相当する。
【００４９】
所定密度の層５８１としてボイド５８５を有する酸化シリコンを用いた場合には、希フッ酸による処理によって所定密度の層５８１を除去できる。希フッ酸としては、例えば、３％のフッ酸を用い、例えば１２０秒程度の処理を行うことで、所定密度の層５８１を除去できる。
【００５０】
この時、所定密度の層５８１として、マスク層１５０（例えば緻密な酸化シリコン）よりも密度が低いボイド５８５を有する酸化シリコンを用いているので、マスク層１５０に実質的に損傷を与えることなく、所定密度の層５８１を除去できる。
【００５１】
そして、図１０に表したように、露出した第１記憶部膜１３０ｆを除去する。  
この工程が、図１に例示したステップＳ５７２に相当する。
【００５２】
そして、この後、例えば、マスク層１５０を除去し、その後、第１電極膜１１０ｆ、第１記憶部膜１３０ｆ及び第２電極膜１４０ｆどうしの間に、層間絶縁膜５８０の少なくとも一部となる酸化シリコンを、例えばＣＶＤやＳＯＧ（Spin On Glass）等の手法によって埋め込んで、図２及び図３に例示した不揮発性記憶装置５０が形成できる。
【００５３】
この時、ステップＳ５７１においては、テーパ形状を有する第１記憶層膜１３０ｄの上を覆っている所定密度の層５８１の部分を除去すれば良く、所定密度の層５８１の全てを除去する必要はない。このため、例えば、第２電極膜１４０ｆの下側（基板１０５の側）の部分に、所定密度の層５８１を残存させても良い。この時は、層間絶縁膜５８０は所定密度の層５８１を含む。すなわち、層間絶縁膜５８０は、ボイド５８５を有する。
【００５４】
（比較例）
図１２は、比較例の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。  
図１３は、図１２に続く工程順模式的断面図である。  
図１４は、図１３に続く工程順模式的断面図である。  
なお、図１２は、本実施形態に係る図７に対比される図であり、図１３は、本実施形態に係る図８に対比される図であり、図１４は、本実施形態に係る図９に対比される図である。
【００５５】
図１２に表したように、比較例の不揮発性記憶装置の製造方法においては、基板１０５の上に第１電極膜１１０ｆ及び第１記憶部膜１３０ｆを積層し（ステップＳ５１０）、第１電極膜１１０ｆと第１記憶部膜１３０ｆとを第１方向に延在する帯状に加工し（ステップＳ５２０）、その後、第１電極膜１１０ｆ及び第１記憶部膜１３０ｆのそれぞれの間に、酸化シリコンからなる層間絶縁膜１９０を埋め込む。
【００５６】
そして、第２電極１４０となる第２電極膜１４０ｆを形成し（ステップＳ５４０）、マスク層１５０を形成し（ステップＳ５５０）、このマスク層１５０をマスクとして第２電極膜１４０ｆを第２方向に延在する帯状に加工する（ステップＳ５６０）。このマスク層１５０にも層間絶縁膜１９０と同じ酸化シリコンが用いられる。
【００５７】
すなわち、本実施形態に係る製造方法においては、ステップＳ５３０においては、マスク層１５０（例えば酸化シリコン）よりも密度が低い所定密度の層５８１（例えば、ボイド５８５を有する酸化シリコン）が、第１電極膜１１０ｆ及び第１記憶部膜１３０ｆのそれぞれの間に埋め込まれたが、比較例の製造方法の場合には、マスク層１５０と密度が同じ層間絶縁膜１９０（例えば酸化シリコン）が用いられている。
【００５８】
そして、比較例の場合には、図１３に表したように、第１記憶部膜１３０ｆの層間絶縁膜１９０から露出した部分を柱状に加工し（ステップＳ５７１）、図１４に表したように、層間絶縁膜１９０を除去しようとした際に、層間絶縁膜１９０とマスク層１５０とでエッチングの選択比が取れないため、層間絶縁膜１９０の除去のためのエッチングによって、マスク層１５０の膜厚が薄くなる。また、マスク層１５０の線幅が狭くなる。
【００５９】
すなわち、例えば、ドライエッチングで層間絶縁膜１９０（シリコン酸化膜）を除去しようとすると、マスク層１５０（シリコン酸化膜）の膜減り量が著しく、その後のドライエッチングのマスクとしては不十分となる。
【００６０】
一方、希フッ酸等の薬液を用いて層間絶縁膜１９０を除去しようとした場合には、等方的にエッチングされるため、マスク層１５０の横方向の後退によってマスク寸法が小さくなってしまう。また、配線端部にあるコンタクト用の引き出し線部分の下層のシリコン酸化膜も除去されるため、引き出し線部分の下方に支えとなるものがないため、薬液の乾燥時の表面張力等により倒壊する問題が発生する。
【００６１】
このように、比較例の場合には、層間絶縁膜１９０の除去工程においてマスク層１５０に損傷を与える。
【００６２】
そして、比較例の場合には、マスク層１５０の形状をある程度維持しようとすると、層間絶縁膜１９０の除去が不完全となる。
【００６３】
このため、図１４（ｃ）に表したように、残存する層間絶縁膜１９０に覆われた第１記憶部膜１３０ｆが、この後の工程で除去されずに残ってしまい、例えば第２電極１４０どうしのショートを発生させる原因となる。
【００６４】
これに対し、本実施形態に係る不揮発性記憶装置の製造方法においては、密度がマスク層１５０よりも低い所定密度の層５８１を用いることで、所定密度の層５８１の除去の際に、マスク層１５０に損傷を与えることが抑制され、マスク層１５０から露出した領域において第１記憶部膜１３０ｆを覆っている所定密度の層５８１を実質的に完全に除去できる。これにより、第１記憶部膜１３０ｆがテーパ状に加工され、第１記憶部膜１３０ｆのテーパ部分が所定密度の層５８１に覆われた構成の場合においても、所定密度の層５８１を完全に除去して、第１記憶部膜１３０ｆを露出させ、所定密度の層５８１の影になって残存する第１記憶部膜１３０ｆを除去できる。
【００６５】
このように、本実施形態に係る不揮発性記憶装置の製造方法によれば、配線間の記憶部の加工不良を低減した高歩留まりの不揮発性記憶装置の製造方法が提供される。
【００６６】
なお、上記では、本実施形態の効果の説明を分かりやすくするために、第１記憶部膜１３０ｆがテーパ形状を有する場合として説明したが、第１記憶部膜１３０ｆの側壁が、Ｘ−Ｙ平面に対して実質的に垂直である場合においても、本実施形態に係る製造方法を用いると、加工プロセスのマージンが拡大でき、この場合にも、配線間の記憶部の加工不良を低減し、歩留まりを向上できる。
【００６７】
本実施形態に係る不揮発性記憶装置の製造方法において、マスク層１５０と所定密度の層５８１とで、マスク層１５０の方が所定密度の層５８１よりも密度が高ければ良い。
【００６８】
例えば、所定密度の層５８１にボイド５８５を有する酸化シリコンを用いた場合には、マスク層１５０には、ボイドを有さない緻密な酸化シリコン、窒化シリコン、酸窒化シリコン及び炭化シリコンよりなる群から選択された少なくともいずれかを用いることができる。
【００６９】
このように、本実施形態で製造される不揮発性記憶装置５０は、複数の第１電極１１０どうしのいずれかの間、複数の第２電極１４０どうしのいずれかの間、及び、複数の第１記憶部１３０どうしのいずれかの間、の少なくともいずれかに設けられ、ボイド５８５を有する層間絶縁膜５８０を有しており、これにより、配線間の記憶部の加工不良を低減し、高歩留まりの不揮発性記憶装置が提供できる。
【００７０】
（第２の実施の形態）
本発明の第２の実施の形態に係る不揮発性記憶装置の製造方法は、メモリセルアレイが複数層積層された不揮発性記憶装置に適用される。
【００７１】
図１５は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。  
図１６は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式図である。  
すなわち、図１６（ａ）は斜視図であり、図１６（ｂ）は平面図である。  
図１７は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式的断面図である。  
すなわち、図１７（ａ）は図１６（ｂ）のＡ−Ａ’断面図であり、図１７（ｂ）は図１６（ｂ）のＢ−Ｂ’断面図であり、図１７（ｃ）は図１６（ｂ）のＣ−Ｃ’断面図であり、図１７（ｄ）は図１６（ｂ）のＤ−Ｄ’断面図である。  
図１８は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。  
図１９は、図１８に続く工程順模式的断面図である。  
図１６及び図１７に表したように、第２の実施形態に係る製造方法によって製造される不揮発性記憶装置６０においては、メモリセルアレイがＺ軸方向に複数積層して設けられる。第１メモリセルアレイ１０１に関しては、第１の実施形態に関して説明したのと同様とすることができるので説明を省略する。
【００７２】
不揮発性記憶装置６０においては、第１メモリセルアレイ１０１の上に、第２メモリセルアレイ２０１がＺ軸方向に積層される。  
第２メモリセルアレイ２０１は、第２電極１４０と、第３電極２４０と、第２電極１４０と第３電極２４０との間に設けられた第２記憶部２３０と、を有する。第２メモリセルアレイ２０１における第２電極１４０は、第１メモリセルアレイ１０１における第２電極１４０と兼用されている。第２電極１４０は、例えばワード線であり、第３電極２４０は、例えばビット線である。
【００７３】
また、第２記憶部２３０は、第２記憶層２３２を有する。第２記憶層２３２は、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する層である。
【００７４】
第２記憶部２３０は、さらに、第２整流素子２３１を有することができる。本具体例では、第２整流素子２３１は、第２電極１４０と第２記憶層２３２との間に設けられているが、第２整流素子２３１は、第３電極２４０と第２記憶層２３２との間に設けられても良く、積層順は任意である。
【００７５】
第２記憶部２３０、第２記憶層２３２、第２整流素子２３１及び第３電極２４０には、第１記憶部１３０、第１記憶層１３２、第１整流素子１３１及び第１電極１１０（または第２電極１４０）に関して説明した構成及び材料を適用することができるので説明を省略する。
【００７６】
なお、図１７（ａ）〜（ｄ）に表したように、第２電極１４０と第３電極２４０との間に形成される第２メモリセル２３５の周りには、酸化シリコン等からなる２層目の層間絶縁膜６８０（絶縁膜）が埋め込まれている。
【００７７】
この２層目の層間絶縁膜６８０も、ボイド６８５を有することができる。すなわち、不揮発性記憶装置６０は、複数の第２電極２４０どうしのいずれかの間、複数の第３電極３４０どうしのいずれかの間、及び、複数の第２記憶部２３０どうしのいずれかの間、の少なくともいずれかに設けられ、ボイド６８５を有する２層目の層間絶縁膜６８０を有することができる。この２層目の層間絶縁膜６８０には例えば酸化シリコンを用いることができる。ただし、不揮発性記憶装置６０においては、１層目の層間絶縁膜５８０及び２層目の層間絶縁膜６８０の少なくともいずれかがボイドを有していても良い。
【００７８】
このような構成を有する不揮発性記憶装置６０の製造方法を、図１５、図１８及び図１９を参照しながら説明する。
【００７９】
まず、図１８に表したように、基板１０５の主面１０６の上に、第１電極１１０となる第１電極膜１１０ｆと、第１記憶部１３０となる第１記憶部膜１３０ｆと、を積層する（図１５に例示したステップＳ６１０）。そして、第１電極膜１１０ｆと第１記憶部膜１３０ｆとを第１方向に延在する帯状に加工する（ステップＳ６２０）。なお、この時、第１記憶部膜１３０ｆがテーパ状に加工されることがある。
【００８０】
そして、加工された第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間に所定密度の層５８１を埋め込む（ステップＳ６３０）。所定密度の層５８１として、例えば、ポリシラザンから形成され、ボイド５８５を有する酸化シリコンを用いる。
【００８１】
そして、第１記憶部膜１３０ｆ及び所定密度の層５８１の上に、第２電極１４０となる第２電極膜１４０ｆと、第２記憶部２３０となる第２記憶部膜２３０ｆと、を積層する（ステップＳ６４０）。第２記憶部膜２３０ｆは、例えば、第２整流素子２３１となる第２整流素子膜２３１ｆと、第２記憶層２３２となる第２記憶層膜２３２ｆと、を有する。
【００８２】
そして、第２記憶部膜２３０ｆの上に、所定密度の層５８１よりも密度が高いマスク層１５０を形成する（ステップＳ６５０）。マスク層１５０として、例えば、ボイドを有さない緻密な酸化シリコンを用いる。
【００８３】
そして、マスク層１５０をマスクとして、第２電極膜１４０ｆと第２記憶部膜２３０ｆとを第２方向に延在する帯状に加工する（ステップＳ６６０）。そして、マスク層１５０をマスクとして、第１記憶部膜１３０ｆの所定密度の層５８１から露出した部分を、第１方向に沿った側壁と第２方向に沿った側壁とを有する柱状に加工する（ステップＳ６７０）。
【００８４】
この時、図１８（ｃ）に例示したように、図１６（ｂ）のＣ−Ｃ’線断面においては、第１記憶部膜１３０ｆがテーパ形状を有しており、その部分において第１記憶部膜１３０ｆは所定密度の層５８１に覆われているので、第１記憶部膜１３０ｆが所定密度の層５８１に覆われている部分は、エッチングされずに残る。
【００８５】
そして、図１９に表したように、所定密度の層５８１を除去して、所定密度の層５８１に覆われていた第１記憶部膜１３０ｆを露出させる（ステップＳ６７１）。  
所定密度の層５８１としてボイド５８５を有する酸化シリコンを用いた場合には、例えば、希フッ酸による処理によって所定密度の層５８１が除去できる。
【００８６】
この時、所定密度の層５８１として、マスク層１５０（例えば酸化シリコン）よりも密度が低い、例えばボイド５８５を有する酸化シリコンが用いられているので、マスク層１５０に実質的に損傷を与えることなく、所定密度の層５８１を除去できる。
【００８７】
そして、露出した第１記憶部膜１３０ｆを除去する（ステップＳ６７２）。  
そして、この後、例えば、マスク層１５０を除去し、第１電極膜１１０ｆ、第１記憶部膜１３０ｆ及び第２電極膜１４０ｆどうしの間に、１層目の層間絶縁膜５８０となる酸化シリコンを例えばＣＶＤやＳＯＧ等の手法によって埋め込む。  
これにより、１層目のメモリセルアレイ１０１が形成できる。
【００８８】
この時、１層目の層間絶縁膜５８０は、例えば、基板１０５から第２電極１４０までの深さまで設け、それよりも上側には、例えばボイド６８５を有する２層目の所定密度の層を形成し、その後、第２記憶部膜２３０ｆと２層目の所定密度の層との上に、第３電極３４０となる第３電極膜を形成し、１層目のメモリセルアレイ１０１と同様にして、第３電極膜を加工し、第２記憶部膜２３０ｆを柱状に加工し、その後、第２層間絶縁膜２８０を埋め込んで、図１６及び図１７に例示した不揮発性記憶装置６０が製造できる。
【００８９】
このように、本実施形態に係る製造方法によって、メモリセルアレイが２層積層され、１層目と２層目とで、第２電極１４０が共有された不揮発性記憶装置６０が製造でき、この場合も、配線間の記憶部の加工不良を低減し、歩留まりを向上できる。
【００９０】
なお、上記では、メモリセルアレイが２層積層される場合について説明したが、メモリセルアレイが任意の数積層された不揮発性記憶装置に、本実施形態に係る不揮発性記憶装置の製造方法は応用できる。
【００９１】
図２０は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される別の不揮発性記憶装置の構成を例示する模式的斜視図である。  
図２０に表したように、本実施形態に係る製造方法によって製造される別の不揮発性記憶装置６１は、メモリセルアレイが４層積層されている。すなわち、不揮発性記憶装置６１は、第１〜第４メモリセルアレイ１０１、２０１、３０１及び４０１を有する。それぞれのメモリセルアレイの構成は、不揮発性記憶装置５０及び６０と同様である。
【００９２】
すなわち、第３メモリセルアレイ３０１は、第３電極２４０と、第４電極３４０と、第３電極２４０と第４電極３４０との間に設けられた第３記憶部３３０と、を有す。第３記憶部３３０は、第３記憶層３３２と第３整流素子層３３１とを有す。
【００９３】
第４メモリセルアレイ４０１は、第４電極３４０と、第５電極４４０と、第４電極３４０と第５電極４４０との間に設けられた第４記憶部４３０と、を有す。第４記憶部４３０は、第４記憶層４３２と第４整流素子層４３１とを有す。
【００９４】
第３電極２４０は、第２メモリセルアレイ２０１と第３メモリセルアレイ３０１とで共有されており、第４電極３４０は、第３メモリセルアレイ３０１と第４メモリセルアレイ４０１とで共有されている。
【００９５】
このように、３層以上のメモリセルアレイを有し、積層された互いのメモリセルアレイ間で電極を共有する不揮発性記憶装置も、第２の実施形態に係る不揮発性記憶装置の製造方法を応用することで製造できる。
【００９６】
なお、メモリセルアレイが積層され、積層された互いのメモリセルアレイ間で電極を共有しない不揮発性記憶装置の場合は、第１の実施形態に係る不揮発性記憶装置の製造方法を応用することで製造できる。
【００９７】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置を構成する基板、電極、記憶部、記憶層、整流素子、層間絶縁膜など各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【００９８】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００９９】
その他、本発明の実施の形態として上述した不揮発性記憶装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１００】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【０１０１】
５０、６０、６１  不揮発性記憶装置
１０１  第１メモリセルアレイ
１０５  基板
１０６  主面
１１０  第１電極
１１０ｆ  第１電極膜
１３０  第１記憶部
１３０ｆ  第１記憶部膜
１３１  第１整流素子
１３１ｆ  第１整流素子膜
１３２  第１記憶層
１３２ｆ  第１記憶層膜
１３５  第１メモリセル
１４０  第２電極
１４０ｆ  第２電極膜
１５０  マスク層
１９０  層間絶縁膜
２０１  第２メモリセルアレイ
２３０  第２記憶部
２３０ｆ  第２記憶部膜
２３１  第２整流素子
２３１ｆ  第２整流素子膜
２３２  第２記憶層
２３２ｆ  第２記憶層膜
２３５  第２メモリセル
２４０  第３電極
３０１  第３メモリセルアレイ
３３０  第３記憶部
３３１  第３整流素子
３３２  第３記憶層
３４０  第４電極
４０１  第４メモリセルアレイ
４３０  第４記憶部
４３１  第４整流素子
４３２  第４記憶層
４４０  第５電極
５８０  層間絶縁膜（絶縁膜）
５８１  所定密度の層
５８５  ボイド
６８０  層間絶縁膜（絶縁膜）
６８５  ボイド
【図１】
2010232228.tif 000003
【図２】
2010232228.tif 000004
【図３】
2010232228.tif 000005
【図４】
2010232228.tif 000006
【図５】
2010232228.tif 000007
【図６】
2010232228.tif 000008
【図７】
2010232228.tif 000009
【図８】
2010232228.tif 000010
【図９】
2010232228.tif 000011
【図１０】
2010232228.tif 000012
【図１１】
2010232228.tif 000013
【図１２】
2010232228.tif 000014
【図１３】
2010232228.tif 000015
【図１４】
2010232228.tif 000016
【図１５】
2010232228.tif 000017
【図１６】
2010232228.tif 000018
【図１７】
2010232228.tif 000019
【図１８】
2010232228.tif 000020
【図１９】
2010232228.tif 000021
【図２０】
2010232228.tif 000022