(57)【要約】【課題】高周波帯域用の半導体装置の小型化に伴う半導体装置の性能の低下を抑制することのできる技術を提供する。【解決手段】リードフレームのチップ搭載部４の表面およびリード４Ｓ，４Ｄ，４Ｇのワイヤ接合部の表面に、半導体チップの主面に形成された複数のパッド電極のそれぞれを構成する金属の硬度よりも高い硬度を有する金属（金メッキ膜）５が形成されており、リードフレームのチップ搭載部４の表面およびリード４Ｓ，４Ｄ，４Ｇのワイヤ接合部の表面が露出するように、リードフレームを樹脂で封止して、第１封止体６を形成する。そして、第１封止体６から露出するチップ搭載部４の表面およびリード４Ｓ，４Ｄ，４Ｇのワイヤ接合部の表面に、加圧された液体のみを噴射した後、チップ搭載部４の表面に半導体チップを搭載する。【選択図】図５
2010232243.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）リードフレームのチップ搭載部の表面、前記リードフレームの前記チップ搭載部と一体に形成された第１リードのワイヤ接合部の表面、前記リードフレームの前記チップ搭載部の隣に前記チップ搭載部から離れて形成された第２リードのワイヤ接合部の表面、および前記リードフレームの前記チップ搭載部の隣に前記チップ搭載部から離れて形成された第３リードのワイヤ接合部の表面がそれぞれ露出するように、前記リードフレームを樹脂で封止し、第１封止体を形成する工程；
（ｂ）前記第１封止体から露出する前記チップ搭載部の前記表面、前記第１リードの前記ワイヤ接合部の前記表面、前記第２リードの前記ワイヤ接合部の前記表面、および前記第３リードの前記ワイヤ接合部の前記表面に、加圧された液体のみを噴射する工程；
（ｃ）主面、および前記主面に形成された複数のパッド電極を有する半導体チップを、前記チップ搭載部の前記表面に搭載する工程、
ここで、
前記リードフレームの表面には、金を主成分とする金属が形成されており、
前記半導体チップの前記複数のパッド電極のそれぞれは、金を主成分とする金属で形成されており、
前記リードフレームに形成された前記金属の硬度は、前記半導体チップの前記複数のパッド電極のそれぞれを構成する前記金属の硬度よりも高い。
【請求項２】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）枠体と、前記枠体の内側に配置されたチップ搭載部と、前記チップ搭載部と前記枠体との間にそれぞれ位置し、前記チップ搭載部および前記枠体にそれぞれ繋がる複数の第１リードと、前記チップ搭載部の隣に前記チップ搭載部から離れて形成され、前記枠体と繋がる第２リードと、前記チップ搭載部の隣に前記チップ搭載部から離れて形成され、前記枠体と繋がる第３リードとを備え、前記チップ搭載部において前記第２リードの先端と対向する部分にへこみが形成され、前記チップ搭載部において前記第３リードの先端と対向する部分にへこみが形成されたリードフレームを準備する工程；
（ｂ）前記チップ搭載部の表面、前記第１リードのワイヤ接合部の表面、前記第２リードのワイヤ接合部の表面、および前記第３リードのワイヤ接合部の表面がそれぞれ露出するように、前記リードフレームを樹脂で封止し、第１封止体を形成する工程；
（ｃ）前記第１封止体から露出する前記チップ搭載部の前記表面、前記第１リードの前記ワイヤ接合部の前記表面、前記第２リードの前記ワイヤ接合部の前記表面、および前記第３リードの前記ワイヤ接合部の前記表面に、加圧された液体のみを噴射する工程；
（ｄ）主面、前記主面に形成された複数のパッド電極および前記主面と反対側の裏面を有する半導体チップを、前記裏面が前記チップ搭載部の前記表面と対向するように前記チップ搭載部の前記表面に搭載する工程；
（ｅ）前記半導体チップの前記複数のパッド電極と前記第２リードの前記ワイヤ接合部および前記第３リードの前記ワイヤ接合部とを、複数のワイヤを介してそれぞれ電気的に接続する工程；
（ｆ）前記半導体チップおよび前記複数のワイヤを覆うように、前記第１封止体上に第２封止体を配置し、接着剤を介して前記第２封止体を前記第１封止体に固定する工程；
（ｇ）前記第１リード、前記第２リードおよび前記第３リードのそれぞれの一部を切断し、前記リードフレームの前記枠体から前記第１リード、前記第２リードおよび前記第３リードを分離する工程、
ここで、
前記（ａ）工程において準備する前記リードフレームでは、前記チップ搭載部の前記表面、前記第１リードの前記ワイヤ接続部の前記表面、前記第２リードの前記ワイヤ接続部の前記表面、および前記第３リードの前記ワイヤ接続の前記表面には、金を主成分とする金属が形成されており、
前記半導体チップの前記複数のパッド電極のそれぞれは、金を主成分とする金属で形成されており、
前記リードフレームに形成された前記金属の硬度は、前記半導体チップの前記複数のパッド電極のそれぞれを構成する前記金属の硬度よりも高い。
【請求項３】
請求項２記載の半導体装置の製造方法において、前記複数のワイヤのそれぞれは金を主成分とする金属線であり、
前記リードフレームに形成された前記金属の硬度は、前記金属線の硬度よりも高いことを特徴とする半導体装置の製造方法。
【請求項４】
請求項２記載の半導体装置の製造方法において、前記リードフレームに形成された前記金属には、０．１％以上０．５％以下の濃度のコバルトが含まれていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項２記載の半導体装置の製造方法において、前記リードフレームに形成された前記金属に含まれる不純物の濃度は、前記半導体チップの前記複数のパッド電極のそれぞれを構成する前記金属に含まれる不純物の濃度よりも高いことを特徴とする半導体装置の製造方法。
【請求項６】
請求項２記載の半導体装置の製造方法において、前記リードフレームに形成された前記金属の厚さは、０．１μｍ以上であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項２記載の半導体装置の製造方法において、前記リードフレームに形成された前記金属のビッカース硬度は、１７０〜１８０ＨＶであることを特徴とする半導体装置の製造方法。
【請求項８】
請求項２記載の半導体装置の製造方法において、前記半導体チップの前記主面には、前記複数のパッド電極のそれぞれが露出するように、絶縁膜が形成されており、
前記絶縁膜は、窒化シリコン膜であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項２記載の半導体装置の製造方法において、前記リードフレームに形成された前記金属は、電解メッキ法により形成されることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項２記載の半導体装置の製造方法において、前記第１封止体および前記第２封止体は非導電性材料であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項２記載の半導体装置の製造方法において、前記第１封止体は、球体フィラーよりも多量の破砕フィラーを含んでいることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項２記載の半導体装置の製造方法において、前記第２封止体は樹脂またはセラミックであることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項２記載の半導体装置の製造方法において、前記第１封止体および前記第２封止体は、前記半導体チップおよび前記複数のワイヤと接触していないことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項２記載の半導体装置の製造方法において、前記第１封止体と前記第２封止体との接触面は傾斜していることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項２記載の半導体装置の製造方法において、前記半導体チップには、高周波帯域用トランジスタが形成されていることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、前記半導体チップの前記主面には、前記複数のパッド電極のそれぞれが露出するように、絶縁膜が形成されており、
前記複数のパッド電極は、前記第1リードと電気的に接続される第１パッド電極と、前記第２リードと電気的に接続される第２パッド電極と、前記第３リードと電気的に接続される第３パッド電極とを有しており、
前記第１パッド電極はソース用のパッド電極、前記第２パッド電極はドレイン用のパッド電極、前記第３パッド電極はゲート用のパッド電極であり、
前記第１パッド電極の前記絶縁膜から露出する表面の面積は、前記第２パッド電極の前記絶縁膜から露出する表面の面積および前記第３パッド電極の前記絶縁膜から露出する表面の面積よりも大きいことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、高周波帯域用の半導体装置のパッケージの製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば中空構造の樹脂モールドパッケージにおいて、金属リードとモールド部との境界面を非導電性膜により覆うことにより、半田付けの際、金属リードの熱膨張率とモールド部の熱膨張率との差に起因して境界面に隙間が発生しても、その隙間から樹脂モールドパッケージの内部に侵入する水分等を阻止できる技術が特開平１１−２７４３３９号公報（特許文献１）に開示されている。
【０００３】
また、半導体チップが載置固定された電極の半導体チップに対応する両側に凹形状の切欠部を形成し、これらの凹形状の切欠部に絶縁的に嵌入して、パッケージ側の所定電極をそれぞれ近接配置した半導体装置用パッケージが特開平１−２１６６０８号公報（特許文献２）に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２７４３３９号公報
【特許文献２】特開平１−２１６６０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願発明者は、高周波帯域用の半導体装置について検討している。高周波帯域用の半導体装置は、応力や寄生容量などの影響により性能が低下しやすいことから、前述した特許文献１および２に示すような、中空構造（パッケージを構成する封止樹脂がパッケージに搭載された半導体チップに接触しない構造）のパッケージが有効とされている。
【０００６】
また、前述した特許文献１および２では、半導体チップが搭載され、第１方向に延びる第１リードの両側であって、この第１リードに隣接し、第１方向と交差する第２方向に延びる第２リードの先端と対向する部分に凹部（へこみ、くびれ、凹形状の切欠部）を形成している。第１および第２リードをこのような形状とすることにより、半導体チップのパッド電極と第２リードとを電気的に接続するためのワイヤの長さを短くできることから、半導体装置の小型化を実現できるだけでなく、半導体装置の性能も向上させることができる。
【０００７】
しかしながら、このような高周波帯域用の半導体装置であっても、さらなる半導体装置の小型化により半導体装置の性能が低下することが、本願発明者の検討によって明らかとなった。
【０００８】
半導体チップが搭載される第１リードの両側に凹部を形成すると、半導体チップのパッド電極と第２リードとを電気的に接続するためのワイヤの長さを短くすることができる。しかし、その一方で、第１リードと第２リードとの距離が近づくことによる寄生容量の増加が懸念される。また、前述した特許文献１および２に示すような、半導体チップの周囲に空気の層を形成するための筐体（環状側壁）を、例えば樹脂で形成する場合は、この筐体を形成する工程により、樹脂バリ（樹脂の一部）が第１および第２リードの表面に付着することがある。第１および第２リードは、半導体装置内の半導体チップと半導体装置外の外部機器とを接続するための信号経路であるため、樹脂バリが第１または第２リードの表面に付着していると、第１リードと筐体または第２リードと筐体との間に生じる寄生容量が増加してしまう。このとき、第１リードと第２リードとの距離が近いと、寄生容量の増加による半導体装置の性能の低下が顕著に現れる。
【０００９】
本発明の目的は、高周波帯域用の半導体装置の小型化に伴う半導体装置の性能の低下を抑制することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
【００１２】
リードフレームのチップ搭載部の表面および複数のリードのそれぞれのワイヤ接合部の表面に、半導体チップの主面に形成された複数のパッド電極のそれぞれを構成する金属の硬度よりも高い硬度を有する金属を形成し、リードフレームのチップ搭載部の表面および複数のリードのそれぞれのワイヤ接合部の表面が露出するように、リードフレームを樹脂で封止して、第１封止体を形成する。そして、第１封止体から露出するチップ搭載部の表面および複数のリードのそれぞれのワイヤ接合部の表面に、加圧された液体のみを噴射した後、チップ搭載部の表面に半導体チップを搭載する。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
高周波帯域用の半導体装置の小型化に伴う半導体装置の性能の低下を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態による半導体装置の製造方法の全体工程の流れを説明する工程図である。
【図２】本発明の一実施の形態によるリードフレームの一例を示す外形平面図である。
【図３】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による単位フレームの要部平面図および要部断面図である。
【図４】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による単位フレームの要部平面図および要部断面図である。
【図５】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による単位フレームの要部平面図および要部断面図である。
【図６】本発明の一実施の形態による成形金型の要部断面図である。
【図７】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による単位フレームの要部平面図および要部断面図である。
【図８】（ａ）および（ｂ）は、それぞれ液体のみを用いたウォータ洗浄の模式図および固体を含んだ液体を用いたウォータ洗浄の模式図である。
【図９】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による単位フレームの要部平面図および要部断面図である。
【図１０】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による半導体チップの要部平面図および半導体チップに形成された半導体素子の要部断面図である。
【図１１】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による単位フレームの要部平面図および要部断面図である。
【図１２】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による単位フレームの要部平面図および要部断面図である。
【図１３】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による単位フレームの要部平面図および要部断面図である。
【図１４】（ａ）および（ｂ）は、それぞれ本発明の一実施の形態による実装基板に搭載した半導体装置の要部平面図および要部断面図である。
【発明を実施するための形態】
【００１６】
本実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１７】
また、本実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、本実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１９】
本発明の一実施の形態による高周波帯域用トランジスタが形成された半導体チップを搭載する半導体装置の製造方法の一例を図１〜図１４を用いて工程順に説明する。図１は半導体装置の製造方法の全体工程の流れを説明する工程図、図２はリードフレームの一例を示す外形平面図、図３、図４、図５（ａ）および（ｂ）はそれぞれ各工程におけるリードフレームを構成する単位フレームの要部平面図および同図（ａ）のＡ−Ａ′線における要部断面図、図６は成形金型の要部断面図、図７（ａ）および（ｂ）はそれぞれリードフレームを構成する単位フレームの要部平面図および同図（ａ）のＡ−Ａ′線における要部断面図、図８（ａ）および（ｂ）はそれぞれ液体のみを用いたウォータ洗浄の模式図および固体を含んだ液体を用いたウォータ洗浄の模式図、図９（ａ）および（ｂ）はそれぞれリードフレームを構成する単位フレームの要部平面図および同図（ａ）のＡ−Ａ′線における要部断面図、図１０（ａ）および（ｂ）はそれぞれ半導体チップの要部平面図および半導体チップに形成された半導体素子の要部断面図、図１１、図１２、図１３（ａ）および（ｂ）はそれぞれ各工程におけるリードフレームを構成する単位フレームの要部平面図および同図（ａ）のＡ−Ａ′線における要部断面図、図１４（ａ）および（ｂ）はそれぞれ実装基板に搭載した半導体装置の要部平面図および要部断面図である。
【００２０】
まず、半導体チップを搭載するリードフレーム１を準備する（図１の銅フレーム工程Ｐ１）。ここでは、図２に示すように、半導体チップが搭載される領域（デバイス領域、単位フレーム）３が複数配置（本実施の形態では、マトリクス配置）された基板（多数個取り基板、ＭＡＰ基板）を用いており、以下、この多数個取り基板を用いて半導体装置を形成する場合について説明する。
【００２１】
リードフレーム１は、例えばフープラインで使用することを想定した基板である。リードフレーム１の外周部には、一の方向に並んで複数の位置決め用の貫通孔２が形成されている。この複数の位置決め用の貫通孔２が並ぶ第１方向（図２におけるｘ軸方向）を行とし、この列の方向と直交する第２方向（図２におけるｙ軸方向）を列とすると、図２に示すリードフレーム１は、半導体製品１つ分に該当する単位フレーム３が９行２列に配置された構成となっており、これら複数の単位フレーム３は枠体１ａによって繋がっている。リードフレーム１は、例えば銅からなり、その厚さは、例えば０．１５ｍｍ程度である。なお、リードフレーム１はこれに限定されるものではなく、例えばジョブショップラインで使用することを想定した多数個取り基板を用いることもできる。
【００２２】
図３に示すように、単位フレーム３は、枠体１ａの内側に配置されたチップ搭載部４と、このチップ搭載部４と枠体１ａとの間にそれぞれ位置し、チップ搭載部４および枠体１ａにそれぞれ繋がる複数の第１リード４Ｓと、このチップ搭載部４の隣に、このチップ搭載部４から離れて形成され、枠体１ａと繋がる第２リード４Ｄと、このチップ搭載部４の隣に、このチップ搭載部４から離れて形成され、枠体１ａと繋がる第３リード４Ｇとを備えている。
【００２３】
また、図３に示すように、チップ搭載部４において、第２リード４Ｄの先端と対向する部分と第３リード４Ｇの先端と対向する部分に、凹部（へこみ、くびれ、凹形状の切欠部）４ａが形成されている。ここで、リードの構造について詳細に説明すると、第２リード４Ｄおよび第３リード４Ｇのそれぞれは、平面形状が第１端部（先端）、およびこの第１端部とは反対側に位置し、枠体１ａと繋がる第２端部を有する長方形から成り、この第１端部がチップ搭載部４に形成された凹部４ａと対向するように、チップ搭載部４の隣に配置されている。なお、第３リード４Ｇは、チップ搭載部４を介して第２リード４Ｄと対向する位置に配置されており、第１リード４Ｓは、第２リード４Ｄと第３リード４Ｇとの間に配置されている。そして、チップ搭載部４は、第１リード４Ｓの幅よりも細い部分を有しており、この細い部分が、第２リード４Ｄと第３リード４Ｇとの間に位置している。
【００２４】
また、第１リード４Ｓは、後のダイ付け工程において半導体チップが搭載されるチップ搭載部４と一体に形成されており、図３におけるｙ軸方向に沿って延びている。一方、第２リード４Ｄおよび第３リード４Ｇのそれぞれは、図３において、このｙ軸方向と交差（直交）するｘ軸方向に沿って延びている。なお、本実施の形態では、第１リード４Ｓはソース用リードであり、半導体チップのソース用のパッド電極と電気的に接続される。また、第２リード４Ｄはドレイン用リードであり、半導体チップのドレイン用のパッド電極と電気的に接続される。そして、第３リード４Ｇはゲート用リードであり、半導体チップのゲート用のパッド電極と電気的に接続される。
【００２５】
単位フレーム３を構成するチップ搭載部４と、第１リード４Ｓ、第２リード４Ｄおよび第３リード４Ｇ（以下、第１リード４Ｓ、第２リード４Ｄおよび第３リード４Ｇを全て言うときには、単にリード４Ｓ，４Ｄ，４Ｇと記載する）とは、銅材をプレスで抜いて形成され、その後、リード４Ｓ，４Ｄ，４Ｇには折り曲げ加工が施されている。本実施の形態では、チップ搭載部４およびリード４Ｓ，４Ｄ，４Ｇの内装部分（ワイヤ接続部、第１封止体（筐体）の内側に位置する部分）が、リード４Ｓ，４Ｄ，４Ｇの外装部分（第１封止体（筐体）の外側に位置する部分）よりも高く加工されている。
【００２６】
また、前述したように、チップ搭載部４のｘ軸方向に沿った幅は、第１リード４Ｓのｘ軸方向に沿った幅よりも狭くなっている。すなわち、チップ搭載部４と第１リード４Ｓとを一体として見たときに、第２リード４Ｄの先端および第３リード４Ｇの先端と対向するチップ搭載部４に凹部（へこみ、くびれ、凹形状の切欠部）４ａが形成されている。このような形状とすることにより、単位フレーム３の面積が小さくできて、半導体装置の小型化を実現することができ、また、半導体チップのパッド電極と第２リード４Ｄまたは半導体チップのパッド電極と第３リード４Ｇとを電気的に接続するためのワイヤの長さを短くできることから、半導体装置の性能も向上させることができる。
【００２７】
次に、図４に示すように、チップ搭載部４およびリード４Ｓ，４Ｄ，４Ｇの表面に、例えば電解メッキ法により金属（金属膜、金メッキ膜）５を形成する（図１の硬質金メッキ工程Ｐ２）。本実施の形態では、後のケース成形工程においてチップ搭載部４に搭載される半導体チップとワイヤとを保護するためのエポキシ樹脂からなる第１封止体（筐体、パッケージ土台、ケース）が形成される。ここで、第１封止体の平面形状は、チップ搭載部４およびリード４Ｓ，４Ｄ，４Ｇのワイヤ接続部の表面をそれぞれ露出する孔（環状側壁）を有する四角形から成り、リード４Ｓ，４Ｄ，４Ｇのそれぞれの外装部分は、第１封止体の互いに異なる辺から突出されている。このため、第１封止体と接触する領域（リード４Ｓ，４Ｄ，４Ｇのワイヤ接続部とリード４Ｓ，４Ｄ，４Ｇの外装部分との境界領域、チップ搭載部４の裏面、およびリード４Ｓ，４Ｄ，４Ｇのワイヤ接続部の裏面）には、金メッキ膜５と封止樹脂との密着性の劣化を懸念して、金メッキ膜５を形成していない。しかし、金メッキ膜５と封止樹脂との密着性が得られる場合には、第１封止体と接触する領域に金メッキ膜５を形成してもよい。
【００２８】
本実施の形態では、チップ搭載部４にも金メッキ膜５を形成したが、これにより、チップ搭載部４を構成する銅の酸化または腐食を防止することができる。また、リード４Ｓ，４Ｄ，４Ｇの外装部分にも金メッキ膜５を形成したが、これにより、リード４Ｓ，４Ｄ，４Ｇを構成する銅の酸化または腐食を防止することができ、さらに半導体装置を実装基板に接続する際の半田の濡れ性を確保することができる。
【００２９】
ところで、一般に使用される金メッキ膜の純度は、例えば９９．９５〜９９．９９％であり、金メッキ膜に含まれる不純物の濃度は低い。金メッキ膜が含有する不純物の濃度を下げることにより、リードの電気抵抗が下がるので半導体装置の性能が向上し、また、金メッキ膜が柔らかくなるのでワイヤとリードの表面に形成された金メッキ膜との接合が強くなり、半導体装置の信頼性が向上する。このような不純物濃度が０．１％よりも低い金メッキ膜は軟質であり、そのビッカース硬度は、例えば５０〜７０ＨＶである。
【００３０】
本実施の形態による金メッキ膜５は、コバルト、ニッケルなどの不純物を含んでおり、その不純物を添加することにより、金メッキ膜５の硬度を高くしている。例えば金メッキ膜５の硬度が、ワイヤを構成する金（金属線）の硬度よりも高く、また半導体チップのパッド電極を構成する金（金属）の硬度よりも高くなるように、不純物の濃度は設定されている。しかし、不純物が多く添加されると、金メッキ膜５の電気抵抗が上がり、また、ワイヤとリード４Ｓ，４Ｄ，４Ｇの表面に形成された金メッキ膜５との接合が弱くなる。このため、金メッキ膜５が含有する不純物の濃度は、例えば０．１％以上０．５％以下としている。このような不純物濃度が０．１％以上０．５％以下の金メッキ膜５は硬質であり、そのビッカース硬度は、例えば１７０〜１８０ＨＶである。
【００３１】
また、金メッキ膜５には、一定以上の厚さが必要とされる。これは、後のバリ取り工程またはワイヤボンディング工程において、以下に説明するような不具合が生じるためである。例えばバリ取り工程では、金メッキ膜５の表面を洗浄する際に金メッキ膜５が削られて薄くなる。または、ワイヤボンディング工程では、熱を加えた際に金メッキ膜５を構成する金が銅からなるリード４Ｓ，４Ｄ，４Ｇに拡散して、金メッキ膜５が薄くなる。そこで、金メッキ膜５は、例えば半導体チップのパッド電極の厚さよりも厚く形成され、その厚さは、例えば０．１μｍ以上に設定される。代表的な金メッキ膜５の厚さは０．２μｍである。
【００３２】
なお、本実施の形態では、電解メッキ法を用いて金メッキ膜５を形成したが、これに限定されるものではなく、例えば無電解メッキ法により金メッキ膜５を形成してもよい。しかし、電解メッキ法の電解効率が無電解メッキ法の電解効率よりも高いことから、半導体装置の量産等を考慮すると、電解メッキ法の方が好ましい。
【００３３】
次に、図５に示すように、リード４Ｓ，４Ｄ，４Ｇのワイヤ接続部とリード４Ｓ，４Ｄ，４Ｇの外装部分との境界領域の表裏面、チップ搭載部４の裏面（半導体チップが搭載される側の面（表面）とは反対側の面）、およびリード４Ｓ，４Ｄ，４Ｇのワイヤ接続部の裏面（ワイヤが接続される側の面（表面）とは反対側の面）を封止する第１封止体（筐体、パッケージ土台、ケース）６を形成する（図１のケース成形工程Ｐ３）。第１封止体６は樹脂、例えばエポキシ樹脂、シリコーン樹脂等からなる。第１封止体６は、チップ搭載部４の表面、リード４Ｓ，４Ｄ，４Ｇのワイヤ接続部の表面、および実装基板に接続するリード４Ｓ，４Ｄ，４Ｇの外装部分には形成されない。すなわち、チップ搭載部４の表面に形成された金属メッキ膜５、リード４Ｓ，４Ｄ，４Ｇのワイヤ接続部の表面に形成された金属メッキ膜５、および実装基板に接続するリード４Ｓ，４Ｄ，４Ｇの外装部分の表面および裏面に形成された金メッキ膜５が露出するように、第１封止体６は形成されている。
【００３４】
第１封止体６は、例えば樹脂を用いた低圧トランスファ成形法により形成される。低圧トランスファ成形法に用いられる樹脂には、樹脂自体の機械的、熱的特性を向上させるため、あるいは半導体チップに直接樹脂を接触させて封止する場合では、半導体チップと樹脂との間の熱膨張係数の差によって生じる成形応力を緩和させるため、シリカやアルミナなどの無機絶縁性粉末がフィラーとして添加されている。
【００３５】
ここで、フィラーには、主として破砕フィラーと球体フィラーとがある。破砕フィラーは、材料を砕いたままのフィラーであり、破砕フィラーには角があるため、破砕フィラーを含有する樹脂の表面には凹凸が生じやすい。球体フィラーは、砕いた材料を溶融して丸く加工した球形のフィラーであり、球体フィラーを含有する樹脂の表面は、破砕フィラーを含有する樹脂の表面よりは滑らかとなる。しかし、樹脂には、破砕フィラーが１００％あるいは球体フィラーが１００％含有されているわけではなく、破砕フィラーと球体フィラーとの両者が含まれている。
【００３６】
本実施の形態では、破砕フィラーが球体フィラーに比べて安価であることから、球体フィラーの含有量に比べて破砕フィラーの含有量が多い樹脂を用いている。破砕フィラーの含有量が多い樹脂を用いることによって、半導体装置の製品コストを低減することができる。
【００３７】
第１封止体６は、例えば図６に示す上金型（第１金型）７Ｕと下金型（第２金型）７Ｄとを備える成形金型７を用いた樹脂モールド成型により形成される。まず、リードフレーム１を上金型７Ｕおよび下金型７Ｄからなる成形金型７にセットする。このとき、リードフレーム１のチップ搭載部４の表面と、図示はしないが、リード４Ｓ，４Ｄ，４Ｇのそれぞれのワイヤ接合部の表面が上金型７Ｕの表面（キャビティ面）と接触するように、リードフレーム１は上金型７Ｕと下金型７Ｄでクランプされる。続いて、溶融した樹脂６ａ、例えばエポキシ樹脂またはシリコーン樹脂等を送圧して成形金型７に流し込む。続いて、例えば１５０℃程度の温度によって上記樹脂６ａの熱硬化を行うことにより、第１封止体６は形成される。
【００３８】
このような樹脂モールド成型においては、その成形過程において、樹脂の一部がバリ（burr）となって第１封止体６の各所（リードフレーム１において、上金型７Ｕの表面と接触している部分も含む）に付着することがある。この余分な樹脂バリ６ｂは、半導体装置の性能の劣化や半導体装置の歩留まり低下を引き起こすため、後のバリ取り工程において取り除かれる。
【００３９】
例えば前述の図５に示すように、チップ搭載部４の裏面およびリード４Ｓ，４Ｄ，４Ｇの裏面だけでなく、チップ搭載部４の表面、またはリード４Ｓ，４Ｄ，４Ｇの表面にも樹脂バリ６ｂが接触すると、半導体装置内の半導体チップと半導体装置外の外部機器とを接続するための信号経路であるリード４Ｓ，４Ｄ，４Ｇに生じる寄生容量がさらに増加する。これは、樹脂バリ６ｂの誘電率（例えばエポキシ樹脂の比誘電率：２．５〜６）が空気の比誘電率（１．０）よりも高いためである。信号経路であるリードに生じる寄生容量が増加すると、半導体装置の性能が低下するため、特に高周波帯域を扱うような半導体装置の構造としては、半導体チップ、複数のワイヤ、リードフレーム１のチップ搭載部４の表面、およびリード４Ｓ，４Ｄ，４Ｇのワイヤ接合部の表面が第１封止体６を構成する樹脂と接触していない中空構造とすることが好ましい。そのため、図５に示すように、第１封止体６の内側に付着した余分な樹脂バリ６ｂは、除去する必要がある。
【００４０】
次に、図７に示すように、余分な樹脂バリ６ｂを取り除く（図１のバリ取り工程Ｐ４）。樹脂バリ６ｂの除去には、図８（ａ）に示すウォータ洗浄を採用する。このウォータ洗浄は、ノズル８から液体９、例えば水を、例えば１００〜２５０ｋｇｆ／ｃｍ２の圧力で噴射して、リードフレーム１の表面に付着した樹脂バリ６ｂを除去する洗浄方法である。本実施の形態では、液体９のみをリードフレーム１に噴射しており、液体９には、例えば研磨剤（例えばビーズ）などの固体は含まれていない。
【００４１】
ところで、軟質の金メッキ膜が形成されたリードフレーム１から余分な樹脂バリ６ｂを取り除く場合は、図８（ｂ）に示すウォータ洗浄を採用する。このウォータ洗浄は、研磨剤などの固体１３を混ぜた液体９を、例えば１００〜２５０ｋｇｆ／ｃｍ２の圧力で噴射する洗浄方法である。これは、軟質の金メッキ膜と樹脂バリ６ｂとの密着力が強く、液体９のみのウォータ洗浄では樹脂バリ６ｂを完全に取り除くことができない。そこで、液体９に固体１３を混入させて、樹脂バリ６ｂに固体１３を当てることにより、樹脂バリ６ｂを取り除いている。
【００４２】
しかし、固体１３を含む液体９を用いたウォータ洗浄を行うと、軟質の金メッキ膜の表面が荒れて、その表面に凹凸が出来てしまう。軟質の金メッキ膜の表面に凹凸ができると、表皮効果によってリードを流れる電流（信号）に雑音がのり、ノイズ・フィギュア（雑音指数）が大きくなって、半導体装置の性能を劣化させてしまう。本実施の形態において例示する高周波帯域用トランジスタでは、周波数が１０ＧＨｚ以上、例えば１２ＧＨｚと高いため、信号損失が顕著に現れてしまう。
【００４３】
先にケース成型およびバリ取りを行い、その後、リードフレーム１に軟質の金メッキ膜を形成することによって、軟質の金メッキ膜の表面の荒れを防ぐことはできる。しかし、リードフレーム１は銅を主成分としているため、固体１３を含む液体９を用いたウォータ洗浄を行うと、軟質の金メッキ膜と同様に、リードフレーム１の表面は荒れて、その表面には凹凸が出来てしまう。リードフレーム１の表面に形成された凹凸にならって軟質の金メッキ膜は形成されるため、軟質の金メッキ膜の表面にも凹凸が現れる。また、固体１３を含まない液体９のみを用いたウォータ洗浄を行うと、リードフレーム１の主成分である銅と樹脂バリ６ｂとの接着力が強く、樹脂バリ６ｂを完全に取り除くことができない。
【００４４】
本実施の形態では、前述したように、リードフレーム１のメッキ材料に硬質の金属（金属膜、金メッキ膜）５を用いる。硬質の金メッキ膜５と樹脂バリ６ｂとの接着力は、軟質の金メッキ膜と樹脂バリ６ｂとの接着力よりも弱く、固体１３を含まない液体９のみを用いたウォータ洗浄でも、容易に硬質の金メッキ膜５から樹脂バリ６ｂを取り除くことができる。また、液体９に固体１３を含まないこと、さらに、金メッキ膜５が硬質であることから、ウォータ洗浄による金メッキ膜５の表面荒れが軽減されて、樹脂バリ６ｂを除去した後も、金メッキ膜５の表面を滑らかな状態に維持することができる。
【００４５】
これにより、第１封止体６を形成する際に樹脂バリ６ｂが付着しても、固体１３を含まない液体９のみを用いたウォータ洗浄によって、リード４Ｓ，４Ｄ，４Ｇの表面に形成された金メッキ膜５の表面を荒らすことなく、容易に樹脂バリ６ｂを取り除くことができる。
【００４６】
従って、第１封止体６を形成した際に第１封止体の内側に付着し、チップ搭載部４およびリード４Ｓ，４Ｄ，４Ｇに接触した樹脂バリ６ｂを除去することができるので、その樹脂バリ６ｂに起因する半導体装置の寄生容量の増加を防ぐことができる。また、個体１３を含まない液体９のみを用いたウォータ洗浄を採用することにより、金メッキ膜５の表面を滑らかな状態に維持することができるので、リード４Ｓ，４Ｄ，４Ｇを流れる電流（信号）にのる雑音を小さくできて、ノイズ・フィギアを小さくすることができる。これにより、本実施の形態において例示する高周波帯域用トランジスタの信号損失を防ぐことができる。
【００４７】
また、前述したように、半導体装置の製品コストを下げるために、第１封止体６を構成する樹脂には破砕フィラーの含有量が多い樹脂を用いている。そのため、破砕フィラーを多く含む樹脂の表面積は、球体フィラーを多く含む樹脂の表面積よりも大きくなり、破砕フィラーを多く含む樹脂からなる樹脂バリの付着による寄生容量は、球体フィラーを多く含む樹脂からなる樹脂バリの付着による寄生容量よりも増加する。しかし、本実施の形態では、樹脂バリ６ｂを確実に除去することができるので、破砕フィラーを多く含む樹脂を用いても問題はない。
【００４８】
次に、図９に示すように、半導体チップ１４の主面と反対側の裏面と、チップ搭載部４の表面（チップ搭載部４の表面には、リードフレーム１を構成する銅の酸化防止または腐食防止のための金メッキ膜５が形成されている）とを対向させて、チップ搭載部４の中央位置に半導体チップ１４を搭載する（図１のダイ付け工程Ｐ５）。半導体チップ１４の裏面とチップ搭載部４の表面との接合には、例えばペースト状の接着剤（例えばＡｇペースト）を用いた接合、Ａｕ／Ｓｎ共晶接合、またはフィルム状の接着剤（ＤＡＦ（Die Attach Film））を用いた接合などを用いる。銀ペーストを用いた場合は、例えば２００℃程度の温度で２分〜３分熱硬化させることにより、半導体チップ１４の裏面とチップ搭載部４の表面とを接合させることができる。
【００４９】
図１０（ａ）および（ｂ）に、それぞれ本実施の形態による半導体チップの要部平面図および半導体素子の要部断面図の一例を示す。
【００５０】
半導体チップ１４には高周波帯域用トランジスタ、例えばＧａＡｓ（ガリウムヒ素）などの化合物半導体を用いたＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）１５が形成されている。半絶縁性のＧａＡｓ基板１６上にＧａＡｓからなるｎ型の半導体層１７が形成されており、この半導体層１７の表面に、ゲート電極１８Ｇを挟んでソース電極１８Ｓとドレイン電極１８Ｄとが形成されている。各種電極（ソース電極１８Ｓ、ドレイン電極１８Ｄおよびゲート電極１８Ｇ）が形成されていない半導体層１７の表面には、絶縁膜２２が形成されている。各種電極（ソース電極１８Ｓ、ドレイン電極１８Ｄおよびゲート電極１８Ｇ）は、例えば金を主成分とする金属（金メッキ膜５よりも軟質の金属）であり、絶縁膜は、例えば窒化シリコン膜である。ドレイン電極１８Ｄおよびソース電極１８Ｓはオーミック接触、ゲート電極１８Ｇはショットキー接触であり、ゲート電極１８Ｇに加わる電圧を調整して空乏層１７ａの幅を変えることにより、動作電流を制御することができる。
【００５１】
半導体チップ１４は、例えば以下に説明する製造方法により形成することができる。まず、例えばＧａＡｓ基板（この段階では半導体ウエハと称する平面略円形状の半導体の薄板）１６を用意する。続いて、エピタキシャル成長法により、ＧａＡｓ基板１６の表面にＧａＡｓからなるｎ型の半導体層１７を形成した後、半導体層１７の表面に、例えばＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜からなる絶縁膜２２を形成する。続いて、各種電極（ソース電極１８Ｓ、ドレイン電極１８Ｄおよびゲート電極１８Ｇ）が形成される領域の絶縁膜２２を除去した後、ＧａＡｓ基板１６の主面上に金を主成分とする金属（金属膜）を形成する。続いて、金属（金属膜）を加工することにより、各種電極（ソース電極１８Ｓ、ドレイン電極１８Ｄおよびゲート電極１８Ｇ）を形成する。その後、ＧａＡｓ基板１６の裏面を研削して、ＧａＡｓ基板１６の厚さを所定の厚さまで薄くした後、ＧａＡｓ基板１６をスクライブラインに沿って縦、横に切断して、１個１個の半導体チップ１４に切り分ける。
【００５２】
図１０（ａ）に示すように、半導体チップ１４の主面に形成され、絶縁膜２２から露出する第１パッド電極（ソース用パッド電極）１９Ｓの表面の面積は、第２パッド電極（ドレイン用パッド電極）１９Ｄの絶縁膜２２から露出する表面の面積および第３パッド電極（ゲート用パッド電極）１９Ｇの絶縁膜２２から露出する表面の面積よりも大きく形成されている。これにより、ＭＥＳＦＥＴ１５の性能（性能Ｇａｓ（利得）、Ｇａｉｎ（利得））を向上させることができる。また、図１０（ｂ）に示すように、半導体チップ１４の主面には、各種パッド電極を露出させて半導体チップ１４の主面全体を覆う表面保護膜を形成していない。従来のＭＥＳＦＥＴを搭載した半導体チップ１４では、半導体チップ１４の主面に表面保護膜が形成されており、表面保護膜によって回路部を保護している。しかし、表面保護膜を形成することにより、雑音指数が悪化するという問題が生じる。そこで、本実施の形態による半導体チップ１４では、雑音指数の悪化を抑制するために、表面保護膜は形成していない。
【００５３】
本実施の形態では、高周波帯域用トランジスタとしてＭＥＳＦＥＴ１５を例示したが、これに限定されるものではなく、例えばＧａＡｓ基板を用いたＨＥＭＴ（High Electron Mobility Transistor）またはＨＢＴ（Hetro-junction Bipolar Transistor）、あるいはＳｉ基板を用いたＢＪＴ（Bipolar Junction Transistor）またはＪＦＥＴ（Junction Field Effect Transistor）などを用いることもできる。
【００５４】
次に、図１１に示すように、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法により、半導体チップ１４の主面に形成された第１パッド電極１９Ｓと第１リード４Ｓ、半導体チップ１４の主面に形成された第２パッド電極１９Ｄと第２リード４Ｄ、および半導体チップ１４の主面に形成された第３パッド電極１９Ｇと第３リード４Ｇとをそれぞれワイヤ２０で電気的に接続する（図１のワイヤボンディング工程Ｐ６）。熱圧着の温度は、例えば１５０℃である。また、ワイヤ２０は、例えば１５〜２０μｍφの金を主成分とする金属（金メッキ膜５よりも軟質の金属線）である。
【００５５】
次に、図１２に示すように、第１封止体６の上部に第２封止体（キャップ）２１を取り付けて、第１封止体６および第２封止体２１からなるパッケージを形成する（図１のキャップ付け工程Ｐ７）。第１封止体６と第２封止体２１とによって空間を形成し、この空間に、半導体チップ１４およびワイヤ２０を閉じ込める。これにより、単位フレーム３のチップ搭載部４およびリード４Ｓ，４Ｄ，４Ｇのワイヤ接続部の表面、半導体チップ１４の主面およびワイヤ２０は、空間内の空気で覆われているので（樹脂は接触していない）、単位フレーム３のチップ搭載部４およびリード４Ｓ，４Ｄ，４Ｇのワイヤ接続部、半導体チップ１４およびワイヤ２０の寄生容量を小さくすることができる。
【００５６】
第２封止体２１は樹脂、例えばエポキシ樹脂またはシリコーン樹脂、あるいはセラミックからなり、第１封止体６と第２封止体２１との接合には、接着剤（例えば、フィラーを含有する熱硬化性のエポキシ樹脂）を用いる。このような接着剤を用いた場合は、樹脂同士の接着であることから、例えば１５０℃程度の温度で１０分程度の熱硬化により、容易に、かつ、確実に第１封止体６と第２封止体２１とを接合させることができる。
【００５７】
また、第１封止体６と第２封止体２１との接着面は、外周よりも内周が低くなるように傾斜している。第１封止体６と第２封止体２１との接着面を傾斜させることにより、接着面積が大きくなるので、第１封止体６と第２封止体２１との接着力を強くすることができる。また、第１封止体６と第２封止体２１との接着面につたわって、第１封止体６と第２封止体２１とから形成された空間へ外部から水分が侵入しても、第１封止体６と第２封止体２１との接着面を傾斜させることにより、水分の侵入経路が長くなるので、第１封止体６と第２封止体２１とから形成された空間への水分の侵入を防ぐことができる。
【００５８】
次に、図１３に示すように、単位フレーム３のリード４Ｓ，４Ｄ，４Ｇのそれぞれの一部（外装部分であり、枠体１ａと繋がる第２端部）を切断して、リードフレーム１の枠体１ａから単位フレーム３を切り離すことにより、ＱＦＮ（Quad Flat Non-leaded Package：リードがパッケージの４側面から取り出され、かつパッケージの内側でガルウイング型に屈曲成形されたパッケージ）構造の半導体装置が完成する（図１のリードカット工程Ｐ８）。
【００５９】
次に、外観検査において外観不良と判断された半導体装置を取り除く（図１の選別工程Ｐ９）。その後、図１４に示すように、実装基板２３を準備し、半導体装置が接続される基板側端子２４上に半田ペーストを印刷した後、半導体装置のリード４Ｓ，４Ｄ，４Ｇのそれぞれの外装部分を所定の基板側端子２４上に配置する。続いて、リフロー処理および洗浄を行い半田を溶かすことによって、半導体装置のリード４Ｓ，４Ｄ，４Ｇのそれぞれの外装部分と所定の基板側端子２４とを半田接続する（図１の実装工程Ｐ１０）。半田ペーストに代えて金属フレーク入りの接続剤ペーストを用いることもできる。
【００６０】
このように、本実施の形態によれば、リード４Ｓ，４Ｄ，４Ｇの表面に、コバルト、ニッケルなどの不純物（不純物の濃度は０．１％以上０．５％以下）を含む硬質の金メッキ膜５を形成することにより、金メッキ膜５を形成した後に樹脂からなる第１封止体６を形成し、第１封止体６の内側に樹脂バリ６ｂが付着しても、個体１３を含まない液体９のみを用いたウォータ洗浄によって、金メッキ膜５の表面を荒らすことなく容易に樹脂バリ６ｂを取り除くことができる。
【００６１】
従って、チップ搭載部４およびリード４Ｓ，４Ｄ，４Ｇに接触した樹脂バリ６ｂを除去することができるので、その樹脂バリ６ｂに起因する半導体装置の寄生容量の増加を防ぐことができる。また、個体１３を含まない液体９のみを用いたウォータ洗浄を採用することにより、金メッキ膜５の表面を滑らかな状態に維持することができるので、リード４Ｓ，４Ｄ，４Ｇを流れる電流（信号）にのる雑音を小さくできて、ノイズ・フィギアを小さくすることができる。これにより、高周波帯域用トランジスタの信号損失を防ぐことができる。これらの効果から、半導体装置を小型化しても、寄生容量の増加を防ぐことができ、また信号損失を防ぐことができるので、高周波帯域用トランジスタの性能の低下を抑制することができる。
【００６２】
また、金メッキ膜５を形成した後に第１封止体６を形成する本実施の形態による製造方法（先メッキ法）は、第１封止体６を形成した後に金メッキ膜５を形成する製造方法（後メッキ法）と比較しても、製造工程数の増加はなく、製造コストを増加させることはない。
【００６３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６４】
例えば、本実施の形態で使用する基板が、半導体チップが搭載されるデバイス領域３が２列に亘って形成されているものについて説明したが、複数のデバイス領域３が１列に並んでいる基板を用いてもよい。
【産業上の利用可能性】
【００６５】
本発明は、高周波帯域用の半導体装置のパッケージの製造に適用することができる。
【符号の説明】
【００６６】
１  リードフレーム
１ａ  枠体
２  貫通孔
３  領域（デバイス領域、単位フレーム）
４  チップ搭載部
４ａ  凹部（へこみ、くびれ、凹形状の切欠部）
４Ｓ  第１リード（ソース用リード）
４Ｄ  第２リード（ドレイン用リード）
４Ｇ  第３リード（ゲート用リード）
５  金属（金属膜、金メッキ膜）
６  第１封止体（筐体、パッケージ土台、ケース）
６ａ  樹脂
６ｂ  樹脂バリ
７  成形金型
７Ｕ  上金型（第１金型）
７Ｄ  下金型（第２金型）
８  ノズル
９  液体
１３  固体
１４  半導体チップ
１５  ＭＥＳＦＥＴ
１６  ＧａＡｓ基板
１７  ｎ型の半導体層
１７ａ  空乏層
１８Ｓ  ソース電極
１８Ｄ  ドレイン電極
１８Ｇ  ゲート電極
１９Ｓ  第１パッド電極（ソース用パッド電極）
１９Ｄ  第２パッド電極（ドレイン用パッド電極）
１９Ｇ  第３パッド電極（ゲート用パッド電極）
２０  ワイヤ
２１  第２封止体（キャップ）
２２  絶縁膜
２３  実装基板
２４  基板側端子
【図１】
2010232243.tif 000003
【図２】
2010232243.tif 000004
【図３】
2010232243.tif 000005
【図４】
2010232243.tif 000006
【図５】
2010232243.tif 000007
【図６】
2010232243.tif 000008
【図７】
2010232243.tif 000009
【図８】
2010232243.tif 000010
【図９】
2010232243.tif 000011
【図１０】
2010232243.tif 000012
【図１１】
2010232243.tif 000013
【図１２】
2010232243.tif 000014
【図１３】
2010232243.tif 000015
【図１４】
2010232243.tif 000016