(57)【要約】【課題】有機電界効果トランジスタにおけるバイアスストレス効果を抑えると同時に、しきい値電圧を一定値に制御する。【解決手段】バイアスストレス効果が生じる第１の温度下で、第１の値のゲート電圧を有機電界効果トランジスタに印加してバイアスストレス効果を生じさせるステップと、前記第１の値のゲート電圧を印加した状態で、前記トランジスタをバイアスストレス効果が凍結される第２の温度以下の温度まで冷却することで、第２の温度以下の温度下において前記第１の値をしきい値電圧とする有機電界効果トランジスタを得るステップと、からなる有機電界効果トランジスタにおけるしきい値電圧の後天的制御方法。【選択図】図１
2010199099.tif 000002
【特許請求の範囲】
【請求項１】
バイアスストレス効果が生じる第１の温度下で、第１の値のゲート電圧を有機電界効果トランジスタに印加してバイアスストレス効果を生じさせるステップと、
前記第１の値のゲート電圧を印加した状態で、前記トランジスタをバイアスストレス効果が凍結される第２の温度以下の温度まで冷却することで、第２の温度以下の温度下において前記第１の値をしきい値電圧とする有機電界効果トランジスタを得るステップと、
からなる有機電界効果トランジスタにおけるしきい値電圧の後天的制御方法。
【請求項２】
さらに、前記第１の値をしきい値電圧とした有機電界効果トランジスタを第１の温度まで昇温するステップと、
第１の温度下で、第２の値のゲート電圧を有機電界効果トランジスタに印加してバイアスストレス効果を生じさせるステップと、
前記第２の値のゲート電圧を印加した状態で、前記トランジスタをバイアスストレス効果が凍結される第２の温度以下の温度まで冷却することで、第２の温度以下の温度下において前記第２の値をしきい値電圧とする有機電界効果トランジスタを得るステップと、
からなる請求項１に記載の有機電界効果トランジスタにおけるしきい値電圧の後天的制御方法。
【請求項３】
前記トランジスタの有機半導体部の材料が両極性材料であり、前記しきい値電圧が、電流値ＩＳＤが最小となるゲート電圧である、請求項１、２いずれかに記載の有機電界効果トランジスタにおけるしきい値電圧の後天的制御方法。
【請求項４】
バイアスストレス効果が生じる第１の温度下で、ゲート電圧を有機電界効果トランジスタに印加して生成したキャリアをトラップするステップと、
前記ゲート電圧を印加した状態で、前記トランジスタをバイアスストレス効果が凍結される第２の温度以下の温度まで冷却して前記トラップされたキャリアを固定するステップと、
からなる有機電界効果トランジスタにおけるキャリアの制御方法。
【請求項５】
前記ゲート電圧の値が、第２の温度以下の温度下における有機電界効果トランジスタのしきい値電圧となる、請求項４に記載の有機電界効果トランジスタにおけるキャリアの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機電界効果トランジスタにおけるしきい値電圧の後天的制御に関するものである。
【背景技術】
【０００２】
有機半導体薄膜を用いて作製した電界効果トランジスタは、絶縁膜を介してゲート電極に電圧を印加することで有機半導体薄膜に導電キャリアを注入し、電気抵抗を変化させる素子であるが、電流が流れ始めるゲート電圧（しきい値電圧）は、同じ有機材料を用いても作製する素子ごとに異なる場合が多い。
【０００３】
また、電界効果トランジスタには、バイアスストレス効果と呼ばれる、キャリア注入により得られるソース・ドレイン間の電流の不安定性があるが（非特許文献１、非特許文献２参照）、特に、有機半導体素子ではその効果が大きく、実用化の妨げになっている。
【０００４】
これまで、有機電界効果トランジスタにおけるしきい電圧のばらつきを軽減する方法として、ゲート絶縁体と有機半導体の界面を化学修飾する方法や、一旦形成した素子を焼きなましするなどの方法が試みられてきた。また、有機電界効果トランジスタにおけるしきい値電圧の制御について、絶縁層と有機半導体層の間や有機半導体層上に制御層を設ける手段が特許文献１乃至３に開示されている。
【０００５】
また、バイアスストレス効果に関しては、その重要性は認識されていたものの、それを回避する方法としては、網羅的な新規物質の探索以外に無かった。
【０００６】
このように、これらの問題（しきい値電圧の不安定性及びバイアスストレス効果）を克服する決定的な方法は見つかっていない。本発明は、これらの従来型の解決方法とは異なり、その根本的な原理から本質的に問題を解決するものである。
【０００７】
また、無機半導体層を備えた半導体素子においては、半導体層に対する不純物のドーピングにより半導体素子のしきい値電圧を制御することが可能である。しかしながら、有機半導体材料を使用した半導体素子においては、有機半導体層へのドーピングによりしきい値を任意に制御する手段は確立されていない。したがって、有機電界効果トランジスタにおけるキャリアの振る舞いをどのように制御するかも重要である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−３２７７４号
【０００９】
【特許文献２】特開２００６−２７８６３８号
【００１０】
【特許文献３】特開２００６−３３９５３８号
【非特許文献】
【００１１】
【非特許文献１】APPLIED PHYSICS LETTERS VOLUME 79, NUMBER 8 20 AUGUST2001, Bias stress in organic thin-film transistors and logic gates S. J.Zilker, C. Detcheverry, E. Cantatore, and D. M. de Leeuw
【００１２】
【非特許文献２】R. A. Street, A. Salleo, and M. L. Chabinyc, “Bipolaronmechanism for bias-stress effects in organic transistors”, Physical Review B68(8), 085316 (2003).
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、有機電界効果トランジスタにおけるバイアスストレス効果を抑えると同時に、しきい値電圧を一定値に制御することを目的とする。
【００１４】
本発明の他の目的は、有機電界効果トランジスタにおけるキャリアの振る舞いを制御することにある。
【課題を解決するための手段】
【００１５】
本発明が採用した技術手段は、
バイアスストレス効果が生じる第１の温度下で、第１の値のゲート電圧を有機電界効果トランジスタに印加してバイアスストレス効果を生じさせるステップと、
前記第１の値のゲート電圧を印加した状態で、前記トランジスタをバイアスストレス効果が凍結される第２の温度以下の温度まで冷却することで、第２の温度以下の温度下において前記第１の値をしきい値電圧とする有機電界効果トランジスタを得るステップと、
からなる有機電界効果トランジスタにおけるしきい値電圧の後天的制御方法、
である。
【００１６】
バイアスストレス効果とは、あるゲート電圧（しきい値電圧）においてソース・ドレイン電流が急峻に立ち上がるISD-VG特性(伝達特性)を示していた材料が、電圧を一定に保っていると、時間と共にソース・ドレイン電流の値ＩＳＤが低下していく現象である。その場合、さらに高いしきい値電圧をかけないと、最初の電流値が得られなくなる。
無機のN型動作のMOSFETなどでは、負バイアス温度不安定性(negative  bias  temperature  instability：NBTI)というほぼ同様の現象が古くから知られており、デバイスを安定に動作させる上で問題であるとされてきた。有機FETにおいても同様の現象が存在し（非特許文献１、非特許文献２参照）、注入されたキャリアが絶縁膜と半導体膜の界面でなんらかの原因によりトラップされるためであると解釈されている。
【００１７】
本願の発明者等は、バイアスストレス効果による電流値ＩＳＤの時間変化が、温度の低下と共に小さくなり、一定の温度ＴＣ以下では変化しなくなる、すなわち、バイアスストレス効果が凍結することを発見した（図１参照）。
本発明は、このバイアスストレス効果の凍結現象を利用するものである。本発明は原理的な手法である。有機材料の種類に応じて固有の第１の温度、第２の温度があるものと考えられ、これらの温度（特に、バイアスストレス効果が凍結する第２の温度）は異なるものの、この手法の適用は用いられる有機材料の種類には限定されないことは当業者に理解される。
【００１８】
バイアスストレス効果が生じる第１の温度は、バイアスストレス効果が生じるある温度範囲を意味する。第１の温度は、典型的には常温である。有機電界効果トランジスタの有機半導体層を構成する有機半導体材料の多くは、常温下でバイアスストレス効果が生じる。常温下でのバイアスストレス効果が小さい物質から有機半導体層を形成する場合には、当該物質に応じて、室温からある温度まで上昇させた常温よりも高い温度を第１の温度としてもよい。
バイアスストレス効果が凍結する第２の温度ＴＣは有機材料の種類に応じて固有の値がある。したがって、有機半導体層に用いる有機材料においてある温度が第２の温度ＴＣ以下であるかは、デバイスを冷却した状態でゲートを印加することにより得られるソース・ドレイン電流の値ＩＳＤが時間変化しないことで確認できる(図1参照)。
「第１の値をしきい値電圧とする」とは、しきい値電圧の値が、必ずしも厳密に第１の値と一致することのみを意味するものではなく、第１の値に対して前後数％の誤差を有する場合も含んでもよい。
【００１９】
上述のように、本発明は原理的な手法であり、したがって、本発明の有機半導体層を構成する有機半導体材料の種類としては、ペンタセン、ルブレン等の芳香族炭化水素、テトラチアフルバレン類とベンゾ縮環型のテトラチアフルバレン誘導体及びそれらのセレン・テルル置換体、ベンゾキノン誘導体、テトラシアノキノジメタンとその誘導体、ベンゾ縮環型を含むポルフィリン類、フタロシアン類等の有機低分子及びそれらの分子骨格を有する複合材料、前記のドナー分子アクセプター分子からなる電荷移動錯体、オリゴチオフェン、ポリチオフェン、ポリピロール、ポリフェニレンビニレン、ポリパラフェニレン、ポリビニレン等の有機高分子、置換基を有するそれらの誘導体、及びそれらのコポリマー、金属フタロシアニンやNi(dmit)2などの金属錯体、フラーレン類及びカーボンナノチューブ類、グラフェン類からなる群から選択された一つ以上の材料を幅広く用いることができる。
【００２０】
これらの特性は、温度を上昇させ、選択したゲート電圧を印加して再び凍結温度以下の温度まで冷却することで、何度でもしきい値電圧の再設定が可能である。
すなわち、
本発明の１つの態様では、さらに、
前記第１の値をしきい値電圧とした有機電界効果トランジスタを第１の温度まで昇温するステップと、
第１の温度下で、第２の値のゲート電圧を有機電界効果トランジスタに印加してバイアスストレス効果を生じさせるステップと、
前記第２の値のゲート電圧を印加した状態で、前記トランジスタをバイアスストレス効果が凍結される第２の温度以下の温度まで冷却することで、第２の温度以下の温度下において前記第２の値をしきい値電圧とする有機電界効果トランジスタを得るステップと、
からなる。
【００２１】
本発明が採用した他の技術手段は、
バイアスストレス効果が生じる第１の温度下で、ゲート電圧を有機電界効果トランジスタに印加して生成したキャリアをトラップするステップと、
前記ゲート電圧を印加した状態で、前記トランジスタをバイアスストレス効果が凍結される第２の温度以下の温度まで冷却して前記トラップされたキャリアを固定するステップと、
からなる有機電界効果トランジスタにおけるキャリアの制御方法、
である。
【００２２】
本発明の１つの態様では、前記ゲート電圧の値が、第２の温度下における有機電界効果トランジスタのしきい値電圧となる。トラップされて固定されるキャリアの量は、印加電圧によって決まるので、電界効果トランジスタにおいて、常温時に印加した電圧が、凍結時のしきい値電圧となる。
【００２３】
本発明において、前記トランジスタの有機半導体部の材料は両極性材料でもよく、この場合、前記しきい値電圧は、電流値ＩＳＤが最小となるゲート電圧である。本明細書においては、「しきい値電圧」には、両極性有機材料を備えた有機ＦEＴにおいて、電流値ＩＳＤが最小となるゲート電圧を含む。
【発明の効果】
【００２４】
本発明により、これまで有機電界効果トランジスタで問題となっていた、しきい値電圧の不安定性の問題と、バイアスストレス効果の問題を解決し、既に作製した有機半導体電界効果トランジスタを用いて、任意の電圧を印加して凍結温度まで下げるという操作で、しきい値電圧を再設定できる。本発明によれば、素子を作り直すことも、有機半導体層を形成する材料を変更することもなく、有機半導体電界効果トランジスタのしきい値電圧を自由に設定でき、さらに、同じ物質で、しきい値電圧の異なる素子を作り分けることができる点で産業的な価値も高い。
【図面の簡単な説明】
【００２５】
【図１】バイアスストレスの緩和過程（バイアスストレス効果の凍結現象）を示す図である。
【図２】有機半導体材料を備えたＦＥＴにおいて、緩和過程（注入されたキャリアのトラップ）と冷却によるトラップ状態の固定化を説明する図である。合わせて、FET伝達特性曲線（横軸：VG、縦軸ISD）が示してある。
【図３】ＴＣＮＱのしきい値電圧制御を示す図である。Ａ線は０Ｖ、Ｂ線は＋３０Ｖをそれぞれ常温で印加し、１８０Ｋまで冷却してゲート電圧を取り除いた素子において、伝達特性を測定したものを示す。
【図４】有機半導体材料を備えたＦＥＴにおいて、常温においてゲート電圧を印加して冷却し、ゲート電圧を掃引してＩＳＤを観測する実験を示す。
【図５】図４に示すデバイスにおいて、冷却電圧（常温時に印加したゲート電圧）の違いによるＩＶ曲線の変化を示す図である。ＩＶ曲線の変曲点の電圧がしきい値電圧に対応している。
【発明を実施するための形態】
【００２６】
有機電界効果トランジスタは、ソース電極と、ドレイン電極と、ゲート電極と、ゲート絶縁膜と、有機半導体層と、を備えている。典型的には、有機電界効果トランジスタは、絶縁膜を有機半導体とゲート電極で挟んだＭＩＳ型のＦＥＴとして構成される（図２、図４参照）。ＭＩＳＦＥＴは、基板（図示せず）の表面に形成されたゲート電極と、ゲート電極の表面に形成された絶縁層と、絶縁層の表面に形成されたソース電極およびドレイン電極と、絶縁層を挟んでゲート電極に対向するように有機半導体材料によって形成された半導体層と、を有する。ＭＩＳ構造の態様については限定されず、具体的なＭＩＳ構造としては、トップコンタクト型、ボトムコンタクト型、トップゲート型のいずれでもよい。また、本発明に係る有機電界効果トランジスタは、ＭＩＳ構造に限定されない。
【００２７】
有機ＦＥＴでは、ゲート電極とソース電極との間に、ゲート電圧ＶＧを印加することで、有機半導体側にキャリアが蓄積され、蓄積されたキャリアによって半導体層にチャネルが形成される。有機ＦＥＴには、有機半導体材料の種類によって、負のゲート電圧の場合にチャネルがＯＮとなるｐ型、正のゲート電圧の場合にチャネルがＯＮとなるｎ型がある。それぞれ、正孔と電子がキャリアとしてチャネルに蓄積される。有機半導体には、電子も正孔も注入され得る両極性の材料が存在することが当業者に知られている。両極性の有機材料としては、本来的に両極性を備えているものの他に、電極の修飾等によって両極性動作を行なう材料がある。
【００２８】
バイアスストレス効果は、有機電界効果トランジスタにおいて、ゲート電圧ＶＧを印加した状態で保持すると、ゲート電圧ＶＧの印加で誘導されるソース・ドレイン間の電流値ＩＳＤが、時間と共に低下する現象で、注入されたはずのキャリアがトラップされることに起因するものと考えられている。
【００２９】
本願の発明者等は、この電流値ＩＳＤの時間変化が、温度の低下と共に小さくなり、一定の温度ＴＣ以下では変化しなくなる、すなわち、凍結することを発見した。例えば、テトラシアノキノジメタン（ＴＣＮＱ）で形成したｎチャネル電界効果トランジスタは、室温でバイアスストレス効果を示すが、１８０Ｋまで冷やすと、バイアスストレス効果が見られなくなる。図１は、TTC9-TTFを用いたFET素子に対し、ソース・ドレイン間電圧5V、ゲート電圧-20Vを印加し、初期電流I(0)に対する電流値Iの減少割合を時間変化として見たものである。図１において、250Kでは50分の間に半分程度まで電流値が低下しているが、180Kではほとんど減少傾向が見られないことがわかる。
【００３０】
バイアスストレス効果が見られる温度で、一定のゲート電圧ＶＧを印加し、そのままの状態でバイアスストレス効果が凍結する温度ＴＣまで温度を低下させると、素子のしきい値電圧Ｖｔｈが、凍結前に素子に印加された電圧ＶＧまで移動する。
【００３１】
本発明について、さらに図２に基づいて説明する。図２には、ソース電極Ｓと、ドレイン電極Ｄと、ゲート電極Ｇと、ゲート絶縁膜と、有機半導体層と、を備えたMIS型の有機電界効果トランジスタが示してある。図２には、さらに、FET伝達特性曲線（横軸：VG、縦軸ISD）が示してある。TCはバイアスストレス効果が凍結する温度を表す。
【００３２】
図２に示す有機ＦＦＴは、正のゲート電圧によってソース・ドレイン電流ＩＳＤが流れるようなデバイスである。また、このデバイスは、常温下では、０Ｖがしきい値電圧となっている。ゲート電圧VGとして＋２０Vを印加すると、有機半導体層と絶縁膜との界面付近にキャリア（−）が注入される。
【００３３】
さらに、電圧印加を継続すると、緩和が生じる。「緩和」とは、物質に対して外部の状態（温度や圧力など、本発明では「電圧」）が変化した際、その状態に対して最も安定になるよう、物質の構造や電子状態が変化することで、その過程を「緩和過程」と呼ぶ。
【００３４】
時間の経過に伴って、有機半導体層のキャリアが隔離されていき、隔離が進んでキャリアがいなくなる。図２において、トラップされたキャリアを○で囲まれた（−）で示す。分子や格子の変形でキャリア（−）のトラップサイトがバンドから外れて、キャリアがいなくなる。より具体的には、物質中で、流れ込んだ電荷（キャリア）は多数の分子の上に広がって存在するが、分子の構造が変化するなどの「緩和」が起こると、電荷が極少数の分子上に局在し、さらにエネルギー状態も電気伝導を担う軌道とは離れるため、電気伝導に寄与しなくなる。これを「電荷が隔離される」と表現する。図２において、○で囲んだ−は、バンドからはずれ、２つのエネルギー帯（価電子帯ＶＢ、伝導帯ＣＢ）に挟まれた、孤立した軌道に位置する。
【００３５】
ゲート電圧を印加した状態で素子を冷却して低温TCにすると、キャリア（−）のトラップサイトが固定化される。固定化とは、ゲート電圧を除去してもトラップサイトが解消しない状態をいう。図２において、固定化されたキャリアを、□で囲まれた（−）で示す。キャリアの注入量は、印加されたゲート電圧VGによって決まるので、電界効果トランジスタを構成している場合、常温時に印加したゲート電圧VGが、凍結時のしきい値電圧Ｖｔｈとなる。ゲート電圧VGを切ってデバイスを動作させる時には、しきい値電圧は最初に印加した電圧＋２０Ｖとなる。
【００３６】
バイアスストレス効果（一種の緩和現象である）は、印加された電圧に対して、物質中にキャリア（ホールや電子）が流れ込み、その状態を安定化するために物質の構造が変化する（緩和）ことで起こると考えられるが、一般に温度を低下させると、構造の変化が極めて起こりにくくなる（凍結）ため、バイアスストレス効果が起こりにくくなると考えられる。一方、一旦物質中に流れ込んだキャリアが、安定化された状態（トラップ状態）になってから温度を低下させると、その状態が固定化される。言い換えれば、電圧を印加することによって流れ込んだキャリアがトラップされる現象（バイアスストレス効果）、電圧を戻した際に元に戻る現象、という両方向の変化を含んでおり本発明における「キャリアのトラップ状態が固定化」は、その凍結した状態と言うことができる。温度TC以下に冷却したデバイスを昇温した時にも、そのときの印加電圧（例えば０Ｖ）で、最も安定な状態に向かって変化する、すなわち「緩和」が生じる。
【００３７】
本発明では、ゲート電圧を印加した状態で、十分に系が緩和してから冷却しなければ、最大の効果を得ることはできないと考えられる。したがって、ゲート電圧の印加時間とデバイスの冷却のタイミングは、十分に緩和が生成された（バイアスストレス効果を生じさせた）後にバイアスストレス効果の凍結が生じるように選択される。ゲート電圧を印加してから系が緩和するまでの時間の程度は、当業者において既知であるか、あるいは、実験によって得ることができる。
【００３８】
図３は、TCNQのしきい値電圧制御を示す図である。A線は０V、B線は＋３０Vをそれぞれ常温で印加し、１８０Kまで冷却してゲートを開放し、改めてゲート電圧掃引を行い伝達特性を測定したものを示す。しきい値電圧が、それぞれ印加されたゲート電圧と一致していることが読み取れる。ＴＣＮＱで形成したｎチャネル電界効果トランジスタにおいて、しきい値電圧Ｖｔｈは、素子により、プラスマイナス数十Ｖの範囲で異なっていたが、１０Ｖ、２０Ｖ、３０Ｖのゲート電圧ＶＧを印加した状態で、室温から温度ＴＣ（例えば、１８０Ｋ）まで温度を下げると、しきい値電圧がそれぞれ１０Ｖ、２０Ｖ、３０Ｖの電界効果トランジスタとして機能する。
【００３９】
これらの特性は、印加したゲート電圧を除去して、デバイスの温度を温度TCから上昇させ、選択した値のゲート電圧を印加して再び凍結温度ＴＣまで下げることで、何度でもしきい値電圧の再設定が可能である。
【００４０】
これまで有機電界効果トランジスタのしきい値電圧Ｖｔｈは、同じ条件で作製しても、必ずしも同じ特性の素子が得られないという再現性の問題があった。本発明はこのような問題を解決できる。すなわち、有機電界効果トランジスタのしきい値電圧Ｖｔｈを、同じ物質を用いて、任意の値に、精密に設定することを可能とする。この方法は、メモリ素子として応用することができる。さらに、リプログラミング可能な回路への応用も可能である。
【実施例】
【００４１】
N型にドープされたシリコン基板をゲート電極とし、基板表面を酸化して形成した厚さ300nmの酸化膜を絶縁膜とする。ここにマスクを用いて金を真空蒸着し、櫛形にかみ合ったソース、ドレイン電極を作製した。このときチャネルの幅は2μm、長さは1ｍであった。
【００４２】
有機半導体層として用いたポリヘキシルチオフェンは、市販のものをカラムクロマトグラフィーによって精製している。テトラシアノキノジメタン(TCNQ)は、市販のものを真空昇華によって精製したものを用いた。
【００４３】
窒素雰囲気下において、櫛型の金電極に分子材料のクロロホルム溶液を滴下・乾燥するキャスト法によってボトムコンタクト型の有機薄膜トランジスタ素子を作成した。ソース、ドレイン及びゲート電極に導電性ペーストで金線を繋ぐことで、電気的入出力を得た。測定はヘリウム雰囲気のクライオスタット内で、KEITHLEY2400型ソースメーターと6487型ピコアンメーターにより行った。
【００４４】
上記の方法によりテトラシアノキノジメタン(TCNQ)を用いて作成した素子に対し、100Kでソース・ドレイン間の電圧ＶＳＤを5Vとして、ゲート電圧を-50Vから+50Vまで掃引し、伝達特性の測定を行ったところ、しきい値電圧(Vth)が0VのN型FET特性が得られた。
【００４５】
これを室温まで戻し、ゲート・ドレイン(G-D)間に-30Vのゲート電圧VGを印加し、そのまま100Kまで温度を下げ、ゲート電極を開放したうえで伝達特性の測定を行ったところ、しきい値電圧(Vth)が-30VのP型FET特性に変化した。同様の動作を繰り返すと、冷却時に印加したゲート電圧の数値がそのまましきい値電圧となる特性が観測された。
【００４６】
同じテトラシアノキノジメタン(TCNQ)で、真空蒸着法を用いて作成した素子でも同様の性質が見られ、ポリヘキシルチオフェンを用いた場合には冷却時に印加したゲート電圧VGの数値がそのまましきい値電圧VthとなるP型FET特性を示した。このような、ゲート電圧VGを印加したまま冷却することでしきい値電圧Vthが変化・固定化する現象はオリゴチオフェン誘導体、（テトラキスアルキルチオ）テトラチアフルバレン及び他のテトラチアフルバレン誘導体でも起こることが確認された。
【００４７】
有機ＦＦＴの有機半導体部の材料は両極性材料でもよい。キノイド型オリゴチオフェン（化１）を用いて作成したFET両極性を示す素子では、電流値が最小となるゲート電圧（しきい値電圧Ｖｔｈ）が冷却時の印加電圧に応じて正負の電位領域にまたがり連続的に変化した。図４は、両極性の有機半導体材料を備えたＦＥＴにおいて、常温においてゲート電圧VGを印加して１００Ｋ（＜TC）まで冷却し、ゲート電圧を掃引してＩＳＤを観測する実験を示す。図５は、実験結果を示し、冷却電圧（常温時に印加したゲート電圧VG（ＭＥＳ））の違いによるＩＶ曲線の変化を示す図である。図５から、ゲート電圧としきい値電圧とが一致していることがわかる。図５において、VG（ＭＥＳ）は測定時のゲート電圧を、VG（ＳＥＴ）は冷却時（凍結過程）に印加していたゲート電圧をそれぞれ表している。
【化１】
2010199099.tif 000003
【００４８】
しきい値電圧Ｖｔｈが固定され得る最高温度TCは有機半導体材料に固有であり、その温度TC以下であればしきい値電圧Ｖｔｈは元に戻らない。バイアスストレス効果を抑制する温度を、実験例では100Kとしているが、実際には170K程度まで冷却すればよい。ポリヘキシルチオフェンでは200K程度、両極性を示したキノイド型オリゴチオフェンでは180K程度、(テトラキスドデシルチオ)テトラチアフルバレンでは230Kであった。
【００４９】
以上の効果は用いる有機半導体材料の種類に拠らず生ずると考えられる。現在有機薄膜トランジスタの材料として用いられているアセン類や種々の有機ポリマー、ポルフィリンなどについても応用が可能である。また、用いる材料の改良により常温に近い高温でしきい値が固定される素子を作製することも可能である。
【産業上の利用可能性】
【００５０】
本発明は、有機電界効果トランジスタにおけるしきい値電圧の制御に用いることができる。
【図１】
2010199099.tif 000004
【図２】
2010199099.tif 000005
【図３】
2010199099.tif 000006
【図４】
2010199099.tif 000007
【図５】
2010199099.tif 000008