(57)【要約】【課題】インダクタのＱ値を劣化させることなく、引き出し配線の寄生インダクタンスの影響による共振周波数の設計値からのずれを抑制した電気回路を提供する。【解決手段】平面スパイラルコイル１３を有するインダクタ１０と、平面スパイラルコイル１３の外側に配されたキャパシタ２０を備えた電気回路であって、平面スパイラルコイル１３が形成された面の上方または下方で平面スパイラルコイル１３を横切る引き出し配線４０が、平面スパイラルコイル１３の内周端１２に導通され、引き出し配線４０とキャパシタ２０のいずれかの電極２２とが電気的に接続され、平面スパイラルコイル１３の周方向において、平面スパイラルコイル１３の内周端１２は、平面スパイラルコイル１３の外周端１１と同じ側に設けられ、キャパシタ２０が平面スパイラルコイル１３の近傍に配置されている。【選択図】図１
2010232765.tif 000002
【特許請求の範囲】
【請求項１】
平面スパイラルコイルを有するインダクタと、前記平面スパイラルコイルの外側に配されたキャパシタを備えた電気回路であって、
前記平面スパイラルコイルが形成された面の上方または下方で前記平面スパイラルコイルを横切る引き出し配線が、前記平面スパイラルコイルの内周端に導通され、前記引き出し配線と前記キャパシタのいずれかの電極とが電気的に接続され、前記平面スパイラルコイルの周方向において、前記平面スパイラルコイルの内周端は、前記平面スパイラルコイルの外周端と同じ側に設けられ、前記キャパシタが前記平面スパイラルコイルの近傍に配置されていることを特徴とする電気回路。
【請求項２】
第１の入出力配線が前記平面スパイラルコイルの外周端および前記キャパシタの一方の電極に導通されるとともに、第２の入出力配線が前記引き出し配線および前記キャパシタの他方の電極に導通されることにより、前記インダクタが前記キャパシタと並列に接続され、前記インダクタと前記キャパシタとがＬＣ並列共振器を構成していることを特徴とする請求項１に記載の電気回路。
【請求項３】
第１の平面スパイラルコイルを有する第１のインダクタと、前記第１の平面スパイラルコイルの外側に配された第１のキャパシタと、第２の平面スパイラルコイルを有する第２のインダクタと、前記第２の平面スパイラルコイルの外側に配された第２のキャパシタを備え、前記第２のインダクタは、第１のキャパシタもしくは第２のキャパシタの一方もしくは両方を介して、またはこれらのキャパシタを介することなく、前記第１のインダクタと接続された電気回路であって、
前記第１の平面スパイラルコイルが形成された面の上方または下方で前記第１の平面スパイラルコイルを横切る第１の引き出し配線が、前記第１の平面スパイラルコイルの内周端に導通され、前記第１の引き出し配線と前記第１のキャパシタのいずれかの電極とが電気的に接続され、前記第１の平面スパイラルコイルの周方向において、前記第１の平面スパイラルコイルの内周端は、前記第１の平面スパイラルコイルの外周端と同じ側に設けられ、前記第１のキャパシタが前記第１の平面スパイラルコイルの近傍に配置され、
前記第２の平面スパイラルコイルが形成された面の上方または下方で前記第２の平面スパイラルコイルを横切る第２の引き出し配線が、前記第２の平面スパイラルコイルの内周端に導通され、前記第２の引き出し配線と前記第２のキャパシタのいずれかの電極とが電気的に接続され、前記第２の平面スパイラルコイルの周方向において、前記第２の平面スパイラルコイルの内周端は、前記第２の平面スパイラルコイルの外周端と同じ側に設けられ、前記第２のキャパシタが前記第２の平面スパイラルコイルの近傍に配置され、
前記第１のインダクタの平面スパイラルコイルと前記第２のインダクタの平面スパイラルコイルとは、電流の流れる方向に沿う巻き方向が互いに逆向きであり、かつ前記第１の平面スパイラルコイルの中心スペース部と前記第２の平面スパイラルコイルの中心スペース部とが、前記第１の平面スパイラルコイルの外周端の位置と前記第２の平面スパイラルコイルの外周端の位置とを結んだ直線に対して、互いに反対側に位置するように配置されていることを特徴とする電気回路。
【請求項４】
前記第１のインダクタと前記第１のキャパシタとがＬＣ共振器を構成し、かつ、前記第２のインダクタと前記第２のキャパシタとがＬＣ共振器を構成していることを特徴とする請求項３に記載の電気回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線回路に用いられるＬＣ共振器等、インダクタおよびキャパシタを備えた電気回路に関する。
【背景技術】
【０００２】
図１５に楕円関数型ローパスフィルタの回路図を示す。このローパスフィルタにおいては、Ｌ１とＣ１およびＬ２とＣ２からなる２つのＬＣ並列共振器が直結して用いられている。また、図１６および図１７には、チェビシェフ型バンドパスフィルタの回路図を示す。Ｌ１とＣ１、Ｌ２とＣ２、Ｌ３とＣ３、Ｌ４とＣ４、・・・、Ｌ７とＣ７、Ｌ８とＣ８、Ｌ９とＣ９は、それぞれＬＣ並列共振器またはＬＣ直列共振器を構成している。このように、ＬＣ共振器（並列共振器または直列共振器）は、高周波フィルタを構成するためには必須の構成要素となっている。
【０００３】
一般的にギガヘルツ（ＧＨｚ）帯の高周波領域で使用されるインダクタとＭＩＭ（金属−誘電体−金属）キャパシタのサイズを比較すると、インダクタのサイズの方がはるかに大きい。例えば１．７１〜１．９１ＧＨｚを通過帯域とするローパスフィルタのＬＣ並列共振器に使用される値として、インダクタンス４．３ｎＨ、キャパシタンス０．１９ｐＦの組み合わせが考えられる。おおよそこのインダクタンスを実現するスパイラルインダクタの外径は３８０μｍ（３．５回巻きで、Ｌ／Ｓ＝２０μｍ／１０μｍの場合）になるのに対し、キャパシタのサイズは２３μｍ（誘電材料の比誘電率が８、電極間距離が０．２μｍである場合）になる。すなわち、スパイラルインダクタとＭＩＭキャパシタを用いてＬＣ共振器を構成する場合、サイズの大きいインダクタとサイズの小さいキャパシタを同時に並べる必要があることが分かる。
【０００４】
図１８に、スパイラルインダクタ２１０とＭＩＭキャパシタ２２０を用いて実現したＬＣ並列共振器の例を示す。この例では、第１の入出力配線２０１が分岐してそれぞれスパイラルインダクタ２１０の外周端２１１およびＭＩＭキャパシタ２２０の下部電極２２２に接続され、スパイラルインダクタ２１０の内周端２１２が引き出し配線２３０を介して第２の入出力配線２０２に接続され、ＭＩＭキャパシタ２２０の上部電極２２１が第２の入出力配線２０２に接続されている。
【０００５】
スパイラルインダクタとＭＩＭキャパシタを並列に接続する場合、両者のサイズの差に起因した長さの接続配線が必要になる。このため、共振器のＱの劣化、共振周波数の設計値からのずれ、サイズの大型化という、非常に好ましくない状況を招く。
【０００６】
これを避けるため、特許文献１および非特許文献１〜５には、キャパシタをインダクタのスパイラルの内部空間に収容して配置した例が示されている。しかしながら、強い磁束の発生するインダクタの内部にキャパシタ等の金属層を配置することは、インダクタのＱ値が劣化し、共振器のＱを劣化させてしまうことになるので、好ましくない。
また、複数のＬＣ共振器を直列接続する場合に、隣り合って接続されたスパイラルインダクタの巻き方向（電流が周回する回転方向）が同じ向きになると、一方のスパイラルインダクタの磁束が他方のスパイラルインダクタの磁束を打ち消すという好ましくない影響が生じる。この影響を避けるため、インダクタ間の距離を大きくとるのは、共振周波数の設計値からのずれやサイズの大型化という、非常に好ましくない状況を招く。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−２９９９８６号公報
【非特許文献】
【０００８】
【非特許文献１】Ｌｉａｎｊｕｎ  Ｌｉｕら、“Ｃｏｍｐａｃｔ  Ｈａｒｍｏｎｉｃ  Ｆｉｌｔｅｒ  Ｄｅｓｉｇｎ  ａｎｄ  Ｆａｂｒｉｃａｔｉｏｎ  Ｕｓｉｎｇ  ＩＰＤ  Ｔｅｃｈｎｏｌｏｇｙ”、２００５  Ｅｌｅｃｔｒｉｃ  Ｃｏｍｐｏｎｅｎｔｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ、２００５年、ｐ．７５７−７６３
【非特許文献２】Ｓｅｒｇｉｏ  Ｐａｃｈｅｃｏら、“Ｃｏｍｐａｃｔ  Ｌｏｗ  ａｎｄ  Ｈｉｇｈ  Ｂａｎｄ  Ｈａｒｍｏｎｉｃ  Ｆｉｌｔｅｒｓ  Ｕｓｉｎｇ  Ａｎ  Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅｓ  Ｄｅｖｉｃｅ  （ＩＰＤ）  Ｔｅｃｈｎｏｌｏｇｙ”、ＳｉＲＦ２００６、ＩＥＥＥ発行、２００６年、ｐ．３４６−３４９
【非特許文献３】Ｊｏｎ  Ａｂｒｏｋｗａｈら、“Ａ  Ｆｌｉｐ−ｃｈｉｐ  Ｌｏｗ  Ｂａｎｄ  Ｈａｒｍｏｎｉｃ  Ｆｉｌｔｅｒ  Ｂａｓｅｄ  ｏｎ  ＧａＡｓ  Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅｓ”、ＣＳ  ＭＡＮＴＥＣＨ  Ｃｏｎｆｅｒｅｎｃｅ、２００６年４月２４−２７日、ｐ．１２３−１２６
【非特許文献４】Ｃｈｏｏｎｇ−Ｍｏ  Ｎａｍら、“Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  ＲＦ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  ｕｓｉｎｇ  ｔｈｅ  Ｓｉｌｉｃｏｎ  Ｂａｓｅｄ  ＲＦ  Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅ  Ｄｅｖｉｃｅ  （ＲＦＩＰＤ）”、ＩＣＩＣＳ２００５、ＩＥＥＥ発行、２００６年、ｐ．１３５７−１３６１
【非特許文献５】“Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅ  Ｄｅｖｉｃｅｓ  （ＩＰＤ）  ＳＣＩ−２０２Ｗ／Ｆ  ＤＣＳ  ＢＡＮＤ  ＬＯＷ  ＰＡＳＳ  ＦＩＬＴＥＲ”、［ｏｎｌｉｎｅ］、ＳＴＡＴＳ  ＣｈｉｐＰＡＣ社、［平成２０年１１月１４日検索］、インターネット＜ＵＲＬ：  ｈｔｔｐ：／／ｗｗｗ．ｓｔａｔｓｃｈｉｐｐａｃ．ｃｏｍ／ｓｅｒｖｉｃｅｓ／ｐａｃｋａｇｉｎｇｓｅｒｖｉｃｅｓ／ｓｉｐ／ｉｐｄ．ａｓｐｘ＞
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情に鑑みてなされたものであり、インダクタのＱ値を劣化させることなく、引き出し配線の寄生インダクタンスの影響による共振周波数の設計値からのずれを抑制した電気回路を提供することを課題とする。
【課題を解決するための手段】
【００１０】
前記課題を解決するため、本発明は、平面スパイラルコイルを有するインダクタと、前記平面スパイラルコイルの外側に配されたキャパシタを備えた電気回路であって、前記平面スパイラルコイルが形成された面の上方または下方で前記平面スパイラルコイルを横切る引き出し配線が、前記平面スパイラルコイルの内周端に導通され、前記引き出し配線と前記キャパシタのいずれかの電極とが電気的に接続され、前記平面スパイラルコイルの周方向において、前記平面スパイラルコイルの内周端は、前記平面スパイラルコイルの外周端と同じ側に設けられ、前記キャパシタが前記平面スパイラルコイルの近傍に配置されていることを特徴とする電気回路を提供する。
第１の入出力配線が前記平面スパイラルコイルの外周端および前記キャパシタの一方の電極に導通されるとともに、第２の入出力配線が前記引き出し配線および前記キャパシタの他方の電極に導通されることにより、前記インダクタが前記キャパシタと並列に接続され、前記インダクタと前記キャパシタとがＬＣ並列共振器を構成していても良い。
【００１１】
また、本発明は、第１の平面スパイラルコイルを有する第１のインダクタと、前記第１の平面スパイラルコイルの外側に配された第１のキャパシタと、第２の平面スパイラルコイルを有する第２のインダクタと、前記第２の平面スパイラルコイルの外側に配された第２のキャパシタを備え、前記第２のインダクタは、第１のキャパシタもしくは第２のキャパシタの一方もしくは両方を介して、またはこれらのキャパシタを介することなく、前記第１のインダクタと接続された電気回路であって、前記第１の平面スパイラルコイルが形成された面の上方または下方で前記第１の平面スパイラルコイルを横切る第１の引き出し配線が、前記第１の平面スパイラルコイルの内周端に導通され、前記第１の引き出し配線と前記第１のキャパシタのいずれかの電極とが電気的に接続され、前記第１の平面スパイラルコイルの周方向において、前記第１の平面スパイラルコイルの内周端は、前記第１の平面スパイラルコイルの外周端と同じ側に設けられ、前記第１のキャパシタが前記第１の平面スパイラルコイルの近傍に配置され、前記第２の平面スパイラルコイルが形成された面の上方または下方で前記第２の平面スパイラルコイルを横切る第２の引き出し配線が、前記第２の平面スパイラルコイルの内周端に導通され、前記第２の引き出し配線と前記第２のキャパシタのいずれかの電極とが電気的に接続され、前記第２の平面スパイラルコイルの周方向において、前記第２の平面スパイラルコイルの内周端は、前記第２の平面スパイラルコイルの外周端と同じ側に設けられ、前記第２のキャパシタが前記第２の平面スパイラルコイルの近傍に配置され、前記第１のインダクタの平面スパイラルコイルと前記第２のインダクタの平面スパイラルコイルとは、電流の流れる方向に沿う巻き方向が互いに逆向きであり、かつ前記第１の平面スパイラルコイルの中心スペース部と前記第２の平面スパイラルコイルの中心スペース部とが、前記第１の平面スパイラルコイルの外周端の位置と前記第２の平面スパイラルコイルの外周端の位置とを結んだ直線に対して、互いに反対側に位置するように配置されていることを特徴とする電気回路を提供する。
前記第１のインダクタと前記第１のキャパシタとがＬＣ共振器を構成し、かつ、前記第２のインダクタと前記第２のキャパシタとがＬＣ共振器を構成していても良い。
【発明の効果】
【００１２】
本発明によれば、キャパシタをインダクタの外側に配置することにより、インダクタのＱ値の劣化を抑制することができ、インダクタとキャパシタを接続する配線を短くすることにより、小型化することができ、引き出し配線の寄生インダクタンスの影響による共振周波数の設計値からのずれを抑制することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の電気回路の一例を示す（ａ）平面図および（ｂ）斜視図である。
【図２】本発明の電気回路の一例を示す（ａ）平面図および（ｂ）斜視図である。
【図３】本発明の電気回路の一例を示す（ａ）平面図および（ｂ）斜視図である。
【図４】本発明の電気回路の一例を示す平面図である。
【図５】本発明の電気回路の一例を示す平面図である。
【図６】本発明の電気回路の一例を示す平面図である。
【図７】本発明の電気回路の一例を示す平面図である。
【図８】本発明の電気回路一例を示す平面図である。
【図９】本発明の電気回路一例を示す平面図である。
【図１０】本発明の電気回路の一例を示す（ａ）平面図および（ｂ）斜視図である。
【図１１】本発明の電気回路の一例を示す平面図である。
【図１２】本発明の電気回路の一例を示す（ａ）平面図および（ｂ）斜視図である。
【図１３】本発明の電気回路の一例を示す平面図である。
【図１４】本発明の電気回路の一例を示す平面図である。
【図１５】楕円関数型ローパスフィルタの回路図である。
【図１６】チェビシェフ型バンドパスフィルタの一例を示す回路図である。
【図１７】チェビシェフ型バンドパスフィルタの一例を別の例を示す回路図である。
【図１８】従来のＬＣ並列共振器の一例を示す平面図である。
【図１９】インダクタとキャパシタを備えた電気回路の一例を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、好適な実施の形態に基づき、図面を参照して本発明を説明する。
図１は、インダクタ１０とキャパシタ２０とを並列に接続した電気回路の一例を示す。図１に示す電気回路は、平面スパイラルコイル１３を有するインダクタ１０と、平面スパイラルコイル１３の外側に配されたキャパシタ２０を備える。平面スパイラルコイル１３が形成された面の下方で平面スパイラルコイル１３を横切る引き出し配線４０が、平面スパイラルコイル１３の内周端１２に導通され、引き出し配線４０とキャパシタ２０の上部電極２１とが電気的に接続されている。さらに、平面スパイラルコイル１３の周方向において、平面スパイラルコイル１３の内周端１２は、平面スパイラルコイル１３の外周端１１と同じ側に設けられている。
【００１５】
図１の電気回路において、第１の入出力配線１が平面スパイラルコイル１３の外周端１１およびキャパシタ２０の下部電極２２に導通されるとともに、第２の入出力配線２が引き出し配線４０およびキャパシタ２０の上部電極２１に導通されることにより、インダクタ１０がキャパシタ２０と並列に接続されている。これらのインダクタ１０およびキャパシタ２０は、ＬＣ並列共振器を構成していても良い。
ビア４１は第１の入出力配線１と下部電極２２との間を導通するために設けられ、ビア４２は内周端１２と引き出し配線４０との間を導通するために設けられ、ビア４３は引き出し配線４０と第２の入出力配線２との間を導通するために設けられている。
【００１６】
図１９に、スパイラルインダクタ３１０およびキャパシタ３２０を備える電気回路の断面構造の一例を示す。この断面図は、図１に示す本形態例の電気回路および図１８に示す従来構造に共通のものである。
第１の絶縁層３４１の上に形成された第１の配線層は、キャパシタ３２０の下部電極３２２および引き出し配線３３０を含み、これら第１の配線層および第１の絶縁層３４１の上には第２の絶縁層３４２が設けられている。
また、第２の絶縁層３４２の上に形成された第２の配線層は、スパイラルインダクタ３１０、キャパシタ３２０の上部電極３２１、スパイラルインダクタ３１０の外周端３１１に接続された第１の入出力配線３０１、キャパシタ３２０の上部電極３２１に接続された第２の入出力配線３０２を含み、これら第２の配線層および第２の絶縁層３４２の上には第３の絶縁層３４３が設けられている。スパイラルインダクタ３１０の内周端３１２と引き出し配線３３０との間は、ビアによって層間の電気的な接続がとられている。
【００１７】
絶縁層３４１，３４２，３４３は、感光性樹脂等からなる絶縁樹脂層とすることができる。第１の絶縁層３４１の下側には、図示しない基板を備えることが好ましい。ここで、基板としては、例えばシリコン（Ｓｉ）等の半導体基板、ガラス基板やセラミック基板など絶縁性基板が挙げられる。
【００１８】
図１８に示す従来の並列共振器の場合、スパイラルインダクタ２１０の巻数が２．５回（周方向に沿うスパイラルの回転角が３６０°の２．５倍）であり、外周端２１１と内周端２１２とがスパイラルインダクタ２１０の反対側に位置しているのに対して、図１に示す本形態例の電気回路の場合、平面スパイラルコイル１３の内周端１２は、外周端１１と同じ側に設けられている。つまり、平面スパイラルコイル１３の回転角が３６０°のほぼ整数倍である。
本発明において、平面スパイラルコイル１３の回転角は、ｎを１以上の整数として、ｎ×３６０°±６０°の範囲内が好ましい。
【００１９】
本形態例の電気回路によれば、インダクタ１０とキャパシタ２０とを図１のように配置することにより、キャパシタ２０を、平面スパイラルコイル１３の中心スペース部１４内に収容することなく、平面スパイラルコイル１３の近傍に配置することができる。平面スパイラルコイル１３の面内においてキャパシタ２０をインダクタ１０の外側に配置することにより、インダクタ１０のＱ値の劣化を抑制することができ、インダクタ１０とキャパシタ２０を接続する配線を短くすることにより、小型化することができ、引き出し配線の寄生インダクタンスの影響による共振周波数の設計値からのずれを抑制することが可能になる。
【００２０】
なお、本形態例の場合、インダクタ１０は引き出し配線４０の上方に配置し、平面スパイラルコイル１３と上部電極２１を同じ面内に配置し、引き出し配線４０と下部電極２２を同じ面内に配置したが、これとは逆に、インダクタ１０は引き出し配線４０の下方に配置し、平面スパイラルコイル１３と下部電極２２を同じ面内に配置し、引き出し配線４０と上部電極２１を同じ面内に配置することもできる。
【００２１】
図２は、インダクタ１０とキャパシタ２０とを並列に接続した電気回路の一例を示す。図２に示す電気回路は、第１の入出力配線１がビアを介することなく上部電極２１と導通され、引き出し配線５０と内周端１２との間を導通するためのビア５２、引き出し配線５０と第２の入出力配線２との間を導通するためのビア５３以外に、下部電極２２と第２の入出力配線２との間を導通するためのビア５４を有するほかは、図１の電気回路と同様に構成されている。
図２の場合、第２の入出力配線２が引き出し配線５０と垂直に配置され、かつ第２の入出力配線２の延在方向（図２（ａ）の左右方向）に沿う直線（基準線）に対して、図２（ａ）の上側がインダクタ１０、図２（ａ）の下側がキャパシタ２０というようにレイアウトされている。このインダクタ１０およびキャパシタ２０が占有する面積は、図１よりやや増加するものの、設計の簡単化、インダクタ１０とキャパシタ２０との距離を若干離したことにより、インダクタ１０のＱ値改善という効果が得られる。
【００２２】
図３は、引き出し配線６０と内周端１２との間を導通するためのビア６２と、引き出し配線６０および下部電極２２と第２の入出力配線２との間を導通するためのビア６３を有するほかは、図２の電気回路と同様に構成されている。この場合、ビア数が少なく、効率的なレイアウトとなる。
【００２３】
図４〜図９は、図１〜図３に示すＬＣ共振器を２つ、中間接続配線３を介して直列に接続した形態である。各図にはインダクタおよびキャパシタがそれぞれ２つ示されているので、図中左側に図示されたインダクタおよびキャパシタを第１のインダクタ１０Ａおよび第１のキャパシタ２０Ａとし、また、図中右側に図示されたインダクタおよびキャパシタを第２のインダクタ１０Ｂおよび第２のキャパシタ２０Ｂとして、符号を区別した。
いずれの場合も、２つのＬＣ共振器のそれぞれのインダクタ１０Ａ，１０Ｂ（第１のインダクタ１０Ａおよび第２のインダクタ１０Ｂ）は、平面スパイラルコイル１３の巻き方向（電流の流れる方向）が互いに逆向きであるので、インダクタ１０Ａ，１０Ｂが互いの磁束を強めることが可能である。
また、２つのＬＣ共振器のそれぞれのキャパシタ２０Ａ，２０Ｂ（第１のキャパシタ２０Ａおよび第２のキャパシタ２０Ｂ）は、それぞれのインダクタ１０Ａ，１０Ｂの近傍に配置されているので、第１のインダクタ１０Ａと第１のキャパシタ２０Ａを接続する配線、および第２のインダクタ１０Ｂと第２のキャパシタ２０Ｂを接続する配線を短くすることにより、小型化することができる。
また、２つの平面スパイラルコイル１３の中心スペース部１４が、２つの平面スパイラルコイル１３の外周端１１の位置同士を結んだ直線に対して、互いに反対側に位置するように配置されているので、中間接続配線３の長さをインダクタ１０Ａ，１０Ｂの平面スパイラルコイル１３の寸法（例えば平面における外径）に比べて短くすることができ、占有面積の縮小化が図れる。
【００２４】
図４に示す電気回路は、図１に示すＬＣ並列共振器を２つ、中間接続配線３を介して直列に接続した形態である。
第１の入出力配線１は、第１のインダクタ１０Ａの平面スパイラルコイル１３の外周端１１および第１のキャパシタ２０Ａの下部電極２２に導通されている。
中間接続配線３の一端（図４では左端）は、第１のインダクタ１０Ａの引き出し配線４０および第１のキャパシタ２０Ａの上部電極２１に導通され、中間接続配線３の他端（図４では右端）は、第２のインダクタ１０Ｂの引き出し配線４０および第２のキャパシタ２０Ｂの上部電極２１に導通されている。
第２の入出力配線２は、第２のインダクタ１０Ｂの平面スパイラルコイル１３の外周端１１および第２のキャパシタ２０Ｂの下部電極２２に導通されている。
【００２５】
図５に示す電気回路は、図１に示すＬＣ並列共振器を２つ、中間接続配線３を介して直列に接続した形態である。
第１の入出力配線１は、第１のインダクタ１０Ａの平面スパイラルコイル１３の外周端１１および第１のキャパシタ２０Ａの下部電極２２に導通されている。
中間接続配線３の一端（図５では左端）は、第１のインダクタ１０Ａの引き出し配線４０および第１のキャパシタ２０Ａの上部電極２１に導通され、中間接続配線３の他端（図５では右端）は、第２のインダクタ１０Ｂの平面スパイラルコイル１３の外周端１１および第２のキャパシタ２０Ｂの下部電極２２に導通されている。
第２の入出力配線２は、第２のインダクタ１０Ｂの引き出し配線４０および第２のキャパシタ２０Ｂの上部電極２１に導通されている。
【００２６】
図６，７に示す電気回路は、いずれも図２に示すＬＣ並列共振器を２つ、中間接続配線３を介して直列に接続した形態である。
図８，９に示す電気回路は、いずれも図３に示すＬＣ並列共振器を２つ、中間接続配線３を介して直列に接続した形態である。
【００２７】
図１０は、インダクタ１０とキャパシタ２０とを並列に接続した電気回路の一例を示す。図１０に示す電気回路は、第１の入出力配線１が引き出し配線７０およびキャパシタ２０の下部電極２２に導通されるとともに、第２の入出力配線２が平面スパイラルコイル１３の外周端１１およびキャパシタ２０の上部電極２１に導通されることにより、インダクタ１０がキャパシタ２０と並列に接続されている。これらのインダクタ１０およびキャパシタ２０は、ＬＣ並列共振器を構成していても良い。
ビア７１は第１の入出力配線１と引き出し配線７０との間を導通するために設けられ、ビア７２は内周端１２と引き出し配線７０との間を導通するために設けられ、ビア７３は第１の入出力配線１と下部電極２２との間を導通するために設けられている。
【００２８】
図１１に示す電気回路は、図１に示すＬＣ並列共振器と、図１０に示すＬＣ並列共振器とを、中間接続配線３を介して直列に接続した形態である。
この例では、２つのインダクタ１０Ａ，１０Ｂの平面スパイラルコイル１３は、電流の流れる方向に沿う巻き方向が互いに同じ向きであるが、２つの平面スパイラルコイル１３の中心スペース部が、２つの平面スパイラルコイル１３の外周端１１の位置同士を結んだ直線に対して、互いに反対側に位置するように配置されている。
【００２９】
図１２は、インダクタ１０とキャパシタ２０とを直列に接続した電気回路の一例を示す。図１２に示す電気回路は、平面スパイラルコイル１３を有するインダクタ１０と、平面スパイラルコイル１３の外側に配されたキャパシタ２０を備える。平面スパイラルコイル１３が形成された面の下方で平面スパイラルコイル１３を横切る引き出し配線３０は、平面スパイラルコイル１３の内周端１２に導通され、引き出し配線３０とキャパシタ２０の下部電極２２とが電気的に接続されている。さらに、平面スパイラルコイル１３の周方向において、平面スパイラルコイル１３の内周端１２は、平面スパイラルコイル１３の外周端１１と同じ側に設けられている。
【００３０】
図１２の電気回路において、第１の入出力配線１が平面スパイラルコイル１３の外周端１１に導通され、引き出し配線３０がキャパシタ２０の下部電極２２に導通されるとともに、第２の入出力配線２がキャパシタ２０の上部電極２１に導通されることにより、インダクタ１０がキャパシタ２０と直列に接続されている。これらのインダクタ１０およびキャパシタ２０は、ＬＣ直列共振器を構成していても良い。
ビア３２は、引き出し配線３０と平面スパイラルコイル１３の内周端１２とを導通するため、両者の間に設けられている。
【００３１】
図１３に示す電気回路は、図１２に示すＬＣ直列共振器を２つ、中間接続配線３を介して直列に接続した形態である。
第１の入出力配線１は、第１のインダクタ１０Ａの平面スパイラルコイル１３の外周端１１に導通されている。
中間接続配線３の一端（図１３では左端）は、第１のキャパシタ２０Ａの上部電極２１に導通され、中間接続配線３の他端（図１３では右端）は、第２のキャパシタ２０Ｂの上部電極２１に導通されている。
第２の入出力配線２は、第２のインダクタ１０Ｂの平面スパイラルコイル１３の外周端１１に導通されている。
【００３２】
図１４に示す電気回路は、図１２に示すＬＣ直列共振器を２つ、中間接続配線３を介して直列に接続した形態である。
第１の入出力配線１は、第１のインダクタ１０Ａの平面スパイラルコイル１３の外周端１１に導通されている。
中間接続配線３の一端（図１４では左端）は、第１のキャパシタ２０Ａの上部電極２１に導通され、中間接続配線３の他端（図１４では右端）は、第２のインダクタ１０Ｂの平面スパイラルコイル１３の外周端１１に導通されている。
第２の入出力配線２は、第２のキャパシタ２０Ｂの上部電極２１に導通されている。
【００３３】
上述の本発明によって構成したＬＣ共振器（ＬＣ並列共振器またはＬＣ直列共振器）は、複数、直列または並列に接続することにより、図１５〜図１７に示すようなフィルター回路を構成することもできる。それぞれのＬＣ共振器は、インダクタとキャパシタとの配置が同一の組み合わせであっても、インダクタとキャパシタとの配置が異なる組み合わせであっても良い。
【００３４】
なお、本発明の電気回路において、インダクタおよびキャパシタは、半導体後工程プロセスであるＷＬＰ技術を応用した製造方法によって製造することができる。
例えば図１９において、シリコン（Ｓｉ）ウエハ等の基板（図示せず）の上に第１絶縁樹脂層３４１を形成した後、第１絶縁樹脂層３４１の上に引き出し配線３３０およびキャパシタ３２０の下部電極３２２を含む第１配線層を形成する。
次に、第１配線層上および第１絶縁樹脂層３４１の上に第２絶縁樹脂層３４２を形成する。この第２絶縁樹脂層３４２には、ビアを形成するための開口部を形成する。
【００３５】
次に、第２絶縁樹脂層３４２上に、第１の入出力配線３０１、スパイラルインダクタ３１０、キャパシタ３２０の上部電極３２１および第２の入出力配線３０２を含む第２の配線層を形成する。上部電極３２１は、第２絶縁樹脂層３４２を介して下部電極３２２と対向させる。上部電極３２１、下部電極３２２および両電極間の第２絶縁樹脂層３４２により、ＭＩＭキャパシタ３２０が構成される。また、スパイラルインダクタ３１０の内周端３１２の位置には、あらかじめ開口部が設けられ、めっき等で開口部内に導体ビアが形成されることにより、スパイラルインダクタ３１０の内周端３１２と引き出し配線３３０とが導通される。
【００３６】
次に、第２配線層上および第２絶縁樹脂層３４２の上に第３絶縁樹脂層３４３を形成する。この第３絶縁樹脂層３４３には、はんだバンプやワイヤ等の端子を電気回路と導通させるための開口部を設けることができる。
基板がウエハである場合には、さらにダイシングをすることで、電気回路のチップが得られる。
【００３７】
スパイラルインダクタ（平面スパイラルコイル）の形成は、例えば銅（Ｃｕ）めっき等の金属めっきを用いることができる。配線層などのパターニングには、フォトレジストを用いたフォトリソグラフィー法やエッチング法等を用いることができる。
絶縁樹脂層にビア等のための開口部を形成するには、スピンコートや電着法、ドライフィルム接着などにより全面に感光性樹脂層を形成した後、フォトリソグラフィー工程によりパターニングする方法等が挙げられる。
このように、ウエハレベルパッケージ（ＷＬＰ）技術を応用した製造方法によれば、プロセス温度は、最高でも３００℃未満とすることができる。
【符号の説明】
【００３８】
１，２，２０１，２０２，３０１，３０２…入出力配線、１０，１０Ａ，１０Ｂ，２１０，３１０…インダクタ、１１，２１１，３１１…外周端、１２，２１２，３１２…内周端、１３…平面スパイラルコイル、１４…中心スペース部、２０，２０Ａ，２０Ｂ，２２０，３２０…キャパシタ、２１，２２１，３２１…上部電極、２２，２２２，３２２…下部電極、３０，４０，５０，６０，７０，２３０，３３０…引き出し配線、３２，４１，４２，４３，５２，５３，５４，６２，６３，７１，７２，７３・・・ビア。
【図１】
2010232765.tif 000003
【図２】
2010232765.tif 000004
【図３】
2010232765.tif 000005
【図４】
2010232765.tif 000006
【図５】
2010232765.tif 000007
【図６】
2010232765.tif 000008
【図７】
2010232765.tif 000009
【図８】
2010232765.tif 000010
【図９】
2010232765.tif 000011
【図１０】
2010232765.tif 000012
【図１１】
2010232765.tif 000013
【図１２】
2010232765.tif 000014
【図１３】
2010232765.tif 000015
【図１４】
2010232765.tif 000016
【図１５】
2010232765.tif 000017
【図１６】
2010232765.tif 000018
【図１７】
2010232765.tif 000019
【図１８】
2010232765.tif 000020
【図１９】
2010232765.tif 000021