(57)【要約】【課題】縦型トランジスタの縦穴のコーナー部における電界集中を防ぐことができ、高い信頼性を実現する半導体装置を提供する。【解決手段】半導体基体１１と、この半導体基体１１に形成された穴の内部を少なくとも含む半導体基体１１の表面に形成され、ラジカル酸化又はプラズマ酸化によって形成された、ゲート絶縁膜１２と、穴に埋め込まれて形成されたゲート電極１４と、ゲート絶縁膜１２及びゲート電極１４を含んで構成される縦型のＭＯＳトランジスタを含む半導体装置を構成する。【選択図】図１
2010287743.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体にゲート電極が埋め込まれて形成された縦型のＭＯＳトランジスタを有する半導体装置であって、
前記半導体基体と、
前記半導体基体に形成された穴の内部を少なくとも含む前記半導体基体の表面に形成され、ラジカル酸化又はプラズマ酸化によって形成された、ゲート絶縁膜と、
前記穴に埋め込まれて形成された前記ゲート電極と、
前記ゲート絶縁膜及び前記ゲート電極を含んで構成される前記縦型のＭＯＳトランジスタとを含む
半導体装置。
【請求項２】
前記縦型のＭＯＳトランジスタが第１導電型チャネルのＭＯＳトランジスタであり、前記穴の側壁部及び底面部の前記半導体基体に形成された第２導電型の不純物領域をさらに含む請求項１に記載の半導体装置。
【請求項３】
前記穴の内部の前記ゲート絶縁膜の膜厚の最大値／最小値≦１．３である、請求項１に記載の半導体装置。
【請求項４】
前記穴の内部の第２導電型の不純物のプロファイルがほぼ一定である、請求項２に記載の半導体装置。
【請求項５】
前記穴のコーナー部の形状が曲面状に丸まっている、請求項１に記載の半導体装置。
【請求項６】
半導体基体にゲート電極が埋め込まれて形成された縦型のＭＯＳトランジスタを有する半導体装置を製造する方法であって、
前記半導体基体に穴を形成する工程と、
前記穴の内部を少なくとも含む前記半導体基体の表面に、ラジカル酸化又はプラズマ酸化によってゲート絶縁膜を形成する工程と、
前記穴の内部を埋めて全面的に、前記ゲート電極の電極層を形成する工程とを含む
半導体装置の製造方法。
【請求項７】
前記縦型のＭＯＳトランジスタが第１導電型チャネルのＭＯＳトランジスタであり、前記ゲート絶縁膜を形成する工程の前に、前記半導体基体の穴の側壁部及び底面部に、第２導電型の不純物領域を形成する工程をさらに含む請求項６に記載の半導体装置の製造方法。
【請求項８】
半導体基体内に画素毎に形成されたフォトダイオードと、前記半導体基体にゲート電極が埋め込まれて形成された縦型のＭＯＳトランジスタとを有する固体撮像素子であって、
前記半導体基体と、
前記フォトダイオードと、
前記半導体基体に形成された穴の内部を少なくとも含む前記半導体基体の表面に形成され、ラジカル酸化又はプラズマ酸化によって形成された、ゲート絶縁膜と、
前記穴に埋め込まれて形成された前記ゲート電極と、
前記ゲート絶縁膜及び前記ゲート電極を含んで構成され、前記フォトダイオードの上に形成された、転送ゲートとなる前記縦型のＭＯＳトランジスタとを含む
固体撮像素子。
【請求項９】
前記縦型のＭＯＳトランジスタが第１導電型チャネルのＭＯＳトランジスタであり、前記穴の側壁部及び底面部の前記半導体基体に形成された第２導電型の不純物領域をさらに含む請求項８に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート電極及びゲート絶縁膜が半導体基体に埋め込まれた、縦型トランジスタを有する半導体装置及びその製造方法に係わる。また、縦型トランジスタを画素部に有する固体撮像素子に係わる。
【背景技術】
【０００２】
固体撮像素子では、感度向上のために回路の高集積化が図られ、フォトダイオードの面積を確保する様々な技術が提案されている。
【０００３】
例えば、シリコン基板の裏面側に形成したフォトダイオードの上にトレンチを形成して、このトレンチの内部に転送ゲートを設けて縦型トランジスタを形成する構造が提案されている（例えば、特許文献１参照）。
トレンチ内に形成される縦型トランジスタは、ゲート絶縁膜で覆われたトレンチ内にゲート電極の電極材料が埋め込まれており、トレンチの側壁部及び底面部がチャネル部となる。
この構造により、フォトダイオードと転送ゲートとを基板の表面側に個別に形成する構造と比較して、フォトダイオードの面積を増やすことができるので、感度を向上することができる。
【０００４】
ところで、縦型トランジスタは、縦穴のコーナー部等の電界集中の起点となる形状を含むことから、構造的に信頼性が弱い。
【０００５】
従来は、酸化シリコン膜から成るゲート絶縁膜を形成する方法として、Ｏ２ガス、ＨＣｌガスを用いた熱酸化（ドライ酸化）や、Ｏ２ガス、ＨＣｌガス、Ｈ２ガスを用いた熱酸化（ウエット酸化）を用いて、シリコン層の表面を酸化していた。
【０００６】
これらドライ酸化やウエット酸化に代表される熱酸化プロセスでは、熱エネルギーにより酸素Ｏ２やＯＨ等の酸化剤が酸化膜中を拡散して、シリコンとの界面にてシリコン原子と反応することにより、酸化プロセスが進行していく。
拡散してきた酸素と界面のシリコンとの反応は、熱エネルギーと界面シリコン密度に依存する。シリコン密度が（１００）面よりも高い（１１０）面では、より速く酸化が進行する。よって、酸化膜の膜厚は、強いシリコン面方位依存性を持つ。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２２３０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
シリコン基板において、原子面密度が６．８×１０１４ａｔｍｓ／ｃｍ２の（１００）面に対する、９．６×１０１４ａｔｍｓ／ｃｍ２の（１１０）面の酸化膜厚比は、ドライ熱酸化で約１．５倍、ウエット熱酸化で約２倍となる。
これにより、面方位が変化する縦穴のコーナー部や側壁部では、各々の面の酸化速度の違いにより、応力が集中し、コーナー頂点の酸化速度が低下する。
そして、縦穴のコーナー部は、熱酸化によってシリコン層の形状が大きく変化して、鋭角にとがった形状となる。
従って、縦穴のコーナー部が電界集中の起点となり、縦型トランジスタのゲート絶縁膜の耐圧が低下し、信頼性が劣化する。
【０００９】
上述した問題の解決のために、本発明においては、縦型トランジスタの縦穴のコーナー部における電界集中を防ぐことができ、高い信頼性を実現する半導体装置及びその製造方法、並びに、固体撮像素子を提供するものである。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、半導体基体にゲート電極が埋め込まれて形成された縦型のＭＯＳトランジスタを有する半導体装置である。そして、半導体基体と、この半導体基体に形成された穴の内部を少なくとも含む半導体基体の表面に形成され、ラジカル酸化又はプラズマ酸化によって形成された、ゲート絶縁膜と、穴に埋め込まれて形成されたゲート電極とを含む。また、ゲート絶縁膜及びゲート電極を含んで構成される縦型のＭＯＳトランジスタを含む。
【００１１】
本発明の半導体装置の製造方法は、半導体基体にゲート電極が埋め込まれて形成された縦型のＭＯＳトランジスタを有する半導体装置を製造する方法である。そして、半導体基体に穴を形成する工程と、穴の内部を少なくとも含む半導体基体の表面に、ラジカル酸化又はプラズマ酸化によってゲート絶縁膜を形成する工程と、穴の内部を埋めて全面的に、ゲート電極の電極層を形成する工程とを含む。
【００１２】
本発明の固体撮像素子は、半導体基体内に画素毎に形成されたフォトダイオードと、半導体基体にゲート電極が埋め込まれて形成された縦型のＭＯＳトランジスタとを有する固体撮像素子である。そして、半導体基体と、フォトダイオードと、半導体基体に形成された穴の内部を少なくとも含む半導体基体の表面に形成され、ラジカル酸化又はプラズマ酸化によって形成された、ゲート絶縁膜と、穴に埋め込まれて形成されたゲート電極とを含む。また、ゲート絶縁膜及びゲート電極を含んで構成され、フォトダイオードの上に形成された、転送ゲートとなる縦型のＭＯＳトランジスタを含む。
【００１３】
上述の本発明の半導体装置の構成によれば、縦型のＭＯＳトランジスタのゲート電極が埋め込まれた、穴の内部を少なくとも含む半導体基体の表面に形成されたゲート絶縁膜が、ラジカル酸化又はプラズマ酸化によって形成されている。
これにより、半導体基体の面方位や不純物濃度に関係なく、ゲート絶縁膜が均一な厚さに形成される。また、ラジカル酸化又はプラズマ酸化によって形成されたゲート絶縁膜によって、穴の側壁部のラフネスが低減され、穴のコーナー部が丸められている。穴のコーナー部が丸められているので、穴のコーナー部における電界集中を防ぐことができる。
【００１４】
上述の本発明の半導体装置の製造方法によれば、穴の内部を少なくとも含む半導体基体の表面に、ラジカル酸化又はプラズマ酸化によってゲート絶縁膜を形成する。
これにより、半導体基体の面方位や不純物濃度に関係なく、ゲート絶縁膜を均一な厚さに形成することができる。また、ラジカル酸化又はプラズマ酸化によってゲート絶縁膜を形成するので、穴の側壁部のラフネスを低減することができ、穴のコーナー部を丸めることができる。穴のコーナー部を丸めることにより、穴のコーナー部における電界集中を防ぐことができる。
【００１５】
上述の本発明の固体撮像素子の構成によれば、縦型のＭＯＳトランジスタのゲート電極が埋め込まれた、穴の内部を少なくとも含む半導体基体の表面に形成されたゲート絶縁膜が、ラジカル酸化又はプラズマ酸化によって形成されている。
これにより、半導体基体の面方位や不純物濃度に関係なく、ゲート絶縁膜が均一な厚さに形成される。また、ラジカル酸化又はプラズマ酸化によって形成されたゲート絶縁膜によって、穴の側壁部のラフネスが低減され、穴のコーナー部が丸められている。穴のコーナー部が丸められているので、穴のコーナー部における電界集中を防ぐことができる。
【発明の効果】
【００１６】
上述の本発明によれば、縦型のＭＯＳトランジスタのゲート絶縁膜を、ラジカル酸化又はプラズマ酸化により形成することにより、穴のコーナー部における電界集中を防ぐことができる。
これにより、縦型トランジスタのゲート絶縁膜の耐圧を充分に確保することができる。
従って、本発明により、高い信頼性を有する半導体装置や固体撮像素子を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の半導体装置の第１の実施の形態（固体撮像素子）の概略構成図（画素部の断面図）である。
【図２】Ａ〜Ｃ  図１の半導体装置（固体撮像素子）の製造工程を示す工程図である。
【図３】Ｄ、Ｅ  図１の半導体装置（固体撮像素子）の製造工程を示す工程図である。
【図４】Ｆ、Ｇ  図１の半導体装置（固体撮像素子）の製造工程を示す工程図である。
【図５】Ａ〜Ｃ  酸化の方法による酸化膜の状態を比較して説明する図である。
【発明を実施するための形態】
【００１８】
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．第１の実施の形態
２．変形例
【００１９】
＜１．第１の実施の形態＞
本発明の半導体装置の第１の実施の形態として、固体撮像素子の概略構成図（画素部の断面図）を、図１に示す。本実施の形態は、本発明をＣＭＯＳ型固体撮像素子（ＣＭＯＳイメージセンサ）に適用した場合である。
【００２０】
図１に示すように、この固体撮像素子１は、縦型のＮＭＯＳトランジスタから成る転送トランジスタが形成されている。
なお、図示しない断面に、平面型のＮＭＯＳトランジスタから成る、画素を構成する他のトランジスタ（リセット、増幅、選択等）が形成されている。
また、ロジック部においては、平面型のＮＭＯＳトランジスタや平面型のＰＭＯＳトランジスタが形成されている。
【００２１】
縦型のＮＭＯＳトランジスタの下方には、シリコン基板等の半導体基体１１の下側（裏面側）に、受光部のフォトダイオードを構成するｎ型不純物領域２が形成されている。このｎ型不純物領域２は、下側の低濃度のｎ型不純物領域２Ｂと、上側の高濃度のｎ型不純物領域（ｎ＋）２Ａとから、構成されている。
ｎ型不純物領域２の上方の、半導体基体１１の表面付近には、ｎ型の高濃度（ｎ＋）の不純物領域１３が形成されている。
【００２２】
縦型のＮＭＯＳトランジスタから成る転送トランジスタでは、半導体基体１１に形成された穴に沿ってゲート絶縁膜１２が形成されており、このゲート絶縁膜１２を介して半導体基体１１に形成された穴にゲート電極１４が埋め込まれている。フォトダイオードのｎ型不純物領域２と、半導体基体１１の表面付近のｎ型の高濃度の不純物領域１３とが、ソース・ドレイン領域となる。そして、半導体基体１１の穴の側壁部及び底面部に、ｐ型の高濃度（ｐ＋）の不純物領域１７が形成されており、この不純物領域１７によって埋め込みチャネルが構成されている。
半導体基体１１の表面付近のｎ型の高濃度の不純物領域１３は、フォトダイオードから転送ゲートの動作によって信号電荷が読み出されるものであり、いわゆるフローティングディフュージョン（ＦＤ）として使用される。
【００２３】
半導体基体１１の表面には、ゲート絶縁膜１２及びゲート電極１４を覆って絶縁層１６が形成されている。この絶縁層１６の内部に、配線層１５が形成されている。なお、これら配線層１５及び絶縁層１６は、図示しないが、画素の他のトランジスタやロジック部のトランジスタの上方にも形成されている。
そして、半導体基体１１の裏面には、図示しないが必要に応じて、画素毎にカラーフィルタやオンチップレンズが設けられる。
【００２４】
本実施の形態の固体撮像素子１においては、特に、縦型トランジスタのゲート絶縁膜１２が、ラジカル酸化又はプラズマ酸化によって形成された構成とする。
これにより、縦型トランジスタのゲート電極１４を埋め込む穴のコーナー部の形状を丸めて、電界集中を防ぐことができる。また、埋め込みチャネルを構成するｐ型の高濃度（ｐ＋）の不純物領域１７において、ｐ型不純物（ホウ素等）のプロファイルの変動を抑制することができる。
このことについて、以下、詳細に説明する。
【００２５】
縦型トランジスタでは、ドライエッチングにより半導体基体に形成した穴の周囲にチャネルを設けることから、エッチングダメージによる界面準位が多くなっている。
このように界面準位が多くなるため、固体撮像素子においては転送特性が劣化することになる。
【００２６】
そこで、前記特許文献１に記載された構成では、界面準位による白点等の特性劣化に対して、ＮＭＯＳ縦型トランジスタの転送ゲートに埋め込みチャネル構造を採用している。即ち、縦型トランジスタの穴の側壁部及び底面部に、ホウ素（Ｂ）等のｐ型不純物を導入しており、ｐ型不純物領域で穴が覆われた構造としている。
この構造を形成するには、半導体基体に形成した穴の側壁部及び底面部にイオン注入によってホウ素等のｐ型不純物を導入した後に、穴に沿ってゲート絶縁膜を形成し、さらにゲート電極で穴を埋め込む。
【００２７】
しかしながら、縦型トランジスタは立体構造であるので、ゲート絶縁膜を酸化によって形成する際に、埋め込みチャネルのｐ型不純物のプロファイルが変動したり、穴のコーナー部形状が変化したりすることがある。
特に、従来の熱酸化によってゲート絶縁膜を形成する方法では、縦型トランジスタの特性の変動や信頼性の低下が起こる。
埋め込みチャネル中のｐ型不純物のプロファイルは、白点等の画素特性に直結するので、ロジック部のＭＯＳトランジスタの埋め込みチャネルと比較して、画素部のＭＯＳトランジスタでは、プロファイルの変動によるトランジスタの特性への影響が大きい。
また、酸化の際に、シリコン中のホウ素等のｐ型不純物は、次第に酸化膜の表面側へ拡散していき、大気中に脱離する。このとき、ホウ素等のｐ型不純物の拡散速度も、シリコンの面方位によって異なる。酸化時間の長い熱酸化プロセスでは、埋め込みチャネル部のｐ型不純物のプロファイルが大きく変化し、トランジスタの特性が変動する。
これに対して、酸化中のｐ型不純物のプロファイルの変動を考慮して、予め穴の周囲のｐ型不純物の濃度分布を適切に形成するために、シリコンの面方位に対応してイオン注入の条件を変えるように調整することが考えられる。しかし、現状の製造技術では、イオン注入の条件をそのように調整することは不可能である。
【００２８】
一方、ラジカル酸化やプラズマ酸化では、Ｈ２ガスやＯ２ガスの熱反応によるＯラジカルやＯＨラジカル、プラズマ励起によるＯラジカルを使用するので、酸化剤自体がエネルギーを持っている。そのため、酸化のプロセスの進行が、シリコン界面での反応よりも、酸化膜中の拡散に律則される。シリコン界面での反応において、シリコン密度に依存せずに酸化が進む。
即ち、ラジカル酸化やプラズマ酸化では、シリコンの面方位によらず、均一に酸化が進むので、穴のコーナー部を曲率半径の大きい形状にすることができる。
これにより、穴のコーナー部の酸化膜厚差に起因した応力集中による形状鋭角化を抑制することができる。
【００２９】
さらに、ラジカル酸化プロセスは、下地の半導体基体１１のシリコンの不純物濃度に依存しない、という特徴がある。
なお、熱酸化プロセスは、成膜レートが下地のシリコン層の不純物濃度に依存し、高濃度領域では増殖拡散が生じることにより、低濃度領域よりも酸化膜が厚くなる。
【００３０】
ここで、図５Ａに示すように、上面１１Ａが（１００）面で、側面１１Ｂが（１１０）面であり、穴のコーナー部を意識した形状のシリコン基板１１に対して、それぞれの方法で酸化を行う場合の変化を比較する。
まず、従来の熱酸化によりゲート絶縁膜１２を形成した場合には、図５Ｂに示すように、ゲート絶縁膜１２の酸化膜が、シリコン基板１１の上面１１Ａよりも側面１１Ｂに厚く形成される。また、穴のコーナー部では、応力集中によりシリコン基板１１が酸化されにくく残りやすくなり、鋭角にとがった形状となっている。これにより、電界集中が発生しやすくなる。
これに対して、ラジカル酸化又はプラズマ酸化によりゲート絶縁膜１２を形成した場合には、図５Ｃに示すように、ゲート絶縁膜１２の厚さがほぼ均一に形成され、かつ、穴のコーナー部が丸くなる。これにより、電界集中の発生を抑制することができる。
【００３１】
また、ラジカル酸化やプラズマ酸化では、比較的短時間で酸化することができると共に、前述したように酸化の進行が面方位によらず均一である。そのため、埋め込みチャネルのｐ型不純物のプロファイルの変動が少なくなり、穴の内部のｐ型不純物のプロファイルを均一に制御することができる。
さらにまた、酸化の進行が面方位によらず均一であるため、半導体基体１１の不純物濃度が異なる領域に対しても、ほぼ同じ膜厚でゲート絶縁膜１２を形成することが可能になる。例えば、半導体基体１１の不純物濃度が１桁以上異なっていても、ゲート絶縁膜１２の膜厚の差を２％以内にすることが可能である。
【００３２】
続いて、本実施の形態の固体撮像素子１の製造方法を、図２Ａ〜図４Ｇを参照して説明する。なお、この図２Ａ〜図４Ｇでは、図１のｎ＋の領域２Ａとｎの領域２Ｂとをまとめて、ｎ型の不純物領域２として示している等、部品の図示を簡略化している。
まず、図２Ａに示すように、フォトダイオードのｎ型の不純物領域２と、フローティングディフュージョンとなるｎ型の高濃度の不純物領域１３とが形成された、半導体基体１１の表面に、例えばＣＶＤ法により、シリコン系絶縁膜２１を形成する。そして、フォトリソグラフィーにより、このシリコン系絶縁膜２１を、縦型トランジスタ用の穴に対応する開口を有するパターンにパターニングする。シリコン系絶縁膜２１としては、シリコン窒化膜やシリコン酸化膜、シリコン酸窒化膜が挙げられる。
次に、図２Ｂに示すように、シリコン系絶縁膜２１をマスクとして、半導体基体１１をドライエッチングにより加工して、半導体基体１１にトレンチを形成する。トレンチの深さは、フォトダイオードＰＤの不純物領域２にトレンチ底部が接する程度とする。例えば、深さを１．０μｍ程度とする。
【００３３】
次に、図２Ｃに示すように、トレンチ内を含む半導体基体１１の表面に、犠牲酸化膜２２を形成する。このとき、犠牲酸化膜２２は、面方位依存がなく、トレンチコーナー形状の丸めに効果のある、Ｈ２ガスやＯ２ガスを原料ガスとするラジカル系酸化プロセスにて形成する。
【００３４】
次に、図３Ｄに示すように、シリコン系絶縁膜２１をマスクとして、イオン注入法によってホウ素（Ｂ）等のｐ型不純物をトレンチの側壁部及び底面部に注入して、転送ゲートの埋め込みチャネルとなるｐ型の高濃度（ｐ＋）の不純物領域１７を形成する。
このとき、好ましくは、ゲート絶縁膜１２を形成した後の半導体基体１１のｐ型不純物濃度が１×１０１３ａｔｍｓ／ｃｍ２以上となるように、イオン注入の濃度を設定する。
【００３５】
次に、図３Ｅに示すように、犠牲酸化膜２２及びシリコン系絶縁膜２１を、ＨＦやＨ３ＰＯ４を含む薬液で除去する。
続いて、図４Ｆに示すように、トレンチ内を含む半導体基体１１の表面に、基板面方位依存性が低く、シリコンコーナー部の丸めやラフネス低減に効果のあるラジカル酸化プロセスにより、ゲート絶縁膜１２を形成する。ゲート絶縁膜１２の膜厚は、例えば５〜１０ｎｍとする。このときのラジカル酸化は、例えば、Ｈ２ガスやＯ２ガスを原料ガスとして、温度を８００〜１１００℃とする。
そして、このようにラジカル酸化によって形成した、ゲート絶縁膜１２の縦型トランジスタ内における膜厚のばらつきは、最大値／最小値≦１．３（１．２〜１．４）である。
ラジカル酸化によって形成したゲート絶縁膜１２は、少なくとも縦型トランジスタの部分において形成する。好ましくは、縦型トランジスタに限らず、画素部の全回路に同時に形成する。さらに、ロジック部の回路においても、ラジカル酸化によってゲート絶縁膜１２を同時に形成しても構わない。
ラジカル酸化は、不純物による成膜レートの変動がないため、半導体基体１１の不純物濃度が異なる箇所に対しても、同一膜厚のゲート絶縁膜１２が形成される。
【００３６】
なお、上述のラジカル酸化の代わりに、室温〜４００℃にて、Ｈ２ガスやＯ２ガスを原料ガスとしたプラズマ酸化によって、ゲート絶縁膜１２を形成しても構わない。
【００３７】
次に、図４Ｇに示すように、トレンチ内のゲート絶縁膜１２上に、ゲート電極１４の電極層を形成して、トレンチ内を埋め込む。
このゲート電極１４の電極層の材料としては、例えば、ＳｉＨ４，ＰＨ３，Ｈ２を原料ガスとして用いたＣＶＤ法で形成される、ｎ型不純物としてリン（Ｐ）が導入された、多結晶シリコン又はアモルファスシリコンを使用することができる。
さらに、電極層をパターニングして、ゲート電極１４を形成する。
【００３８】
その後は、ゲート電極１４を覆って絶縁層１６を形成し、配線層１５及び絶縁層１６を繰り返して形成する。
このようにして、本実施の形態の固体撮像素子１を製造することができる。
【００３９】
そして、上述した製造方法によって形成される縦型トランジスタにおいて、トレンチの底面部と上部、側壁部で、ゲート絶縁膜１２の膜厚差が２０〜３０％以内の小さいばらつきとなる。
これに対して、ゲート絶縁膜１２を熱酸化によって形成した場合には、ゲート絶縁膜１２の膜厚差が５０〜１００％と大きい。
【００４０】
上述の本実施の形態の固体撮像素子１の構成及びその上述した製造方法によれば、ゲート絶縁膜１２をラジカル酸化又はプラズマ酸化により形成しているので、半導体基体１１の面方位に関係なく、ゲート絶縁膜１２が均一な厚さに形成される。また、ラジカル酸化又はプラズマ酸化によって形成されたゲート絶縁膜１２によって、穴の側壁部のラフネスが低減され、穴のコーナー部が丸められる。穴のコーナー部が丸められるので、穴のコーナー部における電界集中を防ぐことができる。
これにより、縦型トランジスタのゲート絶縁膜の耐圧を充分に確保することができる。
従って、本発明により、高い信頼性を有する半導体装置や固体撮像素子を実現することができる。
【００４１】
また、酸化の速度が半導体基体１１の面方位に依存しないことから、ｐ型の高濃度の不純物領域１７の不純物の拡散速度も面方位への依存性がなく、穴内でのｐ型不純物のプロファイルを均一に制御することができる。これにより、縦型トランジスタを介して転送されるキャリアの変動を安定化させることができ、転送特性の劣化を防ぐことができる。
さらにまた、半導体基体１１の不純物濃度に依存せずに、ほぼ等しい膜厚でゲート絶縁膜１２を形成することができる。
従って、本実施の形態により、固体撮像素子において、良好な画素特性と高い信頼性とを両立することができる。
【００４２】
＜２．変形例＞
上述の実施の形態では、ｐ型の高濃度の不純物領域１７をトレンチの側壁部及び底面部に設けて埋め込みチャネルを形成していた。
本発明は、埋め込みチャネルを形成しない縦型トランジスタにも、適用することが可能である。
【００４３】
上述の実施の形態では、ｎ型不純物としてリン（Ｐ）を、ｐ型不純物としてホウ素（Ｂ）を、それぞれ導入していたが、本発明では、これらの不純物元素に限定されるものではなく、ｎ型不純物又はｐ型不純物に他の元素を使用しても構わない。
【００４４】
上述の実施の形態では、半導体基体１１をシリコン基板として説明したが、本発明では、シリコン基板上のシリコンエピタキシャル層や、他の基板上に形成したシリコン層等、他のシリコン層を半導体基体１１として使用しても構わない。
また、半導体基体１１に、シリコン以外の半導体を使用しても構わない。
【００４５】
上述の実施の形態は、固体撮像素子に本発明を適用した場合であったが、本発明は、トランジスタと他の回路素子を有する半導体装置にも、同様に適用することができる。
他の回路素子としては、抵抗器、キャパシタ、メモリ素子、フォトダイオード等が挙げられる。フォトダイオードを有する半導体装置としては、画素毎にフォトダイオードを有する固体撮像素子とは違って単体のフォトダイオードから成る受光素子を備えた半導体装置、例えば、赤外線センサや、レーザ光を受光検出する装置が挙げられる。
また、他の回路素子は、縦型トランジスタの下に限らず、縦型トランジスタのゲート電極よりも上に形成しても構わない。
【００４６】
また、上述の実施の形態は、縦型トランジスタがＮＭＯＳトランジスタである場合であった。これに対して、固体撮像素子又は半導体装置において、縦型トランジスタがＰＭＯＳトランジスタである場合にも、それぞれの層を上述の実施の形態とは逆の導電型にすれば、本発明を同様に適用することができる。
即ち、縦型トランジスタが第１導電型チャネルのＭＯＳトランジスタである場合、ゲート電極を埋め込む穴の周囲の半導体基体に、第２導電型の不純物をイオン注入することにより、埋め込みチャネルを形成する。
【００４７】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【００４８】
１  固体撮像素子、２  ｎ型不純物領域、１１  半導体基体、１２  ゲート絶縁膜、１３  ｎ型の高濃度の不純物領域（フローティングディフュージョン）、１４  ゲート電極、１５  配線層、１６  絶縁層、２１  シリコン系絶縁膜、２２  犠牲酸化膜
【図１】
2010287743.tif 000003
【図２】
2010287743.tif 000004
【図３】
2010287743.tif 000005
【図４】
2010287743.tif 000006
【図５】
2010287743.tif 000007