(57)【要約】【課題】ゲート電極が微細化されても電流コラプスを抑制することができる化合物半導体装置及びその製造方法を提供する。【解決手段】表面保護膜１０を形成する際に、化合物半導体積層構造上に第１の絶縁膜１０ａを形成し、第１の絶縁膜１０ａの表面に、酸素原子又は窒素原子の少なくとも一方を第１の絶縁膜１０ａよりも多く含む第２の絶縁膜１０ｂを形成し、第２の絶縁膜１０ｂの上方に、第１の絶縁膜１０ａよりもＳｉ−Ｈ結合を少なく含み、第１の絶縁膜１０ａよりも高い絶縁性を示す第３の絶縁膜１０ｃを形成する。【選択図】図２
2010232452.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体積層構造上方に、ソース電極、ドレイン電極及びゲート電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に、表面保護膜を形成する工程と、
を有し、
前記表面保護膜を形成する工程は、
前記化合物半導体積層構造上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の表面に、酸素原子又は窒素原子の少なくとも一方を前記第１の絶縁膜よりも多く含む第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上方に、前記第１の絶縁膜よりもＳｉ−Ｈ結合を少なく含み、前記第１の絶縁膜よりも高い絶縁性を示す第３の絶縁膜を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【請求項２】
前記第２の絶縁膜を形成する工程は、前記第１の絶縁膜の表面を酸素プラズマ又は窒素プラズマに曝す工程を有することを特徴とする請求項１に記載の化合物半導体装置の製造方法。
【請求項３】
前記第２の絶縁膜を形成する工程は、前記第１の絶縁膜の表面を熱酸化する工程を有することを特徴とする請求項１に記載の化合物半導体装置の製造方法。
【請求項４】
前記第１の絶縁膜及び前記第３の絶縁膜として、シリコン窒化膜を形成することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項５】
前記第１の絶縁膜に含まれるシリコンの割合を、化学量論組成におけるシリコンの割合より高くすることを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項６】
化合物半導体積層構造と、
前記化合物半導体積層構造上方に形成されたソース電極、ドレイン電極及びゲート電極と、
前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に形成された表面保護膜と、
を有し、
前記表面保護膜は、
前記化合物半導体積層構造上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、酸素原子又は窒素原子の少なくとも一方を前記第１の絶縁膜よりも多く含む第２の絶縁膜と、
前記第２の絶縁膜の上方に形成され、前記第１の絶縁膜よりもＳｉ−Ｈ結合を少なく含み、前記第１の絶縁膜よりも高い絶縁性を示す第３の絶縁膜と、
を有することを特徴とする化合物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法等に関する。
【背景技術】
【０００２】
近年、化合物半導体装置、特にＧａＮ系化合物半導体を主な材料とした高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）の高出力高周波用デバイスへの適用について検討がなされている。ＧａＮ系化合物半導体を主な材料としたＨＥＭＴ（以下、ＧａＮ系ＨＥＭＴともいう）では、表面に、電気的な特性及び化学的な特性の安定のために、シリコン窒化膜が表面保護膜として形成されている。ＧａＮ系ＨＥＭＴの表面には電流コラプスとよばれる電流変動を引き起こすトラップが多く存在しており、シリコン窒化膜はこのようなトラップの不活性化に効果的である。
【０００３】
表面保護膜には、化合物半導体層の表面に対する安定化作用及び絶縁性が要求される。安定化作用の一つとして、外的要因による化合物半導体層の表面の化学的変化の抑制が挙げられる。化合物半導体層は２種類以上の元素から構成されており、水分等の浸入により腐食しやすい。表面保護膜には、このような腐食の抑制が要求される。また、安定化作用の他の一つとして、化合物半導体層の表面準位の形成の抑制が挙げられる。化合物半導体層の表面に自然酸化膜等の酸化膜が存在すると、表面準位が形成され、表面の電位が変化する。表面保護膜には、このような表面準位の形成の抑制が要求される。
【０００４】
水素により終端された結合等を多く含むシリコン窒化膜は、化合物半導体層の表面に対する化学的作用が大きく、表面に存在する不安定な原子結合状態を安定化する作用も有している。但し、このようなシリコン窒化膜の電気伝導性は比較的高く、表面保護膜として用いると、十分な絶縁性を確保しにくい。
【０００５】
そこで、Ｓｉ−Ｈ結合を多く有するシリコン窒化膜を形成した後に、その上に絶縁性の高いシリコン窒化膜を形成することにより、表面保護膜を２層構造とすることが提案されている。
【０００６】
その一方で、ＧａＮ系ＨＥＭＴの高周波特性の向上にはゲート電極の微細化が効果的である。
【０００７】
しかしながら、従来のＧａＮ系ＨＥＭＴでは、ゲート電極の微細化に伴って、２層構造の表面保護膜を用いても電流コラプスを十分に抑制することができなくなってきている。このような問題点は、ＧａＮ系ＨＥＭＴ等の高出力高周波デバイスだけでなく、他の化合物半導体装置にも存在する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２０５３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、ゲート電極が微細化されても電流コラプスを抑制することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
化合物半導体装置の製造方法の一態様では、化合物半導体積層構造上方に、ソース電極、ドレイン電極及びゲート電極を形成し、前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に、表面保護膜を形成する。また、前記表面保護膜を形成する際に、前記化合物半導体積層構造上に第１の絶縁膜を形成し、前記第１の絶縁膜の表面に、酸素原子又は窒素原子の少なくとも一方を前記第１の絶縁膜よりも多く含む第２の絶縁膜を形成し、前記第２の絶縁膜の上方に、前記第１の絶縁膜よりもＳｉ−Ｈ結合を少なく含み、前記第１の絶縁膜よりも高い絶縁性を示す第３の絶縁膜を形成する。
【００１１】
化合物半導体装置の一態様には、化合物半導体積層構造と、前記化合物半導体積層構造上方に形成されたソース電極、ドレイン電極及びゲート電極と、前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に形成された表面保護膜と、が設けられている。前記表面保護膜には、前記化合物半導体積層構造上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、酸素原子又は窒素原子の少なくとも一方を前記第１の絶縁膜よりも多く含む第２の絶縁膜と、前記第２の絶縁膜の上方に形成され、前記第１の絶縁膜よりもＳｉ−Ｈ結合を少なく含み、前記第１の絶縁膜よりも高い絶縁性を示す第３の絶縁膜と、が設けられている。
【発明の効果】
【００１２】
上記の化合物半導体装置の製造方法等によれば、電流コラプスを引き起こす電子のトラップを低減することができる。このため、ゲート電極が微細化されても電流コラプスを抑制することできる。
【図面の簡単な説明】
【００１３】
【図１Ａ】第１の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。
【図１Ｂ】図１Ａに引き続き、第１の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。
【図２】表面保護膜１０を形成する方法を工程順に示す断面図である。
【図３】電流コラプスの検証結果を示すグラフである。
【図４】第２の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。
【図５】第１の実施形態、第２の実施形態の変形例を示す断面図である。
【発明を実施するための形態】
【００１４】
（表面保護膜について）
本願発明者は、２層構造の表面保護膜を用いても電流コラプスを十分に抑制することができなくなってきている原因について検討を行った。この結果、表面保護膜内にもトラップとして機能する部分が存在し、この部分が、ゲート電極の微細化に伴う電界強度の増加によって電流コラプスを引き起こしていることを見出した。
【００１５】
表面保護膜としてシリコン窒化膜をプラズマＣＶＤ（chemical vapor deposition）法により形成する場合には、例えば、シリコンの原料としてＳｉＨ4ガスを用い、窒素の原料としてＮ2ガス又はＮＨ3ガスを用いる。この場合、高周波電力により、これらの原料ガスの一部から水素原子が脱離及びプラズマ化し、乖離原料ガス（プリカーサ）が化合物半導体層の表面に到達する。そして、プリカーサが化合物半導体層の表面上に存在するシリコン原子及び窒素原子と結合し、水素が離脱する。つまり、化合物半導体層の表面上に存在する不完全な結合は、後続のプリカーサにより安定な状態に変化していく。このようにしてシリコン窒化膜が形成されていくと考えられる。
【００１６】
ところが、シリコン窒化膜の形成の終了段階では、不完全な結合が安定にならないまま残留してしまう。つまり、不完全なＳｉ−Ｎ結合及びＳｉ−Ｈ結合がシリコン窒化膜の表面に多く残留してしまう。これは、高周波電力の切断に伴ってプリカーサが十分な反応をする前にエネルギの供給が絶たれ、また、原料ガスの供給の切断に伴って後続のプリカーサが供給されなくなるからであると考えられる。このような現象は、Ｓｉ−Ｈ結合を多く有する下側のシリコン窒化膜において顕著に生じる。また、その上に絶縁性の高い上側のシリコン窒化膜を形成しても、絶縁性の高いシリコン窒化膜の組成は化学量論組成に極めて近いため、不完全な結合を形成しにくいと考えられる。そして、不完全な結合が残留してしまうと、これらが電子のトラップとして作用し、電流コラプスを引き起こすと考えられる。
【００１７】
本願発明者は、このように不完全な結合によって電流コラプスが引き起こされていることを見出し、更に鋭意検討を行った。この結果、下側のＳｉ−Ｈ結合を多く有するシリコン窒化膜を形成した後で、上側の絶縁性の高いシリコン窒化膜を形成する前に、下側のシリコン窒化膜の表面に対してプラズマ処理等を行うことにより、不完全な結合を低減して電流コラプスを抑制することができることに想到した。
【００１８】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１Ａ乃至図１Ｂは、第１の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）を製造する方法を工程順に示す断面図である。
【００１９】
第１の実施形態では、先ず、図１Ａ（ａ）に示すように、例えば半絶縁性のＳｉＣ基板等の基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：metal organic vapor phase epitaxy）法により、バッファ層２ａ、電子走行層２ｂ、電子供給層２ｃ及び表面層２ｄをこの順でエピタキシャル成長させる。バッファ層２ａ及び電子走行層２ｂとしては、例えば不純物がドーピングされていないＧａＮ層（ｉ−ＧａＮ層）を形成し、これらの総厚は３μｍ程度とする。バッファ層２ａは、基板１の表面に存在する格子欠陥の電子走行層２ｂへの伝播を防止している。電子供給層２ｃとしては、例えばｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）を形成し、その厚さは１０ｎｍ程度とする。表面層２ｄとしては、例えばｎ型のＧａＮ層（ｎ−ＧａＮ層）を形成し、その厚さは１０ｎｍ以下とする。バッファ層２ａ、電子走行層２ｂ、電子供給層２ｃ及び表面層２ｄが化合物半導体領域２（化合物半導体積層構造）に含まれる。
【００２０】
次いで、図１Ａ（ｂ）に示すように、化合物半導体領域２に向けて選択的にＡｒを注入することにより、活性領域を画定する素子分離領域３を化合物半導体領域２及び基板１の表層部に形成する。
【００２１】
その後、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域を開口するレジストパターンを化合物半導体領域２上に形成する。続いて、レジストパターンをマスクとして用い、不活性ガス及びＣｌ2ガス等の塩素系ガスを用いたドライエッチングを表面層２ｄに対して行うことにより、図１Ａ（ｃ）に示すように、表面層２ｄに２個の開口部を形成する。なお、開口部の深さに関し、表面層２ｄの一部を残してもよく、また、電子供給層２ｃの一部を除去してもよい。つまり、開口部の深さは表面層２ｄの厚さと一致している必要はない。
【００２２】
次いで、同じく図１Ａ（ｃ）に示すように、一方の開口部内にソース電極４を形成し、他方の開口部内にドレイン電極５を形成する。ソース電極４及びドレイン電極５の形成に当たっては、例えば、先ず、蒸着法によりＴｉ層を形成し、その上に蒸着法によりＡｌ層を形成する。Ｔｉ層の厚さは２０ｎｍ程度、Ａｌ層の厚さは２００ｎｍ程度とする。そして、開口部の形成に用いたレジストパターンを除去する。つまり、ソース電極４及びドレイン電極５の形成では、例えば蒸着及びリフトオフの技術を用いる。その後、５５０℃程度での熱処理を行うことにより、ソース電極４及びドレイン電極５と化合物半導体領域２の表面（電子供給層２ｃの表面）との間をオーミックコンタクトさせる。なお、開口部の形成後にレジストパターンを除去し、ソース電極４及びドレイン電極５の形成用に新たにレジストパターンを形成してもよい。
【００２３】
続いて、図１Ａ（ｄ）に示すように、化合物半導体領域２上の全面に、ソース電極４及びドレイン電極５を覆う表面保護膜１０を形成する。
【００２４】
ここで、表面保護膜１０を形成する方法について説明する。図２は、表面保護膜１０を形成する方法を工程順に示す断面図である。
【００２５】
先ず、図２（ａ）に示すように、全面にシリコン窒化膜１０ａを、例えばプラズマ化学気相成長（ＣＶＤ：chemical vapor deposition）法により形成する。シリコン窒化膜１０ａの厚さは、例えば２０ｎｍ程度とする。また、シリコン窒化膜１０ａの組成は、化学量論組成（Ｓｉ3Ｎ4）よりもシリコンの割合が多いものとする。従って、シリコン窒化膜１０ａのＳｉ−Ｈ結合の濃度は、化学量論組成のシリコン窒化膜のそれよりも高くなる。このようなシリコン窒化膜１０ａは、次のようにして形成することができる。例えば、原料ガスを乖離させるプラズマ励起周波数は１３．５６ＭＨｚとし、高周波出力は５０Ｗとする。また、原料ガスに関し、ＳｉＨ4ガスの流量、Ｎ2ガスの流量、Ｈｅガスの流量は、夫々、３ｓｃｃｍ、１５０ｓｃｃｍ、１０００ｓｃｃｍとする。シリコン窒化膜１０ａの屈折率は２．０よりも高いことが好ましい。
【００２６】
次いで、シリコン窒化膜１０ａの表面のプラズマ処理を行うことにより、図２（ｂ）に示すように、シリコン窒化膜１０ａの表層部をシリコン含有絶縁膜１０ｂに変化させる。このプラズマ処理では、例えば、プラズマＣＶＤ装置を用いて酸素プラズマへの曝露を行う。この場合、酸素ガスを乖離させるプラズマ励起周波数は１３．５６ＭＨｚとし、高周波出力は５０Ｗとする。また、原料ガスに関し、Ｏ2ガスの流量を３００ｓｃｃｍとする。この条件下で３分間程度のプラズマ処理を行えば、厚さが最大で１０ｎｍ程度のシリコン含有絶縁膜１０ｂが得られる。このようなプラズマ処理により形成されたシリコン含有絶縁膜１０ｂ中のＳｉ−Ｈ結合の濃度は、シリコン窒化膜１０ａのそれよりも極めて低いものとなる。つまり、シリコン含有絶縁膜１０ｂの表面に存在する不完全な結合手は、シリコン窒化膜１０ａの表面に存在する不完全な結合手よりも著しく少ない。
【００２７】
その後、図２（ｃ）に示すように、全面にシリコン窒化膜１０ｃを、例えばプラズマＣＶＤ法により形成する。シリコン窒化膜１０ｃの厚さは、例えば３０ｎｍ程度とする。また、シリコン窒化膜１０ｃの組成は、少なくともシリコン窒化膜１０ａよりも化学量論組成に近いものとし、化学量論組成にすることが好ましい。従って、シリコン窒化膜１０ｃのＳｉ−Ｈ結合の濃度は、シリコン窒化膜１０ａのそれよりも低くなり、また、シリコン窒化膜１０ｃの絶縁性は、シリコン窒化膜１０ａのそれよりも高くなる。このようなシリコン窒化膜１０ｃは、次のようにして形成することができる。例えば、プラズマ励起周波数は１３．５６ＭＨｚとし、高周波出力は５０Ｗとする。また、原料ガスに関し、ＳｉＨ4ガスの流量、Ｎ2ガスの流量、Ｈｅガスの流量は、夫々、２ｓｃｃｍ、１５０ｓｃｃｍ、１０００ｓｃｃｍとする。シリコン窒化膜１０ｃの屈折率は２．０と同程度であることが好ましい。
【００２８】
なお、シリコン含有絶縁膜１０ｂの形成に当たり、酸素プラズマへの曝露に代えて窒素プラズマへの曝露を行ってもよい。この場合、窒素ガスを乖離させるプラズマ励起周波数は１３．５６ＭＨｚとし、高周波出力は５０Ｗとする。また、原料ガスに関し、Ｈ2ガスの流量を１０００ｓｃｃｍとする。この条件下で５分間程度のプラズマ処理を行えば、厚さが１０ｎｍ程度のシリコン含有絶縁膜１０ｂが得られる。このようなプラズマ処理により形成されたシリコン含有絶縁膜１０ｂ中のＳｉ−Ｈ結合の濃度は、シリコン窒化膜１０ａのそれよりも極めて低いものとなる。つまり、シリコン含有絶縁膜１０ｂの表面に存在する不完全な結合手は、シリコン窒化膜１０ａの表面に存在する不完全な結合手よりも著しく少ない。
【００２９】
また、プラズマ処理（酸素プラズマ又は窒素プラズマへの曝露）に代えて熱処理を行うことにより、熱酸化膜をシリコン含有絶縁膜１０ｂとして形成してもよい。
【００３０】
このようにして表面保護膜１０を形成することができる。
【００３１】
表面保護膜１０の形成後には、図１Ｂ（ｅ）に示すように、ゲート電極用の開口部１０ｇを形成する予定の領域に整合する開口部２１ａを備えたレジストパターン２１を表面保護膜１０上に形成する。そして、レジストパターン２１をマスクとしたドライエッチングを行うことにより、表面保護膜１０に開口部１０ｇを形成する。このドライエッチングでは、例えばＳＦ6ガスを用いる。続いて、レジストパターン２１を除去する。
【００３２】
その後、図１Ｂ（ｆ）に示すように、ゲート電極を形成する予定の領域に整合する開口部２２ａを備えた下層レジストパターン２２及び開口部２２ａより狭い開口部２３ａを備えた上層レジストパターン２３をシリコン窒化膜１０上に形成する。
【００３３】
これらの下層レジストパターン２２及び上層レジストパターン２３の形成に当たっては、先ず、アルカリ可溶性樹脂（ポリメチルグルタルイミド（ＰＭＧＩ）（例えば、米国マイクロケム社製））を、例えばスピンコート法により塗布し、熱処理することにより、レジスト膜を形成する。更に、感光性レジスト剤（商品名ＰＦＩ３２−Ａ８:住友化学社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。次いで、紫外線露光により幅が０．８μｍ程度の開口部２３ａを上層のレジスト膜に形成する。この結果、開口部２３ａを備えた上層レジストパターン２３が得られる。その後、上層レジストパターン２３をマスクとして、アルカリ現像液を用いて下層のレジスト膜をウェットエッチングする。この結果、開口部２２ａを備えた下層レジストパターン２２が得られる。これらの処理により、図１Ｂ（ｆ）に示すように、庇構造の多層レジストが得られる。
【００３４】
下層レジストパターン２２及び上層レジストパターン２３の形成後、同じく図１Ｂ（ｆ）に示すように、開口部２２ａ内にゲート電極６を形成する。ゲート電極６の形成に当たっては、例えば、蒸着法によりＮｉ層を形成し、その上に蒸着法によりＡｕ層を形成する。Ｎｉ層の厚さは１０ｎｍ程度、Ａｕ層の厚さは３００ｎｍ程度とする。
【００３５】
次いで、図１Ｂ（ｇ）に示すように、加温した有機溶剤を用いてレジストパターン２２及び２３を除去する。つまり、ゲート電極６の形成でも、例えば蒸着及びリフトオフの技術を用いる。
【００３６】
その後、保護膜及び配線等を形成して、ＧａＮ系ＨＥＭＴ（半導体装置）を完成させる。
【００３７】
このようにして製造されたＧａＮ系ＨＥＭＴでは、図２（ｃ）に示すように、表面保護膜１０が、シリコン窒化膜１０ａ、シリコン含有絶縁膜１０ｂ及びシリコン窒化膜１０ｃの３層構造となっている。そして、シリコン窒化膜１０ａ中のＳｉ−Ｈ結合の濃度はシリコン窒化膜１０ｃのそれよりも高く、シリコン窒化膜１０ｃの絶縁性はシリコン窒化膜１０ａのそれよりも高い。従って、化合物半導体領域２の表面のトラップが低減され、また、高い絶縁性を確保することができる。更に、本実施形態では、シリコン窒化膜１０ａとシリコン窒化膜１０ｃとの間にシリコン含有絶縁膜１０ｂが存在しているため、表面保護膜１０中の不完全な結合手が極めて少ない。従って、従来のものと比較して電子のトラップとして機能する部分が極めて少なく、電流コラプスをより効果的に抑制することができる。
【００３８】
ここで、シリコン含有絶縁膜１０ｂの特徴について説明する。先ず、酸素プラズマへの暴露により形成された場合の特徴について説明し、次に、窒素プラズマへの曝露により形成された場合の特徴について説明する。
【００３９】
シリコン窒化膜１０ａの表面を酸素プラズマに曝すと、活性な酸素原子がシリコン窒化膜１０ａの表面に到達し、不完全なＳｉ−Ｎ結合及びＳｉ−Ｈ結合が、結合エネルギが低く安定なＳｉＯ、ＳｉＯ2又はＳｉＯＮに変化する。このようにして不完全Ｓｉ−Ｎ結合及びＳｉ−Ｈ結合が大幅に減少する。
【００４０】
また、シリコン窒化膜１０ａの表面を窒素プラズマに曝すと、活性な窒素原子がシリコン窒化膜１０ａの表面に到達し、不完全なＳｉ−Ｎ結合及びＳｉ−Ｈ結合が、結合エネルギが低く安定なＳｉＮ（窒素リッチ窒化珪素）に変化する。このようにして不完全Ｓｉ−Ｎ結合及びＳｉ−Ｈ結合が大幅に減少する。
【００４１】
また、これらのプラズマ処理によってシリコン含有絶縁膜１０ｂが形成されるだけでなく、残存するシリコン窒化膜１０ａ内部のトラップが低減されるという効果も得られる。上述のように、シリコン窒化膜１０ａとしては、Ｓｉ−Ｈ濃度が高いものを形成する。これは、化合物半導体領域２の表面に存在する自然酸化膜等の不安定な結合を安定状態に遷移させ、化合物半導体領域２の表面を改質するためでもある。但し、Ｓｉ−Ｈ結合の一部はこのような遷移及び改質に用いられず、そのまま残留する。このような残留したＳｉ−Ｈ結合の多くはシリコン窒化膜１０ａの形成時に後続のプリカーサとの結合により消滅していくが、それでも残留するものもあり、また、この過程で不完全なＳｉ−Ｈ結合が生じることもある。そして、この不完全なＳｉ−Ｈ結合はトラップとして作用し得る。また、この不完全なＳｉ−Ｈ結合の存在に伴って絶縁性が低くなる。このような不完全なＳｉ−Ｈ結合が存在していても、シリコン含有絶縁膜１０ｂの形成時に上述のようなプラズマ処理を行うと、活性酸素原子又は活性窒素原子の浸透により、不完全なＳｉ−Ｈ結合が安定なＳｉＯ、ＳｉＮ等に変換される。このようにして、シリコン窒化膜１０ａ内部のトラップも低減される。
【００４２】
本願発明者が第１の実施形態に沿ってＧａＮ系ＨＥＭＴを製造し、シリコン窒化膜１０ａ及び１０ｃについて種々の測定を行ったところ、下記表１に示す結果が得られた。
【００４３】
【表１】
2010232452.tif 000003
【００４４】
また、熱酸化によりシリコン含有絶縁膜１０ｂを形成した場合の電流コラプスについて調査を行ったところ、図３（ｃ）に示す結果が得られた。なお、図３には、比較のために２つの比較例の結果も示している。図３（ａ）はシリコン窒化膜１０ａのみから表面保護膜を構成した場合の結果を示し、図３（ｂ）はシリコン窒化膜１０ａ及び１０ｃのみから表面保護膜を構成した場合の結果を示す。
【００４５】
図３に示すように、シリコン含有絶縁膜１０ｂを含む３層構造の表面保護膜１０を用いた場合には、２つの比較例と比較して、電流コラプスを大幅に抑制することができた。
【００４６】
（第２の実施形態）
次に、第２の実施形態について説明する。図４は、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）を製造する方法を工程順に示す断面図である。第２の実施形態では、ゲート電極６に代えてマッシュルーム型のゲート電極を形成する。つまり、柄の部分及び傘の部分を備えたゲート電極を形成する。
【００４７】
第２の実施形態では、先ず、第１の実施形態と同様にして、シリコン窒化膜１０の形成までの処理を行う（図１Ａ（ｄ））。次いで、図４（ａ）に示すように、ファインゲート用レジストパターン３１、下層レジストパターン３２及び上層レジストパターン３３をシリコン窒化膜１０上に形成する。ファインゲート用レジストパターン３１には、マッシュルーム型のゲート電極の柄の部分を形成する予定の領域に開口部３１ａが形成されている。下層レジストパターン３２には、ゲート電極の傘の部分を形成する予定の領域に開口部３２ａが形成されている。上層レジストパターン３３には、開口部３２ａより狭い開口部３３ａが形成されている。
【００４８】
これらのファインゲート用レジストパターン３１、下層レジストパターン３２及び上層レジストパターン３３の形成に当たっては、先ず、ポリメタクリル酸メチル樹脂（ＰＭＭＡ）（例えば、米国マイクロケム社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。次いで、ポリメチルグルタルイミド（ＰＭＧＩ）（例えば、米国マイクロケム社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。その後、ポジ型電子線レジスト剤（例えば、商品名ＺＥＰ５２０−Ａ：日本ゼオン社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。続いて、電子線描画法により幅が０．８μｍ程度の開口部３３ａを上層のレジスト膜に形成する。この結果、開口部３３ａを備えた上層レジストパターン３３が得られる。次いで、上層レジストパターン３３をマスクとして、アルカリ現像液を用いてその下のレジスト膜をウェットエッチングする。この結果、開口部３２ａを備えた下層レジストパターン３２が得られる。これらの処理により、図４（ａ）に示すように、庇構造の多層レジストが得られる。更に、電子線描画により最も下方に位置するレジスト膜を加工することにより、幅が０．１μｍ程度の開口部３１ａを形成する。この結果、開口部３１ａを備えたファインゲート用レジストパターン３１が得られる。
【００４９】
ファインゲート用レジストパターン３１、下層レジストパターン３２及び上層レジストパターン３３の形成後、ファインゲート用レジストパターン３１をマスクとしてＳＦ6ガスでシリコン窒化膜１０をドライエッチングすることにより、開口部３１ａに整合する開口部１０ｇを形成する。
【００５０】
次いで、図４（ｂ）に示すように、開口部３３ａ、３２ａ及び３１ａ内にゲート電極１６を形成する。ゲート電極１６の形成に当たっては、例えば、蒸着法によりＮｉ層を形成し、その上に蒸着法によりＡｕ層を形成する。Ｎｉ層の厚さは１０ｎｍ程度、Ａｕ層の厚さは３００ｎｍ程度とする。
【００５１】
次いで、図４（ｃ）に示すように、加温した有機溶剤を用いてレジストパターン３１、３２及び３３を除去する。つまり、ゲート電極１６の形成でも、例えば蒸着及びリフトオフの技術を用いる。
【００５２】
その後、保護膜及び配線等を形成して、ＧａＮ系ＨＥＭＴ（半導体装置）を完成させる。
【００５３】
このような第２の実施形態によっても第１の実施家体と同様の効果が得られる。また、マッシュルーム型のゲート電極１６が設けられているため、高周波特性がより良好なものとなる。
【００５４】
なお、シリコン窒化膜１０ａ、シリコン含有絶縁膜１０ｂ及びシリコン窒化膜１０ｃの厚さは上述のものに限定されないが、
【００５５】
また、第１及び第２の実施形態では、ゲート電極６及び１６と化合物半導体領域２との関係に関し、ショットキー構造が採用されているが、図５（ａ）及び（ｂ）に示すように、ＭＩＳ（metal-insulator-semiconductor）構造が採用されてもよい。
【００５６】
また、表面層２ｄのゲート電極６、１６の下方の部分にリセスが形成されていてもよい。
【００５７】
また、ゲート電極６、１６が、ソース電極４及びドレイン電極５の中心位置よりもソース電極４側に位置していてもよい。
【００５８】
また、基板として炭化シリコン（ＳｉＣ）基板に代えて、ＧａＮ基板、サファイア基板又はシリコン基板等を用いてもよい。また、基板が半絶縁性でなくてもよい。
【符号の説明】
【００５９】
１：ＳｉＣ基板
２：化合物半導体領域
３：素子分離領域
４：ソース電極
５：ドレイン電極
６、１６：ゲート電極
１０：表面保護膜
１０ａ：シリコン窒化膜
１０ｂ：シリコン含有絶縁膜
１０ｃ：シリコン窒化膜
【図１Ａ】
2010232452.tif 000004
【図１Ｂ】
2010232452.tif 000005
【図２】
2010232452.tif 000006
【図３】
2010232452.tif 000007
【図４】
2010232452.tif 000008
【図５】
2010232452.tif 000009