(57)【要約】      （修正有）【課題】下地めっき層における腐食に関して改善したセラミックパッケージを提供する。【解決手段】パッケージ用基板の製造方法は、集合基板を準備する工程５０と、集合基板に溝３１３を形成する工程４８とを含んでいる。集合基板は、第１セラミック層１１１と第１セラミック層の上に設けられた第２セラミック層１１２とを含んでいる。第２セラミック層は、第１セラミック層よりもガラス成分の含有率が高い。集合基板に溝３１３を形成する工程４８は、集合基板の複数のパッケージ領域３１の境界に沿ってレーザー光を照射することを含んでいる。【選択図】図４
2010232619.tif 000002
【特許請求の範囲】
【請求項１】
集合基板を準備する工程であり、
前記集合基板は、第１セラミック層と前記第１セラミック層の上に設けられた第２セラミック層とを含んでおり、前記第２セラミック層は前記第１セラミック層よりもガラス成分の含有率が高く、
前記集合基板は、複数のパッケージ領域を有しており、前記複数のパッケージ領域の各々は、キャビティー領域と、前記キャビティー領域の周囲の領域に設けられているとともに前記第２セラミック層の上に形成された導体パターンと、前記導体パターンの上に形成された下地めっき層と、前記下地めっき層の上に形成された上層めっき層とを含んでいる、集合基板を準備する工程と、
前記集合基板の前記複数のパッケージ領域の境界に沿ってレーザー光を照射して前記集合基板に溝を形成する工程と、
を有しているパッケージ用基板の製造方法。
【請求項２】
前記第１セラミック層におけるガラス成分の含有率が、５％未満であり、
前記第２セラミック層におけるガラス成分の含有率が、４０％以上である、
ことを特徴とする請求項１記載のパッケージ用基板の製造方法。
【請求項３】
請求項１または請求項２記載の溝を形成する工程の後に、
前記溝に沿って前記集合基板を分割する工程を有しているパッケージの製造方法。
【請求項４】
キャビティー領域と周囲領域とを有しており、前記周囲領域に形成された下地めっき層と、前記下地めっき層の上に形成された上層めっき層と、前記下地めっき層の側面に形成されたガラス材料を含む被覆層とを含んでいるパッケージと、
前記パッケージの前記キャビティー領域に実装された電子素子と、
を備えた電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ用基板の製造方法、パッケージの製造方法および電子装置に関するものである。
【背景技術】
【０００２】
電子装置のパッケージとして、キャビティー領域を有するものがある。電子素子は、キャビティーに実装されている。キャビティー領域の周囲の領域には、下地めっき層および上層めっき層が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１７３４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
下地めっき層は、上層めっき層に比べて、腐食に関する対策が必要である。特に、下地めっき層の側面が大気に触れる可能性のあるパッケージにおいては、下地めっき層における腐食に関する対策が必要である。
【課題を解決するための手段】
【０００５】
本発明の一つの態様によれば、パッケージ用基板の製造方法は、集合基板を準備する工程と、集合基板に溝を形成する工程とを含んでいる。集合基板は、第１セラミック層と第１セラミック層の上に設けられた第２セラミック層とを含んでいる。第２セラミック層は、第１セラミック層よりもガラス成分の含有率が高い。集合基板は、複数のパッケージ領域を有しており、複数のパッケージ領域の各々は、キャビティー領域と、キャビティー領域の周囲領域に設けられているとともに第２セラミック層の上に形成された導体パターンと、導体パターンの上に形成された下地めっき層と、下地めっき層の上に形成された上層めっき層とを含んでいる。集合基板に溝を形成する工程は、集合基板の複数のパッケージ領域の境界に沿ってレーザー光を照射することを含んでいる。
【発明の効果】
【０００６】
本発明の一つの態様によれば、パッケージ用基板の製造方法は、第２セラミック層を含む集合基板にレーザー光を照射することによって集合基板に溝を形成することによって、下地めっき層の側面を、ガラス材料を含む被覆層によって覆うことができ、下地めっき層における腐食に関して改善されている。
【図面の簡単な説明】
【０００７】
【図１】本発明の一つの実施形態における電子装置を示している。
【図２】図１に示された電子装置の例示的な製造方法を示している。
【図３】図２の工程２２におけるパッケージ用基板を示している。
【図４】図３に示されたパッケージ用基板の例示的な製造方法を示している。
【図５】集合基板の構造を示している。
【図６】図４における工程４８を模式的に示している。
【図７】工程４８によって得られるパッケージ用基板の溝３１３の構造を示している。
【発明を実施するための形態】
【０００８】
以下、本発明の例示的な実施形態について図面を参照して説明する。
【０００９】
本発明の一つの実施形態における電子装置は、図１に示されているように、パッケージ１１と、電子素子１２と、カバー１３とを含んでいる。図１において、電子装置は、内部構造を示すことを目的に、分解された状態で示されている。例示的な電子装置は、水晶振動子である。以下、電子装置は、水晶振動子として説明されている。
【００１０】
パッケージ１１は、キャビティー部を有している。パッケージ１１は、図１の拡大図に示されているように、第１セラミック層１１１および第２セラミック層１１２を含んでいる。例示的な第１セラミック層１１１は、アルミナからなる。第１セラミック層１１１におけるガラス成分の例示的な含有率は、５％未満である。第２セラミック層１１２は、第１セラミック層１１１の上に設けられている。例示的な第２セラミック層１１２は、ガラスセラミックからなる。第２セラミック層１１２におけるガラス成分の例示的な含有率は、４０％以上である。第２セラミック層１１２は、第１セラミック層１１１よりもガラス成分の含有率に関して高い。
【００１１】
パッケージ１１は、第２セラミック層１１２の上に形成された導体パターン１１３をさらに含んでいる。例示的な導体パターン１１３は、実質的にモリブデン（Ｍｏ）からなる。パッケージ１１は、導体パターン１１３の上に形成された下地めっき層１１４をさらに含んでいる。例示的な下地めっき層１１４は、実質的にニッケル（Ｎｉ）からなる。パッケージ１１は、下地めっき層１１４の上に形成された上層めっき層１１５をさらに含んでいる。例示的な上層めっき層１１５は、実質的に金（Ａｕ）からなる。図１において、第２セラミック層１１２、導体パターン１１３、下地めっき層１１４および上層めっき層１１５の各々の界面が、被覆層１１６を透視した状態で、破線によって示されている。
【００１２】
パッケージ１１は、下地めっき層１１４の側面を覆っている被覆層１１６をさらに含んでいる。本実施形態の電子装置は、下地めっき層１１４の側面を覆っている被覆層１１６を含んでいることにより、下地めっき層１１４の腐食に関して低減されている。
被覆層１１６は、第２セラミック層１１２の側面と、導体パターン１１３の側面と、上層めっき層１１５の側面とを覆っている。被覆層１１６は、実質的にガラス材料からなる。例示的なガラス材料は、ＳｉＯ２，ＭｇＯ，Ｂ２Ｏ３，Ｂｉ２Ｏ３，Ｎａ２Ｏ，Ｌｉ２Ｏ，Ｋ２Ｏ，ＣｒＯ，ＣａＯ，ＳｒＯ，ＢａＯ，ＰｂＯおよびＺｎＯを含んでいる。
【００１３】
電子素子１２は、パッケージ１１のキャビティー部に設けられており、パッケージ１１に実装されている。例示的な電子素子１２は、水晶振動片である。カバー１３は、パッケージ１１に接合されており、電子素子１２を覆っている。
【００１４】
以下、図１に示された電子装置の例示的な製造方法について説明する。図２に示されているように、例示的な製造方法は、工程２２および工程２４を含んでいる。
【００１５】
工程２２は、パッケージ用基板を準備することである。パッケージ用基板は、図３における拡大図に示されているように、複数のパッケージ領域３１を含んでいる。複数のパッケージ領域３１は、平面的に配置されている。複数のパッケージ領域３１の各々は、キャビティー領域３１１および周囲領域３１２を含んでいる。パッケージ用基板は、複数のパッケージ領域３１の境界に設けられた溝３１３をさらに含んでいる。
【００１６】
工程２２は、図４に示されているように、工程４２から工程４８までを含んでいる。
【００１７】
工程４２は、集合基板用の予備成形体を準備する工程である。工程４４は、予備成形体を焼成する工程である。
【００１８】
工程４６は、工程４４において得られた焼結体にめっきを施す工程である。工程４６において得られる集合基板は、図５に示されているように、導体パターン１１３と、下地めっき層１１４と、上層めっき層１１５とを含んでいる。例示的な導体パターン１１３は、実質的にモリブデン（Ｍｏ）からなる。導体パターン１１３、下地めっき層１１４および上層めっき層１１５は、複数のパッケージ領域３１の複数の周辺領域３１２に全面的に形成されている。例示的な下地めっき層１１４は、実質的にニッケル（Ｎｉ）からなる。例示的な上層めっき層１１５は、実質的に金（Ａｕ）からなる。図５において、複数のパッケージ領域の境界が、仮想線である一点鎖線によって示されている。
【００１９】
再び図４を参照して、集合基板を準備する工程５０は、工程４２から工程４６までを含んでいる。
【００２０】
工程４８は、集合基板に溝３１３を形成することである。溝３１３は、複数のパッケージ領域３１の境界に沿って形成される。溝３１は、複数のパッケージ領域３１の境界に沿ってレーザー光を照射することによって形成される。図６に示されているように、レーザー光は、第２セラミック層１１２まで達する。溝３１３の例示的な深さは、集合基板の厚みの１０から１５％までの範囲に含まれる。
【００２１】
図７に示されているように、レーザー光によって第２セラミック層１１２に含有されていたガラス成分が溶融して、導体パターン１１３の側面、下地めっき層１１４の側面および上層めっき層１１５の側面を覆う。
【００２２】
再び図２を参照して、工程２４は、電子素子１２を実装することである。工程２４は、パッケージ用基板に電子素子１２を電気的に接続することである。電子素子１２は、パッケージ用のキャビティー領域３１１に設けられる。パッケージ用基板のキャビティー領域３１１は、カバー１３によって覆われる。パッケージ用基板は、溝３１３に沿って分割される。
【符号の説明】
【００２３】
１１  パッケージ
１２  電子素子
１３  カバー
１１１  第１セラミック層
１１２  第２セラミック層
１１３  導体パターン
１１４  下地めっき層
１１５  上層めっき層
１１６  被覆層
【図１】
2010232619.tif 000003
【図２】
2010232619.tif 000004
【図３】
2010232619.tif 000005
【図４】
2010232619.tif 000006
【図５】
2010232619.tif 000007
【図６】
2010232619.tif 000008
【図７】
2010232619.tif 000009