(57)【要約】【課題】シリコン基板上に複数のエピタキシャル層を備えたエピタキシャルシリコンウェーハであっても、半導体デバイスの形成後に汚染された重金属を確実にデバイスの形成領域から除去可能なエピタキシャルシリコンウェーハを提供する。【解決手段】第一エピタキシャル層１２には、ボロン（Ｂ）濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の第一のゲッタリング領域１５を、第二エピタキシャル層１３には、カーボン（Ｃ）濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の第二のゲッタリング領域１４をそれぞれ形成した。【選択図】図１
2010199225.tif 000002
【特許請求の範囲】
【請求項１】
シリコンウェーハの一面に、互いにドーピング物質の濃度が異なる複数のシリコン単結晶層を、エピタキシャル法によって形成したエピタキシャルシリコンウェーハであって、
前記シリコン単結晶層には、ボロン（Ｂ）濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の第一のゲッタリング領域と、カーボン（Ｃ）濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の第二のゲッタリング領域とを形成したことを特徴とするエピタキシャルシリコンウェーハ。
【請求項２】
前記第一のゲッタリング領域と、前記第二のゲッタリング領域とは、前記複数のシリコン単結晶層のうち、互いに異なるシリコン単結晶層にそれぞれ形成されていることを特徴とする請求項１に記載のエピタキシャルシリコンウェーハ。
【請求項３】
前記第二のゲッタリング領域を形成したシリコン単結晶層は、前記第一のゲッタリング領域を形成したシリコン単結晶層よりも上層に配されていることを特徴とする請求項２に記載のエピタキシャルシリコンウェーハ。
【請求項４】
前記第一のゲッタリング領域と、前記第二のゲッタリング領域とは、前記複数のシリコン単結晶層のうち、いずれか１つのシリコン単結晶層に共に形成されていることを特徴とする請求項１に記載のエピタキシャルシリコンウェーハ。
【請求項５】
シリコンウェーハの一面に、互いにドーピング物質の濃度が異なる複数のシリコン単結晶層を、エピタキシャル法によって形成したエピタキシャルシリコンウェーハの製造方法であって、
ボロン（Ｂ）を含有するガス、および／またはカーボン（Ｃ）を含有するガスを導入しつつ、エピタキシャル法によってシリコン単結晶層を成長させ、ボロン（Ｂ）濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の第一のゲッタリング領域、および／またはカーボン（Ｃ）濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の第二のゲッタリング領域を備えたシリコン単結晶層を形成する工程を少なくとも備えたことを特徴とするエピタキシャルシリコンウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄厚化しても高いゲッタリング能力を発揮することが可能なエピタキシャルシリコンウェーハおよびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話、デジタルビデオカメラ等の大幅な薄型化に伴って、これらの機器へ内蔵する半導体デバイス、例えば半導体メモリの薄型化が進んでいる。こうした半導体メモリは、例えばエピタキシャル成長させたシリコン単結晶膜（以下、エピタキシャル層と称する）を備えたシリコン基板（シリコンウェーハ）の一面にデバイスを形成することにより製造される。
【０００３】
例えば、半導体メモリを薄型化するためには、シリコン単結晶膜にデバイスを形成した後、シリコン基板の裏面側を削って、例えば２５μｍ程度まで厚みを薄厚化する。この薄厚化の要求レベルは、将来的に１０〜１５μｍ程度まで達するものとされている。このような、半導体デバイスの薄厚化工程においては、シリコン基板への重金属の混入が懸念されている。シリコン基板に重金属などの不純物が混入すると、リーク電流などにより、デバイス特性が著しく劣化する。このため、シリコン基板の薄厚化工程後におけるデバイス形成領域の重金属の分散を抑制することが重要になっている。
【０００４】
シリコン基板から重金属を除去する方法として、従来から、ゲッタリング法が一般的に知られている。これは、シリコン基板にゲッタリングサイトと呼ばれる重金属の捕捉領域を形成し、アニール処理などによってこのゲッタリングサイトに重金属を集めることによって、素子形成領域の重金属を低減させるものである。
【０００５】
こうしたゲッタリングサイトをシリコン基板に形成する方法として、例えば、シリコン基板に酸素析出物を形成するＩＧ（イントリンシックゲッタリング）法（例えば、特許文献１）、シリコン基板の裏面側にバックサイドダメージなどのゲッタリングサイトを形成するＥＧ（エキシントリックゲッタリング）法（例えば、特許文献２）などが知られている。
【０００６】
しかしながら、上述したように近年の半導体デバイスの薄厚化の進行によって、その厚みが２５μｍ以下、更に将来的には１０〜１５μｍ程度が要求される。このようなレベルの厚みになると、ＩＧ法では、薄厚化工程において、シリコン基板に形成したゲッタリングシンクの大部分が削り取られてしまうため、充分なゲッタリング能力が得られないという課題があった。
【０００７】
一方、シリコン基板の裏面側にバックサイドダメージなどのゲッタリングサイトを形成するＥＧ法では、近年主流となりつつある３００ｍｍウェーハなどの大口径基板の場合、両面研磨されているために、裏面側にゲッタリングシンクを形成すること自体が困難である。
【０００８】
このため、例えば、シリコン基板とエピタキシャル層との間にゲッタリング層を形成し、シリコン基板の厚みを薄膜化してもゲッタリング能力を低下させないエピタキシャルシリコンウェーハが知られている（例えば、特許文献３）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平６−３３８５０７号公報
【特許文献２】特開２００６−３１３９２２号公報
【特許文献３】特開２００６−２１６９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述したようなエピタキシャルシリコンウェーハでは、エピタキシャル層と隣接して、このエピタキシャル層とは別にゲッタリング層を形成しているため、デバイス形成後の薄膜化工程において汚染された重金属を、完全に捕捉することは困難であった。特に、タイプの異なる複数のエピタキシャル層を形成したエピタキシャルシリコンウェーハの場合、エピタキシャル層の下層にゲッタリング層を形成しただけではゲッタリング能力が十分に発揮されず、最表面のデバイス形成領域の重金属を確実に捕捉することが難しいという課題があった。
【００１１】
本発明は、上記の事情に鑑みてなされたもので、シリコン基板上に複数のエピタキシャル層を備えたエピタキシャルシリコンウェーハであっても、半導体デバイスの形成後に汚染された重金属を確実にデバイスの形成領域から除去可能なエピタキシャルシリコンウェーハを提供する。
【００１２】
また本発明は、シリコン基板上に複数のエピタキシャル層を備えたエピタキシャルシリコンウェーハであっても、半導体デバイスの形成後に汚染された重金属を確実にデバイスの形成領域から除去可能なエピタキシャルシリコンウェーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明は次のようなエピタキシャルシリコンウェーハを提供する。
すなわち、本発明のエピタキシャルシリコンウェーハは、シリコンウェーハの一面に、互いにドーピング物質の濃度が異なる複数のシリコン単結晶層を、エピタキシャル法によって形成したエピタキシャルシリコンウェーハであって、
前記シリコン単結晶層には、ボロン（Ｂ）濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の第一のゲッタリング領域と、カーボン（Ｃ）濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の第二のゲッタリング領域とを形成したことを特徴とする。
【００１４】
前記第一のゲッタリング領域と、前記第二のゲッタリング領域とは、前記複数のシリコン単結晶層のうち、互いに異なるシリコン単結晶層にそれぞれ形成されていればよい。また、前記第二のゲッタリング領域を形成したシリコン単結晶層は、前記第一のゲッタリング領域を形成したシリコン単結晶層よりも上層に配されているのが好ましい。
【００１５】
前記第一のゲッタリング領域と、前記第二のゲッタリング領域とは、前記複数のシリコン単結晶層のうち、いずれか１つのシリコン単結晶層に共に形成されていればよい。
【００１６】
また、本発明のエピタキシャルシリコンウェーハの製造方法は、
シリコンウェーハの一面に、互いにドーピング物質の濃度が異なる複数のシリコン単結晶層を、エピタキシャル法によって形成したエピタキシャルシリコンウェーハの製造方法であって、
ボロン（Ｂ）を含有するガス、および／またはカーボン（Ｃ）を含有するガスを導入しつつ、エピタキシャル法によってシリコン単結晶層を成長させ、ボロン（Ｂ）濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の第一のゲッタリング領域、および／またはカーボン（Ｃ）濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の第二のゲッタリング領域を備えたシリコン単結晶層を形成する工程を少なくとも備えたことを特徴とする。
【発明の効果】
【００１７】
本発明のエピタキシャルシリコンウェーハによれば、後工程でエピタキシャル層の表層にデバイスを形成した後、薄厚化のためにシリコンウェーハ（シリコン基板）を削って薄厚化しても、第一エピタキシャル層（シリコン単結晶層）の厚み範囲の中に形成した第一のゲッタリング領域や、第二エピタキシャル層の厚み範囲の中に形成した第二のゲッタリング領域（シリコン単結晶層）によって、重金属を確実にゲッタリングし、デバイスがリーク電流などによって特性が著しく劣化することを防止できる。
【００１８】
また、第一のゲッタリング領域や第二のゲッタリング領域を、それぞれ第一エピタキシャル層（シリコン単結晶層）や第二エピタキシャル層（シリコン単結晶層）の中に形成する事によって、エピタキシャル層とシリコン基板との間に、エピタキシャル層とは別個にゲッタリング層を形成した場合と比べて、エピタキシャル層の中に拡散した重金属をより高精度、かつ確実に捕捉する事が可能となる。
【００１９】
更に、ボロン（Ｂ）からなる第一のゲッタリング領域に加えて、カーボン（Ｃ）からなる第二のゲッタリング領域を形成することによって、デバイスの特性に影響を与える重金属のうち、特にニッケルも確実に捕捉し、デバイスの特性劣化を確実に防止する事ができる。
【００２０】
また、本発明のエピタキシャルシリコンウェーハの製造方法によれば、後工程でエピタキシャル層の表層にデバイスを形成した後、薄厚化のためにシリコンウェーハ（シリコン基板）を削って薄厚化しても、デバイスがリーク電流などによって特性が劣化することのないエピタキシャルシリコンウェーハを製造することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明のエピタキシャルシリコンウェーハの一例を示す断面図である。
【図２】本発明のエピタキシャルシリコンウェーハの別な一例を示す断面図である。
【図３】本発明のエピタキシャルシリコンウェーハの製造方法の一例を示すフローチャートである。
【図４】本発明のエピタキシャルシリコンウェーハの製造方法の別な一例を示すフローチャートである。
【図５】本発明のエピタキシャルシリコンウェーハのボロン濃度、カーボン濃度の厚み方向の分布を示す模式図である。
【発明を実施するための形態】
【００２２】
以下、本発明に係るエピタキシャルシリコンウェーハおよびその製造方法の実施形態について、図面に基づき説明する。なお、本実施形態は発明の趣旨をより良く理解させるために、一例を挙げて説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００２３】
図１は、本実施形態のエピタキシャルシリコンウェーハの一例を示す断面図である。
本発明のエピタキシャルシリコンウェーハ１０は、例えばＣＺ法によって引き上げられたシリコン単結晶インゴットをスライスしたシリコンウェーハ（シリコン基板）１１の一面１１ａに、エピタキシャル法によって成長（成膜）した複数のシリコン単結晶層１２，１３を備えたものである。なお、本実施形態においては、複数のシリコン単結晶層の一例として、第一のシリコン単結晶層（以下、第一エピタキシャル層）１２と、第二のシリコン単結晶層（以下、第二エピタキシャル層）１３の２層のエピタキシャル層を備えたエピタキシャルシリコンウェーハ１０について説明する。
【００２４】
シリコンウェーハ（シリコン基板）１１は、例えば、結晶中の抵抗率がＰタイプとなるようドーパントを添加する。また、例えば、第一エピタキシャル層１２は、結晶中の抵抗率がＰ＋タイプとなるようドーパントを添加し、第二エピタキシャル層１３は、結晶中の抵抗率がＰタイプとなるようドーパントを添加すればよい。これにより、Ｐ／Ｐ＋／Ｐタイプのエピタキシャルシリコンウェーハ１０となる。
【００２５】
なお、本発明において、Ｐ＋タイプとは、抵抗率１ｍΩｃｍ〜１００ｍΩｃｍに相当する濃度であり、Ｐタイプとは抵抗率０．１〜１０００Ωｃｍに相当する濃度である。また、Ｐ／Ｐ＋／Ｐタイプとは、Ｐタイプ基板の上に、エピタキシャル成長によってＰ＋タイプの第一エピタキシャル層１２とＰタイプの第二エピタキシャル層１３とを順次重ねて積層したエピタキシャルシリコンウェーハを意味する。
【００２６】
第一エピタキシャル層１２は、例えば、厚みｔ１が０．１〜５．０μｍ、好ましくは０．５〜３．０μｍ程度に成膜されれば良い。また、第二エピタキシャル層１３も、例えば、厚みｔ２が０．１〜５．０μｍ、好ましくは０．５〜３．０μｍ程度に成膜されれば良い。第一エピタキシャル層１２や第二エピタキシャル層１３の厚みが上述した範囲よりも小さいと、後述するゲッタリング領域によるゲッタリング能力が充分に発揮されない虞がある。一方、第一エピタキシャル層１２や第二エピタキシャル層１３の厚みが上述した範囲よりも大きいと、平坦性を高く保つことが困難になるとともに、成膜時間も増大して生産性が低下する虞がある。
【００２７】
第一エピタキシャル層１２には、ボロン（Ｂ）濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の第一のゲッタリング領域１５が形成される。なお、第一のゲッタリング領域１５の形成方法は後述する。ボロン（Ｂ）濃度を上述したような範囲に高めた領域を形成すると、ボロン（Ｂ）は固溶形態でシリコンに含有されるので、シリコン格子中にボロン（Ｂ）がシリコンと置換する形で導入される。
【００２８】
一般的に、エピタキシャル層成長用としての高濃度ボロン基板は、ボロン（Ｂ）の原子半径はシリコン原子と比較して小さいため、置換位置にボロン（Ｂ）を配位した場合、結晶の応力場は圧縮応力場となる。これにより格子間の酸素および不純物が圧縮応力場に捕獲されやすくなる。この置換位置を起点に、転位を伴う酸素析出物が高密度で発現しやすくなり、強力なゲッタリング効果を発揮する。しかし、エピタキシャル層での高濃度ボロンの場合には、高濃度ボロン領域が薄いため上記効果が極端に低下する。しかしながら、薄い高濃度ボロン層でも鉄汚染に対しては、鉄とボロンの反応により鉄−ボロンペアを形成しゲッタリング効果を発揮できる。また、銅に関してもｐ基板とｐ＋エピタキシャル層での電気的なポテンシャルバリアーのため銅のエピタキシャル層への拡散を抑制できる。第一エピタキシャル層１２に高いゲッタリング効果を付与することができる。
【００２９】
このようなボロン（Ｂ）の添加濃度は、上述の効果を発揮させるためにボロン濃度の範囲を規制する必要がある。
一方、上記の範囲を超えると、第一のエピタキシャル層界面で格子不整合によるミスフィットと呼ばれる欠陥が発生する。
【００３０】
第二エピタキシャル層１３には、カーボン（Ｃ）濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の第二のゲッタリング領域１４が形成される。なお、第二のゲッタリング領域１４の形成方法は後述する。カーボン（Ｃ）濃度を上述したような範囲に高めた領域を形成すると、カーボン（Ｃ）は固溶形態でシリコンに含有されるので、シリコン格子中にカーボン（Ｃ）がシリコンと置換する形で導入される。
【００３１】
すなわち、カーボン（Ｃ）の原子半径はシリコン原子と比較して小さいため、置換位置にカーボン（Ｃ）を配位した場合、結晶の応力場は圧縮応力場となる。これにより格子間の酸素および不純物が圧縮応力場に捕獲されやすくなる。この置換位置を起点に、第二エピタキシャル層１３に高いゲッタリング効果を付与することができる。
【００３２】
このカーボン（Ｃ）を含む第二のゲッタリング領域１４は、ボロン（Ｂ）を含む第一のゲッタリング領域１５よりも上層、即ちデバイス形成領域を含まない第二エピタキシャル層１３の表層１３ａに近い位置に形成されるのが好ましい。ボロン（Ｂ）を含む第一のゲッタリング領域１５は、重金属を捕捉（ゲッタリング）する能力に優れているが、ニッケル（Ｎｉ）を捕捉する能力が低い事が知られている。このため、カーボン（Ｃ）を含む第二のゲッタリング領域１４を形成することによって、ニッケル（Ｎｉ）に対するゲッタリング能力を充分に確保する事ができる。
【００３３】
また、第二のゲッタリング領域１４を第一のゲッタリング領域１５よりも上層に形成することで、ボロン（Ｂ）が第二エピタキシャル層１３の表層１３ａ付近まで拡散することを阻止できる。デバイス形成領域の近傍にボロン（Ｂ）が存在すると、デバイスに悪影響を及ぼす虞があるためである。
【００３４】
第一エピタキシャル層１２に形成した第一のゲッタリング領域１５のゲッタリング能力は、ボロン（Ｂ）濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の範囲においては、例えば、銅（Ｃｕ）に関してエピタキシャル層１３ａに銅を１×１０１２ａｔｏｍｓ／ｃｍ２汚染させ、１０００℃にて１時間処理を施した後にエピタキシャル表層１３ａに存在する銅の量から算出するとほぼ９０％〜１００％である。
第二エピタキシャル層１３に形成した第二のゲッタリング領域１４のゲッタリング能力は、カーボン（Ｃ）濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲においては、上述の手法にて銅に変わりニッケル汚染を施した結果でほぼ９０％〜１００％である。
【００３５】
以上のような構成のエピタキシャルシリコンウェーハ１０によれば、後工程で第二エピタキシャル層１３の表層１３ａにデバイスを形成した後、薄厚化のためにシリコンウェーハ（シリコン基板）１１を削って、例えば２５μｍ以下にしても、第一エピタキシャル層１２の厚み範囲の中に形成した第一のゲッタリング領域１５や、第二エピタキシャル層１３の厚み範囲の中に形成した第二のゲッタリング領域１４によって、重金属を確実にゲッタリングし、デバイスがリーク電流などによって特性が著しく劣化することを防止できる。
【００３６】
また、第一のゲッタリング領域１５や第二のゲッタリング領域１４を、それぞれ第一エピタキシャル層１２や第二エピタキシャル層１３の中に形成する事によって、エピタキシャル層とシリコン基板との間に、エピタキシャル層とは別個にゲッタリング層を形成した場合と比べて、エピタキシャル層の中に拡散した重金属をより高精度、かつ確実に捕捉する事が可能となる。
【００３７】
更に、ボロン（Ｂ）からなる第一のゲッタリング領域１５に加えて、カーボン（Ｃ）からなる第二のゲッタリング領域１４を形成することによって、デバイスの特性に影響を与える重金属のうち、特にニッケルも確実に捕捉し、デバイスの特性劣化を確実に防止する事ができる。
【００３８】
ボロン（Ｂ）を所定の濃度にした第一のゲッタリング領域と、カーボン（Ｃ）を所定の濃度にした第二のゲッタリング領域とは、複数のエピタキシャル層（シリコン単結晶層）のうち、何れか１つのエピタキシャル層に対して形成するのも好ましい。
図２は、本発明のエピタキシャルシリコンウェーハの別な実施形態を示す断面図であるる。この実施形態のエピタキシャルシリコンウェーハ２０は、シリコンウェーハ（シリコン基板）２１の一面２１ａに、エピタキシャル法によって成長（成膜）した複数のシリコン単結晶層２２，２３を備えたものである。そして、シリコンウェーハ（シリコン基板）２１と接する第一エピタキシャル層２２には、ボロン（Ｂ）濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の第一のゲッタリング領域２４と、カーボン（Ｃ）濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の第二のゲッタリング領域２５が、同一の領域に形成されている。
【００３９】
このような構成のエピタキシャルシリコンウェーハ２０は、第一エピタキシャル層２２において、ボロン（Ｂ）およびカーボン（Ｃ）が固溶形態でシリコンに含有されるので、シリコン格子中にボロン（Ｂ）およびカーボン（Ｃ）がシリコンと置換する形で導入される。これにより、ボロン・カーボン・酸素による複合欠陥形成が促進され、第一エピタキシャル層２２に高いゲッタリング効果を付与することができる。
【００４０】
この実施形態のエピタキシャルシリコンウェーハ２０においても、後工程で第二エピタキシャル層２３の表層２３ａにデバイスを形成した後、薄厚化のためにシリコンウェーハ（シリコン基板）２１を削って、例えば２５μｍ以下にしても、第一エピタキシャル層２２の厚み範囲の中に形成した第一のゲッタリング領域２４、および第二のゲッタリング領域２５によって、重金属を確実にゲッタリングし、デバイスがリーク電流などによって特性が著しく劣化することを防止できる。
【００４１】
また、第一のゲッタリング領域２４や第二のゲッタリング領域２５を、同一のエピタキシャル層（第一エピタキシャル層２２）の中に形成する事によって、デバイスを形成する第二エピタキシャル層２３に影響を与えずに、これらエピタキシャル層の中に拡散した重金属をより高精度、かつ確実に捕捉する事が可能となる。
【００４２】
この実施形態における第一エピタキシャル層２２に形成した第一のゲッタリング領域２４と第二のゲッタリング領域２５とのゲッタリング能力は、ボロン（Ｂ）濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の範囲、およびカーボン（Ｃ）濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲においては、銅およびニッケル同時汚染に対して上述のようにほぼ９０％〜１００％である。
【００４３】
図５に、シリコンウェーハから第一のゲッタリング領域、第二のゲッタリング領域に至るまでの厚み方向でのボロン（Ｂ）濃度の分布、およびカーボン（Ｃ）濃度の分布をイメージで示す。このうち、図５（ａ）は、図１に示したような、第一のゲッタリング領域と第二のゲッタリング領域とをそれぞれ別なエピタキシャル層に形成した例である。また、図５（ｂ）は、図２に示したような、第一のゲッタリング領域と第二のゲッタリング領域とを同一のエピタキシャル層に形成した例である。
【００４４】
次に、本発明のエピタキシャルシリコンウェーハの製造方法を説明する。図３は、図１に示した構成のエピタキシャルシリコンウェーハを製造する手順を示すフローチャートである。
まず、例えば、ボロンなどのドーパントを導入し、ＣＺ法によって引上げたシリコン単結晶インゴットをスライスして形成したＰタイプのシリコンウェーハ（シリコン基板）を用意する（Ｓ１）。次に、このシリコンウェーハの一面に、ＣＶＤ装置を用いて、ボロン（Ｂ）を含むガス、例えばＢ２Ｈ６や（ジボラン）ＢＣｌ３（三塩化ボロン）を導入しつつ、Ｐ＋型の第一エピタキシャル層を形成する（Ｓ２）。これによって、第一エピタキシャル層の中には、ボロン濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の範囲の第一のゲッタリング領域が形成される。この第一エピタキシャル層は、例えば、厚みが０．１〜５．０μｍ、好ましくは０．５〜３．０μｍ程度に成膜されれば良い。
【００４５】
次に、この第一エピタキシャル層の一面に、ＣＶＤ装置を用いて、カーボン（Ｃ）を含むガス、例えばメチルシランガスやトリメチルシランガスを導入しつつ、Ｐ型の第二エピタキシャル層を形成する（Ｓ３）。これによって、第二エピタキシャル層の中には、カーボン濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲の第二のゲッタリング領域が形成される。第二エピタキシャル層は、例えば、厚みが０．１〜５．０μｍ、好ましくは０．５〜３．０μｍ程度に成膜されれば良い。その後、更にデバイス活性層に必要な通常のシリコンエピタキシャル層を形成すればよい。
【００４６】
以上の工程を経て得られたエピタキシャルシリコンウェーハ（Ｓ４）は、その後のデバイス形成工程で第二エピタキシャル層の表層にデバイス、例えばメモリ回路が形成される（Ｓ５）。そして、薄厚化工程において、シリコンウェーハ（シリコン基板）の厚みを減じる事によって、２層のエピタキシャル層を含む全体の厚みを、例えば２５μｍ以下にする（Ｓ６）。
【００４７】
そして、この薄厚化されたエピタキシャルシリコンウェーハをアニール工程で、例えばデバイス後工程（パッケージング工程など）で使用される１００℃から４５０℃程度に加熱して熱処理を行う（Ｓ７）。これによって、２層のエピタキシャル層に含まれる重金属などの汚染物は、ボロン（Ｂ）を所定の濃度で含む第一のゲッタリング領域と、カーボン（Ｃ）を所定の濃度で含む第二のゲッタリング領域に捕捉される。そして、デバイス形成領域は、銅（Ｃｕ）や鉄（Ｆｅ）およびニッケル（Ｎｉ）を含む重金属の汚染の無い高い特性を備えた半導体デバイスが得られる（Ｓ８）。
【００４８】
次に、本発明のエピタキシャルシリコンウェーハの別な製造方法を説明する。図４は、図２に示した構成のエピタキシャルシリコンウェーハを製造する手順を示すフローチャートである。
まず、例えば、ボロンなどのドーパントを導入し、ＣＺ法によって引上げたシリコン単結晶インゴットをスライスして形成したＰタイプのシリコンウェーハ（シリコン基板）を用意する（Ｓ１１）。次に、このシリコンウェーハの一面に、ＣＶＤ装置を用いて、ボロン（Ｂ）を含むガス、例えばＢ２Ｈ６や（ジボラン）ＢＣｌ３（三塩化ボロン）と、カーボン（Ｃ）を含むガス、例えばメチルシランガスやトリメチルシランガスとを導入しつつＰ＋型の第一エピタキシャル層を形成する（Ｓ１２）。
【００４９】
これによって、第一エピタキシャル層の中には、ボロン濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以上、５．５×１０１９ａｔｏｍｓ／ｃｍ３以下の範囲の第一のゲッタリング領域と、カーボン濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上、１×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲の第二のゲッタリング領域が、同一のエピタキシャル層の中に形成される。その後、デバイス活性層に必要な通常のシリコンエピタキシャル層を形成すればよい。
【００５０】
次に、この第一エピタキシャル層の一面に、ＣＶＤ装置を用いて、Ｐ型の第二エピタキシャル層を形成する（Ｓ１３）。
【００５１】
以上の工程を経て得られたエピタキシャルシリコンウェーハ（Ｓ１４）は、その後のデバイス形成工程で第二エピタキシャル層の表層にデバイス、例えばメモリ回路が形成される（Ｓ１５）。そして、薄厚化工程において、シリコンウェーハ（シリコン基板）の厚みを減じる事によって、２層のエピタキシャル層を含む全体の厚みを、例えば２５μｍ以下にする（Ｓ１６）。
【００５２】
そして、この薄厚化されたエピタキシャルシリコンウェーハをアニール工程で、例えばデバイス後工程（パッケージング工程など）で使用される１００℃から４５０℃程度に加熱して熱処理を行う（Ｓ１７）。これによって、２層のエピタキシャル層に含まれる重金属などの汚染物は、ボロン（Ｂ）を所定の濃度で含む第一のゲッタリング領域と、カーボン（Ｃ）を所定の濃度で含む第二のゲッタリング領域に捕捉される。そして、デバイス形成領域は、銅（Ｃｕ）や鉄（Ｆｅ）およびニッケル（Ｎｉ）を含む重金属の汚染の無い高い特性を備えた半導体デバイスが得られる（Ｓ１８）。
【実施例１】
【００５３】
本発明の効果を検証した。本発明例として、酸素濃度が９×１０１７ａｔｏｍｓ／ｃｍ３、比抵抗２０Ω・ｃｍからなるシリコン基板上に２層のエピタキシャル層を形成したエピタキシャルシリコンウェーハを用意した。この２層のエピタキシャル層のうち、下層となるエピタキシャル層に、ボロン濃度が１×１０１９ａｔｏｍｓ／ｃｍ３の第一のゲッタリング領域と、カーボン濃度が１×１０２０ａｔｏｍｓ／ｃｍ３の第二のゲッタリング領域とを形成した。
【００５４】
一方、従来の比較例１として、カーボン濃度が１×１０１９ａｔｏｍｓ／ｃｍ３のゲッタリング層をもつエピタキシャルシリコンウェーハを用意した。また、従来の比較例２として、ボロン濃度が１×１０１９ａｔｏｍｓ／ｃｍ３のゲッタリング層をもつエピタキシャルシリコンウェーハを用意した。
【００５５】
これら本発明のエピタキシャルシリコンウェーハと、比較例１，２のエピタキシャルシリコンウェーハの表面に、銅（Ｃｕ）を５×１０１１ａｔｏｍｓ／ｃｍ３の濃度で、またニッケル（Ｎｉ）を５×１０１１ａｔｏｍｓ／ｃｍ３の濃度で、それぞれ汚染させた。
その後、本発明例と比較例１，２のエピタキシャルシリコンウェーハを、１０００℃、１時間の熱処理を行って、銅（Ｃｕ）およびニッケル（Ｎｉ）のゲッタリング行い、エッチング後に表面欠陥の数を測定した。
【００５６】
その結果、本発明例ではエピタキシャル層の表面に欠陥は全く見られなかった。一方、比較例１は若干の欠陥が観察され、比較例２はニッケル起因と考えられる大量の欠陥が観察された。
【実施例２】
【００５７】
次に、上述した本発明例と比較例１，２のエピタキシャルシリコンウェーハを３５０℃で６０分間熱処理を行い、フッ化水素酸溶液で表面の酸化膜をエッチングして全量回収した。得られたそれぞれの回収液を高周波誘導結合プラズマ質量分析計（ＩＣＰ−ＭＳ）を用いて銅およびニッケルの定量を行った。
【００５８】
その結果、本発明例と比較例２の回収液からは銅（Ｃｕ）は検出されなかった。しかし、比較例２のサンプルではニッケル（Ｎｉ）が検出された。一方、比較例１の回収液からは、銅が検出された。
【符号の説明】
【００５９】
１０  エピタキシャルシリコンウェーハ、１１  シリコンウェーハ（シリコン基板）、１２  第一のシリコン単結晶層（第一エピタキシャル層）、１３  第二のシリコン単結晶層（第二エピタキシャル層）、１４  第一のゲッタリング領域、１５  第二のゲッタリング領域。
【図１】
2010199225.tif 000003
【図２】
2010199225.tif 000004
【図３】
2010199225.tif 000005
【図４】
2010199225.tif 000006
【図５】
2010199225.tif 000007