(57)【要約】【課題】  電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れた電圧非直線性抵抗素子及びその製造方法を提供すること。【解決手段】  本発明に係る電圧非直線性抵抗素子１００は、対向する導電体層２、６ａ、６ｂと、これらの導電体層間に配され、第１のＮｉＯ層３、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層４、及び第２のＮｉＯ層５がこの順に積層されてなる積層構造２０とを有する。【選択図】  図１
2010232460.tif 000002
【特許請求の範囲】
【請求項１】
対向する導電体層と、
前記導電体層間に配され、第１のＮｉＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、及び第２のＮｉＯ層がこの順に積層されてなる積層構造と、
を有する、電圧非直線性抵抗素子。
【請求項２】
対向する導電体層と、
前記導電体層間に配され、第１のＮｉＯ層、第１のＺｎＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、第２のＺｎＯ層及び第２のＮｉＯ層がこの順に積層されてなる積層構造と、
を有する、電圧非直線性抵抗素子。
【請求項３】
前記ＩＩＩ族元素がＡｌである、請求項１又は２に記載の電圧非直線性抵抗素子。
【請求項４】
対向する導電体層と、該導電体層間に配され、第１のＮｉＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、及び第２のＮｉＯ層がこの順に積層されてなる積層構造と、を有する電圧非直線性抵抗素子の製造方法であって、
一方の前記導電体層上に、ＮｉＯ層が酸素を過剰に含有するように前記第１のＮｉＯ層を形成する工程と、
前記第１のＮｉＯ層上に、前記ＩＩＩ族元素含有ＺｎＯ層を形成する工程と、
前記ＩＩＩ族元素含有ＺｎＯ層上に、ＮｉＯ層が酸素を過剰に含有するように前記第２のＮｉＯ層を形成して前記積層構造を形成する工程と、
前記積層構造を３００℃以上５００℃以下で加熱する加熱工程と、
を備える、電圧非直線性抵抗素子の製造方法。
【請求項５】
対向する導電体層と、該導電体層間に配され、第１のＮｉＯ層、第１のＺｎＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、第２のＺｎＯ層及び第２のＮｉＯ層がこの順に積層されてなる積層構造と、を有する電圧非直線性抵抗素子の製造方法であって、
一方の前記導電体層上に、ＮｉＯ層が酸素を過剰に含有するように前記第１のＮｉＯ層を形成する工程と、
前記第１のＮｉＯ層上に、前記第１のＺｎＯ層を形成する工程と、
前記第１のＺｎＯ層上に、前記ＩＩＩ族元素含有ＺｎＯ層を形成する工程と、
前記ＩＩＩ族元素含有ＺｎＯ層上に、前記第２のＺｎＯ層を形成する工程と、
前記第２のＺｎＯ層上に、ＮｉＯ層が酸素を過剰に含有するように前記第２のＮｉＯ層を形成して前記積層構造を形成する工程と、
前記積層構造を３００℃以上５００℃以下で加熱する加熱工程と、
を備える、電圧非直線性抵抗素子の製造方法。
【請求項６】
前記ＩＩＩ族元素がＡｌである、請求項４又は５に記載の電圧非直線性抵抗素子の製造方法。
【請求項７】
請求項４〜６にいずれか一項に記載の電圧非直線性抵抗素子の製造方法により得られる、電圧非直線性抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧非直線性抵抗素子及びその製造方法に関し、特に電子回路における過電圧（サージ）保護装置や駆動回路のスイッチング素子などに使用される電圧非直線性素子及びその製造方法に関する。
【背景技術】
【０００２】
電子回路における過電圧（サージ）保護装置などには、ツェナーダイオードやバルクセラミックバリスタなどの電圧非直線性抵抗素子が使用されている。
【０００３】
近年では、電子部品、電子機器の小型化、高密度化に伴って、薄膜バリスタなどの超小型の保護素子が盛んに検討されている。例えば、下記特許文献１及び２には、ガラス基板などの基板上に、ｐ型半導体であるＮｉＯ薄膜とｎ型半導体であるＺｎＯ薄膜とを積層したｐｎ接合を利用した電圧非直線性抵抗素子が開示されている。また、同文献には、ＮｉＯ層／ＺｎＯ層／ＮｉＯ層によるｐｎｐ構造、ＺｎＯ層／ＮｉＯ層／ＺｎＯ層によるｎｐｎ構造を設けた場合、両方向に対して対称型電圧非直線性を示すことが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−２６８４０１号公報
【特許文献２】特開平３−２６８４０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、ＥＳＤ（静電気による放電）対策に使用されている電圧非直線性抵抗素子には、瞬時に大電流を流すことが求められる。この場合、短時間ではあるが、素子の温度が上昇し、摂氏数百度以上にも達するといわれている。
【０００６】
上記特許文献の電圧非直線性抵抗素子の電圧−電流特性（Ｉ−Ｖ特性）について本発明者らが検討を行ったところ、素子が２５０℃以上の温度を受けるとＩ−Ｖ特性のＶｔｈ（閾電圧）、いわゆる立ち上がり電圧は徐々に増大し、３００℃以上では立ち上がり電圧は急激に増大することを見出した。また、初期の立ち上がり電圧は１０Ｖ以下であったが、３００℃、１時間の熱処理を加えると立ち上がり電圧は５０Ｖ以上に増大することも見出した。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れた電圧非直線性抵抗素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者らは、上記従来のＮｉＯ層／ＺｎＯ層／ＮｉＯ層積層構造におけるＩ−Ｖ特性の熱的不安定性の要因を以下のとおり推察する。ＬｉなどのＩ族元素を添加していないｐ型ＮｉＯ薄膜のキャリアの起源は、ＮｉＯの結晶格子間に存在する過剰な酸素であり、一方、ＡｌやＢなどのＩＩＩ族元素を添加していないｎ型ＺｎＯ薄膜では、ＺｎＯ結晶の酸素欠損が主たるキャリアの起源であると考えられる。そして、ＮｉＯ層／ＺｎＯ層の積層構造によるｐｎ接合は、酸素過剰型半導体と酸素欠損型半導体とが直接接し、その界面近傍でｐｎ接合が形成されることによるものと考えられる。この接合が加熱されると、ＮｉＯ中の過剰な酸素がＺｎＯ中に拡散し、ＺｎＯ結晶の酸素空孔を補償する現象が生じると考えられる。ＮｉＯ中の過剰な酸素濃度が減少すると、ｐ型ＮｉＯ中のキャリア濃度は減少し、一方、ＺｎＯ中の酸素欠損濃度が減少すると、ｎ型ＺｎＯ中のキャリア濃度が減少する。このような加熱による酸素の移動がｐ型層として機能するＮｉＯ層及びｎ型層として機能するＺｎＯ層のキャリア濃度の減少を招いた結果、ｐｎ接合の拡散電位が減少し、ｐｎ接合の降伏が起こるのに要する電圧が高くなり、Ｉ−Ｖ特性のＶｔｈ（閾電圧）が高電圧化したものと推察される。
【０００９】
本発明者らは、上記推察に基づき鋭意検討を行った結果、加熱時のＮｉＯ層／ＺｎＯ層間での酸素移動を抑制すること及びｐｎ接合における拡散電位を十分高めることの観点から特定の薄膜積層構造体を作製し、これに所定の加熱処理を施すことにより、Ｉ−Ｖ特性の立ち上がり電圧をバリスタとして好適な範囲にすることができ、且つ、その後の加熱に対しては立ち上がり電圧の変動が十分小さくなることを見出し、本発明を完成するに至った。
【００１０】
本発明の第１の電圧非直線性抵抗素子は、対向する導電体層と、これらの導電体層間に配され、第１のＮｉＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、及び第２のＮｉＯ層がこの順に積層されてなる積層構造とを有するものである。
【００１１】
本発明の第１の電圧非直線性抵抗素子は、双方向に対称型電圧非直線性を示すことができ、所定の加熱処理が施されることで、電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れたものになり得る。このような効果が得られる理由を本発明者らは次のように考えている。
【００１２】
ＩＩＩ族元素含有ＺｎＯ層は、ＩＩＩ族元素が含まれることによって十分なキャリア濃度を有することができるため、酸素欠損濃度を高めなくてもｎ型層として機能させることができる。この酸素欠損濃度を小さくすることができるＩＩＩ族元素含有ＺｎＯ層と、ＮｉＯ層とを積層させることにより、ＮｉＯ層から過剰の酸素が移動しにくくなり、素子が高温になった後でもＮｉＯ層におけるキャリア濃度の変動を小さくすることができることが考えられる。ＩＩＩ族元素含有ＺｎＯ層についても、キャリア濃度が酸素欠損濃度によって左右されにくい上、酸素の移動に起因する酸素欠損濃度の変動が抑制されるため、素子が高温になった後も十分なキャリア濃度を有することが考えられる。このような積層構造に所定の加熱処理を施すことで、上述した酸素の移動による特性劣化を抑制しつつ、ＩＩＩ族元素をＺｎサイトに置換させてキャリア濃度が十分高められた安定な状態とし、その後の加熱によってもキャリア濃度の変動が生じにくいｐｎｐ構造を形成できた結果、上記本発明による効果が奏されたものと本発明者らは推察する。
【００１３】
また、本発明の第１の電圧非直線性抵抗素子は、ガラス基板などが使用できる条件で作製が可能であるという利点を有する。すなわち、上記積層構造はスパッタ法などにより形成することができ、上記の所定の加熱処理は３００℃以上５００℃以下という温度で行うことができるため、積層構造を形成する基板として、耐熱性のセラミックスやサファイヤなどの単結晶、石英などに限定されることなく安価なガラス基板などを使用することができる。
【００１４】
本発明の第２の電圧非直線性抵抗素子は、対向する導電体層と、これらの導電体層間に配され、第１のＮｉＯ層、第１のＺｎＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、第２のＺｎＯ層及び第２のＮｉＯ層がこの順に積層されてなる積層構造とを有するものである。
【００１５】
本発明の第２の電圧非直線性抵抗素子は、所定の加熱処理が施されることで、電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れたものになり得ることに加えて、リーク電流がより小さいものになり得る。
【００１６】
リーク電流が小さくなる理由としては、上記第１及び第２のＺｎＯ層によって、ＩＩＩ族元素含有ＺｎＯ層に含まれるＩＩＩ族元素がＮｉＯ層へ拡散することを抑制できるためと本発明者らは考えている。
【００１７】
本発明の第１及び第２の電圧非直線性抵抗素子において、上記ＩＩＩ族元素はＡｌであることが好ましい。
【００１８】
本発明はまた、対向する導電体層と、これらの導電体層間に配され、第１のＮｉＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、及び第２のＮｉＯ層がこの順に積層されてなる積層構造とを有する電圧非直線性抵抗素子の製造方法であって、一方の導電体層上に、ＮｉＯ層が酸素を過剰に含有するように第１のＮｉＯ層を形成する工程と、第１のＮｉＯ層上に、ＩＩＩ族元素含有ＺｎＯ層を形成する工程と、ＩＩＩ族元素含有ＺｎＯ層上に、ＮｉＯ層が酸素を過剰に含有するように第２のＮｉＯ層を形成して積層構造を形成する工程と、積層構造を３００℃以上５００℃以下で加熱する加熱工程と、を備える第１の電圧非直線性抵抗素子の製造方法を提供する。
【００１９】
本発明はまた、対向する導電体層と、これらの導電体層間に配され、第１のＮｉＯ層、第１のＺｎＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、第２のＺｎＯ層及び第２のＮｉＯ層がこの順に積層されてなる積層構造とを有する電圧非直線性抵抗素子の製造方法であって、一方の導電体層上に、ＮｉＯ層が酸素を過剰に含有するように第１のＮｉＯ層を形成する工程と、第１のＮｉＯ層上に、第１のＺｎＯ層を形成する工程と、第１のＺｎＯ層上に、ＩＩＩ族元素含有ＺｎＯ層を形成する工程と、ＩＩＩ族元素含有ＺｎＯ層上に、第２のＺｎＯ層を形成する工程と、第２のＺｎＯ層上に、ＮｉＯ層が酸素を過剰に含有するように第２のＮｉＯ層を形成して積層構造を形成する工程と、積層構造を３００℃以上５００℃以下で加熱する加熱工程と、を備える第２の電圧非直線性抵抗素子の製造方法を提供する。
【００２０】
本発明において「ＮｉＯ層が酸素を過剰に含有する」とは、Ｎｉと酸素との比が化学両論組成である、１：１ではなく、酸素が１を超えて含まれていることを意味する。
【００２１】
本発明の第１及び第２の電圧非直線性抵抗素子の製造方法において、上記ＩＩＩ族元素はＡｌであることが好ましい。
【００２２】
また、上記加熱工程が、積層構造を３５０℃以上４５０℃以下で加熱する工程であることが好ましい。
【００２３】
本発明はまた、上記本発明の第１又は第２の電圧非直線性抵抗素子の製造方法により得られる電圧非直線性抵抗素子を提供する。
【発明の効果】
【００２４】
本発明によれば、電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れた電圧非直線性抵抗素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の電圧非直線性抵抗素子の一実施形態を示す模式断面図である。
【図２】本発明の電圧非直線性抵抗素子の他の実施形態を示す模式断面図である。
【図３】本発明の電圧非直線性抵抗素子の他の実施形態を示す模式断面図である。
【図４】実施例１に係る電圧非直線性抵抗素子のＶ−Ｉ特性を示す図である。
【図５】実施例２に係る電圧非直線性抵抗素子のＶ−Ｉ特性を示す図である。
【図６】実施例３に係る電圧非直線性抵抗素子のＶ−Ｉ特性を示す図である。
【図７】実施例４に係る電圧非直線性抵抗素子のＶ−Ｉ特性を示す図である。
【図８】比較例１に係る電圧非直線性抵抗素子のＶ−Ｉ特性を示す図である。
【発明を実施するための形態】
【００２６】
図１は、本発明の電圧非直線性抵抗素子の好適な一実施形態を示す模式断面図である。図１に示される電圧非直線性抵抗素子１００は、基板１と、基板１上に設けられた導電体層２と、導電体層２上に設けられ、第１のＮｉＯ層３、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層４、及び第２のＮｉＯ層５がこの順に積層されてなる積層構造２０と、第２のＮｉＯ層５上に設けられた導電体層６ａ、６ｂとを有している。電圧非直線性抵抗素子１００は、導電体層２に対向する導電体層６ａ、６ｂを２つ有しているが、この導電体層は３以上あってもよい。
【００２７】
図２は、本発明の電圧非直線性抵抗素子の他の実施形態を示す模式断面図である。図２に示される電圧非直線性抵抗素子１１０は、基板１と、基板１上に設けられた導電体層７と、導電体層７上に設けられ、第１のＮｉＯ層３、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層４、及び第２のＮｉＯ層５がこの順に積層されてなる積層構造２０と、第２のＮｉＯ層５上に設けられた導電体層８とを有している。
【００２８】
基板１としては、ガラス基板、表面に熱酸化膜が形成されたシリコン基板、表面平滑化処理されたセラミック基板などが挙げられる。より安価に素子を得る観点から、基板１は、無アルカリガラスや低アルカリガラスからなるガラス基板、表面にＳｉＯ２が形成されたソーダライムガラスからなる基板であることが好ましい。また、回路基板上に本発明の電圧非直線性抵抗素子を形成するような場合、基板１は、３００℃以上の耐熱性を有するガラス／セラミック複合材料に配線や機能部品が形成された回路基板とすることができる。
【００２９】
電圧非直線性抵抗素子１００においては、例えば、導電体層６ａを外部の信号ラインに接続する信号ライン側電極、導電体層６ｂを外部のグランドラインに接続するグランド電極とした場合、導電体層６ａ及び６ｂ間に所定の電圧が印加されたときに積層構造２０の積層方向に電流を流すことができるようになる。このときの電圧非直線性抵抗素子１００は、直列接続線として働く導電体層２を介して積層構造２０が２つ直列接続された２連直列バリスタ素子として機能し、電流の経路は、導電体層６ａ、積層構造２０、導電体層２、積層構造２０、導電体層６ｂの順或いはその逆の順となる。
【００３０】
上記の場合、導電体層２としては、例えば、Ｍｏ、Ｎｉ、Ｔｉ、Ｔａ、Ｗなどからなる電極が挙げられる。導電体層２の厚みは、３００〜７００ｎｍとすることができる。導電体層６ａ及び６ｂとしては、例えば、Ｍｏ、Ｎｉ、Ｔｉ、Ｔａ、Ｗなどからなる電極が挙げられる。導電体層６ａ及び６ｂの厚みは、２００〜５００ｎｍとすることができる。
【００３１】
電圧非直線性抵抗素子１１０においては、例えば、導電体層７を外部のグランドラインに接続するグランド電極、導電体層８を外部の信号ラインに接続する信号ライン側電極とした場合、導電体層７及び８間に所定の電圧が印加されたときに積層構造２０の積層方向に電流を流すことができるようになる。
【００３２】
上記の場合、導電体層７としては、例えば、Ｍｏ、Ｎｉ、Ｔｉ、Ｔａ、Ｗなどからなる電極が挙げられる。導電体層７の厚みは、３００〜７００ｎｍとすることができる。導電体層８としては、例えば、Ｍｏ、Ｎｉ、Ｔｉ、Ｔａ、Ｗなどからなる電極が挙げられる。導電体層８の厚みは、２００〜５００ｎｍとすることができる。
【００３３】
第１のＮｉＯ層３及び第２のＮｉＯ層５としては、例えば、ＮｉＯ焼結体をターゲットとしたスパッタ法などを用いて、酸素を過剰に含有するように成膜されたものが挙げられる。第１のＮｉＯ層３及び第２のＮｉＯ層５は、酸素以外の不純物を含有しないことが好ましい。また、第１のＮｉＯ層３及び第２のＮｉＯ層５は、アクセプタ濃度が２×１０１６／ｃｍ３以上であることが好ましく、５×１０１６／ｃｍ３以上５×１０１８／ｃｍ３以下であることがより好ましい。
【００３４】
また、第１のＮｉＯ層３及び第２のＮｉＯ層５は、良好なｐｎ接合を得るために適したキャリア濃度と移動度の観点から、４探針法により測定した膜単体の比抵抗が、概ね０．１Ωｃｍ以上１０Ωｃｍ以下の範囲にあることが好ましい。
【００３５】
第１のＮｉＯ層３及び第２のＮｉＯ層５の厚みは、２００〜７００ｎｍが好ましく、３００〜５００ｎｍがより好ましい。厚みが２００ｎｍ未満であると、電流が立ち上がる電圧が高くなる傾向にあり、７００ｎｍを超えると、リーク電流が増加する傾向にある。
【００３６】
ＩＩＩ族元素含有ＺｎＯ層４としては、例えば、ＩＩＩ族元素を含む化合物を添加したＺｎＯ焼結体をターゲットとしたスパッタ法などを用いて成膜されたものが挙げられる。ＩＩＩ族元素としては、Ａｌ、Ｂ、Ｇａ、Ｉｎが挙げられるが、安定した組成のターゲットが得やすく、キャリア濃度の制御性が優れている点でＡｌが好ましい。この場合、Ａｌ２Ｏ３を、好ましくは０．０５〜３．０ｍｏｌ％、より好ましくは０．１〜２．０ｍｏｌ％の濃度で添加したＺｎＯ焼結体を上記のターゲットとして用いることが好ましい。
【００３７】
ＩＩＩ族元素含有ＺｎＯ層４は、良好なｐｎ接合を得るために適したキャリア濃度の観点から、ドナー濃度が２×１０１６／ｃｍ３以上１×１０１９／ｃｍ３以下であることが好ましく、５×１０１６／ｃｍ３以上５×１０１８／ｃｍ３以下であることがより好ましい。
【００３８】
更に、ＩＩＩ族元素含有ＺｎＯ層４は、電流−電圧特性の熱安定性の観点から、酸素欠損濃度が１×１０１７／ｃｍ３以下であることが好ましく、１×１０１６／ｃｍ３以下であることがより好ましい。なお、「酸素欠損濃度」とは、ＺｎＯ膜中の酸素空孔の濃度を意味し、不純物を添加していないＺｎＯ層についてホール測定で求めたキャリア濃度から見積もることが可能である。
【００３９】
また、ＩＩＩ族元素含有ＺｎＯ層４として、中心部のキャリア濃度が２×１０１６／ｃｍ３以上１×１０１９／ｃｍ３以下であり、第１のＮｉＯ層３及び第２のＮｉＯ層５と接する側のキャリア濃度が２×１０１６／ｃｍ３未満、より好ましくは１×１０１６／ｃｍ３以下であるＩＩＩ族元素含有ＺｎＯ層を設けることができる。このような層を設けることにより、リーク電流を小さくすることができる。リーク電流が小さくなる理由としては、上記ＩＩＩ族元素含有ＺｎＯ層の第１のＮｉＯ層３及び第２のＮｉＯ層５と接する側が、ＩＩＩ族元素含有ＺｎＯ層に含まれるＩＩＩ族元素がＮｉＯ層側へ拡散したときに、拡散バリアとして機能するためと本発明者らは考えている。
【００４０】
ＩＩＩ族元素含有ＺｎＯ層４の厚みは、３００〜１５００ｎｍが好ましく、５００〜８００ｎｍがより好ましい。厚みが３００ｎｍ未満であると、リーク電流が増加する傾向にあり、１５００ｎｍを超えると、応力の影響で基板の反りが発生したり、熱処理後に膜にクラックが発生したりする傾向にある。
【００４１】
電圧非直線性抵抗素子１００、１１０は、積層構造２０を２以上有することができる。基板１上に、積層構造２０をその積層方向に複数重ねる場合、積層構造２０間にＭｏなどの電極層を設けることが好ましい。電圧非直線性抵抗素子１００の場合、各積層構造２０の第２のＮｉＯ層５上に、図１の６ａ、６ｂのように、１対の導電体層（電極）を導電体層２に対向して並べる構造が好ましい。
【００４２】
電圧非直線性抵抗素子１００においては、その直列接続する素子数を変更することにより、バリスタ特性の立ち上がり電圧と、静電容量とのバランスを図ることができる。直列接続する素子数に比例して立ち上がり電圧は高くなるが、その一方で静電容量は接続素子数に反比例する。また、素子が絶縁破壊した場合にも、複数の素子を直列に接続することにより、短絡モードで絶縁破壊する確立が大幅に減少する。これにより、電圧非直線性抵抗素子１００は、耐久性にも優れたものになり得る。
【００４３】
図３は、本発明の電圧非直線性抵抗素子の他の実施形態を示す模式断面図である。図３に示される電圧非直線性抵抗素子１２０は、基板１と、基板１上に設けられた導電体層２と、導電体層２上に設けられ、第１のＮｉＯ層３、第１のＺｎＯ層１０、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層４、第２のＺｎＯ層１２、及び第２のＮｉＯ層５がこの順に積層されてなる積層構造２２と、第２のＮｉＯ層５上に設けられた導電体層６ａ、６ｂとを有している。電圧非直線性抵抗素子１２０は、導電体層２に対向する導電体層６ａ、６ｂを２つ有しているが、この導電体層は３以上あってもよい。
【００４４】
電圧非直線性抵抗素子１２０は、電圧非直線性抵抗素子１００における第１のＮｉＯ層３及び第２のＮｉＯ層とＩＩＩ族元素含有ＺｎＯ層４との間にそれぞれ第１のＺｎＯ層１０及び第２のＺｎＯ層１２が積層されていること以外は、電圧非直線性抵抗素子１００と同様の構成を有している。
【００４５】
第１のＺｎＯ層１０及び第２のＺｎＯ層１２は、例えば、不純物を添加していないＺｎＯ焼結体をターゲットしたスパッタ法などを用いて成膜されたものが挙げられる。第１のＺｎＯ層１０及び第２のＺｎＯ層１２を備える電圧非直線性抵抗素子１２０は、電圧非直線性抵抗素子１００に比較してリーク電流をより小さくすることができる。
【００４６】
第１のＺｎＯ層１０及び第２のＺｎＯ層１２は、高温時にＮｉＯ層中の過剰に含まれる酸素原子がＺｎＯ層中に拡散することを抑制できるよう、酸素欠損濃度が２×１０１６／ｃｍ３以下であることが好ましく、１×１０１６／ｃｍ３以下であることがより好ましい。
【００４７】
第１のＺｎＯ層１０及び第２のＺｎＯ層１２の厚みは、１００〜５００ｎｍが好ましく、２００〜４００ｎｍがより好ましい。厚みが１００ｎｍ未満であると、リーク電流が増加する傾向にあり、５００ｎｍを超えると、立ち上がり電圧が増加する傾向にある。
【００４８】
電圧非直線性抵抗素子１００、１１０の積層構造２０、及び電圧非直線性抵抗素子１２０の積層構造２２は、所定の加熱処理が施されていることが好ましい。この加熱処理は、例えば、電圧非直線性抵抗素子を３００〜５００℃、好ましくは３５０〜４５０℃で加熱することにより行うことができる。加熱時の雰囲気は、導電層材料の酸化を防止する目的で、窒素、アルゴンなどの不活性ガス中、または真空（減圧）とすることが好ましい。加熱時間は、３０分から１時間とすることができる。
【００４９】
本発明に係る電圧非直線性抵抗素子は、電圧−電流特性における初期の立ち上がり電圧を８Ｖ〜３２Ｖ、或いはそれ以上とすることができる。初期の立ち上がり電圧は、直列接続する素子数によって所望の範囲に設定することができる。高速大容量信号伝送ラインのＥＳＤ対策の用途の場合には、２素子〜４素子を直列に接続し、立ち上がり電圧を１６Ｖ〜３２Ｖ、静電容量を０．５ｐＦ以下に設定することが好ましい。
【００５０】
次に、本発明に係る電圧非直線性抵抗素子の製造方法について説明する。
【００５１】
本発明に係る電圧非直線性抵抗素子の第１の製造方法は、対向する導電体層と、これらの導電体層間に配され、第１のＮｉＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、及び第２のＮｉＯ層がこの順に積層されてなる積層構造とを有する電圧非直線性抵抗素子の製造方法であって、一方の導電体層上に、ＮｉＯ層が酸素を過剰に含有するように第１のＮｉＯ層を形成する工程と、第１のＮｉＯ層上に、ＩＩＩ族元素含有ＺｎＯ層を形成する工程と、ＩＩＩ族元素含有ＺｎＯ層上に、ＮｉＯ層が酸素を過剰に含有するように第２のＮｉＯ層を形成して積層構造を形成する工程と、積層構造を３００℃以上５００℃以下で加熱する加熱工程と、を備える。この製造方法によれば、上述した電圧非直線性抵抗素子１００、１１０を得ることができる。
【００５２】
第１のＮｉＯ層が形成される導電体層は、例えば、Ｍｏ、Ｎｉ、Ｔｉ、Ｔａ、Ｗなどの材料をスパッタ法、ＭＯＣＶＤ法、ＥＢ蒸着法などの方法により基板上に成膜することにより作成される。導電体層は、必要に応じて、フォトリソグラフィー法、リアクティブイオンエッチング（ＲＩＥ）、メカニカルスクライブ法などの方法によりパターンニングすることで形成することができる。また、成膜時のマスキングによりあらかじめパターンニングされた導電体層を形成してもよい。２素子を直列接続する際の導電体層の抵抗値と膜中残留応力の観点から、導電体層の厚さは３００〜７００ｎｍの範囲内であることが好ましい。
【００５３】
第１のＮｉＯ層を形成する方法としては、例えば、ＮｉＯ焼結体をターゲットとしたスパッタ法などが挙げられる。このとき、酸素が存在する環境下で成膜することにより、形成されるＮｉＯ層を酸素過剰とすることができる。
【００５４】
また、第１のＮｉＯ層は、アクセプタ濃度が２×１０１６／ｃｍ３以上となるように成膜することが好ましい。第１のＮｉＯ層のアクセプタ濃度の調整は、例えば、次の手順で行うことができる。予め、ガラス基板上にＮｉＯ層を成膜したサンプルについて、成膜条件とアクセプタ濃度との相関を求めておく。そして、この相関に基づく成膜条件で第１のＮｉＯ層を導電体層上に形成する。上記サンプルのＮｉＯ層のアクセプタ濃度は、ガラス基板上にＮｉＯ層を５００ｎｍ、その上に測定用電極としてＭｏ電極を２００ｎｍ成膜した測定用サンプルに対し、高抵抗半導体のホール電圧を測定可能なホール測定装置を用いてホール係数の測定を行い、ＮｉＯ層のホール係数からキャリア濃度を算出することにより求めることができる。なお、この場合、アクセプタの起源は過剰な酸素であり、アクセプタ濃度と過剰な酸素濃度は同等と考えられる。
【００５５】
良好なｐｎ接合を得るために適したキャリア濃度の点で、第１のＮｉＯ層は、アクセプタ濃度が５×１０１６／ｃｍ３以上５×１０１８／ｃｍ３以下となるように成膜することが好ましい。
【００５６】
ＩＩＩ族元素含有ＺｎＯ層を形成する方法としては、例えば、ＩＩＩ族元素を含む化合物を添加したＺｎＯ焼結体をターゲットとしたスパッタ法が挙げられる。ＩＩＩ族元素としては、Ａｌ、Ｂ、Ｇａ、Ｉｎが挙げられるが、安定した組成のターゲットが得やすく、キャリア濃度の制御性が優れている点でＡｌが好ましい。この場合、Ａｌ２Ｏ３を、好ましくは０．０５〜３．０ｍｏｌ％、より好ましくは０．５〜２．０ｍｏｌ％の濃度で添加したＺｎＯ焼結体を上記のターゲットとして用いることが好ましい。
【００５７】
ＩＩＩ族元素含有ＺｎＯ層は、良好なｐｎ接合を得るために適したキャリア濃度の観点から、ドナー濃度が２×１０１６／ｃｍ３以上１×１０１９／ｃｍ３以下となるように成膜することが好ましく、５×１０１６／ｃｍ３以上５×１０１８／ｃｍ３以下となるように成膜することが好ましい。
【００５８】
ＩＩＩ族元素含有ＺｎＯ層のドナー濃度の調整は、例えば、次の手順で行うことができる。予め、ガラス基板上にＩＩＩ族元素含有ＺｎＯ層を成膜したサンプルについて、成膜条件とドナー濃度との相関を求めておく。そして、この相関に基づく成膜条件でＩＩＩ族元素含有ＺｎＯ層を第１のＮｉＯ層上に形成する。上記サンプルのＩＩＩ族元素含有ＺｎＯ層のドナー濃度は、ＮｉＯのキャリア濃度を算出した手法と同様の手法により求められる。
【００５９】
本実施形態においては、上述したＩＩＩ族元素を含む化合物の添加量や、ＩＩＩ族元素含有ＺｎＯ層の酸素欠損濃度を適宜変更してＩＩＩ族元素含有ＺｎＯ層のドナー濃度を調節することができる。
【００６０】
ＩＩＩ族元素含有ＺｎＯ層は、酸素欠損濃度が２×１０１６／ｃｍ３以下となるように成膜することが好ましく、１×１０１６／ｃｍ３以下となるように成膜することがより好ましい。ＩＩＩ族元素含有ＺｎＯ層の酸素欠損濃度を小さくする方法としては、例えば、ＩＩＩ族元素を含む化合物を添加したＺｎＯ焼結体をターゲットとしたスパッタ法において酸素が存在する環境下で成膜する方法が挙げられる。酸素欠損濃度は、不純物を添加していないＺｎＯのホール測定で求めたキャリア濃度から見積もることが可能である。
【００６１】
第２のＮｉＯ層は、上記の第１のＮｉＯ層を形成する方法と同様にしてＩＩＩ族元素含有ＺｎＯ層上に形成することができる。
【００６２】
第２のＮｉＯ層の形成により、第１のＮｉＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、及び第２のＮｉＯ層がこの順に積層されてなる積層構造が形成される。各層の膜厚については、電圧非直線性抵抗素子１００、１１０の説明で述べた範囲内とすることが好ましい。
【００６３】
本実施形態では、積層構造を３００℃以上５００℃以下で加熱する工程の前に、第２のＮｉＯ層上に、導電体層を形成する。導電体層は、例えば、Ｍｏ、Ｎｉ、Ｔｉ、Ｔａ、Ｗなどの材料をスパッタ法、ＥＢ蒸着法などの方法により第２のＮｉＯ層上に成膜した後、必要に応じて、フォトリソグラフィー法、リアクティブイオンエッチング（ＲＩＥ）、メカニカルスクライブ法などの方法によりパターンニングすることで形成することができる。また、成膜時のマスキングによりあらかじめパターンニングされた導電体層を形成してもよい。加工性の観点から、導電体層の厚さは２００〜５００ｎｍの範囲内であることが好ましい。
【００６４】
積層構造を３００℃以上５００℃以下で加熱する方法としては、例えば、上記で導電体層まで形成した電圧非直線性抵抗素子を、雰囲気熱処理炉で、３００〜５００℃で加熱する。このときの雰囲気は、窒素、アルゴンなどの不活性ガス中、または真空（減圧）とすることができる。
【００６５】
各層の結晶性の改善、ＩＩＩ族元素含有ＺｎＯ層中のＩＩＩ族元素の拡散の点で、加熱温度を３５０〜４５０℃とすることが好ましい。加熱温度が３５０℃未満であると、結晶性の改善が不十分であったり、ＩＩＩ族元素含有ＺｎＯ層中のドナーの活性化率が充分に高まらない傾向にあり、４５０℃を超えると、ＩＩＩ族元素含有ＺｎＯ層中のＩＩＩ族元素がＮｉＯ層にまで拡散しやすくなる傾向にある。
【００６６】
加熱時間は、３０分から１時間とすることができる。
【００６７】
また、本発明に係る電圧非直線性抵抗素子の第２の製造方法は、対向する導電体層と、これらの導電体層間に配され、第１のＮｉＯ層、第１のＺｎＯ層、ＺｎＯ及びＩＩＩ族元素を含むＩＩＩ族元素含有ＺｎＯ層、第２のＺｎＯ層及び第２のＮｉＯ層がこの順に積層されてなる積層構造とを有する電圧非直線性抵抗素子の製造方法であって、一方の導電体層上に、ＮｉＯ層が酸素を過剰に含有するように第１のＮｉＯ層を形成する工程と、第１のＮｉＯ層上に、第１のＺｎＯ層を形成する工程と、第１のＺｎＯ層上に、ＩＩＩ族元素含有ＺｎＯ層を形成する工程と、ＩＩＩ族元素含有ＺｎＯ層上に、第２のＺｎＯ層を形成する工程と、第２のＺｎＯ層上に、ＮｉＯ層が酸素を過剰に含有するように第２のＮｉＯ層を形成して積層構造を形成する工程と、積層構造を３００℃以上５００℃以下で加熱する加熱工程と、を備える。この製造方法によれば、上述した電圧非直線性抵抗素子１２０を得ることができる。
【００６８】
本発明に係る電圧非直線性抵抗素子の第２の製造方法は、第１のＺｎＯ層を形成する工程及び第２のＺｎＯ層を形成する工程があること以外は、上記本発明に係る電圧非直線性抵抗素子の第１の製造方法と同様に行うことができる。
【００６９】
第１のＺｎＯ層を形成する方法としては、例えば、不純物を添加していないＺｎＯ焼結体をターゲットしたスパッタ法などが挙げられる。また、第１のＺｎＯ層は、第１のＮｉＯ層中の過剰に含まれる酸素原子が第１のＺｎＯ層中の酸素欠損部に拡散してくることを抑制する観点から、酸素欠損濃度が２×１０１６／ｃｍ３以下となるように成膜することが好ましく、１×１０１６／ｃｍ３以下となるように成膜することがより好ましい。ＺｎＯ層の酸素欠損濃度を小さくする方法としては、例えば、ＺｎＯ焼結体をターゲットとしたスパッタ法において酸素が存在する環境下で成膜する方法が挙げられる。
【００７０】
第２のＺｎＯ層も、上記の第１のＺｎＯ層を形成する方法と同様にして形成することができる。
【００７１】
上述した本発明に係る電圧非直線性抵抗素子の製造方法により得られる電圧非直線性抵抗素子は、双方向に対称型電圧非直線性を示すものであり、且つ、電圧−電流特性における立ち上がり電圧が熱によって変動しにくい熱安定性に優れたものである。本発明に係る電圧非直線性抵抗素子は、０．５ｐＦ以下の容量と、２０Ｖ以下のバリスタ電圧とを両立することが可能であることから、高速大容量信号伝送用ＩＣのＥＳＤ保護用途などに好適に用いることができる。
【実施例】
【００７２】
＜電圧非直線性抵抗素子の作製＞
（実施例１）
ガラス基板（低アルカリガラス、３インチ径ウェハー）上に、Ｍｏ（直径４インチ、厚み５ｍｍ）をターゲットとしたスパッタ法により、Ｍｏを５００ｎｍの厚さに堆積し、第１の電極を形成した。
【００７３】
次に、第１の電極上に、ＮｉＯ焼結体（直径４インチ、厚み５ｍｍ）をターゲットとし、以下の条件でスパッタリングすることにより、酸素過剰の第１のＮｉＯ層（アクセプタ濃度：５×１０１６／ｃｍ３以上）を４００ｎｍの厚さで形成した。
基板温度：１８０℃、Ａｒ流量：４０ｓｃｃｍ、Ｏ２流量：６０ｓｃｃｍ、圧力：２Ｐａ、ＲＦ電力：４００Ｗ、成膜時間：４０分。
【００７４】
次に、第１のＮｉＯ層上に、Ａｌ２Ｏ３を０．５ｍｏｌ％添加したＺｎＯ焼結体（直径４インチ、厚み５ｍｍ）をターゲットとし、以下の条件でスパッタリングすることにより、ＺｎＯ：Ａｌ層（Ａｌ含有量：約０．５原子％）を５００ｎｍの厚さで形成した。なお、ホール係数から求めた酸素欠損濃度は、１×１０１６／ｃｍ３以下、ドナー濃度は２．５×１０１７／ｃｍ３であった。
基板温度：１８０℃、Ａｒ流量：４０ｓｃｃｍ、Ｏ２流量：１０ｓｃｃｍ、圧力：０．５Ｐａ、ＲＦ電力：４００Ｗ、成膜時間：３０分。
【００７５】
次に、ＺｎＯ：Ａｌ層上に、ＮｉＯ焼結体（直径４インチ、厚み５ｍｍ）をターゲットとし、以下の条件でスパッタリングすることにより、酸素過剰の第２のＮｉＯ層（アクセプタ濃度：５×１０１６／ｃｍ３以上）を４００ｎｍの厚さで形成した。
基板温度：１８０℃、Ａｒ流量：４０ｓｃｃｍ、Ｏ２流量：６０ｓｃｃｍ、圧力：２Ｐａ、ＲＦ電力：４００Ｗ、成膜時間：４０分。
【００７６】
次に、第２のＮｉＯ層上に、Ｍｏ（直径４インチ、厚み５ｍｍ）をターゲットとしたスパッタ法により、Ｍｏを２００ｎｍの厚さに堆積し、第２の電極を形成した。
【００７７】
こうして、ＮｉＯ／ＺｎＯ：Ａｌ／ＮｉＯ構造を有する素子を作製した。次に、この素子を、雰囲気熱処理炉を用い、窒素中で、３５０℃、３０分間加熱し、電圧非直線性抵抗素子を得た。
【００７８】
（実施例２）
ＺｎＯ：Ａｌ層の形成において、Ａｌ２Ｏ３を０．０５ｍｏｌ％添加したＺｎＯ焼結体（直径４インチ、厚み５ｍｍ）をターゲットとしてＺｎＯ：Ａｌ層（Ａｌ含有量：約０．０５原子％）を形成したこと以外は実施例１と同様にして、電圧非直線性抵抗素子を得た。なお、ＺｎＯ：Ａｌ層のホール係数から求めたドナー濃度は５×１０１６／ｃｍ３であった。
【００７９】
（実施例３）
実施例１と同様にして、第１のＮｉＯ層まで形成した。次に、第１のＮｉＯ層上に、不純物を添加していないＺｎＯ焼結体（直径４インチ、厚み５ｍｍ）をターゲットとし、以下の条件でスパッタリングすることにより、第１のＺｎＯ層（ホール係数から求めた酸素欠損濃度は１×１０１６／ｃｍ３以下）を２５０ｎｍの厚さで形成した。
基板温度：１８０℃、Ａｒ流量：４０ｓｃｃｍ、Ｏ２流量：１０ｓｃｃｍ、圧力：０．５Ｐａ、ＲＦ電力：４００Ｗ、成膜時間：１５分。
【００８０】
次に、第１のＺｎＯ層上に、Ａｌ２Ｏ３を０．５ｍｏｌ％添加したＺｎＯ焼結体（直径４インチ、厚み５ｍｍ）をターゲットとし、以下の条件でスパッタリングすることにより、ＺｎＯ：Ａｌ層（Ａｌ含有量：約０．５原子％）を２５０ｎｍの厚さで形成した。なお、ホール係数から求めた酸素欠損濃度は１×１０１６／ｃｍ３以下、ドナー濃度は２．５×１０１７／ｃｍ３であった。
基板温度：１８０℃、Ａｒ流量：４０ｓｃｃｍ、Ｏ２流量：１０ｓｃｃｍ、圧力：０．５Ｐａ、ＲＦ電力：４００Ｗ、成膜時間：１５分。
【００８１】
次に、ＺｎＯ：Ａｌ層上に、第１のＺｎＯ層と同様の条件で、第２のＺｎＯ層を２５０ｎｍの厚さで形成した。
【００８２】
次に、第２のＺｎＯ層上に、ＮｉＯ焼結体（直径４インチ、厚み５ｍｍ）をターゲットとし、以下の条件でスパッタリングすることにより、酸素過剰の第２のＮｉＯ層（アクセプタ濃度：５×１０１６／ｃｍ３以上）を４００ｎｍの厚さで形成した。
基板温度：１８０℃、Ａｒ流量：４０ｓｃｃｍ、Ｏ２流量：６０ｓｃｃｍ、圧力：２Ｐａ、ＲＦ電力：４００Ｗ、成膜時間：４０分。
【００８３】
次に、第２のＮｉＯ層上に、Ｍｏ（直径４インチ、厚み５ｍｍ）をターゲットとしたスパッタ法により、Ｍｏを２００ｎｍの厚さに堆積し、第２の電極を形成した。
【００８４】
こうして、ＮｉＯ／ＺｎＯ／ＺｎＯ：Ａｌ／ＺｎＯ／ＮｉＯ構造を有する素子を作製した。次に、この素子を、雰囲気熱処理炉を用い、窒素中で、３５０℃、３０分間加熱し、電圧非直線性抵抗素子を得た。
【００８５】
（実施例４）
ＺｎＯ：Ａｌ層の形成において、Ａｌ２Ｏ３を３ｍｏｌ％添加したＺｎＯ焼結体（直径４インチ、厚み５ｍｍ）をターゲットとしてＺｎＯ：Ａｌ層（Ａｌ含有量：約２．９原子％）を形成したこと以外は実施例３と同様にして、電圧非直線性抵抗素子を得た。なお、ＺｎＯ：Ａｌ層のホール係数から求めたドナー濃度は１×１０１９／ｃｍ３であった。
【００８６】
（比較例１）
実施例１と同様にして、第１のＮｉＯ層まで形成した。次に、第１のＮｉＯ層上に、不純物を添加していないＺｎＯ焼結体（直径４インチ、厚み５ｍｍ）をターゲットとし、以下の条件でスパッタリングすることにより、ＺｎＯ層を５００ｎｍの厚さで形成した。なお、ＺｎＯ層の成膜時には酸素を流しておらず、得られたＺｎＯ層は若干の酸素欠損があるためｎ型の半導体となり、そのドナー濃度は約１×１０１７／ｃｍ３であった。なお、この場合、ドナーの起源は酸素欠損であり、酸素欠損濃度も約１×１０１７／ｃｍ３程度であると考えられる。
基板温度：１８０℃、Ａｒ流量：５０ｓｃｃｍ、圧力：０．５Ｐａ、ＲＦ電力：４００Ｗ、成膜時間：２５分。
【００８７】
次に、ＺｎＯ層上に、ＮｉＯ焼結体（直径４インチ、厚み５ｍｍ）をターゲットとし、以下の条件でスパッタリングすることにより、酸素過剰の第２のＮｉＯ層（アクセプタ濃度：５×１０１６／ｃｍ３以上）を４００ｎｍの厚さで形成した。
基板温度：１８０℃、Ａｒ流量：４０ｓｃｃｍ、Ｏ２流量：６０ｓｃｃｍ、圧力：２Ｐａ、ＲＦ電力：４００Ｗ、成膜時間：４０分。
【００８８】
こうして、ＮｉＯ／ＺｎＯ／ＮｉＯ構造の素子を有する素子を作製した。次に、この素子を、雰囲気熱処理炉を用い、窒素中で、３５０℃、３０分間加熱し、電圧非直線性抵抗素子を得た。
【００８９】
＜電圧非直線性抵抗素子の評価＞
実施例１〜４、比較例１で得られた電圧非直線性抵抗素子について、その電圧−電流特性（Ｖ−Ｉ特性）及び電流の閾電圧（Ｖｔｈ）を調べた。
【００９０】
図４は、実施例１の電圧非直線性抵抗素子の第１の電極と第２の電極との間に電圧を印加したときのＶ−Ｉ特性を示す図である。参考のため、図４には、熱処理前の素子のＶ−Ｉ特性も示す。図４中、実線は熱処理前のものを示し、破線は熱処理後のものを示す。図４に示すように、実施例１の電圧非直線性抵抗素子は、熱処理によって、Ｖｔｈが８Ｖ程度の良好な電圧非直線性を示すものになっている。また、実施例１の電圧非直線性抵抗素子は、その後の加熱（４５０℃、３０分）によっても初期のＶｔｈを十分維持するものであった。
【００９１】
図５は、実施例２の電圧非直線性抵抗素子の第１の電極と第２の電極との間に電圧を印加したときのＶ−Ｉ特性を示す図である。参考のため、図５には、熱処理前の素子のＶ−Ｉ特性も示す。図５中、実線は熱処理前のものを示し、破線は熱処理後のものを示す。実施例２の電圧非直線性抵抗素子は、熱処理によって、Ｖｔｈが８Ｖ程度の良好な電圧非直線性を示し、その後の加熱（４５０℃、３０分）によっても初期のＶｔｈを十分維持することが確認された。
【００９２】
図６は、実施例３の電圧非直線性抵抗素子の第１の電極と第２の電極との間に電圧を印加したときのＶ−Ｉ特性を示す図である。参考のため、図６には、熱処理前の素子のＶ−Ｉ特性も示す。図６中、実線は熱処理前のものを示し、破線は熱処理後のものを示す。図６に示すように、実施例３の電圧非直線性抵抗素子は、熱処理によって、Ｖｔｈが７Ｖ程度の良好な電圧非直線性を示すものになっている。また、実施例３の電圧非直線性抵抗素子は、その後の加熱（４５０℃、３０分）によっても初期のＶｔｈを十分維持するものであった。更に、実施例３の電圧非直線性抵抗素子は、６Ｖあたりでの漏れ電流が１μＡ以下であり、市販されているツェナーダイオードと比較しても同等の性能を有していることが確認された。
【００９３】
図７は、実施例４の電圧非直線性抵抗素子の第１の電極と第２の電極との間に電圧を印加したときのＶ−Ｉ特性を示す図である。参考のため、図７には、熱処理前の素子のＶ−Ｉ特性も示す。図７中、実線は熱処理前のものを示し、破線は熱処理後のものを示す。実施例４の電圧非直線性抵抗素子は、熱処理によって、Ｖｔｈが７Ｖ程度の良好な電圧非直線性を示し、その後の加熱（４５０℃、３０分）によっても初期のＶｔｈを十分維持することが確認された。
【００９４】
図８は、比較例１の電圧非直線性抵抗素子の第１の電極と第２の電極との間に電圧を印加したときのＶ−Ｉ特性を示す図である。参考のため、図８には、熱処理前の素子のＶ−Ｉ特性も示す。図８中、実線は熱処理前のものを示し、破線は熱処理後のものを示す。図８に示すように、比較例１の電圧非直線性抵抗素子では、熱処理前にＶｔｈ８〜９Ｖを示していたものが、熱処理によってＶｔｈ４５Ｖ程度にまで増加している。また、その後の加熱（４５０℃、３０分）によって、Ｖｔｈは更に増加するとともに、リーク電流が急激に増大する結果となり、熱的に不安定であった。
【符号の説明】
【００９５】
１…基板、２…導電体層、３…第１のＮｉＯ層、４…ＩＩＩ族元素含有ＺｎＯ層、５…第２のＮｉＯ層、６ａ，６ｂ…導電体層、１０…第１のＺｎＯ層、１２…第２のＺｎＯ層、２０，２２…積層構造、１００，１１０，１２０…電圧非直線性抵抗素子。
【図１】
2010232460.tif 000003
【図２】
2010232460.tif 000004
【図３】
2010232460.tif 000005
【図４】
2010232460.tif 000006
【図５】
2010232460.tif 000007
【図６】
2010232460.tif 000008
【図７】
2010232460.tif 000009
【図８】
2010232460.tif 000010