(57)【要約】【課題】寄生容量を低減してスルーホールの特性インピーダンスを適正な範囲にコントロールして高速な電気信号を通すことができるプローブカードを提供する。【解決手段】半導体集積回路上の電極パッドに対して接触してプロービングするプローブカードは、多層配線基板１と、一端部を多層配線基板１の電極パッド３に接続させ、他端部を半導体集積回路５６上の電極パッド５７に接触させて半導体集積回路５６と多層配線基板１との間の信号の入出力を行う複数のプローブ針５１とを備え、多層配線基板１には、多層配線基板１の電極パッド３に接続された複数のスルーホール１０であって、特性インピーダンスの異なるスルーホール１０が混在して配置されている。【選択図】図１
2010002257.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の動作を確認するテスターに装着されて、半導体集積回路上の電極パッドに対して接触するプローブカードであって、
多層配線基板と、
一端部を前記多層配線基板の電極パッドに接続させ、他端部を前記半導体集積回路上の前記電極パッドに接触させて前記半導体集積回路と前記多層配線基板との間の信号の入出力を行う複数のプローブ針と、を備え、
前記多層配線基板には、前記多層配線基板の前記電極パッドに接続された複数のスルーホールであって、特性インピーダンスの異なる前記スルーホールが混在して配置されていることを特徴とするプローブカード。
【請求項２】
前記多層配線基板の内層ベタパターンには前記スルーホールとの間にクリアランスが設けられており、隣接する前記スルーホールの前記クリアランスの直径が異なっていることを特徴とする請求項１に記載のプローブカード。
【請求項３】
直径が異なる前記スルーホールが混在して配置されていることを特徴とする請求項１または請求項２に記載のプローブカード。
【請求項４】
前記多層配線基板は複数層の前記内層ベタパターンを有しており、各前記内層ベタパターンには前記スルーホールに対応する前記クリアランスが形成されており、前記クリアランスの直径は、各前記内層ベタパターン毎に交互に異なることを特徴とする請求項１に記載のプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブカードに関し、特に半導体集積回路の動作を確認するテスターで使用するプローブカードに関する。
【背景技術】
【０００２】
プローブカード（Ｐｒｏｂｅ  Ｃａｒｄ）は、ＬＳＩ（大規模集積回路）等の半導体集積回路の動作を確認するＬＳＩテスターに装着して使用され、半導体集積回路の電極パッドに対して接触してプロービングするためのプローブ針（Ｐｒｏｂｅ）、プローブ針と接続する電極パッドと、ＬＳＩテスターに接続するための接続端子を備えた多層プリント配線基板である。
【０００３】
図９は、プローブカードを横方向から見た概略図であり、多層プリント配線基板１００はプローブ針１０１、プローブ針１０１を支えるブロック１０２、プローブ針１０１を接続する電極１０３、ＬＳＩテスターに接続するための接続端子１０４を有する。図９のＡ部は、多層プリント配線基板１００にプローブ針１０１を取り付ける部分であり、図９のＢ部は、ＬＳＩテスターに接続するための接続端子１０４を含む部分を示す。
【０００４】
図１０（Ａ）は、図９のＡ部の基板断面の拡大図を示し、図１０（Ｂ）は、Ａ部の内層ベタパターンを示している。図１０（Ａ）では、基板断面は、スルーホール１０５、信号配線１０６，内層ベタパターン１０７を有しており、電極１０３ははんだ１０８によりプローブ針１０１を接続している。図１０（Ｂ）の内層ベタパターン１０７は複数のスルーホール１０５を有しており、各スルーホール１０５にはクリアランス１１８が設けられている。
【０００５】
図１１（Ａ）は、図９のＢ部の基板断面の拡大図を示し、図１１（Ｂ）は、Ｂ部の内層ベタパターンを示す。図１１（Ａ）では、基板断面は、スルーホール１２０を有しており、図１１（Ｂ）の内層ベタパターン１２２は複数のスルーホール１２０を有しており、各スルーホール１２０にはクリアランス１２１が設けられている。
【０００６】
図１１と図１０を比較すると、図１１に示すＬＳＩテスターに接続する側のスルーホール１２０の密度に比べて、図１０に示すプローブ針取り付け側のスルーホール１０５の配列密度が高いのが、プローブカードで使用する多層プリント配線基板１００の特徴である。
【０００７】
ところで、多層プリント配線基板としては、特許文献１に開示されている。この多層プリント配線基板では、１つの信号用スルーホールに対して、内層の複数の導体ベタ層に形成される各クリアランスの直径を大きくすることで、信号用スルーホールに対してキャパシタンス成分を削減しており、複数の導体ベタ層におけるクリアランスの直径が異なっている。
【特許文献１】特開２００１―２４４６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したプローブカードでは、プローブ針を取り付ける部分の多層プリント配線基板のスルーホールが下記に示す理由により寄生容量（静電容量）が多く、スルーホールの特性インピーダンスの値が低くなり、高速な電気信号がスルーホールを通過し難くなるという問題がある。多層プリント配線基板における寄生容量が多くなる理由は、次の通りである。
【０００９】
（ａ）多層プリント配線基板は、プローブ針の一端部である針元を取り付けるための針元用電極パッドを有しているが、この針元用電極パッドの位置が、特定の狭い領域において、狭ピッチで格子状（基本格子の形状は、長方形、正方形、二等辺三角形、正三角形等）に配列されている。
【００１０】
このように針元用電極パッドの位置を配置しなければならないのは、極めて狭い領域に集中している半導体集積回路の電極パッドにプローブ針の他端部である針先を対応させなくてはならないためである。
【００１１】
（ｂ）上記（ａ）における多層プリント配線基板の針元用電極パッドは、多層プリント配線基板の内層（または反対側の面）に形成した導体パターンに対して、スルーホールを用いて電気的に接続される。スルーホールが貫通する多層プリント配線基板の内層には複数の内層ベタパターンが形成されているが、これらの内層ベタパターンのうち、電気的に接続しない内層ベタパターンには、クリアランス（穴、アンチパッド）を形成して絶縁する。
【００１２】
しかし、このように内層ベタパターンにクリアランスを形成すると、スルーホール内の導体と内層ベタパターンの間には、寄生的な静電容量（寄生容量）が発生してしまう。
【００１３】
プローブカードに用いる多層プリント配線基板の電源やグランド用の内層ベタパターンの層数は、通常用いられているプリント基板に比べて数倍から十数倍にも達するので、スルーホールのインダクタンス成分に比べて寄生容量が過多になる。従って、スルーホールの特性インピーダンス（｛インダクタンス／寄生容量｝の平方根で定義される）は、寄生容量が増えると低くなってしまう。このため、電気信号配線の特性インピーダンスに比べて、スルーホールの特性インピーダンスが低くなるので、スルーホール部分で特性インピーダンスの不整合が大きくなり高速な電気信号はスルーホールを通過することができなくなる。
【００１４】
（ｃ）上記（ｂ）の問題は、スルーホールの寄生容量を低減すれば解決できる。１つの信号用スルーホールに対する内層の複数の導体ベタパターン層におけるクリアランスの直径を大きくして寄生容量を低減する技術は、上記特許文献１に開示されているが、上記（ａ）で説明したように多層プリント配線基板の針元用電極パッドが狭い領域に密集して配置されているために、スルーホールの配置密度が高い状態にあり、寄生容量が充分小さくなるまでクリアランスの直径を大きくすると、隣接するクリアランス同士が連結してしまうので、多層プリント配線基板のスルーホールに対して、プローブカードのプローブ針の針元を取り付ける場合には適用できない。
【００１５】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、寄生容量を低減してスルーホールの特性インピーダンスを適正な範囲にコントロールして高速な電気信号を通すことができるプローブカードを提供することである。
【課題を解決するための手段】
【００１６】
本発明のプローブカードは、半導体集積回路の動作を確認するテスターに装着されて、半導体集積回路上の電極パッドに対して接触するプローブカードであって、多層配線基板と、一端部を前記多層配線基板の電極パッドに接続させ、他端部を前記半導体集積回路上の前記電極パッドに接触させて前記プローブ針を介して前記半導体集積回路と前記多層配線基板との間の信号の入出力を行う複数のプローブ針と、を備え、前記多層配線基板には、前記多層配線基板の前記電極パッドに接続された複数のスルーホールであって、特性インピーダンスの異なる前記スルーホールが混在して配置されていることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、寄生容量を低減してスルーホールの特性インピーダンスを適正な範囲にコントロールして高速な電気信号を通すことができるプローブカードを提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
（第１実施形態）
図１は、本発明のプローブカードの多層配線基板のプローブ針接続用電極パッドを配置した領域１Ａの内層ベタパターン２の形状例を示している平面図である。
【００２０】
プローブカードは、半導体集積回路の動作を確認するＬＳＩテスターに使用され、このプローブカードの多層プリント配線基板（多層配線基板の一例）の層構成は、例えば１０層以上の内層ベタパターンと４層以上の信号配線層からなる。内層ベタパターン層は電源とＧＮＤ（グランド）として用いられる。プローブカードの構成例は、後で図７と図８を参照して説明する。
【００２１】
図１に示す多層プリント配線基板のプローブ針接続用電極パッドを配置した領域１Ａは、内層ベタパターン２と複数個のスルーホール１０を有している。これらのスルーホール１０は上から見て円形状であり同じ直径を有している。スルーホール１０の中心は、所定のピッチＰで２次元的にＸ方向とＹ方向に沿って配列されており、隣接する４つのスルーホール１０は破線で示す正方形の基本格子Ｈの４つの角部の位置に配置されている。各スルーホール１０は、プローブカードのプローブ針の針元が電気的に接続される複数個の電極パッド３に対応して配置されており、複数個の電極パッド３は上述した正方形の基本格子Ｈの各角部の位置に配置されている。
【００２２】
図１に示す多層プリント配線基板のプローブ針接続用電極パッドを配置した領域１Ａの内層ベタパターン２は、各スルーホール１０に対応してクリアランス５，６を有している。クリアランスはアンチパッドとも呼ぶ。クリアランス５とクリアランス６は、共に円形形状を有しており、直径が異なる。クリアランス５の直径Ｄ１は、クリアランス６の直径Ｄ２に比べて小さい。クリアランス５はスルーホール１０に対して同心円状に形成されており、同様にしてクリアランス６は隣接するスルーホール１０に対して同心円状に形成されている。内層ベタパターン２における直径の異なるクリアランス５，６は、Ｘ方向とＹ方向に沿って交互になるように配置され、クリアランス５，６は混在して配置されている。
【００２３】
内層ベタパターン２には、通常の直径のクリアランス５に加えて、直径の大きいクリアランス６が形成されていることで、直径の大きいクリアランス６を形成している内層ベタパターン２の部分とスルーホール１０の導体との間に生じる寄生容量は、直径の小さいクリアランス５を形成している内層ベタパターン２の部分とスルーホール１０の導体との間に生じる寄生容量に比べて低減することができる。
【００２４】
従って、直径の大きいクリアランス６内のスルーホール１０の特性インピーダンスは、直径の小さいクリアランス５内のスルーホール１０の特性インピーダンスに比べて大きくすることができる。これにより、直径の大きいクリアランス６のスルーホール１０の特性インピーダンスが、接続しようとする伝送路（信号配線）に比べて小さくなりすぎることを防ぎ、直径の大きいクリアランス６のスルーホール１０に配置された電極パッド３には、プローブ針の針元から高速な信号が割り当てて入出力されるようになっている。つまり、直径の大きいクリアランス６のスルーホール１０における高速な信号の通過特性を改善できる。このことから、スルーホール１０の特性インピーダンス値を容易にコントロールすることができる。
【００２５】
（第２実施形態）
次に、図２を参照して、本発明の第２実施形態を説明する。
【００２６】
図２は、本発明の別のプローブカードの多層プリント配線基板のプローブ針接続用電極パッドを配置した領域１Ｂの内層ベタパターン２Ｂの形状例を示している平面図である。
【００２７】
図２に示すように、多層プリント配線基板のプローブ針接続用電極パッドを配置した領域１Ｂは、内層ベタパターン２Ｂと複数個のスルーホール１０Ｂを有している。これらのスルーホール１０Ｂは、上から見て円形状であり、同じ直径を有している。隣接する３つのスルーホール１０Ｂの中心は、２次元的にＸ方向とＹ方向に沿って、破線で示す正三角形の基本格子Ｇの３つの角の位置に配置されている。各スルーホール１０Ｂは、プローブ針の針元が電気的に接続される複数個の電極パッドに対応して配置されており、複数個の電極パッドは正三角形の基本格子状に配置されている。
【００２８】
多層プリント配線基板のプローブ針接続用電極パッドを配置した領域１Ｂの内層ベタパターン２Ｂは、各スルーホール１０Ｂに対応してクリアランス５Ｂ，６Ｂを有している。クリアランス５Ｂとクリアランス６Ｂは、共に円形形状を有しており、クリアランス５Ｂとクリアランス６Ｂの直径が異なる。クリアランス５Ｂの直径Ｄ３は、クリアランス６の直径Ｄ４に比べて小さい。クリアランス５Ｂはスルーホール１０Ｂに対して同心円状に形成されており、同様にしてクリアランス６Ｂは隣接するスルーホール１０Ｂに対して同心円状に形成されている。内層ベタパターン２Ｂにおける直径の異なるクリアランス５Ｂ，６Ｂは、Ｘ方向とＹ方向に沿って混在して配置されている。
【００２９】
通常の直径のクリアランス５Ｂに加えて、内層ベタパターン２Ｂには、直径の大きいクリアランス６Ｂが形成されていることで、直径の大きいクリアランス６Ｂを形成している内層ベタパターン２Ｂの部分とスルーホール１０Ｂの導体との間に生じる寄生容量は、直径の小さいクリアランス５Ｂを形成している内層ベタパターン２Ｂの部分とスルーホール１０Ｂの導体との間に生じる寄生容量に比べて低減することができる。
【００３０】
従って、直径の大きいクリアランス６Ｂ内のスルーホール１０Ｂの特性インピーダンスは、直径の小さいクリアランス５Ｂ内のスルーホール１０Ｂの特性インピーダンスに比べて大きくすることができる。これにより、直径の大きいクリアランス６Ｂのスルーホール１０Ｂの特性インピーダンスが、接続しようとする伝送路（信号配線）に比べて小さくなりすぎることを防ぎ、直径の大きいクリアランス６Ｂのスルーホール１０Ｂに配置された電極パッドには、プローブ針の針元から高速な信号が割り当てて入出力されるようになっている。つまり、直径の大きいクリアランス６Ｂのスルーホール１０Ｂでは、高速な信号の通過特性を改善できる。
【００３１】
（第３実施形態）
次に、図３を参照して、本発明の第３実施形態を説明する。
【００３２】
上述した第１実施形態と第２実施形態では、多層プリント配線基板のプローブ針接続用電極パッドを配置した領域１Ａ，１Ｂの各スルーホール１０，１０Ｂの直径は同じである。
【００３３】
これに対して、図３に示す実施形態における多層プリント配線基板のプローブ針接続用電極パッドを配置した領域１Ｃでは、スルーホール１０Ｃと、スルーホール１０Ｄが、正方形の基本格子Ｈの各角部の位置において交互にＸ方向とＹ方向に沿って所定のピッチで交互に混在して配置されている。スルーホール１０Ｃは通常サイズのスルーホールであり、クリアランス５Ｃは通常サイズのクリアランスである。
【００３４】
このスルーホール１０Ｄの直径は、通常（普通）サイズのスルーホール１０Ｃの直径に比べて小さくしたスルーホールである。そして、内層ベタパターン２Ｃのクリアランス５Ｃがスルーホール１０Ｃに対して同心円状に設けられ、クリアランス６Ｃがスルーホール１０Ｄに対して同心円状に設けられている。
【００３５】
このクリアランス６Ｃの直径は、通常（普通）サイズのクリアランス５Ｃの直径に比べて大きくしたクリアランスである。スルーホール１０Ｄは、通常のスルーホール１０Ｃに比べて直径を小さくしたスルーホールである。これにより、スルーホールの特性インピーダンスを高くすることができる。このように、スルーホールの特性インピーダンスを高くするために、スルーホール１０Ｄの直径は通常サイズのスルーホール１０Ｃの径に比べて小さくして、クリアランス６Ｃの直径は通常サイズのクリアランス５Ｃの径に比べて大きくしている。
【００３６】
これにより、内層ベタパターン２Ｃには、通常サイズよりも直径を大きくしたクリアランス６Ｃが形成されていることで、クリアランス６Ｃを形成している内層ベタパターン２Ｃの部分と通常サイズよりも直径を小さくしたスルーホール１０Ｄの導体との間に生じる寄生容量は、通常サイズのクリアランス５Ｃを形成している内層ベタパターン２Ｃの部分と通常サイズのスルーホール１０Ｃの導体との間に生じる寄生容量に比べて低減することができる。
【００３７】
しかも、スルーホール１０Ｄの直径がスルーホール１０Ｃに比べて縮小されているので、インダクタンス成分の増加効果が生じる。このことから、スルーホール１０Ｄの特性インピーダンス値を容易にコントロールすることができる。
【００３８】
従って、通常サイズよりも直径を大きくしたクリアランス６Ｃ内における通常サイズよりも直径を小さくしたスルーホール１０Ｄの特性インピーダンスは、通常サイズのクリアランス５Ｃ内の通常サイズのスルーホール１０Ｃの特性インピーダンスに比べて大きくすることができる。これにより、直径を大きくしたクリアランス６Ｃの直径を小さくしたスルーホール１０Ｄの特性インピーダンスが伝送路（信号配線）に比べて小さくなりすぎることを防ぎ、クリアランス６Ｃのスルーホール１０Ｄに配置された電極パッド３には、プローブ針の針元から高速な信号が割り当てて入出力されるようになっている。つまり、直径を大きくしたクリアランス６Ｃのスルーホール１０Ｄにおける高速な信号の通過特性を改善できる。
【００３９】
（第４実施形態）
次に、図４を参照して、本発明の第４実施形態を説明する。
【００４０】
図４に示す実施形態では、図３に示す実施形態とは異なり、多層プリント配線基板のプローブ針接続用電極パッドを配置した領域１Ｄの内層ベタパターン２Ｄでは、通常のスルーホール１０Ｃに比べて直径を小さくした３つのスルーホール１０Ｄが、正三角形の基本格子Ｇの各角部の位置に配置されており、通常サイズの６つのスルーホール１０Ｃが１つの直径を小さくしたスルーホール１０Ｄの周囲に配置されている。スルーホール１０Ｃは通常サイズのスルーホールであり、クリアランス５Ｃは通常サイズのクリアランスである。
【００４１】
内層ベタパターン２Ｄには、通常サイズのスルーホール１０Ｃが、通常サイズのクリアランス５Ｃに対して同心円状に形成されており、通常のスルーホール１０Ｃに比べて直径を小さくしたスルーホール１０Ｄが、通常のクリアランス５Ｃに比べて直径を大きくしたクリアランス６Ｃに対して同心円状に形成されている。
【００４２】
内層ベタパターン２Ｄには、通常サイズのクリアランス５Ｃに比べて直径を大きくしたクリアランス６Ｃが形成されていることで、クリアランス６Ｃを形成している内層ベタパターン２Ｄの部分と通常サイズのスルーホール１０Ｃに比べて直径を小さくしたスルーホール１０Ｄの導体との間に生じる寄生容量は、通常サイズのクリアランス５Ｃを形成している内層ベタパターン２Ｄの部分と通常サイズのスルーホール１０Ｃの導体との間に生じる寄生容量に比べて低減することができる。しかも、スルーホール１０Ｄの直径がスルーホール１０Ｃに比べて縮小されているので、インダクタンス成分の増加効果が生じる。このことから、スルーホール１０Ｄの特性インピーダンス値を容易にコントロールすることができる。
【００４３】
従って、通常サイズのクリアランス５Ｃに比べて直径を大きくしたクリアランス６Ｃ内のスルーホール１０Ｄの特性インピーダンスは、通常サイズのクリアランス５Ｃ内の通常サイズのスルーホール１０Ｃの特性インピーダンスに比べて大きくすることができる。これにより、クリアランス６Ｃのスルーホール１０Ｄの特性インピーダンスが伝送路（信号配線）に比べて小さくなりすぎることを防ぎ、クリアランス６Ｃのスルーホール１０Ｄに配置された電極パッドには、プローブ針の針元から高速な信号が割り当てて入出力されるようになっている。つまり、クリアランス６Ｃのスルーホール１０Ｄにおける高速な信号の通過特性を改善できる。
【００４４】
（第５実施形態）
次に、図５と図６を参照して、本発明の第５実施形態を説明する。
【００４５】
図５と図６に示す多層プリント配線基板のプローブ針接続用電極パッドを配置した領域１Ｆの例では、３層の内層ベタパターン２Ｆ、２Ｇ、２Ｈの形状例を示しており、各スルーホール１０Ｒに対応するクリアランスの直径は、各内層ベタパターン２Ｆ、２Ｇ、２Ｈ毎に交互に異なっており、混在している。各スルーホール１０Ｒは同じ直径を有している。図５（Ａ）は、図５（Ｂ）、図６（Ａ）、図６（Ｂ）のＭ−Ｍ線における断面図である。
【００４６】
図５（Ａ）は、３つの内層ベタパターン２Ｆ、２Ｇ、２Ｈの断面形状例を示しており、図５（Ｂ）は、内層ベタパターン２Ｈの平面図であり、図６（Ａ）は、内層ベタパターン２Ｇの平面図であり、図６（Ｂ）は、内層ベタパターン２Ｆの平面図である。内層ベタパターン２Ｈは第（ｎ＋２）層であり、内層ベタパターン２Ｇは第（ｎ＋１）層であり、そして内層ベタパターン２Ｆは第ｎ層である。
【００４７】
図６（Ｂ）に示す内層ベタパターン２Ｆでは、同じ直径を有する隣接するスルーホール１０Ｒに対応して、異なる直径のクリアランス６Ｄ、５Ｄが配列されている。図６（Ａ）に示す内層ベタパターン２Ｇでは、同じ直径を有する隣接するスルーホール１０Ｒに対応して、異なる直径のクリアランス５Ｄ、６Ｄが配列されている。さらに、図５（Ｂ）に示す内層ベタパターン２Ｈでは、同じ直径を有する隣接するスルーホール１０Ｒに対応して、異なる直径のクリアランス６Ｄ、５Ｄが配列されている。すなわち、内層ベタパターン２Ｆ、２Ｇ、２Ｈでは、各スルーホール１０Ｒに対して異なる直径のクリアランス６Ｄ、５Ｄが交互に混在して配置されており、内層ベタパターン毎にクリアランスの直径を交互に変更している。
【００４８】
次に、図７と図８を参照して、上述した多層配線基板を備えるプローブカードの構造例を説明する。
【００４９】
図７（Ａ）は、プローブカード５０を底面側から見た図であり、図７（Ｂ）は、プローブカード５０とプローバ８０を示す側面図である。図８（Ａ）は、図７（Ａ）に示すプローブカード５０の表層パターン部分Ｗにおける電極パッド３の配列例を示す図であり、図８（Ｂ）は、図８（Ａ）のプローブカード５０の部分Ｗにおける電極パッド３に対応して配置されている内層ベタパターン２の各クリアランス５，６の配列例を示している。各クリアランス５，６は、図１に示す実施形態におけるクリアランス５，６を一例として代表して示しているが、このプローブカード５０は、上述した各実施形態に適用できる。
【００５０】
図７（Ａ）に示すプローブカード５０は、多層プリント配線基板１と、複数本のプローブ針５１と、矩形状の固定用樹脂部材５２を有している。多層プリント配線基板１には、ＬＳＩテスター７０に接続するための複数の電極パッド５３と、プローブ針５１の針元を接続するための複数の電極パッド３が配置されている。
【００５１】
図７（Ａ）と図７（Ｂ）に示すように、各プローブ針５１は固定用樹脂部材５２により多層プリント配線基板１に固定されている。各プローブ針５１の一端部である針元５４は、はんだ付け等で多層プリント配線基板１の電極パッド３に電気的に接続され、各プローブ針５１の他端部である針先５５は、半導体集積回路５６の電極パッド５７に電気的に接続されている。
【００５２】
本発明の実施形態では、多層配線基板のスルーホールが並んで密集する領域において、通常（普通）サイズのクリアランスと通常より大きくしたクリアランスを混在させている。また、クリアランスの直径は、内層ベタパターン毎にクリアランスの直径を交互に変更している。
【００５３】
内層ベタパターンの残余部分を確保しながら、クリアランスの直径を大きくできるようになり、スルーホールの寄生容量を低減することができる。スルーホールの特性インピーダンスが伝送路（信号配線部）に比べて低くなり過ぎることを防いで、高速な信号の通過特性を改善できる。
【００５４】
ＬＳＩテスターの多層配線基板は、例えば１０層以上の内層ベタパターン（電源、ＧＮＤ用）と、４層以上の信号配線層からなるが、プローブの針元を接続させるためのハンダ付け用電極パッドが集中する領域で、スルーホールの寄生容量が過多になるのを防いで、高速信号に対する通過特性を向上できる。本発明の実施形態のプローブカードを用いることにより、ＬＳＩテスターが対応できる上限周波数（動作速度）を高くすることができる。なお、本発明の実施形態のプローブカードは、例えば１５０ＭＨｚ以上で動作するインターフェース（Ｉ／Ｆ）を有するＬＳＩの測定に用いることができる。
【００５５】
本発明のプローブカードは、半導体集積回路の動作を確認するテスターに装着されて、半導体集積回路上の電極パッドに対して接続してプロービングするプローブカードであって、多層配線基板と、一端部を多層配線基板の電極パッドに接続させ、他端部を半導体集積回路上の電極パッドに接続させて半導体集積回路と多層配線基板との間の信号の入出力を行う複数のプローブ針と、を備え、多層配線基板には、多層配線基板の電極パッドに接続された複数のスルーホールであって、特性インピーダンスの異なるスルーホールが混在して配置されている。
【００５６】
これにより、寄生容量を低減してスルーホールの特性インピーダンスを適正な範囲にコントロールして高速な電気信号を通すことができる。
【００５７】
また、多層配線基板の内層ベタパターンにはスルーホールとの間にクリアランスが設けられており、隣接するスルーホールのクリアランスの直径が異なっている。これにより、内層ベタパターンの残余部分を確保しながら、クリアランスの直径を大きくできるようになり、スルーホールの寄生容量を低減することができる。スルーホールの特性インピーダンスが伝送路（信号配線部）に比べて低くなり過ぎることを防いで、高速な信号の通過特性を改善できる。
【００５８】
さらに、直径が異なるスルーホールが混在して配置されている。これにより、スルーホールの直径が縮小されていると、インダクタンス成分の増加効果が生じる。このことから、スルーホールの特性インピーダンス値を容易にコントロールすることができる。
【００５９】
多層配線基板は複数層の内層ベタパターンを有しており、各内層ベタパターンにはスルーホールに対応するクリアランスが形成されており、クリアランスの直径は、各内層ベタパターン毎に交互に異なる。これにより、寄生容量を低減してスルーホールの特性インピーダンスを適正な範囲にコントロールして高速な電気信号を通すことができる。
【００６０】
なお、本発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。なお、図２に示す例とは異なり、３つのスルーホール１０Ｂの中心は、２次元的にＸ方向とＹ方向に沿って、破線で示す二等辺三角形の基本格子の３つの角の位置に配置されても良い。基本格子の形状は、長方形、正方形、二等辺三角形、正三角形等を採用できる。
【００６１】
また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００６２】
【図１】本発明のプローブカードの多層配線基板においてプローブ針を接続する電極パッドを配置した領域の内層ベタパターンの第１実施形態を示す平面図である。
【図２】本発明のプローブカードの多層配線基板においてプローブ針を接続する電極パッドを配置した領域の内層ベタパターンの第２実施形態を示す平面図である。
【図３】本発明のプローブカードの多層配線基板においてプローブ針を接続する電極パッドを配置した領域の内層ベタパターンの第３実施形態を示す平面図である。
【図４】本発明のプローブカードの多層配線基板においてプローブ針を接続する電極パッドを配置した領域の内層ベタパターンの第４実施形態を示す平面図である。
【図５】本発明のプローブカードの多層配線基板においてプローブ針を接続する電極パッドを配置した領域の内層ベタパターンの第５実施形態を示す図である。
【図６】図５に示す内層ベタパターンの第５実施形態を示す図である。
【図７】プローブカードの平面と側面を示す図である。
【図８】図７のプローブカードのプローブ針を接続する電極パッドとスルーホールを示す図である。
【図９】従来のプローブカードを横方向から見た概略図である。
【図１０】図９のプローブカードのA部の基板断面の拡大図である。
【図１１】図９のプローブカードのＢ部の基板断面の拡大図である。
【符号の説明】
【００６３】
１Ａ…多層プリント配線基板のプローブ針接続用電極パッドを配置した領域、２…内層ベタパターン、３…電極パッド、４…、５…クリアランス、６…クリアランス、１０…スルーホール、５０…プローブカード、５１…プローブ針、５２…固定用樹脂部材、５…各プローブ針の針元、５５…プローブ針の針先、５６…半導体集積回路、５７…半導体集積回路の電極パッド、８０…プローバ。
【図１】
2010002257.tif 000003
【図２】
2010002257.tif 000004
【図３】
2010002257.tif 000005
【図４】
2010002257.tif 000006
【図５】
2010002257.tif 000007
【図６】
2010002257.tif 000008
【図７】
2010002257.tif 000009
【図８】
2010002257.tif 000010
【図９】
2010002257.tif 000011
【図１０】
2010002257.tif 000012
【図１１】
2010002257.tif 000013