(57)【要約】【課題】  セルのディレイがディレイ変動要素に対して非線形に変化する場合であっても、２つのコーナー条件の検証で全範囲のタイミング保証を行うことのできるタイミング検証方法を提供する。【解決手段】  各セルの各タイミングアークの遅延時間と、記憶を行うセルのセットアップ時間およびホールド時間の制約値を、電圧Ｖ、温度ＴおよびトランジスタのパラメータＰを要素とするＮ次関数の非線形近似式でそれぞれ近似し、Ｎ次関数の値を最大および最小とするＶ、Ｔ、Ｐの組み合わせに対する非線形近似式の値をそれぞれ登録した最大値ライブラリおよび最小値ライブラリを作成し、解析対象のパスを形成するセルのタイミングアークの遅延時間を最大値ライブラリまたは最小値ライブラリから読み出してスタティック・タイミング解析を行う。【選択図】  図１
2010287018.tif 000002
【特許請求の範囲】
【請求項１】
論理設計に使用される総てのセルのそれぞれのタイミングアークの遅延時間、記憶を行うセルのセットアップ時間およびホールド時間の制約値を、電圧、温度およびトランジスタのパラメータを要素とするＮ次関数の共通の非線形近似式でそれぞれ近似し、
前記関数の値を最大値とする前記要素の組み合わせに対する前記非線形近似式の値を登録した最大値ライブラリ、および前記関数の値を最小値とする前記要素の組み合わせに対する前記非線形近似式の値を登録した最小値ライブラリを作成し、
前記関数の値を最大値とする前記要素の組み合わせおよび前記関数の値を最小値とする前記要素の組み合わせをコーナー条件として、解析対象のパスを形成するセルのタイミングアークの遅延時間を前記最大値ライブラリまたは前記最小値ライブラリから読み出してスタティック・タイミング解析を行う
ことを特徴とするタイミング検証方法。
【請求項２】
前記タイミングアークの遅延時間にバラツキおよび近似誤差があるときは、
前記バラツキおよび近似誤差の最大値を近似する第１の非線形近似式と前記バラツキおよび近似誤差の最小値を近似する第２の非線形近似式とで挟み込むように前記遅延時間を近似する
ことを特徴とする請求項１に記載のタイミング検証方法。
【請求項３】
前記スタティック・タイミング解析を行うときに、
解析目的に応じて、前記第１の非線形近似式による近似値を使用するか、前記第２の非線形近似式による近似値を使用するかを、解析対象のパスごとに選択する
ことを特徴とする請求項２に記載のタイミング検証方法。
【請求項４】
論理設計に使用される総てのセルのそれぞれのタイミングアークの遅延時間を電圧、温度およびトランジスタのパラメータを要素とする関数の共通の非線形近似式でそれぞれ近似し、前記関数の値を最大値とする前記要素の組み合わせおよび前記関数の値を最小値とする前記要素の組み合わせをコーナー条件としてスタティック・タイミング解析を行うタイミング検証方法で使用するライブラリを作成する方法であって、
セルのタイミングアークの遅延時間を、電圧、温度およびトランジスタのパラメータを要素とする関数の第１の非線形近似式および第２の非線形近似式で挟み込むように近似し、
前記関数値を最大値とする前記要素の組み合わせに対する前記第１および第２の非線形近似式の値を登録する最大値ライブラリを作成し、
前記関数の値を最小値とする前記要素の組み合わせに対する前記第１および第２の非線形近似式の値を登録する最小値ライブラリを作成する
ことを特徴とするライブラリ作成方法。
【請求項５】
請求項４に記載のライブラリ作成方法で作成された前記最大値ライブラリおよび前記最小値ライブラリから、
前記第１の非線形近似式の値と前記第２の非線形近似式の値の差が大きいタイミングアークを有するセルを抽出し、
前記抽出されたセルを論理合成に使用するセルから除外する
ことを特徴とする論理合成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の、タイミング検証方法、ライブラリ作成方法および論理合成方法に関する。
【背景技術】
【０００２】
半導体集積回路として形成される論理回路のタイミング検証を行う手法の１つとして、スタティック・タイミング解析（ＳＴＡ）がある。ＳＴＡでは、論理設計用のセルに割り当てられたディレイにもとづいて、回路動作のタイミング検証が行われる。その際、解析対象の信号伝播経路を抽出し、その経路のセルのディレイを、各セルのディレイ値が登録されたライブラリから読み出し、その値を加算することにより検証が行われる。
【０００３】
一般的に、半導体集積回路は、周囲温度や電源電圧、トランジスタの素子特性などによりディレイが変動する。そこで、ＳＴＡを行うときは、ライブラリから読み出したディレイ値に、周囲温度、電源電圧、トランジスタの素子特性など、の条件に応じた係数を掛けて、各条件に応じたディレイ値を算出することが行われている。
【０００４】
そのとき、以前は、ディレイが線形に変化するものとして、信号経路のディレイ値が最大、最小となる２つのコーナー条件のみでタイミング検証が行われていた。
【０００５】
ところが、近年、素子の微細化の進展により電源電圧を下げる必要が生じるに連れ、従来の線形モデルでは、実際のディレイと合わなくなるケースが増えてきた。
【０００６】
例えば、トランジスタのディレイは、１００ｎｍ世代以前は温度が高いほど大きくなる傾向にあったが、微細化に伴って電源電圧が下がるとともに、温度低下によるトランジスタの閾値電圧の上昇の影響が大きくなり、温度が低いほど大きくなるケースも生じている。
【０００７】
このような状況に対応して、従来、タイミング検証を行うコーナー条件を増やして解析精度を高めることが行われている。例えば、ｂｅｓｔ条件、ｗｏｒｓｔ条件の温度を逆ふりした各コーナー条件における温度係数を用いて、ｂｅｓｔ条件とｗｏｒｓｔ条件以外の条件でマルチコーナー検証を行うタイミング検証方法が提案されている（特許文献１参照。）。
【０００８】
しかし、上述の提案の方法では、多くのコーナーでの検証が必要となるため、タイミング検証に要する時間が増大する、という問題があった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−２７２６８７号公報  （第７−９ページ、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、本発明の目的は、セルのディレイがディレイ変動要素に対して非線形に変化する場合であっても、２つのコーナー条件の検証で全範囲のタイミング保証を行うことのできるタイミング検証方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば、論理設計に使用される総てのセルのそれぞれのタイミングアークの遅延時間、記憶を行うセルのセットアップ時間およびホールド時間の制約値を、電圧、温度およびトランジスタのパラメータを要素とするＮ次関数の非線形近似式でそれぞれ近似し、前記関数の値を最大値とする前記要素の組み合わせに対する前記非線形近似式の値を登録した最大値ライブラリ、および前記関数の値を最小値とする前記要素の組み合わせに対する前記非線形近似式の値を登録した最小値ライブラリを作成し、前記関数の値を最大値とする前記要素の組み合わせおよび前記関数の値を最小値とする前記要素の組み合わせをコーナー条件として、解析対象のパスを形成するセルのタイミングアークの遅延時間を前記最大値ライブラリまたは前記最小値ライブラリから読み出してスタティック・タイミング解析を行うことを特徴とするタイミング検証方法が提供される。
【００１２】
また、本発明の別の一態様によれば、論理設計に使用される総てのセルのそれぞれのタイミングアークの遅延時間を電圧、温度およびトランジスタのパラメータを要素とする関数の非線形近似式でそれぞれ近似し、前記関数の値を最大値とする前記要素の組み合わせおよび前記関数の値を最小値とする前記要素の組み合わせをコーナー条件としてスタティック・タイミング解析を行うタイミング検証方法で使用するライブラリを作成する方法であって、セルのタイミングアークの遅延時間を、電圧、温度およびトランジスタのパラメータを要素とする関数の第１の非線形近似式および第２の非線形近似式で挟み込むように近似し、前記関数値を最大値とする前記要素の組み合わせに対する前記第１および第２の非線形近似式の値を登録する最大値ライブラリを作成し、前記関数の値を最小値とする前記要素の組み合わせに対する前記第１および第２の非線形近似式の値を登録する最小値ライブラリを作成することを特徴とするライブラリ作成方法が提供される。
【発明の効果】
【００１３】
本発明によれば、セルのディレイがディレイ変動要素に対して非線形に変化する場合であっても、２つのコーナー条件の検証で全範囲のタイミング保証を行うことができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１に係るタイミング検証方法の基本概念を示すフロー図。
【図２】実施例１のタイミング検証で用いる非線形近似式の例を示す図。
【図３】タイミングアークの遅延時間を２つの非線形近似式で近似する例を示す図。
【図４】本発明の実施例２に係るライブラリ作成方法の処理の流れの例を示すフロー図。
【図５】タイミング検証を行うパスの例を示す回路図。
【図６】実施例２のライブラリを用いて行うセットアップ時間に関する検証の手順の例を示すフロー図。
【図７】実施例２のライブラリを用いて行うホールド時間に関する検証の手順の例を示すフロー図。
【図８】本発明の実施例３に係る論理合成方法の基本概念を示すフロー図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【実施例１】
【００１６】
図１は、本発明の実施例１に係るタイミング検証方法の基本概念を示すフロー図である。
【００１７】
本実施例のタイミング検証では、論理設計に使用される総てのセルのそれぞれのタイミングアークの遅延時間Ｄ、記憶を行うセルのセットアップ時間の制約値Ｓおよびホールド時間の制約値Ｈを、電圧Ｖ、温度ＴおよびトランジスタのパラメータＰを要素とするＮ次関数の非線形近似式で近似し、そのＮ次関数の値が最大となる非線形近似式の値を登録した最大値ライブラリ、およびＮ次関数の値が最小となる非線形近似式の値を登録した最小値ライブラリを予め作成しておき、タイミング解析を行うときは、その最大値ライブラリおよび最小値ライブラリを用いてスタティック・タイミング解析（ＳＴＡ）を行う。
【００１８】
そこで、図１に示すフローでは、まず、論理設計に使用される総てのセルのそれぞれのタイミングアークの遅延時間Ｄ、記憶を行うセルのセットアップ時間の制約値Ｓおよびホールド時間の制約値Ｈを、電圧Ｖ、温度ＴおよびトランジスタのパラメータＰを要素とするＮ次関数ｆ（Ｖ，Ｔ，Ｐ）を共通に使用して、非線形近似式
Ｄ＝Ｋ１ｄ＊ｆ（ｘ）＋Ｋ０ｄ
Ｓ＝Ｋ１ｓ＊ｆ（ｘ）＋Ｋ０ｓ
Ｈ＝Ｋ１ｈ＊ｆ（ｘ）＋Ｋ０ｈ
で、それぞれ近似する。ただし、Ｋ１ｄ、Ｋ０ｄ、Ｋ１ｓ、Ｋ０ｓ、Ｋ１ｈ、Ｋ０ｈは係数を表し、ｘ＝（Ｖ，Ｔ，Ｐ）である（ステップＳ０１）。
【００１９】
上述の非線形近似式を用いることにより、例えば、図２に示すように、タイミングアークの遅延時間Ｄが、電圧Ｖ、温度ＴおよびトランジスタのパラメータＰに対して非線形な変化を示す場合でも、精度の高い近似値を得ることができる。
【００２０】
次に、関数ｆ（ｘ）の値を最大値とする電圧Ｖ、温度ＴおよびトランジスタのパラメータＰの組み合わせをｘｍａｘとして、このｘｍａｘに対する上述の非線形近似式の値
Ｄｍａｘ＝Ｋ１ｄ＊ｆ（ｘｍａｘ）＋Ｋ０ｄ
Ｓｍａｘ＝Ｋ１ｓ＊ｆ（ｘｍａｘ）＋Ｋ０ｓ
Ｈｍａｘ＝Ｋ１ｈ＊ｆ（ｘｍａｘ）＋Ｋ０ｈ
を最大値ライブラリに登録する（ステップＳ０２）。
【００２１】
また、関数ｆ（ｘ）の値を最小値とする電圧Ｖ、温度ＴおよびトランジスタのパラメータＰの組み合わせをｘｍｉｎとして、このｘｍｉｎに対する上述の非線形近似式の値
Ｄｍｉｎ＝Ｋ１ｄ＊ｆ（ｘｍｉｎ）＋Ｋ０ｄ
Ｓｍｉｎ＝Ｋ１ｓ＊ｆ（ｘｍｉｎ）＋Ｋ０ｓ
Ｈｍｉｎ＝Ｋ１ｈ＊ｆ（ｘｍｉｎ）＋Ｋ０ｈ
を最小値ライブラリに登録する（ステップＳ０３）。
【００２２】
このように、最大値ライブラリおよび最小値ライブラリを準備した上で、半導体集積回路として形成された論理回路の解析対象のパスに関し、そのパスを形成するセルのタイミングアークの遅延時間を最大値ライブラリから読み出して行うＳＴＡを実行し（ステップＳ０４）、同じく、解析対象のパスを形成するセルのタイミングアークの遅延時間を最小値ライブラリから読み出して行うＳＴＡの実行する（ステップＳ０５）。
【００２３】
そのとき、本実施例では、最大値ライブラリおよび最小値ライブラリから読み出した遅延時間を加算するだけで、解析対象パスのパスディレイを算出することができる。
【００２４】
また、最大値ライブラリおよび最小値ライブラリが、関数ｆ（ｘ）の値を最大および最小とする電圧Ｖ、温度ＴおよびトランジスタのパラメータＰの組み合わせに対して作成されているため、最大値ライブラリおよび最小値ライブラリを用いたＳＴＡの実行は、電圧Ｖ、温度ＴおよびトランジスタのパラメータＰの２つのコーナー条件におけるＳＴＡに相当する。
【００２５】
したがって、このような本実施例によれば、最大値ライブラリおよび最小値ライブラリを用いたＳＴＡを実行することにより、電圧、温度およびトランジスタのパラメータの全保証範囲内におけるタイミング保証を行うことができる。
【００２６】
また、最大値ライブラリおよび最小値ライブラリから読み出した遅延時間を加算するだけで解析対象パスのパスディレイを算出することができるので、タイミング検証に要する時間を短縮することができる。
【実施例２】
【００２７】
図２ではタイミングアークの遅延時間Ｄを１つの非線形近似式で近似する例を示したが、遅延時間Ｄがチップ内バラツキを示す場合や、総てのセルのタイミングアークの遅延時間Ｄ、記憶を行うセルのセットアップ時間の制約値Ｓおよびホールド時間の制約値Ｈについて｛Ｋ１＊ｆ（ｘ）＋Ｋ０｝形式の式で近似することでの誤差が無視できない場合、図３に示すように、そのバラツキや誤差の範囲を挟み込むような２つの近似式で近似した方が、より精度の高い近似を行うことができる。
【００２８】
図３では、タイミングアークの遅延時間Ｄを、遅延時間のバラツキ、誤差の最大値を近似する第１の非線形近似式
Ｄ＝Ｋ１ｄＭＡＸ＊ｆ（ｘ）＋Ｋ０ｄＭＡＸ
と、バラツキ、誤差の最小値を近似する第２の非線形近似式
Ｄ＝Ｋ１ｄＭＩＮ＊ｆ（ｘ）＋Ｋ０ｄＭＩＮ
とで、近似した例を示す。
【００２９】
本実施例では、上述のように、タイミングアークの遅延時間Ｄのバラツキ、誤差範囲が、２つの近似式で挟み込むように近似されたときの、最大値ライブラリおよび最小値ライブラリの作成方法を示す。
【００３０】
図４は、本発明の実施例２に係るライブラリ作成方法の処理の流れの例を示すフロー図である。
【００３１】
ライブラリ作成にあたっては、まず、上述のように、Ｎ次の関数ｆ（ｘ）の第１の非線形近似式と第２の非線形近似式で挟み込む形でタイミングアークの遅延時間Ｄを近似する（ステップＳ１１）。
【００３２】
すなわち、タイミングアークの遅延時間Ｄは、
Ｋ１ｄＭＩＮ＊ｆ（ｘ）＋Ｋ０ｄＭＩＮ＜Ｄ＜Ｋ１ｄＭＡＸ＊ｆ（ｘ）＋Ｋ０ｄＭＡＸ
と表される。
【００３３】
続いて、関数ｆ（ｘ）を最大とする電圧Ｖ、温度ＴおよびトランジスタのパラメータＰの組み合わせｘｍａｘに対する第１および第２の非線形近似式の値
Ｄｍａｘ１＝Ｋ１ｄＭＡＸ＊ｆ（ｘｍａｘ）＋Ｋ０ｄＭＡＸ
Ｄｍａｘ２＝Ｋ１ｄＭＩＮ＊ｆ（ｘｍａｘ）＋Ｋ０ｄＭＩＮ
を算出し、それぞれを最大値ライブラリに登録する（ステップＳ１２）。
【００３４】
また、関数ｆ（ｘ）を最小とする電圧Ｖ、温度ＴおよびトランジスタのパラメータＰの組み合わせｘｍｉｎに対する第１および第２の非線形近似式の値
Ｄｍｉｎ１＝Ｋ１ｄＭＡＸ＊ｆ（ｘｍｉｎ）＋Ｋ０ｄＭＡＸ
Ｄｍｉｎ２＝Ｋ１ｄＭＩＮ＊ｆ（ｘｍｉｎ）＋Ｋ０ｄＭＩＮ
を算出し、それぞれを最小値ライブラリに登録する（ステップＳ１３）。
【００３５】
以上により、最大値ライブラリおよび最小値ライブラリには、電圧Ｖ、温度ＴおよびトランジスタのパラメータＰの組み合わせのコーナー条件に対して、タイミングアークの遅延時間Ｄのバラツキ、近似誤差範囲をカバーする値が登録される。
【００３６】
次に、この最大値ライブラリおよび最小値ライブラリを用いるタイミング検証の例について説明する。
【００３７】
ここでは、図５に示すフリップフロップＦＦ１とフリップフロップＦＦ２のような、フリップフロップ間のデータ伝送に関し、データ系パスディレイＤａｒとクロック系パスディレイＤｒｃを最大値ライブラリあるいは最小値ライブラリから算出し、セットアップ時間の検証およびホールド時間の検証を行う例を示す。
【００３８】
まず、図６のフロー図を用いて、セットアップ時間の検証の手順を説明する。
【００３９】
セットアップ時間に関しては、データ系パスディレイＤａｒが大きく、クロック系パスディレイＤｒｃが小さい方がタイミング的に厳しい。そこで、この場合、データ系パスディレイＤａｒの算出には、タイミングアークの遅延時間Ｄのバラツキの最大値を近似する第１の非線形近似式による値を用い、クロック系パスディレイＤｒｃの算出には、遅延時間Ｄのバラツキの最小値を近似する第２の非線形近似式による値を用いるようにする。
【００４０】
すなわち、まず、最大値ライブラリを用いて、データ系パスのタイミングアークの第１の非線形近似式による値Ｄｍａｘ１の総和（Σ）およびクロック系パスのタイミングアークの第２の非線形近似式による値Ｄｍａｘ２の総和を求め、
ＤａｒＭＡＸ＝ΣＤｍａｘ１
ＤｒｃＭＡＸ＝ΣＤｍａｘ２
を算出する（ステップＳ２１）。
【００４１】
続いて、クロック周期をＴとして、最大値ライブラリに登録されているセットアップ時間の制約値Ｓｍａｘを用いて、セットアップ時間の余裕
ｓｅｔｕｐ  ｓｌａｃｋＭＡＸ＝ＤｒｃＭＡＸ−ＤａｒＭＡＸ＋Ｔ−Ｓｍａｘ
を算出する（ステップＳ２２）。
【００４２】
また、最小値ライブラリを用いて、データ系パスのタイミングアークの第１の非線形近似式による値Ｄｍｉｎ１の総和およびクロック系パスのタイミングアークの第２の非線形近似式による値Ｄｍｉｎ２の総和を求め、
ＤａｒＭＩＮ＝ΣＤｍｉｎ１
ＤｒｃＭＩＮ＝ΣＤｍｉｎ２
を算出する（ステップＳ２３）。
【００４３】
続いて、最小値ライブラリに登録されているセットアップ時間の制約値Ｓｍｉｎを用いて、セットアップ時間の余裕
ｓｅｔｕｐ  ｓｌａｃｋＭＩＮ＝ＤｒｃＭＩＮ−ＤａｒＭＩＮ＋Ｔ−Ｓｍｉｎ
を算出する（ステップＳ２４）。
【００４４】
最後に、算出したセットアップ時間の余裕がともに０以上であるか、すなわち、
ｓｅｔｕｐ  ｓｌａｃｋＭＡＸ≧０  ＆  ｓｅｔｕｐ  ｓｌａｃｋＭＩＮ≧０
であるかを検証する（ステップＳ２５）。
【００４５】
その結果、上述のセットアップ時間の余裕がともに０以上であれば（ＹＥＳ）、解析対象のデータ伝送は「セットアップ時間に余裕あり」と判定でき、そうでなければ（ＮＯ）、解析対象のデータ伝送は「セットアップ時間にタイミング違反あり」と判定できる。
【００４６】
次に、図７のフロー図を用いて、ホールド時間の検証の手順を説明する。
【００４７】
ホールド時間に関しては、データ系パスディレイＤａｒが小さく、クロック系パスディレイＤｒｃが大きい方がタイミング的に厳しい。そこで、この場合、データ系パスディレイＤａｒの算出には、タイミングアークの遅延時間Ｄのバラツキの最小値を近似する第２の非線形近似式による値を用い、クロック系パスディレイＤｒｃの算出には、遅延時間Ｄのバラツキの最大値を近似する第１の非線形近似式による値を用いるようにする。
【００４８】
すなわち、まず、最大値ライブラリを用いて、データ系パスのタイミングアークの第２の非線形近似式による値Ｄｍａｘ２の総和およびクロック系パスのタイミングアークの第１の非線形近似式による値Ｄｍａｘ１の総和を求め、
ＤａｒＭＡＸ＝ΣＤｍａｘ２
ＤｒｃＭＡＸ＝ΣＤｍａｘ１
を算出する（ステップＳ３１）。
【００４９】
続いて、最大値ライブラリに登録されているホールド時間の制約値Ｈｍａｘを用いて、ホールド時間の余裕
ｈｏｌｄ  ｓｌａｃｋＭＡＸ＝ＤａｒＭＡＸ−ＤｒｃＭＡＸ−Ｈｍａｘ
を算出する（ステップＳ３２）。
【００５０】
また、最小値ライブラリを用いて、データ系パスのタイミングアークの第２の非線形近似式による値Ｄｍｉｎ２の総和およびクロック系パスのタイミングアークの第１の非線形近似式による値Ｄｍｉｎ１の総和を求め、
ＤａｒＭＩＮ＝ΣＤｍｉｎ２
ＤｒｃＭＩＮ＝ΣＤｍｉｎ１
を算出する（ステップＳ３３）。
【００５１】
続いて、最小値ライブラリに登録されているホールド時間の制約値Ｈｍｉｎを用いて、ホールド時間の余裕
ｈｏｌｄ  ｓｌａｃｋＭＩＮ＝ＤａｒＭＩＮ−ＤｒｃＭＩＮ−Ｈｍｉｎ
を算出する（ステップＳ３４）。
【００５２】
最後に、算出したホールド時間の余裕がともに０以上であるか、すなわち、
ｈｏｌｄ  ｓｌａｃｋＭＡＸ≧０  ＆  ｈｏｌｄ  ｓｌａｃｋＭＩＮ≧０
であるかを検証する（ステップＳ３５）。
【００５３】
その結果、上述のホールド時間の余裕がともに０以上であれば（ＹＥＳ）、解析対象のデータ伝送は「ホールド時間に余裕あり」と判定でき、そうでなければ（ＮＯ）、解析対象のデータ伝送は「ホールド時間にタイミング違反あり」と判定できる。
【００５４】
このような本実施例によれば、関数ｆ（ｘ）の値を最大および最小とする電圧Ｖ、温度ＴおよびトランジスタのパラメータＰの組み合わせの２つのコーナー条件に対して、タイミングアークの遅延時間のバラツキの上限および下限を近似する値が、最大値ライブラリおよび最小値ライブラリに登録される。したがって、この最大値ライブラリおよび最小値ライブラリを用いたＳＴＡを実行することにより、電圧、温度およびトランジスタのパラメータの全保証範囲内におけるタイミング保証を、タイミングアークの遅延時間のバラツキの範囲内で、行うことができる。
【実施例３】
【００５５】
本実施例では、実施例２で示した最大値ライブラリおよび最小値ライブラリを活用して、論理合成を行う方法について説明する。
【００５６】
実施例２で示した最大値ライブラリおよび最小値ライブラリには、タイミングアークの遅延時間Ｄのバラツキ、誤差の上限を近似する第１の非線形近似式と遅延時間Ｄのバラツキ、誤差の下限を近似する第２の非線形近似式とにより算出された２つの近似値が、それぞれ登録されている。したがって、タイミングアークの遅延時間Ｄのバラツキ、誤差が大きければ、その２つの近似値の差は大きくなる。
【００５７】
一方、論理合成を行う場合、論理合成結果で使用されているセルにタイミングアークの遅延時間Ｄのバラツキ、誤差の大きなセルが含まれていると、そのタイミングの合わせ込みに困難が生じる恐れがある。
【００５８】
そこで、本実施例では、論理合成を行う際、最大値ライブラリおよび最小値ライブラリに登録されている上述の２つの近似値の差を求め、その差が大きなセルは、論理合成に使用するセルから除外するようにする。
【００５９】
図８は、本発明の実施例３に係る論理合成方法の基本概念を示すフロー図である。
【００６０】
本実施例では、論理合成にあたって、まず、実施例２で示した最大値ライブラリにおいて、各セルの各タイミングアークに登録されている２つの値Ｄｍａｘ１とＤｍａｘ２の差（Ｄｍａｘ１−Ｄｍａｘ２）を求め、この（Ｄｍａｘ１−Ｄｍａｘ２）の値の大きなタイミングアークを有するセルを抽出する（ステップＳ４１）。
【００６１】
また、実施例２で示した最小値ライブラリについても、各セルの各タイミングアークに登録されている２つの値Ｄｍｉｎ１とＤｍｉｎ２の差（Ｄｍｉｎ１−Ｄｍｉｎ２）を求め、この（Ｄｍｉｎ１−Ｄｍｉｎ２）の値の大きなタイミングアークを有するセルを抽出する（ステップＳ４２）。
【００６２】
以上の抽出結果にもとづき、最大値ライブラリまたは最小値ライブラリから抽出されたセルを論理合成に使用するセルから除外して（ステップＳ４３）、論理合成を実行する（ステップＳ４４）。
【００６３】
このような本実施例によれば、遅延時間のバラツキの大きなタイミングアークを有するセルを論理合成に使用するセルから除外することができるので、論理合成時のタイミング調整を容易に行うことができる。
【符号の説明】
【００６４】
ＦＦ１、ＦＦ２  フリップフロップ
【図１】
2010287018.tif 000003
【図２】
2010287018.tif 000004
【図３】
2010287018.tif 000005
【図４】
2010287018.tif 000006
【図５】
2010287018.tif 000007
【図６】
2010287018.tif 000008
【図７】
2010287018.tif 000009
【図８】
2010287018.tif 000010