(57)【要約】【課題】有機電界発光表示装置及びその製造方法を提供する。【解決手段】画素領域と非画素領域を備える基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置し、チャネル領域及びソース／ドレイン領域を備える半導体層と、前記半導体層のチャネル領域に対応するように位置するゲート電極と、前記半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、前記半導体層のソース／ドレイン領域に電気的に接続するソース／ドレイン電極と、前記ゲート電極と前記ソース／ドレイン電極とを絶縁させる層間絶縁膜とを含み、前記バッファ層、ゲート絶縁膜、及び層間絶縁膜は、非画素領域上の一部が除去された形態で位置し、前記除去された面積はパネル面積の８〜４０％であることを特徴とする有機電界発光表示装置の製造方法に関する。【選択図】図１Ｄ
2010145984.tif 000002
【特許請求の範囲】
【請求項１】
画素領域及び非画素領域を備える基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置し、チャネル領域及びソース／ドレイン領域を備える半導体層と、
前記半導体層のチャネル領域に対応するように位置するゲート電極と、
前記半導体層及び前記ゲート電極を絶縁するゲート絶縁膜と、
前記半導体層のソース／ドレイン領域に電気的に接続するソース／ドレイン電極と、
前記ゲート電極及び前記ソース／ドレイン電極を絶縁する層間絶縁膜と、
前記ソース／ドレイン電極に電気的に接続する第１電極、有機膜層及び第２電極と、
を含み、
前記バッファ層、ゲート絶縁膜及び層間絶縁膜のうちいずれか１つの膜は非画素領域で一部の面積が除去され、前記面積はパネル面積の８〜４０％であることを特徴とする有機電界発光表示装置。
【請求項２】
前記除去された面積は、前記非画素領域の外郭線から前記画素領域の外郭線に進行する領域内に位置することを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項３】
前記除去された面積の成分は、シリコン酸化膜またはシリコン窒化膜を含むことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項４】
前記半導体層は、金属粒子を含むことを特徴とする請求項１に記載の有機電界発光表示装置。
【請求項５】
画素領域及び非画素領域を備える基板を形成し、
前記基板上にバッファ層を形成し、
前記バッファ層上に非晶質シリコン層を形成し、
前記非画素領域上に位置する前記バッファ層及び前記非晶質シリコン層の一部分を除去し、
前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化し、
前記多結晶シリコン層をパターニングして半導体層に形成し、
前記基板全面にわたってゲート絶縁膜を形成し、
前記半導体層と対応するようにゲート電極を形成し、
前記基板にわたって層間絶縁膜を形成し、
前記非画素領域上に位置するゲート絶縁膜及び層間絶縁膜の一部が除去されるようにパターニングし、
前記半導体層と一部が接続するソース／ドレイン電極を形成して薄膜トランジスタを形成し、前記ソース／ドレイン電極に電気的に接続する第１電極、有機膜層及び第２電極を含み、前記バッファ層、ゲート絶縁膜、及び層間絶縁膜のうちいずれか１つの膜は非画素領域で一部の面積が除去され、前記面積はパネル面積の８〜４０％であることを特徴とする有機電界発光表示装置の製造方法。
【請求項６】
前記非晶質シリコン層上にキャッピングを形成する工程と、
前記キャッピング上に金属触媒層を形成する工程と、
前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
前記キャッピング及び金属触媒層を除去する工程と、
前記多結晶シリコン層をパターニングして前記半導体層に形成する工程と、
を含むことを特徴とする請求項５に記載の有機電界発光表示装置の製造方法。
【請求項７】
前記バッファ層の除去面積は、前記非画素領域の外郭線から前記画素領域の外郭線方向に進行する領域内に位置することを特徴とする請求項５に記載の有機電界発光表示装置の製造方法。
【請求項８】
前記熱処理は、７５０℃以下で数秒または数時間行うことを特徴とする請求項５に記載の有機電界発光表示装置の製造方法。
【請求項９】
前記バッファ層、ゲート絶縁膜及び層間絶縁膜は、シリコン窒化膜を含む物質で形成することを特徴とする請求項５に記載の有機電界発光表示装置の製造方法。
【請求項１０】
複数個の画素を備える基板と、
前記基板上に位置し、前記画素の外部領域に位置する絶縁膜と、を含み、前記基板の最外郭に位置する画素を基準にして外方に位置する絶縁膜の一部が除去されることを特徴とするマザー基板。
【請求項１１】
前記除去された絶縁膜は、基板の最外郭線から最外郭に位置する画素までの間の領域であることを特徴とする請求項１０に記載のマザー基板。
【請求項１２】
前記除去された絶縁膜の面積は、前記マザー基板面積の８〜４０％であることを特徴とする請求項１１に記載のマザー基板。
【請求項１３】
前記除去された絶縁膜は、画素間の絶縁膜一部をさらに含むことを特徴とする請求項１１に記載のマザー基板。
【請求項１４】
前記絶縁膜は、シリコン窒化膜を含むことを特徴とする請求項１０に記載のマザー基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機電界発光表示装置及びその製造方法（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ  Ａｎｄ  Ｔｈｅ  Ｆａｂｒｉｃａｔｉｎｇ  ｍｅｔｈｏｄ  ｏｆ  ｔｈｅ  ｓａｍｅ）に関し、非画素領域の絶縁膜を除去することで、結晶化工程時に高熱処理による基板の曲げや変形などの損傷を防止する方法に関する。
【背景技術】
【０００２】
一般に、多結晶シリコン層は、高電界効果移動度及び高速動作回路に適用可能であり、ＣＭＯＳ回路構成が可能であるという長所を有し、薄膜トランジスタ用半導体層の用途として多く用いられている。この多結晶シリコン層を用いた薄膜トランジスタは、主にアクティブマトリックス液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子に用いる。
【０００３】
そして、薄膜トランジスタに用いられる多結晶シリコン層の製造には、直接蒸着法、高温熱処理を利用する技術またはレーザ熱処理方法などが用いられる。レーザ熱処理方法は、低温工程が可能であり、高い電界効果移動度を実現しているが、高価なレーザ装備を必要とし、その代替技術が盛んに研究されている。
【０００４】
現在、金属を用いて非晶質シリコンを結晶化する方法は、固相結晶化（ＳＰＣ，Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）より低い温度で短時間に結晶化することができる長所を有しているため、最も多く研究されている。金属を用いる結晶化方法としては、金属誘導結晶化（ＭＩＣ，Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導側面結晶化（ＭＩＬＣ，Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法とに区分する。しかし、金属を用いる方法の場合でも金属汚染によって薄膜トランジスタの素子特性が低下されるという問題があった。
【０００５】
一方、金属量を減少し、良質の多結晶シリコン層を形成するためには、イオン注入機を介して金属のイオン濃度を調節し、高温処理、急速熱処理またはレーザの照射により良質の多結晶シリコン層を形成する技術と金属誘導結晶化方法で多結晶シリコン層の表面を平坦にするために、粘性の有機膜と液状の金属とを混合し、スピンコーティング方法で薄膜を蒸着し、熱処理工程で結晶化する方法が開発されている。しかし、上記結晶化方法も多結晶シリコン層において最も重要視されているグレーンの大きさの大型化と均一度に問題があった。
【０００６】
上記問題を解決するために、被覆層を利用する結晶化方法として多結晶シリコン層の製造方法（大韓民国出願公開第２００３−００６０４０３号明細書）が開発されている。この方法は、基板上に非晶質シリコン層を形成し、その上にキャッピングを形成した後、上記キャッピング上に金属触媒層を蒸着して熱処理あるいはレーザを利用して金属触媒をキャッピングにより非晶質シリコン層に拡散させてシード（ｓｅｅｄ）を形成させた後、これを用いて多結晶シリコン層を獲得するＳＧＳ（Ｓｕｐｅｒ  Ｇｒａｉｎｅｄ  Ｓｉｌｉｃｏｎ）方法である。この方法は、金属触媒が被覆層を介して拡散されるため、必要以上の金属汚染を防止することができる方法である。
【０００７】
しかし、前記ＭＩＣ、ＭＩＬＣ、ＳＧＳ（Ｓｕｐｅｒ  Ｇｒａｉｎｅｄ  Ｓｉｌｉｃｏｎ）法を用いて多結晶シリコンを形成する方法は、高温で熱処理されることになるが、基板と同一サイズの絶縁膜などが収縮して基板曲げなどの損傷をもたらせ、ひいては素子に不良を誘発する問題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】大韓民国出願公開第２００３−００６０４０３号明細書
【特許文献２】特開１９９３−１０９６７８号公報
【特許文献３】特開１９９５−２４９７７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記問題に鑑みてなされたもので、非画素領域の絶縁膜などを選択的に除去することで、結晶化のための熱処理で発生する基板の曲げ現象による基板損傷を防止し、素子を効果的に生産する方法を提供する。
【課題を解決するための手段】
【００１０】
本発明は、有機電界発光表示装置及びその製造方法に関し、画素領域と非画素領域とを備える基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置し、チャネル領域及びソース／ドレイン領域を備える半導体層と、前記半導体層のチャネル領域に対応するように位置するゲート電極と、前記半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記半導体層のソース／ドレイン領域に電気的に接続するソース／ドレイン電極と、前記ゲート電極と前記ソース／ドレイン電極とを絶縁する層間絶縁膜とを含み、前記バッファ層、ゲート絶縁膜、及び層間絶縁膜は非画素領域上の一部が除去され、この除去面積はパネル面積の８〜４０％であることを特徴とする有機電界発光表示装置及びその製造方法を提供する。
【発明の効果】
【００１１】
本発明によれば、従来の優秀な素子を生産するために行っている、金属触媒を用いた結晶化法の工程時に、高熱処理による基板曲げの問題点を解決するために、基板の一部の絶縁膜を除去する構造を形成することで、高熱処理で絶縁膜が収縮されても基板曲げ現象を減少することができ、ひいては素子形成過程において不良防止効果を提供することができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明に係る有機電界発光表示装置の説明図である。
【図１Ｂ】本発明に係る有機電界発光表示装置の説明図である。
【図１Ｃ】本発明に係る有機電界発光表示装置の説明図である。
【図１Ｄ】本発明に係る有機電界発光表示装置の説明図である。
【図１Ｅ】本発明に係る有機電界発光表示装置の説明図である。
【図２】本発明に係るマザー基板の平面図である。
【発明を実施するための形態】
【００１３】
以下、実施形態を参照して本発明について説明する。
【００１４】
＜実施形態＞
図１Ａ、図１Ｃ及び図１Ｄは本発明に係る有機電界発光表示装置の断面図であり、図１Ｂは本発明に係る画素の平面図である。
【００１５】
図１Ａに示すように、画素領域ａ及び非画素領域ｂを備える基板１００を形成し、前記基板１００上にバッファ層１１０を形成する。前記基板１００はガラスのような絶縁基板であることが好ましく、前記バッファ層１１０は、前記基板１００から流出された不純物から後続工程で形成される半導体層を保護する役目をする。前記バッファ層１１０は、ＳｉＯ２、ＳｉＮｘまたはこれらの化合物から形成することが好ましい。
【００１６】
前記バッファ層１１０が形成された基板全面に非晶質シリコン層１２０を形成する。前記非晶質シリコン層１２０は化学気相蒸着（ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）法を用いて行うことができる。
【００１７】
次に、前記非画素領域ｂに該当する非晶質シリコン層１２０及びバッファ層１１０の一部を除去する。その理由は、前記非晶質シリコン層１２０を結晶化する過程で高熱を加えることになるが、そのとき、前記基板１００と同一面積を有しながら直接接着している前記バッファ層１１０が収縮し、基板１００を引っ張って基板１００が曲がるためである。したがって、基板１００端部のバッファ層１１０を除去してバッファ層１１０が収縮されても基板１００を引っ張ることを減少させ、基板の曲げ程度を低減することができる。
【００１８】
図１Ｂに示すように、前記除去するバッファ層の面積は、画素領域以外の領域である非画素領域ｂの最外郭線から画素領域ａの外郭線までと定義した領域内の面積であり、前記除去するバッファ層の面積はパネル面積の８〜４０％である。その理由は、非画素領域ｂから除去したバッファ層の面積が画素面積の８％未満であれば、その除去面積が小さすぎて非画素領域ｂ上のバッファ層を除去したにもかかわらず、熱処理によるバッファ層が基板に影響を与えて基板の曲げ現象が解消しない。また、素子として動作させるための絶縁膜のパネルに対する面積は少なくとも６０％以上でなければならないので、絶縁膜の除去面積はパネル面積に対して４０％以下とする。４０％以上を除去すると、画素領域上でバッファ層の一部が除去され、不純物浸透などの問題が生じうる。
【００１９】
続いて、図１Ｃに示すように、上述のように非晶質シリコン層１２０を形成した後、前記非晶質シリコン層１２０上にキャッピング１３０を形成する。前記キャッピング１３０はシリコン窒化膜またはシリコン酸化膜からなっていて、プラズマ強化化学気相蒸着（ＰＥＣＶＤ）法を用いて形成することができる。
【００２０】
前記キャッピング１３０は、後述する金属触媒が拡散できるように形成されるが、その厚さは５〜２０００Åであることが好ましい。キャッピング厚さが５Å以下であれば金属触媒の低濃度制御が難しく、その厚さが２０００Å以上であれば金属触媒の拡散が難しいので、上記の厚さにキャッピングを形成することが好ましい。また、一般的に酸化膜または窒化膜は、不純物拡散においてバリア（ｂａｒｒｉｅｒ）として作用するので、シリコン酸化膜またはシリコン窒化膜の密度を低くして金属触媒の拡散を容易にすることもできる。
【００２１】
続いて、前記キャッピング１３０上に金属触媒１４０層を形成する。前記金属触媒１４０としてはニッケルを用いることができ、スパッタ（Ｓｐｕｔｔｅｒ）を用いて蒸着することもできる。また、イオン注入による方法で形成することができ、プラズマを用いて形成することもできるが、プラズマを利用する方法は、前記キャッピング１３０上に金属物質を配置し、これをプラズマに露出させて形成する。
【００２２】
上記方法で形成された金属触媒１４０層の厚さは２Å以下であることが好ましい。金属触媒の低濃度制御のために金属触媒を細かく蒸着せず、疎らに蒸着したところ、形成された金属触媒１４０層の厚さが２Å以上になると、金属触媒の濃度が高くなって低濃度制御が難しいとともに、シリコン内の金属触媒の濃度も高くなりトランジスタの漏洩電流が大きくなり、後述の多結晶シリコン層のグレーンの大きさは小さくなる。
【００２３】
続いて、前記基板１００を炉（ｆｕｒｎａｃｅ）、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）などのような加熱装置を用いて、上記７５０℃以下の温度で数秒または数時間熱処理する。
【００２４】
前記熱処理工程により前記金属触媒１４０層の金属触媒は拡散されて前記非晶質シリコン層１２０内でシードとなり、前記熱処理は継続されて前記非晶質シリコン層１２０が多結晶シリコン層に結晶化する。
【００２５】
次に、図１Ｄに示すように、前記キャッピング１３０及び金属触媒１４０層をエッチング（ｅｔｃｈｉｎｇ）で除去して結晶化した多結晶シリコン層に必要以上の金属汚染を防止し、前記多結晶シリコン層をパターニングし、イオン注入工程を介してソース／ドレイン領域１５０Ｓ、１５０Ｄ及びチャネル層１５０Ｃを形成する。すなわち、半導体層１５０を形成する。
【００２６】
前記半導体層１５０上にゲート絶縁膜１６０を形成した後、前記ゲート絶縁膜１６０上にゲート電極１７０を形成する。そして、前記ゲート電極１７０上に層間絶縁膜１８０を形成する。
【００２７】
前記ゲート絶縁膜１６０及び層間絶縁膜１８０は、前記バッファ層１１０と同様に、ＳｉＯ２、ＳｉＮｘまたこれらの化合物とすることができ、前記バッファ層１１０のように非画素領域ｂの一部の領域を除去する。
【００２８】
そして、前記半導体層１５０に一部が接続されるソース／ドレイン電極１９０ａ、１９０ｂが形成される。
【００２９】
上述のように、本発明により基板１００上の非画素領域ｂであるバッファ層１１０、ゲート絶縁膜１６０及び層間絶縁膜１８０の一部が除去された形態の薄膜トランジスタを完成する。
【００３０】
そして、図１Ｅに示すように、上記のように薄膜トランジスタを形成した後、前記ソース／ドレイン電極１９０ａ、１９０ｂを含む基板全面にわたって保護膜２００を形成し、前記保護膜２００上に平坦化膜２０５及び第１電極２１０を形成する。
【００３１】
次に、画素定義膜２２０で画素を定義した後、有機発光層を含む有機膜層２３０を形成した後、基板全面にわたって第２電極２４０を形成して前記薄膜トランジスタを含む有機電界発光表示装置を完成する。
【００３２】
一方、実施形態である非画素領域ｂ上のバッファ層１１０、ゲート絶縁膜１６０及び層間絶縁膜１８０の一部を除去する工程を行った場合と行わない場合との基板の状態について表１−１及び表１−２を参照して説明する。
【００３３】
以下、表１−１及び表１−２は、実施形態による多結晶シリコン層を形成した後の基板状態を測定したデータであって、表１−１は熱処理の前後（Ａ：熱処理前、Ｂ：熱処理後）の基板曲げ高さに関するデータであり、表１−２は本発明の実施形態の場合と絶縁膜を除去しない場合との熱処理の前後（Ａ：熱処理前、Ｂ：熱処理後）の基板曲げ半径（ｒａｄｉｕｓ）に関するデータである。
【００３４】
表１−１は、本発明の実施形態に係る基板の曲げ高さを測定したデータである。
【００３５】
【表１】
2010145984.tif 000003
【００３６】
表１−１に示すように、本発明の実施形態により、７３０×９２０ｍｍのマザー基板における１０％の絶縁膜が除去された場合、熱処理前（Ａ）１７２．８μｍから熱処理後（Ｂ）５６７．７３μｍとなって熱処理の前後の高さ偏差は３９４．９３であった。絶縁膜を除去しない場合の熱処理前（Ａ）１２９．８９μｍから熱処理後（Ｂ）６７５．１１μｍとなって偏差は５４５．２２であり、熱処理後に本発明の実施形態に係る基板高さが小さく曲がっていた。したがって、熱処理後（Ｂ）の非画素領域の絶縁膜の一部を除去した本発明が基板曲げ現象を減少させることがわかった。
【００３７】
表１−２は、本発明の実施形態に係る基板の曲げによる半径データである。
【００３８】
【表２】
2010145984.tif 000004
【００３９】
続いて、表１−２に示すように、前記半径（ｒａｄｉｕｓ）は、基板の曲げを円周とし、その円の半径を測定したもので、半径が小さいほど曲げ程度は大きい。
【００４０】
表１−２は、本発明の実施形態により、７３０×９２０ｍｍのマザー基板における１０％の絶縁膜が除去された場合、熱処理前（Ａ）半径が９９．０３ｍであったが、熱処理後（Ｂ）３０．１４ｍとなって半径が６８．６９ｍほど小さくなった。そして、絶縁膜を除去しない場合、熱処理前（Ａ）半径が１３１．７４ｍであったが、熱処理後（Ｂ）２５．３５ｍとなって１０６．３９ｍほど小さくなった。この結果のように本発明の実施形態の場合、偏差は６８．６９ｍであり、絶縁膜を除去しない場合の偏差は１０６．３９ｍであって、半径がそんなに減少してなかった。したがって、本発明の実施形態に係る基板が絶縁膜を除去しない基板よりも曲げ程度が小さいことがわかった。
前記有機電界発光表示に適用した方法をマザー基板にも適用することができる。マザー基板１０とは、複数個の画素２０を含むものとして、面取り工程以前の基板をいう。
【００４１】
図２は、本発明に係るマザー基板の平面図である。
図２に示すように、マザー基板１０上には複数個の画素２０を形成する。このとき、前記複数個の画素２０は互いに離隔されて位置し、画素間の間隔には素子形成後の面取りできるスクライビングラインａが存在する。
【００４２】
前記画素２０には、ゲート電極（図示せず）、半導体層（図示せず）、ソース／ドレイン電極（図示せず）などから構成された薄膜トランジスタを含む有機電界発光表示装置が形成され、画素２０の外部領域である非画素領域には絶縁膜３０が形成される。このとき、結晶化工程等の熱処理工程を伴うことで、前記マザー基板１０のうち画素２０外部領域の絶縁膜３０の一部を除去した後に熱処理工程が行われる。
【００４３】
前記マザー基板１０のうちの除去される絶縁膜３０の面積は、マザー基板１０の最外郭ラインｂから最外郭に位置する画素２０の周辺に沿って定義された画素最外郭ラインｂ’までの領域である。また、複数個の画素２０との間の絶縁膜３０が除去されることもあって、除去される絶縁膜３０の面積はマザー基板１０の総面積の８〜４０％となる。前記マザー基板１０の絶縁膜３０は、シリコン酸化膜、シリコン窒化膜またはそれらの混合膜などからなる。
【００４４】
前記絶縁膜３０の除去面積がマザー基板１０の面積の８〜４０％である理由は、マザー基板１０から除去する絶縁膜３０の面積がマザー基板１０面積の８％未満の面積であると、除去面積があまり小さすぎて絶縁膜３０を除去したにもかかわらず、熱処理による絶縁膜３０の収縮が基板に影響を与えて基板曲げ現象が解消されないからである。例えば、７３０×９２０ｍｍの大きさを有するマザー基板１０に２インチ、４インチまたは１５インチのパネルを複数個形成する製造過程において、２インチ画素の生産の場合３５％、４インチの場合４０％、１５インチの場合３５％の絶縁膜が除去されたことがわかったが、それ以上の絶縁膜が除去される場合には不純物が浸透され、絶縁特性を確保することができないので、除去する絶縁膜の最大面積は４０％以下となる。
【００４５】
したがって、上述したように、本発明は絶縁膜の一部を除去することで、有機電界発光表示装置を製造する際に、高熱の熱処理による基板曲げ現象を効果的に緩和することができ、不良を減少させ、効果的な有機電界発光表示装置、その製造方法及びマザー基板を提供する。
【００４６】
本発明は、ＳＧＳ法による結晶化方法を主に説明したが、金属触媒を用いた結晶化方法であるＭＩＣ、ＭＩＬＣの適用も可能である。
【００４７】
上述では、本発明の好ましい実施形態を参照して説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更させることができる。
【符号の説明】
【００４８】
１０  マザー基板
２０  画素
３０  絶縁膜
１００  基板
１１０  バッファ層
１２０  非晶質シリコン層
１３０  キャッピング
１４０  金属触媒
１５０  半導体層
１５０Ｓ、１５０Ｄ  ソース／ドレイン領域
１５０Ｃ  チャネル層
１６０  ゲート絶縁膜
１７０  ゲート電極
１８０  層間絶縁膜
１９０ａ、１９０ｂ  ソース／ドレイン電極
２００  保護膜
２０５  平坦化膜
２１０  第１電極
２２０  画素定義膜
２３０  有機膜層
２４０  第２電極
【図１Ａ】
2010145984.tif 000005
【図１Ｂ】
2010145984.tif 000006
【図１Ｃ】
2010145984.tif 000007
【図１Ｄ】
2010145984.tif 000008
【図１Ｅ】
2010145984.tif 000009
【図２】
2010145984.tif 000010