(57)【要約】  【課題】  ｐ型半導体層とｎ型半導体層との間のリーク電流を抑制し、ｐ型半導体層とｎ型半導体層とのｐｎ分離を十分に確保して発光強度を向上させる発光素子を提供する。  【解決手段】  発光素子は、凹部２ａを有し、絶縁性を有する基板２と、凹部２ａ内に設けられ、ｎ型半導体層１ｃと発光層１ｂとｐ型半導体層１ａとから構成された積層体１であって、発光層１ｂが凹部１ａの内面と接触している積層体１と、を具備する。【選択図】  図１
2010109127.tif 000002
【特許請求の範囲】
【請求項１】
凹部を有し、絶縁性を有する基板と、
前記凹部内に設けられ、ｎ型半導体層と発光層とｐ型半導体層とから構成された積層体であって、前記発光層が前記凹部の内面と接触している積層体と、
を具備する発光素子。
【請求項２】
前記基板の屈折率は、前記積層体の屈折率よりも低い請求項１記載の発光素子。
【請求項３】
前記積層体および凹部を覆うように前記基板上に設けられ、前記ｎ型半導体層または前記ｐ型半導体層と電気的に接続する上部電極層と、
前記凹部の底面から前記基板の裏面まで形成された貫通孔内に設けられ、前記ｎ型半導体層または前記ｐ型半導体層のうち、前記上部電極層と電気的に接続していない方の半導体層と電気的に接続する下部電極層と、
をさらに具備する請求項１または２記載の発光素子。
【請求項４】
前記基板はサファイア基板であり、前記積層体はＩＩＩＢ族窒化物半導体である請求項１乃至３のいずれか記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（Light Emitting Diode、略称ＬＥＤ）に代表されるような発光素子に関する。
【背景技術】
【０００２】
近年、紫外光領域から青色光までの光を発光する発光素子が注目されており、このような発光素子の材料としては例えば、窒化ガリウム系化合物半導体が知られている。
【０００３】
このような発光素子は、蛍光体と組み合わせることにより白色の光を発光することが可能であり、また省エネルギーかつ長寿命であることから、白熱電球や蛍光ランプの代替品として有望視されると共に実用化が始まっている。しかしながら、これらの発光素子の発光効率は、蛍光灯に比較すると低いため、更なる高効率化が求められており、そのための様々な研究が行われている。
【０００４】
例えば、特許文献１には、ＳｉＯ２などの基板に設けられた凹部にＧａＡｓなどから構成される半導体層を設けた構造を有し、凹部の開口部平面に電極を平面的に分離させ、発光強度のバラツキを抑えた発光素子が開示されている（特許文献１参照）。
【特許文献１】特開平４−１８８８２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１における発光素子は、ｐ型半導体層とｎ型半導体層との間に位置する発光層が外部に露出しているため、発光素子の使用において、ｐ型半導体層とｎ型半導体層との間を導通させるような導電性の粉塵などが付着した場合、リーク電流が発生し、ｐ型半導体層とｎ型半導体層とのｐｎ分離が確保されない傾向があった。
【０００６】
本発明の目的は、ｐ型半導体層とｎ型半導体層との間のリーク電流を抑制し、ｐ型半導体層とｎ型半導体層とのｐｎ分離を十分に確保して発光強度を向上させる発光素子を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、凹部を有し、絶縁性を有する基板と、前記凹部内に設けられ、ｎ型半導体層と発光層とｐ型半導体層とから構成された積層体であって、前記発光層が前記凹部の内面と接触している積層体と、を具備する発光素子に関する。
【０００８】
前記基板の屈折率は、前記積層体の屈折率よりも低いことが好ましい。
【０００９】
前記積層体および凹部を覆うように前記基板上に設けられ、前記ｎ型半導体層または前記ｐ型半導体層と電気的に接続する上部電極層と、前記凹部の底面から前記基板の裏面まで形成された貫通孔内に設けられ、前記ｎ型半導体層または前記ｐ型半導体層のうち、前記上部電極層と電気的に接続していない方の半導体層と電気的に接続する下部電極層と、をさらに具備することが好ましい。
【００１０】
前記基板はサファイア基板であり、前記積層体はＩＩＩＢ族窒化物半導体であることが好ましい。
【発明の効果】
【００１１】
本発明の発光素子は、絶縁性を有する基板の凹部内に積層体が設けられることで、積層体の発光層が絶縁体により覆われるため、ｐ型半導体層とｎ型半導体層との間のリーク電流を抑制し、ｐ型半導体層とｎ型半導体層とのｐｎ分離を十分に確保して発光強度を向上させることができる。
【００１２】
基板の屈折率が積層体の屈折率よりも低いため、発光層から出射した光は、積層体、基板、空気の順に光が進むほど、屈折率が低い媒体を通過することにより、屈折率の緩和効果が高く、光の取り出し効率が向上する。
【００１３】
上部電極層が積層体を覆っているため、基板からの積層体の剥離を抑制することができる。
【００１４】
基板は、絶縁性が高く、ＩＩＩＢ族窒化物半導体よりも屈折率の大きいサファイア基板であることにより、ｐ型半導体層とｎ型半導体層との間のリーク電流を十分に抑制し、ｐ型半導体層とｎ型半導体層とのｐｎ分離を十分に確保して発光強度を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら本発明の発光素子を詳細に説明する。
【００１６】
図１は、本発明の実施形態の一つの発光素子を示す断面図である。また、図２は、本発明の別の実施形態の一つの発光素子を示す断面図である。図３は、アレイ化した本発明の発光素子の実施の形態を示す断面図である。
【００１７】
図１〜図３において、１は積層体、２は基板、３は第１の電極層、４はバッファ層、５は第１のパッド電極、６は第２の電極層、７は第２のパッド電極を示す。また、積層体１は、１ａはｐ型半導体層、１ｂは発光層、１ｃはｎ型半導体層から構成される。基板２は凹部２ａおよび貫通孔２ｂを有する。
【００１８】
本発明における発光素子は、凹部２ａを有する基板２と、ｎ型半導体層１ｃと発光層１ｂとｐ型半導体層１ａとから構成された積層体１と、を具備する。基板２は絶縁性を有する。
【００１９】
本発明では、絶縁性を有する基板２の凹部の内面と発光層１ｂとが接触している。これにより、発光層１ｂが絶縁体により覆われるため、ｐ型半導体層とｎ型半導体層との間に発生するリーク電流を抑制し、ｐ型半導体層１ａとｎ型半導体層１ｃとのｐｎ分離を十分に確保して発光強度を向上させることができる。
【００２０】
本発明では、基板２の屈折率は、積層体１の屈折率よりも低くすることが好ましい。基板２の屈折率が積層体１の屈折率よりも低いため、発光層１ｂから出射した光は、積層体１、基板２、空気の順に、屈折率が高い媒体から低い媒体へ通過するため、屈折率の緩和効果が高く、光の取り出し効率が向上する。
【００２１】
積層体１の屈折率は、基板２の屈折率の２倍以下であることが好ましい。例えば、積層体１がＧａＮ（屈折率：２．４）であり、基板２がサファイア（屈折率：１．７）の場合が該当する。
【００２２】
積層体１の屈折率が、基板２の屈折率の２倍以下であることにより、光が積層体１から基板２へ通過する際に生じる全反射を抑制し、光の取り出し効率が向上する。
【００２３】
以下、本発明の発光素子の各構成について説明する。
【００２４】
（基板）
基板２は、絶縁性を有する。なお、この場合の絶縁性とは、抵抗率１０9Ω・ｃｍ以上であることをいう。
【００２５】
基板２は、積層体１を成長させることができ、さらに、上記のように絶縁性を有する基材であればよい。具体的に、基板２としては、サファイア（Ａｌ２Ｏ３）、スピネル(ＭｇＡｌ２Ｏ４)、ＬｉＧａＯ２などのガレート基板、Ｌｉなどをドープして高抵抗化したＺｎＯ基板、ＡｌＮ基板などが挙げられる。
【００２６】
基板２の凹部２ａは、具体的には、深さ２〜５μｍである。
【００２７】
凹部２ａの幅については所望の素子大きさにすればよく、特に限定されないが、極端に狭すぎると原料ガスが凹部に供給されず、成長が生じないため、５０μｍ以上であることが好ましい。
【００２８】
凹部２ａは、塩素系のガスを用いたＲＩＥなどのドライエッチングにより形成される。
【００２９】
基板２の厚みとしては、１００〜１０００μｍ程度である。
【００３０】
図１において、基板２の凹部２ａ底面から基板２の裏面まで貫通孔２ｂが設けられる。貫通孔２ｂは、周囲を絶縁性の基板２に囲まれた積層体１のｎ型半導体層１ｃ側を外部と導通させるために設けられている。貫通孔２ｂは、レーザーやマイクロブラスト、ウェットエッチング、ドライエッチング等により加工することにより形成される。また、これらの技術の組合せでも構わない。
【００３１】
貫通孔２ｂの形状が略円柱径である場合、貫通孔２ｂの孔径（直径）は５０〜３００μｍ程度である。
【００３２】
なお、図１において貫通孔２ｂは凹部２ａ底面のうち、凹部２ａの壁面側に設けられているが、凹部２ａ底面に設けられていれば特に問題はない。
【００３３】
基板２の外側底面および側面には、反射性の金属層が形成されていることが好ましい。上面に光を効果的に取り出すことが可能となる。特に基板２が透過性の高いサファイアの場合、反射した光がサファイアを伝播するので損失が小さい。なお、反射性の金属層としては、Ａｌ、Ａｇなどが挙げられる。
【００３４】
（積層体）
積層体１は、ｐ型半導体層１ａ、発光層１ｂ、ｎ型半導体層１ｃから構成される。
【００３５】
積層体１は、基板２の凹部２ａに形成される半導体であり、例えば、窒化物半導体から形成される。ここで、窒化物半導体とは、例えば、元素周期律表におけるＩＩＩＢ族（１３族）元素の窒化物から構成される半導体をいう。ＩＩＩＢ族窒化物半導体は、化学式ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表すことができる。ＩＩＩＢ族窒化物半導体としては、たとえば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）などが挙げられる。
【００３６】
積層体１は、発光層１ｂを間に介するように、ｎ型半導体層１ｃと発光層１ｂとｐ型半導体層１ａとが凹部２ａ内に積層された積層構造を有する。なお、ｎ型半導体層１ｃと発光層１ｂとの間と、ｐ型半導体層１ａと発光層１ｂとの間との少なくともいずれか一方の間には、キャリアオーバーフローを抑制するブロック層が配置されてもよい。
【００３７】
ＩＩＩＢ族窒化物半導体からなるｎ型半導体層１ｃとするには、元素周期律表においてＩＶＢ族の元素であるＳｉ（シリコン）などをドーパントとして層中に混入させればよい。ｎ型半導体層１ｃの厚みは１〜５μｍ程度である。また、ＩＩＩＢ族窒化物半導体からなるｐ型半導体層１ａとするには、元素周期律表においてＩＩＡ族の元素であるＭｇ（マグネシウム）などをドーパントとして層中に混入させればよい。ｐ型半導体層１ａの厚みは１５０〜５００ｎｍ程度である。
【００３８】
発光層１ｂは、ｎ型半導体層１ｃとｐ型半導体層１ａとの間に設けられる。発光層１ｂは、禁制帯幅の広い発光層側障壁層と禁制帯幅の狭い発光層側井戸層とからなる量子井戸構造が複数回（たとえば約３回）繰り返し規則的に積層された多層量子井戸構造（ＭＱＷ）としてもよい。なお、前記発光層側障壁層としては、Ｉｎ０．０１Ｇａ０．９９Ｎ層などが挙げられる。また、前記発光層側井戸層としては、Ｉｎ０．１１Ｇａ０．８９Ｎ層などが挙げられる。発光層側障壁層の厚みは５〜１５ｎｍ程度、発光層側井戸層の厚みは２〜１０ｎｍ程度である。発光層１ｂの厚みは２５〜１５０ｎｍ程度である。
【００３９】
積層体１の成長方法としては、分子線エピタキシー（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、有機金属エピタキシー（ＭＯＶＰＥ；Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）法、ハイドライド気相成長（ＨＶＰＥ；Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）、パルスレーザデポジション（ＰＬＤ；Ｐｕｌｓｅｄ  Ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）法等が用いられる。
【００４０】
基板２の凹部２ａの深さは、前記したように２〜５μｍであり、積層体１の厚みは、凹部２ａの深さと同様の大きさとする。
【００４１】
本発明の発光素子において発光層１ｂは凹部２ａの内面と接触するが、この構造は、積層体１の成長時に、基板２を回転させることにより得ることができる。
【００４２】
以下に、発光層１ｂが凹部２ａの内面と接触するように成長させるための有機金属化学気相成長（ＭＯＣＶＤ）法による積層体１の具体例を示す。なお、このとき、基板１を５〜１０ｒｐｍで常に回転させる。
【００４３】
まず、ｎ型半導体層１ｃを成長させる。基板２の温度を９５０〜１１５０℃とし、ｎ型半導体層１ｃとして窒化ガリウム（ＧａＮ）を数μｍ程度（例えば１〜５μｍ）の厚さで形成し、ｎ型半導体層１ｃを作製すればよい。この際、Ｓｉをドープする。
【００４４】
また、発光層１ｂは、その温度を７００℃程度とし、厚さ５〜５０ｎｍ程度の窒化インジウムガリウム（Ｉｎ０．０１Ｇａ０．９９Ｎ）から成る障壁層と、厚さ１〜２０ｎｍ程度の窒化インジウムガリウム（Ｉｎ０．１１Ｇａ０．８９Ｎ）から成る井戸層とを繰り返し積層して形成すればよい。
【００４５】
また、ｐ型半導体層１ａは、第１のｐ型クラッド層、第２のｐ型クラッド層、ｐ型コンタクト層からなる。第１のｐ型クラッド層は、基板１の温度を７００℃程度とし、多重量子井戸層の障壁層上に、窒化アルミニウムガリウム（Ａｌ０．１５Ｇａ０．８５Ｎ）層を、１０〜１００ｎｍ程度の厚さで形成する。また、第２のｐ型クラッド層は、基板１の温度を８２０℃程度とし、第１のｐ型クラッド層上に、窒化アルミニウムガリウム（Ａｌ０．２Ｇａ０．８Ｎ）層を５０〜３００ｎｍ程度の厚さで形成する。また、ｐ型コンタクト層は、基板１の温度を８２０〜１０５０℃程度とし、第２のｐ型クラッド層上に、窒化ガリウム（ＧａＮ）層を、５〜５０ｎｍ程度の厚さで形成する。この際、ｐ型不純物元素としては、マグネシウム（Ｍｇ），亜鉛（Ｚｎ）等が添加される。
【００４６】
以上の方法により、発光層１ｂが凹部２ａの内面と接触するように積層体１を成長させることができる。
【００４７】
なお、以上の方法により積層体１を形成させる場合、凹部２ａ内以外にも積層体が形成されることがある。この場合、発光素子の低背化の観点から、積層体を除去することが好ましい。余分な積層体は、例えば、凹部をマスクで覆い、ＲＩＥなどのドライエッチングで成長後に除去する。また、成長前にＳｉＯ２などの成長阻害となるような材料によりマスクを形成し、その後フッ酸を用いてウェットエッチングすることによっても積層体を除去することができる。
【００４８】
また、以上の方法により、凹部２ａ内の壁面からも半導体が成長するが厚みが小さく、さらに、凹部２ａの底面から成長した半導体と併合されるため、存在を無視してもかまわない。
【００４９】
図１に示すように、積層体１と基板２との間にはバッファ層４が設けられていることが好ましい。バッファ層４は、積層体１がサファイア、基板２がＧａＮの場合のように、積層体１と基板２との間に応力が発生する場合、その応力を緩和させるために好適に形成される。バッファ層４は、例えば、窒化ガリウム、窒化アルミニウムなどの材料から構成される。バッファ層４の厚みは０．０１〜０．２μｍ程度である。
【００５０】
なお、図１の場合、バッファ層４は、ｎ型半導体層を形成する前に、４００℃から７００℃程度の温度で窒化ガリウム、窒化アルミニウムを成長することにより形成される。
【００５１】
本発明の発光素子は、積層体１および基板２以外にも以下の構成を含むことが好ましい。
【００５２】
（電極）
電極は、第１の電極層３と第２の電極層６とから構成される。第１の電極層３および第２の電極層６の厚みはそれぞれ０．１〜５μｍである。
【００５３】
第１の電極層３および第２の電極層６としては、たとえば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、インジウム（Ｉｎ）、錫（Ｓｎ）、モリブデン（Ｍｏ）、銀（Ａｇ）、金（Ａｕ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、バナジウム（Ｖ）、白金（Ｐｔ）、鉛（Ｐｂ）、ベリリウム（Ｂｅ）、酸化錫（ＳｎＯ２）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム錫（ＩＴＯ）、金−シリコン（Ａｕ−Ｓｉ）合金、金−ゲルマニウム（Ａｕ−Ｇｅ）合金、金−亜鉛（Ａｕ−Ｚｎ）合金、金−ベリリウム（Ａｕ−Ｂｅ）合金などの薄膜を好適に用いることができる。また、第１の電極層３および第２電極層６は、上記材質の中から選択した層を複数層積層したものとしても構わない。
【００５４】
第１の電極層３および第２の電極層６は、真空蒸着法、スパッタリング法などの方法により作製される。
【００５５】
図１において、第１の電極層３はｐ型半導体層１ａ上に設けられ、ｐ型半導体層１ａに接続されている（以下、上部電極層という）。また、第２の電極層６は基板２の凹部２ａ底面から基板２の裏面まで設けられた貫通孔２ｂ内に設けられ、ｎ型半導体層１ｃに接続されている（以下、下部電極層という）。第２の電極層６は、例えば導電性ペースト等が貫通孔２ｂ内に埋設されることで形成される。なお、コンタクト抵抗低減のため、導電性ペーストを貫通孔２ｂ内に埋設される前に、金属層を貫通孔２内に蒸着させることが好ましい。
【００５６】
上部電極層は、積層体１および凹部２ａを覆うように基板２上に設けられることが好ましい。これにより、上部電極層が積層体１を覆うことになるため、基板２からの積層体１の剥離を抑制することができる。なお、上部電極層は、図１の場合、ｐ型半導体層１ａが上部に位置するため、ｐ型半導体層１ａと電気的に接続しているが、ｎ型半導体層１ｃが上部に位置した場合、ｎ型半導体層１ｃと電気的に接続する。
【００５７】
また、上述のように上部電極層を用いた場合、下部電極層は、凹部２ａ底面から基板２の裏面まで設けられた貫通孔２ｂ内に設けられる。なお、下部電極層は、図１の場合、ｎ型半導体層１ｃが下部に位置するため、ｎ型半導体層１ｃと電気的に接続しているが、ｐ型半導体層１ａが下部に位置した場合、ｐ型半導体層１ａと電気的に接続する。
【００５８】
上部電極層に段差が生じないように、積層体１の高さと凹部２ａの深さとが略同一（段差が１μｍ以内）であることが好ましい。
【００５９】
本発明の発光素子における第１の電極層３および第２の電極層６は、図１における上部電極層および下部電極層の位置に限定されず、例えば、図２に示すように、第１の電極層３と第２の電極層６とが、いずれも発光素子の上部側に設けられていてもよい。この場合、第１の電極層３および第２の電極層６はともに、外部に露出しており、外部と導通をとることができるため、図１の発光素子の基板２に設けられていた貫通孔２ｂは必要なくなる。この点では、図１の発光素子よりも好ましい。
【００６０】
一方、図２の発光素子の場合、基板２からの積層体１の剥離を抑制するように、積層体１および凹部２ａを覆うように基板２上に上部電極層をすることができないため、この点では、図２の発光素子よりも図１の発光素子が好ましい。
【００６１】
ワイヤボンディングによる接続を考慮した場合、第１の電極層３および第２の電極層６は、ともにパッド電極を有していてもよい。
【００６２】
パッド電極５は上部電極層３に接続される電極端子で、パッド電極７は下部電極層６に接続される電極端子である。
【００６３】
パッド電極５および７は、例えば、チタン、またはチタンを下地層として金層を積層したものを用いている。パッド電極５および７の厚みは約０．５〜５μｍである。
【００６４】
パッド電極５および７は、真空蒸着法、スパッタリング法などの方法により形成される。
【００６５】
以上のように、発光素子を作製することができる。
【００６６】
図３には、アレイ化した本発明の発光素子の実施の形態を示す断面図を示す。
【００６７】
本発明の発光素子は、複数の凹部２ａを有する基板２と、複数の凹部２ａ内にそれぞれ設けられた積層体１と、具備するものでもよい。これにより得られた発光素子はアレイ化されている。
【００６８】
通常、基板上に積層体を成長させたのち、所望のサイズの発光素子を一つずつ切り出して発光素子を作製する。この場合、発光素子自体をダイシングする必要があり、発光層へのダメージが生じていた。しかし、上述のようにアレイ化を行なった場合、積層体ではなく、基板２をダイシング等により切断することができるため、活性層へのダメージが入らず、素子歩留まりが向上する。
【００６９】
また、複数の積層体１および複数の凹部２ａを覆うように基板２上に位置し、それぞれの積層体１と接続する上部電極層３を設けることにより、複数のｐ型半導体層１ａ上に、一面に共通電極を形成することになる。これにより、例えば、発光素子をパッケージなどに実装する場合、一つ一つ発光素子を実装することなく、まとめて実装することができる。
【００７０】
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【図面の簡単な説明】
【００７１】
【図１】本発明の発光素子の実施の形態を示す断面図である。
【図２】本発明の発光素子の他の実施の形態を示す断面図である。
【図３】アレイ化した本発明の発光素子の実施の形態を示す断面図である。
【符号の説明】
【００７２】
１：積層体
１ａ：ｐ型半導体層
１ｂ：発光層
１ｃ：ｎ型半導体層
２：基板
２ａ：凹部
２ｂ：貫通孔
３：第１の電極層
４：バッファ層
５：第１のパッド電極
６：第２の電極層
７；第２のパッド電極
【図１】
2010109127.tif 000003
【図２】
2010109127.tif 000004
【図３】
2010109127.tif 000005