(57)【要約】      （修正有）【課題】正常に制御可能であればできるだけ制御を長く安全に継続することが可能な１ＣＰＵ構成の制御系を有する電動パワーステアリング装置を提供する。【解決手段】ＲＯＭ１０２を２領域に分割し、第１および第２ＲＯＭ領域の双方にアシスト制御機能（片方は簡易アシスト制御機能）を搭載し、さらに第１および第２ＲＯＭ領域の双方にＲＯＭ異常検出プログラム、ＲＡＭ異常検出プログラム、ＷＤＴプログラムを搭載し、ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された通常アシスト制御プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に、ＲＯＭ異常、ＲＡＭ異常、ＷＤＴ異常が検出された場合は、第２ＲＯＭ領域に格納された簡易アシスト制御プログラムに切り替えて簡易アシスト制御を実行し、この簡易アシスト制御実行中に、ＲＯＭ異常、ＲＡＭ異常、ＷＤＴ異常が検出されまでは、簡易アシスト制御を続行する。【選択図】図４
2010184689.tif 000002
【特許請求の範囲】
【請求項１】
操舵補助用の電動モータと、少なくとも操舵トルクおよび車両速度を用いて演算した操舵補助指令に基づき前記操舵補助用の電動モータを駆動制御するためのモータ駆動指令を生成する操舵制御を実行する操舵プログラムを格納するＲＯＭと、ワークメモリとして使用されるＲＡＭと、該ＲＯＭに記憶されたプログラムに基づいて動作する１つのＣＰＵとを備える電動パワーステアリング装置において、
前記ＲＯＭを第１ＲＯＭ領域および第２ＲＯＭ領域に分割し、前記第１ＲＯＭ領域における異常を検出するための第１のＲＯＭ異常診断プログラムおよび通常の前記操舵制御を実行させる通常操舵プログラムを第１ＲＯＭ領域に格納し、前記第２ＲＯＭ領域における異常を検出するための第２のＲＯＭ異常診断プログラムおよび前記通常操舵プログラムより簡易な操舵制御を実行させる簡易操舵プログラムを第２ＲＯＭ領域に格納し、
前記ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された前記通常操舵プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に前記第１のＲＯＭ異常診断プログラムを用いた異常診断を実行し、この異常診断により第１ＲＯＭ領域の異常を検出した場合は、第２ＲＯＭ領域に格納された簡易操舵制御プログラムに切り替えて簡易操舵制御を実行し、この簡易操舵制御実行中に前記第２のＲＯＭ異常診断プログラムを用いた異常診断を実行し、第２ＲＯＭ領域の異常を検出した場合は、操舵制御を停止させることを特徴とする電動パワーステアリング装置。
【請求項２】
前記ＲＡＭを第１ＲＡＭ領域および第２ＲＡＭ領域に分割し、前記ＲＯＭの第１ＲＯＭ領域に格納されたプログラムが実行されている際には、ＲＡＭの第１ＲＡＭ領域をワークメモリとして用い、前記ＲＯＭの第２ＲＯＭ領域に格納されたプログラムが実行されている際には、ＲＡＭの第２ＲＡＭ領域をワークメモリとして用いることを特徴とする請求項１に記載の電動パワーステアリング装置。
【請求項３】
前記第１ＲＯＭ領域には、第１ＲＡＭ領域における異常を検出するための第１のＲＡＭ異常診断プログラムを格納し、前記第２ＲＯＭ領域には、第２ＲＡＭ領域における異常を検出するための第２のＲＡＭ異常診断プログラムを格納し、
前記ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された前記通常操舵プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に前記第１のＲＯＭ異常診断プログラムを用いた異常診断および第１のＲＡＭ異常診断プログラムを用いた異常診断を含む第１の異常診断を実行し、該第１の異常診断により第１ＲＯＭ領域または第１ＲＡＭ領域の異常を検出した場合は、第２ＲＯＭ領域に格納された簡易操舵制御プログラムに切り替えて簡易操舵制御を実行し、この簡易操舵制御実行中に前記第２のＲＯＭ異常診断プログラムを用いた異常診断および第２のＲＡＭ異常診断プログラムを用いた異常診断を含む第２の異常診断を実行し、該第２の異常診断により第２ＲＯＭ領域または第２ＲＡＭ領域の異常を検出した場合は、操舵制御を停止させることを特徴とする請求項２に記載の電動パワーステアリング装置。
【請求項４】
前記第１ＲＯＭ領域および第２ＲＯＭ領域には、ウォッチドッグタイマ処理のための第１および第２のウォッチドッグタイマプログラムをそれぞれさらに格納し、
前記ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された前記通常操舵プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に前記第１のＲＯＭ異常診断プログラムを用いた異常診断および第１のウォッチドッグタイマプログラムによるウォッチドッグタイマ処理による異常診断を含む第１の異常診断を実行し、該第１の異常診断により異常を検出した場合は、第２ＲＯＭ領域に格納された簡易操舵制御プログラムに切り替えて簡易操舵制御を実行し、この簡易操舵制御実行中に前記第２のＲＯＭ異常診断プログラムを用いた異常診断および第２のウォッチドッグタイマプログラムによるウォッチドッグタイマ処理による異常診断を含む第２の異常診断を実行し、該第２の異常診断により異常を検出した場合は、操舵制御を停止させることを特徴とする請求項１に記載の電動パワーステアリング装置。
【請求項５】
前記第１ＲＯＭ領域および第２ＲＯＭ領域には、ウォッチドッグタイマ処理のための第１のおよび第２のウォッチドッグタイマプログラムをそれぞれさらに格納し、
前記ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された前記通常操舵プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に前記第１のＲＯＭ異常診断プログラムを用いた異常診断、第１のＲＡＭ異常診断プログラムを用いた異常診断および第１のウォッチドッグタイマプログラムによるウォッチドッグタイマ処理による異常診断を含む第１の異常診断を実行し、該第１の異常診断により異常を検出した場合は、第２ＲＯＭ領域に格納された簡易操舵制御プログラムに切り替えて簡易操舵制御を実行し、この簡易操舵制御実行中に前記第２のＲＯＭ異常診断プログラムを用いた異常診断、第２のＲＡＭ異常診断プログラムを用いた異常診断および第２のウォッチドッグタイマプログラムによるウォッチドッグタイマ処理による異常診断を含む第２の異常診断を実行し、該第２の異常診断により異常を検出した場合は、操舵制御を停止させることを特徴とする請求項２に記載の電動パワーステアリング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、操舵トルクおよび車両速度を用いて演算した操舵補助指令に基づき操舵補助用の電動モータを駆動制御する電動パワーステアリング装置に関し、さらに詳しくは１ＣＰＵによる制御系の診断に関するものである。
【背景技術】
【０００２】
乗用車やトラック等の車両の操舵力を軽減するため、操舵補助モータによって操舵を補助する、いわゆる電動パワーステアリング（ＥＰＳ：Electric  Power  Steering）装置がある。ＥＰＳ装置では、操舵補助モータの駆動力を、減速機を介してギヤまたはベルト等の伝送機構により、ステアリングシャフトまたはラック軸に補助力を付与するようになっている。
【０００３】
ＥＰＳ装置は、車両操舵という重要な役割を担うため、自動車を構成する部品のなかでも安全性、信頼性への配慮が特に必要であり、このため従来より制御装置を二重化するなどの対策がなされている。また、近年は、国際規約ＩＳＯ２６２６２にもある通り、組み込みシステムの安全性向上が求められ、片方のＣＰＵが故障したなどの異常な状態に陥った場合でも正常に制御可能であれば、できるだけ制御を長く安全に継続することが求められている。
【０００４】
特許文献１では、自動車用電動パワーステアリングシステムにおいて、制御用のマイコンを二重化しかつ両マイコンの出力を切換えて出力する切換ロジックを設けるとともに、各マイコンは、相手の出力するウォッチドッグパルスを互いに監視し、相手の異常を検出したマイコンは自マイコンからの制御出力を制御停止時の状態に徐々に近づけかつこれが所定の範囲に達したとき制御停止の信号を出力し、切換ロジックは、各マイコンから出力されるウォッチドッグパルスを監視して一方のマイコンに異常があったときには正常な方のマイコンからの制御出力を選択し、両マイコンともに異常と判断したときあるいは少なくとも１つのマイコンから上記制御停止の信号が出力されたときに操舵アシストモータを駆動停止するようにしている。
【０００５】
特許文献２においては、パワーステアリング装置の電子制御ユニットに、同じプログラムに基づいて同じステアリング制御動作を行うＣＰＵを２つ搭載し、ウォッチドッグパルスを各ＣＰＵに相互入力することにより相手側ＣＰＵを相互監視し、一方のＣＰＵに異常が生じた場合は、異常でない他方のＣＰＵによって制御を継続し、正常なＣＰＵは異常ＣＰＵをリセットするとともに正常復帰のための所要の設定値をリセット後のＣＰＵに与えて、一方のＣＰＵに異常が生じた場合でも２つのＣＰＵを正常状態に復帰させるようにしている。
【０００６】
これら特許文献１、２の技術では、２つのＣＰＵを具備するために、コスト増が避けられず、コストダウンが要求されている車種用の電動パワーステアリングシステムとして採用することが難しい。このように１ＣＰＵ構成においても、異常時にできるだけ制御を長く安全に継続することができるフェールセーフ機能を実現することが求められている。
【０００７】
特許文献３では、１ＣＰＵ構成の車両の制御装置において、ＲＯＭ診断プログラムをＲＯＭの２つの異なる第１および第２の記憶領域に記憶し、２つのＲＯＭ診断プログラムを並列動作させることにより、ＲＯＭの故障が第１および第２の記憶領域のうちの一方に生じたものであったとしても、この故障を、故障していない他方の記憶領域に記憶されたＲＯＭ診断プログラムに基づく診断によって検出し、ＲＯＭ故障を検出した場合には、警告灯を点灯するなどのフェールセーフ処理を実行するようにしている。
【０００８】
【特許文献１】特開平０４−４１９６０号公報
【特許文献２】特開平１１−５３２０７号公報
【特許文献３】特開２０００−６５６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献３の従来技術には、１ＣＰＵ構成の車両の制御装置において、２つのＲＯＭ診断プログラムを並列動作させてＲＯＭ診断の故障検出の確実性を向上させることは示されているが、特許文献３には、ＲＯＭ故障を検出した場合でも正常に制御可能であればできるだけ制御を長く安全に継続するための手法については開示がない。
【００１０】
本発明は、上記実情に鑑みてなされたものであって、正常に制御可能であればできるだけ制御を長く安全に継続することが可能な１ＣＰＵ構成の制御系を有する電動パワーステアリング装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明は、操舵補助用の電動モータと、少なくとも操舵トルクおよび車両速度を用いて演算した操舵補助指令に基づき前記操舵補助用の電動モータを駆動制御するためのモータ駆動指令を生成する操舵制御を実行する操舵プログラムを格納するＲＯＭと、ワークメモリとして使用されるＲＡＭと、該ＲＯＭに記憶されたプログラムに基づいて動作する１つのＣＰＵとを備える電動パワーステアリング装置において、前記ＲＯＭを第１ＲＯＭ領域および第２ＲＯＭ領域に分割し、前記第１ＲＯＭ領域における異常を検出するための第１のＲＯＭ異常診断プログラムおよび通常の前記操舵制御を実行させる通常操舵プログラムを第１ＲＯＭ領域に格納し、前記第２ＲＯＭ領域における異常を検出するための第２のＲＯＭ異常診断プログラムおよび前記通常操舵プログラムより簡易な操舵制御を実行させる簡易操舵プログラムを第２ＲＯＭ領域に格納し、前記ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された前記通常操舵プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に前記第１のＲＯＭ異常診断プログラムを用いた異常診断を実行し、この異常診断により第１ＲＯＭ領域の異常を検出した場合は、第２ＲＯＭ領域に格納された簡易操舵制御プログラムに切り替えて簡易操舵制御を実行し、この簡易操舵制御実行中に前記第２のＲＯＭ異常診断プログラムを用いた異常診断を実行し、第２ＲＯＭ領域の異常を検出した場合は、操舵制御を停止させることを特徴とする。
【００１２】
また、本発明の好ましい態様によれば、前記ＲＡＭを第１ＲＡＭ領域および第２ＲＡＭ領域に分割し、前記ＲＯＭの第１ＲＯＭ領域に格納されたプログラムが実行されている際には、ＲＡＭの第１ＲＡＭ領域をワークメモリとして用い、前記ＲＯＭの第２ＲＯＭ領域に格納されたプログラムが実行されている際には、ＲＡＭの第２ＲＡＭ領域をワークメモリとして用いることが望ましい。
【００１３】
また、本発明の好ましい態様によれば、前記第１ＲＯＭ領域には、第１ＲＡＭ領域における異常を検出するための第１のＲＡＭ異常診断プログラムを格納し、前記第２ＲＯＭ領域には、第２ＲＡＭ領域における異常を検出するための第２のＲＡＭ異常診断プログラムを格納し、前記ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された前記通常操舵プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に前記第１のＲＯＭ異常診断プログラムを用いた異常診断および第１のＲＡＭ異常診断プログラムを用いた異常診断を含む第１の異常診断を実行し、該第１の異常診断により第１ＲＯＭ領域または第１ＲＡＭ領域の異常を検出した場合は、第２ＲＯＭ領域に格納された簡易操舵制御プログラムに切り替えて簡易操舵制御を実行し、この簡易操舵制御実行中に前記第２のＲＯＭ異常診断プログラムを用いた異常診断および第２のＲＡＭ異常診断プログラムを用いた異常診断を含む第２の異常診断を実行し、該第２の異常診断により第２ＲＯＭ領域または第２ＲＡＭ領域の異常を検出した場合は、操舵制御を停止させることが望ましい。
【００１４】
また、本発明の好ましい態様によれば、前記第１ＲＯＭ領域および第２ＲＯＭ領域には、ウォッチドッグタイマ処理のための第１および第２のウォッチドッグタイマプログラムをそれぞれさらに格納し、前記ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された前記通常操舵プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に前記第１のＲＯＭ異常診断プログラムを用いた異常診断および第１のウォッチドッグタイマプログラムによるウォッチドッグタイマ処理による異常診断を含む第１の異常診断を実行し、該第１の異常診断により異常を検出した場合は、第２ＲＯＭ領域に格納された簡易操舵制御プログラムに切り替えて簡易操舵制御を実行し、この簡易操舵制御実行中に前記第２のＲＯＭ異常診断プログラムを用いた異常診断および第２のウォッチドッグタイマプログラムによるウォッチドッグタイマ処理による異常診断を含む第２の異常診断を実行し、該第２の異常診断により異常を検出した場合は、操舵制御を停止させることが望ましい。
【００１５】
また、本発明の好ましい態様によれば、前記第１ＲＯＭ領域および第２ＲＯＭ領域には、ウォッチドッグタイマ処理のための第１のおよび第２のウォッチドッグタイマプログラムをそれぞれさらに格納し、前記ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された前記通常操舵プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に前記第１のＲＯＭ異常診断プログラムを用いた異常診断、第１のＲＡＭ異常診断プログラムを用いた異常診断および第１のウォッチドッグタイマプログラムによるウォッチドッグタイマ処理による異常診断を含む第１の異常診断を実行し、該第１の異常診断により異常を検出した場合は、第２ＲＯＭ領域に格納された簡易操舵制御プログラムに切り替えて簡易操舵制御を実行し、この簡易操舵制御実行中に前記第２のＲＯＭ異常診断プログラムを用いた異常診断、第２のＲＡＭ異常診断プログラムを用いた異常診断および第２のウォッチドッグタイマプログラムによるウォッチドッグタイマ処理による異常診断を含む第２の異常診断を実行し、該第２の異常診断により異常を検出した場合は、操舵制御を停止させることが望ましい。
【発明の効果】
【００１６】
本発明にかかる電動パワーステアリング装置によれば、ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された通常操舵プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に第１ＲＯＭ領域に格納された第１のＲＯＭ異常診断プログラムを用いた異常診断を実行し、この異常診断により第１ＲＯＭ領域の異常を検出した場合は、第２ＲＯＭ領域に格納された簡易操舵制御プログラムに切り替えて簡易操舵制御を実行し、この簡易操舵実行中に第２ＲＯＭ領域に格納された第２のＲＯＭ異常診断プログラムを用いた異常診断を実行するようにしているので、安価な１ＣＰＵ構成で、ＲＯＭのある特定アドレスまたは特定アドレス群が異常になった場合でも、正常に制御可能であればできるだけ制御を長く安全に継続させるフェールセーフ機能を実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明にかかる電動パワーステアリング装置の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
【実施例】
【００１８】
図１は、電動パワーステアリング（ＥＰＳ）装置１００の一般的な構成を示す図である。図１において、操向ハンドル１のコラム軸２は減速ギア３、ユニバーサルジョイント４ａおよび４ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、操向ハンドル１の操舵トルクＴを検出するトルクセンサ１０が設けられており、操向ハンドル１の操舵力を補助する操舵補助モータ２０が、減速ギア３を介してコラム軸２に連結されている。ここで、操舵補助モータ２０は、例えば、ブラシレスモータやブラシモータである。電動パワーステアリング装置を制御するコントロールユニット（ＥＣＵ）３０には、バッテリ１４から内蔵の電源リレー１３を経て電力が供給され、イグニションキー１１からイグニション信号が供給される。また、コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴと車速センサ１２で検出された車両速度（車速）Ｖとに基づいて、操舵補助モータ２０の電流指令値を演算し、操舵補助モータ２０の電流検出値と電流指令値とに基づいて、操舵補助モータ２０の電流検出値が電流指令値に追従するように操舵補助モータ２０を駆動制御する。
【００１９】
図２は、図１のコントロールユニット３０のハードウェア構成を示す図である。コントロールユニット３０は、図２に示すように、電源リレー１３と、ＭＣＵ（マイクロコントロールユニット）１１０と、モータ駆動回路１０８と、電流検出回路１２０と、位置検出回路１３０等を備えている。
【００２０】
ＭＣＵ１１０は、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、ＥＥＰＲＯＭ（不揮発性メモリ）１０４、インターフェース（Ｉ／Ｆ）１０５、Ａ／Ｄ変換器１０６、ＰＷＭ制御部１０７などを備え、これらがバス接続されている。ＣＰＵ１０１は、ＲＯＭ１０２に格納された各種プログラムを実行して電動パワーステアリング装置を制御する。
【００２１】
ＲＯＭ１０２は操舵補助モータ２０の制御プログラムおよびフェールセーフ機能のプログラムを記憶するためのメモリとして使用され、ＲＡＭ１０３は当該プログラムを動作させるためのワークメモリとして使用される。ＥＥＰＲＯＭ１０４は電源遮断後においても記憶内容を保持可能なメモリであり、故障診断結果等を記録することができる。
【００２２】
Ａ／Ｄ変換器１０６は、トルクセンサ１０からの操舵トルクＴ、電流検出回路１２０からの操舵補助モータ２０の電流検出値Ｉｍ、および位置検出回路１３０からのモータ回転角信号θ等を入力し、デジタル信号に変換する。インターフェース１０５は、ＣＡＮなどの車載ネットワークに接続されており、車速センサ１２からの車速信号Ｖ（車速パルス）などが入力される。
【００２３】
ＰＷＭ制御部１０７は操舵補助モータ２０の電流指令値に基づきＵＶＷ各相のＰＷＭ制御信号を出力する。モータ駆動回路１０８は、インバータ回路などにより構成され、ＰＷＭ制御部１０７から出力された信号に基づき操舵補助モータ２０を駆動する。電流検出回路１２０は操舵補助モータ２０の電流値を検出し、電流検出値ＩｍをＡ／Ｄ変換器１０６に出力する。位置検出回路１３０は、レゾルバなどの位置センサ２５からの出力信号をモータ回転角信号θとして、Ａ／Ｄ変換器１０６に出力する。
【００２４】
図３は、ＭＣＵ１１０による操舵補助モータ２０の駆動制御系の概略的な機能ブロック図を示すものである。図３に示す駆動制御系には、操舵トルクＴと車速Ｖに基づいて操舵補助指令値を算出するトルク制御系２００と、操舵補助指令値を補償することによりステアリング系のステアリング特性を補償する補償制御を行う補償制御系２１０と、操舵補助モータ２０の駆動に関連した電流制御を行う電流制御系２２０とが含まれている。
【００２５】
トルク制御系２００は、アシスト量演算部２０１と、位相補償部２０２とを備えている。アシスト量演算部２０１には、トルクセンサ１０で検出された操舵トルクＴと、車速センサ１２で検出された車速Ｖが入力される。アシスト量演算部２０１は、車速Ｖをパラメータとして操舵トルクＴに対応する操舵補助指令値Ｉを格納しており、入力される操舵トルクＴ及び車速Ｖに基いて、操舵補助モータ２０に供給する電流の制御目標値である操舵補助指令値Ｉを決定して、位相補償部２０２に出力する。位相補償部２０２は、操舵系の安定性を高めるために、操舵補助指令値Ｉを位相補償し、位相補償した操舵補助指令値Ｉを加算部２０３に出力する。
【００２６】
位置検出回路１３０は、操舵補助モータ２０に取り付けられた位置センサ２５からの出力信号をモータ回転角信号θとして、補償制御系２１０に出力する。補償制御系２１０は、慣性補償部２１１、収斂性補償部２１２及びＳＡＴ（セルフアライニングトルク）補償部２１３などを有し、慣性補償部２１１、収斂性補償部２１２及びＳＡＴ補償部２１３は、モータ回転角信号θなどに基づいて算出された収斂性、慣性、ＳＡＴ等の補償値を加算部２０３にそれぞれ入力する。加算部２０３は、位相補償部２０２からの操舵補助指令値Ｉに収斂性、慣性、ＳＡＴ等の補償値を加算する。加算部２０３から出力される電流指令値Ｉｒｅｆは電流制御部２２０に入力される。
【００２７】
電流制御系２２０は、ＰＩ（比例積分）制御部２２２、ＰＷＭ制御部１０７などを備えている。ＰＩ制御部２２２は、電流指令値Ｉｒｅｆと電流検出回路１２０から出力される操舵補助モータ２０のモータ電流検出値Ｉｍとの偏差を求め、該偏差を比例積分処理した電圧補償量ＶｒｅｆをＰＷＭ制御部１０７に出力する。ＰＷＭ制御部１０７は、電圧補償量ＶｒｅｆをＰＷＭ処理して、ＵＶＷ各相のＰＷＭ制御信号（モータ駆動指令）をモータ駆動回路１０８に出力する。モータ駆動回路１０８は、インバータ回路などにより構成されており、ＰＷＭ制御部１０７から出力された信号に基づき操舵補助モータ２０を駆動する。
【００２８】
つぎに、本実施例の要部について説明する。図４は、図２に示したＲＯＭ１０２の記憶領域および記憶内容を示すものである。図５は図２に示したＲＡＭ１０３の記憶領域を示すものである。ＲＯＭ１０２は、図４に示すように、２つの領域（第１ＲＯＭ領域１０２ａ、第２ＲＯＭ領域１０２ｂ）に分割されており、ＣＰＵ１０１は、これら第１および第２ＲＯＭ領域１０２ａ，１０２ｂのいずれかに記憶されたプログラムに従って動作する。ＲＡＭ１０３も、図５に示すように、２つの領域（第１ＲＡＭ領域１０３ａ、第２ＲＡＭ領域１０３ｂ）に分割されている。ここで、第１ＲＯＭ領域１０２ａに記憶されたプログラムに従ってＣＰＵ１が動作しているときには、第１ＲＡＭ領域１０３ａがワークメモリにして使用され、第２ＲＯＭ領域１０２ｂに記憶されたプログラムに従ってＣＰＵ１が動作しているときには、第２ＲＡＭ領域１０３ｂがワークメモリにして使用される。
【００２９】
図４に示すように、第１ＲＯＭ領域１０２ａには、ＣＰＵ１０１に通常のアシスト制御を実行させるための通常アシスト機能プログラムＰＧas1と、第１ＲＯＭ領域１０２ａについてのＲＯＭ異常を検出するためのＲＯＭ異常検出プログラムＰＧrom1と、第１ＲＡＭ領域１０３ａについてのＲＡＭ異常を検出するためのＲＡＭ異常検出プログラムＰＧram1とが記憶されている。ＲＯＭ異常検出プログラムＰＧrom1としては、この場合、ＣＰＵ１０１に第１ＲＯＭ領域１０２ａについてのサムチェックを行わせるためのサムチェックプログラムＰＧsum1と、ＣＰＵ１０１に内部ウォッチドッグタイマ（以下内部ＷＤＴと略す）機能を実現させるための内部ＷＤＴプログラムＰＧwdt1が記憶されている。ＲＡＭ異常検出プログラムＰＧram1は、第１ＲＡＭ領域１０３ａの異常を検出するためのプログラムであり、このプログラムＰＧram1としては、たとえば、第１ＲＡＭ領域１０３ａに所定のデータを書き込んで、書き込んだデータを読み出し、読み出したデータが書き込んだ所定のデータと一致するかを判定するライト/リード検査が採用される。
【００３０】
また、第２ＲＯＭ領域１０２ｂには、故障を検出した場合でも正常に制御可能であればできるだけ制御を長く安全に継続するフェールセーフ機能を実現するためのプログラムが記憶されている。すなわち、第２ＲＯＭ領域１０２ｂには、操舵フィーリングを良くするための制御は行わずに最低限のアシスト機能を実現させる簡易版アシスト機能プログラムＰＧas2と、第２ＲＯＭ領域１０２ｂについてのＲＯＭ異常を検出するためのＲＯＭ異常検出プログラムＰＧrom2と、第２ＲＡＭ領域１０３ｂについてのＲＡＭ異常を検出するためのＲＡＭ異常検出プログラムＰＧram2とが記憶されている。ＲＯＭ異常検出プログラムＰＧrom2としては、この場合、ＣＰＵ１０１に第２ＲＯＭ領域１０２ｂについてのサムチェックを行わせるためのサムチェックプログラムＰＧsum2と、ＣＰＵ１０１に内部ウォッチドッグタイマ（以下内部ＷＤＴと略す）機能を実現させるための内部ＷＤＴプログラムＰＧwdt2が記憶されている。ＲＡＭ異常検出プログラムＰＧram2は、第２ＲＡＭ領域１０３ｂの異常を検出するためのプログラムであり、このプログラムＰＧram2としては、たとえば、第２ＲＡＭ領域１０３ｂに所定のデータを書き込んで、書き込んだデータを読み出し、読み出したデータが書き込んだ所定のデータと一致するかを判定するライト/リード検査が採用される。
【００３１】
図６は、本ＥＰＳ装置１００で行われる制御手順を示すものである。車両の電源が投入されると、まず、ＣＰＵ１０１は、ＲＯＭ１０２の第１ＲＯＭ領域１０２ａに記憶されているプログラム（通常アシスト機能プログラムＰＧas1、ＲＯＭ異常検出プログラムＰＧrom1、ＲＡＭ異常検出プログラムＰＧram1）の実行を開始する（ステップＳ１０）。まず、ＣＰＵ１０１は、ＲＯＭ異常検出プログラムＰＧrom1のサムチェックプログラムＰＧsum1によってＲＯＭ１０２の第１ＲＯＭ領域１０２ａについてのサムチェックを行うとともに、ＲＡＭ異常検出プログラムＰＧram1によってＲＡＭ１０３の第１ＲＡＭ領域１０３ａについての異常チェックを実行する（ステップＳ２０，Ｓ３０）。これらのチェックの結果、異常が検出されない場合は、ＣＰＵ１０１は、通常アシスト機能プログラムＰＧas1による通常のアシスト操舵制御を実行する（ステップＳ４０）。しかし、ステップＳ２０，Ｓ３０におけるＲＯＭチェック，ＲＡＭチェックの結果、少なくともいずれかのチェックに異常が検出された場合は、ＣＰＵ１０１は手順をステップＳ８０に移行して、ハードウェアの初期化処理を実行する。
【００３２】
ステップＳ４０における通常アシスト操舵制御の最中に、ＲＯＭ異常検出プログラムＰＧrom1に含まれる内部ＷＤＴプログラムＰＧwdt1によって内部ＷＤＴ処理が実行されており（ステップＳ５０）、内部ＷＤＴのオーバーフローが検出された場合は、ＣＰＵ１０１は手順をステップＳ８０に移行して、ハードウェアの初期化処理を実行する。また、ＣＰＵ１０１は、ステップＳ４０における通常アシスト操舵制御の最中にも、定期的にＲＯＭ異常検出プログラムＰＧrom1に含まれるサムチェックプログラムＰＧsum1によってＲＯＭ１０２の第１ＲＯＭ領域１０２ａについてのサムチェックを行うとともに、ＲＡＭ異常検出プログラムＰＧram1によってＲＡＭ１０３の第１ＲＡＭ領域１０３ａについての異常チェックを実行する（ステップＳ６０，Ｓ７０）。これらのチェックの結果、異常が検出されない場合は、ＣＰＵ１０１は、通常アシスト機能プログラムＰＧas1による通常のアシスト操舵制御を続行する（ステップＳ４０）。しかし、ステップＳ６０，Ｓ７０におけるＲＯＭチェック，ＲＡＭチェックの結果、少なくともいずれかのチェックに異常が検出された場合は、ＣＰＵ１０１は手順をステップＳ８０に移行して、ハードウェアの初期化処理を実行する。
【００３３】
ステップＳ８０によるハードウェアの初期化処理の後、ＣＰＵ１０１は、ＲＯＭ１０２の第２ＲＯＭ領域１０２ｂに記憶されているプログラム（簡易アシスト機能プログラムＰＧas2、ＲＯＭ異常検出プログラムＰＧrom2、ＲＡＭ異常検出プログラムＰＧram2）の実行を開始する（ステップＳ９０）。まず、ＣＰＵ１０１は、ＲＯＭ異常検出プログラムＰＧrom2のサムチェックプログラムＰＧsum2によってＲＯＭ１０２の第２ＲＯＭ領域１０２ｂについてのサムチェックを行うとともに、ＲＡＭ異常検出プログラムＰＧram1によってＲＡＭ１０３の第２ＲＡＭ領域１０３ｂについての異常チェックを実行する（ステップＳ１００，Ｓ１１０）。これらのチェックの結果、異常が検出されない場合は、ＣＰＵ１０１は、簡易アシスト機能プログラムＰＧas2による簡易アシスト操舵制御を実行する（ステップＳ１２０）。しかし、ステップＳ１００，Ｓ１１０におけるＲＯＭチェック，ＲＡＭチェックの結果、少なくともいずれかのチェックに異常が検出された場合は、ＣＰＵ１０１は手順をステップＳ１６０に移行して、アシスト操舵制御を停止する。
【００３４】
ステップＳ１２０における簡易アシスト操舵制御の最中に、ＲＯＭ異常検出プログラムＰＧrom2に含まれる内部ＷＤＴプログラムＰＧwdt2によって内部ＷＤＴ処理が実行されており（ステップＳ１３０）、内部ＷＤＴのオーバーフローが検出された場合は、ＣＰＵ１０１は手順をステップＳ１６０に移行して、アシスト操舵制御を停止する。また、ＣＰＵ１０１は、ステップＳ１２０における通常アシスト操舵制御の最中に、定期的に、ＲＯＭ異常検出プログラムＰＧrom2に含まれるサムチェックプログラムＰＧsum2によってＲＯＭ１０２の第２ＲＯＭ領域１０２ｂについてのサムチェックを行うとともに、ＲＡＭ異常検出プログラムＰＧram2によってＲＡＭ１０３の第２ＲＡＭ領域１０３ｂについての異常チェックを実行する（ステップＳ１４０，Ｓ１５０）。これらのチェックの結果、異常が検出されない場合は、ＣＰＵ１０１は、簡易アシスト機能プログラムＰＧas2による通常のアシスト操舵制御を続行する（ステップＳ１２０）。しかし、ステップＳ１４０におけるＲＯＭチェック，ＲＡＭチェックの結果、少なくともいずれかのチェックに異常が検出された場合は、ＣＰＵ１０１は手順をステップＳ１６０に移行して、アシスト操舵制御を停止する。
【００３５】
このように本実施例では、ＲＯＭ１０２を２領域に分割し、第１および第２ＲＯＭ領域の双方にアシスト制御機能（片方は簡易アシスト制御機能）を搭載し、さらに第１および第２ＲＯＭ領域の双方にＲＯＭ異常検出プログラム、ＲＡＭ異常検出プログラム、ＷＤＴプログラムを搭載し、ＣＰＵは、起動時は、第１ＲＯＭ領域に格納された通常アシスト制御プログラムを実行して通常の操舵制御を実行し、この通常の操舵制御の実行中に、ＲＯＭ異常、ＲＡＭ異常、ＷＤＴ異常が検出された場合は、第２ＲＯＭ領域に格納された簡易アシスト制御プログラムに切り替えて簡易アシスト制御を実行し、この簡易アシスト制御実行中に、ＲＯＭ異常、ＲＡＭ異常、ＷＤＴ異常が検出されまでは、簡易アシスト制御を続行するようにしているので、安価な１ＣＰＵ構成で、正常に制御可能であればできるだけ制御を長く安全に継続させるフェールセーフ機能を実現することができる。
【００３６】
また、第１ＲＯＭ領域１０２ａに記憶したサムチェックプログラムＰＧsum1は、現在実際に使用されているプログラムが格納されている第１ＲＯＭ領域１０２ａのみのサムチェックを行い、第２ＲＯＭ領域１０２ｂに記憶したサムチェックプログラムＰＧsum2は、現在実際に使用されているプログラムが格納されている第２ＲＯＭ領域１０２ｂのみのサムチェックを行うようにしているので、現在使用されていないプログラムが格納されているＲＯＭ領域のある特定アドレスまたは特定アドレス群が異常になった場合には、異常を検出しないので、安価な１ＣＰＵ構成で、正常に制御可能であればできるだけ制御を長く安全に継続させるフェールセーフ機能を実現することができる。
【００３７】
なお、上述した異常検出処理に外部ＷＤＴ処理を追加するようにしてもよい。また、内部ＷＤＴ処理に変えて外部ＷＤＴ処理を実行させるようにしてもよい。また、上記では、ＲＯＭの異常検出処理として、サムチェックを採用するようにしたが、他の任意の異常検出処理を採用するようにしてもよい。
【産業上の利用可能性】
【００３８】
以上のように、本発明にかかる電動ステアリング装置は、１ＣＰＵ構成において、正常に制御可能であればできるだけ制御を長く安全に継続することが要求される場合に有用である。
【図面の簡単な説明】
【００３９】
【図１】電動パワーステアリング装置の一般的な構成を示す図である。
【図２】図２は、コントロールユニットのハードウェア構成を示す図である。
【図３】ＭＣＵによる操舵補助モータの駆動制御系の機能ブロック図である。
【図４】ＲＯＭの記憶領域、記憶内容を示す図である。
【図５】ＲＡＭの記憶領域を示す図である。
【図６】本電動パワーステアリング装置の全体的動作手順を示すフローチャートである。
【符号の説明】
【００４０】
１  操向ハンドル
２  コラム軸
３  減速ギア
４ａ，４ｂ  ユニバーサルジョイント
５  ピニオンラック機構
６  タイロッド
１０  トルクセンサ
１１  イグニションキー
１２  車速センサ
１３  電源リレー
１４  バッテリ
２０  操舵補助モータ
２５  位置センサ
３０  コントロールユニット
１００  ＥＰＳ装置
１０１  ＣＰＵ
１０２  ＲＯＭ
１０３  ＲＡＭ
１０８  モータ駆動回路
１２０  電流検出回路
１３０  位置検出回路
【図１】
2010184689.tif 000003
【図２】
2010184689.tif 000004
【図３】
2010184689.tif 000005
【図４】
2010184689.tif 000006
【図５】
2010184689.tif 000007
【図６】
2010184689.tif 000008