(57)【要約】【課題】クラウン型キャパシタの電極保護膜を新たなフォトリソグラフィー工程を追加することなく形成でき、また、該電極保護膜により下部電極への応力集中を抑制し、下部電極にき裂や断裂が発生することを防止した電極保護膜の形成方法を提供する。【解決手段】半導体基板上に複数の絶縁膜（１５，１６，１００，１０１）を有する多層膜を形成する工程と、前記多層膜に少なくとも一つのシリンダ孔３１を形成する工程と、前記シリンダ孔の内壁に凹部３２を形成する工程と、前記凹部の少なくとも一部に電極保護膜３０を形成する工程と、前記シリンダ孔の内壁に下部電極１８を形成する工程とを、この順で有するキャパシタの製造方法。【選択図】図４
2010199136.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に複数の絶縁膜を含む多層膜を形成する工程と、
前記多層膜に少なくとも一つのシリンダ孔を形成する工程と、
前記シリンダ孔の内壁に凹部を形成する工程と、
前記凹部の少なくとも一部に電極保護膜を形成する工程と、
前記シリンダ孔の内壁に下部電極を形成する工程と
を、この順で有するキャパシタの製造方法。
【請求項２】
前記下部電極を形成後、前記多層膜の一部の絶縁膜を除去して、下部電極の外壁を露出させる工程、及び
少なくとも、前記下部電極の外壁から内壁にかけて容量絶縁膜と上部電極を形成する工程とをさらに有する請求項1に記載のキャパシタの製造方法。
【請求項３】
前記多層膜は、下層より第１から第４の少なくとも４層の絶縁膜を含み、
前記シリンダ孔は前記第１の絶縁膜をエッチングストッパとする異方性ドライエッチングにより形成し、
前記凹部は、等方性エッチングにより少なくとも第３の絶縁膜が選択的にエッチングされることで形成される請求項１又は２に記載のキャパシタの製造方法。
【請求項４】
前記異方性ドライエッチングにより形成されるシリンダ孔がボーイング形状を有する請求項３に記載のキャパシタの製造方法。
【請求項５】
前記第２から第４の絶縁層の合計膜厚をＢ、第３の絶縁膜の膜厚をａ、前記第１の絶縁層上面から前記ボーイング形状の最大拡幅部までの高さをＣとしたとき、第２の絶縁膜の膜厚がＣ−ａ／２、第４の絶縁膜の膜厚がＢ−（Ｃ＋ａ／２）である請求項４に記載のキャパシタの製造方法。
【請求項６】
前記凹部の少なくとも一部に電極保護膜を形成する工程は、前記シリンダ孔内に、前記凹部の高さの１／２以上であって、前記シリンダ孔の開口径の１／２未満の膜厚に電極保護膜を成膜した後、異方性エッチングと等方性エッチングを組み合わせて前記シリンダ孔の底面及び側壁の電極保護膜を除去する工程である請求項３乃至５のいずれか１項に記載のキャパシタの製造方法。
【請求項７】
前記多層膜は、下層より第１の絶縁膜及び第２の絶縁膜を含み、
前記シリンダ孔は前記第１の絶縁膜をエッチングストッパとする異方性ドライエッチングにより前記第２の絶縁膜にボーイング形状に形成することで、前記凹部を該ボーイング形状の最大拡幅部として同時に形成する請求項１又は２に記載のキャパシタの製造方法。
【請求項８】
前記凹部の少なくとも一部に電極保護膜を形成する工程は、前記ボーイング形状のシリンダ孔内に、前記シリンダ孔の開口径の１／２未満の膜厚に電極保護膜を成膜した後、異方性エッチングにより前記シリンダ孔の底面及び側壁の一部の電極保護膜を除去した後、等方性エッチングにより少なくとも前記最大拡幅部周辺に電極保護膜を残し、その他の側壁部の電極保護膜を除去する工程である請求項７に記載のキャパシタの製造方法。
【請求項９】
半導体基板の主面上に、
下層導体に接続されたクラウン型の下部電極と、
容量絶縁膜を介して前記下部電極表面に形成された上部電極を
有するキャパシタを備えた半導体装置であって、
前記下部電極はその外周の一部に、隣接する下部電極間で隔離された円形ディスク状の電極保護膜を有する半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記下部電極はボーイング形状を有し、
前記円形ディスク状の電極保護膜を、前記下部電極の前記ボーイング形状の最大拡幅部周辺の外周に有する半導体装置。
【請求項１１】
半導体基板の主面上に、
下層導体に接続されたクラウン型の下部電極と、
容量絶縁膜を介して前記下部電極表面に形成された上部電極を
有するキャパシタを備えた半導体装置であって、
前記下部電極はボーイング形状を有し、該下部電極の前記ボーイング形状の最大拡幅部周辺の外周に、前記ボーイング形状に追従し、外形が曲線で構成される電極保護膜を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭ（Dynamic Random Access Memory）等の半導体装置に含まれるキャパシタの製造方法に関し、詳しくはクラウン型キャパシタの製造方法に関する。
【背景技術】
【０００２】
微細化技術の向上によりＤＲＡＭの高密度化が加速されている。従来、シリンダ孔内に形成した下部電極膜の内側面のみを電極として機能させるコンケーブ型キャパシタが用いられていたが、キャパシタの占める面積は減少することからシリンダ孔の径の縮小が余儀なくされている。一方ＤＲＡＭのデバイス動作に必要な容量は維持する必要がある為、シリンダ孔の深さは益々深くなり微細加工の限界が見え始めている。
【０００３】
このような背景から、下部電極の内側のみならず外側も使用することでキャパシタのアスペクト比を低減するクラウン型キャパシタ構造が用いられるようになってきた。
【０００４】
しかし、クラウン型キャパシタは下部電極を保持するシリンダ層間膜を除去することで形成されるが、シリンダ層間膜除去に用いるウエットエッチング時に下部電極に応力が加わることで下部電極が倒れ隣接した下部電極同士が直接接触してショートするという問題が発生する。これはシリンダ層間膜除去後に下部電極が底部でのみ支持されている為であり、横方向の応力に対して非常に脆弱な構造であることに起因している。
【０００５】
これに対し、例えば特許文献１（特開２００３−１４２６０５）、特許文献２（特開２００５−２２９０９７）、特許文献３（特開２００５−１５０７４７）、特許文献４（特開２００５−０６４５０４）という隣接下部電極同士の接触防止方法が提案されている。
【０００６】
特許文献１ではクラウン型キャパシタの形成において、隣接下部電極同士の接触防止を目的としたビーム状の電極保護膜（梁）を下部電極の外壁にのみ有するクラウン型キャパシタとその製造方法が開示されている。本例によれば下部電極の接触防止に対しては一定の効果が認められるが、電極保護膜の形成にフォトリソグラフィー工程が新たに必要となるため、製造コストの増大という問題がある。また電極保護膜と下部電極が別々のフォトリソグラフィー工程により形成されるが、その際の合せずれにより下部電極の周囲に均一に電極保護膜が形成されず、下部電極と電極保護膜の接合部の最も弱い部分に応力が集中することで下部電極が倒壊し、下部電極の接触が完全に防止できない。また合せずれを厳しく管理した場合、プロセスマージン縮小の問題が発生する。したがって、クラウン型キャパシタの電極保護膜は、新たなフォトリソグラフィー工程を追加することなく形成できることが好ましい。
【０００７】
特許文献２では、第１電極を囲む円形ディスク（支持構造物）状の梁をフォトリソグラフィー工程の追加無しに形成するキャパシタが開示されている。またその形成方法として下部電極形成後にシリンダ層間膜の上部を除去した後、マスク膜を成長し、該マスク膜を全面エッチバックすることで下部電極側壁にエッチングマスクを形成する。そのエッチングマスクを用いて電極保護膜をパターンニングし、電極保持構造を形成している。本例によれば隣接する下部電極の接触防止に対し一定の効果が認められ、また、フォトリソグラフィー工程の追加や、合わせずれの厳格管理によるプロセスマージン縮小の問題もない。しかし、下部電極形成後に電極保護膜形成の為に複数の成膜工程やエッチング工程を実施する為、下部電極表面が酸化し、その後に成長する容量絶縁膜との界面に膜質の劣る介在層が形成され、その結果、キャパシタのリーク電流が増大するという問題が発生する。更に下部電極の頭頂部がマスク膜エッチや電極保護膜形成時にエッチング雰囲気にさらされる為、下部電極頭頂部の端面が鋭角になり電界集中によるキャパシタのリーク電流増大や耐圧低下という問題が発生する。したがって、クラウン型キャパシタの電極保護膜は、下部電極形成前に形成することが好ましい。
【０００８】
また、特許文献３では、下部電極の内壁及び外壁の両側に電極保護膜を形成したキャパシタが開示されている。しかし、このように、下部電極の両側に電極保護膜を形成した場合、下部電極の内壁に形成された電極保護膜による下部電極の閉塞等の問題が発生する。
【０００９】
一方、特許文献４ではフォトリソグラフィー工程の追加無しに自己整合的に下部電極頭部に形成された電極保護膜を相互に接触させたクラウン型キャパシタが開示されている。また、その形成方法としてシリンダ層間膜にシリンダ孔を開孔し、等方性エッチングにて該シリンダ孔を拡張後、絶縁膜（窒化膜等）を成膜し、複数回の加工工程を経て電極保護膜を形成している。本例によれば隣接する下部電極の接触防止に対し一定の効果が認められ、また、フォトリソグラフィー工程の追加や、合わせずれの厳格管理によるプロセスマージン縮小の問題もない。しかし、工程が複雑であり、プロセスコスト増大の問題、デバイスの良品率低下の問題が発生する。また、下部電極頭部にラッパ状の傾斜部を有することと、電極保護膜が下部電極の頭部に設けられていることに起因して、下部電極の傾斜部の付け根と頭頂部に応力が集中し、下部電極に断裂や亀裂が入り易く、また容量膜へのダメージが与えられ易く、デバイス良品率が低下するという問題が発生する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−１４２６０５号公報
【特許文献２】特開２００５−２２９０９７号公報
【特許文献３】特開２００５−１５０７４７号公報
【特許文献４】特開２００５−０６４５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
クラウン型キャパシタの電極保護膜を新たなフォトリソグラフィー工程を追加することなく形成でき、また、該電極保護膜により下部電極への応力集中を抑制し、下部電極に断裂や亀裂が発生することを防止して、良品率の低下を抑制した電極保護膜の形成方法が要望される。
【課題を解決するための手段】
【００１２】
上記課題の少なくとも一つは、下記の実施形態、すなわち、
半導体基板上に複数の絶縁膜を含む多層膜を形成する工程と、
前記多層膜に少なくとも一つのシリンダ孔を形成する工程と、
前記シリンダ孔の内壁に凹部を形成する工程と、
前記凹部の少なくとも一部に電極保護膜を形成する工程と、
前記シリンダ孔の内壁に下部電極を形成する工程と
を、この順で有するキャパシタの製造方法により解決される。
【発明の効果】
【００１３】
本発明の一実施形態によれば、クラウン型キャパシタのシリンダ孔の開孔後に電極保護膜（窒化膜等）を形成し、異方性ドライエッチングや等方性エッチング又はそれらの組合せによりシリンダ孔の側面の一部分にのみ電極保護膜を残す。その後、導電膜の形成と分離を行うことで電極保護膜がクラウン型キャパシタの外側の一部に下部電極の周囲を覆うように接着される為、隣接する下部電極の接触によるショート不良を防止できる。
【００１４】
シリンダ孔の開孔後の等方性エッチングや、シリンダ孔の開孔時の異方性ドライエッチングによりシリンダ層間膜に凹部を形成し、次いで電極保護膜の形成と異方性ドライエッチングと等方性エッチングを順次行う。その後下部電極となる導電膜（ＴｉＮなど）を形成することで大幅な工程増加が無く、また、プロセスマージンを狭めることも無い。さらに、応力に起因したデバイス良品率の低下が抑制される。
【００１５】
さらに、電極保護膜を形成した後に下部電極を形成することで、下部電極表面の酸化が抑制されるため、キャパシタのリーク電流が増大するという問題が解決される。更に下部電極の頭頂部がエッチング雰囲気にさらされ、鋭角状になることがないため、電界集中によるキャパシタのリーク電流増大や耐圧低下という問題が解決される。
【図面の簡単な説明】
【００１６】
【図１】比較例のクラウン型キャパシタの上面図（ａ）と断面図（ｂ）である。
【図２】本発明の第１の実施例に係るクラウン型キャパシタの上面図（ａ）と断面図（ｂ）である。
【図３−Ａ】第１の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図３−Ｂ】第１の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図３−Ｃ】第１の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図３−Ｄ】第１の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図３−Ｅ】第１の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図３−Ｆ】第１の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図３−Ｇ】第１の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図３−Ｈ】第１の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図３−Ｉ】第１の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図４】第１の実施例の凹部形状を説明する図であり、（ａ）は上面図、（ｂ）は断面図、（ｃ）部分拡大図である。
【図５】本発明の第２の実施例に係るクラウン型キャパシタの上面図（ａ）と断面図（ｂ）である。
【図６−Ａ】第１の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図６−Ｂ】第２の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図６−Ｃ】第２の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図６−Ｄ】第２の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図６−Ｅ】第２の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図６−Ｆ】第２の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図６−Ｇ】第２の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図６−Ｈ】第２の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図６−Ｉ】第２の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図６−Ｊ】第２の実施例のＭＩＭクラウン形成フローを示す工程断面図である。
【図７】第１の実施例の変形例に係るクラウン型キャパシタの上面図（ａ）と断面図（ｂ）である。
【図８】第１の実施例の変形例におけるシリンダ層間膜の膜厚設定を説明する図である。
【発明を実施するための形態】
【００１７】
［第１の実施例の構成］
クラウン型キャパシタの本発明の第１の実施例を説明する。
【００１８】
まず比較例として、特許文献４に倣ったクラウン型キャパシタの下部電極１８の概略上面図（ａ）及びＸ−Ｘ線での断面図（ｂ）を図１に示す。シリコン基板１の主面を分離絶縁膜２によって区画した活性領域に２つの選択用トランジスタが形成されており、各々の選択用トランジスタはシリコン基板１の主面上にゲート絶縁膜３を介して形成されたゲート電極４、及びソース領域、ドレイン領域となる一対の拡散層領域５、６とを含み、各々の選択用トランジスタの拡散層領域６は一体として共有化されている。選択用トランジスタは層間絶縁膜１３と層間絶縁膜７上に形成されたビット線８（タングステン（Ｗ）膜）と前記一方の拡散層領域６とが層間絶縁膜１３を貫通するポリシリコントプラグ１１ａと接続されている。ビット線８は層間絶縁膜１４と層間絶縁膜１５に覆われている。更にこの層間絶縁膜１４上にはコップ形状をしたキャパシタの下部電極１８がその底部のみにおいて層間絶縁膜１５を貫通して中空に正立して設けられており、該下部電極１８はその底面でタングステン膜と窒化チタン膜とチタン膜との積層膜より成る金属プラグ１２と接続され、さらに該金属プラグ１２はその下方のポリシリコンプラグ１１を介してトランジスタの拡散層領域５に電気的に接続されている。下部電極１８は頭部においてラッパ形状の傾斜部を有し、該傾斜部に沿って接着された電極保護膜３０により、隣接する下部電極１８と電気的に接触することを防いでいる。発明者らの検討の結果、下部電極１８がラッパ形状の傾斜部を有することに起因して、キャパシタのリーク電流が増大することがわかった。この原因は、下部電極１８に加わった応力が傾斜部の先端、及び傾斜部の付け根部分に集中し、下部電極１８に断裂や亀裂が入り、その断裂や亀裂を起点としてキャパシタの容量絶縁膜へダメージが与えられるためと推定される。
【００１９】
次に、本実施例によるクラウン型キャパシタの下部電極１８の概略上面図（ａ）及びＸ−Ｘ線での断面図（ｂ）を図２に示す。図１と同様に金属プラグ１２を介して下部電極１８は周辺回路やメモリセル制御用トランジスタを形成したシリコン基板１と電気的に接続されているが、下部電極１８にはその中腹部において絶縁膜よりなる電極保護膜３０が該下部電極１８外周に均一に接着されており、隣接する下部電極１８と電気的に接触することを防いでいる。本実施例では、下部電極１８の周囲に電極保護膜３０を均一に形成しているため、下部電極１８と電極保護膜３０の接合部での応力の集中という問題は発生しない。更に下部電極１８は傾斜部のような応力が集中する部分を有さず、また電極保護膜３０は下部電極１８の中腹部に設けられており、応力がその接着部分に分散されるので、容量絶縁膜へダメージが与えられる問題はない。
【００２０】
また第１の実施例の変形例として、クラウン型キャパシタの下部電極１８の概略上面図（ａ）及びＸ−Ｘ線での断面図（ｂ）を図７に示す。第１の実施例と比較し、下部電極１８がボーイング（シリンダ孔の中間位置で孔径が膨らむ現象、以下ボーイングと記述する）形状を有しており、その中腹部の隣接する下部電極１８に対し最も分離幅の狭い位置（以下、最近接部と記述する）に電極保護膜３０が形成されている点で異なる。本変形例は、第１の実施例と比較し、電極保護膜３０を最近接部に形成する為、隣接する下部電極１８との接触防止効果が高いという利点がある。更に電極保護膜３０は下部電極１８の最も太い部分に形成する為、応力に対する強度が大きいという利点がある。またボーイング形状で電極を形成できる為、キャパシタ容量が増加するという利点がある。
【００２１】
［実施例の製法の説明］
本発明の第１の実施例に係るクラウン型キャパシタの製造方法について、図３−Ａ〜図３−Ｉを用いて説明する。
【００２２】
シリコン基板１の主面を分離絶縁膜２によって区画し、ゲート酸化膜３、ゲート電極４、拡散層領域５，６、ポリシリコンプラグ１１，１１ａ、層間絶縁膜１３（酸化シリコン膜）、層間絶縁膜７（窒化シリコン膜）、ビット線８、ビット線８の上に層間絶縁膜１４（酸化シリコン膜）を形成した後、層間絶縁膜１４にコンタクト孔を開孔して、該コンタクト孔の底面部分にポリシリコンプラグ１１の表面を露出させ、該コンタクト孔にチタン膜、窒化チタン膜とタングステン膜を埋め込んだ後に、コンタクト孔外のチタン膜と窒化チタン膜とタングステン膜をＣＭＰ法等により除去して、金属プラグ１２を形成した後、第１の絶縁膜１５（例えば窒化膜）と第２の絶縁膜１６（例えばプラズマ酸化膜）、第３の絶縁膜１００（例えばＢＰＳＧ膜）、第４の絶縁膜１０１（例えばプラズマ酸化膜）、保護膜１７（例えばポリシリコン膜）を順に形成する（図３−Ａ）。
【００２３】
ここで第１の絶縁膜１５はシリンダ孔の開孔時のエッチングストッパー膜であり、第２の絶縁膜１６と異方性ドライエッチングプロセスでエッチングレート比（以下選択比と表記）を有する膜である。例えばＬＰ−ＣＶＤプロセスで形成した窒化膜等が挙げられる。また第２の絶縁膜１６と第３の絶縁膜１００、第４の絶縁膜１０１は異方性ドライエッチングでの選択比が無く、等方性エッチングにて選択比の得られる膜の組み合わせが望ましく、更にクラウン型キャパシタ形成時に第２の絶縁膜１６と第３の絶縁膜１００と第４の絶縁膜１０１を同じウエットエッチング液で一度に除去できる膜で形成することが望ましい。等方性エッチングでの選択比は第２の絶縁膜１６と第４の絶縁膜１０１が同等のエッチングレートを有し、第３の絶縁膜１００は第２の絶縁膜１６と第４の絶縁膜１０１に比べ２倍以上のエッチングレートを有する膜であることが望ましい。さらに第２の絶縁膜１６と第４の絶縁膜１０１は同じ膜を適用しても良いし、異なる膜を適用しても構わない。例えば、第２の絶縁膜１６と第４の絶縁膜１０１にはプラズマ酸化膜が、第３の絶縁膜１００にはＢＰＳＧ膜が挙げられる。次に保護膜１７上にフォトリソグラフィー工程を用いてフォトレジスト２１をパターンニングした後、保護膜１７を異方性ドライエッチングにて開孔する。さらに、保護膜１７をマスクに用いて、先に形成した金属プラグ１２と接続するように異方性ドライエッチングにて第４の絶縁膜１０１、第３の絶縁膜１００、第２の絶縁膜１６、第１の絶縁膜１５の順にシリンダ孔３１を開孔する（図３−Ｂ）。
【００２４】
開孔後に等方性エッチングを行い、第３の絶縁膜１００の部分に凹部３２を形成した後（図３−Ｃ）、電極保護膜３０を成長する（図３−Ｄ）。
【００２５】
電極保護膜３０はクラウン型キャパシタ形成時の第２の絶縁膜１６、第３の絶縁膜１００、第４の絶縁膜１０１の除去に用いるウエットエッチング液（例えばＨＦ系薬液）に対して充分な選択比を持つ絶縁膜であることが望ましく、更にシリンダ孔３１の全体に均一に成膜でき、且つシリンダ孔３１の中腹部に形成した凹部３２を完全に埋設できる膜であることが望ましい。例えば、ＡＬＤ（Atomic Layer Deposition）法を用いた窒化膜や五酸化タンタル（Ｔａ２Ｏ５）膜等が挙げられる。
【００２６】
電極保護膜３０の成長後、等方性エッチングにより保護膜１７上とシリンダ孔３１の底部、及びシリンダ孔３１の側面に成膜された電極保護膜３０を除去する。この時、凹部３２内の電極保護膜３０は除去されずに残る（図３−Ｅ）。次いで、導電膜１８及び導電膜１８を保護する為の埋設膜１９（例えば酸化膜）を順次成膜する（図３−Ｆ）。埋設膜１９の成膜後はＣＭＰにてウエハ表面の埋設膜１９及び導電膜１８を除去し（図３−Ｇ）、第２の絶縁膜１６、第３の絶縁膜１００、第４の絶縁膜１０１を等方性エッチング（例えばＨＦ系薬液を用いたウエットエッチング）により除去することでクラウン型キャパシタの下部電極１８が形成される（図３−Ｈ）。保護膜１７は、図３−Ｇに示すように、ＣＭＰを用いて埋設膜１９、導電膜１８と同時に除去しているが、導電膜１８の成膜前にドライエッチングやウエットエッチングを用いて予め除去しても構わない。クラウン型キャパシタの下部電極１８形成後には容量絶縁膜２０の形成（図３−Ｉ）とプレート電極（上部電極）の形成を順じ行うことでクラウン型キャパシタが形成できる。
【００２７】
図３−Ｅに示す工程では、電極保護膜３０の成膜後に等方性エッチングにより除去すると説明したが、電極保護膜３０の除去は異方性ドライエッチングを用いて保護膜１７上とシリンダ孔３１の底部をエッチバックした後、更にオーバーエッチングを行うことでシリンダ孔３１の側壁部に形成した電極保護膜３０をエッチングし、次に等方性エッチングを用いてシリンダ孔の側壁に成膜された電極保護膜３０を除去しても構わない。この時、凹部３２に成膜された電極保護膜３０は、異方性ドライエッチングで生じた膜厚差分だけシリンダ孔の側壁に成膜された電極保護膜３０より厚いため、等方性エッチング後も全て除去されない。
【００２８】
次に凹部３２の形状と電極保護膜３０の膜厚の関係について、図４を用いて説明する。図４（ａ）はシリンダ孔の開孔後の上面図、（ｂ）は側面図、（ｃ）は凹部の拡大図であり、（ｃ）の波線は、埋設後の電極保護膜３０の表面を示している。開孔するシリンダ孔の径をＡ、開孔するシリンダ孔の深さ（第２〜第４の絶縁膜の合計膜厚）をＢ、凹部３２の高さ（第３の絶縁膜１００の膜厚）をａ、凹部３２の幅（第２及び第４の絶縁膜（１６，１０１）と第３の絶縁膜１００の等方性エッチングによるエッチング量差）をｂ、電極保護膜３０の膜厚をｃとすると、凹部３２を埋設する為に必要な電極保護膜３０の膜厚ｃは、凹部３２の高さａの０．５倍（１／２）以上であることがわかる。なお、凹部３２は、等方性エッチングの進行と共に凹部の上下面の第２及び第４の絶縁膜（１６，１０１）が露出してエッチングされ、シリンダ孔の開口側が若干上下に拡がるテーパー形状になる場合がある。その場合、凹部３２を埋設する為に必要な電極保護膜３０の膜厚ｃは凹部３２の高さの最大値の０．５倍（１／２）以上である。高さの最大値は凹部３２のシリンダ孔に面した開口部での高さとする。
【００２９】
更にシリンダ孔の閉塞を防止する為には膜厚ｃをシリンダ孔の径Ａの０．５倍（１／２）より小さくする必要がある。これはシリンダ孔が電極保護膜３０で閉塞された場合、その後で実施する異方性ドライエッチングや等方性エッチングの制御性が確保できない為である。一方、凹部３２の幅ｂは、その最大値が最隣接シリンダ孔間の分離幅の０．５倍（１／２）程度までであることが好ましい。離れたシリンダ孔間の分離幅の０．５倍に近づくに従い、第３の絶縁膜１００が消失量が多くなり、第４の絶縁膜１０１の膜剥がれ等の問題が発生する場合がある。
【００３０】
凹部３２の幅ｂを最隣接シリンダ孔間の分離幅の０．５倍（１／２）以上とすると、凹部３２に埋め込み形成される電極保護膜３０がそれぞれ他の電極保護膜３０と最隣接部で接触する構造（梁状）となり、下部電極の倒壊を確実に抑制することができる。また、本発明では、０．５倍（１／２）未満として、電極保護膜３０がそれぞれ他の電極保護膜３０と接触していない場合であっても、電極保護膜３０が重り（ウエイト）ないしは安定性向上部材（バランサー）となり、下部電極の倒壊に一定の効果があり、また、一部の下部電極に倒壊が発生した場合にも隣接する下部電極との接触防止に対し効果を奏する。さらに、電極保護膜３０同士が接触していないことで、後工程で形成する容量絶縁膜及び上部電極の材料を、下部電極の外壁に確実に被着させることが可能となる。この結果、従来技術では、電極保護膜の一部が相互に接続された構造であるのに対し、本実施例では、電極保護膜が相互に隔離された新規な構造が提供される。また幅ｂの最小値は、電極保護膜３０がクラウン型キャパシタの下部電極１８の形成時（図３−Ｈに示す工程）に用いられる等方性エッチングで消失することを防止する為、シリンダ孔の深さＢを等方性エッチングでのエッチングレートで割った値以上に設定する必要がある。また、電極保護膜３０の形成位置にもよるが、仮に一部の下部電極が倒壊した場合であっても、隣接する下部電極との接触を確実に防止できる程度の幅に形成する必要がある。
【００３１】
更に凹部３２の高さａは、その最大値がシリンダ孔の径Ａより小さい値であることが好ましい。これは電極保護膜３０による埋設性を確保すると同時に、電極保護膜３０によりシリンダ孔が閉塞されない為である。またその最小値はクラウン型キャパシタの下部電極１８の形成時（図３−Ｈに示す工程）に用いられる等方性エッチング中に電極保護膜３０が消失することを防止するため、シリンダ孔の深さＢを電極保護膜３０のエッチングレートの２倍で割った値以上に設定する必要がある。以上のように、本実施例に依れば、大幅な工程増加や、プロセスマージンを狭めること無く、応力に起因したデバイス良品率の低下無く、シリンダ層間膜除去後に下部電極１８の接触を防止できるＭＩＭクラウン型キャパシタを形成することができる。
【００３２】
なお第１の実施例の変形例は上記とほぼ同じ方法で形成できるが、シリンダ開孔時にボーイング形状で開孔する事が特徴である。この時、最近接部に電極保護膜３０を形成することが好ましく、第２の絶縁膜１６及び第４の絶縁膜１０１の膜厚を適宜調整することで最近接部に電極保護膜を形成することができる。図８にボーイング形状の最大拡幅部と第２の絶縁膜１６及び第４の絶縁膜１０１との膜厚の関係を示す。例えば、ボーイング形状の最大拡幅部をシリンダ底部（第１の絶縁膜１５の上面）から高さＣの位置に形成した場合には、第２の絶縁膜１６の膜厚をＣ−ａ／２、第４の絶縁膜の膜厚はＢ−（Ｃ＋ａ／２）とする事で電極保護膜３０を最近接部に形成できる。
【００３３】
以上の例では、電極保護膜３０は下部電極１８の中腹部にそれぞれ一つ形成する例を示したが、これに限定されず、複数設けることもできる。その場合、第３の絶縁膜１００と第４の絶縁膜の積層をさらに追加することで、その積層数に応じた数の電極保護膜３０を設けることができる。
【００３４】
以上の本実施例によれば、
半導体基板の主面上に、
下層導体に接続されたクラウン型の下部電極と、
容量絶縁膜を介して前記下部電極表面に形成された上部電極を
有するキャパシタを備えた半導体装置であって、
前記下部電極はその外周の一部に、隣接する下部電極間で隔離された円形ディスク状の電極保護膜を有する半導体装置が提供される。
【００３５】
［発明の他の実施例］
本発明のクラウン型キャパシタの第２の実施例を説明する。
【００３６】
図５に、本発明によるクラウン型キャパシタの下部電極１８の概略上面図（ａ）及びＸ−Ｘ線での断面図（ｂ）を示す。上記の第１の実施例と同様に、下部電極１８は金属プラグ１２を介して周辺回路やメモリセル制御用トランジスタを形成したシリコン基板１と電気的に接続されている。そして、下部電極１８にはその中腹部の隣接する下部電極１８に対し最も分離幅の狭い位置（最近接部）に、絶縁膜よりなる電極保護膜３０が接着されており、隣接する下部電極１８同士が電気的に接触することを防いでいる。本実施例の場合には、第１の実施例同様に下部電極１８の周囲に電極保護膜３０を均一に形成する為、下部電極１８と電極保護膜３０の接合部での応力の集中という問題は発生しない。更に下部電極１８は傾斜部のような応力が集中する部分を有さず、また電極保護膜３０は下部電極１８の中腹部に設けられており、また応力がその接着部分に分散されるので容量絶縁膜へダメージが与えられる問題はない。さらに、第１の実施例と比較して、電極保護膜３０を最近接部に自己整合的に形成できるため、隣接する下部電極１８同士の接触防止効果が高いという利点がある。加えて、電極保護膜３０は下部電極１８の最も太い部分に形成する為、応力に対する強度が大きいという利点がある。また第１の実施例及び第１の実施例の変形例の電極保護膜３０は円形の板状であるため、横方向の応力は分散できる一方、縦方向の応力が加わった場合、電極保護膜３０と下部電極１８の接合部に応力が集中するが、本実施例の電極保護膜３０はシリンダ孔のボーイング形状を利用して形成する為、その外形は曲線で構成されており、横方向の応力のみならず縦方向の応力をも分散できるという利点がある。なお、本実施例により形成される電極保護膜３０は、下部電極１８と広い面積で接着されることで、容量の低下が懸念されるが、ボーイング形状による電極面積の拡大による容量増大効果と相殺できる範囲であれば、第１の実施例と比較して容量の低下は差ほど問題とならない。
【００３７】
［実施例の製法の説明］
本発明のクラウン型キャパシタの製造方法の第２の実施例について図６−Ａ〜図６−Ｊを用いて説明する。
【００３８】
シリコン基板１の主面を分離絶縁膜２によって区画し、ゲート酸化膜３、ゲート電極４、拡散層領域５，６、ポリシリコンプラグ１１，１１ａ、層間絶縁膜１３（酸化シリコン膜）、層間絶縁膜７（窒化シリコン膜）、ビット線８、ビット線８の上に層間絶縁膜１４（酸化シリコン膜）を形成した後、層間絶縁膜１４にコンタクト孔を開孔して、該コンタクト孔の底面部分にポリシリコンプラグ１１の表面を露出させ、該コンタクト孔にチタン膜、窒化チタン膜とタングステン膜を埋め込んだ後に、コンタクト孔外のチタン膜と窒化チタン膜とタングステン膜をＣＭＰ法により除去して、金属プラグ１２を形成した後、第１の絶縁膜１５（例えば窒化膜）を形成するところは第１の実施例と同じ。第２の実施例では第２の絶縁膜１６（例えば酸化膜）上に保護膜１７（例えばポリシリコン膜）を順じ形成する（図６−Ａ）。
【００３９】
次に保護膜１７上にフォトリソグラフィー工程を用いてフォトレジスト２１をパターンニングした後、保護膜１７を異方性ドライエッチングにて開孔し、保護膜１７をマスクに用いて先に形成した金属プラグ１２と接続するように異方性ドライエッチングにて第２の絶縁膜１６と第１の絶縁膜１５の順にシリンダ孔３３を開孔する。ここで、本実施例ではシリンダ孔３３を異方性ドライエッチングにより開孔する場合に、ボーイング形状となる条件を用いて開孔する（図６−Ｂ）。
【００４０】
次いで電極保護膜３０を成膜し（図６−Ｃ）、異方性ドライエッチングを用いた全面エッチバックにより保護膜１７上部及びシリンダ孔の底部に成膜された電極保護膜３０を除去する（図６−Ｄ）。この時の異方性ドライエッチング条件はシリンダ孔の開孔に用いた条件と異なり、ボーイングが発生しない条件を用いることが望ましい。更に異方性ドライエッチングにてオーバーエッチングを行うことでシリンダ孔の側面に成膜された電極保護膜３０がエッチングされる。一方、シリンダ孔の開孔部の形状がオーバーハング構造となっている為、ボーイング部に成膜された電極保護膜３０は殆どエッチングされない。
【００４１】
次に等方性エッチングによりエッチバックを実施し、シリンダ孔の側面に成膜された電極保護膜３０も完全に除去する。しかしボーイング部に形成された電極保護膜３０はオーバーエッチ工程での膜減りが無い為、完全には除去されない（図６−Ｅ）。上記電極保護膜３０の形成と異方性ドライエッチングと等方性エッチングによるエッチバックの工程は少なくとも１回以上実施することで、ボーイング部にのみ電極保護膜３０を残すことができる。エッチバック後、導電膜１８（図６−Ｆ）及び埋設膜１９（例えば酸化膜）を順次成膜し（図６−Ｇ）、ＣＭＰにて下部電極１８を分離（図６−Ｈ）する。次に第２の絶縁膜１６を等方性エッチング（例えばＨＦ系薬液を用いたウエットエッチングなど）を用いて除去することでクラウン型キャパシタの下部電極１８が形成される（図６−Ｉ）。もちろん第１の実施例同様に保護膜１７は導電膜１８の成長前に予め除去しても構わない。クラウン型キャパシタの下部電極１８形成後は第１の実施例と同様に、容量絶縁膜２０の形成（図６−Ｊ）とプレート電極（上部電極）の形成を順じ行うことでクラウン型キャパシタが形成できる。
【００４２】
以上のように、本実施例に依れば、大幅な工程増加無く、プロセスマージンを狭めること無く、応力に起因したデバイス良品率の低下無く、シリンダ層間膜除去後に下部電極１８の接触を防止できるＭＩＭクラウン型キャパシタを形成することができる。更に本実施例は、第１の実施例に比べ、シリンダ孔の開孔時にボーイングによりシリンダ孔の中腹部にオーバーハング構造を形成することで、開孔後の等方性エッチングが省略できるという利点がある。更に自己整合的に電極保護膜３０を下部電極の最近接部に形成できるため、隣接する下部電極１８同士の接触を防止する効果がより高いという利点がある。電極保護膜３０の形状は異方性ドライエッチングと等方性エッチングにより決まる為、充分な接触防止効果を得るためには電極保護膜３０をある程度大きく形成するが、その大きさは容量損失が実用上問題とならない範囲までとすることが好ましい。
【００４３】
以上の本実施例によれば、
半導体基板の主面上に、
下層導体に接続されたクラウン型の下部電極と、
容量絶縁膜を介して前記下部電極表面に形成された上部電極を
有するキャパシタを備えた半導体装置であって、
前記下部電極はボーイング形状を有し、該下部電極の前記ボーイング形状の最大拡幅部周辺の外周に、前記ボーイング形状に追従し、外形が曲線で構成される電極保護膜を有する半導体装置が提供される。
【符号の説明】
【００４４】
１…シリコン基板
２…分離絶縁膜
３…ゲート絶縁膜
４…ゲート電極
５，６…拡散層領域
７…層間絶縁膜（窒化シリコン膜）
８…ビット線
１１，１１ａ…ポリシリコンプラグ
１２…金属プラグ（タングステン膜、窒化チタン膜、チタン膜）
１３，１４…層間絶縁膜（酸化シリコン膜）
１５…第１の絶縁膜
１６…第２の絶縁膜
１７…保護膜
１８…導電膜及び下部電極
１９…埋設膜
２０…容量絶縁膜
２１…フォトレジスト
３０…電極保護膜
３１…シリンダ孔
３２…凹部
３３…シリンダ孔（ボーイング形状）
１００…第３の絶縁膜
１０１…第４の絶縁膜
【図１】
2010199136.tif 000003
【図２】
2010199136.tif 000004
【図３−Ａ】
2010199136.tif 000005
【図３−Ｂ】
2010199136.tif 000006
【図３−Ｃ】
2010199136.tif 000007
【図３−Ｄ】
2010199136.tif 000008
【図３−Ｅ】
2010199136.tif 000009
【図３−Ｆ】
2010199136.tif 000010
【図３−Ｇ】
2010199136.tif 000011
【図３−Ｈ】
2010199136.tif 000012
【図３−Ｉ】
2010199136.tif 000013
【図４】
2010199136.tif 000014
【図５】
2010199136.tif 000015
【図６−Ａ】
2010199136.tif 000016
【図６−Ｂ】
2010199136.tif 000017
【図６−Ｃ】
2010199136.tif 000018
【図６−Ｄ】
2010199136.tif 000019
【図６−Ｅ】
2010199136.tif 000020
【図６−Ｆ】
2010199136.tif 000021
【図６−Ｇ】
2010199136.tif 000022
【図６−Ｈ】
2010199136.tif 000023
【図６−Ｉ】
2010199136.tif 000024
【図６−Ｊ】
2010199136.tif 000025
【図７】
2010199136.tif 000026
【図８】
2010199136.tif 000027