(57)【要約】【課題】信号のインテグリティを直接評価することによって、送端の出力インピーダンスおよび受端の入力インピーダンスの双方の最適値の決定を可能にする。【解決手段】集積回路内１０A，１０Bに計測信号を発生する信号発生器３０と、計測信号出力端子２５における信号の波形をサンプリングするサンプリング回路４０と、入力される計測信号を終端する可変入力インピーダンス４２，４４を設け、計測信号出力端子２５と計測信号入力端子２６を集積回路間の配線の特性インピーダンスと同じ特性インピーダンスを持つ配線で接続する。受端の入力インピーダンスを高インピーダンスとして信号発生器３０の出力インピーダンスを変えつつサンプリング回路４０でサンプリングされる信号の波形を評価することによって出力インピーダンスの最適値を決定し、入力インピーダンスを変えつつ波形を評価することにより入力インピーダンスの最適値を決定する。【選択図】図７
2010145298.tif 000002
【特許請求の範囲】
【請求項１】
第１の集積回路と第２の集積回路の間の配線の特性インピーダンスに整合した送端の出力インピーダンスおよび受端の入力インピーダンスを決定する方法であって、
前記第１の集積回路は、可変の出力インピーダンスを有し計測信号を発生する信号発生器、計測信号を集積回路外部へ出力するための計測信号出力端子、および計測信号出力端子における信号の波形データの取得を可能にするサンプリング回路を少なくとも含み、前記第２の集積回路は、計測信号を集積回路外部から入力するための計測信号入力端子と、計測信号入力端子を可変のインピーダンスで終端する可変入力インピーダンスを少なくとも含み、
第１の集積回路の前記計測信号出力端子と第２の集積回路の前記計測信号入力端子を、前記配線の特性インピーダンスと同じ特性インピーダンスを持つ計測用配線で接続し、
前記可変入力インピーダンスを高インピーダンスとしている間に、前記信号発生器の出力インピーダンスを変更しつつ前記サンプリング回路において取得される波形データを評価することによって、前記出力インピーダンスの最適値を決定し、
前記可変入力インピーダンスを変更しつつ前記サンプリング回路において取得される波形データを評価することによって、前記入力インピーダンスの最適値を決定することを含む方法。
【請求項２】
前記第１の集積回路はさらに、集積回路外部からシリアル信号の形で与えられる制御入力に応じて、前記信号発生器とその出力インピーダンス、前記可変入力インピーダンス、および前記サンプリング回路を制御し、前記サンプリング回路により取得される波形データをシリアル信号の形で集積回路外部へ出力する制御回路を含み、
前記信号発生器とその出力インピーダンス、前記可変入力インピーダンス、および前記サンプリング回路を制御するためのシリアル信号を集積回路外部から与え、
前記サンプリング回路により取得される波形データをシリアル信号の形で集積回路内部から受け取ることにより、波形データの評価を可能にすることをさらに含む請求項１記載の方法。
【請求項３】
集積回路間の配線の特性インピーダンスに整合した送端の出力インピーダンスおよび受端の入力インピーダンスの決定を可能にする集積回路であって、
集積回路外部からの制御入力に応じて出力インピーダンスを変更することが可能であり制御入力に応じて計測信号を発生する信号発生器と、
計測信号を集積回路外部へ出力するための計測信号出力端子と、
集積回路外部からの制御入力に応じて計測信号出力端子における信号の波形データを取得するサンプリング回路と、
計測信号を集積回路外部から入力するための計測信号入力端子と、
計測信号入力端子を可変のインピーダンスで終端する可変入力インピーダンスとを具備する集積回路。
【請求項４】
集積回路外部からシリアル信号の形で与えられる制御入力に応じて、前記信号発生器とその出力インピーダンス、前記可変入力インピーダンス、および前記サンプリング回路を制御し、前記サンプリング回路により取得される波形データをシリアル信号の形で集積回路外部へ出力する制御回路をさらに具備する請求項３記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路間の配線の特性インピーダンスに整合した送端の出力インピーダンスおよび受端の入力インピーダンスを決定することによって、出力／入力インピーダンスを配線の特性インピーダンスに整合させることを可能にする方法、およびそれを実現する集積回路に関する。
【背景技術】
【０００２】
集積回路間の配線に高速の信号が流れる場合、送端の出力インピーダンスと受端の入力インピーダンスのいずれか一方または双方が配線の特性インピーダンスに整合していないと反射による波形乱れを生じる。そのため、送端の出力インピーダンスと受端の入力インピーダンスが配線の特性インピーダンスに整合するように予め設計される。しかしながら、実際に製造されたプリント配線板の製造ばらつきや使用環境の違いにより、伝送線路の実際の特性インピーダンスが設計値と異なる場合があるので、個々の製品ごとに出力／入力インピーダンスを調整する必要がある場合がある。
【０００３】
下記特許文献１には、受端の入力インピーダンスを無限大とし、送端の信号と受端の信号の差分のピーク値が電源電圧の１／２になるように送端の出力インピーダンスを自動制御することが記載されている。下記特許文献２には、受端の信号のレベルと位相を基準値と比較した信号に基づき受端の入力インピーダンスを自動制御することが記載されている。
【０００４】
いずれも、信号のレベルや位相を介して反射による波形乱れの有無（信号のインテグリティ）を間接的に評価し、それに基づいてインピーダンスを制御するものであり、信号のインテグリティを直接評価するものではない。また、入力および出力インピーダンスの双方を制御するものでもない。
【０００５】
なお、下記特許文献３，４には、集積回路内部に設けられたテスト用の回路にシリアル通信を用いてアクセスし、集積回路内の回路要素の端子の状態を操作および取得する、ＩＥＥＥ  ｓｔｄ  １１４９．１で規定されたＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）技術を用いて集積回路のテストまたは測定を行なうことが記載されている。
【０００６】
【特許文献１】特許第３６１３２０６号
【特許文献２】特開２００５−６１９７６号公報
【特許文献３】特開平６−１７４７９６号公報
【特許文献４】特許第３２６５２７０号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって本発明の目的は、信号のインテグリティを直接評価することによって、送端の出力インピーダンスおよび入力インピーダンスの双方の調整を可能とする方法およびそれを実現する集積回路を提供することにする。
【課題を解決するための手段】
【０００８】
上記の課題は、第１の集積回路と第２の集積回路の間の配線の特性インピーダンスに整合した送端の出力インピーダンスおよび受端の入力インピーダンスを決定する方法であって、前記第１の集積回路は、可変の出力インピーダンスを有し計測信号を発生する信号発生器、計測信号を集積回路外部へ出力するための計測信号出力端子、および計測信号出力端子における信号の波形データの取得を可能にするサンプリング回路を少なくとも含み、前記第２の集積回路は、計測信号を集積回路外部から入力するための計測信号入力端子と、計測信号入力端子を可変のインピーダンスで終端する可変入力インピーダンスを少なくとも含み、第１の集積回路の前記計測信号出力端子と第２の集積回路の前記計測信号入力端子を、前記配線の特性インピーダンスと同じ特性インピーダンスを持つ計測用配線で接続し、前記可変入力インピーダンスを高インピーダンスとしている間に、前記信号発生器の出力インピーダンスを変更しつつ前記サンプリング回路において取得される波形データを評価することによって、前記出力インピーダンスの最適値を決定し、前記可変入力インピーダンスを変更しつつ前記サンプリング回路において取得される波形データを評価することによって、前記入力インピーダンスの最適値を決定することを含む方法によって達成される。
【０００９】
上記の課題は、集積回路間の配線の特性インピーダンスに整合した送端の出力インピーダンスおよび受端の入力インピーダンスの決定を可能にする集積回路であって、集積回路外部からの制御入力に応じて出力インピーダンスを変更することが可能であり制御入力に応じて計測信号を発生する信号発生器と、計測信号を集積回路外部へ出力するための計測信号出力端子と、集積回路外部からの制御入力に応じて計測信号出力端子における信号の波形データを取得するサンプリング回路と、計測信号を集積回路外部から入力するための計測信号入力端子と、計測信号入力端子を可変のインピーダンスで終端する可変入力インピーダンスとを具備する集積回路によっても達成される。
【発明を実施するための最良の形態】
【００１０】
図１は本発明の一実施形態に係り、集積回路間の配線の特性インピーダンスに整合した送端の出力インピーダンスおよび受端のインピーダンスを決定し、整合させることを可能にする半導体集積回路の構成の一例を示すブロック図である。図１において、この半導体集積回路１０は、ＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）信号を処理するＪＴＡＧインターフェース回路１２、内部集積回路１４、計測素子１６、入力素子１８1，１８2、出力素子２０1，２０2および入出力素子２２1，２２2を含んでいる。
【００１１】
ここで、簡単にＪＴＡＧの信号について簡単に説明をする。ＪＴＡＧに対応する集積回路には、ＴＡＰ（Ｔｅｓｔ  Ａｃｃｅｓｓ  Ｐｏｒｔ）と呼ばれる以下の５つの接続端子がある。
【００１２】
・ＴＤＩ（Ｔｅｓｔ  Ｄａｔａ  Ｉｎｐｕｔ）
シリアルテストデータの入力用端子。データレジスタや命令レジスタへ書き込むときに使用する。
【００１３】
・ＴＣＫ（Ｔｅｓｔ  Ｃｌｏｃｋ）
テスト用クロック端子。
【００１４】
・ＴＭＳ（Ｔｅｓｔ  Ｍｏｄｅ  Ｓｅｌｅｃｔ）
ＴＡＰコントローラを制御する端子。
【００１５】
・ＴＤＯ（Ｔｅｓｔ  Ｄａｔａ  Ｏｕｔｐｕｔ）
シリアルテストデータの出力用端子。シリアルテストデータの出力端子であり、データレジスタや命令レジスタの値を読み出すことができる。
【００１６】
・ＴＲＳＴ（Ｔｅｓｔ  Ｒｅｓｅｔ）
ＴＡＰコントローラを初期化する信号。実装は任意なので、図１の例では、省略されている。
以上の信号を用いて、制御を行う。また、ＪＴＡＧインターフェース回路１２と各ユニットを結ぶデータ線は一筆書きになるように接続されて各ユニットへのシリアル信号の入出力を可能にしている。
【００１７】
図２に本発明の他の実施形態に係るインピーダンス整合方法を実現するために、図１に示した構成の半導体集積回路１０A，１０Bをプリント配線板２４上に搭載し、配線で相互に接続した例を示す。半導体集積回路１０Aはデータを送信する半導体集積回路であり、半導体集積回路１０Bはそのデータを受信する半導体集積回路である。半導体集積回路１０Aおよび１０Bの入力素子１８1，１８2と出力素子２０1，２０2の間および入出力素子２２1，２２2同士の間は特性インピーダンスＺLの伝送線路で配線され、半導体集積回路１０Aの計測素子１６の計測信号出力端子２５と半導体集積回路１０Bの計測素子１６の計測信号入力端子２６の間も特性インピーダンスＺLの伝送線路２７で配線されている。また、ＪＴＡＧインターフェース回路１２は計算機２８と接続され、ＪＴＡＧインターフェース回路１２を経由して半導体集積回路１０A，１０Bの制御及びデータ通信を行う。
【００１８】
図３は、計測素子１６の構成を示すブロック図である。図３に示すように、計測素子１６は、出力インピーダンス制御のための回路３２を有する信号発生器３０，ＪＴＡＧインターフェース回路１２からの信号に対応した制御データレジスタ３４とサンプリングデータレジスタ３６を含んで構成される制御回路３８、反射波形をサンプリングするサンプリング回路４０、計測信号入力端子２６を終端する入力インピーダンスの値を制御する入力インピーダンス制御回路４２、入力インピーダンス制御回路４２が制御する入力インピーダンスと高インピーダンスＺHとの間の切り替えを行うスイッチ回路４４を含んで構成されている。
【００１９】
図４は、入力素子１８の構成を示すブロック図である。図４に示すように、入力素子１８は、ＪＴＡＧインターフェース回路１２からの信号に対応した制御レジスタ４６を含んで構成される制御回路４８とこの制御回路４８からの入力インピーダンス制御信号により入力インピーダンスが制御可能な入力インピーダンス制御回路５０で構成される。
【００２０】
図５は、出力素子２０の構成を示すブロック図である。図５に示すように、出力素子２０は、ＪＴＡＧインターフェース回路１２からの信号に対応した制御レジスタ５２を含んで構成される制御回路５４とこの制御回路５４からの出力インピーダンス制御信号により出力インピーダンスが制御可能な出力インピーダンス制御回路５６を含んで構成される。
【００２１】
図６は、入出力素子２２の構成を示すブロック図である。図６に示すように、入出力素子２２は、ＪＴＡＧインターフェース回路１２からの信号に対応した制御レジスタ５８を含んで構成される制御回路５９とこの制御回路５９からの入力および出力インピーダンス制御信号により入力および出力インピーダンスが制御可能な入力および出力インピーダンス制御回路６０，６２を含んで構成される。
【００２２】
図７には、図２に示されている半導体集積回路１０A内の計測素子１６、半導体集積回路１０B内の計測素子１６、および半導体集積回路１０Aの計測信号出力端子２５と半導体集積回路１０Bの計測信号入力端子２６の間に設けられた伝送経路２７が、図３に示されている計測素子１６の詳細な構成と共に示されている。図８は出力インピーダンスおよび入力インピーダンスの最適値を決定して入力素子１８，出力素子２０，および入出力素子２２（図２参照）に設定する手順を示すフローチャートである。図７および図８を参照して、本発明の他の実施形態に係るインピーダンス整合方法の手順を説明する。
【００２３】
ステップ１０００において、計算機２８から半導体集積回路１０BのＪＴＡＧインターフェース回路１２（図２）を経て、半導体集積回路１０Bの計測素子１６の制御回路３８の制御データレジスタ３４に、入力インピーダンスを高入力インピーダンスのＺHに設定する命令を書き込む。この命令に従って、制御回路３８はスイッチ４４に制御信号を送って、半導体集積回路１０B側のスイッチ４４に高インピーダンスＺHを選択させる。
【００２４】
ステップ１００２において、同様に計算機２８から半導体集積回路１０A側のＪＴＡＧインターフェース回路１２を経て半導体集積回路１０Aの計測素子１６の制御回路３８の制御データレジスタ３４に命令を書き込むことにより、半導体集積回路１０A側の信号発生器３０の出力インピーダンスを任意の値ＺDに設定して信号発生器３０に出力インピーダンスＺDの高速のステップパルスを発生させ、半導体集積回路１０A側のサンプリング回路４０にデータをサンプリングさせてサンプリングデータレジスタ３６にサンプリングデータを格納させる。そして、ステップ１００４において、サンプリングデータレジスタ３６に格納されているデータをＪＴＡＧインターフェース回路１２を経て計算機２８に取り込む。
【００２５】
このとき、受端（１０B）の入力インピーダンスは高インピーダンスＺHに設定されているから、ステップパルスは受端で全反射され、送端において、図９に示すように、送端の出力インピーダンスＺDと伝送経路２７の特性インピーダンスＺLとの間の整合性を検証することが可能な反射波形のデータを得ることができる。図９において、実線は送端の出力インピーダンスＺDが伝送線路の特性インピーダンスＺLに等しいときの波形を示し、点線はＺL＞ＺDのとき、一点鎖線はＺL＜ＺDのときの代表的な波形を示す。なお、観測データのレベルが送出したステップパルスの高さに相当する高さに達してからその２倍に達するまでの時間Ｔは信号が伝送線路２７を往復するのに要する時間に相当する。データの測定時間はナノ秒のオーダーであるために波形を示す時系列データのすべてを一度にサンプリングすることが困難な場合には、ステップパルスを複数回発生させ、サンプリング回路のサンプリングの開始時間を少しずつずらすことで、時間軸上で複数の点のデータ得ることができる。
【００２６】
次に、ステップ１００６において、ＺLに整合した出力インピーダンスの最適値ＺDが決定されたか否かを判断し、未決定であれば、出力インピーダンスＺDの値を変更して（ステップ１００８）、ステップ１００２，１００４を繰り返す。ＺDがＺLに整合しているか否かの判断は、計算機２８のディスプレイに波形を表示して測定者が判断することによっても、計算機２８のソフトウェアプログラムにより自動的に判断することでも可能である。この判断に基づく最適値の探索についても、測定者による手動で行うことでも、計算機２８のソフトウェアプログラムにより自動で行うことも可能である。
【００２７】
次に、好ましくは送端の出力インピーダンスをステップ１０００〜１００８で決定された最適値に設定し、受端のスイッチ４４を操作して入力インピーダンスを高インピーダンスＺHから入力インピーダンス制御回路４２において制御可能なインピーダンスＺRに変更し（ステップ１０１０）、前述と同様にして、ステップパルスを発生し、そのときに観測される波形のデータを計算機２８へ取り込む（ステップ１０１２，１０１４）。
【００２８】
これにより、図１０に示すように、受端の入力インピーダンスＺRと伝送線路２７の特性インピーダンスＺLとの間の整合性を検証することが可能な波形のデータを得ることができる。図１０において、実線はＺL＝ＺDのとき、点線はＺL＞ＺDのとき、一点鎖線はＺL＜ＺDのときの代表的な波形を示す。
【００２９】
次に、ステップ１０１６において、ＺLに整合した入力インピーダンスＺRの最適値が決定されたか否かを判定し、さらに探索を続ける必要があれば、入力インピーダンスＺRの値を変えて（ステップ１０１８）、ステップ１０１２，１０１４を繰り返す。ＺRがZLに整合しているか否かの判断、およびその判断に基づく探索についても同様に、前述したようにして手動で行うことも自動的に行うことも可能である。
【００３０】
最後に、ステップ１０２０において、実際に探索して得た最適な送端の出力インピーダンス値および受端の入力インピーダンス値を用いて、送端のみを整合終端する場合は、出力素子２０の制御回路５４（図５）内の制御レジスタ５２をＪＴＡＧインターフェース回路１２経由で制御して、出力インピーダンス制御回路５６にて最適な出力インピーダンス値になるよう設定する。また、受端のみ整合終端する場合は、入力素子１８の制御回路４８（図４）内の制御レジスタ４６をＪＴＡＧインターフェース回路１２経由で制御して、入力インピーダンス制御回路５０にて最適な入力インピーダンス値になるよう設定する。また、双方向バスなどで送端と受端の両方を整合終端する場合は、入出力素子２２の制御回路５９（図６）内の制御レジスタ５８をＪＴＡＧインターフェース回路１２経由で制御して、入力および出力インピーダンス制御回路６０，６２にて最適な入力および出力インピーダンス値になるよう設定する。
【００３１】
以上のように、ＩＥＥＥ  ｓｔｄ  １１４９．１で規定されているＪＴＡＧに対応した半導体集積回路を例にとって説明したが、これに限るものではなく、その他の制御ならびに通信方式に基づくものであってもよい。また、他の半導体デバイスとの通信方式もＪＴＡＧで通信を行うとしたが、半導体間の任意のプロトコルに対応した通信方式であってもよい。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態に係る半導体集積回路の構成の一例を示すブロック図である。
【図２】本発明の他の実施形態に係るインピーダンス整合方法を実現するための接続の一例を示す図である。
【図３】計測素子１６構成の一例を示すブロック図である。
【図４】入力素子１８の構成の一例を示すブロック図である。
【図５】出力素子２０の構成の一例を示すブロック図である。
【図６】入出力素子２２の構成の一例を示すブロック図である。
【図７】図２の構成の一部を図３の詳細構成と共に示すブロック図である。
【図８】出力インピーダンスおよび入力インピーダンスの最適値を決定する手順を示すフローチャートである。
【図９】送端の出力インピーダンス整合性の検証を説明するための図である。
【図１０】受端の入力インピーダンス整合性の検証を説明するための図である。
【図１】
2010145298.tif 000003
【図２】
2010145298.tif 000004
【図３】
2010145298.tif 000005
【図４】
2010145298.tif 000006
【図５】
2010145298.tif 000007
【図６】
2010145298.tif 000008
【図７】
2010145298.tif 000009
【図８】
2010145298.tif 000010
【図９】
2010145298.tif 000011
【図１０】
2010145298.tif 000012