(57)【要約】【課題】大幅なコスト上昇及び試験効率の低下を招くことなく直流信号をＤＵＴに印加する際の悪影響を効果的に排除することができる直流試験装置等を提供する。【解決手段】直流試験装置１は、ＤＵＴ３０に印加すべき直流信号を出力するアンプ２１と、アンプ２１の出力端とＤＵＴ３０との間を接続又は遮断するスイッチ１６と、ＤＵＴ３０とアンプ２１の入力端とを電気的に接続してＤＵＴ３０のピンＰに現れる電圧をアンプ２１の入力端に帰還させる帰還回路（抵抗１７、スイッチ１８、及びスイッチ２４）と、アンプ２１の出力端とスイッチ１６との間に設けられ、スイッチ１６がオフ状態になってアンプ２１の出力端とＤＵＴ３０との間が遮断されている場合に、ＤＵＴ３０のピンＰに現れる電圧を出力側に保持しつつ、入力側と出力側との間を遮断状態にする電圧保持回路（コンデンサ１４及びスイッチ２６）とを備える。【選択図】図１
2010127820.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスに印加すべき直流信号を出力する増幅器と、前記増幅器の出力端と前記半導体デバイスとの間を接続又は遮断する切替器とを備える直流試験装置において、
前記半導体デバイスと前記増幅器の入力端とを電気的に接続して前記半導体デバイスに現れる電圧を前記増幅器の入力端に帰還させる帰還回路と、
前記増幅器の出力端と前記切替器との間、又は前記帰還回路によって電気的に接続される前記半導体デバイスと前記増幅器の入力端との間に設けられ、前記切替器によって前記増幅器の出力端と前記半導体デバイスとの間が遮断されている場合に前記半導体デバイスに現れる電圧を出力側に保持しつつ、入力側と出力側との間を遮断状態にする電圧保持回路と
を備えることを特徴とする直流試験装置。
【請求項２】
前記電圧保持回路は、入力側と出力側との間に設けられて入力側と出力側との間を接続又は遮断するスイッチと、
出力側に接続されたコンデンサと
を備えることを特徴とする請求項１記載の直流試験装置。
【請求項３】
出力端が前記切替器に接続された補助増幅器を備えることを特徴とする請求項１又は請求項２記載の直流試験装置。
【請求項４】
半導体デバイスに印加すべき直流信号を出力する増幅器と、当該増幅器の出力端に接続される補助増幅器と、前記増幅器と前記補助増幅器との間を接続又は遮断する第１切替器と、前記補助増幅器の出力端と前記半導体デバイスとの間を接続又は遮断する第２切替器とを備える直流試験装置において、
前記半導体デバイスと前記補助増幅器の入力端とを電気的に接続して前記半導体デバイスに現れる電圧を前記補助増幅器の入力端に帰還させる帰還回路と、
前記帰還回路によって電気的に接続される前記半導体デバイスと前記補助増幅器の入力端との間に設けられ、前記第１切替器によって前記増幅器と前記補助増幅器との間が遮断され、且つ前記第２切替器によって前記補助増幅器の出力端と前記半導体デバイスとの間が遮断されている場合に前記半導体デバイスに現れる電圧を出力側に保持しつつ、入力側と出力側との間を遮断状態にする電圧保持回路と
を備えることを特徴とする直流試験装置。
【請求項５】
前記電圧保持回路は、入力側と出力側との間に設けられて入力側と出力側との間を接続又は遮断する第１スイッチと、
出力側に接続されたコンデンサと、
前記コンデンサを出力側から電気的に切り離す第２スイッチと
を備えることを特徴とする請求項４記載の直流試験装置。
【請求項６】
半導体デバイスに試験信号を印加して得られる信号を用いて前記半導体デバイスの試験を行う半導体試験装置において、
前記直流信号を前記試験信号として前記半導体デバイスに印加する請求項１から請求項５の何れか一項に記載の直流試験装置を備えることを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに対する直流試験を行う直流試験装置、及び当該装置を備える半導体試験装置に関する。
【背景技術】
【０００２】
半導体試験装置を用いた半導体デバイス（以下、ＤＵＴ（Device Under Test）という）の試験は、直流試験と交流試験とに大別される。ここで、直流試験とは、ＤＵＴの特定のピンに直流信号を印加したときに測定される直流信号が予め定められた規格内であるか否かを判定する試験であり、交流試験とは、パルス状の試験信号をＤＵＴに印加したときに、期待通りの信号が得られるか否かを判定する試験である。
【０００３】
上記の直流試験は、電圧印加電流測定試験（ＶＦＩＭ試験）、電流印加電圧測定試験（ＩＦＶＭ試験）、及び電流印加電流測定試験（ＩＦＩＭ試験）に大別される。ここで、ＶＦＩＭ試験とは、ＤＵＴの特定のピンに電圧を印加したときにそのピンから出力される電流を測定する試験である。また、ＩＦＶＭ試験とはＤＵＴの特定のピンに電流を供給したときにそのピンに現れる電圧を測定する試験であり、ＩＦＩＭ試験とはＤＵＴの特定のピンに電流を供給したときにそのピンから出力される電流を測定する試験である。尚、ＤＵＴの特定のピンに電圧を印加したときにそのピンとは異なるピンに現れる電圧を測定する電圧印加電圧測定試験（ＶＦＶＭ試験）もある。
【０００４】
以下の特許文献１には、上記のＶＦＩＭ試験が可能な直流試験装置の一例が開示されている。この直流試験装置は、ＤＵＴに印加すべき電圧を設定するディジタル／アナログ変換器（ＤＡＣ）と、ＤＡＣのピンに現れる電圧を検出するセンスアンプと、センスアンプで検出される電圧がＤＡＣの設定電圧と平衡するようにＤＵＴのピンに印加されるべき電圧を制御するフォースアンプと、フォースアンプの出力電圧に対応した電流をＤＵＴのピンに出力する電圧電流変換回路と、電圧電流変換回路の入力電圧に基づいてＤＵＴのピンに流れる電流を測定する電流測定手段とを備えており、ＤＵＴへの電圧印加の際に生ずる切替スイッチによる電圧効果、漏れ電流等を防止するものである。
【特許文献１】特開２００８−２３２６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、直流試験装置を用いてＤＵＴの直流試験を行う場合には、上記の特許文献１に開示されている通り、切替スイッチをオン状態にしてアンプで増幅された直流信号をＤＵＴに印加し、又は切替スイッチをオフ状態にしてＤＵＴに印加されていた直流信号を遮断する動作が頻繁に行われる。切替スイッチの切り替えによってＤＵＴに入出力される信号が急激に変化すると、ＤＵＴが破壊されてしまう等の悪影響が生ずることがある。
【０００６】
このため、従来の直流試験装置では、切替スイッチがオフ状態である場合には、ＤＵＴに現れている電圧を検出してアンプに入力し、そのアンプからＤＵＴに現れている電圧と同じ電圧が出力されるようにしている。アンプから出力される電圧が、ＤＵＴに現れている電圧と同じであれば、切替スイッチをオン状態にしてもＤＵＴに入出力される信号が急激に変化することはないため、ＤＵＴの破壊等の悪影響を防止することができる。
【０００７】
しかしながら、従来の直流試験装置では、ＤＵＴに現れている電圧と同じ電圧がアンプから出力されている状態で切替スイッチをオン状態にすると、アンプに対して正帰還ループが形成されてしまう。このため、アンプにオフセット電圧がある場合には、アンプの周波数特性に応じてアンプの出力電圧が大幅に増加又は減少してアンプの出力電圧が電源電圧の近傍に達することがある。すると、ＤＵＴに入出力される信号の急激な変化を防止する対策を行っているにも拘わらず、ＤＵＴに入出力される信号が急激に変化してＤＵＴの破壊等の悪影響が生じてしまう。
【０００８】
以上の正帰還ループの形成によって生ずる悪影響を防止するためには、切替スイッチをオン状態にしてアンプの出力端とＤＵＴとが接続されてから、即座にＤＵＴとアンプの入力端との間の接続を断状態にして正帰還ループを解消すれば良いと考えられる。しかしながら、アンプの出力端とＤＵＴとの間に設けられる切替スイッチは、切り替え指令を出力してから状態が確実に切り替わるまでにはある程度の時間が必要になり、また、切替スイッチ毎に切り替えに要する時間のバラツキがある。このため、切替スイッチが確実にオン状態になる前に正帰還ループが解消されたり、切替スイッチがオン状態になった後にも正帰還ループが維持されてしまう虞が考えられる。
【０００９】
また、以上の正帰還ループが形成されていても、アンプの周波数帯域が制限されていれば、アンプの出力電圧の大きな変動を防ぐことはできる。しかしながら、周波数帯域が制限されたアンプを用いると、ＤＵＴの試験時における応答特性も悪化してしまい、ＤＵＴの試験に要する時間が長くなって試験効率が低下してしまう。ここで、切替スイッチの切り替えを行う場合にのみアンプの周波数帯域や直流ゲインを動的に低下させる回路を直流試験装置に組み込めば、上記の試験効率の低下を防止することができると考えられる。しかしながら、かかる回路の追加によって直流試験装置のコストが上昇するという新たな問題が生じてしまう。
【００１０】
本発明は上記事情に鑑みてなされたものであり、大幅なコスト上昇及び試験効率の低下を招くことなく直流信号をＤＵＴに印加する際の悪影響を効果的に排除することができる直流試験装置、及び当該装置を備える半導体試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の第１の態様による直流試験装置は、半導体デバイス（３０）に印加すべき直流信号を出力する増幅器（２１）と、前記増幅器の出力端と前記半導体デバイスとの間を接続又は遮断する切替器（１６）とを備える直流試験装置（１、２）において、前記半導体デバイスと前記増幅器の入力端とを電気的に接続して前記半導体デバイスに現れる電圧を前記増幅器の入力端に帰還させる帰還回路（１７、１８、２４、３１）と、前記増幅器の出力端と前記切替器との間、又は前記帰還回路によって電気的に接続される前記半導体デバイスと前記増幅器の入力端との間に設けられ、前記切替器によって前記増幅器の出力端と前記半導体デバイスとの間が遮断されている場合に前記半導体デバイスに現れる電圧を出力側に保持しつつ、入力側と出力側との間を遮断状態にする電圧保持回路（１４、２６、３２、３３）とを備えることを特徴としている。
この発明によると、切替器によって増幅器の出力端と半導体デバイスとの間が遮断されると、増幅器の出力端と切替器との間、又は帰還回路によって電気的に接続される半導体デバイスと増幅器の入力端との間に設けられた電圧保持回路の出力側に、半導体デバイスに現れる電圧が保持されつつ、電圧保持回路の入力側と出力側との間が遮断状態にされる。
また、本発明の第１の態様による直流試験装置は、前記電圧保持回路が、入力側と出力側との間に設けられて入力側と出力側との間を接続又は遮断するスイッチ（２６、３２）と、出力側に接続されたコンデンサ（１４、３３）とを備えることを特徴としている。
また、本発明の第１の態様による直流試験装置は、出力端が前記切替器に接続された補助増幅器（１３）を備えることを特徴としている。
上記課題を解決するために、本発明の第２の態様による直流試験装置は、半導体デバイス（３０）に印加すべき直流信号を出力する増幅器（２１）と、当該増幅器の出力端に接続される補助増幅器（１３）と、前記増幅器と前記補助増幅器との間を接続又は遮断する第１切替器（２６）と、前記補助増幅器の出力端と前記半導体デバイスとの間を接続又は遮断する第２切替器（１６）とを備える直流試験装置（３）において、前記半導体デバイスと前記補助増幅器の入力端とを電気的に接続して前記半導体デバイスに現れる電圧を前記補助増幅器の入力端に帰還させる帰還回路（１７、１８、３１）と、前記帰還回路によって電気的に接続される前記半導体デバイスと前記補助増幅器の入力端との間に設けられ、前記第１切替器によって前記増幅器と前記補助増幅器との間が遮断され、且つ前記第２切替器によって前記補助増幅器の出力端と前記半導体デバイスとの間が遮断されている場合に前記半導体デバイスに現れる電圧を出力側に保持しつつ、入力側と出力側との間を遮断状態にする電圧保持回路（４１〜４３）とを備えることを特徴としている。
この発明によると、第２切替器によって補助増幅器の出力端と半導体デバイスとの間が遮断されると、第１切替器によって増幅器と補助増幅器との間が遮断され、帰還回路によって電気的に接続される半導体デバイスと補助増幅器の入力端との間に設けられた電圧保持回路の出力側に、半導体デバイスに現れる電圧が保持されつつ、電圧保持回路の入力側と出力側との間が遮断状態にされる。
また、本発明の第２の態様による直流試験装置は、前記電圧保持回路が、入力側と出力側との間に設けられて入力側と出力側との間を接続又は遮断する第１スイッチ（４１）と、出力側に接続されたコンデンサ（４３）と、前記コンデンサを出力側から電気的に切り離す第２スイッチ（４２）とを備えることを特徴としている。
本発明の半導体試験装置は、半導体デバイス（３０）に試験信号を印加して得られる信号を用いて前記半導体デバイスの試験を行う半導体試験装置において、前記直流信号を前記試験信号として前記半導体デバイスに印加する上記の何れかに記載の直流試験装置を備えることを特徴としている。
【発明の効果】
【００１２】
本発明によれば、切替器によって増幅器の出力端と半導体デバイスとの間を遮断した場合には、増幅器の出力端と切替器との間に設けられた電圧保持回路、帰還回路によって電気的に接続される半導体デバイスと増幅器の入力端との間に設けられた電圧保持回路、又は帰還回路によって電気的に接続される半導体デバイスと補助増幅器の入力端との間に設けられた電圧保持回路の出力側に半導体デバイスに現れる電圧を保持しつつ、電圧保持回路の入力側と出力側との間を切断状態にしている。このため、切替器によって増幅器の出力端と半導体デバイスとの間を接続したときに正帰還ループが形成されることはなく、しかも半導体デバイスに印加される電圧が急激に変化することもないから、直流信号を半導体デバイスに印加する際の悪影響を効果的に排除することができるという効果がある。また、増幅器の周波数帯域を制限する必要がないため試験効率の低下を防止することができ、また、従来に比べて大幅な回路の追加を行う必要がないため、大幅なコストの上昇を招くこともないという効果がある。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施形態による直流試験装置及び半導体試験装置について詳細に説明する。
【００１４】
〔第１実施形態〕
図１は、本発明の第１実施形態による直流試験装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の直流試験装置１は、ディジタル／アナログ変換器（ＤＡＣ）１１、ＤＣ測定部１２、アンプ１３（補助増幅器）、コンデンサ１４（電圧保持回路）、抵抗１５、スイッチ１６（切替器）、抵抗１７（帰還回路）、スイッチ１８（帰還回路）、スイッチ１９、及びアナログ／ディジタル変換器（ＡＤＣ）２０を備えており、ＤＵＴ３０（半導体デバイス）に対するＩＦＶＭ試験及びＶＦＩＭ試験が可能である。
【００１５】
ＩＦＶＭ試験ではＤＵＴ３０のピンＰに所定の電流を供給したときにピンＰに現れる電圧の測定が測定され、ＶＦＩＭ試験ではＤＵＴ３０のピンＰに所定の電圧Ｖを印加したときにピンＰに流れる電流が測定される。尚、本実施形態の直流試験装置１は、ＤＵＴ３０に試験信号を印加して得られる信号に基づいてＤＵＴ３０のパス／フェイルの試験を行う半導体試験装置に複数設けられているものとする。
【００１６】
ＤＡＣ１１は、ＤＵＴ３０のピンＰに印加すべき電圧（目標電圧）又は供給すべき電流（目標電流）を示すディジタル信号を入力としており、このディジタル信号をアナログ信号に変換して目標信号Ｓ１として出力する。ＤＣ測定部１２は、アンプ２１（増幅器）、アンプ２２，２３、スイッチ２４（帰還回路）、スイッチ２５、スイッチ２６（電圧保持回路）、及びスイッチ２７，２８を備えており、ＤＡＣ１１から出力される目標信号Ｓ１に基づいてＤＵＴ３０のピンＰに印加すべき電圧又は供給すべき電流を出力するとともに、電圧印加によりピンＰに流れる電流又は電流供給によりピンＰに現れる電圧をＡＤＣ２０に出力する。尚、ＤＣ測定部１２は、集積化されて１つの半導体チップとして実現される。
【００１７】
アンプ２１は、非反転入力端（＋）がスイッチ２４に接続されているとともに反転入力端（−）がスイッチ２７に接続されており、スイッチ２４，２７を介して非反転入力端及び反転入力端にそれぞれ入力される信号の差である誤差信号を求め、その誤差信号を所定の増幅率で増幅して出力する。アンプ２２は、非反転入力端が抵抗１５の一端に接続されているとともに反転入力端が抵抗１５の他端に接続されており、抵抗１５の両端における電圧降下を検出し、その検出結果を所定の増幅率で増幅して出力する。アンプ２３は、出力端と反転入力端とが接続された増幅率が「１」であるアンプであり、スイッチ１８，１９の一端に接続されている非反転入力端に入力される電圧を出力端から出力する。
【００１８】
スイッチ２４は、アンプ２１の非反転入力端に対して、ＤＡＣ１１を接続するか、又はスイッチ１８，１９の一端を接続するかを切り替える。スイッチ２５は、アンプ２１の出力端と反転入力端とを接続するか否かを切り替える。スイッチ２５によってアンプ２１の出力端と反転入力端とが接続されると、アンプ２１の増幅率は「１」になる。スイッチ２６は、アンプ２１の出力端とアンプ１３の非反転入力端との間を接続又は遮断する。尚、上記のアンプ２１が、その出力を高インピーダンスにすることができるものである場合（スリーステートである場合）には、アンプ２１の出力を高インピーダンスにすればアンプ２１の出力端とアンプ１３の非反転入力端との間を実質的に遮断することができるため、スイッチ２６を省略することができる。
【００１９】
スイッチ２７は、アンプ２１の反転入力端に対して、アンプ２２の出力端を接続するか、又はアンプ２３の出力端を接続するかを切り替える。スイッチ２８は、ＡＤＣ２０に対して、アンプ２２の出力端を接続するか、又はアンプ２３の出力端を接続するかを切り替える。尚、詳細は後述するが、ＩＦＶＭ試験の場合には、アンプ２１の反転入力端に対してアンプ２２の出力端が接続されるようスイッチ２７が切り替えられるとともに、ＡＤＣ２０に対してアンプ２３の出力端が接続されるようスイッチ２８が切り替えられる。これに対し、ＶＦＩＭ試験の場合には、アンプ２１の反転入力端に対してアンプ２３の出力端が接続されるようスイッチ２７が切り替えられるとともに、ＡＤＣ２０に対してアンプ２２の出力端が接続されるようスイッチ２８が切り替えられる。
【００２０】
アンプ１３は、出力端と反転入力端とが接続された増幅率が「１」であるアンプであり、ＤＣ測定部１２のアンプ２１から出力されてスイッチ２６を介して非反転入力端に入力される信号を出力端から出力する。このアンプ１３は、アンプ２１の電流供給能力を補強するために設けられる。コンデンサ１４は、アンプ１３の非反転入力端に接続されており、スイッチ１６がオフ状態である場合にＤＵＴ３０に現れる電圧を保持する。このコンデンサ１４は、スイッチ１６をオン状態にしたときに、ＤＵＴ３０に入出力される信号が急激に変化してＤＵＴ３０が破壊されてしまう等の悪影響を防止するために設けられる。
【００２１】
抵抗１５は、アンプ１５の出力端に接続されて、ＤＵＴ３０のピンＰに供給される電流を検出するために用いられる抵抗値が既知の電流検出用の抵抗であって、温度変化等による抵抗値の変動が極めて小さな抵抗である。スイッチ１６は、抵抗１５とＤＵＴ３０のピンＰとの間に設けられ、抵抗１５とＤＵＴ３０との間を接続又は遮断する。このスイッチ１６によって、アンプ２１及びアンプ１３とＤＵＴ３０との間も接続又は遮断されることになる。尚、スイッチ１６としては、例えば機械式のリレーやフォトモスリレー（登録商標）等の電子式のリレーを用いることができる。
【００２２】
抵抗１７は、ＤＵＴ３０のピンＰに接続される抵抗である。スイッチ１８は、他端が抵抗１７に接続されており、抵抗１７とアンプ２３の入力端との間を接続又は遮断する。スイッチ１９は、アンプ２３の非反転入力端を接地するするか否かを切り替える。ＡＤＣ２０は、スイッチ２８を介して入力されるアナログ信号をディジタル信号に変換する。これにより、電圧印加によりピンＰに流れる電流、又は電流供給によりピンＰに現れる電圧が測定される。尚、以上説明したスイッチ１６，１８，１９及びＤＣ測定部１２に設けられたスイッチ２４〜２８のオン状態・オフ状態の切り替えは不図示の制御装置によって行われる。
【００２３】
次に、上記構成における直流試験装置１の動作について説明する。図２は、本発明の第１実施形態による直流試験装置の動作を説明するための図である。尚、以下では、直流試験装置１によってＤＵＴ３０に対するＩＦＶＭ試験を行う場合の動作について説明する。また、図２では、理解を容易にするために、ＤＵＴ３０のピンＰの電位と等電位の配線のうちの主なものを太線で図示している。
【００２４】
まず、不図示の制御装置によって、スイッチ１６，１８，１９及びＤＣ測定部１２に設けられたスイッチ２４〜２８のオン状態・オフ状態の設定が行われる。具体的には、スイッチ１６，１９がオフ状態に設定されるとともにスイッチ１８がオン状態に設定される。また、アンプ２１の非反転入力端に対してスイッチ１８，１９の一端が接続されるようスイッチ２４が設定され、スイッチ２５，２６がオン状態され、アンプ２１の反転入力端に対してアンプ２２の出力端及びアンプ２３の出力端の何れも接続されないようにスイッチ２７が設定され、ＡＤＣ２０に対してアンプ２３の出力端が接続されるようにスイッチ２８が設定される。
【００２５】
以上の設定が終了すると、図２（ａ）に示す通り、ＤＵＴ３０のピンＰから抵抗１７、スイッチ１８、スイッチ２４、アンプ２１、スイッチ２６、アンプ１３、及び抵抗１５を介してスイッチ１６に至る経路の電位が、ＤＵＴ３０のピンＰの電位と等しくなる。すると、アンプ１３の非反転入力端に接続されたコンデンサ１４の一方の電極の電位がＤＵＴ３０のピンＰの電位と等しくなる。コンデンサ１４の他方の電極は接地されているため、コンデンサ１４にはＤＵＴ３０のピンＰに現れる電圧が保持される。
【００２６】
次に、不図示の制御装置によってスイッチ２６がオフ状態に切り替えられる。すると、図２（ｂ）に示す通り、アンプ２１の出力端とアンプ１３の非反転入力端との間が遮断される。ここで、スイッチ２６がオフ状態に切り替えられても、ＤＵＴ３０のピンＰから抵抗１７、スイッチ１８、スイッチ２４、及びアンプ２１を介してスイッチ２６に至る経路は図２（ａ）と同様であるため、この経路の電位はＤＵＴ３０のピンＰの電位と等しくなる。
【００２７】
また、アンプ１３の非反転入力端には、ＤＵＴ３０のピンＰに現れる電圧が保持されたコンデンサ１４が接続されているため、スイッチ２６がオフ状態に切り替えられても、アンプ１３及び抵抗１５を介してスイッチ１６に至る経路の電位もＤＵＴ３０のピンＰの電位と等しくなる。このように、アンプ２１とアンプ１３との間に設けられたコンデンサ１４とスイッチ２６とからなる回路（電圧保持回路）によって、ＤＵＴ３０のピンＰに現れる電圧が出力側（アンプ１３の非反転入力端に接続されている側）に保持されるとともに、その回路の入力側と出力側との間が遮断される。
【００２８】
スイッチ２６がオフ状態に切り替えられて直流試験装置１が図２（ｂ）に示す状態になると、不図示の制御装置によってスイッチ１６がオン状態に切り替えられ、直流試験装置１とＤＵＴ３０のピンＰとが電気的に接続される。また、スイッチ１６の切り替えに合わせて、アンプ２１の非反転入力端に対してＤＡＣ１１が接続されるようスイッチ２４が切り替えられ、スイッチ２５がオフ状態に切り替えられるとともにスイッチ２６がオン状態に切り替えられ、更にアンプ２１の反転入力端に対してアンプ２２の出力端が接続されるようにスイッチ２７が切り替えられる。以上の切り替えによって、直流試験装置１は図１に示す状態になる。
【００２９】
つまり、ＤＡＣ１１から出力される目標信号Ｓ１がアンプ２１の非反転入力端に入力されて所定の増幅率で増幅され、増幅された信号に応じた電流が、スイッチ２６、アンプ１３、抵抗１５、及びスイッチ１６を順に介してＤＵＴ３０のピンＰに供給される。ここで、ＤＵＴ３０のピンＰに供給される電流が抵抗１５を介することによって、ＤＵＴ３０のピンＰに供給される電流に応じた電圧降下が抵抗１５で生する。この電圧降下はアンプ２２で検出されてスイッチ２７を介してアンプ２１の反転入力端にフィードバックされる。かかるフィードバックにより、ＤＵＴ３０に流れる電流が目標信号Ｓ１で示される電流に一致するように制御される。
【００３０】
他方、ＤＵＴ３０のピンＰに対する電流供給によってピンＰに現れる電圧は、抵抗１７及びスイッチ１８を順に介してアンプ２３の非反転入力端に入力される。アンプ２３は、出力端と反転入力端とが接続された増幅率が「１」であるアンプであるため、出力端からは非反転入力端に入力される電圧が出力される。アンプ２３から出力された電圧は、スイッチ２８を介してＡＤＣ２０に入力されディジタル信号に変換される。以上の動作によって、ＤＵＴ３０の特定のピンＰに電流を供給したときにそのピンＰに現れる電圧を測定するＩＦＶＭ試験が行われる。
【００３１】
直流試験装置１をＤＵＴ３０から電気的に切り離す場合には、不図示の制御装置によってスイッチ１６がオフ状態に切り替えられて、直流試験装置１が図２（ａ）に示す状態に切り替えられる。つまり、スイッチ１６の切り替えに合わせて、アンプ２１の非反転入力端に対してスイッチ１８，１９の一端が接続されるようスイッチ２４が切り替えられ、スイッチ２５がオン状態に切り替えられ、アンプ２１の反転入力端に対してアンプ２２の出力端及びアンプ２３の出力端の何れも接続されないようにスイッチ２７が切り替えられる。そして、再びＤＵＴ３０に対してＩＦＶＭ試験を行う場合には、直流試験装置１を、図２（ｂ）に示す状態、図１に示す状態に順に切り替える。
【００３２】
尚、図１に示す状態の直流試験装置１において、アンプ２１の反転入力端に対してアンプ２３の出力端が接続されるようスイッチ２７を切り替えるとともに、ＡＤＣ２０に対してアンプ２２の出力端が接続されるようスイッチ２８を切り替えることにより、ＶＦＩＭ試験を行うことができる。ＶＦＩＭ試験は、スイッチ２７，２８の切り替え以外は、以上説明したＩＦＶＭ試験を行う場合の動作と同様の動作により行うことができる。
【００３３】
以上説明した通り、本実施形態の直流試験装置１によれば、アンプ２１の出力端とアンプ１３の入力端との間にコンデンサ１４及びスイッチ２６が設けられた構成にし、直流試験装置１とＤＵＴ３０のピンＰとを電気的に接続するスイッチ１６がオフ状態のときに、ＤＵＴ３０のピンＰに現れる電圧をコンデンサ１４に保持しつつ、アンプ２１の出力端とアンプ１３の入力端とを遮断している。このため、スイッチ１６をオン状態に切り替えても正帰還ループが形成されることはなく、しかもＤＵＴ３０に印加される電圧が急激に変化することもないから、直流信号をＤＵＴ３０に印加する際の悪影響を効果的に排除することができる。
【００３４】
尚、実際の回路では、図２（ｂ）に示す通り、スイッチ２６がオフ状態になると、スイッチ２６の漏れ電流（オフリーク電流）、アンプ１３の入力バイアス電流、及び基板のリーク電流等によりコンデンサ１４が放電又は充電されるため、アンプ１３の出力が変動することがある。しかしながら、これらの電流は極めて小さく（例えば、１μＡ程度以下）、スイッチ１６がオフ状態になっている時間に応じてコンデンサ１４の容量を適宜選択することで、上記の電流に起因するアンプ１３の出力変動を許容可能な範囲に収めることは可能である。
【００３５】
また、前述の通り、本実施形態では正帰還ループが形成されないため、アンプ２１，１３の周波数帯域を制限する必要はないが、実際の回路では、アンプ２１の出力インピーダンスとコンデンサ１４とによってローパスフィルタが形成されるため、周波数帯域が若干制限されてしまう。しかしながら、上記のリーク電流等から必要とされるコンデンサ１４の容量は数百ｐＦ〜１０ｎＦ程度と極めて小さいため、正帰還ループが形成される従来の直流試験装置で必要となる周波数帯域の制限に比べて十分広い周波数帯域を確保することができる。
【００３６】
例えば、正帰還ループが形成される従来の直流試験装置において、スイッチ１６をオフ状態にしてからオン状態にするまでの待ち時間を１００μｓｅｃとすると、アンプ２１の周波数帯域を１０ｋＨｚよりも十分低く設定する必要がある。しかしながら、本実施形態の直流試験装置では、例えばコンデンサ１４の容量が１０ｎＦであり、アンプ２１の出力インピーダンスが１００Ωである場合には、これらによって形成されるローパスフィルタの周波数帯域は１５９ｋＨｚ程度になり、正帰還ループが形成される従来の直流試験装置に比べてアンプ２１の周波数帯域を高く設定することができる。
【００３７】
このように、本実施形態では、正帰還ループが形成される従来に比べてアンプ２１の周波数帯域を高く設定することができるため、試験効率の低下を防止することができる。また、図１に示す本実施形態の直流試験装置１は、ＤＵＴ３０のピンＰに現れる電圧を保持するコンデンサ１４を追加するだけで良いため、従来に比べて大幅な回路の追加を行う必要がないため、大幅なコストの上昇を招くこともない。
【００３８】
〔第２実施形態〕
図３は、本発明の第２実施形態による直流試験装置の要部構成を示すブロック図である。図３に示す通り、本実施形態の直流試験装置２は、図１に示す直流試験装置１が備えるスイッチ１８，１９とアンプ２３との間にアンプ３１（帰還回路）、スイッチ３２（電圧保持回路）、及びコンデンサ３３（電圧保持回路）を新たに設け、アンプ２１とアンプ１３との間のコンデンサ１４を省略した構成である。尚、本実施形態の直流試験装置２もＤＵＴ３０に対するＩＦＶＭ試験及びＶＦＩＭ試験が可能である。
【００３９】
アンプ３１は、出力端と反転入力端とが接続された増幅率が「１」であるアンプであり、スイッチ１８，１９の一端に接続されている非反転入力端に入力される電圧を出力端から出力する。スイッチ３２は、アンプ３１の出力端とアンプ２３の非反転入力端との間を接続又は遮断する。尚、本実施形態では、スイッチ２４の切り替えによってアンプ２１の非反転入力端にアンプ３１の出力端が接続されることがある。アンプ２１の非反転入力端にアンプ３１の出力端が接続されている場合に、上記のスイッチ３２によって、アンプ３１の出力端とアンプ２３の非反転入力端との間が遮断されると、アンプ３１の出力端とアンプ２１の非反転入力端との間も遮断される。スイッチ３２としては、スイッチ１６と同様に、例えば機械式のリレーやフォトモスリレー（登録商標）等の電子式のリレーを用いることができる。
【００４０】
コンデンサ３３は、スイッチ３２に接続されており、スイッチ１６がオフ状態である場合にＤＵＴ３０に現れる電圧を保持する。このコンデンサ３３は、図１に示すコンデンサ１４と同様に、スイッチ１６をオン状態にしたときに、ＤＵＴ３０に入出力される信号が急激に変化してＤＵＴ３０が破壊されてしまう等の悪影響を防止するために設けられる。コンデンサ３３の容量は、図１に示すコンデンサ１４と同様に、許容されるリーク電流や確保すべき周波数帯域等を考慮して設定される。
【００４１】
次に、上記構成における直流試験装置２の動作について説明する。図４は、本発明の第２実施形態による直流試験装置の動作を説明するための図である。尚、以下では、直流試験装置２によってＤＵＴ３０に対するＩＦＶＭ試験を行う場合の動作について説明する。また、図４では、理解を容易にするために、図２と同様に、ＤＵＴ３０のピンＰの電位と等電位の配線のうちの主なものを太線で図示している。
【００４２】
まず、不図示の制御装置によって、スイッチ１６，１８，１９，３２及びＤＣ測定部１２に設けられたスイッチ２４〜２８のオン状態・オフ状態の設定が行われる。具体的には、スイッチ１６，１９がオフ状態に設定されるとともにスイッチ１８，３２がオン状態に設定される。また、アンプ２１の非反転入力端に対してアンプ３１の出力端が接続されるようスイッチ２４が設定され、スイッチ２５，２６がオン状態され、アンプ２１の反転入力端に対してアンプ２２の出力端及びアンプ２３の出力端の何れも接続されないようにスイッチ２７が設定され、ＡＤＣ２０に対してアンプ２３の出力端が接続されるようにスイッチ２８が設定される。
【００４３】
以上の設定が終了すると、図４（ａ）に示す通り、ＤＵＴ３０のピンＰから抵抗１７、スイッチ１８、アンプ３１、スイッチ３２、スイッチ２４、アンプ２１、スイッチ２６、アンプ１３、及び抵抗１５を介してスイッチ１６に至る経路の電位が、ＤＵＴ３０のピンＰの電位と等しくなる。すると、アンプ２１の非反転入力端に接続されたコンデンサ３３の一方の電極の電位がＤＵＴ３０のピンＰの電位と等しくなる。コンデンサ３３の他方の電極は接地されているため、コンデンサ３３にはＤＵＴ３０のピンＰに現れる電圧が保持される。
【００４４】
次に、不図示の制御装置によってスイッチ３２がオフ状態に切り替えられる。すると、図４（ｂ）に示す通り、アンプ３１の出力端とアンプ２３，２１の非反転入力端との間が遮断される。ここで、アンプ２１の非反転入力端には、スイッチ２４を介してＤＵＴ３０のピンＰに現れる電圧が保持されたコンデンサ３３が接続されているため、スイッチ３２がオフ状態に切り替えられても、スイッチ２４、アンプ２１、スイッチ２６、アンプ１３、及び抵抗１５を介してスイッチ１６に至る経路の電位はＤＵＴ３０のピンＰの電位と等しくなる。
【００４５】
このように、本実施形態では、抵抗１７、スイッチ１８、アンプ３１、及びスイッチ２４からなる帰還回路によって電気的に接続されたＤＵＴ３０のピンＰとアンプ２１との間に、コンデンサ３３とスイッチ３２とからなる回路（電圧保持回路）が設けられている。そして、この回路によって、ＤＵＴ３０のピンＰに現れる電圧が出力側（アンプ２１の非反転入力端に接続されている側）に保持されるとともに、その回路の入力側と出力側との間が遮断される。
【００４６】
スイッチ３２がオフ状態に切り替えられて直流試験装置２が図４（ｂ）に示す状態になると、不図示の制御装置によってスイッチ１６がオン状態に切り替えられ、直流試験装置２とＤＵＴ３０のピンＰとが電気的に接続される。また、スイッチ１６の切り替えに合わせて、アンプ２１の非反転入力端に対してＤＡＣ１１が接続されるようスイッチ２４が切り替えられ、スイッチ２５がオフ状態に切り替えられ、アンプ２１の反転入力端に対してアンプ２２の出力端が接続されるようにスイッチ２７が切り替えられ、更にスイッチ３２がオン状態に切り替えられる。以上の切り替えによって、直流試験装置２は図３に示す状態になり、第１実施形態と同様のＩＦＶＭ試験が行われる。
【００４７】
尚、図３に示す直流試験装置２をＤＵＴ３０から電気的に切り離す場合には、図１に示す第１実施形態の直流試験装置１と同様に、不図示の制御装置によってスイッチ１６がオフ状態に切り替えられて、スイッチ１６の切り替えに合わせてスイッチ２４，２５，２７の切り替えが行われる。また、本実施形態においても、スイッチ２７，２８のオン・オフ状態を変えることにより、ＶＦＩＭ試験を行うことができる。
【００４８】
以上説明した通り、本実施形態の直流試験装置２によれば、抵抗１７、スイッチ１８、アンプ３１、及びスイッチ２４からなる帰還回路によって電気的に接続されたＤＵＴ３０のピンＰとアンプ２１との間に、コンデンサ３３及びスイッチ３２が設けられた構成にし、直流試験装置２とＤＵＴ３０のピンＰとを電気的に接続するスイッチ１６がオフ状態のときに、ＤＵＴ３０のピンＰに現れる電圧をコンデンサ３３に保持しつつ、アンプ３１の出力端とアンプ２１の入力端とを遮断している。このため、スイッチ１６をオン状態に切り替えても正帰還ループが形成されることはなく、しかもＤＵＴ３０に印加される電圧が急激に変化することもないから、直流信号をＤＵＴ３０に印加する際の悪影響を効果的に排除することができる。
【００４９】
また、本実施形態においても、第１実施形態と同様に、正帰還ループが形成される従来の直流試験装置に比べてアンプ２１の周波数帯域を高く設定することができるため、試験効率の低下を防止することができる。また、ＤＵＴ３０のピンＰに現れる電圧を保持するコンデンサ３３及びスイッチ２１を追加するだけで良く、従来に比べて大幅な回路の追加を行う必要がないため、大幅なコストの上昇を招くこともない。
【００５０】
〔第３実施形態〕
図５は、本発明の第３実施形態による直流試験装置の要部構成を示すブロック図である。図５に示す通り、本実施形態の直流試験装置３は、図２に示す直流試験装置２が備えるＤＣ測定部１２に代えてＤＣ測定部４０を設け、スイッチ３２及びコンデンサ３３に代えてスイッチ４１（電圧保持回路、第１スイッチ）、スイッチ４２（電圧保持回路、第２スイッチ）、及びコンデンサ４３（電圧保持回路）を設けた構成である。尚、本実施形態の直流試験装置３もＤＵＴ３０に対するＩＦＶＭ試験及びＶＦＩＭ試験が可能である。
【００５１】
ＤＣ測定部４０は、図１及び図４に示すＤＣ測定部１２と同様に、アンプ２１〜２３及びスイッチ２４〜２８を備えるが、スイッチ２４とアンプ２３の非反転入力端を接続する配線が省略されている点が図１及び図４に示すＤＣ測定部１２とは相違する。このため、本実施形態においては、ＤＵＴ３０のピンＰに現れる電圧がアンプ２１に入力される（帰還される）ことはない。本実施形態の直流試験装置３は、スイッチ２４とアンプ２３の非反転入力端を接続する配線が省略されたＤＣ測定部４０を用いる場合であっても、直流信号をＤＵＴ３０に印加する際の悪影響を効果的に排除するためのものである。
【００５２】
スイッチ４１，４２は、アンプ３１の出力端とアンプ１３の非反転入力端との間に直列接続されている。また、コンデンサ４３は、一方の電極がスイッチ４１，４２の接続点に接続されており、他方の電極が接地されている。スイッチ４１をオフ状態にするとともにスイッチ４２をオン状態にすると、コンデンサ４３がアンプ１３の非反転入力端に接続された状態で、アンプ３１の出力端とアンプ１３の非反転入力端との間を遮断することができる。これに対し、スイッチ４２をオフ状態にすると、コンデンサ４３をアンプ１３の非反転入力端（電後保持回路の出力側）から電気的に切り離すことができる。
【００５３】
上記のスイッチ４１，４２としては、スイッチ１６と同様に、例えば機械式のリレーやフォトモスリレー（登録商標）等の電子式のリレーを用いることができる。また、コンデンサ４３の容量は、図１に示すコンデンサ１４及び図３に示すコンデンサ３３と同様に、許容されるリーク電流や確保すべき周波数帯域等を考慮して設定される。
【００５４】
次に、上記構成における直流試験装置３の動作について説明する。図６は、本発明の第３実施形態による直流試験装置の動作を説明するための図である。尚、以下では、第１，第２実施形態と同様に、直流試験装置３によってＤＵＴ３０に対するＩＦＶＭ試験を行う場合の動作について説明する。また、図６では、理解を容易にするために、図２，図４と同様に、ＤＵＴ３０のピンＰの電位と等電位の配線のうちの主なものを太線で図示している。
【００５５】
まず、不図示の制御装置によって、スイッチ１６，１８，１９，４１，４２及びＤＣ測定部１２に設けられたスイッチ２４〜２８のオン状態・オフ状態の設定が行われる。具体的には、スイッチ１６，１９がオフ状態に設定されるとともにスイッチ１８，４１，４２がオン状態に設定される。また、アンプ２１の非反転入力端が接地されるようスイッチ２４が設定され、スイッチ２５がオン状態にされるとともにスイッチ２６がオフ状態にされ、アンプ２１の反転入力端に対してアンプ２２の出力端及びアンプ２３の出力端の何れも接続されないようにスイッチ２７が設定され、ＡＤＣ２０に対してアンプ２３の出力端が接続されるようにスイッチ２８が設定される。
【００５６】
以上の設定が終了すると、図６（ａ）に示す通り、ＤＵＴ３０のピンＰから抵抗１７、スイッチ１８、アンプ３１、スイッチ４１，４２、アンプ１３、及び抵抗１５を介してスイッチ１６に至る経路の電位が、ＤＵＴ３０のピンＰの電位と等しくなる。すると、スイッチ４２によってアンプ１３の非反転入力端に接続されたコンデンサ４３の一方の電極の電位がＤＵＴ３０のピンＰの電位と等しくなる。コンデンサ４３の他方の電極は接地されているため、コンデンサ４３にはＤＵＴ３０のピンＰに現れる電圧が保持される。
【００５７】
次に、不図示の制御装置によってスイッチ４１がオフ状態に切り替えられる。すると、図６（ｂ）に示す通り、アンプ３１の出力端とアンプ１３の非反転入力端との間が遮断される。ここで、アンプ１３の非反転入力端には、スイッチ４２を介してＤＵＴ３０のピンＰに現れる電圧が保持されたコンデンサ４３が接続されているため、スイッチ４１がオフ状態に切り替えられても、アンプ１３及び抵抗１５を介してスイッチ１６に至る経路の電位はＤＵＴ３０のピンＰの電位と等しくなる。
【００５８】
このように、本実施形態では、抵抗１７、スイッチ１８、及びアンプ３１からなる帰還回路によって電気的に接続されたＤＵＴ３０のピンＰとアンプ１３との間に、スイッチ４１，４２とコンデンサ４３とからなる回路（電圧保持回路）が設けられている。そして、この回路によって、ＤＵＴ３０のピンＰに現れる電圧が出力側（アンプ１３の非反転入力端に接続されている側）に保持されるとともに、その回路の入力側と出力側との間が遮断される。
【００５９】
スイッチ４１がオフ状態に切り替えられて直流試験装置３が図６（ｂ）に示す状態になると、不図示の制御装置によってスイッチ１６がオン状態に切り替えられ、直流試験装置３とＤＵＴ３０のピンＰとが電気的に接続される。また、スイッチ１６の切り替えに合わせて、アンプ２１の非反転入力端に対してＤＡＣ１１が接続されるようスイッチ２４が切り替えられ、スイッチ２５がオフ状態に切り替えられるとともにスイッチ２６がオン状態に切り替えられ、アンプ２１の反転入力端に対してアンプ２２の出力端が接続されるようにスイッチ２７が切り替えられ、更にスイッチ４２がオフ状態に切り替えられる。スイッチ４２がオフ状態になると、コンデンサ４３がアンプ１３の非反転入力端から電気的に切り離される。以上の切り替えによって、直流試験装置３は図５に示す状態になり、第１，第２実施形態と同様のＩＦＶＭ試験が行われる。
【００６０】
尚、図３に示す直流試験装置３をＤＵＴ３０から電気的に切り離す場合には、不図示の制御装置によってスイッチ１６がオフ状態に切り替えられて、スイッチ１６の切り替えに合わせてスイッチ２４〜２７の切り替えが行われ、更にはスイッチ４１，４２の切り替えが行われる。また、本実施形態においても、スイッチ２７，２８のオン・オフ状態を変えることにより、ＶＦＩＭ試験を行うことができる。
【００６１】
以上説明した通り、本実施形態の直流試験装置３によれば、抵抗１７、スイッチ１８、及びアンプ３１からなる帰還回路によって電気的に接続されたＤＵＴ３０のピンＰとアンプ１３との間に、スイッチ４１，４２及びコンデンサ４３が設けられた構成にし、直流試験装置３とＤＵＴ３０のピンＰとを電気的に接続するスイッチ１６がオフ状態のときに、ＤＵＴ３０のピンＰに現れる電圧をコンデンサ４３に保持しつつ、アンプ３１の出力端とアンプ１３の入力端とを遮断している。このため、スイッチ１６をオン状態に切り替えても正帰還ループが形成されることはなく、しかもＤＵＴ３０に印加される電圧が急激に変化することもないから、直流信号をＤＵＴ３０に印加する際の悪影響を効果的に排除することができる。
【００６２】
また、本実施形態においても、第１，第２実施形態と同様に、正帰還ループが形成される従来の直流試験装置に比べてアンプ１３の周波数帯域を高く設定することができるため、試験効率の低下を防止することができる。また、ＤＵＴ３０のピンＰに現れる電圧を保持するコンデンサ４３及びスイッチ４１，４２を追加するだけで良く、従来に比べて大幅な回路の追加を行う必要がないため、大幅なコストの上昇を招くこともない。
【００６３】
更に、本実施形態では、スイッチ４２によってコンデンサ４３がアンプ１３の非反転入力端から電気的に切り離されるため、アンプ２１の出力インピーダンスとコンデンサ４３とによってローパスフィルタが形成されることはない。このため、第１，第２実施形態によりも高い周波数帯域を設定することができる。尚、コンデンサ４３による周波数帯域の問題が生じない場合には、スイッチ４２を省略することができる。
【００６４】
〔その他の実施形態〕
前述した第１，第２実施形態では、アンプ２１とスイッチ１６との間に、アンプ２１の電流供給能力を補強するアンプ１３を設けていたが、アンプ２１の電流供給能力に問題がなければ、アンプ１３を省略することができる。アンプ１３を省略した場合でも、第１，第２実施形態の各々において前述した手順と同様の手順でＩＦＶＭ試験を実施することができる。尚、第３実施形態においても、アンプ１３を省略することが可能である。
【００６５】
ここで、アンプ１３が省略されると、アンプ１３に対する入力バイアスの影響を考える必要がなくなる。このため、第１実施形態による直流試験装置１において、アンプ１３を省略した場合には、コンデンサ１４の容量を小さくすることができる。すると、アンプ２１の出力インピーダンスとコンデンサ１４とによって形成されるローパスフィルタのカットオフ周波数が高くなるため、アンプ１３を設けた場合に比べて高い周波数帯域を設定することができる。
【００６６】
また、スイッチ２６の漏れ電流（オフリーク電流）及び基板のリーク電流等が数ｎＡ程度である場合には、コンデンサ１４の容量が数ｐＦ〜１ｎＦ程度で良い。このため、基板に形成された配線の配線容量を積極的に利用して、コンデンサ１４と同様のものを分布定数回路で実現しても良い。これにより、部品としてのコンデンサ１４を省略することができる。
【００６７】
更に、前述した第１，第２実施形態においても、図５に示すスイッチ４２と同様のスイッチを設けても良い。つまり、図１に示す第１実施形態による直流試験装置１では、コンデンサ１４をアンプ１３の非反転入力端から電気的に切り離すスイッチを設け、図３に示す第２実施形態による直流試験装置２では、コンデンサ３３を、スイッチ２４を介して接続されたアンプ２１の非反転入力端から電気的に切り離すスイッチを設けても良い。これにより、第３実施形態と同様に高い周波数帯域を設定することができる。
【００６８】
以上、本発明の実施形態による直流試験装置及び半導体試験装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、ＶＦＩＭ試験及びＩＦＶＭ試験が可能である直流試験装置について説明したが、本発明の直流試験装置はＩＦＩＭ試験やＶＦＶＭ試験を行う場合にも用いることが可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１実施形態による直流試験装置の要部構成を示すブロック図である。
【図２】本発明の第１実施形態による直流試験装置の動作を説明するための図である。
【図３】本発明の第２実施形態による直流試験装置の要部構成を示すブロック図である。
【図４】本発明の第２実施形態による直流試験装置の動作を説明するための図である。
【図５】本発明の第３実施形態による直流試験装置の要部構成を示すブロック図である。
【図６】本発明の第３実施形態による直流試験装置の動作を説明するための図である。
【符号の説明】
【００７０】
１〜３        直流試験装置
１３          アンプ
１４          コンデンサ
１６          スイッチ
１７          抵抗
１８          スイッチ
２１          アンプ
２４          スイッチ
２６          スイッチ
３０          ＤＵＴ
３１          アンプ
３２          スイッチ
３３          コンデンサ
４１，４２    スイッチ
４３          コンデンサ
【図１】
2010127820.tif 000003
【図２】
2010127820.tif 000004
【図３】
2010127820.tif 000005
【図４】
2010127820.tif 000006
【図５】
2010127820.tif 000007
【図６】
2010127820.tif 000008