(57)【要約】【課題】活性層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用い、移動度が高く、かつ、製造が容易な電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置を提供する。【解決手段】Ｉｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）からなる活性層１２と、前記活性層を介して導通可能なソース電極１６Ａ及びドレイン電極１６Ｂと、前記活性層、前記ソース電極、及び前記ドレイン電極を覆う絶縁層１８と、前記絶縁層を介して前記活性層に対向配置されたゲート電極２０と、前記活性層と前記絶縁層との間に介在する酸化インジウムを含む層１４と、有することを特徴とするトップゲート型の電界効果型トランジスタ２２。好ましくは、前記酸化インジウムは、活性層から析出されたものである。【選択図】図１
2010199307.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）からなる活性層と、
前記活性層を介して導通可能なソース電極及びドレイン電極と、
前記活性層、前記ソース電極、及び前記ドレイン電極を覆う絶縁層と、
前記絶縁層を介して前記活性層に対向配置されたゲート電極と、
前記活性層と前記絶縁層との間に介在する酸化インジウムを含む層と、
を有することを特徴とするトップゲート型の電界効果型トランジスタ。
【請求項２】
前記酸化インジウムが、前記活性層から析出されたものであることを特徴とする請求項１に記載のトップゲート型の電界効果型トランジスタ。
【請求項３】
前記酸化インジウムを含む層の厚みが、前記活性層の厚みに対して１／５０以下であることを特徴とする請求項１又は請求項２に記載のトップゲート型の電界効果型トランジスタ。
【請求項４】
前記酸化インジウムを含む層が、前記ソース電極及び前記ドレイン電極と接触し、かつ、オーミック接触を形成していることを特徴とする請求項１〜請求項３のいずれか一項に記載のトップゲート型の電界効果型トランジスタ。
【請求項５】
請求項１〜請求項４のいずれか一項に記載の電界効果型トランジスタを備えていることを特徴とする表示装置。
【請求項６】
基板上にＩｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）からなる活性層を形成する工程と、
前記活性層を介して導通可能なソース電極及びドレイン電極を形成する工程と、
前記活性層の表面に酸化インジウムを含む層を形成する工程と、
前記活性層、前記ソース電極、及び前記ドレイン電極を覆う絶縁層を形成する工程と、
前記絶縁層を介して前記活性層と対向するようにゲート電極を形成する工程と、
を含むことを特徴とするトップゲート型の電界効果型トランジスタの製造方法。
【請求項７】
前記活性層を熱処理することにより該活性層の表層に前記酸化インジウムを析出させることを特徴とする請求項６に記載のトップゲート型の電界効果型トランジスタの製造方法。
【請求項８】
前記活性層を６００〜１４００℃で熱処理することを特徴とする請求項７に記載のトップゲート型の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置に関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ用集積回路の単位素子、高周波信号増幅素子、液晶駆動用素子等に用いられており、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）として幅広い分野で用いられている。
電界効果型トランジスタを構成する半導体チャネル層（活性層）の材料としては、シリコン半導体やその化合物が多く用いられている。一般的に、高速動作が必要な高周波増幅素子、集積回路等には単結晶シリコン、低速動作で十分な液晶駆動装置用には大面積形成が可能なアモルファスシリコンがそれぞれ用いられている。
【０００３】
近年、軽量かつ曲げられるディスプレイが注目を浴びている。しかしながら、現在のディスプレイにおけるＴＦＴ材料において最も多く用いられているアモルファスシリコンは、通常の加熱方法であると、２５０℃以上の加熱が必要であり、フレキシブル基板に適用することは困難である。
【０００４】
そのような背景の中で、室温にて成膜可能であり、かつ、アモルファスでも半導体としての性能を出すことが可能なＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体が開発され注目を浴びている（特許文献１及び２、非特許文献１及び２参照）。次世代ディスプレイ用のＴＦＴ材料として非常に有望な材料であり、様々な研究機関において活発に開発が行われている。
【０００５】
しかしながら、電子移動度の観点では、通常、ＩｎＧａＺｎＯ４が９ｃｍ２／Ｖ．Ｓである一方、Ｉｎ２Ｏ３が３４ｃｍ２／Ｖ．Ｓ、Ｉｎ−Ｚｎ−Ｏ系が３３ｃｍ２／Ｖ．Ｓと高い。これは、Ｉｎ系酸化物においてはＩｎの６Ｓ軌道が伝導パスを担っており、この成分が多い方が高移動度の酸化物膜を形成することが可能であることが報告されている（非特許文献３参照）。
【０００６】
ＩｎＧａＯ３（ＺｎＯ）ｍ系の材料においては、ＩｎＯ２層とＧａＯ（ＺｎＯ）ｍ層が交互に積層し、その中で電子伝導はＩｎＯ２層が担っているといわれている。例えば、特許文献１及び非特許文献２では、ＩｎＧａＯ３（ＺｎＯ）５を単結晶化したときには表面にＩｎＯ２層が形成され、高移動度の活性層を形成することが報告されている。
【０００７】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス材料においては、コンビナトリアル法と呼ばれる手法で様々な組成へと展開したボトムゲート型のトランジスタが報告されている（非特許文献４参照）。
【０００８】
【特許文献１】特開２００４−１０３９５７号公報
【特許文献２】特開２００６−１６５５２９号公報
【非特許文献１】Ｋ．Ｎｏｍｕｒａほか；Ｎａｔｕｒｅ  Ｖｏｌ．４３２  （２００４）  ４８８−４９２頁
【非特許文献２】Ｋ．Ｎｏｍｕｒａほか；Ｓｃｉｅｎｃｅ  Ｖｏｌ．３００  （２００３）  １２６９頁
【非特許文献３】Ｋ，Ｎｏｍｕｒａほか；Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｖｏｌ．４５  （２００６）  ４３０３−４３０８頁
【非特許文献４】Ｔ．Ｉｗａｓａｋｉほか；Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ９０，２４２１１４（２００７）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、活性層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用い、移動度が高く、かつ、製造が容易な電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置を提供することを主な目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明では以下のトップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置が提供される。
【００１１】
＜１＞  Ｉｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）からなる活性層と、
前記活性層を介して導通可能なソース電極及びドレイン電極と、
前記活性層、前記ソース電極、及び前記ドレイン電極を覆う絶縁層と、
前記絶縁層を介して前記活性層に対向配置されたゲート電極と、
前記活性層と前記絶縁層との間に介在する酸化インジウムを含む層と、
を有することを特徴とするトップゲート型の電界効果型トランジスタ。
＜２＞  前記酸化インジウムが、前記活性層から析出されたものであることを特徴とする＜１＞に記載のトップゲート型の電界効果型トランジスタ。
＜３＞  前記酸化インジウムを含む層の厚みが、前記活性層の厚みに対して１／５０以下であることを特徴とする＜１＞又は＜２＞に記載のトップゲート型の電界効果型トランジスタ。
＜４＞  前記酸化インジウムを含む層が、前記ソース電極及び前記ドレイン電極と接触し、かつ、オーミック接触を形成していることを特徴とする＜１＞〜＜３＞のいずれかに記載のトップゲート型の電界効果型トランジスタ。
＜５＞  ＜１＞〜＜４＞のいずれかに記載の電界効果型トランジスタを備えていることを特徴とする表示装置。
＜６＞  基板上にＩｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）からなる活性層を形成する工程と、
前記活性層を介して導通可能なソース電極及びドレイン電極を形成する工程と、
前記活性層の表面に酸化インジウムを含む層を形成する工程と、
前記活性層、前記ソース電極、及び前記ドレイン電極を覆う絶縁層を形成する工程と、
前記絶縁層を介して前記活性層と対向するようにゲート電極を形成する工程と、
を含むことを特徴とするトップゲート型の電界効果型トランジスタの製造方法。
＜７＞  前記活性層を熱処理することにより該活性層の表層に前記酸化インジウムを析出させることを特徴とする＜６＞に記載のトップゲート型の電界効果型トランジスタの製造方法。
＜８＞  前記活性層を６００〜１４００℃で熱処理することを特徴とする＜７＞に記載のトップゲート型の電界効果型トランジスタの製造方法。
【発明の効果】
【００１２】
本発明によれば、活性層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用い、移動度が高く、かつ、製造が容易な電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付の図面を参照しながら、本発明に係る電界効果型トランジスタ及びその製造方法について具体的に説明する。
【００１４】
電界効果型トランジスタは、絶縁体（ゲート絶縁膜）と半導体（活性層）の界面が伝導に極めて重要である。そこで、本発明者らは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体により活性層を形成して電界効果型トランジスタを製造する場合に、活性層の表面に酸化インジウム層を形成し、その上に絶縁膜を形成すれば移動度の向上を図ることができると考え、さらに研究を重ねた結果、いわゆるトップゲート型の電界効果型トランジスタにおいて特定の組成を有するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体により活性層を形成すれば、活性層と絶縁層との間に酸化インジウムを容易に形成して移動度を顕著に向上させることができることを見出した。
【００１５】
図１は本発明に係る電界効果型トランジスタの構成の一例（第１の実施形態）を概略的に示しており、図２はその製造方法の一例を示している。
本実施形態に係る電界効果型トランジスタ２２は、活性層１２、ソース電極１６Ａ、ドレイン電極１６Ｂ、絶縁層（ゲート絶縁膜）１８、及びゲート電極２０を有するトップゲート型であり、活性層１２がＩｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）からなり、活性層１２と絶縁層１８との間に酸化インジウムを含む層１４が介在している。
【００１６】
−基板−
本発明に係る電界効果型トランジスタ２２を形成するための基板（支持体）１０としては、少なくとも電界効果型トランジスタ２２を形成する面が絶縁性を有し、寸法安定性、耐溶剤性、加工性、耐熱性などを有するものを用いる。また、最終製品として、例えば有機ＥＬディスプレイを製造する場合は、水分や酸素の透過を抑制し、また、基板１０側から光を透過させて発光や表示を行う場合は、光透過性を有する基板を用いる。
【００１７】
上記のような条件を満たす基板１０としては、ジルコニア安定化酸化イットリウム（ＹＳＺ）、ガラス等の無機材料が好適である。なお、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。また、ソーダライムガラスを用いる場合には、シリカなどのバリアコートを施したものを使用することが好ましい。
【００１８】
一方、基板１０側から光を取り出す必要がない場合は、例えば、ステンレス、Ｆｅ、Ａｌ、Ｎｉ、Ｃｏ、Ｃｕやこれらの合金等の金属基板やＳｉなどの半導体基板を用い、基板１０上に電気絶縁性を確保するための絶縁膜を設けてもよい。金属製の基板であれば、安価なものもあり、厚みが薄くても、強度が高く、大気中の水分や酸素に対して高いバリア性を有するものとなる。
【００１９】
また、後述する酸化インジウムを含む層１４の形成方法（熱処理温度など）にもよるが、有機材料からなる樹脂基板を使用してもよい。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエ−テルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料などが挙げられる。
【００２０】
基板１０の形状、構造、大きさ等については特に制限はなく、目的等に応じて適宜選択することができる。一般的には、基板１０の形状としては、取り扱い性、電界効果型トランジスタ２２の形成容易性等の観点から、板状であることが好ましい。基板１０の構造は、単層構造であってもよいし、積層構造であってもよい。また、基板１０は、単一部材で構成されていてもよいし、２つ以上の部材で構成されていてもよい。
【００２１】
−活性層−
基板１０上にＩｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）からなる活性層１２を形成する（図２（Ａ））。
活性層１２は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体の多結晶焼結体をターゲットとして気相成膜法を用いて成膜することが好ましい。気相成膜法の中でも、スパッタリング法及びパルスレーザー蒸着法（ＰＬＤ法）がより好ましく、量産性の観点から、スパッタリング法が特に好ましい。
【００２２】
本発明に係る電界効果型トランジスタ２２を構成する活性層１２の組成は、Ｉｎ２−ＸＧａＸＺｎＯ４において０．６＜Ｘ＜０．８であり、好ましくは０．６５≦Ｘ≦０．７５あり、より好ましくは０．７≦Ｘ≦０．７５である。目標の組成を有するターゲットを用い、例えば、スパッタリング法又はＰＬＤ法により非晶質又は多結晶のＩｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）の膜（以下、「ＩＧＺＯ膜」という場合がある。）を１０〜１５０ｎｍの厚みで成膜する。
なお、成膜したＩＧＺＯ膜は、Ｘ線回折法により結晶状態を確認することができる。また、膜厚は、触針式表面形状測定により求めることができ、組成比は、ＸＲＦ（蛍光Ｘ線分析）により求めることができる。
【００２３】
ＩＧＺＯ膜を成膜した後、活性層１２の形状にパターニングを行う。ＩＧＺＯ膜のパターン加工は、フォトリソグラフィ法とエッチング法により行うことができる。具体的には、基板１０上に成膜したＩＧＺＯ膜を、活性層１２として残存させる部分にフォトリソグラフィによってレジストマスクをパターン形成し、塩酸、硝酸、希硫酸、又は、燐酸、硝酸、及び酢酸の混合液（Ａｌエッチング液；関東化学（株）製）等の酸溶液によりエッチングすることにより活性層１２を形成する。特に、燐酸、硝酸、及び酢酸を含む水溶液を用いれば、ＩＧＺＯ膜の露出部分を短時間で除去することができる。
【００２４】
−酸化インジウムを含む層−
活性層１２をパターン加工した後、熱処理（アニール）を行うことにより活性層１２の表層に酸化インジウムを析出させる（図２（Ｂ））。
活性層１２の熱処理は、基板１０ごと熱処理チャンバー内に投入し、基板１０表面の温度を活性層１２の熱処理温度とみなして熱処理を行えばよい。
【００２５】
加熱手段は特に限定されず、赤外線ヒータ、赤外線ランプ、赤外レーザー、抵抗加熱ヒータなどを用いることができる。チャンバー内の雰囲気は、大気、Ａｒ等の不活性ガス雰囲気、又は酸素雰囲気とすればよいが、活性層１２の表層に酸化インジウムを析出させ易くするため、特に、酸素ガスの存在下で熱処理を行うことが好ましい。
【００２６】
図３は、セラミクス固相法により形成したバルクＩｎ２−ＸＧａＸＺｎＯ４（Ｘ＝０．７）に対し、大気雰囲気下で１３５０℃、２時間の熱処理を行った後、Ｘ線回折による分析結果を示している。この分析結果から、表面にＩｎＧａＺｎＯ４とＩｎ２Ｏ３が存在していることがわかる。
また、図４は、バルクＩｎ２−ＸＧａＸＺｎＯ４（Ｘ＝０．７）を成膜して熱処理（大気雰囲気下、１３５０℃で２時間）した後、表層部を研磨して除去した後、再度熱処理した後のそれぞれのＸ線回折による分析結果を示している。研磨後はＩｎ２Ｏ３は存在しないが、その後の熱処理によってＩｎ２−ＸＧａＸＺｎＯ４（Ｘ＝０．７）膜の表層にＩｎ２Ｏ３が析出していることがわかる。
【００２７】
一方、図５は、Ｉｎ２−ＸＧａＸＺｎＯ４（Ｘ＝１．０）膜を熱処理（大気雰囲気下、１３５０℃で２時間）した後のＸ線回折による分析結果を示している。Ｉｎ２−ＸＧａＸＺｎＯ４（Ｘ＝０．７）膜の場合と異なり、熱処理後においてもＩｎ２Ｏ３の析出は認められない。
【００２８】
上記のようにＩｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）からなる活性層１２を熱処理することによって、活性層１２の表層に酸化インジウムを析出させることができる。このように活性層１２から酸化インジウムを自己組織化して形成すれば、酸化インジウムが活性層１２の表層に点在するか、厚みが極めて薄い酸化インジウムの層が形成され、キャリア移動度を有意に向上させることができる。
なお、Ｉｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）からなる活性層１２の表層に酸化インジウムを析出させる場合、活性層の組成や熱処理条件によっては酸化インジウムのほかに、例えばＩｎＧａＺｎ２Ｏ５が析出する場合がある。ＩｎＧａＺｎ２Ｏ５は、ＩｎＧａＺｎＯ４よりも電子の伝導パスを担っていると考えられるＩｎの比率が少ないため、Ｉｎ２Ｏ３だけが析出する場合に比べ、ＴＦＴ特性（移動度）が低下するおそれがある。そのため、Ｉｎ２Ｏ３だけが析出し、ＩｎＧａＺｎ２Ｏ５は析出しないように活性層の組成や熱処理条件を選択することが好ましい。
【００２９】
熱処理の温度及び時間は、基板の耐熱性などにもよるが、活性層１２の表層に酸化インジウムを析出させる観点から、好ましくは６００〜１４００℃、より好ましくは６００〜１０００℃で０．５〜３時間熱処理することが好ましい。
【００３０】
また、酸化インジウムは導電性を有しやすいため、酸化インジウムを含む層が厚過ぎるとソース・ドレイン電極間の半導体チャネル層としての機能に悪影響を及ぼすおそれがある。このような観点から、酸化インジウムを含む層の厚みは、活性層の厚みに対して１／５０以下であることが好ましく、１／１００以下がより好ましい。
【００３１】
なお、本発明者らの研究によれば、同様の条件下で熱処理（大気雰囲気下、１３５０℃で２時間）を行った場合、Ｉｎ２−ＸＧａＸＺｎＯ４（Ｘ≧０．８）膜ではＩｎ２Ｏ３が析出せず、移動度の向上が得られず、一方、Ｉｎ２−ＸＧａＸＺｎＯ４（Ｘ≦０．６）膜ではＩｎ２Ｏ３の析出が多過ぎて体積抵抗率が顕著に低下して半導体チャネル層としての機能を果たないことがわかった。
【００３２】
−ソース電極・ドレイン電極−
活性層１２の表面に酸化インジウムを含む層１４を形成した後、ソース電極１６Ａとドレイン電極１６Ｂを形成する（図２（Ｃ））。
まず、活性層１２を形成した面にソース・ドレイン電極１６Ａ，１６Ｂを形成するための導電膜を形成する。導電膜は、電極及び配線としての導電性を有し、エッチングによってパターン加工することができる金属により活性層１２を覆うように形成する。具体的には、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物が挙げられる。
【００３３】
成膜法は特に限定されず、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式などの中から材料との適性を考慮して選択した方法に従って成膜すればよい。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレーティング法等に従って成膜することができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式成膜法に従って行うことができる。
【００３４】
導電膜（ソース電極１６Ａ及びドレイン電極１６Ｂ）の厚みは、その材料、最終製品などによって異なるが、成膜性、エッチングによるパターン加工性、導電性（低抵抗化）などを考慮すると、ソース・ドレイン電極１６Ａ，１６Ｂ及びそれに接続する配線となる導電膜の総厚は、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。なお、本実施形態では、活性層１２を形成した後にソース・ドレイン電極１６Ａ，１６Ｂを形成するため、ソース・ドレイン電極１６Ａ，１６Ｂの後で活性層１２を形成する場合に比べ、ソース・ドレイン電極１６Ａ，１６Ｂをより厚く形成して低抵抗化を図ることもできる。
【００３５】
導電膜をエッチングしてパターン加工することにより、間に隙間を有し、活性層１２を介して導通可能となるようにソース電極１６Ａ及びドレイン電極１６Ｂを形成する。パターン加工は、導電膜を残留させる部分にフォトリソグラフィ法によってレジストマスクを形成し、例えば、燐酸及び硝酸に酢酸又は硫酸を加えた酸溶液を用いてエッチングを行い、ソース電極１６Ａ及びドレイン電極１６Ｂを形成する。これにより、活性層１２とソース・ドレイン電極１６Ａ，１６Ｂが接触し、オーミック接触を形成することができる。
なお、工程の簡略化などの観点から、ソース・ドレイン電極１６Ａ，１６Ｂ及びこれらの電極に接続する配線（データ配線など）を同時にパターン加工することが好ましい。
【００３６】
−ゲート絶縁膜−
基板１０上に、活性層１２、ソース電極１６Ａ、及びドレイン電極１６Ｂを覆うように絶縁層（ゲート絶縁膜）１８を形成する（図２（Ｄ））。
ゲート絶縁膜１８としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を２種以上含む絶縁膜としてもよい。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
【００３７】
なお、ゲート絶縁膜１８は、リーク電流の抑制及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁膜１８の厚みが大き過ぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜１８の材質にもよるが、ゲート絶縁膜１８の膜厚は無機絶縁体であれば５０ｎｍ〜１０００ｎｍが好ましく、高分子絶縁体であれば０．５μｍ〜５μｍが好ましい。
【００３８】
ゲート絶縁膜１８は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って基板１０上に成膜し、必要に応じてフォトリソグラフィ法によって所定の形状にパターニングを行う。
【００３９】
−ゲート電極−
次いで、ゲート絶縁膜１８を介して活性層１２に対向配置されるようにゲート絶縁膜１８上にゲート電極２０を形成する（図２（Ｅ））。
ゲート電極２０としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
【００４０】
例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。ゲート電極２０の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
成膜後、フォトリソグラフィ法によって所定の形状にパターニングを行う。このとき、ゲート電極２０及びゲート配線（不図示）を同時にパターニングすることが好ましい。
【００４１】
以上のような工程を経て、本実施形態に係る電界効果型トランジスタ２２を製造することができる。
なお、電界効果型トランジスタを製造した後は、ゲート電極２０及びゲート絶縁膜１８上に層間絶縁膜を形成し、最終製品（表示装置、撮像装置など）に応じてさらに画素電極等を形成すればよい。例えば、有機ＥＬディスプレイを製造する場合は、画素電極上に、例えば、有機エレクトロルミネッセンス層及びＡｌ等により上部電極（共通電極）を順次形成した後、ガラス等で封止する。
【００４２】
本発明に係る電界効果型トランジスタは、他の方法によっても製造することができる。例えば、図６（Ａ）〜（Ｃ）は、本発明に係る電界効果型トランジスタの他の例を概略的に示している。
図６（Ａ）に示される電界効果型トランジスタ２２Ａの製造では、基板１０上に成膜したＩｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）膜を熱処理して表層に酸化インジウムを析出させた後、活性層１２Ａにパターン加工する。他の工程については第１の実施形態と同様である。
本実施形態に係る電界効果型トランジスタ２２Ａもソース・ドレイン電極１６Ａ，１６Ｂ間の活性層１２Ａと絶縁膜１８との間に酸化インジウムを含む層１４Ａが介在しており、酸化インジウムを含む層１４Ａが存在しない場合に比べて移動度の向上を図ることができる。
【００４３】
図６（Ｂ）に示される電界効果型トランジスタ２２Ｂの製造では、基板１０上にＩｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）の活性層１２Ｂとソース・ドレイン電極１６Ａ，１６Ｂを順次形成した後、熱処理を行う。これにより、活性層１２Ｂのソース・ドレイン電極１６Ａ，１６Ｂから露出している部分に酸化インジウムを析出させる。他の工程については第１の実施形態と同様である。
本実施形態に係る電界効果型トランジスタ２２Ｂもソース・ドレイン電極１６Ａ，１６Ｂ間の活性層１２Ｂと絶縁膜１８との間に酸化インジウムを含む層１４Ｂが介在しており、酸化インジウムを含む層１４Ｂが存在しない場合比べて移動度の向上を図ることができる。
【００４４】
図６（Ｃ）に示される電界効果型トランジスタ２２Ｃの製造では、基板１０上にソース・ドレイン電極１６Ａ，１６Ｂを形成した後、ソース・ドレイン電極１６Ａ，１６Ｂの各一部とその間にＩｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）の活性層１２Ｃを形成し、その後に、熱処理を行うことで活性層１２Ｃの表層に酸化インジウムを析出させる。他の工程については第１の実施形態と同様である。
本実施形態に係る電界効果型トランジスタ２２Ｃもソース・ドレイン電極１６Ａ，１６Ｂ間の活性層１２Ｃと絶縁膜１８との間に酸化インジウムを含む層１４Ｃが介在しており、酸化インジウムを含む層１４Ｃが存在しない場合比べて移動度の向上を図ることができる。
【００４５】
また、上記各実施形態では、いずれも活性層を熱処理することによって活性層の表層に酸化インジウムを析出（自己組織化）させるが、このような方法に限定されない。例えば、Ｉｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）の活性層を形成した後、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）などによって活性層の表面に酸化インジウムを堆積させてもよい。ただし、酸化インジウムは導電性を有するため、酸化インジウム層が厚過ぎると、活性層と酸化インジウム層との平均体積抵抗率の低下を招き、半導体チャネル層としての機能を十分果せなくおそれがある。
【００４６】
一方、Ｉｎ２−ＸＧａＸＺｎＯ４（０．６＜Ｘ＜０．８）の活性層から熱処理等によって酸化インジウムを自己組織的に形成せれば、活性層上に酸化インジウムの層を堆積させる場合に比べて、Ｉｎ２−ＸＧａＸＺｎＯ４と酸化インジウムの界面の良好な酸化インジウムを含む層を容易に形成することができ、体積抵抗率の低下を抑制するとともに、移動度の向上を図ることができる。
【実施例】
【００４７】
以下、実施例を説明するが、本発明はこれらに限定されるものではない。
【００４８】
＜実施例＞
石英基板上にＩｎ２−ＸＧａＸＺｎＯ４のＸが０．７となる膜をスパッタリング法により厚さ１００ｎｍで成膜した。成膜後、所定の温度でアニールを行った。
アニール後、ＸＲＦ測定を行い、さらにＸ線回折を行った。続いて、ＸＰＳ（Ｘ線光電子分光）にて深さ方向のＩｎ濃度分布を測定した。
【００４９】
その後、ソース・ドレイン電極としてＴｉ電極（厚み：１００ｎｍ）、ゲート絶縁膜としてＳｉＯ２層（厚み：２００ｎｍ）、ゲート電極としてＭｏ電極（厚み：５０ｎｍ）を順次形成してトップゲート型薄膜トランジスタを作製した。
【００５０】
＜比較例＞
石英基板上にＩｎ２−ＸＧａＸＺｎＯ４のＸが０．６又は０．８となるようにそれぞれ組成を変化させた以外は、実施例と同様に、成膜、アニール、測定、及びトップゲート型薄膜トランジスタの作製を行った。
【００５１】
上記のようにして作製したトップゲート型薄膜トランジスタについて特性（移動度）の評価を行った。移動度は、Ａｇｉｌｅｎｔ社製の半導体パラメーターアナライザー（Ａｇｉｌｅｎｔ４１５５）を用いて、プローバにより測定した。測定結果を表１に示す。
【００５２】
【表１】
2010199307.tif 000003
【００５３】
表１に示されるように、実施例１〜８では、活性層の表面に酸化インジウム（Ｉｎ２Ｏ３）の析出が認められ、移動度は８．９〜１５．６ｃｍ２／Ｖ．Ｓの高い値を示した。
一方、比較例１〜４、７及び８では、活性層の表面に酸化インジウムの析出が認められず、移動度は５．２ｃｍ２／Ｖ．Ｓ以下で各実施例よりも小さかった。また、比較例５、６ではＩｎＧａＺｎ２Ｏ５とともにＩｎ２Ｏ３の析出も認められたが、Ｉｎ濃度は表面と界面で同程度であり、移動度は４．３ｃｍ２／Ｖ．Ｓ以下で各実施例よりも小さかった。
【００５４】
以上、本発明について説明したが、本発明は上記実施形態及び比較例に限定されるものではない。
例えば、本発明に係る電界効果型トランジスタは、有機ＥＬディスプレイ、液晶ディスプレイなどの表示装置のほか、Ｘ線イメージャなどの撮像装置にも適用することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明に係る電界効果型トランジスタの一例を示す概略構成図である。
【図２】本発明に係る電界効果型トランジスタの製造方法の一例を示す工程図である。
【図３】Ｉｎ２−ＸＧａＸＺｎＯ４（Ｘ＝０．７）の膜を熱処理した後のＸ線回折による分析結果を示す図である。
【図４】Ｉｎ２−ＸＧａＸＺｎＯ４（Ｘ＝０．７）の膜を熱処理した後、研磨した後、及び再熱処理した後のそれぞれのＸ線回折による分析結果を示す図である。
【図５】Ｉｎ２−ＸＧａＸＺｎＯ４（Ｘ＝１．０）の膜を熱処理した後のＸ線回折による分析結果を示す図である。
【図６】本発明に係る電界効果型トランジスタの他の例を示す概略構成図である。（Ａ）熱処理後、活性層にパターン加工した場合  （Ｂ）活性層及びソース・ドレイン電極を形成した後、熱処理した場合  （Ｃ）ソース・ドレイン電極を形成した後、活性層の形成及び熱処理を行った場合
【符号の説明】
【００５６】
１０   基板
１２   活性層
１４   酸化インジウムを含む層
１６Ａ ソース電極
１６Ｂ ドレイン電極
１８   ゲート絶縁膜（絶縁層）
２０   ゲート電極
２２   電界効果型トランジスタ
【図１】
2010199307.tif 000004
【図２】
2010199307.tif 000005
【図３】
2010199307.tif 000006
【図４】
2010199307.tif 000007
【図５】
2010199307.tif 000008
【図６】
2010199307.tif 000009