(57)【要約】【課題】  信頼性の高い半導体モジュールおよび製造方法を提供する。【解決手段】  実装基板２１の回路素子２６は、第１の絶縁樹脂２９で覆われ、シールド層２２は、開口部３１を介してＧＤＮに固定されている。シールド層２２は、第２の絶縁樹脂２３で覆われており、接着層３２と第２の絶縁樹脂を導電ペーストで実現すると、実装基板のＧＮＤ電極にシールド層２２を電気的に接続でできる。よってシールドが可能となる半導体モジュールが実現できる。【選択図】図１
2010109274.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも表面が絶縁処理され、その表面に導電パターンが設けられた実装基板と、
前記導電パターンの第１のパターンと電気的に接続されて設けられた半導体素子と、
前記導電パターンおよび半導体素子を覆って前記実装基板に設けられた第１の絶縁樹脂と、
前記第１の絶縁樹脂の表面に設けられ、少なくとも一部が前記第１の絶縁樹脂を通過して前記導電パターンの第２のパターンと電気的に接続されて設けられた導電材を主材料とするシールド層と、
前記シールド層、前記第１の絶縁樹脂を覆い、前記実装基板に設けられた第２の絶縁樹脂とを有する事を特徴とした半導体モジュール。
【請求項２】
前記シールド層は、金属箔より成り、前記シールド層は、バリが形成されている請求項１に記載の半導体モジュール。
【請求項３】
前記第１の絶縁樹脂と前記シールド層の間には、前記第２の導電パターンを露出する開口部も含め設けられた導電性の接着層が設けられる請求項２に記載の半導体モジュール。
【請求項４】
前記第２の絶縁樹脂は、導電材を主材料とするフィラーが混入されている請求項３に記載の半導体モジュール。
【請求項５】
前記半導体モジュールは、表面、裏面および４側面を有する６面体から成り、前記４側面は、前記実装基板の側面と前記実装基板の上に設けられた第２の絶縁樹脂の側面から成る請求項４に記載の半導体モジュール。
【請求項６】
少なくとも表面が絶縁処理され、導電パターンが設けられたモジュールの形成領域がマトリックス状に配置された実装基板を用意し、
前記形成領域に位置する前記導電パターンの第１の導電パターンの夫々に半導体素子または／および受動素子を電気的に接続して設け、
前記実装基板、前記導電パターン、前記半導体素子または／および受動素子を被覆する第１の絶縁樹脂を設け、
前記第１の絶縁樹脂の表面にシールド層を貼り合わせ、
前記シールド層および前記第１の絶縁樹脂を取り除き、夫々の前記形成領域を区画領域で区画し、
前記シールド層、前記実装基板および前記区画領域を第２の絶縁樹脂で覆い、前記区画領域の内側で分離する事を特徴とする半導体モジュールの製造方法。
【請求項７】
前記形成領域の第１の絶縁樹脂に夫々開口部を設けて、前記導電パターンの第２の導電パターンを露出し、
前記第２の導電パターンと前記シールド層は、導電材が含まれた接着層で貼り合わせる請求項６に記載の半導体モジュールの製造方法。
【請求項８】
前記第２の絶縁樹脂に導電性フィラーを混入し、前記第２の導電パターンと電気的に接続することで、表面および前記側面をシールドする請求項７に記載の半導体モジュールの製造方法。
【請求項９】
前記区画領域は、回転研削手段により切除され、前記シールド層から発生するバリは、前記第２の絶縁樹脂で覆う請求項８に記載の半導体モジュールの製造方法。
【請求項１０】
少なくとも表面が絶縁処理され、その表面に導電パターンが設けられた実装基板と、
前記導電パターンの第１のパターンと電気的に接続されて設けられた半導体素子と、
前記導電パターンおよび半導体素子を覆って前記実装基板に設けられた第１の絶縁樹脂と、
前記第１の絶縁樹脂の表面に設けられたシールド層とを有し、
前記第１の絶縁樹脂は、前記シールド層の周囲に、前記表面から下方に設けられた凹み部を有し、前記凹み部も含めて前記第１の絶縁樹脂と一体で成る事を特徴とした半導体モジュール。
【請求項１１】
前記半導体モジュールは、表面、裏面および４つの側面から成る６面体から成り、矩形の前記シールド層の表面は、前記半導体モジュールの表面から前記凹み部の幅よりも内側に位置する請求項１０に記載の半導体モジュール。
【請求項１２】
前記６面体の表面から露出するシールド層は、前記表面の４つの角部にも設けられる請求項１１に記載の半導体モジュール。
【請求項１３】
少なくとも表面が絶縁処理され、導電パターンが設けられたモジュールの形成領域がマトリックス状に配置された実装基板を用意し、
前記形成領域に位置する前記導電パターンの第１の導電パターンの夫々に半導体素子または／および受動素子を電気的に接続して設け、
前記形成領域の４側辺に相当する部分にスリットを有するシールド層を前記実装基板の上に設け、前記実装基板、前記導電パターン、前記半導体素子または／および受動素子を被覆する第１の絶縁樹脂を設け、
前記形成領域の境界で分離する事を特徴とする半導体モジュールの製造方法。
【請求項１４】
前記シールド層の前記スリットの周囲は、前記シールド層の表面から裏面に向かい凹み部が設けられ、
前記スリットおよび前記凹み部にまで前記第１の絶縁樹脂で被覆される請求項１３に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールとその製造方法に関するものである。
【背景技術】
【０００２】
半導体技術の進展により、ＩＣの高密度化および高機能化が益々進み、携帯機器等のセットは、小型で色々な機能を有する様に成っている。
【０００３】
しかしながら半導体技術の微細化は、そろそろ限界に近づき、更に微細化を実現しようとすれば、膨大な設備投資が必要とされる。しかもチップの中に色々な機能を実現しようと、膨大な数の素子で回路網を構築しなければ成らず、より以上の数の人と時間が必要とされる。
【０００４】
これを回避する手段として２０００年の前後よりＳＩＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）の概念が生まれてきた。これは、半導体の後工程、つまり実装技術をうまく利用して、複数の半導体素子、複数の受動素子を１つのパッケージまたはモジュールとして実現するものである。
【０００５】
主に実装基板の上に、検証された沢山の半導体素子や受動素子が、平面的に、または３次元的に配置され、そのまま封止されずにモジュールとして構成されたり、信頼性向上のために絶縁樹脂で封止されたりする。
例えば図１２は、その一例を示すもので、例えば相互干渉を嫌うチューナーパックである。以下に簡単に説明する。
先ずは、図１２Ａに示す如く、モジュールの形成領域がマトリックス状に形成された大板１０を用意する。この形成領域１１は、点線で示され、この領域１１には、導電パターン１２が設けられている。この導電パターン１２は、モジュールの機能により決定され、パッド、アイランド、再配線等から成る。そしてここでは、アイランド１３に半導体素子１４が固着され、この半導体素子１４は、金属細線１５を介してパッド１６と電気的に接続されている。
【０００６】
続いて、図１２Ｂの如く、格子状の枠１７、例えば障子の桟の様な枠１７を大板１０に接着し、更には図１２Ｃの様に、全体をシールド板１８で貼り合わせる。ここでシールド板１８は、ＣｕまたはＡｌ等の金属材料からなる。
【０００７】
最後に図１２Ｄに示す矢印の様に、ダイシングで個々のモジュールに分離する。ここでダイシングのブレードは、図１２Ｂで示す格子の幅よりも薄くし、個々に分離した際、形成領域１１の周囲に格子が残るようにする。
【０００８】
この様にすることで、モジュールの表面には、シールド板が貼り合わせられる為、モジュールの上方から入射するノイズ、またはモジュールから外部へ飛び出すノイズを遮断することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このシールド板は、金属から成るため、例えばダイシング装置のブレードで分離すると、シールド板の表面に金属バリが発生する。
【００１０】
このバリは、ショートの原因になる。またシールド材料として使用するＣｕもしくはAl
は、半田に対する濡れ性に優れるため、シールド板と枠の間、つまりシールド材料と接着剤の界面に半田が侵入し、シールド構造が破損することもある。
【００１１】
更には、バリが製造工程に於いて落下し、落下したバリにより、導電パターン間でショートするなどといった製造工程に於ける不具合を発生させることもある。
【００１２】
またシールド板は、限られた面積の格子状の枠と接着剤で固定されるため、密着性に課題があった。
【発明の効果】
【００１３】
本発明によれば、前記課題を解決するため、以下の構成または方法で解決するものである。
【００１４】
第１に、第１の絶縁樹脂の表面に設けられ、少なくとも一部が前記第１の絶縁樹脂を通過して導電パターンの第２のパターンと電気的に接続されて設けられた導電材を主材料とするシールド層と、
前記シールド層、前記第１の絶縁樹脂を覆い、実装基板に設けられた第２の絶縁樹脂とを有する事で解決するものである。
【００１５】
シールド層にバリが生じても、その周りを第２の絶縁樹脂で覆うため、バリの固定が可能となる。しかもシールド層の裏面は、第１の絶縁樹脂の全表面で固定され、更に表面も第２の絶縁樹脂で固定されるため、シールド層の剥離は、大幅に抑制できる。
【００１６】
第２に、前記第１の絶縁樹脂と前記シールド層の間には、前記第２の導電パターンを露出する開口部も含め設けられた導電性の接着層が設けられるため、シールド層は、実装基板のＧＮＤと固定できる。
【００１７】
第３に、実装基板、導電パターン、半導体素子または／および受動素子を被覆する第１の絶縁樹脂を設け、
前記第１の絶縁樹脂の表面にシールド層を貼り合わせ、
前記シールド層および前記第１の絶縁樹脂を取り除き、夫々の前記形成領域を区画領域で区画し、
前記シールド層、前記実装基板および前記区画領域を第２の絶縁樹脂で覆い、前記区画領域の内側で分離する事で解決するものである。
【００１８】
シールド層にバリが生じても、その周りを第２の絶縁樹脂で覆うため、バリの固定が可能となる。しかもシールド層の裏面は、第１の絶縁樹脂の全表面で固定され、更に表面も第２の絶縁樹脂で固定されるため、シールド層の剥離は、大幅に抑制できる。更に、区画領域に設けられた導電性の絶縁樹脂により、パッケージの側面も含めてシールドが可能となる。
【００１９】
第４に、少なくとも表面が絶縁処理され、その表面に導電パターンが設けられた実装基板と、
前記導電パターンの第１のパターンと電気的に接続されて設けられた半導体素子と、
前記導電パターンおよび半導体素子を覆って前記実装基板に設けられた第１の絶縁樹脂と、
前記第１の絶縁樹脂の表面に設けられたシールド層とを有し、
前記第１の絶縁樹脂は、前記シールド層の周囲に、前記表面から下方に設けられた凹み部を有し、前記凹み部も含めて前記第１の絶縁樹脂と一体で成る事で解決するものである。
【００２０】
図１１に示すように、第１の絶縁樹脂が、前記凹み部も含めて一体で設けられるため、アンカー効果が発生し、シールド層の剥離を抑制することができる。
【００２１】
第５に、少なくとも表面が絶縁処理され、導電パターンが設けられたモジュールの形成領域がマトリックス状に配置された実装基板を用意し、
前記形成領域に位置する前記導電パターンの第１の導電パターンに半導体素子または／および受動素子を電気的に接続して設け、
前記形成領域の４側辺に相当する部分にスリットを有するシールド層を前記実装基板の上に設け、前記実装基板、前記導電パターン、前記半導体素子または／および受動素子を被覆する第１の絶縁樹脂を設け、
前記形成領域の境界で分離する事で解決するものである。
【００２２】
第１の実施例とは異なり、第２の絶縁樹脂を設けずとも、シールド層の剥離を抑制することが可能となる。
【発明を実施するための最良の形態】
【００２３】
では、第１の実施の形態として、図１の半導体モジュール２０を説明する。まず実装基板２１がある。この基板は、少なくとも表面が絶縁処理されていれば良く、金属基板、セラミック基板、樹脂からなる少なくとも一層の基板等で良い。ただし、金属基板にあっては、裏面にスルーホールを介して外部電極を設けることが困難であるため、基板２１の周囲に設けられたパッドにリードを設ける必要があるが、基板自体にシールド機能があり、シールド層２２、第２の絶縁樹脂２３でモジュール２０全体をシールドする事が可能である。
【００２４】
本発明は、絶縁層２４をコアとする少なくとも２層の基板が好ましい。理由は、実装基板２１の裏面に外部電極２５が配置できるからである。絶縁樹脂としては、エポキシ系、イミド系が好ましく、一般にはガラス繊維の混入された所謂ガラスエポキシ基板が採用される。
【００２５】
この実装基板２１は、表面に導電パターンが形成される。この導電パターンは、モジュール内に形成される回路によって異なるが、一般には、アイランド、パッド、前記パッドまたはアイランドから一体で延在される配線、下層の電極と電気的に接続される配線または再配線等からなる。更に実装基板の裏面には外部電極が形成され、これらは、一般にはスルーホールを介して電気的に接続されている。更に必要により、表面の導電パターンと外部分極を効率よく接続するため、その間に必要によって配線層が設けられる。よって２層、４層・・・基板が採用されるのが一般的である。ここで半導体素子２６と電気的に接続されている導電パターンを、第１の導電パターン２７とし、この導電パターンは、前述したように、アイランド、パッド、前記配線が相当する。
【００２６】
続いて、前記実装基板２１の表面には、素子が実装されている。一般には、半導体素子２６、受動素子ＣＰでなり、半導体素子としては、ＩＣやＴＲからなるが、他にダイオード、光素子、ＭＥＭＳやセンサが実装されても良い。半導体素子２６は、フェイスアップで実装されるため、金属細線で電気的に接続されているが、フリップチップの様にフェイスダウンで実装されても良い。この場合、接続手段は、半田、金、銀、銅等のバンプから構成される。またベアチップで想定しているが、ＣＳＰ、ＷＬＰ、または封止された半導体素子でも良い。
【００２７】
以下に述べる製造方法で明らかと成るが、これら導電パターンおよび素子は、実装基板２１の周囲から幅Ｌよりも内側に形成される。ここでは、図１Ｂの符号２８が、導電パタ
ーンまたはシールド層２２の形成領域となる。
【００２８】
この形成領域２８に相当する導電パターンそして実装基板は、第１の絶縁樹脂２９で被覆され、封止される。この第１の絶縁樹脂２９は、ポッティング等による液状樹脂またはトランスファーモールド法で形成されるエポキシ樹脂でなり、この第１の絶縁樹脂２９には、第２の導電パターン３０が露出する開口部３１が形成される。この第２の導電パターンは、例えばＧＮＤやＶｃｃであり、シールド層２２を一定の電位に固定させるためのものである。
【００２９】
続いてシールド層２２が第１の絶縁樹脂２９の全面に貼り合わされるが、ここでは、シールド層をＧＮＤに接続するため、導電性の接着層３２が塗られている。この接着層３２は、接着樹脂に導電性の粒子が混入されているものである。微粒子は、一般的には、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、またはＣｕ等の金属粉、樹脂ボールの周囲に金属メッキが施されたもの等であり、この導電性微粒子が絶縁樹脂に混ざったもので、例えば、ここではＡｇペーストがスクリーン印刷で塗られる。そして、その上にシールド層、例えばＣｕ、Ａｌ、Ｆｅまたはこれらを主材料とする合金等の金属が貼り付けられている。
【００３０】
一方、前記金属から成る箔に導電ペーストが塗布されたものを用意し、これを貼り付けても良い。
【００３１】
どちらにしても図１Ａの開口部３１に導電性の樹脂が浸入し、第２の導電パターン３０とシールド層２２が電気的に接続される。
更にこのシールド層２２は、蒸着またはスパッタ等で薄膜を形成したり、メッキ処理により施されても良いが、ここでは導電性の金属箔を採用している。
後述の製造方法からも理解されるように、この金属箔２２をダイシングしているため、どうしてもバリ３３が発生する。これは、バリによる短絡、バリの落下による製造工程時の不良、更には半導体モジュール２０を実装するプリント基板にバリが落下することによる実装不良を誘発させる。しかも第１の絶縁樹脂２９とシールド層２２の熱膨張係数の違いによるシールド層２２の剥がれも課題となる。
【００３２】
本発明は、シールド層２２、接着層３２および第１の絶縁樹脂２９を、図１Ｂに示すように、実装基板２９の外周から間隔Ｌだけ内側にした実線２８の領域に、図面ではシールド層およびその形成領域とある部分に形成し、全体を第２の絶縁樹脂２３で覆うことで、これらの課題を解決している。つまり形成領域２８は、シールド層２２が貼られた第１の絶縁性樹脂の全周囲を覆い、具体的には実装基板表面と密着される面、第１の絶縁樹脂と密着する表面および４つの側面から成る６面体であり、裏面を除いた面を第２の絶縁樹脂が覆っている。
【００３３】
よってシールド層２２のバリは、第２の絶縁樹脂で固定され、しかもシールド層の剥がれも抑制できる。
【００３４】
この第２の絶縁樹脂２３は、好ましくは、接着層３２と同じか、または第１の絶縁樹脂と密着性の良い材料が選択される。よって前述した導電性の微粉が混入されたもの、つまりＡｇペースト等の導電ペーストが好ましい。
【００３５】
すれば、第２の絶縁樹脂２３は、シールド層２２、接着層３２および第２の導電パターンでＧＮＤに固定される。また導電性を有することから、半導体モジュール２０の４つの側面もシールドされることになる。また半導体モジュール２０は、後述するように、ダイシングで分離されることから、裏面（実装基板の裏面）、表面および４つの側面から成る
６面体で、側面を構成する第２の絶縁樹脂２３と実装基板２１は、同一面となる。
【００３６】
尚、図１Ｂ、Ｃは、接着層３２と第２の導電パターン３０とのコンタクトＣＴを示している。
図１Ｂは、×印で示すように、第２の導電パターンと１箇所でコンタクトしている例であり、図１Ｃは、第２の導電パターンがリング状に配置されたもので、コンタクトＣＴはメッシュがかかった部分である。
【００３７】
では、製造方法について説明する。図２〜図５は、左に平面図、右にそのＡ−Ａ線の断面図を示し、説明されている。
【００３８】
先ずは実装基板２１を用意する。この実装基板２１は、少なくとも１層の導電パターンが形成され、好ましくは多層である。そしてその多層基板２１の最表面には、素子を実装、接続するための導電パターンがあり、裏面には外部電極２５が設けられる。そしてスルーホールやその間の導電パターン層と電気的に接続されている。またここでは、金属細線ＦＷで第１の導電パターン２７と接続された半導体素子２６のみが実装されているが、半導体素子または／および受動素子が組み合わされて、その回路規模に応じて多数の素子が実装されても良い。図２Ａの点線は、モジュールの形成領域４０で、ここでは３行３列で形成され、それぞれ同一の導電パターン、そして同一の素子が電気的に接続されて実装されている。
【００３９】
続いて、図２Ｂ−１、Ｂ−２の如く、実装基板２１に第１の絶縁樹脂２９を設ける工程がある。この樹脂は、トランスファーモールド法により樹脂が封止されている。しかしながら液状樹脂を滴下して設けても良い。ここで図２Ｂ−３に示すように、中空のケース材４１で接着固定しても良い。
【００４０】
続いて、図３Ｃ−１、Ｃ−２に示すように、開口部３１を形成し、そこに接着層３２を介してシールド層２２を形成する工程がある。開口部３１は、レーザで第１の絶縁樹脂２９を蒸発させ、第２の導電パターン３０を露出させている。しかし残渣があるため、ｗｅｔ処理で残渣を取り除くと同時に、若干Ｃｕ箔をエッチングし、Ｃ−３の図の様に、Ｃｕの露出する下端の開口サイズよりも若干オーバーエッチングさせアンカー効果が働くようにしている。ちょうどリベットの頭を逆にしたような構造である。このｗｅｔ液は、例えば過マンガン酸カリウム水溶液である。
【００４１】
続いてＡｇペーストをスクリーン印刷するか、そのまま塗布する。すれば、シールド層２２を貼り合わすと同時に、第２の導電パターンとシールド層を電気的に接続することができる。
【００４２】
また予め接着層３２が裏面に設けられた金属シートを用意し、これを貼り付けても良い。この場合、熱をかけたり、または加圧することで、接着層３２が開口部３１に流れ込む必要がある。また開口部３１に導電材を埋め込んでから金属シートを貼っても良い。
【００４３】
ここで図３Ｃ−４、Ｃ−５は、図２Ｂ−３の中空のケース材４１を使ったときの説明図である。Ｃ−４は、実装基板２１にシールド層２２がはり合わされたケース材４１が固定されている図である。特にシールド層をＧＮＤに固定するには、ケース材自体が導電性の絶縁樹脂で整形されていれば良い。またケース材が絶縁樹脂で整形されている場合は、図３Ｃ−５に示す様に、ケース材４１の区画壁４２に開口部３１が形成され、第２の導電パターンを露出させ開口部３１に導電性樹脂を充填しても良い。そして点線で示す部分は、図４で説明する区画領域４３に相当する部分であり、更に矢印で示す部分がダイシングラインである。
【００４４】
続いて図４の区画領域４３を形成する工程に移る。図２で示した点線のモジュール形成領域４０の外側に形成するもので、Ｄ−１では、その平面図を、Ｄ−２にはその断面図を示した。この区画領域は、ここではダイシングで形成したため、モジュール形成領域の外側に形成した。理由は、モジュール形成領域の導電パターンを削らないためである。
【００４５】
ダイシング装置は、第１の絶縁樹脂と実装基板との界面まで、精度良く研削することは、実質不可能である。しかし実装基板との密着性を考慮して実装基板の最表面から数μ〜数十μｍ削り込んだ。尚、ここの削りこみをレーザまたはエッチング等で行っても良い。
【００４６】
図４Ｄ−４は、シールド層２２の部分を拡大したものである。前述したように、シールド層２２をダイシング装置で削り込んだため、バリ３３が発生している。
【００４７】
続いて、図４Ｅ−１、Ｅ−２に示すように、第２の絶縁樹脂２３を全面に覆う。この絶縁樹脂２３は、半導体モジュール２０の側面までシールドする必要がない時は、絶縁樹脂で覆えばよい。ただし、この側面までシールドが必要となる場合は、導電性の微粉が混ざった導電材、あるいは絶縁ペーストを採用すれば良く、例えば簡単な方法としてＡｇペーストで全体を覆えば良い。図面では、第２の絶縁樹脂として統一して呼称しているが、実際、導電性を有するとなると、本来は、導電性樹脂と呼ばなくては成らない。
【００４８】
前述した区画領域４３の形成で、第１の絶縁樹脂、接着層およびシールド層は、６面体４４として実装基板の上に形成される。ちょうど実装基板の上に、ダイシング幅の間隔をおいて９つの６面体４４が配置される形に成る。
【００４９】
つまり第２の絶縁樹脂２３は、この６面体４４の４側面と表面を覆う事になる。よって導電性を有する成らば、半導体モジュールの側面までもシールドが可能となる。またこのバリを覆って固化されるため、バリの剥離が無くなる。更にはシールド層の剥離も抑制することができる。
【００５０】
最後に図５Ｆ−１、Ｆ−２に示すように、格子状に形成された区画領域の内側で、第２の絶縁樹脂２３表面から実装基板２１までフルカットする。これもダイシング装置で良い。またはレーザでも良い。
【００５１】
図６は、格子状のケース材４１を採用した時の図である。ここで区画壁４２に開口部３２そして図4Ｄ−１の区画領域４３も形成しなければならない。実装基板２１は、導電パターンがあり、この導電パターンには半導体素子２６が形成され、このケース材４１の区画壁４２は、開口部３２が形成され、シールド層２２は、第２の導電パターンと電気的に接続されている。つまり実装基板２１と固定する事で、中空部を形成するケース材があり、このケース材の側面となる４つの区画壁４２がモジュールの形成領域を囲み、表面にはシールド層２２がはり合わされている。完成時のケース材は、実装基板の４側辺に対しダイシング幅Ｌの長さよりも一回り小さく形成され、その周りは、第２の絶縁樹脂２３で覆われている。これも導電ペーストから成れば、モジュールの４側面も含めてシールドできる構造と成る。
続いて第２の実施の形態を説明する。
まず図７Ａ、Ｂに示すように前実施の形態と同様の実装基板２１を用意する。この基板２１は、導電パターンの形成領域４０がマトリックス状に配置され、それぞれ同一の導電パターンが配置されている。
【００５２】
次に図８Ａ、Ｂに示すように、素子が実装される。この素子は、回路の規模に応じて、選択され、半導体素子、受動素子または／およびＭＥＭＳ等で形成されたセンサ等が選択
されて実装される。
【００５３】
続いて、図９に示すように、シールド層２２を実装基板２１に設ける。このシールド層２２は、色々なタイプが選択され、主に半導体で採用されるリードフレームの如き形状となる。
【００５４】
第１の形状は、図Ｄに示されている。これは、実装基板と同様のサイズで平面的に矩形の金属箔から成る。材料は、Ｃｕ、Ａｌまたはこれらを主材料とする合金からなる。点線で示す矩形の部分は、導電パターンの配置領域に相当する仮想部分で、それを囲むようにスリットが形成される。このスリットＳＬは、前記配置領域の側辺に沿って第１のスリットＳＬ１、ＳＬ２が形成される。これは、矩形でも楕円でも良い。そしてそれぞれのコーナー部には、第２のスリットＳＬ３が配置されても良い。矢印で示す線は、完成時のダイシングラインを示す。これから明らかなように、スリットが形成されるため、シールド層として切る部分はわずかになり、バリの発生抑止に効果がある。
【００５５】
第２の形状は、図Ｅに示される。これは、仮想の形成領域の角部にそれぞれ第２のスリットＳＬ２を配置せず、第１のスリットＳＬ１をコーナーの部分まで拡大したものである。
スリットＳＬ２は、左右の角部まで伸びており、スリットＳＬ１は、側辺に対応した長さで、角部へは延在していない。またスリットＳＬ２の右隣に在るスリットは、角部まで延在していない。この様な構造にすれば、第２のスリットＳＬ３を省略できる。
【００５６】
第３の形状は、図９Ａに示す様に、ハーフプレスが施されている。図９Ｄ、Ｅのシールド層のスリットよりも一回り大きなプレス歯で半押しをする。図Ａは、図Ｄのものをハーフプレスしたもので、図９Ｂにその断面図を示す。図９Ｃに示すように、実装基板２１とシールド層２２の間に絶縁樹脂を注入すれば、絶縁樹脂は、スリットとハーフプレスの部分に樹脂が回りこみ、アンカー効果が働き、シールド層の剥離を抑止することができる。またシールド層のバリは、図Ｄ、Ｅに○の部分に発生し、削る面積、長さが短くなり、バリの発生する部分を大幅になくすことができる。
【００５７】
図１０は、第１の絶縁樹脂２９の封止方法の別の例を示すものである。例えばトランスファーモールド用の金型Ｄを用意し、下金型Ｄ１には、実装基板２１を配置し、上金型Ｄ２には、シールド層２２表面が当接するようにする。上金型に吸引手段があれば、保持できる。また実装基板２１にポストを立て、このポストの頭部にシールド層を接着固定しても良い。すれば、実装基板とシールド層の間の設けられる注入空間が確保できる。よってゲートからキャビティ内に注入すれば、スリット、ハーフプレス部に樹脂が注入されアンカー効果が働く。
【００５８】
図１１は、図９Ｄのシールド層を採用して切断したものを説明するものである。図１１Ｂは、スリット１〜３がほぼ中央で切断されている。ちょうど、リードフレームのアイランドに形成される吊リードと同じ構造であり、モジュールとして表面に露出するシールド層の角部には、モジュールの側面に直行するように吊リードがそれぞれ２つづつ形成される。
【００５９】
図１１Ｂに示すように、シールド層は、限られた狭い部分での切断ですむため、前実施の形態の様に、第２の絶縁樹脂で覆っていない。スリットの部分とハーフプレスの部分でシールド層と接着できるので、シールド層の剥がれを抑止することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の半導体モジュールを説明する図である。
【図２】本発明の半導体モジュールの製造方法を説明する図である。
【図３】本発明の半導体モジュールの製造方法を説明する図である。
【図４】本発明の半導体モジュールの製造方法を説明する図である。
【図５】本発明の半導体モジュールの製造方法を説明する図である。
【図６】本発明の半導体モジュールを説明する図である。
【図７】本発明の半導体モジュールの製造方法を説明する図である。
【図８】本発明の半導体モジュールの製造方法を説明する図である。
【図９】本発明の半導体モジュールの製造方法を説明する図である。
【図１０】本発明の半導体モジュールの製造方法を説明する図である。
【図１１】本発明の半導体モジュールを説明する図である。
【図１２】従来の半導体モジュールの製造方法を説明する図である。
【符号の説明】
【００６１】
２０：半導体モジュール  ２１：実装基板  ２２：シールド層  ２３：第２の絶縁樹脂
２６：半導体素子  ２７：第１の導電パターン  ３３：バリ
【図１】
2010109274.tif 000003
【図２】
2010109274.tif 000004
【図３】
2010109274.tif 000005
【図４】
2010109274.tif 000006
【図５】
2010109274.tif 000007
【図６】
2010109274.tif 000008
【図７】
2010109274.tif 000009
【図８】
2010109274.tif 000010
【図９】
2010109274.tif 000011
【図１０】
2010109274.tif 000012
【図１１】
2010109274.tif 000013
【図１２】
2010109274.tif 000014