(57)【要約】【課題】二重救済を効率よく回避でき、フェイルセルが救済されたデバイスについて品質の高い判定結果が得られるようにスペアセルラインの組み合わせを最適化できるリダンダンシ機能を有する半導体メモリ試験装置を提供すること。【解決手段】フェイルとなったメモリセルをスペアセルラインのスペアセルに置き換えるリダンダンシ機能を有する半導体メモリ試験装置において、各スペアセルラインに固有の救済カウンタを設け、これら各救済カウンタは、各スペアセルラインが単独で救済しているフェイルセルの数をリアルタイムでカウントすることを特徴とするもの。【選択図】                    図１
2010287281.tif 000002
【特許請求の範囲】
【請求項１】
フェイルとなったメモリセルをスペアセルラインのスペアセルに置き換えるリダンダンシ機能を有する半導体メモリ試験装置において、
各スペアセルラインに固有の救済カウンタを設け、
これら各救済カウンタは、各スペアセルラインが単独で救済しているフェイルセルの数をリアルタイムでカウントすることを特徴とする半導体メモリ試験装置。
【請求項２】
前記各救済カウンタのカウント値が更新される毎に、カウントダウンによるカウント値の変化を監視するカウント値監視部を設けたことを特徴とする請求項１記載の半導体メモリ試験装置。
【請求項３】
前記カウント値監視部はダウンカウントによりカウント値が０になった救済カウンタを検知することを特徴とする請求項２記載の半導体メモリ試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ試験装置に関し、詳しくは、フェイルとなったメモリセルをスペアセルラインのスペアセルに置き換えるリダンダンシ機能を有する半導体メモリ試験装置の改良に関するものである。
【０００２】
近年の半導体メモリには、高集積化に伴い製造工程におけるある程度の不良メモリセルの発生はやむを得ないという前提に基づき、Ｘ，Ｙそれぞれの軸方向に沿って不良セル（以下フェイルセルという）を救済するための複数の予備メモリセルライン（以下スペアセルラインｓｐｌという）が設けられている。
【０００３】
そして、半導体メモリ試験装置による試験でフェイルセルが検出された場合には、レーザーで被試験半導体メモリ（以下ＤＵＴという）内の所定のパターンを切断し、フェイルセルをスペアセルラインｓｐｌに置き換える。
【０００４】
これによりフェイルセルを救済でき、フェイルセルに起因するＤＵＴの不良を救済できる。以下、本発明では、このような不良救済に必要なデータを作成する装置をリダンダンシ演算装置という。
【０００５】
リダンダンシ演算装置では、ＤＵＴから得られるフェイル情報に基づき、フェイルセル救済のためのリダンダンシ演算処理が行われる。ここで、リダンダンシ演算に基づくＤＵＴの測定をリダンダンシ測定という。
【０００６】
リダンダンシ演算は、通常、半導体メモリ試験装置内に設けられたリダンダンシ演算専用ＣＰＵにより、所定の規則的な処理に基づいたアルゴリズムに従って行われる。
【０００７】
ＤＵＴからフェイルセルが検出されると、検出されたフェイルセルのそれぞれにＸ軸方向に沿ってフェイルセルを救済するスペアセルラインｙｓｐｌとＹ軸方向に沿ってフェイルセルを救済するスペアセルラインｘｓｐｌを組み合わせて割当てて全てのフェイルを救済できるか否かを判断し、救済可能と判断した場合には、割当てた置換アドレス情報を半導体メモリ試験装置の制御部に対して出力する。
【０００８】
図９は、リダンダンシ測定機能を有する従来の半導体メモリ試験装置の一例を示すブロック図である。半導体メモリ試験装置１は、フェイル検出装置２、リダンダンシ演算装置３および制御部４とで構成されている。
【０００９】
フェイル検出装置２は、ＤＵＴ５が有するメモリセルのフェイルセルを検出し、フェイルデータをリダンダンシ演算装置３に送る。
【００１０】
リダンダンシ演算装置３は、フェイル検出装置２から送られたフェイルデータに基づいて、ＤＵＴ５のフェイルセル救済に必要となるデータを作成し、制御部４に送る。なお、ＤＵＴ５は、フェイルセルを救済するための複数のスペアセルラインｘｓｐｌとｙｓｐｌを内蔵している。
【００１１】
リダンダンシ演算装置３は、たとえばコンピュータによって構成され、このコンピュータが、ロードされるリダンダンシ演算プログラムを実行することにより、その機能が実現される。
【００１２】
制御部４は、リダンダンシ演算装置３から送られたデータを用いてリダンダンシ測定を行う。
【００１３】
ところで、フェイルセルを救済するためのリダンダンシ演算処理にあたっては、１つのフェイルセルを複数のスペアセルラインで重複して救済する「二重救済」の結果を得ることがある。
【００１４】
図１０および図１１は二重救済の基本パターン例図であり、「×」マークはフェイルセルを示している。図１０は直交するスペアセルラインｘｓｐｌとｙｓｐｌのいずれでも救済できる異軸による二重救済基本パターン例を示し、図１１は平行な２本のスペアセルラインｙｓｐｌで救済できる同軸による二重救済基本パターン例を示している。
【００１５】
ただし一般的なリダンダンシ演算処理において、二重救済が図１０や図１１のような単純なフェイルパターンで発生することはまずなく、大半はセルセグメント、フェイルパターン、スペアセルラインの仕様、救済の順番などの複数の要因が組み合わさった結果として発生するものである。
【００１６】
図１２は図１０の異軸による二重救済基本パターンの発生例図である。同一セルセグメント内に点在する複数のフェイルセルについて、Ｙ軸方向に沿って点在するフェイルセルをスペアセルラインｘｓｐｌで救済し、Ｘ軸方向に沿って点在する未救済のフェイルセルをスペアセルラインｙｓｐｌで救済した結果、スペアセルラインｘｓｐｌとｙｓｐｌの交点に位置するフェイルセルについて二重救済が発生した例を示している。
【００１７】
図１３は図１１の同軸による二重救済基本パターンの発生例図である。垂直方向の２つのセルセグメントＳＥＧ１、３に点在する５個のフェイルセルをコの字形のスペアセルラインｙｓｐｌで同時に救済し、水平方向の２つのセルセグメントＳＥＧ１、２の同一アドレスに点在する５個のフェイルセルを直線形のスペアセルラインｙｓｐ２で同時に救済することになるが、セルセグメントＳＥＧ１のフェイルセルに対しては二重救済が発生することになる。
【００１８】
図１４〜図１６も図１０の異軸による二重救済基本パターンの発生例図である。図１４において、１０個のフェイルセルが４つのセルセグメントＳＥＧ１〜４に点在している。
【００１９】
この場合、図１５に示すように１本のスペアセルラインｘｓｐｌを用いることにより、垂直方向の２つのセルセグメントＳＥＧ１、３の同一アドレスに点在する５個のフェイルセルを同時に救済でき、救済効率として最も効果的と判断される。
【００２０】
その後、図１６に示すように、垂直方向の２つのセルセグメントＳＥＧ２、４に点在する５個の未救済のフェイルセルを、５本のスペアセルラインｙｓｐｌを用いて救済する。これにより、スペアセルラインｘｓｐｌとｙｓｐｌの各交点に位置するフェイルセルについて二重救済が発生することになる。
【００２１】
一方、この図１６は、救済効率として最も効果的と判断されるスペアセルラインｘｓｐｌを用いなくても、図１７に示すように５本のスペアセルラインｙｓｐｌを用いることにより、二重救済を発生させることなく４つのセルセグメントＳＥＧ１〜４に点在している１０個のフェイルセルを救済できることも示している。
【００２２】
仮に、図１８に示すように、図１４に示す１０個のフェイルセルに加えて、セルセグメントＳＥＧ５にもフェイルセルが１個発生した場合を想定する。
【００２３】
図１８の場合も、図１９に示すように１本のスペアセルラインｘｓｐｌを用いることにより、２つのセルセグメントＳＥＧ１、３の同一アドレスに点在する５個のフェイルセルを同時に救済できることから、救済効率として最も効果的と判断されるものの、セルセグメントＳＥＧ５のフェイルセル１個が救済されずに残ってしまう。
【００２４】
このとき、リダンダンシ演算装置３は、全てのスペアセルラインを使っても全てのフェイルセルを救済できない「不良品」と判定するか、図２０に示すような他のスペアセルラインの組み合わせによる救済策を試行する。
【００２５】
図１８の例では、スペアセルラインを図２０に示すように組み合わせると全てのフェイルセルを救済できることから、不良品の判定は間違いであり、リダンダンシ演算装置３は図２０に示すスペアセルラインの組み合わせを導き出すまで試行することになる。
【００２６】
特許文献１には、リダンダンシ測定機能を有する半導体メモリ試験装置が記載されている。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】特開２００２−３６７３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２８】
しかし、二重救済の多発については、スペアセルラインの無駄な使用、スペアセルラインの組み合わせを工夫すればフェイルセルを救済できるにもかかわらず不良品と判定されてしまう誤判定、良品と判定された二重救済を含むデバイスにおけるスペアセルラインの過使用による電気的特性・品質の低下などの弊害が指摘されている。
【００２９】
本発明は、これらの課題を解決するものであり、その目的は、二重救済を効率よく回避でき、フェイルセルが救済されたデバイスについて品質の高い判定結果が得られるようにスペアセルラインの組み合わせを最適化できるリダンダンシ機能を有する半導体メモリ試験装置を提供することにある。
【課題を解決するための手段】
【００３０】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
フェイルとなったメモリセルをスペアセルラインのスペアセルに置き換えるリダンダンシ機能を有する半導体メモリ試験装置において、
各スペアセルラインに固有の救済カウンタを設け、
これら各救済カウンタは、各スペアセルラインが単独で救済しているフェイルセルの数をリアルタイムでカウントすることを特徴とする。
【００３１】
請求項２記載の発明は、請求項１記載の半導体メモリ試験装置において、
前記各救済カウンタのカウント値が更新される毎に、カウントダウンによるカウント値の変化を監視するカウント値監視部を設けたことを特徴とする。
【００３２】
請求項３記載の発明は、請求項２記載の半導体メモリ試験装置において、
前記カウント値監視部はダウンカウントによりカウント値が０になった救済カウンタを検知することを特徴とする。
【発明の効果】
【００３３】
本発明によれば、試験結果を待つことなく各救済カウンタのリアルタイムのカウント値に基づき二重救済によるスペアセルラインの無駄な使用を検知でき、迅速に二重救済の回避策が実施できることから、効率よくメモリ試験が行える半導体メモリ試験装置が得られる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明に基づくフェイルセル救済説明図である。
【図３】本発明に基づくフェイルセル救済説明図である。
【図４】本発明に基づくフェイルセル救済説明図である。
【図５】本発明に基づくフェイルセル救済説明図である。
【図６】本発明に基づく他のフェイルセル救済説明図である。
【図７】本発明に基づく他のフェイルセル救済説明図である。
【図８】本発明に基づく他のフェイルセル救済説明図である。
【図９】リダンダンシ測定機能を有する従来の半導体メモリ試験装置の一例を示すブロック図である。
【図１０】二重救済の基本パターン例図である。
【図１１】二重救済の他の基本パターン例図である。
【図１２】図１０の異軸による二重救済基本パターンの発生例図である。
【図１３】図１１の同軸による二重救済基本パターンの発生例図である。
【図１４】従来のフェイルセル救済説明図である。
【図１５】従来のフェイルセル救済説明図である。
【図１６】従来のフェイルセル救済説明図である。
【図１７】従来のフェイルセル救済説明図である。
【図１８】従来の他のフェイルセル救済説明図である。
【図１９】従来の他のフェイルセル救済説明図である。
【図２０】従来の他のフェイルセル救済説明図である。
【発明を実施するための最良の形態】
【００３５】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、リダンダンシ演算装置３の本発明に関連した主要部分の構成例を示している。
【００３６】
図１において、フェイルセル救済検知部３ａは、各スペアセルラインにより救済されるフェイルセルの数を検知し、スペアセルライン毎に設けられた各スペアセルラインに固有の救済カウンタ３ｂ１〜３ｂｎの該当するカウンタに入力する。
【００３７】
スペアセルライン別救済カウンタ３ｂ１〜３ｂｎは、フェイルセル救済検知部３ａから入力される各スペアセルラインにより救済されるフェイルセルの数に基づき、各スペアセルラインが単独で救済しているフェイルセルの数をリアルタイムでカウントする。
【００３８】
たとえば、はじめに、ある１本目のスペアセルラインが複数ｎ個のフェイルセルを救済していたとすると、フェイルセル救済検知部３ａは１本目のスペアセルラインに対応するスペアセルライン別救済カウンタのカウント値としてｎをセットする。
【００３９】
その後、２本目のスペアセルラインで２個のフェイルセルの救済が行われ、その内の１個のフェイルセルが最初のスペアセルラインによる救済と重なる二重救済の対象になったとすると、フェイルセル救済検知部３ａは１本目のスペアセルラインに対応するスペアセルライン別救済カウンタのカウント値をｎ−１にカウントダウンさせるとともに、２本目のスペアセルラインに対応するスペアセルライン別救済カウンタのカウント値を１にセットする。
【００４０】
これらスペアセルライン別救済カウンタ３ｂ１〜３ｂｎのカウント値の変化は、これらスペアセルライン別救済カウンタ３ｂ１〜３ｂｎのカウント値が更新される毎に、救済カウンタカウント値監視部３ｃにより監視される。
【００４１】
救済カウンタカウント値監視部３ｃは、これらスペアセルライン別救済カウンタ３ｂ１〜３ｂｎのいずれかのカウント値がダウンカウントにより０になったことを検知すると、その検知結果をリダンダンシ制御部３ｄに通知する。
【００４２】
これらスペアセルライン別救済カウンタ３ｂ１〜３ｂｎのいずれかのカウント値がダウンカウントにより０になることは、そのカウンタに対応するスペアセルラインが救済対象とする全てのフェイルセルについて二重救済が発生していることを意味し、そのスペアセルラインはフェイルセルの救済には何も影響を与えないことからそのスペアセルラインは不要であり、または別のフェイルセルの救済にも使えるとも判断できる。
【００４３】
ここで、救済カウンタカウント値監視部３ｃは、スペアセルライン別救済カウンタ３ｂ１〜３ｂｎのカウント値が更新される毎にリアルタイムでカウント値の変化を監視するので、従来のような異軸や同軸の二重救済パターンを考慮することなく不要なスペアセルラインを一義的に短時間で効率よく検知できる。
【００４４】
具体例を用いて説明する。図２に示すように、１１個のフェイルセルが５つのセルセグメントＳＥＧ１〜５に点在しているものとする。
【００４５】
この場合、リダンダンシ制御部３ｄは、フェイル検出装置２から送られたフェイルデータに基づいて、図２に示すように１本のスペアセルラインｘｓｐｌを用いることにより、垂直方向の２つのセルセグメントＳＥＧ１、３の同一アドレスに点在する５個のフェイルセルを同時に救済でき、救済効率として最も効果的と判断する。この結果、フェイルセル救済検知部３ａは、スペアセルラインｘｓｐｌに対応するカウンタのカウント値を５にセットする。
【００４６】
続いて、リダンダンシ制御部３ｄは、図３に示すように、セルセグメントＳＥＧ２に点在する１個の未救済のフェイルセルを、１本のスペアセルラインｙｓｐｌを用いて救済する。これにより、フェイルセル救済検知部３ａは、スペアセルラインｙｓｐｌに対応するカウンタのカウント値を１にセットする。一方、スペアセルラインｘｓｐｌとｙｓｐｌの交点に位置するフェイルセルに対しては二重救済が発生するので、フェイルセル救済検知部３ａは、スペアセルラインｘｓｐｌに対応するカウンタのカウント値を４にカウントダウンする。
【００４７】
その後、リダンダンシ制御部３ｄは、図４に示すように、セルセグメントＳＥＧ４に点在する４個の未救済のフェイルセルを、４本のスペアセルラインｙｓｐ２〜５を用いて救済する。これにより、フェイルセル救済検知部３ａは、スペアセルラインｙｓｐ２〜５に対応するカウンタのカウント値はそれぞれ１にセットする。そして、スペアセルラインｘｓｐｌとｙｓｐ２〜５の各交点に位置するフェイルセルに対しては二重救済が発生するので、フェイルセル救済検知部３ａは、スペアセルラインｘｓｐｌに対応するカウンタのカウント値を０にカウントダウンする。
【００４８】
救済カウンタカウント値監視部３ｃは、スペアセルライン別救済カウンタ３ｂ１〜３ｂｎのカウント値が更新される毎に、これら救済カウンタ３ｂ１〜３ｂｎのカウント値の変化を監視していて、スペアセルラインｘｓｐｌに対応するカウンタのカウント値が０にカウントダウンされたことを検知すると、その検知結果をリダンダンシ制御部３ｄに通知する。
【００４９】
リダンダンシ制御部３ｄは、救済カウンタカウント値監視部３ｃからスペアセルラインｘｓｐｌに対応するカウンタのカウント値が０にカウントダウンされた検知結果を受け取った時点で、スペアセルラインｘｓｐｌを垂直方向の２つのセルセグメントＳＥＧ１、３の同一アドレスに点在する５個のフェイルセルを同時に救済するために用いる必要はないものと判断する。
【００５０】
そして、リダンダンシ制御部３ｄは、その判断結果に基づき、図５に示すように、セルセグメントＳＥＧ５に点在する１個の未救済のフェイルセルを、１本のスペアセルラインｘｓｐｌを用いて救済する。フェイルセル救済検知部３ａは、スペアセルラインｘｓｐｌに対応するカウンタのカウント値を１にセットする。
【００５１】
図２に示すように５つのセルセグメントＳＥＧ１〜５に点在している１１個のフェイルセルは、図５に示すように６本のスペアセルラインで二重救済を生じることなく全て救済できることになる。
【００５２】
図６〜図８も他の具体例の説明図である。図６において、１０個のフェイルセルが４つのセルセグメントＳＥＧ１〜４に点在しているものとする。
【００５３】
この場合、リダンダンシ制御部３ｄは、フェイル検出装置２から送られたフェイルデータに基づき、図７に示すように１本のコの字形のスペアセルラインｙｓｐｌを用いて、垂直方向の２つのセルセグメントＳＥＧ１、３内の水平方向に平行に４個ずつ点在する８個のフェイルセルを同時に救済するのが救済効率として最も効果的と判断する。この結果、フェイルセル救済検知部３ａは、スペアセルラインｙｓｐｌに対応するカウンタのカウント値を８にセットする。
【００５４】
続いて、リダンダンシ制御部３ｄは、図８に示すように、セルセグメントＳＥＧ２に点在する１個の未救済のフェイルセルを、１本の直線形のスペアセルラインｙｓｐ２を用いて救済する。これにより、フェイルセル救済検知部３ａは、スペアセルラインｙｓｐ２に対応するカウンタのカウント値を１にセットする。一方、スペアセルラインｙｓｐｌとｙｓｐ２が平行して重なり合うフェイルセルに対しては二重救済が発生するので、フェイルセル救済検知部３ａは、スペアセルラインｙｓｐｌに対応するカウンタのカウント値を８から４にカウントダウンする。
【００５５】
さらに、リダンダンシ制御部３ｄは、セルセグメントＳＥＧ４に点在する１個の未救済のフェイルセルを、１本の直線形のスペアセルラインｙｓｐ３を用いて救済する。これにより、フェイルセル救済検知部３ａは、スペアセルラインｙｓｐ３に対応するカウンタのカウント値を１にセットする。一方、スペアセルラインｙｓｐｌとｙｓｐ３が平行して重なり合うフェイルセルに対しては二重救済が発生するので、フェイルセル救済検知部３ａは、スペアセルラインｙｓｐｌに対応するカウンタのカウント値を４から０にカウントダウンする。
【００５６】
リダンダンシ制御部３ｄは、救済カウンタカウント値監視部３ｃからスペアセルラインｙｓｐｌに対応するカウンタのカウント値が０にカウントダウンされた検知結果を受け取った時点で、コの字形のスペアセルラインｙｓｐｌを垂直方向の２つのセルセグメントＳＥＧ１、３内の水平方向に平行に４個ずつ点在する８個のフェイルセルを同時に救済するために用いる必要はないものと判断する。
【００５７】
そして、リダンダンシ制御部３ｄは、その判断結果に基づき、スペアセルラインｙｓｐｌを他のフェイルセルの救済に用いることの検討を始めることができる。
【００５８】
図６に示すように４つのセルセグメントＳＥＧ１〜４に点在している１０個のフェイルセルは、図８に示すように直線形の２本のスペアセルラインで二重救済を生じることなく全て救済できることになる。
【００５９】
以上説明したように、本発明によれば、各救済カウンタのリアルタイムのカウント値に基づき二重救済によるスペアセルラインの無駄な使用を検知でき、従来のように試験結果を待つことなく迅速に二重救済の回避策が実施できることから、効率よくメモリ試験が行える半導体メモリ試験装置が実現できる。
【符号の説明】
【００６０】
３  リダンダンシ演算装置
３ａ  フェイルセル救済検知部
３ｂ１〜３ｂｎ  スペアセルライン別救済カウンタ
３ｃ  救済カウンタカウント値監視部
３ｄ  リダンダンシ制御部
【図１】
2010287281.tif 000003
【図２】
2010287281.tif 000004
【図３】
2010287281.tif 000005
【図４】
2010287281.tif 000006
【図５】
2010287281.tif 000007
【図６】
2010287281.tif 000008
【図７】
2010287281.tif 000009
【図８】
2010287281.tif 000010
【図９】
2010287281.tif 000011
【図１０】
2010287281.tif 000012
【図１１】
2010287281.tif 000013
【図１２】
2010287281.tif 000014
【図１３】
2010287281.tif 000015
【図１４】
2010287281.tif 000016
【図１５】
2010287281.tif 000017
【図１６】
2010287281.tif 000018
【図１７】
2010287281.tif 000019
【図１８】
2010287281.tif 000020
【図１９】
2010287281.tif 000021
【図２０】
2010287281.tif 000022