(57)【要約】【課題】  近年、チップの小型化及び高密度化が進んでおり、ヘッド用基板の面積を大きくすることなく、ヘッド用基板の加熱を行う発熱部を、ノイズを発生させること無く設けることが求められている。【解決手段】  エネルギーを発生する素子が複数配列された素子列を有する基板と、素子の駆動制御を行う駆動回路と、駆動素子に共通して接続し、素子列に沿って設けられた信号線と、基板の加熱を行うための熱を発生する発熱部を有しするヘッド用基板であって、発熱部は、基板の面に垂直な方向に関して、信号線と重ならないように設ける構成とする。【選択図】  図１
2010076433.tif 000002
【特許請求の範囲】
【請求項１】
液体を吐出するために利用されるエネルギーを発生する素子が列状に複数設けられた素子列と、
複数の前記素子ごとに対応して設けられ、前記複数の素子の駆動制御を行う複数の駆動回路と、
前記複数の素子を駆動するための信号を出力する論理信号出力部と、
前記論理信号出力部と前記複数の駆動回路とを接続し、前記素子列が設けられた方向に沿って設けられた信号線と、
前記素子列、前記複数の駆動回路、前記論理信号出力部、及び前記信号線が設けられた面を有する基板と、
前記基板の加熱を行うための熱を発生する発熱部と、
からなる液体吐出ヘッド用基板であって、
前記発熱部は、前記面に垂直な方向に関して、前記信号線と重ならない様に設けられており、前記信号線と前記素子列との間の領域と、前記発熱部の一部が重なるように前記領域の上に設けられていることを特徴とする液体吐出ヘッド用基板。
【請求項２】
前記駆動回路は、前記領域に設けられており、前記発熱部は前記基板の面に垂直な方向に関して、前記駆動回路の一部に重なるように設けられていることを特徴とする請求項１に記載の液体吐出ヘッド用基板。
【請求項３】
前記駆動回路は、ロジック信号線と記録データ信号線の信号を論理積するＡＮＤ回路と、
前記ＡＮＤ回路から出力される信号により前記素子に電圧の印加を行うかの選択を行うスイッチング素子と、を有しており
前記発熱部は、前記面に垂直な方向に関して、前記ＡＮＤ回路、前記スイッチング素子および、前記ＡＮＤ回路と前記スイッチング素子との間のうち、少なくとも一つと重なるように設けられていることを特徴とする請求項２に記載の液体吐出ヘッド用基板。
【請求項４】
前記発熱部の駆動電圧は、前記信号線の電圧より高いことを特徴とする請求項１乃至請求項３のいずれかに記載の液体吐出ヘッド用基板。
【請求項５】
前記発熱部に流れる信号の振幅は、前記信号線に流れる信号の振幅より大きいことを特徴とする請求項１乃至請求項４のいずれかに記載の液体吐出ヘッド用基板。
【請求項６】
前記発熱部と前記駆動回路は、非同期であることを特徴とする請求項１乃至請求項５のいずれかに記載の液体吐出ヘッド用基板。
【請求項７】
前記論理信号出力部は、シフトレジスタと、ラッチ回路とを有して構成されていることを特徴とする請求項１乃至請求項６のいずれかに記載の液体吐出ヘッド用基板。
【請求項８】
前記信号線は複数設けられており、ロジック信号線と記録データ信号線とを有して構成されていることを特徴とする請求項１乃至請求項７のいずれかに記載の液体吐出ヘッド用基板。
【請求項９】
前記領域には、前記信号線から分岐して複数の前記駆動回路に其々接続する複数の個別信号線が設けられていることを特徴とする請求項１乃至請求項８のいずれかに記載の液体吐出ヘッド用基板。
【請求項１０】
前記液体吐出ヘッド用基板は、前記基板の上に、前記基板の面に垂直な方向に関して、第１の導電層と、絶縁膜と、第２の導電層と、をこの順に積層して構成されており、
前記駆動回路と前記信号線とは、第１の導電層で設けられており、
前記発熱部の一部は、第２の導電層で設けられていることを特徴とする請求項１乃至請求項９のいずれかに記載の液体吐出ヘッド用基板。
【請求項１１】
前記液体吐出ヘッド用基板は、前記基板の上に、前記基板の面に垂直な方向に関して、第１の導電層と、絶縁膜と、第２の導電層と、をこの順に積層して構成されており、
前記駆動回路と前記信号線と前記発熱部の他の一部とは、第１の導電層で設けられており、
前記信号線と前記他の一部との間には、グランド配線が前記第１の導電層で設けられていることを特徴とする請求項１乃至請求項１０のいずれかに記載の液体吐出ヘッド用基板。
【請求項１２】
請求項１乃至請求項１１のいずれかに記載の液体吐出ヘッド用基板と、前記複数の素子にそれぞれ対応して設けられた複数の吐出口が設けられた部材と、を具備する液体吐出ヘッド。
【請求項１３】
液体を吐出するために利用されるエネルギーを発生する素子が列状に複数設けられた素子列と、
複数の前記素子ごとに対応して設けられ、前記複数の素子の駆動制御を行う複数の駆動回路と、
前記複数の素子を駆動するための信号を出力する論理信号出力部と、
前記論理信号出力部と前記複数の駆動回路とを接続し、前記素子列が設けられた方向に沿って設けられた信号線と、
前記素子列、前記複数の駆動回路、前記論理信号出力部、及び前記信号線が設けられた面を有する基板と、
前記基板の加熱を行うための熱を発生する発熱部と、からなる液体吐出ヘッド用基板であって、
前記基板の前記面には絶縁膜が設けられており、前記面に垂直な方向に関して、前記絶縁膜の上に、前記信号線と前記発熱部とが設けられており、さらに、前記発熱部は、前記基板の面に沿った方向に関して、前記信号線と平行な方向に延伸して設けられており、前記発熱部と前記信号線との間であって、前記面に垂直な方向に関して、前記絶縁膜の上に、グランドシールド配線が設けられていることを特徴とする液体吐出ヘッド用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液体吐出ヘッド用基板及びこれを用いた液体吐出ヘッドに関し、具体的にはインクジェット記録ヘッド用基板及びこれを用いたインクジェット記録ヘッドに関するものである。
【背景技術】
【０００２】
一般に、液体吐出方式に従う記録ヘッドの発熱素子（以後ヒータとも称する）とその駆動回路及び導電配線は、特許文献１に示されているように半導体プロセス技術を用いて同一基板上に複数形成されている。
【０００３】
インク等の液体を吐出するインクジェット記録ヘッドは解像度や速度の向上と共に小型化が求められており、ヒータや駆動回路の高密度配置や、インク色数を増やすための多列化や、ヒータ数の増加が必要となっている。しかし単純に記録ヘッド用基板を高密度化・多列化・長尺化を行うと、自ずと回路規模も大きくなり基板サイズや記録ヘッドが大幅に大きくなってしまう。そこで回路規模を小型化するべく特許文献２に示されているような発熱抵抗素子駆動用電源の変換回路が提案されている。
【０００４】
さらにインクジェット記録ヘッドは、様々な環境下で安定的に使用できる必要があり、インクの吐出性を確保するために記録ヘッド用基板及びインクの温度制御が重要である。そのため、基板内にサブヒータ（以下、発熱部とも称する）を設け、基板の温度やインクの温度が低い時は、基板の温度を調整することが知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１３８４２８号公報
【特許文献２】特開２００５−０２２４０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１３は一般的なインクジェット記録ヘッド用基板（以下、記録ヘッド用基板とも称する）を表した図である。発熱抵抗素子及び駆動回路１３００が半導体プロセス技術により設けられている。この基板は図１３で示す下層導電層にあたる第１の導電層と、上層導電層である第２の導電層の多層構造となっている。基板には、外部との電気的接点にあたる入出力パッド１３０１、裏面よりインクを供給するインク供給口１３０２が設けられている。隣接する２つのインク供給口１３０２の間は以後、色間と呼ぶこととする。各発熱抵抗素子の選択を行う駆動回路１３０３は、例えばシフトレジスタ回路やラッチ回路、デコーダ回路等を有して設けられている。また、発熱抵抗素子１３０４は、発熱抵抗素子１３０４を駆動するためのドライバ部１３０５と、任意のドライバ部を選択し該当するドライバ部１３０５のゲートに電圧を供給するロジック回路１３０６と接続している。さらに駆動回路１３０３やロジック回路１３０６に信号を送るロジック信号領域１３０７が、複数設けられている。
【０００７】
このロジック信号領域１３０７は駆動する発熱抵抗体を選択する信号が供給される領域であり、最終的にはドライバ部１３０５のゲートに電圧を供給し発熱抵抗体を駆動することに使われる部分である。
【０００８】
近年、チップの小型化及び高密度化が進んでおり、図１３のような一般的なヘッド用基板の面積を大きくすることなくサブヒータを設けることが必要である。サブヒータは、発熱抵抗素子の駆動とは非同期で駆動をされ、保温のための消費電力を稼ぐために比較的高電圧で駆動されている。このような状態で駆動を行うサブヒータを、ロジック信号領域１３０７に近い領域に設けると、サブヒータを制御する際に発生するノイズが低電圧のロジック信号領域１３０７に伝播し、正しく印字動作が行われない可能性があった。
【０００９】
このようなノイズによる影響は、一般的にクロストーク・ノイズと呼ばれる現象と呼ばれ、信号線の変動が他の信号線に乗ってしまうことをいう。このようなノイズは、配線間の静電容量が影響しており、静電容量が大きくなるほどノイズが大きくなる。静電容量と、配線の断面積と、２本の配線と配線の距離と、の関係は、
Ｃ＝εＳ／ｄ
Ｃ：容量  ε：誘電率  Ｓ：断面積  ｄ：距離
で表されるため、配線と配線の距離をとることが求められる。
【００１０】
本発明の目的は、発熱部を備えた多層構造の記録ヘッド用基板において、チップサイズを大きくすること無くノイズの少ない基板を提供することである。
【課題を解決するための手段】
【００１１】
本発明の液体吐出ヘッド用基板は、液体を吐出するために利用されるエネルギーを発生する素子が列状に複数設けられた素子列と、複数の前記素子ごとに対応して設けられ、前記複数の素子の駆動制御を行う複数の駆動回路と、前記複数の素子を駆動するための信号を出力する論理信号出力部と、前記論理信号出力部と前記複数の駆動回路とを接続し、前記素子列が設けられた方向に沿って設けられた信号線と、前記素子列、前記複数の駆動回路、前記論理信号出力部及び前記信号線が設けられた面を有する基板と、前記基板の加熱を行うための熱を発生する発熱部と、を有して設けられており、前記発熱部は、前記面に垂直な方向に関して、前記信号線と重ならない様に設けられており、前記信号線と前記素子列との間の領域と、前記発熱部の一部が重なるように前記領域の上に設けられていることを特徴とする。
【発明の効果】
【００１２】
本発明の構成によれば、チップサイズを大きくすること無く、発熱部のスイッチングで発生するノイズを低電圧のロジック信号線に及ぼす影響を低減し、安定した印字動作を行うことが出来る記録ヘッド用基板を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施例１におけるサブヒータの模式図である。
【図２】実施例２におけるサブヒータのレイアウト図である。
【図３】実施例２におけるサブヒータの拡大図である。
【図４】実施例３におけるサブヒータの模式図である。
【図５】実施例１及び実施例２における基板のレイアウト図である。
【図６】実施例１及び実施例２におけるブロック図である。
【図７】タイミングチャートの一例である。
【図８】発熱素子の駆動部のレイアウト図である。
【図９】実施例４における基板のレイアウト図である。
【図１０】実施例４における発熱素子のブロック図である。
【図１１】実施例４におけるシフトレジスタのブロック図である。
【図１２】実施例４におけるサブヒータ部の模式図である。
【図１３】一般的なインクジェット記録ヘッド用基板のレイアウト図である。
【図１４】本発明を用いるようなインクジェットユニットの斜視図である。
【図１５】図１４の分解斜視図である。
【図１６】本発明を用いることの出来るインクジェット記録ヘッドの斜視図である。
【発明を実施するための形態】
【００１４】
図１４は、本発明を用いることができるインクジェットユニットの一例を示す斜視図である。ユニット４０は、二列をなす長尺状の供給口を有しており、記録幅が０．８５インチのインクジェット記録ヘッド１０（以下ヘッドとも称する）が設けられている。ヘッド１０は、アルミナ製の支持体３１に接着されて、サブタンク４３に取り付けられている。ヘッド１０への信号配線、電力配線はＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）配線４１を通してプリント配線基板４２へ接続されている。プリント配線基板４２には、コンタクトパッドが設けられており、このコンタクトパッドがキャリッジのコネクタと電気的に接続される。
【００１５】
図１５は、ヘッド１０と支持体３１との接着部の分解斜視図である。支持体３１には、第２の支持体３２が予め接着されている。支持体３１には、供給口３３が２箇所に貫通して設けられている。支持体３１は、ヘッド１０側とは反対側の面がサブタンク４３に接合されて、供給口３３を介してサブタンク４３内と連通されている。第２の支持体３２の役割は、ヘッド１０の表面高さと第２の支持体３２の表面高さとを等しくすることで、ＴＡＢ配線４１のインナーリードとヘッド１０の端子とを接続しやすくすることにある。
【００１６】
支持体３１にヘッド１０をダイボンディングした後、ＴＡＢ配線４１を第２の支持体３２上に接着し、ＴＡＢ配線４１のインナーリードと、ヘッド１０の端子とが接続される。その後、サブタンク４３に支持体３１を接合して、ＴＡＢ配線４１とプリント配線基板４２とを接続し、プリント配線基板４２をサブタンク４３にカシメ止めしてヘッドユニット４０が設けられる。
【００１７】
図１６は、図１５に用いるようなヘッド１０の斜視図を示している。ヘッド１０は、長穴状の貫通口からなる供給口５２と、発熱素子５３とを有する液体吐出ヘッド用基板５０（以下、ヘッド用基板とも称する）と、インク流路を形成するための壁を設ける部材５６で設けられている。シリコンからなる基板に長穴状の貫通口からなる供給口５２が設けられており、この供給口５２の両側に、液体吐出するために利用されるエネルギーを発生する発熱素子５３が列状に設けられている。さらに発熱素子５３は、電力を供給する電気配線と接続しており、電気配線はヘッド用基板５０に設けられた端子５４を介して外部と電気的に接続する。ヘッド用基板５０の上には、複数の吐出口５７からなる吐出口列５８を有する部材５６が設けられている。この部材５６は、発熱素子５３に対向する位置に吐出口５７が設けられている。
【００１８】
（実施例１）
図５はインクジェット記録ヘッド用基板を表す図である。インクを吐出するためにエネルギーを発生する素子として用いられる発熱素子や、発熱素子の駆動を行う駆動回路を半導体プロセス技術により一体形成した基板５００が設けられている。発熱素子は、一列に並べられ発熱素子列（素子列）として設けられている。基板５００には、発熱素子と、ドライバ部、ロジック回路と、ロジック信号線が領域５０１に設けられている。さらに基板５００裏面よりインクを供給するためのインク供給口５０２が設けられている。ここで、ドライバ部とはＡＮＤ回路から出力された信号により、発熱素子に駆動するための電圧を印加するかどうかを決定する発熱素子毎に設けられたスイッチング素子である。ロジック回路とはドライバ部の選択を任意に行うためなどに用いられるＡＮＤ回路などが設けられた回路である。さらにロジック信号線とは、このロジック回路に選択信号を供給するための信号線である。このような、ドライバ部とロジック回路が、発熱素子を駆動するために用いられる駆動回路である。
【００１９】
また、記録すべき印字データを一時的に保持するシフトレジスタ５０３、発熱素子をブロック毎に駆動するためのブロック選択信号を出力するデコーダ回路５０７が設けられている。シフトレジスタ５０３及びデコーダ回路５０７には、デジタル信号を入力するための入力回路として用いられるバッファ回路５０４が接続されている。さらに、バッファ回路５０４には、ロジック電源電圧ＶＤＤを供給する端子、クロック信号を入力するための端子ＣＬＫ、記録データ等を入力するＤＡＴＡ端子等の入力端子５１０が設けられている。
【００２０】
図７はシフトレジスタ５０３に印字情報を送り発熱素子に電流を供給して駆動するまでの一連の動作を説明するためのタイミングチャートである。
【００２１】
ＣＬＫ端子から入力されるクロックパルスに同期して記録データがＤＡＴＡ＿Ａ及びＤＡＴＡ＿Ｂ端子から供給される。シフトレジスタ５０３は供給された記録データを一時的に格納し、ラッチ回路はＬＴ端子から印加されるラッチ信号により印字データを保持する。このシフトレジスタ５０３及びラッチ回路が、論理信号出力部として用いられている。
【００２２】
その後、所望のブロックに分割されたブロック選択信号と、ラッチ信号で保持されたデータの論理積をとり、電流駆動時間を直接決定するＨＥ信号に同期して発熱素子を駆動する電流が流れる。この一連の動作がブロックごとに行われ、記録動作が行なわれる。
【００２３】
図６（ａ）は発熱素子に電流を流し、インクを吐出するための駆動する１つの発熱素子に対するドライバの等価回路図である。また、図６（ｂ）は、１つの発熱素子に対応する、シフトレジスタとラッチ回路の等価回路図である。
【００２４】
ここで、ＡＮＤ回路６０１に入力されるブロック選択信号は、デコーダ回路５０７から送られてくる。ＡＮＤ回路６０１に入力される記録データ信号は、シフトレジスタ５０３に転送され、ラッチ信号で保持された信号である。印字データにより選択的に発熱素子を駆動させるために、ブロック選択信号と記録データ信号とは、ＡＮＤ回路６０１によって論理積とされる。
【００２５】
記録ヘッド用基板には発熱素子の駆動用電源として用いられるＶＨ電源配線６０５と、発熱素子６０６と、発熱素子６０６に電流を流すためのドライバ部６０７が設けられており、ドライバ部６０７としてはＭＯＳトランジスタを用いることが出来る。さらに、ＡＮＤ回路６０１の出力する信号を一時的に保持するためのインバータ回路６０２、インバータ回路６０２の電源となるロジック電源配線６０３、インバータ回路６０２の出力を一時的に保持するインバータ回路６０８が設けられている。ＶＨＴ電源配線６０４は、インバータ回路６０８に供給され、駆動素子のゲート電圧を供給するための電源となる。
【００２６】
インバータ回路６０２、シフトレジスタ５０３等はデジタル回路であり、基本的にはＬｏ／Ｈｉのパルスにより動作が行なわれる。また記録ヘッド本来の印字情報のインターフェースや発熱素子駆動のための印加パルスも同じくデジタル信号であり、外部との信号のやり取りはすべてＬｏ／Ｈｉのロジックパルスにより行なわれる。これらのロジックパルスの振幅は０Ｖ／５Ｖや０Ｖ／３．３Ｖのものが一般的であり、デジタル回路のロジック電源はこれらのうち、単一の電圧で供給されている。したがってＡＮＤ回路６０１にはロジック電源電圧の振幅をもったパルスが入力され、インバータ回路６０２を介してインバータ回路６０８に入力される。
【００２７】
一方、発熱素子以外で消費される電力を極力少なくすることで基板温度の上昇を防ぐことができるため、ドライバ部６０７の抵抗値は小さい程好ましい。ドライバ部６０７の抵抗値が大きいと、発熱素子に電流が流れることによる電圧降下が大きくなり、余分に高い電圧を発熱素子にかける必要が生じてしまい、無駄な電力が消費される。
【００２８】
そこでドライバ部６０７の抵抗値を小さくするためにはそのゲートにかかる電圧を高く設定することが必要である。このため、図６（ａ）に示す回路では、ロジック電源電圧より高い電圧の振幅をもったパルスに変換する回路が必要である。そこで図６（ａ）に示す回路では、ロジック電源電圧よりも高い電圧のＶＨＴ電源配線６０４が設けられている。インバータ回路６０８が、ロジック電源電圧の振幅をもったパルスで入力された発熱素子の選択信号を電圧ＶＨＴの振幅をもったパルスに変換する。この電圧ＶＨＴの振幅を持ったパルスが、ドライバ部６０７のゲートに印加される。つまり外部との信号のやり取りおよび内部デジタル回路での信号処理はすべてロジック電源の電圧振幅（論理回路駆動用電圧）のパルスにより行われる。つまりドライバ部６０７のゲートを駆動する直前でＶＨＴの電圧振幅（素子駆動用電圧）のパルスに変換する電圧変換回路（パルス振幅変換回路）が、発熱素子ごとに設けてられている。
【００２９】
この図６（ａ）の部分を具体的なレイアウトに最適に落としこんだ図が図８である。
【００３０】
図８（ａ）は回路ブロックレベルでのレイアウトを示した図である。ヘッド用基板８００には、デコーダ回路を通過したブロック選択信号線８１１の信号と、シフトレジスタの出力する記録データ信号線８１２の信号の論理積をとるＡＮＤ回路８０１が設けられている。さらにロジック電源電圧を供給する端子８０３に接続するインバータ回路８０２、ロジック電源電圧よりも高い電圧のＶＨＴ電源を供給する端子８０４と接続するインバータ回路８０８、ドライバ部８０７、発熱抵抗素子８０６が設けられている。ＡＮＤ回路８０１とインバータ回路８０２とインバータ回路８０８を、ロジック回路とする。さらに、ブロック選択信号線８１１と記録データ信号線８１２が信号線として用いられるロジック信号線部である。さらにこのような信号線から分岐し、各発熱抵抗素子８０６に設けられたロジック回路に其々接続する複数の個別信号線が設けられている。
【００３１】
インク供給口からインクを吐出するためにＶＨ電源８１０は、端子８０５から発熱抵抗素子８０６に供給される。さらに発熱抵抗素子８０６は、ＧＮＤＨ端子８０９に接続している。
【００３２】
なお、図８（ａ）においてロジックグランド配線は割愛したがロジック回路に接続されているのは言うまでもない。図８（ａ）に示すように、駆動素子や発熱抵抗素子は、ＡＮＤ回路８０１、ロジック電源電圧レベルのインバータ回路８０２、レベルシフト後のインバータ回路８０８に対応して設けられている。
【００３３】
ＡＮＤ回路８０１、ロジック電源電圧レベルのインバータ回路８０２、レベルシフト後のインバータ回路８０８を色間の領域外に配置すると、駆動素子までの導電配線も全ての発熱素子に必要となるのでチップサイズが自ずと大きくなってしまう。そのため本実施例において、ＡＮＤ回路８０１、ロジック電源電圧レベルのインバータ回路８０２、レベルシフト後のインバータ回路８０８は色間の領域に設けられている。
【００３４】
図８において、インバータ回路８０２、発熱抵抗素子８０６、ドライバ部８０７、インバータ回路８０８はインク供給口の長手方向に平行に、かつインク供給口から離れる方向に並んでいる。また、ＶＨ電源は、インク供給口の長手方向に沿って設けられている。次に導電層を２層用いたロジック回路系とパワー系電源配線が混在した基板における最適なレイアウトを図８（ｂ）に示す。ここではロジック回路を第１の導電層である第１の導電層で、電力供給を行う電源配線を第２の導電層である第２の導電層で形成することとする。ＶＨ配線８１３は、第１の導電層で電極を形成したドライバ部８０７の基板の面に垂直な方向に関して上に配置されている。ロジック回路及びその導電層が設けられた領域は領域８１５と示す。ＡＮＤ回路８０１、インバータ回路８０２、インバータ回路８０８、ブロック選択信号線８１１、記録データ信号線８１２等は、第１の導電層で形成されており、これらの形成されている領域を領域８１６と示す。第１の導電層で形成されたロジック回路の一部である領域８１５の、基板の面の垂直な方向に関して上には、ＧＮＤＨ配線８１４が設けられている。このように駆動素子として用いられるドライバ部８０７上にＶＨ配線８１３を、ロジック回路の一部である領域８１５の基板の面に垂直な方向に関して上にＧＮＤＨ配線８１４を設けることで各機能素子の配置及び接続を効率よく行うことができる。
【００３５】
次に基板全体をより均一に加熱するための熱を発生する発熱部として用いられるサブヒータの導電層をある線幅で基板全体に這い回す場合について述べる。
【００３６】
サブヒータの消費電力は、サブヒータに流れる電流値と電圧値の積で決まるため、消費電力の確保するために抵抗値を下げる必要がある。そのため。サブヒータは例えば３０μｍ程度の幅で設けることが好ましい。しかし色間の領域は、ロジック回路及びその導電配線の領域に比べ駆動素子の集積化が進んでおり、更にサブヒータを設けると色間領域を広げる必要があるが、チップサイズが大きくなるため採用することができない。第２の導電層は、駆動素子の小型化が進んでいるため、ほとんどの第２の導電層はＶＨ配線の領域に用いられており、第２の導電層を用いてサブヒータを配置することは困難である。さらにロジック回路及びその導電配線の領域は、同様の配列密度を保った状態で縮小することは困難である。
【００３７】
一方、ロジック回路及びその導電配線の領域上であって、ＧＮＤＨ配線の領域に沿った領域は、サブヒータを設ける領域を確保することができる。
【００３８】
そこで、ロジック回路及びその導電配線の領域上であって、ＧＮＤＨ配線の領域に沿った領域に、サブヒータを配置設けている。
【００３９】
図１（ａ）及び（ｂ）は図８（ｂ）の８１７に示す領域を拡大した上面図及び断面図である。図１（ａ）は比較例として示すの構成例であり、図１（ｂ）は、本実施例に係るサブヒータをロジック回路及びその導電配線の領域上であって、ＧＮＤＨ配線の領域に沿った領域に配置した例である。
【００４０】
図１の（ａ−３）及び（ｂ−３）は、基板の面の垂直方向に関して、基板に第１の導電層が設けられ、その第１の導電層の上側には絶縁膜として用いられる層間膜が設けられている。その上側には第２の導電層が設けられている構成を第１の導電層と第２の導電層と層間膜以外は省略して表している。ＡＮＤ回路領域１０１は第１の導電層でブロック選択信号線とデータ選択信号線の接続するＡＮＤ回路が配置される領域を示している。インバータ回路領域１０２は、第１の導電層でロジック電源レベルのインバータ回路が配置される領域を指している。インバータ回路領域１０８は、第１の導電層でレベルシフト後のＶＨＴ電源で駆動されるインバータ回路の領域を示している。このような構成では、発熱素子の駆動制御に用いられるＡＮＤ回路、ドライバ部、インバータ回路が駆動回路である。
【００４１】
ロジック信号領域１１８は第１の導電層で設けられたロジック信号線の領域を指しており、そのうち信号線１１１はブロック選択信号線、１１２はデータ選択信号線を示している。ロジック信号領域１１８には、例えばＨＥ信号やＣＬＫ信号などを設けることもできる。さらに第１の導電層と第２の導電層の間には層間膜１２１が設けられており、基板に対して垂直な方向に関して、層間膜１２１の上には第２の導電層で設けられたサブヒータ１２０と第２の導電層で形成されたＧＮＤＨ配線１１３が設けられている。さらに、層間膜１２１の上には、サブヒータを設けるサブヒータ領域１１９が設けられている。
【００４２】
図１（ａ−２）及び図１（ｂ−２）は、サブヒータ周囲で発生するノイズを示している。
【００４３】
まず、図１（ａ）に示す比較例として示すの構成について説明する。
【００４４】
図１（ａ−１）はサブヒータ１２０がロジック信号領域１１８上に配置される。サブヒータに係る消費電力は、サブヒータに流れる電流値と電圧値の積で決まるため、ロジック信号線に比較して広い線幅で設けることで抵抗値を下げ、駆動電圧を高くすることが必要である。
【００４５】
サブヒータ駆動電圧をＰ〔Ｖ〕、ロジック電源電圧をＱ〔Ｖ〕とすると、Ｐ＞Ｑである。また、サブヒータは印字動作と非同期で任意のタイミングで駆動されるため、ロジック信号領域１１８の信号Ｙとサブヒータ１２０の信号Ｘは非同期である。サブヒータ信号Ｘの振幅をＰ、ロジック信号Ｙの振幅をＱとすると、Ｐ＞Ｑとなる。このような状態で駆動を行うと、サブヒータのスイッチングノイズが、層間膜１２１を介して、基板の面の垂直方向に関してサブヒータの下に設けられた、ロジック信号領域１１８部に伝播する。このノイズが図１（ａ−２）に示すようにロジック信号Ｙのノイズとして現れる。このように、ロジック信号領域１１８とサブヒータ１２０が基板の面の垂直方向に関して、上下に位置するような、接近した状態では、ノイズの大きさが大きく、ロジック信号を判別するための閾値を超えてしまい、誤印字が発生してしまう可能性がある。
【００４６】
これに対し、図１（ｂ）では基板の面の垂直方向に関してロジック信号領域１１８の領域と重ならないように、発熱抵抗素子とロジック信号領域１１８の間の領域にサブヒータ１２０を配置している。この構成においては、図１（ｂ−２）に示すように、ロジック信号領域１１８とサブヒータ１２０の間に層間膜１２１が設けられており、距離がとられておいることからロジック信号線に伝わるノイズを低減することができる。このように基板の面の垂直方向に関してロジック信号領域１１８とサブヒータ１２０が、上下に位置するような、位置関係とならないように設けることで、ノイズを閾値以下とすることができる。これにより、サブヒータ１２０のノイズがロジック信号線の信号に影響を与えることがなく、誤印字を防ぐことができる。
【００４７】
さらにサブヒータを第１の導電層で設けた駆動回路を設けた領域の、基板の面に垂直な方向に関して上側の領域に設けることにより、チップサイズを大きくすること無く発熱素子を設けることができる。
【００４８】
なお、図８（ｂ）に示すようにドライバ部８０７上にＶＨ配線８１３を、ロジック回路及び領域８１５の基板の面に垂直な方向に関して上にＧＮＤＨ配線８１４を設けることで各機能素子の配置及び接続を効率よく行うことができる。そのためＧＮＤＨ配線８１４に沿って、ＡＮＤ回路、スイッチング素子、ＡＮＤ回路領域とスイッチング素子との間、のうち少なくとも１つの、基板の面に垂直な方向に関して上側にサブヒータを設けることで、配線及び設置も効率よく行うことできる。
【００４９】
以上のように、サブヒータを設けることでチップサイズを大きくすることなくサブヒータのスイッチングで発生するノイズを低電圧のロジック信号線に及ぼす影響を低減し、安定した印字動作を行うことが出来る記録ヘッド用基板を提供することができる。
【００５０】
（実施例２）
実施例２においては、基板上に複数の導電層を用いてサブヒータを構成した例を示す。実施例２においても実施例１と同様に、基板の面の垂直方向に関して、基板の上側に第１の導電層が設けられ、その第１の導電層の上側には層間膜が設けられ、その上側には第２の導電層が設けられている。図２（ａ）に示すように実施例１と同様に第１の導電層のみの単層の導電層でサブヒータを設けた構成は、サブヒータの第１の導電層と第２の導電層の乗り換えが不要であり、一般的にマイグレーションに弱いと言われているスルーホール部を設ける必要がない。しかし図２（ａ）サブヒータごとに基板上に端子を向ける必要があり、基板の大きさが増大する。
【００５１】
そのため図２（ｂ）図２（ｃ）に示すように、複数の導電層を用いてサブヒータを設けることが有効である。図３に、図２（ｂ）（ｃ）のサブヒータの導電層を示す。
【００５２】
サブヒータ３１６は、第１の導電層と第２の導電層の２つの導電層で設けられており、第１の導電層のサブヒータ３２０が第２の導電層のサブヒータ部と接続して。インク供給口３１０に沿って、導電層２でＶＨ配線３１３と、ＧＮＤＨ配線３１４が設けられている。また、第２の導電層で設けたサブヒータ３１６が設けられている。
【００５３】
色間部分はインク供給口により隣接部分と分けられており、さらに色間の領域外は、基板の周縁部で端子部と接続するＶＨ配線３１３及びＧＮＤＨ配線３１４が第２の導電層で設けられている。そのため、隣接して設けられた第２の導電層のサブヒータ３１６を第２の導電層で接続することは出来ない。そこで、発熱抵抗素子の素子列と直交する方向に設けられた、第１の導電層のサブヒータ３２０を用いてサブヒータの接続を行う。
【００５４】
サブヒータ３２０の近傍には、同じ第１の導電層で形成されたロジック信号線群３２２が設けられている。ロジック電源電圧は、サブヒータ駆動電圧と比較すると数分の一以下という遥かに小さい値である。そのためサブヒータのノイズがロジック信号に影響する。そこで本実施においては、サブヒータ３２０と同じ導電層である第１の導電層で、サブヒータ３２０とロジック信号線群３２２との間にグランドシールド配線３２１設けている。このように、第１の導電層で設けたサブヒータ３２０とロジック信号線群３２２を、グランドシールド配線３２１で分離することで、ロジック信号線群３２２へ伝播するノイズを閾値以下とすることができ、誤印字を防ぐことができる。
【００５５】
これにより発熱抵抗素子の素子列と直交する方向にサブヒータが設けられていても、サブヒータのスイッチングで発生するノイズを低電圧のロジック信号線に及ぼす影響を低減し、安定した印字動作を行うことが出来る記録ヘッド用基板を提供することができる。
【００５６】
（実施例３）
本発明の第３の実施例について図４を用いて具体的に説明する。図４は実施例１よりさらに、ＧＮＤＨ配線の配線抵抗を低くしたい場合などＧＮＤＨ配線の領域をロジック配線の領域の設けられた幅よりも広い幅に設ける場合について示している。図４（ｃ）に示すように実施例３においても実施例１と同様に、基板の面の垂直方向に関して、基板の上側に第１の導電層が設けられ、その第１の導電層の上側には層間膜４２１が設けられ、その上側には第２の導電層が設けられている。
【００５７】
図４（ａ）の模式図に示すように、基板上には第１の導電層でＡＮＤ回路領域４０１、ロジック電源振幅レベルのインバータ回路領域４０２（ロジック回路）、ＶＨＴ電源を用いたレベルシフト後のインバータ回路領域４０３が設けられている。さらに、第１の導電層でロジック信号領域４１８が設けられており、ロジック信号領域４１８にはブロック選択信号線４１１と、データ選択信号線４１２が設けられている。ロジック信号領域４１８には、ＨＥ信号線やＣＬＫ信号線などの他のロジック信号線が設けられても良い。さらに、第１の導電層で、ロジック信号線と平行な方向に延伸するサブヒータ４２０が設けられている。図４（ａ）に示すように第２の導電層のＧＮＤＨ配線の領域４１３が、ＡＮＤ回路領域４０１、インバータ回路領域４０２、インバータ回路領域４０３上にわたって、全面に設けられているため、サブヒータを第２の導電層に設けることが出来ない。このような場合はロジック信号領域４１８に沿って第１の導電層でサブヒータ４２０を設ける必要がある。しかし、サブヒータ４２０に隣接してロジック信号領域４１８が設けられているため、このままではノイズが伝播し誤信号となり、誤印字となる可能性がある。このような場合は、サブヒータ４２０とロジック信号領域４１８の間にグランドシールド配線４２３を設けることで図４（ｂ）に示すようにロジック信号領域４１８へ伝播するノイズを閾値以下とすることができ誤印字を防ぐことができる。
【００５８】
これによりサブヒータを、基板の面に垂直な方向に関して上側に設けない場合でも、サブヒータのスイッチングで発生するノイズを低電圧のロジック信号線に及ぼす影響を低減し、安定した印字動作を行うことが出来る記録ヘッド用基板を提供することができる。
【００５９】
（実施例４）
６００ｄｐｉつまり配列方向の発熱素子が４２．３ｕｍピッチで設けられた記録ヘッド用基板においては実施例１〜実施例３に開示するような構成が有効である。しかし、６００ｄｐｉ以上の例えば１２００ｄｐｉなどのように高密度に発熱素子を配列した場合は、図６（ａ）に示すようなドライバ部を同じ領域に収めようととすると、ドライバ部等を構成する発熱素子の基板の面に垂直な方向に関する長さが増大する。そこで高密度化を行った場合は、以下の構成を用いることが好ましい。
【００６０】
図９は第４の実施形態によるインクジェット用記録ヘッドの構成を説明する図である。発熱素子や駆動回路を半導体プロセス技術により一体的に作り込んだ基板９００が設けられている。基板９００には、インク供給口９０２の両側に、発熱素子、ドライバ部、駆動素子アレイ９０１が設けられている。ここで、ＡＮＤ回路から出力された信号によりドライバ部とは発熱素子の駆動制御を行うスイッチング素子である。さらにロジック信号線とは、ＡＮＤ回路に選択信号を供給するための信号線である。
【００６１】
また、記録すべき印字データを一時的に保持するシフトレジスタ９０３、発熱素子／駆動素子アレイ９０１中の発熱素子をブロック毎に駆動するための、ブロック選択信号を出力するデコーダ回路９０７が設けられている。シフトレジスタ９０３及びデコーダ回路９０７には、デジタル信号を入力するための入力回路として用いられるバッファ回路９０４が接続されている。さらに、バッファ回路９０４には、ロジック電源電圧ＶＤＤを供給する端子、クロック信号を入力するための端子ＣＬＫ、記録データ等を入力するＤＡＴＡ端子等の入力端子９１０が設けられている。
【００６２】
さらに基板９００には、パルス振幅変換回路に供給する発熱素子の駆動電源電圧（ＶＨ）を発生するＶＨＴ電圧発生回路９３０、ＶＤＤ電圧振幅のデジタル信号をＶＨＴ電圧振幅の駆動素子ゲート駆動パルスに変換するパルス振幅変換回路９４０が設けられている。図９に示すように、本実施形態のパルス振幅変換回路９４０は、デコーダ回路９０７の出力段、シフトレジスタ９０３の出力段にそれぞれ設けられている。
【００６３】
図１０は第４の実施形態におけるインクを吐出するために用いられる１つの発熱素子に電流を供給して駆動する等価回路図である。
【００６４】
図９に示すように、本実施形態では、実施例１から実施例３の回路では各記録素子（インクを吐出するための発熱抵抗体）毎に付加されていたパルス振幅変換回路を、シフトレジスタ９０３およびデコーダ回路９０７の出力部に付加している。つまりデコーダ回路９０７の出力信号（ｂｌｏｃｋ  ｓｅｌｅｃｔ信号）とシフトレジスタ９０３の出力信号（ｂｉｔ信号）との論理積とされる前にすでにパルス振幅電圧を高くしている。これにより図１０に示すように各記録素子には、振幅がＶＨＴ電圧まで上がったパルスが供給される。そのため電圧の変換回路が不要となるため色間の領域に記録ヘッド用基板の面積を削減することができる。
【００６５】
なお本実施例においては、記録素子ごとに設けられているＡＮＤ回路１００１には高い電圧がかかるため、ＡＮＤ回路を構成するトランジスタを高耐圧素子とすることが必要である。
【００６６】
このような構成をとることにより、パルス幅変換回路（昇圧回路）の数を減らすことができる。さらに、配置場所についても各記録素子から離れた位置にパルス幅変更回路を配置することができるので、適宜レイアウトを決定することができ、全体的にインクジェット記録ヘッド用基板９００の大きさを小型化することができる。
【００６７】
図１１は本実施形態による印字すべき画像データを一時的に格納するためのシフトレジスタ９０３とパルス振幅変換回路９４０の構成を示す図である。図６（ｂ）に示したシフトレジスタの回路構成に対して、出力段にパルス振幅変換回路が付加されており、ここでパルスの振幅をＶＤＤ電圧からＶＨＴ電圧へと変換する。
【００６８】
シフトレジスタ９０３およびデコーダ回路９０７の出力段数は記録素子を時分割して駆動する際の分割数によって決定され、一般的には８〜３２分割される。例えば２５６個の記録素子を有する記録素子列を１６分割で駆動する場合は、１つのブロックは１６個の記録素子で構成される。このような記録素子列においては、パルス振幅変換回路の数は１６個×２（シフトレジスタ側とデコーダ回路側）＝３２個とすることができる。
【００６９】
これはすべての２５６個の記録素子にパルス振幅変換回を設けた場合に比べ大幅な削減でき、記録ヘッド基板に必要となる面積を低減させることができる。
【００７０】
次に図９〜１１の回路構成を用いたサブヒータ配置について、図１２を用いて説明する。図１２は図８（ｂ）の８１７部と同様に、実施例４の回路構成を用いた時の色間の領域におけるサブヒータ部周辺を拡大した模式図である。また、本断面図では導電層の積層関係を分かりやすく表示するために２層の導電層及びその間にある層間膜のメージだけを表したものとなっている。実施例１と同様に、基板の面の垂直方向に関して、基板の上側に第１の導電層が設けられ、その第１の導電層の上側には層間膜が設けられ、その上側には第２の導電層が設けられている。第１の導電層と第２の導電層と層間膜以外は省略している。
【００７１】
第１の導電層で設けられたＡＮＤ回路のＡＮＤ回路領域１２０１と、ＶＨＴ電源で駆動されるインバータ回路が配置されるインバータ回路領域１２０２と、ＶＨＴ電源で駆動されるロジック信号領域１２０３が設けられている。さらに、第１の導電層では、ＶＤＤ電源で駆動される、例えばＨＥ信号線やＣＬＫ信号線などのロジック信号領域１２０４が設けられている。
【００７２】
実施例２と実施例３と同様にＶＤＤ電源で駆動される領域とＶＨＴ電電源で駆動される領域の間には、これらを分離するグランドシールド配線１２０５が設けられている。このようにグランドシールド配線１２０５を設けることにより、ＶＤＤ電源で駆動されるロジック信号領域１２０４へ伝播するノイズを閾値以下とすることができ誤印字を防止することができる。
【００７３】
さらに、基板の面の垂直方向に関して層間膜１２２１の上側には、第２の導電層で設けられたＧＮＤＨ配線の領域１２０６と、サブヒータ１２０８が設けられている。本実施例では、ＶＤＤ電源で駆動される部分を第１のロジック信号線、ＶＨＴ電源で駆動される部分を第２のロジック信号線とする。
【００７４】
図１２（ａ）はＧＮＤＨ配線の領域１２０６が第１の導電層のロジック領域より狭い場合を示す図である。サブヒータに係る消費電力は、サブヒータに流れる電流値と電圧値の積で決まるため、広い線幅で設けることで抵抗値を下げ、駆動電圧を高くすることが必要である。つまりサブヒータ駆動電圧をＰ〔Ｖ〕、ＶＨＴ電源で駆動されるロジック電源電圧をＱ〔Ｖ〕、ＶＤＤ電源で駆動されるロジック電源電圧をＲ〔Ｖ〕とすると、Ｐ≧Ｑ＞Ｒとなっている。ここで、ロジック電源電圧とはロジック電源への入力電圧であり、ロジック部を入力電圧Ｖで駆動可能になっている。また、サブヒータは印字動作と非同期であり、任意のタイミングで駆動が行われる。つまりロジック信号領域１２０３、１２０４に伝わる信号Ｙ、Ｚとサブヒータ１２０８に伝わる信号Ｘは非同期である。図１２（ａ−２）は、ノイズの状況を示している。サブヒータ信号Ｘの振幅をＰ、ロジック信号Ｙの振幅をＱ、ロジック信号Ｚの振幅をＲとすると、Ｐ≧Ｑ＞Ｒで且つ非同期となる。よってＶＤＤ電源で駆動されるロジック信号領域１２０４上にサブヒータ１２０８を設けるとサブヒータのスイッチングノイズが、層間膜１２２１を介して下層のＶＤＤ電源で駆動される低振幅のロジック信号領域１２０４に伝播する。このノイズが閾値以上となると、誤印字が発生してしまうことが考えられる。そこで、本発明ではＶＤＤ電源で駆動されるロジック信号領域１２０４以外の領域、且つＧＮＤＨ配線の領域外である領域１２０７にサブヒータ１２０８を設けた。層間膜１２２１介しすることでロジック信号に伝わるノイズを低減し、誤印字を防ぐことができる。
【００７５】
サブヒータ列を複数設ける場合は実施例１、図２及び図３に示すように第１の導電層で設けられたサブヒータ３２０の周囲を、同じ第１の導電層で形成したグランドシールド配線３２１を設ける。これによりロジック信号線群３２２へ伝わるノイズを低減することができる。
【００７６】
図１２（ｂ）では、ＧＮＤＨ配線の配線抵抗を低くしたい場合などＧＮＤＨ配線の領域をロジック信号領域よりも広く広げなければならない場合について示す。このような場合、ＡＮＤ回路領域１２０１、インバータ回路領域１２０２、インバータ回路領域１２０３の、基板の面に垂直な方向に関して上に、第２の導電層でサブヒータ領域の全てを設けることはできない。そのためＶＨＴ電源で駆動されるロジック信号領域１２０３や、ＶＤＤ電源で駆動されるロジック信号領域１２０４の間などに第１の導電層でサブヒータ１２０８を設ける必要がある。しかしながら、ＶＤＤ電源で駆動されるロジック信号領域１２０４は低電圧で駆動されるため、発熱素子駆動時に発生するノイズがロジック信号に伝播し誤印字となる可能性がある。
【００７７】
そこで、本実施例においてはサブヒータ１２０８とＶＤＤ電源で駆動されるロジック信号領域１２０４の間にグランドシールド配線１２０５を設ける。より好ましくはＶＨＴ電源で駆動されるロジック信号領域１２０３にもグランドシールド配線１２０５を設けることで、ＶＤＤ電源で駆動されるロジック信号領域１２０４に伝播するノイズ削減することも出来る。
【００７８】
サブヒータを第１の導電層と第２の導電層を用いて設ける場合は実施例１、図２及び図３に示すようにサブヒータ３２０の周囲には、同じ導電層で形成したグランドシールド配線３２１を間に設ける。これによりロジック信号線群３２２へ伝播するノイズを低減する効果がある。
【００７９】
ロジック信号線と異なる導電層で発熱抵抗素子列と平行にサブヒータを設ける場合は、ロジック信号線が基板の面に垂直な方向に関して上側には設けず、駆動回路の上側に設ける。これにより、チップを大きくすることなく、サブヒータのスイッチングで発生するノイズを低電圧のロジック信号線やロジック信号領域に及ぼす影響を低減し安定した印字動作をすることが可能になる。
【００８０】
さらにサブヒータをロジック信号線と同じ導電層で発熱抵抗素子列方向に配設した場合、ロジック信号線とサブヒータの間にロジックグランド配線を設ける。これにより、サブヒータのスイッチング制御時に発生するノイズをグランド配線で吸収し低電圧のロジック信号線に及ぼす影響が低減するので安定した印字動作をすることが可能になる。
【図１】
2010076433.tif 000003
【図２】
2010076433.tif 000004
【図３】
2010076433.tif 000005
【図４】
2010076433.tif 000006
【図５】
2010076433.tif 000007
【図６】
2010076433.tif 000008
【図７】
2010076433.tif 000009
【図８】
2010076433.tif 000010
【図９】
2010076433.tif 000011
【図１０】
2010076433.tif 000012
【図１１】
2010076433.tif 000013
【図１２】
2010076433.tif 000014
【図１３】
2010076433.tif 000015
【図１４】
2010076433.tif 000016
【図１５】
2010076433.tif 000017
【図１６】
2010076433.tif 000018