(57)【要約】【課題】滅欠点に起因する画素の焼損を防止する。【解決手段】書込みトランジスタ２１０は、走査線１２０からの制御信号に応じてデータ線１１０からの映像信号を保持容量２３０に書き込む。駆動トランジスタ２２０は、保持容量２３０に書き込まれた電圧に応じて発光素子２４０および３４０に駆動電流を供給する。発光素子２４０および３４０は、駆動電流の大きさに応じて発光する。発光素子３４０が滅欠点になると、発光素子３４９に供給される電流が過大となり、その過大な電流によって低融点配線３６１が溶断する。このとき、発光素子２４０には、正常に発光する２つの発光素子に供給される電流の総和と同等の駆動電流が供給される。【選択図】図１
2010002712.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に供給される入力電流に応じて発光する発光部と、
前記発光部の前記入力端子に接続される接続配線とを備え、
前記接続配線は、当該画素回路における他の配線より融点が低い
画素回路。
【請求項２】
前記接続配線は、前記発光部が短絡した場合には前記入力電流により当該接続配線自身が溶断して前記入力電流を遮断する請求項１記載の画素回路。
【請求項３】
前記発光部は、複数の発光素子を含み、
前記接続配線は、前記複数の発光素子の各々の入力端子に接続される
請求項１記載の画素回路。
【請求項４】
前記接続配線は、錫合金からなる請求項１記載の画素回路。
【請求項５】
前記接続配線は、当該接続配線の融点が実質的に１００℃から２００℃の範囲である請求項１記載の画素回路。
【請求項６】
前記発光部は、有機ＥＬ素子からなる請求項１記載の画素回路。
【請求項７】
入力端子に供給される入力電流に応じて発光する発光部と、
前記発光部に前記入力電流を供給する駆動トランジスタと、
前記発光部の前記入力端子と前記駆動トランジスタとの間を接続する接続配線とを備え、
前記接続配線は、当該画素回路における他の配線より融点が低い
画素回路。
【請求項８】
前記駆動トランジスタは、ソース配線およびドレイン配線を含み、
前記接続配線は、前記他の配線である前記ソース配線およびドレイン配線より融点が低い
請求項７記載の画素回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路に関し、特に発光素子を含む画素回路に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイ（ＦＰＤ：Flat Panel Display）の１つとして有機ＥＬ（Electroluminescence）表示装置に関心が高まっている。現在、ＦＰＤとしては、液晶表示装置が主流を占めているが、自発光デバイスではないため、バックライトや偏向板などの部材を必要とする。そのため、装置の厚さが大きくなることや輝度が不足するなどの問題点がある。
【０００３】
一方、有機ＥＬ表示装置は、自発光デバイスであり、バックライトなどの部材が原理的に不要である。したがって、液晶表示装置と比べて薄型化し易い点や高輝度である点で有利である。特に、各画素にスイッチング素子を形成したアクティブマトリックス型有機ＥＬ表示装置においては、各画素をホールド点灯させることにより、消費電流を低く抑えることができ、大画面化や高精細化が比較的容易に行える。そのため、各社においてアクティブマトリックス型有機ＥＬ表示装置の開発が進められており、次世代ＦＰＤの主流となることを期待されている。なお、ここにいうホールド点灯とは、画素の保持容量に映像信号を書き込み、書き込まれた映像信号に応じた電圧を駆動トランジスタに印加することによって、映像信号に応じた輝度により発光素子を発光させる方式である。ここで、有機ＥＬ表示装置の一例について次図を参照して説明する。
【０００４】
図９は、従来の有機ＥＬ表示装置の一構成例を示す図である。表示装置８００は、ガラス基板８０１と、表示領域８０２と、有機層蒸着領域８０３と、カソード電極蒸着領域８０４と、封止ガラス８０５とを備える。また、表示装置８００は、映像信号供給ＴＡＢ（Tape Automated Bonding）８１０と、走査信号供給ＴＡＢ８２０と、電源供給ＴＣＰ（Tape Carrier Package）８３０とを備える。
【０００５】
表示装置８００においては、マトリックス状に配列された画素により構成される表示領域８０２がガラス基板８０１上に形成される。その上に蒸着法により有機層が成膜されることによって有機層蒸着領域８０３が形成され、さらにその上に蒸着法によりカソード電極が成膜されることによってカソード電極蒸着領域８０４が形成される。そして、形成されたカソード電極蒸着領域８０４に封止剤が塗布され、封止ガラス８０５が装着される。
【０００６】
また、表示領域８０２の外周には、映像信号供給ＴＡＢ８１０、走査信号供給ＴＡＢ８２０および電源供給ＴＣＰ８３０が設けられる。映像信号供給ＴＡＢ８１０は、各画素に映像信号を供給するものである。走査信号供給ＴＡＢ８２０は、各画素に映像信号を書き込むタイミングを制御する走査信号を供給するものである。電源供給ＴＣＰ８３０は、各画素に電源を供給するものである。
【０００７】
図１０は、表示領域８０２に形成される画素のレイアウト例を模式的に示す平面図である。ここでは、書込みトランジスタ８４０、駆動トランジスタ８５０および保持容量８６０が示されている。また、画素電極８８１が形成される領域が点線により示され、光が発生する領域である画素開口部８９０が破線により示されている。
【０００８】
書込みトランジスタ８４０は、そのドレイン配線８４６がデータ線８１１に接続され、そのゲート配線８４１が走査線８２１に接続され、そのソース配線８４７がコンタクト８４２および８４３により駆動トランジスタ８５０のゲート配線８５１にそれぞれ接続される。
【０００９】
駆動トランジスタ８５０は、そのゲート配線８５１がコンタクト８４２により書込みトランジスタ８４０のソース配線８４７に接続され、そのドレイン配線８５６が電源線８３１に接続される。
【００１０】
保持容量８６０は、保持容量８６０を構成する一方の電極が駆動トランジスタ８５０のゲート配線８５１と一体となっている。さらに、保持容量８６０を構成する他方の電極も駆動トランジスタ８５０のソース配線８５７と一体となっている。また、保持容量８６０の他方の電極であるソース配線８５７は、画素電極コンタクト８７０により画素電極８８１に接続される。
【００１１】
このような構成において、書込みトランジスタ８４０は、データ線８１１を通じて映像信号供給ＴＡＢにより生成された映像信号を保持容量８６０に書き込むものである。この書込みトランジスタ８４０は、走査線８２１を通じて走査信号供給ＴＡＢ８２０からの走査信号に応じて保持容量８６０に映像信号を書き込む。
【００１２】
駆動トランジスタ８５０は、電源線８３１を通じて電源供給ＴＣＰ８３０から供給された電源電位を受けて、保持容量８６０に与えられた電圧に応じた駆動電流を生成するものである。この駆動トランジスタ８５０は、画素電極コンタクト８７０を介して生成した駆動電流を画素電極８８１に供給するものである。
【００１３】
図１１は、図１０に付したＥ−Ｆ線における画素の断面を模式的に示す断面図である。この断面図には、駆動トランジスタ８５０、保持容量８６０および発光素子８８０の断面構造が示されている。
【００１４】
駆動トランジスタ８５０は、ボトムゲート型のｎチャンネル型の薄膜トランジスタである。この駆動トランジスタ８５０は、ガラス基板８０１上にパターン形成されたゲート配線８５１を覆うようにゲート絶縁膜８５２が形成される。そして、ゲート絶縁膜８５２上に、例えば、非晶質珪素または微結晶珪素からなるチャンネル層８５３がパターン形成される。チャンネル層８５３上には、チャンネル層８５３の中央部に第１無機保護膜８５８が形成され、第１無機保護膜８５８により低抵抗半導体膜であるドレイン層８５４およびソース層８５５が分離されて形成される。その上に、ドレイン配線８５６およびソース配線８５７が形成される。なお、第１無機保護膜８５８は、ドレイン配線８５６およびソース配線８５７をエッチングによりパターン形成する際のエッチングストッパとして機能する。
【００１５】
保持容量８６０は、駆動トランジスタ８５０を形成するゲート配線８５１、ゲート絶縁膜８５２、ソース層８５５およびソース配線８５７により形成される。また、保持容量８６０の左側にデータ線８１１が形成される。
【００１６】
駆動トランジスタ８５０、保持容量８６０およびデータ線８１１が形成された後、これらを不純物から保護するための第２無機保護膜８０６が形成され、その上に平坦化膜８０７が形成される。平坦化膜８０７の形成後に、画素電極８８１および画素分離膜８９１が形成されることにより画素開口部８９０が形成される。そして、画素開口部８９０に有機層８８２が形成される。この有機層８８２の形成においては、有機層８８２が低分子有機材料である場合には主に蒸着法が用いられ、高分子有機材料である場合には主に所定の領域に有機材料を塗布するインクジェット法が用いられる。有機層８８２の形成後、カソード電極８８３が形成されることによって、発光素子８８０が形成される。
【００１７】
このような画素の形成においては、有機層８８２の形成中に画素電極８８１に異物が付着する場合がある。この場合、有機層８８２は１００ｎｍ程度と非常に薄い膜であるため、図１２の短絡部８０８に示すように、カソード電極８８３が異物を回り込み、画素電極８８１と接触して短絡してしまう。このようにカソード電極８８３と画素電極８８１とが短絡した画素を滅欠点または滅点という。このように滅欠点となった画素は発光しないため、画素の点欠陥として視認されてしまう。そのため、画素電極を分割して画素内に複数の発光素子を設けることにより、画素の点欠陥を目立たなくする手法が考案されている。例えば、画素を４つに分割した表示装置が提案されている（例えば、特許文献１参照。）。この場合、１つの発光素子が短絡して滅欠点となっても他の３つの発光素子が発光するため、画素の点欠陥として視認され難くなる。
【特許文献１】特開２００４−２６４６３３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上述の従来技術では、１つの発光素子が滅欠点となっても、画素内に複数の発光素子を設けることにより画素の点欠陥として視認させ難くすることができる。しかしながら、１つの発光素子が滅欠点となると、駆動トランジスタが発熱して焼損を起こし、周辺の発光素子または周辺の画素にまで焼損が拡大してしまうおそれがある。ここで、滅欠陥となった画素について次図を参照して簡単に説明する。
【００１９】
図１３は、図１２における滅欠点となった発光素子８８０を含む画素の一構成例を示す等価回路である。ここでは、書込みトランジスタ８４０と、駆動トランジスタ８５０と、保持容量８６０と、滅欠点となった発光素子８８０とが示されている。まず、画素電極８８１とカソード電極８８３が短絡していない場合においては、発光時において画素電極８８１とカソード電極８８３との間には１μＡ（アンペア）程度の電流が流れ、このときの電位差は８Ｖ（ボルト）程度である。したがって、発光時においては駆動トランジスタ８５０には８ＭΩ（オーム）程度の抵抗値が等価的に接続されていることになる。
【００２０】
これに対して、画素電極８８１とカソード電極８８３が短絡して発光素子８８０が滅欠点となった場合には、図１２における短絡部８０８の抵抗値が数十Ωから数ＫΩ程度となるため、画素電極８８１の電位は、カソード電極８８３の電位とほぼ等しくなる。そのため、駆動トランジスタ８５０には過大な電流が流れ、駆動トランジスタ８５０が発熱して焼損を起こし、周辺の画素にまで焼損が拡大してしまうおそれがある。
【００２１】
本発明はこのような状況に鑑みてなされたものであり、滅欠点による画素の焼損を防止することを目的とする。
【課題を解決するための手段】
【００２２】
本発明は、上記課題を解決するためになされたものであり、その第１の側面は、入力端子に供給される入力電流に応じて発光する発光部と、上記発光部の上記入力端子に接続される接続配線とを備え、上記接続配線は、当該画素回路における他の配線より融点が低い画素回路である。これにより、発光部が滅欠点となった場合には、接続配線を溶断させるという作用をもたらす。
【００２３】
また、この第１の側面において、上記接続配線は、上記発光部が短絡した場合には上記入力電流により当該接続配線自身が溶断して上記入力電流を遮断するようにしてもよい。これにより、発光部が短絡して滅欠点となった場合には入力電流により当該接続配線自身が溶断して入力電流を遮断させるという作用をもたらす。
【００２４】
また、この第１の側面において、上記発光部は、複数の発光素子を含み、上記接続配線は、上記複数の発光素子の各々の入力端子に接続するようにしてもよい。これにより、少なくとも１つの発光素子が滅欠点となった場合においても、他の発光素子を発光させるという作用をもたらす。
【００２５】
また、この第１の側面において、上記接続配線を錫合金にしてもよい。これにより、発光部が滅欠点となった場合には、接続配線を溶断させるという作用をもたらす。
【００２６】
また、この第１の側面において、上記接続配線は、当該接続配線の融点が実質的に１００℃から２００℃の範囲であるようにしてもよい。これにより、発光部が滅欠点となった場合には、接続配線を溶断させるという作用をもたらす。
【００２７】
また、この第１の側面において、上記発光部を有機ＥＬ素子にしてもよい。これにより、入力電流に応じて発光させるという作用をもたらす。
【００２８】
また、本発明の第２の側面は、入力端子に供給される入力電流に応じて発光する発光部と、上記発光部に上記入力電流を供給する駆動トランジスタと、上記発光部の上記入力端子と上記駆動トランジスタとの間を接続する接続配線とを備え、上記接続配線は、当該画素回路における他の配線より融点が低い画素回路である。これにより、発光部が滅欠点となった場合には、接続配線を溶断させるという作用をもたらす。
【００２９】
また、この第２の側面において、上記駆動トランジスタは、ソース配線およびドレイン配線を含み、上記接続配線の融点は、上記他の配線である上記ソース配線およびドレイン配線より低くなるようにしてもよい。これにより、発光部が滅欠点となった場合には、駆動トランジスタのソース配線およびドレイン配線より先に接続配線を溶断させるという作用をもたらす。
【発明の効果】
【００３０】
本発明によれば、滅欠点による画素の焼損を防止することができるという優れた効果を奏し得る。
【発明を実施するための最良の形態】
【００３１】
次に本発明の実施の形態について図面を参照して詳細に説明する。
【００３２】
図１は、本発明の実施の形態における画素回路の一構成例を示す等価回路図である。ここでは、画素開口部を２つに分割することを想定している。
【００３３】
画素回路２００は、データ線１１０と、走査線１２０と、電源線１３０と、書込みトランジスタ２１０と、駆動トランジスタ２２０と、保持容量２３０と、低融点配線２６１および３６１と、発光素子２４０および３４０とを備える。画素回路２００は、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素および青色を発光する青色発光副画素の３つの副画素を備えるが、この３つの副画素の構成はそれぞれ同じものである。そのため、説明の便宜上、ここでは、１つの副画素を画素回路２００として説明する。また、この画素回路２００として説明する副画素は、特許請求の範囲に記載の画素回路の一例である。
【００３４】
書込みトランジスタ２１０のゲート端子およびドレイン端子には、それぞれ走査線１２０およびデータ線１１０が接続される。そして、書込みトランジスタ２１０のソース端子には、保持容量２３０の一方の電極および駆動トランジスタ２２０のゲート端子（ｇ）が接続される。ここでは、この接続部位を第１ノード（ＮＤ１）２５０とする。
【００３５】
駆動トランジスタ２２０のドレイン端子（ｄ）には、電源線１３０が接続される。そして、駆動トランジスタ２２０のソース端子（ｓ）には、保持容量２３０の他方の電極および低融点配線２６１および３６１の一端が接続される。ここでは、この接続部位を第２ノード（ＮＤ２）２６０とする。
【００３６】
低融点配線２６１および３６１の他端には、それぞれ発光素子２４０および３４０の入力端子が接続される。
【００３７】
書込みトランジスタ２１０は、走査線１２０からの制御信号に応じてデータ線１１０からの映像信号を保持容量２３０に書き込むものである。この書込みトランジスタ２１０は、走査線１２０の制御信号の電位がＨレベルのときに導通状態となり、Ｌレベルのときに非導通状態となる。
【００３８】
駆動トランジスタ２２０は、電源線１３０から電源電位を受けて、保持容量２３０に与えられた映像信号に応じた駆動電流を生成するものである。この駆動トランジスタ２２０は、生成した駆動電流を発光素子２４０および３４０の入力端子に供給するものである。なお、この駆動トランジスタ２２０は、特許請求の範囲に記載の駆動トランジスタの一例である。
【００３９】
保持容量２３０は、発光素子２４０および３４０に駆動電流を供給するための電圧が与えられるものである。
【００４０】
発光素子２４０および３４０は、駆動トランジスタ２２０により発光素子２４０および３４０の入力端子に供給される駆動電流の大きさに応じて発光するものである。この発光素子２４０および３４０は、例えば、有機ＥＬ素子によって実現される。なお、発光素子２４０および３４０は、特許請求の範囲に記載の発光部および複数の発光素子の一例である。
【００４１】
低融点配線２６１および３６１は、発光素子２４０および３４０のうち何れか一方が滅欠点となった場合には、その発光素子に接続された低融点配線２６１または３６１自身が溶断して、画素回路２００の焼損を防止するためのものである。この低融点配線２６１および３６１は、いわゆるヒューズの役割を果たす。また、この低融点配線２６１および３６１は、溶断して、滅欠点となった発光素子２４０または３４０に供給される電流を遮断することによって、その電流を他方の発光素子３４０または２４０に供給させ、画素回路２００の輝度を維持させる役割を果たす。また、低融点配線２６１および３６１は、発光素子２４０および３４０が正常に発光する場合には、駆動トランジスタ２２０からの駆動電流を発光素子２４０および３４０の入力端子に供給する。
【００４２】
この低融点配線２６１および３６１は、画素回路２００における他の配線より融点が低い。この低融点配線２６１および３６１の融点は、約１００℃から２００℃の範囲であることが望ましい。これは、駆動トランジスタが焼損する温度が２００℃付近であると想定されることと、最低限必要となる耐熱性とを考慮したものである。低融点配線２６１および３６１は、例えば、錫合金を主成分とすることができる。このような材料としては、Ｓｎ９１−Ｚｎ９、Ｓｎ６０−Ｃｄ４０、Ｓｎ２０−Ａｕ８０、ＳｎＡｇＣｕまたはＳｎＺｎＢｉ等が例示される。なお、低融点配線２６１および３６１は、特許請求の範囲に記載の接続配線の一例である。
【００４３】
ここで、画素回路２００における発光素子３４０が滅欠点となった場合について次図を参照して説明する。
【００４４】
図２は、本発明の実施の形態における発光素子３４０が滅欠点となった場合における画素回路２００の模式的な等価回路図である。ここでは、図１に示した発光素子３４０に代えて滅欠点となった発光素子３４９が示されている。発光素子３４９以外の他の構成は、図１と同様のものであるため、ここでの詳細な説明を省略する。
【００４５】
図１３を用いて説明したように、発光素子３４９は、滅欠点になると、画素電極（アノード電極）とカソード電極が短絡したような状態となる。このとき、駆動電流が流れる経路上には、過大な電流が流れるため、低融点配線３６１は、その過大な電流により溶断する。
【００４６】
このように、発光素子３４０が滅欠点となった場合、低融点配線３６１が溶断して駆動トランジスタ２２０からの電流が遮断されることによって画素回路２００の発熱による焼損を防止することができる。また、低融点配線３６１が溶断することによって、発光素子３４９に供給される電流が遮断されるため、その分の電流は発光素子２４０に供給される。これにより、画素回路２００の輝度は、図２における画素回路２００と同程度の輝度を維持することができる。
【００４７】
なお、ここでは、発光素子３４０が滅欠点となった例について説明したが、発光素子２４０が滅欠点となった場合にも、上述と同様に、画素回路２００の発熱による焼損を防止することができる。なお、この場合、低融点配線２６１が溶断して発光素子２４０に流れる電流が遮断される。
【００４８】
図３は、本発明の実施の形態における画素回路２００のレイアウト例を模式的に示す平面図である。ここでは、書込みトランジスタ２１０、駆動トランジスタ２２０および保持容量２３０が示されている。また、発光素子２４０および３４０にそれぞれ対応する画素開口部２７０および３７０が破線により、画素電極２４１および３４１が点線により示されている。
【００４９】
書込みトランジスタ２１０は、そのドレイン配線２１６がデータ線１１０に接続され、そのゲート配線２１１が走査線１２０に接続され、そのソース配線２１７がコンタクト２５０によりゲート配線２２１に接続される。なお、データ線１１０およびソース配線２１７は、例えば、アルミニウム（Ａｌ）により形成され、ゲート配線２１１は、例えば、タンタル（Ｔａ）またはモリブデン（Ｍｏ）により形成される。
【００５０】
駆動トランジスタ２２０は、そのゲート配線２２１がコンタクト２５０により書込みトランジスタ２１０のソース配線２１７に接続され、そのドレイン配線２２６が電源線１３０に接続される。駆動トランジスタ２２０のソース配線２２７は、保持容量２３０の他方の電極と一体となっている。なお、ドレイン配線２２６およびソース配線２２７は、例えば、アルミニウム（Ａｌ）により形成され、ゲート配線２１１は、例えば、タンタル（Ｔａ）またはモリブデン（Ｍｏ）により形成される。なお、ソース配線２２７およびドレイン配線２２６は、特許請求の範囲に記載のソース配線およびドレイン配線の一例である。
【００５１】
保持容量２３０は、保持容量２３０を構成する一方の電極が駆動トランジスタ２２０のゲート配線２２１と一体となっている。さらに、保持容量２３０を構成する他方の電極も駆動トランジスタ２２０のソース配線２２７と一体となっている。
【００５２】
また、保持容量２３０の他方の電極であるソース配線２２７は、コンタクト２６０により低融点配線２６１に接続される。低融点配線２６１は、画素電極コンタクト２６２により画素電極２４１に接続される。また、ソース配線２２７と一体となっている配線２６３は、コンタクト３６０により低融点配線３６１に接続される。低融点配線３６１は、画素電極コンタクト３６２により画素電極３４１に接続される。
【００５３】
ここで、上述のように、ドレイン配線２２６、ソース配線２２７および配線２６３をアルミニウム（Ａｌ）と想定しているため、低融点配線２６１および３６１には、アルミニウム（Ａｌ）より融点が低い材料が用いられる。そのため、滅欠点により画素回路２００に過大な電流が流れたときには、低融点配線２６１および３６１が最初に溶断する。これにより、画素回路２００の発熱を防止し、発熱による画素回路２００の焼損を防止することができる。
【００５４】
図４は、図３に付したＡ−Ｂにおける画素回路２００の断面構造を模式的に示す断面図である。ここでは、駆動トランジスタ２２０、保持容量２３０、コンタクト２６０および発光素子２４０の断面構造が示されている。
【００５５】
駆動トランジスタ２２０は、ボトムゲート型のｎチャンネル型の薄膜トランジスタである。この駆動トランジスタ２２０は、ガラス基板２０１上にパターン形成されたゲート配線２２１を覆うようにゲート絶縁膜２２２が形成される。そして、ゲート絶縁膜２２２上に、例えば、非晶質珪素または微結晶珪素からなるチャンネル層２２３がパターン形成される。さらに、チャンネル層２２３上には、チャンネル層２２３の中央部に第１無機保護膜２２８が形成され、この第１無機保護膜２２８により低抵抗半導体膜であるドレイン層２２４およびソース層２２５が分離されて形成される。その上に、ドレイン配線２２６およびソース配線２２７が形成される。なお、第１無機保護膜２２８は、ドレイン配線２２６およびソース配線２２７をエッチングによりパターン形成する際のエッチングストッパとして機能する。
【００５６】
保持容量２３０は、駆動トランジスタ２２０を形成するゲート配線２２１、ゲート絶縁膜２２２、ソース層２２５およびソース配線２２７により形成される。
【００５７】
駆動トランジスタ２２０および保持容量２３０が形成された後、これらを不純物から保護するための第２無機保護膜２０２が形成される。そして、ソース配線２２７と低融点配線２６１とを接続するコンタクト２６０が形成される。その後、これらを覆うように平坦化膜２０３が形成される。平坦化膜２０３の上には、画素電極２４１および画素分離膜２７１が形成されることによって画素開口部２７０が形成される。そして、画素開口部２７０に有機層２４２が形成される。
【００５８】
この有機層２４２の形成においては、有機層２４２が低分子有機材料である場合には主に蒸着法が用いられ、高分子有機材料である場合には主にインクジェット法が用いられる。有機層２４２の形成後、カソード電極２４３が形成されることによって、発光素子２４０が形成される。
【００５９】
図５は、図３に付したＣ−Ｄにおける画素回路２００の断面構造を模式的に示す断面図である。ここでは、画素電極コンタクト２６２および配線２６３の断面構造が示されている。配線２６３は、駆動トランジスタ２２０からの駆動電流を画素電極３４１に供給するための配線である。この配線２６３は、ガラス基板２０１上に形成されたゲート絶縁膜２２２上に形成される。そして、配線２６３を覆うように第２無機保護膜２０２が形成される。
【００６０】
画素電極コンタクト２６２は、第２無機保護膜２０２の上に形成された低融点配線２６１と画素電極２４１とを接続するものである。この画素電極コンタクト２６２は、パターン形成された低融点配線２６１上に平坦化膜２０３が形成された後に、コンタクトホールが形成され、その上に画素電極２４１が形成される。
【００６１】
このように、本発明の実施の形態によれば、ドレイン配線２２６、ソース配線２２７および配線２６３に比べて融点の低い低融点配線２６１および３６１を設けることによって、滅欠点により過大電流が流れた場合には、低融点配線２６１および３６１が溶断する。これにより、画素回路２００の発熱を防止し、発熱による画素回路２００の焼損を防止することができる。さらに、滅欠点により低融点配線２６１または３６１が溶断することにより、画素回路２００の輝度は、発光素子２４０および３４０の両者が正常に発光する場合と同程度の輝度を維持することができる。したがって、画素回路２００の点欠陥として視認させ難くすることができる。また、発光素子２４０および３４０の何れか一方が滅欠点となった場合においても、カソード電極成膜後におけるレーザリペアなどの修復工程が不要であるため、修復工程を低減することができる。
【００６２】
なお、本発明の実施の形態では、２つの発光素子２４０および３４０を備える画素回路２００の一例について説明したが、３つ以上の発光素子を備える画素回路に適用することができる。この場合、発光素子ごとに発光素子の入力端子に接続される低融点配線を設けることによって実現することができる。
【００６３】
なお、本発明の実施の形態では、書込みトランジスタ２１０と駆動トランジスタ２２０と保持容量２３０とを備える画素回路２００について説明したが、本発明はこれに限定されるものではない。ここで、画素回路２００以外の他の画素回路の構成例として画素回路４００、５００および６００について図面を参照して簡単に説明する。
【００６４】
図６は、本発明の実施の形態における第１の変形例である画素回路４００の一構成例を示す模式的な回路図である。画素回路４００は、画素回路２００の電源線１３０に代えて電源制御線４１０および第１トランジスタ４２０を備える。これら以外の他の構成は、画素回路２００と同様であるため、ここでの説明を省略する。
【００６５】
電源制御線４１０は、第１トランジスタ４２０を制御するための制御信号を第１トランジスタ４２０に供給するものである。第１トランジスタ４２０は、電源制御線４１０からの制御信号に応じて駆動トランジスタ２２０のドレイン端子に電源電位（Ｖｃｃ）を供給するものである。
【００６６】
このように、第１トランジスタ４２０を制御することによって、駆動トランジスタ２２０のドレイン端子に電源電位（Ｖｃｃ）が供給される。これにより、駆動トランジスタ２２０により発光素子２４０および３４０に駆動電流が供給されて、発光素子２４０および３４０が発光する。そして、発光素子２４０または３４０が滅欠点となったときには、低融点配線２６１または３６１が溶断して画素回路４００の発熱を防止することができる。
【００６７】
図７は、本発明の実施の形態における第２の変形例である画素回路５００の一構成例を示す模式的な回路図である。画素回路５００は、画素回路４００の構成に加えて第１補正制御線５１０および第２トランジスタ５２０を備える。これら以外の他の構成は、画素回路４００と同様であるため、ここでの説明を省略する。
【００６８】
第１補正制御線５１０は、第２トランジスタ５２０を制御するための制御信号を第２トランジスタ５２０に供給するものである。第２トランジスタ５２０は、第２ノード（ＮＤ２）２６０を初期化するための電位（Ｖｓｓ）を、第１補正制御線５１０からの制御信号に応じて第２ノード（ＮＤ２）２６０に設定するものである。
【００６９】
このように、第２トランジスタ５２０を制御することによって、第２ノード（ＮＤ２）２６０に初期化するための電位（Ｖｓｓ）が設定される。これにより、駆動トランジスタ２２０により発光素子２４０および３４０に駆動電流が供給されて、発光素子２４０および３４０が発光する。そして、発光素子２４０または３４０が滅欠点となったときには、低融点配線２６１または３６１が溶断して画素回路５００の発熱を防止することができる。
【００７０】
図８は、本発明の実施の形態における第３の変形例である画素回路６００の一構成例を示す模式的な回路図である。画素回路６００は、画素回路５００に加えて第２補正制御線６１０および第３トランジスタ６２０を備える。これら以外の他の構成は、画素回路５００と同様であるため、ここでの説明を省略する。
【００７１】
第２補正制御線６１０は、第３トランジスタ６２０を制御するための制御信号を第３トランジスタ６２０に供給するものである。第３トランジスタ６２０は、第２補正制御線６１０からの制御信号に応じて駆動トランジスタ２２０の閾値電圧を補正するための基準信号の電位（Ｖｏｆｓ）を第１ノード（ＮＤ１）２６０に設定するものである。
【００７２】
このように、第３トランジスタ６２０を制御することによって、基準信号の電位（Ｖｏｆｓ）が第１ノード（ＮＤ１）２６０に設定される。これにより、駆動トランジスタ２２０により発光素子２４０および３４０に駆動電流が供給されて、発光素子２４０および３４０が発光する。そして、発光素子２４０または３４０が滅欠点となったときには、低融点配線２６１または３６１が溶断して画素回路６００の発熱を防止することができる。
【００７３】
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、上述のように特許請求の範囲における発明特定事項とそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態における画素回路の一構成例を示す等価回路図である。
【図２】本発明の実施の形態における発光素子３４０が滅欠点となった場合における画素回路２００の模式的な等価回路図である。
【図３】本発明の実施の形態における画素回路２００のレイアウト例を模式的に示す平面図である。
【図４】図３に付したＡ−Ｂにおける画素回路２００の断面構造を模式的に示す断面図である。
【図５】図３に付したＣ−Ｄにおける画素回路２００の断面構造を模式的に示す断面図である。
【図６】本発明の実施の形態における第１の変形例である画素回路４００の一構成例を示す模式的な回路図である。
【図７】本発明の実施の形態における第２の変形例である画素回路５００の一構成例を示す模式的な回路図である。
【図８】本発明の実施の形態における第３の変形例である画素回路６００の一構成例を示す模式的な回路図である。
【図９】従来の有機ＥＬ表示装置の一構成例を示す図である。
【図１０】表示領域８０２に形成される画素のレイアウト例を模式的に示す平面図である。
【図１１】図１０に付したＥ−Ｆ線における画素の断面を模式的に示す断面図である。
【図１２】滅欠点となった場合における画素の断面を模式的に示す断面図である。
【図１３】図１２における滅欠点となった発光素子８８０を含む画素の一構成例を示す等価回路である。
【符号の説明】
【００７５】
１１０  データ線
１２０  走査線
１３０  電源線
２００  画素回路
２０１  ガラス基板
２０２  第２無機保護膜
２０３  平坦化膜
２１０  書込みトランジスタ
２１１、２２１  ゲート配線
２１６、２２６  ドレイン配線
２１７、２２７  ソース配線
２２０  駆動トランジスタ
２２２  ゲート絶縁膜
２２３  チャンネル層
２２４  ドレイン層
２２５  ソース層
２２８  第１無機保護膜
２３０  保持容量
２４０、３４０、３４９  発光素子
２４１、３４１  画素電極
２４２  有機層
２４３  カソード電極
２５０、２６０、３６０  コンタクト
２６１、３６１  低融点配線
２６２、３６２  画素電極コンタクト
２６３  配線
２７０、３７０  画素開口部
２７１  画素分離膜
【図１】
2010002712.tif 000003
【図２】
2010002712.tif 000004
【図６】
2010002712.tif 000005
【図７】
2010002712.tif 000006
【図８】
2010002712.tif 000007
【図９】
2010002712.tif 000008
【図１３】
2010002712.tif 000009
【図３】
2010002712.tif 000010
【図４】
2010002712.tif 000011
【図５】
2010002712.tif 000012
【図１０】
2010002712.tif 000013
【図１１】
2010002712.tif 000014
【図１２】
2010002712.tif 000015