(57)【要約】【課題】ダイオードをマトリクス状に2次元に配置し、行単位で、定電流で駆動される熱型赤外線固体撮像素子では、配線での電圧降下量が画素毎に異なることによる出力分布が課題であった。【解決手段】熱型赤外線固体撮像素子は、垂直電源線（５０４）に画素ピッチ単位で設けた可変抵抗素子（例えば、MOSトランジスタ）（１０１）と、垂直電源線の電位を保持するサンプルホールド回路（１０２）と、垂直信号線と同一抵抗をもつ第２の垂直信号線（１０３）と、第２の垂直信号線に接続される電流源（１０４）と、サンプルホールド回路（１０２）の電位と第２の垂直信号線（１０３）の電位に基づき、可変抵抗素子（１０１）の抵抗値を制御する回路（１０５）とを備える。【選択図】図１
2010232251.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１個以上直列接続されたダイオードが含まれる画素が水平方向及び垂直方向に２次元的に配列された画素アレイと、
前記ダイオードの一端を行毎に共通接続した複数の水平駆動線と、
前記ダイオードの他端を列毎に共通接続した複数の第１の垂直信号線と、
前記各水平駆動線と第１のスイッチを介して接続され、前記複数の水平駆動線を共通接続する垂直電源線と、
前記スイッチを駆動する垂直走査回路と、
前記第１の垂直信号線端の電圧を所定の積分時間の間、積分する積分回路と、
前記第１の垂直信号線に接続された電流源と、
前記垂直電源線に画素ピッチ単位で設けた可変抵抗素子と、
前記垂直電源線端の電位を保持するサンプルホールド回路と、
前記第１の垂直信号線と同一抵抗をもつ第２の垂直信号線と、
前記第２の垂直信号線に接続される電流源と、
前記サンプルホールド回路の電位と前記第２の垂直信号線の電位との差に基づき、前記可変抵抗素子の抵抗値を制御する回路と
を備えたことを特徴とする熱型赤外線固体撮像素子。
【請求項２】
前記可変抵抗素子の抵抗値を制御する回路は、前記画素アレイの所定行の画素の通電時における垂直電源線端の電位を保持した前記サンプルホールド回路の出力電位と、前記第２の垂直信号線の電位とが等しくなるように、前記可変抵抗素子の抵抗値を制御する、ことを特徴とする請求項１記載の熱型赤外線固体撮像素子。
【請求項３】
少なくとも１個以上直列接続されたダイオードが含まれる画素が垂直方向及び水平方向にｍ行×ｎ列に配列され、少なくとも１列の画素は、断熱構造及び／もしくは赤外線吸収構造を有さず、または、入射赤外線反射構造を有する画素アレイと、
前記ダイオードの一端を行毎に共通接続した複数の水平駆動線と、
前記各水平駆動線と第１のスイッチを介して接続され、前記複数の水平駆動線を共通接続する垂直電源線と、
前記スイッチを駆動する垂直走査回路と、
前記垂直信号線に接続された電流源と、
前記垂直信号線端の電圧を所定の積分時間の間、積分する積分回路と、
前記垂直電源線に画素ピッチ単位で設けられた可変抵抗素子と、
前記１列の画素において第１行目の画素を通電した時の垂直信号線の電位を保持する第１のサンプルホールド回路と、
前記１列の画素において第ｍ行目の画素を通電した時の垂直信号線の電位を保持する第２のサンプルホールド回路と、
前記第１及び第２のサンプルホールド回路の出力電位の差に基づき、前記可変抵抗素子の抵抗値を制御する回路と
を備えたことを特徴とする熱型赤外線固体撮像素子。
【請求項４】
前記可変抵抗素子の抵抗値を制御する回路は、前記第１のサンプルホールド回路の出力電位と第２のサンプルホールド回路の出力電位とが等しくなるように、前記可変抵抗素子の抵抗値を制御する、ことを特徴とする請求項３記載の熱型赤外線固体撮像素子。
【請求項５】
前記可変抵抗素子はMOSトランジスタを含む、ことを特徴とする請求項１または３記載の熱型赤外線固体撮像素子。
【請求項６】
前記可変抵抗素子は、前記MOSトランジスタに並列接続された抵抗をさらに含む、ことを特徴とする請求項５記載の熱型赤外線固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射赤外線による温度変化を2次元配列されたセンサで検出する熱型赤外線固体撮像素子に関し、特に、センサからの電気信号を信号処理回路にて積分処理した後に出力する熱型赤外線固体撮像素子に関する。
【背景技術】
【０００２】
定電流駆動されたダイオードの順方向電圧の温度依存性を利用した赤外線固体撮像素子の回路として特許文献1に記載されたものがある。図６に特許文献１に記載の赤外線固体撮像素子の構成を示す。
【０００３】
固体撮像素子では画素間の特性均一性が重要である。ダイオードの順方向電圧やその温度依存性は固体間のバラツキが非常に小さく、特性均一性を図る上で特に有効である。赤外線検知部となる断熱構造を有したダイオード501が、感度を高めるために複数個（図６の例では3個）直列に接続されている。ダイオード501は2次元に（図６の例では4行×4列）配列されて画素アレイを構成する。行毎に各画素のダイオード501の陽極は水平駆動線502によって共通接続され、列毎に各画素のダイオード501の陰極は垂直信号線507によって共通接続されている。垂直走査回路506とスイッチ503により、各行の水平駆動線502が垂直電源線504に順に接続される。これにより、電源端子505から、選択された行のダイオード501に電源電圧VDDが供給される。また、特許文献１では、ダイオード501の陰極側に接続された垂直信号線507の終端に定電流源508が接続されており、このため、ダイオード501は定電流駆動となる。定電流源508の両端の電圧は積分回路509で積分及び増幅され、水平走査回路510とスイッチ511によって順に出力端子512へ出力される。
【０００４】
水平駆動線502に流れる電流は画素エリアの右端にいく程減少するので、駆動線内の列間で電圧分布が生じる。このため、特許文献１では、水平駆動線502と同一抵抗をもつバイアス線519を積分回路509近傍に配置し、画素列単位で電流源508と同一電流を流す第2の電流源520を配置している。これにより、水平駆動線502内の電圧分布を模擬して、バイアス線519の電圧と、垂直信号線507の電圧とを積分回路509によって差動積分することで、水平駆動線502における電圧降下分布による積分回路509の飽和等を防止して、必要な増幅度を容易に確保することを可能としている。
【０００５】
また、電流源515により定電流駆動され、断熱構造をもたないダイオード514からなる参照信号出力回路513が設けられている。バイアス線519には、この参照信号出力回路513の電圧をもとにローパスフィルタ516、518とバッファ517を介して電圧が与えられている。これにより温度ドリフトも少ない赤外線固体撮像素子を実現している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３-２２２５５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献1では垂直電源線504及び垂直信号線507の抵抗による電圧分布（ばらつき）に起因する出力分布について考慮していない。熱型赤外線固体撮像素子の赤外光に対するレスポンス、即ち、画素の両端電圧の変化は、垂直電源線504及び垂直信号線507における電圧降下成分にくらべはるかに小さい。このため、撮像した画像に垂直電源線504及び垂直信号線507の抵抗による電圧分布が発生すると、その電圧降下分布によって増幅回路509が飽和等をおこし、必要な増幅度を確保できないという問題がある。
【０００８】
ここで、垂直電源線504及び垂直信号線507の抵抗による電圧分布について図７を用いて考察する。図７は、図６に示す回路において、水平駆動線502、垂直電源線504及び垂直信号線507の画素ピッチ単位での抵抗を明示的に示した図である。図７では、下から2行目が通電されているとし、その際の電流の流れる経路を破線で示している。なお、説明の便宜上、図７において、画素アレイは4行×4列構成とし、通電している下から2行目のダイオードを白抜きで表示している。また、簡単のため積分回路509は単一入力構成とし、ダイオードは画素内で1個としている。また、水平走査回路510、ローパスフィルタ516、518と、バッファ517、バイアス線519等の構成も省略し、要部のみを示している。また、積分回路509は単一入力構成としている。
【０００９】
図７において、垂直電源線504、水平駆動線502、垂直信号線507の画素ピッチ単位での抵抗を、それぞれをRb, Rd, Rsとする。設計上、水平駆動線502は行間で、垂直信号線507は列間で同じレイアウトであり、Rdは行間で、Rsは列間で一致している。電流源508の電流をIとする。とする。下から2行目が通電された場合、垂直電源線504には水平方向の画素数（4個）分の電流4Iが流れるのに対し、垂直信号線507には電流Iが流れる。よって、下から2行目が通電された場合の、垂直方向の配線における電圧降下ΔVv2は次式で示される。
ΔVv2＝Rb・4I＋2Rs・I                (1)
【００１０】
同様に、下から3行目を通電した時の垂直方向の配線における電圧降下ΔV3は次式で示される。
ΔVv3＝2Rb・4I＋Rs・I                 (2)
【００１１】
同様に、下から4行目、1行目をそれぞれ通電した時の垂直方向の配線における電圧降下ΔVv4、ΔVv1は次式で示される。
ΔVv4＝3Rb・4I                        (3)
ΔVv1＝3Rs・I                         (4)
【００１２】
上記の関係をM行×N列の画素アレイに拡張し、下からm行目に通電した場合の垂直方向の配線における電圧降下ΔVmは次式で示される。
ΔVvm＝(m-1)・Rb・NI＋(M−m)・Rs・I
＝m・(N・Rb−Rs)・I−m・Rb・N・I ＋M・Rs・I          (5)
よって、通電する行に関わらず垂直方向の配線における電圧降下ΔVmを一定にするための条件は以下となる。
N・Rb＝Rs                 (6)
【００１３】
すなわち、（6）式の関係を満たすように、垂直電源線504と垂直信号線507のレイアウトを決定する必要がある。ただし、図からわかるように、垂直電源線504と垂直信号線507の周囲回路すなわち周囲レイアウトが異なるため、単位長あたりのRb、Rsはプロセス変動により同じ割合だけ変化するとは限らず(6)式の関係をレイアウトのみで厳密に一致させることは困難である。特に画素数（N）が大きくなると、RbとRsに少しのずれが発生しても、垂直電源線504と垂直信号線507での電圧降下量の差が大きくなり、さらに積分回路509でこの値が増幅されることになるので、素子出力における出力分布は大きくなる可能性がある。
【００１４】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、垂直配線系での電圧降下分布を低減できる赤外線固体撮像素子を提供することにある。
【課題を解決するための手段】
【００１５】
本発明に係る第１の赤外線固体撮像素子は、少なくとも１個以上直列接続されたダイオードが含まれる画素が水平方向及び垂直方向に２次元的に配列された画素アレイと、ダイオードの一端を行毎に共通接続した複数の水平駆動線と、ダイオードの他端を列毎に共通接続した複数の第１の垂直信号線と、各水平駆動線と第１のスイッチを介して接続され、複数の水平駆動線を共通接続する垂直電源線と、スイッチを駆動する垂直走査回路と、第１の垂直信号線端の電圧を所定の積分時間の間、積分する積分回路と、第１の垂直信号線に接続された電流源とを備える。さらに、第１の赤外線固体撮像素子は、垂直電源線に画素ピッチ単位で設けた可変抵抗素子と、垂直電源線端の電位を保持するサンプルホールド回路と、第１の垂直信号線と同一抵抗をもつ第２の垂直信号線と、第２の垂直信号線に接続される電流源と、サンプルホールド回路の電位と第２の垂直信号線の電位との差に基づき、可変抵抗素子の抵抗値を制御する回路とを備える。
【００１６】
本発明に係る第２の赤外線固体撮像素子は、少なくとも１個以上直列接続されたダイオードが含まれる画素が垂直方向及び水平方向にｍ行×ｎ列に配列された画素アレイと、ダイオードの一端を行毎に共通接続した複数の水平駆動線と、各水平駆動線と第１のスイッチを介して接続され、複数の水平駆動線を共通接続する垂直電源線と、スイッチを駆動する垂直走査回路と、垂直信号線に接続された電流源と、垂直信号線端の電圧を所定の積分時間の間、積分する積分回路とを備える。前記画素アレイの少なくとも１列の画素は、断熱構造及び／もしくは赤外線吸収構造を有さず、または、入射赤外線反射構造を有する。第２の赤外線固体撮像素子はさらに、垂直電源線に画素ピッチ単位で設けられた可変抵抗素子と、前記１列の画素において第１行目の画素を通電した時の垂直信号線の電位を保持する第１のサンプルホールド回路と、前記１列の画素において第ｍ行目の画素を通電した時の垂直信号線の電位を保持する第２のサンプルホールド回路と、第１及び第２のサンプルホールド回路の出力電位の差に基づき可変抵抗素子の抵抗値を制御する回路とを備える。
【発明の効果】
【００１７】
本発明に係る第１の赤外線固体撮像素子では、垂直信号線と同一抵抗をもつダミー垂直信号線の電位降下と垂直電源線での電位降下が一致するように、MOSトランジスタのゲート電位すなわち垂直電源線の抵抗が制御される。これにより画素数や配線レイアウトや配線構造によらず、直配線系での電圧降下の行間での分布をゼロに出来る。したがって、回路での飽和を起こすことなく必要な増幅度が確保でき、かつ、出力均一性がよい赤外線固体撮像素子が実現できる。
【００１８】
本発明に係る第２の赤外線固体撮像素子では、画素エリアの中に赤外線に感知しないダイオードを設けた画素列を設け、その画素列において、最初及び最終画素通電時の各々の垂直信号線電位から垂直信号線での電位降下と垂直電源線での電位降下の差を求め、この差がゼロになるように、MOSトランジスタのゲート電位すなわち垂直電源線の抵抗が制御される。これにより画素数や配線レイアウトや配線構造によらず、直配線系での電圧降下の行間での分布をゼロに出来る。したがって、回路での飽和を起こすことなく必要な増幅度が確保でき、かつ、出力均一性がよい赤外線固体撮像素子が実現できる。
【図面の簡単な説明】
【００１９】
【図１】（ａ）本発明の実施の形態１における熱型赤外線固体撮像素子の構成を示す図である。（ｂ）熱型赤外線固体撮像素子に適用可能な可変抵抗素子の一例を示す図である。
【図２】熱型赤外線固体撮像素子の動作を示すタイミング図である。
【図３】差動積分回路の構成例を示す回路図である。
【図４】本発明の実施の形態２における熱型赤外線固体撮像素子の構成を示す図である。
【図５】本発明の実施の形態３における熱型赤外線固体撮像素子の構成を示す図である。
【図６】従来の熱型赤外線固体撮像素子を示す回路図である。
【図７】従来の熱型赤外線固体撮像素子において垂直方向の電圧降下を説明した図である。
【発明を実施するための形態】
【００２０】
実施の形態１．
図１（ａ）に本発明の第1の実施形態による4×4画素構成の赤外線固体撮像素子を示す。本実施形態の赤外線固体撮像素子は、図６、７に示した特許文献１の赤外線固体撮像素子の構成に加えて、垂直電源線504に画素ピッチ単位で可変抵抗素子となるMOSトランジスタ101が設けられている。さらに、赤外線固体撮像素子は、サンプルホールド回路102と、ダミー垂直信号線（第２の垂直信号線）103と、ダミー垂直信号線103において垂直信号線507と同じ電流（I）を流す電流源104と、サンプルホールド回路102とダミー垂直信号線103の電位の差に比例した電圧を出力する差動アンプ105とを備える。
【００２１】
なお、図１（ａ）では、図７と同様に、説明の便宜上、水平走査回路510、ローパスフィルタ516、518と、バッファ517、バイアス線519等の構成は省略し、要部のみを示している。また、積分回路509は単一入力構成としている（後述の図４、５においても同じ）。また、図７において、上から第１行目のダイオードの白抜き表示は第１行目が通電していることを示している。
【００２２】
サンプルホールド回路102は、垂直電源線504において、電流源508に最も近い行に通電された場合、即ちゲート5034にクロックが与えられたときの、垂直電源線504の電位をサンプルホールドする。
【００２３】
各MOSトランジスタ101のゲートには差動アンプ105の出力が接続されている。MOSトランジスタ101は線型領域で動作し、ゲート5031、5032、…の電圧に応じて、MOSトランジスタ101のドレイン・ソース間の抵抗が変化する。図１の例では、MOSトランジスタ101はPチャネル型で構成しており、ゲート電圧が低くなるほど、ドレイン・ソース間の抵抗は小さくなる。
【００２４】
本実施形態では、図１の１番下の行が通電されるときは垂直配線系の電圧降下は垂直信号線507の抵抗のみが寄与し、同図から3画素分の垂直信号線507の抵抗となる。図１では、この電圧降下と同じ電圧降下量を得るためにダミー垂直信号線103では３画素分の抵抗を示している。すなわち、図１の構成例では、ダミー垂直信号線103の抵抗値は3Rsとなる。より具体的には、ダイオード501の陰極側が垂直信号線507に接続される箇所に着目して、最初の行の接続点から、最後の行の接続点までの垂直信号線507のレイアウトと同じものを画素エリア外に配置してダミー垂直信号線103とすればよい。
【００２５】
図２は、スイッチ503のゲート5031〜5034に加えられるクロックを示した図である。各スイッチのゲート5031〜5034には水平走査期間単位で順にクロックが与えられる。クロックが与えられている期間が行単位でのダイオード通電時間（行通電時間）となる。この期間の間、積分回路509で信号が積分増幅される。よって、行通電時間を長くするほど、積分回路509の増幅率も高くなり、雑音も低減できる。通常は水平走査期間の90％近い期間が行通電時間に割り当てられる。
【００２６】
図３は、積分回路509の構成を示した図である。差動電圧電流変換アンプ701はで2つの入力信号電圧V+、V-の差分に比例した電流を出力する。この電流は水平帰線期間（水平走査期間から行通電期間を除いた期間）に周期的にスイッチ703で所定の電圧VRにリセットされる積分容量702に、行通電期間の間、流れ込み、積分容量702の電位を変化させる。この変化は行通電期間の終わりにサンプルホールド回路704でサンプルホールドされ、バッファアンプ705を介して出力される。
【００２７】
図１に戻り、サンプルホールド回路102は、サンプルホールドトランジスタ106とサンプルホールド容量107で構成される。サンプルホールドトランジスタ106のゲートは、最終行の通電を制御するトランジスタ503のゲート5034に接続されている。
【００２８】
サンプルホールド回路102には、画素アレイの下から第４行目を通電したときの、垂直電源線504の電圧、即ち端子505から与えられる電源電圧（VDD）から、(3)式で示された電圧降下分を差し引いた電圧が入力される。サンプルホールド回路102は、この電圧をサンプルホールドし、差動アンプ105の非反転入力端子に出力する。すなわち、そのときの差動アンプ105の非反転入力端子電圧V＋は次式で与えられる。
V＋＝VDD−3Rb・4I                    (7)
【００２９】
一方、差動アンプ105の反転入力端子の電圧V−は、電源電圧（VDD）から(4)式で示された電圧降下分を差し引いた電圧となる。
V−＝VDD−3Rs・I                    (8)
【００３０】
ここで、以下の(9)式の関係が満たされる場合、差動アンプ105の出力は増加し、すなわちMOSトランジスタ101のゲート電圧が増加し、MOSトランジスタ101のドレイン・ソース間の抵抗すなわちRbが増加して、(7)式で示される非反転入力端子電圧V＋を下降させる。
V＋＞V−                             (9)
【００３１】
逆に、以下の(10)式の関係が満たされる場合、差動アンプ105の出力は減少し、すなわちMOSトランジスタ101のゲート電圧が減少し、MOSトランジスタ101のドレイン・ソース間の抵抗すなわちRbが減少して、(7)式で示される非反転入力端子電圧V＋を上昇させる。
V−＞V＋                            (10)
【００３２】
以上のような帰還動作により、最終的には、差動アンプ105の非反転入力端子電圧V＋と反転入力端子電圧V−が一致するようにMOSトランジスタ101のドレイン・ソース間の抵抗が制御される。これにより、(6)式の関係が満たされるように、可変抵抗素子であるMOSトランジスタ101の抵抗値（Rb）が制御される。
【００３３】
以上のように本実施形態では4×4画素の構成について説明したが、より一般的なM×N画素の赤外線固体撮像素子に適用しても、(6)式の関係が常に一致するように抵抗Rbが制御されることになる。よって、画素数や配線レイアウトや配線構造によらず、垂直配線系での電圧降下の行間での分布を0に出来る。
【００３４】
なお、一般的にはMOSトランジスタのドレイン・ソース間抵抗は数十Ω以上あり、必要とされる垂直電源線の抵抗よりはるかに大きい場合が多い。このような場合は図１（ｂ）に示すようにトランジスタ101のドレイン・ソース間に並列にバイパス抵抗201を設けて、ドレインとソース間の合成抵抗値を下げてもよい。この場合、トランジスタ101のドレイン・ソース間抵抗とバイパス抵抗201の合成抵抗値は必ずバイパス抵抗201の値より小さくなるので、バイパス抵抗201の値は（6)式で想定される抵抗より大きな値に設定しておけばよい。
【００３５】
以上のように、本実施形態では、画素アレイの下から第４行目通電時の垂直系の電位降下（ダミー垂直信号線103端の電位）と、第Ｍ行目通電時の垂直系の電位降下（垂直電源線504端の電位）が常に一致するように、垂直信号線507に接続される可変抵抗素子（MOSトランジスタ101）の抵抗値が制御される。具体的には可変抵抗素子であるMOSトランジスタ101のゲート電位が、差動アンプ105の２つの入力端子の差電圧により制御される。これにより、垂直電源線504の抵抗値Rbが(6)式の関係を満たすように設定されるため、画素アレイ内の通電する行によらず、垂直方向の分布をゼロにすることが可能となる。
【００３６】
実施の形態２．
図４に本発明の第２の実施形態による4×4画素構成の赤外線固体撮像素子の構成を示す。実施の形態１とは、垂直電源線504において電圧降下量をサンプリングする点が異なる。すなわち、本実施形態では、下から第２行目の画素の通電時の垂直電源線504の電圧をサンプルホールドし、差動アンプ105に入力する。この場合、垂直電源線504における抵抗寄与は１画素分である。よって、ダミー垂直信号線103の長さ（抵抗値）は、垂直信号線507の１画素分の長さ（抵抗値）と等しくしている。本実施形態においても、実施の形態１と同じ効果が得られる。
【００３７】
図４の場合、サンプルホールド回路102から差動アンプ105の非反転入力端子に入力される電圧V＋は次式で与えられる。
V＋＝VDD−Rb・4I                   (11)
【００３８】
一方、差動アンプ105の反転入力端子の電圧V−は次式で与えられる。
V−＝VDD−Rs・I                    (12)
【００３９】
差動アンプ105の働きにより(11)式と(12)式が等しくなるよう作用するため、垂直電源線504の抵抗値Rbが（6）式の関係を満たすように設定され、よって、垂直方向の電圧降下分布を削減できる。
【００４０】
すなわち、実施の形態1では、垂直方向の全画素にわたる垂直信号線507と垂直電源線504での電圧降下を等しくするように帰還を施したが、これに限定されない。本実施の形態のように、垂直電源線504の電圧降下をサンプリングする位置は任意であってよく、サンプリングする位置に応じてダミー垂直信号線103の長さ（抵抗値）を設定すればよい。
【００４１】
実施の形態３．
図５に本発明の第３の実施形態による4×4画素構成の赤外線固体撮像素子の構成を示す。本実施形態では、ダミー垂直信号線103を設けていない。本実施形態では、画素エリアの一部に入射赤外線に反応しないダイオード（以下「参照ダイオード」という。）401で構成される画素列を設け、ダミー垂直信号線103の抵抗値の代わりに、この画素列の抵抗値を用いている。ここで、参照ダイオード401は、入射赤外線に反応するダイオード（以下「画素ダイオード」という。）501に設けている断熱構造と赤外線吸収構造の何れか一方または双方を除いて構成できる。なお、参照ダイオード401には、赤外線を反射させる構造を付与してもよい。
【００４２】
本実施形態の赤外線固体撮像素子はさらに、２つのサンプルホールド回路401、402を備えている。サンプルホールド回路401、402の出力は差動アンプ１０５の反転入力、非反転入力にそれぞれ接続される。
【００４３】
参照ダイオード401で構成された画素列において、画素アレイの下から第１行目（電源端子505に最も近い行）を通電したときの垂直信号線507の電位が、サンプルホールド回路401でサンプルホールドされる。また、最終行すなわち下から第４行目（電流源508に最も近く、電源端子505から最も遠い行）を通電したときの垂直信号線507の電位が、サンプルホールド回路402でサンプルホールドされる。
【００４４】
具体的には、サンプルホールド回路401はゲート5031と同じクロックで制御され、サンプルホールド回路402はゲート5034と同じクロックで制御される。サンプルホールドされた電位は差動アンプ105に入力され、その出力が垂直電源線504を構成するMOSトランジスタ101のゲートに入力される。結果として、差動アンプ105の出力は、垂直信号線507での電圧降下（3Rs・I）と垂直電源線504での電圧降下（3Rb・4I）の差に比例した量になり、この値が0になるようにMOSトランジスタ101のドレイン・ソース間抵抗が制御される。これにより、(6)式が満たされ、画素数や配線レイアウトや配線構造によらず、垂直配線系での電圧降下の行間での分布を0に出来る。垂直信号線507は微細パターンであることが多く、そのパターン仕上がり形状は周囲のパターンレイアウトに影響されることが多い。本実施形態では、画素エリア内の垂直信号線507を用いて、垂直信号線507の電位降下を計測するので、より精度の高い分布補正が可能になる。
【００４５】
以上の実施形態では、ダイオードの電圧電流特性の温度特性を利用した熱型赤外線固体撮像素子について説明したが、ダイオードをスイッチ機能素子として扱い、かつ、画素アレイが、電流が流れる垂直信号線と水平駆動線で構成される固体撮像素子であれば、本実施形態の思想は適用可能である。例えば、ダイオードにボロメータを直列接続してボロメータの電圧電流特性の温度特性を利用した熱型赤外線固体撮像素子にも適用できる。
【符号の説明】
【００４６】
501：ダイオード、502：水平駆動線、503：スイッチ、504：垂直電源線、505：電源端子、506：垂直走査回路、507：垂直信号線、508：電流源、509：積分回路、101：MOSトランジスタ、102：サンプルホールド回路、103：第2の垂直信号線、104：電流源、105：差動アンプ、201：抵抗、401：サンプルホールド回路、402：サンプルホールド回路。
【図１】
2010232251.tif 000003
【図２】
2010232251.tif 000004
【図３】
2010232251.tif 000005
【図４】
2010232251.tif 000006
【図５】
2010232251.tif 000007
【図６】
2010232251.tif 000008
【図７】
2010232251.tif 000009