(57)【要約】【課題】  スイッチ回路の寄生容量に起因するホールド電圧の変動を抑制することが可能なホールド回路を提供する。【解決方法】  本発明のホールド回路は、入力端子と、出力端子と、保持用容量と、前記保持用容量の一端と前記出力端子の間に設けられており、前記出力端子の電圧を前記保持用容量の前記一端の電圧に等しく維持するインピーダンス変換回路と、前記出力端子の電圧と前記入力端子の電圧の比較結果に応じて、第１基準電圧と第２基準電圧の間で切り替わる比較信号を出力する比較出力端子を備える比較回路と、前記入力端子と前記保持用容量の前記一端の間に設けられており、前記比較信号が第１基準電圧の場合に非導通とし、前記比較信号が第２基準電圧の場合に導通する、ＭＯＳトランジスタを含むスイッチ回路と、前記比較回路の前記比較出力端子と前記保持用容量の前記一端の間に設けられたホールド電圧制御用容量を備えている。【選択図】  図１
2010127617.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子を備えるホールド回路であって、
保持用容量と、
前記保持用容量の一端と前記出力端子の間に設けられており、前記出力端子の電圧を前記保持用容量の前記一端の電圧に等しく維持するインピーダンス変換回路と、
前記出力端子の電圧と前記入力端子の電圧の比較結果に応じて、第１基準電圧と第２基準電圧の間で切り替わる比較信号を出力する比較出力端子を備える比較回路と、
前記入力端子と前記保持用容量の前記一端の間に設けられており、前記比較信号が第１基準電圧の場合に非導通とし、前記比較信号が第２基準電圧の場合に導通する、ＭＯＳトランジスタを含むスイッチ回路と、
前記比較回路の前記比較出力端子と前記保持用容量の前記一端の間に設けられたホールド電圧制御用容量を備えるホールド回路。
【請求項２】
前記比較回路の前記比較出力端子と前記ホールド電圧制御用容量の間に設けられたレベル変換回路をさらに備えており、
前記レベル変換回路が、前記比較信号が第１基準電圧の場合に前記ホールド電圧制御用容量に第１基準電圧を印加し、前記比較信号が第２基準電圧の場合に前記ホールド電圧制御用容量に前記出力端子の電圧に等しい電圧を印加する、請求項１のホールド回路。
【請求項３】
前記レベル変換回路と前記保持用容量の前記一端の間に設けられた第２ホールド電圧制御用容量をさらに備えており、
前記レベル変換回路が、前記比較信号が第１基準電圧の場合に前記第２ホールド電圧制御用容量に第２基準電圧を印加し、前記比較信号が第２基準電圧の場合に前記第２ホールド電圧制御用容量に前記出力端子の電圧に等しい電圧を印加する、請求項２のホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホールド回路に関する。
【背景技術】
【０００２】
入力信号のピーク電圧を検知し、検知したピーク電圧を保持し続けるピークホールド回路が知られている。ピークホールド回路は例えば特許文献１に記載されている。
【０００３】
図７は特許文献１に記載されているピークホールド回路７００を示している。ピークホールド回路７００は、スイッチ回路７０２と、保持用キャパシタ７０４と、オペアンプ７０６と、コンパレータ７０８と、インバータ７１０を備えている。スイッチ回路７０２は、ｐＭＯＳトランジスタ７１２と、ｎＭＯＳトランジスタ７１４を備えている。
【０００４】
図７のピークホールド回路７００は以下のような動作をする。保持用キャパシタ７０４に充電がなされていない状態では、ピークホールド回路７００の出力端子における電圧ＶＯＵＴは接地電位（ＧＮＤ）である。ピークホールド回路７００の入力端子に信号ＶＩＮが入力されると、コンパレータ７０８の出力信号がＬＯ電位（ＧＮＤ）に切換わり、スイッチ回路７０２のｐＭＯＳトランジスタ７１２とｎＭＯＳトランジスタ７１４がいずれもオンとなり、スイッチ回路７０２が導通する。これによって、保持用キャパシタ７０４に入力信号ＶＩＮが印加され、保持用キャパシタ７０４が充電されていく。保持用キャパシタ７０４が充電されていくのに伴って、ピークホールド回路７００の出力信号ＶＯＵＴは入力信号ＶＩＮに追従して上昇していく。
【０００５】
入力信号ＶＩＮの電圧が上昇傾向にある間は、入力信号ＶＩＮは出力信号ＶＯＵＴよりも高いので、コンパレータ７０８の出力信号はＬＯ電位（ＧＮＤ）に維持される。スイッチ回路７０２の導通が維持され、保持用キャパシタ７０４が保持しているホールド電圧も、ピークホールド回路７００の出力信号ＶＯＵＴの電圧も、入力信号ＶＩＮの電圧上昇に追従して上昇していく。
【０００６】
入力信号ＶＩＮが上昇傾向から下降傾向に切換わると、入力信号ＶＩＮが出力信号ＶＯＵＴよりも低くなり、コンパレータ７０８の出力信号がＬＯ電位（ＧＮＤ）からＨＩ電位（Ｖｄｄ）へ切換わる。これによって、スイッチ回路７０２のｐＭＯＳトランジスタ７１２とｎＭＯＳトランジスタ７１４がいずれもオフとなり、スイッチ回路７０２が導通から非導通に切換わって、保持用キャパシタ７０４に入力信号ＶＩＮが印加されなくなる。保持用キャパシタ７０４が保持するホールド電圧は入力信号ＶＩＮのピーク電圧に維持されて、出力信号ＶＯＵＴも入力信号ＶＩＮのピーク電圧に維持される。
【０００７】
【特許文献１】特開平１−９４２６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図７のピークホールド回路７００では、スイッチ回路７０２が導通から非導通に切換わる際に、ｐＭＯＳトランジスタ７１２の寄生容量と、ｎＭＯＳトランジスタ７１４の寄生容量によって、保持用キャパシタ７０４が保持しているホールド電圧に変動が生じる。図８の線８０２は、スイッチ回路７０２が導通から非導通に切換わる際の、保持用キャパシタ７０４のホールド電圧の変動を示している。入力信号ＶＩＮのピーク電圧が大きく、従って保持用キャパシタ７０４が保持しているホールド電圧が高くなると、ｐＭＯＳトランジスタ７１２の寄生容量が大きくなり、ｎＭＯＳトランジスタ７１４の寄生容量が小さくなる。特に入力信号ＶＩＮのピーク電圧が非常に大きく、ｎＭＯＳトランジスタ７１４の動作範囲を超える場合（図８のＡ３の場合）には、この傾向が顕著に現れる。このように、入力信号ＶＩＮのピーク電圧が大きい場合には、スイッチ回路７０２が導通から非導通に切換わる際に、保持用キャパシタ７０４が保持するホールド電圧は増加する。図９は入力信号ＶＩＮのピーク電圧が大きく、スイッチ回路７０２が切換わる際に保持用キャパシタ７０４のホールド電圧が増加する場合の、ピークホールド回路７００の出力信号ＶＯＵＴの経時的な変化を示している。図９において線９０２は入力信号ＶＩＮの経時的な変化を示し、線９０４は出力信号ＶＯＵＴの経時的な変化を示す。図９に示すように、スイッチ回路７０２の切換わりによって保持用キャパシタ７０４のホールド電圧が増加する場合は、ピークホールド回路７００の出力信号ＶＯＵＴは入力信号ＶＩＮのピーク電圧よりわずかに高い電圧を安定して保持し続ける。
【０００９】
上記とは異なり、入力信号ＶＩＮのピーク電圧が小さく、従って保持用キャパシタ７０４が保持しているホールド電圧が低くなると、ｐＭＯＳトランジスタ７１２の寄生容量は小さくなり、ｎＭＯＳトランジスタ７１４の寄生容量は大きくなる。特に入力信号ＶＩＮのピーク電圧が非常に小さく、ｐＭＯＳトランジスタ７１２の動作範囲を下回る場合（図８のＡ１の場合）には、この傾向が顕著に現れる。このように、入力信号ＶＩＮのピーク電圧が小さい場合には、図８に示すように、スイッチ回路７０２が導通から非導通に切換わる際に、保持用キャパシタ７０４が保持するホールド電圧は減少する。図１０は入力信号ＶＩＮのピーク電圧が小さく、スイッチ回路７０２が切換わる際に保持用キャパシタ７０４のホールド電圧が減少する場合の、ピークホールド回路７００の出力信号ＶＯＵＴの経時的な変化を示している。図１０において線１００２は入力信号ＶＩＮの経時的な変化を示し、線１００４は出力信号ＶＯＵＴの経時的な変化を示す。図１０に示すように、スイッチ回路７０２の切換わりによって保持用キャパシタ７０４のホールド電圧が減少する場合は、出力信号ＶＯＵＴが急激に低下することで、入力信号ＶＩＮが下降傾向にある場合でも、再び入力信号ＶＩＮの電圧が出力信号ＶＯＵＴの電圧よりも高くなってしまう。この場合、入力信号ＶＩＮが下降傾向にあるにも関わらず、コンパレータ７０８の出力信号が再びＨＩ電位（Ｖｄｄ）からＬＯ電位（ＧＮＤ）に切換わってしまい、スイッチ回路７０２が導通してしまう。スイッチ回路７０２が導通すると、保持用キャパシタ７０４には下降傾向にある入力信号ＶＩＮが印加され、本来のピーク電圧よりも低い入力信号ＶＩＮの電圧に追従してしまう。その後、入力信号ＶＩＮがさらに低下して出力信号ＶＯＵＴよりも低くなると、再びコンパレータ７０８の出力信号がＬＯ電位（ＧＮＤ）からＨＩ電位（Ｖｄｄ）に切換わり、スイッチ回路７０２が導通から非導通に切換わり、スイッチ回路７０２の寄生容量によって保持用キャパシタ７０４のホールド電圧と出力信号ＶＯＵＴの電圧がさらに低下する。このような出力信号ＶＯＵＴの段階的な低下は、入力信号ＶＩＮの低下速度がピークホールド回路７００のオペアンプ７０６、コンパレータ７０８、スイッチ回路７０２の状態遷移速度を越えるまで繰り返される。このように、スイッチ回路７０２の切換わりの際にホールド電圧が低下してしまうと、ピークホールド回路７００は入力信号ＶＩＮのピーク電圧を安定して保持し続けることができない。
【００１０】
入力信号ＶＩＮのピーク電圧が低い場合であっても、入力信号ＶＩＮのピーク電圧を安定して保持し続けることが可能な技術が待望されている。
【００１１】
本発明は上記の課題を解決する。すなわち本発明は、スイッチ回路の寄生容量に起因するホールド電圧の変動を抑制することが可能なホールド回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は入力端子と出力端子を備えるホールド回路として具現化される。そのホールド回路は、保持用容量と、前記保持用容量の一端と前記出力端子の間に設けられており、前記出力端子の電圧を前記保持用容量の前記一端の電圧に等しく維持するインピーダンス変換回路と、前記出力端子の電圧と前記入力端子の電圧の比較結果に応じて、第１基準電圧と第２基準電圧の間で切り替わる比較信号を出力する比較出力端子を備える比較回路と、前記入力端子と前記保持用容量の前記一端の間に設けられており、前記比較信号が第１基準電圧の場合に非導通とし、前記比較信号が第２基準電圧の場合に導通する、ＭＯＳトランジスタを含むスイッチ回路と、前記比較回路の前記比較出力端子と前記保持用容量の前記一端の間に設けられたホールド電圧制御用容量を備えている。
【００１３】
上記のホールド回路では、スイッチ回路が導通している間、入力端子への入力信号に追従して保持用容量が充電されていく。スイッチ回路が導通から非導通に切換わると、入力信号が変動しても保持用容量が保持するホールド電圧は保持される。例えば比較回路が出力する比較信号が、出力端子の電圧が入力端子の電圧よりも低い場合に第２基準電圧となり、出力端子の電圧が入力端子の電圧よりも高い場合に第１基準電圧となる場合には、上記のホールド回路はピークホールド回路として動作する。この場合、出力端子の電圧が入力端子の電圧よりも低い間はスイッチ回路が導通し、出力端子の電圧が入力端子の電圧よりも高い間はスイッチ回路が非導通となる。インピーダンス変換回路によって、出力端子における出力信号は保持用容量が保持するホールド電圧と等しくなるように維持されている。この場合、上記のホールド回路は、入力信号がピークに達するまでは出力信号が入力信号に追従して変化し、入力信号がピークに達した後は、入力信号のピーク電圧を保持し続ける。
【００１４】
上記のホールド回路では、スイッチ回路が導通から非導通に切換わる際に、スイッチ回路のＭＯＳトランジスタの寄生容量によって、保持用容量が保持しているホールド電圧が変動する。しかしながら、上記のホールド回路では、比較回路が出力する比較信号が第２基準電圧から第１基準電圧に切換わる際に、ホールド電圧制御用容量によってもホールド電圧が変動し、スイッチ回路のＭＯＳトランジスタの寄生容量によるホールド電圧の変動が補償される。上記のホールド回路では、スイッチ回路が導通から非導通へ切換わる際に、保持用容量のホールド電圧が大きく変動することがないので、入力信号のピーク電圧とほぼ同じ電圧を安定して保持し続けることができる。
【００１５】
上記のホールド回路は、前記比較回路の前記比較出力端子と前記ホールド電圧制御用容量の間に設けられたレベル変換回路をさらに備えており、前記レベル変換回路が、前記比較信号が第１基準電圧の場合に前記ホールド電圧制御用容量に第１基準電圧を印加し、前記比較信号が第２基準電圧の場合に前記ホールド電圧制御用容量に前記出力端子の電圧に等しい電圧を印加することが好ましい。
【００１６】
スイッチ回路のＭＯＳトランジスタの寄生容量に起因するホールド電圧の変動は、スイッチ回路が導通から非導通に切換わる際のホールド電圧の大きさに応じて変化する。例えば、スイッチ回路が導通から非導通に切換わる際に、ホールド電圧の大きさが第１基準電圧に近ければ、ＭＯＳトランジスタの寄生容量に蓄えられている電荷が少なく、寄生容量に起因するホールド電圧の変動は小さなものとなる。逆に、スイッチ回路が導通から非導通に切換わる際に、ホールド電圧の大きさが第２基準電圧に近いと、ＭＯＳトランジスタの寄生容量に蓄えられている電荷が多く、寄生容量に起因するホールド電圧の変動は大きなものとなる。上記のホールド回路では、このような寄生容量の特性に応じて、ホールド電圧制御用容量によるホールド電圧の変動を、ホールド電圧の大きさに応じて変化させている。すなわち、上記のホールド回路では、比較回路が出力する比較信号が第２基準電圧から第１基準電圧に切換わる際に、ホールド電圧の大きさが第１基準電圧に近ければ、ホールド電圧制御用容量にそれほど大きな電圧変動が生じず、ホールド電圧に及ぼす影響は小さい。逆に、比較回路が出力する比較信号が第２基準電圧から第１基準電圧に切換わる際に、ホールド電圧の大きさが第２基準電圧に近いと、ホールド電圧制御用容量に大きな電圧変動が生じ、ホールド電圧を大きく変動させる。このように、上記のホールド回路によれば、スイッチ回路が導通から非導通に切換わる際に、ホールド電圧の大小に関わらず、スイッチ回路の寄生容量による影響をホールド制御用容量によって一様に打ち消すことができる。このような構成とすることによって、スイッチ回路の寄生容量によるホールド電圧の変動を防ぎつつ、ホールド電圧制御用容量によるホールド電圧の過剰な変動を抑制することができる。
【００１７】
上記のホールド回路は、前記レベル変換回路と前記保持用容量の前記一端の間に設けられた第２ホールド電圧制御用容量をさらに備えており、前記レベル変換回路が、前記比較信号が第１基準電圧の場合に前記第２ホールド電圧制御用容量に第２基準電圧を印加し、前記比較信号が第２基準電圧の場合に前記第２ホールド電圧制御用容量に前記出力端子の電圧に等しい電圧を印加することが好ましい。
【００１８】
上記のホールド回路では、スイッチ回路が導通から非導通に切り替わる際に、ホールド電圧制御用容量はホールド電圧を第１基準電圧に近付けるように作用し、第２ホールド電圧制御用容量はホールド電圧を第２基準電圧に近付けるように作用する。スイッチ回路のＭＯＳトランジスタの特性に合わせて、ホールド電圧制御用容量と第２ホールド電圧制御用容量の静電容量を適切に調整しておくことで、スイッチ回路が導通から非導通に切換わる際にホールド電圧がほとんど変動しないホールド回路を実現することができる。
【発明の効果】
【００１９】
本発明のホールド回路によれば、スイッチ回路の寄生容量に起因するホールド電圧の変動を抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）インピーダンス変換回路は、非反転入力が前記保持用容量の前記一端に接続され、反転入力が前記出力端子に接続され、出力が前記出力端子に接続されたオペアンプである。
【実施例１】
【００２１】
図１に、本実施例のピークホールド回路１００を示す。ピークホールド回路１００は、スイッチ回路１０２と、保持用キャパシタ１０４と、オペアンプ１０６と、コンパレータ１０８と、ホールド電圧制御用キャパシタ１１０と、インバータ１１６を備えている。
【００２２】
スイッチ回路１０２は、ｐＭＯＳトランジスタ１１４と、ｎＭＯＳトランジスタ１１２を備えている。ｐＭＯＳトランジスタ１１４のゲート端子は、コンパレータ１０８の出力端子に接続している。ｎＭＯＳトランジスタ１１２のゲート端子は、インバータ１１６を介して、コンパレータ１０８の出力端子に接続している。ｐＭＯＳトランジスタ１１４とｎＭＯＳトランジスタ１１２は、いずれも、コンパレータ１０８の出力信号がＬＯ電位（ＧＮＤ）の場合に、ソース／ドレイン間が導通し、コンパレータ１０８の出力信号がＨＩ電位（Ｖｄｄ）の場合に、ソース／ドレイン間が非導通となる。ｐＭＯＳトランジスタ１１４のソース端子と、ｎＭＯＳトランジスタ１１２のドレイン端子は、ピークホールド回路１００の入力端子（ＶＩＮ）に接続している。ｐＭＯＳトランジスタ１１４のドレイン端子と、ｎＭＯＳトランジスタ１１２のソース端子は、オペアンプ１０６の非反転入力端子（＋入力端子）に接続している。
【００２３】
オペアンプ１０６の出力端子は、ピークホールド回路１００の出力端子（ＶＯＵＴ）に接続している。オペアンプ１０６の反転入力端子（−入力端子）は、オペアンプ１０６の出力端子に接続している。オペアンプ１０６は、インピーダンス変換回路であるボルテージ・フォロワとして機能する。
【００２４】
コンパレータ１０８の非反転入力端子（＋入力端子）は、ピークホールド回路１００の出力端子（ＶＯＵＴ）に接続している。コンパレータ１０８の反転入力端子（−入力端子）は、ピークホールド回路１００の入力端子（ＶＩＮ）に接続している。ピークホールド回路１００の入力信号の電圧ＶＩＮが出力信号の電圧ＶＯＵＴよりも高い場合には、コンパレータ１０８はＬＯ電位（ＧＮＤ）を出力する。ピークホールド回路１００の入力信号の電圧ＶＩＮが出力信号の電圧ＶＯＵＴよりも低い場合には、コンパレータ１０８はＨＩ電位（Ｖｄｄ）を出力する。
【００２５】
保持用キャパシタ１０４は、一端がオペアンプ１０６の非反転入力端子（＋入力端子）に接続されており、他端が接地電圧（ＧＮＤ）端子に接続されている。
【００２６】
ホールド電圧制御用キャパシタ１１０は、一端がコンパレータ１０８の出力端子に接続されており、他端がオペアンプ１０６の非反転入力端子（＋入力端子）に接続されている。
【００２７】
ピークホールド回路１００の動作を説明する。保持用キャパシタ１０４に充電がなされていない状態では、ピークホールド回路１００の出力信号の電圧ＶＯＵＴは接地電位（ＧＮＤ）である。ピークホールド回路１００に入力信号ＶＩＮが入力されると、コンパレータ１０８の出力信号はＬＯ電位（ＧＮＤ）に切換わり、スイッチ回路１０２が導通する。これによって、保持用キャパシタ１０４に入力信号ＶＩＮが印加され、保持用キャパシタ１０４に充電されていく。保持用キャパシタ１０４のホールド電圧が入力信号ＶＩＮに追従して上昇するのに伴って、ピークホールド回路１００の出力信号ＶＯＵＴは入力信号ＶＩＮに追従して上昇していく。
【００２８】
入力信号ＶＩＮの電圧が上昇傾向にある間は、入力信号ＶＩＮは出力信号ＶＯＵＴよりも高いので、コンパレータ１０８の出力信号はＬＯ電位（ＧＮＤ）に維持される。スイッチ回路１０２の導通が維持され、保持用キャパシタ１０４が保持しているホールド電圧も、ピークホールド回路１００の出力信号ＶＯＵＴの電圧も、入力信号ＶＩＮの電圧上昇に追従して上昇していく。
【００２９】
入力信号ＶＩＮが上昇傾向から下降傾向に切換わると、入力信号ＶＩＮが出力信号ＶＯＵＴよりも低くなり、コンパレータ１０８の出力信号がＬＯ電位（ＧＮＤ）からＨＩ電位（Ｖｄｄ）へ切換わる。これによって、スイッチ回路１０２が導通から非導通に切換わり、保持用キャパシタ１０４に入力信号ＶＩＮが印加されなくなる。保持用キャパシタ１０４が保持するホールド電圧は入力信号ＶＩＮのピーク電圧に維持されて、出力信号ＶＯＵＴも入力信号ＶＩＮのピーク電圧に維持される。
【００３０】
スイッチ回路１０２が導通から非導通に切換わる際に、ｐＭＯＳトランジスタ１１４の寄生容量と、ｎＭＯＳトランジスタ１１２の寄生容量によって、保持用キャパシタ１０４が保持しているホールド電圧にわずかに変動が生じる。図２の線２０２はスイッチ回路１０２が導通から非導通に切換わる際の、ｐＭＯＳトランジスタ１１４の寄生容量と、ｎＭＯＳトランジスタ１１２の寄生容量がホールド電圧に及ぼす影響を示している。入力信号ＶＩＮのピーク電圧が大きく、従って保持用キャパシタ１０４が保持しているホールド電圧が高い場合には、ｐＭＯＳトランジスタ１１４の寄生容量が大きく、ｎＭＯＳトランジスタ１１２の寄生容量が小さい。この場合、スイッチ回路１０２が導通から非導通に切換わる際に、保持用キャパシタ１０４が保持するホールド電圧は、スイッチ回路１０２の寄生容量によって増加する。保持用キャパシタ１０４のホールド電圧が増加しても、ピークホールド回路１００は出力信号ＶＯＵＴを入力信号ＶＩＮのピーク電圧とほぼ同じ電圧を安定して保持し続けることができる。
【００３１】
上記とは異なり、入力信号ＶＩＮのピーク電圧が小さく、従って保持用キャパシタ１０４が保持しているホールド電圧が低い場合には、ｐＭＯＳトランジスタ１１４の寄生容量が小さく、ｎＭＯＳトランジスタ１１２の寄生容量が大きい。この場合、保持用キャパシタ１０４が保持するホールド電圧は、スイッチ回路１０２の寄生容量によって減少する。
【００３２】
しかしながら、本実施例のピークホールド回路１００では、コンパレータ１０８の出力信号がＬＯ電位（ＧＮＤ）からＨＩ電位（Ｖｄｄ）に切換わると、ホールド電圧制御用キャパシタ１１０が、保持用キャパシタ１０４が保持するホールド電圧を増加させる。図２の線２０４はスイッチ回路１０２が導通から非導通に切換わる際の、スイッチ回路１０２の寄生容量がホールド電圧に及ぼす影響と、ホールド電圧制御用キャパシタ１１０がホールド電圧に及ぼす影響を合計したものを示している。図２の線２０４に示すように、ホールド電圧制御用キャパシタ１１０を設けたことによって、入力信号ＶＩＮのピーク電圧が低い場合でも、ｎＭＯＳトランジスタ１１２の寄生容量によるホールド電圧の低下が補償されて、結果的に保持用キャパシタ１０４のホールド電圧は増加する。これによって、コンパレータ１０８の出力信号がＬＯ電位（ＧＮＤ）からＨＩ電位（Ｖｄｄ）に切換わる際に、入力信号ＶＩＮのピーク電圧の大小に関わりなく保持用キャパシタ１０４のホールド電圧は増加するから、ピークホールド回路１００は安定して出力信号ＶＯＵＴを入力信号ＶＩＮのピーク電圧とほぼ同じ電圧で保持し続けることができる。
【００３３】
本実施例のピークホールド回路１００では、スイッチ回路１０２が導通から非導通に切換わる際に、入力信号ＶＩＮのピーク電圧の大小に関わらず、ホールド電圧が増加する。従って、出力信号ＶＯＵＴは入力信号ＶＩＮのピーク電圧とほぼ同じ電圧を安定して維持し続けることができる。
【実施例２】
【００３４】
図３に、本実施例のピークホールド回路３００を示す。ピークホールド回路３００は、スイッチ回路３０２と、保持用キャパシタ３０４と、オペアンプ３０６と、コンパレータ３０８と、インバータ３１４と、ｐＭＯＳトランジスタ３１８と、レベル変換回路３２０を備えている。スイッチ回路３０２は、ｐＭＯＳトランジスタ３１２と、ｎＭＯＳトランジスタ３１０を備えている。
【００３５】
スイッチ回路３０２、保持用キャパシタ３０４、オペアンプ３０６、コンパレータ３０８、インバータ３１４については、実施例１のスイッチ回路１０２、保持用キャパシタ１０４、オペアンプ１０６、コンパレータ１０８、インバータ１１６と同様であるので、詳細な説明は省略する。
【００３６】
ｐＭＯＳトランジスタ３１８は、実施例１のホールド電圧制御用キャパシタ１１０に相当する。ｐＭＯＳトランジスタ３１８のゲート端子は、オペアンプ３０６の非反転入力端子（＋入力端子）に接続している。ｐＭＯＳトランジスタ３１８のソース端子はドレイン端子と短絡している。ｐＭＯＳトランジスタ３１８のソース端子（ドレイン端子）は、レベル変換回路３２０に接続している。
【００３７】
レベル変換回路３２０はインバータ３１６を備えている。インバータ３１６は、正電源端子が電源電圧（Ｖｄｄ）端子に接続しており、負電源端子がピークホールド回路３００の出力端子（ＶＯＵＴ）に接続している。従って、コンパレータ３０８の出力がＬＯ電位（ＧＮＤ）の場合（すなわち、インバータ３１４の出力がＨＩ電位（Ｖｄｄ）の場合）には、インバータ３１６はピークホールド回路３００の出力信号ＶＯＵＴの電位を出力し、コンパレータ３０８の出力がＨＩ電位（Ｖｄｄ）の場合（すなわち、インバータ３１４の出力がＬＯ電位（ＧＮＤ）の場合）には、インバータ３１６はＨＩ電位（Ｖｄｄ）を出力する。
【００３８】
ピークホールド回路３００の動作を説明する。保持用キャパシタ３０４に充電がなされていない状態では、ピークホールド回路３００の出力信号の電圧ＶＯＵＴは接地電位（ＧＮＤ）である。ピークホールド回路３００に入力信号ＶＩＮが入力されると、コンパレータ３０８の出力信号はＬＯ電位（ＧＮＤ）に切換わり、スイッチ回路３０２が導通する。これによって、保持用キャパシタ３０４に入力信号ＶＩＮが印加され、保持用キャパシタ３０４が充電されていく。保持用キャパシタ３０４が充電されていくのに伴って、ピークホールド回路３００の出力信号ＶＯＵＴは入力信号ＶＩＮに追従して上昇していく。
【００３９】
入力信号ＶＩＮの電圧が上昇傾向にある間は、入力信号ＶＩＮは出力信号ＶＯＵＴよりも高いので、コンパレータ３０８の出力信号はＬＯ電位（ＧＮＤ）に維持される。スイッチ回路３０２の導通が維持され、保持用キャパシタ３０４が保持しているホールド電圧も、ピークホールド回路３００の出力信号ＶＯＵＴの電圧も、入力信号ＶＩＮの電圧上昇に追従して上昇していく。
【００４０】
入力信号ＶＩＮが上昇傾向から下降傾向に切換わると、入力信号ＶＩＮが出力信号ＶＯＵＴよりも低くなり、コンパレータ３０８の出力信号がＬＯ電位（ＧＮＤ）からＨＩ電位（Ｖｄｄ）へ切換わる。これによって、スイッチ回路３０２が導通から非導通に切換わり、保持用キャパシタ３０４に入力信号ＶＩＮが印加されなくなる。保持用キャパシタ３０４が保持するホールド電圧は入力信号ＶＩＮのピーク電圧に維持されて、出力信号ＶＯＵＴも入力信号ＶＩＮのピーク電圧に維持される。
【００４１】
スイッチ回路３０２が導通から非導通に切換わる際に、ｐＭＯＳトランジスタ３１２の寄生容量と、ｎＭＯＳトランジスタ３１０の寄生容量によって、保持用キャパシタ３０４が保持しているホールド電圧にわずかに変動が生じる。図４の線４０２はスイッチ回路３０２が導通から非導通に切換わる際の、ｐＭＯＳトランジスタ３１２の寄生容量と、ｎＭＯＳトランジスタ３１０の寄生容量がホールド電圧に及ぼす影響を示している。
【００４２】
入力信号ＶＩＮのピーク電圧が大きく、従って保持用キャパシタ３０４が保持しているホールド電圧が高い場合には、ｐＭＯＳトランジスタ３１２の寄生容量が大きく、ｎＭＯＳトランジスタ３１０の寄生容量が小さい。この場合、スイッチ回路３０２が導通から非導通に切換わる際に、保持用キャパシタ３０４が保持するホールド電圧は、スイッチ回路３０２の寄生容量によって増加する。保持用キャパシタ３０４のホールド電圧が増加しても、ピークホールド回路３００は出力信号ＶＯＵＴを入力信号ＶＩＮのピーク電圧とほぼ同じ電圧を安定して保持し続けることができる。
【００４３】
上記とは異なり、入力信号ＶＩＮのピーク電圧が小さく、従って保持用キャパシタ３０４が保持しているホールド電圧が低い場合には、ｐＭＯＳトランジスタ３１２の寄生容量が小さく、ｎＭＯＳトランジスタ３１０の寄生容量が大きい。この場合、保持用キャパシタ３０４が保持するホールド電圧は、スイッチ回路３０２の寄生容量によって減少する。
【００４４】
しかしながら、本実施例のピークホールド回路３００では、コンパレータ３０８の出力信号がＬＯ電位（ＧＮＤ）からＨＩ電位（Ｖｄｄ）に切換わると、インバータ３１６の出力信号はピークホールド回路３００の出力信号ＶＯＵＴの電圧からＨＩ電位（Ｖｄｄ）に切換わり、ｐＭＯＳトランジスタ３１８のソース（ドレイン）とゲートの間の寄生容量により、電荷が蓄積される。このｐＭＯＳトランジスタ３１８に蓄積された電荷によって、保持用キャパシタ３０４のホールド電圧が増加する。
【００４５】
入力信号ＶＩＮのピーク電圧が高いほど、出力信号ＶＯＵＴの電圧が高くなり、インバータ３１６の出力の電圧変化が小さくなる。従って、入力信号ＶＩＮのピーク電圧が高いほど、ｐＭＯＳトランジスタ３１８の寄生容量に蓄積される電荷量も小さく、ホールド電圧の増加も小さくなる。反対に、入力信号ＶＩＮのピーク電圧が低いほど、出力信号ＶＯＵＴの電圧が低くなり、インバータ３１６の出力の電圧変化が大きくなる。従って、入力信号ＶＩＮのピーク電圧が低いほど、ｐＭＯＳトランジスタ３１８の寄生容量に蓄積される電荷量が大きく、ホールド電圧の増加も大きくなる。このように、レベル変換回路３２０とｐＭＯＳトランジスタ３１８は、入力信号ＶＩＮが小さい場合に、ホールド電圧を大きく増加させ、入力信号ＶＯＵＴが大きい場合に、ホールド電圧を小さく増加させる。図４の線４０４はスイッチ回路３０２が導通から非導通に切換わる際の、スイッチ回路３０２の寄生容量がホールド電圧に及ぼす影響と、ｐＭＯＳトランジスタ３１８の寄生容量がホールド電圧に及ぼす影響を合計したものを示している。図４の線４０４に示すように、レベル変換回路３２０とｐＭＯＳトランジスタ３１８を設けたことによって、入力信号ＶＩＮのピーク電圧の大小に関わりなく、ホールド電圧は一様に増加する。入力信号ＶＩＮのピーク電圧が低い場合のホールド電圧の低下を防ぎつつ、入力信号ＶＩＮのピーク電圧が高い場合のホールド電圧の上昇幅を抑制することができる。より入力信号ＶＩＮのピーク電圧に近い電圧を出力電圧ＶＯＵＴに安定して保持し続けることができる。
【実施例３】
【００４６】
図５に、本実施例のピークホールド回路５００を示す。ピークホールド回路５００は、スイッチ回路５０２と、保持用キャパシタ５０４と、オペアンプ５０６と、コンパレータ５０８と、インバータ５１４と、ｐＭＯＳトランジスタ５１８と、ｎＭＯＳトランジスタ５２０と、レベル変換回路５２４を備えている。スイッチ回路５０２は、ｐＭＯＳトランジスタ５１２と、ｎＭＯＳトランジスタ５１０を備えている。
【００４７】
スイッチ回路５０２、保持用キャパシタ５０４、オペアンプ５０６、コンパレータ５０８、インバータ５１４については、実施例１のスイッチ回路１０２、保持用キャパシタ１０４、オペアンプ１０６、コンパレータ１０８、インバータ１１６と同様であるので、詳細な説明は省略する。
【００４８】
ｐＭＯＳトランジスタ５１８のゲート端子は、オペアンプ５０６の非反転入力端子（＋入力端子）に接続している。ｐＭＯＳトランジスタ５１８のソース端子とドレイン端子は短絡している。ｐＭＯＳトランジスタ５１８のソース端子とドレイン端子は、レベル変換回路５２４に接続してる。
【００４９】
ｎＭＯＳトランジスタ５２２のゲート端子は、オペアンプ５０６の非反転入力端子（＋入力端子）に接続している。ｎＭＯＳトランジスタ５２２のソース端子とドレイン端子は短絡している。ｎＭＯＳトランジスタ５２２のソース端子とドレイン端子は、レベル変換回路５２４に接続している。
【００５０】
レベル変換回路５２４は、インバータ５１６と、インバータ５２０を備えている。インバータ５１６は、正電源端子が電源電圧（Ｖｄｄ）端子に接続しており、負電源端子がピークホールド回路５００の出力端子（ＶＯＵＴ）に接続している。インバータ５２０は、正電源端子がピークホールド回路５００の出力端子（ＶＯＵＴ）に接続しており、負電源端子が接地電圧（ＧＮＤ）端子に接続している。
【００５１】
コンパレータ５０８の出力がＬＯ電位（ＧＮＤ）の場合には、インバータ５１６とインバータ５２０はそれぞれ、ピークホールド回路５００の出力信号ＶＯＵＴの電位を、ｐＭＯＳトランジスタ５１８とｎＭＯＳトランジスタ５２２に出力する。コンパレータ５０８の出力がＨＩ電位（Ｖｄｄ）の場合、インバータ５１６はＨＩ電位（Ｖｄｄ）をｐＭＯＳトランジスタ５１８に出力し、インバータ５２０はＬＯ電位（ＧＮＤ）をｎＭＯＳトランジスタ５２２に出力する。
【００５２】
ピークホールド回路５００の動作を説明する。保持用キャパシタ５０４に充電がなされていない状態では、ピークホールド回路５００の出力信号の電圧ＶＯＵＴは接地電位（ＧＮＤ）である。ピークホールド回路５００に入力信号ＶＩＮが入力されると、コンパレータ５０８の出力信号はＬＯ電位（ＧＮＤ）に切換わり、スイッチ回路５０２が導通する。これによって、保持用キャパシタ５０４に入力信号ＶＩＮが印加され、保持用キャパシタ５０４が充電されていく。保持用キャパシタ５０４が充電されていくのに伴って、ピークホールド回路５００の出力信号ＶＯＵＴは入力信号ＶＩＮに追従して上昇していく。
【００５３】
入力信号ＶＩＮの電圧が上昇傾向にある間は、入力信号ＶＩＮは出力信号ＶＯＵＴよりも高いので、コンパレータ５０８の出力信号はＬＯ電位（ＧＮＤ）に維持される。スイッチ回路５０２の導通が維持され、保持用キャパシタ５０４が保持しているホールド電圧も、ピークホールド回路５００の出力信号ＶＯＵＴの電圧も、入力信号ＶＩＮの電圧上昇に追従して上昇していく。
【００５４】
入力信号ＶＩＮが上昇傾向から下降傾向に切換わると、入力信号ＶＩＮが出力信号ＶＯＵＴよりも低くなり、コンパレータ５０８の出力信号がＬＯ電位（ＧＮＤ）からＨＩ電位（Ｖｄｄ）へ切換わる。これによって、スイッチ回路５０２が導通から非導通に切換わり、保持用キャパシタ５０４に入力信号ＶＩＮが印加されなくなる。保持用キャパシタ５０４が保持するホールド電圧は入力信号ＶＩＮのピーク電圧に維持されて、出力信号ＶＯＵＴも入力信号ＶＩＮのピーク電圧に維持される。
【００５５】
スイッチ回路５０２が導通から非導通に切換わる際に、ｐＭＯＳトランジスタ５１２の寄生容量と、ｎＭＯＳトランジスタ５１０の寄生容量によって、保持用キャパシタ５０４が保持しているホールド電圧にわずかに変動が生じる。図６の線６０２はスイッチ回路５０２が導通から非導通に切換わる際の、ｐＭＯＳトランジスタ５１２の寄生容量と、ｎＭＯＳトランジスタ５１０の寄生容量がホールド電圧に及ぼす影響を示している。
【００５６】
入力信号ＶＩＮのピーク電圧が大きく、従って保持用キャパシタ５０４が保持しているホールド電圧が高い場合には、ｐＭＯＳトランジスタ５１２の寄生容量が大きく、ｎＭＯＳトランジスタ５１０の寄生容量が小さい。この場合、スイッチ回路５０２が導通から非導通に切換わる際に、保持用キャパシタ５０４が保持するホールド電圧は、スイッチ回路５０２からの寄生容量によって増加する。
【００５７】
しかしながら、本実施例のピークホールド回路５００は、コンパレータ５０８の出力信号がＬＯ電位（ＧＮＤ）からＨＩ電位（Ｖｄｄ）に切換わると、インバータ５１６の出力信号がピークホールド回路５００の出力信号ＶＯＵＴの電圧からＨＩ電位（Ｖｄｄ）に切換わり、ｐＭＯＳトランジスタ５１８のソース（ドレイン）とゲートの間の寄生容量に電荷が蓄積される。このｐＭＯＳトランジスタ５１８の蓄積された電荷は、保持用キャパシタ５０４のホールド電圧を増加させる。また、インバータ５２０の出力信号がピークホールド回路５００の出力信号ＶＯＵＴの電圧からＬＯ電位（ＧＮＤ）に切換わると、ｎＭＯＳトランジスタ５２２のソース（ドレイン）とゲートの間の寄生容量で電荷の放電が起こる。このｎＭＯＳトランジスタ５２２の寄生容量に生じる電荷放電により、保持用キャパシタ５０４のホールド電圧は減少する。入力信号ＶＩＮのピーク電圧が高い場合には、インバータ５１６の出力の電圧変化に比べてインバータ５２０の出力の電圧変化の方が大きいので、ｐＭＯＳトランジスタ５１８に比べてｎＭＯＳトランジスタ５２２により大きな電荷の変動が生じる。この場合、スイッチ回路５０２が導通から非導通に切換わる際に、保持用キャパシタ５０４が保持するホールド電圧は減少する。従って、スイッチ回路５０２の寄生容量によるホールド電圧の増加を、ｐＭＯＳトランジスタ５１８およびｎＭＯＳトランジスタ５２２の寄生容量における電荷の変動によるホールド電圧の減少によって打ち消すことができる。
【００５８】
上記とは異なり、入力信号ＶＩＮのピーク電圧が小さく、従って保持用キャパシタ５０４が保持しているホールド電圧が低い場合には、ｐＭＯＳトランジスタ５１２の寄生容量が小さく、ｎＭＯＳトランジスタ５１０の寄生容量が大きい。この場合、保持用キャパシタ５０４が保持するホールド電圧は、スイッチ回路５０２の寄生容量によって減少する。
【００５９】
しかしながら、本実施例のピークホールド回路５００は、コンパレータ５０８の出力信号がＬＯ電位（ＧＮＤ）からＨＩ電位（Ｖｄｄ）に切換わると、インバータ５１６の出力信号はピークホールド回路５００の出力信号ＶＯＵＴの電圧からＨＩ電位（Ｖｄｄ）に切換わり、ｐＭＯＳトランジスタ５１８のソース（ドレイン）とゲートの間の寄生容量により電荷が蓄積される。このｐＭＯＳトランジスタ５１８の蓄積された電荷は、保持用キャパシタ５０４のホールド電圧を増加させる。また、インバータ５２０の出力信号がピークホールド回路５００の出力信号ＶＯＵＴの電圧からＬＯ電位（ＧＮＤ）に切換わると、ｎＭＯＳトランジスタ５２２のソース（ドレイン）とゲートの間の寄生容量で電荷の放電が起こる。このｎＭＯＳトランジスタ５２２の寄生容量に生じる電荷放電により、保持用キャパシタ５０４のホールド電圧は減少する。入力信号ＶＩＮのピーク電圧が低い場合には、インバータ５２０の出力の電圧変化に比べてインバータ５１６の出力の電圧変化の方が大きいので、ｎＭＯＳトランジスタ５２２に比べてｐＭＯＳトランジスタ５１８により大きな電荷の変動が生じる。この場合、スイッチ回路５０２が導通から非導通に切換わる際に、保持用キャパシタ５０４が保持するホールド電圧は増加する。従って、スイッチ回路５０２の寄生容量によるホールド電圧の減少を、ｐＭＯＳトランジスタ５１８およびｎＭＯＳトランジスタ５２２の寄生容量における電荷の変動によるホールド電圧の増加によって打ち消すことができる。
【００６０】
図６の線６０４はスイッチ回路５０２が導通から非導通に切換わる際の、スイッチ回路５０２の寄生容量がホールド電圧に及ぼす影響と、ｐＭＯＳトランジスタ５１８およびｎＭＯＳトランジスタ５２２の寄生容量がホールド電圧に及ぼす影響を合計したものを示している。図６の線６０４に示すように、レベル変換回路５２４とｐＭＯＳトランジスタ５１８およびｎＭＯＳトランジスタ５２２を設けたことによって、入力信号ＶＩＮのピーク電圧の大小に関わりなく、ホールド電圧の変動を抑制することができる。すなわち、入力信号ＶＩＮのピーク電圧が低い場合のホールド電圧の低下を防ぎつつ、入力信号ＶＩＮのピーク電圧が高い場合のホールド電圧の増加も防ぐことができる。より入力信号ＶＩＮのピーク電圧に近い電圧を出力電圧ＶＯＵＴに安定して保持し続けることができる。
【００６１】
以上、本発明の実施形態について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば上記の実施例ではピークホールド回路を例示して説明したが、本願の発明はボトムホールド回路に適用することもできる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００６２】
【図１】実施例１のピークホールド回路１００の回路図を示す。
【図２】実施例１のピークホールド回路１００におけるホールド電圧の変動を示す。
【図３】実施例２のピークホールド回路３００の回路図を示す。
【図４】実施例２のピークホールド回路３００におけるホールド電圧の変動を示す。
【図５】実施例３のピークホールド回路５００の回路図を示す。
【図６】実施例３のピークホールド回路５００におけるホールド電圧の変動を示す。
【図７】従来技術のピークホールド回路７００の回路図を示す。
【図８】従来技術のピークホールド回路７００におけるホールド電圧の変動を示す。
【図９】従来技術のピークホールド回路７００においてホールド電圧が増加する場合の出力信号の経時的な変化を示す。
【図１０】従来技術のピークホールド回路７００においてホールド電圧が減少する場合の出力信号の経時的な変化を示す。
【符号の説明】
【００６３】
１００ ピークホールド回路
１０２ スイッチ回路
１０４ 保持用キャパシタ
１０６ オペアンプ
１０８ コンパレータ
１１０ ホールド電圧制御用キャパシタ
１１２ ｎＭＯＳトランジスタ
１１４ ｐＭＯＳトランジスタ
１１６ インバータ
３００ ピークホールド回路
３０２ スイッチ回路
３０４ 保持用キャパシタ
３０６ オペアンプ
３０８ コンパレータ
３１０ ｎＭＯＳトランジスタ
３１２ ｐＭＯＳトランジスタ
３１４ インバータ
３１６ インバータ
３１８ ｐＭＯＳトランジスタ
３２０ レベル変換回路
５００ ピークホールド回路
５０２ スイッチ回路
５０４ 保持用キャパシタ
５０６ オペアンプ
５０８ コンパレータ
５１０ ｎＭＯＳトランジスタ
５１２ ｐＭＯＳトランジスタ
５１４ インバータ
５１６ インバータ
５１８ ｐＭＯＳトランジスタ
５２０ インバータ
５２２ ｎＭＯＳトランジスタ
５２４ レベル変換回路
７００ ピークホールド回路
７０２ スイッチ回路
７０４ 保持用キャパシタ
７０６ オペアンプ
７０８ コンパレータ
７１０ インバータ
７１２ ｐＭＯＳトランジスタ
７１４ ｎＭＯＳトランジスタ
【図１】
2010127617.tif 000003
【図２】
2010127617.tif 000004
【図３】
2010127617.tif 000005
【図４】
2010127617.tif 000006
【図５】
2010127617.tif 000007
【図６】
2010127617.tif 000008
【図７】
2010127617.tif 000009
【図８】
2010127617.tif 000010
【図９】
2010127617.tif 000011
【図１０】
2010127617.tif 000012