(57)【要約】【課題】第一の課題は、抵抗値比率の誤差が小さく且つ配線抵抗の影響の極めて小さい複合抵抗器を提供する。第二の課題は、オペアンプで増幅する場合であっても検出誤差の小さい電流検出器を提供する。【解決手段】絶縁基板１の第一面に各々１０Ω以上の抵抗値を有する１又は２以上の第一の抵抗体３を形成する工程と、前記第一の抵抗体３を覆うようにレーザー透過ガラス膜を形成する工程と、前記絶縁基板１の第一面又は第一面と対向する第二面に１Ω以下の抵抗値を有する第二の抵抗体６を第一の抵抗体３と電気的に接続するように形成する工程と、前記第一及び第二の抵抗体をレーザーにてトリミングする工程とを備えることを特徴とする。【選択図】図４
2010199283.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
この絶縁基板の第一面に形成され、各々１０Ω以上の抵抗値を有する１又は２以上の第一の抵抗体と、
前記絶縁基板の第一面又は第一面と対向する第二面に第一の抵抗体と電気的に接続するように形成され、１Ω以下の抵抗値を有する第二の抵抗体と、
第二の抵抗体を覆うことなく第一の抵抗体を覆うように形成されたレーザー透過ガラス膜と
を備えることを特徴とする複合抵抗器。
【請求項２】
前記レーザー透過ガラス膜が二酸化ケイ素からなる請求項１に記載の複合抵抗器。
【請求項３】
前記第一の抵抗体が増幅率調整用であり、第二の抵抗体が電流検出用である請求項１又は２に記載の複合抵抗器。
【請求項４】
前記絶縁基板がセラミックからなり、前記第一の抵抗体が多結晶薄膜又は厚膜からなり、第二の抵抗体が薄膜又は厚膜とその上のメッキ膜との積層体又は箔からなる請求項１〜３のいずれかに記載の複合抵抗器。
【請求項５】
絶縁基板の第一面に各々１０Ω以上の抵抗値を有する１又は２以上の第一の抵抗体を形成する工程と、
前記第一の抵抗体を覆うようにレーザー透過ガラス膜を形成する工程と、
前記絶縁基板の第一面又は第一面と対向する第二面に１Ω以下の抵抗値を有する第二の抵抗体を第一の抵抗体と電気的に接続するように形成する工程と、
前記第一及び第二の抵抗体をレーザーにてトリミングする工程と
を備えることを特徴とする複合抵抗器の製造方法。
【請求項６】
前記第一の抵抗体が多結晶薄膜又は厚膜によって形成され、第二の抵抗体が薄膜又は厚膜とその上のメッキ膜との積層体によって又は箔によって形成されている請求項５に記載の方法。
【請求項７】
前記第一の抵抗体がニッケルクロム合金薄膜によって形成され、第二の抵抗体が銅ニッケル合金薄膜とその上のニッケルを主成分とするメッキ膜との積層体によって形成されている請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の抵抗体が電気的に接続されて所定の機能を果たす複合抵抗器に関する。この複合抵抗器は電流検出器として好適に利用されうる。
【背景技術】
【０００２】
抵抗体の出力電圧を検知素子とする電流検出回路は、検出用抵抗の他に、オペアンプとオペアンプの増幅率を調整する増幅率調整用抵抗を必要とする。例えば、図１のような差動増幅回路のＶIN1とＶIN2間に電流検出抵抗を配置し、その電流値に応じた電圧を増幅する電流検出回路において、負荷に流れる電流を検出する電流検出用抵抗の他に、オペアンプの増幅率を調整するＲ１、Ｒ２とＲ３、Ｒ４を必要とする。
【０００３】
従来、このような電流検出回路としては、抵抗体毎に物理的に個別の部品を実装基板上で電気的に結線したものが用いられていた。そして、増幅率は抵抗値比率Ｒ２／Ｒ１（Ｒ４／Ｒ３）で決定されることから、各抵抗体にはその抵抗値偏差が小さく且つ温度特性の偏差も小さい高精度品が適用されている。
【０００４】
一方、端子を抵抗体と同じ材料で厚膜印刷する（特許文献１）、基板の四隅に電流端子と電圧端子とを設け、電流端子間をつなぐ対角線方向に抵抗体を印刷する（特許文献２）などの工夫を凝らすことにより、単一の基板内で電流検出回路を実現したものが提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−２７５４０２
【特許文献２】特開平６−２８３３０３
【０００６】
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、個別の抵抗器同士を結線した場合は抵抗器毎に特性にばらつきがあるので、抵抗値比率に誤差が生じる。また、増幅率調整用抵抗の抵抗値は通常、１０Ω以上であるのに対して、電流検出用抵抗のそれは通常１Ω以下と低いため、個別部品を結線した場合には配線抵抗の影響が非常に大きい。このため個別部品の抵抗値、抵抗温度係数の絶対値が高精度であっても、配線抵抗の抵抗値および配線抵抗の温度特性が影響し、電流検出の誤差を生む原因となっていた。
また、特許文献１及び２に記載の回路においても、出力電圧をオペアンプで増幅するには結局増幅率調整用抵抗を別に接続しなければならず、配線抵抗の影響に基づく誤差を根本的に解決するものではない。
かといって、抵抗値の桁違いに異なる抵抗体を同一の基板に形成することは困難であった。
それ故、この発明の第一の課題は、抵抗値比率の誤差が小さく且つ配線抵抗の影響の極めて小さい複合抵抗器を提供することにある。第二の課題は、オペアンプで増幅する場合であっても検出誤差の小さい電流検出器を提供することにある。
【課題を解決するための手段】
【０００８】
その課題を解決するために、この発明の複合抵抗器は、
絶縁基板と、
この絶縁基板の第一面に形成され、各々１０Ω以上の抵抗値を有する１又は２以上の第一の抵抗体と、
前記絶縁基板の第一面又は第一面と対向する第二面に第一の抵抗体と電気的に接続するように形成され、１Ω以下の抵抗値を有する第二の抵抗体と、
第二の抵抗体を覆うことなく第一の抵抗体を覆うように形成されたレーザー透過ガラス膜と
を備えることを特徴とする。
【０００９】
この複合抵抗器によれば、一の絶縁基板に複数の抵抗体が形成されているので、配線距離が短くて足り、配線抵抗も極めて小さい。また、第一の抵抗体が複数であっても同じ材料で同時に形成されたものであるので、抵抗値や抵抗温度係数の偏差がほとんど無い。
電流検出器として用いる場合は、前記第一の抵抗体が増幅率調整用となり、第二の抵抗体が電流検出用となる。
【００１０】
この発明の複合抵抗器を製造する適切な方法は、
絶縁基板の第一面に各々１０Ω以上の抵抗値を有する１又は２以上の第一の抵抗体を形成する工程と、
前記第一の抵抗体を覆うようにレーザー透過ガラス膜を形成する工程と、
前記絶縁基板の第一面又は第一面と対向する第二面に１Ω以下の抵抗値を有する第二の抵抗体を第一の抵抗体と電気的に接続するように形成する工程と、
前記第一及び第二の抵抗体をレーザーにてトリミングする工程と
を備えることを特徴とする。
【００１１】
この方法によれば、第二の抵抗体を形成している間、第一の抵抗体はレーザー透過ガラス膜で覆われているので、第一の抵抗体と第二の抵抗体とで材質を異ならせて形成することができる。従って、各抵抗体が必要な特性をもつように材質を選択すればよい。そして、第一の抵抗体はレーザー透過ガラス膜を介して、第二の抵抗体は直接レーザーにてトリミングし、各々抵抗値を調整することができる。レーザー透過ガラス膜は、好ましくは二酸化ケイ素からなる。ＹＡＧレーザーの波長である１．０６μｍの波長の光を透過させることができるからである。
【００１２】
第一の抵抗体が多結晶薄膜又は厚膜によって形成され、第二の抵抗体が薄膜又は厚膜とその上のメッキ膜との積層体によって又は箔によって形成されていると好ましい。第一の抵抗体に関しては多結晶薄膜又は厚膜はその上にレーザー透過ガラス膜を形成する際にも抵抗温度特性が安定しているうえ、レーザー透過ガラス膜を介しても容易にトリミングできるからである。また第二の抵抗体に関しては、鍍金膜や箔は厚く形成して、低抵抗値を容易に実現できるからである。
【発明の効果】
【００１３】
配線抵抗の影響の極めて小さい複合抵抗器であるので、抵抗値精度に優れ、電流検出器として用いる場合は、オペアンプで増幅する場合であっても検出誤差が小さく検出精度に優れる。
【図面の簡単な説明】
【００１４】
【図１】一般的な電流検出回路の構成図である。
【図２】電流検出器として用いられる実施形態１の複合抵抗器の平面図である。
【図３】同じく底面図である。
【図４】同じく正面図である。
【図５】同複合抵抗器の等価回路図である。
【図６】実施形態２にかかる複合抵抗器の平面図である。
【図７】同じく底面図である。
【図８】同じく正面図である。
【図９】同複合抵抗器の等価回路図である。
【図１０】実施例の２組の調整用抵抗体の抵抗比率を種々の温度で測定し、比率誤差を求めた結果を示すグラフである。
【図１１】（ａ）は従来の電流検出用抵抗器をオペアンプとともに実装基板に搭載した状態を示す平面図、（ｂ）は実施形態１の複合抵抗器をオペアンプとともに実装基板に搭載した状態を示す平面図である。
【発明を実施するための形態】
【００１５】
−実施形態１−
この発明の実施形態を図面とともに説明する。図２は電流検出器として用いられる複合抵抗器の平面図、図３は同じく底面図、図４は同じく正面図、図５は同複合抵抗器の等価回路図である。複合抵抗器１０は、長さ３．２ｍｍ×幅２．５ｍｍ×厚さ０．４ｍｍのアルミナセラミックからなる絶縁基板１と、絶縁基板１の長さ方向に間隔を開けて配列させられた３対の端子２と、４つの増幅率調整用抵抗体３と、８つの電極４と、２つの電極５と、電流検出用抵抗体６とを備える。増幅率調整用抵抗体３及び電極４は、平面視点対称に配置されている。
【００１６】
各対の端子２の一方は絶縁基板１の第一の主面における幅方向端部から端面を経て第二の主面の端部に至るように形成され、対となる他方がこれと幅方向に対向するように形成されている。いずれの端子２も２層の金属薄膜の上に順にＣｕ、Ｎｉ及びＳｎ鍍金膜を形成したものである。電極４はＮｉ系薄膜からなり、絶縁基板１の第一の主面上を各端子２の先端から幅方向内方に向かって延びるように形成されている。電極５はＣｕめっき膜からなり、絶縁基板１の第二の主面上を長さ方向中央の端子２の先端から幅方向内方に向かって延びるように形成されている。調整用抵抗体３は、ＮｉＣｒ合金薄膜からなり、基板１の第一の主面上で幅方向に対向するか又は長さ方向に隣り合ういずれかの電極４、４間に跨るように形成されている。電流検出用抵抗体６は、銅ニッケル合金薄膜とリンを含むＮｉ系めっき膜の積層体からなり、基板１の第二の主面上で電極５、５間を跨るように形成されている。
【００１７】
図面では省略しているが、抵抗体３及び電極４を覆うように第一の主面の端子２上を除くほぼ全面に二酸化珪素膜およびエポキシ樹脂膜の積層体からなる保護膜が設けられ、抵抗体６及び電極５を覆うように第二の主面の端子２上を除くほぼ全面にエポキシ樹脂膜による保護膜が設けられている。
尚、絶縁基板１は、アルミナセラミックに限らず、用途に応じた絶縁材料もしくは面方向に絶縁膜を形成した導電材料からなっていてもよい。
【００１８】
複合抵抗器１０は、以下のような手順で製造される。先ず、絶縁基板１の複数個分の平面積を有する大型基板の一方の面（第一の主面）に抵抗体材料および電極材料を各々スパッタリングすることにより金属薄膜を形成する。スパッタリングに代えて化学蒸着や電子ビーム蒸着など、その他の薄膜形成技術を用いてもよい。そして、複数のフォトリソ工程（レジスト塗布、露光、現像、エッチング）にて、必要な形状、所望の抵抗値になるように抵抗体部分、電極部分をそれぞれパターン形成する。その後、第一の主面全体にプラズマＣＶＤにて二酸化珪素の膜を形成する。このとき第一の主面が３００℃程度の温度になるが、抵抗体材料はいずれも多結晶薄膜からなるので、変質することなく、抵抗温度特性が設計通りに維持される。
【００１９】
次に、他方の面（第二の主面）に第一の主面に形成した薄膜抵抗とは異なり銅ニッケル合金薄膜をスパッタリングにより形成する。この金属膜はめっき下地となる膜であり、フォトリソ工程をへて、所望の形状に形成される。この下地金属膜に電流検出抵抗体６となるＮｉ系めっき膜をフォトリソと無電解めっき法とで、電流検出抵抗の電極５となるＣｕめっき膜を電解めっき法を用いて形成する。第二の主面が加工されている間、第一の主面は二酸化珪素膜にてエッチング、めっきから保護されている。その後、第二の主面をレジスト膜で保護した状態で、第一の主面の端子２上の二酸化珪素膜をフォトリソ工程にて除去する。
【００２０】
次に、比率調整用抵抗体３及び電流検出用抵抗体６を、レーザートリミング法を用いて高精度に調整する。なお調整用抵抗体３は二酸化珪素膜上からレーザーを掃射し高精度に抵抗値調整される。
その後、環境および機械的保護のため、端子２となる部分以外の両主面にエポキシ系樹脂をスクリーン印刷することにより保護膜を形成する。レーザースクライブ装置により、大型基板の第一の主面上で縦横に溝を切ることによって絶縁基板１の１個分ずつに区画化し、基板１の長辺に対応する溝に沿って分割した後、鍍金下地となる金属を切断面にスパッタリングする。さらに基板１の短辺に対応する溝に沿って分割する。最後に、Ｃｕ、Ｎｉ及びＳｎを順にバレルメッキすることにより端子２を形成することにより、複合抵抗器が完成する。
【００２１】
複合抵抗器１０においては、必要とされる５つの抵抗体が全て一の絶縁基板に形成されているので、配線距離が短くて足り、配線抵抗も極めて小さい。また、調整用抵抗体３については複数であっても同じ材料で同時に形成されたものであるので、抵抗値や抵抗温度係数の偏差がほとんど無い。
【００２２】
−実施形態２−
図６は実施形態２にかかる複合抵抗器の平面図、図７は同じく底面図、図８は同じく正面図、図９は同複合抵抗器の等価回路図である。複合抵抗器２０は、長さ７．５ｍｍ×幅２．０ｍｍ×厚さ０．４ｍｍのアルミナセラミックからなる絶縁基板１１と、絶縁基板１１の長さ方向に間隔を開けて配列させられた３対の端子１２と、４つの増幅率調整用抵抗体１３と、８つの電極１４と、４つの電極１５と、２つの電流検出用抵抗体１６とを備える。
【００２３】
端子１２の配置は実施形態１におけるものとほぼ同じである。検出用抵抗体１６のうち一つは、実施形態１と同じく第二の主面に形成されているが、その位置は実施形態１と異なり絶縁基板１１における一方の短辺側１／３の領域に偏っている。検出用抵抗体１６の他の一つは、幾何学的にはそれと対向するように且つ電気的には並列接続となるように第一の主面に形成されている。そして、第一の主面の他方の短辺側２／３の領域に４つの調整用抵抗体１３が形成されている。第一の主面上の検出用抵抗体１６、電極４及び電極５は絶縁基板１１の長寸方向中心線を基準として線対称に配置されている。
【００２４】
この複合抵抗器２０によれば、２つの検出用抵抗体１６が並列に接続されているので、検出用抵抗体１６全体の定格電力を大きくしても、電流密度は１つの場合よりも低減される。そのため、ジュール熱に伴う温度上昇が抑制され、抵抗体１６の変質を防止できる。
【００２５】
−その他の実施形態−
実施形態１及び２の複合抵抗器において、増幅率調整用抵抗体の抵抗値として数百ｋΩ以上の高い値が必要な場合には、薄膜抵抗体の代わりに、印刷技術で形成された厚膜抵抗体を用いる事ができる。この場合は、レーザー透過ガラス膜は、厚膜抵抗体の焼成温度よりも１００〜２００℃程度低い温度で焼成可能なガラスペーストを印刷することによって形成される。
また、実施形態１及び２の複合抵抗器において、電流検出用抵抗体に更に大きな定格電力が要請される場合には、薄膜とメッキ膜との積層体の代わりに金属箔抵抗体を用いることができる。尚、この場合、金属箔抵抗体は、耐熱性接着剤でセラミックの絶縁基板と固着され、金属薄膜を下地とするメッキ膜を介して電極と接続される。
【実施例】
【００２６】
［増幅率調整用抵抗の効果確認］
前記実施形態と異なり４個の増幅率調整用抵抗体（Ｒ１、Ｒ２、Ｒ３、Ｒ４とする。）として個別の抵抗器同士を結線した場合と、実施形態の如く一つの絶縁基板上に全て形成した場合とで抵抗比率の誤差すなわちＲ２／Ｒ１とＲ４／Ｒ３との差を比較する。
【００２７】
先ず、個別部品として抵抗値偏差±０．５％、抵抗温度係数偏差±２５ｐｐｍ／℃の精度で、Ｒ１＝Ｒ３＝１０ｋΩ、Ｒ２＝Ｒ４＝５０ｋΩの薄膜チップ抵抗器を用いるとする。この場合、電流検出用抵抗の誤差を無視した場合でも、下記の計算式で示されるように抵抗値偏差の影響で最大２％、温度変化の影響で最大１％、合計３％の大きさで抵抗比率に誤差が生じる。
【００２８】
即ち、Ｒ１、Ｒ３は１０，０００Ωで偏差仕様が±０．５％であるので、この製品のとりうる抵抗値は−０．５％の時９９５０Ω、＋０．５％の時１０，０５０Ωをとる。Ｒ２、Ｒ４は５０，０００Ωで偏差仕様が±０．５％であるので、この製品のとりうる抵抗値は−０．５％の時４９，７５０Ω、＋０．５％の時  ５０，２５０Ω  をとる。
このため、Ｒ２／Ｒ１＝Ｒ４／Ｒ３の値の
最小値は４０７５０／１００５０＝４．９５０、
最大値は５０２５０／９９５９  ＝５．０５０となる。
よつて、誤差は最大、１００×（５．０５―４．９５）／４．９５＝２．０％
【００２９】
次に抵抗値偏差が０であった場合に、それぞれの抵抗が、周囲温度が２５℃〜１２５℃の範囲（チップ電子部品の一般的な使用温度範囲）で使用される時の温度による抵抗変化は、抵抗値×温度差×温度係数となる。従って、
温度係数２５ｐｐｍのとき
Ｒ１’（Ｒ３’）＝１００００Ω×（１＋２５×１０−６×１００）＝１００２５Ω
温度係数−２５ｐｐｍのとき
Ｒ１’（Ｒ３’）＝１００００Ω×（１−２５×１０−６×１００）＝９９７５Ω
同様に
温度係数２５ｐｐｍのとき
Ｒ２’（Ｒ４’）＝５００００Ω×（１＋２５×１０−６×１００）＝５０１７５Ω
温度係数−２５ｐｐｍのとき
Ｒ２’（Ｒ４’）＝５００００Ω×（１−２５×１０−６×１００）＝４９８７５Ω
従って、Ｒ２／Ｒ１＝  Ｒ４／Ｒ３の値の
最小値は４９８７５／１００２０＝４．９７５、
同じく最大値は５０１７５／９９７５＝５．０２５となる。
よつて、誤差は最大、１００×（５．０２５―４．９７５）／４．９５＝１．０％
【００３０】
これに対して、実施形態１のように１面に４個の抵抗体を薄膜で形成して結線した場合、相対抵抗値偏差±０．０２％、相対温度係数偏差±２ｐｐｍが可能である。前記と同様に計算すると、抵抗値偏差の影響で最大０．０８％、温度変化の影響で最大０．０８％、となり合計誤差は最大でも０．１６％以内となり、個別部品の合計誤差３％に対して、１／１８に小さくできる。これを検証するため、実施形態１の複合抵抗器において、調整用抵抗体３の厚みを１００ｎｍとし、Ｒ１＝Ｒ３＝１０ｋΩ、Ｒ２＝Ｒ４＝５９ｋΩとなるようにトリミングして得られたものについて、２組の調整用抵抗体の抵抗比率を種々の温度で測定し、比率誤差を求めた。その測定結果を図１０に示す。
図１０に示される通り実施形態の複合抵抗器によれば抵抗比率の誤差が大きく低減された。
【００３１】
［配線抵抗の影響］
ＰＣＢ基板の配線の材料は銅めっきであり、一般に電流検出用抵抗体の抵抗値はｍΩオーダである。今、プリント基板に通常使われる配線基板で電流検出用抵抗体と増幅率調整用抵抗体との間の配線長さを５ｍｍ、銅配線厚を１０μｍ、巾を０．５ｍｍ、銅の抵抗率をＰ＝２．４μΩ・ｃｍ（実測値）とすると、抵抗Ｒ＝抵抗率Ｐ×長さＬ／断面積Ｓより、その配線抵抗は２４ｍΩとなる。
【００３２】
従って、電流検出抵抗体の抵抗値を１００ｍΩとした場合、配線抵抗を含めた合計抵抗値は１２４ｍΩとなる。電流検出抵抗体の抵抗温度係数を２００ｐｐｍ、銅系めっき膜の抵抗温度係数を３８００ｐｐｍ℃、２５℃の電流検出抵抗と配線抵抗の合成抵抗値をＲ、周囲温度が４０℃（２５℃→６５℃）上昇したときの合成抵抗値をＲ’とすると、
Ｒ’＝  電流検出抵抗の温度変化＋配線抵抗の温度変化＋Ｒ
＝１００ｍΩ×（１＋２００ｐｐｍ／℃×４０℃）＋２４ｍΩ×（１＋３８００ｐｐｍ／℃×４０℃）
＝１００．８ｍΩ＋２８ｍΩ
＝１２８．８ｍΩ
Ｒ’＝１．０４Ｒ
となり、電流検出用抵抗体にかかる電圧に４％の誤差が生じることになる。
【００３３】
一方、実施形態１においては電流検出用抵抗と増幅率調整用抵抗との配線長は絶縁基板１のサイズを超えることはなく、設計により０．５ｍｍ以下に設定される。そこで、図２の符号５に示した電流検出抵抗内部電極を銅めっきとした場合を計算すると、実施形態１の場合、配線抵抗は０．１５ｍΩ以下と外部で配線する場合の１／１６０ときわめて小さくでき、個別部品で形成した回路に比べ電流検出誤差を大幅に低減可能となった。
【００３４】
［実装面積の削減効果確認］
ＳＴ−０８パッケージのオペアンプを複数個の抵抗器とともに実装した場合と、実施形態１の複合抵抗器とともに実装した場合とで実装基板上の占有面積を比較した。複数個の抵抗器として、１６０８チップサイズの増幅率調整用抵抗器４個、及び３２１６チップサイズの電流検出用抵抗器１個を準備し、図１１（ａ）にオペアンプＯとともに示すように４個の調整用抵抗器２３を実装基板Ｓ上に横列に配置し、電流検出用抵抗器２６を調整用抵抗器２３と直交する方向に配置し、それぞれ実装基板Ｓ上の部品電極と半田付けした。このときの占有面積Ｐは７８．４ｍｍ２であった。
【００３５】
一方、実施形態１の複合抵抗器１０も図１１（ｂ）にオペアンプＯとともに示すように同じ実装基板Ｓ上に配置し、部品電極と半田付けした。このときの占有面積Ｑは３１．９ｍｍ２であった。従って、実装基板上の占有面積を１／２以下にする事か可能となった。尚、実装基板の両面にオペアンプと複合抵抗器を配置し、スルーホールで接続する場合には、更に占有面積の削減が可能となる。
【符号の説明】
【００３６】
１０、２０  複合抵抗器
１、１１  絶縁基板
２、１２  端子
３、１３  増幅率調整用抵抗体
４、５、１４、１５  電極
６、１６  電流検出用抵抗体
【図１】
2010199283.tif 000003
【図２】
2010199283.tif 000004
【図３】
2010199283.tif 000005
【図４】
2010199283.tif 000006
【図５】
2010199283.tif 000007
【図６】
2010199283.tif 000008
【図７】
2010199283.tif 000009
【図８】
2010199283.tif 000010
【図９】
2010199283.tif 000011
【図１０】
2010199283.tif 000012
【図１１】
2010199283.tif 000013