(57)【要約】【課題】  結晶性が良好なＩＩＩ−Ｖ族化合物半導体であるＧａＡｓＳｂを含むＩＩＩ−Ｖ族化合物半導体素子の製造方法を提供する。【解決手段】  ＩＩＩ−Ｖ族化合物半導体のＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）を成膜するとき、Ｖ族のヒ素（Ａｓ）およびアンチモン（Ｓｂ）の両方の分子の供給量の和を、ＩＩＩ族のガリウム（Ｇａ）の分子の供給量の１５倍以上とすることを特徴とする。【選択図】        図１
2010232298.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰ基板上にＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）を含むＩＩＩ−Ｖ族化合物半導体層を積層した素子の製造方法であって、
前記ＧａＡｓｘＳｂ１−ｘ層を分子線ビームエピタキシー（ＭＢＥ：Molecular  Beam  Epitaxy）法で形成するとき、Ｖ族の、ヒ素（Ａｓ）およびアンチモン（Ｓｂ）の両方の分子の供給量の和を、ＩＩＩ族のガリウム（Ｇａ）の分子の供給量の１５倍以上とすることを特徴とする、ＩＩＩ−Ｖ族化合物半導体素子の製造方法。  
【請求項２】
ＩｎＰ基板上にＩｎｙＧａ１−ｙＡｓ（０．３５≦ｙ≦０．７１）とＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）とを交互に複数対、積層した多重量子井戸構造からなる層を含むＩＩＩ−Ｖ族化合物半導体層を積層した素子の製造方法であって、
前記多重量子井戸構造からなる層を分子線ビームエピタキシー（ＭＢＥ）法で形成するとき、前記ＧａＡｓｘＳｂ１−ｘを形成する際、Ｖ族の、ヒ素（Ａｓ）およびアンチモン（Ｓｂ）の両方の分子の供給量の和を、ＩＩＩ族のガリウム（Ｇａ）の分子の供給量の１５倍以上とすることを特徴とする、ＩＩＩ−Ｖ族化合物半導体素子の製造方法。
【請求項３】
前記アンチモンは、Ｓｂ１および／またはＳｂ２の分子線で供給することを特徴とする、請求項１または２に記載のＩＩＩ−Ｖ族化合物半導体素子の製造方法。
【請求項４】
前記ＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）を成膜するとき、前記基板の温度を５２０℃以下とすることを特徴とする、請求項１〜３のいずれか１項に記載のＩＩＩ−Ｖ族化合物半導体素子の製造方法。
【請求項５】
前記ＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）を含むＩＩＩ−Ｖ族化合物半導体層を成膜した後、該ＩＩＩ−Ｖ族化合物半導体層上に窓層をＩｎＰにより成膜するとき、前記基板の温度６００℃以下で、ＭＯＶＰＥ（Metal  Organic  Vapor  Phase  Epitaxy）法で、当該ＩｎＰ窓層を成膜することを特徴とする、請求項４に記載のＩＩＩ−Ｖ族化合物半導体素子の製造方法。
【請求項６】
前記ＩＩＩ−Ｖ族化合物半導体素子が受光素子であって、前記ＩｎＰ窓層上に、選択拡散マスクパターンを形成して、該選択拡散マスクパターンの開口部から、ｐ型不純物の亜鉛（Ｚｎ）を導入して、ｐｎ接合を前記ＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）を含むＩＩＩ−Ｖ族化合物半導体層の内部に形成する工程を含むことを特徴とする、請求項５に記載のＩＩＩ−Ｖ族化合物半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ−Ｖ族化合物半導体素子の製造方法に関し、より具体的には、単層、または多重量子井戸構造の単位ペアの一方を構成する、ＧａＡｓＳｂを受光層に含むＩＩＩ−Ｖ族化合物半導体素子の成膜方法に関するものである。
【背景技術】
【０００２】
ＩｎＰ基板を用いたＩＩＩ−Ｖ族化合物半導体は、バンドギャップエネルギが近赤外域に対応するため、通信用、生体検査用、夜間撮像用などを目的に、多くの研究が進行している。この中で特に注力されているのは、より長波長域、たとえば波長２μｍ以上に受光感度を持たせるために、バンドギャップエネルギがより小さいＩＩＩ−Ｖ族化合物半導体結晶層、およびこれら結晶層に配列された受光素子を、いかに結晶性のよい状態で製造するかという研究である。
【０００３】
既存のＩｎＧａＡｓに対して、Ｖ族元素としてヒ素（Ａｓ）とともに窒素（Ｎ）を加えてＧａＩｎＮＡｓとして、Ｎによるバンドギャップ狭小化作用を用いた４元系ＩＩＩ−Ｖ族化合物半導体を用いた撮像装置の提案がなされている（特許文献１）。しかし、ＧａＩｎＮＡｓの結晶成長は技術的に大変難しい。とくに波長３μｍまで受光感度を持ち、ＩｎＰ基板と格子整合するためには窒素を１０％（Ｖ族元素内の原子％）程度まで増やす必要があるが、窒素を１０％程度にして良好な結晶性を得ることは非常に困難である。しかも受光素子として高感度を実現するためには、上記窒素を高濃度に含むＧａＩｎＮＡｓ層の厚みを２μｍ以上にする必要があるが、このような厚みの上記窒素含有結晶層を結晶性よく成長することはさらに困難である。
【０００４】
また、ＩｎＧａＡｓ−ＧａＡｓＳｂのタイプ２型量子井戸構造を用いた、カットオフ波長２．３９μｍのフォトダイオードの作製結果の報告がなされた（非特許文献２）。しかし、ここで開示されたフォトダイオードは、暗電流が大きく、１６０ｎＡ（印加電圧−１Ｖ、受光径６４μｍ）に達する。この暗電流は、冷却無しで室温で動作させるには非常に困難なレベルである。
【０００５】
上記のタイプ２型量子井戸構造に含まれるＧａＡｓＳｂは、波長１μｍ以上の近赤外域に受光感度を持つが、これも簡単に成膜できるものではない。このため、たとえばＧａＡｓＳｂ単層についてＭＢＥ法による成膜条件について提案がなされた（非特許文献２）。ＭＢＥ法によってＧａＡｓＳｂを成膜するとき、ＩＩＩ族のＧａについては、分子線で基板に到達したＧａ分子はほぼすべて基板に残り、付着係数はほぼ１である。しかし、Ｖ族のＡｓおよびＳｂについては、分子線で基板に到着したもののうち、比較的低い歩留まりで成長に寄与するため、通常、ＩＩＩ族分子よりも原料の供給を多くして、分子線を基板に照射する。このためＧａＡｓＳｂの成膜において、通常、Ｖ族の分子（ＡｓおよびＳｂの合計）の供給量と、ＩＩＩ族の分子（Ｇａ）の供給量との比（Ｖ／ＩＩＩ比）を１より大きくとる。供給量は、分子線の圧力またはフラックス量をもとにして判定される。上記の非特許文献２は、良好な結晶性のＧａＡｓＳｂを得るには、ＭＢＥ法の成膜の際に、Ｖ／ＩＩＩ比を８弱以下にするのがよく、４〜５がベストであることを提案している。このＶ／ＩＩＩ比を４〜５程度にしたほうがよいという根拠は、成長したＧａＡｓＳｂ膜のＰＬ(Photoluniscent  Light)の半値幅に基づいている。
また、ＭＯＣＶＤ法による（ＩｎＧａＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造中のＧａＡｓＳｂの成膜において、Ｖ／ＩＩＩ比は、２．５〜２．９とするのがよいと提案されている（非特許文献３）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２０１４３２号公報
【非特許文献】
【０００７】
【非特許文献１】R.Sidhu,N.Duan, J.C.Campbell, A.L.Holmes, "A Long-Wavelength  Photodiode  on InP  Using  Lattice-Matched  GaInAs-GaAsSb Type-II  Quantum  Wells”,IEEE  Photonics  Technology  Letters,  Vol.17, No.12(2005),  pp.2715-2717
【非特許文献２】Y.Nakata,T.Fijii, A.Sandhu, Y.Sugiyama and E.Miyauchi, ”Growthand Characterization of GaAs0.5Sb0.5 Lattice-Matched to InP by Molecular BeamEpitaxy”, Journal of Crystal Growth,91(1988),pp.655-658
【非特許文献３】M.Peter,R.Kiefer, F.Fuchs, N.Herres, K.Winkler, K.H.Bachem and J.Wagner,”Light-emitting diodes and laser diode based on aGa1-xInxAs/GaAs1-ySby type II superlattice on InP substrate”, Applied Physics Letters, Vol.74, No.14(1999), pp.1951-1953
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＩＩＩ−Ｖ族化合物半導体の受光素子については、受光感度を長波長域に広げながら暗電流を低くすることが求められる。暗電流を低くするには、結晶性を良好にすればよい。ＩＩＩ−Ｖ族化合物半導体の受光素子における暗電流の原因またはノイズ要因については、結晶学的に未解決の部分がある。ＩＩＩ−Ｖ族化合物のノイズ要因の一つに、特異な挙動をするＳｂの影響の可能性が考えられる。Ｓｂは、成膜中に、高速で表面に集積するというサーファクタント効果を発現する原子として周知である。しかしＳｂのサーファクタント効果が、ノイズ要因に結晶学的に影響するか、またどのような影響を及ぼしているか、解明されていない。また、Ｓｂ以外の理由も否定できない。ここで、ノイズ要因とは、受光素子の場合は暗電流生成の要因をさし、化合物半導体装置の場合には、受光素子の暗電流生成に対応する要因によるＳ／Ｎ比劣化要因をさすものとする。また、ＬＥＤやＬＤなどの発光素子においては、Ｓｂのサーファクタント効果が発光効率にどのような影響を及ぼしているか、解明されていない。
現状、近赤外域をカバーし、かつ暗電流の低い受光素子は、得られていない。ＧａＡｓＳｂは、バンドギャップエネルギが比較的小さい化合物半導体として用いられることが多いが、ノイズ要因を低減することができれば、さらに有用性を増すことができる。本発明は、結晶性を改善することができる、ＧａＡｓＳｂを含むＩＩＩ−Ｖ族化合物半導体素子の結晶性を改善することができる、製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のＩＩＩ−Ｖ族化合物半導体素子の製造方法は、ＩｎＰ基板上にＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）を含むＩＩＩ−Ｖ族化合物半導体層を積層した素子を製造する。この製造方法では、ＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）受光層を分子線ビームエピタキシー（ＭＢＥ：Molecular  Beam  Epitaxy）法で成膜するとき、Ｖ族の、ヒ素（Ａｓ）およびアンチモン（Ｓｂ）の両方の分子の供給量の和を、ＩＩＩ族のガリウム（Ｇａ）の分子の供給量の１５倍以上とすることを特徴とする。以後、ＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）をＧａＡｓＳｂと略記する。
【００１０】
上記の方法では、この分野の常識を大きく超えるＶ／ＩＩＩ比によって、ＧａＡｓＳｂを成膜する。これによって、結晶性が改善しＰＬ強度が高まる。この工程により受光素子を作成した場合、ノイズ増大の要因を低減することができ、Ｓ／Ｎ比の高い信号を得ることができる。なお、｛（ヒ素の分子の供給量＋アンチモンの分子の供給量）／（ガリウムの分子の供給量）｝なる比をＶ／ＩＩＩ比といい、上記の場合、Ｖ／ＩＩＩ比が１５以上、という。ノイズ要因を非常に低くするには、Ｖ／ＩＩＩ比は、さらに２０以上にすることが望ましい。
ＭＢＥ法でＧａＡｓＳｂ膜を成膜する場合、供給量の調整は、各原料の分子線の圧力（分圧）を真空ゲージで測定することで行う。ＭＢＥ法では、通常、成膜開始前に、るつぼから射出される分子線の圧力を基板付近で、備えつけの真空ゲージで測定して供給量を予測し、調整する。
【００１１】
本発明の別のＩＩＩ−Ｖ族化合物半導体素子の製造方法は、ＩｎＰ基板上にＩｎｙＧａ１−ｙＡｓ（０．３５≦ｙ≦０．７１）とＧａＡｓＳｂとを交互に複数対、積層した多重量子井戸構造からなる層を含むＩＩＩ−Ｖ族化合物半導体層を積層した素子を製造する。以後、ＩｎｙＧａ１−ｙＡｓ（０．３５≦ｙ≦０．７１）をＩｎＧａＡｓと記す。この製造方法では、多重量子井戸構造からなる層を分子線ビームエピタキシー（ＭＢＥ：Molecular  Beam  Epitaxy）法で形成するとき、ＧａＡｓＳｂを形成する際の、Ｖ族の、ヒ素（Ａｓ）およびアンチモン（Ｓｂ）の両方の分子の供給量の和を、ＩＩＩ族のガリウム（Ｇａ）の分子の供給量の１５倍以上とすることを特徴とする。これによって、結晶品質の良好なＧａＡｓＳｂおよびＩｎＧａＡｓを得ながら、バンドギャップの大幅な狭小化を図ることができる。ＭＢＥ法で、ＧａＡｓＳｂとＩｎＧａＡｓとの多重量子井戸構造を成膜する場合、供給量の調整は、各原料の分子線の圧力（分圧）を真空ゲージで測定することで行う。ＭＢＥ法では、通常、成膜開始前に、るつぼから射出される分子線の圧力を基板付近で、備えつけの真空ゲージで測定して供給量を予測し、調整する。
【００１２】
アンチモンは、Ｓｂ１および／またはＳｂ２の分子線で供給することができる。これによって、ノイズ増大要因を低減することができる。アンチモンは、Ｓｂ４の分子線でも供給することができるが、ノイズ増大をもたらすので、Ｓｂ１および／またはＳｂ２の分子線を大部分として供給することが好ましい。
【００１３】
ＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）を成膜するとき、基板の温度を５２０℃以下とすることができる。これによって、ＧａＡｓＳｂを含む基板上のＩＩＩ−Ｖ族化合物半導体の結晶性の劣化は生じず、低ノイズの半導体装置を得ることができる。
【００１４】
ＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）を含むＩＩＩ−Ｖ族化合物半導体層を成膜した後、該ＩＩＩ−Ｖ族化合物半導体層上に窓層をＩｎＰにより成膜するとき、前記基板の温度６００℃以下で、ＭＯＶＰＥ（Metal  Organic  Vapor  Phase  Epitaxy）法で、当該ＩｎＰ窓層を成膜することができる。ＭＢＥ法で燐（Ｐ）化合物を成膜する場合、原料装入など成膜室の開放頻度が高いために、大気が混入し、内壁に付着した燐化合物に水分等の不純物が吸着される。これらの水分等の不純物は、ＧａＡｓＳｂなどの半導体の品質を劣化させる。また、内壁の燐化合物等は大気に触れて発火するなどのトラブルを生じるおそれがある。ＭＯＶＰＥでは、原料は、気体で外部から常時供給されるので、開放頻度は低く、たとえ燐化合物等が内壁に付着しても、上記の問題が発生する確率は非常に低い。また、基板温度を６００℃以下にすることで、ＧａＡｓＳｂを含む化合物半導体層の結晶性を良好に維持することができる。
【００１５】
上記のＩＩＩ−Ｖ族化合物半導体素子を受光素子として、ＩｎＰ窓層上に、選択拡散マスクパターンを形成して、該選択拡散マスクパターンの開口部から、ｐ型不純物の亜鉛（Ｚｎ）を導入して、ｐｎ接合をＧａＡｓｘＳｂ１−ｘ（０．３３≦ｘ≦０．６５）を含むＩＩＩ−Ｖ族化合物半導体層の内部に形成する工程を含むことができる。これによって、フォトダイオードは素子分離のためのメサエッチングなどによって結晶性を低下させられず、１つのフォトダイオードでも、また密に配列されたフォトダイオードでも、暗電流を低くすることができる。
【発明の効果】
【００１６】
本発明のＩＩＩ−Ｖ族化合物半導体の製造方法によれば、ノイズ要因を低減した、ＩＩＩ−Ｖ族化合物半導体であるＧａＡｓＳｂを得ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１における受光素子を説明する図である。
【図２】（ａ）は、本発明の実施の形態２における受光素子、（ｂ）は受光層の量子井戸構造、を示す断面図である。
【図３】図２の受光素子におけるＺｎ濃度分布を示す図である。
【図４】ＭＢＥ成膜装置を説明するための図である。
【図５】ＭＢＥ成膜装置のアンチモンの分子線を説明する図である。
【図６】図２の受光素子の製造方法を説明するための図である。
【図７】ＭＯＶＰＥ法の成膜装置を説明するための図である。
【図８】本発明の実施の形態２の変形例における受光素子を説明する図である。
【図９】実施例１におけるＰＬ強度とＶ／ＩＩＩ比の関係を示す図である。
【図１０】実施例１における暗電流とＶ／ＩＩＩ比の関係を示す図である。
【図１１】実施例１における暗電流の温度依存性を示す図である。
【図１２】実施例２における暗電流とＶ／ＩＩＩ比の関係を示す図である。
【発明を実施するための形態】
【００１８】
（実施の形態１−ＧａＡｓＳｂ単層の受光層−）
図１は、本発明の実施の形態１における受光素子１０を示す図である。この受光素子１０の受光層３は、単層のＧａＡｓＳｂで形成される。このような、単層のＧａＡｓＳｂ受光層３においても、Ｖ／ＩＩＩ比を１５以上として、成膜することで、結晶品質を向上し、かつ暗電流を１／５００程度に低減させることができる。単層のＧａＡｓＳｂ受光層３の場合、ｐ型領域６のフロントのｐｎ接合１５の濃度が多少高くなっても、結晶品質が劣化するおそれは小さいので、拡散濃度分布調整層は必ずしも必要でない。
【００１９】
（実施の形態１の変形例）
図示はしないが、図１に示す実施の形態１の受光素子１０を、複数、一次元または二次元に配列したものも、実施の形態１の変形例として挙げることができる。この場合、このあと実施の形態２の変形例で説明する図８に示した受光素子１０の受光層３の多重量子井戸構造およびその上の拡散濃度分布調整層４が、単層のＧａＡｓＳｂの受光層に置き換わるだけで、他の部分は、同じである。暗電流は、隣接する受光素子の間が狭くなるほど大きくなる傾向があり、暗電流を低くすることは、画素密度を高めて高品位の画像を得る上でも重要である。単層のＧａＡｓＳｂの成膜において、Ｖ／ＩＩＩ比を１５以上とすることで、画素密度を高めながら、暗電流を低く抑制することができ、高感度のセンサー、高品位の画像を得ることができる。
【００２０】
（実施の形態２−（ＩｎＧａＡｓ／ＧａＡｓＳｂ）多重量子井戸構造−）
図２（ａ）は、本発明の実施の形態１における受光素子１０を示す断面図である。また図２（ｂ）は、受光層３を構成する（ＩｎＧａＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造を示す断面図である。図２によれば、受光素子１０は、ＩｎＰ基板１の上に次の構成のＩＩＩ−Ｖ族化合物半導体積層構造（エピタキシャルウエハ）を有する。
（ＩｎＰ基板１／バッファ層２／ＩｎＧａＡｓとＧａＡｓＳｂとの多重量子井戸構造の受光層３／ＩｎＧａＡｓ拡散濃度分布調整層４／ＩｎＰ窓層５）
ＩｎＰ窓層５から多重量子井戸構造の受光層３にまで届くように位置するｐ型領域６は、ＳｉＮ膜の選択拡散マスクパターン７の開口部から、ｐ型不純物のＺｎが選択拡散されることで形成される。受光素子１０の周縁部の内側に、平面的に周囲限定されて拡散導入されることは、上記ＳｉＮ膜の選択拡散マスクパターン７を用いて拡散することによって達せられる。
ｐ型領域６にはＡｕＺｎによるｐ側電極１１が、またＩｎＰ基板１の裏面にはＡｕＧｅＮｉのｎ側電極１２が、それぞれオーミック接触するように設けられている。この場合、ＩｎＰ基板１にはｎ型不純物がドープされ、所定レベルの導電性を確保されている。ＩｎＰ窓層５、選択拡散マスクパターン７は、絶縁保護膜８によって被覆される。
【００２１】
図２（ｂ）に示すように、多重量子井戸構造の受光層３には、上記のｐ型領域６の境界フロントに対応する位置にｐｎ接合１５が形成され、上記のｐ側電極１１およびｎ側電極１２間に逆バイアス電圧を印加することにより、ｎ型不純物濃度が低い側（ｎ型不純物バックグラウンド）により広く空乏層を生じる。多重量子井戸構造の受光層３におけるバックグラウンドは、ｎ型不純物濃度（キャリア濃度）で５×１０１５ｃｍ−３程度またはそれ以下である。そして、ｐｎ接合の位置１５は、多重量子井戸の受光層３のバックグラウンド（ｎ型キャリア濃度）と、ｐ型不純物のＺｎの濃度プロファイルとの交点で決まる。すなわち図３に示す位置となる。
【００２２】
拡散濃度分布調整層４内では、ＩｎＰ窓層５の表面５ａから選択拡散されたｐ型不純物の濃度が、ＩｎＰ窓層側における高濃度領域から受光層側にかけて急峻に低下している。このため、受光層３内では、Ｚｎ濃度は５×１０１６ｃｍ−３以下の不純物濃度を容易に実現することができる。図３では、受光層３内のＺｎ濃度は、より低い１×１０１６ｃｍ−３程度以下が実現されている。
【００２３】
本発明が対象とする受光素子１０は、近赤外域からその長波長側に受光感度を有することを追求するので、窓層には、受光層３のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、窓層には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるＩｎＰが用いられる。ＩｎＰとほぼ同じバンドギャップエネルギを有するＩｎＡｌＡｓを用いてもよい。
【００２４】
（本実施の形態のポイント）
本実施の形態では、ＩＩＩ−Ｖ族化合物半導体のＧａＡｓＳｂ３ｂは、タイプ２の多重量子井戸構造を構成するペア（ＩｎＧａＡｓ３ａ／ＧａＡｓＳｂ３ｂ）の形で含まれる。受光層３を構成する（ＩｎＧａＡｓ／ＧａＡｓＳｂ）のペア３ｐの数は１００〜３００である。このような多重量子井戸構造に含まれるＧａＡｓＳｂ３ｂでも、実施の形態２で説明するＧａＡｓＳｂ単層でも、Ｖ／ＩＩＩ比を１５以上に高くすることで、ＧａＡｓＳｂに起因するノイズ要因を低減することができる。受光素子１０の場合には、暗電流を低減することができる。暗電流は、図２（ａ）に示す受光素子１０のｐ側電極１１とｎ側電極１２との間に逆バイアス電圧を印加することにより測定される。Ｖ／ＩＩＩ比を１５以上にして、図２（ａ）に示す受光素子１０を製造した場合に、Ｖ／ＩＩＩ比をそれより低くして製造した場合に比べて、ノイズ要因の改善は明確であり、図２（ａ）の受光素子では、暗電流は、１／１０に低減される。ＧａＡｓＳｂ単層受光素子で見られたようにＧａＡｓＳｂ結晶内部の結晶欠陥が低減した結果と考えられる。この低減量は画期的といってよい。また、実施の形態１で説明したＧａＡｓＳｂ単層の受光層を持つ受光素子では、暗電流は１／５００程度に低減される。この低減も非常に大きいものである。このような、大きな改善は、製造した層の構造等により把握できるはずである。しかし、Ｘ線回折パターンの回折ピークの半値幅などと、この暗電流の改善とは、一対一に対応せず、単なる結晶配列の規則性の向上だけでは説明しきれていない。また、上述のＰＬ発光強度については、逆相関の傾向は大体認められるが、対応は十分とはいえない。従来の方法では、Ｖ／ＩＩＩ比が１０以下の範囲でＧａＡｓＳｂを製造して、ＰＬ発光強度を測定して、Ｖ／ＩＩＩ比が４〜５程度がベストであり、８以上に高くすると、急激にＰＬ発光強度が急激に低下するという結果であった（非特許文献２）。このようにＶ／ＩＩＩ比が低い範囲では、ＰＬ発光強度などについて、このような従来の結果が得られてもよいかもしれない。本実施の形態のように、Ｖ／ＩＩＩ比を１０以上の範囲にして、ノイズ要因または暗電流の測定を行った例は、これまで公表されていないか、または公表されているとしても非常に伝達範囲が限定的なものと考えられる。Ｖ／ＩＩＩ比が１５以上という範囲は、この分野では常識外れといってもよいほど、特異的に高い範囲である。
【００２５】
図４は、ＭＢＥ成膜装置の一例を示す模式図である。成膜チャンバ３１は高真空状態を保持できるように、真空排気系、液体窒素シュラウド等が配備されている。基板を含む積層体１０ｃは、基板回転加熱機構に取り付けられ、加熱され回転状態とされる。化合物半導体層の成膜には、半導体層を構成する元素に対応して蒸発源の分子線セルが配置されており、ＧａＡｓＳｂ層の場合には、Ｇａ、ＡｓおよびＳｂの各分子線を出射する分子線セル３３が、各別に配置されている。
【００２６】
化合物半導体を構成する原子の供給量の測定は、真空ゲージによって当該原子の分子線の圧力を、基板位置において測定することで行う。当該原料の分子状態を問わず、分子線の圧力を、分子の供給量として定義する。たとえば、ＧａＡｓＳｂの成膜において、つぎの式（１）に基づいて調整する。
Ｖ／ＩＩＩ比＝（ＰＡｓ＋ＰＳｂ）／ＰＧａとなる。・・・・（１）
ここに、ＰＡｓ、ＰＳｂ、ＰＧａなどは真空ゲージで測定される圧力であり、添え字は原料を表す。  
積層体の各層の化学組成や成膜速度の調整のために、セルシャッタや基板シャッタの開閉を調整するが、その制御のために附属する計算機が用いられる。基板温度等は、パイロメータによって測定される。ＲＨＥＥＤ(reflection  high  electron  energy  diffraction)観察のために、電子が浅い入射角度で積層体１０ｃに入射するようにＲＨＥＥＤ電子銃が配置され、その回折像を得るための蛍光スクリーン（ＲＨＥＥＤスクリーン）およびその回折像を撮像するカメラが回折方向位置に設けられる。ＲＨＥＥＤは、積層体１０の結晶性の評価、成膜素過程の把握等のために用いられる。また、質量分析装置、ビームモニタなどの観察装置が取り付けられている。分子線などのうちで積層体１０ｃに組み込まれなかったものの大半は、成膜チャンバ３１の内壁に付着する。また、液体窒素シュラウドは、分子線が衝突して発生した不純物の吸着などのために用いられる。成膜チャンバ３１内は、ゲートバルブを介在させて真空排気系と連通している。
【００２７】
ＧａＡｓＳｂを成膜するとき、アンチモン（Ｓｂ）はＳｂ１またはＳｂ２の分子の形態で分子線を構成するのが、ノイズ要因の抑制または受光素子１０の暗電流を低減する上で好ましい。図５は、Ｓｂの分子線セルを示す図である。分子線セルは、底部に位置してアンチモン原料を加熱し昇華させるヒータＨｂと、それとは独立に蒸発したアンチモンを加熱する中間に位置するヒータＨｍとを備える。ヒータＨｂによってＳｂ原料は加熱されて蒸発して出射口３３ｈへと上昇する。分子線セル３３の中央位置のヒータＨｍは、上昇途中のアンチモンの分子線を加熱して、アンチモン分子を選択するために用いられる。ヒータＨｍによって、Ｔｍ＝６００℃程度に加熱するときはＳｂ４が支配的である分子線を出射し、Ｔｍ＝９００℃程度に加熱するときは、Ｓｂ１および／またはＳｂ２が支配的である分子線を出射する。Ｔｍは、分子線セルの中間部の温度を表し、通常、Ｔｍを表示する計測装置が備え付けられている。本実施の形態では、ヒータＨｍによってＴｍを９００℃程度にすることで、分子線の分子をＳｂ１および／またはＳｂ２とする。
【００２８】
図６は、図２（ａ）に示す受光素子１０を製造する工程の部分を示す図である。ＩｎＰ基板１上にバッファ層２を成膜するが、バッファ層に用いる化合物半導体に応じて、ＭＢＥ法またはＭＯＶＰＥ法で成膜する。ＩｎＰなど燐を含む化合物半導体をバッファ層に採用する場合には、ＭＯＶＰＥ法などで成膜するのがよく、ＩｎＰでなくＩｎＧａＡｓをバッファ層に用いる場合には、ＭＢＥ法を用いるのが次工程の量子井戸構造の受光層３を形成する関係で能率的である。理由は、ＩｎＰ窓層５の成膜方法での説明と共通する。
バッファ層２を成膜した後、そのバッファ層２上に、上記のＩｎＧａＡｓ／ＧａＡｓＳｂの多重量子井戸構造の受光層３を形成する。ＧａＡｓＳｂの成膜の際には、上記のように、Ｖ／ＩＩＩ比が１５以上になるように、分子線を基板に照射する。ＩｎＧａＡｓ／ＧａＡｓＳｂのペア数は１００〜３００とするのがよい。ＭＢＥ成膜装置には、セルシャッタおよび基板シャッタが配置され、設定により開閉を自動化することができるので、量子井戸構造の形成は、ＭＢＥ装置で行うことが好ましい。
次いで、受光層３上に、ＩｎＧａＡｓの拡散濃度分布調整層４を成膜する。この拡散濃度分布調整層４については、このあと詳しく説明する。ＩｎＧａＡｓ拡散濃度分布調整層４を成膜した後、積層体（半導体ウエハまたは中間製品）をＭＯＶＰＥ装置に移す。ＭＯＶＰＥ装置において、拡散濃度分布調整層４上にＩｎＰ窓層５を成膜する。上述のように、ＭＢＥでは成膜チャンバの大気への開放頻度が高く、内壁に付着した燐または燐化合物への水分の混入などがあり、化合物半導体層に不純物が混入する可能性が高くなり、燐（Ｐ）を含む化合物半導体の成膜にＭＢＥを用いることは、好ましくない。さらに、付着した燐化合物と、大気中の酸素との反応による発火などのトラブル発生もあり、開放頻度や、燐化合物の累計の付着期間（成膜チャンバの耐用年数、クリーニング頻度）、クリーニング中の使用不可能期間、クリーニング費用等を考慮すると、ＭＢＥ法によるＩｎＰの成膜は避けたほうがよい。このため、ＩｎＰ窓層５は、ＭＯＶＰＥ法によって成膜するのがよい。
【００２９】
図７は、ＭＯＶＰＥ法の成膜装置６０を示す図である。原料には、有機金属化合物を用いる。ＩｎはＴＭＩ（トリメチルインジウム）、ＰはＴＢＰ（ターシャリーブチルフォスフィン）もしくはＰＨ３（フォスフィン）を用いる。成膜室６１では、ヒータ６３を内蔵する基板ホルダ６２に基板（中間製品または半導体ウエハ）が取り付けられている。搬送ガスの水素により搬送された有機金属ガスもしくはＰＨ３が、基板表面に付着して化合物層を安定形成するようにする。成膜室６１の内壁には、ＩｎＰを成膜した場合、燐または燐化合物６９が付着するが、大気への開放頻度がＭＢＥの成膜チャンバに比べて非常に少ないので、燐化合物６９に吸湿、不純物吸着が生じることはなく、基板（中間製品）の半導体層の結晶品質が劣化するおそれは小さい。
ＩｎＰ窓層５の形成のあと、選択拡散マスクパターン７を形成し、その開口部からｐ型不純物であるＺｎを拡散導入して、ｐ型領域６を形成する。このｐ型領域のフロントにｐｎ接合１５が形成される。
【００３０】
次いで、本実施の形態における受光素子１０のＧａＡｓＳｂ３ｂ以外の部分の特徴について説明する。
（１）多重量子井戸構造は、上述の選択拡散で不純物を高濃度に導入した場合、その構造が破壊されるため、選択拡散による不純物導入を低く抑える必要がある。図２に示すように、拡散導入するｐ型不純物の濃度を５×１０１６／ｃｍ３以下とする必要がある。
（２）上記の低いｐ型不純物の濃度を、実生産上、再現性よく安定して得るために、ＩｎＧａＡｓによる拡散濃度分布調整層４を、受光層３の上に設ける。この拡散濃度分布調整層４において、受光層側の厚み範囲が、上記のような低い不純物濃度になると、その低い不純物濃度の範囲の電気伝導性は低下し、または電気抵抗は増大する。拡散濃度分布調整層４における低不純物濃度範囲の電気伝導性が低下すると、応答性が低下して、たとえば良好な動画を得ることができない。しかしながら、ＩｎＰ相当のバンドギャップエネルギより小さいバンドギャップエネルギの材料、具体的には１．３４ｅＶ未満のバンドギャップエネルギを持つＩＩＩ−Ｖ族化合物半導体材料によって拡散濃度分布調整層を形成した場合には、不純物濃度が低くても、絶対零度で使用するわけではないので、電気伝導性は非常に大幅には低下しない。上記拡散濃度分布調整層の要件を満たすＩＩＩ−Ｖ族化合物半導体材料として、たとえばＩｎＧａＡｓ、ＧａＡｓなどを挙げることができる。
受光層の不純物濃度を５×１０１６／ｃｍ３以下とする理由をさらに詳しく説明する。ｐ型不純物（Ｚｎ）の選択拡散の深さが深くなるなどして受光層３内におけるＺｎ濃度が１×１０１７ｃｍ−３を超えると、超えた高濃度部分では量子井戸層を構成するＩｎＧａＡｓとＧａＡｓＳｂの原子が相互に入り乱れ超格子構造が破壊される。破壊された部分の結晶品質は低下し、暗電流が増加するなど素子特性を劣化させる。ここで、Ｚｎ濃度は通常はＳＩＭＳ分析法（Secondary  Ion  Mass  Spectroscopy：二次イオン質量分析法）で測定するが、１０１７ｃｍ−３台あるいは１０１６ｃｍ−３台の濃度の分析は難しく、比較的大きな測定誤差が発生する。上記の詳細説明は、Ｚｎ濃度について倍または半分の精度での議論であるが、それはこの測定精度のあらさからきている。したがって、たとえば５×１０１６／ｃｍ３と、６×１０１６／ｃｍ３との相違を議論するのは、測定精度上、難しく、またそれほど大きな意味がない。
【００３１】
拡散濃度分布調整層にバンドギャップエネルギの狭い材料を用いると、不純物濃度が低くても電気抵抗の増加を抑制することができる。逆バイアス電圧印加等に対する応答速度は、容量および電気抵抗によるＣＲ時定数で決まると考えられるので、電気抵抗Ｒの増大を、上記のように抑制することにより応答速度を短くすることができる。
【００３２】
（３）本実施の形態では、多重量子井戸構造をタイプ２とする。タイプ１の量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限（カットオフ波長）が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる（直接遷移）。この場合、カットオフ波長をより長波長域まで拡大する材料は、ＩＩＩ−Ｖ族化合物半導体内で、非常に限定される。これに対して、タイプ２の量子井戸構造では、フェルミエネルギを共通にして異なる２種の半導体層が交互に積層されたとき、第１の半導体の伝導帯と、第２の半導体の価電子帯とのエネルギ差が、受光感度の波長上限（カットオフ波長）を決める。すなわち、光による電子または正孔の遷移は、第２の半導体の価電子帯と、第１の半導体の伝導帯との間で行われる（間接遷移）。このため、第２の半導体の価電子帯のエネルギを、第１の半導体の価電子帯より高くし、かつ第１の半導体の伝導帯のエネルギを、第２の半導体の伝導帯のエネルギより低くすることにより、１つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。
【００３３】
（４）上述のように、選択拡散マスクパターン７を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してｐ型不純物を拡散導入するので、上記のｐｎ接合は受光素子の端面に露出しない。この結果、ＧａＡｓＳｂの成膜時のＶ／ＩＩＩ比による効果に加えて、この受光部の端面非露出の効果により、さらに暗電流は抑制される。
【００３４】
（実施の形態２の変形例）
図８は、実施の形態１の変形例であり、本発明の一実施形態である受光素子１０を示す断面図である。この変形例では、上記の受光素子１０を、共通のＩｎＰ基板を含むエピタキシャルウエハに複数個配列している。受光層３が、ＩｎＧａＡｓ／ＧａＡｓＳｂの多重量子井戸構造で形成されている点で同じであり、そのＧａＡｓＳｂの成膜において、Ｖ／ＩＩＩ比１５以上を採用している。その受光層３の上に拡散濃度分布調整層４が配置されて、受光層３内のｐ型不純物濃度が５×１０１６ｃｍ−３以下にされている点などについても、図２の受光素子１０と同じである。そして、１個の受光素子ではなく受光素子１０が複数個、素子分離溝なしに配列されている点に特徴を持つ。上述の実施の形態１におけるＧａＡｓＳｂの成膜条件以外の特徴（４）が、複数の受光素子のそれぞれに適用される。すなわち、複数の受光素子の、それぞれの内側にｐ型領域６が限定され、隣接する受光素子とは、確実に区分けされている。
暗電流は、隣接する受光素子１０の間が狭くなるほど大きくなる傾向があり、暗電流を低くすることは、画素密度を高めて高品位の画像を得る上でも重要である。量子井戸構造中のすべてのＧａＡｓＳｂの成膜において、Ｖ／ＩＩＩ比を１５以上とすることで、画素密度を高めながら、暗電流を低く抑制することができ、高感度のセンサー、高品位の画像を得ることができる。
【実施例】
【００３５】
（実施例１）
受光層がＧａＡｓＳｂ単層の場合の受光素子について、（Ｉ）ＰＬ強度、および（ＩＩ）暗電流を測定した。
（Ｉ）ＰＬ強度の測定
（試験体）：ＦｅドープＩｎＰ（厚み３５０μｍ）／ＡｌＩｎＡｓバッファ層（厚み０．２μｍ）／ＧａＡｓＳｂ（厚み１μｍ）、の径２インチウエハ
上記の試験体のＧａＡｓＳｂの成膜条件は、次のとおりである。
（成膜法）：ＭＢＥ法
（成長温度）：４５０℃および４８０℃
（Ｖ／ＩＩＩ比）：６〜４０程度の範囲を対象にした。
（測定方法）：光源ＹＡＧレーザ
結果を図９に示す。ＧａＡｓＳｂの成膜のとき、ＰＬ強度は、Ｖ／ＩＩＩ比が１０を超えると大きくなりはじめ、１５以上において安定して高いＰＬ強度を示すことが分かる。ＰＬ強度は、結晶品質の良否の指標である。したがって、Ｖ／ＩＩＩ比が１５以上で安定して高いことは、成膜のときＶ／ＩＩＩ比を１５以上とすることで、良好な結晶品質のＧａＡｓＳｂを得られることを意味する。
【００３６】
（ＩＩ）暗電流
図１に示す受光素子１０を作製して、本発明例の試験体とした。詳細な構造は次のとおりである。
（本発明例Ｂ１）：Ｓドープ（００１）ＩｎＰ基板１上に、図１に示すエピタキシャル積層構造を形成することで、受光素子１０を作製した。結晶成長には、ＭＢＥ法を用いた。バッファ層２はＳｉドープＩｎＧａＡｓとした。バッファ層２の膜厚は０．１５μｍとし、成長時にＳｉを供給してｎ導電型とした。Ｖ族内においてＩｎ組成を５３．１％とした。キャリア濃度は５×１０１６ｃｍ−３とした。受光層３として、ＧａＡｓＳｂ単層からなる受光層を形成した。膜厚は２．５μｍとし、Ｓｂ組成を４８．７％とした。ＧａＡｓＳｂを成膜する際のＶ／ＩＩＩ比は、２０とした。多重量子井戸構造の成膜温度（基板温度）は、４８０℃とした。また、Ｓｂの分子線セルの中間位置の温度Ｔｍは９００℃として、アンチモンの分子線をＳｂ１およびＳｂ２を主体にした。受光層３の上に、拡散濃度分布調整層４として、膜厚１μｍのＩｎＧａＡｓを成膜した。ドーピングは行っていない。拡散濃度分布調整層４のＩｎＧａＡｓのＩｎ組成は５３．１％とした。この拡散濃度分布調整層４の上に、窓層５として、ＳｉドープＩｎＰを成膜した。ＩｎＰ窓層５の、膜厚は０．８μｍ、Ｓｉドーピング密度は３×１０１５ｃｍ−３とした。このエピタキシャル積層体を用いて、図１に示す受光素子１０を作製した。受光径は２００μｍとした。
（比較例Ｌ１）：本発明例Ｂ１と同じ構造の受光素子を製造するに際し、受光層３のＧａＡｓＳｂの成膜時に、Ｖ／ＩＩＩ比を１０．８とした。他の製造条件は、本発明例Ｂ１と同じに揃えた。
【００３７】
上記の試験体について、−１Ｖの逆バイアス電圧を印加して暗電流を測定した。結果を、図１０に示す。図１０によれば、受光層３のＧａＡｓＳｂ成膜時に、Ｖ／ＩＩＩ比を１１より大きくすることで、暗電流の低下傾向が明白に認められる。また、Ｖ／ＩＩＩ比２０の本発明例Ｂ１では、暗電流は１×１０−８Ａ以下であり、１×１０−６Ａ程度の比較例Ｌ１に比べて、実に二桁以上低くなっている。暗電流の急激な低下傾向は、Ｖ／ＩＩＩ比が１１を超えてから生じる。図１０の結果より、多重量子井戸構造中のＧａＡｓＳｂだけでなく単層のＧａＡｓＳｂ受光層についても、成膜時にＶ／ＩＩＩ比を１５以上にすることで、暗電流を低減できることが検証された。
【００３８】
（ＩＩＩ）暗電流の温度依存性
上記の試験体について、環境温度を２５℃から２００℃まで変化させて−１Ｖの逆バイアス電圧を印加した時の暗電流を調べた。結果を、図１１に示す。絶対温度の逆数を横軸に、暗電流値を縦軸にして示している。一般に暗電流はＥｇ／ｎｋＴの指数に比例することが知られている（Ｉｄ∝ｅｘｐ（Ｅｇ／ｎｋＴ））。
ここで、Ｅｇは受光層のバンドギャップ、ｋはＢｏｌｔｚｍａｎｎ定数、Ｔは絶対温度、ｎは定数である。受光層の結晶性が完全な理想的な場合にはｎが１になり、結晶欠陥が増えて、それを介したリーク電流が増えるとｎは１よりも大きくなる。Ｖ／ＩＩＩ比が１５よりも大きい２４の時、ｎは１．３で理想に近く、Ｖ／ＩＩＩ比が１５よりも小さい１２の時、ｎは２．８となった。Ｖ／ＩＩＩ比が１５より大きい場合は結晶欠陥が少ないことが暗電流の温度依存性から検証できた。
【００３９】
（実施例２）
受光層が多重量子井戸構造の場合の受光素子について暗電流を測定した。すなわち、図２に示す受光素子１０を作製して、本発明例の試験体とした。詳細な構造は次のとおりである。
（本発明例Ａ１）：Ｓドープ（００１）ＩｎＰ基板１上に、図２に示すエピタキシャル積層構造を形成することで、受光素子１０を作製した。結晶成長には、ＭＢＥ法を用いた。バッファ層２はＳｉドープＩｎＧａＡｓとした。バッファ層２の膜厚は０．１５μｍとし、成長時にＳｉを供給してｎ導電型とした。Ｖ族内においてＩｎ組成を５３．１％とした。キャリア濃度は５×１０１６ｃｍ−３とした。受光層３として、ＩｎＧａＡｓ／ＧａＡｓＳｂを対とする多重量子井戸構造を形成した。ＩｎＧａＡｓおよびＧａＡｓＳｂ、ともに、膜厚は５ｎｍとし、ペア数は２５０対とした。ＩｎＧａＡｓは、Ｉｎ組成を５３．１％とし、またＧａＡｓＳｂはＳｂ組成を４８．７％とした。ＧａＡｓＳｂを成膜する際のＶ／ＩＩＩ比は、２４とした。多重量子井戸構造の成膜温度（基板温度）は、４８０℃とした。また、Ｓｂの分子線セルの中間位置の温度Ｔｍは９００℃として、アンチモンの分子線をＳｂ１およびＳｂ２を主体にした。受光層３の上に、拡散濃度分布調整層４として、膜厚１μｍのＩｎＧａＡｓを成膜した。ドーピングは行っていない。拡散濃度分布調整層４のＩｎＧａＡｓのＩｎ組成は５３．１％とした。この拡散濃度分布調整層４の上に、窓層５として、ＳｉドープＩｎＰを成膜した。ＩｎＰ窓層５の、膜厚は０．８μｍ、Ｓｉドーピング密度は３×１０１５ｃｍ−３とした。このエピタキシャル積層体を用いて、図２に示す受光素子１０を作製した。受光径は２００μｍとした。
（本発明例Ａ２）：受光層３のＩｎＧａＡｓ／ＧａＡｓＳｂ多重量井戸構造内のすべてのＧａＡｓＳｂ成膜時に、Ｖ／ＩＩＩ比を３４とした。受光素子の構造、および他の製造条件は、本発明例Ａ１と同じに揃えた。
（比較例Ｋ１）：本発明例Ａ１と同じ構造の受光素子を製造するに際し、受光層３のＩｎＧａＡｓ／ＧａＡｓＳｂ多重量井戸構造内のすべてのＧａＡｓＳｂ成膜時に、Ｖ／ＩＩＩ比を１２とした。他の製造条件は、本発明例Ａ１と同じに揃えた。比較例Ｂ１は、同じ物を３体、作製した。
【００４０】
上記の試験体について、−１Ｖの逆バイアス電圧を印加して暗電流を測定した。結果を、図１２に示す。図１２によれば、多重量子井戸構造（ＩｎＧａＡｓ／ＧａＡｓＳｂ）のＧａＡｓＳｂ成膜時にＶ／ＩＩＩ比を１２より大きくすることで、暗電流の低下傾向が明白に認められる。また、Ｖ／ＩＩＩ比２４の本発明例Ａ１、およびＶ／ＩＩＩ比３４の本発明例Ａ２では、暗電流は１×１０−７Ａ以下であり、１×１０−６Ａ程度の比較例Ｋ１に比べて、一桁低くなっている。暗電流の急激な低下傾向は、Ｖ／ＩＩＩ比が１２を超えてから生じる。図１２の結果より、多重量子井戸構造に含まれるＧａＡｓＳｂの成膜時にＶ／ＩＩＩ比を１５以上にすることで、暗電流を低減できることが検証された。このとき、実施例１における結果と対応づけると、多重量子井戸構造に含まれるＧａＡｓＳｂの結晶品質が向上していると強く推測される。
【００４１】
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００４２】
本発明のＩＩＩ−Ｖ族化合物半導体素子の製造方法によれば、ノイズ要因を低減した、ＩＩＩ−Ｖ族化合物半導体であるＧａＡｓＳｂを得ることができる。とくに、受光素子の受光層にＧａＡｓＳｂを含む場合に暗電流を低減することができ、ＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造の受光層でも、また単層のＧａＡｓＳｂ受光層でも、ともに、ＧａＡｓＳｂ成膜時にＶ／ＩＩＩ比を１５以上とすることで、暗電流を大幅に低減することができる。
【符号の説明】
【００４３】
１  ＩｎＰ基板、２  バッファ層、３  受光層、３ａ  多重量子井戸構造中のＩｎＧａＡｓ、３ｂ  多重量子井戸構造中のＧａＡｓＳｂ、３ｐ  多重量子井戸構造のペア、４  拡散濃度分布調整層、５  ＩｎＰ窓層、５ａ  窓層の表面、６  ｐ型領域、７  選択拡散マスクパターン、８  絶縁保護膜、１０  受光素子、１０ｃ  基板（中間製品）、１１  ｐ側電極、１２  ｎ側電極、１５  ｐｎ接合、３０  ＭＢＥ成膜装置、３１  ＭＢＥ成膜チャンバ、３３  分子線源、３３ｈ  セル開口、６０  ＭＯＶＰＥ装置、６１  成膜室、６２  基板ホルダー、６３  ヒーター、６７  恒温槽、６９  燐または燐化合物、Ｈｍ  セル中間部ヒーター、Ｔｍ  セル中間部温度。
【図１】
2010232298.tif 000003
【図２】
2010232298.tif 000004
【図３】
2010232298.tif 000005
【図４】
2010232298.tif 000006
【図５】
2010232298.tif 000007
【図６】
2010232298.tif 000008
【図７】
2010232298.tif 000009
【図８】
2010232298.tif 000010
【図９】
2010232298.tif 000011
【図１０】
2010232298.tif 000012
【図１１】
2010232298.tif 000013
【図１２】
2010232298.tif 000014