(57)【要約】      （修正有）【課題】薄型化、及び小型化を達成しながら、外部ストレス、及び静電破壊に対する耐性の強化により信頼性を向上した半導体装置の提供。【解決手段】集積回路と、共振容量部２０４と、を備えたＩＣチップと、ＩＣチップ上に設けられたアンテナ２０１と、アンテナ上に絶縁膜を介して少なくとも一部が重なるように設けられた導電性遮蔽体２０６と、を有し、アンテナと、アンテナ上に設けられた絶縁膜と、絶縁膜上に設けられた導電性遮蔽体との積層構造によって、容量素子が形成されている。【選択図】図１
2010109351.tif 000002
【特許請求の範囲】
【請求項１】
集積回路と、共振容量部と、を備えたＩＣチップと、
前記ＩＣチップ上に設けられたアンテナと、
前記アンテナ上に絶縁膜を介して少なくとも一部が重なるように設けられた導電性遮蔽体と、を有し、
前記アンテナと、前記アンテナ上に設けられた絶縁膜と、前記絶縁膜上に設けられた導電性遮蔽体とによって、容量素子が設けられていることを特徴とする半導体装置。
【請求項２】
導電性遮蔽体と、
前記導電性遮蔽体上に設けられた絶縁膜と、
前記絶縁膜上に設けられた集積回路と、共振容量部と、を備えたＩＣチップと、
前記ＩＣチップ上に設けられたアンテナと、を有し、
前記導電性遮蔽体と、前記アンテナとは、前記絶縁膜及び前記ＩＣチップを介して少なくとも一部が重なるように設けられ、
前記導電性遮蔽体と、前記絶縁膜と、前記アンテナとによって、容量素子が設けられていることを特徴とする半導体装置。
【請求項３】
集積回路と、共振容量部と、を備えたＩＣチップと、
前記ＩＣチップ上に設けられたアンテナと、
前記ＩＣチップ及び前記アンテナの周りを囲うように設けられた絶縁膜と、
前記絶縁膜の周りを囲うように設けられた導電性遮蔽体と、を有し、
前記アンテナと、前記絶縁膜と、前記導電性遮蔽体とによって容量素子が形成されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、前記共振容量部は配線を有し、前記共振容量部と前記絶縁膜と前記導電性遮蔽体とによって容量素子が形成されていることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記絶縁膜は衝撃拡散層を有することを特徴とする半導体装置。
【請求項６】
第１の導電性遮蔽体と、
前記第１の導電性遮蔽体上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられた集積回路と、共振容量部と、を備えたＩＣチップと、
前記ＩＣチップ上に設けられたアンテナと、
前記アンテナ上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられた第２の導電性遮蔽体と、を有し、
前記第１の導電性遮蔽体と、前記アンテナとは、前記第１の絶縁膜及び前記ＩＣチップを介して少なくとも一部が重なるように設けられ、
前記第２の導電性遮蔽体と、前記アンテナとは、前記第２の絶縁膜を介して少なくとも一部が重なるように設けられ、
前記第１の導電性遮蔽体と、前記第１の絶縁膜と、及び前記アンテナ、ならびに前記第２の導電性遮蔽体と、前記第２の絶縁膜と、及び前記アンテナによって容量素子が形成されていることを特徴とする半導体装置。
【請求項７】
第１の導電性遮蔽体と、
前記第１の導電性遮蔽体上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられた集積回路と、配線を有する共振容量部と、を備えたＩＣチップと、
前記ＩＣチップ上に設けられたアンテナと、
前記アンテナ上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられた第２の導電性遮蔽体と、を有し、
前記第１の導電性遮蔽体と、前記アンテナとは、前記第１の絶縁膜及び前記ＩＣチップを介して少なくとも一部が重なるように設けられ、
前記第２の導電性遮蔽体と、前記アンテナとは、前記第２の絶縁膜を介して少なくとも一部が重なるように設けられ、
前記配線と前記第２の絶縁膜と前記第２の導電性遮蔽体とによって容量素子が形成されていることを特徴とする半導体装置。
【請求項８】
請求項６または８において、前記第１の絶縁膜及び前記第２の絶縁膜はそれぞれ衝撃拡散層を有することを特徴とする半導体装置。
【請求項９】
請求項５または請求項８において、前記衝撃拡散層は繊維体に有機樹脂を含浸させた構造体であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信によりデータの交信が可能な無線チップ等の半導体装置に関する。
【背景技術】
【０００２】
近年、インターネットの普及で、ＩＴ（Ｉｎｆｏｒｍａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ）は全世界に浸透し、大変革をもたらしている。特に最近ではユビキタス情報社会と言われるように、いつでも、どこでも、ネットワークにアクセスできる環境が整ってきた。このような環境の中、個々の対象物にＩＤ（固体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった固体認識技術が注目されている。その中でも、特に、無線チップ（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグともよばれる）等のＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）が、企業内、市場等で試験的に導入され始めている。このような無線チップ等の半導体装置は、カード等に搭載され、最近では様々な分野への応用が提案されている（例えば、特許文献１）。
【０００３】
上記半導体装置の市場が拡大するにともない、その形状や必要とされる特性等の要求は様々である。例えば、形状に関する要求としては、上記半導体装置の更なる小型化、薄型化などが挙げられる。また、特性に関する要求として、強度や、静電破壊に対する耐性の強化等の信頼性に関わるものが挙げられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２６０５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし一般的には上記半導体装置の小型化、薄型化と信頼性向上の両立は非常に困難である。
【０００６】
例えばＩＣチップの小型化をする手段として、アンテナとＩＣチップを重ねて配置する方法がある。しかしながら、一般的に、無線チップにおいてアンテナとＩＣチップを重ねて配置した場合、アンテナとＩＣチップ間で生ずる寄生容量などが原因で集積回路が誤作動を起こす恐れがある。
【０００７】
また上記半導体装置において、外部からの静電破壊は、薄型化、小型化するほど深刻な問題となり、半導体装置の作製工程時より検査、製品として使用に至るまで生産性の低下等を招く恐れがある。
【０００８】
そこで本発明の一態様は、薄型化、及び小型化を達成しながら、外部ストレス、及び静電破壊に対する耐性の強化により信頼性を向上した半導体装置の提供を課題とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、前述した課題を解決するために、以下の構成を有する無線チップを提供する。
【００１０】
本発明の一は、集積回路と、共振容量部と、を備えたＩＣチップと、ＩＣチップ上に設けられたアンテナと、アンテナ上に絶縁膜を介して少なくとも一部が重なるように設けられた導電性遮蔽体と、を有し、アンテナと、アンテナ上に設けられた絶縁膜と、絶縁膜上に設けられた導電性遮蔽体との積層構造によって、容量素子が形成されていることを特徴とする。
【００１１】
また、本発明の一は、導電性遮蔽体と、導電性遮蔽体上に設けられた絶縁膜と、絶縁膜上に設けられた集積回路と、共振容量部と、を備えたＩＣチップと、ＩＣチップ上に設けられたアンテナと、を有し、導電性遮蔽体と、アンテナとは、絶縁膜及びＩＣチップを介して少なくとも一部が重なるように設けられ、導電性遮蔽体と、絶縁膜と、アンテナとの積層構造によって、容量素子が形成されていることを特徴とする。
【００１２】
また、本発明の他の構成としては、集積回路と、共振容量部と、を備えたＩＣチップと、ＩＣチップ上に設けられたアンテナと、ＩＣチップ及びアンテナの周りを囲うように設けられた絶縁膜と、絶縁膜の周りを囲うように設けられた導電性遮蔽体と、を有し、アンテナと、絶縁膜と、導電性遮蔽体との積層構造によって容量素子が形成されていることを特徴とする。
【００１３】
本発明の他の構成における共振容量部は配線を有し、共振容量部と絶縁膜と導電性遮蔽体との積層構造によって容量素子が形成されていることを特徴とする。
【００１４】
また、本発明の他の構成としては、第１の導電性遮蔽体と、第１の導電性遮蔽体上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた集積回路と、共振容量部と、を備えたＩＣチップと、ＩＣチップ上に設けられたアンテナと、アンテナ上に設けられた第２の絶縁膜と、第２の絶縁膜上に設けられた第２の導電性遮蔽体と、を有し、第１の導電性遮蔽体と、アンテナとは、第１の絶縁膜及びＩＣチップを介して少なくとも一部が重なるように設けられ、第２の導電性遮蔽体と、アンテナとは、第２の絶縁膜を介して少なくとも一部が重なるように設けられ、第１の導電性遮蔽体と、第１の絶縁膜と、アンテナとの積層構造、及び第２の導電性遮蔽体と、第２の絶縁膜と、アンテナとの積層構造によって容量素子が形成されていることを特徴とする。
【００１５】
本発明の他の構成における共振容量部は配線を有し、共振容量部と第１の絶縁膜と第１の導電性遮蔽体との積層構造、及び第２の共振容量部と第２の絶縁膜と第２の導電性遮蔽体との積層構造によって容量素子が形成されていることを特徴とする。
【００１６】
本発明の一における絶縁膜は衝撃拡散層を有することを特徴とする。
【００１７】
本発明の一における第１の絶縁膜及び第２の絶縁膜は衝撃拡散層を有することを特徴とする。
【００１８】
本発明の一における衝撃拡散層は繊維体に有機樹脂を含浸させた構造体であることを特徴とする。
【発明の効果】
【００１９】
本発明の一を用いることにより、導電性遮蔽体とアンテナとの間に容量素子が形成され、導電性遮蔽体を配置しない場合に比べ、チップ内に形成する共振容量部の容量素子の数を減らすことができる。それにより、無線チップのサイズやＩＣチップのサイズを縮小することができるとともに、ＩＣチップ及び無線チップ内の限られた面積を有効活用することができる。また、ＩＣチップ及び無線チップのサイズを縮小することができるため、消費電流を低減でき、それに伴い通信距離の低下を防止することができる。
【００２０】
また、導電性遮蔽体を用いることにより、静電気に対する耐性の強化、及び無線チップが小型化することにより顕著な問題となる無線チップの物理的強度も強化することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の無線チップの構造を示す図（実施の形態１）。
【図２】本発明の無線チップの構造を示す図（実施の形態２）。
【図３】本発明の無線チップの構造を示す図（実施の形態３）。
【図４】本発明の無線チップの構造を示す図（実施の形態４）。
【図５】本発明の無線チップの構造を示す図（実施の形態５）。
【図６】本発明の無線チップの作製工程を示す図（実施の形態６）。
【図７】本発明の無線チップの作製工程を示す図（実施の形態６）。
【図８】本発明の無線チップの応用例を示す図（実施の形態７）。
【図９】ＩＣチップ内共振容量に対する共振周波数の測定結果を示す図（実施例１）。
【図１０】ＩＣチップ内共振容量に対する共振周波数の測定結果を示す図（実施例１）。
【発明を実施するための形態】
【００２２】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。また、図示している箇所以外にも容量素子は形成されているが、代表的なもの以外について図示することは省略する。
【００２３】
また、下記実施の形態において、本発明を用いた構成例の一部に関して図面を用いて説明する。
【００２４】
（実施の形態１）
図１（Ａ）の無線チップ２００の構成を示す。図１（Ｂ）は、図１（Ａ）の無線チップ２００におけるＡ１−Ａ２間の断面に対応している。
【００２５】
図１（Ａ）および図１（Ｂ）に示すように、本実施の形態で示す無線チップ２００は、アンテナ２０１とＩＣチップ２０２を同一基板２０３上に積層して形成し、アンテナ２０１とＩＣチップ２０２の少なくとも一部は絶縁膜を介して重ねて配置する。ＩＣチップ２０２は、容量素子２２０を備えるチップ内共振容量部２０４と、電源発生手段、制御手段および記憶手段等を含んでいるロジック部２０５を有している。なお、アンテナ２０１の両端は、ロジック部２０５の集積回路２０７と電気的に接続されている。また、導電性遮蔽体２０６ａは保護膜２１３や衝撃拡散層２１４ａなどの絶縁膜を介してアンテナ２０１上に重ねて配置し、チップ２００の最表面に設ける。
【００２６】
本実施の形態では、容量素子２１５ａは、アンテナ２０１と、導電性遮蔽体２０６ａを有し、導電性遮蔽体２０６ａが、基板２０３の上方に配置される構成に関して説明する。
【００２７】
集積回路２０７は、少なくとも不純物領域を含む半導体膜２０８ａ、２０８ｂと、半導体膜２０８ａ、２０８ｂ上にゲート絶縁膜２０９を介して設けられたゲート電極２１０と、ゲート電極２１０を覆って設けられた第１の層間絶縁膜２１１と、第１の層間絶縁膜２１１上に設けられ且つ半導体膜２０８ａ、２０８ｂの不純物領域と電気的に接続しているソース電極またはドレイン電極２１２から構成されている。
【００２８】
また、集積回路２０７と接続されるアンテナ２０１は第２の層間絶縁膜２１６を介して配置され、導電性遮蔽体２０６ａは保護膜２１３と衝撃拡散層２１４ａを介しアンテナ２０１上に配置される。なお、導電性遮蔽体２０６ａはアンテナ２０１と物理的には接続されていない。
【００２９】
上記構成により、導電性遮蔽体２０６ａとアンテナ２０１が、保護膜２１３と衝撃拡散層２１４ａを介して互いに電極となり、容量素子２１５ａを形成する。
【００３０】
次に、上記構成の作製方法に関して以下に簡単に説明する。
【００３１】
まず、基板２０３を用意する。基板としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いてもよい。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板２０３の表面を、ＣＭＰ法などの研磨により平坦化しておいてもよい。
【００３２】
次に、基板２０３上にロジック部２０５を構成する集積回路２０７を形成する。集積回路２０７は少なくとも、半導体膜２０８ａ、２０８ｂと、半導体膜２０８ａ、２０８ｂ上にゲート絶縁膜２０９を介して設けられたゲート電極２１０と、ゲート電極２１０を覆って設けられた第１の層間絶縁膜２１１と、第１の層間絶縁膜２１１上に設けられたソース電極またはドレイン電極２１２から構成されている。なお、容量素子２２０は集積回路２０７を構成する素子と同じ工程を用い、同様に形成すればよいため、ここでは説明を省略する。
【００３３】
半導体膜２０８ａ、２０８ｂは、非晶質半導体、非晶質状態と結晶状態とが混在した半導体、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。本実施の形態では、非晶質半導体膜を形成し、加熱処理により結晶化された半導体膜２０８ａ、２０８ｂを形成する。加熱処理とは、加熱炉、レーザ照射、もしくはレーザ光の代わりにランプから発する光の照射（ランプアニール）、またはそれらを組み合わせて用いることができる。
【００３４】
次に、半導体膜２０８ａ、２０８ｂを覆ってゲート絶縁膜２０９を形成する。ゲート絶縁膜２０９には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いて単層または複数の膜を積層させて形成することができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。
【００３５】
続いて、半導体膜２０８ａ、２０８ｂの上方にゲート絶縁膜２０９を介してそれぞれゲート電極２１０を形成する。ゲート電極２１０は単層で形成してもよいし、複数の金属膜を積層して形成してもよい。ゲート電極２１０としては、ＣＶＤ方やスパッタ法を用いて、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成することができる。本実施の形態においては、第１の導電層と第２の導電層とを順に積層させた構造で設けており、第１の導電層として窒化タンタルを用い、第２の導電層としてタングステン（Ｗ）を用いて形成する。
【００３６】
次に、ゲート電極２１０またはレジストを形成しパターニングしたものをマスクとして用い、半導体膜２０８ａ、２０８ｂにｎ型またはｐ型の導電性を付与する不純物を選択的に添加する。半導体膜２０８ａ、２０８ｂは、チャネル形成領域および不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を有し、添加される不純物元素の導電型によりｎチャネル型薄膜トランジスタ（以下、「ｎチャネル型ＴＦＴ」とも記す）またはｐチャネル型薄膜トランジスタ（以下、「ｐチャネル型ＴＦＴ」とも記す）と区別することができる。
【００３７】
図１では、ｎチャネル型ＴＦＴはゲート電極２１０の側壁にサイドウォールを有し、半導体膜２０８ｂにｎ型の導電性を付与する不純物が選択的に添加されたソース領域、ドレイン領域およびＬＤＤ領域が形成されている。また、ｐチャネル型ＴＦＴは半導体膜２０８ａにｐ型の導電性を付与する不純物が選択的に添加されたソース領域およびドレイン領域が形成されている。ここでは、ゲート電極２１０の側壁にサイドウォールを形成し、ｎチャネル型ＴＦＴに選択的にＬＤＤ領域を形成した構造を示したが、この構造に限定されず、ｐチャネル型ＴＦＴにもＬＤＤ領域を形成してもよいし、ｐチャネル型ＴＦＴにサイドウォールを設けなくてもよい。また、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを相補的に組み合わせたＣＭＯＳ構造で形成してもよい。
【００３８】
次に、ゲート電極２１０を覆って第１の層間絶縁膜２１１を形成する。第１の層間絶縁膜２１１としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を用いて形成することができる。また、他にもエポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコーン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて形成してもよい。
【００３９】
その後、第１の層間絶縁膜２１１上にソース電極またはドレイン電極２１２を形成する。ソース電極またはドレイン電極２１２は半導体膜２０８ａ、２０８ｂの不純物領域と電気的に接続している。また、図１では、ソース電極またはドレイン電極２１２と同じ材料で配線を形成する。ソース電極またはドレイン電極２１２、配線としては、ＣＶＤ法やスパッタ法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で、単層または積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、または、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方または両方とを含む合金材料に相当する。ソース電極またはドレイン電極２１２、配線は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、またはモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、ソース電極またはドレイン電極２１２、配線を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、半導体膜２０８ａ、２０８ｂ上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、半導体膜２０８ａ、２０８ｂと良好なコンタクトをとることができる。
【００４０】
続いて、ソース電極またはドレイン電極２１２および配線を覆って第２の層間絶縁膜２１６を形成する。第２の層間絶縁膜２１６としては、上記第１の層間絶縁膜２１１で示したいずれかの材料を用いて形成することができる。
【００４１】
その後、第２の層間絶縁膜２１６上にアンテナ２０１を形成し、アンテナ２０１上に保護膜２１３を形成し、保護膜２１３上に衝撃拡散層２１４ａを形成し、衝撃拡散層２１４ａ上に導電性遮蔽体２０６ａを形成することによって無線チップ２００が完成する。アンテナ２０１は、ＣＶＤ法、スパッタ法、スクリーン印刷法または液滴吐出法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造または積層構造で形成する。また、保護膜２１３の材料は、上記第１の層間絶縁膜２１１で示したいずれかの材料を用いて形成することができる。なお、図１では、２巻きしたコイル状のアンテナ２０１を設けた場合を示しているがこれに限られず、１巻きまたは複数回巻いているアンテナ２０１を容量素子２１５ａの一方の電極として用いてもよい。また、衝撃拡散層２１４ａとしては、例えば、繊維体に有機樹脂を含浸させた構造体などを用いることができる。その場合、保護膜２１３に衝撃拡散層２１４ａを接着させて形成すればよい。また、導電性遮蔽体２０６ａは、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができる。
【００４２】
なお、本実施の形態では、容量素子２１５ａを形成する２つの電極の一方はアンテナ２０１であり、他方は導電性遮蔽体２０６ａであり、アンテナ２０１と導電性遮蔽体２０６ａの間に保護膜２１３と衝撃拡散層２１４ａを設けた場合を示したが、これに限定されるものではなく、電極間は保護膜２１３のみを設ける構成であってもよいし、衝撃拡散層２１４ａだけを設ける構成であってもよい。また、ここで示した保護膜や衝撃拡散層以外の絶縁膜を配置してもよい。つまり、容量を形成することができれば、本実施の形態で示した構成に限定されるものではない。
【００４３】
上記構成とすることにより、導電性遮蔽体２０６ａとアンテナ２０１との間に容量素子２１５ａが形成され、導電性遮蔽体２０６ａを配置しない場合に比べ、チップ内に形成する共振容量部２０４の容量素子２２０の数を減らすことができる。それにより、無線チップ２００のサイズやＩＣチップ２０２のサイズを縮小することができるとともに、ＩＣチップ及び無線チップ内の限られた面積を有効活用することができる。また、ＩＣチップ及び無線チップのサイズを縮小することができるため、消費電流を低減でき、それに伴い通信距離の低下を防止することが出来る。さらに導電性遮蔽体２０６ａを用いることにより、静電気に対する耐性の強化、及び無線チップが小型化することにより顕著な問題となる無線チップの物理的強度も強化することができる。
【００４４】
（実施の形態２）
本実施の形態では、無線チップ２００において上記実施の形態とは異なる構成に関して図面を用いて説明する。具体的には、容量素子２１５ｂの２つの電極のうち、アンテナ２０１を一方の電極として設け、他方の電極として設ける導電性遮蔽体２０６ｂを基板２０３の下方に配置する構成に関して示す。
【００４５】
図２（Ａ）の無線チップ２００の構成を示す。図２（Ｂ）は、図２（Ａ）の無線チップ２００におけるＡ１−Ａ２間の断面に対応している。
【００４６】
図２は容量素子２１５ｂの２つの電極のうち、アンテナ２０１を一方の電極として設け、他方の電極として設ける導電性遮蔽体２０６ｂを基板２０３の下に配置する構成に関して示す。本実施の形態で示す無線チップ２００は、アンテナ２０１とＩＣチップ２０２を同一基板２０３上に積層して形成し、アンテナ２０１とＩＣチップ２０２の少なくとも一部は絶縁膜を介して重ねて配置する。ＩＣチップ２０２は、容量素子２２０を備えるチップ内共振容量部２０４と、電源発生手段、制御手段および記憶手段等を含んでいるロジック部２０５を有している。なお、アンテナ２０１の両端は、ロジック部２０５の集積回路２０７と電気的に接続されている。また、アンテナ２０１と導電性遮蔽体２０６ｂは基板２０３、第１の層間絶縁膜２１１、第２の層間絶縁膜２１６、保護膜２１３、衝撃拡散層２１４ｂなどを介して配置する。なお、導電性遮蔽体２０６ｂは無線チップ２００の最下層に設ける。
【００４７】
また、集積回路２０７と接続されるアンテナ２０１は上記実施の形態と同様、第２の層間絶縁膜２１６を介して配置される。本実施の形態では基板２０３の下に衝撃拡散層２１４ｂを形成し、衝撃拡散層２１４ｂの下に導電性遮蔽体２０６ｂを形成する。導電性遮蔽体２０６ｂはアンテナ２０１と物理的な接続はなされていない。
【００４８】
本実施の形態では、導電性遮蔽体２０６ｂとアンテナ２０１が、基板２０３、第１の層間絶縁膜２１１、第２の層間絶縁膜２１６、衝撃拡散層２１４ｂを介して互いに電極となり、容量素子２１５ｂを形成する。
【００４９】
なお、本実施の形態では、容量素子２１５ｂを形成する２つの電極の一方はアンテナ２０１であり、他方は導電性遮蔽体２０６ｂであり、アンテナ２０１と導電性遮蔽体２０６ｂの間に基板２０３、第１の層間絶縁膜２１１、第２の層間絶縁膜２１６、保護膜２１３、衝撃拡散層２１４ｂなどを設けた場合を示したが、これに限定されるものではなく、容量を形成することができれば、本実施の形態で示した構成に限定されるものではない。
【００５０】
上記構成とすることにより、導電性遮蔽体２０６ｂとアンテナ２０１との間に容量素子２１５ｂが形成され、導電性遮蔽体２０６ｂを配置しない場合に比べ、チップ内に形成しなければならない共振容量部２０４の容量素子２２０の数を減らすことができる。それにより、無線チップ２００のサイズやＩＣチップ２０２のサイズを縮小することができるとともに、ＩＣチップ及び無線チップ内の限られた面積を有効活用することができる。また、ＩＣチップ及び無線チップのサイズを縮小することができるため、消費電流を低減でき、それに伴い通信距離の低下を防止することが出来る。さらに導電性遮蔽体２０６ｂを用いることにより、静電気に対する耐性の強化、及び無線チップが小型化することにより顕著な問題となる無線チップの物理的強度も強化することができる。また、導電性遮蔽体２０６ｂをアンテナ上に設けていないため、実施の形態１で示した構成よりもＲ／Ｗから発せられる搬送波、または振幅変調波の受信を妨げず、良好な通信精度を確保することができる。
【００５１】
（実施の形態３）
本実施の形態では、無線チップ２００において、上記実施の形態１及び２とは異なる構成に関して図面を用いて説明する。具体的には、無線チップ２００は容量素子２１５ａと容量素子２１５ｃを有する。容量素子２１５ａは実施の形態１と同様な構成であり、アンテナ２０１と保護膜２１３と衝撃拡散層２１４ａと導電性遮蔽体２０６ａとの積層構造により容量素子２１５ａは形成される。また、容量素子２１５ｃを形成する２つの電極のうち、アンテナ２０１を一方の電極として設け、他方の電極として、基板２０３の上方に設けた導電性遮蔽体２０６ａ、及び基板２０３の下方に設けた導電性遮蔽体２０６ｂの両方を配置する構成に関して示す。
【００５２】
図３（Ａ）の無線チップ２００の構成を示す。図３（Ｂ）は、図３（Ａ）の無線チップ２００におけるＡ１−Ａ２間の断面に対応している。
【００５３】
図３は容量素子２１５ａと容量素子２１５ｃを有する構成である。容量素子２１５ａは、実施の形態１と同様な構成であるため、ここでは説明を省略する。容量素子２１５ｃの２つの電極のうち、アンテナ２０１を一方の電極として設け、他方の電極として基板２０３の上方に設ける導電性遮蔽体２０６ａ、及び基板２０３の下方に設ける導電性遮蔽体２０６ｂを基板２０３の上下両方に配置する構成に関して示す。本実施の形態で示す無線チップ２００は、アンテナ２０１とＩＣチップ２０２を同一基板２０３上に積層して形成し、アンテナ２０１とＩＣチップ２０２の少なくとも一部は絶縁膜を介して重ねて配置する。ＩＣチップ２０２は、容量素子２２０を備えるチップ内共振容量部２０４と、電源発生手段、制御手段および記憶手段等を含んでいるロジック部２０５を有している。なお、アンテナ２０１の両端は、ロジック部２０５の集積回路２０７と電気的に接続されている。また、アンテナ２０１と導電性遮蔽体２０６ａは保護膜２１３や衝撃拡散層２１４ａなどの絶縁膜を介して配置して無線チップ２００の最表面に設ける。また、アンテナ２０１と導電性遮蔽体２０６ｂは基板２０３、第１の層間絶縁膜２１１、第２の層間絶縁膜２１６、保護膜２１３及び衝撃拡散層２１４ｂなどを介して設ける。なお、導電性遮蔽体２０６ｂは無線チップ２００の最下層に設ける。
【００５４】
また、集積回路２０７と接続されるアンテナ２０１は第２の層間絶縁膜２１６を介して配置される。導電性遮蔽体２０６ａ及び導電性遮蔽体２０６ｂはアンテナ２０１と物理的な接続はされていない。
【００５５】
本実施の形態では、基板上面に配置した導電性遮蔽体２０６ａとアンテナ２０１が、保護膜２１３、衝撃拡散層２１４ａを介して互いに電極となり、共振容量を形成する。また、基板下面に配置した導電性遮蔽体２０６ｂとアンテナ２０１が、基板、第１の層間絶縁膜２１１、第２の層間絶縁膜２１６、衝撃拡散層２１４ｂを介して互いに電極となり、共振容量を形成する。つまり、容量素子２１５ｃは導電性遮蔽体２０６ａとアンテナ２０１間で形成された共振容量と、導電性遮蔽体２０６ｂとアンテナ２０１の間で形成された共振容量とによって形成されている。
【００５６】
従って、本実施の形態の方が上述した実施の形態よりも多くの共振容量が形成されるため、上述した実施の形態よりもチップ内共振容量部２０４の容量素子２２０の数を削減することができる。また、導電性遮蔽体２０６ａと導電性遮蔽体２０６ｂとを用いてＩＣチップ２０２を挟んで形成しているため、上記実施の形態よりもさらに無線チップの物理的強度を強化することができる。
【００５７】
なお、本実施の形態に示した構成に限定されるものではなく、容量を形成することができれば、保護膜や衝撃拡散層以外の絶縁層を配置してもよく、保護膜や衝撃拡散層を配置しなくてもよい。
【００５８】
（実施の形態４）
本実施の形態では、無線チップ２００において上記実施の形態とは異なる構成に関して図面を用いて説明する。具体的には、容量素子２１５ｄ及び２１５ｆの２つの電極のうち、アンテナ２０１を一方の電極として設け、他方の電極として設ける導電性遮蔽体２０６ｃは無線チップ２００を構成するその他の要素を囲むように配置する構成に関して説明する。
【００５９】
図４（Ａ）の無線チップ２００の構成を示す。図４（Ｂ）は、図４（Ａ）の無線チップ２００におけるＡ１−Ａ２間の断面に対応している。
【００６０】
図４は容量素子２１５ｄ及び２１５ｆが有する２つの電極のうち、アンテナ２０１を一方の電極として設け、他方の電極として設ける導電性遮蔽体２０６ｃは無線チップ２００を構成するその他の要素を囲むように配置する構成に関して示す。本実施の形態で示す無線チップ２００は、アンテナ２０１とＩＣチップ２０２を同一基板２０３上に積層して形成し、アンテナ２０１とＩＣチップ２０２の少なくとも一部は絶縁膜を介して重ねて配置する。ＩＣチップ２０２は、容量素子２２０を備えるチップ内共振容量部２０４と、電源発生手段、制御手段および記憶手段等を含んでいるロジック部２０５を有している。なお、アンテナ２０１の両端は、ロジック部２０５の集積回路２０７と電気的に接続されている。また、アンテナ２０１と導電性遮蔽体２０６ｃは保護膜２１３や衝撃拡散層２１４ａ及び２１４ｂなどの絶縁膜を介して配置する。なお、導電性遮蔽体２０６ｃは無線チップ２００の最外周に設ける。
【００６１】
また、集積回路２０７と接続されるアンテナ２０１は第２の層間絶縁膜２１６を介して配置される。導電性遮蔽体２０６ｃはアンテナ２０１と物理的な接続はなされていない。
【００６２】
上記構成では、アンテナ２０１を取り囲んだ導電性遮蔽体２０６ｃによって共振容量が形成されるため、本実施の形態で形成される容量素子２１５ｄを正確に図示するのは非常に困難である。図４には一例として共振容量が形成される箇所に容量素子２１５ｄを図示した。
【００６３】
なお、ＩＣチップの周りに導電性遮蔽体２０６ｃを設け、アンテナ２０１と導電性遮蔽体２０６ｃを用いた容量素子２１５ｄ及び２１５ｆを形成することができる構成であれば、本実施の形態に開示した構成に限定されるものではない。
【００６４】
上記構成とすることにより、上述した実施の形態と比較しても、多くの共振容量を形成することができる。さらに、上述した実施の形態を本実施の形態と組み合わせることによって、物理的強度を上げることが可能である。
【００６５】
（実施の形態５）
本実施の形態では、無線チップ２００において上記実施の形態とは異なる構成に関して図面を用いて説明する。具体的には、アンテナ２０１と導電性遮蔽体２０６ａを電極とした容量素子２１５ａに加え、チップ内共振容量部２０４の広く形成した配線２１７と導電性遮蔽体２０６ａを電極とした容量素子２１５ｅを設ける構成に関して示す。
【００６６】
図５（Ａ）の無線チップ２００の構成を示す。図５（Ｂ）は、図５（Ａ）の無線チップ２００におけるＡ１−Ａ２間の断面に対応している。
【００６７】
図５は容量素子２１５ｅの２つの容量素子のうち、一方をアンテナ２０１及び導電性遮蔽体２０６ａを電極として設け、他方をチップ内共振容量部２０４の広く形成した配線２１７及び導電性遮蔽体２０６ａを電極として設けた構成に関して示す。なお、配線２１７はソース電極またはドレイン電極２１２と同層に同じ工程を用いて形成することができるため、特別な工程を必要としない。
【００６８】
本実施の形態で示す無線チップ２００は、アンテナ２０１とＩＣチップ２０２を同一基板２０３上に積層して形成し、アンテナ２０１とＩＣチップ２０２の少なくとも一部は絶縁膜を介して重ねて配置する。ＩＣチップ２０２は、チップ内共振容量部２０４と、電源発生手段、制御手段および記憶手段等を含んでいるロジック部２０５を有している。なお、アンテナ２０１の両端は、ロジック部２０５の集積回路２０７と電気的に接続されている。また、配線２１７と導電性遮蔽体２０６ａは保護膜２１３や衝撃拡散層２１４ａ及び第２の層間絶縁膜２１６などの絶縁膜を介して配置し、導電性遮蔽体２０６ａは無線チップ２００の最表面に設ける。
【００６９】
また、集積回路２０７と接続されるアンテナ２０１は第２の層間絶縁膜２１６を介して配置され、導電性遮蔽体２０６ａは保護膜２１３と衝撃拡散層２１４ａを介しアンテナ２０１上に配置される。導電性遮蔽体２０６ａはアンテナ２０１と物理的な接続はなされていない。
【００７０】
本実施の形態で形成する容量素子２１５ｅは、実施の形態１と同様にアンテナ２０１と導電性遮蔽体２０６ａを電極とした容量素子に加え、チップ内共振容量部２０４の広く形成した配線２１７と導電性遮蔽体２０６ａを電極とした容量素子とによって形成される。
【００７１】
なお、ここでは実施の形態１と同様に最表面に導電性遮蔽体２０６ａを設ける構成を示したが、本実施の形態は、上記実施の形態２−４の構成とも自由に組み合わせて実施することが可能である。また、容量素子２１５ｅ形成する構成になっていれば、本実施の形態で説明した構造に限定されるものではない。
【００７２】
上記構成とすることにより、導電性遮蔽体２０６ａを配置しない場合に比べてチップ内容量を減らすことができ無線チップ２００のサイズやＩＣチップ２０２のサイズを縮小し、チップ内の限られた面積の有効活用し、消費電流を低減し、通信距離の低下を防止することが出来る。さらに導電性遮蔽体２０６ａを用いることにより静電気に対する耐性も強化、及び無線チップが小型化することにより顕著な問題となる無線チップの物理的強度も強化することできる。
【００７３】
また、上述した実施の形態１−４に本構成を組み合わせることによって、本構成を採用していない実施の形態１−４に記載の構成と比較してより多くの容量を形成することができる。
【００７４】
（実施の形態６）
本実施の形態では、半導体装置を、より信頼性を高く、かつ歩留まりよく作製する方法について、図６を用いて説明する。なお、上述した実施の形態１−５では基板を有する構成であったが、本実施の形態では基板を剥離した半導体装置の作製方法について説明する。なお、上記実施の形態１−５は本実施の形態で示す構成と自由に組み合わせることが可能である。また、本実施の形態では、半導体装置の一例としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に関して説明する。
【００７５】
基板９００上に剥離層９０１を介して、トランジスタ９０２、９０３、容量９０４、絶縁層９０５が設けられ、半導体集積回路９１０が形成されている（図６（Ａ）参照）。なお、本発明の形態ではＩＣチップ内に形成される共振容量を用いた容量素子を形成するため、容量９０４は従来の容量と比較して小さくすることができる。
【００７６】
トランジスタ９０２、９０３は薄膜トランジスタであり、それぞれソース領域またはドレイン領域、低濃度不純物領域、チャネル形成領域、ゲート絶縁層、ゲート電極、ソース電極またはドレイン電極として機能する配線を有する。ソース領域またはドレイン領域は、ソース電極またはドレイン電極として機能する配線と接し、電気的に接続されている。
【００７７】
トランジスタ９０２はＮチャネル型トランジスタであり、ソース領域またはドレイン領域、及び低濃度不純物領域には、Ｎ型を付与する不純物元素（例えばリン（Ｐ）やヒ素（Ａｓ）等）を含む。トランジスタ９０３はＰチャネル型トランジスタであり、ソース領域またはドレイン領域、及び低濃度不純物領域には、Ｐ型を付与する不純物元素（例えばボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。
【００７８】
容量９０４は、トランジスタ９０２、９０３と同様の工程で形成され、一方の電極は半導体層、他方の電極はゲート電極で形成されている。このとき、容量値を効率よく確保するため、ゲート電極層を形成する前に、容量９０４を形成する半導体層に不純物元素を添加しておいてもよい。この工程によると、ゲート電極層の下層の領域に配置された半導体層にも不純物元素が添加されるため、効率よく容量として機能することができる。
【００７９】
次に、絶縁層９０５上に、導電膜でなるアンテナ９１１を形成し、アンテナ９１１上に保護膜９１２を形成する。アンテナ９１１は、半導体集積回路と電気的に接続される。図６（Ａ）では、容量９０４の一方の電極と電気的に接続されている。
【００８０】
続いて、保護膜９１２上に、衝撃拡散層９２０を形成する。衝撃拡散層９２０としては、例えば繊維体９２１に有機樹脂９２２を含浸させた構造体を用いてもよい。
【００８１】
保護膜９１２と衝撃拡散層９２０を接着した後、剥離層９０１を界面として、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を基板９００より分離する。よって半導体集積回路９１０、アンテナ９１１、及び保護膜９１２は、衝撃拡散層９２０側に設けられる（図６（Ｂ）参照）。
【００８２】
保護膜９１２と衝撃拡散層９２０の接着については、特に図示しないが接着剤を用いてもよいし、圧着、もしくは加熱圧着によって接着してもよい。
【００８３】
その後、半導体集積回路９１０が、剥離層９０１を介して露出している剥離面の側に衝撃拡散層９３０を接着し、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を、衝撃拡散層９２０及び衝撃拡散層９３０に挟持する（図６（Ｃ）参照）。
【００８４】
衝撃拡散層９３０も、衝撃拡散層９２０と同様、例えば繊維体９３１に有機樹脂９３２を含浸させた構造体を用いてもよい。
【００８５】
特に図示していないが、衝撃拡散層９２０及び衝撃拡散層９３０は、平面方向に多数配列するように複数の半導体集積回路９１０、アンテナ９１１、保護膜９１２が形成された構造体を挟持しており、個々に分断することによって、それぞれ半導体集積回路９１０、アンテナ９１１、及び保護膜９１２が衝撃拡散層９２０及び衝撃拡散層９３０に挟持された構造を有する半導体集積回路チップを作製する。分断の手段としては物理的に分断することができれば特に限定しないが、好ましい一例として、本実施の形態では分断線に沿ってレーザ光を照射することによって分断する。
【００８６】
レーザ光を照射して分断することによって、半導体集積回路チップの分断面９４１、９４２において、衝撃拡散層９２０及び衝撃拡散層９３０が溶融し、互いに融着することで、個々の半導体集積回路チップは、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２を衝撃拡散層９２０及び衝撃拡散層９３０によって全面を封止する構造となる（図６（Ｄ）参照）。
【００８７】
ここでは特に図示しないが、半導体集積回路９１０、アンテナ９１１、及び保護膜９１２の全面をより良好に覆うために、衝撃拡散層９２０及び衝撃拡散層９３０の外側または内側に、さらに絶縁体を設けてもよい。
【００８８】
最後に、図７（Ａ）に示すように導電性遮蔽体１１０１を設け、本実施の形態の半導体装置が完成する。なお、図７（Ａ）では実施の形態４で説明した構成と同様に外側全体を覆うように導電性遮蔽体１１０１を形成したものを例示しているが、他の実施の形態で例示した構造であってもよい。なお、図７（Ａ）では、導電性遮蔽体１１０１は半導体集積回路チップの上面、下面、側面を覆うように形成されているが、形成の方法としては、上面及び側面の一部に導電性遮蔽体を形成した後、半導体集積回路を裏返して下面及び側面の一部に導電性遮蔽体を形成し、全面を覆うように形成すればよい。
【００８９】
導電性遮蔽体１１０１は、アンテナにおいてＲ／Ｗから発せられる搬送波、または振幅変調波の受信を極力妨げない程度の膜厚で形成すればよい。
【００９０】
また、図７（Ｂ）のように導電性遮蔽体１１０２を衝撃拡散層の内側に設け、半導体集積回路の全面を覆うように形成してもよい。このように半導体集積回路の全面を覆うように導電性遮蔽体１１０２を形成するには、半導体集積回路を衝撃拡散層で挟持、接着する前に、個々の半導体集積回路チップに分断し、導電性遮蔽体１１０２を形成する必要があるが、特にこの形態に限定するものではない。例えば、半導体集積回路チップを衝撃拡散層で挟持、接着する前に、半導体集積回路の上面、下面に導電性遮蔽体を形成しておき、衝撃拡散層で挟持、接着した後、レーザ光を照射して分断すると、分断面において導電性遮蔽体が溶融し、半導体集積回路の側面を上下から溶着して覆うように形成してもよい。
【００９１】
図７（Ｃ）は、導電性遮蔽体１１０３は衝撃拡散層の内側に設けられ、半導体集積回路の片面のみに形成した例である。本例では、実施の形態１と同様に導電性遮蔽体１１０３はアンテナ側に形成されているが、実施の形態２のように剥離面側に形成してもよい。
【００９２】
導電性遮蔽体を半導体集積回路の片面のみに形成することにより、導電性遮蔽体がアンテナにおいてＲ／Ｗから発せられる搬送波、または振幅変調波の受信を妨げず、良好な通信精度を確保することができる。
【００９３】
このように形成することにより、半導体集積回路を挟持して衝撃拡散層を設けているため、作製工程においても、外部ストレスや応力による半導体集積回路の破損や特性不良などの悪影響を防止することができる。よって信頼性を高く、かつ歩留まりよく半導体装置を作製することができる。
【００９４】
なお、本実施の形態で作製した半導体装置は、可撓性を有する衝撃拡散層を用いることで、可撓性を有する半導体装置とすることができる。
【００９５】
トランジスタ９０２、９０３、及び容量９０４が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファス）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルとも呼ばれる。）半導体などを用いることができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。
【００９６】
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【００９７】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
【００９８】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。ポリシリコンには、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体または半導体層の一部に結晶相を含む半導体を用いることもできる。
【００９９】
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。なお、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層としては、インジウム錫酸化物（ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ））、Ａｕ、Ｔｉなどを用いるとよい。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
【０１００】
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いればよい。また、微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されてしまうからである。
【０１０１】
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面またはその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水または過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０１０２】
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種または複数種類を用いることができる。
【０１０３】
結晶化を助長する元素を結晶性半導体層から除去、または軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、または軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。
【０１０４】
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行ってもよい。
【０１０５】
また、結晶性半導体層を、直接基板にプラズマ法により形成してもよい。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。
【０１０６】
ゲート絶縁層は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すればよい。ゲート絶縁層は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成してもよいし、プラズマ処理による固相酸化若しくは固相窒化で形成するとよい。単結晶半導体層を、プラズマ処理により酸化または窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０１０７】
また、ゲート絶縁層として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いてもよい。ゲート絶縁層に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
【０１０８】
ゲート電極層は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン膜とモリブデン膜との２層構造としてもよいし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
【０１０９】
ゲート電極層に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｓｉｌｉｃｏｎ  Ｏｘｉｄｅ））、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。
【０１１０】
ゲート電極層を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはドライエッチングにより加工すればよい。ＩＣＰ（Ｉｎｄｕａｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガスまたはＯ２を適宜用いることができる。
【０１１１】
本実施の形態では、トランジスタの構造としてはシングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でもよい。この場合、半導体層の上方、下方にゲート電極層を設ける構造でもよく、半導体層の片側（上方または下方）にのみ複数ゲート電極層を設ける構造でもよい。
【０１１２】
また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としてもよい。シリサイドは半導体層のソース領域及びドレイン領域上に導電膜を形成し、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体層中の珪素と導電膜とを反応させて形成する。レーザ照射やランプによる光照射によってシリサイドを形成してもよい。シリサイドを形成する導電膜の材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。
【０１１３】
ソース電極層またはドレイン電極層として機能する配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができる。更にはリフロー法、ダマシン法を用いてもよい。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体またはその合金、若しくはその窒化物を用いて形成すればよい。また透光性の材料も用いることができる。
【０１１４】
また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。
【０１１５】
導電性遮蔽体を形成する材料としては、導電体または半導体が好ましく、例えば金属膜、金属酸化物膜、半導体膜、または金属窒化物膜等が挙げられる。具体的な材料としては、チタン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、白金、パラジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニウム、ジルコニウム、バリウムから選ばれた元素、または前記元素を主成分とする合金材料、化合物材料、窒化物材料、酸化物材料等を用いることができる。
【０１１６】
窒化物材料としては、窒化タンタル、窒化チタンなどを用いることができる。
【０１１７】
酸化物材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）を含む酸化亜鉛、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物（ＩＴＯ）なども用いてもよい。
【０１１８】
また、半導体に不純物元素などを添加して導電性を付与した半導体膜などを用いることができる。例えばリン等の不純物元素をドーピングした多結晶シリコン膜などを用いることができる。
【０１１９】
さらに、導電性遮蔽体として、導電性高分子（導電性ポリマーともいう）を用いてもよい。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などが挙げられる。
【０１２０】
共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０１２１】
導電性高分子を含む導電性遮蔽体には、有機樹脂やドーパント（ハロゲン類、ルイス酸、無機酸、有機酸、遷移金属ハロゲン化物、有機シアノ化合物、非イオン性界面活性剤等）を含ませてもよい。
【０１２２】
導電性遮蔽体は、スパッタリング法、プラズマＣＶＤ法、蒸着法などの各種乾式法、塗布法、印刷法、液滴吐出法（インクジェット法）などの各種湿式法により形成することができる。
【０１２３】
（実施の形態７）
本発明の一様態により無線タグ（以下、無線チップ、無線プロセッサ、無線メモリともよぶ）として機能する半導体装置を形成することができる。本発明の一様態を用いた半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図８を用いて説明する。
【０１２４】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ１００１を設けることができる（図８（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１００２を設けることができる（図８（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ１００３を設けることができる（図８（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ１００４を設けることができる（図８（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１００５を設けることができる（図８（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、プロセッサ回路を有するチップ１００６を設けることができる（図８（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１００７を設けることができる（図８（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０１２５】
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば有機樹脂に埋め込めばよい。
【０１２６】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むまたは取り付けることによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１２７】
なお、本実施の形態は、本明細書に記載されている他の実施形態、及び実施例と適宜組み合わせて実施することが可能である。
【実施例１】
【０１２８】
本実施例１においては、上記実施の形態３で示した、導電性遮蔽体をＩＣチップの上下両面に設ける構造を有する無線チップと、導電性遮蔽体を設けていない無線チップを形成し、それぞれのＩＣチップ内の共振容量を測定し、比較した結果について述べる。
【０１２９】
図９はアンテナサイズが６ｍｍ（アンテナの最外周の端から端までの長さ）の無線チップにおける、導電性遮蔽体を有する本発明の一様態を用いた無線チップと、導電性遮蔽体を有していない従来の無線チップについて、ＩＣチップ内共振容量に対する共振周波数の測定結果を表している。横軸をチップ内共振容量（ｐＦ）として、縦軸に共振周波数（ＭＨｚ）をプロットしている。
【０１３０】
なお、今回測定に用いたアンテナは、線幅は１３５μｍ、線間距離は５μｍ、巻き数は１５巻きである。また、今回測定に用いたアンテナの材料はＡｌを使用し、形成したアンテナの膜厚は５μｍである。ＩＣチップ内に設けるチップ内共振容量の条件を２４、３２、４２ｐＦとして、導電性遮蔽体を有する本発明の無線チップと、導電性遮蔽体を有していない従来の無線チップについて測定を行った。
【０１３１】
例えば所望の共振周波数を１３．５ＭＨｚとした場合、導電性遮蔽体を設けた本発明の無線チップにおいて必要なチップ内の共振容量は、約２９ｐＦであった。一方、導電性遮蔽体を設けていない無線チップにおいて必要なチップ内の共振容量は、約３５ｐＦであった。
【０１３２】
つまり、導電性遮蔽体を設けることで、チップ内の共振容量を約６ｐＦ削減できた。
【０１３３】
次に、アンテナサイズが８ｍｍ（アンテナの最外周の端から端までの長さ）の無線チップにおけるＩＣチップ内共振容量に対する共振周波数の測定結果を図１０に表す。なお、横軸をチップ内共振容量をとし、縦軸に共振周波数としてプロットしている。
【０１３４】
なお、今回測定に用いたアンテナは、線幅は１０５μｍ、線間距離は５μｍ、巻き数は１７巻きである。アンテナ形成に用いた材料はＡｌであり、アンテナの膜厚は５μｍである。ＩＣチップ内に設けるチップ内共振容量の条件を２０、２８、３８ｐＦとして、導電性遮蔽体を有する本発明の無線チップと、導電性遮蔽体を有していない従来の無線チップについて測定を行った。
【０１３５】
例えば所望の共振周波数を１３．５ＭＨｚとした場合、導電性遮蔽体を設けた無線チップにおいて必要なチップ内の共振容量は、約２４ｐＦであった。一方、導電性遮蔽体を設けていない無線チップにおいて必要なチップ内の共振容量は、約３５ｐＦであった。
【０１３６】
つまり、導電性遮蔽体を設けることで、チップ内の共振容量を約１１ｐＦ削減できた。
【０１３７】
上記図９及び図１０に示した測定結果から、導電性遮蔽体を設けることで、ＩＣチップ内の共振容量を削減することができたため、ＩＣチップの小型化につながることがわかった。
【符号の説明】
【０１３８】
２００    無線チップ
２０１    アンテナ
２０２    ＩＣチップ
２０３    基板
２０４    共振容量部
２０５    ロジック部
２０６ａ    導電性遮蔽体
２０６ｂ    導電性遮蔽体
２０６ｃ    導電性遮蔽体
２０７    集積回路
２０８    結晶性半導体膜
２０８ａ    半導体膜
２０８ｂ    半導体膜
２０９    ゲート絶縁膜
２１０    ゲート電極
２１１    層間絶縁膜
２１２    ソース電極またはドレイン電極
２１３    保護膜
２１４ａ    衝撃拡散層
２１４ｂ    衝撃拡散層
２１５ａ    容量素子
２１５ｂ    容量素子
２１５ｃ    容量素子
２１５ｄ    容量素子
２１５ｅ    容量素子
２１６    層間絶縁膜
２１７    配線
９００    基板
９０１    剥離層
９０２    トランジスタ
９０３    トランジスタ
９０４    容量
９０５    絶縁層
９１０    半導体集積回路
９１１    アンテナ
９１２    保護膜
９２０    衝撃拡散層
９３０    衝撃拡散層
９２１    繊維体
９３１    繊維体
９２２    有機樹脂
９３２    有機樹脂
９４１    分断面
１００１−１００７    チップ
１１０１−１１０３    導電性遮蔽体
【図１】
2010109351.tif 000003
【図２】
2010109351.tif 000004
【図３】
2010109351.tif 000005
【図４】
2010109351.tif 000006
【図５】
2010109351.tif 000007
【図６】
2010109351.tif 000008
【図７】
2010109351.tif 000009
【図８】
2010109351.tif 000010
【図９】
2010109351.tif 000011
【図１０】
2010109351.tif 000012