(57)【要約】【課題】  撮像素子の高感度化と画素の微細化とを同時に実現することが可能な撮像素子の製造方法を提供する。【解決手段】  Ｎ型シリコンの半導体基板１２の表面にはＰ−型層１４が形成されている。Ｐ−型層１４の上層には、Ｎ型層２０とＮ型層２２を含む光電変換部２４が島状に形成されている。Ｎ型層２２の表面にはＰ＋型層２６が形成されている。光電変換部２４は、Ｐウェル層１８の深い側に形成されたＮ型層２０と、浅い側に形成されたＮ型層２２とを含んでいる。Ｎ型層２０、２２は互いに異なる元素により形成される。深い方のＮ型層２０は、浅い方のＮ型層２２を構成する元素（例えば、砒素（Ａｓ））よりも質量（原子量）が小さい元素（例えば、燐（Ｐ））により構成される。また、浅い方のＮ型層２２は、質量の大きい元素を、深い方のＮ型層２０の形成時よりも低エネルギーでイオン注入することにより形成される。なお、Ｎ型層は２層以上であってもよい。【選択図】    図１
2010199233.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の表面の第２導電型のウェルに、第１導電型の第１の元素をイオン注入して、第１の光電変換領域を島状に形成する第１の光電変換領域形成工程と、
前記第１導電型の半導体基板の表面の第２導電型のウェルに、前記第１の元素よりも質量が小さい第１導電型の第２の元素を、前記第１の元素をイオン注入するときよりも高い注入エネルギーでイオン注入して、前記第１の光電変換領域よりも深い層に、第２の光電変換領域を島状に形成し、前記第１及び第２の光電変換領域を備えた光電変換部を形成する第２の光電変換領域形成工程と、
を備える撮像素子の製造方法。
【請求項２】
前記第１の光電変換領域形成工程において、前記第１の元素を、注入エネルギーを変更しながら複数回イオン注入し、
前記第２の光電変換領域形成工程において、前記第２の元素を、注入エネルギーを変更しながら複数回イオン注入する請求項１記載の撮像素子の製造方法。
【請求項３】
前記第１の元素が砒素であり、前記第２の元素が燐である請求項１又は２記載の撮像素子の製造方法。
【請求項４】
前記第２の元素をイオン注入する領域の面積を、前記第１の元素をイオン注入する領域の面積よりも小さくする請求項１から３のいずれか１項記載の撮像素子の製造方法。
【請求項５】
前記第１及び第２の光電変換領域に熱処理を施して、前記第１及び第２の元素を熱拡散させる熱処理工程を更に備える請求項４記載の撮像素子の製造方法。
【請求項６】
前記熱処理工程において、前記熱拡散により前記第１及び第２の光電変換領域の面積を等しくする請求項５記載の撮像素子の製造方法。
【請求項７】
第１導電型の半導体基板の表面の第２導電型のウェルに、質量が異なる複数種類の第１導電型の元素を、前記第１導電型の元素の質量ごとに複数回に分けてイオン注入して、島状の光電変換領域を形成する光電変換領域形成工程を備える撮像素子の製造方法において、
前記第１導電型の元素の質量が小さいほど、イオン注入するときの注入エネルギーを高くする撮像素子の製造方法。
【請求項８】
前記複数種類の第１導電型の元素が砒素又は燐を含む請求項７記載の撮像素子の製造方法。
【請求項９】
前記第１導電型の元素の質量が小さいほど、前記第１導電型の元素をイオン注入する領域の面積を小さくする請求項７又は８記載の撮像素子の製造方法。
【請求項１０】
前記光電変換領域に熱処理を施して、前記複数種類の第１導電型の元素を熱拡散させ、各元素により形成された層の面積を等しくする熱処理工程を更に備える請求項９記載の撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像素子の製造方法に係り、特に撮像素子の高感度化を実現するための可能な撮像素子の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、光電変換部のＮ型不純物層を、拡散係数が異なる２つの元素により形成した固体撮像素子が開示されている。
【０００３】
特許文献２には、ｎ型不純物半導体層と、その上に形成されたｐ型不純物半導体層とを備えた光電変換素子を作成するにあたって、ｎ型不純物半導体層に、相対的に小さな原子半径を有する第１のｎ型不純物（燐）と、相対的に大きな原子半径を有する第２のｎ型不純物（砒素）とを含有させることが開示されている。
【０００４】
特許文献３には、固体撮像素子のセンサ部を構成する第１のｎ型不純物拡散領域の下の第１のｐ型半導体ウェル領域内にセンサ部の面積より小さく、遮光膜の開口の面積より大きい第２のｎ型不純物拡散領域（半導体領域）を形成することが開示されている。
【０００５】
特許文献４には、固体撮像素子のセンサ部の信号電荷蓄積領域を形成するための不純物イオン注入を複数回に分けて行うとともに、各界のイオン注入量を隣接する撮像画素間で変化させる固体撮像素子の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−２１１３２２号公報
【特許文献２】特開２００４−１０３６４６号公報
【特許文献３】特開２０００−３５７７８８号公報
【特許文献４】特開２００３−８６７８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
撮像素子の高感度化を実現するためには、光電変換部として機能するＮ型領域を深くする必要がある。Ｎ型領域を深くするための方法として、質量（原子量）が大きい元素をシリコン基板上に高エネルギーでイオン注入する方法が考えられる。しかしながら、質量が大きい元素を高エネルギーでイオン注入すると、シリコン基板を構成するシリコン結晶がダメージを受けて撮像素子に画素欠陥（結晶欠陥）が発生しやすくなる。結晶欠陥は暗電流の発生源となる。このため、光が入射していない場合でも暗電流が発生して信号電荷が発生し、白キズが発生する原因となる。
【０００８】
上記のようなシリコン結晶のダメージを避けるために質量が小さな元素を使うことが考えられるが、質量が小さい元素は熱拡散が大きいため画素の微細化には不利である。例えば、熱拡散が大きい質量が小さい元素を用いた場合、光電変換部と垂直電荷転送路との間隔が短くなるため、電荷が漏れる現象が生じうる。
【０００９】
特許文献１に記載の技術は、Ｎ型不純物層を燐と砒素の拡散により形成するものであり、Ｎ型不純物層を深くするためのものではない。
【００１０】
特許文献２に記載の技術は、ｎ型不純物半導体層に原子半径が相対的に異なる２種のｎ型不純物を含むものであり、ｎ型不純物半導体層を深くするためのものではない。
【００１１】
特許文献３及び４には、ｎ型不純物拡散領域の各層を構成する元素の種類に関する明確な記載がない。
【００１２】
本発明はこのような事情に鑑みてなされたもので、撮像素子の高感度化と画素の微細化とを同時に実現することが可能な撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の第１の態様に係る撮像素子の製造方法は、第１導電型の半導体基板の表面の第２導電型のウェルに、第１導電型の第１の元素をイオン注入して、第１の光電変換領域を島状に形成する第１の光電変換領域形成工程と、前記第１導電型の半導体基板の表面の第２導電型のウェルに、前記第１の元素よりも質量が小さい第１導電型の第２の元素を、前記第１の元素をイオン注入するときよりも高い注入エネルギーでイオン注入して、前記第１の光電変換領域よりも深い層に、第２の光電変換領域を島状に形成し、前記第１及び第２の光電変換領域を備えた光電変換部を形成する第２の光電変換領域形成工程とを備える。
【００１４】
上記第１の態様によれば、光電変換部を質量が異なる２種の元素の層により形成し、質量が小さい第２の元素をイオン注入するときのエネルギーを高くすることにより、撮像素子の画素の微細化と高感度化を同時に実現することができる。即ち、質量が大きい第１の元素を相対的に低いエネルギーでイオン注入して第１の光電変換領域を形成することで、光電変換部の浅い方の層において第１の元素の熱拡散を抑制することができる。これにより、画素の微細化を実現することができる。一方、質量が小さい第２の元素を高い注入エネルギーでイオン注入して第１の光電変換領域よりも深い第２の光電変換領域を形成することにより半導体基板に画素欠陥（結晶欠陥）が生じることを防止でき、白キズの発生を防止できる。これにより、第２の光電変換領域を深くすることができ、光電変換により発生し、蓄積可能な信号電荷量が増加するので、撮像素子の高感度化を実現することが可能になる。
【００１５】
本発明の第２の態様に係る撮像素子の製造方法は、上記第１の態様の前記第１の光電変換領域形成工程において、前記第１の元素を、注入エネルギーを変更しながら複数回イオン注入し、前記第２の光電変換領域形成工程において、前記第２の元素を、注入エネルギーを変更しながら複数回イオン注入するようにしたものである。
【００１６】
上記第２の態様によれば、第１及び第２の元素を、注入エネルギーを変更しながら複数回イオン注入することにより、光電変換部を微細化するとともに、光電変換部を深くすることができ、高感度化を実現することができる。
【００１７】
本発明の第３の態様に係る撮像素子の製造方法は、上記第１又は第２の態様において、前記第１の元素を砒素、前記第２の元素を燐としたものである。
【００１８】
上記第３の態様によれば、浅い方の第１の光電変換領域の構成元素として質量が大きい砒素（Ａｓ）を用いることにより熱拡散が抑えられるので、画素の微細化を実現することができる。また、深い方の第２の光電変換領域の構成元素として質量が小さい燐（Ｐ）を用いることにより、イオン注入時に半導体基板がダメージを受けるのを防止し、画素欠陥を抑えることができる。
【００１９】
本発明の第４の態様に係る撮像素子の製造方法は、上記第１から第３のいずれかの態様において、前記第２の元素をイオン注入する領域の面積を、前記第１の元素をイオン注入する領域の面積よりも小さくしたものである。
【００２０】
本発明の第５の態様に係る撮像素子の製造方法は、上記第４の態様の構成に加えて、前記第１及び第２の光電変換領域に熱処理を施して、前記第１及び第２の元素を熱拡散させる熱処理工程を更に備える。
【００２１】
本発明の第６の態様に係る撮像素子の製造方法は、上記第５の態様の前記熱処理工程において、前記熱拡散により前記第１及び第２の光電変換領域の面積を等しくするようにしたものである。
【００２２】
上記第６の態様によれば、質量が大きい第１の元素の方が第２の元素よりも熱拡散が大きいことを利用して、熱処理後に第１及び第２の元素が分布する領域の面積を等しくすることができる。
【００２３】
本発明の第７の態様に係る撮像素子の製造方法は、第１導電型の半導体基板の表面の第２導電型のウェルに、質量が異なる複数種類の第１導電型の元素を、前記第１導電型の元素の質量ごとに複数回に分けてイオン注入して、島状の光電変換領域を形成する光電変換領域形成工程において、前記第１導電型の元素の質量が小さいほど、イオン注入するときの注入エネルギーを高くするようにしたものである。
【００２４】
上記第７の態様によれば、光電変換部の形成時に、イオン注入する元素の質量が小さいほど、イオン注入時のエネルギーを高くすることにより、撮像素子の画素の微細化と高感度化を同時に実現することができる。
【００２５】
本発明の第８の態様に係る撮像素子の製造方法は、上記第７の態様において、前記複数種類の第１導電型の元素が砒素又は燐を含む。
【００２６】
本発明の第９の態様に係る撮像素子の製造方法は、上記第７又は第８の態様において、前記第１導電型の元素の質量が小さいほど、前記第１導電型の元素をイオン注入する領域の面積を小さくするようにしたものである。
【００２７】
本発明の第１０の態様に係る撮像素子の製造方法は、上記第９の態様の構成に加えて、前記光電変換領域に熱処理を施して、前記複数種類の第１導電型の元素を熱拡散させ、各元素により形成された層の面積を等しくする熱処理工程を更に備える。
【発明の効果】
【００２８】
本発明によれば、光電変換部の形成時に、イオン注入する元素の質量が小さいほど、イオン注入時のエネルギーを高くすることにより、撮像素子の画素の微細化と高感度化を同時に実現することができる。即ち、質量が大きい元素を相対的に低いエネルギーでイオン注入して浅い方の光電変換領域を形成することで、光電変換部の浅い層において第１導電型のドーピング原子の熱拡散を抑制することができる。これにより、画素の微細化を実現することができる。一方、相対的に高いエネルギーでイオン注入を行って深い方の光電変換領域を形成するときに、質量が小さい元素を用いることにより半導体基板に画素欠陥（結晶欠陥）が生じることを防止でき、白キズの発生を防止できる。これにより、光電変換部を深くすることができ、光電変換により発生し、蓄積可能な信号電荷量が増加するので、撮像素子の高感度化を実現することが可能になる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施形態に係る撮像素子を示す断面図
【図２】本発明の第１の実施形態に係る撮像素子の製造方法を示す図
【図３】本発明の第２の実施形態に係る撮像素子を示す断面図
【図４】本発明の第３の実施形態に係る撮像素子の製造方法を示す図
【発明を実施するための形態】
【００３０】
以下、添付図面に従って本発明に係る撮像素子の製造方法の好ましい実施の形態について説明する。
【００３１】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る撮像素子を示す断面図である。
【００３２】
本実施形態に係る撮像素子１０は、電子蓄積転送型のＣＣＤ（Charge Coupled Device）固体撮像素子である。図１に示すように、撮像素子１０は、Ｎ導電型シリコンの半導体基板１２と、光電変換部（フォトダイオード）２４とを含んでいる。光電変換部２４は、Ｎ型半導体基板１２の表面側に２次元にアレイ状に配置されている。なお、光電変換部２４は、図のｘ方向及びｙ方向に格子状に配列されていてもよいし、例えば、偶数行目の光電変換部に対して奇数行目の光電変換部が１／２ピッチずつずらされて配置されたいわゆるハニカム配列であってもよい。
【００３３】
図１に示すように、Ｎ型シリコンの半導体基板１２の表面にはＰ−型層１４が形成されている。Ｐ−型層１４の上層には、Ｎ型層２０とＮ型層２２を含む光電変換部２４が島状に形成されている。Ｎ型層２２の表面にはＰ＋型拡散層（Ｐ＋型層）２６が形成されている。なお、以下の説明では、Ｐ導電型の不純物原子（ドーピング原子）の含有量（濃度）が高い順に、Ｐ＋型層、Ｐ型層、Ｐ−型層と記載する。
【００３４】
相互に隣接する光電変換部２４との間には素子分離領域（Ｐ型層）１６が形成されている。Ｐ−型層１４とＰ型層１６とはＰウェル層１８を形成する。
【００３５】
図のｘ方向（水平方向）に隣接する光電変換部２４の間の領域には垂直電荷転送路（Ｎ型層）２８が形成されている。垂直電荷転送路２８は、図のｙ方向（垂直方向）に伸びており、不図示の水平電荷転送路（ＨＣＣＤ）に接続する。
【００３６】
光電変換部２４と垂直電荷転送路２８との間には読み出しゲート（Ｐ型層）３０が形成されている。垂直電荷転送路２８の読み出しゲート３０が形成された側の反対側には素子分離領域（Ｐ＋型層）３２が形成されている。
【００３７】
半導体基板１２の表面には絶縁膜３４が形成されている。絶縁膜３４は、例えば、酸化シリコンや窒化シリコンにより形成される。
【００３８】
垂直電荷転送路２８と読み出しゲート３０の上層には転送電極３６が配置されている。転送電極３６は、例えば、ポリシリコンにより形成される。
【００３９】
転送電極３６の表面には絶縁膜３４が積層されており、転送電極３６は更に遮光膜３８で覆われている。遮光膜３８の光電変換部２４に対応する位置には開口部４０が形成されており、光電変換部２４に光が入射可能となっている。
【００４０】
光電変換部２４は、Ｐウェル層１８の深い側に形成されたＮ型層２０と、浅い側に形成されたＮ型層２２とを含んでいる。Ｎ型層２０、２２は互いに異なる元素により形成される。深い方のＮ型層２０は、浅い方のＮ型層２２を構成する元素（例えば、砒素（Ａｓ））よりも質量（原子量）が小さい元素（例えば、燐（Ｐ））により構成される。また、深い方のＮ型層２０は、質量が小さい元素を高エネルギーでイオン注入することによりＮ型層２０が形成され、浅い方のＮ型層２２は、質量の大きい元素を低エネルギーでイオン注入することにより形成される。
【００４１】
以下、撮像素子１０の機能について説明する。光電変換部２４に入射した被写体光は、Ｎ型層２０、２２において光電変換される。Ｎ型層２０、２２の電位は、Ｐウェル層１８及びＰ＋型層２６よりも高くなっており、ポテンシャル井戸を形成する。光電変換により得られた電荷は、このポテンシャル井戸に蓄積される。また、光電変換により発生した正孔（ホール）は、Ｐウェル層１８及びＰ＋型層２６に吸収される。
【００４２】
Ｎ型層２０、２２（ポテンシャル井戸）に蓄積された電荷は、読み出しゲート３０を介して垂直電荷転送路２８に送られる。垂直電荷転送路２８に蓄積された電荷は、転送電極３６から供給される垂直駆動信号に従って順次転送された後、水平転送路レジスタＨＣＣＤを通って電荷量に応じた電圧信号（画像信号）として読み出される。これにより、アナログの画像信号が得られる。
【００４３】
図２は、本発明の第１の実施形態に係る撮像素子の製造方法を示す図である。
【００４４】
まず、Ｎ型エピ層（Nepi層）を成長させて作成されたＮ型半導体基板１２の表面に、Ｐ型の不純物原子（ドーピング原子）を導入（例えば、イオン注入）することにより、Ｐ−型層１４とＰ型層１６とが形成される（図２（ａ））。
【００４５】
次に、図２（ｂ）に示すように、Ｐ型層１６の表面にフォトレジストを形成してＮ導電型の元素をイオン注入することにより２層のＮ型層２０、２２が形成される。図２（ｂ）の工程では、深い方のＮ型層２０は、Ｎ型層２２を構成する元素（例えば、砒素（Ａｓ））よりも質量（原子量）が小さい元素（例えば、燐（Ｐ））をイオン注入することにより形成される。浅い方のＮ型層２２は、Ｎ型層２０を構成する元素よりも質量が大きい元素を、Ｎ型層２０の形成時よりも低い注入エネルギー（加速エネルギー）でイオン注入することにより形成される。ここで、Ｎ型層２０と２２をイオン注入により形成するときの注入エネルギーの比は一例で５：３である。なお、図２（ｂ）の工程では、Ｎ型層２０と２２のどちらを先に形成するようにしてもよい。
【００４６】
上記のようにして製造された光電変換部２４の深さＤＮは一例で約４μｍである。従来の撮像素子の光電変換部の深さを約２μｍとすると、撮影感度（ＩＳＯ感度）が約２０％上昇する。
【００４７】
次に、図２（ｃ）に示すように、垂直電荷転送路（Ｎ型層）２８、読み出しゲート（Ｐ型層）３０、素子分離領域（Ｐ＋型層）３２が形成される。そして、基板表面に絶縁膜（例えば、ＯＮＯ膜（酸化膜−窒化膜−酸化膜）構造の絶縁層）、転送電極３６が形成された後、転送電極３６の表面に電極層間絶縁膜が形成される。電極層間絶縁膜は、例えば、熱ＣＶＤ−ＨＴＯ（Chemical Vapor Deposition（化学気相成長） - High Temperature Oxide）又は熱ＴＥＯＳ−ＣＶＤ（TetraEthOxySilane - CVD）等である。これにより、転送電極３６を挟む絶縁膜３４が形成される。ここで、絶縁膜３４は、被写体光を透過するようになっている。
【００４８】
次に、絶縁膜３４の表面に、ＣＶＤ又はＰＶＤ（Physical Vapor Deposition：物理的蒸着法）により遮光膜３８が堆積される。ここで、遮光膜３８は、例えば、タングステン（Ｗ）又はタングステンを含む積層構造（例えば、Ｗ／ＴｉＮ積層構造、Ｗ／ＴｉＮ／Ｔｉ積層構造）からなる膜である。なお、遮光膜３８の材料は上記に限定されるものではない。そして、遮光膜３８に対してパターニング／エッチングが行われ、遮光膜３８の各光電変換部２４に対応する位置に開口部４０が形成される（図２（ｃ））。
【００４９】
なお、図示は省略するが、上記遮光膜３８の表面に、ＢＰＳＧ（Boro-Phospho Silicate Glass）、熱ＴＥＯＳ、プラズマＴＥＯＳ、ＨＤＰ−ＳｉＯ（High Density Plasma）、ＳＯＧ（Spin on glass）等の埋め込み性及び平坦性の良い酸化膜（層間絶縁膜）が堆積される。この層間絶縁膜は、単層であっても、複数の材料が積層された積層構造であっても、いくつかの堆積方法の組み合わせにより積層された構造であってもよい。また、層間絶縁膜の材料は、絶縁材料であれば酸化膜でなくてもよい。
【００５０】
次に、上記層間絶縁膜の表面に、デポジション法により金属製膜（Metal層）が成膜され（Metal-Depo）、この金属製膜に対してレジストパターニング及びエッチングが行われる。これにより、層間絶縁膜に形成されたコンタクトホールを介して転送電極３６に接続し、転送電極３６に垂直駆動パルスを伝達するための上部配線が形成される。上部配線は、例えば、合金（例えば、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＳｉＣｕ））をスパッタ成膜することにより形成される。なお、この金属製膜は、単層でも積層構造でもよい。金属製膜としては、例えば、ＴｉＮ／Ｔｉ（／ＴｉＳｉ）等のバリアメタル（／シリサイド）構造や、ＴｉＮ等バリアメタルによるサンドイッチ構造等、一般的なMetal構造であればよく、上記に列挙した構成のみに限定されるものではない。
【００５１】
上記層間絶縁膜の上層には、層内レンズ（下に凸な層内レンズ（ＢＩＬ）、上に凸な層内レンズ（ＴＩＬ））が形成され、層内レンズの上層には平坦化層（例えば、アクリル系樹脂膜）が成膜される。更に、平坦化層の上層には、力ラーフィルタ（ＣＦ）が形成され、カラーフィルタの上層にはマイクロレンズ（ＭＣＬ）が形成される。上記のような光学系構造（層内レンズ、平坦化層、力ラーフィルタ、マイクロレンズ）が形成されて撮像素子１０が完成する。なお、上記撮像素子１０の光学系構造は、イメージセンサの用途及び必要な性能に応じて決められるものであって、上記に列挙した構成のみに限定されるものではない。
【００５２】
本実施形態によれば、光電変換部の形成時に浅い層ほど、イオン注入する元素の質量を大きくし、かつ、イオン注入時のエネルギーを低くすることにより、撮像素子１０の画素の微細化と高感度化を同時に実現することができる。即ち、質量が大きい元素を相対的に低いエネルギーでイオン注入して浅い方のＮ型層２２を形成することで、垂直電荷転送路２８が形成される浅い層においてＮ導電型のドーピング原子の熱拡散を抑制することができる。これにより、Ｎ型層２２の微細化を実現することができる。一方、相対的に高いエネルギーでイオン注入を行って深い方のＮ型層２０を形成するときに、質量が小さい元素を用いることにより半導体基板１２に画素欠陥（結晶欠陥）が生じることを防止できる。これにより、光電変換部２４（Ｎ型層２０）を深くすることができ、光電変換により発生し、蓄積可能な信号電荷量が増加するので、撮像素子１０の高感度化を実現することが可能になる。
【００５３】
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。なお、以下の説明において、上記第１の実施形態と同様の構成については説明を省略する。
【００５４】
図３は、本発明の第２の実施形態に係る撮像素子を示す断面図である。
【００５５】
図３に示すように、本実施形態に係る撮像素子１０Ａの光電変換部２４のＮ型層は多層構造となっている。本実施形態では、質量が大きい元素（例えば、砒素（Ａｓ））を注入エネルギーを変えて２回イオン注入することでＮ型層２２−１と２２−２を形成し、質量が小さい元素（例えば、燐（Ｐ））を注入エネルギーを変えて２回イオン注入することでＮ型層２０−１と２０−２を形成する。注入エネルギーは深い層ほど高くする。なお、Ｎ型層２０−１、２０−２、２２−１、２２−２の形成時における注入エネルギーの比は一例で４０：２６：１５：６である。
【００５６】
本実施形態によれば、注入エネルギーを変えて複数回注入して形成することで、光電変換部２４のＮ型層を深く、かつ、ｘｙ方向の断面積を小さくすることができる。これにより、撮像素子１０Ａの画素の微細化と高感度化を同時に実現することができる。
【００５７】
［第３の実施形態］
次に、本発明の第３の実施形態について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。
【００５８】
図４は、本発明の第３の実施形態に係る撮像素子の製造方法を示す図である。
【００５９】
まず、Ｎ型エピ層（Nepi層）を成長させて作成されたＮ型半導体基板１２の表面に、Ｐ型の不純物原子（ドーピング原子）を導入（例えば、イオン注入）することにより、Ｐ−型層１４とＰ型層１６とが形成される（図４（ａ））。
【００６０】
次に、図４（ｂ）に示すように、Ｐ型層１６の表面にフォトレジストを形成してＮ導電型の元素をイオン注入することにより２層のＮ型層２０´、２２が形成される。深い方のＮ型層２０´の形成時には、浅い方のＮ型層２２の形成時よりもフォトレジストのイオン注入用の開口部の面積が狭くなり、Ｎ型層２０´はＮ型層２２よりもｘｙ方向の断面積が小さくなるように制御される。ここで、Ｎ型層２０´、２２の断面積の比は一例で８：１０である。
【００６１】
また、上記の実施形態と同様、深い方のＮ型層２０´は、Ｎ型層２２を構成する元素（例えば、砒素（Ａｓ））よりも質量（原子量）が小さい元素（例えば、燐（Ｐ））をイオン注入することにより形成される。浅い方のＮ型層２２は、Ｎ型層２０´を構成する元素よりも質量が大きい元素を、Ｎ型層２０´の形成時よりも低い注入エネルギーでイオン注入することにより形成される。なお、図４（ｂ）の工程では、Ｎ型層２０´と２２のどちらを先に形成するようにしてもよい。
【００６２】
次に、図４（ｃ）に示すように、垂直電荷転送路（Ｎ型層）２８、読み出しゲート（Ｐ型層）３０、素子分離領域（Ｐ＋型層）３２が形成される。そして、基板表面に絶縁膜（例えば、ＯＮＯ膜（酸化膜−窒化膜−酸化膜）構造の絶縁層）、転送電極３６が形成された後、転送電極３６の表面に電極層間絶縁膜が形成される。
【００６３】
次に、絶縁膜３４の表面に、ＣＶＤ又はＰＶＤ（Physical Vapor Deposition：物理的蒸着法）により遮光膜３８が堆積される。そして、遮光膜３８に対してパターニング／エッチングが行われ、遮光膜３８の各光電変換部２４に対応する位置に開口部４０が形成される（図４（ｃ））。
【００６４】
次に、熱処理が行われ、Ｎ型層２０´、２２にドープされた元素が熱拡散して、Ｎ型層２０´、２２の体積が拡大する（図４（ｄ））。Ｎ型層２０´は、Ｎ型層２２よりも質量が小さい元素で構成されており熱拡散が大きい。図４（ｄ）の工程では、熱処理後のＮ型層２０、２２のｘｙ方向の断面積が略同じになるように、温度及び加熱時間が調整される。また、熱拡散を行うことを考慮して、Ｎ型層２０´、２２を形成するときの元素のドープ量が調整される。なお、熱処理は、絶縁膜３４等を形成した後に行ってもよいし、絶縁膜３４等の形成前に行ってもよい。
【００６５】
なお、層間絶縁膜の形成及び撮像素子１０Ｂの光学系構造の形成工程については、上記第１の実施形態と同様である。
【００６６】
本実施形態によれば、深い方のＮ型層を形成するときに質量が小さな元素を用いるとともに、イオン注入する領域を小さくすることにより、熱処理後の各層の断面積を同等にすることができる。
【００６７】
なお、上記の実施形態では、Ｎ型層を２層又は４層としたが、層の数は上記に限定されるものではない。例えば、イオン注入時の注入エネルギーの値、及びイオン注入する元素の種類を増やして、質量が小さい元素ほど高い注入エネルギーでイオン注入することにより、光電変換部を構成する層の数を増やして光電変換部の深さをより深くすることが可能である。
【００６８】
また、上記の実施形態では、本発明を電子蓄積転送型のＣＣＤに適用した例について説明したが、ホール蓄積転送型ＣＣＤにも本発明を適用することができる。ホール蓄積転送型ＣＣＤの場合には、上記Ｎ型、Ｐ型の表記がすべて逆導電型になる。
【符号の説明】
【００６９】
１０…撮像素子、１２…Ｎ型半導体基板、１４…Ｐ−型層、１６…Ｐ型層、１８…Ｐウェル層、２０、２２…Ｎ型層、２４…光電変換部、２６…Ｐ＋型拡散層、２８…垂直電荷転送路（Ｎ型層）、３０…読み出しゲート（Ｐ型層）、３２…素子分離領域（Ｐ＋型層）、３４…絶縁膜、３６…転送電極、３８…遮光膜、４０…開口部
【図１】
2010199233.tif 000003
【図２】
2010199233.tif 000004
【図３】
2010199233.tif 000005
【図４】
2010199233.tif 000006