(57)【要約】【課題】精度よくアナログデジタル変換することが可能なアナログデジタル変換回路を提供することである。【解決手段】本発明にかかるアナログデジタル変換回路は、ディザを生成するディザ生成回路１１と、入力信号の極性を切り替える入力極性切替部１と、積分器２と、積分器２の出力電圧を調整する積分器出力調整回路５と、ウィンドコンパレータ３と、ウィンドコンパレータ３の比較結果に基づき、入力極性切替部１と積分器出力調整回路５とウィンドコンパレータ３を制御すると共に、デジタル信号を生成する制御回路４を有する。ディザ生成回路１１は、デジタル信号を読み出す周期がディザの周期の整数倍となるような周期のディザを生成する。更に、ディザの１周期のうちの前半の半周期にカウント値が生成される回数と、後半の半周期にカウント値が生成される回数が異なる回数となるようなディザを生成する。【選択図】図１
2010199799.tif 000002
【特許請求の範囲】
【請求項１】
ディザを生成するディザ生成回路と、
入力信号に前記ディザが付加されたディザ付加信号を入力し、当該ディザ付加信号の極性を切り替える入力極性切替部と、
前記入力極性切替部から出力された前記ディザ付加信号を積分する積分器と、
前記積分器の出力電圧を調整する積分器出力調整回路と、
第１の基準電圧と当該第１の基準電圧よりも高い第２の基準電圧とを有する高電圧側のコンパレータと、第３の基準電圧と当該第３の基準電圧よりも低い第４の基準電圧とを有する低電圧側のコンパレータとを備えると共に、前記積分器の出力電圧と前記第１乃至第４の基準電圧を比較するウィンドコンパレータと、
前記ウィンドコンパレータの比較結果に基づき、前記入力極性切替部と前記積分器出力調整回路と前記ウィンドコンパレータを制御すると共に、デジタル信号を生成する制御回路と、を備え、
前記制御回路は、前記積分器の出力電圧が前記第１の基準電圧または前記第３の基準電圧に到達した時にクロック信号を反転させ、前記積分器の出力電圧が前記第２の基準電圧または前記第４の基準電圧に到達した時に符号を反転させ、前記クロック信号と前記符号とに基づきカウント値を生成し、
前記ディザ生成回路は、前記デジタル信号を読み出す周期が前記ディザの周期の整数倍となるような周期のディザを生成すると共に、前記ディザの１周期のうちの前半の半周期にカウント値が生成される回数と、前記ディザの１周期のうちの後半の半周期にカウント値が生成される回数とが異なる回数となるようなディザを生成する、
アナログデジタル変換回路。
【請求項２】
前記ディザ生成回路は、前記ディザの１周期のうちの前半の半周期に得られるカウント値と、前記ディザの１周期のうちの後半の半周期に得られるカウント値を加算した値が１以上となるようなディザを生成する、請求項１に記載のアナログデジタル変換回路。
【請求項３】
前記ディザ生成回路は、前記ディザの前半の半周期におけるカウント値の符号が後半の半周期におけるカウント値の符号と逆となるようなディザを生成する、請求項１または２に記載のアナログデジタル変換回路。
【請求項４】
前記ディザ生成回路は、前記ディザの振幅値が、前記積分器のオフセット値、前記入力信号の振幅値のそれぞれの値よりも大きいディザを生成する、請求項１乃至３のいずれか一項に記載のアナログデジタル変換回路。
【請求項５】
前記ディザ生成回路は、Ｖｄをディザの振幅、Ｒを積分器の入力抵抗、Ｃを積分器の容量値、ｔｄｉをディザの半周期、Ｎをｔｄｉ内に積分器の出力電圧が前記第１の基準電圧から前記第３の基準電圧に到達する回数または前記第３の基準電圧から前記第１の基準電圧に到達する回数、２Ｖｒを前記第１の基準電圧と前記第３の基準電圧の電圧差、Ｖｉｎを入力信号の電圧、Ｖａをオフセット電圧とした場合、Ｖｄ≧ＲＣ／ｔｄｉ＊Ｎ＊２Ｖｒ＊（Ｖｉｎ＋Ｖａ）を満たすようなディザを生成する、請求項１乃至４のいずれか一項に記載のアナログデジタル変換回路。
【請求項６】
前記ディザ生成回路は、Ｖｄをディザの振幅、Ｖｉｎを入力信号の電圧、Ｖａをオフセット電圧とした場合、Ｖｄ＞＞√（Ｖｉｎ２＋Ｖａ２）を満たすようなディザを生成する、請求項１乃至５のいずれか一項に記載のアナログデジタル変換回路。
【請求項７】
前記ディザ生成回路は、Ｖｄをディザの振幅、Ｖｉｎを入力信号の電圧、Ｖａをオフセット電圧とした場合、｜Ｖａ２／（Ｖｉｎ２−Ｖｄ２）｜＜＜１を満たすようなディザを生成する、請求項１乃至６のいずれか一項に記載のアナログデジタル変換回路。
【請求項８】
前記制御回路は、前記符号がプラスの時に前記クロック信号が立ち上がるタイミングで＋１をカウントし、前記符号がマイナスの時に前記クロック信号が立ち上がるタイミングで−１をカウントする、請求項１乃至７のいずれか一項に記載のアナログデジタル変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログ信号をデジタル信号に変換するアナログデジタル変換回路に関する。
【背景技術】
【０００２】
近年、アナログ信号をデジタル信号に変換するアナログデジタル変換回路（ＡＤＣ）が様々な分野で用いられている。図１６は、特許文献１に開示されているＶ−Ｆ(Voltage to Frequency)変換型のＡＤＣを示す図である。
【０００３】
図１６において、電圧−パルス変換回路１００は、入力切替回路１０４、電圧誘導部としての積分器出力誘導部１０５、積分器１０８、第１、第２コンパレータ１１２、１１３（ウィンドコンパレータ）、ＲＳラッチ回路１１４、第１、第２積分器出力エラー検出回路１１６、１１９、ＯＲ回路１２０、１２２、第１、第２コンパレータ連続出力判定回路１１７、１１８、及び、フラグ出力部としてのフリップフロップＦＦ１２３を有している。
【０００４】
ここで、入力切替回路１０４は、ＣＳ＋端子及びＣＳ−端子と積分器１０８の正又は負の入力端子との接続を切替えている。また、積分器１０８は、差動増幅器１１１と、差動増幅器１１１の−端子（反転入力端子）に一端が接続された抵抗１０９と、差動増幅器１１１の出力とその−端子との間に接続された容量１１０とから構成される。
【０００５】
積分器出力誘導部１０５は、それぞれ、ノード１０６ａ、１０６ｂに一端が接続され他端が基準電位とされたスイッチ１０６、１０７を有する。そして、積分器１０８の出力を第１又は第２の検出電圧付近まで誘導する。
第１及び第２のコンパレータ１１２、１１３は、積分器１０８の出力から第１の検出電圧（１Ｖ）及び第１の検出電圧より高い第２の検出電圧（２Ｖ）を検出する。
【０００６】
ＦＦ１２３は第１及び第２のコンパレータ１１２、１１３の比較結果に基づき、フラグＦＬＡＧを出力する。また、インバータ１２４は、入力電圧に応じた周波数の出力信号ＣＫＯＵＴを出力する。
このような動作により図１６に示す回路はＣＳ＋端子１０１及びＣＳ−端子１０２間に生じた入力電圧をパルスに変換する。入力切替回路１０４は、フラグＦＬＡＧ及び出力信号ＣＫＯＵＴに基づき上記の接続を切り替えている。
【０００７】
また、特許文献２に開示されているＡＤＣを図１７に示す。図１７に示すＡＤＣでは、入力アナログ電圧を加算器２０１を介してＡＤＣ２０２に供給し、出力デジタル値に変換している。また、図１７のＡＤＣは帰還回路２０３からオフセット補正電圧を加算器２０１に帰還している。アナログ電圧に所定のレベルを超える残留ノイズが含まれていない場合、入力アナログ電圧にノイズを重畳するためにディザ発生回路２０４から加算器２０１にディザを供給している。帰還回路２０３は、出力デジタル値に基づき、その出力デジタル値の中の特定の出力コードを除いた上下のコードの生起確率が等しくなるように補正電圧を加算器２０１に供給している。これにより、入力アナログ電圧の特定レベルと、その特定レベルに対応する出力デジタル値の特定コードとの間のオフセットエラーが補正される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１３９７００号公報
【特許文献２】特開昭６２−２８９０１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記特許文献１に開示されているアナログデジタル変換回路の積分器１０８にオフセットがある場合、当該オフセットが入力信号に重畳されて積分器で積分される。このため、アナログデジタル変換回路に不感帯領域が発生し、アナログデジタル変換回路の精度が低下するという問題がある。特に、入力信号の絶対値が小さいほどオフセットの影響は大きくなる。
【００１０】
また、特許文献２に開示されているアナログデジタル変換回路は、ディザによってＡＤ変換結果のオフセット誤差を自動的に補正している。しかし、特許文献２のアナログデジタル変換回路では入力信号の絶対値が小さい場合のＡＤ変換精度を向上することは困難である。
【課題を解決するための手段】
【００１１】
本発明にかかるアナログデジタル変換回路は、ディザを生成するディザ生成回路と、入力信号に前記ディザが付加されたディザ付加信号を入力し、当該ディザ付加信号の極性を切り替える入力極性切替部と、前記入力極性切替部から出力された、前記ディザ付加信号を積分する積分器と、前記積分器の出力電圧を調整する積分器出力調整回路と、第１の基準電圧と当該第１の基準電圧よりも高い第２の基準電圧とを有する高電圧側のコンパレータと、第３の基準電圧と当該第３の基準電圧よりも低い第４の基準電圧とを有する低電圧側のコンパレータとを備えると共に、前記積分器の出力電圧と前記第１乃至第４の基準電圧を比較するウィンドコンパレータと、前記ウィンドコンパレータの比較結果に基づき、前記入力極性切替部と前記積分器出力調整回路と前記ウィンドコンパレータを制御すると共に、デジタル信号を生成する制御回路と、を備える。前記制御回路は、前記積分器の出力電圧が前記第１の基準電圧または前記第３の基準電圧に到達した時にクロック信号を反転させ、前記積分器の出力電圧が前記第２の基準電圧または前記第４の基準電圧に到達した時に符号を反転させ、前記クロック信号と前記符号とに基づきカウント値を生成する。前記ディザ生成回路は、前記デジタル信号を読み出す周期が前記ディザの周期の整数倍となるような周期のディザを生成すると共に、前記ディザの１周期のうちの前半の半周期にカウント値が生成される回数と、前記ディザの１周期のうちの後半の半周期にカウント値が生成される回数とが異なる回数となるようなディザを生成する。
【００１２】
上記構成にかかるアナログデジタル変換回路では、入力信号にディザを付加することでディザの１周期毎にカウント値を得ることができるため不感帯領域をなくすことができ、アナログデジタル変換回路の精度を向上することができる。
【発明の効果】
【００１３】
本発明にかかるアナログデジタル変換回路により、精度よくアナログデジタル変換することが可能なアナログデジタル変換回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態にかかるアナログデジタル変換回路を示す図である。
【図２】実施の形態にかかるアナログデジタル変換回路の動作波形（オフセットあり、ディザあり）を示す図である。
【図３】実施の形態にかかるアナログデジタル変換回路のディザ設定のフローを説明するための図である。
【図４】実施の形態にかかるアナログデジタル変換回路のディザ設定のフローを説明するための図である。
【図５】実施の形態にかかるアナログデジタル変換回路の他の回路例を示す図である。
【図６】実施の形態にかかるアナログデジタル変換回路の動作波形（オフセットなし、ディザなし）を示す図である。
【図７】実施の形態にかかるアナログデジタル変換回路の動作波形（オフセットあり、ディザなし）を示す図である。
【図８】実施の形態にかかるアナログデジタル変換回路の入力電圧と出力周波数の関係を示す図である。点線はオフセットがない場合、実線はオフセットがある場合である。
【図９】実施の形態にかかるアナログデジタル変換回路のシミュレーション結果を示す図である（オフセットなし、ディザなし）。
【図１０】実施の形態にかかるアナログデジタル変換回路のシミュレーション結果を示す図である（｜Ｖｉｎ｜＞｜Ｖａ｜、ディザなし）。
【図１１】実施の形態にかかるアナログデジタル変換回路のシミュレーション結果を示す図である（Ｖａ≠０、｜Ｖｉｎ｜＝｜Ｖａ｜、ディザなし）。
【図１２】実施の形態にかかるアナログデジタル変換回路のシミュレーション結果を示す図である（Ｖａ≠０、｜Ｖｉｎ｜＜｜Ｖａ｜、ディザなし）。
【図１３】実施の形態にかかるアナログデジタル変換回路のシミュレーション結果を示す図である（Ｖａ≠０、｜Ｖｉｎ｜＜｜Ｖａ｜、ディザなし、図１２の時間軸を拡大した図である）。
【図１４】実施の形態にかかるアナログデジタル変換回路のシミュレーション結果を示す図である（Ｖａ≠０、｜Ｖｉｎ｜＜｜Ｖａ｜、ｓｉｎ波ディザあり）。
【図１５】実施の形態にかかるアナログデジタル変換回路のシミュレーション結果を示す図である（Ｖａ≠０、｜Ｖｉｎ｜＜｜Ｖａ｜、方形波ディザあり）。
【図１６】背景技術にかかるアナログデジタル変換回路を説明するための図である。
【図１７】背景技術にかかるアナログデジタル変換回路を説明するための図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施の形態について説明する。
本実施の形態にかかるアナログデジタル変換回路は、ディザを生成するディザ生成回路１１と、入力信号にディザが付加されたディザ付加信号を入力し、当該ディザ付加信号の極性を切り替える入力極性切替部１と、を有する。更に、入力極性切替部１から出力された、ディザ付加信号を積分する積分器２と、積分器２の出力電圧を調整する積分器出力調整回路５と、を有する。
【００１６】
更に、第１の基準電圧と当該第１の基準電圧よりも高い第２の基準電圧とを有する高電圧側のコンパレータ６と、第３の基準電圧と当該第３の基準電圧よりも低い第４の基準電圧とを有する低電圧側のコンパレータ７とを備えると共に、積分器２の出力電圧と第１乃至第４の基準電圧を比較するウィンドコンパレータ３を有する。
【００１７】
更に、ウィンドコンパレータ３の比較結果に基づき、入力極性切替部１と積分器出力調整回路５とウィンドコンパレータ３を制御すると共に、デジタル信号を生成する制御回路４を有する。
【００１８】
制御回路４は、積分器２の出力電圧が第１の基準電圧または第３の基準電圧に到達した時にクロック信号を反転させ、積分器２の出力電圧が第２の基準電圧または第４の基準電圧に到達した時に符号を反転させ、クロック信号と符号とに基づきカウント値を生成する。
【００１９】
ディザ生成回路１１は、デジタル信号を読み出す周期がディザの周期の整数倍となるような周期のディザを生成する。更に、ディザ生成回路１１は、ディザの１周期のうちの前半の半周期にカウント値が生成される回数と、ディザの１周期のうちの後半の半周期にカウント値が生成される回数とが異なる回数となるようなディザを生成する。以下、本実施の形態にかかるアナログデジタル変換回路について詳細に説明する。
【００２０】
ディザ生成回路１１は、ディザを生成し入力信号Ｖｉｎに当該ディザを付加してディザ付加信号を生成する回路である。ディザ生成回路１１で生成されるディザの詳細については、後述する。
【００２１】
入力極性切替部１は、ディザ付加信号を入力し、積分器２へ当該ディザ付加信号を出力している。この時、入力極性切替部１は制御回路４から出力される極性制御信号２０に基づいて、入力信号Ｖｉｎの極性を切り替える。つまり、入力極性切替部１は、（１）入力信号が印加されるプラス側の端子と差動増幅器の−端子（反転入力端子）を接続し、入力信号が印加されるマイナス側の端子と差動増幅器の＋端子（非反転入力端子）を接続した状態と、（２）入力信号が印加されるプラス側の端子と差動増幅器の＋端子（非反転入力端子）を接続し、入力信号が印加されるマイナス側の端子と差動増幅器の−端子（反転入力端子）を接続した状態、の２つの状態を制御回路４からの極性制御信号２０に基づいて切り替えている。これにより、積分器２の出力電圧の変化を負（または正）の傾きから正（または負）の傾きに変更することができる。
【００２２】
積分器２は、差動増幅器８と、差動増幅器８の−端子（反転入力端子）に一端が接続された抵抗１０と、差動増幅器８の出力とその−端子との間に接続された容量９とを有する。抵抗１０の他端及び差動増幅器８の＋端子（非反転入力端子）は、入力極性切替部１により、プラス側の端子、マイナス側の端子と接続される。また、本実施の形態にかかる積分器２はオフセットＶａを有する。オフセット１２は差動増幅器８の入力端子に生じる。
【００２３】
ウィンドコンパレータ３は、高電圧側のコンパレータ６と低電圧側のコンパレータ７を有する。高電圧側のコンパレータ６は、その＋端子が高電圧側の基準電圧とされており、その−端子と積分器２の出力とが接続されている。高電圧側のコンパレータ６の基準電圧は、第１の基準電圧（Ｈｉｇｈ−１）と当該第１の基準電圧よりも高い第２の基準電圧（Ｈｉｇｈ−２）とを有する。
【００２４】
コンパレータ６は、積分器２の出力電圧とＨｉｇｈ−１、Ｈｉｇｈ−２の基準電圧との比較結果を制御回路４に出力する。また、Ｈｉｇｈ−１とＨｉｇｈ−２は、制御回路４からのレベル制御信号２１に基づいて設定される。
【００２５】
また、低電圧側のコンパレータ７は、その−端子が低電圧側の検出電圧とされており、その＋端子と積分器２の出力とが接続されている。低電圧側のコンパレータ６の基準電圧は、第３の基準電圧（Ｌｏｗ−１）と当該第３の基準電圧よりも低い第４の基準電圧（Ｌｏｗ−２）とを有する。
【００２６】
コンパレータ７は、積分器８の出力電圧とＬｏｗ−１、Ｌｏｗ−２の基準電圧との比較結果を制御回路４に出力する。また、Ｌｏｗ−１、Ｌｏｗ−２は、制御回路４からのレベル制御信号２１に基づいて設定される。
【００２７】
制御回路４は、ウィンドコンパレータ３の比較結果、つまりコンパレータ６、７の出力に基づき、入力極性切替部１と積分器出力調整回路５とウィンドコンパレータ３を制御するための信号を生成する。つまり、制御回路４は入力極性切替部１を制御するための信号である極性制御信号２０を生成する。また、制御回路４はコンパレータ６、７の第１乃至第４の基準電圧を設定するための信号であるレベル制御信号２１を生成する。また、制御回路４は積分器出力調整回路５に積分器２の出力電圧の調整を命令するための信号である積分器出力調整信号２２を生成する。
【００２８】
制御回路４は、レベル制御信号２１として、積分器２の出力電圧がＨｉｇｈ−１に到達した場合、高電圧側のコンパレータ６の基準電圧をＨｉｇｈ−２に再設定するような信号を生成する。また、制御回路４は、レベル制御信号２１として、積分器２の出力電圧がＬｏｗ−１に到達した場合、低電圧側のコンパレータ７の基準電圧をＬｏｗ−２に再設定するような信号を生成する。
【００２９】
また、制御回路４は、ウィンドコンパレータ３の比較結果、つまりコンパレータ６、７の出力に基づき、デジタル信号を生成し、デジタル出力Ｄｏｕｔを出力する。
【００３０】
積分器出力調整回路５は、入力極性切替部１と積分器２の間に設けられており、制御回路４からの積分器出力調整信号２２に基づいて、積分器２の出力電圧を調整する。
すなわち、積分器２の出力電圧がＨｉｇｈ−２に到達した場合、積分器出力調整回路５は、積分器２の出力がＬｏｗ−１となるように、積分器２の出力電圧を調整する。また、積分器２の出力電圧がＬｏｗ−２に到達した場合、積分器出力調整回路５は、積分器２の出力がＨｉｇｈ−１となるように積分器２の出力電圧を調整する。
【００３１】
次に、本実施の形態にかかるアナログデジタル変換回路の動作について説明する。
（１）オフセットＶａなし、ディザなしの場合（図６）
図６は、積分器２にオフセットＶａが存在しない場合（理想状態）の動作波形を示す図である。この時、ディザＶｄは付加していない。図６において、入力信号Ｖｉｎは、Ｔ０からＴ４まで一定の値Ｖｉｎとする。
【００３２】
高電圧側のコンパレータの基準電圧は、図６に示すようにＨｉｇｈ−１とＨｉｇｈ−２の２値をとる。また、低電圧側のコンパレータの基準電圧は、図６に示すようにＬｏｗ−１とＬｏｗ−２の２値をとる。高電圧側のコンパレータの基準電圧と、低電圧側のコンパレータの基準電圧は次のようなタイミングで切り替わる。
【００３３】
例えば、図６のＴ０のタイミングのように、積分器２の出力電圧が低電圧側のコンパレータのＬｏｗ−１に到達すると、低電圧側のコンパレータの基準電圧はＬｏｗ−１からＬｏｗ−２に切り替わる。また、このタイミングで、高電圧側のＨｉｇｈ−２はＨｉｇｈ−１に切り替わる。
【００３４】
また、図６のＴ１のタイミングのように、積分器２の出力電圧が高電圧側のコンパレータのＨｉｇｈ−１に到達すると、高電圧側のコンパレータの基準電圧はＨｉｇｈ−１からＨｉｇｈ−２に切り替わる。また、低電圧側のＬｏｗ−２はＬｏｗ−１に切り替わる。
このように、コンパレータ６、７の基準電圧は、積分器２の出力電圧が高電圧側のコンパレータのＨｉｇｈ−１、低電圧側のコンパレータのＬｏｗ−１に到達するタイミングで切り替わる。
【００３５】
クロックは、積分器２の出力電圧が高電圧側のコンパレータ６の基準電圧Ｈｉｇｈ−１に到達した時と、低電圧側のコンパレータ７の基準電圧Ｌｏｗ−１に到達した時に反転する。このクロックは、制御回路４で生成される。
【００３６】
符号は、積分器２の出力電圧が高電圧側のコンパレータ６の基準電圧Ｈｉｇｈ−２に到達した時と、低電圧側のコンパレータの基準電圧Ｌｏｗ−２に到達した時に反転する。なお、図６の場合、理想状態であるので積分器２の出力電圧がＨｉｇｈ−２、Ｌｏｗ−２に到達していないので、符号は変化しない。
【００３７】
また、制御回路４に内蔵されているカウンタは、クロック信号が立ち上がるタイミングで符号がプラスの状態の時は＋１を、符号がマイナスの状態の時は−１をカウントする。デジタル出力Ｄｏｕｔは、このカウンタの出力に基づく信号を出力する。
【００３８】
次に、図６に示す動作波形のＴ０からＴ４までの動作について説明する。まず、Ｔ０のタイミングで積分器の出力電圧がＬｏｗ−１となる。この時、低電圧側のコンパレータの基準電圧はＬｏｗ−１からＬｏｗ−２となり、高電圧側のコンパレータの基準電圧はＨｉｇｈ−２からＨｉｇｈ−１となる。この時、クロック信号は立ち下がる。また、制御回路４は、Ｔ０のタイミングで入力信号Ｖｉｎの極性が切り替わるような極性制御信号２０を、入力極性切替部１へ出力する。この場合、入力極性切替部１は入力信号の極性を切り替える。
【００３９】
Ｔ１のタイミングで積分器の出力電圧がＨｉｇｈ−１となる。この時、高電圧側のコンパレータの基準電圧はＨｉｇｈ−１からＨｉｇｈ−２となり、低電圧側のコンパレータの基準電圧はＬｏｗ−２からＬｏｗ−１となる。この時、符号がプラスの状態でクロック信号が立ち上がるので、カウンタは＋１を出力する。また、入力極性切替部１は入力信号の極性を切り替える。
【００４０】
以降、積分器の出力電圧はＨｉｇｈ−１とＬｏｗ−１の間を往復する。この時、カウンタ読出し間隔ｔｒあたりのカウンタ増分、つまり、Ｔ１からＴ４までカウンタがカウントした値は、＋２となる（Ｔ１とＴ３でそれぞれ＋１をカウントしているため）。
【００４１】
（２）オフセットＶａあり、ディザなしの場合（図７）
次に、積分器２がオフセットＶａを有する場合であって、ディザＶｄを付加しない場合について図７を用いて説明する。なお、入力極性切替部１、積分器２、ウィンドコンパレータ３、制御回路４の基本的な動作については図６で説明した場合と同様である。
【００４２】
図７の場合、入力信号Ｖｉｎは一定であるが、積分器の差動増幅器にはオフセットＶａが存在するので、積分器の差動増幅器に入力する電圧は、Ｖｉｎ＋Ｖａと−Ｖｉｎ＋Ｖａの２つの場合がある。この時、入力信号の絶対値｜Ｖｉｎ｜はオフセットの絶対値｜Ｖａ｜よりも小さい。また、初期状態は入力極性切替部の極性が負である。差動増幅器８の片側の電圧が０Ｖであるとすると、抵抗１０には電流｛−（Ｖｉｎ）＋Ｖａ｝／Ｒが流れる。この時、積分器の出力は電圧が上がる状態であるとする。
【００４３】
Ｔ０のタイミングで積分器の出力電圧がＨｉｇｈ−１となる。この時、高電圧側のコンパレータの基準電圧はＨｉｇｈ−１からＨｉｇｈ−２となり、低電圧側のコンパレータの基準電圧はＬｏｗ−２からＬｏｗ−１となる。また、符号がプラスの状態でクロック信号が立ち上がるので、カウンタは＋１を出力する。また、入力極性切替部１は入力信号の極性を切り替える。つまり、Ｔ０からＴ１までの間は積分器には＋Ｖｉｎ＋Ｖａの入力信号が入力される。しかし、｜Ｖｉｎ｜＜｜Ｖａ｜であるので抵抗１０に流れる電流の方向は変わらず、引き続き積分器の出力電圧は上がり続ける。
【００４４】
そして、Ｔ１のタイミングで積分器の出力電圧がＨｉｇｈ−２に到達すると、制御回路４は積分器の出力電圧がＬｏｗ−１となるように、積分器出力調整回路５に対して積分器出力調整信号２２を出力し、入力信号のレベルを調整する。具体的には、積分器出力調整回路５は積分器２の容量９に電荷を蓄積する。そして、容量９に電荷が蓄積されることで、差動増幅器８の出力電圧が下がっていく。こうして、積分器２の出力電圧をＬｏｗ−１付近まで誘導する。また、Ｔ１のタイミングでは積分器の出力電圧がＨｉｇｈ−２に到達しているので、制御回路は符号をプラスからマイナスへ反転させる。
【００４５】
そして、Ｔ２のタイミングで積分器の出力電圧がＬｏｗ−１に到達すると、制御回路４は、高電圧側のコンパレータの基準電圧をＨｉｇｈ−２からＨｉｇｈ−１へ切り替え、低電圧側のコンパレータの基準電圧をＬｏｗ−１からＬｏｗ−２へ切り替える。この時、クロック信号は立ち下がる。尚、積分器出力調整回路５の調整により積分器の出力電圧がＬｏｗ−１に到達した場合は、入力極性切替部１は入力信号の極性を切り替えない。よって、Ｔ２からＴ３までの間は積分器には＋Ｖｉｎ＋Ｖａの入力信号が入力される。
【００４６】
そして、Ｔ３のタイミングで積分器の出力電圧がＨｉｇｈ−１となる。この時、高電圧側のコンパレータの基準電圧はＨｉｇｈ−１からＨｉｇｈ−２となり、低電圧側のコンパレータの基準電圧はＬｏｗ−２からＬｏｗ−１となる。また、符号がマイナスの状態でクロック信号が立ち上がるので、カウンタは−１を出力する。また、入力極性切替部１は入力信号の極性を切り替える。これにより、Ｔ３からＴ４までの間は積分器には−Ｖｉｎ＋Ｖａの入力信号が入力される。
【００４７】
そして、Ｔ４のタイミングで積分器の出力電圧がＨｉｇｈ−２に到達すると、制御回路４は積分器の出力電圧がＬｏｗ−１となるように、積分器出力調整回路５に対して積分器出力調整信号２２を出力し、入力信号のレベルを調整する。つまり、積分器２の出力電圧をＬｏｗ−１付近まで誘導する。また、Ｔ４のタイミングでは積分器の出力電圧がＨｉｇｈ−２に到達しているので、制御回路は符号をマイナスからプラスへ反転させる。
【００４８】
そして、Ｔ５のタイミングで積分器の出力電圧がＬｏｗ−１に到達すると、制御回路４は、高電圧側のコンパレータの基準電圧をＨｉｇｈ−２からＨｉｇｈ−１へ切り替え、低電圧側のコンパレータの基準電圧をＬｏｗ−１からＬｏｗ−２へ切り替える。この時、クロック信号は立ち下がる。尚、積分器出力調整回路５の調整により積分器の出力電圧がＬｏｗ−１に到達した場合は、入力極性切替部１は入力信号の極性を切り替えない。よって、Ｔ５からＴ６までの間は積分器には−Ｖｉｎ＋Ｖａの入力信号が入力される。
【００４９】
以降、Ｔ６からＴ１０まで、上記で説明したＴ０からＴ６までの動作と同様の動作をする。そして、カウンタ読出し間隔ｔｒあたりのカウンタ増分、つまり、Ｔ０からＴ１０までのカウンタ増分は０となり変化しない。すなわち、アナログデジタル変換回路が図７に示すような動作を続けている間はカウンタの値は増加せず、アナログデジタル変換結果はゼロのままである。このため、オフセットの電圧Ｖａの絶対値が入力信号の絶対値よりも大きい場合（｜Ｖｉｎ｜＜｜Ｖａ｜）、アナログデジタル変換回路は不感帯領域を持つ。
【００５０】
図８は、アナログデジタル変換回路の不感帯領域を説明するための図である。図８において、点線は理想状態（オフセットがない場合）のアナログデジタル変換回路の入力電圧と出力周波数の関係を示している。この場合は、入力電圧が小さい領域においても出力信号を得ることができる。また、実線は積分器がオフセットＶａを有する場合の入力電圧と出力周波数の関係を示している。この場合は、入力電圧が小さい領域では、出力信号を得ることができない。すなわち、不感帯領域３０が存在する。
【００５１】
本実施の形態では、上記不感帯領域をなくすために、入力信号にディザを加えている。以下で、ディザを加えた場合のアナログデジタル変換回路の動作について説明する。
【００５２】
（３）オフセットＶａあり、ディザありの場合（図２）
次に、積分器がオフセットＶａを有する場合であって、ディザＶｄを付加した場合について図２を用いて説明する。なお、入力極性切替部１、積分器２、ウィンドコンパレータ３、制御回路４の基本的な動作は上述した動作と同様である。
【００５３】
図２の動作波形の場合も、入力信号Ｖｉｎは一定である。また、ディザ生成回路１１は、ディザＶｄを生成し、当該ディザＶｄを入力信号Ｖｉｎに付加している。積分器の差動増幅器にはオフセットＶａが存在するので、ディザがプラスの時（Ｔ０からＴ８）は、ディザの値が＋Ｖｄとなり、積分器の差動増幅器に入力する電圧は、Ｖｉｎ＋Ｖｄ＋Ｖａと−Ｖｉｎ−Ｖｄ＋Ｖａの２つの場合がある。また、ディザがマイナスの時（Ｔ８からＴ１３）は、ディザの値が−Ｖｄとなり、積分器の差動増幅器に入力する電圧は、Ｖｉｎ−Ｖｄ＋Ｖａと−Ｖｉｎ＋Ｖｄ＋Ｖａの２つの場合がある。この時、入力信号の絶対値｜Ｖｉｎ｜はオフセットの絶対値｜Ｖａ｜よりも小さい。また、Ｖｄはディザの振幅の絶対値とする。
【００５４】
ここで、ディザＶｄは、デジタル信号を読み出す周期（Ｔ０〜Ｔ１３）、つまりカウンタ読出し間隔ｔｒが、ディザの周期の整数倍となるような周期のディザとする。更に、ディザＶｄは、ディザの振幅値が積分器２が有するオフセット値Ｖａ、入力信号の振幅値Ｖｉｎのそれぞれの値よりも大きくなるようなディザとする。また、ディザは、ディザの１周期のうちの前半の半周期（つまり、Ｔ０からＴ８までの間）にカウント値が生成される回数と、後半の半周期（つまり、Ｔ８からＴ１３までの間）にカウント値が生成される回数とが異なる回数となるようなディザを生成する。
【００５５】
次に、ディザを付加した場合のアナログデジタル変換回路の動作について図２を用いて説明する。
まず、Ｔ０のタイミングでディザＶｄが入力信号Ｖｉｎに付加される。このタイミングで、積分器の出力電圧は増加し始める。そして、Ｔ１のタイミングで積分器の出力電圧がＨｉｇｈ−２に到達すると、制御回路４は積分器の出力電圧がＬｏｗ−１となるように、積分器出力調整回路５に対して積分器出力調整信号２２を出力し、入力信号のレベルを調整する。具体的には、積分器出力調整回路５は積分器２の容量９に電荷を蓄積する。そして、容量９に電荷が蓄積されることで、差動増幅器８の出力電圧が下がっていく。こうして、積分器２の出力電圧をＬｏｗ−１付近まで誘導する。また、Ｔ１のタイミングでは積分器の出力電圧がＨｉｇｈ−２に到達しているので、制御回路は符号をマイナスからプラスへ反転させる。
【００５６】
そして、Ｔ２のタイミングで積分器の出力電圧がＬｏｗ−１に到達すると、制御回路４は、高電圧側のコンパレータの基準電圧をＨｉｇｈ−２からＨｉｇｈ−１へ切り替え、低電圧側のコンパレータの基準電圧をＬｏｗ−１からＬｏｗ−２へ切り替える。この時、クロック信号は立ち下がる。尚、積分器出力調整回路５の調整により積分器の出力電圧がＬｏｗ−１に到達した場合は、入力極性切替部１は入力信号の極性を切り替えない。よって、Ｔ２からＴ３までの間は積分器にはＶｉｎ＋Ｖｄ＋Ｖａのディザ付加信号が入力される。
【００５７】
そして、Ｔ３のタイミングで積分器の出力電圧がＨｉｇｈ−１となる。この時、高電圧側のコンパレータの基準電圧はＨｉｇｈ−１からＨｉｇｈ−２となり、低電圧側のコンパレータの基準電圧はＬｏｗ−２からＬｏｗ−１となる。また、符号がプラスの状態でクロック信号が立ち上がるので、カウンタは＋１を出力する。また、入力極性切替部１は入力信号の極性を切り替える。これにより、Ｔ３からＴ４までの間は積分器には−Ｖｉｎ−Ｖｄ＋Ｖａのディザ付加信号が入力される。
【００５８】
そして、Ｔ４のタイミングで積分器の出力電圧がＬｏｗ−１に到達すると、制御回路４は、高電圧側のコンパレータの基準電圧をＨｉｇｈ−２からＨｉｇｈ−１へ切り替え、低電圧側のコンパレータの基準電圧をＬｏｗ−１からＬｏｗ−２へ切り替える。この時、クロック信号は立ち下がる。また、制御回路４は、Ｔ４のタイミングで入力信号の極性が切り替わるような極性制御信号２０を、入力極性切替部１へ出力する。極性制御信号２０を入力すると、入力極性切替部１は入力信号の極性を切り替える。これにより、Ｔ４からＴ５までの間は積分器にはＶｉｎ＋Ｖｄ＋Ｖａのディザ付加信号が入力される。以降、Ｔ８まで同様の動作を繰り返す。
【００５９】
Ｔ８のタイミングでディザＶｄがマイナスとなると、積分器の出力電圧は増加し始める。つまり、Ｔ８からＴ９までの間は、積分器には−Ｖｉｎ−（−Ｖｄ）＋Ｖａのディザ付加信号が入力される。そして、Ｔ９のタイミングで積分器の出力電圧がＨｉｇｈ−２に到達すると、制御回路４は積分器の出力電圧がＬｏｗ−１となるように、積分器出力調整回路５に対して積分器出力調整信号２２を出力し、入力信号のレベルを調整する。つまり、積分器２の出力電圧をＬｏｗ−１付近まで誘導する。また、Ｔ９のタイミングでは積分器の出力電圧がＨｉｇｈ−２に到達しているので、制御回路は符号をプラスからマイナスへ反転させる。
【００６０】
そして、Ｔ１０のタイミングで積分器の出力電圧がＬｏｗ−１に到達すると、制御回路４は、高電圧側のコンパレータの基準電圧をＨｉｇｈ−２からＨｉｇｈ−１へ切り替え、低電圧側のコンパレータの基準電圧をＬｏｗ−１からＬｏｗ−２へ切り替える。この時、クロック信号は立ち下がる。尚、積分器出力調整回路５の調整により積分器の出力電圧がＬｏｗ−１に到達した場合は、入力極性切替部１は入力信号の極性を切り替えない。よって、Ｔ１０からＴ１１までの間は積分器には−Ｖｉｎ−（−Ｖｄ）＋Ｖａのディザ付加信号が入力される。
【００６１】
そして、Ｔ１１のタイミングで積分器の出力電圧がＨｉｇｈ−１となる。この時、高電圧側のコンパレータの基準電圧はＨｉｇｈ−１からＨｉｇｈ−２となり、低電圧側のコンパレータの基準電圧はＬｏｗ−２からＬｏｗ−１となる。また、符号がマイナスの状態でクロック信号が立ち上がるので、カウンタは−１を出力する。また、入力極性切替部１は入力信号の極性を切り替える。これにより、Ｔ１１からＴ１２までの間は積分器には＋Ｖｉｎ＋（−Ｖｄ）＋Ｖａのディザ付加信号が入力される。以降、Ｔ１３まで同様の動作を繰り返す。
【００６２】
以上で説明した図２の動作では符号がプラスの状態の時のカウンタ増分は＋４、符号がマイナスの時のカウンタ増分は−２となり、カウンタ読出し間隔ｔｒ（Ｔ０からＴ１３）あたりのカウンタ増分は＋２となる。よって、デジタル出力Ｄｏｕｔの値を得ることができ、ディザを付加することで不感帯領域をなくすことができる。
【００６３】
つまり、ディザの１周期のうちの前半の半周期にカウント値が生成される回数と、ディザの１周期のうちの後半の半周期にカウント値が生成される回数とが異なる回数となるようなディザを生成することで、ディザの１周期毎にカウント値を得ることができる。これにより、不感帯領域をなくすことができ、アナログデジタル変換回路の精度を向上することができる。上記例では、前半の半周期にカウント値が４回生成され、後半の半周期にカウント値が２回生成されている。
【００６４】
また、ディザの１周期のうちの前半の半周期に得られるカウント値と、ディザの１周期のうちの後半の半周期に得られるカウント値を加算した値が１以上となるようなディザを生成することで、ディザの１周期毎にカウント値を得ることができる。これにより、不感帯領域をなくすことができ、アナログデジタル変換回路の精度を向上することができる。上記例では、前半の半周期に得られるカウント値が＋４、後半の半周期に得られるカウント値が−２であり、これらを加算したカウント値が＋２（１以上の値）となる。
【００６５】
次に、上記（１）から（３）の場合の動作波形の原理について説明する。
ｔｄ１、ｔｄ２、ｔｄ３、ｔｄ４を、ディザの振幅が正および負の場合において、それぞれコンパレータレベルに到達するまでの時間とする。すると、伝達関数の基本方程式は下記の式１−１から式１−４のように表すことができる。
2010199799.tif 000003
ここで、Ｖｉｎは入力信号電圧、Ｖａは差動増幅器の入力端子のオフセット電圧、２Ｖｒは高電圧・低電圧コンパレータレベル間の電圧（Ｈｉｇｈ−１とＬｏｗ−１の電圧差）、Ｒは入力抵抗、Ｃは積分容量値である。また、ｔｒはカウンタ出力読出し間隔である。
上記式より、デジタル出力（カウンタ出力）Ｄｏｕｔは次の式で表すことができる。尚、Ｄｏｕｔは正の値を出力し、信号極性は別途検出している。
2010199799.tif 000004
【００６６】
上記式に基づき、（１）オフセットＶａなし、ディザなしの場合、（２）オフセットＶａあり、ディザなしの場合、（３）オフセットＶａあり、ディザありの場合、について説明する。
【００６７】
（１）オフセットＶａなし、ディザなしの場合
まず、オフセットＶａなし、ディザなしの場合について説明する。オフセットＶａ＝０の時（理想状態）、上記式１−１から式１−４を用いて式２−１から式２−４を求めることで、次に示すようなデジタル出力（カウンタ出力）Ｄｏｕｔを得ることができる。
2010199799.tif 000005
【００６８】
ここで、ｔ１、ｔ２、ｔ３、ｔ４は積分結果が２Ｖｒに到達するまでの時間である。また、例えば、Ｖｉｎ=入力フルレンジ÷ＶＦ変換最高周波数×期待周波数＝５０ｍＶ÷２５００Ｈｚ×１３Ｈｚ、Ｖｒ=０．５Ｖ、Ｒ＝１００ｋΩ、Ｃ＝１００ｐＦ、ｔｒ＝１ｓｅｃとすると、カウンタ出力Ｄｏｕｔの期待値は次のようになる。
2010199799.tif 000006
【００６９】
この場合のシミュレーション結果を図９に示す。この結果から、カウンタ出力Ｄｏｕｔは上記式で得ることができた期待値１３と一致している。
【００７０】
（２）オフセットＶａあり、ディザなしの場合
次に、オフセットＶａあり、ディザなしの場合について説明する。ディザがなく、オフセットＶａ≒０の時のカウンタ出力Ｄｏｕｔは次の式３−１から式３−４を用いて求めることができる。
2010199799.tif 000007
【００７１】
上記式より、Ｖａの値とＤｏｕｔの関係は次のようになる。
（Ａ）｜Ｖｉｎ｜＞｜Ｖａ｜の時、Ｄｏｕｔに−Ｖａ２／Ｖｉｎ２が誤差として影響する。この場合のシミュレーション結果を図１０に示す。図１０において、カウンタ出力Ｄｏｕｔは期待値１３に対して１１となり、誤差が生じる。
（Ｂ）Ｖｉｎ＝Ｖａの時、Ｄｏｕｔ＝０で無信号状態となる。つまり、ｔ１またはｔ４が無限大となる。この場合のシミュレーション結果を図１１に示す。図１１では、カウンタ出力Ｄｏｕｔは変化しない。
（Ｃ）Ｖｉｎ＝−Ｖａの時、Ｄｏｕｔ＝０で無信号状態となる。つまり、ｔ２またはｔ３が無限大となる。この場合のシミュレーション結果を図１１に示す。図１１では、カウンタ出力Ｄｏｕｔは変化しない。
（Ｄ）｜Ｖｉｎ｜＜｜Ｖａ｜の時、現実解がなく発散する。つまり、連立方程式の左辺と右辺で符合が成立しない。ただし、実回路は積分器出力調整回路により初期化されて無信号状態と等価になる。この場合のシミュレーション結果を図１２、図１３に示す。図１３は図１２の時間軸を拡大した図である。図１２、図１３において、カウンタ出力Ｄｏｕｔは０または１のみとなる。
【００７２】
以上の結果より、｜Ｖｉｎ｜≦｜Ｖａ｜では入力信号を検出できずに、ＡＤ変換特性に不感帯領域が発生する。
【００７３】
（３）オフセットＶａあり、ディザありの場合
次に、オフセットＶａ（Ｖａ≒０）あり、ディザありの場合について説明する。この場合、入力信号Ｖｉｎを検出するために加えるディザは、直流信号成分（Ｖｉｎ）と分離するために、交流とする。また、ディザの周波数は、カウンタ出力読出し間隔ｔｒ内にディザが整数波含まれ、且つ、入力信号ＶｉｎによるＶ−Ｆ変換周波数よりも低くする。更に、ディザの振幅Ｖｄは、積分器の出力が高電圧側・低電圧側のコンパレータの範囲を超え、Ｄｏｕｔに含まれる誤差が小数点以下となるように設定する。このため、Ｖｄは入力信号の振幅Ｖｉｎ以上の電圧に設定する。
【００７４】
つまり、ディザ周波数は、カウンタ出力読み出し間隔ｔｒ内に、整数個のディザ波が含まれるように設定する。これにより、積分後のディザエネルギーをゼロとすることができ、ディザ成分を取り除くことが出来る。さらに、入力信号ＶｉｎによるＶ−Ｆ変換周波数（理想時の期待値）よりも低いディザ周波数にする。ディザの半周期毎に積分器２が積分器出力調整回路５によって初期化されるため、このディザ半周期毎にカウンタ値（整数）を求めて次のディザ半周期とで入力信号の実効成分を取り出す。ここで、ディザ周波数が入力信号の周波数よりも高い場合は、ディザ１周期内でのカウンタ値が１未満で、正しく検出できない。例えば、カウンタ出力読み出し間隔ｔｒあたりの理想カウンタ増分が＋２、ディザが１０波の場合、ディザ１周期毎の信号とディザの関係は、ディザ１０波に対してそれぞれ等しいから、ディザ１波あたりのカウンタ増分は＋０．２になる必要がある。カウンタは整数値なので正しい解が得られない。
【００７５】
ディザ振幅Ｖｄは、ディザの半周期ｔｄｉ内でコンパレータレベルに到達して、カウンタ値を更新する必要がある。よって、ディザ振幅Ｖｄに求められる必要条件は下記のようになる。
2010199799.tif 000008
【００７６】
ここでＮはｔｄｉ内に積分結果がコンパレータレベルに到達する回数（つまり、積分器の出力電圧が第１の基準電圧から第３の基準電圧に到達する回数または第３の基準電圧から第１の基準電圧に到達する回数）で、全くロスが無い場合は１に設定できる。この式より、ＶｄはＶｄ≧ＲＣ／ｔｄｉ＊Ｎ＊２Ｖｒ＊（Ｖｉｎ＋Ｖａ）を満たす必要がある。
また、伝達関数から求められるディザ振幅の必要条件は次の式４−１から式４−４ようになる。ここで、ディザの振幅が正および負の場合において、それぞれコンパレータレベルに到達するまでの時間をｔｄ１、ｔｄ２、ｔｄ３、ｔｄ４とする。
2010199799.tif 000009
【００７７】
この式より、ディザ振幅が正の場合、負の場合のそれぞれのディザ半周期ｔｄｉにおいて、コンパレータレベルに達する回数Ｄ１、Ｄ２は次のようになる。
2010199799.tif 000010
よって、カウンタ出力読み出し間隔ｔｒ内にディザを１波含んだ場合のカウンタ値Ｄｏｕｔは次のようになる。
2010199799.tif 000011
【００７８】
上記式において、Ｄ２の前には負号がつくように回路設計されている。
ここで、Ｖｄ＞＞√（Ｖｉｎ２＋Ｖａ２）とすれば（Ｖｄは入力信号Ｖｉｎ以上の電圧）、誤差項は−（Ｖａ２）／（Ｖｉｎ２−Ｖｄ２）＜＜１の正の値となる。Ｄｏｕｔに含まれる誤差が小数点以下ならば、Ｄｏｕｔが取り得る整数値に対して誤差項が無視できる。これにより、｜Ｖｉｎ｜≦｜Ｖａ｜において、ディザなしの理想状態におけるカウント値Ｄｏｕｔと同一の値とすることができる。
【００７９】
例えば、Ｖａ＝０．５ｍＶ、Ｖｉｎ＝５０ｍＶ÷２５００Ｈｚ×１３Ｈｚ＝２６０μＶ、Ｖｄ＝５ｍＶとすると、１−（Ｖａ２）／（Ｖｉｎ２−Ｖｄ２）＝１．０１となる。期待値１３×誤差係数１．０１＝１３．１３をＤｏｕｔの取り得る整数１３とすると期待値に一致する。
【００８０】
図１４と図１５にオフセットＶａ（Ｖａ≒０）あり、ディザありの場合のシミュレーション結果を示す。図１４はディザとして、４Ｈｚ、５ｍＶのｓｉｎ波のディザを付加している。また、図１５ではディザとして、４Ｈｚ、５ｍＶの方形波のディザを付加している。図１４、図１５ではカウンタ出力Ｄｏｕｔが期待値１３と一致している。
【００８１】
つまり、ディザの１周期のうちの前半の半周期にカウント値が生成される回数（Ｄ１）と、ディザの１周期のうちの後半の半周期にカウント値が生成される回数（Ｄ２）とが異なる回数となるようなディザを生成することで、ディザの１周期毎にカウント値を得ることができる。これにより、不感帯領域をなくすことができ、アナログデジタル変換回路の精度を向上することができる。
【００８２】
また、ディザの１周期のうちの前半の半周期に得られるカウント値と、ディザの１周期のうちの後半の半周期に得られるカウント値を加算した値が１以上となるようなディザを生成することで、ディザの１周期毎にカウント値を得ることができる。これにより、不感帯領域をなくすことができ、アナログデジタル変換回路の精度を向上することができる。
【００８３】
次に、ディザの具体的な設定フローについて図３と図４のフローチャートを用いて説明する。
まず、制御回路４は不感帯が存在するか判断する（Ｓ１）。不感帯が存在しない場合はディザをオフにし、ディザ設定フローを終了する。ここで、不感帯が存在する条件とは上記説明より、｜Ｖｉｎ｜≦｜Ｖａ｜の場合である。不感帯が存在する場合は、不感帯付近の特性を高精度化する必要があるか判断する（Ｓ２）。不感帯付近の特性を高精度化する場合は、Ｖｉｎ≒ＶａまたはＶｉｎ＜Ｖａを判断する（Ｓ３）。Ｖｉｎ≒ＶａまたはＶｉｎ＜Ｖａでない場合は、Ｖｄ＞＞Ｖｉｎが可能であるか判断する（Ｓ４）。Ｖｄ＞＞Ｖｉｎが可能であると判断した場合は、ディザ設定を行う（Ｓ５）。また、Ｓ３において、Ｖｉｎ≒ＶａまたはＶｉｎ＜Ｖａと判断した場合もディザ設定を行う（Ｓ５）。
【００８４】
次に、ディザ設定の詳細なフローについて図４を用いて説明する。Ｓ１０では、アナログデジタル変換回路が最小入力電圧を１カウント分Ｖ−Ｆ変換する時間ｔ１の計算をする。この時、入力抵抗をＲ、積分容量をＣ、最小入力振幅をＶｉｎ（ｍｉｎ）、内部基準をＶｃｏｍ、参照電圧をＶｒとする。ｔ１の値は、ｔ１＝４Ｖｒ＊Ｃ＊Ｒ／（Ｖｉｎ（ｍｉｎ）−Ｖｃｏｍ）より求めることができる。
【００８５】
次に、読出し間隔ｔｒとディザ半周期ｔｄｉを設定する（Ｓ１１）。次に、ｔｒ≧ｔ１、ｔｄｉ≧ｔ１、ｔｒ＝Ｗ＊２＊ｔｄｉ（Ｗは１以上の整数）を満たすか判断する（Ｓ１２〜Ｓ１４）。これらの条件を満たさない場合は、読出し間隔ｔｒとディザ半周期ｔｄｉの設定（Ｓ１１）に戻る。これらの条件を満たす場合は、ディザ振幅Ｖｄの設定をする（Ｓ１５）。この時、入力振幅Ｖｉｎとアンプ（差動増幅器８）のオフセットＶａを用いる。
【００８６】
ディザ振幅Ｖｄの設定では、まず、Ｖｄ≧ＲＣ／ｔｄｉ＊Ｎ＊２Ｖｒ＊（Ｖｉｎ＋Ｖａ）を満たすか判断をする（Ｓ１６）。ここで、Ｎは１以上の実数である。次に、Ｖｄ＞＞√（Ｖｉｎ２＋Ｖａ２）を満たすか判断をする（Ｓ１７）。更に、｜Ｖａ２／（Ｖｉｎ２−Ｖｄ２）｜＜＜１を満たすか判断をする（Ｓ１８）。Ｓ１６からＳ１８の条件を全て満たす場合は、ディザ設定を終了する。Ｓ１６からＳ１８の条件を満たさない場合は、ディザ振幅Ｖｄの設定工程（Ｓ１５）へ戻り、Ｖｄを再設定する。
【００８７】
図４のフローに基づきディザ設定が終了した後、図３のＳ６で伝達関数の基本方程式（式１−１〜式１−４）を満たすかを判断する。伝達関数の基本方程式を満たさない場合は、対象回路であるかを判断する（Ｓ７）。対象回路でない場合はディザ設定フローを終了する。対象回路である場合は再度ディザ設定を実施する（Ｓ５）。伝達関数の基本方程式を満たす場合は、カウンタ出力Ｄｏｕｔの誤差項が無視できる程度小さいかを判断する（Ｓ８）。無視できない場合は、再度ディザ設定を実施する（Ｓ５）。無視できると判断した場合は、ディザをオンにし、入力信号ＶｉｎにディザＶｄを付加する。以上で、ディザ設定フローは終了する。
【００８８】
ディザの波形は、カウンタ読み出し時間で積分した時にゼロになる波形であればどのような波形でもよい。カウンタ読み出し時間で積分した時にゼロになる波形とは、例えば図２においてディザの１周期（Ｔ０からＴ１３）の波形を積分したときにゼロとなる波形である。例えば、正弦波、方形波、三角波、のこぎり波などを用いることができる。例えば、方形波ディザは、クロックを分周するだけで作ることができる。このため、ディザ発生による回路面積の増加を抑えることができる。
【００８９】
方形波ディザを用いた場合のアナログデジタル変換回路の例を図５に示す。図５のアナログデジタル変換回路では、入力極性切替部１の４つのスイッチのうち内側の２つのスイッチを用いて入力信号Ｖｉｎの極性を切り替えている。また、入力極性切替部１の４つのスイッチのうち外側の２つのスイッチを用いてディザＶｄの極性を切り替えている。これ以外は図１に示すアナログデジタル変換回路と同様である。
【００９０】
図５の回路において、積分器を差動入力とし、入力信号とディザをそれぞれ入力極性切替部１を介して入力する。これにより、正負の極性信号を積分器に入力できる。ディザの非対称性によって生ずるオフセット誤差は、入力信号を０Ｖに終端した時のデジタル出力値を保存し、通常の信号変換結果からオフセット分を減算することで補正することができる。また、入力信号の極性判定は、クロックｄｕｔｙの検出などによって行うことができる。
【００９１】
以上で説明した本実施の形態にかかるアナログデジタル変換回路では、入力信号にディザを付加することでディザの１周期内毎にカウント値を得ることができるため不感帯領域をなくすことができ、アナログデジタル変換回路の精度を向上することができる。
【００９２】
よって、本実施の形態にかかるアナログデジタル変換回路により、積分器にオフセットがある場合でも精度よくアナログデジタル変換することが可能なアナログデジタル変換回路を提供することが可能となる。  
【００９３】
以上、本発明を上記実施形態に即して説明したが、上記実施形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正、組み合わせを含むことは勿論である。
【符号の説明】
【００９４】
１  入力極性切替部
２  積分器
３  ウィンドコンパレータ
４  制御回路
５  積分器出力調整回路
６  高電圧側のコンパレータ
７  低電圧側のコンパレータ
８  差動増幅器
９  容量
１０  抵抗
１１  ディザ生成回路
１２  オフセット
２０  極性制御信号
２１  レベル制御信号
２２  積分器出力調整信号
３０  不感帯領域
【図１】
2010199799.tif 000012
【図２】
2010199799.tif 000013
【図３】
2010199799.tif 000014
【図４】
2010199799.tif 000015
【図５】
2010199799.tif 000016
【図６】
2010199799.tif 000017
【図７】
2010199799.tif 000018
【図８】
2010199799.tif 000019
【図９】
2010199799.tif 000020
【図１０】
2010199799.tif 000021
【図１１】
2010199799.tif 000022
【図１２】
2010199799.tif 000023
【図１３】
2010199799.tif 000024
【図１４】
2010199799.tif 000025
【図１５】
2010199799.tif 000026
【図１６】
2010199799.tif 000027
【図１７】
2010199799.tif 000028