(57)【要約】【課題】一度のテストにおけるチップ数を減らすこと無く、安定した試験を行う。【解決手段】半導体集積回路装置（Ｓ１とＳ２に対応）を複数のグループに分けて同時に試験する方法であって、少なくとも１つのグループにおいて、他のグループとは異なる周波数のクロック信号（ＣＬＫ１とＣＬＫ２に対応）で半導体集積回路装置を動作させる。【選択図】図１
2010286282.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路装置を複数のグループに分けて同時に試験する方法であって、
少なくとも１つのグループにおいて、他のグループとは異なる周波数のクロック信号で前記半導体集積回路装置を動作させることを特徴とする半導体集積回路装置の試験方法。
【請求項２】
試験装置がそれぞれの前記グループに対応する前記クロック信号を生成してそれぞれの前記グループに属する前記半導体集積回路装置に供給することを特徴とする請求項１記載の半導体集積回路装置の試験方法。
【請求項３】
前記半導体集積回路装置は、入力する前記クロック信号を分周する分周機能を備え、前記分周機能における分周比を、前記少なくとも１つのグループにおいて、前記他のグループとは異ならせることを特徴とする請求項１記載の半導体集積回路装置の試験方法。
【請求項４】
前記半導体集積回路装置は、入力する前記クロック信号を分周する分周機能およびチップ識別機能を備え、前記分周機能における分周比は、前記チップ識別機能によって、前記少なくとも１つのグループにおいて、前記他のグループとは異なるように設定されることを特徴とする請求項１記載の半導体集積回路装置の試験方法。
【請求項５】
それぞれの前記グループに属する前記半導体集積回路装置の数を略同一とすることを特徴とする請求項１乃至４のいずれか一に記載の半導体集積回路装置の試験方法。
【請求項６】
前記複数のグループは、２つのグループであることを特徴とする請求項１乃至５のいずれか一に記載の半導体集積回路装置の試験方法。
【請求項７】
１の前記グループにおける前記クロック信号の周波数と他の前記グループにおける前記クロック信号の周波数とを所定の期間毎に交替することを特徴とする請求項６記載の半導体集積回路装置の試験方法。
【請求項８】
前記半導体集積回路装置に前記半導体集積回路装置の規格上最大となる電源電圧を供給する請求項１乃至７のいずれか一に記載の半導体集積回路装置の試験方法。
【請求項９】
請求項１乃至８のいずれか一に記載の試験方法を実施する試験装置。
【請求項１０】
前記クロック信号を生成するバーンイン装置と前記半導体集積回路装置を装着して前記クロック信号を供給するバーンインボードとから構成される請求項９記載の試験装置。
【請求項１１】
請求項１乃至８のいずれか一に記載の試験方法によって試験される半導体集積回路装置。
【請求項１２】
請求項４に記載の試験方法によって試験され、ウェハ上に配列されている半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の試験方法、半導体集積回路装置および試験装置に係り、特に、複数の半導体集積回路装置に対して一括してバーンインテスト等を行う技術に係る。
【背景技術】
【０００２】
半導体集積回路装置の試験（検査）は、コスト低減のためにできるだけ多くのチップを同時に試験することが望ましい。例えば、恒温槽を用いるバーンインテストに際し、作業の効率等を考慮して、出来る限り多くのチップを一回のテストシーケンスで実行することが望ましい。しかし、試験装置における物理的制約などによって、一度のバーンインで試験出来るチップ数には、限りがある。この制約の一つに消費電力がある。バーンインボードには面積的に搭載可能なチップ数であっても試験装置の能力を超える消費電流は流せないので、搭載数を減らす必要が出てくる。
【０００３】
そこで、特許文献１には、ウェハレベルで複数の半導体集積回路装置の検査を行なう際に、選択された半導体集積回路装置の動作開始時の電流を分散させるように動作する半導体集積回路装置が記載されている。この半導体集積回路装置は、一の半導体ウェハに複数の半導体集積回路装置が形成された状態でこれら複数の半導体集積回路装置を一括して検査する際に、チップＩＤ保持手段が、半導体集積回路装置が選択されたことを示すＩＤ選択信号が入力されると、該チップＩＤを出力し、チップＩＤとＩＤ選択信号と外部クロック信号とを受けるクロック信号制御手段は、該チップＩＤの値に基づいて内部クロック信号の出力を開始する。
【０００４】
このように複数の半導体集積回路装置のそれぞれに固有のＩＤを持たせれば、固有のＩＤごとに内部クロック信号の出力開始時がずれることになる。その結果、外部装置からＩＤ選択信号が入力され、複数の半導体集積回路装置が選択されたとしても、各半導体集積回路装置には、互いに異なるチップＩＤに基づいて別々に動作し始める内部クロックによって電流が流れ始めるため、選択された直後の極めて短時間に発生する大電流が分散する。従って、各半導体集積回路装置において、それぞれ電流が流れ始める時期がずれるため、検査装置や各半導体集積回路装置の動作が不安定になることがない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３８１１５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下の分析は本発明において与えられる。
【０００７】
ところで、半導体集積回路装置は、バーンインテスト等を行う場合、供給されるクロック信号に応じて内部動作が進行する。したがって、テスト対象となる半導体集積回路装置における消費電流は、進行する内部動作に対応して時間的に変動することとなる。
【０００８】
特許文献１に記載の半導体集積回路装置は、テストにおける動作開始時の電流を分散するように、チップＩＤの値に基づいて内部クロック信号の出力を開始する。しかしながら、クロック信号に応じて内部動作が進行し、動作開始以降のタイミングで消費電流のピークが存在し、複数の半導体集積回路装置でピークが重複することが起こりうる。このような場合、試験装置の能力を超える消費電流が必要とされる場合があり、半導体集積回路装置の動作が不安定になる虞がある。
【課題を解決するための手段】
【０００９】
本発明の１つのアスペクト（側面）に係る半導体集積回路装置の試験方法は、半導体集積回路装置を複数のグループに分けて同時に試験する方法であって、少なくとも１つのグループにおいて、他のグループとは異なる周波数のクロック信号で半導体集積回路装置を動作させる。
【発明の効果】
【００１０】
本発明によれば、一度のテストにおけるチップ数を減らすこと無く、消費電流のピーク値を下げて安定した試験を行うことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施例に係る試験装置の構成を示すブロック図である。
【図２】バーンインボードの構成を示す図である。
【図３】バーンイン装置における信号のタイミングチャートである。
【図４】バーンイン装置から供給される電源電流の変化を模式的に示す図である。
【図５】本発明の第２の実施例に係る試験装置の構成を示すブロック図である。
【図６】本発明の第３の実施例に係る試験装置の構成を示すブロック図である。
【図７】本発明の第３の実施例に係る半導体集積回路装置の構成を示す図である。
【図８】本発明の第３の実施例に係る半導体集積回路装置における信号のタイミングチャートである。
【図９】本発明の第４の実施例に係る試験装置の構成を示すブロック図である。
【図１０】本発明の第４の実施例に係る半導体集積回路装置の構成を示す図である。
【図１１】本発明の第４の実施例に係る半導体集積回路装置における信号のタイミングチャートである。
【図１２】本発明の第５の実施例に係る試験装置の構成を示すブロック図である。
【図１３】本発明の第５の実施例に係る半導体集積回路装置の構成を示す図である。
【発明を実施するための形態】
【００１２】
本発明の実施形態に係る半導体集積回路装置の試験方法は、半導体集積回路装置（図１のＳ１とＳ２に対応）を複数のグループに分けて同時に試験する方法であって、少なくとも１つのグループにおいて、他のグループとは異なる周波数のクロック信号（図１のＣＬＫ１とＣＬＫ２に対応）で半導体集積回路装置を動作させる。
【００１３】
本実施形態の試験方法において、試験装置（図１の１に相当）がそれぞれのグループに対応するクロック信号を生成してそれぞれのグループに属する半導体集積回路装置に供給するようにしてもよい。
【００１４】
本実施形態の試験方法において、半導体集積回路装置は、入力するクロック信号を分周する分周機能（図７の３２に相当）を備え、分周機能における分周比を、少なくとも１つのグループにおいて、他のグループとは異ならせるようにしてもよい。
【００１５】
本実施形態の試験方法において、半導体集積回路装置は、入力するクロック信号を分周する分周機能およびチップ識別機能（図１３の３３に相当）を備え、分周機能における分周比は、チップ識別機能によって、少なくとも１つのグループにおいて、他のグループとは異なるように設定されるようにしてもよい。
【００１６】
本実施形態の試験方法において、それぞれのグループに属する半導体集積回路装置の数を略同一とするようにしてもよい。
【００１７】
本実施形態の試験方法において、複数のグループは、２つのグループであってもよい。
【００１８】
本実施形態の試験方法において、１のグループにおけるクロック信号の周波数と他のグループにおけるクロック信号の周波数とを所定の期間毎に交替するようにしてもよい。
【００１９】
本実施形態の試験方法において、半導体集積回路装置に半導体集積回路装置の規格上最大となる電源電圧を供給するようにしてもよい。
【００２０】
以上のような試験方法によれば、異なる周波数のクロック信号で半導体集積回路装置をそれぞれ動作させるので、試験装置から供給する半導体集積回路装置に対する電源電流の値を下げることができる。したがって、半導体集積回路装置の試験を安定して行うことができる。
【００２１】
また、試験装置の電源電流の供給能力限度において、半導体集積回路装置の規格上最大となる電源電圧によるテストも行うことが可能となる。この場合、試験装置の能力を上げることなく一度に試験可能なチップ数を減らす必要も無いので、テストに係るコストアップを抑えることができる。
【００２２】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００２３】
図１は、本発明の第１の実施例に係る試験装置の構成を示すブロック図である。図１において、試験装置は、バーンイン装置１とバーンインボード２からなる。バーンイン装置１は、タイミング制御部１０、クロック信号発生部１１、１２、セレクタＳＥＬ１、ＳＥＬ２を備える。セレクタＳＥＬ１、ＳＥＬ２は、クロック信号発生部１１、１２がそれぞれ出力するクロック信号を、タイミング制御部１０から出力されるクロック周波数選択信号Ｓｃのレベルに応じて互いに排他的に選択し、それぞれクロック信号ＣＬＫ１、ＣＬＫ２としてバーンインボード２に出力する。また、バーンイン装置１は、バーンインボード２に対し、電源ＶＤＤ、接地ＧＮＤ、リセット信号ＲＥＳＥＴを供給する。
【００２４】
バーンインボード２は、恒温槽などの中に設置され、ソケット２１を介して試験対象とされるチップＳ１、Ｓ２を装着し、チップＳ１、Ｓ２に電源ＶＤＤ、接地ＧＮＤ、リセット信号ＲＥＳＥＴを供給する。例えばバーンインボード２は、図２に示すような形状であって、ソケット２１を略マトリクス状に備える。バーンインボード２上において、チップは、第１のグループに属するチップＳ１と、第２のグループに属するチップＳ２とに略同数となるように二分され、チップＳ１に対しクロック信号ＣＬＫ１が供給され、チップＳ２に対しクロック信号ＣＬＫ２が供給される。
【００２５】
図３は、バーンイン装置１における信号のタイミングチャートである。期間Ｔ１の前半において、クロック周波数選択信号Ｓｃがローレベル（０）とされ、セレクタＳＥＬ１は、クロック信号発生部１２が出力する周波数ｆ２のクロック信号を選択して、クロック信号ＣＬＫ１としてチップＳ１に供給する。また、セレクタＳＥＬ２は、クロック信号発生部１１が出力する周波数ｆ１（ｆ１＜ｆ２）のクロック信号を選択して、クロック信号ＣＬＫ２としてチップＳ２に供給する。
【００２６】
一方、期間Ｔ１の後半において、クロック周波数選択信号Ｓｃがハイレベル（１）とされ、セレクタＳＥＬ１は、クロック信号発生部１１が出力する周波数ｆ１のクロック信号を選択して、クロック信号ＣＬＫ１としてチップＳ１に供給する。また、セレクタＳＥＬ２は、クロック信号発生部１２が出力する周波数ｆ２のクロック信号を選択して、クロック信号ＣＬＫ２としてチップＳ２に供給する。
【００２７】
バーンイン装置１は、電源ＶＤＤ、接地ＧＮＤ、リセット信号ＲＥＳＥＴを供給後、期間Ｔ１を所定回繰り返すことでチップＳ１、Ｓ２に対して一連のテストを実行する。ここで電源ＶＤＤとして、チップＳ１、Ｓ２の規格上最大となる電源電圧をかけるようにしてもよい。なお、周波数ｆ２のクロック信号が長時間供給されることで、一方のグループに属するチップが他方のグループに属するチップと比較して極端に発熱しないように、期間Ｔ１をテスト内容に応じて適宜設定するものとする。
【００２８】
図４は、バーンイン装置１から供給される電源電流の変化を模式的に示す図である。高速側（周波数ｆ２）のクロック信号が供給されるグループにおける消費電流に対し、低速側（周波数ｆ１）のクロック信号が供給されるグループにおける消費電流は、ピーク値が下り、ピーク値が出現する時刻も異なる。したがって、高速側および低速側の消費電流を加算したトータルの消費電流におけるピーク値は、従来の同一のクロック信号が供給される場合の消費電流に対して低くなる。すなわち、本試験方法によれば、バーンイン装置１から供給される電源電流におけるピーク値が下り、バーンイン装置１の電流供給能力を高める必要が無い。
【実施例２】
【００２９】
図５は、本発明の第２の実施例に係る試験装置の構成を示すブロック図である。図５において、図１と同一の符号は、同一物を示し、その説明を省略する。第２の実施例の試験装置は、バーンイン装置１ａとバーンインボード２ａからなる。バーンイン装置１ａは、タイミング制御部１０からクロック周波数選択信号Ｓｃを、クロック信号発生部１２からクロック信号ＣＬＫを、それぞれバーンインボード２ａに供給する。
【００３０】
バーンインボード２ａは、クロック制御回路２２を備える。クロック制御回路２２は、クロック信号ＣＬＫをそのまま、または分周してクロック信号ＣＬＫ１としてチップＳ１に対し供給すると共に、クロック信号ＣＬＫを分周して、またはそのままクロック信号ＣＬＫ２としてチップＳ２に対し供給する。すなわち、実施例１において、クロック信号発生部１１が出力するクロック信号を、クロック信号発生部１２が出力するクロック信号から分周する機能、およびセレクタＳＥＬ１、ＳＥＬ２の機能をクロック制御回路２２に備える。なお、クロック制御回路２２は、分周比をプログラム可能とし、バーンイン装置１ａから分周比を変更するようにしてもよい。
【００３１】
第２の実施例の試験装置は、第１の実施例と同様に動作する。第２の実施例の試験装置は、バーンイン装置１ａとバーンインボード２ａ間にはクロック信号に係る伝送路が１本であるので、第１の実施例に対し接続構成が簡単になる。一方、バーンインによる繰り返しストレスの掛かるクロック制御回路２２をバーンインボード２ａ内に備えるので、第１の実施例に対しバーンインボード２ａにおける信頼性は低くなる。
【実施例３】
【００３２】
図６は、本発明の第３の実施例に係る試験装置の構成を示すブロック図である。図６において、図５と同一の符号は、同一物を示し、その説明を省略する。第３の実施例の試験装置は、バーンイン装置１ａとバーンインボード２ｂからなる。バーンインボード２ｂは、インバータ回路ＩＮＶ１を備え、クロック周波数選択信号Ｓｃおよびクロック信号ＣＬＫを第１のグループに属するチップＳ１ａに供給し、クロック周波数選択信号Ｓｃをインバータ回路ＩＮＶ１で反転した信号およびクロック信号ＣＬＫを第２のグループに属するチップＳ２ａに供給する。
【００３３】
次に、被バーンイン試験サンプルであるチップＳ１ａ、Ｓ２ａについて説明する。図７は、本発明の第３の実施例に係る半導体集積回路装置の構成を示す図である。チップＳ１ａ（Ｓ２ａ）は、ＰＬＬ３１、分周回路３２、セレクタＳＥＬ３１を備える。ＰＬＬ３１は、クロック信号ＣＬＫを入力してクロック信号ＣＬＫにおけるジッタを排除し、分周回路３２、およびセレクタＳＥＬ３１の一方の入力端に出力する。分周回路３２は、ＰＬＬ３１の出力信号を例えば１／２に分周しセレクタＳＥＬ３１の他方の入力端に出力する。セレクタＳＥＬ３１は、クロック周波数選択信号Ｓｃのレベルに応じてＰＬＬ３１の出力信号および分周回路３２の出力信号の一方を選択し、図示されない内部回路へクロック信号として出力する。以上のような構成のチップＳ１ａ、Ｓ２ａは、第１の実施例に係る半導体集積回路装置（Ｓ１、Ｓ２）に対し、追加回路部分が付加されている。
【００３４】
図８は、本発明の第３の実施例に係る半導体集積回路装置における信号のタイミングチャートである。チップＳ１ａにおいて、例えばクロック周波数選択信号Ｓｃがローレベルである場合、ＰＬＬ３１の出力信号が内部クロックとして内部回路へ出力され、クロック周波数選択信号Ｓｃがハイレベルである場合、分周回路３２の出力信号が内部クロックとして内部回路へ出力される。これに対し、チップＳ２ａにおいて、クロック周波数選択信号Ｓｃがローレベルである場合、分周回路３２の出力信号が内部クロックとして内部回路へ出力され、クロック周波数選択信号Ｓｃがハイレベルである場合、ＰＬＬ３１の出力信号が内部クロックとして内部回路へ出力される。
【００３５】
第３の実施例の試験装置は、半導体集積回路装置内において第１の実施例と同様に動作する。第３の実施例の試験装置は、バーンイン装置１ａとバーンインボード２ｂ間にはクロック信号に係る伝送路が１本であるので、第２の実施例と同様に接続構成が簡単になる。一方、バーンインボード２ｂ内にはインバータ回路ＩＮＶ１を備えるので、第２の実施例に対しバーンインボード２ｂにおける信頼性が高まる。
【実施例４】
【００３６】
図９は、本発明の第４の実施例に係る試験装置の構成を示すブロック図である。図９において、図６と同一の符号は、同一物を示し、その説明を省略する。第４の実施例の試験装置は、バーンイン装置１ａとバーンインボード２ｃからなる。バーンインボード２ｃは、クロック周波数選択信号Ｓｃおよびクロック信号ＣＬＫを第１のグループに属するチップＳ１ｂおよび第２のグループに属するチップＳ２ｂに供給する。チップＳ１ｂは、チップＳ１ｂ中の端子Ｓｓがバーンインボード２ｃ上でプルアップされる（電源ＶＤＤに接続される）。一方、チップＳ２ｂは、チップＳ２ｂ中の端子Ｓｓがバーンインボード２ｃ上でプルダウンされる（接地ＧＮＤに接続される）。
【００３７】
次に、チップＳ１ｂ、Ｓ２ｂについて説明する。図１０は、本発明の第４の実施例に係る半導体集積回路装置の構成を示す図である。図１０において、図７と同一の符号は、同一物を示し、その説明を省略する。チップＳ１ｂ（Ｓ２ｂ）は、チップＳ１ａ（Ｓ２ａ）に対し、さらにインバータ回路ＩＮＶ２、セレクタＳＥＬ３２を追加回路として備える。セレクタＳＥＬ３２は、一方の入力端にクロック周波数選択信号Ｓｃを入力し、他方の入力端にクロック周波数選択信号Ｓｃをインバータ回路ＩＮＶ２を介して反転した信号を入力し、端子Ｓｓの信号レベルに応じていずれか一方の信号を選択し、セレクタＳＥＬ３１の選択制御端に出力する。
【００３８】
図１１は、本発明の第４の実施例に係る半導体集積回路装置における信号のタイミングチャートである。チップＳ１ｂにおいて、端子Ｓｓのレベルはハイレベルにあり、セレクタＳＥＬ３２は、クロック周波数選択信号ＳｃをそのままセレクタＳＥＬ３１の選択制御端に出力する。この場合、例えばクロック周波数選択信号Ｓｃがローレベルである場合、ＰＬＬ３１の出力信号が内部クロックとして内部回路へ出力され、クロック周波数選択信号Ｓｃがハイレベルである場合、分周回路３２の出力信号が内部クロックとして内部回路へ出力される。
【００３９】
これに対し、チップＳ２ｂにおいて、端子Ｓｓのレベルはローレベルにあり、セレクタＳＥＬ３２は、クロック周波数選択信号Ｓｃを反転してセレクタＳＥＬ３１の選択制御端に出力する。この場合、例えばクロック周波数選択信号Ｓｃがローレベルである場合、分周回路３２の出力信号が内部クロックとして内部回路へ出力され、クロック周波数選択信号Ｓｃがハイレベルである場合、ＰＬＬ３１の出力信号が内部クロックとして内部回路へ出力される。
【００４０】
第４の実施例の試験装置は、半導体集積回路装置内において第１の実施例と同様に動作する。第４の実施例の試験装置は、バーンイン装置１ａとバーンインボード２ｃ間にはクロック信号に係る伝送路が１本であるので、第２の実施例と同様に接続構成が簡単になる。一方、バーンインボード２ｃ内にはプルアップ回路、プルダウン回路（抵抗素子）を備えるので、第２の実施例に対しバーンインボード２ｃにおける信頼性が高まる。
【実施例５】
【００４１】
図１２は、本発明の第５の実施例に係る試験装置の構成を示すブロック図である。図１２において、試験装置は、バーンイン装置１ａ（不図示）とコンタクタ（プローブカード）２０からなる。コンタクタ２０は、バーンイン装置１ａから電源ＶＤＤ、接地ＧＮＤ、リセット信号ＲＥＳＥＴ、クロック周波数選択信号Ｓｃ、クロック信号ＣＬＫを入力し、ウェハ４０上に配列されているそれぞれのチップ３ｃに対しピン等の接触によって供給する。
【００４２】
次に、チップ３ｃについて説明する。図１３は、本発明の第５の実施例に係る半導体集積回路装置の構成を示す図である。図１３において、図１０と同一の符号は、同一物を示し、その説明を省略する。チップ３ｃは、チップＳ１ｂ（Ｓ２ｂ）に対して端子Ｓｓを省き、チップＩＤを保持するＩＤ保持レジスタ３３をさらに追加回路として備え、ＩＤ保持レジスタ３３の出力をセレクタＳＥＬ３２の選択制御端に接続する。ＩＤ保持レジスタ３３は、フラッシュメモリなどで構成され、ウェハ４０上の位置に対応させて、テストの前に予めチップＩＤを書き込んでおくものとする。
【００４３】
このような構成のチップ３ｃは、ＩＤ保持レジスタ３３が保持するチップＩＤが「１」である場合、図９、図１０の端子Ｓｓがプルアップされる場合と同様に動作し、チップＳ１ｂと同様に機能する。また、チップＩＤが「０」である場合、端子Ｓｓがプルダウンされる場合と同様に動作し、チップＳ２ｂと同様に機能する。
【００４４】
実施例５は、ウェハ・バーンインにのみ適用できる実施例である。チップＩＤは、ウェハ４０上のチップ３ｃに対し順番につけられて行く。このため、チップＩＤによってウェハ４０上にあるチップのグループ分けを行う場合、等分（または等分に限りなく近く）にすることは、容易である。しかしながら、チップは、ウェハから切り離されてパッケージされた後のバーンインテストでは、バーンインボード上にチップＩＤに対応して順番に並ぶとは限らない。また、バーンインの前のテストにおいて不良品となったチップが取り除かれることもある。したがって、パッケージ後のバーンインテストでは、バーンインボード上のサンプルをチップＩＤによって等分にグループ分けを行うことは、困難となる。
【００４５】
これに対し、実施例１〜４では、チップＩＤを用いずに、バーンインボード上に配置される位置に基づくグループ分けを行うので、パッケージ後であっても、図１２に示すようなウェハ・バーンインの場合であっても実施可能である。
【００４６】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４７】
１、１ａ  バーンイン装置
２、２ａ、２ｂ、２ｃ  バーンインボード
１０  タイミング制御部
１１、１２  クロック信号発生部
２０  コンタクタ（プローブカード）
２１  ソケット
２２  クロック制御回路
３１  ＰＬＬ
３２  分周回路
３３  ＩＤ保持レジスタ
４０  ウェハ
ＩＮＶ１、ＩＮＶ２  インバータ回路
Ｓ１、Ｓ２、Ｓ１ａ、Ｓ２ａ、Ｓ１ｂ、Ｓ２ｂ、３ｃ  チップ
ＳＥＬ１、ＳＥＬ２、ＳＥＬ３１、ＳＥＬ３２  セレクタ
Ｓｓ  端子
【図１】
2010286282.tif 000003
【図２】
2010286282.tif 000004
【図３】
2010286282.tif 000005
【図４】
2010286282.tif 000006
【図５】
2010286282.tif 000007
【図６】
2010286282.tif 000008
【図７】
2010286282.tif 000009
【図８】
2010286282.tif 000010
【図９】
2010286282.tif 000011
【図１０】
2010286282.tif 000012
【図１１】
2010286282.tif 000013
【図１２】
2010286282.tif 000014
【図１３】
2010286282.tif 000015