(57)【要約】【課題】低温で結晶半導体を形成可能な結晶半導体の製造方法を提供する。【解決手段】８０〜２４０ｎｍの膜厚を有するａ−Ｇｅ膜２が基板１上に形成される（工程（ｂ）参照）。そして、約１０ｎｍの膜厚を有するＳｉＯ２膜３がａ−Ｇｅ膜２上に形成される（工程（ｃ）参照）。その後、約９０ｎｍの膜厚を有するＰｔ薄膜４がスパッタリングまたは蒸着によってＳｉＯ２膜３上に形成される（工程（ｄ）参照）。そして、Ｐｔ薄膜４は、水素リモートプラズマによって処理される（工程（ｅ）参照）。【選択図】図２
2010232401.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第１の工程と、
前記非晶質半導体上に絶縁膜を形成する第２の工程と、
水素リモートプラズマに曝されると前記非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を前記絶縁膜上に形成する第３の工程と、
前記金属薄膜を室温で前記水素リモートプラズマによって処理する第４の工程とを備える結晶半導体の製造方法。
【請求項２】
前記第３の工程において形成された前記金属薄膜は、前記水素リモートプラズマによる処理によって前記異種基板の面内方向に繋がった複数の金属ドットが形成される膜厚を有する、請求項１に記載の結晶半導体の製造方法。
【請求項３】
前記第１の工程において、アモルファスゲルマニウムが前記異種基板上に形成され、
前記第２の工程において、酸化シリコン膜または酸化ゲルマニウム膜が形成され、
前記第３の工程において、白金、ニッケル、コバルトおよびパラジウムのいずれかからなる金属薄膜が形成される、請求項２に記載の結晶半導体の製造方法。
【請求項４】
前記第２の工程において、前記酸化シリコン膜が形成され、
前記第３の工程において、前記白金からなる金属薄膜が形成される、請求項３に記載の結晶半導体の製造方法。
【請求項５】
半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第１の工程と、
前記非晶質半導体上に第１の絶縁膜を形成する第２の工程と、
水素リモートプラズマに曝されると前記非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を前記第１の絶縁膜上に形成する第３の工程と、
前記金属薄膜を室温で前記水素リモートプラズマによって処理する第４の工程と、
前記水素リモートプラズマによる処理によって結晶化された結晶半導体に接して第１および第２の電極を形成する第５の工程とを備える半導体素子の製造方法。
【請求項６】
前記水素リモートプラズマによる処理によって形成された前記金属材料からなる金属ドットを除去する第６の工程と、
前記第１の絶縁膜上に第３の電極を形成する第７の工程とをさらに備え、
前記第５の工程は、前記第６の工程の後に実行される、請求項５に記載の半導体素子の製造方法。
【請求項７】
前記水素リモートプラズマによる処理によって形成された前記金属材料からなる金属ドットを覆うように第２の絶縁膜を形成する第６の工程と、
前記第２の絶縁膜上に第３の電極を形成する第７の工程とをさらに備える、請求項５に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、結晶半導体の製造方法およびそれを用いた半導体素子の製造方法に関し、特に、低温で結晶半導体を形成可能な結晶半導体の製造方法およびそれを用いた半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
従来、微結晶ゲルマニウム膜等の結晶ゲルマニウム膜は、マイクロ波プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて４００〜６００℃の基板温度で形成されていた（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０６−２０４５２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来の結晶ゲルマニウム膜の形成方法では、結晶ゲルマニウム膜を形成するときの基板温度が高すぎるという問題がある。
【０００５】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、低温で結晶半導体を形成可能な結晶半導体の製造方法を提供することである。
【０００６】
また、この発明の別の目的は、低温で結晶半導体を形成可能な結晶半導体の製造方法を用いた半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
この発明によれば、結晶半導体の製造方法は、半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第１の工程と、非晶質半導体上に絶縁膜を形成する第２の工程と、水素リモートプラズマに曝されると非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を絶縁膜上に形成する第３の工程と、金属薄膜を室温で水素リモートプラズマによって処理する第４の工程とを備える。
【０００８】
好ましくは、第３の工程において形成された金属薄膜は、水素リモートプラズマによる処理によって異種基板の面内方向に繋がった複数の金属ドットが形成される膜厚を有する。
【０００９】
好ましくは、第１の工程において、アモルファスゲルマニウムが異種基板上に形成され、第２の工程において、酸化シリコン膜または酸化ゲルマニウム膜が形成され、第３の工程において、白金、ニッケル、コバルトおよびパラジウムのいずれかからなる金属薄膜が形成される。
【００１０】
好ましくは、第２の工程において、酸化シリコン膜が形成され、第３の工程において、白金からなる金属薄膜が形成される。
【００１１】
また、この発明によれば、半導体素子の製造方法は、半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第１の工程と、非晶質半導体上に第１の絶縁膜を形成する第２の工程と、水素リモートプラズマに曝されると非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を第１の絶縁膜上に形成する第３の工程と、金属薄膜を室温で水素リモートプラズマによって処理する第４の工程と、水素リモートプラズマによる処理によって結晶化された結晶半導体に接して第１および第２の電極を形成する第５の工程とを備える。
【００１２】
好ましくは、半導体素子の製造方法は、水素リモートプラズマによる処理によって形成された金属材料からなる金属ドットを除去する第６の工程と、第１の絶縁膜上に第３の電極を形成する第７の工程とをさらに備える。そして、第５の工程は、第６の工程の後に実行される。
【００１３】
好ましくは、半導体素子の製造方法は、水素リモートプラズマによる処理によって形成された金属材料からなる金属ドットを覆うように第２の絶縁膜を形成する第６の工程と、第２の絶縁膜上に第３の電極を形成する第７の工程とをさらに備える。
【発明の効果】
【００１４】
この発明による結晶半導体の製造方法においては、水素リモートプラズマに曝されると非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を室温で水素リモートプラズマによって処理する。その結果、金属薄膜の温度が非晶質半導体の結晶化温度よりも高くなり、金属薄膜の温度上昇によって非晶質半導体が結晶化する。
【００１５】
したがって、この発明によれば、結晶半導体を低温で製造できる。
【図面の簡単な説明】
【００１６】
【図１】この発明の実施の形態による結晶半導体の製造に用いるプラズマ装置の概略図である。
【図２】この発明の実施の形態による結晶半導体の製造方法を示す工程図である。
【図３】ラマン散乱スペクトルを示す図である。
【図４】図３に示すラマン散乱スペクトルを測定するための試料の断面図である。
【図５】Ｐｔフォイールおよびアルミニウム（Ａｌ）フォイールを水素リモートプラズマによって処理したときの温度上昇を示す図である。
【図６】ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）の断面図である。
【図７】図６に示すＴＦＴの製造方法を示す第１の工程図である。
【図８】図６に示すＴＦＴの製造方法を示す第２の工程図である。
【図９】図６に示すＴＦＴの製造方法を示す第３の工程図である。
【図１０】他のＴＦＴの断面図である。
【図１１】図１０に示すＴＦＴの製造方法を示す第１の工程図である。
【図１２】図１０に示すＴＦＴの製造方法を示す第２の工程図である。
【図１３】さらに他のＴＦＴの断面図である。
【図１４】図１３に示すＴＦＴの製造方法を示す第１の工程図である。
【図１５】図１３に示すＴＦＴの製造方法を示す第２の工程図である。
【図１６】図１３に示すＴＦＴの製造方法を示す第３の工程図である。
【図１７】金属ドットを用いた半導体メモリの断面図である。
【図１８】図１７に示す半導体メモリの製造方法を示す第１の工程図である。
【図１９】図１７に示す半導体メモリの製造方法を示す第２の工程図である。
【図２０】図１７に示す半導体メモリの製造方法を示す第３の工程図である。
【図２１】図１７に示す半導体メモリの製造方法を示す第４の工程図である。
【図２２】この発明の実施の形態による結晶半導体の製造方法を示すフローチャートである。
【発明を実施するための形態】
【００１７】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００１８】
図１は、この発明の実施の形態による結晶半導体の製造に用いるプラズマ装置の概略図である。図１を参照して、プラズマ装置６００は、石英管６１０と、反応室６２０と、基板ホルダー６３０と、ヒーター６４０と、配管６５０と、バルブ６６０と、アンテナ６７０と、マッチング回路６８０と、高周波電源６９０とを備える。
【００１９】
石英管６１０は、１０ｃｍφの直径を有し、その一方端が反応室６２０内に挿入されるように固定される。反応室６２０は、中空の円筒形状からなり、上面６２０Ａに石英管６１０の一方端を挿入するための開口部６２１を有し、側面６２０Ｂに排気口６２２を有する。そして、反応室６２０は、開口部６２１から石英管６１０の一方端が挿入されることによって、内部空間が石英管６１０の内部空間と連通する。従って、ポンプ（図示せず）によって反応室６２０および石英管６１０の内部の気体を排気口６２２を介して排気できる。
【００２０】
基板ホルダー６３０は、反応室６２０の下面６２０Ｃ上に配置される。ヒーター６４０は、シリコンカーバイド（ＳｉＣ）からなり、基板ホルダー６３０内に配置される。
【００２１】
配管６５０は、バルブ６６０を介して石英管６１０の他方端に連結される。バルブ６６０は、配管６５０に装着される。アンテナ６７０は、基板ホルダー６３０上に設置された基板７００から３２ｃｍの位置で石英管６１０の周囲を取り巻くように配置される。そして、アンテナ６７０は、その一方端がマッチング回路６８０に接続され、他方端が接地される。
【００２２】
マッチング回路６８０は、アンテナ６７０の一方端と高周波電源６９０との間に接続される。高周波電源６９０は、マッチング回路６８０と、接地ノードとの間に接続される。
【００２３】
ヒーター６４０は、基板ホルダー６３０を介して基板７００を所定の温度に加熱する。配管６５０は、水素（Ｈ２）ガス、ゲルマン（ＧｅＨ４）ガス、シラン（ＳｉＨ４）ガスおよび酸素（Ｏ２）ガスの少なくとも１つのガスをボンベ（図示せず）から石英管６１０内に導く。バルブ６６０は、Ｈ２ガス、ＧｅＨ４ガス、ＳｉＨ４ガスおよびＯ２ガスの少なくとも１つのガスを石英管６１０内へ供給し、またはＨ２ガス、ＧｅＨ４ガス、ＳｉＨ４ガスおよびＯ２ガスの少なくとも１つのガスの石英管６１０内への供給を遮断する。
【００２４】
マッチング回路６８０は、高周波電源６９０から供給された高周波電力の高周波電源６９０側への反射を低くして高周波電力をアンテナ６７０へ供給する。高周波電源６９０は、６０ＭＨｚの高周波電力をマッチング回路６８０を介してアンテナ６７０へ供給する。
【００２５】
プラズマ装置６００における動作について説明する。基板７００が基板ホルダー６３０上に配置され、排気口６２２から反応室６２０および石英管６１０の真空引きが行なわれる。
【００２６】
その後、バルブ６６０が開けられ、ボンベ（図示せず）から所定量のＨ２ガスが配管６５０を介して石英管６１０内へ導入される。そして、石英管６１０内の圧力が所定の圧力に達すると、高周波電源６９０は、６０ＭＨｚの高周波電力をマッチング回路６８０を介してアンテナ６７０に供給する。この場合、マッチング回路６８０は、高周波電源６９０から供給された高周波電力の高周波電源６９０側への反射が最も低くなるように調整される。
【００２７】
そうすると、石英管６１０内でプラズマ７１０が発生し、主に原子状水素がプラズマ７１０の発生領域から基板７００の方向へ石英管６１０内を拡散し、基板７００表面に到達する。そして、原子状水素は、基板７００表面を処理する。
【００２８】
所定の処理時間が経過すると、高周波電源６９０がオフされ、バルブ６６０が閉じられて処理動作が終了する。
【００２９】
また、ＧｅＨ４ガスが配管６５０から石英管６１０内へ供給された場合、アモルファスゲルマニウム（ａ−Ｇｅ）膜が基板７００上に堆積される。
【００３０】
さらに、ＧｅＨ４ガスおよびＯ２ガスが配管６５０から石英管６１０内へ供給された場合、酸化ゲルマニウム（ＧｅＯ２）膜が基板７００上に堆積される。
【００３１】
さらに、ＳｉＨ４ガスおよびＯ２ガスが配管６５０から石英管６１０内へ供給された場合、酸化シリコン（ＳｉＯ２）膜が基板７００上に堆積される。
【００３２】
図２は、この発明の実施の形態による結晶半導体の製造方法を示す工程図である。図２を参照して、結晶半導体の製造が開始されると、石英からなる基板１の表面が洗浄され（工程（ａ）参照）、基板１がプラズマ装置６００の基板ホルダー６３０上に設置される。
【００３３】
そして、ポンプ（図示せず）によって石英管６１０および反応室６２０の内部が真空引きされる。
【００３４】
その後、８０〜２４０ｎｍの膜厚を有するａ−Ｇｅ膜２が基板１上に形成される（工程（ｂ）参照）。この場合、配管６５０は、ＧｅＨ４ガスを石英管６１０内へ供給し、高周波電源６９０は、１５０Ｗのパワーをマッチング回路６８０を介してアンテナ６７０に印加する。また、反応圧力は、１５Ｐａであり、基板温度は、２００℃であり、ＧｅＨ４ガスの流量は、１５（水素希釈１０％のＧｅＨ４ガスを１５０ｓｃｃｍ）ｓｃｃｍである。
【００３５】
工程（ｂ）の後、約１０ｎｍの膜厚を有するＳｉＯ２膜３がａ−Ｇｅ膜２上に形成される（工程（ｃ）参照）。この場合、配管６５０は、ＳｉＨ４ガスおよびＯ２ガスを石英管６１０内へ供給し、高周波電源６９０は、１０Ｗのパワーをマッチング回路６８０を介してアンテナ６７０に印加する。また、反応圧力は、４０Ｐａであり、基板温度は、３００℃であり、ＳｉＨ４ガスの流量は、０．１５（ヘリウム希釈１０％のＳｉＨ４ガスを１．５ｓｃｃｍ）ｓｃｃｍであり、Ｏ２ガスの流量は、１０ｓｃｃｍである。
【００３６】
工程（ｃ）の後、試料は、プラズマ装置６００から取り出される。そして、試料は、スパッタ装置または蒸着装置にセットされ、約９０ｎｍの膜厚を有する白金（Ｐｔ）薄膜４がスパッタリングまたは蒸着によってＳｉＯ２膜３上に形成される（工程（ｄ）参照）。
【００３７】
そして、試料は、再び、プラズマ装置６００の基板ホルダー６３０上に設置される。そうすると、Ｐｔ薄膜４は、水素リモートプラズマによって処理される（工程（ｅ）参照）。この場合、配管６５０は、Ｈ２ガスを石英管６１０内へ供給し、高周波電源６９０は、５００Ｗのパワーをマッチング回路６８０を介してアンテナ６７０に印加する。また、反応圧力は、６．７Ｐａであり、基板温度は、室温であり、Ｈ２ガスの流量は、５０ｓｃｃｍである。
【００３８】
その結果、ａ−Ｇｅ膜２は、結晶ゲルマニウム（ｃ−Ｇｅ）膜５になり、Ｐｔ薄膜４は、Ｐｔからなる金属ドット６になる（工程（ｆ）参照）。これによって、ｃ−Ｇｅ膜５の製造が終了する。この場合、金属ドット６の密度は、５×１０ｃｍ−２以上である。
【００３９】
このように、この発明の実施の形態においては、ＳｉＯ２膜３を介してａ−Ｇｅ膜２上に形成されたＰｔ薄膜４を水素リモートプラズマによって処理することにより、ｃ−Ｇｅ膜５がａ−Ｇｅ膜２から成長する。
【００４０】
そして、水素リモートプラズマ処理は、室温で行なわれ、ａ−Ｇｅ膜２の成膜温度は、高々、２００℃である。したがって、この発明によれば、従来よりも低温でｃ−Ｇｅ膜５（＝結晶半導体）を製造できる。
【００４１】
また、基板１、ａ−Ｇｅ膜２およびＳｉＯ２膜３は、水素リモートプラズマ処理によってプラズマダメージを受けることはない。したがって、この発明によれば、高品質なｃ−Ｇｅ膜５（＝結晶半導体）を製造できる。
【００４２】
さらに、Ｐｔ薄膜４の膜厚である９０ｎｍは、金属ドット６が基板１の面内方向において繋がる膜厚である。したがって、Ｐｔ薄膜４の膜厚を制御することによって金属ドット６を島状に形成することも可能である。
【００４３】
図３は、ラマン散乱スペクトルを示す図である。また、図４は、図３に示すラマン散乱スペクトルを測定するための試料の断面図である。
【００４４】
図３において、縦軸は、強度を表し、横軸は、ラマンシフトを表す。また、曲線ｋ１は、図１に示す工程（ａ）〜（ｆ）に従って製造したｃ−Ｇｅ膜のラマン散乱スペクトルを示し、曲線ｋ２は、ａ−Ｇｅ膜のラマン散乱スペクトルを示し、曲線ｋ３は、（１００）面を有する単結晶ゲルマニウムのラマン散乱スペクトルを示す。
【００４５】
Ｐｔ薄膜４を水素リモートプラズマによって処理することにより、ａ−Ｇｅ膜２が結晶化することを確認するためにＰｔ薄膜４は、ＳｉＯ２膜３上の半分の領域に形成され（図４の（ａ）参照）、試料の全面を水素リモートプラズマによって処理した。その結果、金属ドット６がＳｉＯ２膜３上の半分の領域に形成された（図４の（ｂ）参照）。
【００４６】
そして、ＳｉＯ２膜３および金属ドット６を除去した後、ラマン散乱スペクトルを測定した。
【００４７】
図３を参照して、金属ドット６の下側の薄膜２１は、単結晶ゲルマニウムと同じ約３００ｃｍ−１のピーク波数を有し、半値幅は、単結晶ゲルマニウムの半値幅（６．１ｃｍ−１）に近い９．４ｃｍ−１である（曲線ｋ１，ｋ３参照）。
【００４８】
一方、金属ドット６げ形成されていない領域の下側の薄膜２２は、ａ−Ｇｅ膜と同じ約２７０ｃｍ−１のピーク波数を有する（曲線ｋ２参照）。
【００４９】
したがって、薄膜２１は、ｃ−Ｇｅからなり、薄膜２２は、ａ−Ｇｅからなる（図４の（ｂ）参照）。
【００５０】
このように、Ｐｔ薄膜４をＳｉＯ２膜３を介してａ−Ｇｅ膜２上に形成し、Ｐｔ薄膜４を水素リモートプラズマによって処理することにより、ａ−Ｇｅ膜２が結晶化することを確認できた。
【００５１】
図５は、Ｐｔフォイールおよびアルミニウム（Ａｌ）フォイールを水素リモートプラズマによって処理したときの温度上昇を示す図である。
【００５２】
図５において、縦軸は、温度を表し、横軸は、時間を表す。また、曲線ｋ４は、Ｐｔフォイールの温度上昇を示し、曲線ｋ５は、Ａｌフォイールの温度上昇を示す。
【００５３】
図５を参照して、図２の工程（ｅ）と同じ条件でＰｔフォイールを水素リモートプラズマによって処理した場合、Ｐｔフォイールの温度は、処理時間とともに上昇し、約５２０℃に達する（曲線ｋ４参照）。この５１０℃の温度は、ａ−Ｇｅが結晶化する温度よりも高い温度である。
【００５４】
一方、図２の工程（ｅ）と同じ条件でＡｌフォイールを水素リモートプラズマによって処理した場合、Ａｌフォイールの温度は、処理時間とともに上昇し、約２４０℃に達する（曲線ｋ５参照）。この２４０℃の温度は、ａ−Ｇｅが結晶化する温度よりも低い温度である。
【００５５】
このように、Ｐｔフォイールは、水素リモートプラズマに曝されることによりａ−Ｇｅが結晶化する温度よりも高い温度に上昇する。
【００５６】
したがって、ＳｉＯ２膜３を介してａ−Ｇｅ膜２上に形成されたＰｔ薄膜４を水素リモートプラズマによって処理することによってａ−Ｇｅ膜２が結晶化されるのは、Ｐｔ薄膜４が水素リモートプラズマに曝されることによりＰｔ薄膜の温度がａ−Ｇｅの結晶化温度よりも高い温度に上昇するためである。
【００５７】
図６は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）の断面図である。図６を参照して、ＴＦＴ３０は、基板３１と、ｃ−Ｇｅ膜３２と、ＳｉＯ２膜３３と、ソース電極３４と、ドレイン電極３５と、ゲート電極３６とを備える。
【００５８】
基板３１は、石英からなる。ソース電極３４およびドレイン電極３５は、基板１の一主面上に形成される。ｃ−Ｇｅ膜３２は、基板１の一主面上にソース電極３４およびドレイン電極３５の一部を覆うように形成される。
【００５９】
ＳｉＯ２膜３３は、ｃ−Ｇｅ膜３２に接してｃ−Ｇｅ膜３２上に形成される。ソース電極３４は、基板３１およびＳｉＯ２膜３３に接するとともにｃ−Ｇｅ膜３２およびＳｉＯ２膜３３を貫通するように形成される。ドレイン電極３５は、基板３１およびＳｉＯ２膜３３に接するとともにｃ−Ｇｅ膜３２およびＳｉＯ２膜３３を貫通するように形成される。ゲート電極３６は、ソース電極３４とドレイン電極３５との間でＳｉＯ２膜３３に接してＳｉＯ２膜３３上に形成される。
【００６０】
図７から図９は、それぞれ、図６に示すＴＦＴ３０の製造方法を示す第１から第３の工程図である。
【００６１】
図７を参照して、ＴＦＴ３０の製造が開始されると、基板３１の表面が洗浄され（図７の工程（ａ）参照）、基板３１がスパッタ装置にセットされる。
【００６２】
そして、Ａｌ膜４０がスパッタリングによって基板３１の一主面上に形成される（図７の工程（ｂ）参照）。
【００６３】
その後、レジストをスピンコートによってＡｌ膜４０の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン４１を形成する（図７の工程（ｃ）参照）。
【００６４】
そして、レジストパターン４１をマスクとしてＡｌ膜４０をエッチングし、金属薄膜４２，４３を形成する（図７の工程（ｄ）参照）。
【００６５】
その後、試料をプラズマ装置６００の基板ホルダー６３０上に設置し、図２の工程（ｂ）における形成条件と同じ形成条件を用いて、金属薄膜４２，４３を覆うようにａ−Ｇｅ膜４４を基板３１上に形成する（図７の工程（ｅ）参照）。
【００６６】
そして、図２の工程（ｃ）における形成条件と同じ形成条件を用いて、ＳｉＯ２膜４５をａ−Ｇｅ膜４４上に形成する（図７の工程（ｆ）参照）。
【００６７】
図８を参照して、工程（ｆ）の後、試料をプラズマ装置６００から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Ｐｔ薄膜４６をスパッタリングによってＳｉＯ２膜４５上に形成する（図８の（ｇ）参照）。
【００６８】
その後、試料をプラズマ装置６００の基板ホルダー６３０上に設置する。そして、図２の工程（ｅ）における処理条件と同じ処理条件を用いてＰｔ薄膜４６を水素リモートプラズマによって処理する（図８の工程（ｈ）参照）。
【００６９】
その結果、ｃ−Ｇｅ膜４７がａ−Ｇｅ膜４４から形成され、Ｐｔからなる金属ドット４８がＰｔ薄膜４６から形成される（図８の工程（ｉ）参照）。
【００７０】
その後、金属ドット４８が除去される（図８の工程（ｊ）参照）。なお、金属ドット４８を除去する方法は、次のとおりである。
【００７１】
希釈ＨＦを用いてＳｉＯ２膜４５を僅かに除去すると同時に金属ドット４８を除去する。または、希釈ＨＦを用いてＳｉＯ２膜４５を完全に除去すると同時に金属ドット４８を除去したのち、ＳｉＯ２膜４５をｃ−Ｇｅ膜４７上に再度形成する（図８の工程（ｊ）参照）。
【００７２】
図９を参照して、工程（ｊ）の後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン４９を形成する（図９の工程（ｋ）参照）。
【００７３】
そして、レジストパターン４９をマスクとしてＳｉＯ２膜４５およびｃ−Ｇｅ膜４７をエッチングし、それぞれ、金属薄膜４２，４３に至るスルーホール５０，５１を形成する（図９の工程（ｌ）参照）。
【００７４】
これによって、ＳｉＯ２膜４５は、ＳｉＯ２膜３３になり、ｃ−Ｇｅ膜４７は、ｃ−Ｇｅ膜３２になる。
【００７５】
工程（ｌ）の後、金属薄膜４２に接続されるようにスルーホール５０を介してＡｌをスパッタリングにより形成し、金属薄膜４３に接続されるようにスルーホール５１を介してＡｌをスパッタリングにより形成する。これによって、ソース電極３４およびドレイン電極３５が形成される。また、ソース電極３４とドレイン電極３５との間のＳｉＯ２膜３３上にＡｌをスパッタリングし、ゲート電極３６を形成する。これによって、ＴＦＴ３０が完成する。
【００７６】
上述したように、ＴＦＴ３０は、図２の工程（ａ）〜（ｆ）からなる結晶半導体の製造方法を用いて製造される。
【００７７】
したがって、この発明によれば、従来よりも低温でＴＦＴ３０を製造できる。
【００７８】
図１０は、他のＴＦＴの断面図である。図１０を参照して、ＴＦＴ６０は、基板６１と、ｃ−Ｇｅ膜６２と、ＳｉＯ２膜６３と、ソース電極６４と、ドレイン電極６５と、ゲート電極６６とを備える。
【００７９】
基板６１は、石英からなる。ｃ−Ｇｅ膜６２は、基板６１の一主面上に形成される。ＳｉＯ２膜６３は、ｃ−Ｇｅ膜６２に接してｃ−Ｇｅ膜６２の一部の上に形成される。ソース電極６４は、基板６１の面内方向におけるＳｉＯ２膜６３の一方側において、ｃ−Ｇｅ膜６２に接してｃ−Ｇｅ膜６２の一部の上に形成される。ドレイン電極６５は、基板６１の面内方向におけるＳｉＯ２膜６３の他方側において、ｃ−Ｇｅ膜６２に接してｃ−Ｇｅ膜６２の一部の上に形成される。ゲート電極６６は、ＳｉＯ２膜６３に接してＳｉＯ２膜６３上に形成される。
【００８０】
図１１および図１２は、それぞれ、図１０に示すＴＦＴ６０の製造方法を示す第１および第２の工程図である。
【００８１】
図１１を参照して、ＴＦＴ６０の製造が開始されると、基板６１の表面が洗浄され（図１１の工程（ａ）参照）、基板６１がプラズマ装置６００の基板ホルダー６３上に設置される。
【００８２】
そして、図２の工程（ｂ）における形成条件と同じ形成条件を用いてａ−Ｇｅ膜７０を基板６１上に形成する（図１１の工程（ｂ）参照）。
【００８３】
その後、図２の工程（ｃ）における形成条件と同じ形成条件を用いてＳｉＯ２膜７１をａ−Ｇｅ膜７０上に形成する（図１１の工程（ｃ）参照）。
【００８４】
引き続いて、試料をプラズマ装置６００から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Ｐｔ薄膜７２をスパッタリングによりＳｉＯ２膜７１上に形成する（図１１の工程（ｄ）参照）。
【００８５】
そして、図２の工程（ｅ）における処理条件と同じ処理条件を用いてＰｔ薄膜７２を水素リモートプラズマによって処理する（図１１の工程（ｅ）参照）。
【００８６】
これによって、ｃ−Ｇｅ膜６２がａ−Ｇｅ膜７０から形成され、Ｐｔからなる金属ドット７３がＰｔ薄膜７２から形成される（図１２の工程（ｆ）参照）。
【００８７】
その後、上述した方法によって金属ドット７３を除去する（図１２の工程（ｇ）参照）。
【００８８】
そして、レジストをスピンコートによってＳｉＯ２膜７１の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン７４を形成する（図１２の工程（ｈ）参照）。
【００８９】
その後、レジストパターン７４をマスクとしてＳｉＯ２膜７１をエッチングし、ＳｉＯ２膜６３を形成する（図１２の工程（ｉ）参照）。
【００９０】
そして、ソース電極６４、ドレイン電極６５およびゲート電極６６を形成する（図１２の工程（ｊ）参照）。これによって、ＴＦＴ６０が完成する。
【００９１】
上述したように、ＴＦＴ６０は、図２の工程（ａ）〜（ｆ）からなる結晶半導体の製造方法を用いて製造される。
【００９２】
したがって、この発明によれば、従来よりも低温でＴＦＴ６０を製造できる。
【００９３】
図１３は、さらに他のＴＦＴの断面図である。図１３を参照して、ＴＦＴ８０は、基板８１と、ゲート電極８２と、ＳｉＯ２膜８３，８５と、ｃ−Ｇｅ膜８４と、ソース電極８６と、ドレイン電極８７とを備える。
【００９４】
基板８１は、石英からなる。ゲート電極８２は、基板８１の一主面上に形成される。ＳｉＯ２膜８３は、ゲート電極８２を覆うように基板８１上に形成される。ｃ−Ｇｅ膜８４は、ＳｉＯ２膜８３に接してＳｉＯ２膜８３上に形成される。
【００９５】
ＳｉＯ２膜８５は、ｃ−Ｇｅ膜８４に接してｃ−Ｇｅ膜８４上に形成される。ソース電極８６は、ＳｉＯ２膜８５を貫通してｃ−Ｇｅ膜８４に接するように形成される。ドレイン電極８７は、ＳｉＯ２膜８５を貫通してｃ−Ｇｅ膜８４に接するように形成される。
【００９６】
なお、ＴＦＴ８０は、所謂、ボトムゲート型のＴＦＴである。
【００９７】
図１４から図１６は、それぞれ、図１３に示すＴＦＴ８０の製造方法を示す第１から第３の工程図である。
【００９８】
図１４を参照して、ＴＦＴ８０の製造が開始されると、基板８１の表面が洗浄され（図１４の工程（ａ）参照）、基板８１がスパッタ装置にセットされる。
【００９９】
そして、Ａｌ膜９０がスパッタリングによって基板８１の一主面上に形成される（図１４の工程（ｂ）参照）。
【０１００】
その後、レジストをスピンコートによってＡｌ膜９０の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン９１を形成する（図１４の工程（ｃ）参照）。
【０１０１】
そして、レジストパターン９１をマスクとしてＡｌ膜９０をエッチングし、ゲート電極８２を形成する（図１４の工程（ｄ）参照）。
【０１０２】
その後、試料をプラズマ装置６００の基板ホルダー６３０上に設置し、図２の工程（ｃ）における形成条件と同じ形成条件を用いて、ゲート電極８２を覆うようにＳｉＯ２膜８３を基板８１上に形成する（図１４の工程（ｅ）参照）。
【０１０３】
引き続いて、図２の工程（ｂ）における形成条件と同じ形成条件を用いて、ａ−Ｇｅ膜９３をＳｉＯ２膜８３上に形成する（図１４の工程（ｆ）参照）。
【０１０４】
図１５を参照して、工程（ｆ）の後、図２の工程（ｃ）における形成条件と同じ形成条件を用いて、ＳｉＯ２膜９４をａ−Ｇｅ膜９３上に形成する（図１５の工程（ｇ）参照）。
【０１０５】
そして、試料をプラズマ装置６００から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Ｐｔ薄膜９５をスパッタリングによってＳｉＯ２膜９４上に形成する（図１５の（ｈ）参照）。
【０１０６】
その後、試料をプラズマ装置６００の基板ホルダー６３０上に設置する。そして、図２の工程（ｅ）における処理条件と同じ処理条件を用いてＰｔ薄膜９５を水素リモートプラズマによって処理する（図１５の工程（ｉ）参照）。
【０１０７】
その結果、ｃ−Ｇｅ膜８４がａ−Ｇｅ膜９３から形成され、Ｐｔからなる金属ドット９６がＰｔ薄膜９５から形成される（図１５の工程（ｊ）参照）。
【０１０８】
図１６を参照して、工程（ｊ）の後、上述した方法によって金属ドット９６が除去される（図１６の工程（ｋ）参照）。
【０１０９】
その後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン９７を形成する（図１６の工程（ｌ）参照）。
【０１１０】
そして、レジストパターン９７をマスクとしてＳｉＯ２膜９４をエッチングし、ｃ−Ｇｅ膜８４に至るスルーホール９８，９９を形成する（図１６の工程（ｍ）参照）。
【０１１１】
これによって、ＳｉＯ２膜９４は、ＳｉＯ２膜８５になる。
【０１１２】
工程（ｍ）の後、ｃ−Ｇｅ膜８４に接続されるようにスルーホール９８を介してＡｌをスパッタリングにより形成し、ｃ−Ｇｅ膜８４に接続されるようにスルーホール９９を介してＡｌをスパッタリングにより形成する。これによって、ソース電極８６およびドレイン電極８７が形成される（図１６の工程（ｎ）参照）。そして、ＴＦＴ８０が完成する。
【０１１３】
上述したように、ＴＦＴ８０は、図２の工程（ａ）〜（ｆ）からなる結晶半導体の製造方法を用いて製造される。
【０１１４】
したがって、この発明によれば、従来よりも低温でＴＦＴ８０を製造できる。
【０１１５】
図１７は、金属ドットを用いた半導体メモリの断面図である。図１７を参照して、半導体メモリ１００は、基板１０１と、ｃ−Ｇｅ膜１０２と、ソース電極１０３と、ドレイン電極１０４と、ゲート電極１０５と、ＳｉＯ２膜１０６と、サイドウォール１０７と、フローティングゲート１１０とを備える。
【０１１６】
基板１０１は、石英からなる。ｃ−Ｇｅ膜１０２は、基板１０１の一主面上に形成される。ＳｉＯ２膜１０６は、ｃ−Ｇｅ膜１０２に接してｃ−Ｇｅ膜１０２上に形成される。
【０１１７】
ソース電極１０３は、Ａｌからなり、基板１０１の面内方向におけるＳｉＯ２膜１０６の一方側において、ｃ−Ｇｅ膜１０２に接してｃ−Ｇｅ膜１０２上に形成される。ドレイン電極１０４は、Ａｌからなり、基板１０１の面内方向におけるＳｉＯ２膜１０６の他方側において、ｃ−Ｇｅ膜１０２に接してｃ−Ｇｅ膜１０２上に形成される。
【０１１８】
フローティングゲート１００は、ＳｉＯ２膜１０６とゲート電極１０５とに接してＳｉＯ２膜１０６とゲート電極１０５との間に形成される。そして、フローティングゲート１００は、金属ドット１１１と、高誘電率絶縁膜１１２とからなる。
【０１１９】
金属ドット１１１は、Ｐｔドットからなり、ＳｉＯ２膜１０６に接してＳｉＯ２膜１０６上に形成される。
【０１２０】
高誘電率絶縁膜１１２は、複数の金属ドット１１１を覆うように形成される。そして、高誘電率絶縁膜１１２は、タンタル酸化膜（Ｔａ酸化膜）またはジルコニウム酸化膜（Ｚｒ酸化膜）からなる。
【０１２１】
なお、高誘電率絶縁膜１１２としてＴａ酸化膜またはＺｒ酸化膜を用いるのは、次の理由による。データ通信に広く使われている赤外域の光で電子を励起し、量子ドットへ注入することが可能となり、高速通信ネットワークから半導体メモリ１００を用いて作成した集積回路からのデータ出力が実現できるからである。
【０１２２】
ゲート電極１０５は、Ａｌからなり、フローティングゲート１１０に接してフローティングゲート１１０上に形成される。
【０１２３】
サイドウォール１０７は、シリコン酸化膜を含む絶縁膜からなり、フローティングゲート１１０およびゲート電極１０５を両側から挟むようにＳｉＯ２膜１０６上に形成される。
【０１２４】
半導体メモリ１００においては、フローティングゲート１００は、電荷蓄積ノードとして機能し、情報を記憶する。
【０１２５】
図１８から図２１は、それぞれ、図１７に示す半導体メモリ１００の製造方法を示す第１から第４の工程図である。
【０１２６】
図１８を参照して、半導体メモリ１００の製造が開始されると、基板１０１の表面が洗浄され（図１８の工程（ａ）参照）、基板１０１がプラズマ装置６００の基板ホルダー６３上に設置される。
【０１２７】
そして、図２の工程（ｂ）における形成条件と同じ形成条件を用いてａ−Ｇｅ膜１２０を基板１０１上に形成する（図１８の工程（ｂ）参照）。
【０１２８】
その後、図２の工程（ｃ）における形成条件と同じ形成条件を用いてＳｉＯ２膜１２１をａ−Ｇｅ膜１２０上に形成する（図１８の工程（ｃ）参照）。
【０１２９】
引き続いて、試料をプラズマ装置６００から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Ｐｔ薄膜１２２をスパッタリングによりＳｉＯ２膜１２１上に形成する（図１８の工程（ｄ）参照）。
【０１３０】
そして、図２の工程（ｅ）における処理条件と同じ処理条件を用いてＰｔ薄膜１２２を水素リモートプラズマによって処理する（図１８の工程（ｅ）参照）。
【０１３１】
これによって、ｃ−Ｇｅ膜１０２がａ−Ｇｅ膜１２０から形成され、Ｐｔからなる金属ドット１２３がＰｔ薄膜１２２から形成される（図１９の工程（ｆ）参照）。
【０１３２】
その後、Ｔａ酸化膜）またはＺｒ酸化膜からなる高誘電率絶縁膜１２４が金属ドット１２３を覆うように形成される（図１９の工程（ｇ）参照）。
【０１３３】
引き続いて、Ａｌ薄膜１２５がスパッタリングによって高誘電率絶縁膜１２４上に形成される（図１９の工程（ｈ）参照）。
【０１３４】
そして、レジストをスピンコートによってＡｌ薄膜１２５の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン１２６を形成する（図１９の工程（ｉ）参照）。
【０１３５】
図２０を参照して、工程（ｉ）の後、レジストパターン１２６をマスクとしてＡｌ薄膜１２５、高誘電率絶縁膜１２４、金属ドット１２３およびＳｉＯ２膜１２１をエッチングする（図２０の工程（ｊ）参照）。これによって、ＳｉＯ２膜１２１は、ＳｉＯ２膜１０６になり、高誘電率絶縁膜１２４は、高誘電率絶縁膜１２７になり、Ａｌ薄膜１２５は、Ａｌ薄膜１２８になる。
【０１３６】
その後、レジストをスピンコートによって塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン１２９を形成する（図２０の工程（ｋ）参照）。
【０１３７】
そして、レジストパターン１２９をマスクとしてＡｌ薄膜１２８、高誘電率絶縁膜１２７および金属ドット１２３をエッチングする（図２０の工程（ｌ）参照）。
【０１３８】
これによって、ゲート電極１０５およびフローティングゲート１１０が形成される。
【０１３９】
図２１を参照して、工程（ｌ）の後、ゲート電極１０５およびフローティングゲート１１０を挟むようにサイドウォール１０７を形成し（図２１の工程（ｍ）参照）、その後、ソース電極１０３およびドレイン電極１０４をｃ−Ｇｅ膜１０２に接してｃ−Ｇｅ膜１０２上に形成する（図２１の工程（ｎ）参照）。
【０１４０】
これによって、半導体メモリ１００が完成する。
【０１４１】
上述したように、半導体メモリ１００は、図２の工程（ａ）〜（ｆ）からなる結晶半導体の製造方法を用いて製造される。
【０１４２】
したがって、この発明によれば、従来よりも低温で半導体メモリ１００を製造できる。
【０１４３】
また、半導体メモリ１００においては、Ｓｉ量子ドットに比べ電子系に対する深いポテンシャル井戸が実現できる金属ドットに電子を注入することにより、注入された電子は、金属ドット内に安定して蓄積可能となり、電子を放出しにくくなる。その結果、ＳｉＯ２膜１０６の薄膜化による書き込み・消去時間の低減が改善できるため、多値記憶動作を安定かつ高速に実現可能となる。
【０１４４】
上述した図２に示す工程（ａ）〜（ｆ）からなる結晶半導体の製造方法においては、ａ−Ｇｅ膜２上にＳｉＯ２膜３を形成してｃ−Ｇｅ膜５を製造すると説明したが、この発明の実施の形態においては、これに限らず、ａ−Ｇｅ膜２上にＧｅＯ２膜またはＳｉ３Ｎ４膜を形成して工程（ａ）〜（ｆ）に従ってｃ−Ｇｅ膜５を製造してもよい。
【０１４５】
ａ−Ｇｅ膜２上にＧｅＯ２膜を形成する場合、プラズマ装置６００においては、ＧｅＨ４ガスおよびＯ２ガスが配管６５０から石英管６１０内に供給される。
【０１４６】
また、ａ−Ｇｅ膜２上にＳｉ３Ｎ４膜を形成する場合、プラズマ装置６００においては、ＳｉＨ４ガスおよびＮＨ３ガスが配管６５０から石英管６１０内に供給される。
【０１４７】
また、上述した図２に示す工程（ａ）〜（ｆ）からなる結晶半導体の製造方法においては、Ｐｔ薄膜４をＳｉＯ２膜３上に形成してｃ−Ｇｅ膜５を製造すると説明したが、この発明の実施の形態においては、これに限らず、ＳｉＯ２膜３上にコバルト（Ｃｏ）薄膜、ニッケル（Ｎｉ）薄膜、およびパラジウム（Ｐｄ）薄膜のいずれかを形成して工程（ａ）〜（ｆ）に従ってｃ−Ｇｅ膜５を製造してもよい。
【０１４８】
Ｃｏ薄膜、Ｎｉ薄膜およびＰｄ薄膜の各々を水素リモートプラズマによって処理した場合も、Ｐｔ薄膜４を水素リモートプラズマによって処理した場合と同様に、Ｃｏ薄膜、Ｎｉ薄膜およびＰｄ薄膜の温度が５２０℃程度の温度（＝Ｇｅの結晶化温度以上の温度）に上昇する。
【０１４９】
したがって、Ｃｏ薄膜、Ｎｉ薄膜およびＰｄ薄膜のいずれかをＳｉＯ２膜３上に形成してＣｏ薄膜、Ｎｉ薄膜およびＰｄ薄膜のいずれかを水素リモートプラズマによって処理することによりａ−Ｇｅ膜２を結晶化してｃ−Ｇｅ膜５を製造できる。
【０１５０】
さらに、上述した図２に示す工程（ａ）〜（ｆ）からなる結晶半導体の製造方法においては、ａ−Ｇｅ膜２を結晶化する場合について説明したが、この発明の実施の形態においては、これに限らず、工程（ａ）〜（ｆ）に従ってａ−Ｓｉ膜およびａ−ＳｉＧｅ膜を結晶化して結晶半導体を製造してもよい。この場合、プラズマ装置６００における高周波電力、圧力およびアンテナ６７０と基板ホルダー６３０との距離を制御してＰｔ薄膜、Ｃｏ薄膜、Ｎｉ薄膜およびＰｄ薄膜の温度が結晶化温度よりも高くなるようにする。たとえば、高周波電力を高くすることによってＰｔ薄膜、Ｃｏ薄膜、Ｎｉ薄膜およびＰｄ薄膜の温度を結晶化温度よりも高くする。また、圧力を高くすることによってＰｔ薄膜、Ｃｏ薄膜、Ｎｉ薄膜およびＰｄ薄膜の温度を結晶化温度よりも高くする。さらに、アンテナ６７０と基板ホルダー６３０との距離を短くすることによってＰｔ薄膜、Ｃｏ薄膜、Ｎｉ薄膜およびＰｄ薄膜の温度を結晶化温度よりも高くする。
【０１５１】
さらに、上述した図２に示す工程（ａ）〜（ｆ）からなる結晶半導体の製造方法においては、石英からなる基板１を用いると説明したが、この発明の実施の形態においては、これに限らず、有機材料からなる基板およびフレキシブルフィルムからなる基板等を用いてもよく、一般的には、半導体材料と異なる材料からなる異種基板を用いてもよい。
【０１５２】
図２２は、この発明の実施の形態による結晶半導体の製造方法を示すフローチャートである。
【０１５３】
上述したように、図２に示す結晶半導体の製造方法においては、各種の変更が可能であるので、この発明の実施の形態による結晶半導体の製造方法は、一般的には、図２２に示すフローチャートからなる。
【０１５４】
図２２を参照して、結晶半導体の製造が開始されると、異種基板上に非晶質半導体を形成する（ステップＳ１）。
【０１５５】
そして、非晶質半導体上に絶縁膜（ＳｉＯ２，ＧｅＯ２，Ｓｉ３Ｎ４等）を形成する（ステップＳ２）。
【０１５６】
その後、水素リモートプラズマに曝されると、非晶質半導体の結晶化温度よりも温度が上昇する金属材料（＝Ｐｔ，Ｃｏ，Ｎｉ，Ｐｄ）からなる金属薄膜を絶縁膜上に形成する（ステップＳ３）。
【０１５７】
そして、金属薄膜を水素リモートプラズマによって処理する（ステップＳ４）。これによって、結晶半導体を製造する動作が終了する。
【０１５８】
金属薄膜を水素リモートプラズマによって処理する場合、処理温度は、室温であるので、従来の結晶半導体の製造方法に比べ、低温で結晶半導体を製造できる。
【０１５９】
なお、結晶半導体を製造する場合に、ＧｅＯ２膜またはＳｉ３Ｎ４膜を用いた場合、上述したＴＦＴ３０，６０，８０は、ゲート絶縁膜としてＧｅＯ２膜またはＳｉ３Ｎ４膜を備え、半導体メモリ１００は、金属ドット１１１の下地の絶縁膜としてＧｅＯ２膜またはＳｉ３Ｎ４膜を備える。
【０１６０】
また、上述したＴＦＴ３０，６０，８０においては、水素リモートプラズマ処理によって生成された複数の金属ドットが基板の面内方向において相互に連結されている場合、複数の金属ドットをゲート電極として用いてもよい。
【０１６１】
さらに、ＴＦＴをマトリックス状に作製するには、Ｐｔ薄膜４をマトリックス状に形成し、そのマトリックス状に形成したＰｔ薄膜４を水素リモートプラズマによって処理すればよい。
【０１６２】
さらに、上記においては、ａ−Ｇｅ膜およびＳｉＯ２膜を形成するプラズマ装置と、水素リモートプラズマ処理を行なうプラズマ装置とは、同じプラズマ装置６００であると説明したが、この発明の実施の形態においては、これに限らず、ａ−Ｇｅ膜およびＳｉＯ２膜をプラズマ装置６００と異なるプラズマ装置によって形成してもよい。
【０１６３】
さらに、Ｐｔ薄膜４の代わりにＮｉ薄膜を用いてａ−Ｇｅ膜４４，７０，９３，１２０を結晶化してＴＦＴ３０，６０，８０または半導体メモリ１００を作製する場合、Ｎｉからなる金属ドットは、塩酸系の薬液に溶融するので、Ｎｉからなる金属ドットだけを塩酸系の薬液で除去する。
【０１６４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１６５】
この発明は、低温で結晶半導体を形成可能な結晶半導体の製造方法に適用される。また、この発明は、低温で結晶半導体を形成可能な結晶半導体の製造方法を用いた半導体素子の製造方法に適用される。
【符号の説明】
【０１６６】
１  基板、２  ａ−Ｇｅ膜、３  ＳｉＯ２膜、４  Ｐｔ薄膜。
【図１】
2010232401.tif 000003
【図２】
2010232401.tif 000004
【図３】
2010232401.tif 000005
【図４】
2010232401.tif 000006
【図５】
2010232401.tif 000007
【図６】
2010232401.tif 000008
【図７】
2010232401.tif 000009
【図８】
2010232401.tif 000010
【図９】
2010232401.tif 000011
【図１０】
2010232401.tif 000012
【図１１】
2010232401.tif 000013
【図１２】
2010232401.tif 000014
【図１３】
2010232401.tif 000015
【図１４】
2010232401.tif 000016
【図１５】
2010232401.tif 000017
【図１６】
2010232401.tif 000018
【図１７】
2010232401.tif 000019
【図１８】
2010232401.tif 000020
【図１９】
2010232401.tif 000021
【図２０】
2010232401.tif 000022
【図２１】
2010232401.tif 000023
【図２２】
2010232401.tif 000024