(57)【要約】【課題】額縁効果を発揮する周縁領域の一部に駆動回路パターン及び駆動回路を形成することにより面積を最小化できる液晶表示素子を提供する。【解決手段】前記液晶表示素子は、複数のゲートライン及びデータラインにより定義され、複数の薄膜トランジスタを備えて画像を実現する表示領域と、反射層が備えられて入力される光を反射する反射モードで色を実現する第１領域、並びに入力される光を遮断して駆動回路パターン及び駆動回路を備える第２領域からなり、前記表示領域の外縁部に形成されて設定された輝度の色を実現する周縁領域と、前記周縁領域の外縁部に形成されて駆動回路を備える外郭領域とからなる。【選択図】図３
2010009002.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲートライン及びデータラインにより定義される複数の画素、及び複数の薄膜トランジスタを備えて画像を実現する表示領域と、
反射層が備えられて入力される光を反射する反射モードで色を実現する第１領域、並びに入力される光を遮断して駆動回路パターン及び駆動回路を備える第２領域からなり、前記表示領域の外縁部に形成されて設定された輝度の色を実現する周縁領域と、
前記周縁領域の外縁部に形成されて駆動回路を備える外郭領域と
とから構成される液晶表示素子。
【請求項２】
前記表示領域は、
第１基板及び第２基板と、
第１基板に形成されたゲート電極、前記ゲート電極上に形成されたゲート絶縁層、前記ゲート絶縁層上に形成された半導体層、前記半導体層上に形成されたソース電極及びドレイン電極からなる薄膜トランジスタと、
前記薄膜トランジスタが形成された第１基板の全体に形成された第１保護膜と、
前記第１保護膜に形成されて薄膜トランジスタのドレイン電極と電気的に接続される画素電極と、
第２基板に形成されたブラックマトリクス及びカラーフィルタ層と、
前記第１基板と第２基板間に形成された液晶層とからなることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
前記第１保護膜は、無機物質又は有機物質で形成されることを特徴とする請求項２に記載の液晶表示素子。
【請求項４】
前記周縁領域は、
第１基板の第２領域に形成された駆動回路パターンと、
第１基板の第１領域及び第２領域に形成された第１保護膜と、
第１領域の第１保護膜に形成された第２保護膜と、
前記第２保護膜に形成された反射層と、
前記反射層に形成された画素電極と、
第２領域の第１保護膜に形成されて前記駆動回路パターンと電気的に接続される接続パターンと、
第２基板に形成されたカラーフィルタ及び前記第２基板の第２領域に形成されたブラックマトリクスと、
前記第１基板と第２基板間に形成された液晶層とからなることを特徴とする請求項１に記載の液晶表示素子。
【請求項５】
前記画素電極及び前記接続パターンは、同時に形成されることを特徴とする請求項４に記載の液晶表示素子。
【請求項６】
前記駆動回路パターンは、ゲートパターン及びデータパターンの少なくとも１つを含むことを特徴とする請求項４に記載の液晶表示素子。
【請求項７】
前記周縁領域は、前記第２領域に形成された駆動回路をさらに含むことを特徴とする請求項４に記載の液晶表示素子。
【請求項８】
前記第２保護膜は、有機物質で形成されることを特徴とする請求項３に記載の液晶表示素子。
【請求項９】
前記外郭領域は、第１基板に形成された駆動回路を含むことを特徴とする請求項１に記載の液晶表示素子。
【請求項１０】
前記駆動回路は、ゲート駆動回路及びデータ駆動回路の少なくとも１つを含むことを特徴とする請求項９に記載の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示素子に関し、特に、ゲート駆動パターンの一部を表示部の周縁領域に形成して外郭領域を最小化することにより、表示素子の面積を減少できる液晶表示素子に関する。
【背景技術】
【０００２】
近年、携帯電話、ＰＤＡ、ノートブックコンピュータなどの各種携帯用電子機器の発展により、これに適用できる小型・軽量・薄型のフラットパネルディスプレイ装置に対する要求が増大している。このようなフラットパネルディスプレイ装置としては、ＬＣＤ、ＰＤＰ（Plasma Display Panel）、ＦＥＤ（Field Emission Display）、ＶＦＤ（Vacuum Fluorescent Display）などが盛んに研究されているが、量産化技術、駆動手段の容易性、高画質の実現という理由により、現在は液晶表示素子（ＬＣＤ）が注目を集めている。  
【０００３】
通常、液晶表示素子とは、対向する２枚の基板間に液晶を注入して液晶層を形成した後、前記液晶層に電界を印加して前記電界によって液晶分子を配列し、液晶分子の配列によって異なる光透過率にすることにより画像を表示する表示素子である。
【０００４】
このような液晶表示素子は、２枚の基板間に液晶層が形成され、前記液晶層に電界を印加する電極を含む液晶パネルと、前記液晶パネルに光を供給して液晶分子の配列によって異なる光量が透過するようにする光源に相当するバックライトと、前記液晶パネルの外郭に位置して前記液晶パネルの電極に信号を印加することにより液晶パネルを駆動する駆動部とからなる。
【０００５】
通常、前記駆動部は、駆動回路基板（プリント基板）により実現され、この駆動回路基板は、前記液晶パネルのゲートラインと接続されるゲート駆動回路基板と、データラインと接続されるデータ駆動回路基板とに分けられ、それぞれの駆動回路基板は、前記液晶パネルの一面に形成され、前記ゲートラインと接続されたゲートパッド部と、前記ゲートパッド部が形成された前記液晶パネルの一面と直交する上面に形成されたデータラインと接続されたデータパッド部とにそれぞれテープキャリアパッケージ（Tape Carrier Package）形態で実装されている。
【０００６】
しかしながら、従来のように、駆動回路基板をゲート用及びデータ用としてそれぞれゲートパッド部及びデータパッド部に実装すると、その体積及び重量が増加するという問題があった。特に、映像機器と音響機器を１つの携帯用電子機器として統合して使用する最近の携帯用マルチメディア機器は、映像を見るための画面のサイズが携帯電話などの従来の携帯用機器より大きいため、画像を表示するための十分な画面サイズを確保すると共に、機器全体のサイズ及び重量は低減する必要があった。
このような必要性から、最近は、ゲート駆動回路基板及びデータ駆動回路基板を１つに統合して液晶パネルの一面に実装するＧＩＰ（Gate In Panel）構造の液晶表示素子が提案されている。
【０００７】
図４は、従来のＧＩＰ構造の液晶表示素子１０を示す図であり、特に、このような構造の液晶表示素子１０は、ＧＩＰ構造を有するとともに、画面の縁部では設定された色が実現されて画質を向上させる額縁機能を有する液晶表示素子である。
図４に示すように、従来の液晶表示素子１０は、実際に画像が実現される表示領域２０と、表示領域２０の外縁部に形成され、設定された輝度の色を表示して表示領域２０の額縁効果を発揮する周縁領域３０と、周縁領域３０の外縁部に設置され、ゲート駆動回路及びデータ駆動回路などの駆動回路が形成されて表示領域２０内に信号を印加する外郭領域４０とからなる。
【０００８】
周縁領域３０は、所定輝度の色を表示して表示領域２０と外郭領域４０とを区分することにより表示領域２０に実現される画像が一層鮮明に使用者に表示されるようにすると共に、液晶表示素子１０の全般的な表示品質を向上させる役割を果たすものの、実際に画像が実現される領域ではない。従って、図４に示す構造の液晶表示素子１０は、実際に画像が実現されない周縁領域３０と外郭領域４０を有するので、携帯用電気機器のサイズを左右する液晶表示素子の面積の最小化には限界があった。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、前述したような従来の問題を解決するためになされたものであり、本発明の目的は、額縁効果を発揮する周縁領域の一部に駆動回路パターン及び駆動回路を形成することにより面積を最小化できる液晶表示素子を提供することにある。
【課題を解決するための手段】
【００１０】
このような目的を達成するために、本発明による液晶表示素子は、複数のゲートライン及びデータラインにより定義され、複数の薄膜トランジスタを備えて画像を実現する表示領域と、反射層が備えられて入力される光を反射する反射モードで色を実現する第１領域、並びに入力される光を遮断して駆動回路パターン及び駆動回路を備える第２領域からなり、前記表示領域の外縁部に形成されて設定された輝度の色を実現する周縁領域と、前記周縁領域の外縁部に形成されて駆動回路を備える外郭領域とからなる。
【００１１】
前記表示領域には、薄膜トランジスタが備えられた複数の画素が形成され、前記周縁領域は、反射層が備えられて色を実現する第１領域と、ブラックマトリクスにより遮断されて駆動回路パターンが形成される第２領域とからなる。また、外郭領域には駆動回路が形成される。
【発明の効果】
【００１２】
本発明は、設定された輝度の色を反射モードで実現する周縁領域の一部をブラックマトリクスにより遮断し、従来は外郭領域に形成されていた駆動回路パターン及び駆動回路の一部を前記ブラックマトリクスにより遮断された領域に形成することにより、外郭領域の面積を縮小することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して本発明について詳細に説明する。
図１は、本発明による液晶表示素子の構造を示す平面図である。図１に示すように、本発明による液晶表示素子１１０は、実際に画像が実現される表示領域１２０と、表示領域１２０の外縁部に形成され、設定された輝度の色を画面の周縁部に表示して額縁効果を発揮する周縁領域１３０と、周縁領域１３０の外縁部に設置され、ゲート駆動回路及びデータ駆動回路などの駆動回路が形成されて表示領域１２０内に信号を印加する外郭領域１４０とからなる。
【００１４】
表示領域１２０には、直交するように配列された複数のゲートライン及びデータラインにより定義される複数の画素（図示せず）が備えられ、前記画素内には、薄膜トランジスタと前記薄膜トランジスタを介して外郭領域１４０に形成された駆動回路から信号が印加される画素電極（図示せず）が形成される。前記駆動回路から画素電極に信号が印加されると、表示領域１２０の液晶層に電界が印加され、前記電界の印加によって液晶層の液晶分子が配列されて液晶層を透過する光透過率を調節することにより、表示領域１２０に画像を実現することができる。
【００１５】
周縁領域１３０にも複数の画素領域が形成されている。周縁領域１３０の画素電極にも信号が印加されて液晶層に電界が印加され、液晶分子が前記電界によって配列される。ここで、周縁領域１３０には設定された輝度の色が表示されて表示領域１２０を外郭領域１４０と区分し、表示領域１２０を一層鮮明にして表示品質を向上させる。
【００１６】
外郭領域１４０には、ゲート駆動回路及びデータ駆動回路などの駆動回路だけでなく、前記ゲート駆動回路と前記データ駆動回路を表示領域１２０と周縁領域１３０の薄膜トランジスタ及び画素電極と接続させて信号を印加するゲートパターン及びデータパターンも形成される。
【００１７】
一方、本発明による液晶表示素子１１０の外郭領域１４０の幅ｂは、図４に示す従来の液晶表示素子の外郭領域の幅ａより小さいが（ｂ＜ａ）、その理由を図２を参照して説明する。
【００１８】
図２は、図１のＡ領域の部分拡大図である。図２に示すように、本発明においては、周縁領域の外縁部に形成される外郭領域と、実際に駆動回路が形成されるＧＩＰ領域とが正確に一致しない。すなわち、本発明においては、ＧＩＰ領域の一部が周縁領域と重なる。つまり、駆動回路が外郭領域にのみ形成されるのではなく、周縁領域の一部にも形成されるということである。従って、従来の液晶表示素子の場合、外郭領域がＧＩＰ領域と一致していたので、外郭領域の幅がＧＩＰ領域の幅ａと同一であったが、本発明は、外郭領域の幅ｂがＧＩＰ領域の幅ａから周縁領域の駆動回路が形成される領域の幅（すなわち、ＧＩＰ領域と重なる周縁領域の幅）を引いたものと同一になる。
【００１９】
このように、本発明は、駆動回路の一部を外郭領域でない周縁領域に形成することにより、外郭領域を従来に比べて縮小できるが、このような本発明の構造を図３を参照してより詳細に説明する。
【００２０】
図３は、本発明による液晶表示素子の構造を示す断面図である。
図３に示すように、本発明による液晶表示素子は、透明なガラスなどで形成された第１基板２１０及び第２基板２５０と、第１基板２１０と第２基板２５０との間に形成された液晶層２７０とからなる。ここで、前記液晶表示素子は、表示領域と周縁領域及び外郭領域とからなり、前記周縁領域は、第１領域及び第２領域とからなる。
【００２１】
前記表示領域は、実際に画像が実現される領域であり、液晶層２７０を透過する光の透過率を調節して画像を実現する透過モードの表示領域であり、前記周縁領域は、実際に画像は実現されないが、画面の周縁部に設定された色を実現する領域であり、外部から入力される光を反射して画像を実現する反射モードの表示領域である。また、前記外郭領域は、駆動回路が形成され、実際は画面上に表示されない領域である。
【００２２】
以下、前記周縁領域を反射モードに形成する理由について説明する。
前記周縁領域は、多様な形態の動画像が実現される領域でなく、設定された輝度の色を画面の周縁部に実現することにより、表示領域の表示品質を向上させる役割を果たす。実際に、周縁領域に実現される色の輝度は、前記表示領域に実現される画像の品質を向上させるために、前記表示領域の輝度より非常に低く実現される必要があるので、高くなくてもよい。従って、電力消費が多い透過モードではなく、反射モードで前記周縁領域の色を実現しても所望の輝度が得られる。
【００２３】
第１基板２１０の表示領域にはゲート電極２２０が形成され、前記周縁領域の第２領域にはゲートパターン２４２が形成される。ゲートパターン２４２は、前記周縁領域に形成されるゲート駆動回路と表示領域の電極とを接続させて前記表示領域の電極に信号を供給するためのパターンであり、従来は、前記外郭領域に形成されていたが、本発明においては、前記周縁領域に形成される。
【００２４】
ゲート電極２２０とゲートパターン２４２は、異なる工程で形成することもできるが、工程の単純化及びコストの低減のためには、同一工程で同時に形成することが好ましい。また、図に示してはいないが、ゲート電極２２０とゲートパターン２４２を形成するときにゲートラインも形成される。
【００２５】
ゲート電極２２０及びゲートパターン２４２は、第１基板２１０上にＡｌ、Ｍｏ、Ｃｒ、Ｃｕ、Ａｌ合金、Ｍｏ合金、Ｃｒ合金、Ｃｕ合金などの金属をスパッタリング法で単一層又は多重層に形成した後、フォトレジストを用いたフォトエッチング工程でエッチングして形成される。
【００２６】
ゲート電極２２０及びゲートパターン２４２が形成された第１基板２１０には、ＳｉＯｘやＳｉＮｘなどの無機物質からなるゲート絶縁層２１２が形成される。また、表示領域のゲート絶縁層２１２上に半導体層２２１が形成され、その上にオーミックコンタクト層２２２、ソース電極２２３、及びドレイン電極２２４が形成されることにより、前記表示領域に薄膜トランジスタが形成される。ここで、前記周縁領域にもゲート電極、半導体層、ソース電極、及びドレイン電極からなる薄膜トランジスタが形成されるが、説明の便宜上、図面から省略した。前記周縁領域に形成される薄膜トランジスタは、前記表示領域に形成される薄膜トランジスタと構造及び工程が同一であるので、前記表示領域に形成された薄膜トランジスタを説明することにより、前記周縁領域の薄膜トランジスタに関する説明に代える。
【００２７】
半導体層２２１は、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition process）で非晶質半導体をゲート絶縁層２１２上に積層して形成し、前記形成された半導体層２２１に不純物を注入してオーミックコンタクト層２２２を形成する。
【００２８】
ソース電極２２３及びドレイン電極２２４は、スパッタリング法でＡｌ、Ｍｏ、Ｃｒ、Ｃｕ、Ａｌ合金、Ｍｏ合金、Ｃｒ合金、Ｃｕ合金を単一層又は多重層に形成した後、フォトエッチング法でエッチングして形成される。ここで、ソース電極２２３及びドレイン電極２２４の形成と同時に、データライン及びデータパターン２４４が形成される。データパターン２４４は、周縁領域の第２領域に形成され、外郭領域に形成されたデータ駆動回路の信号を表示領域の電極に伝送するために形成される。
【００２９】
ソース電極２２３及びドレイン電極２２４が形成された第１基板２１０の表示領域及び周縁領域には、第１保護層２１４が形成される。第１保護層２１４は、ＳｉＮｘやＳｉＯｘなどの無機物質を第１基板の上部にＰＥＣＶＤ法で積層したり、ＢＣＢ（Benzo Cyclo Butene）又はフォトアクリル（photo acryl）などからなる有機物質を第１基板の上部に塗布することにより形成される。
【００３０】
前記周縁領域の第１領域の第１保護層２１４上には、フォトアクリルからなる第２保護層２１６が形成され、その上に反射層２３４が形成される。第２保護層２１６は、扁平に形成することもできるが、図に示すように、表面にエンボスを形成して外部から入射した光が反射層２３４で多様な方向に反射するようにすることが好ましい。反射層２３４は、ＡｌやＡｌＮｄなどの反射率のよい金属層をスパッタリング法で形成した後、フォトエッチング法でエッチングして形成される。一方、前記周縁領域の第２領域には第２保護膜２１６が形成されない。すなわち、前記周縁領域の全体に第２保護膜２１６を形成した後、第２領域の第２保護膜２１６をエッチングして第１保護膜２１４を外部に露出させる。
【００３１】
前記表示領域の第１保護膜２１４と前記周縁領域の第１領域の反射層２３４には画素電極２３２が形成され、第２領域の第１保護膜２１４には接続パターン２４６が形成される。画素電極２３２と接続パターン２４６は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明な導電物質を積層した後、フォトエッチング法でエッチングして形成される。画素電極２３２と接続パターン２４６は、それぞれ異なる工程で形成することもできるが、工程の単純化及びコストの低減のために同一工程で形成することが好ましい。
【００３２】
さらに、前記表示領域の第１保護層２１４には第１コンタクトホール２１７ａが、前記周縁領域の第２領域のゲート絶縁層２１２と第１保護層２１４には第２コンタクトホール２１７ｂが、前記周縁領域の第１保護層２１４には第３コンタクトホール２１７ｃが形成され、表示領域の画素電極２３２は、第１コンタクトホール２１７ａを介して薄膜トランジスタのドレイン電極２２４と電気的に接続され、第２領域の接続パターン２４６は、第２コンタクトホール２１７ｂ及び第３コンタクトホール２１７ｃを介してゲートパターン２４２とデータパターン２４４に電気的に接続される。実質的に、ゲートパターン２４２とデータパターン２４４に接続される接続パターンは、電気的に絶縁された２つの接続パターンであるが、図面には、説明の便宜のために、１つの接続パターンとして示す。
【００３３】
第２基板２５０には、ブラックマトリクス２５２、カラーフィルタ層２５４、及び共通電極２５６が形成される。ブラックマトリクス２５２は、ＣｒやＣｒＯｘからなる単一層又は多重層を積層及びエッチングして形成され、画像非表示領域に透過する光を遮断して画質の低下を防止する。
【００３４】
カラーフィルタ層２５４は、Ｒ（赤）、Ｇ（緑）、及びＢ（青）のカラーフィルタが繰り返し配置されて実際に色を実現する。共通電極２５６は、第１基板２１０の画素電極２３２と対向し、共通電極２５６には共通電圧が印加され、画素電極２３２には画素電圧が印加されることにより、液晶層２７０に電界を形成する。
【００３５】
ブラックマトリクス２５２は、表示領域の画像非表示領域、すなわち、薄膜トランジスタ形成領域、ゲートライン形成領域、及びデータライン形成領域に形成されて該当領域から光が漏れることを防止する。
【００３６】
さらに、ブラックマトリクス２５２は、前記周縁領域の第２領域に形成されるが、以下、その理由について説明する。
前述したように、前記周縁領域は、設定された輝度の色を実現するが、実際に画像が実現される画像表示領域である。しかしながら、前記周縁領域に実現される画像は、前記表示領域と前記外郭領域とを区分し、前記表示領域に表示される画像をより高品質に表示するためのものである。よって、前記周縁領域に表示される画像又は色の輝度が前記表示領域に表示される画像又は色の輝度より高い場合、前記周縁領域の画像が表示領域に実現される実際の画像の鑑賞の妨げとなる。従って、前記周縁領域に実現される画像は、低い輝度を有する必要があるため、前記周縁領域の第２領域にブラックマトリクス２５２を形成する。前記第２領域にブラックマトリクス２５２を形成することにより、外部から前記第２領域に入射する光の一部を遮断することができ、前記第１領域に入射して反射層２３４で反射する光のみが液晶層２７０を透過するので、輝度を低く形成することができる。
【００３７】
このように、本発明においては、前記周縁領域の第２領域の第２基板２５０にブラックマトリクス２５２を形成してこの領域を反射表示領域として使用しないため、第１基板２１０の第２保護層２１６と反射層２３４を除去できる。従って、前記第２領域の第１基板２１０には、従来外郭領域に形成されていたゲートパターン２４２とデータパターン２４４を形成できる。
【００３８】
前記周縁領域の第２領域の第２保護層２１６を除去しない場合は、接続パターン２４６を前記第２領域の第１保護層２１４上に形成できないため、ゲートパターン２４２及びデータパターン２４４と接続パターン２４６とを第２領域内で接続させることができなくなり、その結果、ゲートパターン２４２とデータパターン２４４を第２領域内に形成できなくなる。従って、ゲートパターン２４２とデータパターン２４４を第２領域に形成するためには、第２保護膜２１６を除去することが好ましい。
【００３９】
もちろん、前記周縁領域の第２領域の第１保護層２１４に接続パターン２４６を形成してゲートパターン２４２及びデータパターン２４４と接続パターン２４６とを接続させることもできる。しかしながら、この場合、前記周縁領域の第１領域に形成される画素電極２３２を前記表示領域の画素電極２３２及び第２領域の接続パターン２４６とは別の工程で形成しなければならない。すなわち、第１基板２１０の全体に第１保護膜２１４を形成した後、ＩＴＯやＩＺＯなどの透明な導電物質を積層及びエッチングして前記表示領域の画素電極２３２及び前記第２領域の接続パターン２４６を形成し、第２保護膜２１６を形成した後、前記第１領域に画素電極２３２を形成しなければならない。従って、前記第２領域の第２保護層２１６を除去して接続パターン２４６をゲートパターン２４２及びデータパターン２４４に接続する構成に比べて工程数が増加する。また、第１保護膜２１４と第２保護膜２１６を連続積層できないため、工程が複雑となり、工程時間が増加する。
【００４０】
前述したように、本発明においては、従来は外郭領域に形成されていたゲートパターン２４２とデータパターン２４４を前記周縁領域に形成するため、前記外郭領域の面積を最小化することができ、液晶表示素子のサイズを小型化することができる。
【００４１】
前記外郭領域には、ゲート駆動回路２６２とデータ駆動回路２６４が形成される。図面には詳細に示していないが、ゲート駆動回路２６２とデータ駆動回路２６４は、それぞれ複数のＣＭＯＳ（Complementary Metal-Oxide Ｓemiconductor）などの複数の薄膜トランジスタと、第１基板２１０上に形成されて前記薄膜トランジスタに接続される複数の素子とからなる。
ここで、前記薄膜トランジスタは、非晶質半導体で形成することもでき、結晶質半導体で形成することもできるが、ゲート駆動回路２６２の薄膜トランジスタは非晶質半導体で形成し、データ駆動回路２６４の薄膜トランジスタは結晶質半導体で形成することが好ましい。
【００４２】
ゲート駆動回路２６２とデータ駆動回路２６４の薄膜トランジスタは、表示領域に形成される薄膜トランジスタと同一工程又は異なる工程で形成される。特に、データ駆動回路２６４の薄膜トランジスタを結晶質半導体で形成する場合、非晶質半導体を積層した後、結晶化する工程が追加される。すなわち、非晶質半導体層を形成した後、レーザを利用するＳＬＳ（Sequential Lateral Solidification）工程のような結晶化工程を追加して非晶質半導体層を単結晶半導体層又は多結晶半導体層に形成する。
【００４３】
一方、図３において、前記周縁領域の第２領域には、前記外郭領域のゲート駆動回路２６２及びデータ駆動回路２６４と前記表示領域の電極とを接続するゲートパターン２４２及びデータパターン２４４のみが形成されているが、前記第２領域には、ゲートパターン２４２、データパターン２４４、ゲート駆動回路２６２、及びデータ駆動回路２６４の素子、例えば、ＣＭＯＳ薄膜トランジスタや他の素子を形成することもできる。
【００４４】
図３において、前記外郭領域にゲート駆動回路２６２及びデータ駆動回路２６４が形成され、前記周縁領域の第２領域にはゲートパターン２４２とデータパターン２４４又はゲート駆動回路２６２及びデータ駆動回路２６４の一部が形成されているが、前記外郭領域にはゲート駆動回路２６２のみを形成し、前記第２領域にはゲートパターン２４２及びゲート駆動回路２６２の一部のみを形成することもできる。ここで、データ駆動回路は、ＦＰＣ（Flexible Printed Circuit）のように第１基板２１０の外部で第１基板２１０と接着する別途の基板に形成することもできる。また、前記外郭領域にはデータ駆動回路２６４のみを形成し、前記第２領域にはデータパターン２４４及びデータ駆動回路２６４の一部のみを形成することもできる。
【００４５】
前述したように、本発明は、周縁領域の第２領域、すなわち、ブラックマトリクスにより遮断される領域の保護層を除去した後、外郭領域に形成されるゲートパターン及びデータパターン又はゲート駆動回路及びデータ駆動回路が配置されるので、前記第２領域の幅だけ前記外郭領域の幅が減少して液晶表示素子の全面積を最小化することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明による液晶表示素子の構造を示す平面図である。
【図２】図２のＡ領域の部分拡大図である。
【図３】本発明による液晶表示素子の断面図である。
【図４】従来の液晶表示素子の構造を示す平面図である。
【図１】
2010009002.tif 000003
【図２】
2010009002.tif 000004
【図３】
2010009002.tif 000005
【図４】
2010009002.tif 000006