(57)【要約】      （修正有）【課題】隔壁上からの成膜によって分断され、微細化パターニングされた半導体層を備えながら、半導体層に影響されずに画素電極を形成できることで画質の向上が図られた表示装置を提供する。【解決手段】薄膜トランジスタＴｒとこれに接続された透明画素電極２３とを基板３上に配列形成してなる表示装置において、薄膜トランジスタのソース／ドレイン１３ｓｄが形成された基板３上に、絶縁性の隔壁層１５が設けられ、隔壁層には薄膜トランジスタのチャネル部に対応する位置に第１開口１５ａが設けられると共に、透明画素電極の形成領域に対応する位置に第２開口１５ｂが設けられている。第１開口底部には薄膜トランジスタの活性層を構成するチャネル部半導体層１７ｃｈを設け、第２開口底部の半導体層１７は除去する。隔壁層および半導体層１７が形成された基板上を覆う絶縁膜２１上に、第２開口に重ねて透明画素電極２３を設ける。【選択図】図２
2010002675.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた薄膜トランジスタと、
前記薄膜トランジスタのチャネル部に対応する位置に第１開口が設けられると共に、画素電極の形成領域に対応する位置に第２開口が設けられた絶縁性の隔壁層と、
前記第１開口底部に設けられた前記薄膜トランジスタの活性層を構成するチャネル部半導体層と、
前記第１開口および前記第２開口を埋め込むように前記隔壁層上および前記基板上に形成された絶縁膜と、
前記絶縁膜上に形成された前記画素電極とを有する表示装置。
【請求項２】
請求項１記載の表示装置において、
前記隔壁層には、前記薄膜トランジスタのソース電極またはドレイン電極に達する第３開口が設けられ、
前記第３開口の底部において、前記画素電極が前記絶縁膜に設けられた接続孔を介して前記ソース電極または前記ドレイン電極に接続されている表示装置。
【請求項３】
請求項１記載の表示装置において、
前記隔壁層の上部には前記チャネル部半導体層と同一材料からなる半導体層が設けられている表示装置。
【請求項４】
請求項１記載の表示装置において、
前記チャネル部半導体層は有機材料からなる表示装置。
【請求項５】
請求項1記載の表示装置において、
前記基板に対向するように設けられた対向基板を有し、
前記基板と、当該対向基板との間に液晶層が挟持されている表示装置。
【請求項６】
請求項１記載の表示装置において、
前記絶縁膜上には前記画素電極に接続された反射画素電極が設けられている表示装置。
【請求項７】
請求項１記載の表示装置において、
前記薄膜トランジスタはボトムゲート型であり、
前記基板と前記チャネル部半導体層との間には、当該基板側から順にゲート電極およびゲート絶縁膜が設けられている表示装置。
【請求項８】
請求項１記載の表示装置において、
前記薄膜トランジスタはトップゲート型であり、
前記チャネル部半導体層の上部には、ゲート絶縁膜を介してゲート電極が設けられている表示装置。
【請求項９】
請求項８記載の表示装置において、
前記薄膜トランジスタのソース電極およびドレイン電極と同一層からなる電極と該電極上部のゲート電極と同一層に設けられた電極によって容量素子が設けられた
表示装置。
【請求項１０】
基板上に薄膜トランジスタのソース電極およびドレイン電極を形成する工程と、
前記基板上に前記ソース電極およびドレイン電極を覆うように前記ソース電極の端部と前記ドレイン電極の端部を露出する第１開口と当該第１開口と分離された第２開口を備えた絶縁性の隔壁層を形成する工程と、
前記第１開口の底部に当該半導体層からなるチャネル部半導体層を形成する工程と、
前記基板の上方に前記隔壁層および半導体層を覆うように前記第１開口および前記第２開口を埋め込む状態で絶縁膜を形成する工程と、
前記絶縁膜上に画素電極を形成する工程とを行う
表示装置の製造方法。
【請求項１１】
請求項１０記載の表示装置の製造方法において、
前記チャネル部半導体層を形成する工程は、前記隔壁層の上部からの半導体層の成膜により、当該隔壁層の上部とは分断された状態で前記第１開口の底部に当該半導体層からなるチャネル部半導体層を形成する表示装置の製造方法。
【請求項１２】
請求項１１記載の表示装置の製造方法において、
前記チャネル部半導体層を形成する工程は、前記隔壁層の上部からの半導体層の成膜により、当該隔壁層の上部とは分断された状態で前記第１開口の底部に当該半導体層からなるチャネル部半導体層を形成すると供に、第２の開口の底部に前記チャネル部半導体層と同一材料からなる半導体層を形成し、
前記チャネル部半導体層を形成する工程の後に前記第２の開口の底部から前記半導体層を除去する工程を行う表示装置の製造方法。
【請求項１３】
請求項１０記載の表示装置の製造方法において、
前記チャネル半導体層を形成する工程は、半導体材料が含まれた溶液を第１開口底部のみに選択的に形成する方法により前記第１開口の底部に当該半導体層からなるチャネル部半導体層を形成する表示装置の製造方法。
【請求項１４】
請求項１０記載の表示装置の製造方法において、
前記隔壁層を形成する工程では、前記第１開口および第２開口と共に、前記ソース電極または前記ドレイン電極に達する第３開口を当該隔壁層に形成し、
前記絶縁膜を形成する工程では、前記第３開口をも埋め込む状態で前記絶縁膜を形成し、
前記絶縁膜を形成する工程の後に、前記第３開口の内側の当該絶縁膜において前記ソース電極または前記ドレイン電極に達する接続孔を形成する工程を行い、
前記画素電極を形成する工程では、前記接続孔を介して前記ソース電極または前記ドレイン電極に接続された状態で当該画素電極を形成する
表示装置の製造方法。
【請求項１５】
請求項１０記載の表示装置の製造方法において、
前記隔壁層を形成する工程では、前記第１開口および第２開口と共に、前記ソース電極または前記ドレイン電極に達する第３開口を当該隔壁層に形成し、
前記チャネル部半導体層を形成する工程は、前記隔壁層の上部からの半導体層の成膜により、当該隔壁層の上部とは分断された状態で前記第１開口の底部に当該半導体層からなるチャネル部半導体層を形成し、
前記絶縁膜を形成する工程では、前記第３開口をも埋め込む状態で前記絶縁膜を形成し、
前記絶縁膜を形成する工程の後に、当該絶縁膜に、前記隔壁上の半導体層に対して絶縁性を保った状態で、当該第３開口の内側において前記ソース電極または前記ドレイン電極に達する接続孔を形成する工程を行い、
前記画素電極を形成する工程では、前記接続孔を介して前記ソース電極または前記ドレイン電極に接続された状態で当該画素電極を形成する
表示装置の製造方法。
【請求項１６】
請求項１５記載の表示装置の製造方法において、
前記チャネル部半導体層を形成する工程は、前記隔壁層の上部からの半導体層の成膜により、当該隔壁層の上部とは分断された状態で前記第１開口の底部に当該半導体層からなるチャネル部半導体層を形成すると供に、第２の開口の底部に前記チャネル部半導体層と同一材料からなる半導体層を形成し、
前記チャネル部半導体層を形成する工程の後に前記第２開口の底部から前記半導体層を除去することにより当該絶縁膜上の半導体層に対して絶縁性を保った状態で、当該第３開口の内側において前記ソース電極または前記ドレイン電極に達する接続孔を形成する工程を行う
表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特には微細にパターニングされた薄膜の半導体層を備えた表示装置とその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（thin film transistor）は、電子回路、特にはアクティブマトリックス駆動のフラット型表示装置における画素トランジスタとして広く用いられている。近年、このような薄型の半導体装置に用いる半導体層として、有機材料を用いることが注目されている。有機材料を半導体層に用いた半導体装置は、無機材料を半導体層に用いた構成と比較して、半導体層を低温で成膜することが可能である。このため、大面積化に有利であると共に、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能であり、多機能化と共に低コスト化も期待されている。
【０００３】
有機材料からなる半導体層をパターン形成するには、例えば印刷法やメタルマスクを用いた蒸着法が行われる。またこの他にも、レジストパターン上から有機材料層を形成した後にレジストパターンと共にその上部の有機半導体層部分を選択的にリフトオフ除去する方法、レジストパターンをマスクに用いて半導体層をパターンエッチングする方法などが行われる。
【０００４】
しかしながら、印刷法やメタルマスクを用いた蒸着方法では、パターンの精細度に限界があった。また特にメタルマスクを用いた蒸着法では、大面積の基板上に位置精度良好にパターン形成を行うことも困難であった。さらに、レジストパターンを用いる方法では、レジストパターンの除去に用いるレジスト剥離液が、有機半導体層にもダメージを与えるため、有機半導体層中のリーク電流の増加や移動度の低下や閾値のシフトが生じてしまう問題があった。
【０００５】
そこで、半導体層を形成する基板上に段差の大きな隔壁（パターン化絶縁層）を形成し、この隔壁上から半導体層を成膜することにより、隔壁の下部と上部とで分断されたパターン形状の半導体層を形成する方法が提案されている。この場合、例えばゲート電極を覆うゲート絶縁膜上にソース／ドレインをパターン形成し、この上部に隔壁を形成する。そしてこの隔壁上からの半導体層の成膜により、隔壁の上部の半導体層に対して分断された状態で、下部におけるソース／ドレイン間にチャネル部となる半導体層を形成する（下記特許文献１および非特許文献１参照）。
【０００６】
また上記半導体層を備えた薄膜トランジスタを画素トランジスタとした液晶表示装置においては、ゲート絶縁膜上に、ソース／ドレインに接続させた状態で、ソース／ドレインと同一層または別の層で画素電極を設けておく。その後上述したと同様に、これらのソース／ドレインおよび画素電極上に隔壁を形成し、この隔壁上からの半導体層の成膜により、ソース／ドレイン間にチャネル部となる半導体層を形成する。そして、これらを覆う状態で絶縁性の保護膜を介して配向膜を形成し、対向側の基板との間に液晶層を狭持させる（同様に下記特許文献１参照)。
【０００７】
【特許文献１】特開２０００−２６９５０４号公報（特に図１，図６および関連の記載を参照）
【非特許文献１】Stijn De Vusser et al，“Integrated shodow mask method for patterning small molecule organic semiconductor”，「Applied Physics Letters 88」，2006 American Institute of physics，2006年，103501-1〜103501-3
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、以上のように特許文献１に開示された構成の液晶表示装置においては、画素電極に対して隔壁および半導体層が重ねられた状態となる。このため、表示光は、半導体層および隔壁を透過して表示されことになり、半導体層および隔壁の存在により透過光が着色し、画質の色合いに影響を及ぼす。
【０００９】
また、薄膜トランジスタに接続された画素電極を保護膜上に引き出した場合であっても、保護膜下の全面に半導体層が設けられているため、透過光の半導体層による着色が避けられない。
【００１０】
そこで本発明は、隔壁上からの成膜によって分断されパターニングされたことで微細化された半導体層を備えながらも、半導体層による透過光の着色を避け、これにより画質の良好な表示装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
このような目的を達成するための本発明の表示装置は、薄膜トランジスタと当該薄膜トランジスタに接続された画素電極とを基板上に配列形成してなる表示装置において、薄膜トランジスタのソース／ドレインが形成された基板上に、絶縁性の隔壁層が設けられている。隔壁層には、薄膜トランジスタのチャネル部に対応する位置に第１開口が設けられると共に、画素電極の形成領域に対応する位置に第２開口が設けられている。第１開口底部には、前記薄膜トランジスタの活性層を構成するチャネル部半導体層が設けられている一方、前記第２開口底部の半導体層は除去されている。そして、隔壁層および半導体層が形成された基板上を覆う絶縁膜上に、第２開口に重ねて画素電極が設けられていることを特徴とする。
【００１２】
このような構成の表示装置は、隔壁層に設けた第１開口底部にチャネル部半導体層が設けられているため、このチャネル部半導体層は、隔壁層上からの半導体層の成膜によって微細に分断されてパターニングされたものとなる。しかも、この隔壁層には、第１開口と共に画素電極に重なる位置に第２開口が設けられ、第２開口内の半導体層が除去されているため、画素電極を透過する光が、半導体層や隔壁層に影響されることなく取り出される。
【００１３】
また本発明は、上述した表示装置の製造方法でもあり、先ず、基板上に薄膜トランジスタのソース／ドレインを形成する。次に、ソース／ドレインの端部間を露出する第１開口と前記ソース／ドレインと重ならない位置に第２開口を備えた絶縁性の隔壁層を、前記基板上に形成する。その後、前記第１開口の底部に当該半導体層からなるチャネル部半導体層をパターン形成する。次いで、チャネル部半導体層のパターン形成工程において前記第２開口の底部に成膜された半導体層を除去する。その後、隔壁層および半導体層を覆う状態で前記基板の上方に絶縁膜を形成し、この絶縁膜上に画素電極を形成する。
【発明の効果】
【００１４】
以上説明したように本発明によれば、隔壁層上からの成膜により微細に分断されてパターニングされたチャネル部半導体層を備えながらも、隔壁層やこの上部に残される半導体層に影響されることのない画素電極を得ることができ、これにより画素電極を有する表示装置の画質の向上を図ることが可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、本発明をアクティブマトリックス方式の液晶表示装置に適用した各実施形態を説明する。
【００１６】
＜第１実施形態＞
図１は、第１実施形態の表示装置１-1における駆動側基板の1画素分の概略平面図であり、画素駆動用の薄膜トランジスタＴｒとしてボトムゲート型の薄膜トランジスタを用いたものである。また図２は、図1に示す表示装置１-1の概略断面図であり、図１におけるＡ−Ａ’断面に対応する。以下、これらの図面に基づいて第１実施形態の表示装置１-1の構成を説明する。
【００１７】
第1実施形態の表示装置１-1は、可視光に対する透過性(以下、光透過性と記す）を有する基板３上の第１層目に、走査線５と共通配線７と（平面図のみに図示）が水平方向に配線されている。各走査線５からは薄膜トランジスタＴｒのゲート電極５ｇが共通配線７側に向かって垂直方向に延設されている。また、各共通配線７の中間部は、容量素子Ｃｓの下部電極７ｃとしてパターニングされている。
【００１８】
以上のような走査線５および共通配線７を覆う状態で、光透過性のゲート絶縁膜９（断面図のみに図示）が設けられている。
【００１９】
このゲート絶縁膜９上の第２層目には、複数の信号線１３（平面図のみに図示）が、走査線５および共通配線７に対して垂直に配置されている。
【００２０】
各信号線１３からは、薄膜トランジスタＴｒの一方のソース／ドレイン１３ｓｄが、ゲート電極５ｇ側に向かって水平方向に延設されている。ゲート電極５ｇを挟んで配置されるもう一方のソース／ドレイン１３ｓｄは、容量素子Ｃｓの上部電極を兼ねており、ゲート絶縁膜９を介して下部電極７ｃ上に重なるように延設して配置され、これらの積層部分が容量素子Ｃｓとして構成されている。
【００２１】
そして、信号線１３、およびソース／ドレイン１３ｓｄが形成された基板３の上部には、絶縁性の隔壁層１５が設けられている。この隔壁層１５は、薄膜トランジスタＴｒのチャネル部に対応する位置、すなわちソース／ドレイン１３ｓｄ−１３ｓｄ間であってゲート電極５ｇ上に対応する位置に、第１開口１５ａを有している。また隔壁層１５には、この第１開口１５ａと共に、基板３上を広く開口する第２開口１５ｂと、さらに容量素子Ｃｓを構成するソース／ドレイン１３ｓｄに達する第３開口１５ｃとが設けられている。これらの第２開口１５ｂおよび第３開口１５ｃは、第１開口１５ａと分離できていれば良い。
【００２２】
また、この隔壁層１５は、次に説明する半導体層１７が、隔壁層１５の上部と下部とで分断されるように構成されていることが重要である。このような隔壁層１５は、半導体層１７よりも充分に厚い膜厚を備えており、かつ第１開口１５ａ、第２開口１５ｂ、および第３開口１５ｃの側壁が、垂直か、より好ましくは開口上部に向かって開口径が狭くなるように傾斜した逆テーパ形状であることとする。
【００２３】
このような隔壁層１５の側壁形状(断面形状）は、図示したように傾斜角度が略均一に保たれた逆テーパ形状であっても良い。また、積層膜で構成された隔壁層１５において、下層膜ほど開口幅を広くした構成であっても良い。さらに、次に説明する半導体層１７が隔壁層１５の上部と下部とで分断されるのであれば、その形状は限定されないものとする。
【００２４】
このような隔壁層１５の第１開口１５ａ底部には、薄膜トランジスタＴｒの活性層を構成するチャネル部半導体層１７ｃｈが設けられている。そして、ゲート電極５ｇと、ゲート絶縁膜９を介してゲート電極５ｇの両脇上に配置されたソース／ドレイン１３ｓｄと、これらのソース／ドレイン１３ｓｄに接してゲート電極５ｇ上に積層されたチャネル部半導体層１７ｃｈとで薄膜トランジスＴｒが構成されている。
【００２５】
このチャネル部半導体層１７ｃｈは、隔壁層１５の上部から成膜された半導体層１７(断面図のみに図示）からなり、隔壁層１５上における半導体層１７とは分断された状態で第１開口１５ａの底部に設けられている。また第２開口１５ｂ底部の半導体層１７は、広い範囲で除去されていることとする。
【００２６】
そして以上のようなチャネル部半導体層１７ｃｈおよび隔壁層１５が設けられた基板３上には、断面図のみに図示した第１絶縁膜１９が設けられている。第１絶縁膜１９は、チャネル部半導体層１７ｃｈの保護膜となるものである。この第１絶縁膜１９には、第３開口１５ｃ内において、容量素子Ｃｓの上部電極を構成するソース／ドレイン１３ｓｄに達する第１接続孔１９ａが設けられていることとする。尚、第１接続孔１９ａ底部の半導体層１７も除去されていることとする。
【００２７】
さらに第１絶縁膜１９には、隔壁層１５の第２開口１５ｂに重なる部分が広い範囲で除去された開口窓１９ｂが設けられていても良い。
【００２８】
このような第１絶縁膜１９が設けられた基板３上には、基板３上の全面を覆う状態で第２絶縁膜２１が設けられている。この第２絶縁膜２１は、光透過性材料からなることが重要であり、例えば平坦化絶縁膜として設けられていても良い。このような第２絶縁膜２１には、第１絶縁膜１９に設けた第１接続孔１９ａ内においてソース／ドレイン１３ｓｄに達する第２接続孔２１ａが形成されている。この第２接続孔２１ａは、隔壁１５上の半導体層１７に対して絶縁性を保って設けられることとする。
【００２９】
そして、この第２絶縁膜２１上に、第２接続孔２１ａを介してソース／ドレイン１３ｓｄに接続された透明画素電極２３が設けられている。この透明画素電極２３は、透明導電性材料からなる光透過性を有し、走査線５および信号線１３の各交差部に設定された各画素内の広い範囲に設けられ、第２開口１５ｂ上を覆う状態でパターン形成されていることとする。
【００３０】
そして、このような透明画素電極２３を覆う状態で、基板３の上方に配向膜２５が設けられ、駆動側の基板３の上部が構成されている。
【００３１】
尚、上述した構成において、透明画素電極２３に積層形成される層、および基板３は、可能な限り可視光透過率が良好であるものが用いられていることとする。
【００３２】
一方、以上のような駆動側の基板３における透明画素電極２３の形成面側には、断面図のみに図示した対向基板３１が設けられている。この対向基板３１は、光透過性材料からなり透明画素電極２３に向かう面上には、全画素に共通の透明導電性材料からなる光透過性の共通電極３３が設けられ、この共通電極３３を覆う状態で配向膜３５が設けられている。そして、二つの基板の配向膜２５−３５間に、スペーサ（図示省略）と共に液晶層ＬＣが挟持されている。
【００３３】
そして、ここでの図示を省略した偏向板を、基板３の外側と対向基板３１の外側に配置することにより、表示装置１-1が構成されている。
【００３４】
このような表示装置１-1では、偏向板を通過して基板３側から入射した光は、透明画素電極２３を透過して液晶層ＬＣに達する。そして、透明画素電極２３および共通電極３３への電圧の印加状態によって所定に配向した液晶層ＬＣを通過することで所定の偏向状態となった光のみが、対向基板３１側の偏向板を通過して表示光として取り出される。
【００３５】
次にこのような表示装置１-1の製造方法を図３の断面工程図に基づいて説明する。
【００３６】
先ず、図３（１）に示すように、光透過性の基板３を用意する。この基板３は、プラスチック、ガラス等、材質が限定されることはなく、ガラス基板またはプラスチック基板上に絶縁性の保護膜などが形成されているものであっても良い。ただし、可視光透過率が良好（８０％以上）であるものが好ましい。また、ここで作製する表示装置がフレキシブル・ディスプレイである場合には、プラスチック基板を用いることが好ましい。
【００３７】
この基板３上に、第１層目のゲート電極５ｇおよび下部電極７ｃと共に、ここでの図示を省略した走査線および共通配線を配線形成する。これらの電極および配線の形成は、公知の技術および材料を適用することができ、これらが限定されることはない。例えば、より微細な電極および配線を形成するには、リソグラフィー法を適用することが好ましい。この場合、例えば成膜した電極材料層をリソグラフィー法によって形成したレジストパターンをマスクに用いてパターンエッチングする。電極材料層としては、例えばアルミニウム（Ａｌ）、金（Ａｕ）、金（Ａｕ）とクロム（Ｃｒ）との積層膜、銀(Ａｇ）、パラジウム（Ｐｄ）、さらにはこれらの積層膜などが用いられるが、これらに限定されることはない。
【００３８】
次に、ゲート電極５ｇおよび下部電極７ｃなどを覆う状態で、基板３上に光透過性のゲート絶縁膜９を成膜する。ゲート絶縁膜９の形成は、公知の技術および材料を適用することができ、酸化シリコンや窒化シリコンなどの無機材料膜、さらにはポリビニルフェノールやポリメタクリル酸メチル（ＰＭＭＡ）などの有機材料膜が用いられるが、これらが限定されることはない。
【００３９】
次いで、ゲート絶縁膜９上の第２層目に、ソース／ドレイン１３ｓｄおよび信号線を配線形成する。これらの電極および配線の形成は、公知の技術および材料を適用することができ、例えば第１層目のゲート電極５ｇおよび下部電極７ｃと同様に形成される。これにより、下部電極７ｃと一方のソース／ドレイン１３ｓｄ間にゲート絶縁膜９を狭持してなる容量素子Ｃｓを得る。
【００４０】
次に、ソース／ドレイン１３ｓｄが形成されたゲート絶縁膜９上に、側壁逆テーパ形状の第１開口１５ａ、第２開口１５ｂ、および第３開口１５ｃを備えた隔壁層１５を形成する。尚、各開口１５ａ，１５ｂ，１５ｃの形成位置は、図１,２を用いて説明した通りであり、ゲート電極５ｇ上に第１開口１５ａを形成し、基板３上を広く開口する形状で第２開口１５ｂを形成し、容量素子Ｃｓを構成するソース／ドレイン１３ｓｄに達する形状で第３開口１５ｃを形成する。
【００４１】
このような隔壁層１５の作製方法としては、例えば感光性樹脂を用い光パターニングによって作製する方法や、絶縁性薄膜の形成とエッチングとを併用して作製する方法などが挙げられる。絶縁性薄膜としては、例えばＰＭＭＡなどの樹脂、窒化シリコン（ＳｉＮｘ）や酸化シリコン（ＳｉＯｘ）などの無機絶縁膜が用いられるが、これらに限定されることはなく公知の材料を広く用いることができる。
【００４２】
そして、例えば開口１５ａ，１５ｂ，１５ｃの側壁の傾斜角度が略均一に保たれた逆テーパ形状の隔壁層１５であれば、感光性樹脂を用いて露光条件を調整したリソグラフィーを行う。これにより、側壁を逆テーパ形状とした開口１５ａ，１５ｂ，１５ｃを有する隔壁層１５が形成される。また、多層構造を持つ隔壁層１５も同様の方法で作製できる。例えば、光感光性樹脂を用いてこれを実現する場合には、第１層目の下層膜とその上層の第２層目の膜とに感光性の違いを持たせれば良い。また、第２層目に光感光性樹脂を用い、第１層目には第２層目の感光性樹脂に対して選択的にパターニングできる材料を用いても良い。さらに、絶縁性薄膜の形成とエッチングを併用する場合には、第１層目と第２層目にエッチング選択性を持たせれば良い。
【００４３】
以上のような隔壁層１５を形成した後には、図３（２）に示すように、隔壁層１５の上方から半導体層１７を成膜することにより、隔壁層１５上とは分断された状態で第１開口１５ａの底部に半導体層１７からなるチャネル部半導体層１７ｃｈを形成する。ここでは例えば、真空蒸着法により、基板３上の全面に半導体層１７を成膜する。尚これにより、第２開口１５ｂおよび第３開口１５ｃの底部にも、隔壁層１５上の半導体層１７とは分断された形状の半導体層１７が設けられることになる。
【００４４】
この半導体層１７は、例えばペンタセン、ゼキシチオフェンなどのチオフェンオリゴマー、ポリチオフェンなどの有機半導体からなる。尚、インクジェット法などパターニングと成膜が同時に可能な方法を用いる場合には、隔壁層１５における第１開口１５ａの底面のみに選択的に半導体層１７を形成し、これをチャネル部半導体層１７ｃｈとしても良い。
【００４５】
以上のようにして、ゲート電極５ｇを覆うゲート絶縁膜９上に、ソース／ドレイン１３ｓｄが設けられ、これらのソース／ドレイン１３ｓｄ上からゲート電極５ｇの上方に重ねてチャネル部半導体層１７ｃｈが設けられたボトムゲート・ボトムコンタクト型の薄膜トランジスタＴｒを得る。この薄膜トランジスタＴｒは、一方のソース／ドレイン１３ｓｄが、容量素子Ｃｓの上部電極として用いられたものとなる。
【００４６】
次に、図３（３）に示すように、隔壁層１５および半導体層１７を覆う状態で、第１絶縁膜１９を形成する。この第１絶縁膜１９は、図示したように隔壁層１５による段差を埋め込むことなく形成されても良いし、表面平坦な平坦化膜として形成されても良い。尚、第１絶縁膜１９の表面が凹凸表面である場合には、隔壁層１５における開口１５ａ，１５ｂ，１５ｃの側壁の逆テーパ形状を順テーパ形状に変換した側壁で構成されていることが好ましい。またこの第１絶縁膜１９は、単層構造であっても積層構造であっても良い。
【００４７】
このような第１絶縁膜１９は、例えば窒化シリコン、酸化シリコン、ポリパラキシリレン、ポリビニルアルコール、ポリビニルフェノール、ＰＭＭＡなどのアクリル系樹脂などで構成されるが、これらに限定されることはなく公知の材料を広く用いることができる。
【００４８】
次に、隔壁層１５の第３開口１５ｃ内側において第１絶縁膜１９をパターン除去して第１接続孔１９ａを形成すると共に、第２開口１５ｂ内側において第１絶縁膜１９をパターン除去して開口窓１９ｂを形成し、これらの部分に半導体層１７を露出させる。
【００４９】
尚ここでは、印刷法などにより、第１接続孔１９ａおよび開口窓１９ｂを備えた形状で第１絶縁膜１９を形成しても良い。
【００５０】
次に、第１絶縁膜１９のパターン除去に用いたレジストパターンまたは、第１絶縁膜１９自体をマスクに用いたエッチングにより、第１接続孔１９ａの底部および開口窓１９ｂの底部の半導体層１７を除去する。この際、半導体層に引き続き、半導体層下のゲート絶縁膜を連続してエッチング除去してもよい。これは例えば、ゲート絶縁膜により可視光透過率の低下が生じる場合に有効で、この場合ゲート絶縁膜の除去により可視光透過率を向上させることができる。
【００５１】
次に、図３（４）に示すように、第１絶縁膜１９を覆う状態で、第２絶縁膜２１を形成する。この第２絶縁膜２１は、図示したように表面平坦な平坦化膜として形成されることが好ましい。
【００５２】
このような第２絶縁膜１９は、例えば窒化シリコン、酸化シリコン、ポリパラキシリレン、ポリビニルアルコール、ポリビニルフェノール、ＰＭＭＡなどのアクリル系樹脂などで構成されるが、これらに限定されることはなく公知の材料を広く用いることができる。また、第２絶縁膜１９は、単層構造であっても積層構造であっても良い。
【００５３】
次に、第１絶縁膜１９に設けられた第１接続孔１９ａ内において、第２絶縁膜２１をパターン形成し、容量素子Ｃｓの上部電極を構成するソース／ドレイン１３ｓｄに達する第２接続孔２１ａを形成する。この際、第２接続孔２１ａが、隔壁層１５上の半導体層１７に対して絶縁された状態に保たれることが重要である。
【００５４】
尚ここでは、印刷法などにより、第２接続孔２１ａを備えた形状で第２絶縁膜２１を形成しても良い。
【００５５】
その後、図３（５）に示すように、第２接続孔２１ａを介してソース／ドレイン１３ｓｄに接続された透明画素電極２３を、第２絶縁膜２１上に形成する。次に、透明画素電極２３を覆う状態で基板３の上方に配向膜２５を形成することにより、駆動側の基板３（すなわち表示装置のバックプレーン）を完成させる。
【００５６】
その後は、図２に示したように、透明材料からなる対向基板３１上に、透明導電性材料からなる共通電極３３および配向膜３５を順次形成する。そして、配向膜２５，３５を向かい合わせる状態で基板３と対向基板３１とを対向配置し、これらの基板３−３１間にスペーサ（図示省略）を挟持させて液晶層ＬＣを注入封止することにより、透過型の液晶表示装置１-1を完成させる。
【００５７】
以上説明した第１実施形態では、隔壁層１５上からの成膜によって、隔壁層１５上とは分断された状態で第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成である。このため、チャネル部半導体層１７ｃｈを微細に分断されてパターニングしたものとすることができる。しかも、この隔壁層１５には、第１開口１５ａと共に、透明画素電極２３に重なる位置に第２開口１５ｂが設けられ、第２開口１５ｂの底部に形成された半導体層１７が除去されているため、透明画素電極２３を透過する光を、半導体層１７や隔壁層１５に影響されることなく取り出すことができる。
【００５８】
この結果、隔壁層１５上からの成膜により微細に分断されてパターニングされたチャネル部半導体層１７ｃｈを備えながらも、隔壁層１５やこの上部に残される半導体層１７に影響されることなく表示光を得ることができ、これにより透明画素電極２３を有する表示装置１-1の画質の向上を図ることが可能になる。
【００５９】
＜第２実施形態＞
図４は、第２実施形態の表示装置１-2の概略断面図であり、図１におけるＡ−Ａ’断面に対応する。この図に示す表示装置１-2が、図２を用いて説明した第1実施形態の表示装置と異なるところは、透明画素電極２３と共に反射画素電極２７を設けて半透過半反射型表示としたところにあり、他の構成は同様であることとする。
【００６０】
すなわち、反射画素電極２７は、透明画素電極２３と同一層において、透明画素電極２３に接続された状態で設けられている。ここでは、例えば第２接続孔２１ａを介して反射画素電極２３をソース／ドレイン１３ｓｄに接続させる構成としても良い。
【００６１】
以上説明した第２実施形態であっても、隔壁層１５に形成した第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成であり、また隔壁層１５の透明画素電極２３と重なる位置に第２開口１５ｂが設けられていて当該第２開口１５ｂの底部に形成された半導体層１７が除去されているため、第１実施形態と同様に、微細なチャネル部半導体層１７ｃｈを備えながらも、半導体層１７に影響されることなく表示光を得ることができる。
【００６２】
また、透明画素電極２３と共に反射画素電極２７も設けた半透過半反射型表示としたことにより、下層に構造体が形成された部分も反射表示を行う画素部分として用いることができる。
【００６３】
＜第３実施形態＞
図５は、第３実施形態の表示装置１-3の概略断面図である。この図に示す表示装置１-3が、図４を用いて説明した第２実施形態の表示装置と異なるところは、チャネル部半導体層１７ｃｈと反射画素電極２７との間にシールド層２９が配置されているところにあり、他の構成は同様であることとする。
【００６４】
すなわちシールド層２９は、導電性材料からなり、チャネル部半導体層１７ｃｈに積層される位置において、第１絶縁膜１９と第２絶縁膜２１との間に挟まれた状態で設けられている。
【００６５】
このようなシールド層２９を備えた表示装置の製造方法は、第１絶縁膜１９を成膜した後で、かつ第２絶縁膜２１を成膜する前に、第１絶縁膜１９上にシールド層２９を形成するための工程を行う。シールド層２９の形成方法が特に限定されることはなく、例えばゲート電極５ｇや下部電極７ｃの形成と同様に行われる。
【００６６】
このような構成の第３実施形態の表示装置１-3では、第２実施形態の効果に加え、反射画素電極２７とチャネル部半導体層１７ｃｈとの間にシールド層２９を設けたことにより、反射画素電極２７の電位がチャネル部半導体層１７ｃｈに影響を及ぼす、いわゆるバックチャネル効果を抑制することが可能になる。これにより、薄膜トランジスタＴｒの動作電圧低減などの効果が得られる。
【００６７】
＜第４実施形態＞
図６は、第４実施形態の表示装置１-4の概略断面図である。この図に示す表示装置１-4が、図５を用いて説明した第３実施形態の表示装置と異なるところは、反射画素電極を設けずに透明画素電極２３のみを設けた構成において、チャネル部半導体層１７ｃｈと透明画素電極２７との間にシールド層２９を配置したところにあり、他の構成は第３実施形態と同様であることとする。
【００６８】
このような構成であっても、透明画素電極２３とチャネル部半導体層１７ｃｈとの間にシールド層２９を設けたことにより、透明画素電極２３の電位がチャネル部半導体層１７ｃｈに影響を及ぼす、いわゆるバックチャネル効果を抑制することが可能になる。これにより、薄膜トランジスタＴｒの動作電圧低減などの効果が得られる。また、シールド材料が反射材料で構成されている場合、シールド電極上部の領域では反射表示が可能になり、半透過半反射型表示を得ることができる。この場合、第３の実施形態よりも工程を一つ削減しているにも関わらず、第３の実施形態と同様の表示が得られることが利点となる。
【００６９】
＜第５実施形態＞
図７は、本発明を適用した第５実施形態の表示装置１-5における駆動側基板の1画素分の概略平面図であり、画素駆動用の薄膜トランジスタとしてトップゲート型の薄膜トランジスタＴｒ’を用いたものである。また図８は、図７におけるＡ−Ａ’断面に対応する。以下、これらの図面に基づいて第５実施形態の表示装置１-5の構成を説明する。尚、先の実施形態と同一の構成要素には同一の符号を付して説明を行う。
【００７０】
これらの図に示す表示装置１-5は、駆動側の基板３上の第１層目に、複数の信号線１３が垂直方向に配線されている。各信号線１３からは、薄膜トランジスタＴｒ’の一方のソース／ドレイン１３ｓｄが、水平方向に向かって延設されている。また、第１層目には、信号線１３から延設させたソース／ドレイン１３ｓｄに対向させて、容量素子Ｃｓの下部電極を兼ねたもう一方のソース／ドレイン１３ｓｄが設けられている。
【００７１】
以上のような信号線１３およびソース／ドレイン１３ｓｄが形成された基板３の上部には、第１実施形態と同様の隔壁層１５が設けられている。この隔壁層１５には、第１実施形態と同様の第１開口１５ａ、第２開口１５ｂ、および第３開口１５ｃ（平面図のみに図示）と共に、容量素子Ｃｓを構成するソース／ドレイン１３ｃ上を開口する第４開口１５ｄが設けられている。
【００７２】
すなわち、第１開口１５ａは、薄膜トランジスタＴｒ’のチャネル部に対応する位置、すなわちソース／ドレイン１３ｓｄ−１３ｓｄ間に対応する位置に設けられている。第２開口１５ｂは、基板３上を広く開口するように設けられている。第３開口１５ｃおよび第４開口１５ｄは、薄膜トランジスタＴｒ’のソース／ドレイン１３ｓｄのうち、容量素子Ｃｓの下部電極を構成する側のソース／ドレイン１３ｓｄに達する位置に設けられている。これらの第３開口１５ｃと第４開口１５ｄとは、独立して設けられていることが重要である。
【００７３】
さらに、この隔壁層１５は、第１実施形態と同様に、次に説明する半導体層１７が隔壁層１５の上部と下部とで分断されるような膜厚を備えていること、さらには開口１５ａ，１５ｂ，１５ｃ，１５ｄの側壁が、垂直か、より好ましくは開口上部に向かって開口径が狭くなるように傾斜した逆テーパ形状であることとする。
【００７４】
このような隔壁層１５の第１開口１５ａ底部には、薄膜トランジスタＴｒ’の活性層を構成するチャネル部半導体層１７ｃｈが設けられている。このチャネル部半導体層１７ｃｈは、隔壁層１５の上部から成膜された半導体層１７(断面図のみに図示）からなり、隔壁層１５上における半導体層１７とは分断された状態で第１開口１５ａの底部に設けられている。また第２開口１５ｂ底部における半導体層１７は広い範囲で除去されていることとする。一方、第４開口１５ｄ底部におけるソース／ドレイン１３ｓｄ上には、半導体層１７が設けられていることとする。
【００７５】
そして、以上のようなチャネル部半導体層１７ｃｈおよび第４開口１５ｄの半導体層１７上を覆う状態で、ゲート絶縁膜９（断面図のみに図示）が設けられている。このゲート絶縁膜９は、第２開口１５ｂの底部においては広い範囲で除去されていることとする。
【００７６】
このようなゲート絶縁膜９上には、平面図のみに図示した走査線５および共通配線７が、信号線１３に対して垂直となる方向（水平方向）に配線されている。
【００７７】
各走査線５からは、薄膜トランジスタＴｒ’のゲート電極５ｇが、ソース／ドレイン１３ｓｄ間のチャネル部半導体層１７ｃｈに重なる位置に延設されている。そして、一対のソース／ドレイン１３ｓｄと、これらのソース／ドレイン１３ｓｄ間にわたって設けられたチャネル部半導体層１７ｃｈと、ゲート絶縁膜９を介してチャネル部半導体層１７ｃｈ上に設けられたゲート電極５ｇとで、トップゲート型の薄膜トランジスＴｒ’が構成されている。
【００７８】
また、各共通配線７の中間部は、容量素子Ｃｓの上部電極７ｃ’としてパターニングされている。この上部電極７ｃ’は、第４開口１５ｄに重ねて配置されている。そして、第４開口１５ｄの底部において、下部電極を兼ねたソース／ドレイン１３ｓｄと上部電極７ｃ’との間に、ゲート絶縁膜９と半導体層１７とを狭持してなる容量素子Ｃｓが構成されている。
【００７９】
以上のようなチャネル部半導体層１７ｃｈおよび隔壁層１５が設けられた基板３上に、断面図のみに図示した絶縁膜１９が設けられている。この絶縁膜１９には、第３開口１５ｃ内において、容量素子Ｃｓの下部電極を構成するソース／ドレイン１３ｓｄに達する接続孔１９ａ（平面図参照）が設けられていることとする。尚、接続孔１９ａ底部の半導体層１７も除去されていることとする。
【００８０】
このような絶縁膜１９上に、接続孔１９ａを介してソース／ドレイン１３ｓｄに接続された透明画素電極２３が設けられている。この透明画素電極２３は、透明導電性材料からなる光透過性を有し、走査線５および信号線１３の各交差部に設定された各画素内の広い範囲に設けられ、第２開口１５ｂ上を覆う状態でパターン形成されていることとする。
【００８１】
そして、このような透明画素電極２３を覆う状態で、基板３の上方に配向膜２５が設けられ、駆動側の基板３の上部が構成されている。
【００８２】
尚、上述した構成において、透明画素電極２３に積層形成される層、および基板３は、可能な限り可視光透過率が良好であるものが用いられていることとする。
【００８３】
一方、以上のような駆動側の基板３における透明画素電極２３の形成面側には、第１実施形態と同様の対向基板３１（断面図のみに図示）が設けられている。すなわち、対向基板３１は透明材料からなり、透明画素電極２３に向かう面上には、全画素に共通の透明導電性材料からなる共通電極３３が設けられ、この共通電極３３を覆う状態で配向膜３５が設けられている。そして、二つの基板の配向膜２５−３５間に、スペーサ（図示省略）と共に液晶層ＬＣが挟持されている。
【００８４】
以上により、表示装置１-5が構成されている。この表示装置１-5においては、第１実施形態と同様の透過表示が行われる。
【００８５】
次にこのような表示装置１-5の製造方法を、図９の断面工程図に基づいて説明する。
【００８６】
先ず、図９（１）に示すように、光透過性の基板３を用意し、この上部にソース／ドレイン１３ｓｄと共に信号線を配線形成する。これらの電極および配線の形成は、第１実施形態と同様であり、公知の技術および材料を適用することができ、これらが限定されることはない。
【００８７】
次に、ソース／ドレイン１３ｓｄが形成された基板３上に、側壁逆テーパ形状の第１開口１５ａ、第２開口１５ｂ、第３開口（図示省略）、さらには第４開口１５ｄを備えた隔壁層１５を形成する。尚、各開口１５ａ，１５ｂ，（１５ｃ，）１５ｄの形成位置は、図７，８を用いて説明した通りであり、形成方法は第１実施形態と同様で有って良い。
【００８８】
その後、図９（２）に示すように、隔壁層１５の上方から半導体層１７を成膜することにより、隔壁層１５上とは分断された状態で第１開口１５ａの底部に半導体層１７からなるチャネル部半導体層１７ｃｈを形成する。半導体層１７の成膜方法は、第１実施形態で同様であって良い。
【００８９】
次に、図９（３）に示すように、隔壁層１５および半導体層１７を覆う状態で、ゲート絶縁膜９を形成する。このゲート絶縁膜９は、第１実施形態と同様に形成される。次に、隔壁層１５の第２開口１５ｂおよび第３開口１５ｃの底部において、ゲート絶縁膜９を広い範囲でパターン除去する。
【００９０】
尚ここでは、印刷法などにより、予め第２開口１５ｂの底部を広く開口する形状でゲート絶縁膜９を形成しても良い。
【００９１】
次に、ゲート絶縁膜９のパターン除去に用いたレジストパターンまたは、ゲート絶縁膜９自体をマスクに用いたエッチングにより、第２開口１５ｂおよび第３開口１５ｃの底部における半導体層１７を広い範囲で除去する。
【００９２】
以上の後には、図９（４）に示すように、ゲート絶縁膜９上にゲート電極５ｇおよび上部電極７ｃ’と共に走査線や共通配線を配線形成する。これらの電極および配線の形成は、公知の技術および材料を適用することができる。尚、ゲート絶縁膜９上にゲート電極５ｇおよび上部電極７ｃ’を形成した後に、第２開口１５ｂの底部においてゲート絶縁膜９および半導体層１７をパターン除去しても良い。
【００９３】
以上のようにして、一対のソース／ドレイン１３ｓｄ間にわたって設けられたチャネル部半導体層１７ｃｈ上に、ゲート絶縁膜９を介してゲート電極５ｇを設けてなるトップゲート・ボトムコンタクト型の薄膜トランジスタＴｒ’を得る。また、隔壁層１５における第４開口１５ｄの底部において、下部電極を兼ねたソース／ドレイン１３ｓｄと上部電極７ｃ’との間に、ゲート絶縁膜９と半導体層１７とを狭持してなる容量素子Ｃｓを得る。
【００９４】
その後は、図９（５）に示すように、薄膜トランジスタＴｒ’と容量素子Ｃｓとを覆う状態で基板３の上方に絶縁膜１９を形成する。この絶縁膜１９は、図示したように表面平坦な平坦化膜として形成されても良いし、隔壁層１５による段差を埋め込むことなく形成されても良い。尚、絶縁膜１９の表面が凹凸表面である場合には、隔壁層１５における開口１５ａ，１５ｂ，１５ｃの側壁の逆テーパ形状を順テーパ形状に変換した側壁で構成されていることが好ましい。またこの絶縁膜１９は、単層構造であっても積層構造であっても良い。
【００９５】
このような絶縁膜１９は、例えば窒化シリコン、酸化シリコン、ポリパラキシリレン、ポリビニルアルコール、ポリビニルフェノール、ＰＭＭＡなどのアクリル系樹脂などで構成されるが、これらに限定されることなく公知の材料を広く用いることができるものとする。
【００９６】
次に、ここでの図示は省略したが、隔壁層１５の第３開口（１５ｃ）の底部において第１絶縁膜１９をパターン形成して接続孔（１９ａ）を形成する。尚ここでは、印刷法などにより、接続孔（１９ａ）を備えた形状で絶縁膜１９を形成しても良い。
【００９７】
なお、接続孔１９ａ形成後に、接続孔底部の絶縁膜１９および半導体層１７のパターン除去を行ってもよい。
【００９８】
その後、接続孔（１９ａ）を介してソース／ドレイン１３ｓｄに接続された透明画素電極２３を、絶縁膜１９上に形成する。次に、透明画素電極２３を覆う状態で基板３の上方に配向膜２５を形成することにより、駆動側の基板３（すなわち表示装置のバックプレーン）を完成させる。
【００９９】
その後は、図８に示したように、透明材料からなる対向基板３１上に、透明導電性材料からなる共通電極３３および配向膜３５を順次形成する。そして、配向膜２５，３５を向かい合わせる状態で基板３と対向基板３１とを対向配置し、これらの基板３−３１間にスペーサ（図示省略）を挟持させて液晶層ＬＣを注入封止することにより、透過型の液晶表示装置１-5を完成させる。
【０１００】
以上説明した第５実施形態であっても、隔壁層１５に形成した第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成であり、また隔壁層１５の透明画素電極２３に重なる位置に第２開口１５ｂが設けられていて当該第２開口１５ｂの底部に形成された半導体層１７が除去されているため、第１実施形態と同様に微細なチャネル部半導体層１７ｃｈを備えながらも、半導体層１７に影響されることなく表示光を得ることができる。
【０１０１】
＜第６実施形態＞
図１０は、本発明を適用した第６実施形態の表示装置１-6における駆動側基板の1画素分の概略平面図であり、画素駆動用の薄膜トランジスタとしてボトムゲート型の薄膜トランジスタＴｒを用いたＩＰＳ（In-Plane-Switching）モードの液晶表示装置である。また図１１は、第６実施形態の表示装置１-6の概略断面図であり、図１０におけるＡ−Ａ’断面に対応する。尚、先の実施形態と同一の構成要素には同一の符号を付して説明を行う。
【０１０２】
これらの図に示す表示装置１-6が、第１実施形態の表示装置１-1と異なるところは、透過表示用電極(例えば透明電極）２３と同一層に共通電極３３が設けられており、対向基板３１側には共通電極３３が設けられていないところにあり、他の構成は同様であることとする。尚、基板３上には、この共通電極３３に接続される共通配線７ａが、容量素子Ｃｓの下部電極７ｃを兼ねた共通配線７と別に設けられていても良く、この場合、例えば共通配線７ａは、ゲート電極５および、容量素子Ｃｓの下部電極７ｃを兼ねた共通配線７と同一層で形成されている。
【０１０３】
すなわち本第６実施形態においては、薄膜トランジスタＴｒおよび容量素子Ｃｓを覆う第１絶縁膜１９と第２絶縁膜２１との積層膜上に、透過表示用電極２３と共通電極３３とが、交互に並列配置されたいわゆる櫛歯状に配線されている。尚、共通電極３３は、第２絶縁膜２１、第１絶縁膜１９、およびゲート絶縁膜９に設けた接続孔９ａ（平面図のみに図示）を介して、ゲート電極５および、容量素子Ｃｓの下部電極７ｃを兼ねた共通配線７と同一層で形成された共通配線７ａに接続されている。
【０１０４】
そして、隔壁層１５に設けられた第２開口１５ｂは、透過表示用電極２３および共通電極３３に重なる部分を広く開口する形状で設けられている。
【０１０５】
このような構成の表示装置では、透過表示用電極２３−共通電極３３間に印加される横電界によって液晶層ＬＣの配向が所定状態となった場合に、偏向板を介して基板３側から入射して液晶層ＬＣを通過した光が、対向基板３１側の偏向板を通過して表示光として取り出される。
【０１０６】
以上のような構成の表示装置の製造方法は、第１実施形態で図３を用いて説明した手順において、透過表示用電極２３を形成する前に、第２絶縁膜２１、第１絶縁膜１９、およびゲート絶縁膜９に、共通配線7に達する接続孔９ａを形成する工程を追加する。また、透過表示用電極２３のパターン形成と同一工程で、共通電極３３をパターン形成すれば良い。
【０１０７】
このようなＩＰＳモードの表示装置１-6であっても、隔壁層１５に形成した第１開口１５ａ底部にチャネル部半導体層１７ｃｈを設けた構成であり、また隔壁層１５に透過表示用電極２３および共通電極３３と重なる第２開口１５ｂが設けられていて当該第２開口１５ｂの底部に形成された半導体層１７が除去されているため、第１実施形態と同様に微細なチャネル部半導体層１７ｃｈを備えながらも、半導体層１７に影響されることなく表示光を得ることができる。
【０１０８】
尚、本第６実施形態は、第２、第３実施形態と組み合わせて半透過半反射型としても良い。さらに本第６実施形態は、第５実施形態と組み合わせ、薄膜トランジスタをトップゲート型としても良い。
【０１０９】
またさらに、第６実施形態の構成において、櫛歯状の透過表示用電極２３よりも下層の例えば第２絶縁膜２１下に共通電極３３を設けることで、ＦＦＳ（Field Fringe Switching）モードの液晶表示装置を構成することができる。この場合、共通電極３３は、第２開口１５ｂに対応する全面に設けて良い。このような構成であっても、同様の効果を得ることができる。
【図面の簡単な説明】
【０１１０】
【図１】ボトムゲート型の薄膜トランジスタを用いた第１〜第４実施形態の表示装置における1画素分の要部平面図である。
【図２】第１実施形態の表示装置における1画素分の断面図である。
【図３】第１実施形態の表示装置の製造工程図である。
【図４】第２実施形態の表示装置における1画素分の断面図である。
【図５】第３実施形態の表示装置における1画素分の断面図である。
【図６】第４実施形態の表示装置における1画素分の断面図である。
【図７】トップゲート型の薄膜トランジスタを用いた第５実施形態の表示装置における1画素分の要部平面図である。
【図８】第５実施形態の表示装置における1画素分の断面図である。
【図９】第５実施形態の表示装置の製造工程図である。
【図１０】ＩＰＳモードを適用した第６実施形態の表示装置における1画素分の要部平面図である。
【図１１】第６実施形態の表示装置における１画素分の断面図である。
【符号の説明】
【０１１１】
１-1，１-2，１-3，１-4，１-5，１-6…表示装置（半導体装置）、３…基板、５ｇ…ゲート電極、９…ゲート絶縁膜、１３ｓｄ…ソース／ドレイン、１５…隔壁層、１５ａ…第１開口、１５ｂ…第２開口、１５ｃ…第３開口、１７…半導体層、１７ｃｈ…チャネル部半導体層、１９…第１絶縁膜（絶縁膜）、１９ａ…第１接続孔（接続孔）、２３…透明画素電極、２７…反射画素電極、３１…対向基板、ＬＣ…液晶層、Ｔｒ…薄膜トランジスタ（ボトムゲート型）、Ｔｒ’…薄膜トランジスタ（トップゲート型）
【図１】
2010002675.tif 000003
【図２】
2010002675.tif 000004
【図３】
2010002675.tif 000005
【図４】
2010002675.tif 000006
【図５】
2010002675.tif 000007
【図６】
2010002675.tif 000008
【図７】
2010002675.tif 000009
【図８】
2010002675.tif 000010
【図９】
2010002675.tif 000011
【図１０】
2010002675.tif 000012
【図１１】
2010002675.tif 000013