(57)【要約】【課題】改質領域の本数の増加を抑え、かつ、直進性に優れた分割を可能とする半導体ウェハを提供する。【解決手段】半導体ウェハは、上面から下面に向かう複数の分割予定ライン３が設定され、分割予定ライン３により区画された複数のチップ領域２を有する半導体基板７を備えている。半導体基板７のうち、分割予定ライン３が設定された領域に引っ張り応力が印加されており、分割が容易になっている。【選択図】図２
2010109230.tif 000002
【特許請求の範囲】
【請求項１】
複数の分割予定ラインが設定され、前記分割予定ラインにより区画された複数のチップ領域を有する半導体基板を備えた半導体ウェハであって、
前記半導体基板のうち前記分割予定ラインが設定された領域に引っ張り応力が印加された半導体ウェハ。
【請求項２】
前記半導体基板の上面または裏面上に設けられ、前記分割予定ラインの両側に隙間を空けて形成され、接触する前記半導体基板に圧縮応力を加える第１の応力印加層を備えていることを特徴とする請求項１に記載の半導体ウェハ。
【請求項３】
前記第１の応力印加層は前記半導体基板の上面上に設けられていることを特徴とする請求項２に記載の半導体ウェハ。
【請求項４】
前記第１の応力印加層は複数の層で構成されていることを特徴とする請求項２または３に記載の半導体ウェハ。
【請求項５】
前記第１の応力印加層は、レーザ光に対して透明であることを特徴とする請求項２〜４のうちいずれか１つに記載の半導体ウェハ。
【請求項６】
互いに隣接する前記第１の応力印加層間の隙間の幅は３０μｍ以下であることを特徴とする請求項２〜５のうちいずれか１つに記載の半導体ウェハ。
【請求項７】
前記第１の応力印加層の少なくとも一部はＳｉＮで構成されていることを特徴とする請求項２〜６のうちいずれか１つに記載の半導体ウェハ。
【請求項８】
前記チップ領域ごとに前記半導体基板上に設けられた回路形成層をさらに備え、
前記第１の応力印加層は前記回路形成層上から前記半導体基板上に亘って設けられていることを特徴とする請求項３に記載の半導体ウェハ。
【請求項９】
前記半導体基板上に設けられ、前記分割予定ライン上に開口部が形成され、接触する前記半導体基板に圧縮応力を加える回路形成層をさらに備えていることを特徴とする請求項１に記載の半導体ウェハ。
【請求項１０】
前記第１の応力印加層は前記半導体基板の上面上に設けられ、
前記分割予定ラインが設定された前記半導体基板の上面上に設けられ、互いに隣接する前記第１の応力印加層間の隙間に埋め込まれ、接触する前記半導体基板に引っ張り応力を加える第２の応力印加層をさらに備えていることを特徴とする請求項２〜９のうちいずれか１つに記載の半導体ウェハ。
【請求項１１】
複数の分割予定ラインが設定され、前記分割予定ラインにより区画された複数のチップ領域を有する半導体基板を備え、前記半導体基板のうち前記分割予定ラインが設定された領域に引っ張り応力が印加された半導体ウェハを準備する工程（ａ）と、
前記分割予定ラインに沿って半導体基板内部にレーザ光を照射し、深さ方向に複数の改質領域を形成する工程（ｂ）と、
前記改質領域から生じる亀裂に沿って前記半導体基板を個々の前記チップ領域に分割する工程（ｃ）とを備えている半導体ウェハの分割方法。
【請求項１２】
前記半導体ウェハは、前記半導体基板の上面または裏面上に、前記分割予定ラインの両側に隙間を空けて形成され、接触する前記半導体基板に圧縮応力を加える第１の応力印加層を備えていることを特徴とする請求項１１に記載の半導体ウェハの分割方法。
【請求項１３】
前記工程（ｃ）の後に、前記第１の応力印加層を除去する工程（ｄ）をさらに備えていることを特徴とする請求項１２に記載の半導体ウェハの分割方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、個々の半導体装置に分割するためのレーザ加工に適した半導体ウェハ構造に関するものである。
【背景技術】
【０００２】
従来、半導体ウェハのダイシング方法にはブレードダイシングの手法が最も一般的に用いられてきた。このブレードダイシングは、ダイヤモンドやＣＢＮ（Cubic Boron Nitride）の粒子をボンド材で保持させた環状のダイシングソーを高速回転させて、分割に必要な領域としてのダイシングレーン（ダイシングソーによる実際のダイジング幅）においてウェハを破砕加工するものである。
【０００３】
ダイシングソーによるダイシングの技術においては、ダイヤモンド粒子の粒径や密度、ボンド材等のダイシングソー仕様や、回転速度、送り速度、切り込み深さなどの設備条件の改善と最適化により、加工品質の向上に取り組まれてきた。
【０００４】
しかし、ダイシングソーによる加工品質の向上には限界がきており、特に以下のような課題に対して、ダイシングソーのような破砕加工では、これ以上の改善は望めなくなってきている。
（１）破砕加工のため、切断面にチッピングが発生することにより、ダイシング後の半導体装置の抗折強度が劣化する。
（２）チッピングの欠片がダストとなり、ダイシング後の工程歩留まりや、信頼性に悪影響を及ぼす。
（３）ダイシングソーの厚みは、その機械的強度を保つために、一般に２０μｍ以上の厚みが必要であり、かつ、チッピングが半導体素子の領域に入らないように、実際のダイシング幅よりも、さらにスクライブ領域を太く取る必要がある。
（４）破砕加工に伴う発熱を抑えるための冷却や、切削屑の排出のための洗浄など、加工中に水を使用するため、ＭＥＭＳ（Micro Electro Mechanical Systems）などの水を嫌うデバイスには使用できない。
【０００５】
近年、以上の課題を解決する方法として、レーザ光による加工が注目されてきている。例えば、特許文献１には、多光子吸収により対象物に改質領域を形成する技術が記載されている。多光子吸収とは、光子のエネルギーが材料の吸収のバンドギャップよりも小さい場合、つまり光学的に透過となる場合でも、光の強度を非常に大きくすると材料に吸収が生じる現象である。この方法では、半導体ウェハの内部にレーザ光の集光点を合わせることで多光子吸収を引き起こし、半導体ウェハの内部に改質領域を形成した後、改質領域を起点として分割予定ラインに沿って亀裂を成長させて半導体ウェハを分割する。これにより、分割予定ラインから外れた不必要な割れ、即ちチッピングを発生させること無く半導体ウェハをダイシングすることを可能としている。従って、従来の方法は、チッピング起因の抗折強度の低下や、ダスト発生を抑制できるものである。また、ダイシングの幅も破砕加工とは異なり、平面方向に物理的な切削幅をもたないため、ダイシング領域を極めて狭くすることができる。さらに、切削屑の発生や加工による発熱がなく、水を必要としないため、水を嫌うデバイスの加工にも適している。
【０００６】
また、半導体ウェハの厚みが厚い場合は、特許文献２に記載されるように、集光点の深さを変えることで半導体ウェハの異なる深さ位置に複数の改質領域を形成し、各々の改質領域から発生する亀裂をつないでいく事で、分割を可能としている。このとき、半導体ウェハが厚い程、改質領域の数は多く必要となるため、加工に時間を要するという課題がある。また、改質領域の数を抑えるために改質領域同士の間隔を長くした場合や、改質領域から半導体ウェハ表面までの距離が長い場合には確実な分割が行われず、未分割となる部分が生じたり、分割が行われた場合でも、亀裂の直進性が損なわれ、結果的に半導体表面における直進性が悪化する。
【０００７】
少ない改質領域で亀裂を進展させ、半導体ウェハの分割を確実に行う手法が、例えば特許文献３に記載されている。特許文献３においては、改質領域を形成した後に、半導体ウェハを冷却し、熱応力によるストレスを与えて、改質領域の亀裂を進展させている。また、亀裂の直進性を改善する手法が、例えば特許文献４に記載されている。特許文献４に記載された方法においては、半導体ウェハの表面にケガキによる凹部を形成し、改質領域からの亀裂を凹部に導くことで、直進性のある分割を可能としている。
【特許文献１】特開２００２−１９２３７０号公報
【特許文献２】特開２００２−２０５１８０号公報
【特許文献３】特開２００３−８８９８０号公報
【特許文献４】特開２００５−２６８７５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の特許文献に示されている方法では、以下のような課題がある。
【０００９】
まず、特許文献３に示す方法においては、改質領域を形成した後、亀裂を成長させるために熱ストレスを印加する工程が増加するとともに、熱を制御する設備が必要となる。また、改質領域から半導体ウェハの表面までの距離が長い場合は、半導体ウェハの表面における直進性が悪化するという課題が残る。
【００１０】
また、特許文献４に示す方法においては、亀裂の方向を制御することは可能だが、改質領域の数を抑えた場合には、特許文献３に示すように、分割するための特殊な工程及び設備が必要となる。
【００１１】
本発明の目的は、半導体ウェハが厚い場合でも、改質領域の数の増加を抑え、かつ、直進性に優れた分割を可能とする半導体ウェハを提供することにある。
【課題を解決するための手段】
【００１２】
以上の課題を解決するため、本発明の半導体ウェハは、複数の分割予定ラインが設定され、前記分割予定ラインにより区画された複数のチップ領域を有する半導体基板を備え、前記半導体基板のうち前記分割予定ラインが設定された領域に引っ張り応力が印加される。
【００１３】
この構成によれば、半導体基板の上面または下面付近の分割予定ラインが設定された部分に引っ張り応力が印加されるので、レーザ光を用いたダイシングの際に亀裂の直進性を確保し、チッピングの発生を抑えることができる。このため、半導体基板が厚い場合であっても不具合無く分割できる。
【００１４】
特に、半導体基板の上面または裏面上に設けられ、分割予定ラインの両側に隙間を空けて形成され、接触する半導体基板に圧縮応力を加える第１の応力印加層が設けられていれば、半導体基板のうち分割予定ラインが設定された部分に効果的に引っ張り応力を印加できるので、好ましい。また、第１の応力印加層は一般的な半導体装置の製造工程中に設けることができるので、製造工程数を増やす必要がなく、特別な装置も必要としない。
【００１５】
本発明の半導体ウェハの分割方法は、複数の分割予定ラインが設定され、前記分割予定ラインにより区画された複数のチップ領域を有する半導体基板を備え、前記半導体基板のうち前記分割予定ラインが設定された領域に引っ張り応力が印加された半導体ウェハを準備する工程（ａ）と、前記分割予定ラインに沿って半導体基板内部にレーザ光を照射し、深さ方向に複数の改質領域を形成する工程（ｂ）と、前記改質領域から生じる亀裂に沿って前記半導体基板を個々の前記チップ領域に分割する工程（ｃ）とを備えている。
【００１６】
この方法によれば、ダイシングソーを用いる方法に比べてチッピングの発生が抑えられ、スクライブラインの幅を小さくすることができる。また、レーザ光によって形成される改質領域同士の間隔が大きくなっても亀裂の直進性を確保でき、不具合無く確実に半導体ウェハを分割することが可能となる。
【発明の効果】
【００１７】
本発明の半導体ウェハによれば、分割予定ラインに引っ張り応力がかかっているため、半導体ウェハ内部に形成された改質領域を形成した際に発生する亀裂が成長しやすく、半導体ウェハが厚い場合でも容易に分割できる他、改質領域の形成数を減らしても、確実な分割が可能である。
【発明を実施するための最良の形態】
【００１８】
本発明の半導体ウェハの各実施形態について、以下、図面を参照しながら説明する。
【００１９】
（第１の実施形態）
図１は、半導体ウェハの分割予定ラインを示す平面図、及び分割予定ラインの拡大図であり、図２は、本発明の第１の実施形態に係る半導体ウェハを示す断面図、及び半導体装置の特徴部分の拡大断面図である。
【００２０】
図１及び図２に示すように、本実施形態の半導体ウェハ１は、その上面から下面に向かって複数の分割予定ライン３が設定されており、この分割予定ライン３によって区画される複数のチップ領域（半導体装置２）を備えている。また、半導体ウェハ１は、半導体基板７と、個々の半導体装置２ごとに設けられ、トランジスタ等が形成され、半導体基板７の上面上に設けられた回路形成層５と、回路形成層５及び半導体基板７上に形成され、分割予定ライン３上に溝状の開口部（スリット６）が設けられた引っ張り応力層（第１の応力印加層）４とを備えている。半導体ウェハ１は、分割予定ライン３に沿って個々の半導体装置２に分割される。
【００２１】
引っ張り応力層４は、半導体基板７のうち引っ張り応力層４に接する部分に反作用による圧縮応力を与える。これにより、スリット６下、すなわち分割予定ライン３周辺の半導体基板７には引っ張り応力場８が形成される。ここで、半導体基板７がＳｉで形成される場合、引っ張り応力層４は、例えば、一般的な半導体製造工程などで形成可能な、ＳｉＮや、ポリイミドなどの有機材料で構成される。引っ張り応力層４はレーザ光に対して透明であることが好ましいが、後述するように必ずしもレーザ光に対して透明でなくてもよい。ここで、ダイシングに用いられるレーザ光の波長範囲は、例えばＳｉに対して透過となる近赤外波長（０．７〜２．５μｍ）であることが好ましく、１．０μｍ近傍が特に好ましい。
【００２２】
図３は、本実施形態の半導体ウェハをレーザ光を用いてダイシングする工程を示す断面図である。引っ張り応力層４を、レーザ光９に対し透明にした場合には、図３に示すように、回路形成層５側からレーザ光９を入射して、半導体基板７内部にレーザ光９の焦点を合わせて改質領域１０を形成する。そして、改質領域１０を起点に亀裂１１を進展させて半導体ウェハ１を個々の半導体装置２に分割させる。この時、スリット６の幅は、狭ければ狭いほど、引っ張り応力場８を局所的に形成することが出来るので、半導体基板７の上面へと亀裂１１の成長をより促すことが出来る上、亀裂１１の成長方向を規制することも可能である。例えば、スリット６の幅を３０μｍ以下とする事で、亀裂１１の成長促進と、亀裂１１の方向規制とをより確実に行うことが可能である。また、引っ張り応力層４の、厚みや光学物性によっては、レーザ光９の集光に影響を及ぼす場合があるが、スリット６をさらに狭くすることでその影響を小さくすることが可能である。また、図３において、レーザ光９は回路形成層５が形成されている面側から入射しているが、引っ張り応力層４がレーザ光９に対して透明でない場合は、レーザ光９を半導体基板７の裏面（回路形成層５が設けられた面に対向する面）から入射すればよい。
【００２３】
以上のように、本実施形態の半導体ウェハ１を用いてレーザ光によるダイシングを行えば、深さ方向における改質領域１０の数を最小限に抑えても亀裂１１の直進性が損なわれず、確実に半導体ウェハ１を分割することができる。このため、半導体ウェハ１が厚い場合であっても比較的短い加工時間で確実に歩留まり良く半導体ウェハ１を分割することができる。また、レーザ光を用いることで水を嫌う半導体装置の作製にも用いることができ、チッピングの発生を抑え、ダイシングソーを用いる方法に比べて分割予定ライン（スクライブライン）３の幅を小さくすることができる。
【００２４】
さらに、本実施形態の半導体ウェハ１で用いられる引っ張り応力層４は半導体装置２において応力の印加やエッチングストップなど種々の目的で用いられる層を利用したものであるので、製造工程や製造設備を新たに追加することなく半導体ウェハ１の分割の信頼性を向上させることができる。
【００２５】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る半導体ウェハを示す断面図である。同図は、図１に示すａ−ａ線における断面図である。
【００２６】
本実施形態の半導体ウェハ１は、第１の実施形態の半導体ウェハと同様に、複数の分割予定ライン３が設定されており、この分割予定ライン３によって区画される複数の半導体装置２を備えている。
【００２７】
本実施形態の半導体ウェハ１の特徴は、図４に示すように、引っ張り応力層が、複数の層、例えば回路形成層５上に形成された第１の引っ張り応力層４ａと、第１の引っ張り応力層４ａ上に形成された第２の引っ張り応力層４ｂとで構成されていることにある。第１の引っ張り応力層４ａと第２の引っ張り応力層４ｂとは共にこれと接する半導体基板７に圧縮応力を与える。第１の引っ張り応力層４ａと第２の引っ張り応力層４ｂとは、それぞれＳｉＮやポリイミドなどの有機膜などで構成される。引っ張り応力層を複数の層で形成することで、スリット６下の引っ張り応力場８に加わる引っ張り応力をさらに強めることが可能となる。
【００２８】
（第３の実施形態）
図５は、本発明の第３の実施形態に係る半導体ウェハを示す断面図である。同図は、図１に示すａ−ａ線における断面図である。
【００２９】
図５に示すように、本実施形態の半導体ウェハは、図４に示す第２の実施形態に係る半導体ウェハにおいて、第２の引っ張り応力層４ｂによって分割予定ライン３上に形成されたスリット６が圧縮応力層１２で埋め込まれたことを特徴としている。
【００３０】
圧縮応力層１２は、これと接触する分割予定ライン３上の半導体基板７に引っ張り応力を印加するので、引っ張り応力場８に加わる引っ張り応力をさらに強めることが可能となる。
【００３１】
圧縮応力層１２は、半導体基板７がＳｉで構成されている場合には例えば多結晶化されたＳｉ層等で構成される。圧縮応力層１２も第１の引っ張り応力層４ａ、第２の引っ張り応力層４ｂと同様に、各半導体装置に用いられる層を利用するものであるので、製造工程を新たに追加することなく半導体ウェハの分割の信頼性を向上させることができる。
【００３２】
図５では、第２の実施形態に係る半導体ウェハに圧縮応力層１２を設けた例を示しているが、第１の実施形態に係る半導体ウェハに圧縮応力層１２を設けても同様の効果を発揮することができる。
【００３３】
なお、上述した各実施形態の半導体ウェハにおいて、引っ張り応力層４、第１の引っ張り応力層４ａ、第２の引っ張り応力層４ｂ、及び圧縮応力層１２は、半導体基板７を分割した後、プラズマエッチングや、ケミカルエッチング、もしくは剥離液などを用いて取り除いても構わない。引っ張り応力層４、第１の引っ張り応力層４ａ、第２の引っ張り応力層４ｂ、及び圧縮応力層１２などを除去することで、分割後の半導体装置において半導体基板の反り等の不具合が起こるのを防ぐことができる。
【００３４】
また、引っ張り応力層４は、回路形成層５上に形成しているが、回路形成層５自体に、引っ張り応力層４と同様に圧縮応力を加える機能を持たせることにより分割予定ライン３における半導体基板７に引っ張り応力を印加することも可能である。
【００３５】
さらに、引っ張り応力層４、及び圧縮応力層１２等は、半導体基板７の回路形成層５側に形成されているが、半導体基板７の裏面（回路形成層５が設けられた面に対向する面）上に形成しても同様の効果を得ることができるし、半導体基板７の上面と裏面の両方に引っ張り応力層を設けてもよい。
【００３６】
また、半導体基板７の材料はＳｉに限定されず、ＳｉＧｅや、ＧａＡｓなどの化合物半導体であってもよい。
【００３７】
なお、引っ張り応力層を設けずに分割予定ライン３上に圧縮応力膜１２を設けた場合でも半導体基板７の分割を容易にすることができる。
【産業上の利用可能性】
【００３８】
本発明の半導体ウェハは、チップ状に分割されて用いられるあらゆる半導体装置、及びこれを用いる電子機器に利用される。
【図面の簡単な説明】
【００３９】
【図１】半導体ウェハの分割予定ラインを示す平面図、及び分割予定ラインの拡大図である。
【図２】本発明の第１の実施形態に係る半導体ウェハを示す断面図、及び半導体装置の特徴部分の拡大断面図である。
【図３】第１の実施形態に係る半導体ウェハをレーザ光を用いてダイシングする工程を示す断面図である。
【図４】本発明の第２の実施形態に係る半導体ウェハを示す断面図である。
【図５】本発明の第３の実施形態に係る半導体ウェハを示す断面図である。
【符号の説明】
【００４０】
１  半導体ウェハ
２  半導体装置
３  分割予定ライン
４              引っ張り応力層
４ａ            第１の引っ張り応力層
４ｂ            第２の引っ張り応力層
５  回路形成層
６  スリット
７  半導体基板
８  引っ張り応力場
９  レーザ光
１０  改質領域
１１  亀裂
１２  圧縮応力層
【図１】
2010109230.tif 000003
【図２】
2010109230.tif 000004
【図３】
2010109230.tif 000005
【図４】
2010109230.tif 000006
【図５】
2010109230.tif 000007