(57)【要約】【課題】２つのトランジスタが直列接続された双方向スイッチを有したスイッチ回路において、スイッチング速度の向上を図る。【解決手段】ドレイン（D）側で直列接続されて双方向の電流を許容する２つのスイッチング素子（SW1,SW2）でスイッチ部（10）を形成する。そして、スイッチ制御部（20）によって、スイッチ部（10）をオフ状態からオン状態に切り替える場合に、ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオン電圧を印加し、オン状態からオフ状態に切り替える場合には、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオフ電圧を印加する。【選択図】図１
2010172078.tif 000002
【特許請求の範囲】
【請求項１】
２つの端子（T1,T2）間の双方向の電流を許容し、該端子（T1,T2）間のオンオフ状態を切り替えるスイッチ回路であって、
ドレイン（D）側で直列接続されて双方向の電流を許容する２つのスイッチング素子（SW1,SW2）を有し、該２つのスイッチング素子（SW1,SW2）で前記２つの端子（T1,T2）間のオンオフを切り替えるスイッチ部（10）と、
前記スイッチ部（10）をオフ状態からオン状態に切り替える場合に、ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオン電圧を印加し、オン状態からオフ状態に切り替える場合には、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオフ電圧を印加するスイッチ制御部（20）と、
を備えたことを特徴とするスイッチ回路。
【請求項２】
請求項１のスイッチ回路において、
ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、該スイッチング素子（SW1,SW2）のオン電圧よりも低い電圧を印加するゲート電圧印加手段（42,44）をさらに備えていることを特徴とするスイッチ回路。
【請求項３】
請求項１又は請求項２のスイッチ回路において、
前記２つのスイッチング素子（SW1,SW2）は、ドレイン（D）を共有して同一半導体基板上に集積されていることを特徴とするスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの端子間の双方向の電流を許容し、該端子間のオンオフ状態を切り替えるスイッチ回路に関するものである。
【背景技術】
【０００２】
例えば空気調和機には、その電動圧縮機を駆動する電力を得るために、入力された交流を所望の周波数及び電圧を有した交流に変換するマトリックスコンバータが用いられる場合がある。そして、このマトリックスコンバータには、複数の双方向スイッチが設けられている（例えば特許文献１を参照）。
【０００３】
ところで、近年ではＳｉＣ（Silicon Carbide：炭化ケイ素）やＧａＮ（Gallium Nitride：窒化ガリウム）のような材料を用いたワイドバンドギャップ半導体が盛んに開発されている。ＳｉＣを主材料としたワイドバンドギャップ半導体は、ＭＯＳＦＥＴ構造とするよりも接合型電界効果トランジスタ（以下、ＪＦＥＴと略記する。ＪＦＥＴ：Junction Field Effect Transistor）構造とした方が損失を小さくしやすいため、接合型電界効果トランジスタとしての応用が期待されている。また、ＧａＮを主材料としたワイドバンドギャップ半導体は、ヘテロ接合電界効果トランジスタ（以下、ＨＦＥＴと略記する。HFET：  Hetero junction Field Effect Transistor）構造を採用できるため、ヘテロ接合電界効果トランジスタとしての応用が期待されている。しかも、このＪＦＥＴやＨＦＥＴは、逆方向に電流を流せることから上記の双方向スイッチ用のスイッチング素子としての応用が考えられる。例えば、非特許文献１には、ＧａＮを用いた双方向スイッチの一例として、ゲートを２つ有したデュアルゲート型スイッチング素子を用いた双方向スイッチが提案されている。この非特許文献１に記載されたデュアルゲート型スイッチング素子は、ドレイン側で２つのトランジスタが直列接続されていると見ることができる。
【特許文献１】特開２００４-１３５４６２号公報
【非特許文献１】町田修，金子信男，岩上信一，柳原将貴，後藤博一，岩渕昭夫、「ＧａＮ双方向スイッチ」、平成２０年電気学会全国大会、第４分冊、ｐ．２６９
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、本願発明者は、上記の双方向スイッチ用のスイッチング素子では、ゲート・ソース間にオフ電圧を印加しておいても、逆方向の電圧が印加された場合にその電圧によっては、ソースからドレインに電流が流れる現象があることを見出した。そのため、上記のデュアルゲート型スイッチング素子のように、直列接続された２つのトランジスタでは、それぞれのゲート・ソース間にオフ電圧を印加しておいても、２つのソース間の電圧によっては、逆方向の電圧が印加された側の素子は、ソースからドレインに電流が流れ得る状態になる（以下、このようにソース・ドレイン間に電流が流れる状態、或いは流れ得る状態を、説明の便宜上、半オン状態と呼ぶ）。また、スイッチング素子は個体差によってスイッチングのタイミングがばらつく。このように、一方のスイッチング素子の遷移時間が長いと、スイッチング速度は、その遷移が遅い方のスイッチング素子に支配されることになる。
【０００５】
本発明は上記の問題に着目してなされたものであり、２つのトランジスタが直列接続された双方向スイッチを有したスイッチ回路において、スイッチング速度の向上を図ることを目的としている。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、第１の発明は、
２つの端子（T1,T2）間の双方向の電流を許容し、該端子（T1,T2）間のオンオフ状態を切り替えるスイッチ回路であって、
ドレイン（D）側で直列接続されて双方向の電流を許容する２つのスイッチング素子（SW1,SW2）を有し、該２つのスイッチング素子（SW1,SW2）で前記２つの端子（T1,T2）間のオンオフを切り替えるスイッチ部（10）と、
前記スイッチ部（10）をオフ状態からオン状態に切り替える場合に、ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオン電圧を印加し、オン状態からオフ状態に切り替える場合には、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオフ電圧を印加するスイッチ制御部（20）と、
を備えたことを特徴とする。
【０００７】
第１の発明の構成では、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）が、もう一方のスイッチング素子（SW1,SW2）よりも先に動作を開始する。これにより、逆電圧が印加されている側のスイッチング素子（SW1,SW2）の遷移完了のタイミングと、もう一方のスイッチング素子（SW1,SW2）の遷移完了タイミングを近づけることが可能になる。
【０００８】
また、第２の発明は、
第１の発明のスイッチ回路において、
ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、該スイッチング素子（SW1,SW2）のオン電圧よりも低い電圧を印加するゲート電圧印加手段（42,44）をさらに備えていることを特徴とする。
【０００９】
この構成により、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）のゲートに、所定の電圧が印加されているので、ゲートが閾値電圧に達する時間を短縮することが可能になる。
【００１０】
また、第３の発明は、
第１又は第２の発明のスイッチ回路において、
前記２つのスイッチング素子（SW1,SW2）は、ドレイン（D）を共有して同一半導体基板上に集積されていることを特徴とする。
【００１１】
この構成により、２つのスイッチング素子（SW1,SW2）が一体的に１つの半導体基板上に集積された、いわゆるデュアルゲート型のスイッチング素子によってスイッチングが行われる。
【発明の効果】
【００１２】
第１の発明によれば、２つのスイッチング素子（SW1,SW2）の遷移完了タイミングを近づけることが可能になるので、より高速なオンオフ動作を実現できる。しかも、スイッチ制御部（20）の前記の制御により、２つのスイッチング素子（SW1,SW2）のスイッチング速度のばらつきも吸収することができる。
【００１３】
また、第２の発明によれば、電圧が印加されている側のスイッチング素子（SW1,SW2）をより高速にスイッチングさせることが可能になる。
【００１４】
また、第３の発明によれば、２つのスイッチング素子（SW1,SW2）が一体的に１つの半導体基板上に集積されているので、より低損失のスイッチング動作が可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【００１６】
《発明の実施形態１》
図１は、本発明の実施形態１に係るスイッチ回路（1）の構成を示すブロック図である。このスイッチ回路（1）は、２つの端子（T1,T2）間の双方向の電流を許容し、該端子（T1,T2）間のオンオフ状態を切り替えるようになっている。すなわち、このスイッチ回路（1）はいわゆる双方向スイッチであり、上記端子（T1,T2）に印加される電圧の極性は任意である。つまり、端子（T1）側を端子（T2）側よりも高電位にしてもよいし、その逆でもよい。
【００１７】
具体的に、スイッチ回路（1）は、図１に示すように、スイッチ部（10）、２つの駆動回路（33,34）、及びスイッチ制御部（20）を備えている。
【００１８】
〈スイッチ部（10）〉
図２は、スイッチ部（10）の構成例を示す図である。同図に示すように、スイッチ部（10）は、２つのスイッチング素子（SW1,SW2）を備えている。これらのスイッチング素子（SW1,SW2）は、ドレイン（D）側で直列接続されている。また、一方のスイッチング素子（SW1）のソース（S1）は、端子（T1）に接続され、もう一方のスイッチング素子（SW2）のソース（S2）は、端子（T2）に接続されている（図１を参照）。そして、これらのスイッチング素子（SW1,SW2）がオン又はオフに切り替えられることによって端子（T1,T2）間のオンオフを切り替えるようになっている。
【００１９】
これらのスイッチング素子（SW1,SW2）は、双方向の電流を許容する、いわゆる双方向スイッチング素子である。本実施形態ではスイッチング素子（SW1,SW2）に、ＳｉＣのようなワイドバンドギャップ半導体を主材料としたＪＦＥＴ構造を採用している。これにより、これらのスイッチング素子（SW1,SW2）は、双方向、すなわち、スイッチング素子（SW1）のソース（S1）からスイッチング素子（SW2）のソース（S2）の方向、及びスイッチング素子（SW2）のソース（S2）からスイッチング素子（SW1）のソース（S1）の方向に電流を流すことができる。なお、本実施形態の各スイッチング素子（SW1,SW2）は、いわゆるノーマリオフ型のスイッチング素子であり、例えばゲート電圧が３Ｖでオン状態、０Ｖでオフ状態になる。
【００２０】
なお、ここで各スイッチング素子（SW1,SW2）として採用したＪＦＥＴは例示である。その他にも逆方向に電流を流せ、且つ何れの電流方向においてもオンオフ制御が可能なトランジスタであれば、双方向スイッチ用のスイッチング素子として使用できる。具体的には、例えば、静電誘導トランジスタ（SIT：Static induction transistor）、金属半導体電界効果型トランジスタ（MESFＥＴ：Metal-Semiconductor Field-Effect-Transistor）、ヘテロ接合電界効果トランジスタ（HFET：Hetero junction Field Effect Transistor）、高電子移動度トランジスタ（HEMT：High Electron Mobility Transistor）等を採用することが可能である。
【００２１】
〈駆動回路（33,34）〉
駆動回路（33,34）は、図１に示すように、同じ構成を有している。そのため、以下では一方の駆動回路（33）の構成についてのみ説明し、他方の駆動回路（34）において該一方の駆動回路（33）と同じ構成には同じ符号を付すものとする。
【００２２】
駆動回路（33）は、駆動電源（41）、２つのゲート駆動用スイッチング素子（42,43）、２つの抵抗（44,45）、２つの駆動制御部（46,47）を備えている。
【００２３】
駆動電源（41）は、前記スイッチング素子（SW1）のゲート（G1）−ソース（S1）間に電圧（Vg）を印加するための電源である。抵抗（44）は、スイッチング素子（SW1）のゲート（G1）−ソース（S1）間に、該スイッチング素子（SW1）に対して並列に接続され、前記ゲート駆動用スイッチング素子（42,43）のオンオフに応じて所定の電圧をスイッチング素子（SW1）のゲート（G1）−ソース（S1）間に印加する。なお、抵抗（45）は、スイッチング素子（SW1）のスイッチング速度を調整するために設けてある。
【００２４】
ゲート駆動用スイッチング素子（42,43）は、スイッチ制御部（20）から入力される制御信号（Sg1）に応じて、スイッチング動作するスイッチング素子である。詳しくは、ゲート駆動用スイッチング素子（42,43）は、互いに直列に接続されていて、それらのスイッチング素子（42,43）の間で、抵抗（45）を介して上記スイッチング素子（SW1）のゲート（G1）と接続されている。ゲート駆動用スイッチング素子（43）は、該スイッチング素子（43）がオン状態のときに上記駆動電源（41）の電圧（Vg）がスイッチング素子（SW1）のゲート（G1）に印加される電圧供給回路を形成するように、上記駆動電源（41）とスイッチング素子（SW1）のゲート（G1）との間に配置されている。一方、ゲート駆動用スイッチング素子（42）は、該スイッチング素子（42）がオン状態のときにスイッチング素子（SW1）のソース（S1）とゲート（G1）との間を繋ぐように設けられている。これらのゲート駆動用スイッチング素子（42,43）は、それぞれ、上記制御信号（Sg1）に応じて、一方がオン状態のときに他方がオフ状態になり、一方がオフ状態のときに他方がオン状態となるように、駆動制御部（46,47）によって駆動制御されている。
【００２５】
これにより、制御信号（Sg1）によって、ゲート駆動用スイッチング素子（43）がオン状態となる一方、ゲート駆動用スイッチング素子（42）がオフ状態となる場合には、スイッチング素子（SW1）のゲート（G1）に駆動電源（41）の電圧（Vg）が印加されて、該スイッチング素子（SW1）が駆動する。すなわち、この場合には、駆動回路（33）からスイッチング素子（SW1）のゲート（G1）にオン電圧が印加されることになる。
【００２６】
逆に、制御信号（Sg1）によって、ゲート駆動用スイッチング素子（42）がオン状態となる一方、ゲート駆動用スイッチング素子（43）がオフ状態となる場合には、スイッチング素子（SW1）のゲート（G1）に駆動電源（41）の電圧（Vg）が印加されることなく、該スイッチング素子（SW1）はオフ状態となる。すなわち、この場合には、駆動回路（33）からスイッチング素子（SW1）のゲート（G1）にオン電圧は印加されない。
【００２７】
上記抵抗（44）は、スイッチング素子（SW1）に逆方向の電圧が印加されたときに、該スイッチング素子（SW1）のゲート（G1）−ドレイン（D）間にほとんどの電圧が印加されるように、該スイッチング素子よりも十分小さな抵抗値を有している。言い換えると、抵抗（44）を十分小さな抵抗値を有する構成にすることで、該抵抗（44）と並行なスイッチング素子（SW1）のソース（S1）−ゲート（G1）間にはほとんど電圧が作用することなく、該スイッチング素子（SW1）のゲート（G1）−ドレイン（D）間にほとんどの電圧が作用することになる。すなわち、本実施形態では、ソース（S1）に逆電圧が印加されている場合に、ゲート駆動用スイッチング素子（42）と抵抗（45）とによって、ゲート（G1）に対して、該スイッチング素子（SW1）のオン電圧を印加するのである。つまり、ゲート駆動用スイッチング素子（42）と抵抗（45）とは、本発明のゲート電圧印加部の一例である。
【００２８】
〈スイッチ制御部（20）〉
スイッチ制御部（20）は、スイッチ回路（1）の外部から入力された制御信号（Sg0）に応じ、駆動回路（33,34）に対して前記制御信号（Sg1,Sg2）をそれぞれ出力する。この制御信号（Sg0）は、スイッチ回路（1）のオン又はオフを切り替える信号である。
【００２９】
具体的にスイッチ制御部（20）は、スイッチ部（10）をオフ状態からオン状態に切り替える場合には、ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオン電圧が印加されるように、２つの駆動回路（33,34）を制御する。例えば、ソース（S1）がソース（S2）より高電圧の場合には、ゲート（G1）に対して、ゲート（G2）よりも先にオン電圧が印加されるように、制御信号（Sg1,Sg2）を出力する。
【００３０】
また、スイッチ制御部（20）は、オン状態からオフ状態に切り替える場合には、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオフ電圧が印加されるように、２つの駆動回路（33,34）を制御する。例えば、ソース（S1）がソース（S2）より高電圧の場合には、ゲート（G1）に対して、ゲート（G2）よりも先にオフ電圧が印加されるように、制御信号（Sg1,Sg2）を出力する。
【００３１】
《スイッチ回路（1）の動作》
以下では、端子（T1）側に端子（T2）側よりも高電圧が印加されている場合を例に動作を説明する。
【００３２】
〈初期状態（オフ状態）におけるスイッチ部（10）〉
図３は、スイッチ部（10）をオフ状態からオン状態に切り替え、再びオフ状態にする場合のスイッチング素子（SW1,SW2）の状態変化、及び各制御信号を示す図（タイミングチャート）である。同図では、下段（ケース１と記載された部分）に本実施形態に係るスイッチ回路（1）のタイミングチャートを記載し、上段（ケース２と記載された部分）には比較のために、制御信号（Sg1,Sg2）を２つのスイッチング素子（SW1,SW2）に対して同時に与えてオンオフを制御した場合を例に記載している。
【００３３】
前記のように、スイッチ部（10）がオフ状態で、端子（T1）側が高電圧の場合には、スイッチング素子（SW1）のゲート（G1）にオフ電圧を印加しておいても、スイッチング素子（SW1）側はソース（S1）からドレイン（D）に電流が流れ得る状態（説明の便宜上、半オン状態と呼ぶことにする）になる場合がある。この例では、初期状態（スイッチ部（10）がオフ）のスイッチング素子（SW1）は、半オン状態である（図３を参照）。
【００３４】
〈スイッチ部（10）をオフからオンに切り替える場合〉
例えば、スイッチ部（10）をオフからオンに切り替える場合には、スイッチ制御部（20）は、高電圧が印加されている端子（T1）側のスイッチング素子（SW1）に対し、スイッチング素子（SW2）よりも先にオン電圧が印加されるように、制御信号（Sg1,Sg2）を出力する。具体的には、図３の下段に示すように、制御信号（Sg2）よりも先に制御信号（Sg1）を遷移させる。これにより、スイッチング素子（SW1）は、半オン状態から徐々にオン状態に遷移する。
【００３５】
また、スイッチ制御部（20）は、制御信号（Sg1）よりも所定期間遅延して制御信号（Sg2）を遷移させる。これにより、スイッチング素子（SW2）は、オフ状態からオン状態に遷移する。このようにスイッチ部（10）では、図３の下段に示すように、スイッチング素子（SW2）が遷移し始めると、２つの端子（T1,T2）間の導通状態も遷移し、２つのスイッチング素子（SW1,SW2）の動作が完了した時点でオン状態になる。このように、スイッチ制御部（20）が２つのスイッチング素子（SW1,SW2）の遷移のタイミングを制御することで、両者の遷移完了タイミングを互いに近づけることが可能になる。
【００３６】
仮に、２つのスイッチング素子（SW1,SW2）を同時に遷移させると、図３の上段（ケース２）に示すように、スイッチング素子（SW2）の状態遷移が完了しても、遷移が遅い方のスイッチング素子（SW1）の状態遷移が完了するまで、スイッチ部（10）としてはオンになっていない。そして、この場合の２つの端子（T1,T2）間の導通状態の遷移時間は、スイッチング素子（SW1）の遷移開始から遷移完了までの期間となる。すなわち、遷移が遅い方のスイッチング素子（SW1）に、スイッチ部（10）のオンオフ状態が支配されることになるのである。これに対し、本実施形態では、図３に示すように、２つの端子（T1,T2）間の状態をより急峻に変化させて、より高速なスイッチング動作を行うことが可能になる。
【００３７】
しかも、スイッチング素子（SW1）がオフ状態の場合には、抵抗（44）によって、所定の電圧がゲート（G1）に印加されているので、スイッチング素子（SW1）のゲート（G1）が閾値電圧に達する時間を短縮することが可能になる。それゆえ、スイッチング素子（SW1）をより高速にスイッチングさせることが可能になる。
【００３８】
〈スイッチ部（10）をオンからオフに切り替える場合〉
スイッチ部（10）をオンからオフに切り替える場合には、スイッチ制御部（20）は、スイッチング素子（SW1）に対し、スイッチング素子（SW2）よりも先にオフ電圧が印加されるように、制御信号（Sg1,Sg2）を出力する。具体的には、図３の下段に示すように、制御信号（Sg2）よりも先に制御信号（Sg1）を遷移させる。これにより、スイッチング素子（SW1）は、オン状態から徐々に半オン状態に遷移する。また、スイッチ制御部（20）は、制御信号（Sg1）よりも所定期間遅延して制御信号（Sg2）を遷移させる。これにより、スイッチング素子（SW2）は、オン状態からオフ状態に遷移する。
【００３９】
このようにスイッチ部（10）では、図３の下段に示すように、スイッチング素子（SW2）が遷移し始めると、２つの端子（T1,T2）間の導通状態も遷移し、２つのスイッチング素子（SW1,SW2）の動作が完了した時点でオフ状態になる。このように、スイッチ制御部（20）が２つのスイッチング素子（SW1,SW2）の遷移のタイミングを制御することで、両者の遷移完了タイミングを互いに近づけることが可能になる。
【００４０】
仮に、２つのスイッチング素子（SW1,SW2）を同時に遷移させると、図３の上段（ケース２）に示すように、スイッチング素子（SW2）の状態遷移が完了しても、遷移が遅い方のスイッチング素子（SW1）の状態遷移が完了するまで、スイッチ部（10）としてはオフになっていない。そして、この場合の２つの端子（T1,T2）間の導通状態の遷移時間は、スイッチング素子（SW1）の遷移開始から遷移完了までの期間となる。すなわち、遷移が遅い方のスイッチング素子（SW1）に、スイッチ部（10）のオンオフ状態が支配されることになるのである。これに対し、本実施形態では、図３に示すように、２つの端子（T1,T2）間の状態をより急峻に変化させて、より高速なスイッチング動作を行うことが可能になる。
【００４１】
以上のように本実施形態によれば、２つのスイッチング素子（SW1,SW2）の遷移完了タイミングを近づけることが可能になるので、より高速なオンオフ動作を実現できる。しかも、スイッチ制御部（20）の前記の制御により、２つのスイッチング素子（SW1,SW2）のスイッチング速度のばらつきも吸収することができる。
【００４２】
《発明の実施形態２》
実施形態２では、上記のスイッチ回路（1）を、電力変換回路（5）の力率改善回路に応用した例を説明する。図４は、本発明の実施形態２に係る電力変換回路（5）の構成を示すブロック図である。この電力変換回路（5）は、コンバータ部（11）、倍電圧回路（12）、インバータ部（14）、及び力率改善回路（15）を備え、交流電源（2）から入力された交流を、所望の周波数及び電圧の交流に変換して負荷（3）に供給する。
【００４３】
コンバータ部（11）は４つのダイオード（D1,D2…D4）で構成されたダイオードブリッジ回路であり、リアクトル（L）を介して交流電源（2）に接続され、交流を直流に変換する。
【００４４】
倍電圧回路（12）は、コンデンサ（21,22）、平滑コンデンサ（13）を備えている。２つのコンデンサ（21,22）は直列に接続されている。そして、この倍電圧回路（12）は、これらのコンデンサ（21,22）の間に、上記コンバータ部（11）を介して上記交流電源（2）の一端が接続されてなるもので、上記コンデンサ（21,22）内に、該コンデンサ（21,22）の直列回路における両端の電圧が上記交流電源（2）の倍の電圧となるような電荷が充電されるように構成されている。また、上記平滑コンデンサ（13）は、上記コンバータ部（11）及び倍電圧回路（12）によって整流された直流電圧を平滑化するコンデンサである。
【００４５】
インバータ部（14）は、上記コンバータ部（11）に対して、倍電圧回路（12）及び平滑コンデンサ（13）とともに並列に接続されている。このインバータ部（14）は、複数のスイッチング素子（14a）（例えば三相交流であれば６個）がブリッジ結線されてなる。すなわち、特に図示しないが、上記インバータ部（14）は、２つのスイッチング素子（14a,14a）を互いに直列接続してなる３つのスイッチングレグが並列に接続されてなるもので、これらのスイッチング素子（14a）のオンオフ動作によって、直流電圧を交流電圧に変換し、負荷（3）へ供給するように構成されている。なお、本実施形態では、図４に示すように、各スイッチング素子（14a）は、トランジスタとダイオードとが逆並列に接続されてなるが、この限りではなく、スイッチング可能な構成であれば他の構成であってもよい。
【００４６】
力率改善回路（15）は、実施形態１のスイッチ回路（1）とゼロクロス検出手段（32）を備えている。そして、スイッチ回路（1）のスイッチ部（10）が交流電源（2）を短絡可能なように、上記スイッチ回路（1）の２つの端子（T1,T2）が該交流電源（2）に接続されている。この力率改善回路（15）は、スイッチ回路（1）を交流電源（2）の電圧の極性に応じて駆動制御することにより、該交流電源（2）を短絡させて、上記リアクトル（L）との組み合わせで該力率改善回路（15）の入力電流（Is）を整流し、電源力率を改善するとともに電圧（Vdc）の大きさを制御するように構成されている。
【００４７】
具体的にはゼロクロス検出手段（32）は、上記交流電源（2）の交流電圧の波形に応じて、半周期ごとに出力信号（ＯＮ−ＯＦＦ）が反転するゼロクロス信号（Sz）を生成するように構成されている。そして、このゼロクロス信号（Sz）は、上記の制御信号（Sg0）としてスイッチ回路（1）のスイッチ制御部（20）に入力されている。これにより、スイッチ回路（1）は、ゼロクロス信号（Sz）に応じて、オンオフが切り替わる。
【００４８】
上記のように、力率改善回路（15）にスイッチ回路（1）を用いることにより、ＩＧＢＴなどのスイッチング素子とともに還流ダイオードを用いた従来の双方向スイッチに比べ、導通損失の低減が可能になる。しかも、２つのスイッチング素子（SW1,SW2）を上記のようにオンオフ制御することにより、高速なスイッチングを実現できる。それゆえ、実施形態１に係るスイッチ回路（1）を用いた力率改善回路（15）では、より大きな力率改善が期待できる。
【００４９】
《その他の実施形態》
スイッチ部（10）は、上記のように別個の２つの素子（スイッチング素子（SW1,SW2））を直列接続して構成する代わりに、いわゆるデュアルゲート型のスイッチング素子を用いてもよい。デュアルゲート型のスイッチング素子は、２つのトランジスタ（スイッチング素子）が、ドレイン（D）を共有して同一基板上に集積されている。図５は、デュアルゲート型のスイッチング素子（50）の構造を模式的に示す図である。図５に示すように、デュアルゲート型のスイッチング素子（50）は、２つのゲート（G1,G2）と２つのソース（S1,S2）を備えている。そして、ゲート（G1）とゲート（G2）との間がドレイン（D）として機能する領域である。この構造を等価回路で示すとやはり、図２と同じになる。
【産業上の利用可能性】
【００５０】
本発明は、２つの端子間の双方向の電流を許容し、該端子間のオンオフ状態を切り替えるスイッチ回路として有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態１に係るスイッチ回路（1）の構成を示すブロック図である。
【図２】スイッチ部（10）の構成例を示す図である。
【図３】スイッチ部（10）をオフ状態からオン状態に切り替え、再びオフ状態にする場合のスイッチング素子（SW1,SW2）の状態変化、及び各制御信号を示す図（タイミングチャート）である。
【図４】本発明の実施形態２に係る電力変換回路（5）の構成を示すブロック図である。
【図５】デュアルゲート型のスイッチング素子（50）の構造を模式的に示す図である。
【符号の説明】
【００５２】
１    スイッチ回路
５    電力変換回路
１０    スイッチ部
２０    スイッチ制御部
４２    ゲート駆動用スイッチング素子
４４    抵抗
ＳＷ１    スイッチング素子
ＳＷ２    スイッチング素子
【図１】
2010172078.tif 000003
【図２】
2010172078.tif 000004
【図３】
2010172078.tif 000005
【図４】
2010172078.tif 000006
【図５】
2010172078.tif 000007