(57)【要約】【課題】集積度、又は信頼性が向上されるメモリ装置と、その駆動方法が提供される。【解決手段】メモリ装置で、前記メモリのユニットで少なくとも１つのセル状態の比率が決定される。前記メモリの前記ユニットのプログラム状態は、前記少なくとも１つのセル状態の前記決定された比率に基づいて決定される。前記メモリのユニットで少なくとも１つのセル状態を決定することは、事前に決定された分布にしたがうデータ値を有する変形されたデータを生産するためのデータ値分布機能によって、前記メモリのユニットに格納されるようにデータを処理することとそして前記メモリの前記ユニットで前記変形されたデータを格納することによって、進行されることができる。前記分布機能は、例えば、前記メモリの前記ユニットでデータ値の均一分布を提供するように具現されることができる。【選択図】    図３
2010287306.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリセルを有するメモリの動作方法において、
前記メモリのユニットで少なくとも１つのセル状態の比率を決定することと、
前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することと、を含むメモリの動作方法。
【請求項２】
メモリのユニットで少なくとも１つのセル状態の比率を決定することは、
事前に決定された分布にしたがうデータ値を有する変形されたデータを生産するためのデータ値分布機能によって、前記メモリの前記ユニットに格納されるデータを処理することと、
前記メモリの前記ユニットに前記変形されたデータを格納することと、を含むことによって、進行される請求項１に記載のメモリの動作方法。
【請求項３】
前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、前記分布機能に関連された加重値に基づいて前記プログラム状態を決定することと構成する請求項２に記載のメモリの動作方法。
【請求項４】
前記分布機能は、前記メモリの前記ユニットでデータ値の均一分布を提供するように具現される請求項２に記載のメモリの動作方法。
【請求項５】
前記分布機能は、前記メモリの前記ユニットの値の任意分布されるように具現される請求項２に記載のメモリの動作方法。
【請求項６】
前記メモリのユニットに少なくとも１つのセル状態比率を決定することは、事前に決定された基準に合う閾値電圧を有する前記ユニットでセルの比率を決定することと構成する請求項２に記載のメモリの動作方法。
【請求項７】
前記メモリのユニットで少なくとも１つのセル状態の比率を決定することは、消去状態を有するセルの比率を決定することと構成する請求項１に記載のメモリの動作方法。
【請求項８】
セル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、
事前に決定された状態を有する前記ユニットでセルの数を決定することと、
前記決定されたセルの数を事前に決定された基準と比較することによって、前記プログラム状態を決定することと、を含む請求項１に記載のメモリの動作方法。
【請求項９】
前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、プログラム状態フラッグの状態を決定せず、前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットの前記プログラム状態を決定することを含む請求項１に記載のメモリの動作方法。
【請求項１０】
前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、プログラム状態フラッグに基づいて前記ユニットの前記プログラム状態を確認するために失敗することに応答して前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットの前記プログラム状態を決定することを含む請求項１に記載のメモリの動作方法。
【請求項１１】
前記メモリの前記ユニットは、複数のマルチビットメモリセルを含み、
前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、前記少なくとも１つのセル状態の前記決定された比率に基づいて第１ビットレベルのための前記メモリの前記ユニットの前記プログラム状態を決定することと、
前記プログラム状態フラッグに基づいて第２ビットレベルのための前記メモリの前記ユニットのプログラム状態を決定することをさらに含む請求項１に記載のメモリの動作方法。
【請求項１２】
前記メモリの前記ユニットのプログラム状態フラッグの状態を決定することをさらに含み、
前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、前記少なくとも１つのセル状態の前記決定された比率、そして前記プログラム状態フラッグの前記決定された状態に基づいて前記メモリの前記ユニットの前記プログラム状態を決定することを含む請求項１に記載のメモリの動作方法。
【請求項１３】
前記決定されたプログラム状態に応答して読出し動作及び／或いは書込み動作を制御することをさらに含む請求項１に記載のメモリの動作方法。
【請求項１４】
複数のセルを有するメモリと、
前記メモリのユニットで少なくとも１つのセル状態に比率を決定し、前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定するように具現されるプログラム状態決定回路を含むメモリシステム。
【請求項１５】
事前に決定された分布にしたがうデータ値を有する変形されたデータを生成するためのデータ値分布機能によって、前記メモリの前記ユニットに格納されるようにデータを処理するように具現されるデータ値変更回路をさらに含み、前記メモリは、前記メモリの前記ユニットで前記変形されたデータを格納するように具現される請求項１４に記載のメモリシステム。
【請求項１６】
前記プログラム状態決定回路は、前記分布機能に関連した加重値に基づいて前記プログラム状態を決定するように具現される請求項１５に記載のメモリシステム。
【請求項１７】
前記分布機能は、前記メモリの前記ユニットでデータ値の均一分布を提供するように具現される請求項１５に記載のメモリシステム。
【請求項１８】
前記分布機能は、前記メモリの前記ユニットで値の任意分布するように具現される請求項１５に記載のメモリシステム。
【請求項１９】
前記プログラム状態決定回路は、事前に決定された基準に遭遇する閾値電圧を有する前記ユニットでセルの比率を決定するように具現される請求項１４に記載のメモリシステム。
【請求項２０】
前記プログラム状態決定回路は、消去状態を有するセルの比率を決定するように具現される請求項１４に記載のメモリシステム。
【請求項２１】
前記プログラム状態決定回路は、事前に決定された状態を有する前記ユニットでセルの数を決定し、前記決定されたセルの数を事前に決定された基準と比較して前記プログラム状態を決定するように具現される請求項１４に記載のメモリシステム。
【請求項２２】
前記プログラム状態決定回路は、プログラム状態フラッグの状態を決定せず、前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットの前記プログラム状態を決定するように具現される請求項１４に記載のメモリシステム。
【請求項２３】
前記メモリは、プログラム状態フラッグを格納するために具現される少なくとも１つのセルをさらに含み、前記プログラム状態決定回路は、プログラム状態フラッグに基づいて前記ユニットの前記プログラム状態を確認することの失敗に応答して前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットの前記プログラム状態を決定するように具現される請求項１４に記載のメモリシステム。
【請求項２４】
前記メモリは、プログラム状態を格納するように具現される少なくとも１つのセルをさらに含み、
前記メモリの前記ユニットは複数のマルチ−ビットセルを含み、
前記プログラム状態決定回路は、前記少なくとも１つのセル状態の前記決定された比率に基づいて第１ビットレベルのための前記メモリの前記ユニットのプログラム状態を決定してそして前記プログラム状態フラッグに基づいて第２ビットレベルのための前記メモリの前記ユニットのプログラム状態を決定するように具現される請求項１４に記載のメモリシステム。
【請求項２５】
前記メモリは、プログラム状態フラッグを格納するように具現される少なくとも１つのセルをさらに含み、
前記プログラム状態決定回路は、前記少なくとも１つのセル状態の前記決定された比率、及び前記プログラム状態フラッグに基づいて前記メモリの前記ユニットの前記プログラム状態を決定するように具現される請求項１に記載のメモリシステム。
【請求項２６】
前記メモリは、前記決定されたプログラム状態に応答して読出し動作、及び／或いは書込み動作を制御するようにさらに具現される請求項１４に記載のメモリシステム。
【請求項２７】
前記メモリは、第１集積回路装置に含まれ、前記プログラム状態決定回路は、第２集積回路装置に含まれるメモリ制御回路の比率である請求項１４に記載のメモリシステム。
【請求項２８】
前記メモリ、及び前記プログラム状態決定回路は、単一集積回路装置に含まれる請求項１４に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ装置と、その駆動方法に関し、より具体的には、メモリ装置のプログラム状態決定のためのものである。
【背景技術】
【０００２】
一般的なフラッシュメモリ装置は、データ値に対応する閾値電圧を有する浮動ゲートトランジスタを含むセルのアレイを含む。例えば、図１は、各々のビットラインＢＬ０、ＢＬ１、ＢＬ２、・・・、ＢＬｎ−２、ＢＬｎ−１に連結された浮動ゲートトランジスタの各々のストリングで構成されたメモリセルアレイ２２２を含む一般的なフラッシュメモリ装置２２を示す。前記トランジスタの各々のローゲート電極は、各々のワードラインＷＬ０、ＷＬ１、・・・、ＷＬｍ−３、ＷＬｍ−２、ＷＬｍ−１に連結される。
【０００３】
各々のストリング選択ラインＳＳＬ、及び接地選択ラインＧＳＬは、前記ビットラインＢＬ０、ＢＬ１、ＢＬ２、・・・、ＢＬｎ−２、ＢＬｎ−１に対する前記ストリングとコラム選択ラインＣＳＬとの連結を制御する。前記アレイ２２２は、前記対応するメモリセルのプログラム状態を指示するフラッグデータを格納するように具現されたフラッグセル２２３をさらに含む。前記フラッグ値は、フラッグビットラインＦＢＬ０、ＦＢＬ１、・・・、ＦＢＬｋ−１によって提供される。
【０００４】
前記ビットラインＢＬ０、ＢＬ１、ＢＬ２、・・・、ＢＬｎ−２、ＢＬｎ−１及びフラッグビットラインＦＢＬ０、ＦＢＬ１、・・・、ＦＢＬｋ−１は、ページバッファ２２６によって駆動され、一方、前記ワードラインＷＬ０、ＷＬ１、・・・、ＷＬｍ−３、ＷＬｍ−２、ＷＬｍ−１、ストリング選択ラインＳＳＬ、及び接地選択ラインＧＳＬがローデコーダ２２４によって駆動される。制御ロジック２２８は、前記ページバッファ２２６、及び前記ローデコーダ２２４を制御する。
【０００５】
上述した通り、フラッグセルを、前記メモリセルの前記プログラム状態に対する情報を格納することに利用することができる。例えば、前記メモリセルがプログラムされる時毎にフラッグセルを使うことができる。また例えば、“０”のフラッグセルの値は、前記セルのＬＳＢがプログラムされなかったことを示し、一方“１”のフラッグセルの値は、前記ＬＳＢがプログラムされたことを示す。読出し動作時、“１”のフラッグセルの値は、前記ＬＳＢの読出しがされたか否かを示す。書込み動作時、“１”のフラッグセルの値は、前記ＭＳＢが現在プログラム可能であるということを示す。前記各々のメモリセルに格納されたビットの数が増加することによって、プログラム状態を示すのにさらに多数のフラッグセルが利用される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許公開第２００９／０２５９８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、集積度を向上させることができる不揮発性メモリ装置、及びその最上位ビット判別方法を提供することにある。
本発明の他の目的は、メモリセルの信頼性を向上させることができる不揮発性メモリ装置、及びその最上位 ビット判別方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の実施形態は、複数のメモリセルを含むメモリを駆動する方法を提供する。このような方法において、前記メモリのユニットで少なくとも１つのセル状態の比率が決定される。前記メモリの前記ユニットのプログラム状態は、前記少なくとも１つのセル状態の前記決定された比率に基づいて決定される。前記メモリのユニットで少なくとも１つのセル状態の比率を決定することは、事前に決定された分布にしたがう（ｃｏｍｆｏｒｍｉｎｇ）前記メモリの前記ユニットで変形されたデータを格納するデータ値を有する前記変形されたデータを生成するためのデータ値分布機能によって、前記メモリの前記ユニットに格納されたデータを処理することによって進行になることができる。前記分布機能は、例えば、前記メモリの前記ユニットでデータ値の均一分布を提供するように具現されることができる。前記分布機能は、前記メモリの前記ユニットで値の任意の分布するように具現されることができる。他の実施形態において、前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、前記分布機能に関連された加重値に基づいて前記プログラム状態を決定することを含む。
【０００９】
前記メモリのユニットで少なくとも１つのセル状態の比率を決定することは、事前に決定された基準に満足する閾値電圧を有する前記ユニットでセルの比率を決定することを含むことができる。前記メモリのユニットで少なくとも１つのセル状態の比率を決定することは、消去された状態を有するセルの比率を決定することを含むことができる。セル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、事前に決定された状態を有する前記ユニットでセルの数を決定することと、事前に決定された基準でセルの前記決定された数の比較によって前記プログラム状態を決定することを含むことができる。
【００１０】
他の実施形態において、前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、プログラム状態フラッグの状態を決定せず、前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットの前記プログラム状態を決定することを含むことができる。他の実施形態において、前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、プログラム状態フラッグに基づいて前記ユニットの前記プログラム状態を指示する失敗に応答して前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットの前記プログラム状態を決定することを含むことができる。
【００１１】
他の実施形態において、前記メモリの前記ユニットは、複数のマルチビットメモリセルを含むことができる。前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、前記少なくとも１つのセル状態の前記決定された比率に基づいて第１ビットレベルのための前記メモリの前記ユニットのプログラム状態を決定することを含むことができる。前記方法は、プログラム状態フラッグに基づいて第２ビットレベルに対する前記メモリの前記ユニットのプログラム状態を決定することをさらに含むことができる。
【００１２】
他の実施形態において、方法は、前記メモリの前記ユニットのプログラム状態フラッグを決定することをさらに含むことができる。前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定することは、前記少なくとも１つのセル状態の前記決定された比率、そして前記プログラム状態フラッグの前記決定された状態に基づいて前記メモリの前記ユニットの前記プログラム状態を決定することを含むことができる。
【００１３】
他の実施形態による方法は、前記決定されたプログラム状態に応答して読出し動作、及び／或いは書込み動作を制御することをさらに含むことができる。
【００１４】
本発明の他の実施形態はメモリシステムを提供する。メモリシステムは、複数のセルを有するメモリ、前記メモリのユニットで少なくとも１つのセル状態の比率を決定し、そして前記少なくとも１つのセル状態の前記決定された比率に基づいて前記メモリの前記ユニットのプログラム状態を決定するように具現されたプログラム状態決定回路を含むことができる。前記メモリシステムは、事前に決定された分布にしたがうデータ値を有する変形されたデータを生産するためのデータ値分布機能によって、前記メモリの前記ユニットに格納されるようにデータを処理するように具現されるデータ値変更機をさらに含むことができ、前記メモリは、前記メモリの前記ユニットで前記変形されたデータを格納するように具現されることができる。
【発明の効果】
【００１５】
上述した本発明の実施形態による不揮発性メモリ装置は、メモリセルの閾値電圧状態の数によって最上位ビットプログラム状態を判別するように具現されることによって、最上位ビットプログラム状態情報が格納されるフラッグセルが不必要であるか、或いは複数のフラッグセルに対する読出し動作が失敗されても最上位ビットプログラム状態を判別できる。その結果によって、不揮発性メモリ装置の集積度、又は信頼性が向上する。
【図面の簡単な説明】
【００１６】
【図１】一般的なフラッシュメモリ装置のブロックダイアグラムである。
【図２】値分布機能を利用する一般的なフラッシュメモリ装置において、閾値電圧値の分布を示すグラフである。
【図３】プログラムの多様な状態で値分布機能を利用するマルチ−ビットセルＭＬＣフラッシュメモリ装置において、閾値電圧値の分布を示すグラフである。
【図４】本発明の実施形態によるメモリシステムのブロックダイアグラムである。
【図５】本発明の実施形態によるメモリ装置でプログラム状態を決定するための動作を示した流れ図である。
【図６】本発明の他の実施形態によるメモリ装置でプログラム状態を決定するための動作を示した流れ図である。
【図７】本発明の実施形態によるメモリ装置でプログラム状態を決定するための動作を示した流れ図である。
【図８】本発明の他の実施形態によるメモリシステムのブロック図である。
【図９】本発明の実施形態によるメモリ装置でプログラム状態を決定するための動作を示した流れ図である。
【図１０】本発明のその他の実施形態によるメモリシステムのブロックダイアグラムである。
【図１１】本発明のその他の実施形態によるメモリシステムのブロックダイアグラムである。
【図１２】本発明のその他の実施形態によるメモリシステムのブロックダイアグラムである。
【図１３】本発明の実施形態によるメモリカードのブロックダイアグラムである。
【図１４】本発明の他の実施形態によるメモリカードのブロックダイアグラムである。
【発明を実施するための形態】
【００１７】
本発明の実施形態は、添付される発明の実施形態を示す図面を参照して説明される。この発明は、多数の他の種類に具現することができ、ここに説明された実施形態に制限されるように解析されるべきではない。むしろ、このような実施形態は、この開示が徹底して完璧なように、従来技術に対して本発明の範囲を充分に伝達するように提供される。参照番号は本明細書全体に及ぶ。
【００１８】
何れかの項目が他の項目に“接続された（ｃｏｎｎｅｃｔｅｄ）”、或いは“結合された（ｃｏｕｐｌｅｄ）”に言及される時、これは、他の項目に直接的に接続されるか、或いは結合されることができるか、或いは挟込む項目が存在していると理解される。反対に、何れかの項目が“直接的に接続された”、或いは“直接的に結合された”に言及される時、これは挟込む項目が存在しないと理解される。ここで、使用される用語“及び／或いは”は、１つまたは１つ以上の関連した項目の何れかの組合せ、或いはあらゆる組合せを含み、または“／”と省略される。
【００１９】
ここで、第１、第２、等の用語が多様な項目を説明するために使われることができても、このような項目は、このような用語によって制限されないと理解される。このような用語は、単なる１つの項目と他の項目とを区分するのに利用されるものである。例えば、“第１”項目は、“第２”項目の用語であり得り、同様に、“第２”項目は、前記開示の教えから区分せずに“第１”項目の用語であり得る。
【００２０】
ここで、用語は、当該実施形態を説明するための目的にのみ使われ、発明を制限する目的に使われることはない。ここで、単数一形態の“１つ（ａ、ａｎ）”、及び“前記（ｔｈｅ）”は、本文で明確に指示できない限り、複数の形態を含むようにも意図される。さらに、“構成する（ｃｏｍｐｒｉｓｅｓ）”及び／或いは“構成する（ｃｏｍｐｒｉｓｉｎｇ）”、或いは“含む（ｉｎｃｌｕｄｅｓ）”及び／或いは“含む（ｉｎｃｌｕｄｉｎｇ）”という用語は、詳細な説明で使われる時、陳述された項目、或いは動作の存在を詳細化させ、１つ以上の項目、或いは動作を存在、或いは追加することをできなくすることではないと理解される。
【００２１】
もし定義せずにも、ここで、使われるあらゆる用語（技術、或いは科学用語を含む）は、この発明が属する従来技術で普遍的技術によって、一般的に分かることと同じ意味を有する。さらに、一般的な辞書によって、定義された用語は、関連した技術及び／或いは本出願の本文に意味することと同じ意味を有することと解析できることと、ここで、明確に定義された表現でなくても概念化されたり、或いは過度に形式的な認識と解釈されないと理解される。
【００２２】
２００９年３月２４日に提出された米国特許出願番号１２／４１０、１５０、又は公開された特許文献１に説明された通り、メモリセルに格納される値は、前記アレイの閾値電圧が決定された分布、例えば、均一な分布を有するようにするために分布機能（“ランダマイザ：ｒａｎｄｏｍｉｚｅｒ”と称する）によって、処理されることができる。例えば、図２を参照すると、シングルレベルセル（ＳＬＣｓ）を提供するアレイで、このような分布機能は、８つの“筒（ｂｉｎｓ）”Ｅ（消去）、Ｐ１、Ｐ２、・・・、Ｐ７に落ちる閾値電圧を有する実質的に同数のセルを提供することによって引き起こされることができる。図３を参照すると、３−ビットマルチレベルセル（ＭＬＣ）データ格納を提供するためのアレイのために、連続的なプログラム動作は、４、８、及び１６個の筒（ｂｉｎｓ）の閾値電圧分布を提供する。
【００２３】
本発明の実施形態は、このようなデータ値分布機能がフラッシュメモリ装置のプログラム状態のための最新の（ｓｔｒｅａｍｌｉｎｅｄ）技術の使用を可能にすることができたということを実現するから引起こされる。特に、プログラムされた装置において、閾値電圧分布を決定するため既存に、相対的に、効率的な技術に知らされることができるプログラムされた装置と関連された閾値電圧分布は、読出し及び／或いは書込み動作で前記装置の前記プログラム状態を決定するたに使われることができる。
【００２４】
図４は、本発明の実施形態によるメモリシステム４００を示す。前記メモリシステム４００は、メモリ制御回路４１０によって制御される不揮発性メモリ装置４２０（例えば、フラッシュメモリ装置）を含む。前記メモリ制御回路４１０は、前記メモリ装置４２０に値の実質的に均一分布を提供し、そこに格納するための前記メモリ装置４２０に変更された値を提供する機能と共に、データ値分布機能によって、前記メモリ装置４２０に格納される入力された値を変更するように具現される値変更回路４１２を含む。前記値変更回路４１２は、外部受信機（ｒｅｃｉｐｉｅｎｔ）に修正された値を提供するための前記データ値分布機能のインバース（ｉｎｖｅｒｓｅ）によって、前記メモリ装置４２０から入力された値を変更するようにさらに具現されることができる。前記メモリ制御回路４１０は、前記メモリ装置４２０のプログラム状態を決定するように具現されたプログラム状態決定回路４１４をさらに含むことができる。
【００２５】
図５を参照すると、前記プログラム状態決定回路４１４は、例えば、閾値電圧の所定の範囲内に入り込む所定の状態を有するメモリ装置でセルの比率を決定でき（ブロック５１０）、その比率決定に基づいた前記装置の前記プログラム状態を対応的に決定できる（ブロック５１０）。例えば、図２の均一分布を参照すると、消去された状態Ｅに対応する閾値電圧を有する前記メモリ装置のユニット（例えば、ページ、或いはセクタ）でセルの数は、全体セルの数の概ねに８分の１程度になるセルの数に知らされるようにカウントでき、前記装置がプログラムされたのかを決定されることができる。特に、前記消去された値を有するセルの数は、前記装置がプログラムされたか否かを決定するための事前に決定された閾値（エラー許容が含まれる）と比較できる。このような方法に、プログラム状態は、フラッグセルを使用せずに決定することができる。図２及び図３で示した均一分布機能と他の分布機能が使われることができ、前記比較閾値は、前記分布機能が特別な値に置かれるように加重値に基づいて決定されることができると理解できるはずである。
【００２６】
他の実施形態によるメモリ装置のユニット、例えば、ページ、或いはセクタでセルは、読出し動作を制御するように前記ページのプログラム状態を決定するため、消去された値のような事前に決定された値を有するセルの数を決定するようにサンプリングできる。図６を参照すると、特別な値を有するページの１つ以上のセクタでセルの比率が決定される（ブロック６１０）。例えば、消去された状態を有するページの１つ以上のセクタでセルの数が決定され、事前に決定された閾値の数と比較できる。前記ページのプログラム状態は、前記１つ以上のセクタで前記事前に決定された値を有するセルの前記決定された比率に基づいて決定されることができる（ブロック６２０）。前記決定された比率が、最上位ビットＭＳＢがプログラムされたことを指示すると、前記最上位ビットは、読出される（ブロック６３０、６５０）。前記比率が、前記最上位ビットがプログラムされなかったことを指示すると、前記最上位ビット読出し動作は、省略（ｓｋｉｐｐｅｄ）され得り、前記最下位ビットＬＳＢは、読出される（ブロック６３０、６４０）。他の実施形態によると、１つ以上選択されたセクタの読出しの代わりに、スキャン読出し動作が、読出し動作を制御するのに利用するようにプログラム状態を決定するために前記全体ページに対して実行できる。
【００２７】
他の実施形態によると、セル状態の比率は、ＭＬＣプログラム動作を制御する目的のためのプログラム状態を決定するように決定されることができる。図７を参照すると、ページ、或いはそのサブセットは、所定の状態を有するセルの比率を決定するために読出される（ブロック７１０）。前記ページの前記プログラム状態は、前記決定された比率に基づいて決定される（ブロック７２０）。前記プログラム状態は、消去された状態を指示すると、ＬＳＢは、プログラムされる（ブロック７３０−１）。前記ＬＳＢがプログラムされたと決定されると、次の最上位ビットがプログラムできる（ブロック７３０−２）。同様の動作がＭ番目ＭＳＢのために実行できる（ブロック７３０−Ｍ）。
【００２８】
本発明の他の実施形態によると、値分布の従来の知識を利用する動作は、フラッグセルの使用と結合され得る。図８を参照すると、メモリシステム８００で、メモリ装置８２０は、フラッグセル８２２を含む。メモリ制御回路８１０は、値変更回路８１２（例えば、図４の前記値変更回路のラインに従う回路）、及びプログラム状態決定回路８１４を含む。
【００２９】
図９を参照すると、前記プログラム状態決定回路８１４は、前記メモリ装置８２０のプログラム状態を決定することを試すために前記フラッグセル８２２を一番先に読出すことができる（ブロック９１０）。一方、前記フラッグセル８２２の読出しが前記プログラム状態として決定されないという答を与えると、前記プログラム状態決定回路８１４は、事前に決定された値を有するセルの比率を決定でき、上述したラインブロックによる技術を利用して前記プログラム状態を決定するためにこのような情報を利用できる（ブロック９２０，９３０，９４０）。他の実施形態において、フラッグセルを読出すことによって、データ値の比率を決定することによって、発生されたプログラム状態決定は、プログラム状態を評価するために結合され得る。他の実施形態において、上述されたラインに従ってデータ値の比率を決定することを含む技術が他のビットのために使われる間に、前記フラッグセル８２２が選択されたビットのために使われることができるようにハイブリッド接近（ｈｙｂｒｉｄ  ａｐｐｒｏａｃｈ）を使うことができる。例えば、データ値の比率技術がより高いビットプログラム状態を決定することに使われる際に、フラッグセルは、ＬＳＢプログラム状態を指示するように利用されることができる。
【００３０】
図１０を参照すると、本発明の他の実施形態によるメモリシステム１０００で、プログラム状態レジスタ１０２２は、メモリ制御回路４１０でプログラム状態決定回路４１４によって発生されたプログラム状態情報を格納するためのメモリ装置１０２０に含まれることができる。ここで、メモリ制御回路４１０は、図４に参照された通り上述されたラインに従って、動作できる。前記プログラム状態レジスタ１０２２は、読出し、及び／或いは書込み動作を制御するのに使われるためのプログラム状態情報を取出すように前記メモリ制御回路４１０によって接近できる。
【００３１】
図１１に示す実施形態において、メモリシステム１１００は、メモリ制御回路１１１０によって制御されるメモリ装置１１２０を含むことができる。ここで、メモリ装置１１２０は、集積化された値変更回路１１２２及びプログラム状態決定回路１１２４を含む。図１２を参照すると、メモリシステム１２００は、メモリ制御回路１２１０によって制御されるメモリ装置１２２０を含むことができる。ここで、メモリ装置１２２０は、直接化された値変更回路１２２２、プログラム状態決定回路１２２４、及びプログラム状態レジスタ１２２６を含む。
【００３２】
図１３は、他の実施形態による応用を示す。ここで、図４の前記ラインに従うメモリシステム４００は、メモリカード１３００に含まれる。図１４は、図１１の前記ラインに従うメモリシステム１１００がメモリカード１４００に含まれた他の応用を示す。
【００３３】
本発明の実施形態による不揮発性メモリ装置は、ランダムデータを格納する。ここで、ランダムデータは、外部から入力されるデータが変更されたことであって、プログラムされるメモリセルの閾値電圧状態を均一になる。即ち、ランダムデータがメモリセルにプログラムされると、閾値電圧状態が均一に分布される。例えば、メモリセルの各々は、消去状態Ｅ、第１プログラム状態Ｐ１乃至第７プログラム状態Ｐ７に均一に分布する。即ち、閾値電圧状態の各々に含まれるプログラムされたメモリセルの数が均一になるように分布される。このようなランダムデータが不揮発性メモリ装置に格納される場合、プログラムされるページは、均一な閾値電圧状態を示す。即ち、特定データ状態を示すデータを有するようにプログラム動作が要請されても、ページに連結されたメモリセルの各々は、特定データ状態（或いは、閾値電圧状態）にプログラムされることでなく複数のデータ状態を均一に有するようにプログラムされる。そのため、メモリセルの各々が複数のデータ状態を均一に有するようにプログラムされることによって、メモリセルの各々は、同一／類似のプログラムストレスを受ける。
【００３４】
不揮発性メモリ装置がナンドフラッシュメモリ装置である場合、ランダムデータは、複数のメモリセルを有するページに格納される。ここで、ページは、不揮発性メモリ装置のプログラム／読出し動作が実行される単位である。ページにはＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）データ、或いはＭ−ビットＭＳＢデータ（Ｍは、２以上の整数）が格納される。例えば、４−ビットＭＬＣ（Ｍｕｌｔｉ  Ｌｅｖｅｌ  Ｃｅｌｌ）のナンドフラッシュメモリ装置である際、ページにはＬＳＢデータ、２−ビットＭＳＢデータ、３−ビットＭＳＢデータ、及び４−ビットＭＳＢデータの中の何れか１つが格納される。
【００３５】
特に、本発明の不揮発性メモリ装置ではプログラムされたページのＭＳＢプログラム状態を判別するためにページに存在する閾値電圧状態の数が利用される。これは、ランダムデータが格納されるページには、ＭＳＢ値に対応するあらゆる閾値電圧状態が存在するためである。
【００３６】
メモリ制御回路は、不揮発性メモリ装置の諸般の動作を制御する。特に、本発明のメモリ制御回路は、ランダマイザ（ｒａｎｄｏｍｉｚｅｒ）、及びジランダマイザ（ｄｅｒａｎｄｏｍｉｚｅｒ）を含む。ランダマイザは、不揮発性メモリ装置に格納されるランダムデータを生成する。即ち、ランダマイザは、入力されるデータをシード値（Ｓｅｅｄ  ｖａｌｕｅ）を利用してランダムデータに変更するように具現される。ここで、シード値は、ページアドレスが利用されることができる。
【００３７】
なお、ランダマイザは、格納されるページのＭＳＢプログラム状態によって、相異なるランダムデータを生成するように具現される。例えば、格納されるページが２−ビットＭＳＢプログラム状態であると、３−ビットＭＳＢプログラム動作が実行されるためにページに存在する８個の閾値電圧状態が均一に分布されるようになるランダムデータが生成される。又は、格納されるページが３−ビットＭＳＢプログラム状態であると、４−ビットＭＳＢプログラム動作が実行されるためにページに存在する１６個の閾値電圧状態が均一に分布するように作るランダムデータが生成される。このようなランダマイザは、ソフトウェア的に具現されるか、或いはハードウェア的に具現されることができる。ジランダマイザは、不揮発性メモリ装置から読出されたデータをシード値を利用して復元する。即ち、ジランダマイザは、読出されたランダムデータを原本データに変更できる。本発明のランダマイザとジランダマイザは、各々暗号化機と復号化機として見なすことができる。このような場合において、外部の攻撃者は、不揮発性メモリ装置に格納された内容に対する意味ある情報を知ることが難しくなる。
【００３８】
本発明の実施形態によるメモリシステムは、プログラム動作の時に、ページの閾値電圧状態この均一に分布するように具現され、又は、プログラムされたページの閾値電圧状態の数によって、ページの最上位ビットプログラム状態を判別するように具現される。これによって、フラッグセルを利用しなくてもページの最上位ビットプログラム状態に対する判別動作が可能である。その結果のため、フラッグセルを具備しない程度だけ不揮発性メモリ装置の集積度が向上される。
【００３９】
一方、本発明の実施形態によるメモリシステムは、閾値電圧状態の数を知るために、閾値電圧状態の数を直接的にカウンティング、或いは閾値電圧状態の数を間接的にカウンティングされ得る。第一に、閾値電圧状態の数を直接的にカウンティングするためには、プログラムされたページに対してスキャン読出し動作が実行される。ここで、スキャン読出し動作は、一定の間隔の電圧を増加させながら読出し動作を実行することを意味する。スキャン読出し動作の結果によって、ページに連結したメモリセルの閾値電圧分布が得られる。このように得られた閾値電圧分布に基づいて閾値電圧の数がカウンティングされ得る。ここで、閾値電圧カウンティングは、メモリ制御回路で実行できる。第２に、閾値電圧状態の数を間接的にカウンティングするためには、少なくとも１つの閾値電圧状態に含まれるメモリセルの数がカウンティングされ得る。
【００４０】
本発明の実施形態による不揮発性メモリ装置のＭＳＢプログラム状態判別方法は、次の通り進行される。まず、ページの閾値電圧状態の数が把握される。特に、ページの閾値電圧状態の数を知るために、ページの第１セクタに対して０Ｖの基準電圧で読出し動作が実行される。このような読出し動作は、第１セクタに含まれた消去状態のメモリセルの数をカウンティングするためである。消去状態のメモリセルの数によって、ページの閾値電圧状態の数が決定される。その結果によって、ページの閾値電圧状態の数によって、ページのＭＳＢプログラム状態が決定される。例えば、閾値電圧状態の数が２つであると、ページは、ＬＳＢプログラム状態であり、閾値電圧状態の数が４つであると、ページは、２−ビットＭＳＢプログラム状態で、閾値電圧状態の数が８つであると、ページは、３−ビットＭＳＢプログラム状態で、閾値電圧状態の数が１６つであると、ページは、４−ビットＭＳＢプログラム状態であり得る。本発明のＭＳＢプログラム状態の判別動作は、読出し動作、或いはプログラム動作に利用されることができる。
【００４１】
本発明の実施形態による不揮発性メモリ装置の読出し動作は、次の通り進行される。読出し動作の時に優先的に読出し動作が実行されるページのＭＳＢプログラム状態が判別される。このため、対応するページの何れか１つセクタに対する読出し動作が実行される。ここで、このような読出し動作は、ページの閾値電圧状態の数を知ることに利用される。特に、本発明では閾値電圧状態の数を知るために消去状態に含まれたメモリセルの数をカウンティングする。このために、０Ｖの基準電圧で読出し動作が実行される。消去状態に含まれたメモリセルの数によって、ページの閾値電圧状態の数が把握される。知らされた閾値電圧状態の数によって、ページのＭＳＢプログラム状態が決定される。ページのＭＳＢプログラム状態がＭ−ビットに決定されると、ページは、Ｍ−ビットＭＳＢ読出し動作が実行されるはずである。ページのＭＳＢプログラム状態になると、ページは、ＬＳＢプログラム状態である。したがって、ＬＳＢ読出し動作が実行されるはずである。これで読出し動作が完了される。
【００４２】
本発明の実施形態による不揮発性メモリ装置の他の読出し動作は、次の通り進行される。読出し動作の時に優先的に読出し動作が実行されるページのＭＳＢプログラム状態が判別される。このため、対応するページに対してスキャン読出し動作が実行される。ここで、このようなスキャン読出し動作は、ページの閾値電圧状態の数を知ることに利用される。スキャン読出し動作からページの閾値電圧状態の数が知らされる。知らされた閾値電圧状態の数によって、ページのＭＳＢプログラム状態が決定される。仮に、ページのＭＳＢプログラム状態がＭ−ビットに決定されると、ページは、Ｍ−ビットＭＳＢ読出し動作が実行される。仮に、ページのＭＳＢプログラム状態でないと、ページは、ＬＳＢプログラム状態である。したがって、ＬＳＢ読出し動作が実行される。これで、読出し動作が完了される。
【００４３】
本発明の実施形態による不揮発性メモリ装置のプログラム方法は、次の通り進行される。プログラム動作の時に優先的にプログラム動作が実行されるページのＭＳＢプログラム状態が判別される。このため、対応するページに対して何れか１つのセクタに対する読出し動作が実行される。ここで、このような読出し動作は、ページの閾値電圧状態の数を知ることに利用される。特に、本発明では閾値電圧状態の数を知るために消去状態に含まれたメモリセルの数をカウンティングする。このため、０Ｖの基準電圧で読出し動作が実行される。消去状態に含まれたメモリセルの数によって、ページの閾値電圧状態の数が知らされる。知らされた閾値電圧状態の数によって、ページのＭＳＢプログラム状態が決定される。仮に、ページのＭＳＢプログラム状態がなければ、ページは、消去状態であるか、或いはＬＳＢプログラム状態である。ここで、ページが消去状態になると、ＬＳＢプログラム動作が実行されるはずである。一方、ページがＬＳＢプログラム状態になると、２−ビットＭＳＢプログラム動作が実行される。仮に、ページのＭＳＢプログラム状態がＭ−１ビットに決定されると、ページは、Ｍ−ビットＭＳＢプログラム動作が実行されるはずである。これでプログラム動作が完了される。
【００４４】
本発明の実施形態による不揮発性メモリ装置のＭＳＢプログラム状態を判別する方法は、次の通り進行される。駆動されるページのＭＳＢプログラム状態を判別するために、まずページのＭＳＢプログラム状態情報が格納されたフラッグセル領域の複数のフラッグセルに対する読出し動作が実行される。以後、エラー受け入れ範囲の内でＭＳＢプログラム状態が決定されるか否かが判別されるはずである。エラー受け入れ範囲の内でフラッグセルに対する読出し動作が成功すると、読出されたＭＳＢプログラム状態情報によってページのＭＳＢプログラム状態が決定される。一方、エラー受け入れ範囲の内でフラッグセルに対する読出し動作が失敗すると、ページの閾値電圧の数を知るための動作が実行される。ページの閾値電圧の数を知るために、消去状態のメモリセルの数がカウンティングされる。カウンティングされた消去状態のメモリセルの数によって、閾値電圧状態の数が知らされる。一方、知らされた閾値電圧の数によって、ページのＭＳＢプログラム状態が決定される。これで、ＭＳＢプログラム状態の判別動作が完了する。
【００４５】
本発明がここに実施形態に参照されて特別に示し、説明されても、次の請求項の思想と範囲から分離できないように形態、及び詳細な説明で多様な変化があり得ると理解できるはずである。
【符号の説明】
【００４６】
４１０、８１０、１１１０、１２１０    メモリ制御回路
４１２、８１２、１１２２、１２２０    値変更回路
４１４、８１４、１１２４、１２２４    プログラム状態決定回路
４２０、８２０、１１２０、１２２０    メモリ装置
８００    メモリシステム
８２２    フラッグセル
１０２２、１２２６    プログラム状態レジスタ
１３００、１４００    メモリカ−ド
【図１】
2010287306.tif 000003
【図２】
2010287306.tif 000004
【図３】
2010287306.tif 000005
【図４】
2010287306.tif 000006
【図５】
2010287306.tif 000007
【図６】
2010287306.tif 000008
【図７】
2010287306.tif 000009
【図８】
2010287306.tif 000010
【図９】
2010287306.tif 000011
【図１０】
2010287306.tif 000012
【図１１】
2010287306.tif 000013
【図１２】
2010287306.tif 000014
【図１３】
2010287306.tif 000015
【図１４】
2010287306.tif 000016