(57)【要約】【課題】生産性を向上させ、かつトランジスタ特性が良好な逆スタガ構造の薄膜トランジスタ及びその製造方法を提供すること。【解決手段】本発明にかかる逆スタガ構造の薄膜トランジスタは、ソース領域４１、ドレイン領域４２、及びチャネル領域４３を有する結晶性半導体膜４０を備える。また、薄膜トランジスタは、チャネル領域４３上に形成された絶縁膜５と、ソース領域４１及びドレイン領域４２上に形成されたシリサイド層６１とを備える。そして、チャネル領域４３は、ソース領域４１及びドレイン領域４２における結晶粒よりも小さい結晶粒により構成される。【選択図】図３
2010199368.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域、ドレイン領域、及びチャネル領域を有する結晶性半導体膜と、
前記チャネル領域上に形成された絶縁膜と、
前記ソース領域及び前記ドレイン領域上に形成されたシリサイド層とを備え、
前記チャネル領域は、前記ソース領域及び前記ドレイン領域における結晶粒よりも小さい結晶粒により構成される逆スタガ構造の薄膜トランジスタ。
【請求項２】
前記結晶性半導体膜において、少なくともチャネル領域が微結晶によって構成される請求項１に記載の逆スタガ構造の薄膜トランジスタ。
【請求項３】
ソース領域、ドレイン領域、及びチャネル領域となる非晶質半導体膜を成膜する工程と、
前記チャネル領域上に絶縁膜を形成する工程と、
前記絶縁膜及び前記非晶質半導体膜を覆い、前記ソース領域及び前記ドレイン領域に接するように光−熱変換膜を成膜する工程と、
前記光−熱変換膜を介してレーザーアニールを施すことにより、前記非晶質半導体膜を結晶性半導体膜に変換し、前記ソース領域と前記光−熱変換膜との間及び前記ドレイン領域と前記光−熱変換膜との間にシリサイド層を形成する工程とを備える逆スタガ構造の薄膜トランジスタの製造方法。
【請求項４】
前記非晶質半導体膜を成膜する工程では、２０ｎｍ以上４０ｎｍ以下の膜厚となるように前記非晶質半導体膜を成膜する請求項３に記載の逆スタガ構造の薄膜トランジスタの製造方法。
【請求項５】
前記レーザーアニールを施す工程では、２００ｍＪ／ｃｍ２以上３００ｍＪ／ｃｍ２以下の照射エネルギー密度でエキシマレーザーを照射する請求項４に記載の逆スタガ構造の薄膜トランジスタの製造方法。
【請求項６】
前記非晶質半導体膜を成膜する工程前に、窒化シリコン膜と、前記窒化シリコン膜よりも膜厚が厚い酸化膜との積層膜を形成する工程をさらに有し、
前記非晶質半導体膜を成膜する工程では、前記酸化膜と前記非晶質半導体膜が接する請求項３乃至５のいずれか１項に記載の逆スタガ構造の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は逆スタガ構造の薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置に用いられるアモルファス薄膜トランジスタ（ａ−ＴＦＴ）は、以下の方法により形成される。図９は、ａ−ＴＦＴの構成を示す断面図である。まず、透明絶縁性基板１、例えばガラス基板上に金属膜を成膜する。この金属膜をフォトリソ工程によって所望パターンに形成することにより、ゲート電極２を形成する。そして、ゲート電極２上に、プラズマＣＶＤ法によってゲート絶縁膜３、不純物を含まない非晶質シリコン５００、及び不純物を含んだ非晶質シリコン５０１を順次連続成膜する。そして、フォトリソ工程によってＴＦＴとなる領域に、非晶質シリコン５００、５０１を島状に形成する。その後、金属膜をスパッタ法で成膜し、フォトリソ工程でソース電極７１ならびにドレイン電極７２をそれぞれ一括で形成する。不純物を含んだ非晶質シリコン５０１は、ソース電極７１と非晶質シリコン５００、及びドレイン電極７２と非晶質シリコン５００のオーミックコンタクト層の役目を持つ。
【０００３】
一方、ａ−ＴＦＴのチャネル領域４３０となる、ソース電極７１とドレイン電極７２の間では、非晶質シリコン５０１を取り除く必要がある。このため、ソース電極７１とドレイン電極７２を形成後、両電極が存在しない領域の非晶質シリコン５０１をエッチングによって取り除き、チャネル領域４３０を形成する。その後、窒化シリコン膜でパッシベーション膜を形成する。ａ−ＴＦＴのチャネル領域４３０は、ソース電極７１とドレイン電極７２をエッチングマスクとしてセルファラインで形成でき、利便性を有する。さらに、ゲート絶縁膜３、不純物を含まない非晶質シリコン５００、及び不純物を含んだ非晶質シリコン５０１を連続成膜できる。このため、製造工程が容易でさらに大気への暴露等による汚染も少なく、ＴＦＴ特性のバラツキが小さくできる。以上のことから、ａ−ＴＦＴは、広く液晶表示装置に用いられてきた。
【０００４】
しかし、ａ−ＴＦＴのチャネル領域４３０は非晶質シリコン５００で形成していることから通常は水素を多くんでおり、膜中には欠陥準位が多く存在する。その為、電界効果移動度（μ）は、１ｃｍ２／Ｖ・ｓ以下程度と低く、また、リーク電流（Ｉｏｆｆ）については大きいといった特性しかならない。さらに、長時間動作時では閾値電圧（Ｖｔｈ）シフトが発生するといった問題を抱えている。これらＴＦＴはスイッチング素子としては問題ないが、これらＴＦＴを用いて、液晶表示装置を駆動させるための周辺回路を形成するのは困難である。
【０００５】
そこで、これら問題を克服するＴＦＴとして、エキシマレーザーを利用した多結晶シリコンＴＦＴ（ｐ−ＴＦＴ）がある。エキシマレーザー（ＸｅＣｌ  波長：３０８ｎｍ）は酸化膜やその他ガラス基板への熱的影響をほとんど与えることなく、非晶質シリコンのみを溶融させ多結晶や微結晶などの結晶性シリコンに変換する。多結晶シリコンを形成するには、できるだけシリコンの溶融時間を長くコントロールする必要がある。ただし、エキシマレーザーは、非晶質シリコンに対して吸収係数が１０６ｃｍ−１でその吸収は非晶質シリコン表面より７ｎｍ程度までの表面付近に限られてしまうことから結晶性の不均一が生じやすいといった問題がある。すなわちＴＦＴ特性についてバラツキが大きくなるといった問題がある。
【０００６】
また、逆スタガ構造のＴＦＴにおいては、ゲート絶縁膜３との界面付近にのみ微結晶シリコン（μ−ＴＦＴ）あるいは多結晶シリコンを形成したものが開示されている（特許文献１）。実際に、ＴＦＴのオン電流が流れる部分は、ゲート絶縁膜３との界面付近のシリコン膜中であり、そこに多結晶シリコンや微結晶シリコンを形成する。これにより、この部分の結晶性が良くなり、結晶欠陥によるトラップ密度や欠陥準位が抑えられる。そして、高い電界効果移動度と低閾値電圧シフトのＴＦＴ特性が得られる。
【０００７】
そして、さらに安定した微結晶な結晶性シリコン（以下、微結晶シリコン）を形成する為の方法が特許文献２に開示されている。特許文献２の方法では、非晶質シリコン上に高融点金属膜を形成する。また、非晶質シリコン及び高融点金属膜によって挟み込まれた絶縁膜を形成する。そして、高融点金属膜を固体レーザー（ＣＷレーザー）を使ったレーザー照射によって加熱し、その下の非晶質シリコンを微結晶シリコンに変換する。その後、高融点金属膜は除去される。
【０００８】
ところがＣＷレーザーなどは高出力化が難しく、大面積化された今日の液晶表示装置に用いられるガラス基板サイズ全体を照射するにはスループットがかかり過ぎる。またその為に非晶質シリコン膜の膜厚を薄膜にしないと結晶化がうまくいかない。しかし、薄膜過ぎることによって、レーザー照射時にシリコン膜の一部が消失するような問題が発生し得る。また結晶性シリコンの薄膜を補う為に、絶縁膜を一様に除去後、非晶質シリコンを積層しなければならない。この時、非晶質シリコンと結晶性シリコンとの接合部の界面で密着性不足による剥がれの問題が製造過程で起こり得る。シリコン消失や密着性不足はＴＦＴの信頼性を損ねるばかりか、剥がれが生じた部分からの発塵による歩留まり低下や装置汚染を招き、生産性への影響を与えてしまう恐れがある。
【０００９】
また、ソース電極と結晶性シリコンのソース領域、及びドレイン電極と結晶性シリコンのドレイン領域とをコンタクトさせる方法が特許文献３、４に開示されている。これらの方法では、先に、ソース領域とドレイン領域の結晶性シリコン内に不純物を導入させて低抵抗化させておき、さらにソース電極およびドレイン電極との接合部にシリサイド層を形成する。これにより、ショットキー障壁を下げ、接合部分の抵抗を下げることができる。
【００１０】
シリサイドを形成する構造や方法についてはいくつもの先行例があるが、かかる先行例としては高融点金属であるチタン（Ｔｉ）膜にレーザーアニールを施し、シリコンとの接合部にＴｉシリサイドを形成し、コンタクト低抵抗化が可能であることを開示している。いずれの先行例においても、シリコン層を形成しておき、その後シリサイド層を形成することが目的である。本発明では、チャネル領域の選択的な結晶化が目的であって、かつ同時にソース領域とドレイン領域に高融点金属とシリコンとの反応によってシリサイド層を形成させるものである。先行例とはこれらの違いがある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平５−５５５７０号公報
【特許文献２】特開２００７−５５０８号公報
【特許文献３】特開２００７−０１３１１７号公報
【特許文献４】特開平６−１６３５８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
液晶表示装置に周辺駆動回路を搭載することが可能となればこれまで駆動用ＩＣを実装させていたものが減らせることが可能になる。このため、コスト削減や実装における品質ロスや生産性向上が可能である。しかし、周辺駆動回路に好適なＴＦＴは、オン電流が大きい、すなわち電界効果移動度が大きいことが望まれる。また従来ａ−ＴＦＴでは実現困難である、長時間動作させた場合での閾値電圧シフトが小さいことが要求される。特に昨今急速に開発が進んでいる有機ＥＬ表示装置に用いられるＴＦＴは、さらなるオン電流の向上や、先の要求以上のＴＦＴ性能が必要である。
【００１３】
本発明は、上記の問題点を解決するためになされたものであり、生産性を向上させ、かつトランジスタ特性が良好な逆スタガ構造の薄膜トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明にかかる逆スタガ構造の薄膜トランジスタは、ソース領域、ドレイン領域、及びチャネル領域を有する結晶性半導体膜と、前記チャネル領域上に形成された絶縁膜と、前記ソース領域及び前記ドレイン領域上に形成されたシリサイド層とを備え、前記チャネル領域は、前記ソース領域及び前記ドレイン領域における結晶粒よりも小さい結晶粒により構成されるものである。
【００１５】
他方、本発明にかかる逆スタガ構造の薄膜トランジスタの製造方法は、ソース領域、ドレイン領域、及びチャネル領域となる非晶質半導体膜を成膜する工程と、前記チャネル領域上に絶縁膜を形成する工程と、前記絶縁膜及び前記非晶質半導体膜を覆い、前記ソース領域及び前記ドレイン領域に接するように光−熱変換膜を成膜する工程と、前記光−熱変換膜を介してレーザーアニールを施すことにより、前記非晶質半導体膜を結晶性半導体膜に変換し、前記ソース領域と前記光−熱変換膜との間及び前記ドレイン領域と前記光−熱変換膜との間にシリサイド層を形成する工程とを備えるものである。
【発明の効果】
【００１６】
本発明によれば、生産性を向上させ、かつトランジスタ特性が良好な逆スタガ構造の薄膜トランジスタ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態にかかる液晶表示パネルをアレイ状に配置したアレイパネル基板の構成を示す平面概略図である。
【図２】実施の形態にかかる液晶表示パネルの構成を示す平面概略図である。
【図３】実施の形態にかかるＴＦＴの構成を示した断面図である。
【図４】実施の形態にかかるＴＦＴの製造方法を示す断面図である。
【図５】実施の形態にかかるチャネル領域における結晶シリコンの結晶性をラマン分析によって評価した分析データである。
【図６】実施の形態にかかるチャネル領域における結晶性シリコン表面のＡＦＭ像である。
【図７】実施の形態にかかるＴＦＴの第２の構成を示す断面図である。
【図８】実施の形態にかかるＴＦＴの第２の構成を示す断面図である。
【図９】従来のａ−ＴＦＴの構成を示す断面図である。
【発明を実施するための形態】
【００１８】
実施の形態
始めに、本実施の形態にかかる薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いた半導体装置について説明する。ここでは、一例として、図１、２を参照して、本実施の形態にかかるＴＦＴを用いた液晶表示装置について説明する。図１は、液晶表示パネルをアレイ状に配置したアレイパネル基板の構成を示す平面概略図である。図２は、液晶表示パネルの構成を示す平面概略図である。
【００１９】
図１に示すように、ガラス基板等の絶縁性基板１には、液晶表示パネルが区画配置される。液晶表示パネルがアレイ状に配置したアレイパネル基板を液晶表示パネルの単位に切り出し、対向する基板間の隙間に液晶を注入する。そして、両基板の外側に偏光板、位相差板等をそれぞれ貼り付け、ＩＣチップやプリント基板の実装を行うことにより、図２に示される液晶表示パネルとなる。液晶表示パネルは、絶縁性基板１上にＴＦＴ１０８がアレイ状に配列される。すなわち、液晶表示パネルは、ＴＦＴ１０８がアレイ状に配列したＴＦＴアレイ基板１００を有する。ＴＦＴアレイ基板１００には、表示領域１０１と表示領域１０１を囲むように設けられた額縁領域１０２とが設けられている。この表示領域１０１には、複数のゲート配線（走査信号線）１１０、複数の蓄積容量配線１１２、及び複数のソース配線（表示信号線）１１１が形成されている。
【００２０】
複数のゲート配線１１０及び複数の蓄積容量配線１１２は、平行に設けられている。蓄積容量配線１１２は、隣接するゲート配線１１０間にそれぞれ設けられている。すなわち、ゲート配線１１０と蓄積容量配線１１２とは、交互に配置されている。そして、複数のソース配線１１１は平行に設けられている。ゲート配線１１０とソース配線１１１とは、互いに交差するように形成されている。同様に、蓄積容量配線１１２とソース配線１１１とは、互いに交差するように形成されている。また、ゲート配線１１０とソース配線１１１とは直交している。同様に、蓄積容量配線１１２とソース配線１１１とは直交している。そして、隣接するゲート配線１１０及び蓄積容量配線１１２と、隣接するソース配線１１１とで囲まれた領域が画素１０５となる。ＴＦＴアレイ基板１００では、画素１０５がマトリクス状に配列される。
【００２１】
さらに、ＴＦＴアレイ基板１００の額縁領域１０２には、走査信号駆動回路１０３と表示信号駆動回路１０４とが設けられる。走査信号駆動回路１０３と表示信号駆動回路１０４は、表示領域１０１内のＴＦＴ１０８と同時に形成されたＴＦＴ１１３やＴＦＴ１１４によって回路が構成されている。ゲート配線１１０は、表示領域１０１から額縁領域１０２まで延設されている。そして、ゲート配線１１０は、ＴＦＴアレイ基板１００の端部で、走査信号駆動回路１０３に接続される。ソース配線１１１も同様に表示領域１０１から額縁領域１０２まで延設されている。そして、ソース配線１１１は、ＴＦＴアレイ基板１００の端部で、表示信号駆動回路１０４と接続される。
【００２２】
ＴＦＴアレイ基板１００には、外部から接続できる外部端子が形成されている。走査信号駆動回路１０３と外部端子とは外部配線によって接続される。同様に、表示信号駆動回路１０４と外部端子とは外部配線によって接続される。この外部端子を介して、走査信号駆動回路１０３の近傍には、プリント基板１１５やＩＣチップ１１６が接続される。
【００２３】
外部端子を介して走査信号駆動回路１０３、及び表示信号駆動回路１０４に外部からの各種信号が供給される。走査信号駆動回路１０３は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線１１０に供給する。このゲート信号によって、ゲート配線１１０が順次選択されていく。表示信号駆動回路１０４は外部からの制御信号や、表示データに基づいて表示信号をソース配線１１１に供給する。これにより、表示データに応じた表示電圧を各画素１０５に供給することができる。
【００２４】
画素１０５内には、少なくとも１つのＴＦＴ１０８と、ＴＦＴ１０８と接続された蓄積容量１０９とが形成されている。画素１０５内において、ＴＦＴ１０８と蓄積容量１０９は直列に接続されている。ＴＦＴ１０８はソース配線１１１とゲート配線１１０の交差点近傍に配置される。例えば、このＴＦＴ１０８が画素電極に表示電圧を供給するためのスイッチング素子となる。ＴＦＴ１０８のゲート電極はゲート配線１１０に接続され、ゲート端子から入力されるゲート信号によってＴＦＴ１０８のＯＮとＯＦＦを制御している。ＴＦＴ１０８のソース電極はソース配線１１１に接続されている。ゲート電極に電圧を印加され、ＴＦＴ１０８がＯＮされると、ソース配線１１１から電流が流れるようになる。これにより、ソース配線１１１から、ＴＦＴ１０８のドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と、対向電極との間に、表示電圧に応じた電界が生じる。
【００２５】
一方、蓄積容量１０９は、ＴＦＴ１０８だけでなく、蓄積容量配線１１２を介して対向電極とも電気的に接続されている。従って、蓄積容量１０９は、画素電極と対向電極との間の容量と並列接続されていることになる。蓄積容量１０９によって画素電極に印加される電圧を一定時間保持することができる。ＴＦＴアレイ基板１００の表面には、配向膜（不図示）が形成される。ＴＦＴアレイ基板１００は、以上のように構成される。
【００２６】
ＴＦＴアレイ基板１００には、対向基板が対向して配置されている。対向基板は、例えばカラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、例えば、ＩＰＳ方式の液晶表示装置の場合、対向電極は、ＴＦＴアレイ基板１００側に配置される。そして、ＴＦＴアレイ基板１００と対向基板との間に液晶層が挟持される。すなわち、ＴＦＴアレイ基板１００と対向基板との間には液晶が注入されている。さらに、ＴＦＴアレイ基板１００と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、以上のように構成された液晶表示パネルの反視認側には、バックライトユニット等が配設される。液晶表示装置は、以上のように構成される。
【００２７】
画素電極と対向電極との間の電界によって、液晶が駆動される。すなわち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光及び外部から入射した外光は、ＴＦＴアレイ基板１００側の偏光板によって直線偏光になる。そして、この直線偏光が液晶層を通過することによって、偏光状態が変化する。
【００２８】
従って、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。なお、これら一連の動作で、蓄積容量１０９においては画素電極と対向電極との間の電界と並列に電界を形成させることにより、表示電圧の保持に寄与する。
【００２９】
上記のように、液晶表示装置は、画素１０５に形成されたスイッチング用のＴＦＴ１０８、走査信号駆動回路１０３を構成するＴＦＴ１１３、及び表示信号駆動回路１０４を構成するＴＦＴ１１４を有する。この中で、特に走査信号駆動回路１０３や表示信号駆動回路１０４で使われるＴＦＴ１１３やＴＦＴ１１４には常時ＴＦＴ動作しているものがある。
【００３０】
従来のＴＦＴでは、連続動作が長時間になると閾値電圧シフトが発生し、正常な駆動動作をしなくなる。すなわち正常な表示ができなくなる。これまで走査信号駆動回路１０３や表示信号駆動回路１０４の動作には外付けのＩＣチップを用いていた。ここで、本実施の形態によれば、ＴＦＴ１１３やＴＦＴ１１４の閾値電圧シフトが抑えることができるようになる。このため、絶縁性基板１上に、ＴＦＴ１０８３と同時にＴＦＴ１１３やＴＦＴ１１４を形成することが可能となる。これにより、ＩＣチップの部品点数を減らせることが可能となる。すなわち、減量化、軽量化、さらには小型化が期待できる。また、ＩＣチップ等の実装における品質ロスや生産性向上が可能である。
【００３１】
また、画素１０５のＴＦＴ１０８はスイッチング動作として機能すればよいのでＴＦＴ１１３やＴＦＴ１１４ほどのＴＦＴ特性は必要としない。よって、本実施の形態にかかるＴＦＴは、ＴＦＴ１０８、１１３、１１４にとって好適なものである。
【００３２】
なお、上記の説明では、ＴＦＴが用いられる半導体装置の一例として液晶表示装置について説明したが、これに限らない。例えば、有機ＥＬ表示装置等の他の平面型表示装置（フラットパネルディスプレイ）等に用いることも可能である。特に、有機ＥＬ表示装置に用いられるＴＦＴには、オン電流の向上等が実現できる高いＴＦＴ性能が要求されるため、本実施の形態にかかるＴＦＴを用いることが好ましい。
【００３３】
次に、図３を参照して、ＴＦＴ１０８、１１３、１１４等のＴＦＴの構成について説明する。図３は、ＴＦＴの構成を示した断面図である。本実施の形態にかかるＴＦＴは、逆スタガ構造のＴＦＴである。
【００３４】
絶縁性基板１上には、ゲート電極２が形成される。そして、ゲート電極２を覆うように、ゲート絶縁膜３が形成される。ゲート絶縁膜３上には、結晶性半導体膜４０が形成される。ゲート絶縁膜３としては、例えば、窒化シリコン膜（ＳｉＮ膜）と酸化膜（ＳｉＯｘ膜）が絶縁性基板１側から順次積層された積層膜を用いることができる。ゲート絶縁膜３のＳｉＯｘ膜と結晶性半導体膜４０とは直接接する。結晶性半導体膜４０としては、例えば結晶性シリコン膜が用いられる。結晶性半導体膜４０は、非晶質半導体膜に対して、エキシマレーザーアニール（ＥＬＡ）を行うことによって形成される。
【００３５】
結晶性半導体膜４０は、ソース領域４１、ドレイン領域４２、及びチャネル領域４３から構成される。チャネル領域４３は、ゲート電極２と対向するように形成される。ソース領域４１及びドレイン領域４２は、チャネル領域４３を挟むように形成される。ソース領域４１及びドレイン領域４２は、不純物を含んだ半導体膜であり、チャネル領域４３と比較して低抵抗化されている。ここで、チャネル領域４３とは、ゲート電極２にゲート電圧を印加した際に、チャネルが形成される領域を示す。具体的には、ゲート電極２にゲート電圧を印加すると、チャネル領域４３における、ゲート電極２側の面には、チャネルが形成される。そして、ソース領域４１とドレイン領域４２との間に所定の電圧を与えた状態でゲート電圧を印加すると、ソース領域４１とドレイン領域４２の間にはドレイン電流が流れる。
【００３６】
結晶性半導体膜４０において、ソース領域４１及びドレイン領域４２では、略同一の大きさの結晶粒によって構成される。また、結晶性半導体膜４０において、チャネル領域４３では、ソース領域４１及びドレイン領域４２よりも小さい結晶粒によって構成される。チャネル領域４３の結晶粒を小さくすることにより、結晶サイズバラツキを抑えることができる。すなわち、ＴＦＴ特性バラツキを小さくできる。このような特性を得られることでスイッチング素子となるＴＦＴとして適している。
【００３７】
このような特性を可能とするために、結晶サイズが１００ｎｍ程度もしくはそれ以下であることが好ましい。すなわち、結晶性半導体膜４０の中で、少なくともチャネル領域４３は、微結晶によって構成されることが好ましい。換言すると、少なくともチャネル領域４３において、微結晶半導体膜となっていることが好ましい。なお、同じ領域内であれば、略同一の大きさの結晶粒となっている。
【００３８】
チャネル領域４３上には、絶縁膜５が島状に形成される。チャネル領域４３と絶縁膜５とは、略同一の平面寸法を有し、上面視にて、略一致するように形成される。ソース領域４１及びドレイン領域４２上には、シリサイド層６１がそれぞれ形成される。ここで、シリサイド層６１とは、後述する高融点金属膜６の材料と、結晶性半導体膜４０の材料との反応生成物層である。ソース領域４１と、その上のシリサイド層６１とは、略同一の平面寸法を有し、上面視にて、略一致するように形成される。同様に、ドレイン領域４２と、その上のシリサイド層６１とは、略同一の平面寸法を有し、上面視にて、略一致するように形成される。すなわち、チャネル領域４３上には、シリサイド層６１は形成されない。換言すると、絶縁膜５とシリサイド層６１とは重ならないように形成される。
【００３９】
シリサイド層６１上には、高融点金属膜６がそれぞれ形成される。すなわち、高融点金属膜６と結晶性半導体膜４０との間に、シリサイド層６１が形成される。シリサイド層６１は、高融点金属膜６及び結晶性半導体膜４０と直接接する。また、高融点金属膜６は、チャネル領域４３側に突出するように形成される。すなわち、高融点金属膜６は、絶縁膜５上にも形成される。
【００４０】
高融点金属膜６上には、ソース電極７１及びドレイン電極７２が形成される。ソース電極７１は、一方の、シリサイド層６１及び高融点金属膜６を介してソース領域４１と接続される。ドレイン電極７２は、他方の、シリサイド層６１及び高融点金属膜６を介してドレイン領域４２と接続される。ＴＦＴは、以上のように構成されている。
【００４１】
また、ここでは、図示を省略するが、ソース電極７１及びドレイン電極７２上には、全体を覆うようにパッシベーション膜が形成される。さらに、スイッチング素子としてのＴＦＴ１０８の場合、ドレイン電極７２上のパッシベーション膜に開口が形成される。これにより、パッシベーション膜上に形成された画素電極がこの開口に埋設される。そして、画素電極とドレイン電極７２とが接続される。
【００４２】
以上のように、本実施の形態にかかるＴＦＴは、少なくともチャネル領域４３において、微結晶半導体膜になっている。このため、従来のａ−ＴＦＴに比べ、ゲート絶縁膜３との界面付近を流れるオン電流を大きくし、それによって高い電界効果移動度が得られる。また、結晶性半導体膜４０やその界面でのトラップ密度や欠陥準位を低減し、長時間動作させた時の閾値電圧シフトを従来のａ−ＴＦＴよりも大幅に抑えることが可能となる。このような特性が得られることで液晶表示装置等を駆動させるための周辺回路を形成するＴＦＴとして適している。
【００４３】
ソース領域４１およびドレイン領域４２の結晶性半導体膜４０には不純物を導入しており、低抵抗になっている。さらに、ソース領域４１と高融点金属膜６との間、及びドレイン領域４２と高融点金属膜６との間には、シリサイド層６１が形成されている。これにより、ショットキー障壁高さを下げ、オーミック性が得られ、コンタクト抵抗を下げることができる。そして、ソース電極７１からドレイン電極７２を流れる電流も大きくすることができる。すなわち、より高い電界効果移動度が得られる。
【００４４】
次に、図４を参照して、ＴＦＴの製造方法について説明する。図４は、ＴＦＴの製造方法を示す断面図である。
【００４５】
まず、絶縁性基板１上に、スパッタ法を用いて金属膜を成膜する。絶縁性基板１としては、例えばガラス基板や石英基板などの光透過性を有する絶縁性基板を用いることができる。金属膜としては、アルミニウム（Ａｌ）もしくはそれを含む合金、好ましくは高融点金属であるモリブデン（Ｍｏ）、クロム（Ｃｒ）を用いることができる。金属膜として高融点金属を用いることにより、後のＥＬＡにおいて熱ダメージによる損傷をかなり抑えることができる。
【００４６】
そして、金属膜上に、感光性樹脂であるフォトレジストをスピンコートによって塗布し、塗布したレジストを露光、現像する第一のフォトリソ工程（写真製版工程）を行う。これにより、所望の形状にフォトレジストがパターニングされる。その後、フォトレジストをマスクとして、金属膜をエッチングし、所望の形状にパターニングする。その後、フォトレジストパターンを除去する。これにより、ゲート電極２が形成される。なお、ゲート電極２の端面はテーパー形状とすることが望ましい。テーパー形状とすることにより、後に成膜するゲート絶縁膜の被覆性が向上する。そして、絶縁膜耐圧が向上するという効果を奏する。以上の工程により、図４（ａ）に示す構成となる。
【００４７】
次に、形成したゲート電極２の上に、プラズマＣＶＤ法を用いてゲート絶縁膜３、非晶質半導体膜４００、絶縁膜５を順次連続成膜する。ゲート絶縁膜３は、ＳｉＯｘ膜とＳｉＮ膜との積層膜である。また、少なくとも非晶質半導体膜４００と接触する側のゲート絶縁膜３は、ＳｉＯｘ膜で形成する。すなわち、非晶質半導体膜４００とＳｉＯｘ膜とが直接接する。これにより、後にＥＬＡによって形成される結晶性半導体膜４０の結晶性がよくなる。また、結晶性半導体膜４０とＳｉＯｘ膜界面との固定電荷を減少することができる。
【００４８】
ＥＬＡの際、非晶質半導体膜４００を完全に溶融させて所望の結晶性を得る為にはある程度の照射エネルギー密度が必要である。本実施の形態では、非晶質半導体膜４００と接するＳｉＯｘ膜が熱バッファー膜となって照射エネルギー密度を抑えることができる。従って、ＳｉＯｘ膜の膜厚は、ＳｉＮ膜よりもできるだけ厚くしていることが望ましい。ＳｉＯｘ膜の膜厚は例えば２００ｎｍ、ＳｉＮ膜の膜厚は例えば５０ｎｍとする。
【００４９】
また、非晶質半導体膜４００を結晶化させる潜熱（１５００Ｋ程度）以上の熱がゲート絶縁膜３に伝播する。ＳｉＮ膜は熱伝導率が大きいため、ＳｉＯｘ膜の下層にＳｉＮ膜を形成することにより、基板側に熱が伝わりやすくなる。これにより、例えばＡｌ合金からなるゲート電極２がＳｉＯｘ膜から直接熱ダメージを受け難くできる。勿論、ゲート電極２の材料に高融点金属であるＭｏ、Ｃｒを用いれば、Ａｌ合金を用いる場合に比べ、熱ダメージによる損傷はかなり抑えることができる。
【００５０】
非晶質半導体膜４００としては、非晶質シリコン膜を用いることができる。非晶質半導体膜４００の膜厚は、２０ｎｍ以上、４０ｎｍ以下とする。好ましくは、非晶質半導体膜４００の膜厚は３０ｎｍとする。これよりも薄い膜厚（例えば、１５ｎｍ）の場合、ＥＬＡの照射エネルギー密度の設定範囲が非常に狭くなり、我々が結晶性半導体膜４０としての結晶性シリコン膜を評価したところ、シリコン膜の消失が生じた。なお、ＥＬＡの照射エネルギー密度は、高融点金属膜６に熱ダメージを与えない程度に抑える必要がある。このため、４０ｎｍよりも厚い膜厚の場合、十分な結晶性（結晶化率＞約９０％程度）を得ることが困難になる。絶縁膜５としては、酸化膜を用いることができる。絶縁膜５の膜厚は、例えば２０ｎｍとする。以上の工程により、図４（ｂ）に示す構成となる。
【００５１】
連続成膜後、ＥＬＡ時の非晶質半導体膜４００のアブレーション（非晶質半導体膜４００の消失）や、原因がよく分かっていないが、非晶質半導体膜４００の表面にシミ状のムラが発見されたので、これらを抑制する目的で４００℃以上の脱水素処理を行う。第二のフォトリソ工程により、絶縁膜５上にレジスト８０を所望の形状に形成する。このレジスト８０をマスクとして、絶縁膜５をエッチングして絶縁膜５を島状に形成する。
【００５２】
その後、レジスト８０を残したまま、非晶質半導体膜４００に対して、不純物８１をドーピングする。本実施の形態では、不純物８１として、リン（Ｐ）を用いる。島状の絶縁膜５直下の非晶質半導体膜４００にはレジスト８０及び絶縁膜５がマスクとなり、不純物８１はドーピングされない。すなわち、不純物を含む領域と不純物を含まない領域とがセルファライン構造で形成される。非晶質半導体膜４００において、不純物を含まない領域は、不純物を含む領域に挟まれる。非晶質半導体膜４００において不純物を含まない領域が後の工程でチャネル領域４３となる。また、非晶質半導体膜４００において、一方の不純物を含む領域が後の工程でソース領域４１、チャネル領域４３を挟んで反対側の不純物を含む領域が後の工程でドレイン領域４２となる。以降、後の工程で、ソース領域４１となる領域をソース領域４１０、ドレイン領域４２となる領域をドレイン領域４２０、チャネル領域４３となる領域をチャネル領域４３０という。以上の工程により、図４（ｃ）に示す構成となる。
【００５３】
ドーピング後、レジスト８０は剥離して取り除く。次に、非晶質半導体膜４００及び絶縁膜５上に、スパッタ法により高融点金属膜６を成膜する。ここで、高融点金属膜６とは、例えば１０００℃以上の超高温極限環境下でも十分な強度を保ち、化学的に安定でかつ急激な温度変化にも耐えるといった特性を有する高融点金属からなる膜である。高融点金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）等が挙げられる。換言すると、高融点金属膜６とは、不透明な導体である。また、高融点金属としては、シリサイド化できるものを用いる。本実施の形態では、高融点金属膜６の高融点金属としてＭｏを用いる。そして、Ｍｏを１００ｎｍの厚さに成膜する。このようにして、ソース領域４１０及びドレイン領域４２０上では、非晶質半導体膜４００に接して高融点金属膜６が形成される。そして、チャネル領域４３０上では、絶縁膜５に接して高融点金属膜６が形成される。
【００５４】
その後、レーザー光８２を高融点金属膜６に照射して、レーザーアニールを施す。具体的には、レーザー光８２としてエキシマレーザー（ＸｅＣｌ  波長：３０８ｎｍ）を照射してＥＬＡを施す。エキシマレーザーは酸化膜やその他基板への熱的影響をほとんど与えることなく、非晶質半導体膜４００のみを溶融させることができる。高融点金属膜６は、レーザー光８２の照射によって加熱されて高温になる。すなわち、高融点金属膜６は、レーザー光８２を吸収して熱を発生する光−熱変換膜として働く。このように、レーザー光８２の照射によって高融点金属膜６は加熱され、熱が下方に伝播する。換言すると、高融点金属膜６は、レーザー光８２を吸収して発熱し、熱を下層に伝播することができる膜である。
【００５５】
ソース領域４１０及びドレイン領域４２０では、高融点金属膜６を介してＥＬＡが施される。これに対して、チャネル領域４３０では、高融点金属膜６及び絶縁膜５を介して、ＥＬＡが施される。すなわち、ソース領域４１０及びドレイン領域４２０では、高融点金属膜６からの発熱が非晶質半導体膜４００に直接伝播するのに対して、チャネル領域４３０では、この熱が絶縁膜５を介して非晶質半導体膜４００に伝播する。この様な熱伝播経路により加熱されることで非晶質半導体膜４００は膜厚方向に対し一旦は完全に半導体膜が溶融し、極短時間内で再結晶化が進む。
【００５６】
ＥＬＡでの照射エネルギー密度は、最小でも、チャネル領域４３０の非晶質半導体膜４００の膜厚方向に対して一旦は完全に溶融させて再結晶化する程度とする。また、ＥＬＡでの照射エネルギー密度は、最大でも、レーザー光８２の照射中にゲート電極２、ゲート絶縁膜３、及び高融点金属膜６に熱ダメージを与えない程度とする。具体的には、照射エネルギー密度は、２００ｍＪ／ｃｍ２以上３００ｍＪ／ｃｍ２以下に設定する。
【００５７】
チャネル領域４３０では、絶縁膜５によって結晶成長が抑制され、大きな結晶が出来難い。すなわち、チャネル領域４３では、ソース領域４１及びドレイン領域４２と比較して、結晶粒の大きさが小さくなる。このように、絶縁膜５下方の非晶質半導体膜４００は、選択的に結晶化される。そして、基板面方向（膜厚方向とは垂直な方向）において、結晶粒の大きさが異なる結晶性半導体膜４０が形成される。
【００５８】
図５は、チャネル領域４３における、結晶性半導体膜４０としての結晶シリコンの結晶性をラマン分析によって評価した分析データである。図５において、縦軸はラマン散乱光強度Ｉｎｔ．、横軸はラマンシフト［ｃｍ−１］を表す。観察の為に高融点金属膜６と絶縁膜５は除去している。また、ラマン分析では結晶性半導体膜４０の深さ方向まで観察している。
【００５９】
図５（ａ）は本目的とした所望の結晶性状態のものである。結晶性シリコンを示す５２０ｃｍ−２付近で鋭いピークになっているのがわかる。この時の結晶化率を計算すると概ね９６％である。一方、図５（ｂ）は、非晶質シリコン膜の膜厚を５０ｎｍとして最大照射エネルギー密度（３００ｍＪ／ｃｍ２）で結晶化したもので結晶化率は概ね８８％である。図５（ｂ）のような結晶性シリコンでもＴＦＴ特性上構わないが、結晶化率が高いほうが好ましい。また、この結晶化するための照射エネルギー密度はできるだけ抑えられる本発明の条件が好ましい。
【００６０】
図６は、チャネル領域４３の結晶性シリコン表面のＡＦＭ像である。概ね１００ｎｍ程度の円形状粒が密集する構造となっているのがわかる。すなわち、チャネル領域４３における結晶性シリコンの結晶サイズは、１００ｎｍ程度もしくはそれ以下である。すなわち、チャネル領域４３における結晶性シリコンは微結晶シリコンである。
【００６１】
また、非晶質半導体膜４００を結晶性半導体膜４０に変換されると同時に、高融点金属膜６の金属と、結晶性半導体膜４０のシリコンとが接触していることで熱反応が起こる。これにより、高融点金属膜６と結晶性半導体膜４０との間にシリサイド層６１が形成される。具体的には、高融点金属膜６と非晶質半導体膜４００とが直接接触した状態でＥＬＡが施されたソース領域４１およびドレイン領域４２では、シリサイド層６１が形成される。すなわち、高融点金属膜６のモリブデンとシリコンとの接合部分で熱反応によりシリサイド層６１としてのモリブデンシリサイド層が形成される。一方、チャネル領域４３では、高融点金属膜６が絶縁膜５上に形成されていることから、高融点金属膜６と絶縁膜５との接合部では熱反応は生じない。すなわち、チャネル領域４３では、絶縁膜５によってシリサイド層６１の形成が抑えられる。以上の工程により、図４（ｄ）に示す構成となる。
【００６２】
次に、高融点金属膜６を残したまま、ソース電極７１及びドレイン電極７２となる金属膜をスパッタ法を用いて成膜する。そして、第三のフォトリソ工程およびエッチング工程により、金属膜を所望のパターンに形成する。これにより、高融点金属膜６上に、ソース電極７１及びドレイン電極７２が形成される。また、このエッチング工程の際、チャネル領域４３上の絶縁膜５はエッチングストッパーとして働く。そして、ゲート絶縁膜３とは反対側のチャネル領域４３の結晶性半導体膜４０へのエッチングダメージ等を抑えることができる。なお、金属膜のエッチングと同時に、高融点金属膜６及びシリサイド層６１をエッチングする。
【００６３】
その後、ソース電極７１とドレイン電極７２のパターンをマスクとして結晶性半導体膜４０のエッチングを行う。また、絶縁膜５がマスクとなり、絶縁膜５直下の結晶性半導体膜４０はエッチングされない。これにより、チャネル領域４３が形成される。絶縁膜５は、ソース電極７１及びドレイン電極７２のエッチングや結晶性半導体膜４０のエッチングからチャネル領域４３を保護する。これにより、これらのエッチングの際にも、ゲート絶縁膜３とは反対側の結晶性半導体膜４０の表面に対するダメージを抑えることができる。
【００６４】
このように、結晶性半導体膜４０のエッチングの際に、ソース電極７１及びドレイン電極７２をマスクとして使用しているため、フォトリソ工程を増加させることはなく、生産工程を簡略化している。このため、フォトリソ工程で消費されるレジストなどの材料を減量化することができる。
【００６５】
また、第三のフォトリソ工程で、ハーフトーンマスク、グレイトーンマスク等の多階調マスクを用いて厚さに階調をつけたレジストを形成してもよい。具体的には、ソース領域４１及びドレイン領域４２上と、チャネル領域４３上とで厚みが異なるレジストを形成してもよい。すなわち、ソース領域４１及びドレイン領域４２上ではレジストを厚くし、チャネル領域４３上ではレジストを薄くし、その他の領域にはレジストを形成しない。以上の工程により、図３に示すＴＦＴが完成する。
【００６６】
その後、プラズマＣＶＤ法を用いて、ソース電極７１及びドレイン電極７２上に全体を覆うようにパッシベーション膜を成膜する。パッシベーション膜としては、例えば、ＳｉＮ膜、ＳｉＯｘ膜、あるいはこれらの積層膜を用いる。そして、第四のフォトリソ工程およびエッチング工程を用いて、パッシベーション膜を所望のパターンに形成する。これにより、ドレイン電極７２上のパッシベーション膜を除去して、コンタクトホールを形成する。すなわち、コンタクトホールでは、ドレイン電極７２が露出する。
【００６７】
次に、パッシベーション膜上に、透明電極を形成するため、ＩＴＯやＩＺＯなどの透明性を有する導電膜を成膜する。そして、第五のフォトリソ工程により所望の形状にパターニングして透明電極を形成する。ここで、透明電極はコンタクトホールを介して、ドレイン電極７２と接続するようにパターニングされる。スイッチング素子用のＴＦＴ１０８の場合、透明電極である画素電極がコンタクトホールを介して、ドレイン電極７２と接続する。そして、ＴＦＴアレイ基板１００が完成する。
【００６８】
このように、本実施の形態によれば、非晶質半導体膜４００が選択的に結晶化される。そして、チャネル領域４３は、結晶粒が小さい結晶性半導体膜４０によって構成される。このため、大粒径結晶による特性バラツキを小さくできる。また、結晶性半導体膜４０にすることで従来のａ−ＴＦＴよりもオン電流が大きい、すなわち高電界移動度を有し、閾値電圧シフトが小さいＴＦＴを得ることができる。また、シリサイド層６１を形成することにより、ショットキー障壁高さを下げ、オーミック性が得られ、コンタクト抵抗を下げることができる。そして、より高い電界効果移動度が得られることができることから、ＴＦＴ特性と信頼性の高いＴＦＴを形成することができる。
【００６９】
また、結晶性半導体膜及びシリサイド層を有するＴＦＴを形成する場合、一般的に、２回のレーザーアニール工程が必要である。具体的には、１回目のレーザーアニールにより、非晶質半導体膜を結晶化させてから、結晶性半導体膜上に高融点金属膜を形成して、２回目のレーザーアニールにより、シリサイド層を形成させる。なお、この場合、本実施の形態とは異なり、ソース領域、ドレイン領域、及びチャネル領域における結晶粒は同一の大きさを有する。
【００７０】
これに対して、本実施の形態では、１回のＥＬＡを施すことにより、結晶化とシリサイド層６１の形成とを同時に行うことができる。すなわち、余計な工程を必要とせず、生産性を向上させることができる。このように、本実施の形態では、生産性を向上させ、かつトランジスタ特性が良好な逆スタガ構造のＴＦＴを得ることができる。
【００７１】
上記の製造方法では、ソース電極７１及びドレイン電極７２となる金属膜のエッチングと同時に、高融点金属膜６及びシリサイド層６１をエッチングする。このため、高融点金属膜６は、ソース電極７１及びドレイン電極７２のパターンからはみ出さないように形成される。これに限らず、この金属膜のエッチングと、高融点金属膜６及びシリサイド層６１のエッチングとを別々に行ってもよい。これにより、図７に示されるようなＴＦＴを形成することができる。図７は、ＴＦＴの第２の構成を示す断面図である。
【００７２】
具体的には、ソース電極７１及びドレイン電極７２からチャネル領域４３側に向けて突出するように高融点金属膜６を形成することができる。また、チャネル領域４３とは反対側における、高融点金属膜６、シリサイド層６１、及び結晶性半導体膜４０の端面をソース電極７１及びドレイン電極７２によって覆うことができる。
【００７３】
図７に示されたＴＦＴは、以下のような工程により形成される。なお、重複する説明は簡略化又は省略する。図４（ｄ）に示されるように、ＥＬＡを施した後、フォトリソ工程およびエッチング工程を用いて、高融点金属膜６、シリサイド層６１、及び結晶性半導体膜４０を所望のパターンに形成する。次に、ソース電極７１及びドレイン電極７２となる金属膜を成膜する。そして、フォトリソ工程およびエッチング工程を用いて、金属膜を所望のパターンに形成する。これにより、ソース電極７１及びドレイン電極７２が形成され、ＴＦＴが完成する。
【００７４】
また、シリサイド層６１が形成されていればよく、図８に示されるように高融点金属膜６は途中で除去されてもよい。図８は、ＴＦＴの第３の構成を示す断面図である。具体的には、ＥＬＡを施し、シリサイド層６１を形成した後、高融点金属膜６を除去する。そして、ソース電極７１及びドレイン電極７２となる金属膜を成膜する。その後、ソース電極７１及びドレイン電極７２を形成することにより、図８に示す構成となる。
【００７５】
言うまでもなく、ＴＦＴ特性を向上するために結晶性半導体膜４０の界面の結晶欠陥の回復処理や膜中の欠陥準位低減のための熱処理工程については説明を省略した。なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００７６】
１  絶縁性基板、２  ゲート電極、３  ゲート絶縁膜、５  絶縁膜、６  高融点金属膜、
４０  結晶性半導体膜、４１  ソース領域、４２  ドレイン領域、４３  チャネル領域、
６１  シリサイド層、７１  ソース電極、７２  ドレイン電極、８０  レジスト、
８１  不純物、８２  レーザー光、１００  ＴＦＴアレイ基板、１０１  表示領域、
１０２  額縁領域、１０３  走査信号駆動回路、１０４  表示信号駆動回路、
１０５  画素、１０８  ＴＦＴ、１０９  蓄積容量、１１０  ゲート配線、
１１１  ソース配線、１１２  蓄積容量配線、１１３  ＴＦＴ、１１４  ＴＦＴ、
１１５  プリント基板、１１６  ＩＣチップ、４００  非晶質半導体膜、
４１０  ソース領域、４２０  ドレイン領域、４３０  チャネル領域、
５００  非晶質シリコン、５０１  非晶質シリコン
【図１】
2010199368.tif 000003
【図２】
2010199368.tif 000004
【図３】
2010199368.tif 000005
【図４】
2010199368.tif 000006
【図５】
2010199368.tif 000007
【図７】
2010199368.tif 000008
【図８】
2010199368.tif 000009
【図９】
2010199368.tif 000010
【図６】
2010199368.tif 000011