(57)【要約】【課題】ターンオン時に流れる主電流の電流密度を低くして、ターンオン時に破壊されにくい構造を有する３端子サイリスタを提供する。【解決手段】ｐ型アノード層１１０における第２主面側にはアノード電極１３２が形成され、ｎ＋型カソード領域１１６及びｐ＋型第１オーミック領域１１８における第１主面側にはカソード電極１２８が形成され、ｐ＋型第２オーミック領域１２０における第１主面側にはゲート電極１３０が形成された３端子サイリスタにおいて、ｐ型第２ベース層１１４におけるｎ＋型カソード領域１１６、ｐ＋型第１オーミック領域１１８及びｐ＋型第２オーミック領域１２０よりも深い領域に、平面的に見てｐ＋型第２オーミック領域１２０からｎ＋型カソード領域１１６に延在するように、ｐ型第２ベース層１１４よりも高濃度のｐ型不純物を含有するｐ＋型埋込拡散層１２２が形成されている３端子サイリスタ１００。【選択図】図１
2010232564.tif 000002
【特許請求の範囲】
【請求項１】
第１導電体型のアノード層と、
前記アノード層における第１主面側に位置する第２導電型の第１ベース層と、
前記第１ベース層における第１主面側に位置する第１導電型の第２ベース層と、
前記第２ベース層の表面に形成された第２導電型のカソード領域、第１導電型の第１オーミック領域及び第１導電型の第２オーミック領域とを備え、
前記アノード層における第２主面側にはアノード電極が形成され、
前記カソード領域及び前記第１オーミック領域における第１主面側にはカソード電極が形成され、
前記第２オーミック領域における第１主面側にはゲート電極が形成された３端子サイリスタにおいて、
前記第２ベース層における前記カソード領域、前記第１オーミック領域及び前記第２オーミック領域よりも深い領域に、平面的に見て前記第２オーミック領域から前記カソード領域に延在するように、前記第２ベース層よりも高濃度の第１導電型不純物を含有する第１導電型の埋込拡散層が形成されていることを特徴とする３端子サイリスタ。
【請求項２】
請求項１に記載の３端子サイリスタにおいて、  
前記埋込拡散層は、前記第１ベース層と前記第２ベース層との境界部に形成されていることを特徴とする３端子サイリスタ。
【請求項３】
請求項１に記載の３端子サイリスタにおいて、  
前記埋込拡散層は、前記第１ベース層と前記第２ベース層との境界部よりも浅い位置に形成されていることを特徴とする３端子サイリスタ。
【請求項４】
請求項１〜３のいずれかに記載の３端子サイリスタにおいて、  
前記埋込拡散層の不純物濃度は、５×１０１８ｃｍ−３〜１×１０２０ｃｍ−３の範囲に設定されていることを特徴とする３端子サイリスタ。
※：数値をご確認下さい。
【請求項５】
請求項１〜４のいずれかに記載の３端子サイリスタにおいて、  
前記第２オーミック領域と前記埋込拡散層との間隔は、２０μｍ〜４０μｍの範囲に設定されていることを特徴とする３端子サイリスタ。
※：数値をご確認下さい。
【請求項６】
請求項１〜５のいずれかに記載の３端子サイリスタにおいて、  
前記埋込拡散層は、平面的に見て前記第２ベース層の全面に形成されていることを特徴とする３端子サイリスタ。
【請求項７】
請求項１〜６のいずれかに記載の３端子サイリスタにおいて、  
前記埋込拡散層は、平面的に見て前記第２ベース層に部分的に形成されていることを特徴とする３端子サイリスタ。
【請求項８】
請求項１〜７のいずれかに記載の３端子サイリスタにおいて、  
前記第２オーミック領域と前記埋込拡散層とは、高濃度の第１導電型不純物を含有する第１導電型の連結層により連結されていることを特徴とする３端子サイリスタ。
【請求項９】
請求項１〜８のいずれかに記載の３端子サイリスタにおいて、  
前記３端子サイリスタは、ショートゲート構造を有することを特徴とする３端子サイリスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３端子サイリスタに関する。
【背景技術】
【０００２】
従来、ゲートトリガ電流を制御することによって、アノード電極とカソード電極との間に流れる主電流を制御する３端子サイリスタが知られている（例えば、特許文献１及び２参照。）。
【０００３】
図１０及び図１１は、従来の３端子サイリスタ９００を説明するために示す図である。図１０（ａ）は３端子サイリスタ９００の平面図であり、図１０（ｂ）は図１０（ａ）のＡ１−Ａ１断面図である。図１１は図１０（ａ）のＡ２−Ａ２断面図である。なお、図１０（ａ）においては、カソード電極９２８、ゲート電極９３０及び酸化膜９２６の図示を省略している。また、図１１中、矢印はゲートトリガ電流が流れる経路を示す。
【０００４】
従来の３端子サイリスタ９００は、ショートゲート構造を有する逆阻止３端子サイリスタである。そして、図１０及び図１１に示すように、ｐ型アノード層９１０と、ｐ型アノード層９１０における第１主面側に位置するｎ−型ベース層９１２と、ｎ−型ベース層９１２における第１主面側に位置するｐ型ベース層９１４と、ｐ型ベース層９１４の表面に形成されたｎ＋型カソード領域９１６、ｐ＋型第１オーミック領域９１８及びｐ＋型第２オーミック領域９２０とを備え、ｐ型アノード領域９１０の第２主面側にはｐ＋型オーミック層９２４を介してアノード電極９３２が形成され、ｎ＋型カソード領域９１６及びｐ＋型第１オーミック領域９１８における第１主面側にはカソード電極９２８が形成され、ｐ＋型第２オーミック領域９２０における第１主面側にはゲート電極９３０が形成された構造を有する。
【０００５】
このため、従来の３端子サイリスタ９００によれば、ゲートトリガ電流を制御することによってアノード電極９３２とカソード電極９２８との間に流れる主電流を制御することが可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−８２７７６号公報
【特許文献２】特開平６−９７４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の３端子サイリスタ９００においては、ゲートトリガ電流が狭い経路を通って流れるため、これに起因して、当該狭い範囲で主電流が初期点弧するようになる。その結果、ターンオン時に主電流が高い電流密度で集中して流れることとなり、３端子サイリスタが破壊してしまうことがあるという問題がある。
【０００８】
なお、このような問題は、逆阻止３端子サイリスタだけに限定される問題ではなく、逆導通３端子サイリスタその他の３端子サイリスタ全般に適用され得る問題でもある。
【０００９】
そこで、本発明は、上記した問題を解決するためになされたもので、ターンオン時に流れる主電流の電流密度を低くして、ターンオン時に破壊されにくい構造を有する３端子サイリスタを提供することを目的とする。
【課題を解決するための手段】
【００１０】
［１］本発明の３端子サイリスタは、第１導電体型のアノード層と、前記アノード層における第１主面側に位置する第２導電型の第１ベース層と、前記第１ベース層における第１主面側に位置する第１導電型の第２ベース層と、前記第２ベース層の表面に形成された第２導電型のカソード領域、第１導電型の第１オーミック領域及び第１導電型の第２オーミック領域とを備え、前記アノード層における第２主面側にはアノード電極が形成され、前記カソード領域及び前記第１オーミック領域における第１主面側にはカソード電極が形成され、前記第２オーミック領域における第１主面側にはゲート電極が形成された３端子サイリスタにおいて、前記第２ベース層における前記カソード領域、前記第１オーミック領域及び前記第２オーミック領域よりも深い領域に、平面的に見て前記第２オーミック領域から前記カソード領域に延在するように、前記第２ベース層よりも高濃度の第１導電型不純物を含有する第１導電型の埋込拡散層が形成されていることを特徴とする。
【００１１】
本発明の３端子サイリスタによれば、第２ベース層におけるカソード領域、第１オーミック領域及び第２オーミック領域よりも深い領域に、第２オーミック領域からカソード領域に延在するように、第２ベース層よりも高濃度の第１導電型不純物を含有する第１導電型の埋込拡散層が形成されているため、上記した埋込拡散層を通ってゲートトリガ電流が流れるようになる。このため、ゲートトリガ電流がより広い経路を通って流れるようになる結果、より広い範囲で主電流が初期点弧するようになる。その結果、ターンオン時に流れる主電流の電流密度が低くなり、ターンオン時に破壊されにくい構造を有する３端子サイリスタとなる。
【００１２】
なお、この明細書において、第１主面とは、カソード電極が形成される側の面をいう。また、第２主面とは、第１主面とは反対側の面をいう。
【００１３】
［２］本発明の３端子サイリスタにおいては、前記埋込拡散層は、前記第１ベース層と前記第２ベース層との境界部に形成されていることが好ましい。
【００１４】
このような構成とすることにより、第２ベース層におけるカソード領域、第１オーミック領域及び第２オーミック領域よりも深い領域に埋込拡散層を比較的容易に形成することができる。
【００１５】
［３］本発明の３端子サイリスタにおいては、前記埋込拡散層は、前記第１ベース層と前記第２ベース層との境界部よりも浅い位置に形成されていることが好ましい。
【００１６】
このような構成とすることによっても、第２ベース層におけるカソード領域、第１オーミック領域及び第２オーミック領域よりも深い領域に埋込拡散層を比較的容易に形成することができる。
【００１７】
［４］本発明の３端子サイリスタにおいては、前記埋込拡散層の不純物濃度は、５×１０１８ｃｍ−３〜１×１０２０ｃｍ−３の範囲に設定されていることが好ましい。
【００１８】
このような構成とすることにより、ゲートトリガ電流が埋込拡散層を容易に流れるようになる。
【００１９】
［５］本発明の３端子サイリスタにおいては、前記第２オーミック領域と前記埋込拡散層との間隔は、２０μｍ〜４０ｍの範囲に設定されていることが好ましい。
【００２０】
このように、第２オーミック領域と埋込拡散層との間隔が２０μｍ〜４０μｍの範囲に設定されているのが好ましい理由は、第２オーミック領域と埋込拡散層との間隔が４０μｍよりも長くなると、第２オーミック領域から埋込拡散層を通ってゲートトリガ電流が流れ難くなるからであり、第２オーミック領域と埋込拡散層との間隔が２０μｍよりも短くなると、３端子サイリスタとしての耐圧性能を維持できないからである。
【００２１】
［６］本発明の３端子サイリスタにおいては、前記埋込拡散層は、平面的に見て前記第２ベース層の全面に形成されていることが好ましい。
【００２２】
このような構成とすることにより、ゲートトリガ電流がより広い経路を通って流れるようになる。
【００２３】
［７］本発明の３端子サイリスタにおいては、前記埋込拡散層は、平面的に見て前記第２ベース層に部分的に形成されていることが好ましい。
【００２４】
このような構成とすることによっても、ゲートトリガ電流がより広い経路を通って流れるようにすることができる。
【００２５】
［８］本発明の３端子サイリスタにおいては、前記第２オーミック領域と前記埋込拡散層とは、高濃度の第１導電型不純物を含有する第１導電型の連結層により連結されていることが好ましい。
【００２６】
このような構成とすることにより、第２オーミック領域から埋込拡散層に向けてゲートトリガ電流がさらに流れ易くなる。
【００２７】
［９］本発明の３端子サイリスタにおいては、前記３端子サイリスタは、ショートゲート構造を有することが好ましい。
【００２８】
このような構成とすることにより、ショートゲート構造を有しないものに比べて、ゲートトリガ電流に対する感度が低くなるため、ゲートトリガ電流が埋込拡散層に向けてより確実に流れるようになる。
【図面の簡単な説明】
【００２９】
【図１】実施形態１に係る３端子サイリスタ１００を説明するために示す図である。
【図２】実施形態１に係る３端子サイリスタ１００を説明するために示す図である。
【図３】実施形態１に係る３端子サイリスタの製造方法を説明するために示す図である。
【図４】実施形態１に係る３端子サイリスタの製造方法を説明するために示す図である。
【図５】実施形態２に係る３端子サイリスタ２００の断面図である。
【図６】実施形態３に係る３端子サイリスタ３００断面図である。
【図７】実施形態４に係る３端子サイリスタ４００の断面図である。
【図８】実施形態５に係る３端子サイリスタ５００の断面図である。
【図９】実施形態６に係る３端子サイリスタ６００を説明するために示す図である。
【図１０】従来の３端子サイリスタ９００を説明するために示す図である。
【図１１】従来の３端子サイリスタ９００を説明するために示す図である。
【発明を実施するための形態】
【００３０】
以下、本発明の３端子サイリスタについて、図に示す実施形態に基づいてさらに詳細に説明する。
【００３１】
［実施形態１］
１．実施形態１に係る３端子サイリスタの構造
図１及び図２は、実施形態１に係る３端子サイリスタ１００を説明するために示す図である。図１（ａ）は３端子サイリスタ１００の平面図であり、図１（ｂ）は図１（ａ）のＡ１−Ａ１断面図である。図２は図１（ａ）のＡ２−Ａ２断面図である。なお、図１（ａ）においては、カソード電極１２８、ゲート電極１３０及び酸化膜１２６の図示を省略している。また、図２中、矢印はゲートトリガ電流が流れる経路を示す。
【００３２】
実施形態１に係る３端子サイリスタ１００は、ショートゲート構造を有するメサ型の逆阻止３端子サイリスタである。そして、図１及び図２に示すように、ｐ型アノード層（第１導電体型のアノード層）１１０と、ｐ型アノード層１００における第１主面側に位置するｎ−型第１ベース層（第２導電型の第１ベース層）１１２と、ｎ−型第１ベース層１１２における第１主面側に位置するｐ型第２ベース層（第１導電型の第２ベース層）１１４と、ｐ型第２ベース層１１４の表面に形成されたｎ＋型カソード領域（第２導電型のカソード領域）１１６、ｐ＋型第１オーミック領域（第１導電型の第１オーミック領域）１１８及びｐ＋型第２オーミック領域（第１導電型の第２オーミック領域）１２０とを備え、ｐ型アノード層１１０における第２主面側にはアノード電極１３２が形成され、ｎ＋型カソード領域１１６及びｐ＋型第１オーミック領域１１８における第１主面側にはカソード電極１２８が形成され、ｐ＋型第２オーミック領域１２０における第１主面側にはゲート電極１３０が形成されている。
【００３３】
実施形態１に係る３端子サイリスタ１００においては、図１及び図２に示すように、ｐ型第２ベース層１１４におけるｎ＋型カソード領域１１６、ｐ＋型第１オーミック領域１１８及びｐ＋型第２オーミック領域１２０よりも深い領域に、平面的に見てｐ＋型第２オーミック領域１２０からｎ＋型カソード領域１１６に延在するように、ｐ型第２ベース層１１４よりも高濃度のｎ型不純物を含有するｐ＋型埋込拡散層１２２が形成されている。
【００３４】
実施形態１に係る３端子サイリスタ１００においては、ｐ＋型埋込拡散層１２２は、ｎ−型第１ベース層１１２とｐ型第２ベース層１１４との境界部に形成されている。
【００３５】
実施形態１に係る３端子サイリスタ１００においては、ｐ型アノード層１１０の不純物濃度は、例えば１×１０１６ｃｍ−３に設定されており、ｎ−型第１ベース層１１２の不純物濃度は、例えば１×１０１４ｃｍ−３に設定されており、ｐ型第２ベース層１１４の不純物濃度は、例えば１×１０１８ｃｍ−３に設定されており、ｎ＋型カソード領域１１６の不純物濃度は、例えば１×１０２０ｃｍ−３に設定されており、ｐ＋型第１オーミック領域１１８の不純物濃度は、例えば１×１０２０ｍ−３に設定されており、ｐ＋型第２オーミック領域１２０の不純物濃度は、例えば１×１０２０ｃｍ−３に設定されており、ｐ＋型オーミック層１２４の不純物濃度は、例えば１×１０２０ｍ−３に設定されており、ｐ＋型埋込拡散層１２２の不純物濃度は、５×１０１８ｃｍ−３〜１×１０２０ｃｍ−３の範囲に設定されている。
【００３６】
実施形態１に係る３端子サイリスタ１００においては、ｐ型アノード層１１０の厚さは、例えば４０μｍであり、ｎ−型第１ベース層１１２の厚さは、例えば１２０μｍに設定されており、ｐ型第２ベース層１１４の厚さは、例えば４０μｍに設定されており、ｎ＋型カソード領域１１６の深さは、例えば１５μｍに設定されており、ｐ＋型第１オーミック領域１１８及びｐ＋型第２オーミック領域１２０の深さは、例えば３μｍに設定されており、ｐ＋型オーミック層１２４の深さは、例えば５μｍに設定されており、ｐ＋型埋込拡散層１２２の厚さは、５μｍ〜１０μｍの範囲に設定されている。
【００３７】
実施形態１に係る３端子サイリスタ１００においては、ｐ＋型第２オーミック領域１２０とｐ＋型埋込拡散層１２２との間隔は、２０μｍ〜４０ｍの範囲に設定されている。
【００３８】
実施形態１に係る３端子サイリスタ１００においては、図１（ａ）に示すように、ｐ＋型埋込拡散層１２２は、平面的に見てｎ−型第２ベース層１１４に部分的に形成されている。
【００３９】
２．実施形態１に係る３端子サイリスタの効果
実施形態１に係る３端子サイリスタ１００によれば、ｐ型第２ベース層１１４におけるｎ＋型カソード領域１１６、ｐ＋型第１オーミック領域１１８及びｐ＋型第２オーミック領域１２０よりも深い領域に、ｐ＋型第２オーミック領域１２０からｎ＋型カソード領域１１６に延在するように、ｐ型第２ベース層１１４よりも高濃度のｐ型不純物を含有するｐ＋型埋込拡散層１２２が形成されているため、上記したｐ＋型埋込拡散層１２２を通ってゲートトリガ電流が流れるようになる。このため、ゲートトリガ電流がより広い経路を通って流れるようになる結果、より広い範囲で主電流が初期点弧するようになる。その結果、ターンオン時に流れる主電流の電流密度が低くなり、ターンオン時に破壊されにくい構造を有する３端子サイリスタとなる。
【００４０】
また、実施形態１に係る３端子サイリスタ１００によれば、ｐ＋型埋込拡散層１２２がｎ−型第１ベース層１１２とｐ型第２ベース層１１４との境界部に形成されているため、ｐ型第２ベース層１１４におけるｎ＋型カソード領域１１６、ｐ＋型第１オーミック領域１１８及びｐ＋型第２オーミック領域１２０よりも深い領域にｐ＋型埋込拡散層１２２を比較的容易に形成することができる。
【００４１】
また、実施形態１に係る３端子サイリスタ１００によれば、ｐ＋型埋込拡散層１２２の不純物濃度は、５×１０１８ｃｍ−３〜１×１０２０ｃｍ−３の範囲に設定されているため、ゲートトリガ電流がｐ＋型埋込拡散層１２２を容易に流れるようになる。
【００４２】
また、実施形態１に係る３端子サイリスタ１００によれば、ｐ＋型第２オーミック領域１２０とｐ＋型埋込拡散層１２２との間隔は、２０μｍ〜４０ｍの範囲に設定されているため、ｐ＋型第２オーミック領域１２０からｐ＋型埋込拡散層１２２を通ってゲートトリガ電流が流れ難くなることがなく、また、３端子サイリスタとしての耐圧性能を維持できなくなることもない。
【００４３】
また、実施形態１に係る３端子サイリスタ１００によれば、ショートゲート構造を有するため、ショートゲート構造を有しないものに比べて、ゲートトリガ電流に対する感度が低くなり、ゲートトリガ電流が埋込拡散層に向けてより確実に流れるようになる。
【００４４】
３．実施形態１に係る３端子サイリスタの製造方法
図３及び図４は、実施形態１に係る逆阻止３端子サイリスタの製造方法を説明するために示す図である。図３（ａ）〜図３（ｅ）及び図４（ａ）〜図４（ｄ）は各工程図である。
【００４５】
実施形態１に係る３端子サイリスタは、以下に示す工程により製造することができる。以下、各工程を順次説明する。
【００４６】
（１）半導体基体準備工程
まず、ｎ−型シリコンからなる、例えば厚さ１２０μｍ、不純物濃度１×１０１４ｃｍ−３のｎ−型半導体基体（ｎ−型第１ベース層）１１２を準備する（図３（ａ）参照。）。
【００４７】
（２）ｐ＋型埋込拡散層形成工程
次に、エピタキシャル成長技術により、例えば厚さ５μｍ〜１０μｍ、不純物濃度５×１０１８ｃｍ−３〜１×１０２０ｃｍ−３のｐ＋型埋込拡散層１２２をｎ−型第１ベース層１１２上に形成する（図３（ｂ）参照。）。
【００４８】
（３）ｐ型第２ベース層形成工程
次に、エピタキシャル成長技術により、例えば厚さ４０μｍ、不純物濃度１×１０１８ｃｍ−３のｐ型第２ベース層１１４をｐ＋型埋込拡散層１２２上に形成する（図３（ｃ）参照。）。
【００４９】
（４）ｐ型アノード層形成工程
次に、不純物拡散技術により、例えば厚さ４０μｍ、不純物濃度１×１０１６ｃｍ−３のｐ型アノード層１１０をｎ−型第１ベース層１１２の第２主面側の表面に形成する（図３（ｄ）参照。）。
【００５０】
（５）ｐ＋型オーミック層形成工程
次に、不純物拡散技術により、例えば深さ５μｍ、不純物濃度１×１０２０ｃｍ−３のｐ＋型オーミック層１２４をｐ型アノード層１１０の第２主面側の表面に形成する（図３（ｅ）参照。）。
【００５１】
（６）ｐ＋型第１オーミック領域及びｐ＋型第２オーミック領域形成工程
次に、不純物拡散技術により、例えば深さ３μｍ、不純物濃度１×１０２０ｃｍ−３のｐ＋型第１オーミック領域１１８及びｐ＋型第２オーミック領域１２０を、ｐ型第２ベース層１１４の第１主面側の表面に形成する（図４（ａ）参照。）。
【００５２】
（７）ｎ＋型カソード領域形成工程
次に、不純物拡散技術により、例えば深さ１５μｍ、不純物濃度１×１０２０ｃｍ−３のｎ＋型カソード領域１１６をｐ型第２ベース層１１４の第１主面側の表面に形成する（図４（ｂ）参照。）。
【００５３】
（８）溝形成工程
次に、図示しないマスクを用いて、半導体基体における第１主面側からｎ−型第１ベース層１１２に達する深さの溝１４０を形成する（図４（ｃ）参照。）。溝形成は、例えばエッチングにより行う。エッチング液としては、フッ酸、硝酸及び酢酸の混合液（例えば、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：４：１。）を用いる。
【００５４】
（９）パッシベーション層形成工程
次に、溝１４０の内部にパッシベーション層１４２を形成する（図４（ｄ）参照。）。この工程は、電気泳動法を用いてガラス材料を電着し、焼成することにより行う。
【００５５】
（１０）電極形成工程
次に、ｐ型第２ベース層１１４の第１主面側の表面に形成されていた酸化膜１２６をエッチングにより除去した後、ｎ＋型カソード領域１１６及びｐ＋型第１オーミック領域１１８の表面及びｐ＋型第２オーミック領域１２０の表面に、それぞれアルミニウム膜及びニッケル膜等の積層膜からなるカソード電極１２８及びゲート電極１３０を形成し、ｐ＋型２オーミック領域１２４の表面に、チタン膜、ニッケル膜及び銀膜の積層膜からなるアノード電極１３２を形成する（図４（ｄ）参照。）。
【００５６】
上記のような工程を経て、実施形態１に係る３端子サイリスタ１００を製造することができる。
【００５７】
［実施形態２］
図５は、実施形態２に係る３端子サイリスタ２００の断面図である。
【００５８】
実施形態２に係る３端子サイリスタ２００は、基本的には実施形態１に係る３端子サイリスタ１００と同様の構成を有するが、ｐ＋型埋込拡散層の形成位置が実施形態１に係る３端子サイリスタ１００の場合とは異なる。すなわち、実施形態２に係る３端子サイリスタ２００においては、図５に示すように、ｐ＋型埋込拡散層２２２は、ｎ−型第１ベース層２１２とｐ型第２ベース層２１４との境界部よりも浅い位置に形成されている。
【００５９】
このように、実施形態２に係る３端子サイリスタ２００は、ｐ＋型埋込拡散層の形成位置が実施形態１に係る３端子サイリスタ１００の場合とは異なるが、ｐ型第２ベース層２１４におけるｎ＋型カソード領域２１６、ｐ＋型第１オーミック領域２１８及びｐ＋型第２オーミック領域２２０よりも深い領域に、実施形態１に係る３端子サイリスタ１００の場合と同様に、平面的に見てｐ＋型第２オーミック領域２２０からｎ＋型カソード領域２１６に延在するように、ｐ型第２ベース層２１４よりも高濃度のｎ型不純物を含有するｐ＋型埋込拡散層２２２が形成されているため、当該ｎ＋埋込拡散層２２２を通ってゲートトリガ電流が流れるようになる。このため、ゲートトリガ電流がより広い経路を通って流れるようになる結果、より広い範囲で主電流が初期点弧するようになる。その結果、実施形態１に係る３端子サイリスタ１００の場合と同様に、ターンオン時に流れる主電流の電流密度が低くなり、ターンオン時に破壊されにくい構造を有する３端子サイリスタとなる。
【００６０】
なお、実施形態２に係る３端子サイリスタ２００は、ｐ＋型埋込拡散層の形成位置以外の点においては実施形態１に係る３端子サイリスタ１００の場合と同様の構成を有するため、実施形態１に係る３端子サイリスタ１００が有する効果のうち該当する効果を有する。
【００６１】
［実施形態３］
図６は、実施形態３に係る３端子サイリスタ３００の断面図である。
【００６２】
実施形態３に係る３端子サイリスタ３００は、基本的には実施形態１に係る３端子サイリスタ１００と同様の構成を有するが、高濃度のｐ型不純物を含有するｐ＋型連結層３２３をさらに備える点で実施形態１に係る３端子サイリスタ１００の場合とは異なる。すなわち、実施形態３に係る３端子サイリスタ３００においては、図６に示すように、ｐ＋型連結層３２３をさらに備え、ｐ＋型第２オーミック領域３２０とｐ＋型埋込拡散層３２２とがｐ＋型連結層３２３により連結されている。ｐ＋型連結層３２３は、選択エピタキシャル成長技術により形成することがでいる。
【００６３】
このように、実施形態３に係る３端子サイリスタ３００は、高濃度のｐ型不純物を含有するｐ＋型連結層３２３をさらに備える点で実施形態１に係る３端子サイリスタ１００の場合とは異なるが、ｐ型第２ベース層３１４におけるｎ＋型カソード領域３１６、ｐ＋型第１オーミック領域３１８及びｐ＋型第２オーミック領域３２０よりも深い領域に、実施形態１に係る３端子サイリスタ１００の場合と同様に、平面的に見てｐ＋型第２オーミック領域３２０からｎ＋型カソード領域３１６に延在するように、ｐ型第２ベース層３１４よりも高濃度のｐ型不純物を含有するｐ＋型埋込拡散層３２２が形成されているため、当該ｐ＋埋込拡散層３２２を通ってゲートトリガ電流が流れるようになる。このため、ゲートトリガ電流がより広い経路を通って流れるようになる結果、より広い範囲で主電流が初期点弧するようになる。その結果、実施形態１に係る３端子サイリスタ１００の場合と同様に、ターンオン時に流れる主電流の電流密度が低くなり、ターンオン時に破壊されにくい構造を有する３端子サイリスタとなる。
【００６４】
また、実施形態３に係る３端子サイリスタ３００は、ｐ＋型連結層３２３をさらに備えているため、ゲートトリガ電流が効率良くｐ＋型埋込拡散層３２２に流れるようになる。
【００６５】
なお、実施形態３に係る３端子サイリスタ３００は、高濃度のｐ型不純物を含有するｐ＋型連結層３２３をさらに備える点以外の点においては実施形態１に係る３端子サイリスタ１００の場合と同様の構成を有するため、実施形態１に係る３端子サイリスタ１００が有する効果のうち該当する効果を有する。
【００６６】
［実施形態４］
図７は、実施形態４に係る３端子サイリスタ４００の断面図である。
【００６７】
実施形態４に係る３端子サイリスタ４００は、基本的には実施形態１に係る３端子サイリスタ１００と同様の構成を有するが、ｐ＋型埋込拡散層の形成位置が実施形態１に係る３端子サイリスタ１００の場合とは異なる。すなわち、実施形態４に係る３端子サイリスタ４００においては、図７に示すように、ｐ＋型第２オーミック領域４２０の外周側にはｐ＋型埋込拡散層４２２は形成されていない。
【００６８】
このように、実施形態４に係る３端子サイリスタ４００は、ｐ＋型埋込拡散層の形成位置が実施形態１に係る３端子サイリスタ１００の場合とは異なるが、ｐ型第２ベース層４１４におけるｎ＋型カソード領域４１６、ｐ＋型第１オーミック領域４１８及びｐ＋型第２オーミック領域４２０よりも深い領域に、実施形態１に係る３端子サイリスタ１００の場合と同様に、平面的に見てｐ＋型第２オーミック領域４２０からｎ＋型カソード領域４１６に延在するように、ｐ型第２ベース層４１４よりも高濃度のｐ型不純物を含有するｐ＋型埋込拡散層４２２が形成されているため、当該ｐ＋埋込拡散層４２２を通ってゲートトリガ電流が流れるようになる。このため、ゲートトリガ電流がより広い経路を通って流れるようになる結果、より広い範囲で主電流が初期点弧するようになる。その結果、実施形態１に係る３端子サイリスタ１００の場合と同様に、ターンオン時に流れる主電流の電流密度が低くなり、ターンオン時に破壊されにくい構造を有する３端子サイリスタとなる。
【００６９】
なお、実施形態４に係る３端子サイリスタ４００は、ｐ＋型埋込拡散層の形成位置以外の点においては実施形態１に係る３端子サイリスタ１００の場合と同様の構成を有するため、実施形態１に係る３端子サイリスタ１００が有する効果のうち該当する効果を有する。
【００７０】
［実施形態５］
図８は、実施形態５に係る３端子サイリスタ５００の断面図である。
【００７１】
実施形態５に係る３端子サイリスタ５００は、基本的には実施形態１に係る３端子サイリスタ１００と同様の構成を有するが、図８に示すように、プレーナ型である点で実施形態１に係る３端子サイリスタ１００の場合とは異なる。
【００７２】
このように、実施形態５に係る３端子サイリスタ５００は、プレーナ型である点で実施形態１に係る３端子サイリスタ１００の場合とは異なるが、ｐ型第２ベース層５１４におけるｎ＋型カソード領域５１６、ｐ＋型第１オーミック領域５１８及びｐ＋型第２オーミック領域５２０よりも深い領域に、実施形態１に係る３端子サイリスタ１００の場合と同様に、平面的に見てｐ＋型第２オーミック領域５２０からｎ＋型カソード領域５１６に延在するように、ｐ型第２ベース層５１４よりも高濃度のｐ型不純物を含有するｐ＋型埋込拡散層５２２が形成されているため、当該ｐ＋埋込拡散層５２２を通ってゲートトリガ電流が流れるようになる。このため、ゲートトリガ電流がより広い経路を通って流れるようになる結果、より広い範囲で主電流が初期点弧するようになる。その結果、実施形態１に係る３端子サイリスタ１００の場合と同様に、ターンオン時に流れる主電流の電流密度が低くなり、ターンオン時に破壊されにくい構造を有する３端子サイリスタとなる。
【００７３】
なお、実施形態５に係る３端子サイリスタ５００は、プレーナ型である点以外の点においては実施形態１に係る３端子サイリスタ１００の場合と同様の構成を有するため、実施形態１に係る３端子サイリスタ１００が有する効果のうち該当する効果を有する。
【００７４】
［実施形態６］
図９は、実施形態６に係る３端子サイリスタ６００を説明するために示す図である。図９（ａ）は３端子サイリスタ６００の平面図であり、図９（ｂ）は図９（ａ）のＡ１−Ａ１断面図である。なお、図９（ａ）においては、カソード電極６２８、ゲート電極６３０及び酸化膜６２６の図示を省略している。
【００７５】
実施形態６に係る３端子サイリスタ６００は、基本的には実施形態１に係る３端子サイリスタ１００と同様の構成を有するが、ｐ＋型埋込拡散層の形成位置が実施形態１に係る３端子サイリスタ１００の場合とは異なる。すなわち、実施形態６に係る３端子サイリスタ６００においては、図９に示すように、ｐ＋型埋込拡散層６２２が、平面的に見てｐ型第２ベース層６１４の全面に形成されている。
【００７６】
このように、実施形態６に係る３端子サイリスタ６００は、ｐ＋型埋込拡散層の形成位置が実施形態１に係る３端子サイリスタ１００の場合とは異なるが、ｐ型第２ベース層６１４におけるｎ＋型カソード領域６１６、ｐ＋型第１オーミック領域６１８及びｐ＋型第２オーミック領域６２０よりも深い領域に、平面的に見てｐ＋型第２オーミック領域６２０からｎ＋型カソード領域６１６に延在するように、ｐ型第２ベース層６１４よりも高濃度のｐ型不純物を含有するｐ＋型埋込拡散層６２２が形成されているため、当該ｐ＋埋込拡散層６２２を通ってゲートトリガ電流が流れるようになる。このため、ゲートトリガ電流がより広い経路を通って流れるようになる結果、より広い範囲で主電流が初期点弧するようになる。その結果、実施形態１に係る３端子サイリスタ１００の場合と同様に、ターンオン時に流れる主電流の電流密度が低くなり、ターンオン時に破壊されにくい構造を有する３端子サイリスタとなる。
【００７７】
また、実施形態５に係る３端子サイリスタ６００によれば、ゲートトリガ電流がより広い経路を通って流れるようになるという効果もある。
【００７８】
なお、実施形態６に係る３端子サイリスタ６００は、ｐ＋型埋込拡散層の形成位置以外の点においては実施形態１に係る３端子サイリスタ１００の場合と同様の構成を有するため、実施形態１に係る３端子サイリスタ１００が有する効果のうち該当する効果を有する。
【００７９】
以上、本発明の３端子サイリスタを上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。 
【００８０】
（１）上記した各実施形態においては、逆阻止３端子サイリスタを例にとって本発明を説明したが、本発明はこれに限定されるものではない。本発明は逆導通３端子サイリスタその他の３端子サイリスタにも適用することができる。
【００８１】
（２）上記した各実施形態においては、第１導電型をｐ型とし、第２導電型をｎ型として説明したが、本発明の発明はこれに限定されるものではない。第１導電型をｎ型とし、第２導電型をｐ型としてもよい。
【符号の説明】
【００８２】
１００，２００，３００，４００，５００，６００，９００…３端子サイリスタ、１１０，２１０，３１０，４１０，５１０，６１０，９１０…ｐ型アノード層，１１２，２１２，３１２，４１２，５１２，６１２，９１２…ｎ−型ベース層、１１４，２１４，３１４，４１４，５１４，６１４，９１４…ｐ型ベース層、１１６，２１６，３１６，４１６，５１６，６１６，９１６…ｎ＋型カソード領域、１１８，２１８，３１８，４１８，５１８，６１８，９１８…ｐ＋型第１オーミック領域、１２０，２２０，３２０，４２０，５２０，６２０，９２０…ｐ＋型第２オーミック領域、１２２，２２２，３２２，４２２，５２２，６２２…ｎ＋型埋め込み拡散層、１２４，２２４，３２４，４２４，５２４，６２４，９２４…ｐ＋型オーミック層、１２６，２２６，３２６，４２６，５２６，６２６，９２６…酸化膜、１２８，２２８，３２８，４２８，５２８，６２８，９２８…カソード電極、１３０，２３０，３３０，４３０，５３０，６３０，９３０…ゲート電極、１３２，２３２，３３２，４３２，５３２，６３２，９３２…アノード電極、３２３…ｐ＋型連結層
【図１】
2010232564.tif 000003
【図２】
2010232564.tif 000004
【図３】
2010232564.tif 000005
【図４】
2010232564.tif 000006
【図５】
2010232564.tif 000007
【図６】
2010232564.tif 000008
【図７】
2010232564.tif 000009
【図８】
2010232564.tif 000010
【図９】
2010232564.tif 000011
【図１０】
2010232564.tif 000012
【図１１】
2010232564.tif 000013