(57)【要約】【課題】従来の光学素子に電界効果トランジスタを適用するとき、ＰＮ接合部の光リークを抑えるために、トランジスタの周囲に遮光領域を設定する必要が有り、回路面積が大きくなるという課題があった。また、反射光に対して遮光性が十分でないという問題があった。【解決手段】本発明の電界効果トランジスタは、ゲート電極上に、ＰＮ接合部に平面的に重なるように遮光部材を有する。この遮光部材により、ＰＮ接合部を遮光することができる。また、電界効果トランジスタ面積が増大しないため、回路の面積を小さく設定できる。【選択図】図１
2010232309.tif 000002
【特許請求の範囲】
【請求項１】
基板上に素子分離膜で規定した領域に、ソース領域およびドレイン領域と、これらの間に設けるチャネル領域と、該チャネル領域の上部に設けるゲート酸化膜と、該ゲート酸化膜を介して前記チャネル領域と平面的に重なる位置に設けるゲート電極と、を有する電界効果トランジスタにおいて、
前記ゲート電極の上部に、これと接するようにして遮光性を有する部材からなる遮光部材を有し、
前記遮光部材は、前記ソース領域および前記ドレイン領域と前記チャネル領域との間のＰＮ接合部を平面的に覆うことを特徴とする電界効果トランジスタ。
【請求項２】
前記遮光部材は、前記素子分離膜まで延在することを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記ゲート電極は、前記ゲート酸化膜に接する面を底面とし、前記遮光部材と接する面を上面とするテーパー形状をなしており、その端部は、前記ソース領域および前記ドレイン領域と平面的に重なっていることを特徴とする請求項１または２に記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光照射環境下で使用する電界効果トランジスタに関し、特に、光変調物質を駆動する電界効果トランジスタの構造に関する。
【背景技術】
【０００２】
近年、回路パターンの微細化と、光制御部と周辺回路とを１チップ上に混載する小型パッケージ化の技術分野の発展により、液晶表示素子や光センサなど光学素子の小型化が目覚ましい。
【０００３】
一方で、こうした光学素子の多くは、光透過性の実装形態を必要とし、増幅回路や駆動回路といった制御系が光照射環境に曝されることも多い。
超小型データプロジェクタや、ビューファインダの表示装置を構成する液晶駆動パネルの光弁は、その例である。
【０００４】
一般に液晶駆動パネルに採用される駆動回路には電界効果トランジスタが広く用いられる。
電界効果トランジスタは、半導体層に正孔が多いＰ型領域と、電子が多いＮ型領域とを形成する。
例えば、Ｎ型の半導体層に、Ｐ型領域であるソース領域およびドレイン領域を対向して配置する。ソース領域とドレイン領域との間のＮ型の半導体層がチャネル領域となる。チャネル領域の上部にゲート絶縁膜を介して設けたゲート電極に電圧を印加し、チャネル領域に生じる電界によってソース領域とドレイン領域との間に流れる電流を制御するものである。
【０００５】
Ｎ型の半導体層にＰ型領域を設けることから、電界効果トランジスタにはＰ型領域とＮ型領域との接合部（以下ＰＮ接合部と記す）が存在する。このＰＮ接合部に光が照射されると、光電効果によりこのＰＮ接合部に電流リークが発生する。この現象は、特に光リークと呼ばれ、電界効果トランジスタの特性を低下させる要因となっている。
【０００６】
こうした光リーク対策のために、電界効果トランジスタ部分を遮光する様々な提案がなされている（例えば、特許文献１。）。
【０００７】
特許文献１に示した従来技術について説明する。図５は特許文献１に示した従来技術を説明するための電界効果トランジスタの平面図および断面図である。なお、この図は主旨を逸脱しないようにしつつ説明しやすいように書き直したものである。また、同じ機能を有するものについては同じ番号を付与している。
【０００８】
図５（ａ）は、液晶駆動パネルの光弁に用いられる電界効果トランジスタの平面図である。また、図５（ｂ）は、図５（ａ）に示す切断線Ｄ−Ｄ´での断面図である。
【０００９】
図５に示したように、基板７０１の上部に半導体層７９０を設けている。半導体層７９０には、ソース領域７０６、ドレイン領域７０７が設けてあり、これらの間がチャネル領域７０２となっている。ソース領域７０６およびドレイン領域７０７とチャネル領域７０２とが接する面が、ＰＮ接合部８０１である。
チャネル領域７０２の上部を覆うように半導体層７９０の上面にはゲート絶縁膜７０４が設けてあり、さらにこのゲート絶縁膜７０４の上部にゲート電極７０５が設けてある。これらの要素により液晶駆動回路となる電界効果トランジスタ８００を構成している。
【００１０】
半導体層７９０を囲むように枠状部８１０が設けてあり、枠状部８１０の上面および内側面には、遮光膜８１１が設けてある。これらの要素により遮光部８２０を構成している。
【００１１】
半導体層７９０および遮光部８２０の上部には、絶縁膜７１０が形成してあり、この絶縁膜７１０の所定部分が開口することでコンタクトホール７１１が形成されている。絶縁膜７１０の上部にはメタル配線７１２が設けてあり、コンタクトホール７１１を介してソース領域７０６およびドレイン領域７０７と接続している。
【００１２】
メタル配線７１２の上部には、図示しないが液晶層が設けられている。光はその液晶層に入射する。このような構成によって、電界効果トランジスタ８００を駆動し、図示しない液晶への印加電圧を制御して光弁を動作させるものである。
特許文献１に示した従来技術では、半導体層７９０を囲むように設けた枠体形状の遮光部８２０により、ＰＮ接合部８０１への光の侵入を防いでいる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−１１１００号公報（第５頁〜６頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献１に示した従来技術は、半導体層７９０を囲うように遮光部８２０を設けているため、電界効果トランジスタ８００に横方向や斜め方向（図５（ｂ）では、左右方向や斜め上方向）から入射する光に対しては、その侵入を防止することができる。
しかしながら、遮光部８２０を設けたことにより発生してしまう反射光については、防ぐことはできないことがわかった。
【００１５】
この反射光とは、入射した光が遮光部８２０によって反射する光のことであって、電界効果トランジスタ８００の直上から斜めに遮光部８２０に入射し、この遮光部８２０で反射して電界効果トランジスタ８００の方に戻る光のことである。このような反射光は、ＰＮ接合部８０１へ侵入してしまうのである。
【００１６】
近年、データプロジェクタなどに代表される表示機器には、レーザーダイオードなどの高出力の光源が採用される機会が増えている。こうした高出力の光源との組み合わせの場合には、特に反射する光の強度も増す。
すなわち、特許文献１に示した従来技術では、光の強度が高い高出力の光源を用いたときに、光リークを充分に抑制することができないという問題が生じることが判った。
【００１７】
また、特許文献１に示した従来技術では、半導体層７９０を囲うように遮光部８２０を設けるため、遮光部８２０の設置面積を確保する必要があり、回路の微細化に適さない。
【００１８】
本発明は、上述のような課題を解決するためになされたものであって、従来の半導体集積回路にも適用可能な、遮光性を有する電界効果トランジスタを提供するものである。
【課題を解決するための手段】
【００１９】
上記課題を解決するために本発明の電界効果トランジスタは次のような構成を採用する。
【００２０】
基板上に素子分離膜で規定した領域に、ソース領域およびドレイン領域と、これらの間に設けるチャネル領域と、チャネル領域の上部に設けるゲート酸化膜と、ゲート酸化膜を介してチャネル領域と平面的に重なる位置に設けるゲート電極と、を有する電界効果トランジスタにおいて、
ゲート電極の上部に、これと接するようにして遮光性を有する部材からなる遮光部材を有し、
遮光部材は、ソース領域およびドレイン領域と前記チャネル領域との間のＰＮ接合部を平面的に覆うことを特徴とする。
【００２１】
このような構成とすれば、遮光部材によってＰＮ接合部が遮光されるため、電界効果トランジスタに反射光が入射しても、光リークの発生を防止することができる。
【００２２】
遮光部材は、素子分離膜まで延在するようにしてもよい。
【００２３】
このような構成とすることによって、ソース領域およびドレイン領域の底部にＰＮ接合がある場合でも、遮光できるから、光リークを抑えることができる。
【００２４】
ゲート電極は、ゲート酸化膜に接する面を底面とし、遮光部材と接する面を上面とするテーパー形状をなしており、その端部は、ソース領域およびドレイン領域と平面的に重なっているようにしてもよい。
【００２５】
このような構成とすることによって、ＰＮ接合部上に光が入射することはなく、光リークを防止できる。
【発明の効果】
【００２６】
本発明の電界効果トランジスタは、ゲート電極上に遮光性を有する遮光部材を設けている。このため、直上から入射する光を遮光できることは無論だが、ＰＮ接合部の直上で遮光するため、光の強度が高い高出力の光源を用いたとしても、反射光が発生せず、ＰＮ接合部を遮光することができ、光リークを防止できる。
【００２７】
遮光部材は、電界効果トランジスタを覆うように設けるため、電界効果トランジスタの周囲に延在する面積が小さくて済む。このため、電界効果トランジスタの周囲に遮光部材を配置する従来技術と比べて、電界効果トランジスタを大きくすることなく、光リークの発生を防止することができる。
【００２８】
また、遮光部材にはゲート電極の低抵抗化部材として公知のタングステンやチタン、あるいはこれらの珪化物をそのまま適用できる。したがって、ゲート電極を低抵抗化できることに加えて、従来良く用いられる半導体装置を用いて製造することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の電界効果トランジスタの第１の実施形態を示す断面図である。
【図２】本発明の電界効果トランジスタの第２の実施形態を説明する断面図である。
【図３】本発明の電界効果トランジスタの第３の実施形態を示す断面図である。
【図４】本発明の電界効果トランジスタのメタル配線の様子を説明する断面図である。
【図５】特許文献１に示した従来技術を説明する平面図および断面図である。
【発明を実施するための形態】
【００３０】
以下、図面を用いて本発明の電界効果トランジスタを実施するための実施形態を説明する。なお、本発明の電界効果トランジスタの説明にあっては、説明に関係のない部分は省
略している。また、各図の説明において同じ機能を有するものには同じ番号を付与し、説明を省略する。
【実施例１】
【００３１】
［第１の実施形態の構造の説明：図１］
本発明の電界効果トランジスタの第１の実施形態について、図１の断面図を用いて説明する。
第１の実施形態は、基板上に設ける単結晶シリコン層に電界効果トランジスタを形成する構成を有している。単結晶シリコン層は、素子分離膜で規定した領域となっている。
電界効果トランジスタのゲート電極の上部に、これと接するようにして遮光性を有する遮光部材を設けている。
なお、図１および後述の図２、図３においては、絶縁膜やメタル配線は図示を省略している。
【００３２】
図１において、１０１は基板、１０３は素子分離膜である。１９０は単結晶シリコン層、２００は単結晶シリコン層１９０を素子分離膜１０３で規定した領域、すなわち素子領域である。また、１０２はチャネル領域、１０６はソース領域、１０７はドレイン領域である。素子領域２００には、チャネル領域１０２と、チャネル領域１０２を挟んで対向する位置にソース領域１０６とドレイン領域１０７を設けている。さらに、ゲート酸化膜１０４を介してチャネル領域１０２と平面的に重なる位置に、ゲート電極１０５を設けている。これらの要素によって電界効果トランジスタ３００を構成している。
なお、ソース領域１０６およびドレイン領域１０７とチャネル領域１０２との境界部がＰＮ接合部２０１である。
【００３３】
図１に示す例では、ソース領域１０６およびドレイン領域１０７は、単結晶シリコン層１９０の底部（基板１０１と対向する側）まで達しているため、ＰＮ接合部２０１は、ソース領域１０６およびドレイン領域１０７の側面（チャネル領域１０２と対向する側）にのみに存在し、ソース領域１０６およびドレイン領域１０７の底部には存在していない。
【００３４】
また、ゲート電極１０５の側面にはサイドウォール１０８を設けている。さらに、ゲート電極１０５に接するようにして、遮光性を有する遮光部材１０９を、ＰＮ接合部２０１を平面的に覆う位置に設けている。したがって、遮光部材１０９は、サイドウォール１０８の上部にも重なっている。
【００３５】
図１に示すように、遮光部材１０９は、ＰＮ接合部２０１の直上にゲート酸化膜１０４とサイドウォール１０８とを介して重なっているため、ＰＮ接合部２０１から遮光部材１０９までの距離は、これらゲート酸化膜１０４とサイドウォール１０８の厚みで規定することができる。
通常、これらの膜厚は大変薄く、例えば、ゲート酸化膜１０４は、１００Å程度である。サイドウォール１０８もゲート電極１０５の側壁に傾斜して設けているものの、さほど厚みは大きくない。このため、ＰＮ接合部２０１の直上に遮光部材１０９を配することができるため、高出力の光源を用い、強い光が入射しても、そもそも反射光が発生せず、ＰＮ接合部２０１に光リークを発生することはない。
【００３６】
なお、遮光部材１０９は、特に限定しないが、タングステンの珪化物質で構成することができる。遮光部材１０９とゲート電極１０５とは、ゲート電極１０５の上面で電気的に接続されており、いわゆるポリサイド構造のゲート電極となっている。このため、ゲート電極１０５の抵抗値を低減することができる。
つまり、ゲート電極自体が低抵抗になるため、高速で動作する回路にも適するのである。
【００３７】
また、遮光部材１０９は、素子領域２００上に設けるため、電界効果トランジスタ３００の面積は変わらない。すなわち、電界効果トランジスタの周辺に余剰な構成部材がないため、従来技術に比べて素子面積を小さくすることができる。
また、ＰＮ接合部の直上に遮光部材を設ける構造のため遮光性が高いことに加え、輝度の高い光源を用いる機器に適用しても、反射光が発生しないため、光リークの発生を防止できるのである。
【００３８】
本実施形態の電界効果トランジスタは、これらの特徴から、回路の小型化が可能で、近年要求が高まっている超小型高精細の液晶パネルや、光電素子などの半導体装置に好適である。
【００３９】
［第１実施形態の製造方法の説明］
次に、第１の実施形態における製造方法の一例を簡単に説明する。第１の実施形態は、知られた半導体装置の製造方法を用いることができるためである。ここでは、半導体基板上に設けた単結晶シリコン層にＮチャネル型の電界効果トランジスタを形成する例を説明する。
【００４０】
まず、基板１０１上に単結晶シリコン層１９０を公知の技術を用いて形成する。単結晶シリコン層１９０に知られた選択酸化法を用いて素子分離膜１０３を形成し、素子領域２００を形成する。
その後、熱酸化法によりゲート酸化膜１０４を素子領域２００上に形成する。
次に、知られたイオン注入法により、素子領域２００にホウ素を注入して、導電型をＰ型とする。
続いて、多結晶シリコンを、知られたＣＶＤ法により形成し、知られたフォトエッチ法を用いてゲート電極１０５を形成する。
その後、知られたイオン注入法により、ゲート電極１０５および素子領域２００にリンを注入し、ソース領域１０６、ドレイン領域１０７を形成する。
【００４１】
さらにその後、リンおよびホウ素を含むシリコン酸化膜（以下、ＢＰＳＧ膜と記す。）を、ＣＶＤ法により基板の上面に形成する。
その後、ＢＰＳＧ膜には９００℃−３０分の熱処理により、ゲート電極１０５をなだらかに覆う形状にまでリフローを施す。そして、知られたエッチバック法によりゲート電極１０５の上面が露出するまでＢＰＳＧ膜をエッチングし、サイドウォール１０８を形成する。
【００４２】
続いて、ゲート電極上にタングステンの珪化物を知られたスパッタ法により形成し、フォトエッチ法により所定の形状に加工し、遮光部材１０９を形成する。このとき、遮光部材１０９はゲート電極１０５よりも幅が広くなるように設定し、ＰＮ接合部２０１が平面的に覆われるように形成する。
【００４３】
その後、絶縁膜やメタル配線を形成して電界効果トランジスタ３００が完成するのであるが、それらの製造工程は、本発明の説明とは関係がないため、省略する。
【００４４】
このように、本発明の電界効果トランジスタは従来の半導体製造技術を用いて容易に製造可能であり、また、従来用いられている部材で形成することができるのである。
【実施例２】
【００４５】
［第２の実施形態の構造の説明：図２］
次に、第２の実施形態について、図２の断面図を用いて説明する。
第１の実施形態では、電界効果トランジスタ３００を基板１０１上に設ける単結晶シリコン層１９０に構成する素子領域２００に設けていたが、第２の実施形態では、単結晶シリコン層１９０は用いない構成を示している。そして、遮光部材１０９は素子分離膜１０３まで延在する形態である。
【００４６】
図２において、１００は単結晶シリコン基板、１１８は素子分離膜１０３まで延在するサイドウォール、１１９は素子分離膜１０３まで延在する遮光部材である。なお、１１９ａは、遮光部材１１９の端部である。４００は電界効果トランジスタである。
遮光部材１１９は、素子分離膜１０３まで延在するサイドウォール１１８の上部に設けており、その端部１１９ａは、素子分離膜１０３の上部に達している。つまり、素子領域２００の上部をすべて覆っている。図２に示す第２の実施形態と図１に示す第１の実施形態との違いは、この点である。
【００４７】
なお、図２に示す例では、ソース領域１０６およびドレイン領域１０７は、単結晶シリコン基板１００に設けているため、ＰＮ接合部２０１は、ソース領域１０６およびドレイン領域１０７が単結晶シリコン基板１００と接する部分すべてに存在している。つまり、ソース領域１０６およびドレイン領域１０７の底部にも存在している。
【００４８】
このように、電界効果トランジスタ４００は、単結晶シリコン基板１００とソース領域１０６およびドレイン領域１０７とが接する部分をすべて覆うように遮光部材１１９を設けることにより、ＰＮ接合部２０１への光入射を略完全に抑制することができる。
遮光部材は、素子分離膜１０３の上部まで延在して電界効果トランジスタ４００を覆うように設けるが、素子分離膜１０３の直上に延在する面積は小さい。すなわち、電界効果トランジスタの周辺を圧迫する部分がほとんどなく、光リークの発生を防止することができるのである。
【実施例３】
【００４９】
［第３の実施形態の構造の説明：図３］
次に、第３の実施形態について、図３の断面図を用いて説明する。
第３の実施形態は、テーパー形状のゲート電極上に遮光部材を設ける構成である。第１の実施形態との違いは、このゲート電極の形状である。
図３において、１１５はテーパー形状を有するゲート電極である。１１５ａはゲート電極１１５の端部である。５００は電界効果トランジスタである。
テーパー形状のゲート電極１１５の上部には遮光部材１０９が載置されている。
ゲート電極１１５は、ゲート酸化膜１０４に接する面を底面とし、遮光部材１０９と接する面を上面とするテーパー形状をなしている。
ゲート電極１１５の端部１１５ａは、ソース領域１０６およびドレイン領域１０７の上部に達している。つまり、ＰＮ接合部２０１の上部を覆っている。
【００５０】
このように、電界効果トランジスタ５００は、ゲート電極１１５がテーパー形状をなしており、その端部１１５ａがＰＮ接合部２０１の上部を覆うようになっているから、ゲート電極１１５の側面にサイドウォールを設けなくても、遮光部材１０９は、ＰＮ接合部２０１に平面的に重なる位置に設けることができる。
【００５１】
第１の実施形態と同様に、ソース領域１０６およびドレイン領域１０７は、単結晶シリコン層１９０の底部まで達しているため、ＰＮ接合部２０１は、ソース領域１０６およびドレイン領域１０７の側面にのみに存在し、ソース領域１０６およびドレイン領域１０７の底部には存在していない。
したがって、図３に示すように、遮光部材１０９は、平面視でゲート電極１１５と一致するような平面形状を有していれば、ＰＮ接合部２０１の上部を覆うことができるのであ
る。
このような構成とすることによって、すでに説明したサイドウォールが必要ではなくなり、そのサイドウォールの形成工程を省略することができる。
【００５２】
ところで、第３の実施形態の製造方法は、公知の半導体装置の製造方法を用いることができるため、詳細な説明は省略する。テーパー形状のゲート電極１１５も公知の技術で形成することができる。例えば、次のような製造方法である。すなわち、ゲート電極パターンのドライエッチングの際に、下地ゲート酸化膜１０４との選択性が高い電子サイクロトロン共鳴プラズマ（ＥＣＲ）エッチングを用い、塩素ガス（Ｃｌ２）をエッチングガスとして、ゲート電極膜厚に対して１００％以上のオーバーエッチングを実施する条件とすれば、容易に構成することができる。
また、ソース領域１０６およびドレイン領域１０７は、イオン打ち込み角度を被イオン注入対象物に対して変える、いわゆる斜め打ち込みの技術を用いて形成することができる。
【００５３】
［メタル配線の説明：図４］
ところで、以上説明した第１〜第３の実施形態の電界効果トランジスタの配線について図４を用いて説明する。なお、この説明にあっては、第２の実施形態の構成を例にして説明する。
すでに説明した実施形態では、電界効果トランジスタと接続するメタル配線などは、省略したが、実際に電界効果トランジスタと他の素子や回路と電気的に接続するためには、ソース領域はドレイン領域、ゲート電極といった要素に対して、メタル配線などで接続する必要がある。そのような場合であっても、本発明の電界効果トランジスタは、光リークを発生することはない。
【００５４】
図４において、１１０は絶縁膜、１１１はこの絶縁膜１１０に設けるコンタクトホール、１１２は絶縁膜１１０上に設けると共にコンタクトホール１１１を介してソース領域１０６やドレイン領域１０７などと接続するメタル配線である。１２９は遮光部材１１９に設ける開口部である。
【００５５】
遮光部材１１９に設ける開口部１２９は、コンタクトホール１１１と平面的に重なる位置に設けると共に、コンタクトホール１１１よりもやや大きく形成している。その理由は、絶縁膜１１０の上部に設けているメタル配線１１２は、コンタクトホール１１１にも入り込んでおり、メタル配線１１２と遮光部材１１９とが接触してしまうことを防止するためである。
【００５６】
図４に示すように、開口部１２９とコンタクトホール１１１との間には、わずかな隙間があるが、その上部には、メタル配線１１２が設けられているため、その上部から光が入射しても、この隙間を通してＰＮ接合部２０１まで光が到達することはないのである。
【００５７】
以上の説明は、第２の実施形態を例にしたが、第１および第３の実施形態であっても同様である。つまり、本発明の電界効果トランジスタは、メタル配線との接続のために遮光部材を開口しても、光リークは発生しないのである。
【００５８】
以上説明した第１から第３の実施形態は、電界効果トランジスタの素子面積を拡大することなくＰＮ接合部を遮光し、ＰＮ接合部で発生する光リークの発生を防止することができる。光の入射は、本発明の電界効果トランジスタに対して、常に一定の角度であるものではないため、遮光部材の形状は、適宜変更可能である。例えば、第１の実施形態で説明した単結晶シリコン層に電界効果トランジスタを形成する構成であっても、遮光部材を素子分離膜の上部にまで延在してもよい。
このように、図示しないが、すでに説明した各実施形態の構成を組み合わせてもよいことは、無論である。
【００５９】
なお、本発明の電界効果トランジスタは、光学素子を代表する液晶素子の光弁に効果的であるが、もちろん、その他の光学素子、またはスイッチング用の素子やロジック用の素子、アナログ回路用の素子にも適用してもよいことは無論である。
【産業上の利用可能性】
【００６０】
本発明の電界効果トランジスタは、光学素子を搭載した半導体回路を小型化することができるため、例えば超小型のプロジェクタに利用される液晶パネルや超小型の表示パネル、例えばビューファインダなどの直視型ディスプレイに好適である。
【符号の説明】
【００６１】
１００  単結晶シリコン基板
１０１  基板
１０２  チャネル領域
１０３  素子分離膜
１０４  ゲート酸化膜
１０５  ゲート電極
１０６  ソース領域
１０７  ドレイン領域
１０８  サイドウォール
１０９  遮光部材
１１０  絶縁膜
１１１  コンタクトホール
１１２  メタル配線
１１５  テーパー形状を有するゲート電極
１１５ａ  ゲート電極１１５の端部
１１８  素子分離膜まで延在するサイドウォール
１１９  素子分離膜まで延在する遮光部材
１１９ａ  遮光部材１１９の端部
１２９  開口部
１９０  単結晶シリコン層
２００  素子領域
２０１  ＰＮ接合部
３００  電界効果トランジスタ
４００  電界効果トランジスタ
５００  電界効果トランジスタ
７０１  基板
７０２  チャネル領域
７０４  ゲート絶縁膜
７０５  ゲート電極
７０６  ソース領域
７０７  ドレイン領域
７１０  絶縁膜
７１１  コンタクトホール
７１２  メタル配線
８００  電界効果トランジスタ
８０１  ＰＮ接合部
８１０  枠状部
８１１  遮光膜
８２０  遮光部
【図１】
2010232309.tif 000003
【図２】
2010232309.tif 000004
【図３】
2010232309.tif 000005
【図４】
2010232309.tif 000006
【図５】
2010232309.tif 000007