(57)【要約】【課題】第１の半導体チップ上に第２の半導体チップが搭載される際に、第１の半導体チップがリードフレームと衝突することを防止する。【解決手段】リードフレームは、ダイパッドと、ダイパッドを支持する吊リードＳＬとを有する。接合部ＪＰはリードフレーム上に設けられている。第１の半導体チップＣ１は接合部ＪＰを介してリードフレーム上に設けられている。第２の半導体チップＣ２は第１の半導体チップＣ１上に設けられている。樹脂部材はダイパッドと第１および第２の半導体素子Ｃ１、Ｃ２とを覆っている。接合部ＪＰはダイパッドおよび吊リードＳＬの各々の上に位置している。【選択図】図１０
2010109234.tif 000002
【特許請求の範囲】
【請求項１】
ダイパッドと、前記ダイパッドを支持する吊リードとを有するリードフレームと、
前記リードフレーム上に設けられた接合部と、
前記接合部を介して前記リードフレーム上に設けられた第１の半導体チップと、
前記第１の半導体チップ上に設けられた第２の半導体チップと、
前記ダイパッドと前記第１および第２の半導体素子とを覆う樹脂部材とを備え、
前記接合部は前記ダイパッドおよび前記吊リードの各々の上に位置する、半導体装置。
【請求項２】
前記吊リードは、前記接合部の前記ダイパッド上に位置する部分と前記接合部の前記吊リード上に位置する部分との間に貫通穴を有する、請求項１に記載の半導体装置。
【請求項３】
ダイパッドと、前記ダイパッドを支持する吊リードとを有するリードフレームと、
前記リードフレーム上に設けられた接合部と、
前記接合部を介して前記リードフレーム上に設けられ、平面視において、第１の中心線を有し、かつ前記ダイパッドと前記吊リードの一部とに重なるように配置された第１の半導体チップと、
前記第１の半導体チップ上に設けられ、平面視において、前記第１の中心線と平行であり、かつ前記第１の中心線の一の側に位置する第２の中心線を有する第２の半導体チップと、
前記ダイパッドと前記第１および第２の半導体素子とを覆う樹脂部材とを備え、
前記接合部は平面視において前記第２の中心線の両側に位置する、半導体装置。
【請求項４】
前記第２の半導体素子は平面視において前記第１の中心線の前記一の側に位置する、請求項３に記載の半導体装置。
【請求項５】
前記接合部材は硬化された樹脂からなる、請求項１〜４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、複数の半導体チップとリードフレームとを有する半導体装置に関するものである。
【背景技術】
【０００２】
従来から、半導体チップの平面積よりも大きな平面積を有するダイパッドに、同程度の平面積を有するフィルムを介して半導体チップを接着する方法が用いられている。
【０００３】
近年、コスト低減や装置上の制約のために、フィルムの代わりにペーストを用いたペーストダイボンドの必要性が高まっている。ペーストダイボンドにおいてペーストが半導体チップ全面に付着された場合、リフロー工程においてリードフレームとチップとの熱収縮の相違に起因して剥離やチップ割れが発生することがある。これを防止するためにはペースト塗布面積を小さくする必要がある。このため半導体チップの平面積よりも小さな平面積を有するダイパッドが用いられる。このような技術は、たとえば特開２００５−３５４１１７号公報（特許文献１）、特開平１０−１２７９７号公報（特許文献２）および特開２００４−１４６８５３号公報（特許文献３）に開示されている。
【０００４】
また近年、１パッケージ内に複数の半導体チップが搭載されたＳｉＰ(System in Package)品種品種が増えている。この複数のチップは、同一平面に配置される場合だけでなく、積層される場合がある。このような積層構造の場合、まずダイパッド上に第１の半導体チップがダイボンドされ、この第１の半導体チップ上に第２の半導体チップが搭載される。
【特許文献１】特開２００５−３５４１１７号公報（第１５図および第１６図）
【特許文献２】特開平１０−１２７９７号公報（第６図）
【特許文献３】特開２００４−１４６８５３号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の積層構造において、設計上の理由により、第１および第２の半導体チップの各々の中心が互いにオフセットされる場合がある。この場合に上記のように第１の半導体チップの平面積よりも小さい平面積を有するダイパッドが用いられると、ダイパッドによる第１の半導体チップの支持が不安定になりやすい。この結果、第２の半導体チップが搭載される工程の荷重によって第１の半導体チップが傾くことがある。この結果、第１の半導体チップとリードフレームとが衝突することで、第１の半導体チップの割れ・欠けが発生することがあるという問題があった。
【０００６】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、第１の半導体装置上に第２の半導体チップが搭載される際に第１の半導体チップがリードフレームと衝突することを防止することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一の実施の形態によれば、半導体装置は、リードフレームと、接合部と、第１および第２の半導体チップと、樹脂部材とを有する。リードフレームは、ダイパッドと、ダイパッドを支持する吊リードとを有する。接合部はリードフレーム上に設けられている。第１の半導体チップは接合部を介してリードフレーム上に設けられている。第２の半導体チップは第１の半導体チップ上に設けられている。樹脂部材はダイパッドと第１および第２の半導体素子とを覆っている。接合部はダイパッドおよび吊リードの各々の上に位置している。
【０００８】
本発明の他の実施の形態によれば、半導体装置は、リードフレームと、接合部と、第１および第２の半導体チップと、樹脂部材とを有する。リードフレームは、ダイパッドと、ダイパッドを支持する吊リードとを有する。接合部はリードフレーム上に設けられている。第１の半導体チップは、接合部を介してリードフレーム上に設けられ、平面視において、第１の中心線を有し、かつダイパッドと吊リードの一部とに重なるように配置されている。第２の半導体チップは、第１の半導体チップ上に設けられ、平面視において、第１の中心線と平行であり、かつ第１の中心線の一の側に位置する第２の中心線を有する。樹脂部材はダイパッドと第１および第２の半導体素子とを覆っている。接合部は平面視において第２の中心線の両側に位置している。
【発明の効果】
【０００９】
上記の一の実施の形態によれば、ダイパッド上の接合部に加えて吊リードの上の接合部も第１の半導体チップを支持することができるので、第１の半導体チップが安定的に支持される。よってこの第１の半導体チップ上に第２の半導体チップが搭載される際の第１の半導体チップの傾きが抑制される。これにより、第１の半導体チップとリードフレームとが衝突することによる第１の半導体チップの割れ・欠けを防止することができる。
【００１０】
上記の他の実施の形態によれば、平面視において第２の中心線の両側に位置している接合部が第１の半導体チップを支持することができるので、第１の半導体チップが安定的に支持される。よってこの第１の半導体チップ上に第２の半導体チップが搭載される際の第１の半導体チップの傾きが抑制される。これにより、第１の半導体チップとリードフレームとが衝突することによる第１の半導体チップの割れ・欠けを防止することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を概略的に示す平面図である。また図２は、図１の中央部の概略拡大図である。また図３は、図１の線ＩＩＩ−ＩＩＩに沿った概略断面図である。また図４は、図２の線ＩＶ−ＩＶに沿った概略断面図である。なお図１においては、樹脂部材はその外縁のみが二点鎖線で示されている。
【００１２】
図１〜図４を参照して、本実施の形態の半導体装置は、リードフレームと、ペースト部ＪＰと、下段半導体チップＣ１（第１の半導体チップ）と、上段半導体チップＣ２（第２の半導体チップ）と、樹脂部材ＲＳと、ダイアタッチフィルム(Die Attach Film)ＤＦと、ボンディングワイヤＢＷとを有する。
【００１３】
リードフレームは、ダイパッドＤＰと、吊リードＳＬと、フレーム部ＦＰと、インナーリードＩＬと、アウターリードＯＬとを有する。吊リードＳＬはダイパッドＤＰとフレーム部ＦＰとを支持している。吊リードＳＬは貫通穴Ｔ１を有する。フレーム部ＦＰは、吊リードＳＬと間隔を空けて、吊リードＳＬを枠状に囲んでいる。
【００１４】
このリードフレーム上にペースト部ＪＰが設けられている。ペースト部ＪＰはダイパッドＤＰおよび吊リードＳＬの各々の上に位置している。ペースト部ＪＰのうち吊リードＳＬ上の部分は、ダイパッドＤＰと貫通穴Ｔ１との間に位置している。またペースト部ＪＰは硬化された樹脂からなる。
【００１５】
ペースト部ＪＰを介して下段半導体チップＣ１がリードフレーム上に設けられている。下段半導体チップＣ１は、平面視において、第１の中心線Ｌ１を有し、かつ吊リードＳＬの一部とダイパッドＤＰとに重なるように配置されている。
【００１６】
下段半導体チップＣ１上にダイアタッチフィルムＤＦを介して上段半導体チップＣ２が搭載されている。上段半導体チップＣ２は平面視（図２）において第１の中心線Ｌ１の一の側（図２の左側）に位置している。また上段半導体チップＣ２の中心線である第２の中心線Ｌ２は、平面視（図２）において、第１の中心線Ｌ１と平行であり、かつ第１の中心線Ｌ１の一の側（図２の左側）に位置している。また平面視における第２の中心線Ｌ２の両側にペースト部ＪＰ（図４）が位置している。
【００１７】
樹脂部材ＲＳはダイパッドＤＰと下段半導体チップＣ１と上段半導体チップＣ２とを覆う封止部材である。
【００１８】
次に本実施の形態における半導体装置の製造方法について説明する。図５は、本発明の実施の形態１における半導体装置の製造方法の第１工程を概略的に示す部分平面図である。また図６は、図５の中央部の概略拡大図である。また図７〜図１０のそれぞれは、本発明の実施の形態１における半導体装置の製造方法の第２〜第５工程を概略的に示す部分平面図である。また図１１は、図１０の線ＸＩ−ＸＩに沿った概略断面図である。
【００１９】
図５および図６を参照して、まずリードフレームＬＦが形成される。リードフレームＬＦは、ダムバーＤＢを有する。
【００２０】
図７を参照して、図中の領域ＴＧに向かって液状のペーストを吐出するためのノズル（図示せず）が配置される。この領域ＴＧは、ダイパッドＤＰおよび吊リードＳＬの各々の上に位置している。
【００２１】
図８を参照して、このノズルからペーストが吐出されることによって、ダイパッドＤＰおよび吊リードＳＬの各々の上に液状ペースト部ＬＰが形成される。
【００２２】
主に図９を参照して、平面視においてダイパッドＤＰと吊リードＳＬの一部とに重なるように、液状ペースト部ＬＰ（図８）を介して下段半導体チップＣ１がリードフレーム上に搭載される。次に液状ペースト部ＬＰ（図８）が熱硬化されることによってペースト部ＪＰが形成される。
【００２３】
図１０および図１１を参照して、下段半導体チップＣ１上にダイアタッチフィルムＤＦを介して上段半導体チップＣ２が荷重ＦＣで押し付けられる。これにより下段半導体チップＣ１上に上段半導体チップＣ２が搭載される。上段半導体チップＣ２の位置は、平面視（図１０）において第１の中心線Ｌ１の一の側（図１０の左側）とされる。また上段半導体チップＣ２の第２の中心線Ｌ２は、平面視において、第１の中心線Ｌ１と平行であり、かつ第１の中心線Ｌ１の一の側（図１０の左側）に位置される。また第２の中心線Ｌ２の位置は、平面視において第２の中心線Ｌ２の両側（図中、矢印ＰＯ側および矢印ＰＩ側）にペースト部ＪＰが位置するような位置とされる。
【００２４】
主に図４を参照して、たとえばトランスファーモールド法を用いて、樹脂部材ＲＳが形成される。次にダムバーＤＢ（図５）の切除が行なわれる。
【００２５】
以上により本実施の形態の半導体装置が得られる。
次に比較例における半導体装置の製造方法について説明する。図１２は、比較例における半導体装置の製造方法の一工程を概略的に示す概略断面図である。
【００２６】
図１２を参照して、本比較例においては、本実施の形態と異なり、ペースト部ＪＰは、第２の中心線Ｌ２の図中矢印ＰＩ側にのみ設けられており、矢印ＰＯ側には設けられていない。このため上段半導体チップＣ２が搭載される際の荷重ＦＣによって下段半導体チップＣ１は図中矢印ＬＮに示すように傾きやすい。この傾きによって図中破線部ＣＲにおいて下段半導体チップＣ１と吊リードＳＬとの衝突が発生することによって、下段半導体チップＣ１に割れ・欠けが生じることがある。
【００２７】
本実施の形態によれば、図１１に示すように、ダイパッドＤＰ上のペースト部ＪＰに加えて吊リードＳＬの上のペースト部ＪＰも下段半導体チップＣ１を支持することができるので、下段半導体チップＣ１が安定的に支持される。よって下段半導体チップＣ１上に上段半導体チップＣ２が搭載される際の下段半導体チップＣ１の傾きが抑制される。これにより、下段半導体チップＣ１とリードフレームとが衝突することによる下段半導体チップＣ１の割れ・欠けを防止することができる。
【００２８】
すなわち本実施の形態によれば、平面視において第２の中心線Ｌ２の両側に位置しているペースト部ＪＰが下段半導体チップＣ１を支持することができるので、下段半導体チップＣ１が安定的に支持される。よって下段半導体チップＣ１上に上段半導体チップＣ２が搭載される際の下段半導体チップＣ１の傾きが抑制される。これにより、下段半導体チップＣ１とリードフレームとが衝突することによる第１の半導体チップの割れ・欠けを防止することができる。
【００２９】
（実施の形態２）
図１３は、本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。また図１４は、本発明の実施の形態２における半導体装置の製造方法の一工程を示す概略的な部分平面図である。なお図１３および図１４のそれぞれにより示される範囲は、実施の形態１の図３および図１０により示される範囲に対応している。
【００３０】
図１３および図１４を参照して、本実施の形態の半導体装置は、実施の形態１の半導体装置の構成に加えて、下段半導体チップＣ１上の上段半導体チップＣ３をさらに有する。上段半導体チップＣ２は平面視において第１の中心線Ｌ１の一の側（図中の左側）に位置し、上段半導体チップＣ３は平面視において第１の中心線Ｌ１の他の側（図中の右側）に位置している。
【００３１】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００３２】
本実施の形態によれば、実施の形態１と同様の効果が得られる。また下段半導体チップＣ１上に、上段半導体チップＣ２に加えて上段半導体チップＣ３を配置することができる。
【００３３】
（実施の形態３）
図１５は、本発明の実施の形態３における半導体装置の構成を概略的に示す部分断面図である。また図１６〜図２０のそれぞれは、本発明の実施の形態３における半導体装置の製造方法の第１〜第５工程を概略的に示す部分平面図である。なお図１５により示される範囲は、実施の形態１の図４により示される範囲に対応している。また図１６〜図２０のそれぞれにより示される範囲は、実施の形態１の図６〜図１０により示される範囲に対応している。
【００３４】
図１５〜図２０を参照して、本実施の形態の吊リードＳＬは、実施の形態１における貫通穴Ｔ１の代わりに、貫通穴Ｔ２および貫通穴Ｔ３を有する。貫通穴Ｔ２（図１９）は、ペースト部ＪＰのダイパッドＤＰ上に位置する部分とペースト部ＪＰの吊リードＳＬ上に位置する部分との間に位置している。貫通穴Ｔ３は、ペースト部ＪＰの吊リードＳＬ上に位置する部分を貫通穴Ｔ２と挟むように位置している。
【００３５】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００３６】
本実施の形態によれば、実施の形態１と同様の効果が得られる。また貫通穴Ｔ２において、樹脂部材ＲＳと下段半導体チップＣ１とが直接接する部分が形成される。この部分の接合は樹脂部材ＲＳと吊リードＳＬとの接合に比して強固である。この強固な接合によって、半導体装置の温度変化に起因する樹脂部材ＲＳの剥離の発生を抑制することができる。これにより半導体装置の信頼性を高めることができる。
【００３７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００３８】
本発明は、複数の半導体チップとリードフレームとを有する半導体装置に特に有利に適用され得る。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１における半導体装置の構成を概略的に示す平面図である。
【図２】図１の中央部の概略拡大図である。
【図３】図１の線ＩＩＩ−ＩＩＩに沿った概略断面図である。
【図４】図２の線ＩＶ−ＩＶに沿った概略断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法の第１工程を概略的に示す部分平面図である。
【図６】図５の中央部の概略拡大図である。
【図７】本発明の実施の形態１における半導体装置の製造方法の第２工程を概略的に示す部分平面図である。
【図８】本発明の実施の形態１における半導体装置の製造方法の第３工程を概略的に示す部分平面図である。
【図９】本発明の実施の形態１における半導体装置の製造方法の第４工程を概略的に示す部分平面図である。
【図１０】本発明の実施の形態１における半導体装置の製造方法の第５工程を概略的に示す部分平面図である。
【図１１】図１０の線ＸＩ−ＸＩに沿った概略断面図である。
【図１２】比較例における半導体装置の製造方法の一工程を概略的に示す概略断面図である。
【図１３】本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。
【図１４】本発明の実施の形態２における半導体装置の製造方法の一工程を示す概略的な部分平面図である。
【図１５】本発明の実施の形態３における半導体装置の構成を概略的に示す部分断面図である。
【図１６】本発明の実施の形態３における半導体装置の製造方法の第１工程を概略的に示す部分平面図である。
【図１７】本発明の実施の形態３における半導体装置の製造方法の第２工程を概略的に示す部分平面図である。
【図１８】本発明の実施の形態３における半導体装置の製造方法の第３工程を概略的に示す部分平面図である。
【図１９】本発明の実施の形態３における半導体装置の製造方法の第４工程を概略的に示す部分平面図である。
【図２０】本発明の実施の形態３における半導体装置の製造方法の第５工程を概略的に示す部分平面図である。
【符号の説明】
【００４０】
Ｃ１  下段半導体チップ（第１の半導体チップ）、Ｃ２  上段半導体チップ（第２の半導体チップ）、Ｃ３  上段半導体チップ、ＤＢ  ダムバー、ＤＦ  ダイアタッチフィルム、ＤＰ  ダイパッド、ＦＰ  フレーム部、ＩＬ  インナーリード、ＪＰ  ペースト部（接合部）、ＬＦ  リードフレーム、ＬＰ  液状ペースト部、ＯＬ  アウターリード、ＲＳ  樹脂部材、ＳＬ  吊リード、Ｔ１〜Ｔ３  貫通穴。
【図１】
2010109234.tif 000003
【図２】
2010109234.tif 000004
【図３】
2010109234.tif 000005
【図４】
2010109234.tif 000006
【図５】
2010109234.tif 000007
【図６】
2010109234.tif 000008
【図７】
2010109234.tif 000009
【図８】
2010109234.tif 000010
【図９】
2010109234.tif 000011
【図１０】
2010109234.tif 000012
【図１１】
2010109234.tif 000013
【図１２】
2010109234.tif 000014
【図１３】
2010109234.tif 000015
【図１４】
2010109234.tif 000016
【図１５】
2010109234.tif 000017
【図１６】
2010109234.tif 000018
【図１７】
2010109234.tif 000019
【図１８】
2010109234.tif 000020
【図１９】
2010109234.tif 000021
【図２０】
2010109234.tif 000022