(57)【要約】【課題】配線パターンの形状に異常を生じず且つサイズの小さい多層配線構造の半導体装置を提供する。【解決手段】層間絶縁膜を挟んで互いに対向して形成された上下の配線路の一方の配線幅を大、他方の配線幅を小とし、且つ、同一の配線層において互いに隣接する配線路の配線幅を大小交互に形成する。【選択図】図１
2010199386.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に交互に積層された複数の絶縁層及び複数の配線層を含む半導体装置であって、
前記絶縁層の１を挟んで積層された２つの配線層のうちの上側の配線層に形成されている第１上側配線路の配線幅が、下側の配線層に前記第１上側配線路と対向して形成されている第１下側配線路の配線幅よりも小さく、且つ、
前記第１上側配線路に隣接して形成されている第２上側配線路の配線幅が、前記第１下側配線路に隣接し且つ前記第２上側配線路と対向して形成されている第２下側配線路の配線幅よりも大きいことを特徴とする半導体装置。
【請求項２】
前記第２上側配線路の配線幅が前記第１上側配線路の配線幅よりも大きく且つ前記第２下側配線路の配線幅が前記第１下側配線路の配線幅よりも小さいことを特徴とする請求項1に記載の半導体装置。
【請求項３】
前記第１下側配線路と前記第２下側配線路との間のピッチは、前記第１下側配線路の配線幅と前記第２下側配線路の配線幅との和の１〜２倍であることを特徴とする請求項1又は２に記載の半導体装置。
【請求項４】
前記第１上側配線路と前記第２上側配線路との間のピッチは、前記第１上側配線路の配線幅と前記第２上側配線路の配線幅との和の１〜２倍であることを特徴とする請求項1又は２に記載の半導体装置。
【請求項５】
前記絶縁層及び前記配線層はそれぞれ３以上であることを特徴とする請求項1又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に絶縁層と配線層とが交互に積層されてなる多層配線構造の半導体装置に関する。
【背景技術】
【０００２】
半導体基板上に絶縁層と配線層とが交互に積層されてなる例えばＷＣＳＰ（Wafer Level Chip Size Package）などの多層配線構造の半導体装置が知られている。一般に、多層配線構造においては、下層の配線パターンに応じて層間絶縁膜の表面に段差が生じる。それにより、上層の配線パターンの配線幅や形状にバラツキが生じてしまうので、何らかの対策が必要とされる。例えば特許文献１には、上層の配線路を下層の配線路に対して幅方向に２μｍ以上ずらして配線した構造や下層の配線路の幅を上層の配線路の幅よりも大きくした構造を有する半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６２−１０４０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、配線路を幅方向にずらした場合又は単に配線幅を大きくした場合には、２つ以上の配線路を互いに対向して形成すると、配線間のピッチが広がってしまう。それ故、小型であることを要求されるＷＣＳＰなどの半導体装置が、結果として大型化してしまうという問題があった。
【０００５】
本発明は上記した如き問題点に鑑みてなされたものであって、配線パターンの形状に異常を生じず且つサイズの小さい多層配線構造の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明による半導体装置は、半導体基板上に交互に積層された複数の絶縁層及び複数の配線層を含む半導体装置であって、前記絶縁層の１を挟んで積層された２つの配線層のうちの上側の配線層に形成されている第１上側配線路の配線幅が、下側の配線層に前記第１上側配線路と対向して形成されている第１下側配線路の配線幅よりも小さく、且つ、前記第１上側配線路に隣接して形成されている第２上側配線路の配線幅が、前記第１下側配線路に隣接し且つ前記第２上側配線路と対向して形成されている第２下側配線路の配線幅よりも大きいことを特徴とする。
【発明の効果】
【０００７】
本発明による半導体装置によれば、半導体装置を小型化することができる。
【図面の簡単な説明】
【０００８】
【図１】（ａ）は、第１の実施例による半導体装置の断面図である。（ｂ）は、第１及び第２の配線路を上面から見た平面図である。
【図２】３以上の配線路が形成された半導体装置の断面図である。
【図３】半導体装置であるＷＣＳＰの断面図である。
【図４】（ａ）は、第２の実施例による半導体装置の断面図である。（ｂ）は、第１、第２及び第３の配線路を上面から見た平面図である。
【図５】３以上の配線路が形成された半導体装置の断面図である。
【発明を実施するための形態】
【０００９】
以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
【００１０】
＜第１の実施例＞
図１（ａ）は本実施例による半導体装置１００の断面図である。以下、図１（ａ）を参照しつつ、半導体装置１００の構成について説明する。
【００１１】
半導体基板１は、例えばシリコンなどの半導体からなる基板である。
【００１２】
表面絶縁層２は、半導体基板１の表面に、例えばＣＶＤ（Chemical Vapor Deposition）法によって形成された、例えばＳｉＯ２からなる酸化膜である。
【００１３】
保護膜３は、表面絶縁層２の表面に、例えばＣＶＤ法によって形成された、例えばＳｉ３Ｎ４からなる窒化膜である。
【００１４】
第１絶縁層４は、保護膜３の表面に、例えばスピンコート法によって塗布され、例えば熱処理によって硬化した、ポジ型又はネガ型の感光性及び絶縁性を有する例えばＰＢＯ（ポリベンゾオキサゾール）などの有機樹脂材料である。いわゆる層間絶縁膜である第１絶縁層４の厚さは例えば５μｍである。
【００１５】
第１下地金属層５は、第１絶縁層４の表面に、例えばスパッタリング法により形成された、例えばチタン（Ｔｉ）や銅（Ｃｕ）などの金属層である。
【００１６】
第１配線路６−１及び６−２は、第１下地金属層５の表面に、例えば電解めっき法によって形成された、例えば銅（Ｃｕ）などの金属材料からなる導電路である。なお、第１配線路６−１及び６−２は、これらが属する例えば厚さ５μｍの第１配線層を第１下地金属層５の表面に例えば電解めっき法によって形成した後、第１下地金属層５のうちの不要な部分を除去して形成したものである。
【００１７】
第２絶縁層７は、第１絶縁層４、第１配線路６−１及び６−２の表面に、例えばスピンコート法によって塗布され、例えば熱処理によって硬化した、ポジ型又はネガ型の感光性及び絶縁性を有する例えばＰＢＯなどの有機樹脂材料である。いわゆる層間絶縁膜である第２絶縁層７の厚さは例えば１０μｍである。第２絶縁層７の表面のうち、第１配線路６−１及び６−２各々の幅方向の縁に対応する部分に段差が生じている。
【００１８】
第２下地金属層８は、第２絶縁層７の表面に、例えばスパッタリング法により形成された、例えばチタン（Ｔｉ）や銅（Ｃｕ）などの金属層である。
【００１９】
第２配線路９−１及び９−２は、第２下地金属層８の表面に、例えば電解めっき法によって形成された、例えば銅（Ｃｕ）などの金属材料からなる導電路である。なお、第２配線路９−１及び９−２は、これらが属する例えば厚さ５μｍの第２配線層を第２下地金属層８の表面に例えば電解めっき法によって形成した後、第２下地金属層８のうちの不要な部分を除去して形成したものである。
【００２０】
封止層１０は、第２絶縁層７の表面上に、第２配線路９−１及び９−２を包埋するように熱硬化によって形成された、熱硬化性及び絶縁性を有する例えばエポキシ系のモールド樹脂である。
【００２１】
なお、半導体装置１００には、通常、第１配線路６−１及び６−２、第２配線路９−１及び９−２以外にも図示せぬ複数の配線路が形成されている。また、半導体装置１００には、例えば第１配線路６−１と第２配線路９−１などのように互いに異なる層に形成されている配線路を電気的に接続するためのビア（図示せず）が形成されている。また、半導体装置１００には、例えば第２配線路９−１などの配線路上に、例えば円柱形上からなる電極ポスト及びその端面には例えば半田ボールなどの電極端子（いずれも図示せず）が形成されている。
【００２２】
図１（ｂ）は、半導体装置１００における第１配線路６−１及び６−２、第２配線路９−１及び９−２を上面から見た平面図である。なお、図１（ａ）の断面図は、図１（ｂ）のＡ１−Ａ１部分の断面を表している。以下、図１（ａ）及び（ｂ）を参照しつつ、主に配線路（６−１、６−２、９−１及び９−２）部分について説明する。
【００２３】
第１配線層には、配線幅ｗｂ１の第１配線路６−１と配線幅ｗｂ２の第１配線路６−２とが互いに隣接して形成されている。第２配線層には、配線幅ｗｍ１の第２配線路９−１と、配線幅ｗｍ２の第２配線路９−２とが互いに隣接して形成されている。また、下層である第１配線層に形成されている第１配線路６−１と上層である第２配線層に形成されている第２配線路９−１とは互いに対向している。同様に第１配線層に形成されている第１配線路６−２と第２配線層に形成されている第２配線路９−２とは互いに対向している。
【００２４】
第１配線路６−１の配線幅ｗｂ１は、第２配線路９−１の配線幅ｗｍ１よりも大きい。一方、第１配線路６−２の配線幅ｗｂ２は、第２配線路９−２の配線幅ｗｍ２よりも小さい。第１配線路６−１の配線幅ｗｂ１と、第２配線路９−２の配線幅ｗｍ２とは通常、同一又はほぼ同一であるが異なっても良い。また、第２配線路９−１の配線幅ｗｍ１と、第１配線路６−２の配線幅ｗｂ２とについても通常、同一又はほぼ同一であるが異なっても良い。第１配線路６−１と第１配線路６−２との間及び第２配線路９−１と第２配線路９−２との間のピッチｐｃ１は、半導体装置１００の小型化のために可能な限り小さくするのが望ましい。
【００２５】
配線幅ｗｂ１、ｗｂ２、ｗｍ１、ｗｍ２及びピッチｐｃ１の一例を以下に示す。配線幅ｗｂ１、ｗｂ２、ｗｍ１及びｗｍ２には特に制限はないが、例えば５〜１５０μｍ程度の範囲である。第１配線路６−１の配線幅ｗｂ１は例えば７０μｍである。第２配線路９−１の配線幅ｗｍ１は例えば２０μｍである。第１配線路６−２の配線幅ｗｂ２は例えば２０μｍである。第２配線路９−２の配線幅ｗｍ２は例えば７０μｍである。
【００２６】
この場合の第２配線路９−１と第２配線路９−２との間のピッチｐｃ１は、例えば９０μｍである。このピッチｐｃ１＝９０μｍは、配線幅ｗｍ１＝７０μｍと配線幅ｗｍ２＝２０μｍとの和により得られたものである。また、例えば製造上の制限等による若干の余裕間隔＝１０μｍを更に加算して、ピッチｐｃ１＝１００μｍとしても良い。また、製造条件の調整により、ピッチｐｃ１を、例えば配線幅ｗｍ１＝７０μｍと配線幅ｗｍ２＝２０μｍとの和の２倍である１８０μｍとしても良い。同様に第１配線路６−１と第１配線路６−２との間のピッチｐｃ１は、例えば９０〜１８０μｍである。
【００２７】
なお、第１配線路６−１の配線幅ｗｂ１と第２配線路９−２の配線幅ｗｍ２とは必ずしも同一又はほぼ同一の関係にある必要は無く、例えば配線幅ｗｂ１＝１５０μｍ、配線幅ｗｍ２＝１００μｍとなっていても良く、この場合、例えば配線幅ｗｍ１＝１２０μｍ、配線幅ｗｂ２＝６０μｍのようになっていても良い。第１配線路６−２の配線幅ｗｂ２と第２配線路９−１の配線幅ｗｍ１の関係についても同様である。
【００２８】
また、第１配線路６−１及び６−２、第２配線路９−１及び９−２の各々の配線路は、データ信号等の電気信号を伝送するための信号用配線であるか、電源電圧又は接地電圧を供給するための電源用配線であるかを問わない。
【００２９】
上記したような構成が連続、反復してなる半導体装置１１０を図２に示す。半導体装置１１０には、第１配線路６−１〜６−ｎ及び第２配線路９−１〜９−ｎ（ｎは３以上の整数）が上記したのと同様の関係で形成されている。このように、必要に応じて３以上の配線路を隣接形成することもできる。
【００３０】
本実施例による半導体装置１００は、例えば多層配線構造の半導体装置であるＷＣＳＰ（Wafer Level Chip Size Package）である。図３は、ＷＣＳＰ３００の断面図である。
【００３１】
半導体基板１上には、例えば増幅回路や演算回路などが集積してなる半導体回路１４が形成されている。半導体回路１４上には、例えばＳｉＯ２からなる表面絶縁層２が形成されている。更に半導体回路１４と電気的に接続された電極パッド１５が半導体回路１４上に形成されている。
【００３２】
表面絶縁層２上には、例えば窒化膜からなる保護膜３と例えばＰＢＯなどの有機樹脂材料からなる第１絶縁層４とが、電極パッド１５の表面を露出させる開口部を備えて形成されている。第１絶縁層４上には、例えばチタンからなる第１下地金属層５を伴う第１配線路６−２が形成されている。第１配線路６−２の一端は当該開口部を介して電極パッド１５の表面に電気的に接続されており、その他端は第１絶縁層４上を延在するように形成されている。
【００３３】
第１絶縁層４上には、例えばＰＢＯなどの有機樹脂材料からなる第２絶縁層７が、第１配線路６−２の他端を露出させる開口部を備えて形成されている。第２絶縁層７上には、例えばチタンからなる第２下地金属層８を伴う第２配線路９−２が形成されている。第２配線路９−２の一端は当該開口部を介して第１配線路６−２の他端に電気的に接続されており、第２配線路９−２の他端は第２絶縁層７上を延在するように形成されている。
【００３４】
第２絶縁層７及び第２配線路９−２を覆うように、例えばエポキシ系のモールド樹脂からなる封止層１０が形成されている。第２配線路９−２の他端は、例えば銅からなる電極ポスト１６を介して例えば半田ボールなどの外部電極１７と電気的に接続されている。なお、ＷＣＳＰには通常、図示せぬ多数の配線路、電極パッド、電極ポスト及び外部電極が同様に形成されている。
【００３５】
このように、本実施例による多層配線構造は、半導体チップ中の集積回路を構成する配線層を対象としているのではなく、例えばＷＣＳＰなどの多層配線構造の半導体装置におけるいわゆる再配線の構造を対象としたものである。
【００３６】
上記したように本実施例による多層配線構造の半導体装置によれば、層間絶縁膜を挟んで形成された上下の配線路の一方の配線幅を大、他方の配線幅を小とし、且つ、同一の配線層における互いに隣接する配線路の配線幅を大小交互に形成することにより、配線路間のピッチを小さくすることができ、半導体装置を小型化することができる。また、層間絶縁膜の段差の影響による配線路の形状異常も生じない。
【００３７】
＜第２の実施例＞
図４（ａ）は本実施例による半導体装置２００の断面図である。第１の実施例は、２つの配線層が積層されてなる半導体装置１００であるが、図４（ａ）に示す如く３つの配線層が積層されてなる半導体装置２００にも適用可能である。
【００３８】
図４（ｂ）は、第１配線路６−１及び６−２、第２配線路９−１及び９−２、第３配線路１３−１、１３−２を上面から見た平面図である。なお、図４（ａ）の断面図は、図４（ｂ）のＢ１−Ｂ１部分の断面を表している。以下、図４（ａ）及び（ｂ）を参照しつつ、主に配線路（６−１、６−２、９−１、９−２、１３−１及び１３−２）部分について説明する。
【００３９】
第１配線層には、配線幅ｗｂ１の第１配線路６−１と配線幅ｗｂ２の第１配線路６−２とが互いに隣接して形成されている。第２配線層には、配線幅ｗｍ１の第２配線路９−１と、配線幅ｗｍ２の第２配線路９−２とが互いに隣接して形成されている。第３配線層には、配線幅ｗｔ１の第３配線路１３−１と、配線幅ｗｔ２の第３配線路１３−２とが互いに隣接して形成されている。また、第１配線路６−１と第２配線路９−１と第３配線路１３−１とは互いに対向するように形成されている。同様に第１配線路６−２と第２配線路９−２と第３配線路１３−２とは互いに対向するように形成されている。
【００４０】
第１配線路６−１の配線幅ｗｂ１は第２配線路９−１の配線幅ｗｍ１よりも大きい。また、配線幅ｗｍ１は第３配線路１３−１の配線幅ｗｔ１よりも大きい。一方、第１配線路６−２の配線幅ｗｂ２は、第２配線路９−２の配線幅ｗｍ２よりも小さい。また、配線幅ｗｍ２は第３配線路１３−２の配線幅ｗｔ２よりも小さい。
【００４１】
第１配線路６−１の配線幅ｗｂ１と、第３配線路１３−２の配線幅ｗｔ２とは通常、同一又はほぼ同一であるが異なっても良い。また、第２配線路９−１の配線幅ｗｍ１と、第２配線路９−２の配線幅ｗｍ２とについても通常、同一又はほぼ同一であるが異なっても良い。また、第３配線路１３−１の配線幅ｗｔ１と、第１配線路６−２の配線幅ｗｂ２とについても通常、同一又はほぼ同一であるが異なっても良い。
【００４２】
第１配線路６−１と第１配線路６−２との間、第２配線路９−１と第２配線路９−２との間及び第３配線路１３−１と第３配線路１３−２との間のピッチｐｃ２は、半導体装置２００の小型化のために可能な限り小さくするのが望ましい。
【００４３】
配線幅ｗｂ１、ｗｂ２、ｗｍ１、ｗｍ２、ｗｔ１、ｗｔ２及びピッチｐｃ２の一例を以下に示す。配線幅ｗｂ１、ｗｂ２、ｗｍ１、ｗｍ２、ｗｔ１及びｗｔ２には特に制限はないが、例えば５〜１５０μｍ程度の範囲である。配線幅ｗｂ１及びｗｔ２の各々は例えば１５０μｍである。配線幅ｗｍ１及びｗｍ２の各々は例えば８５μｍである。配線幅ｗｔ１及びｗｂ２の各々は例えば２０μｍである。
【００４４】
この場合の第３配線路１３−１と第３配線路１３−２との間のピッチｐｃ２は、例えば１７０μｍである。このピッチｐｃ２＝１７０μｍは、配線幅ｗｔ１＝２０μｍと配線幅ｗｔ２＝１５０μｍとの和により得られたものである。また、例えば製造上の制限等による若干の余裕間隔＝１０μｍを更に加算して、ピッチｐｃ１＝１８０μｍとしても良い。また、製造条件の調整により、ピッチｐｃ２を、例えば配線幅ｗｔ１＝２０μｍと配線幅ｗｔ２＝１５０μｍとの和の２倍である３４０μｍとしても良い。同様に第２配線路９−１と第２配線路９−２との間及び第１配線路６−１と第１配線路６−２との間のピッチｐｃ２は、例えば１７０〜３４０μｍである。
【００４５】
上記したような構成が連続、反復してなる半導体装置２１０を図５に示す。半導体装置２１０には、第１配線路６−１〜６−ｎ、第２配線路９−１〜９−ｎ、第３配線路１３−１〜１３−ｎ（ｎは３以上の整数）が上記したのと同様の関係で形成されている。このように、必要に応じて３以上の配線路を隣接形成することもできる。
【００４６】
上記したように本実施例による多層配線構造の半導体装置によれば、３以上の配線層が積層されてなる半導体装置においても配線路間のピッチを小さくすることができ、半導体装置を小型化することができる。また、層間絶縁膜の段差の影響による配線路の形状異常も生じない。
【００４７】
第１及び第２の実施例はそれぞれ、配線層が２層及び３層の場合の例であるが、４層以上の配線層の場合においても同様の構成で半導体装置を構成することにより、配線路間のピッチを小さくすることができ、半導体装置を小型化することができる。
【符号の説明】
【００４８】
１  半導体基板
２  表面絶縁層
３  保護膜
４  第１絶縁層
５  第１下地金属層
６−１、６−２  第１配線路
７  第２絶縁層
８  第２下地金属層
９−１、９−２  第２配線路
１０  封止層
１１  第３絶縁層
１２  第３下地金属層
１３−１、１３−２  第３配線路
１４  半導体回路
１５  電極パッド
１６  電極ポスト
１７  外部電極
１００、１１０、２００、２１０  半導体装置
３００  ＷＣＳＰ
ｗｂ１、ｗｂ２、ｗｍ１、ｗｍ２、ｗｔ１、ｗｔ２  配線幅
ｐｃ１、ｐｃ２  配線間ピッチ
【図１】
2010199386.tif 000003
【図２】
2010199386.tif 000004
【図３】
2010199386.tif 000005
【図４】
2010199386.tif 000006
【図５】
2010199386.tif 000007