(57)【要約】【課題】移動度の大きな結晶性半導体層をチャネル層とし、動作速度を向上させた薄膜トランジスタを提供する。【解決手段】レーザアニール時に、非晶質シリコン層１０６ａに吸収されたレーザ光は熱に変換される。変換された熱は、非晶質シリコン層１０６ａを溶融させるとともに、輻射熱としてゲート電極１５０に与えられる。しかし、レーザアニール時には、ゲート電極１５０はゲート配線３０と分離されているので、与えられた熱はゲート電極１５０からゲート配線３０に熱伝導によって放熱されることはなく、ゲート電極１５０の温度を上昇させる。このため、ゲート電極１５０上の非晶質シリコン層１０６ａで発生した熱は、主に非晶質シリコン層１０６ａを溶融させて結晶化するために使われ、微結晶シリコン層１０６ｂの結晶粒径が大きくなり、移動度も大きくなる。【選択図】図３
2010287645.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に形成されたゲート電極と、
前記ゲート電極と分離して形成されたゲート配線と、
前記ゲート配線および前記ゲート電極が形成された前記絶縁性基板を覆うように成膜されたゲート絶縁膜と、
非晶質半導体層にレーザ光を照射して結晶化させた結晶性半導体層からなり、前記ゲート絶縁膜を介して前記ゲート電極の上方に形成されたチャネル層と、
前記チャネル層の上部に、前記チャネル層の両端部の上面とそれぞれ重なるように形成されたソース電極およびドレイン電極とを備え、
非晶質半導体層にレーザ光を照射することによって非晶質半導体層で発生した熱がゲート電極を介して熱伝導により前記ゲート配線に放熱されることを制限する熱伝導制限部をさらに備えることを特徴とする、薄膜トランジスタ。
【請求項２】
前記熱伝導制限部は、前記ゲート電極と前記ゲート配線とを接続し、かつ前記ソース電極およびドレイン電極と同じ層の配線層からなることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記熱伝導制限部は、前記ゲート電極に形成され、かつ熱が熱伝導により前記ゲート配線に放熱されることを抑制する熱伝導抑制部であることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項４】
前記ゲート電極は、前記チャネル層の下方に形成された電極本体部と、前記電極本体部と前記ゲート配線とを接続する電極接続部とを含み、
前記電極接続部は、熱伝導率の異なる複数の導電層からなり、
前記熱伝導抑制部は、前記複数の導電層のうち、熱伝導率の最も小さな導電層からなり、前記電極接続部をその長さ方向の任意の位置に、前記長さ方向と交差するように形成された熱伝導抑制領域であることを特徴とする、請求項３に記載の薄膜トランジスタ。
【請求項５】
前記熱伝導抑制領域は、前記電極本体部に隣接する前記電極接続部の端部に形成されていることを特徴とする、請求項４に記載の薄膜トランジスタ。
【請求項６】
前記熱伝導抑制領域は、前記電極接続部の長さ方向の断面を完全に覆うように形成されていることを特徴とする、請求項４に記載の薄膜トランジスタ。
【請求項７】
薄膜トランジスタの製造方法であって、
絶縁性基板上にゲート電極と、前記ゲート電極と分離されたゲート配線とを形成するゲート電極形成工程と、
前記ゲート電極および前記ゲート配線が形成された前記絶縁性基板を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に非晶質半導体層を形成し、前記非晶質半導体層にレーザ光を照射して結晶性半導体層とするレーザアニール工程と、
前記結晶性半導体層からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の上方に、前記チャネル層の両端部の上面とそれぞれ重なるように形成されたソース電極およびドレイン電極を形成する電極形成工程とを備え、
前記電極形成工程では、前記ゲート電極と前記ゲート配線とが、前記ソース電極およびドレイン電極と同じ層の配線層によって接続されることを特徴とする、薄膜トランジスタの製造方法。
【請求項８】
薄膜トランジスタの製造方法であって、
絶縁性基板上にゲート電極と、前記ゲート電極に接続されたゲート配線とを形成するゲート電極形成工程と、
前記ゲート電極および前記ゲート配線が形成された前記絶縁性基板を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に非晶質半導体層を形成し、前記非晶質半導体層にレーザ光を照射して結晶性半導体層とするレーザアニール工程と、
前記結晶性半導体層からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の上方に、前記チャネル層の両端部の上面とそれぞれ重なるように形成されたソース電極およびドレイン電極を形成する電極形成工程とを備え、
前記レーザアニール工程の前に、レーザアニール工程において発生する熱がゲート電極を介して熱伝導により前記ゲート配線に放熱されることを抑制する熱伝導抑制部を形成する抑制部形成工程をさらに備えることを特徴とする、薄膜トランジスタの製造方法。
【請求項９】
前記ゲート電極は、前記チャネル層の下方に形成された電極本体部と、前記電極本体部と前記ゲート配線とを接続し、熱伝導率の異なる複数の導電層からなる電極接続部とを含み、
前記抑制部形成工程は、
前記電極接続部の長さ方向の任意の位置に、長さ方向と交差する、所定の深さの溝部を形成する溝部形成工程と、
前記溝部を含む前記ゲート電極および前記ゲート配線の表面に、前記複数の導電層のうち熱伝導率の最も小さな導電層を形成する導電層形成工程とを含むことを特徴とする、請求項８に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタおよびその製造方法に関し、特に、アクティブマトリクス型表示装置の画素形成部のスイッチング素子に好適な薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
アクティブマトリクス型液晶表示装置の画素形成部のスイッチング素子として、チャネル層が非晶質シリコン層からなる薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と略す）が用いられている。近年、液晶表示装置の高精細化の進展に伴い、各画素形成部の画素容量の充電時間が短くなってきている。それに対応するため、画素形成部に用いられるＴＦＴには、オン抵抗の小さなものが求められるようになってきた。
【０００３】
そこで、ＴＦＴのオン抵抗を小さくするために、ＴＦＴのチャネル層として、従来の非晶質シリコン層よりも電界効果移動度（以下、「移動度」という）の大きな微結晶シリコン層や多結晶シリコン層が用いられるようになってきた。このようなシリコン層を形成する方法の１つに、レーザアニール法がある。レーザアニール法は、ガラス基板上に形成された非晶質シリコン層にレーザ光を照射して溶融させた後、冷却して固化させる結晶化方法である。
【０００４】
これに関連する技術として、特許文献１には、タンタル（Ｔａ）等の金属によってゲート電極およびゲート配線を一体的に形成した後に、それらの上方に成膜された非晶質シリコン層にレーザアニールを施して多結晶シリコン層とし、当該多結晶シリコン層をチャネル層とする薄膜トランジスタが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−４３６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載のボトムゲート型ＴＦＴでは、非晶質シリコン層の下方にゲート電極が設けられており、チャネル層となる非晶質シリコン層に、その上面からレーザ光が照射される。非晶質シリコン層は、照射されたレーザ光を吸収して溶融し、冷却時に固化して結晶化される。このとき、レーザ光の照射によって非晶質シリコン層で発生した熱の一部は、輻射熱として下方のゲート電極に与えられる。ゲート電極およびゲート電極が接続されたゲート配線は、走査信号の遅延を防止するため、導電率の大きな材質によって形成されているが、導電率の大きな材質は熱伝導率も大きい。このため、ゲート電極に与えられた熱は、ゲート配線を伝って速やかに放熱され、ゲート電極の上方の非晶質シリコン層の温度が急速に低下する。このように、非晶質シリコン層の温度が急速に低下すれば、非晶質シリコン層を結晶化したシリコン層では、結晶粒径が十分大きくならず、移動度もあまり大きくならない。したがって、このようなシリコン層をチャネル層とするＴＦＴでは、十分な動作速度が得られないという問題がある。
【０００７】
また、非晶質シリコン層に照射するレーザ光の出力を大きくすることによって、ゲート配線に放熱される熱を補い、結晶化後のシリコン層の結晶粒径をある程度大きくすることができる。しかし、出力の大きなレーザ装置は、高価であり、メンテナンスの手間もかかるので、薄膜トランジスタの製造コストが上昇するという問題もある。
【０００８】
そこで、本発明の目的は、移動度の大きな結晶性半導体層をチャネル層とし、動作速度を向上させた薄膜トランジスタを提供することである。また、本発明の他の目的は、そのような薄膜トランジスタを安価なコストで製造することができる製造方法を提供することである。
【課題を解決するための手段】
【０００９】
第１の発明は、絶縁性基板上に形成されたゲート電極と、
前記ゲート電極と分離して形成されたゲート配線と、
前記ゲート配線および前記ゲート電極が形成された前記絶縁性基板を覆うように成膜されたゲート絶縁膜と、
非晶質半導体層にレーザ光を照射して結晶化させた結晶性半導体層からなり、前記ゲート絶縁膜を介して前記ゲート電極の上方に形成されたチャネル層と、
前記チャネル層の上部に、前記チャネル層の両端部の上面とそれぞれ重なるように形成されたソース電極およびドレイン電極とを備え、
非晶質半導体層にレーザ光を照射することによって非晶質半導体層で発生した熱がゲート電極を介して熱伝導により前記ゲート配線に放熱されることを制限する熱伝導制限部をさらに備えることを特徴とする。
【００１０】
第２の発明は、第１の発明において、
前記熱伝導制限部は、前記ゲート電極と前記ゲート配線とを接続し、かつ前記ソース電極およびドレイン電極と同じ層の配線層からなることを特徴とする。
【００１１】
第３の発明は、第１の発明において、
前記熱伝導制限部は、前記ゲート電極に形成され、かつ熱が熱伝導により前記ゲート配線に放熱されることを抑制する熱伝導抑制部であることを特徴とする。
【００１２】
第４の発明は、第３の発明において、
前記ゲート電極は、前記チャネル層の下方に形成された電極本体部と、前記電極本体部と前記ゲート配線とを接続する電極接続部とを含み、
前記電極接続部は、熱伝導率の異なる複数の導電層からなり、
前記熱伝導抑制部は、前記複数の導電層のうち、熱伝導率の最も小さな導電層からなり、前記電極接続部をその長さ方向の任意の位置に、前記長さ方向と交差するように形成された熱伝導抑制領域であることを特徴とする。
【００１３】
第５の発明は、第４の発明において、
前記熱伝導抑制領域は、前記電極本体部に隣接する前記電極接続部の端部に形成されていることを特徴とする。
【００１４】
第６の発明は、第４の発明において、
前記熱伝導抑制領域は、前記電極接続部の長さ方向の断面を完全に覆うように形成されていることを特徴とする。
【００１５】
第７の発明は、薄膜トランジスタの製造方法であって、
絶縁性基板上にゲート電極と、前記ゲート電極と分離されたゲート配線とを形成するゲート電極形成工程と、
前記ゲート電極および前記ゲート配線が形成された前記絶縁性基板を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に非晶質半導体層を形成し、前記非晶質半導体層にレーザ光を照射して結晶性半導体層とするレーザアニール工程と、
前記結晶性半導体層からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の上方に、前記チャネル層の両端部の上面とそれぞれ重なるように形成されたソース電極およびドレイン電極を形成する電極形成工程とを備え、
前記電極形成工程では、前記ゲート電極と前記ゲート配線とが、前記ソース電極およびドレイン電極と同じ層の配線層によって接続されることを特徴とする。
【００１６】
第８の発明は、薄膜トランジスタの製造方法であって、
絶縁性基板上にゲート電極と、前記ゲート電極に接続されたゲート配線とを形成するゲート電極形成工程と、
前記ゲート電極および前記ゲート配線が形成された前記絶縁性基板を覆うようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に非晶質半導体層を形成し、前記非晶質半導体層にレーザ光を照射して結晶性半導体層とするレーザアニール工程と、
前記結晶性半導体層からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の上方に、前記チャネル層の両端部の上面とそれぞれ重なるように形成されたソース電極およびドレイン電極を形成する電極形成工程とを備え、
前記レーザアニール工程の前に、レーザアニール工程において発生する熱がゲート電極を介して熱伝導により前記ゲート配線に放熱されることを抑制する熱伝導抑制部を形成する抑制部形成工程をさらに備えることを特徴とする。
【００１７】
第９の発明は、第８の発明において、
前記ゲート電極は、前記チャネル層の下方に形成された電極本体部と、前記電極本体部と前記ゲート配線とを接続し、熱伝導率の異なる複数の導電層からなる電極接続部とを含み、
前記抑制部形成工程は、
前記電極接続部の長さ方向の任意の位置に、長さ方向と交差する、所定の深さの溝部を形成する溝部形成工程と、
前記溝部を含む前記ゲート電極および前記ゲート配線の表面に、前記複数の導電層のうち熱伝導率の最も小さな導電層を形成する導電層形成工程とを含むことを特徴とする。
【発明の効果】
【００１８】
上記第１の発明によれば、薄膜トランジスタには、ゲート電極の熱が熱伝導によって前記ゲート配線に放熱されることを制限する熱伝導制限部が設けられている。このような構造の薄膜トランジスタでは、製造工程において次のような効果を奏する。すなわち、非晶質半導体層にレーザ光を照射することによって非晶質半導体層で発生した熱の一部は、輻射熱としてゲート電極に与えられる。しかし、ゲート電極からゲート配線への熱伝導は、熱伝導制限部によって制限されるので、ゲート電極に与えられた熱は、ゲート電極からゲート配線に熱伝導によって放熱されず、ゲート電極の温度を上昇させる。このため、非晶質半導体層はゲート電極との間で熱平衡状態となり、ゲート電極上の非晶質半導体層で発生した熱は、主に非晶質半導体層を溶融させて結晶化するために使われる。この結果、結晶性半導体層の結晶粒径が大きくなり、移動度も大きくなるので、この結晶性半導体層をチャネル層とする薄膜トランジスタの動作速度を向上させることができる。
【００１９】
上記第２の発明によれば、ゲート電極とゲート配線とは、絶縁性基板上に分離して形成され、ドレイン電極およびソース電極と同じ層の配線層によって接続されている。このような構造の薄膜トランジスタでは、非晶質半導体層にレーザ光を照射して結晶性半導体層からなるチャネル層を形成するときには、ゲート電極はゲート配線と分離されているので、製造工程において次のような効果を奏する。すなわち、非晶質半導体層がレーザ光を吸収して発熱し、その輻射熱がゲート電極に与えられても、与えられた熱は、ゲート電極からゲート配線に熱伝導によって放熱されず、ゲート電極の温度を上昇させる。このため、非晶質半導体層はゲート電極との間で熱平衡状態となり、ゲート電極上の非晶質半導体層で発生した熱は、主に非晶質半導体層を溶融させて結晶化するために使われる。この結果、結晶性半導体層の結晶粒径が大きくなり、移動度も大きくなるので、この結晶性半導体層をチャネル層とする薄膜トランジスタの動作速度を向上させることができる。
【００２０】
上記第３の発明によれば、非晶質半導体層にレーザ光を照射したときに、非晶質半導体層で発生した熱がゲート電極を介して熱伝導によりゲート配線に放熱されにくくするように、ゲート電極に、熱伝導抑制部が設けられている。このような構造の薄膜トランジスタでは、製造工程において次のような効果を奏する。すなわち、ゲート電極に与えられた熱は、ゲート電極からゲート配線に放熱されにくくなる。このため、ゲート電極の温度が上昇し、ゲート電極は非晶質半導体層との間で熱平衡状態になり、非晶質半導体層をレーザアニールする時に生じる熱は、主に非晶質半導体層の結晶化のために用いられる。この結果、結晶性半導体層の結晶粒径が大きくなり、移動度も大きくなるので、この結晶性半導体層をチャネル層とする薄膜トランジスタの動作速度を向上させることができる。
【００２１】
上記第４の発明によれば、熱伝導抑制部は、電極接続部の長さ方向の任意の位置に、長さ方向と交差するように形成された熱伝導抑制領域であり、熱伝導率の異なる複数の導電膜のうち、熱伝導率の最も小さな導電層からなる。このような構造の薄膜トランジスタでは、製造工程において次のような効果を奏する。すなわち、非晶質半導体層から輻射熱としてゲート電極の電極本体部に与えられた熱は、熱伝導によってゲート配線に放熱されにくくなる。このため、ゲート電極の温度が上昇し、ゲート電極と、非晶質半導体層とが熱平衡状態になり、非晶質半導体層をレーザアニールする時に生じる熱は、主に非晶質半導体層の結晶化のために用いられる。この結果、結晶性半導体層の結晶粒径が大きくなり、移動度も大きくなるので、この結晶性半導体層をチャネル層とする薄膜トランジスタの動作速度を向上させることができる。
【００２２】
上記第５の発明によれば、熱伝導抑制領域は、電極接続部に隣接する電極接続部の端部に形成されているので、電極接続部の側面からの放熱を少なくすることができる。この場合、電極本体部の熱は一層放熱されにくくなるので、結晶性半導体層の結晶粒径が大きくなり、移動度も大きくなる。したがって、結晶性半導体層をチャネル層とする薄膜トランジスタの動作速度を向上させることができる。
【００２３】
上記第６の発明によれば、熱伝導抑制領域は、電極接続部の長さ方向の断面を完全に覆うように形成されているので、電極本体部とゲート配線とは、熱伝導抑制領域によって完全に分離される。この場合、電極本体部の熱は、電極接続部を介して熱伝導によりゲート配線に一層放熱されにくくなる。この結果、結晶性半導体層の結晶粒径が大きくなり、移動度も大きくなるので、この結晶性半導体層をチャネル層とする薄膜トランジスタの動作速度を向上させることができる。
【００２４】
上記第７の発明によれば、絶縁性基板上に、ゲート電極とゲート配線とを分離して形成し、非晶質半導体層をレーザアニールした後に、ソース電極とドレイン電極を形成するときに、ゲート電極とゲート配線も同時に接続する。この場合、レーザアニール時には、ゲート電極はゲート配線と接続されていないので、ゲート電極に与えられた熱は、熱伝導によりゲート配線に放熱されない。そこで、ゲート電極の温度が上昇し、非晶質半導体層をレーザアニールする時に生じる熱は、主に非晶質半導体層の結晶化のために用いられ、移動度の大きな結晶性半導体層を形成することができる。また、レーザアニール時に発生した熱を有効に利用することができるので、大出力のレーザ装置を使用する必要がなくなり、安価なレーザ装置を使用することができる。このため、薄膜トランジスタの製造コストを低減することができる。
【００２５】
上記第８の発明によれば、非晶質半導体層にレーザ光を照射したときに、非晶質半導体層で発生した熱がゲート電極を介して熱伝導によりゲート配線に放熱されるのを抑制するために、熱伝導抑制部を形成する。この場合、レーザアニール時にゲート電極に与えられた熱は、ゲート配線にされにくくなり、ゲート電極の温度が上昇する。そこで、非晶質半導体層をレーザアニールする時に生じる熱は、主に非晶質半導体層の結晶化のために用いられ、移動度の大きな結晶性半導体層を形成することができる。また、レーザアニール時に発生した熱を有効に利用することができるので、大出力のレーザ装置を使用する必要がなくなり、安価なレーザ装置を使用することができる。このため、薄膜トランジスタの製造コストを低減することができる。
【００２６】
上記第９の発明によれば、電極接続部の長さ方向の任意の位置に、長さ方向と交差する溝部を形成する。そして、溝部に、電極接続部を構成する、熱伝導率の異なる複数の導電層のうち最も熱伝導率の小さな導電層が埋め込まれる。この溝部に埋め込まれた導電層は、電極本体部からゲート配線に伝わる熱を制限するので、ゲート電極の温度が上昇する。この場合、非晶質半導体層をレーザアニールする時に生じる熱は、主に非晶質半導体層の結晶化のために用いられるので、移動度の大きな結晶性半導体層が形成される。また、レーザアニール時に発生した熱を有効に利用することができるので、薄膜トランジスタの製造コストを低減することができる。
【図面の簡単な説明】
【００２７】
【図１】アクティブマトリクス型液晶表示装置の一般的な画素形成部の構成を示す平面図である。
【図２】本発明の第１の実施形態に係るＴＦＴと、当該ＴＦＴに電気的に接続されたゲート配線の構成を示す平面図である。
【図３】図２に示すＴＦＴとゲート配線の断面図であり、より詳細には、図３（Ａ）は、図２に示すＡ−Ａ線に沿ったＴＦＴとゲート配線の断面図であり、図３（Ｂ）は、Ｂ−Ｂ線に沿ったＴＦＴの断面図である。
【図４】図３に示すＴＦＴの各製造工程を示す断面図である。
【図５】図３に示すＴＦＴの各製造工程を示す断面図である。
【図６】図３に示すＴＦＴの各製造工程を示す断面図である。
【図７】本発明の第２の実施形態に係るＴＦＴと、当該ＴＦＴに電気的に接続されたゲート配線の構成を示す平面図である。
【図８】図７に示すＴＦＴとゲート配線の断面図であり、より詳細には、図８（Ａ）は、図７に示すＣ−Ｃ線に沿ったＴＦＴとゲート配線の断面図であり、図８（Ｂ）は、Ｄ−Ｄ線に沿ったＴＦＴの断面図である。
【図９】図８に示すＴＦＴの各製造工程を示す断面図である。
【図１０】図８に示すＴＦＴの各製造工程を示す断面図である。
【図１１】図８に示すＴＦＴの各製造工程を示す断面図である。
【図１２】第２の実施形態の第１の変形例に係るＴＦＴとゲート配線の断面図であり、より詳細には、図１２（Ａ）は、図８に示すＣ−Ｃ線に沿ったＴＦＴとゲート配線の断面図であり、図１２（Ｂ）は、Ｄ−Ｄ線に沿ったＴＦＴの断面図である。
【発明を実施するための形態】
【００２８】
＜１．  画素形成部の構成＞
本発明に係る薄膜トランジスタは、主にアクティブマトリクス型液晶表示装置の画素形成部に設けられたスイッチング素子として使用されることが多い。そこで、本発明の実施形態について説明する前に、一般的な画素形成部について説明する。図１は、一般的な画素形成部１０の構成を示す平面図である。
【００２９】
図１に示すように、画素形成部１０には、水平方向に延びるゲート配線３０と垂直方向に延びるソース配線４０とが、互いに直交するように形成されている。ゲート配線３０とソース配線４０との交差部付近には、ボトムゲート型のＴＦＴ２０が形成されている。具体的には、ゲート配線３０からゲート電極５０が分岐し、ゲート電極５０の上方には、微結晶シリコン層からなるチャネル層６０が形成されている。
【００３０】
ゲート電極３０のソース配線４０側（図１の左側）には、ソース電極８０ａが形成され、ソース電極８０ａと反対側（図１の右側）には、ドレイン電極８０ｂが形成されている。ソース電極８０ａは、コンタクト層７０ａを介してチャネル層６０と電気的に接続されるとともに、ソース配線４０とも電気的に接続されている。ドレイン電極８０ｂは、コンタクト層７０ｂを介してチャネル層６０と電気的に接続されるとともに、画素電極９０とも電気的に接続されている。ＴＦＴ２０がオン状態になると、画像信号に応じた電圧が、ソース配線４０からＴＦＴ２０を介して画素電極９０に与えられる。画素電極９０は、カラーフィルタ基板に形成された対向電極（図示しない）とともに画素容量を構成し、画素容量は、ＴＦＴ２０がオフ状態の間、画像データに応じた電圧を保持する。
【００３１】
以下に説明する各実施形態では、図１の点線で囲まれた領域に含まれるＴＦＴおよびゲート配線３０の一部の構造およびその製造方法について説明し、他の構成要素の説明は省略する。
【００３２】
＜２．第１の実施形態＞
＜２．１  ＴＦＴの構造＞
図２は、本発明の第１の実施形態に係るＴＦＴ１００と、当該ＴＦＴ１００に電気的に接続されたゲート配線３０の構成を示す平面図である。また、図３は、ＴＦＴ１００とゲート配線３０の断面図であり、より詳細には、図３（Ａ）は、図２に示すＡ−Ａ線に沿ったＴＦＴ１００とゲート配線３０の断面図であり、図３（Ｂ）は、Ｂ−Ｂ線に沿ったＴＦＴ１００の断面図である。
【００３３】
図２および図３に示すように、ガラス基板１１上に、ゲート配線３０とゲート電極１５０とが、分離して形成されている。ゲート電極１５０およびゲート配線３０はいずれも、ガラス基板１１の表面上にチタン（Ｔｉ）層１０１、アルミニウム（Ａｌ）層１０２、チタン層１０３を順に積層した積層構造であり、ゲート配線３０のチタン層１０１、アルミニウム層１０２、チタン層１０３は、それぞれゲート電極１５０のチタン層１０１、アルミニウム層１０２、チタン層１０３と同一の層によって形成されている。
【００３４】
ゲート電極１５０およびゲート配線３０を覆うように、窒化シリコン（ＳｉＮｘ）膜４５が形成されている。この窒化シリコン膜４５はゲート絶縁膜として機能する。ゲート電極１５０の上方の、窒化シリコン膜４５の表面上に、チャネル層６０として機能する、ノンドープの微結晶シリコン層１０６ｂが形成されている。微結晶シリコン層１０６ｂは、後述するように、非晶質シリコン層をレーザアニールして形成される。
【００３５】
分離して形成された、ゲート配線３０とゲート電極１５０は、それぞれの表面に到達するように窒化シリコン膜４５に開孔されたスルーホール１８６，１８７を介して、窒化シリコン膜４５の表面に形成された接続配線層１８５により電気的に接続されている。接続配線層１８５は、ソース電極８０ａおよびドレイン電極８０ｂと同じソースメタルによって形成されている。ソースメタルは、例えばチタン層、アルミニウム層、チタン層を順に積層した積層膜である。
【００３６】
このように、ゲート配線３０とゲート電極１５０とが分離して形成され、それらがソースメタルからなる接続配線層１８５で接続されているのは、下記の理由による。すなわち、非晶質シリコン層をレーザアニールする時に、非晶質シリコン層がレーザ光を吸収して発生させた熱の一部は、輻射熱としてゲート電極１５０に与えられる。そこで、ゲート電極１５０に与えられた熱が、ゲート配線３０を伝って放熱されないようにするため、本実施形態では、レーザアニール時に、ゲート電極１５０は、ゲート配線３０から分離されている。このように、ゲート電極１５０とゲート配線３０とが分離された状態で、レーザアニールを行ない、非晶質シリコン層を結晶化して微結晶シリコン層１０６ｂとする。しかし、ゲート電極１５０とゲート配線３０とが分離されたままでは、走査信号をゲート電極１５０に与えることができない。そこで、レーザアニール後に、ゲート電極１５０を接続配線層１８５によってゲート配線３０に接続し、ゲート配線３０からの走査信号が、接続配線層１８５を介してゲート電極１５０に与えられるようにする。このように、接続配線層１８５は、熱伝導制限部として機能する。
【００３７】
微結晶シリコン層１０６ｂの左右の上面端部に、高濃度のｎ型の不純物を含むｎ+シリコン膜からなるコンタクト層７０ａ，７０ｂがそれぞれ形成されている。さらに、コンタクト層７０ａから左に延びるソース電極８０ａと、コンタクト層７０ｂから右に延びるドレイン電極８０ｂとが形成されている。ソース電極８０ａおよびドレイン電極８０ｂは、それぞれコンタクト層７０ａ，７０ｂを介して微結晶シリコン層１０６ｂとオーミック接続されている。さらに、ゲート配線３０およびＴＦＴ１００を含むガラス基板１１の全体は、窒化シリコンからなるパッシベーション膜９５によって覆われている。
【００３８】
この場合、レーザアニールによる輻射熱が非晶質シリコン層からゲート電極１５０に与えられても、レーザアニール時には、ゲート電極１５０はゲート配線３０から分離されている。このため、与えられた熱はゲート電極１５０に蓄積され、ゲート電極１５０の温度が上昇する。そして、ゲート電極１５０と、ゲート電極１５０の上方の非晶質シリコン層とは熱平衡状態になり、レーザアニール時に非晶質シリコン層で発生した熱は、主に非晶質シリコン層を結晶化して微結晶シリコン層１０６ｂにするために使われる。このため、微結晶シリコン層１０６ｂの結晶粒径が大きくなるとともに、移動度も大きくなる。したがって、微結晶シリコン層１０６ｂをチャネル層６０とするＴＦＴ１００の動作速度が向上する。
【００３９】
＜２．２  ＴＦＴの製造方法＞
次に、ＴＦＴ１００の製造方法について説明する。図４〜図６は、ＴＦＴ１００の各製造工程を示す断面図であり、各図の左側の図は、図２のＡ−Ａ線に沿った断面図であり、右側の図は、図２のＢ−Ｂ線に沿った断面図である。
【００４０】
図４（Ａ）に示すように、ガラス基板１１の表面に、スパッタリング法によって、チタン層１０１、アルミニウム層１０２およびチタン層１０３が順に連続して成膜される。これらの膜厚として、チタン層１０１は５０〜２００ｎｍ、アルミニウム層１０２は１００〜３００ｎｍ、チタン層１０３は２０〜５０ｎｍであればよく、本実施形態では、例えばチタン層１０１が１５０ｎｍ、アルミニウム層１０２が１５０ｎｍ、チタン層１０３が３０ｎｍとする。これらの膜厚は、特に断らない限り、以下に説明する第２〜第３の実施形態でも同様である。
【００４１】
下層のチタン層１０１はガラス基板１１との密着性をよくして剥がれにくくするために設けられ、上層のチタン層１０３は、液晶表示装置の表示エリアの外部に設けられた周辺コンタクトエリア（図示しない）において、ゲート配線３０を酸化インジウム錫（Indium Tin Oxide：以下「ＩＴＯ」と略す）とオーミック接続させるために設けられている。また、アルミニウム層１０２は、走査信号の遅延を防止するために設けられている。アルミニウム層１０２の代わりに、アルミニウムよりも導電率の大きな銅または銀からなる層を用いてもよい。
【００４２】
図４（Ｂ）に示すように、チタン層１０３の表面に、フォトリソグラフィ法を用いてレジストパターン１１１を形成する。そして、レジストパターン１１１をマスクとして、ドライエッチング法により、チタン層１０３、アルミニウム層１０２およびチタン層１０１の順にガスを切り換えながらエッチングを行なう。その結果、ゲート配線３０とゲート電極１５０は、互いに分離されて形成されるとともに、いずれもチタン層１０１、アルミニウム層１０２およびチタン層１０３が積層された積層構造になる。
【００４３】
図４（Ｃ）に示すように、ゲート電極１５０およびゲート配線３０を覆うように、プラズマＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長法、以下「プラズマＣＶＤ法」という）によって、ゲート絶縁膜となる窒化シリコン膜４５を成膜する。窒化シリコン膜４５の膜厚は、例えば３００〜５００ｎｍである。なお、ゲート絶縁膜として、窒化シリコン膜４５の代わりに、酸化シリコン（ＳｉＯ2）膜、または、窒化シリコン膜と酸化シリコン膜の積層膜等を成膜してもよい。
【００４４】
次に、窒化シリコン膜４５の表面に、原料ガスとして、例えばモノシラン（ＳｉＨ4）またはジシラン（Ｓｉ2Ｈ6）を用いたプラズマＣＶＤ法により、ノンドープの非晶質シリコン層１０６ａを成膜する。非晶質シリコン層１０６ａの膜厚は、例えば２０〜１５０ｎｍである。
【００４５】
エキシマレーザ装置を用いて、非晶質シリコン層１０６ａにレーザ光を照射する。エキシマレーザ装置から発振されるレーザ光の波長は、使用されるガスによって異なる。本実施形態では、例えば波長２４８ｎｍのレーザ光を発振するＫｒＦレーザ装置や、波長３０８ｎｍのレーザ光を発振するＸｅＣｌレーザ装置等が使用される。これらのレーザ光は、非晶質シリコン層１０６ａを透過することができず、非晶質シリコン層１０６ａに吸収される。非晶質シリコン層１０６ａは、レーザ光を吸収すると発熱して溶融し、冷却時に結晶化されて結晶粒径の大きな微結晶シリコン層１０６ｂになる。
【００４６】
このとき、照射されるレーザ光のエネルギー密度が小さいと、微結晶シリコン層１０６ｂは、結晶成長が不十分となり、結晶粒径が小さくなる。逆に、エネルギー密度が大きすぎると、ＴＦＴのオフ電流が大きくなる。そこで、レーザ光のエネルギー密度を最適化する必要がある。照射されるレーザ光は、大きさが数ミリ角程度のスポット光であり、エネルギー密度を約２００〜５００ｍＪ／ｃｍ2とし、矩形ビームを速度約４０ｍｍ／ｓｅｃでガラス基板１１と平行にスキャンさせる。
【００４７】
次に、プラズマＣＶＤ法によって、微結晶シリコン層１０６ｂを覆うように、高濃度のｎ型不純物を含むｎ+シリコン層（図示しない）を成膜する。ｎ+シリコン層の膜厚は、例えば５０ｎｍである。ｎ+シリコン層を成膜するための原料ガスとして、例えばモノシランと、リン（Ｐ）等のｎ型の不純物を含むホスフィン（ＰＨ3）とを含む混合ガスが使用される。そして、ｎ+シリコン層上にレジストパターン（図示しない）を形成し、レジストパターンをマスクにしてドライエッチング法により微結晶シリコン層１０６ｂおよびｎ+シリコン層をエッチングする。その結果、図５（Ｄ）に示すように、ゲート電極１５０の上方の窒化シリコン膜４５の表面上に、チャネル層６０となる微結晶シリコン層１０６ｂとｎ+シリコン層７０とが順に形成される。
【００４８】
図５（Ｅ）に示すように、フォトリソグラフィ法によって、ゲート配線３０および微結晶シリコン層１０６ｂ上に開口部を有するレジストパターン１１２を形成する。そして、レジストパターン１１２をマスクとして、ドライエッチング法により窒化シリコン膜４５をエッチングして、ゲート配線３０および微結晶シリコン層１０６ｂの表面にそれぞれ達するスルーホール１８６，１８７を開孔する。
【００４９】
図５（Ｆ）に示すように、レジストパターン１１２を剥離した後、スパッタリング法により、ガラス基板１１上に、チタン層、アルミニウム層、チタン層を順に積層したソースメタル８０を成膜する。この結果、ソースメタル８０は、スルーホール１８６，１８７内にも埋め込まれる。なお、ソースメタル８０を構成する各層の膜厚は、例えば下層のチタン層が１５０ｎｍ、アルミニウム層が２００ｎｍ、上層のチタン層が３０ｎｍである。また、ソースメタル８０は、例えばモリブデン（Ｍｏ）層の上にチタン層を積層した積層膜であってもよい。
【００５０】
図６（Ｇ）に示すように、ソースメタル８０の上面に、フォトリソグラフィ法により、レジストパターン１１３を形成し、レジストパターン１１３をマスクとしてドライエッチング法により、ソースメタル８０およびｎ+シリコン層７０を順にエッチングする。その結果、ゲート配線３０と、チャネル層６０となる微結晶シリコン層１０６ｂとを接続する接続配線層１８５が形成され、ゲート配線３０と微結晶シリコン層１０６ｂとは接続配線層１８５によって接続される。また、微結晶シリコン層１０６ｂ上のｎ+シリコン層７０およびソースメタル８０はいずれも、微結晶シリコン層１０６ｂの上面で左右に分離される。左右に分離されたｎ+シリコン層７０は、微結晶シリコン層１０６ｂの左右の上面端部にそれぞれ配置されたコンタクト層７０ａ，７０ｂとなる。また、左右に分離されたソースメタル８０は、それぞれ、コンタクト層７０ａとオーミック接続されたソース電極８０ａと、コンタクト層７０ｂとオーミック接続されたドレイン電極８０ｂとなる。
【００５１】
＜２．３  効果＞
以上の説明から明らかなように、レーザアニール時に、非晶質シリコン層１０６ａに吸収されたレーザ光は熱に変換され、変換された熱は非晶質シリコン層１０６ａを溶融させるとともに、輻射熱としてゲート電極１５０に与えられる。しかし、レーザアニール時には、ゲート電極１５０はゲート配線３０と分離されているので、与えられた熱はゲート電極１５０からゲート配線３０に熱伝導により放熱されることなく、ゲート電極１５０の温度を上昇させる。このため、非晶質シリコン層１０６ａと、ゲート電極１５０との間で熱平衡状態となり、ゲート電極１５０上の非晶質シリコン層１０６ａで発生した熱は、主に非晶質シリコン層１０６ａを溶融させて結晶化するために使われる。このため、ゲート電極１５０上の結晶化された微結晶シリコン層１０６ｂでは、結晶粒径が大きくなるので、移動度も大きくなる。したがって、微結晶シリコン層１０６ｂの移動度が大きくなり、ＴＦＴ１００の動作速度を向上させることができる。
【００５２】
また、非晶質シリコン層１０６ａに照射されたレーザ光によって発生した熱は、熱伝導によってゲート配線３０に放熱されないので、レーザ光のエネルギーの大部分を、結晶化に使用することができる。このため、レーザアニールに使用されるレーザ装置は、大出力のレーザ光を発振する高価なものでなくてもよく、ＴＦＴ１００の製造コストを抑えることができる。
【００５３】
＜３．  第２の実施形態＞
＜３．１  ＴＦＴの構造＞
図７は、本発明の第２の実施形態に係るＴＦＴ２００と、当該ＴＦＴ２００に電気的に接続されたゲート配線３０の構成を示す平面図である。また、図８は、ＴＦＴ２００とゲート配線３０の断面図であり、より詳細には、図８（Ａ）は、図７に示すＣ−Ｃ線に沿ったＴＦＴ２００とゲート配線３０の断面図であり、図８（Ｂ）は、Ｄ−Ｄ線に沿ったＴＦＴ２００の断面図である。なお、図８に示すＴＦＴ２００において、図３に示すＴＦＴ１００の構成要素と同じ構成要素には、同じ参照符号を付している。
【００５４】
図２および図３に示すＴＦＴ１００と同様に、本実施形態に係るＴＦＴ２００でも、図７および図８に示すように、ガラス基板１１の表面にゲート電極２５０とゲート配線３０が形成されている。
【００５５】
しかし、本実施形態のゲート電極２５０は、ＴＦＴ１００の場合と異なり、一体的に形成された電極本体部２５０ａと電極接続部２５０ｂとによって構成されている。電極本体部２５０ａは、チャネル層６０となる微結晶シリコン層２０６ｂの下方に配置され、電極接続部２５０ｂは、電極本体部２５０ａとゲート配線３０とを接続するように配置されている。ゲート配線３０と電極本体部２５０ａは、ＴＦＴ１００と同様に、チタン層２０１、アルミニウム層２０２、チタン層２０３を順に積層した積層構造である。また、電極接続部２５０ｂも、チタン層２０１、アルミニウム層２０２、チタン層２０３が順に積層された積層構造であるが、電極本体部２５０ａに接続される端部のみ、アルミニウム層２０２の代わりに、チタン層２０３がチタン層２０１まで延びた熱伝導抑制領域２５５が設けられている。なお、熱伝導抑制領域２５５の幅は、照射されるレーザ光のエネルギーに応じて、電極本体部２５０ａの温度が下がりにくくなるように選択される。このように、熱伝導抑制領域２５５は、熱伝導制限部または熱伝導抑制部として機能する。
【００５６】
電極接続部２５０ｂに、このような熱伝導抑制領域２５５を設ける理由を説明する。チタンの熱伝導率は２１．９Ｗ／ｍ・Ｋと、アルミニウムの熱伝導率２３７Ｗ／ｍ・Ｋに比べてかなり小さい。後述するようにレーザアニール時に、非晶質シリコン層から電極本体部２５０ａに輻射熱が与えられると、電極接続部２５０ｂに熱伝導抑制領域２５５が設けられているために、電極本体部２５０ａの熱は、熱伝導によってゲート配線３０に放熱されにくくなる。このため、電極本体部２５０ａの温度が上昇し、電極本体部２５０ａとその上方に形成された非晶質シリコン層とは熱平衡状態になり、レーザアニール時に非晶質シリコン層で生じた熱は、主に非晶質シリコン層を結晶化して微結晶シリコン層２０６ｂにするために使用される。このようにして、ゲート電極２５０の電極本体部２５０ａの上方の微結晶シリコン層２０６ｂでは、結晶粒径が大きくなるので、移動度も大きくなる。
【００５７】
＜３．２  ＴＦＴの製造方法＞
次に、ＴＦＴ２００の製造方法について説明する。図９〜図１１は、ゲート配線３０に接続されたＴＦＴ２００の各製造工程を示す断面図であり、各図の左側の図は、図７のＣ−Ｃ線に沿った断面図であり、右側の図は、図７のＤ−Ｄ線に沿った断面図である。なお、図４〜図６に示す第１の実施形態のＴＦＴ１００の製造工程と異なる工程を中心として、本実施形態に係るＴＦＴ２００の製造方法を説明する。
【００５８】
図９（Ａ）に示すように、ガラス基板１１の表面に、ガラス基板１１側から順にスパッタリング法によって、チタン層２０１、アルミニウム層２０２が連続して成膜される。これらの膜厚は、例えばチタン層２０１が５０ｎｍ，アルミニウム層２０２が２００ｎｍである。
【００５９】
図９（Ｂ）に示すように、フォトリソグラフィ法によって、アルミニウム層２０２の表面にレジストパターン２１１を形成する。レジストパターン２１１は、電極本体部２５０ａ側の電極接続部２５０ｂの端部となるべき上面に開口部を有する。次に、レジストパターン２１１をマスクとして、ドライエッチング法によりアルミニウム層２０２を完全に除去し、チタン層２０１に達する溝部２０５を形成する。この結果、電極本体部２５０ａのアルミニウム層２０２と電極接続部２５０ｂのアルミニウム層２０２は、溝部２０５によって分離される。
【００６０】
図９（Ｃ）に示すように、スパッタリング法によって、ガラス基板１１の全面に、例えば膜厚が２００ｎｍのチタン層２０３を成膜する。このとき、チタン層２０３は、溝部２０５内にも埋め込まれ、下層のチタン層２０１と接続される。
【００６１】
図１０（Ｄ）に示すように、レジストパターン２１２を形成する。次に、レジストパターン２１２をマスクとして、チタン層２０３、アルミニウム層２０２、チタン層２０１を順にエッチングし、電極本体部２５０ａおよび電極接続部２５０ｂからなるゲート電極２５０と、ゲート配線３０とを形成する。
【００６２】
図１０（Ｅ）に示すように、ガラス基板１１の全体を覆うように、プラズマＣＶＤ法によって、ゲート絶縁膜となる窒化シリコン膜４５を成膜する。窒化シリコン膜４５の膜厚は、例えば３００〜５００ｎｍである。次に、窒化シリコン膜４５の表面に、原料ガスとして、例えばモノシランまたはジシランを用いたプラズマＣＶＤ法により、ノンドープの非晶質シリコン層２０６ａを成膜する。非晶質シリコン層２０６ａの膜厚は、例えば２０〜１５０ｎｍである。
【００６３】
次に、非晶質シリコン層２０６ａに、エキシマレーザ装置から発振されたレーザ光を照射する。ビームの形状および照射条件は第１の実施形態の場合と同じなので、その説明を省略する。非晶質シリコン層２０６ａは、照射されるレーザ光を吸収して熱を発生させ、結晶化して微結晶シリコン層２０６ｂになる。このとき、非晶質シリコン層２０６ａで発生した熱の一部が、輻射熱として、下方に形成された電極本体部２５０ａに与えられる。しかし、電極本体部２５０ａに接続された電極接続部２５０ｂの端部には、チタン層２０１，２０３からなる熱伝導抑制領域２５５が設けられているので、電極本体部２５０ａの熱は、熱伝導によってゲート配線３０に放熱されにくくなる。このため、電極本体部２５０ａとその上方の非晶質シリコン層２０６ａとは熱平衡状態になり、非晶質シリコン層２０６ａで発生した熱は、主にその結晶化のために使用され、微結晶シリコン層２０６ｂになる。
【００６４】
微結晶シリコン層２０６ｂが形成された後のＴＦＴ２００の製造工程は、図１１（Ｆ）および図１１（Ｇ）に示すように、第１の実施形態のＴＦＴ１００と同じであるため、その説明を省略する。
【００６５】
＜３．３  効果＞
非晶質シリコン層２０６ａをレーザアニールする時に、非晶質シリコン層２０６ａで発生した熱は、熱輻射によって、ゲート電極２５０の電極本体部２５０ａに与えられる。しかし、電極接続部２５０ｂの端部には、熱伝導抑制領域２５５が設けられているので、与えられた熱は、電極本体部２５０ａからゲート配線３０に熱伝導によって放熱されにくくなる。このため、ゲート電極２５０の温度が上昇し、電極本体部２５０ａと電極本体部２５０ａの上方に形成された非晶質シリコン層２０６ａとは熱平衡状態になり、電極本体部２５０ａの上方の非晶質シリコン層２０６ａをレーザアニールする時に生じる熱は、主に非晶質シリコン層２０６ａの結晶化のために用いられる。このようにして結晶化された微結晶シリコン層２０６ｂでは、結晶粒径が大きくなるので、移動度も大きくなる。したがって、微結晶シリコン層２０６ｂをチャネル層６０とするＴＦＴ２００の動作速度が向上する。また、熱伝導抑制領域２５５は、電極本体部２５０ａ側の電極接続部２５０ｂの端部に形成されているので、電極本体部２５０ａの熱は、電極接続部２５０ｂに伝わりにくくなる。このため、電極接続部２５０ｂの上面や側面からの放熱を抑制することができ、電極本体部２５０ａから放熱される熱を一層少なくすることができる。
【００６６】
また、非晶質シリコン層２０６ａに照射されたレーザ光によって発生した熱は、熱伝導によってゲート配線に放熱されにくい。この場合、ゲート配線に放熱される熱を考慮する必要がなくなり、レーザ光のエネルギーの大部分は、結晶化のために使用される。このため、レーザアニールに使用されるレーザ装置は、大出力のレーザ光を発振する高価なものでなくてもよく、ＴＦＴ２００の製造コストを抑えることができる。
【００６７】
＜３．４  変形例＞
＜３．４．１  第１の変形例＞
図１２は、本実施形態の第１の変形例に係るＴＦＴ２２０とゲート配線３０の断面図であり、より詳細には、図１２（Ａ）は、図８に示すＣ−Ｃ線に沿ったＴＦＴ２２０とゲート配線３０の断面図であり、図１２（Ｂ）は、Ｄ−Ｄ線に沿ったＴＦＴ２２０の断面図である。
【００６８】
上記実施形態に係るＴＦＴ２００の電極接続部２５０ｂの端分に形成された熱伝導抑制領域２５５では、チタン層２０３は下層のチタン層２０１と接続されている。つまり、電極本体部２５０ａのアルミニウム層２０２と電極接続部２５０ｂのアルミニウム層２０２とは、熱伝導抑制領域２５５によって完全に分離されている。
【００６９】
しかし、本変形例に係るＴＦＴ２２０では、熱伝導抑制領域２５６内のアルミニウム層２０２は完全に除去されておらず、チタン層２０１の表面から所定の高さまで残っている。このため、電極接続部２５１ｂのアルミニウム層２０２と電極本体部２５１ａのアルミニウム層２０２とは、熱伝導抑制領域２５６内のアルミニウム層２０２を介して接続される。
【００７０】
熱伝導抑制領域２５６内にアルミニウム層２０２を残した理由について説明する。チタンは、熱伝導率がアルミニウムに比べて小さいだけでなく、導電率もアルミニウムより小さい。このため、チタンだけで熱伝導抑制領域２５６を形成すれば、上述のように熱伝導が制限されるだけでなく、ゲート配線３０からゲート電極２５０の電極本体部２５１ａに印加される走査信号も小さくなる。
【００７１】
そこで、アルミニウム層２０２をチタン層２０１の表面から所定の高さまで残しておけば、電極接続部２５１ｂと電極本体部２５１ａとがアルミニウム層２０２によって接続される。この結果、電極本体部２５１ａから電極接続部２５１ｂを介してゲート配線３０に熱伝導により放熱される熱が多少増加するが、同時に、熱伝導抑制領域２５６にアルミニウム層２０２の一部を残すことによってゲート配線３０から電極接続部２５１ｂを介して電極本体部２５１ａに与えられる走査信号をより大きくすることができる。なお、熱伝導抑制領域２５６内に残すアルミニウム層２０２の高さは、照射されるレーザ光のエネルギーに応じた、電極本体部２５１ａの温度が下がりにくく、かつ走査信号が小さくなりすぎないように選択される。
【００７２】
このような熱伝導抑制領域２５６は、上述の図９（Ｂ）に示す、レジストパターン２１１をマスクとしてアルミニウム層２０２をエッチングして溝部２０５内のアルミニウム層２０２を完全に除去する代わりに、アルミニウム層２０２のエッチングを途中で止めて、溝部２０５内にチタン層２０４を形成することだけが異なり、他の工程は図９〜図１２に示す工程と同一である。このため、それらの説明を省略する。
【００７３】
なお、上記変形例では、溝部２０５内のアルミニウム層２０２を下層のチタン層２０１の表面から所定の高さまで残すことによって熱伝導抑制領域２５６を形成する場合について説明した。しかし、溝部２０５の左右の端部付近のみにアルミニウム層２０２を残すとともに、中央付近のアルミニウム層２０２を完全に除去したり、逆に、溝部２０５の中央付近のアルミニウム層２０２を残すとともに、左右の端部付近のアルミニウム層２０２を完全に除去したりする等して、熱伝導抑制領域を形成してもよい。このように、溝部２０５内のいずれかにアルミニウム層２０２の一部が残るようにエッチングした後に、溝部２０５内にチタン層２０４を埋め込むことによって形成した熱伝導抑制領域も、同様の効果を奏する。
【００７４】
＜３．４．２  第２の変形例＞
本実施形態では、熱伝導抑制領域２５５を電極接続部２５０ｂの電極本体部２５０ａ側の端部に形成するとして説明したが、熱伝導抑制領域２５５が形成される位置は、電極接続部２５０ｂ内であれば、どこであってもよい。また、溝部２０５は、電極接続部２５０ｂの長さ方向と直交するように形成されている必要はなく、電極接続部２５０ｂの長さ方向と交差するように形成されていればよい。
【００７５】
＜４．  第１および第２の実施形態の変形例＞
＜４．１  第１の変形例＞
第１および第２の実施形態では、非晶質シリコン層をレーザアニールによって結晶化したシリコン層を微結晶シリコン層としたが、多結晶シリコン層であってもよい。多結晶シリコン層は、微結晶シリコン層よりも結晶粒径が大きいので、移動度も大きくなる。このため、多結晶シリコン層をチャネル層とする薄膜トランジスタでは、微結晶シリコン層をチャネル層とする薄膜トランジスタの場合よりも、動作速度を一層向上させることができる。そこで、本明細書では、微結晶シリコン層および多結晶シリコン層のように、少なくともその一部に結晶性の領域を含むシリコン層を結晶性シリコン層という。
【００７６】
＜４．２  第２の変形例＞
第１および第２の実施形態では、レーザアニールによって非晶質シリコン層を微結晶シリコン層とした後に、プラズマＣＶＤ法によって、非晶質シリコンからなるｎ+シリコン膜を成膜した。しかし、ｎ+シリコン膜を成膜した後に、ｎ+シリコン膜の上面からレーザ光を照射して、ｎ+シリコン膜と非晶質シリコン層とを同時に結晶化してもよい。
【００７７】
この場合、非晶質シリコン層だけでなく、ｎ+シリコン膜もレーザアニールされるので、ｎ+シリコン膜も結晶化される。このため、ｎ+シリコン膜をエッチングして形成されたコンタクト層７０ａ、７０ｂの移動度が大きくなり、ＴＦＴの動作速度を向上させることができる。また、非晶質シリコン層とｎ+シリコン膜を同時にレーザアニールすることができるので、製造工程を簡略化することができる。
【００７８】
なお、ｎ+シリコン膜にレーザ光を照射すれば、ｎ+シリコン膜中のｎ型不純物の一部が、コンタクト層７０ａ、７０ｂに挟まれた微結晶シリコン層の表面に拡散する。そこで、コンタクト層７０ａ、７０ｂを形成する際に、微結晶シリコン層の表面をオーバエッチングして、微結晶シリコン層の表面の不純物層を除去しておくことが好ましい。
【００７９】
＜４．３  第３の変形例＞
第１および第２の実施形態では、チャネル層となる微結晶シリコン層の上面にエッチングストッパ層は形成されていないが、エッチングストッパ層を形成してもよい。エッチングストッパ層は、窒化シリコン膜や酸化シリコン膜等からなり、プラズマＣＶＤ法によって形成される。微結晶シリコン層の上面にエッチングストッパ層を形成すれば、ソース電極／ドレイン電極と、コンタクト層とをドライエッチング法によって形成する際に、微結晶シリコン層がオーバエッチングされることを防止することができる。
【符号の説明】
【００８０】
１１…ガラス基板
３０…ゲート配線
４５…窒化シリコン膜（ゲート絶縁膜）
６０…チャネル層
８０ａ…ソース電極
８０ｂ…ドレイン電極
１００，２００，２２０…薄膜トランジスタ（ＴＦＴ）
１０１，２０１…チタン層
１０２，２０２…アルミニウム層
１０３，２０３，２０４…チタン層
１０６ａ，２０６ａ…非晶質シリコン層
１０６ｂ，２０６ｂ…微結晶シリコン層
１５０，２５０…ゲート電極
１８５…接続配線層
２５０ａ，２５１ａ…電極本体部
２５０ｂ，２５１ｂ…電極接続部
２５５，２５６…熱伝導抑制領域
【図１】
2010287645.tif 000003
【図２】
2010287645.tif 000004
【図３】
2010287645.tif 000005
【図４】
2010287645.tif 000006
【図５】
2010287645.tif 000007
【図６】
2010287645.tif 000008
【図７】
2010287645.tif 000009
【図８】
2010287645.tif 000010
【図９】
2010287645.tif 000011
【図１０】
2010287645.tif 000012
【図１１】
2010287645.tif 000013
【図１２】
2010287645.tif 000014