(57)【要約】【課題】結合線路の長さを容易にλ／４以下に短縮できるようにして素子サイズをより一層縮小可能とし、しかも特性劣化が生じないようにする。また、使用周波数の調整を容易に且つ低コストで実施できるようにする。【解決手段】相互に電磁結合しているいずれもλ／４（λ：使用波長）以下の長さの第１の結合線路３０と第３の結合線路３４の組と、第２の結合線路２０と第４の結合線路１６の組とが、誘電体チップの内部で実装面に対して垂直方向に重畳した状態で埋設されており、第１の結合線路の一端が不平衡端子に接続され、他端は第２の結合線路に導かれ、該第２の結合線路の他端は開放であり、第３及び第４の結合線路の両端がそれぞれ平衡端子と接地端子との間に接続されている積層チップバラン素子である。第１の結合線路は、インダクタパターン２６を介して第２の結合線路に接続されている。【選択図】図１
2010199894.tif 000002
【特許請求の範囲】
【請求項１】
相互に電磁結合しているいずれもλ／４（λ：使用波長）以下の長さの第１の結合線路と第３の結合線路の組と、相互に電磁結合しているいずれもλ／４以下の長さの第２の結合線路と第４の結合線路の組とが、誘電体チップの内部で実装面に対して垂直方向に重畳した状態で埋設されており、第１の結合線路の一端が不平衡端子に接続され、他端は第２の結合線路の一端に導かれ、該第２の結合線路の他端は開放であり、第３及び第４の結合線路の両端がそれぞれ平衡端子と接地端子との間に接続されている構造の積層チップバラン素子において、
前記第１の結合線路の他端は、誘電体チップ内に埋設されているインダクタパターンを介して第２の結合線路の一端に接続されていることを特徴とする積層チップバラン素子。
【請求項２】
前記インダクタパターンは渦巻き形状であり、且つその渦巻きの巻き方向が第１の結合線路の渦巻きの巻き方向と同じに設定されている請求項１記載の積層チップバラン素子。
【請求項３】
前記インダクタパターンがミアンダ形状になっている請求項１記載の積層チップバラン素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路において不平衡信号と平衡信号を相互に変換するために用いるチップ型積層構造のバラン素子に関し、更に詳しく述べると、相互に電磁結合しているλ／４結合線路の組を２組、誘電体チップ中に埋設し、不平衡側の結合線路をインダクタパターンで接続した積層チップバラン素子に関するものである。
【背景技術】
【０００２】
バラン素子は、周知のように、高周波回路において不平衡信号と平衡信号を相互に変換するために用いる変換器である。近年、各種電子デバイスの小型化の要求に伴って、相互に電磁結合している結合線路を誘電体チップ中に埋設した構造の積層チップバラン素子が使用されている。
【０００３】
従来技術の例としては、相互に電磁結合しているλ／４結合線路（λ：使用波長）の組を２組、誘電体チップ中に、実装面（実装基板に対向する面）に対して垂直方向に重畳した状態で埋設し、誘電体チップ内に位置する結合線路端と外部電極との間を引出しパターンで繋ぐ構成がある（特許文献１参照）。具体的には、相互に電磁結合している第１のλ／４結合線路と第３のλ／４結合線路の組と、相互に電磁結合している第２のλ／４結合線路と第４のλ／４結合線路の組とが、誘電体チップの内部で実装面に対して垂直方向に重畳した状態で埋設されており、第１のλ／４結合線路の一端が不平衡端子に接続され、他端は第２のλ／４結合線路の一端に接続され、その第２のλ／４結合線路の他端は開放（オープン）であり、他方、第３及び第４のλ／４結合線路の両端がそれぞれ平衡端子と接地端子との間に接続されている構造である。
【０００４】
この構造は、１つのλ／２結合線路と２つのλ／４結合線路との組み合わせではなく、２組の相互に電磁結合するλ／４結合線路の組を用いているために、広いチップ面積を必要とせず、小型化に有利であった。しかし最近、チップ素子に対するより一層の小型化の要求が一層強まっている。
【０００５】
小型化の要求に対する解決策としては、
（１）結合線路の幅及び線路間隔を小さくして、結合線路を構成する渦巻き状パターンの巻数を増やし、小さなチップ面積に対しても同じ線路長を確保できるようにする、
（２）誘電体材料の誘電率を大きくし、必要な線路長を短くする、
などの方法がある。しかし、（１）の対策では、線路幅や線路間隔を小さくするには断線などの不都合が生じる恐れがあるため自ずから限界があり、同じ線路長を確保することは難しい。また、（２）の対策では、新規材料開発が必要となり、時間とコストがかかるばかりでなく、材料が多品種必要になる他、誘電率が大きくなると結合間距離を大きくする必要が生じ、低背化が困難となる。更に、（１）と（２）いずれにしても従来構造のままでは、使用周波数を変更したい場合に、４つのλ／４結合線路全てについてパターンを設計し直す必要があり、コストが増大する欠点も生じる。
【０００６】
そこで、別の解決策として、第１の結合線路と第２の結合線路との直列接続に対して並列にキャパシタンスを形成する構成が提案されている（特許文献２参照）。ここでは、誘電体チップ内にキャパシタンス形成用電極を設け、第２の結合線路との間で必要なキャパシタンスを形成している。このようにキャパシタンスを付加すると、結合線路の長さをλ／４以下に短縮でき、その分、素子サイズを減小できるとされている。しかし、そのためには、大きなキャパシタンスを付加する必要があり、キャパシタンス形成用電極の面積を大きくしなければならず、逆に小型化を阻害する恐れがある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−１９８２２１号公報
【特許文献２】特開２００６−９４４６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、結合線路の長さを容易にλ／４以下に短縮できるようにして素子サイズをより一層縮小可能とし、しかも特性劣化が生じないようにすることである。本発明が解決しようとする他の課題は、使用周波数の調整を容易に且つ低コストで実施できるようにすることである。
【課題を解決するための手段】
【０００９】
本発明は、相互に電磁結合しているいずれもλ／４以下の長さの結合線路の組を２組、誘電体チップ内で実装面に対して垂直方向に重畳した状態で埋設されている積層チップバラン素子において、一端が不平衡端子に接続される第１の結合線路と、一端が開放（オープン）の第２の結合線路とを、インダクタパターンで接続したものである。このように、不平衡側で、第１の結合線路と第２の結合線路の間をインダクタパターンで接続している点が、本発明の主要な特徴である。なお、インダクタパターンとしては、渦巻き形状が好ましいが、ミアンダ形状でもよい。
【発明の効果】
【００１０】
本発明の積層チップバラン素子は、不平衡側の第１の結合線路と第２の結合線路の間をインダクタで接続しているため、使用周波数を低くすることができる。従って、同じ使用周波数の場合を比較すれば、従来技術に比して結合線路長を短縮できることになり、その分、素子の小型化を図ることができる。
【００１１】
また本発明では、インダクタパターンによるインダクタンス値を変えれば、使用周波数が変わる。従って本発明では、使用周波数の調整を、４つの結合線路のパターン全てを変更することなく、単にインダクタパターンの部分を変えるだけで実現できるため、容易であり且つ低コストで行える。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る積層チップバラン素子の一実施例の内部構造の説明図。
【図２】その積層チップバラン素子の外観斜視図。
【図３】その積層チップバラン素子の等価回路図。
【図４】インダクタパターンの他の例を示す説明図。
【図５】従来技術と本発明品との出力の周波数特性の比較説明図。
【発明を実施するための形態】
【００１３】
本発明は、相互に電磁結合しているいずれもλ／４（λ：使用波長）以下の長さの第１の結合線路と第３の結合線路の組と、相互に電磁結合しているいずれもλ／４以下の長さの第２の結合線路と第４の結合線路の組とが、誘電体チップの内部で実装面に対して垂直方向に重畳した状態で埋設されており、第１の結合線路の一端が不平衡端子に接続され、他端は第２の結合線路の一端に導かれ、該第２の結合線路の他端は開放（オープン）であり、第３及び第４の結合線路の両端がそれぞれ平衡端子と接地端子との間に接続されている構造の積層チップバラン素子において、前記第１の結合線路の他端は、誘電体チップ内に埋設されているインダクタパターンを介して第２の結合線路の一端に接続されていることを特徴とする積層チップバラン素子である。
【００１４】
インダクタパターンとしては、例えば渦巻き形状が好ましい。渦巻き形状の場合は、その渦巻きの巻き方向を第１の結合線路の渦巻きの巻き方向と同じに設定する。インダクタパターンは、その他、ミアンダ形状でもよい。
【実施例】
【００１５】
図１は本発明に係る積層チップバラン素子の一実施例を示す説明図であり、内部構造を分解して示している。これは誘電体シート上に必要な導体パターンを印刷形成して積層する例である。下から上へ、次のような順序で誘電体シートを積層する。
【００１６】
最下層（実装面側）は、後述する最上層と同様の外部電極パターンを下面に印刷した誘電体シート１０である（外部電極パターンは、シート下面に形成されているため図示されていない）。
【００１７】
その上に、第１の引出しパターン１２を印刷した誘電体シート１４、及び第４の結合線路１６を印刷した誘電体シート１８が、その順に位置する。第４の結合線路１６は矩形渦巻き状パターンであり、その内周端はシート中心に位置し、外周端はシート後縁右端近傍ｄに達する。他方、第１の引出しパターン１２は直線状であって、シート中心からシート前縁中央ｂに至るように設ける。そしてシート中心で、第１の引出しパターン１２と第４の結合線路１６との間をビア穴接続（点線で示す）で繋ぐ。
【００１８】
その上に、第２の結合線路２０を印刷した誘電体シート２２が位置する。第２の結合線路２０は矩形渦巻き状パターンであり、その内周端はシート中心に位置し、外周端はシート後縁左端近傍ｆに達する。更にその上に、必要に応じてブランク（導体パターン無し）の誘電体シート２４を配置する。
【００１９】
その上に、インダクタパターン２６を印刷した誘電体シート２８、及び第１の結合線路３０を印刷した誘電体シート３２が位置する。インダクタパターン２６も矩形渦巻き状パターンであり、その内周端はシート中心に位置し、外周端はシート後縁左端近傍ｆに達する。このインダクタパターン２６は、シートの外周に沿って大きく巡るような１ターン以上の渦巻きパターンである。第１の結合線路３０は矩形渦巻き状パターンであり、その内周端はシート中心に位置し、外周端はシート前縁左端近傍ａに達する。ここで、インダクタパターン２６の内周端と第１の結合線路３０の内周端の間はビア穴接続（点線で示す）される。図示されているように、第１の結合線路３０はシート前縁左端近傍ａからシート中心に向かって反時計回りの渦巻きであり、それに対してインダクタパターン２６もシート中心からシート後縁左端近傍ｆに向かう、同様に反時計回りの渦巻きである。
【００２０】
更に、その上に、第３の結合線路３４を印刷した誘電体シート３６、及び第２の引出しパターン３８を印刷した誘電体シート４０が位置する。第３の結合線路３４は矩形渦巻き状パターンであり、その内周端はシート中心に位置し、外周端はシート前縁中央ｂに達する。他方、第２の引出しパターン３８はクランク状であって、シート中心からシート前縁右端近傍ｃに至るように設ける。そしてシート中心で、第２の引出しパターン３８と第３の結合線路３４との間をビア穴接続（点線で示す）で繋ぐ。
【００２１】
最上層として、外部電極パターン４２を印刷した誘電体シート４４を設ける。外部電極パターン４２は矩形状であり、対向する２辺（図１では手前の辺と後ろの辺）に間隔をおいて３個ずつ、合計６個、印刷法により均等に配列形成されている。最上層の外部電極パターンと最下層の外部電極パターンは、それらの大きさが異なっていてもよい。
【００２２】
なお、積層する各層の間には、必要に応じて任意枚数のブランクの誘電体シートが介在していてもよい。
【００２３】
第１の結合線路〜第４の結合線路の長さは、いずれもλ／４以下の所定の長さに設定されている。第１の結合線路３０と第３の結合線路３４とは、大部分が同じ形状で且つ互いに重なるような位置関係にあり、第２の結合線路２０と第４の結合線路１６とは、大部分が同じ形状で且つ互いに重なるような位置関係にあり、それによって対応する結合線路は相互に電磁結合する。
【００２４】
上記のような順序で誘電体シートを積層して一体化し、焼成してチップ素子とする。相互に電磁結合している結合線路の組が２組（第１の結合線路３０と第３の結合線路３４の組、及び第２の結合線路２０と第４の結合線路１６の組）、誘電体チップ中で実装面に対して垂直方向に重畳した状態で埋設された構造となる。即ち、各組で共通の矩形渦巻き状パターンの部分が実質的にλ／４相当の結合線路を構成していることになり、それ以外の部分は接続用のパターンということになる。
【００２５】
最終的には図２に示すように、誘電体チップ５０の外側面に６箇所の外部電極５２を設け、チップ側面にて各結合線路の端部及び各引出しラインの端部を接続する。従って、各外部電極５２は、導体パターンの端部が露出している側面から上面と下面（実装面）の両方に至るように形成する。そして、６箇所の外部電極５２のうちの左奥の位置の外部電極（符号ｆで示す）によって、インダクタパターン２６と第２の結合線路２０とが接続されることになる。なお、図示されていないが、不平衡端子を明示できるように何らかの方向識別マーカを設ける。このようにインダクタパターン２６を組み込むことによって、使用周波数は低周波側へ移動する。
【００２６】
前記のように、結合線路としての長さ（組を構成している結合線路同士で同一形状となっている矩形渦巻き状パターンの長さ）は、全て使用波長λの１／４の長さ以下に設定されている。従って、この積層チップバラン素子は、等価回路的には図３のように表せる。各端子の符号は、図１の位置を示す符号、及び図２の外部電極の符号に対応している。ａが不平衡端子、ｂとｅがアース端子（ＧＮＤ）、ｃとｄが平衡端子となり、ｆはインダクタパターンと第２の結合線路を繋ぐ内部接続用の端子となる。各結合線路の符号も、図１に対応している。
【００２７】
使用する誘電体シートは、例えばアルミナ等からなる。小型化のためには比誘電率の大きな材料が望ましい。典型的な製造方法としては、未焼成の誘電体セラミックシート（グリーンシート）を用い、その上にスクリーン印刷法によって導体ペースト（例えば銀ペースト）で所望の導体パターンを印刷し、所定の順序で積層して、加圧一体化した後、焼成するシート積層法がある。
【００２８】
その他、印刷積層法で製造することも可能である。印刷積層法は、セラミックスペースト（例えばアルミナとガラスなどの粉末を含むスラリー）を用いたセラミックスパターンと導体ペースト（銀ペーストなど）を用いた導体パターンをスクリーン印刷して重ねていくことで積層体とする方法である。このようにしても積層一体化したチップ素子が得られる。実際には、生産効率を高めるために、同じパターンが前後左右に規則的に配列されるように印刷し、積層後に縦横に切断して１個１個のチップに切り出す多数個取り方式とする。そして、焼成後に側面に外部端子を設ける方法でもよいし、あるいは逆に側面に外部端子を形成した後に焼成する方法でもよい。なお、多数個取りの方法は、シート積層法でも用いられる。
【００２９】
あるいは、誘電体基板上に導体パターンを形成し、所定の順序で接着層を介して積層し一体化する方法で製造してもよい。この方法では、焼結済みの誘電体セラミック基板を用いることもできるし、その他の樹脂基板を用いることもできる。
【００３０】
本発明の特徴は、不平衡側となる第１の結合線路３０と第２の結合線路２０をインダクタパターン２６で接続した点である。インダクタパターン２６としては渦巻き形状が好ましい。前述のように図１の例では、インダクタパターン２６は、誘電体シートの外周に沿って大きく巡るような１ターン以上の矩形渦巻き状パターンである。そして、その渦巻きの巻き方向は、第１の結合線路３０の渦巻きの巻き方向と同じに設定される。つまり、第１の結合線路３０は、シート前縁左端近傍ａ（不平衡端子）からシート中心に向かう反時計回りの渦巻きパターンであり、それに連続するようにビア穴で接続されるインダクタパターン２６も、シート中心からシート後縁左端近傍ｆに向かう反時計回りの渦巻きパターンである。因みに、試作実験の結果によれば、渦巻き形状の場合、インダクタパターンの巻き方向が第１の結合線路の巻き方向と異なると、必要な特性が得られないことが分かっている。
【００３１】
インダクタパターンが単なる引出しパターンと異なる点は、引出しパターンが、必要な接続点間を、最短距離で直線的に、あるいは単にクランク状に繋ぐのに対して、インダクタパターンは、必要な接続点間を意図的に迂回したルートで繋ぐように設計されていることである。パターン長（迂回したルートの長さ）によってインダクタンス値を調整することができる。このことから本発明では、インダクタパターンが印刷されている１枚の誘電体シートのみを変えるだけで、簡単に使用周波数変更ができることになる。
【００３２】
インダクタパターンの他の例を図４に示す。（Ａ）は矩形渦巻き形状のインダクタパターン５４であり、パターン長を短くした例である（点線は図１のインダクタパターンを示している）。パターン長を短くすることでインダクタンス値は小さくなる。低周波側へ移行する度合いは、インダクタンス値が大きいほど大きく、従って（Ａ）の例では、実線で示すインダクタパターンよりも点線で示すインダクタパターンを用いる方が低周波側への移行の度合いは大きい。つまり、パターン形状及びインダクタンス値によって、使用周波数の調整が行えると言うことである。（Ｂ）はミアンダ形状のインダクタパターン５６の例である。インダクタパターンは、原理的には、このようなミアンダ形状でもよい。しかし、実際に小型のチップ素子を構成する場合、チップ面積が限られているので、必要なパターン幅及びパターン間隔を考慮すると、ミアンダ形状よりも渦巻き形状の方が製作し易い。
【００３３】
図５に試作品についての測定結果の一例を示す。（Ａ）は従来例、（Ｂ）は本発明品による平衡出力の周波数特性を表している。（Ａ）の従来例は、図中に示されているようにクランク状の引出しパターンで第１の結合線路と第２の結合線路を接続した場合である。それに対して（Ｂ）の本発明品は、図中に示されているように渦巻き形状のインダクタパターンで第１の結合線路と第２の結合線路を接続している。材料、チップ形状、各結合線路の形状及び長さなど、インダクタパターン（引出しパターン）を除く他の構成は、全て両者同一である。（Ａ）の従来例では中心周波数が約３．６ＧＨｚであったのに対して、（Ｂ）の本発明品では中心周波数が約２．４ＧＨｚとなり、１．２ＧＨｚ程度も中心周波数が低くなっていることが分かる。
【符号の説明】
【００３４】
１６  第４の結合線路
２０  第２の結合線路
２６  インダクタパターン
３０  第１の結合線路
３４  第３の結合線路
【図１】
2010199894.tif 000003
【図２】
2010199894.tif 000004
【図３】
2010199894.tif 000005
【図４】
2010199894.tif 000006
【図５】
2010199894.tif 000007