(57)【要約】      （修正有）【課題】配線間の記憶部の加工不良を低減した高歩留まりの不揮発性記憶装置の製造方法を提供する。【解決手段】不揮発性記憶装置は、第１電極と、第２電極と、第１電極と第２電極との間に設けられ、抵抗が変化する第１記憶層を有する第１記憶部と、を有する。第１電極となる第１電極膜１１０ｆと、第１記憶部となる第１記憶部膜１３０ｆと、を積層し、これらを第１方向に延在する帯状に加工し、犠牲層１８１を埋め込む。その上に、第２電極となる第２電極膜１４０ｆを形成し、その上に犠牲層よりもエッチング速度が遅いマスク層１５０を形成し、第２電極膜１４０ｆを第２方向に延在する帯状に加工し、第１記憶部膜１３０ｆの犠牲層１８１から露出した部分を除去して第１記憶部膜１３０ｆを柱状に加工し、その後犠牲層１８１を除去して第１記憶部膜１３０ｆを露出させて第１記憶部膜１３０ｆを除去する。【選択図】図９
2010232227.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延在する複数の第１電極と、前記第１方向に対して非平行な第２方向に延在し、前記第１電極の上に設けられた複数の第２電極と、前記第１電極と前記第２電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層を有する第１記憶部と、を有する不揮発性記憶装置の製造方法であって、
基板の主面の上に、第１電極となる第１電極膜と、第１記憶部となる第１記憶部膜と、を積層する工程と、
前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工する工程と、
前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に犠牲層を埋め込む工程と、
前記第１記憶部膜及び前記犠牲層の上に、第２電極となる第２電極膜を形成する工程と、
前記第２電極膜の上に前記犠牲層よりもエッチング速度が遅いマスク層を形成する工程と、
前記マスク層をマスクとして、前記第２電極膜を第２方向に延在する帯状に加工する工程と、
前記マスク層をマスクとして、前記第１記憶部膜の前記犠牲層から露出した部分を除去して、前記第１記憶部膜を前記第１方向に沿った側壁と前記第２方向に沿った側壁とを有する柱状に加工する工程と、
前記犠牲層を除去して、前記犠牲層に覆われていた前記第１記憶部膜を露出させる工程と、
前記露出した前記第１記憶部膜を除去する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。
【請求項２】
第１方向に延在する複数の第１電極と、前記第１方向に対して非平行な第２方向に延在し、前記第１電極の上に設けられた複数の第２電極と、前記第２方向に対して非平行な第３方向に延在し、前記第２電極の上に設けられた複数の第３電極と、前記第１電極と前記第２電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層を有する第１記憶部と、前記第２電極と前記第３電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第２記憶層を有する第２記憶部と、を有する不揮発性記憶装置の製造方法であって、
基板の主面の上に、第１電極となる第１電極膜と、第１記憶部となる第１記憶部膜と、を積層する工程と、
前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工する工程と、
前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に犠牲層を埋め込む工程と、
前記第１記憶部膜及び前記犠牲層の上に、第２電極となる第２電極膜と、第２記憶部となる第２記憶部膜と、を積層する工程と、
前記第２記憶部膜の上に、前記犠牲層よりもエッチング速度が遅いマスク層を形成する工程と、
前記マスク層をマスクとして、前記第２電極膜と前記第２記憶部膜とを第２方向に延在する帯状に加工する工程と、
前記マスク層をマスクとして、前記第１記憶部膜の前記犠牲層から露出した部分を除去して、前記第１記憶部膜を前記第１方向に沿った側壁と前記第２方向に沿った側壁とを有する柱状に加工する工程と、
前記犠牲層を除去して、前記犠牲層に覆われていた前記第１記憶部膜を露出させる工程と、
前記露出した前記第１記憶部膜を除去する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。
【請求項３】
前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工することで、前記第１記憶部膜の前記第１電極膜の側における前記第１方向に対して垂直な方向の長さは、前記第１電極膜とは反対の側における前記第１方向に対して垂直な方向の長さよりも長くされることを特徴とする請求項１また２に記載の不揮発性記憶装置の製造方法。
【請求項４】
前記犠牲層は、有機材料であり、前記マスク層は、酸化シリコン、窒化シリコン、酸窒化シリコン及び炭化シリコンよりなる群から選択されたいずれかであることを特徴とする請求項１〜３のいずれか１つに記載の不揮発性記憶装置の製造方法。
【請求項５】
前記犠牲層は、酸化シリコンであり、前記マスク層は、窒化シリコン及び炭化シリコンのいずれかであることを特徴とする請求項１〜３のいずれか１つに記載の不揮発性記憶装置の製造方法。
【請求項６】
前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間への犠牲層の埋め込みの後、前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に前記犠牲層よりもエッチング速度の遅いキャップ層を埋め込むことを特徴とする請求項１〜５のいずれか１つに記載の不揮発性記憶装置の製造方法。
【請求項７】
前記犠牲層の除去は、Ｏ２、Ｈ２、Ｈ２Ｏ、ＮＨ３及びＣＨ４よりなる群からなる少なくともいずれかを有するガス含むプラズマを用いた処理であることを特徴とする請求項１〜６のいずれか１つに記載の不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置の製造方法に関する。
【背景技術】
【０００２】
不揮発性記憶装置として多用されているフラッシュメモリは、集積度の向上に対して限界があるとされている。フラッシュメモリより高集積度が可能な不揮発性記憶装置として、例えば電気抵抗が可変の記憶層（記憶部）を２枚の電極に挟んだ構成の、クロスポイント型不揮発性記憶装置が注目されている（例えば、特許文献１）。そして、このクロスポイント型不揮発性記憶装置を積層した３次元構造の不揮発性記憶装置もある。
【０００３】
このようなクロスポイント型不揮発性記憶装置の製造において、例えばメモリセルとなる記憶層をビット線に対応した形状に加工し、それらの間に層間絶縁膜を埋め込んだ後、この上にワード線用のメタル膜を積層し、フォトリソグラフィでワード線に対応した形状に加工された例えばシリコン酸化膜をマスクとして、ドライエッチング加工によってワード線が形成される。
【０００４】
この時、記憶層の加工の際に、記憶層の下部の方が上部よりも面積が大きいテーパが生じることがあり、この状態の記憶層の間に層間絶縁膜を埋め込むと、層間絶縁膜と記憶層との界面では、記憶層の上を層間絶縁膜が覆う形状となる。この状態において、ワード線を形成する加工を行うと、ビット線上のワード線どうしの間に、層間絶縁膜の影になって加工されない記憶層が残り、ワード線間ショートを生じさせてしまうという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１８４４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、配線間の記憶部の加工不良を低減した高歩留まりの不揮発性記憶装置の製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１方向に延在する複数の第１電極と、前記第１方向に対して非平行な第２方向に延在し、前記第１電極の上に設けられた複数の第２電極と、前記第１電極と前記第２電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層を有する第１記憶部と、を有する不揮発性記憶装置の製造方法であって、基板の主面の上に、第１電極となる第１電極膜と、第１記憶部となる第１記憶部膜と、を積層する工程と、前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工する工程と、前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に犠牲層を埋め込む工程と、前記第１記憶部膜及び前記犠牲層の上に、第２電極となる第２電極膜を形成する工程と、前記第２電極膜の上に前記犠牲層よりもエッチング速度が遅いマスク層を形成する工程と、前記マスク層をマスクとして、前記第２電極膜を第２方向に延在する帯状に加工する工程と、前記マスク層をマスクとして、前記第１記憶部膜の前記犠牲層から露出した部分を除去して、前記第１記憶部膜を前記第１方向に沿った側壁と前記第２方向に沿った側壁とを有する柱状に加工する工程と、前記犠牲層を除去して、前記犠牲層に覆われていた前記第１記憶部膜を露出させる工程と、前記露出した前記第１記憶部膜を除去する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。
【０００８】
本発明の別の一態様によれば  第１方向に延在する複数の第１電極と、前記第１方向に対して非平行な第２方向に延在し、前記第１電極の上に設けられた複数の第２電極と、前記第２方向に対して非平行な第３方向に延在し、前記第２電極の上に設けられた複数の第３電極と、前記第１電極と前記第２電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層を有する第１記憶部と、前記第２電極と前記第３電極との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第２記憶層を有する第２記憶部と、を有する不揮発性記憶装置の製造方法であって、基板の主面の上に、第１電極となる第１電極膜と、第１記憶部となる第１記憶部膜と、を積層する工程と、前記第１電極膜と前記第１記憶部膜とを第１方向に延在する帯状に加工する工程と、前記加工された前記第１電極膜及び前記第１記憶部膜どうしの間に犠牲層を埋め込む工程と、前記第１記憶部膜及び前記犠牲層の上に、第２電極となる第２電極膜と、第２記憶部となる第２記憶部膜と、を積層する工程と、前記第２記憶部膜の上に、前記犠牲層よりもエッチング速度が遅いマスク層を形成する工程と、前記マスク層をマスクとして、前記第２電極膜と前記第２記憶部膜とを第２方向に延在する帯状に加工する工程と、前記マスク層をマスクとして、前記第１記憶部膜の前記犠牲層から露出した部分を除去して、前記第１記憶部膜を前記第１方向に沿った側壁と前記第２方向に沿った側壁とを有する柱状に加工する工程と、前記犠牲層を除去して、前記犠牲層に覆われていた前記第１記憶部膜を露出させる工程と、前記露出した前記第１記憶部膜を除去する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、配線間の記憶部の加工不良を低減した高歩留まりの不揮発性記憶装置の製造方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
【図２】本発明の第１の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式図である。
【図３】本発明の第１の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式的断面図である。
【図４】本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
【図５】図４に続く工程順模式的断面図である。
【図６】図５に続く工程順模式的断面図である。
【図７】図６に続く工程順模式的断面図である。
【図８】図７に続く工程順模式的断面図である。
【図９】図８に続く工程順模式的断面図である。
【図１０】図９に続く工程順模式的断面図である。
【図１１】比較例の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
【図１２】図１１に続く工程順模式的断面図である。
【図１３】図１２に続く工程順模式的断面図である。
【図１４】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
【図１５】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式図である。
【図１６】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式的断面図である。
【図１７】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
【図１８】図１７に続く工程順模式的断面図である。
【図１９】本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される別の不揮発性記憶装置の構成を例示する模式的斜視図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１２】
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。  
図２は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式図である。  
すなわち、図２（ａ）は斜視図であり、図２（ｂ）は平面図である。  
図３は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式的断面図である。  
すなわち、図３（ａ）は図２（ｂ）のＡ−Ａ’断面図であり、図３（ｂ）は図２（ｂ）のＢ−Ｂ’断面図であり、図３（ｃ）は図２（ｂ）のＣ−Ｃ’断面図であり、図３（ｄ）は図２（ｂ）のＤ−Ｄ’断面図である。
【００１３】
図４は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。  
図５は、図４に続く工程順模式的断面図である。  
図６は、図５に続く工程順模式的断面図である。  
図７は、図６に続く工程順模式的断面図である。  
図８は、図７に続く工程順模式的断面図である。  
図９は、図８に続く工程順模式的断面図である。  
図１０は、図９に続く工程順模式的断面図である。  
図４〜図１０の各図において、図（ａ）は、図２（ｂ）のＡ−Ａ’線に対応する断面図であり、図（ｂ）は、図２（ｂ）のＢ−Ｂ’線に対応する断面図であり、図（ｃ）は、図２（ｂ）のＣ−Ｃ’線に対応する断面図であり、図（ａ）は、図２（ｂ）のＤ−Ｄ’線に対応する断面図である。
【００１４】
まず、図２及び図３によって、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置について説明する。  
図２及び図３に表したように、本実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置１０は、第１方向に延在する複数の第１電極１１０と、第１方向に対して非平行な第２方向に延在し、第１電極１１０の上に設けられた複数の第２電極１４０と、第１電極１１０と第２電極１４０との間に設けられ、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する第１記憶層１３２を有する第１記憶部１３０と、を有する。第１電極１１０は、例えば、基板１０５の主面１０６の上に設けられる。
【００１５】
第１方向と第２方向とは、互いに非平行であり、例えば、３次元的に交差する。以下では、第１方向と第２方向とが互いに直交する場合として説明する。
【００１６】
ここで、第１方向をＸ軸方向とし、第２方向をＸ軸方向に対して直交するＹ軸方向とする。そして、Ｘ軸方向とＹ軸方向とに直交する方向をＺ軸方向とする。基板１０５の主面１０６はＺ軸方向に対して垂直であり、Ｘ−Ｙ平面に対して平行である。第１電極１１０はＸ−Ｙ平面に平行な平面内で、Ｘ軸方向に帯状に延在する。第２電極１４０は、Ｘ−Ｙ平面に平行な平面内で、Ｙ軸方向に帯状に延在する。
【００１７】
そして、第１電極１１０と第２電極１４０とが３次元的に交差する、第１電極１１０と第２電極１４０との間に第１記憶部１３０が設けられ、これが第１メモリセル１３５となる。すなわち、不揮発性記憶装置１０は、抵抗変化膜を利用したクロスポイント型の不揮発性記憶装置である。
【００１８】
なお、例えば、第１電極１１０がビット線とされ、第２電極１４０がワード線とされる。ただし、本発明において、第１電極１１０と第２電極１４０とは、互いに入れ替えが可能であり、第１電極１１０をワード線とし、第２電極１４０をビット線としても良い。
【００１９】
第１記憶部１３０は、第１記憶層１３２を有する。第１記憶層１３２は、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する層であり、第１記憶層１３２には、抵抗変化材料や、相変化に伴って抵抗が変化する相変化材料などを用いることができる。また、第１記憶層１３２は、抵抗変化材料の層や相変化材料の層に、各種の導電膜や各種のバリア膜を積層したものを用いても良い。
【００２０】
第１記憶層１３２には、例えば、ＮｉＯｘ、ＴｉＯｘ、ＣｏＯｘ、ＴａＯｘ、ＭｎＯｘ、ＷＯｘ、Ａｌ２Ｏ３、ＦｅＯｘ、ＨｆＯｘ、ＺｎＭｎ２Ｏ４、ＺｎＦｅ２Ｏ４、ＺｎＣｏ２Ｏ４、ＺｎＣｒ２Ｏ４、ＺｎＡｌ２Ｏ４、ＣｕＣｏＯ２、ＣｕＡｌＯ２、ＮｉＷＯ４、ＮｉＴｉＯ３、ＣｏＡｌ２Ｏ４、ＭｎＡｌ２Ｏ４、ＺｎＮｉＴｉＯ４、及び、ＰｒｘＣａ１−ｘＭｎＯ３などを用いることができる。  
また、第１記憶層１３２には、上記の各種の化合物にドーパントを添加したものを用いても良い。  
ただし、本発明は上記に限らず、第１記憶層１３２に用いられる材料は任意である。
【００２１】
第１記憶部１３０は、さらに、例えばダイオードなどの第１整流素子１３１を有することができる。本具体例では、第１整流素子１３１は、第１電極１１０と第１記憶層１３２との間に設けられているが、第１整流素子１３１は、第２電極１４０と第１記憶層１３２との間に設けられても良い。第１整流素子１３１には、例えばＰＩＮダイオードやショットキーダイオードなどの各種の整流機能を有する素子を用いることができる。また、第１整流素子１３１には、整流機能を有する素子と各種の導電膜や各種のバリア膜を積層したものを用いることができる。
【００２２】
このように、不揮発性記憶装置１０においては、第１電極１１０、第１記憶部１３０及び第２電極１４０が、Ｚ軸方向に積層され、１層のメモリセルアレイ（第１メモリセルアレイ１０１）を有している。ただし、本発明の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置は、メモリセルアレイをＺ軸方向に複数積層した構成を有していても良い。以下では、まず、簡単のために、不揮発性記憶装置１０が１層のメモリセルアレイを有する場合として説明する。
【００２３】
なお、図３（ａ）〜（ｄ）に表したように、第１電極１１０と第２電極１４０との間に形成される第１メモリセル１３５の周りには、酸化シリコン等からなる第１層間絶縁膜１８０が埋め込まれている。
【００２４】
また、後述するように、第１記憶部１３０（第１整流素子１３１及び第１記憶層１３２）の加工の際に、第１記憶部１３０がテーパ形状となることがある。具体的には、第１記憶部１３０のＸ−Ｙ平面に平行な平面で切断した時の断面積が、下側（基板１０５の側）で大きく、上側（基板１０５とは反対の側）で小さくなる形状となることがある。
【００２５】
なお、本願明細書及び図面においては、説明のために、第１記憶部１３０のテーパを強調して表示し説明している。
【００２６】
本実施形態に係る不揮発性記憶装置の製造方法においては、第１記憶部１３０がテーパ形状を有している場合にも加工不良を発生させない。
【００２７】
以下、図１及び図４〜図１０を参照しながら、本実施形態に係る不揮発性記憶装置の製造方法について説明する。
【００２８】
まず、図４に表したように、基板１０５の主面１０６の上に、第１電極１１０となる第１電極膜１１０ｆと、第１記憶部１３０となる第１記憶部膜１３０ｆと、を積層する。第１記憶部膜１３０ｆは、具体的には、第１整流素子１３１となる第１整流素子膜１３１ｆと、第１記憶層１３２となる第１記憶層膜１３２ｆと、の積層膜である。  
この工程が、図１に例示したステップＳ１１０に相当する。
【００２９】
そして、図４に表したように、第１電極膜１１０ｆと第１記憶部膜１３０ｆとを第１方向（例えばＸ軸方向）に延在する帯状に加工する。ここでは、第１方向はＸ軸方向とされる。  
この工程が、図１に例示したステップＳ１２０に相当する。
【００３０】
すなわち、フォトリソグラフィによって、第１電極１１０が延在する第１方向に帯状に加工されたシリコン酸化膜のマスク（図示しない）を用いて、例えば、ＲＩＥ（Reactive Ion Etching）によって、第１電極膜１１０ｆ及び第１記憶部膜１３０ｆを加工する。
【００３１】
この時、図４に表したように、第１記憶部膜１３０ｆは、テーパ状に加工されることがある。
【００３２】
すなわち、第１電極膜１１０ｆと第１記憶部膜１３０ｆとを第１方向に延在する帯状に加工することで、第１記憶部膜１３０ｆの第１電極膜１１０ｆの側における帯の幅（すなわち、第１方向に対して垂直な方向の長さ）は、第１電極膜１１０ｆとは反対の側における帯の幅（すなわち、第１方向に対して垂直な方向の長さ）よりも長くなる。
【００３３】
そして、図５に表したように、前記加工された第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間に犠牲層１８１を埋め込む。  
この工程が、図１に例示したステップＳ１３０に相当する。
【００３４】
本具体例では、犠牲層１８１には、有機膜であるノボラック樹脂が用いられる。すなわち、第１電極膜１１０ｆ、第１記憶部膜１３０ｆ及び基板１０５の上にノボラック樹脂を塗布し、第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間にノボラック樹脂を埋め込み、熱処理でノボラック樹脂を硬化させる。
【００３５】
その後、例えば、アンモニアと酸素を含むプラズマを用いてエッチバックして、ノボラック樹脂の膜厚を減少させる。その後、プラズマＣＶＤ(Chemical Vapor Deposition)や塗布法により例えば酸化シリコンからなる第１キャップ層１８２（キャップ層）を埋め込み、ＣＭＰ（Chemical Mechanical Polishing）によって平坦化する。
【００３６】
これにより、ＣＭＰで平坦化される界面よりも下方に犠牲層１８１が配置され、その上に第１キャップ層１８２が積層された構造を形成することができ、この後の処理によって犠牲層１８１に意図しない損傷が与えられることを抑制する。なお、酸化シリコンからなる第１キャップ層１８２の膜厚は、犠牲層１８１への損傷を抑制する範囲内で、薄いことが望ましい。  
なお、この第１キャップ層１８２は必要に応じて設けられれば良く、省略しても良い。
【００３７】
その後、図６に表したように、第１電極膜１１０ｆ、第１記憶部膜１３０ｆ及び犠牲層１８１（及び第１キャップ層）の上に、第２電極１４０となる第２電極膜１４０ｆを形成する。  
この工程が、図１に例示したステップＳ１４０に相当する。
【００３８】
そして、図７に表したように、フォトリソグラフィによって第２電極１４０の形状に加工されたマスク層１５０を形成する。  
この工程が、図１に例示したステップＳ１５０に相当する。
【００３９】
このマスク層１５０は、犠牲層１８１よりもエッチング速度が遅く、例えば、犠牲層１８１としてノボラック樹脂が使用された場合には、マスク層１５０には、酸化シリコンが用いられる。
【００４０】
そして、マスク層１５０をマスクとして、第２電極膜１４０ｆを第２方向に延在する帯状に加工する。この加工には、例えばＲＩＥが用いられる。  
この工程が、図１に例示したステップＳ１６０に相当する。
【００４１】
その後、マスク層１５０をマスクとして、酸化シリコンからなる第１キャップ層１８２をドライエッチングまたは希フッ酸処理により除去する。  
なお、既に説明したように、第１キャップ層１８２は必要に応じて設けられるものであり、第１キャップ層１８２を形成しない場合には、この工程は省略される。また、第１キャップ層１８２が薄い場合には、第１キャップ層１８２を除去する工程を特に設けず、後述する工程において、他の加工の際に第１キャップ層１８２を除去しても良い。
【００４２】
そして、図８に表したように、マスク層１５０をマスクとして、第１記憶部膜１３０ｆの犠牲層１８１から露出した部分を、柱状に加工する。この柱状とは、第１方向（Ｘ軸方向）に沿った側壁と、第２方向（Ｙ軸方向）に沿った側壁とを有する形状である。  
この工程が、図１に例示したステップＳ１７０に相当する。
【００４３】
すなわち、既に説明したステップＳ１２０において、第１記憶部膜１３０ｆが、第１方向（Ｘ軸方向）に沿った側壁を有する帯状に加工されているので、ステップＳ１７０では、第１記憶部膜１３０ｆが、第２方向（Ｙ軸方向）に沿った側壁を有するように加工することで、柱状に加工する。
【００４４】
なお、本具体例では、第１記憶部膜１３０ｆの第２方向に沿った側壁もテーパを有する形状となる場合を例示している。
【００４５】
この時、図８（ｃ）に例示したように、図２（ｂ）のＣ−Ｃ’線断面においては、第１記憶部膜１３０ｆがテーパ形状を有しており、その部分において第１記憶部膜１３０ｆは犠牲層１８１に覆われているので、第１記憶部膜１３０ｆが犠牲層１８１に覆われている部分は、エッチングされずに残る。
【００４６】
そして、図９に表したように、犠牲層１８１を除去して、犠牲層１８１に覆われていた第１記憶部膜１３０ｆを露出させる。  
この工程が、図１に例示したステップＳ１７１に相当する。
【００４７】
犠牲層１８１としてノボラック樹脂を用いた場合には、例えば、酸素ガス、または、酸素とアンモニアとの混合ガス、を用いたプラズマを用いて、犠牲層１８１が除去できる。
【００４８】
この時、犠牲層１８１として、マスク層１５０（例えば酸化シリコン）よりもエッチング速度が早い、例えばノボラック樹脂が用いられているので、マスク層１５０に実質的に損傷を与えることなく、犠牲層１８１を除去できる。
【００４９】
そして、図１０に表したように、露出した第１記憶部膜１３０ｆを除去する。  
この工程が、図１に例示したステップＳ１７２に相当する。
【００５０】
そして、この後、例えば、マスク層１５０を除去し、そして、犠牲層１８１を、例えば、酸素、アンモニア、水素、水等を含むプラズマによる等方性のエッチングによって除去し、その後、第１電極膜１１０ｆ、第１記憶部膜１３０ｆ及び第２電極膜１４０ｆどうしの間に、第１層間絶縁膜１８０となる酸化シリコンを、例えばＣＶＤやＳＯＧ（Spin On Glass）等の手法によって埋め込んで、図２及び図３に例示した不揮発性記憶装置１０が形成できる。
【００５１】
なお、上記では、ステップＳ１７２の後に、犠牲層１８１を除去し、その後、第１層間絶縁膜１８０を形成したが、ステップＳ１７２の後に犠牲層１８１を除去せず、犠牲層１８１を残した状態で、第１層間絶縁膜１８０を形成しても良い。
【００５２】
（比較例）
図１１は、比較例の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。  
図１２は、図１１に続く工程順模式的断面図である。  
図１３は、図１２に続く工程順模式的断面図である。  
なお、図１１は、本実施形態に係る図７に対比される図であり、図１２は、本実施形態に係る図８に対比される図であり、図１３は、本実施形態に係る図９に対比される図である。
【００５３】
図１１に表したように、比較例の不揮発性記憶装置の製造方法においては、基板１０５の上に第１電極膜１１０ｆ及び第１記憶部膜１３０ｆを積層し（ステップＳ１１０）、第１電極膜１１０ｆと第１記憶部膜１３０ｆとを第１方向に延在する帯状に加工し（ステップＳ１２０）、その後、第１電極膜１１０ｆ及び第１記憶部膜１３０ｆのそれぞれの間に、酸化シリコンからなる層間絶縁膜１９０を埋め込む。
【００５４】
そして、第２電極１４０となる第２電極膜１４０ｆを形成し（ステップＳ１４０）、マスク層１５０を形成し（ステップＳ１５０）、このマスク層１５０をマスクとして第２電極膜１４０ｆを第２方向に延在する帯状に加工する（ステップＳ１６０）。このマスク層１５０にも層間絶縁膜１９０と同じ酸化シリコンが用いられる。
【００５５】
すなわち、本実施形態に係る製造方法においては、ステップＳ１３０においては、マスク層１５０（例えば酸化シリコン）よりもエッチング速度が早い犠牲層１８１（例えばノボラック樹脂）が、第１電極膜１１０ｆ及び第１記憶部膜１３０ｆのそれぞれの間に埋め込まれたが、比較例の製造方法の場合には、マスク層１５０とエッチング速度が同じ層間絶縁膜１９０（例えば酸化シリコン）が用いられている。
【００５６】
そして、比較例の場合には、図１２に表したように、第１記憶部膜１３０ｆの層間絶縁膜１９０から露出した部分を柱状に加工し（ステップＳ１７１）、図１３に表したように、層間絶縁膜１９０を除去しようとした際に、層間絶縁膜１９０とマスク層１５０とでエッチングの選択比が取れないため、層間絶縁膜１９０の除去のためのエッチングによって、マスク層１５０の膜厚が薄くなる。また、マスク層１５０の線幅が狭くなる。
【００５７】
すなわち、例えば、ドライエッチングで層間絶縁膜１９０（シリコン酸化膜）を除去しようとすると、マスク層１５０（シリコン酸化膜）の膜減り量が著しく、その後のドライエッチングのマスクとしては不十分となる。そして、ドライエッチングで層間絶縁膜１９０を除去する際に、層間絶縁膜１９０と第１電極膜１１０ｆとの選択比が十分でない場合、第１電極膜１１０ｆの配線部分、特に、第１電極膜１１０ｆの配線の引き出し部分がエッチングされてしまい、配線抵抗の増大や断線の問題がある。
【００５８】
一方、希フッ酸等の薬液を用いて層間絶縁膜１９０を除去しようとした場合には、等方的にエッチングされるため、マスク層１５０の横方向の後退によってマスク寸法が小さくなってしまう。また、配線端部にあるコンタクト用の引き出し線部分の下層のシリコン酸化膜も除去されるため、引き出し線部分の下方に支えとなるものがないため、薬液の乾燥時の表面張力等により倒壊する問題が発生する。
【００５９】
このように、比較例の場合には、層間絶縁膜１９０の除去工程においてマスク層１５０に損傷を与える。
【００６０】
そして、比較例の場合には、マスク層１５０の形状をある程度維持しようとすると、層間絶縁膜１９０の除去が不完全となる。
【００６１】
このため、図１３（ｃ）に表したように、残存する層間絶縁膜１９０に覆われた第１記憶部膜１３０ｆが、この後の工程で除去されずに残ってしまい、例えば第２電極１４０どうしのショートを発生させる原因となる。
【００６２】
これに対し、本実施形態に係る不揮発性記憶装置の製造方法においては、エッチング速度が相対的にマスク層１５０よりも早い材料の犠牲層１８１を用いることで、犠牲層１８１の除去の際に、マスク層１５０に損傷を与えることが抑制され、マスク層１５０から露出した領域において第１記憶部膜１３０ｆを覆っている犠牲層１８１を実質的に完全に除去できる。これにより、第１記憶部膜１３０ｆがテーパ状に加工され、第１記憶部膜１３０ｆのテーパ部分が犠牲層１８１に覆われた構成の場合においても、犠牲層１８１を完全に除去して、第１記憶部膜１３０ｆを露出させ、犠牲層１８１の影になって残存する第１記憶部膜１３０ｆを除去できる。そして、第１電極膜１１０ｆの特に配線部分における配線抵抗や断線の問題も回避できる。
【００６３】
このように、本実施形態に係る不揮発性記憶装置の製造方法によれば、配線間の記憶部の加工不良を低減した高歩留まりの不揮発性記憶装置の製造方法が提供される。
【００６４】
なお、上記では、本実施形態の効果の説明を分かりやすくするために、第１記憶部膜１３０ｆがテーパ形状を有する場合として説明したが、第１記憶部膜１３０ｆの側壁が、Ｘ−Ｙ平面に対して実質的に垂直である場合においても、本実施形態に係る製造方法を用いると、加工プロセスのマージンが拡大でき、この場合にも、配線間の記憶部の加工不良を低減し、歩留まりを向上できる。
【００６５】
本実施形態に係る不揮発性記憶装置の製造方法において、マスク層１５０と犠牲層１８１とで、マスク層１５０の方が犠牲層１８１よりもエッチング速度が遅ければ良い。
【００６６】
例えば、犠牲層１８１にノボラック樹脂等のエポキシ樹脂やアクリル樹脂等の有機膜を用いた場合には、マスク層１５０には、酸化シリコン、窒化シリコン、酸窒化シリコン及び炭化シリコンよりなる群から選択された少なくともいずれかを用いることができる。
【００６７】
犠牲層１８１として塗布型の溶液を用いる場合には、表面張力が小さく濡れ性の高いものを用いることが望ましい。これにより、加工された第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間に濡れ性良く塗布でき、ボイドなどの発生を抑制できる。
【００６８】
また、例えば、犠牲層１８１に酸化シリコンを用いた場合には、マスク層１５０は、例えば、窒化シリコン及び炭化シリコンの少なくともいずれかを用いることができる。
【００６９】
なお、既に説明したように、ステップＳ１３０（加工された第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間への犠牲層１８１の埋め込み）の後、加工された第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間に、犠牲層１８１よりもエッチング速度の遅い第１キャップ層１８２（例えば酸化シリコンからなる膜）を埋め込むことで、犠牲層１８１への損傷を抑制することができる。
【００７０】
また、ステップＳ１７１の犠牲層１８１の除去工程には、犠牲層１８１に有機材料を用いた場合には、Ｏ２、Ｈ２、Ｈ２Ｏ、ＮＨ３及びＣＨ４よりなる群からなる少なくともいずれかを有するガス含むプラズマを用いた処理を採用することができる。これにより、大きなイオンエネルギーを必要とせず、有機材料からなる犠牲層１８１をエッチングすることができ、マスク層１５０の後退量を少なくすることができ、加工プロセスのマージンが拡大できる。
【００７１】
なお、ステップＳ１７１における犠牲層１８１の除去には、例えば、マイクロ波を用いたダウンフロープラズマを用いた等方的なエッチングを用いても良く、また、例えばＲＩＥを用いた異方的なエッチングを用いても良い。
【００７２】
この時、犠牲層１８１を等方的にエッチングすると第２電極１４０（マスク層１５０）の下に位置する犠牲層１８１もエッチングされるが、異方的に犠牲層１８１をエッチングした場合は、第２電極１４０（マスク層１５０）の下に位置する犠牲層１８１は完全には除去されない。
【００７３】
また、犠牲層１８１を除去するプロセスにおいて、酸素を多く含むプラズマを用いた場合、第１電極１１０や第２電極１４０がタングステンのように酸化されやすい材料である場合や、第１記憶層１３２が酸化により特性が変化し易い場合は、第１電極膜１１０ｆ、第２電極膜１４０ｆ及び第１記憶部膜１３０ｆの側壁に、ＡＬＤ(Atomic Layer Deposition)法等によって、シリコン酸化膜やシリコン窒化膜等の保護膜を形成することで、側壁の酸化及び反応を抑制することができる。
【００７４】
（第２の実施の形態）
本発明の第２の実施の形態に係る不揮発性記憶装置の製造方法は、メモリセルアレイが複数層積層された不揮発性記憶装置に適用される。
【００７５】
図１４は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。  
図１５は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式図である。  
すなわち、図１５（ａ）は斜視図であり、図１５（ｂ）は平面図である。  
図１６は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される不揮発性記憶装置の構成を例示する模式的断面図である。  
すなわち、図１６（ａ）は図１５（ｂ）のＡ−Ａ’断面図であり、図１６（ｂ）は図１５（ｂ）のＢ−Ｂ’断面図であり、図１６（ｃ）は図１５（ｂ）のＣ−Ｃ’断面図であり、図１６（ｄ）は図１５（ｂ）のＤ−Ｄ’断面図である。  
図１７は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。  
図１８は、図１７に続く工程順模式的断面図である。    
図１５及び図１６に表したように、第２の実施形態に係る製造方法によって製造される不揮発性記憶装置２０においては、メモリセルアレイがＺ軸方向に複数積層して設けられる。第１メモリセルアレイ１０１に関しては、第１の実施形態に関して説明したのと同様とすることができるので説明を省略する。
【００７６】
不揮発性記憶装置２０においては、第１メモリセルアレイ１０１の上に、第２メモリセルアレイ２０１がＺ軸方向に積層される。  
第２メモリセルアレイ２０１は、第２電極１４０と、第３電極２４０と、第２電極１４０と第３電極２４０との間に設けられた第２記憶部２３０と、を有する。第２メモリセルアレイ２０１における第２電極１４０は、第１メモリセルアレイ１０１における第２電極１４０と兼用されている。第２電極１４０は、例えばワード線であり、第３電極２４０は、例えばビット線である。
【００７７】
また、第２記憶部２３０は、第２記憶層２３２を有する。第２記憶層２３２は、印加された電界及び通電された電流の少なくともいずれかによって抵抗が変化する層である。
【００７８】
第２記憶部２３０は、さらに、第２整流素子２３１を有することができる。本具体例では、第２整流素子２３１は、第２電極１４０と第２記憶層２３２との間に設けられているが、第２整流素子２３１は、第３電極２４０と第２記憶層２３２との間に設けられても良く、積層順は任意である。
【００７９】
第２記憶部２３０、第２記憶層２３２、第２整流素子２３１及び第３電極２４０には、第１記憶部１３０、第１記憶層１３２、第１整流素子１３１及び第１電極１１０（または第２電極１４０）に関して説明した構成及び材料を適用することができるので説明を省略する。
【００８０】
なお、図１６（ａ）〜（ｄ）に表したように、第２電極１４０と第３電極２４０との間に形成される第２メモリセル２３５の周りには、酸化シリコン等からなる第２層間絶縁膜２８０が埋め込まれている。
【００８１】
このような構成を有する不揮発性記憶装置２０の製造方法を、図１４、図１７及び図１８を参照しながら説明する。
【００８２】
まず、図１７に表したように、基板１０５の主面１０６の上に、第１電極１１０となる第１電極膜１１０ｆと、第１記憶部１３０となる第１記憶部膜１３０ｆと、を積層する（図１４に例示したステップＳ２１０）。そして、第１電極膜１１０ｆと第１記憶部膜１３０ｆとを第１方向に延在する帯状に加工する（ステップＳ２２０）。なお、この時、第１記憶部膜１３０ｆがテーパ状に加工されることがある。
【００８３】
そして、加工された第１電極膜１１０ｆ及び第１記憶部膜１３０ｆどうしの間に犠牲層１８１を埋め込む（ステップＳ２３０）。犠牲層１８１として、例えばノボラック樹脂を用いる。
【００８４】
そして、第１記憶部膜１３０ｆ及び犠牲層１８１の上に、第２電極１４０となる第２電極膜１４０ｆと、第２記憶部２３０となる第２記憶部膜２３０ｆと、を積層する（ステップＳ２４０）。第２記憶部膜２３０ｆは、例えば、第２整流素子２３１となる第２整流素子膜２３１ｆと、第２記憶層２３２となる第２記憶層膜２３２ｆと、を有する。
【００８５】
そして、第２記憶部膜２３０ｆの上に、犠牲層１８１よりもエッチング速度が遅いマスク層１５０を形成する（ステップＳ２５０）。マスク層１５０として、例えば酸化シリコンを用いる。
【００８６】
そして、マスク層１５０をマスクとして、第２電極膜１４０ｆと第２記憶部膜２３０ｆとを第２方向に延在する帯状に加工する（ステップＳ２６０）。そして、マスク層１５０をマスクとして、第１記憶部膜１３０ｆの犠牲層１８１から露出した部分を、第１方向に沿った側壁と第２方向に沿った側壁とを有する柱状に加工する（ステップＳ２７０）。
【００８７】
この時、図１７（ｃ）に例示したように、図１５（ｂ）のＣ−Ｃ’線断面においては、第１記憶部膜１３０ｆがテーパ形状を有しており、その部分において第１記憶部膜１３０ｆは犠牲層１８１に覆われているので、第１記憶部膜１３０ｆが犠牲層１８１に覆われている部分は、エッチングされずに残る。
【００８８】
そして、図１８に表したように、犠牲層１８１を除去して、犠牲層１８１に覆われていた第１記憶部膜１３０ｆを露出させる（ステップＳ２７１）。  
犠牲層１８１としてノボラック樹脂を用いた場合には、例えば、酸素ガス、または、酸素とアンモニアとの混合ガス、を用いたプラズマを用いて、犠牲層１８１が除去できる。
【００８９】
この時、犠牲層１８１として、マスク層１５０（例えば酸化シリコン）よりもエッチング速度が早い、例えばノボラック樹脂が設けられているので、マスク層１５０に実質的に損傷を与えることなく、犠牲層１８１を除去できる。
【００９０】
そして、露出した第１記憶部膜１３０ｆを除去する（ステップＳ２７２）。  
そして、この後、例えば、マスク層１５０を除去し、そして、犠牲層１８１を、例えば、酸素、アンモニア、水素、水等を含むプラズマによる等方性のエッチングによって除去し、その後、第１電極膜１１０ｆ、第１記憶部膜１３０ｆ及び第２電極膜１４０ｆどうしの間に、第１層間絶縁膜１８０となる酸化シリコンを例えばＣＶＤやＳＯＧ等の手法によって埋め込む。  
これにより、１層目のメモリセルアレイ１０１が形成できる。
【００９１】
この時、第１層間絶縁膜１８０は、例えば、基板１０５から第２電極１４０までの深さまで設け、それよりも上側には、例えばノボラック樹脂からなる２層目の犠牲層を形成し、その後、第２記憶部膜２３０ｆと２層目の犠牲層との上に、第３電極２４０となる第３電極膜を形成し、１層目のメモリセルアレイ１０１と同様にして、第３電極膜を加工し、第２記憶部膜２３０ｆを柱状に加工し、その後、第２層間絶縁膜２８０を埋め込んで、図１５及び図１６に例示した不揮発性記憶装置２０が製造できる。
【００９２】
このように、本実施形態に係る製造方法によって、メモリセルアレイが２層積層され、１層目と２層目とで、第２電極１４０が共有された不揮発性記憶装置２０が製造でき、この場合も、配線間の記憶部の加工不良を低減し、歩留まりを向上できる。
【００９３】
なお、上記では、メモリセルアレイが２層積層される場合について説明したが、メモリセルアレイが任意の数積層された不揮発性記憶装置に、本実施形態に係る不揮発性記憶装置の製造方法は応用できる。
【００９４】
図１９は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法によって製造される別の不揮発性記憶装置の構成を例示する模式的斜視図である。  
図１９に表したように、本実施形態に係る製造方法によって製造される別の不揮発性記憶装置２１は、メモリセルアレイが４層積層されている。すなわち、不揮発性記憶装置２１は、第１〜第４メモリセルアレイ１０１、２０１、３０１及び４０１を有する。それぞれのメモリセルアレイの構成は、不揮発性記憶装置１０及び２０と同様である。
【００９５】
すなわち、第３メモリセルアレイ３０１は、第３電極２４０と、第４電極３４０と、第３電極２４０と第４電極３４０との間に設けられた第３記憶部３３０と、を有す。第３記憶部３３０は、第３記憶層３３２と第３整流素子層３３１とを有す。
【００９６】
第４メモリセルアレイ４０１は、第４電極３４０と、第５電極４４０と、第４電極３４０と第５電極４４０との間に設けられた第４記憶部４３０と、を有す。第４記憶部４３０は、第４記憶層４３２と第４整流素子層４３１とを有す。
【００９７】
第３電極２４０は、第２メモリセルアレイ２０１と第３メモリセルアレイ３０１とで共有されており、第４電極３４０は、第３メモリセルアレイ３０１と第４メモリセルアレイ４０１とで共有されている。
【００９８】
このように、３層以上のメモリセルアレイを有し、積層された互いのメモリセルアレイ間で電極を共有する不揮発性記憶装置も、第２の実施形態に係る不揮発性記憶装置の製造方法を応用することで製造できる。
【００９９】
なお、メモリセルアレイが積層され、積層された互いのメモリセルアレイ間で電極を共有しない不揮発性記憶装置の場合は、第１の実施形態に係る不揮発性記憶装置の製造方法を応用することで製造できる。
【０１００】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置を構成する基板、電極、記憶部、記憶層、整流素子、層間絶縁膜など各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１０１】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１０２】
その他、本発明の実施の形態として上述した不揮発性記憶装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１０３】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【０１０４】
１０、２０、２１  不揮発性記憶装置
１０１  第１メモリセルアレイ
１０５  基板
１０６  主面
１１０  第１電極
１１０ｆ  第１電極膜
１３０  第１記憶部
１３０ｆ  第１記憶部膜
１３１  第１整流素子
１３１ｆ  第１整流素子膜
１３２  第１記憶層
１３２ｆ  第１記憶層膜
１３５  第１メモリセル
１４０  第２電極
１４０ｆ  第２電極膜
１５０  マスク層
１８０  第１層間絶縁膜
１８１  犠牲層
１８２  第１キャップ層
１９０  層間絶縁膜
２０１  第２メモリセルアレイ
２３０  第２記憶部
２３０ｆ  第２記憶部膜
２３１  第２整流素子
２３１ｆ  第２整流素子膜
２３２  第２記憶層
２３２ｆ  第２記憶層膜
２３５  第２メモリセル
２４０  第３電極
２８０  第２層間絶縁膜
３０１  第３メモリセルアレイ
３３０  第３記憶部
３３１  第３整流素子
３３２  第３記憶層
３４０  第４電極
４０１  第４メモリセルアレイ
４３０  第４記憶部
４３１  第４整流素子
４３２  第４記憶層
４４０  第５電極
【図１】
2010232227.tif 000003
【図２】
2010232227.tif 000004
【図３】
2010232227.tif 000005
【図４】
2010232227.tif 000006
【図５】
2010232227.tif 000007
【図６】
2010232227.tif 000008
【図７】
2010232227.tif 000009
【図８】
2010232227.tif 000010
【図９】
2010232227.tif 000011
【図１０】
2010232227.tif 000012
【図１１】
2010232227.tif 000013
【図１２】
2010232227.tif 000014
【図１３】
2010232227.tif 000015
【図１４】
2010232227.tif 000016
【図１５】
2010232227.tif 000017
【図１６】
2010232227.tif 000018
【図１７】
2010232227.tif 000019
【図１８】
2010232227.tif 000020
【図１９】
2010232227.tif 000021