(57)【要約】【課題】ガラス層や絶縁層を形成しなくても、めっき液による素体の浸食を抑制でき、絶縁不良の発生を防止できるセラミック積層電子部品およびその製造方法を提供する。【解決手段】本実施形態に係るセラミック積層電子部品１の製造方法は、主としてセラミックスからなる素体をバレル研磨して、素体の表層を除去する工程と、素体の端面に、ｐＨ５以上のめっき液を用いるめっきにより端子電極を形成する工程と、を有する。【選択図】図１
2010109077.tif 000002
【特許請求の範囲】
【請求項１】
主としてセラミックスからなる素体をバレル研磨して、前記素体の表層を除去する工程と、
前記素体の端面に、ｐＨ５以上のめっき液を用いるめっきにより端子電極を形成する工程と、
を有するセラミック積層電子部品の製造方法。
【請求項２】
前記素体は亜鉛を含み、前記素体の表層を除去することにより、前記素体の内部に比べて亜鉛の濃度が低い層を前記素体の表面に形成する、
請求項１に記載のセラミック積層電子部品の製造方法。
【請求項３】
前記端子電極を形成する工程において、アンモニウムイオンの濃度が０．１ｍｏｌ／Ｌ以下のめっき液でめっきを行なう、
請求項１又は２に記載のセラミック積層電子部品の製造方法。
【請求項４】
主としてセラミックスからなり、かつ亜鉛を含有する素体と、
前記素体の端面に形成された下地電極と、
前記下地電極上に形成された端子電極と、を有し、
前記素体の表層における亜鉛の濃度が、前記素体の内部に比べて低い、
セラミック積層電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックスからなる素体を備えるセラミック積層電子部品およびその製造方法に関する。
【背景技術】
【０００２】
近年、サーミスタ、コンデンサ、インダクタ、ＬＴＣＣ(Low Temperature Co-fired Ceramics)、バリスタ、及びそれらの複合体からなるセラミック積層電子部品では、セラミックスからなる素体の内部に内部電極が形成されている。素体の端面には内部電極が露出しており、素体の端面に内部電極に接続する下地電極を形成した後に、下地電極上に、めっきによりＮｉ層およびＳｎ層からなる端子電極が形成されている。
【０００３】
Ｎｉ層およびＳｎ層のめっきにおいて、セラミックスからなる素体の浸食や、素体の表面へのめっき金属の析出を防止するため、素体の表面にガラス等の被膜を施す技術が提案されている（特許文献１参照）。特許文献１では、素体の表面にスパッタリング法等によりガラス層を形成し、素体の端面に相当するガラス上にＡｇ電極（下地電極）を形成している。このＡｇ電極上に、めっきによりＮｉ層およびＳｎ層が形成される。特許文献１によれば、Ａｇ電極を焼成することにより、ガラスが軟化し、これにより内部電極とＡｇ電極との接続が確保されることが記載されている（特許文献１の段落００１３参照）。
【０００４】
【特許文献１】特開２００１−１３５５０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のようにガラス層を形成した場合には、内部電極と下地電極との導通不良が発生するという問題があった。また、下地電極の形成後にガラス層を形成した場合には、下地電極と端子電極の導通不良が発生するという問題がある。したがって、ガラス層や絶縁層を形成せずに、めっき液による素体の浸食を防ぐ技術が切望されている。
【０００６】
そこで、本発明は上記の事情に鑑みてなされたものであり、その目的は、ガラス層や絶縁層を形成しなくても、めっき液による素体の浸食を抑制でき、絶縁不良の発生を防止できるセラミック積層電子部品およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本発明のセラミック積層電子部品の製造方法は、主としてセラミックスからなる素体をバレル研磨して、素体の表層を除去する工程と、素体の端面に、ｐＨ５以上のめっき液を用いるめっきにより端子電極を形成する工程と、を有する。
【０００８】
上記構成では、めっきを行なう前に、素体の表層をバレル研磨により除去することにより、セラミックスからなる素体の表層のボイドや、マイクロクラック等が除去ないし埋められ、めっき液に対する耐食性の大きい層が形成される。したがって、このバレル研磨後にめっきを行なうことにより、めっきによる素体の浸食（腐食）が防止される。また、このときのめっき液をｐＨ５以上、すなわち弱酸性から塩基性の範囲に調整することにより、めっきによるセラミック素体の浸食がさらに抑制される。
【０００９】
好適には、素体は亜鉛を含む。素体が亜鉛を含む場合には、素体の表面における亜鉛の密度が、内部に比べて高いことがわかっている。この亜鉛は、耐食性の乏しい元素であり、特に酸に溶解しやすい。したがって、バレル研磨により素体表面における亜鉛の密度の高い層を除去して、素体の表面に亜鉛の密度の低い層を残すことにより、素体の表面の耐食性が向上する。
【００１０】
好適には、バレル研磨後の素体表面の凹凸が０．０５μｍ以上１μｍ以下である。表面の凹凸が１μｍよりも大きいと凸部の先端に電解が集中し、めっきが付着する傾向にあり、また表面の凹凸を０．０５μｍ以下に抑える場合はバレル研磨の際に小径のメディアを使う必要があり、この場合処理時間が大幅に伸び、生産性が大幅に悪化する。
【００１１】
好適には、素体の表層を除去する工程において、素体の表層を０．１μｍ以上除去する。素体の表面から０．１μｍ以内に、ボイド、マイクロクラック、亜鉛等の耐食性の乏しい原子が偏在していることから０．１μｍ以上除去することにより、素体の表面の耐食性が向上するからである。
【００１２】
好適には、端子電極を形成する工程において、アンモニウムイオンの濃度が０．１ｍｏｌ／Ｌ以下のめっき液でめっきを行なう。これにより、素体の浸食が低減される。
【００１３】
上記の目的を達成するため、本発明のセラミック積層電子部品は、主としてセラミックスからなり、かつ亜鉛を含有する素体と、素体の端面に形成された下地電極と、下地電極上に形成された端子電極と、を有し、素体の表層における亜鉛の濃度が、素体の内部に比べて低い。
【００１４】
上記構成では、耐食性に乏しく、特に酸に溶解しやすい亜鉛の濃度が、素体の内部に比べて、素体の表面において低くなっていることから、素体の表面の耐食性が向上する。したがって、素体の絶縁不良の発生が抑制され、長期的な信頼性に優れたセラミック積層電子部品が提供される。
【発明の効果】
【００１５】
本発明のセラミック積層電子部品およびその製造方法によれば、めっきを行なう前に、素体の表層をバレル研磨により除去することにより、セラミックスからなる素体の表層の耐食性を向上させることができ、これにより、めっき液による素体の浸食を抑制でき、絶縁不良の発生を防止できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００１７】
図１は、本実施形態に係るセラミック積層電子部品の概略構造を示す断面図である。
セラミック積層電子部品１は、セラミックスからなる素体２と、素体２内に形成された複数の内部電極３とを含む積層体４を有する。より具体的には、素体２の一方の側面（端面）から突出した端部を有する内部電極３と、素体２の他方の側面から突出した端部を有する内部電極３とが、素体２を介在させて交互に積層されている。
【００１８】
素体２の両側面に相当する部位におけるガラス層６上には、２つの下地電極７が形成されている。各下地電極７は、素体２の一方の側面から露出した内部電極３の群、あるいは素体２の他方の面から露出した内部電極３の群に電気的に接続されている。
【００１９】
下地電極７の表面には、さらに、めっきによりＮｉ層８ａ及びＳｎ層８ｂからなる端子電極８が形成されている。これらの端子電極８と、例えば、配線基板上の電極とがはんだ等により接合される。
【００２０】
以下、各構成要素について説明する。
素体２はセラミックスからなり、具体的には、半導体セラミックス又は誘電体セラミックスからなる。このようなセラミック材料に限定はなく、例えば、チタン酸バリウム、チタン酸ストロンチウム、窒化ホウ素、フェライト、チタン酸ジルコン酸鉛、炭化ケイ素、窒化ケイ素、ステアタイト、酸化亜鉛、ジルコニア等が挙げられる。本実施形態に係る製造方法は、特に素体２が耐食性の低い亜鉛を含むセラミック材料を用いる場合に有効である。
【００２１】
素体２を形成するために用いられるセラミックス粉末の合成方法としては、特に限定されるものではないが、例えば、水熱法、加水分解法、共沈法、固相法、ゾルゲル法等を用いることができ、必要に応じて仮焼が施されてもよい。
【００２２】
内部電極３には、素体２との間での確実なオーミック接触を可能とする点から、例えば、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇ、またはＡｌを主成分とする材料が用いられるが、特に材料に限定はない。内部電極３は、このような金属成分を含む導電性ペーストを印刷することにより形成される。
【００２３】
下地電極７は、電気めっきにより端子電極８を形成するための下地層として機能する。例えば、下地電極７の材料に限定はないが、例えば、金属成分としてＡｇを含む。下地電極７は、例えば、積層体４の側面への導電性ペーストの塗布および焼成により得られる。下地電極７を形成するための導電性ペーストとしては、主として、ガラス粉末（フリット）と、有機ビヒクル（バインダー）と、金属粉末とを含むものが挙げられ、導電性ペーストの焼成により、有機ビヒクルは揮散し、最終的にガラス成分および金属成分を含む下地電極７が形成される。なお、導電性ペーストには、必要に応じて、粘度調整剤、無機結合剤、酸化剤等種々の添加剤を加えてもよい。
【００２４】
端子電極８は、Ｎｉ層８ａおよびＳｎ層８ｂの積層体からなる。Ｎｉ層８ａは、Ｓｎ層８ｂと下地電極７との接触を防止して、Ｓｎによる下地電極７の腐食を防止するバリアメタルとして機能するものであり、その厚さは例えば２μｍ程度である。また、Ｓｎ層８ｂは、はんだの濡れ性を向上させる機能を有するものであり、その厚さは例えば４μｍ程度である。Ｎｉ層８ａおよびＳｎ層８ｂは、電気めっきを用いて形成される。めっき液の材料および電気めっきの条件に限定はないが、ガラス層６を溶かさないようなめっき液および電気めっき条件が選択される。ガラス層６の浸食を防ぐため、めっき液のｐＨは５以上１２以下、めっき液の温度は５０℃以下が好ましい。また、同様の理由により、めっき液は、クエン酸、グルコン酸等のキレート剤をほとんど含まない組成が好ましい。
【００２５】
次に、上記の本実施形態に係るセラミック積層電子部品１の製造方法について、図２〜図４を参照して説明する。図２〜図４は、セラミック積層電子部品１を製造する手順の一例を示す工程図である。
【００２６】
まず、図２に示すように、素体２と内部電極３との積層構造からなる積層体４を形成する。積層体４は、例えば以下のようにして製造される。
セラミック粉末、有機溶剤、有機バインダおよび可塑剤等を混合して、セラミックスラリーとした後、ドクターブレード法により成形して、シート状の素体、いわゆるセラミックグリーンシートを得る。
続いて、セラミックグリーンシート上に、Ｐｄ及び／又はＡｇを含む金属粉と、バインダ樹脂と、溶剤とを含有する導電性ペーストを印刷することにより、内部電極３のパターンを形成する。
さらに、続いて、内部電極３が形成された複数の素体２と内部電極３が形成されていない複数の素体２とを交互に積層し、それを更に加圧して積層構造体を得る。
それから、積層構造体を切断することにより個々の積層体４に分割する。これにより、切断後の積層体４の側面からは、内部電極３の端部が露出した状態となる。
次に、積層体４を、大気中で脱バインダ処理した後、焼成を行うことにより、焼結された積層体４が得られる。
図示はしないが、積層体４が亜鉛を含有する場合には、焼成後には、積層体４の表層には、亜鉛の密度が内部に比べて高い層が形成される。
【００２７】
次に、図３に示すように、素体２の側面に下地電極７を形成する。下地電極７の形成では、まず、素体２の側面に、Ａｇ及び／又はＰｄを含む金属粉と、溶剤と、有機バインダとを含む導電性ペーストを塗布し、この導電性ペーストを焼成して下地電極７を形成する。
【００２８】
次に、めっきの前処理として、積層体４をバレル研磨して、素体２の表層を除去する。このように、めっきを行なう前に、素体２の表層をバレル研磨により除去することにより、セラミックスからなる素体２の表層のボイドや、マイクロクラック等が除去ないし埋められ、めっき液に対する耐食性の大きい新たな表層が形成される。また、素体２が亜鉛を含む場合には、素体２の表層には亜鉛が大量に含まれているが、バレル研磨によりこの表層を除去し、同時に残された素体表面の亜鉛の濃度を素体内部よりも小さくできる。亜鉛
が多く含まれる表層をめっき前に除去するのみであれば希硫酸等の弱酸で前処理する方法もあるが、この場合、素体の腐蝕が軽減されない。これは表層の亜鉛をエッチングで除去するとこの部分がオープンポアとして残り、めっき中にめっき液が侵入してさらに奥にある亜鉛が偏在した素体の粒界部分などを腐蝕するが、バレル研磨で除去を行うと上記のようなオープンポアが発生しないでむしろ亜鉛の多い粒界部分などの表層にチップを構成するセラミックスもしくはメディアを構成するセラミックスのコーティング層を形成し、めっき時の耐蝕性を高めていると考えられる。
【００２９】
ここで、バレル研磨による除去量は０．１μｍ以上が好ましい。素体の表面から０．１μｍ以内に、ボイド、マイクロクラック、亜鉛等の耐食性の乏しい原子が偏在していることから０．１μｍ以上除去することにより、素体の表面の耐食性が向上するからである。
また、バレル研磨後の素体表面の凹凸が０．０５μｍ以上１μｍ以下であることが好ましい。表面の凹凸が１μｍよりも大きいと凸部の先端に電解が集中し、めっきが付着する傾向にあり、また表面の凹凸を０．０５μｍ以下に抑える場合はバレル研磨の際に小径のメディアを使う必要があり、この場合処理時間が大幅に伸び、生産性が大幅に悪化する。
【００３０】
具体的なバレル研磨の一例としては、例えばΦ０．５ｍｍのアルミナボール、＃３０００のアルミナ研磨粉とチップをポリポッドに水と共に投入し２００ｒｐｍで２時間処理すればよい。アルミナボール径がΦ０．３ｍｍより小さいと、表面の凹凸が小さくできるが、素体表面の除去能力は減少し、処理時間が長くなり、生産性が悪くなるので好ましくない。
上記バレル研磨処理時に下地電極７の表面も除去され、下地電極７の表面にガラス浮きがある場合でも、正常に電気めっきでＮｉ，Ｓｎ等の金属膜がほぼ連続的に形成可能となる。
【００３１】
次に、図４に示すように、下地電極７の表面に、電気めっきによりＮｉ層８ａおよびＳｎ層８ｂを順次堆積させて端子電極８を形成する。例えば、Ｎｉ層８ａの形成では、バレルめっき方式を採用し、ワット系浴を用いてＮｉを２μｍ析出させる。また、Ｓｎ層８ｂの形成では、バレルめっき方式を採用し、中性錫めっき浴を用いて、Ｓｎを４μｍ析出させる。
【００３２】
上記のめっき処理では、チップをｐＨが５以上のめっき液で処理することが好ましい。これは、Ｚｎは酸に溶解しやすいからである。なお、ｐＨが５以下のめっき液でもバレル研磨を行うとめっき後の腐食層の厚さを低減することは可能であるが、めっき浴のｐＨを５以上にするとめっき後の腐食距離を実質ゼロにすることが出来る。
【００３３】
また、めっき液中のアンモニウムイオン濃度は０．１ｍｏＬ／Ｌ以下であることが好ましい。バレル研磨処理を施し、かつめっき液のｐＨが５以上であっても、めっき液中にアンモニウムイオンが大量にあると素体２の浸食が発生する場合があるからである。
【００３４】
上述した本実施形態に係るセラミック積層電子部品１の製造方法によれば、めっきを行なう前に、素体２の表層をバレル研磨により除去することにより、セラミックスからなる素体２の表層のボイドや、マイクロクラック等が除去ないし埋められ、めっき液に対する耐食性の大きい層が形成される。したがって、このバレル研磨後に端子電極８のためのめっきを行なうことにより、めっきによる素体２の浸食が防止される。なお、バレル研磨は、めっきを行なう前であればよく、例えば、積層体４の形成後、下地電極７の形成前に、バレル処理を施してもよい。
【００３５】
ここで、素体２が亜鉛を含む場合には、素体２の表面における亜鉛２の密度が、内部に比べて高いことがわかっている。この亜鉛２は、耐食性の乏しい元素であり、特に酸に溶解しやすい。したがって、バレル研磨により素体表面における亜鉛の密度の高い層を除去して、素体の表面に亜鉛の密度の低い層を残すことにより、素体の表面の耐食性が向上する。
【００３６】
また、本実施形態に係るセラミック積層電子部品１では、耐食性が乏しく、特に酸に溶解しやすい亜鉛の濃度が、素体２の内部に比べて、素体２の表面において低くなっており、かつ亜鉛の多い素体部分に通じるオープンポアが表面にないことから、素体２の表面の耐食性が向上する。したがって、素体２の絶縁不良の発生を抑制でき、長期的な信頼性に優れたセラミック積層電子部品を提供できる。
【００３７】
以下、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。
【００３８】
（実施例１）
チタン酸ストロンチウムを主組成とし、ＺｎＯを２％含む素体２で作製した１６０８サイズのコンデンサチップ１０００個を用意した。この各チップに銀ペーストで下地電極７を形成した後に、バレル研磨処理を行った。バレル研磨では、５００ｍＬのポリポッドで上記チップを１０００個、Φ０．５アルミナボールを２００ｍＬ，＃３０００のアルミナ研磨剤（粒径５μｍ）を投入し、水で満たして２００ｒｐｍで２時間処理した。
【００３９】
図５はバレル研磨処理前の素体２の表層の断面写真であり、図６はバレル研磨後の素体２の表層の断面写真である。図５及び図６を比較すると、バレル研磨による物理的衝撃により、粒子が潰されており、素材の材料の密度が高くなっていることがわかる。このように、セラミックスからなる素体２の表層のボイドや、マイクロクラック等が除去ないし埋められることから、めっき液に対する耐食性が高くなると考えられる。
【００４０】
図７はバレル研磨処理前の素体２におけるＺｎの元素マップを示す図であり、図８はバレル研磨処理後の素体２におけるＺｎの元素マップを示す図である。バレル研磨により表層が０．３μｍ程度削りとられていること、また研磨前にはＺｎが表面に偏析しており、研磨処理によりこの層が除去され、かつ素体表面のＺｎ量が素体内部よりも小さくなっていることがわかる。なお、バレル研磨処理前には、Ｚｎ以外にもＭｎが素体２の表層に多量に存在しており、ＭｎについてもＺｎと同様の結果が得られた。
【００４１】
次に、容量が３００ｍＬのバレルめっき装置でめっきを行った。メディアはΦ１．２のスチールメディアを８０ｍＬ添加し、２０ｒｐｍで１．５Ａで室温で１時間めっきを行った。めっき液の組成は表１のＡ，Ｂのとおりで、水酸化ナトリウムでｐＨを４、４．５、５、５．５、６に調整した。めっき後の腐食距離（腐食量）を表２に示す。ｐＨが５以上の場合腐食は発生していないことが解る。
【００４２】
【表１】
2010109077.tif 000003
【００４３】
【表２】
2010109077.tif 000004
【００４４】
（比較例１）
バレル研磨処理をしなかった以外は実施例１と同様の条件でチップにめっきを行なった。めっき後の腐食量の測定結果を表３に示す。ｐＨが高くなると腐食距離が減少する傾向はみられるが、ｐＨが５を超えてもゼロにはならないことがわかる。
【００４５】
【表３】
2010109077.tif 000005
【００４６】
（比較例２）
バレル研磨の代わりに、めっき前にチップを１％硫酸に１分間浸漬して素体表面のＺｎの多い層を除去した。表層を含む断面のＺｎの元素マップを測定すると図８と同様に表層のＺｎの多い層は除去されていることが確認できた。このチップに実施例１と同様の条件でめっきを行なった。めっき後の腐食量の測定結果を表４に示す。腐蝕は比較例１より大きいことが解る。これは亜鉛は素体内部に均一に存在しているのではなく、粒界等に偏在しているが、エッチングで亜鉛を除去する場合、表層に通じるオープンポアを形成し、めっき中にめっき液がポア内部に侵入してさらにその奥の亜鉛を腐蝕することによると考えられる。
【００４７】
【表４】
2010109077.tif 000006
【００４８】
（実施例２）
バレル研磨時にΦ０．３のアルミナボールと０．３μｍのアルミナ研磨粉を用いる以外は実施例１と同じ条件で実験を行った。めっき後の腐食量の測定結果を表５に示す。この場合は無研磨品よりも腐食距離は小さいが実施例１より大きくまた、ｐＨが５以上のめっき液で処理しても腐食が発生している。この場合の表面粗さはＲａで０．０３μｍであったが、断面を調査すると表面の削れ量は０．０５μｍ程度と推察された。
【００４９】
【表５】
2010109077.tif 000007
【００５０】
（実施例３）
実施例１と同じ処理をしたチップを表６のＡ、Ｂ、Ｃの組成のＳｎめっき液でめっきを行った。またＡ、Ｃは水酸化ナトリウムで、ＢはアンモニアでｐＨを４、４．５、５、５．５、６に調整した。またＡではｐＨが７及び８のめっき液も作成した。めっき後の腐食量の測定結果を表７に示す。ｐＨが５以上の場合腐食は発生していないこと、またアンモニアを含まないめっき液の方が好ましいことがわかる。その原因は明確ではないが、アンモニアはキレート作用を有するため、チップの粒界成分を溶解させてしまうためと考えられる。
【００５１】
【表６】
2010109077.tif 000008
【００５２】
【表７】
2010109077.tif 000009
【００５３】
（比較例３）
バレル研磨処理をしないチップを用いて、実施例３と同様の実験を行った。腐食量の測定結果を表８に示す。ｐＨが高くなると腐食距離が減少する傾向はみられるが、ｐＨが５を超えても腐食距離はＡ、Ｃでもゼロにはならないことがわかる。また同じｐＨでみると実施例２より腐食距離が大きいことがわかる。
【００５４】
【表８】
2010109077.tif 000010
【産業上の利用可能性】
【００５５】
本発明は、サーミスタ、コンデンサ、インダクタ、ＬＴＣＣ(Low Temperature Co-fired Ceramics)、バリスタ、それらの複合部品からなるセラミック積層電子部品等、および、それらを備える機器、装置、システム、設備等、ならびに、それらの製造に広く利用することができる。
【図面の簡単な説明】
【００５６】
【図１】第１実施形態に係るセラミック積層電子部品の概略断面図である。
【図２】セラミック積層電子部品を製造する手順の一例を示す工程断面図である。
【図３】セラミック積層電子部品を製造する手順の一例を示す工程断面図である。
【図４】セラミック積層電子部品を製造する手順の一例を示す工程断面図である。
【図５】バレル研磨処理前の素体２の表層の断面写真である。
【図６】バレル研磨後の素体２の表層の断面写真である。
【図７】バレル研磨処理前の素体のＺｎの元素マップを示す図である。
【図８】バレル研磨処理後の素体のＺｎの元素マップを示す図である。
【符号の説明】
【００５７】
１…セラミック積層電子部品、２…素体、３…内部電極、４…積層体、７…下地電極、８…端子電極、８ａ…Ｎｉ層、８ｂ…Ｓｎ層。
【図１】
2010109077.tif 000011
【図２】
2010109077.tif 000012
【図３】
2010109077.tif 000013
【図４】
2010109077.tif 000014
【図５】
2010109077.tif 000015
【図６】
2010109077.tif 000016
【図７】
2010109077.tif 000017
【図８】
2010109077.tif 000018