(57)【要約】【課題】対称配置される回路の特性バラツキを低減する。【解決手段】固体撮像装置７０では、中央部に設けられる画素領域２０の上端側に並列配置される複数の増幅回路が、画素領域２０の下端側に並列配置される複数の増幅回路に対して対称配置される。増幅回路はゲート長寸法が同一で並列配置される第１及び第２のフィンガーを有するトランジスタから構成される。第２のフィンガーのチャネル長方向は、第１のフィンガーのチャネル方向の逆方向である。画素領域２０の上端側の増幅回路のトランジスタのチャネル長方向は、画素領域２０の下端側の増幅回路のトランジスタのチャネル長方向と同一に設定される。【選択図】  図３
2010287706.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁ゲート型電界効果トランジスタを有する第１の回路と、
前記第１の絶縁ゲート型電界効果トランジスタと離間して対称配置され、前記第１の絶縁ゲート型電界効果トランジスタと同一チャネル型でチャネル長方向が同一方向に設定される第２の絶縁ゲート型電界効果トランジスタを有し、前記第１の回路と離間して線対称或いは点対称に配置される第２の回路と、
を具備することを特徴とする半導体集積回路装置。
【請求項２】
前記第１及び第２の絶縁ゲート型電界効果トランジスタは、ゲート長寸法が同一で、並列配置される偶数個のフィンガーを有することを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
ゲート長寸法が同一で、並列配置される第１及び第２のフィンガーが設けられ、前記第２のフィンガーのチャネル長方向が前記第１のフィンガーのチャネル長方向とは逆方向である第１の絶縁ゲート型電界効果トランジスタを有する第１の回路と、
ゲート長寸法が前記第１及び第２のフィンガーと同一で、並列配置される第３及び第４のフィンガーが設けられ、前記第３のフィンガーは前記第１のフィンガーに対して対称配置され、前記第４のフィンガーは前記第２のフィンガーに対して対称配置され、前記第４のフィンガーのチャネル長方向が前記第３のフィンガーのチャネル長方向とは逆方向であり、前記第１の絶縁ゲート型電界効果トランジスタと離間して対称配置され、前記第１の絶縁ゲート型電界効果トランジスタと同一チャネル型の第２の絶縁ゲート型電界効果トランジスタを有し、前記第１の回路と離間して線対称或いは点対称に配置される第２の回路と、
を具備し、前記第２の絶縁ゲート型電界効果トランジスタのチャネル長方向が前記第１の絶縁ゲート型電界効果トランジスタのチャネル長方向と同一に設定されることを特徴とする半導体集積回路装置。
【請求項４】
前記第１及び第２の回路は、増幅回路、コンパレータ、或いはカレントミラー回路であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路装置。
【請求項５】
複数の画素が行列状に配列される画素領域と、
第１の絶縁ゲート型電界効果トランジスタを有し、前記画素領域の一端側に設けられ、前記画素領域の第１の垂直信号線に接続される第１の増幅回路と、
前記第１の絶縁ゲート型電界効果トランジスタと離間して対称配置され、前記第１の絶縁ゲート型電界効果トランジスタと同一チャネル型でチャネル長方向が同一方向に設定される第２の絶縁ゲート型電界効果トランジスタを有し、前記画素領域の他端側に設けられ、前記画素領域の第２の垂直信号線に接続される第２の増幅回路と、
を具備することを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関する。
【背景技術】
【０００２】
増幅回路、コンパレータ、カレントミラー回路などのアナログ回路は、半導体集積回路装置の入出力部などに多用される。例えば、固体撮像装置では複数の画素が行列状に配置される画素領域に対して、差動型増幅回路が画素領域の上端側及び下端側に複数配置される。上端側の差動型増幅回路と下端側の差動型増幅回路は、同一レイアウト構成をなし、画素領域を中心に線対称に配置される（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載される固体撮像装置では、差動型増幅回路がカレントミラー回路、差動対、及び定電流源から構成される。水平方向に配置される画素領域に対して、差動型増幅回路のカレントミラー回路、差動対、及び定電流源を構成する絶縁ゲート型電界効果トランジスタのチャネル長方向が垂直方向に配置される場合、上端側及び下端側に線対称に配置される絶縁ゲート型電界効果トランジスタのチャネル長方向が異なるという問題点がある。絶縁ゲート型電界効果トランジスタのチャネル長方向が異なると、ウエーハの面方位や製造工程中でのイオン注入（例えば、チャネリング対策としての７度オフ角度のイオン注入）などの影響により、絶縁ゲート型電界効果トランジスタの閾値電圧のバラツキの増大によるオフセット電圧が発生し、差動バラツキによる出力電流のバラツキが発生するという問題点が生じる。また、画素領域を中心にして、上端側の差動型増幅回路と下端側の差動型増幅回路を点対称に配置すると、上端側及び下端側に点対称に配置される絶縁ゲート型電界効果トランジスタの垂直方向及び水平方向のチャネル長方向が異なるという問題点がある。この場合でもオフセット電圧の発生や出力電流のバラツキが発生するという問題点が生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２１７１５８号公報（頁１０、図３）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、対称配置される回路の特性バラツキを低減する半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体集積回路装置は、第１の絶縁ゲート型電界効果トランジスタを有する第１の回路と、前記第１の絶縁ゲート型電界効果トランジスタと離間して対称配置され、前記第１の絶縁ゲート型電界効果トランジスタと同一チャネル型でチャネル長方向が同一方向に設定される第２の絶縁ゲート型電界効果トランジスタを有し、前記第１の回路と離間して線対称或いは点対称に配置される第２の回路とを具備することを特徴とする。
【０００７】
更に、本発明の他態様の半導体集積回路装置は、ゲート長寸法が同一で、並列配置される第１及び第２のフィンガーが設けられ、前記第２のフィンガーのチャネル長方向が前記第１のフィンガーのチャネル長方向とは逆方向である第１の絶縁ゲート型電界効果トランジスタを有する第１の回路と、ゲート長寸法が前記第１及び第２のフィンガーと同一で、並列配置される第３及び第４のフィンガーが設けられ、前記第３のフィンガーは前記第１のフィンガーに対して対称配置され、前記第４のフィンガーは前記第２のフィンガーに対して対称配置され、前記第４のフィンガーのチャネル長方向が前記第３のフィンガーのチャネル長方向とは逆方向であり、前記第１の絶縁ゲート型電界効果トランジスタと離間して対称配置され、前記第１の絶縁ゲート型電界効果トランジスタと同一チャネル型の第２の絶縁ゲート型電界効果トランジスタを有し、前記第１の回路と離間して線対称或いは点対称に配置される第２の回路とを具備し、前記第２の絶縁ゲート型電界効果トランジスタのチャネル長方向が前記第１の絶縁ゲート型電界効果トランジスタのチャネル長方向と同一に設定されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、対称配置される回路の特性バラツキを低減する半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係る半導体集積回路装置としての固体撮像装置を示す回路図。
【図２】本発明の実施例１に係る増幅回路を示す回路図。
【図３】本発明の実施例１に係る増幅回路を示す概略平面図。
【図４】本発明の実施例１に係る比較例の増幅回路を示す概略平面図。
【図５】本発明の実施例１に係る線対称配置された場合のチャネル長方向を示す模式図。
【図６】本発明の実施例１に係る点対称配置された場合のチャネル長方向を示す模式図。
【図７】本発明の実施例２に係る増幅回路を構成するトランジスタを示す概略平面図。
【図８】本発明の実施例３に係る増幅回路を構成するトランジスタを示す概略平面図。
【図９】本発明の実施例４に係る増幅回路を構成するトランジスタを示す概略平面図。
【発明を実施するための形態】
【００１０】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
まず、本発明の実施例１に係る半導体集積回路装置について、図面を参照して説明する。図１は半導体集積回路装置としての固体撮像装置を示す回路図、図２は増幅回路を示す回路図、図３は増幅回路を示す概略平面図、図４は比較例の増幅回路を示す概略平面図である。本実施例では、線対称に配置される増幅回路を２フィンガー構造で、ドレインをフィンガーの間に設け、ソースを両端に設けたトランジスタで構成している。
【００１２】
図１に示すように、固体撮像装置７０には、画素領域２０、増幅部２ａ、増幅部２ｂ、垂直走査回路３、定電流源４ａ、及び定電流源４ｂが設けられる。固体撮像装置７０は、ＣＭＯＳで構成されるエリアイメージセンサであり、ビデオカメラ、スチルカメラ、携帯端末などに適用される。
【００１３】
固体撮像装置７０では、複数の画素（画素１ａ乃至１ｄ、・・・）が行列状に配置される画素領域２０が中央部に配置され、画素領域２０の左端側に垂直走査回路３が配置され、画素領域２０の上端側に複数の増幅部（増幅部２ｂ、・・・）が並列配置され、画素領域２０の下端側に複数の増幅部（増幅部２ａ、・・・）が並列配置される。増幅部２ｂは、画素領域２０を中心として、増幅部２ａに対して対称配置される。
【００１４】
定電流源４ａは、一端が画素１ａ、画素１ｃ、及び増幅部２ａの垂直信号線Ｌｓｓａに接続され、他端が接地電位である低電位側電源ＶＳＳに接続され、垂直信号線Ｌｓｓａに一定な電流を供給する。定電流源４ｂは、一端が画素１ｂ、画素１ｄ、及び増幅部２ｂの垂直信号線Ｌｓｓｂに接続され、他端が接地電位である低電位側電源ＶＳＳに接続され、垂直信号線Ｌｓｓｂに一定な電流を供給する。
【００１５】
垂直走査回路３は、画素領域２０の信号線Ｌａｄｒ、信号線Ｌｒｓｔ、及び信号線Ｌｒｅａｄに接続され、信号線Ｌａｄｒに制御信号であるアドレス信号、信号線Ｌｒｓｔに制御信号であるリセット信号、信号線Ｌｒｅａｄに制御信号であるリード信号をそれぞれ出力する。
【００１６】
画素１ａ乃至１ｄには、それぞれフォトダイオードＦＤ１とトランジスタＴｇ１乃至Ｔｇ４が設けられ、素子が同一配置される。画素１ａ乃至１ｄは、フォトダイオードＦＤ１で蓄積された電荷を転送する。画素１ｂは画素１ａの右端に隣接配置され、画素１ｃは画素１ａの上端に隣接配置され、画素１ｄは画素１ｃの右端に隣接配置される。
【００１７】
フォトダイオードＦＤ１は、カソードがトランジスタＴｇ１のソースに接続され、アノードが低電位側電源ＶＳＳに接続され、光を電荷に変換して蓄積する。トランジスタＴｇ１は、ゲートが信号線Ｌｒｅａｄに接続され、ドレインがトランジスタＴｇ２のゲート及びトランジスタＴｇ３のソースに接続される画素転送スイッチである。トランジスタＴｇ２は、ソースが垂直信号線（画素１ａ及び１ｃの場合が垂直信号線Ｌｓｓａ、画素１ｂ及び１ｄの場合が垂直信号線Ｌｓｓｂ）に接続され、ドレインがトランジスタＴｇ４のソースに接続されるアンプトランジスタである。トランジスタＴｇ３は、ゲートが信号線Ｌｒｓｔに接続され、ドレインが高電位側電源ＶＤＤに接続されるリセットスイッチである。トランジスタＴｇ４は、ゲートが信号線Ｌａｄｒに接続され、ドレインが高電位側電源ＶＤＤに接続されるアドレススイッチである。
【００１８】
増幅部２ａには、増幅回路ＡＰＭ１ａ、増幅回路ＡＰＭ２ａ、信号保持容量Ｃ１ａ乃至Ｃ３ａ、及びトランジスタＴａ１ａ乃至Ｔａ４ａが設けられる。増幅部２ａは、垂直信号線Ｌｓｓａを介して画素１ａ及び１ｃから読み出された画素情報を増幅処理し、増幅処理された画素情報を出力する。
【００１９】
トランジスタＴａ１ａは、ドレインが垂直信号線Ｌｓｓａに接続され、ゲートが信号線Ｌｓ１に接続され、ソースが信号保持容量Ｃ１ａ及びＣ２ａの一端に接続される。トランジスタＴａ２ａは、ドレインが信号線Ｌｖｒｅｆに接続され、ゲートが信号線Ｌｓ２に接続され、ソースが信号保持容量Ｃ１ａの他端に接続され、信号線Ｌｖｒｅｆを介してドレインに基準電圧Ｖｒｅｆが供給される。信号保持容量Ｃ１ａ及びＣ２ａは、電荷を蓄積する。
【００２０】
トランジスタＴａ３ａは、ドレインが信号保持容量Ｃ２ａの他端及び増幅回路ＡＭＰ１ａの入力側に接続され、ゲートが信号線Ｌｓ３に接続され、ソースが増幅回路ＡＭＰ１ａの出力側及び信号保持容量Ｃ３ａの一端に接続される。信号保持容量Ｃ３ａは、電荷を蓄積する。増幅回路ＡＭＰ１ａは、入力側の信号を増幅して出力側に出力する。トランジスタＴａ４ａは、ドレインが信号保持容量Ｃ３ａの他端及び増幅回路ＡＭＰ２ａの入力側に接続され、ゲートが信号線Ｌｓ４に接続され、ソースが増幅回路ＡＭＰ２ａの出力側に接続される。増幅回路ＡＭＰ２ａは、入力側の信号を増幅して出力側に出力する。
【００２１】
増幅部２ｂには、増幅回路ＡＰＭ１ｂ、増幅回路ＡＰＭ２ｂ、信号保持容量Ｃ１ｂ乃至Ｃ３ｂ、及びトランジスタＴａ１ｂ乃至Ｔａ４ｂが設けられる。増幅部２ｂは、垂直信号線Ｌｓｓｂを介して画素１ｂ及び１ｄから読み出された画素情報を増幅処理し、増幅処理された画素情報を出力する。
【００２２】
トランジスタＴａ１ｂは、ドレインが垂直信号線Ｌｓｓｂに接続され、ゲートが信号線Ｌｓ１に接続され、ソースが信号保持容量Ｃ１ｂ及びＣ２ｂの一端に接続される。トランジスタＴａ２ｂは、ドレインが信号線Ｌｖｒｅｆに接続され、ゲートが信号線Ｌｓ２に接続され、ソースが信号保持容量Ｃ１ｂの他端に接続され、信号線Ｌｖｒｅｆを介してドレインに基準電圧Ｖｒｅｆが供給される。信号保持容量Ｃ１ｂ及びＣ２ｂは、電荷を蓄積する。
【００２３】
トランジスタＴａ３ｂは、ドレインが信号保持容量Ｃ２ｂの他端及び増幅回路ＡＭＰ１ｂの入力側に接続され、ゲートが信号線Ｌｓ３に接続され、ソースが増幅回路ＡＭＰ１ｂの出力側及び信号保持容量Ｃ３ｂの一端に接続される。信号保持容量Ｃ３ｂは、電荷を蓄積する。増幅回路ＡＭＰ１ｂは、入力側の信号を増幅して出力側に出力する。トランジスタＴａ４ｂは、ドレインが信号保持容量Ｃ３ｂの他端及び増幅回路ＡＭＰ２ｂの入力側に接続され、ゲートが信号線Ｌｓ４に接続され、ソースが増幅回路ＡＭＰ２ｂの出力側に接続される。増幅回路ＡＭＰ２ｂは、入力側の信号を増幅して出力側に出力する。
【００２４】
ここで、増幅回路ＡＰＭ１ｂ及び増幅回路ＡＰＭ２ｂは、画素領域２０を中心として、増幅回路ＡＰＭ１ａ及び増幅回路ＡＰＭ２ａに対して対称配置される。
【００２５】
増幅回路ＡＰＭ１ａ、増幅回路ＡＰＭ２ａ、増幅回路ＡＰＭ１ｂ、及び増幅回路ＡＰＭ２ｂは、同様な動作を行い、同様な特性を有する。トランジスタＴａ１ａ乃至Ｔａ４ａ、トランジスタＴａ１ｂ乃至Ｔａ４ｂ、Ｔｇ１乃至Ｔｇ４には、ＮｃｈＭＯＳトランジスタを用いているが、代わりにＮｃｈＭＩＳトランジスタを用いてもよい。なお、ゲートがシリコン酸化膜から構成されるＭＯＳトランジスタとゲートがシリコン酸化膜以外の絶縁膜などから構成されるＭＩＳトランジスタは、絶縁ゲート型電界効果トランジスタと呼称される。
【００２６】
図２に示すように、画素領域２０の下端側の増幅部２ａに設けられる増幅回路ＡＭＰ１ａ及び増幅回路ＡＭＰ２ａには、カレントミラー回路１１ａ、差動対１２ａ、及び定電流源１３ａがそれぞれ設けられる。増幅回路ＡＭＰ１ａ及び増幅回路ＡＭＰ２ａでは、低電位側電源ＶＳＳが図中上側に配置され、高電位側電源ＶＤＤが図中下側に配置され、定電流源１３ａが図中上側（低電位側電源ＶＳＳ側）に配置され、カレントミラー回路１１ａが図中下側（高電位側電源ＶＤＤ側）に配置される。
【００２７】
カレントミラー回路１１ａには、トランジスタＴＲ１ａ及びＴＲ２ａが設けられる。差動対１２ａには、トランジスタＴＲ３ａ及びＴＲ４ａが設けられる。定電流源１３ａにはトランジスタＴＲ５ａが設けられる。
【００２８】
トランジスタＴＲ１ａは、ソースが高電位側電源ＶＤＤに接続され、ゲートがドレインに接続される。トランジスタＴＲ２ａは、ソースが高電位側電源ＶＤＤに接続され、ゲートがトランジスタＴＲ１ａのゲートに接続される。トランジスタＴＲ３ａは、ドレインがトランジスタＴＲ１ａのドレインに接続され、ゲートに入力信号Ｓｐｉｎが入力される。トランジスタＴＲ４ａは、ドレインがトランジスタＴＲ２ａのドレインに接続され、ゲートに入力信号Ｓｍｉｎが入力される。トランジスタＴＲ５ａは、ドレインがトランジスタＴＲ３ａ及び４ａのソースに接続され、ゲートにバイアス電圧Ｖｂｉａｓが入力され、ソースが低電位側電源ＶＳＳに接続される。
【００２９】
画素領域２０の上端側の増幅部２ｂに設けられる増幅回路ＡＭＰ１ｂ及び増幅回路ＡＭＰ２ｂには、カレントミラー回路１１ｂ、差動対１２ｂ、及び定電流源１３ｂがそれぞれ設けられる。増幅回路ＡＭＰ１ｂ及び増幅回路ＡＭＰ２ｂでは、高電位側電源ＶＤＤが図中上側に配置され、低電位側電源ＶＳＳが図中下側に配置され、定電流源１３ｂが図中下側（低電位側電源ＶＳＳ側）に配置され、カレントミラー回路１１ｂが図中上側（高電位側電源ＶＤＤ側）に配置される。
【００３０】
カレントミラー回路１１ｂには、トランジスタＴＲ１ｂ及びＴＲ２ｂが設けられる。差動対１２ｂには、トランジスタＴＲ３ｂ及びＴＲ４ｂが設けられる。定電流源１３ｂにはトランジスタＴＲ５ｂが設けられる。
【００３１】
トランジスタＴＲ１ｂは、ソースが高電位側電源ＶＤＤに接続され、ゲートがドレインに接続される。トランジスタＴＲ２ｂは、ソースが高電位側電源ＶＤＤに接続され、ゲートがトランジスタＴＲ１ｂのゲートに接続される。トランジスタＴＲ３ｂは、ドレインがトランジスタＴＲ１ｂのドレインに接続され、ゲートに入力信号Ｓｐｉｎが入力される。トランジスタＴＲ４ｂは、ドレインがトランジスタＴＲ２ｂのドレインに接続され、ゲートに入力信号Ｓｍｉｎが入力される。トランジスタＴＲ５ｂは、ドレインがトランジスタＴＲ３ｂ及び４ｂのソースに接続され、ゲートにバイアス電圧Ｖｂｉａｓが入力され、ソースが低電位側電源ＶＳＳに接続される。
【００３２】
ここで、トランジスタＴＲ１ａ、トランジスタＴＲ２ａ、トランジスタＴＲ１ｂ、及びトランジスタＴＲ２ｂには、ＰｃｈＭＯＳトランジスタを用いているが代わりにＰｃｈＭＩＳトランジスタを用いてもよい。トランジスタＴＲ３ａ乃至５ａ、及びトランジスタＴＲ３ｂ乃至５ｂには、ＮｃｈＭＯＳトランジスタを用いているが、代わりにＮｃｈＭＩＳトランジスタを用いてもよい。
【００３３】
図３に示すように、固体撮像装置７０のパターンレイアウトでは、図中の中央部に画素領域２０が水平方向に配置される。ここでは、素子領域、ゲート電極、コンタクト、及び１層目配線のレイヤのみ表示し、他のレイヤ（例えば、ウエル、ビア、２層目配線等）は図示及び説明を省略する。
【００３４】
画素領域２０の下端側には、上下方向に配置される定電流源１３ａ、差動対１２ａ、及びカレントミラー回路１１ａから構成される増幅回路が水平方向に多数隣接配置される（増幅回路ＡＭＰ１ａ、増幅回路ＡＭＰ２ａ、・・・）。定電流源１３ａが画素領域２０に隣接配置され、差動対１２ａが定電流源１３ａに隣接配置され、カレントミラー回路１１ａが差動対１２ａに隣接配置される。
【００３５】
画素領域２０の上端側には、上下方向に配置されるカレントミラー回路１１ｂ、差動対１２ｂ、及び定電流源１３ｂから構成される増幅回路が水平方向に多数隣接配置される（増幅回路ＡＭＰ１ｂ、増幅回路ＡＭＰ２ｂ、・・・）。定電流源１３ｂが画素領域２０に隣接配置され、差動対１２ｂが定電流源１３ｂに隣接配置され、カレントミラー回路１１ｂが差動対１２ｂに隣接配置される。
【００３６】
画素領域２０の上端側に多数隣接配置される増幅回路は、画素領域２０の下端側に多数隣接配置される増幅回路に対して線対称に配置される。カレントミラー回路１１ｂはカレントミラー回路１１ａに対して線対称に配置され、差動対１２ｂは差動対１２ａに対して線対称に配置され、定電流源１３ｂは定電流源１３ａに対して線対称に配置される。
【００３７】
画素領域２０の下端側に多数隣接配置される増幅回路を構成する素子領域、ゲート電極、コンタクト、及び１層目配線のレイヤと、画素領域２０の上端側に多数隣接配置される増幅回路を構成する素子領域、ゲート電極、コンタクト、及び１層目配線のレイヤとは、線対称に配置され、同一パターンレイアウトを有する。
【００３８】
なお、下端側に多数隣接配置される増幅回路を構成する素子領域、ゲート電極、コンタクトのレイヤと、画素領域２０の上端側に多数隣接配置される増幅回路を構成する素子領域、ゲート電極、及びコンタクトのレイヤを線対称に配置し、同一パターンレイアウトにしてもよい（１層目配線は変える）。
【００３９】
ここでは、カレントミラー回路１１ａを構成するトランジスタＴＲ１ａ及びＴＲ２ａ、差動対１２ａを構成するトランジスタＴＲ３ａ及びＴＲ４ａ、定電流源１３ａを構成するトランジスタＴＲ５ａ、カレントミラー回路１１ｂを構成するトランジスタＴＲ１ｂ及びＴＲ２ｂ、差動対１２ｂを構成するトランジスタＴＲ３ｂ及びＴＲ４ｂ、及び定電流源１３ｂを構成するトランジスタＴＲ５ｂは、すべて並列配置される２フィンガーの構造を有するトランジスタを使用している。２フィンガーのゲート長寸法は同一寸法に設定され、フィンガーの間にドレインが設けられ、２フィンガーの両端部にソースが設けられる。
【００４０】
カレントミラー回路１１ａを構成するトランジスタＴＲ１ａ及びＴＲ２ａとカレントミラー回路１１ｂを構成するトランジスタＴＲ１ｂ及びＴＲ２ｂは、素子領域が水平方向に配置され、２フィンガーが垂直方向に配置され、ドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、フィンガーの間のドレインから端部のソースの２方向（水平方向）となる。つまり、２つのチャネル長方向は左右対称に設定される。この結果、カレントミラー回路１１ｂを構成するトランジスタのチャネル長方向は、カレントミラー回路１１ａを構成するトランジスタのチャネル長方向に対して対称配置されることとなる。
【００４１】
差動対１２ａを構成するトランジスタＴＲ３ａ及びＴＲ４ａと差動対１２ｂを構成するトランジスタＴＲ３ｂ及びＴＲ４ｂは、素子領域が水平方向に配置され、２フィンガーが垂直方向に配置され、ドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、フィンガーの間のドレインから端部のソースの２方向（水平方向）となる。つまり、２つのチャネル長方向は左右対称に設定される。この結果、差動対１２ｂを構成するトランジスタのチャネル長方向は、差動対１２ａを構成するトランジスタのチャネル長方向に対して対称配置されることとなる。
【００４２】
定電流源１３ａを構成するトランジスタＴＲ５ａと定電流源１３ｂを構成するトランジスタＴＲ５ｂは、素子領域が垂直方向に配置され、２フィンガーが水平方向に配置され、ドレインからソース方向として表示されるチャネル長方向は、フィンガーの間のドレインから端部のソースの２方向（垂直方向）となる。つまり、２つのチャネル長方向は上下対称に設定される。この結果、定電流源１３ｂを構成するトランジスタのチャネル長方向は、定電流源１３ａを構成するトランジスタのチャネル長方向に対して対称配置されることとなる。
【００４３】
なお、定電流源１３ｂのトランジスタの画素領域２０側のフィンガーのチャネル長方向は、定電流源１３ａのトランジスタの画素領域２０側のフィンガーのチャネル長方向とは逆方向となる。定電流源１３ｂのトランジスタの画素領域２０側から離間されるフィンガーのチャネル長方向は、定電流源１３ａのトランジスタの画素領域２０側から離間されるフィンガーのチャネル長方向とは逆方向となる。
【００４４】
ここでは、フィンガーの間にドレインを設け、２フィンガーの両端部にソースを設けているが、必ずしもこれに限定されるものではない。例えば、フィンガーの間にソースを設け、２フィンガーの両端部にドレインを設けてよい。また、カレントミラー回路１１ａ及び１１ｂ、差動対１２ａ及び１２ｂ、定電流源１３ａ及び１３ｂにおいて、ドレイン及びソースの配置を適宜使い分けてもよい。更に、素子領域及び２フィンガーの配置方向を適宜変更してもよい。
【００４５】
図４に示すように、比較例の固体撮像装置のパターンレイアウトでは、図中の中央部に画素領域２０が水平方向に配置される。ここでは、素子領域、ゲート電極、及びコンタクトのレイヤのみ表示し、他のレイヤ（例えば、ウエル、ビア、１層目配線等）は図示及び説明を省略する。
【００４６】
画素領域２０の下端側には、上下方向に配置される定電流源１３ａ、差動対１２ａ、及びカレントミラー回路１１ａから構成される増幅回路が水平方向に多数隣接配置される。定電流源１３ａが画素領域２０に隣接配置され、差動対１２ａが定電流源１３ａに隣接配置され、カレントミラー回路１１ａが差動対１２ａに隣接配置される。
【００４７】
画素領域２０の上端側には、上下方向に配置されるカレントミラー回路１１ｂ、差動対１２ｂ、及び定電流源１３ｂから構成される増幅回路が水平方向に多数隣接配置される。定電流源１３ｂが画素領域２０に隣接配置され、差動対１２ｂが定電流源１３ｂに隣接配置され、カレントミラー回路１１ｂが差動対１２ｂに隣接配置される。
【００４８】
画素領域２０の上端側に多数隣接配置される増幅回路は、画素領域２０の下端側に多数隣接配置される増幅回路に対して線対称に配置される。カレントミラー回路１１ｂはカレントミラー回路１１ａに対して線対称に配置され、差動対１２ｂは差動対１２ａに対して線対称に配置され、定電流源１３ｂは定電流源１３ａに対して線対称に配置される。
【００４９】
画素領域２０の下端側に多数隣接配置される増幅回路を構成する素子領域、ゲート電極、及びコンタクトのレイヤと、画素領域２０の上端側に多数隣接配置される増幅回路を構成する素子領域、ゲート電極、及びコンタクトのレイヤとは、線対称に配置され、同一パターンレイアウトを有する。
【００５０】
ここでは、カレントミラー回路１１ａを構成するトランジスタＴＲ１ａ及びＴＲ２ａ、差動対１２ａを構成するトランジスタＴＲ３ａ及びＴＲ４ａ、定電流源１３ａを構成するトランジスタＴＲ５ａ、カレントミラー回路１１ｂを構成するトランジスタＴＲ１ｂ及びＴＲ２ｂ、差動対１２ｂを構成するトランジスタＴＲ３ｂ及びＴＲ４ｂ、定電流源１３ｂを構成するトランジスタＴＲ５ｂは、すべて１フィンガーの構造を有するトランジスタを使用している。
【００５１】
カレントミラー回路１１ａを構成するトランジスタＴＲ１ａ及びＴＲ２ａは、素子領域が垂直方向に配置され、ゲート電極が水平方向に配置され、ドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、上側から下側の方向となる。一方、カレントミラー回路１１ｂを構成するトランジスタＴＲ１ｂ及びＴＲ２ｂは、素子領域が垂直方向に配置され、ゲート電極が水平方向に配置され、ドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、下側から上側の方向となる。この結果、カレントミラー回路１１ｂを構成するトランジスタのチャネル長方向は、カレントミラー回路１１ａを構成するトランジスタのチャネル長方向に対して逆方向となる。
【００５２】
差動対１２ａを構成するトランジスタＴＲ３ａ及びＴＲ４ａは、素子領域が垂直方向に配置され、ゲート電極が水平方向に配置される。画素領域２０側のトランジスタのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、上側から下側方向となる。画素領域２０と離間する側のトランジスタのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、下側から上側方向となる。
【００５３】
一方、差動対１２ｂを構成するトランジスタＴＲ３ｂ及びＴＲ４ｂは、素子領域が垂直方向に配置され、ゲート電極が水平方向に配置される。画素領域２０側のトランジスタのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、下側から上側方向となる。画素領域２０と離間する側のトランジスタのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、上側から下側方向となる。この結果、カレントミラー回路１１ｂを構成するトランジスタのチャネル長方向は、カレントミラー回路１１ａを構成するトランジスタのチャネル長方向に対して逆方向となる。
【００５４】
定電流源１３ａを構成するトランジスタＴＲ５ａは、素子領域が垂直方向に配置され、ゲート電極が水平方向に配置され、ドレインからソース方向として表示されるチャネル長方向は、下側から上側方向となる。一方、定電流源１３ｂを構成するトランジスタＴＲ５ｂは、素子領域が垂直方向に配置され、ゲート電極が水平方向に配置され、ドレインからソース方向として表示されるチャネル長方向は、上側から下側方向となる。この結果、定電流源１３ａを構成するトランジスタのチャネル長方向は、定電流源１３ａを構成するトランジスタのチャネル長方向に対して逆方向となる。
【００５５】
つまり、本実施例の固体撮像装置７０では、下端側の増幅回路を構成するトランジスタのチャネル長方向と対称配置される上端側の増幅回路を構成するトランジスタのチャネル長方向が同一に設定されているので、ウエーハの面方位や製造工程中でのイオン注入（例えば、チャネリング対策としての７度オフ角度のイオン注入）などの影響を大幅に抑制することができる。このため、増幅回路を構成するトランジスタの閾値電圧のバラツキを大幅に抑制することができ、オフセット電圧を大幅に低減できる。また、差動バラツキによる出力電流のバラツキを大幅に低減できる。
【００５６】
これに対して、比較例の固体撮像装置では、下端側の増幅回路を構成するトランジスタのチャネル長方向と対称配置される上端側の増幅回路を構成するトランジスタのチャネル長方向が異なるので、ウエーハの面方位や製造工程中でのイオン注入（例えば、チャネリング対策としての７度オフ角度のイオン注入）などの影響を受けることとなる。このため、増幅回路を構成するトランジスタの閾値電圧のバラツキが発生し、オフセット電圧が増大する。また、差動バラツキによる出力電流のバラツキが増大する。
【００５７】
次に、対称配置されたトランジスタのチャネル長方向について、図５及び図６を参照して説明する。図５は線対称配置された場合のチャネル長方向を示す模式図、図５（ａ）は上下方向に線対称配置された場合の図、図５（ｂ）は左右方向に線対称配置された場合の図、図６は点対称配置された場合のチャネル長方向を示す模式図、図６（ａ）は上下方向に点対称配置された場合の図、図６（ｂ）は左右方向に点対称配置された場合の図である。
【００５８】
図５（ａ）に示すように、上下方向に線対称配置された場合、下端側の水平方向のチャネル長方向と上端側の水平方向のチャネル長方向は同一方向となる。一方、上端側の垂直方向のチャネル長方向は、下端側の垂直方向のチャネル長方向に対しては逆方向となる。
【００５９】
図５（ｂ）に示すように、左右方向に線対称配置された場合、左端側の垂直方向のチャネル長方向と右端側の垂直方向のチャネル長方向は同一方向となる。一方、右端側の水平方向のチャネル長方向は、左端側の水平方向のチャネル長方向に対しては逆方向となる。
【００６０】
本実施例の増幅回路を構成するトランジスタの場合、水平方向或いは垂直方向の第１のチャネル長方向と、第１のチャネル長方向とは逆方向の第２のチャネル長方向とが設けられているので、上下方向に線対称配置された場合或いは左右方向に線対称配置された場合でも対象配置されるトランジスタのチャネル長方向を同一に設定することができる。
【００６１】
図６（ａ）に示すように、上下方向に点対称配置された場合、上端側の水平方向のチャネル長方向は下端側の水平方向のチャネル長方向は逆方向となる。また、上端側の垂直方向のチャネル長方向は、下端側の垂直方向のチャネル長方向に対しては逆方向となる。
【００６２】
図６（ｂ）に示すように、左右方向に点対称配置された場合、右端側の水平方向のチャネル長方向は左端側の水平方向のチャネル長方向は逆方向となる。また、右端側の垂直方向のチャネル長方向は、左端側の垂直方向のチャネル長方向に対しては逆方向となる。
【００６３】
本実施例の増幅回路を構成するトランジスタの場合、水平方向或いは垂直方向の第１のチャネル長方向と、第１のチャネル長方向とは逆方向の第２のチャネル長方向とが設けられているので、上下方向に点対称配置された場合或いは左右方向に点対称配置された場合でも対象配置されるトランジスタのチャネル長方向を同一に設定することができる。
【００６４】
上述したように、本実施例の半導体集積回路装置では、画素領域２０、増幅部２ａ、増幅部２ｂ、垂直走査回路３、定電流源４ａ、及び定電流源４ｂが設けられる。中央部に設けられる画素領域２０の上端側に設けられる増幅部２ｂは、画素領域２０の下端側に設けられる増幅部２ａに対して対称配置される。中央部に設けられる画素領域２０の上端側に並列配置される複数の増幅回路が、画素領域２０の下端側に並列配置される複数の増幅回路に対して対称配置される。増幅回路はゲート長寸法が同一で並列配置される第１及び第２のフィンガーを有するトランジスタから構成される。第２のフィンガーのチャネル長方向は、第１のフィンガーのチャネル方向の逆方向である。画素領域２０の上端側の増幅回路のトランジスタのチャネル長方向は、画素領域２０の下端側の増幅回路のトランジスタのチャネル長方向と同一に設定される。
【００６５】
このため、ウエーハの面方位や製造工程中でのイオン注入などの影響を大幅に抑制することができる。したがって、増幅回路を構成するトランジスタの閾値電圧のバラツキを大幅に抑制することができ、オフセット電圧を大幅に低減できる。また、差動バラツキによる出力電流のバラツキを大幅に低減できる。
【００６６】
なお、本実施例では、ＣＭＯＳで構成されるエリアイメージセンサに適用しているが、複写機やファクシミリなどに用いられるリニアイメージセンサ、ＡＤＣ、ＤＡＣなどに適用することができる。また、増幅回路を上下方向に線対称配置しているが、左右方向に線対称配置、上下方向に点対称配置、或いは左右方向に点対称配置してもよい。
【実施例２】
【００６７】
次に、本発明の実施例２に係る半導体集積回路装置について、図面を参照して説明する。図７は増幅回路を構成するトランジスタを示す概略平面図である。本実施例では、線対称に配置される増幅回路を４フィンガー構造で、ソースを両端に設け、フィンガーの間にドレインとソースを交互に配置したトランジスタで構成している。
【００６８】
図７に示すように、固体撮像装置では、画素領域２０を中心として、画素領域２０の上端側に増幅回路が複数並列配置され、画素領域２０の下端側に増幅回路が複数並列配置される。
【００６９】
画素領域２０の下端側の増幅回路は、ゲート長寸法が同一で並列配置される４フィンガー構造の第１のトランジスタを使用している。画素領域２０の上端側の増幅回路は、ゲート長寸法が第１のトランジスタのゲート長寸法と同一で並列配置される４フィンガー構造で、第１のトランジスタに対して線対称に配置される第２のトランジスタを使用している。
【００７０】
第１及び第２のトランジスタは、例えばカレントミラー回路、差動対、及び定電流源に適用される。
【００７１】
第１のトランジスタを構成する素子領域、ゲート電極、コンタクト、及び１層目配線のレイヤと、第２のトランジスタを構成する素子領域、ゲート電極、コンタクト、及び１層目配線のレイヤとは、線対称に配置され、同一パターンレイアウトを有する。
【００７２】
第１のトランジスタは、素子領域が垂直方向に配置され、ゲート電極が水平方向に配置される。第１のトランジスタは、画素領域２０側から下端側方向に、ソース、ドレイン、ソース、ドレイン、ソースの順に配置される。
【００７３】
画素領域２０側の第１のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、下側から上側方向である。第１のフィンガーに隣接する第２のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、上側から下側方向である。第２のフィンガーに隣接する第３のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、下側から上側方向である。第３のフィンガーに隣接する第４のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、上側から下側方向である。
【００７４】
第２のトランジスタは、素子領域が垂直方向に配置され、ゲート電極が水平方向に配置される。第２のトランジスタは、画素領域２０側から上端側方向に、ソース、ドレイン、ソース、ドレイン、ソースの順に配置される。
【００７５】
画素領域２０側の第１のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、上側から下側方向である。第１のフィンガーに隣接する第２のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、下側から上側方向である。第２のフィンガーに隣接する第３のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、上側から下側方向である。第３のフィンガーに隣接する第４のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、下側から上側方向である。
【００７６】
この結果、画素領域２０の上端側の増幅回路を構成する第２のトランジスタのチャネル長方向は、画素領域２０の下端側の増幅回路を構成する第１のトランジスタのチャネル長方向に対して同一に設定されることとなる。
【００７７】
ここでは、ソース及びドレインの配置をソース、ドレイン、ソース、・・・、ソースの順に配置しているがドレイン、ソース、ドレイン、・・・・、ドレインの順に配置してもよい。また、素子領域を水平方向に配置し、フィンガーを垂直方向に配置してもよい。
【００７８】
上述したように、本実施例の半導体集積回路装置では、中央部に設けられる画素領域２０の上端側に並列配置される複数の増幅回路は、画素領域２０の下端側に設けられる並列配置される複数の増幅回路に対して対称配置される。増幅回路はゲート長寸法が同一で並列配置される第１乃至４のフィンガーを有するトランジスタから構成される。第２のフィンガーのチャネル長方向は、第１のフィンガーのチャネル方向の逆方向である。第３のフィンガーのチャネル長方向は、第２のフィンガーのチャネル方向の逆方向である。第４のフィンガーのチャネル長方向は、第３のフィンガーのチャネル方向の逆方向である。画素領域２０の上端側の増幅回路のトランジスタのチャネル長方向は、画素領域２０の下端側の増幅回路のトランジスタのチャネル長方向と同一に設定される。
【００７９】
このため、ウエーハの面方位や製造工程中でのイオン注入などの影響を大幅に抑制することができる。したがって、増幅回路を構成するトランジスタの閾値電圧のバラツキを大幅に抑制することができ、オフセット電圧を大幅に低減できる。また、差動バラツキによる出力電流のバラツキを大幅に低減できる。
【００８０】
なお、本実施例では、第１及び第２のトランジスタを４フィンガー構造にしているが、６フィンガー以上の偶数フィンガー構造にしてもよい。また、４フィンガー構造のトランジスタを上下方向に線対称配置しているが、左右方向に線対称配置、上下方向に点対称配置、或いは左右方向に点対称配置してもよい。
【実施例３】
【００８１】
次に、本発明の実施例３に係る半導体集積回路装置について、図面を参照して説明する。図８は増幅回路を構成するトランジスタを示す概略平面図である。本実施例では、線対称に配置される増幅回路を構成するトランジスタのパターンを変更している。
【００８２】
図８に示すように、固体撮像装置では、画素領域２０を中心として、画素領域２０の上端側に増幅回路が複数並列配置され、画素領域２０の下端側に増幅回路が複数並列配置される。
【００８３】
画素領域２０の下端側の増幅回路は、ゲート長寸法が同一で並列配置される２フィンガー構造の第１のトランジスタを使用している。画素領域２０の上端側の増幅回路は、ゲート長寸法が第１のトランジスタのゲート長寸法と同一で並列配置される２フィンガー構造で、第１のトランジスタに対して線対称に配置される第２のトランジスタを使用している。第１及び第２のトランジスタは、例えばカレントミラー回路、差動対、及び定電流源に適用される。
【００８４】
第１のトランジスタを構成する素子領域、ゲート電極、コンタクト、及び１層目配線のレイヤと、第２のトランジスタを構成する素子領域、ゲート電極、コンタクト、及び１層目配線のレイヤとは、線対称に配置され、同一パターンレイアウトを有する。
【００８５】
第１のトランジスタは、素子領域が水平方向に配置され、ゲート電極が垂直方向に配置される。第１のトランジスタは、フィンガーの間にドレインが設けられ、フィンガーの両側面側にソースが設けられる。
【００８６】
左側の第１のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、右側から左側方向である。右側の第２のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、左側から右側方向である。
【００８７】
第２のトランジスタは、素子領域が水平方向に配置され、ゲート電極が垂直方向に配置される。第２のトランジスタは、フィンガーの間にドレインが設けられ、フィンガーの両側面側にソースが設けられる。
【００８８】
左側の第１のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、右側から左側方向である。右側の第２のフィンガーのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、左側から右側方向である。
【００８９】
この結果、画素領域２０の上端側の増幅回路を構成する第２のトランジスタのチャネル長方向は、画素領域２０の下端側の増幅回路を構成する第１のトランジスタのチャネル長方向に対して同一に設定されることとなる。
【００９０】
上述したように、本実施例の半導体集積回路装置では、中央部に設けられる画素領域２０の上端側に並列配置される複数の増幅回路は、画素領域２０の下端側に設けられる並列配置される複数の増幅回路に対して対称配置される。増幅回路はゲート長寸法が同一で並列配置される第１及び第２のフィンガーを有するトランジスタから構成される。第２のフィンガーのチャネル長方向は、第１のフィンガーのチャネル方向の逆方向である。画素領域２０の上端側の増幅回路のトランジスタのチャネル長方向は、画素領域２０の下端側の増幅回路のトランジスタのチャネル長方向と同一に設定される。
【００９１】
このため、ウエーハの面方位や製造工程中でのイオン注入などの影響を大幅に抑制することができる。したがって、増幅回路を構成するトランジスタの閾値電圧のバラツキを大幅に抑制することができ、オフセット電圧を大幅に低減できる。また、差動バラツキによる出力電流のバラツキを大幅に低減できる。
【００９２】
なお、本実施例では、２フィンガー構造のトランジスタを上下方向に線対称配置しているが、左右方向に線対称配置、上下方向に点対称配置、或いは左右方向に点対称配置してもよい。
【実施例４】
【００９３】
次に、本発明の実施例４に係る半導体集積回路装置について、図面を参照して説明する。図９は増幅回路を構成するトランジスタを示す概略平面図である。本実施例では、線対称に配置される増幅回路を構成するトランジスタのパターンを変更している。
【００９４】
図９に示すように、固体撮像装置では、画素領域２０を中心として、画素領域２０の上端側に増幅回路が複数並列配置され、画素領域２０の下端側に増幅回路が複数並列配置される。
【００９５】
画素領域２０の下端側の増幅回路は、並列配置される第１及び第２の素子領域を有し、ゲート長寸法が同一の第１のトランジスタを使用している。画素領域２０の上端側の増幅回路は、並列配置される第１及び第２の素子領域を有し、ゲート長寸法が第１のトランジスタのゲート長寸法と同一の第１のトランジスタを使用している。第１及び第２のトランジスタは、例えばカレントミラー回路、差動対、及び定電流源に適用される。
【００９６】
第１のトランジスタを構成する素子領域、ゲート電極、コンタクト、及び１層目配線のレイヤと、第２のトランジスタを構成する素子領域、ゲート電極、コンタクト、及び１層目配線のレイヤとは、線対称に配置され、同一パターンレイアウトを有する。
【００９７】
第１のトランジスタは、並列配置される第１及び第２の素子領域が垂直方向に配置され、ゲート電極が水平方向に配置される。第１の素子領域の上端部にドレインが設けられ、下端部にソースが設けられる。第２の素子領域の上端部にソースが設けられ、下端部にドレインが設けられる。第１の素子領域でのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、上側から下側方向である。第２の素子領域でのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、下側から上側方向である。
【００９８】
第２のトランジスタは、並列配置される第１及び第２の素子領域が垂直方向に配置され、ゲート電極が水平方向に配置される。第１の素子領域の上端部にソースが設けられ、下端部にドレインが設けられる。第２の素子領域の上端部にドレインが設けられ、下端部にソースが設けられる。第１の素子領域でのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、下側から上側方向である。第２の素子領域でのドレインからソース方向に表示されるチャネル長方向（図中矢印表示）は、上側から下側方向である。
【００９９】
この結果、画素領域２０の上端側の増幅回路を構成する第２のトランジスタのチャネル長方向は、画素領域２０の下端側の増幅回路を構成する第１のトランジスタのチャネル長方向に対して同一に設定されることとなる。
【０１００】
なお、並列配置され、寸法幅が同一な第１及び第２の素子領域を有するトランジスタを上下方向に線対称配置しているが、左右方向に線対称配置、上下方向に点対称配置、或いは左右方向に点対称配置してもよい。また、並列配置され、寸法幅が同一な第１及び第２の素子領域を有するトランジスタの代わりに、並列配置され、寸法幅が同一な４つ以上の偶数個の素子領域を有するトランジスタを使用してもよい。
【０１０１】
上述したように、本実施例の半導体集積回路装置では、中央部に設けられる画素領域２０の上端側に並列配置される複数の増幅回路は、画素領域２０の下端側に設けられる並列配置される複数の増幅回路に対して対称配置される。増幅回路を構成するトランジスタは、垂直方向に並列配置される同一寸法幅の第１及び第２の素子領域を有し、第２の素子領域のチャネル長寸法が第１の素子領域のチャネル長寸法が同一に設定される。第２の素子領域のチャネル長方向が第１の素子領域のチャネル長方向の逆方向に設定される。上端側のトランジスタの第１の素子領域のチャネル長寸法が下端側のトランジスタの第１の素子領域のチャネル長寸法の逆方向に設定される。上端側のトランジスタの第２の素子領域のチャネル長寸法が下端側のトランジスタの第２の素子領域のチャネル長寸法の逆方向に設定される。画素領域２０の上端側の増幅回路のトランジスタのチャネル長方向は、画素領域２０の下端側の増幅回路のトランジスタのチャネル長方向と同一に設定される。
【０１０２】
このため、ウエーハの面方位や製造工程中でのイオン注入などの影響を大幅に抑制することができる。したがって、増幅回路を構成するトランジスタの閾値電圧のバラツキを大幅に抑制することができ、オフセット電圧を大幅に低減できる。また、差動バラツキによる出力電流のバラツキを大幅に低減できる。
【０１０３】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【０１０４】
実施例では、対称配置される差動型増幅回路に適用しているが、対称配置されるコンパレータ、カレントミラー回路、カスコード型増幅回路、或いはミキサ回路などにも適用することができる。また、アナログ回路ばかりでなく、対称配置され、正確な遅延量を要求される論理ゲートなどから構成される遅延回路などにも適用することができる。
【０１０５】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  第１の絶縁ゲート型電界効果トランジスタを有する第１の回路と、前記第１の絶縁ゲート型電界効果トランジスタと離間して対称配置され、前記第１の絶縁ゲート型電界効果トランジスタと同一チャネル型でチャネル長方向が同一方向に設定される第２の絶縁ゲート型電界効果トランジスタを有し、前記第１の回路と離間し、少なくとも素子領域、ゲート電極、コンタクト、及び１層目配線のレイヤが線対称或いは点対称に配置される第２の回路とを具備する半導体集積回路装置。
【０１０６】
（付記２）  前記第１及び第２の絶縁ゲート型電界効果トランジスタは、ゲート長寸法が同一で、並列配置される偶数個のフィンガーを有する付記１に記載の半導体集積回路装置。
【０１０７】
（付記３）  前記第１及び第２の絶縁ゲート型電界効果トランジスタは、並列配置され、寸法幅が同一の第１及び第２の素子領域を有し、前記第２の素子領域のチャネル長方向が前記第１の素子領域のチャネル長方向とは逆方向に設定される付記１に記載の半導体集積回路装置。
【０１０８】
（付記４）  前記第１及び第２の絶縁ゲート型電界効果トランジスタは、ＭＯＳトランジスタ或いはＭＩＳトランジスタである付記１乃至３のいずれかに記載の半導体集積回路装置。
【符号の説明】
【０１０９】
１ａ〜１ｄ  画素
２ａ、２ｂ  増幅部
３  垂直走査回路
４ａ、４ｂ、１３ａ、１３ｂ  定電流源
１１ａ、１１ｂ  カレントミラー回路
１２ａ、１２ｂ  差動対
７０  固体撮像装置
ＡＭＰ１ａ、ＡＭＰ１ｂ、ＡＭＰ２ａ、ＡＭＰ２ｂ  増幅回路
Ｃ１ａ〜Ｃ３ａ、Ｃ１ｂ〜Ｃ３ｂ  信号保持容量
ＦＤ１  フォトダイオード
Ｌａｄｒ、Ｌｒｅａｄ、Ｌｒｓｔ、Ｌｓ１〜Ｌｓ４、Ｌｖｒｅｆ  信号線
Ｌｓｓａ、Ｌｓｓｂ  垂直信号線
Ｓｍｉｎ、Ｓｐｉｎ  入力信号
Ｔａ１ａ〜Ｔａ４ａ、Ｔａ１ｂ〜Ｔａ４ｂ、Ｔｇ１〜Ｔｇ４、ＴＲ１ａ〜ＴＲ５ａ、ＴＲ１ｂ〜ＴＲ５ｂ  トランジスタ
Ｖｂｉａｓ  バイアス電圧
ＶＤＤ  高電位側電源
ＶＳＳ  低電位側電源
【図１】
2010287706.tif 000003
【図２】
2010287706.tif 000004
【図３】
2010287706.tif 000005
【図４】
2010287706.tif 000006
【図５】
2010287706.tif 000007
【図６】
2010287706.tif 000008
【図７】
2010287706.tif 000009
【図８】
2010287706.tif 000010
【図９】
2010287706.tif 000011