(57)【要約】      （修正有）【課題】イメージセンサにおいて、イメージセンサＩＣの実装隙間に対応した欠落画素を簡便な方法で補完し、低コストで画像精度をよくする。【解決手段】処理回路がｎ段目の光電変換回路の出力電圧を出力した後に、隣り合うイメージセンサＩＣの実装隙間に相当する画素の数の光電変換回路の読出し時間の間、ｎ段目の光電変換回路の出力電圧を保持する構成とした。【選択図】図２
2010199699.tif 000002
【特許請求の範囲】
【請求項１】
複数（ｍ個）のイメージセンサＩＣを一列に配置実装したイメージセンサであって、
前記イメージセンサＩＣは、
入射光の量に応じた電圧を出力する複数（ｎ個）の光電変換回路と、
前記ｎ個の光電変換回路の出力電圧が入力され、前記ｎ個の光電変換回路の出力電圧を１からｎの順に順次、所定の読出し時間の間、出力する処理回路と、
前記ｎ個の光電変換回路と前記処理回路の動作を制御する信号を出力する制御回路と、を備え、
前記処理回路は、ｎ段目の光電変換回路の出力電圧を出力した後に、隣り合うイメージセンサＩＣの実装隙間に相当する画素の数の光電変換回路の読出し時間の間、前記ｎ段目の光電変換回路の出力電圧を保持することを特徴とするイメージセンサ。
【請求項２】
ｍ番目のイメージセンサＩＣの処理回路は、ｎ段目の光電変換回路の出力電圧を出力した後に、出力電圧を保持しないことを特徴とするイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のイメージセンサＩＣを一列に配置実装したイメージセンサに関する。
【背景技術】
【０００２】
従来の画像処理装置について説明する。図５は、従来の画像処理装置を示すブロック図である。
【０００３】
画像処理装置９０は、紙などから画像をそれぞれ読み取る複数個のイメージセンサＩＣ９１、画像に基づいた各イメージセンサＩＣ９１の出力電圧を演算処理する演算処理部９２、演算処理部９２の出力電圧を外部に出力する出力部９３、及び、イメージセンサＩＣ９１とイメージセンサＩＣ９１との隙間の欠落画素を補完する画素補完部９４を有する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３５６９３３号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の技術では、イメージセンサＩＣ９１とイメージセンサＩＣ９１との隙間の欠落画素が補完するために、画素補完部９４を必要とする。従って、画像処理装置９０のコストが高くなってしまう。
【０００６】
本発明は、上記課題に鑑みてなされ、画像処理装置においてイメージセンサＩＣとイメージセンサＩＣとの隙間の欠落画素を低コストで補完できるイメージセンサを提供する。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するため、ｍ個のイメージセンサＩＣを一列に配置実装したイメージセンサであって、イメージセンサＩＣは、入射光の量に応じた電圧を出力するｎ個の光電変換回路と、入力されたｎ個の光電変換回路の出力電圧を１からｎの順に順次、所定の読出し時間の間、出力する処理回路と、ｎ個の光電変換回路と処理回路の動作を制御する信号を出力する制御回路とを備え、処理回路はｎ段目の光電変換回路の出力電圧を出力した後に、隣り合うイメージセンサＩＣの実装隙間に相当する画素の数の光電変換回路の読出し時間の間、ｎ段目の光電変換回路の出力電圧を保持することを特徴とするイメージセンサを提供する。
【発明の効果】
【０００８】
本発明のイメージセンサは、処理回路がｎ段目の光電変換回路の出力電圧を出力した後に、隣り合うイメージセンサＩＣの実装隙間に相当する画素の数の光電変換回路の読出し時間の間、ｎ段目の光電変換回路の出力電圧を保持するので、イメージセンサＩＣの実装隙間に対応した欠落画素が存在しても、簡便な方法で補完することが出来る。従って、欠落画素を補完するための特別な回路は不要になるので、画像処理装置のコストが安くなる。
【図面の簡単な説明】
【０００９】
【図１】イメージセンサを示すブロック図である。
【図２】イメージセンサＩＣを示すブロック図である。
【図３】本発明のイメージセンサＩＣの読出し動作を示すタイムチャートである。
【図４】従来の画像処理装置を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を、図面を参照して説明する。
【００１１】
まず、画像処理装置について説明する。図１は、画像処理装置を示すブロック図である。
【００１２】
イメージセンサ１は、複数のイメージセンサＩＣ５０を一列に配置実装されている。各光電変換回路は、イメージセンサＩＣ５０の長手方向にｎ個が一列に並んでいる。各光電変換回路は、例えば図１の左から右に、入射光の量に応じた電圧を順次シリアル出力する。
【００１３】
次に、イメージセンサＩＣ５０の構成について説明する。図２は、イメージセンサＩＣを示すブロック図である。
【００１４】
イメージセンサＩＣ５０は、複数（ｎ個）の光電変換回路１０、処理回路３０及び制御回路４０を備える。
【００１５】
光電変換回路１０の出力端子は、共通信号線で処理回路３０の入力端子に接続される。制御回路４０は、第一〜第五出力端子が光電変換回路１０と接続され、第六〜第七出力端子が処理回路３０に接続される。
【００１６】
光電変換回路１０は、光電変換素子１１、スイッチ１２、ソースフォロア１３、スイッチ１４〜１５、容量１６、スイッチ１７〜１８、容量１９及びソースフォロア２０を有する。
【００１７】
光電変換素子１１は、ソースフォロア１３の入力端子と接地端子との間に設けられる。スイッチ１２は、リセット電圧を入力される端子とソースフォロア１３の入力端子との間に設けられる。ソースフォロア１３は、出力端子をソースフォロア２０の入力端子にスイッチ１４〜１５を順番に介して接続される。ソースフォロア１３は、出力端子をソースフォロア２０の入力端子にスイッチ１７〜１８を順番に介して接続される。容量１６は、スイッチ１４〜１５の接続点と接地端子との間に設けられる。容量１９は、スイッチ１７〜１８の接続点と接地端子との間に設けられる。ソースフォロア２０は、出力端子をアンプ３１の入力端子に接続される。
【００１８】
処理回路３０は、アンプ３１及び３３、容量３２、サンプルホールド回路３４、スイッチ３５及び３６を有する。
【００１９】
容量３２は、アンプ３１とアンプ３３との間に設けられる。スイッチ３６は、基準電圧Ｖｒｅｆを入力される端子と、アンプ３３の入力端子の間に設けられる。アンプ３３は、出力端子をサンプルホールド回路３４の入力端子に接続される。スイッチ３５は、サンプルホールド回路３４の出力端子と出力電圧Ｖｏｕｔを出力する端子との間に設けられる。
【００２０】
制御回路４０は、第一出力端子をスイッチ１２に接続され、第二出力端子をスイッチ１４に接続され、第三出力端子をスイッチ１５に接続され、第四出力端子をスイッチ１７に接続され、第五出力端子をスイッチ１８に接続され、第六出力端子をスイッチ３５に接続され、第七出力端子をスイッチ３６に接続される。
【００２１】
１〜ｎ段目の光電変換回路１０は、入射光を電気信号Ｖｌに変換してから、出力電圧を順次出力する。処理回路３０は、１〜ｎ段目の光電変換回路１０の出力電圧に対して所定の処理を順次行ってから、出力電圧Ｖｏｕｔを出力する。また、処理回路３０は、隣り合うイメージセンサＩＣ１０の実装隙間に相当する画素の数の読出し時間の間、ｎ段目の光電変換回路１０の出力電圧に基づいた出力電圧Ｖｏｕｔを保持する。制御回路４０は、光電変換回路１０と処理回路３０のスイッチを制御する信号を出力する。
【００２２】
次に、イメージセンサＩＣ５０の動作について説明する。
【００２３】
先ず、信号Φ１がハイになりスイッチ１２がオンして、光電変換素子１１の出力端子はリセット電圧Ｖｒにリセットされる。信号Φ２がハイになりスイッチ１４がオンして、信号Φ３がローになりスイッチ１５がオフする。リセット電圧Ｖｒは、ソースフォロア１３及びスイッチ１４を介して容量１６に蓄積される。所定の蓄積時間が経過後に、信号Φ２がローになりスイッチ１４がオフし、容量１６の電荷が保持される。
【００２４】
次に、信号Φ１がローになりスイッチ１２がオフすると、光電変換素子１１は入射光の量に応じた電圧Ｖｌを出力する。光電変換素子１１が所定の期間受光した後に、信号Φ４がハイになりスイッチ１７がオンして、電圧Ｖｌはソースフォロア１３を介して容量１９に蓄積される。所定の蓄積時間が経過後に、信号Φ４がローになりスイッチ１７がオフし、容量１９の電荷が保持される。
【００２５】
ここまでの動作は、全てのイメージセンサＩＣ５０の全ての光電変換回路１０で同時に行われる。そしてこの後、１番目のイメージセンサＩＣ５０の１段目の光電変換回路１０から、ｍ番目のイメージセンサＩＣ５０のｎ段目の光電変換回路１０まで、以下のようにして順次読出し動作が行われる。
【００２６】
図２と図３を基に、イメージセンサＩＣ５０の読出し動作について説明する。図３は、イメージセンサＩＣ５０の読出し動作を示すタイムチャートである。
【００２７】
先ず、選択されたイメージセンサＩＣ５０（最初はＩＣ（１））の信号Φ６がハイになって、スイッチ３５はオンする。選択されたイメージセンサＩＣ５０の選択された光電変換回路１０（最初は１段目）の信号Φ３がハイになりスイッチ１５がオンし、リセット電圧Ｖｒはスイッチ１５とソースフォロア２０とアンプ３１とを介して容量３２に蓄積されて電圧Ｖａになる。同時に信号Φ７がハイになりスイッチ３６がオンして、電圧Ｖｂは基準電圧Ｖｒｅｆにクランプされる。電圧Ｖｂは、アンプ３３で増幅され、サンプルホールド回路３４を介して出力電圧Ｖｏｕｔとして出力される。
【００２８】
次に、信号Φ５がハイになりスイッチ１８がオンし、電気信号Ｖｌに基づいた電圧はスイッチ１８とソースフォロア２０とアンプ３１を介して電圧Ｖａになる。この時、信号Φ７がローでスイッチ３６がオフしているので、電圧Ｖａが変化した分電圧Ｖｂも変化する。電圧Ｖｂは、アンプ３３で増幅され、サンプルホールド回路３４を介して出力電圧Ｖｏｕｔとして出力される。
【００２９】
以上で、１段目の光電変換回路１０の読出し動作は終了する。１段目の光電変換回路１０の読出し動作が終了すると、２〜ｎ段目の光電変換回路１０の読出し動作が順次行われる。
【００３０】
ここで、隣り合うイメージセンサＩＣ１０の実装隙間に相当する画素の数が２画素とする。
【００３１】
イメージセンサＩＣ５０は、ｎ段目の光電変換回路１０の読出し動作が終了すると、ｎ段目の光電変換回路１０の出力電圧Ｖｏｕｔを、あらかじめ設定された光電変換回路１０の２個分の読出し時間の間保持する。その間、信号Φ３、Φ５、Φ７がローのままで、スイッチ１５、１８、３６がオフしているので、サンプルホールド回路３４によって出力電圧Ｖｏｕｔが保持される。その期間を、擬似読出し期間とし、画素データを擬似的に補完することが出来る。
【００３２】
その後、選択されたイメージセンサＩＣ５０の信号Φ６がローになって、スイッチ３５がオフになって、読出し動作が終了する。そして、次のイメージセンサＩＣ５０が選択されて、読出し動作を開始する。
【００３３】
またこのとき、最後（ｍ番目）のイメージセンサＩＣ５０は、ｎ段目の光電変換回路１０の読出し動作が終了すると、擬似読出し期間を設けず読出し動作を終了するように、制御回路４０の制御を設定する。
【００３４】
以上説明したように、隣り合うイメージセンサＩＣ１０の実装隙間に相当する画素の数の分だけ、ｎ段目の光電変換回路１０の出力電圧Ｖｏｕｔによって擬似的に補完されるので、画像データの精度がよくなる。従って、欠落画素を補完するための特別な回路が不要になるので、画像処理装置のコストが安くなる。
【符号の説明】
【００３５】
１        イメージセンサ
１０        光電変換回路
１１        光電変換素子
１３、２０  ソースフォロア
３０        処理回路
３１、３３  アンプ
３４        サンプルホールド回路
４０        制御回路
５０        イメージセンサＩＣ
【図３】
2010199699.tif 000003
【図１】
2010199699.tif 000004
【図２】
2010199699.tif 000005
【図４】
2010199699.tif 000006