(57)【要約】【課題】テレシネ映像信号であることの判定を高精度に行う。【解決手段】現在のフィールド画像（Ｆ（ｔ））と２フィールド前のフィールド画像（Ｆ（ｔ−２））との間における差分関係を、差分判定回路５０により、フィールドを複数に分割して得られたブロックＢＬ毎に判定する。このために、ブロック毎に入力映像信号がテレシネ映像信号であることを判定することができる。【選択図】図１
2010199774.tif 000002
【特許請求の範囲】
【請求項１】
入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するテレシネ映像信号検出装置であって、
前記入力映像信号に含まれる第１フィールドと、前記第１フィールドの２フィールド前のフィールドである第２フィールドとの間で、差分の有無を判定するフィールド間差分判定部と、
前記フィールド間差分判定部により判定された差分の有無に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを判定する映像信号判定部と
を備え、
前記フィールド間差分判定部は、
前記各フィールドを複数に区分けしうるブロックを定義し、前記第１および第２フィールドについて同一位置のブロック同士の差分の有無を、ブロック毎に判定する構成であり、
前記映像信号判定部は、
前記フィールド間差分判定部により得られたブロック毎の差分の有無に基づいて、前記テレシネ映像信号であるか否かの判定を前記ブロック毎に行なう構成である、テレシネ映像信号検出装置。
【請求項２】
請求項１に記載のテレシネ映像信号検出装置であって、
前記フィールド間差分判定部は、
前記第１フィールドと前記第２フィールドとの間で同一画素位置の階調値を減算して画素差分を求める画素差分演算部と、
前記画素差分演算部により検出された１フィールド分の画素差分群を複数の前記ブロックに区分けし、各ブロックに含まれる画素差分をブロック毎に順に抽出するブロック内画素差分抽出部と、
前記抽出されたブロック毎の画素差分に基づいて、前記ブロック毎の差分の有無の判定を行うブロック毎差分判定部と
を備えるテレシネ映像信号検出装置。
【請求項３】
請求項１または２に記載のテレシネ映像信号検出装置であって、
前記フィールド間差分判定部は、さらに、
前記各ブロックを複数に区分けしうる小ブロックを定義し、前記判定により差分ありと判定されたブロックについて、当該ブロックに含まれる同一位置の小ブロック同士の差分の有無を、小ブロック毎に判定する小ブロック毎差分判定部を備え、
前記映像信号判定部は、さらに、
前記小ブロック毎差分判定部により得られた小ブロック毎の差分の有無に基づいて、前記テレシネ映像信号であるか否かの判定を前記小ブロック毎に行なう小ブロック毎映像信号判定部を備える、テレシネ映像信号検出装置。
【請求項４】
請求項１または２に記載のテレシネ映像信号検出装置であって、
前記フィールド間差分判定部によるブロック毎の判定結果を、当該ブロック以外の複数のブロックについての前記フィールド間差分判定部による判定結果に基づいて補正する補正手段を備える、テレシネ映像信号検出装置。
【請求項５】
テレシネ映像を含む映像を処理する映像処理装置であって、
請求項１ないし４のいずれかに記載のテレシネ映像信号検出装置と、
前記映像信号判定部により前記テレシネ映像信号であると判定された信号部分に対して、前記プルダウン処理に対応したＩＰ変換を施すＩＰ変換部と
を備える映像処理装置。
【請求項６】
入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するテレシネ映像信号検出方法であって、
前記入力映像信号に含まれる第１フィールドと、前記第１フィールドの２フィールド前のフィールドである第２フィールドとの間で、差分の有無を判定する第１の工程と、
前記第１の工程により判定された差分の有無に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを判定する第２の工程と
を備え、
前記第１の工程は、
前記各フィールドを複数に区分けしうるブロックを定義し、前記第１および第２フィールドについて同一位置のブロック同士の差分の有無を、ブロック毎に判定する構成であり、
前記第２の工程は、
前記第１の工程により得られたブロック毎の差分の有無に基づいて、前記テレシネ映像信号であるか否かの判定を前記ブロック毎に行なう構成である、テレシネ映像信号検出方法。
【請求項７】
入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するためのコンピュータープログラムであって、
コンピューターに、
前記入力映像信号に含まれる第１フィールドと、前記第１フィールドの２フィールド前のフィールドである第２フィールドとの間で、差分の有無を判定する第１の機能と、
前記第１の機能により判定された差分の有無に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを判定する第２の機能と
を実現させるとともに、
前記第１の機能は、
前記各フィールドを複数に区分けしうるブロックを定義し、前記第１および第２フィールドについて同一位置のブロック同士の差分の有無を、ブロック毎に判定する構成であり、
前記第２の機能は、
前記第１の機能により得られたブロック毎の差分の有無に基づいて、前記テレシネ映像信号であるか否かの判定を前記ブロック毎に行なう構成であるものとするためのコンピュータープログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出する技術に関する。
【背景技術】
【０００２】
一般に、２４フレームのプログレッシブ（順次）方式による映像信号を６０フィールドのインターレース（飛び越し）方式による映像信号に変換する場合に、例えば３２プルダウン方式と呼ばれるテレシネ変換が行われる。このテレシネ変換によれば、毎秒２４コマの映画フィルムを、毎秒６０フィールドの速度のインターレース映像信号（テレシネ映像信号）に変換することができる。
【０００３】
図１０は、３２プルダウン方式を説明するための説明図である。図示するように、３２プルダウン方式によれば、映画フィルムの２コマから５フィールドのインターレース映像信号が形成される。すなわち、映画フィルムの第１番目のコマである「Ａ」からはテレビ信号の「Ａｏ」フィールドと「Ａｅ」フィールドと「Ａｏ」フィールドとが生成され、映画フィルムの第２番目のコマである「Ｂ」からはテレビ信号の「Ｂｅ」フィールドと「Ｂｏ」フィールドとが生成されている。
【０００４】
「Ａ」コマにおいて、「Ａｏ」フィールドが繰り返し挿入されているのは速度調整のためのものである。上記「ｏ」の添字は、映画フィルムのコマの偶数番目の走査線を間引いた（奇数番目の走査線を残した）フィールドであることを示し、上記「ｅ」の添字は、映画フィルムのコマの奇数番目の走査線を間引いた（偶数番目の走査線を残した）フィールドであることを示している。このようにして変換されたフィールドＡｏ、Ａｅ、Ａｏ、Ｂｅ、Ｂｏを順次記録したものがテレシネ映像信号である。以降、この変換が繰り返されるため、３２プルダウン方式で変換されたテレシネ映像信号は５フィールドの周期性を有している。
【０００５】
上述したように、テレシネ映像信号は、５フィールドに１回の割合で同一フィールドが現れる。従来、この周期性を利用して、一つ飛んだフィールドとの間の差分の絶対値をフィールド毎に累積計算することにより、テレシネ映像信号を検出するテレシネ映像信号装置が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−６５９６４号公報
【０００７】
しかしながら、前記従来の技術では、テレシネ映像の一部に、例えば文字テロップのような３２プルダウンされていないコンテンツが挿入された映像信号である場合に、そのコンテンツ部分だけをテレシネ映像信号でないと判定することはできず、テレシネ映像信号であることの検出精度が低いという問題があった。
【０００８】
なお、このような問題は、３２プルダウン処理に限らず、全ての方式のプルダウン処理に共通する問題であった。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上述した従来の問題点を解決するためになされたものであり、テレシネ映像の一部にテレシネ変換されていないコンテンツが挿入された映像信号である場合にも、高精度で検出を行いうることを課題とする。
【課題を解決するための手段】
【００１０】
上記課題の少なくとも一部を解決するために、本発明は、以下の形態または適用例として実現することが可能である。
【００１１】
［適用例１］  入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するテレシネ映像信号検出装置であって、前記入力映像信号に含まれる第１フィールドと、前記第１フィールドの２フィールド前のフィールドである第２フィールドとの間で、差分の有無を判定するフィールド間差分判定部と、前記フィールド間差分判定部により判定された差分の有無に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを判定する映像信号判定部とを備え、前記フィールド間差分判定部は、前記各フィールドを複数に区分けしうるブロックを定義し、前記第１および第２フィールドについて同一位置のブロック同士の差分の有無を、ブロック毎に判定する構成であり、前記映像信号判定部は、前記フィールド間差分判定部により得られたブロック毎の差分の有無に基づいて、前記テレシネ映像信号であるか否かの判定を前記ブロック毎に行なう構成である、テレシネ映像信号検出装置。
【００１２】
適用例１に記載のテレシネ映像信号検出装置によれば、第１フィールドと、２フィールド前の第２フィールドとの間の差分が、フィールドを複数に区分けしうるブロック毎に検出され、その検出されたブロック毎の差分に基づいて、ブロック毎に個別にテレシネ映像信号であるか否かが判定される。このために、１フィールド内にテレシネ変換されていないコンテンツが挿入された映像信号である場合に、そのコンテンツが重畳されたブロックだけを非テレシネ映像信号であると判定することができる。したがって、適用例１に記載のテレシネ映像信号検出装置によれば、テレシネ映像信号の検出精度を高めることができるという効果を奏する。
【００１３】
［適用例２］  適用例１に記載のテレシネ映像信号検出装置であって、前記フィールド間差分判定部は、前記第１フィールドと前記第２フィールドとの間で同一画素位置の階調値を減算して画素差分を求める画素差分演算部と、前記画素差分演算部により検出された１フィールド分の画素差分群を複数の前記ブロックに区分けし、各ブロックに含まれる画素差分をブロック毎に順に抽出するブロック内画素差分抽出部と、前記抽出されたブロック毎の画素差分に基づいて、前記ブロック毎の差分の有無の判定を行うブロック毎差分判定部とを備えるテレシネ映像信号検出装置。
【００１４】
適用例２に記載のテレシネ映像信号検出装置によれば、第１フィールドと第２フィールドとの間の画素差分を求めた上で、各ブロックに含まれる画素差分をブロック毎に順に抽出する。したがって、ブロック毎のフィールド間の差分を容易に検出することができる。
【００１５】
［適用例３］  適用例１または２に記載のテレシネ映像信号検出装置であって、前記フィールド間差分判定部は、さらに、前記各ブロックを複数に区分けしうる小ブロックを定義し、前記判定により差分ありと判定されたブロックについて、当該ブロックに含まれる同一位置の小ブロック同士の差分の有無を、小ブロック毎に判定する小ブロック毎差分判定部を備え、前記映像信号判定部は、さらに、前記小ブロック毎差分判定部により得られた小ブロック毎の差分の有無に基づいて、前記テレシネ映像信号であるか否かの判定を前記小ブロック毎に行なう小ブロック毎映像信号判定部を備える、テレシネ映像信号検出装置。
【００１６】
適用例３に記載のテレシネ映像信号検出装置では、非テレシネ映像信号である可能性のある差分ありと判定されたブロックを、より細かい小ブロックに区分けして、小ブロック単位でテレシネ映像信号であるかの判定を再度行うことができる。したがって、テレシネ映像信号であることの判定をきめ細かに行うことができることから、テレシネ映像信号をより高精度に検出することができる。
【００１７】
［適用例４］  適用例１または２に記載のテレシネ映像信号検出装置であって、前記フィールド間差分判定部によるブロック毎の判定結果を、当該ブロック以外の複数のブロックについての前記フィールド間差分判定部による判定結果に基づいて補正する補正手段を備える、テレシネ映像信号検出装置。
【００１８】
適用例４に記載のテレシネ映像信号検出装置では、ブロック毎の判定結果を、当該ブロック以外の複数のブロックについての判定結果に基ついて補正することができることから、テレシネ映像信号をより高精度に検出することができる。
【００１９】
［適用例５］  テレシネ映像を含む映像を処理する映像処理装置であって、適用例１ないし４のいずれかに記載のテレシネ映像信号検出装置と、前記映像信号判定部により前記テレシネ映像信号であると判定された信号部分に対して、前記プルダウン処理に対応したＩＰ変換を施すＩＰ変換部とを備える映像処理装置。
【００２０】
適用例５に記載のテレシネ映像処理装置では、例えば１フィールド内にテレシネ変換されていないコンテンツが挿入された映像信号である場合に、そのコンテンツを除いた部分にＩＰ変換を行うことが容易にできる。したがって、高品質な映像を提供することができる。
【００２１】
［適用例６］  入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するテレシネ映像信号検出方法であって、前記入力映像信号に含まれる第１フィールドと、前記第１フィールドの２フィールド前のフィールドである第２フィールドとの間で、差分の有無を判定する第１の工程と、前記第１の工程により判定された差分の有無に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを判定する第２の工程とを備え、前記第１の工程は、前記各フィールドを複数に区分けしうるブロックを定義し、前記第１および第２フィールドについて同一位置のブロック同士の差分の有無を、ブロック毎に判定する構成であり、前記第２の工程は、前記第１の工程により得られたブロック毎の差分の有無に基づいて、前記テレシネ映像信号であるか否かの判定を前記ブロック毎に行なう構成である、テレシネ映像信号検出方法。
【００２２】
［適用例７］  入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するためのコンピュータープログラムであって、コンピューターに、前記入力映像信号に含まれる第１フィールドと、前記第１フィールドの２フィールド前のフィールドである第２フィールドとの間で、差分の有無を判定する第１の機能と、前記第１の機能により判定された差分の有無に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを判定する第２の機能とを実現させるとともに、前記第１の機能は、前記各フィールドを複数に区分けしうるブロックを定義し、前記第１および第２フィールドについて同一位置のブロック同士の差分の有無を、ブロック毎に判定する構成であり、前記第２の機能は、前記第１の機能により得られたブロック毎の差分の有無に基づいて、前記テレシネ映像信号であるか否かの判定を前記ブロック毎に行なう構成であるものとするためのコンピュータープログラム。
【００２３】
適用例６に記載のテレシネ映像信号検出方法および適用例７に記載のコンピュータープログラムによれば、適用例１に記載のテレシネ映像信号検出装置と同様に、テレシネ映像信号の検出精度を高めることができるという効果を奏する。
【００２４】
なお、本発明は、種々の態様で実現することが可能であり、例えば、前記テレシネ映像信号検出装置または前記画像表示装置の各部を実現するための方法、前記各部を実現するためのコンピュータープログラム、そのコンピュータープログラムを記録した記録媒体、そのコンピュータープログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明が適用される第１実施例としてのテレシネ映像信号検出装置１００を備える映像処理装置１０００を示すブロック図である。
【図２】１フィールド分の画素差分Ｄを複数のブロックへ分割する一例を示す説明図である。
【図３】差分用バッファ６０の一例を示す説明図である。
【図４】３２プルダウン処理に対応したＩＰ変換を説明するための説明図である。
【図５】テレシネ映像信号検出装置１００により実行されるテレシネ映像検出処理を示すフローチャートである。
【図６】本発明が適用される第２実施例としてのテレシネ映像信号検出装置２００を備える映像処理装置２０００を示すブロック図である。
【図７】テレシネ映像信号検出装置２００により実行されるテレシネ映像検出処理を示すフローチャートである。
【図８】第２実施例のテレシネ映像検出処理によるブロックの細分割の様子を示す説明図である。
【図９】本発明が適用される第３実施例としてのテレシネ映像信号検出装置３００を備える映像処理装置３０００を示すブロック図である。
【図１０】３２プルダウン方式を説明するための説明図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態を、図面を参照しつつ実施例に基づいて説明する。
【００２７】
１．第１実施例：
１−Ａ．構成：
図１は、本発明が適用される第１実施例としてのテレシネ映像信号検出装置１００を備える映像処理装置１０００を示すブロック図である。図示するように、映像処理装置１０００は、テレシネ映像信号検出装置１００とＩＰ変換回路１９０とを備える。
【００２８】
テレシネ映像信号検出装置１００は、３つのフィールドメモリー１１〜１３と、画素差分演算回路２０と、ブロック内画素差分抽出回路３０と、ヒストグラム回路４１と、平均値演算回路４２と、最大値演算回路４３と、差分判定回路５０と、差分用バッファ６０と、３２プルダウン判定回路７０とを備える。
【００２９】
３つのフィールドメモリー１１〜１３は、時間的に連続する３フィールド分の入力映像（Ｆ（ｔ）、Ｆ（ｔ−１）、Ｆ（ｔ−２）：ｔは時間）を各々記憶する。なお、外部から入力される映像信号（入力映像信号）Ｖ１は、３２プルダウン処理により生成された６０フィールドのインターレース映像（テレシネ映像）を示す信号である。
【００３０】
画素差分演算回路２０は、現在のフィールド画像（Ｆ（ｔ））と２フィールド前のフィールド画像（Ｆ（ｔ−２））とをフィールドメモリー１１、１３から読み出し、同一画素位置の階調値を減算して画素毎の差分（以下、「画素差分」と呼ぶ）Ｄを求める。画素差分演算回路２０は、詳細には、フィールド内の全ての画素にわたって次式（１）の演算を行う。
【００３１】
【数１】
2010199774.tif 000003
【００３２】
ここで、Ｒxyは横ｘ、横ｙの位置にある画素についての赤色成分の階調値であり、Ｇxyは横ｘ、縦ｙの位置にある画素についての緑色成分の階調値であり、Ｂxyは横ｘ、縦ｙの位置にある画素についての青色成分の階調値である。Ｆtは現在のフィールド画像（Ｆ（ｔ））についてのものであることを示し、Ｆt-2（Ｒxy）は２フィールド前のフィールド画像（Ｆ（ｔ−２））についてのものであることを示す。Ａｂｓは絶対値を示すものである。
【００３３】
すなわち、式（１）によれば、下記の（イ）〜（ニ）の演算を行うことで、画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）を求める。
【００３４】
（イ）現在のフィールド画像（Ｆ（ｔ））上の位置（ｘ、ｙ）にある画素の赤色成分階調値Ｆt-2（Ｒxy）から、２フィールド前のフィールド画像（Ｆ（ｔ−２））上の位置（ｘ、ｙ）にある画素の赤色成分階調値Ｆt-2（Ｒxy）を引いて、その答えの絶対値を求める。
（ロ）現在のフィールド画像（Ｆ（ｔ））上の位置（ｘ、ｙ）にある画素の緑色成分階調値Ｆt-2（Ｇxy）から、２フィールド前のフィールド画像（Ｆ（ｔ−２））上の位置（ｘ、ｙ）にある画素の緑色成分階調値Ｆt-2（Ｇxy）を引いて、その答えの絶対値を求める。
（ハ）現在のフィールド画像（Ｆ（ｔ））上の位置（ｘ、ｙ）にある画素の青色成分階調値Ｆt-2（Ｂxy）から、２フィールド前のフィールド画像（Ｆ（ｔ−２））上の位置（ｘ、ｙ）にある画素の青色成分階調値Ｆt-2（Ｂxy）を引いて、その答えの絶対値を求める。
（二）上記（イ）〜（ハ）により求めた色成分毎の絶対値の平均値を、画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）とする。
【００３５】
ブロック内画素差分抽出回路３０は、画素差分演算回路２０により検出された１フィールド分の画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）を複数のブロックに分割し、各ブロックに含まれる各画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）をブロック毎に順に抽出する。以下、画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）を、必要に応じて単に「画素差分Ｄ」と呼ぶ。
【００３６】
図２は、１フィールド分の画素差分Ｄを複数のブロックへ分割する一例を示す説明図である。図中、ＳＦは、１フィールド分の画素差分Ｄの集合（画素差分群）である。この集合を「差分フィールドデータ」と呼ぶとすると、この差分フィールドデータＳＦを、等しい面積かつ等しい形状で複数のブロックＢＬに分割する。詳しくは、入力映像信号Ｖ１が、例えば６４０×２４０ピクセルのフィールド画面の大きさを備える場合、ブロックＢＬの大きさを、横方向が１６０ピクセル、縦方向が６０ピクセルとなるように予め定めることで、差分フィールドデータＳＦを横方向に４個、縦方向に４個で合計１６個に分割する。なお、ここで言う「分割する」とは、物理的にデータを分離することではなく、複数のブロックに区分けすることを意味する。
【００３７】
なお、上記ブロックＢＬは、差分フィールドデータＳＦを複数に区分けするものであるが、差分フィールドデータＳＦの生成の元になる各フィールドを複数に区分けしうるものということもできる。ブロックＢＬの大きさは、１６０×６０ピクセルに限る必要はなく、３２０×１２０、８０×３０、４０×１５等の他の大きさとしてもよい。そうして、ブロック内画素差分抽出回路３０は、各ブロックＢＬに含まれる画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）をブロックＢＬ毎に順に抽出する。
【００３８】
ヒストグラム回路４１、平均値演算回路４２、および最大値演算回路４３は、ブロック内画素差分抽出回路３０で抽出された１ブロック分の画素差分Ｄを用いて、下記の通りの処理を行う。
【００３９】
ヒストグラム回路４１は、各ブロックにおける画素差分Ｄの度数分布を求める。詳細には、画素差分演算回路２０で求められたＤ（Ｒxy，Ｇxy，Ｂxy）が、第１ないし第５の差分範囲Ｔｈ０、Ｔｈ１、Ｔｈ２、Ｔｈ３、Ｔｈ４のいずれに該当するかを判定する。そうして、１ブロック内において各差分範囲Ｔｈ０〜Ｔｈ４に該当する数をかぞえてブロック内における画素差分Ｄの大きさ分布を求める。
【００４０】
画素の階調値は、８ビットである場合には０〜２５５の値をとり、この場合には、画素差分Ｄも０〜２５５の値をとる。この場合に、第１ないし第５の差分範囲Ｔｈ０〜Ｔｈ４は、例えば下記の値をとる。
【００４１】
０≦Ｔｈ０＜４
４≦Ｔｈ１＜８
８≦Ｔｈ２＜１２
１２≦Ｔｈ３＜１６
１６≦Ｔｈ４
【００４２】
すなわち、ヒストグラム回路４１では、第１ないし第５の分布範囲Ｔｈ０〜Ｔｈ４のそれぞれに該当する画素差分Ｄの数を度数分布Ｈｉｓとして出力する。
【００４３】
平均値演算回路４２は、各ブロックに含まれる全画素についての画素差分Ｄの総和をブロック内の画素数で割った平均値Ａｖｅを求める。最大値演算回路４３は、各ブロックに含まれる各画素の画素差分Ｄのうちの最大値Ｍａｘを求める。
【００４４】
差分判定回路５０は、ヒストグラム回路４１により検出されたブロック内の度数分布Ｈｉｓ、平均値演算回路４２により検出されたブロック内の平均値Ａｖｅ、および最大値演算回路により検出されたブロック内の最大値Ｍａｘに基づいて、現在のフィールド画像（Ｆ（ｔ））と２フィールド前のフィールド画像（Ｆ（ｔ−２））とについての同一位置のブロックが、所定程度より大きい差分でもって変化する「差分あり」か、あるいは、所定程度より小さい差分である「差分なし」かを判定する。
【００４５】
上記判定は、画素の階調値が８ビットである場合に、平均値Ａｖｅが値１０以上であること、最大値Ｍａｘが値８０以上であること、度数分布ＨｉｓにおけるＴｈ３が値５以上であること、Ｔｈ４が値２以上であること、のうちのいずれか１つでも満たしたときに、「差分あり」と判定し、上記以外を「差分なし」と判定する構成である。すなわち、平均値Ａｖｅが所定値以上大きい場合、最大値Ｍａｘが所定値以上大きい場合、あるいは度数分布Ｈｉｓにおける階調値が大きい側の差分範囲で所定値以上の数が見つかるときに、「差分あり」であるとした。なお、上記判定条件は、あくまでも一例であり、数値や、数式そのものを別の条件に変えることができる。
【００４６】
差分判定回路５０は、「差分なし」と判定された場合にＳ（Same）モードである旨の差分判定結果を、「差分あり」と判定された場合にＤ（Different）モードである旨の差分判定結果を差分用バッファ６０に出力する処理を行う。
【００４７】
図３は、差分用バッファ６０の一例を示す説明図である。差分用バッファ６０には、現在を含めて時間軸で遡ること６世代にわたって差分判定結果が蓄積される。図示するように最新の差分判定結果が記録される毎に古いものから順に削除される。上記の結果、差分用バッファ６０には、ブロック毎の差分判定結果が６世代に亘ってそれぞれ保存される。なお、図示の例は１つのブロック分であり、実際はブロックの数だけ６世代分の配列が記憶されている。
【００４８】
３２プルダウン判定回路７０は、差分用バッファ６０に保存された内容に基づいて、入力映像信号は３２プルダウン処理により生成されたテレシネ映像信号であるか否かをブロック毎に判定する。[背景技術]の欄で説明したように、テレシネ映像信号は５フィールドに１回の割合で同一フィールドが出現していることから、上記判定では、差分用バッファ６０に保存された最新の差分判定結果と最も古い差分判定結果とがともにＳモードであり、かつそれら以外の差分判定結果がＤモードであるときに、テレシネ映像信号であると判定する。それ以外のときには、テレシネ映像信号でないと判定する。判定結果は、テレシネ映像信号／非テレシネ映像信号を識別しうる映像信号識別データＶＤとしてブロック毎に、テレシネ映像信号検出装置１００の外部に出力される。
【００４９】
なお、上記テレシネ映像信号であるか否かの判定の条件は、前述したものに限る必要もなく、他の条件に換えることもできる。例えば、６世代の全てがＳモードであるときは、静止画であるときであり、この場合にもテレシネ映像信号であると判定してもよい。
【００５０】
上述したブロック内画素差分抽出回路３０、ヒストグラム回路４１、平均値演算回路４２、最大値演算回路４３、および差分判定回路５０が、本発明に備えられる「フィールド間差分判定部」に対応している。３２プルダウン判定回路７０が、本発明に備えられる「映像信号判定部」に対応している。上述したテレシネ映像信号検出装置１００の構成により、入力映像信号Ｖ１が３２プルダウン処理により生成されたテレシネ映像信号であることを検出することが可能となる。
【００５１】
ＩＰ変換回路１９０は、テレシネ映像信号検出装置１００から出力した映像信号識別データＶＤを受信し、映像信号識別データＶＤに基づいて変換する処理を適宜選択し、インターレース映像信号である入力映像信号Ｖ１を６０フィールドのプログレッシブ映像に変換する（ＩＰ変換）。
【００５２】
図４は、３２プルダウン処理に対応したＩＰ変換を説明するための説明図である。図示するＩＰ変換は、図１０に示した３２プルダウン処理に対応したものである。すなわち、図１０で示した３２プルダウン処理を用いて、例えばシネマ映像をＮＴＳＣ方式のＴＶ信号として放送局から送出した場合に、図４に示すＩＰ変換では、放送局から送出されたテレシネ映像信号を６０フレームのプログレッシブ方式の表示装置に表示可能なようにＩＰ変換を行っている。
【００５３】
詳細には、３２プルダウン処理における図１０に示した編集の態様に鑑みて、テレシネ映像信号における奇数番目の走査線を残したフィールドと偶数番目の走査線を残したフィールドとを組み合わせて、６０フレームのプログレッシブ方式の映像信号を生成する。この結果、元画像の各フレームの１フレームおきに、２フレーム繰り返し、３フレーム繰り返しを行ったプログレッシブ映像が得られる。
【００５４】
図１に戻って、本実施例のＩＰ変換回路１９０では、上述したように１フィールド全体を単位としてＩＰ変換を行うのではなく、１フィールドに設定したブロック毎に個別にＩＰ変換を行う。すなわち、ＩＰ変換回路１９０は、入力映像信号Ｖ１を入力し、ブロック内画素差分抽出回路３０におけるブロック分割と等しい面積かつ等しい形状で上記入力映像信号の１フィールドを分割し、その分割した各ブロックがテレシネ映像信号であるか否かをテレシネ映像信号検出装置１００から入力される映像信号識別データＶＤから判定し、テレシネ映像信号であると判定されたブロック内の映像信号に対しては上述した態様のＩＰ変換を行う。一方、テレシネ映像信号でないと判定されたブロック内の映像信号に対しては、上述した３２プルダウン処理に対応したＩＰ変換は行なわず、例えばデインターレース（Deinterlace)処理を施す。
【００５５】
上記の結果、ＩＰ変換回路１９０により、入力映像信号Ｖ１は６０フレームのプログレッシブ方式の映像信号Ｖ２に変換され、図示しない表示装置に出力される。
【００５６】
テレシネ映像信号検出装置１００の全体の処理を次に説明する。図５は、テレシネ映像信号検出装置１００により実行されるテレシネ映像検出処理を示すフローチャートである。このテレシネ映像検出処理は、入力映像信号Ｖ１の１フィールドの伝送間隔である１／６０秒毎に繰り返し実行される。
【００５７】
図５に示すように、処理が開始されると、テレシネ映像信号検出装置１００は、まず、画素差分演算回路２０を駆動することにより、１フィールド分の入力映像信号Ｖ１を読み出して、その読み出したフィールドと、このテレシネ映像検出処理を２回前に実行した際に読み出した２フィールド前のフィールドとの間の画素差分Ｄを算出する（ステップＳ１１０）。
【００５８】
次いで、テレシネ映像信号検出装置１００は、ブロック内画素差分抽出回路３０を駆動することにより、ステップＳ１１０で求められた１フィールド分の画素差分Ｄを複数のブロックＢＬに分割し（ステップＳ１２０）、複数のブロックＢＬの中から１ブロックを選択する処理を行う（ステップＳ１２５）。上記ブロックＢＬの大きさは、予め定められもので、例えば、横方向が１６０ピクセル、縦方向が６０ピクセルである。なお、ステップＳ１２５で選択される１ブロックは、このステップＳ１２５の処理が繰り返し実行される毎に順次移行していく。その後、テレシネ映像信号検出装置１００は、同じくブロック内画素差分抽出回路３０を駆動することにより、その選択されたブロックに含まれる各画素差分Ｄを抽出する（ステップＳ１３０）。
【００５９】
次いで、テレシネ映像信号検出装置１００は、ヒストグラム回路４１、平均値演算回路４２、および最大値演算回路４３を駆動することにより、ステップＳ１３０で抽出の対象となったブロックＢＬにおける画素差分Ｄの度数分布Ｈｉｓ、平均値Ａｖｅ、および最大値Ｍａｘを算出する（ステップＳ１４０）。
【００６０】
次いで、テレシネ映像信号検出装置１００は、差分判定回路５０を駆動することにより、ステップＳ１４０で算出した度数分布Ｈｉｓ、平均値Ａｖｅ、および最大値Ｍａｘに基づいて、差分判定を行う（ステップＳ１５０）。この差分判定は、前述したとおりのもので、ＳモードもしくはＤモードであるという差分判定結果が得られる。
【００６１】
ステップＳ１５０の実行後、テレシネ映像信号検出装置１００は、ステップＳ１５０で得られた、ＳモードであるかＤモードであるかを示す差分判定結果を、差分用バッファ６０に書き込む（ステップＳ１６０）。この書込みは、図３を用いて前述したように最新の差分判定結果を記録する毎に、既に記録済のものは１世代だけより古いものに繰り下げられ、最も古いものは削除される。
【００６２】
ステップＳ１６０の実行後、テレシネ映像信号検出装置１００は、３２プルダウン判定回路７０を駆動することにより、差分用バッファ６０の内容に基づいて、入力映像信号がテレシネ映像信号であるか否かを判定し（ステップＳ１７０）、判定結果を映像信号識別データＶＤとして出力する（ステップＳ１８０）。すなわち、判定結果がテレシネ映像信号であるときには、映像信号識別データＶＤは例えば「ハイレベル」となって出力され、判定結果が非テレシネ映像信号であるときには、映像信号識別データＶＤは例えば「ロウレベル」となって出力される。
【００６３】
ステップＳ１８０の実行後、テレシネ映像信号であることの判定がなされたブロックが、ステップＳ１１０で読み出した１フィールド分に含まれる複数のブロックの中の最後のブロックであるか否かを判定し（ステップＳ１９０）、最後のブロックでないと判定された場合には、処理をステップＳ１２５に戻し、判定の対象を次のブロックに移行する。一方、ステップＳ１９０で最後のブロックであると判定された場合には、「リターン」に抜けて、このテレシネ映像信号検出処理を一旦終了する。
【００６４】
１−Ｂ．効果：
以上のように構成された第１実施例のテレシネ映像信号検出装置１００によれば、現在のフィールド画像（Ｆ（ｔ））と２フィールド前のフィールド画像（Ｆ（ｔ−２））との間で「差分あり」か「差分なし」であるかが、フィールドを複数に分割して得られたブロックＢＬ毎に判定される。このために、例えば文字テロップのような１フィールド内に３２プルダウンされていないコンテンツが挿入された映像信号である場合に、そのコンテンツが重畳されたブロックだけを非テレシネ映像信号であると判定することができる。したがって、第１実施例のテレシネ映像信号検出装置１００によれば、テレシネ映像信号の検出精度を高めることができるという効果を奏する。
【００６５】
上記効果に伴い、上記テレシネ映像信号検出装置１００を備える映像処理装置１０００によれば、例えば１フィールド内にテレシネ変換されていないコンテンツが挿入された映像信号である場合に、そのコンテンツを除いた部分にＩＰ変換を行うことが容易にできる。したがって、高品質な映像を提供することができる。
【００６６】
２．第２実施例：
図６は、本発明が適用される第２実施例としてのテレシネ映像信号検出装置２００を備える映像処理装置２０００を示すブロック図である。図示するように、映像処理装置２０００は、テレシネ映像信号検出装置２００とＩＰ変換回路１９０とを備える。ＩＰ変換回路１９０は第１実施例とほぼ同一のものである。
【００６７】
第２実施例のテレシネ映像信号検出装置２００は、第１実施例のテレシネ映像信号検出装置１００と比較して、ブロック細分割指令部２１０を備えることが相違し、その他の構成は、第１実施例と同一もしくはほぼ同一で、第１実施例と同一の符号を付けた。
【００６８】
ブロック細分割指令部２１０は、差分判定回路５０とブロック内画素差分抽出回路３０との間に電気的に接続されている。ブロック細分割指令部２１０は、差分判定回路５０により「差分あり」と判定されたブロックＢＬを複数のブロックにさらに分割する細分割を行う旨をブロック内画素差分抽出回路３０に指令する。なお、差分判定回路５０は、「差分あり」との判定結果は差分用バッファ６０への書込みを行うことなく、上記細分割の指令を発する。
【００６９】
ブロック内画素差分抽出回路３０は、上記指令を受けたブロックＢＬを、縦方向に２分割、横方向に２分割することで合計４つのブロック（小ブロック）に分割し、各ブロックに含まれる各画素差分Ｄを小ブロック毎に順に抽出する。この結果、続くヒストグラム回路４１、平均値演算回路４２、最大値演算回路４３、および差分判定回路５０により、「差分あり」と一旦判定されたブロックＢＬについて、１／４に縮小された小ブロック毎に差分有無の判定がなされる。
【００７０】
図７は、第２実施例におけるテレシネ映像信号検出装置２００により実行されるテレシネ映像検出処理を示すフローチャートである。このテレシネ映像検出処理は、第１実施例におけるテレシネ映像検出処理と同じステップＳ１１０ないしＳ１９０を備え、その上でステップＳ２１０ないしＳ２３０をさらに備えた構成となっている。
【００７１】
テレシネ映像信号検出装置１００は、ステップＳ１５０の実行後、ステップＳ１５０により得られた差分判定の結果が「差分あり」、「差分なし」のいずれであるかを判定する（ステップＳ２１０）。ここで、「差分なし」と判定された場合には、ステップＳ１６０に処理を進める。
【００７２】
一方、ステップＳ２１０で、「差分あり」と判定された場合には、ステップＳ２２０に処理を進めて、ステップＳ１５０で判定されたブロックＢＬの大きさ（ブロックサイズ）が所定値Ｓ０以下であるか否かを判定する。ここでいうブロックサイズは、ブロックＢＬの縦、横いずれかの長さである。ブロックサイズが縦の長さである場合には、所定値Ｓ０は例えば１５ピクセルとする。第１実施例で例示したブロックＢＬの大きさは縦方向が６０ピクセルであることから、ここでは、所定値Ｓ０は、６０ピクセルの４分の１の値とした。なお、この所定値Ｓ０は１５ピクセルに限る必要はなく、最初に設定されたブロックＢＬの大きさの１／４以下の値であれば、いずれの数値とすることもできる。また、ブロックサイズが横の長さである場合には、所定値Ｓ０は同じく４分の１の４０ピクセルとする。
【００７３】
ステップＳ２２０で、ブロックサイズが所定値Ｓ０以下でない、すなわちＳ０を上回ると判定された場合には、ステップＳ２３０に処理を進めて、ステップＳ１５０で判定を行ったブロックＢＬを、縦方向に２分割、横方向に２分割することで合計４つのブロック（小ブロック）に分割する旨の設定を行う。このステップＳ２３０の処理は、ブロック細分割指令部２１０とブロック内画素差分抽出回路３０とを駆動することにより行なわれる。ステップＳ２３０の実行後、ステップＳ１２０に処理を戻し、ステップＳ２３０で分割された小ブロックのうちの一つを選択させる。ステップＳ１２０以後の処理の繰り返しにより、「差分あり」と一旦判定されたブロックＢＬから１／４に細分割された小ブロック毎に、差分有無の判定がなされることになる。
【００７４】
図８は、上記テレシネ映像検出処理によるブロックの細分割の様子を示す説明図である。左上隅から右に進め、最終列まで来たら行を１つ下に進めて、再度左隅から右に進めると数えて、８番目のブロックＢＬ８が「差分あり」と判定されたブロックであるとすると、図示するように、ブロックＢＬ８は、縦方向に２分割、横方向に２分割され、４つのブロックＢＬ８１、ＢＬ８２、ＢＬ８３、ＢＬ８４に分割される（２回目の分割）。このときのブロックＢＬ８１〜ＢＬ８４の縦方向の長さは３０ピクセルである。
【００７５】
さらに、ブロック８４が「差分あり」と判定されると、ブロックＢＬ８４は、さらに、縦方向に２分割、横方向に２分割され、４つのブロックＢＬ８４１、ＢＬ８４２、ＢＬ８４３、ＢＬ８４４に分割される（３回目の分割）。このときのブロックＢＬ８４１〜ＢＬ８４４の縦方向の長さは１５ピクセルとなる。
【００７６】
ブロックの縦方向の長さが１５ピクセルとなると、図７のステップＳ２２０で所定値Ｓ０以下であると判定されて、ステップＳ１６０に処理を進める。この結果、ブロックＢＬ８４１〜ＢＬ８４４の判定結果は「差分あり」のままで、差分用バッファ６０に記憶させる（ステップＳ１６０）。
【００７７】
なお、上記ステップＳ２２０では、ブロックサイズが所定値Ｓ０以下であるか否かを判定していたが、これに換えて、上記細分割を行なった回数が所定値以上であるか否かを判定する構成としてもよい。最初に分割したときのブロックサイズが予めわかっていることから、上記再分割を行った回数を判断することで小ブロックのサイズが判定可能であるためである。
【００７８】
第１実施例と同様に、ステップＳ１６０の実行後、テレシネ映像信号検出装置１００は、差分用バッファ６０の内容に基づいて、入力映像信号がテレシネ映像信号であるか否かをブロック毎に判定し（ステップＳ１７０）、判定結果を映像信号識別データＶＤとして出力する（ステップＳ１８０）。ステップＳ１７０における「ブロック毎」というのは、細分割された小ブロックを含むものであり、細分割された小ブロックに対しては小ブロック単位でテレシネ映像信号であるか否かの判定が行われる。
【００７９】
図６に戻り、ＩＰ変換回路１９０は第１実施例とほぼ同一のものであるが、小ブロックに対しては、小ブロック単位に判定結果に応じたＩＰ変換を行うことが可能となっている。
【００８０】
以上のように構成された第２実施例のテレシネ映像信号検出装置２００によれば、最１実施例と同様の効果を奏し、さらに、非テレシネ映像信号である可能性のある差分ありと判定されたブロックを、より細かい小ブロックに分割して、小ブロック単位でテレシネ映像信号であるかの判定を再度行うことができる。したがって、第２実施例のテレシネ映像信号検出装置２００によれば、テレシネ映像信号であるか否かの判定をきめ細かに行うことができることから、テレシネ映像信号であることをより高精度に検出することができる。さらに、テレシネ映像信号に応じたＩＰ変換を小ブロック単位で行うことも可能となり、より高品質な映像を提供することができる。
【００８１】
なお、上記第２実施例では、最初、差分フィールドデータＳＦを横方向に４個、縦方向に４個で合計１６個に分割し、必要に応じて各ブロックを横方向に２個、縦方向に２個で合計４個に順に分割している構成としたが、ここでいう分割の数は適宜変更することができる。例えば、最初に４×４＝１６ブロックに分割する構成に換えて、２×２＝４ブロックに分割する構成としてもよいし、細分割を２×２＝４ブロックとする構成に換えて、３×３＝９ブロックに分割する構成としてもよい。
【００８２】
３．第３実施例：
図９は、本発明が適用される第３実施例としてのテレシネ映像信号検出装置３００を備える映像処理装置３０００を示すブロック図である。図示するように、映像処理装置３０００は、テレシネ映像信号検出装置３００とＩＰ変換回路１９０とを備える。ＩＰ変換回路１９０は第１実施例と同一のものである。
【００８３】
第３実施例のテレシネ映像信号検出装置３００は、第１実施例のテレシネ映像信号検出装置１００と比較して、補正回路３１０を備えることが相違し、その他の構成は、第１実施例と同一で、第１実施例と同一の符号を付けた。
【００８４】
補正回路３１０は、差分用バッファ６０に電気的に接続されており、差分用バッファ６０に記憶されたブロック毎の差分ありかなしかの判定結果を、必要に応じて補正するものである。詳細には、１フィールドに含まれるブロックを順に選択し、選択されたブロック（以下、「選択ブロック」と呼ぶ）が「差分あり」であるときに、選択ブロックを取り囲む８つのブロック、すなわち上、下、左、右、左上、右上、左下、および右下の各ブロック（いわゆる８近傍のブロック）が全て「差分なし」であるか否かを判定し、「差分なし」と判定された場合に、選択ブロックを「差分あり」と補正する。選択ブロックは、１フィールドに含まれる各ブロックに順に移行する。
【００８５】
以上のように構成された第３実施例のテレシネ映像信号検出装置３００によれば、特定のブロックにノイズが乗って「差分あり」と判定されたときに、周囲８近傍のブロックについて「差分なし」である場合に、「差分あり」と補正することができる。したがって、ノイズの影響を取り除いて差分有無の判定を高精度に行うことができることから、テレシネ映像信号を高精度に検出することができる。
【００８６】
なお、第３実施例の変形例として、前記８近傍を見る構成に換えて、上、下、左、右の４近傍のブロックを見る構成とすることもできる。
【００８７】
さらには、第２の変形例として、選択ブロックが「差分あり」であるときに、１フィールドに含まれる他のブロックの判定結果の差分有無の比率を演算し、「差分なし」の比率が所定値以上大きいときに、選択ブロックを「差分あり」と補正する構成としてもよい。この構成によっても、ノイズの影響を取り除いて差分有無の判定を高精度に行うことができることから、テレシネ映像信号を高精度に検出することができる。
【００８８】
前述した補正処理では、「差分あり」のブロックを「差分なし」と補正するものであったが、これに換えて、「差分なし」のブロックを「差分あり」と補正するものとすることもできる。この場合には、一部に静止画が含まれるテレシネ映像信号であっても、テレシネ映像信号であることを高精度に検出することができる。
【００８９】
４．他の実施形態：
なお、この発明は上記の第１ないし第３実施例やその変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００９０】
（１）上記各実施例では、現在のフィールド画像と、２フィールド前のフィールド画像との間で画素差分を先に求めて、１フィールド分の画素差分の集合である差分フィールドデータをブロックに区分けする構成としていたが、これに換えて、現在のフィールド画像と、２フィールド前のフィールド画像とを複数のブロックにそれぞれ区分けし、現在のフィールド画像側のブロックと、２フィールド前のフィールド画像側のブロックの間で画素差分を求める構成としてもよい。この構成によっても各実施例と同一の効果を奏することができる。
【００９１】
（２）上記各実施例では、入力映像信号の画素の階調値を８ビット（２５６階調）として説明したが、それ以外のビット数（階調値）を有する入力映像信号であっても実施可能であり、同様の作用効果を奏する。
【００９２】
（３）上記各実施例の映像処理装置は、パーソナルコンピューターなどの情報機器や、液晶テレビなどの表示装置など、プログレッシブ方式の映像を表示できる機器に適用することができる。
【００９３】
（４）上記各実施例では、３２プルダウン処理により生成されたテレシネ映像信号であることを検出する構成としたが、３２プルダウン処理により生成されたテレシネ映像信号に限る必要はなく、２３プルダウン処理、２２プルダウン処理等、他の方式のプルダウン処理により生成されたテレシネ映像信号を検出する構成としてもよい。
【００９４】
（５）また、上記各実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。すなわち、上記第１ないし第３実施例における各回路２０〜５０、７０、１９０、２１０、３１０の機能をコンピューターに実現させるためのコンピュータープログラムを用いた実施例としてもよい。
【符号の説明】
【００９５】
１１…フィールドメモリー
２０…画素差分演算回路
３０…ブロック内画素差分抽出回路
４１…ヒストグラム回路
４２…平均値演算回路
４３…最大値演算回路
５０…差分判定回路
６０…差分用バッファ
７０…３２プルダウン判定回路
１００…テレシネ映像信号検出装置
１９０…ＩＰ変換回路
１０００…映像処理装置
２００、３００…テレシネ映像信号検出装置
２０００、３０００…映像処理装置
Ｄ…画素差分
Ｖ１…入力映像信号
Ｖ２…映像信号
ＶＤ…映像信号識別データ
ＳＦ…差分フィールドデータ
ＢＬ…ブロック
Ｔｈ０〜Ｔｈ４…第１ないし第５の分布範囲
Ｍａｘ…最大値
Ａｖｅ…平均値
Ｈｉｓ…度数分布
【図１】
2010199774.tif 000004
【図２】
2010199774.tif 000005
【図３】
2010199774.tif 000006
【図４】
2010199774.tif 000007
【図５】
2010199774.tif 000008
【図６】
2010199774.tif 000009
【図７】
2010199774.tif 000010
【図８】
2010199774.tif 000011
【図９】
2010199774.tif 000012
【図１０】
2010199774.tif 000013