(57)【要約】【課題】液晶表示装置の駆動方法、アレイ基板、アレイ基板の製造方法、及びアレイ基板を有する液晶表示装置の提供。【解決手段】第１及び第２ブースティング信号によってデータ信号の電圧をそれぞれ第１及び第２画素電圧にブースティングして透過電極及び反射電極に印加することにより、透過電極上の液晶層を透過する第１光のリターデーション量と反射電極上の液晶層に入射して反射電極によって反射される第２光の液晶層によるリターデーション量とが実質的に同じになるように制御する。半透過液晶表示装置に液晶層のセルギャップをモノセルギャップにすることができるので、装置の歩留まりが向上される。【選択図】図２
2010009045.tif 000002
【特許請求の範囲】
【請求項１】
画像信号によってデータ信号を出力する段階と、
第１ブースティング信号によって前記データ信号の電圧を第１画素電圧にブースティングして透過電極に印加することにより、前記透過電極上の液晶層を透過する第１光を制御する段階と、
第２ブースティング信号によって前記データ信号の電圧を第２画素電圧にブースティングして反射電極に印加することにより、前記反射電極上の液晶層に入射して前記反射電極によって反射される第２光の前記液晶層によるリターデーション量を前記第１光のリターデーション量と実質的に同じであるように制御する段階と、
を含む液晶表示装置の駆動方法。
【請求項２】
前記透過電極及び前記反射電極それぞれにおける液晶層のセルギャップを、実質的に同程度に調整することを特徴とする請求項１に記載の液晶表示装置の駆動方法。
【請求項３】
前記入射光を第１偏光板及び第１1/2λ位相差板で線偏光し、以後第１1/4λ位相差板で円偏光して前記第１光を提供する段階と、
前記液晶層を透過した前記第１光及び前記第２光を第２1/4λ位相差板、第２1/2λ位相差板、及び第２偏光板の順に線偏光して出射させる段階と、
を更に含むことを特徴とする請求項２に記載の液晶表示装置の駆動方法。
【請求項４】
画素領域が定義された基板上に形成された第１スイッチング素子及び第２スイッチング素子と、
前記第１及び第２スイッチング素子のゲート電極と電気的に連結されたゲートラインと、
前記第１及び第２スイッチング素子のソース電極と連結されたデータラインと、
前記第１スイッチング素子のドレイン電極と第１ストレージキャパシタを形成する第１ブースティングラインと、
前記第２スイッチング素子のドレイン電極と第２ストレージキャパシタを形成する第２ブースティングラインと、
前記画素領域の第１領域で前記第１スイッチング素子の前記ドレイン電極に電気的に連結された透過電極と、
前記画素領域の第２領域で前記第２スイッチング素子の前記ドレイン電極に連結された反射電極と、
を含むアレイ基板と、
前記アレイ基板と対向する対向基板と、
前記アレイ基板と前記対向基板との間に設けられ、前記透過電極と前記反射電極とのそれぞれにおいて実質的に同じセルギャップを有する液晶層と、
を有することを特徴とする液晶表示装置。
【請求項５】
前記第１ブースティングライン及び第２ブースティングラインは、前記ゲートラインと同じ層に前記ゲートラインの両側に互いに沿うように形成され、前記ゲートラインは前記第１スイッチング素子と前記第２スイッチング素子との間に延長されたことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記第１ブースティングライン及び第２ブースティングライン、前記ゲートライン、前記第１及び第２ソース電極及び前記第２ドレイン電極は前記反射電極の下部に配置されることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記アレイ基板は、
前記第１ブースティングラインと電気的に連結されるように光透過性伝導性物質で形成され、前記第１スイッチング素子のドレイン電極に対向する第１ストレージ電極と、
前記第２ブースティングラインと電気的に連結されるように光透過性伝導性物質で形成され、前記第２スイッチング素子のドレイン電極に対向する第２ストレージ電極と、
を更に含むことを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記反射電極上の液晶層に入射して前記反射電極によって反射される光の前記液晶層によるリターデーション量と、前記透過電極上の液晶層を透過する光のリターデーション量と、を実質的に同じになるように制御する駆動部を更に含み、
前記駆動部は、
外部から伝達された画像信号によって前記データラインに印加されるデータ信号と、
前記第１ブースティングラインに印加され前記データ信号を前記透過電極に印加される第１画素電圧にブースティングする第１ブースティング信号と、
前記第２ブースティングラインに印加され前記データ信号を前記反射電極に印加される第２画素電圧にブースティングする第２ブースティング信号と、
前記第１及び第２スイッチング素子を制御する制御信号と、
を提供することを特徴とする請求項４に記載の液晶表示装置。
【請求項９】
前記アレイ基板の背面に順次に積層された第１1/4λ位相差板、第１1/2λ位相差板、及び第１偏光板と、
前記対向基板の上面に順次に積層された第２1/4λ位相差板、第２1/2λ位相差板、及び第２偏光板と、
を更に含むことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記駆動部は、前記透過電極を通じて前記液晶層を透過した光の階調と、前記反射電極から反射され前記液晶層を透過した光の階調と、が実質的に同じになるように、前記第１ブースティング信号及び前記第２ブースティング信号を制御することを特徴とする請求項９に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置の駆動方法、アレイ基板、その製造方法、及びこれを有する液晶表示装置に関する。より詳細には、半透過液晶表示装置でモノセルギャップを具現することができる駆動方法、アレイ基板、アレイ基板の製造方法、及びアレイ基板を有する液晶表示装置に関する。
【背景技術】
【０００２】
一般的に、液晶表示装置は、電界を用いて液晶の光透過率を調節することにより画像を表示する。このような液晶表示装置は、画像表示の基礎となる光をバックライト装置を用いて提供する透過型と自然光を用いる反射型と透過型と反射型とを結合した半透過型がある。
【０００３】
半透過型では透過電極と反射電極が１つの画素領域に分離され形成されるが、基本的に１つの薄膜トランジスタＴＦＴを通じて画素電圧が同時に印加される。前記画素電圧と共通電極に印加された共通電圧によって液晶セルに電場が印加され、前記液晶セルの液晶は再配列される。
【０００４】
透過領域の液晶セルは、入射光の位相に1/2λの光経路差（ｒｅｔａｒｄａｔｉｏｎ）を発生させる。しかし、反射領域の場合、入射光は前記反射電極で反射される前及び後にそれぞれ前記液晶セルを透過する。従って、前記液晶セルから出射される光の位相が前記透過領域と前記反射領域で実質的に同様にするために、前記反射領域で液晶セルのセルギャップを透過領域での液晶セルのセルギャップの1/2にして、光の総透過長さを互いに同様にするマルチセルギャップ方式を使用している。反射領域のセルギャップを透過領域のセルギャップより小さくするために、薄膜トランジスタ基板又はカラーフィルタ基板に段差を形成して反射領域のセルギャップを減少させる方式を使用している。
【０００５】
このようなマルチセルギャップ方式は、半透過モードを容易に設計することができるという長所があるが、製造工程では多様な不良の原因となるという問題点がある。例えば、反射領域の段差による配向膜塗布不良及びポリイミドの塊のような配向不良及びテクスチャー現象を起こして特性の低下をもたらす。特に、ブルージング（ｂｒｕｉｓｉｎｇ）及び対比比（ＣＲ）の低下は、半透過モードの競争力を低下させるという問題点となっている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の技術的課題は、このような従来の問題点を解決するもので、本発明は、対比比低下及びテクスチャー発生等を防止する半透過モードの液晶表示装置の駆動方法を提供する。
【０００７】
又、本発明は、対比比低下及びテクスチャー発生等を防止するアレイ基板を提供する。
【０００８】
又、本発明は、前記アレイ基板の製造方法を提供する。
【０００９】
又、本発明は、前記アレイ基板を有する液晶表示装置を提供する。
【課題を解決するための手段】
【００１０】
前記した本発明の技術的課題を解決するために、実施例による液晶表示装置の駆動方法において、画像信号によってデータ信号を出力する。第１ブースティング信号によって前記データ信号の電圧を第１画素電圧にブースティングして透過電極に印加することにより、前記透過電極上の液晶層を透過する第１光を制御する。第２ブースティング信号によって前記データ信号の電圧を第２画素電圧にブースティングして反射電極に印加することにより、第２光の前記液晶層によるリターデーション（ｒｅｔａｒｄａｔｉｏｎ）量を前記第１光のリターデーション量と実質的に同様に制御する。前記第２光は、前記反射電極上の液晶層に入射して前記反射電極によって反射される。
【００１１】
一実施例において、前記液晶層のセルギャップは、前記透過電極及び前記反射電極で実質的に同様にすることができる。前記第２光が前記反射電極によって反射される前及び後を合した前記液晶層によるリターデーション量が実質的に前記第１光が前記透過電極上の液晶層を透過する時のリターデーション量と実質的に同一であるように前記第１画素電圧及び前記第２画素電圧のレベルを制御することができる。
【００１２】
前記した本発明の技術的課題を解決するために、実施例によるアレイ基板は、画素領域が定義された基板上に形成された第１スイッチング素子、第２スイッチング素子、ゲートライン、データライン、第１ブースティングライン、第２ブースティングライン、透過電極、及び反射電極を含む。前記第１及び第２スイッチング素子は、それぞれゲート電極、前記ゲート電極上で互いに対向するソース電極及びドレイン電極を有する。前記ゲートラインは、前記第１及び第２スイッチング素子の前記ゲート電極と電気的に連結される。前記データラインは、前記ゲートラインと絶縁され交差し、前記第１及び第２スイッチング素子の前記ソース電極と連結される。前記第１ブースティングラインは、前記第１スイッチング素子の前記ドレイン電極と第１ストレージキャパシタを形成する。前記第２ブースティングラインは、前記第２スイッチング素子の前記ドレイン電極と第２ストレージキャパシタを形成する。前記透過電極は前記画素領域の第１領域に配置され、前記第１スイッチング素子の前記ドレイン電極に電気的に連結される。前記反射電極は前記画素領域の第２領域に配置され、前記第２スイッチング素子の前記ドレイン電極に連結される。
【００１３】
一実施例において、前記基板から前記透過電極までの高さと前記反射電極までの高さとを実質的に互いに同じにすることができる。前記第１及び第２ブースティングラインは、前記ゲートラインと同じ層に前記ゲートラインの両側に互いに平行に形成されることができる。前記ゲートラインは、前記第１スイッチング素子と前記第２スイッチング素子との間に延長されることができる。
【００１４】
前記した本発明の技術的課題を解決するために、実施例によるアレイ基板の製造方法において、画素領域が定義された基板上に第１ブースティングライン、第２ブースティングライン、前記第１及び第２ブースティングラインの間にゲートライン及びゲート電極を形成する。前記ゲート電極上に第１絶縁膜及び前記第１絶縁膜上に半導体層を形成する。前記第１絶縁膜上に前記ゲートラインと交差するデータライン、前記データラインから前記半導体層の上部に延長された第１ソース電極、第２ソース電極、前記第１及び第２ソース電極とそれぞれ対向する第１ドレイン電極及び第２ドレイン電極を形成する。前記データライン上に前記第１及び第２ドレイン電極の一部を露出させる第１コンタクトホール及び第２コンタクトホールを有する第２絶縁膜を形成する。前記画素領域の第１領域に対応する前記第２絶縁膜上に前記第１コンタクトホールを通じて前記第１ドレイン電極と電気的に連結される透明電極を形成する。前記画素領域の第２領域に対応する前記第２絶縁膜上に前記第２コンタクトホールを通じて前記第２ドレイン電極と電気的に連結される反射電極を形成する。
【００１５】
一実施例において、前記基板から前記透過電極までの高さと前記反射電極までの高さとを実質的に同様に形成することができる。前記第１絶縁膜を形成する前に透光性伝導性物質で前記第１及び第２ブースティングラインにそれぞれ連結され、前記第１及び第２ドレイン電極にそれぞれ対向するように第１ストレージ電極及び第２ストレージ電極を更に形成することができる。透過率向上のために、前記第１及び第２ブースティングライン、前記ゲートライン、前記第１及び第２ソース電極、及び前記第２ドレイン電極は前記反射電極の下部に形成することができる。
【００１６】
前記した本発明の技術的課題を解決するために、実施例による液晶表示装置は、アレイ基板、対向基板、及び液晶層を含む。前記アレイ基板は、画素領域が定義された基板上に形成された第１スイッチング素子及び第２スイッチング素子、ゲートライン、データライン、第１ブースティングライン、第２ブースティングライン、透過電極、及び反射電極を含む。前記ゲートラインは、前記第１及び第２スイッチング素子のゲート電極と電気的に連結される。前記データラインは、前記第１及び第２スイッチング素子のソース電極と連結される。前記第１ブースティングラインは、前記第１スイッチング素子のドレイン電極と第１ストレージキャパシタを形成する。前記第２ブースティングラインは、前記第２スイッチング素子のドレイン電極と第２ストレージキャパシタを形成する。前記透過電極は、前記画素領域の第１領域で前記第１スイッチング素子の前記ドレイン電極に電気的に連結される。前記反射電極は、前記画素領域の第２領域で前記第２スイッチング素子の前記ドレイン電極に連結される。前記対向基板は、前記アレイ基板と対向するように配置される。前記液晶層は、前記アレイ基板と前記対向基板との間に介在され、前記透過電極と前記反射電極でセルギャップが実質的に同様に形成される。
【００１７】
一実施例において、前記第１及び第２ブースティングラインは、前記ゲートラインと同じ層に前記ゲートラインの両側に互いに平行に形成され、前記ゲートラインは前記第１スイッチング素子と前記第２スイッチング素子との間に延長され形成されることができる。前記透過電極の透過率を向上させるために、前記第１及び第２ブースティングライン、前記ゲートライン、前記第１及び第２ソース電極、及び前記第２ドレイン電極は前記反射電極の下部に配置されることができる。
【発明の効果】
【００１８】
前記した液晶表示装置の駆動方法、アレイ基板、その製造方法、及びこれを有する液晶表示装置によると、モノセルギャップで半透過モードが具現される。従って、マルチセルギャップで半透過モードを具現する場合に対して製造工程数が減少され、マルチセルギャップに誘発された対比比低下、テクスチャー発生、及び配向不良などの問題を防止して、液晶表示装置の製造歩留まり及び表示品質を向上させることができる。
【図面の簡単な説明】
【００１９】
【図１】実施例１による液晶表示装置の平面図である。
【図２】図１に図示された単位画素領域の構成の一例を示す部分拡大平面図である。
【図３】図２に図示された液晶表示装置をＩ−Ｉ’に沿って切断した断面図である。
【図４】図１乃至図３に図示されたアレイ基板の製造方法の工程図である。
【図５】図１乃至図３に図示されたアレイ基板の製造方法の工程図である。
【図６】図１乃至図３に図示されたアレイ基板の製造方法の工程図である。
【図７】図２に図示された単位画素領域に形成された素子の等価回路図である。
【図８】図１乃至図７で説明された液晶表示装置の駆動方法を説明する順序図である。
【図９】ゲート信号、データ信号、第１ブースティング信号、共通電圧、及び第１画素電圧の関係を示す波形図である。
【図１０】ゲート信号、データ信号、第２ブースティング信号、共通電圧、及び第２画素電圧の関係を示す波形図である。
【図１１】第１画素電圧及び第２画素電圧と透過電極及び反射電極で光透過率を示す電圧−透過率のグラフである。
【図１２】透過電極と反射電極で階調を実質的に同様にするための差等駆動電圧を示す階調駆動電圧グラフである。
【図１３】透過電極と反射電極に差等電圧を印加してガンマ値を実質的に同一にする時の階調−透過率グラフである。
【図１４】図８乃至図１３で説明された駆動方法によって図１乃至図７で説明された液晶表示装置を駆動する時、透過電極と反射電極で光の偏光状態を示すダイアグラムである。
【図１５】図８乃至図１３で説明された駆動方法によって図１乃至図７で説明された液晶表示装置を駆動する時、透過電極と反射電極で光の偏光状態を示すダイアグラムである。
【図１６】実施例２によるアレイ基板の単位画素領域を示す平面図である。
【図１７】実施例３によるアレイ基板の単位画素領域を示す平面図である。
【図１８】図１７に図示されたアレイ基板をＩＩ−ＩＩ’に沿って切断した断面図である。
【図１９】実施例４によるアレイ基板の単位画素領域を示す平面図である。
【図２０】図１９に図示されたアレイ基板をＩＩＩ−ＩＩＩ’に沿って切断した断面図である。
【発明を実施するための形態】
【００２０】
以下、添付図面を参照して本発明の例示的な実施例を詳細に説明する。
【００２１】
本発明は多様に変更することができ、多様な形態を有することができること、特定の実施形態を図面に例示して本文に詳細に説明する。しかし、これは、本発明を特定の開示形態に限定するのではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、乃至代替物を含むことを理解すべきである。
【００２２】
各図面を説明しながら類似の参照符号を類似の構成要素に対して付与した。図面において、構造物の寸法は本発明の明確性のために実際より拡大して示した。
【００２３】
第１、第２等の用語は、多様な構成要素を説明するために使用することができるが、構成要素は用語によって限定されない。用語は一つの構成要素を他の構成要素から区別する目的としてのみ使用される。例えば、本発明の権利範囲から逸脱することなしに、第１構成要素は第２構成要素と称されてもよく、同様に第２構成要素も第１構成要素に称されてもよい。単数の表現は、文脈上、明白に相違が示されない限り、複数の表現を含む。
【００２４】
本出願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを意図するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、又はこれらを組み合わせたもの等の存在または付加の可能性を予め排除しないことを理解しなければならない。
【００２５】
なお、異なるものとして定義しない限り、技術的であるか科学的な用語を含めてここで用いられる全ての用語は、本発明が属する技術分野において通常の知識を有する者によって一般的に理解されるものと同一の意味を有している。一般的に用いられる辞典に定義されているもののような用語は、関連技術の文脈上で有する意味と一致する意味を有することと解釈すべきであり、本出願で明白に定義されない限り、異常的であるか過度に形式的な意味に解釈されない。
【００２６】
実施例１
図１は、実施例１による液晶表示装置の平面図である。
【００２７】
図１を参照すると、本実施例の液晶表示装置１００は、アレイ基板１０１、対向基板２０１、及び液晶層を含む。
【００２８】
互いに対向する前記アレイ基板１０１及び前記対向基板２０１がフレーム形状の密封材５０によって接合されている。前記アレイ基板１０１、前記対向基板２１０、及び前記密封材５０の内側に液晶が封入され前記液晶層が形成される。
【００２９】
前記アレイ基板１０１は、薄膜トランジスタ（ＴＦＴ素子）を用いたアクティブマトリックス駆動方式で駆動される素子基板であり得る。前記対向基板２０１は、Ｒ、Ｇ、Ｂカラーフィルタを有するカラーフィルタ基板であり得る。
【００３０】
図２は、図１に図示された単位画素領域の構成の一例を示す部分拡大平面図である。
【００３１】
図２を参照すると、前記アレイ基板１０１に定義された画素領域ＰＡには光が透過される透過電極１７１及び光が反射される反射電極１８１が全部形成されている。従って、前記液晶表示装置１００は、半透過方式の液晶表示装置１００である。
【００３２】
前記液晶層は、前記透過電極１７１と前記反射電極１８１でセルギャップが実質的に同様に形成される。前記セルギャップは、前記アレイ基板１０１と前記対向基板２０１との間で前記液晶層の厚みで定義される。
【００３３】
図３は、図２に図示された液晶表示装置１００をＩ−Ｉ’線に沿って切断した断面図である。図４乃至図６は、図１乃至図３に図示されたアレイ基板１０１の製造方法の工程図である。
【００３４】
図１乃至図３を参照すると、本実施例による前記アレイ基板１０１は、下部基板１０５、第１スイッチング素子ＴＦＴ１、第２スイッチング素子ＴＦＴ２、ゲートライン１１１、データライン１５１、第１ブースティングライン１２１、第２ブースティングライン１２５、透過電極１７１、及び反射電極１８１を含む。
【００３５】
前記下部基板１０５には、マトリックス形態に複数の画素領域ＰＡが定義される。前記画像領域ＰＡは、前記液晶層１０５が独立的に制御される個別領域単位で定義される。前記画像領域ＰＡは、前記対向基板２０１の前記Ｒ、Ｇ、及びＢカラーフィルタにそれぞれ対応する。前記画像領域ＰＡの形状は、長方形、Ｚ字形状など多様に変形されることができる。
【００３６】
本実施例において、前記画像領域ＰＡは大略長方形形状を有する。前記長方形形状の短辺と平行な方向を第１方向で定義し、前記長方形形状の長辺と平行な方向を第２方向で定義する。
【００３７】
本実施例において、前記画素領域ＰＡは、互いに隣接した第１領域Ａ１及び前記第２領域Ａ２に分割されている。前記第１領域Ａ１及び第２領域Ａ２は前記第２方向に直列配列されており、前記第２領域Ａ２は前記第１領域Ａ１より小さい面積を有することができる。
【００３８】
前記第１スイッチング素子ＴＦＴ１及び前記第２スイッチング素子ＴＦＴ２は３端子素子であって、ゲート電極１１３、半導体層１４１、ソース電極１５３、及びドレイン電極１５５、１５７を含む。
【００３９】
前記半導体層１４１は、前記ゲート電極１１３と絶縁され上部に形成され、前記ソース電極１５３及び前記ドレイン電極１５５、１５７は、前記半導体層１４１上で互いに対向するように配置されている。前記半導体層１４１は、活性層及び前記活性層上に形成された抵抗性接触層を含むことができる。前記活性層はアモルファスシリコン又はポリシリコンを含むことができる。
【００４０】
本実施例によるアレイ基板の製造方法において、まず、前記下部基板１０５上に前記第１ブースティングライン１２１、前記第２ブースティングライン１２５、前記第１及び第２ブースティングライン１２１、１２５の間に前記ゲートライン１１１及び前記ゲート電極１１３を形成する。
【００４１】
図４を参照すると、スパッタリング等の方法で前記下部基板１０５上にゲート金属層を形成し、写真エッチング工程を通じて前記ゲート金属層をエッチングして前記ゲートライン１１１を形成する。複数の前記ゲートライン１１１は、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、及びチタン（Ｔｉ）からなる３層構造を有し、前記下部基板１０５の上面で前記第１方向に延長するように形成される。前記ゲートライン１１１は、前記第２領域Ａ２を横切るように形成されている。前記第２領域Ａ２には、後述される前記反射電極１８１が配置されるので、前記ゲートライン１１１が前記画素領域ＰＡの開口率を減少させるのが防止される。
【００４２】
前記ゲートライン１１１から、図４に示すように、前記第１スイッチング素子ＴＦＴ１及び前記第２スイッチング素子ＴＦＴ２の前記ゲート電極１１３が延長されている。これと異なり、前記第１スイッチング素子ＴＦＴ１及び前記第２スイッチング素子ＴＦＴ２のゲート電極１１３は一体に単一に形成されることができる。
【００４３】
前記第１及び第２ブースティングライン１２１、１２５は、前記ゲートライン１１１と同じ層に前記ゲートライン１１１と同じ材質で形成されることができる。前記第１及び第２ブースティングライン１２１、１２５は、図４に示すように、前記ゲートライン１１１と実質的に平行に前記ゲートライン１１１の両側にそれぞれ形成されることができる。本実施例では、開口率を向上させるために、前記第１及び第２ブースティングライン１２１、１２５は前記第２領域Ａ２を横切るように配置されている。
【００４４】
前記アレイ基板１０１は、第１絶縁層１３１を更に含むことができる。前記第１絶縁層１３１は、前記ゲートライン１１１、前記第１及び第２ブースティングライン１２１、１２５上に形成される。前記第１絶縁層１３１は、窒化珪素又は酸化珪素などの絶縁物で形成されることができる。前記ゲート電極１１３上の前記第１絶縁層１３１上には、図７に示すように、前記第１及び第２スイッチング素子ＴＦＴ１、ＴＦＴ２の前記半導体層１４１が形成される。以後、図６に示すように、前記第１絶縁層１３１上に前記データライン１５１が形成される。前記データライン１５１は、前記ゲートライン１１１と交差して前記第２方向に延長されることができる。前記第１及び第２スイッチング素子ＴＦＴ１、ＴＦＴ２の前記ソース電極１５３は、前記データライン１５１から前記半導体層１４１上にそれぞれ延長されている。
【００４５】
前記第１スイッチング素子ＴＦＴ１の第１ドレイン電極１５５は、一側端部が前記半導体層１４１上で前記ソース電極１５３と向き合うように配置され、他側端部は前記第１領域Ａ１のエッジまで延長されている。前記第１ドレイン電極１５５は、前記第１ブースティングライン１２１と一部が重なるように形成されることができる。前記第２スイッチング素子ＴＦＴ２の第２ドレイン電極１５７の一側端部は、前記半導体層１４１上で前記第２スイッチング素子ＴＦＴ２のソース電極１５３と向き合うように配置され、前記第２ドレイン電極１５７の他側端部は、前記第２領域Ａ２に配置されている。前記第２ドレイン電極１５７は前記第２ブースティングライン１２５と一部が重なるように形成されている。
【００４６】
前記アレイ基板１０１は、パシベーション膜１３５及び第２絶縁層１６０を更に含むことができる。前記パシベーション膜１３５は、前記データライン１５１、前記第１及び第２スイッチング素子ＴＦＴ１、ＴＦＴ２上に形成される。前記第２絶縁層１６０は、前記パシベーション膜１３５上に有機絶縁物を用いて形成されることができる。前記第２絶縁層１６０及び前記パシベーション膜１３５には前記第１及び第２スイッチング素子ＴＦＴ１、ＴＦＴ２の第１及び第２ドレイン電極１５５、１５７の一部を露出させるコンタクトホール１６１、１６３が形成されている。
【００４７】
前記液晶表示装置１００は駆動部を更に含むことができる。前記駆動部は、データ駆動部１０及びゲート駆動部３０を含むことができる。前記対向基板２０１によってカバーされない前記下部基板１０５の周辺領域６１のうち上側に、図１に示すように、前記データ駆動部１０が実装されている。又、前記周辺領域６１のうち左側には前記ゲート駆動部３０が実装されている。前記データ駆動部１０及び前記ゲート駆動部３０は、それぞれデータドライバＩＣ１０及びゲートドライバＩＣ３０のようにチップの形態に形成されることができる。これと異なり、前記駆動部は、前記データ駆動部１０及び前記ゲート駆動部３０に分離されず、単一なチップ形態に形成されることもできる。
【００４８】
前記周辺領域６１の前記上側エッジには前記画像信号が伝達されるフレキシブル印刷回路フィルム（ＦＰＣ）２０が電気的に連結されている。前記データドライバＩＣ１０及び前記ゲートドライバＩＣ３０の入力側端子は、外部接続用配線３５によって前記フレキシブル印刷回路フィルム２０と連結されている。各前記ゲートライン１１１、前記第１ブースティングライン１２１及び前記第２ブースティングライン１２５は、一側端部が前記ゲートドライバＩＣ３０の出力側端子に電気的に連結されている。
【００４９】
図７は、図２に図示された単位画素領域ＰＡに形成された素子の等価回路図である。
【００５０】
図１及び図７を参照すると、前記データライン１５１の一側端部は、前記データドライバＩＣ１０の出力側端子に電気的に連結されている。前記データ駆動部１０は、外部から伝達された画像信号に基づいて前記データライン１５１にデータ信号を印加する。前記データ信号は、前記データライン１５１を通じて前記第１及び第２スイッチング素子ＴＦＴ１、ＴＦＴ２のソース電極１５３に共通的に印加される。
【００５１】
前記ゲート駆動部３０は、前記画像信号に基づいて前記ゲートライン１１１にゲート信号を印加する。前記ゲート信号は、前記ゲートライン１１１を通じて前記第１及び第２スイッチング素子ＴＦＴ１、ＴＦＴ２のゲート電極１１３に共通的に印加される。
【００５２】
前記ゲート電極１１３に前記ゲート信号が印加された場合、前記ソース電極１５３に印加された前記データ信号が前記第１及び第２ドレイン電極１５５、１５７に出力される。従って、前記第１ドレイン電極１５５及び前記第２ドレイン電極１５７には同じデータ信号が出力されることができる。
【００５３】
前記第１ブースティングライン１２１、前記第１絶縁層１３１、及び前記第１ドレイン電極１５５は、第１ストレージキャパシタＣＳＴ_Ｔを形成する。又、前記第２ブースティングライン１２５、前記第２絶縁層１６０、及び前記第２ドレイン電極１５７は第２ストレージキャパシタＣＳＴ_２を形成する。
【００５４】
本実施例において、前記ゲート駆動部３０は、前記データ信号及び前記ゲート信号に連動された第１ブースティング信号及び第２ブースティング信号を前記第１ブースティングライン１２１及び前記第２ブースティングライン１２５にそれぞれ出力することができる。前記第１ブースティング信号を制御すると、前記第１ストレージキャパシタＣＳＴ_Ｔによって前記第１ドレイン電極１５５に印加されたデータ信号の電圧レベルが第１画素電圧にブースティングされることができる。又、前記第２ブースティング信号を制御すると、前記第２ストレージキャパシタＣＳＴ_Ｒによって前記第２ドレイン電極１５７に印加されたデータ信号の電圧レベルが第２画素電圧にブースティングされることができる。
【００５５】
前記透過電極１７１は、図２及び図３に示すように、前記第１領域Ａ１に対応する前記第２絶縁層１６０上に形成される。前記透過電極１７１は、透明な伝導性物質であるＩＴＯ又はＩＺＯを図６に図示された前記第２絶縁層１６０上に蒸着してパターニングして形成されることができる。
【００５６】
前記透過電極１７１は、前記第２絶縁層１６０に形成された第１コンタクトホールを通じて前記第１ドレイン電極１５５に電気的に連結されている。従って、前記透過電極１７１には前記データ信号又は前記データ信号がブースティングされた前記第１画素電圧が印加されることができる。
【００５７】
前記透過電極１７１を形成しつつ前記第２領域Ａ２には、図３に示すように、前記透明な伝導性物質からなる伝導層１７３が共に形成される。前記伝導層１７３は、前記第２コンタクトホール１６３を通じて前記第２スイッチング素子ＴＦＴ２の前記第２ドレイン電極１５７に電気的に連結されている。
【００５８】
前記反射電極１８１は、図２及び図３に示すように、前記第２領域Ａ２に形成された前記伝導層１７３上に形成される。前記反射電極１８１は、アルミニウムのような反射率に優れた金属膜で形成されることができる。従って、前記反射電極１８１は、前記伝導層１７３と電気的に連結され前記第２ドレイン電極１５７を通じて前記データ信号又は前記第２画素電圧の印加を受けることができる。
【００５９】
前記反射電極１８１から反射される光が拡散されるように前記第２領域Ａ２に対応する前記第２絶縁層１６０の上面に、図３に示すように、凸凹パターンを形成することもできる。但し、図３に図示された凸凹パターンの凸凹サイズは誇張されるように表示されており、前記凸凹パターンによって前記第１領域Ａ１と前記第２領域Ａ２で前記下部基板１０５から前記透過電極１７１と前記反射電極１８１までの高さは実質的に差異がない。
【００６０】
前記アレイ基板１０１は、第１配向膜１９１を更に含むことができる。前記第１配向膜１９１は、前記透過電極１７１、前記反射電極１８１、及び前記第２絶縁層１６０上に形成される。前記第１配向膜１９１は、後述される前記液晶層１０３の初期配列を決定する。
【００６１】
図１及び図３を更に参照すると、前記対向基板２０１は、上部基板２０５、ブラックマトリックス２１０、カラーフィルタ２３０、オーバーコーティング層２４０、共通電極２５０、及び第２配向膜２６０を含むことができる。
【００６２】
前記上部基板２０５は前記下部基板１０５と対向し、前記下部基板１０５と同じ材質、例えば、ガラス又はプラスティックで形成されることができる。
【００６３】
前記ブラックマトリックス２１０は、前記第１及び第２スイッチング素子ＴＦＴ２、前記ゲートライン１１１、及び前記データライン１５１に対応するように前記上部基板２０５に形成される。前記ブラックマトリックス２１０は、有機物又はクロムを含む金属性物質からなることができる。
【００６４】
前記カラーフィルタ２３０は、前記画素領域ＰＡに対応する前記上部基板２０５に印刷方法又はカラーフォトレジストを用いたフォトエッチング方法等によって形成されることができる。前記カラーフィルタ２３０は、赤色Ｒ、緑色Ｇ、及び青色Ｂカラーフィルタ２３０を含むことができる。前記オーバーコーティング層２４０は、前記カラーフィルタ２３０及び前記ブラックマトリックス２１０を覆って平坦化する。
【００６５】
前記共通電極２５０は、ＩＴＯ及びＩＺＯのような透明な導電性物質で前記オーバーコーティング層２４０上に形成される。前記共通電極２５０は、図１に示すように、共通電極２５０と同じ材料等からなる共通信号線１３７を通じて前記データドライバＩＣ１０のＣＯＭ端子と電気的に接続されることができる。前記画素領域ＰＡを複数のドメインに分割するために、図３に示すように、前記共通電極２５０にはスリットが形成されることもできる。前記第２配向膜２６０は前記共通電極２５０上に形成される。
【００６６】
前記液晶層１０３は、前記第１配向膜１９１と前記第２配向膜２６０との間に介在される。前記液晶層１０３が有する液晶は、前記アレイ基板１０１で前記対向基板２０１に向かう垂直方向に配向されＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎ）モードに形成されることができる。
【００６７】
本実施例において、前記液晶層１０３の厚み、即ち、液晶層１０３のセルギャップは、図３に示すように、前記透過電極１７１と前記反射電極１８１で実質的に同様に形成されている。即ち、本発明の液晶表示装置１００は、液晶層１０３のセルギャップをモノセルギャップにしつつ半透過タイプで駆動される。
【００６８】
従って、前記透過電極１７１上の液晶層１０３を透過する第１光と前記反射電極１８１上の液晶層１０３に入射して前記反射電極１８１によって反射される第２光は前記液晶層１０３を透過する距離が互いに異なる。従って、前記透過電極１７１と前記反射電極１８１で前記液晶層１０３の駆動を同様にすると、前記液晶層１０３から出射される前記第１光及び前記第２光のリターデーション量が互いに異なって、正常的に液晶表示装置１００が画像を表示することができない。
【００６９】
従って、本発明では前記透過電極１７１と前記反射電極１８１に互いに異なるレベルの電圧を印加して前記液晶層１０３による前記第１光及び前記第２光のリターデーション量を実質的に同様に制御する。
【００７０】
図８は、図１乃至図７で説明された液晶表示装置１００の駆動方法を説明する順序図である。
【００７１】
本実施例の液晶表示装置１００の駆動方法で液晶表示装置１００は、ＡＬＳ駆動方式で駆動される。例えば、データ信号をブースティングラインでブースティングして透過電極１７１と反射電極１８１に差等電圧を印加する。図８を参照すると、まず、外部から伝達された画像信号によってデータ信号を出力する（段階Ｓ１０）。例えば、グラフィックカードのような外部装置から印加された画像信号によって前記データ駆動部１０は、データライン１５１に印加されるデータ信号を出力する。これと連動され前記ゲート駆動部３０は、前記ゲートライン１１１に印加されるゲート信号を出力する。
【００７２】
図９は、ゲート信号、データ信号、第１ブースティング信号、共通電圧、及び第１画素電圧の関係を示す波形図である。図１０は、ゲート信号、データ信号、第２ブースティング信号、共通電圧、及び第２画素電圧の関係を示す波形図である。
【００７３】
図９を参照すると、第１ブースティング信号Ｖｃｓｔ１によって前記データ信号ＤＳを第１画素電圧Ｖ１にブースティングする（段階Ｓ３０）。前述したように、前記ゲート信号ＧＳが前記第１スイッチング素子ＴＦＴ１の前記ゲート電極１１３に印加されると、前記第１スイッチング素子ＴＦＴ１のソース電極１５３に印加された前記データ信号ＤＳは前記第１ドレイン電極１５５に印加される。
【００７４】
前記データ信号ＤＳと連動され前記第１ブースティングライン１２１には前記第1ブースティング信号Ｖｃｓｔ１が印加される。前記第１ブースティング信号Ｖｃｓｔ１は、前記共通電極２５０に印加される前記共通電圧より電圧レベルがずっと大きい。従って、前記データ信号ＤＳは、前記第１ストレージキャパシタＣＳＴ_Ｔによって前記第１画素電圧Ｖ１にブースティングされ前記透過電極１７１に印加されることができる。
【００７５】
前記第１画素電圧Ｖ１が印加されることにより、前記透過電極１７１上の液晶層１０３は配列が変更され、前記透過電極１７１上の前記液晶層１０３を透過する前記第１光は前記液晶層１０３によって第１リターデーション量だけ光経路差を有することになる。
【００７６】
図１０を参照すると、第２ブースティング信号Ｖｃｓｔ２によって前記データ信号ＤＳを第２画素電圧Ｖ２にブースティングする（段階Ｓ５０）。前記データ信号ＤＳが前記第１画素電圧Ｖ１にブースティングされることと実質的に同時に前記データ信号ＤＳは前記第２ブースティングライン１２５によって前記第２画素電圧Ｖ２にブースティングされる。
【００７７】
前記ゲート信号ＧＳが前記第２スイッチング素子ＴＦＴ２の前記ゲート電極１１３に印加されると、前記第２スイッチング素子ＴＦＴ２のソース電極１５３に印加された前記データ信号ＤＳは、前記第２ドレイン電極１５７に印加される。前記第２ブースティングライン１２５には、前記第２ブースティング信号Ｖｃｓｔ２が印加される。前記第２ブースティング信号Ｖｃｓｔ２は、前記共通電極２５０に印加される前記共通電圧より電圧レベルが大きい。従って、前記データ信号ＤＳは前記第２ドレイン電極１５７と前記第２ブースティングライン１２５が形成する前記第２ストレージキャパシタＣＳＴ_２によって前記第２画素電圧Ｖ２にブースティングされ前記反射電極１８１に印加されることができる。
【００７８】
前記第２画素電圧Ｖ２が印加されることにより、前記反射電極１８１上の液晶層１０３は配列が変更され、前記液晶層１０３に入射して前記反射電極１８１によって反射される第２光は前記反射される前及び後に総合して前記液晶層１０３によって第２リターデーション量だけ光経路差を有することになる。
【００７９】
前記透過電極１７１又は前記反射電極１８１に印加される前記第１及び第２画素電極Ｖ１、Ｖ２は下記された数式１から決定されることができる。
(数１)
【００８０】
Ｖｐ＝Ｖｄ±Δ＝Ｖｄ±[Ｃｓｔ／（Ｃｓｔ＋ＣＬｃ）]（Ｖｈ−ＶＬ）
【００８１】
前記数式１において、Ｖｐは画素電圧、Ｖｄはデータライン１５１を通じてスイッチング素子のドレイン電極に充電されたデータ信号ＤＳの電圧、Δはブースティング信号の電圧レベルによってキャパシティブ（ｃａｐａｃｉｔｉｖｅ）カップリング（ｃｏｕｐｌｉｎｇ）によって変わるブースティングされる量、Ｃｓｔはストレージキャパシタ容量、ＣＬｃは液晶キャパシタ容量、Ｖｈはブースティング信号のハイレベル電圧、ＶＬはブースティング信号のローレベル電圧をそれぞれ意味する。
【００８２】
本実施例による液晶表示装置１００の駆動方法において、前記第１ブースティング信号Ｖｃｓｔ１及び前記第２ブースティング信号Ｖｃｓｔ２のレベルを制御して前記第１リターデーション量と前記第２リターデーション量を実質的に同様に制御する。
【００８３】
図１１は、透過電極１７１及び反射電極１８１にそれぞれ印加される第１画素電圧Ｖ１及び第２画素電圧Ｖ２と透過電極１７１及び反射電極１８１で光透過率を示す電圧−透過率グラフである。
【００８４】
図１１に図示されたグラフにおいて、縦軸は前記透過電極１７１及び前記反射電極１８１で１００％で示した液晶層１０３の光透過率を示す。横軸は前記透過電極１７１に印加された前記第１画素電圧Ｖ１と前記反射電極１８１に印加された第２画素電圧Ｖ２のサイズを示す。
【００８５】
図１１に図示されたグラフは、液晶層１０３のセルギャップを透過電極１７１と反射電極１８１で実質的に同様に、約３．３μｍ乃至３．５μｍとし、前記透過電極１７１を透過する第１光と、前記反射電極１８１から反射される第２光の前記液晶層１０３に対する透過率を観測した結果を示す。
【００８６】
図１１で黒丸（ＴＮ）が表示された透過電極１７１に対する電圧−透過率グラフにおいて、前記第１画素電圧Ｖ１が約２Ｖ以下である場合、光透過率がほぼ０％に近接することがわかる。又、前記第１画素電圧Ｖ１が約２．０Ｖから約４．３Ｖまで変わる時、前記透過電極１７１上の液晶層１０３の光透過率は０％から最大１００％に増加され、前記第１画素電圧Ｖ１が約４．３Ｖ以上に増加することにより、光透過率が漸次的に減少されることがわかる。従って、前記第１画素電圧Ｖ１は、前記透過電極１７１上の前記液晶層１０３の前記光透過率が最小から最大まで変わる区間、例えば、約２．０Ｖ乃至４．３Ｖの駆動範囲で変化されることが好ましいことがわかる。
【００８７】
図１１において、黒四角（ＲＮ）が表示された反射電極１８１に対する電圧−透過率グラフで、前記第２画素電圧Ｖ２が約２Ｖ以下及び約５．５Ｖ以上であれば、光透過率が約１０％であることがわかる。又、前記第２画素電圧Ｖ２が約２Ｖ乃至３．１Ｖまで変わる時、前記光透過率は１０％から最大１００％まで急激に増加して、前記第２画素電圧Ｖ２が約３．１Ｖから約５．５Ｖまで変わる時、前記光透過率は１００％から１０％に減少されることがわかる。従って、前記第２画素電圧Ｖ２は前記反射電極１８１上の前記液晶層１０３の前記光透過率が最小から最大まで変わる区間、例えば、約２．０Ｖ乃至３．１Ｖの駆動範囲で変わることが好ましいことがわかる。
【００８８】
前記透過電極１７１と前記反射電極１８１で前記液晶層１０３の絶対的な光透過量は互いに異なることができるが、前記光透過率が実質的に同じであるように前記液晶層１０３に差等電圧が印加されることができる。前記透過電極１７１と前記反射電極１８１上の液晶層１０３の光透過率が実質的に同じである時、前記第１及び第２リターデーション量が実質的に互いに同じになることができる。
【００８９】
例えば、図１１で光透過率が５０％である時、前記第１画素電圧Ｖ１は約３．１Ｖ、及び前記第２画素電圧Ｖ２は約２．５Ｖであることがわかる。従って、この場合、前記データ信号ＤＳの電圧、前記第１及び第２画素電圧Ｖ２を知っているので、前記数式１から前記第１及び第２ブースティング信号Ｖｃｓｔ２の電圧を決定することができる。
【００９０】
図１２は、差等電圧が印加される時、透過電極１７１と反射電極１８１で階調を実質的に同様にするための駆動電圧を図示する階調−駆動電圧グラフである。図１３は、透過電極１７１と反射電極１８１に差等電圧を印加して、ガンマ値を実質的に同様にする時、階調−透過率グラフである。
【００９１】
図１２において、横軸は、前記液晶表示装置１００によって表示される画像の階調を示し、縦軸は、透過電極１７１又は反射電極１８１に印加される電圧を示す。
【００９２】
図１２を参照すると、黒上向き三角印(ピクセルに印加された電圧Ｔ)が表示された第１画素電圧Ｖ１−階調グラフは、黒丸(ピクセルに印加された電極Ｒ)が表示された第２画素電圧Ｖ２−階調グラフより傾きがより急激に増加することがわかる。即ち、０階調から６４階調に変わる時、前記第１画素電圧Ｖ１は、図１１で説明されたように約２．０Ｖから約４．３Ｖまで変化される。又、前記第２画素電圧Ｖは約２．０Ｖから約３．１Ｖまで変化される。従って、同じ階調で前記第１画素電圧Ｖ１が前記第２画素電圧Ｖ２より大きく、階調が増加することにより電圧差異が増加することがわかる。
【００９３】
図１３において、横軸は画像表示の階調を示し、縦軸は前記透過電極１７１と前記反射電極１８１で光透過率を示す。図１３を参照すると、階調と関係されたパラメーターであるガンマ値が約２．２である時、黒丸(透過)が表示されたグラフを参照すると、透過電極１７１の光透過率は実線で表示された理想的な階調−透過率グラフに殆ど近似するように変化されることがわかる。又、黒四角(反射)が表示されたグラフを参照すると、反射電極１８１の光透過率も前記理想的な階調−透過率グラフに殆ど近似するように変化されることがわかる。
【００９４】
従って、図１２及び図１３から階調によって異なるレベルの前記第１画素電圧Ｖ１及び前記第２画素電圧Ｖ２をそれぞれ前記透過電極１７１及び前記反射電極１８１に印加すると、標準化された光透過率が実質的に互いに同様になる。従って、前記第１及び第２ブースティング信号Ｖｃｓｔ１、Ｖｃｓｔ２を前記階調によって前記数式１によって決定された値とすれば、前記液晶表示装置１００は所望する階調の画像を表示することができることになる。
【００９５】
図１４及び図１５は、図８乃至図１３で説明された駆動方法によって図１乃至図７で説明された液晶表示装置１００を駆動する時、透過電極１７１と反射電極１８１で光の偏光状態を示すダイヤグラムである。
【００９６】
図１４は、前記第１及び第２画素電圧Ｖ１、Ｖ２が前記透過電極１７１及び前記反射電極１８１に印加されないオフ状態でダークモードが具現されることを図示する。図１５は、前記第１及び第２画素電圧Ｖ１、Ｖ２が前記透過電極１７１及び前記反射電極１８１に印加されたオン状態でホワイトモードが具現されることを図示する。
【００９７】
図１４及び図１５に図示された光学モードは、前記液晶層１０３がｍＰＶＡモードで駆動される場合を含むことができる。これと異なり、オフ状態でホワイトモードが具現され、オン状態でダークモードが具現されるように光学モードを設計することができ、この場合、前記光学モードは前記液晶層１０３がＴＮモード又はＥＣＢモードで駆動される場合を含むことができる。
【００９８】
図３、図１４、及び図１５を参照すると、前記液晶表示装置１００は、第１偏光板７１、第１1/2λ位相差板７２、第１1/4λ位相差板７３、第２1/4λ位相差板７４、第２1/2λ位相差板７５、及び第２偏光板７６を更に含むことができる。
【００９９】
前記第１1/4λ位相差板７３は、前記アレイ基板１０１の背面に配置され、前記第１偏光板７１は前記第１1/4λ位相差板７３の下に配置され、前記第１1/2λ位相差板７２は、前記第１1/4λ位相差板７３と前記第１偏光板７１との間に介在されることができる。前記第２1/4λ位相差板７４は前記対向基板２０１の上面に配置され、前記第２偏光板７６は前記第２1/4λ位相差板７５上に配置され、前記第２1/2λ位相差板７５は前記第２1/4λ位相差板７４と前記第２偏光板７６との間に介在されることができる。
【０１００】
図１４で前記第１偏光板７１に入射された第１光は、前記第１偏光板７１及び前記第１1/2λ位相差板７２によって特定な方向に線偏光され、前記第１1/4λ位相差板７３によって第１偏光方向に円偏光され前記透過電極１７１を通じて前記液晶層１０３に入射される。前記第１偏光方向は便宜上円偏光の方向を区分するために使用された。
【０１０１】
前記オフ状態で前記液晶層１０３は、前記第１光の偏光状態をそのまま維持する。従って、前記第１偏光方向に円偏光された前記第１光は、前記第２1/4λ位相差板７４及び前記第２1/2λ位相差板７５によって線偏光される。前記第１光は、前記第１偏光板７１と偏光軸が直交するように配置された前記第２偏光板７６によって遮断されダークモードになる。
【０１０２】
一方、前記第２光は、前記第２偏光板７６及び前記第２1/2λ位相差板７５によって特定な方向に線偏光され、前記第２1/4λ位相差板７４によって第２偏光方向に円偏光され前記反射電極１８１上の液晶層１０３に入射される。前記第２方向は、前記第１偏光方向と１８０°位相差がある方向で定義されることができる。
【０１０３】
前記オフ状態なので、前記液晶層１０３を通過しながら前記第２光の偏光状態は変更されない。前記第２光は、前記反射電極１８１で反射されながら位相が反転され前記第１偏光方向に偏光された円偏光になって更に前記第２1/4λ位相差板７４に入射される。前記第１偏光方向に円偏光された前記第２光は、前記第２1/4λ位相差板７４及び前記第２1/2λ位相差板７５によって線偏光される。前記第２光は、前記第２偏光板７６によって遮断されダークモードになる。
【０１０４】
従って、前記透過電極１７１と前記反射電極１８１でオフモードでダークモードが具現されることができる。
【０１０５】
図１５で前記透過電極１７１と前記反射電極１８１でセルギャップが実質的に同じであり、オン状態なので前記液晶層１０３は入射光の偏光状態を変更させる。前記透過電極１７１上の液晶層１０３は、前記第１画素電圧Ｖ１が印加された前記透過電極１７１と前記共通電極２５０が形成する電場によって再配列され、前記液晶層１０３を透過する前記第１光は1/2λだけ位相が変更される。従って、前記第１方向に円偏光された前記第１光は前記液晶層１０３によって前記第２方向に円偏光される。前記第２方向に円偏光された前記第１光は、前記第２1/4λ位相差板７４及び前記第２1/2λ位相差板７５によって線偏光され前記第２偏光板７６を透過してホワイトモードが具現される。
【０１０６】
前記反射電極１８１上の液晶層１０３は、前記第２画素電圧Ｖ２が印加された前記反射電極１８１と前記共通電極２５０が形成する電場によって再配列され、前記第２光は、前記反射電極１８１上の液晶層１０３を１回通過する時、1/4λだけ位相が変更される。前記第２1/4λ位相差板７４によって前記第２方向に円偏光された前記第２光は、前記液晶層１０３によって更に線偏光され前記反射電極１８１に入射される。前記反射電極１８１から反射された前記第２光は、位相が１８０°変更された線偏光になって更に液晶層１０３を通過する。前記液晶層１０３によって更に1/4λだけ位相が変更された前記第２光は前記第２方向に円偏光された光になる。
【０１０７】
前記第２方向に円偏光された前記第２光は、前記第２1/4λ位相差板７４及び前記第２1/2λ位相差板７５によって線偏光され、前記第２偏光板７６を透過してホワイトモードが具現される。
【０１０８】
従って、前記透過電極１７１と前記反射電極１８１でオンモードでホワイトモードが具現されることができる。従って、前記液晶表示装置１００の駆動方法によると、ダークモードとホワイトモードが全部具現可能で、前記第１ブースティング信号Ｖｃｓｔ１及び前記第２ブースティング信号Ｖｃｓｔ２を制御して所望する階調の画像を表示することができる。
【０１０９】
実施例２
図１６は、実施例２によるアレイ基板４０１の単位画素領域ＰＡを示す平面図である。
【０１１０】
図１６を参照すると、本実施例によるアレイ基板４０１及びその製造方法は、第１ブースティングライン４２１の位置が変更されたこと、及び第１スイッチング素子ＴＦＴ１の第１ドレイン電極４５５が画像領域ＰＡの第１領域Ａ１の中央まで延長されたことを除いては図１乃至図７で説明されたアレイ基板１０１及びその製造方法と実質的に同じである。従って、対応する要素には同じ参照符号を付与して、その重複説明は省略する。
【０１１１】
本実施例において、前記第１ブースティングライン４２１は、ゲートライン４１１と平行で前記画素領域ＰＡの第１領域Ａ１を横切るように、例えば、大略前記第１領域Ａ１の中心を通過するように配置される。前記第１ドレイン電極４５５は前記第１領域Ａ１の中心まで延長され、前記第１ドレイン電極４５５の端部は前記第１ブースティングライン４２１と重なって第１ストレージキャパシタＣＳＴ_Ｔを形成する。
【０１１２】
本実施例によると、前記第１ブースティングライン４２１、前記第２ブースティングライン４２５、及び前記ゲートライン４１１間の離隔間隔を実施例１より大きく形成することができる。従って、前記第１ブースティングライン４２１、前記第２ブースティングライン４２５、及び前記ゲートライン４１１の工程マージンを余裕のあるようにすることができるという長所がある。
【０１１３】
本実施例による液晶表示装置は、図１６に図示されたアレイ基板４０１を含むことを除いては、図１乃至図７で説明された液晶表示装置１００と実質的に同じである。従って、対応する要素については、対応する参照番号を付与して重複説明は省略する。
【０１１４】
本実施例による液晶表示装置の駆動方法は、図８乃至図１５で説明された液晶表示装置の駆動方法と実質的に同じである。従って、重複された説明は省略する。
【０１１５】
実施例３
図１７は、実施例３によるアレイ基板６０１の単位画素領域ＰＡを示す平面図である。図１８は、図１７に図示されたアレイ基板６０１をＩＩ−ＩＩ’に沿って切断した断面図である。
【０１１６】
図１７及び図１８を参照すると、本実施例によるアレイ基板６０１及びその製造方法は、第１ストレージ電極６２３及び第２ストレージ電極６２７及びこれを形成する段階を更に含むことを除いては図１乃至図７で説明されたアレイ基板１０１及びその製造方法と実質的に同じである。従って、対応する要素については対応する参照番号を使用して重複された説明は省略する。
【０１１７】
本実施例のアレイ基板６０１及びその製造方法において、前記第１ストレージ電極６２３は、前記透過電極６７１と同じ透明な導電性物質であるＩＴＯ又はＩＺＯのような物質で形成される。前記第１ストレージ電極６２３は、前記第１領域Ａ１に対応する下部基板６０５上に前記透過電極６７１より小さい面積で形成され、一側エッジは前記第１ブースティングライン６２１上に接触される。
【０１１８】
前記第１ストレージ電極６２３は、前記第１スイッチング素子ＴＦＴ１の第１ドレイン電極６５５と前記第１ブースティングライン６２１との間に形成される第１ストレージキャパシタＣＳＴ_Ｔのサイズを増加させる。従って、前記第１ブースティングライン６２１及び前記第１ドレイン電極６５５の線幅をより減少させることができる。
前記第２ストレージ電極６２７は、前記透過電極６７１と同じ透明な導電性物質であるＩＴＯ又はＩＺＯのような物質で形成されることができる。前記第２ストレージ電極６２７は、前記画素領域ＰＡの第２領域Ａ２に対応する基板上に前記反射電極６８１より小さい面積で形成され、一側エッジは、前記第２ブースティングライン６２５上に接触され前記第２ブースティングライン６２５と電気的に連結される。
【０１１９】
前記第２ストレージ電極６２７は、前記第２スイッチング素子ＴＦＴ２の第２ドレイン電極６５７と前記第２ブースティングライン６２５との間に形成される第２ストレージキャパシタＣＳＴ_２のサイズを増加させる。従って、前記第２ブースティングライン６２５及び前記第２ドレイン電極６５７の線幅をより減少させることができる。
【０１２０】
従って、本実施例のアレイ基板６０１は、実施例１のアレイ基板１０１より開口率を増加させることができる。
【０１２１】
本実施例による液晶表示装置は、図１７及び図１８に図示されたアレイ基板６０１を含むことを除いては、図１乃至図７で説明された液晶表示装置１００と実質的に同じである。従って、重複説明は省略する。
【０１２２】
本実施例による液晶表示装置の駆動方法は、図８乃至図１５で説明された液晶表示装置の駆動方法と実質的に同じである。従って、重複説明は省略する。
【０１２３】
実施例４
図１９は、実施例４によるアレイ基板８０１の単位画素領域ＰＡを示す平面図である。図２０は、図１９に図示されたアレイ基板８０１をＩＩＩ−ＩＩＩ’に沿って切断した断面図である。
【０１２４】
図１９及び図２０を参照すると、本実施例によるアレイ基板８０１及びその製造方法は、第１ストレージ電極８２３及び第２ストレージ電極８２７を更に含むこと、及び第１ブースティングライン８２１が第１領域Ａ１に配置されたこと、及び第１領域Ａ１と第２領域Ａ２が殆ど類似な面積を有することを除いては、図１乃至図７で説明されたアレイ基板１０１と実質的に同じである。従って、対応する要素については対応する参照番号を使用して、重複された説明は省略する。
【０１２５】
本実施例によるアレイ基板８０１及びその製造方法において、前記画素領域ＰＡの第１領域Ａ１及び第２領域Ａ２は殆ど類似な面積を有する。本実施例において、前記第１ブースティングライン８２１は、ゲートライン８１１と平行で前記画素領域ＰＡの第１領域Ａ１を横切るように、例えば、大略前記第１領域Ａ１の中心を通過するように形成される。前記第１ドレイン電極８５５は前記第１領域Ａ１の中心まで延長され、前記第１ドレイン電極８５５の端部は、前記第１ブースティングライン８２１と重なって第１ストレージキャパシタＣＳＴ_Ｔを形成する。
【０１２６】
前記第１及び第２ストレージ電極８２３、８２７は、前記透過電極８７１と同じ透明な導電性物質であるＩＴＯ又はＩＺＯのような物質で形成されることができる。前記第１及び第２ストレージ電極８２３、８２７は、それぞれ前記第１領域Ａ１及び前記第２領域Ａ２に形成され、前記第１ブースティングライン８２１及び前記第２ブースティングライン８２５を覆うように形成される。従って、前記第１ストレージ電極８２３は前記第１ブースティングライン８２１に電気的に連結され、前記第２ストレージ電極８２７は前記第２ブースティングライン８２５に電気的に連結される。
【０１２７】
前記第１ストレージ電極８２３は、前記第１ストレージキャパシタＣＳＴ_Ｔのサイズを増加させ、前記第２ストレージ電極８２７は、前記第２ストレージキャパシタＣＳＴ_２のサイズを増加させる。従って、本実施例によると、第１及び第２ストレージラインと第１及び第２ドレイン電極８５５、８５７の線幅を大幅減少させることができる。従って、本実施例のアレイ基板８０１は、図１乃至図７で説明されたアレイ基板８０１より画素領域ＰＡの開口率が増加される。
【０１２８】
又、本実施例によると、前記第１ブースティングライン８２１、前記第２ブースティングライン８２５、及び前記ゲートライン８１１間の離隔間隔を実施例１より大きくすることができる。従って、前記第１ブースティングライン８２１、前記第２ブースティングライン８２５、及び前記ゲートライン８１１の工程マージンを余裕のあるようにすることができるという長所がある。
【０１２９】
本実施例による液晶表示装置は、図１９及び図２０に図示されたアレイ基板８０１を含むことを除いては、図１乃至図７で説明された液晶表示装置と実質的に同じである。従って、重複説明は省略する。
【０１３０】
本実施例による液晶表示装置の駆動方法は、図８乃至図１５で説明された液晶表示装置の駆動方法と実質的に同じである。従って、重複説明は省略する。
【産業上の利用可能性】
【０１３１】
本発明の実施例による液晶表示装置の駆動方法、アレイ基板、その製造方法、及びこれを有する液晶表示装置において、モノセルギャップで半透過モードが具現される。従って、マルチセルギャップで半透過モードを具現する場合に対して製造工程数が減少され、マルチセルギャップで誘発された対比比低下、テクスチャー発生、及び配向不良などの問題を防止して、液晶表示装置の製造歩留まり及び表示品質を向上させることができる。従って、本発明は、半透過モードでモノセルギャップを有する液晶表示装置を具現するのに適用されることができる。
【０１３２】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１３３】
１０    データ駆動部
３０    ゲート駆動部
１００    液晶表示装置
１０１    アレイ基板
１０５    下部基板
１１１    ゲートライン
１１３    ゲート電極
１２１    第１ブースティングライン
１２５    第２ブースティングライン
１４１    半導体層
１５１    データライン
１５３    ソース電極
１５５    第１ドレイン電極
１５７    第２ドレイン電極
１６１、１６３    コンタクトホール
１７１    画素電極
１８１    反射電極
１９１    第１配向膜
ＰＡ    画素領域
Ａ１    第１領域
Ａ２    第２領域
２０１    対向基板
２０５    上部基板
２１０    ブラックマトリックス
２３０    カラーフィルタ
２４０    オーバーコーティング層
２５０    共通電極
２６０    第２配向膜
７１、７６    偏光板
７２、７５    1/2λ位相差板
７３、７４    1/4λ位相差板
１０３    液晶層
【図１】
2010009045.tif 000003
【図２】
2010009045.tif 000004
【図３】
2010009045.tif 000005
【図４】
2010009045.tif 000006
【図５】
2010009045.tif 000007
【図６】
2010009045.tif 000008
【図７】
2010009045.tif 000009
【図８】
2010009045.tif 000010
【図９】
2010009045.tif 000011
【図１０】
2010009045.tif 000012
【図１１】
2010009045.tif 000013
【図１２】
2010009045.tif 000014
【図１３】
2010009045.tif 000015
【図１４】
2010009045.tif 000016
【図１５】
2010009045.tif 000017
【図１６】
2010009045.tif 000018
【図１７】
2010009045.tif 000019
【図１８】
2010009045.tif 000020
【図１９】
2010009045.tif 000021
【図２０】
2010009045.tif 000022