(57)【要約】【課題】表面実装されたチップ部品を実装用基板に接続する際にその接続を確実に行うことができるチップ部品実装配線基板を提供すること。【解決手段】配線基板１０は、実装用基板に実装されて用いられ、該実装用基板に対向する側の面にチップ部品２０が実装されている。このチップ部品２０は、その部品本体２５の両端部にそれぞれ端子電極２１を備え、各端子電極２１は、その表面に形成されためっき膜（Ｓｎ）が配線基板１０側と実装用基板側とに二分される形態で設けられている。一形態において、チップ部品２０の各端子電極２１は、配線基板１０側と実装用基板側とに分割され、その分割された各々の端子電極２１ａ，２１ｂの表面にめっき膜（Ｓｎ）が形成されている。【選択図】図１
2010199171.tif 000002
【特許請求の範囲】
【請求項１】
実装用基板に実装されて用いられ、該実装用基板に対向する側の面にチップ部品が表面実装された配線基板であって、
前記チップ部品は、その部品本体の両端部にそれぞれ形成された端子電極を備え、各端子電極は、その表面に形成されためっき膜が前記配線基板側と前記実装用基板側とに二分される形態で設けられていることを特徴とするチップ部品実装配線基板。
【請求項２】
前記チップ部品の各端子電極の表面に形成されためっき膜は、はんだ濡れ性の良好な金属層からなることを特徴とする請求項１に記載のチップ部品実装配線基板。
【請求項３】
前記チップ部品の各端子電極は、前記配線基板側と前記実装用基板側とに分割され、その分割された各々の端子電極の表面に前記めっき膜が形成されていることを特徴とする請求項２に記載のチップ部品実装配線基板。
【請求項４】
前記チップ部品の部品本体は、前記配線基板側の当該端子電極に接続された素子部と、前記実装用基板側の当該端子電極に接続された素子部とが互いに絶縁されるよう構成されていることを特徴とする請求項３に記載のチップ部品実装配線基板。
【請求項５】
前記チップ部品の少なくとも各端子電極上で、前記配線基板側と前記実装用基板側とを二分する位置に絶縁体が帯状に突設されていることを特徴とする請求項２に記載のチップ部品実装配線基板。
【請求項６】
前記めっき膜は、錫（Ｓｎ）層からなることを特徴とする請求項２に記載のチップ部品実装配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザや他の配線基板等の実装用基板に実装されて用いられる配線基板に関し、より詳細には、その実装用基板に対向する側の面にチップ状のキャパシタ、インダクタ等の受動素子（チップ部品）が表面実装されたチップ部品実装配線基板に関する。
【０００２】
かかるチップ部品実装配線基板は、実装用基板に対向する側と反対側の面に半導体素子等の電子部品を搭載するパッケージとしての役割を果たすという点で、以下の記述では便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。
【背景技術】
【０００３】
配線基板（半導体パッケージ）に半導体素子等を搭載して半導体装置を構成するにあたり、その小型・薄型化及び高性能（高機能）化の流れの中で、実装面積の削減のため、半導体素子等を搭載したパッケージ同士を上下方向（高さ方向）に積層するＰＯＰ（パッケージ・オン・パッケージ）接合の要求がある。
【０００４】
これに伴い、半導体パッケージにおいても配線の更なる微細化及び高密度化が要求されており、各配線パターンはより一層近接しつつある状況にある。このため、配線間でクロストークノイズが生じたり、また、電源ライン等の電位が変動したりする等の問題が起こり得る。特に、高速のスイッチング動作が要求される半導体素子等の電子部品（ＭＰＵなど）を搭載するパッケージでは、周波数の上昇に伴いクロストークノイズが発生し易くなり、またスイッチング素子が高速にオン／オフすることでスイッチングノイズが発生し、これによって電源ライン等の電位が変動し易くなる。そこで、電源電圧を安定させ、スイッチングノイズ等を低減させる目的で、半導体パッケージにキャパシタ機能を搭載して電源ライン等を「デカップリング」することが行われている。
【０００５】
その一例として、配線基板の裏面（他の配線基板（パッケージ）に対向する側の面）にチップキャパシタを実装し、このチップキャパシタを他のパッケージ側にも接続して、配線基板と他のパッケージとの間で電気的な接続をもたせたもの（ＰＯＰ接合の実装構造）がある。かかる実装構造に使用されるチップキャパシタは、その典型的な構造として、ほぼ直方体形状のキャパシタ本体（素子部）と、このキャパシタ本体の両端部に形成された１対の端子電極とを備えている。そして、各端子電極の最表面には、配線基板等に実装する際に接続材料として用いられるはんだの濡れ性を高めるための金属層（代表的には、錫（Ｓｎ）めっき層）が設けられている。
【０００６】
このようなチップキャパシタを用いて上記の実装構造を実現する場合、先ず、配線基板の裏面のソルダレジスト層から露出する各パッドに適量のはんだ（ペースト状）を被着させ、各パッドの位置にキャパシタの各端子電極を位置合わせした後、そのはんだをリフローにより溶融させて当該パッドに端子電極を接続することで、チップキャパシタを配線基板に実装する。さらに、この配線基板が積層される他のパッケージ側にも所要の端子（パッド）を用意し、それぞれ対応する各パッドに適量のはんだ（ペースト状）を被着させ、各パッドの位置に上記のキャパシタの各端子電極を位置合わせした後、そのはんだをリフローにより溶融させることで、チップキャパシタを他のパッケージ側にも接続する。
【０００７】
かかる従来技術に関連する技術としては、例えば、特許文献１に記載されるように、チップ状の電子部品素子の端子に有底円筒状の金属キャップを被せ樹脂でコーティングしたアキシャル型の電子部品において、金属キャップの円筒部の内周面にはんだからなる余剰金属層を設け、樹脂が膨張した際に余剰金属層のはんだが円筒部の外側に流動することにより樹脂の膨張による影響が端子のめっき層に作用しないようにしたものがある。また、これに関連する他の技術として、特許文献２に記載されるように、素子本体の両端部にそれぞれ端子電極を備えたチップ状の電子部品において、端子電極の端面のほぼ中央部分に凹部を設け、この凹部の形成幅と最大深さをそれぞれ所定の値に選定することで、電子部品の実装時における爆ぜ現象の発生を回避しつつ、チップ立ちの発生を抑制するようにしたものがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−７７２５７号公報
【特許文献２】特開２００７−１３４３９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したように従来の技術では、配線基板（パッケージ）に表面実装したチップキャパシタを他のパッケージ側にも接続して、両パッケージ間で電気的な接続をもたせる場合があるが、その場合に、チップキャパシタの端子電極の表面にＳｎめっき層が設けられていることに起因して、以下の問題があった。
【００１０】
すなわち、配線基板（パッケージ）にチップキャパシタを実装した際、リフローの熱により、端子電極の表面のめっき層に含まれるＳｎが配線基板側へ流動するため、端子電極上の反対側（他のパッケージ側）の部分のＳｎの量が相対的に減ってしまう。場合によっては、その部分においてＳｎめっき層の下層の金属部分（例えば、ニッケル（Ｎｉ）層や他の合金層など）が露出することになり、その部分のはんだ濡れ性が低下する。
【００１１】
このため、チップキャパシタを他のパッケージ側に用意したはんだに接続させる際に、その端子電極上の他のパッケージ側の部分のはんだ濡れ性が低下しているため、他のパッケージ上のはんだとチップキャパシタの当該めっき部分が十分に濡れず、接続できないという問題が発生する。
【００１２】
つまり、チップキャパシタの端子電極が配線基板（パッケージ）側と実装用基板（他のパッケージ）側とに共有される形態で設けられていたため、配線基板に表面実装したチップキャパシタを実装用基板側に接続する際に、上記のようにチップキャパシタのめっき面の濡れ性が十分でないために、実装用基板側との接続が不十分で、密着した接続状態を確保できない（接続不良）といった問題があった。
【００１３】
本発明は、かかる従来技術における課題に鑑み創作されたもので、表面実装されたチップ部品を実装用基板に接続する際にその接続を確実に行うことができるチップ部品実装配線基板を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の従来技術の課題を解決するため、本発明によれば、実装用基板に実装されて用いられ、該実装用基板に対向する側の面にチップ部品が表面実装された配線基板であって、前記チップ部品は、その部品本体の両端部にそれぞれ形成された端子電極を備え、各端子電極は、その表面に形成されためっき膜が前記配線基板側と前記実装用基板側とに二分される形態で設けられていることを特徴とするチップ部品実装配線基板が提供される。
【００１５】
また、このチップ部品実装配線基板において、前記チップ部品の各端子電極の表面に形成されためっき膜は、はんだ濡れ性の良好な金属層からなることが望ましい。
【発明の効果】
【００１６】
本発明に係るチップ部品実装配線基板の構成によれば、チップ部品の端子電極の表面に形成されためっき膜が配線基板側と実装用基板側とに二分される形態で設けられているので、実装用基板側の部分のめっき膜に含まれるめっき材料（例えば、Ｓｎ）は、チップ部品を配線基板に実装した際の熱により溶融して流動するものの、配線基板側の端子電極上に流れ出すことはない。つまり、端子電極上で実装用基板側の部分に当初設けられていた分量のめっき材料（例えば、Ｓｎ）は、そのまま残すことができる。
【００１７】
これにより、このチップ部品を実装用基板側に接続する際に、端子電極上の当該部分のめっき面の濡れ性が十分に確保されるので、従来技術に見られたような接続不良を生じることなく、その接続を確実に行うことができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係るチップ部品実装配線基板（パッケージ）の構成を示す断面図である。
【図２】図１の配線基板（パッケージ）を他の配線基板（パッケージ）に実装した状態（ＰＯＰ接合の実装構造）を示す断面図である。
【図３】図１の配線基板に実装されたチップ部品（チップキャパシタ）の構成を示したもので、（ａ）はそのチップキャパシタの外観を示す斜視図、（ｂ）は（ａ）のＡ−Ａ線に沿って見たときの縦断面図である。
【図４】図３のチップキャパシタの製造工程（その１）を示す断面図である。
【図５】図４の製造工程に続く工程（その２）を示す断面図である。
【図６】本発明の第２の実施形態に係るチップ部品実装配線基板（パッケージ）の構成を示す断面図である。
【図７】図６の配線基板（パッケージ）を他の配線基板（パッケージ）に実装した状態（ＰＯＰ接合の実装構造）を示す断面図である。
【図８】図６の配線基板に実装されたチップ部品（チップキャパシタ）の構成を示したもので、（ａ）はそのチップキャパシタの外観を示す斜視図、（ｂ）は（ａ）のＡ−Ａ線に沿って見たときの縦断面図である。
【図９】図８の実施形態の一変形例に係るチップキャパシタの外観を示す斜視図である。
【００１９】
本発明に係るチップ部品実装配線基板の他の構成上の特徴及びそれに基づく有利な利点等については、添付図面を参照しながら以下に記述する発明の実施の形態を用いて説明する。
【発明を実施するための形態】
【００２０】
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
【００２１】
（第１の実施形態…図１〜図５参照）
図１は本発明の第１の実施形態に係るチップ部品実装配線基板（パッケージ）１０の構成を断面図の形態で示したものであり、図２はその配線基板（パッケージ）１０を他の配線基板（パッケージ４０）に実装した状態（ＰＯＰ接合の実装構造）を断面図の形態で示したものである。また、図３は本パッケージ（配線基板１０）に表面実装されたチップ部品（チップキャパシタ２０）の構成を示したもので、（ａ）はそのチップキャパシタ２０の外観（斜視図）、（ｂ）は（ａ）のＡ−Ａ線に沿って見たときの縦断面構造を示している。
【００２２】
図１に示すように本実施形態のチップ部品実装配線基板（パッケージ）１０において、１１は配線基板本体を構成する樹脂基板、１２及び１３はそれぞれ樹脂基板１１の両面に所要の形状にパターニング形成された配線層、１４及び１５はそれぞれ各配線層１２，１３の所要の箇所に画定されたパッド１２Ｐ，１３Ｐの部分を露出させて両面を覆うように形成された保護膜としての絶縁層（ソルダレジスト層）を示す。
【００２３】
樹脂基板１１の形態としては、少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電気的に接続されている形態のものであれば十分である。樹脂基板１１の内部には配線層が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので詳細な図示は省略するが、樹脂基板１１の内部に配線層が形成されている形態の場合には、基板内部で絶縁層を介在させて積層された各配線層及び各配線層間を相互に接続するビアホール（に充填された導体：ビア）を介して最表層の各配線層が電気的に接続されている。この形態の基板としては、例えば、ビルドアップ法を用いて形成され得る多層構造の配線基板がある。一方、樹脂基板１１の内部に配線層が形成されていない形態の場合には、この樹脂基板１１の所要の箇所に適宜形成されたスルーホール（に充填された導体）を介して最表層の各配線層が相互に電気的に接続されている。
【００２４】
本実施形態のパッケージ（配線基板１０）の一方の面（図示の例では上側）には、図中破線で示すように半導体素子（チップ）５０がその電極端子５１を介して搭載されるようになっている。このため、その半導体素子５０が搭載される側のパッド１２Ｐには、顧客等の便宜を考慮して、半導体素子５０の搭載時にその電極端子５１（金（Ａｕ）バンプやはんだバンプ等）と接続し易いように予めプリソルダ等によりはんだ１６が被着されている。このはんだ１６には、例えば、錫（Ｓｎ）−鉛（Ｐｂ）系の共晶はんだ（組成がＳｎ：６２％、Ｐｂ：３８％、融点が１８３℃前後）、環境に配慮した鉛フリーはんだ（例えば、融点が２２０℃前後のＳｎ／銀（Ａｇ）／銅（Ｃｕ））などが用いられる。
【００２５】
一方、半導体素子５０が搭載される側と反対側の面（図示の例では下側）、すなわち、他のパッケージ４０（図２）に対向する側の面には、本発明を特徴付けるチップ部品（チップキャパシタ２０）が実装されている。図示の例では、２個のチップキャパシタ２０が表面実装されている。このチップキャパシタ２０は、図３（ａ）に示すように、ほぼ直方体形状のキャパシタ本体２５と、このキャパシタ本体２５の長手方向の両端部にそれぞれ形成された１対の端子電極２１とを備えている。
【００２６】
各端子電極２１は、それぞれ上側の部分（本パッケージ１０に実装される側の１対の端子電極２１ａ）と下側の部分（他のパッケージ４０に実装される側の１対の端子電極２１ｂ）とに分割されている。つまり、このチップキャパシタ２０には、本パッケージ１０と他のパッケージ４０とにそれぞれ割り当てられた各１対の端子電極２１ａ，２１ｂが設けられている。
【００２７】
上下に分割された各端子電極２１ａ，２１ｂは、図３（ｂ）に示すように、それぞれ下層側から順に、銅（Ｃｕ）層２２、ニッケル（Ｎｉ）層２３及び錫（Ｓｎ）層２４が積層された構造を有している。このうちＮｉ層２３とＳｎ層２４は、後述するようにめっき法により形成されためっき膜である。つまり、各端子電極２１ａ，２１ｂの最表面にＳｎめっき膜２４が形成されており、これにより、チップキャパシタ２０を配線基板１０側に接続し、さらにそのチップキャパシタ２０を他のパッケージ４０側にも接続する際に、その接続材料として用いるはんだの濡れ性を十分に確保できるようにしている。
【００２８】
キャパシタ本体２５は、チップキャパシタ２０の素子部を構成し、図３（ｂ）に示すように、上側の部分（キャパシタ部２５ａ）と下側の部分（キャパシタ部２５ｂ）の２つの部分に分かれている。各キャパシタ部２５ａ，２５ｂは、それぞれキャパシタ電極を構成する１対の導体２６がセラミック材２７を介在させて対向配置され、さらに高誘電率材料からなる絶縁層２８ａ，２８ｂ，２８ｃによって被覆された構造を有している。
【００２９】
各キャパシタ部２５ａ，２５ｂの１対の導体（キャパシタ電極）２６は、それぞれ対応する側の１対の端子電極２１ａ，２１ｂ（最内層側のＣｕ層２２）に接続されている。また、各キャパシタ部２５ａ，２５ｂ間に介在された絶縁層２８ｂは、その両端面の一部が露出している。つまり、この絶縁層２８ｂの露出している部分を境界として、チップキャパシタ２０の端子電極２１が、本パッケージ１０側の部分（端子電極２１ａ）と他のパッケージ４０側の部分（端子電極２１ｂ）とに分離されている。
【００３０】
なお、キャパシタ本体２５は、個々のチップキャパシタ２０に対応して個別に作製されるのではなく、後述するようにキャパシタ構造をシート状に形成したものを所要の大きさに切断分割することにより、作製される。
【００３１】
このような構造を有したチップキャパシタ２０は、図１に示すように、その一方の面側に設けられた１対の端子電極２１ａを配線基板１０上の対応するパッド１３Ｐに被着させたはんだ３０を介してパッド１３Ｐに接続することにより、配線基板（パッケージ）１０に実装される。さらに、このパッケージ１０に実装されたチップキャパシタ２０は、図２に示すように、その他方の面側に設けられた１対の端子電極２１ｂを他の配線基板（パッケージ）４０上の対応するパッド４１Ｐ（配線層４１の所要の箇所に画定され、ソルダレジスト層４２の開口から露出している部分）に被着させたはんだ４３を介してパッド４１Ｐに接続することにより、他のパッケージ４０に実装される。
【００３２】
また、図１、図２に示すように、本パッケージ１０のチップキャパシタ２０が実装されている側の面から露出する他のパッド１３Ｐには、本パッケージ１０を他のパッケージ４０に実装する際に使用される外部接続端子（図示の例では、はんだボール１７）が接合されている。図示の例では、はんだボール１７を接合しているが、これに代えて、当該パッド１３Ｐにピンを接合してもよい。ただし、ピンを接合した場合には、他のパッケージ４０上で当該ピンに対応する箇所に、当該ピンを受け入れるためのソケット端子が適宜設けられる。
【００３３】
また、図２に示すように、本パッケージ１０のチップキャパシタ２０が実装されている側の面と反対側の面には、半導体素子（特定的には、ＣＰＵ等の能動素子のチップ）５０が搭載されている。この半導体素子５０は、その電極パッド（図示せず）がはんだバンプ５１（はんだ１６）を介してパッケージ１０上のパッド１２Ｐにフリップチップ接続されている。さらに、その搭載された半導体素子５０とパッケージ１０との間隙にアンダーフィル樹脂５２（熱硬化性のエポキシ系樹脂など）が充填され、熱硬化されて、半導体素子５０がパッケージ１０に固定化されている。
【００３４】
また、他のパッケージ４０のチップキャパシタ２０が実装されている側の面にも、本パッケージ１０と同様に半導体素子（能動素子のチップ）４５が搭載されている。この半導体素子４５は、その電極パッド（図示せず）がはんだバンプ４６を介して当該パッケージ４０上の対応するパッド４１Ｐにフリップチップ接続されている。さらに、その搭載された半導体素子４５と当該パッケージ４０との間隙にアンダーフィル樹脂４７が充填され、熱硬化されて、半導体素子４５が当該パッケージ４０に固定化されている。
【００３５】
さらに、他のパッケージ４０のチップキャパシタ２０が実装されている側の面と反対側の面にもパッド（図示せず）が設けられており、このパッドに、外部接続端子としてのはんだボール４８がリフローにより接合されている。この場合も同様に、はんだボール４８に代えて、当該パッドにピンを接合してもよい。
【００３６】
次に、本実施形態のチップ部品実装配線基板（半導体パッケージ）１０を製造する方法について説明する。
【００３７】
先ず、チップキャパシタ２０を実装する前の段階にある配線基板（図１の配線基板１０の構成からチップキャパシタ２０及びはんだ３０を除いた部分の構造体）を用意する。すなわち、配線基板本体を構成する樹脂基板１１の両面に所要の形状にパターニング形成された配線層１２及び１３を有し、各配線層１２，１３の所要の箇所に画定されたパッド１２Ｐ，１３Ｐの部分を露出させて両面を覆うように形成されたソルダレジスト層１４及び１５を備え、さらに半導体素子５０が搭載される側のパッド１２Ｐにはんだ１６が被着され、反対側のパッド１３Ｐにはんだボール１７が接合された配線基板を作製する。
【００３８】
樹脂基板１１の形態としては、上述したように少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電気的に接続されている形態のものであれば十分である。例えば、ビルドアップ法を用いた多層構造の配線基板を利用することができる。これは、ベース基材としてのコア基板を中心としてその両面に、絶縁層の形成、絶縁層におけるビアホールの形成、ビアホールの内部を含めた配線パターン（配線層）の形成を順次繰り返して積み上げていくものである。絶縁層の材料としてはエポキシ系樹脂が用いられ、配線層の材料としては銅（Ｃｕ）が用いられる。かかるプロセスを経て形成された最表層の配線層１２，１３は、基板内部の所要箇所に適宜形成された各配線層及び各配線層間を相互に接続するビアを介して電気的に接続されている。
【００３９】
最表層の配線層１２，１３の所要の箇所に画定される各パッド（Ｃｕ）１２Ｐ，１３Ｐには、Ｎｉめっき及びＡｕめっきをこの順に施しておくのが望ましい。これは、半導体素子の電極端子や他のパッケージへの実装用の外部接続端子等を接合した時のコンタクト性を良くするため（Ａｕ層）と、このＡｕ層とパッドを構成するＣｕ層との密着性を高め、ＣｕがＡｕ層中へ拡散するのを防止するため（Ｎｉ層）である。
【００４０】
さらに樹脂基板１１の両面に、それぞれ保護膜として機能するソルダレジスト層１４及び１５を形成する。例えば、感光性のエポキシ系樹脂等を樹脂基板１１及び配線層１２，１３上に塗布し、それぞれ樹脂層を所要の形状（配線層１２，１３のパッド１２Ｐ，１３Ｐの部分を除いた形状）にパターニングすることで、ソルダレジスト層１４，１５を形成することができる。さらに、半導体素子５０が搭載される側のパッド１２Ｐにプリソルダによりはんだ１６を被着させ、これと反対側のパッド１３Ｐに、外部接続端子としてのはんだボール１７をリフローにより接合する。
【００４１】
このようにして作製された配線基板の外部接続端子接合面側に、本発明を特徴付けるチップキャパシタ２０を表面実装する。
【００４２】
以下、このチップキャパシタ２０の製造方法について、その製造工程の一例を示す図４及び図５を参照しながら説明する。
【００４３】
先ず最初の工程では（図４（ａ）参照）、いわゆるグリーンシートと呼ばれているセラミックのシート３１を用意する。このセラミックシート３１は接着性を有しており、その厚さは５μｍ程度である。このセラミックシート３１は、図３に示すセラミック材２７に相当する。
【００４４】
次の工程では（図４（ｂ）参照）、そのセラミックシート３１の一方の面に、キャパシタ電極を構成する導体３２（図３に示す導体２６に相当）を所要のパターン形状に被着させる。例えば、銅（Ｃｕ）のペーストを印刷法等により塗布することで、導体３２をシート３２上に形成することができる。
【００４５】
次の工程では（図４（ｃ）参照）、導体３２が被着されたセラミックシート３１を、その接着性を利用して所要枚数重ね合わせる。この所要枚数は、必要とする各キャパシタ部２５ａ，２５ｂ（図３）の厚さに相当する枚数である。導体３２が被着されたセラミックシート３１を重ね合わせる際には、図示のように上下方向に隣接する各導体３２が部分的に対向するように積層する。このようにして積層された構造体を２組用意し、さらに、各構造体を被覆するように絶縁層３３ａ，３３ｂ，３３ｃ（図３に示す絶縁層２８ａ，２８ｂ，２８ｃに相当）を重ね合わせる。絶縁層３３ａ，３３ｂ，３３ｃの材料としては、誘電率の高いＢＴＯ（BaTi0３：チタン酸バリウム）等が用いられる。
【００４６】
つまり、セラミックは一般に誘電率が低いので、高誘電率材料からなる絶縁層３３ａ，３３ｂ，３３ｃを介在させることで、所要の誘電率を有したシート状のキャパシタ構造を作製している。
【００４７】
次の工程では（図４（ｄ）参照）、シート状に作製したキャパシタ構造を所要のキャパシタ本体２５の大きさに切断分割して個片化する。さらに、分割後のキャパシタ本体２５を焼成（例えば、８００〜１６００℃の高温に加熱）して、機械的強度を高める。
【００４８】
これによって、図示のように上側のキャパシタ部２５ａと下側のキャパシタ部２５ｂの２つの部分に分かれ、各キャパシタ部２５ａ，２５ｂにおいて１対の導体（キャパシタ電極）２６がセラミック材２７を介在させて対向配置されるとともに、各導体２６の一端が両端面から露出し、さらに高誘電率材料からなる絶縁層２８ａ，２８ｂ，２８ｃによって被覆された構造体（キャパシタ本体２５）が作製されたことになる。
【００４９】
次の工程では（図５（ａ）参照）、キャパシタ本体２５の両端部に、端子電極２１（図３）の最下層の導体層を構成する銅（Ｃｕ）層２２を形成する。このＣｕ層２２は、図示のようにキャパシタ本体２５の両端面上から外側の絶縁層２８ａ，２８ｃの両端部近傍にかけて形成される。Ｃｕ層２２は、例えば、ディッピング（浸漬法）等によりキャパシタ本体２５の両端部にＣｕペーストを付着させ、このＣｕペーストを乾燥・焼成することにより、形成され得る。これにより、各キャパシタ部２５ａ，２５ｂの１対の導体２６は、それぞれ対応するＣｕ層２２に接続されたことになる。
【００５０】
次の工程では（図５（ｂ）参照）、キャパシタ本体２５の両端部に形成された各Ｃｕ層２２の中央の部分（キャパシタ本体２５の厚さ方向と直交する面に平行な方向に沿った帯状の部分）を、各キャパシタ部２５ａ，２５ｂ間に介在された絶縁層２８ｂの両端面の一部が露出するように、除去する。例えば、グラインディングやフライス加工等の機械的な研削、炭酸ガスレーザやエキシマレーザ等を用いたレーザ加工などにより、Ｃｕ層２２の当該部分を除去することができる。
【００５１】
最後の工程では（図５（ｃ）参照）、キャパシタ本体２５の両端部にそれぞれ上下に分離して形成された各Ｃｕ層２２上に、Ｎｉめっきを施してＮｉ層２３を形成し、さらに各Ｎｉ層２３上に、Ｓｎめっきを施してＳｎ層２４を形成する。これによって、図示のように３層構造の導体層（Ｃｕ層２２、Ｎｉめっき層２３、Ｓｎめっき層２４）が積層された端子電極２１ａ，２１ｂが形成され、絶縁層２８ｂの露出している部分を境界として各端子電極２１ａ，２１ｂが互いに分離された構造体（チップキャパシタ２０）が作製されたことになる。
【００５２】
このようにして作製されたチップキャパシタ２０を、前もって作製しておいた配線基板の外部接続端子接合面側の所要の箇所に表面実装する。すなわち、配線基板上の対応するパッド１３Ｐに適量のはんだペーストを印刷等により塗布し、各パッド１３Ｐの位置にチップキャパシタ２０の対応する１対の端子電極２１ａを位置合わせした後、そのはんだペーストをリフローにより溶融させて当該パッド１３Ｐに各端子電極２１ａを接続する（はんだ付け）。これにより、本実施形態のチップ部品実装配線基板１０（図１）が作製されたことになる。
【００５３】
このはんだ付けにより、端子電極２１ａとパッド１３Ｐを接続するはんだ３０は、図１に示すように良好な形状のフィレットを形成する。すなわち、端子電極２１ａの表面に形成されたＳｎめっき層２４の存在により、電極表面のはんだ濡れ性が十分に確保されるので、端子電極２１ａをパッド１３Ｐに確実に接続することができる。
【００５４】
その一方で、配線基板１０側と反対側の１対の端子電極２１ｂは、図示のように配線基板１０側の端子電極２１ａから分離しているので、その端子電極２１ｂの表面に形成されたＳｎめっき層２４のＳｎは、配線基板１０側でのリフローの際にいったん溶融して流動するが、配線基板１０側の端子電極２１ａ上に流れ出すことはない。つまり、端子電極２１ｂの表面に当初設けられていた適量のＳｎはそのまま残すことができる。
【００５５】
以上説明したように、本実施形態に係るチップ部品実装配線基板（パッケージ）１０の構成によれば、チップキャパシタ２０の端子電極２１が上側の部分（本パッケージ１０に実装される側の端子電極２１ａ）と下側の部分（他のパッケージ４０に実装される側の端子電極２１ｂ）とに分割されているので、他のパッケージ４０側の端子電極２１ｂのＳｎめっき層２４に含まれるＳｎは、チップキャパシタ２０を本パッケージ１０に実装した際にリフローの熱により溶融して流動するものの、本パッケージ１０側の端子電極２１ａ上に流れ出すことはない。つまり、他のパッケージ４０側の端子電極２１ｂのＳｎめっき層２４に当初含まれていた分量のＳｎは、そのまま残すことができる。
【００５６】
これにより、このチップキャパシタ２０を他のパッケージ４０側に接続する際に、当該パッケージ４０側の端子電極２１ｂのめっき面（Ｓｎ層２４）の濡れ性が十分に確保されるので、従来技術に見られたような接続不良を生じることなく、その接続を確実に行うことが可能となる。
【００５７】
また、チップキャパシタ２０のキャパシタ本体２５は、図３（ｂ）に例示したように一方の側（本パッケージ１０側）の１対の端子電極２１ａに接続されたキャパシタ部２５ａと、他方の側（他のパッケージ４０側）の１対の端子電極２１ｂに接続されたキャパシタ部２５ｂとが絶縁層２８ｂを挟んで互いに絶縁されるよう構成されているので、本パッケージ１０と他のパッケージ４０との間で電気的な導通はない。これにより、１つのチップキャパシタ２０の上側の部分（キャパシタ部２５ａ）及び下側の部分（キャパシタ部２５ｂ）を、それぞれ本パッケージ１０用のキャパシタ及び他のパッケージ４０用のキャパシタとして専用に利用することができる。
【００５８】
また、１つのチップキャパシタ２０を設けるだけで、本パッケージ１０用のキャパシタと他のパッケージ４０用のキャパシタを兼用できる（つまり、本パッケージ１０用と他のパッケージ４０用とにそれぞれ別個にキャパシタを設ける必要がない）ので、キャパシタの搭載スペースの削減に寄与することができる。
【００５９】
また、本パッケージ（配線基板１０）と他のパッケージ４０との間で電気的な導通がないので、本パッケージ１０に実装したチップキャパシタ２０を他のパッケージ４０との機械的な接続のために使用することも可能である。
【００６０】
なお、本実施形態では、キャパシタ本体２５を構成する各キャパシタ部２５ａ，２５ｂが互いに絶縁されるよう構成しているが、必ずしも絶縁させる必要はなく、配線基板１０側と他のパッケージ４０側との間で電気的な導通がとれるように構成してもよい。
【００６１】
（第２の実施形態…図６〜図９参照）
図６は本発明の第２の実施形態に係るチップ部品実装配線基板（パッケージ）１０ａの構成を断面図の形態で示したものであり、図７はその配線基板（パッケージ）１０ａを他の配線基板（パッケージ４０）に実装した状態（ＰＯＰ接合の実装構造）を断面図の形態で示したものである。また、図８は本パッケージ（配線基板１０ａ）に表面実装されたチップ部品（チップキャパシタ２０ａ）の構成を示したもので、（ａ）はそのチップキャパシタ２０ａの外観（斜視図）、（ｂ）は（ａ）のＡ−Ａ線に沿って見たときの縦断面構造を示している。
【００６２】
本実施形態に係るチップ部品実装配線基板１０ａ（図６〜図８）は、第１の実施形態に係るチップ部品実装配線基板１０（図１〜図３））の構成と比べて、チップキャパシタ２０ａの端子電極２１が上下に分割される代わりに、キャパシタ本体２５及びその両端部の各端子電極２１の周囲を囲むように、本パッケージ（配線基板１０ａ）側と他のパッケージ４０側とを二分する位置に絶縁体（絶縁樹脂層２９）が帯状に突設されている点で相違している。他の構成については、第１の実施形態に係るチップ部品実装配線基板１０の構成と基本的に同じであるのでその説明は省略する。
【００６３】
本実施形態において、本パッケージ１０ａ側と他のパッケージ４０側とを二分する位置に設けられた帯状の絶縁樹脂層２９は、端子電極２１のめっき膜（Ｓｎめっき層２４）上で一方の側から他方の側へＳｎが流動するのを防ぐ一種のダムとして機能する。この構成により、上述した第１の実施形態と同様の作用効果を奏することができる。
【００６４】
すなわち、端子電極２１上で他のパッケージ４０側の部分のＳｎめっき層２４に含まれるＳｎは、チップキャパシタ２０ａを本パッケージ１０ａに実装した際にリフローの熱により溶融して流動するものの、ダム（絶縁樹脂層２９）によってその流動が妨げられ、本パッケージ１０ａ側に流れ出すことはない。つまり、端子電極２１上で他のパッケージ４０側の部分に当初含まれていた分量のＳｎはそのまま残すことができるので、チップキャパシタ２０ａを他のパッケージ４０側に接続する際に、他のパッケージ４０側の部分のめっき面（Ｓｎめっき層２４）の濡れ性が十分に確保され、その接続を確実に行うことが可能となる。
【００６５】
本実施形態では、図８に示したようにチップキャパシタ２０ａのキャパシタ本体２５及びその両端部の各端子電極２１の周囲を囲むように絶縁体（絶縁樹脂層２９）を帯状に突設しているが、本発明の効果を奏するためには、このような絶縁体は少なくとも各端子電極２１上に設けられていれば十分であり、キャパシタ本体２５の周囲の部分には必ずしも必要はない。
【００６６】
図９は、その場合の実施形態（図８（ａ）の変形例）に係るチップキャパシタ２０ｂの外観（斜視図）を示したものである。図示のように、各端子電極２１上にのみ絶縁体（絶縁樹脂層２９ａ）が帯状に突設して設けられている。なお、図９においてＡ−Ａ線に沿って見たときの縦断面構造は、基本的には図８（ｂ）に示したものと同じである。
【００６７】
上述した各実施形態では、チップキャパシタ２０（２０ａ，２０ｂ）の誘電体層（絶縁層２８ａ，２８ｂ，２８ｃ）を構成する材料としてＢＴＯ（BaTi0３：チタン酸バリウム）を用いた場合を例にとって説明したが、この材料に限定されないことはもちろんである。要は、可能な限り高誘電率の材料であれば十分であり、ＢＴＯ以外にも、例えば、ＢＳＴ（BaSrTi0３：チタン酸バリウムストロンチウム）、ＰＺＴ（PbTi0３- PbZr0３：チタンジルコン酸鉛）、ＳＴＯ（SrTi0３：チタン酸ストロンチウム）、ＴｉＯｘ（酸化チタン）等の金属酸化物、もしくはそれらの金属酸化物のフィラーを含有する樹脂等を使用することも可能である。
【００６８】
また、上述した各実施形態では、本パッケージ１０（１０ａ）の他のパッケージ４０に対向する側の面にチップ部品としてチップキャパシタ２０（２０ａ，２０ｂ）を実装した場合を例にとって説明したが、本発明の要旨（チップ部品の端子電極の表面に形成されためっき膜の部分を本パッケージ（配線基板）側と他のパッケージ（実装用基板）側とに二分すること）からも明らかなように、実装されるチップ部品がキャパシタに限定されないことはもちろんである。要は、素子本体の両端部にそれぞれ端子電極を備え、その表面にはんだ濡れ性の良好な金属層（代表的に、Ｓｎ層）が形成された構造を有していれば十分であり、かかる構造を有したチップ部品であれば、インダクタや抵抗素子等のチップ部品を実装する場合にも本発明は同様に適用することができる。
【００６９】
また、上述した各実施形態では、配線基板本体の形態として樹脂基板１１を使用した場合を例にとって説明したが、かかる樹脂基板に限定されないことはもちろんである。例えば、ウエハレベルパッケージにおいて用いられているようなシリコン基板の形態であってもよい。この形態の場合には、上記の配線層１２，１３の所要の箇所に画定されたパッドの代わりに、シリコン（Ｓｉ）基板上にアルミニウム（Ａｌ）の電極パッドが設けられ、上記のソルダレジスト層１４，１５の代わりに、ＳｉＯ２ 、ＳｉＮ、ポリイミド樹脂等からなるパッシベーション膜が設けられる。あるいは、別の形態としてセラミック基板を使用してもよい。
【符号の説明】
【００７０】
１０，１０ａ…チップ部品実装配線基板（パッケージ）、
１１…樹脂基板、
１２，１３，４１…配線層、
１２Ｐ，１３Ｐ，４１Ｐ…パッド、
１４，１５，４２…ソルダレジスト層（絶縁層／保護膜）、
２０，２０ａ，２０ｂ…チップキャパシタ（チップ部品）、
２１，２１ａ，２１ｂ…端子電極、
２２，２３，２４…金属層（めっき層）、
２５，２５ａ，２５ｂ…キャパシタ本体（素子部／キャパシタ部）、
２６…導体（キャパシタ電極）、
２７…セラミック材、
２８ａ，２８ｂ，２８ｃ…絶縁層、
２９，２９ａ…絶縁樹脂層（絶縁体）、
３０，４３…はんだ、
４０…他の配線基板（パッケージ／実装用基板）。
【図１】
2010199171.tif 000003
【図２】
2010199171.tif 000004
【図３】
2010199171.tif 000005
【図４】
2010199171.tif 000006
【図５】
2010199171.tif 000007
【図６】
2010199171.tif 000008
【図７】
2010199171.tif 000009
【図８】
2010199171.tif 000010
【図９】
2010199171.tif 000011