(57)【要約】【課題】高速スイッチング特性と低オン抵抗特性とを有し、オン抵抗−リーク電流間のトレードオフ関係を改善する超接合ショットキーダイオードを提供すること。【解決手段】n型半導体層３の一方の主面上に垂直に形成される層状またはコラム状のn型ドリフト領域１ａとp型仕切り領域１ｂとを、前記主面に平行方向に交互に配置した並列ｐｎ層１を備え、前記n型ドリフト領域１ａの主面に接し、該n型ドリフト領域１ａの比抵抗より高比抵抗のｎ型第一表面領域２ａと、前記ｐ型仕切り領域１ｂの主面と前記ｎ型第一表面領域１ａの側面とに接し、前記ｎ型第一表面領域１ａより高比抵抗のｎ型第二表面領域２ｂとを備え、前記ｎ型の第一表面領域２ａと第二表面領域２ｂとの主面にショットキー接触するアノード電極４と前記ｎ型半導体層の他方の主面にオーミック接触するカソード電極５を有する超接合ショットキーダイオード１０とする。【選択図】        図１
2010199480.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型半導体層の一方の主面上に垂直に形成される層状またはコラム状の第一導電型ドリフト領域と第二導電型仕切り領域とを、前記主面に平行方向に交互に配置した並列ｐｎ層を備え、前記第一導電型ドリフト領域の主面に接し、該第一導電型ドリフト領域の比抵抗より高比抵抗の第一導電型第一表面領域と、前記第二導電型仕切り領域の主面と前記第一導電型第一表面領域の側面とに接し、前記第一導電型第一表面領域より高比抵抗の第一導電型第二表面領域とを備え、前記第一導電型の第一表面領域と第二表面領域との主面にショットキー接触するアノード電極と前記第一導電型半導体層の他方の主面にオーミック接触するカソード電極を有することを特徴とする超接合ショットキーダイオード。
【請求項２】
前記第一導電型の第一表面領域と第二表面領域の不純物濃度が共に１×１０13ｃｍ-3乃至５×１０16ｃｍ-3の範囲にあることを特徴とする請求項１に記載の超接合ショットキーダイオード。
【請求項３】
前記第一導電型第二表面領域内に形成され、前記第二導電型仕切り領域より高比抵抗の第二導電型高抵抗領域によって前記アノード電極と第二導電型仕切り領域とが、少なくとも一部で電気的に接続されていることを特徴とする請求項１または２記載の超接合ショットキーダイオード。
【請求項４】
前記第二導電型高抵抗領域の不純物量が１×１０12ｃｍ-3乃至１×１０14ｃｍ-3の範囲にあることを特徴とする請求項３に記載の超接合ショットキーダイオード。
【請求項５】
前記第一導電型ドリフト領域の一部に第二導電型接続領域が形成され、隣接する前記第二導電型仕切り領域の少なくとも一部が電気的に接続されていることを特徴とする請求項１乃至４のいずれか一項に記載の超接合ショットキーダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オン状態では低オン電圧で電流を流し、オフ状態では空乏化する並列ｐｎ層構造を備え、高耐圧、大電流容量の超接合ショットキーダイオードに関する。
【背景技術】
【０００２】
図５は一般的なショットキーダイオード１００の断面図である。ｎ型均一ドリフト層１ｃの上部にアノード電極４がショットキー接合され、前記ｎ型均一ドリフト層１ｃの下部のｎ型カソード層（低抵抗基板）３の裏面にカソード電極５がオーミック接合している。ショットキーダイオードはバリアメタルを変えることにより、アノード電極４と前記ｎ型均一ドリフト層１ｃ間のバリアハイトが制御可能である。また、ｐｎダイオードと比較して立ち上がり電圧を低く設定することができる。また、少数キャリアの蓄積が無いのでスイッチング速度が速くスイッチング損失が少ないというというメリットを持つ。しかし、逆方向にバイアスした時のリーク電流が大きいこと、また、伝導度変調が無いために高耐圧素子では大電流を流すとオン抵抗がｐｎダイオードよりも大きくなってしまうという欠点がある。
【０００３】
また、ショットキーダイオードでは、一般的にオン抵抗と耐圧にトレードオフ関係があることが知られている。すなわち、前述の図５の断面図に示すような構造のショットキーダイオード１００では、ｎ型均一ドリフト層１ｃの部分はオン状態の時は縦方向（すなわち、アノード電極４とカソード電極５間）にドリフト電流を流す電流経路として働き、オフ状態の時は空乏化して耐圧を高める効果を持つ。そのｎ型均一ドリフト層１ｃの電流経路を短くすることは、ｎ型均一ドリフト層１ｃの抵抗分が低くなるので、実質的なオン抵抗を下げる効果に繋がる。しかし、一方、バリアメタルと前記ｎ型均一ドリフト層１ｃとの間のショットキー接合から進行するアノード−カソード間空乏層が広がる幅が狭くなるので、シリコンの臨界電界強度に速く達して耐圧が低下する。逆に耐圧が高い素子構造では、ｎ型均一ドリフト層１ｃを厚くする必要があるため、必然的にオン抵抗が大きくなり、損失が増すことになる。
【０００４】
このオン抵抗−耐圧のトレードオフを改善する構造として、図６の断面図に示されるようなＪＢＳ（Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  Ｃｏｎｔｒｏｌｌｅｄ  Ｓｃｈｏｔｔｋｙ  Ｒｅｃｔｉｆｉｅｒ）素子１０１が知られている。このＪＢＳ素子１０１はｐｎダイオードとショットキーダイオードを融合させた構造を備える。この素子では逆バイアスを印加すると複数のｐ型領域８から空乏層がそれぞれ伸び、空乏層同士がつながって拡がるので、バリアメタル層（アノード電極４）に印加される電圧を下げ、リーク電流を少なくしながら耐圧を上昇させることが可能である。さらに、ｐ型領域８からの少数キャリア注入によりオン抵抗を低下させる機能も有し、オン抵抗−耐圧のトレードオフを向上させることも可能である。しかし、このＪＢＳ構造では次のようなトレードオフ問題がある。すなわち、素子内の一部にｐｎ接合を備えることによって順方向の立ち上がり電圧が増加する。さらにｐｎ接合ダイオードが動作することによって少数キャリアの注入と蓄積が起こり、逆バイアス時に電圧が立ち上がるまでに、この蓄積キャリアを排出させるための時間を要するので、高速スイッチング動作が難しくなるという問題を抱える。
【０００５】
このトレードオフ問題を解決する方法として、ドリフト層を、高不純物濃度のｎ型とｐ型の層状またはコラム状領域を主面に垂直な方向に交互に配置した並列ｐｎ層で構成し、オフ状態の時は空乏化して耐圧を負担するようにした構造が知られている。なお、そのような並列ｐｎ層からなるドリフト層を備える半導体素子を以降、超接合半導体素子と称する。
【０００６】
このような超接合半導体素子として図７の断面図で示されるショットキーダイオード１０２が知られている（特許文献１）。通常のプレーナ型のｎ型ショットキーダイオードとの構造上の違いは、ドリフト層が均一な不純物濃度、単一の導電型の層でなく、主面に対して垂直で縦形層状またはコラム状のｎ型ドリフト領域１ａと同じく縦形層状のｐ型仕切り領域１ｂとを交互に繰り返して接合した並列ｐｎ層１が配置されている点である。アノード電極４がｎ型ドリフト領域１ａとショットキーバリアを形成している。またカソード電極５はｎ型低抵抗基板であるｎ型カソード層３とオーミック接触をしている。並列ｐｎ層１の不純物濃度が高くても、オフ状態では並列ｐｎ層１の縦方向に配向する各ｐｎ接合から空乏層がその横方向双方（主面に平行な方向）に拡がってドリフト領域全体を空乏化するため、高耐圧化を図ることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−４０８２２号公報
【特許文献２】特開２００２−７６３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記図７の断面図に示す超接合ショットキーダイオード１０２（特許文献１）では、ｎ型ドリフト領域１ａ、ｐ型仕切り領域１ｂともアノード電極４とショットキー接合を形成しているため、順バイアス時にｐｎ接合から少数キャリアが注入されてスイッチング速度が遅くなる問題が生じる。
また、前記特許文献２に記載の超接合ショットキーダイオードでは前記スイッチング速度のかかる問題に対する解決策として、図８の断面図のような構造の超接合ショットキーダイオード１０３が知られている。すなわち、ｎ型ドリフト領域１ａとｐ型仕切り領域１ｂからなる並列ｐｎ層１とアノード電極４の間に単一層のｎ型高抵抗表面層２ｃが挟み込まれた構造を有する。この構造によれば、前述の超接合ショットキーダイオード１０２のように、ｐｎ接合が順バイアスされることが無く少数キャリアの注入も起きないので高速スイッチング動作が可能となる。しかし、この超接合ショットキーダイオード１０３の構造ではｎ型高抵抗表面層２ｃの不純物濃度が低いとオン抵抗が増大し、高いとリーク電流が増大するという新たなトレードオフ関係を持つこととなる。また、表面にトレンチ部分を形成する構造も提案されているが、工程数が増加してコストが高くなるという問題を持つ。
【０００９】
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、高速スイッチング特性と低オン抵抗特性とを有し、オン抵抗−リーク電流間のトレードオフ関係を改善する超接合ショットキーダイオードを提供することである。
【課題を解決するための手段】
【００１０】
特許請求の範囲の請求項１に記載の発明によれば、第一導電型半導体層の一方の主面上に垂直に形成される層状またはコラム状の第一導電型ドリフト領域と第二導電型仕切り領域とを、前記主面に平行方向に交互に配置した並列ｐｎ層を備え、前記第一導電型ドリフト領域の主面に接し、該第一導電型ドリフト領域の比抵抗より高比抵抗の第一導電型第一表面領域と、前記第二導電型仕切り領域の主面と前記第一導電型第一表面領域の側面とに接し、前記第一導電型第一表面領域より高比抵抗の第一導電型第二表面領域とを備え、前記第一導電型の第一表面領域と第二表面領域との主面にショットキー接触するアノード電極と前記第一導電型半導体層の他方の主面にオーミック接触するカソード電極を有する超接合ショットキーダイオードとすることにより、前記本発明の目的は達成される。
【００１１】
特許請求の範囲の請求項２に記載の発明によれば、前記第一導電型の第一表面領域と第二表面領域の不純物濃度が共に１×１０13ｃｍ-3〜５×１０16ｃｍ-3の範囲にある特許請求の範囲の請求項１に記載の超接合ショットキーダイオードとする。
特許請求の範囲の請求項３に記載の発明によれば、前記第一導電型第二表面領域に形成され、前記第二導電型仕切り領域より高比抵抗の第二導電型高抵抗領域によって前記アノード電極と第二導電型仕切り領域とが、少なくとも一部で電気的に接続されている特許請求の範囲の請求項１または２記載の超接合ショットキーダイオードとする。
【００１２】
特許請求の範囲の請求項４に記載の発明によれば、前記第二導電型高抵抗領域の不純物量が１×１０12ｃｍ-3〜１×１０14ｃｍ-3の範囲にある特許請求の範囲の請求項３に記載の超接合ショットキーダイオードとする。
特許請求の範囲の請求項５に記載の発明によれば、前記第一導電型ドリフト領域の一部に第二導電型接続領域が形成され、隣接する前記第二導電型仕切り領域の少なくとも一部が電気的に接続されている特許請求の範囲の請求項１乃至４のいずれか一項に記載の超接合ショットキーダイオードとする。
【発明の効果】
【００１３】
本発明によれば、高速スイッチング特性と低オン抵抗特性とを有し、オン抵抗−リーク電流間のトレードオフ関係を改善する超接合ショットキーダイオードを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１にかかる超接合ショットキーダイオードの断面図である。
【図２】本発明の実施例２にかかる超接合ショットキーダイオードの断面図である。
【図３】本発明の実施例１にかかる超接合ショットキーダイオードの並列ｐｎ層部分の横断面図で、（ａ）は並列ｐｎ層部分の平面パターンを示す横断面図、（ｂ）、（ｃ）はそれぞれ異なる並列ｐｎ層部分の平面パターンを示す横断面図である。
【図４】従来構造と本発明の超接合ショットキーダイオードを比較するオン抵抗−リーク電流間のトレードオフ関係図である。
【図５】一般的なショットキーダイオードの断面図である。
【図６】一般的なＪＢＳデバイスの断面図である。
【図７】従来の超接合ショットキーダイオードの断面図である。
【図８】従来の超接合ショットキーダイオードの断面図である。
【発明を実施するための形態】
【００１５】
図１、図２は本発明の超接合ショットキーダイオードの断面図である。図３は本発明の
超接合ショットキーダイオードの並列ｐｎ層の横断面図である。図４は本発明と従来の超接合ショットキーダイオードのオン抵抗とリーク電流間の比較関係図である。
以下、本発明の超接合ショットキーダイオードにかかる実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【実施例１】
【００１６】
図１に本発明の実施例１にかかる超接合ショットキーダイオード１０の主要部分の断面図を示す。この超接合ショットキーダイオード１０はｎ型ドリフト領域１ａとｐ型仕切り領域１ｂからなる並列ｐｎ層１を有し、この並列ｐｎ層１とアノード電極４との間にはｎ型表面領域２を備えている。このｎ型表面領域２はｎ型ドリフト領域１ａの上層部に位置するｎ型第一表面領域２ａと前記ｐ型仕切り領域１ｂの上層部に位置するｎ型第二表面領域２ｂとに分けられる。不純物濃度は、ｎ型ドリフト領域１ａが最も高く、ｎ型第一表面領域２ａ、ｎ型第二表面領域２ｂの順に低くなる。並列ｐｎ層１とカソード電極５の間には最も低抵抗のｎ型カソード層３が配置されている。ここでアノード電極４はｎ型表面領域２とショットキー接触し、カソード電極５はｎ型カソード層３とオーミック接触している。ショットキー接触するアノード電極４の材料としては、たとえば、Ａｌ、Ｎｉ、Ｍｏ、Ｐｄ、Ｐｂまたはこれらの金属シリサイド化合物等が挙げられる。
【００１７】
図３は、前記図１の超接合ショットキーダイオード１０の並列ｐｎ層１を主表面に平行に切断した横断面図である。図３（ａ）では、ｐ型仕切り領域１ｂが柱状なのでｐ型コラムと称する。図３（ａ）のように切断面はセル状パターンとなっている。ｎ型ドリフト領域１ａとｐ型コラムの幅が同じときはｎ型ドリフト領域の面積が３倍になるので、ｎ型ドリフト領域の不純物濃度をｐ型コラムに対して１／３とするのが好ましい。ｎ型ドリフト領域１ａ、ｎ型第一表面領域２ａ、ｎ型第二表面領域２ｂの不純物濃度は具体的には１×１０13〜１×１０16ｃｍ-3程度の範囲とする。厚さ（主表面間の距離）は０．５〜１０μｍとする。並列ｐｎ層１を示す他の構造例としては、図３（ｂ）の横断面図に示すような千鳥格子状コラムパターン、図３（ｃ）の横断面図に示すようなストライプ状（層状）も考えることができる。これらの図（ｂ）、（ｃ）の構造では、いずれもｎ型ドリフト領域１ａとｐ型仕切り領域１ｂの面積が略等しいので不純物濃度を等しくすることが好ましい。
【００１８】
図４は、ｎ型表面領域２の不純物濃度が一様な従来の超接合ショットキーダイオード（図８）と本発明の超接合ショットキーダイオード（図１）について、オン抵抗−リーク電流の間のトレードオフ関係を示す比較図である。図４の横軸に６．００Ｅ−０３など、縦軸に１．８０Ｅ−０５などとあるは、それぞれ６．００×１０-3と１．８０×１０-5の簡略表記である。図８に示す従来構造ではｎ型表面領域２の不純物濃度を変化させ、図１に示す本発明の構造ではｎ型表面領域２の中でｎ型第二表面領域２ｂの不純物濃度を固定してｎ型第一表面領域２ａの不純物濃度のみを変化させている。図４に示されるように図８の従来構造ではオン抵抗を低下させるためにｎ型高抵抗表面層２ｃの不純物濃度を増大させると同時にリーク電流も増大してしまうというトレードオフ関係が強い。しかし、図１の本発明の構造では、オン抵抗を低下させるためにｎ型第一表面領域２ａの不純物濃度を増大させても、リーク電流の増加が従来構造（図８）に比べて少ない部分（図４の横軸に示すオン抵抗で、６．８×１０-3Ωｃｍ2を超えて大きい場合）があることを示している。すなわち、トレードオフ関係が改善されていることが分る。ただし、このｎ型表面領域２の不純物濃度を５×１０16ｃｍ-3以上とした場合（図４の横軸に示すオン抵抗で、６．８×１０-3Ωｃｍ2以下の場合に相当）では、どちらの構造でもリーク電流が非常に増大しトレードオフはあまり改善できない。逆に１×１０13ｃｍ-3以下（オン抵抗で、７．５×１０-3Ωｃｍ2以上）とした場合は、本発明および従来構造共にオン抵抗が増大してしまいトレードオフはあまり改善しない。このような超接合ショットキーダイオードとすることによって順バイアス状態においては電子がカソード電極５からカソード層３、ｎ型ドリフト領域１ａ、ｎ型第一表面領域２ａを通ってアノード電極４へ流れ込む。この際、ｐ型仕切り領域１ｂとアノード電極４とは直接接していないので少数キャリアの注入は起こらない。よって高速でのスイッチング動作も可能となる。
【００１９】
以上説明したような本発明の実施例１にかかる超接合ショットキーダイオード１０を作製する方法としては、たとえば、多段エピ方法がある。具体的にはｎ型カソード層３となる高不純物濃度のｎ型シリコン基板上にｎ型層をエピタキシャル方法で堆積させる。その後、選択的にｐ型イオン（たとえば、Ｂｏｒｏｎ）を注入する。次いでｎ型イオン（たとえば、Ｐｈｏｓｐｈｏｒｕｓ）をｐ型イオンとは異なる領域に選択的に注入する。再びエピタキシャル方法でｎ型層を堆積させ、選択的にｐ型イオンとｎ型イオンを注入する。所望の厚さとなるまでこの工程を繰り返して最後に熱処理を行い、ｎ型ドリフト領域１ａとｐ型仕切り領域１ｂを作製する。その後、ｎ型第二表面領域２ｂとなるｎ型層を堆積させ、ｎ型ドリフト領域１ａの上層部に選択的にｎ型第一表面領域２ａとするためにｎ型イオンをイオン注入させ、熱処理を行う。この際、ｎ型第一表面領域２ａが拡散し過ぎないように留意する。その後、表面にアノード電極４をショットキー接合させ、裏面にカソード電極５をオーミック接合させることにより、実施例１にかかる超接合ショットキーダイオード１０とすることができる。
【実施例２】
【００２０】
図２は、本発明の実施例２にかかる超接合ショットキーダイオード１１の主要部分の断面図である。図１の実施例１との違いは、ｐ型仕切り領域１ｂとアノード電極４との間に部分的に高抵抗のｐ型高抵抗領域６が付加されて、基板内のｐ型コラムの一部と電気的に導電接続されている箇所がある点である。このｐ型高抵抗領域６はｐ型仕切り領域１ｂの電位を固定化する効果をもつものであり、ある程度高不純物濃度の方が良いが、逆に不純物濃度が高過ぎると少数キャリアの注入を引き起こすので、余り高不純物濃度にすることもできない。従って、ｐ型高抵抗領域６の不純物総量はｐ型仕切り領域１ｂよりは低不純物濃度の１×１０12ｃｍ-3〜１×１０14ｃｍ-3程度が好ましい。ｐ型高抵抗領域６はまた、ｐｎ接合で発生したアバランシェ電流を逃がす効果もあり、ｐｎ接合に耐量が必要な場合に有効である。さらに、複数のｐ型仕切り領域１ｂの間で電圧の印加や電流分担を均一にするために、部分的にｐ型仕切り領域１ｂ同士をつなぐためのｐ型接続領域７を設けることも好ましい。
【００２１】
以上説明した実施例１、２によれば、並列ｐｎ構造１によって高耐圧を維持し、ｎ型表面領域２を挟み込むことによって高速スイッチング動作を可能にしながら、主な電流経路となるｎ型ドリフト領域１ａ−アノード電極４間の比抵抗を低下させることができるので、オン抵抗を減少させることができる。さらに、ｐ型仕切り領域１ｂ−アノード電極４間をｐ型接続領域７で接続する実施態様によれば、低抵抗接続されるために、オン抵抗−リーク電流のトレードオフ関係を改善させることができる。
【符号の説明】
【００２２】
１：  並列ｐｎ層
１ａ：ｎ型ドリフト領域
１ｂ：ｐ型仕切り領域
１ｃ：ｎ型均一ドリフト層
２：  ｎ型表面領域
２ａ：ｎ型第一表面領域
２ｂ：ｎ型第二表面領域
２ｃ：ｎ型高抵抗表面層
３：  カソード層
４：  アノード電極
５：  カソード電極
６：  ｐ型高抵抗領域
７：  ｐ型接続領域
１０、１１：超接合ショットキーダイオード。
【図１】
2010199480.tif 000003
【図２】
2010199480.tif 000004
【図３】
2010199480.tif 000005
【図５】
2010199480.tif 000006
【図６】
2010199480.tif 000007
【図７】
2010199480.tif 000008
【図８】
2010199480.tif 000009
【図４】
2010199480.tif 000010