(57)【要約】【課題】低周波領域におけるオフセット電圧ドリフト、ゲインドリフト、積分直線性誤差等の低周波特性が改善された任意波形発生装置、及び当該装置を備える試験装置を提供する。【解決手段】任意波形発生装置１は、発生させるべき波形パターンＰ１の経時変化を示す波形パターンデータを記憶する波形メモリ１０と、波形メモリ１０から読み出される波形パターンデータをアナログ信号に変換するディジタル／アナログ変換器２０と、ディジタル／アナログ変換器２０で変換されるアナログ信号に対して所定の処理を施して波形パターンデータに応じた波形を出力する高周波処理回路３０と、高周波処理回路３０に対して並列に設けられ、ディジタル／アナログ変換器２０から出力されるアナログ信号の低周波成分に対し、高周波処理回路３０における精度よりも高い精度で所定の処理を行って高周波処理回路３０に出力する低周波処理回路４０とを備える。【選択図】図１
2010164396.tif 000002
【特許請求の範囲】
【請求項１】
発生させるべき波形の経時変化を示すデータを記憶する記憶部と、当該記憶部から読み出されるデータをアナログ信号に変換する変換部と、当該変換部で変換されるアナログ信号に対して所定の処理を施して前記データに応じた波形を出力する第１処理部とを備える任意波形発生装置において、
前記第１処理部に対して並列に設けられ、前記変換部から出力されるアナログ信号の低周波成分に対し、前記第１処理部における精度よりも高い精度で所定の処理を行って前記第１処理部に出力する第２処理部を備えることを特徴とする任意波形発生装置。
【請求項２】
前記アナログ信号の低周波成分とは、前記アナログ信号に含まれる周波数成分のうち、前記第１処理部の周波数特性と前記第２処理部の周波数特性とが交差する周波数以下の周波数成分であることを特徴とする請求項１記載の任意波形発生装置。
【請求項３】
前記第１処理部は、前記変換部から出力されるアナログ信号に対し、増幅を行う第１増幅器、減衰を行う第１減衰器、及びフィルタ処理を行う第１フィルタの少なくとも１つを備えており、
前記第２処理部は、前記変換部から出力されるアナログ信号の低周波成分に対し、前記第１増幅器よりも高い精度で増幅を行う第２増幅器、及び前記第１減衰器よりも高い精度で減衰を行う第２減衰器の少なくとも一方を備える
ことを特徴とする請求項１又は請求項２記載の任意波形発生装置。
【請求項４】
前記第１処理部は、所定の処理を施したアナログ信号と前記第２処理部で処理された信号とを加算しつつ増幅して外部に出力する第１アンプを備えており、
前記第２処理部は、所定の処理を施したアナログ信号と前記第１アンプから帰還される信号との差分を増幅して前記第１アンプに出力する第２アンプを備える
ことを特徴とする請求項１から請求項３の何れか一項に記載の任意波形発生装置。
【請求項５】
前記第２処理部に設けられる前記第２アンプは、前記所定の処理を施したアナログ信号と前記第１アンプから帰還される信号との差分の低周波成分に対し、前記第１処理部に設けられる前記第１アンプよりも高い精度で増幅を行うことを特徴とする請求項４記載の任意波形発生装置。
【請求項６】
被試験対象に試験信号を印加して得られる信号に基づいて前記被試験対象の試験を行う試験装置において、
前記被試験対象に印加する試験信号を生成するために用いられる試験パターンとして前記波形を発生する請求項１から請求項５の何れか一項に記載の任意波形発生装置を備えることを特徴とする試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の波形パターンを発生する任意波形発生装置、及び当該装置を備える試験装置に関する。
【背景技術】
【０００２】
一般的に、ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integraton）等の各種半導体デバイス、或いは計測回路、制御回路、伝送回路等の各種回路（以下、これらを総称してＤＵＴ（Device Under Test）という）の試験は、ＤＵＴに対して所望の波形を有する試験信号を印加し、ＤＵＴから出力される信号と予め設定された期待値とが一致するか否か（パス／フェイル）を判定することにより行われる。ＤＵＴに印加する所望の波形を有する試験信号を生成するために任意波形発生装置（所謂ＡＷＧ（Arbitrary Waveform Generator））が用いられる。
【０００３】
図４は、従来の任意波形発生装置の要部構成を示すブロック図である。図４に示す通り、従来の任意波形発生装置１００は、波形メモリ１０１、ディジタル／アナログ変換器（ＤＡＣ）１０２、差動／シングル変換アンプ（ＡＭＰ）１０３、減衰器（ＡＴＴ）１０４、ローパスフィルタ（ＬＦＰ）１０５、及びバッファアンプ（ＡＭＰ）１０６を備えており、波形メモリ１０１に記憶された波形パターンデータに応じた波形パターンＰ１００を発生する。
【０００４】
波形メモリ１０１は、任意波形発生装置１で発生させるべき波形パターンＰ１００の経時変化を規定する波形パターンデータを記憶する。ディジタル／アナログ変換器１０２は、波形メモリ１０１から読み出された波形パターンデータを、差動信号のアナログ信号に変換する。ここで、任意波形発生装置１は、周波数が１００ＭＨｚ以上である高周波の波形パターンを低ノイズ、低歪み、高スルーレートで発生させるために、差動信号のアナログ信号を出力するディジタル／アナログ変換器１０２を備える。
【０００５】
差動／シングル変換アンプ１０３は、ディジタル／アナログ変換器１０２から出力される差動信号のアナログ信号をシングルエンド信号のアナログ信号に変換しつつ増幅する。減衰器１０４は、差動／シングル変換アンプ１０３から出力されるアナログ信号を減衰させる。ここで、減衰器１０４は、減衰量が異なる複数の減衰素子とこれら減衰素子の切り替えを行う半導体リレーとを備えており、半導体リレーの切り替えを行うことで減衰量を変えることができる。半導体リレーを備えるのは、高密度実装化を実現するとともに信頼性を確保するためである。
【０００６】
ローパスフィルタ１０５は、減衰器１０４から出力される階段状のアナログ信号をスムージングして滑らかにする。ここで、ローパスフィルタ１０５は、スムージング特性が異なる複数のフィルタとこれらフィルタの切り替えを行う半導体リレーとを備えており、半導体リレーの切り替えを行うことでスムージング特性を変えることができる。バッファアンプ１０６は、任意波形発生装置１の出力段に設けられており、ローパスフィルタ１０５から出力されるアナログ信号を外部に出力する。
【０００７】
上記構成において、波形メモリ１０１に記憶されている波形パターンデータの読み出しが開始されると、波形パターンＰ１００の発生が開始される。波形メモリ１０１から読み出された波形パターンデータは、ディジタル／アナログ変換器１０２に入力されて差動信号のアナログ信号に変換される。このアナログ信号は、差動／シングル変換アンプ１０３でシングルエンド信号のアナログ信号に変換された後、減衰器１０４において所定の減衰量で減衰され、ローパスフィルタ１０５でスムージングされた後に、バッファアンプ１０６から波形パターンＰ１００として外部に出力される。尚、従来の任意波形発生装置の詳細については、例えば以下の特許文献１を参照されたい。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１５７７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、一般的に、動作周波数が１００ＭＨｚ以上である高速のオペアンプは、高速動作を追求するが故に低周波特性（例えば、周波数が１ｋＨｚ以下の低周波領域における特性）が悪い。このため、高速のオペアンプを備える差動／シングル変換アンプ１０３やバッファアンプ１０６の低周波特性も悪くなってしまう。尚、ここにいう低周波特性とは、ゲインエラー、オフセットエラーの初期値の意味ではなく、温度変化によるオフセット電圧ドリフトや低周波領域におけるゲインドリフトを意味し、積分直線性誤差も含む。また、減衰器１０４やローパスフィルタ１０５に設けられる半導体リレーについても、高速のオペアンプ以上に温度特性が悪い。
【００１０】
従来の任意波形発生装置１は、主として高周波特性及び広帯域特性を向上させるべく開発が進められており、低周波特性については余り重要視されていなかった。しかしながら、近年においては、任意波形発生装置１の性能を向上させる必要から、高周波特性及び広帯域特性についてはもちろんのこと、低周波特性の向上も要求されている。
【００１１】
本発明は上記事情に鑑みてなされたものであり、低周波領域におけるオフセット電圧ドリフト、ゲインドリフト、積分直線性誤差等の低周波特性が改善された任意波形発生装置、及び当該装置を備える試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の任意波形発生装置は、発生させるべき波形（Ｐ１）の経時変化を示すデータを記憶する記憶部（１０）と、当該記憶部から読み出されるデータをアナログ信号に変換する変換部（２０）と、当該変換部で変換されるアナログ信号に対して所定の処理を施して前記データに応じた波形を出力する第１処理部（３０）とを備える任意波形発生装置（１）において、前記第１処理部に対して並列に設けられ、前記変換部から出力されるアナログ信号の低周波成分に対し、前記第１処理部における精度よりも高い精度で所定の処理を行って前記第１処理部に出力する第２処理部（４０）を備えることを特徴としている。
この発明によると、記憶部から読み出されたデータに基づいて変換部から出力されるアナログ信号に対し、第１処理部で所定の所定が行われるとともに、その低周波成分に対して第２処理部で第１処理部よりも高い精度で所定の処理が行われ、これら第１処理部及び第２処理部で処理された信号が合成されて波形として出力される。
また、本発明の任意波形発生装置は、前記アナログ信号の低周波成分とは、前記アナログ信号に含まれる周波数成分のうち、前記第１処理部の周波数特性と前記第２処理部の周波数特性とが交差する周波数以下の周波数成分であることを特徴としている。
また、本発明の任意波形発生装置は、前記第１処理部が、前記変換部から出力されるアナログ信号に対し、増幅を行う第１増幅器（３１）、減衰を行う第１減衰器（３２）、及びフィルタ処理を行う第１フィルタ（３３）の少なくとも１つを備えており、前記第２処理部が、前記変換部から出力されるアナログ信号の低周波成分に対し、前記第１増幅器よりも高い精度で増幅を行う第２増幅器（４１）、及び前記第１減衰器よりも高い精度で減衰を行う第２減衰器（４２）の少なくとも一方を備えることを特徴としている。
また、本発明の任意波形発生装置は、前記第１処理部が、所定の処理を施したアナログ信号と前記第２処理部で処理された信号とを加算しつつ増幅して外部に出力する第１アンプ（３４）を備えており、前記第２処理部が、所定の処理を施したアナログ信号と前記第１アンプから帰還される信号との差分を増幅して前記第１アンプに出力する第２アンプ（４３）を備えることを特徴としている。
また、本発明の任意波形発生装置は、前記第２処理部に設けられる前記第２アンプが、前記所定の処理を施したアナログ信号と前記第１アンプから帰還される信号との差分の低周波成分に対し、前記第１処理部に設けられる前記第１アンプよりも高い精度で増幅を行うことを特徴としている。
本発明の試験装置は、被試験対象（７０）に試験信号を印加して得られる信号に基づいて前記被試験対象の試験を行う試験装置（２）において、前記被試験対象に印加する試験信号を生成するために用いられる試験パターンとして前記波形を発生する上記の何れかに記載の任意波形発生装置を備えることを特徴としている。
【発明の効果】
【００１３】
この発明によれば、記憶部から読み出したデータを変換部でアナログ信号に変換し、このアナログ信号に対し、所定の処理を第１処理部で行うとともに、その低周波成分に対する所定の処理を第２処理部において第１処理部よりも高い精度で行い、これら第１処理部及び第２処理部で処理された信号を合成して波形として出力している。このため、低周波領域におけるオフセット電圧ドリフト、ゲインドリフト、積分直線性誤差等の低周波特性を改善することができるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態による任意波形発生装置の要部構成を示すブロック図である。
【図２】高周波処理回路３０及び低周波処理回路４０の周波数特性を示す図である。
【図３】本発明の一実施形態による試験装置の概略構成図である。
【図４】従来の任意波形発生装置の要部構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の一実施形態による任意波形発生装置及び試験装置について詳細に説明する。図１は、本発明の一実施形態による任意波形発生装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の任意波形発生装置１は、波形メモリ１０（記憶部）、ディジタル／アナログ変換器（ＤＡＣ）２０（変換部）、高周波処理回路３０（第１処理部）、及び低周波処理回路４０（第２処理部）を備えており、波形メモリ１０に記憶された波形パターンデータに応じた波形パターンＰ１を発生する。
【００１６】
波形メモリ１０は、任意波形発生装置１で発生させるべき波形パターンＰ１の経時変化を規定する波形パターンデータを記憶する。ディジタル／アナログ変換器２０は、波形メモリ１０から読み出された波形パターンデータを、差動信号のアナログ信号に変換する。ここで、任意波形発生装置１は、周波数が１００ＭＨｚ以上である高周波の波形パターンＰ１を低ノイズ、低歪み、高スルーレートで発生させるために、差動信号のアナログ信号を出力するディジタル／アナログ変換器２０を備える。
【００１７】
高周波処理回路３０は、差動／シングル変換アンプ（ＡＭＰ）３１（第１増幅器）、減衰器（ＡＴＴ）３２（第１減衰器）、ローパスフィルタ（ＬＦＰ）３３（第１フィルタ）、及びバッファアンプ（ＡＭＰ）３４（第１アンプ）を備えており、ディジタル／アナログ変換器２０から出力されるアナログ信号に対して所定の処理を施して波形メモリ１０に記憶された波形パターンデータに応じた波形パターンＰ１を出力する。ここで、高周波処理回路３０で行われる上記の処理の処理とは、例えば増幅処理、減衰処理、フィルタ処理等である。
【００１８】
差動／シングル変換アンプ３１は、ディジタル／アナログ変換器２０から出力される差動信号のアナログ信号をシングルエンド信号のアナログ信号に変換しつつ増幅する。減衰器３２は、差動／シングル変換アンプ３１から出力されるアナログ信号を減衰させる。ここで、減衰器３２は、減衰量が異なる複数の減衰素子とこれら減衰素子の切り替えを行う半導体リレーとを備えており、半導体リレーの切り替えを行うことで減衰量を変えることができる。半導体リレーを備えるのは、高密度実装化を実現するとともに信頼性を確保するためである。
【００１９】
ローパスフィルタ３３は、減衰器３２から出力される階段状のアナログ信号をスムージングして滑らかにする。ここで、ローパスフィルタ３３は、スムージング特性が異なる複数のフィルタとこれらフィルタの切り替えを行う半導体リレーとを備えており、半導体リレーの切り替えを行うことでスムージング特性を変えることができる。バッファアンプ３４は、高周波処理回路３０の出力段に設けられており、ローパスフィルタ３３から出力されるアナログ信号と低周波処理回路４０から出力される信号とを加算しつつ増幅して波形パターンＰ１を出力する。
【００２０】
以上の高周波処理回路３０に設けられる差動／シングル変換アンプ３１、減衰器３２、ローパスフィルタ３３、及びバッファアンプ３４は、周波数が１００ＭＨｚ以上である高周波の波形パターンＰ１を低ノイズ、低歪み、高スルーレートで発生させるべく、高周波特性が極力優れるように設計されている。つまり、低周波特性を多少犠牲にしても高周波特性が優れるように設計されている。
【００２１】
低周波処理回路４０は、差動／シングル変換アンプ（ＤＣ ＡＭＰ）４１（第２増幅器）、減衰器（ＤＣ ＡＴＴ）４２（第２減衰器）、及びフィードバックアンプ（ＡＭＰ）４３（第２アンプ）を備えており、ディジタル／アナログ変換器２０から出力されるアナログ信号の低周波成分に対して所定の処理を施して高周波処理回路３０のバッファアンプ３４に出力する。ここで、低周波処理回路４０で行われる上記の処理の処理とは、例えば増幅処理、減衰処理等である。この低周波処理回路４０は、高周波処理回路３０の低周波特性を補うために設けられる。
【００２２】
差動／シングル変換アンプ４１は、高入力インピーダンスであって、ディジタル／アナログ変換器２０から出力される差動信号のアナログ信号をシングルエンド信号のアナログ信号に変換しつつ増幅する。この差動／シングル変換アンプ４１は、低周波特性が優れており、ディジタル／アナログ変換器２０から出力されるアナログ信号の低周波成分を、高周波処理回路３０に設けられる差動／シングル変換アンプ３１よりも高い精度（例えば、１０倍の精度）で増幅する。
【００２３】
減衰器４２は、差動／シングル変換アンプ４１から出力されるアナログ信号を減衰させる。この減衰器４２は、半導体リレーを使用しないモノリシックＩＣの形態で実現され、低周波特性に優れており、差動／シングル変換アンプ４１から出力されるアナログ信号の低周波成分を、高周波処理回路３０に設けられる減衰器４２よりも高い精度（例えば、１０倍の精度）で減衰する。尚、減衰器４２の減衰率は、減衰器３２の減衰率と同程度に設定される。
【００２４】
フィードバックアンプ４３は、低周波処理回路４０の出力段に設けられており、減衰器４２から出力される信号と高周波処理回路３０のバッファアンプ３４から出力される波形パターンＰ１との差分の低周波成分を増幅した信号を、高周波処理回路３０のバッファアンプ３４に出力する。このフィードバックアンプ４３は、低周波特性が優れており、上記の差分の低周波成分を増幅した信号を、高周波処理回路３０に設けられるバッファアンプ３４よりも高い精度（例えば、１０倍の精度）で増幅する。
【００２５】
以上の低周波処理回路４０に設けられる差動／シングル変換アンプ４１、減衰器４２、及びバッファアンプ４３には、半導体リレーが一切使用されていない。また、低周波処理回路４０では、高周波処理回路３０に設けられたローパスフィルタ３３に相当するものが省略されている。これは、低周波処理回路４０を介するアナログ信号の周波数が低いためである。
【００２６】
ここで、低周波処理回路４０で処理されるアナログ信号の低周波成分について説明する。図２は、高周波処理回路３０及び低周波処理回路４０の周波数特性を示す図である。図２に示す通り、高周波処理回路３０は、全体的にゲインが低いものの、低周波領域（例えば、周波数が１ｋＨｚ以下の領域）から高周波領域（周波数が１００ＭＨｚ以上の領域）に亘る広い周波数領域である程度のゲインが得られる周波数特性Ｃ１を有する。これに対し、低周波処理回路４０は、低周波領域では高周波処理回路３０よりもゲインが高いものの、周波種が高くなるにつれて急激にゲインが低下し、高周波領域では殆どゲインが得られない周波数特性Ｃ２を有する。
【００２７】
低周波処理回路４０が処理を行うアナログ信号の周波数成分とは、ディジタル／アナログ変換器２０から出力されるアナログ信号に含まれる周波数成分のうち、高周波処理回路３０の特性Ｃ１と低周波処理回路４０の周波数特性Ｃ２とが交差する周波数（クロスオーバー周波数）ｆ０以下の周波数成分をいう。尚、任意波形発生装置１に対しては、上記の周波数ｆ０よりも低い周波数領域である周波数が１ｋＨｚ以下の領域の特性改善が要求されることが多い。このため、アナログ信号に含まれる周波数成分のうち、１ｋＨｚ以下の周波数成分に対して処理が行われるように、低周波処理回路４０を設計するのが好ましい。
【００２８】
上記構成において、波形メモリ１０に記憶されている波形パターンデータの読み出しが開始されると、波形パターンＰ１の発生が開始される。波形メモリ１０から読み出された波形パターンデータは、ディジタル／アナログ変換器２０に入力されて差動信号のアナログ信号に変換される。このアナログ信号は、高周波処理回路３０に設けられた差動／シングル変換アンプ３１及び低周波処理回路４０に設けられた差動／シングル変換アンプ４１にそれぞれ入力される。
【００２９】
高周波処理回路３０の差動／シングル変換アンプ３１に入力された差動信号のアナログ信号は、シングルエンド信号のアナログ信号に変換されつつ増幅た後、減衰器３２において所定の減衰量で減衰され、ローパスフィルタ３３でスムージングされた後に、バッファアンプ３４に入力されて波形パターンＰ１として出力される。これに対し、低周波処理回路４０の差動／シングル変換アンプ４１に入力された差動信号のアナログ信号は、その低周波成分のみがシングルエンド信号のアナログ信号に変換されつつ増幅た後、減衰器４２において所定の減衰量で減衰され、フィードバックアンプ４３に入力される。
【００３０】
フィードバックアンプ４３には、高周波処理回路３０に設けられたバッファアンプ３４から出力される波形パターンＰ１が負帰還される。このため、バッファアンプ３４から負帰還された波形パターンＰ１と減衰器４２から出力される信号との差分が求められてその低周波成分が増幅されて高周波処理回路３０に設けられたバッファアンプ３４に出力される。すると、バッファアンプ３４では、ローパスフィルタ３３から出力されるアナログ信号と低周波処理回路４０のフィードバックアンプ４３から出力される信号とが加算されつつ増幅されて波形パターンＰ１として出力される。
【００３１】
以上の通り、本実施形態では、ディジタル／アナログ変換器２０から出力されるアナログ信号に対し、高周波特性が優れるように設計された高周波処理回路３０で処理を行うとともに、その低周波成分に対して高周波処理回路３０よりも高い精度で処理を行うことができる低周波処理回路４０で処理を行い、これら高周波処理回路３０及び低周波処理回路４０で処理された信号を加算して波形パターンＰ１として出力している。このため、任意波形発生装置１の低周波領域におけるオフセット電圧ドリフト、ゲインドリフト、積分直線性誤差等の低周波特性を改善することができる。
【００３２】
次に、以上説明した任意波形発生装置１を備える試験装置について説明する。図３は、本発明の一実施形態による試験装置の概略構成図である。尚、図３に示す試験装置２は、ＩＣ、ＬＳＩ、ＳＯＣ（System On a Chip：システムＬＳＩとも呼ばれる）等の半導体デバイスをＤＵＴとして試験する所謂半導体試験装置である。図３に示す通り、本実施形態の試験装置２は、本体５０とテストヘッド６０とを備える。テストヘッド６０にはパフォーマンスボード６１が載置され、パフォーマンスボード６１上に被試験対象のＤＵＴ７０が載置される。
【００３３】
本体５０は、制御コンピュータ５１を介して設定された試験工程を遂行する制御部５２を備える。テストヘッド６０には、ＤＵＴ７０に印加する試験信号を生成するために用いられる試験パターン等の各種パターンを発生するパターン発生カード６２、ＤＵＴ７０に対するインターフェイスとして機能するピンエレクトロニクスカード６３等の各種カードが設けられている。尚、前述した任意波形発生装置１は、パターン発生カード６２に形成されている。
【００３４】
制御部５２からの制御指示に基づいてパターン発生カード６２から出力された試験パターンは、タイミングが規定された後にピンエレクトロニクスカード６３に入力される。するとピンエレクトロニクスカード６３に設けられたドライバ（図示省略）で、試験パターンに応じた試験信号が生成される。この試験信号は、パフォーマンスボード６１を介してＤＵＴ７０に印加される。そして、ＤＵＴ７０から出力される信号がテストヘッド６０内に入力されて所定の期待値と比較されてパス／フェイルが判定される。このようにして、ＤＵＴ７０の試験が行われる。
【００３５】
以上、本発明の一実施形態による任意波形発生装置及び試験装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、差動／シングル変換アンプ３１、減衰器３２、ローパスフィルタ３３、及びバッファアンプ３４を備える高周波処理回路３０を例に挙げて説明したが、差動／シングル変換アンプ３１とバッファアンプ３４との間に、バンドパスフィルタや他のアンプ等を備える構成であっても良い。低周波処理回路４０についても同様に、差動／シングル変換アンプ４１とフィードバックアンプ４３との間に、バンドパスフィルタや他のアンプ等を備える構成であっても良い。
【００３６】
また、図３では、任意波形発生装置１が形成されたパターン発生カード６２がテストヘッド６０内に設けられている試験装置２を例に挙げて説明した。しかしながら、このパターン発生カード６２の機能が本体５０に設けられていても良い。更に、上記実施形態では、試験装置の一例として、半導体デバイスをＤＵＴとして試験する半導体試験装置を説明したが、本発明の試験装置は、計測回路、制御回路、伝送回路等の各種回路を試験する試験装置にも適用することができる。
【符号の説明】
【００３７】
１      任意波形発生装置
２      試験装置
１０    波形メモリ
２０    ディジタル／アナログ変換器
３０    高周波処理回路
３１    差動／シングル変換アンプ
３２    減衰器
３３    ローパスフィルタ
３４    バッファアンプ
４０    低周波処理回路
４１    差動／シングル変換アンプ
４２    減衰器
４３    フィードバックアンプ
７０    ＤＵＴ
Ｐ１    試験パターン
【図１】
2010164396.tif 000003
【図２】
2010164396.tif 000004
【図３】
2010164396.tif 000005
【図４】
2010164396.tif 000006