(57)【要約】【課題】外部から故障原因を特定可能な半導体集積回路を提供する。【解決手段】本発明に係る半導体集積回路１００は、電源投入を検出する検出信号Ｓｄに基づいて、リセット信号Ｓｒを出力するパワーオンリセット回路１１と、リセット信号Ｓｒに基づいて、初期設定が行われる初期化対象回路１２と、パワーオンリセット回路１２から出力されたリセット信号Ｓｒ及び初期値が設定された初期化対象回路１１の出力信号Ｓｏに基づいて、リセット信号Ｓｒをモニタするパワーオンリセットモニタ信号Ｓｍを生成して出力するパワーオンリセットモニタ回路１３と、を備えている。【選択図】図１
2010109717.tif 000002
【特許請求の範囲】
【請求項１】
電源投入を検知したことを示す検出信号に基づいて、リセット信号を出力するパワーオンリセット回路と、
前記リセット信号に基づいて初期設定が行われる初期化対象回路と、
前記パワーオンリセット回路から出力された前記リセット信号と、前記初期設定がされた前記初期化対象回路の出力信号に基づいて、前記初期設定が正常に実行されたか否かを示すパワーオンリセットモニタ信号を生成して出力するパワーオンリセットモニタ回路と、
を備えた半導体集積回路。
【請求項２】
前記パワーオンリセットモニタ回路は、１つの前記初期化対象回路に対して複数設けられている
請求項１に記載の半導体集積回路。
【請求項３】
前記パワーオンリセットモニタ回路は、
前記パワーオンリセット回路から入力された前記リセット信号を反転して出力するインバータと、
一方に前記インバータの出力を入力し、他方に前記初期化対象回路の前記出力信号を入力し、論理和をとって前記パワーオンリセットモニタ信号として出力する論理和回路と、
を備えた
請求項１又は２に記載の半導体集積回路。
【請求項４】
前記パワーオンリセットモニタ回路は、
一方に前記パワーオンリセット回路から出力された前記リセット信号を入力し、他方に前記初期化対象回路から出力された前記出力信号を入力し、論理積をとって前記パワーオンリセットモニタ信号として出力する論理積回路を備えた
請求項１乃至３のうちいずれか１項に記載の半導体集積回路。
【請求項５】
前記初期化対象回路は、前記リセット信号の状態に依存して出力が決定される順序回路を含む
請求項１乃至４のうちいずれか１項に記載の半導体集積回路。
【請求項６】
前記初期化対象回路の前記出力信号は、前記順序回路の出力である
請求項５に記載の半導体集積回路。
【請求項７】
前記順序回路の出力は、前記初期化対象回路に含まれる組合せ回路を介して前記パワーオンリセットモニタ回路に入力される
請求項６に記載の半導体集積回路。
【請求項８】
前記順序回路は、フリップフロップ、ラッチ、カウンタ、及びレジスタの少なくとも１つを含む
請求項５乃至７のうちいずれか１項に記載の半導体集積回路。
【請求項９】
電源投入を検出し、
リセット信号を出力して、初期設定が行われる初期化対象回路の初期設定を行い、
前記リセット信号及び前記初期値が設定された前記初期化対象回路の出力信号に基づいて、前記初期設定が正常に実行されたか否かを示すパワーオンリセットモニタ信号を生成して出力する
半導体集積回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リセット機能を有する論理回路を含んだ半導体集積回路及びその制御方法に関する。
【背景技術】
【０００２】
論理回路を含む半導体集積回路を始動させる場合には、電源投入時に回路内部の信号状態、例えば論理回路の出力信号の状態等をＨｉｇｈもしくはＬｏｗに初期設定することが必要である。具体的には、伝送経路の入出力方向を決める回路部や、データ記憶領域に対して、リセット信号を入力し、初期設定する必要がある。ここでは、初期設定が必要な論理回路を初期化対象回路と称する。初期化対象回路に対してリセット信号を与える方法については、半導体集積回路の外部からリセット信号を与える方式と、電源投入時に半導体集積回路内部のパワーオンリセット生成回路においてリセット信号を生成し、生成したリセット信号を初期化対象回路に与える方式がある。
【０００３】
半導体集積回路の内部でリセット信号を生成する方式においては、リセット信号を外部に出力できない構成では、どのようなリセット信号が生成されているかを判断することができない。そのため、外部インタフェイスから初期化対象回路の状態を確認することによってのみ電源投入時にリセット機能が有効になっているか判断することになる。また、リセット信号が外部に出力できない回路では、初期化対象回路の動作に異常が発生している場合であっても、初期化対象回路自身の故障なのか、若しくはパワーオンリセット回路の故障なのかを判断することができない。
【０００４】
特許文献１には、半導体集積回路に含まれる順序回路の初期化が完了したか否かを示す初期化完了判定信号を外部に出力可能な回路構成が開示されている。図１２は、特許文献１に開示された回路の一部を示す図である。パワーオンリセット信号生成部１０１は、フリップフロップ回路１０２に対して初期値を設定するパワーオンリセット信号ＰONを出力する。初期化完了判定回路１０３は、内部にフリップフロップ回路１０２の初期化動作を模擬する初期化模擬回路を備え、初期化模擬回路の初期化が完了したことを検出して初期化完了信号ＲＪを出力する。初期化完了信号ＲＪは、フリップフロップ回路１０２の初期化が完了したことを示す信号であり、この初期化完了信号ＲＪは、パワーオンリセット信号生成部１０１に入力される。パワーオンリセット信号生成部１０１は、例えば最後段のフリップフロップ回路１０２の初期化が完了したこと知らせる初期化完了信号ＲＪｎが入力されると、パワーオンリセット信号ＰONをアクティブレベルに設定する。
【０００５】
セレクタ１０４には、一方に初期化完了信号ＲＪｎが入力され、他方にデータ信号ＤOUTが入力されている。セレクタ１０４は、テスト信号ＴＥＳＴに基づいて、初期化完了信号ＲＪｎ又はデータ信号ＤOUTを選択し、データ出力／テスト出力兼用端子１０５から出力する。通常動作時には、半導体集積回路の内部で生成された出力信号ＤOUTがデータ出力／テスト出力兼用端子１０５から出力される。また、テスト時には、セレクタ１０４にアクティブレベルのテスト信号ＴＥＳＴを入力することによって、初期化完了信号ＲＪをデータ出力／テスト出力兼用端子１０５から出力することができる。
【特許文献１】特開２００２−４３９１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された回路では、初期化完了信号ＲＪｎ又はデータ信号ＤOUTのうちいずれか一方しか外部に出力できず、テスト信号ＴＥＳＴによってセレクタ１０４の出力を切り替えてそれぞれの信号を出力しなければ、故障原因がパワーオンリセット回路にあるのか、初期化対象回路にあるのかを判断することができない。
【課題を解決するための手段】
【０００７】
本発明に係る半導体集積回路の一態様は、電源投入を検知したことを示す検出信号に基づいて、リセット信号を出力するパワーオンリセット回路と、前記リセット信号に基づいて、初期設定が行われる初期化対象回路と、前記パワーオンリセット回路から出力された前記リセット信号と、前記初期設定がされた前記初期化対象回路の出力信号に基づいて、前記初期設定が正常に実行されたか否かを示すパワーオンリセットモニタ信号を生成して出力するパワーオンリセットモニタ回路と、を備えたことを特徴とする。
【０００８】
本発明に係る半導体集積回路の一態様によれば、パワーオンリセット回路から出力されたリセット信号と初期設定がされた初期化対象回路の出力信号に基づいて、パワーオンリセットモニタ信号が生成されるため、パワーオンリセットモニタ信号をモニタすることで、故障の原因が、初期化対象回路にあるのか、若しくはパワーオンリセット回路にあるのかを特定することができる。
【発明の効果】
【０００９】
本発明の一態様によれば、半導体集積回路の外部から故障原因を特定できる半導体集積回路を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、添付した図面を参照して本発明の最良な実施の形態について説明する。
［第１の実施形態］
【００１１】
図１は、本発明の第１の実施形態に係る半導体集積回路の構成例を示す図である。本発明に係る半導体集積回路１００は、パワーオンリセット回路１１、初期化対象回路１２、及びパワーオンリセットモニタ回路１３を備えている。
【００１２】
パワーオンリセット回路１１は、半導体集積回路１００の電源投入時に、初期化対象回路１２に対してリセット信号Ｓｒを出力することにより、初期化対象回路１２の初期設定を行うよう構成されている。パワーオンリセット回路１１は、電源供給源１０より電源投入を検出する検出信号Ｓｄに基づいて、初期化対象回路１２に対して初期値を設定するためのリセット信号Ｓｒを出力する。
【００１３】
初期化対象回路１２は、電源投入時に初期設定が行われる回路である。初期化対象回路１２は、順序回路を有する論理回路であり、パワーオンリセット回路１１から入力されるリセット信号Ｓｒによって初期設定がなされる。
【００１４】
パワーオンリセットモニタ回路１３は、パワーオンリセット回路１１から出力されるリセット信号Ｓｒに基づいてパワーオンリセットモニタ信号Ｓｍを生成するよう構成されている。後述するように、パワーオンリセットモニタ信号Ｓｍをモニタすることで、リセット信号Ｓｒの状態を検知することができる。
【００１５】
パワーオンリセットモニタ回路１３には、更に、初期化された初期化対象回路１２の出力信号Ｓｏが入力される。パワーオンリセットモニタ回路１３は、リセット信号Ｓｒ及び出力信号Ｓｏ基づいて、パワーオンリセットモニタ信号Ｓｍを生成する。このパワーオンリセットモニタ信号Ｓｍは、半導体集積回路１００に設けられた任意の出力機能端子１４から半導体集積回路１００の外部に出力される。
【００１６】
パワーオンリセットモニタ回路１３は、インバータ１３１及び論理和回路１３２を備えている。インバータ１３１は、パワーオンリセット回路１１から出力されるリセット信号Ｓｒを反転して論理和回路１３２に出力する。論理和回路１３２は、一方にインバータ１３１の出力を入力し、他方に初期化対象回路１２の出力信号Ｓｏを入力し、論理和をとってパワーオンリセットモニタ信号Ｓｍとして出力機能端子１４に出力する。
【００１７】
図２は、本発明の第１の実施形態に係る半導体集積回路１００の有する初期化対象回路１２の具体例を示す図である。初期化対象回路１２は、例えば、順序回路２１〜２３、及び組合せ回路２４、２５を備えている。順序回路２１〜２３は、出力が過去の回路の状態に依存する回路である。組合せ回路２４、２５は、入力の状態に応じて出力が決定される回路である。順序回路２１〜２３は、例えば、フリップフロップ、ラッチ、カウンタ又はレジスタ等であるが、ここでは説明のため、順序回路をフリップフロップ回路として説明する。
【００１８】
順序回路２１〜２３は、データを保持するデータ保持機能と、保持されたデータをリセットするリセット機能を有したフリップフロップ回路である。なお、順序回路２１〜２３の詳細な構成については後述するものとする。組合せ回路２４及び２５は、入力信号の任意の状態によって出力が決まる論理ゲート群である。組合せ回路２４は、入力機能端子Ａ〜Ｃから入力される信号の状態に応じて、順序回路２１〜２３のそれぞれのデータ入力端子（Ｄ）にデータを出力するよう構成されている。入力機能端子Ａ、Ｂ、Ｃは、半導体集積回路１００の内部、外部から入力される任意の信号入力端子である。
【００１９】
クロック供給源２０は、クロックを生成し、順序回路２１〜２３のそれぞれのクロック入力端子（ＣＬＫ）に生成したクロックを出力する。なお、クロック供給源２０は、半導体集積回路１００の内部にあっても外部にあってもよい。
【００２０】
順序回路２１の出力端子（Ｑ）は、出力機能端子Ａに接続されている。順序回路２１の出力は、出力機能端子Ａを介して論理和回路１３２に入力される。順序回路２２の出力端子（Ｑ）及び順序回路２３の出力端子（Ｑ）は組合せ回路２５に接続されている。組合せ回路２５の出力側には、出力機能端子Ｂ、Ｃが接続されている。すなわち、出力機能端子Ａ、Ｂ、Ｃは、前段回路に依存する任意の信号出力端子である。
【００２１】
図３は、図２の順序回路２１〜２３の端子と真理値表を示す図である。図３に示す順序回路２１〜２３は、遅延フリップフロップ（ｄｅｌａｙ ｆｌｉｐ−ｆｌｏｐ）の代表的なものであり、一般的にリセット入力を有するＤ−ＦＦと呼ばれる回路である。図３において、Ｄはデータ信号の入力端子、ＣＬＫはクロック信号の入力端子、Ｑはデータ信号の出力端子、ＲＢは負論理のリセット信号Ｓｒの入力端子を示している。
【００２２】
この順序回路２１〜２３は、入力端子ＣＬＫから入力されるクロック信号の状態がＬｏｗからＨｉｇｈに変化するときに、入力端子Ｄから入力されたデータ信号の状態を保持し、出力端子Ｑに出力する機能を有している。順序回路２１〜２３は、入力端子ＲＢの入力がＬｏｗの状態において、入力端子Ｄに入力されるデータ信号の入力状態及び入力端子ＣＬＫに入力されるクロック信号の入力状態に依らずに、出力端子ＱをＬｏｗに設定する機能を有している。
【００２３】
具体的に、真理値表に従って順序回路２１〜２３のデータの入出力について説明する。リセット信号が「１」（例えば、Ｈｉｇｈ）のときに、入力されたデータ信号が「０」（例えば、Ｌｏｗ）であれば、クロック信号の立ち上がりにおいて、出力端子Ｑからデータ信号「０」が出力される。リセット信号が「１」のときに、入力されたデータ信号が「１」であれば、クロック信号の立ち上がりにおいて、データ信号「１」が出力される。リセット信号が「１」のときに、クロック信号が立ち下がったに場合は、入力されたデータ信号の状態に関わらず、直前のクロック立ち上がりの際に設定された状態を保持する。また、リセット信号が「０」のときは、クロック信号の状態に関わらず、データ信号「０」が出力される。
【００２４】
図４は、図２の一部を示す図であり、前段の組合せ回路２４に依らずに初期値が設定される組合せ回路２５の例を示している。図４には、図２における組合せ回路２５と、その前段の順序回路２２、２３のみが示されている。順序回路２２、２３は、図３に示された真理値表によって入出力が表されるフリップフロップ回路である。組合せ回路２５は、例えば、論理積回路２５１、２５２を備えている。
【００２５】
論理積回路２５１には、一方に順序回路２２の出力信号Ｑが入力され、他方に順序回路２３の出力信号Ｑが入力され、入力された２つの信号の論理積をとって出力機能端子Ｂに出力する。論理積回路２５２は、一方に前段の組合せ回路２４から順序回路２３に入力されるデータ信号Ｄを入力し、他方に順序回路２３の出力信号Ｑを入力し、入力された２つの信号の論理積をとって出力機能端子Ｃに出力する。
【００２６】
このように構成された回路では、電源投入時にパワーオンリセット回路１１が有効に働くと、順序回路２２、２３のへのリセット機能が動作し、順序回路２２、２３の各々の出力Ｑは、前段の組合せ回路２４に関わらずＬｏｗとなる。これにより、論理積回路２５１には、いずれの入力端子にもＬｏｗが入力されるため、論理積回路２５１から出力機能端子Ｂに対してＬｏｗレベルの信号が出力される。また、論理積回路２５２の一方には、順序回路２３からＬｏｗレベルの信号が入力されるため、他方の入力である前段の組合せ回路２４の出力に関わらず、論理積回路２５２から出力機能端子ＣにＬｏｗレベルの信号が出力される。このように、組合せ回路２５の前段の順序回路２２、２３の初期設定を行うことで、前段の組合せ回路２４の出力に依らずに組合せ回路２５の出力を決定することができる。
【００２７】
次に、このように構成された半導体集積回路１００の動作について説明する。図５は、電源電圧、リセット信号Ｓｒ、初期化対象回路１２の出力信号Ｓｏ、インバータ１３１の出力信号、パワーオンリセットモニタ信号Ｓｍのそれぞれにおける、時間と電圧の関係を示す略図である。
【００２８】
電源が投入され、半導体集積回路１００へ供給される電源電圧が任意の電圧Ｖ２に達したと判定すると、パワーオンリセット回路１１は、Ｌｏｗレベルの信号を生成し初期化対象回路１２に出力する。このＬｏｗレベルの信号がリセット信号Ｓｒとなる。
【００２９】
電源投入後は電源電圧が次第に上昇し、時間ｔ１で回路内部の素子が動作を開始する。電源電圧の立ち上がりは、電源供給源の出力と、接地との間に接続される負荷容量（図示せず）により決定される。時間ｔ１は、負荷容量に電荷が蓄積され、電圧Ｖ２で示すように安定した電圧が供給されるまでに要する時間であり、インバータ１３１が論理ゲートとして正常動作ができる電源電圧に至った時間を示している。
【００３０】
時間ｔ１で論理ゲートが正常に動作すると、順序回路２１〜２３のリセット端子ＲＢには、Ｌｏｗレベルのリセット信号Ｓｒが入力される。図３の真理値表により、Ｌｏｗレベルのリセット信号Ｓｒが入力されると、順序回路２１〜２３は、出力端子ＱよりＬｏｗレベルの信号を出力する。ここで、一般的には、リセット端子ＲＢにＬｏｗレベルの信号が入力されてからリセット動作が有効になるまでには一定の時間を要する。これは、半導体の特性に依存するためである。このリセット動作が有効になった時刻を時間ｔ２とする。
【００３１】
なお、時間ｔ２までは、リセット信号Ｓｒが有効な状態に至っておらず、初期化対象回路１２の出力信号Ｓｏは、Ｓで示すように不定状態と考えられる。すなわち、時間ｔ２までは、Ｌｏｗ状態とＨｉｇｈ状態である場合が発生すると考えられる。
【００３２】
時間ｔ３において、リセット信号Ｓｒの電圧は、Ｌｏｗレベルから上がり始め、時間ｔ４で電圧Ｖ４に至る。電圧Ｖ４は、論理ゲートがＨｉｇｈレベルであると認識する電圧である。その後、リセット信号Ｓｒは、更に電圧が電圧Ｖ３まで上昇し、電圧Ｖ３で安定状態となる。
【００３３】
インバータ１３１の出力信号は、リセット信号Ｓｒを反転した信号であり、電源投入後時間ｔ１でＨｉｇｈレベルとなる。そして、インバータ１３１の出力信号は、リセット信号Ｓｒが電圧Ｖ４に達した時間ｔ４で反転しＬｏｗレベルとなる。
【００３４】
なお、時間ｔ３から時間ｔ４の間は十分に長く、初期化対象回路１２の初期値の設定が完了するのに十分な時間であるものとする。パワーオンリセットモニタ信号Ｓｍは、インバータ１３１の出力信号と、初期化対象回路１２の出力信号Ｓｏの論理和であるため、パワーオンリセットモニタ信号Ｓｍは、不定状態Ｓを含む出力信号Ｓｏの状態に依らずにインバータ１３１の出力信号と同じとなる。
【００３５】
時間ｔ４で初期化対象回路１２の初期設定は完了する。時間ｔ４以降では、パワーオンリセット回路１１の出力はＨｉｇｈレベルとなり、初期化対象回路１２は通常の動作状態に遷移する。なお、時間ｔ４以降のパワーオンリセットモニタ信号Ｓｍは、初期化対象回路１２の外部より更にリセット信号ＲＢが入力されない限りＬｏｗのままとなる。
【００３６】
ここで、第１の実施形態におけるパワーオンリセットモニタ信号Ｓｍは、リセット信号Ｓｒそのものではなく、初期化対象回路１２の出力信号Ｓｏにも依存する。そのため、パワーオンリセットモニタ信号Ｓｍをモニタしたとしても、初期化対象回路１２が故障している等の状態では、リセット信号Ｓｒの状態を的確に把握できるわけではない。しかしながら、初期化対象回路１２が故障している状態であっても、以下のように、パワーオンリセットモニタ信号Ｓｍに基づいてリセット信号Ｓｒの状態を検出することができる。
【００３７】
図６及び図７は、初期化対象回路１２に含まれる順序回路２１が故障している場合のパワーオンリセットモニタ信号Ｓｍの状態を示す図である。初期化対象回路１２（順序回路２１）が故障している場合には、順序回路２１の出力信号ＳｏがＬｏｗ状態のままである場合と（図６）、Ｈｉｇｈ状態のままである場合（図７）の２通りがある。
【００３８】
図６は、初期化対象回路１２（順序回路２１）の出力信号ＱがＬｏｗのままで、初期設定期間が過ぎても正常に動作しない場合における各信号における時間と電圧の関係のタイミングの略図である。なお、図６及び図７に示す各信号は、図５に示す信号のそれぞれに対応している。
【００３９】
順序回路２１の出力信号ＱがＬｏｗの状態のままでは、図５に示す初期化対象回路１２の出力信号Ｓｏの不定状態Ｓは存在せず、常にＬｏｗの状態になる。この場合では、パワーオンリセットモニタ信号Ｓｍは、リセット信号Ｓｒの反転信号と同じとなる。そのため、図５に示す正常な状態と同じように、パワーオンリセットモニタ信号Ｓｍをモニタすることでリセット信号の動作が確認できる。
【００４０】
図７は、初期化対象回路１２の出力信号ＳｏがＨｉｇｈ状態のままで初期設定期間が過ぎても正常に動作しない場合における、各信号における時間と電圧の関係を示す略図である。図７に示すように、電源が投入されて時間ｔ１に至ったときに、初期化対象回路１２の出力信号Ｓｏは、Ｈｉｇｈレベルのままとなる。そのため、パワーオンリセットモニタ信号Ｓｍは、リセット信号Ｓｒの状態に依らずに、時間ｔ１からＨｉｇｈ状態のままになる。
【００４１】
このような状態では、パワーオンリセットモニタ信号Ｓｍをモニタしてもリセット信号Ｓｒの状態をモニタすることはできない。しなしながら、半導体集積回路１００に設けられた出力機能端子１４が２本以上であり、パワーオンリセットのモニタ機能を付加した以外の出力機能端子を動作させることが可能な構成であれば、初期化対象回路１２の故障であるか、パワーオンリセット回路１１の故障であるか判断することができる。すなわち、他の出力機能端子が正常に動作していれば、リセット状態は解除されていると判断でき、初期化対象回路１２の故障であると判断することができる。
【００４２】
このように、本発明の第１の実施形態に係る半導体集積回路１００によれば、パワーオンリセット回路１１から出力されるリセット信号Ｓｒと、初期化対象回路１２の出力信号Ｓｏに基づいてパワーオンリセットモニタ信号Ｓｍが生成されるため、外部からパワーオンリセットモニタ信号Ｓｍをモニタすることで、リセット信号Ｓｒの状態及び出力信号Ｓoの状態を把握することができる。これによって、故障原因がパワーオンリセット回路１１の故障であるか、若しくは、初期化対象回路１２の故障であるかを容易に特定することができる。また、リセット信号Ｓｒと出力信号Ｓｏの論理和をパワーオンリセットモニタ信号Ｓｍとして出力することで、従来のように、セレクタや、セレクタの出力を選択するテスト信号を入力する機能を設けなくて良く、回路規模を削減することができる。
【００４３】
また、従来の回路では、製造バラつきによる初期化対象回路内に含まれる各回路のリセット信号の信号遅延の差を考慮するために、リセット信号の信号遅延量が最も大きくなると推定される箇所に、各回路の初期化完了を判定する回路を設置し、すべての回路の初期化が完了してからリセット信号を解除するよう構成されていた。
【００４４】
すなわち、従来の回路では、１つの初期化対象回路に対して複数の初期化完了を判定する回路が設置されていた。しかしながら、現在では、製造バラつきが低減され、安定した素子容量を製造することが可能となったため、初期化完了を判定する回路を複数設けることは、回路規模が増大すると共に、回路構成が複雑となり故障を招きやすくなっている。
【００４５】
これに対し、本実施形態に係る半導体集積回路１００は、初期化対象回路１２に対して、少なくとも１つのパワーオンリセットモニタ回路１３を設ければよいため、初期設定が正常に行われたか否かを外部からモニタするための構成を省略でき、回路規模を大幅に削減することができる。
【００４６】
なお、本実施形態では、順序回路２１〜２３の出力信号Ｑをパワーオンリセットモニタ回路１３に入力するよう構成しているが、順序回路２１〜２３の後段にある組合せ回路の出力決定が順序回路２１〜２３の出力Ｑに依存していれば、後段の組合せ回路の出力を、パワーオンリセットモニタ回路１３に入力してもよい。このように順序回路の出力を直接パワーオンリセットモニタ回路１３に入力しなくても、後段の組合せ回路を介して順序回路の出力を入力すれば、パワーオンリセットモニタ回路１３に順序回路の出力を入力した場合と同じ結果を得ることができる。
【００４７】
［第２の実施形態］
次に、本発明の第２の実施形態に係る半導体集積回路２００の構成について説明する。第２の実施形態の１つの特徴は、初期化対象回路８３が接続される出力機能端子が、初期設定においてＨｉｇｈレベル若しくはＨｉｇｈインピーダンスに設定される場合であっても、リセット信号Ｓｒのモニタが可能なように構成した点にある。また、第２の実施形態の他の特徴は、１つの初期化対象回路８３に対してパワーオンリセットモニタ回路１３、８１を複数設けた点にある。なお、全体構成については、第１の実施形態の図１と略同一であるためその説明を省略する。
【００４８】
図８は、本発明の第２の実施形態に係る半導体集積回路２００の全体構成例を示す図である。この半導体集積回路２００は、１つの初期化対象回路８３に対して複数のパワーオンリセットモニタ回路１３、８１を備えている。パワーオンリセットモニタ回路１３については、第１の実施形態の構成と略同一構成を有しているためその説明を省略する。
【００４９】
パワーオンリセットモニタ回路８１は、接続された出力機能端子Ｃが初期状態においてＨｉｇｈもしくはＨｉｇｈインピーダンスである端子に接続される場合のリセット信号Ｓｒをモニタするための回路である。パワーオンリセットモニタ回路８１は、論理積回路８２を備えて構成されている。論理積回路８２には、パワーオンリセット回路１１から出力されるリセット信号Ｓｒと、初期化対象回路８３に含まれる順序回路の出力信号Ｓｏが入力されている。パワーオンリセットモニタ回路８１は、リセット信号Ｓｒと出力信号Ｓｏの論理積をとって、出力機能端子Ｃに出力するよう構成されている。
【００５０】
図９は、図８に示す半導体集積回路２００の有する初期化対象回路周辺の具体的な構成を示す図である。論理積回路８２は、内部に複数の順序回路２１、２２及び９１を備えている。順序回路２１、２２は、図３に示すように、初期化されることで後段にＬｏｗレベルの出力信号を出力するよう構成されたフリップフロップ回路である。一方、順序回路９１は、初期化されることで後段にＨｉｇｈレベルの出力信号を出力するように構成されたフリップフロップ回路であり、その端子と真理値表は、図１０に示す通りである。すなわち、順序回路９１の出力信号ＱＢは、図３に示す出力信号Ｑが反転したものである。
【００５１】
次に、パワーオンリセットモニタ回路８１の動作について説明する。図１１は、パワーオンリセットモニタ回路８１から出力されるパワーオンリセットモニタ信号Ｓｍの状態を説明するための図である。図１１において、電圧Ｖ１〜Ｖ４、時間ｔ１〜ｔ４、及び不定状態Ｓは、それぞれ第１の実施形態で説明した通りであるため、その説明を省略する。
【００５２】
時間ｔ１において、電源電圧が立ち上がる。時間ｔ２までは、順序回路９１の出力は、ＨｉｈｇかＬｏｗかどちらになっているかは保証できない不定状態Ｓである。順序回路９１は、図１０で示すように、リセット信号ＲＢにＬｏｗレベルの電圧が印加された場合に、出力信号ＱＢはＨｉｇｈになるため、順序回路９１が正常動作している場合には、時間ｔ２に至ったときに、順序回路９１の出力信号ＱＢはＨｉｇｈになる。
【００５３】
次に、パワーオンリセットモニタ回路８１の出力であるパワーオンリセットモニタ信号Ｓｍは、パワーオンリセット回路１１のリセット信号Ｓｒと順序回路９１の出力信号Ｓｏの論理積を出力する。すなわち、パワーオンリセットモニタ信号Ｓｍは、順序回路９１の出力信号Ｓｏ（ＱＢ）に依存せず、パワーオンリセット回路１１から出力されるリセット信号Ｓｒの状態となる。
【００５４】
このように第２の実施形態では、リセット信号Ｓｒと順序回路９１の出力信号Ｓｏの論理積をとってリセットモニタ信号Ｓｍとすることで、初期状態において順序回路９１がＨｉｇｈレベル若しくはＨｉｇｈインピーダンスに設定される場合であってもリセット信号Ｓｒをモニタすることができる。
【００５５】
また、第１の実施形態では、順序回路の出力の初期状態がＬｏｗレベルであるものに対しリセット信号Ｓｒの反転信号と、順序回路を有する論理回路の出力機能端子への接続信号との論理和をとりリセットモニタ信号Ｓｍを生成した。この場合、順序回路を有する初期化対象回路が故障であり、出力機能端子への接続信号がＨｉｇｈのまま初期化されないと、パワーオンリセット信号はＨｉｇｈとの論理輪となり出力機能端子の状態は常にＨｉｇｈとなり、リセット信号Ｓｒがモニタできなくなる状況が発生する。これに対し、第２の実施形態では、１つの初期化対象回路８３に対してパワーオンリセットモニタ回路１３、８１を複数配置することにより、故障箇所を確実に判断できるようになった。
【００５６】
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施形態に係る半導体集積回路１００の全体構成を示す図である。
【図２】本発明の第１の実施形態に係る半導体集積回路１００の有する初期化対象回路１２の具体例を示す図である。
【図３】図２の順序回路２１〜２３の端子と真理値を示す図である。
【図４】図２の一部を示す図であり、前段の組合せ回路２４に依らずに初期値が設定される組合せ回路２５の例を示している。
【図５】電源電圧、リセット信号Ｓｒ、初期化対象回路１２の出力信号Ｓｏ、インバータ１３１の出力信号、パワーオンリセットモニタ信号Ｓｍのそれぞれにおける、時間と電圧の関係を示す略図である。
【図６】初期化対象回路１２である順序回路２１が故障している場合のパワーオンリセットモニタ信号Ｓｍの状態を示す図である。
【図７】初期化対象回路１２である順序回路２１が故障している場合のパワーオンリセットモニタ信号Ｓｍの状態を示す図である。
【図８】本発明の第２の実施形態に係る半導体集積回路２００の構成例を示す図である。
【図９】図８に示す半導体集積回路２００の有する初期化対象回路周辺の具体な構成を示す図である。
【図１０】図９の順序回路９１の端子と真理値を示す図である。
【図１１】本発明の第２の実施形態に係る半導体集積回路２００の動作を示す図である。
【図１２】従来の半導体集積回路の構成を示す図である。
【符号の説明】
【００５８】
１０    電源供給源
１１    パワーオンリセット回路
１２、８３    初期化対象回路
１３、８１    パワーオンリセットモニタ回路
１４    出力機能端子
２０    クロック供給源
２１〜２３    順序回路
２４、２５    組合せ回路
８２    論理積回路
９１    順序回路
１００    半導体集積回路
１０１    パワーオンリセット信号生成部
１０２    フリップフロップ回路
１０３    初期化完了判定回路
１０４    セレクタ
１０５    テスト出力兼用端子
１３１    インバータ
１３２    論理和回路
２００    半導体集積回路
２５１、２５２    論理積回路
Ｓｄ    検出信号
Ｓｍ    パワーオンリセットモニタ信号
Ｓｏ    出力信号
Ｓｒ    リセット信号
ｔ１〜ｔ４    時間
Ｖ１〜Ｖ４    電圧
【図１】
2010109717.tif 000003
【図２】
2010109717.tif 000004
【図３】
2010109717.tif 000005
【図４】
2010109717.tif 000006
【図５】
2010109717.tif 000007
【図６】
2010109717.tif 000008
【図７】
2010109717.tif 000009
【図８】
2010109717.tif 000010
【図９】
2010109717.tif 000011
【図１０】
2010109717.tif 000012
【図１１】
2010109717.tif 000013
【図１２】
2010109717.tif 000014