(57)【要約】      （修正有）【課題】発光解析が容易な半導体装置を提供する。【解決手段】半導体素子Ｔが形成された半導体基板１と、半導体素子Ｔの上に形成された絶縁膜１０、２１、２６と、絶縁膜１０、２１、２６内に形成され、表面が外側に露出する電極パッド２３とを有し、電極パッド２３は積層された複数の金属層２４、２５を含み、複数の金属層２４、２５のうち、最も下側に位置する第１の金属層２４が複数の孔を有している。これにより、上側金属層２５を選択的に除去し、孔を通して上面側から内部の発光を観察することができる。【選択図】図１
2010199185.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成された半導体基板と、
前記半導体素子上に形成された絶縁膜と、
前記絶縁膜内に形成され、表面が外側に露出する電極パッドと
を含み、
前記電極パッドは積層された複数の導電層を含み、前記複数の導電層のうち、最も下側に位置する第１の金属層が複数の孔を有している
ことを特徴とする半導体装置。
【請求項２】
前記第１の金属層の前記複数の孔がメッシュ状、ストライプ状のいずれかに形成されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
層間絶縁膜は、前記電極パッドの領域の下側であって且つ前記領域の周縁部に沿って位置する複数のビアを有し、
前記電極パッドは、前記複数のビアを介して、前記層間絶縁膜内に形成された配線と電気的に接続されている
ことを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記配線は、前記複数のビアの下側に前記複数のビアの位置に沿って延在する
ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体基板に半導体素子を形成する工程と、
前記半導体素子上に絶縁膜を形成する工程と、
前記絶縁膜上に第１金属膜を形成する工程と、
前記第１金属膜をパターニングすることにより、前記第１金属膜のパッド領域に複数の孔を形成する工程と、
前記第１の金属膜と前記孔の中に第２金属膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、電極パッドを有する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
半導体装置に発生する様々な事象について、その原因を解析することが行われている。特に、開発段階や製品の使用初期における不良は、製造プロセスや回路設計等の様々な原因が考えられるため、その原因究明の解析は重要な意味を持つ。
しかし、配線の微細化、多層化が進む近年の半導体装置において、不良解析は困難なものとなっている。
【０００３】
そこで、半導体装置を破壊することなく確率の高い不良箇所を特定するために、様々な不良箇所特定方法が用いられている。その方法として、例えばエミッション顕微鏡解析、液晶解析、ＥＢ解析等が幅広く使われている。そのうち、エミッション顕微鏡解析による発光解析は、準備時間が短くて済むことから故障解析の初期段階において多く用いられている。
【０００４】
発光解析は、半導体装置の様々な故障に起因して発生する微弱発光を検出する手法である。例えば、ゲート酸化膜やｐｎ接合などにリーク電流が流れると、高電界領域が発生し、マイクロプラズマ現象による発光が観測される。また、配線の断線、短絡に起因するＭＯＳトランジスタのホットエレクトロンの発光が観測される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１５６０７０号公報
【特許文献２】特開２００４−９５９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、多層配線構造を有する半導体装置についての発光解析は、上層の配線、特に最上層の金属製パッドにより遮光されることが多い。即ち、面積の広い電極パッドは、遮光領域が広いためにその下方の光を遮って発光解析を妨げる。
このため、半導体装置のシリコン基板の裏面からの解析手法が用いられることもある。裏側からの解析は、シリコン基板を透過する光を解析する方法である。
【０００７】
光の透過率は、シリコン基板の不純物濃度が高くなると減少するので、内部の発光を正確に捉えるために機械研磨によりシリコン基板を裏面側から研磨し、シリコン基板を薄くすることが行われる。研磨後のシリコン基板の厚さは、約３００μｍ以下となる。
しかし、シリコン基板を薄くするには時間がかかり、しかも割れやすくなる。そして、基板に割れが生じると、故障解析が不可能になり、設計や製造プロセスに反映されなくなる。
【０００８】
本発明の目的は、発光解析が容易な半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の１つの観点によれば、半導体素子が形成された半導体基板と、前記半導体素子
上に形成された絶縁膜と、前記絶縁膜内に形成され、表面が外側に露出する電極パッドとを含み、前記電極パッドは積層された複数の導電層を含み、前記複数の導電層のうち、最も下側に位置する第１の金属層が複数の孔を有していることを特徴とする半導体装置が提供される。
さらに、本発明の別の観点によれば、半導体基板に半導体素子を形成する工程と、前記半導体素子上に絶縁膜を形成する工程と、前記絶縁膜上に第１金属膜を形成する工程と、前記第１金属膜をパターニングすることにより、前記第１金属膜のパッド領域に複数の孔を形成する工程と、前記第１の金属膜と前記孔の中に第２金属膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
【発明の効果】
【００１０】
本発明によれば、電極パッドを構成する積層導電膜のうち下側金属層に複数の孔を形成したので、積層導電膜の上側の層をエッチングして複数の孔を露出させることにより、孔を通して電極パッド下方の発光状態を観察することができる。従って、半導体基板の裏面の研磨のような損傷が生じない。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施形態に係る半導体装置の一部を示す断面図である。
【図２】図２は、本発明の実施形態に係る半導体装置の電極パッドを示す平面図である。
【図３】図３は、本発明の実施形態に係る半導体装置を示す平面図である。
【図４】図４（ａ）、（ｂ）は、本発明の実施形態に係る半導体装置の形成工程を示す断面図（その１）である。
【図５】図５（ａ）〜（ｄ）は、本発明の実施形態に係る半導体装置の形成工程を示す断面図（その２）である。
【図６】図６は、本発明の実施形態に係る半導体装置の一部を示す断面図である。
【図７】図７（ａ）、（ｂ）は、本発明の実施形態に係る半導体装置の電極パッドの他の例を示す平面図である。
【発明を実施するための形態】
【００１２】
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図１は、本発明の実施形態に係る半導体装置を示す断面図である。
【００１３】
図１において、半導体基板であるシリコン基板１には、素子形成領域間を分離する素子分離絶縁膜２、例えばシャロートレンチアイソレーション（ＳＴＩ）が形成されている。ＳＴＩは、シリコン基板１の素子分離領域に溝を形成した後に、その溝内に絶縁膜、例えばシリコン酸化膜を埋め込む方法により形成される。なお、素子分離絶縁膜２としてＬＯＣＯＳ法によってシリコン基板１の表面に形成したシリコン酸化膜を採用してもよい。
【００１４】
また、シリコン基板１のうち素子分離絶縁膜２に囲まれた活性領域、例えばＮ型ＭＯＳトランジスタ形成領域にはイオン注入によりｐウェル３が形成されている。また、Ｐ型ＭＯＳトランジスタを形成する領域には、シリコン基板１の活性領域にｎウェル（不図示）が形成される。
【００１５】
ｐウェル３の上には、間隔をおいて複数のゲート電極４が形成されている。ゲート電極
４は、ポリシリコンシリコン膜をフォトリソグラフィー法によりパターニングすることにより形成され、その中には不純物が含まれて導電性となっている。また、ゲート電極４とｐウェル３の間には、ゲート絶縁膜５としてシリコン酸化膜が形成されている。
【００１６】
ゲート電極４は、ｐウェル３から素子分離絶縁膜２上に延び、例えば３０ｎｍ〜８０ｎｍの幅となっている。また、シリコン基板１上には、ゲート電極４の形成と同時に、ポリシリコン膜のパターニングにより配線が形成される。
【００１７】
ゲート電極４の両側面には、酸化シリコン等の絶縁膜からなるサイドウォール６が形成されている。また、ゲート電極４の両側方のｐウェル３内には、ｎ型ソース／ドレイン領域７、８が形成されている。ｎ型ソース／ドレイン領域の７、８うち、サイドウォール６の下方にはｎ型不純物濃度の低いエクステンション領域７ａ、８ａが形成されている。
【００１８】
以上のゲート電極４とその両側のソース／ドレイン領域７、８等によりＮ型ＭＯＳトランジスタＴが形成される。なお、同じｐウェル３内において隣り合うＮ型ＭＯＳトランジスタＴは、ゲート電極４の間のソース／ドレイン領域８を共有している。
【００１９】
また、シリコン基板１の上には、Ｎ型ＭＯＳトランジスタＴを覆う絶縁性の保護膜９、例えばシリコン窒化膜がＣＶＤ法により形成され、さらに、保護膜９の上には、第１層間絶縁膜１０としてシリコン酸化膜がＣＶＤ法により形成されている。第１層間絶縁膜１０の上面はＣＭＰ法により平坦化される。
【００２０】
第１層間絶縁膜１０及び保護膜９には、ソース／ドレイン領域７、８のそれぞれに達するコンタクトホールが形成され、それらの中には、導電性のコンタクトプラグ１１が埋め込まれている。コンタクトプラグ１１は、例えばチタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、タングステン（Ｗ）膜を順に形成した３層構造を有している。
【００２１】
第１層間絶縁膜１０の上には、コンタクトプラグ１１に接続される第１層目の配線１２が形成されている。第１層目の配線１２は、例えばアルミニウム膜又はアルミニウム合金膜を有する。
第１層目の配線１２及び第１層間絶縁膜１０の上には、第２層間絶縁膜１３が形成されている。第２層間絶縁膜１３として、例えばシリコン酸化膜を形成してもよいし、炭素含有シリコン酸化膜（ＳｉＯＣ）等の低誘電体膜を形成してもよい。
【００２２】
第２層間絶縁膜１３には、第１層目の配線１２に接続される導電性のビア１４が形成されている。さらに、第２層間絶縁膜１３上には、ビア１４に接続される第２層目の配線１５が形成されている。第２層目の配線１５は、例えばアルミニウム膜又はアルミニウム合金膜を有し、また、ビア１４は、例えばＴｉＮ膜、Ｗ膜の積層構造を有している。
【００２３】
第２層目の配線１５及び第２層間絶縁膜１３の上には、第３層間絶縁膜１６が形成され、その中には第２層目の配線１４に接続される導電性のビア１７が形成されている。ビア１７は、ＴｉＮ膜、Ｗ膜の積層構造を有している。第３層間絶縁膜１６は、例えば第２層間絶縁膜１３と同じ材料から形成される。
第３層間絶縁膜１５上には、ビア１７に接続される第３層目の配線（不図示）、第４層間絶縁膜（不図示）が順に形成され、さらに、その上にビア、配線、層間絶縁膜が
繰り返し形成されている。
【００２４】
上から２番目の層間絶縁膜１８内には、上から２番目の導電性のビア１９が形成されている。また、上から２番目の層間絶縁膜１８の上には、上から２番目のビア１９に接続されるパッド接続用配線２０が形成されている。パッド接続用配線２０は、上から２番目の
配線（不図示）とともに形成される。ビア１９は、例えばＴｉＮ膜、Ｗ膜の積層構造を有している。
【００２５】
上から２番目の層間絶縁膜１８の上にはパッド接続用配線２０を覆う最上の層間絶縁膜２１が形成され、その中には、パッド接続用配線２０に接続されるパッド接続用ビア２２及びその他の最上のビア（不図示）が形成されている。パッド接続用ビア２２及びその他の最上のビアは、例えばＴｉＮ膜、Ｗ膜の積層構造を有している。
【００２６】
最上の層間絶縁膜２１の上には、パッド接続用ビア２２に接続される電極パッド２３と最上の配線（不図示）が形成されている。電極パッド２３は例えば四角い平面形状を有し、その一辺は例えば５０μｍ〜１００μｍ程度の大きさとなっている。なお、パッド接続用ビア２２、パッド接続用配線２０は、電極パッド２３の外周領域に沿ってリング形状を有し、その下方から進行する光を妨げない構造になっている。
【００２７】
電極パッド２３は、最上の配線と同じ導電層を有し、下側金属層２４、上側金属層２５の積層構造を有している。下側金属層２４は、上側金属層２５と最上の層間絶縁膜２１の密着性を向上し、さらにエレクトロマイグレーション耐性を向上するために形成されている。
【００２８】
下側金属層２４は、例えばＴｉＮ膜の単層、又はＴｉ膜及びＴｉＮ膜の２層構造を有し、例えば約７０ｎｍ〜９０ｎｍの厚さに形成される。また、上側金属層２５は、下層金属膜２４とは異なる金属材料、例えばアルミニウム、アルミニウム合金等から形成され、０．５μｍ〜０．７μｍの厚さを有している。アルミニウム合金として、例えばアルミニウム銅、アルミニウムシリコンが使用される。
【００２９】
下側金属層２４には、図２の平面図に示すように、複数のスリット２４ａが間隔をおいてストライプ状に形成されている。そのスリット２４ａの幅は例えば、ポリシリコン膜からなるゲート電極４や配線（不図示）の幅、長さなどに合わせて形成される。例えば、ゲート電極４や配線の幅が約０．６μｍ、長さが約６０μｍ程度の場合には、スリット２４ａの大きさは１．０μｍ×６０μｍであってスリット２４ａ同士の間隔は例えば０．６μｍ〜１．０μｍ程度となっている。
【００３０】
最上の層間絶縁膜２１の上には、最上の配線を覆う保護絶縁膜２６が形成されている。また、保護絶縁膜２６には、電極パッド２３を露出する開口部２６ａが形成されている。さらに、保護絶縁膜２６上にはポリイミド等の樹脂よりなるカバー膜２７が形成され、カバー膜２７には、電極パッド２３を露出する開口部２７ａが形成されている。
【００３１】
上記の電極パッド２３と開口部２６ａ、２７ａは、例えば図３に示すように半導体装置３０の外周部寄りに複数配置され、その下方に形成されたゲート電極４を備える複数のＮ型ＭＯＳ等により入出力回路（Ｉ／Ｏ部）が構成されている。
【００３２】
次に、電極パッド２２の形成方法について説明する。
まず、図４（ａ）に示すように、上から２層目の層間絶縁膜１８の上にパッド接続用配線２０、その他の配線を形成した後に、パッド接続用配線２０等を覆う最上の層間絶縁膜２１としてシリコン酸化膜をＣＶＤ法により形成する。なお、パッド接続用配線２０は、アルミニウム膜又はアルミニウム合金膜を有する多層構造の導電膜をフォトリソグラフィー法によりパターニングすることにより形成される。
【００３３】
続いて、最上の層間絶縁膜２１をパターニングしてパッド接続用配線２０、その他の配線の上にビアホールを形成し、ビアホールの中にＴｉＮ膜、Ｗ膜を埋め込んだ後に、それ
らの膜をＣＭＰ法により最上の層間絶縁膜２１の上面から除去する。そして、ビアホール内に残されたＴｉＮ膜、Ｗ膜をビア２２とする。
【００３４】
次に、図４（ｂ）に示すように、最上の層間絶縁膜２１上にＴｉ膜、ＴｉＮ膜をスパッタにより順に形成することにより、例えば厚さ７０ｎｍ〜９０ｎｍの下側金属層２４を形成する。続いて、下側金属層２４上にフォトレジストを約１．６μｍの厚さに塗布し、これを露光、現像等することにより第１レジストパターン３１を形成する。第１レジストパターン３１は、パッド形成領域において、間隔をおいて形成された複数のスリット状開口部３１ａを有している。
【００３５】
その後、図５（ａ）に示すように、レジストパターン３１をマスクにして、下側金属層２４をＲＩＥ法によりエッチングする。これにより、スリット状開口部３１ａの下に、図２に示したスリット２４ａを形成する。この場合、下側金属層２４は薄く形成されているので、エッチング時間は短い。なお、エッチングガスとして塩素系ガスを使用する。
【００３６】
レジストパターン３１を除去した後に、図５（ｂ）に示すように、下側金属層２４の上とスリット２４ａの中に上側金属層２５としてアルミニウム膜又はアルミニウム合金膜をスパッタ法により例えば約０．５μｍ〜０．７μｍの厚さに形成する。上側金属層２５上面のパッド領域には、スリット２４ａの形状を反映して凹凸が現れる。
【００３７】
続いて、上側金属層２５の上にフォトレジストを約１．６μｍの厚さに塗布し、これを露光、現像等することにより、パッド領域を覆う第２レジストパターン３２を形成する。なお、第２レジストパターン３２は、特に図示しないが、配線形状のパターンも有している。
【００３８】
続いて、図５（ｃ）に示すように、第２レジストパターン３２に覆われない領域の上側金属層２５、下側金属層２４をＲＩＥ法によりエッチングする。エッチング用ガスとして、例えば塩素系ガスを用いる。
【００３９】
これにより、パッド領域に残された上側金属層２５及び下側金属層２４を電極パッド２３として使用する。これと同時に、最上の層間絶縁膜２１の上には最上の配線（付図示）が形成される。なお、電極パッド２３の上面は波形状になっている。
【００４０】
次に、図５（ｄ）に示すように、最上の層間絶縁膜２１、電極パッド２３および最上の配線の上に保護絶縁膜２６を形成し、さらに、フォトリソグラフィー法により保護絶縁膜２６をパターニングして電極パッド２３の上に開口部２６ａを形成する。なお、保護絶縁膜２６としてシリコン窒化膜をＣＶＤ法により形成する。
【００４１】
さらに、保護絶縁膜２６上と開口部２６ａ内に樹脂製のカバー膜２７を形成し、その後にカバー膜２７をパターニングすることにより、電極パッド２３を露出する開口２７ａを形成する。カバー膜２７として、例えば感光性ポリイミド膜を用いる。
【００４２】
続いて、ウェーハ状態のシリコン基板１の複数の電極パッド２３に試験用プローブを当て、コンタクト試験、特性試験等を行う。その後、ウェーハ状態のシリコン基板１を切断等することにより、図３に示したチップ状の半導体装置３０を形成する。さらに、半導体装置３０の電極パッド２３とリード（不図示）をワイヤボンディングにより接続し、さらにパッケージ等が施されるか、または、電極パッド２３にハンダバンプ（不図示）が接続される。
【００４３】
この場合、電極パッド２３の上面には凹凸が形成されているので、平坦な状態に比べて
表面積が広くなり、ワイヤボンディング時の金ワイヤの接続強度、又はハンダバンプの接着強度が高くなる。
【００４４】
上記した構造を有する半導体装置３０は、電子機器などに組み込まれて使用される。そして、電子機器の使用において半導体装置３０に不具合が発見された場合には、その原因を解明し、設計、製造ラインにフィードバックする。原因の解明に、例えば物理解析の１つとして発光解析がなされる。
【００４５】
不具合が発見された場合には、発光解析の前処理として、チップ状の半導体装置３０をパッケージから取り出した後に、電極パッド２３を構成する上側金属膜２５を下側金属層２４に対して選択的に除去する。また、電極パッド２３にハンダバンプが接続されている場合には、上側金属膜２５を下側金属層２４に対して選択的にエッチングする。なお、電極パッド２３に接続されたワイヤ又はハンダバンプは、上側金属膜２５を除去すると同時にリフトオフされる。
【００４６】
例えば、上側金属層２５がアルミニウム又はアルミニウム合金であって、下側金属層２４がＴｉ膜、ＴｉＮ膜の積層構造である場合には、上側金属層２５をウェットエッチングにより選択的に除去する。アルミニウム又はアルミニウム合金のエッチング溶液として、例えば塩酸（ＨＣｌ）、過酸化水素水（Ｈ２Ｏ２）、硫酸（Ｈ２ＳＯ４）を含む混合液を用いる。
【００４７】
これにより、図６に示すように、カバー膜２７の開口部２７ａから下側金属層２４が露出し、さらに、下側金属層２４のスリット２４ａから最上の層間絶縁膜２１が露出する。なお、カバー膜２７が遮光性の膜の場合には、発光解析の前にカバー膜２７を除去する。
【００４８】
その後に、シリコン基板１を発光解析装置のステージに置き、電極パッド２３側をエミッション顕微鏡に向け、その像を冷却ＣＣＤカメラで撮影し、微弱光の発生の有無を検出する。
【００４９】
解析の際には、一部の電極パッド２３の下側金属層２４にプローブＰＲを当て、試験用の電圧をビア２２，２７、１４、パッド用配線２０、配線１５、１２、コンタクトプラグ１１、ゲート電極４等に印加する。これにより、半導体回路に発光が生じる場合には、冷却ＣＣＤカメラで撮像された発光位置を半導体回路に照らし合わせてその発光位置を確認する。
【００５０】
電極パッド２３の下方の半導体回路、例えば入出力回路に発光があると、その光は、層間絶縁膜１０、１３、１６、１８、２１内を透過し、下側金属層２４のスリット２４ａを通過して外部に放射され、エミッション顕微鏡に入射する。そして、エミッション顕微鏡を透過した光は、冷却ＣＣＤカメラ等を介してコンピュータに電気的に変換、処理され、これにより発光位置が確認される。
【００５１】
例えば、ゲート電極４の下のゲート酸化膜５にリーク電流があれば、図６の星印に示すようにマイクロプラズマ現象による発光が生じ、スリット２４ａを通してエミッション顕微鏡に入射する。
【００５２】
その他の例として、配線の断線、短絡に起因したＭＯＳトランジスタＴの発光を観察することができ、これにより間接的に故障箇所を絞り込むことができる。発光解析は主にリーク系故障の発見に用いられ、リーク系故障に起因するファンクション故障の原因も特定することが可能である。
なお、発光解析は、工場出荷前の検査で不良が発見された場合に行うこともある。
【００５３】
ところで、電極パッド２３に形成されるスリット２４ａの延在方向は図２の縦方向に限定されるものではなく、図７（ａ）に示すように横方向であってもよいし、あるいは斜め方向であってもよい。
【００５４】
また、電極パッド２３のうち下側金属層２４に形成される孔は、上記のように長いスリット２４ａに限られるものではなく、図７（ｂ）に示すように正方形の開口部２４ｂを複数形成し、メッシュ状に配置してもよい。
正方形の開口２４ｂの大きさは、例えば１μｍ×１μｍ程度であり、隣接する開口部２４ｃは例えば１μｍの間隔で形成される。その大きさは、ゲート電極４や配線の幅が０．６μｍ、長さが６μｍ程度の短い場合に適用される。
【００５５】
以上説明したように、電極パッド２３を構成する積層導電膜のうち下側金属層２４に複数のスリット２４ａ、開口部２４ｂ、その他の孔を形成したので、上側金属層２５を選択的に除去し、孔を通して上面側から内部の発光を観察することができる。これにより、発光解析対象となる半導体装置の裏面研磨が不要になる。
【００５６】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
【００５７】
次に、本発明の実施形態について特徴を付記する。
（付記１）  半導体素子が形成された半導体基板と、前記半導体素子上に形成された絶縁膜と、前記絶縁膜内に形成され、表面が外側に露出する電極パッドとを含み、前記電極パッドは積層された複数の導電層を含み、前記複数の導電層のうち、最も下側に位置する第１の金属層が複数の孔を有していることを特徴とする半導体装置。
（付記２）  前記第１の金属層の前記複数の孔がメッシュ状、ストライプ状のいずれかに形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）  層間絶縁膜は、前記電極パッドの領域の下側であって且つ前記領域の周縁部に沿って位置する複数のビアを有し、前記電極パッドは、前記複数のビアを介して、前記層間絶縁膜内に形成された配線と電気的に接続されていることを特徴とする付記１又は付記２に記載の半導体装置。
（付記４）  前記配線は、前記複数のビアの下側に前記複数のビアの位置に沿って延在することを特徴とする付記３に記載の半導体装置。
（付記５）  前記電極パッドにおいて、前記第１の金属層の上と前記複数の孔の中には、前記第１の金属層に対して選択的にエッチング可能な第２の金属層が形成されていることを特徴とする付記１乃至付記４のいずれか１つに記載の半導体装置。
（付記６）  前記電極パッドの下方に前記半導体素子が形成されていることを特徴とする付記１乃至付記５のいずれか１つに記載の半導体装置。
（付記７）  前記電極パッドの表面は波形状になっていることを特徴とする付記１乃至付記６のいずれか１つに記載の半導体装置。
（付記８）  半導体基板に半導体素子を形成する工程と、前記半導体素子上に絶縁膜を形成する工程と、前記絶縁膜上に第１金属膜を形成する工程と、前記第１金属膜をパターニングすることにより、前記第１金属膜のパッド領域に複数の孔を形成する工程と、前記第１の金属膜と前記孔の中に第２金属膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
（付記９）  前記第２金属膜の上に前記パッド領域を覆うマスクを形成する工程と、前記
マスクから露出した領域の前記第２金属膜と前記第１金属膜をエッチングして前記パッド領域に電極パッドを形成する工程と、を含むことを特徴とする付記８に記載の半導体装置の製造方法。
（付記１０）  前記第２金属膜の上面には凹凸が現れることを特徴とする付記８又は付記９に記載の半導体装置の製造方法。
【符号の説明】
【００５８】
１  シリコン基板
４  ゲート電極
５  ゲート絶縁膜
６  サイドウォール
７、８  ソース／ドレイン領域
１０、１３、１６、１８、２１  層間絶縁膜
１１  コンタクトプラグ
１２、１５  配線
２０  パッド用配線
１４、１７、１９、２２  ビア
２３  電極パッド
２４  下側金属層
２４ａ  スリット
２４ｂ  開口部
２５  上側金属層
２６  保護絶縁膜
【図１】
2010199185.tif 000003
【図２】
2010199185.tif 000004
【図３】
2010199185.tif 000005
【図４】
2010199185.tif 000006
【図５】
2010199185.tif 000007
【図６】
2010199185.tif 000008
【図７】
2010199185.tif 000009