(57)【要約】【課題】信頼性の高い半導体装置を製造すること。【解決手段】半導体基板１上に絶縁膜４を形成する工程と、絶縁膜４のうち、第１の領域ＴＣ１の厚さを、第１の領域ＴＣ１の周辺に位置する第２の領域ＴＢ１の厚さよりも薄くなるようにエッチングする工程と、絶縁膜４の第１の領域ＴＣ１をエッチングした後、第１の領域ＴＣ１及び第２の領域ＴＢ１において、絶縁膜４をエッチングし、絶縁膜４をパターニングする工程と、絶縁膜４をパターニングすることで形成されたマスク１０を用いて半導体基板１をエッチングし、半導体基板１に素子分離領域を形成するための溝１１を形成する工程とを有する。【選択図】図１
2010199358.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜のうち、第１の領域の厚さを、前記第１の領域の周辺に位置する第２の領域の厚さよりも薄くなるようにエッチングする工程と、
前記第２の絶縁膜の前記第１の領域をエッチングした後、前記第１の領域及び前記第２の領域において、前記第２の絶縁膜をエッチングし、前記第２の絶縁膜をパターニングする工程と、
前記第２の絶縁膜をパターニングすることで形成されたマスクを用いて前記第１の絶縁膜及び前記半導体基板をエッチングし、前記半導体基板に素子分離領域を形成するための溝を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記複数の溝に第３の絶縁膜を埋め込んだ後に、前記第３の絶縁膜及び前記マスクを研磨することにより、前記複数の溝に前記素子分離領域を形成する工程を含むことを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記第２の絶縁膜を研磨する工程の後に、前記第２の絶縁膜の膜厚を測定し、前記測定した結果に応じて、前記第１の領域の形状を変更することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２の絶縁膜を研磨する工程の後に、前記第２の絶縁膜の膜厚を測定し、前記測定した結果に応じて、前記第１の領域の前記第２の絶縁膜のエッチング量を変更することを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置には、データ処理を行うためのトランジスタを複数並んで形成する場合、シリコン基板の表面に、トランジスタの活性領域間を分離する素子分離絶縁層を形成する必要がある。
ここで、素子分離絶縁層として、ＳＴＩ(Shallow Trench Isolation)を用いるとトランジスタの微細化が可能になり、半導体装置の高集積化及び高性能化が図れる。ＳＴＩを形成するときは、シリコン基板上に形成したハードマスクを用いてドライエッチングを行って分離溝を形成し、その中に酸化シリコン等の埋込用の分離絶縁膜を埋め込む。この後、余分な分離絶縁膜を化学機械研磨（ＣＭＰ）法により除去する。これにより、分離溝に埋め込まれた分離絶縁膜によってＳＴＩが形成される。
【０００３】
ところで、ＣＭＰ法による研磨を行う際、分離絶縁膜に対してハードマスクの研磨レートが小さいので、シリコン基板上にトランジスタ等の素子を密集して形成する領域と、素子を密集させない領域とがあると、場所によって研磨量に差が生じる。即ち、素子を密集させる領域は、溝を形成するために使用するハードマスクの占有面積が大きいので、素子を密集させない領域のように相対的にハードマスクの占有面積が小さい領域よりも研磨され難くなる。このため、素子を密集させる領域の分離絶縁膜が目標値になるまで研磨を行うと、素子を密集させない領域が研磨され過ぎてしまう。一方、素子を密集させない領域の分離絶縁膜が目標値になった段階で研磨を終了すると、素子を密集させる領域の研磨が不十分になる。
【０００４】
ＣＭＰ法による研磨後に分離絶縁膜の膜厚が不均一になった状態で次工程に進むと、レジストパターンに不良が生じたり、エッチング不良が生じたりする可能性がある。例えば、素子を密集させない領域では分離絶縁膜が過剰に研磨、エッチングされて、シリコン基板の活性領域が分離絶縁膜から突出する状態となる。そして、次工程で導電膜をパターニングして活性領域上にトランジスタのゲート電極を形成した場合、突出した活性領域の側部に導電膜が残留して隣接するソース／ドレイン領域間でリークが発生し、トランジスタの特性不良を生じることがある。これにより、半導体装置の歩留まりを低下させる原因になる。
【０００５】
ＣＭＰ法による研磨後に分離絶縁膜の膜厚が不均一になった状態で次工程に進むと、レジストパターンに不良が生じたり、エッチング不良が生じたりする可能性がある。例えば、素子を密集させる領域では分離絶縁膜が不十分に研磨、エッチングされて、シリコン基板の活性領域から、分離絶縁膜が突出する状態となる。そして、次工程で導電膜をパターニングして活性領域上にトランジスタのゲート電極を形成した場合、突出した分離絶縁膜の側部に導電膜が残留して隣接するゲート間でリークが発生し、トランジスタの特性不良を生じることがある。これにより、半導体装置の歩留まりを低下させる原因になる。
【０００６】
そこで、従来では、シリコン基板上に下地絶縁膜と第１の保護膜を順番に形成し、素子を密集させる領域の第１の保護膜の全てをエッチングにより除去する。次に、第２の保護膜を基板表面の全面に形成する。これにより、素子を密集させる領域には、シリコン基板上に下地絶縁膜と、第２の保護膜からなる２層の積層膜が形成される。これに対して、素子を密集させない領域には、シリコン基板上に下地絶縁膜と、第１の保護膜と、第２の保護膜からなる３層の積層膜が形成される。
【０００７】
この後、ドライエッチングによって積層膜をエッチングすると共に、さらにエッチングを行ってシリコン基板に所定の深さの分離溝を形成する。このとき、素子を密集させない領域では、第１の保護膜の分だけシリコン基板の表面が露出するまでに要するエッチング時間が多く必要になる。このため、素子を密集させない領域の分離溝は、素子を密集させる領域に比べて浅く形成される。
【０００８】
その結果、分離絶縁膜を分離溝に埋め込んだときに、素子を密集させない領域の分離絶縁膜の表面の高さは、分離溝が浅い分だけ、素子を密集させる領域より高くなる。さらに、ＣＭＰ法により表面を研磨した後も、素子を密集させない領域の分離絶縁膜の高さは、分離溝が浅い分だけ、素子を密集させる領域の分離絶縁膜より高くなる。この後、ウェットエッチングで両方の領域の分離絶縁膜の表面の高さを所望の値に調整する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−３５１７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記の従来の製造方法では、下地保護膜上に第１、第２の保護膜を積層させる必要があり、しかも第２の保護膜は第１の保護膜をエッチングした後に形成する必要があるのでプロセスが複雑であった。さらに、ＣＭＰ法による研磨の後、ウェットエッチングによって分離絶縁膜の高さを調整する工程が必要であった。このため、製造時間を短縮することが困難であった。
また、素子を密集させる領域同士、又は素子を密集させる領域と素子を密集させない領域の配置、素子を密集させる領域の大きさによっては、素子分離絶縁膜の高さを調整できないことがあった。
【００１１】
本発明は、このような事情を鑑みてなされたものであり、信頼性の高い半導体装置を効率良く製造できるようにすることを主な目的とする。
【課題を解決するための手段】
【００１２】
本願の一観点によれば、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜のうち、第１の領域の厚さを、前記第１の領域の周辺に位置する第２の領域の厚さよりも薄くなるようにエッチングする工程と、前記第２の絶縁膜の前記第１の領域をエッチングした後、前記第１の領域及び前記第２の領域において、前記第２の絶縁膜をエッチングし、前記第２の絶縁膜をパターニングする工程と、前記第２の絶縁膜をパターニングすることで形成されたマスクを用いて前記第１の絶縁膜及び前記半導体基板をエッチングし、前記半導体基板に素子分離領域を形成するための溝を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１３】
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
【発明の効果】
【００１４】
本発明によれば、密集領域のハードマスクの一部の膜厚を予め薄くした後にエッチングを行ってハードマスクを形成するようにしたので、ハードマスク膜の一部をエッチングし
た後に新たな膜を積層させる場合に比べて工程を簡略化できる。また、ハードマスクの膜厚を場所によって異ならせることで研磨に要する時間を場所に依らずに略一定にしたので、研磨後の半導体基板や絶縁膜の表面を平坦にできる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２】図２は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図３】図３は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図４】図４は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図５】図５は、ハードマスク層の膜厚を調整する条件を決定する処理を示すフローチャートである。
【図６】図６は、半導体装置の平面図であって、膜厚測定を行う箇所を説明する図である。
【図７】図７は、膜厚測定結果の一例を示す図である。
【図８】図８は、ハードマスク層の膜厚調整条件を決定するために形成されるＳＴＩが形成された半導体基板を示す断面図である。
【図９】図９は、ハードマスク層の膜厚を調整する工程を２回行った場合の製造工程を示す断面図である。
【図１０】図１０は、活性領域が密集する領域が近接して配置される場合の例を示す平面図である。
【発明を実施するための形態】
【００１６】
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
最初に、半導体基板であるシリコン基板上にＳＴＩを形成する工程について説明する。
図１（ａ）に示すように、n型又はp型のシリコン基板１（半導体基板）の表面に、ハードマスク膜２として使用する下地保護膜３（第１の絶縁膜）と保護絶縁膜４（第２の絶縁膜）を順番に形成する。
【００１７】
下地保護膜３には例えば熱酸化法により形成した例えば厚さ１０ｎｍのSiO２膜が使用され、保護絶縁膜４には例えばＣＶＤ（化学気相堆積）法で形成した例えば厚さ１５０ｎｍのSi３N４膜が使用される。さらに、ハードマスク膜２の上にフォトレジスト膜５を塗布する。なお、本実施形態では、ポジ型のフォトレジスト膜５を使用する例について説明するが、ネガ型であってもよい。
【００１８】
そして、図１（ｂ）に示すように、フォトレジスト膜５を露光、現像、ベークすることによりパターニングしてレジストパターン５Ａを形成する。このときに露光に使用されるレチクル（膜厚調整用のレチクル）のパターンは、トランジスタ等の素子を密集して形成する密集領域ＴＡ１に合わせて形成されている。より詳細には、膜厚調整用のレチクルは、光を透過させる開口部の中心が密集領域ＴＡ１の中心に一致し、且つシリコン基板１上での結像の大きさが密集領域ＴＡ１より狭い第１の領域ＴＣ１に相当する開口部を有する。
【００１９】
ここで、第１の領域ＴＣ１は、図１（ａ）に示すように密集領域ＴＡ１より狭く、例えば密集領域ＴＡ１より２素子程度内側に狭い領域である。さらに、第２の領域ＳＡ１は、密集領域ＴＡ１における第１の領域ＴＣ１の外側周辺の周縁領域ＴＢ１と、密集領域ＴＡ
１の外側であって素子を密集させない過疎領域ＣＡ１を含む領域である。
【００２０】
さらに、図１（ｃ）に示すように、レジストパターン５Ａを用いてドライエッチングを行って、保護絶縁膜４の一部を所定の厚さ、例えば１２０ｎｍ程度まで薄くする。ドライエッチングを行うときのエッチング量は、予め設定された値とする。このようにハードマスク層２の膜厚を部分的に調整することによって、第１の領域ＴＣ１におけるハードマスク層２の膜厚ｄ１は、その周囲の領域である第２の領域ＳＡ１における膜厚ｄ２よりも薄くなる。このため、密集領域ＴＡ１におけるハードマスク層２には、第１の領域ＴＡ１と第２の領域ＳＡ１との境界に保護絶縁膜４に段差が形成される。
【００２１】
レジストパターン５Ａを除去した後、保護絶縁膜４の上に、反射防止膜を形成してから新たにフォトレジスト膜を形成する。さらに、このフォトレジスト膜を露光、現像する。これにより、図１（ｄ）に示すように、保護絶縁膜４上の反射防止膜１５のさらに上に、分離溝の配置に合わせた領域に開口部を有するレジストパターン６Ａが形成される。
【００２２】
次に、図２（ａ）に示すように、先の工程で形成したレジストパターン６Ａをマスクにして、フッ素系ガスを使用するＲＩＥ法等によりハードマスク膜２のうち少なくとも保護絶縁膜４をドライエッチングして、ハードマスク１０を形成する。このとき形成されるハードマスク１０は、部分的に膜厚が異なる構成を有する。具体的には、密集領域ＴＡ１の中央部分に相当する第１の領域ＴＣ１には、高密度パターンのハードマスク１０Ａが形成され、この領域のハードマスク１０Ａの膜厚ｄ１は他の領域に比べて薄い。また、周縁領域ＴＢ１及び過疎領域ＣＡ１を含む第２の領域ＳＡ１には、膜厚ｄ１よりも厚い膜厚ｄ２のパターンを有するハードマスク１０Ｂが形成される。
【００２３】
図２（ａ）では、第１の領域ＴＣ１の膜厚が相対的に薄いハードマスク１０Ａが多数の活性領域を個別に覆うパターンに形成され、また周縁領域ＴＢ１に膜厚が相対的に厚いハードマスク１０Ｂが２つの活性領域をそれぞれ覆うように形成されている。さらに、過疎領域ＣＡ１にはハードマスク１０Ｂが１つ形成された断面図が例示されている。
【００２４】
ここで、密集領域ＴＡ１、過疎領域ＣＡ１において、ハードマスク１０は活性領域の数に対応したパターンを有している。そして、密集領域ＴＡ１の周縁領域ＴＢ１には、ハードマスク１０Ｂのパターンが１つ以上形成される。
【００２５】
過疎領域ＣＡ１には、膜厚がｄ２のハードマスク１０Ｂの活性領域を覆うパターンが１つだけ図示されているが、ハードマスク１０Ｂの活性領域を覆うパターンが複数形成されることもあるし、ハードマスク１０Ｂが全く形成されないこともある。
【００２６】
この後、図２（ｂ）に示すように、塩素系ガス、フッ素系ガスの少なくとも一方を含む反応ガスを使用するＲＩＥ法等により、レジストパターン６Ａ及びハードマスク１０を用いてシリコン基板１を所定の深さまでエッチングして分離溝１１を素子分離領域に形成する。
シリコン基板１に形成される分離溝１１の深さは、第１の領域ＴＣ１及び第２の領域ＳＡ１で略同じであり、例えば３６０ｎｍ〜４２０ｎｍである。なお、シリコン基板１表面に下地保護膜３が残されている場合には、分離溝１１の形成時に保護絶縁膜４もエッチングされる。
【００２７】
分離溝１１を形成した後は、アッシングによりレジストパターン６Ａを除去する。なお、この後、熱酸化法により分離溝１１の内面に薄い酸化膜を形成しても良い。
さらに、図２（ｃ）に示すように、シリコン基板１上に素子分離絶縁膜１２（第３の絶縁膜）として、例えばSiO２膜をＨＤＰ（high Density Plasma）−ＣＶＤ法により堆積さ
せる。素子分離絶縁膜１２は、分離溝１１を完全に埋めると共にハードマスク１０を覆う厚さに堆積させる。
【００２８】
次に、ＣＭＰ法で素子分離絶縁膜１２を研磨する。ＣＭＰには、例えばシリカを砥粒として含むスラリーを使用する。研磨の初期段階では、全面が素子分離絶縁膜１２で覆われているため、研磨レートは場所に依らずに均一になる。さらに、研磨が進むと、図２（ｄ）に示すように密集領域ＴＡ１の周縁領域ＴＢ１と、過疎領域ＣＡ１のそれぞれの表面にハードマスク１０Ｂが露出する。これは、それらの領域ＴＢ１、ＣＡ１のハードマスク１０Ｂの膜厚が、第１の領域ＴＣ１のハードマスク１０Ａより厚いためである。
【００２９】
この段階では、密集領域ＴＡ１内の第１の領域ＴＣ１、即ち膜厚が薄いハードマスク１０Ａの領域は、未だハードマスク１０Ａが露出しないので素子分離絶縁膜１２のみが研磨される。
これに対して、第２の領域ＳＡ１、即ち密集領域ＴＡ１の周縁領域ＴＢ１と過疎領域ＣＡ１では、素子分離絶縁膜１２とハードマスク１０Ｂの双方が研磨される。ハードマスク１０Ｂは、素子分離絶縁膜１２に比べて硬いので、研磨レートが小さく、第１の領域ＴＣ１が、その周縁領域ＴＢ１及び過疎領域ＣＡ１よりも研磨され易くなる。
【００３０】
さらに、研磨が進むと第１の領域ＴＣ１にもハードマスク１０Ａの表面が露出する。第１の領域ＴＣ１では、ハードマスク１０Ａが高密度に配置されているので、研磨レートが第２の領域ＳＡ１より小さくなる。つまり、第１の領域ＴＣ１のハードマスク１０Ａの研磨レートが相対的に小さく、第２の領域ＳＡ１のハードマスク１０Ｂの研磨レートが相対的に高くなる。このため、研磨をさらに進めると、第１の領域ＴＣ１のハードマスク１０Ａの膜厚と、第２の領域ＳＡ１のハードマスク１０Ｂの膜厚を結果的にほぼ同じにすることができる。
【００３１】
これにより、図３（ａ）に示すように、活性領域の配置の粗密に拘らずにハードマスク１０Ａ，１０Ｂ及び素子分離絶縁膜１２の表面が平坦になる。研磨が終了したら、ハードマスク１０Ａ，１０Ｂを構成する保護絶縁膜４を例えば熱リン酸を用いたウェットエッチングより除去する。
以上の工程によって、図３（ｂ）に示すように、分離溝１１内に素子分離絶縁膜１２が埋め込まれ、活性領域を囲むＳＴＩが形成される。
【００３２】
次に、活性領域にトランジスタの形成工程について説明する。
まず、図３（ｂ）に示すように、ＳＴＩの素子分離絶縁膜１２に囲まれたシリコン基板１のトランジスタ活性領域にｐ型不純物、例えばボロンを導入してｐウェル２１を形成する。なお、ｎウェルを形成するときは、トランジスタ活性領域にｎ型不純物、例えばリンを導入する。そして、トランジスタ活性領域の表面を熱酸化させてゲート絶縁膜２２を形成する。この場合のゲート絶縁膜２２は、熱酸化によるシリコン酸化膜であり、その厚さは約６〜７ｎｍである。
【００３３】
さらに、シリコン基板１の表面に、非晶質又は多結晶のシリコン膜２３を形成する。この後、フォトリソグラフィ技術を用いてシリコン膜２３をパターニングすることにより、図３（ｃ）に示すゲート電極２４を形成する。
【００３４】
続いて、図４に示すように、ゲート電極２４をマスクにしてイオン注入を行い、ゲート電極２４の両側のシリコン基板１の表層にｎ型不純物、例えばリンを導入し、ソース／ドレインエクステンション２５を形成する。
この後、ゲート電極２４を含むシリコン基板１の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極２４の両側部分のみを残して絶縁性サイドウォール２８
を形成する。絶縁膜には、例えばＣＶＤ法により形成された酸化シリコン膜が用いられる。
【００３５】
続いて、絶縁性サイドウォール２８とゲート電極２４をマスクにしてシリコン基板１の表層に砒素等のｎ型不純物を再びイオン注入し、各ゲート電極２４の両側方のシリコン基板１に高濃度不純物拡散領域のソース／ドレイン領域２９を形成する。
さらに、ゲート電極２４を含むシリコン基板１の上側全面に金属膜をスパッタ法により形成する。ここで、金属膜は、例えば、コバルト膜等の高融点金属であることが好ましいが、比較的に融点が低い金属であっても良い。
【００３６】
そして、金属膜とシリコンを加熱して反応させることにより、ゲート電極２４の上面と、ソース／ドレイン領域２９の上にコバルトシリサイド層等の金属シリサイド層３０を形成する。この熱処理によって、各ソース／ドレイン領域２９を活性化してもよい。その後に、素子分離絶縁膜１２上などで未反応となっている高融点金属膜をウェットエッチングによって除去する。
【００３７】
これによって、シリコン基板１の活性領域ごとに、ゲート絶縁膜２２、ゲート電極２４、ソース／ドレイン領域２９等によって構成されるトランジスタＴが複数形成され、その上に層間絶縁膜、ビア、配線等を形成することにより半導体装置が完成する。
【００３８】
次に、図１（ａ）〜（ｃ）に示した工程においてハードマスク層２の一部をエッチングする回数、一回のエッチングで膜厚を調整する範囲、及びエッチングの深さを決定するためのフローについて図５を参照して説明する。
以下においては、フローにおける１回目の処理ではハードマスク層２の膜厚を調整せずにＳＴＩ形成の各工程を実施し、２回目以降の処理でハードマスク層２の膜厚を調整して所望の膜厚分布が得られるようにＳＴＩを形成する場合を例にして説明している。
【００３９】
最初に半導体装置の設計データを取得する（ステップＳ１０１）。設計データは、半導体装置の回路の寸法やレイアウトに関するデータであり、ＳＴＩの配置や形状のデータを含む。
この後、設計データに基づいてレチクルを作製する（ステップＳ１０２）。このとき作製されるレチクルは、図１（ｄ）、図２（ａ）に示したハードマスク１０（１０Ａ，１０Ｂ）を形成するためのレジストパターン６Ａの形状を有する。
【００４０】
さらに、設計データからパターン粗密データを抽出する（ステップＳ１０３）。ここでは、設計データを処理して、活性領域の密集度合いが予め設定された値を越える領域を図１（ａ）に示すような密集領域ＴＡ１として抽出する。
なお、ステップＳ１０２に示すレチクルの作製とステップＳ１０３に示す粗密データの抽出の順は逆であってもよい。
【００４１】
次に、図１（ｄ）に示したように、シリコン基板１上にハードマスク層２を形成した状態で、ステップＳ１０２で作製したレチクルを使用してハードマスク層２上にレジストパターン６Ａを形成する。ついで、レジストパターン６Ａをマスクにし、ハードマスク層２をドライエッチングしてハードマスク１０を形成する（ステップＳ１０４）。
【００４２】
ここでの工程は、ＣＭＰ法による研磨で生じるハードマスク１０の膜厚誤差を調べることを目的として実施されるので、図１（ａ）から図１（ｃ）を参照して説明したハードマスク層２の膜厚を一部調整する工程は実施しない。
【００４３】
この後、ハードマスク１０を用いてシリコン基板１をドライエッチングして分離溝１１
を形成する。さらに、ハードマスク１０及び分離溝１１が埋まるように素子分離絶縁膜１２を形成する。
【００４４】
そして、ハードマスク１０上の素子分離絶縁膜１２をＣＭＰ法により研磨して除去する（ステップＳ１０５）。研磨時間は、例えば、第１の領域ＴＣ１の素子分離絶縁膜１２の膜厚が予め定められた目標値になるように設定する。
【００４５】
この後、シリコン基板１上のハードマスク１０の膜厚測定を行う（ステップＳ１０６）。膜厚測定は、パターン粗密データで抽出した、活性領域の密集度合いが予め設定された値を越える領域、即ち密集領域ＴＡ１に対して行う。具体的には、図６に示すように密集領域ＴＡ１とその端部の周縁領域ＴＢ１を含めた多点で行い、その測定方向は例えば活性領域の配列方向とする。
膜厚測定は、レーザ光等を用いて非接触で行い、測定結果は図示を省略するデータ処理装置に入力される。
【００４６】
データ処理装置では、設計上の膜厚と、測定した膜厚との差分を算出する。ここでは、ハードマスク１０の膜厚の一部を調整する工程を実施していないので、素子分離絶縁膜１２及びハードマスク１０Ａ，１０Ｂの膜厚分布は一定にならない。
例えば、図６及び図７に示す密集領域ＴＡ１において、中央部分に対して周縁領域ＴＢ１の膜厚が薄くなる。これは、前記したように、周縁領域ＴＢ１を含む第２の領域ＣＡ１の方が第１の領域ＴＣ１よりもハードマスク１０のパターン密度が低くなるので、第２の領域ＣＡ１の研磨レートが大きくなるためである。
【００４７】
具体的には、図８に示すように、密集領域ＴＡ１における第１の領域ＴＣ１のハードマスク１０Ａが最も厚く、さらに周縁領域ＴＢ１、過疎領域ＣＡ１の順でハードマスク１０Ｂが徐々に薄くなってくる。
このような膜厚の差分が予め設定された許容範囲内であれば（ステップＳ１０７のＹｅｓ）、ここまでの工程で使用したレチクルとエッチング条件で半導体装置の製造を行う。
【００４８】
これに対して、膜厚の差分が予め設定された許容範囲を越えたら（ステップＳ１０７のＮｏ）、その膜厚の分布を求めてハードマスク層２の一部をエッチングするためのレチクルの開口面積と開口位置、並びにエッチング条件を更新する調整データを作成し（ステップＳ１０８）、ステップＳ１０１に戻る。調整データは、エッチング位置、エッチング面積、エッチング量の少なくとも１つを増加又は減少させる補正データである。
【００４９】
例えば、第１の領域ＴＣ１の周縁領域ＴＢ１のエッチング速度が速かった場合にはハードマスク層２について密集領域ＴＡ１の中央部分ＴＣ１を周縁領域ＴＢ１よりも薄くするデータが作成される。なお、ハードマスク層２について半導体装置形成領域に複数の密集領域が存在する場合にはそれぞれの領域の調整データを作成し、パターン密度に応じて膜厚を異ならせる調整データを作成する。
【００５０】
調整データを作成したら、設計データと調整データとを用いて膜厚調整用のレチクルとハードマスク形成用のレチクルを作製する（ステップＳ１０１、Ｓ１０２）。膜厚調整用のレチクルは、ポジ型レジストを用いる場合には光を透過させる開口部の中心位置が密集領域ＴＡ１の中心位置に一致し、且つ開口面積が密集領域ＴＡ１より狭い第１の領域ＴＣ１に相当する形状を有する。
【００５１】
そして、パターン粗密データを抽出し（ステップＳ１０３）、膜厚調整用のレチクルとハードマスク形成用のレチクルを用いてハードマスク層２をパターニングしてハードマスク１０を形成する（ステップＳ１０４）。
【００５２】
より詳細には、まず、図１（ｂ）に示すように、膜厚調整用のレチクルによってレジストパターン５Ａが形成される。さらに、レジストパターン５Ａをマスクしてドライエッチングを行い、図１（ｃ）に示すようにハードマスク層２の膜厚の一部を調整する。エッチング量は、調整データに基づく。これにより、ハードマスク層２のうち第１の領域ＴＣ１は薄く調整される。
【００５３】
そして、図１（ｄ）及び図２（ａ）に示すように、ハードマスクパターン形成用のレチクルを用いてレジストパターン６Ａを形成する。さらに、レジストパターン６Ａを用いてハードマスク膜２をエッチングすると、第１の領域ＴＣ１の膜厚が第２の領域ＳＡ１より相対的に薄くなるようなハードマスク１０が得られる。
【００５４】
このようなハードマスク１０を用いてシリコン基板１をエッチングして分離溝１１を形成した後、素子分離絶縁膜１２を堆積させ、ついでＣＭＰ法による研磨を行う。さらに、研磨の後に膜厚測定を前回と同様に行う。
膜厚の差分が許容範囲内であれば（ステップＳ１０７）、修正用のレチクルと修正後のエッチング条件で半導体装置の製造を行う。これに対し、膜厚の差分が許容範囲を越えたら、調整データを再度作成し、前記の処理を繰り返す。
【００５５】
ここでの調整データとしては、例えば、第１の領域ＴＣ１の大きさを５％増加させると共に、エッチング量を３％増加させるデータとする。そして、このような調整データに基づいて、２回目の膜厚調整用のレチクルを作製し、このレチクルを用いて新たに作製したハードマスク層２に対してエッチングを行う。これにより形成されるレチクルの第１の領域ＴＣ１は、１回目に作製した膜厚調整用のレチクルで形成されたものより面積が例えば５％大きくなる。さらに、ここで形成される第１の領域ＴＣ１におけるハードマスク層２の膜厚ｄ１は、１回目に作製した膜厚調整用のレチクルで形成されたものより例えば３％薄くなる。
【００５６】
なお、調整データで第１の領域ＴＣ１の面積のみを大きくすると、ハードマスク層２をエッチングしたときに膜厚が薄いハードマスク１０Ａの活性領域のパターンの数が増える。また、第１の領域ＴＣ１の大きさが同じでもエッチング量を増やすと、膜厚が薄いハードマスク１０Ａの活性領域のパターンの数は変更しないが、領域間のハードマスク１０Ａ、１０Ｂの膜厚の差が大きくなる。
【００５７】
さらに、調整データの第１の領域ＴＣ１を広くし、且つエッチング量を増やすと、膜厚の薄いハードマスク１０Ａの活性領域のパターンの数が増え、第２の領域ＳＡ１のハードマス１０Ｂとの膜厚差も大きくなる。
調整データは、これら３通りのいずれかを実施させるようなデータになる。また、図５に示すフローにおいて、膜厚調整用のエッチング範囲が広すぎた場合や、エッチング量が多すぎた場合にはそれらの設定値を減少させることもある。
【００５８】
このようにして形成したハードマスク１０を用いて分離溝１１を前回と同様に形成した後、素子分離絶縁膜１２をＨＤＰ−ＣＶＤ法により形成し、ついでＣＭＰ法による研磨を行い、研磨の後のハードマスク１０の膜厚測定も行う（ステップＳ１０５、Ｓ１０６）。以降、膜厚の差分が許容範囲内になるまで、前記の処理を繰り返す。
【００５９】
ここで、図５のフローの繰り返し数ｎ（ｎ：正の整数）を増加させ、３回目以降のハードマスク膜厚調整用のレチクルを作製したり、エッチング量を調整したりすると、ＳＴＩを形成したときのシリコン基板１の表面の素子分離絶縁膜１２及びハードマスク１０の膜厚の均一性をさらに高めることができる。これは、繰り返し数ｎが増えることで、ハード
マスク層２の形状の最適化が徐々に図れるからである。この場合、ハードマスク層２のエッチング範囲、エッチング量を高精度に調整するために、調整データの更新毎に許容範囲の値を縮小してもよい。
【００６０】
ステップＳ１０８に示した調整データにおけるエッチング面積の増減やエッチング量の再調整のための増減は、ハードマスク層２や分離絶縁膜１２の材料、ＣＭＰ法による研磨の条件によって異なるが、−１０％〜１０％の範囲であることが好ましい。
この範囲より大きい値を調整量として設定すると、一度の調整でハードマスク１０を薄くし過ぎてしまい、調整が困難になる可能性があるからである。一方、その範囲より小さい値を調整量として設定すると、図５の処理を多数繰り返さなければならなくなるからである。
【００６１】
ところで、以上においては、１回目の処理は、ハードマスク層２の膜厚を調整せずに各工程を実施したが、最初からハードマスク層２の膜厚を調整して所望の膜厚分布が得られるようにしても良い。即ち、密集領域ＴＡ１内で素子形成用の活性領域の密集度に応じて、第１の領域ＴＡ１のハードマスク層２の膜厚調整用のエッチング量等の１回目の調整量を予想し、予め調整しても良い。
【００６２】
例えば、活性領域の密集度が高い領域では、研磨レートが小さくなることが予想されるので、前記した第１の領域ＴＡ１のハードマスク層２のエッチング量の初期値として大きい値を指示するような調整データを初期状態で作成しても良い。これに対し、活性領域の密集度が低い領域では研磨レートが小さいことが予想されるので、前記した第２の領域ＣＡ１のハードマスク層２のエッチングの初期値としてゼロ、又は小さい値を指示するような調整データを作成しても良い。
【００６３】
その場合でも、実際に半導体装置を製造する前に図５のフローチャートに従って処理を実施し、ハードマスク層２の膜厚とその範囲を調整する工程の条件を決定する。そして、半導体装置の製造時には、その条件でハードマスク層２の膜厚を調整する工程を実施する。
【００６４】
前記した初期値や調整データの値は、データ調整専用にＳＴＩを形成して得られたデータに基づいて決定しても良いが、半導体装置の製造工程で実際に得られたデータに基づいて決定しても良い。
【００６５】
次に、半導体装置の製造時に、ハードマスク層２の膜厚を調整する工程を複数回実施する場合について説明する。
１つの半導体装置形成領域において、活性領域の所定の面積における密集度は、上記のように密集領域と過疎領域の２つに分かれるとは限らず、密集度の異なる複数の領域が存在する。
【００６６】
従って、ハードマスク膜２の一部をエッチングする工程を１回実行して、膜厚の違いによる２つの領域を形成しただけでは、ＣＭＰにより半導体装置形成領域全体の素子分離絶縁膜１２を平坦に研磨することが難しいことがある。そのような場合は、ハードマスク膜２の一部を複数回に分けてエッチングすることで基板表面の平坦化を図ることができる。
【００６７】
例えば、膜厚調整用のレチクルを２枚以上使用してハードマスクを加工することも可能である。即ち、１枚目の膜厚調整用のレチクルを使用して形成したレジストパターン５Ａで第１の領域ＴＣ１のハードマスク層２に対して１回目のドライエッチングを行う。その後に１回目にドライエッチングした領域の一部を、２枚目の膜厚調整用のレチクルを使用して形成したレジストパターンでさらにドライエッチングして、例えば図９（ａ）に示す
ようなハードマスク層２を形成する。
【００６８】
図９（ａ）に示すハードマスク層２は、密集領域ＴＡ１における周縁領域ＴＢ１の内側に中間領域ＴＣ３を配置したものであり、第１の領域ＴＣ１の中央領域ＴＣ２の膜厚ｄ１１が最も薄く、その周囲の中間領域ＴＣ３の膜厚ｄ１２が２番目に薄くなっている。そして、第２の領域ＳＡ１におけるハードマスク層２の膜厚ｄ２が最も厚くなっている。
【００６９】
そのような膜厚分布を得るために、ハードマスク層２のエッチング時には、最初に１枚目の膜厚調整用のレチクルを用いて、中央領域ＴＣ２及び中間領域ＴＣ３のハードマスク層２を膜厚ｄ１２になるまでエッチングする。次に、２枚目の膜厚調整用のレチクルを用いて、中央領域ＴＣ２のみに開口を有するレジストパターンを形成し、中央領域ＴＣ２のハードマスク層２のみを膜厚ｄ１１になるまでエッチングする。
【００７０】
このように複数回のエッチングで段階的に膜厚を調整したハードマスク層２を図１（ｄ）に示したレジストパターン６Ａでエッチングすると、図９（ｂ）に示すように、活性領域を覆う孤立パターンを有するハードマスク４０が得られる。ハードマスク４０は、第１の領域ＴＣ１の中央領域ＴＣ２に形成された第１のハードマスク４０Ａと、中間領域ＴＣ３に形成された第２のハードマスク４０Ｂと、第２の領域ＳＡ１の第３のハードマスク４０Ｃとを有し、その順に膜厚が厚くなる。
なお、第２の領域ＳＡ１では、周縁領域ＴＢ１と過疎領域ＣＡ１のそれぞれに少なくとも１つの活性領域を覆うハードマスク４０Ｃが形成されている。
【００７１】
このハードマスク４０を用いてシリコン基板１に分離溝１１及び分離絶縁膜１２を形成した後にＣＭＰ法による研磨を行うと、最初に第２の領域ＳＡ１の第３のハードマスク４０Ｃが表面に露出する。次に、第１の領域ＴＣ１の中間領域ＴＣ３の第２のハードマスク４０Ｂが表面に露出する。そして、最後に中央領域ＴＣ２の第１のハードマスク４０Ａが露出する。
【００７２】
これにより、ハードマスク４０の活性領域の配置密度は中央領域ＴＣ２が最も高く、磨レートも最も低くなる。これに対応してハードマスク４０の膜厚を活性領域の配置密度に応じて段階的に薄くしているので、ＣＭＰによる研磨後には各領域のハードマスク４０の膜厚を実質的に同じにできる。その結果、半導体装置形成領域における研磨後の素子分離絶縁膜１２の表面が平坦になる。
【００７３】
このように複数の膜厚調整用のレチクルを使用すると、研磨後の素子分離絶縁膜１２の膜厚が均一性を高めることができる。
ところで、図１０に示すように、２つの密集領域ＴＡ１が存在し、それらの領域同士が近接して配置されている場合には、２つの密集領域ＴＡ１において互いに最接近する部分ＴＢ２の研磨レートが下がることがある。これは、活性領域、即ち素子形成領域の密集度を求める単位面積を狭くすると、２つの密集領域ＴＡ１の接近部分の密集度が高いからである。
【００７４】
これは、２つの密集領域ＴＡ１のうち互いの最接近する周縁部分ＴＢ２の活性領域の密集度が高くなるからである。この場合には、最接近する周縁部分ＴＢ２のハードマスクの膜厚をその他の周囲部分ＴＢ１のハードマスクの膜厚よりも薄くすると良い。
従って、１つの密集領域ＴＡ１の周縁領域ＴＢ１、ＴＢ２であっても、膜厚が異なるハードマスク４０を形成することになり、密集領域ＴＡ１の周縁領域は、これに隣接する領域の活性領域密集度の影響を受けるので、必ずしも同じ厚さになるとは限らない。
【００７５】
なお、ハードマスク層２の膜厚を複数の段階で異ならせる場合には複数種類の膜厚調整
用のレチクルを用意するが、その調整は図５のフローに従って行う。
図５のフローチャートに示す処理を行うプログラムをコンピュータにインストールして実行するようにすると、高速且つ正確な処理が可能になる。この処理に用いられる製造装置は、設計データや調整データの入力によりレチクルのデータやエッチング条件のデータを変更し、出力する構成を有する。
【００７６】
上記の実施形態では、ハードマスク１０，４０の膜厚を調整し、パターニングするために使用するレジストパターンの形成にはレチクルを使用している。しかし、レジストパターン形成のための露光は、レチクルを用いる露光方法に限られるものではなく、電子ビーム露光を採用しても良い。これにより、レチクルの作製が不要になると共に、エッチングによるハードマスク層２の膜厚調整を多数回に分けて行う場合にレチクル交換作業が不要になって処理を簡略化できる。
【００７７】
以上説明した半導体装置の製造方法によれば、ハードマスク層２の厚さをエッチングにより調整してから、ＳＴＩ形成のためのハードマスク１０，４０をパターニングするようにしている。これにより、ハードマスク１０、４０を構成する保護絶縁膜４の膜厚調整のために複数の成膜工程が不要となり、製造プロセスを簡略化できる。
【００７８】
また、活性領域の密集度が高い領域を低い領域よりも薄くしたハードマスク１０，４０を形成した後に、ハードマスク１０、４０を使用してシリコン基板１をエッチングして分離溝１１を形成している。
これにより、活性領域の密集度の相違に影響されずに実質的に同じ深さの分離溝１１を形成することができ、分離層１１に埋め込まれる素子分離絶縁膜１２の膜厚分布を均一化するためのウェット処理が不要になる。
【００７９】
さらに、活性領域の密集度が低い領域の膜厚が高い領域よりも厚く形成されたハードマスク１０、４０を使用すると、素子分離絶縁膜１２をＣＭＰ法により研磨する際に、活性領域の密集度が低い領域では密集度が高い領域に比べて研磨レートが高くなる。これにより、研磨によってそれらの領域のハードマスク１０、４０の膜厚を揃えてその表面を平坦にすることができ、さらに、ＳＴＩを構成する素子分離絶縁膜１２の厚さを揃えることができる。
【００８０】
さらに、図５に示すフローチャートに従って決定した条件でハードマスク１０、４０の膜厚を調整することにより、素子分離絶縁膜１２を研磨した後のハードマスク１０、４０の膜厚を高い精度で最適に調整することが可能になる。これにより、高さ均一なＳＴＩと活性領域の段差の不均一の発生を防止して、段差に導電膜が残存することを防止できる。
【００８１】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
【００８２】
以下に本実施形態の特徴を付記する。
（付記１）半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜のうち、第１の領域の厚さを、前記第１の領域の周辺に位置する第２の領域の厚さよりも薄くなるようにエッチングする工程と、前記第２の絶縁膜の前記第１の領域をエッチングした後、前記第１の領域及び前記第２の領域において、前記第２の絶縁膜をエッチングし、前記第２の絶縁膜をパターニングする工程
と、前記第２の絶縁膜をパターニングすることで形成されたマスクを用いて前記第１の絶縁膜及び前記半導体基板をエッチングし、前記半導体基板に素子分離領域を形成するための溝を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
（付記２）前記複数の溝に第３の絶縁膜を埋め込んだ後に、前記第３の絶縁膜及び前記マスクを研磨することにより、前記複数の溝に前記素子分離領域を形成する工程を含むことを特徴とする付記１に記載の半導体基板の製造方法。
（付記３）前記第２の絶縁膜を研磨する工程の後に、前記第２の絶縁膜の膜厚を測定し、前記測定した結果に応じて、前記第１の領域の形状を変更することを特徴とする付記２に記載の半導体装置の製造方法。
（付記４）前記第２の絶縁膜を研磨する工程の後に、前記第２の絶縁膜の膜厚を測定し、前記測定した結果に応じて、前記第１の領域の前記第２の絶縁膜のエッチング量を変更することを特徴とする付記２に記載の半導体装置の製造方法。
（付記５）半導体装置の設計データを取得し、活性領域の密集度を抽出し、前記密集度が高い前記第１の領域と前記密集度が低い前記第２の領域を設定する工程と、前記第１の領域及び前記第２の領域の変更データと前記第２の絶縁膜の薄層化用のエッチング条件を前記結果に基づいて更新するための調整データを作成する工程と、を含むことを特徴とする請求項３又は請求項４に記載の半導体装置の製造方法。
（付記６）前記調整データに従って前記ハードマスク層のエッチングによる膜厚の調整を複数回実施することを特徴とする付記５に記載の半導体装置の製造方法。
（付記７）前記第１の領域は、前記半導体基板上で前記溝に囲まれる活性領域が他の領域に比べて相対的に密集して形成される密集領域の中央部分であり、前記第２の領域は、少なくとも前記密集領域の周縁領域を含むことを特徴とする付記１に記載の半導体装置の製造方法。
（付記８）前記第２の領域には活性領域を少なくとも１つ含むことを特徴とする付記１又は付記５に記載の半導体装置の製造方法。
（付記９）前記第１の領域と前記第２の領域の境界において、前記第２の絶縁膜の膜厚が前記第１の領域より厚く、前記第２の領域より薄くなる領域を形成する工程をさらに含むことを特徴とする付記１に記載の半導体装置の製造方法。
【符号の説明】
【００８３】
１      シリコン基板（半導体基板）
２      ハードマスク層
３      下地保護膜（第１の絶縁膜）
４      絶縁保護膜（第２の絶縁膜）
１０，１０Ａ，１０Ｂ，４０，４０Ａ，４０Ｂ，４０Ｃ      ハードマスク
１２      素子分離絶縁膜（第３の絶縁膜）
ＣＡ１      過疎領域（素子を密集させない領域）
ＳＡ１      第２の領域
ＴＡ１      密集領域（素子を密集させる領域）
ＴＢ１      周縁領域
ＴＣ１      第１の領域
ＴＣ２      中央領域
ＴＣ３      中間領域
【図１】
2010199358.tif 000003
【図２】
2010199358.tif 000004
【図３】
2010199358.tif 000005
【図４】
2010199358.tif 000006
【図５】
2010199358.tif 000007
【図６】
2010199358.tif 000008
【図７】
2010199358.tif 000009
【図８】
2010199358.tif 000010
【図９】
2010199358.tif 000011
【図１０】
2010199358.tif 000012