(57)【要約】【課題】工程数を増加させることなくポリシリコン半導体薄膜のレーザー活性化を均一に行うことができ且つレーザー活性化時の汚染が防止されたポリシリコン半導体薄膜を有する半導体装置の製造方法を提供する。【解決手段】基材１０上にポリシリコン半導体薄膜１３を形成する工程と、ポリシリコン半導体薄膜１３（２１ｐ）にチャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄを形成するために、ポリシリコン半導体薄膜１３（２１ｐ）上にマスク２３を形成する工程と、マスク２３の上方からイオン注入２４してポリシリコン半導体薄膜１３（２１ｐ）にソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄを形成する工程と、マスク２３を除去する工程と、マスク２３を除去したポリシリコン半導体薄膜１３（２１ｐ）上にシリコン薄膜２５を形成する工程と、シリコン薄膜２５の上方からレーザー２６を照射してポリシリコン半導体薄膜１３（２１ｐ）を活性化する工程とを含む。【選択図】図１
2010109290.tif 000002
【特許請求の範囲】
【請求項１】
基材上にポリシリコン半導体薄膜を形成する工程と、
前記ポリシリコン半導体薄膜にチャネル領域、ソース側拡散領域及びドレイン側拡散領域を形成するために、該ポリシリコン半導体薄膜上にマスクを形成する工程と、
前記マスクの上方からイオン注入して前記ポリシリコン半導体薄膜にソース側拡散領域及びドレイン側拡散領域を形成する工程と、
前記マスクを除去する工程と、
前記マスクを除去したポリシリコン半導体薄膜上にシリコン薄膜を形成する工程と、
前記シリコン薄膜の上方からレーザーを照射して前記ポリシリコン半導体薄膜を活性化する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記活性化工程後に、
前記シリコン薄膜を選択的に除去することなく前記ポリシリコン半導体薄膜をアイランド化する工程と、
アイランド化したポリシリコン半導体薄膜及びシリコン薄膜を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極を形成する工程と、
を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記マスクを、前記イオン注入時の注入元素を遮蔽するためのレジストとする、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
基材と、
前記基材上に形成された、チャネル領域、ソース側拡散領域及びドレイン側拡散領域を有するポリシリコン半導体薄膜と、
前記ポリシリコン半導体薄膜上に形成されたシリコン薄膜と、
前記ポリシリコン半導体薄膜及び前記シリコン薄膜を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極と、を少なくとも有することを特徴とする半導体装置。
【請求項５】
前記チャネル領域の前記ゲート絶縁膜側の界面が、前記ソース側拡散領域及びドレイン側拡散領域に含まれるイオン注入元素で汚染されていない、請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関し、さらに詳しくは、均一で効率的なレーザー活性化処理を容易に行うことができる半導体装置の製造方法、及びその方法で製造された半導体装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：Thin  Film  Transistor）は、液晶ディスプレイ（ＬＣＤ：Liquid  Crystal  Display）や有機ＥＬディスプレイなどの駆動素子として用いられている。薄膜トランジスタには各種の構造形態があるが、代表例として、ポリシリコン半導体薄膜でチャネル領域、ソース側拡散領域及びドレイン側拡散領域を構成したトップゲート・トップコンタクト型のポリシリコン半導体薄膜トランジスタを挙げることができる。
【０００３】
従来、ポリシリコン半導体薄膜トランジスタの作製方法では、先ず、基材上にパターニングされたポリシリコン半導体薄膜を形成し、その上にゲート絶縁膜を形成し、さらにそのゲート絶縁膜の上にパターニングされたゲート電極を形成する。次に、ゲート電極をマスクとしてイオン注入して、ポリシリコン半導体薄膜にソース側拡散領域とドレイン側拡散領域を形成する。次に、イオン注入により生じたシリコン薄膜の損傷を回復させるために熱アニール活性化又はレーザー活性化を行っている（例えば特許文献１〜３を参照）。
【０００４】
上記した従来の製造方法において、熱アニール活性化は６００℃〜１０００℃の温度を必要とするため、非耐熱性の基板を用いてポリシリコン半導体薄膜トランジスタを作製することができず、近年の液晶ディスプレイや有機ＥＬディスプレイでしばしば用いられる非耐熱性基材を適用できないという問題があった。そのため、基材の耐熱性の有無にあまり影響されない活性化手段として、レーザー活性化が好ましく行われている。
【０００５】
【特許文献１】特開平７−１７６７５３号公報
【特許文献２】特開平９−２１３６３０号公報
【特許文献３】特開平１１−３０７７７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
（１）レーザー活性化は、ゲート絶縁膜の上方からレーザー光を照射してポリシリコン半導体薄膜を活性化させる手段であるが、レーザー光がゲート絶縁膜内で干渉し、ポリシリコン半導体薄膜に照射されるエネルギーが不安定になり、活性化が不均一になるという問題がある。
【０００７】
（２）そうした不均一な活性化に対しては、ポリシリコン半導体薄膜にレーザーを直接照射して活性化する方法もあるが、その場合は、ソース側拡散領域とドレイン側拡散領域にドーズされた元素（例えばリンなど）がレーザー活性化時にポリシリコン半導体薄膜表面から揮発し、チャネル領域のポリシリコン半導体薄膜表面に付着し、さらにその内部に浸入してチャネル領域のポリシリコン半導体薄膜表面を汚染するという問題がある。
【０００８】
なお、特許文献１の実施例２及び図４には、アモルファスシリコン膜上に酸化ケイ素膜を保護膜として形成した後、熱アニールによる結晶化、結晶化後のシリコン膜のパターニング、テーパー部へのドーピングを順次行った後に、マスクと酸化ケイ素膜を除去して半導体領域の表面を露出させ、さらにその後、所定パターンのゲート絶縁膜を形成し、ゲート電極、ソース・ドレイン電極を形成して薄膜トランジスタを製造する例が記載されている。この方法において、酸化ケイ素膜は、テーパー部へのドーピング元素で半導体領域が汚染されるのを防止するように作用する。しかしながら、この実施例も上記（１）同様、ゲート絶縁膜の上方からレーザー光を照射して半導体領域を活性化させる手段であるので、レーザー光がゲート絶縁膜内で干渉し、半導体領域に照射されるエネルギーが不安定になり、活性化が不均一になるという問題がある。
【０００９】
本発明は、上記課題を解決するためになされたものであって、その目的は、工程数を増加させることなくポリシリコン半導体薄膜のレーザー活性化を均一に行うことができ且つレーザー活性化時の汚染が防止されたポリシリコン半導体薄膜を有する半導体装置の製造方法、及びその方法で得られる半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するための本発明の半導体装置の製造方法は、基材上にポリシリコン半導体薄膜を形成する工程と、前記ポリシリコン半導体薄膜にチャネル領域、ソース側拡散領域及びドレイン側拡散領域を形成するために、該ポリシリコン半導体薄膜上にマスクを形成する工程と、前記マスクの上方からイオン注入して前記ポリシリコン半導体薄膜にソース側拡散領域及びドレイン側拡散領域を形成する工程と、前記マスクを除去する工程と、前記マスクを除去したポリシリコン半導体薄膜上にシリコン薄膜を形成する工程と、前記シリコン薄膜の上方からレーザーを照射して前記ポリシリコン半導体薄膜を活性化する工程と、を含むことを特徴とする。
【００１１】
この発明によれば、イオン注入用のマスクを除去した後に、ポリシリコン半導体薄膜上にシリコン薄膜を形成し、そのシリコン薄膜の上方からレーザーを照射してポリシリコン半導体薄膜を活性化するので、上記問題（１）のようにレーザー光がゲート絶縁膜内で干渉して活性化が不均一になることがない。また、レーザー活性化時には、シリコン薄膜がポリシリコン半導体薄膜上に設けられているので、上記問題（２）のように拡散領域にドーズされた元素が揮発することがなく、ポリシリコン半導体薄膜表面の汚染を防ぐことができる。その結果、この方法によれば、工程数を増加させることなくポリシリコン半導体薄膜のレーザー活性化を均一に行うことができ且つレーザー活性化時の汚染が防止されたポリシリコン半導体薄膜を有する半導体装置を製造できる。
【００１２】
本発明の半導体装置の製造方法の好ましい態様は、前記活性化工程後に、前記シリコン薄膜を選択的に除去することなく前記ポリシリコン半導体薄膜をアイランド化する工程と、アイランド化したポリシリコン半導体薄膜及びシリコン薄膜を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極を形成する工程と、を含むように構成する。
【００１３】
本発明の半導体装置の製造方法の好ましい態様は、前記マスクを、前記イオン注入時の注入元素を遮蔽するためのレジストとするように構成する。
【００１４】
上記課題を解決するための本発明の半導体装置は、基材と、前記基材上に形成された、チャネル領域、ソース側拡散領域及びドレイン側拡散領域を有するポリシリコン半導体薄膜と、前記ポリシリコン半導体薄膜上に形成されたシリコン薄膜と、前記ポリシリコン半導体薄膜及び前記シリコン薄膜を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極と、を少なくとも有することを特徴とする。
【００１５】
この発明は、上記本発明の製造方法によって製造されてなる半導体装置である。この発明によれば、ポリシリコン半導体薄膜上に形成されているシリコン薄膜が、その製造工程でのレーザー活性化時に従来起こっていたチャネル領域の汚染を防ぐ汚染防止膜として作用するので、上記問題（２）のように拡散領域にドーズされた元素が揮発してポリシリコン半導体薄膜表面を汚染することがなく、その結果として、半導体特性のよい半導体装置を提供できる。
【００１６】
本発明の半導体装置の好ましい態様は、前記チャネル領域の前記ゲート絶縁膜側の界面が、前記ソース側拡散領域及びドレイン側拡散領域に含まれるイオン注入元素で汚染されていないように構成されている。
【００１７】
この発明によれば、汚染防止膜として作用するシリコン薄膜によってポリシリコン半導体薄膜表面の汚染が防がれているので、チャネル領域は、ソース側拡散領域及びドレイン側拡散領域に含まれるイオン注入元素で汚染されておらず、半導体特性のよい半導体装置を提供できる。
【発明の効果】
【００１８】
本発明の半導体装置の製造方法によれば、レーザー光がゲート絶縁膜内で干渉して活性化が不均一になることがなく、また、拡散領域にドーズされた元素の揮発を防いでポリシリコン半導体薄膜表面の汚染を防ぐことができる。その結果、工程数を増加させることなくポリシリコン半導体薄膜のレーザー活性化を均一に行うことができ且つレーザー活性化時の汚染が防止されたポリシリコン半導体薄膜を有する半導体装置を製造できる。
【００１９】
本発明の半導体装置によれば、拡散領域にドーズされたイオン注入元素の揮発が起こらない。その結果、チャネル領域は、ソース側拡散領域及びドレイン側拡散領域に含まれるイオン注入元素による汚染を防ぐことができ、半導体特性のよい半導体装置を提供できる。得られた半導体装置は、液晶ディスプレイや有機ＥＬディスプレイの駆動素子や回路素子として好ましく用いることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の半導体装置の製造方法及びその方法によって得られた半導体装置について詳細に説明するが、本発明は図面の形態や以下の実施形態に限定されるものではない。
【００２１】
［半導体装置の製造方法］
図１及び図２は、本発明の半導体装置の製造方法の一例を示す模式的な工程図である。図３は、得られた半導体装置の一例を示す模式的な断面図である。
【００２２】
（半導体装置）
本発明の製造方法で得られた半導体装置１は、図２（Ｌ）及び図３に示すように、基材１０側から、ポリシリコン半導体薄膜１３（チャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄを有する）と、ポリシリコン半導体薄膜１３上に形成されたシリコン薄膜２５と、ポリシリコン半導体薄膜１３及びシリコン薄膜２５を覆うように形成されたゲート絶縁膜１４ｇと、ゲート絶縁膜１４ｇ上に形成されたゲート電極１５ｇと、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄにそれぞれ接続するソース電極１５ｓ及びドレイン電極１５ｄと、を少なくとも有するトップゲート型の薄膜トランジスタ基板（ＴＦＴ基板）である。
【００２３】
より詳しくは、図３に示す半導体装置１は、トップゲート・トップコンタクト構造からなるＴＦＴ基板であり、基材１０と、基材１０上に必要に応じて設けられたアンダーコート膜１１と、アンダーコート膜１１上に設けられたポリシリコン半導体薄膜１３（ソース側拡散領域１３ｓ、チャネル領域１３ｃ及びドレイン側拡散領域１３ｄ）と、ポリシリコン半導体薄膜１３上に設けられたシリコン薄膜２５と、ポリシリコン半導体薄膜１３の主にチャネル領域１３ｃの上方にシリコン薄膜２５を間に挟んで設けられたゲート絶縁膜１４ｇと、そのゲート絶縁膜１４ｇとの間にコンタクトホールを有するようにポリシリコン半導体薄膜１３上に設けられた絶縁膜１４と、ゲート絶縁膜１４ｇ上に設けられたゲート電極１５ｇと、コンタクトホールに設けられたソース電極１５ｓ及びドレイン電極１５ｄと、さらに全体を覆うように設けられた保護膜１８とを有している。
【００２４】
こうした半導体装置１においては、チャネル領域１３ｃのゲート絶縁膜１４ｇ側の界面は、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄに含まれるイオン注入元素で実質的に汚染されていない。
【００２５】
（製造工程）
本発明の半導体装置１の製造方法は、少なくとも、基材１上にポリシリコン半導体薄膜１３を形成する工程と、ポリシリコン半導体薄膜１３にチャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄを形成するために、ポリシリコン半導体薄膜１３上にマスク２３を形成する工程と、マスク２３の上方からイオン注入２４してポリシリコン半導体薄膜１３にソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｓを形成する工程と、マスク２３を除去する工程と、マスク２３を除去したポリシリコン半導体薄膜１３上にシリコン薄膜２５を形成する工程と、シリコン薄膜２５の上方からレーザーを照射２６してポリシリコン半導体薄膜１３を活性化する工程と、を含んでいる。
【００２６】
詳しくは、その活性化工程後に、シリコン薄膜２５を選択的に除去することなくポリシリコン半導体薄膜１３をアイランド化する工程と、アイランド化したポリシリコン半導体薄膜１３及びシリコン薄膜２５を覆うようにゲート絶縁膜１４ｇを形成する工程と、ゲート絶縁膜１４ｇ上にゲート電極１５ｇを形成する工程と、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄにそれぞれ接続するソース電極１５ｓ及びドレイン電極１５ｄを形成する工程と、を含んでいる。
【００２７】
以下においては、図３に示すゲートオーバーラップ構造の半導体装置１を例にして、図１及び図２に示した製造工程順に説明するが、本発明の半導体装置１の製造方法は、図示の工程例に限定されず、本発明の特徴を有する範囲で変更されたものであってもよい。
【００２８】
先ず、基材１０を準備する。基材１０は、半導体装置１の支持基板をなす絶縁性のものであり、有機基板であっても無機基板であってもよい。有機基板としては、例えば、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。こうした有機基板は、剛性を有するものであってもよいし、厚さが５μｍ以上３００μｍ以下程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな有機基板（プラスチック基板ともいう。）の使用は、半導体装置１をフレキシブル基板とすることができるので、フィルムディスプレイ等に適用できる。
【００２９】
また、無機基板も絶縁性を有するものであり、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。ガラス基板としては、厚さが０．０５ｍｍ以上３．０ｍｍ以下程度の液晶ディスプレイ用途のガラス基板であってもよいし、耐熱性の点ではやや劣るが安価な無アルカリガラス基板であってもよい。
【００３０】
次に、図１（Ａ）に示すように、準備された基材１０上に必要に応じてアンダーコート膜１１を形成する。アンダーコート膜１１は、必須の膜ではなく、例えば、(i)ポリシリコン半導体薄膜１３と基材１０との密着性を向上させるための密着膜として、(ii)後工程で形成した膜が有する応力を緩和させる応力緩和膜として、(iii)基材１０内の不純物が半導体装置１の構成層に侵入するのを防ぐバリア膜として、又は、(iv)非耐熱性基板を用いた場合において後工程で加わる熱に対する熱緩衝膜として、設けることができる。したがって、密着性がよかったり、応力の影響がなかったり、バリア性を考慮する必要がなかったり、非耐熱性基板を用いない場合には設ける必要はない。
【００３１】
アンダーコート膜１１は基材１０の全面に設けられていてもよいが、その機能や目的に応じて必要な領域のみに設けられていてもよい。なお、図１（Ａ）に示す例では、アンダーコート膜１１を全面に形成している。
【００３２】
アンダーコート膜１１は、上記(i)〜(iv)の目的に応じ、クロム、チタン、アルミニウム、ケイ素、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素の群から選択されるいずれかの材料で形成される。例えば密着膜として用いる場合には、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜が好ましく用いられ、応力緩和膜や熱緩衝膜として用いる場合には、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜が好ましく用いられ、バリア膜として用いる場合には、酸化ケイ素又は酸窒化ケイ素等からなる化合物膜が好ましく用いられる。これらの膜は、その機能や目的に応じて、単層で設けてもよいし、２層以上を積層してもよい。
【００３３】
アンダーコート膜１１を密着膜として設ける場合の厚さは、膜を構成する材質によってその範囲は若干異なるが、通常１ｎｍ以上２００ｎｍ以下程度の範囲内であることが好ましく、３ｎｍ以上５０ｎｍ以下程度の範囲内であることがより好ましい。なお、クロム、チタン、アルミニウム、又はケイ素からなる金属系の無機膜をアンダーコート膜１１として形成する場合には、３ｎｍ以上１０ｎｍ以下程度の範囲内であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、又は酸窒化アルミニウムからなる化合物系の無機膜をアンダーコート膜１１として形成する場合には、５ｎｍ以上５０ｎｍ以下程度の範囲内であることがより好ましい。一方、アンダーコート膜１１を応力緩和膜、バリア膜又は熱緩衝膜として設ける場合の厚さも実際に形成する膜の材質によってその範囲は若干異なるが、その厚さとしては、通常、１００ｎｍ以上１０００ｎｍ以下程度の範囲内であることが好ましく、成膜時間の点からは１００ｎｍ以上５００ｎｍ以下程度の範囲内であることがより好ましい。
【００３４】
アンダーコート膜１１は、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。
【００３５】
次に、図１（Ｂ）に示すように、アンダーコート膜１１上にノンドープのアモルファスシリコン膜２１ａを形成する。このアモルファスシリコン膜２１ａは、ＲＦマグネトロンスパッタリング法やＣＶＤ法等の各種の方法で成膜可能である。例えばＲＦマグネトロンスパッタリング法でアモルファスシリコン膜２１ａを成膜する場合には、例えば、成膜温度：室温、成膜圧力：０．２Ｐａ、ガス：アルゴンの成膜条件で例えば厚さ５０ｎｍの厚さで成膜できる。なお、ＣＶＤ法でアモルファスシリコン膜を成膜することも可能であり、その場合には２５℃程度の成膜温度で成膜可能であるが、原料ガスとしてＳｉＨ４が使用されるので、成膜後に約４５０℃の脱水素処理（真空中で１時間程度）が必要となる。
【００３６】
次に、図１（Ｃ）に示すように、レーザー照射２２等のアニール処理を行ってアモルファスシリコン膜２１ａを多結晶化してポリシリコン膜２１ｐに変化させる。レーザー照射２２等のアニール処理は、アモルファスシリコン膜２１ａを多結晶化させてポリシリコン膜２１ｐにする結晶化手段である。レーザー照射２２での結晶化手段は、ＸｅＣｌエキシマレーザー、ＣＷ（Continuous  Wave）レーザー等の種々のレーザーを用いて行うことができる。例えば、波長３０８ｎｍのＸｅＣｌエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅：３０ｎｓｅｃ（ＦＷＨＭ（半値幅）：full  width  at  half-maximum）、エネルギー密度：２００〜３００ｍＪ／ｃｍ２、室温の条件下で行うことができる。なお、ここでは、レーザー照射２２による結晶化手段を好ましく適用した例を示したが、従来の全体加熱するアニール処理であってもよい。
【００３７】
次に、図１（Ｄ）に示すように、ポリシリコン膜２１ｐ上にイオン注入マスク２３を形成する。イオン注入マスク２３は、ポリシリコン膜２１ｐ上にレジストを形成した後にパターニングすることによって形成することができる。こうして形成されたイオン注入マスク２３はイオンを遮蔽するように作用し、その結果、ポリシリコン膜２１ｐの所定領域となるマスク開口部にのみイオンを注入することができる。
【００３８】
そうしたレジストとしては、例えば上市されている各種のポジ型フォトレジスト等が好ましく用いられ、レジストをスピンナー等の手段で全面に塗布し、乾燥硬化させて形成される。このレジストはイオン注入マスク２３として用いられるので、少なくともレジストが設けられた部位では、その下のポリシリコン半導体薄膜にはイオンが注入されないことが望ましい。イオン注入マスク２３として機能するレジストの厚さは、注入元素の種類と注入電圧によっても異なるが、少なくとも５００ｎｍ以上であることが好ましい。なお、イオン注入マスク２３として機能するレジストの厚さの上限は特に限定されないが、パターン精度等の観点から、１５００ｎｍ以下程度の厚さであることが好ましい。
【００３９】
なお、従来は、ポリシリコン膜２１ｐ上に酸化ケイ素膜を形成し、その酸化ケイ素膜上にさらにレジスト膜を形成し、その後レジスト膜をパターニングして酸化ケイ素膜のエッチングマスクとし、その後酸化ケイ素膜をパターニングした後にレジスト膜を除去することによって、パターニングされた酸化ケイ素膜をイオン注入マスクとして用いていた。しかしながら、本発明では、ポリシリコン膜２１ｐ上に直接形成したレジストマスクをイオン注入マスク２３として用いるので、工数削減を実現できる。本発明がこうした工程削減を実現できる理由は、イオン注入をレジストマスク（イオン注入マスク２３）で行い、そのレジストマスクを除去した後に汚染防止膜として作用する後述のシリコン薄膜２５を半導体薄膜上に形成した状態でイオン注入を行うので、そのシリコン薄膜２５がイオン注入元素の揮発を防いでいるためである。したがって、本発明と前記従来例とは、イオン注入マスク２３としてレジストマスクを用いるか（本発明）酸化ケイ素膜を用いるか（従来例）が異なるため、イオン注入マスク２３として酸化ケイ素膜をパターニングする必要がなく、そのため、チャネル領域を覆ってイオン注入元素による汚染を抑制している従来の酸化ケイ素膜の成膜工程、その酸化ケイ素膜のエッチング工程及びその酸化ケイ素膜の剥離工程が必要なくなるのである。
【００４０】
また、従来のように酸化ケイ素膜をイオン注入マスクとして用いると、それを除去する際には通常フッ酸を用いるが、そのフッ酸がポリシリコン膜２１ｐの欠陥部分を通過し、アンダーコート膜１１に到達し、アンダーコート膜１１を侵食してポリシリコン膜が剥離する現象が確率的に起こるという問題があった。また、酸化ケイ素膜からなる従来のイオン注入マスクを除去する際にドライエッチングを用いた場合には、ポリシリコン膜２１ｐも一部エッチングされてしまうという問題があった。本発明では、レジストをイオン注入マスク２３として用いているので上記の問題を無くすことができた。
【００４１】
イオン注入マスク２３として機能するレジストパターンの形成自体は従来公知の手段を適用できる。具体例としては、東京応化工業株式会社製の商品名「ＯＦＰＲ８００」等のレジストを、スピンコート法等で成膜し、フォトマスクを用いてフォトリソグラフィでパターニングしてイオン注入マスク２３を形成することができる。
【００４２】
イオン注入マスク２３を形成した後、図１（Ｄ）に示すようにイオン注入２４を行う。イオン注入２４は、例えば、リン（Ｐ）を注入電圧：１０ｋｅＶ、室温下で、５×１０１４イオン／ｃｍ２〜２×１０１５イオン／ｃｍ２のドーズ量となるように注入される。注入元素としては、リンの他、ホウ素、アンチモン、ヒ素等、ポリシリコン膜２１ｐにイオン注入できる公知のものを任意に選択して注入してもよい。こうしたイオン注入によりポリシリコン膜２１ｐにソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄが形成され、さらに両膜１３ｓ，１３ｄの間に、チャネル領域１３ｃが形成される。
【００４３】
本発明でのイオン注入は、イオン注入マスク２３が設けられていない開口部に直接イオン注入するので、例えば従来のように、ポリシリコン半導体薄膜上のゲート絶縁膜の上に形成されたゲート電極をイオン注入マスクとしてイオン注入する場合のように、注入したイオンがゲート絶縁膜内に残ることがなく、ゲート絶縁膜内に残るイオンの影響（例えば、ゲートリーク電流の増加や絶縁破壊等の問題）を考慮する必要がないという利点がある。また、加速電圧を低く抑えることができるため、基材１０の発熱が比較的小さく、プラスチック基板などの非耐熱基板を用いた場合でも比較的短時間でイオン注入を完了することができるという利点がある。
【００４４】
次に、図１（Ｅ）に示すように、イオン注入マスク２３をウェットエッチング法やドライエッチング法により除去する。この工程では、イオン注入マスク２３の除去に先立って、イオン注入マスク２３の表面にイオン注入により形成された変質層をプラズマアッシングで分解・揮発除去し、その後引き続いて、残りのイオン注入マスク２３を除去する。なお、「変質層」とは、イオン注入によりレジストマスク２３の表面が化学的に変化した部分であり、ウェットエッチングされにくい部分である。実際に、アセトン溶液を用いたるウェットエッチングでは変質層を完全に除去することはできないことを確認している。この変質層の厚さは、イオン注入深さと同程度であると考えられ、実際に、イオン注入種を燐とし、加速電圧を１０ｋｅＶとし、イオン注入量を５×１０＋１４ｃｍ−２としたイオン注入では、シミュレーション結果ではイオン注入深さは７０ｎｍ程度であったが、プラズマアッシングでイオン注入マスク２３を８０ｎｍ以上エッチングした後にウェットエッチングをすれば、レジストを完全に除去することができた。
【００４５】
ここで用いるプラズマアッシングは、ドライエッチャーと呼ばれる市販の装置を用い、一例として、酸素ガス流量：５０ｓｃｃｍ、印加電力：１００Ｗ、圧力：３Ｐａ、処理時間：２分間、の条件で行うことができる。具体的には、チャンバー内を所定のガス雰囲気とした後、カソード電極板上にＴＦＴ素子作製工程中の基板を載せ、そのカソード電極板と、対向するアノード電極板との間にＲＦ発振器で高周波電圧を印加することにより、プラズマを発生させる装置を用いる。なお、プラズマアッシングだけでもイオン注入マスク２３をすべて除去することが可能であるが、イオン注入マスク２３がすべて除去された後にシリコン層１３ｃがプラズマに曝されることによりダメージを受けるので、上記のように、プラズマアッシングで処理した後にウェットエッチングで処理することが好ましい。
【００４６】
次に、図１（Ｆ）に示すように、チャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄで構成されたポリシリコン半導体薄膜１３の上に、シリコン薄膜２５を形成する。このシリコン膜２５は、引き続いて行う活性化工程において、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄに含まれるドーピング元素がチャネル領域１３ｃに汚染するのを防ぐ汚染防止膜として作用する。
【００４７】
シリコン薄膜２５の厚さは、１０ｎｍ以上５０ｎｍ以下が好ましい。その範囲の厚さでシリコン薄膜２５を成膜することにより、半導体特性を均一且つ良好なものとすることができる。その厚さが１０ｎｍ未満では、後述する活性化工程で、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄに含まれるドーピング元素が雰囲気中に揮発することがあり、その結果、揮発したドーピング元素がチャネル領域１３ｃに吸着し又は浸入してそのチャネル領域１３ｃを汚染して半導体特性を低下させることがある。一方、その厚さが５０ｎｍを超えると、後の工程で、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄと、それぞれに接続するソース電極１５ｓ及びドレイン電極１５ｄとの間の抵抗が高くなるので、良好な半導体特性を得ることができないことがある。なお、活性化時のドーピング元素の拡散を考慮すると、シリコン薄膜２５の好ましい厚さは１０ｎｍ以上５０ｎｍ以下程度である。
【００４８】
シリコン薄膜２５は、図１（Ｂ）で形成したアモルファスシリコン膜２１ａと同じ組成で成膜することが好ましい。例えば、図１（Ｂ）でのアモルファスシリコン膜２１ａをスパッタリング法で成膜した場合においては、そのアモルファスシリコン膜２１ａの成膜時と同じシリコンターゲットを用い、同じスパッタリング条件でシリコン薄膜２５を成膜する。このように、アモルファスシリコン膜２１ａと同じ条件で成膜することで、ターゲットを変更しない、条件設定し易い、等の成膜プロセスの簡素化を図ることができるとともに、ポリシリコン半導体薄膜１３の半導体特性を低下させないという効果がある。
【００４９】
半導体特性に対しては、このシリコン薄膜２５は、ドレイン側拡散領域１３ｄ上及びソース側拡散領域１３ｓ上に上記範囲の厚さで形成されているので、引き続いて行う活性化工程時における汚染防止膜としての作用を、各拡散領域１３ｓ，１３ｄと各電極１５ｓ，１５ｄとの間の抵抗増を抑制した態様の下で実現することができるという効果がある。その結果、ポリシリコン半導体薄膜１３上にシリコン薄膜２５を形成しても好ましい半導体特性を維持することができる。
【００５０】
図１（Ｆ）に示すように、シリコン薄膜２５を形成した後にさらに引き続いて、ポリシリコン膜２１ｐにイオン注入して形成されたソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄ（図１（Ｄ）参照）に、レーザー２６を照射して両膜１３ｓ，１３ｄを活性化する。この活性化工程は、図１（Ｃ）の結晶化工程でアモルファスシリコンからポリシリコンに相変化したシリコン膜が、図１（Ｄ）のイオン注入工程でのイオンの注入により原子構造が乱れてアモルファス相に変化するので、そのアモルファス相を再びポリシリコン相に再結晶させる工程である。
【００５１】
本発明においては、図１（Ｄ）（Ｅ）で示したイオン注入用のマスク２３を除去した後に、ポリシリコン半導体薄膜上にシリコン薄膜２５を形成し（図１（Ｆ））、そのシリコン薄膜２５の上方からレーザー２６を照射してポリシリコン半導体薄膜を活性化している（図１（Ｆ））。そのため、ゲート絶縁膜をポリシリコン半導体薄膜上に設けた後にレーザーを照射するという従来の態様で問題になっていた「レーザー光がゲート絶縁膜内で干渉して活性化が不均一になる」という問題が生じない。この問題は、詳しくは、ポリシリコン半導体薄膜上にレーザー光に対して透明な膜（例えばゲート絶縁膜ＳｉＯ２）を形成した状態でレーザー光を照射すると、透明な膜内で多重反射が起こり、透明な膜を貫通する光は透明な膜の膜厚及び光学定数に依存することになる。そのため、透明な膜内の基板内膜厚分布又は基板間の膜厚に違いがあると、ポリシリコン半導体薄膜上に入射するレーザー光の強度が変化し、活性化が不均一になるという問題である。しかしながら、本発明では、レーザー光に対して透明な膜が無い状態でレーザ光による活性化を行うため、活性化が不均一にならない。
【００５２】
さらに、本発明においては、シリコン薄膜２５がポリシリコン半導体薄膜上に設けられているので、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄにドーズされた元素は、シリコン薄膜２５が設けられていない場合に比べ、レーザー照射時に揮発する量が少なく、揮発した当該元素がポリシリコン半導体膜のチャネル領域１３ｃを汚染する度合を著しく小さくする。なお、上記において、「汚染されていない」と「実質的に汚染されていない」とは同義であり、ここでいうように、「揮発した当該元素がポリシリコン半導体膜のチャネル領域１３ｃを汚染する度合を著しく小さくする」ことに基づくものであって、少なくともソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄから揮発したイオン注入元素によっては、ポリシリコン半導体膜のチャネル領域１３ｃは汚染されていない。
【００５３】
仮にシリコン薄膜２５がアモルファス相でポリシリコン膜２１ｐ上に形成されていた場合であっても、この活性化工程ではそのシリコン薄膜２５を結晶化させてポリシリコン相とすることができるので、結果として、ポリシリコン相からなるシリコン半導体薄膜１３上には、ポリシリコン相からなるシリコン薄膜２５が形成されていることになり、さらに、リン等のドーピング元素の汚染が小さいポリシリコン相からなるチャネル領域１３ｃ上には、そのチャネル領域１３ｃと同一組成のシリコン薄膜２５がポリシリコン相で形成されていることになる。
【００５４】
この活性化工程で用いるレーザー２６とは、一般的にいうレーザーのことであるが、活性化を実現できるものであればレーザー以外のエネルギービームであってもよい。レーザーとしては、上記結晶化工程時と同様のＸｅＣｌエキシマレーザーを用いることができ、一例として、パルス幅：３０ｎｓｅｃ（ＦＷＨＭ）、エネルギー密度：１００〜３２５ｍＪ／ｃｍ２、室温の条件下で行うことができる。
【００５５】
上記の活性化工程の後には、通常、ポリシリコン半導体薄膜１３の欠陥を低減処理するための酸素プラズマによる欠陥処理を施してもよい。酸素プラズマ処理は、一例として、ＲＦ１００Ｗ、１Ｔｏｒｒ、１５０℃の条件下で行われ、その後においては、１２０℃の条件下での乾燥処理が施される。
【００５６】
次に、図２（Ｇ）に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、ＳＦ６等を用いることができる。なお、ポリシリコン半導体薄膜１３上に形成したシリコン薄膜２５は除去されず、ポリシリコン半導体薄膜１３上に残った態様でそのポリシリコン半導体薄膜１３と一体となってアイランド化される。
【００５７】
次に、図２（Ｈ）に示すように、ソース側拡散領域１３ｓ、チャネル領域１３ｃ及びドレイン側拡散領域１３ｄを覆うように、基材上の全面に又は必要とされる所定の領域に、絶縁膜１４を形成する。絶縁膜としては、一般的に用いられているものを採用できるが、通常、酸化ケイ素膜を好ましく挙げることができる。絶縁膜１４の形成方法は、例えばＲＦマグネトロンスパッタリング装置を用い、８インチのＳｉＯ２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ２（５０％）の成膜条件で厚さ約１００ｎｍの酸化ケイ素を形成する。
【００５８】
次に、図２（Ｉ）に示すように、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄ上の絶縁膜１４をフォトリソグラフィを用いて選択的にエッチングし、コンタクトホール２７を形成する。例えば、絶縁膜１４上にレジスト膜を形成した後、フォトマスクを用いたフォトリソグラフィにより露光・現像してレジスト膜をパターニングし、その後、そのパターニングにより露出したコンタクトホール形成部の絶縁膜１４（例えば酸化ケイ素膜）を、例えば２％ＨＦ溶液を用いてウェットエッチングして除去してコンタクトホール２７を形成する。その後においては、プラズマアッシング法によりエッチングマスクとして利用したレジスト膜を除去する。なお、プラズマアッシング法とは、プラズマエッチング法で酸素ガスを用いることにより、レジストのみを除去する方法のことである。こうして、ポリシリコン半導体薄膜１３のチャネル領域１３ｃ上にゲート絶縁膜１４ｇを形成するとともに、ソース側拡散領域１３ｓ上及びドレイン側拡散領域１３ｄ上にコンタクトホール２７，２７を有するように絶縁膜１４を形成する。
【００５９】
なお、従来例として、図２（Ｈ）に示すゲート絶縁膜を形成した後にゲート電極を所定のパターンで形成し、その後にイオン注入し、その後にレーザー活性化処理を行ってイオン注入した拡散領域を再結晶化する方法もあるが、本発明では、そうしたイオン注入やレーザー活性化はゲート絶縁膜等を形成する前に済ませているので、ゲート絶縁膜１４ｇとコンタクトホール２７，２７を形成した後においては、特別な処理を行うことなく、各電極（ゲート電極１５ｇ、ソース電極１５ｓ、ドレイン電極１５ｄ）を形成するだけである。
【００６０】
次に、図２（Ｊ）に示すように、ゲート電極１５ｇ、ソース電極１５ｓ及びドレイン電極１５ｄを形成する。ゲート電極１５ｇはゲート絶縁膜１４ｇ上に形成され、ソース電極１５ｓはコンタクトホール２７によって露出したソース側拡散領域１３ｓに接続するように形成され、ドレイン電極１５ｄはコンタクトホール２７によって露出したドレイン電極１５ｄに接続するように形成される。具体的には、図２（Ｉ）でゲート絶縁膜１４ｇやコンタクトホール２７，２７を形成した後の全面に、例えば厚さ２００ｎｍのアルミニウム（Ａｌ）膜を蒸着した後、レジストパターンをフォトリソグラフィで形成した後にウェットエッチングでそのアルミニウム膜をパターニングして、ソース電極１５ｓ、ドレイン電極１５ｄ及びゲート電極１５ｇを所定パターンとなるように形成する。
【００６１】
なお、ゲート電極１５ｇを形成するための電極材料は特に限定されず、アルミニウム、タングステン、タンタル、モリブデンのいずれかの金属、又はその金属を含む合金又は複合金属を好ましく用いることができる。また、耐熱性を向上させる目的で、アルミニウムを主原料とし、シリコン等の他元素を添加した金属材料も同様の効果を発揮するので、好ましく用いることができる。ゲート電極１５ｇ、ソース電極１５ｓ、ドレイン電極１５ｄの形成は、スパッタリング等の他の成膜プロセスにより形成することができる。
【００６２】
次に、図２（Ｋ）に示すように、必要に応じて高圧水蒸気処理を行う。高圧水蒸気処理は、各電極（ゲート電極１５ｇ、ソース電極１５ｓ、ドレイン電極１５ｄ）を形成した後に行うことが好ましい。その理由は、電極材料を全面に形成した直後（すなわち各電極をエッチング形成する前）に行った場合には、その電極材料の材質にもよるが、電極材料が変質してエッチングが良好に行われない可能性があるためである。高圧水蒸気処理工程での処理条件は、１００℃を超え、３００℃未満の温度と、１気圧（０．１ＭＰａ）を超え、飽和蒸気圧以下の圧力とからなる雰囲気下で行うことが好ましい。この処理条件においては、圧力が２０気圧（２．０ＭＰａ）以下であることが特に好ましい。
【００６３】
こうした高圧水蒸気処理は、ゲート絶縁膜１４ｇをスパッタリング法で形成した場合に特に有効である。すなわち、酸化ケイ素からなるゲート絶縁膜１４ｇは、スパッタリング法の成膜原理により３００℃を下回る温度で形成でき、しかもスパッタリング法では不純物の混入がほとんどないので、例えば耐熱性の低い安価なガラス基板やプラスチック基板を用いることができる。しかし、スパッタリング法で形成したゲート絶縁膜１４ｇは、化学量論組成からずれ易く、シリコン半導体膜１３との界面の欠陥密度が高くなり易いが、本発明における高圧水蒸気処理工程を適用することによって、水蒸気の酸化効果によって酸化ケイ素からなるゲート絶縁膜のダングリングボンドを終端でき、特に高い改質効果（トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い）が得られるという利点がある。
【００６４】
最後に、図２（Ｌ）に示すように、素子全体を覆うように保護膜１８を形成する。保護膜１８としては、酸化ケイ素膜を好ましく挙げることができる。保護膜１８は、例えばＲＦマグネトロンスパッタリングにより、約２０ｎｍ程度の厚さで形成することが好ましい。こうして図３に示す一実施形態の半導体装置１を製造することができる。
【００６５】
以上説明したように、本発明の半導体装置の製造方法によれば、図１（Ｄ）（Ｅ）で示したイオン注入用のマスク２３を除去した後に、ポリシリコン半導体薄膜上にシリコン薄膜２５を形成し（図１（Ｆ））、そのシリコン薄膜２５の上方からレーザー２６を照射してポリシリコン半導体薄膜を活性化する方法を採用するので、従来問題になっていたようなレーザー光がゲート絶縁膜内で干渉して活性化が不均一になる、ということがない。また、レーザー活性化時には、シリコン薄膜がポリシリコン半導体薄膜上に設けられているので、従来問題になっていたような拡散領域にドーズされた元素が揮発してチャネル領域１３ｃを汚染するのを防ぐことができる。その結果、本発明の製造方法によれば、工程数を増加させることなくポリシリコン半導体薄膜のレーザー活性化を均一に行うことができ且つレーザー活性化時の汚染を防いだポリシリコン半導体薄膜を有する半導体装置を製造できる。こうした効果を奏する本発明においては、低コストのもとで半導体装置を製造することができるとともに、均一な活性化処理によって製造歩留まりがよく、しかも特性にも優れた半導体装置を得ることができるので、液晶ディスプレイや有機ＥＬディスプレイ等の表示装置のアクティブマトリックス駆動の薄膜トランジスタに好ましく適用できる。
【実施例】
【００６６】
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
【００６７】
（実施例１）
基材１０として厚さ０．７ｍｍのガラス基板（コーニング１７３７）を用い、その上に、アンダーコート膜１１として酸化ケイ素からなる厚さ３００ｎｍのバッファー膜（シリコン膜のレーザー結晶化時の熱ダメージからガラス基板を保護するための層）を例えばスパッタ法により形成し、その上に、スパッタ法により厚さ５０ｎｍのノンドープアモルファスシリコン膜２１ａを形成した。その後、全面にレーザー光（ＸｅＣｌエキシマレーザー、３００Ｈｚ発振、照射面でのエネルギー密度３２５ｍＪ／ｃｍ２、レーザーパルス幅２０ｎｓｅｃ）を照射してポリシリコン膜２１ｐに変化させた。このポリシリコン膜２１ｐの上にフォトリソグラフィによりイオン注入マスク２３として作用するレジストマスクを形成した後、イオン注入し（Ｐイオンを１０ｋｅＶの加速電圧で、５×１０１４イオン／ｃｍ２注入）、ポリシリコン膜２１ｐの開口部をソース側拡散領域１３ｓ、ドレイン側拡散領域１３ｄとした。引き続いて、イオン注入マスク２３として用いたレジストを除去した。
【００６８】
レジストマスクを除去した後のポリシリコン膜２１ｐ上の全面に、上記ノンドープアモルファスシリコン膜の形成条件と同じスパッタ条件（ターゲット、スパッタ雰囲気を同一条件とした）で、厚さ１０ｎｍのシリコン薄膜２５を形成した。そのシリコン薄膜２５の上方からＸｅＣｌエキシマレーザーを用い、パルス幅：３０ｎsec（ＦＷＨＭ）、エネルギー密度：２２５ｍＪ／ｃｍ２、室温の条件下でレーザー照射２６して活性化させた。この活性化工程は、イオン注入によってポリシリコン相からアモルファスシリコン相に変化してしまったソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄのシリコン膜をポリシリコン相に再結晶化させる工程である。
【００６９】
その後、シリコン薄膜２５が積層された態様でポリシリコン膜２１ｐをフォトリソグラフィによりアイランド化し（ＳＦ６ガスを用いたドライエッチング）、その後、それらを覆うように８インチのＳｉＯ２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ２（５０％）の成膜条件でＳｉＯ２膜からなる厚さ１００ｎｍのゲート絶縁膜をスパッタ法で形成し、その後、そのゲート絶縁膜にフォトリソグラフィでコンタクトホール２７を形成し（フッ酸を用いたエッチング）、その後、アルミニウムからなる厚さ２００ｎｍの電極層をスパッタ法で形成し、フォトリソグラフィで各電極（ゲート電極１５ｇ、ソース電極１５ｓ、ドレイン電極１５ｄ）を形成した。その後、基板全体を５気圧（０．５ＭＰａ）・１５０℃の高圧水蒸気処理を６時間行って、実施例１の半導体装置を作製した。
【００７０】
（比較例１）
実施例１において、ポリシリコン膜２１ｐ上にシリコン薄膜２５を設けずにレーザー照射２６した他は、実施例１と同様にして比較例１の半導体装置を作製した。
【００７１】
（評価）
実施例１と比較例１の半導体装置の閾値電圧を測定した。この閾値電圧は、半導体アナライザーにより測定した。なお、確認実験として、実施例１及び比較例１の半導体装置のチャネル面積を１００％とした場合、それぞれのチャネル面積を５０％にした半導体装置と３０％にした半導体装置とをそれぞれ作製して比較する実験を行った。その結果、比較例１の半導体装置については、チャネル面積を１００％から、５０％、３０％と小さくするにしたがって閾値電圧が低下する傾向があった。この傾向は、実施例１の半導体装置についても僅かに見られたが、低下傾向の大きさは、比較例１についての確認実験結果の方が実施例１の確認実験結果の場合よりも著しく大きかった。
【００７２】
この理由は次のとおりである。汚染防止膜として作用するシリコン薄膜を設けていない比較例１及びその確認実験において、ソース側拡散領域及びドレイン側拡散領域から位置的に離れるほどドーピング元素の揮発に基づいた汚染の程度は減少するが、チャネル面積を５０％や３０％とした場合のように、チャネル領域が小さいとチャネル内の各場所とソース側拡散領域及びドレイン側拡散領域との距離が小さくなる。そのため、結果として、チャネル面積が小さくなるほどチャネル領域の平均的な汚染の度合が高くなるためであると考えられる。一方、汚染防止膜として作用するシリコン薄膜を設けた実施例１の半導体装置は、比較例１の半導体装置よりもチャネル領域の汚染が防がれているため、比較例１の場合に比べて閾値電圧の低下が著しく小さくなっている。こうしたことから、比較例１の半導体装置は閾値電圧が低下し、ばらつきが大きく、デバイスの信頼性が低下するものとなってしまう。
【図面の簡単な説明】
【００７３】
【図１】本発明の半導体装置の製造工程（その１）を示す説明図である。
【図２】本発明の半導体装置の製造工程（その２）を示す説明図である。
【図３】本発明の半導体装置の一例を示す模式的な断面図である。
【符号の説明】
【００７４】
１  半導体装置
１０  基材
１１  アンダーコート膜
１３  ポリシリコン半導体薄膜
１３ｓ  ソース側拡散領域
１３ｃ  チャネル領域
１３ｄ  ドレイン側拡散領域
１４  絶縁膜
１４ｇ  ゲート絶縁膜
１５ｓ  ソース電極
１５ｇ  ゲート電極
１５ｄ  ドレイン電極
１８  保護膜
２１ａ  アモルファスシリコン膜
２１ｐ  ポリシリコン膜
２２  レーザーアニール
２３  イオン注入マスク
２４  イオン注入
２５  シリコン薄膜
２６  レーザー
２７  コンタクトホール
２８  高圧水蒸気処理
【図１】
2010109290.tif 000003
【図２】
2010109290.tif 000004
【図３】
2010109290.tif 000005