(57)【要約】【課題】  複数のアナログ信号を選択して出力するアナログマルチプレクサでは、マルチプレクサ部の出力側の浮遊容量に電荷が蓄積されるために、次に選択した信号にこの蓄積された電荷に起因する誤差電圧が重畳し、正確な信号を出力することができなかったという課題を解決する。【解決手段】  マルチプレクサ部の出力側にこのマルチプレクサ部の出力を遮断するスイッチ３０を設け、このスイッチ３０の他端と共通電位点の間に第２のスイッチを設けて、マルチプレクサ部が信号を切り替える直前、あるいは直後に短時間スイッチ３０をオフにして、スイッチ３１をオンするようにした。浮遊容量１３に蓄積された電荷はスイッチ３１によって放電されるので、次に選択した信号に誤差電圧が重畳することがなくなる。【選択図】                    図１
2010109523.tif 000002
【特許請求の範囲】
【請求項１】
複数のアナログ信号が入力され、これら入力されたアナログ信号を選択して出力するマルチプレクサ部と、
前記マルチプレクサ部の出力端子にその一端が接続される第１のスイッチと、
前記第１のスイッチの他端と共通電位点の間に接続される第２のスイッチと、
前記マルチプレクサ部および前記第１、第２のスイッチを制御する制御信号発生部と、
を具備したことを特徴とするアナログマルチプレクサ。
【請求項２】
前記第１、および／または第２のスイッチはＦＥＴ(Field Effect Transistor)であることを特徴とする請求項１記載のアナログマルチプレクサ。
【請求項３】
前記第１のスイッチを経由した前記マルチプレクサ部の出力が入力されるバッファを具備したことを特徴とする請求項１若しくは請求項２記載のアナログマルチプレクサ。
【請求項４】
前記マルチプレクサ部の出力に関連するアナログ信号が入力され、このアナログ信号をデジタルデータに変換するＡＤ変換器を具備したことを特徴とする請求項１乃至請求項３いずれかに記載のアナログマルチプレクサ。
【請求項５】
前記制御信号発生部は、
基準クロックが入力され、前記マルチプレクサ部を制御する信号を発生するカウンタと、
前記基準クロックに関連する信号が入力される微分回路と、
前記微分回路の出力が入力されるトランジスタと、
前記トランジスタの出力が入力されるインバータと、
前記トランジスタの出力が入力されるバッファと、
を具備したことを特徴とする請求項１乃至請求項４いずれかに記載のアナログマルチプレクサ。
【請求項６】
前記制御信号発生部は、
基準クロックが入力され、前記マルチプレクサ部を制御する信号を発生するカウンタと、
前記制御信号の最下位ビットの信号が入力される第１の微分回路と、
前記第１の微分回路の出力が入力される第１のトランジスタと、
前記制御信号の最下位ビットの信号が入力される第１のインバータと、
前記第１のインバータの出力が入力される第２の微分回路と、
前記第２の微分回路の出力が入力され、そのコレクタが前記第１のトランジスタのコレクタと接続される第２のトランジスタと、
前記第１のトランジスタの出力が入力される第２のインバータと、
前記第１のトランジスタの出力が入力されるバッファと、
を具備したことを特徴とする請求項１乃至請求項４いずれかに記載のアナログマルチプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のアナログ信号を選択するアナログマルチプレクサに関し、特に前回以前に選択した信号に起因する誤差電圧を除去することができるアナログマルチプレクサに関するものである。
【背景技術】
【０００２】
図６に多チャンネルデータアクイジョン装置等で使用されるアナログマルチプレクサを示す。図６において、１０ａ、１０ｂ〜１０ｎはアナログ信号を出力するｎ個の信号源、Ｒａ、Ｒｂ〜Ｒｎはそれぞれ信号源１０ａ、１０ｂ〜１０ｎの出力抵抗である。信号源１０ａ〜１０ｎの出力信号はマルチプレクサ部１１に入力され、選択される。
【０００３】
マルチプレクサ部１１はＦＥＴなどで構成され、入力された複数のアナログ信号の１つを選択して出力する。この選択された信号はバッファ１２に入力され、このバッファ１２の出力はＡＤ変換器１４に入力される。１３はマルチプレクサ部１１の出力側に接続された配線等によって発生する等価的な浮遊容量である。
【０００４】
１５は制御信号発生部であり、クロック源１６から基準クロックが入力される。制御信号発生部１５はマルチプレクサ１１に切替信号を出力し、ＡＤ変換器１４にサンプリングクロックを出力する。この切替信号、サンプリングクロックは、ＴＴＬロジック信号等が用いられる。
【０００５】
このような構成において、制御信号発生部１５は信号源１０ａ〜１０ｎの出力を順番に選択する切替信号を出力する。マルチプレクサ部１１は切替信号に基づいて信号源１０ａ〜１０ｎの出力の１つを選択する。この選択された信号はバッファ１２を経由してＡＤ変換器１４に入力される。ＡＤ変換器１４は制御信号発生部１５が出力するサンプリングクロックに同期して、入力されたアナログ信号をデジタルデータに変換して出力する。このようにすることにより、簡単な構成で多数のアナログ信号をデジタルデータに変換して処理することができる。
【特許文献１】特開平５−３１５９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このようなアナログマルチプレクサには、次のような課題があった。図７を用いてこの課題を説明する。
【０００７】
図７において、Ｓａ〜Ｓｎはそれぞれマルチプレクサ部１１が信号源１０ａ〜１０ｎの出力信号の１つを選択している期間を表している。例えば、信号源１０ｍの出力信号は時刻ｔｍからｔｎの間選択され、信号源１０ｎの出力信号は時刻ｔｎからｔ１の間選択される。
【０００８】
２０、２２はそれぞれ信号源１０ｍ、１０ｎの出力信号の変化を表したグラフである。理想的には、バッファ１２の入力信号は時刻ｔｍからｔｎの間は２０のように変化し、時刻ｔｎからｔ１の間は２２のように変化する。
【０００９】
しかし、時刻ｔｍからｔｎの間、浮遊容量１３は信号源１０ｍの出力信号で充電される。この電荷はすぐには放電されないので、時刻ｔｎ以降も２１のように徐々に減衰する誤差電圧が発生する。このため、時刻ｔｎからｔ１の間にバッファ１２に入力される電圧は信号源１０ｎの出力信号２２と誤差電圧２１が加算された２３の信号になり、誤差が発生する。そのため、正確なデジタルデータを得ることができないという課題があった。
【００１０】
特に、信号源１０ａ〜１０ｎの出力抵抗Ｒａ〜Ｒｎが大きいと浮遊容量１３に充電された電荷は放電し難くなるので、以前に選択されたチャンネルの誤差電圧が蓄積し、選択された信号の誤差が大きくなってしまうという課題もあった。
【００１１】
従って本発明の目的は、浮遊容量に充電された電荷を強制的に放電させることにより、誤差電圧に起因する誤差が発生することがないアナログマルチプレクサを提供することにある。
【課題を解決するための手段】
【００１２】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
複数のアナログ信号が入力され、これら入力されたアナログ信号を選択して出力するマルチプレクサ部と、
前記マルチプレクサ部の出力端子にその一端が接続される第１のスイッチと、
前記第１のスイッチの他端と共通電位点の間に接続される第２のスイッチと、
前記マルチプレクサ部および前記第１、第２のスイッチを制御する制御信号発生部と、
を具備したものである。前回選択した信号に起因する誤差電圧の影響を除去できる。
【００１３】
請求項２記載の発明は、請求項１記載の発明において、
前記第１、および／または第２のスイッチとしてＦＥＴ(Field Effect Transistor)を用いたものである。制御が容易で寿命を長くすることができる。
【００１４】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記第１のスイッチを経由した前記マルチプレクサ部の出力が入力されるバッファを具備したものである。後続回路の入力インピーダンスが高くても、動作に影響を与えない。
【００１５】
請求項４記載の発明は、請求項１乃至請求項３いずれかに記載の発明において、
前記マルチプレクサ部の出力に関連するアナログ信号が入力され、このアナログ信号をデジタルデータに変換するＡＤ変換器を具備したものである。デジタルデータが得られる。
【００１６】
請求項５記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、
前記制御信号発生部は、
基準クロックが入力され、前記マルチプレクサ部を制御する信号を発生するカウンタと、
前記基準クロックに関連する信号が入力される微分回路と、
前記微分回路の出力が入力されるトランジスタと、
前記トランジスタの出力が入力されるインバータと、
前記トランジスタの出力が入力されるバッファと、
を具備したものである。制御信号発生部の構成を簡単にできる。
【００１７】
請求項６記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、
前記制御信号発生部は、
基準クロックが入力され、前記マルチプレクサ部を制御する信号を発生するカウンタと、
前記制御信号の最下位ビットの信号が入力される第１の微分回路と、
前記第１の微分回路の出力が入力される第１のトランジスタと、
前記制御信号の最下位ビットの信号が入力される第１のインバータと、
前記第１のインバータの出力が入力される第２の微分回路と、
前記第２の微分回路の出力が入力され、そのコレクタが前記第１のトランジスタのコレクタと接続される第２のトランジスタと、
前記第１のトランジスタの出力が入力される第２のインバータと、
前記第１のトランジスタの出力が入力されるバッファと、
を具備したものである。制御信号発生部の構成を簡単にできる。
【発明の効果】
【００１８】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４、５および６の発明によれば、複数のアナログ信号が入力され、これらのアナログ信号を選択して出力するマルチプレクサ部の出力側に第１のスイッチを設け、この第１のスイッチの他端と共通電位点の間に第２のスイッチを設けて、選択する信号を切り替える直前あるいは直後に前記第１のスイッチをオフに、第２のスイッチをオンにするようにした。
【００１９】
マルチプレクサ部の出力側の浮遊容量に蓄積された電荷を放電させることができるので、誤差電圧が次に選択した信号に重畳することがなくなる。そのため、正確な信号を出力することができるという効果がある。
【発明を実施するための最良の形態】
【００２０】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るアナログマルチプレクサの構成を示す構成図である。なお、図６と同じ要素には同一符号を付し、説明を省略する。
【００２１】
図１において、３０はＦＥＴ(Field Effect Transistor)で構成されたスイッチであり、マルチプレクサ部１１の出力端子とバッファ１２の入力端子に接続されている。３１は３０と同様のスイッチであり、スイッチ３０の他端と共通電位点との間に接続される。３２は制御信号発生部であり、クロック源１６から基準クロックが入力され、マルチプレクサ部１１に切替信号を、ＡＤ変換器１４にサンプリングクロックを出力する。また、スイッチ３０、３１のオンオフを制御する。スイッチ３０は第１のスイッチに、スイッチ３１は第２のスイッチに相当する。
【００２２】
スイッチ３０、３１の部分を除くと、動作は図６のアナログマルチプレクサと同じである。制御信号発生部３２はマルチプレクサ部１１に切替信号を出力する。マルチプレクサ部１１はこの切替信号に基づいて信号源１０ａ〜１０ｎの１つを選択し、選択した信号源の出力信号をバッファ１２に出力する。
【００２３】
バッファ１２は入力された信号をＡＤ変換器１４に出力する。ＡＤ変換器１４は制御信号発生部３２が出力するサンプリングクロックに同期して、入力されたアナログ信号をデジタルデータに変換する。切替信号で信号源１０ａ〜１０ｎを順番に選択することにより、多数のアナログ信号をデジタルデータに変換することができる。
【００２４】
スイッチ３０と３１は相補的に動作する。すなわち、スイッチ３０がオンのときはスイッチ３１はオフにされ、スイッチ３０がオフのときはスイッチ３１はオンにされる。
【００２５】
制御信号発生部３２は、切替信号を変更した直後に、短時間だけスイッチ３０をオフに、スイッチ３１をオンにする。このため、浮遊容量１３に蓄積された電荷はスイッチ３１を介して全て放電し、浮遊容量１３の両端電圧は０になる。
【００２６】
その後、制御信号発生部３２はスイッチ３１をオフにし、スイッチ３０をオンにする。浮遊容量１３は、変更された切替信号によって選択された信号源の出力信号で充電される。
【００２７】
このように、この実施例では切替信号を変更した直後にスイッチ３１をオンにして、浮遊容量１３に充電された電荷を放電するようにした。そのため、直前に選択された信号に起因する誤差電圧が発生することがなくなり、正確な信号を得ることができる。
【００２８】
なお、この実施例ではスイッチ３０、３１としてＦＥＴで構成されたスイッチを用いたが、機械的なスイッチ等他のスイッチを用いることもできる。要は、オン、オフが可能なスイッチであればよい。但し、ＦＥＴは電圧でオンオフを制御できるので、制御が容易になる。また、機械的な接点がないので、寿命が長いという特徴がある。
【００２９】
また、浮遊容量１３の容量値は小さいので、スイッチ３１をオンし、スイッチ３０をオフする時間は極短時間でよい。そのため、マルチプレクサ部１１が信号源を変更する周期が長くなることはない。
【００３０】
また、この実施例ではマルチプレクサ部１１が信号を切り替えた直後にスイッチ３０をオフ、３１をオンするようにしたが、切り替える直前であってもよい。
【００３１】
また、バッファ１２は必ずしも必要な要素ではなく、場合によっては省いてもよい。但し、バッファ１２があると出力インピーダンスを低くできるので、入力インピーダンスが高い回路を接続できる。さらに、デジタルデータに変換する必要がなければ、ＡＤ変換器１４は省いてもよい。
【００３２】
図２に、制御信号発生部３２の構成を示す。なお、マルチプレクサ部１１が選択できる信号源の数を最大４とした。図２において、４０はカウンタであり、そのクロック端子には基準クロックが入力される。Ａ０、Ａ１はカウンタ４０のカウント出力であり、切替信号としてマルチプレクサ部１１に出力される。
【００３３】
４１はバッファであり、基準クロックが入力される。バッファ４０の出力は、抵抗とコンデンサで構成される微分回路４２に入力される。微分回路４２の出力は、抵抗を介してトランジスタ４３のベースに入力される。
【００３４】
トランジスタ４３のエミッタは共通電位点に接続され、コレクタは抵抗４４を介して正電源Ｖｃｃに接続される。４５はインバータであり、トランジスタ４３のコレクタ電圧、すなわちトランジスタ４３の出力が入力される。４６はバッファであり、トランジスタ４３の出力が入力される。インバータ４５の出力は制御信号としてスイッチ３１に出力され、バッファ４６の出力はスイッチ３０に出力される。
【００３５】
次に、図３を用いて図２の信号発生部の動作を説明する。図３（Ａ）、（Ｂ）はそれぞれ切替信号Ａ０、Ａ１、（Ｃ）は基準クロックの波形である。カウンタ４０は基準クロックを分周して切替信号Ａ０、Ａ１を生成する。この切替信号より、マルチプレクサ部１１は信号源１０ａ〜１０ｄのいずれかを選択する。
【００３６】
（Ｄ）は微分回路４２の出力である。基準クロックの立ち上がりで正のパルス、立ち下がりで負のパルスを出力する。（Ｅ）はトランジスタ４３のコレクタ電流である。微分回路４２の正パルスのときのみトランジスタ４３がオンし、コレクタ電流が流れる。コレクタ電流が流れると、トランジスタ４３の出力は低レベルになる。
【００３７】
（Ｆ）はインバータ４５の出力波形である。トランジスタ４３の出力はインバータ４５で反転されるので、コレクタ電流が流れる期間のみ高レベルになる。この高レベル期間中にスイッチ３１はオンになり、浮遊容量１３に蓄積された電荷は放電される。
【００３８】
（Ｇ）はバッファ４６の出力波形である。インバータ４５の出力波形とは逆相になっている。この低レベル期間中にスイッチ３０はオフになり、マルチプレクサ部１１の出力を遮断する。
【００３９】
図４に制御信号発生部３２の他の構成を示す。なお、図２と同じ要素には同一符号を付し、説明を省略する。図４において、バッファ４１にはカウンタ４０の最下位ビットＡ０が入力される。このＡ０は、マルチプレクサ部１１に入力される切替信号の最下位ビットでもある。
【００４０】
４７はインバータであり、カウンタ４０の出力の最下位ビットＡ０が入力される。４８は微分回路であり、インバータ４７の出力が入力される。４９はそのコレクタがトランジスタ４３のコレクタと接続され、エミッタが共通電位点に接続されたトランジスタである。
【００４１】
なお、微分回路４２、４８はそれぞれ第１、第２の微分回路に相当し、トランジスタ４３、４９はそれぞれ第１、第２のトランジスタに相当する。また、インバータ４７、４５はそれぞれ第１、第２のインバータに相当する。
【００４２】
次に、図５を用いて図４の信号発生部の動作を説明する。図５（Ａ）、（Ｂ）はそれぞれ切替信号Ａ０、Ａ１である。（Ｃ）は微分回路４２出力であり、信号Ａ０の立ち上がりで正のパルス、立ち下がりで負のパルスを出力する。（Ｄ）はトランジスタ４３のコレクタ電流である。微分回路４２の正パルスのときのみトランジスタ４３がオンし、コレクタ電流が流れる。
【００４３】
（Ｅ）はインバータ４７の出力であり、切替信号Ａ０とは逆相になる。（Ｆ）は微分回路４８の出力である。切替信号Ａ０はインバータ４７で反転されるので、微分回路４８の出力は微分回路４２の出力とは逆相になる。
【００４４】
（Ｇ）はトランジスタ４９のコレクタ電流である。微分回路４８の出力が正の時のみコレクタ電流が流れる。（Ｈ）、（Ｉ）はそれぞれインバータ４５、バッファ４６の出力であり、図３の（Ｆ）、（Ｇ）と同じ波形になる。
【００４５】
なお、図２の制御信号発生部は構成は簡単であるが、カウンタ４０の出力が変化するタイミングとインバータ４５の出力パルスのタイミングを合わせなければならないという煩わしさがある。例えば、カウンタ４０の出力が基準クロックの立ち下がりで変化するものであれば、バッファ４１の代わりにインバータを用いなければならない。
【００４６】
図４の制御信号発生部は、構成は若干複雑ではあるが、カウンタ４０の最下位ビットＡ０の変化で直接スイッチ３０、３１を制御するパルスを生成しているので、このような煩わしさがないという利点がある。
【００４７】
なお、カウンタ４０のビット数を増やすことにより、４つ以上の信号を選択するアナログマルチプレクサに適用することもできる。
【００４８】
また、図１実施例ではバッファ１２の出力をＡＤ変換器１４に入力するようにしたが、他の信号処理装置に入力するようにしてもよい。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施例を示す構成図である。
【図２】制御信号発生部の一実施例を示す構成を図である。
【図３】制御信号発生部の動作を説明するための特性図である。
【図４】制御信号発生部の他の実施例を示す構成を図である。
【図５】制御信号発生部の動作を説明するための特性図である。
【図６】従来のアナログマルチプレクサの構成図である。
【図７】従来の課題を説明するための特性図である。
【符号の説明】
【００５０】
１０ａ〜１０ｎ  信号源
１１  マルチプレクサ部
１２  バッファ
１３  浮遊容量
１４  ＡＤ変換器
１６  クロック源
３０、３１  スイッチ
３２  制御信号発生部
４０  カウンタ
４１、４６  バッファ
４２、４８  微分回路
４３、４９  トランジスタ
４５、４７  インバータ
４４  抵抗
【図１】
2010109523.tif 000003
【図２】
2010109523.tif 000004
【図３】
2010109523.tif 000005
【図４】
2010109523.tif 000006
【図５】
2010109523.tif 000007
【図６】
2010109523.tif 000008
【図７】
2010109523.tif 000009