(57)【要約】      （修正有）【課題】基板上に化合物半導体層を平坦でかつ不純物分布が均一になるように成長させることができるIII−Ｖ族窒化物系半導体基板を提供する。【解決手段】自立したIII−Ｖ族窒化物系半導体基板の表面の任意の位置においてフォトルミネッセンスを測定してそのバンド端ピークの発光強度をＮ１とし、前記測定位置に対応する同一基板上の裏面側のバンド端ピークの発光強度をＮ２としたときに、その強度比α＝Ｎ１／Ｎ２が０．０１≦α≦０．９８となるときに良品歩留のIII−Ｖ族窒化物系半導体基板とする。【選択図】図３
2010199598.tif 000002
【特許請求の範囲】
【請求項１】
表裏両面が鏡面に研磨された、自立したIII−Ｖ族窒化物系半導体結晶からなり、その表面の任意の測定位置におけるフォトルミネッセンス測定のバンド端ピークの発光強度をＮ１とし、前記測定位置に対応する裏面側のバンド端ピークの発光強度をＮ２としたときに、その強度比α＝Ｎ１／Ｎ２が０．０１≦α≦０．９８であることを特徴とするIII−Ｖ族窒化物系半導体基板。
【請求項２】
前記強度比αが０．１≦α≦０．５であることを特徴とする請求項１記載のIII−Ｖ族窒化物系半導体基板。
【請求項３】
前記半導体結晶が六方晶系を有する窒化ガリウム単結晶であり、その表面がＣ面のガリウム面であることを特徴とする請求項１記載のIII−Ｖ族窒化物系半導体基板。
【請求項４】
前記半導体結晶が、ｎ型の不純物がドーピングされた導電性結晶であることを特徴とする請求項１記載のIII−Ｖ族窒化物系半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III−Ｖ族窒化物系半導体基板に係り、特に、基板上に化合物半導体層を平坦でかつ不純物分布が均一になるように成長させることができるIII−Ｖ族窒化物系半導体基板に関するものである。
【背景技術】
【０００２】
窒化物系半導体材料は、バンドギャップが大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への応用が盛んに行われている。窒化物半導体系素子は、有機金属気相成長法（ＭＯＶＰＥ）、分子線気相成長法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）などの気相成長法を用いて、下地基板上にエピタキシャル成長を行うことにより得られる。しかし、これらの成長方法にて得られた結晶中には、多数の結晶欠陥が存在している。この理由として、窒化物半導体の格子定数と整合する異種下地基板がないことが挙げられる。そのため、窒化物半導体と格子定数が整合する同種の自立基板（例えば、ＧａＮ自立基板）が要望されている。
【０００３】
ＧａＮのエピタキシャル成長方法における結晶欠陥の低減技術としては、ＥＬＯ（Epitaxial Lateral Overgrowth）法などが知られている（例えば、特許文献１参照）。ＥＬＯ法は、下地基板にストライプ状開口部を有するマスクを作製し、開口部にＧａＮの初期成長核を選択成長させることにより低転位のＧａＮ層を得る技術である。下地基板にＥＬＯ法でＧａＮ層を形成後、下地基板を除去することで、良質のＧａＮ自立基板が得られる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２５１２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記の方法等で得られたＧａＮ自立基板においても、ＧａＮ自立基板の表面平坦性、不純物分布および基板の反り等に関して問題が残されていた。例えば、ＧａＮ自立基板の表面平坦性が悪い、不純物分布が悪い、あるいは反りが大きいと、そのＧａＮ自立基板上にＭＯＶＰＥ法で発光素子用のエピタキシャル層を成長させても、成長層の表面平坦性及び不純物分布が悪くなる。このため、複数個のチップに切り出して発光素子を複数作製した場合、個々の発光素子の発光強度は同じＧａＮ自立基板から形成したにもかかわらず、大きくばらついてしまう。また、そのような基板上にリソグラフィを施すことが困難になり、デバイスの良品取得率に大きく影響する。
【０００６】
従って、本発明の目的は、前記従来技術の問題点を解消し、基板上に化合物半導体層を平坦でかつ不純物分布が均一になるように成長させることができるIII−Ｖ族窒化物系半導体基板を提供することにある。
【課題を解決するための手段】
【０００７】
本発明者は、前記課題を解決すべく鋭意研究を重ね、ＧａＮ自立基板のフォトルミネッセンス（以下、ＰＬという）測定から得られたＧａＮ自立基板のバンド端発光ピークの表裏の強度比がＧａＮ自立基板上に製造した光デバイスの良品取得率を左右するという知見を見出し、かかる知見に基づき本発明を完成させた。
【０００８】
即ち、本発明のIII−Ｖ族窒化物系半導体基板は、表裏両面が鏡面に研磨された、自立したIII−Ｖ族窒化物系半導体結晶からなり、その表面の任意の測定位置におけるＰＬ測定のバンド端ピークの発光強度をＮ１とし、前記測定位置に対応する裏面側のバンド端ピークの発光強度をＮ２としたときに、その強度比α＝Ｎ１／Ｎ２が０．０１≦α≦０．９８であることを特徴とする。
【０００９】
ここで、バンド端ピークの発光強度とは、該半導体結晶から放射されるＰＬスペクトルにおいて、該半導体結晶のバンドギャップエネルギーに実質的に相当するエネルギーに対応したＰＬのピークの強度のことをいう。
【００１０】
前記強度比αは０．１≦α≦０．５とすることが好ましい。
【００１１】
前記半導体結晶が六方晶系を有する窒化ガリウム単結晶であり、その表面がＣ面のガリウム面とすることができる。
【００１２】
前記半導体結晶をｎ型の不純物がドーピングされた導電性結晶とすることができる。ｎ型とするための不純物としては、Ｓｉ，Ｏ２等が挙げられる。
【発明の効果】
【００１３】
本発明によれば、ＰＬにおける強度比を規定することによって、化合物半導体成長および自立した基板に必要な特性を有するIII−Ｖ族窒化物系半導体基板を提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】各実施例で作製するＬＥＤの構造を示す模式図である。
【図２】実施例２のＧａＮ自立基板の表裏のＰＬスペクトルを示す図である。
【図３】実施例１〜９についてのＰＬのα値とＬＥＤ良品取得率との相関を表すグラフである。
【発明を実施するための形態】
【００１５】
ＧａＮ自立基板上に形成された光デバイスの良品取得率を左右する基板特性として、表面の平坦度、結晶品質等が挙げられ、良品取得率を向上させるためには、これらの平坦度、結晶品質等が良くなければならない。しかし、このような基板特性をそれぞれ調べて、それぞれに対応する良品取得率を調査するよりは、ＰＬ強度比を調べるほうが容易である。
【００１６】
本実施形態では、レーザ光をＧａＮ自立基板に入射してＧａＮ自立基板からの発光強度を観察するものであり、具体的には、ＧａＮ自立基板自身の表裏のバンド端発光（ピーク波長３５６ｎｍ）ピークのＰＬ（Photo Luminescence）強度比に注目する。
ＰＬ強度は基板表面の加工ダメージ層、基板のキャリア濃度および結晶欠陥に左右される。加工歪や結晶欠陥が膜中に存在するとバンド端発光強度は強くなったり、弱くなったりする。例えば、膜中の結晶欠陥や不純物は、バンドギャップ中に準位を形成し、結晶中のキャリア密度を増加させてしまう。そのため、励起光源が同じパワー密度ならキャリア密度が多いほうがＰＬ強度は増加する。
【００１７】
ＧａＮ自立基板は、サファイア基板上にＭＯＶＰＥ法でＧａＮ層を形成し、転位を低減するＥＬＯ技術などを行った後、ＨＶＰＥ法で膜厚を厚くする。その後、サファイア基板を除去し、ＧａＮ自立基板となる。したがって、ＧａＮ自立基板中の欠陥密度は、成長方向（表面側）に進むにつれて減少していく。つまり裏面側は表面に比べて結晶品質が悪い。結晶欠陥例えば結晶格子の周期性が線状にずれた転位は、ずれることにより結晶格子に応力が働く。この応力が表面と裏面とで異なると反りの原因にもなり得る。このような結晶欠陥には、バンドギャップ中に発光サイトを作ることが知られている。つまり基板の裏面側では、結晶品質の面からみるとＰＬ測定バンド端発光ピーク強度が減少する。しかし、成長初期界面においては不純物原子が表面に比べて多くなる傾向があり、不純物原子濃度は膜の厚さ方向で偏析している。このため、基板裏面側は表面に比べてＰＬ強度は大きくなる傾向がある。
【００１８】
ＧａＮ自立基板の表面の任意の測定位置におけるＰＬ測定のバンド端ピークの発光強度Ｎ１と表面の測定位置に対応する同一基板上の裏面側のバンド端ピーク強度Ｎ２の強度比αが所定の範囲外であると、デバイスの良品取得率が悪くなる。後述する実施例の結果からも分かるように、α＜１、好ましくは０．１≦α≦０．５の範囲であればデバイスの良品取得率が優れたものとなる。
【００１９】
なお、自立基板とは、自らの形状を保持でき、ハンドリングに不都合が生じない程度の強度を有する基板をいう。このような強度を具備するようにするため、自立基板の厚みは２００μｍ以上であることが好ましい。また素子形成後の劈開の容易性等を考慮し、自立基板の厚さを１ｍｍ以下とするのが好ましい。１ｍｍを超えると劈開が困難となって劈開面に凹凸が生じ、その結果、たとえば半導体レーザ等に適用した場合、反射のロスによるデバイス特性の劣化が問題となるからである。
[実施例]
【００２０】
（ＧａＮ自立基板の作製）
ＧａＮ自立基板を、以下の方法により作製した。
まず、φ２インチＣ面サファイア基板上にＨＶＰＥ法でＧａＣｌ、窒素、水素、アンモニア混合ガスを１０００℃以上に加熱されたサファイア基板上に吹き付けてＧａＮ単結晶層を約３３０μｍ成長させた。成長したＧａＮ層は、表面がＣ面のガリウム面である。
なお、当該ＧａＮ層には、ｎ型の不純物をドーピングした。
【００２１】
次に、ＧａＮ厚膜層を自立基板とするため、ＢＮやダイヤモンド粒度のサイズが大きい（粒度１００番台から６００番台）もので、サファイア基板などを荒削りし、更にＢＮやダイヤモンド粒度のサイズが小さい粒度（粒度１０００番台以上）で丁寧に研磨し、サファイア基板を除去した。これにより、基板の裏面は鏡面に研磨された。次に基板の表面を、前述の方法で研磨し、基板表面も裏面同様に鏡面に研磨した。表１に自立基板研磨時に使用した研磨材を示す。
【００２２】
【表１】
2010199598.tif 000003
【００２３】
本実施例では９種類の特徴を持ったｎ型ＧａＮ自立基板（Ｎｏ．１〜９）を作製し、それぞれについてＬＥＤデバイスの良品取得率とＰＬ測定のα値との関係を調査した。それぞれの特徴を持ったＧａＮ自立基板を作製するため、ＧａＮ自立基板の表裏面側の研磨工程において研磨条件を変化させて作製した。例えば基板裏面（Ｎ面）の平坦性が劣る基板は、鏡面仕上げ工程において、ダイヤモンド研磨材の粒度が１０００番台以下で研磨すると平坦度が劣る基板になる。同様に基板表面の平坦性が劣る基板は、表面の鏡面仕上げ工程においてダイヤモンド研磨材の粒度が小さいもので研磨し作製した。基板厚さ１０μｍ以上のばらつきをもたせるには、表裏面の一方もしくは両方の研磨工程において加重の重さを不均一にして研磨することで作製した。欠陥密度が高い基板を作製するには、ＨＶＰＥ法でＧａＣｌ、窒素、水素、アンモニア混合ガスを１０００℃以上に加熱されたサファイア基板上に吹き付けてＧａＮ厚膜層を成長時にＧａＣｌとアンモニアの比率（Ｖ／III比）、成長温度を変化させることで結晶欠陥（貫通転位）が１０８から１０９[ｃｍ−２]のＧａＮ自立基板を作製した。
【００２４】
（ＰＬプロファイルの測定）
次に、９種類の特徴を持ったＧａＮ自立基板のＰＬプロファイルをＨｅ−Ｃｄレーザ（波長：３２５ｎｍ）を用いて室温で測定した。
本測定において、基板表面におけるＧａＮバンド端発光（ピーク波長３５６ｎｍ）の発光強度Ｎ１と、同一位置に対応する裏面のＰＬ測定のＧａＮバンド端発光強度Ｎ２の比α＝Ｎ１／Ｎ２を、各特徴をもった基板ごとに求めた。測定は基板の中央と周辺部４点の計５点の平均とした。実施例１〜実施例９において、同一基板内であれば測定位置に依らずαはほぼ同一の値が得られた。
【００２５】
（ＬＥＤ構造の作製）
図１を参照して、前記各基板を用いたＬＥＤの作製方法を説明する。
ＬＥＤ構造の作製にはＭＯＶＰＥ法を用いた。ＬＥＤ構造はＩｎＧａＮなどの多重量子井戸層である。有機金属原料として、トリメチルガリウム（ＴＭＧ），トリメチルアルミニウム（ＴＭＡ），トリメチルインジウム（ＴＭＩ），ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。ガス原料として、アンモニア（ＮＨ３），シラン（ＳｉＨ４）を用いた。また、キャリアガスとして、水素及び窒素を用いた。
【００２６】
まず、前記の９種類の特徴を有するｎ型ＧａＮ自立基板１上に、活性層として、厚さ３ｎｍのＩｎ０．１５Ｇａ０．８５Ｎ井戸層１１が３層と、厚さ１０ｎｍのＧａＮ障壁層１２が４層から成る多重量子井戸構造（ＭＱＷ）を有するＩｎＧａＮ系活性層１０を形成した。このとき、それぞれの井戸層１１及び障壁層１２形成後に成長中断をおいた。その上部には、ｐ型Ａｌ０．１Ｇａ０．９Ｎクラッド層２１、ｐ型ＧａＮコンタクト層２２をこの順で形成した。また、ｎ型ＧａＮ自立基板１の裏面にＴｉ／Ａｌから成るｎ側電極２４を形成した。さらに、ｐ型ＧａＮコンタクト層２２上にはｐ側電極２５を形成した。
これより、図１に示す構造のＬＥＤが得られた。
【００２７】
次に、基板の周辺２ｍｍの領域を除く基板面内でのＬＥＤチップの良品取得率を評価した。チップの良品取得率を決める要因としては、フォトリソグラフィプロセスでの物理的要因に起因するもの、発光輝度のばらつき、発光波長のばらつき、駆動電圧のばらつき、耐圧のばらつき、素子寿命、など種々あるが、ここではこれらを総合した良品取得率と定義した。
【実施例１】
【００２８】
基板Ｎｏ．１は裏面粗さが１μｍ以上ある。基板Ｎｏ．１の表裏面は鏡面である。表面は鏡面研磨後加工歪を除去することを目的としてウェットエッチング法を行った。ウェットエッチングのエッチャントには燐酸を用いた。エッチング条件は、２４０℃、２時間とした。基板Ｎｏ．１の表面の加工ひずみはＸＲＤ測定より表面には存在しないことを確認した。基板Ｎｏ．１は基板裏面の平坦性が劣っており、表面段差計により測定したところ平均粗さは１μｍ以上あった。表面の平坦性度は数ｎｍであった。この裏面平坦度が悪い基板Ｎｏ．１のα値は０．０１であった。基板Ｎｏ．１上に前記の方法でＬＥＤを作製し良品取得率を調べたところ、ＬＥＤデバイスの良品取得率は２５％であった。
【実施例２】
【００２９】
基板Ｎｏ．２では、表面に加工歪がある。成長工程は実施例１と同じである。基板研磨工程の条件は表１と同じである。基板表裏面鏡面研磨後ウェットエッチングを行っていないため基板表面には研磨による加工歪が存在していた。基板表裏面の平坦度は数ｎｍ程度であった。
図２に、この実施例の鏡面研磨されたＧａＮ自立基板の表裏のＰＬスペクトルを示す。この図からも明らかなように、波長３５６ｎｍでの裏面側ＰＬ強度は１．４×１０６（ａ．ｕ．）、表面側ＰＬ強度は０．１８×１０６（ａ．ｕ．）であり、強度比のα値は０．１３であった。
基板Ｎｏ．２上に前記の方法でＬＥＤを作製し良品取得率を調べたところ、ＬＥＤデバイスの良品取得率は６５％であった。
【実施例３】
【００３０】
基板Ｎｏ．３は、ＧａＮ厚膜成長時の成長温度を１０００℃から９００℃に温度を下げて、成長させた。成長温度以外の基板成長工程の条件は実施例１と同じである。基板研磨工程の条件は表１と同じである。基板Ｎｏ．３は、表裏面鏡面研磨後、ウェットエッチング処理を行った。ウェットエッチング後表面のＸＲＤ（Ｘ線回折）測定したところ、ＸＲＤから見積もられた転位は従来の成長条件で作製できるＧａＮ自立基板より１．５倍程度大きかった。基板Ｎｏ．３の基板表裏面の平坦度は数ｎｍ程度であった。基板Ｎｏ．３のα値は０．２であった。基板Ｎｏ．３上に前記の方法でＬＥＤを作製し良品取得率を調べたところ、ＬＥＤデバイスの良品取得率は７７％であった。
【実施例４】
【００３１】
基板Ｎｏ．４では、表裏面鏡面研磨後に面内で平均１０μｍ以上の膜厚差があった。基板成長工程の条件は実施例１と同じである。基板研磨工程は基板表裏面の鏡面研磨時の加工圧力のバランスを変えて研磨した以外、研磨工程条件は表１と同じである。表裏面鏡面研磨後ウェットエッチング処理を行ったため、基板表面には加工歪がなかった。基板表裏面の平坦度は数ｎｍであり、基板Ｎｏ．４のα値は０．３９であった。基板Ｎｏ．４上に前記の方法でＬＥＤを作製し良品取得率を調べたところ、ＬＥＤデバイスの良品取得率は７８％であった。
【実施例５】
【００３２】
基板Ｎｏ．５は、基板表面平坦度が数ｎｍと良い基板である。基板成長工程の条件は実施例１と同じである。基板研磨工程の条件は表１と同じである。基板表裏面研磨後ウェットエッチング処理を行ったため、表面には加工歪がなかった。基板Ｎｏ．５のα値は０．４９であった。基板Ｎｏ．５上に前記の方法でＬＥＤを作製し良品取得率を調べたところ、ＬＥＤデバイスの良品取得率は８２％であった。
【実施例６】
【００３３】
基板Ｎｏ．６は、ＨＶＰＥの原料ガスの純度を落としてＧａＮ厚膜を成長させた基板である。原料ガスの純度を落とす以外の成長工程の条件は実施例１と同じである。基板研磨工程の条件は表１と同じである。基板Ｎｏ．６をＸＲＤ測定したところ、ＸＲＤから見積もられる転位は従来と同程度であった。基板表裏面を鏡面研磨後、ウェットエッチング処理を行ったため、基板表面には加工歪がなかった。基板表裏面の平坦度は数ｎｍであり、基板Ｎｏ．６のα値は０．７７であった。基板Ｎｏ．６上に前記の方法でＬＥＤを作製し良品取得率を調べたところ、ＬＥＤデバイスの良品取得率は４９％であった。
【実施例７】
【００３４】
基板Ｎｏ．７は、基板表面の平坦度が数百ｎｍと悪い基板である。基板成長工程は実施例１と同じであるが、基板研磨工程の表面鏡面の研磨時に用いたダイヤモンド研磨材の粒度を１０００番台と落として研磨した基板である。その他の研磨工程の条件は表１と同じである。鏡面研磨後、基板表面にウェットエッチング処理を行ったため、基板表面には加工歪はなかった。基板裏面の平坦度は数ｎｍであり、基板Ｎｏ．７のα値は０．９８であった。基板Ｎｏ．７上に前記の方法でＬＥＤを作製し良品取得率を調べたところ、ＬＥＤデバイスの良品取得率は４７％であった。
【実施例８】
【００３５】
基板Ｎｏ．８は、基板表面の平坦度が数μｍであり、実施例７の基板よりさらに表面粗さが悪い基板である。基板成長工程は実施例１と同じであるが、研磨工程の基板表面研磨時のダイヤモンド研磨材の粒度を８００番台に落とした。その他の研磨工程の条件は表１と同じである。鏡面研磨後、基板表面はウェットエッチング処理を行ったため、基板表面には加工歪はなかった。基板Ｎｏ．８のα値は、１．０５であった。基板Ｎｏ．８上に前記の方法でＬＥＤを作製し良品取得率を調べたところ、ＬＥＤデバイスの良品取得率は１０％であった。
【実施例９】
【００３６】
基板Ｎｏ．９は基板表面に研磨傷が残存している基板である。基板Ｎｏ．９の鏡面研磨後の表面をＡＦＭ(atomic force microscope;原子間力顕微鏡)観察したところ深さ３ｎｍ程度のスクラッチが多数存在していた。本実施例は鏡面研磨後のウェットエッチング時間を１時間と短くした。その他の基板成長工程や研磨工程の各条件は実施例１と同じである。基板Ｎｏ．９のα値は、１．２５であった。基板Ｎｏ．９上に前記の方法でＬＥＤを作製し良品取得率を調べたところ、ＬＥＤデバイスの良品取得率は１０％であった。
【００３７】
図３に、実施例１〜９についてのＰＬのα値とＬＥＤ良品取得率との相関を示す。
ＬＥＤチップの良品取得率を左右する要因は多数あるにもかかわらず、図３より、ＰＬのα値と良い相関を示し、α値が１を超えると、ＬＥＤチップの良品歩留りは極端に低下することが確認できた。高いＬＥＤチップの良品歩留りを得るためには、α値は０．１≦α≦０．５の範囲にあることが望ましいことが分かった。
【符号の説明】
【００３８】
１  ｎ型ＧａＮ自立基板
１０  ＩｎＧａＮ系活性層
１１  ＩｎＧａＮ井戸層
１２  ＧａＮ障壁層
２１  ｐ型ＡｌＧａＮクラッド層
２２  ｐ型ＧａＮコンタクト層
２４  ｎ側電極
２５  ｐ側電極
【図１】
2010199598.tif 000004
【図２】
2010199598.tif 000005
【図３】
2010199598.tif 000006