(57)【要約】【課題】カラーフィルターやオンチップレンズ等を良好な状態で形成することを可能にする、固体撮像素子の構造を提供する。【解決手段】受光部が形成された半導体層の上に、カラーフィルター３４又はオンチップレンズ３５が、少なくとも形成され、固体撮像素子のチップ３３の下面側で配線基板３１に電気的に接続されている固体撮像素子を構成する。【選択図】図７
2010199602.tif 000002
【特許請求の範囲】
【請求項１】
受光部が形成された半導体層の上に、カラーフィルター又はオンチップレンズが、少なくとも形成され、
固体撮像素子のチップの下面側で配線基板に電気的に接続されている
固体撮像素子。
【請求項２】
前記配線基板に、さらに前記固体撮像素子のチップ以外の半導体チップが電気的に接続されている請求項１に記載の固体撮像素子。
【請求項３】
前記配線基板と前記固体撮像素子のチップとがバンプを介して接続されている請求項２に記載の固体撮像素子。
【請求項４】
前記半導体層の下に、絶縁層内に配線層が形成されて成る配線部が設けられている請求項１に記載の固体撮像素子。
【請求項５】
半導体層に固体撮像素子の受光部が形成されたチップの下面側を配線基板に電気的に接続する工程と、
前記チップの周囲の凹部に埋め込み材を埋め込む工程と、
表面を平坦化した後、前記チップ及び前記埋め込み材の上に、レジストを塗布する工程と、
前記レジストを用いて、前記チップの上面に、カラーフィルター又はオンチップレンズを形成する工程とを有する
固体撮像素子の製造方法。
【請求項６】
前記配線基板上に前記チップを接続する工程において、前記配線基板上に前記固体撮像素子以外の他のチップを電気的に接続し、前記埋め込み材を埋め込む工程において、各チップの間の凹部を前記埋め込み材で埋め込み、前記レジストを塗布する工程において、前記他のチップ上にも前記レジストを塗布する請求項５に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその製造方法に係わる。
【背景技術】
【０００２】
半導体デバイスの高集積化に伴い、トランジスタ及び他の半導体素子をより縮小して実装密度をさらに高める傾向にある。
このため、固体撮像素子においても、素子を高集積化することが求められる。
【０００３】
従来の固体撮像素子、特にＣＭＯＳ型固体撮像素子（ＣＭＯＳセンサ）では、フォトダイオードからなる受光部よりも上層に配線部（配線層が絶縁層を介して複数層形成されている）あり、配線部より上方にオンチップレンズが設けられ、入射光がオンチップレンズから配線部の配線層の間を通して受光部に照射される構成となっている。
このため、素子の高集積化が進むことにより、配線層等の障害物により入射光のケラレを生じて、充分な光を受光部に照射することができなくなる。
【０００４】
この問題に対する改善策として、配線が形成された表面とは反対側から光を照射する、裏面照射型固体撮像素子が提案されている（例えば、特許文献１参照。）。このように、裏面側（配線部とは反対側）より受光部に光を照射することにより、配線層等の障害物の影響を受けず、実効開口率１００％を達成することが可能になり、大幅に感度を上げることができる。
【０００５】
そして、前記特許文献１には裏面照射型構造のＣＣＤ固体撮像素子が記載されているが、裏面照射型構造を、ＣＭＯＳ型固体撮像素子（ＣＭＯＳセンサ）にも同様に適用することが可能である。
【０００６】
この裏面照射型構造を有するＣＭＯＳ型固体撮像素子（ＣＭＯＳセンサ）は、例えば、次のようにして製造することができる。
図１０Ａに示すように、シリコン基板５１の表面付近に、受光部となるフォトダイオードＰＤを形成する。
次に、図１０Ｂに示すように、シリコン基板５１上に、絶縁層５２を介して配線層５３が多層形成された配線部５４を形成する。
続いて、絶縁層５２の表面を平坦化して、図１０Ｃに示すように、絶縁層５２の表面に支持基板５５を貼り合わせる。
次に、図１１Ｄに示すように、ウエハの上下を反転してから、図１１Ｅに示すように、裏面のシリコン基板５１をエッチングする。
続いて、レジスト等を塗布して、これを露光やリフローすることにより、図１１Ｆに示すように、カラーフィルター５６とオンチップレンズ５７を形成する。
このようにして、裏面照射型のＣＭＯＳセンサを製造することができる。
【０００７】
さて、半導体装置において、システムＬＳＩの高機能化、高性能化、低コスト化、仕様の自由度の拡大の手段の一つとして、機能性の異なるチップを接続して一つのシステムＬＳＩとするマルチチップモジュールが提案されている。
例えば、チップ間を接続する配線基板上に、機能デバイスが搭載されたチップとメモリチップや演算処理チップを接続することにより、高機能かつ高性能なシステムＬＳＩを低コストで作製することができる。
【０００８】
このようなマルチチップモジュールの一構成として、例えば、配線基板に接続する各チップの接続面にそれぞれバンプを形成して、バンプを介して各チップと配線基板とを電気的に接続する構成がある。
このようにバンプを介して接続することにより、パッドをチップの上面に形成してワイヤにより配線基板に電気的に接続した構成よりも、モジュールの面積を低減することができるため、モジュールの小型化を図ることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平６−２８３７０２号公報（図２）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、表面照射型構造又は裏面照射型構造のいずれの構造であっても、固体撮像素子のチップには、電源等の外部との電気的接続を行うための端子を設ける必要がある。
この端子は、固体撮像素子のチップをパッケージ化する際の接続方法に応じて、チップの上面側又は下面側に設けられる。
【００１１】
例えば、固体撮像素子のチップの上面側（オンチップレンズやカラーフィルターと同じ側）に端子を設けた場合には、配線基板にチップを実装する際に、ワイヤボンディングにより端子と配線基板とを接続する。
【００１２】
ここで、図１０Ａ〜図１１Ｆに製造工程を示した裏面照射型のＣＭＯＳ型固体撮像素子において、チップの上面側に端子を設ける場合の製造方法を図１２に示す。
図１０Ａ〜図１１Ｆでは、フォトダイオードＰＤから成る受光部を含む撮像領域のみを示したが、端子（パッド）は撮像領域以外の周辺部分に設けられる。
まず、図１２Ａに示すように、配線層５３を形成するときにパッド部の配線層６１を形成する。上下の配線層６１はコンタクト層６２により接続されている。
次に、シリコン基板５１と絶縁層（酸化シリコン層等）５２をエッチングして、パッド部の最上層の配線層６１（６１Ａ）に達する凹部を形成する。そして、表面をＳｉＮ膜６３で覆った後、配線層６１（６１Ａ）の中央部が露出し、配線層６１（６１Ａ）から凹部の側壁を経てシリコン基板５１の表面に亘って残るようにＳｉＮ膜６３をパターニングする（以上図１２Ｂ参照）。そして、最上層の配線層６１（６１Ａ）がパッド電極となる。
次に、レジスト等を表面に塗布して、これを露光やリフローして、図１２Ｃに示すように、カラーフィルター５６とオンチップレンズ５７を形成する。
【００１３】
このときに、裏面照射型のＣＭＯＳセンサでは、配線層５２よりも上層にシリコン基板５１があるために、従来の表面照射型ＣＭＯＳセンサと比較して、シリコン基板（例えば約１０μｍ）５１の分だけ、パッド電極６１Ａが表面から深い位置になる。
このため、パッド電極６１Ａに達するエッチングが深くなり、エッチングが困難になると共に、パッド電極６１Ａ上の穴にカラーフィルター５６やオンチップレンズ５７用の塗布液が入ってしまう。
そして、平面図を図１３に示すように、パッド電極Ｐ（６１Ａ）は、固体撮像素子の撮像領域６０の周囲に多数設けられるため、パッド電極Ｐ（６１Ａ）の深い穴に塗布液が入ってしまうことによって、塗布膜の厚さのバラツキを生じる。
このように、塗布膜の厚さにバラツキを生じることにより、カラーフィルター５６やオンチップレンズ５７の厚さや形状が不均一になり、製造される固体撮像素子の画質が悪化してしまう。
【００１４】
これに対して、固体撮像素子のチップの下面側に端子を設けた場合には、端子がカラーフィルターやオンチップレンズとは反対側になるため、上述したパッド電極による問題は生じない。
【００１５】
ところが、下面側に端子を設けた固体撮像素子のチップを、前述したバンプを介して接続を行う構成のマルチチップモジュールに用いる場合には、以下の問題を生じる。
【００１６】
チップの下面に形成したバンプを介して、チップを配線基板に接続を行う場合には、確実に接続を行うために、治具等で上面側から押圧して熱圧着する必要がある。
固体撮像素子では、カラーフィルターやオンチップレンズを形成する際に、表面にレジスト等を塗布しており、固体撮像素子の従来の一般的な製造方法では、チップに分割する前のウエハの状態でレジスト等の塗布を行っている。
しかしながら、この一般的な製造方法により形成した固体撮像素子のチップでは、カラーフィルターやオンチップレンズが上面に形成されているので、治具で押圧すると、カラーフィルターやオンチップレンズに応力がかかり、変形や膜厚の変化を生じてしまう虞がある。
【００１７】
そこで、固体撮像素子のチップ及び配線基板をバンプを介して接続することを可能にするために、チップを配線基板に接続した後に、カラーフィルターやオンチップレンズを形成することが考えられる。
具体的には、マルチチップモジュールを構成する各チップ（固体撮像素子のチップ及び他の半導体チップ）を熱圧着により配線基板に接続した後に、チップの上面にレジスト等を塗布する。
このように製造すれば、固体撮像素子のチップをバンプにより配線基板に接続することが可能になるため、固体撮像素子のチップを含むマルチチップモジュールを実現すると共に、モジュールの小型化を図ることができる。
【００１８】
しかしながら、配線基板に接続された固体撮像素子のチップと他のチップとの間には凹部が残っており、チップの上面と凹部とにより段差が形成される。
このため、カラーフィルターやオンチップレンズを形成するために、レジスト等を塗布したときに、段差によって塗布膜の厚さが不均一になってしまう。
これにより、カラーフィルターやオンチップレンズの厚さや形状が不均一になり、製造される固体撮像素子の画質が悪化してしまう。
【００１９】
上述した問題の解決のために、本発明においては、カラーフィルターやオンチップレンズ等を良好な状態で形成することを可能にする、固体撮像素子の構造及び固体撮像素子の製造方法を提供するものである。
【課題を解決するための手段】
【００２０】
本発明の固体撮像素子は、受光部が形成された半導体層の上に、カラーフィルター又はオンチップレンズが、少なくとも形成され、固体撮像素子のチップの下面側で配線基板に電気的に接続されているものである。
【００２１】
上述の本発明の固体撮像素子の構成によれば、固体撮像素子のチップの下面側で配線基板に電気的に接続されている構成であるため、例えばフリップチップボンディングにより接続を行うことが可能であり、ワイヤ配線で接続するワイヤボンディングの場合と比較して、ワイヤ部分（チップの上面の端子を含む）を省略することができる。これにより、チップの上面を広く受光面として利用することや、チップの占有する面積を低減することが可能になる。
【００２２】
本発明の固体撮像素子の製造方法は、半導体層に固体撮像素子の受光部が形成されたチップの下面側を配線基板に電気的に接続する工程と、チップの周囲の凹部に埋め込み材を埋め込む工程と、表面を平坦化した後、チップ及び埋め込み材の上に、レジストを塗布する工程と、このレジストを用いて、チップの上面に、カラーフィルター又はオンチップレンズを形成する工程とを有するものである。
【００２３】
上述の本発明の固体撮像素子の製造方法によれば、チップの周囲の凹部に埋め込み材を埋め込む、表面を平坦化することにより、チップの上面と、その周囲の上面を平坦面とすることができる。そしてその上にレジストを塗布するので、レジストの塗布面が平坦面であり、レジストを均一に塗布形成することができる。そして、均一な厚さに塗布されたレジストを用いて、カラーフィルター又はオンチップレンズを形成することにより、カラーフィルター又はオンチップレンズを所定の厚さや大きさで均一に形成することができる。
【発明の効果】
【００２４】
本発明の他の構成の固体撮像素子によれば、固体撮像素子のチップの下面側で配線基板に電気的に接続した固体撮像素子を構成することにより、ワイヤボンディングのワイヤ部分を省略して、チップの上面を広く受光面として利用することができる。また、固体撮像素子のチップの占有する面積を低減することができるため、配線基板の小型化を図ることができる。
【００２５】
また、半導体層の下に絶縁層内に配線層が形成されて成る配線部が設けられている構成、即ち裏面照射型構造の固体撮像素子の構成としたときには、裏面照射型構造によって受光面を表面照射型構造よりも広くとることができると共に、ワイヤボンディングのワイヤ部分を省略できるため、実装面積に対する受光面の割合をさらに大きくすることができる。
【００２６】
また、固体撮像素子のチップの下面側を配線基板に電気的に接続し、チップの周囲の凹部に埋め込み材を埋め込んで表面を平坦化した後、チップ及び埋め込み材の上にレジストを塗布して、このレジストを用いて、チップの上面にカラーフィルター又はオンチップレンズを形成するようにしたときには、カラーフィルターやオンチップレンズ等の光学部品を形成するための塗布膜を均一に塗布形成することができる。
これにより、カラーフィルターやオンチップレンズ等の光学部品を均一に形成することができる。
従って、接続用のパッドをカラーフィルターやオンチップレンズ等の光学部品と同じ側に配置形成した場合においても、所望の良好な画質を有する固体撮像素子を実現することができる。
【００２７】
さらに、固体撮像素子のチップを、配線基板に複数の半導体チップを接続した構成（いわゆるマルチチップモジュールに用いた構成）を製造する場合に、各チップ間の凹部を埋めて埋め込み材を形成するようにしたときには、配線基板上に所望の良好な画質を有する固体撮像素子が搭載された複数の半導体チップを形成することができ、固体撮像素子の高性能化や高機能化を図ることが可能になり、また所望の良好な画質を有する固体撮像素子を含むシステムＬＳＩのモジュールを実現することができる。
【図面の簡単な説明】
【００２８】
【図１】固体撮像素子の一形態の概略構成図（断面図）である。
【図２】Ａ〜Ｃ  図１の固体撮像素子の一製造方法を示す工程図である。
【図３】Ｄ〜Ｆ  図１の固体撮像素子の一製造方法を示す工程図である。
【図４】Ｇ、Ｈ  図１の固体撮像素子の一製造方法を示す工程図である。
【図５】Ａ〜Ｃ  図１の固体撮像素子の他の製造方法を示す工程図である。
【図６】Ｄ〜Ｆ  図１の固体撮像素子の他の製造方法を示す工程図である。
【図７】本発明の一実施の形態のマルチチップモジュールの概略構成図（断面図）である。
【図８】Ａ、Ｂ  図７のマルチチップモジュールの製造方法を示す工程図である。
【図９】Ｃ〜Ｅ  図７のマルチチップモジュールの製造方法を示す工程図である。
【図１０】Ａ〜Ｃ  裏面照射型のＣＭＯＳセンサの製造方法を示す工程図である。
【図１１】Ｄ〜Ｆ  裏面照射型のＣＭＯＳセンサの製造方法を示す工程図である。
【図１２】Ａ〜Ｃ  図１０Ａ〜図１１Ｆに示したＣＭＯＳセンサにおいて、上面側に端子を形成する場合の製造方法を示す工程図である。
【図１３】図１０Ａ〜図１１Ｆに示したＣＭＯＳセンサにおいて、上面側に端子を形成した構成の平面図である。
【発明を実施するための形態】
【００２９】
まず、本発明に対する参考例として、固体撮像素子の一形態の概略構成図（断面図）を図１に示す。本形態は、裏面照射型のＣＭＯＳ型固体撮像素子（ＣＭＯＳセンサ）に適用したものである。
【００３０】
この固体撮像素子１は、シリコン層２内に受光部となるフォトダイオードＰＤが形成され、シリコン層２の上にカラーフィルター３が形成され、カラーフィルター３の上にオンチップレンズ４が形成されている。また、シリコン層２の下に、絶縁層５内に複数層（図１では３層）の配線層６が形成されて成る配線部７が設けられている。配線部７は支持基板８上にあり、この支持基板８により全体が支持されている。
カラーフィルター３及びオンチップレンズ４は、受光部（フォトダイオードＰＤ）が形成されたシリコン層２の表面側にある配線部７とは反対側に、即ちシリコン層２の裏面側に、配置されており、裏面照射型の構造を有する固体撮像素子１となっている。
【００３１】
画素を構成する受光部等が設けられた撮像領域１０は、図１０〜図１２に示した、従来の裏面照射型のＣＭＯＳ型固体撮像素子と同様の構成になっている。
【００３２】
本形態の固体撮像素子１においては、特に撮像領域１０以外の部分のシリコン層２内に、パッド電極１１が埋め込まれており、このパッド電極１１は、絶縁膜１２によってシリコン層２と絶縁されている。また、パッド電極１１の上面側では、絶縁膜１２及びシリコン層２に、パッド電極１１に達する開口が形成されている。また、開口の側壁からシリコン層２の上面に亘って絶縁膜１５が形成されている。
【００３３】
パッド電極１１は、図１３に示した従来の場合と同様に、撮像領域１０の周囲に多数形成される。
パッド電極１１の下の絶縁層５内には、パッド部の配線層１３が形成されており、パッド部の配線層１３は、撮像領域１０の配線層６と同数（図１では３層）形成されており、各配線層１３及びパッド電極１１の間はコンタクト層１４により電気的に接続されている。このうち、パッド電極１１と一番上の配線層１３との間のコンタクト層１４は、絶縁膜１２及び絶縁層５を貫通して形成されている。
また、パッド部の配線層１３は、撮像領域１０の配線層６のうちのいずれかの配線層６に、図示した断面以外の部分でつながっている。これにより、各パッド電極１１がいずれかの配線層６に電気的に接続されている。
【００３４】
本形態の固体撮像素子１では、パッド電極１１がシリコン層２に埋め込まれて形成されているため、パッド電極１１の上面とシリコン層２の上面との段差が小さくなっている。
これにより、カラーフィルター３やオンチップレンズ４を形成するためのレジスト等を塗布するときに、表面の段差のため塗布膜厚が不均一になることを抑制することができる。
【００３５】
本形態の固体撮像素子１は、例えば次のようにして製造することができる。
シリコン基板２１・シリコン酸化膜２２・シリコン層２から成るＳＯＩ基板２０を用意して、このＳＯＩ基板２０のシリコン層２をエッチングして凹部を形成する。
その後、凹部の内壁に絶縁膜１２、例えばＳｉＮ膜を形成してから、凹部内を埋めるように、例えばめっき法によりパッド電極１１となる金属層（例えばＣｕ）を形成する。このときのめっきは、無電解めっき又は電解めっきのいずれでもよい。
金属層に不要な部分（例えばシリコン層２の表面に付着したもの等）があれば、その部分を除去して、金属層から成るパッド電極１１を形成する。
パッド電極１１を形成した後に、その表面を絶縁膜１２、例えばＳｉＮ膜で覆う（以上図２Ａ参照）。
続いて、図２Ｂに示すように、シリコン層２内に受光部となるフォトダイオードＰＤを形成する。
【００３６】
続いて、シリコン層２上に多層の配線層６を有する配線部７を形成する。具体的には、次のように形成する。
即ち、シリコン層２上に薄い絶縁膜（ＭＯＳトランジスタのゲート絶縁膜と同様のもの）を形成する。
次に、異方性エッチング等により、パッド電極１１上の絶縁膜１２及び薄い絶縁膜を貫通してパッド電極１１に達する孔（ビア）を形成する。そして、薄い絶縁膜上に第１層の導電膜を形成する。これにより、パッド電極１１上の孔が導電膜で埋められてコンタクト層１４が形成される。その後、第１層の導電層に対してパターニングを行うことにより、第１層の配線層６Ａ，１３Ａを形成する。
次に、第１層の配線層６Ａ，１３Ａを覆って層間絶縁層を形成し、層間絶縁層に配線層１３Ａに達する孔を形成した後、層間絶縁層上に第２層の導電膜を形成する。これにより配線層１３Ａ上にコンタクト層１４が形成される。その後、第２層の導電層に対してパターニングを行うことにより、第２層の配線層６Ｂ，１３Ｂを形成する。
以下同様にして、第３層の配線層６Ｃ，１３Ｃを形成し、その上を絶縁層５で覆う（以上図２Ｃ参照）。
【００３７】
次に、絶縁層５の表面を平坦化した後、図示しない接着層を介して、図３Ｄに示すように、絶縁層５に支持基板８を貼り合わせる。
【００３８】
次に、図３Ｅに示すように、ウエハの上下を反転して、シリコン層２の裏面側が上になるようにする。
さらに、図３Ｆに示すように、裏面をエッチングする。これにより、ＳＯＩ基板２０のシリコン基板２１及びシリコン酸化膜２２が除去されて、シリコン層２の裏面側が露出する。
【００３９】
次に、パッド電極１１の裏面側にある絶縁膜１２及びシリコン層２を開口してパッド電極１１を露出させる。その後、表面を覆ってＳｉＮ膜等の絶縁膜１５を形成し、パッド電極１１の中央部が露出すると共にパッド電極１１から周囲のシリコン層２上に跨って絶縁膜１５が残るようにパターニングする（以上図４Ｇ参照）。これにより、パッド電極１１が露出して、パッドとして使用することが可能になる。
【００４０】
さらに、表面にレジスト等を塗布して塗布膜を形成し、塗布膜に対してパターニングやリフローを行うことにより、受光部等を含む撮像領域のシリコン層２上にカラーフィルター３及びオンチップレンズ４を順次形成する（以上図４Ｈ参照）。
このとき、パッド電極１１の上面とシリコン層２の上面との間の段差が少ないので、塗布膜の膜厚をほぼ均一に形成することができる。
【００４１】
なお、図２Ａでシリコン層２を深くエッチングできない場合には、図３Ｆの裏面エッチングを行った後に、パッド部だけさらにエッチングを行うようにする。この場合には、エッチングした後の深さ即ちパッド部のパッド電極１１の深さが、カラーフィルターとオンチップレンズ層の塗布むらが発生しない深さとなるようにすることになる。即ち、図２Ａではそこまでの深さまでシリコン層をエッチングすることが必要である。
【００４２】
また、図２Ａではシリコン層２の途中まで凹部を形成しているが、シリコン酸化膜２２をエッチングストッパとして用いてエッチングを行うことにより、シリコン層２を貫通してシリコン酸化膜２２に達するように凹部を形成することも可能である。この場合には、図４Ｇに示した工程を絶縁膜１２のみを開口する工程とすることや、裏面側をエッチングする工程でパッド電極１１を露出させたりすることが可能になる。
【００４３】
また、図２Ａ〜図４Ｈでは、ＳＯＩ基板２０を用いて本形態の固体撮像素子１を製造しているが、シリコン基板を用いて製造することも可能である。
その場合の製造工程を次に示す。
まず、図５Ａに示すように、シリコン基板２５内にエッチングにより凹部を形成し、図２Ａに示したと同様に、凹部内に絶縁膜１２及びパッド電極１１を形成する。
次に、図５Ｂに示すように、シリコン基板２５内に受光部となるフォトダイオードＰＤを形成する。
【００４４】
続いて、図５Ｃに示すように、シリコン基板２５上に、多層の配線層６を有する配線部７を形成する。配線部７の形成方法は図２Ｃと同様にする。パッド部においても、図２Ｃと同様に、配線層１３Ａ，１３Ｂ，１３Ｃ及びコンタクト層１４を形成する。
次に、絶縁層５の表面を平坦化した後、図示しない接着層を介して、図６Ｄに示すように、絶縁層５に支持基板８を貼り合わせる。
【００４５】
次に、図６Ｅに示すように、ウエハの上下を反転して、シリコン基板２５の裏面側が上になるようにする。
さらに、図６Ｆに示すように、シリコン基板２５の裏面をエッチングすることにより、シリコン基板２５を薄くする。これにより、フォトダイオードＰＤやパッド電極１１の厚さよりも少し厚いシリコン基板２５（シリコン層２）を残し、図３Ｆに示した状態と同様の状態とする。
その後は、図４Ｇ及び図４Ｈに示したと同様にして、本形態の固体撮像素子１を製造することができる。
【００４６】
上述の本形態によれば、予めシリコン層２の表面側から形成した凹部内にパッド電極１１を形成しておいたので、パッド電極１１とカラーフィルター３を形成するシリコン層２の裏面との段差が小さくなる。
これにより、カラーフィルター３やオンチップレンズ４を形成するためのレジスト等を塗布する際に、塗布膜の厚みむらを抑制することができ、これにより、膜厚や形状が均一であり良質のカラーフィルター３やオンチップレンズ４を形成することができる。
【００４７】
また、パッド部に深い凹部を形成しなくてもパッド電極１１を形成することができることから、プロセスマージンが大きくなり、製造歩留まりを向上することが可能になる。
【００４８】
なお、上述の形態では、ＣＭＯＳ型固体撮像素子に本発明を適用したが、裏面照射型の固体撮像素子であれば、その他の構成の固体撮像素子（例えば、裏面照射型のＣＣＤ固体撮像素子等）にも同様に適用することが可能である。
また、カラーフィルター或いはオンチップレンズのうち、少なくとも一方を形成する固体撮像素子であれば、同様に適用することが可能である。
【００４９】
続いて、本発明の実施の形態を説明する。
本実施の形態は、固体撮像素子のチップを含む複数の半導体チップを、バンプを介して配線基板に接続した構成のマルチチップモジュールに適用したものである。
【００５０】
まず、本実施の形態のマルチチップモジュールの構造を図７に示す。
シリコンインタポーザ基板３１に、バンプ（突起電極）３２を介して、固体撮像素子のチップ３３と、２個のその他の半導体チップ３６とが、即ち合計３個のチップが接続されていることにより、いわゆるマルチチップモジュール３０が構成されている。
固体撮像素子のチップ３３の上面には、カラーフィルター３４及びオンチップレンズ３５が形成されている。
なお、図中３７は、接続用のアンダーフィル材料を示している。
【００５１】
バンプ（突起電極）３２は、例えばＳｎを含む合金（はんだ等）からなり、公知の方法で形成される。また、バンプ３２にＡｕ又はＣｕを含む合金を用いてもよい。
【００５２】
本実施の形態のマルチチップモジュール３０の構成によれば、シリコンインタポーザ基板３１上に、固体撮像素子のチップ３３を含む合計３個のチップが接続されていることにより、固体撮像素子に対して高機能化を図ることができる。
【００５３】
また、本実施の形態のマルチチップモジュール３０の構成によれば、固体撮像素子のチップ３３の下面側で、バンプ３２を介してシリコンインタポーザ基板３１に接続されているため、ワイヤ配線で接続するワイヤボンディングの場合と比較して、チップの上面の端子を含むワイヤ部分を省略することができる。これにより、チップ３３の上面を広く受光面として利用することが可能になる。また、シリコンインタポーザ基板３１上で固体撮像素子のチップ３３やその他のチップ３６の占有する面積を低減することが可能になるため、シリコンインタポーザ基板３１の小型化を図ることができる。
そして、特にチップ３３の固体撮像素子が、受光部が形成された半導体層に対してオンチップレンズ３５とは反対側（下側）に配線部が設けられた裏面照射型構造である場合には、裏面照射型構造によって受光面を表面照射型構造よりも広くとることができると共に、ワイヤボンディングのワイヤ部分を省略した分、実装面積に対する受光面の割合をさらに大きくすることができる。
【００５４】
さらに、本実施の形態では、特に、後述するようにシリコンインタポーザ基板３１上に接続したチップ３３，３６間の凹部を、埋め込み材、例えば高分子化合物で埋め込んで平坦化を行う。
【００５５】
そして、本実施の形態のマルチチップモジュール３０は、次のようにして製造することができる。
【００５６】
まず、シリコンインタポーザ基板３１の表面と、各半導体チップ３３，３６の下面に、それぞれバンプ３２（突起電極）を形成しておき、これらバンプ３２同士を接続して、シリコンインタポーザ基板３１と半導体チップ３３，３６とを電気的に接続する。
また、バンプ３２の周囲に、アンダーフィル材３７を埋めこみ、バンプ３２等接続部を保護する（以上図８Ａ参照）。
このときのバンプ３２の接続は、熱圧着によってバンプ３２同士を金属結合させることにより、行うことができる。熱圧着の条件は、例えば、温度２１０℃・各バンプ３２当たり２ｇ荷重・３０秒間押圧、とする。
【００５７】
次に、シリコンインタポーザ基板３１上に接続したチップ３３，３６間の凹部を、埋め込み材３８、例えば高分子化合物で埋め込む。
その後、表面の平坦化を行って、チップ３３，３６の表面を露出させる（以上図８Ｂ参照）。これにより、埋め込み材３８の上面とチップ３３，３６の上面とが同一の平坦面となる。
【００５８】
ここで、チップ間の凹部を埋め込む埋め込み材３８に用いる高分子化合物としては、例えばフォトレジスト（感光性樹脂）や水溶性樹脂を用いることが可能である。
感光性樹脂を用いて凹部を埋め込んだ場合には、露光・現像によって、半導体チップの表面やチップ間の凹部内の樹脂を取り除くことができる。露光・現像を行う代わりに、ドライエッチングやウェットエッチング、ＣＭＰによって、半導体チップ表面を露出させてもよい。
水溶性樹脂を用いて凹部を埋め込んだ場合には、水洗によって、チップ表面やチップ間の凹部内の樹脂を取り除くことができる。
なお、後に形成するカラーフィルター３４とオンチップレンズ３５の形成プロセスの熱処理によって、埋め込み材３８に用いられる高分子化合物の形状や特性の変化が、各チップ３３，３６とシリコンインタポーザ基板３１との接続に対して信頼性上や機能性上影響しないように、埋め込み材３８の材料を選定する必要がある。
【００５９】
次に、必要に応じて、図９Ｃに示すように、表面を研磨してチップ３３，３６の厚さを薄くする。これは、公知の方法、例えばＣＭＰ、ドライエッチング、ウェットエッチングを用いて、またはそれらの方法を組み合わせて行うことができる。
なお、この工程を行うためには、チップの上面側が、半導体基板等の除去可能な厚い層であることが必要である。チップ３６は、通常の半導体チップであるため、バンプ３３による接続を行うために半導体基板が上側になっている。そして、固体撮像素子のチップ３３でも同様に基板が上側とするためには、裏面照射型の構造として、さらに下側即ち表面側に端子を引き出す構成とする必要がある。
【００６０】
次に、平坦化された表面に、レジスト等を塗布して、パターニングやリフロー等を行うことにより、図９Ｄに示すように、固体撮像素子のチップ３３の上面にカラーフィルター３４及びオンチップレンズ３５を順次形成する。
【００６１】
このとき、チップ３３，３６間の凹部に埋め込まれた埋め込み材３８によって表面が平坦化されているために、所望の形状にパターニングが可能となる。
【００６２】
その後、図９Ｅに示すように、埋め込み材（高分子化合物）３８を除去する。
このようにして、図７に示した、マルチチップモジュール３０を製造することができる。
【００６３】
なお、好ましくは、インタポーザ基板３１を、多数のモジュール３０に対応する一体に形成した基板として、各モジュール３０を構成する複数のチップ３３，３６の接続と、各モジュール３０の固体撮像素子のチップ３３用のレジスト等の塗布及びカラーフィルター３４やオンチップレンズ３５の形成とを行った後、基板３１をダイシングして、各モジュール３０のインタポーザ基板３１を得るようにする。
このとき、チップ３３，３６の間の埋め込み材を除去した方が、容易にダイシングを行うことができる。
少なくともダイシング部の埋め込み材を除去することにより、容易にダイシングを行うことができる。
【００６４】
このようにすれば、多数のモジュール３０のチップに同時にレジストを塗布することができ、また多数のモジュール３０を同時に作製することができる。
従って、マルチチップモジュール構成とした場合の、工程数を抑制することができる。
【００６５】
上述の本実施の形態によれば、固体撮像素子のチップ３３を含む複数の半導体チップ３３，３６の下面側でバンプ３２を介してシリコンインタポーザ基板３１に接続してマルチチップモジュール３０を構成していることにより、チップ３３，３６が占有する面積を低減することができる。これにより、マルチチップモジュール３０の小型化を図ることができる。
そして、固体撮像素子のチップ３３に加えて他の半導体チップ３６をシリコンインタポーザ基板３１に接続してマルチチップモジュール３０を構成しているため、固体撮像素子の高性能化や多機能化を図ることができる。
【００６６】
また、本実施の形態によれば、各チップ３３，３６の間の凹部を埋め込み材３８で埋めて、表面を平坦化してから、レジストを塗布して、カラーフィルター３４及びオンチップレンズ３５を形成することにより、表面が平坦化された状態でレジストが塗布されるためレジストの塗布厚を均一にすることができる。
これにより、厚さ方向・平面方向ともに所定のパターンでレジストを形成することができるため、カラーフィルター３４及びオンチップレンズ３５を所定の厚さ・大きさで均一に形成することができる。
【００６７】
従って、所望の良好な画質が得られる固体撮像素子を実現することができ、また固体撮像素子の高性能化や多機能化を図り、システムＬＳＩを構成することができる。
【００６８】
なお、上述の本実施の形態において、固体撮像素子の構成は、カラーフィルター又はオンチップレンズを有し、チップのレンズ等とは反対側の面即ち下面に端子が設けられた構成であればよく、その他は特に限定されるものではない。
ＣＣＤ固体撮像素子やＣＭＯＳ型固体撮像素子、表面照射型構造或いは裏面照射型構造を問わず、本実施の形態の構成を適用することが可能である。
【００６９】
また、本発明は、カラーフィルター或いはオンチップレンズの少なくとも一方を形成する構成であれば、同様に適用することが可能である。
また、チップの下面だけでなく上面にも（即ち上下両面に）端子が設けられた構成としても、同様に本発明を適用することが可能である。
【００７０】
さらに、配線基板上に接続するチップが固体撮像素子のチップのみである構成にも、同様に本発明を適用することが可能である。
【００７１】
ところで、本発明によるマルチチップモジュールの製造方法は、上述した固体撮像素子のチップを含むマルチチップモジュール以外のマルチチップモジュールにも応用することが可能である。
特に、チップの上面側に、治具により押圧して熱圧着すると破壊されてしまうような膜を設ける必要があり、かつその膜を塗布により成膜する場合において、塗布厚を均一にすることができる効果を有する。
【００７２】
そして、チップ上にフォトレジストを均一に塗布形成することができることから、厚さ方向・平面方向とも所望のサイズのパターンを形成することが可能となるため、チップ上にさらにデバイス部品を形成することも可能になる。これにより、チップ内のデバイスに対して特性や機能を付加して、高性能化や高機能化を図ることが可能になる。
【００７３】
また、埋め込み材でチップ間が平坦化されるため、チップ間の埋め込み材を残すようにすれば、チップ同士を接続する配線を埋め込み材上に形成して、配線基板と同様の機能を実現することも可能になる。これにより、マルチチップモジュールの高性能化や高機能化を、安価に実現することができる。
【００７４】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【符号の説明】
【００７５】
１  固体撮像素子、２  シリコン層、３，３４  カラーフィルター、４，３５  オンチップレンズ、５  絶縁層、６，１３  配線層、７  配線部、８  支持基板、１０  撮像領域、１１  パッド電極、１２  絶縁膜、１４  コンタクト層、２０  ＳＯＩ基板、２１，２５  シリコン基板、２２  シリコン酸化膜、３０  マルチチップモジュール、３１  シリコンインタポーザ基板、３２  バンプ、３３  （固体撮像素子の）チップ、３６  半導体チップ、３８ 埋め込み材、ＰＤ フォトダイオード
【図１】
2010199602.tif 000003
【図２】
2010199602.tif 000004
【図３】
2010199602.tif 000005
【図４】
2010199602.tif 000006
【図５】
2010199602.tif 000007
【図６】
2010199602.tif 000008
【図７】
2010199602.tif 000009
【図８】
2010199602.tif 000010
【図９】
2010199602.tif 000011
【図１０】
2010199602.tif 000012
【図１１】
2010199602.tif 000013
【図１２】
2010199602.tif 000014
【図１３】
2010199602.tif 000015