(57)【要約】【課題】配線の低抵抗化を実現することができ、かつ配線と導電層との密着性を向上させることができる表示装置用基板およびそれを備えた液晶表示装置を提供する。【解決手段】絶縁性基板１０、絶縁性基板１０上に設けられた配線４、配線４における絶縁性基板１０の反対側に設けられた導電層１２、並びに、配線４および導電層１２を覆うように絶縁性基板１０上に設けられた層間絶縁膜１５を備えており、導電層１２が金属ナノ粒子を含有し、配線４における導電層１２との接触面にはスリット２１が形成されている。【選択図】図１
2010145736.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板、該絶縁性基板上に設けられた配線、該配線における該絶縁性基板の反対側に設けられた導電層、並びに、該配線および該導電層を覆うように該絶縁性基板上に設けられた層間絶縁膜を備えており、
上記導電層が金属ナノ粒子を含有し、
上記配線における上記導電層との接触面にはスリットが形成されていることを特徴とする表示装置用基板。
【請求項２】
上記スリットの開孔率が、上記配線における上記導電層との接触面全体の面積に対して１０％以下であることを特徴とする請求項１に記載の表示装置用基板。
【請求項３】
上記配線が、ゲート配線であることを特徴とする請求項１または２に記載の表示装置用基板。
【請求項４】
請求項１〜３のいずれか１項に記載の表示装置用基板を備えていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置用基板およびそれを備えた液晶表示装置に関するものである。さらに詳しくは、配線の低抵抗化を実現することができ、かつ配線と導電層との密着性を向上させることができる表示装置用基板およびそれを備えた液晶表示装置に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置は、小型、薄型、低消費電力、軽量等の特徴を有し、各種電子機器、例えばパソコン等のＯＡ機器、テレビ等のＡＶ機器、携帯電話などに広く用いられるようになっている。また近年、液晶表示装置は、大型化、高精細化等の品質向上が急速に進んでいる。
【０００３】
液晶表示装置の大型化および高精細化が進むにつれ、配線抵抗および配線容量の増加に伴う時定数の増加が原因となり、配線での信号遅延が生じている。そのため、配線の低抵抗化の技術が必要となっている。
【０００４】
配線の低抵抗化を実現する方法として、例えば、特許文献１には、基板上に形成された下地層（配線）上に、金属微粒子を分散させた機能液を塗布する塗布工程と、上記機能液を加熱して上記金属微粒子を粒成長させ、導電層を形成する焼成工程とを有する金属配線形成方法であって、上記焼成工程では、下地層と導電層との密着性を向上させるために、焼成温度までの平均昇温速度を、２０℃／分以上２００℃／分以下とする金属配線形成方法が示されている。
【特許文献１】特開２００８−１０４５４号公報（２００８年１月１７日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に示されている金属配線形成方法では、ガラス基板上に酸化マンガン等の下地層（配線）を形成し、該下地層上に金属微粒子を特定温度で焼成させて導電層を形成することで、下地層と導電層との密着性を向上させているが、下地層の形成のみでは密着性が不十分であるという問題点を有している。
【０００６】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、配線の低抵抗化を実現することができ、かつ配線と導電層との密着性を向上させることができる表示装置用基板およびそれを備えた液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の表示装置用基板は、上記課題を解決するために、絶縁性基板、該絶縁性基板上に設けられた配線、該配線における該絶縁性基板の反対側に設けられた導電層、並びに、該配線および該導電層を覆うように該絶縁性基板上に設けられた層間絶縁膜を備えており、上記導電層が金属ナノ粒子を含有し、上記配線における上記導電層との接触面にはスリットが形成されていることを特徴としている。
【０００８】
上記の発明によれば、上記導電層が金属ナノ粒子を含有しているので、配線上に低抵抗な金属ナノ粒子を含有する導電層を形成することで、フォトマスク枚数を増やすことなく、配線の低抵抗化を実現することができる。
【０００９】
また、上記の発明によれば、上記配線における上記導電層との接触面にはスリットが形成されているので、該接触面ではわずかな拡散しか生じず、配線の抵抗に影響を与えないため、配線と導電層との密着性を維持することができる。
【００１０】
例えば、上記特許文献１に示されている金属配線形成方法では、バンク形成をフォトリソグラフィーで行っているためフォトマスク枚数（以下、「マスク」ともいう）が増えること、バンク形成時に親液化処理や撥液化処理を行っているため製造工程数が多くなってしまうこと等の問題が生じる。これに対して、本発明の表示装置用基板では、配線（下地層）にインクジェット、印刷等により導電層を形成するためマスクを増やす必要がなく、また、スリットの入った配線積層構造にすることで配線と低抵抗な金属ナノ粒子を含有する導電層との接触面からのわずかな拡散により、抵抗に影響を与えず導電層と配線との密着性向上を実現することができる。
【００１１】
また、本発明の表示装置用基板は、上記スリットの開孔率が、上記配線における上記導電層との接触面全体の面積に対して１０％以下であることが好ましい。
【００１２】
これにより、本発明の表示装置用基板は、上記接触面では拡散が生じ難くなり、配線の抵抗に与える影響を低くすることができる。
【００１３】
また、本発明の表示装置用基板は、上記配線が、ゲート配線であることが好ましい。
【００１４】
これにより、本発明の表示装置用基板は、ゲート配線を用いた表示装置用基板として適用することができる。
【００１５】
また、本発明の液晶表示装置は、上記表示装置用基板を備えていることが好ましい。
【００１６】
これにより、本発明の液晶表示装置は、配線の低抵抗化を実現することができ、かつ配線と導電層との密着性を向上させることができるものとなる。
【発明の効果】
【００１７】
本発明の表示装置用基板は、以上のように、絶縁性基板、該絶縁性基板上に設けられた配線、該配線における該絶縁性基板の反対側に設けられた導電層、並びに、該配線および該導電層を覆うように該絶縁性基板上に設けられた層間絶縁膜を備えており、上記導電層が金属ナノ粒子を含有し、上記配線における上記導電層との接触面にはスリットが形成されているものである。
【００１８】
それゆえ、本発明の表示装置用基板は、配線の低抵抗化を実現することができ、かつ配線と導電層との密着性を向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
本発明の一実施形態について、図１に基づいて説明すれば、以下の通りである。なお、本発明はこれに限定されるものではなく、本実施形態に記載されている構成部品の寸法、材質、形状、その相対配置等は、特に限定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。また、本実施形態に記載されていない構成部品については、従来公知のものを用いることができる。
【００２０】
＜表示装置用基板および液晶表示装置＞
本実施形態においては、表示装置用基板の具体例として、液晶表示装置用のアクティブマトリクス基板について説明する。ただし、本発明の表示装置用基板は、液晶表示装置用のアクティブマトリクス基板に限定されず、液晶表示装置以外の表示装置用基板として用いることも可能である。
【００２１】
図１は、本発明の液晶表示装置の一例を示す断面図である。液晶表示装置４０は、アクティブマトリクス基板３０と対向基板３３とを有し、それら基板は、液晶層３２を挟んでいる。なお、液晶層３２は、対向基板３３の配向膜と、アクティブマトリクス基板３０の配向膜３１との間に挟まれている。
【００２２】
図２は、本発明のアクティブマトリクス基板（表示装置用基板）３０における１画素と、その１画素の隣りに位置する画素の一部とを示す平面図である。図２に示すように、ソースライン（信号線）２とゲートライン（走査線）１と画素電極３とが、絶縁性基板１０上に積層されている。そのゲートライン１とソースライン２とは、互いに交差するように配置されている。そして、それらが交差する交差部毎に、画素電極３が設けられている。なお、絶縁性基板１０は、図２で言えば最背面に位置している。
【００２３】
上記ゲートライン１には、ゲート配線（ゲート電極）４が形成されている。ソースライン２には、ソース電極５が形成されている。また、画素電極３は、ドレイン電極６と接続されている。そして、画素電極３を有する画素の隣りの画素には、画素電極３と同様の画素電極３’が設けられている。画素電極３と画素電極３’との間には、ソースライン２が設けられている。
【００２４】
画素電極３には、コンタクトホール９を介して、ドレイン電極６が接続されている。同様に、画素電極３には、コンタクトホール９’を介して、補助容量バスライン（以下、単に補助容量ラインと表記する）（補助容量線）７が接続されている。
【００２５】
図２に示すように、アクティブ素子１４、ゲートライン１、およびソースライン２の表面を覆うように、ブラックマトリックス（以下、ＢＭと表記する）（遮光膜）８が設けられている。さらに、図２によれば、絶縁性基板１０の表面に対して垂直方向から見たとき、ソースライン２の表面を覆うＢＭ８と、画素電極３とが重なっている。同様に、画素電極３’とＢＭ８とは重なっている。つまり、特定の画素における信号線の表面を覆うＢＭ８と、特定の画素から信号線をはさんで隣りに位置する画素電極３’とが重なっている。
【００２６】
なお、上記「絶縁性基板１０の表面に対して垂直方向から見たとき」というのは、換言すれば、「絶縁性基板１０の表面において、対象となる物の正射影を見たとき」ということである。より具体的に言えば、「対象となる物の各点から、絶縁性基板１０の表面に下ろした垂線の足の集まりを見たとき」ということになる。
【００２７】
例えば、上記画素電極３’とＢＭ８とが重なっているというのは、絶縁性基板１０の表面における画素電極３’の正射影と、絶縁性基板１０の表面におけるＢＭ８の正射影とが重なっていることを意味する。
【００２８】
次に、電流および電圧の制御について、簡単に説明する。ゲートライン１が選択されると、ゲート配線４に電圧が印加される。このゲート配線４に印加される電圧によって、ソース電極５およびドレイン電極６間を流れる電流が制御される。つまり、ソースライン２から伝送された信号に基づいて、ソース電極５からドレイン電極６へ、ドレイン電極６から画素電極３へと電流が流れることによって、画素電極３は、所定の表示を行うようになっている。補助容量ライン７は、所定の表示を維持するために補助的に設置される。
【００２９】
次に、上記アクティブマトリクス基板３０の製造方法について、図１および図２を用いて説明する。
【００３０】
まず、ガラス等の透明な絶縁体からなる絶縁性基板１０上に、ゲートライン１、ゲート配線４、および補助容量ライン７を同一工程にて形成する。そして、ゲート配線（配線）４には、スリット２１が形成されている。なお、ゲート配線４については後述する。次に、薄膜トランジスタ（ＴＦＴ／Thin Film Transistor）等のアクティブ素子１４と、ソースライン２と、ソース電極５とを形成する。ソースライン２およびソース電極５は、同一工程にて形成する。
【００３１】
なお、図１および図２に示すアクティブ素子１４の形成は、まず、導電層１２を形成する。なお、導電層１２については後述する。次に、絶縁性基板１０、ゲート配線４および導電層１２の全面を覆うように層間絶縁膜１５を形成する。なお、層間絶縁膜１５については後述する。次に、絶縁性基板１０、ゲート配線４および導電層１２を覆っている層間絶縁膜１５の表面に、ゲート絶縁膜１１を形成する。次に、アモルファスシリコン（例えばｎ型アモルファスシリコン）層１３を形成する。さらに、ソースライン２と、ソース電極５と、ドレイン電極６とを形成（ソースライン２およびソース電極５は同一工程にて形成）する。
【００３２】
上記アクティブマトリクス素子１４、ソースライン２、およびソース電極５を形成後、ＢＭ（ＢＭパターン）８を形成する。このＢＭ８は、例えば、遮光性を有する樹脂製の絶縁層パターンで形成することができる。例えば、ＢＭの材料としては、ドライフィルムラミネート方式の、カーボンが分散された感光性樹脂材料等が挙げられる。
【００３３】
ＢＭ８の形成方法としては、まず、基板表面に、黒色の樹脂膜を有するドライフィルムをラミネートし、カバーフィルムを剥離することによって、黒色の樹脂膜を転写する。次に、ドレイン電極６、ソース電極５、アクティブ素子１４、ソースライン２、ゲートライン１、補助容量ライン７を覆うように、かつ画素電極３および３’と平面的に重なり合うように、パターンマスクを用いて露光、現像、およびポストベークを行い、ＢＭ８（ＢＭパターン）を完成する。なお、図２に示すように、コンタクトホール９・９’の部分と、それらの周囲の部分とには、ＢＭ８を形成していない。
【００３４】
次に、上記ＢＭ８が形成された絶縁性基板１０の全面を覆うように層間絶縁膜１５を形成する。その層間絶縁膜１５の材料としては、例えば、ネガ型感光性透明樹脂等を用いることができる。具体的には、感光性透明樹脂としては、例えば、アクリル系樹脂、エポキシ系樹脂、ポリウレタン系樹脂、ポリイミド系樹脂等の樹脂が挙げられる。しかし、これに限定されるものではなく、層間絶縁膜１５の材料として、例えば、ＣＶＤ（Chemical Vapor Deposition）法によるＳｉＮｘ膜（窒化ケイ素膜）等、所望の誘電率、透過率が得られる材料を用いることもできる。なお、層間絶縁膜１５については後述する。
【００３５】
次に、アクティブ素子１４のドレイン電極６および画素電極３を接続するためのコンタクトホール９と、補助容量を形成するための補助容量ライン７と画素電極３とを接続するためのコンタクトホール９’とを形成する。その後、コンタクトホール９・９’を被覆するように、透明の画素電極を成膜する。次に、成膜した透明画素電極をパターニングして、画素電極３・３’を得る。表示装置用基板３０の製造方法における上記以外の工程については後述する。
【００３６】
本実施形態において、ゲートライン１およびソースライン２の材料としては、アルミニウム（Ａｌ）を使用している。しかし、ゲートライン１およびソースライン２の材料としては、所望のライン抵抗が得られる金属であればよい。例えばタンタル（Ｔａ）、チタン（Ｔｉ）、クロム（Ｃｒ）等の金属およびこれらの金属の合金などを、ゲートライン１およびソースライン２の材料として使用してもよい。また、ＴａＮ／Ｔａ／ＴａＮ、Ｔｉ／Ａｌ／Ｔｉ等の積層構造からなる膜を、ゲートライン１およびソースライン２の材料として用いることも可能である。さらにソースライン２の材料としては、一般的な金属膜だけでなく、例えば、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜を使用することもできる。
【００３７】
また、本実施形態において、アクティブ素子（スイッチング素子）１４には、アモルファスシリコン薄膜トランジスタを用いている。しかし、スイッチング素子としては、例えば、マイクロクリスタルシリコン薄膜トランジスタ、ポリシリコン薄膜トランジスタ、ＣＧＳ（連続粒界結晶シリコン）薄膜トランジスタ、ＭＩＭ（Metal Insulator Metal）等も、同様に用いることもできる。
【００３８】
ＢＭ８の樹脂層には、ＯＤ値３．０、膜厚２．５μｍのトランサーフィルム方式のカーボンが分散された感光性樹脂材料を用いている。しかし、このような樹脂材料に限定されず、所望のＯＤ値、テーパー形状、および誘電率を得られる他の材料を用いることも可能である。ＢＭ８の材料としては、例えば、顔料分散型黒色レジスト等が挙げられる。なお、上記ＯＤとは、Optical Densityの略である。また、ＯＤ値とは、物質の透過率を示す値であり、ＯＤ値が大きい物質ほど透過率は低い。
【００３９】
さらに、画素電極３および３’には、ＩＴＯを用いた。しかし、ＩＺＯ（Indium Zinc Oxide）等の透明画素電極を、画素電極３および３’に用いることもできる。
【００４０】
＜導電層＞
本発明の表示装置用基板３０は、絶縁性基板１０上に設けられた配線４における絶縁性基板１０の反対側に設けられた導電層１２を備えており、導電層１２が金属ナノ粒子を含有しているものである。
【００４１】
本明細書において、金属ナノ粒子とは、金属のナノオーダーでの微粒子をいう。ここで、金属ナノ粒子としては、銀微粒子、銀合金微粒子、銅微粒子、銅合金微粒子等が挙げられるが、特に限定されない。
【００４２】
＜配線＞
本発明の表示装置用基板３０は、絶縁性基板１０上に設けられた配線４を備えており、配線４における導電層１２との接触面にはスリット２１が形成されているものである。
【００４３】
本明細書において、配線とはゲート配線に限定されず、ゲート配線と同一のレイヤーで形成されるＣＳ（Communications Satellite）配線、ＣＳ幹配線等も含む。
【００４４】
＜層間絶縁膜＞
本発明の表示装置用基板３０は、配線４および導電層１２を覆うように絶縁性基板１０上に設けられた層間絶縁膜１５を備えているものである。
【００４５】
本明細書において、層間絶縁膜としては、従来公知のものを用いることができる。
【００４６】
＜スリット＞
本発明の表示装置用基板３０は、配線４における導電層１２との接触面にはスリット２１が形成されているものである。
【００４７】
また、本発明の表示装置用基板３０は、スリット２１の開孔率が、配線４における導電層１２との接触面全体の面積に対して好ましくは１０％以下、より好ましくは５％以下である。
【００４８】
また、本発明の表示装置用基板３０は、スリット２１の幅が小さいほど好ましく、配線４をフォトリソグラフィー・エッチングする場合にはスリット２１の幅が３μｍ以上であればよい。
【００４９】
本明細書において、スリットとは、二枚の部材を平行に向い合わせて作った細い隙間つまり細隙、丸型の隙間等、フォトリソグラフィー・エッチングで形成可能な形状の隙間をいう。
【００５０】
＜表示装置用基板の製造方法＞
表示装置用基板３０の製造方法における上記以外の工程は、後述の実施例に記載する。後述の実施例に記載のない工程は、従来公知の製造方法を用いることができる。
【００５１】
なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【実施例】
【００５２】
〔実施例１〕
図３は、アクティブマトリクス基板の概略構成を示す平面図である。アクティブマトリクス基板の大型化が進むにつれて、ゲート配線４が長くなり、それに伴い配線抵抗が大きくなり、信号遅延の問題が生じる。そこで、図３に示すゲート配線４の一部を、ゲート配線４の真上に低抵抗の導電層１２を形成した積層構造にすることにより、配線の低抵抗化を実現することができた。
【００５３】
図３において、ゲート配線４は、ゲート配線４と同一のレイヤーで形成されるＣＳ配線、ＣＳ幹配線等でもよい。
【００５４】
図４は、図３の切断線Ａ−Ａ’で切断した状態を示した部分矢視断面図である。なお、説明の便宜上、絶縁性基板１０、導電層１２、層間絶縁膜１５、ゲート配線４、スリット２１以外の部材の図示を省略している。
【００５５】
図４に示すように、スリット２１の入ったゲート配線４を形成し、ゲート配線４の真上に低抵抗な金属ナノ粒子（Ａｇ微粒子、Ａｇ合金微粒子、Ｃｕ微粒子、Ｃｕ合金微粒子）からなる導電層１２を、インクジェット法によって選択的にパターン形成した。その後、層間絶縁膜（ＳＯＧ膜）１５を形成し、以降順次、ゲート絶縁膜１１、アモルファスシリコン層１３等を形成していくことにより、フォトマスク枚数を増やすことなく、配線の低抵抗化を実現することができた。
【００５６】
図５は、通常のゲート配線４に導電層１２を形成した構成を示す断面図である。図５に示すように、ゲート配線４の上層と導電層１２との密着性が悪いため、ゲート配線４と導電層１２との界面で剥離が起こった。よって、焼成条件を調整することで密着性の改善はできるが、完全な密着性を得ることはできないということが明らかになった。
【００５７】
これに対して、図４に示すようなスリット２１の入ったゲート配線４を形成することにより、ゲート配線４のテーパー部に金属ナノ粒子が接触していても、焼成時にテーパー部でのゲート配線４（図４ではＡｌを含有する）と導電層１２（図４ではＡｕまたはＣｕを含有する）との相互拡散はほとんど起こらないため抵抗には影響せず、ゲート配線４と金属ナノ粒子との接触面（図４における「ゲートとの拡散部分」）のわずかな部分拡散によりゲート配線４と導電層１２との密着性は向上した。
【００５８】
また、焼成条件を調整することによって、金属ナノ粒子と絶縁性基板（ガラス基板）１０との接触面（図４における「ガラス基板との密着部分」）において、絶縁性基板１０と導電層１２との密着性が向上するため、アンカー効果によるさらなる密着性向上が可能となった。なお、それ以降の工程については、従来の工程と同じである。
【００５９】
図６は、ゲート配線４で導電層１２を覆った構成を示す断面図である。図６に示すように、絶縁性基板１０上に低抵抗な金属ナノ粒子（Ａｇ微粒子、Ａｇ合金微粒子、Ｃｕ微粒子、Ｃｕ合金微粒子）からなる導電層１２を、インクジェット法によって選択的にパターン形成した。その後、導電層１２を覆うようにゲート配線４を形成した。さらにその後、層間絶縁膜（ＳＯＧ膜）１５を形成することにより、フォトマスク枚数を増やすことなく、配線の低抵抗化を実現することを試みた。その結果を図７および図８に示す。
【００６０】
図７は、相互拡散前のＡＥＳ（Auger electron spectroscopy）分析およびＳＥＭ（Scanning Electron Microscope）観察の結果を示すグラフである。また、図８は、相互拡散後のＡＥＳ分析およびＳＥＭ観察の結果を示すグラフである。
【００６１】
図７および図８に示すように、ゲート配線４で導電層１２を覆った場合には、ゲート配線４形成後は所定の抵抗値になるが、ＴＦＴ（薄膜トランジスタ）形成後の工程を想定して追加焼成を行った際、ゲート配線４における最下層の金属をすり抜け、ゲート配線４（図７および図８ではＡｌ）と導電層１２（図７および図８ではＡｕまたはＣｕ）とが相互拡散してしまうため、導電層１２が変質し、配線の抵抗が上昇し、絶縁性基板１０と導電層１２との密着性悪化の原因となる。相互拡散の原因としては、絶縁性基板（ガラス基板）１０上と導電層１２上とでは、ゲート配線４の形成状態が異なることが考えられる。
【００６２】
つまり、図６に示される構成にすると、（導電層１２が）全面拡散して、配線の抵抗が上昇し、絶縁性基板１０と導電層１２との密着性が悪化した。これに対して、図４に示される構成にすると、通常の工程を経てゲート配線４を形成した後に、導電層１２を形成するので、テーパー部でのゲート配線４（図４ではＡｌを含有する）と導電層１２（図４ではＡｕまたはＣｕを含有する）との拡散によりゲート配線４と導電層１２との密着性が向上した。ゲート配線４のテーパー部からは部分的な拡散しか起こらないため、絶縁性基板１０と、ゲート配線４および導電層１２との密着性の悪化は起こらなかった。
【００６３】
図９は、図３の切断線Ａ−Ａ’の部分を示した部分矢視上面図である。なお、説明の便宜上、導電層１２、ゲート配線４、スリット２１以外の部材の図示を省略している。
【００６４】
スリット２１の形状は特に限定されず、例えば図９に示すような形状が挙げられる。なお、図示しないが、ゲート配線４の端までスリット２１が入った形状であっても、ゲート配線４のテーパー部のピン止め効果により、導電層１２をインクジェット法によって選択的にパターン形成した時に、インクがゲート配線４の外に流れ出すことはない。
【００６５】
ただし、スリット２１の開孔率がゲート配線４に対して大きすぎると配線の抵抗値に影響があるので、スリット２１の開孔率をゲート配線４に対して１０％以下することが好ましい。
【００６６】
図１０は、図３の切断線Ａ−Ａ’で切断した状態を示した部分矢視断面図である。なお、説明の便宜上、絶縁性基板１０、導電層１２、層間絶縁膜１５、ゲート配線４、スリット２１以外の部材の図示を省略している。
【００６７】
図１０では、スリット２１が、絶縁性基板１０まで開孔していない構造を示している。図１０に示すように、ゲート配線４のテーパー部に金属ナノ粒子が接触していても、焼成時にテーパー部でのゲート配線４（図１０ではＡｌを含有する）と導電層１２（図１０ではＡｕまたはＣｕを含有する）との相互拡散はほとんど起こらないため抵抗には影響せず、ゲート配線４と金属ナノ粒子との接触面（図１０における「ゲートとの拡散部分」）のわずかな部分拡散によりゲート配線４と導電層１２との密着性は向上した。
【００６８】
よって、ゲート配線４のエッチングの際、微小なスリット２１にエッチング残りがあっても、ゲート配線４と導電層１２との密着性が向上することが明らかになった。
【００６９】
図１１は、図３の切断線Ａ−Ａ’の部分を示した部分矢視上面図である。なお、説明の便宜上、導電層１２、ゲート配線４、スリット２１以外の部材の図示を省略している。
【００７０】
スリットの形状は特に限定されず、例えば図１１に示すような形状が挙げられる。ただし、インクジェット描画をゲート配線４の幅に対して中央に行うため、スリット２１はゲート配線４の幅に対して中央に配置した方が、スリット２１にインクが入り込みやすい。
【００７１】
ただし、ゲート配線４にスリット２１を入れるため、スリット２１の幅および面積が、配線の抵抗に影響を及ぼすことになる。
【００７２】
図１２は、ゲート配線４上に、インクジェット法によって導電層１２を形成したものを示している。これにより、フォトマスク枚数を増やすことなく、配線の低抵抗化を実現することができた。なお、図１２において、ゲート配線４の幅は、１０〜１００μｍ（ｕｍ）とした。
【００７３】
その際には、ゲート配線４の抵抗を大きく下げるため、導電層１２の膜厚を厚くする必要があり、接触角で決まる膜厚以上に、ゲート配線４における上層の形状（今回は９０°以上の逆テーパー）による表面張力でのピン止め効果により、膜厚を厚くした。なお、下地の撥水処理等は必要としなかった。
【００７４】
図１２において、導電層１２を形成する際のインクがゲート配線４の端部まで広がるように、インクジェットの吐出量および形状を最適なものにした。具体的には、インクは、粘度５〜１５ｃｐ、粒子径３〜７ｎｍ、比重１．６２ｇ／ｍｌ程度のものを使用した。また、本実施例では、溶媒としてテトラデカンを用いた。
【００７５】
また、本実施例では、インクジェットヘッドはノズル直径Φ２０〜３０μｍで、３〜１０ｐｌ／滴の液滴を飛翔速度５〜１０ｍ／ｓにて着弾面に対して垂直方向に吐出した。そして、厚さ数μｍ程度の液滴を積み、焼成することにより、数千Åの導電層１２を形成した。これにより、ゲート配線４の抵抗を１／２以下にすることができた。その際には、接触角は６〜１５°程度になっており、通常の液滴での接触角４〜６°よりも大きくなっていた。
【００７６】
図１３（ａ）は、スリットの入っていないゲート配線４にインクジェット法で導電層１２を描画したもの、図１３（ｂ）・（ｃ）は、実際にスリット２１の入ったゲート配線４にインクジェット法で導電層１２を描画したものを示す平面図である。ここで、図１３（ｂ）はスリット幅が１５×３６μｍ、図１３（ｃ）はスリット幅が３０×３６μｍである。
【００７７】
ゲート配線４に導電層１２が描画されると、上述したようなピン止めは起こらず、スリット２１にインクが進入していく。テーパー部のピン止めはゲート配線４の中央に吐出したインクのゲート配線４への広がりを止める効果があり、図１３（ｂ）・（ｃ）に示すように、インクがスリット２１上に吐出される場合には、インクがスリット２１に直接入っていく。よって、インク着弾位置にスリット２１を入れる必要がある。
【００７８】
通常、ゲート配線（Ｔｉ）４上は親液性、絶縁性基板１０上は撥液性となっている。本実施例では、接触角のコントラストは２０〜２５°である。しかし、よりコントラストの大きい場合（３０°以上）には、インクが着弾した際の接触角のコントラストによっては、スリット２１がゲート配線４の幅に対して中央にない構成では、インクが進行していかない場合もある。
【００７９】
通常のインクジェットで導電層１２を描画する場合のスリット２１の幅は、ゲート配線４の幅３０〜１００μｍに対して、ゲート配線４を切断しない範囲であれば特に限定されないが、ゲートエッチングのマージンも考慮して、ゲート配線４の幅に対してゲート配線４の端から５〜１０μｍ程度あけて形成することが好ましい。
【００８０】
本実施例のように、ゲート配線４の幅５０μｍに対しては、ゲートエッチングでスリット２１の形成可能な１０〜３５μｍ程度まではゲート配線４上とスリット２１中にも導電層１２の描画が可能である。
【００８１】
図１４（ａ）は、スリットの入っていないゲート配線４にインクジェット法で導電層１２を描画したもの、図１４（ｂ）は、実際にスリット２１の入ったゲート配線４にインクジェット法で導電層１２を描画したものを示す平面図である。ここで、図１４（ｂ）はスリット幅が３０×３６μｍである。また、図１４（ａ）・（ｂ）において、配線幅は８０μｍである。
【００８２】
図１４（ａ）に示すように、スリットなしの構成では、導電層１２とゲート配線４との界面で剥離が生じた。これに対して、図１４（ｂ）に示すように、スリット２１ありの構成では、導電層１２とゲート配線４との界面で剥離が生じなかった。
【００８３】
〔実施例２〕
図１５は、Ｃｕのゲート配線４上に導電層１２を描画したものを示す平面図である。Ｃｕでゲート配線４を形成したときでも、Ｔｉでゲート配線４を形成したときと同様に、導電層１２の描画が可能である。図１５は、スリットのないゲート配線４であるが、スリット２１があってもＴｉ／Ａｌ／Ｔｉ上と同様の描画が可能であると考えられる。
【００８４】
焼成条件としては、Ｃｕの耐熱性が低いため、導電層１２を焼成した際にＣｕの酸化を考慮しなくてはいけない。大気中での焼成では、Ｃｕが酸化されてＣｕＯとなる。また、Ｎ２雰囲気下での焼成では、Ｃｕが変色してしまう。これに対して、真空中では焼成してもＣｕに影響がないため、導電層１２の焼成は真空中で行うことが好ましい。なお、焼成温度は、他の（Ｔｉ）ゲート配線と同様、２５０〜４００℃で３０〜６０分である。
【００８５】
その他の方法として、Ｃｕを層間性絶縁膜１５で覆った状態で熱を加えた場合でも影響がないことが分かっているため、インクジェットで導電層１２形成後にＣｕが酸化されない温度（１４０℃以下）でプリベークし、ある程度インクを固めた状態で層間性絶縁膜１５を塗布し、導電層１２と層間性絶縁膜１５とを同時に焼成する方法を用いることができる。
【産業上の利用可能性】
【００８６】
本発明の表示装置用基板は、液晶表示装置等の表示装置に好適であり、例えば、パソコン等のＯＡ機器、テレビ等のＡＶ機器、携帯電話などの各種電子機器に広く利用することができる。
【図面の簡単な説明】
【００８７】
【図１】本発明における液晶表示装置の実施の一形態を示す断面図である。
【図２】本発明における表示装置用基板の実施の一形態を示す平面図である。
【図３】本発明におけるアクティブマトリクス基板の概略構成を示す平面図である。
【図４】図３の切断線Ａ−Ａ’で切断した状態を示す部分矢視断面図である。
【図５】従来の表示装置用基板を示す断面図である。
【図６】従来の表示装置用基板を示す断面図である
【図７】相互拡散前のＡＥＳ分析およびＳＥＭ観察の結果を示すグラフである。
【図８】相互拡散後のＡＥＳ分析およびＳＥＭ観察の結果を示すグラフである。
【図９】図３の切断線Ａ−Ａ’の部分を示す部分矢視上面図である。
【図１０】図３の切断線Ａ−Ａ’で切断した状態を示す部分矢視断面図である。
【図１１】図３の切断線Ａ−Ａ’の部分を示す部分矢視上面図である。
【図１２】本発明における表示装置用基板を示す平面図である。
【図１３】（ａ）は従来の表示装置用基板を示す平面図であり、（ｂ）・（ｃ）は本発明における表示装置用基板を示す平面図である。
【図１４】（ａ）は従来の表示装置用基板を示す平面図であり、（ｂ）は本発明における表示装置用基板を示す平面図である。
【図１５】本発明における表示装置用基板を示す平面図である。
【符号の説明】
【００８８】
１    ゲートライン（走査線）
２    ソースライン（信号線）
３    画素電極
３’  画素電極
４    ゲート配線（配線、ゲート電極）
５    ソース電極
６    ドレイン電極
７    補助容量ライン（補助容量線）
８    ブラックマトリックス（遮光膜）
９    コンタクトホール
９’  コンタクトホール
１０  絶縁性基板
１１  ゲート絶縁膜
１２  導電層
１３  アモルファスシリコン層
１４  アクティブ素子
１５  層間絶縁膜
２１  スリット
３０  アクティブマトリクス基板（表示装置用基板）
３１  配向膜
３２  液晶層
３３  対向基板
４０  液晶表示装置
【図１】
2010145736.tif 000003
【図２】
2010145736.tif 000004
【図３】
2010145736.tif 000005
【図４】
2010145736.tif 000006
【図５】
2010145736.tif 000007
【図６】
2010145736.tif 000008
【図９】
2010145736.tif 000009
【図１０】
2010145736.tif 000010
【図１１】
2010145736.tif 000011
【図７】
2010145736.tif 000012
【図８】
2010145736.tif 000013
【図１２】
2010145736.tif 000014
【図１３】
2010145736.tif 000015
【図１４】
2010145736.tif 000016
【図１５】
2010145736.tif 000017