(57)【要約】【課題】フィードバック電圧に基づき出力電圧を制御する電圧発生回路において、出力電圧制御の不感帯の範囲を検出するための方法を提供する。【解決手段】自己の出力電圧を検出し、その検出電圧に基づき出力電圧を一定範囲内に制御する電圧発生回路（１１）に、プルアップ抵抗（１９）またはプルダウン抵抗（２３）からなるリークパスを接続する。電圧発生回路（１１）の出力に、プルアップ抵抗（１９）を介して所定の電流を流入させ、電圧発生回路（１１）の出力電圧値を測定し、測定した電圧値を不感帯の上限値として検出する。また、電圧発生回路（１１）の出力から、プルダウン抵抗（２３）を介して所定の電流を引き抜き、電圧発生回路（１１）の出力電圧値を測定し、測定した電圧値を不感帯の下限値として検出する。【選択図】図１
2010009680.tif 000002
【特許請求の範囲】
【請求項１】
自己の出力電圧を検出し、その検出電圧に基づき前記出力電圧を一定範囲内に制御する電圧発生回路と、
第１の所定電流を供給する第１の定電流供給手段、及び前記第１の定電流供給手段と前記電圧発生回路の出力との間を電気的に接続、遮断する第１のスイッチを含み、前記電圧発生回路の出力に第１の所定電流を供給可能な第１のリークパスと、
第２の所定電流を供給する第２の定電流供給手段、及び前記第２の定電流供給手段と前記電圧発生回路の出力との間を電気的に接続、遮断する第２のスイッチを含み、前記電圧発生回路の出力から第２の所定電流を引き抜く第２のリークパスとを備え、
前記第１のリークパスを介して前記電圧発生回路の出力に第１の所定電流が供給された状態で測定されたときの前記電圧発生回路の出力電圧値が、前記電圧発生回路が出力電圧を変化させるような動作を行わない出力電圧の範囲である不感帯の上限の近傍の値として検出され、
前記第２のリークパスを介して前記電圧発生回路の出力に第２の所定電流が供給された状態で測定されたときの前記電圧発生回路の出力電圧値が、前記不感帯の下限の近傍の値として検出される、
半導体装置。
【請求項２】
メモリアレイと、
前記電圧発生回路の不感帯の検出動作時において、前記電圧発生回路から前記メモリアレイ領域への電圧供給を遮断するトランジスタと
をさらに備えた請求項１記載の半導体装置。
【請求項３】
メモリセルが形成された第１の領域とセンスアンプが形成された第２の領域を有するメモリアレイと、
前記電圧発生回路の不感帯の検出動作時において、前記電圧発生回路から前記第１の領域への電圧供給を遮断するトランジスタとをさらに備え、
前記電圧発生回路の不感帯の検出動作時において、前記電圧発生回路は、前記第２の領域に出力電圧を供給し、供給した出力電圧を前記第２の領域内の配線から取り出し、その取り出した電圧に基づいて前記出力電圧を一定範囲内に制御する、請求項１記載の半導体装置。
【請求項４】
前記第１の定電流供給手段は上記不感帯の上限電圧より高い電位に接続されたプルアップ抵抗を含み、前記第２の定電流供給手段は上記不感帯の下限電圧より低い電位に接続されたプルダウン抵抗を含む、請求項１記載の半導体装置。
【請求項５】
前記電圧発生回路の出力と所定の基準電位とを比較し、その比較結果を出力する電圧比較回路をさらに含む、請求項１記載の半導体装置。
【請求項６】
前記電圧発生回路の出力と不感帯上限に対する基準電位とを比較し、その比較結果を出力する第１の電圧比較回路と、
前記電圧発生回路の出力と不感帯下限に対する基準電位とを比較し、その比較結果を出力する第２の電圧比較回路と、
前記第１及び第２の電圧比較回路からの比較結果を論理演算し、その演算結果を出力する電位関係比較回路と
をさらに含む、請求項１記載の半導体装置。
【請求項７】
自己の出力電圧を検出し、その検出電圧に基づき前記出力電圧を一定範囲内に制御する電圧発生回路における、前記電圧発生回路が出力電圧を変化させるような動作を行わない出力電圧の範囲である不感帯を検出する方法であって、
ａ）前記電圧発生回路の出力に第１の所定電流を流入させ、
前記電圧発生回路の出力電圧値を測定し、
前記測定した電圧値を前記不感帯の上限の近傍の値として検出し、
ｂ）前記電圧発生回路の出力から第２の所定電流を引き抜き、
前記電圧発生回路の出力電圧値を測定し、
前記測定した電圧値を、前記不感帯の下限の近傍の値として検出する、
電圧発生回路の不感帯の検出方法。
【請求項８】
通常動作時において前記電圧発生回路がメモリアレイへ電圧を供給する場合、
前記不感帯の検出時において、前記電圧発生回路から前記メモリアレイへの電源供給を遮断する、請求項７記載の電圧発生回路の不感帯の検出方法。
【請求項９】
通常動作時において前記電圧発生回路がメモリアレイへ電圧を供給し、前記メモリアレイが、メモリセルが形成された第１の領域とセンスアンプが形成された第２の領域を有する場合、
前記不感帯の検出時において、前記電圧発生回路から前記第１の領域への電源供給を遮断し、前記電圧発生回路が前記第２の領域に出力電圧を供給し、供給した出力電圧を前記第２の領域内の配線から取り出し、その取り出した電圧に基づいて前記出力電圧を一定範囲内に制御する、請求項７記載の電圧発生回路の不感帯の検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置内に設けられる電圧発生回路に関し、特に、自己の出力電圧をフィードバックし、フィードバックした電圧に基づき出力電圧を一定範囲に制御する電圧発生回路における不感帯（非制御範囲）の検出技術に関する。
【背景技術】
【０００２】
メモリやマイクロプロセッサ等の半導体記憶装置の内部では種々の電源電圧が生成されて使用される。そのため半導体記憶装置は所望の電源電圧を生成するための電圧発生回路を含んでいる（特許文献１、２等参照）。電圧発生回路は出力電圧を一定の電圧範囲内に制御するため、その出力電圧を検出（フィードバック）し、検出した出力電圧を所定の下限の基準値（出力電圧範囲の下限値に相当）と比較し、検出電圧が下限の基準値よりも低くなったときは、その出力電圧を上昇させるように出力電圧を制御する。また、電圧発生回路は、検出した出力電圧を上限の基準値と比較し、検出電圧が上限の基準値よりも高くなったときは、その出力電圧を低下させるように出力電圧を制御する。このようなフィードバック制御により出力電圧を常に一定電圧範囲内に制御している。
【０００３】
【特許文献１】特開２００８−１２３５８６号公報
【特許文献２】特開２００８−１０８２９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のように電圧発生回路は、検出した出力電圧が下限の基準値より低いか、上限の基準値よりも大きい場合のみ出力電圧を積極的に制御するが、検出した出力電圧が下限の基準値と上限の基準値との間にある場合は出力電圧を変化させる制御は行わない。以下、このような電圧発生回路が出力電圧を変化させるような動作を行わない出力電圧の範囲を「不感帯」という。
【０００５】
一般に検出出力電圧と下限の基準値と上限の基準値を比較し、その比較結果に基づく電圧制御を行う場合において制御のバラツキがある。この制御のバラツキにより、出力電圧の制御が基準値に対して変動し、このため不感帯が変動するため、所望の範囲の電圧が得られないという問題がある。このような電圧発生回路を含む半導体装置は、そのままでは使用できないため、電圧発生回路を調整するか、または半導体装置をリジェクトする必要がある。しかしながら、そのような調整やリジェクトを行うためには、電圧発生回路において不感帯の不良の有無を検出できることが必要となる。
【０００６】
本発明は、上記課題を解決すべくなされたものであり、その目的とするところは、フィードバック電圧に基づき出力電圧を制御する電圧発生回路において、出力電圧制御の不感帯の範囲を検出するための方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、自己の出力電圧を検出し、その検出電圧に基づき出力電圧を一定範囲内に制御する電圧発生回路と、電圧発生回路の出力に第１の所定電流を供給可能な第１のリークパスと、電圧発生回路の出力に第２の所定電流を供給可能な第２のリークパスとを備える。第１のリークパスは、第１の所定電流を供給する第１の定電流供給手段と、第１の定電流供給手段と電圧発生回路の出力との間を電気的に接続、遮断する第１のスイッチとを含む。第２のリークパスは、第２の所定電流を供給する第２の定電流供給手段と、第２の定電流供給手段と電圧発生回路の出力との間を電気的に接続、遮断する第２のスイッチとを含む。
【０００８】
第１のリークパスを介して電圧発生回路の出力に第１の所定電流が供給された状態で測定されたときの電圧発生回路の出力電圧値が、電圧発生回路の不感帯の上限の近傍の値として検出される。ここで、不感帯とは、電圧発生回路が出力電圧を変化させるような動作を行わない出力電圧の範囲である。また、第２のリークパスを介して電圧発生回路の出力に第２の所定電流が供給された状態で測定されたときの電圧発生回路の出力電圧値が、不感帯の下限の近傍の値として検出される。
【０００９】
本発明に係る電圧発生回路の不感帯の検出方法は、自己の出力電圧を検出し、その検出した電圧に基づき出力電圧を一定範囲内に制御する電圧発生回路における不感帯を検出する方法である。ここで、不感帯とは、電圧発生回路が出力電圧を変化させるような動作を行わない出力電圧の範囲である。本検出方法によれば、電圧発生回路の出力に第１の所定電流を流入させ、電圧発生回路の出力電圧値を測定し、測定した電圧値を前記不感帯の上限の近傍の値として検出する。また、電圧発生回路の出力から第２の所定電流を引き抜き、電圧発生回路の出力電圧値を測定し、測定した電圧値を、不感帯の下限の近傍の値として検出する。
【発明の効果】
【００１０】
本発明によれば、自己の出力電圧を検出し、その検出した電圧に基づき出力電圧を制御する電圧発生回路において、出力電圧制御の不感帯の範囲を容易に検出することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、添付の図面を参照し、本発明の実施の形態を説明する。
【００１２】
実施の形態１
１  構成
図１は、本発明に係る半導体装置の一実施形態の構成を示した図である。本実施形態の半導体装置はＤＲＡＭ（Dynamic Random Access Memory）であり、メモリセルアレイ５と、メモリセルアレイ５のビット線にビット線電圧ＶBLを供給する電圧発生回路１１とを含む。
【００１３】
また、電圧発生回路１１はＮＭＯＳトランジスタ２５を介してメモリセルアレイの各ビット線に接続されている。電圧発生回路１１はその出力電圧ＶBLをフィードバックし、そのフィードバック電圧ＶBLFBに基づき、出力電圧ＶBLが所定の電圧範囲内に収まるように、出力電圧ＶBLを制御する。
【００１４】
特に、電圧発生回路１１の出力には、ＰＭＯＳトランジスタ１７を介してプルアップ抵抗１９の一端が接続されている。プルアップ抵抗１９の他端は電源Ｖ0に接続されている。さらに、電圧発生回路１１の出力には、ＮＭＯＳトランジスタ２１を介してプルダウン抵抗２３の一端が接続されている。プルダウン抵抗２３の他端はグランドGNDに接続されている。さらに、電圧発生回路１１の出力にはパッド１３が接続されている。
【００１５】
図２に、電圧発生回路１１の出力電圧ＶBLと出力電流Iblの関係を示す。電圧発生回路１１において、電圧ＶLから電圧ＶHの間の領域が不感帯である。フィードバック電圧ＶBLFBがその電圧範囲（ＶL〜ＶH）内にある場合、電圧発生回路１１は出力電圧を変化させるための制御を行わない。すなわち、電圧発生回路１１は電流Iblを変化させない。フィードバック電圧ＶBLFBが電圧ＶLよりも小さくなると、電圧発生回路１１は出力電圧ＶBLを上昇させるために出力電流Iblを増加させるように制御する。一方、フィードバック電圧ＶBLFBが電圧ＶHよりも大きくなると、電圧発生回路１１は出力電圧ＶBLを低下させるために出力電流Iblを引き抜くように制御する。このように電圧発生回路１１は、検出した出力電圧が不感帯の外にあるときは、出力電圧の値が所定範囲に収まるように出力電流IbLを制御する。
【００１６】
２  電圧発生回路の不感帯検出方法
本実施形態における電圧発生回路１１の不感帯の検出方法を説明する。本実施形態の半導体装置はテストモードを有し、そのテストモードにおいて不感帯を検出する。
【００１７】
不感帯の検出方法の原理は次のとおりである。テストモード時において、最初に、トランジスタ２５を制御信号ACUTによりオフにする。これにより、メモリセルアレイ５内のビット線が、電圧発生回路１１及びプルアップ抵抗１９もしくはプルダウン抵抗２３と電気的に遮断される。これにより、メモリセルアレイ５内に不良が存在し、該ビット線が異なる電位を持つ他のノードとショートする場合でも、テスト時における不良に基づく電流リークの影響を排除できる。
【００１８】
プルアップ抵抗１９及びトランジスタ１７、プルダウン抵抗２１及びトランジスタ２３はそれぞれリークパスを形成する。つまり、本実施形態では、テストモード時において、電圧発生回路１１の出力にリークパスを接続し、意図的にリーク電流を流し、そのときに測定される出力電圧を観測することで、図２の関係に基づき不感帯の上限値、下限値を推定する。具体的には以下のとおりである。
【００１９】
２．１  不感帯の上限の検出
不感帯の上限を検出するために、プルアップ抵抗１９に接続するＰＭＯＳトランジスタ１７をオンさせる。この時、プルダウン抵抗２３に接続するＮＭＯＳトランジスタ２３はオフの状態を保つ。これにより、電源Ｖ0、プルアップ抵抗１９及びＰＭＯＳトランジスタ１７によりリークパスが形成される。そのリークパスを介して電源Ｖ0から電圧発生回路１１に向かってリーク電流IHを強制的に流す。そのときにパッド１３を介して電圧を測定する。図２に示す関係より、その測定した電圧はＶH'となる。
【００２０】
不感帯においては、図２に示すように電流Iblが流れないことから不感帯の上限（ＶH）を正確に測定することは困難である。ここでは、微小なリーク電流ＩHを流すことで実際の不感帯の上限（ＶH）からΔＶHだけずれた電圧ＶH'を測定する。ΔＶHが許容範囲内に収まるよう電流ＩHを設定することで、その測定値ＶH'を実際の不感帯の上限（ＶH）と見なすことができる。ΔＶHの値は仕様等によって決定される。
【００２１】
このように、プルアップ抵抗１９及びＰＭＯＳトランジスタ１７によるリークパスを形成してリーク電流IHを強制的に流し、更に半導体装置内部の不良に起因する主たるリーク電流を遮断することで、図２の関係に基づき電圧発生回路１１の不感帯の上限電圧ＶH近傍の電圧ＶH'が検出できる。よって、この検出した電圧ＶH'に基づき電圧発生回路１１の不感帯の上限値ＶHを推定できる。
【００２２】
２．２  不感帯の下限の検出
不感帯の下限を検出するために、プルアップ抵抗１９に接続するＰＭＯＳトランジスタ１７をオフの状態を保ったまま、プルダウン抵抗２３に接続するＮＭＯＳトランジスタ２３をオンさせる。これにより、グランドGND、プルダウン抵抗２３及びＮＭＯＳトランジスタ２１によりリークパスが形成される。そのリークパスを介して電圧発生回路１１からグランドGNDに向かってリーク電流ILを強制的に流す。そのときにパッド１３を介して電圧を測定する。図２に示す関係より、その測定した電圧はＶL'となる。
【００２３】
前述のように、不感帯においては電流Iblが流れないことから不感帯の下限（ＶL）を正確に測定することは困難である。ここでは、微小なリーク電流ＩLを流すことで実際の不感帯の上限（ＶL）からΔＶLだけずれた電圧ＶL'を測定する。ΔＶLが許容範囲内に収まるよう電流ＩLを設定することで、その測定値ＶL'を実際の不感帯の上限（ＶL）と見なすことができる。ΔＶLの値は仕様等によって決定される。
【００２４】
このように、プルダウン抵抗２３及びＮＭＯＳトランジスタ２１によるリークパスを形成してリーク電流ILを強制的に流し、更に半導体装置内部の不良に起因する主たるリーク電流を遮断することで、図２の関係に基づき電圧発生回路１１の不感帯の下限電圧ＶL近傍の電圧ＶL'が検出できる。よって、この検出した電圧ＶL'に基づき電圧発生回路１１の不感帯の上限値ＶLを推定できる。
【００２５】
３  まとめ
以上のように本実施形態の半導体装置によれば、フィードバック制御により出力電圧の制御を行う電圧発生回路において、その出力にリークパスを設け電流を流すことで、電圧発生回路の出力電圧制御において出力電圧を変化させない不感帯の検出を容易に行うことができる。なお、半導体装置はメモリに限られず、マイクロプロセッサ、システムＬＳＩ等であってもよい。
【００２６】
実施の形態２
図３を参照し、本発明の第２の実施形態を説明する。図３において、メモリセルアレイ５は、メモリセルが形成された第１のメモリセル領域５１及び第２のメモリセル領域５２と、センスアンプが形成されたセンスアンプ領域５３とを含む。図３に示すメモリアレイ５は、メモリセル領域５１、５２のビット線群と、センスアンプ領域５３のビット線群とがスタンバイ状態において切り離し可能なものとする。
【００２７】
トランジスタ３１は、電圧発生回路１１から、第１のメモリセル領域５１のビット線群へのビット線電圧ＶBLEの供給をカットするためのトランジスタである。トランジスタ３３は、電圧発生回路１１から、第２のメモリセル領域５２のビット線群へのビット線電圧ＶBLOの供給をカットするためのトランジスタである。
【００２８】
不感帯の検出を行うためのテストモード時においては、トランジスタ３１、３３をオフし、メモリセル領域５１、５２を電圧発生回路１１から電気的に切り離す。その状態で、センスアンプ領域５３のビット線群に供給されるビット線電圧ＶBLSAを、センスアンプ領域５３内の配線から取り出し、電圧発生回路１１のモニタ信号（フィードバック電圧ＶBLFB）として利用する。
【００２９】
このように、不感帯検出時にセンスアンプ領域内の配線から取り出した電圧発生回路１１の出力電圧をモニタ信号として取得することで、電圧発生回路１１の出力にセンスアンプ領域５３における配線等の寄生容量が接続されるため、実施の形態１のように電圧発生回路１１から直接に取り出した場合よりも安定したフィードバック制御が実現できる。なお、通常、センスアンプ領域５３のリーク電流はメモリセル領域５１、５２に比して非常に小さく、無視できるので、このようにセンスアンプ領域５３からモニタ信号を取得してもリーク電流の影響は問題にならない。
【００３０】
実施の形態３
図４を参照し、本発明の第３の実施形態を説明する。図４に示すように、本実施形態の半導体装置は、図１の構成に加えて、電圧比較回路６１と、電圧供給部６２と、比較結果出力部６３と、パッド１５とをさらに備える。本実施形態における不感帯検出動作は、実施の形態１、２で説明したものと同様である。
【００３１】
電圧発生回路１１の不感帯の上限検出動作時において、パッド１５を介して外部から不感帯上限検出時用の比較電位が供給されると、電圧供給部６２を介して比較のための基準電位が電圧比較回路６１に供給される。同時に、電圧比較回路６１は、電源発生回路１１から、不感帯の上限検出動作により検出された不感帯の上限を示す電位を入力し、この電位と、電圧供給部６２から供給された基準電位とを比較し、その比較結果を比較結果出力部６３に出力する。比較結果出力部６３は比較結果を所定の信号に変換し、パッド１３を介して出力する。
【００３２】
電圧発生回路１１の不感帯の下限検出動作時においても、上限検出動作時と同様の動作を行うが、この場合、パッド１５からは不感帯の下限検出時用の比較電位が供給される。
【００３３】
一般に半導体装置のテストでは、複数個の半導体装置のテストが同時に実施される。しかし、複数個の半導体装置が出力する電位（本件の場合は不感帯検出電位）を高精度に同時に測定するのは困難であり、実際には、個別に測定することとなる。更に高精度の測定には時間がかかる。しかし、本実施形態の方法によれば、高精度の電位を複数の半導体装置に同時に供給するだけで不感帯の上限値と下限値の検出が可能となる。以上から、本実施形態の方法により、テスト時間の短縮でき、測定精度を向上できる。
【００３４】
実施の形態４
図５を参照し、本発明の第４の実施形態を説明する。本実施形態の電圧発生回路は、不感帯上限基準電位と不感帯下限基準電位の２つの基準電位を参照して出力電圧を発生する。本実施形態では、その基準電位通りの電位が電圧発生回路１１によって発生されているかを検出するための構成を示す。
【００３５】
図５に示すように、本実施形態の半導体装置は、図１の構成に加えて、上限電位比較回路６４ａと、下限電位比較回路６４ｂと、電位関係比較回路６５と、比較結果出力部６６とをさらに備える。本実施形態における不感帯検出動作は、実施の形態１、２で説明したものと同様である。
【００３６】
前述の方法で不感帯の上限検出動作を実施する。その際、上限電位比較回路６４ａは、不感帯上限基準電位と、不感帯の上限検出動作により検出された不感帯の上限を示す電位とを比較し、その比較結果を電位関係比較回路６５に出力する。電位関係比較回路６５は、その比較結果を保持する。
【００３７】
また、前述の方法で不感帯の下限検出動作を実施する。その際、下限電位比較回路６４ｂは、不感帯下限基準電位と、不感帯の下限の検出動作により検出された不感帯の下限を示す電位とを比較し、その比較結果を電位関係比較回路６５に出力する。電位関係比較回路６５は、その下限検出時の比較結果、及び保持している上限検出時の比較結果に対して所定の論理演算を行った結果を比較結果出力部６６に出力する。比較結果出力部６６は、その比較結果を所定の信号に変換し、パッド１３を介して出力する。
【００３８】
例えば、図２において、電位ＶHが不感帯上限基準電位に相当し、電位ＶH'が不感帯上限検出動作により検出された不感帯の上限を示す電位に相当する。このとき、式（１）の関係が成り立てば、電圧発生回路１１により不感帯の上限値が基準電位に対して正しく発生されていると判断できる。
ＶH≦ＶH'      （１）
【００３９】
同様に、図２において、電位ＶLが不感帯下限基準電位に相当し、電位ＶL'が不感帯下限検出動作により検出された不感帯の下限を示す電位に相当する。このとき、式（２）の関係が成り立てば、電圧発生回路１１により不感帯の下限値が基準電位に対して正しく発生されていると判断できる。
ＶL≧ＶL'      （２）
【００４０】
上限電位比較回路６４ａからの比較結果は式（１）の関係が満たされているか否かを示し、下限電位比較回路６４ｂからの比較結果は式（２）の関係が満たされているか否かをします。よって、電位関係比較回路６５により、上限電位比較回路６４ａからの比較結果と下限電位比較回路６４ｂからの比較結果に対して所定の論理演算（例えば、論理積）を行うことで、不感帯の上限値と下限値が基準電位に対して正しく発生されているかどうかを検出することができる。
【００４１】
本実施形態においても、実施の形態３と同様、テスト時間短縮効果と測定精度向上効果が期待できる。特に本実施形態では、高精度の電位を半導体装置に供給する必要なく、不感帯の上限値と下限値が正しく出力されているか検出可能となる。
【００４２】
以上、本発明の４つの実施形態を説明した。上記の実施形態において、不感帯検出時に一定電流を供給する手段を電源V0に接続されたプルアップ抵抗１９とグランド電位に接続されたプルダウン抵抗２３とで構成したが、それらに限定されるものではなく、一定の電流を流すことができる定電流回路であれば、任意のものが使用できる。
【００４３】
また、図１等において、電圧発生回路１１に対してフィードバックパスを示しているが、電圧発生回路１１が自己の出力電圧を検出し、その検出電圧に基づき出力電圧を一定範囲内に制御するものであればよく、必ずしも外部に設けられたフィードバックパスを必要としない。
【００４４】
また、ＤＲＡＭのメモリアレイ領域においては、VCP電圧（ＤＲＡＭのメモリセルキャパシタの対向電極として用いられるセルプレートの電圧）やワード線電圧といった種々の電圧に対して、ビット線電圧の場合と同様な不感帯をもった電圧発生回路による生成が適用可能であり、これらの電圧発生回路に対しても上記実施形態の思想が適用できることは言うまでもない。また、上記実施形態の思想はＤＲＡＭ以外の半導体装置に適用できることも言うまでもない。
【図面の簡単な説明】
【００４５】
【図１】本発明に係る半導体装置の第１の実施形態の構成を示した図
【図２】本実施形態の半導体装置の電圧発生回路の出力電圧と出力電流の関係を示した図
【図３】本発明に係る半導体装置の第２の実施形態の構成を示した図
【図４】本発明に係る半導体装置の第３の実施形態の構成を示した図
【図５】本発明に係る半導体装置の第４の実施形態の構成を示した図
【符号の説明】
【００４６】
５    メモリアレイ
１１  電圧発生回路
１３、１５  パッド
１７  ＰＭＯＳトランジスタ
１９  プルアップ抵抗
２１  ＮＭＯＳトランジスタ
２３  プルダウン抵抗
２５、３１、３３  カットオフトランジスタ
５１、５２  メモリセル領域
５３  センスアンプ領域
６１  電圧比較回路
６２  電圧供給部
６３、６６  比較結果出力部
６５  電位関係比較回路
【図１】
2010009680.tif 000003
【図２】
2010009680.tif 000004
【図３】
2010009680.tif 000005
【図４】
2010009680.tif 000006
【図５】
2010009680.tif 000007