(57)【要約】【課題】接着剤残渣を除去するとともに接着部材と光透過性部材とを隙間無く貼り付けをなし、高品質の半導体装置を提供することができる製造方法及びこれによって製造される半導体装置を提供する。【解決手段】  添加剤を含有する接着剤からなる第１の接着層の上に、添加剤を含有しない接着剤からなる第２の接着層を形成して積層接着体を形成し、第１の接着層が半導体素子に接着されるように積層接着体を半導体素子に貼り付け、第１の接着層及び第２の接着層を貫通する開口部を積層接着体に形成し、開口部における接着剤残渣を除去すること。【選択図】図１
2010232292.tif 000002
【特許請求の範囲】
【請求項１】
添加剤を含有する接着剤からなる第１の接着層の上に、前記添加剤を含有しない接着剤からなる第２の接着層を形成して積層接着体を形成する積層接着体形成工程と、
前記第１の接着層が半導体素子に接着されるように、前記積層接着体を前記半導体素子に貼り付ける工程と、
前記第１の接着層及び前記第２の接着層を貫通する開口部を前記積層接着体に形成する開口部形成工程と、
前記開口部における接着剤残渣を除去する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記開口部形成工程は、前記第１の接着層及び前記第２の接着層に対して同時に前記開口部を形成することを特徴とする請求項１に記載の製造方法。
【請求項３】
前記開口部の開口寸法は、前記第１の接着層及び前記第２の接着層において同一であることを特徴とする請求項２に記載の製造方法。
【請求項４】
前記第１の接着層及び前記第２の接着層は、感光性を有していることを特徴とする請求項１乃至３のいずれか１に記載の製造方法。
【請求項５】
前記第１の接着層及び前記第２の接着層は、同一タイプの感光性を有することを特徴とする請求項４に記載の製造方法。
【請求項６】
前記第１の接着層及び前記第２の接着層は、ネガタイプの感光性を有することを特徴とする請求項５に記載の製造方法。
【請求項７】
前記第１の接着層及び前記第２の接着層は、フィルムタイプであることを特徴とする請求項４乃至６のいずれか１に記載の製造方法。
【請求項８】
前記第１の接着層は、前記添加剤が含まれない接着層を有することを有することを特徴とする請求項１乃至７のいずれか１に記載の製造方法。
【請求項９】
半導体素子と、
添加剤を含有する接着剤からなる第１の接着層及び前記添加剤を含有しない接着剤からなる第２の接着層が前記半導体素子の上に順次積層された積層構造を備えるとともに、前記第１接着層及び前記第２の接着層を貫通する開口部を備える積層接着体と、
前記第２の接着層の上に貼り付けられた光透過性部材と、を有し、
前記開口部の開口寸法は、前記第１の接着層及び前記第２の接着層において同一であることを特徴とする半導体装置。
【請求項１０】
前記第２の接着層の側面及び前記第２の接着層と前記光透過性部材との界面部分は、前記開口部の形成に伴って発生する接着剤残渣が除去されていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１の接着層及び前記第２の接着層は、感光性を有していることを特徴とする請求項９又は１０に記載の半導体装置。
【請求項１２】
前記第１の接着層及び前記第２の接着層は、同一タイプの感光性を有することを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記第１の接着層及び前記第２の接着層は、ネガタイプの感光性を有することを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記第１の接着層及び前記第２の接着層は、フィルムタイプであることを特徴とする請求項１１乃至１３のいずれか１に記載の半導体装置。
【請求項１５】
前記第１の接着層は、前記添加剤が含まれない接着層を有することを有することを特徴とする請求項９乃至１４のいずれか１に記載の半導体装置。
【請求項１６】
表面に、複数の透過領域と前記透過領域を取り囲む接着領域とを備えた第１の基板を準備する工程と、
前記第１の基板の表面上に、添加剤を含有する感光性の第１の接着層と添加剤を有しない感光性の第２の接着層とが順次積層された積層接着体を形成する工程と、
露光現像処理によって前記透過領域上に形成された前記第１の接着層及び前記第２の接着層を除去する工程と、
前記透過領域上の前記第１の接着層及び前記第２の接着層の残渣を除去する工程と、
前記第２の接着層を介して前記透過領域を覆って第２の基板を貼り付ける工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１７】
前記第１の基板が光透過性の基板であり、前記第２の基板が半導体基板であることを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記添加剤がフィラーであることを特徴とする請求項１６又は１７に記載の半導体装置の製造方法。
【請求項１９】
前記残渣の除去はアッシングにより行うことを特徴とする請求項１６乃至１８のいずれかに記載の半導体装置の製造方法。
【請求項２０】
前記第１の接着層及び前記第２の接着層はネガタイプであることを特徴とする請求項１６乃至１９のいずれかに記載の半導体装置。
【請求項２１】
前記第１の接着層及び前記第２の接着層はフィルムタイプであることを特徴とする請求項１６乃至２０のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に、半導体素子に接着部材を介して光透過性部材を貼り付けて封止する半導体装置の製造方法及びこれにより製造される半導体装置に関するものである。
【背景技術】
【０００２】
近年の携帯電話の小型化及び高性能化に伴い、携帯電話に用いられるカメラモジュールの高画素対応及び低背化が進んでいる。また、携帯電話用のカメラモジュールに内蔵されるセンサ部品にも小型化が要求されている。従来からセンサの実装にはワイヤーボンド方式やフリップチップ方式等が採用されていたが、近年においてはセンサをＣＳＰ（Chip Scale Package又はChip Size Package）として実装する方式が注目されている。この方式は、センサがチップサイズに近い超小型・薄型で形成されるため、高密度実装が可能になる。また、この方式は、プリント基板へのセンサの実装に、従来の表面マウント技術を用いることができる。なお、以下においては、このようなセンサをセンサＣＳＰと称する。
【０００３】
センサＣＳＰには、多数の種類がある。例えば、パッケージ側面に配線を形成する方式と、各センサＣＳＰ（すなわち、センサチップごと）に貫通孔（ビアホール）を設けるＴＳＶ（Through Silicon Via）方式とが知られている。
【０００４】
ＴＳＶ方式が用いられたセンサＣＳＰにおいては、中央部に開口部を備える接着部材を介して半導体素子に光透過性部材が貼り付けられることにより、センサＣＳＰの封止が行われる。接着部材は添加剤であるフィラーを含んでおり、フィラーを含むことで接着部材の粘度が調整され、更には、接着部材の特性向上及び吸湿率低下が図られている。特許文献１には、このようなセンサＣＳＰが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２２８８３７
【発明の概要】
【発明が解決しようとする課題】
【０００６】
フォトリソタイプの接着部材に開口部を形成する場合には、フォトリソグラフィ後の接着剤残渣をアッシング処理によって除去することが、センサＣＳＰの品質向上に繋がる。
【０００７】
しかしながら、フォトリソグラフィ後の接着部材全体にアッシング処理を行うと接着部材中のフィラーが露出することがあり、当該フィラー露出状態では光透過性部材を隙間無く（すなわち、接着されない部分が生じることなく）貼り付けることが困難である。このような不十分な貼り付けがなされたセンサＣＳＰにおいては、基板への搭載工程における熱ストレス並びに当該ＣＳＰセンサが組み込まれた機器の使用時における熱及び機会的ストレスにより、接着部材と光透過性部材との隙間部分を起点として剥離が生じる問題点がある。
【０００８】
本発明は、以上の如き事情に鑑みてなされたものであり、接着剤残渣を除去するとともに接着部材に光透過性部材を隙間無く貼り付け、高品質の半導体装置を提供することができる製造方法及びこれによって製造される半導体装置を提供する。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、本発明の半導体装置の製造方法は、添加剤を含有する接着剤からなる第１の接着層の上に、添加剤を含有しない接着剤からなる第２の接着層を形成して積層接着体を形成する積層接着体形成工程と、第１の接着層が半導体素子に接着されるように、積層接着体を半導体素子に貼り付ける工程と、第１の接着層及び第２の接着層を貫通する開口部を積層接着体に形成する開口部形成工程と、開口部における接着剤残渣を除去する工程と、を有することを特徴とする。
【００１０】
また、上述した課題を解決するために、本発明の半導体装置は、半導体素子と、添加剤を含有する接着剤からなる第１の接着層及び添加剤を含有しない接着剤からなる第２の接着層が半導体素子の上に順次積層された積層構造を備えるとともに、第１接着層及び第２の接着層を貫通する開口部を備える積層接着体と、第２の接着層の上に貼り付けられた光透過性部材と、を有し、開口部の開口寸法は、第１の接着層及び第２の接着層において同一であることを特徴とする。
【００１１】
更に、上述した課題を解決するために、本発明の半導体装置の製造方法は、表面に、複数の透過領域と透過領域を取り囲む接着領域とを備えた第１の基板を準備する工程と、第１の基板の表面上に、添加剤を含有する感光性の第１の接着層と添加剤を有しない感光性の第２の接着層とが順次積層された積層接着体を形成する工程と、露光現像処理によって透過領域上に形成された第１の接着層及び第２の接着層を除去する工程と、透過領域上の第１の接着層及び第２の接着層の残渣を除去する工程と、第２の接着層を介して透過領域を覆って第２の基板を貼り付ける工程と、を有することを特徴とする。
【発明の効果】
【００１２】
本発明の半導体装置の製造方法は、添加剤を含有する接着剤からなる第１の接着層の上に、添加剤を含有しない接着剤からなる第２の接着層を形成して積層接着体を形成し、第１の接着層が半導体素子に接着されるように積層接着体を半導体素子に貼り付け、第１の接着層及び第２の接着層を貫通する開口部を積層接着体に形成し、開口部における接着剤残渣を除去している。
【００１３】
上述するような積層接着体を半導体素子の上に貼り付けることで、接着剤残渣除去時におけるフィラーの露出を無くすことができる。これによって、積層接着体の上に光透過性部材を貼り付ける場合に、積層接着体と光透過性部材とを隙間無く貼り付けることができるので、高品質の半導体装置を製造することができる。
【００１４】
また、本発明の半導体装置は、半導体素子と、添加剤を含有する接着剤からなる第１の接着層及び添加剤を含有しない接着剤からなる第２の接着層が半導体素子の上に順次積層された積層構造を備えるとともに、第１接着層及び第２の接着層を貫通する開口部を備える積層接着体と、第２の接着層の上に貼り付けられた光透過性部材と、を有し、開口部の開口寸法は、第１の接着層及び第２の接着層において同一である。
【００１５】
上述するような半導体装置の構造により、積層接着体と光透過部材とが隙間無く貼り付けられている。また、開口部の開口寸法が同一であることから、積層接着体のはみ出し部分が存在しない。これらのことから、本発明の半導体装置は高い品質を備えることができる。
【図面の簡単な説明】
【００１６】
【図１】（ａ）は本発明の実施例である半導体装置の断面図であり、（ｂ）は図１（ａ）に示された破線領域１ｂの拡大図である。
【図２】本発明の実施例である製造方法の各工程における断面図である。
【図３】本発明の実施例である製造方法の各工程における断面図である。
【図４】本発明の実施例である製造方法の各工程における断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
【実施例】
【００１８】
先ず、図１を参照しつつ、半導体装置の構造について説明する。図１（ａ）は本発明の半導体装置の拡大図であり、図１（ｂ）は図１（ａ）に示された破線領域１ｂの拡大図である。
【００１９】
図１（ａ）に示されているように、本発明である半導体装置１０は、受光素子である半導体素子１１、２種類の接着層からなる積層接着体１２、光透過部材であるカバーガラス１３、埋め込み配線１４、裏面配線１５、絶縁層１６及び外部接続端子１７から構成されている。以下に、各構成部分の詳細な説明をする。
【００２０】
半導体素子１１は、Ｐチャネル型ＭＯＳトランジスタ（ＰＭＯＳ）及びＮチャネル型ＭＯＳトランジスタ（ＮＭＯＳ）から構成されるＣＭＯＳトランジスタからなる。また、半導体素子１１の表面上にはＰＭＯＳ及びＮＭＯＳと電気的な接続を取るための接続パッドが形成されている。なお、これらのトランジスタ及び接続パッドは、便宜上のため図面から省略している。
【００２１】
積層接着体１２は、半導体素子１１の表面上に配置されている。また、積層接着体１２は、中央部分に開口部を備えているため、半導体素子１１の表面上の縁部分に配置されている。積層接着体１２の上には、カバーガラス１３が貼り付けられている。積層接着体１２の上にカバーガラス１３が貼り付けられることにより、積層接着体１２の開口部に蓋がされ、ＣＭＯＳトランジスタの封止がなされている。かかる封止によって、半導体素子１１、積層接着体１２及びカバーガラス１３によって囲まれた空間１８が形成さている。
【００２２】
埋め込み配線１４は、半導体素子１１を貫通している。より具体的には、埋め込み配線１４は、半導体素子１１の表面上に形成された接続パッドと裏面配線１５とを接続するように配置されている。すなわち、埋め込み配線１４は、裏面配線１５上から接続パッドの直下に至って形成されている。また、埋め込み配線１４は銅、アルミニウム又はタングステン等の金属を絶縁膜で覆った構造を有しているため、当該金属と半導体素子１１とは直接的に接触していない。
【００２３】
裏面配線１５は、埋め込み配線１４と外部接続端子１７とを電気的に接続している。また、外部接続端子１７は、裏面配線１５上に形成されている。裏面配線１５及び外部接続端子１７の一部は絶縁層１６によって覆われている。例えば、裏面配線１５はアルミニウムからなり、絶縁層１６は樹脂からなり、外部接続端子１７は半田ボールである。
【００２４】
なお、半導体装置１０は上記構造を有しているので、高密度実装が可能なＣＳＰ（Chip Scale Package又はChip Size Package）タイプのセンサに分類される。
【００２５】
図１（ｂ）に示されているように、積層接着体１２は、第１の接着層１２ａと第２の接着層１２ｂとからなる２層の積層構造を有している。第１の接着層１２ａは、粘度を調整するための添加剤であるフィラー１９を含有する接着剤からなる。また、フィラー１９を含有することで、第１の接着層１２ａの特性向上及び吸湿率低下を図ることができる。例えば、フィラー１９は、シリカ、酸化チタン、酸化アンチモン、タルク、炭酸カルシウム、黒鉛粉末、炭素繊維、窒化珪素又は炭化珪素である。第２の接着層１２ｂは、フィラー１９を含有しない接着剤からなる。
【００２６】
次に、図２乃至図４を参照しつつ、本発明である半導体装置の製造方法について詳細に説明する。
【００２７】
先ず、フィラー１９を含有する第１の接着層１２ａ及びフィラー１９を含有しない第２の接着層１２ｂからなる積層接着体１２が準備される（図２（ａ））。より具体的には、フィラー１９を混入及び分散した液状の接着剤ワニスをキャリアフィルム（セパレータフィルム）上に塗布し、更に乾燥することにより、フィルム状の第１の接着層１２ａが形成される。続いて、第１の接着層１２ａ上に液状の接着剤ワニスを塗布し、更に乾燥することにより、第１の接着層１２ａ上にフィルム状の第２の接着層１２ｂが形成される。その後に、不要となるキャリフィルムを剥がすことでフィルム状の積層接着体１２が形成される。ここで、第１の接着層１２ａ及び第２の接着層１２ｂはネガダイプの感光性を備える接着フィルムあるため、積層接着体１２もネガダイプの感光性を備える接着フィルムである。このように形成されたフィルム状の積層接着体１２は、高い平坦性を有している。これにより、後述するガラスガバー１３の貼り付け工程において、ガラスカバー１３を半導体素子１１に対して平行に搭載することができる。
【００２８】
なお、第１の接着層１２ａ及び第２の接着層１２ｂのそれぞれを別々のキャリアフィルム上に形成し、その後に第１の接着層１２ａ及び第２の接着層１２ｂを貼り合わせることにより、積層接着体１２が形成されても良い。
【００２９】
次に、ＣＭＯＳトランジスタ及び接続パッドが形成された半導体ウエハ２０（すなわち、表面に複数の半導体素子１１が形成されたウエハ）に、約摂氏５０度（５０℃）〜８０℃の加熱温度、０．１メガパスカル（ＭＰａ）〜０．５ＭＰａの圧力でラミネート加工が施され（図２（ｂ）、半導体ウエハ２０の表面上に積層接着体１２が貼り付けられる。より具体的には、半導体ウエハ２０の半導体素子１１形成面上に、積層接着体１２が貼り付けられる。ここで、第１の接着層１２ａと半導体ウエハ２０とが接触するようにラミネート加工が施される（図２（ｃ））。すなわち、フィラー１９を含有していない部分（すなわち、第２の接着層１２ｂ）が上方に配置された状態で、積層接着体１２が半導体ウエハ２０に貼り付けられる。これによって、第２の接着層１２ｂは半導体ウエハ２０の上方において露出している。このように、後述するフォトリソグラフィが施される前の状態の積層接着体１２が半導体ウエハ２０に貼り付けられるので、ラミネート加工時の流動性が良好となり、半導体ウエハ２０表面の段差における積層接着体１２の充填性が向上する。すなわち、半導体ウエハ２０と積層接着体１２との間におけるボイドの発生が抑制される。
【００３０】
次に、フォトリソグラフィによって積層接着体１２を所望の形状にパターニングする。より具体的には、先ず、所望の開口パターンを備えるフォトマスク２１が、第２の接着層１２ｂに対向するように配置され、フォトマスク２１の上方に位置する光源から、半導体素子１１の形成面上に貼り付けられた積層接着体１２に対して光が照射される（すなわち、露光処理がなされる）（図２（ｄ））。続いて、積層接着体１２に現像処理が施される。積層接着体１２はネガタイプの感光性を備える接着フィルムであるので、上記露光及び現像によってフォトマスク２１の開口部分に対応した部分のみが残り、第１の接着層１２ａ及び第２の接着層１２ｂを貫通する開口部３１が形成される（図３（ａ））。これによって、積層接着体１２の形状は格子状になり、半導体ウエハ２０の表面は部分的に露出する（すなわち、半導体素子１１が露出する）。なお、当該露出した部分が透過領域であり、積層接着体１２が残っている部分が接着領域である。
【００３１】
また、第１の接着層１２ａ及び第２の接着層１２ｂとは、同時に露光処理及び現像処理（両処理を合わせて露光現像処理とも称する）がなされるので、両層に形成される開口の寸法は同一になる。すなわち、当該両層に対する同時の露光処理及び現像処理によって、開口部３１の形状及び開口寸法を高精度に調整することができるので、半導体装置１０自体の信頼性の向上を図ることができる。
【００３２】
更に、本実施例においては、積層接着体１２がネガタイプの接着フィルムであるため、フォトマスク２１の開口パターンに欠け等の欠陥がある場合においても、積層接着体１２の形状に欠けが生じることは無い。更に、当該フォトマスク２１の欠陥によって本来除去される部分に露光が施されても、当該露光がされた部分が積層接着体１２と比較して小さければ、当該露光がされた部分は現像時に他の除去部分と伴に除去される。
【００３３】
積層接着体１２の表面及び側面並びに半導体ウエハ２０の表面には、不十分な現像によって不要な部分、すなわち接着剤残渣が存在している。接着剤残渣は、半導体装置１０の品質を劣化させるおそれがある。このため、接着剤残渣とプラズスマとを反応させ、気相中で接着剤残渣を分解・除去するアッシング処理が施される。かかるアッシング処理は接着剤残渣以外の接着フィルム１２の表面及び側面の一部も除去してしまうが、第１の接着層１２ａ上にはフィラー１９を含有しない第２の接着層１２ｂが形成されているので、積層接着体１２の表面上（すなわち、第２の接着層１２ｂの露出した面）にはフィラー１９が露出することはない。
【００３４】
次に、カバーガラス１３が半導体ウエハ２０に対向する位置に配置され、積層接着体１２及びカバーガラス１３に熱圧着（加熱温度：約１２０〜１８０℃、圧力：約０．５〜２．０ＭＰａ）が施される（図３（ｂ））。かかる熱圧着によってカバーガラス１３が積層接着体１２に貼り付けられる（図３（ｃ））。カバーガラス１３が貼り付けられることで、開口部３１に蓋がなされ、ＣＭＯＳトランジスタ毎の封止が完成する。かかる封止により、半導体ウエハ２０、積層接着体１２及びカバーガラス１３によって囲まれた空間１８が形成される。本工程においては、積層接着体１２の表面（すなわち、積層接着体１２とカバーガラス１３とが接触する面（界面））には、フィラー１９が露出していないので、接着層１にカバーガラス１３を隙間無く貼り付けることができる。
【００３５】
次に、研削・研磨やドライエッチング等によって半導体ウエハ２０の裏面部分を除去し、半導体ウエハ２０の厚み調整が行われる（図３（ｄ））。続いて、半導体ウエハ２０の裏面上にレジストが塗布される。フォトリソグラフィによって当該レジストに所望のパターニングが施される。パターニングされたレジストをマスクとしてドライエッチングが施され、半導体ウエハ２０を貫通する貫通孔４１が形成される（図４（ａ））。貫通孔４１は、半導体ウエハ２０の裏面から半導体ウエハ２０の表面上に形成された接続パッドの直下に至って形成される。
【００３６】
次に、貫通孔４１を充填するように埋め込み配線１４が形成される。より具体的には、先ず、貫通孔４１の側面に熱酸化法又は化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法によって絶縁膜が形成される。更に、当該絶縁膜を覆い且つ貫通孔４１を充填するように、スパッタ法又は蒸着法によって銅、アルミニウム又はタングステン等の金属が堆積され埋め込み配線１４が形成される。続いて、半導体ウエハ２０の裏面上及び埋め込み配線１４の裏面上に裏面配線１５が形成される。より具体的には、先ず、スパッタ法又は蒸着法によって半導体ウエハ２０及び埋め込みは配線１４の裏面上にアルミニウム層が堆積される。続いてアルミニウム層上にレジストが塗布される。フォトリソグラフィによって当該レジストに所望のパターニングが施される。パターニングされたレジストをマスクとしてドライエッチングが施され、所望の配線パターンを有する裏面電極１５が形成される。埋め込み配線１４及び裏面電極１５が形成された状態の断面図を図４（ｂ）に示す。
【００３７】
次に、半導体ウエハ２０の裏面及び裏面電極１５を覆うように絶縁層１６が形成される。更に、絶縁層１６の一部が、ダイヤモンドスラリーを用いた機械研磨法、化学機械研磨法（ＣＭＰ：Chemical Mechanical Polishing）又はこれらを組み合わせた研磨等の周知の研磨技術方法により除去される。かかる除去により、絶縁層１６の表面全体が平坦化される（図４（ｃ））。
【００３８】
次に、裏面配線１５と電気的に接続が取れた外部接続端子１７が形成される。より具体的には、先ず、絶縁層１６上にレジストが塗布される。フォトリソグラフィによって当該レジストに所望のパターニングが施される。パターニングされたレジストをマスクとしてドライエッチングが施され、絶縁層１６を貫通して裏面配線１５に到達する開口部が形成される。更に、当該開口部を充填するように半田ボールからなる外部接続端子１７が形成される（図４（ｄ））。
【００３９】
次に、上記工程を経た半導体ウエハ２０がチップに個片化される。より具体的には、スクライブ装置に半導体ウエハ２０が装着され、ダイヤモンド・ソーによって半導体ウエハ２０が半導体素子１１毎（すなわち、チップ単位）に個片化される。本工程が終了することで半導体装置１０の製造が完了する（図４（ｅ））。なお、パルスレーザを用いたダイシングにより、半導体ウエハ２０がチップ化されても良い。
【００４０】
以上のように本発明の半導体装置の製造方法は、添加剤を含有する接着剤からなる第１の接着層の上に、添加剤を含有しない接着剤からなる第２の接着層を形成して積層接着体を形成し、第１の接着層が半導体素子に接着されるように積層接着体を半導体素子に貼り付け、第１の接着層及び第２の接着層を貫通する開口部を積層接着体に形成し、開口部における接着剤残渣を除去している。
【００４１】
上述するような積層接着体を半導体素子の上に貼り付けることで、接着剤残渣除去時におけるフィラーの露出を無くすことができる。これによって、積層接着体の上に光透過性部材を貼り付ける場合に、積層接着体と光透過性部材とを隙間無く貼り付けることができるので、高品質の半導体装置を製造することができる。
【００４２】
また、本発明の半導体装置は、半導体素子と、添加剤を含有する接着剤からなる第１の接着層及び添加剤を含有しない接着剤からなる第２の接着層が半導体素子の上に順次積層された積層構造を備えるとともに、第１接着層及び第２の接着層を貫通する開口部を備える積層接着体と、第２の接着層の上に貼り付けられた光透過性部材と、を有し、開口部の開口寸法は、第１の接着層及び第２の接着層において同一である。
【００４３】
上述するような半導体装置の構造により、積層接着体と光透過部材とが隙間無く貼り付けられている。また、開口部の開口寸法が同一であることから、積層接着体のはみ出し部分が存在しない。これらのことから、本発明の半導体装置は高い品質を備えることができる。
【００４４】
なお、積層接着体１２は感光性を有しない場合であっても良い。かかる場合には、積層接着体１２上に所望の形状のレジストマスクを形成し、積層接着体１２にエッチングを施せば良い。また、積層接着体１２はネガタイプに限られず、ポジタイプであっても良い。更に、第１の接着層１２ａと第２の接着層１２ｂとが異なるタイプの感光性フィルムからなっても良い。例えば、第１の接着層１２ａがネガタイプであり、第２の接着層１２ｂがポジタイプである場合がある。更に、積層接着体１２は、フィルムタイプに限られず、スピンコート法等によって形成されても良い。
【００４５】
また、積層接着体１２の構造は、上記実施例の２層の積層構造に限定されない。例えば、第１の接着層１２ａがフィラー１９を含有する接着層と、含有しない接着層とから構成されていても良い。より具体的には、積層接着体１２は、フィラー１９を含有する接着層が、フィラーを含有しない接着層によって挟まれた構造（３層積層構造）を有しても良い。
【００４６】
また、上述した製造方法においてはフォトリソグラフィ前の積層接着体１２が半導体ウエハ２０に貼り付けられていたが、カバーガラス１３にフォトリソグラフィ前の積層接着体１２が貼り付けられても良い。このような場合には、フォトリソグラフィが施された状態（すなわち、開口部３１が形成された状態）の積層接着体１２が、半導体ウエハ２０に貼り付けられる。このような場合には、積層接着体１２の表面及び側面に接着剤残渣が存在していても、接着剤残渣が微小であれば、半導体装置１０の品質は低下しない。これは、接着剤残渣の存在する位置が半導体素子１１の形成面から離間しているからである。なお、このような場合に、カバーガラス１３の表面であって積層接着体１２の開口部３１から露出した部分が透過領域となる。カバーガラス１１の積層接着体１２が貼り付けられた部分が接着領域となる。
【００４７】
更に、半導体装置１０の構造は上述したＣＳＰタイプに限られることは無く、例えば、メムス（ＭＥＭＳ：Micro Electro Mechanical Systems）タイプのセンサであっても良い。
【符号の説明】
【００４８】
１０  半導体装置
１１  半導体素子
１２  積層接着体
１２ａ  第１の接着層
１２ｂ  第２の接着層
１３  カバーガラス
１４  埋め込み配線
１５  裏面配線
１６  絶縁層
１７  外部接続端子
１８  空間
１９  フィラー
【図１】
2010232292.tif 000003
【図２】
2010232292.tif 000004
【図３】
2010232292.tif 000005
【図４】
2010232292.tif 000006