(57)【要約】【課題】高周波増幅器を構成する高周波増幅素子としてＦＥＴを用いた場合にも、飽和出力電力及び効率の高い高周波増幅器を得る。【解決手段】電界効果型トランジスタからなる増幅素子１、２と、増幅素子に定電圧を供給するカレントミラー型バイアス回路２０とを備えた高周波増幅器であって、増幅素子と並列に接続され、電界効果型トランジスタからなる入力電力検波素子３、４と、カレントミラー型バイアス回路内に設けられた定電流源２３と、カレントミラー型バイアス回路内に設けられ、入力電力検波素子のドレイン電流を基準電流とするカレントミラー回路３０とをさらに備え、カレントミラー型バイアス回路は、カレントミラー回路からの出力電流と、定電流源からの出力電流との和を基準電流とする。【選択図】図１
2010273284.tif 000002
【特許請求の範囲】
【請求項１】
電界効果型トランジスタからなる増幅素子と、
上記増幅素子に定電圧を供給するカレントミラー型バイアス回路と
を備えた高周波増幅器であって、
上記増幅素子と並列に接続され、電界効果型トランジスタからなる入力電力検波素子と、
上記カレントミラー型バイアス回路内に設けられた定電流源と、
上記カレントミラー型バイアス回路内に設けられ、上記入力電力検波素子のドレイン電流を基準電流とするカレントミラー回路と
をさらに備え、
上記カレントミラー型バイアス回路は、上記カレントミラー回路からの出力電流と、上記定電流源からの出力電流との和を基準電流とする
ことを特徴とする高周波増幅器。
【請求項２】
請求項１に記載の高周波増幅器において、
上記増幅素子は、１対の電界効果型トランジスタからなる差動高周波増幅器として構成され、
上記カレントミラー型バイアス回路は、上記増幅素子のゲート端子と接続されることで電流源回路を構成し、上記カレントミラー回路からの出力電流と、上記定電流源からの出力電流との和からなる基準電流を上記電流源回路の基準電流とする
ことを特徴とする高周波増幅器。
【請求項３】
請求項１に記載の高周波増幅器において、
上記増幅素子は、１対の電界効果型トランジスタからなる差動高周波増幅器として構成され、
上記カレントミラー型バイアス回路は、上記増幅素子のソース端子と接続されることで電流源回路を構成し、上記カレントミラー回路からの出力電流と、上記定電流源からの出力電流との和からなる基準電流を上記電流源回路の基準電流とする
ことを特徴とする高周波増幅器。
【請求項４】
請求項１ないし３のいずれか１項に記載の高周波増幅器を多段構成してなることを特徴とする高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、衛星通信、地上波マイクロ波通信、移動体通信等に使用する高周波増幅器に関するものである。
【背景技術】
【０００２】
一般に、高周波増幅器においては、高出力、高効率を得るために、定電圧バイアス回路が用いられている。このような高周波増幅器に定電圧を印加した場合には、高入力電力時においても高周波増幅素子の入力電力が降下することがないので、バイアス級は変化せず、高出力特性と高効率特性とを得ることができる。しかし、定電圧バイアス回路を備えた高周波増幅器以上の高出力特性及び高効率特性を得るためには，高入力電力時に、高周波増幅素子の入力電圧を増加させることが必要となる。
【０００３】
図４は、入力電力が増加した場合に自動的にベース電流を補償する機能を有しているベースバイアス回路を備えた従来の高周波増幅器の一例を示す回路図である。
【０００４】
図４における回路は、高周波入力端子１０１、高周波増幅器１０２、高周波出力端子１０３、バイアス印加抵抗１０４、１０５、グランド１０６、ＮＰＮバイポーラトランジスタ１０７、１０８、ＰＮＰバイポーラトランジスタ１０９、１１０、基準抵抗１１１及びコレクタバイアス端子１１２を備えている。
【０００５】
ＮＰＮバイポーラトランジスタ１０７は、高周波増幅器１０２とともにカレントミラー回路を構成する。ＮＰＮバイポーラトランジスタ１０８は、カレントミラー回路のベース電流を補償する。
【０００６】
ＰＮＰバイポーラトランジスタ１０９、１１０は、ＮＰＮバイポーラトランジスタ１０８のコレクタ電流を基準電流とし、かつＮＰＮバイポーラトランジスタ１０７のコレクタ電流を決定するカレントミラー回路を構成する。
【０００７】
次に、高周波信号の増幅動作について説明する。図４に示す回路において、高周波入力端子１０１から入力された高周波信号は、高周波増幅器１０２に入力し、増加された後、高周波出力端子１０３から出力される。
【０００８】
このとき、コレクタバイアス端子１１２より電圧Ｖｐｃが印加された場合のカレントミラー回路の基準電流Ｉｒｅｆは、ＰＮＰバイポーラトランジスタ１０９、１１０のコレクタ−エミッタ間電圧をＶＣＥ＿ｐｎｐとすると、次式（１）で与えられる。
Ｉｒｅｆ＝（Ｖｐｃ−ＶＣＥ＿ｐｎｐ−２・Ｖｖｅ）／Ｒｒｅｆ            （１）
【０００９】
この基準電流Ｉｒｅｆが供給された場合、高周波増幅器１０２のコレクタ電流ＩＣＥは、次式（２）で表される。
ＩＣＥ＝｛Ｎ／（１＋（１＋Ｎ）／（β・（１＋β）））｝・Ｉｒｅｆ      （２）
なお、上式（２）においては、ＮＰＮバイポーラトランジスタ１０７のサイズを１としたときの高周波増幅器１０２のサイズをＮ（Ｎは、１以上の整数）とし、高周波増幅器１０２及びＮＰＮバイポーラトランジスタ１０７の電流増幅率をβとしている。
【００１０】
このとき、ベースバイアス電圧Ｖｂｅ及びベース電流Ｉｂｅは、次式（３）、（４）で表される。
Ｖｂｅ＝（Ｖｐｃ−Ｉｒｅｆ・Ｒｒｅｆ−ＶＣＥ＿ｐｎｐ）／２            （３）
Ｉｂｅ＝Ｉｃｅ／β                                                    （４）
【００１１】
入力電力が増加した場合には、高周波増幅器１０２のベース電流が増加する。これに伴い、ＮＰＮバイポーラトランジスタ１０８のコレクタ電流も増加する。また、ＰＮＰバイポーラトランジスタ１０９、１１０は、ＮＰＮバイポーラトランジスタ１０８のコレクタ電流を基準電流とするカレントミラー回路として動作するため、ＮＰＮバイポーラトランジスタ１０７のコレクタ端子にカレントミラー比倍の電流が加わる。これにより、高周波増幅器１０２のベース電流をさらに増加させることが可能となっている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１１−６８４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来技術には、以下のような課題がある。
図４に示すようなベースバイアス回路を備えた従来の高周波増幅器では、高周波増幅器を構成する高周波増幅素子として、パイポーラトランジスタを用いている。ここで、高周波増幅器を構成する高周波増幅素子として、電界効果型トランジタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：以下、「ＦＥＴ」と略称する）を用いる場合を考える。この場合、ゲート端子に流れる電流は微量である。このため、入力電力の増加をモニターすることが困難であり、出力電力に応じたバイアス制御を行うことができなかった。従って、高周波増幅器を構成する高周波増幅素子としてＦＥＴを用いた場合においては、飽和出力電力及び効率の高い高周波増幅器を得ることができなかった。
【００１４】
本発明は、上記のような課題を解決するためになされたものであり、高周波増幅器を構成する高周波増幅素子としてＦＥＴを用いた場合にも、飽和出力電力及び効率の高い高周波増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る高周波増幅器は、電界効果型トランジスタからなる増幅素子と、増幅素子に定電圧を供給するカレントミラー型バイアス回路とを備えた高周波増幅器であって、増幅素子と並列に接続され、電界効果型トランジスタからなる入力電力検波素子と、カレントミラー型バイアス回路内に設けられた定電流源と、カレントミラー型バイアス回路内に設けられ、入力電力検波素子のドレイン電流を基準電流とするカレントミラー回路とをさらに備え、カレントミラー型バイアス回路は、カレントミラー回路からの出力電流と、定電流源からの出力電流との和を基準電流とするものである。
【発明の効果】
【００１６】
本発明に係る高周波増幅器よれば、ＦＥＴからなる高周波増幅素子と並列に入力電力検波用ＦＥＴを接続し、この入力電力検波用ＦＥＴのドレイン電流の増加量をカレントミラー形バイアス回路の基準電流とすることにより、高周波増幅器を構成する高周波増幅素子としてＦＥＴを用いた場合にも、飽和出力電力及び効率の高い高周波増幅器を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１に係るバイアス回路を備えた高周波増幅器を示す回路図である。
【図２】本発明の実施の形態２に係るバイアス回路を備えた高周波増幅器を示す回路図である。
【図３】本発明の実施の形態３に係る２段のバイアス回路を備えた高周波増幅器を示す回路図である。
【図４】入力電力が増加した場合に自動的にベース電流を補償する機能を有しているベースバイアス回路を備えた従来の高周波増幅器の一例を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明を実施するための形態について、図面を参照して説明する。
【００１９】
実施の形態１．
図１は、本発明の実施の形態１に係るバイアス回路を備えた高周波増幅器を示す回路図である。図１における高周波増幅器は、第１及び第２のＦＥＴ１、２、入力電力検波用ＦＥＴ３、４、高周波差動入力端子５、６、直列電流阻止容量７〜１０、補償調整用抵抗１１、１２、高周波差動出力端子１３、１４、出力バイアス印加抵抗１５、１６、バイアス抵抗１７、１８、直流電源１９及びバイアス回路２０を備えている。
【００２０】
ここで、第１及び第２のＦＥＴ１、２は、高周波増幅素子である。そして、この第１及び第２のＦＥＴ１、２と並列に、入力電力検波素子として入力電力検波用ＦＥＴ３、４が接続されている。また、バイアス回路２０は、高周波増幅素子である第１及び第２のＦＥＴ１、２に定電圧を供給するカレントミラー型バイアス回路である。
【００２１】
バイアス回路２０は、バイアス回路用ＦＥＴ２１、バイアス抵抗２２、定電流源２３及びＰ型カレントミラー回路３０を備えている。ここで、バイアス回路用ＦＥＴ２１は、第１のＦＥＴ１とともに、カレントミラー回路からなる電流源回路を構成している。
【００２２】
また、Ｐ型カレントミラー回路３０は、第１及び第２のＦＥＴ３１，３２で構成されている。そして、このＰ型カレントミラー回路３０は、入力電力検波用ＦＥＴ３、４の出力電流を基準電流としている。なお、本実施の形態１における高周波増幅器は、高周波増幅素子としてＦＥＴを用いた高周波差動増幅器となっている。
【００２３】
次に、本実施の形態１による高周波増幅器の動作について説明する。高周波増幅器において、まず、高周波差動信号は、高周波差動入力端子５、６から入力される。次に、高周波差動信号は、第１及び第２のＦＥＴ１、２に入力され、増幅された後、高周波差動出力端子１３、１４から出力される。
【００２４】
このとき、第１及び第２のＦＥＴ１、２及び入力電力検波用ＦＥＴ３、４のゲート電圧は、バイアス回路２０より供給される。また、第１及び第２のＦＥＴ１、２及び入力電力検波用ＦＥＴ３、４のドレイン電圧は、直流電源１９より供給される。さらに、バイアス回路２０の基準電流（すなわち、バイアス回路用ＦＥＴ２１及び第１のＦＥＴ１からなるカレントミラー回路の基準電流）は、Ｐ型カレントミラー回路３０の出力電流と、定電流源２３から供給される電流との和となっている。
【００２５】
ここで、第１及び第２のＦＥＴ１、２が大信号で動作する場合、入力電力検波用ＦＥＴ３、４も大信号で動作する。そして、入力電力検波用ＦＥＴ３、４のドレイン電流は、Ｐ型カレントミラー回路３０の基準電流となる。このため、入力電力検波用ＦＥＴ３、４が大信号で動作してドレイン電流が増加すると、Ｐ型カレントミラー回路３０の出力電流も増加する。
【００２６】
従って、バイアス回路２０から出力される電圧が増加するとともに、第１及び第２のＦＥＴ１、２のドレイン電流も増加する。この結果、高周波増幅器のバイアス条件をＡ級動作に近づけることができ、飽和出力電力及び効率を増加させることができる。なお、入力電力検波用ＦＥＴ３、４のサイズは、効率を劣化させることなく高出力特性を実現するために、第１及び第２のＦＥＴ１、２と比べて十分小さくすることが望ましい。
【００２７】
ここで、バイアス回路２０から出力される電圧の増加量は、Ｐ型カレントミラー回路３０のミラー比によって調整可能となっている。例えば、Ｐ型カレントミラー回路３０のミラー比を大きくすることにより、大信号動作時のある入力電力レベルでの電圧変化量を大きくすることができる。反対に、Ｐ型カレントミラー回路３０のミラー比を小さくすることにより、大信号動作時のある入力電力レベルでの電圧変化量を小さくすることができる。
【００２８】
また、バイアス回路２０から出力される電圧が変化する電力レベルは、補償調整用抵抗１１、１２によって調整可能となっている。例えば、補償調整用抵抗１１、１２の値を大きくすることにより、入力電力検波用ＦＥＴ３、４の電流が増加する電力レベルを高くすることができる。反対に、補償調整用抵抗１１、１２の値を小さくすることにより、入力電力検波用ＦＥＴ３、４の電流が増加する電力レベルを低くすることができる。このようにして、高周波増幅素子としてＦＥＴを用いた場合にも、ＦＥＴの特性に応じたバイアス補償が可能となる。
【００２９】
以上のように、実施の形態１によれば、高周波増幅素子としての第１及び第２のＦＥＴと並列に入力電力検波用ＦＥＴを接続し、この入力電力検波用ＦＥＴのドレイン電流の増加量をカレントミラー形バイアス回路の基準電流としている。このような構成を備えることで、高周波増幅器を構成する高周波増幅素子としてＦＥＴを用いた場合にも、飽和出力電力及び効率を増加させることが可能となる。
【００３０】
さらに、バイアス回路から出力される電圧の増加量は、Ｐ型カレントミラー回路のミラー比によって調整することができる。さらに、バイアス回路から出力される電圧が変化する電力レベルは、補償調整用抵抗の値を変更することにより調整することができる。従って、高周波増幅素子としてＦＥＴを用いた場合にも、ＦＥＴの特性に応じたバイアス補償が可能となる。
【００３１】
実施の形態２．
先の実施の形態１では、高周波差動増幅器を構成する一方の高周波増幅素子である第１のＦＴＥ１とカレントミラー回路を構成するようにバイアス回路用ＦＥＴを接続する場合について説明した。これに対して、本実施の形態２では、第１及び第２のＦＥＴのソース端子に接続された新たなＦＥＴを設け、この新たなＦＥＴとカレントミラー回路を構成するようにバイアス回路用ＦＥＴを接続する場合について説明する。なお、本実施の形態２における高周波増幅器は、先の実施の形態１と同様に、高周波増幅素子としてＦＥＴを用いた高周波差動増幅器となっている。
【００３２】
図２は、本発明の実施の形態２に係るバイアス回路を備えた高周波増幅器を示す回路図である。図２における高周波増幅器は、第１及び第２のＦＥＴ１、２、入力電力検波用ＦＥＴ３、４、高周波差動入力端子５、６、直列電流阻止容量７〜１０、補償調整用抵抗１１、１２、高周波差動出力端子１３、１４、出力バイアス印加抵抗１５、１６、直流電源１９、ＦＥＴ４０及びバイアス回路２０を備えている。
【００３３】
先の実施の形態１における図１の高周波増幅器と比較すると、本実施の形態２における図２の高周波増幅器は、第１及び第２のＦＥＴ１、２のソース端子に接続された、高周波増幅素子としてのＦＥＴ４０をさらに備えている点が異なっている。そして、このＦＥＴ４０は、バイアス回路用ＦＥＴ２１とともに、カレントミラー回路からなる電流源回路を構成している。なお、他の構成は、先の実施の形態１と同様である。
【００３４】
次に、本実施の形態２による高周波増幅器の動作について説明する。高周波増幅器において、まず、高周波差動信号は、高周波差動入力端子５、６から入力される。次に、高周波差動信号は、第１及び第２のＦＥＴ１、２に入力され、増幅された後、高周波差動出力端子１３、１４から出力される。
【００３５】
このとき、第１及び第２のＦＥＴ１、２及び入力電力検波用ＦＥＴ３、４のゲート電圧は、バイアス回路２０より供給される。また、第１及び第２のＦＥＴ１、２及び入力電力検波用ＦＥＴ３、４のドレイン電圧は、直流電源１９より供給される。さらに、バイアス回路２０の基準電流（すなわち、バイアス回路用ＦＥＴ２１及びＦＥＴ４０からなるカレントミラー回路の基準電流）は、Ｐ型カレントミラー回路３０の出力電流と、定電流源２３から供給される電流との和となっている。
【００３６】
ここで、第１及び第２のＦＥＴ１、２が大信号で動作する場合、入力電力検波用ＦＥＴ３、４も大信号で動作する。また、第１及び第２のＦＥＴ１、２のソース端子には、カレントミラー回路からなる電流源回路を構成するＦＥＴ４０が接続されている。このため、大信号で動作しても、通常動作電流は一定である。これに対して、入力電力検波用ＦＥＴ３、４は、抵抗を介して接地されているため、大信号での動作時にドレイン電流が増加する。
【００３７】
そして、このように増加する入力電力検波用ＦＥＴ３、４のドレイン電流は、Ｐ型カレントミラー回路３０の基準電流となる。このため、入力電力検波用ＦＥＴ３、４が大信号で動作してドレイン電流が増加すると、Ｐ型カレントミラー回路３０の出力電流も増加する。この結果、バイアス回路２０の基準電流も増加することになる。
【００３８】
従って、第１及び第２のＦＥＴ１、２のソース端子に接続されている、電流源回路を構成するＦＥＴ４０に流れる電流（すなわち、第１及び第２のＦＥＴ１、２のドレイン電流）が増加することになる。この結果、高周波増幅器のバイアス条件をＡ級動作に近づけることができ、飽和出力電力及び効率を増加させることができる。なお、入力電力検波用ＦＥＴ３、４のサイズは、効率を劣化させることなく高出力特性を実現するために、第１及び第２のＦＥＴ１、２と比べて十分小さくすることが望ましい。
【００３９】
以上のように、実施の形態２によれば、先の実施の形態１とは異なり、高周波差動増幅器を構成する第１及び第２のＦＥＴのソース端子に接続された新たなＦＥＴを設け、この新たなＦＥＴとカレントミラー回路を構成するようにバイアス回路用ＦＥＴを接続する構成を備えている。この場合にも、先の実施の形態１と同様に、高周波増幅素子としての第１及び第２のＦＥＴと並列に入力電力検波用ＦＥＴを接続し、この入力電力検波用ＦＥＴのドレイン電流の増加量をカレントミラー形バイアス回路の基準電流としている。この結果、先の実施の形態１と同様の効果を得ることができる。
【００４０】
実施の形態３．
先の実施の形態１、２では、１つのバイアス回路を備え、高周波増幅素子としてＦＥＴを用いた高周波差動増幅器について説明した。これに対して、本実施の形態３では、多段のバイアス回路を備えた高周波増幅器について説明する。また、本実施の形態３における高周波増幅器は、先の実施の形態１、２における高周波差動増幅器とは異なり、高周波単相増幅器となっている。
【００４１】
なお、本実施の形態３では、多段の一例として、２つのバイアス回路を備えた高周波増幅器について説明するが、これに限定されず、バイアス回路の数は、３段以上であってもよい。
【００４２】
図３は、本発明の実施の形態３に係る２段のバイアス回路を備えた高周波増幅器を示す回路図である。図３における高周波増幅器は、最前段増幅器５０と、最終段増幅器６０とから構成されている。
【００４３】
最前段増幅器５０は、高周波入力端子５１、直列電流阻止容量５２、ＦＥＴ５３、直流電源５４及びバイアス回路２０ａを備えている。一方、最終段増幅器６０は、高周波出力端子６１、直列電流阻止容量６２、６３、ＦＥＴ６４、入力電力検波用ＦＥＴ６５、直流電源６６及びバイアス回路２０ｂを備えている。ここで、最前段増幅器５０に含まれているＦＥＴ５３、及び最終段増幅器６０に含まれているＦＥＴ６４は、高周波増幅素子に相当する。なお、バイアス回路２０ａ、２０ｂの構成・機能は、先の実施の形態１、２のバイアス回路２０と同様である。
【００４４】
次に、本実施の形態３による高周波増幅器の動作について説明する。高周波増幅器において、まず、高周波信号は、高周波入力端子５１から入力される。次に、高周波信号は、最前段増幅器５０内のＦＥＴ５３に入力されて増幅された後、最終段増幅器６０内のＦＥＴ６４に入力されて増幅された後、高周波出力端子６１から出力される。
【００４５】
このとき、最終段増幅器６０内において、ＦＥＴ６４及び入力電力検波用ＦＥＴ６５のゲート電圧は、バイアス回路２０ｂより供給される。また、ＦＥＴ６４及び入力電力検波用ＦＥＴ６５のドレイン電圧は、直流電源６６より供給される。また、バイアス回路２０ｂの基準電流は、Ｐ型カレントミラー回路３０ｂと、定電流源２３ｂとから供給される。
【００４６】
一方、最前段増幅器５０内において、ＦＥＴ５３のゲート電圧は、バイアス回路２０ａより供給される。また、ＦＥＴ５３のドレイン電圧は、直流電源５４より供給される。また、バイアス回路２０ａの基準電流は、Ｐ型カレントミラー回路３０ａと、定電流源２３ａとから供給される。
【００４７】
ここで、ＦＥＴ６４が大信号で動作する場合、入力電力検波用ＦＥＴ６５も大信号で動作する。そして、入力電力検波用ＦＥＴ６５のドレイン電流は、Ｐ型カレントミラー回路３０ａ、３０ｂに共通の基準電流となる。このため、入力電力検波用ＦＥＴ６５が大信号で動作してドレイン電流が増加すると、Ｐ型カレントミラー回路３０ａ、３０ｂの出力電流も増加する。
【００４８】
従って、ＦＥＴ５３、６４の動作状態に関わらず、バイアス回路２０ａ、２０ｂから出力される電圧は増加するとともに、ＦＥＴ５３、６４のドレイン電流も増加することになる。この結果、各段高周波増幅器のバイアス条件をＡ級動作に近づけることができ、飽和出力電力及び効率を増加させることができる。なお、入力電力検波用ＦＥＴ６５のサイズは、効率を劣化させることなく高出力特性を実現するために、ＦＥＴ６４と比べて十分小さくすることが望ましい。
【００４９】
また、バイアス回路２０ａ、２０ｂから出力される電圧の増加量は、それぞれＰ型カレントミラー回路３０ａ、３０ｂのミラー比によって調整可能となっている。例えば、Ｐ型カレントミラー回路３０ａ、３０ｂのミラー比を大きくすることにより、大信号動作時のある入力電力レベルでの電圧変化量を大きくすることができる。反対に、Ｐ型カレントミラー回路３０ａ、３０ｂのミラー比を小さくすることにより、大信号動作時のある入力電力レベルでの電圧変化量を小さくすることができる。
【００５０】
以上のように、実施の形態３によれば、多段のバイアス回路を備えた高周波増幅器において、最終段増幅器６０内の高周波増幅素子としてのＦＥＴと並列に入力電力検波用ＦＥＴを接続し、この入力電力検波用ＦＥＴのドレイン電流の増加量を多段全てのカレントミラー形バイアス回路の基準電流としている。この結果、先の実施の形態１と同様の効果を得ることができる。
【００５１】
なお、上述の実施の形態３では、高周波単相増幅構成について示したが、高周波差動増幅構成とすることも可能であり、同様の効果を得ることができる。
【００５２】
また、本実施の形態３における図３では、２段の増幅器５０、６０のそれぞれに、入力電力検波用ＦＥＴのドレイン電流を基準電流とするＰ型カレントミラー回路３０ａ、３０ｂを設ける場合を説明したが、本発明は、このような構成に限定されるものではない。多段の増幅器構成においては、最終段増幅器を含む任意の段のバイアス回路内に、Ｐ型カレントミラー回路を設けることによっても、同様の効果を得ることができる。
【符号の説明】
【００５３】
１  第１のＦＥＴ（高周波増幅素子）、２  第２のＦＥＴ（高周波増幅素子）、３、４  入力電力検波用ＦＥＴ、２０、２０ａ、２０ｂ  バイアス回路、２１  バイアス回路用ＦＥＴ、２３、２３ａ、２３ｂ  定電流源、３０、３０ａ、３０ｂ  Ｐ型カレントミラー回路、５０  最前段増幅器、６０  最終段増幅器、６５  入力電力検波用ＦＥＴ。
【図１】
2010273284.tif 000003
【図２】
2010273284.tif 000004
【図３】
2010273284.tif 000005
【図４】
2010273284.tif 000006