(57)【要約】【課題】画像全体で均一なシェーディングレスの高画質な固体撮像装置を提供する。【解決手段】ＰＤ３０４及びＶＣＣＤ３０５からなる単位画素３０６が複数水平、垂直方向に２次元配列された画素領域を有する固体撮像装置において、画素領域３０１内の少なくとも一つの単位画素３０６のＰＤ３０４形成部に、基板電位設定画素３０７を形成する。この基板電位設定画素３０７と画素領域３０１外部に設けた基板電位設定電極３０９とを低抵抗の接続電極３０８で繋ぐことで、画素領域内で生じる高濃度Ｐ型不純物領域の電位差を抑制し、画像全体で均一なシェーディングレスの高画質な画像を得ることができる。【選択図】図１
2010232571.tif 000002
【特許請求の範囲】
【請求項１】
画素単位で光電変換された電荷信号を垂直，水平転送する固体撮像素子であって、
第一の転送電極に入力される制御信号により前記電荷信号を垂直転送する垂直転送レジスタと、
第二の転送電極に入力される制御信号により前記電荷信号を水平転送する水平転送レジスタと、
少なくとも前記垂直転送レジスタ上に形成される複数の第一の遮光膜と、
少なくとも表層に高濃度不純物領域を備える１または複数の基板電位設定画素領域と、
前記基板電位設定画素領域の高濃度不純物領域と接続されると共に接地電位に固定される基板電位設定電極に接続される接続電極と、
前記基板電位設定画素領域以外の領域に前記第一の転送電極を介して前記垂直転送レジスタと隣接して２次元配列される高濃度不純物領域及び信号電荷を蓄積する不純物領域から成る光電変換領域と
を有することを特徴とする固体撮像素子。
【請求項２】
前記基板電位設定画素領域が１または複数の列に形成されることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
画素単位で光電変換された電荷信号を垂直，水平転送する固体撮像素子であって、
第一の転送電極に入力される制御信号により前記電荷信号を垂直転送する垂直転送レジスタと、
第二の転送電極に入力される制御信号により前記電荷信号を水平転送する水平転送レジスタと、
少なくとも前記垂直転送レジスタ上に形成される複数の第一の遮光膜と、
少なくとも表層に高濃度不純物領域を備える１または複数の基板電位設定画素領域と、
前記基板電位設定画素領域の高濃度不純物領域と接続されると共に前記第一の遮光膜に接続される接続電極と、
前記基板電位設定画素領域以外の領域に前記第一の転送電極を介して前記垂直転送レジスタに隣接して２次元配列される高濃度不純物領域及び信号電荷を蓄積する不純物領域から成る光電変換領域と
を有することを特徴とする固体撮像素子。
【請求項４】
画素単位で光電変換された電荷信号を垂直，水平転送するシャント配線構造の固体撮像素子であって、
第一の転送電極に入力される制御信号により前記電荷信号を垂直転送する垂直転送レジスタと、
第二の転送電極に入力される制御信号により前記電荷信号を水平転送する水平転送レジスタと、
少なくとも前記垂直転送レジスタ上に形成される複数の第一の遮光膜と、
水平方向にストライプ状に形成されると共に接地電位に固定される基板電位設定電極に接続される複数の第二の遮光膜と、
少なくとも表層に高濃度不純物領域を備える１または複数の基板電位設定画素領域と、
前記基板電位設定画素領域の高濃度不純物領域と接続されると共に前記第二の遮光膜に接続される接続電極と、
前記基板電位設定画素領域以外の領域に前記第一の転送電極を介して前記垂直転送レジスタに隣接して２次元配列される高濃度不純物領域及び信号電荷を蓄積する不純物領域から成る光電変換領域と
を有することを特徴とする固体撮像素子。
【請求項５】
前記第二の遮光膜が前記第一の遮光膜上にも形成されて格子形状であることを特徴とする請求項４記載の固体撮像素子。
【請求項６】
前記接続電極が、前記第一の遮光膜と同一の膜であることを特徴とする請求項１〜請求項３のいずれかに記載の固体撮像素子。
【請求項７】
前記接続電極が、前記第二の遮光膜と同一の膜であることを特徴とする請求項４または請求項５のいずれかに記載の固体撮像素子。
【請求項８】
前記基板電位設定画素領域に形成される高濃度不純物領域の深さが前記光電変換領域に形成される高濃度不純物領域の深さより深いことを特徴とする請求項１〜請求項７のいずれかに記載の固体撮像素子。
【請求項９】
前記基板電位設定画素領域に隣接する領域の前記第一の転送電極は前記光電変換領域に隣接する領域の前記第一の転送電極より幅が短く、前記基板電位設定画素領域に隣接する領域の前記第二の転送電極は前記光電変換領域に隣接する領域の前記第二の転送電極より幅が短いことを特徴とする請求項１〜請求項８のいずれかに記載の固体撮像素子。
【請求項１０】
前記基板電位設定画素領域を、少なくとも前記固体撮像素子の中央近傍に設けることを特徴とする請求項１〜請求項９のいずれかに記載の固体撮像素子。
【請求項１１】
前記基板電位設定画素領域を、少なくとも前記固体撮像素子の中央と前記水平電荷転送レジスタとの間に設けることを特徴とする請求項１〜請求項１０のいずれかに記載の固体撮像素子。
【請求項１２】
請求項１〜請求項１０のいずれかに記載の固体撮像素子と、前基板電位設定画素領域の画素欠落を補完する信号処理回路とを有することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高濃度不純物領域を備える光電変換領域が２次元配列された固体撮像素子及び固体撮像装置に関する。
【背景技術】
【０００２】
近年、急速に普及してきたデジタルスチルカメラに用いられる固体撮像素子として代表されるＣＣＤイメージセンサ（以下、ＣＣＤ）には、多画素化や高性能化、小型化が求められている。特に多画素化に対する市場要望は非常に高く、ＣＣＤのセル微細化は必要不可欠となってきている。
【０００３】
デジタルスチルカメラに用いられる一般的なＣＣＤについて図８，図９を用いて説明する。
図８は従来の固体撮像素子の構成を示す概略平面図、図９は従来の固体撮像素子の構成を示す概略断面図である。
【０００４】
図８において、ＣＣＤの単位画素１０６は、入射した光を信号電荷へと変換し、蓄積する光電変換領域（ＰＤ：Ｐｈｏｔｏ−Ｄｉｏｄｅ  とも称す）１０４とＰＤ１０４に蓄積した信号電荷を読み出し、転送する垂直転送レジスタ（以下、ＶＣＣＤとも称す）１０５で構成されている。この単位画素１０６が垂直・水平方向に２次元配列され、画素領域１０１を形成している。光電変換領域１０４から読み出された信号電荷はＶＣＣＤ１０５、水平転送レジスタ（ＨＣＣＤ）１０２を介して電荷電圧変換部（ＦＤＡ：Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ  Ａｍｐｌｉｆｉｅｒ）１０３へと転送され、出力信号電圧へと変換される。
【０００５】
図９は、図８に示すＣＣＤにおける単位画素１０６の構成を示すＡ−Ａ’線の断面図である。
図９に示すように、ＰＤ２０１は、半導体基板２０２の表層に設けられた高濃度Ｐ型不純物層２０３と、その下層に設けられたＮ型不純物領域２１１からなる。高濃度Ｐ型不純物層２０３は列方向で互いに接続されており、その端部を画素領域１０１外部で接地することにより、各高濃度Ｐ型不純物層２０３の電位の安定化を図っている。行方向に関しては、読み出し部２０５，半導体基板２０２表面を介して電位を一定に保たれている。また、ＰＤ２０１に入射した光は、電子−正孔対を発生させ、正孔は、高濃度Ｐ型不純物層２０３を介して、画素領域１０１の外部に設けられたＧＮＤへと排出され、電子は、信号電荷としてＰＤ２０１に蓄積される。
【０００６】
垂直電荷転送領域２０４は、ＰＤ２０１の一方の側部に読出し部２０５を隔てて設けられており、読出し部２０５のゲート電位を制御することにより、ＰＤ２０１に蓄積された信号電荷を垂直電荷転送領域２０４へ転送することができる。また、ＰＤ２０１の他方の側部には、素子分離部２０６が形成されており、隣接する画素への信号電荷の漏洩を防止している。
【０００７】
また、半導体基板２０２の上には、垂直電荷転送領域２０４の上部領域に対応して転送電極２０７が絶縁膜２０８を介して形成され、ＶＣＣＤ２０９（図８のＶＣＣＤ１０５と同一）を構成している。このＶＣＣＤ２０９は、遮光膜２１０により覆われており、入射した光が垂直電荷転送領域２０４に入るのを防止する構造となっている。
【０００８】
ところで、近年急速に進んでいるセル微細化には、必然的にＰＤ２０１及びＶＣＣＤ２０９の面積の縮小を伴う。このＰＤ面積の縮小は、各画素の高濃度Ｐ型不純物領域２０３の面積をも縮小させる。高濃度Ｐ型不純物領域２０３は、前述したようにＰＤ２０１で発生した正孔を画素領域１０１の外部に設けられたＧＮＤへの排出経路として用いられるため、セル微細化は、高濃度Ｐ型不純物領域２０３からなる正孔排出経路の高抵抗化を招くことになる。また、各高濃度Ｐ型不純物層２０３を列方向に接続し、画素領域１０１の外部でのみ接地しているため、接地点から距離の離れた画素領域１０１の中央部等では高濃度Ｐ型不純物層２０３の電位が不安定となる。それ故、このように各ＰＤ２０１で発生した正孔を各ＰＤ２０１から離れたコンタクトへ高濃度Ｐ型不純物領域２０３を介して排出する構造では、ＧＮＤとの距離に応じて、高濃度Ｐ型不純物領域２０３とＧＮＤとの間に電位差を生じさせる。この電位差は、シェーディング（出力画像のレベルが全体的に傾斜を帯びること）を生じさせ、画質を低下させる。
【特許文献１】特開２００３−２７３３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、セル微細化に伴い生じる、高濃度Ｐ型不純物領域の高抵抗化が引き起こすシェーディングによる画質低下を鑑みてなされたものであって、その目的とするところは、セルを微細化した場合であっても、製造工程を増加させることなく、シェーディングが発生しない高画質の固体撮像装置を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の固体撮像素子は、画素単位で光電変換された電荷信号を垂直，水平転送する固体撮像素子であって、第一の転送電極に入力される制御信号により前記電荷信号を垂直転送する垂直転送レジスタと、第二の転送電極に入力される制御信号により前記電荷信号を水平転送する水平転送レジスタと、少なくとも前記垂直転送レジスタ上に形成される複数の第一の遮光膜と、少なくとも表層に高濃度不純物領域を備える１または複数の基板電位設定画素領域と、前記基板電位設定画素領域の高濃度不純物領域と接続されると共に接地電位に固定される基板電位設定電極に接続される接続電極と、前記基板電位設定画素領域以外の領域に前記第一の転送電極を介して前記垂直転送レジスタと隣接して２次元配列される高濃度不純物領域及び信号電荷を蓄積する不純物領域から成る光電変換領域とを有することを特徴とする。
【００１１】
また、前記基板電位設定画素領域が１または複数の列に形成されることを特徴とする。
また、画素単位で光電変換された電荷信号を垂直，水平転送する固体撮像素子であって、第一の転送電極に入力される制御信号により前記電荷信号を垂直転送する垂直転送レジスタと、第二の転送電極に入力される制御信号により前記電荷信号を水平転送する水平転送レジスタと、少なくとも前記垂直転送レジスタ上に形成される複数の第一の遮光膜と、少なくとも表層に高濃度不純物領域を備える１または複数の基板電位設定画素領域と、前記基板電位設定画素領域の高濃度不純物領域と接続されると共に前記第一の遮光膜に接続される接続電極と、前記基板電位設定画素領域以外の領域に前記第一の転送電極を介して前記垂直転送レジスタに隣接して２次元配列される高濃度不純物領域及び信号電荷を蓄積する不純物領域から成る光電変換領域とを有することを特徴とする。
【００１２】
また、画素単位で光電変換された電荷信号を垂直，水平転送するシャント配線構造の固体撮像素子であって、第一の転送電極に入力される制御信号により前記電荷信号を垂直転送する垂直転送レジスタと、第二の転送電極に入力される制御信号により前記電荷信号を水平転送する水平転送レジスタと、少なくとも前記垂直転送レジスタ上に形成される複数の第一の遮光膜と、水平方向にストライプ状に形成されると共に接地電位に固定される基板電位設定電極に接続される複数の第二の遮光膜と、少なくとも表層に高濃度不純物領域を備える１または複数の基板電位設定画素領域と、前記基板電位設定画素領域の高濃度不純物領域と接続されると共に前記第二の遮光膜に接続される接続電極と、前記基板電位設定画素領域以外の領域に前記第一の転送電極を介して前記垂直転送レジスタに隣接して２次元配列される高濃度不純物領域及び信号電荷を蓄積する不純物領域から成る光電変換領域とを有することを特徴とする。
【００１３】
また、前記第二の遮光膜が前記第一の遮光膜上にも形成されて格子形状であることを特徴とする。
また、前記接続電極が、前記第一の遮光膜と同一の膜であることを特徴とする。
【００１４】
また、前記接続電極が、前記第二の遮光膜と同一の膜であることを特徴とする。
また、前記基板電位設定画素領域に形成される高濃度不純物領域の深さが前記光電変換領域に形成される高濃度不純物領域の深さより深いことを特徴とする。
【００１５】
また、前記基板電位設定画素領域に隣接する領域の前記第一の転送電極は前記光電変換領域に隣接する領域の前記第一の転送電極より幅が短く、前記基板電位設定画素領域に隣接する領域の前記第二の転送電極は前記光電変換領域に隣接する領域の前記第二の転送電極より幅が短いことを特徴とする。
【００１６】
また、前記基板電位設定画素領域を、少なくとも前記固体撮像素子の中央近傍に設けることを特徴とする。
また、前記基板電位設定画素領域を、少なくとも前記固体撮像素子の中央と前記水平電荷転送レジスタとの間に設けることを特徴とする。
【００１７】
更に、本発明の固体撮像装置は、前記固体撮像素子と、前基板電位設定画素領域の画素欠落を補完する信号処理回路とを有することを特徴とする。
以上のように、セルを微細化した場合であっても、製造工程を増加させることなく、シェーディングの発生を抑制し、高画質を維持することができる。
【発明の効果】
【００１８】
２次元配列された光電変換領域における高濃度不純物領域の内、電位が不安定となっている任意の領域中の高濃度不純物領域を、遮光膜と同時に形成された接続電極を介して画素領域外部に設けられた基板電位設定電極と接続することにより、画素領域全面に渡って高濃度不純物領域の電位を安定させることができ、セルを微細化した場合であっても、製造工程を増加させることなく、シェーディングの発生を抑制し、高画質を維持することができる。
【発明を実施するための最良の形態】
【００１９】
本発明は、垂直転送レジスタと水平転送レジスタとを備え、光電変換領域が２次元配列された固体撮像素子において、任意の光電変換領域の高濃度不純物領域と接続される低抵抗の接続電極を遮光膜と同時に形成し、接続電極を基板電位設定電極に接地することにより、確実に高濃度不純物領域にコンタクトを取って電位が不安定になっている高濃度不純物領域周辺の電位を安定させて電位差を少なくすることができるため、セルを微細化した場合であっても、製造工程を増加させることなく、シェーディングの発生を抑制し、高画質を維持することができる。
【００２０】
以下、本発明の実施形態について図面を参照しながら説明する。
（第一実施形態）
まず、図１〜図４を用いて、第一実施形態に係る固体撮像素子及び固体撮像装置について説明する。
【００２１】
図１は、第一実施形態の固体撮像素子の構成を示す概略平面図である。なお、ＣＣＤ固体撮像素子の全体構成は、例えば、図８、図９に示すもとの同様であるが、異なるのは、画素領域３０１内に基板電位を設定する基板電位設定画素３０７と画素領域３０１の外部に設けられて接地電位に固定された基板電位設定電極３０９とを繋ぐ接続電極３０８を有する点である。図２〜図４は第一実施形態の固体撮像素子の製造工程を示す工程断面図である。
【００２２】
図１に示すように、第一実施形態の固体撮像素子は、光電変換領域３０４とそれに隣接する垂直転送レジスタ３０５とを単位画素３０６とした場合に、任意の列の単位画素３０６を基板電位設定画素３０７とし、基板電位設定画素３０７の高濃度Ｐ型不純物領域４０７（図３参照）と接続される接続電極３０８を基板電位設定画素３０７の高濃度Ｐ型不純物領域４０７（図３参照）上に設け、隣接する基板電位設定画素３０７上の接続電極３０８を、水平転送レジスタ３０２の形成領域と反対側となる垂直転送方向上流の画素領域３０１端部にて画素領域３０１外部に設けられる基板電位設定電極３０９と接続する構成である。
【００２３】
互いに接続されて画素領域３０１の外部で接地された高濃度Ｐ型不純物領域４０７（図３参照）の内、電位が安定しない領域の単位画素３０６を基板電位設定画素３０７に置き換えることにより、その領域の高濃度Ｐ型不純物領域４０７（図３参照）を基板電位設定電極３０９に接地することができ、適度な領域を基板電位設定画素３０７に置き換えば、画素領域３０１全体の高濃度Ｐ型不純物領域４０７（図３参照）の電位を安定化して、高濃度Ｐ型不純物領域４０７（図３参照）の電位差を少なくすることができる。
【００２４】
また、１または複数の列における全ての高濃度Ｐ型不純物領域４０７（図３参照）に接続電極３０８を設ける必要はなく、水平転送レジスタ３０２側の単位画素３０６を置き換えずにおけば、接続電極３０８を列全長にわたり形成することが必要でなくなり、基板電位設定画素３０７に置き換えていない単位画素３０６では撮像を行うことができる。
【００２５】
更に、接続電極３０８を直接基板電位設定電極３０９に接続せず、列単位ではなく画素単位で基板電位設定画素３０７に置き換えて、接続電極３０８を隣接する遮光膜４１３（図４参照）に接続し、その遮光膜４１３（図４参照）を基板電位設定電極３０９に接続することにより、基板電位設定画素３０７に置き換える単位画素３０６の数を最適化しながら画素領域３０１全体の高濃度Ｐ型不純物領域４０７（図３参照）の電位を安定化することができる。
【００２６】
次に、図２〜図４を用いて本実施形態の製造方法に関して説明すると共に、詳細な構造について説明する。ここで、図２〜図４は、図１における破線Ｂ−Ｂ’、Ｃ−Ｃ’に対応する単位画素３０６及び基板電位設定画素３０７の水平方向の断面図である。尚、本実施形態の製造方法を説明するに当り、本実施形態の主点である単位画素３０６及び基板電位設定画素３０７に関してのみ説明を行い、その他の水平電荷転送レジスタ３０２、電荷電圧変換部の製造法に関しては説明を省略する。
【００２７】
先ず、図２（ａ），図２（ｂ）に示すように、第一Ｐ型半導体基板４０１の表面に、熱酸化法等によって、ゲート絶縁膜４０２（例えば、２０ｎｍ）を形成する。例えば、ゲート絶縁膜４０２は、酸化シリコン膜である。このゲート絶縁膜４０２上にフォトレジストを形成し、後述のＮ型不純物領域４０３が形成される領域を開口するようにフォトレジストの一部を除去する（図示せず）。ここで、単位画素３０６にはＮ型不純物領域４０３を形成し、基板電位設定画素３０７にはＮ型不純物領域４０３を形成しないようにフォトレジストを形成する。その後、例えば、注入エネルギーを５００ｋｅＶ、ドーズ量を５．０Ｅ１２／ｃｍ２に設定し、砒素（Ａｓ）等のＮ型不純物をイオン注入する。これにより、後述のＰＤ（光電変換領域）４０８を形成するＮ型不純物領域４０３が形成される（図２（ａ））。
【００２８】
次に、図２（ｃ），図２（ｄ）に示すように、図２（ａ），図２（ｂ）で形成したフォトレジストを完全に除去した後、ゲート絶縁膜４０２上に再びフォトレジストを形成し、後述の垂直電荷転送領域４０４が形成される領域を開口するようにフォトレジストの一部を除去する（図示せず）。その後、例えば、注入エネルギー２００ｋｅＶ、ドーズ量を４．０Ｅ１２／ｃｍ２に設定し、砒素（Ａｓ）等のＮ型不純物をイオン注入する。これにより、後述のＶＣＣＤ（垂直転送レジスタ）を形成する垂直電荷転送領域４０４が形成される。ここで、基板電位設定画素３０７に必ずしも垂直電荷転送領域４０４を形成する必要はないが、１列の画素全てを基板電位設定画素３０７としない場合には、単位画素３０６の信号電荷を転送するために、基板電位設定画素３０７にも垂直電荷転送領域４０４を形成する必要がある。
【００２９】
次に、図２（ｅ），図２（ｆ）に示すように、図２（ｃ），図２（ｄ）で形成したフォトレジストを完全に除去した後、ゲート絶縁膜４０２上に再びフォトレジストを形成し、後述の読出し部４０５が形成される領域を開口するようにフォトレジストの一部を除去する（図示せず）。その後、例えば、注入エネルギー１００ｋｅＶ、ドーズ量を５．０Ｅ１２／ｃｍ２に設定し、硼素（Ｂ）等のＰ型不純物をイオン注入する。これにより、読出し部４０５が形成される。
【００３０】
次に、図３（ａ），図３（ｂ）に示すように、図２（ｅ），図２（ｆ）で形成したフォトレジストを完全に除去した後、ゲート絶縁膜４０２上に再びフォトレジストを形成し、後述の素子分離部４０６が形成される領域を開口するようにフォトレジストの一部を除去する（図示せず）。その後、例えば、注入エネルギー１００ｋｅＶ、ドーズ量を１．０Ｅ１３／ｃｍ２に設定し、硼素（Ｂ）等のＰ型不純物をイオン注入する。これにより、素子分離部４０６が形成される。
【００３１】
次に、図３（ｃ），図３（ｄ）に示すように、図３（ａ），図３（ｂ）で形成したフォトレジストを完全に除去した後、ゲート絶縁膜４０２上に再びフォトレジストを形成し、後述の高濃度Ｐ型不純物領域４０７が形成される領域を開口するようにフォトレジストの一部を除去する（図示せず）。その後、例えば、注入エネルギー１０ｋｅＶ、ドーズ量を１．０Ｅ１４／ｃｍ２に設定し、硼素（Ｂ）等のＰ型不純物をイオン注入する。これにより、高濃度Ｐ型不純物領域４０７が形成される。ＰＤ（光電変換領域）４０８は、高濃度Ｐ型不純物領域４０７と前述のＮ型不純物領域４０３とで、構成される。この時、基板電位設定画素３０７の高濃度Ｐ型不純物領域４０７の深さを基板垂直方向に深く形成することにより、接地の効果を効率的に得ることができ、より、高濃度Ｐ型不純物領域４０７の電位を安定させることができる。
【００３２】
次に、図３（ｅ），図３（ｆ）に示すように、図３（ｃ），図３（ｄ）で形成したフォトレジストを完全に除去した後、ゲート絶縁膜４０２上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて多結晶シリコン（例えば、３００ｎｍ）を形成する。更に多結晶シリコンにフォトレジスト（図示せず）を形成し、後述の転送電極４０９が形成される領域以外のフォトレジストを除去する。このフォトレジストをマスクとし、多結晶シリコンを例えばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により除去することで、転送電極４０９が形成される。ＶＣＣＤ（垂直転送レジスタ）４１０は、転送電極４０９と前述の垂直電荷転送領域４０４とで、構成される。ここで、基板電位設定画素３０７における転送電極４０９の幅を単位画素３０６における転送電極４０９の幅より、高濃度Ｐ型不純物領域４０７に近い側の端部が高濃度Ｐ型不純物領域４０７と逆側に詰まるように短くすることで、転送電極４０９間の開口部が大きくなり、後述の接続電極４１４の形成が容易になる。また、光電変換を行わない基板電位設定画素３０７に対しては垂直転送信号が印加されず、不特定のノイズが垂直転送されることを防止することもできる。
【００３３】
次に、図４（ａ），図４（ｂ）に示すように、図３（ｅ），図３（ｆ）で形成したフォトレジストを完全に除去した後、ゲート絶縁膜４０２及び転送電極４０９上にＣＶＤ法などにより層間絶縁膜４１１（例えば、層間絶縁膜は、酸化シリコン膜）を形成する。その後、再びフォトレジストを形成し、基板電位設定画素３０７において、高濃度Ｐ型不純物領域４０７と後述の接続電極４１４を繋ぐ、後述のコンタクトホール４１２が形成される領域を開口するようにフォトレジストの一部を除去する（図示せず）。このフォトレジストをマスクとし、ゲート絶縁膜４０２を例えば、ＲＩＥにより除去することで、コンタクトホール４１２を形成する（図４（ｂ））。
【００３４】
次に、図４（ｃ），図４（ｄ）に示すように、図４（ａ），図４（ｂ）で形成したフォトレジストを完全に除去した後、ＣＶＤ法などにより、タングステン膜を形成する。その後、再びフォトレジストを形成し、後述の遮光膜４１３及び接続電極４１４が形成される領域以外のフォトレジストを除去する。このフォトレジストをマスクとし、タングステン膜を例えばＲＩＥにより除去することで、遮光膜４１３及び接続電極４１４とが同時に形成され、本実施形態の単位画素３０６及び基板電位設定画素３０７が完成する。
【００３５】
ここで、一般的な寸法は、接続電極４１４を形成する遮光膜４１３の開口部の幅は約０．６μｍ、転送電極４０９から遮光膜４１３の開口部までの幅は約０．１〜０．１５μｍである。また、垂直転送に係る転送電極４０９の幅は約０．５〜０．６μｍであり、上述のようにこの幅を短くすることで接続電極４１４の形成が容易になる。
【００３６】
なお、接続電極４１４は、図１で示したように、基板電位設定画素３０７が形成される列全面に形成される画素領域３０１端部において基板電位設定電極３０９と接続される（図１参照）。また、列全てを基板電位設定画素３０７にしない場合には、基板電位設定電極３０９と接続される端部から最も遠くに設けられる基板電位設定電極３０９までに接続電極４１４を形成すれば良い。
【００３７】
上述したように、遮光膜４１３と同時形成した低抵抗の接続電極４１４を介して、高濃度Ｐ型不純物領域４０７と基板電位設定電極３０９を繋ぐことにより、入射した光によって、ＰＤ（光電変換領域）４０８で発生した電子−正孔対の内、正孔は、低抵抗の接続電極４１４を介して排出される（電子は信号電荷としてＰＤ（光電変換領域）４０８に蓄積される。）ため、画素領域３０１内で生じる高濃度Ｐ型不純物領域４０７の電位差を抑制することが可能となる。特に、画素領域３０１（図１参照）の中央部のように高濃度Ｐ型不純物領域４０７の接地点から遠い高濃度Ｐ型不純物領域４０７では電位が不安定となるため、このような高濃度Ｐ型不純物領域４０７の周辺の高濃度Ｐ型不純物領域４０７を直接接続電極４１４を介して基板電位設定電極３０９（図１参照）と接続することにより、画素領域３０１（図１参照）にわたって高濃度Ｐ型不純物領域４０７の電位を安定化することができる。このことにより、画像全体で均一なシェーディングレスの高画質な画像を得ることができる。
【００３８】
なお、基板電位設定画素３０７は、ＰＤ（光電変換領域）４０８を形成しないため、画像としては、基板電位設定画素３０７の領域が欠落した画像となる。しかし、信号処理回路により欠落した部分を補完すれば良く、セル微細に伴い、高解像度化が進んでいる現在、信号処理回路によって補完した場合であっても画質低下は殆ど生じない。つまり、基板電位設定画素３０７による高濃度Ｐ型不純物領域４０７の電位の安定化と撮像画素欠落のバランスを考慮して基板電位設定画素３０７を形成する量を調整する。例えば、４０００列程度の画素配列に対して、数列程度に基板電位設定画素３０７を設ければ十分効果を得られ、この程度の欠落では画質低下は殆ど生じない。
【００３９】
また、接続電極４１４を列単位で形成することなく、隣接される遮光膜４１３と接続できるだけの領域に形成しても良い。その場合は、画素単位で基板電位設定画素３０７を設けることができ、より効率的な電位の安定化を図ると共に、欠落を最小限にとどめることもできる。
（第二実施形態）
次に、図５〜図７を用いて、第二実施形態に係る固体撮像素子及び固体撮像装置について説明する。
【００４０】
図５は、第二実施形態の固体撮像素子の構成を示す概略平面図である。なお、ＣＣＤ固体撮像素子の全体構成は例えば、図１に示すもとの同様であるが、異なるのは、第一の遮光膜５１０及び第二の遮光膜５０８を有し、第一の遮光膜５１０を介して転送電極４０９（図６参照）に電圧を加えるシャント配線構造であること、画素領域５０１内に基板電位を設定する基板電位設定画素５０７と画素領域５０１の外部に設けた基板電位設定電極５０９とを繋ぐ接続電極に第二の遮光膜５０８を用いている点である。図６，図７は第二実施形態の固体撮像素子の製造工程を示す工程断面図である。
【００４１】
図５に示すように、第二実施形態の固体撮像素子は、シャント配線構造の固体撮像素子において、第二の遮光膜５０８を延伸して基板電位設定画素５０７の高濃度Ｐ型不純物領域６０７（図７参照）と接続し、第二の遮光膜５０８を基板電位設定電極５０９と接続する構成である。
【００４２】
電位が安定しない領域の単位画素５０６を基板電位設定画素５０７に置き換えることにより、その領域の高濃度Ｐ型不純物領域６０７を第二の遮光膜５０８を介して基板電位設定電極５０９に接地することができ、適度な領域を基板電位設定画素３０７に置き換えれば、画素領域５０１全体の高濃度Ｐ型不純物領域６０７の電位を安定化することができる。
【００４３】
本実施形態に係る製造方法は、転送電極４０９形成までの工程（図２，図３）は、第一実施形態と同様であって、異なる転送電極４０９形成以降の工程について以下に説明する。
【００４４】
図６，図７は、転送電極４０９形成の後の図５における破線Ｄ−Ｄ’、ｄ−ｄ’、Ｅ−Ｅ’、ｅ−ｅ’に対応する単位画素５０６及び基板電位設定画素５０７の水平方向及び垂直の断面図である。
【００４５】
転送電極４０９形成の後、図６（ａ）〜図６（ｄ）に示すように、ゲート絶縁膜４０２及び転送電極４０９上にＣＶＤ法などにより第一層間絶縁膜６０１（例えば、層間絶縁膜は、酸化シリコン膜）を形成する。その後、フォトレジストを形成し、転送電極４０９と後述の第一の遮光膜６０２とを繋ぐ、後述の第一のコンタクトホール６０５が形成される領域を開口するようにフォトレジストの一部を除去する（図示せず）。このフォトレジストをマスクとし、ゲート絶縁膜４０２、第一層間絶縁膜６０１を例えば、ＲＩＥにより除去することで、第一のコンタクトホール６０５が形成される。
【００４６】
次に、図６（ｅ）〜図６（ｈ）に示すように、図６（ａ）〜図６（ｄ）で形成したフォトレジストを完全に除去した後、タングステン膜を形成する。その後、再びフォトレジストを形成し、後述の第一の遮光膜６０２が形成される領域以外のフォトレジストを除去する。このフォトレジストをマスクとし、タングステン膜を例えばＲＩＥにより除去することで、第一の遮光膜６０２が形成される。
【００４７】
次に、図７（ａ）〜図７（ｄ）に示すように、図６（ｅ）〜図６（ｈ）で形成したフォトレジストを完全に除去した後、ＣＶＤ法などにより、第二層間絶縁膜６０３（例えば、層間絶縁膜は、酸化シリコン膜）を形成する。その後、再びフォトレジストを形成し、基板電位設定画素５０７において、高濃度Ｐ型不純物領域６０７と後述の第二の遮光膜６０４とを繋ぐ、後述の第二のコンタクトホール６０６が形成される領域を開口するようにフォトレジストの一部を除去する（図示せず）。このフォトレジストをマスクとし、ゲート絶縁膜４０２、第一層間絶縁膜６０１、第二層間絶縁膜６０３を例えば、ＲＩＥにより除去することで、第二のコンタクトホール６０６が形成される。
【００４８】
次に、図７（ｅ）〜図７（ｈ）で示すように、図７（ａ）〜図７（ｄ）で形成したフォトレジストを完全に除去した後、ＣＶＤ法などにより、タングステン膜を形成する。その後、再びフォトレジストを形成し、後述の第二の遮光膜６０４が形成される領域以外のフォトレジストを除去する。このフォトレジストをマスクとし、タングステン膜を例えばＲＩＥにより除去することで、第二の遮光膜６０４が形成され、本実施形態の単位画素５０６及び基板電位設定画素５０７が完成する。
【００４９】
なお、基板電位設定画素５０７においては、高濃度Ｐ型不純物領域６０７と接続されるように第二の遮光膜６０４を延伸している。また、第二の遮光膜６０４は、図５で示したように（図５では第二の遮光膜５０８）、画素領域５０１の外部に設けた基板電位設定電極５０９と接続されており、第一実施形態における接続電極として機能する。
【００５０】
上述したように、本実施形態においても、低抵抗の第二の遮光膜６０４を介して、高濃度Ｐ型不純物領域６０７と基板電位設定電極５０９を繋ぐことにより、入射した光によって、ＰＤ（光電変換領域）で発生した電子−正孔対の内、正孔は、低抵抗の接続電極である第二の遮光膜５０８から排出される（電子は信号電荷としてＰＤ（光電変換領域）に蓄積される。）ため、画素領域５０１内で生じる高濃度Ｐ型不純物領域６０７の電位差を抑制することが可能となる。このことにより、画像全体で均一なシェーディングレスの高画質な画像を得ることができる。
【００５１】
更に、第一実施形態では、遮光膜４１３と接続電極４１４を同時に形成するために、基板電位設定画素を列単位で設けた場合、ストライプ状に画素の欠落を生じるが、本実施形態においては、第二の遮光膜６０４を接続電極として用いることにより、任意の単位画素を基板電位設定画素５０７とすることで、画素の欠落する領域を少なくすることができる。
【００５２】
なお、本実施形態においても、第一実施形態と同様に基板電位設定画素５０７の領域が欠落した画像となるが、信号処理回路により欠落した部分を補完すれば良く、上述のように、任意の単位画素を基板電位設定画素５０７とすることが可能となり、基板電位設定画素５０７に置き換える単位画素５０６を最適化して高濃度Ｐ型不純物領域６０７の電位を安定化させながら、画素の劣化を抑制することができる。
【００５３】
なお、一般的に高濃度Ｐ型不純物領域６０７は、画素領域周囲にコンタクトを取って電位を設定しているため、接地点である周辺部から離れた画素領域５０１の中央部に基板電位設定領域５０７を形成することで、効率的に電位差を抑制することができる。また、一般的に水平電荷転送レジスタには、高濃度Ｐ不純物領域６０７が形成されていないため、画素領域５０９の中央部から水平転送レジスタ５０２の間に基板電位設定領域５０７を形成することで、更に効率的に電位差を抑制することができる。
【００５４】
また、上記説明では、第一の遮光膜５１０と第二の遮光膜５０８とで格子状に遮光膜を形成する場合を例としたが、第一の遮光膜５１０上にも第二の遮光膜５０８形成することにより、より容易に高濃度Ｐ型不純物領域６０７を第二の遮光膜５０８に接続することも可能となる。
【００５５】
また、第一実施形態と同様に、基板電位設定画素５０７の高濃度Ｐ型不純物領域６０７の深さを深く形成することにより、接地の効果が効率的に奏され、より、高濃度Ｐ型不純物領域６０７の電位を安定させることができる。
【００５６】
また、基板電位設定画素５０７における第一の遮光膜５１０の幅を単位画素５０６における第一の遮光膜５１０の幅より、高濃度Ｐ型不純物領域６０７に近い側の端部が高濃度Ｐ型不純物領域６０７と逆側に詰まるように短くすることで、第一の遮光膜５１０間の開口部が大きくなり、第二の遮光膜５０８の形成が容易になる。また、光電変換を行わない基板電位設定画素５０７に対しては垂直転送信号が印加されず、不特定のノイズが垂直転送されることを防止することもできる。
【００５７】
なお、第一、第二実施形態の他に、半導体基板裏面側より、スルーホールを設け、基板電位設定画素の高濃度Ｐ型不純物領域と貫通電極で繋いだ場合であっても同様の効果が得られ、シェーディングの発生を抑制することができる。
【産業上の利用可能性】
【００５８】
本発明は、セルを微細化した場合であっても、製造工程を増加させることなく、シェーディングの発生を抑制して高画質を維持することができ、高濃度不純物領域を備える光電変換領域が２次元配列された固体撮像素子及び固体撮像装置等に有用である。
【図面の簡単な説明】
【００５９】
【図１】第一実施形態の固体撮像素子の構成を示す概略平面図
【図２】第一実施形態の固体撮像素子の製造工程を示す工程断面図
【図３】第一実施形態の固体撮像素子の製造工程を示す工程断面図
【図４】第一実施形態の固体撮像素子の製造工程を示す工程断面図
【図５】第二実施形態の固体撮像素子の構成を示す概略平面図
【図６】第二実施形態の固体撮像素子の製造工程を示す工程断面図
【図７】第二実施形態の固体撮像素子の製造工程を示す工程断面図
【図８】従来の固体撮像素子の構成を示す概略平面図
【図９】従来の固体撮像素子の構成を示す概略断面図
【符号の説明】
【００６０】
１０１：画素領域
１０２：水平転送レジスタ
１０３：電荷電圧変換部
１０４：光電変換領域（ＰＤ）
１０５：垂直転送レジスタ
１０６：単位画素
２０１：ＰＤ（光電変換領域）
２０２：半導体基板
２０３：高濃度Ｐ型不純物領域
２０４：垂直電荷転送領域
２０５：読出し部
２０６：素子分離部
２０７：転送電極
２０８：絶縁膜
２０９：ＶＣＣＤ（垂直転送レジスタ）
２１０：遮光膜
２１１：Ｎ型不純物領域
３０１：画素領域
３０２：水平転送レジスタ
３０４：光電変換領域（ＰＤ）
３０５：垂直転送レジスタ
３０６：単位画素
３０７：基板電位設定画素
３０８：接続電極
３０９：基板電位設定電極
４０１：第一Ｐ型半導体基板
４０２：ゲート絶縁膜
４０３：Ｎ型不純物領域
４０４：垂直電荷転送領域
４０５：読出し部
４０６：素子分離部
４０７：高濃度Ｐ型不純物領域
４０８：ＰＤ（光電変換領域）
４０９：転送電極
４１０：ＶＣＣＤ（垂直転送レジスタ）
４１１：層間絶縁膜
４１２：コンタクトホール
４１３：遮光膜
４１４：接続電極
５０１：画素領域
５０２：水平転送レジスタ
５０６：単位画素
５０７：基板電位設定画素
５０８：第二の遮光膜（接続電極）
５０９：基板電位設定電極
５１０：第一の遮光膜
６０１：第一層間絶縁膜
６０２：第一の遮光膜
６０３：第二層間絶縁膜
６０４：第二の遮光膜
６０５：第一のコンタクトホール
６０６：第二のコンタクトホール
【図１】
2010232571.tif 000003
【図２】
2010232571.tif 000004
【図３】
2010232571.tif 000005
【図４】
2010232571.tif 000006
【図５】
2010232571.tif 000007
【図６】
2010232571.tif 000008
【図７】
2010232571.tif 000009
【図８】
2010232571.tif 000010
【図９】
2010232571.tif 000011