(57)【要約】【課題】Ｓｉを基体として用いる電力半導体素子とＳｉＣまたはＧａＮなどのワイドギャップ半導体を基体として用いる電力半導体素子が混在したモジュールの熱的及び電気的な信頼性を向上する。【解決手段】Ｓｉを基体として用いる電力半導体素子とＳｉよりもエネルギーバンドギャップが広い半導体を基体として用いる電力半導体素子を、それぞれ別の絶縁金属基板に搭載し、さらにこれら絶縁金属基板がそれぞれ別の放熱用金属ベースに搭載されるので、両電力半導体素子間における熱の伝わりが抑制される。また、両電力半導体素子が接続される正負極主端子を互いに電気的に分離するので、両電力半導体素子のリーク電流を正確に検査することができる。【選択図】  図１
2010232576.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉを基体として用いる第一の電力半導体素子と、Ｓｉよりもエネルギーバンドギャップが広い半導体を基体として用いる第二の電力半導体素子と、を備えるパワー半導体装置において、
前記第一の電力半導体素子が搭載される第一の絶縁金属基板と、
前記第一の絶縁基板が搭載される第一の放熱用金属ベースと、
前記第二の電力半導体素子が搭載される第二の絶縁金属基板と、
前記第二の絶縁基板が搭載される第二の放熱用金属ベースと、
を備えることを特徴とするパワー半導体装置。
【請求項２】
請求項１に記載されるパワー半導体装置において、前記第一の電力半導体素子が接続される主端子と前記第二の電力半導体素子が接続される主端子とが、電気的に分離されていることを特徴とするパワー半導体装置。
【請求項３】
Ｓｉを基体として用いる第一の電力半導体素子と、Ｓｉよりもエネルギーバンドギャップが広い半導体を基体として用いる第二の電力半導体素子と、を備えるパワー半導体装置において、
前記第一の電力半導体素子が接続される主端子と前記第二の電力半導体素子が接続される主端子とが、電気的に分離されていることを特徴とするパワー半導体装置。
【請求項４】
請求項１乃至３のいずれか１項に記載のパワー半導体装置において、前記第一の電力半導体素子がスイッチング素子であり、前記第二の電力半導体素子がダイオードであることを特徴とするパワー半導体装置。
【請求項５】
請求項４に記載のパワー半導体装置において、前記第一の電力半導体素子がＩＧＢＴであり、前記第二の電力半導体素子がショットキーバリアダイオードであることを特徴とするパワー半導体装置。
【請求項６】
請求項４または請求項５に記載のパワー半導体装置において、前記第一の電力半導体素子の素子面積と前記第二の電力半導体素子の素子面積の比が、前記第一の電力半導体素子の素子損失と前記第二の電力半導体素子の素子損失の比の０.８倍〜１.２倍であることを特徴とするパワー半導体装置。
【請求項７】
請求項６に記載のパワー半導体装置において、前記第一の電力半導体素子の素子面積が、前記第二の電力半導体素子の素子面積の３倍以上であることを特徴とするパワー半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｓｉを基体として用いる電力半導体素子と、ワイドギャップ半導体を基体として用いる電力半導体素子を備えるパワー半導体装置に関する。
【背景技術】
【０００２】
シリコン（Ｓｉ）よりもエネルギーバンドギャップが広い炭化ケイ素（ＳｉＣ）や、窒化ガリウム（ＧａＮ）などを用いたワイドギャップ半導体素子が注目を浴びてきている。これらの半導体材料は、Ｓｉより約１０倍の高い絶縁破壊電圧強度を持ち、耐圧を確保するためのドリフト層を１／１０程度まで薄くできるため、電力半導体素子の低オン電圧化が可能であり、また、高温まで動作可能である。
【０００３】
鉄道，産業，自動車，家電および電源分野のインバータに用いられるパワー半導体モジュールのようなパワー半導体装置は、ＩＧＢＴなどのスイッチング素子と還流用のダイオードが逆並列に接続される。このパワー半導体装置に、Ｓｉを基体として用いる電力半導体素子と、ＳｉＣまたはＧａＮを基体として用いる電力半導体素子が搭載される場合、Ｓｉを基体として用いる電力半導体素子は、接合動作温度（Ｔｊ）が１７５℃以下に制限される。一方、ＳｉＣまたはＧａＮを基体として用いる電力半導体素子は、接合動作温度（Ｔｊ）が２００℃以上でも動作可能である。そのため、特許文献１に記載されるように、Ｓｉを基体として用いる電力半導体素子とＳｉＣまたはＧａＮを基体として用いる電力半導体素子の間に断熱材を挟んだパワー半導体装置が提案されている。
【０００４】
また、ＳｉＣまたはＧａＮを基体として用いる電力半導体素子は欠陥の影響でリーク電流が大きくなり、特にＳｉＣまたはＧａＮのショットキーバリアダイオードはリーク電流が大きくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−４７８８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載されたパワー半導体装置では、コレクタ電極上に、Ｓｉを基体として用いる電力半導体素子と、ＳｉＣまたはＧａＮを基体として用いる電力半導体素子が共に搭載されている。この場合、ＳｉＣまたはＧａＮを基体として用いる電力半導体の発生熱が、コレクタ電極を介して、Ｓｉを基体として用いる電力半導体素子の搭載部分に伝熱しやすい。
【０００７】
また、Ｓｉを基体として用いる電力半導体素子とＳｉＣまたはＧａＮを基体として用いる電力半導体素子を搭載しているモジュールの正極側（コレクタ）の電圧端子や負極側（エミッタ）の電圧端子が共通化されており、正極側と負極側の端子間のリーク電流を測定すると、ＳｉＣまたはＧａＮを基体として用いる電力半導体素子のリーク電流が、Ｓｉを基体として用いる電力半導体素子のリーク電流より大きくなり、Ｓｉを基体として用いる電力半導体素子のリーク電流特性を正確に測定することが難しい。
【０００８】
本発明は、上記の問題点を考慮してなされたものであり、Ｓｉを基体として用いる電力半導体素子とワイドギャップ半導体を基体として用いる電力半導体素子が混在しても熱的及び電気的に高い信頼性を有するパワー半導体装置を提供する。
【課題を解決するための手段】
【０００９】
本発明によるパワー半導体装置は、Ｓｉを基体として用いる第一の電力半導体素子が搭載される第一の絶縁金属基板と、第一の絶縁金属基板が搭載される第一の放熱用金属ベースと、Ｓｉよりもエネルギーバンドギャップが広い半導体を基体として用いる第二の電力半導体素子が搭載される第二の絶縁金属基板と、第二の絶縁基板が搭載される第二の放熱用金属ベースとを備える。
【００１０】
また、本発明によるパワー半導体装置は、Ｓｉを基体として用いる第一の電力半導体素子が接続される正負極主端子とＳｉよりもエネルギーバンドギャップが広い半導体を基体として用いる第二の電力半導体素子が接続される正負極主端子とが、電気的に分離されている。
【００１１】
ここで、好ましくは、第一の電力半導体素子はＩＧＢＴなどのスイッチング素子であり、第一の電力半導体素子はショットキーバリアダイオードなどのダイオードである。また、Ｓｉよりもエネルギーバンドギャップが広い半導体としては、ＳｉＣ，ＧａＮ，ダイアモンドなどが適用できる。
【発明の効果】
【００１２】
Ｓｉを基体として用いる電力半導体素子とＳｉよりもエネルギーバンドギャップが広い半導体を基体として用いる電力半導体素子を、それぞれ別の絶縁金属基板に搭載し、さらにこれら絶縁金属基板がそれぞれ別の放熱用金属ベースに搭載されるので、両電力半導体素子間における熱の伝わりが抑制される。また、両電力半導体素子が接続される正負極主端子を互いに電気的に分離するので、両電力半導体素子のリーク電流を正確に検査することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態であるパワー半導体装置の実装配置。
【図２】第１の実施形態のパワー半導体装置の回路図。
【図３】従来のパワー半導体装置の実装配置例。
【図４】従来のパワー半導体装置の回路図。
【図５】従来のパワー半導体装置の漏れ電流の実測例。
【図６】第１の実施形態であるパワー半導体装置の漏れ電流の実測例。
【図７】本発明の第２の実施形態であるパワー半導体装置の実装配置。
【図８】従来のパワー半導体装置の実装配置例。
【図９】本発明の実施形態をインバータに適用した場合の電力損失。
【図１０】ＳｉＣ−ＳＢＤ適用時の電圧・電流波形。
【図１１】本発明の第３の実施形態であるパワー半導体装置の実装配置。
【発明を実施するための形態】
【００１４】
本発明の実施形態を、図面を使用して詳細に説明する。
【００１５】
図１は、本発明の第１の実施形態であるパワー半導体装置の実装配置を示す。本実施形態においては、Ｓｉを基体とするスイッチング素子であるＩＧＢＴ（以下Ｓｉ−ＩＧＢＴと記す）１１が絶縁金属基板３２上に半田などにより接着されて搭載され、ＳｉＣを基体とするダイオードであるショットキーバリアダイオード（以下ＳｉＣ−ＳＢＤと記す）１２が異なる絶縁金属基板３１上に半田などにより接着されて搭載されている。また、Ｓｉ−ＩＧＢＴ１１が搭載された絶縁金属基板３２は、放熱用金属ベース３９に半田接着され、ＳｉＣ−ＳＢＤ１２が搭載された絶縁金属基板３１は、放熱用金属ベース３８に半田接着され、樹脂ケース４０により、モジュールとして一体化されている。ここで、絶縁金属基板３１が搭載された放熱用ベース３８と絶縁金属基板３２が搭載された放熱用金属ベース３９とは、モジュール内で略同一平面上に配置され、これらの間には樹脂ケース４０の一部が介在している。さらに、本実施形態のパワー半導体装置をインバータなどの電力変換装置に適用した場合、放熱用金属ベース３８，３９は、絶縁金属基板３１，３２の搭載面の裏面において放熱フィンの表面と接触する。また、コレクタ端子２２，エミッタ端子２１，エミッタ制御端子２３およびゲート制御端子２４が、絶縁金属基板３２に半田接着などにより接続されている。また、カソード端子２５およびアノード端子２６が、絶縁金属基板３１に半田接着などにより接続されている。
【００１６】
図３は、従来のパワー半導体装置の実装配置例を示す。従来のパワー半導体の実装方式では、Ｓｉ−ＩＧＢＴ１１とＳｉＣ−ＳＢＤ１２が同一の絶縁金属基板３１に搭載される。この場合、Ｓｉ−ＩＧＢＴ１１やＳｉＣ−ＳＢＤ１２の発熱により、絶縁金属基板３１を介して、お互いのチップに、熱が伝わりやすくなっている。このため、一般にＳｉＣ−ＳＢＤではＳｉ−ＩＧＢＴよりも高温動作が可能であるが、ＳｉＣ−ＳＢＤ１２の動作温度がＳｉ−ＩＧＢＴ１１の動作温度によって制限される。これに対し、図１の実施形態では、Ｓｉ−ＩＧＢＴ１１が搭載された絶縁金属基板３２及び放熱用金属ベース３９と、ＳｉＣ−ＳＢＤ１２が搭載された絶縁金属基板３１及び放熱用金属ベース３８を分けることによって、ＳｉＣ−ＳＢＤ１２を、Ｓｉ−ＩＧＢＴ１１の動作温度の制限を受けずに高温まで動作することが可能になる。
【００１７】
図２は、図１のパワー半導体装置の回路図を示す。Ｓｉ−ＩＧＢＴ１１に接続しているコレクタ端子２２およびエミッタ端子２１と、ＳｉＣ−ＳＢＤ１２に接続しているカソード端子２５およびアノード端子２６を分けている。すなわち、外部配線が接続されていないパワー半導体装置においては、Ｓｉ−ＩＧＢＴ１１側の正負極主端子とＳｉＣ−ＳＢＤ１２側の正負極主端子が内部導体によって互いに接続されず、電気的に分離されている。
【００１８】
図４は、図３における従来のパワー半導体装置の回路図を示す、従来のパワー半導体装置では、Ｓｉ−ＩＧＢＴ１１のコレクタ端子とＳｉＣ−ＳＢＤ１２のカソード端子を、共にコレクタ端子２２に接続し、Ｓｉ−ＩＧＢＴ１１のエミッタ端子とＳｉＣ−ＳＢＤ１２のアノード端子を、共にエミッタ端子２１に接続している。ＳｉＣ−ＳＢＤ１２では、オフ状態での漏れ電流（リーク電流）が、Ｓｉ−ＩＧＢＴよりも１桁程度大きくなる。そのため、従来のパワー半導体装置において、コレクタ端子とエミッタ端子間の漏れ電流を測定した場合、図５に示すように、ほとんどＳｉＣ−ＳＢＤの漏れ電流のみが測定され、Ｓｉ−ＩＧＢＴ１１の漏れ電流を測定することが難しい。そのため、このモジュールの検査工程において、Ｓｉ−ＩＧＢＴ１１の漏れ電流の検査を正確に実施することが難しい。
【００１９】
これに対し、本発明による実施形態では、Ｓｉ−ＩＧＢＴ１１のコレクタ端子とＳｉＣ−ＳＢＤ１２のカソード端子を分けることと、Ｓｉ−ＩＧＢＴ１１のエミッタ端子とＳｉＣ−ＳＢＤ１２のアノード端子を分けることによって、図６に示すように、Ｓｉ−ＩＧＢＴの漏れ電流を正確に測定することが可能になる。また、Ｓｉ−ＩＧＢＴ１１側の正負極主端子とＳｉＣ−ＳＢＤ１２側の正負極主端子がパワー半導体装置内で互いに分離され内部導体すなわち熱伝導体によって互いに接続されていないので、主端子間での熱の伝導を防止できる。これにより、別々の絶縁金属基板３１，３２および別々の放熱用金属ベース３８，３９を用いることと相俟って、ＳｉＣ−ＳＢＤ１２を、Ｓｉ−ＩＧＢＴ１１の動作温度の制限を受けずに高温まで動作することができる。
【００２０】
本実施形態においては、Ｓｉ−ＩＧＢＴ１１とＳｉＣ−ＳＢＤ１２を別々の絶縁金属基板に搭載することにより両者の距離は増加するが、それぞれの素子に別の主端子を設けることによりモジュール外部の低インダクタンス配線で接続できることと、ＳｉＣ−ＳＢＤでは逆回復電流（リカバリー電流）が小さくなることから、Ｓｉ−ＩＧＢＴ１１とＳｉＣ−ＳＢＤ１２間の配線インダンタンスの影響を低減できる。
【００２１】
なお、Ｓｉ−ＩＧＢＴ１１のコレクタ端子とＳｉＣ−ＳＢＤ１２のカソード端子を分けていれば、Ｓｉ−ＩＧＢＴ１１のエミッタ端子とＳｉＣ−ＳＢＤ１２のアノード端子を分けなくても良く、Ｓｉ−ＩＧＢＴの漏れ電流を正確に測定することは可能である。また、Ｓｉ−ＩＧＢＴ１１のエミッタ端子とＳｉＣ−ＳＢＤ１２のアノード端子の方だけを分けても良い。
【００２２】
本実施形態では、Ｓｉを基体として用いる電力半導体素子をＩＧＢＴとしたが、ＭＯＳ−ＦＥＴ，ＭＩＳ−ＦＥＴ，接合型ＦＥＴなどのスイッチング素子でも良い。さらに、ＳｉＣを基体として用いる電力半導体素子をショットキーバリアダイオードとしたが、ｐｉｎダイオードでも良い。さらに、ＧａＮなどＳｉＣ以外のワイドギャップ半導体基体を用いても良い。
【００２３】
図７は、本発明の第２の実施形態であるパワー半導体装置の実装配置を示す。第１の実施形態と同じ部品や同じ機能を示す端子には、同一の符号を記す。
【００２４】
図８は、従来のパワー半導体装置の実装例を示す。この実装例では、一つの絶縁金属基板３２上に４個のＳｉ−ＩＧＢＴ１１と２個のＳｉＣ−ＳＢＤ１２を搭載し、６個の絶縁金属基板３２を放熱用金属ベース３８に搭載し、パワー半導体モジュールを構成している。この場合、Ｓｉ−ＩＧＢＴ１１やＳｉＣ−ＳＢＤ１２の発熱により、絶縁金属基板３２を介して、お互いのチップに、熱が伝わりやすくなっている。
【００２５】
これに対し、図７の実施形態では、６個のＳｉ−ＩＧＢＴ１１を搭載した絶縁金属基板３２が４個、第１の実施形態と同様に放熱用金属ベース３９上に搭載され、６個のＳｉＣ−ＳＢＤ１２を搭載した絶縁金属基板が２個、同様に放熱用金属ベース３８上に搭載されて、パワー半導体モジュールを構成している。本実施形態においても、第１の実施形態と同様に、Ｓｉ−ＩＧＢＴ１１が搭載された絶縁金属基板３２及び放熱用金属ベース３９と、ＳｉＣ−ＳＢＤ１２が搭載された絶縁金属基板３１及び放熱用金属ベース３８を分けることによって、ＳｉＣ−ＳＢＤ１２を高温まで動作することが可能になる。
【００２６】
また、Ｓｉ−ＩＧＢＴ１１のコレクタ端子とＳｉＣ−ＳＢＤ１２のカソード端子を分けることと、Ｓｉ−ＩＧＢＴ１１のエミッタ端子とＳｉＣ−ＳＢＤ１２のアノード端子を分けることによって、第１の実施形態と同様に、Ｓｉ−ＩＧＢＴの漏れ電流を正確に測定することが可能になる。
【００２７】
図９は、第１及び第２の実施形態を電力変換装置であるインバータに適用した場合の電力損失低減効果を示す。従来のインバータの電力損失計算例を図９の左側に示す。インバータの損失は、主にスイッチング素子とダイオードで発生する。スイッチング素子による損失は、導通損失とターンオン損失とターンオフ損失の和で表され、ダイオードによる損失は、導通損失とリカバリ損失の和で表される。なお、従来のインバータでは、Ｓｉ−ＩＧＢＴとシリコンＰｉＮダイオード（以下Ｓｉ−ＰｉＮダイオードと記す）が用いられている。インバータ周波数によって、導通損失とスイッチング損失の割合は変化するが、インバータ周波数が変化しても、ＩＧＢＴの損失とダイオードの損失は、凡そ２：１である。そのため、ＩＧＢＴとダイオードのチップサイズは２：１に設定することで、チップと絶縁金属基板の熱抵抗は１：２になり、チップの接合温度をほぼ同等の値にできる。
【００２８】
本図に示すように、本発明の実施形態を用いた場合、主にリカバリ損失とターンオン損失が低減されて、全損失が従来よりも大幅に低減される。
【００２９】
図１０は、ＳｉＣ−ＳＢＤ適用時の電圧・電流波形を示す、Ｓｉ−ＰｉＮダイオードをＳｉＣ−ＳＢＤに代えた場合は、図１０の上図に示すように、ダイオードのリカバリ電流がほぼゼロになるため、リカバリ損失を１／１０程度に低減することができ、同時にターンオン時にも、リカバリ電流が重畳しないため、ターンオン損失を１／２程度に低減することが可能である。
【００３０】
この場合、ダイオードの損失を従来の半分程度に低減できるため、Ｓｉ−ＩＧＢＴの面積と比較して、ＳｉＣ−ＳＢＤのチップサイズを１／４程度に低減することが可能である。従って、本発明の実施形態であるパワー半導体装置では、Ｓｉを基体として用いる電力半導体素子の素子面積と、ＳｉＣまたはＧａＮを基体として用いる電力半導体素子の素子面積の比が、Ｓｉを基体として用いる電力半導体素子の素子損失と、ＳｉＣまたはＧａＮを基体として用いる電力半導体素子の素子損失の比の０.８倍〜１.２倍となる。
【００３１】
前述した図７の実施形態では、上記のようにＳｉＣチップサイズを１／４にしている。ＳｉＣ−ＳＢＤ，ＳｉＣ−ＰｉＮダイオード，ＧａＮ−ＳＢＤやＧａＮ−ＰｉＮダイオードを用いた場合、ＳｉＣまたはＧａＮを基体として用いる電力半導体素子の素子面積は、Ｓｉを基体として用いる電力半導体素子の素子面積の１／３以下に低減可能である。これによって、信頼性を確保しながら、パワー半導体装置を小型化することができる。
【００３２】
図１１は、本発明の第３の実施形態であるパワー半導体装置の実装配置を示す。Ｓｉを基体として用いる電力半導体素子であるＩＧＢＴの素子面積を小さくしたため、パワー半導体装置が小型化されている。
【００３３】
以上、本発明の実施形態について詳述したが、上記の実施形態に限らず、本発明の技術的思想の範囲内において、種々の実施形態が可能であることは言うまでもない。
【符号の説明】
【００３４】
１１  Ｓｉ−ＩＧＢＴ
１２  ＳｉＣ−ＳＢＤ
２１  エミッタ端子
２２  コレクタ端子
２３  エミッタ制御端子
２４  ゲート制御端子
２５  カソード端子
２６  アノード端子
３１，３２  絶縁金属基板
３８，３９  放熱用金属ベース
３３，３４，３５，３６，３７  絶縁基板上の配線パターン
４０  樹脂ケース
【図１】
2010232576.tif 000003
【図２】
2010232576.tif 000004
【図３】
2010232576.tif 000005
【図４】
2010232576.tif 000006
【図５】
2010232576.tif 000007
【図６】
2010232576.tif 000008
【図７】
2010232576.tif 000009
【図８】
2010232576.tif 000010
【図９】
2010232576.tif 000011
【図１０】
2010232576.tif 000012
【図１１】
2010232576.tif 000013