(57)【要約】【課題】プロセス速度にかかわらず露光の一主走査と一主走査との間の休止期間を容易に調整できるようにする。【解決手段】複数のＬＥＤのうちで点灯するものを順次切り替えるサイリスタのサイリスタ転送周期を１ライン中の一部のＬＥＤについては基準となるＭの時間に＋１を加算したＭ＋１の時間に拡大する。残りの一部のＬＥＤについては基準となるＭの時間のままとする。サイリスタ転送周期をＭ＋１としたサイリスタ転送周期がＦ個あれば、１ライン中の点灯／転送期間と次のライン中の点灯／転送期間との間の休止期間がＦの時間だけ短くなる。【選択図】図１８
2010184448.tif 000002
【特許請求の範囲】
【請求項１】
順次点灯される露光用の複数個の発光素子と、
前記各発光素子をそれぞれ駆動する複数個の駆動素子と、
画像形成速度に応じて、前記複数の発光素子のうち前記駆動素子により駆動するものを順次切り替える切替信号の一周期時間を基準となる時間から変更する時間変更手段と、
を備え、
前記時間変更手段は、一主走査の中で前記発光素子のうちの一部については前記一周期時間を前記基準となる時間から変更し、残りの一部については前記一周期時間を前記基準となる時間に維持する、
露光装置。
【請求項２】
前記時間変更手段は、一主走査の中で前記一周期時間を前記基準となる時間から変更する前記発光素子が複数あるときは当該複数の発光素子の間に前記一周期時間を前記基準となる時間に維持する前記発光素子を挟むようにする、請求項１に記載の露光装置。
【請求項３】
前記時間変更手段は、主走査ラインごとに一主走査の中で前記一周期時間を前記基準となる時間から変更する前記発光素子を変える、請求項１又は２に記載の露光装置。
【請求項４】
感光体と、
前記感光体上に潜像を形成する露光装置と、
前記潜像を現像する現像器と、
を備え、
前記露光装置は、
順次点灯される露光用の複数個の発光素子と、
前記各発光素子をそれぞれ駆動する複数個の駆動素子と、
画像形成速度に応じて、前記複数の発光素子のうち前記駆動素子により駆動するものを順次切り替える切替信号の一周期時間を基準となる時間から変更する時間変更手段と、
を備え、
前記時間変更手段は、一主走査の中で前記発光素子のうちの一部については前記一周期時間を前記基準となる時間から変更し、残りの一部については前記一周期時間を前記基準となる時間に維持する、
画像形成装置。
【請求項５】
順次点灯される露光用の複数個の発光素子と、
前記各発光素子をそれぞれ駆動する複数個の駆動素子と、
画像形成速度に応じて、前記複数の発光素子のうち前記駆動素子により駆動するものを順次切り替える切替信号の一周期時間を基準となる時間から変更する時間変更手段と、
を備えている露光装置を制御して、
前記時間変更手段が、一主走査の中で前記発光素子のうちの一部については前記一周期時間を前記基準となる時間から変更し、残りの一部については前記一周期時間を前記基準となる時間に維持するようにする、
コンピュータに読取可能な露光制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、露光装置、画像形成装置、及び露光制御プログラムに関する。
【背景技術】
【０００２】
特許文献１に開示の技術では、予め測定した光量ムラ補正データを保持し、これに基づいて各ＬＥＤ素子の光量のばらつきを補正し、露光動作を行なうようにしている。また、画像形成のプロセス速度が変更された場合であっても、ＬＥＤ素子への供給電圧が規定の電圧に回復できるように休止期間の長さを適切に設定し、露光／転送期間をプロセス速度に合わせて設定可能とすることにより、光量ムラ補正データによる適切な補正を行うようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】２００８‐０９３８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、画像形成速度にかかわらず露光の一主走査と一主走査との間の休止期間を容易に調整できるようにすることである。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明は、順次点灯される露光用の複数個の発光素子と、前記各発光素子をそれぞれ駆動する複数個の駆動素子と、画像形成速度に応じて、前記複数の発光素子のうち前記駆動素子により駆動するものを順次切り替える切替信号の一周期時間を基準となる時間から変更する時間変更手段と、を備え、前記時間変更手段は、一主走査の中で前記発光素子のうちの一部については前記一周期時間を前記基準となる時間から変更し、残りの一部については前記一周期時間を前記基準となる時間に維持する、露光装置である。
【０００６】
請求項２に記載の発明は、請求項１に記載の露光装置において、前記時間変更手段は、一主走査の中で前記一周期時間を前記基準となる時間から変更する前記発光素子が複数あるときは当該複数の発光素子の間に前記一周期時間を前記基準となる時間に維持する前記発光素子を挟むようにする。
【０００７】
請求項３に記載の発明は、請求項１又は２に記載の露光装置において、前記時間変更手段は、主走査ラインごとに一主走査の中で前記一周期時間を前記基準となる時間から変更する前記発光素子を変える。
【０００８】
請求項４に記載の発明は、感光体と、前記感光体上に潜像を形成する露光装置と、前記潜像を現像する現像器と、を備え、前記露光装置は、順次点灯される露光用の複数個の発光素子と、前記各発光素子をそれぞれ駆動する複数個の駆動素子と、画像形成速度に応じて、前記複数の発光素子のうち前記駆動素子により駆動するものを順次切り替える切替信号の一周期時間を基準となる時間から変更する時間変更手段と、を備え、前記時間変更手段は、一主走査の中で前記発光素子のうちの一部については前記一周期時間を前記基準となる時間から変更し、残りの一部については前記一周期時間を前記基準となる時間に維持する、画像形成装置である。
【０００９】
請求項５に記載の発明は、順次点灯される露光用の複数個の発光素子と、前記各発光素子をそれぞれ駆動する複数個の駆動素子と、画像形成速度に応じて、前記複数の発光素子のうち前記駆動素子により駆動するものを順次切り替える切替信号の一周期時間を基準となる時間から変更する時間変更手段と、を備えている露光装置を制御して、前記時間変更手段が、一主走査の中で前記発光素子のうちの一部については前記一周期時間を前記基準となる時間から変更し、残りの一部については前記一周期時間を前記基準となる時間に維持するようにする、コンピュータに読取可能な露光制御プログラムである。
【発明の効果】
【００１０】
請求項１に記載の発明によれば、画像形成速度にかかわらず露光の一主走査と一主走査との間の休止期間を、本構成を備えない場合に比べて容易に調整することができる。
【００１１】
請求項２に記載の発明によれば、本構成を備えない場合に比べて画質の劣化を防止することができる。
【００１２】
請求項３に記載の発明によれば、本構成を備えない場合に比べて画質の劣化を防止することができる。
【００１３】
請求項４に記載の発明によれば、画像形成速度にかかわらず露光の一主走査と一主走査との間の休止期間を、本構成を備えない場合に比べて容易に調整することができる。
【００１４】
請求項５に記載の発明によれば、画像形成速度にかかわらず露光の一主走査と一主走査との間の休止期間を、本構成を備えない場合に比べて容易に調整することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態である画像形成装置の全体構成を示す図である。
【図２】本発明の一実施の形態である画像形成装置のＬＥＤプリントヘッドの構成を説明する断面図である。
【図３】本発明の一実施の形態である画像形成装置の複数個のＬＥＤチップを配置したＬＥＤアレイ２３の平面図である。
【図４】本発明の一実施の形態である画像形成装置の自己走査型ＬＥＤを適用したＬＥＤプリントヘッドにおける発光素子アレイ駆動装置を説明する回路図である。
【図５】本発明の一実施の形態である画像形成装置の発光素子アレイ駆動装置を説明する回路図である。
【図６】本発明の一実施の形態である画像形成装置の発光素子アレイ駆動装置の各部の動作のタイミングチャートである。
【図７】本発明の一実施の形態である画像形成装置において初期状態から転送信号ＣＫ１ＲをＬレベルにした場合のレベルシフト回路の電流の流れを説明する図である。
【図８】本発明の一実施の形態である画像形成装置において転送信号ＣＫＳをＨレベル、ＣＫ１ＣをＬレベルにした直後の電流の流れを説明する図である。
【図９】本発明の一実施の形態である画像形成装置においてサイリスタＳ１が完全にオンした定常状態での各部の電位を説明する図である。
【図１０】本発明の一実施の形態である画像形成装置においてサイリスタＳ２にゲート電流が流れる状態を説明する図である。
【図１１】本発明の一実施の形態である画像形成装置における信号発生回路の回路図である。
【図１２】本発明の一実施の形態である画像形成装置における制御部の構成を示すブロック図である。
【図１３】本発明の関連技術における各信号のタイミングチャートである。
【図１４】本発明の関連技術における各信号のタイミングチャートである。
【図１５】本発明の一実施の形態である画像形成装置におけるタイミング信号発生部の構成を示すブロック図である。
【図１６】本発明の一実施の形態である画像形成装置におけるタイミング信号発生部の各信号のタイミングチャートである。
【図１７】本発明の関連技術における各信号のタイミングチャートである。
【図１８】本発明の一実施の形態である画像形成装置における各信号のタイミングチャートである。
【図１９】本発明の一実施の形態である画像形成装置における転送周期生成部の一構成例を示す回路図である。
【図２０】本発明の一実施の形態である画像形成装置における転送周期生成部の他の構成例を示す回路図である。
【図２１】本発明の一実施の形態である画像形成装置における各信号のタイミングチャートである。
【発明を実施するための形態】
【００１６】
以下、本発明の一実施の形態について説明する。
【００１７】
図１は、本実施の形態にかかる画像形成装置の全体構成を示す説明図である。
【００１８】
この画像形成装置は、タンデム方式の電子写真方式により印刷媒体上にカラー画像を形成することができる装置であり、４個のドラム状の感光体１Ａ，１Ｂ，１Ｃ，１Ｄを中間転写ベルト７の周囲に配置して構成されている。それぞれの感光体１Ａ，１Ｂ，１Ｃ，１Ｄの周囲には電子写真プロセスで画像形成するための各種装置が配置されている。これらの装置の装置構成は、感光体１Ａ，１Ｂ，１Ｃ，１Ｄにおいて共通であるため、ここでは、代表して感光体１Ａの周囲の装置について説明する。すなわち、感光体１Ａの周囲には、帯電器２Ａ、印字ヘッド３Ａ、現像器４Ａ、クリーナ５Ａ、除電器６Ａが配置され、感光体１Ａ上にはイエロー（Ｙ）の現像剤でトナー画像が形成される（また、以下の説明で、感光体１というときは感光体１Ａ，１Ｂ，１Ｃ，１Ｄを示している。帯電器２Ａ、印字ヘッド３Ａ、現像器４Ａ、クリーナ５Ａ、除電器６Ａにおいても同様。）。同様に、感光体１Ｂ，１Ｃ，１Ｄ上には、それぞれマゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）のトナー画像が形成される。レジセンサ８の検出信号に基づいて位置合わせをしながら、この各トナー画像を中間転写ベルト７上に互いに重ね合わせて転写し、これを記録用紙９に一括して転写する。そして用紙搬送ベルト１０で定着器１１に運んで印刷媒体となる記録用紙９上に定着させ、カラー画像を形成することができる。
【００１９】
かかるタンデム方式のカラー画像形成装置は、ＹＭＣＫ各色の画像形成装置を独立して配置するため、各装置の小型化を図る必要がある。そのために印字ヘッドとしては感光体ドラム周長周りのスペース占有率を最小限に小型化することが求められ、発光素子となる発光ダイオード（ＬＥＤ）を多数配列したＬＥＤアレイを用いたＬＥＤプリントヘッドが採用されている。
【００２０】
以下では、印字ヘッド３Ａで感光体１上を露光する露光装置について詳細に説明する。
【００２１】
図２は、ＬＥＤプリントヘッドの構成を説明する断面図である。
【００２２】
このＬＥＤプリントヘッド２０は、印字ヘッド３に設けられた感光体露光用の発光素子であり、支持体としてのハウジング２１、後述する発光素子アレイ駆動装置５０を搭載するプリント基板２２、露光光を照射するＬＥＤアレイ２３、ＬＥＤアレイ２３からの光を感光体ドラム１表面に結像させるセルフォックレンズアレイ２４（「セルフォックレンズ」は日本板ガラスの登録商標である）、セルフォックレンズアレイ２４を支持するとともにＬＥＤアレイ２３を外部から遮蔽するセルフォックレンズアレイホルダー２５、ハウジング２１をセルフォックレンズアレイ２４方向に付勢する板バネ２６を備えている。
【００２３】
ハウジング２１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、プリント基板２２及びＬＥＤアレイ２３を支持している。またセルフォックレンズアレイホルダー２５は、ハウジング２１およびセルフォックレンズアレイ２３を支持し、ＬＥＤアレイ２３の発光点とセルフォックレンズアレイ２４の焦点とが一致するように構成している。さらにセルフォックレンズアレイホルダー２５はＬＥＤアレイ２３を密閉するように配置されている。そのため、ＬＥＤアレイ２３に外部からゴミが付着することはない。一方、板バネ２６は、ＬＥＤアレイ２３およびセルフォックレンズアレイ２４の位置関係を保持するように、ハウジング２１を介してセルフォックレンズアレイ２４方向に付勢している。
【００２４】
このように構成されたＬＥＤプリントヘッド２０は、調整ネジ（図示せず）によってセルフォックレンズアレイ２４の光軸方向に移動可能に構成され、セルフォックレンズアレイ２４の結像位置(焦点)が感光体ドラム１表面上に位置するように調整される。
【００２５】
ＬＥＤアレイ２３は、後述のとおり複数個のＬＥＤチップ４０がチップ用基板に感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。またセルフォックレンズアレイ２４も同様に、自己集束性のファイバーが感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。そしてＬＥＤアレイ２３からの光が感光体ドラム１表面に結像され、静電潜像を形成する。
【００２６】
図３は、複数個のＬＥＤチップ４０を配置したＬＥＤアレイ２３の平面図を示している。
【００２７】
ＬＥＤアレイ２３には、５８個のＬＥＤチップ４０（Ｃ１〜Ｃ５８）が、感光体ドラム１の軸線方向と平行になるように精度良く列状に配置されている。各ＬＥＤチップ４０は、互いに千鳥状に配列されている。そして、ＬＥＤプリントヘッド２０では、各ＬＥＤチップ４０にそれぞれ１２８個のＬＥＤが搭載されている。また、ＬＥＤアレイ２３には、ＬＥＤチップ４０を駆動するための駆動装置４１が設けられている。さらに、ＬＥＤアレイ２３には、出力電圧を安定化させるための電源回路６１、ＬＥＤチップ４０を構成する各ＬＥＤの光量補正値データ等を記憶するＥＥＰＲＯＭ６２、および画像形成装置本体との間で信号の送受信を行うハーネス６３が設けられている。
【００２８】
ＬＥＤプリントヘッド２０には、自己走査型ＬＥＤを適用している。自己走査型ＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用している。このサイリスタ構造の適用により、スイッチ部を発光点と同一のチップ上に配置することが可能になり、また、スイッチのオン・オフタイミングを２本の信号線によって選択的に発光させることができることから、データ線を共通化し、配線が簡素化している。
【００２９】
図４は、自己走査型ＬＥＤを適用したＬＥＤプリントヘッド２０における発光素子アレイ駆動装置５０を説明する回路図である。
【００３０】
図４において、発光素子アレイ駆動装置５０は、ＬＥＤチップ４０と、ＬＥＤチップ４０を駆動するための駆動装置４１とを備えている。ＬＥＤチップ４０は、各ＬＥＤの駆動素子となるｎ個のサイリスタＳ１，Ｓ２，…，Ｓｎ（図面中において、このサイリスタは適宜等価回路で図示する）、ｎ個の発光ダイオード（ＬＥＤ）Ｌ１，Ｌ２，…，Ｌｎ、ｎ＋１個のダイオードＣＲ０，ＣＲ１，ＣＲ２，…ＣＲｎなどにより構成される。また、駆動装置４１は、抵抗ＲＳ、Ｒ１Ｂ、Ｒ２Ｂ、ＲＩＤ、コンデンサＣ１、Ｃ２、信号発生回路４２などにより構成されている。なお、図１においては、ＬＥＤチップ４０に設けられたサイリスタ、発光ダイオード、ダイオードの一部のみを図示している。
【００３１】
以下に、ＬＥＤチップ４０および駆動装置４１の回路構成を説明する。まず、各サイリスタＳ１〜Ｓｎのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝３．３Ｖ）が供給される。奇数番目のサイリスタＳ１，Ｓ３，…のカソード端子Ｋ１，Ｋ３，…は、抵抗Ｒ１Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ１Ａと信号発生回路４２との間は、抵抗Ｒ１Ｂが接続された信号線とコンデンサＣ１が接続された信号線とを並列に分岐したレベルシフト回路４３が接続されている。さらに、偶数番目のサイリスタのカソード端子Ｋ２，Ｋ４，…は、抵抗Ｒ２Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ２Ａと信号発生回路４２との間には、抵抗Ｒ２Ｂが接続された信号線とコンデンサＣ２が接続された信号線とを並列に分岐したレベルシフト回路４４が接続されている。
【００３２】
一方、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗Ｒ１〜Ｒｎを介して電源ライン１６に各々接続されている。なお、電源ライン１６は接地（ＧＮＤ）されている。
【００３３】
また、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎと、各サイリスタＳ１〜Ｓｎに対応して設けられた発光ダイオードＬ１〜Ｌｎのゲート端子とは各々接続されている。
【００３４】
さらに、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎには、ダイオードＣＲ１〜ＣＲｎのアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎのカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎは直列接続されている。
【００３５】
ダイオードＣＲ１のアノード端子はダイオードＣＲ０のカソード端子に接続され、ダイオードＣＲ０のアノード端子は抵抗ＲＳを介して信号発生回路４２に接続されている。また、発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗ＲＩＤを介して信号発生回路４２に接続されている。なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００３６】
図５は、発光素子アレイ駆動装置５０を説明する回路図である。
【００３７】
図５では、Ａ３サイズの記録用紙に６００ｄｐｉ（dot per inch）で記録する構成を示し、７４２４ｄｏｔのＬＥＤ素子を駆動する構成である。すなわち、本実施の形態のＬＥＤプリントヘッド２０は、１チップが１２８ｄｏｔで構成されたＬＥＤチップ４０を５８チップ搭載している。
【００３８】
図５において、ＬＥＤ点灯信号であるＩＤは、ＬＥＤチップ４０の１チップ当たり１本有し、全部で５８本が配置されている。また、転送信号ＣＫ１、ＣＫ２、ＣＫＳは、１本当たり９〜１０チップを駆動し、それぞれ全部で６組配置され、それぞれの組ごとにレベルシフト回路４３、４４（図４参照）を配置している。このように構成することによって、転送信号ＣＫ１、ＣＫ２、ＣＫＳの１本当たりの駆動能力を低減し、すべてのＬＥＤチップ４０を安定的に低電圧駆動している。
【００３９】
ＬＥＤプリントヘッド２０には自己走査型ＬＥＤを適用している。自己走査型ＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用している。このサイリスタ構造の適用により、スイッチ部を発光点と同一のチップ上に配置している。また、スイッチのオン・オフタイミングを２本の信号線によって選択的に発光させるようにして、データ線を共通化し、配線が簡素化している。
【００４０】
次に、図４に示す発光素子アレイ駆動装置５０の動作について、図６に示すタイミングチャートを参照して説明する。図６では図４において信号線に付している符号を示すことにより、各信号が図４の回路のどの信号であるのかを明らかにしている。なお、以下では、サイリスタが４個（ｎ＝４）の場合を例に説明する。
【００４１】
（１）まず、初期状態では、すべてのサイリスタＳ１、Ｓ２、Ｓ３、Ｓ４には電流が流れないため、オフしている（図６（１））。
【００４２】
（２）初期状態から、転送信号ＣＫ１ＲをＬレベルにすると（図６（２））、レベルシフト回路４３では、図７に示したように矢印の方向へ電流が流れ、やがて転送信号ＣＫ１の電位がＧＮＤになる。転送信号ＣＫ１Ｃの電位は本例では３．３Ｖなので、コンデンサＣ１の両端電位は３．３Ｖ（ＶＤＤ）になる。この場合、図６（２）のタイミング点線部分のように、転送信号ＣＫＳをＨレベルとしてもよい。
【００４３】
（３）これと同時に、転送信号ＣＫＳをＨレベル、転送信号ＣＫ１ＣをＬレベルにすると（図２（３））、転送信号ＣＫ１の電位は、コンデンサＣ１に電荷が蓄積されているため、約−３．３Ｖになる。また、ゲートＧ１電位は、ΦＳ電位−Ｖｆ＝約１．８Ｖとなる。ここで、ΦＳ電位＝約３．３Ｖであり、ＶｆはＡｌＧａＡｓのダイオード順方向電圧を意味し、約１．５Ｖである。さらに、Φ１電位＝Ｇ１電位−Ｖｆ＝０．３Ｖとなる。このため、信号線Φ１と転送信号ＣＫ１との間に約３．７Ｖの電位差が生じる。
【００４４】
そして、この状態において、図８に示すように、ゲートＧ１→信号線Φ１→転送信号ＣＫ１のルートでサイリスタＳ１のゲート電流が流れ始める。その際に信号発生回路４２のトライステートバッファーＢ１Ｒをハイインピーダンス（Ｈｉ−Ｚ）にすることで、電流の逆流防止を行う。
【００４５】
その後、サイリスタＳ１のゲート電流により、Ｔｒ２がオンし、それによってＴｒ１のベース電流（Ｔｒ２のコレクタ電流）が流れ、Ｔｒ１がオンするという順序でサイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路４３のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。
【００４６】
（４）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号発生回路４２のトライステートバッファーＢ１ＲをＬレベルにする（図６（４））。そうすると、ゲートＧ１電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路４３の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路４３のコンデンサＣ１に流れ込む電流は徐々に減少する。
【００４７】
そして、サイリスタＳ１が完全にオンし、定常状態になると、各信号線における電位は図９に示したようになる。すなわち、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路４３の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。なお、転送信号ＣＫ１の電位は、ＣＫ１電位＝１．８−１．８×Ｒ１Ｂ／（Ｒ１Ａ＋Ｒ１Ｂ）である。
【００４８】
（５）サイリスタＳ１が完全にオンした状態で、点灯信号ＩＤをＬレベルにする（図６（５））。このとき、ゲートＧ１電位＞ゲートＧ２電位（ゲートＧ１電位−ゲートＧ２電位＝１．８Ｖ）であるため、サイリスタ構造のＬＥＤ
Ｌ１のほうが早くオンし、点灯する。ＬＥＤ Ｌ１がオンするのに伴って、信号線Φ１電位が上昇し、信号線Φ１電位＝ゲートＧ２電位＝１．８Ｖとなるため、ＬＥＤ Ｌ２以降のＬＥＤはオンすることはない。すなわち、Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤのみがオン（点灯）することになる。
【００４９】
（６）次に、転送信号ＣＫ２ＲをＬレベルにすると（図６（６））、図６（２）の場合と同様に電流が流れ、レベルシフト回路４４のコンデンサＣ２の両端に電圧が発生する。図６（６）の終了直前の定常状態において、ゲートＧ２電位が１．８Ｖあるため、各点の電圧値は図６（２）の場合とは若干異なるが、動作上影響はない。これは、図６（６）の終了直前の定常状態では、信号線Φ２電位＝ゲートＧ２電位−Ｖｆ＝１．８Ｖ−１．５Ｖ＝０．３Ｖ程度あるため、図１０に示したように、点線の方向にサイリスタＳ２にゲート電流が流れるが、これがわずかであるためサイリスタＳ２はオンしないからである。なお、この場合の転送信号ＣＫ２電位は、ＣＫ２電位＝０．３−０．３×Ｒ２Ｂ／（Ｒ２Ａ＋Ｒ２Ｂ）≒０．１５程度である。
【００５０】
（７）この状態で転送信号ＣＫ２ＣをＬレベルにすると（図６（７））、サイリスタスイッチＳ２がターンオンする。
【００５１】
（８）そして、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時にＨレベルにすると（図６（８））、サイリスタスイッチＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタスイッチＳ２のゲートＧ２は３．３Ｖになり、完全にオンする。したがって、画像データに対応した点灯信号ＩＤ端子をＬレベル／Ｈレベルとすることで、ＬＥＤ
Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。
【００５２】
このように、発光素子アレイ駆動装置５０によれば、転送信号ＣＫ１，ＣＫ２を交互に駆動することにより、サイリスタＳ１，Ｓ２，…Ｓｎのサイリスタスイッチのオン状態を遷移することができるため、ＬＥＤ
Ｌ１，Ｌ２，…，Ｌｎを時分割で点灯／非点灯を選択的に制御するようにしている。
【００５３】
図１１は、信号発生回路４２の回路図である。
【００５４】
信号発生回路４２は、画像データ展開部１１０、濃度ムラ補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６、点灯時間制御・駆動部１１８（１１８‐１〜１１８‐５８）により主要部が構成されている。
【００５５】
画像データ展開部１１０には、画像形成装置で画像形成する画像データに予め定められた画像処理を施す画像処理部１４０から画像処理後の画像データがシリアルに送信される。画像データ展開部１１０は、送信された画像データを例えば１〜１２８ドット目、１２９〜２５６ドット目、…、７２９７〜７４２４ドット目といったように、５８個の各ＬＥＤチップ４０に送信する画像データに分割する等の処理を行う。そして、分割した画像データを点灯時間制御・駆動部１１８‐１〜１１８‐５８に出力する。
【００５６】
濃度ムラ補正データ部１１２は、ＬＥＤアレイ２３内の各ＬＥＤの出射光量のバラツキ等を修正するための濃度ムラ補正データを記憶している。そして、タイミング信号発生部１１４からのデータ読み出し信号に同期して、濃度ムラ補正データを点灯時間制御・駆動部１１８‐１〜１１８‐５８に出力する。この濃度ムラ補正データは、各ＬＥＤに設定されたデータであり、例えば８ビット（０〜２５５）のデータである。
【００５７】
ＥＥＰＲＯＭ１０２には、ＬＥＤアレイ２３の製造時に予め算出された各ＬＥＤの光量補正データや、必要に応じて、その他の濃度ムラ補正のためのデータが格納されている。そして、画像形成装置の電源投入時に、ＥＥＰＲＯＭ１０２から濃度ムラ補正データ部１１２に対して、各ＬＥＤの光量補正データ等が読み出される。濃度ムラ補正データ部１１２は、取得した各ＬＥＤの光量補正データに基づいて、さらには、必要に応じて光量補正データとその他のデータとに基づいて、濃度ムラ補正データを生成し、それを点灯時間制御・駆動部１１８‐１〜１１８‐５８に出力する。
【００５８】
基準クロック発生部１１６は、信号発生回路４２で必要な基準クロックを生成し、本体の制御部１３０、タイミング信号発生部１１４、および点灯時間制御・駆動部１１８‐１〜１１８‐５８と接続されている。
【００５９】
タイミング信号発生部１１４は、制御部１３０および基準クロック発生部１１６と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、制御部１３０からの水平同期信号（Ｌｓｙｎｃ）と同期して、転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃを生成する。Ｌｓｙｎｃ信号は、一主走査期間の開始のタイミングを与えるタイミング信号である。転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃは、レベルシフト回路１０４を介することにより転送信号ＣＫ１および転送信号ＣＫ２となってＬＥＤアレイ２３に送信される。なお、図１１では、タイミング信号発生部１１４は、１組の転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃを出力するように記載しているが、実際には複数組（例えば、６組）の転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃを出力する。
【００６０】
また、タイミング信号発生部１１４は、濃度ムラ補正データ部１１２および画像データ展開部１１０と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、制御部１３０からのＬｓｙｎｃ信号と同期して、画像データ展開部１１０から各画素に対応した画像データを読み出すためのデータ読み出し信号、および濃度ムラ補正データ部１１２から各画素（各ＬＥＤ）に対応した濃度ムラ補正データを読み出すためのデータ読み出し信号を各々に対して出力している。さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８‐１〜１１８‐５８とも接続されており、基準クロック発生部１１６からの基準クロック信号を基に、ＬＥＤアレイ２３の点灯開始のトリガ信号ＴＲＧを出力している。
【００６１】
点灯時間制御・駆動部１１８‐１〜１１８‐１１６は、各画素（各ＬＥＤ）の点灯時間を濃度ムラ補正データに基づいて補正し、ＬＥＤアレイ２３の各画素（各ＬＥＤ）を点灯するための点灯信号ΦＩ（ΦＩ１〜ΦＩ５８）を生成する。
【００６２】
また、３端子レギュレータ１０１は、ＬＥＤアレイ２３への供給電圧を生成する。
【００６３】
図１２は、制御部１３０の構成を示すブロック図である。
【００６４】
制御部１３０は、駆動信号発生部４２などを集中的に制御するＣＰＵ１５１に、各種制御プログラム１５２や固定データを格納したＲＯＭ１５３と、ＣＰＵ１５１の作業エリアとなるＲＡＭ１５４とが接続されている。制御プログラム１５２は、画像形成装置の製造当初から予め格納されていてもよいが、後発的に制御プログラム１５２を記憶した記憶媒体から読み取り、あるいは、インターネットなどの通信手段を介してダウンロードして、ＥＥＰＲＯＭ１０２などの記憶装置にセットアップするようにしてもよい。
【００６５】
図１３、図１４は、本発明の関連技術に関する各信号のタイミングチャートである。
【００６６】
ここでは、前述した図１１の回路構成を前提に、点灯信号ΦＩ、転送信号ＣＫ１、転送信号ＣＫ２が副走査方向のライン毎に生成されるタイミングと、その際に３端子レギュレータ１０１から供給される電圧（供給電圧）の変化の例をそれぞれ示している。また、図１３は、画像形成装置の画像形成速度であるプロセス速度が例えば１５０ｍｍ／ｓｅｃの場合を示し、図１４は、プロセス速度が例えば１００ｍｍ／ｓｅｃの場合を示している。
【００６７】
図１４の例では、副走査方向のライン毎の出力タイミングを設定するＬｓｙｎｃ信号は、プロセス速度（ここでは、１００ｍｍ／ｓｅｃ）が１５０ｍｍ／ｓｅｃの場合に比べて遅いので、その出力周期は１５０ｍｍ／ｓｅｃの場合よりも長く設定されている。そのため、信号発生回路４２のタイミング信号発生部１１４では、図４に示す１２８個のサイリスタＳ１，Ｓ２，…が交互にオン／オフする周期（以下、これを「サイリスタ転送周期」という）、すなわちサイリスタＳ１，Ｓ２，…のオン時間を長く設定できる。また、副走査方向Ｎライン目の１２７番目の点灯信号Φ１２８が出力されてから、次の副走査方向Ｎ＋１ライン目の０番目の点灯信号Φ１が出力されるまでの期間（以下、これを「休止期間」という）も長く設定できる。
【００６８】
一方、図１３の例では、Ｌｓｙｎｃ信号は、プロセス速度（ここでは、１５０ｍｍ／ｓｅｃ）が１００ｍｍ／ｓｅｃの場合よりも速いので、その出力周期は１００ｍｍ／ｓｅｃの場合に比べて短く設定されている。そのため、信号発生回路４２のタイミング信号発生部１１４では、サイリスタ転送周期はプロセス速度１００ｍｍ／ｓｅｃの場合よりも短く設定される。また、休止期間もプロセス速度１００ｍｍ／ｓｅｃの場合よりも短く設定される。
【００６９】
ところで、３端子レギュレータ１０１では、ＬＥＤアレイ２３に対して予め定められた電圧ＶＤＤ（本実施の形態では、３．３Ｖ）を出力しようとするが、実際にＬＥＤアレイ２３に供給される電圧は、３端子レギュレータ１０１によるかかる所定電圧ＶＤＤ（３．３Ｖ）を規定電圧Ｖ０とすると、各ＬＥＤチップ４０での点灯率の差により程度の違いはあるが、ＬＥＤの点灯によるＬＥＤアレイ２３での消費電流により、ＬＥＤアレイ２３が点灯している期間（これを、「点灯／転送期間」という）中に供給電圧が規定電圧Ｖ０よりも低下するという現象が起こる。
【００７０】
この点灯／転送期間中に低下した供給電圧は、休止期間中に徐々に回復して規定電圧Ｖ０に近づくが、休止期間の長短により、回復レベルが異なる。例えば、図１３に示したプロセス速度１００ｍｍ／ｓｅｃの場合には、休止期間が比較的長いことから回復量が大きく、規定電圧Ｖ０と供給電圧との電圧ギャップＶｇ（Ｖｇ＝Ｖ０−供給電圧）は比較的小さい。一方、図１４に示したプロセス速度１５０ｍｍ／ｓｅｃの場合には、休止期間がプロセス速度１００ｍｍ／ｓｅｃの場合よりも短いことから回復量が小さく、電圧ギャップＶｇは比較的大きい。
【００７１】
このように、画像形成装置が異なる複数のプロセス速度のいずれかを選択して動作可能に構成された場合には、例えば副走査方向Ｎライン目から次の副走査方向Ｎ＋１ライン目に画像形成が移る際に、休止期間の長短により、ＬＥＤアレイ２３の供給電圧が異なることとなる。
【００７２】
上記したように、信号発生回路４２の濃度ムラ補正データ部１１２には、ＬＥＤアレイ２３内の各ＬＥＤの出射光量のバラツキ等を修正するための濃度ムラ補正データが記憶され、濃度ムラ補正データが点灯時間制御・駆動部１１８‐１〜１１８‐５８に出力される。それにより、各ＬＥＤの出射光量のバラツキが補正され、画像濃度の均一化が図られている。
【００７３】
その場合に、濃度ムラ補正データは、ＬＥＤアレイ２３の製造時に予め算出された各ＬＥＤの光量補正データに基づいて、さらには、必要に応じて光量補正データとその他のデータとに基づいて生成されるものである。
【００７４】
しかし、各ＬＥＤの光量補正データは、ＬＥＤアレイ２３に同一値の電圧が供給されることを仮定して生成されたものである。そのため、上記したように、異なるプロセス速度が設定された場合に、休止期間の長短によりＬＥＤアレイ２３への供給電圧が異なる場合には、各ＬＥＤの出射光量のバラツキを適正に補正することが困難となる。
【００７５】
そこで、本実施の形態では、プロセス速度が異なる場合においても、休止期間が異なるプロセス速度でほぼ一定時間となるように、プロセス速度毎にサイリスタ転送周期を変更できるように構成されている。
【００７６】
すなわち、本実施の形態の信号発生回路４２においては、設定可能な複数のプロセス速度の中の最も速いプロセス速度（例えば、１５０ｍｍ／ｓｅｃ）が設定された場合での休止期間の長さに、他のプロセス速度（例えば、１００ｍｍ／ｓｅｃ）が設定された場合の休止期間の長さを合わせるように、プロセス速度毎のサイリスタ転送周期の変更を行うようにしている。
【００７７】
このプロセス速度ごとのサイリスタ転送周期を設定するサイリスタ転送周期設定データは、ＥＥＰＲＯＭ１０２に予め格納されていて、制御部１３０がこれを読み出し、この読み出したサイリスタ転送周期設定データをタイミング信号発生部１１４に送信する。そして、タイミング信号発生部１１４では、サイリスタ転送周期設定データに応じて転送信号ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃにより、転送信号ＣＫ１,ＣＫ２の電位を「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に設定するタイミングを変更する。それにより、各プロセス速度における休止期間がほぼ一定時間となるように、サイリスタ転送周期が定められる。
【００７８】
この場合には、各サイリスタＳ１，Ｓ２，…についてサイリスタ転送周期を予め定められた一律の時間だけ増やす（例えば、各サイリスタＳ１，Ｓ２，…についてサイリスタ転送周期を、一律に＋１だけ増やす）ことが考えられる。
【００７９】
しかし、これだと、ＬＥＤチップ４０に設けられたＬＥＤの数が多い場合には、点灯／転送期間が相当時間長くなり、よって休止期間が相当時間短くなってしまって、各プロセス速度における休止期間をほぼ一定時間に揃えることが困難となってしまう。例えば、ＬＥＤチップ４０に設けられたＬＥＤの数が２５６個である場合に、各ＬＥＤのサイリスタ転送周期を一律に＋１だけ増やすだけで点灯／転送期間が＋２５６も増大し、逆に、休止期間は＋２５６も減少してしまう。よって、例えば、点灯／転送期間を僅かに＋２０だけ増やし、休止期間を＋２０だけ減らせば各プロセス速度における休止期間をほぼ一定時間に揃えられるような場合にも、揃えられなくなってしまう。
【００８０】
そこで、以下では、ＬＥＤチップ４０に設けられたＬＥＤの数が多くても、各プロセス速度において休止期間を揃えられるように休止期間の微調整を可能とし、休止期間の設定の自由度を高めた本実施の形態の装置構成とその動作について説明する。なお、前記の説明では各ＬＥＤチップ４０のＬＥＤは１２８個ずつ設けられているとして説明したが、以下の例では、各ＬＥＤチップ４０のＬＥＤは２５６個ずつ設けられているという例について説明する。
【００８１】
図１５は、本実施の形態の画像形成装置におけるタイミング信号発生部１１４の構成を示すブロック図である。
【００８２】
タイミング信号発生部１１４は、サイリスタ転送周期生成部２０１、転送信号発生部２０２を備えている。サイリスタ転送周期生成部２０１は、Ｌｓｙｎｃ信号及びサイリスタ転送周期設定データに基づいてサイリスタ転送周期信号を生成し、転送信号発生部２０２に送信する。「サイリスタ転送周期信号」は、転送信号ＣＫ１Ｃ，ＣＫ２Ｃの立ち上がりや立下りのタイミングを決定する信号である。転送信号発生部２０２は、サイリスタ転送周期信号に基づいて転送信号ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃを生成する。また、トリガ信号ＴＲＧも生成する。
【００８３】
図１６は、図１５のタイミング信号発生部１１４における各信号のタイミングチャートである。
【００８４】
本例は、プロセス速度が１５０ｍｍ／ｓｅｃの場合の例であるものとする。ＬＥＤチップ４０に設けられた１〜２５６番までの各ＬＥＤのサイリスタ転送周期はいずれも一律にＭ（Ｍは正の整数）である。よって、点灯／転送期間はＭ×２５６の時間となる。そして、このプロセス速度が１５０ｍｍ／ｓｅｃで、点灯／転送期間がＭ×２５６であるときの休止時間が各プロセス速度における休止時間の目標値であるものとする。
【００８５】
図１７は、本発明の関連技術に関する各信号のタイミングチャートである。
【００８６】
図１７は、プロセス速度が１００ｍｍ／ｓｅｃの場合の例である。図１７の上段の例では、１〜２５６番までの各ＬＥＤのサイリスタ転送周期はいずれも一律にＭとしている。この例では、休止期間が図１６に示す休止時間の目標値より長くなってしまう。
【００８７】
また、図１７の下段の例では、１〜２５６番までの各ＬＥＤのサイリスタ転送周期はいずれも一律にＭ＋１としている。この例では、休止期間が図１６に示す休止時間の目標値より短くなってしまう。
【００８８】
図１７の上段の例では、“主走査周期＝（露光／転送期間）＋（休止期間）＝（Ｎ×基準クロック×Ｍ）＋（基準クロック×Ｒ）”となる。但し、Ｎ：ＬＥＤの素子数、Ｍ：サイリスタ転送周期、Ｒ：休止期間（Ｎ，Ｍ，Ｒは何れも正の整数）、である。
【００８９】
これに対して、本実施の形態では、１ラインの点灯／転送期間中の２５６個のサイリスタ転送周期のうちの一部については基準となるサイリスタ転送周期Ｍに＋１として、サイリスタ転送周期を変えてＭ＋１とし、残りのサイリスタ転送周期は基準となるＭのままとする。
【００９０】
すなわち、“主走査周期＝（露光／転送期間）＋（休止期間）＝（Ｎ×基準クロック×Ｍ＋Ｆ）＋（基準クロック×Ｒ）”とする。但し、ＦはＭ＋１とするサイリスタ転送周期の数で、０≦Ｆ＜Ｎ（Ｆは正の整数）である。これにより、図１７の下段の例のように各ＬＥＤのサイリスタ転送周期はいずれも一律にＭ＋１として、休止期間が大幅に短くなる（＋２５６だけ短くなる）ことはなく、休止期間を＋２５６より短い予め定められた値だけ短くなるように調整することができる。
【００９１】
図１８は、この場合の本実施の形態における各信号のタイミングチャートである。
【００９２】
図１８は、プロセス速度が１００ｍｍ／ｓｅｃの場合の例である。この例では、図１７の下段の例のように、１〜２５６番までの各ＬＥＤのサイリスタ転送周期はいずれも一律にＭ＋１とするのではなく、１ラインの点灯／転送期間中の２５６個のサイリスタ転送周期のうちの一部については基準となるサイリスタ転送周期Ｍに＋１として、サイリスタ転送周期Ｍ＋１とし、残りのサイリスタ転送周期は基準となるＭのままとしている。すなわち、図１８の例では２番、２５５番などのサイリスタ転送周期をＭ＋１とし、残りのサイリスタ転送周期をＭのままとしている。これにより、休止期間はプロセス速度が１５０ｍｍ／ｓｅｃの場合（図１６）の目標値とほぼ同じとなっている。なお、サイリスタ転送周期をＭからＭ＋１に変更しても、点灯信号ΦＩはサイリスタ転送周期がＭかＭ＋１かにかかわらず一定であるため、ＬＥＤの発光時間は不変である。
【００９３】
この場合に、Ｍ＋１とするサイリスタ転送周期が１つの点灯／転送期間中に連続して出現するように構成してもよいが、図１７の例のように、Ｍ＋１とする２つのサイリスタ転送周期の間にＭのままであるサイリスタ転送周期を１つ又は複数個挟むようにすることが望ましい。
【００９４】
また、各主走査ラインの点灯／転送期間においてＭ＋１とするサイリスタ転送周期を同じ位置のサイリスタ転送周期としてもよいが、主走査ラインごとにＭ＋１とするサイリスタ転送周期が異なるようにすることが望ましい。
【００９５】
図１９は、図１８の動作を可能とする転送周期生成部２０１の一構成例を示す回路図である。
【００９６】
前述のとおり、転送周期生成部２０１はサイリスタ転送周期設定データを受信する。このサイリスタ転送周期設定データは制御部１３０から出力され、基準となるサイリスタ転送周期Ｍを設定するものである。加算部２１１はサイリスタ転送周期Ｍに＋１を加算したサイリスタ転送周期Ｍ＋１を生成する。選択送信部２１２は基準となるサイリスタ転送周期Ｍ又は加算部２１１で＋１を加算したサイリスタ転送周期Ｍ＋１のいずれかを選択的にサイリスタ転送周期カウンタ２２１に送信する。
【００９７】
サイリスタ転送周期カウンタ２２１は、カウンタ２２２と比較部２２３を有する。カウンタ２２２は１から順に数をカウントする。このカウント数が１からＭまでカウントされる期間がサイリスタ転送周期Ｍの期間である。比較部２２３は選択送信部２１２が出力するサイリスタ転送周期Ｍ又はＭ＋１とカウンタ２２２のカウント値を比較し、両者が等しくなったときにサイリスタ転送周期信号を転送信号発生部２０２に送信する。このサイリスタ転送周期信号は１つのサイリスタ転送周期の終わりのタイミングを決めるものであり、選択送信部２１２がサイリスタ転送周期としてＭとＭ＋１の何れを出力するかにより、サイリスタ転送周期信号のタイミングが異なる。すなわち、サイリスタ転送周期がＭ又はＭ＋１となるようにサイリスタ転送周期信号が送信される。カウンタ２２２はサイリスタ転送周期信号によりリセットされる。
【００９８】
サイリスタ転送周期微調整用カウンタ２３１は加算部２３２、選択送信部２３３、カウンタ２３４を有している。加算部２３２、選択送信部２３３には制御部１３０からサイリスタ転送周期微調整設定データが送信される。サイリスタ転送周期微調整設定データは、１主走査ライン中でサイリスタ転送周期をＭ＋１とするサイリスタ転送周期の数を設定するデータであり、前述のＦの値である。加算部２３２はサイリスタ転送周期微調整設定データにカウンタ２３４のカウント値を加算する。選択送信部２３３はサイリスタ転送周期微調整設定データＦ又は加算部２３２での加算結果をカウンタ２３４に送信する。すなわち、Ｌｓｙｎｃ信号が送信されたときはサイリスタ転送周期微調整設定データＦをカウンタ２３４に送信し、その後は加算部２３２での加算結果をカウンタ２３４に送信する。
【００９９】
カウンタ２３４は、１主走査ライン中でサイリスタ転送周期信号のたびに選択送信部２３３が送信する値をカウントし、その値を加算部２３２に送信する。よって、サイリスタ転送周期信号のたびにサイリスタ転送周期微調整設定データＦの値がどんどん加算されていく。例えば、サイリスタ転送周期微調整設定データＦの値が８であれば、サイリスタ転送周期信号のたびにカウンタ２３４の値は８，１６，２４，…と増えていく。そして、カウンタ２３４は、サイリスタ転送周期信号のたびに増えていく値が１主走査の間のＬＥＤの点灯数２５６をオーバーフローしたときには、サイリスタ転送周期微調整用カウンタオーバーフロー信号を１サイリスタ転送周期信号の期間、選択送信部２１２に送信し、この間、選択送信部２１２はサイリスタ転送周期としてＭ＋１の値を比較部２２３に送信する。このように、８，１６，２４，…と増えていくカウンタ２３４の値が１主走査期間の間のＬＥＤの点灯数２５６（最初は２５６、その後は２５６の倍数である、５１２，７６８，１０２４，…）をオーバーフローするたびにサイリスタ転送周期は基準となるＭからＭ＋１に変更され、１主走査期間の間にサイリスタ転送周期微調整設定データＦの数と同じ数だけのサイリスタ転送周期がＭ＋１となる。そして、Ｍ＋１となるサイリスタ転送周期同士の間には毎回同じ数のサイリスタ転送周期Ｍが入る。
【０１００】
この場合に、サイリスタ転送周期微調整用カウンタ２３１は、Ｌｓｙｎｃ信号でリセットされるので、毎主走査期間においてサイリスタ転送周期がＭ＋１となる位置は同じとなる。
【０１０１】
図２０は、図１８の動作を可能とする転送周期生成部２０１の他の構成例を示す回路図である。
【０１０２】
図２０において、図１９と同一符号の回路要素は前述した図１９のものと同様であるため、詳細な説明は省略する。
【０１０３】
図２０の回路構成例においては、サイリスタ転送周期微調整用カウンタ２３１は、Ｌｓｙｎｃ信号でリセットされず、１枚の画像を形成し終わるたびに制御部１３０から出力されるＨＷリセット信号でリセットされる。
【０１０４】
よって、図１９の構成とは異なり、図２０の例では各主走査ラインによりサイリスタ転送周期がＭ＋１となる位置が異なりうる。
【０１０５】
図２１は、図１９、図２０の場合の各信号のタイミングチャートを示している。
【０１０６】
この例では、１主走査ライン中で３番目のサイリスタ転送周期がＭ＋１に変更され、他のサイリスタ転送周期が基準となるＭのままに維持されている。
【符号の説明】
【０１０７】
１１４  タイミング信号発生部
１５２  制御プログラム
２０１  サイリスタ転送周期生成部
２０２  転送信号発生部
【図１】
2010184448.tif 000003
【図２】
2010184448.tif 000004
【図３】
2010184448.tif 000005
【図４】
2010184448.tif 000006
【図５】
2010184448.tif 000007
【図６】
2010184448.tif 000008
【図７】
2010184448.tif 000009
【図８】
2010184448.tif 000010
【図９】
2010184448.tif 000011
【図１０】
2010184448.tif 000012
【図１１】
2010184448.tif 000013
【図１２】
2010184448.tif 000014
【図１３】
2010184448.tif 000015
【図１４】
2010184448.tif 000016
【図１５】
2010184448.tif 000017
【図１６】
2010184448.tif 000018
【図１７】
2010184448.tif 000019
【図１８】
2010184448.tif 000020
【図１９】
2010184448.tif 000021
【図２０】
2010184448.tif 000022
【図２１】
2010184448.tif 000023