(57)【要約】      （修正有）【課題】酸化ケイ素膜からなるゲート絶縁膜の形成時に適用する紫外線照射による樹脂基板等の変色や変形を生じさせない、半導体装置製造方法を提供する。【解決手段】基材１０上にポリシリコン半導体薄膜１３を形成する工程と、ポリシリコン半導体薄膜１３にチャネル、ソース拡散及びドレイン拡散の各領域を形成する工程と、ポリシリコン半導体薄膜１３上に絶縁膜前駆体１４’を形成する工程と、絶縁膜前駆体１４’に紫外線２７照射をする工程と、ポリシリコン半導体薄膜１３及び絶縁膜１４からなる積層構造物をアイランド化する工程と、アイランド化した積層構造物の側壁部分１７を絶縁性物質１６で覆う工程と、絶縁膜１４上にゲート電極１５ｇを形成するとともに、絶縁膜１４に形成したコンタクトホール２６を介してソース拡散領域１３ｓ及びドレイン拡散領域１３ｄに接続するソース電極１５ｓ及びドレイン電極１５ｄを形成する工程と、を有する。【選択図】図１
2010287857.tif 000002
【特許請求の範囲】
【請求項１】
基材上にポリシリコン半導体薄膜を形成する工程と、
前記ポリシリコン半導体薄膜にチャネル領域、ソース側拡散領域及びドレイン側拡散領域を形成する工程と、
前記ポリシリコン半導体薄膜の上に絶縁膜前駆体を形成する工程と、
前記絶縁膜前駆体に紫外線を照射して絶縁膜を形成する工程と、
前記ポリシリコン半導体薄膜及び前記絶縁膜からなる積層構造物をアイランド化する工程と、
アイランド化した前記積層構造物の少なくとも側壁部分を絶縁性物質で覆う工程と、
前記絶縁膜上にゲート電極を形成するとともに、前記絶縁膜に形成したコンタクトホールを介して前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極を形成する工程と、
をその順で有することを特徴とする半導体装置の製造方法。
【請求項２】
前記アイランド化する工程は、
前記絶縁膜上であって前記チャネル領域、ソース側拡散領域及びドレイン側拡散領域の上方位置に、パターン周囲の各辺にテーパー状傾斜面を有するレジストパターンを形成するサブ工程と、エッチングによって前記レジストパターンが設けられていない部分の積層構造物を除去してアイランド化した積層構造物を得るサブ工程と、部分アッシングによって前記レジストパターンを縮小し、該レジストパターンを前記積層構造物の各辺から後退させて該積層構造物の周縁表面を露出させるサブ工程と、をその順で有し、
前記側壁部分を絶縁性物質で覆う工程は、
アイランド化した前記積層構造物の全面を絶縁性物質で覆うサブ工程と、前記アイランド化する工程で用いる縮小したレジストパターンをリフトオフするサブ工程と、をその順で有し、前記積層構造物の側壁部分と該積層構造物の周縁表面とを前記絶縁性物質が連続して覆う、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記アイランド化する工程は、
前記絶縁膜上であって前記チャネル領域、ソース側拡散領域及びドレイン側拡散領域の上方位置に、レジストパターンを形成するサブ工程と、エッチングによって前記レジストパターンが設けられていない部分の積層構造物を除去してアイランド化した積層構造物を得るサブ工程と、をその順で有し、
前記側壁部分を絶縁性物質で覆う工程は、
アイランド化した前記積層構造物の全面を感光性の絶縁性物質で覆うサブ工程と、前記絶縁性物質を基材側から該基材を劣化させない光で露光するサブ工程と、をその順で有し、前記積層構造物の側壁部分と該積層構造物の周縁表面とを前記絶縁性物質が連続して覆う、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記基材が、前記紫外線を照射することによって劣化を起こす合成樹脂を含む、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記紫外線の光源が、高輝度放電灯である、請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
基材と、
前記基材上に形成された、チャネル領域、ソース側拡散領域及びドレイン側拡散領域を有するポリシリコン半導体薄膜と、
前記ポリシリコン半導体薄膜のチャネル領域上に形成されたゲート絶縁膜と、
前記ポリシリコン半導体薄膜のソース側拡散領域とドレイン側拡散領域にコンタクトホールを有して形成された絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース側拡散領域及びドレイン側拡散領域に前記コンタクトホールを介してそれぞれ接続したソース電極及びドレイン電極と、
前記ポリシリコン半導体薄膜及び前記絶縁膜からなる積層構造物の周りの側壁部分を覆う絶縁性物質と、を少なくとも有し、
前記ゲート絶縁膜及び前記絶縁膜が紫外線照射によって反応してなる酸化ケイ素膜であり、前記積層構造物が該酸化ケイ素膜を形成した後にアイランド化されてなることを特徴とする半導体装置。
【請求項７】
前記積層構造物の周りの側壁部分を覆う絶縁性物質が、該積層構造物の周縁表面をも連続的に覆う、請求項６に記載の半導体装置。
【請求項８】
前記絶縁性物質が覆う前記積層構造物の周縁表面が、該積層構造物の各辺から５μｍ以下の領域である、請求項７に記載の半導体装置。
【請求項９】
前記基材が、前記紫外線を照射することによって劣化を起こす合成樹脂を含む、請求項６〜８のいずれか１項に記載の半導体装置。
【請求項１０】
請求項１〜５のいずれか１項に記載の製造方法で製造されてなる半導体装置を備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その製造方法及び表示装置に関する。さらに詳しくは、絶縁膜の形成時に適用する紫外線照射によっても樹脂基板等に変色や変形を生じさせない、半導体装置の製造方法、その方法で得られた半導体装置及びその半導体装置を備えた表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、液晶ディスプレイ（ＬＣＤ）や有機ＥＬディスプレイなどの駆動素子として用いられている。薄膜トランジスタには各種の構造形態があるが、代表例として、ポリシリコン半導体薄膜でチャネル領域、ソース側拡散領域及びドレイン側拡散領域を構成したトップゲート・トップコンタクト型のポリシリコン薄膜トランジスタを挙げることができる。
【０００３】
ポリシリコン薄膜トランジスタの製造方法は、通常、基材上にポリシリコン半導体薄膜を形成し、次いでそのポリシリコン半導体薄膜をパターニングしてアイランド状のポリシリコン半導体薄膜とした後、全面を覆うように絶縁膜を形成する。その後、絶縁膜の上にパターニングされたゲート電極を形成するとともに、ソース電極とドレイン電極を絶縁膜で形成したコンタクトホールを介してポリシリコン半導体薄膜のソース側拡散領域とドレイン側拡散領域に接続して、トップコート・トップコンタクト構造のポリシリコン薄膜トランジスタを製造する。
【０００４】
従来のポリシリコン薄膜トランジスタの製造方法では、基材としてガラス基板が用いられ、ゲート絶縁膜や絶縁膜として酸化ケイ素膜を適用しているが、この酸化ケイ素膜は、１０００℃近くの熱ＣＶＤ、４００℃程度の常圧ＣＶＤや減圧ＣＶＤ、２００℃以上のプラズマＣＶＤや光ＣＶＤやＰＶＤで形成されるものであり、前記のガラス基板が高温に晒されて反りや変形が生じるという問題があった。また、酸化ケイ素膜をＰＶＤで形成した場合も、後工程で６００〜１０００℃程度の高温アニールを施す必要があり、この場合も、ガラス基板に反りや変形が生じるという問題があった。こうした問題により、高価なガラス基板に代えて安価な耐熱性樹脂基板を用いることもできないという問題があった。
【０００５】
こうした問題に対し、下記特許文献１では、テトラメトキシシランの塗布膜をゲート絶縁膜や絶縁膜の前駆体としてポリシリコン半導体薄膜上に形成し、その後に前記前駆体に紫外線を照射して酸化ケイ素からなるゲート絶縁膜や絶縁膜を形成することが提案されている。この方法では、ガラス基板や耐熱性樹脂基板が高温に晒されないので、それらの基板に反りや変形を生じさせないとされている。
【０００６】
また、下記特許文献２では、アニール化するパルス放射線を反射する反射層をプラスチック上に形成し、プラスチックがパルス放射線によってダメージを受けないようにすることが提案されている。なお、パルス放射線としては、エキシマレーザーやＹＡＧレーザー等が適用されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−２８４１８９号公報
【特許文献２】特表２００４−５３６４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１の方法では、前記前駆体に紫外線を照射することにより、高品位な酸化ケイ素膜をゲート絶縁膜や絶縁膜として形成している。しかしながら、そうした紫外線の照射には、強度が強い高輝度放電灯（高圧ナトリウムランプ、メタルはライドランプ、水銀ランプ）が用いられるため、紫外線が酸化ケイ素膜を透過し、ＴＦＴのプラスチック基板として好ましく用いようとしているＰＥＮ基板やＰＥＳ基板を変色させたり変形させたりするという問題があった。
【０００９】
また、上記特許文献２の方法では、反射膜は、エキシマレーザーやＹＡＧレーザー等の数十ｎｍ程度の狭い波長域の光しか反射できず、１００〜５００ｎｍ程度の波長に分布する前記高輝度放電灯の光はほとんど反射できなかった。
【００１０】
本発明は、上記課題を解決するためになされたものであって、その目的は、酸化ケイ素膜からなるゲート絶縁膜や絶縁膜の形成時に適用する紫外線照射によっても樹脂基板等に変色や変形を生じさせない、半導体装置の製造方法、その方法で得られた半導体装置及びその半導体装置を備えた表示装置を提供する。
【課題を解決するための手段】
【００１１】
上記課題を解決するための本発明に係る半導体装置の製造方法は、基材上にポリシリコン半導体薄膜を形成する工程と、前記ポリシリコン半導体薄膜にチャネル領域、ソース側拡散領域及びドレイン側拡散領域を形成する工程と、前記ポリシリコン半導体薄膜の上に絶縁膜前駆体を形成する工程と、前記絶縁膜前駆体に紫外線を照射して絶縁膜を形成する工程と、前記ポリシリコン半導体薄膜及び前記絶縁膜からなる積層構造物をアイランド化する工程と、アイランド化した前記積層構造物の少なくとも側壁部分を絶縁性物質で覆う工程と、前記絶縁膜上にゲート電極を形成するとともに、前記絶縁膜に形成したコンタクトホールを介して前記ソース側拡散領域及びドレイン側拡散領域にそれぞれ接続するソース電極及びドレイン電極を形成する工程と、をその順で有することを特徴とする。
【００１２】
この発明によれば、ポリシリコン半導体薄膜と絶縁膜とからなる積層構造物をアイランド化する前に、絶縁膜前駆体に紫外線を照射して絶縁膜を形成するので、絶縁膜前駆体の下層には必ずポリシリコン半導体薄膜が存在している。そのため、絶縁膜前駆体の下にあるポリシリコン半導体薄膜が紫外線の遮光膜となり、基材の紫外線劣化（変色や変形）を防ぐことができる。その結果、酸化ケイ素膜からなる絶縁膜（ゲート絶縁膜も含む。）の形成時に適用する紫外線照射によっても樹脂基板等に変色や変形を生じさせない。また、アイランド化した積層構造物の少なくとも側壁部分を絶縁性物質で覆うようにしたので、その後に形成する電極（主にゲート電極）が側壁部分の下層にあるポリシリコン半導体薄膜に接触するのを防ぐことができる。その結果、ゲートリーク電流が少ない正常なＴＦＴ特性が得られるという効果が得られる。
【００１３】
本発明に係る半導体装置の製造方法の第１の好ましい態様として、
前記アイランド化する工程は、前記絶縁膜上であって前記チャネル領域、ソース側拡散領域及びドレイン側拡散領域の上方位置に、パターン周囲の各辺にテーパー状傾斜面を有するレジストパターンを形成するサブ工程と、エッチングによって前記レジストパターンが設けられていない部分の積層構造物を除去してアイランド化した積層構造物を得るサブ工程と、部分アッシングによって前記レジストパターンを縮小し、該レジストパターンを前記積層構造物の各辺から後退させて該積層構造物の周縁表面を露出させるサブ工程と、をその順で有し、
前記側壁部分を絶縁性物質で覆う工程は、アイランド化した前記積層構造物の全面を絶縁性物質で覆うサブ工程と、前記アイランド化する工程で用いる縮小したレジストパターンをリフトオフするサブ工程と、をその順で有し、前記積層構造物の側壁部分と該積層構造物の周縁表面とを前記絶縁性物質が連続して覆う、ように構成する。
【００１４】
この発明によれば、アイランド化する工程を構成する上記各サブ工程により、積層構造物をアイランド化するとともに、アイランド化に用いたレジストパターンを部分アッシングして積層構造物の各辺から後退させて該積層構造物の周縁表面を露出させたので、その後、側壁部分を絶縁性物質で覆う工程を構成する上記各サブ工程により、積層構造物の側壁部分と該積層構造物の周縁表面とを前記絶縁性物質で連続して覆うことができる。その結果、その後に形成する電極（主にゲート電極）が側壁部分の下層にあるポリシリコン半導体薄膜に接触するのを防ぐことができ、ゲートリーク電流が少ない正常なＴＦＴ特性が得られるという効果が得られる。
【００１５】
本発明に係る半導体装置の製造方法の第２の好ましい態様として、
前記アイランド化する工程は、前記絶縁膜上であって前記チャネル領域、ソース側拡散領域及びドレイン側拡散領域の上方位置に、レジストパターンを形成するサブ工程と、エッチングによって前記レジストパターンが設けられていない部分の積層構造物を除去してアイランド化した積層構造物を得るサブ工程と、をその順で有し、
前記側壁部分を絶縁性物質で覆う工程は、アイランド化した前記積層構造物の全面を感光性の絶縁性物質で覆うサブ工程と、前記絶縁性物質を基材側から該基材を劣化させない光で露光するサブ工程と、をその順で有し、前記積層構造物の側壁部分と該積層構造物の周縁表面とを前記絶縁性物質が連続して覆う、ように構成する。
【００１６】
この発明によれば、側壁部分を絶縁性物質で覆う工程を構成する上記各サブ工程により、アイランド化した積層構造物の側壁部分を覆う絶縁性物質に露光光が当たるとともに該積層構造物の周縁表面を覆う絶縁性物質にも露光光が回り込んで当たるので、そうした積層構造物の側壁部分と該積層構造物の周縁表面とを絶縁性物質で連続して覆うことができる。その結果、その後に形成する電極（主にゲート電極）が側壁部分の下層にあるポリシリコン半導体薄膜に接触するのを防ぐことができ、ゲートリーク電流が少ない正常なＴＦＴ特性が得られるという効果が得られる。
【００１７】
本発明に係る半導体装置の製造方法の好ましい態様として、前記基材が、前記紫外線を照射することによって劣化を起こす合成樹脂を含むことが好ましい。
【００１８】
この発明によれば、絶縁膜前駆体の下にあるポリシリコン半導体薄膜が紫外線の遮光膜となり、基材の紫外線劣化（変色や変形）を防ぐことができるので、紫外線を照射することによって劣化を起こす合成樹脂を含む基材であっても、変色や変形が生じない。
【００１９】
本発明に係る半導体装置の製造方法の好ましい態様として、前記紫外線の光源が高輝度放電灯であることが好ましい。
【００２０】
この発明によれば、絶縁膜前駆体に対して高輝度放電灯を問題なく適用することが可能である。
【００２１】
上記課題を解決するための本発明に係る半導体装置は、基材と、前記基材上に形成された、チャネル領域、ソース側拡散領域及びドレイン側拡散領域を有するポリシリコン半導体薄膜と、前記ポリシリコン半導体薄膜のチャネル領域上に形成されたゲート絶縁膜と、前記ポリシリコン半導体薄膜のソース側拡散領域とドレイン側拡散領域にコンタクトホールを有して形成された絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ソース側拡散領域及びドレイン側拡散領域に前記コンタクトホールを介してそれぞれ接続したソース電極及びドレイン電極と、前記ポリシリコン半導体薄膜及び前記絶縁膜からなる積層構造物の周りの側壁部分を覆う絶縁性物質と、を少なくとも有し、前記ゲート絶縁膜及び前記絶縁膜が紫外線照射によって反応してなる酸化ケイ素膜であり、前記積層構造物が該酸化ケイ素膜を形成した後にアイランド化されてなることを特徴とする。
【００２２】
この発明によれば、ポリシリコン半導体薄膜と絶縁膜とがアイランド状の積層構造物を構成し、その積層構造物の周りの側壁部分を絶縁性物質が覆うように構成されているので、形成された電極（主にゲート電極）が側壁部分の下層にあるポリシリコン半導体薄膜に接触するのを防ぐことができる。その結果、ゲートリーク電流が少ない正常なＴＦＴ特性が得られるという効果が得られる。また、ゲート絶縁膜及び絶縁膜が紫外線照射によって反応してなる酸化ケイ素膜であり、積層構造物がその酸化ケイ素膜を形成した後にアイランド化されてなるものであるので、紫外線照射される酸化ケイ素膜形成時には、絶縁膜の下にポリシリコン半導体薄膜があり、そのポリシリコン半導体薄膜が紫外線の遮光膜となって基材の紫外線劣化（変色や変形）を防ぐことができる。その結果、酸化ケイ素膜形成時の紫外線照射によって基材が劣化を起こさず、変色や変形が生じない。
【００２３】
本発明に係る半導体装置の好ましい態様として、前記積層構造物の周りの側壁部分を覆う絶縁性物質が、該積層構造物の周縁表面をも連続的に覆う、ように構成する。
【００２４】
この発明によれば、積層構造物の周りの側壁部分と該積層構造物の周縁表面とを絶縁性物質で連続して覆うように構成されているので、電極（主にゲート電極）が側壁部分の下層にあるポリシリコン半導体薄膜に接触するのを防ぐことができ、ゲートリーク電流が少ない正常なＴＦＴ特性が得られるという効果が得られる。
【００２５】
本発明に係る半導体装置の好ましい態様として、前記絶縁性物質が覆う前記積層構造物の周縁表面が、該積層構造物の各辺から５μｍ以下の領域である、ように構成する。
【００２６】
本発明に係る半導体装置の好ましい態様として、前記基材が、前記紫外線を照射することによって劣化を起こす合成樹脂を含む、ように構成する。
【００２７】
この発明によれば、紫外線を照射することによって劣化を起こす合成樹脂を含む基材であっても、変色や変形が生じない。
【００２８】
本発明に係る表示装置は、上記本発明に係る半導体装置の製造方法で製造されてなる半導体装置を備えたことを特徴とする。
【発明の効果】
【００２９】
本発明に係る半導体装置の製造方法によれば、絶縁膜前駆体の下層には必ずポリシリコン半導体薄膜が存在しており、絶縁膜前駆体の下にあるポリシリコン半導体薄膜が紫外線の遮光膜となるので、基材の紫外線劣化（変色や変形）を防ぐことができる。その結果、酸化ケイ素膜からなる絶縁膜（ゲート絶縁膜を含む。）の形成時に適用する紫外線照射によっても樹脂基板等に変色や変形を生じさせない。また、アイランド化した積層構造物の少なくとも側壁部分を絶縁性物質で覆うようにしたので、その後に形成する電極（主にゲート電極）が側壁部分の下層にあるポリシリコン半導体薄膜に接触するのを防ぐことができる。その結果、ゲートリーク電流が少ない正常なＴＦＴ特性が得られるという効果が得られる。
【００３０】
本発明に係る半導体装置によれば、ゲート絶縁膜及び絶縁膜が紫外線照射によって反応してなる酸化ケイ素膜であり、積層構造物がその酸化ケイ素膜を形成した後にアイランド化されてなるものであるので、紫外線照射される酸化ケイ素膜形成時には、絶縁膜の下にポリシリコン半導体薄膜があり、そのポリシリコン半導体薄膜が紫外線の遮光膜となって基材の紫外線劣化（変色や変形）を防ぐことができる。その結果、酸化ケイ素膜形成時の紫外線照射によって基材が劣化を起こさず、変色や変形が生じない。また、ポリシリコン半導体薄膜と絶縁膜とで構成されるアイランド状の積層構造物の周りの側壁部分を絶縁性物質が覆うように構成されているので、形成された電極（主にゲート電極）が側壁部分の下層にあるポリシリコン半導体薄膜に接触するのを防ぐことができる。その結果、ゲートリーク電流が少ない正常なＴＦＴ特性が得られるという効果が得られる。
【００３１】
こうして得られた半導体装置は、液晶ディスプレイや有機ＥＬディスプレイの駆動素子や回路素子として好ましく用いることができ、各種の表示装置を構成できる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る半導体装置の一例を示す模式的な断面図である。
【図２】本発明に係る半導体装置の他の一例を示す模式的な断面図である。
【図３】本発明に係る半導体装置の製造工程（その１）を示す説明図である。
【図４】本発明に係る半導体装置の製造工程（その２）を示す説明図である。
【図５】本発明に係る半導体装置の製造工程（その３）を示す説明図である。
【図６】本発明に係る半導体装置の製造工程（その４）を示す説明図である。
【図７】本発明に係る半導体装置の製造工程（その５）を示す説明図である。
【発明を実施するための形態】
【００３３】
以下、本発明の半導体装置の製造方法、その方法によって得られた半導体装置及びその半導体装置を備えた表示装置について詳細に説明するが、本発明は図面の形態や以下の実施形態に限定されるものではない。
【００３４】
［半導体装置］
本発明に係る半導体装置１は、図１及び図２に示すように、基材１０と、基材１０上に形成された、チャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄを有するポリシリコン半導体薄膜１３と、ポリシリコン半導体薄膜１３のチャネル領域１３ｃ上に形成されたゲート絶縁膜１４ｇと、ポリシリコン半導体薄膜１３のソース側拡散領域１３ｓとドレイン側拡散領域１３ｄにコンタクトホール２６を有して形成された絶縁膜１４と、ゲート絶縁膜１４ｇ上に形成されたゲート電極１５ｇと、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄにコンタクトホール２６を介してそれぞれ接続したソース電極１３ｓ及びドレイン電極１３ｄと、ポリシリコン半導体薄膜１３及び絶縁膜１４からなる積層構造物の周りの側壁部分１７を覆う絶縁性物質１６と、を少なくとも有するトップゲート・トップコンタクト構造の薄膜トランジスタ（ＴＦＴ）である。そして、この半導体装置１は、ゲート絶縁膜１４ｇ及び絶縁膜１４が紫外線照射によって反応してなる酸化ケイ素膜であり、積層構造物（ポリシリコン半導体薄膜１３及び絶縁膜１４からなる）が酸化ケイ素膜を形成した後にアイランド化されてなるように形成されていることを特徴とする。
【００３５】
図１及び図２に示すように、基材１０上には必要に応じて下地膜１１が設けられていてもよい。その下地膜１１は、単層であってもよいし、作用の異なる２層以上の下地膜であってもよい。また、符号１８に示すように、全体を覆う保護膜１８が設けられていてもよい。
【００３６】
なお、図１は、積層構造物の周りの側壁部分１７を覆う絶縁性物質１６が、積層構造物の周縁表面１９をも連続的に覆う場合を示しており、図２は、絶縁性物質１６が積層構造物の周りの側壁部分１７を覆い、積層構造物の周縁表面１９は覆っていない場合を示している。いずれの場合も、電極１５（主にゲート電極１５ｇ）が側壁部分の下層にあるポリシリコン半導体薄膜１３に接触するのを防ぐことができ、ゲートリーク電流が少ない正常なＴＦＴ特性が得られるという効果が得られる。絶縁性物質１６が覆う部位が、積層構造物の周りの側壁部分１７であるか、さらに積層構造物の周縁表面１９をも連続して覆うかについては任意に選択できるが、周縁表面１９をも覆うようにした方がより好ましい。その理由は、曲がりやすい樹脂基板を用いた場合、その樹脂基板が曲がることによって側壁部分１７と絶縁性物質１６との接合部分に応力が印加されて亀裂（剥離乃至破断）が生じたとしても、側壁部分１７の下層を構成するポリシリコン半導体薄膜１３と電極１５（主にゲート電極１５ｇ）とが接触する可能性がより低いためである。このとき、絶縁性物質１６が覆う積層構造物の周縁表面１９が、その積層構造物の各辺からの幅Ｗが５μｍ以下の領域であることが好ましい。なお、その幅Ｗの下限は特に限定されないが、好ましくは下限を０．１μｍとすることができる。
【００３７】
こうした構成からなる本発明に係る半導体装置１では、ポリシリコン半導体薄膜１３と絶縁膜１４とがアイランド状の積層構造物を構成し、その積層構造物の周りの側壁部分１７を絶縁性物質１６が覆うように構成されているので、形成された電極１５（主にゲート電極１５ｇ）が側壁部分１７の下層にあるポリシリコン半導体薄膜１３に接触するのを防ぐことができる。その結果、ゲートリーク電流が少ない正常なＴＦＴ特性が得られるという効果が得られる。
【００３８】
さらに、本発明に係る半導体装置１では、ゲート絶縁膜１４ｇ及び絶縁膜１４が紫外線照射によって反応してなる酸化ケイ素膜であり、積層構造物がその酸化ケイ素膜を形成した後にアイランド化されてなるものであるので、紫外線照射される酸化ケイ素膜形成時には、絶縁膜１４の下にポリシリコン半導体薄膜１３があり、そのポリシリコン半導体薄膜１３が紫外線の遮光膜となって基材１０の紫外線劣化（変色や変形）を防ぐことができる。その結果、酸化ケイ素膜形成時の紫外線照射によって基材１０が劣化を起こさず、変色や変形が生じない。こうしたことは、基材１０が、紫外線を照射することによって劣化を起こす合成樹脂を含むような場合に特に好ましい。
【００３９】
［半導体装置の製造方法］
本発明に係る半導体装置１の製造方法は、図３〜図７に示すように、基材１０上にポリシリコン半導体薄膜１３を形成する工程と、ポリシリコン半導体薄膜１３にチャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｓを形成する工程と、ポリシリコン半導体薄膜１３の上に絶縁膜前駆体１４’を形成する工程と、絶縁膜前駆体１４’に紫外線を照射して絶縁膜１４ｇを形成する工程と、ポリシリコン半導体薄膜１３及び絶縁膜１４ｇからなる積層構造物２０をアイランド化する工程と、アイランド化した積層構造物２０の少なくとも側壁部分１７を絶縁性物質１６で覆う工程と、絶縁膜１４ｇ上にゲート電極１５ｇを形成するとともに、絶縁膜１４ｇに形成したコンタクトホール２６を介してソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄにそれぞれ接続するソース電極１５ｓ及びドレイン電極１５ｄを形成する工程と、をその順で有する。
【００４０】
この製造方法は、図５の（Ｉ）〜（Ｍ−１）と図６の（Ｉ）〜（Ｍ−２）に示すように、中間工程の異なる以下の２つのルートで構成できる。
【００４１】
第１のルートは、図５（Ｉ）〜（Ｋ−１）に示すように、前記アイランド化する工程が、絶縁膜１４上であってチャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄの上方位置に、パターン周囲の各辺にテーパー状傾斜面（傾斜角度θ）を有するレジストパターン２８を形成するサブ工程（図５のＩ）と、エッチングによって前記レジストパターン２８が設けられていない部分の積層構造物を除去してアイランド化した積層構造物２０を得るサブ工程（図５のＪ）と、部分アッシングによって前記レジストパターン２８を縮小し、該レジストパターン２８を前記積層構造物２０の各辺から後退させて該積層構造物２０の周縁表面１９を露出させるサブ工程（図５のＫ−１）と、をその順で有する。
【００４２】
引き続いて行う、前記側壁部分１７を絶縁性物質１６で覆う工程は、図５（Ｌ−１）〜（Ｍ−１）に示すように、アイランド化した前記積層構造物２０の全面を絶縁性物質１６で覆うサブ工程（図５のＬ−１）と、前記アイランド化する工程で用いる縮小したレジストパターン２８’をリフトオフするサブ工程（図５のＭ−１）と、をその順で有する。
【００４３】
この第１のルートを経て得られた半導体装置１は、図１及び図７（Ｑ）に示すように、積層構造物２０の側壁部分１７と積層構造物２０の周縁表面１９とを絶縁性物質１６が連続して覆っている。この第１のルートを中間工程に有する製造方法によれば、アイランド化する工程を構成する上記各サブ工程により、積層構造物をアイランド化するとともに、アイランド化に用いたレジストパターン２８を部分アッシングして積層構造物２０の各辺から後退させて該積層構造物２０の周縁表面１９を露出させる。その後、側壁部分１７を絶縁性物質１６で覆う工程を構成する上記各サブ工程により、積層構造物２０の側壁部分１７と積層構造物２０の周縁表面１９とを絶縁性物質１６で連続して覆うことができる。その結果、その後に形成する電極１５（主にゲート電極１５ｇ）が側壁部分１７の下層にあるポリシリコン半導体薄膜１３に接触するのを防ぐことができる。
【００４４】
第２のルートは、図６（Ｉ）〜（Ｋ−２）に示すように、前記アイランド化する工程が、絶縁膜１４上であってチャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄの上方位置に、レジストパターン２８’を形成するサブ工程（図６の）と、エッチングによって前記レジストパターン２８’が設けられていない部分の積層構造物を除去してアイランド化した積層構造物２０を得るサブ工程（図６のＪ）と、レジストパターン２８’を除去するサブ工程（図６のＫ−２）とをその順で有する。ここでのレジストパターン２８’は、図５のＩと同様のテーパー状傾斜面がなくてもよいし、あってもよい。
【００４５】
引き続いて行う、前記側壁部分１７を絶縁性物質１６で覆う工程は、図６（Ｌ−２）〜（Ｍ−２）に示すように、アイランド化した前記積層構造物２０の全面を感光性の絶縁性物質１６で覆うサブ工程（図６のＬ−２）と、絶縁性物質１６を基材１０側から該基材１０を劣化させない光２９で露光するサブ工程（図６のＬ−２）と、非露光部を現像して除去するサブ工程（図５のＭ−２）と、をその順で有する。
【００４６】
この第２のルートを経て得られた半導体装置１は、図１及び図７（Ｑ）に示すように、積層構造物２０の側壁部分１７と積層構造物２０の周縁表面１９とを絶縁性物質１６が連続して覆っている。この第２のルートを中間工程に有する製造方法によれば、側壁部分１７を絶縁性物質１６で覆う工程を構成する上記各サブ工程により、アイランド化した積層構造物２０の側壁部分１７を覆う絶縁性物質１６に露光光２９が当たるとともに該積層構造物２０の周縁表面１９を覆う絶縁性物質１６にも露光光２９が回り込んで当たるので、そうした積層構造物２０の側壁部分１７と該積層構造物２０の周縁表面１９とを絶縁性物質１６で連続して覆うことができる。その結果、その後に形成する電極１５（主にゲート電極１５ｇ）が側壁部分１７の下層にあるポリシリコン半導体薄膜１３に接触するのを防ぐことができる。
【００４７】
（各工程）
以下においては、図１に示す半導体装置１を例にして、図３〜図７に示した製造工程Ａ〜Ｑの順に説明するが、本発明の半導体装置１の製造方法は、図示の工程例に限定されず、本発明の特徴を有する範囲で変更されたものであってもよい。
【００４８】
先ず、基材１０を準備する。基材１０は、半導体装置１の支持基板をなす絶縁性のものであり、有機基板であっても無機基板であってもよい。特に本発明では、絶縁膜前駆体１４’に紫外線（例えば高輝度放電灯からの紫外線）を照射して絶縁膜１４を形成する工程を有するので、その「紫外線」に対して劣化を起こしやすい基材１０を用いた場合に、より効果を発揮する。
【００４９】
有機基板としては、例えば、ポリエーテルサルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。
【００５０】
中でも、本発明の製造工程で用いる紫外線２７（特に高輝度放電灯からの紫外線）を照射することによって劣化を起こす合成樹脂を含むことが好ましい。本発明では、絶縁膜前駆体１４’に紫外線２７を照射して絶縁膜１４を形成しているが、そうした紫外線に対して劣化を起こし易い有機基板であっても、本発明では問題なく用いることができる。その理由は、絶縁膜前駆体１４’の下にあるポリシリコン半導体薄膜１３が紫外線２７の遮光膜となり、基材１０の紫外線劣化（変色や変形）を防ぐことができるからである。例えばＰＥＳ、ＰＥＮ、ポリイミド等の樹脂を全部又は一部含有する有機基板が、高輝度放電灯である波長３００〜５００ｎｍのメタルハライドランプ、波長１００〜５００ｎｍの水銀ランプからの紫外線で変色や変形を起こし易い場合であったとしても、本発明の製造方法によれば、基材として問題なく適用できる。
【００５１】
こうした有機基板は、剛性を有するものであってもよいし、厚さが５μｍ以上３００μｍ以下程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな有機基板（プラスチック基板ともいう。）の使用は、半導体装置１をフレキシブル基板とすることができるので、フィルムディスプレイ等に適用できる。
【００５２】
また、無機基板としては、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。この無機基板も同様、本発明では、特に高輝度放電灯からの紫外線で変色や変形を起こし易いもの（例えばガラス繊維入りプラスチック基板や板状ガラス繊維入りプラスチック基板）であったとしても問題なく適用できる。なお、ガラス基板としては、厚さが０．０５ｍｍ以上３．０ｍｍ以下程度の液晶ディスプレイ用途のガラス基板であってもよいし、耐熱性の点ではやや劣るが安価な無アルカリガラス基板であってもよい。
【００５３】
次に、図３（Ａ）に示すように、準備された基材１０上に必要に応じて下地膜１１を形成する。下地膜１１は、必須の膜ではなく、例えば、(i)ポリシリコン半導体薄膜１３と基材１０との密着性を向上させるための密着膜として、(ii)後工程で形成した膜が有する応力を緩和させる応力緩和膜として、(iii)基材１０内の不純物が半導体装置１の構成層に侵入するのを防ぐバリア膜として、又は、(iv)非耐熱性基板を用いた場合において後工程で加わる熱に対する熱緩衝膜として、設けることができる。したがって、密着性がよかったり、応力の影響がなかったり、バリア性を考慮する必要がなかったり、非耐熱性基板を用いない場合には設ける必要はない。
【００５４】
下地膜１１は基材１０の全面に設けられていてもよいが、その機能や目的に応じて必要な領域のみに設けられていてもよい。なお、図３（Ａ）に示す例では、下地膜１１を全面に形成している。
【００５５】
下地膜１１は、上記(i)〜(iv)の目的に応じ、クロム、チタン、アルミニウム、ケイ素、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、及び酸窒化ケイ素の群から選択されるいずれかの材料で形成される。例えば密着膜として用いる場合には、クロム、チタン、アルミニウム、又はケイ素等からなる金属系の無機膜が好ましく用いられ、応力緩和膜や熱緩衝膜として用いる場合には、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素等からなる化合物膜が好ましく用いられ、バリア膜として用いる場合には、酸化ケイ素又は酸窒化ケイ素等からなる化合物膜が好ましく用いられる。これらの膜は、その機能や目的に応じて、単層で設けてもよいし、２層以上を積層してもよい。
【００５６】
下地膜１１を密着膜として設ける場合の厚さは、膜を構成する材質によってその範囲は若干異なるが、通常１ｎｍ以上２００ｎｍ以下程度の範囲内であることが好ましく、３ｎｍ以上５０ｎｍ以下程度の範囲内であることがより好ましい。なお、クロム、チタン、アルミニウム、又はケイ素からなる金属系の無機膜を下地膜１１として形成する場合には、３ｎｍ以上１０ｎｍ以下程度の範囲内であることがより好ましく、酸化クロム、酸化チタン、酸化アルミニウム、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、又は酸窒化アルミニウムからなる化合物系の無機膜を下地膜１１として形成する場合には、５ｎｍ以上５０ｎｍ以下程度の範囲内であることがより好ましい。一方、下地膜１１を応力緩和膜、バリア膜又は熱緩衝膜として設ける場合の厚さも実際に形成する膜の材質によってその範囲は若干異なるが、その厚さとしては、通常、１００ｎｍ以上１０００ｎｍ以下程度の範囲内であることが好ましく、成膜時間の点からは１００ｎｍ以上５００ｎｍ以下程度の範囲内であることがより好ましい。
【００５７】
下地膜１１は、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、プラズマＣＶＤ法等の各種の方法で形成することができるが、実際には、膜を構成する材質に応じた好ましい方法が採用される。通常は、ＤＣスパッタリング法やＲＦマグネトロンスパッタリング法等が好ましく用いられる。
【００５８】
次に、図３（Ｂ）に示すように、下地膜１１上にノンドープのアモルファスシリコン膜１３ａを形成する。このアモルファスシリコン膜１３ａは、ＲＦマグネトロンスパッタリング法やＣＶＤ法等の各種の方法で成膜可能である。例えばＲＦマグネトロンスパッタリング法でアモルファスシリコン膜１３ａを成膜する場合には、例えば、成膜温度：室温、成膜圧力：０．２Ｐａ、ガス：アルゴンの成膜条件で例えば厚さ５０ｎｍの厚さで成膜できる。なお、ＣＶＤ法でアモルファスシリコン膜を成膜することも可能であり、その場合には２５℃程度の成膜温度で成膜可能であるが、原料ガスとしてＳｉＨ４が使用されるので、成膜後に約４５０℃の脱水素処理（真空中で１時間程度）が必要となる。
【００５９】
次に、図３（Ｃ）に示すように、レーザー照射２２等のアニール処理を行ってアモルファスシリコン膜１３ａを多結晶化してポリシリコン膜１３に変化させる。レーザー照射２２等のアニール処理は、アモルファスシリコン膜１３ａを多結晶化させてポリシリコン膜１３にする結晶化手段である。レーザー照射２２での結晶化手段は、ＸｅＣｌエキシマレーザー、ＣＷ（Continuous  Wave）レーザー等の種々のレーザーを用いて行うことができる。例えば、波長３０８ｎｍのＸｅＣｌエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅：３０ｎｓｅｃ（ＦＷＨＭ（半値幅）：full  width  at  half-maximum）、エネルギー密度：２００〜３５０ｍＪ／ｃｍ２、室温の条件下で行うことができる。なお、ここでは、レーザー照射２２による結晶化手段を好ましく適用した例を示したが、従来の全体加熱するアニール処理であってもよい。
【００６０】
次に、図３（Ｄ）に示すように、ポリシリコン膜１３上にイオン注入マスク２３を形成する。イオン注入マスク２３は、ポリシリコン膜１３上にレジストや酸化ケイ素膜を形成した後にパターニングすることによって形成することができる。こうして形成されたイオン注入マスク２３はイオンを遮蔽するように作用し、その結果、ポリシリコン膜１３の所定領域となるマスク開口部にのみイオンを注入することができる。
【００６１】
レジストとしては、例えば上市されている各種のポジ型フォトレジスト等が好ましく用いられ、レジストをスピンナー等の手段で全面に塗布し、乾燥硬化させて形成される。このレジストはイオン注入マスク２３として用いられるので、少なくともレジストが設けられた部位では、その下のポリシリコン半導体薄膜１３にはイオンが注入されないことが望ましい。イオン注入マスク２３として機能するレジストの厚さは、注入元素の種類と注入電圧によっても異なるが、少なくとも５００ｎｍ以上であることが好ましい。なお、イオン注入マスク２３として機能するレジストの厚さの上限は特に限定されないが、パターン精度等の観点から、１５００ｎｍ以下程度の厚さであることが好ましい。
【００６２】
イオン注入マスク２３として機能するレジストパターンの形成自体は従来公知の手段を適用できる。具体例としては、東京応化工業株式会社製の商品名「ＯＦＰＲ８００」等のレジストを、スピンコート法等で成膜し、フォトマスクを用いてフォトリソグラフィでパターニングしてイオン注入マスク２３を形成することができる。
【００６３】
一方、酸化ケイ素膜でイオン注入マスク２３を構成してもよく、例えばＲＦマグネトロンスパッタリング法で厚さ５０〜１５０ｎｍ程度に形成され、フォトリソグラフにより所定のパターンのイオン注入マスク２３として形成される。
【００６４】
イオン注入マスク２３を形成した後、図３（Ｄ）に示すようにイオン注入２４を行う。イオン注入２４は、例えば、リン（Ｐ）を注入電圧：１０ｋｅＶ、室温下で、５×１０１４イオン／ｃｍ２〜２×１０１５イオン／ｃｍ２のドーズ量となるように注入される。注入元素としては、リンの他、ホウ素、アンチモン、ヒ素等、ポリシリコン膜１３にイオン注入できる公知のものを任意に選択して注入してもよい。こうしたイオン注入によりポリシリコン膜１３にソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄが形成され、さらに両膜１３ｓ，１３ｄの間に、チャネル領域１３ｃが形成される。
【００６５】
次に、図３（Ｅ）に示すように、イオン注入マスク２３をウェットエッチング法やドライエッチング法により除去する。
【００６６】
次に、図３（Ｆ）に示すように、形成されたソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄにエネルギービーム２５を照射して両膜１３ｓ，１３ｄを活性化する。エネルギービーム２５としては、上記と同様のＸｅＣｌエキシマレーザーを用いることができ、一例として、パルス幅：３０ｎsec（ＦＷＨＭ）、エネルギー密度：１００〜２５０ｍＪ／ｃｍ２、室温の条件下で行うことができる。
【００６７】
また、ポリシリコン膜１３上に形成された例えば酸化ケイ素からなるイオン注入マスク２３を活性化処理後に除去してもよい。こうすることで、エネルギービーム２５を照射した際に生じる可能性のある、イオン注入元素の揮発によるチャネル領域１３ｃの汚染等を防ぐことができる。なお、イオン注入元素の遮蔽膜としても用いることが可能な、酸化ケイ素からなるイオン注入マスク２３は、例えば酸化ケイ素膜をスパッタリングで形成した後にフォトリソグラフでパターニングして得ることができる。
【００６８】
上記の活性化処理の後には、通常、ポリシリコン膜１３の欠陥を低減処理するための酸素プラズマによる欠陥処理を施してもよい。酸素プラズマ処理は、一例として、ＲＦ１００Ｗ、１Ｔｏｒｒ、１５０℃の条件下で行われ、その後においては、１２０℃の条件下での乾燥処理が施される。
【００６９】
次に、図４（Ｇ）に示すように、ソース側拡散領域１３ｓ、チャネル領域１３ｃ及びドレイン側拡散領域１３ｄを覆うように、基材上の全面に又は必要とされる所定の領域に、絶縁膜前駆体１４’を形成する。この絶縁膜前駆体１４’の下には、必ずポリシリコン膜１３が形成されている。ポリシリコン膜１３とその上に形成された絶縁膜前駆体１４’とで構成された積層体は、基材上の全面に形成されていてもよいし、必要とされる所定の領域に形成されていてもよい。なお、後述するように、絶縁膜前駆体１４’は紫外線が照射されて絶縁膜１４になるので、その積層体が全面ではなく所定の領域に形成されている場合、積層体が形成されていない部分には、紫外線遮蔽マスク等を配置して、紫外線が基材に悪影響しないようにすることが望ましい。
【００７０】
絶縁膜前駆体１４’は、紫外線を照射して高品位な絶縁膜１４を形成するためのものである。そうした絶縁膜前駆体の形成材料としては、例えばテトラメトキシシラン（ＴＭＯＳと略す。）等を好ましく挙げることができる。このＴＭＯＳの１００％溶液をポリシリコン膜１３上に所定の厚さ（例えば１００〜１０００ｎｍ）で塗布する。塗布方法は特に限定されないが、スピンコート法等を好ましく挙げることができる。
【００７１】
次に、図４（Ｈ）に示すように、絶縁膜前駆体１４’に紫外線２７を照射して絶縁膜１４を形成する。紫外線としては、高輝度放電灯である波長４００ｎｍ以下のメタルハライドランプや波長４００ｎｍ以下の水銀ランプからの紫外線が好ましく適用される。
【００７２】
ＴＭＯＳからなる絶縁膜前駆体１４’に紫外線２７を照射して酸化ケイ素（ＳｉＯ２）膜を形成するプロセスは、ポリシリコン膜１３の表面に存在するＳｉＯＨとＴＭＯＳとによる以下のとおりであり、ＴＭＯＳからなる塗布層は光励起反応を起こして二酸化ケイ素からなる絶縁膜１４を形成する。以下において、Ｍｅはメチル基である。
【００７３】
ＳｉＯＨ（基板表面）＋Ｓｉ（ＯＭｅ）４→ＳｉＯＳｉ（ＯＭｅ）３＋ＭｅＯＨ
Ｓｉ（ＯＭｅ）４＋ｈν→（Ｓｉ＋４Ｏ＋４Ｍｅ）＊→α−ＳｉＯ２＋２ＭｅＯＭｅ
【００７４】
本発明では、紫外線２７を照射する絶縁膜前駆体１４’の下には必ずポリシリコン膜１３があるので、紫外線２７が絶縁膜前駆体１４’を透過した場合であっても、その下のポリシリコン膜１３で遮蔽されて基材１０に到達することがない。したがって、紫外線に劣化しやすい基材１０を問題なく用いることができるという利点がある。
【００７５】
図５及び図６は、図４（Ｈ）の工程後の異なる２ルートについてそれぞれ説明した工程図である。最初に図５を用いて第１のルートを説明した後、図６を用いて第２のルートを説明する。
【００７６】
第１のルートにおいて、図５（Ｉ）（Ｊ）は積層構造物をアイランド化する２つのサブ工程を示しており、図５（Ｋ−１）〜（Ｍ−１）は、アイランド化した積層構造物の少なくとも側壁部分１７を絶縁性物質１６で覆う工程を示している。
【００７７】
先ず、図５（Ｉ）に示すように、絶縁膜１４上であってチャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄの上方位置に、パターン周囲の各辺にテーパー状傾斜面（傾斜角度θ）を有するレジストパターン２８を形成する。こうした形態のレジストパターン２８の形成自体は、上記したイオン注入マスク２３と同様、従来公知の手段を適用できる。ポジ型であってもネガ型であってもよい。具体例としては、東京応化工業株式会社製の商品名「ＯＦＰＲ８００」等のレジストを、スピンコート法等で成膜し、フォトマスクを用いてフォトリソグラフィでパターニングして形成することができる。
【００７８】
レジストパターン２８の厚さは特に限定されないが、例えば５００〜１０５００ｎｍとすることができる。また、パターン周囲の各辺に設けられたテーパー状傾斜面の傾斜角度θも特に限定されないが、この傾斜面は後述する部分アッシングでレジストパターン２８を周縁から後退させるためのものであるので、少なくともその作用を実現できる程度の傾斜面であることが必要である。そうした傾斜面としては、その傾斜角度θが３０〜６０°の範囲内であることが好ましい。この角度θは、レジストパターン２８が形成された絶縁膜１４の平面部分との角度である。傾斜角度θが３０°未満では、後述の部分アッシングに対する感度がよくなりすぎ、僅かなアッシングでもレジストパターン２８が大きく後退しやすく且つ後退の程度にバラツキが生じやすく、所望の後退幅Ｗ’とすることが難しい。一方、傾斜角度θが６０°を超えると、後述の部分アッシングによってもレジストパターン２８を周縁部から後退させにくいものとなる。
【００７９】
上記角度の傾斜面は、パターニングしたレジストを所定の温度（１００〜１３０℃）で所定の時間加熱する方法によって形成でき、また、その角度は、加熱する時間によってコントロールすることができる。
【００８０】
なお、前記において「パターン周囲」とは、パターニングされた後のレジストパターン２８の周囲のことを指している。したがって、レジストパターン２８の周囲（周縁）を構成する各辺（必ずしも直線でなくてもよい。）には、全周に渡ってテーパー状傾斜面が形成されている。
【００８１】
次に、図５（Ｊ）に示すように、エッチングによって前記レジストパターン２８が設けられていない部分の積層構造物を除去してアイランド化した積層構造物２０を得る。エッチングはウェットエッチングであってもよいしドライエッチングであってもよい。積層構造物はポリシリコン半導体薄膜１３と絶縁膜（酸化ケイ素膜）であるので、ウェットエッチングとしては、２％ＨＦ溶液を用いたウェットエッチングを適用できる。また、ドライエッチングとしては、フッ素系ガス（例えばＣＦ４やＳＦ６等）と酸素ガスとを用いたドライエッチングを適用できる。なお、エッチング対象の材質が、絶縁膜１４では酸化ケイ素であり、ポリシリコン半導体薄膜１３ではケイ素であるので、ウェットエッチングでもドライエッチングでも、エッチング条件を任意に変更して各膜のエッチングを行うことが好ましい。
【００８２】
特にドライエッチングでアイランド化する場合は、真空チャンバー内に入れたまま条件を変更するだけでアイランド化することができるので、製造上好ましい。なお、酸化ケイ素からなる絶縁膜１４のドライエッチング条件としては、ガス：ＣＦ４ガス、酸素ガス、ガス流量：ＣＦ４／９５ｓｃｃｍ、酸素／５ｓｃｃｍ、印加電力：５００Ｗ、圧力：６．６Ｐａ、処理時間：１０分間、の条件を一例として例示できる。
【００８３】
次に、図５（Ｋ−１）〜（Ｍ−１）に示すように、得られたアイランド状の積層構造物２０の少なくとも側壁部分１７、好ましくは側壁部分１７と周縁表面１９とを連続して絶縁性物質１６で覆う。
【００８４】
先ず、図５（Ｋ−１）に示すように、部分アッシングによってレジストパターン２８を縮小し、そのレジストパターン２８を積層構造物２０の各辺から後退させて積層構造物２０の周縁表面１９を露出させる。ここで行うアッシングは、レジストパターン２８の大きさを全体的に縮小する程度のアッシングである。部分アッシングは、真球チャンバー内でのドライエッチング条件をコントロールして行うことができる。例えば、上記の図５（Ｊ）における積層構造物のアイランド化で行ったドライエッチング条件をさらに変更して行うことができる。上記の例では、ガスを酸素のみに変更して行うことができる。このように、エッチング対象物を同じ真空チャンバー内に入れた状態で、積層構造物のアイランド化で２回、部分アッシングで１回、計３回エッチング条件を連続して変更するのみで、図５（Ｋ−１）に示す形態の中間構造物を得ることができ、工程上極めて便利である。
【００８５】
処理後のレジストパターン２８’は、図５（Ｋ−１）に示すように、処理前のレジストパターン２８の厚さよりも薄くなり且つその外縁もアイランド状の積層構造物２０の外縁（周縁の各辺）から内方に後退する。縮小したレジストパターン２８’を有する積層構造物２０は、その周縁表面（周縁の各辺から連続する表面部分）１９が露出する。露出幅Ｗ’は特に限定されないが、好ましくは１００〜５０００ｎｍの範囲である。露出幅Ｗ’が１００ｎｍ未満では、半導体薄膜１３とゲート電極１５ｇとの間の絶縁性が低下し、正常なＴＦＴ特性が得られないことがある。一方、露出幅Ｗ’が５０００ｎｍを超えると、例えば後に形成するコンタクトホール２６を十分な大きさで形成できなくなることがある。
【００８６】
次に、図５（Ｌ−１）に示すように、アイランド化した前記積層構造物２０の全面を絶縁性物質１６で覆う。絶縁性物質１６としては、酸化ケイ素（ＳｉＯ２）や窒化ケイ素（ＳｉＮｘ）等を用いることができる。こうした絶縁性物質１６は、例えばＲＦマグネトロンスパッタリング法で、アイランド化した積層構造物２０を含む全面を覆うように厚さ１００〜１０００ｎｍ程度で形成する。
【００８７】
次に、図５（Ｍ−１）に示すように、アイランド状の積層構造物２０上に設けられたレジストパターン２８’をリフトオフし、レジストパターン２８’が設けられた部分の絶縁性物質１６のみを除去する。レジストパターン２８’のリフトオフは、例えばアセトン溶液中で超音波を印加してレジストを溶解除去する方法等で行うことができる。
【００８８】
以上、第１のルートを経て得られた中間構造物は、図５（Ｍ−１）に示すように、積層構造物２０の側壁部分１７と、積層構造物２０のエッジ（周辺）から所定幅Ｗだけ内方に入り込んだ周縁表面１９とを、絶縁性物質１６が連続して覆っている。
【００８９】
この第１のルートを中間工程に有する製造プロセスによれば、積層構造物をアイランド化するとともに、アイランド化に用いたレジストパターン２８を部分アッシングして積層構造物２０の各辺から後退させて該積層構造物２０の周縁表面１９を露出させる。その後、積層構造物２０の側壁部分１７と積層構造物２０の周縁表面１９とを絶縁性物質１６で連続して覆うことができるので、その後に形成する電極１５（主にゲート電極１５ｇ）が側壁部分１７の下層にあるポリシリコン半導体薄膜１３に接触するのを防ぐことができる。
【００９０】
また、第２のルートにおいては、図６（Ｉ）（Ｊ）は積層構造物をアイランド化する２つのサブ工程を示しており、図６（Ｋ−２）〜（Ｍ−２）は、アイランド化した積層構造物の少なくとも側壁部分１７を絶縁性物質１６で覆う工程を示している。
【００９１】
先ず、図６（Ｉ）に示すように、絶縁膜１４上であってチャネル領域１３ｃ、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄの上方位置に、レジストパターン２８を形成する。この第２のルートでは、第１のルートの場合と異なり、図５（Ｋ−１）に示す部分アッシングを行わない。そのため、ここで形成するレジストパターン２８は、上記の図５（Ｉ）で形成したレジストパターン２８とは異なり、テーパー状傾斜面は必須ではない。そのため、図６（Ｉ）に示すように、特殊なエッジ形状は必要ないが、図５（Ｉ）に示すようなテーパー状傾斜面であっても構わない。それ以外は、上記図５（Ｉ）で説明したものと同様とすることができる。
【００９２】
次に、図６（Ｊ）に示すように、エッチングによって前記レジストパターン２８が設けられていない部分の積層構造物を除去してアイランド化した積層構造物２０を得る。この工程で行うエッチングは、上記図５（Ｊ）の場合と同様であるので、その説明を省略する。
【００９３】
次に、図６（Ｋ−２）〜（Ｍ−２）に示すように、得られたアイランド状の積層構造物２０の少なくとも側壁部分１７、好ましくは側壁部分１７と周縁表面１９とを連続して絶縁性物質１６で覆う。
【００９４】
先ず、図６（Ｋ−２）に示すように、積層構造物のアイランド化に利用したレジストパターン２８を除去する。レジストパターン２８の除去は、図６（Ｊ）でのアイランド化と同じ真球チャンバー内で、ガス種を変えたドライエッチングで行うことができるので、製造上便利である。なお、それ以外の手段でレジストパターン２８を除去してもよい。
【００９５】
次に、図６（Ｌ−２）に示すように、アイランド化した積層構造物２０の全面を感光性の絶縁性物質１６で覆う。このときの絶縁性物質１６としては、ネガ型（露光により現像液に溶解しなくなり、現像後に露光部分が残るタイプ。）の感光性の絶縁性物質を用いる。感光性の絶縁性物質を塗布等して、図示のように、積層構造物２０を含む全面に形成する。感光性の絶縁性物質１６としては、例えば東京応化工業株式会社製の商品名「ＣＦＰＲ  ＣＬ−０１６Ｓ」等を挙げることができる。厚さは特に限定されないが、１００〜１０００ｎｍ程度で形成する。
【００９６】
この図６（Ｌ−２）では、感光性の絶縁性物質１６を全面に設けた後、基材１０側から該基材１０を劣化させず且つその絶縁性物質１６を露光する光２９を照射する。基材側から露光するので、この第２のルートを適用する場合の基材１０又は必要に応じて設けられる下地膜１１は、その露光光２９に対して透明（露光光２９が透過する性質。）である必要がある。基材１０（乃至下地膜１１）を透過した露光光１９は、感光性の絶縁性物質１６を露光し、さらに、その絶縁性物質１６を通って積層構造物２０の周縁表面１９を覆う絶縁性物質１６にも回り込む。その結果、露光光２９が回り込んだ部分の絶縁性物質１６も露光され、積層構造物２０のエッジ部から幅Ｗだけ内方に入り込んだ周縁表面１９にある絶縁性物質１６も現像で除去されない部分とすることができる。なお、その幅Ｗは、露光光の強度、絶縁性物質１６の材質、厚さ等によってコントロールできる。
【００９７】
露光光２９としては、基材１０種類、用いる感光性の絶縁性物質１６の種類に応じて選択されるが、通常は、樹脂基材に対してダメージを与えない光が好ましく適用される。そうした光としては、(i)適用した樹脂基材を劣化させない波長の光、(ii)一般的には劣化させる波長の光であっても光の強度や照射量を調整して樹脂基材を劣化させないようにした光、等が挙げられる。一般的に適用する露光光２９は、露光時においてはＩ線（３６５ｎｍ）を数〜数十ｍＪ／秒・ｃｍ２で計１００ｍＪ／ｃｍ２程度を照射するが、絶縁膜を形成するときのＵＶ照射は、一般に、より短波長・高強度・長時間であることから、露光時のＵＶ照射は一般的には樹脂基材に対しては問題とならないので、好ましく適用できる。
【００９８】
次に、図６（Ｍ−２）に示すように、非露光部を現像して所定部位の絶縁性物質１６を除去する。現像液は、市販のものなかから、用いた感光性の絶縁性物質１６の種類によって任意に選択すればよい。現像によって、露光光２９が当たった部分（側壁部分１７）及び露光光１９が回り込んで当たった部分（積層構造物２０の周縁表面１９）の絶縁性物質１６以外の部分を除去することができる。
【００９９】
以上、第２のルートを経て得られた中間構造物は、図６（Ｍ−２）に示すように、積層構造物２０の側壁部分１７と、積層構造物２０のエッジ（周辺）から所定幅Ｗだけ内方に入り込んだ周縁表面１９とを、絶縁性物質１６が連続して覆っている。
【０１００】
この第２のルートを中間工程に有する製造プロセスによれば、積層構造物をアイランド化する。そして、アイランド化した積層構造物２０の側壁部分１７を覆う絶縁性物質１６に露光光２９が当たるとともに該積層構造物２０の周縁表面１９を覆う絶縁性物質１６にも露光光２９が回り込んで当たるので、そうした積層構造物２０の側壁部分１７と該積層構造物２０の周縁表面１９とを絶縁性物質１６で連続して覆うことができる。その結果、その後に形成する電極１５（主にゲート電極１５ｇ）が側壁部分１７の下層にあるポリシリコン半導体薄膜１３に接触するのを防ぐことができる。
【０１０１】
上記した第１のルートで得られた図５（Ｍ−１）の態様の中間構造物と、第２のルートで得られた図６（Ｍ−２）の態様の中間構造物とは、いずれも同じ形態となる。この中間構造物は、以下の図７（Ｎ）〜（Ｑ）に示す共通する工程を経て本発明に係る半導体装置１が製造される。
【０１０２】
図７（Ｎ）に示すように、ソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄ上の絶縁膜１４をフォトリソグラフィを用いて選択的にエッチングし、コンタクトホール２６を形成する。例えば、絶縁膜１４上にレジスト膜を形成した後、フォトマスクを用いたフォトリソグラフィにより露光・現像してレジスト膜をパターニングし、その後、そのパターニングにより露出したコンタクトホール形成部の絶縁膜１４（酸化ケイ素膜）を、例えば２％ＨＦ溶液を用いてウェットエッチングして除去してコンタクトホール２６を形成する。その後においては、プラズマアッシング法によりエッチングマスクとして利用したレジスト膜を除去する。なお、プラズマアッシング法とは、プラズマエッチング法で酸素ガスを用いることにより、レジストのみを除去する方法のことである。こうした絶縁膜１４のパターニングにより、ポリシリコン半導体薄膜１３のチャネル領域１３ｃ上にゲート絶縁膜１４ｇを形成するとともに、ソース側拡散領域１３ｓ上及びドレイン側拡散領域１３ｄ上にコンタクトホール２６を有するように絶縁膜１４を形成する。
【０１０３】
次に、図７（Ｏ）に示すように、ゲート電極１５ｇ、ソース電極１５ｓ及びドレイン電極１５ｄを形成する。ゲート電極１５ｇはゲート絶縁膜１４ｇ上に形成され、ソース電極１５ｓはコンタクトホール２６によって露出したソース側拡散領域１３ｓに接続するように形成され、ドレイン電極１５ｄはコンタクトホール２６によって露出したドレイン電極１５ｄに接続するように形成される。具体的には、図４（Ｎ）でゲート絶縁膜１４ｇやコンタクトホール２６を形成した後の全面に、例えば厚さ２００ｎｍのアルミニウム（Ａｌ）膜を蒸着した後、レジストパターンをフォトリソグラフィで形成した後にウェットエッチングでそのアルミニウム膜をパターニングして、ソース電極１５ｓ、ドレイン電極１５ｄ及びゲート電極１５ｇを所定パターンとなるように形成する。
【０１０４】
なお、ゲート電極１５ｇを形成するための電極材料は特に限定されず、アルミニウム、タングステン、タンタル、モリブデンのいずれかの金属、又はその金属を含む合金又は複合金属を好ましく用いることができる。また、耐熱性を向上させる目的で、アルミニウムを主原料とし、シリコン等の他元素を添加した金属材料も同様の効果を発揮するので、好ましく用いることができる。ゲート電極１５ｇ、ソース電極１５ｓ、ドレイン電極１５ｄの形成は、スパッタリング等の他の成膜プロセスにより形成することができる。
【０１０５】
次に、図７（Ｐ）に示すように、必要に応じて高圧水蒸気処理３０を行う。高圧水蒸気処理３０は、各電極（ゲート電極１５ｇ、ソース電極１５ｓ、ドレイン電極１５ｄ）を形成した後に行うことが好ましい。その理由は、電極材料を全面に形成した直後（すなわち各電極をエッチング形成する前）に行った場合には、その電極材料の材質にもよるが、電極材料が変質してエッチングが良好に行われない可能性があるためである。高圧水蒸気処理工程での処理条件は、１００℃を超え、３００℃未満の温度と、１気圧（０．１ＭＰａ）を超え、飽和蒸気圧以下の圧力とからなる雰囲気下で行うことが好ましい。この処理条件においては、圧力が２０気圧（２．０ＭＰａ）以下であることが特に好ましい。
【０１０６】
こうした高圧水蒸気処理は、ゲート絶縁膜１４ｇをスパッタリング法で形成した場合に特に有効である。すなわち、酸化ケイ素からなるゲート絶縁膜１４ｇは、スパッタリング法の成膜原理により３００℃を下回る温度で形成でき、しかもスパッタリング法では不純物の混入がほとんどないので、例えば耐熱性の低い安価なガラス基板やプラスチック基板を用いることができる。しかし、スパッタリング法で形成したゲート絶縁膜１４ｇは、化学量論組成からずれ易く、シリコン半導体膜１３との界面の欠陥密度が高くなり易いが、本発明における高圧水蒸気処理工程を適用することによって、水蒸気の酸化効果によって酸化ケイ素からなるゲート絶縁膜のダングリングボンドを終端でき、特に高い改質効果（トランジスタとしての移動度が高く、ゲート絶縁膜の界面準位密度が低い）が得られるという利点がある。
【０１０７】
最後に、図７（Ｑ）に示すように、素子全体を覆うように保護膜１８を形成する。保護膜１８としては、酸化ケイ素膜を好ましく挙げることができる。保護膜１８は、例えばＲＦマグネトロンスパッタリングにより、約２０ｎｍ程度の厚さで形成することが好ましい。こうして図１に示す実施形態の半導体装置１を製造することができる。
【０１０８】
以上説明したように、本発明の半導体装置の製造方法によれば、ポリシリコン半導体薄膜１３と絶縁膜１４ｇとからなる積層構造物２０をアイランド化する前に、絶縁膜前駆体１４’に紫外線を照射して絶縁膜１４を形成するので、絶縁膜前駆体１４’の下層には必ずポリシリコン半導体薄膜１３が存在している。そのため、絶縁膜前駆体１４’の下にあるポリシリコン半導体薄膜１３が紫外線の遮光膜となり、基材１０の紫外線劣化（変色や変形）を防ぐことができる。その結果、酸化ケイ素膜からなる絶縁膜１４の形成時に適用する紫外線照射によっても樹脂基板等に変色や変形を生じさせない。また、アイランド化した積層構造物２０の少なくとも側壁部分１７を絶縁性物質１６で覆うようにしたので、その後に形成する電極１５（主にゲート電極１５ｇ）が側壁部分１７の下層にあるポリシリコン半導体薄膜１３に接触するのを防ぐことができる。その結果、ゲートリーク電流が少ない正常なＴＦＴ特性が得られるという効果が得られる。こうした効果を奏する本発明においては、基材１０に変色や変形等の劣化がのない半導体装置１を製造することができるので、製造歩留まりがよく、高品位の半導体装置を得ることができる。そうした半導体装置１は、液晶ディスプレイや有機ＥＬディスプレイ等の表示装置のアクティブマトリックス駆動の薄膜トランジスタとして好ましく適用できる。
【０１０９】
［表示装置］
上記した本発明に係る半導体装置１を表示装置が有する表示素子部のアクティブ駆動素子として用いることにより、本発明に係る表示装置を構成することができる。表示素子部については、液晶表示素子、ＥＬ素子又は電気泳動素子とすることができ、それぞれ液晶表示装置、ＥＬ表示装置、電子ペーパーとすることができる。
【０１１０】
表示装置は、マトリクス状に配置された多数の半導体装置１（ＴＦＴ）を有し、ゲート電極１５ｇのゲートバスラインとソース電極１５ｓのソースバスラインが縦横に延びている。各半導体装置１のドレイン電極１５ｄには画素電極（表示電極）を介して出力素子が接続され、この出力素子は、液晶表示素子、ＥＬ素子又は電気泳動素子であり、出力素子毎の領域は、表示装置の画素を構成している。
【０１１１】
この例は本発明に係る表示装置の一例を示すものであり、本発明に係る半導体装置１を用いるものであれば、表示装置として一般的な他の態様にも本発明に係る半導体装置１を適用できる。
【実施例】
【０１１２】
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
【０１１３】
［実施例１：第１のルートを経由］
基材１０として厚さ０．５ｍｍのＰＥＮ樹脂基板を用い、その上に、下地膜１１として酸化ケイ素からなる厚さ５００ｎｍのバッファー膜（シリコン膜のレーザー結晶化時の熱ダメージからガラス基板を保護するための層）を例えばスパッタ法により形成し、その上に、スパッタ法により厚さ５０ｎｍのノンドープアモルファスシリコン膜１３ａを形成した。その後、全面にレーザー光（ＸｅＣｌエキシマレーザー、３００Ｈｚ発振、照射面でのエネルギー密度３２５ｍＪ／ｃｍ２、レーザーパルス幅２０ｎｓｅｃ）を照射してポリシリコン膜１３に変化させた。このポリシリコン膜１３の上にフォトリソグラフィによりイオン注入マスク２３として作用するイオン注入マスク２３を形成した後、イオン注入し（Ｐイオンを１０ｋｅＶの加速電圧で、５×１０１４イオン／ｃｍ２注入）、ポリシリコン膜１３の開口部をソース側拡散領域１３ｓ、ドレイン側拡散領域１３ｄとした。引き続いて、イオン注入マスク２３を除去した。
【０１１４】
イオン注入マスク２３を除去した後のポリシリコン膜１３の上方からＸｅＣｌエキシマレーザーを用い、パルス幅：３０ｎsec（ＦＷＨＭ）、エネルギー密度：２２５ｍＪ／ｃｍ２、室温の条件下でエネルギービーム２５を照射して活性化させた。この活性化工程は、イオン注入によってポリシリコン相からアモルファスシリコン相に変化してしまったソース側拡散領域１３ｓ及びドレイン側拡散領域１３ｄのシリコン膜をポリシリコン相に再結晶化させる工程である。
【０１１５】
その後、ポリシリコン膜１３上に、テトラメトキシシラン（ＴＭＯＳ）の１００％溶液をスピンコート法で厚さ２００ｎｍとなるように塗布して絶縁膜前駆体１４’を形成した。その後、絶縁膜前駆体１４’上から波長２００ｎｍ以下の光をＫｒ２エキシマランプで照射し、絶縁膜前駆体１４’の光励起反応を生じさせて高品位な酸化ケイ素膜からなる絶縁膜１４を形成した。
【０１１６】
次いで、図５（Ｉ）に示すように、パターン周囲の各辺のテーパー状傾斜面（傾斜角度４５°）をもつレジストパターン２８を形成し、その後、ドライエッチングによって、ポリシリコン半導体薄膜１３と絶縁膜１４とをアイランド化した。アイランド化は、まず絶縁膜１４をＣＦ４：４５ｓｃｃｍ、酸素：５ｓｃｃｍ、１００Ｗ、５Ｐａ、３分の条件でエッチングし、続いてポリシリコン半導体薄膜１３をＳＦ６ガス：５０ｓｃｃｍ、１００Ｗ、１０Ｐａ、３分の条件でドライエッチングして行った。次いで、エッチング条件を変更して、レジストパターン２８を部分アッシングした（酸素：５０ｓｃｃｍ、１００Ｗ、３Ｐａ、３分）。この部分アッシングにより、レジストパターン２８はアイランド化した積層構造物２０のエッジから後退してレジストパターン２８’となり、その結果として現れた積層構造物２０の周縁表面１９の幅Ｗ’は約３００ｎｍであった。
【０１１７】
次いで、アイランド化した積層構造物２０の全面を覆うように、酸化ケイ素からなる絶縁性物質１６をＲＦマグネトロンスパッタリング法で形成した。その後、レジストパターン２８’をリフトオフし、レジストパターン２８’が設けられた部分の絶縁性物質１６のみを除去した。こうして、積層構造物２０の側壁部分１７と、積層構造物２０のエッジ（周辺）から幅Ｗ約３００ｎｍだけ内方に入り込んだ周縁表面１９とを、絶縁性物質１６が連続して覆った中間構造物を得た。
【０１１８】
その後、その絶縁膜１４にフォトリソグラフィでコンタクトホール２６を形成し（フッ酸を用いたエッチング）、その後、アルミニウムからなる厚さ２００ｎｍの電極層をスパッタ法で形成し、フォトリソグラフィで各電極（ゲート電極１５ｇ、ソース電極１５ｓ、ドレイン電極１５ｄ）を形成した。その後、基板全体を５気圧（０．５ＭＰａ）・１５０℃の高圧水蒸気処理を６時間行って、実施例１の半導体装置を作製した。得られた半導体装置を構成するＰＥＮ樹脂基板には、黄変が生じておらず、樹脂基材の透過率も低下していなかった。
【０１１９】
［実施例２：第２のルートを経由］
実施例１において、ポリシリコン膜１３上に形成した絶縁膜前駆体１４’に紫外線を照射して絶縁膜１４を形成した後、図６（Ｉ）に示すようにテーパー状傾斜面を持たないレジストパターン２８を形成し、その後、ドライエッチングによって、ポリシリコン半導体薄膜１３と絶縁膜１４とをアイランド化した。アイランド化は、まず絶縁膜１４をＣＦ４：４５ｓｃｃｍ、酸素：５ｓｃｃｍ、１００Ｗ、５Ｐａ、３分の条件でエッチングし、続いてポリシリコン半導体薄膜１３をＳＦ６ガス：５０ｓｃｃｍ、１００Ｗ、１０Ｐａ、３分の条件でドライエッチングして行った。次いで、エッチング条件を変更して、レジストパターン２８を除去した。
【０１２０】
次いで、アイランド化した積層構造物２０の全面を覆うように、感光性の絶縁性物質１６（東京応化工業株式会社製、商品名「ＣＦＰＲ  ＣＬ−０１６Ｓ」等）を塗布法により形成した。その後、基材１０側から波長３６５ｎｍの露光光（１０ｍＪ／秒・ｃｍ２、６０秒）を照射し、露光光で照射された絶縁性物質１６と、その絶縁性物質１６を通って回り込んだ積層構造物２０の周縁表面１９とを露光した。現像液（アルカリ現像液）で現像し、露光光２９が当たった部分（側壁部分１７）及び露光光１９が回り込んで当たった部分（積層構造物２０の周縁表面１９）の絶縁性物質１６以外の部分を除去した。こうして、積層構造物２０の側壁部分１７と、積層構造物２０のエッジ（周辺）から幅Ｗ１００ｎｍだけ内方に入り込んだ周縁表面１９とを、絶縁性物質１６が連続して覆った中間構造物を得た。その後については、実施例１と同様にして、実施例２の半導体装置１を作製した。得られた半導体装置を構成するＰＥＮ樹脂基板にも、黄変が生じておらず、樹脂基材の透過率も低下していなかった。
【０１２１】
［対比実験例］
プラスチック基材１０をポリシリコン膜１３で遮光した場合（Ａ）と遮光しない場合（Ｂ）の対比実験を行った。プラスチック基板１０として、厚さ０．５ｍｍのＰＥＮ樹脂基板とポリイミド樹脂基板を用いた。
【０１２２】
（Ａ）それぞれの基板１０の全面に上記実施例１，２と同様にして、先ずアモルファスシリコンを膜１３ａを形成し、その後レーザーアニール２２してポリシリコン膜１３とした。次いで、そのポリシリコン膜１３上の全面に実施例１，２と同様にして絶縁膜前駆体１４’を形成し、その後紫外線を照射して酸化ケイ素膜からなる絶縁膜１４を形成した。紫外線照射は、波長１００〜５００ｎｍの高圧水銀ランプで、約１００〜２００ｍＷ／ｃｍ２、２時間の条件で照射した。
【０１２３】
（Ｂ）それぞれの基板１０の全面に、直接（ポリシリコン膜１３を形成しないで）、上記実施例１，２と同様にして絶縁膜前駆体１４’を形成し、その後、上記（Ａ）と同じ条件で紫外線を照射して酸化ケイ素膜からなる絶縁膜１４を形成した。
【０１２４】
ポリシリコン膜１３を設けた場合（Ａ）は、そのポリシリコン膜１３が遮光膜として作用し、ＰＥＮ樹脂基板には黄変が生じておらず、透過率測定で得られた透過率は低下していなかった。一方、ポリシリコン膜１３を設けなかった場合（Ｂ）は、ＰＥＮ樹脂基板には目視でも容易に確認できる黄変と変形（湾曲）が見られ、透過率も低下していた。こうした透過率の低下は、基材の透過率が必要とされる透過型液晶ディスプレイへの応用を困難にする。また、こうした基板の変形はその後のフォトリソ工程を困難にする。
【符号の説明】
【０１２５】
１  半導体装置
１０  基材
１１  下地膜
１３  ポリシリコン半導体薄膜（ポリシリコン膜）
１３ａ  アモルファスシリコン膜
１３ｓ  ソース側拡散領域
１３ｃ  チャネル領域
１３ｄ  ドレイン側拡散領域
１４  絶縁膜
１４’  絶縁膜前駆体
１４ｇ  ゲート絶縁膜
１５ｓ  ソース電極
１５ｇ  ゲート電極
１５ｄ  ドレイン電極
１６  絶縁性物質
１７  側壁部分
１８  保護膜
１９  周縁表面
２０  積層構造物
２２  レーザーアニール
２３  イオン注入マスク
２４  イオン注入
２５  エネルギービーム
２６  コンタクトホール
２７  紫外線
２８  レジストパターン
２８’  部分アッシング後のレジストパターン
２９  露光光
３０  高圧水蒸気処理
Ｗ  絶縁性物質が覆う積層構造物の周縁端部の幅
Ｗ’  部分アッシングでレジストパターンが後退した後の積層構造物の周縁表面の幅
θ  テーパー状傾斜面の角度
【図１】
2010287857.tif 000003
【図２】
2010287857.tif 000004
【図３】
2010287857.tif 000005
【図４】
2010287857.tif 000006
【図５】
2010287857.tif 000007
【図６】
2010287857.tif 000008
【図７】
2010287857.tif 000009