(57)【要約】【課題】本発明は、省電力モード処理の処理時間の短縮化を図った半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体に関する。【解決手段】ＡＳＩＣ２は、省エネモードへの移行時に、省エネモード時に電源の供給が停止される機能モジュール１１、１２のレジスタのパラメータ及びＰＣＩｅコントローラ１３のレジスタのパラメータを、ＡＳＩＣ２内のパラメータＤＭＡＣ１８によって、省エネモード時においても記憶内容を保持する不揮発性メモリ１７に転送して書き込み、省エネ復帰要因検知モジュール１５が省エネモードからの復帰要因を検知すると、パラメータＤＭＡＣ１８によって不揮発性メモリ１７のパラメータを機能モジュール１１、１２及びＰＣＩｅコントローラ１３のレジスタに転送して書き戻す。【選択図】          図１
2010211351.tif 000002
【特許請求の範囲】
【請求項１】
待機状態が所定の待ち時間継続すると主要各部への電源の供給を停止して消費電力を削減する省電力モードに移行し、所定の復帰要因が発生すると、電源の供給を再開して該省電力モードから復帰する機器に適用される半導体集積回路であって、
内部に有するパラメータ記憶手段に設定されるパラメータに応じてデータ処理を行うとともに前記省電力モード時に電源の供給が停止される電源停止対象機能モジュールと、
前記省電力モード時においても記憶内容を保持する省電力時対応記憶手段と、
前記復帰要因の発生を検知する復帰要因検知手段と、
前記電源停止対象機能モジュールの前記パラメータ記憶手段と前記省電力時対応記憶手段との間で前記パラメータを転送するパラメータ転送手段と、
前記省電力モードへの移行時に、前記パラメータ転送手段に前記電源停止対象機能モジュールの前記パラメータ記憶手段の前記パラメータを前記省電力時対応記憶手段に転送させて書き込ませるとともに、前記復帰要因検知手段が前記復帰要因を検知すると、該省電力時対応記憶手段の該パラメータを該電源停止対象機能モジュールの該パラメータ記憶手段に転送して書き戻させる転送制御手段と、
を備えていることを特徴とする半導体集積回路。
【請求項２】
前記半導体集積回路は、前記省電力モード時に電源の供給が継続される電源供給対象機能モジュールを備え、前記省電力時対応記憶手段は、前記電源供給対象機能モジュールに設けられていることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記パラメータ転送手段は、ＤＭＡによって前記パラメータ記憶手段と前記省電力時対応記憶手段との間で前記パラメータを転送することを特徴とする請求項１または請求項２記載の半導体集積回路。
【請求項４】
前記半導体集積回路は、内部に有するバスパラメータ記憶手段に設定されるバス制御用パラメータに基づいて高速シリアルバスのバス接続を制御するとともに省電力モード時に電源の供給が停止されるバス制御手段を備え、
前記パラメータ転送手段は、前記バス制御手段の前記バスパラメータ記憶手段と前記省電力時対応記憶手段との間のパラメータの転送を行い、
前記転送制御手段は、前記省電力モードへの移行時に、前記パラメータ転送手段に前記バス制御手段の前記バスパラメータ記憶手段の前記バス制御用パラメータを前記省電力時対応記憶手段に転送させて書き込ませるとともに、前記復帰要因検知手段が前記復帰要因を検知すると、該省電力時パラメータ記憶手段の該バス制御用パラメータを前記バスパラメータ記憶手段に転送して書き戻させることを特徴とする請求項１から請求項３のいずれかに記載の半導体集積回路。
【請求項５】
前記バス制御手段は、前記省電力モードからの復帰時に、前記高速シリアルバスのリンクが確立されると、前記転送制御手段に前記高速シリアルバスのリンクの確立を通知し、前記転送制御手段は、該リンク確立の通知を受け取ると、該高速シリアルバスの環境設定を行うことを特徴とする請求項４記載の半導体集積回路。
【請求項６】
前記パラメータ転送手段は、前記パラメータの書き込み及び書き戻しに利用する設定情報を記憶する不揮発性メモリを備えており、該不揮発性メモリの設定情報を用いて前記パラメータの書き込み及び書き戻しを行うことを特徴とする請求項１から請求項５のいずれかに記載の半導体集積回路。
【請求項７】
待機状態が所定の待ち時間継続すると主要各部への電源の供給を停止して消費電力を削減する省電力モードに移行し、所定の復帰要因が発生すると、電源の供給を再開して該省電力モードから復帰する機器に適用される半導体集積回路における省電力制御方法であって、
前記復帰要因の発生を検知する復帰要因検知処理ステップと、
内部に有するパラメータ記憶手段に設定されるパラメータに応じてデータ処理を行うとともに前記省電力モード時に電源の供給が停止される電源停止対象機能モジュールの該パラメータ記憶手段と前記省電力モード時においても記憶内容を保持する省電力時対応記憶手段との間で該パラメータを転送するパラメータ転送処理ステップと、
前記省電力モードへの移行時に、前記パラメータ転送処理ステップで前記電源停止対象機能モジュールの前記パラメータ記憶手段の前記パラメータを前記省電力時対応記憶手段に転送させて書き込ませるとともに、前記復帰要因検知処理ステップで前記復帰要因が検知されると、該省電力時対応記憶手段の該パラメータを前記電源停止対象機能モジュールの前記パラメータ記憶手段に転送して書き戻させる転送制御処理ステップと、
を有していることを特徴とする省電力制御方法。
【請求項８】
待機状態が所定の待ち時間継続すると主要各部への電源の供給を停止して消費電力を削減する省電力モードに移行し、所定の復帰要因が発生すると、電源の供給を再開して該省電力モードから復帰する機器に適用される半導体集積回路に搭載可能な省電力制御プログラムであって、
コンピュータに、
前記復帰要因の発生を検知する復帰要因検知処理と、
内部に有するパラメータ記憶手段に設定されるパラメータに応じてデータ処理を行うとともに前記省電力モード時に電源の供給が停止される電源停止対象機能モジュールの該パラメータ記憶手段と前記省電力モード時においても記憶内容を保持する省電力時対応記憶手段との間で前記パラメータを転送するパラメータ転送処理と、
前記省電力モードへの移行時に、前記パラメータ転送処理で前記電源停止対象機能モジュールの前記パラメータ記憶手段の前記パラメータを前記省電力時対応記憶手段に転送させて書き込ませるとともに、前記復帰要因検知処理で前記復帰要因が検知されると、該省電力時対応記憶手段の該パラメータを前記電源停止対象機能モジュールの前記パラメータ記憶手段に転送して書き戻させる転送制御処理と、
を実行させることを特徴とする省電力制御プログラム。
【請求項９】
請求項８記載の省電力制御プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体に関し、詳細には、省電力モードへの移行処理及び復帰処理の処理時間の短縮化を図った半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体に関する。
【背景技術】
【０００２】
複写装置、ファクシミリ装置、プリンタ装置、複合装置、スキャナ装置、コンピュータ等の情報処理装置は、通常、電源の投入後に、使用されずに待機状態となっている時間が多く、従来から、消費電力を削減するために、使用されずに一定時間が経過すると、ネットワークからの要求や動作要求操作等を検知する復帰検知部にのみ電源供給を行い、その他の各部への電源の供給を停止して消費電力を削減する省電力モードである省エネルギー（以下、適時に、省エネという。）モードを備えている。
【０００３】
そして、従来、このような省エネモードを備えた情報処理装置において、メインＣＰＵ（Central Processing Unit ）への電源の供給をも停止して、消費電力のより一層の削減を図った技術が提案されている（特許文献１参照）。この従来技術は、メインＣＰＵの他に、省エネモード復帰要因が発生した際にメインＣＰＵを起動させるサブＣＰＵを設けるとともに、省エネモードに入るときの復帰条件を記憶する不揮発性記憶媒体を設け、メインＣＰＵを含めた各部への電源の供給を停止する省エネモードに入るが、サブＣＰＵへの電源の供給は継続する。そして、この従来技術は、省エネモード復帰要因が発生すると、サブＣＰＵがメインＣＰＵを復帰させ、メインＣＰＵが、不揮発性記憶媒体の復帰条件を読み出して各部に復帰条件の設定を行って各部の立ち上げを行う。
【０００４】
また、近年、情報処理装置は、データ処理を行うのに複数の機能モジュールを搭載したＡＳＩＣ（Application Specific Integrated Circuit）等の半導体集積回路を搭載してメインＣＰＵ（Central Processing Unit ）の制御下で各種データ処理を行っている。
【０００５】
そこで、従来、図８に示すように、複写装置等の情報処理装置１００は、情報処理装置１００の各部を制御して情報処理装置１００としての機能を実行するメインＣＰＵ１０１及び各種データ処理を行うとともに省エネモード時に電源の供給停止を行うことのできる省エネルギー対応のＡＳＩＣ１０２を搭載するようになってきており、メインＣＰＵ１０１とＡＳＩＣ１０２は、ＰＣＩ（Peripheral Component Interconnect） Express（以下、ＰＣＩｅという。）バス１０３で接続されている。ＡＳＩＣ１０２は、複数（図８では、２つ）の機能モジュール１１１、１１２、ＰＣＩｅバス１０３とのインターフェイスであるＰＣＩｅコントローラ１１３、内蔵ＣＰＵ１１４、省エネ復帰要因検知モジュール１１５及び電源制御モジュール１１６等を搭載している。内蔵ＣＰＵ１１４は、メインＣＰＵ１０１の制御下で、ＡＳＩＣ１００内の各モジュール１１１、１１２、１１５、１１６及びＰＣＩｅコントローラ１１３の動作制御を行うとともに、省エネモード時にも電源が供給されて、省エネ復帰時の処理を行う。機能モジュール１１１、１１２は、それぞれ割り当てられた機能（例えば、読み取り画像の処理や印刷対象の画像処理装置の処理等）を行い、電源制御モジュール１１６は、各部への電源の供給制御を行う。省エネ復帰要因検知モジュール１１５は、省エネ復帰要因を検出して内蔵ＣＰＵ１１４に通知する。
【０００６】
すなわち、従来の情報処理装置１００は、待機状態で所定の待ち時間が経過すると、図９にハッチングで示すＣＰＵ１０１、ＡＳＩＣ１０２内の省エネ状態時には不要なモジュールである機能モジュール１１１、１１２及びＣＰＵ１０１とのインターフェイスであるＰＣＩｅコントローラ１１３への電源の供給を停止し、ハッチングの施されていない内蔵ＣＰＵ１１４、省エネ復帰要因検知モジュール１１５及び電源制御モジュール１１６にのみ電源を供給することで、消費電力の削減を図っている。
【０００７】
そして、このような従来の情報処理装置１００は、省エネモード時に、図１０に示すように、省エネ復帰要因検知モジュール１１５に、操作表示部からの操作信号、ネットワークからの応答要求信号等の何らかの復帰要因信号が入力されると、省エネ復帰要因検知モジュール１１５は、この復帰要因信号を検知して内蔵ＣＰＵ１１４に復帰要因検知割り込みを通知する。内蔵ＣＰＵ１１４は、電源制御モジュール１１６に、電源遮断領域の電源オン要求を通知し、電源制御モジュール１１６が、電源遮断領域（ＣＰＵ１０１、ＡＳＩＣ１０２内のＰＣＩｅコントローラ１１３及び機能モジュール１１１、１１２）の電源オン制御を実行する。ＣＰＵ１０１とＰＣＩｅコントローラ１１３の電源がオンされた後、ＰＣＩｅバス１０３でリンクトレーニングが行われ、リンクトレーニング後、ＣＰＵ１０１のコンフィグレーション（環境設定）が行われる。その後、ＣＰＵ１０１は、ＰＣＩｅコントローラ１１３のコンフィグレーションを行い、ＰＣＩｅコントローラ１１３のコンフィグレーションが完了すると、省エネモードに移行する際にＲＯＭ（Read Only Memory）に待避しておいた設定パラメータを、ＡＳＩＣ１０２内部の各機能モジュール１１１、１１２のレジスタに設定する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来技術にあっては、復帰速度を向上させる上で、改良の必要があった。すなわち、従来技術にあっては、図１１に示したように、内蔵ＣＰＵ１１４が電源制御モジュール１１５によってＡＳＩＣ１０１内の各部の電源をオンにさせるとともに、外部のＣＰＵ１０１の電源をオンにさせた後、ＣＰＵ１０１が自身のコンフィグレーション及びＰＣＩｅコントローラ１１３のコンフィグレーションを行った後、ＲＯＭに待避した設定パラメータをＡＳＩＣ１０２内の各機能モジュール１１１、１１２に設定する処理を行っている。すなわち、図１２に示すように、ＡＳＩＣ１０２の外部のＣＰＵ１０１のコンフィグレーション、ＰＣＩｅコントローラ１１３のコンフィグレーション及びＣＰＵ１０１による各機能モジュール１１１、１１２へのパラメータの設定を行う必要があり、このパラメータの設定は、画像形成装置等の画像処理装置においては、通常、数千のパラメータを設定することとなるとともに、ＲＯＭへのアクセスに時間を要するため、省エネモードから復帰する復帰処理に要する時間を短縮して、省エネモードへの移行と省エネモードからの復帰に要する処理時間を短縮化して、消費電力をより一層削減することが要望されている。また、省エネモードへの復帰処理をＣＰＵ１０１が行うと、この省エネ復帰処理でのパラメータの設定等にＣＰＵ１０１の処理が占有されて、ＣＰＵ１０１が他の処理を行うことができず、より一層省エネ復帰処理に時間を要するという問題があった。
【０００９】
そこで、本発明は、省電力モード処理の処理時間を適切に短縮することのできる半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明は、上記目的を達成するために、省電力モードへの移行時に、半導体集積回路に搭載されている機能モジュールのうち、内部に有するパラメータ記憶手段に設定されるパラメータに応じてデータ処理を行うとともに省電力モード時に電源の供給が停止される電源停止対象機能モジュールの該パラメータ記憶手段の該パラメータを、半導体集積回路内の転送処理で、省電力モード時においても記憶内容を保持する省電力時対応記憶手段に転送して書き込み、該省電力モードからの復帰要因が検知されると、該省電力時対応記憶手段の該パラメータを、半導体集積回路内の転送処理で、該電源停止対象機能モジュールの該パラメータ記憶手段に転送して書き戻すことを特徴としている。
【００１１】
また、本発明は、前記省電力モード時に電源の供給が継続される電源供給対象機能モジュールを備え、前記省電力時対応記憶手段が、前記電源供給対象機能モジュールに設けられていることを特徴としてもよい。
【００１２】
さらに、本発明は、内部に有するバスパラメータ記憶手段に設定されるバス制御用パラメータに基づいて高速シリアルバスのバス接続を制御するとともに省電力時に電源の供給が停止されるバス制御手段を備え、前記省電力モードへの移行時に、前記バス制御手段の前記バスパラメータ記憶手段の前記バス制御用パラメータを前記省電力時対応記憶手段に転送させて書き込み、前記復帰要因検知手段が前記復帰要因を検知すると、該記省電力時パラメータ憶手段の該バス制御用パラメータを前記バスパラメータ記憶手段に転送して書き戻すことを特徴としてもよい。
【発明の効果】
【００１３】
本発明によれば、電源停止対象機能モジュールのパラメータを、速やかな処理で省電力モードの間にも適切に保持して省電力モード復帰時に利用可能状態とすることができ、省電力モード処理の処理時間を適切に短縮することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施例を適用した画像処理装置の要部ブロック構成図。
【図２】第１実施例の情報処理装置における省エネモード移行処理の説明図。
【図３】第１実施例の情報処理装置における省エネモード時の要部ブロック構成図。
【図４】第１実施例の情報処理装置における省エネ復帰要因が入ったときの復帰処理の説明図。
【図５】第１実施例の情報処理装置における省エネ復帰処理の説明図。
【図６】第２実施例の情報処理装置の要部ブロック構成図。
【図７】第２実施例の情報処理装置のＰＣＩｅ用レジスタを明示した要部ブロック構成図。
【図８】従来の情報処理装置の要部ブロック構成図。
【図９】省エネモード時における従来の情報処理装置の要部ブロック構成図。
【図１０】従来の情報処理装置における省エネ復帰要因が入ったときの復帰処理の説明図。
【図１１】従来の情報処理装置における電源オン後の省エネ復帰処理の説明図。
【図１２】従来の情報処理装置における省エネ復帰処理の問題点の説明図。
【発明を実施するための形態】
【００１５】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００１６】
図１〜図５は、本発明の半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体の第１実施例を示す図であり、図１は、本発明の半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体の第１実施例を適用した情報処理装置１の要部ブロック構成図である。
【００１７】
図１において、情報処理装置１は、複合装置、複写装置等であり、画像処理用の半導体集積回路であるＡＳＩＣ（Application Specific Integrated Circuit）２とＣＰＵ３がＰＣＩｅ４で接続されているとともに、図示しないメモリ等を備えている。
【００１８】
ＡＳＩＣ２は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Video Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の省電力制御方法を実行する省電力制御プログラムを読み込んでＡＳＩＣ２内の図示しない不揮発性メモリや必要な各部の内部メモリ等に導入することで、後述する省電力制御方法を実行する半導体集積回路として構築されている。この省電力制御プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００１９】
ＡＳＩＣ２は、複数（図１では、２つ）の機能モジュール１１、１２、ＰＣＩｅコントローラ１３、内蔵ＣＰＵ１４、省エネ復帰要因検知モジュール１５、電源モジュール１６、不揮発性メモリ１７及びパラメータＤＭＡＣ（Direct Memory Access Controller ：ＤＭＡコントローラ）１８等を搭載している。
【００２０】
ＣＰＵ３は、図示しないメモリ内のプログラムに基づいて情報処理装置１としての処理を実行する。
【００２１】
ＰＣＩｅコントローラ（バス制御手段）１３は、内部レジスタ（バスパラメータ記憶手段）に設定されているパラメータ（バス制御用パラメータ）に基づいてＰＣＩｅバス４を利用したＡＳＩＣ２とＣＰＵ３等の外部との間のデータや制御信号の授受の制御を行う。
【００２２】
機能モジュール１１、１２は、内部にパラメータの設定されるレジスタ（パラメータ記憶手段）を備え、該レジスタに設定されるパラメータに基づいて処理対象のデータ（画像データ）に対して各種データ処理を行う。機能モジュール１１、１２は、省エネモード時に電源の供給が停止される電源停止対象機能モジュールである。
【００２３】
内蔵ＣＰＵ（転送制御手段）１４は、メインＣＰＵ３の制御下で、ＡＳＩＣ２内の各モジュール１１、１２、１５、１６及びＰＣＩｅコントローラ１３の動作制御を行うとともに、省エネモード時にも電源が供給されて、省エネ復帰時の処理を行う。
【００２４】
電源制御モジュール１６は、ＡＳＩＣ２内の各部に対する電源の供給制御を行い、省エネ復帰要因検知モジュール（復帰要因検知手段）１５は、省エネ復帰要因を検出して内蔵ＣＰＵ１４に通知する。
【００２５】
パラメータＤＭＡＣ（パラメータ転送手段）１８は、ライトＤＭＡＣ１８ｗとリードＤＭＡＣ１８ｒを備えており、機能モジュール１１、１２やＰＣＩｅコントローラ１３のレジスタと不揮発性メモリ１７との間のパラメータのＤＭＡ（Direct Memory Access）転送を行う。リードＤＭＡＣ１８ｒは、パラメータの読み取り対象の機能モジュール１１、１２、ＰＣＩｅコントローラ１３のレジスタや不揮発性メモリ１７からパラメータの読み出しを行い、ライトＤＭＡＣ１８ｗは、リードＤＭＡＣ１８ｒの読み出したパラメータを、書き込み対象の機能モジュール１１、１２、ＰＣＩｅコントローラ１３のレジスタや不揮発性メモリ１７にパラメータの書き込みを行う。
【００２６】
不揮発性メモリ（省電力時対応記憶手段）１７は、ＡＳＩＣ２、すなわち、情報処理装置１の電源がオフの状態、例えば、省エネモードに入った場合にも、記憶内容を保持するメモリ（例えば、フリップフロップを用いたＳＲＡＭ（Static ＲＡＭ ）等）である。
【００２７】
次に、本実施例の作用を説明する。本実施例の情報処理装置１は、そのＡＳＩＣ２が、省エネモード処理を速やかに行う。
【００２８】
すなわち、情報処理装置１は、待機状態で予め設定されている待ち時間が経過すると、主要各部への電源の供給を停止する省エネルギーモード（省エネモード）に移行する。
【００２９】
ＡＳＩＣ２は、この省エネモードへの移行時に、図２に矢印で示すように、まず、内蔵ＣＰＵ１４が、パラメータＤＭＡＣ１８を起動させ、パラメータＤＭＡＣ１８は、起動されると、リードＤＭＡＣ１８ｒが、機能モジュール１１、１２及びＰＣＩｅコントローラ１３のレジスタからレジスタ設定値であるパラメータを読み出して、ライトＤＭＡＣ１８ｗが、リードＤＭＡＣ１８ｗの読み出したパラメータを不揮発性メモリ１７に書き込む。なお、図２では、機能モジュール１１のパラメータを読み出して不揮発性メモリ１７に書き込む処理が矢印で示されている。
【００３０】
この場合、不揮発性メモリ１７に書き込むライト順番、リードする機能モジュール１１、１２及びＰＣＩｅコントローラ１３を選択する選択機能等の設定情報を、パラメータＤＭＡＣ１８の内部の不揮発性メモリに記憶していてもよい。また、省エネモードへの移行時に、機能モジュール１１、１２及びＰＣＩｅコントローラ１３のレジスタのパラメータを不揮発性メモリ１７に書き込むのではなく、パラメータを機能モジュール１１、１２、ＰＣＩｅコントローラ１３のレジスタに設定する際に、不揮発性メモリ１７にも書き込んで、常に、機能モジュール１１、１２、ＰＣＩｅコントローラ１３のレジスタのパラメータと不揮発性メモリ１７に格納されているパラメータの同期を取るようにして、省エネモードへの移行時には、パラメータの不揮発性メモリ１７への書き込み処理を省略して省エネモードに移行してもよい。
【００３１】
そして、情報処理装置１は、機能モジュール１１、１２のレジスタのパラメータ及びＰＣＩｅコントローラ１３のレジスタのパラメータを不揮発性メモリ１７へ書き込むと、図３にハッチングで示す部分への電源の供給を停止して、省エネモードに移行する。
【００３２】
この省エネモード状態において、図４に示すように、省エネ復帰要因検知モジュール１５に、操作表示部からの操作信号、ネットワークからの応答要求信号等の何らかの復帰要因信号が入力されると、省エネ復帰要因検知モジュール１５は、この復帰要因信号を検知して内蔵ＣＰＵ１４に復帰要因検知割り込みを通知する。内蔵ＣＰＵ１４は、復帰要因検知割り込みが入ると、図４に矢印で示すように、電源制御モジュール１６に、電源遮断領域への電源オン要求を通知し、電源制御モジュール１６が、電源遮断領域（ＣＰＵ３、ＡＳＩＣ２内のＰＣＩｅコントローラ１３及び機能モジュール１１、１２）への電源オン制御を実行する。ＣＰＵ１０１とＰＣＩｅコントローラ１１３の電源がオンされると、ＰＣＩｅバス１０３でリンクトレーニングが行われる。
【００３３】
その後、図５に示すように、内蔵ＣＰＵ１４が、パラメータＤＭＡＣ１８に起動指示を出し、パラメータＤＭＡＣ１８は、リードＤＭＡＣ１８ｒによって不揮発性メモリ１７から各機能モジュール１１、１２及びＰＣＩｅコントローラ１３のパラメータを読み出して、ライトＤＭＡＣ１８ｗによって、順次各機能モジュール１１、１２のレジスタ及びＰＣＩｅコントローラ１３のレジスタにパラメータを書き込む。このとき、ＰＣＩｅバス４は、リトレーニングを行い、また、ＣＰＵ３は、コンフィグレーションを並行して実行する。なお、図５では、不揮発性メモリ１７から読み出したパラメータを機能モジュール１１に書き込む処理が矢印で示されている。
【００３４】
ＰＣＩｅコントローラ１３から内蔵ＣＰＵ１４にＰＣＩｅバス４が開通したこと（リンクアップしたこと）の通知があると、内蔵ＣＰＵ１４は、ＰＣＩｅコントローラ１３のコンフィグレーション（環境設定）を実行して省エネ復帰処理を完了する。
【００３５】
このように、本実施例の情報処理装置１のＡＳＩＣ２は、省エネモード（省電力モード）への移行時に、省エネモード時に電源の供給が停止される機能モジュール１１、１２のレジスタのパラメータ及びＰＣＩｅコントローラ１３のレジスタのパラメータを、ＡＳＩＣ２内のパラメータＤＭＡＣ１８によって、省エネモード時においても記憶内容を保持するＡＳＩＣ２内の不揮発性メモリ１７に転送して書き込み、省エネモードからの復帰要因が検知されると、パラメータＤＭＡＣ１８によって、不揮発性メモリ１７のパラメータを機能モジュール１１、１２及びＰＣＩｅコントローラ１３のレジスタに転送して書き戻している。
【００３６】
したがって、電源停止対象機能モジュールである機能モジュール１１、１２のレジスタのパラメータ及びＰＣＩｅコントローラ１３のレジスタのパラメータを、速やかな処理で省電力モードの間にも適切に保持して省電力モード復帰時に利用可能状態とすることができ、省電力モード処理の処理時間を適切に短縮することができる。
【００３７】
また、本実施例の情報処理装置１のＡＳＩＣ２は、パラメータＤＭＡＣ１８が、ＤＭＡによって機能モジュール１１、１２のレジスタ及びＰＣＩｅコントローラ１３のレジスタと不揮発性メモリ１７との間でパラメータを転送処理を行っている。
【００３８】
したがって、パラメータの転送処理をより一層速やかにかつ適切に行うことができ、省電力モード処理の処理時間をより一層短縮することができる。
【００３９】
さらに、本実施例の情報処理装置１のＡＳＩＣ２は、内部レジスタに設定されるバス制御用のパラメータに基づいて高速シリアルバスであるＰＣＩｅバス４のバス接続を制御するとともに省エネモード時に電源の供給が停止されるＰＣＩｅコントローラ１３を備え、省エネモードへの移行時に、ＰＣＩｅコントローラ１３の内部レジスタのバス制御用パラメータを不揮発性メモリ１７に転送させて書き込み、省エネ復帰要因検知モジュール１５が復帰要因を検知すると、不揮発性メモリ１７の該バス制御用パラメータをＰＣＩｅコントローラ１３の内部レジスタに転送して書き戻している。
【００４０】
したがって、ＰＣＩｅコントローラ１３のレジスタのパラメータを、速やかな処理で省電力モードの間にも適切に保持して省電力モード復帰時に利用可能状態とすることができ、省電力モード処理の処理時間を適切に短縮することができる。
【００４１】
また、本実施例の情報処理装置１のＡＳＩＣ２は、ＰＣＩｅコントローラ１３が、省エネモードからの復帰時に、ＰＣＩｅバス４のリンクが確立されると、内蔵ＣＰＵ１４にＰＣＩｅバス４のリンクの確立を通知し、内蔵ＣＰＵ１４が、該リンク確立の通知を受け取ると、ＰＣＩｅバス４の環境設定を行っている。
【００４２】
したがって、ＰＣＩｅバス４の環境設定（コンフィグレーション）を適切かつ速やかに行うことができ、省エネ復帰処理をより一層速やかにかつ適切に行うことができる。
【００４３】
さらに、本実施例の情報処理装置１のＡＳＩＣ２は、パラメータＤＭＡＣ１８が、パラメータの書き込み及び書き戻しに利用する設定情報を記憶する不揮発性メモリを備えたものとし、この不揮発性メモリの設定情報を用いてパラメータの書き込み及び書き戻しを行ってもよい。
【００４４】
このようにすると、パラメータの転送をより一層高速に行うことができ、省エネ移行時間及び省エネ復帰時間をより一層短縮することができる。
【実施例２】
【００４５】
図６及び図７は、本発明の半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体の第２実施例を適用した情報処理装置２０の要部ブロック構成図である。
【００４６】
図６において、情報処理装置２０は、半導体集積回路としてのＡＳＩＣ２１、ＣＰＵ２２、ＭＣＨ（Memory Controller Hub）２３及びメモリ２４等を備えており、ＡＳＩＣ２１とＭＣＨ２３とがＰＣＩｅ２５で接続されている。
【００４７】
ＡＳＩＣ１０は、複数（図６では、２つ）の機能モジュール３１、３２、アービタ３３及びＰＣＩｅ  Ｉ／Ｆ（インターフェイス）３４等を備えており、機能モジュール３１、アービタ３３及びＰＣＩｅ  Ｉ／Ｆ３４は、省エネモード時に電源の供給が停止される電源停止領域部３５であって、機能モジュール３２は、省エネモード時にも電源の供給が行われる電源供給領域部３６である。
【００４８】
機能モジュール３１は、画像データ用のリードＤＭＡＣ４１とライトＤＭＡＣ４２、パラメータ用のリードＤＭＡＣ４３とライトＤＭＡＣ４４、画像処理部４５、セレクタ４６及びＳＲＡＭ（Static ＲＡＭ ）４８等を有し、機能モジュール３２は、リードＤＭＡＣ５１、ライトＤＭＡＣ５２、データ処理部５３、セレクタ５４、５５及びバッファ５６等を有している。
【００４９】
ＡＳＩＣ２１は、そのアービタ３３が機能モジュール３１、３２の各ＤＭＡＣ４１〜４４、５１、５２からのライトリクエスト及びリードリクエストを調停して、ＰＣＩｅ  Ｉ／Ｆ３４に渡し、ＰＣＩｅ  Ｉ／Ｆ３４は、ライトリクエスト及びリードリクエストをＰＣＩｅバス２５を経由させてＭＣＨ２３に送って、ＣＰＵ２２がＭＣＨ２３に接続されているメモリ２４にアクセスさせる。
【００５０】
ＰＣＩｅ  Ｉ／Ｆ３４は、アービタ３３からのリクエストを受け付けてＰＣＩｅバス２５を経由させてＭＣＨ２３に渡し、ＰＣＩｅバス２５を経由してＭＣＨ２３から送られてくるデータをアービタ３３に渡す。
【００５１】
また、ＭＣＨ２３は、ＣＰＵ２２とメモリ２４及びＡＳＩＣ２１とのＰＣＩｅ接続を行う。
【００５２】
機能モジュール３１は、リードＤＭＡＣ４１によってメモリ２４から画像データを読み出して画像処理部４５へ渡し、画像処理部４５で適宜の画像処理の行われた画像データをライトＤＭＡＣ４２によって再度メモリ２４に書き戻す。また、機能モジュール３１は、リードＤＭＡＣ４３によって画像処理で使用するパラメータ（ＬＵＴ（Look Up Table）等）をメモリ２４から読み出してＳＲＡＭ４８に転送し、また、ライトＤＭＡＣ４４によってＳＲＡＭ４８側からメモリ２４にパラメータを書き込む。
【００５３】
機能モジュール３２は、データ処理部５３でデータを処理をする際に、バッファ５６を使用し、バッファ５６は、フリップフロップで構成されていてもよいし、ＳＲＡＭで構成されていてもよい。
【００５４】
次に、本実施例の作用を説明する。本実施例の情報処理装置２０は、省エネモードに移行する際に電源停止領域部３５の機能モジュール３１のＳＲＡＭ４８に設定されているパラメータを電源供給領域部３６の機能モジュール３２のバッファ５６に転送して書き込み、省エネモード復帰時に、バッファ５６からＳＲＡＭ４８に転送して書き戻す。
【００５５】
すなわち、情報処理装置２０は、待機状態で予め設定されている待ち時間が経過すると、主要各部への電源の供給を停止する省エネモードに移行する。
【００５６】
ＡＳＩＣ２１は、この省エネモードへの移行時に、ＣＰＵ２２が、電源停止領域部３５の機能モジュール３１内のパラメータ用ライトＤＭＡＣ４４を起動し、ライトＤＭＡＣ４４によってＳＲＡＭ４８内のパラメータを、電源供給領域部３６の機能モジュール３２内のバッファ５６に転送させて書き込む。
【００５７】
そして、省エネモードにおいては、情報処理装置２０は、ＣＰＵ２２、ＭＣＨ２３及びＡＳＩＣ２１の電源停止領域部３５への電源の供給を停止して、消費電力を削減する。情報処理装置２０は、この省エネモードにおいても、ＡＳＩＣ２１の機能モジュール３２の電源供給領域部３６に対しては、電源の供給を継続する。したがって、バッファ５６に書き込まれた機能モジュール３１用のパラメータは、消去されることなく、保持される。
【００５８】
その後、省エネ復帰要因が発生して、電源の供給が行われると、ＣＰＵ２２は、機能モジュール３１内のパラメータ用リードＤＭＡＣ４３を起動し、機能モジュール３２のバッファ５６に省エネモード移行時に転送したパラメータを読み出させて機能モジュール３１のＳＲＡＭ４８に転送させて書き込む。
【００５９】
したがって、高速で動作する半導体集積回路であるＡＳＩＣ２１内で、パラメータの転送保持及び再設定を行い、省エネ状態への移行及び復帰の省エネモード処理を高速に行うことができる。
【００６０】
なお、バッファ５６が、リテンションフリップフロップで構成されていると、ＡＳＩＣ２１の電源の供給が全て停止される場合にも、機能モジュール３１のＳＲＡＭ４８のパラメータを、機能モジュール３２のバッファ５６に待避させて、復帰時に、再設定することができる。また、機能モジュール４７のＳＲＡＭをリテンションフリップフロップで実装する仕様にすると、ダイサイズ（die size）が大きくなり、半導体集積回路であるＡＳＩＣ２１のチップ単価が高くなるが、バッファ５６をリテンションフリップフロップとすることで、小サイズで安価なものとすることができる。
【００６１】
また、機能モジュール３１のパラメータ用として設けられているリードＤＭＡＣ４３とライトＤＭＡＣ４４の設定情報を格納する設定情報格納部を、リテンションフリップフロップで実装してもよい。
【００６２】
このようにすると、省エネモード時に、機能モジュール３１への電源供給が停止されても、設定情報格納部の設定情報を保持することができ、省エネ復帰時に、ＣＰＵ２２から設定情報を送って起動をかける必要がなく、復帰処理をより一層高速化することができる。
【００６３】
なお、上記説明では、ＣＰＵ２２からパラメータ用のＤＭＡＣ４３、４４を起動させることによって、省エネモード移行時の機能モジュール３１のＳＲＡＭ４８から機能モジュール３２のバッファ５６へのパラメータの転送、省エネ復帰時の機能モジュール３２のバッファ５６に保管されていたパラメータの機能モジュール３１のＳＲＡＭ４８への書き戻しを行っているが、ＰＣＩｅバス２５のリンクの状態をトリガとして、ハード的に行ってもよい。
【００６４】
すなわち、ＰＣＩｅ  Ｉ／Ｆ３４は、図７に示すように、ＰＣＩｅバス２５のＬＴＳＳＭ（Link Training and Status State Machine）の状態を示すレジスタ３４ａを有しており、ＬＴＳＳＭレジスタ３４ａの内容によってＰＣＩｅバス２５のリンク（Ｌｉｎｋ）状態を知ることができる。そして、ＰＣＩｅバス２５は、ＣＰＵ２２が介在しない、リンク（Ｌｉｎｋ）の省エネ状態への遷移として、Ｌ０ｓ、Ｌ１（ＡＳＰＭ）というモードを持っている。このＡＳＰＭ（Active State Power Management）機能は、ＰＣＩｅの基本仕様として定義されたリンク層の積極的省電力を可能とする機能である。
【００６５】
そこで、情報処理装置２０は、ＰＣＩｅ  Ｉ／Ｆ３４が、ＬＴＳＳＭレジスタ３４ａの内容によって、ＰＣＩｅバス２５のリンクが省エネ状態へ遷移したことを確認すると、機能モジュール３２のパラメータ用のライトＤＭＡＣ４４に対して起動コマンドを発行し、ライトＤＭＡＣ４４が、ＳＲＡＭ４８のパラメータを機能モジュール３２のバッファ５６へ転送して書き込む。情報処理装置２０は、その後、電源停止領域部３５への電源の供給を停止する。
【００６６】
また、情報処理装置２０は、省エネ復帰時に、電源停止領域部３５への電源の供給が再開されて、ＰＣＩｅ  Ｉ／Ｆ３４が、ＬＴＳＳＭレジスタ３４ａの内容によって、ＰＣＩｅバス２５のリンクがＬ０ｓ、Ｌ１（ＡＳＰＭ）状態から復帰したことをトリガとして、機能モジュール３２のパラメータ用のリードＤＭＡＣ４３に対して起動コマンドを発行し、リードＤＭＡＣ４３が、機能モジュール３２のバッファ５６に待避されているパラメータをＳＲＡＭ４８に転送して再設定する。
【００６７】
このようにＰＣＩｅの規格に則ってＣＰＵ２２が介在しない電力制御に合わせて、機能モジュール３１のＳＲＡＭ４８から機能モジュール３２のバッファ５６へのパラメータの待避とバッファ５６からＳＲＡＭ４８へのパラメータの再設定を行うと、より一層短時間にパラメータの待避と再設定を行うことができ、省エネモードへの移行時間及び省エネモードからの復帰処理をより一層短時間で行うことができる。
【００６８】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６９】
本発明は、省エネ移行時にパラメータを待避させ、省エネ復帰時にパラメータを速やかに復帰させて省エネ処理の時間短縮を行うＡＳＩＣ等の半導体集積回路、該半導体集積回路を搭載する情報処理装置、省電力制御方法、省電力制御プログラム及び記録媒体に利用することができる。
【符号の説明】
【００７０】
１  情報処理装置
２  ＡＳＩＣ
３  ＣＰＵ
４  ＰＣＩｅ
１１、１２  機能モジュール
１３  ＰＣＩｅコントローラ
１４  内蔵ＣＰＵ
１５  省エネ復帰要因検知モジュール
１６  電源モジュール
１７  不揮発性メモリ
１８  パラメータＤＭＡＣ
１８ｗ  ライトＤＭＡＣ
１８ｒ  リードＤＭＡＣ
２０  情報処理装置
２１  ＡＳＩＣ
２２  ＣＰＵ
２３  ＭＣＨ
２４  メモリ
２５  ＰＣＩｅ
３１、３２  機能モジュール
３３  アービタ
３４  ＰＣＩｅ  Ｉ／Ｆ
３４ａ  ＬＴＳＳＭレジスタ
３５  電源停止領域部
３６  電源供給領域部
４１  リードＤＭＡＣ
４２  ライトＤＭＡＣ
４３  リードＤＭＡＣ
４４  ライトＤＭＡＣ
４５  画像処理部
４６  セレクタ
４８  ＳＲＡＭ
５１  リードＤＭＡＣ
５２  ライトＤＭＡＣ
５３  データ処理部
５４、５５  セレクタ
５６  バッファ
【先行技術文献】
【特許文献】
【００７１】
【特許文献１】特開平８−２５４９２２号公報
【図１】
2010211351.tif 000003
【図２】
2010211351.tif 000004
【図３】
2010211351.tif 000005
【図４】
2010211351.tif 000006
【図５】
2010211351.tif 000007
【図６】
2010211351.tif 000008
【図７】
2010211351.tif 000009
【図８】
2010211351.tif 000010
【図９】
2010211351.tif 000011
【図１０】
2010211351.tif 000012
【図１１】
2010211351.tif 000013
【図１２】
2010211351.tif 000014