(57)【要約】【課題】保持する対象試料の損傷、および対象試料の汚染を抑制するとともに、保持する対象試料を、比較的大きな吸着力で安定して吸着保持する。【解決手段】静電気力によって試料を吸着して保持する試料保持具であって、基体と、前記基体の一方主面に設けられた電極層とを有し、前記電極層の表面が、Ｓｉを主成分とする半導電性膜によって被覆されていることを特徴とする試料保持具を提供する。【選択図】  図１
2010109105.tif 000002
【特許請求の範囲】
【請求項１】
試料を吸着して保持する試料保持具であって、
基体と、
前記基体の一方主面に設けられた電極層とを有し、
前記電極層の表面が、半導電性膜によって被覆されていることを特徴とする試料保持具。
【請求項２】
前記半導電性膜は、アモルファスＳｉからなることを特徴とする請求項１記載の試料保持具。
【請求項３】
前記半導電性膜の表面抵抗が、１０６〜１０１２（Ω／□）であることを特徴とする請求項１または２に記載の試料保持具。
【請求項４】
前記基体から突出して設けられた支持部を備え、
前記支持部の突出端が、前記半導電性膜の表面よりも、前記基体の前記一方主面から突出していることを特徴とする請求項１〜３のいずれかに記載の試料保持具。
【請求項５】
前記基体は誘電体からなり、かつ前記支持部は導電性を有し、
前記支持部は、前記基体の前記一方主面から他方主面に向けて形成された貫通孔に挿通されて、前記他方主面の側に配された他方電極と電気的に接続していることを特徴とする請求項１〜４のいずれかに記載の試料保持具。
【請求項６】
前記基体はセラミックスからなることを特徴とする請求項１〜５のいずれかに記載の試料保持具。
【請求項７】
前記アモルファスＳｉ膜は、ＣＶＤ法によって成膜されていることを特徴とする請求項１〜６のいずれかに記載の試料保持具。
【請求項８】
請求項１〜７のいずれかに記載の試料保持具と、
前記試料保持具を移動させる移動機構と、を備えて構成された搬送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハやガラス基板等の試料を保持する試料保持具、および搬送装置に関する。
【背景技術】
【０００２】
半導体装置や液晶表示装置等の製造工程では、半導体ウエハやガラス基板等の対象試料を試料保持具によって保持し、エッチング装置や成膜装置内を搬送する必要がある。エッチング装置や成膜装置の真空チャンバ内部等、真空吸着機構が使用できない状態における試料保持には、静電作用を利用して試料を吸着保持する静電チャックが広く用いられている。静電チャックは、吸着方式の違いによって、クーロン力型と、ジョンソン・ラベック力型との、２つの吸着方式に大きく分類される。クーロン力型の静電チャックは、誘電層として絶縁材料を使用し、電極と被処理体との間に誘起された電荷により生じるクーロン力（静電吸着力）を用いて、被処理体を吸着する。一方、ジョンソン・ラベック力型の静電チャックは、誘電層にわずかに導電性を付与し、該誘電層内での電荷移動により生じるジョンソン・ラベック力を用いて、被処理体を吸着する。いずれの吸着方式の静電チャックにおいても、その誘電層には、耐熱性、耐プラズマ性、強度特性等に優れていることから、一般に、セラミックスが用いられており、特に、耐食性に優れたアルミナ系セラミックスが多用されている。
【０００３】
従来のジョンソン・ラベック力を利用する静電チャックは、本来絶縁材料であるＡｌ２Ｏ３に、第２成分として金属酸化物等を添加されることで、導電性が付与されている。これら金属酸化物の添加はＡｌ２Ｏ３材の特徴である高い機械的特性（強度・硬度）、熱伝導性、耐薬品性、耐プラズマ性を低下させる要因となり、また半導体ウエハ等の試料表面の金属汚染の要因の１つともなっていた。例えば、下記非特許文献１には、かかる課題を解決するために、Ａｌ２Ｏ３粒子にＳｉＣ超微粒子を混合させた複合材料を、静電チャックに用いる例が記載されている。また、下記特許文献１には、セラミックス粒子の脱離によるパーティクル発生を抑制するために、セラミックス材に代えて、特定の添加剤を添加したシリカガラス材を用いた静電チャックが提案されている。
【非特許文献１】“高純度アルミナ-SiC超微粒子複合材料静電チャックの特性”、［online］、［平成２０年１０月２０日検索］、インターネット〈URL：www.socnb.com/report/ptech/1999p79.pdf〉
【特許文献１】特開２００８−３５５９０号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
非特許文献１に記載の静電チャックでは、ウエハ等の対象試料と接触する静電チャックの表面の硬度が比較的高く、単結晶Ｓｉウエハ等の対象試料表面に、傷等の損傷が比較的生じやすいという問題があった。また、非特許文献１に記載の静電チャックにおいても、例えば単結晶Ｓｉ等のウエハがＡｌ２Ｏ３やＳｉＣによって汚染される可能性があった。同様に、特許文献１記載の静電チャックでは、単結晶Ｓｉ等のウエハが、シリカガラスやその他の不純物によって汚染され易いといった問題があった。本願発明は、かかる課題を解決することを目的になされたものである。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明は、静電気力によって試料を吸着して保持する試料保持具であって、基体と、前記基体の一方主面に設けられた電極層とを有し、前記電極層の表面が半導電性膜によって被覆されていることを特徴とする試料保持具を提供する。また、半導電性を有するとは、表面抵抗が１０５Ω／□以上１０１４Ω／□未満のことをいう。
【０００６】
なお、前記半導電性膜は、アモルファスＳｉからなることが好ましい。
【０００７】
また、前記半導電性膜の表面抵抗が、１０６〜１０１２（Ω／□）であることが好ましい。この表面抵抗は、ＡＮＳＩ（American National Standards Institute：米国規格協会）／ＥＩＡ５４１に規定されている静電気拡散性の範囲と概ね一致しており、帯電の減衰時間に関して良好な結果をもたらす。表面抵抗値が１０６〜１０１２の半導電性膜の場合には減衰時間が１０秒以下と好ましい結果が得られるのに対して、表面抵抗値が１０１２よりも大きい半導電性膜の場合には１００秒程度かかってしまい好ましくない。なお、帯電の減衰時間は、膜の裏面に電極を形成して、その電極に所定の電圧を印加して、印加終了後の電位が元の電位に戻る時間を計測することにより評価している。
【０００８】
また、前記基体から突出して設けられた支持部を備え、前記支持部の突出端が、前記半導電性膜の表面よりも、前記基体の前記一方主面から突出していることが好ましい。
【０００９】
また、前記基体は誘電体からなり、かつ前記支持部は導電性を有し、前記支持部は、前記基体の前記一方主面から他方主面に向けて形成された貫通孔に挿通されて、前記他方主面の側に配された他方電極と電気的に接続していることが好ましい。
【００１０】
また、前記基体はセラミックスからなることが好ましい。
【００１１】
また、前記アモルファスＳｉ膜は、ＣＶＤ法によって成膜されていることが好ましい。
【００１２】
本発明は、また、上述の試料保持具と、前記試料保持具を移動させる移動機構と、を備えて構成された搬送装置を、併せて提供する。
【発明の効果】
【００１３】
本願発明によれば、保持する対象試料の損傷、および対象試料の汚染を抑制するとともに、保持する対象試料を、比較的大きな吸着力で安定して吸着保持することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の試料保持具の一実施形態である静電チャック１０を用いて構成される、ウエハ吸着機構について説明する図であり、（ａ）は概略上面図、（ｂ）は（ａ）のＸ−Ｘ線断面図である。図１では、静電チャック１０によって、対象試料である単結晶Ｓｉウエハ１１を吸着保持した状態を示している。
【００１５】
静電チャック１０は、基体１と、基体１の一方主面１ａに設けられた第１電極層４と、第１電極層４の表面を被覆するアモルファスＳｉ膜３と、基体１の他方主面１ｂに設けられた第２電極層５と、基体１の一方主面１ａから突出して設けられた支持部２とを備えている。ウエハ吸着機構は、静電チャック１０と、電圧印加手段２０とを有して構成されている。
【００１６】
基体１は誘電部材からなり、本実施形態では、例えばＡｌ２Ｏ３を主成分とするセラミックス焼結体によって構成されている。第１電極層４および第２電極層５は、例えばＴｉやＣｕ等の導電性材料からなり、例えばスパッタリング等の公知の成膜方法によって、基体１の表面に成膜されて形成されている。本実施形態の第１電極層４および第２電極層５は、いずれも、例えば１〜５μｍ程度の厚みとされている。
【００１７】
第１電極層４および第２電極層５は、電圧印加手段２０と電気的に接続される電極部４Aおよび５Bを備えている。第１電極層４および第２電極層５は、各電極部がこの電圧印加手段と接続され、第１電極層４および第２電極層５は、それぞれ異なる電位に設定される。電圧印加手段は、直流電圧源など公知の電圧印加手段であればよい。
【００１８】
第１電極層４は、基体１の一方主面１aの一部、より具体的には、保持対象試料である単結晶Ｓｉウエハ１１に対向する領域に、比較的広い面積で設けられている。基体１には、第１電極層４の周辺に、基体１を一方主面１ａの側から他方主面１ｂの側に貫通する貫通孔１３が設けられている。貫通孔１３には、例えばＴｉやＣｕからなる、導電性を有する支持部材２の一部が挿通されており、支持部材２は、例えば導電性接着剤やロウ付け等によって、基体１に接続固定されている。支持部材２は、基体１の他方主面１ｂの側において、第２電極層５と電気的に接続されており、第２電極層５と同電位にされている。
【００１９】
第１電極層４の表面を被覆するアモルファスＳｉ膜３は、例えばＣＶＤ法等の公知の手法を用いて形成されている。アモルファスＳｉ膜３の膜厚や、電気抵抗率および表面抵抗の大きさなどは、例えばＣＶＤ法等の成膜条件を調整することで、比較的高い精度で調整することができる。アモルファスＳｉ膜３は、例えば膜厚が５〜５０μｍとされ、表面抵抗は１０６〜１０１２（Ω／□）と比較的低い値とされている。なお、表面抵抗の大きさは、例えば、ＪＩＳ  Ｋ６２７１にて規定される二重リング電極法によって測定すればよい。なお、アモルファスＳｉ膜の表面抵抗の値は、上記範囲に限定されない。このようにアモルファスＳｉ膜３は、半導電性を有し、第１電極層４と同電位とされている。
【００２０】
本実施形態の静電チャック１０では、アモルファスＳｉ膜３は、第１電極層４のみでなく、基体１の一方主面１ａ全体を被覆している。静電チャック１０では、アモルファスし層３によってＡｌ２Ｏ３等のセラミックス粒子の脱離が抑制されており、パーティクルが比較的発生し難い。
【００２１】
本実施形態の静電チャック１０では、支持部２の突出端２Ａが、アモルファスＳｉ膜３の表面に対し、基体１の一方主面１ａからより離間した位置にある。静電チャック１０では、アモルファスＳｉ膜３の表面と支持部２の突出端２Ａとの、基体の１の一方主面１ａに垂直な方向に沿った離間距離Ｘが、支持部２の突出端２Ａに単結晶Ｓｉウエハ１１を載置した状態で、アモルファスＳｉ膜３の表面と単結晶Ｓｉウエハ１１とが離間するに充分な距離とされている。すなわち、静電チャック１０では、この離間距離Ｘが、基体１の一方主面１ａの側を上向として、支持部２の突出端２Ａに単結晶Ｓｉウエハ１１を載置した場合の、単結晶Ｓｉウエハ１１の自重による撓みの大きさ以下とされている。
【００２２】
図２は、静電チャック１０による、単結晶Ｓｉウエハ１１の吸着状態について説明する図である。より具体的には、基体１の一方主面１ａの側を上向として、支持部２の突出端２Ａに単結晶Ｓｉウエハ１１を載置し、第１電極層４の電位Ｖ１、第２電極層５の電位をＶ２（本実施形態ではグランド）に設定した状態を示している。なお、電位Ｖ１と電位Ｖ２との電位差の大きさをＶ（Ｖ１−Ｖ２＝Ｖ）とする。
【００２３】
第２電極層５は、支持部２と電気的に接続されており、支持部２の電位および突出端２Ａに載置された単結晶Ｓｉウエハ１１の電位もＶ２とされている。また、第１電極層４の表面を被覆する半導電性のアモルファスＳｉ膜３の電位もＶ１とされる。静電チャック１０では、電位Ｖ２とされた単結晶Ｓｉウエハ１１と、電位Ｖ１とされた第１電極層４と、の間でクーロン力（静電吸着力）が発生する。静電チャック１０では、単結晶Ｓｉウエハ１１とアモルファスＳｉ膜３の表面とが離間した状態で、単結晶Ｓｉウエハ１１とアモルファスＳｉ膜３との間（離間距離Ｘ１）に生じたこのクーロン力によって、単結晶Ｓｉウエハ１１を吸着保持する。
【００２４】
例えば、シリカガラスなどの絶縁膜で第１電極層４を被覆した場合、絶縁膜の電位は第１電極層４と同電位とはならず、比較的大きく離間した第１電極層４と単結晶Ｓｉウエハ１1との間（図２に示す離間距離Ｘ２に対応）で、電位差Ｖに応じたクーロン力が生じる。一方、本実施形態の静電チャック１０では、第１電極層４を被覆するアモルファスＳｉ膜３が半導電性を有するので、第１電極層４を被覆するアモルファスＳｉ膜３と、保持対象試料である単結晶Ｓｉウエハ１１との間（離間距離Ｘ１）の電位差を、電源装置によって印加される電圧（電位差）の通りとすることができる。すなわち、静電チャック１０では、比較的近接したアモルファスＳｉ膜３と単結晶Ｓｉウエハ１１との間で、電位差Ｖに応じたクーロン力が生じる。このように、静電チャック１０では、第１電極層４を被覆するアモルファスＳｉ膜３と、単結晶Ｓｉウエハ１１との電位差が比較的大きく、保持対象試料である単結晶Ｓｉウエハ１１を、比較的大きな吸着力で、安定して吸着保持することができる。
【００２５】
電圧印加手段での印加電圧を比較的小さく、かつクーロン力を比較的大きくするには、アモルファスＳｉ膜３と単結晶Ｓｉウエハとの離間距離Ｘ１は、比較的小さい方が好ましく、このためには、支持部材２の突出端２ＡとアモルファスＳｉ膜３との離間距離は、比較的小さい方が好ましい。一方、アモルファスＳｉ膜３と、支持部材２の突出端２Ａとの離間距離が小さい場合、保持対象試料である単結晶Ｓｉウエハ１１が想定以上に薄膜化された場合など、単結晶Ｓｉウエハ１１の撓みによって、単結晶Ｓｉウエハ１１とアモルファスＳｉ膜３とが接触する可能性が比較的高くなる。この場合でも、アモルファスＳｉ膜３は、単結晶Ｓｉウエハ１１に比べ硬度が低いため、単結晶Ｓｉウエハ１１表面に傷等の損傷が発生し難い。また、アモルファスＳｉ膜３は、単結晶Ｓｉウエハ１１と同様、Ｓｉで構成されているので、単結晶Ｓｉウエハ１１の汚染（Ｓｉ以外の元素の付着）も、比較的発生し難い。このように、静電チャック１０によれば、保持対象試料である単結晶Ｓｉウエハ１１の損傷および汚染を抑制するとともに、比較的大きな吸着力で、単結晶Ｓｉウエハ１１を安定して吸着保持することができる。
【００２６】
図１に示す静電チャック１０を、例えば公知のハンドリングロボット等の移動機構に設け、例えば半導体製造装置の真空チャンバ内において、保持対象試料である単結晶Ｓｉウエハ１１を搬送させる搬送装置を構成してもよい。静電チャック１０では、クーロン力によって、保持対象試料を比較的高い吸着力で安定して保持することができるので、試料を比較的高速に搬送した場合でも、吸着した試料の位置ずれ等が比較的発生し難い。静電チャック１０を備えて構成された搬送装置では、対象試料を、比較的高速に、かつ高い位置精度で搬送することができる。
【００２７】
また、アモルファスＳｉ膜３は半導電性を有し、帯電によるパーティクルの付着の程度は比較的小さい。真空中では静電気が比較的発生し易く、例えば、電極表面をシリカガラスなどの絶縁性膜で被覆した場合など、この絶縁性膜が比較的帯電し易い。この場合、真空チャンバ内において、シリカガラスなどの絶縁性膜の表面にパーティクルが付着し易い。静電チャック１０では、電極を被覆するアモルファスＳｉ膜３は半導電性を有し、真空中であっても帯電し難い。静電チャック１０によれば、吸着保持する対象試料へのパーティクルの付着、および、このパーティクルに起因した対象試料表面における傷等の損傷の発生が、比較的少なくされている。
【００２８】
上記実施形態では、支持部材２０を備え、保持対象試料である単結晶Ｓｉウエハ１１を、アモルファスＳｉ膜３と離間させた状態で吸着保持する例について説明したが、支持部材２０を必ずしも備えていることに限定されない。すなわち、第１電極層表面を被覆するアモルファスＳｉ膜３に、保持対象試料である単結晶Ｓｉウエハ１１を直接当接させ、単結晶Ｓｉウエハ１１を、ジョンソン・ラベック力によって吸着保持する構成としてもよい。この場合も、保持対象試料と当接する面が、比較的硬度が低いアモルファスＳｉ膜の表面とされているので、例えばセラミックス粒子等によって保持対象試料の表面に傷が発生することがない。また、保持対象試料の表面の、例えば金属酸化物等による汚染が比較的発生し易い。
【００２９】
次に、静電チャック１０の製造方法の一例について説明しておく。
【００３０】
まず、セラミックスからなる基体１を作製しておく。基体１は、例えば以下のように作製することができる。まず、酸化アルミニウム粉末９６〜９９．９質量％と、酸化珪素、炭酸カルシウム、酸化マグネシウムの各粉末を含む焼結助剤粉末０．１〜４質量％とからなる原料粉末を混合し、ポリエチレングリコールなどの有機結合材をこの原料粉末１００質量部に対して３〜８質量部添加、混合し、水を添加してスラリーとする。このスラリーを噴霧乾燥機により噴霧乾燥し、得られた顆粒をゴム型に充填し、静水圧により加圧して成形体を作製する。得られた成形体を加工して、基体１の形に近い形状に切削し、いわゆるニアネット成形体を作製する。このニアネット成形体を、焼成炉で１５００〜１７００℃で焼成し、焼結体を作製する。焼結体を加工して基体１を作製する。
【００３１】
次に、例えば公知のスパッタリング法などを用いて、基体１の一方主面１ａおよび他方主面１ｂに、ＴｉやＣｕからなる金属層を成膜する。次いで、公知のフォトリソグラフィー手法およびエッチング手法を用いて、成膜した金属層をパターニングし、基体１の一方主面１ａに第１電極層４を、また、他方主面１ｂに第２電極層５を、それぞれ形成する。
【００３２】
次に、公知のＣＶＤ成膜装置を用い、アモルファスＳｉ膜３を成膜する。アモルファスＳｉ膜３は、通常のＣＶＤ法や、ｃａｔ−ＣＶＤ法など、従来公知の成膜方法を用いて成膜すればよい。ＣＶＤ法を用いることで、成膜した膜の電気抵抗率の大きさを、比較的高精度に制御することができる。
【００３３】
ＣＶＤ法による成膜では、例えば成膜用の真空容器に、電極層が形成された基体１を配置し、この真空容器内に、シリコン含有ガス（例えば、ＳｉＨ，Ｓｉ２Ｈ６、Ｓｉ３Ｈ８等）及び、キャリアガスとして、例えば水素や窒素、アルゴン等の不活性ガスを導入し、真空度を例えば１．３〜１３Ｐａに制御する。この状態で、真空容器内のガス導入孔が設けられた導電性の電極板に電力を供給してグロー放電を発生させて、真空容器内に配置した基体１の表面に、アモルファスＳｉ膜２０を成膜する。アモルファスＳｉ膜３の表面抵抗を１０６〜１０１２Ω／□の範囲内に設定するには、水素の量を所定の範囲で管理すればよい。なお、アモルファスＳｉ膜の形成方法は、ＣＶＤ法を用いることに限定されない。
【００３４】
最後に、基体１に形成された貫通孔１３に、例えばＴｉやＣｕからなる、導電性を有する支持部材２の一部を挿通し、例えば導電性接着剤やロウ付け等によって、挿通した支持部材２と基体１とを接合固定する。この際、支持部材２は、基体１の他方主面１ｂの側において、第２電極層５と電気的に接続される。
【００３５】
静電チャック１０は、例えばこのように作製すればよい。
【００３６】
以上、本発明の一実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものでなく、本発明の要旨を逸脱しない範囲において、各種の改良および変更を行ってもよいのはもちろんである。
【図面の簡単な説明】
【００３７】
【図１】本発明の試料保持具の一実施形態である静電チャックを用いて構成される、ウエハ吸着機構について説明する図であり、（ａ）は概略上面図、（ｂ）は（ａ）の概略断面図である。
【図２】図１に示す静電チャックによる、単結晶Ｓｉウエハの吸着状態について説明する図である。
【符号の説明】
【００３８】
１  基体
２  支持部材
３  アモルファスＳｉ膜
４  第１電極層
５  第２電極層
１０  静電チャック
２０  電圧印加手段
【図１】
2010109105.tif 000003
【図２】
2010109105.tif 000004