(57)【要約】【課題】複数列ごとに間引いて電気信号を読み出すモードの場合に、より消費電力を低減することが可能となる固体撮像装置を提供する。【解決手段】固体撮像装置が、入射光を電気信号に変換する機能を備えた複数の単位画素が行列を成して配置された画素部と、画素部からの電気信号を列ごとに信号処理を行う列回路と、複数列ごとに間引いて電気信号を読み出すモードの場合に、列回路のうち非読み出し列となる列回路に流れる電流を読み出し列となる列回路に流れる電流よりも少なくなるように制御する列回路電流制御部と、を有する。【選択図】図１
2010109564.tif 000002
【特許請求の範囲】
【請求項１】
入射光を電気信号に変換する機能を備えた複数の単位画素が行列を成して配置された画素部と、
前記画素部からの電気信号を列ごとに信号処理を行う列回路と、
複数列ごとに間引いて電気信号を読み出すモードの場合に、前記列回路のうち非読み出し列となる列回路に流れる電流を読み出し列となる列回路に流れる電流よりも少なくなるように制御する列回路電流制御部と、
を有することを特徴とする固体撮像装置。
【請求項２】
前記列回路は、前記画素部からの電気信号を電気的に増幅する増幅回路を有する、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記列回路は、当該列回路のバイアス電流のオンとオフとを切り替えるスイッチ素子をそれぞれ有し、
前記列回路電流制御部は、前記非読み出し列となる列回路と前記読み出し列となる列回路とで、前記スイッチ素子を個別に制御する、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記非読み出し列となる列回路と前記読み出し列となる列回路とで、当該列回路にバイアス電流を供給するバイアス電圧線を予め分けておき、
前記列回路電流制御部は、前記バイアス電圧線に供給する電圧をそれぞれ制御する、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記非読み出し列となる列回路と前記読み出し列となる列回路とで、当該列回路に電源を供給する電源ラインおよび基準電圧を供給する基準電圧ラインを分ける、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記列回路は、前記画素部からの電気信号をアナログデジタル変換するアナログデジタル変換回路を有する、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項７】
前記列回路のうち複数列ごとに間引いて電気信号を読み出すモードと、前記列回路のうち全ての列から電気信号を読み出すモードとを切り替えるモード設定部、
を有することを特徴とする請求項１に記載の固体撮像装置。
【請求項８】
固体撮像装置において用いられる固体撮像方法であって、
複数の単位画素が行列を成して配置された画素部が、入射光を電気信号に変換し、
列回路が、前記画素部からの電気信号を列ごとに信号処理を行い、
列回路電流制御部が、複数列ごとに間引いて電気信号を読み出すモードの場合に、前記列回路のうち非読み出し列となる列回路に流れる電流を読み出し列となる列回路に流れる電流よりも少なくなるように制御する、
ことを特徴とする固体撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全画素読み出しと列間引き読み出しの切り替えが可能な固体撮像装置に関し、特に、列間引き読み出しの場合に、消費電力を低減することを可能とする固体撮像装置に関する
【背景技術】
【０００２】
デジタルスチルカメラなど、光を電気信号に変換して画像信号を出力する撮像装置において、その撮像デバイスとして用いられる固体撮像装置として、MOS(Metal-Oxide Semiconductor;金属酸化膜半導体)型固体撮像装置に関して、多くの研究開発がなされている。
【０００３】
たとえば、従来の全画素読み出しと列間引き読み出しとの切り替えが可能なMOS型固体撮像装置の一例としての構成を、図１５に示す（特許文献１参照）。このMOS型固体撮像装置は、行列状に配列された画素11〜14と画素21〜24に読出しパルスを供給する垂直走査部2と、画素11〜24からの信号を伝送する垂直信号線3_1〜3_4と、垂直信号線3_1〜3_4の信号をアナログ処理する列回路4_1〜4_4と、から構成されている。また、このMOS型固体撮像装置は、列回路4_1〜4_4から選択的に水平信号線6_1,6_2へ信号を出力するための列選択トランジスタM9と、列選択トランジスタM9へ列選択パルスを供給する水平走査部5と、水平信号線6_1,6_2からの信号を増幅して出力する出力アンプ7_1,7_2と、読み出しモードを切り替えるモード設定部8と、から構成されている。
【０００４】
このように構成されている固体撮像装置において、全画素読み出しモードの場合には、列回路4_1〜4_4からの信号を列選択パルスφH1〜φH4により、水平信号線6_1,6_2に読み出し、出力アンプ7_1,7_2を通じて出力チャンネルOUT1,OUT2から信号を出力する。
【０００５】
また、各列回路4_1〜4_4からの信号を間引いて読み出す1/2列間引き読み出しモード場合には、列選択パルスφH1、φH3により列回路4_1、4_3からのみ水平信号線6_1に信号を読み出し、出力アンプ7_1を通じて、出力チャンネルOUT1信号を読み出し、列回路4_2、4_4からは信号を読み出さない。この時、モード設定部8により、使用しない出力アンプ7_2のバイアス電流を低減することにより、全体としての消費電力を低減している。
【０００６】
ところで、近年、列回路として増幅機能をもったMOS型固体撮像装置が開発されている。図１５の従来技術に列増幅機能を適応させた場合について、図１６から図１８を用いて詳細に説明する。図１６は、図１５の従来技術に列増幅機能を適応させたMOS型固体撮像装置の例を示す構成図である。
【０００７】
このMOS型固体撮像装置は、行列状に配列された画素11〜14と画素21〜24に読出しパルスを供給する垂直走査部2と、画素11〜24からの信号を伝送する垂直信号線3_1〜3_4と、垂直信号線3_1〜3_4に定電流を流す画素バイアス電流源IPIXと、から構成されている。また、このMOS型固体撮像装置は、垂直信号線3_1〜3_4の電位を増幅して保持する列回路4_1〜4_4と、列回路4_1〜4_4から選択的に水平信号線6_1,6_2へ信号を出力するための列選択トランジスタM9と、列選択トランジスタM9へ列選択パルスを供給する水平走査部5と、から構成されている。また、このMOS型固体撮像装置は、水平信号線6_1,6_2を水平信号線リセット電圧VRでリセットするための水平信号線リセットトランジスタM10と、水平信号線6_1,6_2からの信号を増幅して出力する出力アンプ7_1,7_2と、読み出しモードを切り替えるモード設定部8とから構成されている。
【０００８】
画素11〜24は、それぞれ、入射光を電気信号に変えるフォトダイオードPD、フォトダイオードPDに蓄積された電気信号を転送する転送トランジスタM1、転送された電気信号を増幅する増幅トランジスタM3、増幅トランジスタM3のゲートを電極等の電位をリセットするリセットトランジスタM2、電気信号に基づく増幅信号を選択的に出力する行選択トランジスタM4とからなる。
【０００９】
この転送トランジスタM1、リセットトランジスタM2、および、行選択トランジスタM4のゲートには、垂直走査部2より行単位で転送パルスφTX1,φTX2、リセットパルスφRST1,φRST2、行選択パルスφROW1,φROW2が、それぞれ入力される。また、リセットトランジスタM2と増幅トランジスタM3とのドレインには、画素電源VDDが接続されている。
【００１０】
列回路4_1〜4_4は、画素11〜24からの信号を増幅するための列増幅器41と、列増幅器41の非反転入力端子に接続され、画素11〜24からの出力をクランプ電圧VCでクランプするためのクランプ容量Ccと、クランプ電圧VCを列増幅器41の非反転入力端子に供給するクランプトランジスタM6と、から構成されている。また、この列回路4_1〜4_4は、列増幅器41の反転入力端子と出力端子との間に接続された帰還容量CfおよびアンプリセットトランジスタM7と、列増幅器41の反転入力端子と接地電位間に接続され自列回路の増幅率を設定する増幅用容量Cgと、列増幅器41の出力を保持するためのサンプルホールド容量Csと、列増幅器41の出力端子とサンプルホールド容量Csとを接続するサンプルホールドトランジスタM8と、から構成されている。
【００１１】
この列回路4_1〜4_4の列増幅器41には、列増幅器のバイアス電流を制御する列回路バイアス電流制御電圧VBIASが供給される。クランプトランジスタM6およびアンプリセットトランジスタM7のゲートには、クランプパルスφCLが入力される。サンプルホールドトランジスタM8のゲートには、サンプルホールドパルスφHSが入力される。
【００１２】
また、各列の列選択トランジスタM9のゲートには、列選択パルスφH1〜φH4が入力される。また、水平信号線リセットトランジスタM10のゲートには、水平信号線リセットパルスφRSが入力される。
【００１３】
次に、図１７と図１８とのタイミング図を用いて、図１６に示すMOS型固体撮像装置の動作を詳細に説明する。なお、以降においては、電圧レベルにおいてハイレベルを記号Hで示し、ロウレベルを記号Lとして説明する。
【００１４】
図１７は、全画素からの信号を読み出す全画素読み出しモードのタイミング図である。まず、垂直走査部2により第1行の画素11〜14の読出し動作が可能となり、行選択パルスφROW1＝Hとして行選択トランジスタM4をON状態とし、増幅トランジスタM3の出力を垂直信号線3_1〜3_4へそれぞれ読み出す。
【００１５】
次に、リセットパルスφRST1＝HによりリセットトランジスタM2をON状態とし、増幅トランジスタM3のゲートをリセット電位にリセットし、画素11〜14のリセット電位に応じた出力を垂直信号線3_1〜3_4に、それぞれ読み出す。この時、クランプパルスφCL=Hとし、列回路4_1〜4_4のアンプリセットトランジスタM7をON状態として列回路4_1〜4_4をリセットすると共に、クランプトランジスタM6をON状態として列増幅器41の非反転入力端子をクランプ電圧VCにクランプする。
【００１６】
次に、リセットパルスφRST1＝Lとした後、クランプパルスφCL=Lとしてクランプを終了し、転送パルスφTX1=Hとし転送トランジスタM1をON状態とし、フォトダイオードPDで発生した光信号に伴う電気信号を増幅トランジスタM3のゲートへ転送し、転送パルスφTX1=Lとする。これにより、垂直信号線3_1〜3_4には、各画素の光信号に伴う電気信号の増幅信号がそれぞれ出力される。
【００１７】
また、列増幅器41の非反転入力端子は、クランプ容量Ccにより、画素11〜14のリセット電位から光信号に伴う電気信号による変化分ΔSigだけ変化する。この時、列増幅器41の出力はクランプ電圧VCに対し、それぞれ(1+Cg/Cf)ΔSigだけ変化する。そしてサンプルホールドパルスφHS=Hとし列増幅器41からの読出し信号をサンプルホールド容量Csに読み出し、サンプルホールドパルスφHS=Lとし保持する。
【００１８】
最後に、水平信号線リセットパルスφRSにより水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH1、φH2によりサンプルホールド容量Csに保持された列回路4_1,4_2の出力信号を水平信号線6_1,6_2に読み出す。そして、再び、水平信号線リセットパルスφRSにより水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH3、φH4によりサンプルホールド容量Csに保持された列回路4_3,4_4の出力信号を水平信号線6_1,6_2に読み出す。
【００１９】
以上の動作を繰り返し、列回路からの信号を水平信号線6_1、6_2に順次読み出し、出力アンプ7_1,7_2を通じて出力チャンネルOUT1,OUT2より出力する。また、一行分の信号をすべて読み出すと、同様に、次の行の信号読み出しを行う。
【００２０】
次に、図１８を用いて、各列回路4_1〜4_4からの信号を間引いて読み出す1/2列間引きモードの動作について説明する。画素信号の読み出しと列回路の動作は図１７に示す全画素読み出しモードと同様なため、ここではサンプルホールド容量Csに保持された増幅後の画素信号を水平信号線6_1に読み出す動作についてのみ説明する。
【００２１】
まず、水平信号線リセットパルスφRSにより水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットする。次に、列選択パルスφH1=Hとし、列回路4_1からの信号を水平信号線6_1に読み出し、列回路4_2からの信号は読み出さない。次に、再び、水平信号線リセットパルスφRSにより水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH3=Hとし、列回路4_3からの信号を水平信号線6_1に読み出し、列回路4_4からの信号は読み出さない。
【００２２】
この動作を繰り返し、列回路からの信号を間引いて水平信号線6_1に順次読み出し、出力アンプ7_1のみを使用して、出力チャンネルOUT1からのみ信号を読み出す。一行分の信号をすべて読み出すと、同様に、次の行の信号読み出しを行う。このとき、使用しない出力アンプ7_2のバイアス電流を、モード設定部8により減少させる。
【００２３】
このように、列回路4_1〜4_4により各画素からの電気信号ΔSigを（1＋Cg/Cf）倍することで、列回路4_1〜4_4以降で発生するノイズを低減し、良好な画質を得ることを可能としている。また、列間引きのモードでは、使用しない出力アンプのバイアス電流を減少させることにより、消費電力を低減することを可能としている。
【特許文献１】特開平１１−１９１８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
上述したように、従来例に係るＭＯＳ型固体撮像装置では、列間引きモード時に使用しない出力アンプの電流をOFFすることで、列間引きモード時の消費電力を低減している。しかしながら、列ごとに増幅機能を持ったイメージセンサを用いる場合においては、列回路での消費電力が大きく、全体の消費電力を低減することに対して、十分な効果が得られないという課題がある。
【００２５】
本発明は、このような事情に鑑みてなされたもので、その目的は、複数列ごとに間引いて電気信号を読み出すモードの場合に、より消費電力を低減することが可能となる固体撮像装置を提供することにある。
【課題を解決するための手段】
【００２６】
この発明は上述した課題を解決するためになされたもので、請求項１に記載の発明は、入射光を電気信号に変換する機能を備えた複数の単位画素が行列を成して配置された画素部と、前記画素部からの電気信号を列ごとに信号処理を行う列回路と、複数列ごとに間引いて電気信号を読み出すモードの場合に、前記列回路のうち非読み出し列となる列回路に流れる電流を読み出し列となる列回路に流れる電流よりも少なくなるように制御する列回路電流制御部と、を有することを特徴とする固体撮像装置である。
【００２７】
請求項２に記載の発明は、前記列回路は、前記画素部からの電気信号を電気的に増幅する増幅回路を有する、ことを特徴とする請求項１に記載の固体撮像装置である。
【００２８】
請求項３に記載の発明は、前記列回路は、当該列回路のバイアス電流のオンとオフとを切り替えるスイッチ素子をそれぞれ有し、前記列回路電流制御部は、前記非読み出し列となる列回路と前記読み出し列となる列回路とで、前記スイッチ素子を個別に制御する、ことを特徴とする請求項１に記載の固体撮像装置である。
【００２９】
請求項４に記載の発明は、前記非読み出し列となる列回路と前記読み出し列となる列回路とで、当該列回路にバイアス電流を供給するバイアス電圧線を予め分けておき、前記列回路電流制御部は、前記バイアス電圧線に供給する電圧をそれぞれ制御する、ことを特徴とする請求項１に記載の固体撮像装置である。
【００３０】
請求項５に記載の発明は、前記非読み出し列となる列回路と前記読み出し列となる列回路とで、当該列回路に電源を供給する電源ラインおよび基準電圧を供給する基準電圧ラインを分ける、ことを特徴とする請求項１に記載の固体撮像装置請求項６に記載の発明は、前記列回路は、前記画素部からの電気信号をアナログデジタル変換するアナログデジタル変換回路を有する、ことを特徴とする請求項１に記載の固体撮像装置である。
【００３１】
請求項７に記載の発明は、前記列回路のうち複数列ごとに間引いて電気信号を読み出すモードと、前記列回路のうち全ての列から電気信号を読み出すモードとを切り替えるモード設定部、を有することを特徴とする請求項１に記載の固体撮像装置である。
【００３２】
請求項８に記載の発明は、固体撮像装置において用いられる固体撮像方法であって、複数の単位画素が行列を成して配置された画素部が、入射光を電気信号に変換し、列回路が、前記画素部からの電気信号を列ごとに信号処理を行い、列回路電流制御部が、複数列ごとに間引いて電気信号を読み出すモードの場合に、前記列回路のうち非読み出し列となる列回路に流れる電流を読み出し列となる列回路に流れる電流よりも少なくなるように制御する、ことを特徴とする固体撮像方法である。
【発明の効果】
【００３３】
この発明によれば、固体撮像装置の列回路電流制御部が、複数列ごとに間引いて電気信号を読み出すモードの場合に、列回路のうち非読み出し列となる列回路に流れる電流を読み出し列となる列回路に流れる電流よりも少なくなるように制御する。これにより、非読み出し列となる列回路に流れる電流を低減させることが可能なため、複数列ごとに間引いて電気信号を読み出すモードの場合に、より消費電力を低減することが可能となる効果を奏する。
【発明を実施するための最良の形態】
【００３４】
以下、図面を参照して、本発明の実施の形態について説明する。なお、以降の図において同一の構成には同一の符号を付け、その説明を省略する。また、動作図において、同一の動作には、同一の時刻の符号を付し、その説明を省略する。
【００３５】
[第１の実施の形態]
図１は本発明の第１の実施の形態による固体撮像装置の構成を示す構成図である。この固体撮像装置は、垂直走査部2と、垂直信号線3_1〜3_4と、画素バイアス電流源IPIXと、列回路4_1〜4_4と、列選択トランジスタM9と、水平走査部5と、水平信号線リセットトランジスタM10と、出力アンプ7_1,7_2と、モード設定部8と、列回路電流制御部9とから構成されている。なお、ここでは、固体撮像装置が、画素11〜14と画素21〜24とを有する場合について説明する。以降においては、画素11〜14と画素21〜24とを、画素11〜24と称して説明する。
【００３６】
この垂直走査部2は、行列状に配列された画素11〜24に読出しパルスを供給する。垂直信号線3_1〜3_4は、画素11〜24からの信号を伝送する。画素バイアス電流源IPIXは、垂直信号線3_1〜3_4に定電流を流す。列回路4_1〜4_4は、垂直信号線3_1〜3_4の電位を増幅して保持する。列選択トランジスタM9は、列回路4_1〜4_4から選択的に水平信号線6_1,6_2へ信号を出力する。水平走査部5は、列選択トランジスタM9へ列選択パルスを供給する。
【００３７】
水平信号線リセットトランジスタM10は、水平信号線6_1,6_2を水平信号線リセット電圧VRでリセットする。出力アンプ7_1および出力アンプ7_2は、水平信号線6_1および水平信号線6_2からの信号を、それぞれ、増幅して出力する。モード設定部8は、読み出しモードを切り替える。列回路電流制御部9は、モード設定部8により設定されたモードに応じて、列回路のバイアス電流を制御するためのバイアス電流制御パルスφBIAS1、φBIAS2を出力する。
【００３８】
画素11〜14と画素21〜24とのそれぞれの画素は、フォトダイオードPD、転送トランジスタM1、増幅トランジスタM3、リセットトランジスタM2、および、行選択トランジスタM4とからなる。この画素11〜24のフォトダイオードPDは、それぞれ、入射光を電気信号に変換する。転送トランジスタM1は、フォトダイオードPDに蓄積された電気信号を転送する。増幅トランジスタM3は、転送された電気信号を増幅する。リセットトランジスタM2は、増幅トランジスタM3のゲートの電位をリセットする。行選択トランジスタM4は、電気信号に基づく増幅信号を選択的に出力する。
【００３９】
転送トランジスタM1、リセットトランジスタM2、行選択トランジスタM4のゲートには垂直走査部2より行単位で転送パルスφTX1,φTX2、リセットパルスφRST1,φRST2、行選択パルスφROW1,φROW2が、それぞれ、垂直走査部2から入力される。また、リセットトランジスタM2と増幅トランジスタM3とのドレインには、画素電源VDDが接続されている。
【００４０】
列回路4_1〜4_4は、それぞれ、列増幅器41A、41Bと、クランプ容量Ccと、クランプトランジスタM6と、アンプリセットトランジスタM7と、増幅用容量Cgと、サンプルホールド容量Csと、サンプルホールドトランジスタM8と、からなる。
【００４１】
この列増幅器41A、41Bは、画素11〜24からの信号を増幅する。クランプ容量Ccは、列増幅器41A,41Bの非反転入力端子に接続され、画素11〜24からの出力をクランプ電圧VCでクランプする。クランプトランジスタM6は、クランプ電圧VCを列増幅器41A,41Bの非反転入力端子に供給する。帰還容量CfおよびアンプリセットトランジスタM7は、列増幅器41A,41Bの反転入力端子と出力端子の間に接続されている。増幅用容量Cgは、列増幅器41A,41Bの反転入力端子と接地電位間に接続され列回路4_1〜4_4の増幅率を設定する。サンプルホールド容量Csは、列増幅器41A,41Bの出力を保持する。サンプルホールドトランジスタM8は、列増幅器41A,41Bの出力端子とサンプルホールド容量Csとを接続する。
【００４２】
列回路4_1〜4_4の列増幅器41A,41Bには、列増幅器のバイアス電流を制御する列回路バイアス電流制御電圧VBIASが供給される。また。列回路4_1、4_3の列増幅器41Aには、バイアス電流制御パルスφBIAS1が、列回路電流制御部9から入力される。また、列回路4_2、4_4の列増幅器41Bには、バイアス電流制御パルスφBIAS2が、列回路電流制御部9から入力される。
【００４３】
クランプトランジスタM6およびアンプリセットトランジスタM7のゲートには、クランプパルスφCLが入力される。また、サンプルホールドトランジスタM8のゲートには、サンプルホールドパルスφHSが入力される。また、各列の列選択トランジスタM9のゲートには、列選択パルスφH1〜φH4のうち、対応する列選択パルスが入力される。また、水平信号線リセットトランジスタM10のゲートには、水平信号線リセットパルスφRSが入力される。
【００４４】
このMOS型固体撮像装置においては、列回路4_1と4_3とは、対応する列選択トランジスタM9を介して、水平信号線6_1へ信号を出力する。また、列回路4_2と4_4とは、対応する列選択トランジスタM9を介して、水平信号線6_2へ信号を出力する。そして、列回路4_1と4_3との出力は、出力アンプ7_1を介して、出力チャンネルOUT1として出力される。また、列回路4_2と4_4との出力は、出力アンプ7_2を介して、出力チャンネルOUT2として出力される。すなわち、列回路の奇数列と偶数列とで、出力チャンネルを分けて出力する。
【００４５】
なお、クランプ電圧VC、クランプパルスφCL、サンプルホールドパルスφHSは、水平信号線リセット電圧VR、および、水平信号線リセットパルスφRSは、たとえば、MOS型固体撮像装置が有する制御回路が生成して出力している。
【００４６】
図２は、図１に示す列増幅器41A,41Bの一例としての構成を示す構成図である。列増幅器41A,41Bは、それぞれ、MOSトランジスタM411〜M416で構成されている。ここでは、MOSトランジスタM411〜M416において、MOSトランジスタM413とM414とを、ｐチャンネルのMOSトランジスタとし、MOSトランジスタM411、M412、M412およびM416を、ｎチャンネルのMOSトランジスタとした場合について説明する。
【００４７】
まず、列増幅器41Aの構成について説明する。MOSトランジスタM413のソースとMOSトランジスタM414のソースとは、列回路電源VDDAに接続されている。また、MOSトランジスタM413のゲートとMOSトランジスタM414のゲートとは接続されている。また、MOSトランジスタM413のドレインとMOSトランジスタM411のドレインとが接続されている。そして、このMOSトランジスタM413のゲートとMOSトランジスタM414のゲートとの接続点と、MOSトランジスタM413のドレインとMOSトランジスタM411のドレインとの接続点とが、接続されている。
【００４８】
また、MOSトランジスタM414のドレインとMOSトランジスタM412のドレインとが接続されている。また、このMOSトランジスタM414のドレインとMOSトランジスタM412のドレインとの接続点が、出力端子Voと接続されている。なお、この出力端子Voは、図１における列増幅器41Aの出力端子に対応する。
【００４９】
また、MOSトランジスタM411のソースとMOSトランジスタM412のソースとが接続されている。また、このMOSトランジスタM411のソースとMOSトランジスタM412のソースとの接続点と、MOSトランジスタM416のドレインとが接続されている。また、MOSトランジスタM416のソースとMOSトランジスタM415のドレインとが接続されている。また、MOSトランジスタM415のソースが列回路基準電圧GNDに接続されている。
【００５０】
また、MOSトランジスタM411のゲートと、非反転入力端子Vinpとが接続されている。また、MOSトランジスタM412のゲートと、反転入力端子Vinnとが接続されている。なお、この非反転入力端子Vinpは、図１において説明した列増幅器41Aまたは列増幅器41Bの非反転入力端子に対応する。また、この反転入力端子Vinnは、図１において説明した列増幅器41Aまたは列増幅器41Bの反転入力端子に対応する。
【００５１】
また、MOSトランジスタM416のゲートには、バイアス電流制御パルスφBIAS1が入力されている。また、MOSトランジスタM415のゲートには、列回路バイアス電流制御電圧VBIASが入力されている。
【００５２】
次に、列増幅器41Bの構成について説明する。列増幅器41Bの構成は列増幅器41Aの構成と同様であるため、ここでは、列増幅器41Bの構成において、列増幅器41Aの構成との相違点のみについて説明する。列増幅器41Aでは、MOSトランジスタM416のゲートには、バイアス電流制御パルスφBIAS1が入力されていたのに対して、この列増幅器41Bでは、MOSトランジスタM416のゲートには、バイアス電流制御パルスφBIAS2が入力されている点が異なる。
【００５３】
この図２を用いて説明した列増幅器41Aと41Bとの構成により、列増幅器41Aと41Bとにおいては、MOSトランジスタM415のゲート電圧に応じてバイアス電流が供給され、MOSトランジスタM416によりバイアス電流の供給のON/OFFが切り替えられる。
【００５４】
図３は、図１および図２を用いて説明した第１の実施の形態による固体撮像装置の動作を示すタイミング図である。
まず図３のタイミング図を用いて、全画素読み出しモードの動作について説明する。まずモード設定部8により全画素読み出しモードが設定され、列回路電流制御部9からバイアス電流制御パルスφBIAS1、φBIAS2=Hが出力される(時刻ｔ１参照)。垂直走査部2により第1行の画素11〜14の読出し動作が可能となり、行選択パルスφROW1＝Hにより行選択トランジスタM4をON状態とし、増幅トランジスタM3の出力を垂直信号線3_1〜3_4へそれぞれ読み出す(時刻ｔ２参照)。
【００５５】
次に、リセットパルスφRST1＝Hにより、リセットトランジスタM2をON状態とし、増幅トランジスタM3のゲートをリセット電位にリセットし、画素11〜14のリセット電位に応じた出力を垂直信号線3_1〜3_4にそれぞれ読み出す(時刻ｔ３参照)。この時、クランプパルスφCL=Hとし、列回路4_1〜4_4のアンプリセットトランジスタM7をON状態とし、列回路4_1〜4_4をリセットすると共に、クランプトランジスタM6をON状態とし、列増幅器41A,41Bの非反転入力端子をクランプ電圧VCにクランプする(時刻ｔ４参照)。
【００５６】
次に、リセットパルスφRST1＝Lとした後(時刻ｔ５参照)、クランプパルスφCL=Lとしクランプを終了し(時刻ｔ６参照)、転送パルスφTX1=Hとし転送トランジスタM1をON状態とし(時刻ｔ７参照)、フォトダイオードPDで発生した光信号に伴う電気信号を増幅トランジスタM3のゲートへ転送し、転送パルスφTX1=Lとする(時刻ｔ８参照)。
【００５７】
垂直信号線3_1〜3_4には、各画素の光信号に伴う電気信号の増幅信号がそれぞれ出力され、列増幅器41A,41Bの非反転入力端子は、クランプ容量Ccにより、画素11〜14のリセット電位から光信号に伴う電気信号による変化分ΔSigだけ変化する。この時、列増幅器41A,41Bの出力は、クランプ電圧VCに対しそれぞれ(1+Cg/Cf)ΔSigだけ変化する。そしてサンプルホールドパルスφHS=Hとし(時刻ｔ９参照)、列増幅器41A,41Bからの読出し信号をサンプルホールド容量Csに読み出し、サンプルホールドパルスφHS=Lとし保持する(時刻ｔ１０参照)。
【００５８】
最後に、水平信号線リセットパルスφRSにより水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH1、φH2によりサンプルホールド容量Csに保持された列回路4_1,4_2の出力信号を、水平信号線6_1,6_2に読み出す(時刻ｔ１１参照)。そして、再び、水平信号線リセットパルスφRSにより、水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH3、φH4によりサンプルホールド容量Csに保持された列回路4_3,4_4の出力信号を水平信号線6_1,6_2に読み出す(時刻ｔ１２参照)。
【００５９】
これを繰り返し、列回路からの信号を水平信号線6_1、6_2に順次読み出し、出力アンプ7_1,7_2を通じて出力チャンネルOUT1,OUT2より出力する。一行分の信号をすべて読み出すと、同様に、次の行の信号読み出しを行う。
【００６０】
次に、図４のタイミング図を用いて、第４に示す各列回路4_1〜4_4からの信号を間引いて読み出す1/2列間引きモードの動作について説明する。まず、モード設定部8により1/2列間引き読み出しモードが設定され、列回路電流制御部9からバイアス電流制御パルスφBIAS1=H、φBIAS2=Lが出力される(時刻ｔ１参照)。この場合、バイアス電流制御パルスφBIAS2=Lにより、列回路4_2、4_4の列増幅器41BのMOSトランジスタM416がOFFとなるため、列回路4_2、4_4の列増幅器41Bでは電流が流れなくなる。垂直走査部2により第1行の画素11〜14の読出し動作が可能となり、行選択パルスφROW1＝Hにより行選択トランジスタM4をON状態とし、増幅トランジスタM3の出力を垂直信号線3_1〜3_4へそれぞれ読み出す(時刻ｔ２参照)。
【００６１】
次に、リセットパルスφRST1＝Hにより、リセットトランジスタM2をON状態とし、増幅トランジスタM3のゲートをリセット電位にリセットし、画素11〜14のリセット電位に応じた出力を、垂直信号線3_1〜3_4にそれぞれ読み出す(時刻ｔ３参照)。この時、クランプパルスφCL=Hとし、列回路4_1〜4_4のアンプリセットトランジスタM7をON状態とし列回路4_1〜4_4をリセットすると共に、クランプトランジスタM6をON状態とし列増幅器41Aの非反転入力端子をクランプ電圧VCにクランプする(時刻ｔ４参照)。
【００６２】
次に、リセットパルスφRST1＝Lとした後(時刻ｔ５参照)、クランプパルスφCL=Lとしクランプを終了し(時刻ｔ６参照)、転送パルスφTX1=Hとし転送トランジスタM1をON状態とし(時刻ｔ７参照)、フォトダイオードPDで発生した光信号に伴う電気信号を増幅トランジスタM3のゲートへ転送し、転送パルスφTX1=Lとする(時刻ｔ８参照)。垂直信号線3_1〜3_4には、各画素の光信号に伴う電気信号の増幅信号がそれぞれ出力され、列増幅器41Aの非反転入力端子はクランプ容量Ccにより画素11〜14のリセット電位から光信号に伴う電気信号による変化分ΔSiｇだけ変化する。この時、列増幅器41Aの出力はクランプ電圧VCに対しそれぞれ(1+Cg/Cf)ΔSigだけ変化する。そしてサンプルホールドパルスφHS=Hとし(時刻ｔ９参照)、列増幅器41Aからの読出し信号をサンプルホールド容量Csに読み出し、サンプルホールドパルスφHS=Lとし保持する(時刻ｔ１０参照)。
【００６３】
最後に、水平信号線リセットパルスφRSにより、水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH1=Hとし、列回路4_1からの信号を水平信号線6_1に読み出し、列回路4_2からの信号は読み出さない(時刻ｔ１１参照)。
【００６４】
次に、再び水平信号線リセットパルスφRSにより、水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH3=Hとし、列回路4_3からの信号を水平信号線6_1に読み出し、列回路4_4からの信号は読み出さない(時刻ｔ１２参照)。
【００６５】
これを繰り返し、列回路からの信号を間引いて水平信号線6_1に順次読み出し、出力アンプ7_1のみを使用して、出力チャンネルOUT1からのみ信号を読み出す。一行分の信号をすべて読み出すと、同様に次の行の信号読み出しを行う。
【００６６】
このように、列回路4_1〜4_4により各画素からの電気信号ΔSigを（1＋Cg/Cf）倍することで、列回路4_1〜4_4以降で発生するノイズの影響を低減し、良好な画質を得ることを可能なる。また、1/2列間引きのモードでは、列回路電流制御部9により簡単な制御で、使用しない列回路のバイアス電流を減少させて消費電力を低減することが可能となる。
【００６７】
上記に図１から図４を用いて説明したように、固体撮像装置は、入射光を電気信号に変換する機能を備えた複数の単位画素（画素11〜24）が行列を成して配置された画素部と、画素部からの電気信号を列ごとに信号処理を行う複数の列回路（列回路4_1〜4_4）と、を有する。更に、この固体撮像装置は、複数列ごとに間引いて電気信号を読み出すモードの場合に、複数の列回路のうち非読み出し列となる列回路に流れる電流を、複数の列回路のうち読み出し列となる列回路に流れる電流よりも少なくなるように制御する列回路電流制御部9、を有する。
【００６８】
そして、固体撮像装置の列回路電流制御部9が、複数列ごとに間引いて電気信号を読み出すモードの場合に、少なくとも、非読み出し列となる列回路に流れる電流を読み出し列となる列回路に流れる電流よりも少なくなるように制御する。たとえば、固体撮像装置の列回路電流制御部9が、複数列ごとに間引いて電気信号を読み出すモードの場合に、非読み出し列となる列回路に流れる電流値をゼロとするように制御する。これにより、非読み出し列となる列回路に流れる電流を低減させることが可能なため、複数列ごとに間引いて電気信号を読み出すモードの場合に、より消費電力を低減することが可能となる効果を奏する。
【００６９】
また、この複数の列回路は、画素部からの電気信号を電気的に増幅する増幅回路（図１の列増幅器41A、41B）を、それぞれ有している。この増幅回路は、数が多いため、一般に、消費電力が高い。そのため、複数列ごとに間引いて電気信号を読み出すモードの場合に、上記に説明した列回路電流制御部9が、非読み出し列となる列回路に流れる電流を減じるように制御することにより、消費電力が高い列回路での消費電力を減じることが可能となる。これにより、複数列ごとに間引いて電気信号を読み出すモードの場合に、より消費電力を低減することが可能となる効果を奏する。
【００７０】
また、列回路は、当該列回路のバイアス電流のオンとオフとを切り替えるスイッチ素子（図２のMOSトランジスタM416）をそれぞれ有する。そして、列回路電流制御部9は、非読み出し列となる列回路と読み出し列となる列回路とで、スイッチ素子を個別に制御する。これにより、列回路電流制御部9は、上述したように、複数列ごとに間引いて電気信号を読み出すモードの場合に、少なくとも、非読み出し列となる列回路に流れる電流を読み出し列となる列回路に流れる電流よりも少なくなるように制御することができる。
【００７１】
また、固体撮像装置は、列回路のうち複数列ごとに間引いて電気信号を読み出すモードと、列回路のうち全ての列から電気信号を読み出すモードとを切り替えるモード設定部8を有している。これにより、固体撮像装置は、列回路のうち複数列ごとに間引いて電気信号を読み出すモードと、列回路のうち全ての列から電気信号を読み出すモードとを切り替えることができる。そして、上述した列回路電流制御部9により、複数列ごとに間引いて電気信号を読み出すモードの場合には消費電力を低減することができるため、列回路のうち複数列ごとに間引いて電気信号を読み出すモードの場合に、列回路のうち全ての列から電気信号を読み出すモードの場合より消費電力を低減することが可能となる効果を奏する。
【００７２】
[第２の実施の形態]
次に、図５から図６を用いて、第２の実施の形態について説明する。図５は、本発明の第２の実施の形態を示す構成図である。この図５に示す第２の実施の形態においては、図１に示す第１の実施の形態に対して、列回路電流制御部9からの出力を列回路バイアス電流制御電圧VBIAS1、VBIAS2とし、列回路4_1、4_3の列増幅器41Aには列回路バイアス電流制御電圧VBIAS1を入力し、列回路4_2、4_4の列増幅器41Bには列回路バイアス電流制御電圧VBIAS2を入力するように変更している。それ以外の構成は、第２の実施の形態と第１の実施の形態とでは、同様である。
【００７３】
図６は、図５に示した第２の実施の形態の列増幅器41A,41Bの構成の一例を示す構成図である。この列増幅器41A,41Bは、MOSトランジスタM411〜M415で構成されている。この図６に示す第２の実施の形態によるMOSトランジスタM411〜M414における接続と、図２に示した第１の実施の形態によるMOSトランジスタM411〜M414の構成における接続とは、同様である。
【００７４】
ただし、MOSトランジスタM411のソースとMOSトランジスタM412のソースとの接続点と、MOSトランジスタM415のドレインとが接続されている点が異なる。また、列増幅器41Aにおいては、MOSトランジスタM415のゲートには、列回路バイアス電流制御電圧VBIAS1が入力されている点が異なる。また、列増幅器41Bにおいては、MOSトランジスタM415のゲートには、列回路バイアス電流制御電圧VBIAS2が入力されている点が異なる。
【００７５】
上記に図５、図６を用いて説明したように、第２の実施の形態においては、まず、非読み出し列となる列回路と読み出し列となる列回路とで、当該列回路にバイアス電流を供給するバイアス電圧線を予め分けておく。たとえば、バイアス電圧線として、列回路バイアス電流制御電圧VBIAS1と列回路バイアス電流制御電圧VBIAS2とに、分けておく。そして、列回路電流制御部9は、バイアス電圧線に供給する電圧をそれぞれ制御する。
【００７６】
この第２の実施の形態においても、モード設定部8により1/2列間引きモードが設定された場合には、列回路電流制御部9により列回路バイアス電流制御電圧VBIAS2を低くすることで、読み出されない列回路4_2、4_4の列増幅器41Bのバイアス電流を低くすることが可能となる。
【００７７】
このように、第２の実施の形態においても列回路4_1〜4_4により各画素からの電気信号を増幅し、列回路4_1〜4_4以降で発生するノイズの影響を低減し、良好な画質を得ることを可能となる。また、1/2列間引きのモードでは、列回路電流制御部9により簡単な制御および少ない配線で、使用しない列回路のバイアス電流を減少させて消費電力を低減することを可能となる。
【００７８】
また、上記に説明した第２の実施の形態によれば、第１の実施の形態に対比して、列増幅器41Aと41Bにおいては、トランジスタの個数を減じる効果を奏する。すなわち、トランジスタの個数として、第１の実施の形態においてはMOSトランジスタM411〜M416の６個が必要であったのに対して、第２の実施の形態においてはMOSトランジスタM411〜M415の５個でよい。
【００７９】
また、第２の実施の形態によれば、第１の実施の形態に対比して、信号線の数を減じることができる効果を奏する。すなわち、第１の実施の形態においては列回路バイアス電流制御電圧VBIASおよび、バイアス電流制御パルスφBIAS1,2が必要であったのに対して、第２の実施の形態においては、列回路バイアス電流制御電圧VBIAS1,2のみとなる。
【００８０】
上記に説明したように、第２の実施の形態によれば、第１の実施の形態に対比して、列増幅器41Aと41Bとにおけるトランジスタの個数を減ずることが可能なるとともに、列回路のバイアスを制御するための配線数とその制御数を削減することが可能となるため、チップ面積の増大を抑圧でき、回路全体のコストを減じる効果を奏する。
【００８１】
[第３の実施の形態]
図７は、第３の実施の形態を示す構成図である。この第３の実施の形態による列増幅器41A,41Bの構成は、図２に示す第１の実施の形態による列増幅器41A,41Bの構成の一部を変更したものである。なお、それ以外の構成においては、第１の実施の形態における構成は、第１の実施の形態における構成と、同様である。
【００８２】
この図７に示す列増幅器41A、41Bは、MOSトランジスタM411〜M416で構成され、MOSトランジスタM415のゲート電圧に応じてバイアス電流が供給され、MOSトランジスタM416によりバイアス電流の供給のON/OFFが切り替えられる。列増幅器41AのMOSトランジスタM413、M414のソースには列回路電源VDDA1が接続され、列増幅器41BのMOSトランジスタM413、M414のソースには列回路電源VDDA2が接続される。列増幅器41AのMOSトランジスタM415のソースには列回路基準電圧GND1が接続され、列増幅器41BのMOSトランジスタM415のソースには列回路基準電圧GND2が接続される。列増幅器41AのMOSトランジスタM416のゲートにはバイアス電流制御パルスφBIAS1が入力され、列増幅器41BのMOSトランジスタM416のゲートにはバイアス電流制御パルスφBIAS2が入力される。
【００８３】
ここで、この図７に示す列増幅器41A、41Bにおいて、配線抵抗Rgは、列回路基準電圧GND1,GND2の配線に起因する配線抵抗である。また、配線抵抗Rvは、列回路電源VDDA1、VDDA2の配線に起因する配線抵抗である。列増幅器41A、41Bにおいて、配線抵抗Rgと配線抵抗Rvとの値は、それぞれ、同様である。
【００８４】
このように、第３の実施の形態においては、非読み出し列となる列回路と読み出し列となる列回路とで、当該列回路に電源を供給する電源ライン（列回路電源VDDA1、VDDA2の配線）および基準電圧を供給する基準電圧ライン（列回路基準電圧GND1,GND2の配線）を分けている。
【００８５】
図７のように構成された固体撮像装置においては、1/2列間引きモードが設定されバイアス電流制御パルスφBIAS2がLとなり、列増幅器41Bに電流が流れなくなっても、列増幅器41Aに接続される列回路電源VDDA1および、列回路基準電圧GND1の配線に流れる電流は変わらない。これにより、列増幅器41Aに接続される列回路電源VDDA1の配線抵抗Rvおよび、列回路基準電圧GND1の配線抵抗Rgの影響による電圧変動が、全画素読み出しモードと1/2列間引きモードで変わらない。
【００８６】
このように、本実施の形態においても、列回路4_1〜4_4により各画素からの電気信号を増幅し、列回路4_1〜4_4以降で発生するノイズを低減し、良好な画質を得ることを可能となる。また、1/2列間引きのモードでは、列回路電流制御部9により簡単な制御で、使用しない列回路のバイアス電流を減少させて消費電力を低減することを可能となる。さらに1/2列間引きモードで列回路のバイアス電流を減少させたことによる列回路電源の配線抵抗および列回路基準電圧の配線抵抗の影響による電圧変動を抑圧することが可能となる。
【００８７】
[第４の実施の形態]
図８は、第４の実施の形態を示す構成図である。この第４の実施における構成は、図１に示した第１の実施の形態における構成に対し、水平信号線6_2、出力アンプ7_2、出力チャンネルOUT2を削減したものである。なお、図８の水平信号線6は図１の水平信号線6_1に対応し、図８の出力アンプ7は図１の出力アンプ7_1に対応する。
【００８８】
このMOS型固体撮像装置においては、列回路4_1〜4_4は、対応する列選択トランジスタM9を介して、水平信号線6へ信号を出力する。そして、列回路4_1〜4_4の出力は、出力アンプ7を介して、出力チャンネルOUT1として出力される。すなわち、列回路の奇数列と偶数列とで、出力チャンネルを分けずに、出力する。
【００８９】
このように、第１の実施の形態においては、列回路の奇数列と偶数列とで、出力チャンネルを分けて出力していたのに対して、この第４の実施の形態においては、列回路の奇数列と偶数列とで、出力チャンネルを分けて出力することなく、列回路の奇数列と偶数列とで、同じ出力チャンネルから出力している。それ以外の構成は、第４の実施の形態による構成と、第１の実施の形態による構成とは、同様である。また、第４の実施の形態による列増幅器41A,41Bの構成は、第１の実施の形態による図２に示す列増幅器41A,41Bの構成と、同様である。
【００９０】
図９は、この第４の実施の形態の全画素読み出しモードの動作を示すタイミング図である。画素信号の読み出しと列回路4_1〜4_4の動作（時刻ｔ１から時刻ｔ１０までの動作）は、図３に示す第１の実施の形態による全画素読み出しモードと同様なため、ここではサンプルホールド容量Csに保持された増幅後の画素信号を水平信号線6に読み出す動作（時刻ｔ１１以降の動作）についてのみ説明する。
【００９１】
まず、水平信号線リセットパルスφRSにより、水平信号線6を水平信号線リセット電圧VRにリセットし、列選択パルスφH1によりサンプルホールド容量Csに保持された列回路4_1の出力信号を、水平信号線6に読み出す（時刻ｔ１１）。そして、再び、水平信号線リセットパルスφRSにより水平信号線6を水平信号線リセット電圧VRにリセットし、列選択パルスφH2により、サンプルホールド容量Csに保持された列回路4_2の出力信号を、水平信号線6に読み出す（時刻ｔ１２）。
【００９２】
次に、水平信号線リセットパルスφRSにより、水平信号線6を水平信号線リセット電圧VRにリセットし、列選択パルスφH3によりサンプルホールド容量Csに保持された列回路4_3の出力信号を、水平信号線6に読み出す（時刻ｔ１３）。そして、再び、水平信号線リセットパルスφRSにより水平信号線6を水平信号線リセット電圧VRにリセットし、列選択パルスφH4により、サンプルホールド容量Csに保持された列回路4_4の出力信号を、水平信号線6に読み出す（時刻ｔ１４）。
【００９３】
これを繰り返し各列回路からの信号を水平信号線6に順次読み出し、出力アンプ7を通じて出力チャンネルOUT1より出力する。一行分の信号をすべて読み出すと、同様に、次の行の信号読み出しを行う。
【００９４】
図１０は、第４の実施の形態の各列回路4_1〜4_4からの信号を間引いて読み出す1/2列間引き読み出しモードの動作を示すタイミング図である。画素信号の読み出しと列回路4_1〜4_4の動作（時刻ｔ１から時刻ｔ１０までの動作）は、図４に示す全画素読み出しモードと同様なため、ここではサンプルホールド容量Csに保持された増幅後の画素信号を水平信号線6に読み出す動作（時刻ｔ１１以降の動作）についてのみ説明する。
【００９５】
まず、水平信号線リセットパルスφRSにより、水平信号線6を水平信号線リセット電圧VRにリセットし、列選択パルスφH1によりサンプルホールド容量Csに保持された列回路4_1の出力信号を水平信号線6に読み出す（時刻ｔ１１参照）。そして、再び、水平信号線リセットパルスφRSにより、水平信号線6を水平信号線リセット電圧VRにリセットし、列選択パルスφH3により、サンプルホールド容量Csに保持された列回路4_3の出力信号を水平信号線6に読み出す（時刻ｔ１２参照）。これを繰り返し、列回路からの信号を間引いて水平信号線6に順次読み出し、出力アンプ7を通じて出力チャンネルOUT1より出力する。一行分の信号をすべて読み出すと、同様に、次の行の信号読み出しを行う。なお、1/2列間引き読み出しモードの場合には列回路電流制御部によりφBIAS2=Lが出力され、列回路4_2,4_4の列増幅器41Bのバイアス電流を低くする。
【００９６】
このように本実施の形態においては、使用する水平信号線、出力アンプおよび出力チャンネルが全画素読み出しモードと1/2列間引きモードとで変わらない読み出しにおいても、1/2列間引き読み出しモードでの消費電力を低減することを可能としている。このような読み出しを行う場合、列間引きモードにおける信号の読み出し時間は全画素読み出しモードよりも早くすることが可能となる。
【００９７】
なお、上述した図９を用いて説明した第４の実施の形態による全画素読み出しモードの動作は、図３を用いて説明した第１の実施の形態による動作に対比して、サンプルホールド容量Csに保持された増幅後の画素信号を水平信号線6に読み出す動作に要する期間が２倍となっている。すなわち、図３を用いて説明した第１の実施の形態の全画素読み出しモードにおいては、図３における時刻ｔ１１から時刻ｔ１２の期間を要したのに対して、図９を用いて説明した第４の実施の形態の全画素読み出しモードにおいては、図９における時刻ｔ１１から時刻ｔ４の期間を要する。
【００９８】
しかしながら、第４の実施の形態によれば、第１の実施の形態に対比して、列回路の奇数列と偶数列とで出力チャンネルを分けずに出力するため、その回路構成が簡易となり、コストを減ずることが可能となる。また、間引き読み出しモードでは第１の実施の形態と対比して同等の読み出し時間を実現することができる。
【００９９】
[第５の実施の形態]
図１１は、第５の実施の形態を示す構成図である。図１の第１の実施における構成においては、列回路4_1と4_3とは、対応する列選択トランジスタM9を介して、水平信号線6_1へ信号を出力していた。また、列回路4_2と4_4とは、対応する列選択トランジスタM9を介して、水平信号線6_2へ信号を出力していた。これに対して、図１１の第５の実施における構成においては、列回路4_1と4_2とが、対応する列選択トランジスタM9を介して、水平信号線6_1へ信号を出力する。また、列回路4_3と4_4とが、対応する列選択トランジスタM9を介して、水平信号線6_2へ信号を出力する。他の構成は、第５の実施の形態と第１の実施の形態とでは、同様である。
【０１００】
次に、図１２を用いて、この第５の実施の形態の全画素読み出しモードの場合の動作について説明する。この図１２の動作において、画素信号の読み出しと列回路4_1〜4_4の動作（時刻ｔ１から時刻ｔ１０までの動作）は、図３に示す第１の実施の形態による全画素読み出しモードと同様である。ここではサンプルホールド容量Csに保持された増幅後の画素信号を水平信号線6に読み出す動作（時刻ｔ１１以降の動作）において、第１の実施の形態との相違点のみについて説明する。
【０１０１】
図３の第１の実施の形態においては、水平信号線リセットパルスφRSにより水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH1、φH2によりサンプルホールド容量Csに保持された列回路4_1,4_2の出力信号を、水平信号線6_1,6_2に読み出していた(図３の時刻ｔ１１参照)。そして、再び、水平信号線リセットパルスφRSにより、水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH3、φH4によりサンプルホールド容量Csに保持された列回路4_3,4_4の出力信号を水平信号線6_1,6_2に読み出していた(図３の時刻ｔ１２参照)。
【０１０２】
これに対して、図１２の第５の実施の形態においては、水平信号線リセットパルスφRSにより水平信号線6_1, 6_3を水平信号線リセット電圧VRにリセットし、列選択パルスφH1、φH3によりサンプルホールド容量Csに保持された列回路4_1,4_3の出力信号を、水平信号線6_1,6_2に読み出す(図１２の時刻ｔ１１参照)。そして、再び、水平信号線リセットパルスφRSにより、水平信号線6_2, 6_4を水平信号線リセット電圧VRにリセットし、列選択パルスφH2、φH4によりサンプルホールド容量Csに保持された列回路4_2,4_4の出力信号を水平信号線6_1,6_2に読み出す (図１２の時刻ｔ１２参照)。
【０１０３】
この場合、図３の第１の実施の形態と第５の実施の形態とでは、列の対応は異なるものの、その動作は同様である。
【０１０４】
次に、図１３を用いて、この第５の実施の形態の各列回路4_1〜4_4からの信号を間引いて読み出す1/2列間引き読み出しモードの場合の動作について説明する。この図１３の動作において、画素信号の読み出しと列回路4_1〜4_4の動作（時刻ｔ１から時刻ｔ１０までの動作）は、図４に示す第１の実施の形態による列間引き読み出しモードと同様である。ここではサンプルホールド容量Csに保持された増幅後の画素信号を水平信号線6に読み出す動作（時刻ｔ１１以降の動作）において、第１の実施の形態との相違点のみについて説明する。
【０１０５】
図４の第１の実施の形態においては、水平信号線リセットパルスφRSにより、水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH1=Hとし、列回路4_1からの信号を水平信号線6_1に読み出し、列回路4_2からの信号は読み出さない(図４の時刻ｔ１１参照)。次に、再び水平信号線リセットパルスφRSにより、水平信号線6_1, 6_2を水平信号線リセット電圧VRにリセットし、列選択パルスφH3=Hとし、列回路4_3からの信号を水平信号線6_1に読み出し、列回路4_4からの信号は読み出さない(図４の時刻ｔ１２参照)。
【０１０６】
これに対して、図１３の第５の実施の形態においては、水平信号線リセットパルスφRSにより水平信号線6_1, 6_3を水平信号線リセット電圧VRにリセットし、列選択パルスφH1、φH3によりサンプルホールド容量Csに保持された列回路4_1,4_3の出力信号を、水平信号線6_1,6_3に読み出す(図１２の時刻ｔ１１参照)。そして、列回路4_2と4_4とからの信号は読み出さない。
【０１０７】
そのため、各列回路4_1〜4_4からの信号を間引いて読み出す1/2列間引き読み出しモードの場合の動作において、図１３の第５の実施の形態は、図４の第１の実施の形態に対比して、読み出し時間を減じる効果を奏する。すなわち、図４の第１の実施の形態の動作においては、時刻ｔ１２の動作が必要であったのに対して、この図１３の第５の実施の形態においては、時刻ｔ１２の動作が不要である。
【０１０８】
[第６の実施の形態]
図１４は、第６の実施の形態を示す構成図である。この第６の実施の形態においては、第１の実施の形態に対比して、列回路4_1〜4_4が、更に、アナログデジタル変換回路30と、デジタルメモリ31とを有する。デジタルメモリ31は、デジタル信号の値を記憶する。アナログデジタル変換回路30は、画素部からの電気信号をアナログデジタル変換して、変換したデジタル信号の値を、デジタルメモリ31に記憶させる。そして、デジタルメモリ31は水平走査部5からの列選択パルスφH1〜φH4の入力に応じて、記憶しているデジタル信号の値を、水平信号線6へ順に出力する
【０１０９】
なお、列回路4_1と4_3とのアナログデジタル変換回路30には、列回路電流制御部9からバイアス電流制御パルスφBIAS1が入力されている。また、列回路4_2と4_4とのアナログデジタル変換回路30には、列回路電流制御部9からバイアス電流制御パルスφBIAS2が入力されている。また、列回路4_1〜4_4のアナログデジタル変換回路30には、ADバイアス電流制御電圧VBIAS_ADが制御回路から入力されている。
【０１１０】
これにより、列回路4_1〜4_4においては、列回路電流制御部9により、列回路4_1〜4_4に含まれている列増幅器41A,41Bと同様に、列回路4_1〜4_4に含まれているアナログデジタル変換回路30についても、複数列ごとに間引いて電気信号を読み出すモードの場合に、少なくとも、非読み出し列となるアナログデジタル変換回路30に流れる電流を読み出し列となるアナログデジタル変換回路30に流れる電流よりも少なくなるように制御することができる。
【０１１１】
よって、第６の実施の形態によれば、第１の実施の形態に対比して、列回路4_1〜4_4のそれぞれがアナログデジタル変換回路30を有することにより、それぞれの列回路でアナログデジタル変換できるとともに、複数列ごとに間引いて電気信号を読み出すモードの場合に、列回路での消費電力を減ずることができる、という効果を奏する。
【０１１２】
以上、第１の実施の形態から第６の実施の形態に関して説明してきたが、列回路に含まれる構成は、増幅回路やアナログデジタル変換回路に限られるものではなく、たとえば、バイアス電流を使用している回路であれば、本実施の形態を適応することが同様に可能である。
【０１１３】
また、上述した実施の形態ではすべて1/2列間引きモードに関して説明してきたが、1/3列間引きや1/4列間引きなど間引きする列数等が異なっても本発明の適応は可能である。
【０１１４】
［発明の効果］
以上示したように、本発明によれば、電流制御部を列ごとにバイアス電流を使用する列回路を持った固体撮像装置において、複数列おきに間引いて読み出すモードの際に、非読み出し列の列回路のバイアス電流を減少させることが可能となり、これにより間引きモード時の消費電力を低減することが可能となる。
【０１１５】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図面の簡単な説明】
【０１１６】
【図１】第１の施形の形態によるMOS型固体撮像装置の構成を示すブロック図である。
【図２】図１の第１の施形の形態によるMOS型固体撮像装置における列増幅器41A,41Bの一例としての構成を示すブロック図である。
【図３】第１の施形の形態によるMOS型固体撮像装置において全ての画素を読み出す場合の動作を示すタイミング図である。
【図４】第１の施形の形態によるMOS型固体撮像装置において画素を間引いて読み出す場合の動作を示すタイミング図である。
【図５】この発明の第２の施形の形態によるMOS型固体撮像装置の構成を示すブロック図である。
【図６】図５の第２の施形の形態によるMOS型固体撮像装置における列増幅器41A,41Bの一例としての構成を示すブロック図である。
【図７】第３の施形の形態によるMOS型固体撮像装置における列増幅器41A,41Bの一例としての構成を示すブロック図である。
【図８】この発明の第４の施形の形態によるMOS型固体撮像装置の構成を示すブロック図である。
【図９】第４の施形の形態によるMOS型固体撮像装置において全ての画素を読み出す場合の動作を示すタイミング図である。
【図１０】第４の施形の形態によるMOS型固体撮像装置において画素を間引いて読み出す場合の動作を示すタイミング図である。
【図１１】第５の施形の形態によるMOS型固体撮像装置の構成を示すブロック図である。
【図１２】第５の施形の形態によるMOS型固体撮像装置において全ての画素を読み出す場合の動作を示すタイミング図である。
【図１３】第５の施形の形態によるMOS型固体撮像装置において画素を間引いて読み出す場合の動作を示すタイミング図である。
【図１４】第６の施形の形態によるMOS型固体撮像装置の構成を示すブロック図である。
【図１５】従来の全画素読み出しと列間引き読み出しとの切り替えが可能なＭＯＳ型固体撮像装置の一例としての構成図である。
【図１６】従来の列回路として増幅機能をもったMOS型固体撮像装置の一例としての構成図である。
【図１７】図１６に示すMOS型固体撮像装置において全ての画素を読み出す場合の動作を示すタイミング図である。
【図１８】図１６に示すMOS型固体撮像装置において画素を間引いて読み出す場合の動作を示すタイミング図である。
【符号の説明】
【０１１７】
2…垂直走査部、3_1、3_2、3_3、3_4…垂直信号線、4_1、4_2、4_3、4_4…列回路、5…水平走査部、6…水平信号線、6_1、6_2…水平信号線、7…出力アンプ、7_1、7_2…出力アンプ、8…モード設定部、9…列回路電流制御部、11、12、13、14、21、22、23、24…画素、30…アナログデジタル変換回路、31…デジタルメモリ、41…列増幅器、41A、41B…列増幅器、Cc…クランプ容量、Cf…帰還容量、Cg…増幅用容量、Cs…サンプルホールド容量、GND、GND1、GND2…列回路基準電圧、IPIX…画素バイアス電流源、M1…転送トランジスタ、M2…リセットトランジスタ、M3…増幅トランジスタ、M4…行選択トランジスタ、M6…クランプトランジスタ、M7…アンプリセットトランジスタ、M8…サンプルホールドトランジスタ、M9…列選択トランジスタ、M10…水平信号線リセットトランジスタ、M411、M412、M413、M414、M415、M416…MOSトランジスタ、OUT1、OUT2…出力チャンネル、PD…フォトダイオード、Rv、Rg…配線抵抗、VBIAS、VBIAS1、VBIAS2…列回路バイアス電流制御電圧、VC…クランプ電圧、VDD…画素電源、VDDA、VDDA1、VDDA2…列回路電源、Vinn…反転入力端子、Vinp…非反転入力端子、Vo…出力端子、VR…水平信号線リセット電圧、φBIAS1、φBIAS2…バイアス電流制御パルス、φCL…クランプパルス、φH1、φH2、φH3、φH4…列選択パルス、φHS…サンプルホールドパルス、φROW1、φROW2…行選択パルス、φRS…水平信号線リセットパルス、φRST1、φRST2…リセットパルス、φTX1、φTX2…転送パルス
【図１】
2010109564.tif 000003
【図２】
2010109564.tif 000004
【図３】
2010109564.tif 000005
【図４】
2010109564.tif 000006
【図５】
2010109564.tif 000007
【図６】
2010109564.tif 000008
【図７】
2010109564.tif 000009
【図８】
2010109564.tif 000010
【図９】
2010109564.tif 000011
【図１０】
2010109564.tif 000012
【図１１】
2010109564.tif 000013
【図１２】
2010109564.tif 000014
【図１３】
2010109564.tif 000015
【図１４】
2010109564.tif 000016
【図１５】
2010109564.tif 000017
【図１６】
2010109564.tif 000018
【図１７】
2010109564.tif 000019
【図１８】
2010109564.tif 000020