(57)【要約】【課題】表示画像の輝度を適切に設定することができる電気光学装置及び電子機器を提供する。【解決手段】電気光学装置は、第１と第２基板で構成された一対の基板と、第１基板１０上に形成された画素領域と、画素領域周辺部に形成された受光素子と、第２基板上の画素領域周辺部に対向する位置に形成された遮光膜と、受光素子に形成されたＰ型半導体領域２１０ｐ、イントリンシック領域２１０ｉ及びＮ型半導体領域２１０ｎと、遮光膜のイントリンシック領域２１０ｉと対向する位置に形成された開口部と、を有し、平面的に見て、第１基板１０上で開口部とイントリンシック領域２１０ｉが重なる部分には、遮光性金属膜が配置されていない。【選択図】図７
2010002673.tif 000002
【特許請求の範囲】
【請求項１】
第１と第２基板で構成された一対の基板と、
前記第１基板上に形成された画素領域と、
前記画素領域周辺部に形成された受光素子と、
前記第２基板上の前記画素領域周辺部に対向する位置に形成された遮光膜と、
前記受光素子に形成されたＰ型半導体領域、イントリンシック領域及びＮ型半導体領域と、
前記遮光膜の前記イントリンシック領域と対向する位置に形成された開口部と、
を有し、
平面的に見て、前記第１基板上で前記開口部と前記イントリンシック領域が重なる部分には、遮光性金属膜が配置されていないことを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、
前記開口部は、前記イントリンシック領域の面積より広い面積の開口を有していることを特徴とする電気光学装置。
【請求項３】
請求項１に記載の電気光学装置において、
前記イントリンシック領域の全面には、ｎ＋が添加されていることを特徴とする電気光学装置。
【請求項４】
請求項１〜３のいずれか一項に記載の電気光学装置において、
前記受光素子は、外部光が照射される第１受光素子と外部光が照射されない第２受光素子との少なくとも一対からなり、
前記第１受光素子から発生する第１感知信号から、前記第２受光素子から発生する第２感知信号を引いた差分の出力信号に基づいて受光量を判断することを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置において、
前記第２受光素子のイントリンシック領域に対向する位置には、遮光膜に開口部が形成されていないことを特徴とする電気光学装置。
【請求項６】
請求項４に記載の電気光学装置において、
前記第１受光素子の出力側と前記第２受光素子の入力側とが電気的に接続され、前記第１受光素子の出力側と前記第２の受光素子の入力側との間から得られる信号を出力信号とすることを特徴とする電気光学装置。
【請求項７】
請求項４に記載の電気光学装置において、
前記画素領域に光を供給する光源と、
前記出力信号が所定の閾値を超えたときに前記光源から前記画素領域に供給する光量を制御する制御回路と、
を有することを特徴とする電気光学装置。
【請求項８】
スイッチング素子を有する画素領域と、前記画素領域周辺部に形成された受光素子とを備え、平面視で前記受光素子のイントリンシック領域と重なる部分に遮光性金属膜が形成されていない電気光学装置の製造方法であって、
前記スイッチング素子のゲート電極を形成する際に前記受光素子の半導体層上に部分的に遮光性金属膜を残す工程と、
前記遮光性金属膜をマスクにしてＮ型半導体領域又はＰ型半導体領域に不純物を添加する工程と、
前記受光素子上の前記遮光性金属膜を除去する工程と、及び、
前記受光素子上に絶縁膜を成膜する工程と、
を有することを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及び電気光学装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置等の電気光学装置が知られている。この電気光学装置は、例えば、液晶パネルと、この液晶パネルに光を供給するバックライトと、を備える。
液晶パネルは、後述するスイッチング素子としての薄膜トランジスタ（以降、ＴＦＴ（Thin Film Transistor）と呼ぶ）がマトリクス状に配置されたＴＦＴアレイ基板と、このＴＦＴアレイ基板に対向配置された対向基板と、ＴＦＴアレイ基板及び対向基板の間に設けられた電気光学物質としての液晶と、を備える。
【０００３】
ＴＦＴアレイ基板は、所定間隔おきに設けられた複数の走査線と、これら走査線に交差し所定間隔おきに設けられた複数のデータ線と、を備える。
各走査線と各データ線との交差部分には、画素が設けられている。画素は、上述のＴＦＴと、画素電極と、を備える。この画素は、マトリクス状に複数配列されて表示領域を形成する。ＴＦＴのゲート電極には、走査線が接続され、ＴＦＴのソース電極には、データ線が接続され、ＴＦＴのドレイン電極には、画素電極が接続されている。
対向基板は、画素電極に対向して設けられた共通電極を備える。
【０００４】
以上の電気光学装置は、以下のように動作する。即ち、走査線に選択電圧を線順次で供給することで、所定の走査線に係る画素を全て選択する。そして、この画素の選択に同期して、データ線に画像信号を供給する。これにより、選択電圧で選択した全ての画素に画像信号が供給されて、画像データが画素電極に書き込まれる。
【０００５】
画素電極に画像データが書き込まれると、この画素電極と共通電極との電位差により、液晶に駆動電圧が印加される。これにより、液晶の配向や秩序が変化し、液晶を透過するバックライトからの光が変化して、階調表示が行われる。
【０００６】
ところで、電気光学装置の表示の視認性は、太陽光といった環境光による電気光学装置の周囲の明るさによって変化する。即ち、電気光学装置の周囲が明るくなるに従って、電気光学装置の表示領域の明るさと電気光学装置の周囲の明るさとの差分が小さくなるので、電気光学装置の表示の視認性が低下する。
【０００７】
そこで、環境光の光量を検出する光センサ（受光素子）を備えた電気光学装置が提案されている（例えば、特許文献１参照）。
この提案によれば、光センサにより環境光の光量を検出し、この検出した環境光の光量に応じてバックライトの出力を制御する。このため、電気光学装置の周囲の明るさに応じて、バックライトから液晶パネルに供給する光量を調整することで、電気光学装置の表示の視認性を向上できる。
【０００８】
光センサは、ブラックマトリクス（ＢＭ）に開口部が設けられたセンサ部と、ＢＭにより完全に遮光された暗基準出力（リファレンス）を行うリファレンス部とが配置され、それらに環境光が照射されることで検出されるリーク電流を基に、リファレンス部とセンサ部とで比較した結果により光センサをＯＮ／ＯＦＦさせる。光センサは表示領域周辺に配置され、光センサの検出精度を向上する目的としたバックライトから照射された光を防ぐ遮光膜をリファレンス部とセンサ部とに配置している。
【０００９】
【特許文献１】特開２００５−３５２４９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、近年は、高精度化及び狭額縁化が進み引き回し配線（信号線）等が密集する額縁部分は、光センサ等を配置するのに空きスペースがない状態である。更に設計上、配線のスペースをぬって遮光膜を配置することは困難であり、結果的に配線上に重なるように遮光膜が形成されることになり寄生容量を持ってしまうという問題がある。光センサは電流×容量＝時定数で計算されるが、時定数が高くなると検知時間が長くなってしまい、検出レスポンスの低下＝センサ感度が悪くなるという問題がある。又、容量を持たないように出来る限り遮光膜の面積を小さくする設計とするが、遮光膜の面積を小さくすることで、設計上では同面積で遮光部を設計しているが、実際に形成する場合、露光装置の露光量の微妙な相違や、装置の基板搬入等の蛇行移動により、部分的にセンサ部とリファレンス部に配置される遮光膜の面積が異なりバックライトから照射された光を防ぐ遮光膜の面積が異なる。そのため、受光量がそれぞれで異なってしまい光センサの検出精度が悪くなるという問題が発生した。
【課題を解決するための手段】
【００１１】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【００１２】
［適用例１］第１と第２基板で構成された一対の基板と、前記第１基板上に形成された画素領域と、前記画素領域周辺部に形成された受光素子と、前記第２基板上の前記画素領域周辺部に対向する位置に形成された遮光膜と、前記受光素子に形成されたＰ型半導体領域、イントリンシック領域及びＮ型半導体領域と、前記遮光膜の前記イントリンシック領域と対向する位置に形成された開口部と、を有し、平面的に見て、前記第１基板上で前記開口部と前記イントリンシック領域が重なる部分には、遮光性金属膜が配置されていないことを特徴とする電気光学装置。
【００１３】
これによれば、複数の画素部は、例えば石英基板等の基板上の画素領域にマトリクス状に配列されている。ここに、「画素領域」とは、個々の画素の領域を意味するのではなく、複数の画素が平面配列された領域全体を意味し、典型的には、「画像表示領域」或いは「表示領域」に相当する。
【００１４】
画素部は、典型的には、基板上に相互に交差して配線された複数の走査線及び複数のデータ線の交差の夫々に対応して設けられると共に、走査線及びデータ線の各々に電気的に接続されている。画素部は、データ線により供給される、例えば画像信号を選択的に印加するための画素スイッチング用素子と、入力された画像信号を保持するための画素電極とを備えて構成されている。
【００１５】
例えば横型ＰＩＮダイオード等である受光素子は、相互に平面的に重ならないＰ型半導体領域、イントリンシック領域及びＮ型半導体領域を含んでおり、画素領域の周辺に位置する周辺領域に配置されている。
【００１６】
第２基板側の遮光膜領域には、イントリンシック領域の少なくとも一部に対応する開口部を有している。基板上で平面的に見て、開口部に位置する領域は、遮光性金属膜が配置されていない部分を有する。言い換えれば、基板上で平面的に見て、イントリンシック領域の少なくとも一部には、遮光性金属膜が配置されていない。
【００１７】
Ｐ型半導体領域とＮ型半導体領域との間にイントリンシック領域を形成することで空乏層が広がり、光電変換効率が向上するが、仮に、基板上で平面的に見て、イントリンシック領域に遮光性金属膜が配置されていると、当該遮光性金属膜は、モリブデン等の光透過性の低い金属等の材料で形成されているため、当該電気光学装置に入射する光が遮光性金属膜によって妨げられ、受光素子の受光効率が大幅に低下される。この結果、受光素子の出力に応じて、画素領域を照明する、例えばバックライト等の明るさを設定する場合に、適切に明るさを設定することが困難となる可能性がある。
【００１８】
しかるに本発明では、上述の如く、基板上で平面的に見て、イントリンシック領域に遮光性金属膜が配置されていない。このため、受光素子が、当該電気光学装置に入射する光を遮光性金属膜に妨げられることなく受光することができるので、受光効率を飛躍的に向上させることができる。従って、受光素子の出力に応じて、例えば光源の明るさを適切に設定することができ、画素領域に表示される表示画像の輝度を適切に設定することができる。
【００１９】
又、当該電気光学装置の製造工程において、受光素子を、画素スイッチング用素子と同時に形成することができ、実用上非常に有利である。
【００２０】
又、画素領域の周辺に位置する周辺領域に受光素子を設けた。よって、画素の開口率を低下させることなく、受光素子に供給する環境光を確保できる。
【００２１】
更に、受光素子（例えば低温ポリシリコンは光に対する劣化度は低いということから）は、受光素子の光が入射する側と反対側に光源の光を受けたとしても、ＰＩＮ型ダイオードは光劣化に強いため、抵抗値が下がりリーク電流が発生することが少なく、半導体層の下側から入り込むバックライト光を遮光するための遮光層を形成する必要がない。そのため余分な遮光膜を形成して周辺領域に形成されている配線等と絶縁膜を介して重畳させることがなくなる。これにより、寄生容量等の発生を抑制でき、受光素子の検出精度が向上する。
【００２２】
又、基板上で平面的に見て、開口部にイントリンシック領域が配置されている。このため、基板上で平面的に見て、イントリンシック領域に遮光性金属膜が配置されていないので、受光素子の受光効率をより向上させることができ、実用上非常に有利である。
【００２３】
［適用例２］上記電気光学装置であって、前記開口部は、前記イントリンシック領域の面積より広い面積の開口を有していることを特徴とする電気光学装置。
【００２４】
これによれば、イントリンシック領域に重なる遮光性金属膜がより少なくなるので、受光素子の受光効率をより向上させることができる。
【００２５】
［適用例３］上記電気光学装置であって、前記イントリンシック領域の全面には、ｎ＋が添加されていることを特徴とする電気光学装置。
【００２６】
これによれば、真性半導体層を形成した後に、イントリンシック領域に不純物を全面に添加する。その後、ゲート絶縁膜を形成し、レジストをマスクとしてＮ型半導体領域にｎ型ドーパントを添加し、次いでゲート電極と遮光性金属膜を画素領域に成膜する。遮光性金属膜は、当該電気光学装置の製造工程において、Ｐ型半導体領域にｐ型ドーパントを添加する際のマスクとして利用される。特に、遮光性金属膜は、画素スイッチング用素子のゲート電極部と同層に同時形成されている場合は、ゲート電極部をマスクとするドーパントのドープ工程と同時に、受光素子のＰ型半導体領域の半導体領域にドーパントの添加ができるため、実用上非常に有利である。尚、ドーパントを添加する際に、イントリンシック領域の全面にｎ＋を添加でき、受光素子の感度を向上させることとなる。
【００２７】
［適用例４］上記電気光学装置であって、前記受光素子は、外部光が照射される第１受光素子と外部光が照射されない第２受光素子との少なくとも一対からなり、前記第１受光素子から発生する第１感知信号から、前記第２受光素子から発生する第２感知信号を引いた差分の出力信号に基づいて受光量を判断することを特徴とする電気光学装置。
【００２８】
ここに、「第１受光素子」とは、受光素子の光が入射する側であり、光検知部として機能する。「第２受光素子」とは、遮光膜で覆われたリファレンス部分のことを示し、前述した第１受光素子と一対にして機能することで、受光した光を第２受光素子との差分の出力信号によって比較検知し、センシングを行う。遮光性金属膜は、受光素子の第２受光素子側に積層されていてもよい。
【００２９】
これによれば、電気光学装置が外部光に依存する第１受光素子と、第２受光素子と、を含んで、これら受光素子の感知信号から外部光の強さを感知し、得られた第１感知信号から第２受光素子で得られた第２感知信号を引いた差分の出力信号で、ある一定の閾値と比較して受光量を判断することによって受光素子の光感知を正確にすることができ、光源の輝度を調整することができる。
【００３０】
［適用例５］上記電気光学装置であって、前記第２受光素子のイントリンシック領域に対向する位置には、遮光膜に開口部が形成されていないことを特徴とする電気光学装置。
【００３１】
これによれば、第２受光素子の半導体層に対向する位置の遮光膜に開口部を形成しないため、第１感知信号から第２感知信号を引いた差分により、第１受光素子に外部光が照射されて半導体層の抵抗値が下がった時の値のみを検出することが可能となり、より正確に光検知を行うことが可能となる。
【００３２】
［適用例６］上記電気光学装置であって、前記第１受光素子の出力側と前記第２受光素子の入力側とが電気的に接続され、前記第１受光素子の出力側と前記第２の受光素子の入力側との間から得られる信号を出力信号とすることを特徴とする電気光学装置。
【００３３】
これによれば、第１受光素子と第２受光素子とは直列になっており、第１受光素子から発生する第１感知信号と、第２受光素子から発生する第２感知信号（リファレンス）とを差し引いた値を出力信号として導き出すことで、ある一定の閾値信号より出力信号の値が大きいか小さいかによって光源の輝度調整を行うことが可能となる。
【００３４】
［適用例７］上記電気光学装置であって、前記画素領域に光を供給する光源と、前記出力信号が所定の閾値を超えたときに前記光源から前記画素領域に供給する光量を制御する制御回路と、を有することを特徴とする電気光学装置。
【００３５】
これによれば、電気光学装置の周囲の明るさに応じて、光源から供給する光量を制御できる。よって、電気光学装置の表示領域の明るさと電気光学装置の周囲の明るさとの差分を大きくすることで、周囲の明るさにかかわらず、電気光学装置の表示の視認性を向上できる。
【００３６】
［適用例８］スイッチング素子を有する画素領域と、前記画素領域周辺部に形成された受光素子とを備え、平面視で前記受光素子のイントリンシック領域と重なる部分に遮光性金属膜が形成されていない電気光学装置の製造方法であって、前記スイッチング素子のゲート電極を形成する際に前記受光素子の半導体層上に部分的に遮光性金属膜を残す工程と、前記遮光性金属膜をマスクにしてＮ型半導体領域又はＰ型半導体領域に不純物を添加する工程と、前記受光素子上の前記遮光性金属膜を除去する工程と、及び、前記受光素子上に絶縁膜を成膜する工程と、を有することを特徴とする電気光学装置の製造方法。
【００３７】
この製造方法によれば、受光素子部の遮光性金属膜を除去することで受光素子に入射する外部光を遮光することなく受光することが可能となり、センサ感度の向上となる。又、イントリンシック領域の全面に不純物を添加することが可能となるので、センサ感度の向上に繋がる。この際、イントリンシック領域に不純物を添加する工程においては、ユーザの判断により添加しなくてもセンサとして感度が良好な受光素子を得ることが可能である。
【発明を実施するための最良の形態】
【００３８】
以下、図面を参照し、電気光学装置及び電子機器の各実施形態に基づいて説明する。尚、各実施形態で参照する図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせて表示している。又、以下の実施形態では、電気光学装置の一例として、駆動回路内蔵型のＴＦＴアクティブマトリックス駆動方式の液晶装置を挙げる。
【００３９】
（第１の実施形態）
＜液晶装置＞
（液晶装置の構成）
先ず、液晶装置の構成について、図１及び図２を参照して説明する。
図１は、本実施形態に係る液晶装置１００を、ＴＦＴアレイ基板（第１基板）１０をその上に形成された各構成要素と共に対向基板（第２基板）２０の側から見た平面図であり、図２は、図１のII−II'線断面図である。
【００４０】
図１及び図２において、液晶装置１００では、ＴＦＴアレイ基板１０及び対向基板２０が対向配置されている。「基板」の一例としてのＴＦＴアレイ基板１０は、例えば、石英基板、ガラス基板、シリコン基板等の基板からなり、対向基板２０は、例えば、石英基板、ガラス基板等の基板からなる。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４１】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材５２に混入されるものに加えて若しくは代えて、画像表示領域１０ａ又は画像表示領域１０ａの周辺に位置する周辺領域に、配置するようにしてもよい。
【００４２】
図１において、シール材５２が配置されたシール領域５２ａの内側に並行して、画像表示領域１０ａを規定する遮光性のある額縁遮光膜（遮光膜）５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００４３】
周辺領域のうち、シール材５２が配置されたシール領域５２ａの外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域５２ａよりも内側にサンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域５２ａの内側の額縁領域に、額縁遮光膜５３に覆われるようにして設けられている。
【００４４】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。更に、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、及び上下導通端子１０６等と、を電気的に接続するための引回配線９０が形成されている。
【００４５】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴや走査線及びデータ線等の配線が作り込まれた積層構造が形成される。複数の走査線及び複数のデータ線は、相互に交差して配線され、これら交差に対応して画素に対応する画素部がマトリクス状に設けられている。この積層構造の詳細な構成については図２では図示を省略してあるが、この積層構造の上に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる画素電極９ａが、画素毎に所定のパターンで島状に形成されている。
【００４６】
画素電極９ａは、後述する対向電極２１に対向するように、ＴＦＴアレイ基板１０上の画像表示領域１０ａに形成されている。ＴＦＴアレイ基板１０における液晶層５０の面する側の表面、即ち画素電極９ａ上には、配向膜１６が画素電極９ａを覆うように形成されている。
【００４７】
ここで、画素部９について、図３を参照して説明を加える。
図３は、本実施形態に係る画素部９における各種素子、配線等の等価回路である。
【００４８】
図３に示すように、複数の画素部９の各々に、画素電極９ａと、画素電極９ａをスイッチング制御するための、「画素スイッチング用素子」の一例としてのＴＦＴ３０とが形成されている。ＴＦＴ３０は、相互に平面的に重ならないソース領域及びドレイン領域を含む半導体部、並びにゲート電極部を有する。画像信号を供給するためのデータ線６ａがＴＦＴ３０のソース領域に電気的に接続されている。又、ＴＦＴ３０のゲート電極部にゲート電極が電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極に、パルス的に走査信号が印加されるように構成されている。
【００４９】
画素電極９ａは、ＴＦＴ３０のドレイン領域に電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される、画像信号を所定のタイミングで書き込む。
【００５０】
画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号は、対向基板２０（図２参照）に形成されると共に、共通電位ＬＣＣＯＭとされた対向電極２１（図２参照）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素部９の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素部９単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置１００からは画像信号に応じたコントラストをもつ光が射出する。
【００５１】
ここで保持されたデータ信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０の一方の電極は、走査線１１ａに並んで設けられ、共通電位ＬＣＣＯＭとされた容量線３００と電気的に接続されており、固定電位側容量電極として機能する。蓄積容量７０の他方の電極は、画素電極９ａと電気的に接続されており、画素電位側容量電極として機能する。
【００５２】
再び、図１及び図２に戻り、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光層２３が形成されている。遮光層２３は、例えば対向基板２０における対向面上に平面的に見て、格子状に形成されている。対向基板２０において、遮光層２３によって非開口領域が規定され、遮光層２３によって区切られた領域が、例えば直視用のバックライトから射出された光を透過させる開口領域となる。尚、遮光層２３をストライプ状又はデルタ状に形成し、遮光層２３と、ＴＦＴアレイ基板１０側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
【００５３】
遮光層２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成されている。遮光層２３上に、画像表示領域１０ａにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図２には図示しないカラーフィルタが形成されるようにしてもよい。対向基板２０の対向面上における、対向電極２１上には、配向膜２２が形成されている。
【００５４】
尚、図１及び図２に示したＴＦＴアレイ基板１０上の周辺領域には、これらのデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路７等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００５５】
ここで、液晶装置１００について、図４を参照して説明を加える。
図４は、本実施形態に係る液晶装置１００の構成を示すブロック図である。液晶装置１００は、液晶パネルＡＡと、この液晶パネルＡＡを駆動する外部駆動回路９１と、光源としてのバックライト３１と、を備える。この液晶装置１００は、バックライト３１からの光を利用して、透過型の表示を行う。
【００５６】
液晶パネルＡＡは、マトリクス上に複数の画素部９を配列して形成される画像表示領域１０ａを備える。画像表示領域１０ａの周辺領域には、外部光として供給された環境光を電気信号に変換して出力する光電変換回路８１、画素部９を駆動する走査線駆動回路１０４、及びデータ線駆動回路１０１が設けられている。
【００５７】
即ち、光電変換回路８１は、ＴＦＴアレイ基板１０（図２参照）の画素電極９ａが形成される領域を除いた領域、即ち液晶パネルＡＡのうち画像表示領域１０ａを除く領域に設けられる。データ線駆動回路１０１の近傍には、液晶パネルＡＡと外部駆動回路９１とのインタフェースである実装部品３２、及び、光電変換回路８１から出力された電気信号が所定の閾値を超えると、光を検知したと判定する判定回路８２が設けられている。
【００５８】
バックライト３１は、液晶パネルＡＡの裏面に設けられ、例えば、冷陰極蛍光管（ＣＣＦＬ）やＬＥＤ（発光ダイオード）で構成されて、液晶パネルＡＡの画素部９に光を供給する。
【００５９】
外部駆動回路９１は、液晶パネルＡＡに電源を供給する電源回路９２と、液晶パネルＡＡに画像信号を供給する画像処理回路９３と、この画像処理回路９３や液晶パネルＡＡにクロック信号やスタート信号を出力するタイミング発生回路９４と、バックライト３１から画素部９に供給する光量（受光量）を制御するバックライト制御回路９５と、を備える。
【００６０】
電源回路９２は、駆動信号を液晶パネルＡＡに供給し、走査線駆動回路１０４やデータ線駆動回路１０１等を駆動する。
【００６１】
画像処理回路９３は、入力画像データに液晶パネルＡＡの光透過特性を考慮したγ補正を施した後、各色の画像データをＤ／Ａ変換して画像信号を生成し、この画像信号を液晶パネルＡＡに供給する。
【００６２】
タイミング発生回路９４は、画像処理回路９３に入力される入力画像データに同期して、クロック信号やスタート信号を生成し、液晶パネルＡＡ上の走査線駆動回路１０４やデータ線駆動回路１０１に供給する。更に、タイミング発生回路９４は、各種のタイミング信号を生成して、画像処理回路９３に出力する。
【００６３】
図５は、本実施形態に係る液晶装置１００の光電変換回路８１及び判定回路８２の構成を示す回路図である。光電変換回路８１は、第１のＰＩＮ型ダイオード（第１受光素子）２１０と第２のＰＩＮ型ダイオード（第２受光素子）２１１とを備える。これらの受光素子は直列に接続されており、第１のＰＩＮ型ダイオード２１０の出力側と、第２のＰＩＮ型ダイオード２１１の入力側とが電気的に接続されている。そして、第１のＰＩＮ型ダイオード２１０の出力側と、第２のＰＩＮ型ダイオード２１１の入力側との間から得られる信号が出力信号となる。第１のＰＩＮ型ダイオード２１０には、液晶パネルＡＡ（図４参照）に入射する環境光が、画像表示領域１０ａの周辺領域の開口部８８を通して供給されている。開口部８８は対向基板２０（図２参照）側に形成されている。開口部８８は、イントリンシック領域２１０ｉ（図６参照）の面積より広い面積の開口を有していてもよい。これにより、イントリンシック領域２１０ｉに重なる遮光性導電膜がなくなるので、第１のＰＩＮ型ダイオード２１０の受光効率をより向上させることができる。開口部８８は画像表示領域１０ａ（図１参照）の周辺部の額縁遮光膜５３（図１参照）と対向する位置に形成されている。又、第１のＰＩＮ型ダイオード２１０は、バックライト３１（図４参照）の光も受けている。第１のＰＩＮ型ダイオード２１０は、供給された環境光とバックライト３１の光とを電気信号（第１感知信号）に変換する。第２のＰＩＮ型ダイオード２１１には、環境光が供給されず遮断されている。第２のＰＩＮ型ダイオード２１１は、額縁遮光膜５３に覆われている。第２のＰＩＮ型ダイオード２１１は、バックライト３１の光を受けている。第２のＰＩＮ型ダイオード２１１は、バックライト３１の光を電気信号（第２感知信号）に変換する。第２のＰＩＮ型ダイオード２１１のイントリンシック領域２１０ｉに対向する位置には額縁遮光膜５３に開口部が形成されていない。これにより、第１のＰＩＮ型ダイオード２１０に外部光が照射されて半導体層の抵抗値が下がった時の値のみを検出することが可能となり、より正確に光検知を行うことが可能となる。光電変換回路８１は、第１及び第２のＰＩＮ型ダイオード２１０，２１１に流れるリーク電流が光量に対し比例して増加する性質を利用している。画像表示領域１０ａの周辺領域は、ブラックマトリクス８９で形成されている。これによれば、環境光が第２のＰＩＮ型ダイオード２１１に侵入することはない。
【００６４】
この光電変換回路８１の出力電流は、第１のＰＩＮ型ダイオード２１０で発生した電流と第２のＰＩＮ型ダイオード２１１で発生した電流との差分（比較）となる。具体的には、第１のＰＩＮ型ダイオード２１０のカソード電極は、配線８５を介して高電位電源ＶＨＨに接続され、第１のＰＩＮ型ダイオード２１０のアノード電極は、配線８６を介して第２のＰＩＮ型ダイオード２１１のカソード電極に接続される。第２のＰＩＮ型ダイオード２１１のアノード電極は、配線８７を介して低電位電源ＶＬＬに接続される。これにより、第１のＰＩＮ型ダイオード２１０及び第２のＰＩＮ型ダイオード２１１には、逆バイアス電圧が印加され、電気信号としての電流が発生する。
【００６５】
第１のＰＩＮ型ダイオード２１０で発生する電流は、環境光のほか、ＰＩＮ型ダイオード自体の温度等の環境光以外の要因によっても変化する。一方、第２のＰＩＮ型ダイオード２１１で発生する電流は、環境光が遮断されているため、ＰＩＮ型ダイオード自体の温度等の環境光以外の要因によって変化する。従って、光電変換回路８１は、第１のＰＩＮ型ダイオード２１０で発生する電流と第２のＰＩＮ型ダイオード２１１で発生する電流との差分をとることで、ＰＩＮ型ダイオードの温度等の環境光以外の要因による影響を相殺して、液晶パネルＡＡに入射する環境光にのみ基づいて電流を出力する。その際、電位差を設けて電流を流す必要性があるため、起電力として例えば６Ｖの電圧をかけて光リーク電流との電位差を設ける。これにより判定回路８２へ電流が流れる。
【００６６】
判定回路８２は、光電変換回路８１から出力された電流を電圧に変換し、電圧が所定の閾値を超えると、光を検知したと判定する。具体的には、判定回路８２は、電流を電圧に変換して出力する電流電圧変換回路８２１と、後述する光検知信号を出力する光検知回路８２２と、を有する。
【００６７】
電流電圧変換回路８２１は、光電変換回路８１から出力された電流が入力される。この電流電圧変換回路８２１は、入力された電流を電圧に変換して出力する。
【００６８】
光検知回路８２２は、電流電圧変換回路８２１から出力された電圧が入力される。電流電圧変換回路８２１によって規定電圧（例えば５Ｖ）の電圧が光検知回路８２２に出力される。光検知回路８２２は、この蓄電されるまでの時間によって、バックライト３１の調光が行われる。例えば、蓄電する時間が長ければ、第１のＰＩＮ型ダイオード２１０に当たる環境光が弱いと判断され、外が暗いと判断される。それにより、バックライト３１光の輝度を下げて環境に合わせた明るさに調光するという方法でセンシングが行われている。逆に、蓄電する時間が短ければ、第１のＰＩＮ型ダイオード２１０に当たる環境光が強いと判断され、外が明るいと判断される。
【００６９】
電流電圧変換回路８２１から出力された電圧は光検知回路８２２へ流れる。光検知回路８２２は、例えば３０μsecより短い電圧のふらつき（チャタリング、ノイズ）は無視して、３０μsec以上の時間単位を１ユニットとし、電流電圧変換回路８２１からの短い出力は拾わないようにしている。これにより、小さいノイズ等を拾わなくなるため、光検知回路８２２はフィルタの役目を果たしている。そして、ある一定の大きな区間で検出された電圧を平均化して、そのデータをバックライト制御回路９５に出力している。尚、基本的に電流電圧変換回路８２１の電圧は小さいため、出力を大きくするために、光検知回路８２２に徐々に大きくなるようなインバータ素子を設け、出力電圧を大きくするようにしている。
【００７０】
リセット部９９は、一定電圧（例えば２．５Ｖ）を流しており、規定した周期によりリセット周期が決定されている。リセットのスイッチが入ることにより、一定電圧に保たれ、一定電圧になってから閾値電圧（例えば３Ｖ）まで電圧が変化するまでの間、キャパシタ部で蓄電される。
【００７１】
その後、光検知回路８２２からバックライト制御回路９５に出力された信号によりバックライト３１が点灯する。尚、第１及び第２のＰＩＮ型ダイオード２１０，２１１は、直列に接続されている。これによれば、電気光学装置が外部光に依存する第１受光素子と、外部光から遮断されている第２受光素子と、を含んで、これら受光素子の感知信号から外部光の強さを判断することによって受光素子の光感知を正確にすることができ、光源の輝度を調整することができる。
【００７２】
図４に戻って、バックライト制御回路９５は、判定回路８２から出力された光検知信号に基づいて、輝度を制御する信号をバックライト３１に出力することで、バックライト３１の光量を制御する。具体的には、バックライト制御回路９５は、光検知信号がＨレベルであれば、環境光の光量が多い、即ち周囲が明るいと判断して、バックライト３１の光量を多くする。一方、光検知信号がＬレベルであれば、環境光の光量が少ない、即ち周囲が暗いと判断して、バックライト３１の光量を少なくする。これによれば、液晶装置１００の周囲の明るさに応じて、バックライト３１から供給する光量を制御できる。よって、液晶装置１００の表示領域の明るさと液晶装置１００の周囲の明るさとの差分を大きくすることで、周囲の明るさにかかわらず、液晶装置１００の表示の視認性を向上できる。
【００７３】
以下、液晶パネルＡＡの構成について詳述する。
液晶パネルＡＡは、複数の走査線１１ａ及び容量線３００と、これら走査線１１ａ及び容量線３００に交差し所定間隔おきに設けられた複数のデータ線６ａと、を備え、画素部９は、各走査線１１ａ及び各容量線３００と各データ線６ａとの交差部に設けられる。
【００７４】
画素部９は、スイッチング素子としてのＴＦＴ３０、画素電極９ａ、この画素電極９ａに対向する対向電極２１（図２参照）、及び一端が画素電極９ａに接続され他端が容量線３００に接続された蓄積容量７０で構成される。
【００７５】
ＴＦＴ３０のゲート電極には、走査線１１ａが接続され、ＴＦＴ３０のソース電極には、データ線６ａが接続され、ＴＦＴ３０のドレイン電極には、画素電極９ａ及び蓄積容量７０が接続されている。画素電極９ａと対向電極２１との間には、液晶が挟持される。従って、このＴＦＴ３０は、走査線１１ａから選択電圧が印加されると、データ線６ａと画素電極９ａ及び蓄積容量７０とを導通状態とする。
【００７６】
走査線駆動回路１０４は、ＴＦＴ３０を導通状態にする選択電圧を各走査線１１ａに線順次で供給する。例えば、ある走査線１１ａに選択電圧が供給されると、この走査線１１ａに接続されたＴＦＴ３０が全て導通状態になり、この走査線１１ａに係る画素部９が全て選択される。
データ線駆動回路１０１は、画像信号を各データ線６ａに供給し、導通状態のＴＦＴ３０を介して、画素部９の画素電極９ａに画像データを順次書き込む。
【００７７】
以上の液晶装置１００は、以下のように動作する。
即ち、走査線駆動回路１０４から選択電圧を線順次で供給することで、ある走査線１１ａに係る画素部９を全て選択する。そして、これら画素部９の選択に同期して、データ線駆動回路１０１からデータ線６ａに画像信号を供給する。これにより、走査線駆動回路１０４及びデータ線駆動回路１０１で選択した全ての画素部９に、データ線６ａからＴＦＴ３０を介して画像信号が供給されて、画像データが画素電極９ａに書き込まれる。
【００７８】
画素電極９ａに画像データが書き込まれると、この画素電極９ａと対向電極２１との電位差により、液晶に駆動電圧が印加される。従って、画像信号の電圧を変化させることで、液晶の配向や秩序を変化させて、各画素部９の光変調による階調表示を行う。
尚、液晶に印加される駆動電圧は、蓄積容量７０により、画像データが書き込まれる期間よりも３桁も長い期間に亘って保持される。
【００７９】
次に、ＴＦＴアレイ基板１０の周辺領域に配置された、「受光素子」の一例としての第１のＰＩＮ型ダイオード２１０（必要に応じＰＩＮ型ダイオード２１０と記載する）について、図６及び図７を参照して説明する。
図６は、本実施形態に係るＰＩＮ型ダイオード２１０の平面図であり、図７（Ａ）は、図６のVII−VII'線断面図であり、図７（Ｂ）は、図６のVIII−VIII'線断面図である。尚、図７（Ａ）及び（Ｂ）において、図中の上層側に、図２に示した液晶層５０が封入されている。
【００８０】
図６及び図７に示すように、画像表示領域１０ａ（図１参照）の周辺部に形成された受光素子において、ＰＩＮ型ダイオード２１０は、相互に平面的に重ならないＰ型半導体領域２１０ｐ、イントリンシック領域２１０ｉ、及びＮ型半導体領域２１０ｎを含んで構成されており、ＴＦＴアレイ基板１０上に積層されたバッファー絶縁膜４１上に配置されている。画像表示領域１０ａはバッファー絶縁膜４１上にマトリクス状に形成されている。Ｐ型半導体領域２１０ｐ及びＮ型半導体領域２１０ｎの各々には、ゲート絶縁膜４２及び層間絶縁膜４３に設けられたコンタクトホール２３１を介して、配線２３０が電気的に接続されている。開口部８８は画像表示領域１０ａの周辺部の額縁遮光膜５３のイントリンシック領域２１０ｉと対向する位置に形成されている。平面的に見て、ＴＦＴアレイ基板１０上で開口部８８とイントリンシック領域２１０ｉが重なる部分には、遮光性金属膜が配置されていない。イントリンシック領域２１０ｉの全面には、ｎ＋が添加されていてもよい。これにより、第１のＰＩＮ型ダイオード２１０の感度を向上させることができる。
【００８１】
ＰＩＮ型ダイオード２１０の上層側であって、ＰＩＮ型ダイオード２１０の光が入射する側には、表面を覆うようにゲート絶縁膜４２及び層間絶縁膜４３が積層されている。
【００８２】
従って、液晶装置１００では、画像表示領域１０ａのスイッチング素子部に形成されたゲート電極４２１，４３１（図９参照）が受光素子のＰＩＮ型ダイオード２１０には形成されていないため、ＰＩＮ型ダイオード２１０に入射する光がゲート電極４２１，４３１に妨げられることなくイントリンシック領域２１０ｉに到達するので、受光効率を飛躍的に向上させることができる。これにより、ＰＩＮ型ダイオード２１０の出力に応じて、バックライトの明るさを適切に設定することができ、画像表示領域１０ａに表示される表示画像の輝度を適切に設定することができる。
【００８３】
又、ＰＩＮ型ダイオード２１０は、ＰＩＮ型ダイオード２１０の光が入射する側と反対側にバックライト３１（図４参照）の光を受けたとしても、ＰＩＮ型ダイオード２１０は光劣化に強いため、抵抗値が下がりリーク電流が発生することが少なく、半導体層の下側から入り込むバックライト光を遮光するための遮光層を形成する必要性がない。そのため余分な遮光膜を形成して周辺領域に形成されている配線等と絶縁膜を介して重畳させることがなくなる。これにより、寄生容量等の発生を抑制でき、受光素子の検出精度が向上する。
【００８４】
（液晶装置の製造方法）
次に、本実施形態に係る液晶装置１００の製造方法について、図８〜図１０を参照して説明する。
図８〜図１０は、本実施形態に係る液晶装置１００の製造方法の工程の一部を示す工程断面図である。尚、以降の図は、図６のVII−VII'線に沿って切った断面図である。
【００８５】
先ず、ＴＦＴアレイ基板１０上に、バッファー絶縁膜４１が成膜される。成膜されたバッファー絶縁膜４１の上に、アモルファスシリコン層が成膜され、成膜されたアモルファスシリコン層に対し、エキシマレーザアニールが施され、図８（Ａ）に示すような、低温プロセス多結晶シリコン（polycrystalline Si：poly-Si）パターン４１０，４２０，４３０が形成される。
【００８６】
ここで、ｐｏｌｙ−Ｓｉパターン４１０は、ＴＦＴアレイ基板１０上の周辺領域に形成され、以降の工程を経ることにより、ＰＩＮ型ダイオード２１０となるべきパターンである。又、ｐｏｌｙ−Ｓｉパターン４２０，４３０は、ＴＦＴアレイ基板１０上の画像表示領域１０ａに形成され、夫々、Ｎｃｈ  ＴＦＴ及びＰｃｈ  ＴＦＴとなるべきパターンであり、例えば液晶装置１００におけるＴＦＴ３０（図３参照）等として用いられる。次いで、全面に不純物（ドーパント（dopant））を添加（ドープ（dope））し、イントリンシック領域２１０ｉの閾値を合わせ込む。尚、ＰＩＮ型ダイオード２１０、Ｎｃｈ  ＴＦＴ及びＰｃｈ  ＴＦＴは、液晶装置１００において、必ずしも同一の断面上に配置されないが、便宜上、同一の断面上に配置されているとして説明する。
【００８７】
次に、図８（Ｂ）に示すように、ｐｏｌｙ−Ｓｉパターン４１０，４２０，４３０の上に、レジスト層が成膜され、該成膜されたレジスト層に対してパターニングが施され、レジストパターン５０１が形成される。続いて、形成されたレジストパターン５０１をマスクとして、高濃度のｎ型ドーパントがドープされ、Ｎ＋高濃度不純物領域４１０ｎ，４２０ｎが形成される。尚、図８（Ｂ）は、図８（Ａ）の工程に続く工程を示す工程断面図である。
【００８８】
次に、図８（Ｃ）に示すように、レジストパターン５０１が剥離された後に、ｐｏｌｙ−Ｓｉパターン４１０，４２０，４３０の上に、ゲート絶縁膜４２が成膜される。続いて、成膜されたゲート絶縁膜４２の上に、例えばモリブデン等の光透過性のよくない金属製導電材料からなる導電層５０２が成膜される。尚、図８（Ｃ）は、図８（Ｂ）の工程に続く工程を示す工程断面図である。
【００８９】
次に、図９（Ａ）に示すように、成膜された導電層５０２に対してパターニングが施される。この際に、ｐｏｌｙ−Ｓｉパターン４３０の上層側に、ゲート電極４３１が形成される。続いて、パターニングされた導電層５０２をマスクとして、高濃度のｐ型ドーパントが添加され、Ｐ＋高濃度不純物領域４１０ｐ，４３０ｐが形成される。尚、図９（Ａ）は、図８（Ｃ）の工程に続く工程を示す工程断面図である。このように、Ｐ型半導体領域４１０ｐ，４３０ｐにはアクセプター型不純物が第１のドーズ量だけ添加され、Ｎ型半導体領域４１０ｎ，４２０ｎにはドナー型不純物が第２のドーズ量だけ添加される。例えば、製品によってはイントリンシック領域には不純物が添加されない場合もある。
【００９０】
次に、図９（Ｂ）に示すように、パターニングされた導電層５０２に対して、更にパターニングが施され、ゲート電極４２１が形成される。このとき、受光素子であるＰＩＮ型ダイオード２１０にはゲート電極は形成されずに、エッチングにより除去される。Ｎｃｈ  ＴＦＴについてはオフセット構造となるようにゲート電極を形成する。続いて、低濃度のｎ型ドーパントが添加され、Ｎｃｈ  ＴＦＴにはＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成される。これにより、ＰＩＮ型ダイオード２１０、Ｎｃｈ  ＴＦＴ及びＰｃｈ  ＴＦＴが形成される。尚、図９（Ｂ）は、図９（Ａ）の工程に続く工程を示す工程断面図である。又、以降の図では、図６及び図７との整合性を保つために、図中において、ｐｏｌｙ−Ｓｉパターン４１０をＰＩＮ型ダイオード２１０と表記する。
【００９１】
次に、図９（Ｃ）に示すように、ゲート電極４２１及び４３１の上に、層間絶縁膜４３を成膜する。続いて、成膜された層間絶縁膜４３に対してパターニングが施され、コンタクトホール４３ｂ，４３ｃ，２３１が形成される。このとき、受光素子であるＰＩＮ型ダイオード２１０上にはゲート絶縁膜４２及び層間絶縁膜４３が形成されている。このため、ゲート電極が上から入り込む外光を遮光しないため、受光しやすくなり、ＰＩＮ型ダイオード２１０の受光効率をより向上させることができ、実用上非常に有利である。尚、図９（Ｃ）は、図９（Ｂ）の工程に続く工程を示す工程断面図である。
【００９２】
次に、図１０（Ａ）に示すように、パターニングが施された層間絶縁膜４３の上に、導電材料を含んでなる導電膜５０３が成膜される。尚、図１０（Ａ）は、図９（Ｃ）の工程に続く工程を示す工程断面図である。
【００９３】
次に、図１０（Ｂ）に示すように、成膜された導電膜５０３の上に、レジスト層５０４が成膜される。次に、パターニングされたレジスト層５０４をマスクとして、成膜された導電膜５０３がエッチングされ所定の配線パターン２３０，４２２，４３２が形成される。尚、図１０（Ｂ）は、図１０（Ａ）の工程に続く工程を示す工程断面図である。
【００９４】
図１０（Ｂ）の工程に続いて、レジスト層５０４が除去され、平坦化層が成膜され、更に、上層に画素電極や共通電極等、配向膜が形成され、ＴＦＴアレイ基板１０が形成される。
【００９５】
これにより、液晶装置１００の製造工程において、ＰＩＮ型ダイオード２１０を、ＴＦＴ３０と同時に形成することができ、実用上非常に有利である。又、ＰＩＮ型ダイオード２１０の遮光性金属膜を除去することでＰＩＮ型ダイオード２１０に入射する外部光を遮光することなく受光することが可能となり、センサ感度の向上となる。又、イントリンシック領域２１０ｉの全面に不純物を添加することが可能となるので、センサ感度の向上に繋がる。この際、イントリンシック領域２１０ｉに不純物を添加する工程においては、ユーザの判断により添加しなくてもセンサとして感度が良好なＰＩＮ型ダイオード２１０を得ることが可能である。
【００９６】
本実施形態によれば、以下のような効果がある。
（１）画素部９に光を供給するバックライト３１と、第１のＰＩＮ型ダイオード２１０及び第２のＰＩＮ型ダイオード２１１を有する光電変換回路８１から出力された電流を電圧に変換し、この変換した電圧が所定の基準電圧より高ければ、光を検知したと判定する判定回路８２と、判定回路８２による判定に基づいて、バックライト３１から画素部９に供給する光量を制御するバックライト制御回路９５と、を設けた。このため、液晶装置１００の周囲の明るさに応じて、バックライト３１から供給する光量を制御できる。よって、液晶装置１００の画像表示領域１０ａの明るさと液晶装置１００の周囲の明るさとの差分を大きくすることで、液晶装置１００の周囲の明るさにかかわらず、液晶装置１００の表示の視認性を向上できる。
【００９７】
（２）ＴＦＴアレイ基板１０の画素電極９ａが形成される領域を除いた領域に、第１のＰＩＮ型ダイオード２１０及び第２のＰＩＮ型ダイオード２１１を有する光電変換回路８１を設けた。よって、画素部９の開口率を低下させることなく、第１のＰＩＮ型ダイオード２１０のイントリンシック領域２１０ｉに供給する環境光を確保できる。
【００９８】
（第２の実施形態）
次に、第２の実施形態について図面を参照して説明する。
図１１は、本実施形態に係る液晶装置１００の光電変換回路８１Ａ及び判定回路８２の構成を示す回路図である。
【００９９】
本実施形態では、図１１に示すように、光電変換回路８１Ａの構成が、第１の実施形態と異なる。その他の構成は、第１の実施形態と同様である。
【０１００】
光電変換回路８１Ａは、第１のＰＩＮ型ダイオード２１０と第２のＰＩＮ型ダイオード２１１とを５対備える。これら５対の第１及び第２のＰＩＮ型ダイオード２１０，２１１は、５段直列に接続されて光電変換回路８１Ａを構成する。
【０１０１】
この光電変換回路８１Ａの出力電流は、５対の第１及び第２のＰＩＮ型ダイオード２１０，２１１のそれぞれで発生した電流の総和となる。
【０１０２】
本実施形態によれば、個々のセンサ自体に夫々ばらつきがあったとしても誤差が発生せず、より正確に周囲の明るさを判断できる。
【０１０３】
＜電子機器＞
続いて、図１２及び図１３を参照しながら、上述の液晶装置１００を具備してなる電子機器の例を説明する。
図１２は、本実施形態に係る液晶装置１００が適用されたモバイル型のパーソナルコンピュータ１２００の斜視図である。図１２において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、上述した液晶装置１００を含んでなる液晶表示ユニット１２０６とから構成されている。液晶表示ユニット１２０６は、上述した液晶装置１００と同様の構成を有する液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１０４】
次に、上述した液晶装置１００を携帯電話１３００に適用した例について説明する。
図１３は、本実施形態に係る液晶装置１００が適用された携帯電話１３００の斜視図である。図１３において、携帯電話１３００は、複数の操作ボタン１３０２と共に、半透過反射型の表示形式を採用し、且つ上述した液晶装置１００と同様の構成を有する液晶装置１００５を備えている。
【０１０５】
これらの電子機器においても、上述した液晶装置１００と同様の構成を含んでいるため、上述した各種効果を好適に享受することができる。
【０１０６】
尚、図１２及び図１３を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた直視型の表示装置や、液晶プロジェクタ等の投射型の表示装置等が挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置が適用可能なのは言うまでもない。
【０１０７】
以上、添付図面を参照しながら実施形態について説明したが、本実施形態は、係る例に限定されないことは言うまでもない。液晶装置１００は、バックライト３１からの光を利用する透過型の表示を行う構成としたが、これに限らず、上述の透過型の表示と、入射する環境光を利用する反射型の表示と、を併用する半透過反射型の表示を行う構成としてもよい。
【０１０８】
又、光電変換回路８１Ａに、第１のＰＩＮ型ダイオード２１０を５段直列に接続して設けたが、これに限らず、例えば第１のＰＩＮ型ダイオード２１０を１０段直列に接続して設けてもよい。
【０１０９】
又、判定回路８２を液晶パネルＡＡに設けたが、これに限らず、例えば外部駆動回路９１に設けてもよい。
【０１１０】
又、電気光学物質として液晶を用いた液晶装置１００に適用したが、これに限らず、液晶以外の電気光学物質を用いた電気光学装置にも適用できる。例えば、有機ＬＥＤ素子を用いた有機ＥＬディスプレイ（ＯＬＥＤ）パネル、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域毎に異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、或いは、ヘリウムやネオン等の高圧ガスを電気光学物質として用いたプラズマディスプレイパネル等各種の電気光学装置に対しても、同様に本実施形態が適用され得る。
【０１１１】
又、液晶としては、ＴＮ（Twisted  Nematic）液晶や負の誘電率を用いた液晶を用いてもよい。又、液晶の表示モードとしては、ＩＰＳ（In-Plane  Switching）やＦＦＳ（Fringe-Field  Switching）等でもよい。
【図面の簡単な説明】
【０１１２】
【図１】第１の実施形態に係る液晶装置を、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図。
【図２】図１のII−II'線断面図。
【図３】第１の実施形態に係る画素部における各種素子、配線等の等価回路。
【図４】第１の実施形態に係る液晶装置の構成を示すブロック図。
【図５】第１の実施形態に係る液晶装置の光電変換回路及び判定回路の構成を示す回路図。
【図６】第１の実施形態に係るＰＩＮ型ダイオードの平面図。
【図７】（Ａ）は、図６のVII−VII'線断面図であり、（Ｂ）は、図６のVIII−VIII'線断面図。
【図８】第１の実施形態に係る液晶装置の製造方法の工程の一部を示す工程断面図。
【図９】図８の工程に続く工程を示す工程断面図。
【図１０】図９の工程に続く工程を示す工程断面図。
【図１１】第２の実施形態に係る液晶装置の光電変換回路及び判定回路の構成を示す回路図。
【図１２】本実施形態に係る液晶装置が適用されたモバイル型のパーソナルコンピュータの斜視図。
【図１３】本実施形態に係る液晶装置が適用された携帯電話の斜視図。
【符号の説明】
【０１１３】
６ａ…データ線  ７…サンプリング回路  ９…画素部  ９ａ…画素電極  １０…ＴＦＴアレイ基板（第１基板）  １０ａ…画像表示領域  １１ａ…走査線  １６…配向膜  ２０…対向基板（第２基板）  ２１…対向電極  ２２…配向膜  ２３…遮光層  ３０…ＴＦＴ  ３１…バックライト  ３２…実装部品  ４１…バッファー絶縁膜  ４２…ゲート絶縁膜  ４３…層間絶縁膜  ４３ｂ，４３ｃ…コンタクトホール  ５０…液晶層  ５２…シール材  ５２ａ…シール領域  ５３…額縁遮光膜（遮光膜）  ７０…蓄積容量  ８１，８１Ａ…光電変換回路  ８２…判定回路  ８５，８６，８７…配線  ８８…開口部  ８９…ブラックマトリクス  ９０…引回配線  ９１…外部駆動回路  ９２…電源回路  ９３…画像処理回路  ９４…タイミング発生回路  ９５…バックライト制御回路  ９９…リセット部  １００…液晶装置（電気光学装置）  １０１…データ線駆動回路  １０２…外部回路接続端子  １０４…走査線駆動回路  １０６…上下導通端子  １０７…上下導通材  ２１０…第１のＰＩＮ型ダイオード（ＰＩＮ型ダイオード）（受光素子）（第１受光素子）  ２１０ｐ…Ｐ型半導体領域  ２１０ｉ…イントリンシック領域  ２１０ｎ…Ｎ型半導体領域  ２１１…第２のＰＩＮ型ダイオード（第２受光素子）  ２３０…配線（配線パターン）  ２３１…コンタクトホール  ３００…容量線  ４１０，４２０，４３０…低温プロセス多結晶シリコンパターン（ｐｏｌｙ−Ｓｉパターン）  ４１０ｎ，４２０ｎ…Ｎ＋高濃度不純物領域（Ｎ型半導体領域）  ４１０ｐ，４３０ｐ…Ｐ＋高濃度不純物領域（Ｐ型半導体領域）  ４２１…ゲート電極  ４２２…配線パターン  ４３１…ゲート電極  ４３２…配線パターン  ５０１…レジストパターン  ５０２…導電層  ５０３…導電膜  ５０４…レジスト層  ８２１…電流電圧変換回路  ８２２…光検知回路  １００５…液晶装置  １２００…コンピュータ  １２０２…キーボード  １２０４…本体部  １２０６…液晶表示ユニット  １３００…携帯電話  １３０２…操作ボタン。
【図１】
2010002673.tif 000003
【図２】
2010002673.tif 000004
【図３】
2010002673.tif 000005
【図４】
2010002673.tif 000006
【図５】
2010002673.tif 000007
【図６】
2010002673.tif 000008
【図７】
2010002673.tif 000009
【図８】
2010002673.tif 000010
【図９】
2010002673.tif 000011
【図１０】
2010002673.tif 000012
【図１１】
2010002673.tif 000013
【図１２】
2010002673.tif 000014
【図１３】
2010002673.tif 000015