(57)【要約】【課題】駆動回路であるサンプル・ホールド・ドライバ（ＳＨＤ）を複数用いて液晶表示パネルを動作させる際に表示不良の発生を抑制する液晶表示パネル用駆動装置及びそれを備えた液晶表示装置及び電子機器を提供する。【解決手段】各ＳＨＤ１２ａ〜１２ｄは、液晶表示パネル１３の各画素電極へ印加する映像信号を液晶表示パネル１３へ出力する映像信号出力部と、液晶表示パネル１３の対向電極へ印加する基準電圧Ｖｃｏｍを生成する基準電圧生成部とを有しており、複数のＳＨＤ１２ａ〜１２ｄが生成する基準電圧Ｖｃｏｍのうち一つの駆動回路ＳＨＤ１２ａが生成する基準電圧Ｖｃｏｍを液晶表示パネル１３の対向電極に印加し、当該印加する基準電圧Ｖｃｏｍが閾値電圧以上になったときに、各ＳＨＤ１２ａ〜１２ｄの映像信号出力部から映像信号Ｖｓｉｇ１〜Ｖｓｉｇ４８の出力を開始する。【選択図】図１
2010002549.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルの複数の画素電極へ映像信号を同時に書き込む駆動回路を複数個備え、
各前記駆動回路は、
前記複数の画素電極へ印加する映像信号を信号線を介して前記液晶表示パネルへ出力する映像信号出力部と、
前記液晶表示パネルの対向電極へ印加する基準電圧を生成する基準電圧生成部と、を有しており、
前記複数の駆動回路が生成する基準電圧のうち一つの駆動回路が生成する基準電圧を前記液晶表示パネルの対向電極に印加し、当該印加する基準電圧が閾値電圧以上になったときに、各前記駆動回路の映像信号出力部から前記映像信号の出力を開始する液晶表示パネル用駆動装置。
【請求項２】
各前記駆動回路は、
内部又は他の駆動回路の基準電圧生成部が生成する基準電圧を入力する入力端子と、
前記入力端子に入力される基準電圧と前記閾値電圧とを比較する電圧比較部を備え、
前記入力端子に入力される基準電圧が前記閾値電圧以上になったときに、前記映像信号出力部から前記映像信号の出力を開始する請求項１に記載の液晶表示パネル用駆動装置。
【請求項３】
各前記駆動回路は、
前記基準電圧生成部で生成される基準電圧と前記閾値電圧とを比較する電圧比較部と、
他の駆動回路の電圧比較部の比較結果を入力する入力端子と、
内部の電圧比較部による比較結果に基づいて動作する第１モードと、前記入力端子への入力に基づいて動作する第２モードとを設定するモード設定部と、を備え、
前記第１モードに設定されているとき、内部の電圧比較部の検出結果に基づいて前記映像信号出力部から前記映像信号の出力を開始し、前記第２モードに設定されているとき、前記入力端子への入力に基づいて前記映像信号出力部から前記映像信号の出力を開始する請求項１に記載の液晶表示パネル用駆動装置。
【請求項４】
各前記映像信号出力部は、前記液晶表示パネルに印加する基準電圧が前記閾値電圧以上になるまで所定の直流電圧を前記信号線を介して前記液晶表示パネルへ出力する請求項１〜３のいずれか１項に記載の液晶表示パネル用駆動装置。
【請求項５】
各前記映像信号出力部は、前記液晶表示パネルに印加する基準電圧が前記閾値電圧以上になるまで当該基準電圧を前記信号線を介して前記液晶表示パネルへ出力する請求項１〜３のいずれか１項に記載の液晶表示パネル用駆動装置。
【請求項６】
液晶表示パネルと、前記液晶表示パネルの複数の画素電極へ映像信号を同時に書き込む複数の駆動回路とを備え、
各前記駆動回路は、
前記複数の画素電極へ印加する映像信号を信号線を介して前記液晶表示パネルへ出力する映像信号出力部と、
前記液晶表示パネルの対向電極へ印加する基準電圧を生成する基準電圧生成部と、を有しており、
前記複数の駆動回路が生成する基準電圧のうち一つの駆動回路が生成する基準電圧を前記液晶表示パネルの対向電極に印加し、当該印加する基準電圧が閾値電圧以上になったときに、各前記駆動回路の映像信号出力部から前記映像信号の出力を開始する液晶表示装置。
【請求項７】
前記液晶表示パネルと、前記液晶表示パネルの複数の画素電極へ映像信号を同時に書き込む複数の駆動回路とを有する液晶表示装置を備え、
各前記駆動回路は、
前記複数の画素電極へ印加する映像信号を信号線を介して前記液晶表示パネルへ出力する映像信号出力部と、
前記液晶表示パネルの対向電極へ印加する基準電圧を生成する基準電圧生成部と、を有しており、
前記複数の駆動回路が生成する基準電圧のうち一つの駆動回路が生成する基準電圧を前記液晶表示パネルの対向電極に印加し、当該印加する基準電圧が閾値電圧以上になったときに、各前記駆動回路の映像信号出力部から前記映像信号の出力を開始する電子機器。
【請求項８】
前記複数の画素電極へ印加する映像信号を信号線を介して前記液晶表示パネルへ出力する映像信号出力部と、
前記液晶表示パネルの対向電極へ印加する基準電圧を生成する基準電圧生成部と、
前記液晶表示パネルに印加される基準電圧が前記基準電圧生成部により生成される基準電圧であるとき当該電圧を入力し、前記液晶表示パネルに印加される基準電圧が他の装置により生成される基準電圧のとき当該電圧を入力する入力端子と、
前記入力端子に入力される電圧と予め設定した閾値電圧とを比較する電圧比較部と、を備え、
前記入力端子に入力される電圧が前記閾値電圧以上になったときに、前記映像信号出力部が前記映像信号の出力を開始する液晶表示パネル用駆動回路。
【請求項９】
前記複数の画素電極へ印加する映像信号を信号線を介して前記液晶表示パネルへ出力する映像信号出力部と、
前記液晶表示パネルの対向電極へ印加する基準電圧を生成する基準電圧生成部と、
前記基準電圧生成部で生成した基準電圧と予め設定した閾値電圧とを比較する電圧比較部と、
他の駆動回路の電圧比較部の出力を入力する入力端子と、
前記電圧比較部による比較結果に基づいて動作する第１モードと、前記入力端子への入力に基づいて動作する第２モードとを設定するモード設定部と、を備え、
前記第１モードに設定されているとき、前記電圧比較部の検出結果に基づいて前記映像信号出力部から前記映像信号の出力を開始し、前記第２モードに設定されているとき、前記入力端子への入力に基づいて前記映像信号出力部から前記映像信号の出力を開始する液晶表示パネル用駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネル用駆動装置、液晶表示パネル用駆動回路及びそれを備えた液晶表示装置並びに電子機器に関する。さらに詳細には、液晶表示パネルの複数の画素電極へ映像信号を同時に書き込む液晶表示パネル用駆動回路及びそれを複数備える液晶表示パネル用駆動装置及びそれを備えた液晶表示装置並びに電子機器に関する。
【背景技術】
【０００２】
従来より、表示素子として、画素電極と対向電極間に液晶層を設けた液晶セルからなる複数の画素がマトリクス状に配列された液晶表示パネルを備えた液晶表示装置（Liquid crystal display）が広く用いられている。
【０００３】
この液晶表示装置では、液晶表示パネルの画素電極と対向電極間に所定値（例えば、５．５Ｖ）以下の印加することにより、画素における階調表示を実現している。すなわち、画素電極に画像の階調に応じた映像信号Ｖｓｉｇを印加し、対向電極へは基準電圧Ｖｃｏｍを印加することによって画素への書き込みを行なって、各画素で画像を表示する。
【０００４】
各画素への書き込み速度は、一般に、入力される映像信号Ｖｓｉｇを１ドット（一つの画素）ごとに順次に書き込んでいけるほど速くはないため、水平方向において複数画素ずつ並列に映像信号Ｖｓｉｇを書き込む方式が採用されている（例えば、特許文献１参照。）。この方式の液晶表示装置においては、液晶表示パネルの複数の画素に対して並列に映像信号を書き込むべく、時系列で順に入力される映像信号を複数の画素分の並列信号に変換するサンプル・ホールド・ドライバ（以下、「ＳＨＤ」とも呼ぶ。）が用いられる。
【０００５】
以下、複数画素同時書き込み方式を採用した従来の液晶表示装置を図面を参照して説明する。図１２は複数画素同時書き込み方式を採用した従来の液晶表示装置を説明するための模式図、図１３は映像信号及び基準電圧の立ち上がりをシーケンス制御する従来方法の説明図、図１４は従来の液晶表示装置の映像信号と基準電圧との関係を示す図である。
【０００６】
図１２に示すように従来の液晶表示装置２００は、データ処理／タイミング信号生成回路（以下、「ＤＳＤ／ＴＧ」とする。）２０１と、サンプル・ホールド・ドライバ（ＳＨＤ）２０２と、Ｎ相液晶表示パネル２０３とを備えている。
【０００７】
ＤＳＤ／ＴＧ２０１で生成された映像信号ＤＡは、ＳＨＤ２０２に入力される。ＳＨＤ２０２では、時系列で順に入力されてくる映像信号ＤＡに並列化処理を施してＮ相に展開して映像信号Ｖｓｉｇ１〜ＶｓｉｇＮを生成すると共に基準電圧Ｖｃｏｍを生成する。ＳＨＤ２０２で生成された映像信号Ｖｓｉｇ１〜ＶｓｉｇＮは、Ｎ相液晶表示パネル２０３の各画素電極に印加され、ＳＨＤ２０２で生成された基準電圧ＶｃｏｍはＮ相液晶表示パネル２０３の対向電極に印加されて、画素への映像信号の書き込みが行なわれる。
【０００８】
ここで、図１２に示す液晶表示装置２００の液晶表示パネル２０３が１２相展開の１２相液晶表示パネルであり、ＳＨＤ２０２が１２相展開のサンプル・ホールド・ドライバであるとする。このとき、ＳＨＤ２０２においてＤＳＤ／ＴＧ２０１から入力される映像信号ＤＡをサンプル・ホールド処理する際に、並列化処理を施して１２画素分ずつ同タイミングになるように１２並列の映像信号Ｖｓｉｇ１〜Ｖｓｉｇ１２に変換する。こうして映像信号ＤＡが１２並列の映像信号Ｖｓｉｇ１〜Ｖｓｉｇ１２に変換された状態で液晶表示パネル２０３に入力されることで１２画素分の時間で１２列の信号線に映像信号を並列に書き込むようにしている。
【０００９】
ところで、液晶表示パネルにおいては、画素電極の負荷に比べて対向電極の負荷が大きい。また、一般的に対向電極を駆動する基準電圧Ｖｃｏｍには、その電圧変動を抑制するためにコンデンサ(図１２に示す例では１０μＦ)が付加される。そのため液晶表示装置２００への電源投入時（電源立ち上げ時）において、液晶表示パネルに入力される映像信号Ｖｓｉｇの立ち上がり時間よりも基準電圧Ｖｃｏｍの立ち上がり時間が遅くなる。このように映像信号Ｖｓｉｇよりも基準電圧Ｖｃｏｍの立ち上がり時間が遅くなると、画素の液晶に大きな電圧が印加されてしまい、ストライプドメインと言われる表示不良が発生する。
【００１０】
このようなストライプドメイン対策として、例えば、下記特許文献２には、映像信号Ｖｓｉｇ及び基準電圧Ｖｃｏｍの立ち上がりをシーケンス制御する方法が提案されている。すなわち、図１３に示すように、映像信号Ｖｓｉｇを出力するタイミングを所定時間Ｔｓだけ遅延（Ｖｓｉｇ’→Ｖｓｉｇ）させて基準電圧Ｖｃｏｍとの電位差の発生を抑制する。しかし、この対策では、液晶表示パネルの負荷の大きさに応じて異なる映像信号Ｖｓｉｇ及び基準電圧Ｖｃｏｍの立ち上がり時定数を正確に把握する必要がある。そのため、液晶表示パネルに応じて立ち上がり時定数の把握作業が必要となり、開発コストの向上等を招いてしまう。
【００１１】
そこで、従来のＳＨＤ２０２では、図１４に示すように、電源投入（ｔ１１のタイミング参照。）の後、液晶表示パネル２０３の対向電極へ印加する基準電圧Ｖｃｏｍの電圧を監視している。そして、ＳＨＤ２０２は、この基準電圧Ｖｃｏｍが予め設定された閾値電圧Ｖｒ（例えば、６．５Ｖ）を超えたとき（ｔ１２のタイミング参照。）に、映像信号Ｖｓｉｇを出力するように制御している。
【特許文献１】特開２００７−２７９１７１号公報
【特許文献２】特開２００３−２８０６１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところが、従来のＳＨＤを複数用いて液晶表示パネルを動作させようとすると、次のような問題が生じる。図１５は従来のＳＨＤを複数用いて液晶表示パネルを動作させる液晶表示装置の構成図、図１６は図１５に示す液晶表示装置の映像信号と基準電圧との関係を示す図である。
【００１３】
例えば、図１５に示すように、４つのＳＨＤ２１２ａ〜２１２ｄから４８本のＶｓｉｇ１〜Ｖｓｉｇ４８を液晶表示パネル２１３に入力する場合、基準電圧Ｖｃｏｍについては一つのＳＨＤ２１２ａの出力のみを液晶表示パネル２１３に入力することになる。
【００１４】
このとき、各ＳＨＤはそれぞれが生成する基準電圧Ｖｃｏｍが閾値電圧を超えたときに、映像信号Ｖｓｉｇの出力制御を行なうことから、各ＳＨＤで生成する基準電圧Ｖｃｏｍの立ち上がりが異なると、ストライプドメインが発生する恐れがある。特に、図１５に示す構成では、ＳＨＤ２１２ａの出力のみに液晶表示パネル２１３の対向電極が負荷として接続されることになることから、ＳＨＤ２１２ｂ〜ＳＨＤ２１２ｄの基準電圧Ｖｃｏｍの立ち上がりがＳＨＤ２１２ａより速くなる。その結果、液晶表示パネル２１３に印加される基準電圧ＶｃｏｍとＳＨＤ２１２ｂ〜ＳＨＤ２１２ｄから出力されるＶｓｉｇ１３〜Ｖｓｉｇ４８の電圧との間で電圧差が大きくなり、ストライプドメインが発生する恐れがある。
【００１５】
そこで、液晶表示パネル２１３の対向電極の負荷よりも十分大きな容量負荷となるコンデンサＣ１０ａ〜Ｃ１０ｄ（例えば、１０μＦ）をＳＨＤ２１２ａ〜２１２ｄのＶｃｏｍ端子にそれぞれ接続して、各基準電圧Ｖｃｏｍの立ち上がりのズレを抑制している。
【００１６】
しかしながら、コンデンサＣ１０ａ〜Ｃ１０ｄの容量として大きな容量が必要である（例えば、１０μＦ）ことから、余分な部品コストの発生、回路実装面積拡大等の問題があった。
【００１７】
しかも、コンデンサはその個体差や温度による容量バラツキを有することから、例えば、図１６に示すように、ＳＨＤ２１２ａ〜２１２ｄ間で基準電圧Ｖｃｏｍの立ち上がりのズレが生じてしまう。このとき、ＳＨＤ２１２ａの基準電圧Ｖｃｏｍが閾値電圧Ｖｒまで立ち上がるまでに、例えば、ＳＨＤ２１２ｄから映像信号Ｖｓｉｇ３７〜Ｖｓｉｇ４８が出力される（タイミングｔ２２参照。）。このとき液晶表示パネル２１３に入力される基準電圧Ｖｃｏｍ（ＳＨＤ２１２ａの基準電圧Ｖｃｏｍ）が十分な電圧となっていないことから、映像信号Ｖｓｉｇ２５〜Ｖｓｉｇ４８との間に大きな電位差が生じてしまい、ストライプドメインを発生する恐れがある。
【課題を解決するための手段】
【００１８】
そこで、かかる課題を解決すべく、請求項１に記載の発明は、液晶表示パネルの複数の画素電極へ映像信号を同時に書き込む駆動回路を複数個備えた液晶表示パネル用駆動装置において、各前記駆動回路は、前記複数の画素電極へ印加する映像信号を信号線を介して前記液晶表示パネルへ出力する映像信号出力部と、前記液晶表示パネルの対向電極へ印加する基準電圧を生成する基準電圧生成部と、を有しており、前記複数の駆動回路が生成する基準電圧のうち一つの駆動回路が生成する基準電圧を前記液晶表示パネルの対向電極に印加し、当該印加する基準電圧が閾値電圧以上になったときに、各前記駆動回路の映像信号出力部から前記映像信号の出力を開始するものである。
【００１９】
また、請求項２に記載の発明は、請求項１に記載の液晶表示パネル用駆動装置において、各前記駆動回路は、内部又は他の駆動回路の基準電圧生成部が生成する基準電圧を入力する入力端子と、前記入力端子に入力される基準電圧と前記閾値電圧とを比較する電圧比較部を備え、前記入力端子に入力される基準電圧が前記閾値電圧以上になったときに、前記映像信号出力部から前記映像信号の出力を開始するものである。
【００２０】
また、請求項３に記載の発明は、請求項１に記載の液晶表示パネル用駆動装置において、各前記駆動回路は、前記基準電圧生成部で生成される基準電圧と前記閾値電圧と比較する電圧比較部と、他の駆動回路の電圧比較部の比較結果を入力する入力端子と、内部の電圧比較部による比較結果に基づいて動作する第１モードと、前記入力端子への入力に基づいて動作する第２モードとを設定するモード設定部と、を備え、前記第１モードに設定されているとき、内部の電圧比較部の検出結果に基づいて前記映像信号出力部から前記映像信号の出力を開始し、前記第２モードに設定されているとき、前記入力端子への入力に基づいて前記映像信号出力部から前記映像信号の出力を開始するものである。
【００２１】
また、請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の液晶表示パネル用駆動装置において、各前記映像信号出力部は、前記液晶表示パネルに印加する基準電圧が前記閾値電圧以上になるまで所定の直流電圧を前記信号線を介して前記液晶表示パネルへ出力するものである。
【００２２】
また、請求項５に記載の発明は、請求項１〜３のいずれか１項に記載の液晶表示パネル用駆動装置において、各前記映像信号出力部は、前記液晶表示パネルに印加する基準電圧が前記閾値電圧以上になるまで当該基準電圧を前記信号線を介して前記液晶表示パネルへ出力するものである。
【００２３】
また、請求項６に記載の発明は、液晶表示パネルと、前記液晶表示パネルの複数の画素電極へ映像信号を同時に書き込む複数の駆動回路とを備えた液晶表示装置において、各前記駆動回路は、前記複数の画素電極へ印加する映像信号を信号線を介して前記液晶表示パネルへ出力する映像信号出力部と、前記液晶表示パネルの対向電極へ印加する基準電圧を生成する基準電圧生成部と、を有しており、前記複数の駆動回路が生成する基準電圧のうち一つの駆動回路が生成する基準電圧を前記液晶表示パネルの対向電極に印加し、当該印加する基準電圧が閾値電圧以上になったときに、各前記駆動回路の映像信号出力部から前記映像信号の出力を開始するものである。
【００２４】
また、請求項７に記載の発明は、前記液晶表示パネルと、前記液晶表示パネルの複数の画素電極へ映像信号を同時に書き込む複数の駆動回路とを有する液晶表示装置を備えた電子機器において、各前記駆動回路は、前記複数の画素電極へ印加する映像信号を信号線を介して前記液晶表示パネルへ出力する映像信号出力部と、前記液晶表示パネルの対向電極へ印加する基準電圧を生成する基準電圧生成部と、を有しており、前記複数の駆動回路が生成する基準電圧のうち一つの駆動回路が生成する基準電圧を前記液晶表示パネルの対向電極に印加し、当該印加する基準電圧が閾値電圧以上になったときに、各前記駆動回路の映像信号出力部から前記映像信号の出力を開始するものである。
【００２５】
また、請求項８に記載の発明は、液晶表示パネル用駆動回路において、前記複数の画素電極へ印加する映像信号を信号線を介して前記液晶表示パネルへ出力する映像信号出力部と、前記液晶表示パネルの対向電極へ印加する基準電圧を生成する基準電圧生成部と、前記液晶表示パネルに印加される基準電圧が前記基準電圧生成部により生成される基準電圧であるとき当該電圧を入力し、前記液晶表示パネルに印加される基準電圧が他の装置により生成される基準電圧のとき当該電圧を入力する入力端子と、前記入力端子に入力される電圧と予め設定した閾値電圧とを比較する電圧比較部と、を備え、前記入力端子に入力される電圧が前記閾値電圧以上になったときに、前記映像信号出力部が前記映像信号の出力を開始するものである。
【００２６】
また、請求項９に記載の発明は、液晶表示パネル用駆動回路において、前記複数の画素電極へ印加する映像信号を信号線を介して前記液晶表示パネルへ出力する映像信号出力部と、前記液晶表示パネルの対向電極へ印加する基準電圧を生成する基準電圧生成部と、前記基準電圧生成部で生成した基準電圧と予め設定した閾値電圧とを比較する電圧比較部と、他の駆動回路の電圧比較部の出力を入力する入力端子と、前記入力端子への入力に基づいて動作する第１モードと他の駆動回路の基準電圧生成部からの出力に基づいて動作する第２モードとを設定するモード設定部と、を備え、前記第１モードに設定されているとき、前記電圧比較部の検出結果に基づいて前記映像信号出力部から前記映像信号の出力を開始し、前記第２モードに設定されているとき、前記入力端子への入力に基づいて前記映像信号出力部から前記映像信号の出力を開始するものである。
【発明の効果】
【００２７】
本発明によれば、一つの駆動回路が生成する基準電圧を液晶表示パネルの対向電極に印加し、当該印加する基準電圧が閾値電圧以上になったときに、各駆動回路から映像信号の出力を開始する。従って、液晶表示パネルに入力される基準電圧と各種信号との電圧差を抑えることができ、ストライプドメインの発生を防止可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明のいくつかの実施形態を、図面を参照して説明する。
【００２９】
［１．第１実施形態］
まず、第１実施形態の液晶表示装置について説明する。図１は第１実施形態における液晶表示装置１の概略構成図、図２は第１実施形態における液晶表示装置１の映像信号と基準電圧との関係を示す図である。
【００３０】
図１に示すように、第１実施形態の液晶表示装置１は、データ処理／タイミング信号生成回路（ＤＳＤ／ＴＧ）１１と、複数のサンプル・ホールド・ドライバ（以下、「ＳＨＤ」と呼ぶ。）１２ａ〜１２ｄと、液晶表示パネル１３とを備えている。なお、少なくともＳＨＤ１２ａ〜１２ｄを有する装置が本発明の液晶表示パネル用駆動装置の一例に相当し、各ＳＨＤ１２ａ〜１２ｄが本発明の液晶表示パネル用駆動回路又は駆動回路の一例に相当する。
【００３１】
ＤＳＤ／ＴＧ１１は、映像信号ＤＡ１〜ＤＡ４を生成し、これらの映像信号ＤＡ１〜ＤＡ４をそれぞれＳＨＤ１２ａ〜１２ｄへ出力する回路である。
【００３２】
ＳＨＤ１２ａ〜１２ｄは、ＤＳＤ／ＴＧ１１から時系列で順に入力されてくる映像信号ＤＡ１〜ＤＡ４に並列化処理を施し、１２相に展開した映像信号Ｖｓｉｇを生成、当該映像信号Ｖｓｉｇを信号線を介して液晶表示パネル１３へ出力する。また、ＳＨＤ１２ａ〜１２ｄは、液晶表示パネル１３の対向電極に供給する基準電圧Ｖｃｏｍ（ここでは７Ｖとする。）を生成してＶｃｏｍＯＵＴ端子から信号線を介して液晶表示パネル１３へ出力する。
【００３３】
そして、ＳＨＤ１２ａはＤＡ１から映像信号Ｖｓｉｇ１〜Ｖｓｉｇ１２を、ＳＨＤ１２ｂはＤＡ２から映像信号Ｖｓｉｇ１３〜Ｖｓｉｇ２４をそれぞれ生成する。また、ＳＨＤ１２ｃはＤＡ３から映像信号Ｖｓｉｇ２５〜Ｖｓｉｇ３６を、ＳＨＤ１２ｄはＤＡ４から映像信号Ｖｓｉｇ３７〜Ｖｓｉｇ４８をそれぞれ生成する。
【００３４】
このように、各ＳＨＤ１２ａ〜１２ｄは、液晶表示パネル１３の画素電極へ印加する映像信号を信号線を介して液晶表示パネル１３へ出力する映像信号出力部と、液晶表示パネル１３の対向電極へ印加する基準電圧Ｖｃｏｍを生成する基準電圧生成部として機能する。
【００３５】
液晶表示パネル１３は、画素電極と対向電極間に液晶層を設けた液晶セルからなる複数の画素がマトリクス状に配列され、４８個の画素を同時に書き込み可能な４８相の液晶表示パネル（ＬＣＤ）である。ＳＨＤ１２ａ〜１２ｄで生成された映像信号Ｖｓｉｇ１〜Ｖｓｉｇ４８を、４８本の信号線を介して同時に４８個の画素の画素電極に印加して４８個の画素への同時書き込みを行なう。
【００３６】
また、液晶表示パネル１３の対向電極には、一つのＳＨＤ１２ａのＶｃｏｍＯＵＴ端子から基準電圧Ｖｃｏｍが１本の信号線を介して入力される。さらに、ＳＨＤ１２ａのＶｃｏｍＯＵＴ端子には、他のＳＨＤ１２ｂ〜ＳＨＤ１２ｄのＶｃｏｍＩＮ端子が接続されており、ＳＨＤ１２ａで生成された基準電圧ＶｃｏｍがＳＨＤ１２ｂ〜ＳＨＤ１２ｄへ入力される。なお、ＳＨＤ１２ａのＶｃｏｍＯＵＴ端子にコンデンサＣ１が接続されているが、このコンデンサＣ１は、ＳＨＤ１２ａ〜１２ｄから映像信号Ｖｓｉｇ１〜４８を出力するタイミングの調整やＶｃｏｍＯＵＴ端子の電圧変動を抑制するためのコンデンサである。
【００３７】
ここで、各ＳＨＤ１２ａ〜１２ｄには、ＶｃｏｍＩＮ端子の電圧と後述の閾値電圧Ｖｒとを比較する電圧比較部が設けられており、ＶｃｏｍＩＮ端子の電圧が閾値電圧Ｖｒ以上になったときに、映像信号Ｖｓｉｇの出力を開始するようにしている。
【００３８】
そして、各ＳＨＤ１２ａ〜１２ｄのＶｃｏｍＩＮ端子には、ＳＨＤ１２ａで生成されて液晶表示パネル１３に入力される基準電圧Ｖｃｏｍが印加されることになる。
【００３９】
従って、液晶表示パネル１３に入力される基準電圧Ｖｃｏｍが閾値電圧Ｖｒよりも低いときには、各ＳＨＤ１２ａ〜１２ｄから映像信号Ｖｓｉｇ１〜Ｖｓｉｇ４８が出力されない。
【００４０】
その結果、液晶表示パネル１３の画素の液晶に大きな電圧が印加されることを抑制することができ、ストライプドメインの発生を防止することができる。
【００４１】
しかも、各ＳＨＤ１２ａ〜１２ｄのＶｃｏｍＯＵＴ端子に容量の大きなコンデンサを接続する必要がないことから、コンデンサ容量のバラツキ、余分な部品コストの発生、回路実装面積拡大等の問題も回避できる。
【００４２】
以下、ＳＨＤ１２ａ〜１２ｄの具体的な構成について、図３を参照して具体的に説明する。図３はサンプル・ホールド・ドライバ（ＳＨＤ）の構成図である。なお、ＳＨＤ１２ａ〜１２ｄは同一構成であることから、ここではＳＨＤ１２ａの構成を例に挙げて説明する。また、ＳＨＤ１２ａの機能のうち特徴的部分に関する部分を中心に説明する。
【００４３】
図３に示すように、ＳＨＤ１２ａは、サンプルホールド・デコーダ回路２０と、Ｖｓｉｇ中間調データ生成回路２１と、Ｖｓｉｇ−ＤＡＣ入力選択回路２２と、Ｖｓｉｇ−ＤＡＣ回路２３と、Ｖｓｉｇ交流化回路２４（映像信号出力部の一例に相当）とを有している。
【００４４】
サンプルホールド・デコーダ回路２０は、ＤＳＤ／ＴＧ１１からのシリアルデジタル映像信号ＤＡ１［１１：０］を入力し、１２並列のデータに展開（１２相展開）する。サンプルホールド・デコーダ回路２０は、このように１２相展開されたデータを制御信号（図示せず）に基づいたタイミングでＶｓｉｇ−ＤＡＣ入力選択回路２２へ出力する。
【００４５】
また、Ｖｓｉｇ中間調データ生成回路２１は、中間調データ（ここでは、映像信号Ｖｓｉｇの電圧値として５Ｖに対応するデータ)を生成して、制御信号（図示せず）に基づいたタイミングでＶｓｉｇ−ＤＡＣ入力選択回路２２へ出力する。
【００４６】
Ｖｓｉｇ−ＤＡＣ入力選択回路２２は、後述するＶｃｏｍ電圧比較回路５２から出力される状態信号Ｓｔに基づいて、サンプルホールド・デコーダ回路２０から出力されるデータとＶｓｉｇ中間調データ生成回路２１から中間調データのいずれか一つを選択する。そして、Ｖｓｉｇ−ＤＡＣ入力選択回路２２はこのように選択したデータをＶｓｉｇ−ＤＡＣ回路２３へ出力する。
【００４７】
Ｖｓｉｇ−ＤＡＣ回路２３では、Ｖｓｉｇ−ＤＡＣ入力選択回路２２から出力されるデータをアナログ信号化して、Ｖｓｉｇ交流化回路２４から信号線を介して液晶表示パネル１３へ出力する。
【００４８】
また、ＳＨＤ１２ａは、図３に示すように、Ｐｓｉｇ通常データ生成回路３０と、Ｐｓｉｇ中間調データ生成回路３１と、Ｐｓｉｇ−ＤＡＣ入力選択回路３２と、Ｐｓｉｇ−ＤＡＣ回路３３と、Ｐｓｉｇ交流化回路３４とを有している。
【００４９】
Ｐｓｉｇ通常データ生成回路３０は、液晶表示パネル１３をプリチャージするためのプリチャージ信号を生成して、制御信号（図示せず）に基づいたタイミングでＰｓｉｇ−ＤＡＣ入力選択回路３２へ出力する。
【００５０】
また、Ｐｓｉｇ中間調データ生成回路３１は、中間調データ（ここでは、プリチャージ信号Ｐｓｉｇの電圧値として５Ｖに対応するデータ)を生成して、制御信号（図示せず）に基づいたタイミングでＰｓｉｇ−ＤＡＣ入力選択回路３２へ出力する。
【００５１】
Ｐｓｉｇ−ＤＡＣ入力選択回路３２は、後述するＶｃｏｍ電圧比較回路５２から出力される状態信号Ｓｔに基づいてＰｓｉｇ通常データ生成回路３０から出力されるデータとＰｓｉｇ中間調データ生成回路３１から中間調データのいずれか一つを選択する。そして、Ｐｓｉｇ−ＤＡＣ入力選択回路３２はこのように選択したデータをＰｓｉｇ−ＤＡＣ回路３３へ出力する。
【００５２】
Ｐｓｉｇ−ＤＡＣ回路３３では、Ｐｓｉｇ−ＤＡＣ入力選択回路３２から出力されるデータをアナログ信号化して、Ｐｓｉｇ交流化回路３４から信号線を介して出力する。
【００５３】
また、ＳＨＤ１２ａは、図３に示すように、タイミングジェネレータ（ＴＧ）４０と、ＦＲＰ選択回路４１を有している。タイミングジェネレータ４０は、ＦＲＰ選択回路４１に対して、映像信号Ｖｓｉｇ１〜Ｖｓｉｇ１２、プリチャージ信号Ｐｓｉｇを交流化させるための極性反転信号ＦＲＰを出力する。ＦＲＰ選択回路４１は、後述するＶｃｏｍ電圧比較回路５２から出力される状態信号Ｓｔと極性反転信号ＦＲＰのいずれか一つを選択して、Ｖｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４へ出力する。Ｖｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４は、極性反転信号ＦＲＰが入力されると、入力されるアナログ信号を交流化して出力する。
【００５４】
ここで、本実施形態におけるＳＨＤ１２ａには、図３に示すように、さらに、Ｖｃｏｍ電圧生成回路５０（基準電圧生成部の一例に相当）、Ｖｃｏｍ閾値電圧設定回路５１、Ｖｃｏｍ電圧比較回路５２（電圧比較部の一例に相当）を備えている。
【００５５】
Ｖｃｏｍ電圧生成回路５０は、基準電圧Ｖｃｏｍを生成してＶｃｏｍＯＵＴ端子に出力する回路であり、Ｖｃｏｍ閾値電圧設定回路５１は予め規定された閾値電圧Ｖｒ（ここでは、６．５Ｖ）を生成して出力する回路である。
【００５６】
Ｖｃｏｍ電圧比較回路５２は、Ｖｃｏｍ電圧生成回路５０が生成する基準電圧ＶｃｏｍとＶｃｏｍＩＮ入力端子（入力端子の一例に相当）の電圧とを比較し、その結果を状態信号Ｓｔとして出力する。ここで、ＳＨＤ１２ａのＶｃｏｍＩＮ入力端子にはＶｃｏｍＯＵＴ端子が接続されている。従って、Ｖｃｏｍ電圧比較回路５２は、Ｖｃｏｍ電圧生成回路５０が生成する基準電圧ＶｃｏｍとＶｃｏｍ閾値電圧設定回路５１が生成する閾値電圧Ｖｒとを比較し、その結果を状態信号Ｓｔとして出力する。Ｖｃｏｍ電圧比較回路５２は、基準電圧Ｖｃｏｍが閾値電圧Ｖｒよりも電圧レベルが低いとき状態信号ＳｔとしてＬレベルの信号を出力し、基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上の電圧レベルのとき状態信号ＳｔとしてＨレベルの信号を出力する。
【００５７】
ＳＨＤ１２ａへの電源投入時、すなわちＳＨＤ１２ａへの電源電圧への印加を開始したとき（図２に示すタイミングｔ１参照。）、Ｖｃｏｍ電圧生成回路５０が生成する基準電圧Ｖｃｏｍは、閾値電圧Ｖｒよりも低い電圧である。従って、Ｖｃｏｍ電圧比較回路５２は、状態信号ＳｔとしてＬレベルの信号を出力する。
【００５８】
状態信号ＳｔがＬレベルの信号である場合、上述のようにＶｓｉｇ−ＤＡＣ入力選択回路２２は出力する信号として、Ｖｓｉｇ中間調データ生成回路２１から出力される中間調データを選択する。従って、この中間調データがＶｓｉｇ−ＤＡＣ回路２３でアナログ信号化されてＶｓｉｇ交流化回路２４に入力される。
【００５９】
また、状態信号ＳｔがＬレベルの信号である場合、上述のようにＰｓｉｇ−ＤＡＣ入力選択回路３２は出力する信号として、Ｐｓｉｇ中間調データ生成回路３１から出力される中間調データを選択する。従って、この中間調データがＰｓｉｇ−ＤＡＣ回路３３でアナログ信号化されてＰｓｉｇ交流化回路３４に入力される。
【００６０】
さらに、上述のように状態信号ＳｔがＬレベルの信号である場合、ＦＲＰ選択回路４１は、Ｌレベルの信号である状態信号Ｓｔを選択して、Ｖｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４へ出力する。
【００６１】
そのため、Ｖｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４は共に一定レベルの直流電圧を出力することになる。すなわち、Ｖｓｉｇ交流化回路２４には５Ｖの直流電圧値に設定されたＶｓｉｇ中間調データが入力されるため、Ｖｓｉｇ交流化回路２４からは５Ｖの直流電圧が出力される。同様に、Ｐｓｉｇ交流化回路３４には５Ｖの直流電圧値に設定されたＰｓｉｇ中間調データが入力されるため、Ｐｓｉｇ交流化回路３４からは５Ｖの直流電圧が出力される。
【００６２】
このようにＳＨＤ１２ａへの電源投入時、Ｖｃｏｍ電圧比較回路５２から状態信号ＳｔとしてＬレベルの信号が出力され、所定電圧である５Ｖの直流電圧がＶｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４から信号線を介して液晶表示パネル１３へ出力される。
【００６３】
そして、この状態は、Ｖｃｏｍ電圧生成回路５０が生成する基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上となるまで継続する。
【００６４】
ＳＨＤ１２ｂ〜１２ｄのＶｃｏｍＩＮには、図１に示すように、ＳＨＤ１２ａから基準電圧Ｖｃｏｍが入力されることになり、各ＳＨＤ１２ｂ〜１２ｄのＶｃｏｍ電圧生成回路５０が発生する閾値電圧ＶｒはＳＨＤ１２ａと同様（ここでは６．５Ｖ）である。従って、ＳＨＤ１２ｂ〜１２ｄの状態は、ＳＨＤ１２ａの状態と同じになる。
【００６５】
すなわち、ＳＨＤ１２ａ〜１２ｄへの電源投入時からＳＨＤ１２ａが生成する基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上となるまでの間、５Ｖの直流電圧がＶｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４から信号線を介して液晶表示パネル１３へ出力される。
【００６６】
その後、ＳＨＤ１２ａのＶｃｏｍ電圧生成回路５０が生成する基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上となると、Ｖｃｏｍ電圧比較回路５２から状態信号ＳｔとしてＨレベルの信号が出力される。そのため、Ｖｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４は、交流化された映像信号Ｖｓｉｇ１〜Ｖｓｉｇ１２及びプリチャージ信号Ｐｓｉｇを信号線を介して液晶表示パネル１３へ出力する。
【００６７】
上述のようにＳＨＤ１２ｂ〜１２ｄのＶｃｏｍＩＮには、ＳＨＤ１２ａから基準電圧Ｖｃｏｍが入力されることから、ＳＨＤ１２ｂ〜１２ｄの状態は、ＳＨＤ１２ａの状態と同じになる。
【００６８】
すなわち、ＳＨＤ１２ａが生成する基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上となると、映像信号Ｖｓｉｇ１〜Ｖｓｉｇ４８及びプリチャージ信号ＰｓｉｇがＶｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４から信号線を介して液晶表示パネル１３へ出力される。
【００６９】
以上のように本第１実施形態の液晶表示装置１では、液晶表示パネル１３の複数の画素電極へ映像信号を同時に書き込む駆動回路であるサンプル・ホールド・ドライバ（ＳＨＤ）を複数個備える。そして、このＳＨＤは、生成した基準電圧Ｖｃｏｍを出力するＶｃｏｍＯＵＴ端子と、他のＳＨＤが生成した基準電圧Ｖｃｏｍを入力する入力端子としてＶｃｏｍＩＮ端子を設けている。このＶｃｏｍＩＮ端子に印加される電圧と閾値電圧Ｖｒとの電圧比較に基づいて動作する。すなわち、ＶｃｏｍＩＮ端子に印加される電圧が閾値電圧Ｖｒ以下のときには、映像信号Ｖｓｉｇ及びプリチャージ信号Ｐｓｉｇに代えて、基準電圧Ｖｃｏｍの所定電圧範囲内となる所定の直流電圧を信号線を介して出力して、ストライプドメインの発生を防止する。一方、基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上になると、通常の映像信号Ｖｓｉｇ及びプリチャージ信号Ｐｓｉｇを出力する。
【００７０】
従って、一つのＳＨＤ１２ａのＶｃｏｍＯＵＴ端子から液晶表示パネル１３へ基準電圧Ｖｃｏｍを供給すると共に、この基準電圧Ｖｃｏｍを全てのＳＨＤ１２ａ〜１２ｄのＶｃｏｍＩＮ端子に入力することにより、ストライプドメインの発生を防止可能となる。
【００７１】
すなわち、複数のＳＨＤ１２ａ〜１２ｄが生成する基準電圧Ｖｃｏｍのうち一つのＳＨＤ１２ａが生成する基準電圧Ｖｃｏｍを液晶表示パネル１３の対向電極に印加する。そして、当該印加する基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上になったときに、各ＳＨＤ１２ａ〜１２ｄから信号Ｖｓｉｇ，Ｐｓｉｇの出力を開始するようにしている。従って、液晶表示パネル１３に入力される基準電圧Ｖｃｏｍと各種信号との電圧差を抑えることができ、ストライプドメインの発生を防止可能となる。
【００７２】
その結果、従来のＳＨＤで必要であったコンデンサ（例えば、図１５のＣ１０ｂ〜Ｃ１０ｄ）を削除でき、部品コストの削減や回路実装面積の縮小が可能となる。
【００７３】
また、一つのＳＨＤに接続したコンデンサＣ１によりタイミングを設定するようにしており、コンデンサの容量バラツキが要因で起こる各信号Ｖｓｉｇ，Ｐｓｉｇの切替タイミングのズレを抑制できるため、ストライプドメインの発生リスクを軽減できる。
【００７４】
さらに、従来のＳＨＤにＶｃｏｍＩＮ端子を追加するだけでよいため、ＳＨＤの開発工数及び開発費用の低減も期待できる。
【００７５】
［２．第２実施形態］
次に、第２実施形態の液晶表示装置について説明する。第２実施形態の液晶表示装置は、ＳＨＤの回路構成のみが異なり、ＳＨＤ間の接続やその他の構成は第１実施形態の液晶表示装置と同様であるため、ここではＳＨＤの構成についてのみ説明する。また、第１実施形態と同一の構成については同一符号を付して説明を省略するものとする。
【００７６】
図４は第２実施形態の液晶表示装置におけるＳＨＤの構成を示す図、図５は第２実施形態における液晶表示装置の映像信号と基準電圧との関係を示す図である。図４に示すように、第２実施形態のＳＨＤ１２ａ’では、第１実施形態のＳＨＤ１２ａのＶｓｉｇ中間調データ生成回路２１、Ｖｓｉｇ−ＤＡＣ入力選択回路２２、Ｐｓｉｇ中間調データ生成回路３１、Ｐｓｉｇ−ＤＡＣ入力選択回路３２に相当する部分がない。
【００７７】
その代わりに、Ｖｓｉｇ交流化回路２４’（映像信号出力部の一例に相当）及びＰｓｉｇ交流化回路３４’は、Ｖｃｏｍ電圧比較回路５２から出力される状態信号Ｓｔを入力し、さらにＶｃｏｍ電圧生成回路５０の基準電圧Ｖｃｏｍを入力する。
【００７８】
そして、Ｖｓｉｇ交流化回路２４’は、Ｖｃｏｍ電圧比較回路５２からＬレベルの状態信号Ｓｔが入力されると、映像信号Ｖｓｉｇではなく、Ｖｃｏｍ電圧生成回路５０から入力される基準電圧Ｖｃｏｍを出力する。また、Ｖｃｏｍ電圧比較回路５２からＨレベルの状態信号Ｓｔが入力されると、Ｖｓｉｇ−ＤＡＣ回路２３から入力される信号を映像信号Ｖｓｉｇとして出力する。状態信号ＳｔがＨレベルのとき、Ｖｓｉｇ交流化回路２４’には極性反転信号ＦＲＰが入力されるため、Ｖｓｉｇ交流化回路２４’は、Ｖｓｉｇ−ＤＡＣ回路２３から入力される信号を交流化して映像信号Ｖｓｉｇとして出力する。
【００７９】
同様に、Ｐｓｉｇ交流化回路３４’は、Ｖｃｏｍ電圧比較回路５２からＬレベルの状態信号Ｓｔが入力されると、Ｖｃｏｍ電圧生成回路５０から入力される基準電圧Ｖｃｏｍを出力する。また、Ｖｃｏｍ電圧比較回路５２からＨレベルの状態信号Ｓｔが入力されると、Ｐｓｉｇ−ＤＡＣ回路３３から入力される信号をプリチャージ信号Ｐｓｉｇとして出力する。状態信号ＳｔがＨレベルのとき、Ｐｓｉｇ交流化回路３４’には極性反転信号ＦＲＰが入力されるため、Ｐｓｉｇ交流化回路３４’は、Ｐｓｉｇ−ＤＡＣ回路３３から入力される信号を交流化してプリチャージ信号Ｐｓｉｇとして出力する。
【００８０】
従って、図５に示すように、第２実施形態のＳＨＤ１２’は、ＶｃｏｍＩＮ端子に印加される電圧が閾値電圧Ｖｒ以下のとき、映像信号Ｖｓｉｇ及びプリチャージ信号Ｐｓｉｇに代えて、基準電圧Ｖｃｏｍを出力することで、ストライプドメインの発生を防止する。一方、基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上になると、通常の映像信号Ｖｓｉｇ及びプリチャージ信号Ｐｓｉｇを出力する。
【００８１】
その結果、従来のＳＨＤで必要であったコンデンサ（例えば、図１５のＣ１０ｂ〜Ｃ１０ｄ）を削除でき、部品コストの削減や回路実装面積の縮小が可能となる。
【００８２】
しかも、第１実施形態のＳＨＤに比べ、第２実施形態のＳＨＤでは電源投入時に液晶表示パネル１３の画素の液晶に直流電圧が印加されないため、ストライプドメインの発生防止に加え、さらにヤキツキや液晶の劣化の軽減が可能となる。
【００８３】
さらに、第１実施形態のＳＨＤに比べ、第２実施形態のＳＨＤでは、Ｖｓｉｇ中間調データ生成回路２１、Ｖｓｉｇ−ＤＡＣ入力選択回路２２、Ｐｓｉｇ中間調データ生成回路３１、Ｐｓｉｇ−ＤＡＣ入力選択回路３２を設けていない。従って、回路実装面積の低減効果によるコストダウンを図ることが可能となる。
【００８４】
また、第１実施形態と同様に、一つのＳＨＤに接続したコンデンサＣ１によりタイミングを設定するようにしており、コンデンサの容量バラツキが要因で起こる各信号Ｖｓｉｇ，Ｐｓｉｇの切替タイミングのズレが抑制される。そのため、ストライプドメインの発生リスクを軽減できる。また、従来のＳＨＤにＶｃｏｍＩＮ端子を追加するだけでよいため、ＳＨＤの開発工数及び開発費用の低減も期待できる。
【００８５】
［３．第３実施形態］
次に、第３実施形態の液晶表示装置について説明する。図６は第３実施形態における液晶表示装置１’の概略構成図、図７は第３実施形態における液晶表示装置１’の映像信号と基準電圧との関係を示す図である。
【００８６】
図６に示すように、第３実施形態の液晶表示装置１’は、データ処理／タイミング信号生成回路（ＤＳＤ／ＴＧ）１１と、複数のサンプル・ホールド・ドライバ（ＳＨＤ）６２ａ〜６２ｄと、液晶表示パネル１３とを備えている。なお、ＤＳＤ／ＴＧ１１及び液晶表示パネル１３の構成は第１実施形態と同様であるためここでの説明は省略する。また、少なくともＳＨＤ６２ａ〜６２ｄを有する装置が本発明の液晶表示パネル用駆動装置の一例に相当し、各ＳＨＤ６２ａ〜６２ｄが本発明の液晶表示パネル用駆動回路又は駆動回路の一例に相当する。
【００８７】
ＳＨＤ６２ａ〜６２ｄは、ＤＳＤ／ＴＧ１１から時系列で順に入力されてくる映像信号ＤＡ１〜ＤＡ４に並列化処理を施して１２相に展開した映像信号Ｖｓｉｇを出力する。そして、ＳＨＤ６２ａはＤＡ１から映像信号Ｖｓｉｇ１〜Ｖｓｉｇ１２を、ＳＨＤ６２ｂはＤＡ２から映像信号Ｖｓｉｇ１３〜Ｖｓｉｇ２４をそれぞれ生成する。また、ＳＨＤ６２ｃはＤＡ３から映像信号Ｖｓｉｇ２５〜Ｖｓｉｇ３６を、ＳＨＤ６２ｄはＤＡ４から映像信号Ｖｓｉｇ３７〜Ｖｓｉｇ４８をそれぞれ生成する。また、ＳＨＤ６２ａ〜６２ｄは、対向電極に供給する基準電圧Ｖｃｏｍ（ここでは、７Ｖとする。）を生成してＶｃｏｍＯＵＴ端子から出力する。
【００８８】
このように、各ＳＨＤ６２ａ〜６２ｄは、液晶表示パネル１３の各画素電極へ印加する映像信号Ｖｓｉｇを液晶表示パネル１３へ出力する映像信号出力部と、液晶表示パネル１３の対向電極へ印加する基準電圧Ｖｃｏｍを生成する基準電圧生成部として機能する。なお、ＳＨＤ６２ａのＶｃｏｍＯＵＴ端子にコンデンサＣ１が接続されているが、このコンデンサＣ１は、ＳＨＤ６２ａ〜６２ｄから映像信号Ｖｓｉｇ１〜４８を出力するタイミングの調整やＶｃｏｍＯＵＴ端子の電圧変動を抑制するためのコンデンサである。
【００８９】
さらに、各ＳＨＤ６２ａ〜６２ｄには、ＳＴＢＹ−Ｉ／Ｏ端子（スタンバイ入出力端子：入力端子の一例に相当）が設けられており、ＳＨＤ６２ａ〜６２ｄのＳＴＢＹ−Ｉ／Ｏ端子は互いに接続される。このＳＴＢＹ−Ｉ／Ｏ端子は、設定により入力端子としても出力端子としても機能する。ここでは、液晶表示パネル１３へ基準電圧Ｖｃｏｍを供給するＳＨＤ６２ａのＳＴＢＹ−Ｉ／Ｏ端子は出力端子として設定され、それ以外のＳＨＤ６２ｂ〜６２ｄのＳＴＢＹ−Ｉ／Ｏ端子は入力端子として設定される。
【００９０】
ここで、各ＳＨＤ６２ａ〜６２ｄには、それぞれが生成する基準電圧Ｖｃｏｍの電圧と後述の閾値電圧Ｖｒ（例えば、６．５Ｖとする。）とを比較する電圧比較部が設けられている。そして、基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上になったときに、電圧比較部からＨレベルの状態信号Ｓｔを出力して映像信号Ｖｓｉｇの出力を開始するようにしている。
【００９１】
また、ＳＴＢＹ−Ｉ／Ｏ端子が出力端子に設定されているＳＨＤ６２ａは、内部の電圧比較部から出力する状態信号ＳｔをＳＴＢＹ−Ｉ／Ｏ端子から出力する。一方、ＳＴＢＹ−Ｉ／Ｏ端子が入力端子に設定されているＳＨＤ６２ｂ〜６２ｄは、ＳＨＤ６２ａから状態信号ＳｔをＳＴＢＹ−Ｉ／Ｏ端子を介して入力する。
【００９２】
このとき、ＳＨＤ６２ａは内部で生成した状態信号Ｓｔに基づいて動作し、ＳＨＤ６２ｂ〜６２ｄはＳＨＤ６２ａで生成した状態信号Ｓｔに基づいて動作する。そして、図７に示すように、基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上になって各ＳＨＤ６２ａ〜６２ｄの状態信号ＳｔがＨレベルになったとき（図７に示すタイミングｔ２参照。）、信号線から映像信号Ｖｓｉｇの出力を開始するようにしている。一方、基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上になるまでは状態信号ＳｔがＬレベルであり（図７に示すタイミングｔ１〜ｔ２参照。）、各ＳＨＤ６２ａ〜６２ｄは所定の直流電圧を信号線に出力するようにしている。
【００９３】
従って、液晶表示パネル１３に入力される基準電圧Ｖｃｏｍが閾値電圧よりも低いときには、各ＳＨＤ６２ａ〜６２ｄから映像信号Ｖｓｉｇ１〜Ｖｓｉｇ４８が出力されない。
【００９４】
その結果、液晶表示パネル１３の画素の液晶に大きな電圧が印加されることを抑制することができ、ストライプドメインの発生を防止することができる。
【００９５】
しかも、各ＳＨＤ６２ｂ〜６２ｄのＶｃｏｍＯＵＴ端子に容量の大きなコンデンサを接続する必要がないことから、コンデンサ容量のバラツキ、余分な部品コストの発生、回路実装面積拡大等の問題も回避できる。
【００９６】
以下、ＳＨＤ６２ａ〜６２ｄの具体的な構成について、図８を参照して具体的に説明する。図８は第３実施形態のサンプル・ホールド・ドライバ（ＳＨＤ）の構成図である。なお、ＳＨＤ６２ａ〜６２ｄは同一構成であることから、ここではＳＨＤ６２ａの構成を例に挙げて説明する。また、ＳＨＤの機能のうち特徴的部分に関する部分を中心に説明する。また、第１実施形態のＳＨＤ１２ａと同様の構成については同一符号を用いることとし説明を省略するものとする。
【００９７】
第３実施形態のＳＨＤ６２ａは、Ｖｃｏｍ電圧生成回路５０の出力がＶｃｏｍ電圧比較回路５２’（電圧比較部の一例に相当）に接続されており、Ｖｃｏｍ電圧比較回路５２’の機能が一部異なる点で第１実施形態のＳＨＤ１２ａと相違する。
【００９８】
Ｖｃｏｍ電圧比較回路５２’は、第１モードであるマスターモードと、第２モードであるスレーブモードとを有している。マスターモードで動作するとき、Ｖｃｏｍ電圧比較回路５２’は状態信号Ｓｔを出力し、スレーブモードで動作するとき、Ｖｃｏｍ電圧比較回路５２’は状態信号Ｓｔを出力せずに出力をハイインピーダンスにする。このモード設定は、図８に示すモード設定部５３によって行なわれる。モード設定部５３は、図示しないモード設定端子にＨレベルの電圧が印加されているときにＶｃｏｍ電圧比較回路５２’をマスターモードに設定し、モード設定端子にＬレベルの電圧が印加されているときにＶｃｏｍ電圧比較回路５２’をスレーブモードに設定する。
【００９９】
この状態信号Ｓｔは、Ｖｃｏｍ電圧生成回路５０から出力される基準電圧ＶｃｏｍとＶｃｏｍ閾値電圧設定回路５１から出力される閾値電圧Ｖｒとを比較して生成される。すなわち、Ｖｃｏｍ電圧比較回路５２’はマスターモード時に、基準電圧Ｖｃｏｍが閾値電圧Ｖｒよりも低いときにはＬレベルの状態信号Ｓｔを出力し、基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上のときにはＨレベルの状態信号Ｓｔを出力する。一方、Ｖｃｏｍ電圧比較回路５２’はスレーブモード時には上述のように出力をハイインピーダンスにする。
【０１００】
ここで、図６に示す例では、ＳＨＤ６２ａはマスターモードに設定され、ＳＨＤ６２ｂ〜６２ｄは、スレーブモードに設定される。
【０１０１】
そのため、ＳＨＤ６２ａ〜ＳＨＤ６２ｄへの電源投入時、ＳＨＤ６２ａのＶｃｏｍ電圧比較回路５２’から状態信号ＳｔとしてＬレベルの信号が出力される。
【０１０２】
その結果、ＳＨＤ６２ａのＶｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４から信号線を介して所定電圧である５Ｖの直流電圧が液晶表示パネル１３へ出力される。
【０１０３】
そして、この状態は、Ｖｃｏｍ電圧生成回路５０が生成する基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上となるまで継続する。
【０１０４】
ＳＨＤ６２ｂ〜６２ｄのＳＴＢＹ−Ｉ／Ｏ端子には、ＳＨＤ６２ａから状態信号Ｓｔが入力されるため、ＳＨＤ６２ｂ〜６２ｄの状態は、ＳＨＤ６２ａの状態と同じになる。
【０１０５】
従って、ＳＨＤ６２ａ〜６２ｄへの電源投入からＳＨＤ６２ａが生成する基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上となるまで、ＳＨＤ６２ａのＶｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４から５Ｖの直流電圧が信号線を介して液晶表示パネル１３へ出力される。
【０１０６】
その後、ＳＨＤ６２ａのＶｃｏｍ電圧生成回路５０が生成する基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上となると、ＳＨＤ６２ａのＶｃｏｍ電圧比較回路５２’から状態信号ＳｔとしてＨレベルの信号が出力される。そして、このＨレベルの状態信号Ｓｔにより、Ｖｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４から交流化された映像信号Ｖｓｉｇ１〜Ｖｓｉｇ１２及びプリチャージ信号Ｐｓｉｇが信号線を介して液晶表示パネル１３へ出力される。
【０１０７】
上述のようにＳＨＤ６２ｂ〜６２ｄのＳＴＢＹ−Ｉ／Ｏ端子には、ＳＨＤ６２ａから状態信号Ｓｔが入力されるため、ＳＨＤ６２ｂ〜６２ｄの状態は、ＳＨＤ６２ａの状態と同じになる。
【０１０８】
従って、ＳＨＤ６２ａが生成する基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上となると、Ｖｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４から映像信号Ｖｓｉｇ１〜Ｖｓｉｇ４８及びプリチャージ信号Ｐｓｉｇが信号線を介して液晶表示パネル１３へ出力される。
【０１０９】
以上のように第３実施形態の液晶表示装置１’では、液晶表示パネル１３の複数の画素電極へ映像信号を同時に書き込む駆動回路であるサンプル・ホールド・ドライバ（ＳＨＤ）を複数個備える。そして、このＳＨＤは生成した基準電圧Ｖｃｏｍを出力するＶｃｏｍＯＵＴ端子と、自ＳＨＤの電圧比較部による比較結果である状態信号Ｓｔを出力又は他のＳＨＤの電圧比較部による比較結果である状態信号Ｓｔを入力するＳＴＢＹ−Ｉ／Ｏ端子とを設けている。ＳＨＤはマスターモードとスレーブモードのいずれで動作させるのかを設定するモード設定を有しており、マスターモードのときには自ＳＨＤが生成する状態信号Ｓｔで動作し、スレーブモードのときには他のＳＨＤで生成する状態信号Ｓｔを入力して動作する。従って、液晶表示パネル１３へ基準電圧Ｖｃｏｍを供給しているＳＨＤをマスターモードにし、その他のＳＨＤをスレーブモードにすることにより、マスターモードの状態信号Ｓｔに基づいて全てのＳＨＤが動作する。すなわち、液晶表示パネル１３へ供給される基準電圧Ｖｃｏｍと閾値電圧Ｖｒとの比較結果に基づいて各ＳＨＤからの信号出力が制御される。具体的には、液晶表示パネル１３へ供給される基準電圧Ｖｃｏｍと閾値電圧Ｖｒよりも低いときにマスターモードのＳＨＤの状態信号ＳｔがＬレベルとなり、Ｖｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４から所定の直流電圧が信号線を介して出力される。このように出力される直流電圧は、基準電圧Ｖｃｏｍの所定電圧範囲内であり、ストライプドメインの発生が抑制される。一方、基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上になるとマスターモードのＳＨＤの状態信号ＳｔがＨレベルとなり、Ｖｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４から映像信号Ｖｓｉｇ及びプリチャージ信号Ｐｓｉｇが信号線を介して出力される。
【０１１０】
従って、一つのＳＨＤ６２ａのＶｃｏｍＯＵＴ端子から液晶表示パネル１３へ基準電圧Ｖｃｏｍを供給すると共に、全てのＳＨＤ６２ａ〜６２ｄのＳＴＢＹ―Ｉ／Ｏ端子を互いに接続することにより、ストライプドメインの発生を防止可能となる。
【０１１１】
すなわち、複数のＳＨＤ６２ａ〜６２ｄが生成する基準電圧Ｖｃｏｍのうち一つのＳＨＤ６２ａが生成する基準電圧Ｖｃｏｍを液晶表示パネル１３の対向電極に印加する。そして、当該印加する基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上になったときに、各ＳＨＤ６２ａ〜６２ｄから映像信号Ｖｓｉｇやプリチャージ信号Ｐｓｉｇの出力を開始するようにしている。従って、液晶表示パネル１３に入力される基準電圧Ｖｃｏｍと各種信号との電圧差を抑えることができ、ストライプドメインの発生を防止可能となる。
【０１１２】
その結果、従来のＳＨＤで必要であったコンデンサ（例えば、図１５のＣ１０ｂ〜Ｃ１０ｄ）を削除でき、部品コストの削減や回路実装面積の縮小が可能となる。
【０１１３】
また、一つのＳＨＤのコンデンサＣ１によりタイミングを設定するようにしており、コンデンサの容量バラツキが要因で起こる各信号Ｖｓｉｇ，Ｐｓｉｇの切替タイミングのズレを抑制できるため、ストライプドメインの発生リスクを軽減できる。
【０１１４】
また、ＳＴＢＹ−Ｉ／Ｏ端子で入出力される状態信号Ｓｔはデジタル信号であるため、この信号を液晶表示装置１’のＣＰＵに入力することにより、液晶表示パネル１３が通常駆動になるタイミングを知ることができ、システム制御信号としても使用できる。例えば、液晶表示装置１’のＣＰＵは、状態信号ＳｔがＨレベルとなったときに、バックライトの点灯を行なうことができ、消費電力の低減等を図ることができる。
【０１１５】
［４．第４実施形態］
次に、第４実施形態の液晶表示装置について説明する。第４実施形態の液晶表示装置は、ＳＨＤの回路構成のみが異なり、ＳＨＤ間の接続やその他の構成は第３実施形態の液晶表示装置１’と同様であるため、ここではＳＨＤの構成についてのみ説明する。図９は第４実施形態の液晶表示装置におけるＳＨＤの構成を示す図、図１０は第４実施形態における液晶表示装置の映像信号と基準電圧との関係を示す図である。なお、上述の実施形態と同一の構成については同一符号を付して説明を省略するものとする。
【０１１６】
図９に示すように、第４実施形態のＳＨＤ６２ａ’では、第３実施形態のＳＨＤ６２ａのＶｓｉｇ中間調データ生成回路２１、Ｖｓｉｇ−ＤＡＣ入力選択回路２２、Ｐｓｉｇ中間調データ生成回路３１、Ｐｓｉｇ−ＤＡＣ入力選択回路３２に相当する部分がない。
【０１１７】
その代わりに、第２実施形態と同様にＶｓｉｇ交流化回路２４及びＰｓｉｇ交流化回路３４に代えて、Ｖｓｉｇ交流化回路２４’及びＰｓｉｇ交流化回路３４’を備える。このＶｓｉｇ交流化回路２４’及びＰｓｉｇ交流化回路３４’は、Ｖｃｏｍ電圧比較回路５２から出力される状態信号Ｓｔを入力し、さらにＶｃｏｍ電圧生成回路５０の基準電圧Ｖｃｏｍを入力する。
【０１１８】
そして、Ｖｓｉｇ交流化回路２４’は、Ｖｃｏｍ電圧比較回路５２’（スレーブモード時にはＳＴＢＹ−Ｉ／Ｏ端子）からＬレベルの状態信号Ｓｔが入力されると、Ｖｃｏｍ電圧生成回路５０から入力される基準電圧Ｖｃｏｍを信号線に出力する。また、Ｖｃｏｍ電圧比較回路５２’（スレーブモード時にはＳＴＢＹ−Ｉ／Ｏ端子）からＨレベルの状態信号Ｓｔが入力されると、Ｖｓｉｇ−ＤＡＣ回路２３から入力される信号を映像信号Ｖｓｉｇとして出力する。状態信号ＳｔがＨレベルのとき、Ｖｓｉｇ交流化回路２４’には極性反転信号ＦＲＰが入力されるため、Ｖｓｉｇ交流化回路２４’は、Ｖｓｉｇ−ＤＡＣ回路２３から入力される信号を交流化して映像信号Ｖｓｉｇとして信号線に出力する。
【０１１９】
同様に、Ｐｓｉｇ交流化回路３４’は、Ｖｃｏｍ電圧比較回路５２’（スレーブモード時にはＳＴＢＹ−Ｉ／Ｏ端子）からＬレベルの状態信号Ｓｔが入力されると、Ｖｃｏｍ電圧生成回路５０から入力される基準電圧Ｖｃｏｍを信号線に出力する。また、Ｖｃｏｍ電圧比較回路５２’（スレーブモード時にはＳＴＢＹ−Ｉ／Ｏ端子）からＨレベルの状態信号Ｓｔが入力されると、Ｐｓｉｇ−ＤＡＣ回路３３から入力される信号をプリチャージ信号Ｐｓｉｇとして出力する。状態信号ＳｔがＨレベルのとき、Ｐｓｉｇ交流化回路３４’には極性反転信号ＦＲＰが入力されるため、Ｐｓｉｇ交流化回路３４’は、Ｐｓｉｇ−ＤＡＣ回路３３から入力される信号を交流化してプリチャージ信号Ｐｓｉｇとして出力する。
【０１２０】
従って、図１０に示すように、第４実施形態のＳＨＤ６２ａ’は、液晶表示パネル１３へ供給される基準電圧Ｖｃｏｍが閾値電圧Ｖｒよりも低いときには基準電圧ＶｃｏｍをＶｓｉｇ交流化回路２４’及びＰｓｉｇ交流化回路３４’から出力する。これによりストライプドメインの発生が防止される。一方、基準電圧Ｖｃｏｍが閾値電圧Ｖｒ以上になると、Ｖｓｉｇ交流化回路２４’及びＰｓｉｇ交流化回路３４’から映像信号Ｖｓｉｇ及びプリチャージ信号Ｐｓｉｇとして出力する。
【０１２１】
その結果、従来のＳＨＤで必要であったコンデンサ（例えば、図１５のＣ１０ｂ〜Ｃ１０ｄ）を削除でき、部品コストの削減や回路実装面積の縮小が可能となる。
【０１２２】
しかも、第３実施形態のＳＨＤに比べ、第４実施形態のＳＨＤでは電源投入時に液晶表示パネル１３の画素の液晶に直流電圧が印加されないため、ストライプドメインの発生防止に加え、さらにヤキツキや液晶の劣化の軽減が可能となる。
【０１２３】
さらに、第３実施形態のＳＨＤに比べ、第４実施形態のＳＨＤでは、Ｖｓｉｇ中間調データ生成回路２１、Ｖｓｉｇ−ＤＡＣ入力選択回路２２、Ｐｓｉｇ中間調データ生成回路３１、Ｐｓｉｇ−ＤＡＣ入力選択回路３２を設けていない。従って、回路実装面積の低減効果によるコストダウンを図ることが可能となる。
【０１２４】
また、第３実施形態と同様に、一つのＳＨＤのコンデンサＣ１によりタイミングを設定するようにしている。これにより、コンデンサの容量バラツキが要因で起こる各信号Ｖｓｉｇ，Ｐｓｉｇの切替タイミングのズレを抑制できるため、ストライプドメインの発生リスクを軽減できる。
【０１２５】
［５．第５実施形態］
図１１は、本発明の第５実施形態における液晶表示装置を用いたプロジェクタ１００を表す模式的なブロック図である。本第５実施形態においては、例えば、第１実施形態〜第４実施形態において説明した液晶表示装置のいずれかを使用する。従って、液晶表示装置の構成については、第１実施形態〜第４実施形態と同様なので、説明を省略する。
【０１２６】
プロジェクタ１００は、光源１３１と、赤色Ｒ、緑色Ｇ、青色Ｂに分離するダイクロイックミラー１３２〜１３４と、偏光ビームスプリッタ１３５と、ＲＧＢごとに設置された３枚の液晶表示装置１４０と、合成プリズム１３６と、投影レンズ１３７から構成される。光源１３１は、ＲＧＢの波長光を含むハロゲンランプ、水銀ランプ、キセノンランプ、又はＬＥＤ等から構成される。光源１３１の光は、ダイクロイックミラー１３２によりＲＧとＢとに分離され、ＲＧに分離された光はダイクロイックミラー１３３によりさらにＲとＧに分離される。Ｒに分離された光は、偏光ビームスプリッタ１３５Ｒにより偏光光に変換されて液晶表示装置１４０Ｒに照射される。Ｇに分離された光は、偏光ビームスプリッタ１３５Ｇにより偏光光に変換されて液晶表示装置１４０Ｇに照射される。Ｂに分離された光は、ダイクロイックミラー１３４又は反射面により反射され、偏光ビームスプリッタ１３５Ｂにより偏光光に変換されて、液晶表示装置１４０Ｂに照射される。
【０１２７】
各液晶表示装置１４０Ｒ、１４０Ｇ、１４０Ｂは、ＲＧＢの各画像信号に応じて入射光の偏光方向を変調して、夫々対応する偏光ビームスプリッタ１３５Ｒ、１３５Ｇ、１３５Ｂに変調光を反射する。各偏光ビームスプリッタ１３５Ｒ、１３５Ｇ、１３５Ｂは、夫々の液晶表示装置１４０Ｒ、１４０Ｇ、１４０Ｂから入射した変調光を可視化して合成プリズム１３６の対応面に射出する。合成プリズム１３６は、各色の変調光を合成して投影レンズ１３７に向けて射出し、スクリーン１３８に投影像が投影される。これにより、液晶層にドメインの発生を防止し、明るさのむらやコントラストの低下を防止した応答速度の速い投影像を投影することができる。
【０１２８】
なお、本第５実施形態においては、液晶表示装置１４０として反射型の液晶表示装置１４０を使用したが、これに限定されない。各偏光ビームスプリッタ１３５Ｒ、１３５Ｇ、１３５Ｂの反射方向を合成プリズム側に反転させ、各偏光ビームスプリッタ１３５Ｒ、１３５Ｇ、１３５Ｂと合成プリズム１３６との間に透過型の液晶表示装置１４０Ｒ、１４０Ｇ、１４０Ｂを設置してもよい。この場合は、各液晶表示装置１４０Ｒ、１４０Ｇ、１４０Ｂと合成プリズム１３６との間に偏光板を設置する。
【０１２９】
また、第１実施形態〜第４実施形態において説明した液晶表示装置は、プロジェクタに限らず、液晶テレビや携帯電話などの電子機器に適用することもできる。
【０１３０】
以上、本発明の好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【０１３１】
【図１】第１実施形態における液晶表示装置の概略構成図である。
【図２】第１実施形態における液晶表示装置の映像信号と基準電圧との関係を示す図である。
【図３】第１実施形態における液晶表示装置のサンプル・ホールド・ドライバ（ＳＨＤ）の構成図である。
【図４】第２実施形態における液晶表示装置のサンプル・ホールド・ドライバ（ＳＨＤ）の構成を示す図である。
【図５】第２実施形態における液晶表示装置の映像信号と基準電圧との関係を示す図である。
【図６】第３実施形態における液晶表示装置の概略構成図である。
【図７】第３実施形態における液晶表示装置の映像信号と基準電圧との関係を示す図である。
【図８】第３実施形態における液晶表示装置のサンプル・ホールド・ドライバ（ＳＨＤ）の構成を示す図である。
【図９】第４実施形態における液晶表示装置のサンプル・ホールド・ドライバ（ＳＨＤ）の構成を示す図である。
【図１０】第４実施形態における液晶表示装置の映像信号と基準電圧との関係を示す図である。
【図１１】第５実施形態における液晶表示装置を用いたプロジェクタを表す模式的なブロック図である。
【図１２】複数画素同時書き込み方式を採用した従来の液晶表示装置を説明するための模式図である。
【図１３】映像信号及び基準電圧の立ち上がりをシーケンス制御する従来の方法を説明するための図である。
【図１４】従来の液晶表示装置の映像信号と基準電圧との関係を示す図である。
【図１５】従来のＳＨＤを複数用いて液晶表示パネルを動作させる液晶表示装置の構成図である。
【図１６】図１５の液晶表示装置の映像信号と基準電圧との関係を示す図である。
【符号の説明】
【０１３２】
１  液晶表示装置
１１  データ処理／タイミング信号生成回路（ＤＳＤ／ＴＧ）
１２ａ〜１２ｄ，１２ａ’〜１２ｄ’，６２ａ〜６２ｄ，６２ａ’〜６２ｄ’  サンプル・ホールド・ドライバ（ＳＨＤ：駆動回路）
１３  液晶表示パネル
２０  サンプルホールド・デコーダ回路
２１  Ｖｓｉｇ中間調データ生成回路
２２  Ｖｓｉｇ−ＤＡＣ入力選択回路
２３  Ｖｓｉｇ−ＤＡＣ回路
２４，２４’  Ｖｓｉｇ交流化回路
３０  Ｐｓｉｇ通常データ生成回路
３１  Ｐｓｉｇ中間調データ生成回路
３２  Ｐｓｉｇ−ＤＡＣ入力選択回路
３３  Ｐｓｉｇ−ＤＡＣ回路
３４、３４’  Ｐｓｉｇ交流化回路
４０  タイミングジェネレータ（ＴＧ）
４１  ＦＲＰ選択回路
５０  Ｖｃｏｍ電圧生成回路
５１  Ｖｃｏｍ閾値電圧設定回路
５２，５２’  Ｖｃｏｍ電圧比較回路
１００  プロジェクタ
１３１  光源
１３２〜１３４  ダイクロイックミラー
１３５Ｒ，１３５Ｇ，１３５Ｂ  偏光ビームスプリッタ
１３６  合成プリズム
１３７  投影レンズ
１３８  スクリーン
１４０Ｒ，１４０Ｇ，１４０Ｂ  液晶表示装置
【図１】
2010002549.tif 000003
【図２】
2010002549.tif 000004
【図３】
2010002549.tif 000005
【図４】
2010002549.tif 000006
【図５】
2010002549.tif 000007
【図６】
2010002549.tif 000008
【図７】
2010002549.tif 000009
【図８】
2010002549.tif 000010
【図９】
2010002549.tif 000011
【図１０】
2010002549.tif 000012
【図１１】
2010002549.tif 000013
【図１２】
2010002549.tif 000014
【図１３】
2010002549.tif 000015
【図１４】
2010002549.tif 000016
【図１５】
2010002549.tif 000017
【図１６】
2010002549.tif 000018