(57)【要約】【課題】  最適なタイミングで同期整流素子のオン／オフを制御すること。【解決手段】  同期整流素子部と平滑コンデンサとの間に接続される電流検出抵抗ＲＣを有する全波整流回路における、複数の同期整流素子のオン／オフを制御する整流制御装置は、複数の同期整流素子のうちの少なくとも一つのオン／オフを、少なくとも一つのオン／オフ制御信号によって制御するタイミング制御回路２００を含み、タイミング制御回路２００は、全波整流回路に入力される交流電圧が第１極性であるか第２極性であるかを検出する極性検出回路５４と、電流検出抵抗ＲＣに流れる電流の電流方向を検出する電流方向検出回路５０と、電流方向検出回路５０から出力される電流方向検出信号ＶＣ０３と、極性検出回路５４から出力される極性検出信号ＶＣ０１（ＶＣ０２）に基づいて、少なくとも一つのオン／オフ制御信号ＴＧｎを出力する出力回路５６と、を含む。【選択図】  図４
2010104088.tif 000002
【特許請求の範囲】
【請求項１】
複数の同期整流素子を含む同期整流素子部と、前記同期整流素子部に接続される平滑コンデンサと、前記同期整流素子部と前記平滑コンデンサとの間に接続される電流検出抵抗と、を含む全波整流回路における、前記複数の同期整流素子の少なくとも一つのオン／オフを制御する整流制御装置であって、
前記複数の同期整流素子のうちの少なくとも一つのオン／オフを、少なくとも一つのオン／オフ制御信号によって制御するタイミング制御回路を含み、
前記タイミング制御回路は、
前記全波整流回路に入力される交流電圧が第１極性であるか第２極性であるかを検出する極性検出回路と、
前記電流検出抵抗に流れる電流の電流方向を検出する電流方向検出回路と、
前記電流方向検出回路から出力される電流方向検出信号と、前記極性検出回路から出力される極性検出信号とに基づいて、前記少なくとも一つのオン／オフ制御信号を出力する出力回路と、
を含むことを特徴とする同期整流制御装置。
【請求項２】
請求項１記載の同期整流制御装置であって、
前記同期整流素子部には、第１の同期整流素子および第２の同期整流素子が含まれ、前記第１の同期整流素子は、前記出力回路から出力される第１のオン／オフ制御信号によってオン／オフが制御され、前記第２の同期整流素子は、前記出力回路から出力される第２のオン／オフ制御信号によってオン／オフが制御され、
前記電流検出抵抗に流れる電流の向きが、前記平滑コンデンサを充電するための第１方向から、前記第１方向とは逆向きの第２方向に変化したとき、前記第１のオン／オフ制御信号または前記第２のオン／オフ制御信号のいずれか一方の電圧レベルがアクティブレベルから非アクティブレベルに変化し、他方の電圧レベルがアクティブレベルから非アクティブレベルに変化することを特徴とする同期整流制御装置。
【請求項３】
請求項１または請求項２記載の同期整流制御装置であって、
前記電流検出抵抗は第１ノードと第２ノードとの間に接続されており、前記電流方向検出回路は、前記第１ノードの第１電圧と前記第２ノードの第２電圧とを比較する第１のコンパレータ回路を有することを特徴とする同期整流制御装置。
【請求項４】
請求項３記載の同期整流制御装置であって、
前記第１のコンパレータ回路は第１のヒステリシスコンパレータを有し、前記第１のヒステリシスコンパレータの閾値電圧は、前記第１のヒステリシスコンパレータの出力信号の電圧レベルが第１レベルのときは第１の閾値電圧であり、前記第１のヒステリシスコンパレータの出力信号の電圧レベルが第２レベルのときは第２の閾値電圧であることを特徴とする同期整流制御装置。
【請求項５】
請求項４記載の同期整流制御装置であって、
前記第１のヒステリシスコンパレータを有する前記タイミング制御回路は、
前記電流検出抵抗に流れる電流の向きが前記第１方向から前記第２方向に変化したときは、前記同期整流素子部における、オン状態にある少なくとも一つの同期整流素子の各々をただちにオフし、
かつ、前記同期整流素子部における、オフ状態にある少なくとも一つの同期整流素子のボディダイオードを経由して前記第１方向に流れる電流の電流量が、所与の電流値に達したときに、前記オフ状態にある少なくとも一つの同期整流素子の各々をオン状態として、前記ボディダイオードを経由した給電から同期整流素子を経由した給電に切り換える制御を実行することを特徴とする同期整流制御装置。
【請求項６】
請求項１〜請求項５のいずれかに記載の同期整流制御装置であって、
前記極性検出回路は、
前記交流電圧と、前記全波整流回路から出力される整流電圧または前記同期整流素子部の基準電圧とを比較して前記極性検出信号を出力する、少なくとも一つの第２のコンパレータ回路を有することを特徴とする同期整流制御装置。
【請求項７】
請求項１〜請求項５のいずれかに記載の同期整流制御装置であって、
前記全波整流回路には、前記交流電圧の電圧源としてのコイルが接続されており、
前記極性検出回路は、
前記コイルの第１の端部の電圧と前記コイルの第２の端部の電圧とを比較して、前記極性検出信号を出力する、少なくとも一つの第３のコンパレータ回路を有することを特徴とする同期整流制御装置。
【請求項８】
請求項１〜請求項７のいずれかに記載の整流制御装置であって、
前記タイミング制御回路は、前記全波整流回路から出力される整流電圧が所与の電圧レベル以上になるまで、前記少なくとも一つのオン／オフ制御信号の各々を非アクティブレベルに維持する出力保証回路を、さらに有することを特徴とする整流制御装置。
【請求項９】
請求項１〜請求項８のいずれかに記載の整流制御装置であって、
前記整流制御装置は、前記同期整流素子部を含むことを特徴とする整流制御装置。
【請求項１０】
複数の同期整流素子を含む同期整流素子部と、
前記同期整流素子部に接続される平滑コンデンサと、
前記同期整流素子部と前記平滑コンデンサとの間に接続される電流検出抵抗と、
前記複数の同期整流素子の少なくとも一つのオン／オフを制御するための、請求項１〜請求項８のいずれかに記載の整流制御装置と、
を含むことを特徴とする全波整流回路。
【請求項１１】
請求項１〜請求項９のいずれかに記載の整流制御装置を含むことを特徴とする電子機器。
【請求項１２】
請求項１０記載の全波整流回路を含むことを特徴とする電子機器。
【請求項１３】
２次コイルと、
複数の同期整流素子を含む同期整流素子部と、前記同期整流素子部に接続される平滑コンデンサと、前記同期整流素子部と前記平滑コンデンサとの間に接続される電流検出抵抗と、を含む全波整流回路と、
前記複数の同期整流素子の少なくとも一つのオン／オフを制御するための、請求項１〜請求項８のいずれかに記載の整流制御装置と、
前記全波整流回路から得られる整流電圧に基づく、給電対象の負荷への給電を制御するための給電制御部と、
を有することを特徴とする受電装置。
【請求項１４】
１次コイルと２次コイルを電磁的に結合させて、送電装置から請求項１３に記載の受電装置に対して電力を伝送する無接点電力伝送システム。
【請求項１５】
複数の同期整流素子を含む同期整流素子部と、前記同期整流素子部に接続される平滑コンデンサとの間の電流検出抵抗に流れる電流の方向を検出し、
前記電流の方向が前記平滑コンデンサを充電する方向である第１方向から前記第１方向とは逆方向である第２方向に変化したとき、前記同期整流制御素子部における少なくとも一つの同期整流素子のオンオフを前記電流が前記第１方向になるように制御することを特徴とする整流制御方法。
【請求項１６】
請求項１５記載の整流制御方法であって、
前記電流検出抵抗に流れる電流の向きが前記第１方向から前記第２方向に変化したときは、前記同期整流素子部における、オン状態にある少なくとも一つの同期整流素子の各々をただちにオフし、
かつ、前記同期整流素子部における、オフ状態にある少なくとも一つの同期整流素子のボディダイオードを経由して前記第１方向に流れる電流の電流量が、所与の電流値を超えたときに、前記オフ状態にある少なくとも一つの同期整流素子の各々をオン状態とすることを特徴とする整流制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流制御装置、全波整流回路、受電装置、電子機器、無接点電力伝送システムおよび整流制御方法等に関する。
【背景技術】
【０００２】
全波整流回路は一般に、同期整流素子部（整流ブリッジ）と、平滑コンデンサとにより構成される。整流方式としては、ダイオード整流方式と、同期整流方式とがある。
【０００３】
ダイオード整流方式は、複数のダイオード（例えば、ＰＮ接合ダイオード）を用いて構成される同期整流素子部（整流ブリッジ）により、交流電圧を整流電圧（直流電圧）に変換する方式である。但し、ダイオード整流方式の場合、ダイオードに順方向電圧が発生し、ダイオード損失が生じる。
【０００４】
同期整流方式は、ダイオードの代わりに、低損失の能動素子（例えばパワーＭＯＳＦＥＴ）を使用すると共に、例えば、タイミング制御回路（制御ＩＣ等）が、その能動素子のオン／オフを適切なタイミングで切り換える。同期整流方式では、パワーＭＯＳＦＥＴの他、例えば、パワー系バイポーラトランジスタを使用する場合もあり得る。
【０００５】
本明細書では、同期整流方式を実現するために使用される能動素子を、「同期整流素子」という。低損失であり、かつ、制御信号を制御ノードに入力することによってオン／オフを制御することが可能な能動素子であれば、その種類は問わない。なお、ＭＯＳＦＥＴの場合、ゲートが制御ノードであり、バイポーラトランジスタの場合、ベースが制御ノードである。但し、ＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ）は、省電力性に優れ、耐圧も高いため、同期整流素子として適している。
【０００６】
パワーＭＯＳＦＥＴを用いた同期整流方式の整流回路は、例えば、特許文献１に記載されている。特許文献１に記載される整流回路では、同期整流素子のオン／オフ制御のために電流検出用トランスを設ける例（特許文献１の図３に記載される例）、ならびに電流検出抵抗を設ける例（特許文献１の図６および図１に記載される例）が示されている。
【特許文献１】特開平１０−１６４８３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載される、同期整流素子のオン／オフ制御のために電流検出用トランスを設ける例（特許文献１の図３の例）では、電流検出用トランスを設ける必要があることから、システムの全体構成が複雑化する。
【０００８】
また、特許文献１に記載される、電流検出抵抗を設ける例（特許文献１の図６および図１に記載される例）では、電流検出抵抗の一端の電圧を、コンパレータによって基準電圧と比較し、コンパレータの出力信号によって、同期整流素子のオン／オフを制御している。
【０００９】
この例では、電流検出抵抗に流れる電流の電流量が、基準電圧値に相当する電流値よりも増大すると同期整流素子をオンさせ、基準電圧値に相当する電流値よりも減少すると同期整流素子をオフさせる。しかし、この技術には、以下の（１）〜（３）に示すような改善すべき点がある。
（１）電流検出用抵抗を流れる電流が減少している過程で同期整流素子がオフする。そのオフタイミングが早すぎると（タイミングの判断の基準時点は、例えば、平滑コンデンサに蓄積されている電荷の逆流開始時点）、給電時間が短くなり、整流回路のエネルギー効率が低下する。
（２）電流検出用抵抗を流れる電流の電流量は、負荷の軽重によって変動する。よって、コンパレータの基準電圧の最適設計がむずかしい場合がある。
（３）トランスに流れる電流の方向（第１方向、第２方向）は周期的に反転する。特許文献１の技術の場合、図１に示されるように、第１の方向の電流を検出するための電流検出抵抗および検出回路と、第２の方向の電流を検出するための電流検出抵抗および検出回路を別個に設ける必要がある。よって、回路構成が複雑化し、システムの占有面積の増大、消費電力の増大等の一因となる。
【００１０】
また、整流回路に入力される交流電圧にはノイズが重畳されるため、同期整流素子の、より正確なオン／オフ制御のためにはノイズ対策が必要となる。
【００１１】
また、例えば、無接点電力伝送システムの受電装置に整流回路が設けられる場合、無接点電力伝送システムでは高い伝送効率が求められることから、整流回路の損失の低減やエネルギー効率の改善は極めて重要な課題となる。したがって、従来にない、より高精度な同期整流素子のタイミング制御を実現することが重要である。
【００１２】
本発明の幾つかの態様によれば、例えば、シンプルな回路構成を用いて、最適なタイミングで同期整流素子のオン／オフを制御することができる。また、例えば、負荷の軽重を考慮した最適設計を容易に行うことができる。また、例えば、ノイズに影響されることなく、高精度の同期整流素子のオン／オフのタイミング制御が可能となり、整流回路の損失や発熱の低減、ならびにエネルギー効率の改善を図ることができる。
【課題を解決するための手段】
【００１３】
（１）本発明の整流制御装置の一態様は、複数の同期整流素子を含む同期整流素子部と、前記同期整流素子部に接続される平滑コンデンサと、前記同期整流素子部と前記平滑コンデンサとの間に接続される電流検出抵抗と、を含む全波整流回路における、前記複数の同期整流素子の少なくとも一つのオン／オフを制御する整流制御装置であって、前記複数の同期整流素子のうちの少なくとも一つのオン／オフを、少なくとも一つのオン／オフ制御信号によって制御するタイミング制御回路を含み、前記タイミング制御回路は、前記全波整流回路に入力される交流電圧が第１極性であるか第２極性であるかを検出する極性検出回路と、前記電流検出抵抗に流れる電流の電流方向を検出する電流方向検出回路と、前記電流方向検出回路から出力される電流方向検出信号と、前記極性検出回路から出力される極性検出信号とに基づいて、前記少なくとも一つのオン／オフ制御信号を出力する出力回路と、を含む。
【００１４】
全波整流回路に入力される交流電圧の極性は周期的に反転するため、交流電圧の極性に応じて、オンさせる同期整流素子を切り換え、交流電圧の極性に応じた電流経路を経由して電流を流す必要がある。同期整流素子がオンしている時間が短い場合は、低損失の同期整流素子を経由して供給できる電流量減少すると共に、同期整流素子がオフしている期間におけるボディダイオードによる損失が発生し、全波整流回路のエネルギー効率が低下する。その一方、例えば交流電圧の極性が切り換った後も同期整流素子をオンし続けた場合には、平滑コンデンサに蓄積されている電荷が放電して（すなわち逆流が生じて）、全波整流回路のエネルギー効率が低下する。したがって、同期整流素子は、できるだけ長くオンさせて低損失の同期整流素子を経由して多くの電流を流し、一方で、平滑コンデンサに蓄積されている電荷の逆流は確実に防止する（最小限化する）必要があり、きわめて高精度かつ最適な同期整流素子のオン／オフ制御が求められる。
【００１５】
本態様では、タイミング制御回路は、同期整流素子部と平滑コンデンサとの間に設けられる電流検出抵抗（電流方向検出抵抗ということもできる）に流れる電流の電流方向を検出して電流検出方向信号を生成し、また、交流電圧の極性を検出して極性検出信号を生成し、各検出信号に基づいて、少なくとも一つの同期整流素子のオン／オフ制御信号を生成する。
【００１６】
電流検出抵抗は、同期整流素子部と平滑コンデンサとの間に設けられるため、平滑コンデンサの近傍に配置することができ、平滑コンデンサに蓄積されている電荷の逆流を迅速、かつ確実に検出することができる。そして、電流検出抵抗における現実の電流の向きの逆転（逆流開始）を電流方向検出回路によって検出し、逆流が検出されたときに、例えば、オンしている同期整流素子をただちにオフすることができる。このようなオン／オフ制御によって、同期整流素子は、逆流開始時点までオンさせておくこと（同期整流素子を可能なかぎり長くオンさせておくこと）ができ、低損失の同期整流素子を経由して最大量の電流を流すことができる。その一方、上述のとおり、平滑コンデンサに蓄積されている電荷の逆流が開始されると、そのことを迅速に検出し、ただちにオンしている同期整流素子をオフさせることができるため、平滑コンデンサからの放電は一瞬で止まり、よって、逆流に起因するエネルギー効率の低下はほとんど発生しない。また、交流電圧が第１極性である場合、あるいは第２極性である場合の各々において、電流の逆流が検出されるとオン状態の同期整流素子をオフするという設計思想を採用するため、交流電圧の極性にかかわらず、電流検出抵抗を共通化することができる（電流検出抵抗は、基本的には一つ設ければよいことになる）。よって、従来技術に比べて、回路構成の簡素化を図ることができ、回路の専有面積や消費電力の削減が可能である。
【００１７】
また、上述のとおり、交流電圧の極性に応じて、オンさせる同期整流素子を切り換え、交流電圧の極性に応じた電流経路を経由して電流を流す必要があるため、複数の同期整流素子のうちのどの同期整流素子をオフさせ、どの同期整流素子をオンさせるかを決定するためには、交流電圧の極性状態を検出（判定）する必要がある。そこで、本態様では、極性検出回路によって、交流電圧の極性を検出する。そして、電流方向検出回路によって、逆流が検出されると、交流電圧の極性に対応する、少なくとも一つのオン状態の同期整流素子をオフさせ、かつ少なくとも一つのオフ状態の同期整流素子をオンさせる。これによって、最適なタイミングで、同期整流素子をオン／オフさせることができ、全波整流回路の損失や発熱の低減、ならびにエネルギー効率の改善を図ることができる。
【００１８】
また、回路構成が簡単であるため、回路の専有面積や消費電力を抑制することができる。したがって、シンプルな回路構成を用いて、最適なタイミングで同期整流素子のオン／オフを制御することができる。
【００１９】
（２）本発明の同期整流制御装置の他の態様では、前記同期整流素子部には、第１の同期整流素子および第２の同期整流素子が含まれ、前記第１の同期整流素子は、前記出力回路から出力される第１のオン／オフ制御信号によってオン／オフが制御され、前記第２の同期整流素子は、前記出力回路から出力される第２のオン／オフ制御信号によってオン／オフが制御され、前記電流検出抵抗に流れる電流の向きが、前記平滑コンデンサを充電するための第１方向から、前記第１方向とは逆向きの第２方向に変化したとき、前記第１のオン／オフ制御信号または前記第２のオン／オフ制御信号のいずれか一方の電圧レベルがアクティブレベルから非アクティブレベルに変化し、他方の電圧レベルがアクティブレベルから非アクティブレベルに変化する。
【００２０】
上述のとおり、本態様では、電流方向の逆転（平滑コンデンサの蓄積電荷の逆流）を予測するのではなく、実際に検出し、その検出結果に基づいて同期整流素子をオフさせるため、低損失の同期整流素子を可能な限り長くオンさせることができ、かつ、逆流が生じたときに直ちにオン状態の同期整流素子をオフさせることができるため、最も効率的な同期整流素子のオン／オフ制御が可能となる。
【００２１】
（３）本発明の同期整流制御装置の他の態様では、前記電流検出抵抗は第１ノードと第２ノードとの間に接続されており、前記電流方向検出回路は、前記第１ノードの第１電圧と前記第２ノードの第２電圧とを比較する第１のコンパレータ回路を有する。
【００２２】
本態様では、電流方向の検出のために、電流検出抵抗（電流方向検出抵抗）の両端のノード（第１ノードと第２ノード）の各々の電圧（両ノードの電位差）を、コンパレータによって検出する。したがって、簡単な回路によって電流方向を検出することができる。また、例えば、第１ノードおよび第２ノードの電圧を差動アンプで増幅した後にコンパレータで比較する構成を採用することによって、より高精度な電流方向の検出が可能である。また、例えば、ノイズフィルタを設けて、第１ノードおよび第２ノードの電圧に重畳するノイズを除去した後にコンパレータによる検出を行うことによって、より高精度な検出が可能となる。
【００２３】
（４）本発明の同期整流制御装置の他の態様では、前記第１のコンパレータ回路は第１のヒステリシスコンパレータを有し、前記第１のヒステリシスコンパレータの閾値電圧は、前記第１のヒステリシスコンパレータの出力信号の電圧レベルが第１レベルのときは第１の閾値電圧であり、前記第１のヒステリシスコンパレータの出力信号の電圧レベルが第２レベルのときは第２の閾値電圧である。
【００２４】
ヒステリシスコンパレータを利用することによって、ノイズに対応して、コンパレータ出力が瞬時的に変動するような事態を防止することができ、よって、電流方向の検出精度の低下を防止することができる。
【００２５】
（５）本発明の同期整流制御装置の他の態様では、前記第１のヒステリシスコンパレータを有する前記タイミング制御回路は、前記電流検出抵抗に流れる電流の向きが前記第１方向から前記第２方向に変化したときは、前記同期整流素子部における、オン状態にある少なくとも一つの同期整流素子の各々をただちにオフし、かつ、前記同期整流素子部における、オフ状態にある少なくとも一つの同期整流素子のボディダイオードを経由して前記第１方向に流れる電流の電流量が、所与の電流値に達したときに、前記オフ状態にある少なくとも一つの同期整流素子の各々をオン状態として、前記ボディダイオードを経由した給電から同期整流素子を経由した給電に切り換える制御を実行する。
【００２６】
本態様では、電流方向の検出のためにヒステリシスコンパレータを採用し、これによって、同期整流素子のターンオフおよびターンオンのための基準（リファレンス電圧）にオフセットを設ける。これによって、ノイズに強い回路を構築することができ、また、柔軟かつ最適なタイミング制御が可能となる。すなわち、逆流が検出されたときに、直ちにオン状態の同期整流素子をオフできるようにヒステリシスコンパレータのヒステリシス（オフセット）を設定する。これによって、逆流は一瞬で止まり、エネルギー効率の低下はほとんど生じない。また、オン状態の同期整流素子をオフさせることによって全同期整流素子がオフ状態になった後、第１方向に流れる電流量が増大して所定値に達したときに、交流電圧の極性に対応した同期整流素子をオンさせるようにヒステリシスコンパレータのヒステリシス（オフセット）を設定する。このように、同期整流素子のターンオフおよびターンオンの基準にオフセットを設けることによって、例えば、瞬時的なノイズによって同期整流素子のオン／オフが繰り返されるような不都合な事態が生じる可能性を低減することができる。
【００２７】
さらに、全波整流回路の負荷の軽重を考慮して、ヒステリシスコンパレータにおけるヒステリシス幅を最適化することによって、例えば、負荷が軽く、電流量が小さいときには、同期整流素子をオンさせずに、ボディダイオードを経由した給電のみを実行させる、というような制御が可能となる。すなわち、同期整流素子をオン／オフさせる場合、ある程度のスイッチングロスが生じる。負荷が軽く、電流量が小さい場合には、同期整流素子をオン／オフさせてスイッチングロスを生じさせるよりも、ボディダイオードを経由した通電を行う方が効率的である。すなわち、電流量が小さいときは、ボディダイオードによる損失よりも同期整流素子のオン／オフによるスイッチングロスが顕在化する場合があり、この場合には、同期整流素子のオン／オフを無理に行う必要がない。負荷が軽く、電流量が小さいために、最大電流が流れた場合でも、電流検出抵抗の両端（第１ノードと第２ード）間の電位差が、ヒステリシスコンパレータのヒステリシス幅を超えないときは、同期整流素子はオンせず、すべての同期整流素子がオフした状態が継続され、その期間においては、ボディダイオードを経由して効率的な給電が自動的に実行される。
【００２８】
このように、負荷の負荷状態を予め考慮して、ヒステリシス幅を最適化しておくことによって、例えば、負荷が重いときは、低損損失の同期整流素子を最大時間オンさせて多くの電流を流し、負荷が中程度の場合は、同期整流素子のオン時間が負荷状態に応じて短縮され、負荷が軽い場合には、同期整流素子がオンせず、代わりにボディダイオードを経由した通電を行う、といった柔軟で効率的な制御を、自動的に実現することも可能である。また、ヒステリシスコンパレータのオフセット量を調整することによって、同期整流素子のオン時間を微調整することもでき、これによって、設計の自由度が向上する。
【００２９】
（６）本発明の同期整流制御装置の他の態様では、前記極性検出回路は、前記交流電圧と、前記全波整流回路から出力される整流電圧または前記同期整流素子部の基準電圧とを比較して前記極性検出信号を出力する、少なくとも一つの第２のコンパレータ回路を有する。
【００３０】
本態様では、極性検出回路は、同期整流素子の両端の電位差（入力される交流電圧と、整流電圧または基準電圧との電位差）を検出して、交流電圧の極性（正極性であるか負極性であるか）を検出する。この場合、交流電圧の極性の正確な検出が可能である。
【００３１】
（７）本発明の同期整流制御装置の他の態様では、前記全波整流回路には、前記交流電圧の電圧源としてのコイルが接続されており、前記極性検出回路は、前記コイルの第１の端部の電圧と前記コイルの第２の端部の電圧とを比較して、前記極性検出信号を出力する、少なくとも一つの第３のコンパレータ回路を有する。
【００３２】
本態様では、極性検出回路は、交流電圧の電圧源として機能するコイルの両端の電位差を検出して、交流電圧の極性を検出する。この場合、交流電圧の極性を検出するための回路構成を簡素化することが可能である。
【００３３】
（８）本発明の整流制御装置の他の態様では、前記タイミング制御回路は、前記全波整流回路から出力される整流電圧が所与の電圧レベル以上になるまで、前記少なくとも一つのオン／オフ制御信号の各々を非アクティブレベルに維持する出力保証回路を、さらに有する。
【００３４】
整流制御装置に含まれるタイミング制御回路が、全波整流回路から得られる整流電圧を電源電圧として動作する場合がある。例えば、全波整流回路および整流制御装置が、無接点電力伝送システムの受電装置に設けられる場合、整流制御装置は、全波整流回路の整流電圧を電源電圧として動作する。この場合、電源電圧としての整流電圧の電圧レベルが所与の電圧レベルに達しない期間においてタイミング制御回路を動作させると、不十分な電源電圧に起因して回路動作が不安定となり、正常な、同期整流素子のオン／オフ制御ができない場合が生じ得る。例えば、第１および第２の同期整流素子が同時にオンして大きな貫通電流が流れて、全波整流回路のエネルギー効率が低下し、あるいは、素子の破損が生じるような事態が生じ得る。
【００３５】
そこで、本態様では、タイミング制御回路において、出力保証回路を設ける。出力保証回路は、タイミング制御回路から出力される同期整流素子のオン／オフ制御信号が、正常な制御電圧であることを保証する働きをする。よって、整流制御装置による同期整流素子の制御の信頼性が向上する。
【００３６】
（９）本発明の整流制御装置の他の態様では、前記整流制御装置は、前記同期整流素子部を含む。
【００３７】
本態様では、整流制御装置は、タイミング制御回路のみならず、同期整流素子部（整流ブリッジ）も内蔵する。例えば、同期整流素子部（整流ブリッジ）を比較的低耐圧のトランジスタで構成することができる場合には、同期整流素子部（整流ブリッジ）を整流制御装置（ＩＣ）に内蔵することが可能であり、これによって、無接点電力伝送システムの受電装置における部品点数を削減することができる。
【００３８】
（１０）本発明の全波整流回路の他の態様では、複数の同期整流素子を含む同期整流素子部と、前記同期整流素子部に接続される平滑コンデンサと、前記同期整流素子部と前記平滑コンデンサとの間に接続される電流検出抵抗と、前記複数の同期整流素子の少なくとも一つのオン／オフを制御するための、上記いずれかに記載の整流制御装置と、を含む。
【００３９】
本態様によれば、同期整流素子のオン／オフを適切なタイミングで制御することができ、例えば、ボディダイオードによる損失を低減できる。また、平滑コンデンサに蓄積されている電荷の逆流を効果的に防止することができる。よって、低損失かつエネルギー効率の高い、同期整流方式の全波整流回路を実現することができる。
【００４０】
（１１）本発明の電子機器の一態様は、上記いずれかの整流制御装置を含む。
【００４１】
これによって、電子機器（例えば、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なコンピュータ端末等を含む））に搭載される電源回路の損失が低減される。よって、電子機器の電源回路のエネルギー効率が向上する。
【００４２】
（１２）本発明の電子機器の他の態様は、上記の全波整流回路を含む。
【００４３】
これによって、電子機器（例えば、携帯端末（携帯電話端末、ＰＤＡ端末、持ち運び可能なコンピュータ端末等を含む））に搭載される電源回路の損失が低減される。よって、電子機器の電源回路のエネルギー効率が向上する。
【００４４】
（１３）本発明の受電装置の一態様は、２次コイルと、複数の同期整流素子を含む同期整流素子部と、前記同期整流素子部に接続される平滑コンデンサと、前記同期整流素子部と前記平滑コンデンサとの間に接続される電流検出抵抗と、を含む全波整流回路と、前記複数の同期整流素子の少なくとも一つのオン／オフを制御するための、上記いずれかの整流制御装置と、前記全波整流回路から得られる整流電圧に基づく、給電対象の負荷への給電を制御するための給電制御部と、を有する。
【００４５】
本態様の受電装置は、同期整流方式の全波整流回路と、整流制御装置と、給電制御部と、を有する。全波整流回路から出力される整流電圧によって受電装置が動作し、給電対象の負荷（例えば、２次電池）に電力が供給される。本態様によれば、全波整流回路における損失が少なく、発熱が低減され、かつ、高いエネルギー効率が実現されるため、無接点電力伝送システムの伝送効率が格段に向上する。
【００４６】
（１４）本発明の無接点電力伝送システムの一態様では、１次コイルと２次コイルを電磁的に結合させて、送電装置から上記の受電装置に対して電力を伝送する。
【００４７】
本態様の無接点電力伝送システムによれば、受電装置に設けられる全波整流回路における損失が少なく、発熱が低減され、かつ、高いエネルギー効率が実現されるため、無接点電力伝送システムの伝送効率が格段に向上する。
【００４８】
（１５）本発明の整流制御方法の一態様では、複数の同期整流素子を含む同期整流素子部と、前記同期整流素子部に接続される平滑コンデンサとの間の電流検出抵抗に流れる電流の方向を検出し、前記電流の方向が前記平滑コンデンサを充電する方向である第１方向から前記第１方向とは逆方向である第２方向に変化したとき、前記同期整流制御素子部における少なくとも一つの同期整流素子のオンオフを前記電流が前記第１方向になるように制御する。
【００４９】
本態様の整流制御方法によれば、電流方向の逆転（平滑コンデンサの蓄積電荷の逆流）を予測するのではなく、実際に検出し、その検出結果に基づいて同期整流素子をオフさせるため、低損失の同期整流素子を可能な限り長くオンさせることができ、また、逆流が検出されると、直ちにオン状態の同期整流素子をオフさせることができ、したがって、最も効率的な同期整流素子のオン／オフ制御が可能となる。
【００５０】
（１６）本発明の整流制御方法の他の態様では、前記電流検出抵抗に流れる電流の向きが前記第１方向から前記第２方向に変化したときは、前記同期整流素子部における、オン状態にある少なくとも一つの同期整流素子の各々をただちにオフし、かつ、前記同期整流素子部における、オフ状態にある少なくとも一つの同期整流素子のボディダイオードを経由して前記第１方向に流れる電流の電流量が、所与の電流値を超えたときに、前記オフ状態にある少なくとも一つの同期整流素子の各々をオン状態とする。
【００５１】
逆流が検出されたときに、直ちにオン状態の同期整流素子をオフすることによって、逆流によるエネルギー効率の低下を最小限化することができる。また、同期整流素子のターンオンの基準にオフセットを設けることによって、例えば、瞬時的なノイズによって同期整流素子のオン／オフが繰り返されるような不都合な事態が生じる可能性を低減することができる。
【００５２】
さらに、全波整流回路の負荷の軽重を考慮して、ヒステリシスコンパレータにおけるヒステリシス幅を最適化することによって、例えば、負荷が軽く、電流量が小さいときには、同期整流素子をオンさせずに、ボディダイオードを経由した給電のみを実行させる、というような制御が可能となる。すなわち、同期整流素子をオン／オフさせる場合、ある程度のスイッチングロスが生じる。負荷が軽く、電流量が小さい場合には、同期整流素子をオン／オフさせてスイッチングロスを生じさせるよりも、ボディダイオードを経由した通電を行う方が効率的である。すなわち、電流量が小さいときは、ボディダイオードによる損失よりも同期整流素子のオン／オフによるスイッチングロスが顕在化する場合があり、この場合には、同期整流素子のオン／オフを無理に行う必要がない。負荷が軽く、電流量が小さいために、最大電流が流れた場合でも、電流検出抵抗の両端間の電位差が、ヒステリシスコンパレータのヒステリシス幅を超えないときは、同期整流素子はオンせず、すべての同期整流素子がオフした状態が継続され、その期間においては、ボディダイオードを経由して効率的な給電が自動的に実行される。
【００５３】
このように、負荷の負荷状態を予め考慮して、ヒステリシス幅を最適化しておくことによって、例えば、負荷が重いときは、低損損失の同期整流素子を最大時間オンさせて多くの電流を流し、負荷が中程度の場合は、同期整流素子のオン時間が負荷状態に応じて短縮され、負荷が軽い場合には、同期整流素子がオンせず、代わりにボディダイオードを経由した通電を行う、といった柔軟で効率的な制御を自動的に実現することも可能である。また、ヒステリシスコンパレータのオフセット量を調整することによって、同期整流素子のオン時間を微調整することもでき、これによって、設計の自由度が向上する。
【００５４】
このように、本発明の少なくとも一つの実施形態によれば、例えば、シンプルな回路構成を用いて、最適なタイミングで同期整流素子のオン／オフを制御することができる。また、例えば、負荷の軽重を考慮した最適設計を容易に行うことができる。また、例えば、ノイズに影響されることなく、高精度の同期整流素子のオン／オフのタイミング制御が可能となり、整流回路の損失や発熱の低減、ならびにエネルギー効率の改善を図ることができる。
【発明を実施するための最良の形態】
【００５５】
以下、本発明の好適な実施の形態について詳細に説明する。なお、以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００５６】
（第１の実施形態）
まず、全波整流回路の回路構成の一例について説明する。
【００５７】
（全波整流回路の構成例）
図１（Ａ）〜図１（Ｃ）は、同期整流方式の全波整流回路ならびに整流制御装置の構成の一例について説明するための図である。
【００５８】
図１（Ａ）において、１次コイルＬ１ならびに２次コイルＬ２はトランスを構成する。全波整流回路１５０は、同期整流方式の全波整流回路であり、少なくとも一つの同期整流素子を含む同期整流素子部（整流ブリッジ）１００と、電流検出抵抗ＲＣと、平滑コンデンサＣ１と、を有する。この全波整流回路１５０は、２次コイルＬ２のコイル端（ノードＮＸおよびノードＮＹ）に入力される交流電圧を整流して、整流電圧（略直流の電圧）Ｖｏｕｔに変換する。なお、整流電圧Ｖｏｕｔは、負荷ＬＱに供給される。電流検出抵抗ＲＣは、同期整流素子部（整流ブリッジ）１００と平滑コンデンサＣ１との間に設けられている。
【００５９】
また、整流制御装置（例えば整流制御ＩＣ）２５０は、同期整流素子部（整流ブリッジ）１００を構成する少なくとも一つの同期整流素子のオン／オフのタイミングを制御する。この整流制御装置２５０は、少なくともタイミング制御回路２００を有する。
【００６０】
タイミング制御回路２００には、コイル端（ノードＮＸ）に入力される交流電圧ＶＣ１と、コイル端（ノードＮＹ）に入力される交流電圧ＶＣ２と、整流電圧Ｖｏｕｔ（ノードＮＺの電圧）と、電流検出抵抗ＲＣの両端の電圧Ｖｓｎ，Ｖｓｐが入力される。また、タイミング制御回路２００は、同期整流素子のオン／オフ制御信号（タイミング制御信号）ＴＧｎ（ｎは１〜４のいずれか）を生成する。このオン／オフ制御信号ＴＧｎによって、同期整流素子部（整流ブリッジ）１００に含まれる同期整流素子のオン／オフのタイミングが制御される。
【００６１】
図１（Ｂ）は、同期整流素子部（整流ブリッジ）１００の回路構成の一例を示す図である。図１（Ｂ）の同期整流素子部（整流ブリッジ）１００は、同期整流素子としてのＮＭＯＳトランジスタ（Ｍ１〜Ｍ４）によって構成される。但し、この回路構成は一例であり、この構成に限定されるものではない。同期整流素子部（整流ブリッジ）１００は、少なくとも一つの同期整流素子を含む同期整流要素回路である。
【００６２】
同期整流素子部（整流ブリッジ）１００の第１ノードＮ１には、交流電圧ＶＣ１が入力され、第２ノードＮ２には、交流電圧ＶＣ２が入力される。交流電圧ＶＣ１の電圧極性（つまり、正極性であるか負極性であるか）は、交流電圧ＶＣ２の電圧極性とは反対である。また、同期整流素子部（整流ブリッジ）１００の第３ノードＮ３からは整流電圧（直流電圧）Ｖｏｕｔが得られる。また、第４ノードＮ４は、基準電位ＶＳＳ（例えばＧＮＤ）に接続される。
【００６３】
また、同期整流素子部（整流ブリッジ）の第１ノードＮ１と第３ノードＮ３との間に第１の同期整流素子（ＮＭＯＳトランジスタ）Ｍ１が接続され、第２ノードＮ２と第３ノードＮ３との間に第２の同期整流素子（ＮＭＯＳトランジスタ）Ｍ２が接続され、第１ノードＮ１と第４ノードＮ４との間に第３の同期整流素子（ＮＭＯＳトランジスタ）Ｍ４が接続され、第２ノードＮ２と第３ノードＮ３との間に第４の同期整流素子（ＮＭＯＳトランジスタ）Ｍ４が接続されている。
【００６４】
第１の同期整流素子Ｍ１のソース・ドレイン間には、第１ノードＮ１から第３ノードＮ３に向かう方向を順方向とするボディダイオード（寄生ダイオード）ＤＰ１が接続される。同様に、第２の同期整流素子Ｍ２のソース・ドレイン間には、第２ノードＮ２から第３ノードＮ３に向かう方向を順方向とするボディダイオード（寄生ダイオード）ＤＰ２が接続される。同様に、第３の同期整流素子Ｍ３のソース・ドレイン間には、第４ノードＮ４から第１ノードＮ１に向かう方向を順方向とするボディダイオード（寄生ダイオード）ＤＰ３が接続される。同様に、第４の同期整流素子Ｍ４のソース・ドレイン間には、第３ノードＮ３から第２ノードＮ２に向かう方向を順方向とするボディダイオード（寄生ダイオード）ＤＰ４が接続される。
【００６５】
図１（Ｃ）は、同期整流素子としてのＮＭＯＳトランジスタのデバイス構造を示す断面図である。ＮＭＯＳトランジスタは、縦型のパワートランジスタであり、ドレイン電極１（Ｄ）と、ドレインを構成するＮ＋層２およびＮ−層３と、Ｐウエル４と、ソースを構成するＮ＋層５と、ゲート絶縁膜６と、ポリシリコンゲート７（Ｇ）と、保護膜８と、ソース電極９（Ｓ）と、により構成される。
なお、同期整流素子は、能動素子からなる低損失のスイッチング素子であり、上述のように、同期整流素子としてＭＯＳＦＥＴを使用することができるが、場合によっては、バイポーラトランジスタやその他の能動素子を使用する場合もあり得る。なお、本明細書においては、同期整流方式の「同期」という文言には特別な意味はなく、能動素子を適切なタイミングでスイッチング制御して、交流電圧を整流電圧に変換する整流方式は、すべて同期整流方式ということができる。
【００６６】
また、同期整流方式の同期整流素子部（整流ブリッジ）の構成としては、同期整流素子部（整流ブリッジ）を構成する第１〜第４の整流素子の全部を同期整流素子とする構成と、第１〜第４の整流素子の一部のみを同期整流素子とし、残りの整流素子としてダイオード（ＭＯＳダイオードならびにＰＮ接合ダイオードを含む）を使用する構成とがある。整流回路における損失を低減するためには、第１〜第４の整流素子の全部を同期整流素子とするのが望ましい。
【００６７】
一方、第１〜第４の整流素子のうちの一部をダイオードした場合、同期整流素子のようにオン／オフ制御が不要となって、タイミング制御回路の負担が軽減される。また、交流電圧の極性が反転すれば、ダイオードが逆バイアスされて、平滑コンデンサに蓄積された電荷の逆流が自動的に阻止されるという利点もある。
【００６８】
同期整流素子部（整流ブリッジ）は、少なくとも第１および第２の整流素子（Ｍ１，Ｍ２）が同期整流素子で構成されるのが望ましい。すなわち、整流回路のエネルギー効率を向上させるという観点からは、少なくとも、平滑コンデンサＣ１に接続される第１および第２の整流素子（Ｍ１，Ｍ２）を同期整流素子で構成して、各同期整流素子のオン／オフを適切に制御することが望ましい。
【００６９】
（電流検出抵抗の配置の例）
図２は、電流検出抵抗の配置の例を示す図である。電流検出抵抗は、同期整流素子部（整流ブリッジ）１００と、平滑コンデンサＣ１との間に設けられる。
【００７０】
電流検出抵抗ＲＣは、給電経路上の、同期整流素子部１００の第３ノードＮ３とノードＮＰとの間に設けられている。電流検出抵抗ＲＤは、ノードＮＰと平滑コンデンサＣ１との間に設けられている。電流検出抵抗ＲＥは、ノードＮＲと平滑コンデンサＣ１との間に設けられている。電流検出抵抗ＲＥは、接地線（基準電位線）上の、同期整流素子部１００の第４ノードＮ４とノードＮＲとの間に設けられている。
【００７１】
いずれか一つの電流検出抵抗（ＲＣ〜ＲＦ）が設けられればよいが、２つ以上の電流検出抵抗を設けることもできる。電流検出抵抗の配置位置の決定に関しては、平滑コンデンサＣ１に蓄積されている電荷の逆流を迅速に検出するという観点から、電流検出抵抗は、平滑コンデンサＣ１の近くに配置することが好ましい。また、平滑コンデンサＣ１が外付けのコンデンサである場合が多いことを考慮して、配置が容易である適切な位置を選ぶことが好ましい。また、負荷電流が流れる経路上における、実際の電流の逆流を検出するという観点からすると、給電経路上に電流検出抵抗ＲＣを設けること、あるいは、基準電位線（接地線）上に電流検出抵抗ＲＦを設けることが好ましい。
【００７２】
（同期整流素子のオン／オフ制御の原理）
図３（Ａ）〜図３（Ｃ）は、同期整流素子のオン／オフ制御の原理を説明するための図である。図３（Ａ）ならびに図３（Ｃ）では、交流電圧の極性が第１極性であるときの、第１方向（平滑コンデンサＣ１を充電する方向）の電流ＩＬ１の電流経路を、実線の矢印で示している。また、図３（Ｂ）では、第１方向とは逆向きの第２方向の電流（逆流電流）ＩＬ１の向きを点線の矢印で示している。
【００７３】
図３（Ａ）に示すように、第１方向の電流ＩＬ１が流れているときは、電圧降下によって、電流検出抵抗ＲＣの左端ノードＮＱ１の電位Ｖｓｎは、右端ノードＮＱ２の電位Ｖｓｐよりも高い。次に、平滑コンデンサＣ１への充電が十分になると、図３（Ｂ）に示すように、電流の逆流が開始される。電流の逆流は、例えば、コイルＬ２の両端から得られる交流電圧の極性が反転する前に開始される。図３（Ｂ）では、電流ＩＬ２が、第１方向とは逆向きの第２方向に流れる。図３（Ｂ）においては、電流検出抵抗ＲＣの左端ノードＮＱ１の電位Ｖｓｎは、右端ノードＮＱ２の電位Ｖｓｐよりも低くなる。上述のとおり、電流検出抵抗ＲＣは、同期整流素子部１００と平滑コンデンサＣ１との間に設けられており、平滑コンデンサＣ１の近傍に配置することができることから、平滑コンデンサＣ１に蓄積されている電荷の逆流（電流方向が、第１方向から第２方向に反転したこと）を迅速、かつ確実に検出することができる。
【００７４】
したがって、電流検出抵抗ＲＣにおける現実の電流の向きの逆転（逆流開始）を電流方向検出回路（図３では不図示）によって検出し（ステップＳ１）、逆流が検出されたときに、同期整流素子の切り換え制御を実行し（ステップＳ２）、例えば、オンしている同期整流素子をただちにオフする。また、オフ状態であった同期整流素子をオン状態とさせる。同期整流素子のオンタイミングは、ヒステリシスコンパレータのオフセット量を調整することによって、最適化することができる。これによって、図３（Ｃ）に示すように、電流経路が切り換えられる（ステップＳ３）。図３（Ｃ）では、電流検出抵抗ＲＣにおいて、第１方向に電流ＩＬ３が流れる。
【００７５】
このような、逆流開始を検出して同期整流素子をオン／オフする制御方式を採用することによって、同期整流素子は、逆流開始時点までオンさせておくこと（同期整流素子を可能なかぎり長くオンさせておくこと）ができ、低損失の同期整流素子を経由して最大量の電流を流すことができる。その一方、上述のとおり、平滑コンデンサＣ１に蓄積されている電荷の逆流が開始されると、そのことを迅速に検出し、ただちにオンしている同期整流素子をオフさせることができるため、平滑コンデンサＣ１からの放電は一瞬で止まり、よって、逆流に起因するエネルギー効率の低下はほとんど発生しない。
【００７６】
図４（Ａ）〜図４（Ｃ）は、タイミング制御回路の構成と動作の一例を説明するための図である。図４（Ａ）に示すように、タイミング制御回路２００は、電流が第１方向ＤＲ１に流れているのか、第２方向ＤＲ２に流れているのかを検出（判定）するために、電流方向検出回路５０を有している。電流方向検出回路５０は、例えば、電流検出抵抗ＲＣの両端のノードＮＱ１，ＮＱ２の各々の電圧Ｖｓｎ，Ｖｓｐを検出するためのコンパレータ回路（好ましくは、ヒステリシスコンパレータ回路）５２を有する。共通の電流検出抵抗ＲＣを用いるため、コンパレータ回路（好ましくは、ヒステリシスコンパレータ回路）５２も一つ設ければよく、回路構成を簡素化することができる。
【００７７】
また、同期整流素子部１００に入力する交流電圧（ＶＣ１，ＶＣ２）の極性に応じて、オンさせる同期整流素子を切り換え、交流電圧の極性に応じた電流経路を経由して電流を流す必要がある。複数の同期整流素子のうちのどの同期整流素子をオフさせ、どの同期整流素子をオンさせるかを決定するためには、交流電圧の極性状態を検出（判定）する必要がある。そこで、図４（Ａ）のタイミング制御回路２００には極性検出回路５４が設けられる。極性検出回路５４は、極性検出用の基礎信号（ＶＣ１，ＶＣ２，Ｖｏｕｔ，ＶＳＳ等）に基づいて、交流電圧の極性を検出する。例えば、図１（Ｂ）に示される同期整流素子Ｍ１の一端に印加される交流電圧ＶＣ１と整流電圧Ｖｏｕｔを比較する。また、同期整流素子Ｍ２の一端に印加される交流電圧ＶＣ２と整流電圧Ｖｏｕｔを比較する。同期整流素子Ｍ１，Ｍ２のオン抵抗に起因して電圧降下が生じることから、交流電圧の極性に応じて、上記の比較結果が変化する。例えば、正極性であるならば、ＶＣ１＞Ｖｏｕｔとなり、ＶＣ２＜Ｖｏｕｔとなる。負極性であるならば、ＶＣ１＜Ｖｏｕｔとなり、ＶＣ２＞Ｖｏｕｔとなる。したがって、電圧の比較結果から、交流電圧の極性を検出することができる。なお、同期整流素子Ｍ３の一端に印加される交流電圧ＶＣ１と基準電圧ＶＳＳ（ＧＮＤ）を比較し、また、同期整流素子Ｍ４の一端に印加される交流電圧ＶＣ２と基準電圧ＶＳＳを比較して交流電圧の極性を検出することもできる。また、交流電圧ＶＣ１とＶＣ２の電圧レベルを直接に比較して極性を検出することもできる。
【００７８】
そして、電流方向検出回路５０によって、電流検出抵抗ＲＣを流れる電流の逆流（第１方向から第２方向への方向反転）が検出されると、交流電圧の極性に対応する、少なくとも一つのオン状態の同期整流素子をオフさせ、かつ少なくとも一つのオフ状態の同期整流素子をオンさせる。これによって、最適なタイミングで、同期整流素子をオン／オフさせることができ、全波整流回路の損失や発熱の低減、ならびにエネルギー効率の改善を図ることができる。
【００７９】
また、回路構成が簡単であるため、回路の専有面積や消費電力を抑制することができる。したがって、シンプルな回路構成を用いて、最適なタイミングで同期整流素子のオン／オフを制御することができる。
【００８０】
また、図４（Ｂ）に示すように、コンパレータ回路５２として、ヒステリシスコンパレータ回路を用いることによって、例えば、瞬時的なノイズによって同期整流素子のオン／オフが繰り返されるような不都合な事態が生じる可能性を低減することができる。図４（Ｂ）においては、交流電圧等に重畳されるノイズに影響されることなく、時刻ｔ１００〜ｔ２００において、電流方向検出信号ＶＣ０３がアクティブレベル（Ｈ）となる。図４（Ｂ）においては、電流検出抵抗ＲＣの両端の電位差（Ｖｓｎ−Ｖｓｐ）を差動増幅（増幅率は１０倍とする）した電圧の振幅が大きいため、ヒステリシスコンパレータのＨ判定閾値（＋２５ｍＶ）を超えるため、その超えている期間（時刻ｔ１００〜ｔ２００）において、電流方向検出信号ＶＣ０３がアクティブレベル（Ｈ）となり、この期間において、同期整流素子（例えばＭ１，Ｍ３）がオンする。
【００８１】
一方、図４（Ｃ）に示すように、電流検出抵抗ＲＣの両端の電位差（Ｖｓｎ−Ｖｓｐ）を差動増幅した電圧の振幅が小さい場合には、ヒステリシスコンパレータのＨ判定閾値（＋２５ｍＶ）を超えないため、電流方向検出信号ＶＣ０３が非アクティブレベル（Ｌ）となり、この期間において、すべての同期整流素子はオフ状態となる。
【００８２】
この原理を積極的に利用し、例えば、全波整流回路の負荷の軽重を考慮して、ヒステリシスコンパレータにおけるヒステリシス幅を最適化することによって、例えば、負荷が軽く、電流量が小さいときには、同期整流素子をオンさせずに、ボディダイオードを経由した給電のみを実行させる、というような制御が可能となる。すなわち、同期整流素子をオン／オフさせる場合、ある程度のスイッチングロスが生じる。負荷が軽く、電流量が小さい場合には、同期整流素子をオン／オフさせてスイッチングロスを生じさせるよりも、ボディダイオードを経由した通電を行う方が効率的である。すなわち、電流量が小さいときは、ボディダイオードによる損失よりも同期整流素子のオン／オフによるスイッチングロスが顕在化する場合があり、この場合には、同期整流素子のオン／オフを無理に行う必要がない。負荷が軽く、電流量が小さいために、最大電流が流れた場合でも、電流検出抵抗の両端（第１ノードＮＱ１と第２ードＮＱ２）間の電位差が、ヒステリシスコンパレータのヒステリシス幅を超えないときは、同期整流素子はオンせず、すべての同期整流素子がオフした状態が継続され、その期間においては、ボディダイオードを経由して効率的な給電が自動的に実行することも可能であり、設計が容易化される。また、ヒステリシスコンパレータのオフセット量を調整することによって、同期整流素子のオン時間を微調整することもでき、これによって、設計の自由度が向上する。
【００８３】
（タイミング制御回路の具体的な回路構成例）
図５は、タイミング制御回路の具体的な回路構成例を示す図である。図示されるように、電流方向検出回路５０に含まれるヒステリシスコンパレータ回路５２は、ノイズフィルタを構成する抵抗Ｒ１０，Ｒ２０ならびに容量Ｃ１０と、ゲインが１０倍の差動アンプＡＭＰ１０と、ヒステリシスコンパレータＣＰ１０と、を有する。なお、図５において、ヒステリシスコンパレータＣＰ１０に関して、「Ｌ：２５ｍＶ，Ｈ：０ｍＶ」と表記されているが、この表記は、Ｈ判定閾値とＬ判定閾値との間に２５ｍＶのオフセットが設けられていることを意味する。すなわち、「Ｌ：２５ｍＶ」は、ヒステリシスコンパレータＣＰ１０の出力信号のレベルがＬレベルであるとき、ヒステリシスコンパレータＣＰ１０の反転入力端子には＋２５ｍＶのオフセットが与えられことを意味し、「Ｈ：０ｍＶ」は、ヒステリシスコンパレータＣＰ１０の出力信号のレベルがＨレベルであるとき、ヒステリシスコンパレータＣＰ１０の反転入力端子に与えられるオフセットは０ｍＶであることを意味している（図４（Ｂ）参照）。結果的に、図４（Ｂ）に示されるように、Ｈ判定閾値（Ｖｔｈ（Ｈ））は、Ｌ判定閾値（Ｖｔｈ（Ｌ））よりも２５ｍＶだけ高い電位に設定されることになる。なお、ヒステリシスコンパレータに関する上記の表記は、極性検出回路５４に含まれる２つのヒステリシスコンパレータＣＰ１ａ，ＣＰ１ｂに関しても、同様に適用される。
【００８４】
ヒステリシスコンパレータ回路５２では、電流検出抵抗（電流方向検出抵抗）ＲＣの両端のノード（第１ノードＮＱ１と第２ノードＮＱ２）の各々の電圧（Ｖｓｎ，Ｖｓｐ）を差動増幅した電圧を、ヒステリシスコンパレータＣＰ１０によって検出する。したがって、簡単な回路によって電流方向を検出することができる。
【００８５】
また、第１ノードおよび第２ノードの電圧（Ｖｓｎ，Ｖｓｐ）を差動アンプＡＭＰ１０で増幅した後にヒステリシスコンパレータＣＰ１０で比較する構成を採用することによって、より高精度な電流方向の検出が可能である。
【００８６】
また、抵抗Ｒ１０，Ｒ２０ならびに容量Ｃ１０からなるノイズフィルタを設けて、第１ノードおよび第２ノードの電圧（Ｖｓｎ，Ｖｓｐ）に重畳するノイズを除去した後にヒステリシスコンパレータＣＰ１０による検出を行うことによって、より高精度な検出が可能となる。
【００８７】
また、極性検出回路５４は、分圧抵抗Ｒ１ａ，Ｒ２ａ，Ｒ３ａ，Ｒ４ａと、安定化容量Ｃ１ａと、ヒステリシスコンパレータＣＰ１ａと、により構成される第１の極性検出回路と、分圧抵抗Ｒ１ｂ，Ｒ２ｂ，Ｒ３ｂ，Ｒ４ｂと、安定化容量Ｃ１ｂと、ヒステリシスコンパレータＣＰ１ｂと、により構成される第２の極性検出回路と、を有する。分圧抵抗は、トランジスタの耐圧を考慮して、入力電圧の電圧レベルを低下させるために設けられている。トランジスタの耐圧が十分であれば、分圧回路を除去することもできる。第１の極性検出回路は、交流電圧ＶＣ１と整流電圧Ｖｏｕｔを比較する。また、第２の極性検出回路は交流電圧ＶＣ２と整流電圧Ｖｏｕｔを比較する。例えば、同期整流素子Ｍ１，Ｍ２のオン抵抗に起因して電圧降下が生じることから、交流電圧の極性に応じて、上記の比較結果が変化する。例えば、正極性（第１極性）であるならば、ＶＣ１＞Ｖｏｕｔとなり、ＶＣ２＜Ｖｏｕｔとなる。負極性（第２極性）であるならば、ＶＣ１＜Ｖｏｕｔとなり、ＶＣ２＞Ｖｏｕｔとなる。したがって、電圧の比較結果から、交流電圧の極性を検出することができる。なお、交流電圧ＶＣ１と基準電圧ＶＳＳ（ＧＮＤ）を比較し、また、交流電圧ＶＣ２と基準電圧ＶＳＳ（ＧＮＤ）を比較して交流電圧の極性を検出することも可能である。
【００８８】
また、ヒステリシスコンパレータＣＰ１ａ，ＣＰ１ｂを使用することによって、コンパレータの出力信号の電圧レベルが、ノイズによって瞬時的に変動するような不都合が生じにくくなり、ノイズに強い回路が得られる。
【００８９】
また、出力回路５６は、第１のアンド回路ＡＮＤ１ａと、第２のアンド回路ＡＮＤ１ｂと、を有する。第１のアンド回路ＡＮＤ１ａから出力されるオン／オフ制御信号ＴＧ１は、電流方向検出回路５０から出力される電流方向検出信号ＶＣ０３がＨレベルであり、かつ、極性検出回路５４に含まれる第１の極性検出回路（左側の回路）から出力される第１の極性検出信号ＶＣ０１がＨレベルのときに、Ｈレベル（アクティブレベル）となり、この場合に、同期整流素子Ｍ１およびＭ４がオン状態となる。電流検出抵抗ＲＣにおいて、第１方向（平滑コンデンサＣ１を充電する方向）に電流が流れているときは、電位Ｖｓｎは電位Ｖｓｐよりも高いことから、電流方向検出回路５０の出力信号ＶＣ０３（ヒステリシスコンパレータＣＰ１０の出力信号であり、以下、電流方向検出信号という場合がある）はＨレベルである。
【００９０】
逆流が生じると（すなわち、電流方向が第１方向から第２方向に逆転すると）、電位Ｖｓｎは電位Ｖｓｐよりも低くなる。上述のとおり、ヒステリシスコンパレータＣＰ１０におけるＬ判定閾値（Ｖｔｈ（Ｌ））は０ｍＶに設定されていることから、電位Ｖｓｎと電位Ｖｓｐとの間で電位レベルの逆転が生じると、直ちに、電流方向検出回路５０から出力される電流方向検出信号ＶＣ０３はＬレベルに変化する。これに伴って、オン／オフ制御信号ＴＧ１がＬレベル（非アクティブレベル）に変化し、同期整流素子Ｍ１，Ｍ４が直ちにオフする。よって、逆流に起因するエネルギー効率の低下は、ほとんど生じない。
【００９１】
同期整流素子Ｍ１，Ｍ４がオフすることによって、全ての同期整流素子Ｍ１〜Ｍ４がオフした状態となる。やがて、交流電圧の極性が反転する。これに伴い、第１の極性検出信号ＶＣ０１はＬレベルとなり、第２の極性検出回路から出力される第２の極性検出信号ＶＣ０２がＨレベルとなる。この状態では、同期整流素子Ｍ２のボディダイオードＤＰ２ならびに同期整流素子Ｍ３のボディダイオードＤＰ３を経由して負荷ＬＱに電流が供給される。
【００９２】
そして、時間経過と共に、電流検出抵抗ＲＣを経由して第１方向に流れる電流の電流量が増大していく。そして、（Ｖｓｎ−Ｖｓｐ）・１０が、ヒステリシスコンパレータＣＰ１０のＨ判定閾値Ｖｔｈ（Ｈ）（＋２５ｍＶ）を超えると、電流方向検出回路５０から出力される電流方向検出信号ＶＣ０３はＨレベルに変化する。これによって、出力回路５６に含まれるアンド回路ＡＮＤ１ｂから出力されるオン／オフ制御信号ＴＧ２がＨレベル（アクティブレベル）になり、同期整流素子Ｍ２およびＭ３がオンする。
【００９３】
図５に示されるタイミング制御回路２００の回路構成は簡素化されており、回路の専有面積の削減や消費電力の低減の点で有利である。
【００９４】
（ヒステリシスコンパレータの具体的な回路構成例）
図６（Ａ）および図６（Ｂ）は、ヒステリシスコンパレータの具体的な回路構成の一例を示す図である。
【００９５】
図６（Ａ）に示される回路は、差動回路（４つのＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＮ１，ＭＮ２ならびに定電流源Ｉ１によって構成される）と、ソース接地のＭＯＳトランジスタＭＮ３と、定電流源Ｉ２と、出力バッファ（６つのＭＯＳトランジスタＭＰ３，ＭＰ４，ＭＮ４，ＭＮ５，ＭＰ５，ＭＰ６と、電流制限抵抗Ｒｋ１およびＲｋ２と、によって構成される）と、を有する。出力電圧Ｖｏｕｔの電圧レベルに応じて、出力バッファを構成する２つのＭＯＳトランジスタ（ＭＰ５，ＭＮ６）のいずれかがオンし、これによって、正帰還ループが形成される。
【００９６】
図６（Ｂ）に示される回路は、差動回路（４つのＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＮ１，ＭＮ２ならびに定電流源Ｉ１によって構成される）と、正帰還ループを形成するためのＭＯＳトランジスタＭＰ１０およびＭＮ１０と、ソース接地のＭＯＳトランジスタＭＮ３と、定電流源Ｉ２と、２段のＣＭＯＳインバータによって構成される出力バッファ（４つのＭＯＳトランジスタＭＰ１１，ＭＮ１１，ＭＰ１２，ＭＮ１２によって構成される）と、を有する。ＭＯＳトランジスタＭＮ１０がオンすることによって、正帰還ループが形成される。
【００９７】
（負荷状態に応じた電圧波形の例）
図７は、負荷ＬＱの負荷状態が重く、電流検出抵抗ＲＣを流れる電流が大きい場合の各部の電圧波形を示す図である。図７の最上段の図において、整流電圧Ｖｏｕｔは二点鎖線で示され、交流電圧ＶＣ２は点線で示され、交流電圧ＶＣ１は実線で示されている。
【００９８】
図７の上から２番目の図に示すように、電流検出抵抗ＲＣの両端の電位差（Ｖｓｎ−Ｖｓｐ）を差動アンプＡＭＰ１０にて増幅した電圧（増幅率１０倍）と、ヒステリシスコンパレータＣＰ１０のＨ判定閾値Ｖｔｈ（Ｈ）およびＬ判定閾値Ｖｔｈ（Ｌ）とが比較され、その比較結果に応じて、時刻ｔ１〜ｔ２，時刻ｔ４〜ｔ５，時刻ｔ７〜ｔ８，時刻ｔ９〜）において、電流方向検出信号ＶＣ０３がアクティブレベル（Ｈ）になる。
【００９９】
また、交流電圧ＶＣ１が、整流電圧Ｖｏｕｔを上回る期間（時刻ｔ３〜ｔ５，時刻ｔ９〜）において、第１の極性検出信号ＶＣ０１がアクティブレベル（Ｈ）になる。また、交流電圧ＶＣ２が、整流電圧Ｖｏｕｔを上回る期間（時刻ｔ１〜ｔ２，時刻ｔ６〜ｔ８）において、第２の極性検出信号ＶＣ０２がアクティブレベル（Ｈ）になる。
【０１００】
電流方向検出信号ＶＣ０３と第１の極性検出信号ＶＣ０１が共にアクティブレベル（Ｈ）である期間（時刻ｔ４〜ｔ５，時刻ｔ１０〜）において、第１のオン／オフ制御信号ＴＧ１がアクティブレベル（Ｈ）になる。
【０１０１】
また、電流方向検出信号ＶＣ０３と第２の極性検出信号ＶＣ０２が共にアクティブレベル（Ｈ）である期間（時刻ｔ１〜ｔ２，時刻ｔ７〜ｔ８）において、第２のオン／オフ制御信号ＴＧ２アクティブレベル（Ｈ）になる。
【０１０２】
図８は、負荷ＬＱの負荷状態が中程度であり、電流検出抵抗ＲＣを流れる電流が中程度である場合の各部の電圧波形を示す図である。基本的には、図７の電圧波形と同様であるが、電流検出抵抗ＲＣの両端の電位差（Ｖｓｎ−Ｖｓｐ）を差動アンプＡＭＰ１０にて増幅した電圧（増幅率１０倍）の振幅が小さくなっている。これに伴い、第１のオン／オフ制御信号ＴＧ１がアクティブレベルになる期間（時刻ｔ４〜ｔ１２，時刻ｔ１０〜ｔ１４）が短縮され、同様に、第２オン／オフ制御信号ＴＧ２がアクティブレベルになる期間（時刻ｔ１〜ｔ１１，時刻ｔ７〜ｔ１３）が短縮される。同期整流素子のオン時間は、ヒステリシスコンパレータのヒステリシス幅を調整することによって、適宜、微調整することができる。
【０１０３】
図９は、負荷ＬＱの負荷状態が軽く、電流検出抵抗ＲＣを流れる電流が小さい場合の各部の電圧波形を示す図である。図示されるように、電流検出抵抗ＲＣの両端の電位差（Ｖｓｎ−Ｖｓｐ）を差動アンプＡＭＰ１０にて増幅した電圧（増幅率１０倍）の振幅が小さく、ヒステリシスコンパレータＣＰ１０のＬ判定閾値Ｖｔｈ（Ｌ）を超えることがない。よって、電流方向検出信号ＶＣ０３は、常時、非アクティブレベル（Ｌ）である。これに伴い、第１のオン／オフ制御信号ＴＧ１ならびに第２のオン／オフ制御信号ＴＧ２は非アクティブレベルを維持し、この期間においては、第１〜第４の同期整流素子Ｍ１〜Ｍ４のすべてがオフ状態となる。この期間においては、第１〜第４の同期整流素子Ｍ１〜Ｍ４の各々に寄生するボディダイオード（図１（Ｂ）におけるＤＰ１〜ＤＰ４）を経由して電流が負荷ＬＱに供給される。
【０１０４】
このように、全波整流回路の負荷の軽重を考慮して、ヒステリシスコンパレータＣＰ１０におけるヒステリシス幅を最適化することによって、負荷が軽く、電流量が小さいときには、同期整流素子をオンさせずに、ボディダイオードを経由した給電のみを実行させる、というような制御が可能となる。すなわち、同期整流素子をオン／オフさせる場合、ある程度のスイッチングロスが生じる。負荷が軽く、電流量が小さい場合には、同期整流素子Ｍ１〜Ｍ４をオン／オフさせてスイッチングロスを生じさせるよりも、ボディダイオードＤＰ１〜ＤＰ４を経由した通電を行う方が効率的である。すなわち、電流量が小さいときは、ボディダイオードＤＰ１〜ＤＰ４による損失よりも同期整流素子Ｍ１〜Ｍ４のオン／オフによるスイッチングロスが顕在化する場合があり、この場合には、同期整流素子Ｍ１〜Ｍ４のオン／オフを無理に行う必要がない。
【０１０５】
負荷ＬＱの負荷状態が軽く、電流量が小さいために、最大電流が流れた場合でも、電流検出抵抗の両端（第１ノードと第２ード）間の電位差（Ｖｓｎ−Ｖｓｐ）が、ヒステリシスコンパレータＣＰ１０のヒステリシス幅を超えないときは、同期整流素子Ｍ１〜Ｍ４はオンせず、すべての同期整流素子Ｍ１〜Ｍ４がオフした状態が継続され、その期間においては、ボディダイオードＤＰ１〜ＤＰ４を経由して効率的な給電が自動的に実行される。
【０１０６】
このように、負荷ＬＱの負荷状態を予め考慮して、ヒステリシスコンパレータＣＰ１０のヒステリシス幅（Ｖｔｈ（Ｌ）−Ｖｔｈ（Ｈ））を最適化しておくことによって、例えば、負荷ＬＱの負荷状態が重いときは、低損損失の同期整流素子Ｍ１〜Ｍ４を最大時間オンさせて多くの電流を流し、負荷ＬＱの負荷状態が中程度の場合は、同期整流素子Ｍ１〜Ｍ４のオン時間が負荷状態に応じて短縮され、負荷ＬＱの負荷状態が軽い場合には、同期整流素子Ｍ１〜Ｍ４のすべてがオンせず、代わりにボディダイオードＤＰ１〜ＤＰ４を経由した通電を行う、といった柔軟で効率的な制御を、自動的に実現することが能である。また、ヒステリシスコンパレータのオフセット量を調整することによって、同期整流素子のオン時間を微調整することもでき、これによって、設計の自由度が向上する。
【０１０７】
このようなヒステリシス幅を積極的に用いた同期整流素子のオン／オフ制御技術は、例えば、中小型の無接点電力伝送システムの電源系の最適な設計に役立ち、また、設計の容易化も図ることができる。
【０１０８】
（第２の実施形態）
図１０は、タイミング制御回路の具体的な回路構成の他の例(出力保証回路を設ける例)を示す図である。本実施形態では、整流電圧Ｖｏｕｔが所与の電圧レベル以上になるまで、同期整流素子（Ｍ１〜Ｍ４）のオン／オフ制御信号（ＴＧ１，ＴＧ２）を非アクティブレベル（Ｌ）に維持する出力保証回路３５０が設けられる。
【０１０９】
整流制御装置２５０に含まれるタイミング制御回路２００が、全波整流回路１５０から得られる整流電圧Ｖｏｕｔを電源電圧として動作する場合がある。例えば、全波整流回路１５０および整流制御装置２５０が、無接点電力伝送システムの受電装置に設けられる場合、整流制御装置２５０は、全波整流回路１５０の整流電圧Ｖｏｕｔを電源電圧として動作する。
【０１１０】
この場合、電源電圧としての整流電圧Ｖｏｕｔの電圧レベルが所与の電圧レベルに達しない期間においてタイミング制御回路２００を動作させると、不十分な電源電圧に起因して回路動作が不安定となり、正常な、同期整流素子のオン／オフ制御ができない場合が生じ得る。例えば、第１および第２の整流素子Ｍ１，Ｍ２が同時にオンして、第１ノードＮ１から第２ノードＮ２に向けて大きな貫通電流が流れて、全波整流回路１５０のエネルギー効率が低下し、あるいは、素子の破損が生じるような事態が生じ得る。
【０１１１】
そこで、本実施形態では、例えば、図１０に示すように、タイミング制御回路２００の出力段に出力保証回路３５０を設ける。出力保証回路３５０は、タイミング制御回路２００から出力される、同期整流素子のオン／オフ制御信号ＴＧ１，ＴＧ２が、正常な制御電圧であることを保証する。よって、整流制御装置２５０による同期整流素子の制御の信頼性が向上する。
【０１１２】
出力保証回路３５０は、分圧抵抗Ｒ１００およびＲ１０１と、ソース接地のＮＭＯＳトランジスタＭＮ１００と、負荷抵抗Ｒ１０２と、ソース接地のＰＭＯＳトランジスタＭＰ１００と、出力バッファとして機能する第１のＣＭＯＳインバータ（ＰＭＯＳトランジスタＭＰ１０１とＮＭＯＳトランジスタＭＮ１０１とにより構成される）と、第２のＣＭＯＳインバータ（ＰＭＯＳトランジスタＭＰ１０２とＮＭＯＳトランジスタＭＮ１０２とにより構成される）と、第１のＣＭＯＳインバータの出力ノードをプルダウンするためのプルダウン抵抗Ｒ１０３と、第２のＣＭＯＳインバータの出力ノードをプルダウンするためのプルダウン抵抗Ｒ１０４と、を有する。
【０１１３】
ＮＭＯＳトランジスタＭＮ１００は、整流電圧Ｖｏｕｔが所与の電圧レベル以上になるまでオンしない。ＮＭＯＳトランジスタＭＮ１００がオフしている期間においては、第１および第２のＣＭＯＳインバータに電源電圧（Ｖｏｕｔ＝ＶＤＤ）が供給されず、第１および第２のＣＭＯＳインバータの各々の出力ノードは、プルダウン抵抗Ｒ１０３，Ｒ１０４の各々によってＬレベル（接地電位）に保持される。よって、オン／オフ制御信号ＴＧ１，ＴＧ２の各々は、非アクティブレベル（Ｌ）に維持され、同期整流素子部１００に含まれる４つの同期整流素子（ＮＭＯＳトランジスタ）Ｍ１〜Ｍ４の各々はオフ状態に維持される。
【０１１４】
このように、電源電圧としての整流電圧Ｖｏｕｔが所与のレベルに上昇するまで、全部の同期整流素子（例えばＭ１〜Ｍ４）がオフ状態となる。その状態では、各同期整流素子に並列に接続される各ボディダイオード（ＤＰ１〜ＤＰ４）による整流動作が実行される。したがって、例えば、第１および第２の同期整流素子（Ｍ１，Ｍ２）が同時にオンして大きな貫通電流が流れるような事態が生じない。よって、全波整流回路１５０のエネルギー効率の低下が防止される。また、素子の破損のおそれもないことから、全波整流回路が搭載される機器の信頼性も向上する。
【０１１５】
なお、ＮＭＯＳトランジスタＭＮ１００は、整流電圧Ｖｏｕｔが正常な電圧レベルになるとオンする。これによって、オン／オフ制御信号ＴＧ１，ＴＧ２を、アクティブレベルにすることが可能となる。
【０１１６】
（第３の実施形態）
図１１は、タイミング制御回路の他の回路構成の例を示す回路図である。図１１のタイミング制御回路２００では、コイルＬ２の両端の電圧（極性が異なる交流電圧ＶＣ１，ＶＣ２）を比較して、極性検出信号ＶＣ０１，ＶＣ０２を出力する。
【０１１７】
すなわち、ヒステリシスコンパレータＣＰ２０（第３のヒステリシスコンパレータ）によって、交流電圧ＶＣ１とＶＣ２の電圧レベルを比較する。ヒステリシスコンパレータＣＰ２０の出力信号が第１の極性検出信号ＶＣ０１となり、第１の極性検出信号ＶＣ０１の電圧レベルをインバータＩＮＶ１で反転して得られる信号が第２の極性検出信号ＶＣ０２となる。
【０１１８】
図１１の回路構成を採用する場合、交流電圧の極性検出のために使用するコンパレータは、ヒステリシスコンパレータＣＰ２０だけで済み、前掲の実施形態よりも、回路構成が簡素化される。よって、回路の専有面積の削減や、さらなる低消費電力化が可能である。
【０１１９】
（第４の実施形態）
本実施形態では、本発明の整流制御装置および全波整流回路を搭載した受電装置、ならびに、その受電装置を用いて構成される無接点電力伝送システムについて説明する。
【０１２０】
本実施形態では、先に説明した整流制御装置および全波整流回路は、無接点電力システムの受電装置に設けられる。全波整流回路から出力される整流電圧によって受電装置が動作し、給電対象の負荷（例えば、２次電池）に電力が供給される。全波整流回路における損失が少なく、高いエネルギー効率が実現されるため、無接点電力伝送システムの伝送効率が向上する。以下、具体的に説明する。
【０１２１】
（無接点電力伝送に対応した電子機器の構成の例）
図１２（Ａ）〜図１２（Ｃ）は、無接点電力伝送システムに対応した電子機器の構成の一例を示す図である。図１０（Ａ）には、送電装置１１を内蔵する充電器（クレードル）５００と、受電装置４１を内蔵する携帯電話機５１０と、が示される。
【０１２２】
携帯電話機５１０は、ＬＣＤなどの表示部５１２、ボタン等で構成される操作部５１４、マイク５１６（音入力部）、スピーカ５１８（音出力部）、アンテナ５２０を有する。
【０１２３】
充電器５００にはＡＣアダプタ５０２を介して電力が供給され、この電力が、無接点電力伝送により送電装置１１から受電装置４１に送電される。これにより、携帯電話機５１０のバッテリ（不図示）を充電したり、携帯電話機５１０内のデバイスを動作させたりすることができる。
【０１２４】
なお、本実施形態が適用される電子機器は携帯電話機５１０に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、電動自転車、或いはＩＣカードなどの種々の電子機器に適用できる。
【０１２５】
図１２（Ｂ）に模式的に示すように、送電装置１１から受電装置４１への電力伝送は、送電装置１１側に設けられた１次コイルＬ１（送電コイル）と、受電装置４１側に設けられた２次コイルＬ２（受電コイル）を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。
【０１２６】
なお、図１２（Ｂ）では１次コイルＬ１、２次コイルＬ２は、平面上でスパイラル状にコイル線を巻くことで形成された例えば空芯の平面コイルになっている。しかしながら、本実施形態のコイルはこれに限定されず、１次コイルＬ１と２次コイルＬ２を電磁的に結合させて電力を伝送できるものであれば、その形状・構造等は問わない。
【０１２７】
例えば図１２（Ｃ）では、磁性体コアに対してＸ軸回りでコイル線をスパイラル状に巻くことで１次コイルＬ１が形成されている。携帯電話機５１０に設けられた２次コイルＬ２も同様である。図１２（Ｃ）のようなコイルにも本実施形態は適用可能である。なお図１２（Ｃ）の場合に、１次コイルＬ１や２次コイルＬ２として、Ｘ軸回りにコイル線を巻いたコイルに加えて、Ｙ軸周りにコイル線を巻いたコイルを組み合わせてもよい。
【０１２８】
（無接点電力伝送システムの構成例）
図１３は、無接点電力伝送システムの構成の一例を示す図である。送電装置１１は、１次コイルＬ１と、共振コンデンサＣＱと、送電制御装置（送電制御ＩＣ）５７と、送電部５３と、波形モニタ回路５９と、を有する。送電制御装置５７は、送電側制御回路５１と、ドライバ制御回路５８と、を有する。ドライバ制御回路５８は、駆動クロックＤＲＣＫに同期して、１次コイルＬ１を交流駆動する。これによって、１次側から２次側に無接点で電力を供給することができる。１次コイルの駆動周波数は、例えば１２０ＫＨｚである。
【０１２９】
また、受電装置４１は、２次コイルＬ２と、受電部１４０と、整流制御装置（整流制御ＩＣ）２５０と、負荷変調部６０と、給電制御部６２と、バッテリ装置７０（充電制御装置７１とバッテリ７２とを有する）と、受電制御装置（受電制御ＩＣ）８０と、を有する。
【０１３０】
図１３の左上において、太い点線で囲んで示されるように、１次側から２次側に信号を送信するための通信方式として、周波数変調方式（周波数ｆ１，ｆ２を切り換えて“１”と“０”を送信する方式）が採用される。
【０１３１】
また、図１３の左下において、太い点線で囲んで示されるように、２次側から１次側に信号を送信するための通信方式として、負荷変調方式が採用される。すなわち、２次側の負荷状態を切り換えることによって“０”と“１”が、２次側から１次側に送信される。１次側は、１次コイルＬ１のコイル端電圧ＧＳＧを、波形モニタ回路５９によってモニタし、例えば、コイル端電圧の振幅の変化を検出し、あるいは、駆動クロックとコイル端電圧の位相関係を検出し、これによって、“０”または“１”を検出する。
【０１３２】
図１３に示される受電部１４０は、２次コイルＬ２のコイル端間に直列に接続される分圧抵抗ＲＢ１とＲＢ２と、全波整流回路１５０と、整流電圧ノードＮ１１と基準電位ノードＮ１３との間に直列に接続される分圧抵抗ＲＢ４およびＲＢ５と、を有する。
【０１３３】
全波整流回路１５０は、同期整流素子部（整流ブリッジ）１００と、平滑コンデンサＣ１と、電流検出抵抗ＲＣと、を有する。同期整流素子部（整流ブリッジ）１００は、同期整流素子としての複数のＭＯＳＦＥＴ（Ｍ１〜Ｍ４）を有する。
【０１３４】
整流制御装置（整流制御ＩＣ）は、タイミング制御回路２００を有する。タイミング制御回路２００は、前掲の実施形態で説明したとおり、電流方向検出回路５０と、極性検出回路５４と、出力回路５６と、を有する。これらの回路は、オン／オフ制御信号生成回路を構成する。また、タイミング制御回路２００は、さらに、出力保証回路３５０（図１０または図１１参照）と、レベルシフト回路（ＬＳ１〜ＬＳ４）ならびに出力バッファ（ＢＭ１〜ＢＭ４）を有する。
【０１３５】
また、整流制御装置（整流制御ＩＣ）２５０は、複数の端子（Ｅ１〜Ｅ１１）を有する。端子（Ｅ１〜Ｅ４）の各々は、同期整流素子のオン／オフ制御信号（ＴＧ１，ＴＧ３，ＴＧ２，ＴＧ４）を、同期整流素子部（整流ブリッジ）１００に供給するための出力端子である。
【０１３６】
端子Ｅ５は、同期整流素子部（整流ブリッジ）１００の第２ノードＮ２の交流電圧ＶＣ２を、極性検出回路５４に供給するための入力端子である。端子Ｅ６は、第１ノードＮ１に入力される交流電圧ＶＣ１を、極性検出回路５４に供給するための入力端子である。端子Ｅ７は、第３ノードＮ３から得られる整流電圧Ｖｏｕｔを、出力保証回路３５０に供給するための入力端子である。端子Ｅ８は、整流電圧Ｖｏｕｔを、極性検出回路５４に供給するための入力端子である。端子Ｅ９は、同期整流素子部（整流ブリッジ）１００における第４ノードＮ４に接続される基準電位ＶＳＳを、極性検出回路５４に供給するための入力端子である。端子Ｅ１０は、電流検出抵抗ＲＣの一端の電圧Ｖｓｎを電流方向検出回路５０に供給するための入力端子である。端子Ｅ１１は、電流検出抵抗ＲＣの他端の電圧Ｖｓｐを電流方向検出回路５０に供給するための入力端子である。
【０１３７】
また、出力保証回路３５０は、タイミング制御回路２００から出力される、同期整流素子のオン／オフ制御信号（ＴＧ１〜ＴＧ４）が、正常な制御電圧であることを保証するための回路である。整流制御装置２５０（ならびに他の受電側の回路）は、全波整流回路１５０の整流電圧Ｖｏｕｔを電源電圧として動作する。したがって、電源電圧としての整流電圧Ｖｏｕｔの電圧レベルが所与の電圧レベルに達しない期間（例えば、無接点電力伝送システムの電源を投入した直後の期間）において、タイミング制御回路２００を動作させると、不十分な電源電圧に起因して回路動作が不安定となり、正常な、同期整流素子（Ｍ１〜Ｍ４）のオン／オフ制御ができない場合が生じ得る。例えば、第１および第２の整流素子（Ｍ１，Ｍ２）が同時にオンして、大きな貫通電流が流れて、全波整流回路１５０のエネルギー効率が低下するような事態が生じ得る。
【０１３８】
そこで、本実施形態では、タイミング制御回路２００に出力保証回路３５０を設けている。出力保証回路３５０は、整流電圧Ｖｏｕｔが所与の電圧レベル（つまり、タイミング制御回路が正常に動作し得る電圧レベル）になるまで、同期整流素子のオン／オフ制御信号（ＴＧ１〜ＴＧ４）を非アクティブレベル（具体的にはＬレベル）に維持する。これにより、複数の同期整流素子（Ｍ１〜Ｍ４）の各々は、電源電圧としての整流電圧Ｖｏｕｔが所与のレベルに上昇するまでオフ状態となり、その状態では、各同期整流素子（Ｍ１〜Ｍ４）に並列に接続される各ボディダイオード（ＤＰ１〜ＤＰ４）による整流動作が実行される。したがって、例えば、第１および第２の同期整流素子（Ｍ１，Ｍ２）が同時にオンして大きな貫通電流が流れるような事態が生じない。
【０１３９】
また、負荷変調部６０は、負荷変調トランジスタ（不図示）をスイッチングし、負荷変調信号を、送電装置１１に送信する。給電制御部６２は、例えば、シリーズレギュレータ（ＬＤＯ）や給電制御トランジスタ等（不図示）を有し、それらの動作を制御することによって、給電対象の負荷(バッテリ)７２への給電を制御する。また、バッテリ装置７０に含まれる充電制御装置（充電制御ＩＣ）７１は、バッテリ（２次電池）７２の充電動作を制御する。
【０１４０】
なお、給電対象の負荷は、バッテリ（２次電池）７２に限定されない。例えば、整流電圧によって所与の回路を動作させる場合、その回路が給電対象の負荷として機能する。
【０１４１】
また、受電装置装置（受電制御ＩＣ）は、受電側制御回路８１と、位置検出回路８２と、周波数検出回路８３と、発振回路８４と、を有する。受電側制御回路８１は、受電装置４１の動作を統括的に制御する。
【０１４２】
位置検出回路８２は、分圧抵抗ＲＢ４とＲＢ５の共通接続点から得られる信号ＡＤＩＮに基づいて、受電側機器が、送電側機器に対して適正な位置にセットされているか否かを検出する。また、周波数検出回路８３は、分圧抵抗ＲＢ１とＲＢ２の共通接続点から得られる信号ＣＣＭＰＩに基づいて、１次側の駆動クロック（ＤＲＣＫ）を再生し、その駆動クロックの周波数を、発振回路８４から出力される発振クロックＣＬＫを用いて検出する。発振クロックＣＬＫの周波数は、例えば５ＭＨｚである。
【０１４３】
このように、本実施形態の受電装置４１は、同期整流方式の全波整流回路１５０と、整流制御装置２５０と、給電制御部６２と、を有しており、全波整流回路１５０から出力される整流電圧Ｖｏｕｔによって受電装置４１が動作し、給電対象の負荷（例えば、２次電池７２）に電力が供給される。
【０１４４】
本実施形態によれば、従来にない、安定した、高精度の同期整流素子のオン／オフのタイミング制御が実現される。よって、全波整流回路１５０における損失が少なく、発熱が低減され、かつ、高いエネルギー効率が実現され、無接点電力伝送システムの伝送効率が格段に向上する。
【０１４５】
また、整流制御装置２５０は出力保証回路３５０を有しているため、システムの起動直後に不要な貫通電流が流れることが防止され、その貫通電流によって回路が破損する心配もない。よって、エネルギー効率が高く、かつ信頼性の高い無接点電力伝送システムが実現される。
【０１４６】
また、図１３の例では、全波整流回路１５０と整流制御装置２５０とは別の回路であるが、同期整流素子部（整流ブリッジ）１００を構成する同期整流素子（Ｍ１〜Ｍ４）が比較的低耐圧の素子である場合には、整流制御装置２５０に、同期整流素子部（整流ブリッジ）１００を内蔵する場合もあり得る。この場合、無接点電力伝送システムの部品点数を削減することができる。
【０１４７】
また、平滑コンデンサＣ１の容量も比較的小容量ですむ場合、同期整流素子部（整流ブリッジ）１００と、平滑コンデンサＣ１と、整流制御装置２５０と、を一つのＩＣに内蔵する場合もあり得る。この場合、整流制御装置付きの全波整流回路が実現される。平滑コンデンサＣ１に蓄積されている電荷の逆流が効果的に防止されることから、低損失かつエネルギー効率の高い、同期整流方式の全波整流回路を実現することができる。
【０１４８】
（無接点電力伝送システムの動作例）
図１４は、無接点電力伝送システムの動作の一例を示す図である。待機状態において、送電側機器（クレードル）５００に内蔵される送電制御装置５７は、受電側機器（携帯電話機）５１０の着地（セッティング）を、例えば、０．３秒に１回、検出し（ステップＳ１）、これによって、受電側機器の着地（セッティング）が検出される（ステップＳ２）。
【０１４９】
次に、送電装置１１と受電装置４１との間で、種々の情報の交換（ネゴシエーション）が実行される（ステップＳ３）。ＩＤ認証によって、受電装置が適切な送電対象であることが確認された後に、通常送電（充電）が開始される。通常送電が開始されると、受電側機器（携帯電話機）５１０に設けられているＬＥＤが点灯する。
【０１５０】
通常送電中において、満充電が検出されると、満充電通知が受電装置から送電装置に送信され、これを受信した送電装置は、通常送電を停止する(ステップＳ４)。通常送電が停止されると、受電側機器（携帯電話機）５１０に設けられているＬＥＤが消灯する。そして、満充電検出後の待機フェーズに移行する（ステップＳ５）。
【０１５１】
満充電検出後の待機状態では、例えば、５秒に１回の取り去り検出が実行され、また、１０分に１回、再充電の要否の確認が実行される。満充電後に受電側機器（携帯電話機）５１０が取り去られると、初期の待機フェーズに戻る（ステップＳ６）。また、満充電後に再充電が必要と判定されると、ステップＳ３に復帰する(ステップＳ７)。また、ステップ３の状態において、受電側機器（携帯電話機）５１０の取り去りが検出された場合には、初期の待機状態に復帰する（ステップＳ８）。
【０１５２】
以上説明したように、本発明の幾つかの実施形態によれば、例えば、シンプルな回路構成を用いて、最適なタイミングで同期整流素子のオン／オフを制御することができる。また、例えば、負荷の軽重を考慮した最適設計を容易に行うことができる。また、例えば、ノイズに影響されることなく、高精度の同期整流素子のオン／オフのタイミング制御が可能となり、整流回路の損失や発熱の低減、ならびにエネルギー効率の改善を図ることができる。
【０１５３】
また、上記の整流制御装置ならびに全波整流回路を用いることによって、伝送効率が格段に向上した受電装置、ならびに無接点電力伝送システムを実現することができる。
【０１５４】
なお、本発明の実施形態について詳述したが、本発明の新規事項および効果から逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。
【０１５５】
例えば、同期整流素子としては、種々のスイッチング素子を使用することができる。また、例えば、同期整流素子部（整流ブリッジ）の構成も、上述の実施例に限定されるものではなく、種々の回路構成を採用することができる。同期整流素子部（整流ブリッジ）は、「少なくとも一つの同期整流素子（同期整流要素）を含む同期整流要素回路」と言い換えることができる。
【０１５６】
また、整流制御装置は、同期整流方式の半波整流回路における、同期整流素子のオン／オフ制御を実行することもできる。また、タイミング制御回路に含まれるオン／オフ制御信号生成回路の構成も、種々、変形または応用が可能である。
【０１５７】
また、本発明の整流制御装置および全波整流は、回路構成が簡素化され、損失が少ないため、種々の電子機器に搭載することができる。
【０１５８】
本発明は、例えば、整流制御装置、全波整流回路、受電装置および無接点電力伝送システム等として有用である。
【図面の簡単な説明】
【０１５９】
【図１】図１（Ａ）〜図１（Ｃ）は、同期整流方式の全波整流回路ならびに整流制御装置の構成の一例について説明するための図
【図２】電流検出抵抗の配置の例を示す図
【図３】図３（Ａ）〜図３（Ｃ）は、同期整流素子のオン／オフ制御の原理を説明するための図
【図４】図４（Ａ）〜図４（Ｃ）は、タイミング制御回路の構成と動作の一例を説明するための図
【図５】タイミング制御回路の具体的な回路構成例を示す図
【図６】図６（Ａ）および図６（Ｂ）は、ヒステリシスコンパレータの具体的な回路構成の一例を示す図
【図７】負荷の負荷状態が重く、電流検出抵抗を流れる電流が大きい場合の各部の電圧波形を示す図
【図８】負荷の負荷状態が中程度であり、電流検出抵抗を流れる電流が中程度である場合の各部の電圧波形を示す図
【図９】負荷の負荷状態が軽く、電流検出抵抗を流れる電流が小さい場合の各部の電圧波形を示す図
【図１０】タイミング制御回路の他の回路構成の例を示す回路図
【図１１】タイミング制御回路の他の回路構成の例を示す回路図
【図１２】図１２（Ａ）〜図１２（Ｃ）は、無接点電力伝送システムに対応した電子機器の構成の一例を示す図
【図１３】無接点電力伝送システムの構成の一例を示す図
【図１４】無接点電力伝送システムの動作の一例を示す図
【符号の説明】
【０１６０】
Ｌ１  １次コイル、Ｌ２  ２次コイル、Ｍ１〜Ｍ４  同期整流素子（ＭＯＳＦＥＴ）、
５０  電流方向検出回路、５２  コンパレータ回路（ヒステリシスコンパレータ回路）
５４  極性検出回路、５６  出力回路、１００  同期整流素子部（整流ブリッジ）、
ＬＱ  負荷、Ｃ１  平滑コンデンサ、１５０  全波整流回路、
２００  タイミング制御回路、２５０  整流制御装置（例えばＩＣ）、
ＲＣ〜ＲＦ  電流検出抵抗（電流方向検出抵抗）、ＶＣ１，ＶＣ２  交流電圧、
Ｖｏｕｔ  整流電圧、ＶＳＳ  基準電位、
ＴＧ１〜ＴＧ４  第１〜第４の同期整流素子のオン／オフ制御信号
【図１】
2010104088.tif 000003
【図２】
2010104088.tif 000004
【図３】
2010104088.tif 000005
【図４】
2010104088.tif 000006
【図５】
2010104088.tif 000007
【図６】
2010104088.tif 000008
【図７】
2010104088.tif 000009
【図８】
2010104088.tif 000010
【図９】
2010104088.tif 000011
【図１０】
2010104088.tif 000012
【図１１】
2010104088.tif 000013
【図１２】
2010104088.tif 000014
【図１３】
2010104088.tif 000015
【図１４】
2010104088.tif 000016