(57)【要約】【課題】ＳＯＩ基板を用いて形成されたＴＦＴの製造歩留まりの向上や製造コスト低減、延いてはＴＦＴを用いた半導体回路や電気光学装置の歩留まり向上やコスト低減を課題とする。【解決手段】単結晶シリコン基板の主表面に第１酸化物層を形成し、第１酸化物層を通して前記単結晶シリコン基板に水素を注入し、水素添加層を形成し、単結晶シリコン基板を、第２酸化物層を設けた支持基板と、第１酸化物層と第２酸化物層とで貼り合わせ、単結晶シリコン基板と支持基板に第１熱処理を行い、水素添加層にて単結晶シリコン基板を分断し、支持基板に単結晶シリコン薄膜を残存させ、支持基板と単結晶シリコン薄膜に第２熱処理を行い、支持基板と単結晶シリコン薄膜の貼り合わせ界面を安定化させ、支持基板上に、島状単結晶シリコン層を形成し、島状単結晶シリコン層に還元雰囲気で第３熱処理を９００℃〜１２００℃で行うＳＯＩ基板の作製方法を提供する。【選択図】図２
2010226124.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコン基板の主表面上に酸化シリコン膜を形成し、
前記酸化シリコン膜をパターニングし、
前記単結晶シリコン基板の一部を陽極化成し、多孔質層を形成し、
前記酸化シリコン膜を除去し、
前記単結晶シリコン基板を還元雰囲気で第１熱処理を行い、前記多孔質層の表面孔を閉塞させ、
前記単結晶シリコン基板及び前記多孔質層の主表面に第１酸化物層を形成し、
前記第１酸化物層を通して前記単結晶シリコン基板及び前記多孔質層に水素を注入し、水素添加層を形成し、
前記単結晶シリコン基板を、第２酸化物層を設けた支持基板と、前記第１酸化物層と前記第２酸化物層とで貼り合わせ、
前記単結晶シリコン基板と前記支持基板に第２熱処理を行い、前記水素添加層にて前記単結晶シリコン基板を分断し、前記支持基板に単結晶シリコン薄膜および前記多孔質層を残存させ、
前記支持基板と前記単結晶シリコン薄膜に第３熱処理を行い、前記支持基板と前記単結晶シリコン薄膜の貼り合わせ界面を安定化させ、
前記支持基板上の前記多孔質層を除去し、島状単結晶シリコン層を形成し、
前記島状単結晶シリコン層に還元雰囲気で第４熱処理を行うことを特徴とするＳＯＩ基板の作製方法。
【請求項２】
請求項１において、
前記第１熱処理の温度は、９００℃〜１２００℃であり、前記第２熱処理の温度は、４００℃〜６００℃であり、前記第３熱処理の温度は、９００℃〜１２００℃であり、前記第４熱処理の温度は、９００℃〜１２００℃であることを特徴とするＳＯＩ基板の作製方法。
【請求項３】
単結晶シリコン基板の主表面に第１酸化物層を形成し、
前記第１酸化物層を通して前記単結晶シリコン基板に水素を注入し、水素添加層を形成し、
前記単結晶シリコン基板を、第２酸化物層を設けた支持基板と、前記第１酸化物層と前記第２酸化物層とで貼り合わせ、
前記単結晶シリコン基板と前記支持基板に第１熱処理を行い、前記水素添加層にて前記単結晶シリコン基板を分断し、前記支持基板に単結晶シリコン薄膜を残存させ、
前記支持基板と前記単結晶シリコン薄膜に第２熱処理を行い、前記支持基板と前記単結晶シリコン薄膜の貼り合わせ界面を安定化させ、
前記支持基板上に、島状単結晶シリコン層を形成し、
前記島状単結晶シリコン層に還元雰囲気で第３熱処理を９００℃〜１２００℃で行うことを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項３において、
前記第１熱処理の温度は、４００℃〜６００℃であり、前記第２熱処理の温度は、９００℃〜１２００℃であることを特徴とするＳＯＩ基板の作製方法。
【請求項５】
単結晶シリコン基板の主表面に第１酸化物層を形成し、
前記第１酸化物層を通して前記単結晶シリコン基板に水素を注入し、水素添加層を形成し、
前記単結晶シリコン基板を、前記第１酸化物層より薄い第２酸化物層を設けた支持基板と、前記第１酸化物層と前記第２酸化物層とで貼り合わせ、
前記単結晶シリコン基板と前記支持基板に第１熱処理を行い、前記水素添加層にて前記単結晶シリコン基板を分断し、前記支持基板に単結晶シリコン薄膜を残存させ、
前記支持基板と前記単結晶シリコン薄膜に第２熱処理を行い、前記支持基板と前記単結晶シリコン薄膜の貼り合わせ界面を安定化させ、
前記支持基板上に、島状単結晶シリコン層を形成し、
前記島状単結晶シリコン層に還元雰囲気で第３熱処理を９００℃〜１２００℃で行うことを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は絶縁表面を有する基板上に形成された単結晶半導体薄膜有するＳＯＩ基板及びそれを用いた薄膜トランジスタ（以下、ＴＦＴと呼ぶ）の作製方法を提供するものであり、ＴＦＴで構成された半導体回路を含む半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全般を指す。即ち、液晶表示装置に代表される電気光学装置、ＴＦＴを集積化した半導体回路、またその様な電気光学装置や半導体回路を部品として含む電子機器も半導体装置である。
【背景技術】
【０００３】
近年、ＶＬＳＩ技術が飛躍的な進歩を遂げる中で低消費電力を実現するＳＯＩ（Silicon on Insulator）構造が注目されている。この技術は従来バルク単結晶半導体で形成されていたＦＥＴの活性領域（チャネル形成領域）を、薄膜単結晶半導体とする技術である。
【０００４】
ＳＯＩ基板では単結晶シリコン上に酸化シリコンでなる埋め込み酸化膜が存在し、その上に単結晶半導体薄膜が形成される。この様なＳＯＩ基板の作製方法は様々な方法が知られているが、最近では貼り合わせＳＯＩ基板が注目されている。貼り合わせＳＯＩ基板とは、その名の通り２枚のシリコン基板を貼り合わせることでＳＯＩ構造を実現するものである。この技術は将来的にはガラス基板などの上にも単結晶シリコン薄膜を形成できる可能性がある。
【０００５】
その貼り合わせＳＯＩ基板の中でも最近特に注目されているのがSmart-Cut（SOITEC社の登録商標）と呼ばれる技術である。Smart-Cut法は水素脆化を利用した貼り合わせＳＯＩ基板の作製方法である。Smart-Cut法の詳細な技術に関しては、「工業調査会,電子材料８月号,pp.83〜87,1997」に詳しい。
【０００６】
上記文献によれば、支持体となるシリコン基板上に単結晶シリコン薄膜を形成する際、２回の熱処理工程を行う。１度目は４００〜６００℃の熱処理により水素脆化現象を発生させて単結晶シリコン薄膜を分離する工程、２度目は１１００℃程度の熱処理により貼り合わせ界面の安定化を図る工程である。
【０００７】
この時、特に２度目の熱処理工程において強い応力が単結晶シリコン薄膜に生じてしまい、シリコン基板の端部で単結晶シリコン薄膜が割れたり剥がれたりするという現象が起こる場合がある。この問題点は、Smart-Cut法を用いる上で非常に重要な問題点であり、根本的な解決が要求されている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本願発明は上記問題点を解決するための手段を提供するものであり、単結晶半導体薄膜（典型的には単結晶シリコン薄膜）の割れや剥がれを生じることなく貼り合わせＳＯＩ基板を作製するための技術を提供することを課題とする。
【０００９】
そして、本願発明のＳＯＩ基板を用いて形成されたＴＦＴの製造歩留まりの向上や製造コスト低減、延いてはＴＦＴを用いた半導体回路や電気光学装置の歩留まり向上やコスト低減を課題とする。さらに、その様な半導体回路や電気光学装置を搭載した電子機器の製造歩留まりの向上や製品価格の低減を課題とする。
【課題を解決するための手段】
【００１０】
本明細書で開示する発明の構成は、  単結晶半導体（典型的には単結晶シリコン）基板の主表面に絶縁膜でなるマスクを形成する工程と、  陽極化成処理により前記単結晶半導体基板の一部を多孔質層に変化させる工程と、  前記マスクを除去する工程と、  前記単結晶半導体基板及び前記多孔質層の主表面に第１酸化物層を形成する工程と、  前記第１酸化物層の上から水素を添加し、前記単結晶半導体基板及び多孔質層中に水素添加層を形成する工程と、  前記単結晶半導体基板に対して第２酸化物層を設けた支持基板を貼り合わせる工程と、  第１熱処理により前記単結晶半導体基板及び前記多孔質層を前記水素添加層に沿って分断する工程と、  前記水素添加層に沿って分断する工程の後、支持基板に対して９００〜１２００℃の温度範囲で第２熱処理を行う工程と、  前記第２熱処理の後、支持基板の上に存在する多孔質層を除去する工程と、  を有することを特徴とするものである。
【００１１】
なお、上記構成において、前記第１酸化物層を形成した後、当該第１酸化物層を平坦化する工程を行っても良い。平坦化工程としてはＣＭＰ（ケミカルメカニカルポリッシング）などの研磨技術を用いると良い。
【００１２】
また、前記第１熱処理は４００〜６００℃（代表的には５００℃）の温度で行われる。この時、水素添加層において水素添加層に沿った方向（貼り合わせ界面に平行な方向）で水素脆化が起こり、この部分から単結晶半導体基板は分断されることになる。
【００１３】
また、前記第２熱処理は９００〜１２００℃（代表的には１０５０〜１１５０℃）の温度で行われる。１１００℃付近を超えるとSi-O-Si結合の応力緩和が起こり貼り合わせ界面が安定化する。
【００１４】
また、上記構成において、前記第２熱処理は還元雰囲気（水素雰囲気又は水素を含む雰囲気）中で行われることが好ましい。水素を含む雰囲気としては水素と窒素の混合雰囲気やアンモニア雰囲気などが挙げられる。勿論、本願発明を実施するにあたって還元雰囲気に限定する必要はない。
【００１５】
以上の様な構成を含む本願発明であるが、最も重要な要旨は、貼り合わせＳＯＩ基板を作製するに先だって単結晶半導体基板（単結晶半導体薄膜の母体となる基板）に応力緩和のための工夫を施しておくことにある。
【００１６】
即ち、後に活性層となる領域以外の主表面近傍を予め多孔質層に変化させておくことで、基板貼り合わせ時の熱処理によって生じる応力を多孔質層で緩和する。そうすることにより応力による単結晶半導体薄膜の割れや剥がれを防ぐことができる。
【００１７】
従って、歩留まり良く単結晶半導体薄膜を形成することが可能となり、ＳＯＩ基板さらにはそのＳＯＩ基板を用いたＴＦＴの製造歩留まりが向上する。従って、その様なＴＦＴで半導体回路を構成する全ての半導体装置の歩留まり向上及び製造コスト低減を実現することが可能となる。
【発明の効果】
【００１８】
Smart-Cut法により単結晶半導体薄膜を形成するにあたって、途中の熱処理工程で単結晶半導体薄膜がひび割れしたり、剥がれたりするといった問題を防止することができる。即ち、ＳＯＩ基板の製造歩留まりを大幅に向上させ、ＳＯＩ基板の製造コストを大きく引き下げることが可能となる。
【００１９】
さらにＳＯＩ基板の製造歩留まりが向上することによって、それを用いたＴＦＴの製造歩留まりも向上し、その結果としてＴＦＴで構成された半導体回路を含む全ての半導体装置の製造コストを低減することができる。
【図面の簡単な説明】
【００２０】
【図１】ＳＯＩ基板の作製工程を示す図。
【図２】ＳＯＩ基板の作製工程を示す図。
【図３】ＴＦＴの作製工程を示す図。。
【図４】電気光学装置の構成を示す図。
【図５】半導体回路の構成を示す図。
【図６】電子機器の構成を示す図。
【発明を実施するための形態】
【００２１】
本願発明の実施の形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【実施例１】
【００２２】
本願発明の構成について、図１、図２を用いて説明する。まず、単結晶シリコン基板１０１を用意し、その主表面（素子形成面）に５０nm厚の絶縁膜（本実施例では酸化シリコン膜）を形成する。そして、酸化シリコン膜をパターニングして選択的にマスク１０２を形成する。なお、本実施例では酸化シリコン膜を用いるが、窒化シリコン膜や酸化窒化シリコン膜、さらにはレジストマスクなど他の絶縁膜を用いても良い。
【００２３】
また、マスク１０２を形成する位置は少なくとも後にＴＦＴの活性層として機能する部分である。マスク１０２を設けた部分のみが単結晶シリコン薄膜として用いることが可能となる。
【００２４】
次に、単結晶シリコン基板１０１の主表面を陽極化成処理することにより単結晶シリコン基板１０１の一部（マスク１０２が設けられず露呈した領域）を多孔質層１０３に変化させる。陽極化成工程はフッ酸とエタノールの混合溶液中で行えば良い。多孔質層１０３は柱状の表面孔が表面密度にして１０11個/cm3程度存在し、単結晶シリコン基板１０１の結晶状態（配向性等）をそのまま受け継ぐ。
この時、多孔質層１０３は後に水素添加層が形成される深さよりも深くまで形成しておくことが好ましい。
【００２５】
次に、マスク１０２を除去して単結晶シリコン基板１０１及び多孔質層１０３の主表面に第１酸化物層１０４を形成する。（図１（Ｂ））
【００２６】
なお、第１酸化物層１０４を形成する前（マスク１０２を除去した後）に還元雰囲気中において９００〜１２００℃（好ましくは１０００〜１１５０℃）の温度範囲の熱処理工程を行うことは有効である。還元雰囲気としては水素雰囲気、アンモニア雰囲気、水素又はアンモニアを含む不活性雰囲気（水素と窒素又は水素とアルゴンの混合雰囲気など）が望ましい。
【００２７】
この還元雰囲気における熱処理工程を行うと多孔質層１０３の表面孔がシリコン原子の移動によって閉塞される。即ち、非常に平坦な単結晶に近い層が形成される。こうしておいた方が、次の工程で均一な酸化シリコン層を形成しやすくなる。
【００２８】
この時、第１酸化物層１０４の形成方法としては公知の酸化方法（熱酸化法またはプラズマ酸化法）若しくは公知の気相法（プラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法）を用いることができる。また、第１酸化物層１０４を形成した後、第１酸化物層１０４を平坦化することは有効である。平坦化手段としては、ＣＭＰ技術を用いた研磨方法やドライエッチング技術を用いたエッチバック法がある。
【００２９】
こうして図１（Ｂ）の状態が得られたら、第１酸化物層１０４を通して単結晶シリコン基板１０１及び多孔質層１０３中に水素（厳密には水素イオン）を添加する。この水素イオンの添加工程によって水素添加層１０５が形成される。（図１（Ｃ））
【００３０】
この場合、水素イオンの添加工程にはイオンインプランテーション法を用いれば良い。勿論、プラズマドーピング法など他の手段で行うことも可能である。本実施例ではこの工程で水素イオンを１×１０16〜１×１０17atoms/cm2のドーズ量で添加する。
【００３１】
なお、水素添加層１０５が形成される深さは後に単結晶シリコン薄膜の膜厚を決定するため、精密な制御が必要である。本実施例では単結晶シリコン基板１０１の主表面と水素添加層１０５との間に５０nm厚の単結晶シリコン薄膜が残る様に水素添加プロファイルの深さ方向の制御を行っている。
【００３２】
またこの時、多孔質層１０３を水素添加層１０５が横切る様にしておくことが好ましい。こうすることで、後の工程において水素添加層に沿って分断した際に、その時点で多孔質層を露呈させることができるからである。
【００３３】
次に、支持基板１０７として表面に第２酸化物層１０６を設けたセラミックス基板を用意する。セラミックス基板の代わりに石英基板、ガラスセラミックス基板、半導体基板（単結晶も多結晶も含む）、ステンレス基板又は金属（Ｔａ、Ｗ、Ｍｏ、Ｔｉ若しくはそれらを組み合わせた合金）基板を用いても良いが、貼り合わせ工程の段階で必要となるので表面に酸化シリコン層を設けておく必要がある。
【００３４】
また、上記支持基板では第２酸化物層１０６の下地として金属層や窒化アルミニウム層等の放熱性（熱伝導性）の高い材料を設けておくことも好ましい。こうすることで発熱による半導体装置の劣化を防ぐことができる。
【００３５】
なお、第２酸化物層１０６の形成方法は減圧熱ＣＶＤ法、スパッタ法、プラズマＣＶＤ法などの気相法を用いても良いし、支持基板が半導体基板（例えば単結晶半導体基板）であれば熱酸化法やプラズマ酸化法を用いても良い。
【００３６】
こうして単結晶シリコン基板（第１基板）と支持基板（第２基板）の準備が完了したら、互いの主表面を向かい合わせる形で両基板を貼り合わせる。この場合、第１酸化物層１０４と第２酸化物層１０６とを接着させる。（図１（Ｄ））
【００３７】
この時、貼り合わせ界面は親水性の高い酸化シリコン膜同士となるので、両表面に含まれた水分の反応により水素結合で接着される。
【００３８】
次に、４００〜６００℃（典型的には５００℃）の熱処理（第１熱処理）を行う。この熱処理により水素添加層１０５では微小空乏の体積変化が起こり、単結晶シリコン基板１０１は水素添加層１０５に沿って分断される。これにより単結晶シリコン基板１０１は分断され、第２酸化物層１０６の上には第１酸化物層１０４、単結晶シリコン薄膜１０９及び多孔質層１１０が残される。（図２（Ａ）
）
【００３９】
次に、第２熱処理工程として９００〜１２００℃（代表的には１０５０〜１１５０℃）の温度範囲でファーネスアニール工程を行う。この工程では貼り合わせ界面において、Si-O-Si結合の応力緩和が起こり、貼り合わせ界面が安定化する。即ち、単結晶シリコン薄膜１０９を支持基板１０７上に完全に接着させるための工程となる。本実施例ではこの工程を１１００℃２時間で行う。処理雰囲気は水素を含む雰囲気でも酸化性雰囲気でも良い。（図２（Ｂ））
【００４０】
こうして貼り合わせ界面が安定化することで埋め込み絶縁層１１１が画定する。なお、図２（Ｂ）において埋め込み絶縁層１１１中の点線は、貼り合わせ界面を示しており、界面が強固に接着されたことを意味している。
【００４１】
次に、単結晶シリコン薄膜１０９及び多孔質層１１０の表面を研磨工程によって平坦化する。研磨工程は公知のあらゆる手段を用いることができる。本実施例では、ＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれる研磨技術を用いることにする。
【００４２】
次に、支持基板１０７の上に存在する多孔質層１１０（単結晶シリコン薄膜１０９と並んで点在する多孔質層１１０）をウェットエッチング法により選択的に除去する。用いるエッチャントはフッ酸水溶液と過酸化水素水溶液との混合溶液が良い。４９％ＨＦと３０％Ｈ2Ｏ2を１：５で混合した溶液は、単結晶シリコンと多孔質シリコンとの間で１０万倍以上の選択比を持つことが報告されている。
【００４３】
こうして図２（Ｃ）の状態が得られる。この状態ではセラミックス基板（支持基板）１０７上に埋め込み絶縁層１１１が設けられ、その上に複数の島状単結晶シリコン層１１２が形成されている。
【００４４】
この時点でＳＯＩ基板は完成しているのだが、島状単結晶シリコン層１１２の表面には微小な凹凸が存在するので、還元雰囲気（水素雰囲気又は水素を含む雰囲気）中で９００〜１２００℃（代表的には１０５０〜１１５０℃）熱処理工程を行い、表面の平坦化を施すことが望ましい。この平坦化現象は自然酸化膜を還元することによってシリコン原子の増速表面拡散が生じることによるものである。
【００４５】
なお、この時、水素原子によって島状単結晶シリコン層１１２中に含まれる不純物元素（単結晶半導体基板１０１に元来含まれていたリンやボロンなど）が気相中へと離脱する効果もあるので不純物の低減にも有効である。
【００４６】
以上の様にして、絶縁表面を有する支持基板上に島状の単結晶シリコン薄膜が形成されたＳＯＩ基板が完成する。本実施例に従えば、貼り合わせのための熱処理工程（図２（Ｂ）に示す工程）において、多孔質層１１０が応力緩和層として機能するため、応力に起因するひび割れや剥がれといった問題を防ぐことができる。即ち、ＳＯＩ基板の製造歩留まりを大幅に向上することができる。
【実施例２】
【００４７】
本実施例では、実施例１の構成を用いて形成された島状の単結晶シリコン層を用いてＴＦＴを作製する場合について図３を用いて説明する。
【００４８】
まず実施例１の作製工程に従って島状単結晶シリコン層３０１を形成したら、次に酸化シリコン膜でなるゲート絶縁膜３０２を形成する。本実施例ではプラズマＣＶＤ法を用い、１２０nmの厚さに形成する。次にｎ型ポリシリコン膜でなるゲート電極３０３を形成する。（図３（Ａ））
【００４９】
次に、ゲート電極３０３をマスクとして自己整合的にｎ型またはｐ型を付与する不純物を添加する。本実施例ではｎ型ＴＦＴを作製する例とし、不純物としてリンを添加する。勿論、ｐ型ＴＦＴを形成するならばボロンを添加すれば良い。
この工程により不純物領域３０４を形成する。（図３（Ｂ））
【００５０】
また、ゲート電極直下のシリコン層中に逆導電型不純物（例えばｎ型ＴＦＴに対してはボロン）を添加してＴＦＴのしきい値電圧を制御することも有効である。この不純物はゲート電極上からスルードープによって添加しても良いし、ゲート電極形成前に予め添加しておいても良い。
【００５１】
こうして図３（Ｂ）の状態が得られたら、次に酸化シリコン膜でなるサイドウォール（サイドスペーサー）３０５を形成する。サイドウォール３０５は公知の異方性エッチング技術を用いることで形成できる。また、前もってゲート電極３０３の表面にプラズマ酸化法等により酸化シリコン膜を設け、その上に窒化シリコン膜でなるサイドウォールを形成しても良い。
【００５２】
サイドウォール３０５を形成した後、再びリンの添加工程を行い、前述の不純物領域３０４よりも濃度の高い不純物領域を形成する。この二度に渡る不純物添加工程を経て、ソース領域３０６、ドレイン領域３０７、ＬＤＤ領域３０８、チャネル形成領域３０９が画定する。（図３（Ｃ））
【００５３】
次に、熱アニール工程を行い、前工程で添加した不純物の活性化と、添加時のダメージによるシリコン層の損傷の回復とを行う。この熱アニール工程はファーネスアニール、レーザーアニール、ランプアニールのいずれかの手段を単独又は併用して行えば良い。
【００５４】
次に、図３（Ｃ）の状態で全面をコバルト膜（図示せず）で覆い、熱アニール処理を行ってコバルトシリサイド層３１０を形成する。コバルト以外にもチタン、タングステン等の金属膜を用いることもできる。この工程は公知のサリサイド技術であるので詳細な説明は省略する。
【００５５】
次に、樹脂材料でなる層間絶縁膜３１１を１μmの厚さに形成する。樹脂材料としてはポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン（ＢＣＢ）等を用いることができる。また、他にも酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜を用いても良いし、これらの樹脂材料とこれらの絶縁膜を積層しても良い。
【００５６】
次に、層間絶縁膜３１１にコンタクトホールを形成してアルミニウムを主成分とする材料でなるソース配線３１２及びドレイン配線３１３を形成する。最後に素子全体に対して水素雰囲気中で３５０℃２時間のファーネスアニールを行い、水素化を完了する。
【００５７】
こうして、図３（Ｄ）に示す様なＴＦＴが得られる。なお、本実施例で説明した構造は一例であって本願発明を適用しうるＴＦＴ構造はこれに限定されない。
従って、公知のあらゆるトップゲート構造のＴＦＴに対して適用可能である。
【００５８】
さらに、図３（Ｄ）の構造においてドレイン配線３１３と電気的に接続する画素電極（図示せず）を公知の手段で形成すればアクティブマトリクス型表示装置の画素用のスイッチング素子を形成することも容易である。
【００５９】
即ち、本願発明は液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置などの電気光学装置の作製方法としても非常に有効な技術である。
【００６０】
この様に、本願発明はあらゆる構造のＴＦＴに対して適用可能であり、本願発明を利用して様々な半導体回路を構築することができる。即ち、本願発明はＴＦＴでもって形成された半導体回路を含むあらゆる半導体装置に対して適用できると言える。
【実施例３】
【００６１】
本実施例では、実施例２の作製工程に従って形成されたＴＦＴでもって半導体回路を構成した液晶表示装置の例を図４に示す。画素ＴＦＴ（画素用のスイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【００６２】
図４において１１は支持基板、１２は画素マトリクス回路、１３はソースドライバー回路、１４はゲイトドライバー回路、１５は対向基板、１６はＦＰＣ（フレキシブルプリントサーキット）、１７は信号処理回路である。
【００６３】
信号処理回路１７としては、Ｄ／Ａコンバータ、γ補正回路、信号分割回路などの従来ＩＣで代用していた様な処理を行う回路を形成することができる。勿論、支持基板上に従来の単結晶半導体基板上に作り込んだＭＯＳＦＥＴで構成されるＩＣチップを設けて、ＩＣチップ上で信号処理を行うことも可能である。
【００６４】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【００６５】
なお、本実施例に示した液晶表示装置は一例であって本願発明の電気光学装置は本実施例に限定されるものではない。
【実施例４】
【００６６】
本願発明は従来のＩＣ技術全般に適用することが可能である。即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、Ｄ／Ａコンバータ等の信号処理回路から携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周波回路に適用しても良い。
【００６７】
図５に示すのは、マイクロプロセッサの一例である。マイクロプロセッサは典型的にはＣＰＵコア２１、ＲＡＭ２２、クロックコントローラ２３、キャッシュメモリー２４、キャッシュコントローラ２５、シリアルインターフェース２６、Ｉ／Ｏポート２７等から構成される。
【００６８】
勿論、図５に示すマイクロプロセッサは簡略化した一例であり、実際のマイクロプロセッサはその用途によって多種多様な回路設計が行われる。しかし、どの様な機能を有するマイクロプロセッサであっても中枢として機能するのはＩＣ（Integrated Circuit）２８である。ＩＣ２８は半導体チップ２９上に形成された集積化回路をセラミック等で保護した機能回路である。
【００６９】
そして、その半導体チップ２９上に形成された集積化回路（半導体回路）が本願発明の半導体回路である。本実施例では半導体回路の基本構造としてＮチャネル型ＴＦＴ３０、Ｐチャネル型ＴＦＴ３１で構成されるＣＭＯＳ回路を示してある。なお、ＣＭＯＳ回路を最小単位として構成することで消費電力を抑えることができる。
【００７０】
また、本実施例に示したマイクロプロセッサは様々な電子機器に搭載されて中枢回路として機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュータなども挙げられる。
【実施例５】
【００７１】
本願発明の半導体装置は、様々な電子機器のディスプレイとして利用される。
その様な電子機器としては、ビデオカメラ、デジタルスチルカメラ、プロジェクター（リア型またはフロント型）、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら半導体装置の例を図６に示す。
【００７２】
図６（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明を音声出力部２００２、音声入力部２００３、表示装置２００４やその他の信号制御回路に用いることができる。
【００７３】
図６（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に用いることができる。
【００７４】
図６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に用いることができる。
【００７５】
図６（Ｄ）はパーソナルコンピュータであり、本体２３０１、受像部２３０２、表示装置２３０３、キーボード２３０４等で構成される。本願発明は表示装置２３０４やその他の信号制御回路に用いることができる。
【００７６】
図６（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３やその他の信号制御回路に用いることができる。
【００７７】
図６（Ｆ）は携帯書籍（電子書籍）であり、本体２５０１、表示装置２５０２、２５０３、記憶媒体２５０４、操作スイッチ２５０５、アンテナ２５０６で構成される。本発明は表示装置２５０２、２５０３やその他の信号制御回路に用いることができる。
【００７８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【図１】
2010226124.tif 000003
【図２】
2010226124.tif 000004
【図３】
2010226124.tif 000005
【図４】
2010226124.tif 000006
【図５】
2010226124.tif 000007
【図６】
2010226124.tif 000008