(57)【要約】      （修正有）【課題】ｎＡ級の微少電力発電器からの電荷を蓄電する蓄電システムの電荷電位をｎＡ以下の動作電流で電圧検知する。【解決手段】ダイオード接続した複数のＭＯＳトランジスタを直列接続して２つの電源端子間に接続し、電源電圧の分圧により生成された各電位を直列接続された複数の電流源ＭＯＳトランジスタのゲート端子にそれぞれ入力し、電流源トランジスタからの電流を電源電圧の分圧により生成された電位の１つが各ゲート端子に入力された第１のＭＯＳトランジスタペアで２つに分流し、分流された電流をクロスカップル接続された第２のＭＯＳトランジスタペアで電位に変換し、第１のＭＯＳトランジスタペアの一方のゲート端子とドレイン端子をそれぞれ２つの出力端子に接続し、２組のＭＯＳトランジスタペアのうち少なくとも１方のトランジスタペアのゲートのサイズを不揃いにする。【選択図】図１
2010226305.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を与える第１の電源端子と第２の電源端子との間に、ダイオード接続した複数のＭＯＳトランジスタを直列接続して構成されるトランジスタチェーンと、
１以上のＭＯＳトランジスタを直列接続して構成され、その一端のＭＯＳトランジスタのソース端子が前記第１の電源端子に接続される第１の電流源トランジスタと、
前記第１の電流源トランジスタとは極性が異なる１以上のＭＯＳトランジスタを直列接続して構成され、その一端のＭＯＳトランジスタのソース端子が前記第２の電源端子に接続される第２の電流源トランジスタと、
ソース端子同士およびゲート端子同士が接続され、ソース端子が前記第１の電流源トランジスタの他端のＭＯＳトランジスタのドレイン端子に接続された第１のＭＯＳトランジスタペアと、
前記第１のトランジスタペアとは極性が異なり、ソース端子同士が接続され、ゲート端子とドレイン端子がクロスカップル接続され、ソース端子が前記第２の電流源トランジスタの他端のＭＯＳトランジスタのドレイン端子に接続された第２のＭＯＳトランジスタペアとを備え、
前記第１のＭＯＳトランジスタペアの各ＭＯＳトランジスタのドレイン端子と前記第２のＭＯＳトランジスタペアの各ＭＯＳトランジスタのドレイン端子をそれぞれ接続し、
前記第１の電流源トランジスタの各ＭＯＳトランジスタのゲート端子、前記第１のＭＯＳトランジスタペアのゲート端子、前記第２の電流源トランジスタの各ＭＯＳトランジスタのゲート端子が、それぞれ前記トランジスタチェーンの各ＭＯＳトランジスタのゲート端子に前記電源電位の分圧により生成された電位順に接続され、
前記第１のＭＯＳトランジスタペアの一方のＭＯＳトランジスタのゲート端子とドレイン端子がそれぞれ第１の出力端子および第２の出力端子に接続され、
前記第１のＭＯＳトランジスタペアおよび前記第２のＭＯＳトランジスタペアの少なくと一方のＭＯＳトランジスタペアのゲート幅またはゲート長が互いに異なり、前記第１の出力端子および前記第２の出力端子の出力電圧の大小関係により前記電源電圧の大きさを検知する構成である
ことを特徴とする電圧検知回路。
【請求項２】
電源電圧を与える第１の電源端子と第２の電源端子との間に、ダイオード接続した複数のＭＯＳトランジスタを直列接続して構成されるトランジスタチェーンと、
１以上のＭＯＳトランジスタを直列接続して構成され、その一端のＭＯＳトランジスタのソース端子が前記第１の電源端子に接続される電流源トランジスタと、
ソース端子同士およびゲート端子同士が接続され、ソース端子が前記電流源トランジスタの他端のＭＯＳトランジスタのドレインに接続された第１のＭＯＳトランジスタペアと、
前記第１のトランジスタペアとは極性が異なり、ソース端子同士が接続され、ゲート端子とドレイン端子がクロスカップル接続され、ソース端子が前記第２の電源端子に接続された第２のＭＯＳトランジスタペアとを備え、
前記第１のＭＯＳトランジスタペアの各ＭＯＳトランジスタのドレイン端子と前記第２のＭＯＳトランジスタペアの各ＭＯＳトランジスタのドレイン端子をそれぞれ接続し、
前記電流源トランジスタの各ＭＯＳトランジスタのゲート端子、前記第１のＭＯＳトランジスタペアのゲート端子が、それぞれ前記トランジスタチェーンの各ＭＯＳトランジスタのゲート端子に前記電源電位の分圧により生成された電位順に接続され、
前記第１のＭＯＳトランジスタペアの一方のＭＯＳトランジスタのゲート端子とドレイン端子がそれぞれ第１の出力端子および第２の出力端子に接続され、
前記第１のＭＯＳトランジスタペアおよび前記第２のＭＯＳトランジスタペアの少なくと一方のＭＯＳトランジスタペアのゲート幅またはゲート長が互いに異なり、前記第１の出力端子および前記第２の出力端子の出力電圧の大小関係により前記電源電圧の大きさを検知する構成である
ことを特徴とする電圧検知回路。
【請求項３】
請求項１に記載の電圧検知回路において、
前記トランジスタチェーンと前記第１の電流源トランジスタおよび前記第２の電流源トランジスタの各ＭＯＳトランジスタのうち、ゲート端子同士が接続されたＭＯＳトランジスタの少なくとも１組のＭＯＳトランジスタにそれぞれ並列に接続され、制御信号により導通または非導通を切り替えて検知する電源電圧を設定する検知電圧設定スイッチＭＯＳトランジスタを備えた
ことを特徴とする電圧検知回路。
【請求項４】
請求項２に記載の電圧検知回路において、
前記トランジスタチェーンと前記電流源トランジスタの各ＭＯＳトランジスタのうち、ゲート端子同士が接続されたＭＯＳトランジスタの少なくとも１組のＭＯＳトランジスタにそれぞれ並列に接続され、制御信号により導通または非導通を切り替えて検知する電源電圧を設定する検知電圧設定スイッチＭＯＳトランジスタを備えた
ことを特徴とする電圧検知回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、極微少な自然エネルギーを電気エネルギーとして蓄積するシステムにおいて、蓄積された電荷電位をｎＡ（ナノアンペア）以下の小さな消費電流で電圧検知する電圧検知回路に関する。
【背景技術】
【０００２】
ユビキタス情報社会の実現に向けて、センサを備えた多数の情報発信端末によるセンサネットワークの研究開発が進んでいる。これらの情報発信端末はメンテナンスフリーであることが求められており、その課題の一つにバッテリーフリー化、すなわち情報発信端末自身が発電機を持ち電池を不要にすることがある。このような情報発信端末に搭載される発電機は、振動や熱などの生活空間エネルギーを電気エネルギーに変換するものであり、情報発信端末の小型化に伴い発電機も極小化される。このためｎＡ級の微少な発電電力から電荷を効率よく蓄電する技術が必要となっている。
【０００３】
このような発電器からの微小電力を蓄電するには、蓄積された電荷電位を小さな消費電流で検知する必要がある。このために従来は、図７に示すＭＯＳトランジスタのボディー効果を用いた低電力なリファレンス電圧回路が用いられていた（非特許文献１）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Jun Pan, et.al,“A low-power sub-1-V low-voltage reference using body effect,”IEICE Trans. Fundamentals, (2007) pp.748-755.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図７に示すリファレンス電圧回路では、すべてのトランジスタを閾値電圧近傍で動作させるために１μＡ程度の電流が消費されてしまう。このため生活空間エネルギーを利用したｎＡ級の微少電力発電機による発電では電荷が貯まらない問題があった。
【０００６】
本発明は、ｎＡ級の微少電力発電器からの電荷を蓄電する蓄電システムの電荷電位をｎＡ以下の動作電流で電圧検知することができる電圧検知回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明の電圧検知回路は、電源電圧を与える第１の電源端子と第２の電源端子との間に、ダイオード接続した複数のＭＯＳトランジスタを直列接続して構成されるトランジスタチェーンと、１以上のＭＯＳトランジスタを直列接続して構成され、その一端のＭＯＳトランジスタのソース端子が第１の電源端子に接続される第１の電流源トランジスタと、第１の電流源トランジスタとは極性が異なる１以上のＭＯＳトランジスタを直列接続して構成され、その一端のＭＯＳトランジスタのソース端子が第２の電源端子に接続される第２の電流源トランジスタと、ソース端子同士およびゲート端子同士が接続され、ソース端子が第１の電流源トランジスタの他端のＭＯＳトランジスタのドレイン端子に接続された第１のＭＯＳトランジスタペアと、第１のトランジスタペアとは極性が異なり、ソース端子同士が接続され、ゲート端子とドレイン端子がクロスカップル接続され、ソース端子が第２の電流源トランジスタの他端のＭＯＳトランジスタのドレイン端子に接続された第２のＭＯＳトランジスタペアとを備え、第１のＭＯＳトランジスタペアの各ＭＯＳトランジスタのドレイン端子と第２のＭＯＳトランジスタペアの各ＭＯＳトランジスタのドレイン端子をそれぞれ接続し、第１の電流源トランジスタの各ＭＯＳトランジスタのゲート端子、第１のＭＯＳトランジスタペアのゲート端子、第２の電流源トランジスタの各ＭＯＳトランジスタのゲート端子が、それぞれトランジスタチェーンの各ＭＯＳトランジスタのゲート端子に電源電位の分圧により生成された電位順に接続され、第１のＭＯＳトランジスタペアの一方のＭＯＳトランジスタのゲート端子とドレイン端子がそれぞれ第１の出力端子および第２の出力端子に接続され、第１のＭＯＳトランジスタペアおよび第２のＭＯＳトランジスタペアの少なくと一方のＭＯＳトランジスタペアのゲート幅またはゲート長が互いに異なり、第１の出力端子および第２の出力端子の出力電圧の大小関係により電源電圧の大きさを検知する構成である。
【０００８】
第２の発明の電圧検知回路は、電源電圧を与える第１の電源端子と第２の電源端子との間に、ダイオード接続した複数のＭＯＳトランジスタを直列接続して構成されるトランジスタチェーンと、１以上のＭＯＳトランジスタを直列接続して構成され、その一端のＭＯＳトランジスタのソース端子が第１の電源端子に接続される電流源トランジスタと、ソース端子同士およびゲート端子同士が接続され、ソース端子が電流源トランジスタの他端のＭＯＳトランジスタのドレインに接続された第１のＭＯＳトランジスタペアと、第１のトランジスタペアとは極性が異なり、ソース端子同士が接続され、ゲート端子とドレイン端子がクロスカップル接続され、ソース端子が第２の電源端子に接続された第２のＭＯＳトランジスタペアとを備え、第１のＭＯＳトランジスタペアの各ＭＯＳトランジスタのドレイン端子と第２のＭＯＳトランジスタペアの各ＭＯＳトランジスタのドレイン端子をそれぞれ接続し、電流源トランジスタの各ＭＯＳトランジスタのゲート端子、第１のＭＯＳトランジスタペアのゲート端子が、それぞれトランジスタチェーンの各ＭＯＳトランジスタのゲート端子に電源電位の分圧により生成された電位順に接続され、第１のＭＯＳトランジスタペアの一方のＭＯＳトランジスタのゲート端子とドレイン端子がそれぞれ第１の出力端子および第２の出力端子に接続され、第１のＭＯＳトランジスタペアおよび第２のＭＯＳトランジスタペアの少なくと一方のＭＯＳトランジスタペアのゲート幅またはゲート長が互いに異なり、第１の出力端子および第２の出力端子の出力電圧の大小関係により電源電圧の大きさを検知する構成である。
【０００９】
第１の発明の電圧検知回路において、トランジスタチェーンと第１の電流源トランジスタおよび第２の電流源トランジスタの各ＭＯＳトランジスタのうち、ゲート端子同士が接続されたＭＯＳトランジスタの少なくとも１組のＭＯＳトランジスタにそれぞれ並列に接続され、制御信号により導通または非導通を切り替えて検知する電源電圧を設定する検知電圧設定スイッチＭＯＳトランジスタを備える。
【００１０】
第２の発明の電圧検知回路において、トランジスタチェーンと電流源トランジスタの各ＭＯＳトランジスタのうち、ゲート端子同士が接続されたＭＯＳトランジスタの少なくとも１組のＭＯＳトランジスタにそれぞれ並列に接続され、制御信号により導通または非導通を切り替えて検知する電源電圧を設定する検知電圧設定スイッチＭＯＳトランジスタを備える。
【発明の効果】
【００１１】
本発明の電圧検知回路は、発電量がｎＡ程度以下の極小電力発電機からの電荷を蓄積する蓄電システムの電荷電位を、ｎＡ以下の動作電流で検知することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１の回路構成例を示す図である。
【図２】本発明の実施例１の出力端子ＯＵＴ１，ＯＵＴ２の出力電圧特性を示す図である。
【図３】本発明の実施例２の回路構成例を示す図である。
【図４】本発明の実施例３の回路構成例を示す図である。
【図５】本発明の実施例４の回路構成例を示す図である。
【図６】本発明の電圧検知回路を用いた蓄電システムの構成例を示す図である。
【図７】ＭＯＳトランジスタのボディー効果を用いた低電力なリファレンス電圧回路の構成例を示す図である。
【発明を実施するための形態】
【実施例１】
【００１３】
図１は、本発明の実施例１の回路構成例を示す。
図において、電源電位Ｖddと接地電位Ｖssとの間に、ダイオード接続したｐＭＯＳトランジスタｍｐｂ１〜ｍｐｂ６およびｎＭＯＳトランジスタｍｎｂ７〜ｍｎｂ９を直列接続し、電源電圧を分圧する。ｐＭＯＳトランジスタｍｐｂ１〜ｍｐｂ３およびｎＭＯＳトランジスタｍｎｂ７〜ｍｎｂ９の各ゲート端子は、電源電位Ｖddに直列接続される電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ３および接地電位Ｖssに直列接続される電流源ｎＭＯＳトランジスタｍｎｃ４〜ｍｎｃ６の各ゲート端子に接続され、電源電圧の分圧により生成された各電位が各電流源トランジスタに入力される。
【００１４】
ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２は、ソース端子同士およびゲート端子同士が接続され、ソース端子が電流源ｐＭＯＳトランジスタｍｐｃ３のドレイン端子に接続され、ゲート端子がｐＭＯＳトランジスタｍｐｂ４のゲート端子に接続される。ｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２は、ソース端子同士が接続され、ゲート端子とドレイン端子がクロスカップル接続され、ソース端子が電流源ｎＭＯＳトランジスタｍｎｃ４のドレイン端子に接続される。
【００１５】
ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２は、電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ３からの電流を２つに分流し、クロスカップル接続されたｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２は分流された電流を電位に変換する。ｐＭＯＳトランジスタｍｐ４１（ｐＭＯＳトランジスタｍｐ４２）のゲート端子には出力端子ＯＵＴ１が接続され、ｐＭＯＳトランジスタｍｐ４１（ｎＭＯＳトランジスタｍｎ４１）のドレイン端子（ｎＭＯＳトランジスタｍｎ４２のゲート端子）には出力端子ＯＵＴ２が接続される。
【００１６】
ここで、ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２およびｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２のゲート幅またはゲート長（ゲートサイズ）について
ｍｐ４１＜ｍｐ４２  かつ／または  ｍｎ４１＞ｍｎ４２
となるように設定する。例えば、ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２の各ゲート幅を１対２の大きさにする。
【００１７】
図２は、本発明の実施例１の出力端子ＯＵＴ１，ＯＵＴ２の出力電圧特性を示す。
電源電圧Ｖddが小さく、電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ３および電流源ｎＭＯＳトランジスタｍｎｃ４〜ｍｎｃ６がＯＦＦ状態の場合、各トランジスタのゲート電位は電源電位をトランジスタの寄生容量で分圧した電位になる。したがって、ＯＵＴ１＞ＯＵＴ２が保持される。さらに、電源電圧が大きくなって、所定値（例えば 3.5Ｖ）を超えると、電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ３に 0.1ｎＡ程度の電流が流れ始める。このとき、ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２およびｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２のゲートサイズが
ｍｐ４１＜ｍｐ４２  かつ／または  ｍｎ４１＞ｍｎ４２
であることにより、出力端子ＯＵＴ２の電位が急激に変化してＯＵＴ１＜ＯＵＴ２となる。逆に、電源電圧が所定値から小さくなる場合、電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ３がＯＦＦになった直後に、電位関係がＯＵＴ１＞ＯＵＴ２に戻る。
【００１８】
したがって、出力端子ＯＵＴ１，ＯＵＴ２の各出力電圧の大小関係により電源電圧の大きさを検知することができる。なお、出力端子ＯＵＴ２の位置を変更した場合には、回路の対称性から、上記ゲートサイズの不揃いの大小関係を逆にすればよいことは明らかである。
【００１９】
また、実施例１では、電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ３および電流源ｎＭＯＳトランジスタｍｎｃ４〜ｍｎｃ６をそれぞれ３個直列接続した例を示したが、それぞれ少なくとも１つ以上あればよい。
【００２０】
また、実施例１では、６個の電流源トランジスタに対して、ダイオード接続のトランジスタを９個用いているが、ダイオード接続のトランジスタは電流源トランジスタより２以上多い数であればよい。また、ダイオード接続のトランジスタを多くすれば、トランジスタ１個当たりにかかる電圧が小さくなるため、ＭＯＳトランジスタペアに電流が流れだす電源電位が大きくなる。すなわち、検知電圧値が大きくなる。
【実施例２】
【００２１】
図３は、本発明の実施例２の回路構成例を示す。
図において、電源電位Ｖddと接地電位Ｖssとの間に、ダイオード接続したｐＭＯＳトランジスタｍｐｂ１〜ｍｐｂ９を直列接続し、電源電圧を分圧する。ｐＭＯＳトランジスタｍｐｂ１〜ｍｐｂ６の各ゲート端子は、電源電位Ｖddに直列接続される電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ６の各ゲート端子に接続され、電源電圧の分圧により生成された各電位が各電流源トランジスタに入力される。
【００２２】
ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２は、ソース端子同士およびゲート端子同士が接続され、ソース端子が電流源ｐＭＯＳトランジスタｍｐｃ６のドレイン端子に接続され、ゲート端子がｐＭＯＳトランジスタｍｐｂ７のゲート端子に接続される。ｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２は、ソース端子同士が接続され、ゲート端子とドレイン端子がクロスカップル接続され、ソース端子が接地電位Ｖssに接続される。
【００２３】
ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２は、電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ６からの電流を２つに分流し、クロスカップル接続されたｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２は分流された電流を電位に変換する。ｐＭＯＳトランジスタｍｐ４１（ｐＭＯＳトランジスタｍｐ４２）のゲート端子には出力端子ＯＵＴ１が接続され、ｐＭＯＳトランジスタｍｐ４１（ｎＭＯＳトランジスタｍｎ４１）のドレイン端子（ｎＭＯＳトランジスタｍｎ４２のゲート端子）には出力端子ＯＵＴ２が接続される。
【００２４】
ここで、ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２、またはｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２の少なくとも一方のＭＯＳトランジスタペアのゲート幅またはゲート長が互いに異なるように設定する。
【００２５】
実施例２の構成における電圧検知動作は実施例１と同じであり、ダイオード接続のトランジスタの数も同じであるので、実施例１と全く等価な電圧検知回路として動作する。
【実施例３】
【００２６】
図４は、本発明の電圧検知回路の実施例３の回路構成例を示す。
実施例３は、実施例１におけるすべてのｐＭＯＳトランジスタをｎＭＯＳトランジスタに、すべてのｎＭＯＳトランジスタをｐＭＯＳトランジスタに入れ替え、電源電位と接地電位を入れ替えた構成である。実施例３の構成における電圧検知動作は実施例１と同じである。また、同様に実施例２におけるすべてのｐＭＯＳトランジスタをｎＭＯＳトランジスタに、すべてのｎＭＯＳトランジスタをｐＭＯＳトランジスタに入れ替えてもよい。
【実施例４】
【００２７】
図５は、本発明の電圧検知回路の実施例４の回路構成例を示す。
以上示した各実施例の電圧検知回路の検知電圧値は、トランジスタ閾値ばらつきの影響を受ける。このため、所定の検知電圧値に設定するために、ダイオード接続のトランジスタおよび対応する電流源トランジスタの数を増減可能な構成とする。ここでは、実施例１の構成に適用した例を示す。
【００２８】
図において、ダイオード接続したｐＭＯＳトランジスタｍｎｂ７〜ｍｎｂ９および電流源ｎＭＯＳトランジスタｍｎｃ４〜ｍｎｃ６にそれぞれ並列に、検知電圧設定スイッチｎＭＯＳトランジスタｍｎ１〜ｍｎ６を接続する。検知電圧設定スイッチｎＭＯＳトランジスタｍｎ１，ｍｎ４のゲート端子をスイッチ端子ｓｗ１に接続し、検知電圧設定スイッチｎＭＯＳトランジスタｍｎ２，ｍｎ５のゲート端子をスイッチ端子ｓｗ２に接続し、検知電圧設定スイッチｎＭＯＳトランジスタｍｎ３，ｍｎ６のゲート端子をスイッチ端子ｓｗ３に接続する。スイッチ端子ｓｗ１〜ｓｗ３を電源電位または接地電位に設定することにより、対応する検知電圧設定スイッチｎＭＯＳトランジスタがＯＮまたはＯＦＦになる。
【００２９】
検知電圧設定スイッチｎＭＯＳトランジスタがＯＮ状態になると、当該トランジスタのソース／ドレイン間電圧はゼロになり、直列接続されるトランジスタの数が減少する。したがって、直列接続されたトランジスタ１個当たりにかかる電圧が大きくなるため、ＭＯＳトランジスタペアに電流が流れだす電源電位が小さくなる。すなわち、スイッチ端子ｓｗ１〜ｓｗ３による検知電圧設定スイッチｎＭＯＳトランジスタのＯＮ設定数を増やせば検知電圧値を小さくすることができ、ＯＦＦ設定数を増やせば検知電圧値を大きくすることができる。
【００３０】
このような検知電圧設定スイッチトランジスタは、ｎＭＯＳトランジスタのみに限らず、ｐＭＯＳトランジスタのみを用いてもよいし、ｎＭＯＳトランジスタとｐＭＯＳトランジスタを用いてもよい。
【００３１】
また、検知電圧設定スイッチトランジスタは、クロスカップル接続のｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２と接地電位Ｖssとの間に限らず、ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２と電源電位Ｖddとの間に挿入してもよい。図３に示す実施例２および図４に示す実施例３の回路構成例においても同様である。
【実施例５】
【００３２】
図６は、本発明の電圧検知回路を用いた蓄電システムの構成例を示す。
図において、ｎＡ級発電機１１は、振動や熱、光などの生活空間に存在するエネルギーを電気エネルギーに変換する。ここで、ｎＡ級発電機１１は、微少な生活空間エネルギーを電気エネルギーに変換するため、その出力は電圧型ではなく電流型になっている。例えば、ＭＥＭＳ技術等により作成されるエレクトレットの振動を電流に変換する交流電流発生器である。この交流電流発生器の大きさは数百マイクロメートルから数センチメートルで、大きさにより１ｎＡ程度から数百ｎＡ程度の交流電流を発生する。
【００３３】
ｎＡ級発電機１１の出力は、整流ダイオード１２を介して電荷蓄積容量１３に接続され、電荷蓄積容量１３に徐々に電荷が蓄積され、蓄積された電圧を実施例１〜４に示した本発明の電圧検知回路１４が検知する。電圧検知回路１４の出力端子ＯＵＴ１，ＯＵＴ２の電圧はヒステリシスコンパレータ１５に入力し、所定の検知電圧に達するとヒステリシスコンパレータ１５がスイッチ１６を制御し、スイッチ１６を介して被駆動回路１７に電力が供給される。ここで、ヒステリシスコンパレータ１５もｎＡ級発電機１１の出力電力よりも低電力で動作する必要がある。このため、ヒステリシスコンパレータ１５は、サブスレショルド領域で動作する構成である。このようなサブスレショルド領域で動作する電圧検知回路１４およびヒステリシスコンパレータ１５の消費電流は、合計でも１ｎＡ以下である。
【産業上の利用可能性】
【００３４】
本発明の電圧検知回路は、ｎＡ以下の動作電流で電圧検知が可能であるので、発電量がｎＡ程度以下の極小電力発電機からの電荷を効率よく蓄積する蓄電システムを実現することができる。
【符号の説明】
【００３５】
ｍｐ  ｐＭＯＳトランジスタ
ｍｎ  ｎＭＯＳトランジスタ
１１  ｎＡ級発電機
１２  整流ダイオード
１３  電荷蓄積容量
１４  本発明の電圧検知回路
１５  ヒステリシスコンパレータ
１６  スイッチ
１７  被駆動回路
【図１】
2010226305.tif 000003
【図２】
2010226305.tif 000004
【図３】
2010226305.tif 000005
【図４】
2010226305.tif 000006
【図５】
2010226305.tif 000007
【図６】
2010226305.tif 000008
【図７】
2010226305.tif 000009