(57)【要約】      （修正有）【課題】出力電流制限回路は、入力電圧を所望の出力電圧に変換して負荷に供給する電圧変換装置に適用され、負荷への出力電流が所定の上限値を超えないように制限する。【解決手段】出力電流Ｉｏｕｔの電流値に応じて電圧値が変動する検出電圧Ｖａを生成する電流検出部Ｒｓと、電圧変換装置１から負荷Ｚへの電流経路上に挿入されたスイッチＰ１と、検出電圧Ｖａに基づいて、出力電流Ｉｏｕｔが所定の上限値に達していないと判断されるときにはスイッチＰ１をオンとし、出力電流Ｉｏｕｔが所定の上限値に達していると判断されるときにはスイッチＰ１をオフとするスイッチ制御部とを有して成る。【選択図】図１
2010226821.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を所望の出力電圧に変換して負荷に供給する電圧変換装置に適用され、前記負荷への出力電流が所定の上限値を超えないように制限する出力電流制限回路であって、
前記出力電流の電流値に応じて電圧値が変動する検出電圧を生成する電流検出部と；
前記電圧変換装置から前記負荷への電流経路上に挿入されたスイッチと；
前記検出電圧に基づいて、前記出力電流が所定の上限値に達していないと判断されるときには前記スイッチをオンとし、前記出力電流が所定の上限値に達していると判断されるときには前記スイッチをオフとするスイッチ制御部と；
を有して成ることを特徴とする出力電流制限回路。
【請求項２】
前記電流検出部は、一端が前記電圧変換装置の出力端に接続され、他端から前記検出電圧が引き出されるセンス抵抗を有して成ることを特徴とする請求項１に記載の出力電流制限回路。
【請求項３】
前記スイッチ制御部は、前記検出電圧を増幅して増幅検出電圧を生成する検出電圧増幅部と；前記増幅検出電圧が所定の閾値電圧に達していないときには前記スイッチをオンとし、前記増幅検出電圧が所定の閾値電圧に達しているときには前記スイッチをオフとする電圧比較部と；を有して成ることを特徴とする請求項２に記載の出力電流制限回路。
【請求項４】
前記検出電圧増幅部は、オペアンプと；一端が前記センス抵抗の一端に接続され、他端が前記オペアンプの非反転入力端に接続された第１抵抗と；一端が前記オペアンプの非反転入力端に接続され、他端が接地端に接続された第２抵抗と；一端が前記センス抵抗の他端に接続され、他端が前記オペアンプの反転入力端に接続された第３抵抗と；一端が前記オペアンプの反転入力端に接続され、他端が前記オペアンプの出力端に接続された第４抵抗と；を有して成ることを特徴とする請求項３に記載の出力電流制限回路。
【請求項５】
前記電圧比較部は、前記閾値電圧を生成する閾値電圧生成部と；ベースが前記閾値電圧の印加端に接続され、コレクタが接地端に接続され、エミッタが抵抗を介して所定の電位端に接続されたｐｎｐ型バイポーラトランジスタと；ベースが前記ｐｎｐ型バイポーラトランジスタのエミッタに接続され、エミッタが前記増幅検出電圧の印加端に接続され、コレクタが前記スイッチの制御端に接続されたｎｐｎ型バイポーラトランジスタと；を有して成ることを特徴とする請求項３または請求項４に記載の出力電流制限回路。
【請求項６】
前記スイッチ制御部は、所定の閾値電圧を生成する閾値電圧生成部と；第１入力端が前記検出電圧の印加端に接続され、第２入力端が前記閾値電圧の印加端に接続され、出力端が前記スイッチの制御端に接続されたコンパレータと；を有して成ることを特徴とする請求項２に記載の出力電流制限回路。
【請求項７】
前記スイッチ制御部は、前記コンパレータの出力端に接続された位相補償部を有して成ることを特徴とする請求項６に記載の出力電流制限回路。
【請求項８】
前記スイッチ制御部は、前記検出電圧を分圧して分圧検出電圧を生成し、これを前記コンパレータの第１入力端に出力する検出電圧分圧部を有して成ることを特徴とする請求項６に記載の出力電流制限回路。
【請求項９】
前記電圧変換装置の少なくとも一部を集積化した半導体装置と、前記半導体装置に外付けされた請求項１〜請求項８のいずれかに記載の出力電流制限回路と、を有して成ることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電流制限回路、及び、これを用いた電源装置に関するものである。
【背景技術】
【０００２】
ＵＳＢ［Universal Serial Bus］電源から電力供給を受けて動作する電源装置や、携帯電話機の充電器などに用いられる電源装置には、高い変換効率だけでなく、機器の安全性を高めるために、過電流保護値を高精度かつ柔軟に設定することが可能な垂下型の過電流保護機能が求められている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１６９６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、一般的なＤＣ／ＤＣコンバータＩＣに備えられている過電流保護機能は決して高精度とは言い難く、過電流保護値も固定されている上、その保護特性（過電流保護カーブ）についても、垂下型ではなく、図６のフォルドバック型（過電流検出時にＩＣの動作をシャットダウンする動作停止型）となっていたため、携帯電話機の充電器などには必ずしも好適でなかった。
【０００６】
特に、従来の電源装置の多くは、半導体装置に内蔵されている出力トランジスタのオン抵抗を用いて出力電流に応じた検出電圧を生成し、これと半導体装置内部で生成された所定の閾値電圧とを比較して過電流検出を行う構成とされており、出力トランジスタのオン抵抗ばらつきが過電流保護機能の精度に大きな影響を与えていた。そのため、従来の過電流保護機能を高精度とするためには、半導体装置にレーザトリミング用の抵抗素子を集積化するなどして、出力トランジスタのオン抵抗ばらつきを各個に補正する必要があった。
【０００７】
このように、従来の電源装置には、携帯電話機の充電器などへの適用に際して解決すべき種々の課題があり、これらを一つ一つ解決していくためには、用途毎の専用ＩＣ（例えば、ＵＳＢ電源専用のＤＣ／ＤＣコンバータＩＣや、携帯電話機の充電器専用のＤＣ／ＤＣコンバータＩＣ）を用意しなければならず、コストアップやモデルチェンジへの対応力不足などが問題となっていた。
【０００８】
本発明は、上記の問題点に鑑み、専用ＩＣを要することなく、簡易な構成で適切な出力電流制限を行うことが可能な出力電流制限回路、及び、これを用いた電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る出力電流制限回路は、入力電圧を所望の出力電圧に変換して負荷に供給する電圧変換装置に適用され、前記負荷への出力電流が所定の上限値を超えないように制限するものであって、前記出力電流の電流値に応じて電圧値が変動する検出電圧を生成する電流検出部と；前記電圧変換装置から前記負荷への電流経路上に挿入されたスイッチと；前記検出電圧に基づいて、前記出力電流が所定の上限値に達していないと判断されるときには前記スイッチをオンとし、前記出力電流が所定の上限値に達していると判断されるときには前記スイッチをオフとするスイッチ制御部と；を有して成る構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成る出力電流制限回路において、前記電流検出部は、一端が前記電圧変換装置の出力端に接続され、他端から前記検出電圧が引き出されるセンス抵抗を有して成る構成（第２の構成）にするとよい。
【００１１】
また、上記第２の構成から成る出力電流制限回路において、前記スイッチ制御部は、前記検出電圧を増幅して増幅検出電圧を生成する検出電圧増幅部と；前記増幅検出電圧が所定の閾値電圧に達していないときには前記スイッチをオンとし、前記増幅検出電圧が所定の閾値電圧に達しているときには前記スイッチをオフとする電圧比較部と；を有して成る構成（第３の構成）にするとよい。
【００１２】
また、上記第３の構成から成る出力電流制限回路において、前記検出電圧増幅部は、オペアンプと；一端が前記センス抵抗の一端に接続され、他端が前記オペアンプの非反転入力端に接続された第１抵抗と；一端が前記オペアンプの非反転入力端に接続され、他端が接地端に接続された第２抵抗と；一端が前記センス抵抗の他端に接続され、他端が前記オペアンプの反転入力端に接続された第３抵抗と；一端が前記オペアンプの反転入力端に接続され、他端が前記オペアンプの出力端に接続された第４抵抗と；を有して成る構成（第４の構成）にするとよい。
【００１３】
また、上記第３または第４の構成から成る出力電流制限回路において、前記電圧比較部は、前記閾値電圧を生成する閾値電圧生成部と；ベースが前記閾値電圧の印加端に接続され、コレクタが接地端に接続され、エミッタが抵抗を介して所定の電位端に接続されたｐｎｐ型バイポーラトランジスタと；ベースが前記ｐｎｐ型バイポーラトランジスタのエミッタに接続され、エミッタが前記増幅検出電圧の印加端に接続され、コレクタが前記スイッチの制御端に接続されたｎｐｎ型バイポーラトランジスタと；を有して成る構成（第５の構成）にするとよい。
【００１４】
また、上記第２の構成から成る出力電流制限回路において、前記スイッチ制御部は、所定の閾値電圧を生成する閾値電圧生成部と；第１入力端が前記検出電圧の印加端に接続され、第２入力端が前記閾値電圧の印加端に接続され、出力端が前記スイッチの制御端に接続されたコンパレータと；を有して成る構成（第６の構成）にするとよい。
【００１５】
また、上記第６の構成から成る出力電流制限回路において、前記スイッチ制御部は、前記コンパレータの出力端に接続された位相補償部を有して成る構成（第７の構成）にするとよい。
【００１６】
また、上記第６の構成から成る出力電流制限回路において、前記スイッチ制御部は、前記検出電圧を分圧して分圧検出電圧を生成し、これを前記コンパレータの第１入力端に出力する検出電圧分圧部を有して成る構成（第８の構成）にするとよい。
【００１７】
また、本発明に係る電源装置は、前記電圧変換装置の少なくとも一部を集積化した半導体装置と、前記半導体装置に外付けされた上記第１〜第８いずれかの構成から成る出力電流制限回路と、を有して成る構成（第９の構成）とされている。
【発明の効果】
【００１８】
本発明に係る出力電流制限回路、及び、これを用いた電源装置であれば、専用ＩＣを要することなく、簡易な構成で適切な出力電流制限を行うことが可能となる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態の出力電流制限回路を用いた電源装置の一構成例を示す回路図
【図２】本発明に係る出力電流制限動作（垂下型）を説明するための模式図
【図３】第２実施形態の出力電流制限回路を用いた電源装置の一構成例を示す回路図
【図４】第３実施形態の出力電流制限回路を用いた電源装置の一構成例を示す回路図
【図５】本発明に係る出力電流制限回路を用いた電源装置の別構成例を示す回路図
【図６】従来の出力電流制限動作（フォルドバック型）を説明するための模式図
【発明を実施するための形態】
【００２０】
図１は、第１実施形態の出力電流制限回路を用いた電源装置の一構成例を示す回路図である。本構成例の電源装置は、入力電圧Ｖｉｎを所望の出力電圧Ｖｏｕｔに変換して負荷Ｚに供給する電圧変換装置１と、電圧変換装置１に適用されて負荷Ｚへの出力電流Ｉｏｕｔが所定の上限値（過電流保護値）を超えないように制限する出力電流制限回路２と、を有して成る。なお、電圧変換装置１は、半導体装置１０と、出力回路２０と、位相補償回路３０とを有する昇圧スイッチングレギュレータ（昇圧チョッパレギュレータ）である。
【００２１】
半導体装置１０は、これに集積化された回路ブロックとして、エラーアンプ１１と、コントローラ１２と、ドライバ１３と、を有するほか、外部との電気的な接続手段として、外部端子Ｔ１〜Ｔ３を有して成る汎用ＤＣ／ＤＣコンバータＩＣである。
【００２２】
エラーアンプ１１は、非反転入力端（＋）に入力される所定の参照電圧Ｖｒｅｆ（出力電圧Ｖｏｕｔの目標値を設定するための一定電圧）と、外部端子Ｔ２を介して反転入力端（−）に入力される帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの分圧電圧）との差分を増幅して誤差電圧Ｖｅｒｒを生成する。すなわち、誤差電圧Ｖｅｒｒの電圧レベルは、出力電圧Ｖｏｕｔがその目標設定値よりも低いほど高レベルとなる。このように、エラーアンプ１１は、電圧変換装置１の出力帰還ループを形成する回路要素の一つである。
【００２３】
コントローラ１２は、エラーアンプ１１から入力される誤差電圧Ｖｅｒｒが小さくなるようにパルス幅変調信号Ｓ１（以下では、ＰＷＭ［Pulse Width Modulation］信号Ｓ１と呼ぶ）を生成し、これをドライバ１３に供給する。より具体的に述べると、コントローラ１２は、誤差電圧Ｖｅｒｒが大きいほど、トランジスタＮ１のオンデューティが大きくなるように、逆に、誤差電圧Ｖｅｒｒが小さいほど、トランジスタＮ１のオンデューティが小さくなるように、ＰＷＭ信号Ｓ１のデューティ制御を行う。
【００２４】
ドライバ１３は、コントローラ１２から入力されるＰＷＭ信号Ｓ１に基づいてゲート駆動信号Ｓ２を生成し、これを出力回路２０に供給する。
【００２５】
なお、半導体装置１０には、上記した回路ブロックのほか、その他の回路ブロック（例えば、低入力誤動作防止回路や温度保護回路などの保護回路ブロック）を適宜組み込んでも構わない。
【００２６】
出力回路２０は、半導体装置１０の外部に接続される素子として、Ｎチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタＮ１と、コイルＬ１と、ダイオードＤ１と、コンデンサＣ１と、抵抗Ｒ１及び抵抗Ｒ２と、を有して成る。コイルＬ１の一端は、入力電圧Ｖｉｎの入力端に接続されている。コイルＬ１の他端は、トランジスタＮ１のドレインとダイオードＤ１のアノードに接続されている。トランジスタＮ１のゲートは、半導体装置１０の外部端子Ｔ１を介して、ドライバ１３の出力端（ゲート信号Ｓ２の出力端）に接続されている。トランジスタＮ１のソース及びバックゲートは、接地端に接続されている。ダイオードＤ１のカソードは、出力電圧Ｖｏｕｔの出力端（すなわち電圧変換装置１の出力端）として、出力電流制限回路２を形成するセンス抵抗Ｒｓの一端に接続されている。なお、出力電圧Ｖｏｕｔの出力端は、コンデンサＣ１を介して接地されている。また、出力電圧Ｖｏｕｔの出力端は、抵抗Ｒ１と抵抗Ｒ２から成る抵抗分圧回路を介して接地されている。抵抗Ｒ１と抵抗Ｒ２との接続ノード（帰還電圧Ｖｆｂの出力端）は、半導体装置１０の外部端子Ｔ２を介してエラーアンプ１１の反転入力端（−）に接続されている。
【００２７】
位相補償回路３０は、抵抗ＲｘとコンデンサＣｘを有して成る。抵抗Ｒｘの一端は、半導体装置１０の外部端子Ｔ３を介してエラーアンプ１１の出力端に接続されている。抵抗Ｒｘの他端は、コンデンサＣｘの一端に接続されている。コンデンサＣｘの他端は接地されている。
【００２８】
出力電流制限回路２は、先にも述べた通り、負荷Ｚへの出力電流Ｉｏｕｔが所定の上限値を超えないように制限するものであって、センス抵抗Ｒｓと、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１と、抵抗Ｒ１１〜Ｒ１８と、オペアンプＡＭＰと、ｐｎｐ型バイポーラトランジスタＱ１と、ｎｐｎ型バイポーラトランジスタＱ２と、を有して成る。
【００２９】
センス抵抗Ｒｓの一端は、電圧変換装置１の出力端（出力電圧Ｖｏｕｔの出力端）に接続されている。センス抵抗Ｒｓの他端は、トランジスタＰ１のソースに接続されている。なお、センス抵抗Ｒｓの他端からは、出力電流Ｉｏｕｔの電流値に応じて電圧値が変動する検出電圧Ｖａが引き出される。すなわち、センス抵抗Ｒｓは、出力電流Ｉｏｕｔの電流値に応じて電圧値が変動する検出電圧Ｖａを生成する電流検出部の電流／電圧変換素子として機能する。なお、センス抵抗Ｒｓの抵抗値は、電圧変換装置１の変換効率を損なわないように、微小値に設定することが望ましい。
【００３０】
トランジスタＰ１のソース及びバックゲートは、センス抵抗Ｒｓの他端に接続されている。トランジスタＰ１のドレインは負荷Ｚに接続されている。すなわち、トランジスタＰ１は、電圧変換装置１から負荷Ｚへの電流経路上に挿入され、そのゲートに入力される制御電圧に応じてオン／オフされるスイッチとして機能する。
【００３１】
抵抗Ｒ１１の一端は、センス抵抗Ｒｓの一端（高電位端）に接続されている。抵抗Ｒ１１の他端は、オペアンプＡＭＰの非反転入力端（＋）に接続されている。抵抗Ｒ１２の一端は、オペアンプＡＭＰの非反転入力端（＋）に接続されている。抵抗Ｒ１２の他端は、接地端に接続されている。抵抗Ｒ１３の一端は、センス抵抗Ｒｓの他端（低電位端）に接続されている。抵抗Ｒ１３の他端は、オペアンプＡＭＰの反転入力端（−）に接続されている。抵抗Ｒ１４の一端は、オペアンプＡＭＰの反転入力端（−）に接続されている。抵抗Ｒ１４の他端は、オペアンプＡＭＰの出力端に接続されている。すなわち、オペアンプＡＭＰ、及び、抵抗Ｒ１１〜Ｒ１４は、センス抵抗Ｒｓの他端から引き出される検出電圧Ｖａを反転増幅して増幅検出電圧Ｖｘを生成する検出電圧増幅部として機能する。
【００３２】
増幅検出電圧Ｖｘの電圧値は、次の（１）式で算出することができる。なお、（１）式中において、「Ｖｘ」は増幅検出電圧Ｖｘの電圧値、「Ｖａ」は検出電圧Ｖａの電圧値、「Ｖｂ」は抵抗Ｒ１１と抵抗Ｒ１２との接続ノードから引き出される基準電圧Ｖｂの電圧値、「Ｖｏｕｔ」は出力電圧Ｖｏｕｔの電圧値、及び、「Ｒ１１」〜「Ｒ１４」は抵抗Ｒ１１〜Ｒ１４の抵抗値をそれぞれ示している。
【００３３】
【数１】
2010226821.tif 000003
【００３４】
上記（１）式から分かるように、検出電圧増幅部のゲイン及びオフセット量は、抵抗Ｒ１１と抵抗Ｒ１２との抵抗比、及び、抵抗Ｒ１３と抵抗Ｒ１４との抵抗比を適宜設定することによって任意に調整することが可能である。
【００３５】
抵抗Ｒ１６の一端は、出力電圧Ｖｏｕｔの印加端に接続されている。抵抗Ｒ１６の他端は、トランジスタＱ２のベースに接続されている。抵抗Ｒ１７の一端は、トランジスタＱ２のベースに接続されている。抵抗Ｒ１７の他端は、接地端に接続されている。なお、抵抗Ｒ１６と抵抗Ｒ１７との接続ノードからは、所定の閾値電圧Ｖｙが引き出される。すなわち、抵抗Ｒ１６及び抵抗Ｒ１７は、出力電圧Ｖｏｕｔを分圧して所定の閾値電圧Ｖｙを生成する閾値電圧生成部として機能する。上記の閾値電圧Ｖｙは、抵抗Ｒ１６と抵抗Ｒ１７の抵抗比を適宜設定することによって任意に調整することが可能である。
【００３６】
トランジスタＱ１のベースは、先にも述べた通り、閾値電圧Ｖｙの印加端（抵抗Ｒ１６と抵抗Ｒ１７との接続ノード）に接続されている。トランジスタＱ１のコレクタは、接地端に接続されている。トランジスタＱ１のエミッタは、抵抗Ｒ１５を介して出力電圧Ｖｏｕｔの印加端に接続されている。トランジスタＱ２のベースは、トランジスタＱ１のエミッタに接続されている。トランジスタＱ２のエミッタは、増幅検出電圧Ｖｘの印加端（オペアンプＡＭＰの出力端）に接続されている。トランジスタＱ２のコレクタは、トランジスタＰ１のゲート（スイッチ制御端）に直接接続される一方、抵抗Ｒ１８を介してトランジスタＱ２のソースにも接続されている。すなわち、トランジスタＱ１及びトランジスタＱ２は、増幅検出電圧Ｖｘが所定の閾値電圧Ｖｙに達しているか否かに応じてトランジスタＰ１のオン／オフ制御を行う電圧比較部として機能する。
【００３７】
上記の構成をまとめると、第１実施形態の出力電流制限回路２において、検出電圧増幅部（オペアンプＡＭＰ、及び、抵抗Ｒ１１〜Ｒ１４）、閾値電圧生成部（抵抗Ｒ１６、Ｒ１７）、並びに、電圧比較部（トランジスタＱ１、Ｑ２）は、検出電圧Ｖａに基づいて、出力電流Ｉｏｕｔが所定の上限値に達していないと判断されるときにはトランジスタＰ１をオンとし、出力電流Ｉｏｕｔが所定の上限値に達していると判断されるときにはトランジスタＰ１をオフとするスイッチ制御部として機能する。
【００３８】
次に、上記構成から成る電源装置の基本動作（電圧変換装置１の直流／直流変換動作）について詳細な説明を行う。
【００３９】
トランジスタＮ１がオン状態にされると、コイルＬ１にはトランジスタＮ１を介して接地端に向けたスイッチ電流Ｉｓｗが流れ、その電気エネルギが蓄えられる。なお、トランジスタＮ１のオン期間において、すでにコンデンサＣ１に電荷が蓄積されていた場合、負荷Ｚには、コンデンサＣ１から出力電流制限回路２を介して出力電流Ｉｏｕｔが流れることになる。また、このとき、ダイオードＤ１のアノード電位は、トランジスタＮ１を介してほぼ接地電位まで低下するため、ダイオードＤ１は逆バイアス状態となり、コンデンサＣ１からトランジスタＮ１に向けて電流が流れ込むことはない。
【００４０】
一方、トランジスタＮ１がオフ状態にされると、コイルＬ１に生じた逆起電圧によってコイルＬ１に蓄積されていた電気エネルギが放出される。このとき、ダイオードＤ１は順バイアス状態となるため、ダイオードＤ１を介して流れる電流は、出力電流制限回路２を介して負荷Ｚに流れ込むとともに、コンデンサＣ１を介して接地端にも流れ込み、コンデンサＣ１を充電することになる。上記の動作が繰り返されることによって、負荷Ｚには、コンデンサＣ１によって昇圧され、かつ、平滑された直流出力が供給される。
【００４１】
このように、半導体装置１０は、トランジスタＮ１のオン／オフ制御によってエネルギ貯蔵素子であるコイルＬ１を駆動することにより、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを生成し、これを負荷Ｚに供給する電圧変換装置１（昇圧スイッチングレギュレータ）の一構成要素として機能する。
【００４２】
次に、上記構成から成る電源装置の出力電流制限動作について、先出の図１とともに、図２を参照しながら詳細に説明する。図２は、本発明に係る出力電流制限動作（垂下型）を説明するための模式図である。なお、図２の横軸は、出力電流Ｉｏｕｔを示しており、図２の縦軸は、出力電圧Ｖｏｕｔを示している。
【００４３】
センス抵抗Ｒｓでの電圧降下量は、出力電流Ｉｏｕｔの電流値に比例して大きくなる。従って、出力電流Ｉｏｕｔが増大するほど、検出電圧Ｖａの電圧値は低下し、検出電圧Ｖａを反転増幅して得られる増幅検出電圧Ｖｘの電圧値は上昇する。ここで、増幅検出電圧Ｖｘが閾値電圧Ｖｙよりも低い間には、トランジスタＱ２をオンすることができるので、トランジスタＰ１もオンとなり、出力電流Ｉｏｕｔの電流経路は導通状態となる。一方、出力電流Ｉｏｕｔが所定の過電流保護値に達して、増幅検出電圧Ｖｘが閾値電圧Ｖｙよりも高くなると、トランジスタＱ２をオンすることができなくなるので、トランジスタＰ１もオフとなり、出力電流Ｉｏｕｔの電流経路は遮断状態となる。
【００４４】
このような出力電流制限動作によって出力電流Ｉｏｕｔが小さくなると、センス抵抗Ｒｓでの電圧降下量も小さくなるので、増幅検出電圧Ｖｘが閾値電圧Ｖｙを下回り、トランジスタＰ１が再びオン状態に復帰する。
【００４５】
以後も、上記と同様の動作が繰り返されることにより、出力電流制限回路２が適用された電圧変換装置１では、出力電流Ｉｉｎが所定の上限値に達すると、負荷Ｚにそれ以上の出力電流Ｉｏｕｔを供給することができなくなり、出力電流Ｉｏｕｔの電流値が所定の上限値で安定するようにフィードバックがかかる。すなわち、出力電流制限回路２は、負荷Ｚに対して一定の出力電流Ｉｏｕｔを出力する定電流源として機能するようになる。
【００４６】
このように、本実施形態の出力電流制限回路２であれば、電圧変換装置１の動作をシャットダウンすることなく、出力電流Ｉｏｕｔの電流値を所定の上限値に維持したまま、出力電圧Ｖｏｕｔが低下していく垂下型の出力電流制限特性（過電流保護カーブ）を実現することが可能となる。
【００４７】
すなわち、出力電流制限回路２が適用された電圧変換装置１であれば、用途毎の専用ＩＣ（例えば、ＵＳＢ電源専用のＤＣ／ＤＣコンバータＩＣや、携帯電話機の充電器専用のＤＣ／ＤＣコンバータＩＣ）を用意することなく、汎用の半導体装置１０にわずか数点の外部素子を接続するだけで、過電流保護値を高精度かつ柔軟に設定することが可能な垂下型の過電流保護機能を容易かつ安価に実現することができるので、新セット開発時などに設計の簡素化を図ることが可能となる。
【００４８】
図３は、第２実施形態の出力電流制限回路を用いた電源装置の一構成例を示す回路図である。本実施形態の出力電流制限回路２は、先出のセンス抵抗Ｒｓ及びトランジスタＰ１を有するほか、トランジスタＰ１のオン／オフを行うスイッチ制御部の回路要素として、コンパレータＣＭＰと、抵抗Ｒ２１〜Ｒ２３と、コンデンサＣ２１と、を有して成る。
【００４９】
抵抗Ｒ２１の一端は、センス抵抗Ｒｓの一端（高電位端）に接続されている。抵抗Ｒ２１の他端は、コンパレータＣＭＰの非反転入力端（＋）に接続されている。抵抗Ｒ２２の一端は、コンパレータＣＭＰの非反転入力端（＋）に接続されている。抵抗Ｒ２２の他端は、接地端に接続されている。すなわち、抵抗Ｒ２１及び抵抗Ｒ２２は、出力電圧Ｖｏｕｔを分圧して所定の閾値電圧Ｖｃを生成する閾値電圧生成部として機能する。上記の閾値電圧Ｖｃは、抵抗Ｒ２１と抵抗Ｒ２２の抵抗比を適宜設定することによって任意に調整することが可能である。
【００５０】
コンパレータＣＭＰの非反転入力端（＋）は、先にも述べた通り、閾値電圧Ｖｃの印加端（抵抗Ｒ２１と抵抗Ｒ２２との接続ノード）に接続されている。コンパレータＣＭＰの反転入力端（−）は、センス抵抗Ｒｓの他端（低電位端）に接続されている。コンパレータＣＭＰの出力端は、抵抗Ｒ２３の一端に接続されている。抵抗Ｒ２３の他端は、トランジスタＰ１のゲートに接続されている。コンデンサＣ２１の一端は、トランジスタＰ１のゲートに出力されている。コンデンサＣ２１の他端は、トランジスタＰ１のドレインに接続されている。すなわち、コンパレータＣＭＰの出力端には、抵抗Ｒ２３とコンデンサＣ２１から成る位相補償部が接続されている。このような構成であれば、トランジスタＰ１のオン／オフ動作が頻繁に繰り返される状態（発振状態）に陥ることを未然に回避して、安定したフィードバック制御を行うことが可能となる。
【００５１】
上記構成から成る出力電流制限回路２では、出力電流Ｉｏｕｔが増大するほど、検出電圧Ｖａの電圧値は低下する。ここで、検出電圧Ｖａが閾値電圧Ｖｃよりも高いときには、コンパレータＣＭＰの出力論理がローレベルとなり、トランジスタＰ１をオンすることができるので、出力電流Ｉｏｕｔの電流経路は導通状態となる。一方、出力電流Ｉｏｕｔが所定の過電流保護値に達して、検出電圧Ｖａが閾値電圧Ｖｃよりも低くなると、コンパレータＣＭＰの出力論理がハイレベルとなり、トランジスタＰ１をオンすることができなくなるので、出力電流Ｉｏｕｔの電流経路は遮断状態となる。
【００５２】
このような出力電流制限動作によって出力電流Ｉｏｕｔが小さくなると、センス抵抗Ｒｓでの電圧降下量も小さくなるので、検出電圧Ｖａが閾値電圧Ｖｃを上回り、トランジスタＰ１が再びオン状態に復帰する。
【００５３】
以後も、上記と同様の動作が繰り返されることにより、出力電流制限回路２が適用された電圧変換装置１では、出力電流Ｉｉｎが所定の上限値に達すると、負荷Ｚにそれ以上の出力電流Ｉｏｕｔを供給することができなくなり、出力電流Ｉｏｕｔの電流値が所定の上限値で安定するようにフィードバックがかかる。すなわち、出力電流制限回路２は、負荷Ｚに対して一定の出力電流Ｉｏｕｔを出力する定電流源として機能するようになる。
【００５４】
このように、本実施形態の出力電流制限回路２であれば、先に説明した第１実施形態と同様、電圧変換装置１の動作をシャットダウンすることなく、出力電流Ｉｏｕｔの電流値を所定の上限値に維持したまま、出力電圧Ｖｏｕｔが低下していく垂下型の出力電流制限特性（過電流保護カーブ）を実現することが可能となる。
【００５５】
図４は、第３実施形態の出力電流制限回路を用いた電源装置の一構成例を示す回路図である。本実施形態の出力電流制限回路２は、先出のセンス抵抗Ｒｓ及びトランジスタＰ１を有するほか、トランジスタＰ１のオン／オフを行うスイッチ制御部の回路要素として、コンパレータＣＭＰと、抵抗Ｒ３１〜Ｒ３４と、を有して成る。
【００５６】
抵抗Ｒ３１の一端は、センス抵抗Ｒｓの一端（高電位端）に接続されている。抵抗Ｒ３１の他端は、コンパレータＣＭＰの非反転入力端（＋）に接続されている。抵抗Ｒ３２の一端は、コンパレータＣＭＰの非反転入力端（＋）に接続されている。抵抗Ｒ３２の他端は、接地端に接続されている。すなわち、抵抗Ｒ３１及び抵抗Ｒ３２は、出力電圧Ｖｏｕｔを分圧して所定の閾値電圧Ｖｃを生成する閾値電圧生成部として機能する。上記の閾値電圧Ｖｃは、抵抗Ｒ３１と抵抗Ｒ３２の抵抗比を適宜設定することによって任意に調整することが可能である。
【００５７】
抵抗Ｒ３３の一端は、センス抵抗Ｒｓの他端（低電位端）に接続されている。抵抗Ｒ３３の他端は、コンパレータＣＭＰの反転入力端（−）に接続されている。抵抗Ｒ３４の一端は、コンパレータＣＭＰの反転入力端（−）に接続されている。抵抗Ｒ３４の他端は、接地端に接続されている。すなわち、抵抗Ｒ３３及び抵抗Ｒ３４は、検出電圧Ｖａを分圧して所定の分圧検出電圧Ｖｄを生成する検出電圧分圧部として機能する。上記の分圧検出電圧Ｖｄは、抵抗Ｒ３３と抵抗Ｒ３４の抵抗比を適宜設定することによって任意に調整することが可能である。
【００５８】
コンパレータＣＭＰの非反転入力端（＋）は、先にも述べた通り、閾値電圧Ｖｃの印加端（抵抗Ｒ３１と抵抗Ｒ３２との接続ノード）に接続されている。コンパレータＣＭＰの反転入力端（−）は、先にも述べた通り、分圧検出電圧Ｖｄの印加端（抵抗Ｒ３３と抵抗Ｒ３４との接続ノード）に接続されている。コンパレータＣＭＰの出力端は、トランジスタＰ１のゲートに接続されている。
【００５９】
上記構成から成る出力電流制限回路２では、出力電流Ｉｏｕｔが増大するほど、分圧検出電圧Ｖｄの電圧値が低下する。ここで、分圧検出電圧Ｖｄが閾値電圧Ｖｃよりも高いときには、コンパレータＣＭＰの出力論理がローレベルとなり、トランジスタＰ１をオンすることができるので、出力電流Ｉｏｕｔの電流経路は導通状態となる。一方、出力電流Ｉｏｕｔが所定の過電流保護値に達して、分圧検出電圧Ｖｄが閾値電圧Ｖｃよりも低くなると、コンパレータＣＭＰの出力論理がハイレベルとなり、トランジスタＰ１をオンすることができなくなるので、出力電流Ｉｏｕｔの電流経路は遮断状態となる。
【００６０】
このような出力電流制限動作によって出力電流Ｉｏｕｔが小さくなると、センス抵抗Ｒｓでの電圧降下量も小さくなるので、分圧検出電圧Ｖｄが閾値電圧Ｖｃを上回り、トランジスタＰ１が再びオン状態に復帰する。
【００６１】
以後も、上記と同様の動作が繰り返されることにより、出力電流制限回路２が適用された電圧変換装置１では、出力電流Ｉｉｎが所定の上限値に達すると、負荷Ｚにそれ以上の出力電流Ｉｏｕｔを供給することができなくなり、出力電流Ｉｏｕｔの電流値が所定の上限値で安定するようにフィードバックがかかる。すなわち、出力電流制限回路２は、負荷Ｚに対して一定の出力電流Ｉｏｕｔを出力する定電流源として機能するようになる。
【００６２】
このように、本実施形態の出力電流制限回路２であれば、先に説明した第１実施形態や第２実施形態と同様、電圧変換装置１の動作をシャットダウンすることなく、出力電流Ｉｏｕｔの電流値を所定の上限値に維持したまま、出力電圧Ｖｏｕｔが低下していく垂下型の出力電流制限特性（過電流保護カーブ）を実現することが可能となる。
【００６３】
また、本実施形態の出力電流制限回路２であれば、先出の第２実施形態と異なり、検出電圧Ｖａを分圧して得られる分圧検出電圧Ｖｄと所定の閾値電圧Ｖｃとを比較する構成とされているので、出力電流Ｉｏｕｔの上限値（過電流保護値）をより任意に調整することが可能となる。
【００６４】
なお、上記の実施形態では、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを生成する電圧変換装置１（昇圧スイッチングレギュレータ）の出力電流Ｉｏｕｔを制限するための手段として、本発明に係る入力電流制限回路２を適用した構成を例示したが、本発明に係る出力電流制限回路２の適用対象はこれに限定されるものではなく、例えば図５に示す昇降圧レギュレータ（いわゆるＳＥＰＩＣ［Single-Ended Primary Inductance Converter］回路）など、他形式の電圧変換装置にも広く適用することが可能である。
【００６５】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００６６】
本発明は、例えば、入力電圧を所望の出力電圧に変換して負荷に供給する電圧変換装置に適用される出力電流制限回路として好適に利用可能な技術である。
【符号の説明】
【００６７】
１    電圧変換装置
２    出力電流制限回路
１０    半導体装置（汎用ＤＣ／ＤＣコンバータＩＣ）
１１    エラーアンプ
１２    コントローラ
１３    ドライバ
２０    出力回路
３０    位相補償回路
Ｎ１    Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
Ｌ１、Ｌ２    コイル
Ｄ１    ダイオード
Ｃ１、Ｃ２    コンデンサ
Ｒ１、Ｒ２    抵抗
Ｔ１〜Ｔ３    外部端子
Ｒｘ    抵抗
Ｃｘ    コンデンサ
Ｒｓ    センス抵抗
Ｒ１１〜Ｒ１８、Ｒ２１〜Ｒ２３、Ｒ３１〜Ｒ３４    抵抗
Ｐ１    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｑ１    ｐｎｐ型バイポーラトランジスタ
Ｑ２    ｎｐｎ型バイポーラトランジスタ
ＡＭＰ    オペアンプ
ＣＭＰ    コンパレータ
Ｃ２１    コンデンサ
Ｚ    負荷
【図１】
2010226821.tif 000004
【図２】
2010226821.tif 000005
【図３】
2010226821.tif 000006
【図４】
2010226821.tif 000007
【図５】
2010226821.tif 000008
【図６】
2010226821.tif 000009