(57)【要約】【課題】シンプルなアナログインターリーブ制御方式で、位相調整の精度が高く回路規模が小さいインターリーブ制御回路を持つインターリーブ制御電源装置を提供する。【解決手段】２相臨界インターリーブPFC昇圧型コンバータにおいて、マスター側制御回路10は、マスター信号Mswを元にスイッチング素子QM(1)を臨界制御し、またスレーブ側制御回路30はマスター信号Mswとは180°位相差のあるスレーブ信号Sswを元にスイッチング素子QS(2)を臨界制御するように構成されている。そしてマスター側制御回路10のオフ時間幅生成回路13は、マスター信号Mswと同波形のM_ONをスレーブ側制御回路30のオン位相制御回路33に供給し、スレーブ側制御回路30はマスター信号Mswの立ち上がるタイミングを基準にして、スレーブ信号Sswの立ち上がるタイミングを決める。【選択図】図１
2010119285.tif 000002
【特許請求の範囲】
【請求項１】
マスターのコンバータとスレーブのコンバータを備え、該マスターのコンバータのスイッチング素子と該スレーブのコンバータのスイッチング素子を所定の位相差でそれぞれ動作させるインターリーブ制御電源装置において、
前記マスターのコンバータは、前記マスターのコンバータの前記スイッチング素子を制御するマスター側制御回路を有し、該マスター側制御回路は、前記マスターのコンバータの前記スイッチング素子のオン及びオフを制御するマスター信号を生成し、該マスター信号のオン及びオフのタイミングで前記スイッチング素子を制御し、
前記スレーブのコンバータは、前記スレーブのコンバータの前記スイッチング素子を制御するスレーブ側制御回路を有し、
該スレーブ側制御回路は、
（イ）前記マスター信号のオンタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオンタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号として出力するオン位相制御回路と、前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成するスレーブ側オン時間幅生成回路とを有する、
もしくは
（ロ）前記オン位相制御回路と、前記マスター信号のオフタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオフタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオフするタイミング信号として出力するオフ位相制御回路とを有する、
もしくは
（ハ）前記オフ位相制御回路と、前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成するスレーブ側オフ時間幅生成回路とを有する、
ことを特徴とするインターリーブ制御電源装置。
【請求項２】
前記マスター側制御回路は、
誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記マスターのコンバータの前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するマスター側オン時間幅生成回路と、
入力電圧、出力電圧、および、前記マスター側オン時間幅生成回路が生成した前記オン時間幅に基づいて下記の演算を施すことにより前記マスターのコンバータの前記スイッチング素子のオフ時間幅を生成し、
オフ時間幅＝入力電圧×オン時間幅／（出力電圧−入力電圧）
該オフ時間幅に基づき、もしくは前記マスターのコンバータのインダクタに流れる電流を検出して前記マスターのコンバータの前記インダクタに流れる電流がゼロとなるときを検出して前記マスターのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力するマスター側オフ時間幅生成回路と、
を有し、
前記スレーブ側制御回路は、
前記誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するスレーブ側オン時間幅生成回路と、
前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成するスレーブ側オフ時間幅生成回路と、
を有し、
前記スレーブ側オフ時間幅生成回路は、
入力電圧、出力電圧、および、前記マスター側オン時間幅生成回路もしくは前記スレーブ側オン時間幅生成回路が生成した前記オン時間幅に基づいて、入力電圧×オン時間幅／（出力電圧−入力電圧）という演算により前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成し、該オフ時間幅に基づき前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力する、
または前記スレーブのコンバータのインバータに流れる電流を検出して前記スレーブのコンバータの前記インダクタに流れる電流がゼロとなるときを検出して前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力する、
ことを特徴とする請求項１に記載のインターリーブ制御電源装置。
【請求項３】
前記オン位相制御回路は、
第１のコンデンサを有し、前記マスター信号の１周期の間、前記第１のコンデンサを充電または放電するマスター信号周期情報生成回路と、
前記第１のコンデンサの放電または充電完了で前記スレーブ信号の第１のタイミングを決定する第１タイミング決定回路と、
第２のコンデンサを有し、該第２のコンデンサに対し前記マスター信号周期情報生成回路が前記第１のコンデンサの充電に用いたマスター信号周期から１周期ずらして、前記第１のコンデンサと同じ動作をさせることによって、前記マスター信号周期情報生成回路により前記第１のコンデンサを充電または放電する期間の中に、前記第２のコンデンサの放電または充電で、前記スレーブ信号の第２のタイミングを決定する第２タイミング決定回路と、
を有することを特徴とする請求項１に記載のインターリーブ制御電源装置。
【請求項４】
前記第１タイミング決定回路が決定した前記第１タイミングと前記第２タイミング決定回路が決定した前記第２タイミングとの論理和により前記スレーブ信号のオンタイミング信号を生成するスレーブ信号生成回路を有することを特徴とする請求項３に記載のインターリーブ制御電源装置。
【請求項５】
前記マスター信号周期情報生成回路は、
所定の定電圧を初期値として前記マスター信号の１周期の間、前記第１のコンデンサを所定の充電電流で充電することで前記マスター信号の周期情報を生成するコンデンサ充電回路を備え、該コンデンサ充電回路は、前記所定の充電電流を制御する定電流源と、該定電流源を前記第１のコンデンサの充電路に投入する第１のスイッチ回路を有し、
前記第１タイミング決定回路は、
前記第１のコンデンサを所定の放電電流で前記マスター信号の１周期の間に充電した充電電圧から前記所定の定電圧まで放電することで前記第１のタイミング信号を決めるコンデンサ放電回路を備え、該コンデンサ放電回路は、前記所定の放電電流を制御する定電流源と、該定電流源を前記コンデンサの放電路に投入する第２のスイッチ回路を有する、
ことを特徴とする請求項３または４に記載のインターリーブ制御電源装置。
【請求項６】
前記マスター信号周期情報生成回路は、
所定の定電圧を初期値として前記マスター信号の１周期の間、前記第１のコンデンサを所定の放電電流で放電することで前記マスター信号の周期情報を生成するコンデンサ放電回路を備え、該コンデンサ放電回路は、前記所定の放電電流を制御する定電流源と、該定電流源を前記第１のコンデンサの放電路に投入する第１のスイッチ回路を有し、
前記第１タイミング決定回路は、
前記第１のコンデンサを所定の充電電流で前記マスター信号の１周期の間に放電した放電電圧から前記所定の定電圧まで充電することで前記第１のタイミング信号を決めるコンデンサ充電回路を備え、該コンデンサ充電回路は、前記所定の充電電流を制御する定電流源と、該定電流源を前記コンデンサの充電路に投入する第２のスイッチ回路を有する、
ことを特徴とする請求項３または４に記載のインターリーブ制御電源装置。
【請求項７】
前記オフ位相制御回路は、
第１のコンデンサを有し、前記マスター信号の１周期の間、前記第１のコンデンサを充電または放電するマスター信号周期情報生成回路と、
前記第１のコンデンサの放電または充電完了で前記スレーブ信号の第１のタイミングを決定する第１タイミング決定回路と、
第２のコンデンサを有し、該第２のコンデンサに対し前記マスター信号周期情報生成回路が前記第１のコンデンサの充電に用いたマスター信号周期から一周期ずらして、前記第１のコンデンサと同じ動作をさせることによって、前記マスター信号周期情報生成回路により前記第１のコンデンサを充電または放電する期間の中に、前記第２のコンデンサの放電または充電で、前記スレーブ信号の第２のタイミングを決定する第２タイミング決定回路と、
を有することを特徴とする請求項１に記載のインターリーブ制御電源装置。
【請求項８】
前記第１タイミング決定回路が決定した前記第１タイミングと前記第２タイミング決定回路が決定した前記第２タイミングとの論理和により前記スレーブ信号のオフタイミング信号を生成するスレーブ信号生成回路を有することを特徴とする請求項７に記載のインターリーブ制御電源装置。
【請求項９】
前記マスター信号周期情報生成回路は、
所定の定電圧を初期値として前記マスター信号の１周期の間、前記第１のコンデンサを所定の充電電流で充電することで前記マスター信号の周期情報を生成するコンデンサ充電回路を備え、該コンデンサ充電回路は、前記所定の充電電流を制御する定電流源と、該定電流源を前記第１のコンデンサの充電路に投入する第１のスイッチ回路を有し、
前記第１タイミング決定回路は、
前記第１のコンデンサを所定の放電電流で前記マスター信号の１周期の間に充電した充電電圧から前記所定の定電圧まで放電することで前記第１のタイミング信号を決めるコンデンサ放電回路を備え、該コンデンサ放電回路は、前記所定の放電電流を制御する定電流源と、該定電流源を前記コンデンサの放電路に投入する第２のスイッチ回路を有する、
ことを特徴とする請求項７または８に記載のインターリーブ制御電源装置。
【請求項１０】
前記マスター信号周期情報生成回路は、
所定の定電圧を初期値として前記マスター信号の１周期の間、前記第１のコンデンサを所定の放電電流で放電することで前記マスター信号の周期情報を生成するコンデンサ放電回路を備え、該コンデンサ放電回路は、前記所定の放電電流を制御する定電流源と、該定電流源を前記第１のコンデンサの放電路に投入する第１のスイッチ回路を有し、
前記第１タイミング決定回路は、
前記第１のコンデンサを所定の充電電流で前記マスター信号の１周期の間に放電した放電電圧から前記所定の定電圧まで充電することで前記第１のタイミング信号を決めるコンデンサ充電回路を備え、該コンデンサ充電回路は、前記所定の充電電流を制御する定電流源と、該定電流源を前記コンデンサの充電路に投入する第２のスイッチ回路を有する、
ことを特徴とする請求項７または８に記載のインターリーブ制御電源装置。
【請求項１１】
前記インターリーブ制御電源装置は、前記第１及び前記第２のコンデンサの放電電流の値と充電電流の値の比を所定の値に設定して所定の位相差を生成することを特徴とする請求項３ないし１０のいずれか１項に記載のインターリーブ制御電源装置。
【請求項１２】
前記オン位相制御回路および前記オフ位相制御回路はそれぞれ、
第１のコンデンサを有し、前記マスター信号の１周期の間、前記第１のコンデンサを充電または放電するマスター信号周期情報生成回路と、
前記第１のコンデンサの放電または充電完了で前記スレーブ信号の第１のタイミングを決定する第１タイミング決定回路と、
第２のコンデンサを有し、該第２のコンデンサに対し前記マスター信号周期情報生成回路が前記第１のコンデンサの充電または放電に用いたマスター信号周期から１周期ずらして、前記第１のコンデンサと同じ動作をさせることによって、前記第１のコンデンサの充電または放電する期間の中に、前記第２のコンデンサの放電または充電で、前記スレーブ信号の第２のタイミングを決定する第２タイミング決定回路と、
を有し、
前記スレーブ側制御回路はさらに、
前記オン位相制御回路により決定された第１のタイミングおよび前記オフ位相制御回路により決定された第１のタイミングから第１オン／オフ信号を生成する第１の論理回路と、
前記オン位相制御回路により決定された第２のタイミングおよび前記オフ位相制御回路により決定された第２のタイミングから第２オン／オフ信号を生成する第２の論理回路と、
前記第１オン／オフ信号と第２オン／オフ信号を合成して前記スレーブ信号を生成する第３の論理回路と、
を有する、もしくは、
前記オン位相制御回路により決定された前記第１タイミングおよび前記第２タイミング決定回路が決定した前記第２タイミングから前記スレーブ信号のオンタイミング信号を生成する第４の論理回路と、
前記オフ位相制御回路により決定された前記第１タイミングおよび前記第２タイミング決定回路が決定した前記第２タイミングから前記スレーブ信号のオフタイミング信号を生成する第５の論理回路と、
前記スレーブ信号のオンタイミング信号と前記スレーブ信号のオフタイミング信号を合成して前記スレーブ信号を生成する第６の論理回路と、
を有することを特徴とする請求項１記載のインターリーブ制御電源装置。
【請求項１３】
前記マスター信号周期情報生成回路は、
所定の定電圧を初期値として前記マスター信号の１周期の間、前記第１のコンデンサを所定の充電電流で充電することで前記マスター信号の周期情報を生成するコンデンサ充電回路を備え、該コンデンサ充電回路は、前記所定の充電電流を制御する定電流源と、該定電流源を前記第１のコンデンサの充電路に投入する第１のスイッチ回路を有し、
前記第１タイミング決定回路は、
前記第１のコンデンサを所定の放電電流で前記マスター信号の１周期の間に充電した充電電圧から前記所定の定電圧まで放電することで前記第１のタイミング信号を決めるコンデンサ放電回路を備え、該コンデンサ放電回路は、前記所定の放電電流を制御する定電流源と、該定電流源を前記コンデンサの放電路に投入する第２のスイッチ回路を有する、
ことを特徴とする請求項１２に記載のインターリーブ制御電源装置。
【請求項１４】
前記マスター信号周期情報生成回路は、
所定の定電圧を初期値として前記マスター信号の１周期の間、前記第１のコンデンサを所定の放電電流で放電することで前記マスター信号の周期情報を生成するコンデンサ放電回路を備え、該コンデンサ放電回路は、前記所定の放電電流を制御する定電流源と、該定電流源を前記第１のコンデンサの放電路に投入する第１のスイッチ回路を有し、
前記第１タイミング決定回路は、
前記第１のコンデンサを所定の充電電流で前記マスター信号の１周期の間に放電した放電電圧から前記所定の定電圧まで充電することで前記第１のタイミング信号を決めるコンデンサ充電回路を備え、該コンデンサ充電回路は、前記所定の充電電流を制御する定電流源と、該定電流源を前記コンデンサの充電路に投入する第２のスイッチ回路を有する、
ことを特徴とする請求項１２に記載のインターリーブ制御電源装置。
【請求項１５】
前記インターリーブ制御電源装置は、前記第１及び前記第２のコンデンサの放電電流の値と充電電流の値の比を所定の値に設定して所定の位相差を生成することを特徴とする請求項１２または１３に記載のインターリーブ制御電源装置。
【請求項１６】
前記請求項１又は２に記載のマスター側制御回路と、
前記請求項１又は２に記載のスレーブ側制御回路をN-1相分設け、
k ＝１〜(N-1)、Nは３以上の整数として、k相目の前記スレーブ側制御回路において前記マスター信号の１周期の間、前記第１のコンデンサを充電する場合は、前記k相目のコンデンサの放電電流をId_k、充電電流をIcとすると、
Id_k ＝（N/k）・Ic
とし、
前記マスター信号の１周期の間、前記第１のコンデンサを放電する場合は、前記k相目のコンデンサの放電電流をId、充電電流をIc_kとすると、
Ic_k＝（N/k）・Id
とすることを特徴とする多相インターリーブ制御電源装置。
【請求項１７】
マスターのコンバータとスレーブのコンバータを備え、該マスターのコンバータのスイッチング素子と前記スレーブのコンバータのスイッチング素子を所定の位相差でそれぞれ動作させるインターリーブ制御電源装置の制御回路であって、
前記マスターのコンバータの前記スイッチング素子のオン及びオフを制御するマスター信号を生成し、該マスター信号のオン及びオフのタイミングで前記スイッチング素子を制御するマスター側制御回路と、
前記スレーブのコンバータの前記スイッチング素子を制御するスレーブ側制御回路と、を有し、
前記スレーブ側制御回路は、
（イ）前記マスター信号のオンタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオンタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号として出力するオン位相制御回路と、前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成するスレーブ側オン時間幅生成回路とを有する、
もしくは
（ロ）前記オン位相制御回路と、前記マスター信号のオフタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオフタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオフするタイミング信号として出力するオフ位相制御回路とを有する、
もしくは
（ハ）前記オフ位相制御回路と、前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成するスレーブ側オフ時間幅生成回路とを有する、
ことを特徴とするインターリーブ制御電源装置の制御回路。
【請求項１８】
前記マスター側制御回路は、
誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記マスターのコンバータの前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するマスター側オン時間幅生成回路と、
入力電圧、出力電圧、および、前記マスター側オン時間幅生成回路が生成した前記オン時間幅に基づいてオフ時間幅＝入力電圧×オン時間幅／（出力電圧−入力電圧）という演算を施すことにより前記マスターのコンバータの前記スイッチング素子のオフ時間幅を生成し、該オフ時間幅に基づき、もしくは前記マスターのコンバータのインバータに流れる電流を検出して前記マスターのコンバータの前記インダクタに流れる電流がゼロとなる時間を検出して前記マスターのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力するマスター側オフ時間幅生成回路と、
を有し、
前記スレーブ側制御回路は、
前記誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するスレーブ側オン時間幅生成回路と、
前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成するスレーブ側オフ時間幅生成回路と、
を有し、
前記スレーブ側オフ時間幅生成回路は、
入力電圧、出力電圧、および、前記マスター側オン時間幅生成回路もしくは前記スレーブ側オン時間幅生成回路が生成した前記オン時間幅に基づいて、入力電圧×オン時間幅／（出力電圧−入力電圧）という演算を施すことにより前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成し、該オフ時間幅に基づき前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力する、
または前記スレーブのコンバータのインバータに流れる電流を検出して前記スレーブのコンバータの前記インダクタに流れる電流がゼロとなるときを検出して前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力する、
ことを特徴とする請求項１７に記載のインターリーブ制御電源装置の制御回路。
【請求項１９】
前記オン位相制御回路は、
第１のコンデンサを有し、前記マスター信号の１周期の間、前記第１のコンデンサを充電または放電するマスター信号周期情報生成回路と、
前記第１のコンデンサの放電または充電完了で前記スレーブ信号の第１のタイミングを決定する第１タイミング決定回路と、
第２のコンデンサを有し、該第２のコンデンサに対し前記マスター信号周期情報生成回路が前記第１のコンデンサの充電に用いたマスター信号周期から一周期ずらして、前記第１のコンデンサと同じ動作をさせることによって、前記マスター信号周期情報生成回路により前記第１のコンデンサを充電または放電する期間の中に、前記第２のコンデンサの放電または充電で、前記スレーブ信号の第２のタイミングを決定する第２タイミング決定回路と、
を有することを特徴とする請求項１７に記載のインターリーブ制御電源装置の制御回路。
【請求項２０】
マスターのコンバータのスイッチング素子とスレーブのコンバータのスイッチング素子を所定の位相差でそれぞれ動作させるためのマスター側制御回路とスレーブ側制御回路とを有するインターリーブ制御電源装置の制御方法であって、
前記マスター側制御回路は、
前記マスターのコンバータの前記スイッチング素子のオン及びオフを制御するマスター信号を生成し、該マスター信号のオン及びオフのタイミングで前記スイッチング素子を制御し、
前記スレーブ側制御回路は、
（イ）前記マスター信号のオンタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオンタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号として出力するとともに、前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成する、
もしくは
（ロ）前記マスター信号のオンタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオンタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号として出力するとともに、前記マスター信号のオフタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオフタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオフするタイミング信号として出力する、
もしくは
（ハ）前記マスター信号のオフタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオフタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオフするタイミング信号として出力するとともに、前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成する、
ことを特徴とするインターリーブ制御電源装置の制御方法。
【請求項２１】
前記マスター側制御回路は、
誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記マスターのコンバータの前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するとともに、入力電圧、出力電圧、および、前記オン時間幅に基づいて、オフ時間幅＝入力電圧×オン時間幅／（出力電圧−入力電圧）という演算を施すことにより前記マスターのコンバータの前記スイッチング素子のオフ時間幅を生成し、さらに、該オフ時間幅に基づき、もしくは前記マスターのコンバータのインバータに流れる電流を検出して前記マスターのコンバータの前記インダクタに流れる電流がゼロとなる時間を検出して前記マスターのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力し、
前記スレーブ側制御回路は、
前記誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するとともに、
入力電圧、出力電圧、および、前記マスター側もしくは前記スレーブ側で生成した前記オン時間幅に基づいて、入力電圧×オン時間幅／（出力電圧−入力電圧）という演算を施すことにより前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成し、さらに、該オフ時間幅に基づき前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力するか、または、前記スレーブのコンバータのインバータに流れる電流を検出して前記スレーブのコンバータの前記インダクタに流れる電流がゼロとなるときを検出して前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力する、
ことを特徴とする請求項２０に記載のインターリーブ制御電源装置の制御方法。
【請求項２２】
前記スレーブ側制御回路は、
第１のコンデンサを有し、前記マスター信号の１周期の間、前記第１のコンデンサを充電または放電してマスター信号周期情報を生成する過程、
前記第１のコンデンサの放電または充電完了で前記スレーブ信号の第１のタイミングを決定する第１タイミング決定過程、および、
第２のコンデンサを有し、該第２のコンデンサに対し前記マスター信号周期情報を生成する過程が前記第１のコンデンサの充電に用いたマスター信号周期から一周期ずらして、前記第１のコンデンサと同じ動作をさせることによって、前記マスター信号周期情報を生成する過程により前記第１のコンデンサを充電または放電する期間の中に、前記第２のコンデンサの放電または充電で、前記スレーブ信号の第２のタイミングを決定する第２タイミング決定過程、
を含むことを特徴とする請求項２０に記載のインターリーブ制御電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善（PFC：Power Factor Correction）を行うインターリーブ制御電源装置、該電源装置の制御回路および制御方法に関し、特に、交流電源を入力とし、インターリーブによるスイッチ制御方式を採りながら高力率で直流出力に変換するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
周知のように交流電力には、有効電力・無効電力・皮相電力があり、AC／DC変換の際に変換できる電力は有効電力のみである。したがって、力率(Power Factor)が大きい程(100%に近い程)、より沢山の電力をDCに変換することができる。そのため効率のよいスイッチング電源装置を設計する場合には、PFC(Power Factor Correction)を心掛けるのが普通である。さらに、近年高調波に関する規制が進み、高調波を抑制する回路としてのPFCが重要になってきている。
【０００３】
従来、昇圧回路を用いて、入力電圧と比例する入力電流を作りながら、安定な出力電圧を制御するPFC昇圧型コンバータが知られている。そのようなPFC昇圧型コンバータにおいて、スイッチング素子を制御する制御方式として、インダクタに流れる電流により、(電流)不連続方式、(電流)連続方式、臨界方式が知られている。
【０００４】
そして臨界方式においても、臨界シングル方式と、臨界インターリーブ方式が知られている。一般にインターリーブの制御方式では、出力電圧及び出力電流のリップル並びに出力電流のピーク値を抑えるため、２つのコンバータ回路（マスターとスレーブ）の位相差を180°としなければならない。そしてデジタルで制御を行う臨界インターリーブの制御方式が下記特許文献１に開示され、また、アナログで制御を行う臨界インターリーブの制御方式が下記特許文献２ないし４に開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００７／２５３２３２３号明細書
【特許文献２】米国特許出願公開第２００７／２５３２３２４号明細書
【特許文献３】特開平１０−１２７０４９号公報
【特許文献４】特開平１０−１４６０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示されているデジタル方式は、位相差180°、すなわち半周期を得るために、まずクロック周期でスイッチング周期を測っている方式であって、十分な精度を保つためには、スイッチング周期より十分小さいクロック周期が必要である。それを実現するにはデジタルのビット数を多くする必要があり、このため回路規模が大きくなってしまう、という問題がある。
【０００７】
特許文献２に開示されているアナログ方式は、各相に対して独立なスイッチング制御回路が必要で、各相の位相差は所定の位相差になるまで遅延が長くなってしまうという問題、さらに、位相差検出回路が複雑で、位相調整の精度が低く、回路規模が大きくなってしまうという、問題がある。詳しくは、特許文献２のFIG．４に示される回路において、２つのコンバータ回路392，394に対し、両者の位相差を180°に保持する位相差保持回路390が用意されており、この位相差保持回路390が位相差の調整を完了するまでに長い時間がかかってしまう、という問題がある。
【０００８】
また特許文献３および４に開示されているアナログ方式は、マスター信号を基準にして、マスター信号の一周期の間に、一方のコンデンサに充電を行い、他方のコンデンサで放電を行うようにし、２つのコンデンサの電圧が交差するタイミングを検出して、スレーブ信号のタイミングを決めるようにしている。しかしこの方式は、充電及び又は放電を行う２つのコンデンサの電圧が交差するタイミングを検出する回路が必要であり、交差するタイミングで放電側のコンデンサに急激に放電させる機能も持たせる必要がある。このため、スレーブ信号を作る回路が複雑となってしまい、また位相調整の精度が低いという、問題がある。
【０００９】
すなわち、上記のようにマスターとスレーブの位相差を180°とするためには、充電電流と放電電流、および２つのコンデンサの容量値を正確に同じにする必要がある。特にコンデンサについては、２つのコンデンサをディスクリート部品で構成すると、ばらつきは避けられず、また、２つのコンデンサの電圧を比較するコンパレータにオフセット電圧があると、オフセット電圧がそのまま位相差の誤差につながってしまう、という問題がある。
【００１０】
また、電流について、上記特許文献３では、ＣＲの時定数回路の電流となるので、やはり精度が十分に保証できないという問題がある。なお、上記特許文献４の図９では、定電流源を使っているので、電流精度については保証されるものと考えられる。
【００１１】
このような従来技術の課題を克服するため、本発明は、シンプルなアナログインターリーブ制御方式で、位相調整の精度が高く回路規模が小さいインターリーブ制御回路を持つインターリーブ制御電源装置、該電源装置の制御回路および制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、マスターのコンバータとスレーブのコンバータを備え、該マスターのコンバータのスイッチング素子と該スレーブのコンバータのスイッチング素子を所定の位相差でそれぞれ動作させるインターリーブ制御電源装置において、
前記マスターのコンバータは、前記スイッチング素子を制御するマスター側制御回路を有し、該マスター側制御回路は、前記スイッチング素子のオン及びオフを制御するマスター信号を生成し、該マスター信号のオン及びオフのタイミングで前記スイッチング素子を制御し、
前記スレーブのコンバータは、前記スイッチング素子を制御するスレーブ側制御回路を有し、
該スレーブ側制御回路は、
（イ）前記マスター信号のオンタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオンタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号として出力するオン位相制御回路と、前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成するスレーブ側オン時間幅生成回路とを有する、
もしくは
（ロ）前記オン位相制御回路と、前記マスター信号のオフタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオフタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオフするタイミング信号として出力するオフ位相制御回路とを有する、
もしくは
（ハ）前記オフ位相制御回路と、前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成するスレーブ側オフ時間幅生成回路とを有する、
ことを特徴とするものである。
【００１３】
また本発明の前記マスター側制御回路は、
誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するマスター側オン時間幅生成回路と、
入力電圧、出力電圧、および、前記マスター側オン時間幅生成回路が生成した前記オン時間幅に基づいて下記の演算を施すことにより前記マスターのコンバータの前記スイッチング素子のオフ時間幅を生成し、
オフ時間幅＝入力電圧×オン時間幅／（出力電圧−入力電圧）
該オフ時間幅に基づき、もしくは前記マスターのコンバータのインダクタに流れる電流がゼロとなるときを検出して前記マスターのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力するマスター側オフ時間幅生成回路と、
を有し、
前記スレーブ側制御回路は、
前記誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成するスレーブ側オン時間幅生成回路と、
前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成するスレーブ側オフ時間幅生成回路と、
を有し、
前記スレーブ側オフ時間幅生成回路は、
入力電圧、出力電圧、および、前記マスター側オン時間幅生成回路もしくは前記スレーブ側オン時間幅生成回路が生成した前記オン時間幅に基づいて、入力電圧×オン時間幅／（出力電圧−入力電圧）という演算により前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成し、該オフ時間幅に基づき前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力する、
または前記スレーブのコンバータのインバータに流れる電流を検出して前記スレーブのコンバータの前記インダクタに流れる電流がゼロとなるときを検出して前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力する、
ことを特徴とするものである。
【００１４】
また本発明の前記オン位相制御回路は、
第１のコンデンサを有し、前記マスター信号の１周期の間、前記第１のコンデンサを充電または放電するマスター信号周期情報生成回路と、
前記第１のコンデンサの放電または充電完了で前記スレーブ信号の第１のタイミングを決定する第１タイミング決定回路と、
第２のコンデンサを有し、該第２のコンデンサに対し前記マスター信号周期情報生成回路が前記第１のコンデンサの充電に用いたマスター信号周期から１周期ずらして、前記第１のコンデンサと同じ動作をさせることによって、前記第１のコンデンサの充電または放電する期間の中に、前記第２のコンデンサの放電または充電で、前記スレーブ信号の第２のタイミングを決定する第２タイミング決定回路と、
を有することを特徴とするものである。
【００１５】
この場合、前記第１タイミング決定回路が決定した前記第１タイミングと前記第２タイミング決定回路が決定した前記第２タイミングとの論理和により前記スレーブ信号のオンタイミング信号を生成するスレーブ信号生成回路を備えることが望ましい。
【００１６】
また本発明の前記オフ位相制御回路は、
第１のコンデンサを有し、前記マスター信号の１周期の間、前記第１のコンデンサを充電または放電するマスター信号周期情報生成回路と、
前記第１のコンデンサの放電または充電完了で前記スレーブ信号の第１のタイミングを決定する第１タイミング決定回路と、
第２のコンデンサを有し、該第２のコンデンサに対し前記マスター信号周期情報生成回路が前記第１のコンデンサの充電に用いたマスター信号周期から一周期ずらして、前記第１のコンデンサと同じ動作をさせることによって、前記マスター信号周期情報生成回路により前記第１のコンデンサを充電または放電する期間の中に、前記第２のコンデンサの放電または充電で、前記スレーブ信号の第２のタイミングを決定する第２タイミング決定回路と、を有することを特徴とするものである。
【００１７】
この場合、前記第１タイミング決定回路が決定した前記第１タイミングと前記第２タイミング決定回路が決定した前記第２タイミングとの論理和により前記スレーブ信号のオフタイミング信号を生成するスレーブ信号生成回路を備えることが望ましい。
【００１８】
また本発明の前記オン位相制御回路および前記オフ位相制御回路はそれぞれ、
第１のコンデンサを有し、前記マスター信号の１周期の間、前記第１のコンデンサを充電または放電するマスター信号周期情報生成回路と、
前記第１のコンデンサの放電または充電完了で前記スレーブ信号の第１のタイミングを決定する第１タイミング決定回路と、
第２のコンデンサを有し、該第２のコンデンサに対し前記マスター信号周期情報生成回路が前記第１のコンデンサの充電または放電に用いたマスター信号周期から１周期ずらして、前記第１のコンデンサと同じ動作をさせることによって、前記第１のコンデンサの充電または放電する期間の中に、前記第２のコンデンサの放電または充電で、前記スレーブ信号の第２のタイミングを決定する第２タイミング決定回路と、
を有し、
前記スレーブ側制御回路はさらに、
前記オン位相制御回路により決定された第１のタイミングおよび前記オフ位相制御回路により決定された第１のタイミングから第１オン／オフ信号を生成する第１の論理回路と、前記オン位相制御回路により決定された第２のタイミングおよび前記オフ位相制御回路により決定された第２のタイミングから第２オン／オフ信号を生成する第２の論理回路と、前記第１オン／オフ信号と第２オン／オフ信号を合成して前記スレーブ信号を生成する第３の論理回路と、を有する、もしくは、
前記オン位相制御回路により決定された前記第１タイミングおよび前記第２タイミング決定回路が決定した前記第２タイミングから前記スレーブ信号のオンタイミング信号を生成する第４の論理回路と、前記オフ位相制御回路により決定された前記第１タイミングおよび前記第２タイミング決定回路が決定した前記第２タイミングから前記スレーブ信号のオフタイミング信号を生成する第５の論理回路と、前記スレーブ信号のオンタイミング信号と前記スレーブ信号のオフタイミング信号を合成して前記スレーブ信号を生成する第６の論理回路と、を有することを特徴とするものである。
【００１９】
上記において前記マスター信号周期情報生成回路は、
所定の定電圧を初期値として前記マスター信号の１周期の間、前記第１のコンデンサを所定の充電電流で充電することで前記マスター信号の周期情報を生成するコンデンサ充電回路を備え、該コンデンサ充電回路は、前記所定の充電電流を制御する定電流源と、該定電流源を前記第１のコンデンサの充電路に投入する第１のスイッチ回路を有し、
前記第１タイミング決定回路は、
前記第１のコンデンサを所定の放電電流で前記マスター信号の１周期の間に充電した充電電圧から前記所定の定電圧まで放電することで前記第１のタイミング信号を決めるコンデンサ放電回路を備え、該コンデンサ放電回路は、前記所定の放電電流を制御する定電流源と、該定電流源を前記コンデンサの放電路に投入する第２のスイッチ回路を有する、ことを特徴とするものである。
【００２０】
また上記において前記マスター信号周期情報生成回路は、
所定の定電圧を初期値として前記マスター信号の１周期の間、前記第１のコンデンサを所定の放電電流で放電することで前記マスター信号の周期情報を生成するコンデンサ放電回路を備え、該コンデンサ放電回路は、前記所定の放電電流を制御する定電流源と、該定電流源を前記第１のコンデンサの放電路に投入する第１のスイッチ回路を有し、
前記第１タイミング決定回路は、
前記第１のコンデンサを所定の充電電流で前記マスター信号の１周期の間に放電した放電電圧から前記所定の定電圧まで充電することで前記第１のタイミング信号を決めるコンデンサ充電回路を備え、該コンデンサ充電回路は、前記所定の充電電流を制御する定電流源と、該定電流源を前記コンデンサの充電路に投入する第２のスイッチ回路を有する構成としても良い。
【００２１】
また本発明の前記インターリーブ制御電源装置は、前記第１及び前記第２のコンデンサの放電電流の値と充電電流の値の比を所定の値に設定して所定の位相差を生成することを特徴とするものである。
【００２２】
また本発明の多相インターリーブ制御電源装置は、
上述したマスター側制御回路と、
上述したスレーブ側制御回路をN-1相分設け、
k ＝１〜(N-1)、Nは３以上の整数として、k相目の前記スレーブ側制御回路において前記マスター信号の１周期の間、前記第１のコンデンサを充電する場合は、前記k相目のコンデンサの放電電流をId_k、充電電流をIcとすると、
Id_k ＝ （N/k）・Ic
とし、
前記マスター信号の１周期の間、前記第１のコンデンサを放電する場合は、前記k相目のコンデンサの放電電流をId、充電電流をIc_kとすると、
Ic_k＝（N/k）・Id
とすることを特徴とするものである。
【００２３】
また本発明のインターリーブ制御電源装置の制御回路は、
マスターのコンバータとスレーブのコンバータを備え、該マスターのコンバータのスイッチング素子と前記スレーブのコンバータのスイッチング素子を所定の位相差でそれぞれ動作させるインターリーブ制御電源装置の制御回路であって、
前記マスターのコンバータの前記スイッチング素子のオン及びオフを制御するマスター信号を生成し、該マスター信号のオン及びオフのタイミングで前記スイッチング素子を制御するマスター側制御回路と、
前記スレーブのコンバータの前記スイッチング素子を制御するスレーブ側制御回路と、を有し、
前記スレーブ側制御回路は、
（イ）前記マスター信号のオンタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオンタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号として出力するオン位相制御回路と、前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成するスレーブ側オン時間幅生成回路とを有する、
もしくは
（ロ）前記オン位相制御回路と、前記マスター信号のオフタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオフタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオフするタイミング信号として出力するオフ位相制御回路とを有する、
もしくは
（ハ）前記オフ位相制御回路と、前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成するスレーブ側オフ時間幅生成回路とを有する、
ことを特徴とするものである。
【００２４】
上記において前記マスター側制御回路は、
誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記マスターのコンバータの前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するマスター側オン時間幅生成回路と、
入力電圧、出力電圧、および、前記マスター側オン時間幅生成回路が生成した前記オン時間幅に基づいてオフ時間幅＝入力電圧×オン時間幅／（出力電圧−入力電圧）という演算を施すことにより前記マスターのコンバータの前記スイッチング素子のオフ時間幅を生成し、該オフ時間幅に基づき、もしくは前記マスターのコンバータのインバータに流れる電流を検出して前記マスターのコンバータの前記インダクタに流れる電流がゼロとなる時間を検出して前記マスターのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力するマスター側オフ時間幅生成回路と、
を有し、
また前記スレーブ側制御回路は、
前記誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するスレーブ側オン時間幅生成回路と、
前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成するスレーブ側オフ時間幅生成回路と、
を有し、
前記スレーブ側オフ時間幅生成回路は、
入力電圧、出力電圧、および、前記マスター側オン時間幅生成回路もしくは前記スレーブ側オン時間幅生成回路が生成した前記オン時間幅に基づいて、入力電圧×オン時間幅／（出力電圧−入力電圧）という演算を施すことにより前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成し、該オフ時間幅に基づき前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力する、
または前記スレーブのコンバータのインバータに流れる電流を検出して前記スレーブのコンバータの前記インダクタに流れる電流がゼロとなるときを検出して前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力する、
ことを特徴とするものである。
【００２５】
上記において前記オン位相制御回路は、
第１のコンデンサを有し、前記マスター信号の１周期の間、前記第１のコンデンサを充電または放電するマスター信号周期情報生成回路と、
前記第１のコンデンサの放電または充電完了で前記スレーブ信号の第１のタイミングを決定する第１タイミング決定回路と、
第２のコンデンサを有し、該第２のコンデンサに対し前記マスター信号周期情報生成回路が前記第１のコンデンサの充電に用いたマスター信号周期から一周期ずらして、前記第１のコンデンサと同じ動作をさせることによって、前記マスター信号周期情報生成回路により前記第１のコンデンサを充電または放電する期間の中に、前記第２のコンデンサの放電または充電で、前記スレーブ信号の第２のタイミングを決定する第２タイミング決定回路と、を有することを特徴とするものである。
【００２６】
本発明のインターリーブ制御電源装置の制御方法は、
マスターのコンバータのスイッチング素子とスレーブのコンバータのスイッチング素子を所定の位相差でそれぞれ動作させるためのマスター側制御回路とスレーブ側制御回路とを有するインターリーブ制御電源装置の制御方法であって、
前記マスター側制御回路は、
前記マスターのコンバータの前記スイッチング素子のオン及びオフを制御するマスター信号を生成し、該マスター信号のオン及びオフのタイミングで前記スイッチング素子を制御し、
前記スレーブ側制御回路は、
（イ）前記マスター信号のオンタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオンタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号として出力するとともに、前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成する、
もしくは
（ロ）前記マスター信号のオンタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオンタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号として出力するとともに、前記マスター信号のオフタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオフタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオフするタイミング信号として出力する、
もしくは
（ハ）前記マスター信号のオフタイミングを受信し、これを基に前記マスター信号に対し所定の位相差があるスレーブ信号のオフタイミング信号を生成し、前記スレーブのコンバータの前記スイッチング素子をターンオフするタイミング信号として出力するとともに、前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成する、
ことを特徴とするものである。
【００２７】
上記において前記マスター側制御回路は、
誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記マスターのコンバータの前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するとともに、入力電圧、出力電圧、および、前記オン時間幅に基づいて、オフ時間幅＝入力電圧×オン時間幅／（出力電圧−入力電圧）という演算を施すことにより前記マスターのコンバータの前記スイッチング素子のオフ時間幅を生成し、さらに、該オフ時間幅に基づき、もしくは前記マスターのコンバータのインバータに流れる電流を検出して前記マスターのコンバータの前記インダクタに流れる電流がゼロとなる時間を検出して前記マスターのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力し、
また前記スレーブ側制御回路は、
前記誤差増幅器から出力される誤差信号と基準電圧との差分に一定の係数を乗算して前記スレーブのコンバータの前記スイッチング素子のオン時間幅を生成する、もしくは固定幅のオン時間幅を生成するとともに、
入力電圧、出力電圧、および、前記マスター側もしくは前記スレーブ側で生成した前記オン時間幅に基づいて、入力電圧×オン時間幅／（出力電圧−入力電圧）という演算を施すことにより前記スレーブのコンバータの前記スイッチング素子のオフ時間幅を生成し、さらに、該オフ時間幅に基づき前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力するか、または、前記スレーブのコンバータのインバータに流れる電流を検出して前記スレーブのコンバータの前記インダクタに流れる電流がゼロとなるときを検出して前記スレーブのコンバータの前記スイッチング素子をターンオンするタイミング信号を出力する、
ことを特徴とするものである。
【００２８】
上記において前記スレーブ側制御回路は、
第１のコンデンサを有し、前記マスター信号の１周期の間、前記第１のコンデンサを充電または放電してマスター信号周期情報を生成する過程、
前記第１のコンデンサの放電または充電完了で前記スレーブ信号の第１のタイミングを決定する第１タイミング決定過程、および、
第２のコンデンサを有し、該第２のコンデンサに対し前記マスター信号周期情報を生成する過程が前記第１のコンデンサの充電に用いたマスター信号周期から一周期ずらして、前記第１のコンデンサと同じ動作をさせることによって、前記マスター信号周期情報を生成する過程により前記第１のコンデンサを充電または放電する期間の中に、前記第２のコンデンサの放電または充電で、前記スレーブ信号の第２のタイミングを決定する第２タイミング決定過程、
を含むことを特徴とするものである。
【発明の効果】
【００２９】
本発明によれば、２相臨界インターリーブ制御する場合、マスター側から180°位相がずれた信号を生成してスレーブ側に供給してスレーブ側で必要なスイッチング制御信号を生成するようにしているので、アナログインターリーブ制御方式でありながら、シンプルな構成で且つ位相調整の精度を高く維持する高力率化した電源装置を実現できる。
【００３０】
また、本発明をＮ相臨界インターリーブ制御に適用する場合、マスター側から360°×（ｋ／Ｎ）位相がずれた信号を生成してスレーブ側に供給してスレーブ側で必要なスイッチング制御信号を生成するようにしているので、アナログインターリーブ制御方式でありながら、シンプルな構成で且つ位相調整の精度を高く維持する高力率化した力率改善電源装置を実現できる。なお、ここで、ｋ＝１〜（N−1）、Nは３以上の整数。
【００３１】
また本発明のアナログインターリーブ制御方式によれば、従来方式のような、コンデンサの容量値のばらつきおよびコンパレータのオフセット電圧には無関係のものとなるため、位相調整の精度を高くすることができる。また、電流についても定電流源を用いることで位相精度を低下させないようにすることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態に係る２相臨界インターリーブPFC昇圧型コンバータの回路構成を示す図である。
【図２】図１に示した２相臨界インターリーブPFC昇圧型コンバータの動作を説明するためのタイミングチャートである。
【図３】本発明の第１の実施形態に係るオン位相制御回路の回路構成を示す図である。
【図４】図３に示したオン位相制御回路の動作を説明するタイミングチャートである。
【図５】図１に示した第１の実施形態に係る２相臨界インターリーブPFC昇圧型コンバータの別回路構成を示す図である。
【図６】本発明の第２の実施形態に係る２相臨界インターリーブPFC昇圧型コンバータの回路構成を示す図である。
【図７】図６に示した２相臨界インターリーブPFC昇圧型コンバータの動作を説明するためのタイミングチャートである。
【図８】本発明の第２の実施形態に係るオン・オフ位相制御回路の回路構成を示す図である。
【図９】図８に示したオン・オフ位相制御回路の動作を説明するタイミングチャートである。
【図１０】多相化した臨界インターリーブPFC昇圧型コンバータの回路構成の第１の実施例を示す図である。
【図１１】多相化した臨界インターリーブPFC昇圧型コンバータの回路構成の第２の実施例を示す図である。
【図１２】図１に示した第１の実施形態の変形例として、補助巻線を用いてマスター側オフ時間幅生成回路がターンオン信号を出力する回路構成を示す図である。
【図１３】図６に示した第２の実施形態の変形例として、補助巻線を用いてマスター側オフ時間幅生成回路がターンオン信号を出力する回路構成を示す図である。
【図１４】図１０に示した多相化インターリーブPFCの第１の実施例の変形例として、補助巻線を用いてマスター側オフ時間幅生成回路がターンオン信号を出力する回路構成を示す図である。
【図１５】図１１に示した多相化インターリーブPFCの第２の実施例の変形例として、補助巻線を用いてマスター側オフ時間幅生成回路がターンオン信号を出力する回路構成を示す図である。
【図１６】本発明の第４の実施形態に係る２相臨界インターリーブPFC昇圧型コンバータの回路構成を示す図である。
【図１７】図１６に示した２相臨界インターリーブPFC昇圧型コンバータの動作を説明するためのタイミングチャートである。
【図１８】図１６に示す回路構成を多相化した臨界インターリーブPFC昇圧型コンバータの回路構成を示す図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態について、詳細に説明する。
［実施形態１］
図１は、本発明の第１の実施形態に係る２相臨界インターリーブPFC（Power Factor Correction）昇圧型コンバータの回路構成を示す図である。交流電源電圧を全波整流した電圧Viを入力とし、入力電圧Viに重畳されるスイッチングノイズなどの高周波ノイズを除去するためのコンデンサC1,入力電圧Viを分圧して入力電圧Viの検出電圧である電圧Visを生成するための抵抗R1,R2、マスター側のスイッチング素子QM(1)，インダクタLM(3)，逆流防止ダイオードDM(5)、スレーブ側のスイッチング素子QS(2)，インダクタLS(4)，逆流防止ダイオードDS(6)、出力電圧Voを分圧して出力電圧Voの検出電圧である電圧Vosを生成するための抵抗R3,R4、出力電圧Voを平滑するためのコンデンサC2、マスター側のスイッチング素子QM(1)を駆動するマスター側制御回路10、およびスイッチング素子QS(2)を駆動するスレーブ側制御回路30とを備えている。また、Rloadは負荷である。図２は、図１に示した２相臨界インターリーブPFC昇圧型コンバータの動作を説明するためのタイミングチャートであり、マスター側のM_ON信号(14)の立ち上がるタイミング（後述のようにマスター信号Msw（スイッチング素子QM(1)のオン・オフを制御する信号）とM_ON信号(14)は同形になるので、これはマスター信号Mswの立ち上がるタイミングでもある）を基準にして、スレーブ信号Ssw（スイッチング素子QS(2)のオン・オフを制御する信号）の立ち上がるタイミングを決めるメカニズムを説明するものである。
【００３４】
図１に示す回路構成は、２相臨界インターリーブPFC昇圧型コンバータの回路構成になっており、マスター側制御回路10は、マスター信号Mswを元にスイッチング素子QM(1)を臨界制御し、またスレーブ側制御回路30はマスター信号Mswとは180°位相差のあるスレーブ信号Sswを元にスイッチング素子QS(2)を臨界制御するように構成されている。
【００３５】
いまマスター信号Mswを元にスイッチング素子QM(1)を臨界制御する構成について説明すると、臨界PFC昇圧型コンバータの臨界点、すなわちスイッチング素子QM(1)のターンオン・タイミング（オフ幅Toffの終了タイミング）を、スイッチング素子QM(1)のオン幅、入力電圧Vi及び出力電圧Voのそれぞれの値のもとに所定の演算を施して決定し、それに基づいて臨界制御を実現している。
【００３６】
通常、昇圧型コンバータの場合、入力電圧Viの周波数と出力電圧Voのリップル周波数はそれぞれ、せいぜい50Hz〜60Hzと100Hz〜120Hzである。また、スイッチングの周波数は100kHz前後が用いられることが多い。このことからスイッチング周波数は入力電圧Viと出力電圧Voのリップル周波数の約1000倍になるため、スイッチングの一周期において、入力電圧Viと出力電圧Voは一定と見なすことができる。スイッチングの一周期において、入力電圧Viが一定と見なし得るならば、スイッチングの一周期におけるインダクタLMの充電電流ΔIonは、以下の式（１）のように表せる。
【００３７】
ΔIon = Vi ・ Ton / L (１)
ここで、Tonはスイッチング素子QM(1)のオン幅であり、またLは上述したようにインダクタLMのインダクタンスである。そして、出力電圧Voも一定と見なし得るならば、スイッチングの一周期におけるインダクタLMの放電電流ΔIoffは、以下の式（２）のように表せる。
【００３８】
ΔIoff = ( Vo−Vi ) ・Toff / L (２)
ここで、Toffはスイッチング素子QM(1)のオフ幅でる。上述したように、昇圧型コンバータでは、出力電圧Voが入力電圧Viよりも高いという関係にあり、インダクタ電流が減少するときは、( Vo−Vi ) / Lの傾きで減少することが知られている。
【００３９】
臨界動作においては、インダクタLMの充電電流と放電電流は同じになるため、上記式(１)，(２)より、スイッチング素子QM(1)のオフ幅Toffとオン幅Tonの関係は、式（３）のように表せる。
【００４０】
Toff = Vi ・ Ton / ( Vo−Vi ) (３)
上記式（３）から、スイッチング素子QM(1)のオン幅Tonと入力電圧Viと出力電圧Voが分れば、スイッチング素子QM(1)のオフ幅Toffを求めることができる。スイッチング素子QM(1)のオフ幅Toffが分かれば臨界点を検出し、検出した臨界点でスイッチング素子のターンオンを行うことで臨界動作を実現することができる。
【００４１】
スイッチング素子QM(1)のオン幅Tonは、スイッチング素子QM(1)をPWM（Pulse Width Modulation）でスイッチング制御する場合には、誤差増幅器20の出力であるCOMP電圧(誤差信号)Vcompに比例するものになるとみなせるので、スイッチング素子QM(1)のオン幅Tonは、以下の式（４）のように表せる。なお、誤差増幅器20の出力であるCOMP電圧(誤差信号)Vcompは、出力電圧Voの検出電圧Vosと図示しない基準電圧Vofsとの差を増幅した信号である。
【００４２】
Ton = ( Vcomp−Vbias ) k (４)
ここで、k、Vbias は定数である。上記式(４)を上記式(３)に代入することにより臨界動作になるスイッチング素子QM(1)のオフ幅Toffは、以下の式（５）又は式（６）のように表せる。
【００４３】
Toff = Vi ・( Vcomp−Vbias ) k / ( Vo−Vi ) (５)
Toff = Vis ・( Vcomp−Vbias ) k / (Vos−Vis ) (６)
このように観てくると、上記式(４)より、誤差増幅器20の出力であるCOMP電圧Vcompを用いて、オン幅Tonをオン時間幅生成回路(On Period Generator )11で作ることで、スイッチング素子QM(1)のターンオフ・タイミング（オン幅Tonの終了タイミング）が分かり、そのターンオフ・タイミングでドライバ回路(Driver Circuit )12にM_OFF信号を入力する。
【００４４】
また、オン幅Tonについては、PFM（Pulse Frequency Modulation）制御に倣って、固定幅としてもよい。
また、上記式(６)より、入力電圧Viの検出電圧である電圧Visと、出力電圧Voの検出電圧である電圧Vosと、オン時間幅生成回路(On Period Generator )11により生成されるスイッチング素子QM(1)のオン幅Tonを用いて、オフ幅Toffをオフ時間幅生成回路(Off Period Generator )13で作ることで、スイッチング素子QM(1)のターンオン・タイミング(臨界点)も分かり、そのターンオン・タイミングでドライバ回路(Driver Circuit )12にM_ON信号(14)を入力する。オフ時間幅生成回路(Off Period Generator )13から出力されるM_ON信号(14)は、スイッチング素子QM(1)をオンさせてオフ幅Toffの終了タイミングを決定し(Toffの終了はTonの開始でもある）、オフ幅Toffを決めるものである。また、オン時間幅生成回路(On Period Generator )11,31から出力されるM_OFF信号,S_OFF信号は、スイッチング素子QM(1),QS(2)をオフさせてこれらのオン幅Tonの終了タイミングを決定し(Tonの終了はToffの開始でもある）、オン幅Tonを決めるものである。なお、マスター信号MswおよびM_ON信号(14)のスイッチング周期は（Ton ＋Toff）になる。そしてドライバ回路(Driver Circuit )12に入力されたM_OFF信号およびM_ON信号に基づいて、ドライバ回路(Driver Circuit )12はマスター信号Mswを生成してスイッチング素子QM(1)のゲートに入力し、スイッチング素子QM(1)をオン/オフ制御する。ここで、マスター信号Mswについてさらに説明しておくと、M_OFF信号およびM_ON信号は互いに相手の信号が終了した時点から開始し、マスター信号MswはM_OFF信号およびM_ON信号を重ね合わせたものになるから、結局マスター信号MswはM_ON信号と同じ波形になる。
【００４５】
次に、スレーブ側制御回路30について見てみると、図２に示すように、スレーブ信号Sswの立ち上がりタイミングは、マスター信号Mswの立ち上がるタイミング(M_ON信号(14)が立ち上がるタイミングでもある）を基準にして、オン位相制御回路(On Phase Controller)33で半周期だけ遅延させるようにしている。なお、オン位相制御回路33の詳細な構成は、図３および図４に示されているので、後で説明する。これにより、マスター側制御回路10は、マスター信号Mswを元にスイッチング素子QM(1)を臨界制御するのに対して、スレーブ側制御回路30はマスター信号Mswとは180°位相差のあるスレーブ信号Sswを元にスイッチング素子QS(2)を臨界制御することになる。またスレーブ信号Sswの立ち下がるタイミングは、マスター側制御回路10と同じく、スレーブ側制御回路30のオン時間幅生成回路(On Period Generator )31で決めている。
【００４６】
ここで図２のタイミングチャートに基づいて図１に示す本発明の第１の実施形態に係る２相臨界インターリーブPFC昇圧型コンバータの動作を説明する。なお、図２の説明では、図３，図４の説明を先取りしているところがあるが、図１にないところは図３，図４を参考にされたい。図２に示すように、
(１)周期T1で、コンデンサCaはバイアス電圧Vbiasを初期値として充電電流Icで充電され、コンデンサCaの両端電圧VCaは周期T1の終わりまで直線的に増加する。コンデンサCaの最終両端電圧VCaがマスター信号Msw信号の周期情報を与える。
(２)周期T2の立ち上がるタイミングで、コンデンサCaは充電電流Icの２倍の放電電流Idで放電し始める。コンデンサCaの両端電圧VCaがバイアス電圧Vbiasに戻るタイミングが、スレーブ側の信号Sswaの立ち上がるタイミングになる。こうすることによって、周期T2において、マスター信号Mswに対して、スレーブ側の信号Sswaは周期T1の半分だけ遅延することになる。この周期T2においては、臨界PFCの周期が変わることになるが、隣周期の差は微小なので（T1 ≒ T2）、マスター信号Mswとスレーブ側の信号Sswaの位相差は180°前後であるとみなして良い。
(３)また、周期T2では、コンデンサCbがバイアス電圧Vbiasを初期値として充電電流Icで充電され、コンデンサCbの両端電圧VCbは周期T2の終わりまで直線的に増加する。コンデンサCbの最終両端電圧VCbがマスター信号Msw信号の周期情報を与える。
(４)周期T3の立ち上がりタイミングで、コンデンサCbは充電電流Icの２倍の放電電流Idで放電し始める。コンデンサCbの両端電圧VCbがバイアス電圧Vbiasに戻るタイミングが、スレーブ側の信号Sswbの立ち上がるタイミングになる。こうすることによって、周期T3において、マスター信号Mswに対して、スレーブ側の信号Sswbは周期T2の半分だけ遅延することになる。
(５)スレーブ信号Sswaとスレーブ信号Sswbとで論理和(ＯＲ論理)をとると、マスター信号Mswとインターリーブするスレーブ信号Sswを得ることができる。なお、スレーブ信号Sswが立下るタイミングは、上記のようにスレーブ側制御回路30のオン時間幅生成回路(On Period Generator )31で決めている。
【００４７】
以上のことから、本発明の第１の実施形態に係る２相臨界インターリーブPFC昇圧型コンバータは、マスター信号Mswのオンタイミングを基準にして、スレーブ信号Sswのオン及びオフのタイミングを生成するアナログ方式のインターリーブ制御方式を実現できる。マスター信号Mswの周期情報がコンデンサCａの充電電圧で与えられ、スレーブ信号Sswの次の周期のオン及びオフのタイミングa(Swa)は、コンデンサCａの放電完了タイミングからオンは直接、オフは間接的に決められる。そして、必要な位相差に応じて、コンデンサCａの放電電流の値と充電電流の値の比を設定する。具体的には、以下に示す式（７）を参照されたい。
【００４８】
またコンデンサCｂを用いて、コンデンサCａに対して一周期ずらして、コンデンサCａと同じ動作をさせることによって、コンデンサCａの充電期間の中に、コンデンサCｂの放電完了タイミングから、スレーブ信号Sswのオン及びオフのタイミングｂ(Swb)を直接（オン）及び間接的（オフ）に決めることができる。
【００４９】
そして、タイミングａ(Swa)とタイミングｂ(Swb)とで論理和(ＯＲ論理)をとることで、マスター信号Mswに対し所定の位相差があるスレーブ信号Sswのオン及びオフのタイミング信号を得ることができる。
【００５０】
２相の臨界インターリーブコンバータにおいて、コンデンサの放電電流Idと充電電流Icの関係は、
Id ＝２・Ic                （７）
とすれば良い。
【００５１】
また後述するが、この思想を敷衍させることで、一般に、N相の臨界インターリーブPFC昇圧型コンバータでは、マスター側制御回路とN-1相のスレーブ側制御回路とが存在することになるため、k相目のスレーブ側制御回路に関して、当該k相目のコンデンサの放電電流Id_kと各相共通の値を有する充電電流Icの関係は、
Id_k ＝ （N/k）・Ic        （８）
とすれば良い。ここで、k ＝１〜(N-1)、Nは３以上の整数、と置くことができる。
【００５２】
図３は、本発明の第１の実施形態に係るオン位相制御回路( ON Phase Controller)の回路構成を示す図である。また図４は、図３に示したオン位相制御回路の動作を説明するタイミングチャートである。
【００５３】
図３および図４を用いて本発明の第１の実施形態に係るオン位相制御回路の動作を説明する。図３に示すようにマスター信号M_ON14がトグル型フリップフロップ(T-FF)41のクロック入力端子Ｔに入力されていて、図４のタイミングチャートに示すように、マスター側の信号M_ON14が最初に立ち上がると、T-FF41のQ出力(Q_M)がハイレベルとなる。これによりスイッチSa1(42)がON(導通)するため、T-FF41のQ出力(Q_M)がハイレベルとなっている当該周期の間、コンデンサCa43は充電電流Icで充電される。なお、このときスイッチSa2(45)はOFF(非導通)となっている。次の周期におけるマスター側の信号M_ON14の立ち上がりで、T-FF41は反転して、今度はT-FF41のQバー出力(QB_M)がハイレベルとなり、これがリセット-セット型フリップフロップ(RS-FF)46のセット端子Sに入力される。なお、リセット-セット型フリップフロップRS-FF46はリセット優先のフリップフロップである。そのため、RS-FF46のQ出力端がハイレベルとなり、スイッチSa2(45)がON(導通)する。また、スイッチSa1(42)はOFF(遮断)される。すると放電電流Idが流れて、コンデンサCa43に充電された電荷は充電電流Icの２倍の電流で放電されるため、コンデンサCa43の両端電圧VCaは急速に低下する。すなわち、マスター側の信号M_ONの半周期で放電は完了することになる。コンパレータ44は、コンデンサCa43の両端電圧VCaがバイアス電圧Vbias以下になったことを検出して、コンパレータ44の出力(Sa_ON)をハイレベルにする。この信号は、ＯＲ回路40を介してスレーブ信号S_ONとして出力されるとともにRS-FF46のリセット端子Rに入力される。そのため、RS-FF46はリセットされ、そのQ出力端はローレベルになり、スイッチSa2(45)がOFF(非導通)となり、放電電流Idの流れを遮断する。
【００５４】
また図３の下半部に示す構成では、上記とは逆の動作をする。つまり、マスター側の信号M_ON14が最初に立ち上がる時点で、T-FF41のQB出力(QB_M)がローレベルとなる。そのため、スイッチSb1(52)はOFF(非導通)にされる。一方、T-FF41のQB出力(QB_M)はハイレベルであり、この信号がRS-FF56のセット端子Sに入力されるため、RS-FF56はセットされる。なお、リセット-セット型フリップフロップRS-FF56もリセット優先のフリップフロップである。つまりRS-FF56のQ出力端はハイレベルとなり、スイッチSb2(55)がON(導通)する。そのため、コンデンサCb53に充電された電荷は放電電流Idで放電する。この放電電流Idは充電電流Icの２倍に設定されているため、マスター側の信号M_ONの半周期で放電を完了する。コンパレータ54は、コンデンサCb53の両端電圧VCbがバイアス電圧Vbiasになったことを検出し、コンパレータ54の出力(Sb_ON)をハイレベルにする。このSb_ON信号は、ＯＲ回路40を介してスレーブ側の信号S_ONとして出力されるとともにRS-FF56のリセット端子Rにも入力されるため、RS-FF46はリセットされる。RS-FF46がリセットされると、そのQ出力端はローレベルになり、スイッチSb2(55)をOFF(非導通)とするため、放電電流Idの流れを遮断する。そして、次にマスター側の信号M_ON14が立ち上がると、T-FF41のQB出力(QB_M)がハイレベルとなる。これによりスイッチSb1(52)がON(導通)して、充電電流Icが流れ、充電電流IcでコンデンサCb53の充電を開始する。
【００５５】
図５は、図１に示した第１の実施形態に係る２相臨界インターリーブPFC（Power Factor Correction）昇圧型コンバータの別回路構成を示す図である。図５では、図１に示すスレーブ制御回路30におけるオン位相制御回路33に代えてオフ位相制御回路34と、新たにオフ時間幅生成回路35とを設けている。こうすることによりスレーブ制御回路30で独自にオン幅Tonを計算し、このオン幅Tonを用いてオフ幅Toffを生成することができる。また図５に代わる別の回路構成として、図示はしていないが、オン幅Tonの情報をマスター側のオン時間幅生成回路11から得て、この情報を用いてオフ幅Toffを生成することも可能である。
【００５６】
図１２は、図１に示した第１の実施形態の変形例として、補助巻線を用いてマスター側オフ時間幅生成回路がターンオン信号を出力する回路構成を示す図である。すなわち図１２では、インダクタLM(３)を主巻線LM1と補助巻線LM2とで構成してマスターのコンバータのインバータLM(３)に流れる電流を検出するようにしている。そしてマスター側オフ時間幅生成回路(Off Period Generator)16は、補助巻線LM2を通してマスターのコンバータのインダクタLM(３)に流れる電流がゼロとなるときを検出してターンオン信号M_ON14を生成する。つまりマスター側オフ時間幅生成回路16は磁気結合された補助巻線LM2を通して主巻線LM1に流れるインダクタ電流IMがゼロとなるときを検出してターンオン信号M_ON14を生成し、マスターのコンバータのスイッチング素子QM(1)をターンオンするタイミング信号として出力する。それ以外は、図１に示した第１の実施形態の構成と変わりないのでその説明を省略する。
【００５７】
このように本発明の第１の実施形態に係る２相臨界インターリーブPFC昇圧型コンバータは、マスター信号Mswのオンタイミングを基準にしてそれぞれスレーブ信号Sswのオン及びオフのタイミングを生成することで、シンプルなアナログインターリーブ制御方式を実現することが可能となり、構成がシンプルにして位相調整の精度を高く維持できる高力率化した力率改善電源装置を提供することができる。また本インターリーブ制御方式は、従来方式のような、コンデンサの容量値のばらつきおよびコンパレータのオフセット電圧には無関係のものとなるため、位相調整の精度を高くすることができ、さらに、電流についても定電流源を用いているので位相精度を低下させないようにすることができる。
［実施形態２］
図６は、本発明の第２の実施形態に係る２相臨界インターリーブPFC（Power Factor Correction）昇圧型コンバータの回路構成を示す図である。図１に示す第１の実施形態がマスター信号Mswのオンタイミングのみを遅延させたのに対し、第２の実施形態では、マスター信号Mswのオンとオフのタイミングを基準にして、オン・オフ位相制御回路でそれぞれ半周期だけ遅延させてスレーブ信号Sswのオンとオフのタイミングを決めるようにしている。なお、マスター信号MswがM_ON信号と同じ波形になるのは第１の実施形態と同様である。図７は、図６に示した２相臨界インターリーブPFC昇圧型コンバータの動作を説明するためのタイミングチャートである。
【００５８】
図６に示す回路構成は、図１と同様、２相臨界インターリーブPFC昇圧型コンバータの構成になっており、マスター側制御回路10は、マスター信号Mswを元にスイッチング素子QM(1)を臨界制御し、またスレーブ側制御回路310はマスター信号Mswとは180°位相差のあるスレーブ信号Sswを元にスイッチング素子QS(2)を臨界制御するように構成されている。
【００５９】
いまマスター信号Mswを元にスイッチング素子QM(1)を臨界制御する構成について説明すると、図１と同様、臨界PFC昇圧型コンバータの臨界点、すなわちスイッチング素子QM(1)のターンオン・タイミングを、スイッチング素子QM(1)のオン幅、入力電圧Vi及び出力電圧Voのそれぞれの値のもとに所定の演算を施して決定し、それに基づいて臨界制御を実現している。
【００６０】
そして図６が、図１の構成と異なるところは、スレーブ側制御回路310に図１の構成には存在するオン時間幅生成回路(On Period Generator )31が無く、代わってオン・オフ位相制御回路(On & OFF Phase Controller)340を備え、このオン・オフ位相制御回路340の出力S_ON,S_OFFをドライブ回路(Driver Circuit)320に入力している。またオン・オフ位相制御回路340の入力には、図１の構成で示したマスター信号M_ON14の外、図１の構成では、ドライブ回路(Driver Circuit)12だけに入力していたオン時間幅生成回路( On Period Generator )11の出力M_OFF15を入力している。なお、オン・オフ位相制御回路340の詳細な構成は、図８，図９に示されているので後で説明する。
【００６１】
図７を用いて図６に示した本発明の第２の実施形態に係る２相臨界インターリーブPFC昇圧型コンバータの動作を説明する。なお、図７の説明では、図８，図９の説明を先取りしているところがあるが、図６にないところは図８，図９を参考にされたい。図７に示すように、
(１)周期T1におけるマスター信号Msw信号の立ち上がるタイミングで、第１のコンデンサCa_ONはバイアス電圧Vbiasを初期値とする充電電流Icによる充電を開始し、第１のコンデンサCa_ONの両端電圧VCa_ONは周期T1の終わりまで直線的に増加する。コンデンサCa_ONの最終両端電圧VCa_ONがマスター信号Msw信号の周期情報を与える。なお、マスター信号MswのＨ（ハイレベル）でM_ON信号がアクティブ（スイッチング素子QM(1)をオンさせる状態）であることを示し、マスター信号MswのＬ（ローレベル）でM_OFF信号がアクティブ（スイッチング素子QM(1)をオフさせる状態）であることを示す。また、周期T1におけるM_OFF信号(マスター信号Msw＝Ｌ)の開始タイミングで、第２のコンデンサCa_OFFはバイアス電圧Vbiasを初期値とする充電電流Icによる充電を開始し、第２のコンデンサCa_OFFの両端電圧VCa_OFFは周期T2におけるM_OFF信号の開始タイミングまで直線的に増加する。コンデンサCa_OFFの最終両端電圧VCa_OFFがマスター信号Msw信号の周期情報を与える。
(２)周期T2におけるマスター信号Msw信号の立ち上がるタイミングで、第１のコンデンサCa_ONは充電電流Icの２倍の放電電流Idで放電を開始する。第１のコンデンサCa_ONの両端電圧VCa_ONがバイアス電圧Vbiasに戻るタイミングは、スレーブ側の信号Sa_ONの立ち上がるタイミングになる。こうすることによって、周期T2において、マスター信号Mswの立ち上がりに対して、スレーブ信号Sa_ONの立ち上がりは周期T2の半分だけ遅延することになる。この周期T2においては、臨界PFCの周期が変わることになるが、隣周期の差は微小なので（T1 ≒ T2）、マスター信号Mswとスレーブ信号Sa_ONの立ち上がりの位相差は180°前後であるとみなして良い。
【００６２】
また周期T2におけるマスター信号M_OFF信号の開始タイミングで、第２のコンデンサCa_OFFは充電電流Icの２倍の放電電流Idで放電を開始する。第２のコンデンサCa_OFFの両端電圧VCa_OFFがバイアス電圧Vbiasに戻るタイミングは、スレーブ側の信号Sa_ONの立ち下がるタイミングになる。上記と同様に、マスター信号Mswとスレーブ信号Sa_ONの立ち下がりの位相差は180°前後であるとみなして良い。
(３)また周期T2におけるマスター信号Msw信号の立ち上がるタイミングで、第３のコンデンサCb_ONがバイアス電圧Vbiasを初期値とする充電電流Icによる充電を開始し、第３のコンデンサCb_ONの両端電圧VCb_ONは、周期T2の終わりまで直線的に増加する。コンデンサCb_ONの最終両端電圧VCb_ONがマスター信号Msw信号の周期情報を与える。また、周期T2におけるM_OFF信号の開始タイミングで、第４のコンデンサCb_OFFはバイアス電圧Vbiasを初期値とする充電電流Icによる充電を開始し、第４のコンデンサCb_OFFの両端電圧VCb_OFFは、周期T3におけるM_OFF信号の開始タイミングまで直線的に増加する。コンデンサCb_OFFの最終両端電圧VCb_OFFがマスター信号Msw信号の周期情報を与える。
(４)そして周期T3におけるマスター信号Mswの立ち上がるタイミングで、第３のコンデンサCb_ONは充電電流Icの２倍の放電電流Idで放電を開始する。第３のコンデンサCb_ONの両端電圧VCb_ONがバイアス電圧Vbiasに戻るタイミングは、スレーブ側の信号Sb_ONの立ち上がるタイミングになる。こうすることによって、周期T3において、マスター信号Mswの立ち上がりに対して、スレーブ信号Sb_ONの立ち上がりは周期T3の半分だけ遅延することになる。この周期T3においては、臨界PFCの周期が変わることになるが、隣周期の差は微小なので（T2 ≒ T3）、マスター信号Mswとスレーブ信号Sb_ONの立ち上がりの位相差は180°前後であるとみなして良い。
【００６３】
また周期T3におけるマスター信号M_OFF信号の開始タイミングで、第４のコンデンサCb_OFFは充電電流Icの２倍の放電電流Idで放電を開始する。第４のコンデンサCb_OFFの両端電圧VCb_OFFがバイアス電圧Vbiasに戻るタイミングは、スレーブ側の信号Sb_ONの立ち下がるタイミング(Sb_ON(ローレベル))になる。上記と同様に、マスター信号Mswとスレーブ信号Sb_ONの立ち下がりの位相差は180°前後であるとみなして良い。
(５)スレーブ信号Sa_ONとスレーブ信号Sb_ONとで論理和(ＯＲ論理)をとると、マスター信号Msw=M_ON14とインターリーブするスレーブ信号Ssw=S_ONを得ることができる。なお、スレーブ信号SswのＨ（ハイレベル）でS_ON信号がアクティブ（スイッチング素子QS(2)をオンさせる状態）であることを示し、スレーブ信号SswのＬ（ローレベル）でS_OFF信号がアクティブ（スイッチング素子QM(1)をオフさせる状態）であることを示す。さらに、マスター信号Mswと同様に、スレーブ信号Sswはスイッチング素子QS(2)をオンさせる信号であるS_ON信号と同じ波形になる。
【００６４】
以上のことから、本発明の第２の実施形態に係る２相臨界インターリーブPFC昇圧型コンバータは、マスター信号Mswのオン及びオフのタイミングを基準にして、スレーブ信号Sswのオン及びオフのタイミングを生成するアナログ方式のインターリーブ制御方式を実現できる。マスター信号Mswの周期情報が、第１および第２のコンデンサCａ_ON及びCａ_OFFの充電電圧で与えられ、またスレーブ信号Sswのオン及びオフのタイミングa(Sa_ON)は、第１および第２のコンデンサCａ_ON及びCａ_OFFの放電完了で決められる。そして、必要な位相差に応じて、第１のコンデンサCａ_ON及びCａ_OFFの放電電流の値と充電電流の値の比を設定する。具体的には、上記した式（７），（８）を参照されたい。
【００６５】
また第３及び第４のコンデンサCｂ_ON及びCb_OFFを用いて、第１及び第２のコンデンサCａ_ON及びCａ_OFFに対して一周期ずらして、第１及び第２のコンデンサCａ_ON及びCａ_OFFと同じ動作をさせることによって、第１及び第２のコンデンサCａ_ON及びCａ_OFFの充電期間の間に、第３および第４のコンデンサCｂ_ON及びCb_OFFの放電で、スレーブ信号Sswのオン及びオフのタイミングｂ(Sb_ON)を決めることができる。
【００６６】
上記したタイミングａ(Sa_ON)とタイミングｂ(Sb_ON)とで論理和(ＯＲ論理)をとることで、マスター信号Mswに対し所定の位相差があるスレーブ信号Sswのオン及びオフのタイミング信号を得ることができる。
【００６７】
図８は、本発明の第２の実施形態に係るオン・オフ位相制御回路(On & OFF Phase Controller)の回路構成を示す図である。また図９は、図８に示したオン・オフ位相制御回路の動作を説明するタイミングチャートである。
【００６８】
図８および図９を用いて本発明の第２の実施形態に係るオン・オフ位相制御回路の動作を説明すると、本発明の第２の実施形態に係るオン・オフ位相制御回路340は、図７でも説明したように、スレーブ信号Sswにおけるタイミングａ(Sa_ON)を生成するための第１のコンデンサCa_ON、第２のコンデンサCa_OFFを含み、またスレーブ信号Sswにおけるタイミングｂ(Sb_ON)を生成するための第３のコンデンサCb_ON、第４のコンデンサCb_OFFを含んで構成される。これらのコンデンサにおける充放電の動作を図８および図９に基づいて説明する。
【００６９】
マスター側の信号M_ON(=Msw)を受けるトグル型フリップフロップ(T-FF)141と、インバータ401によりマスター側の信号M_ONを反転した信号M_INVを受けるトグル型フリップフロップ(T-FF)241が設けられている。T-FF141がマスター側の信号M_ONの立ち上がりを受けると、T-FF141のQ出力端はQ_ON信号＝Ｈを出力する。Q_ON信号は、第１のコンデンサCa_ON143に対し充電電流Ｉcの供給を可能とするスイッチSa1_ON142のオン/オフを制御する信号として入力される（Q_ON信号＝ＨでスイッチSa1_ON142がオンする。）。またQ_ON信号は、リセット優先のリセット-セット型フリップフロップ(RS-FF)156のセット入力端子Sに入力される。RS-FF156は、第３のコンデンサCb_ON153の放電電流Idの供給を可能とするスイッチSb2_ON155のオン/オフを制御するものである。
【００７０】
また次にT-FF141がマスター信号側のM_ONを受けると、T-FF141のQバー出力端はQB_ON信号＝Ｈを出力する。QB_ON信号は、リセット優先のリセット-セット型フリップフロップ(RS-FF)146のセット入力端子Sに入力される。RS-FF146は、第１のコンデンサCa_ON143の放電電流Idの供給を可能とするスイッチSa2_ON145のオン/オフを制御するものである。またQB_ON信号は、第３のコンデンサCb_ON153に対し充電電流Ｉcの供給を可能とするスイッチSb1_ON152のオン/オフを制御する信号として入力される（QB_ON信号＝ＨでスイッチSb1_ON152がオンする。）。
【００７１】
一方、T-FF241がマスター側の信号M_ONの反転信号M_INVの立ち上がりを受けると、T-FF241のQ出力端は、Q_OFF信号＝Ｈを出力する。Q_OFF信号は、第２のコンデンサCa_OFF243に対して充電電流Ｉcの供給を可能とするスイッチSa1_OFF242のオン/オフを制御する信号として入力される（Q_OFF信号＝ＨでスイッチSa1_OFF242がオンする。）。またQ_OFF信号は、第４のコンデンサCb_OFF253の放電電流Idの供給を可能とするスイッチSb2_OFF255のオン/オフを制御するリセット優先のリセット-セット型フリップフロップ(RS-FF)256のセット入力端子Sに入力される。
【００７２】
また次にT-FF241がマスター側の信号M_ONの反転信号M_INVの立ち上がりを受けると、T-FF241のQバー出力端は、QB_OFF信号＝Ｈを出力する。QB_OFF信号は、リセット優先のリセット-セット型フリップフロップ(RS-FF246)のセット入力端子Sに入力される。RS-FF246は、第２のコンデンサCa_OFF243の放電電流Idの供給を可能とするスイッチSa2_OFF245のオン/オフを制御するものである。またQB_OFF信号は、第４のコンデンサCb_OFF253に対して充電電流Ｉcの供給を可能とするスイッチSb1_OFF252のオン/オフを制御する信号として入力される（QB_OFF信号＝ＨでスイッチSb1_OFF252がオンする。）。
【００７３】
マスター側の信号M_ONを受けるT-FF141のQ出力端から出力されるQ_ON信号がハイレベルであるとき、Q_ON信号が入力されるスイッチSa1_ON142がオンする。すると、充電電流Ｉcが流れて第１のコンデンサCa_ON143は充電を開始する。充電が開始されると、図９(ａ)に示すように第１のコンデンサCa_ON143の両端電圧VCa_ONは当該周期において直線的に増加する。そして次の周期の立ち上がりで放電を開始し、その周期の略半分（周期が変化しなければ正確に半分）の間に放電を完了する。つまり、次の周期の立ち上がりでT-FF141のQバー出力端から出力されるQB_ON信号がハイレベルとなると、当該QB_ON信号がRS-FF146のセット入力端子Sに入力されることで、RS-FF146のQ出力端がハイレベルとなる。するとスイッチSa2_ON145がオンし、第１のコンデンサCa_ON143に蓄積された電荷を充電電流Icの２倍に設定された放電電流Idで放電する。そのため、第１のコンデンサCa_ON143の両端電圧VCa_ONは、当該周期の略半分（周期が変化しなければ正確に半分）の間に放電を完了してバイアス電圧Vbiasに等しくなる。第１のコンパレータ144は、第１のコンデンサCa_ON143の両端電圧VCa_ONがバイアス電圧Vbiasに等しくなったことを検出して、ハイレベルの信号Sa_ONを出力する。そしてハイレベルの信号Sa_ONをリセット-セット型フリップフロップ(RS-FF)402のセット入力端子Sに入力する。そのためRS-FF402の出力端Qからハイレベルの信号Saが出力され、ＯＲ回路404を介してスレーブ信号S_ON(=Ssw)として出力される。また、ハイレベルの信号Sa_ONがRS-FF146のリセット入力端子Rにも入力されるため、RS-FF146のQ出力端子はローレベルになり、スイッチSa2_ON145をオフ(非導通)にする。そのため放電電流Idの流れを遮断し、次の周期で第１のコンデンサCa_ON143の充電が始まるまでCa_ON143の両端電圧VCa_ONをバイアス電圧Vbiasに保つことになる。これを繰り返してスレーブ側の信号S_ONを定める信号Saの立ち上がりタイミングを得る。
【００７４】
次にマスター側の信号M_ONの反転信号M_INVを受けるT-FF241のQ出力端から出力されるQ_OFF信号がハイレベルであるとき、ハイレベルのQ_OFFの信号が入力されたスイッチSa1_OFF242がオンする。すると、充電電流Ｉcが流れて第２のコンデンサCa_OFF243は充電を開始する。充電が開始されると、図９(ａ)に示すように第２のコンデンサCa_OFF243の両端電圧VCa_OFFは、その周期において直線的に増加する。そして次の周期の立ち上がりで放電を開始し、当該周期の略半分（周期が変化しなければ正確に半分）の間に放電を完了する。つまり、次の周期の立ち上がりでT-FF241のQバー出力端から出力されるQB_OFF信号がハイレベルとなり、当該QB_OFF信号がRS-FF246のセット入力端子Sに入力されることで、RS-FF246のQ出力端がハイレベルとなる。そのため、スイッチSa2_OFF245がオンし、第２のコンデンサCa_OFF243に蓄積された電荷を充電電流Icの２倍に設定された放電電流Idで放電する。つまり第２のコンデンサCa_OFF243の両端電圧VCa_OFFは、当該周期の略半分（周期が変化しなければ正確に半分）の間に放電を完了して、バイアス電圧Vbiasに等しくなる。第２のコンパレータ244は、第２のコンデンサCa_OFF243の両端電圧VCa_OFFがバイアス電圧Vbiasに等しくなったことを検出して、ハイレベルの信号Sa_OFFを出力する。そしてハイレベルの信号Sa_OFFをRS-FF402のリセット入力端子Rに入力する。そのためRS-FF402の出力端Qからハイレベルの信号Saの出力が遮断され（信号Saの出力がローレベルとなり）、ＯＲ回路404の出力である信号S_ONもローレベルとなる。また、ハイレベルの信号Sa_OFFがRS-FF246のリセット入力端子Rに入力されるため、RS-FF246のQ出力端子をローレベルにする。そのためスイッチSa2_OFF245をオフして放電電流Idの流れを遮断し、次の周期で第２のコンデンサCa_OFF243の充電が始まるまでCa_OFF243の両端電圧VCa_OFFをバイアス電圧Vbiasに保つことになる。これを繰り返してスレーブ側の信号S_ONを定める信号Saの立ち下がりタイミングを得る。
【００７５】
以上までが、スレーブ側の信号S=ON(=Ssw)におけるオン及びオフのタイミングａ(Sa_ON)を生成する第１のコンデンサCa_ON、第２のコンデンサCa_OFFの充放電の動作説明である。
【００７６】
次に、スレーブ側の信号S_ONにおけるオン及びオフのタイミングｂ(Sb_ON)を生成する第３のコンデンサCb_ON、第４のコンデンサCb_OFFの充放電の動作を説明する。
マスター信号側のM_ON(=Msw)を受けるT-FF141のQバー出力端から出力されるQB_ON信号がハイレベルであるとき、QB_ON信号が入力されるスイッチSb1_ON152がオンする。すると、充電電流Ｉcが流れて第３のコンデンサCb_ON153は充電を開始する。充電が開始されると、図９(ｂ)に示すように第３のコンデンサCb_ON153の両端電圧VCb_ONは当該周期において直線的に増加する。そして次の周期の立ち上がりで放電を開始し、その周期の略半分（周期が変化しなければ正確に半分）の間に放電を完了する。つまり、次の周期の立ち上がりでT-FF141のQ出力端から出力されるQ_ON信号がハイレベルとなり、当該Q_ON信号がRS-FF156のセット入力端子Sに入力されることで、RS-FF156のQ出力がハイレベルとなる。そのためスイッチSb2_ON155がオンし、第３のコンデンサCb_ON153に蓄積された電荷を充電電流Icの２倍に設定された放電電流Idで放電する。つまり第３のコンデンサCb_ON153の両端電圧VCb_ONは、当該周期の略半分（周期が変化しなければ正確に半分）の間に放電を完了して、バイアス電圧Vbiasに等しくなる。第３のコンパレータ154は、第３のコンデンサCb_ON153の両端電圧VCb_ONがバイアス電圧Vbiasに等しくなったことを検出して、ハイレベルの信号Sb_ONを出力する。ハイレベルの信号Sb_ONがリセット-セット型フリップフロップ(RS-FF)403のセット入力端子Sに入力するためRS-FF403の出力端Qからハイレベルの信号Sbが出力され、ＯＲ回路404を介してスレーブ側の信号S_ON(=Ssw)として出力される。また、ハイレベルの信号Sb_ONがRS-FF156のリセット入力端子Rに入力されるため、RS-FF156のQ出力端子はローレベルになる。そのためスイッチSb2_ON145をオフして放電電流Idの流れを遮断し、次の周期で第３のコンデンサCb_ON153の充電が始まるまでCb_ON153の両端電圧VCa_ONをバイアス電圧Vbiasに保つことになる。これを繰り返してスレーブ側の信号S_ONを定める信号Sbの立ち上がりタイミングを得る。
【００７７】
次にマスター側の信号M_ONの反転信号M_INVを受けるT-FF241のQバー出力端から出力されるQB_OFF信号がハイレベルであるとき、ハイレベルのQB_OFFの信号が入力してスイッチSb1_OFF252がオンする。すると、充電電流Ｉcが流れて第４のコンデンサCb_OFF253は充電を開始する。充電が開始されると、図９(ｂ)に示すように第４のコンデンサCb_OFF253の両端電圧VCb_OFFは、その周期において直線的に増加する。そして次の周期の立ち上がりで放電を開始し、当該周期の略半分（周期が変化しなければ正確に半分）の間に放電を完了する。つまり、次の周期の立ち上がりでT-FF241のQ出力端から出力されるQ_OFF信号がハイレベルとなり、当該Q_OFF信号がRS-FF256のセット入力端子Sに入力されることで、RS-FF256のQ出力端がハイレベルとなる。そのためスイッチSb2_OFF255がオンし、第４のコンデンサCb_OFF253に蓄積された電荷を充電電流Icの２倍に設定された放電電流Idで放電する。つまり第４のコンデンサCb_OFF253の両端電圧VCb_OFFは、当該周期の略半分（周期が変化しなければ正確に半分）の間に放電を完了するため、バイアス電圧Vbiasに等しくなる。第４のコンパレータ254は、第４のコンデンサCb_OFF253の両端電圧VCb_OFFがバイアス電圧Vbiasに等しくなったことを検出して、ハイレベルの信号Sb_OFFを出力する。ハイレベルの信号Sb_OFFはRS-FF403のリセット入力端子Rに入力される。そのためRS-FF403の出力端Qはローレベルとなり、その結果、信号Sbもローレベルになる。そのためＯＲ回路404の出力である信号S_ONもローレベルとなる。また、ハイレベルの信号Sb_OFFがRS-FF256のリセット入力端子Rに入力される。そのため、RS-FF256のQ出力端子はローレベルになり、スイッチSb2_OFF255をオフする。そのため、放電電流Idが流れなくなり、次の周期で第４のコンデンサCb_OFF253の充電が始まるまでCb_OFF253の両端電圧VCb_OFFをバイアス電圧Vbiasに保つことになる。これを繰り返してスレーブ側の信号S_ONを定める信号Sbの立ち下がりタイミングを得る。
【００７８】
以上までが、スレーブ側の信号S_ON(=Ssw)におけるオン及びオフのタイミングb(Sb_ON)を生成する第３のコンデンサCb_ON、第４のコンデンサCb_OFFの充放電の動作説明である。
【００７９】
以上の説明における第１のコンデンサCa_ON143および第３のコンデンサCb_ON153の動作を図９(ａ)および図９(ｂ)で振り返ってみると、第３のコンデンサCb_ON153は、第１のコンデンサCa_ON143に対して一周期ずれて、第１のコンデンサCa_ON143と同じ動作をしているのが分かる。また、第１のコンデンサCa_ON143の充電期間の間に、第３のコンデンサCb_ON153の放電が行われて、スレーブ側の信号S_ONのオン及びオフのタイミングSb_ONを決めているのも分かる。
【００８０】
このようにして得られたスレーブ側の信号S_ONのオン及びオフのそれぞれの期間において、図９(ｃ)に示すように、上記したタイミングａ(Sa_ON)とタイミングｂ(Sb_ON)とで論理和(ＯＲ論理)をとることで、マスター側の信号M_ONと所定の位相差があるスレーブ側の信号S_ONのオン及びオフのタイミング信号を得ることができる。
【００８１】
図８に示すオン・オフ位相制御回路では、回路ブロック340a,340bの出力信号をRS-FF402に入力して信号Saを生成するとともに、回路ブロック340c,340dの出力信号をRS-FF403に入力して信号Sbを生成し、次に信号Saと信号Sbの論理和をとって信号S_ONを生成するという構成を示したが、これ以外の構成でも信号S_ONを生成することができる。これについて以下説明する。なお、図示は省略する。
【００８２】
回路ブロック340a,340cは１周期毎に交代でマスター側の信号M_ON(=Msw)のオンタイミング（立ち上がるタイミング）を半周期ずらしてスレーブが側の信号S_ON(=Ssw)のオンタイミング（立ち上がるタイミング）を得る回路であり、両者をあわせてオン位相制御回路ということができる。同様に、回路ブロック340b,340dは１周期毎に交代でマスター側の信号M_ON(=Msw)のオンタイミング（立ち上がるタイミング）を半周期ずらしてスレーブが側の信号S_ON(=Ssw)のオフタイミング（立ち下がるタイミング）を得る回路であり、両者をあわせてオフ位相制御回路ということができる。
【００８３】
すなわち、オン位相制御回路を構成する回路ブロック340a,340cの出力であるSa_ONとSb_ONを例えば論理ゲートであるＯＲ回路で論理和をとることにより、信号S_ONの立ち上がりタイミングを指示する信号S_RISEを得ることができる。同様に、オフ位相制御回路を構成する回路ブロック340b,340dの出力であるSa_OFFとSb_OFFを例えば論理ゲートであるＯＲ回路で論理和をとることにより、信号S_ONの立ち下がりタイミングを指示する信号S_FALL得ることができる。そして、信号S_RISEと信号S_FALLをそれぞれリセット-セット型フリップフロップのセット端子とリセット端子に入力すれば、当該リセット-セット型フリップフロップのＱ出力端子より信号S_ONを得ることができる。
【００８４】
図１３は、図６に示した第２の実施形態の変形例として、補助巻線を用いてマスター側オフ時間幅生成回路がターンオン信号を出力する回路構成を示す図である。すなわち図１３では、インダクタLM(３)を主巻線LM1と補助巻線LM2とで構成してマスターのコンバータのインバータLM(３)に流れる電流を検出するようにしている。そしてマスター側オフ時間幅生成回路(Off Period Generator)16は、補助巻線LM2を通してマスターのコンバータのインダクタLM(３)に流れる電流がゼロとなるときを検出してターンオン信号M_ON14を生成する。つまりマスター側オフ時間幅生成回路16は磁気結合された補助巻線LM2を通して主巻線LM1に流れるインダクタ電流IMがゼロとなるときを検出してターンオン信号M_ON14を生成し、マスターのコンバータのスイッチング素子QM(1)をターンオンするタイミング信号として出力する。それ以外は、図６に示した第２の実施形態の構成と変わりないのでその説明を省略する。
［実施形態３］
図１０は、多相化した臨界インターリーブPFC昇圧型コンバータの回路構成の第１の実施例を示す図である。図１０は、図１に示した臨界インターリーブPFC昇圧型コンバータの回路構成を３相以上に多相化したものである。図１０において、マスター側制御回路10に対して、複数のスレーブ側制御回路301,・・・,30m(mは２以上の整数)が設けられている。スレーブ側制御回路301,・・・,30mの構成は図１に示したスレーブ側制御回路30の構成と同じであるので、ここでは詳細説明を省略する。
【００８５】
また図１１は、多相化した臨界インターリーブPFC昇圧型コンバータの回路構成の第２の実施例を示す図である。図１１は、図６に示した臨界インターリーブPFC昇圧型コンバータの回路構成を３相以上に多相化したものである。図１１において、マスター側制御回路10に対して、複数のスレーブ側制御回路311,・・・,31m(mは２以上の整数)が設けられている。スレーブ側制御回路311,・・・,31mの構成は図６に示したスレーブ側制御回路310の構成と同じであるので、ここでは詳細説明を省略する。
【００８６】
上記した図１０および図１１に示した多相化臨界インターリーブPFC昇圧型コンバータの回路構成は、k相目のスレーブ側制御回路に関して、当該k相目のコンデンサの放電電流Id_kと充電電流Icの関係は、上述した式（８）を満たすように制御される。ただし、多相化臨界インターリーブPFC昇圧型コンバータをN相の臨界インターリーブPFC昇圧型コンバータとしたとき、k =1〜(N-1)、Nは３以上の整数、となる。
【００８７】
以上説明したように本発明によれば、臨界インターリーブ制御方式を、シンプル且つ位相調整の精度の高い回路構成で実現して高力率化を図った力率改善電源装置を提供することができる。
【００８８】
なお、以上では、マスター側の臨界点、すなわちマスター側インダクタＬＭの電流がゼロとなる時点を演算で算出する方式を例にして説明してきたが、本発明はこれに限定されるものではない。演算によらず、インダクタ電流を検出する素子を回路中に設け、その検出結果により臨界点を求めるようにしてもよい。例えば、マスター側インダクタＬＭに電流検出用抵抗を直列に接続してその両端電圧を検出する、もしくはカレントトランスを用いたりマスター側インダクタＬＭをトランス構造にするなどして、トランスの２次出力からマスター側インダクタＬＭの電流を求めるようにする、などの構成を適用してもよい。
【００８９】
図１４は、図１０に示した多相化インターリーブPFCの第１の実施例の変形例として、補助巻線を用いてマスター側オフ時間幅生成回路がターンオン信号を出力する回路構成を示す図である。すなわち図１４では、インダクタLM(３)を主巻線LM1と補助巻線LM2とで構成してマスターのコンバータのインバータLM(３)に流れる電流を検出するようにしている。そしてマスター側オフ時間幅生成回路(Off Period Generator)16は、補助巻線LM2を通してマスターのコンバータのインダクタLM(３)に流れる電流がゼロとなるときを検出してターンオン信号M_ON14を生成する。つまりマスター側オフ時間幅生成回路16は磁気結合された補助巻線LM2を通して主巻線LM1に流れるインダクタ電流IMがゼロとなるときを検出してターンオン信号M_ON14を生成し、マスターのコンバータのスイッチング素子QM(1)をターンオンするタイミング信号として出力する。それ以外は、図１０に示した多相化インターリーブPFCの第１の実施例の構成と変わりないのでその説明を省略する。
【００９０】
また図１５は、図１１に示した多相化インターリーブPFCの第２の実施例の変形例として、補助巻線を用いてマスター側オフ時間幅生成回路がターンオン信号を出力する回路構成を示す図である。すなわち図１５では、インダクタLM(３)を主巻線LM1と補助巻線LM2とで構成してマスターのコンバータのインバータLM(３)に流れる電流を検出するようにしている。そしてマスター側オフ時間幅生成回路(Off Period Generator)16は、補助巻線LM2を通してマスターのコンバータのインダクタLM(３)に流れる電流がゼロとなるときを検出してターンオン信号M_ON14を生成する。つまりマスター側オフ時間幅生成回路16は磁気結合された補助巻線LM2を通して主巻線LM1に流れるインダクタ電流IMがゼロとなるときを検出してターンオン信号M_ON14を生成し、マスターのコンバータのスイッチング素子QM(1)をターンオンするタイミング信号として出力する。それ以外は、図１１に示した多相化インターリーブPFCの第２の実施例の構成と変わりないのでその説明を省略する。
［実施形態４］
図１６は、本発明の第４の実施形態に係る２相臨界インターリーブPFC（Power Factor Correction）昇圧型コンバータの回路構成を示す図である。マスター側の構成・動作は図１２のものと同じであるので、その説明を省略する。図１６に示す第４の実施形態に係る２相臨界インターリーブPFC昇圧型コンバータでは、インダクタLS(４)を主巻線LS1と補助巻線LS2で構成してスレーブのコンバータのインバータLS(４)に流れる電流を検出するようにしている。そしてスレーブ側オフ時間幅生成回路(Off Period Generator)35は、磁気結合された補助巻線LS2を通してスレーブのコンバータのインダクタLS(４) の主巻線LS1に流れる電流がゼロとなるときを検出してターンオン信号S_ONを生成する。その一方、マスター側オン時間幅生成回路(On Period Generator)11はターンオフ信号M_OFF15を生成し、これをスレーブ側オフ位相制御回路(Off Phase Controller)34に入力し、これを基にスレーブ側オフ位相制御回路34は、ターンオフ信号S_OFFを生成し、これをスレーブ側オフ時間幅生成回路35に出力する。こうすることで、スレーブ信号Ｓの立ち下がるタイミングはマスター信号Ｍの立ち下がるタイミングを基準にして、半周期だけ遅延させることができる。スレーブ信号Ｓの立ち上がるタイミングはマスター側と同じ方式で、スレーブ側時間幅生成回路35で決める。なお、スレーブ側の個々の回路の構成・動作はこれまで説明してきたものと同じであるので、説明は省略する。
【００９１】
上記した図１ないし図４に説明したことをここで繰り返すが、マスター側のオフ時間幅生成回路(Off Period Generator)16から出力されるターンオン信号M_ON14は、スイッチング素子QM(1)をオンさせてスイッチング素子QM(1)のオフ幅Toffの終了タイミングを決定し(Toffの終了はTonの開始でもある）、スイッチング素子QM(1)のオフ幅Toffを決める。また、マスター側のオン時間幅生成回路(On Period Generator)11から出力されるターンオフ信号M_OFF15は、スイッチング素子QM(1)をオフさせてスイッチング素子QM(1)のオン幅Tonの終了タイミングを決定し(Tonの終了はToffの開始でもある）、スイッチング素子QM(1)のオン幅Tonを決める。また、スレーブ側のオフ時間幅生成回路(Off Period Generator)35から出力されるS_ON信号は、スイッチング素子QS(2)をオンさせてスイッチング素子QS(2)のオフ幅Toffの終了タイミングを決定し(Toffの終了はTonの開始でもある）、オフ幅Toffを決める。また、スレーブ側のオフ位相制御回路(Off Phase Controller)34から出力されるS_OFF信号は、スイッチング素子QS(2)をオフさせてスイッチング素子QS(2)のオン幅Tonの終了タイミングを決定し(Tonの終了はToffの開始でもある）、オン幅Tonを決める。なお、マスター信号Ｍのスイッチング周期（M_ON信号(14)のスイッチング周期でもある）はスイッチング素子QM(1)の（Ton ＋Toff）になる。そしてマスター側のドライバ回路(Driver Circuit )12に入力されたM_OFF信号およびM_ON信号に基づいて、ドライバ回路12はマスター信号Ｍswを生成してスイッチング素子QM(1)のゲートに入力し、スイッチング素子QM(1)を臨界制御する。同様に、スレーブ信号Ｓのスイッチング周期（S_ON信号のスイッチング周期でもある）はスイッチング素子QS(2)の（Ton ＋Toff）になり、これは基本的にマスター信号Ｍのスイッチング周期に等しい（僅かな差異があったとしても、周期を重ねることによりキャンセルされる）。そしてスレーブ側のドライバ回路(Driver Circuit )32に入力されたS_ON信号およびS_OFF信号に基づいて、ドライバ回路32はスレーブ信号Ｓswを生成してスイッチング素子QM(2)のゲートに入力し、スイッチング素子QM(2)を臨界制御する。
【００９２】
図１７は、図１６に示した２相臨界インターリーブPFC昇圧型コンバータの動作を説明するためのタイミングチャートであり、マスター信号Ｍの立ち下がるタイミングを基準にして、スレーブ信号Ｓの立ち下がるタイミングを決めるメカニズムを説明するものである。図１７に示すように、
(１)周期T1で、コンデンサCaはバイアス電圧Vbiasを初期値として充電電流Icで充電され、コンデンサCaの両端電圧VCaは周期T1の終わりまで直線的に増加する。コンデンサCaの最終両端電圧VCaがマスター信号Ｍの周期情報を与える。
(２)周期T2の立ち上がるタイミングで、コンデンサCaは充電電流Icの２倍の放電電流Idで放電し始める。コンデンサCaの両端電圧VCaがバイアス電圧Vbiasに戻るタイミングが、スレーブ側の信号Saの立ち下がるタイミングになる。こうすることによって、周期T2において、マスター信号Ｍswに対して、スレーブ側の信号Saは周期T1の半分だけ遅延することになる。この周期T2においては、臨界PFCの周期が変わることになるが、隣周期の差は微小なので（T1 ≒ T2）、マスター信号Ｍswとスレーブ側の信号Saの位相差は180°前後であるとみなして良い。
(３)また、周期T2では、コンデンサCbがバイアス電圧Vbiasを初期値として充電電流Icで充電され、コンデンサCbの両端電圧VCbは周期T2の終わりまで直線的に増加する。コンデンサCbの最終両端電圧VCbがマスター信号Ｍswの周期情報を与える。
(４)周期T3の立ち上がりタイミングで、コンデンサCbは充電電流Icの２倍の放電電流Idで放電し始める。コンデンサCbの両端電圧VCbがバイアス電圧Vbiasに戻るタイミングが、スレーブ側の信号Sbの立ち下がるタイミングになる。こうすることによって、周期T3において、マスター信号Ｍswに対して、スレーブ側の信号Sbは周期T2の半分だけ遅延することになる。
(５)スレーブ信号Saとスレーブ信号Sbとで論理和(ＯＲ論理)をとると、マスター信号Ｍswとインターリーブするスレーブ信号Ｓswを得ることができる。なお、スレーブ信号Ｓswが立下るタイミングは、マスター側制御回路10のオン時間幅生成回路(On Period Generator)11が生成したターンオフ信号M_OFF15をスレーブ側制御回路30のオフ位相制御回路(Off Phase Controller)34に入力し、これを基にオフ位相制御回路34で決めている。
【００９３】
図１８は、図１６に示す回路構成を多相化した臨界インターリーブPFC昇圧型コンバータの回路構成を示す図である。図１８において、マスター側制御回路10に対して、複数のスレーブ側制御回路301,・・・,30m(mは２以上の整数)が設けられている。スレーブ側制御回路301,・・・,30mの構成は、マスター側制御回路10のオン位相制御回路11で生成したM_OFF信号を各スレーブ側のオフ位相制御回路34に入力する点を除き、図１６に示したスレーブ側制御回路30の構成と同じである。なお、各スレーブ側制御回路における第１〜４のコンデンサCa_ON，Ca_OFF，Cb_ON及びCb_OFFの放電電流の値と充電電流の値の比は、それぞれ上記した式（８）に従うことになる。
【００９４】
これまで説明してきた実施例に関し、バイアス電圧"Vbias"を高い電圧とし、位相制御回路における放電と充電を逆転させるようにしてもよい（バイアス電圧"Vbias"を初期値とするコンデンサの放電により周期情報を得る）。今までの説明を基にこれらを実現するのは容易なので、具体的構成例を示すのは省略する。なお、この場合、コンデンサの放電電流と充電電流の関係は、式（７）の替わりに次の式（９）を、式（８）の替わりに次の式（１０）を、それぞれ満たすようにする。
【００９５】
Ic＝２・Id                （９）
Ic_k ＝（N/k）・Id        （１０）
ここで、Idは各相共通の値を有する放電電流の値であり、Ic_kはk相目のコンデンサの充電電流の値である。
【００９６】
さらに、マスターのインダクタＬＭのインダクタンス値とスレーブのインダクタＬＳのインダクタンス値は同程度であることが望ましい。
【産業上の利用可能性】
【００９７】
上記では実施形態としてもっぱら２相又は多相(３相以上)の臨界インターリーブPFC昇圧型コンバータの回路構成例を説明したが、本発明は臨界インターリーブPFC昇圧型コンバータのみに限定されず、インターリーブPFCを実現しようとする他の型、例えば昇降圧型、降圧型等のコンバータにも適用することができる。
【符号の説明】
【００９８】
１  マスター側スイッチング素子(QM)
２  スレーブ側スイッチング素子(QS)
３  マスター側インダクタ(LM)
４  スレーブ側インダクタ(LS)
５  マスター側逆流防止ダイオード(DM)
６  スレーブ側逆流防止ダイオード(DS)
１０  マスター側制御回路
１１  オン時間幅生成回路(On Period Generator)
１２  ドライブ回路(Driving Circuit)
１３  オフ時間幅生成回路(Off Period Generator)
１４  マスター側の信号(M_ON)
１５  マスター側の信号(M_OFF)
１６  オフ時間幅生成回路(Off Period Generator)
２０  誤差増幅器(Error Amp.)
３０  スレーブ側制御回路
３１  オン時間幅生成回路(On Period Generator)
３２  ドライブ回路(Driving Circuit)
３３  オン位相制御回路(ON Phase Controller)
３４  オフ位相制御回路(Off Phase Controller)
３５  オフ時間幅生成回路(Off Period Generator)
４０  ＯＲ回路
４１  トグル型フリップフロップ(T-FF)
４２  第１のスイッチ(Sa1)
４３  コンデンサ(Ca)
４４  コンパレータ(Comparator)
４５  第２のスイッチ(Sa2)
４６  RSフリップフロップ(Reset Set Type Flip-Flop)
５２  第１のスイッチ(Sb1)
５３  コンデンサ(Cb)
５４  コンパレータ(Comparator)
５５  第２のスイッチ(Sb2)
５６  RSフリップフロップ(Reset Set Type Flip-Flop)
３１０  スレーブ側制御回路
３２０  ドライブ回路(Driving Circuit)
３４０  オン・オフ位相制御回路(ON & OFF Phase Controller)
Vi  入力電圧
Vis  入力検出電圧
L  インダクタンス
LM1  マスター側主巻線
LM2  マスター側補助巻線
LS1  スレーブ側主巻線
LS2  スレーブ側補助巻線
Vo  出力電圧
Vos  出力検出電圧
Rload  負荷
Vcomp  ＣＯＭＰ電圧(誤差信号)
C1  平滑コンデンサ
C2  出力コンデンサ(電解コンデンサ)
R1〜R4  抵抗
Vbias  バイアス電圧(定電圧源)
Vofs  基準電圧
Ic  電流源およびその電流
Ic_k   k相目のコンデンサの充電電流
Id  電流源およびその電流
Id_k   k相目のコンデンサの放電電流
Msw  マスター信号
【図１】
2010119285.tif 000003
【図２】
2010119285.tif 000004
【図３】
2010119285.tif 000005
【図４】
2010119285.tif 000006
【図５】
2010119285.tif 000007
【図６】
2010119285.tif 000008
【図７】
2010119285.tif 000009
【図８】
2010119285.tif 000010
【図１０】
2010119285.tif 000011
【図１１】
2010119285.tif 000012
【図９】
2010119285.tif 000013
【図１２】
2010119285.tif 000014
【図１３】
2010119285.tif 000015
【図１４】
2010119285.tif 000016
【図１５】
2010119285.tif 000017
【図１６】
2010119285.tif 000018
【図１７】
2010119285.tif 000019
【図１８】
2010119285.tif 000020