(57)【要約】【課題】広視野角化が可能な横電界モードの液晶表示装置であって、各画素に配置されたトランジスタの寄生容量に起因した突き抜け電圧の影響を緩和し、表示品位の良好な液晶表示装置を提供することを目的とする。【解決手段】第１基板と第２基板との間に液晶層を保持し、マトリクス状に配列された画素を備えた構成の液晶表示装置において、  第１基板は、  絶縁基板３０と、  絶縁基板上において、各画素に配置された第１電極ＥＤ１と、  第１電極上に配置された層間絶縁膜ＩＬと、  層間絶縁膜上において、第１電極と対向するように各画素に配置されるとともにスリットＳＬが形成された第２電極ＥＤ２と、  第１電極に接続されたドレインを有する第１トランジスタＴＲ１と、  第１トランジスタと同期してオン・オフ制御されるとともに、第２電極に接続されたドレインを有する第２トランジスタＴＲ２と、  を備えたことを特徴とする。【選択図】      図１
2010002504.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と第２基板との間に液晶層を保持し、マトリクス状に配列された画素を備えた構成の液晶表示装置において、
前記第１基板は、
絶縁基板と、
前記絶縁基板上において、各画素に配置された第１電極と、
前記第１電極上に配置された層間絶縁膜と、
前記層間絶縁膜上において、前記第１電極と対向するように各画素に配置されるとともにスリットが形成された第２電極と、
前記第１電極に接続されたドレインを有する第１トランジスタと、
前記第１トランジスタと同期してオン・オフ制御されるとともに、前記第２電極に接続されたドレインを有する第２トランジスタと、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記第１基板は、画素電位の信号配線と、前記信号配線と交差するコモン電位のコモン配線と、を備え、
前記第１トランジスタは、前記コモン配線に接続されたソースを有し、
前記第２トランジスタは、前記信号配線に接続されたソースを有することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記コモン配線は、前記第１電極と同一層に配置され、
前記第１トランジスタの前記ソース及び前記ドレインは、それぞれ前記層間絶縁膜に形成されたコンタクトホールを介して前記コモン配線及び前記第１電極と電気的に接続されたことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第１基板は、画素電位の信号配線と、前記信号配線と交差するとともにコモン電位のコモン配線と、を備え、
前記第１トランジスタは、前記信号配線に接続されたソースを有し、
前記第２トランジスタは、前記コモン配線に接続されたソースを有することを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記コモン配線は、前記第１電極と同一層に配置され、
前記第１トランジスタの前記ドレイン及び前記第２トランジスタの前記ソースは、それぞれ前記層間絶縁膜に形成されたコンタクトホールを介して前記第１電極及び前記コモン配線と電気的に接続されたことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記第１基板は、前記信号配線と交差するとともにゲート電圧が供給されるゲート配線を備え、
前記第１トランジスタ及び前記第２トランジスタは、同一の前記ゲート配線と電気的に接続されたゲートを有することを特徴する請求項２または４に記載の液晶表示装置。
【請求項７】
前記第１トランジスタ及び前記第２トランジスタにおける前記ソース及び前記ドレインのそれぞれは、同一層の導電材料によって形成されたことを特徴とする請求項２または４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に係り、特に、液晶表示パネルを構成する一方の基板に画素電極及びコモン電極を備えた構造の液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極と対向電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。
【０００３】
このような液晶表示装置において、広視野角化の観点から、横電界（フリンジ電界も含む）を利用した構造が特に注目されている。
【０００４】
Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードや、Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードなどの横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と共通電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００５】
このような液晶表示装置においては、アレイ基板及び対向基板のそれぞれの外面には、例えば互いに吸収軸が直交するように配置された偏光板が配置され、例えば電圧無印加時に黒色画面を表示し、映像信号に対応した電圧を画素電極に印加することにより徐々に透過率（変調率）が増加して白色画面を表示するノーマリブラックを実現可能である。
【０００６】
各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置において、スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いた構成においては、ＴＦＴがオンからオフに切り替わる際（すなわち、ゲートにＯＮ⇒ＯＦＦとなるゲート電圧が印加されたタイミング）にゲート−ドレイン間の寄生容量の影響を受けて突き抜け電圧が発生することが知られている。このような突き抜け電圧は、液晶容量に書き込んだ画素電圧の変動を招く。
【０００７】
このような画素電圧の変動量は画面内で均一でない場合が多く、このため、フリッカや焼き付きなどの表示不良の一因となっている。
【０００８】
特に、横電界モードの液晶表示装置においては、アレイ基板側に画素電極及びコモン電極の両方が備えられており、アレイ基板側に画素電極が備えられ且つ対向基板側にコモン電極が備えられた縦電界モードの液晶表示装置とは異なった寄生容量が発生する。このため、設計上、正確な突き抜け電圧が見込めず、画像を表示した際に液晶層にＤＣ成分が印加され、焼き付きなどの不具合が発生しやすい。  例えば、特許文献１によれば、横電界モードのアクティブマトリクス型液晶表示装置において、焼き付き現象を抑制する目的で、共通電極層と画素電極層との間に介在する絶縁層において、電極開口部に対応する部分の絶縁層に絶縁層開口部を設ける手法が開示されている。
【特許文献１】特開２００７−１８３２９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
この発明の目的は、広視野角化が可能な横電界モードの液晶表示装置であって、各画素に配置されたトランジスタの寄生容量に起因した突き抜け電圧の影響を緩和し、表示品位の良好な液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
この発明の態様による液晶表示装置は、
第１基板と第２基板との間に液晶層を保持し、マトリクス状に配列された画素を備えた構成の液晶表示装置において、
前記第１基板は、
絶縁基板と、
前記絶縁基板上において、各画素に配置された第１電極と、
前記第１電極上に配置された層間絶縁膜と、
前記層間絶縁膜上において、前記第１電極と対向するように各画素に配置されるとともにスリットが形成された第２電極と、
前記第１電極に接続されたドレインを有する第１トランジスタと、
前記第１トランジスタと同期してオン・オフ制御されるとともに、前記第２電極に接続されたドレインを有する第２トランジスタと、
を備えたことを特徴とする。
【発明の効果】
【００１１】
この発明によれば、広視野角化が可能な横電界モードの液晶表示装置であって、各画素に配置されたトランジスタの寄生容量に起因した突き抜け電圧の影響を緩和し、表示品位の良好な液晶表示装置を提供することができる。
【００１２】
すなわち、第１基板において、層間絶縁膜を介して第１電極と第２電極とが対向配置され、第１電極は第１トランジスタに接続され、また、第２電極は第２トランジスタに接続されている。このような構成においては、第１電極と第２電極とが同等の寄生容量を持つため、突き抜け電圧は表示する階調にかかわらず両者で同等となる。また、これらの第１トランジスタと第２トランジスタとは、同期してオン・オフ制御される。
【００１３】
このため、第１トランジスタを介して第１電極に供給される電位と、第２トランジスタを介して第２電極に供給される電位との間の電位差は、第１トランジスタ及び第２トランジスタがオン状態のときもオフ状態のときも常に同等となる。
【００１４】
したがって、液晶層に対して所定の電圧を印加することができ、フリッカの調整が不要となるとともに、全階調においてＤＣ成分の印加がなくなり、焼き付きの発生を防ぐことが可能となる。これにより、良好な表示品位を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。ここでは、一方の基板に画素電極及び共通電極を備え、これらの間に形成される横電界（基板の主面にほぼ平行な電界）を主に利用して液晶分子をスイッチングする液晶モードとして、ＦＦＳモードの液晶表示装置を例に説明する。
【００１６】
図１乃至図４に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルＬＰＮを備えている。この液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲと互いに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示する表示領域ＤＳＰを備えている。この表示領域ＤＳＰは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１７】
また、液晶表示装置は、液晶表示パネルＬＰＮに対してアレイ基板ＡＲ側に配置されたバックライトＢＬを有している。
【００１８】
アレイ基板ＡＲは、ガラス板や石英板などの光透過性を有する絶縁基板２０を用いて形成されている。すなわち、このアレイ基板ＡＲは、表示領域ＤＳＰにおいて、絶縁基板２０の上に、各画素ＰＸの行方向Ｈにそれぞれ延在したｎ本のゲート配線Ｙ（Ｙ１〜Ｙｎ）、各画素ＰＸの列方向Ｖにそれぞれ延在したｍ本の信号配線Ｘ（Ｘ１〜Ｘｍ）、各画素ＰＸの列方向Ｖにそれぞれ延在しコモン電位の共通端子に接続されたコモン配線ＣＯＭ、各画素ＰＸに配置されたｍ×ｎ個の第１電極ＥＤ１、第１電極ＥＤ１と層間絶縁膜ＩＬを介して対向するように各画素ＰＸに配置されたｍ×ｎ個の第２電極ＥＤ２、第１電極ＥＤ１にそれぞれ接続されたｍ×ｎ個の第１トランジスタＴＲ１、第２電極ＥＤ２にそれぞれ接続されたｍ×ｎ個の第２トランジスタＴＲ２などを備えている。
【００１９】
ゲート配線Ｙ及びコモン配線ＣＯＭは、絶縁基板上において、互いに平行に且つ列方向Ｖに交互に配置されている。これらのゲート配線Ｙ及びコモン配線ＣＯＭは、同一の導電材料を用いて同一のパターニング工程で形成可能である。信号配線Ｘは、ゲート配線Ｙ及びコモン配線ＣＯＭなどと層間絶縁膜ＩＬを介して交差している。
【００２０】
各ゲート配線Ｙは、コントローラＣＮＴによって制御される走査線ドライバＹＤに接続されている。これらのゲート配線Ｙには、走査線ドライバＹＤから出力されたゲート電圧が供給される。各信号配線Ｘは、コントローラＣＮＴによって制御される信号線ドライバＸＤに接続されている。これらの信号配線Ｘには、信号線ドライバＸＤから出力された画素電位が供給される。コモン配線ＣＯＭは、コモン端子から供給されたコモン電位に設定されている。
【００２１】
第１電極ＥＤ１は、各画素ＰＸにおいて画素形状に対応した島状、例えば、四角形の面状に形成されている。この第１電極ＥＤ１は、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。この第１電極ＥＤ１は、ゲート配線Ｙなどと同一層に配置され、層間絶縁膜ＩＬによって覆われている。
【００２２】
第２電極ＥＤ２は、第１電極ＥＤ１に対向するように層間絶縁膜ＩＬの上に配置されている。この第２電極ＥＤ２も、第１電極ＥＤ１と同様に、各画素ＰＸにおいて画素形状に対応した島状、例えば、四角形の面状に形成されている。この第２電極ＥＤ２には、第１電極ＥＤ１と対向する複数のスリットＳＬが形成されている。この第２電極ＥＤ２は、例えばＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。
【００２３】
第１トランジスタＴＲ１及び第２トランジスタＴＲ２は、ポリシリコンやアモルファスシリコンなどによって形成された半導体層を有する薄膜トランジスタ（ＴＦＴ）である。ここに示した例では、第１トランジスタＴＲ１は、コモン配線ＣＯＭに接続されたソースＳ１、及び、第１電極ＥＤ１に接続されたドレインＤ１を有している。また、第２トランジスタＴＲ２は、信号配線Ｘに接続されたソースＳ２、及び、第２電極ＥＤ２に接続されたドレインＤ２を有している。
【００２４】
より詳細に説明すると、第１トランジスタＴＲ１のゲートＧ１は、ゲート配線Ｙに電気的に接続されている。つまり、ゲートＧ１は、ゲート配線Ｙと一体的に形成されていても良いし、ゲート配線Ｙの一部であっても良い。第１トランジスタＴＲ１のソースＳ１は、半導体層ＳＣ１のソース領域にコンタクトしている。第１トランジスタＴＲ１のドレインＤ１は、半導体層ＳＣ１のドレイン領域にコンタクトしている。
【００２５】
ソースＳ１及びドレインＤ１は、ともに信号配線Ｘと同一層に配置され、信号配線Ｘと同一の導電材料を用いて同一のパターニング工程で形成可能である。このため、ソースＳ１は、層間絶縁膜ＩＬの上に配置され、層間絶縁膜ＩＬに形成されたコンタクトホールＣＨを介してコモン配線ＣＯＭに電気的に接続されている。また、ドレインＤ１も同様に、層間絶縁膜ＩＬの上に配置され、層間絶縁膜ＩＬに形成されたコンタクトホールＣＨを介して第１電極ＥＤ１に電気的に接続されている。つまり、第１電極ＥＤ１はコモン電極として機能し、画素単位にコモン配線ＣＯＭから電気的に切り離されている。そして、各コモン電極には第１トランジスタＴＲ１を介してコモン電位が印加される構造を採用している。
【００２６】
一方、第２トランジスタＴＲ２のゲートＧ２は、同一画素ＰＸに配置された第１トランジスタＴＲ１と同一のゲート配線Ｙに電気的に接続されている。これにより、同一画素ＰＸに配置された第１トランジスタＴＲ１及び第２トランジスタＴＲ２は、共通のゲート配線Ｙに供給されるゲート電圧により同期してオン・オフ制御される。このようなゲートＧ２についても、ゲート配線Ｙと一体的に形成されていても良いし、ゲート配線Ｙの一部であっても良い。
【００２７】
第２トランジスタＴＲ２のソースＳ２は、半導体層ＳＣ２のソース領域にコンタクトしている。第２トランジスタＴＲ２のドレインＤ２は、半導体層ＳＣ２のドレイン領域にコンタクトしている。これらのソースＳ２及びドレインＤ２も、ソースＳ１及びドレインＤ１とともに信号配線Ｘと同一層に配置され、信号配線Ｘと同一の導電材料を用いて同一のパターニング工程で形成可能である。このため、ソースＳ２は、層間絶縁膜ＩＬの上に配置され、信号配線Ｘに電気的に接続されている（あるいは信号配線Ｘと一体に形成されている）。また、ドレインＤ２も同様に、層間絶縁膜ＩＬの上に配置され、第２電極ＥＤ２に電気的に接続されている。つまり、第２電極ＥＤ２は画素電極として機能する。
【００２８】
このようなアレイ基板ＡＲの液晶層ＬＱに接する面は、配向膜３６ａによって覆われている。
【００２９】
一方、対向基板ＣＴは、ガラス板や石英板などの光透過性を有する絶縁基板３０を用いて形成されている。特に、カラー表示タイプの液晶表示装置においては、図３に示したように、対向基板ＣＴは、絶縁基板３０の内面（すなわち液晶層ＬＱに対向する面）に、各画素ＰＸを区画するブラックマトリクス３２、ブラックマトリクス３２によって囲まれた各画素に配置されたカラーフィルタ層３４などを備えている。また、対向基板ＣＴは、カラーフィルタ層３４の表面の凹凸を平坦化するように比較的厚い膜厚で配置されたオーバーコート層などを備えて構成してもよい。
【００３０】
ブラックマトリクス３２は、絶縁基板３０上において、アレイ基板ＡＲに設けられたゲート配線Ｙ、信号配線Ｘ、コモン配線ＣＯＭ、さらには第１トランジスタＴＲ１及び第２トランジスタＴＲ２などの配線部に対向するように配置されている。カラーフィルタ層３４は、絶縁基板３０上に配置され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された着色樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素、青色画素、及び緑色画素に対応して配置されている。対向基板ＣＴの液晶層ＬＱに接する面は、配向膜３６ｂによって覆われている。
【００３１】
このような対向基板ＣＴと上述したようなアレイ基板ＡＲとをそれぞれの配向膜３６が対向するように配置したとき、両者の間に配置された図示しないスペーサ（例えば、樹脂材料を用いて一方の基板に一体的に形成された柱状スペーサ）により、所定のギャップが形成される。液晶層ＬＱは、ギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。配向膜３６は、液晶層ＬＱに含まれる液晶分子ＬＭの配向を規制するようにラビング処理されている。液晶層ＬＱに含まれる液晶分子ＬＭは、配向膜３６による規制力によって配向されている。配向膜３６のラビング方向は、第２電極ＥＤ２に形成されたスリットＳＬの長軸と非平行且つ非直角である。
【００３２】
第１電極ＥＤ１の電位（ここではコモン電位）と第２電極ＥＤ２の電位（ここでは画素電位）との間に電位差が形成されていない（つまり、第１電極ＥＤ１と第２電極ＥＤ２との間に電界が形成されていない）無電界時には、液晶分子ＬＭは、その長軸Ｄが配向膜３６のラビング方向と平行な方位を向くように配向されている。
【００３３】
この液晶表示装置は、液晶表示パネルＬＰＮの一方の外面（すなわちアレイ基板ＡＲの液晶層ＬＱと接触する面とは反対の面）に設けられた光学素子ＯＤ１を備え、また、液晶表示パネルＬＰＮの他方の外面（すなわち対向基板ＣＴの液晶層ＬＱと接触する面とは反対の面）に設けられた光学素子ＯＤ２を備えている。これらの光学素子ＯＤ１及びＯＤ２は、偏光板を含み、例えば、無電界時において、液晶表示パネルＬＰＮの透過率が最低となる（つまり黒色画面を表示する）ノーマリーブラックモードを実現している。
【００３４】
このような液晶表示装置において、図２に示すように、第１電極ＥＤ１の電位と第２電極ＥＤ２との間に電位差が形成された場合（つまり、第２電極ＥＤ２にコモン電位とは異なる電位の画素電圧が印加された電圧印加時）には、スリットＳＬを介して第１電極ＥＤ１と第２電極ＥＤ２との間に電界Ｅが形成される。このとき、液晶分子ＬＭは、その長軸Ｄがラビング方向から電界Ｅと平行な方位に配向するように駆動される。
【００３５】
このように、液晶分子ＬＭの長軸Ｄの方位がラビング方向から変化すると、液晶層ＬＱを透過する光に対する変調率が変化する。このため、バックライトＢＬから液晶表示パネルＬＰＮを透過したバックライト光の一部は、第２光学素子ＯＤ２を透過し、白色画面を表示する。つまり、液晶表示パネルＬＰＮの透過率は、電界Ｅの大きさに依存して変化する。横電界を利用した液晶モードでは、このようにして選択的にバックライト光を透過し、画像を表示する。
【００３６】
特に、この実施の形態に係る構成においては、各画素ＰＸは、共通のゲート線に接続された２つのトランジスタ、すなわち第１トランジスタＴＲ１及び第２トランジスタＴＲ２を備え、それぞれ第１電極ＥＤ１及び第２電極ＥＤ２に接続されている。これらの第１トランジスタＴＲ１及び第２トランジスタＴＲ２は、同様のトランジスタ特性を有するように構成されている。
【００３７】
第１トランジスタＴＲ１に接続された第１電極ＥＤ１の総電気容量は、第２トランジスタＴＲ２に接続された第２電極ＥＤ２の総電気容量と略等しく設定されている。
【００３８】
図１に示したように、各画素ＰＸにおいては、第１電極ＥＤ１と第２電極ＥＤ２との間の電界が液晶層ＬＱ及び層間絶縁膜ＩＬに及ぶことから、液晶容量ＣＬＣと直列な絶縁膜容量ＣＩＬを備えている。また、各画素ＰＸにおいては、第１電極ＥＤ１と第２電極ＥＤ２との間に層間絶縁膜ＩＬが介在することから、液晶容量ＣＬＣ及び絶縁膜容量ＣＩＬと並列な補助容量ＣＳを備えている。
【００３９】
このような構成においては、図５に示すように、書込開始時には、ゲート配線Ｙからのゲート電圧がオンしたタイミングで第１トランジスタＴＲ１及び第２トランジスタＴＲ２が同時にオンする。このとき、信号配線Ｘから所定の画素電位が書き込まれる。つまり、第１電極ＥＤ１にはコモン電位が印加され、第２電極ＥＤ２には画素電位が印加される。液晶層ＬＱには、コモン電位と画素電位との電位差が印加される。
【００４０】
書込完了時には、ゲート配線Ｙからのゲート電圧がオフしたタイミングで第１トランジスタＴＲ１及び第２トランジスタＴＲ２が同時にオフする。このような書込完了時の第１トランジスタＴＲ１及び第２トランジスタＴＲ２の動作変化により、突き抜け電圧が発生する。ここでは、第２トランジスタＴＲ２による正極性での書込に対して負極性の突き抜け電圧が発生し、書き込んだ画素電位が目標電位より低くなるようにシフトする。
【００４１】
このとき、第１トランジスタＴＲ１を介して印加されたコモン電位も負極性の突き抜け電圧により目標電位より低くなるようにシフトする。このとき、第１電極ＥＤ１のコモン電位及び第２電極ＥＤ２の画素電位に対する寄生容量の影響が同等であるため、突き抜け電圧は、階調に関わらず、両者で略同等となる。
【００４２】
なお、図６に示すように、第２トランジスタＴＲ２による負極性での書込に対して負極性の突き抜け電圧が発生し、書き込んだ画素電位が目標電位より低くなるようにシフトした場合でも、第１トランジスタＴＲ１を介して印加されたコモン電位も負極性の突き抜け電圧により目標電位より低くなるようにシフトする。この場合でも、第１電極ＥＤ１のコモン電位及び第２電極ＥＤ２の画素電位に対する寄生容量の影響が同等であるため、突き抜け電圧は、階調に関わらず、両者で略同等となる。
【００４３】
このため、第１トランジスタＴＲ１を介して第１電極ＥＤ１に供給される電位と、第２トランジスタＴＲ２を介して第２電極ＥＤ２に供給される電位との間の電位差は、ゲート電圧がオフ状態になった後でも、正極性の書込の場合も負極性の書込の場合も略同等となる。
【００４４】
したがって、液晶層ＬＱに対して所定の電圧を印加することができ、フリッカの調整が不要となるとともに、全階調においてＤＣ成分の印加がなくなり、焼き付きの発生を防ぐことが可能となる。これにより、良好な表示品位を実現できる。
【００４５】
上述した実施の形態では、第１電極ＥＤ１がコモン電極に相当し、第２電極ＥＤ２が画素電極に相当する場合について説明したが、この例に限らない。
【００４６】
図７乃至図９に示した例では、第１トランジスタＴＲ１は、信号配線Ｘに接続されたソースＳ１、及び、第１電極ＥＤ１に接続されたドレインＤ１を有している。また、第２トランジスタＴＲ２は、コモン配線ＣＯＭに接続されたソースＳ２、及び、第２電極ＥＤ２に接続されたドレインＤ２を有している。
【００４７】
より詳細に説明すると、第１トランジスタＴＲ１のゲートＧ１は、ゲート配線Ｙに電気的に接続されている。第１トランジスタＴＲ１のソースＳ１は、半導体層ＳＣ１のソース領域にコンタクトしている。第１トランジスタＴＲ１のドレインＤ１は、半導体層ＳＣ１のドレイン領域にコンタクトしている。
【００４８】
ソースＳ１及びドレインＤ１は、ともに信号配線Ｘと同一層に配置され、信号配線Ｘと同一の導電材料を用いて同一のパターニング工程で形成可能である。このため、ソースＳ１は、層間絶縁膜ＩＬの上に配置され、信号配線Ｘに電気的に接続されている（あるいは信号配線Ｘと一体に形成されている）。また、ドレインＤ１も同様に、層間絶縁膜ＩＬの上に配置され、層間絶縁膜ＩＬに形成されたコンタクトホールＣＨを介して第１電極ＥＤ１に電気的に接続されている。つまり、第１電極ＥＤ１は信号配線Ｘと電気的に接続されており、画素電極として機能する。
【００４９】
一方、第２トランジスタＴＲ２のゲートＧ２は、同一画素ＰＸに配置された第１トランジスタＴＲ１と同一のゲート配線Ｙに電気的に接続されている。第２トランジスタＴＲ２のソースＳ２は、半導体層ＳＣ２のソース領域にコンタクトしている。第２トランジスタＴＲ２のドレインＤ２は、半導体層ＳＣ２のドレイン領域にコンタクトしている。
【００５０】
これらのソースＳ２及びドレインＤ２も、ソースＳ１及びドレインＤ１とともに信号配線Ｘと同一層に配置され、信号配線Ｘと同一の導電材料を用いて同一のパターニング工程で形成可能である。このため、ソースＳ２は、層間絶縁膜ＩＬの上に配置され、層間絶縁膜ＩＬに形成されたコンタクトホールＣＨを介してコモン配線ＣＯＭに電気的に接続されている。また、ドレインＤ２も同様に、層間絶縁膜ＩＬの上に配置され、第２電極ＥＤ２に電気的に接続されている。つまり、第２電極ＥＤ２はコモン配線ＣＯＭと電気的に接続されており、コモン電極として機能する。
【００５１】
このような構成においても、上記した実施の形態と同様の効果が得られる。
【００５２】
以上説明したように、この実施の形態によれば、層間絶縁膜を介して対向配置された第１電極及び第２電極には、それぞれ第１トランジスタ及び第２トランジスタを介して所定の電位が供給される。これらの第１トランジスタ及び第２トランジスタは同期してオン・オフ制御されるため、書込完了時の突き抜け電圧による画素電位の変動を補正することが可能となり、各画素の液晶層ＬＱに対して、階調に応じた目標の電圧を印加することが可能となる。このため、突き抜け電圧に起因したフリッカや焼き付きなどの表示不良の発生を抑制することが可能となり、良好な表示品位を得ることが可能となる。
【００５３】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００５４】
【図１】図１は、この発明の一実施の形態に係る横電界を利用した液晶モードの液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示装置に適用される１画素の構成を概略的に示す平面図である。
【図３】図３は、図２の平面図においてＡ−Ａ線で切断した液晶表示装置の断面構造を示す図である。
【図４】図４は、図２の平面図においてＢ−Ｂ線で切断した液晶表示装置の断面構造を示す図である。
【図５】図５は、図１に示した画素構成においてゲート配線に供給されたゲート電圧に対して、正極性の画素電位及びコモン電位の関係を示すタイミングチャートである。
【図６】図６は、図１に示した画素構成においてゲート配線に供給されたゲート電圧に対して、負極性の画素電位及びコモン電位の関係を示すタイミングチャートである。
【図７】図７は、図１に示した液晶表示装置に適用される１画素の他の構成を概略的に示す平面図である。
【図８】図８は、図７の平面図においてＣ−Ｃ線で切断した液晶表示装置の断面構造を示す図である。
【図９】図９は、図７の平面図においてＤ−Ｄ線で切断した液晶表示装置の断面構造を示す図である。
【符号の説明】
【００５５】
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＬＭ…液晶分子
ＤＳＰ…表示領域  ＰＸ…画素
Ｙ…ゲート配線  Ｘ…信号配線  ＣＯＭ…コモン配線  ＩＬ…層間絶縁膜
ＣＨ…コンタクトホール
ＴＲ１…第１トランジスタ  Ｇ１…ゲート  Ｓ１…ソース  Ｄ１…ドレイン
ＴＲ２…第２トランジスタ  Ｇ２…ゲート  Ｓ２…ソース  Ｄ２…ドレイン
ＥＤ１…第１電極  ＥＤ２…第２電極  ＳＬ…スリット
ＣＬＣ…液晶容量  ＣＩＬ…絶縁膜容量  ＣＳ…補助容量
ＢＬ…バックライト
【図１】
2010002504.tif 000003
【図２】
2010002504.tif 000004
【図３】
2010002504.tif 000005
【図４】
2010002504.tif 000006
【図５】
2010002504.tif 000007
【図６】
2010002504.tif 000008
【図７】
2010002504.tif 000009
【図８】
2010002504.tif 000010
【図９】
2010002504.tif 000011