(57)【要約】【課題】デジタル信号からアナログ信号への変換精度を向上させるＤ／Ａ変換器を提供する。【解決手段】Ｄ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流は、入力されるデジタル信号Ｄ０〜Ｄ３の値が上がると、小さくなる変動率になっている。駆動回路１３の第３消費電流は、入力されるデジタル信号Ｄ０〜Ｄ３の値が上がると、大きくなる変動率になっている。この加算消費電流の変動率及び第３消費電流の変動率で相殺するように、駆動回路１３の第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３を設定する。【選択図】図１
2010154358.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路の出力端子と第１電圧との間に第１抵抗部を介在し、前記出力端子と第２電圧との間に第２抵抗部を介在して構成する出力電圧設定回路とを備え、入力されるデジタル信号に応じて消費電流が変動するＤ／Ａ変換器であって、
前記入力されるデジタル信号に対するＤ／Ａ変換回路及び前記出力電圧設定回路の消費電流の変化に対して逆向きの変化を有する消費電流を持つ駆動回路を備えることを特徴とするＤ／Ａ変換器。
【請求項２】
請求項１に記載のＤ／Ａ変換器において、
前記入力されるデジタル信号に対するＤ／Ａ変換回路及び出力電圧設定回路の前記消費電流の変動率は、デジタル信号の値が大きいほど消費電流が小さくなる第１変動率であり、
前記入力されるデジタル信号において前記駆動回路の消費電流の変動率は、デジタル信号の値が大きいほど大きくなる第２変動率であることを特徴とするＤ／Ａ変換器。
【請求項３】
請求項２に記載のＤ／Ａ変換器において、
前記第１変動率及び前記第２変動率は、
その絶対値が等しく設定されていることを特徴とするＤ／Ａ変換器。
【請求項４】
請求項１〜３のいずれかに記載のＤ／Ａ変換器において、
前記駆動回路は、前記Ｄ／Ａ変換回路の出力信号が入力されるアンプ回路を備え、
第１抵抗が前記アンプ回路のマイナス入力端子と第１電圧との間に介在し、第２抵抗が前記アンプ回路のマイナス入力端子と第２電圧との間に介在し、第３抵抗が前記アンプ回路のマイナス入力端子と出力端子との間に介在することを特徴とするＤ／Ａ変換器。
【請求項５】
請求項４に記載のＤ／Ａ変換器において、
前記駆動回路は、
第１〜第３抵抗の抵抗値に基づいて、入力電圧範囲と該入力電圧範囲における消費電流の最小値及び最大値を設定することを特徴とするＤ／Ａ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
Ｄ／Ａ変換器に関する。
【背景技術】
【０００２】
従来、デジタル信号をアナログ信号に変換するためにＤ／Ａ変換器が用いられている。この種のＤ／Ａ変換器の回路構成としては、Ｒ−２Ｒラダー抵抗の回路構成が知られている（例えば特許文献１参照）。
【０００３】
図８は、４ビットのデジタル信号を入力するＲ−２Ｒラダー抵抗のＤ／Ａ変換回路（ラダーＤ／Ａ変換回路）５０の一例を示している。ラダーＤ／Ａ変換回路５０は、４ビットのデジタル信号Ｄ０〜Ｄ３を入力して、アナログ信号Ａｏｕｔを出力する。なお、デジタル信号Ｄ０が最下位ビット、デジタル信号Ｄ３が最上位ビットである。つまり、ラダーＤ／Ａ変換回路５０は、４ビットの設定コード「００００」〜「１１１１」として４ビットのデジタル信号Ｄ０〜Ｄ３を入力して、設定コード（デジタル信号Ｄ０〜Ｄ３）に応じたアナログ信号Ａｏｕｔを出力している。
【０００４】
ラダーＤ／Ａ変換回路５０は、抵抗値が同じ第１〜第１３ラダー抵抗Ｒｄ１〜Ｒｄ１３、第１〜第４スイッチＳＷ１〜ＳＷ４を備えている。第１及び第２ラダー抵抗Ｒｄ１，Ｒｄ２は直列接続されて第１ラダー部ＲＬ１を構成している。第３及び第４ラダー抵抗Ｒｄ３，Ｒｄ４は直列接続されて第２ラダー部ＲＬ２を構成している。第５及び第６ラダー抵抗Ｒｄ５，Ｒｄ６は直列接続されて第３ラダー部ＲＬ３を構成している。第７及び第８ラダー抵抗Ｒｄ７，Ｒｄ８は直列接続されて第４ラダー部ＲＬ４を構成している。第９及び第１０ラダー抵抗Ｒｄ９，Ｒｄ１０は直列接続されて第５ラダー部ＲＬ５を構成している。
【０００５】
第１ラダー部ＲＬ１は、第１端子が第２ラダー部ＲＬ２の第１端子と接続され、第２端子が接地電位に接地されている。
第２ラダー部ＲＬ２は、前記第１ラダー部ＲＬ１の第１端子と接続された第１端子が第３ラダー部ＲＬ３の第１端子と第１１ラダー抵抗Ｒｄ１１を介して接続され、その第２端子が第１スイッチＳＷ１に接続されている。第１スイッチＳＷ１は、デジタル信号Ｄ０の論理値「０」（Ｌレベル）及び「１」（Ｈレベル）に応じてオン・オフして、第２ラダー部ＲＬ２の第２端子に第１電圧としての電源電圧Ｖｃｃを印加又は第２電圧としての接地電位ＧＮＤに接地する。つまり、第１スイッチＳＷ１は、論理値「０」のデジタル信号Ｄ０を入力すると、第２ラダー部ＲＬ２の第２端子に接地電位ＧＮＤを接地する。反対に、第１スイッチＳＷ１は、論理値「１」のデジタル信号Ｄ０を入力すると、第２ラダー部ＲＬ２の第２端子に電源電圧Ｖｃｃを印加する。
【０００６】
第３ラダー部ＲＬ３は、第１端子が第４ラダー部ＲＬ４の第１端子と第１２ラダー抵抗Ｒｄ１２を介して接続され、その第２端子が第２スイッチＳＷ２に接続されている。第２スイッチＳＷ２は、デジタル信号Ｄ１の論理値「０」及び「１」に応じてオン・オフして、第３ラダー部ＲＬ３の第２端子に電源電圧Ｖｃｃを印加又は接地電位ＧＮＤに接地する。つまり、第２スイッチＳＷ２は、論理値「０」のデジタル信号Ｄ１を入力すると、第３ラダー部ＲＬ３の第２端子を接地電位ＧＮＤに接地する。反対に、第２スイッチＳＷ２は、論理値「１」のデジタル信号Ｄ１を入力すると、第３ラダー部ＲＬ３の第２端子に電源電圧Ｖｃｃを印加する。
【０００７】
第４ラダー部ＲＬ４は、第１端子が第５ラダー部ＲＬ５の第１端子と第１３ラダー抵抗Ｒｄ１３を介して接続され、その第２端子が第３スイッチＳＷ３に接続されている。第３スイッチＳＷ３は、デジタル信号Ｄ２の論理値「０」及び「１」に応じてオン・オフして、第４ラダー部ＲＬ４の第２端子に電源電圧Ｖｃｃを印加又は接地電位ＧＮＤに接地する。つまり、第３スイッチＳＷ３は、論理値「０」のデジタル信号Ｄ２を入力すると、第４ラダー部ＲＬ４の第２端子を接地電位ＧＮＤに接地する。反対に、第３スイッチＳＷ３は、論理値「１」のデジタル信号Ｄ２を入力すると、第４ラダー部ＲＬ４の第２端子に電源電圧Ｖｃｃを印加する。
【０００８】
第５ラダー部ＲＬ５は、第１端子が出力端子Ｔｏに接続され、その第２端子が第４スイッチＳＷ４に接続されている。第４スイッチＳＷ４は、デジタル信号Ｄ３の論理値「０」及び「１」に応じてオン・オフして、第４ラダー部ＲＬ４の第２端子に電源電圧Ｖｃｃを印加又は接地電位ＧＮＤに接地する。つまり、第４スイッチＳＷ４は、論理値「０」のデジタル信号Ｄ３を入力すると、第５ラダー部ＲＬ５の第２端子を接地電位ＧＮＤに接地する。反対に、第４スイッチＳＷ４は、論理値「１」のデジタル信号Ｄ３を入力すると、第５ラダー部ＲＬ５の第２端子に電源電圧Ｖｃｃを印加する。
【０００９】
上記の回路構成により、入力される設定コード（デジタル信号Ｄ０〜Ｄ３）に応じて、第１〜第４スイッチＳＷ１〜ＳＷ４をオン・オフして、設定コードに応じたアナログ信号Ａｏｕｔを出力端子Ｔｏから出力する。
【００１０】
つまり、設定コード「０００１」を入力すると、第１スイッチＳＷ１のみがオンして、（１／１６）Ｖｃｃのアナログ信号Ａｏｕｔを出力する。設定コード「００１０」を入力すると、第２スイッチＳＷ２のみがオンして、（１／８）Ｖｃｃのアナログ信号Ａｏｕｔを出力する。設定コード「０１００」を入力すると、第３スイッチＳＷ３のみがオンして（１／４）Ｖｃｃのアナログ信号Ａｏｕｔを出力する。設定コード「１０００」を入力すると、第４スイッチＳＷ４のみがオンして、（１／２）Ｖｃｃのアナログ信号Ａｏｕｔを出力する。
【００１１】
上記の各設定コードにおけるアナログ信号Ａｏｕｔの足し合わせより、入力される設定コードに応じてアナログ信号Ａｏｕｔは、以下の式で表される。
Ａｏｕｔ＝｛（１／２）Ｄ３＋（１／４）Ｄ２＋（１／８）Ｄ１＋（１／１６）Ｄ０｝Ｖｃｃ
ここで、「Ｄ０」〜「Ｄ３」は、デジタル信号Ｄ０〜Ｄ３を示し、入力される設定コードに応じて「１」又は「０」が与えられる。つまり、ラダーＤ／Ａ変換回路５０は、設定コード「００００」〜「１１１１」を入力すると、接地電位ＧＮＤ〜（１５／１６）×電源電圧Ｖｃｃまでのアナログ信号Ａｏｕｔを出力端子Ｔｏから出力する。
【００１２】
ところで、ラダーＤ／Ａ変換回路５０は、入力される設定コードによって、第１〜第１３ラダー抵抗Ｒｄ１〜Ｒｄ１３の合成抵抗値が異なるため消費電流が異なりばらつきがある。
【００１３】
図９の表５２は、ラダーＤ／Ａ変換回路５０の設定コードに対するアナログ信号Ａｏｕｔ及び消費電流Ｉについてシミュレーションを行った結果を示す。図９において、「コード」は、４ビットの設定コード「００００」〜「１１１１」に対応する１０進数を示し、「Ｄ０」〜「Ｄ３」は、デジタル信号Ｄ０〜Ｄ３の論理値を示し、「消費電流Ｉ」は、ラダーＤ／Ａ変換回路５０の消費電流Ｉを示す。そして、「Ａｏｕｔ」は、アナログ信号Ａｏｕｔを示し、「偏差」は、１つ下の設定コードとのアナログ信号Ａｏｕｔの電圧差を示している。なお、シミュレーション条件として、電源電圧Ｖｃｃ＝１．０Ｖ、第１〜第１３ラダー抵抗Ｒｄ１〜Ｒｄ１３の抵抗値は全て１０ｋΩである。
【００１４】
図９に示すように、ラダーＤ／Ａ変換回路５０は、設定コード「００００」〜設定コード「１１１１」の順で、アナログ信号Ａｏｕｔが高い電圧に設定されている。設定コード「００００」〜設定コード「１１１１」の各アナログ信号Ａｏｕｔは、ほぼ０．０６２５Ｖずつ等間隔でアナログ信号Ａｏｕｔが設定されている。つまり、ラダーＤ／Ａ変換回路５０は、設定コード「００００」〜設定コード「１１１１」の順で入力されると、アナログ信号Ａｏｕｔを線形に上昇させて出力している。
【００１５】
また、ラダーＤ／Ａ変換回路５０の消費電流Ｉは、設定コード毎に異なり、電流が流れない設定コード「００００」を除き、設定コード「０００１」のときの消費電流Ｉが２５．０ｕＡであって最小値、設定コード「１０１０」、設定コード「１１０１」のときの消費電流Ｉが５５．１ｕＡであって最大値となり、３０．１ｕＡのばらつきがある。
【特許文献１】特開平９−１７２３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、実際のラダーＤ／Ａ変換回路５０において電源電圧Ｖｃｃを供給する電源ラインＬ１の配線抵抗、接地電位ＧＮＤを供給するＧＮＤラインＬ２の配線抵抗、及びスイッチＳＷ１〜ＳＷ４のオン抵抗を考慮する必要がある。
【００１７】
これにより、ラダーＤ／Ａ変換回路５０の消費電流Ｉは、設定コード毎に異なりばらつきがあるため、実際のラダーＤ／Ａ変換回路５０では、電源ラインＬ１の配線抵抗、ＧＮＤラインＬ２の配線抵抗、及び第１〜第４スイッチＳＷ１〜ＳＷ４のオン抵抗における電圧降下分等によって、アナログ信号Ａｏｕｔがばらついてしまう。つまり、実際に使用した場合、ラダーＤ／Ａ変換回路５０は、設定コード「００００」〜設定コード「１１１１」の順で入力しても、線形にアナログ信号Ａｏｕｔを出力できず、デジタル信号Ｄ０〜Ｄ３からアナログ信号Ａｏｕｔへの変換精度が悪くなってしまう。
【００１８】
このＤ／Ａ変換器は、デジタル信号からアナログ信号への変換精度を向上させることを目的とする。
【課題を解決するための手段】
【００１９】
このＤ／Ａ変換器は、デジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路の出力端子と第１電圧との間に第１抵抗部を介在し、前記出力端子と第２電圧との間に第２抵抗部を介在して構成する出力電圧設定回路とを備え、入力されるデジタル信号に応じて消費電流が変動するＤ／Ａ変換器であって、前記Ｄ／Ａ変換回路の出力信号が入力されるアンプ回路を備え、前記入力されるデジタル信号に対するＤ／Ａ変換回路及び出力電圧設定回路の消費電流の変動に対して前記消費電流の変動を相殺する消費電流を持つ駆動回路を備えるようにした。
【００２０】
このＤ／Ａ変換器によれば、Ｄ／Ａ変換回路及び出力電圧設定回路の消費電流の変動を、駆動回路の消費電流の変動が相殺する。これにより、入力されるデジタル信号に対するＤ／Ａ変換器の消費電流の変動は無くなり、消費電流のばらつきが小さくなる。従って、Ｄ／Ａ変換器は、アナログ信号のばらつきが小さくなり、デジタル信号からアナログ信号への変換精度を向上することができる。
【発明の効果】
【００２１】
開示されたこのＤ／Ａ変換器は、デジタル信号からアナログ信号への変換精度を向上させる。
【発明を実施するための最良の形態】
【００２２】
以下、本実施形態を図１〜図７に従って説明する。
図１に示すように、Ｄ／Ａ変換器１０は、設定コードとして入力される複数ビット（本実施形態では４ビット）のデジタル信号（本実施形態ではデジタル信号Ｄ０〜Ｄ３）をアナログ信号Ａｏｕｔに変換する。つまり、Ｄ／Ａ変換器１０は、デジタル信号Ｄ０〜Ｄ３に対応して電源電圧Ｖｃｃと接地電位ＧＮＤとの間の電圧を駆動アナログ信号Ａｋｏｕｔとして出力する。
【００２３】
Ｄ／Ａ変換器１０は、ラダーＤ／Ａ変換回路５０、出力電圧設定回路１２、駆動回路１３を備えている。Ｄ／Ａ変換器１０は、ラダーＤ／Ａ変換回路５０の出力端子Ｔｏから出力される設定アナログ信号Ａｓｏｕｔの駆動能力を駆動回路１３にて上げている。本実施形態では、駆動回路１３中のアンプ回路１４は差動増幅回路にて構成され、その差動対をＮチャネルＭＯＳトランジスタにて構成している。
【００２４】
従って、駆動回路１３が動作するための設定アナログ信号Ａｓｏｕｔの電圧範囲（入力電圧範囲）は、ラダーＤ／Ａ変換回路５０単体でのアナログ信号Ａｏｕｔの電圧範囲（接地電位ＧＮＤ〜電源電圧Ｖｃｃ）より狭くなっている。
【００２５】
このため、ラダーＤ／Ａ変換回路５０単体でのアナログ信号Ａｏｕｔの電圧範囲を、駆動回路１３の入力電圧範囲に設定するため、Ｄ／Ａ変換器１０は、ラダーＤ／Ａ変換回路５０と駆動回路１３との間に出力電圧設定回路１２を備えている。
【００２６】
ラダーＤ／Ａ変換回路５０は周知な回路構成であって、図８と同じため、説明の便宜上説明を省略する。
出力電圧設定回路１２は、第１抵抗部２１と第２抵抗部２２を備えている。
【００２７】
第１抵抗部２１は複数の抵抗素子で構成されていて、本実施形態では、８本の第１設定抵抗Ｒｓ１にて構成されている。第１抵抗部２１は、それぞれ２本の第１設定抵抗Ｒｓ１が直列接続され、その４つの直列回路が並列に接続されている。そして、その並列回路の第１端子は、ラダーＤ／Ａ変換回路５０の出力端子Ｔｏ及びアンプ回路１４のプラス入力端子に接続され、その第２端子は電源電圧Ｖｃｃが印加される。
【００２８】
第２抵抗部２２は複数の抵抗素子で構成され、本実施形態では、４本の第２設定抵抗Ｒｓ２にて構成されている。第２抵抗部２２は、それぞれ２本の第２設定抵抗Ｒｓ２が直列接続され、その２つの直列回路が並列接続されている。そして、その直列回路の第１端子は、ラダーＤ／Ａ変換回路５０の出力端子Ｔｏ及びアンプ回路１４のプラス入力端子に接続され、その第２端子は接地電位ＧＮＤに接地されている。
【００２９】
上記の構成により、出力電圧設定回路１２は、第１抵抗部２１の抵抗値と第２抵抗部２２の抵抗値に応じて、アンプ回路１４のプラス入力端子に入力される設定アナログ信号Ａｓｏｕｔの電圧範囲を設定している。つまり、第１及び第２抵抗部２１，２２の合成抵抗値がラダーＤ／Ａ変換回路５０の合成抵抗値に対して大きいほど、設定アナログ信号Ａｓｏｕｔの電圧範囲は小さくなる。反対に、第１及び第２抵抗部２１，２２の合成抵抗値がラダーＤ／Ａ変換回路５０の合成抵抗値に対して小さいほど、設定アナログ信号Ａｓｏｕｔの電圧範囲は大きくなる。
【００３０】
また、第１抵抗部２１の抵抗値が第２抵抗部２２の抵抗値に対して大きいほど、設定アナログ信号Ａｓｏｕｔの電圧範囲が全体的に低くなる。反対に、第１抵抗部２１の抵抗値が第２抵抗部２２の抵抗値に対して小さいほど、設定アナログ信号Ａｓｏｕｔの電圧範囲が全体的に高くなる。
【００３１】
本実施形態では、第１及び第２設定抵抗Ｒｓ１，Ｒｓ２の抵抗値はそれぞれ２５ｋΩになっている。そして、ラダーＤ／Ａ変換回路５０を構成する第１〜第１３ラダー抵抗Ｒｄ１〜Ｒｄ１３の抵抗値はそれぞれ２５ｋΩになっている。このような抵抗値の場合、設定アナログ信号Ａｓｏｕｔの電圧範囲は、ラダーＤ／Ａ変換回路５０単体でのアナログ信号Ａｏｕｔの電圧範囲の５０％〜７５％に設定される。つまり、ラダーＤ／Ａ変換回路５０単体での出力電圧範囲は０．００Ｖ（接地電位ＧＮＤ）〜１．００Ｖ（電源電圧Ｖｃｃ）の電圧範囲であるのに対して、出力電圧設定回路１２を備えることで、設定アナログ信号Ａｓｏｕｔは、０．５０Ｖ〜０．７５Ｖの出力電圧範囲に設定されている。
【００３２】
このとき、ラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の消費電流（以下、加算消費電流Ｉａという）は、ラダーＤ／Ａ変換回路５０の消費電流Ｉ（以下、本実施形態では第１消費電流Ｉ１という）に比べて、出力電圧設定回路１２の消費電流（以下、第２消費電流Ｉ２という）の分だけ増大する。
【００３３】
従って、第２消費電流Ｉ２だけ増大することから、加算消費電流Ｉａに対するラダーＤ／Ａ変換回路５０における第１消費電流Ｉ１のばらつきの割合は、ラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａが大きくなっただけ小さくなる。その結果、設定アナログ信号Ａｓｏｕｔのばらつきは小さくなる。
【００３４】
ここで、入力される設定コード「００００」〜設定コード「１１１１」に対するラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａ（＝Ｉ１＋Ｉ２）は、設定コードが大きくなるほど小さくなっている。図３は設定コード「００００」〜設定コード「１１１１」に対するラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａの近似線Ｋ１を示す。図３に示すように、ラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａは、設定コード「００００」から順番に設定コード「１１１１」まで上げていくと、近似線Ｋ１は下降傾斜になっていてその傾斜の分、加算消費電流Ｉａのばらつきが大きくなっている。
【００３５】
即ち、出力電圧設定回路１２は、第１及び第２抵抗部２１，２２の抵抗値を設定することで、駆動回路１３（アンプ回路１４のプラス入力端子）に入力されるべき入力電圧範囲に設定アナログ信号Ａｓｏｕｔの電圧範囲を合せている。つまり、出力電圧設定回路１２は、設定コード「００００」〜設定コード「１１１１」に対応した設定アナログ信号Ａｓｏｕｔを、駆動回路１３（アンプ回路１４）の入力電圧範囲に合せ、駆動回路１３から出力されない設定コードのアナログ信号Ａｏｕｔがないようにしている。
【００３６】
駆動回路１３は周知な回路にて構成され（特開２００５−２１７８５５号公報参照）、アンプ回路１４、第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３にて構成されている。アンプ回路１４は、プラス入力端子にラダーＤ／Ａ変換回路５０の出力端子Ｔｏが接続され、設定アナログ信号Ａｓｏｕｔが入力される。アンプ回路１４は、マイナス入力端子と出力端子Ｔｏａ間に第３変換抵抗Ｒｈ３が接続されている。
【００３７】
第１変換抵抗Ｒｈ１と第２変換抵抗Ｒｈ２は直列に接続され、その直列回路の一端は電源電圧Ｖｃｃが印加され、他端は接地電位ＧＮＤに接地されている。そして、第１変換抵抗Ｒｈ１と第２変換抵抗Ｒｈ２との接続点は、アンプ回路１４のマイナス入力端子に接続されている。
【００３８】
上記の構成により、駆動回路１３は、設定アナログ信号Ａｓｏｕｔの駆動能力を上げ、かつ出力電圧設定回路１２にて電圧範囲が設定された設定アナログ信号Ａｓｏｕｔを入力して、ラダーＤ／Ａ変換回路５０単体での出力電圧範囲である接地電位ＧＮＤから電源電圧Ｖｃｃに変換して駆動アナログ信号Ａｋｏｕｔとして出力端子Ｔｏａから出力する。
【００３９】
駆動回路１３の消費電流（以下、第３消費電流Ｉ３という）は、入力される設定コード「００００」〜設定コード「１１１１」に対応した設定アナログ信号Ａｓｏｕｔの電圧範囲において近似式を求めると、設定コードが大きいほど大きくなっている。つまり、駆動回路１３の第３消費電流Ｉ３は、入力される設定コード「００００」から順番に設定コード「１１１１」まで上げていくと設定アナログ信号Ａｓｏｕｔの電圧範囲において、第３消費電流Ｉ３が変動、即ち、上昇傾向になる。
【００４０】
ここで、駆動回路１３は、第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の抵抗値に応じて、入力電圧範囲の最小値Ｖｍｉｎ及び最大値Ｖｍａｘ、つまり入力電圧範囲を設定することができる。また、駆動回路１３は、第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の抵抗値に応じて、第３消費電流Ｉ３の最小値Ｉｍｉｎ及び最大値Ｉｍａｘ、つまり、入力される設定コード「００００」〜設定コード「１１１１」に対応した設定アナログ信号Ａｓｏｕｔの電圧範囲において、駆動回路１３の第３消費電流Ｉ３の変動率（最大値Ｉｍａｘ−最小値Ｉｍｉｎ）を設定することができる。なお、駆動回路１３の最大値Ｉｍａｘ及び最小値Ｉｍｉｎには、アンプ回路１４の消費電流分は含まれていない。
【００４１】
入力電圧範囲の最小値Ｖｍｉｎは、
Ｖｍｉｎ＝（Ｒ２／／Ｒ３）／｛Ｒ１＋（Ｒ２／／Ｒ３）｝
入力電圧範囲の最大値Ｖｍａｘは、
Ｖｍａｘ＝Ｒ２／｛（Ｒ１／／Ｒ３）＋Ｒ２｝
第３消費電流Ｉ３の変動率（Ｉ＝ｍａｘ−Ｉｍｉｎ）は、
Ｉｍａｘ−Ｉｍｉｎ＝Ｖｃｃ／（Ｒ２×Ｇａｉｎ）
Ｇａｉｎ＝｛（Ｒ１／／Ｒ２）＋Ｒ３｝／（Ｒ１／／Ｒ２）
になっている。
【００４２】
なお、「Ｒ１」〜「Ｒ３」は第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の抵抗値、「Ｖｃｃ」は電源電圧Ｖｃｃの電圧値、「／／」は、並列接続を示している。
上記の第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の抵抗値は、図２に示す通り以下のステップ３０〜ステップ３８の処理を行うことにより設定されている。
【００４３】
まず、ステップ３０（駆動回路１３の入出力電圧を設定）において、入出力電圧設定に合わせて第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３を算出する。これ以降の各ステップでは、この入出力電圧設定を維持するように抵抗値を検討する。
【００４４】
次に、ステップ３１（加算消費電流Ｉａについて計算）において、ラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａについて算出を行う。
ステップ３２（加算消費電流Ｉａの変動率測定）において、ステップ３１において得られた結果からラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａの最大値及び最小値の差電流を測定する。図３に、ラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａについてシミュレーションを行った結果を示す。本実施形態では、コード０〜１５（設定コード「００００」〜設定コード「１１１１」）に対するラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａの近似線Ｋ１は、最大値と最小値の差電流が１０ｕＡになっている。
【００４５】
ステップ３３（変換抵抗の算出）において、ラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａの最大値及び最小値の差電流値と、駆動回路１３の第３消費電流Ｉ３の最大値及び最小値の差電流値とが等しくなるように第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の抵抗値を上記の計算式から算出する。本実施形態では、コード「０」〜「１５」（設定コード「００００」〜設定コード「１１１１」）における駆動回路１３の第３消費電流Ｉ３の最大値と最小値の差電流値が１０ｕＡになるように、第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３を算出する。
【００４６】
ステップ３４（Ｄ／Ａ変換器１０の消費電流（以下、総消費電流Ｉｔという）について算出）において、ステップ３３において算出した第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の抵抗値をＤ／Ａ変換器１０のシミュレーション回路に反映して、Ｄ／Ａ変換器１０の総消費電流Ｉｔについて算出を行う。
【００４７】
ステップ３５（総消費電流Ｉｔの変動率測定）において、ステップ３４において得られた算出結果からＤ／Ａ変換器１０の総消費電流Ｉｔの最大値及び最小値の差電流値を測定する。上記のように、駆動回路１３の第３消費電流Ｉ３の最大値及び最小値を第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３から算出する計算式中の駆動回路１３の第３消費電流Ｉ３には、アンプ回路１４の消費電流を含んでいない。
【００４８】
このため、ラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａの最大値及び最小値の差電流値と、駆動回路１３の第３消費電流Ｉ３の最大値及び最小値の差電流値とが等しくならずに第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の抵抗値の補正が必要となる。
【００４９】
つまり、再度、ラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａの最大値及び最小値の差電流値と、駆動回路１３の第３消費電流Ｉ３の最大値及び最小値の差電流値とが等しくなるように、ステップ３３において算出した第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３を補正する必要がある。
【００５０】
図４に、Ｄ／Ａ変換器１０の総消費電流Ｉｔについてシミュレーションを行った結果を示す。本実施形態では、コード「０」〜「１５」におけるＤ／Ａ変換器１０の総消費電流Ｉｔの近似線Ｋ２は、最大値と最小値の差電流値が５ｕＡになっている。
【００５１】
ステップ３６（変換抵抗補正）において、ステップ３５において測定したＤ／Ａ変換器１０の総消費電流Ｉｔの最大値及び最小値の差電流値が無くなるように、ステップ３３において算出した第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３に、ステップ３５において求めたコード「０」〜「１５」（設定コード「００００」〜設定コード「１１１１」）におけるＤ／Ａ変換器１０の総消費電流Ｉｔの近似線Ｋ２についての最大値と最小値の差電流値を考慮して再算出する。本実施形態では、駆動回路１３の第３消費電流Ｉ３の最大値及び最小値の差電流値に、さらに、５ｕＡを加えて計算式から算出して、第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の抵抗値はそれぞれ１８ｋΩ、３６ｋΩ、３６ｋΩとなっている。
【００５２】
ステップ３７（Ｄ／Ａ変換器１０の総消費電流Ｉｔについて算出）において、ステップ３６において再算出した第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の抵抗値をＤ／Ａ変換器１０の回路に反映して、Ｄ／Ａ変換器１０の総消費電流Ｉｔについて算出を行う。
【００５３】
ステップ３８（総消費電流Ｉｔに変動率があるか？）において、ステップ３７において得られた算出結果からＤ／Ａ変換器１０の総消費電流Ｉｔの近似線Ｋ３を求めて、近似線Ｋ３に傾斜があるか否かを判定する。そして、Ｄ／Ａ変換器１０の総消費電流Ｉｔの近似線Ｋ３に傾き（変動率）がある場合（ステップ３８でＹＥＳ）、ステップ３６に移行する。つまり、ステップ３６〜ステップ３８までの処理を再度行うことで、設定コード「００００」〜設定コード「１１１１」におけるＤ／Ａ変換器１０の総消費電流Ｉｔの近似線Ｋ３に傾斜がなくなる。  反対に、設定コード「００００」〜設定コード「１１１１」におけるＤ／Ａ変換器１０の総消費電流Ｉｔの近似線Ｋ３に傾き（変動率）がない場合（ステップ３８でＮＯ）、第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の設定を終了する。図５に、Ｄ／Ａ変換器１０の総消費電流Ｉｔについてシミュレーションを行った結果を示す。本実施形態では、コード０〜１５（設定コード「００００」〜設定コード「１１１１」）におけるＤ／Ａ変換器１０の総消費電流Ｉｔの近似線Ｋ３は、最大値と最小値の差電流が０ｕＡになり、傾き（変動率）がなくなっている。
【００５４】
このとき、入力電圧範囲の最小値Ｖｍｉｎは０．５０Ｖになり、入力電圧範囲の最大値Ｖｍａｘは０．７５Ｖになっている。つまり、駆動回路１３の入力電圧範囲が設定アナログ信号Ａｓｏｕｔの電圧範囲と合うように第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３の抵抗値を設定されている。
【００５５】
これにより、Ｄ／Ａ変換器１０の総消費電流Ｉｔは、入力される設定コード「００００」〜設定コード「１１１１」の全範囲において、ほぼ一定になってばらつきが小さくなっている。
【００５６】
即ち、ラダーＤ／Ａ変換回路５０は、設定コードに応じてアナログ信号Ａｏｕｔを出力する。出力電圧設定回路１２は、ラダーＤ／Ａ変換回路５０の出力電圧を駆動回路１３の入力電圧範囲に設定して設定アナログ信号Ａｓｏｕｔとして出力している。駆動回路１３は、出力電圧設定回路１２から入力した設定アナログ信号Ａｓｏｕｔの駆動能力を上げて、かつ接地電位ＧＮＤから電源電圧Ｖｃｃの電圧範囲に変換して駆動アナログ信号Ａｋｏｕｔとして出力している。
【００５７】
上記のＤ／Ａ変換器１０及びラダーＤ／Ａ変換回路５０の配線抵抗を考慮した場合の総消費電流Ｉｔ及び第１消費電流Ｉ１と駆動アナログ信号Ａｋｏｕｔについてシミュレーションを行った結果を図６（ａ）〜図７（ｂ）に示す。なお、シミュレーション条件として、電源電圧Ｖｃｃ＝１．０Ｖ、第１〜第１３ラダー抵抗Ｒｄ１〜Ｒｄ１３の抵抗値は全て２５ｋΩである。そして、Ｄ／Ａ変換器１０及びラダーＤ／Ａ変換回路５０と電源ラインＬ１との間の配線抵抗、Ｄ／Ａ変換器１０及びラダーＤ／Ａ変換回路５０とＧＮＤラインＬ２との間の配線抵抗は２５Ωである。
【００５８】
図６（ａ）は、コード「０」〜コード「１５」（設定コード「００００」〜設定コード「１１１１」）に対するＤ／Ａ変換器１０の総消費電流Ｉｔを示し、図６（ｂ）は、コード「０」〜コード「１５」（設定コード「００００」〜設定コード「１１１１」）に対するラダーＤ／Ａ変換回路５０単体での第１消費電流Ｉ１を示している。Ｄ／Ａ変換器１０の総消費電流Ｉｔの最大値及び最小値の差電流値が、ラダーＤ／Ａ変換回路５０の最大値及び最小値の差電流値より小さくなっていることがわかる。
【００５９】
図７（ａ）コード「０」〜コード「１５」（設定コード「００００」〜設定コード「１１１１」）に対するＤ／Ａ変換器１０の駆動アナログ信号Ａｋｏｕｔのコード間の出力電圧変動量を示し、図７（ｂ）は、コード「０」〜コード「１５」（設定コード「００００」〜設定コード「１１１１」）に対するラダーＤ／Ａ変換回路５０単体でのアナログ信号Ａｏｕｔのコード間の出力電圧変動量を示している。Ｄ／Ａ変換器１０の駆動アナログ信号Ａｋｏｕｔのコード間変動量の最大値及び最小値の差電圧値が、ラダーＤ／Ａ変換回路５０のアナログ信号Ａｏｕｔでの最大値及び最小値の差電圧値より小さくなっていることがわかる。
【００６０】
従って、上記のシミュレーションの結果より、Ｄ／Ａ変換器１０は、総消費電流Ｉｔのばらつきが抑えられるため、駆動アナログ信号Ａｋｏｕｔのばらつきが小さくなり、デジタル信号からアナログ信号への変換精度が向上していることがわかる。
【００６１】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）Ｄ／Ａ変換器１０は、ラダーＤ／Ａ変換回路５０の抵抗値より、抵抗値が大きく設定コードにより第２消費電流Ｉ２がばらつかない出力電圧設定回路１２を備えたことで、設定コードによる総消費電流Ｉｔのばらつきを小さくすることができる。
（２）Ｄ／Ａ変換器１０は、入力される設定コード「００００」〜設定コード「１１１１」におけるラダーＤ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流Ｉａのばらつき（変動率）を、駆動回路１３の第３消費電流Ｉ３のばらつき（変動率）で相殺している。これにより、Ｄ／Ａ変換器１０は、入力される設定コード「００００」〜設定コード「１１１１」の全範囲において総消費電流Ｉｔのばらつきを小さくして、駆動アナログ信号Ａｋｏｕｔのばらつき（変動率）を小さくすることができる。従って、Ｄ／Ａ変換器１０は、デジタル信号Ｄ０〜Ｄ３から駆動アナログ信号Ａｋｏｕｔへの変換精度を向上することができる。
【００６２】
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態では、出力電圧設定回路１２は、第１抵抗部２１と第２抵抗部２２がそれぞれ８本の抵抗素子と４本の抵抗素子にて構成されている。これに限らず、所定の抵抗値にすることができれば何本の抵抗素子にて構成しても良く、どのような回路構成にしてもよい。
【００６３】
・上記実施形態では、設定アナログ信号Ａｓｏｕｔの電圧範囲は、０．５Ｖから０．７５Ｖに設定されていた。これに限らず、設定アナログ信号Ａｓｏｕｔの電圧範囲は、駆動回路１３が動作するための電圧範囲であればよい。
【図面の簡単な説明】
【００６４】
【図１】Ｄ／Ａ変換器の電気ブロック回路図である。
【図２】駆動回路が備える抵抗の設定処理を示すフローチャートである。
【図３】シミュレーションの結果を示す説明図である。
【図４】シミュレーションの結果を示す説明図である。
【図５】シミュレーションの結果を示す説明図である。
【図６】（ａ）、（ｂ）はシミュレーションの結果を示す説明図である。
【図７】（ａ）、（ｂ）はシミュレーションの結果を示す説明図である。
【図８】従来のラダーＤ／Ａ変換回路の電気回路図である。
【図９】ラダーＤ／Ａ変換回路の動作説明図である。
【符号の説明】
【００６５】
１０  Ｄ／Ａ変換器
１２  出力電圧設定回路
１３  駆動回路
１４  アンプ回路
５０  Ｄ／Ａ変換回路
Ｄ０〜Ｄ３  デジタル信号
ＧＮＤ  第２電圧
Ｒｈ１〜Ｒｈ３  第１〜第３抵抗
Ｔｏ  出力端子
Ｖｃｃ  第１電圧
【図１】
2010154358.tif 000003
【図２】
2010154358.tif 000004
【図３】
2010154358.tif 000005
【図４】
2010154358.tif 000006
【図５】
2010154358.tif 000007
【図６】
2010154358.tif 000008
【図７】
2010154358.tif 000009
【図８】
2010154358.tif 000010
【図９】
2010154358.tif 000011