(57)【要約】【課題】  本発明は、昇降圧ＤＣ−ＤＣコンバータにおいて、動作モード切り替え時において検出抵抗に補正をかけることにより、昇降圧ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴの一時低下を改善することが可能な昇降圧ＤＣ−ＤＣコンバータ制御回路、および該昇降圧ＤＣ−ＤＣコンバータ制御方法を提供することを目的とする。【解決手段】  動作モード切り替え時において検出抵抗の抵抗値を低下させることにより、検出抵抗の両端にかかる電圧値を低下させることができる。動作モード切り替え後において、制御回路が検出抵抗の両端にかかる電圧値を動作モードの切り替わり前の状態に制御しようとする。この結果、より多くのピーク電流を流すように制御が行われる。これにより、動作モードの切り替えを原因とした出力電圧の低下を改善する。【選択図】図３
2010104176.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御回路であって、
前記ピーク電流または該ピーク電流に応じた電流を電圧変換する第１検出抵抗と、
前記ピーク電流または該ピーク電流に応じた電流を電圧変換する検出抵抗であって、抵抗値が前記第１検出抵抗より大きい第２検出抵抗と、
前記ピーク電流または該ピーク電流に応じた電流を電圧変換する検出抵抗であって、抵抗値が前記第２検出抵抗より大きい第３検出抵抗と、
降圧動作モード時に前記第３検出抵抗を選択し、昇降圧動作モード時に前記第２検出抵抗を選択し、昇圧動作モード時に前記第１検出抵抗を選択する第１選択回路とを備えることを特徴とする昇降圧ＤＣ−ＤＣコンバータ制御回路。
【請求項２】
前記インダクタンス素子を流れる電流に応じた電流を生成するモニタ回路を備え、
前記第１検出抵抗、前記第２検出抵抗、および前記第３検出抵抗は、前記モニタ回路に接続されることを特徴とする請求項１に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
【請求項３】
前記モニタ回路は、
前記インダクタンス素子に流れる電流を検出する検出回路と、
前記検出回路による検出結果に応じた電流を流す可変電流回路とを備えることを特徴とする請求項２に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
【請求項４】
第１補正電流を流す第１電流源と、
前記第１補正電流より大きな第２補正電流を流す第２電流源と、
前記第２補正電流より大きな第３補正電流を流す第３電流源と、
降圧動作モード時に前記第３電流源を選択し、昇降圧動作モード時に前記第２電流源を選択し、昇圧動作モード時に前記第１電流源を選択する第３選択回路とを備えることを特徴とする請求項１乃至３の少なくとも何れか１項に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
【請求項５】
インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御回路であって、
前記ピーク電流または該ピーク電流に応じた電流を電圧変換する検出抵抗と、
前記検出抵抗に第１補正電流を流す第１電流源と、
前記検出抵抗に前記第１補正電流より大きな第２補正電流を流す第２電流源と、
前記検出抵抗に前記第２補正電流より大きな第３補正電流を流す第３電流源と、
降圧動作モード時に前記第３電流源を選択し、昇降圧動作モード時に前記第２電流源を選択し、昇圧動作モード時に前記第１電流源を選択する第３選択回路とを備えることを特徴とする昇降圧ＤＣ−ＤＣコンバータ制御回路。
【請求項６】
前記インダクタンス素子に流れる電流に応じた電流を生成するモニタ回路を備え、
前記モニタ回路は、前記検出回路に接続されることを特徴とする請求項５に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
【請求項７】
インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御方法であって、
昇圧動作モード時に、前記ピーク電流または該ピーク電流に応じた電流を、第１検出抵抗により電圧変換するステップと、
昇降圧動作モード時に、前記ピーク電流または該ピーク電流に応じた電流を、抵抗値が前記第１検出抵抗より大きい第２検出抵抗により電圧変換するステップと、
降圧動作モード時に、前記ピーク電流または該ピーク電流に応じた電流を、抵抗値が前記第２検出抵抗より大きい第３検出抵抗により電圧変換するステップとを有することを特徴とする昇降圧ＤＣ−ＤＣコンバータ制御方法。
【請求項８】
インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御方法であって、
昇圧動作モード時に、検出抵抗に第１補正電流を流すステップと、
昇降圧動作モード時に、前記検出抵抗に前記第１補正電流より大きな第２補正電流を流すステップと、
降圧動作モード時に、前記検出抵抗に前記第２補正電流より大きな第３補正電流を流すステップとを有することを特徴とする昇降圧ＤＣ−ＤＣコンバータ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇降圧ＤＣ−ＤＣコンバータ制御回路および昇降圧ＤＣ−ＤＣコンバータ制御方法に関するものであり、特にモード切り替え時において生じる、出力電圧の変動を抑止する昇降圧ＤＣ−ＤＣコンバータ制御回路および昇降圧ＤＣ−ＤＣコンバータ制御方法に関するものである。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、半導体のスイッチング素子を用いる小型・軽量・高効率の直流電源であり、電子機器等に広く利用されており、近年、小型・軽量・高効率の要求が高くなっている。ＤＣ−ＤＣコンバータの基本原理はスイッチング素子を高周波数でオン・オフさせてオン時間とオフ時間の比率デューティ比を可変制御して、直流の出力電圧を一定レベルに維持するものである。また、ＤＣ−ＤＣコンバータには入力電圧より低い出力電圧が得られる降圧型、入力電圧より高い出力電圧が得られる昇圧型の他、入力電圧に依存せず一定の出力電圧が得られる昇降圧型がある。
【０００３】
図１は昇降圧ＤＣ−ＤＣコンバータである。図１にある昇降圧ＤＣ−ＤＣコンバータでは、入力側からチョークコイルにエネルギーを蓄積するステート（以下、「ステートＡ」）とチョークコイルから出力側にエネルギー放出するステート（以下、「ステートＢ」）とを交互に繰り返す。
【０００４】
さらにステートＡにはチョークコイルにエネルギーを蓄積するのみで出力側にエネルギーを放出しないステートＡ１とチョークコイルにエネルギーを供給すると同時に出力側にエネルギーを放出するステートＡ２がある。ステートＡ１、Ｂ、Ａ２それぞれの期間について比率を可変制御することで、一定の出力電圧が得られる。
【０００５】
また、昇降圧ＤＣ−ＤＣコンバータ制御回路では入力電圧の変動により、入力電圧が出力電圧よりも高い場合に選択される降圧動作モード、入力電圧と出力電圧が近接している時に選択される昇降圧動作モード、入力電圧が出力電圧よりも低い時に選択される昇圧動作モードとに分け、それぞれの動作モードごとにステートＡ１、Ｂ、Ａ２の期間比率を設定することが一般的である。
【０００６】
【特許文献１】特開２００５−１９２３１２号公報
【特許文献２】特開２００５−１９２３２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１の回路において、降圧動作モード、昇降圧動作モード、昇圧動作モードという動作モードごとに、コイルに流れるピーク電流が異なってくる。入力電圧が出力電圧よりも高い降圧動作モードにおいては、ステートＡ２でもコイルにエネルギーを蓄えることができるため、ステートＡ１を必要最小限の期間に制限することができる。出力側にエネルギー供給しないステートＡ１の期間が必要最小限となり、コイルにエネルギーを蓄えながら出力側にもエネルギーを放出することができる効率よい動作を行うことができる。コイルのピーク電流を小さくすることができる。これに対して、入力電圧が出力電圧よりも低い昇圧動作モードにおいては、ステートＡ２ではコイルにエネルギーを蓄えることはできず、専ら出力側にエネルギーを放出する。昇圧動作モードでは原理的に、ステートＡ１の期間を備えなければならない。すなわち、出力側へのエネルギーの放出を止めてコイルにエネルギーを蓄える期間を確保しなければならない。出力側へのエネルギー放出の効率は降圧動作モードに比して低くなる。このため、昇圧動作モードではコイルのピーク電流が大きくなる。また、降圧動作モードと昇圧動作モードとの中間の動作モードである昇降圧動作モードでは、コイルのピーク電流も中間的なものとなる。
【０００８】
同じ負荷電流に対して必要とされるコイルのピーク電流は、動作モードごとに異なっている。従って、動作モードを切り替える場合、必要とされるピーク電流は急激に変化することとなる。例えば、降圧動作モードから昇降圧動作モードに切り替わる場合、また、昇降圧動作モードから昇圧動作モードに切り替わる場合、同じ負荷電流を維持するために必要とされるコイルのピーク電流は増大する。しかしながら、制御回路では、誤差増幅器が出力電圧の変動を検出することにより応答する。このため、必要とされるピーク電流が増大する動作モードへと動作モードが切り替えられる場合には、動作モードの切り替えに伴い直ちに制御回路が応答することはできず、コイルのピーク電流を増大させる制御は出力電圧の低下を検出するまで待たなければならない。昇降圧ＤＣ−ＤＣコンバータ制御回路において、動作モードの切り替えに伴う応答遅れに起因して、昇降圧ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴが過渡的に低下してしまい問題である。
【０００９】
本発明は、上記の課題に鑑み提案されたものであって、昇降圧ＤＣ−ＤＣコンバータにおいて、動作モード切り替え時において検出抵抗に補正をかけることにより、昇降圧ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴの過渡的な低下を抑止することが可能な昇降圧ＤＣ−ＤＣコンバータ制御回路、および該昇降圧ＤＣ−ＤＣコンバータ制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願に開示される第１の昇降圧ＤＣ−ＤＣコンバータ制御回路は、インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御回路であって、ピーク電流またはピーク電流に応じた電流を電圧変換する第１検出抵抗と、ピーク電流またはピーク電流に応じた電流を電圧変換する検出抵抗であって、抵抗値が第１検出抵抗より大きい第２検出抵抗と、ピーク電流またはピーク電流に応じた電流を電圧変換する検出抵抗であって、抵抗値が第２検出抵抗より大きい第３検出抵抗と、降圧動作モード時に第３検出抵抗を選択し、昇降圧動作モード時に第２検出抵抗を選択し、昇圧動作モード時に第１検出抵抗を選択する第１選択回路とを備え構成されている。
【００１１】
降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりに応じて、検出抵抗を、第３検出抵抗から第２検出抵抗へ、第２検出抵抗から第１検出抵抗へと切り替えることにより抵抗値を低下させる。
【００１２】
また、本願に開示される第１の昇降圧ＤＣ−ＤＣコンバータ制御方法は、インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御方法であって、昇圧動作モード時に、ピーク電流またはピーク電流に応じた電流を、第１検出抵抗により電圧変換するステップと、昇降圧動作モード時に、ピーク電流またはピーク電流に応じた電流を、抵抗値が第１検出抵抗より大きい第２検出抵抗により電圧変換するステップと、降圧動作モード時に、ピーク電流またはピーク電流に応じた電流を、抵抗値が第２検出抵抗より大きい第３検出抵抗により電圧変換するステップとを有している。
【００１３】
これにより、降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりにおいて、同じピーク電流に応じて検出抵抗の両端に現れる電圧値を低下させることができる。これにより、降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりに応じて、コイルに流れるピーク電流の電圧変換値を小さくすることができる。昇降圧ＤＣ−ＤＣコンバータ制御回路における制御応答が動作モードの切り替えから遅延することを利用して、動作モードの切り替え直後にピーク電流の電圧変換値が小さくなることに応じて、制御回路に電圧変換値を動作モードの切り替わり前の状態に制御させる。この結果、より多くのピーク電流を流すように制御が行われる。降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりに応じて、同じ負荷電流を供給するためのコイルのピーク電流が増大しても、制御回路の応答遅れに関わらず、遅滞なくピーク電流を増大させることができる。動作モードの切り替わりに起因する出力電圧の低下を抑止することができる。
【００１４】
本願に開示される第２の昇降圧ＤＣ−ＤＣコンバータ制御回路は、インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御回路であって、インダクタンス素子に流れる電流を検出する検出回路と、検出回路による検出結果に応じた電流を生成する可変電流回路と、可変電流回路により生成される電流を電圧変換する検出抵抗とを備え、可変電流回路は、ピーク電流またはピーク電流に応じた第１電流を流す第１電流回路と、第１電流より大きな電流であってピーク電流またはピーク電流に応じた第２電流を流す第２電流回路と、第２電流より大きな電流であってピーク電流またはピーク電流に応じた第３電流を流す第３電流回路と、降圧動作モード時に第３電流回路を選択し、昇降圧動作モード時に第２電流回路を選択し、昇圧動作モード時に第１電流回路を選択する第２選択回路とを備え構成されている。
【００１５】
降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりに応じて、可変電流回路により、検出抵抗に流す電流をインダクタンス素子に流れる電流に応じて可変とする。この場合、第２選択回路により、降圧動作モード時に第２電流より大きな電流である第３電流を流す第３電流回路を選択し、昇降圧動作モード時に第１電流より大きな電流である第２電流を流す第２電流回路を選択し、昇圧動作モード時に第１電流を流す第１電流回路を選択する。
【００１６】
これにより、降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりにおいて、同じピーク電流に応じて検出抵抗の両端に現れる電圧値を低下させることができる。これにより、降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりに応じて、コイルに流れるピーク電流の電圧変換値を小さくすることができる。昇降圧ＤＣ−ＤＣコンバータ制御回路における制御応答が動作モードの切り替えから遅延することを利用して、動作モードの切り替え直後にピーク電流の電圧変換値が小さくなることに応じて、制御回路に電圧変換値を動作モードの切り替わり前の状態に制御させる。この結果、より多くのピーク電流を流すように制御が行われる。降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりに応じて、同じ負荷電流を供給するためのコイルのピーク電流が増大しても、制御回路の応答遅れに関わらず、遅滞なくピーク電流を増大させることができる。動作モードの切り替わりに起因する出力電圧の低下を抑止することができる。
【００１７】
本願に開示される第３の昇降圧ＤＣ−ＤＣコンバータ制御回路は、インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御回路であって、ピーク電流またはピーク電流に応じた電流を電圧変換する検出抵抗と、検出抵抗に第１補正電流を流す第１電流源と、検出抵抗に第１補正電流より大きな第２補正電流を流す第２電流源と、検出抵抗に第２補正電流より大きな第３補正電流を流す第３電流源と、降圧動作モード時に第３電流源を選択し、昇降圧動作モード時に第２電流源を選択し、昇圧動作モード時に第１電流源を選択する第３選択回路とを備え構成されている。
【００１８】
降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりに応じて、検出抵抗に、第３補正電流から第２補正電流へ、第２補正電流から第１補正電流へと切り替えることにより補正電流を低下させる。
【００１９】
また、本願に開示される第２の昇降圧ＤＣ−ＤＣコンバータ制御方法は、インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御方法であって、昇圧動作モード時に、検出抵抗に第１補正電流を流すステップと、昇降圧動作モード時に、検出抵抗に第１補正電流より大きな第２補正電流を流すステップと、降圧動作モード時に、検出抵抗に第２補正電流より大きな第３補正電流を流すステップとを有している。
【００２０】
これにより、降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりにおいて、同じピーク電流に応じて検出抵抗の両端に現れる電圧値を低下させることができる。降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりに応じて、コイルに流れるピーク電流の電圧変換値を小さくすることができる。昇降圧ＤＣ−ＤＣコンバータ制御回路における制御応答が動作モードの切り替えから遅延することを利用して、動作モードの切り替え直後にピーク電流の電圧変換値が小さくなることに応じて、制御回路に電圧変換値を動作モードの切り替わり前の状態に制御させる。この結果、より多くのピーク電流を流すように制御が行われる。降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりに応じて、同じ負荷電流を供給するためのコイルのピーク電流が増大しても、制御回路の応答遅れに関わらず、遅滞なくピーク電流を増大させることができる。動作モードの切り替わりに起因する出力電圧の低下を抑止することができる。
【発明の効果】
【００２１】
本願に開示される第１、第２および第３の昇降圧ＤＣ−ＤＣコンバータ制御回路によれば、降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりにコイルに流れるピーク電流の電圧変換値を小さくすることができる。昇降圧ＤＣ−ＤＣコンバータ制御回路における制御応答の変化は、動作モードの切り替えから遅延するので、動作モードの切り替え直後では、ピーク電流の電圧変換値が小さくなることに応じて、制御回路により電圧変換値を動作モードの切り替わり前の状態に制御しようとする。この結果、より多くのピーク電流を流すように制御が行われる。降圧動作モードから昇降圧動作モードへの切り替わり、および昇降圧動作モードから昇圧動作モードへの切り替わりに応じて、同じ負荷電流を供給するためのコイルのピーク電流が増大しても、遅滞なくピーク電流を増大させることができる。これにより昇降圧ＤＣ−ＤＣコンバータ制御回路において、動作モードの切り替えに伴う応答遅れに起因して起こる。昇降圧ＤＣ−ＤＣコンバータの出力電圧ＶＯＵＴの過渡的な低下を抑止できる。
【発明を実施するための最良の形態】
【００２２】
実施形態の昇降圧ＤＣ−ＤＣコンバータ制御回路を含む昇降圧ＤＣ−ＤＣコンバータの回路構成について説明する。なお、図３では、１が第１実施形態のＤＣ−ＤＣコンバータ制御回路である。図４では、２が第２実施形態のＤＣ−ＤＣコンバータ制御回路である。図５では、３が第３実施形態のＤＣ−ＤＣコンバータ制御回路である。
【００２３】
第1実施形態（図３）では、入力電圧ＶＩＮがＰＭＯＳトランジスタＭ１のソース端子と端子（ＬＸ０）に入力される。ＰＭＯＳトランジスタＭ１のゲート端子は端子（ＬＸ２）に接続される。ＰＭＯＳトランジスタＭ１のドレイン端子は端子（ＬＸ３）に接続される。
【００２４】
端子（ＬＸ４）がコイルＬ１の一端子とＮＭＯＳトランジスタＭ３のドレイン端子に接続される。ＮＭＯＳトランジスタＭ３のゲート端子が端子（ＬＸ５）に接続される。ＮＭＯＳトランジスタＭ３のソース端子は接地される。
【００２５】
コイルＬ１の他端子はＮＭＯＳトランジスタＭ４のドレイン端子とＰＭＯＳトランジスタＭ２のドレイン端子に接続される。ＮＭＯＳトランジスタＭ４のゲート端子は端子（ＬＸ６）に接続される。ＮＭＯＳトランジスタＭ４のソース端子は接地される。ＰＭＯＳトランジスタＭ２のゲート端子は端子（ＬＸ１）に接続される。ＰＭＯＳトランジスタＭ２のソース端子は出力端子（ＶＯＵＴ）と接地された出力コンデンサＣ１の一端子と帰還端子（ＦＢ）に接続される。
【００２６】
帰還端子（ＦＢ）は抵抗素子Ｒ１の一端子に接続される。抵抗素子Ｒ１の他端子は接地された抵抗素子Ｒ２の一端子に接続される。抵抗素子Ｒ１と抵抗素子Ｒ２は分圧回路を構成する。抵抗素子Ｒ１と抵抗素子Ｒ２の分圧点は誤差増幅器ＥＲＡ１の反転入力端子に接続される。誤差増幅器ＥＲＡ１の非反転入力端子には設定電圧ＶＲＥＦが入力される。
【００２７】
誤差増幅器ＥＲＡ１の出力端子は比較器ＣＭＰ１の反転入力端子に接続される。比較器ＣＭＰ１の出力端子はトランジスタ駆動回路ＳＷＤのリセット端子（Ｒ）に接続される。トランジスタ駆動回路ＳＷＤのセット端子（Ｓ）は発振器ＯＳＣに接続される。トランジスタ駆動回路ＳＷＤの出力端子（Ｑ１）は端子（ＬＸ１）に接続される。トランジスタ駆動回路ＳＷＤの出力端子（Ｑ２）は端子（ＬＸ２）に接続される。トランジスタ駆動回路ＳＷＤの出力端子（Ｑ３）は端子（ＬＸ５）に接続されている。トランジスタ駆動回路ＳＷＤの出力端子（Ｑ４）は端子（ＬＸ６）に接続されている。
【００２８】
端子（ＬＸ３）に増幅器ＡＭＰ1の非反転入力端子および抵抗素子ＲＡの一端子が接続される。端子（ＬＸ４）に増幅器ＡＭＰ１の反転入力端子および抵抗素子ＲＡの他端子が接続される。端子（ＬＸ０）にＰＭＯＳトランジスタＭ５のソース端子が接続される。ＰＭＯＳトランジスタＭ５のゲート端子は増幅器ＡＭＰ１の出力端子に接続される。ＰＭＯＳトランジスタＭ５のドレイン端子は第１選択回路ＳＷ１の一端子と比較器ＣＭＰ１の非反転入力端子が接続される。第１選択回路ＳＷ１の第１他端子、第２他端子、および第３他端子にはそれぞれ、接地された第１検出抵抗ＲＳ１の一端子、接地された第２検出抵抗ＲＳ２の一端子、および接地された第３検出抵抗ＲＳ３の一端子が接続される。動作モード変換回路ＭＳがトランジスタ駆動回路ＳＷＤと第１選択回路ＳＷ１に接続される。
【００２９】
なお、第２および第３実施形態においても、ＤＣ−ＤＣコンバータ制御回路２、３の外部の構成および抵抗素子Ｒ１、抵抗素子Ｒ２、誤差増幅器ＥＲＡ１、設定電圧ＶＲＥＦ、トランジスタ駆動回路ＳＷＤの構成は第１実施形態と同じである。よって、これ以降は相違点のみ説明する。
【００３０】
第２実施形態（図４）では、端子（ＬＸ３）に増幅器ＡＭＰ1の非反転入力端子および抵抗素子ＲＡの一端子が接続されている。端子（ＬＸ４）は増幅器ＡＭＰ１の反転入力端子および抵抗素子ＲＡの他端子に接続される。端子（ＬＸ０）はＰＭＯＳトランジスタＭ１０のソース端子、ＰＭＯＳトランジスタＭ１１のソース端子、およびＰＭＯＳトランジスタＭ１２のソース端子に接続される。増幅器ＡＭＰ１の出力端子はＰＭＯＳトランジスタＭ１０のゲート端子、ＰＭＯＳトランジスタＭ１１のゲート端子、およびＰＭＯＳトランジスタＭ１２のゲート端子に接続される。
【００３１】
ＰＭＯＳトランジスタＭ１０のドレイン端子、ＰＭＯＳトランジスタＭ１１のドレイン端子、およびＰＭＯＳトランジスタＭ１２のドレイン端子はそれぞれ第２選択回路ＳＷ２の第１一端子、第２一端子、および第３一端子に接続される。第２選択回路ＳＷ２の他端子は接地された検出抵抗ＲＳの一端子と比較器ＣＭＰ１の非反転入力端子に接続される。動作モード変換回路ＭＳがトランジスタ駆動回路ＳＷＤと第２選択回路ＳＷ２に接続される。
【００３２】
第３実施形態（図５）では、端子（ＬＸ０）は、第１電流源Ｉ１の一端子、第２電流源Ｉ２の一端子、第３電流源Ｉ３の一端子、およびＰＭＯＳトランジスタＭ５のソース端子に接続される。ＰＭＯＳトランジスタＭ５のゲート端子は増幅器ＡＭＰ１の出力端子に接続される。第１電流源Ｉ１の他端子、第２電流源Ｉ２の他端子、および第３電流源Ｉ３の他端子は、それぞれ第３選択回路ＳＷ３の第１一端子、第２一端子、および第３一端子に接続される。第３選択回路ＳＷ３の他端子は、接地された検出抵抗ＲＳの一端子、比較器ＣＭＰ１の非反転入力端子、およびＰＭＯＳトランジスタＭ５のドレイン端子に接続される。動作モード変換回路ＭＳはトランジスタ駆動回路ＳＷＤおよび第３選択回路ＳＷ３に接続される。
【００３３】
尚、第１〜３実施形態では、抵抗素子Ｒ１および抵抗素子Ｒ２で構成される分圧回路がＤＣ−ＤＣコンバータ制御回路１〜３に内蔵される構成として説明した。しかしながら、抵抗素子Ｒ１および抵抗素子Ｒ２で構成される分圧回路をＤＣ−ＤＣコンバータ制御回路の外部素子として構成することもできる。また、ＰＭＯＳトランジスタＭ１、ＰＭＯＳトランジスタＭ２、ＮＭＯＳトランジスタＭ３、およびＮＭＯＳトランジスタＭ４をＤＣ−ＤＣコンバータ制御回路１〜３の外部素子として構成するように説明した。しかし、ＤＣ−ＤＣコンバータ制御回路に内蔵される構成としてもよい。ここで、ＤＣ−ＤＣコンバータ制御回路１、２、および３は、例えば、集積回路として構成することができる。
【００３４】
次に動作モード変換回路ＭＳ（図６）の構成について説明する。入力電圧ＶＩＮが抵抗素子Ｒ３の一端子に入力される。抵抗素子Ｒ３の他端子は接地された抵抗素子Ｒ４の一端子に接続される。抵抗素子Ｒ３と抵抗素子Ｒ４は分圧回路を構成する。抵抗素子Ｒ３と抵抗素子Ｒ４との分圧点には、比較器ＣＭＰ２と比較器ＣＭＰ３との非反転入力端子が接続される。出力電圧ＶＯＵＴが抵抗素子Ｒ５の一端子に入力される。抵抗素子Ｒ５の他端子は接地された抵抗素子Ｒ６の一端子に接続される。抵抗素子Ｒ５と抵抗素子Ｒ６は分圧回路を構成する。抵抗素子Ｒ５と抵抗素子Ｒ６の分圧点には、定電圧源Ｅ１の−端子と定電流源Ｅ２の＋端子が接続される。定電圧源Ｅ１の＋端子には、比較器ＣＭＰ２の反転入力端子が接続されている。定電流源Ｅ２の−端子には、比較器ＣＭＰ３の反転入力端子が接続される。
【００３５】
比較器ＣＭＰ２の出力端子は、ＮＯＲ回路ＮＯＲ１の入力端子とＮＡＮＤ回路ＮＡＮＤ１の入力端子に接続される。比較器ＣＭＰ３の出力端子は、ＮＯＲ回路ＮＯＲ１の入力端子とＮＡＮＤ回路ＮＡＮＤ１の入力端子に接続される。ＮＯＲ回路ＮＯＲ１の出力端子は、ＮＯＴ回路ＮＯＴ２の入力端子とＮＯＲ回路ＮＯＲ２の入力端子に接続される。ＮＡＮＤ回路ＮＡＮＤ１の出力端子はＮＯＴ回路ＮＯＴ１の入力端子に接続される。ＮＯＴ回路ＮＯＴ１の出力端子はＮＯＴ回路ＮＯＴ３の入力端子とＮＯＲ回路ＮＯＲ２の入力端子に接続される。ＮＯＲ回路ＮＯＲ２の出力端子はＮＯＴ回路ＮＯＴ４の入力端子に接続される。ＮＯＴ回路ＮＯＴ２の出力端子、ＮＯＴ回路ＮＯＴ３の出力端子、およびＮＯＴ回路ＮＯＴ４の出力端子は一つのバスになっている。
【００３６】
次に実施形態の昇降圧ＤＣ−ＤＣコンバータ制御回路を含む昇降圧ＤＣ−ＤＣコンバータの作用について説明する。第１〜３実施形態に共通することとして、動作モード変換回路ＭＳが、入力電圧ＶＩＮと出力電圧ＶＯＵＴを比較する。入力電圧ＶＩＮが出力電圧ＶＯＵＴに定電圧源Ｅ１の電圧を加算した電圧値よりも高い場合、ＮＯＴ回路ＮＯＴ２の出力端子からハイレベル信号が出力される。ＮＯＴ回路ＮＯＴ３の出力端子とＮＯＴ回路ＮＯＴ４の出力端子からローレベル信号が出力される。入力電圧ＶＩＮが出力電圧ＶＯＵＴに定電圧源Ｅ１の電圧を加算した電圧値よりも低く、かつ出力電圧ＶＯＵＴから定電圧源Ｅ２の電圧を減算した電圧値よりも高い場合、ＮＯＴ回路ＮＯＴ４の出力端子からハイレベル信号が出力される。ＮＯＴ回路ＮＯＴ２の出力端子とＮＯＴ回路ＮＯＴ３の出力端子からローレベル信号が出力される。入力電圧ＶＩＮが出力電圧ＶＯＵＴから定電圧源Ｅ２の電圧を減算した電圧よりも低い場合、ＮＯＴ回路ＮＯＴ３出力端子からハイレベル信号が出力される。ＮＯＴ回路ＮＯＴ２の出力端子とＮＯＴ回路ＮＯＴ４の出力端子からローレベル信号が出力される。
【００３７】
ＮＯＴ回路ＮＯＴ２の出力端子、ＮＯＴ回路ＮＯＴ３の出力端子、およびＮＯＴ回路ＮＯＴ４の出力端子は１つのバス信号となっている。そして、バス信号がトランジスタ駆動回路ＳＷＤに入力されることにより、トランジスタ駆動回路ＳＷＤが、どの動作モードで動作するのか設定される。
【００３８】
ＮＯＴ回路ＮＯＴ２の出力端子からハイレベル信号が出力される時、トランジスタ駆動回路ＳＷＤは降圧動作モードで動作する。ＮＯＴ回路ＮＯＴ４の出力端子からハイレベル信号が出力される時、トランジスタ駆動回路ＳＷＤは昇降圧動作モードで動作する。ＮＯＴ回路ＮＯＴ３の出力端子からハイレベル信号が出力される時、トランジスタ駆動回路ＳＷＤは昇圧動作モードで動作する（図７）。
【００３９】
第１実施形態では、動作モード変換回路ＭＳによって、コイルＬ１のピーク電流ＩＬを検出する検出抵抗ＲＳ１〜ＲＳ３が選択される。昇圧動作モードにおいて、動作モード変換回路ＭＳは、第１検出抵抗ＲＳ１を選択する。昇降圧動作モードにおいて、動作モード変換回路ＭＳは、第１検出抵抗ＲＳ１よりも抵抗値が大きい第２検出抵抗ＲＳ２を選択する。降圧動作モードにおいて、動作モード変換回路ＭＳは、検出抵抗ＲＳ２よりも抵抗値が大きい第３検出抵抗ＲＳ３を選択する。
【００４０】
第２実施形態では、動作モード変換回路ＭＳによって、コイルＬ１のピーク電流ＩＬに応じた電流を流すＰＭＯＳトランジスタＭ１０〜Ｍ１２が選択される。昇圧動作モードにおいて、動作モード変換回路ＭＳは、コイルＬ１のピーク電流ＩＬに応じた第１電流を流すＰＭＯＳトランジスタＭ１０を選択する。昇降圧動作モードにおいて、動作モード変換回路ＭＳは、第１電流より大きな電流であって、コイルＬ１のピーク電流ＩＬに応じた第２電流を流すＰＭＯＳトランジスタＭ１１を選択する。降圧動作モードにおいて、動作モード変換回路ＭＳは、第２電流より大きな電流であって、コイルＬ１のピーク電流ＩＬに応じた第３電流を流すＰＭＯＳトランジスタＭ１２を選択する。
【００４１】
第３実施形態では、動作モード変換回路ＭＳによって、コイルＬ１のピーク電流ＩＬを検出する検出抵抗ＲＳに対して補正電流ＩＯＦＦＳＥＴを流す電流源Ｉ１〜Ｉ３が選択される。昇圧動作モード時において、動作モード変換回路ＭＳは第１補正電流ＩＡ１を流す第１電流源Ｉ１を選択する。昇降圧動作モード時において、動作モード変換回路ＭＳは第１補正電流ＩＡ１より大きな第２補正電流ＩＡ２を流す第２電流源Ｉ２を選択する。降圧動作モード時において、動作モード変換回路ＭＳは第２補正電流ＩＡ２より大きな第３補正電流ＩＡ３を流す第３電流源Ｉ３を選択する。
【００４２】
第１〜第３実施形態にある昇降圧ＤＣ−ＤＣコンバータでは、動作モードに応じて、入力側からコイルＬ１にエネルギーを蓄積するステート（以下、「ステートＡ」）とコイルＬ１から出力側にエネルギー放出するステート（以下、「ステートＢ」）とを交互に繰り返す。
【００４３】
ステートＡにはコイルＬ１にエネルギーを蓄積するのみで出力側にエネルギーを放出しないステートＡ１とコイルＬ１にエネルギーを供給すると同時に出力側にエネルギーを放出するステートＡ２がある。ステートＡ１、Ｂ、Ａ２のそれぞれの期間の比率を可変制御することで、入力電圧の変動に依存せず一定の出力電圧が得られる（図２）。
【００４４】
動作モードごと、ステートＡ１、Ｂ、Ａ２の期間比率の設定が異なっている。これは入力電圧ＶＩＮと出力電圧ＶＯＵＴの電圧値の高低の違いが関係するためである。入力電圧ＶＩＮが出力電圧ＶＯＵＴよりも高い降圧動作モードにおいては、ステートＡ２でもコイルＬ１にエネルギーを蓄えることができるため、ステートＡ１を必要最小限の期間に制限することができる。出力側にエネルギー供給しないステートＡ１の期間が必要最小限となり、コイルＬ１にエネルギーを蓄えながら出力側にもエネルギーを放出することができる効率よい動作を行うことができる。これにより、Ｌ１のピーク電流ＩＬを小さくすることができる。これに対して、入力電圧ＶＩＮが出力電圧ＶＯＵＴよりも低い降圧動作モードにおいては、ステートＡ２ではコイルＬ１にエネルギーを蓄えられることはできず、専ら出力側にエネルギーを放出する期間である。昇圧動作モードでは原理的に、ステートＡ１の期間を備えなければならない。すなわち、出力側へのエネルギーの放出を止めてコイルＬ１にエネルギーを蓄える期間を確保しなければならない。出力側へのエネルギー放出の効率は降圧動作モード程の効率とすることはできない。このため、昇圧動作モードではコイルＬ１のピーク電流ＩＬが大きくなる。また、降圧動作モードと昇圧動作モードとの中間の動作モードである昇降圧動作モードでは、コイルＬ１のピーク電流ＩＬも中間的なものとなる。
【００４５】
同じ負荷電流に対して必要とされるコイルＬ１のピーク電流ＩＬは、動作モードごと、異なっている。従って、動作モードを切り替えた場合、必要とされるコイルＬ１のピーク電流ＩＬは急激に変化することとなる。降圧動作モードから昇降圧動作モードに切り替わる場合、また、昇降圧動作モードから昇圧動作モードに切り替わる場合、同じ負荷電流を維持するために必要されるコイルＬ１のピーク電流ＩＬは増大する。
【００４６】
ＤＣ−ＤＣコンバータ制御回路１〜３では、誤差増幅器ＥＲＡ１が出力電圧ＶＯＵＴの変動を検出することにより応答する。このため、必要とされるコイルＬ１のピーク電流ＩＬが増大する動作モードへと動作モードが切り替えられる場合には、動作モードの切り替えに伴い直ちに制御回路が応答することはない。コイルＬ１のピーク電流ＩＬを増大させる制御は出力電圧ＶＯＵＴ低下を検出するまで待たなければならない。昇降圧ＤＣ−ＤＣコンバータ制御回路において、動作モードの切り替えに伴う応答遅れに起因して、出力電圧ＶＯＵＴが過渡的に低下してしまう。
【００４７】
出力電圧ＶＯＵＴの過渡的な低下を抑止するため、第１実施形態ではコイルＬ１のピーク電流ＩＬを検出する検出抵抗ＲＳ１〜３が動作モードごと選択される。
【００４８】
降圧動作モードから昇降圧モードへと切り替わる時に、第３検出抵抗ＲＳ３から第２検出抵抗ＲＳ２へ切り替わる。昇降圧モードから昇圧モードへと切り替わる時に、第２検出抵抗ＲＳ２から第１検出抵抗ＲＳ１へ切り替わる。降圧動作モードから昇降圧モード、昇降圧モードから昇圧モードへと切り替わる時、検出抵抗が、より抵抗値が小さい検出抵抗へと切り替わる。
【００４９】
一方、動作モードを切り替えても、誤差増幅器ＥＲＡ１の出力は急峻には変わらない。そのため、比較器ＣＭＰ１がハイレベル信号を出力するために必要な検出抵抗（ＲＳ１〜ＲＳ３の何れか一つ）の端子間電圧は変わらない。したがって、降圧動作モードから昇降圧モードへの切り替わりの直後、また、昇降圧モードから昇圧モードへの切り替わりの直後において、検出抵抗の抵抗値がより小さい抵抗値へと切り替わることにより、コイルＬ１に流れるピーク電流ＩＬをより大きな電流値とすることができる。
【００５０】
動作モード切り替え後において、動作モードが切り替わる前と比べ、コイルＬ１に流れるピーク電流ＩＬを、誤差増幅器ＥＲＡ１の出力の応答遅れに関わらず増加させることができる。これにより、動作モードの切り替わりの前後における誤差増幅器ＥＲＡ１等の応答遅れに起因する出力電圧ＶＯＵＴの過渡的な低下を抑止することができる。
【００５１】
出力電圧ＶＯＵＴの過渡的な低下を抑止するため、第２実施形態では、コイルＬ１のピーク電流ＩＬに応じた電流を流すＰＭＯＳトランジスタ（Ｍ１０〜Ｍ１２の何れか一つ）が動作モードごと選択される。
【００５２】
降圧動作モードから昇降圧モードへと切り替わる時に、ＰＭＯＳトランジスタＭ１２からＰＭＯＳトランジスタＭ１１へ切り替わる。昇降圧モードから昇圧モードへと切り替わる時に、ＰＭＯＳトランジスタＭ１１からＰＭＯＳトランジスタＭ１０へと切り替わる。降圧動作モードから昇降圧モード、昇降圧モードから昇圧モードへと切り替わる時、検出抵抗ＲＳに流れる電流が減少する。
【００５３】
一方、動作モードを切り替えても、誤差増幅器ＥＲＡ１の出力は急峻には変わらない。そのため、比較器ＣＭＰ１がハイレベル信号を出力するために必要な検出抵抗ＲＳの端子間電圧は変わらない。したがって、降圧動作モードから昇降圧モードへの切り替わりの直後、また、昇降圧モードから昇圧モードへの切り替わりの直後において、検出抵抗ＲＳに流れる電流が減少することにより、コイルＬ１に流れるピーク電流ＩＬをより大きな電流値とすることができる。
【００５４】
動作モード切り替え後において、動作モードが切り替わる前と比べ、コイルＬ１に流れるピーク電流ＩＬを、誤差増幅器ＥＲＡ１の出力の応答遅れに関わらず増加させることができる。これにより、動作モードの切り替わりの前後における誤差増幅器ＥＲＡ１等の応答遅れに起因する出力電圧ＶＯＵＴの過渡的な低下を抑止することができる。
【００５５】
出力電圧ＶＯＵＴの過渡的な低下を抑止するため、第３実施形態ではコイルＬ１のピーク電流ＩＬを検出する検出抵抗ＲＳに対して補正電流ＩＯＦＦＳＥＴを流す電流源（Ｉ１〜Ｉ３の何れか一つ）が動作モードごと選択される。
【００５６】
降圧動作モードから昇降圧モードへと切り替わる時に、第３電流源Ｉ３から第２電流源Ｉ２へ切り替わる。昇降圧モードから昇圧モードへと切り替わる時において、第２電流源Ｉ２から第１電流源Ｉ１へ切り替わる。降圧動作モードから昇降圧モード、昇降圧モードから昇圧モードへと切り替わる時、検出抵抗ＲＳに流れる補正電流ＩＯＦＦＳＥＴが減少する。
【００５７】
一方、動作モードを切り替えても、誤差増幅器ＥＲＡ１の出力は急峻には変わらない。そのため、比較器ＣＭＰ１がハイレベル信号を出力するために必要な検出抵抗ＲＳの端子間電圧は変わらない。したがって、降圧動作モードから昇降圧モードへの切り替わりの直後、また、昇降圧モードから昇圧モードへの切り替わりの直後において、検出抵抗ＲＳに流れる補正電流ＩＯＦＦＳＥＴが減少することにより、電流コイルＬ１に流れるピーク電流ＩＬをより大きな電流値とすることができる。
【００５８】
動作モード切り替え後において、動作モードが切り替わる前と比べ、コイルＬ１に流れるピーク電流ＩＬを、誤差増幅器ＥＲＡ１の出力の応答遅れに関わらず増加させることができる。これにより、動作モードの切り替わりの前後における誤差増幅器ＥＲＡ１等の応答遅れに起因する出力電圧ＶＯＵＴの過渡的な低下を抑止することができる。
【００５９】
次に第１〜３実施形態の効果について説明する。第１〜３実施形態に共通な効果として、降圧動作モードから昇降圧モードへと切り替わる時、昇降圧モードから昇圧モードへと切り替わる時に、検出抵抗の端子間電圧が減少する。一方、動作モードを切り替えても、誤差増幅器ＥＲＡ１の出力は急峻には変わらない。そのため、比較器ＣＭＰ１がハイレベル信号を出力するために必要な検出抵抗の端子間電圧は変わらない。
【００６０】
これにより、動作モード切り替え後において、動作モード切り替わり前と比べ、コイルＬ１に流れるピーク電流ＩＬを増加させることができる。増加するコイルＬ１に流れるピーク電流ＩＬにより出力電圧ＶＯＵＴの過渡的な低下を抑止することができる。
【００６１】
第１と第２実施形態における固有の効果として、降圧動作モードから昇降圧モードへ、昇降圧モードから昇圧モードへと切り替わる時において、コイルＬ１に流れるピーク電流ＩＬ１が増大するほど、動作モード間での検出抵抗の端子間電圧の差が大きくなる。具体的には、降圧動作モードから昇降圧モードへの切り替わり時、昇降圧モードから昇圧モードへの切り替わり時、検出抵抗の端子間電圧の減少幅は大きくなる。それに応じて、コイルＬ１に流れるピーク電流ＩＬが増加する。昇降圧ＤＣ−ＤＣコンバータでは、負荷電流が大きなほど動作モード間でのピーク電流ＩＬ１の差は大きくなる。したがって、動作モードの切り替わりにより検出抵抗の端子間電圧の差が負荷電流に応じて大きくなることで、ピーク電流ＩＬ１の差を、負荷電流の多寡に応じて補うことができる。負荷電流の多寡に関わらず、出力電圧ＶＯＵＴの過渡的な低下を抑止することができる。
【００６２】
これにより、昇降圧ＤＣ−ＤＣコンバータ制御回路１〜３において、動作モードの切り替えに伴う、応答遅れに起因して起こる出力電圧ＶＯＵＴの過渡的な低下を抑止できる。
【００６３】
なお、第１〜第３実施形態は、各々適宜に組み合わせることもできる。
【００６４】
たとえば、第１実施形態で選択される検出抵抗ＲＳ１〜ＲＳ３と、第２実施形態で選択されるＰＭＯＳトランジスタＭ１０〜Ｍ１２または第３実施形態で選択される電流源Ｉ１〜Ｉ３を組み合わせて使用する。降圧動作モードから昇降圧モード、昇降圧モードから昇圧モードへと切り替わる時、検出抵抗および電流源、１つごとの減少幅が広がるにつれ、過渡状態において、検出抵抗の両端に掛る電圧にノイズ成分が混入しやすくなる。検出抵抗および電流源１つごとの減少幅を狭くし、検出抵抗および電流源を組み合わせて使用することで、過渡状態において検出抵抗の両端に掛る電圧に混入するノイズ成分を少なくすることができる。
【００６５】
また、第２実施形態で選択されるＰＭＯＳトランジスタＭ１０〜Ｍ１２と第３実施形態で選択される電流源Ｉ１〜Ｉ３を組み合わせて使用してもよい。検出抵抗ＲＳに電流を流す要因が２つになることで検出抵抗ＲＳに流せる電流の供給能力が上がる。これにより、動作モード切り替え後において、検出抵抗ＲＳの両端に掛る電圧を急激に低下させることができる。
【００６６】
ここでコイルＬ１は請求項におけるインダクタンス素子に対応する。抵抗素子ＲＡと増幅器ＡＭＰ１とＰＭＯＳトランジスタＭ５を備えた回路は請求項におけるモニタ回路に対応する。抵抗素子ＲＡと増幅器ＡＭＰ１を備えた回路は付記における検出回路に対応する。比較器ＣＭＰ１は付記における比較器に対応する。ＰＭＯＳトランジスタＭ５は付記における可変電流回路に対応する。ＰＭＯＳトランジスタＭ１０は付記における第１電流回路に対応する。ＰＭＯＳトランジスタＭ１１は付記における第２電流回路に対応する。ＰＭＯＳトランジスタＭ１２は付記における第３電流回路に対応する。
【００６７】
以下、発明の諸態様を付記としてまとめる。
（付記１）
インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御回路であって、
前記ピーク電流または該ピーク電流に応じた電流を電圧変換する第１検出抵抗と、
前記ピーク電流または該ピーク電流に応じた電流を電圧変換する検出抵抗であって、抵抗値が前記第１検出抵抗より大きい第２検出抵抗と、
前記ピーク電流または該ピーク電流に応じた電流を電圧変換する検出抵抗であって、抵抗値が前記第２検出抵抗より大きい第３検出抵抗と、
降圧動作モード時に前記第３検出抵抗を選択し、昇降圧動作モード時に前記第２検出抵抗を選択し、昇圧動作モード時に前記第１検出抵抗を選択する第１選択回路とを備えることを特徴とする昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記２）
誤差増幅器と、
前記第１検出抵抗、前記第２検出抵抗、または前記第３検出抵抗により電圧変換される検出値を、前記誤差増幅器の出力と比較する比較器とを備えることを特徴とする付記１に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記３）
前記第１検出抵抗、前記第２検出抵抗、および前記第３検出抵抗は、前記インダクタンス素子を通る電流経路上に備えられることを特徴とする付記１または２に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記４）
前記第１検出抵抗、前記第２検出抵抗、および前記第３検出抵抗は、前記インダクタンス素子と入力電源との間に備えられることを特徴とする付記３に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記５）
前記インダクタンス素子を流れる電流に応じた電流を生成するモニタ回路を備え、
前記第１検出抵抗、前記第２検出抵抗、および前記第３検出抵抗は、前記モニタ回路に接続されることを特徴とする付記１または２に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記６）
前記モニタ回路は、
前記インダクタンス素子に流れる電流を検出する検出回路と、
前記検出回路による検出結果に応じた電流を流す可変電流回路とを備えることを特徴とする付記５に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記７）
前記可変電流回路は、
前記ピーク電流または該ピーク電流に応じた第１電流を流す第１電流回路と、
前記第１電流より大きな電流であって前記ピーク電流または該ピーク電流に応じた第２電流を流す第２電流回路と、
前記第２電流より大きな電流であって前記ピーク電流または該ピーク電流に応じた第３電流を流す第３電流回路と、
降圧動作モード時に前記第３電流回路を選択し、昇降圧動作モード時に前記第２電流回路を選択し、昇圧動作モード時に前記第１電流回路を選択する第２選択回路とを備えることを特徴とする付記６に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記８）
インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御回路であって、
前記インダクタンス素子に流れる電流を検出する検出回路と、
前記検出回路による検出結果に応じた電流を生成する可変電流回路と、
前記可変電流回路により生成される電流を電圧変換する検出抵抗とを備え、
前記可変電流回路は、
前記ピーク電流または該ピーク電流に応じた第１電流を流す第１電流回路と、
前記第１電流より大きな電流であって前記ピーク電流または該ピーク電流に応じた第２電流を流す第２電流回路と、
前記第２電流より大きな電流であって前記ピーク電流または該ピーク電流に応じた第３電流を流す第３電流回路と、
降圧動作モード時に前記第３電流回路を選択し、昇降圧動作モード時に前記第２電流回路を選択し、昇圧動作モード時に前記第１電流回路を選択する第２選択回路とを備えることを特徴とする昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記９）
第１補正電流を流す第１電流源と、
前記第１補正電流より大きな第２補正電流を流す第２電流源と、
前記第２補正電流より大きな第３補正電流を流す第３電流源と、
降圧動作モード時に前記第３電流源を選択し、昇降圧動作モード時に前記第２電流源を選択し、昇圧動作モード時に前記第１電流源を選択する第３選択回路とを備えることを特徴とする付記１、２、５乃至８の少なくとも何れか１項に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記１０）
インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御回路であって、
前記ピーク電流または該ピーク電流に応じた電流を電圧変換する検出抵抗と、
前記検出抵抗に第１補正電流を流す第１電流源と、
前記検出抵抗に前記第１補正電流より大きな第２補正電流を流す第２電流源と、
前記検出抵抗に前記第２補正電流より大きな第３補正電流を流す第３電流源と、
降圧動作モード時に前記第３電流源を選択し、昇降圧動作モード時に前記第２電流源を選択し、昇圧動作モード時に前記第１電流源を選択する第３選択回路とを備えることを特徴とする昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記１１）
誤差増幅器と
前記検出抵抗により電圧変換される検出値を前記誤差増幅器の出力と比較する比較器を備えることを特徴とする付記１０に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記１２）
前記インダクタンス素子に流れる電流に応じた電流を生成するモニタ回路を備え、
前記モニタ回路は、前記検出抵抗に接続されることを特徴とする付記１０または１１に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記１３）
前記モニタ回路は、
前記インダクタンス素子に流れる電流を検出する検出回路と、
前記検出回路による検出結果に応じた電流を流す可変電流回路とを備えることを特徴とする付記１２に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記１４）
前記可変電流回路は、
前記ピーク電流または該ピーク電流に応じた第１電流を流す第１電流回路と、
前記第１電流より大きな電流であって前記ピーク電流または該ピーク電流に応じた第２電流を流す第２電流回路と、
前記第２電流より大きな電流であって前記ピーク電流または該ピーク電流に応じた第３電流を流す第３電流回路と、
降圧動作モード時に前記第３電流回路を選択し、降昇昇降圧動作モード時に前記第２電流回路を選択し、昇圧動作モード時に前記第１電流回路を選択する第２選択回路とを備えることを特徴とする付記１３に記載の昇降圧ＤＣ−ＤＣコンバータ制御回路。
（付記１５）
インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御方法であって、
昇圧動作モード時に、前記ピーク電流または該ピーク電流に応じた電流を、第１検出抵抗により電圧変換するステップと、
昇降圧動作モード時に、前記ピーク電流または該ピーク電流に応じた電流を、抵抗値が前記第１検出抵抗より大きい第２検出抵抗により電圧変換するステップと、
降圧動作モード時に、前記ピーク電流または該ピーク電流に応じた電流を、抵抗値が前記第２検出抵抗より大きい第３検出抵抗により電圧変換するステップとを有することを特徴とする昇降圧ＤＣ−ＤＣコンバータ制御方法。
（付記１６）
インダクタンス素子に流れるピーク電流を制御する昇降圧ＤＣ−ＤＣコンバータ制御方法であって、
昇圧動作モード時に、検出抵抗に第１補正電流を流すステップと、
昇降圧動作モード時に、前記検出抵抗に前記第１補正電流より大きな第２補正電流を流すステップと、
降圧動作モード時に、前記検出抵抗に前記第２補正電流より大きな第３補正電流を流すステップとを有することを特徴とする昇降圧ＤＣ−ＤＣコンバータ制御方法。
【図面の簡単な説明】
【００６８】
【図１】従来技術の回路図である。
【図２】ＩＬの波形図である。
【図３】第１実施形態の回路図である。
【図４】第２実施形態の回路図である。
【図５】第３実施形態の回路図である。
【図６】ＭＳの回路図である。
【図７】ＭＳの作用に対応する動作モード図である。
【符号の説明】
【００６９】
１  第１実施形態の制御回路
２  第２実施形態の制御回路
３  第３実施形態の制御回路
４  第１検出抵抗、第２検出抵抗、第３検出抵抗、および第１選択回路を備えた回路
５  第１電流回路、第２電流回路、第３電流回路、および第２選択回路を備えた回路
６  第１電流源、第２電流源、第３電流源、および第３選択回路を備えた回路
ＡＭＰ１  増幅器
Ｃ１  出力コンデンサ
ＣＭＰ１、ＣＭＰ２、ＣＭＰ３  比較器
ＥＲＡ１  誤差増幅器
Ｅ１、Ｅ２  定電圧源
（ＦＢ）  帰還端子
Ｉ１  第１電流源
Ｉ２  第２電流源
Ｉ３  第３電流源
Ｌ１  コイル
（ＬＸ０）、（ＬＸ１）、（ＬＸ２）、（ＬＸ３）、（ＬＸ４）、（ＬＸ５）、（ＬＸ６）  端子
Ｍ１、Ｍ２、Ｍ５、Ｍ１０、Ｍ１１、Ｍ１２  ＰＭＯＳトランジスタ
Ｍ３、Ｍ４  ＮＭＯＳトランジスタ
ＭＳ  動作モード変換回路
ＮＡＮＤ１  ＮＡＮＤ回路
ＮＯＴ１、ＮＯＴ２、ＮＯＴ３、ＮＯＴ４  ＮＯＴ回路
ＮＯＲ１、ＮＯＲ２  ＮＯＲ回路
ＯＳＣ  発振器
（Ｑ１）、（Ｑ２）、（Ｑ３）、（Ｑ４）  トランジスタ駆動回路ＳＷＤの出力端子
（Ｒ）  トランジスタ駆動回路ＳＷＤのリセット端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、ＲＡ  抵抗素子
ＲＳ１  第１検出抵抗
ＲＳ２  第２検出抵抗
ＲＳ３  第３検出抵抗
ＲＳ  検出抵抗
（Ｓ）  トランジスタ駆動回路ＳＷＤのセット端子
ＳＷ１  第１選択回路
ＳＷ２  第２選択回路
ＳＷ３  第３選択回路
ＳＷＤ  トランジスタ駆動回路
（ＶＯＵＴ）  出力端子
ＩＡ１  第１補正電流
ＩＡ２  第２補正電流
ＩＡ３  第３補正電流
ＩＯＦＦＳＥＴ  補正電流
ＩＬ  コイルＬ１のピーク電流
ＶＩＮ  入力電圧
ＶＯＵＴ  出力電圧
ＶＲＥＦ  設定電圧
【図１】
2010104176.tif 000003
【図２】
2010104176.tif 000004
【図３】
2010104176.tif 000005
【図４】
2010104176.tif 000006
【図５】
2010104176.tif 000007
【図６】
2010104176.tif 000008
【図７】
2010104176.tif 000009