(57)【要約】【課題】走査線の本数を増大させずに信号線の本数を削減することができる表示装置及び表示駆動方法を提供すること。【解決手段】走査線Ｇａｔｅ１、Ｇａｔｅ２と、信号線ＳＧ１、ＳＲ１との交点近傍に表示画素Ｇｒｅｅｎ１、Ｒｅｄ１、Ｂｌｕｅ１を配置する。表示画素Ｇｒｅｅｎ１はＴＦＴ１１ａを介して走査線Ｇａｔｅ１と信号線ＳＧ１とに接続する。表示画素Ｒｅｄ１はＴＦＴ１２ａを介して走査線Ｇａｔｅ２と信号線ＳＲ１とに接続する。表示画素Ｂｌｕｅ１はＴＦＴ１３ａを介して表示画素Ｒｅｄ１に接続する。信号線ＳＲ１には赤表示に係る階調信号と青表示に係る階調信号とを交互に印加し、赤表示に係る階調信号が表示画素Ｒｅｄ１に書き込まれ、青表示に係る階調信号が表示画素Ｂｌｕｅ１に書き込まれるように、走査線Ｇａｔｅ１、Ｇａｔｅ２の走査信号を制御する。【選択図】      図２
2010250332.tif 000002
【特許請求の範囲】
【請求項１】
所定の方向に延伸配置された複数の走査線と、
前記走査線に対して交差するように配置された信号線と、
前記信号線に、一端が前記走査線に接続された第１のスイッチング素子を介して接続され、該接続されている信号線に印加されている階調信号に基づく階調表示を行う第１の表示画素と、
前記第１の表示画素に、前記第１のスイッチング素子が接続された走査線とは異なる走査線に一端が接続された第２のスイッチング素子を介して接続され、前記第１の表示画素を介して印加される階調信号に基づく階調表示を行う第２の表示画素と、
を具備することを特徴とする表示装置。
【請求項２】
前記第１の表示画素と前記第２の表示画素とは、前記複数の走査線のうちで互いに隣接する第１の走査線と第２の走査線とに挟まれて配置され、
前記第１のスイッチング素子は前記第２の走査線に接続され、前記第２のスイッチング素子は前記第１の走査線に接続されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１の表示画素に対応した階調信号を前記第２の表示画素に対応した階調信号に対して所定の時間だけ遅らせて前記信号線に印加する信号側駆動回路と、
前記信号線に前記第２の表示画素に対応した階調信号が印加されるときに前記第１の走査線に対して前記第２のスイッチング素子をオン状態にする走査信号を印加するとともに前記第２の走査線に対して前記第１のスイッチング素子をオン状態にする走査信号を印加し、前記信号線に前記第１の表示画素に対応した階調信号が印加されるときに前記第１の走査線に対して前記第２のスイッチング素子をオフ状態にする走査信号を印加するとともに前記第２の走査線に対して前記第１のスイッチング素子をオン状態にする走査信号を印加する走査側駆動回路と、
をさらに具備することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第１の表示画素と前記第２の表示画素とは、前記複数の走査線のうちで互いに隣接する第１の走査線と第２の走査線のうちの前記第２の走査線を挟んで異なる方向に配置され、
前記第１のスイッチング素子は前記第２の走査線に接続され、前記第２のスイッチング素子は前記第１の走査線に接続されることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記第１の表示画素に対応した階調信号を前記第２の表示画素に対応した階調信号に対して所定の時間だけ遅らせて前記信号線に印加する信号側駆動回路と、
前記信号線に前記第２の表示画素に対応した階調信号が印加されているときに前記第１の走査線に対して前記第２のスイッチング素子をオン状態にする走査信号を印加するとともに前記第２の走査線に対して前記第１のスイッチング素子をオン状態にする走査信号を印加し、前記信号線に前記第１の表示画素に対応した階調信号が印加されているときに前記第１の走査線に対して前記第２のスイッチング素子をオフ状態にする走査信号を印加するとともに前記第２の走査線に対して前記第１のスイッチング素子をオン状態にする走査信号を印加する走査側駆動回路と、
をさらに具備することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記第１の表示画素が接続される信号線とは異なる信号線に第３のスイッチング素子を介して接続される第３の表示画素をさらに具備することを特徴とする請求項１乃至５の何れか１項に記載の表示装置。
【請求項７】
前記第１の表示画素は、赤色表示のための表示画素と青色表示のための表示画素の何れか一方であり、
前記第２の表示画素は、赤色表示のための表示画素と青色表示のための表示画素の何れか他方であり、
前記第３の表示画素は、緑色表示のための表示画素であることを特徴とする請求項６に記載の表示装置。
【請求項８】
第１の表示画素に第１の階調信号を書き込むとともに、前記第１の表示画素を介して第２の表示画素に前記第１の階調信号を書き込む第一書込ステップと、
前記第一書込ステップにより書き込まれた第１の階調信号が前記第２の表示画素に保持された状態で、前記第１の表示画素と前記第２の表示画素との間を非導通状態にする非導通ステップと、
前記非導通ステップにより前記第１の表示画素と前記第２の表示画素との間が非導通状態とされたときに前記第１の表示画素に第２の階調信号を書き込む第二書込ステップと、を有することを特徴とする表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式の表示装置及び表示駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置等に用いられるアクティブマトリクス方式の表示装置では、表示部の行方向に対して配設される複数の走査線と表示部の列方向に対して配設される複数の信号線との交点近傍に表示画素を接続し、該表示画素に所定の電圧を印加することで表示を行っている。従来の表示装置では、各表示画素のそれぞれに対応する信号線と走査線とを必要としている。したがって、信号線に接続され該信号線を駆動するためのソースドライバの出力端子数（ソースドライバと信号線との接続端子数）も信号線の本数分必要であるとともに、走査線に接続され該走査線を駆動するためのゲートドライバの出力端子数（ゲートドライバと走査線との接続端子数）も走査線の本数分必要であった。
【０００３】
出力端子数（接続端子数）の総計を減らす提案の１つとして、例えば特許文献１の手法がある。特許文献１では、１本の信号線の両側に２つのＴＦＴを設けるとともに、これら２つのＴＦＴの一方に第１走査線を接続し、また、他方のＴＦＴに第２走査線を接続している。さらに、４画素分の画像信号を印加する画像出力回路を設けるとともに、この信号線に印加する画像信号を切り替える第１スイッチング素子と第２スイッチング素子を設け、第１制御線と第２制御線からの制御信号によって前記第１スイッチング素子と第２スイッチング素子の切り替えを行うことで、１本の信号線を２つのＴＦＴ、即ち２つの表示画素で共用できるようにしている。即ち、比較的行数が少なく設計される画素行に対応させて走査線の数を２倍とする代わりに、比較的列数が多く設計される画素列に対応させて信号線の数を１／２にすることで出力端子数の総計が増加することを防止している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２０１３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の手法では、上述したように信号線の本数を１行分の表示画素の数に対して半分の本数にすることが可能であるが、走査線の本数が１列分の表示画素の数に対して２倍の本数だけ必要となり、必ずしも出力端子数（接続端子数）の総計を削減することが可能なものではない。
【０００６】
本発明は、上記の事情に鑑みてなされたもので、走査線の本数を増大させずに信号線の本数を削減することができる表示装置及び表示駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明の第１の態様の表示装置は、所定の方向に延伸配置された複数の走査線と、前記走査線に対して交差するように配置された信号線と、前記信号線に、一端が前記走査線に接続された第１のスイッチング素子を介して接続され、該接続されている信号線に印加されている階調信号に基づく階調表示を行う第１の表示画素と、前記第１の表示画素に、前記第１のスイッチング素子が接続される走査線とは異なる走査線に一端が接続された第２のスイッチング素子を介して接続され、前記第１の表示画素を介して印加される階調信号に基づく階調表示を行う第２の表示画素と、を具備することを特徴とする。
【０００８】
また、本発明の第２の態様の表示駆動方法は、第１の表示画素に第１の階調信号を書き込むとともに、前記第１の表示画素を介して第２の表示画素に前記第１の階調信号を書き込む第一書込ステップと、前記第一書込ステップにより書き込まれた第１の階調信号が前記第２の表示画素に保持された状態で、前記第１の表示画素と前記第２の表示画素との間を非導通状態にする非導通ステップと、前記非導通ステップにより前記第１の表示画素と前記第２の表示画素との間が非導通状態とされたときに前記第１の表示画素に第２の階調信号を書き込む第二書込ステップと、を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、走査線の本数を増大させずに信号線の本数を削減することができる表示装置及び表示駆動方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る表示装置の一例としての液晶表示装置の全体構成を示す図である。
【図２】本発明の第１の実施形態における表示画素の接続構造を示す図である。
【図３】表示部に設けられる１つの表示画素の等価回路を示す図である。
【図４】本発明の第１の実施形態における液晶表示装置の動作について示すタイミングチャートである。
【図５】本発明の第１の実施形態における変形例の表示画素の接続構造を示す図である。
【図６】本発明の第１の実施形態における変形例の液晶表示装置の動作について示すタイミングチャートである。
【図７】本発明の第２の実施形態における表示画素の接続構造を示す図である。
【図８】本発明の第２の実施形態における液晶表示装置の動作について示すタイミングチャートである。
【図９】本発明の第２の実施形態における変形例の表示画素の接続構造を示す図である。
【図１０】本発明の第２の実施形態における変形例の液晶表示装置の動作について示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施形態を説明する。
［第１の実施形態］
まず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る表示装置の一例としての液晶表示装置の全体構成を示す図である。図１に示す液晶表示装置は、表示部１０と、ソースドライバ（信号側駆動回路）２０と、ゲートドライバ（走査側駆動回路）３０と、ＲＧＢ発生回路４０と、共通電圧発生回路５０と、タイミング制御回路６０と、電源発生回路７０とを有している。
【００１２】
表示部１０は、複数行の走査線と、複数列の信号線と、走査線と信号線とにそれぞれ接続された複数の表示画素とを有して構成されている。
【００１３】
図２は、本実施形態における表示画素の接続構造を示す図である。ここで、図２は、表示部１０内の９画素のみの接続構造を示しているが、その他の表示画素も図２に示すものと同様の接続構造をしている。さらに、図２は、表示部１０がカラー表示可能な例を示している。したがって、各表示画素の前面には赤（Red）、緑(Green）、青（blue）の何れかの色のカラーフィルタが配置されている。図２においては、緑表示に係る表示画素をＧｒｅｅｎＮ（Ｎ＝１、２、３）、赤表示に係る表示画素をＲｅｄＮ（Ｎ＝１、２、３）、青表示に係る表示画素をＢｌｕｅＮ（Ｎ＝１、２、３）として示している。
【００１４】
本実施形態においては、図２に示すように、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と、信号線ＳＧ１、ＳＲ１、ＳＧ２とが互いに交差するように、より具体的には直交するように配設されている。
【００１５】
さらに、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１との交点近傍に、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３が配置されている。
【００１６】
表示画素（第３の表示画素）Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、薄膜トランジスタ（ＴＦＴ）（第３のスイッチング素子）１１ａ、１１ｂ、１１ｃを介して走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１とに接続されている。より詳しくは、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３はそれぞれＴＦＴ１１ａ、１１ｂ、１１ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１１ａ、１１ｂ、１１ｃのソース（或いはドレイン）はそれぞれ信号線ＳＧ１に接続されている。さらに、ＴＦＴ１１ａ、１１ｂ、１１ｃのゲートはそれぞれ走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に接続されている。
【００１７】
また、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＲ１との交点近傍には、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３が配置されている。表示画素（第１の表示画素）Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３は、ＴＦＴ（第１のスイッチング素子）１２ａ、１２ｂ、１２ｃを介して走査線Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＲ１とに接続されている。より詳しくは、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３はそれぞれＴＦＴ１２ａ、１２ｂ、１２ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１２ａ、１２ｂ、１２ｃのソース（或いはドレイン）はそれぞれ信号線ＳＲ１に接続されている。さらに、ＴＦＴ１２ａ、１２ｂ、１２ｃのゲートは表示画素を挟んで配設される２つの走査線のうちの後段側に配置された走査線（第２の走査線）に接続されている。
【００１８】
さらに、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３には、ＴＦＴ（第２のスイッチング素子）１３ａ、１３ｂ、１３ｃを介して表示画素（第２の表示画素）Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３が接続されている。より詳しくは、表示画素Ｂｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３はＴＦＴ１３ａ、１３ｂ、１３ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１３ａ、１３ｂ、１３ｃのソース（或いはドレイン）は表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３を介してＴＦＴ１２ａ、１２ｂ、１２ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１３ａ、１３ｂ、１３ｃのゲートは表示画素を挟んで配設される２つの走査線のうちの前段側に配置された走査線（第１の走査線）に接続されている。
【００１９】
このような構成に対し、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３にはゲートドライバ３０から走査信号が印加される。また、信号線ＳＧ１にはソースドライバ２０から緑色表示に係る階調信号が印加される。さらに、信号線ＳＲ１にはソースドライバ２０から青色表示に係る階調信号と赤色表示に係る階調信号とが時分割で印加される。
【００２０】
即ち、表示部１０は、列方向（信号線の延伸方向）の各表示画素が同一の色成分になるように、かつ、行方向（走査線の延伸方向）の各表示画素が例えば赤（Red）、緑(Green）、青（blue）の順で繰り返すようにカラーフィルタがストライプ配置され、赤（Red）に対応する表示画素に青（blue）に対応する表示画素が接続されている。そして、赤（Red）に対応する表示画素が接続される信号線とは異なる信号線に、緑(Green）に対応する表示画素が接続されている。
【００２１】
図２のような本実施形態の構成では、表示画素の各列に信号線を割り当てる場合と比較して、信号線の本数を２／３とすることが可能である。換言すると、１行分の表示画素数に対して信号線の本数を２／３とすることが可能である。またこのとき、走査線の本数は増加させることなく、１列分の表示画素数と等しくすることができる。
【００２２】
図３は、表示部１０に設けられる各表示画素のうちの１つ分の表示画素の等価回路を示す図である。図３に示すように、各表示画素は画素容量Ｃｌｃと補償容量Ｃｓとを有している。画素容量Ｃｌｃは、ＴＦＴ（ＴＦＴ１１、１２、１４）に接続され、平行に配置された電極中に液晶が充填されて構成されている。また、画素容量Ｃｌｃと補償容量Ｃｓとは共通の信号線に接続され、共通信号ＶＣＯＭが印加されている。このような構成の表示画素において、画素容量Ｃｌｃに接続されたＴＦＴがオン状態となると、階調信号ＶｓｉｇがＴＦＴを介して画素容量Ｃｌｃに印加される。画素容量Ｃｌｃに階調信号Ｖｓｉｇが印加されると、この階調信号Ｖｓｉｇと共通信号ＶＣＯＭとの差の電圧（画素電圧）Ｖｌｃｄに応じて液晶の配向状態が変化して液晶中の光の透過率が変化する。これにより、図３に示す表示画素の背面等に配置された図示しない光源からの光の透過状態が変化して画像表示が行われる。
【００２３】
ソースドライバ２０は、図２の信号線が接続され、タイミング制御回路６０から出力される水平制御信号（クロック信号、スタート信号、ラッチ動作制御信号等）に基づいて、ＲＧＢ発生回路４０から供給されるＲ、Ｇ、Ｂの各色の表示データを所定の単位で取り込み、この取り込んだ表示データに対応する階調信号を信号線に印加する。
【００２４】
ゲートドライバ３０は、図２の走査線が接続され、タイミング制御回路６０からの垂直制御信号を受け、走査線に接続されたＴＦＴをオン又はオフするための走査信号を走査線に印加する。
【００２５】
ＲＧＢ発生回路４０は、例えば液晶表示装置の外部から供給される映像信号（アナログ又はデジタル）からＲ、Ｇ、Ｂの各色の表示データを生成してソースドライバ２０に出力する。ここで、ＲＧＢ発生回路４０には、所定期間（例えば、１フレームや１フィールド、１ライン）毎にタイミング制御回路６０から反転信号（ＦＲＰ）が入力される。ＲＧＢ発生回路４０は、反転信号が入力される毎にソースドライバ２０に出力する表示データのビット値を反転する。このようにして所定期間毎に表示データのビット値を反転させることにより、表示画素に印加される階調信号の極性を所定期間毎に反転させる。これにより、表示画素を交流駆動することが可能である。
【００２６】
共通電圧発生回路５０は、タイミング制御回路６０から出力される反転信号に基づいて、所定期間毎に極性が反転する共通信号ＶＣＯＭを生成して表示画素に印加する。
【００２７】
タイミング制御回路６０は、垂直制御信号、水平制御信号、反転信号等の各種の制御信号を生成し、反転信号をＲＧＢ発生回路４０及び共通電圧発生回路５０に、垂直制御信号をゲートドライバ３０に、水平制御信号をソースドライバ２０に出力する。
【００２８】
電源発生回路７０は、走査信号を生成するために必要な電源電圧ＶＧＨ、ＶＧＬを生成してゲートドライバ３０に供給するとともに、階調信号を生成するために必要な電源電圧ＶＳＨを生成してソースドライバ２０に供給する。また、電源発生回路７０は、ロジック電源ＶＣＣを生成してソースドライバ２０及びゲートドライバ３０に供給する。
【００２９】
次に、本実施形態に係る液晶表示装置の動作について説明する。図４は、本実施形態における液晶表示装置の表示動作について示すタイミングチャートである。図４においては、上から、信号線ＳＧ１に印加される階調信号、信号線ＳＲ１に印加される階調信号、走査線Ｇａｔｅ１に印加される走査信号、走査線Ｇａｔｅ２に印加される走査信号、走査線Ｇａｔｅ３に印加される走査信号、表示画素Ｒｅｄ１の表示状態、表示画素Ｇｒｅｅｎ１の表示状態、表示画素Ｂｌｕｅ１の表示状態、表示画素Ｒｅｄ２の表示状態、表示画素Ｇｒｅｅｎ２の表示状態、表示画素Ｂｌｕｅ２の表示状態、共通信号ＶＣＯＭを示している。
【００３０】
本実施形態においては、赤及び青表示に係る表示データ（例えば信号線ＳＲ１に係る表示データ）を青、赤の順で１／２水平期間（Ｈ）毎に交互にソースドライバ２０に入力する。ただし、赤表示に係る表示データについては青表示に係るデータに比べて相対的に１水平期間だけ遅らせてソースドライバ２０に入力する。また、緑表示に係る表示データ（例えば信号線ＳＧ１に係る表示データ）については、赤及び青表示に係る表示データに同期して１水平期間ずつソースドライバ２０に入力する。即ち、緑表示に係る表示データが入力される１水平期間の前半に、当該１水平期間に対応した青表示に係る表示データを入力し、緑表示に係る表示データが入力される１水平期間の後半には、次の１水平期間に対応した赤表示に係る表示データを入力する。さらに換言すると、当該行の緑に対応する表示画素の表示データが例えば信号線ＳＧ１に対応するように入力される１水平期間の前半に、当該行の青に対応する表示画素の表示データを例えば信号線ＳＲ１に対応するように入力し、当該行の緑に対応する表示画素の表示データが例えば信号線ＳＧ１に対応するように入力される１水平期間の後半には、次行の赤に対応する表示画素の表示データを例えば信号線ＳＲ１に対応するように入力する。
【００３１】
なお、赤、青、緑表示に係る各表示データについては１水平期間毎に表示データのビット値（即ち階調信号の極性）を反転させるように反転信号を制御する。ここで、図４においては、表示データのビット反転が行っていない場合の階調信号に「＋」の符号を付し、表示データのビット反転が行った場合の階調信号に「−」の符号を付している。なお、階調信号の極性の反転に伴って、図４に示すように、反転共通信号ＶＣＯＭの極性も１水平期間毎に反転することになる。
【００３２】
以上により、図４に示すように、当該フレームでの緑表示に係る階調信号Ｇ０−、Ｇ１＋、Ｇ２−、…が信号線ＳＧ１に印加されるのに同期して、当該フレームでの青又は赤表示に係る階調信号Ｂ０−、Ｄｕｍ、Ｂ１＋、Ｒ０＋、Ｂ２−、Ｒ１−、…が信号線ＳＲ１に印加されることになる。そして、このような階調信号の信号線への印加が各フレームで繰り返し実行される。なお、Ｄｕｍはダミーの階調信号であることを示している。これは赤表示に係る階調信号を青表示に係る階調信号に比べて１／２水平期間遅らせるための信号である。このダミー部分については例えば最終行に対応する赤表示に係る前フレームでの階調信号を適用することができるがこれに限定するものでもない。
【００３３】
以下の説明においては、走査線Ｇａｔｅ１に接続された表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１及び走査線Ｇａｔｅ２に接続された表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の表示に関して説明する。その他の行の表示画素についても以下に説明する制御と同様の制御がなされるものである。なお、図４に示すｏｌｄは前フレームでの当該表示画素での表示データに基づく値を示し、Ｒ０、Ｇ０、Ｂ０は走査線Ｇａｔｅ１の前段の走査線に対応した表示画素での表示データに基づく値を示している。
【００３４】
本実施形態においては、各走査線に入力する走査信号を各フレームで２回ずつＨｉｇｈとする。まず、各フレームの所定の水平期間では、表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１の表示のための階調信号Ｇ１＋、Ｂ１＋の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ１ａに同期させて、走査線Ｇａｔｅ１の走査信号と走査線Ｇａｔｅ２の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、走査線Ｇａｔｅ１の走査信号をＨｉｇｈとする期間は、例えば信号線ＳＧ１に階調信号Ｇ１＋の印加が開始されてから当該階調信号Ｇ１＋の印加が終了する直前までの期間とする。換言すると、例えば信号線ＳＲ１に階調信号Ｂ１＋の印加が開始されてから階調信号Ｂ１＋の次に印加されることとなる階調信号Ｒ０＋の印加が終了する直前までの期間とする。また、当該水平期間において、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとする期間は、例えば信号線ＳＲ１に階調信号Ｂ１＋の印加が開始されてから階調信号Ｂ１＋の印加が終了する直前までの期間とする。なお、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとするタイミングは当該水平期間の開始タイミングＴ１ａに対して１／２水平期間前までのタイミングとしても良い。図４ではこの期間をＤ＿Ｃとして示している。
【００３５】
タイミングＴ１ａで走査線Ｇａｔｅ１の走査信号をＨｉｇｈとすることにより、ＴＦＴ１１ａとＴＦＴ１３ａとがともにオン状態となる。また、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとすることにより、ＴＦＴ１１ｂ、ＴＦＴ１２ａ、ＴＦＴ１３ｂがオン状態となる。これにより、信号線ＳＧ１に印加されている階調信号Ｇ１＋が表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２に書き込まれ、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２において階調信号Ｇ１＋に対応した表示が行われる。また、信号線ＳＲ１に印加されている階調信号Ｂ１＋が表示画素Ｒｅｄ１と表示画素Ｂｌｕｅ１に書き込まれ、表示画素Ｒｅｄ１と表示画素Ｂｌｕｅ１において階調信号Ｂ１＋に対応した表示が行われる。このとき、ＴＦＴ１３ｂがオン状態であっても、ＴＦＴ１２ｂはオフ状態であるため、表示画素Ｒｅｄ２と表示画素Ｂｌｕｅ２はこれらの間で導通状態になり電荷の移動が発生するものの信号線ＳＲ１との間では非導通状態のままである。このため、表示画素Ｒｅｄ２と表示画素Ｂｌｕｅ２とは、前のフレームに印加されたそれぞれの画素電圧Ｖｌｃｄの平均値をそれぞれの表示画素が有する補償容量Ｃｓにおいて保持する状態になるが、この状態は後述するように、大凡１水平期間から２水平期間のうちに解消され表示上の問題は生じない。また、表示画素Ｇｒｅｅｎ２には、表示画素Ｇｒｅｅｎ１に対応した階調信号Ｇ１＋が書き込まれることとなるが、この状態も後述するように大凡１水平期間のうちに解消され表示上の問題は生じない。
【００３６】
次に、タイミングＴ１ｂにおいて、走査線Ｇａｔｅ１の走査信号をＨｉｇｈとしたままで走査線Ｇａｔｅ２の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ１ｂにおいては、ＴＦＴ１３ａがオン状態のままＴＦＴ１２ａがオフ状態となる。このため、表示画素Ｒｅｄ１と表示画素Ｂｌｕｅ１とは、互いに導通状態のまま信号線ＳＲ１とは非導通状態になる。このとき、表示画素Ｒｅｄ１に発生している画素電圧Ｖｌｃｄは、表示画素Ｂｌｕｅ１に対応した階調信号Ｂ１＋に基づく値であるが、この状態は後述するように、大凡１水平期間から２水平期間のうちに解消され表示上の問題は生じない。なお、表示画素Ｇｒｅｅｎ１は、ＴＦＴ１１ａを介して引き続き階調信号Ｇ１＋となっている信号線ＳＧ１との導通が維持される。
【００３７】
次にタイミングＴ１ｃにおいて、走査線Ｇａｔｅ１の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ１ｃにおいては、ＴＦＴ１１ａとＴＦＴ１３ａとがオフ状態にされる。これにより、表示画素Ｇｒｅｅｎ１及び表示画素Ｂｌｕｅ１では、次フレームに走査線Ｇａｔｅ１の走査信号が再びＨｉｇｈにされるまで、当該表示画素にそれぞれ発生した画素電圧Ｖｌｃｄを、それぞれの表示画素が有する補償容量Ｃｓによって保持することになる。
【００３８】
このようにして、当該水平期間において、表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１の表示のための階調信号Ｇ１＋、Ｂ１＋の書き込みが行われる。
【００３９】
また、次の水平期間では、表示画素Ｒｅｄ１、Ｇｒｅｅｎ２、Ｂｌｕｅ２の表示を行うための階調信号Ｒ１−、Ｇ２−、Ｂ２−の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ２ａに同期させて、走査線Ｇａｔｅ２の走査信号と走査線Ｇａｔｅ３の走査信号とをそれぞれＨｉｇｈにする。ここで、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとする期間は、例えば信号線ＳＧ１に階調信号Ｇ２−の印加が開始されてから当該階調信号Ｇ２−の印加が終了する直前までの期間とする。換言すると、例えば信号線ＳＲ１に階調信号Ｂ２−の印加が開始されてから階調信号Ｂ２−の次に印加されることとなる階調信号Ｒ１−の印加が終了する直前までの期間とする。また、走査線Ｇａｔｅ３の走査信号をＨｉｇｈとする期間は、例えば信号線ＳＲ１に階調信号Ｂ２−の印加が開始されてから階調信号Ｂ２−の印加が終了する直前までの期間とする。この場合においても、走査線Ｇａｔｅ３の走査信号をＨｉｇｈとする期間をさらに１／２水平期間前までのタイミングからとしても良い。図４ではこの期間においてもＤ＿Ｃとして示している。
【００４０】
タイミングＴ２ａで走査線Ｇａｔｅ２の走査信号をＨｉｇｈとすることにより、上述したように、ＴＦＴ１１ｂ、ＴＦＴ１２ａ、及びＴＦＴ１３ｂがオン状態となる。また、走査線Ｇａｔｅ３の走査信号をＨｉｇｈとすることにより、ＴＦＴ１１ｃ、ＴＦＴ１２ｂ、ＴＦＴ１３ｃがオン状態となる。これにより、信号線ＳＧ１に印加されている階調信号Ｇ２−が表示画素Ｇｒｅｅｎ２、Ｇｒｅｅｎ３に書き込まれ、表示画素Ｇｒｅｅｎ２、Ｇｒｅｅｎ３において階調信号Ｇ２−に対応した表示が行われる。即ち、表示画素Ｇｒｅｅｎ２においては、表示画素Ｇｒｅｅｎ１に対応した階調信号Ｇ１＋の書き込み状態が解消される。
【００４１】
また、信号線ＳＲ１に印加されている階調信号Ｂ２−は、表示画素Ｒｅｄ１と表示画素Ｒｅｄ２と表示画素Ｂｌｕｅ２に書き込まれ、表示画素Ｒｅｄ１と表示画素Ｒｅｄ２と表示画素Ｂｌｕｅ２において階調信号Ｂ２−に対応した表示が行われる。そして、表示画素Ｂｌｕｅ２においても、このタイミングで、前述したような目的とは異なる画素電圧Ｖｌｃｄの印加状態を解消する。ここで、ＴＦＴ１３ｃがオン状態であっても、ＴＦＴ１２ｃはオフ状態であるため、表示画素Ｒｅｄ３と表示画素Ｂｌｕｅ３はこれらの間で導通状態になり電荷の移動が発生するものの信号線ＳＲ１との間では非導通状態のままである。このため、表示画素Ｒｅｄ３と表示画素Ｂｌｕｅ３とは、前のフレームにおけるそれぞれの画素電圧Ｖｌｃｄの平均値をそれぞれの表示画素が有する補償容量Ｃｓにおいて保持したままの状態となるが、この状態も大凡１水平期間から２水平期間のうちに解消され表示上の問題は生じない。また、表示画素Ｇｒｅｅｎ３には、表示画素Ｇｒｅｅｎ２に対応した階調信号Ｇ２−が書き込まれることとなるが、この状態も大凡１水平期間のうちに解消され表示上の問題は生じない。
【００４２】
次に、タイミングＴ２ｂにおいて、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとしたままで走査線Ｇａｔｅ３の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ２ｂにおいては、ＴＦＴ１３ｂがオン状態のままＴＦＴ１２ｂがオフ状態となる。このため、表示画素Ｒｅｄ２と表示画素Ｂｌｕｅ２とは、互いに導通状態のまま信号線ＳＲ１とは非導通状態になる。このとき、表示画素Ｒｅｄ２に発生している画素電圧Ｖｌｃｄは、表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−に基づく値であるが、この状態も、大凡１水平期間のうちに解消され表示上の問題は生じない。なお、表示画素Ｇｒｅｅｎ２は、ＴＦＴ１１ｂを介して引き続き階調信号Ｇ２−となっている信号線ＳＧ１との導通が維持される。
【００４３】
また、タイミングＴ２ｂでは、その直後に信号線ＳＲ１に印加される階調信号が、表示画素Ｂｌｕｅ２に対応する階調信号Ｂ２−から表示画素Ｒｅｄ１に対応する階調信号Ｒ１−に切り換えられる。そして、走査線Ｇａｔｅ３の走査信号がＬｏｗであっても走査線Ｇａｔｅ２の走査信号はＨｉｇｈである。このため、信号線ＳＲ１に新たに印加される階調信号Ｒ１−が表示画素Ｒｅｄ１に書き込まれ、表示画素Ｒｅｄ１において階調信号Ｒ１−に対応した表示が行われる。そして、表示画素Ｒｅｄ１においては、このタイミングで、前述したような目的とは異なる画素電圧Ｖｌｃｄの印加状態を、一旦、表示画素Ｂｌｕｅ２に対応する階調信号Ｂ２−が印加された状態を経て解消する。なおこのとき、表示画素Ｒｅｄ１に階調信号Ｒ１−を書き込むためにＴＦＴ１２ａがオン状態にされていても、ＴＦＴ１３ａはオフ状態を維持しているため、階調信号Ｒ１−が表示画素Ｂｌｕｅ１に再び書き込まれることはない。
【００４４】
次にタイミングＴ２ｃにおいて、走査線Ｇａｔｅ２の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ２ｃにおいては、ＴＦＴ１１ｂとＴＦＴ１３ｂとがオフ状態にされる。これにより、表示画素Ｇｒｅｅｎ２及び表示画素Ｂｌｕｅ２では、次フレームに走査線Ｇａｔｅ２の走査信号が再びＨｉｇｈにされるまで、当該表示画素にそれぞれ発生した画素電圧Ｖｌｃｄを、それぞれの表示画素が有する補償容量Ｃｓによって保持することになる。
【００４５】
このようにして、当該水平期間において、表示画素Ｒｅｄ１、Ｇｒｅｅｎ２、Ｂｌｕｅ２の表示を行うための階調信号Ｒ１−、Ｇ２−、Ｂ２−の書き込みが行われる。
【００４６】
そして、以後の水平期間についても各表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
【００４７】
即ち、本実施形態においては、例えば表示画素Ｒｅｄ１は表示画素Ｇｒｅｅｎ１や表示画素Ｂｌｕｅ１に対して大凡１水平期間から２水平期間だけ遅れて目的の階調信号が書き込まれるものの映像信号に基づいた所望の表示がなされることになる。
【００４８】
以上説明したように、第１の実施形態においては、ある信号線に接続された表示画素に、ＴＦＴを介してさらに別の表示画素を接続することにより、走査線の本数を増大させることなく、信号線の本数及びソースドライバ２０の出力数を削減することが可能である。これにより、ソースドライバ２０を構成するＬＳＩの接合ピッチ幅を大きくすることも可能になり、表示部１０上にソースドライバ２０を構成するＬＳＩを接合する場合に、その接合を容易に行うことが可能である。また、ソースドライバ２０の出力数を削減できるのでソースドライバ２０を構成するＬＳＩの小型化も実現できる。
【００４９】
ここで、図２の表示画素の接続構造において表示画素ＢｌｕｅＮとＲｅｄＮについては入れ替えることが可能である。ただし、この場合にはソースドライバ２０に入力する赤と青の表示データの順番も入れ替える必要がある。
【００５０】
また、図４の例では、表示画素に印加される電圧Ｖｌｃｄの極性（階調信号と共通信号の大小関係）が１表示画素毎に反転するドット反転駆動によって表示画素を駆動している。これに対し、表示データのビット値と共通信号ＶＣＯＭの極性を１フレーム毎に反転させるようにすれば、表示画素をフレーム反転駆動で表示することも可能である。
【００５１】
さらに、本実施形態においては、緑(Green）に対応する表示画素ＧｒｅｅｎＮについては、信号線を他の色成分に対応する表示画素と兼用しないようにしている。このため、表示画素ＧｒｅｅｎＮについては階調電圧の書き込み時間を１水平期間（１Ｈ）とすることが可能で、他の色成分に対応する表示画素に比べてより適切な階調表示を行うことが可能である。表示画素ＧｒｅｅｎＮのみこのような構成としているのは、人間の視感度が、緑色の感度が最も高いため、たとえ赤色成分や青色成分の階調表示が比較的劣っていたとしても、緑色成分の階調表示が適切であれば、表示品位を比較的高く維持することができるためである。
【００５２】
なお、色を考慮しないのであれば、図５に示すようにして全ての信号線に対して、走査線延伸方向に沿うように隣接した２個の表示画素を２つのＴＦＴを介して共通の信号線に接続することも可能である。この場合には、信号線の本数を１行分の表示画素数の１／２にまで削減することが可能であり、上述の実施形態よりもさらに信号線の本数を削減することができる。なお、図５の表示画素の配置を有する液晶表示装置の表示動作について示すタイミングチャートは図６に示すものとなる。図６は、図４においてＢｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３をＰｉｘｅｌ２、Ｐｉｘｅｌ４、Ｐｉｘｅｌ６に置き換え、Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３をＰｉｘｅｌ１、Ｐｉｘｅｌ３、Ｐｉｘｅｌ５に置き換えたものである。Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３の制御等の基本的な考え方については図６と図４とで変わらない。
【００５３】
［第２の実施形態］
次に本発明の第２の実施形態について説明する。第２の実施形態は、表示画素の接続構造及び表示装置の動作が第１の実施形態と異なる。表示装置の基本的な構成は図１で示したものと同様であるので説明を省略する。
【００５４】
図７は、本実施形態における表示画素の接続構造を示す図である。ここで、図７においても図２と同様に、表示部１０内の９画素のみの接続構造を示している。
【００５５】
本実施形態においては、図７に示すように、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１、ＳＲ１、ＳＧ２とが互いに交差するように、より具体的には直交するように配設されている。
【００５６】
さらに、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１との交点近傍に、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３が配置されている。
【００５７】
表示画素（第３の表示画素）Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３は、薄膜トランジスタ（ＴＦＴ）（第３のスイッチング素子）１１ａ、１１ｂ、１１ｃを介して走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＧ１とに接続されている。より詳しくは、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２、Ｇｒｅｅｎ３はそれぞれＴＦＴ１１ａ、１１ｂ、１１ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１１ａ、１１ｂ、１１ｃのソース（或いはドレイン）はそれぞれ信号線ＳＧ１に接続されている。さらに、ＴＦＴ１１ａ、１１ｂ、１１ｃのゲートはそれぞれ走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３に接続されている。
【００５８】
また、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＲ１との交点近傍には、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３が配置されている。表示画素（第１の表示画素）Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３は、ＴＦＴ（第１のスイッチング素子）１２ａ、１２ｂ、１２ｃを介して走査線Ｇａｔｅ２、Ｇａｔｅ３と信号線ＳＲ１とに接続されている。より詳しくは、表示画素Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３はそれぞれＴＦＴ１２ａ、１２ｂ、１２ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１２ａ、１２ｂ、１２ｃのソース（或いはドレイン）はそれぞれ信号線ＳＲ１に接続されている。
【００５９】
さらに、表示画素Ｒｅｄ２、Ｒｅｄ３には、ＴＦＴ（第２のスイッチング素子）１４ａ、１４ｂ、１４ｃを介して各表示画素の斜め隣に配置された表示画素（第２の表示画素）Ｂｌｕｅ１、Ｂｌｕｅ２が接続されている。より詳しくは、表示画素Ｂｌｕｅ１、Ｂｌｕｅ２はＴＦＴ１４ａ、１４ｂ、１４ｃのドレイン（或いはソース）に接続されている。また、ＴＦＴ１４ａ、１４ｂ、１４ｃのソース（或いはドレイン）は表示画素Ｒｅｄ２、Ｒｅｄ３を介してＴＦＴ１２ａ、１２ｂ、１２ｃのドレイン（或いはソース）に接続されている。
【００６０】
さらに、また、ＴＦＴ１３ａ、１３ｂ、１３ｃのゲートは表示画素を挟んで配設される２つの走査線のうちの後段側に配置された走査線（第２の走査線）に接続されている。また、ＴＦＴ１４ａ、１４ｂ、１４ｃのゲートは表示画素を挟んで配設される２つの走査線のうちの前段側に配置された走査線（第１の走査線）に接続されている。
【００６１】
このような構成に対し、走査線Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３にはゲートドライバ３０から走査信号が印加される。また、信号線ＳＧ１にはソースドライバ２０から緑色表示に係る階調信号が印加される。さらに、信号線ＳＲ１にはソースドライバ２０から青色表示に係る階調信号と赤色表示に係る階調信号とが時分割で印加される。
【００６２】
即ち、表示部１０は、列方向（信号線の延伸方向）の各表示画素が同一の色成分になるように、かつ、行方向（走査線の延伸方向）の各表示画素が例えば赤（Red）、緑(Green）、青（blue）の順で繰り返すようにカラーフィルタがストライプ配置され、赤（Red）に対応する表示画素に青（blue）に対応する表示画素が接続されている。そして、この互いに接続された隣接する赤、青の２つの表示画素は互いに異なる走査線に接続されている。また、赤（Red）に対応する表示画素が接続される信号線とは異なる信号線に、緑(Green）に対応する表示画素が接続されている。
【００６３】
図７のような本実施形態の構成としても、表示画素の各列に信号線を割り当てる場合と比較して、信号線の本数を２／３とすることが可能である。換言すると、１行分の表示画素数に対して信号線の本数を２／３とすることが可能である。またこのとき、走査線の本数は増加させることなく、１列分の表示画素数と等しくすることができる。
【００６４】
次に、本実施形態に係る液晶表示装置の動作について説明する。図８は、本実施形態における液晶表示装置の動作について示すタイミングチャートである。図８においては、上から、信号線ＳＧ１に印加される階調信号、信号線ＳＲ１に印加される階調信号、走査線Ｇａｔｅ１に印加される走査信号、走査線Ｇａｔｅ２に印加される走査信号、走査線Ｇａｔｅ３に印加される走査信号、表示画素Ｒｅｄ１の表示状態、表示画素Ｇｒｅｅｎ１の表示状態、表示画素Ｂｌｕｅ１の表示状態、表示画素Ｒｅｄ２の表示状態、表示画素Ｇｒｅｅｎ２の表示状態、表示画素Ｂｌｕｅ２の表示状態を示している。
【００６５】
本実施形態においては、緑表示に係る表示データと赤又は青表示に係る表示データとを同じタイミングでソースドライバ２０に入力する。さらに、赤及び青表示に係る表示データは１／２水平期間毎に交互にソースドライバ２０に入力する。即ち、緑表示に係る表示データが入力される１水平期間の前半に、当該１水平期間に対応した青表示に係る表示データを入力し、緑表示に係る表示データが入力される１水平期間の後半には、当該１水平期間に対応した赤表示に係る表示データを入力する。なお、赤、青、緑表示に係る各表示データについては１水平期間毎に表示データのビット値（即ち階調信号の極性）を反転させるように反転信号を制御する。なお、階調信号の極性の反転に伴って、図８に示すように、反転共通信号ＶＣＯＭの極性も１水平期間毎に反転することになる。
【００６６】
以上により、図８に示すように、当該フレームでの緑表示に係る階調信号Ｇ０−、Ｇ１＋、Ｇ２−、…が信号線ＳＧ１に印加されるのに同期して、当該フレームでの青又は赤表示に係る階調信号Ｂ０−、Ｒ０−、Ｂ１＋、Ｒ１＋、Ｂ２−、Ｒ２−、…が信号線ＳＲ１に印加されることになる。そして、このような階調信号の信号線への印加が各フレームで繰り返し実行される。なお、図８に示すように、第２の実施形態においてはダミーの階調信号Ｄｕｍは必要ない。
【００６７】
以下の説明においても、走査線Ｇａｔｅ１に接続された表示画素Ｇｒｅｅｎ１、Ｂｌｕｅ１、Ｒｅｄ１及び走査線Ｇａｔｅ２に接続された表示画素Ｇｒｅｅｎ２、Ｂｌｕｅ２、Ｒｅｄ２の表示に関して説明する。その他の行の表示画素についても以下に説明する制御と同様の制御がなされるものである。
【００６８】
本実施形態においては、各走査線に入力する走査信号を各フレームで２回ずつＨｉｇｈとする。まず、各フレームの所定の水平期間では、表示画素Ｇｒｅｅｎ１、Ｒｅｄ１、Ｂｌｕｅ１の表示のための階調信号の書き込みを行う。当該水平期間では、当該水平期間の開始タイミングＴ３ａに同期させて、走査線Ｇａｔｅ１の走査信号と走査線Ｇａｔｅ２の走査信号とをそれぞれＨｉｇｈにする。ここで、当該水平期間において、走査線Ｇａｔｅ１の走査信号をＨｉｇｈとする期間は、例えば信号線ＳＧ１に階調信号Ｇ１＋の印加が開始されてから当該階調信号Ｇ１＋の印加が終了する直前までの期間とする。換言すると、例えば信号線ＳＲ１に階調信号Ｂ１＋の印加が開始されてから階調信号Ｂ１＋の次に印加されることとなる階調信号Ｒ１＋の印加が終了する直前までの期間とする。また、当該水平期間において、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとする期間は、例えば信号線ＳＲ１に階調信号Ｂ１＋の印加が開始されてから階調信号Ｂ１＋の印加が終了する直前までの期間とする。なお、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとするタイミングは当該水平期間の開始タイミングＴ３ａに対して１／２水平期間前までのタイミングからとしても良い。図８ではこの期間をＤ＿Ｃとして示している。
【００６９】
タイミングＴ３ａで走査線Ｇａｔｅ１の走査信号をＨｉｇｈとすることにより、ＴＦＴ１１ａ、ＴＦＴ１２ａ、１４ａがオン状態となる。また、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとすることにより、ＴＦＴ１１ｂ、ＴＦＴ１２ｂ、ＴＦＴ１４ｂがオン状態となる。これにより、信号線ＳＧ１に印加されている階調信号Ｇ１＋が表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２に書き込まれ、表示画素Ｇｒｅｅｎ１、Ｇｒｅｅｎ２において階調信号Ｇ１＋に対応した表示が行われる。また、信号線ＳＲ１に印加されている階調信号Ｂ１＋が、表示画素Ｒｅｄ１と表示画素Ｒｅｄ２と表示画素Ｂｌｕｅ１に書き込まれ、表示画素Ｒｅｄ１と表示画素Ｒｅｄ２と表示画素Ｂｌｕｅ１において階調信号Ｂ１＋に対応した表示が行われる。ここで、ＴＦＴ１４ｂがオン状態であっても、ＴＦＴ１２ｃはオフ状態であるため、表示画素Ｂｌｕｅ２は前のフレームにおける画素電圧Ｖｌｃｄを補償容量Ｃｓにおいて保持したままの状態となる。
【００７０】
次にタイミングＴ３ｂにおいて、走査線Ｇａｔｅ１の走査信号をＨｉｇｈとしたままで走査線Ｇａｔｅ２の走査信号をＨｉｇｈからＬｏｗにする。このタイミングＴ３ｂにおいては、ＴＦＴ１４ａがオン状態のままＴＦＴ１２ｂがオフ状態となる。このため、表示画素Ｒｅｄ２と表示画素Ｂｌｕｅ１とは、互いに導通状態のまま信号線ＳＲ１とは非導通状態になる。つまり、表示画素Ｂｌｕｅ１は階調信号Ｂ１＋に基づいた画素電圧Ｖｌｃｄを保持し続ける。また、表示画素Ｒｅｄ２に発生している画素電圧Ｖｌｃｄは、表示画素Ｂｌｕｅ１に対応した階調信号Ｂ１＋に基づく値であるが、この状態は後述するように、大凡１水平期間から２水平期間のうちに解消され表示上の問題は生じない。なお、表示画素Ｇｒｅｅｎ１は、ＴＦＴ１１ａを介して引き続き階調信号Ｇ１＋となっている信号線ＳＧ１との導通が維持される。
【００７１】
また、タイミングＴ３ｂでは、その直後に信号線ＳＲ１に印加される階調信号が、表示画素Ｂｌｕｅ２に対応する階調信号Ｂ１＋から表示画素Ｒｅｄ１に対応する階調信号Ｒ１＋に切り換えられる。このため、表示画素Ｒｅｄ１には、引き続きオン状態になっているＴＦＴ１２ａを介して階調信号Ｒ１＋が書き込まれる。
【００７２】
次にタイミングＴ３ｃにおいて、走査線Ｇａｔｅ１の走査信号をＨｉｇｈからＬｏｗにする。これにより、表示画素Ｇｒｅｅｎ１及び表示画素Ｂｌｕｅ１では、次フレームに、対応するＴＦＴがオン状態にされるまで、当該表示画素にそれぞれ発生した画素電圧Ｖｌｃｄを、それぞれの表示画素が有する補償容量Ｃｓによって保持することになる。
【００７３】
このようにして、当該水平期間において、表示画素Ｒｅｄ１、Ｇｒｅｅｎ１、Ｂｌｕｅ１の表示を行うための階調信号Ｒ１＋、Ｇ１＋、Ｂ１＋の書き込みが行われる。
【００７４】
また、次の水平期間では、表示画素Ｇｒｅｅｎ２、Ｒｅｄ２、Ｂｌｕｅ２の表示を行うための階調信号の書き込みが行われる。当該水平期間では、当該水平期間の開始タイミングＴ４ａに同期させて、走査線Ｇａｔｅ２の走査信号と走査線Ｇａｔｅ３の走査信号とをそれぞれＨｉｇｈにする。ここで、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとする期間は、例えば信号線ＳＧ１に階調信号Ｇ２−の印加が開始されてから当該階調信号Ｇ２−の印加が終了する直前までの期間とする。換言すると、例えば信号線ＳＲ１に階調信号Ｂ２−の印加が開始されてから当該階調信号Ｂ２−の次に印加されることとなる階調信号Ｒ２−の印加が終了する直前までの期間とする。また、走査線Ｇａｔｅ３の走査信号をＨｉｇｈとする期間は、例えば信号線ＳＲ１に階調信号Ｂ２−の印加が開始されてから階調信号Ｂ２−の印加が終了する直前までの期間とする。この場合においても、走査線Ｇａｔｅ３の走査信号をＨｉｇｈとする期間をさらに１／２水平期間前までのタイミングからとしても良い。図８ではこの期間においてもＤ＿Ｃとして示している。
【００７５】
タイミングＴ４ａで走査線Ｇａｔｅ２の走査信号をＨｉｇｈとすることにより、上述したように、ＴＦＴ１１ｂ、ＴＦＴ１２ｂ、及びＴＦＴ１４ｂがオン状態となる。また、走査線Ｇａｔｅ３の走査信号がＨｉｇｈとなることにより、ＴＦＴ１１ｃ、ＴＦＴ１２ｂ、ＴＦＴ１４ｃがオン状態となる。これにより、信号線ＳＧ１に印加されている階調信号Ｇ２−が表示画素Ｇｒｅｅｎ２、Ｇｒｅｅｎ３に書き込まれ、表示画素Ｇｒｅｅｎ２、Ｇｒｅｅｎ３において階調信号Ｇ２−に対応した表示が行われる。また、信号線ＳＲ１に印加されている階調信号Ｂ２−は、表示画素Ｒｅｄ２と表示画素Ｒｅｄ３と表示画素Ｂｌｕｅ２に書き込まれ、表示画素Ｒｅｄ２と表示画素Ｒｅｄ３と表示画素Ｂｌｕｅ２において階調信号Ｂ２−に対応した表示が行われる。ここで、表示画素Ｂｌｕｅ３は前のフレームにおける画素電圧Ｖｌｃｄをそれぞれの表示画素が有する補償容量Ｃｓにおいて保持したままの状態となる。
【００７６】
次にタイミングＴ４ｂにおいて、走査線Ｇａｔｅ２の走査信号をＨｉｇｈとしたままで走査線Ｇａｔｅ３の走査信号をＬｏｗにする。このタイミングＴ４ｂにおいては、ＴＦＴ１４ｂがオン状態のままＴＦＴ１２ｃがオフ状態となる。このため、表示画素Ｒｅｄ３と表示画素Ｂｌｕｅ２とは、互いに導通状態のまま信号線ＳＲ１とは非導通状態になる。つまり、表示画素Ｂｌｕｅ２は階調信号Ｂ２−に基づいた画素電圧Ｖｌｃｄを保持し続ける。また、表示画素Ｒｅｄ３に発生している画素電圧Ｖｌｃｄは、表示画素Ｂｌｕｅ２に対応した階調信号Ｂ２−に基づく値であるが、この状態も、大凡１水平期間から２水平期間のうちに解消され表示上の問題は生じない。なお、表示画素Ｇｒｅｅｎ２は、ＴＦＴ１１ｂを介して引き続き階調信号Ｇ２−となっている信号線ＳＧ１との導通が維持される。
【００７７】
また、タイミングＴ４ｂでは、その直後に信号線ＳＲ１に印加される階調信号が、表示画素Ｂｌｕｅ２に対応する階調信号Ｂ２−から表示画素Ｒｅｄ２に対応する階調信号Ｒ２−に切り換えられる。このため、表示画素Ｒｅｄ２には、引き続きオン状態になっているＴＦＴ１２ｂを介して階調信号Ｒ２−が書き込まれる。このとき、走査線Ｇａｔｅ１はＬｏｗであることからＴＦＴ１４ａはオフ状態である。したがって、表示画素Ｒｅｄ２と表示画素Ｂｌｕｅ１とは非導通状態であり、互いの表示画素は、それぞれに対応した階調信号に基づいた画素電圧Ｖｌｃｄを保持することができる。
【００７８】
次にタイミングＴ４ｃにおいて、走査線Ｇａｔｅ２の走査信号をＨｉｇｈからＬｏｗにする。これにより、表示画素Ｇｒｅｅｎ２及び表示画素Ｂｌｕｅ２では、次フレームに、対応するＴＦＴがオン状態にされるまで、当該表示画素にそれぞれ発生した画素電圧Ｖｌｃｄを、それぞれの表示画素が有する補償容量Ｃｓによって保持することになる。
【００７９】
このようにして、当該水平期間において、表示画素Ｒｅｄ２、Ｇｒｅｅｎ２、Ｂｌｕｅ２の表示を行うための階調信号Ｒ２−、Ｇ２−、Ｂ２−の書き込みが行われる。
【００８０】
そして、以後の水平期間についても各表示画素に対して順に上述したような階調信号の書き込みを行うことにより、当該表示装置において映像信号に基づいた表示すべき適正な映像表示がなされることになる。
【００８１】
以上説明したような第２の実施形態においても第１の実施形態と同様の効果が得られる。
【００８２】
ここで、図７の表示画素の接続構造において表示画素ＢｌｕｅＮとＲｅｄＮについては入れ替えることが可能である。ただし、この場合もソースドライバ２０に入力する赤と青の表示データの順番を入れ替える必要がある。
【００８３】
また、図８の例では、表示画素に印加される電圧Ｖｌｃｄの極性（階調信号と共通信号の大小関係）が１水平期間毎に反転するライン反転駆動によって表示画素を駆動している。これに対し、表示データのビット値と共通信号ＶＣＯＭの極性を１フレーム毎に反転させるようにすれば、表示画素をフレーム反転駆動で表示することも可能である。
【００８４】
さらに、本実施形態においては、表示画素ＧｒｅｅｎＮについては、信号線を他の表示画素と兼用しないようにしている。これも第１の実施形態と同様の理由によるものである。したがって、色を考慮しないのであれば、図９に示すようにして全ての信号線に２個ずつ表示画素を接続することも可能である。この場合には、信号線の本数を１行分の表示画素数の１／２本まで削減することが可能である。なお、図９の表示画素の配置を有する液晶表示装置の表示動作について示すタイミングチャートは図１０に示すものとなる。図１０は、図８においてＢｌｕｅ１、Ｂｌｕｅ２、Ｂｌｕｅ３をＰｉｘｅｌ２、Ｐｉｘｅｌ４、Ｐｉｘｅｌ６に置き換え、Ｒｅｄ１、Ｒｅｄ２、Ｒｅｄ３をＰｉｘｅｌ１、Ｐｉｘｅｌ３、Ｐｉｘｅｌ５に置き換えたものである。Ｇａｔｅ１、Ｇａｔｅ２、Ｇａｔｅ３の制御等の基本的な考え方については図１０と図８とで変わらない。
【００８５】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００８６】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【符号の説明】
【００８７】
１０…表示部、１１ａ〜１１ｃ、１２ａ〜１２ｃ、１３ａ〜１３ｃ、１４ａ〜１４ｃ…薄膜トランジスタ（ＴＦＴ）、２０…ソースドライバ、３０…ゲートドライバ、４０…ＲＧＢ発生回路、５０…共通電圧発生回路、６０…タイミング制御回路、７０…電源発生回路
【図１】
2010250332.tif 000003
【図２】
2010250332.tif 000004
【図３】
2010250332.tif 000005
【図４】
2010250332.tif 000006
【図５】
2010250332.tif 000007
【図６】
2010250332.tif 000008
【図７】
2010250332.tif 000009
【図８】
2010250332.tif 000010
【図９】
2010250332.tif 000011
【図１０】
2010250332.tif 000012
【手続補正書】
【提出日】平成22年6月10日(2010.6.10)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、アクティブマトリクス方式の表示装置に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明は、上記の事情に鑑みてなされたもので、走査線の本数を増大させずに信号線の本数を削減することができる表示装置を提供することを目的とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記の目的を達成するために、本発明の表示装置は、所定の方向に延伸配置された第１の走査線及び第２の走査線と、前記第１の走査線及び前記第２の走査線に対して交差するように配置された第１の信号線と、ゲート電極が前記第２の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第１の信号線に接続された第１の薄膜トランジスタと、前記第１の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記第１の信号線に供給される階調信号が前記第１の薄膜トランジスタを介して印加される第１の画素と、ゲート電極が前記第１の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第１の画素に接続された第２の薄膜トランジスタと、前記第１の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記第１の画素と前記第２の薄膜トランジスタとを順に介して前記階調信号が印加される第２の画素と、を備え、前記第１の画素と前記第２の画素は、前記第２の走査線を挟んで互いに異なる方向に配置されていることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明によれば、走査線の本数を増大させずに信号線の本数を削減することができる表示装置を提供することができる。
【手続補正７】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所定の方向に延伸配置された第１の走査線及び第２の走査線と、
前記第１の走査線及び前記第２の走査線に対して交差するように配置された第１の信号線と、
ゲート電極が前記第２の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第１の信号線に接続された第１の薄膜トランジスタと、
前記第１の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記第１の信号線に供給される階調信号が前記第１の薄膜トランジスタを介して印加される第１の画素と、
ゲート電極が前記第１の走査線に接続されるとともに、ソース電極及びドレイン電極のうちの一方が前記第１の画素に接続された第２の薄膜トランジスタと、
前記第１の薄膜トランジスタにおける前記ソース電極及び前記ドレイン電極のうちの他方に接続され、前記第１の画素と前記第２の薄膜トランジスタとを順に介して前記階調信号が印加される第２の画素と、
を備え、
前記第１の画素と前記第２の画素は、前記第２の走査線を挟んで互いに異なる方向に配置されていることを特徴とする表示装置。
【請求項２】
前記第１の走査線と前記第２の走査線との間に前記第２の画素が配置されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１の画素と前記第２の画素は、前記第１の信号線に対して何れか一方の側に配置されていることを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記第２の画素に保持させる階調信号を前記第１の信号線に供給した後に、前記第１の画素に保持させる階調信号を前記第１の信号線に供給する信号側駆動回路と、
前記信号側駆動回路により前記第１の信号線に前記第２の画素に保持させる階調信号が供給されているときに、前記第２の走査線に前記第１の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第１の走査線に前記第２の薄膜トランジスタをオン状態にする走査信号を供給し、前記信号側駆動回路により前記第１の信号線に前記第１の画素に保持させる階調信号が供給されているときに、前記第２の走査線に前記第１の薄膜トランジスタをオン状態にする走査信号を供給するとともに前記第１の走査線に前記第２の薄膜トランジスタをオフ状態にする走査信号を供給する走査側駆動回路と、
を備えたことを特徴とする請求項１から３の何れかに記載の表示装置。