(57)【要約】【課題】ディジタルアンプにおける起動時及び停止時のポップノイズを低減する。【解決手段】アナログ入力信号を増幅して出力するアナログアンプ部１０２と、アナログアンプ部１０２から出力された信号をディジタル化して増幅して出力するディジタルアンプ部１０４と、を備えるディジタルアンプ１００であって、起動時にディジタルアンプ部１０４の入力電圧をシャントし、その後にシャントを解除する。【選択図】図１
2010154209.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号を増幅して出力するアナログアンプ部と、
前記アナログアンプ部から出力された信号をディジタル化して増幅して出力するディジタルアンプ部と、を備えるディジタルアンプであって、
起動時に前記ディジタルアンプ部の入力電圧をシャントし、その後に前記シャントを解除することを特徴とするディジタルアンプ。
【請求項２】
アナログ入力信号を増幅して出力するアナログアンプ部と、
前記アナログアンプ部から出力された信号をディジタル化して増幅して出力するディジタルアンプ部と、を備えるディジタルアンプであって、
停止時に前記ディジタルアンプ部の入力電圧をシャントした後、その後に前記ディジタルアンプ部を停止させることを特徴とするディジタルアンプ。
【請求項３】
請求項１又は２に記載のディジタルアンプであって、
抵抗素子に定電流を供給する定電流源と、
前記抵抗素子の端子電圧に応じた電圧レベルで前記ディジタルアンプ部の入力電圧をクランプするクランプ回路と、
を含むことを特徴とするディジタルアンプ。
【請求項４】
請求項３に記載のディジタルアンプであって、
前記抵抗素子と前記定電流源との接続点と、定電圧源と、の間に抵抗素子が接続されることを特徴とするディジタルアンプ。
【請求項５】
請求項１〜４に記載のディジタルアンプであって、
前記ディジタルアンプ部は、前記入力信号の正側信号をディジタル化して増幅して出力する第１アンプ部と、前記入力信号の負側信号をディジタル化して増幅して出力する第２アンプ部と、を備え、
前記クランプの際は、前記第１アンプ部の入力電圧と前記第２アンプ部の入力電圧を同電位とすることを特徴とするディジタルアンプ。
【請求項６】
請求項５に記載のディジタルアンプであって、
前記基準電圧に対して前記抵抗素子の端子電圧だけ高い第１電圧レベルと、前記基準電圧に対して前記抵抗素子の端子電圧だけ低い第２電圧レベルと、を発生させるレベルシフト回路を備え、
前記クランプ回路は、前記第１アンプ部の入力電圧を前記第１電圧レベルにクランプし、前記第２アンプ部の入力電圧を前記第２電圧レベルにクランプする回路であって、
前記抵抗素子の端子電圧を調整することによって前記第１アンプ部と前記第２アンプ部との入力電圧を同電位にシャントすることを特徴とするディジタルアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポップノイズを低減したディジタルアンプに関する。
【背景技術】
【０００２】
入力信号の強度に応じたパルス幅を有するパルス信号（ＰＷＭ信号）を出力するパルス幅変調回路を備えたディジタルアンプが知られている。
【０００３】
従来のディジタルアンプ２００は、図９に示すように、アナログアンプ部２０２、ディジタルアンプ部２０４及び後段部２０６を含んで構成される。アナログアンプ部２０２は、入力信号ＶＩＮ＋，ＶＩＮ−を増幅してディジタルアンプ部２０４へ出力する。ディジタルアンプ部２０４は、パルス変調増幅回路を含んで構成される。ディジタルアンプ部２０４は、アナログアンプ部２０２から入力された信号の振幅に応じたパルス幅を有するＰＷＭ信号を生成して出力する。このＰＷＭ信号が後段部２０６に入力され、後段部２０６によりスピーカが駆動される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１０に従来のディジタルアンプの起動時のシーケンスを示す。スタンバイ信号が立ち上がるとアナログアンプ部２０２、ディジタルアンプ部２０４及び後段部２０６に電力が供給され、それに伴ってディジタルアンプ２００の全ゲインはＴＧとなる。ここで、ＴＧはアナログアンプ部２０２のゲインＡＧ、ディジタルアンプ部２０４のゲインＤＧ及び後段部２０６のゲインＢＧを合わせた値となる。
【０００５】
このような状態で、ミュート信号が立ち上がると、アナログアンプ部２０２への入力が開始される。このとき、アナログアンプ部２０２にノイズが入ると、ノイズがゲインＴＧで増幅され、スピーカからポップノイズが出力されてしまう。
【０００６】
また、図１１に従来のディジタルアンプの停止時のシーケンスを示す。停止時には、アナログアンプ部２０２、ディジタルアンプ部２０４及び後段部２０６に電力が供給されたまま入力が切れてしまうので、ノイズがゲインＴＧで増幅され、スピーカからポップノイズが出力されてしまう。
【０００７】
本発明は、上記課題を鑑み、ポップノイズを低減したディジタルアンプを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの態様は、アナログ入力信号を増幅して出力するアナログアンプ部と、前記アナログアンプ部から出力された信号をディジタル化して増幅して出力するディジタルアンプ部と、を備えるディジタルアンプであって、起動時に前記ディジタルアンプ部の入力電圧をシャントし、その後に前記シャントを解除する。
【０００９】
また、本発明の別の態様は、アナログ入力信号を増幅して出力するアナログアンプ部と、前記アナログアンプ部から出力された信号をディジタル化して増幅して出力するディジタルアンプ部と、を備えるディジタルアンプであって、停止時に前記ディジタルアンプ部の入力電圧をシャントした後、その後に前記ディジタルアンプ部を停止させる。
【００１０】
ここで、抵抗素子に定電流を供給する定電流源と、前記抵抗素子の端子電圧に応じた電圧レベルで前記ディジタルアンプ部の入力電圧をクランプするクランプ回路と、を含むことが好適である。
【００１１】
また、前記抵抗素子と前記定電流源との接続点と、定電圧源と、の間に抵抗素子が接続されることが好適である。
【００１２】
また、前記ディジタルアンプ部は、前記入力信号の正側信号をディジタル化して増幅して出力する第１アンプ部と、前記入力信号の負側信号をディジタル化して増幅して出力する第２アンプ部と、を備え、前記クランプの際は、前記第１アンプ部の入力電圧と前記第２アンプ部の入力電圧を同電位とすることが好適である。
【００１３】
前記基準電圧に対して前記抵抗素子の端子電圧だけ高い第１電圧レベルと、前記基準電圧に対して前記抵抗素子の端子電圧だけ低い第２電圧レベルと、を発生させるレベルシフト回路を備え、前記クランプ回路は、前記第１アンプ部の入力電圧を前記第１電圧レベルにクランプし、前記第２アンプ部の入力電圧を前記第２電圧レベルにクランプする回路であって、前記抵抗素子の端子電圧を調整することによって前記第１アンプ部と前記第２アンプ部との入力電圧を同電位にシャントすることが好適である。
【発明の効果】
【００１４】
本発明によれば、ディジタルアンプにおける起動時及び停止時のポップノイズを低減できる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施の形態におけるディジタルアンプ１００は、図１に示すように、アナログアンプ部１０２、ディジタルアンプ部１０４、後段部１０６及び過変調防止回路１０８を含んで構成される。ディジタルアンプ１００は、スピーカ１１０に接続され、スピーカ１１０を駆動する。
【００１６】
アナログアンプ部１０２は、オペアンプ１０，１２，１４を含んで構成される。オペアンプ１０，１２は、基準電圧ＶＢＡＩＳを基準として、それぞれ入力端から入力される電圧ＶＩＮ＋，ＶＩＮ−を増幅して出力する。さらに、オペアンプ１４は、オペアンプ１０，１２からの出力信号をそれぞれ増幅して出力する。アナログアンプ部１０２でのゲインはＡＧである。
【００１７】
ディジタルアンプ部１０４は、オペアンプ２０，２２，制御部２４，２６を含んで構成される。オペアンプ２０，２２の反転入力端子にはアナログアンプ部１０２のオペアンプ１４の２つの出力がそれぞれ抵抗を介して入力される。オペアンプ２０，２２は、基準電圧ＶＢIＡＳを基準として、反転入力端子に入力される信号を積分して出力する。制御部２４，２６は、それぞれオペアンプ２０，２２からの出力を受け、入力された信号の振幅に応じたパルス幅を有するパルス幅変調信号（ＰＷＭ信号）を生成して出力する。制御部２４，２６の出力は後段部１０６へ出力される。ディジタルアンプ部１０４のゲインはＤＧである。
【００１８】
後段部１０６は、インダクタ３０，３２，コンデンサ３４，３６，３８を含んで構成される。インダクタ３０及びコンデンサ３４はフィルタ回路を構成し、制御部２４からの出力をフィルタリングし、スピーカ１１０へ出力する。インダクタ３２及びコンデンサ３６はフィルタ回路を構成し、制御部２６からの出力をフィルタリングし、スピーカ１１０へ出力する。コンデンサ３８は、スピーカ１１０の両端に接続され、バイパスコンデンサとして機能する。後段部１０６でのゲインはＢＧである。
【００１９】
このような構成により、ディジタルアンプ１００に入力される電圧ＶＩＮ＋，ＶＩＮ−に応じてスピーカ１１０が駆動される。定常時において、ディジタルアンプ１００の全ゲインＴＧはゲインＡＧ，ＤＧ，ＢＧを合わせたものとなる。
【００２０】
過変調防止回路１０８は、アナログアンプ部１０２からディジタルアンプ部１０４に入力される被変調信号がＰＷＭ変調に用いられる三角波信号の最大振幅を超えないように制御する回路である。
【００２１】
過変調防止回路１０８は、図２に示すように、電流源４０、レベルシフト回路４２，４４及びクランプ回路４６を含んで構成される。過変調防止回路１０８には外部可変抵抗Ｒｅｘｔが接続される。外部可変抵抗Ｒｅｘｔは外部の制御部から抵抗値を制御可能とすることが好適である。外部可変抵抗Ｒｅｘｔには電流源４０から電流Ｉ１が供給され、その両端には端子電圧Ｖ０＝Ｉ１×Ｒｅｘｔが発生する。端子電圧Ｖ０はレベルシフト回路４２，４４に入力される。レベルシフト回路４２，４４は、端子電圧Ｖ０を受けて、基準電圧ＶＢＩＡＳから端子電圧Ｖ０だけ高い電位ＶＨと基準電圧ＶＢＩＡＳから端子電圧Ｖ０だけ低い電位ＶＬとを生成して出力する。クランプ回路４６は、オペアンプ１４からオペアンプ２０へ供給される被変調信号が電位ＶＨより高ければ電位ＶＨにクランプし、オペアンプ１４からオペアンプ２２へ供給される被変調信号が電位ＶＬより低ければ電位ＶＬにクランプする。
【００２２】
ここで、図３に示すように、基準電圧ＶＢＩＡＳをディジタルアンプ部１０４の三角波信号の中間電圧と一致させ、端子電圧Ｖ０が三角波信号の最大振幅ＶＭＡＸ／２となるように可変抵抗Ｒｅｘｔを調整することによってディジタルアンプ部１０４におけるＰＷＭ変調が過変調となることを防ぐことができる。すなわち、図４に示すように、ＰＷＭ信号は、高電位側、低電位側に張り付くことなく、入力信号に応じて適切なパルス幅を有するパルス信号となる。
【００２３】
具体的には、過変調防止回路１０８は、図５に示すような回路として構成することができる。定電流Ｉ１を外部の可変抵抗Ｒｅｘｔに流すことによりＰＬＣ−ＧＮＤ間に電圧Ｖ０が発生する。その電圧Ｖ０が抵抗Ｒａの両端に発生して電流Ｉ２が流れ、それと等しい電流Ｉ３（＝Ｖ０／Ｒａ）が電流ミラーにより流れる。その電流Ｉ３により、基準電圧ＶＢＩＡＳから端子電圧Ｖ０だけ高い電位ＶＨと基準電圧ＶＢＩＡＳから端子電圧Ｖ０だけ低い電位ＶＬとがそれぞれ抵抗Ｒｂ，Ｒｃに発生する。
【００２４】
トランジスタＱ１，Ｑ２により電位ＶＨから２×エミッタ・ベース電圧Ｖｂｅだけ下がり、トランジスタＱ３によりエミッタ・ベース電圧Ｖｂｅだけ上がった電圧ＤＨが得られる。また、トランジスタＱ４，Ｑ５により電位ＶＬから２×エミッタ・ベース電圧Ｖｂｅだけ上がり、トランジスタＱ６によりエミッタ・ベース電圧Ｖｂｅだけ下がった電圧ＤＬが得られる。
【００２５】
電圧ＤＬはトランジスタＱ７のエミッタ−コレクタ間を介して端子ＰＬＣ１Ｐに接続される。また、トランジスタＱ７のベース−コレクタ間は短絡されて、トランジスタＱ７はアノードに電圧ＤＬが印加され、カソードが端子ＰＬＣ１Ｐに接続されたダイオードとして機能する。電圧ＤＨはトランジスタＱ８のコレクタ−エミッタ間を介して端子ＰＬＣ１Ｐに接続される。また、トランジスタＱ８のベース−エミッタ間は短絡されて、トランジスタＱ８はカソードに電圧ＤＨが印加され、アノードが端子ＰＬＣ１Ｐに接続されたダイオードとして機能する。端子ＰＬＣ１Ｐは、図１に示したオペアンプ１４とオペアンプ２０とを接続する２つの抵抗の接続点に接続される。
【００２６】
同様に、電圧ＤＬはトランジスタＱ９のエミッタ−コレクタ間を介して端子ＰＬＣ１Ｌに接続される。また、トランジスタＱ９のベース−コレクタ間は短絡されて、トランジスタＱ９はアノードに電圧ＤＬが印加され、カソードが端子ＰＬＣ１Ｌに接続されたダイオードとして機能する。電圧ＤＨはトランジスタＱ１０のコレクタ−エミッタ間を介して端子ＰＬＣ１Ｌに接続される。また、トランジスタＱ１０のベース−エミッタ間は短絡されて、トランジスタＱ１０はカソードに電圧ＤＨが印加され、アノードが端子ＰＬＣ１Ｌに接続されたダイオードとして機能する。端子ＰＬＣ１Ｌは、図１に示したオペアンプ１４とオペアンプ２２とを接続する２つの抵抗の接続点に接続される。
【００２７】
トランジスタＱ７及びＱ８並びにＱ９及びＱ１０はクランプ回路４６を構成する。オペアンプ１４からオペアンプ２０への接続ラインに接続された端子ＰＬＣ１Ｐにおいて被変調信号が電位ＶＨより高ければ電位ＶＨにクランプされ、オペアンプ１４からオペアンプ２２への接続ラインに接続された端子ＰＬＣ１Ｌにおいて被変調信号が電位ＶＬより低ければ電位ＶＬにクランプされる。
【００２８】
なお、定電流源の電流Ｉ１はその温度依存性により値が僅かであるが変動する。そこで、図６に示すように、定電流源からの電流Ｉ１に加えて、定電圧源ＶＲＥＧ５から外付け抵抗Ｒｅｘｔ１を介して電流Ｉｅｘｔを抵抗Ｒｅｘｔ２へ供給する。これにより、抵抗Ｒｅｘｔ２には端子電圧Ｖ０＝（Ｉ１＋Ｉｅｘｔ）×Ｒｅｘｔ２が発生する。ここで、電流Ｉ１が電流Ｉｅｘｔよりも十分小さくなるように抵抗Ｒｅｘｔ１，Ｒｅｘｔ２の値を調整することによって電流Ｉ１の電圧Ｖ０への影響を小さくすることができる。なお、外部可変抵抗Ｒｅｘｔ１，Ｒｅｘｔ２は外部の制御部から抵抗値を制御可能とすることが好適である。
【００２９】
このように、過変調防止回路１０８を設けることによって、ディジタルアンプ部１０４への入力信号の振幅幅を調整して過変調モードを回避でき、ＰＷＭ信号の周波数がドロップによるオーディオ特性(歪率等)の悪化を防ぐことができる。
【００３０】
また、過変調防止回路１０８は、ディジタルアンプ１００の起動時及び停止時のポップノイズの低減のために用いることができる。図７及び図８にディジタルアンプ１００の起動時及び停止時の処理のシーケンスを示す。
【００３１】
ディジタルアンプ１００の起動時には、まずスタンバイ信号を立ち上げて、ディジタルアンプ１００に電源電力を供給する。これにより、アナログアンプ部１０２、ディジタルアンプ部１０４、後段部１０６及び過変調防止回路１０８に電源電力が供給され、各部のアンプが起動される。
【００３２】
起動時はスタンバイ信号をハイレベルに変更したとき、Ｎチャネルの電界効果トランジスタＱ１１をオンさせて、アナログアンプ部１０４の出力をシャントする。
【００３３】
この状態においてミュート信号を立ち上げる。これにより、アナログアンプ部１０２への入力が開始される。このとき、アナログアンプ部１０２に起動に伴うノイズが入ったとしても、アナログアンプ部１０２からの出力すなわちディジタルアンプ部１０４の入力はシャントされ、アナログアンプ部１０２によるノイズの増幅の影響が後段のディジタルアンプ部１０４及び後段部１０６へ伝わらなくなる。すなわち、アナログアンプ部１０２のゲインの影響を小さくすることができる。
【００３４】
ディジタルアンプ１００の状態が安定する期間の後、ソフトミュート処理によりＮチャネルの電界効果トランジスタＱ１１をオフさせて、アナログアンプ部１０２の出力のシャントを解放する。過変調防止回路１０８の電圧Ｖ０が通常動作時の値となり、ディジタルアンプ部１０４においてＰＷＭ変調が過変調とならない程度にアナログアンプ部１０２の出力がクランプされる状態となる。
【００３５】
これのような処理を行うことにより、ディジタルアンプ１００の起動時においてスピーカから出力されるポップノイズを低減することができる。
【００３６】
また、ディジタルアンプ１００の停止時には、ミュート信号をローレベルにしたとき、ソフトミュート処理により所定の時定数をもってミュートされる前に、過変調防止回路１０８において、Ｎチャネルの電界効果トランジスタＱ１１をオンさせて、アナログアンプ部１０２の出力をシャントする。
【００３７】
この状態において、所定の期間後ミュート信号が立ち下がり、アナログアンプ部１０２への入力が停止される。このとき、アナログアンプ部１０２に停止に伴うノイズが入ったとしても、アナログアンプ部１０２からの出力はシャントされているので、アナログアンプ部１０２によるノイズの増幅の影響が後段のディジタルアンプ部１０４及び後段部１０６へ伝わらなくなる。すなわち、アナログアンプ部１０２のゲインの影響を小さくすることができる。
【００３８】
その後、スタンバイ信号を立ち下げて、ディジタルアンプ１００への電源の供給を停止させる。これにより、アナログアンプ部１０２、ディジタルアンプ部１０４、後段部１０６及び過変調防止回路１０８への電源の供給が止められる。
【００３９】
これのような処理を行うことにより、ディジタルアンプ１００の停止時においてスピーカから出力されるポップノイズを低減することができる。
【００４０】
例えば、抵抗Ｒｅｘｔ（又はＲｅｘｔ２）を０として、電圧Ｖ０が０となるようにすることによってアナログアンプ部１０２のゲインＡＧをほぼ０とすることができる。これにより、図７及び図８に示すように、起動時及び停止時にはディジタルアンプ１００全体のゲインをディジタルアンプ部１０４のゲインＤＧと後段部１０６のゲインＢＧを合わせたゲインＯＧにまで低下させることができる。これによって、起動時及び停止時におけるポップノイズを低減することができる。
【００４１】
また、本実施の形態におけるディジタルアンプ１００はパワーリミッタとして使用することもできる。すなわち、外付け抵抗Ｒｅｘｔ又はＲｅｘｔ１，Ｒｅｘｔ２の値を調整することにより、ディジタルアンプ部１０４に入力される信号の最大振幅値を調整することができ、これによりディジタルアンプ１００の出力を所望の値に調整することができる。
【００４２】
従来はディジタルアンプ１００の出力電圧を変化させたい場合、負荷抵抗（ＲＬ）や電源電圧（ＰＶＤ）の変更により対応していたが、部品選定や電源回路の再検討に掛かる時間が長くなってしまう等の問題があった。本実施の形態におけるディジタルアンプ１００を適用することによって、１つのＩＣで出力電力を数Ｗ〜数十Ｗまで調整することができる。例えば、小型から大型の薄型テレビジョン等において共通の回路を用いることができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態におけるディジタルアンプの構成を示す図である。
【図２】本発明の実施の形態における過変調防止回路の構成を示す図である。
【図３】本発明の実施の形態における過変調防止回路の機能を説明する図である。
【図４】本発明の実施の形態におけるＰＷＭ信号の出力例を示す図である。
【図５】本発明の実施の形態における過変調防止回路の回路例を示す図である。
【図６】本発明の実施の形態における過変調防止回路の構成を示す図である。
【図７】本発明の実施の形態におけるディジタルアンプの起動時の処理を示す図である。
【図８】本発明の実施の形態におけるディジタルアンプの停止時の処理を示す図である。
【図９】従来のディジタルアンプの構成を示す図である。
【図１０】従来のディジタルアンプの起動時の処理を示す図である。
【図１１】従来のディジタルアンプの停止時の処理を示す図である。
【符号の説明】
【００４４】
１０，１２，１４  オペアンプ、２０，２２  オペアンプ、２４，２６  制御部、３０，３２  インダクタ、３４，３６，３８  コンデンサ、４０  電流源、４２，４４  レベルシフト回路、４６  クランプ回路、１００  ディジタルアンプ、１０２  アナログアンプ部、１０４  ディジタルアンプ部、１０６  後段部、１０８  過変調防止回路、１１０  スピーカ、２００  ディジタルアンプ、２０２  アナログアンプ部、２０４  ディジタルアンプ部、２０６  後段部。
【図１】
2010154209.tif 000003
【図２】
2010154209.tif 000004
【図３】
2010154209.tif 000005
【図４】
2010154209.tif 000006
【図５】
2010154209.tif 000007
【図６】
2010154209.tif 000008
【図７】
2010154209.tif 000009
【図８】
2010154209.tif 000010
【図９】
2010154209.tif 000011
【図１０】
2010154209.tif 000012
【図１１】
2010154209.tif 000013