(57)【要約】【課題】複雑な回路を要することなく、モータの回転速度を制限するためのデューティ制御を行う。【解決手段】単相ブラシレスモータの回転体の回転信号に基づいて、回転体の半周期毎に立上り及び立下りが反転するＦＧ信号を生成して、Ｎビットカウンタ４４、（Ｎ−１）ビットカウンタ４６、（Ｎ−２）ビットカウンタ４８、及び（Ｎ−３）ビットカウンタ５０に入力する。各カウンタは、ビット数毎にカウント値のリセット及びカウントの再開を繰り返し、ＦＧ信号の立上り及び立下りでカウント値がリセットされると共に、カウントしている間リセット毎に立上り及び立下りが反転するパルス信号を出力する。生成回路５２では、各カウンタから出力されたパルス信号の中から選択した少なくとも２つのパルス信号の排他的論理和をとって単相ブラシレスモータの回転駆動を制御する制御信号のデューティ比を決定するデューティ制御信号ＤＴＣを生成する。【選択図】図３
2010226777.tif 000002
【特許請求の範囲】
【請求項１】
単相ブラシレスモータの回転体の１回転に対して１周期となる回転信号を出力する回転信号出力回路と、
前記回転信号出力回路から出力された回転信号に基づいて、前記回転体の半周期毎に立上り及び立下りが反転する半周期信号を生成して出力する半周期信号生成回路と、
各々カウントするビット数が異なり、かつビット数毎にカウント値のリセット及びカウントの再開を繰り返し、前記半周期信号の立上り及び立下りでカウント値がリセットされると共に、カウントしている間リセット毎に立上り及び立下りが反転するパルス信号を出力する複数のカウンタと、
前記複数のカウンタの各々から出力されたパルス信号の中から選択した少なくとも２つのパルス信号に基づいて、前記単相ブラシレスモータの回転駆動を制御する制御信号のデューティ比を決定するデューティ制御信号を生成するデューティ制御信号生成回路と、
を含むブラシレスモータ駆動装置。
【請求項２】
前記複数のカウンタの各々は、ビット数が１ビットずつ異なる請求項１記載のブラシレスモータ駆動装置。
【請求項３】
前記デューティ制御信号生成回路は、前記選択したパルス信号の排他的論理和をとってデューティ制御信号を生成する請求項１または請求項２記載のブラシレスモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブラシレスモータ駆動装置に係り、特に、回転速度を制限するためにブラシレスモータの回転駆動を制御する制御信号のデューティ比を制御することができるブラシレスモータ駆動装置に関する。
【背景技術】
【０００２】
従来、モータの回転速度を制限して騒音を低減するために、コイルに流すパルス電流のデューティ比を制御することが行われている。
【０００３】
例えば、第１のカウンタでクロック信号を計数してロータの回転周期を計時し、該第１のカウンタの計数値をそれぞれ異なる周波数のクロックで計数する第２のカウンタ及び第３のカウンタのうち、周波数が高い方のクロックで計数動作するカウンタの出力でデューティ制御パルスの立上りを決定し、周波数が低い方のクロックで計数動作するカウンタの出力でデューティ制御パルスの立ち下がりを決定するようにし、デューティを変化させる２相ブラシレスモータの駆動装置が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３１５３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１記載の技術では、カウンタ毎にクロック周波数を異ならせる必要があり、複数の発振器を設けるか、または１つの基準周波数発振回路及び多段の分周回路を設けて集積回路内でクロック周波数の管理を行う必要がある。また、複数の異なるクロック周波数が混在することにより、例えば、それぞれの周波数同士でビートが発生したり、高周波信号が低周波信号ラインにクロストークしたりなど、干渉による誤動作を誘発することが考えられるため、これらの問題を配慮した集積回路のレイアウト設計が必要である。このように、複数の周波数を生成するため及び誤動作防止のために、集積回路の面積が大きくなり、消費電力も増大する、という問題がある。
【０００６】
本発明は上記問題を解決するためになされたものであり、複雑な回路を要することなく、モータの回転速度を制限するためのデューティ制御を行うことができるブラシレスモータ駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明のブラシレスモータ駆動装置は、単相ブラシレスモータの回転体の１回転に対して１周期となる回転信号を出力する回転信号出力回路と、前記回転信号出力回路から出力された回転信号に基づいて、前記回転体の半周期毎に立上り及び立下りが反転する半周期信号を生成して出力する半周期信号生成回路と、各々カウントするビット数が異なり、かつビット数毎にカウント値のリセット及びカウントの再開を繰り返し、前記半周期信号の立上り及び立下りでカウント値がリセットされると共に、カウントしている間リセット毎に立上り及び立下りが反転するパルス信号を出力する複数のカウンタと、前記複数のカウンタの各々から出力されたパルス信号の中から選択した少なくとも２つのパルス信号に基づいて、前記ブラシレスモータの回転駆動を制御する制御信号のデューティ比を決定するデューティ制御信号を生成するデューティ制御信号生成回路と、を含んで構成されている。
【０００８】
本発明のブラシレスモータ駆動装置によれば、回転信号出力回路が、単相ブラシレスモータの回転体の１回転に対して１周期となる回転信号を出力し、半周期信号生成回路が、回転信号出力回路から出力された回転信号に基づいて、回転体の半周期毎に立上り及び立下りが反転する半周期信号を生成して出力する。
【０００９】
また、本発明のブラシレスモータ駆動装置には、各々カウントするビット数が異なり、かつビット数毎にカウント値のリセット及びカウントの再開を繰り返し、半周期信号の立上り及び立下りでカウント値がリセットされる複数のカウンタが設けられている。複数のカウンタは、各々カウントしている間リセット毎に立上り及び立下りが反転するパルス信号を出力する。このように、ビット数の異なる複数のカウンタが、各々ビット数毎にカウンタ値をリセットしてカウントを再開することを繰り返し、リセット毎に立上り及び立下りが反転するパルス信号を出力するため、同一周波数のクロック信号に基づいてカウントを行っても、様々なパルス幅のパルス信号が出力されることになる。
【００１０】
そして、デューティ制御信号生成回路が、複数のカウンタの各々から出力されたパルス信号の中から選択した少なくとも２つのパルス信号に基づいて、単相ブラシレスモータの回転駆動を制御する制御信号のデューティ比を決定するデューティ制御信号を生成する。
【００１１】
このように、ビット数の異なる複数のカウンタの各々から出力されたパルス信号から選択した少なくとも２つのパルス信号に基づいてデューティ制御信号が生成されるため、複雑な回路を要することなく、モータの回転速度を制限するためのデューティ制御を行うことができる。
【００１２】
また、本発明のブラシレスモータ駆動装置の前記複数のカウンタの各々は、ビット数が１ビットずつ異なるようにすることができる。ビット数が１ビット異なる毎に、カウンタ値がリセットされるタイミングが１／２となり、パルス信号のパルス幅が１／２となるため、デューティ制御信号を生成するために選択するパルス信号を容易に選択することができる。
【００１３】
また、本発明のブラシレスモータ駆動装置の前記デューティ制御信号生成回路は、前記選択したパルス信号の排他的論理和をとってデューティ制御信号を生成するようにすることができる。
【発明の効果】
【００１４】
以上説明したように、本発明によれば、ビット数の異なる複数のカウンタの出力を用いてデューティ制御信号を生成することにより、複雑な回路を要することなく、モータの回転速度を制限するためのデューティ制御を行うことができる、という効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】本実施の形態に係るブラシレスモータ駆動装置の概略図である。
【図２】コイルへの電圧印加、並びに電流方向を決定するためのスイッチング素子の基本回路となるＨブリッジ回路の概略図である。
【図３】本実施の形態に係るブラシレスモータ駆動装置における制御回路の概略図である。
【図４】ブラシレスモータ駆動装置の動作時のタイミングチャートである。
【図５】ブラシレスモータ駆動装置のデューティ制御に関するタイミングチャートである。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本発明のブラシレスモータ駆動装置の実施の形態を詳細に説明する。
【００１７】
図１に、本実施の形態に係るブラシレスモータ駆動装置１０の概略構成を示す。
【００１８】
ブラシレスモータ駆動装置１０は、電圧Ｖｃｃの起電力を持つ電源部１２を備えており、電源部１２のマイナス端はアース接地され、プラス端は集積回路１４のブラシレスモータ駆動用電圧入力端子１４Ａに接続されている。また、集積回路１４には、アース接地端子１４Ｂが設けられ、ブラシレスモータ駆動用電圧入力端子１４Ａと対になっている。
【００１９】
また、集積回路１４の内部のブラシレスモータ駆動用電圧入力端子１４Ａとアース接地端子１４Ｂとの間には、駆動用電圧生成回路の一部を構成するＨブリッジ回路１６が構成されている。
【００２０】
Ｈブリッジ回路１６は、４個のＮＭＯＳトランジスタ１８Ａ、１８Ｂ、１８Ｃ、１８Ｄが、所謂トーテムポール構成で配線されている。トーテムポール構成とすることで、必要に応じて４個のＮＭＯＳトランジスタ１８Ａ、１８Ｂ、１８Ｃ、１８Ｄを１セットとして複数段重ねることで、パワー段を設定することができる。
【００２１】
Ｈブリッジ回路１６では、ブラシレスモータ駆動用電圧入力端子１４ＡがＮＭＯＳトランジスタ１８Ａ、１８Ｃのドレインに接続され、ＮＭＯＳトランジスタ１８Ｂ、１８Ｄのソースがアース接地端子１４Ｂに接続されている。また、ＮＭＯＳトランジスタ１８Ａのソースと、ＮＭＯＳトランジスタ１８Ｂのドレインが接続され、ＮＭＯＳトランジスタ１８Ｃのソースと、ＮＭＯＳトランジスタ１８Ｄのドレインが接続されている。さらに、ＮＭＯＳトランジスタ１８ＡのソースとＮＭＯＳトランジスタ１８Ｂのドレインとの間と、ＮＭＯＳトランジスタ１８ＣのソースとＮＭＯＳトランジスタ１８Ｄのドレインとの間に、ブラシレスモータのコイル２０が接続されている。
【００２２】
なお、ブラシレスモータ駆動用電圧入力端子１４Ａとコイル２０の一端との間、及びアース接地端子１４Ｂとコイル２０の他端との間には、それぞれコンデンサ２２、２３が接続されている。
【００２３】
図２は、ＮＭＯＳトランジスタ１８Ａ、１８Ｂ、１８Ｃ、１８Ｄをスイッチング素子ＯＵＴ１Ｐ、ＯＵＴ１Ｎ、ＯＵＴ２Ｐ、ＯＵＴ２Ｎとして簡略化し、Ｈ型に組んだ場合の回路図である。この図２において、ＮＭＯＳトランジスタ１８Ａ、１８Ｄ、すなわちＯＵＴ１Ｐ、ＯＵＴ２Ｎがオンすると、コイル２０には、図２の左から右に電流ｉ１が流れる。一方、ＮＭＯＳトランジスタ１８Ｃ、１８Ｂ、すなわちＯＵＴ２Ｐ、ＯＵＴ１Ｎがオンすると、コイル２０には、図２の右から左に電流ｉ２が流れる。
【００２４】
図１に示すように、上記のように構成されたＨブリッジ回路１６は、ＮＭＯＳトランジスタ１８Ａ、１８Ｂ、１８Ｃ、１８Ｄのそれぞれのゲートが、プリドライブ２４Ａ、２４Ｂ、２４Ｃ、２４Ｄの出力端２６Ａ、２６Ｂ、２６Ｃ、２６Ｄに接続され、このプリドライブ２４Ａ、２４Ｂ、２４Ｃ、２４Ｄからの信号により、それぞれドレイン−ソース間が導通する。
【００２５】
プリドライブ２４Ａ、２４Ｂ、２４Ｃ、２４Ｄは、制御回路２８からの信号に応じて、ＮＭＯＳトランジスタ１８Ａ、１８Ｂ、１８Ｃ、１８Ｄのオン・オフを制御する。
【００２６】
制御回路２８は、ブラシレスモータのロータの１回転に対して１周期となる回転信号を出力する回転信号出力回路３０と接続されており、回転信号出力回路３０から出力された回転信号からＦＧ信号を生成すると共に、プリドライブ２４Ａ、２４Ｂ、２４Ｃ、２４Ｄに送出するオン・オフ信号を生成する。
【００２７】
図３に、制御回路２８の概略構成を示す。制御回路２８は、制御ロジック回路４０とデューティ制御回路４２とで構成されている。
【００２８】
制御ロジック回路４０は、回転信号に基づいて、回転信号のゼロクロス信号で反転することでロータの回転の半周期を示す矩形波のＦＧ信号を生成して、デューティ制御回路４２へ出力する。また、所望のデューティ比を得るために、後述する各カウンタからのパルス信号を選択するための切替信号をデューティ制御回路４２へ出力する。
【００２９】
デューティ制御回路４２は、ＦＧ信号に基づいて、ロータの回転の半周期を同一のクロック信号ＣＬＫ０に同期してカウントするＮビットカウンタ４４、（Ｎ−１）ビットカウンタ４６、（Ｎ−２）ビットカウンタ４８、及び（Ｎ−３）ビットカウンタ５０を備えている。各カウンタは、ＦＧ信号が入力されている期間カウントを行い、各々のビット数分カウントする毎にカウント値をリセットしてカウントを再開する。また、ＦＧ信号の立上り及び立下りが反転したタイミングでもカウント値をリセットしてカウントを再開する。そして、カウントしている間リセット毎に立上り及び立下りが反転するパルス信号を出力する。また、ＦＧ信号の立上り及び立下りが反転したタイミングでは、パルス信号を立ち下げる。
【００３０】
また、デューティ制御回路４２は、（Ｎ−１）ビットカウンタ４６、（Ｎ−２）ビットカウンタ４８、及び（Ｎ−３）ビットカウンタ５０からのパルス信号が入力される生成回路５２を備えている。生成回路５２は、制御ロジック回路４０から入力された切替信号に基づいて、（Ｎ−１）ビットカウンタ４６及び（Ｎ−２）ビットカウンタ４８の各々から出力されたパルス信号、または（Ｎ−２）ビットカウンタ４８及び（Ｎ−３）ビットカウンタ５０の各々から出力されたパルス信号を選択して、選択したパルス信号の排他的論理和をとることによりデューティ制御信号ＤＴＣを生成し、生成したデューティ制御信号ＤＴＣを制御ロジック回路４０へ出力する。
【００３１】
次に、本実施の形態の作用を説明する。
【００３２】
まず、本実施の形態に係るブラシレスモータ駆動装置１０の動作について説明する。
【００３３】
図４に示すように、最上段のグラフＡは、ブラシレスモータ駆動時（ランニング時）の逆起電圧を検出した出力信号である。この出力信号が回転信号に相当する。
【００３４】
図４の上から２段目のグラフＢは、グラフＡに基づいて生成したＦＧ信号であり、おおよそ逆起電圧の出力信号（グラフＡ）のゼロクロス信号で反転する信号となっている。
【００３５】
図４の上から３段目から６段目のグラフＣ１、Ｃ２、Ｃ３、Ｃ４は、Ｈブリッジ回路１６のＮＭＯＳトランジスタ１８Ａ、１８Ｂ、１８Ｃ、１８Ｄのそれぞれのゲートへ入力する信号であり（ドレイン−ソース間の導通）、ＮＭＯＳトランジスタ１８Ａ、１８Ｂ、１８Ｃ、１８Ｄの駆動信号である。
【００３６】
記号Ｐは、図２に示すハイサイド側のドライブ状態を示し、記号Ｎは、図２に示すローサイド側のドライブ状態を示す。数字の「１」は、図２に示すＨブリッジ回路１６のハーフブリッジの左側を示し、数字の「２」はハーフブリッジの右側を示す。従って、ＮＭＯＳトランジスタ１８Ａ、１８Ｂ、１８Ｃ、１８Ｄをこの記号で示すと、以下のようになる（図１と図２との対応）。
【００３７】
（１）ＮＭＯＳトランジスタ１８Ａ→ＯＵＴ１Ｐ
（２）ＮＭＯＳトランジスタ１８Ｂ→ＯＵＴ１Ｎ
（３）ＮＭＯＳトランジスタ１８Ｃ→ＯＵＴ２Ｐ
（４）ＮＭＯＳトランジスタ１８Ｄ→ＯＵＴ２Ｎ
【００３８】
図４に示すように、最初の期間は、ＯＵＴ１ＰとＯＵＴ２Ｎがオンで通電され、次に、ＯＵＴ２ＰとＯＵＴ１Ｎがオンで通電され、図４の最下段のグラフＤに示すように、コイル２０に交互に逆の電流（ｉ１→ｉ２→ｉ１→ｉ２→・・・）が流れ、この結果、ブラシレスモータは回転駆動する。なお、グラフＤに示すように、逆起電圧のゼロクロス近傍では、後述するデューティ制御により、電流が流れない時間が存在する。
【００３９】
次に、本実施の形態のブラシレスモータ駆動装置１０におけるデューティ制御に関する動作について説明する。
【００４０】
図５に示すように、最上段のグラフＡは、ブラシレスモータ駆動時（ランニング時）の逆起電圧及びモータ端子間に加わる電圧を検出した出力信号である。この出力信号が回転信号に相当する。
【００４１】
図５の上から２段目のグラフＢは、グラフＡに基づいて生成したＦＧ信号であり、おおよそ逆起電圧及びモータ端子間に加わる電圧の出力信号（グラフＡ）のゼロクロス信号で反転する信号となっている。
【００４２】
図５の上から３段目から６段目のグラフＣ１、Ｃ２、Ｃ３、Ｃ４は、各カウンタから出力されたパルス信号である。Ｃ１がＮビットカウンタ４４の出力、Ｃ２が（Ｎ−１）ビットカウンタ４６の出力、Ｃ３が（Ｎ−２）ビットカウンタ４８の出力、及びＣ４が（Ｎ−３）ビットカウンタ５０の出力に対応している。
【００４３】
図５の上から７段目のグラフＤは、グラフＣ３及びＣ４に基づいて生成されたデューティ制御信号ＤＴＣである。
【００４４】
図５の上から８段目のグラフＥ１は、Ｈブリッジ回路１６のハーフブリッジ１のハイ側の駆動信号、グラフＥ２は、ロー側の駆動信号である。
【００４５】
回転信号出力回路３０で、逆起電圧及びモータ端子間に加わる電圧（図５のグラフＡ）を検出し、制御ロジック回路４０で、この逆起電圧及びモータ端子間に加わる電圧の出力信号に基づいて、正の半周期ではオンとなり、出力信号の略ゼロクロス信号に対応して反転して、負の半周期でオフとなる矩形波のＦＧ信号が生成され、Ｎビットカウンタ４４、（Ｎ−１）ビットカウンタ４６、（Ｎ−２）ビットカウンタ４８、（Ｎ−３）ビットカウンタ５０、及び生成回路５２に出力される。
【００４６】
一方、所望のデューティ比を得るための切替信号が制御ロジック回路４０から生成回路５２へ入力される。ここでは、７５％のデューティ比を得るための切替信号を入力するものとする。
【００４７】
各カウンタには、同一周波数のクロック信号ＣＬＫ０が入力されており、このクロック信号ＣＬＫ０に同期して、ＦＧ信号が入力されている期間カウントを行い、カウントを行っている期間パルス信号を出力する。（Ｎ−１）ビットカウンタ４６は、Ｎビットカウンタ４４でカウントされるカウント数の１／２をカウントした時点で（Ｎ−１）ビット数分のカウントが終了するため、カウント値をリセットすると共に、パルス信号を反転させてカウントを再開する。また、（Ｎ−２）ビットカウンタ４８は、Ｎビットカウンタ４４でカウントされるカウント数の１／４をカウントした時点で（Ｎ−２）ビット数分のカウントが終了するため、カウント値をリセットすると共に、パルス信号を反転させてカウントを再開する。Ｎビットカウンタ４４でカウントされるカウント数の１／２及び３／４をカウントした時点でも同様に、カウント値のリセット、パルス信号の反転、及びカウントの再開を行う。
【００４８】
また、（Ｎ−３）ビットカウンタ５０は、Ｎビットカウンタ４４でカウントされるカウント数の１／８をカウントした時点で（Ｎ−３）ビット数分のカウントが終了するため、カウント値をリセットすると共に、パルス信号を反転させてカウントを再開する。Ｎビットカウンタ４４でカウントされるカウント数の１／４、３／８、１／２、５／８、３／４、及び７／８をカウントした時点でも同様に、カウント値のリセット、パルス信号の反転、及びカウントの再開を行う。
【００４９】
そして、ＦＧ信号が反転するタイミングで、全てのカウンタは、カウント値をリセットし、パルス信号を立ち下げる。
【００５０】
各カウンタから出力されたパルス信号は生成回路５２へ入力され、デューティ比７５％を得るための切替信号に基づいて、生成回路５２において、（Ｎ−２）ビットカウンタ４８、及び（Ｎ−３）ビットカウンタ５０から出力されたパルス信号が選択され、選択された２つのパルス信号の排他的論理和をとって、図５のグラフＤに示すようなデューティ制御信号ＤＴＣを生成して制御ロジック回路４０へ出力する。
【００５１】
制御ロジック回路４０では、ＯＵＴ１Ｐ及びＯＵＴ１Ｎのオン・オフの制御ロジック、並びにデューティ制御信号ＤＴＣに基づいて、図５のグラフＥ１及びＥ２に示すようなＯＵＴ１Ｐ及びＯＵＴ１Ｎの駆動信号を生成して各プリドライブへ出力する。
【００５２】
以上説明したように、本実施の形態のブラシレスモータ駆動装置によれば、各々ビット数の異なる複数のカウンタが出力するパルス信号を用いてデューティ制御信号を生成することにより、各カウンタに入力するクロック信号を同一周波数とすることができるため、複雑な回路を要することなく、モータの回転速度を制限するためのデューティ制御を行うことができる。また、カウンタの段を重ねる毎に、カウンタのビット数を１ビットずつ少なくすることで、カウンタ回路のビット数を大幅に削減でき、小面積の回路で従来と同様の効果が得られる。
【００５３】
なお、本実施の形態では、単相全波ブラシレスモータの駆動装置の場合を例に説明したが、単相ドライブ用双方向通電タイプのＨブリッジドライバ出力制御回路を、単方向通電タイプのドライバ出力制御回路に置き換えれば、本発明を２相半波ブラシレスモータの駆動装置にも適用することができる。
【００５４】
また、本実施の形態では、回転信号として逆起電圧の検出信号を用いる場合について説明したが、ホール素子により検出した回転信号を用いてもよい。
【符号の説明】
【００５５】
１０   ブラシレスモータ駆動装置
１２   電源部
１６   Ｈブリッジ回路
２０   コイル
２８   制御回路
３０   回転信号出力回路
４０   制御ロジック回路
４２   デューティ制御回路
４４   Ｎビットカウンタ
４６   （Ｎ−１）ビットカウンタ
４８   （Ｎ−２）ビットカウンタ
５０   （Ｎ−３）ビットカウンタ
５２   生成回路
【図１】
2010226777.tif 000003
【図２】
2010226777.tif 000004
【図３】
2010226777.tif 000005
【図４】
2010226777.tif 000006
【図５】
2010226777.tif 000007