(57)【要約】【課題】固定パターンノイズを低減しつつ装置規模の大型化を抑制する。【解決手段】センシング装置１０は、複数の検出回路Ｐと、駆動回路２０と、複数の保持部３０と、複数の増幅部Ｕと、制御部５０と、ラインメモリ４６と、差分回路４８と、を備える。各単位期間Ｔ内の第１読出期間Ｔeにおいて、各増幅部Ｕで生成された第１信号がラインメモリ４６に供給され、各単位期間Ｔ内の第２読出期間Ｔfにおいて、各増幅部Ｕで生成された第２信号と、ラインメモリ４６から読み出された第１信号との差分が算出される。【選択図】      図１
2010250564.tif 000002
【特許請求の範囲】
【請求項１】
複数の制御線と複数の信号線との交差に対応して配置されるとともに、各々が、検出素子の状態に応じた検出信号を生成する複数の検出回路と、
複数の制御線の各々に対して、当該制御線に対応する前記検出回路を駆動するための駆動信号を順次出力する駆動回路と、
前記複数の信号線と１対１に対応して設けられるとともに、前記駆動信号が出力された前記制御線に対応する前記検出回路で生成された前記検出信号を保持する複数の保持部と、
前記複数の保持部と１対１に対応して設けられ、対応する前記保持部にて保持された前記検出信号を増幅して第１信号を出力する複数の増幅部と、
前記複数の増幅部の各々について、当該増幅部の特性に応じた第２信号を読み出すことが可能な状態になるように制御して、前記第２信号を出力させる制御部と、
前記複数の増幅部の数だけの前記第１信号を記憶するメモリと、
前記第２信号と、前記メモリから読み出した前記第１信号との差分を算出する差分回路と、を備える、
センシング装置。
【請求項２】
前記増幅部は、電流増幅トランジスタを含むソースフォロアアンプで構成され、
前記制御部は、前記電流増幅トランジスタの閾値電圧が前記第２信号に反映されるように前記増幅部を制御する、
請求項１のセンシング装置。
【請求項３】
前記各増幅部は、
第１電位が供給される第１電源線と、第２電位が供給される第２電源線との間に配置される定電流源と、
前記定電流源と前記第２電源線との間に配置される前記電流増幅トランジスタと、
前記電流増幅トランジスタのゲートとドレインとの間に配置される第１スイッチング素子と、を備え、
前記各増幅部における前記定電流源と前記電流増幅トランジスタとの間の出力端子と、出力線との間には、前記複数の増幅部と１対１に対応する複数の第２スイッチング素子が配置され、
前記制御部は、
前記第１信号を読み出す第１読出期間において、前記各増幅部の前記第１スイッチング素子を全てオフ状態にするとともに、前記各第２スイッチング素子を順次オン状態にし、
前記第１読出期間の後の期間であって、前記第２信号を読み出す第２読出期間において、前記各増幅部の前記第１スイッチング素子を全てオン状態にするとともに、前記各第２スイッチング素子を順次オン状態にする、
請求項２のセンシング装置。
【請求項４】
前記各増幅部は、
第１電位が供給される第１電源線と、第２電位が供給される第２電源線との間に配置される定電流源と、
前記定電流源と前記第２電源線との間に配置される前記電流増幅トランジスタと、
第３電位が供給される第３電源線と、前記電流増幅トランジスタのゲートとの間に配置される第１スイッチング素子と、を備え、
前記各増幅部における前記定電流源と前記電流増幅トランジスタとの間の出力端子と、出力線との間には、前記複数の増幅部と１対１に対応する複数の第２スイッチング素子が配置され、
前記制御部は、
前記第１信号を読み出す第１読出期間において、前記各増幅部の前記第１スイッチング素子を全てオフ状態にするとともに、前記各第２スイッチング素子を順次オン状態にし、
前記第１読出期間の後の期間であって、前記第２信号を読み出す第２読出期間において、前記各増幅部の前記第１スイッチング素子を全てオン状態にするとともに、前記各第２スイッチング素子を順次オン状態にする、
請求項２のセンシング装置。
【請求項５】
複数の制御線と複数の信号線との交差に対応して配置されるとともに、各々が、検出素子の状態に応じた検出信号を生成する複数の検出回路と、
複数の制御線の各々に対して、当該制御線に対応する前記検出回路を駆動するための駆動信号を順次出力する駆動回路と、
前記複数の信号線と１対１に対応して設けられるとともに、前記駆動信号が出力された前記制御線に対応する前記検出回路で生成された前記検出信号を保持する複数の保持部と、
前記複数の保持部と１対１に対応して設けられ、対応する前記保持部にて保持された前記検出信号を増幅して第１信号を出力する複数の増幅部と、
前記複数の増幅部の各々について、当該増幅部の特性に応じた第２信号を読み出すことが可能な状態になるように制御して、前記第２信号を出力させる制御部と、
前記複数の増幅部の数だけの前記第２信号を記憶するメモリと、
前記第１信号と、前記メモリから読み出した前記第２信号との差分を算出する差分回路と、を備える、
センシング装置。
【請求項６】
前記増幅部は、電流増幅トランジスタを含むソースフォロアアンプで構成され、
前記制御部は、前記電流増幅トランジスタの閾値電圧が前記第２信号に反映されるように前記増幅部を制御する、
請求項５のセンシング装置。
【請求項７】
前記各増幅部は、
第１電位が供給される第１電源線と、第２電位が供給される第２電源線との間に配置される定電流源と、
前記定電流源と前記第２電源線との間に配置される前記電流増幅トランジスタと、
前記電流増幅トランジスタのゲートとドレインとの間に配置される第１スイッチング素子と、を備え、
前記各増幅部における前記定電流源と前記電流増幅トランジスタとの間の出力端子と、出力線との間には、前記複数の増幅部と１対１に対応する複数の第２スイッチング素子が配置され、
前記制御部は、
前記第２信号を読み出す第２読出期間において、前記各増幅部の前記第１スイッチング素子を全てオン状態にするとともに、前記各第２スイッチング素子を順次オン状態にし、
前記第２読出期間の後の期間であって前記第１信号を読み出す第１読出期間において、前記各増幅部の前記第１スイッチング素子を全てオフ状態にするとともに、前記各第２スイッチング素子を順次オン状態にする、
請求項５または請求項６のセンシング装置。
【請求項８】
前記各増幅部は、
第１電位が供給される第１電源線と、第２電位が供給される第２電源線との間に配置される定電流源と、
前記定電流源と前記第２電源線との間に配置される前記電流増幅トランジスタと、
第３電位が供給される第３電源線と、前記電流増幅トランジスタのゲートとの間に配置される第１スイッチング素子と、を備え、
前記各増幅部における前記定電流源と前記電流増幅トランジスタとの間の出力端子と、出力線との間には、前記複数の増幅部と１対１に対応する複数の第２スイッチング素子が配置され、
前記制御部は、
前記第２信号を読み出す第２読出期間において、前記各増幅部の前記第１スイッチング素子を全てオン状態にするとともに、前記各第２スイッチング素子を順次オン状態にし、
前記第２読出期間の後の期間であって前記第１信号を読み出す第１読出期間において、前記各増幅部の前記第１スイッチング素子を全てオフ状態にするとともに、前記各第２スイッチング素子を順次オン状態にする、
請求項５または請求項６のセンシング装置。
【請求項９】
請求項１から請求項８の何れかに記載のセンシング装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出素子の状態に応じた信号を出力するセンシング装置および電子機器に関する。
【背景技術】
【０００２】
従来、指やペンなどの物体が画面に接近したことを検出する機能を有する表示装置が知られている。例えば特許文献１に開示された表示装置は、表示画面内に内蔵された複数の光センサの各々の受光量を示すデータをセンシング画像に変換し、任意の時刻におけるセンシング画像と、それよりも１フレームまたは２フレーム前のセンシング画像との差分データに基づいて、物体が画面に接近したか否かを検出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２４４４４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１の技術では、ＴＦＴ（Thin Film Transistor）を用いて光センサの制御を行っている。ＴＦＴはＣＭＯＳに比べて特性のバラツキが大きいため、ＴＦＴを利用した光センサにおいては、ＴＦＴの特性のバラツキに起因した固定パターンノイズを低減することが望まれる。特許文献１の技術によれば、２つのフレームにおけるセンシング画像の差分を取ることにより、固定パターンノイズを除去することが可能になるが、このためにはフレームメモリが必要となる。したがって、装置の規模が大型化してしまうという問題があった。
以上の事情に鑑みて、本発明は、固定パターンノイズを低減しつつ装置規模の大型化を抑制するという課題の解決を目的としている。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係るセンシング装置は、複数の制御線と複数の信号線との交差に対応して配置されるとともに、各々が、検出素子の状態に応じた検出信号を生成する複数の検出回路と、複数の制御線の各々に対して、当該制御線に対応する検出回路を駆動するための駆動信号を順次出力する駆動回路と、複数の信号線と１対１に対応して設けられるとともに、駆動信号が出力された制御線に対応する検出回路で生成された検出信号を保持する複数の保持部と、複数の保持部と１対１に対応して設けられ、対応する保持部にて保持された検出信号を増幅して第１信号を出力する複数の増幅部と、複数の増幅部の各々について、当該増幅部の特性に応じた第２信号を読み出すことが可能な状態になるように制御して、第２信号を出力させる制御部と、複数の増幅部の数だけの第１信号を記憶するメモリと、第２信号と、メモリから読み出した第１信号との差分を算出する差分回路と、を備える。
【０００６】
より具体的には、増幅部は、電流増幅トランジスタを含むソースフォロアアンプで構成され、制御部は、電流増幅トランジスタの閾値電圧が第２信号に反映されるように増幅部を制御する。そして、各増幅部は、第１電位が供給される第１電源線と、第２電位が供給される第２電源線との間に配置される定電流源と、定電流源と第２電源線との間に配置される電流増幅トランジスタと、電流増幅トランジスタのゲートとドレインとの間に配置される第１スイッチング素子と、を備え、各増幅部の定電流源と電流増幅トランジスタとの間の出力端子と、出力線との間には、複数の増幅部と１対１に対応する複数の第２スイッチング素子が配置され、制御部は、第１信号を読み出す第１読出期間において、各増幅部の第１スイッチング素子を全てオフ状態にするとともに、各第２スイッチング素子を順次オン状態にし、第１読出期間の後の期間であって、第２信号を読み出す第２読出期間において、各増幅部の第１スイッチング素子を全てオン状態にするとともに、各第２スイッチング素子を順次オン状態にする。
なお、第１電位が第２電位よりも高い場合は、電流増幅トランジスタをＰチャネル型で構成し、第１電位が第２電位よりも低い場合は、電流増幅トランジスタをＮチャネル型で構成することが好適である。
【０００７】
以上の態様によれば、１行分の第１信号と、各増幅部の電流増幅トランジスタの閾値電圧を反映させた第２信号との差分を取ることにより、各増幅部の電流増幅トランジスタの特性のバラツキを補償することができる。また、この態様においては、行単位で差分を取るため、メモリの容量は、１行分の第１信号を保持できる程度の容量で済む。すなわち、この態様によれば、各増幅部の電流増幅トランジスタの特性のバラツキに起因する固定パターンノイズを除去するとともに装置規模の大型化を抑制できるという利点がある。
【０００８】
また、本発明に係るセンシング装置の態様として、各増幅部は、第１電位が供給される第１電源線と、第２電位が供給される第２電源線との間に配置される定電流源と、定電流源と第２電源線との間に配置される電流増幅トランジスタと、第３電位が供給される第３電源線と、電流増幅トランジスタのゲートとの間に配置される第１スイッチング素子と、を備え、各増幅部の定電流源と電流増幅トランジスタとの間の出力端子と、出力線との間には、複数の増幅部と１対１に対応する複数の第２スイッチング素子が配置され、制御部は、第１信号を読み出す第１読出期間において、各増幅部の第１スイッチング素子を全てオフ状態にするとともに、各第２スイッチング素子を順次オン状態にし、第１読出期間の後の期間であって、第２信号を読み出す第２読出期間において、各増幅部の第１スイッチング素子を全てオン状態にするとともに、各第２スイッチング素子を順次オン状態にする。
【０００９】
この態様においては、第３電源線に供給される第３電位を所定の値に設定することにより、第２読出期間において読み出される第２信号に所定のオフセットを与えることができる。これにより、出力信号である差分を所望の値に設定することができる。
【００１０】
本発明に係るセンシング装置の他の態様として、複数の制御線と複数の信号線との交差に対応して配置されるとともに、各々が、検出素子の状態に応じた検出信号を生成する複数の検出回路と、複数の制御線の各々に対して、当該制御線に対応する検出回路を駆動するための駆動信号を順次出力する駆動回路と、複数の信号線と１対１に対応して設けられるとともに、駆動信号が出力された制御線に対応する検出回路で生成された検出信号を保持する複数の保持部と、複数の保持部と１対１に対応して設けられ、対応する保持部にて保持された検出信号を増幅して第１信号を出力する複数の増幅部と、複数の増幅部の各々について、当該増幅部の特性に応じた第２信号を読み出すことが可能な状態になるように制御して、第２信号を出力させる制御部と、複数の増幅部の数だけの第２信号を記憶するメモリと、第１信号と、メモリから読み出した第２信号との差分を算出する差分回路と、を備える。
【００１１】
より具体的には、増幅部は、電流増幅トランジスタを含むソースフォロアアンプで構成され、制御部は、電流増幅トランジスタの閾値電圧が第２信号に反映されるように増幅部を制御する。そして、各増幅部は、第１電位が供給される第１電源線と、第２電位が供給される第２電源線との間に配置される定電流源と、定電流源と第２電源線との間に配置される電流増幅トランジスタと、電流増幅トランジスタのゲートとドレインとの間に配置される第１スイッチング素子と、を備え、各増幅部の定電流源と電流増幅トランジスタとの間の出力端子と、出力線との間には、複数の増幅部と１対１に対応する複数の第２スイッチング素子が配置され、制御部は、第２信号を読み出す第２読出期間において、各増幅部の第１スイッチング素子を全てオン状態にするとともに、各第２スイッチング素子を順次オン状態にし、第２読出期間の後の期間であって第１信号を読み出す第１読出期間において、各増幅部の第１スイッチング素子を全てオフ状態にするとともに、各第２スイッチング素子を順次オン状態にする。
【００１２】
この態様においては、先ず、各増幅部の電流増幅トランジスタの閾値電圧に応じた第２信号を読み出してメモリに記憶させておき、その後、各行の第１信号と、メモリから読み出した第２信号との差分を算出する。この態様によれば、１行分の第１信号を読み出した後、第２信号を読み出すために、各増幅部の第１スイッチング素子を全てオン状態にするとともに、各第２スイッチング素子を順次オン状態にするように制御する必要は無く、メモリから第２信号を読み出すだけで済む。したがって、制御処理を簡素化できるとともに第２信号の読み出しを迅速に行うことが可能になるという利点がある。
【００１３】
また、各増幅部は、第１電位が供給される第１電源線と、第２電位が供給される第２電源線との間に配置される定電流源と、定電流源と第２電源線との間に配置される電流増幅トランジスタと、第３電位が供給される第３電源線と、電流増幅トランジスタのゲートとドレインとの間に配置される第１スイッチング素子と、を備え、各増幅部の定電流源と電流増幅トランジスタとの間の出力端子と、出力線との間には、複数の増幅部と１対１に対応する複数の第２スイッチング素子が配置され、制御部は、第２信号を読み出す第２読出期間において、各増幅部の第１スイッチング素子を全てオン状態にするとともに、各第２スイッチング素子を順次オン状態にし、第２読出期間の後の期間であって第１信号を読み出す第１読出期間において、各増幅部の第１スイッチング素子を全てオフ状態にするとともに、各第２スイッチング素子を順次オン状態にするという態様とすることもできる。この態様によれば、第３電源線に供給される第３電位を所定の値に設定することにより、出力信号である差分を所望の値に設定することができる。
【００１４】
さらに、本発明に係るセンシング回路は、各種の電子機器に利用することができる。この種の機器としては、指紋センサ、静脈センサ、タッチパネル、コンタクトイメージセンサなどがある。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係るセンシング装置の構成を示すブロック図である。
【図２】同実施形態に係る光検出回路の構成を示す図である。
【図３】同実施形態に係るセンシング装置の動作に利用される各信号の具体的な波形を示す図である。
【図４】リセット期間における光検出回路の動作を示す図である。
【図５】センシング期間における光検出回路の動作を示す図である。
【図６】読出期間における光検出回路の動作を示す図である。
【図７】本発明の第２実施形態に係るセンシング装置の構成を示すブロック図である。
【図８】本発明の第３実施形態に係るセンシング装置の動作に利用される各信号の具体的な波形を示す図である。
【図９】本発明の変形例に係る増幅部の構成を示す図である。
【図１０】本発明の変形例に係る増幅部の構成を示す図である。
【発明を実施するための形態】
【００１６】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係るセンシング装置１０の構成を示すブロック図である。図１に示すように、センシング装置１０は、複数の検出回路Ｐと、駆動回路２０と、複数の保持部３０と、出力部４０と、制御部５０とを備える。複数の検出回路Ｐは、検出領域１００に配列される。より具体的には以下のとおりである。検出領域１００には、Ｘ方向に延在するｍ本の制御線７０と、Ｘ方向に直交するＹ方向に延在するｎ本の信号線８０とが設けられる（ｍおよびｎは２以上の自然数）。各検出回路Ｐは、制御線７０と信号線８０との交差に対応する位置に配置される。したがって、これらの検出回路Ｐは縦ｍ行×横ｎ列のマトリクス状に配列する。
【００１７】
図１に示す駆動回路２０は、制御部５０から供給される信号ＶＳＹＮＣに基づいて、各検出回路Ｐを駆動するためのリセット信号ＲＥＳおよび選択信号ＳＥＬを各制御線７０に順次出力する。図２に示すように、制御線７０は、各々がＸ方向に延在するリセット線７２と選択線７４とからなる。第ｉ行（１≦ｉ≦ｍ）の制御線７０のリセット線７２にはリセット信号ＲＥＳ[ｉ]が供給され、第ｉ行の制御線７０の選択線７４には選択信号ＳＥＬ[ｉ]が供給されるという具合である。
【００１８】
図３は、センシング装置１０の動作に利用される各信号の具体的な波形を示す図である。図３に示すように、１垂直走査期間１Ｖ内の各単位期間Ｔ内において、リセット信号ＲＥＳ[１]〜ＲＥＳ[ｍ]および選択信号ＳＥＬ[１]〜ＳＥＬ[ｍ]は順次アクティブレベル（ハイレベル）に遷移する。
【００１９】
図３に示すように、各単位期間Ｔ内において駆動期間Ｔdが設定される。各駆動期間Ｔdは、リセット期間Ｔrとセンシング期間Ｔsと読出期間Ｔ0とからなる。第ｉ行の単位期間Ｔ内の駆動期間Ｔdのリセット期間Ｔrにおいて、リセット信号ＲＥＳ[ｉ]はハイレベルに設定される。リセット期間Ｔrの後のセンシング期間Ｔsにおいて、リセット信号ＲＥＳ[ｉ]および選択信号ＳＥＬ[ｉ]はローレベルに設定される。センシング期間Ｔsの後の読出期間Ｔoにおいて、選択信号ＳＥＬ[ｉ]はハイレベルに設定されるという具合である。他の行についても同様である。
【００２０】
図２は、検出回路Ｐの詳細な構成を示す回路図である。図２においては、第ｉ行に属するひとつの検出回路Ｐが示されている。検出回路Ｐは、Ｎチャネル型のリセットトランジスタ６１と、Ｎチャネル型の増幅トランジスタ６２と、Ｎチャネル型の選択トランジスタ６３と、受光量に応じた大きさの受光信号を出力する受光素子（例えばフォトダイオード）Ｑとを備える。受光素子Ｑの陰極は固定電位に接続されている。
【００２１】
図２に示すように、リセットトランジスタ６１は、電源電位ＶＥLが供給される電源線９０と増幅トランジスタ６２のゲートとの間に介在する。リセットトランジスタ６１のゲートはリセット線７２に接続される。増幅トランジスタ６２は、電源線９０と選択トランジスタ６３との間に介在する。増幅トランジスタ６２のゲートには受光素子Ｑの陽極が接続される。図２に示すように、選択トランジスタ６３は、増幅トランジスタ６２と信号線８０との間に介在する。選択トランジスタ６３のゲートは選択線７４に接続される。
【００２２】
次に、検出回路Ｐの動作について説明する。ここでは、図３〜図６を参照しながら、第１行目の検出回路Ｐの具体的な動作を説明する。図３に示すように、リセット期間Ｔrにおいては、リセット信号ＲＥＳ[１]はハイレベルに設定されるから、リセットトランジスタ６１はオン状態になる。これにより、図４に示すように、増幅トランジスタ６２のゲートの電位ＶＡは電源電位ＶＥＬに設定（リセット）される。
【００２３】
図３に示すように、センシング期間Ｔsにおいては、リセット信号ＲＥＳ[１]および選択信号ＳＥＬ[１]はローレベルに遷移するから、図５に示すように、リセットトランジスタ６１および選択トランジスタ６３はオフ状態に遷移する。このとき、増幅トランジスタ６２のゲートの電位ＶＡは、受光素子Ｑの光導電電流Iｐに応じた値に設定される。受光素子Ｑの光導電電流Iｐは、受光素子Ｑに対して入射される光量に応じて決まる。
【００２４】
図３に示すように、読出期間Ｔoにおいては、選択信号ＳＥＬ[１]がハイレベルに遷移するから、図６に示すように、選択トランジスタ６３がオン状態になる。このとき、増幅トランジスタ６２のゲートの電位ＶＡに応じた大きさの検出電流Ｉtが信号線８０を流れる。
【００２５】
センシング期間Ｔsにおいて指などの物体が検出領域１００に影を落としながら接近または接触すると、影になった領域に対応して設けられた受光素子Ｑの受光量が変化して受光素子Ｑの光導電電流Iｐが変化する。これに応じて増幅トランジスタ６２のゲートの電位ＶＡも変化する。そして、読出期間Ｔoにおいて、受光量に応じた検出電流Ｉｔが信号線８０に出力される。
【００２６】
再び図１に戻って説明を続ける。図１に示すように、本実施形態では、信号線８０毎に保持部３０が設けられている。複数（ｎ個）の保持部３０の各々は、対応する信号線８０に出力される検出信号（検出電流Ｉｔ）を保持するための手段である。各保持部３０は、容量素子Ｃ１およびＣ２と、当該保持部３０に対応する信号線８０と容量素子Ｃ１およびＣ２との間に介在するスイッチＫとを含む。容量素子Ｃ２の一方の電極は、スイッチＫから容量素子Ｃ１へ至る経路上に接続され、他方の電極は接地されている。スイッチＫがオフ状態に遷移したときに電位を確定させるためである。スイッチＫは、制御部５０から供給されるサンプリング信号ＳＨＧに応じてオンオフが制御される。各保持部３０のスイッチＫには、サンプリング信号ＳＨＧが共通に供給される。したがって、サンプリング信号ＳＨＧがアクティブレベルに遷移すると、各保持部３０のスイッチＫは一斉にオン状態になる。
【００２７】
図１に示す出力部４０は、各保持部３０にて保持される検出電流Ｉｔに応じた出力信号を生成する手段である。出力部４０は、各保持部３０に対して１対１に対応して配置される複数（ｎ個）の増幅部Ｕと、シフトレジスタ４２と、ＡＤ変換器４４と、切替部ＣＨと、ラインメモリ４６と、差分回路４８とを含む。
【００２８】
各増幅部Ｕは、電流増幅トランジスタＡｐを含むソースフォロアアンプで構成される。より具体的には以下のとおりである。各増幅部Ｕは、電源電位ＶＤＤが供給される高位側電源線１０２と、接地電位ＧＮＤ（＜ＶＤＤ）が供給される低位側電源線１０４との間に配置される。各増幅部Ｕは、定電流源Ｓと、Ｐチャネル型の電流増幅トランジスタＡｐと、Ｎチャネル型のトランジスタで構成される第１スイッチング素子ＳＷ１とを含む。定電流源Ｓは、電流増幅トランジスタＡｐと直列に接続される。電流増幅トランジスタＡｐは、定電流源Ｓと低位側電源線１０４との間に配置される。電流増幅トランジスタＡｐのゲートには、当該増幅部Ｕに対応する保持部３０の容量素子Ｃ１が接続される。
【００２９】
第１スイッチング素子ＳＷ１は、電流増幅トランジスタＡｐのゲートとドレインとの間に配置される。第１スイッチング素子ＳＷ１は、制御部５０から供給される制御信号ＡＭＰＧに応じてオンオフが制御される。各増幅部Ｕの第１スイッチング素子ＳＷ１には、制御信号ＡＭＰＧが共通に供給される。したがって、制御信号ＡＭＰＧがアクティブレベルに遷移すると、各増幅部Ｕの第１スイッチング素子ＳＷ１は一斉にオン状態になる。
【００３０】
各増幅部Ｕにおける定電流源Ｓと電流増幅トランジスタＡｐとの間の出力端子Ｄと、ＡＤ変換器４４に繋がる出力線１０６との間には、ｎ個の増幅部Ｕと１対１に対応するｎ個の第２スイッチング素子ＳＷ２が設けられる。ｎ個の第２スイッチング素子ＳＷ２の各々は、シフトレジスタ４２から供給される動作信号Ｇに応じてオンオフが制御される。シフトレジスタ４２は、制御部５０から供給される信号ＨＳＹＮＣに基づいて、動作信号Ｇ[１]〜Ｇ[ｎ]を各第２スイッチング素子ＳＷ２へ出力する。
【００３１】
ＡＤ変換器４４の出力先は、切替部ＣＨによって、ラインメモリ４６および差分回路４８の何れかに選択される。切替部ＣＨは、制御部５０から供給される切替信号Ｓｈに応じて、ＡＤ変換器４４の出力先を選択する。切替信号Ｓｈは、ＡＤ変換器４４の出力先を指定する信号である。例えば、ＡＤ変換器４４の出力先としてラインメモリ４６が指定された場合、切替部４４は、ＡＤ変換器４４の出力端子Ｔ１とラインメモリ４６の入力端子Ｔ２とを導通させる。一方、ＡＤ変換器４４の出力先として差分回路４８が指定された場合、切替部４４は、ＡＤ変換器４４の出力端子Ｔ１と差分回路４８の入力端子Ｔ３とを導通させる。差分回路４８は、ＡＤ変換器４４から供給されるデータと、ラインメモリ４６から読み出したデータとの差分を算出し、当該差分を出力信号として出力する。
【００３２】
次に、図１および図３を参照しながら、保持部３０および出力部４０の動作を説明する。図３に示すように、各単位期間Ｔは、駆動期間Ｔdと、駆動期間Ｔdの後の第１読出期間Ｔeと、第１読出期間Ｔeの後の第２読出期間Ｔfとに区分される。ここでは、第１行目の単位期間Ｔにおける具体的な動作を例に挙げて説明する。
【００３３】
駆動期間Ｔd内のリセット期間Ｔrおよびセンシング期間Ｔsにおいて、制御部５０は、サンプリング信号ＳＨＧを非アクティブレベル（ローレベル）に設定する。したがって、各保持部３０のスイッチＫはオフ状態になり、各信号線８０と各保持部３０の容量素子Ｃ１およびＣ２とは非導通状態となる。駆動期間Ｔd内の読出期間Ｔoにおいて、制御部５０は、サンプリング信号ＳＨＧをアクティブレベル（ハイレベル）に設定する。したがって、各保持部３０のスイッチＫはオン状態になり、各信号線８０と各保持部３０の容量素子Ｃ１およびＣ２とは導通状態となる。このため、読出期間Ｔoにおいて各信号線８０に出力される検出電流Iｔ（第１行目の制御線７０に対応するｎ個の検出回路Ｐにて生成される検出電流Ｉｔ）は、オン状態のスイッチＫを介して容量素子Ｃ１およびＣ２へ供給される。また、制御信号ＡＭＰＧは非アクティブレベル（ローレベル）に設定されるから、各増幅部Ｕの第１スイッチング素子ＳＷ１はオフ状態になる。
【００３４】
このとき、各増幅部Ｕの出力端子Ｄの電位は、当該増幅部Ｕに対応する保持部３０（容量素子Ｃ１およびＣ２）に保持される検出電流Ｉｔに応じた値に設定される。第ｊ列目（１≦ｊ≦ｎ）の増幅部Ｕを例に挙げて説明すると、当該増幅部Ｕの電流増幅トランジスタＡｐは、対応する保持部３０に保持される検出電流Ｉｔを増幅した電流を生成する。このときの当該電流増幅トランジスタＡｐのゲートの電位は当該検出電流Ｉｔに応じた電位Ｖｇに設定され、当該電流増幅トランジスタＡｐの閾値電圧をＶthとすると、出力端子Ｄの電位（電流増幅トランジスタＡｐのソースの電位）は、Ｖｇ＋Ｖthに設定される。他の増幅部Ｕについても同様である。
【００３５】
駆動期間Ｔdの後の第１読出期間Ｔeにおいては、各増幅部Ｕは、当該増幅部Ｕに対応する保持部３０に保持された検出電流Ｉｔに応じた第１信号を出力線１０６へ順次出力するように制御される。より具体的には以下のとおりである。第１読出期間Ｔeにおいて、制御部５０は、サンプリング信号ＳＨＧをローレベルに設定する。したがって、各信号線８０と各保持部３０の容量素子Ｃ１およびＣ２とは非導通状態になるが、読出期間Ｔｏにて各信号線８０に出力された検出電流Ｉｔは、各保持部３０の容量素子Ｃ１およびＣ２に保持される。また、制御部５０は、制御信号ＡＭＰＧをローレベルに維持する一方、動作信号Ｇ[１]〜Ｇ[ｎ]を順次アクティブレベル（ハイレベル）に遷移させる。したがって、ｎ個の第２スイッチング素子ＳＷ２の各々は順次にオン状態に遷移する。これにより、各増幅部Ｕの出力端子Ｄの電位（アナログ値）が、対応する第２スイッチング素子ＳＷ２を介して出力線１０６へ順次出力され、ＡＤ変換器４４にてデジタルデータｄに変換される。このとき、各増幅部Ｕの出力端子Ｄから出力される電位は、当該増幅部Ｕに対応する保持部３０に保持された検出電流Ｉｔに応じた値であり、これを「第１信号」と呼ぶ。
【００３６】
また、第１読出期間Ｔeにおいては、ＡＤ変換器４４の出力先としてラインメモリ４６が指定される。これにより、ＡＤ変換器４４から出力されるデジタルデータｄは、ラインメモリ４６に供給される。ラインメモリ４６に保持されるシリアル形式のデジタルデータｄは、第１行目の単位期間Ｔ内における各検出回路Ｐの受光量を示すｎ個のデータ（第１信号に相当するデータ）の集合であり、第１行目のセンシングデータとみなすことができる。
【００３７】
第１読出期間Ｔeの後の第２読出期間Ｔfにおいては、各増幅部Ｕは、当該増幅部Ｕの特性に応じた第２信号を出力線１０６へ順次出力するように制御される。より具体的には以下のとおりである。第２読出期間Ｔfにおいて、制御部５０は、サンプリング信号ＳＨＧをローレベルに維持する一方、制御信号ＡＭＰＧをハイレベルに設定する。したがって、各増幅部Ｕの第１スイッチング素子ＳＷ１はオン状態になり、電流増幅トランジスタＡｐはダイオード接続される。これにより、各増幅部Ｕの電流増幅トランジスタＡｐのゲートは、接地電位ＧＮＤが供給される低位側電源線１０４に導通するから、当該増幅部Ｕに対応する保持部３０に保持された電荷は低位側電源線１０４へ放電される。このとき、各増幅部Ｕの出力端子Ｄの電位は、当該増幅部Ｕの電流増幅トランジスタＡｐの閾値電圧Ｖthに応じた値に設定される。第ｊ列目の増幅部Ｕを例に挙げて説明すると、当該増幅部Ｕの電流増幅トランジスタＡｐのゲートの電位は接地電位ＧＮＤに設定されるから、当該増幅部Ｕの出力端子Ｄの電位（電流増幅トランジスタＡｐのソースの電位）は、ＧＮＤ＋Ｖthに設定される。本実施形態では、接地電位ＧＮＤは０Ｖであるから、当該増幅部Ｕの出力端子Ｄの電位はＶthに設定される。他の増幅部Ｕについても同様である。
【００３８】
そして、第２読出期間Ｔfにおいて、制御部５０は、動作信号Ｇ[１]〜Ｇ[ｎ]を順次ハイレベルに遷移させる。したがって、ｎ個の第２スイッチング素子ＳＷ２の各々は順次にオン状態に遷移する。これにより、各増幅部Ｕの出力端子Ｄの電位が、対応する第２スイッチング素子ＳＷ２を介して出力線１０６に順次出力され、ＡＤ変換器４４にてデジタルデータｄに変換される。このとき、各増幅部Ｕの出力端子Ｄから出力される電位は、当該増幅部Ｕの電流増幅トランジスタＡｐの閾値電圧Ｖthが反映された値であり、これを「第２信号」と呼ぶ。
【００３９】
第２読出期間Ｔfにおいては、ＡＤ変換器４４の出力先として差分回路４８が指定される。これにより、ＡＤ変換器４４から出力されるデジタルデータｄは、差分回路４８に供給される。差分回路４８に供給されるシリアル形式のデジタルデータｄは、各増幅部Ｕの電流増幅トランジスタＡｐの閾値電圧Ｖthが反映されたｎ個のデータ（第２信号に相当するデータ）の集合である。そして、差分回路４８は、ＡＤ変換器４４から供給される第２信号に相当するデータと、ラインメモリ４６から読み出した第１信号に相当するデータとの差分を算出し、その差分を出力信号として出力する。例えば、第ｊ列目の増幅部Ｕを例に挙げて説明すると、差分回路４８は、当該増幅部Ｕの第２信号Ｖthに相当するデータと、ラインメモリ４６から読み出した当該増幅部Ｕの第１信号（ＶＧ＋Ｖth）に相当するデータとの差分を算出する。両者の差分は以下に示す式（１）で表される。
（ＶＧ＋Ｖth）−Ｖth＝ＶＧ      ・・・（１）
【００４０】
上記式（１）からも理解されるように、差分回路４８にて得られた差分は、当該増幅部Ｕに対応する保持部３０に保持された検出電流Ｉｔに応じて決まる電位ＶＧのみによって決定され、電流増幅トランジスタＡｐの閾値電圧Ｖthには依存しない。したがって、本実施形態によれば、増幅部Uごとの閾値電圧Ｖthのバラツキに起因した固定パターンノイズを抑制できるという利点がある。また、本実施形態においては、行単位で差分を取るから、ラインメモリ４６の容量は、１行分のセンシングデータを保持できる程度の容量で足りる。すなわち、本実施形態によれば、各増幅部Ｕの特性のバラツキに起因する固定パターンノイズを除去するとともに装置規模の大型化を抑制できるという利点がある。
【００４１】
＜Ｂ：第２実施形態＞
図７は、本発明の第２実施形態に係るセンシング装置の構成を示すブロック図である。第２実施形態においては、各増幅部Ｕの第１スイッチング素子ＳＷ１は、電流増幅トランジスタＡｐのゲートと、電位ＶＥＥ（本実施形態では、ＧＮＤ＜ＶＥＥ＜ＶＤＤ）が供給されるオフセット用電源線１０８との間に配置される点で第１実施形態と相違する。その他の構成は、第１実施形態と同じであるから、重複する部分については説明を省略する。
【００４２】
各単位期間Ｔ内の第２読出期間Ｔfにおいて、制御信号ＡＭＰＧがハイレベルに設定されると、各増幅部Ｕの電流増幅トランジスタＡｐのゲートはオフセット用電源線１０８に導通する。第ｊ列目の増幅部Ｕを例に挙げて説明すると、このとき、当該増幅部Ｕで生成される第２信号（当該増幅部Ｕの電流増幅トランジスタＡｐのソースの電位）は、ＶＥＥ＋Ｖthに設定される。すなわち、オフセット用電源線１０８に供給される電位ＶＥＥに相当する分のオフセットを第２信号に与えることができる。そうすると、差分回路４８にて得られる差分は以下に示す式（２）で表される。
（ＶＧ＋Ｖth）−（ＶＥＥ＋Ｖth）＝ＶＧ−ＶＥＥ      ・・・（２）
【００４３】
第２実施形態においては、電位ＶＥＥの値を所定の値に設定することで、差分回路４８にて得られる差分（出力信号）を所望の値に設定することができる。例えば、検出回路Ｐにおける受光素子Ｑの受光量がゼロ（つまり真っ暗な状態）であるときは、差分も０となるように電位ＶＥＥの値を設定することもできる。
【００４４】
＜Ｃ：第３実施形態＞
次に、本発明の第３実施形態に係るセンシング装置について説明する。上述の各実施形態では、各単位期間Ｔ内の第２読出期間Ｔfごとに、各増幅部Ｕで生成される第２信号を読み出したうえ、当該第２信号と、ラインメモリ４６から読み出した第１信号（１行分のセンシングデータ）との差分を算出するものであった。ここで、各単位期間Ｔ内の第２読出期間Ｔfごとに、各増幅部Ｕで生成される第２信号の値は同じである。このことに着目して、第３実施形態では、先ず、各増幅部Ｕで生成される第２信号を読み出してラインメモリ４６に記憶させておき、その後の各単位期間Ｔにおいて、各増幅部Ｕで生成される第１信号（１行分のセンシングデータ）と、ラインメモリ４６から読み出された第２信号との差分を算出する点で上述の各実施形態と相違する。第３実施形態に係るセンシング装置の構成は、上述の第１実施形態と同じであり、図１に示すとおりである。
【００４５】
図８は、第３実施形態に係るセンシング装置の動作に利用される各信号の具体的な波形を示す図である。図８に示すように、１垂直走査期間Ｖは、第２読出期間Ｔfと、第２読出期間Ｔfの後のｍ行分の単位期間Ｔとに区分される。また、各単位期間Ｔは、駆動期間Ｔdと第１読出期間Ｔeとに区分される。
【００４６】
第２読出期間Ｔfにおいて、制御部５０は、制御信号ＡＭＰＧをハイレベルに設定する。したがって、各増幅部Ｕの第１スイッチング素子ＳＷ１はオン状態になり、各電流増幅トランジスタＡｐはダイオード接続される。これにより、各増幅部Ｕの出力端子Ｄの電位は、当該増幅部Ｕの電流増幅トランジスタＡｐの閾値電圧Ｖthが反映された値に設定される。すなわち、各増幅部Ｕにて第２信号が生成される。また、第２読出期間Ｔfにおいて、制御部５０は、動作信号Ｇ[１]〜Ｇ[ｎ]を順次ハイレベルに遷移させるから、各増幅部Ｕで生成された第２信号が、対応する第２スイッチング素子ＳＷ２を介して出力線１０６へ順次出力される。出力線１０６へ出力された第２信号はＡＤ変換器４４にてデジタルデータｄに変換される。第３実施形態では、第２読出期間ＴfにおけるＡＤ変換器４４の出力先としてラインメモリ４６が指定されるから、ラインメモリ４６には第２信号に相当するデータが記憶される。
【００４７】
各単位期間Ｔ内の駆動期間Ｔdにおけるセンシング装置の動作は、上述の各実施形態と同じであるから、詳細な説明は省略する。各単位期間Ｔ内の第１読出期間Ｔeにおいて、制御部５０は、サンプリング信号ＳＨＧおよび制御信号ＡＭＰＧをローレベルに設定するとともに、動作信号Ｇ[１]〜Ｇ[ｎ]を順次ハイレベルに遷移させるから、各増幅部Ｕで生成された第１信号が、対応する第２スイッチング素子ＳＷ２を介して出力線１０６へ順次出力され、ＡＤ変換器４４にてデジタルデータｄに変換される。第３実施形態では、第１読出期間ＴeにおけるＡＤ変換器４４の出力先として差分回路４６が指定されるから、第１信号に相当するデータは差分回路４６へ供給される。そして、差分回路４６は、第１信号に相当するデータと、ラインメモリ４６から読み出した第２信号に相当するデータとの差分を算出する。
【００４８】
以上に説明したように、第３実施形態においては、先ず、各増幅部Ｕの電流増幅トランジスタＡｐの閾値電圧Ｖthが反映された第２信号を読み出してラインメモリ４６に記憶させておき、その後の各単位期間Ｔにおいて、１行分の第１信号と、ラインメモリ４６から読み出した第２信号との差分を算出する。上述の各実施形態では、各単位期間Ｔにおいて、１行分の第１信号を読み出した後、第２信号を読み出すために、各増幅部Ｕの第１スイッチング素子ＳＷ１を全てオン状態にするとともに、各第２スイッチング素子ＳＷ２を順次オン状態にするように制御する必要があるのに対し、第３実施形態においては、ラインメモリ４６から第２信号を読み出すだけで済むため、制御処理を簡素化できるとともに第２信号の読み出しを迅速に行うことが可能になるという利点がある。
【００４９】
＜Ｄ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００５０】
（１）変形例１
上述の各実施形態においては、各検出回路Ｐは、受光量に応じた大きさの受光信号を出力する受光素子Ｑを有しているが、これに限らず、各検出回路Ｐが有する検出素子の種類は任意である。例えば、各検出回路Ｐが、物体の接近または接触を検出するための接触検出用容量素子を有するという態様とすることもできる。要するに、各検出回路Ｐは、受光素子Ｑなどの検出素子を有するとともに、当該検出素子の状態に応じた検出信号を生成するものであればよい。
【００５１】
（２）変形例２
上述の第２実施形態においては、オフセット用電源線１０８に供給される電位ＶＥＥは定電位であるが、これに限らず、電位ＶＥＥの値は、外部の電源回路（図示省略）によって変更可能に制御されるという態様とすることもできる。
【００５２】
（３）変形例３
上述の第３実施形態においては、センシング装置の構成として、第１実施形態の構成が採用されているが、これに限らず、第２実施形態の構成（図７参照）を採用することも可能である。
【００５３】
（４）変形例４
上述の第１実施形態においては、各増幅部Ｕの電流増幅トランジスタＡｐはＰチャネル型で構成されているが、これに限らず、例えば図９に示すように、各増幅部Ｕの電流増幅トランジスタＡｐをＮチャネル型で構成することもできる。図９に示す態様においては、電流増幅トランジスタＡｐは、高位側電源線１０２と定電流源Ｓとの間に配置される。この態様であっても、各増幅部Ｕの出力端子Ｄの電位は、当該増幅部Ｕの電流増幅トランジスタＡｐのゲートの電位に応じた値に設定される。
また、上述の第２実施形態においては、各増幅部Ｕの電流増幅トランジスタＡｐはＰチャネル型で構成されているが、これに限らず、例えば図１０に示すように、各増幅部Ｕの電流増幅トランジスタＡｐをＮチャネル型で構成することもできる。
【００５４】
＜Ｅ：電子機器＞
本発明に係るセンシング装置は、各種の電子機器に利用することができる。この種の電子機器としては、指紋センサ、静脈センサ、タッチパネル、コンタクトイメージセンサなどが挙げられる。
【符号の説明】
【００５５】
１０……センシング装置、２０……駆動回路、３０……保持部、４０……出力部、４２……シフトレジスタ、４４……ＡＤ変換器、４６……ラインメモリ、４８……差分回路、５０……制御部、７０……制御線、８０……信号線、１００……検出領域、１０２……高位側電源線、１０４……低位側電源線、１０６……出力線、１０８……オフセット用電源線、ＣＨ……切替部、Ｃ１，Ｃ２……容量素子、Ｄ……出力端子、Ｐ……検出回路、Ｉｔ……検出電流、Ｔ……単位期間、Ｔd……駆動期間、Ｔe……第１読出期間、Ｔf……第２読出期間、ＳＨＧ……サンプリング信号、ＡＭＰＧ……制御信号、Ｇ……動作信号、Ｓｈ……切替信号。
【図１】
2010250564.tif 000003
【図２】
2010250564.tif 000004
【図３】
2010250564.tif 000005
【図４】
2010250564.tif 000006
【図５】
2010250564.tif 000007
【図６】
2010250564.tif 000008
【図７】
2010250564.tif 000009
【図８】
2010250564.tif 000010
【図９】
2010250564.tif 000011
【図１０】
2010250564.tif 000012