(57)【要約】【課題】ベリファイ動作において、内部降圧電源回路から出力される内部降圧電圧を調整してベリファイ対象のメモリセルからデータを読み出すことにより、メモリセルの書き換え状態の印加電圧依存性を検出することが可能な不揮発性記憶装置の制御方法、および不揮発性記憶装置を提供すること。【解決手段】内部降圧電源回路が搭載される不揮発性記憶装置に関して、メモリセルに対して書き換え用のバイアスを印加し、書き換え用バイアスの印加の後、内部降圧電源回路から出力される内部降圧電圧の降圧電圧値を調整する。内部降圧電圧の降圧電圧値が調整された状態で、書き換えられたメモリセルの内容を読み出してベリファイする。【選択図】図２
2010020819.tif 000002
【特許請求の範囲】
【請求項１】
内部降圧電源回路が搭載される不揮発性記憶装置の制御方法であって、
メモリセルに対して書き換え用バイアスを印加するステップと、
前記書き換え用バイアスの印加のステップの後、前記内部降圧電源回路から出力される内部降圧電圧の降圧電圧値を調整するステップと、
前記内部降圧電圧の降圧電圧値が調整された状態で、書き換えられた前記メモリセルの内容を読み出してベリファイするステップとを有することを特徴とする不揮発性記憶装置の制御方法。
【請求項２】
前記内部降圧電圧の降圧電圧値を調整するステップは、
前記内部降圧電源回路を停止して、前記内部降圧電圧に代えて外部電圧を供給するステップを有することを特徴とする請求項１に記載の不揮発性記憶装置の制御方法。
【請求項３】
前記内部降圧電圧の降圧電圧値を調整するステップは、
前記内部降圧電源回路に設定されている前記降圧電圧値を可変に設定するステップを有することを特徴とする請求項１に記載の不揮発性記憶装置の制御方法。
【請求項４】
前記降圧電圧値を可変に設定するステップは、
前記ベリファイのステップにおけるベリファイ回数に応じて、前記降圧電圧値を変化させることを特徴とする請求項３に記載の不揮発性記憶装置の制御方法。
【請求項５】
前記降圧電圧値は、前記内部降圧電圧が前記メモリセルに印加可能な最小値および最大値となる電圧値を含むことを特徴とする請求項３または４に記載の不揮発性記憶装置の制御方法。
【請求項６】
前記ベリファイのステップの後、前記内部降圧電源回路における前記降圧電圧値の調整を解除するステップを有することを特徴とする請求項１乃至５の少なくとも何れか１項に記載の不揮発性記憶装置の制御方法。
【請求項７】
内部降圧電源回路が搭載される不揮発性記憶装置であって、
メモリセルに対して書き換え用バイアスが印加されているか否かを検出する検出部と、
前記検出部により前記書き換え用バイアスが解除されることが検出されるに応じて、前記内部降圧電源回路から出力される内部降圧電圧の降圧電圧値を調整する調整部と、
前記調整部により前記内部降圧電圧の降圧電圧値が調整された状態で、書き換えられた前記メモリセルの内容を読み出してベリファイするベリファイ判定部とを備えることを特徴とする不揮発性記憶装置。
【請求項８】
前記調整部は、
前記内部降圧電源回路の出力線と外部電源線とを切り換える切替部を備えることを特徴とする請求項７に記載の不揮発性記憶装置。
【請求項９】
前記調整部は、前記内部降圧電源回路の前記内部降圧電圧を設定する基準電圧源であることを特徴とする請求項７に記載の不揮発性記憶装置。
【請求項１０】
前記基準電圧源は、前記ベリファイ判定部におけるベリファイ回数に応じて、基準電圧値を変化させることを特徴とする請求項９に記載の不揮発性記憶装置。
【請求項１１】
前記基準電圧源は、前記内部降圧電圧が前記メモリセルに印加可能な最小値および最大値となる基準電圧値を出力することを特徴とする請求項９または１０に記載の不揮発性記憶装置。
【請求項１２】
メモリセルに対する前記書き換え用バイアスを外部から供給する補助電源端子と、
前記補助電源端子に印加されるバイアスを検出する補助検出部とを備え、
前記調整部は、前記補助検出部による前記補助電源端子への前記書き換え用バイアスの印加解除の検出に応じて、前記内部降圧電圧の降圧電圧値の調整を解除することを特徴とする請求項７乃至１１の少なくとも何れか１項に記載の不揮発性記憶装置。
【請求項１３】
前記調整部は、前記ベリファイ判定部におけるベリファイ動作の終了に応じて、前記内部降圧電圧の降圧電圧値の調整を解除することを特徴とする請求項７乃至１１の少なくとも何れか１項に記載の不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、書き換え動作の後にベリファイ読み出し動作が必要な不揮発性記憶装置の制御方法、および不揮発性記憶装置に関するものであり、特に、内部降圧電源回路が内蔵されている不揮発性記憶装置の制御方法、および不揮発性記憶装置に関するものである。
【背景技術】
【０００２】
特許文献１に開示されている不揮発性メモリでは、電源回路が備えられている。電源回路は、外部供給電圧の上昇時に、第１電圧レベルの検出で定電圧回路などからなる内部降圧回路が動作し、第１電圧レベルより絶対値として小さい内部動作電圧を生成して供給する。
【０００３】
こうした不揮発性メモリのうちには、内蔵コントローラを備えており、メモリセルに対して書き換え用のバイアス印加と、その後のベリファイ機能とを内蔵するものが存在する。
【０００４】
一方、不揮発性メモリへのデータの書き込み制御は、通常、ＲＯＭライタ等のメモリコントローラが用いられる。メモリコントローラは、不揮発性メモリに対してプログラムやイレーズなどのデータの書き換えを行う。更に、書き換えの際あるいは書き換え後に、正常に書き換えが行われたことを確認するためのベリファイを行う。
【０００５】
また、その他の関連文献として、特許文献２乃至４が例示される。
【特許文献１】特開２００５−１４１８１１号公報
【特許文献２】特開２００５−３８５４５号公報
【特許文献３】特開２００５−２２７１２４号公報
【特許文献４】特開２００４−１１８９０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
メモリコントローラによるベリファイでは、メモリコントローラから不揮発性メモリに対してベリファイ動作に必要な各種の信号が送出される。加えて、不揮発性メモリに印加される電源電圧も供給される。供給される電源電圧の電圧値を可変としてデータの書き換えられたメモリセルに印加することにより、書き換え状態を検査することも可能ではある。
【０００７】
しかしながら、上記特許文献１に開示されている不揮発性メモリでは内部降圧電源回路が内蔵されており、ベリファイ時にメモリセルに印加される電源電圧は固定されてしまう。電源電圧を可変としてメモリセルの書き換え状態の電源電圧依存性を検査することができない。これにより、不十分な書き換え状態にあるメモリセルを検出することができず問題である。
【０００８】
本発明は、上記の課題に鑑み提案された不揮発性記憶装置の制御方法、および不揮発性記憶装置であって、データ書き換え後のベリファイ動作において、内部降圧電源回路から出力される内部降圧電圧の降圧電圧値を調整することにより、ベリファイ対象のメモリセルに印加される電圧値を調整してデータを読み出すこと、および対象メモリセルの書き換え状態の印加電圧依存性を検出することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る不揮発性記憶装置の制御方法は、内部降圧電源回路が搭載される不揮発性記憶装置の制御方法であって、メモリセルに対して書き換え用バイアスを印加し、書き換え用バイアスの印加の後、内部降圧電源回路から出力される内部降圧電圧の降圧電圧値を調整する。内部降圧電圧の降圧電圧値が調整された状態で、書き換えられたメモリセルの内容を読み出してベリファイする。
【００１０】
また、本発明に係る不揮発性記憶装置は、内部降圧電源回路が搭載される不揮発性記憶装置であって、メモリセルに対して書き換え用バイアスが印加されているか否かを検出する検出部と、検出部により書き換え用バイアスが解除されることが検出されるに応じて、内部降圧電源回路から出力される内部降圧電圧の降圧電圧値を調整する調整部と、調整部により内部降圧電圧の降圧電圧値が調整された状態で、書き換えられたメモリセルの内容を読み出してベリファイするベリファイ判定部とを備えている。
【００１１】
本発明に係る不揮発性記憶装置では、検出部によりメモリセルに対して書き換え用バイアスが印加されているか否かが検出される。検出部により書き換え用バイアスが解除されることが検出されるに応じて、調整部により内部降圧電源回路から出力される内部降圧電圧の降圧電圧値が調整される。内部降圧電圧の降圧電圧値が調整された状態で、ベリファイ判定部が書き換えられたメモリセルの内容を読み出してベリファイする。
【発明の効果】
【００１２】
内部降圧電源回路が搭載される不揮発性記憶装置に関して、データ書き換え後のベリファイ動作において、内部降圧電源回路から出力される内部降圧電圧の降圧電圧値を調整することができる。これにより、ベリファイ対象のメモリセルに印加されるバイアス電圧値を調整してデータを読み出すことができ、対象メモリセルの書き換え状態のバイアス電圧依存性を検出することができる。対象メモリセルにおいて書き換えられたデータの信頼性を確保することができる。また、メモリコントローラ等の外部からの制御によるベリファイ機能にも対応することができる。
【発明を実施するための最良の形態】
【００１３】
図１は、不揮発性メモリのプログラム（以下、ＰＧＭと記す）／イレーズ（以下、ＥＲと記す）の動作ステップを示す図である。ＲＯＭライタ（メモリコントローラ）によりＰＧＭ／ＥＲ動作を行う場合の動作ステップを（Ａ）に示す。ＲＯＭライタ（メモリコントローラ）によるＡＣＣエントリーが発令されると動作が開始され、ＡＣＣイグジットが発令されることにより動作が終了する。
【００１４】
ここで、ＡＣＣモードとは、アクセラレーション（Acceleration）モードの略称である。ＡＣＣエントリーは、不揮発性メモリに備えられる専用パッド（ＡＣＣパッド）に高電圧が供給されることによりエントリーされる動作であり、ＡＣＣイグジットは、高電圧の供給が解除されることによりイグジットされる動作である。ＡＣＣモードは、ベンダが使用するモードである。ＡＣＣモードにおいてＡＣＣパッドに供給される高電圧は、ＰＧＭ／ＥＲ動作における補助電源ＡＣＣとして使用される。この補助電源ＡＣＣにより、一回のアクセス動作でＰＧＭ／ＥＲされるメモリセルの数は、通常動作時に比して多数となる。また、高速なＰＧＭ／ＥＲ動作が行われる。ＰＧＭ／ＥＲ動作を行うためには、不揮発性メモリ内に昇圧電源ＡＣＣが必要となる。通常のアクセス動作は、内蔵の昇圧電源回路により供給されるので、供給電流には限界がある。不揮発性メモリに内蔵されている昇圧電源回路には供給能力に限界があるからである。そこで、ＡＣＣパッドから補助電源ＡＣＣを供給することにより、電流供給能力を向上させ、ベンダにおける試験等の効率化図ることができる。
【００１５】
図１に戻って説明する。動作ステップ（Ａ）では、ＰＧＭ／ＥＲ動作は、ＲＯＭライタ（メモリコントローラ）により制御される。すなわち、ＡＣＣエントリーの後、ＰＧＭ／ＥＲ電圧印加が行われ、その後、リード動作が行われる。図１（Ａ）において、ＰＧＭ／ＥＲ電圧印加は、メモリセルに対してＰＧＭ電圧／ＥＲ電圧が印加されることを示し、リード動作は、ＰＧＭ／ＥＲされたメモリセルからデータが読み出されることを示す。読み出されたデータがＲＯＭライタ（メモリコントローラ）で期待値と比較されることにより、いわゆるベリファイ動作が行われる。その後、ＡＣＣイグジットにより、動作は終了する。ＡＣＣエントリーとＡＣＣイグジットとで挟まれた期間の動作は、ＰＧＭ／ＥＲ電圧印加およびリード動作（ベリファイ動作）により構成されている。
【００１６】
ここで、不揮発性メモリには、ＰＧＭ／ＥＲ動作の動作ステップを内蔵するものがある（Ｂ）。この不揮発性メモリにおいて、動作ステップ（Ｂ）では、ＰＧＭ／ＥＲ電圧印加およびベリファイ動作は、内蔵のコントローラ（不図示）により自動的に行われる。
【００１７】
本実施形態では、ＲＯＭライタ（メモリコントローラ）により制御されるベリファイ動作、および不揮発性メモリに内蔵のコントローラ（不図示）によるベリファイ動作の際、内部電源ＶＣＣ（ＩＮＴ）に供給される電圧を通常の内部降圧電圧とは異なる電圧値とするものである。この電圧値は、内部降圧電圧の降圧電圧値を調整することにより、設定される。内部降圧電圧は、不揮発性メモリに内蔵されている内部降圧電源回路から出力される電圧である。図１では、ベリファイ動作において、内部電源ＶＣＣ（ＩＮＴ）に供給される電圧と外部電源ＶＣＣ（ＥＸ）に供給される電圧とを同じ電圧とする構成が示されている。ここでは、外部電源ＶＣＣ（ＥＸ）が３Ｖの場合を例示している。内部電源ＶＣＣ（ＩＮＴ）は、ベリファイ動作時において、外部電源ＶＣＣ（ＥＸ）と同電圧の３Ｖが供給されており、これは、通常の内部降圧電圧である例えば２Ｖに代えて、内部電源ＶＣＣ（ＩＮＴ）に３Ｖが供給されることを示している。なお、ＰＧＭ／ＥＲ電圧印加時には、内部電源ＶＣＣ（ＩＮＴ）は、外部電源ＶＣＣ（ＥＸ）と同電圧の３.３Ｖが供給されるものとする。
【００１８】
ここで、ベリファイ動作時の内部電源ＶＣＣ（ＩＮＴ）の供給方法としては、（１）内部降圧電源回路の動作を停止し外部電源ＶＣＣ（ＥＸ）と内部電源ＶＣＣ（ＩＮＴ）とを接続する方法、（２）内部降圧電源回路の降圧電圧値を調整することにより内部電源ＶＣＣ（ＩＮＴ）に供給される内部降圧電圧の電圧値を可変とする方法、２種類の方法が考えられる。前者の方法を第1実施形態として図２乃至７に示し、後者の方法を第２実施形態として図８、９に示し、以下に説明する。
【００１９】
図２は、第1実施形態の回路ブロック図である。第1実施形態は、内部降圧電源回路の動作を停止し外部電源ＶＣＣ（ＥＸ）と内部電源ＶＣＣ（ＩＮＴ）とを接続する場合である。これにより、外部電源ＶＣＣ（ＥＸ）に供給される電圧がそのまま内部電源ＶＣＣ（ＩＮＴ）に供給される。ベリファイ動作時に、ＲＯＭライタ（メモリコントローラ）から電圧が供給される構成である。
【００２０】
先ず、図２の回路ブロックの構成を説明する。ＡＣＣパッド１は、高電圧検出回路３の入力端子に接続されており、高電圧検出回路３の出力端子は、制御回路１３の一方の入力端子に接続されている。制御回路１３の他方の入力端子は、周辺回路７に備えられるベリファイレジスタ７３の出力端子に接続されている。制御回路１３の出力端子は、切替スイッチ１１に接続され、制御回路１３の出力により、切替スイッチ１１の切り替えが制御される。
【００２１】
切替スイッチ１１の一端は、内部電源ＶＣＣ（ＩＮＴ）である。内部電源ＶＣＣ（ＩＮＴ）は、メモリセルアレイ５および周辺回路７に接続されている。切替スイッチ１１の他端は、外部電源ＶＣＣ（ＥＸ）および内部降圧電源回路１５の出力端子に接続されている。外部電源ＶＣＣ（ＥＸ）と内部降圧電源回路１５の出力端子のいずれか一方は、内部電源ＶＣＣ（ＩＮＴ）に接続される。
【００２２】
周辺回路７は、ＰＧＭ／ＥＲ制御回路７１、ベリファイ判定回路７２、およびベリファイレジスタ７３を備えている。ＰＧＭ／ＥＲ制御回路７１の出力端子は、ベリファイレジスタ７３のセット端子（Ｓ）に接続され、ベリファイ判定回路７２は、ベリファイレジスタ７３のリセット端子（Ｒ）に接続されている。
【００２３】
次に、回路動作について説明する。ＡＣＣパッド１は、ＲＯＭライタ（メモリコントローラ）（不図示）からの指令により、補助電源ＡＣＣが供給される。補助電源ＡＣＣがＡＣＣパッド１に供給されると、高電圧検出回路３は、補助電源ＡＣＣの電圧値を検出する。検出の結果は、補助電源ＡＣＣの電圧値が所定電圧以上であれば、ＡＣＣパッド１に供給された補助電源ＡＣＣがＰＧＭ／ＥＲ動作のための補助電源であるとして、高電圧検出回路３により検出される。この検出の結果により、高電圧検出回路３は、ＡＣＣモード信号ＡＣＣＭを出力し、ＡＣＣモード信号ＡＣＣＭは、制御回路１３の一方の入力端子に入力される。これにより、ＡＣＣモードがセットされる。
【００２４】
一方、ＲＯＭライタ（メモリコントローラ）（不図示）からの指令によりＰＧＭ／ＥＲ動作が発令されると、ＰＧＭ／ＥＲ制御回路７１によりＰＧＭ／ＥＲ電圧印加が開始される（図1）。ＰＧＭ／ＥＲ電圧印加が終了しメモリセルへの電圧印加が終了すると、ＰＧＭ／ＥＲ制御回路７１は、ＰＧＭ／ＥＲ終了信号ＰＥＥを出力し、ＰＧＭ／ＥＲ終了信号ＰＥＥは、ベリファイレジスタ７３のセット端子（Ｓ）に入力される。これにより、ベリファイレジスタ７３がセットされる。ベリファイ状態信号ＶＥＲは、制御回路１３の他の入力端子に向かって出力される。
【００２５】
制御回路１３は、ＡＣＣモード信号ＡＣＣＭまたはベリファイ状態信号ＶＥＲの少なくとも何れか一方の信号が入力されることに応じて、切替スイッチ１１に対して切り替え信号ＳＷを出力する。これにより、切替スイッチ１１は、内部電源ＶＣＣ（ＩＮＴ）を外部電源ＶＣＣ（ＥＸ）に接続する。
【００２６】
ＰＧＭ／ＥＲ動作の終了後に行われるベリファイ動作は、ベリファイ判定回路７２により検出される。ベリファイ動作が終了すると、ベリファイ判定回路７２は、ベリファイ終了信号ＶＥを出力し、ベリファイ終了信号ＶＥは、ベリファイレジスタ７３のリセット端子（Ｒ）に入力される。これにより、ベリファイレジスタ７３がリセットされる。ベリファイ状態信号ＶＥＲは、制御回路１３の他の入力端子に向かって出力される。
【００２７】
ＲＯＭライタ（メモリコントローラ）は、ＰＧＭ／ＥＲ電圧印加の後、ベリファイ動作を行って、ＰＧＭ／ＥＲ動作が完了する。ＰＧＭ／ＥＲ動作が完了するとＡＣＣパッド１への補助電源ＡＣＣの供給が停止され、ＡＣＣモード信号ＡＣＣＭがリセットする。リセットされたＡＣＣモード信号ＡＣＣＭが、制御回路１３の一方の入力端子に向かって出力される。
【００２８】
制御回路１３は、ＡＣＣモード信号ＡＣＣＭおよびベリファイ状態信号ＶＥＲが共にリセットされたことに応じて、切替スイッチ１１に対して切り替え信号ＳＷを出力する。これにより、切替スイッチ１１は、内部電源ＶＣＣ（ＩＮＴ）を内部降圧電源回路１５に接続する。
図７は、切替スイッチ１１の切替を説明する図である。切替スイッチ１１の切替により、内部降圧電圧に代えて外部電圧を供給する。切替スイッチ１１の切替は、制御回路１３の制御でなされる。制御回路１３の制御は、ＡＣＣモード信号ＡＣＣＭが制御回路１３に入力／非入力（ＡＣＣモード信号ＡＣＣＭが活性／非活性）の状態を示す２値、およびベリファイ状態信号ＶＥＲによるベリファイレジスタ７３のセット／リセットの状態を示す２値をもとにして構成される４値に対応させる。
図３は、４値を（１１）（１０）（０１）（００）で表す。図４は、外部コントローラによる、制御回路１３の制御および切替スイッチ１１の切替を示す。ベリファイ状態信号ＶＥＲは、図１０を用いて後述するように、外部コントローラにより制御される信号とする。図５は、ＡＣＣモード信号ＡＣＣＭおよびベリファイ状態信号ＶＥＲの両信号のＡＮＤ論理演算処理による、制御回路１３の制御および切替スイッチ１１の切替を示す。図６は、ＡＣＣモード信号ＡＣＣＭおよびベリファイ状態信号ＶＥＲの両信号のＯＲ論理演算処理による、制御回路１３の制御および切替スイッチ１１の切替を示す。切替スイッチ１１の切替について、図６の例を用いて説明する。
図６の（１１）は、ＡＣＣモード信号ＡＣＣＭが制御回路１３に入力の状態（ＡＣＣモード信号ＡＣＣＭが活性の状態）、かつベリファイレジスタ７３がセットの状態を示す。この場合、制御回路１３は、ベリファイ状態信号ＶＥＲにより制御され、切替スイッチ１１は、内部降圧電源回路１５をＶＣＣ（ＩＮＴ）に接続しない。図６の（１０）は、ＡＣＣモード信号ＡＣＣＭが制御回路１３に入力の状態（ＡＣＣモード信号ＡＣＣＭが活性の状態）、かつベリファイレジスタ７３がリセットの状態を示す。この場合、制御回路１３は、ＡＣＣモード信号ＡＣＣＭにより制御され、切替スイッチ１１は、内部降圧電源回路１５をＶＣＣ（ＩＮＴ）に接続しない。図６の（０１）は、ＡＣＣモード信号ＡＣＣＭが制御回路１３に非入力の状態(ＡＣＣモード信号ＡＣＣＭが非活性の状態)、かつベリファイレジスタ７３がセットの状態を示す。この場合、制御回路１３は、ベリファイ状態信号ＶＥＲにより制御され、切替スイッチ１１は、内部降圧電源回路１５をＶＣＣ（ＩＮＴ）に接続しない。図６の（００）は、ＡＣＣモード信号ＡＣＣＭが制御回路１３へ非入力の状態(ＡＣＣモード信号ＡＣＣＭが非活性の状態)、かつベリファイレジスタ７３がリセットの状態を示す。この場合、制御回路１３は、内部降圧制御を行う。切替スイッチ１１は、内部降圧電源回路１５をＶＣＣ（ＩＮＴ）に接続する。
これらにより、半導体メモリメーカーやベンダ等は、ビジネス市場のニーズに合わせた所望の内部降圧制御を可能にする構成で、本実施形態を実現することができる。なお、制御回路１３の制御と切替スイッチ１１の切替の対応関係は、図３〜６で示す例に限定されず、任意に設定できる構成とする。
【００２９】
図７は、外部電源ＶＣＣ（ＥＸ）に供給される電圧値に対する内部電源ＶＣＣ（ＩＮＴ）の電圧値の電圧関係を示す図である。通常動作時の電圧関係（Ｉ）およびベリファイ動作時の電圧関係（ＩＩ）が示されており、通常動作時の電圧関係（Ｉ）は、切替スイッチ１１が内部電源ＶＣＣ（ＩＮＴ）を内部降圧電源回路１５に接続する場合の電圧関係であり、ベリファイ動作時の電圧関係（ＩＩ）は、切替スイッチ１１が内部電源ＶＣＣ（ＩＮＴ）を外部電源ＶＣＣ（ＥＸ）に接続する場合の電圧関係である。
【００３０】
電圧関係（Ｉ）では、内部電源ＶＣＣ（ＩＮＴ）は内部降圧電源回路１５に接続されている。このため、外部電源ＶＣＣ（ＥＸ）に供給される電圧値が内部降圧電圧（この場合、２Ｖを例示）を上回る場合にも、内部電源ＶＣＣ（ＩＮＴ）は、内部降圧電圧（２Ｖ）に固定される。通常の動作状態である。これにより、内部降圧電源回路１５により降圧された内部降圧電圧（２Ｖ）は、メモリセルアレイ５および周辺回路７に供給される。
【００３１】
電圧関係（ＩＩ）では、内部電源ＶＣＣ（ＩＮＴ）は外部電源ＶＣＣ（ＥＸ）に接続されている。このため、外部電源ＶＣＣ（ＥＸ）に供給される電圧値が内部降圧電源回路１５から出力される内部降圧電圧（２Ｖ）を越えても、内部電源ＶＣＣ（ＩＮＴ）の電圧値は、外部電源ＶＣＣ（ＥＸ）の電圧値になる。これにより、外部電源ＶＣＣ（ＥＸ）に供給される電圧は、メモリセルアレイ５および周辺回路７に供給され、内部電源ＶＣＣ（ＩＮＴ）の電圧値は、外部電源ＶＣＣ（ＥＸ）の電圧値と同じになる。
【００３２】
第１実施形態では、ＰＧＭ／ＥＲの動作ステップ（図１）において、ＰＧＭ／ＥＲ電圧印加の後に行われるベリファイ動作において、内部電源ＶＣＣ（ＩＮＴ）に供給される電圧値が、内部降圧電源回路１５から出力される内部降圧電圧に代えて、外部電源ＶＣＣ（ＥＸ）に供給される電圧値とされる。ＰＧＭ／ＥＲ電圧印加の後のベリファイ動作時に供給される電圧値が内部降圧電圧に固定されることはなく、外部より可変とすることができる。
【００３３】
ベリファイ動作時の電圧が外部より可変とすることができるため、ベリファイ動作時にメモリセルに印加される電圧を可変として、メモリセルにおいて電圧印加状態の厳しい読み出し条件とすることができる。ＰＧＭ／ＥＲ電圧印加により書き換えられたメモリセルのデータ記憶状態を確認することができる。すなわち、メモリセルへのデータの記憶は不揮発性トランジスタの閾値電圧により行われるところ、ベリファイ動作により不揮発性トランジスタへの印加電圧を可変として厳しい読み出し条件とすることにより、閾値電圧が充分な電圧であるか不十分な電圧であるかを確認することができる。十分に動作余裕のある記憶状態であるか否かの確認をしてＰＧＭ／ＥＲ動作が確実に行われたことを確認することができる。
【００３４】
また、第１実施形態では、ベリファイ動作時に内部電源ＶＣＣ（ＩＮＴ）に供給される電圧は外部から供給されるので、ＲＯＭライタ（メモリコントローラ）によりベリファイ動作時の電圧の設定を行うことができ好都合である。
【００３５】
次に、第２実施形態について説明する。図８は、第２実施形態の回路ブロック図である。第２実施形態は、内部降圧電源回路の降圧電圧値を調整することにより内部電源ＶＣＣ（ＩＮＴ）に供給される内部降圧電圧の電圧値を可変とする場合である。第1実施形態と同一構成、内容については、同じ符号を付し、説明を省略する。
【００３６】
第２実施形態では、第１実施形態とは次の点で異なる構成を備えている。制御回路１３に代えて制御回路２３を備えている。制御回路２３は、制御回路１３と同様にＡＣＣモード信号ＡＣＣＭおよびベリファイ状態信号ＶＥＲが入力されることに加えて、ベリファイ回数を示すベリファイ回数信号ＶＮが入力されている。また、内部降圧電源回路１５に代えて内部降圧電源回路２５を備えている。また、基準電圧回路２７を備えており、基準電圧回路２７は、内部降圧電源回路２５へ基準電圧を出力する。この基準電圧に応じて、内部降圧電源回路２５は、内部降圧電圧の電圧値を設定し、これにより、内部降圧電圧が可変に制御される。更に、切換スイッチ１１を備えておらず、内部降圧電源回路２５の出力端子が内部電源ＶＣＣ（ＩＮＴ）に接続されている。
【００３７】
制御回路２３の出力端子は、基準電圧回路２７に接続されており、制御回路２３は、基準電圧回路２７から出力される基準電圧を可変に制御する。
【００３８】
次に、回路動作について説明する。回路動作の説明についても第１実施形態と同様な動作については説明を省略する。
【００３９】
制御回路２３は、ＡＣＣモード信号ＡＣＣＭまたはベリファイ状態信号ＶＥＲの少なくとも何れか一方の信号がセットされて入力されることに応じて、基準電圧回路２７に対して制御信号ＣＮＴを出力して、基準電圧を通常の電圧値より高電圧に変更する。基準電圧が内部降圧電源回路２５に入力され、内部降圧電圧が設定されるので、内部降圧電源回路２５から出力される内部降圧電圧は、通常の動作状態に比して高電圧となる。
【００４０】
更に、制御回路２３は、ベリファイ回数信号ＶＮに応じて制御信号ＣＮＴを可変とする。例えば、制御信号ＣＮＴは、ベリファイ動作ごとに基準電圧の電圧値を高く設定するように出力される。これにより、ベリファイ回数ごとにメモリセルに、順次高電圧が印加される。
【００４１】
図９は、外部電源ＶＣＣ（ＥＸ）に供給される電圧値に対する内部電源ＶＣＣ（ＩＮＴ）の電圧値の関係を示す図である。図９に示す電圧関係（ＩＩＩ）は、基準電圧に応じて外部電源ＶＣＣ（ＥＸ）の電圧値が可変となる場合の電圧関係である。例えば、内部電源ＶＣＣ（ＩＮＴ）の電圧値を外部電源ＶＣＣ（ＥＸ）の電圧値の８割程度の電圧値に設定することができる。これにより、内部電源ＶＣＣ（ＩＮＴ）に供給される内部降圧電圧を外部電源ＶＣＣ（ＥＸ）の電圧値に依存して、例えば８割程度の電圧値として、可変とすることができる。
【００４２】
第２実施形態では第１実施形態と同様に、ＰＧＭ／ＥＲの動作ステップ（図１）において、ＰＧＭ／ＥＲ電圧印加の後に行われるベリファイ動作において、基準電圧回路２７から出力される基準電圧の電圧値を可変とすることにより、内部電源ＶＣＣ（ＩＮＴ）に供給される内部降圧電源回路１５からの内部降圧電圧を可変とすることができる。ＰＧＭ／ＥＲ電圧印加の後のベリファイ動作時に供給される電圧値を可変とすることができる。
【００４３】
ベリファイ動作時にメモリセルに印加される電圧を可変として、メモリセルへの電圧印加状態を厳しい読み出し条件とすることができる。ＰＧＭ／ＥＲ電圧印加により書き換えられたメモリセルのデータ記憶状態を確認することができる。すなわち、メモリセルへのデータの記憶は、不揮発性トランジスタの閾値電圧により行われる。そのため、ベリファイ動作により不揮発性トランジスタへの印加電圧を可変として厳しい読み出し条件とすることにより、閾値電圧が充分な電圧であるか不十分な電圧であるかを確認することができる。十分に動作余裕のある記憶状態であるか否かの確認をしてＰＧＭ／ＥＲ動作が確実に行われたことを確認することができる。
【００４４】
図１０は、第１および第２実施形態の変形例を示す回路ブロック図である。ベリファイレジスタ７３の内容を外部からリセットあるいは参照する構成である。
【００４５】
複数のコントロールパッド２を備え、その各々にコントロール信号ＣＮＴＬが入力される。入力されたコントロール信号ＣＮＴＬは、コマンドデコーダ４おいてデコードされる。コマンドデコーダ４は、レジスタリセットコマンド認識部４１およびステータスレジスタ参照コマンド認識部４２を備える。レジスタリセットコマンド認識部４１、およびステータスレジスタ参照コマンド認識部４２の出力端子は、周辺回路７に接続され、レジスタリセットコマンド認識部４１、およびステータスレジスタ参照コマンド認識部４２の出力は、周辺回路７に入力されている。
【００４６】
レジスタリセットコマンド認識部４１は、入力されたコントロール信号ＣＮＴＬにより、ベリファイレジスタ７３をリセットするコマンドを認識する。レジスタリセットコマンド認識部４１で、ベリファイレジスタ７３のリセットを指令するコマンドであることが認識されると、ベリファイレジスタ７３は、ベリファイ判定回路７２の状態に関わらず、リセットされる。
また、ステータスレジスタ参照コマンド認識部４２は、ベリファイレジスタ７３の内容を読み出す。ステータスレジスタ参照コマンド認識部４２で、ベリファイレジスタ７３の内容の読み出し指令であることが認識されると、ベリファイレジスタ７３の内容は、Ｉ／Ｏインターフェース９を介してＩ／Ｏパッド６から読み出される。
【００４７】
これにより、ＲＯＭライタ（メモリコントローラ）からベリファイレジスタ７３の内容が参照でき、ベリファイレジスタ７３のリセットを行うことができる。ベリファイレジスタ７３をリセットすることにより、ベリファイ動作時の内部電源ＶＣＣ（ＩＮＴ）への電圧供給を通常の状態に戻すことができる。
【００４８】
以上、詳細に説明したように、本実施形態によれば、内部降圧電源回路１５、２５が搭載される不揮発性メモリにおいて、ＰＧＭ／ＥＲ電圧印加後のベリファイ動作において、内部降圧電源回路１５、２５から出力される内部降圧電圧を内部電源ＶＣＣ（ＩＮＴ）から切り離し内部電源ＶＣＣ（ＩＮＴ）を外部電源ＶＣＣ（ＥＸ）に接続し、あるいは内部降圧電圧の電圧値を調整することができる。これにより、内部電源ＶＣＣ（ＩＮＴ）に外部電源ＶＣＣ（ＥＸ）に供給する電圧が供給され、あるいは調整された内部降圧電圧が供給される。ベリファイ対象のメモリセルに印加される電圧値を可変としてメモリセルからデータを読み出すことができる。対象メモリセルのＰＧＭ／ＥＲ状態について読み出し電圧の依存性を確認することが可能となる。ベリファイ動作における読み出し時に厳しい電圧条件を印加することができ、対象メモリセルにおいて書き換えられたデータの記憶状態の余裕度を確認することができる。ＰＧＭ／ＥＲ動作による信頼性を確保することができる。また、内部電源ＶＣＣ（ＩＮＴ）に外部電源ＶＣＣ（ＥＸ）を接続する第１実施形態の場合には、ＲＯＭライタ（メモリコントローラ）等の外部からの制御によるベリファイ機能においても、印加電圧を可変とすることができる。
【００４９】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、本実施形態では、ＡＣＣモード信号ＡＣＣＭのセットとベリファイレジスタ７３のセットとを検出して、制御回路１３、２３が、切り替え信号ＳＷあるいは制御信号ＣＮＴを出力する構成を例示した。しかしながら、本願はこれに限定されるものではなく、ＡＣＣモード信号ＡＣＣＭのセット、またはベリファイレジスタ７３のセットのいずれか一方により制御することも可能である。
【図面の簡単な説明】
【００５０】
【図１】ＰＧＭ／ＥＲの動作ステップを示す図である。
【図２】第１実施形態の回路ブロック図である。
【図３】制御回路１３の制御による切替スイッチ１１の切替を４値で表わす図である。
【図４】外部コントローラによる、制御回路１３の制御および切替スイッチ１１の切替を示す図である。
【図５】ＡＣＣモード信号ＡＣＣＭおよびベリファイ状態信号ＶＥＲの両信号のＡＮＤ論理演算処理による、制御回路１３の制御および切替スイッチ１１の切替を示す図である。
【図６】ＡＣＣモード信号ＡＣＣＭおよびベリファイ状態信号ＶＥＲの両信号のＯＲ論理演算処理による、制御回路１３の制御および切替スイッチ１１の切替を示す図である。
【図７】第１実施形態において、外部電源ＶＣＣ（ＥＸ）に供給される電圧に対する内部電源ＶＣＣ（ＩＮＴ）に供給される電圧の関係を示す図である。
【図８】第２実施形態の回路ブロック図である。
【図９】第２実施形態において、外部電源ＶＣＣ（ＥＸ）に供給される電圧に対する内部電源ＶＣＣ（ＩＮＴ）に供給される電圧の関係を示す図である。
【図１０】第１および第２実施形態の変形例を示す図である。
【符号の説明】
【００５１】
１      ＡＣＣパッド
２      コントロールパッド
３      高電圧検出回路
４      コマンドデコーダ
５      メモリセルアレイ
６      Ｉ／Ｏパッド
７      周辺回路
９      Ｉ／Ｏインターフェース
１１      切替スイッチ
１３      制御回路
１５      内部降圧電源回路
２３      制御回路
２７      基準電圧回路
４１      レジスタリセットコマンド認識部
４２      ステータスレジスタ参照コマンド認識部
７１      ＰＧＭ／ＥＲ制御回路
７２      ベリファイ判定回路
７３      ベリファイレジスタ
ＡＣＣ      補助電源
ＶＣＣ（ＥＸ）      外部電源
ＶＣＣ（ＩＮＴ）      内部電源
ＡＣＣＭ      ＡＣＣモード信号
ＣＮＴ      制御信号
ＣＮＴＬ      コントロール信号
ＰＥＥ      ＰＧＭ／ＥＲ終了信号
ＳＷ      切り替え信号
ＶＥＲ      ベリファイ状態信号
ＶＮ      ベリファイ回数信号
【図１】
2010020819.tif 000003
【図２】
2010020819.tif 000004
【図３】
2010020819.tif 000005
【図４】
2010020819.tif 000006
【図５】
2010020819.tif 000007
【図６】
2010020819.tif 000008
【図７】
2010020819.tif 000009
【図８】
2010020819.tif 000010
【図９】
2010020819.tif 000011
【図１０】
2010020819.tif 000012