(57)【要約】      （修正有）【課題】駆動スイッチング素子の劣化を防止できる有機発光ダイオード表示装置の提供。【解決手段】発光ダイオードを備えた画素セルと、データ信号を伝送するデータラインと、互いに異なる大きさを持つゲート高電圧、第１ゲート低電圧、及びデータ信号と相反する極性を持つ第２ゲート低電圧からなるゲート信号を伝送するゲートラインとを含み、各画素セルは、ゲートラインからの第１ゲート高電圧によってデータラインとノード間を接続させる信号伝達スイッチング素子と、ノードの信号状態で発光ダイオードに供給される駆動電流の大きさを制御する駆動スイッチング素子と、ノードと駆動スイッチング素子のソース電極またはドレイン電極間に接続されたストレージキャパシタと、ゲートラインからの第２ゲート低電圧及び制御ラインからの制御信号でゲートラインとノード間を接続させる制御スイッチング素子とを含む。【選択図】図３
2010020314.tif 000002
【特許請求の範囲】
【請求項１】
発光ダイオードを備えた複数の画素セルと、
画像に関する情報を持つデータ信号を伝送する複数のデータラインと、
互いに異なる大きさを持つゲート高電圧、第１ゲート低電圧、及び前記データ信号と相反する極性を持つ第２ゲート低電圧からなるゲート信号を伝送する複数のゲートラインと、
を含み
前記各画素セルは、
前記ゲートラインからの第１ゲート高電圧によってデータラインとノード間を接続させる信号伝達スイッチング素子と、
前記ノードの信号状態に応じて前記発光ダイオードに供給される駆動電流の大きさを制御する駆動スイッチング素子と、
前記ノードと前記駆動スイッチング素子のソース電極またはドレイン電極間に接続されたストレージキャパシタと、
前記ゲートラインからの第２ゲート低電圧及び制御ラインからの制御信号に応じて前記ゲートラインと前記ノード間を接続させる制御スイッチング素子と、
を含むことを特徴とする有機発光ダイオード表示装置。
【請求項２】
前記第１ゲート低電圧は前記ゲート高電圧より小さく、前記第２ゲート低電圧は前記第１ゲート低電圧より小さく、
前記制御信号は、前記第２ゲート低電圧と前記制御スイッチング素子のしきい電圧との和より大きく、前記第１ゲート低電圧より小さい値を持つ直流電圧であることを特徴とする請求項１に記載の有機発光ダイオード表示装置。
【請求項３】
前記ゲート信号がゲート高電圧に維持されるデータ入力期間に、前記ノードにデータ信号が供給され、
前記ゲート信号が第１ゲート低電圧に維持される発光維持期間に、前記ノードに供給されたデータ信号が維持され、
前記ゲート信号が第２ゲート低電圧に維持される回復期間に、前記ノードに前記第２ゲート低電圧が供給されることを特徴とする請求項２に記載の有機発光ダイオード表示装置。
【請求項４】
前記複数のゲートラインを駆動するためのゲートドライバをさらに含み、
前記ゲートドライバは、
第１スタートパルス及び第１クロック信号を用いて、前記各ゲートラインに供給されるゲート高電圧及び第１ゲート低電圧を順次に生成する第１駆動部と、
前記第１スタートパルスよりも遅れて出力され、パルス幅が大きい第２スタートパルス、及び前記第１クロック信号よりもパルス幅が大きい第２クロック信号を用いて、各ゲートラインに供給される第２ゲート低電圧を順次に出力する第２駆動部と、
前記第１及び第２駆動部からの出力のいずれかを選択して、各ゲートラインに出力する選択部と、
を含むことを特徴とする請求項２に記載の有機発光ダイオード表示装置。
【請求項５】
第１駆動部は、前記第１スタートパルスを前記第１クロック信号に応じてシフトさせて順次に出力する第１シフトレジスタと、前記第１シフトレジスタからの各出力の論理に応じてゲート高電圧または第１ゲート低電圧のいずれかを選択して出力する複数のレベルシフターと、を含み、
前記第２駆動部は、前記第２スタートパルスを前記第２クロック信号に応じてシフトさせて順次に出力する第２シフトレジスタと、前記第２ゲート低電圧を生成する低電源生成部と、を含み、
前記選択部は、前記各レベルシフトに対応する複数のマルチプレクサを含み、該各マルチプレクサは、前記第２シフトレジスタからの出力がロー論理の時に前記各レベルシフターからのゲート高電圧または第１ゲート低電圧を選択し、前記第２シフトレジスタからの出力がハイ論理の時に前記低電源生成部からの第２ゲート低電圧を選択することを特徴とする請求項４に記載の有機発光ダイオード表示装置。
【請求項６】
第１駆動部は、前記第１スタートパルスを前記第１クロック信号に応じてシフトさせて順次に出力する第１シフトレジスタと、前記第１シフトレジスタからの各出力の論理に応じてゲート高電圧及び第１ゲート低電圧のいずれかを選択して出力する複数のレベルシフターと、を含み、
前記第２駆動部は、前記第２スタートパルスを前記第２クロック信号に応じてシフトさせて順次に出力する第２シフトレジスタと、前記第２ゲート低電圧を生成する低電源生成部と、を含み、
前記選択部は、前記各レベルシフトに対応する複数のマルチプレクサと、前記第２シフトレジスタの各出力と外部からのイネーブル信号とを論理演算する複数の論理和ゲートと、を含み、前記各マルチプレクサは、前記論理和ゲートの出力がロー論理の時に前記各レベルシフターからのゲート高電圧または第１ゲート低電圧を選択し、前記論理和ゲートの出力がハイ論理の時に前記低電源生成部からの第２ゲート低電圧を選択することを特徴とする請求項４に記載の有機発光ダイオード表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード表示装置に関するもので、特に、駆動スイッチング素子の劣化を防止できる有機発光ダイオード表示装置に関する。
【背景技術】
【０００２】
近年、陰極線管に比べて重さと体積が小さい各種の平板表示装置が開発されており、特に発光効率、輝度及び視野角に優れており、応答速度の速い発光表示装置が注目を受けている。
【０００３】
発光素子は、光を発散する薄膜である発光層が、カソード電極とアノード電極との間に位置する構造を有し、この発光層に電子及び正孔を注入しこれらを再結合させることによって励起子を生成し、励起子が低いエネルギーに落ちながら発光するという特性を有する。
【０００４】
このような発光素子は、発光層が無機物または有機物で構成され、発光層の種類によって無機発光素子と有機発光素子とに区分する。
【０００５】
かかる発光素子に流れる駆動電流は、駆動スイッチング素子によってその大きさが制御される。すなわち、この駆動スイッチング素子は、自身のゲート電極に供給されるデータ信号に応じて駆動電流の大きさを制御する。しかし、このデータ信号は常に正極性または負極性のみを示すので、この駆動スイッチング素子の駆動時間が増加するにつれて駆動スイッチング素子のしきい電圧がいずれか一方向に増加し続け、駆動スイッチング素子が劣化してしまうという問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上記の問題点を解決するために案出されたもので、その目的は、駆動スイッチング素子のゲート電極に周期別にデータ信号に対して反対の極性を持つ電圧を供給し、駆動スイッチング素子のしきい電圧が元の値に回復するようにすることによって、駆動スイッチング素子の劣化を防止できる有機発光ダイオード表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための本発明に係る有機発光ダイオード表示装置は、発光ダイオードを備えた複数の画素セルと、
画像に関する情報を持つデータ信号を伝送する複数のデータラインと、
互いに異なる大きさを持つゲート高電圧、第１ゲート低電圧、及び前記データ信号と相反する極性を持つ第２ゲート低電圧からなるゲート信号を伝送する複数のゲートラインと、を含み
各画素セルは、前記ゲートラインからの第１ゲート高電圧によってデータラインとノード間を接続させる信号伝達スイッチング素子と、
前記ノードの信号状態に応じて前記発光ダイオードに供給される駆動電流の大きさを制御する駆動スイッチング素子と、
前記ノードと前記駆動スイッチング素子のソース電極またはドレイン電極間に接続されたストレージキャパシタと、
前記ゲートラインからの第２ゲート低電圧及び制御ラインからの制御信号に応じて前記ゲートラインと前記ノード間を接続させる制御スイッチング素子と、を含むことを特徴とする。
【発明の効果】
【０００８】
本発明に係る有機発光ダイオード表示装置には下記のような効果がある。
本発明によると、駆動スイッチング素子のゲート電極に周期別にデータ信号に対して反対の極性を持つ電圧を供給することによって駆動スイッチング素子のしきい電圧が元の値に回復するようにし、駆動スイッチング素子の劣化を防止することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明による有機発光ダイオード表示装置を示す図である。
【図２】図１に示す有機発光ダイオード表示装置に供給される各種信号の波形を示す図である。
【図３】図１の任意の画素セルの回路構成を示す図である。
【図４】本発明の第１実施例によるゲートドライバの構成を示す図である。
【図５】本発明の第２実施例によるゲートドライバの構成を示す図である。
【発明を実施するための形態】
【００１０】
図１は、本発明による有機発光ダイオード表示装置を示す図であり、図２は、図１に示す有機発光ダイオード表示装置に供給される各種信号の波形を示す図である。
【００１１】
図１を参照すると、本発明による有機発光ダイオード表示装置は、データ信号（Data）が供給されるｍ（ただし、ｍは自然数）本のデータラインＤＬ１〜ＤＬｍと、ゲート信号が供給されるｎ（ただし、ｎはｍと異なる自然数）本のゲートラインＧＬ１〜ＧＬｎと、第１駆動電源ＶＤＤが供給される第１駆動電源ライン（図示せず）と、第２駆動電源ＶＳＳが供給される第２駆動電源ライン（図示せず）と、複数の画素セルＰＸＬと、を含む表示部１００と；各ゲートラインＧＬ１〜ＧＬｎを駆動するためのゲートドライバ２００と；各データラインＤＬ１〜ＤＬｍに画像に関する情報を持つデータ信号Ｄａｔａを供給するデータドライバ３００と；を含んで構成される。
【００１２】
ゲートドライバ２００は、スタートパルスＳＰ１，ＳＰ２とクロック信号ＣＬＫ１，ＣＬＫ２を用いてゲート信号ＧＳ１〜ＧＳｎを生成し、生成されたゲート信号ＧＳ１〜ＧＳｎのそれぞれを各ゲートラインＧＬ１〜ＧＬｎに供給する。図２に示すように、各ゲートラインＧＬ１〜ＧＬｎに供給されるゲート信号ＧＳ１〜ＧＳｎは、ゲート高電圧ＶＧＨ、第１ゲート低電圧ＶＧＬ１及び第２ゲート低電圧ＶＧＬ２からなる。このゲート高電圧ＶＧＨ、第１ゲート低電圧ＶＧＬ１及び第２ゲート低電圧ＶＧＬ２は、互いに異なる大きさを持つ。すなわち、第１ゲート低電圧ＶＧＬ１はゲート高電圧ＶＧＨより小さく、そして第２ゲート低電圧ＶＧＬ２は第１ゲート低電圧ＶＧＬ１より小さい。特に、第２ゲート低電圧ＶＧＬ２はデータ信号と相反する極性を持つ。ここで、上述したように、データ信号Ｄａｔａが正極性であるから、第２ゲート低電圧ＶＧＬ２は負極性を持つ。もし、データ信号Ｄａｔａが負極性であれば、第２ゲート低電圧ＶＧＬ２は正極性となる。
【００１３】
ゲートドライバ２００は、第１スタートパルスＳＰ１及び第１クロック信号ＣＬＫ１を用いてゲート信号のゲート高電圧ＶＧＨ及び第１ゲート低電圧ＶＧＬ１を生成し、第２スタートパルスＳＰ２及び第２クロック信号ＣＬＫ２を用いてゲート信号の第２ゲート低電圧ＶＧＬ２を生成する。言い換えると、ゲートドライバ２００は、第１スタートパルスＳＰ１を第１クロック信号ＣＬＫ１に応じてシフトさせることによって、ゲートラインに必要なゲート高電圧ＶＧＨ及び第１ゲート低電圧ＶＧＬ１を順次に生成する。なお、第２スタートパルスＳＰ２を第２クロック信号ＣＬＫ２に応じてシフトさせることによって、ゲートラインに必要な第２ゲート低電圧ＶＧＬ２を順次に生成する。したがって、第１クロック信号ＣＬＫ１の立ち上がりエッジごとにゲート高電圧ＶＧＨが発生し、第２クロック信号ＣＬＫ２の立ち上がりエッジごとに第２ゲート低電圧ＶＧＬ２が発生する。
【００１４】
第１及び第２スタートパルスＳＰ１，ＳＰ２は、１フレーム期間に只１度のみ出力される。言い換えると、第１及び第２クロック信号ＣＬＫ１，ＣＬＫ２は、１フレーム期間に周期的に数回アクティブ状態（ハイ状態）を示すが、第１及び第２スタートパルスＳＰ１，ＳＰ２は、１フレーム期間に只１度のアクティブ状態を示す。ここで、第２スタートパルスＳＰ２は第１スタートパルスＳＰ１よりも遅く出力される。また、第２スタートパルスＳＰ２は、第１スタートパルスＳＰ１に比べてより広いパルス幅を持つ。一方、第１クロック信号ＣＬＫ１は、第２クロック信号ＣＬＫ２より２倍高い周波数を持つ。
【００１５】
データドライバ３００は、図示せぬデータ制御信号に応じてデータ信号Ｄａｔａを生成して、各データラインＤＬ１〜ＤＬｍに供給する。この時、データドライバ３００は、１水平期間ごとに１水平ライン分ずつのデータ信号Ｄａｔａを各データラインＤＬ１〜ＤＬｍに供給する。このデータ信号Ｄａｔａは正極性または負極性を持つことができ、ここでは、データ信号Ｄａｔａが正極性信号を持つとして説明する。
【００１６】
１水平ライン中のｍ個の画素セルＰＸＬは、一つのゲートラインに共通して接続されるとともに、ｍ本のデータラインに個別に接続される。例えば、第１水平ラインＨＬ１に沿って配列された第１〜第ｍ画素セルＰＸＬはいずれも第１ゲートラインＧＬ１に共通して接続されるとともに、第１〜第ｍデータラインＤＬ１〜ＤＬｍにそれぞれ個別に接続される。言い換えると、第１水平ラインＨＬ１の第１画素セルＰＸＬは、第１データラインＤＬ１に接続され、第１水平ラインＨＬ１の第２画素セルＰＸＬは、第２データラインＤＬ２に接続され、第１水平ラインＨＬ１の第３画素セルＰＸＬは、第３データラインＤＬ３に接続され、…、そして第１水平ラインＨＬ１の第ｍ画素セルＰＸＬは、第ｍデータラインＤＬｍに接続される。
【００１７】
第１及び第２駆動電源ライン、そして制御ラインは全ての画素セルＰＸＬに共通して接続される。
【００１８】
ここで、各画素セルＰＸＬの構造をより具体的に説明すると、下記の通りである。
【００１９】
図３は、図１の任意の画素セルＰＸＬの回路構成を示す図である。
【００２０】
各画素セルは、図３に示すように、発光ダイオードＯＬＥＤ、信号伝達スイッチング素子Ｔｒ＿Ｔ、駆動スイッチング素子Ｔｒ＿Ｄ、制御スイッチング素子Ｔｒ＿Ｃ及びストレージキャパシタＣｓｔを含む。
発光ダイオードＯＬＥＤは、駆動スイッチング素子Ｔｒ＿Ｄにより制御された駆動電流を受けて発光する発光ダイオードＯＬＥＤで、この発光ダイオードＯＬＥＤのカソード電極は、駆動スイッチング素子Ｔｒ＿Ｄのドレイン電極（またはソース電極）に接続され、アノード電極は、第１駆動電源ラインに接続される。
【００２１】
信号伝達スイッチング素子Ｔｒ＿Ｔは、ゲートラインからの第１ゲート高電圧ＶＧＨによってデータラインとノードｎ間を接続させる。そのために、信号伝達スイッチング素子Ｔｒ＿Ｔのゲート電極はゲートラインに接続され、ドレイン電極（またはソース電極）はデータラインＤＬに接続され、そしてソース電極（またはドレイン電極）はノードｎに接続される。
【００２２】
駆動スイッチング素子Ｔｒ＿Ｄは、ノードｎの信号状態に応じて発光ダイオードＯＬＥＤに供給される駆動電流の大きさを制御する。そのために、駆動スイッチング素子Ｔｒ＿Ｄのゲート電極はノードｎに接続され、ドレイン電極（またはソース電極）は発光ダイオードＯＬＥＤのカソード電極に接続され、そしてソース電極（またはドレイン電極）は、第２駆動電源を伝送する第２駆動電源ラインに接続される。
【００２３】
制御スイッチング素子Ｔｒ＿Ｃは、ゲートラインからの第２ゲート低電圧ＶＧＬ２及び制御ラインからの制御信号ＣＳに応じてゲートラインとノードｎを接続させる。そのために、制御スイッチング素子Ｔｒ＿Ｃのゲート電極は、制御信号ＣＳを伝送する制御信号ラインに接続され、ドレイン電極（またはソース電極）はノードｎに接続され、そしてソース電極（またはドレイン電極）はゲートラインに接続される。
【００２４】
制御信号ＣＳは、第２ゲート低電圧ＶＧＬ２と制御スイッチング素子Ｔｒ＿Ｃのしきい電圧との和より大きく、かつ、第１ゲート低電圧ＶＧＬ１より小さい値を持つ直流電圧である。これは下記の式１で示される。
【００２５】
［数１］
VGL2 + Vth(Tr_C) < CS ≦ VGL1
【００２６】
ここで、Ｖｔｈ(Ｔｒ＿Ｃ)は、制御スイッチング素子Ｔｒ＿Ｃのしきい電圧を意味する。
【００２７】
これにより、制御スイッチング素子Ｔｒ＿Ｃは、自身のソース電極（ゲートラインに接続された電極）に供給されるゲート信号のレベルによってターン−オンするか否かが決定される。すなわち、ソース電極に供給されるゲート信号がゲート高電圧ＶＧＨまたは第１ゲート低電圧ＶＧＬ１のレベルである時、制御スイッチング素子Ｔｒ＿Ｃのゲート電極とソース電極間の電圧、すなわち、ゲート−ソース電極電圧は負極性のレベルを表す。したがって、制御スイッチング素子Ｔｒ＿Ｃのソース電極に供給されるゲート信号がゲート高電圧ＶＧＨまたは第１ゲート低電圧ＶＧＬ１のレベルである時、制御スイッチング素子Ｔｒ＿Ｃはターン−オフ状態を維持する。しかし、制御スイッチング素子Ｔｒ＿Ｃのソース電極に供給されるゲート信号が第２ゲート低電圧ＶＧＬ２のレベルである時、制御スイッチング素子Ｔｒ＿Ｃのゲート−ソース電極電圧は正極性のレベルを表す。したがって、制御スイッチング素子Ｔｒ＿Ｃのソース電極に供給されるゲート信号が第２ゲート低電圧ＶＧＬ２のレベルである時、制御スイッチング素子Ｔｒ＿Ｃはターン−オン状態を維持する。
【００２８】
この制御スイッチング素子Ｔｒ＿Ｃがターン−オンされると、制御スイッチング素子Ｔｒ＿Ｃのソース電極とドレイン電極が互いに連結される。すなわち、ゲートラインとノードｎが互いに連結される。すると、ノードｎが、ゲートラインからの第２ゲート低電圧ＶＧＬ２によって負極性状態となる。これにより、ノードｎにゲート電極を介して接続された駆動スイッチング素子Ｔｒ＿Ｄの劣化が防止される。
【００２９】
ストレージキャパシタＣｓｔは、１フレーム期間のデータ信号Ｄａｔａを保存するためのもので、これは、ノードｎと駆動スイッチング素子Ｔｒ＿Ｄのソース電極間に接続されたり、または、ノードｎとドレイン電極間に接続される。
【００３０】
このように構成された画素セルＰＸＬの動作について説明すると、下記の通りである。
【００３１】
図２及び図３に示すように、データ入力期間Ｔ１でゲート信号がゲート高電圧ＶＧＨに維持されることから、このゲート高電圧ＶＧＨをゲート電極から受ける信号伝達スイッチング素子Ｔｒ＿Ｔがターン−オンされる。これにより、ターン−オンされた信号伝達スイッチング素子Ｔｒ＿Ｔを介してデータラインＤＬからのデータ信号Ｄａｔａがノードｎに供給される。すると、ノードｎの電圧がデータ信号Ｄａｔａ分だけ上昇し、このノードｎにゲート電極を介して接続された駆動スイッチング素子Ｔｒ＿Ｄがターン−オンされる。すると、ターン−オンされた駆動スイッチング素子Ｔｒ＿Ｄを通じて駆動電流が発生する。この駆動電流は発光ダイオードＯＬＥＤに供給されて、発光ダイオードＯＬＥＤを発光させ始める。一方、このデータ入力期間Ｔ１で制御スイッチング素子Ｔｒ＿Ｃのゲート−ソース電極電圧は負極性を表すので、この期間Ｔ１で制御スイッチング素子Ｔｒ＿Ｃはターン−オフ状態を維持する。
【００３２】
その後、図２及び図３に示すように、発光維持期間Ｔ２でゲート信号が第１ゲート低電圧ＶＧＬ１に維持されることから、この第１ゲート低電圧ＶＧＬ１をゲート電極を介して受ける信号伝達スイッチング素子Ｔｒ＿Ｔがターン−オフされる。これにより、ノードｎはフローティング状態になり、このフローティング状態のノードｎにはデータ入力期間Ｔ１で供給されたデータ信号Ｄａｔａの電圧がそのまま維持される。したがって、この期間Ｔ２で駆動スイッチング素子Ｔｒ＿Ｄはターン−オン状態にあり、このターン−オン状態の駆動スイッチング素子Ｔｒ＿Ｄからの駆動電流により発光ダイオードＯＬＥＤは引続き発光状態を維持する。一方、この発光維持期間Ｔ２で制御スイッチング素子Ｔｒ＿Ｃのゲート−ソース電極電圧は負極性を表すので、この期間に制御スイッチング素子Ｔｒ＿Ｃはターン−オフ状態を維持する。
【００３３】
次いで、回復期間Ｔ３でゲート信号が第２ゲート低電圧ＶＧＬ２に維持されることから、この第２ゲート低電圧ＶＧＬ２をゲート電極を介して受ける信号伝達スイッチング素子Ｔｒ＿Ｔがターン−オフ状態を維持する。一方、この回復期間Ｔ３に制御スイッチング素子Ｔｒ＿Ｃのゲート−ソース電極電圧は正極性に変更されることによって、この期間Ｔ３で制御スイッチング素子Ｔｒ＿Ｃはターン−オンされる。すると、ゲートラインＧＬからの第２ゲート低電圧ＶＧＬ２がターン−オンされた制御スイッチング素子Ｔｒ＿Ｃを介してノードｎに供給され、これにより、ノードｎが第２ゲート低電圧ＶＧＬ２に放電される。結局、この回復期間Ｔ３に、ノードｎの電圧がデータ信号Ｄａｔａによる正極性電圧から第２ゲート低電圧ＶＧＬ２による負極性電圧に下降し、よって、駆動スイッチング素子Ｔｒ＿Ｄの劣化が防止される。
【００３４】
上述したような動作のために、本発明による有機発光ダイオード表示装置におけるゲートドライバ２００は下記のような構成を持つ。
【００３５】
図４は、本発明の第１実施例によるゲートドライバ２００の構成を示す図である。
【００３６】
本発明の第１実施例によるゲートドライバ２００は、図４に示すように、第１駆動部４０１と、第２駆動部４０２と、選択部４４４とを含む。
【００３７】
第１駆動部４０１は、第１スタートパルスＳＰ１及び第１クロック信号ＣＬＫ１を用いて、各ゲートラインに供給されるゲート高電圧ＶＧＨ及び第１ゲート低電圧ＶＧＬ１を順次に生成し、第２駆動部４０２は、第２スタートパルスＳＰ２及び第２クロック信号ＣＬＫ２を用いて、各ゲートラインに供給される第２ゲート低電圧ＶＧＬ２を順次に生成する。
【００３８】
選択部４４４は、第１及び第２駆動部４０１，４０２からの出力のいずれかを選択して各ゲートラインに出力する。
【００３９】
次に、第１駆動部４０１、第２駆動部４０２、及び選択部４４４についてより具体的に説明する。
【００４０】
第１駆動部４０１は、第１シフトレジスタＳＲ１と複数のレベルシフターＬ／Ｓとを含む。
【００４１】
第１シフトレジスタＳＲ１は、第１スタートパルスＳＰ１を第１クロック信号ＣＬＫ１に応じてシフトさせて順次に出力する。第１シフトレジスタＳＲ１は、第１クロック信号ＣＬＫ１を伝送する第１クロック伝送ラインＣＬ１に共通して接続された複数のフリップ−フロップＦ／Ｆを含む。これらのフリップ−フロップＦ／Ｆの数は、ゲートラインの数と同一である。各フリップ−フロップＦ／Ｆは、前段のフリップ−フロップＦ／Ｆからの出力をスタートパルスとして受け、これを第１クロック信号ＣＬＫ１に応じてシフトさせて出力する。それらのうち、図面の最も左側に位置した１番目のフリップ−フロップＦ／Ｆは、外部から第１スタートパルスＳＰ１を受ける。各フリップ−フロップＦ／Ｆからの出力は、次の段のフリップ−フロップＦ／Ｆの入力端に供給されるとともに、第１シフトレジスタＳＲ１の各出力として使われる。これにより、第１シフトレジスタＳＲ１の各出力端子からは順次に出力が発生し、この順次に出力された出力は、該当のレベルシフターＬ／Ｓに供給される。これらレベルシフターＬ／Ｓの数は、フリップ−フロップＦ／Ｆの数と同一である。
【００４２】
各レベルシフターＬ／Ｓは、第１シフトレジスタＳＲ１からの各出力の論理に応じてゲート高電圧ＶＧＨまたは第１ゲート低電圧ＶＧＬ１のいずれかを選択して出力する。これらのレベルシフターＬ／Ｓは、ゲート高電圧ＶＧＨを伝送する高電圧伝送ラインＶＨＬ及び第１ゲート低電圧ＶＧＬ１を伝送する第１低電圧伝送ラインＶＬＬ１に共通して接続される。すなわち、任意のレベルシフターＬ／Ｓは、第１シフトレジスタＳＲ１のいずれか一つの出力端子から供給される出力がハイ論理の場合、ゲート高電圧ＶＧＨを選択して出力する。逆に、出力がロー論理の場合、第１ゲート低電圧ＶＧＬ１を選択して出力する。
第２駆動部４０２は、第２シフトレジスタＳＲ２及び低電源生成部を含む。
第２シフトレジスタＳＲ２は、第２スタートパルスＳＰ２を第２クロック信号ＣＬＫ２に応じてシフトさせて順次に出力する。第２シフトレジスタＳＲ２は、第２クロック信号ＣＬＫ２を伝送する第２クロック伝送ラインＣＬ２に共通して接続された複数のフリップ−フロップＦ／Ｆを含む。これらフリップ−フロップＦ／Ｆの数は、ゲートラインの数と同一である。各フリップ−フロップＦ／Ｆは、前段のフリップ−フロップＦ／Ｆからの出力をスタートパルスとして受け、これを第２クロック信号ＣＬＫ２に応じてシフトさせて出力する。これらのうち、図面の最も左側の１番目のフリップ−フロップＦ／Ｆは、外部から第２スタートパルスＳＰ２を受ける。各フリップ−フロップＦ／Ｆからの出力は、次の段のフリップ−フロップＦ／Ｆの入力端に供給されるとともに、第２シフトレジスタＳＲ２の各出力として使われる。これにより、第２シフトレジスタＳＲ２の各出力端子からは順次に出力が発生し、この順次に出力された出力は、該当のレベルシフターＬ／Ｓに供給される。これらレベルシフターＬ／Ｓの数はフリップ−フロップＦ／Ｆの数と同一である。
【００４３】
低電源生成部は、第２ゲート低電圧ＶＧＬ２を生成する。この低電源生成部からの第２ゲート低電圧ＶＧＬ２は、第２低電圧伝送ラインＶＬＬ２に供給される。
【００４４】
選択部４４４は、各レベルシフターＬ／Ｓに対応する複数のマルチプレクサＭ／Ｘを含む。各マルチプレクサＭ／Ｘは、第２シフトレジスタＳＲ２からの出力の論理に応じて、レベルシフターＬ／Ｓからの出力または第２低電圧伝送ラインからの出力のいずれかを選択する。すなわち、各マルチプレクサＭ／Ｘは、第２シフトレジスタＳＲ２からの出力がロー論理の時、各レベルシフターＬ／Ｓからのゲート高電圧ＶＧＨまたは第１ゲート低電圧ＶＧＬ１を選択し、第２シフトレジスタＳＲ２からの出力がハイ論理の時、低電源生成部からの第２ゲート低電圧ＶＧＬ２を選択する。
【００４５】
このような本発明の第１実施例によるゲートドライバ２００の構造によれば、第１スタートパルスＳＰ１によって第１シフトレジスタＳＲ１がまず順次に出力を発生させ、この第１シフトレジスタＳＲ１の特定出力の後に第２スタートパルスＳＰ２が発生しながら第２シフトレジスタＳＲ２が順次に出力を発生し始める。言い換えると、第１シフトレジスタＳＲ１の各出力端子からの出力は、これに対応する第２シフトレジスタＳＲ２の各出力端子からの出力よりも先に出力される。
【００４６】
ここで、各マルチプレクサＭ／Ｘは、レベルシフターＬ／Ｓを通過した第１シフトレジスタＳＲ１の出力と、第２低電源伝送ラインからの第２ゲート低電圧ＶＧＬ２を受けるが、この時、マルチプレクサＭ／Ｘは、第２シフトレジスタＳＲ２の出力、すなわち第２シフトレジスタＳＲ２の該当のフリップ−フロップＦ／Ｆの出力がロー論理を表す場合、ゲート高電圧ＶＧＨと第１ゲート低電圧ＶＧＬ１を順次に選択して出力する。以降、このマルチプレクサＭ／Ｘは、第２シフトレジスタＳＲ２の出力、すなわち第２シフトレジスタＳＲ２の該当のフリップ−フロップの出力がハイ論理を表す場合、第２ゲート低電圧ＶＧＬ２を選択して出力する。これにより、一つのマルチプレクサＭ／Ｘから出力されるゲート信号は順に、ゲート高電圧ＶＧＨ、第１ゲート低電圧ＶＧＬ１、そして第２ゲート低電圧ＶＧＬ２のレベルを表すこととなる。ここで、ゲート高電圧ＶＧＨはデータ入力期間Ｔ１に出力され、第１ゲート低電圧ＶＧＬ１は発光維持期間Ｔ２に出力され、そして第２ゲート低電圧ＶＧＬ２は回復期間Ｔ３に出力される。一方、回復期間Ｔ３以降の出力は、第１ゲート低電圧ＶＧＬ１のレベルとなる。
【００４７】
この時、一つのマルチプレクサＭ／Ｘからの出力は一つのゲートラインに供給される。すなわち、第ｋマルチプレクサＭ／Ｘの出力端子は第ｋゲートラインに接続する（ただし、ｋは自然数）。
【００４８】
また、本発明のゲートドライバ２００は下記のような構成にしても良い。
【００４９】
図５は、本発明の第２実施例によるゲートドライバ２００の構成を示す図である。
【００５０】
本発明の第２実施例によるゲートドライバ２００は、図５に示すように、第１駆動部５０１と、第２駆動部５０２と、選択部５５５とを含む。
【００５１】
ここで、第１及び第２駆動部５０１，５０２は、上述された第１実施例の第１及び第２駆動部４０１，４０２と同様に構成され、その説明は省略する。
【００５２】
選択部５５５は、各レベルシフターＬ／Ｓに対応する複数のマルチプレクサＭ／Ｘと、第２シフトレジスタＳＲ２の各出力と外部からのイネーブル信号ＥＮとを論理演算する複数の論理和ゲートＡＮＤと、を含む。このイネーブル信号ＥＮは、イネーブル伝送ラインＥＬを通じて伝送される。
【００５３】
各マルチプレクサＭ／Ｘは、論理和ゲートＡＮＤの出力がロー論理の時、各レベルシフターＬ／Ｓからのゲート高電圧ＶＧＨまたは第１ゲート低電圧ＶＧＬ１を選択し、論理和ゲートＡＮＤの出力がハイ論理の時、低電源生成部からの第２ゲート低電圧ＶＧＬ２を選択する。イネーブル信号ＥＮは、全てのゲートラインＧＬ１〜ＧＬｎに１回ずつのゲート高電圧ＶＧＨ及び第１ゲート低電圧ＶＧＬ１が印加される間にはロー論理に維持され、以降の期間ではハイ論理に維持される。すなわち、このイネーブル信号ＥＮ及び論理和ゲートＡＮＤは、各ゲートラインに第１駆動部５０１からのゲート高電圧ＶＧＨ及び第１ゲート低電圧ＶＧＬ１が供給される期間中には各ゲートラインＧＬ１〜ＧＬｎに第２ゲート低電圧ＶＧＬ２が供給されないようにする。もちろん、第１実施例のような別のイネーブル信号ＥＮ及び論理和ゲートＡＮＤを用いることなく、第１及び第２スタートパルスＳＰ１、ＳＰ２が互いに異なる期間に出力されるようにすることによって、上述の期間で第２ゲート低電圧ＶＧＬ２が各ゲートラインＧＬ１〜ＧＬｎに供給されるのを防止できるが、第２実施例のようにイネーブル信号ＥＮ及び論理和ゲートＡＮＤをさらに備えることによって、信号の歪みにより生じうる誤動作をより防止することができる。
【００５４】
本発明は以上の実施例及び添付の図面に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を持つ者にとっては明白である。
【符号の説明】
【００５５】
Ｔｒ＿Ｔ：信号伝達スイッチング素子
Ｔｒ＿Ｄ：駆動スイッチング素子
Ｔｒ＿Ｃ：制御スイッチング素子
ｎ：ノード
ＤＬ：データライン
ＧＬ：ゲートライン
Ｃｓｔ：ストレージキャパシタ
ＶＤＤ：第１駆動電源
ＶＳＳ：第２駆動電源
ＯＬＥＤ：発光ダイオード
Ｄａｔａ：データ信号
ＣＳ：制御信号
ＧＳ：ゲート信号
【図１】
2010020314.tif 000003
【図２】
2010020314.tif 000004
【図３】
2010020314.tif 000005
【図４】
2010020314.tif 000006
【図５】
2010020314.tif 000007