(57)【要約】【課題】  位相雑音特性の良好な電圧制御発振器、並びにそれを用いた無線通信システム及び位相同期回路を提供することを目的とする。【解決手段】  電圧制御発振器１０は、共振器Ｒｅｓと、共振器Ｒｅｓに入力側が接続された増幅器ＡＭＰ１と、増幅器ＡＭＰ１の出力側と共振器Ｒｅｓとの間に接続されたキャパシタＣ１ａと、増幅器ＡＭＰ１の入力側と出力側の間に、互いに直列になるように接続されたキャパシタＣ１ｂとインダクタＬ１を備える。さらに、共振器Ｒｅｓに入力側が接続された増幅器ＡＭＰ２と、増幅器ＡＭＰ２の出力側と共振器Ｒｅｓとの間に接続されたキャパシタＣ２ａと、増幅器ＡＭＰ２の入力側と出力側の間に、互いに直列になるように接続されたキャパシタＣ２ｂとインダクタＬ２とを備える。【選択図】  図１
2010226225.tif 000002
【特許請求の範囲】
【請求項１】
共振器と、
前記共振器に入力側が接続された第１増幅器と、
前記第１増幅器の出力側と前記共振器との間に接続された第１キャパシタと、
前記第１増幅器の入力側と出力側の間に、直列に接続された第２キャパシタ及び第１インダクタと、
前記共振器に入力側が接続された第２増幅器と、
前記第２増幅器の出力側と前記共振器との間に接続された第３キャパシタと、
前記第２増幅器の入力側と出力側の間に、直列に接続された第４キャパシタ及び第２インダクタと、
を備えたことを特徴とする電圧制御発振器。
【請求項２】
前記第１キャパシタと、前記第２キャパシタと、前記第１インダクタとを備えた前記第１増幅器の利得の周波数特性のピークにおける周波数と、前記第３キャパシタと、前記第４キャパシタと、前記第２インダクタとを備えた前記第２増幅器の利得の周波数特性のピークにおける周波数とが、前記共振器の共振周波数よりも大きいことを特徴とする請求項１記載の電圧制御発振器。
【請求項３】
前記第１増幅器の入力側と出力側の間に接続された第１抵抗と、
前記第２増幅器の入力側と出力側の間に接続された第２抵抗と、
をさらに備えたことを特徴とする請求項１または２記載の電圧制御発振器。
【請求項４】
電源電位ノードに一端が接続された定電流源と、
前記定電流源の他端にソースが共通接続された第１ｐＭＯＳトランジスタ及び第２ｐＭＯＳトランジスタと、
前記第１ｐＭＯＳトランジスタのゲートにゲートが接続され、前記第１ｐＭＯＳトランジスタのドレインにドレインが接続され、接地電位ノードにソースが接続された第１ｎＭＯＳトランジスタと、
前記第２ｐＭＯＳトランジスタのゲートにゲートが接続され、前記第２ｐＭＯＳトランジスタのドレインにドレインが接続され、接地電位ノードにソースが接続された第２ｎＭＯＳトランジスタと、
前記第１ｐＭＯＳトランジスタ及び前記第１ｎＭＯＳトランジスタのゲートと、前記第２ｐＭＯＳトランジスタ及び前記第２ｐＭＯＳトランジスタのゲートとの間に接続された共振器と、
前記第１ｐＭＯＳトランジスタ及び前記第１ｎＭＯＳトランジスタのドレインと、前記第２ｐＭＯＳトランジスタ及び前記第２ｐＭＯＳトランジスタのゲートとの間に接続された第１キャパシタと、
前記第１ｐＭＯＳトランジスタ及び前記第１ｎＭＯＳトランジスタのドレインと、前記第１ｐＭＯＳトランジスタ及び前記第１ｎＭＯＳトランジスタのゲートとの間に、直列に接続された第２キャパシタ及び第１インダクタと、
前記第２ｐＭＯＳトランジスタ及び前記第２ｎＭＯＳトランジスタのドレインと、前記第１ｐＭＯＳトランジスタ及び前記第１ｐＭＯＳトランジスタのゲートとの間に接続された第３キャパシタと、
前記第２ｐＭＯＳトランジスタ及び前記第２ｎＭＯＳトランジスタのドレインと、前記第２ｐＭＯＳトランジスタ及び前記第２ｎＭＯＳトランジスタのゲートとの間に、直列に接続された第４キャパシタ及び第２インダクタと
を備えたことを特徴とする電圧制御発振器。
【請求項５】
電源電位ノードに一端が接続された定電流源と、
前記定電流源の他端にソースが共通接続された第１ｐＭＯＳトランジスタ及び第２ｐＭＯＳトランジスタと、
前記第１ｐＭＯＳトランジスタのゲートにベースが接続され、前記第１ｐＭＯＳトランジスタのドレインにコレクタが接続され、設置電位ノードにエミッタが接続された第１バイポーラトランジスタと、
前記第２ｐＭＯＳトランジスタのゲートにベースが接続され、前記第２ｐＭＯＳトランジスタのドレインにコレクタが接続され、設置電位ノードにエミッタが接続された第２バイポーラトランジスタと、
前記第１ｐＭＯＳトランジスタのゲート及び前記第１バイポーラトランジスタのベースと、前記第２ｐＭＯＳトランジスタのゲート及び前記第２バイポーラトランジスのベースとの間に接続された共振器と、
前記第１ｐＭＯＳトランジスタのドレイン及び前記第１バイポーラトランジスタのコレクタと、前記第２ｐＭＯＳトランジスタのゲート及び前記第２バイポーラトランジスのベースとの間に接続された第１キャパシタと、
前記第１ｐＭＯＳトランジスタのドレイン及び前記第１バイポーラトランジスタのコレクタと、前記第１ｐＭＯＳトランジスタのゲート及び前記第１バイポーラトランジスタのベースとの間に直列に接続された第２キャパシタ及び第１インダクタと、
前記第２ｐＭＯＳトランジスタのドレイン及び前記第２バイポーラトランジスタのコレクタと、前記第１ｐＭＯＳトランジスタのゲート及び前記第１バイポーラトランジスのベースとの間に接続された第３キャパシタと、
前記第２ｐＭＯＳトランジスタのドレイン及び前記第２バイポーラトランジスタのコレクタと、前記第２ｐＭＯＳトランジスタのゲート及び前記第２バイポーラトランジスタのベースとの間に直列に接続された第４キャパシタ及び第２インダクタと、
を備えたことを特徴とする電圧制御発振回路。
【請求項６】
信号送信手段と、信号受信手段とを備えた無線通信システムにおいて、
信号送信手段は、
請求項１乃至請求項６いずれか１項記載の電圧制御発振器を有する第１電圧制御発振回路と、
前記電圧制御発振器からの信号に基づいて入力信号を変調し、出力する変調器と、
前記変調器からの入力信号を増幅して出力するパワーアンプとを備え、
信号受信手段は、
入力信号を増幅して出力するローノイズアンプと、
請求項１乃至請求項６いずれか１項記載の電圧制御発振器を有する第２電圧制御発振回路と、
前記電圧制御発振器からの信号に基づいて、前記ローノイズアンプからの入力信号を復調し、出力する復調器とを備えることを特徴とする無線通信システム。
【請求項７】
基準信号の位相と位相比較信号の位相とを比較し、位相差に応じた第１信号を出力する位相比較回路と、
前記位相比較回路からの前記第１信号をフィルタリングするループフィルタと、
前記請求項１乃至６いずれ１項に記載の電圧制御発振器を含み、前記ループフィルタによりフィルタリングされた前記第１信号に応じた周波数の第２信号を出力する電圧制御発振回路と、
前記第２信号を分周して前記第１信号として前記位相比較回路に出力する分周回路とを備えることを特徴とする位相同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器、並びにそれを用いた無線通信システム及び位相同期回路に係り、特に位相雑音特性を改善する構成を備えた電圧制御発振器、並びにそれを用いた無線通信システム及び位相同期回路に関する。
【背景技術】
【０００２】
近年、急速に市場が拡大している移動体通信などの無線通信分野では、多バンド化、通信の高速化などが求められており、これに伴いＲＦ−ＬＳＩに用いられる電圧制御発振器もより低雑音のものが求められている。
【０００３】
従来のこの分野の電圧制御発振器の基本構成は、増幅器を差動構成にして正帰還をかけ、ＬＣ共振回路で発振周波数を決めるというものが主流であった（例えば、特許文献１、図５参照。）。このように構成した電圧制御発振器では、電流源、トランジスタ等により、一方の増幅器から共振器を介して他方の増幅器に意図しない直流電流が流れる。この直流電流が共振器により周波数変換されることにより、発振周波数近傍の位相雑音として出力され、電圧制御発振器の位相雑音特性を劣化させるという問題があった（例えば、特許文献１、図７参照。）。
【０００４】
このような、電圧制御発振器の位相雑音特性の劣化を抑制する技術として、位相雑音特性劣化の原因となる、共振器を介して流れる意図しない直流電流を遮断するトランジスタを備えた増幅器を用いた電圧制御発振器が開示されている（例えば、特許文献１、図１参照。）。この構成によれば、位相雑音特性劣化の原因となる直流電流を遮断することができ、位相雑音特性の改善が図れる。
【０００５】
しかしながら、このような電圧制御発振器では、直流電流を遮断するために、増幅器に複数のトランジスタを用いるため、増幅器の利得の周波数特性を劣化させるという問題がある。増幅器の利得の周波数特性が劣化することにより、電圧制御発振器から出力される信号のスルーレートが劣化し、結果的に位相雑音が混入しやすくなるという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２６７８２号公報。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、位相雑音特性の良好な電圧制御発振器、並びにそれを用いた無線通信システム及び位相同期回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様の電圧制御発振器は、共振器と、前記共振器に入力側が接続された第１増幅器と、前記第１増幅器の出力側と前記共振器との間に接続された第１キャパシタと、前記第１増幅器の入力側と出力側の間に、直列に接続された第２キャパシタ及び第１インダクタと、前記共振器に入力側が接続された第２増幅器と、前記第２増幅器の出力側と前記共振器との間に接続された第３キャパシタと、前記第２増幅器の入力側と出力側の間に、直列に接続された第４キャパシタ及び第２インダクタと、を備えたことを特徴とする。
【０００９】
本発明の第２の態様の電圧制御発振器は、電源電位ノードに一端が接続された定電流源と、前記定電流源の他端にソースが共通接続された第１ｐＭＯＳトランジスタ及び第２ｐＭＯＳトランジスタと、前記第１ｐＭＯＳトランジスタのゲートにゲートが接続され、前記第１ｐＭＯＳトランジスタのドレインにドレインが接続され、接地電位ノードにソースが接続された第１ｎＭＯＳトランジスタと、前記第２ｐＭＯＳトランジスタのゲートにゲートが接続され、前記第２ｐＭＯＳトランジスタのドレインにドレインが接続され、接地電位ノードにソースが接続された第２ｎＭＯＳトランジスタと、前記第１ｐＭＯＳトランジスタ及び前記第１ｎＭＯＳトランジスタのゲートと、前記第２ｐＭＯＳトランジスタ及び前記第２ｐＭＯＳトランジスタのゲートとの間に接続された共振器と、前記第１ｐＭＯＳトランジスタ及び前記第１ｎＭＯＳトランジスタのドレインと、前記第２ｐＭＯＳトランジスタ及び前記第２ｐＭＯＳトランジスタのゲートとの間に接続された第１キャパシタと、前記第１ｐＭＯＳトランジスタ及び前記第１ｎＭＯＳトランジスタのドレインと、前記第１ｐＭＯＳトランジスタ及び前記第１ｎＭＯＳトランジスタのゲートとの間に、直列に接続された第２キャパシタ及び第１インダクタと、前記第２ｐＭＯＳトランジスタ及び前記第２ｎＭＯＳトランジスタのドレインと、前記第１ｐＭＯＳトランジスタ及び前記第１ｐＭＯＳトランジスタのゲートとの間に接続された第３キャパシタと、前記第２ｐＭＯＳトランジスタ及び前記第２ｎＭＯＳトランジスタのドレインと、前記第２ｐＭＯＳトランジスタ及び前記第２ｎＭＯＳトランジスタのゲートとの間に、直列に接続された第４キャパシタ及び第２インダクタと、を備えたことを特徴とする
本発明の第３の態様の電圧制御発振器は、電源電位ノードに一端が接続された定電流源と、前記定電流源の他端にソースが共通接続された第１ｐＭＯＳトランジスタ及び第２ｐＭＯＳトランジスタと、前記第１ｐＭＯＳトランジスタのゲートにベースが接続され、前記第１ｐＭＯＳトランジスタのドレインにコレクタが接続され、設置電位ノードにエミッタが接続された第１バイポーラトランジスタと、前記第２ｐＭＯＳトランジスタのゲートにベースが接続され、前記第２ｐＭＯＳトランジスタのドレインにコレクタが接続され、設置電位ノードにエミッタが接続された第２バイポーラトランジスタと、前記第１ｐＭＯＳトランジスタのゲート及び前記第１バイポーラトランジスタのベースと、前記第２ｐＭＯＳトランジスタのゲート及び前記第２バイポーラトランジスのベースとの間に接続された共振器と、前記第１ｐＭＯＳトランジスタのドレイン及び前記第１バイポーラトランジスタのコレクタと、前記第２ｐＭＯＳトランジスタのゲート及び前記第２バイポーラトランジスのベースとの間に接続された第１キャパシタと、前記第１ｐＭＯＳトランジスタのドレイン及び前記第１バイポーラトランジスタのコレクタと、前記第１ｐＭＯＳトランジスタのゲート及び前記第１バイポーラトランジスタのベースとの間に直列に接続された第２キャパシタ及び第１インダクタと、前記第２ｐＭＯＳトランジスタのドレイン及び前記第２バイポーラトランジスタのコレクタと、前記第１ｐＭＯＳトランジスタのゲート及び前記第１バイポーラトランジスのベースとの間に接続された第３キャパシタと、前記第２ｐＭＯＳトランジスタのドレイン及び前記第２バイポーラトランジスタのコレクタと、前記第２ｐＭＯＳトランジスタのゲート及び前記第２バイポーラトランジスタのベースとの間に直列に接続された第４キャパシタ及び第２インダクタと、を備えたことを特徴とする。
【００１０】
本発明の一態様の無線通信システムは、信号送信手段と、信号受信手段とを備えた無線通信システムにおいて、信号送信手段は、請求項１乃至請求項６いずれか１項記載の電圧制御発振器を有する第１電圧制御発振回路と、前記電圧制御発振器からの信号に基づいて入力信号を変調し、出力する変調器と、前記変調器からの入力信号を増幅して出力するパワーアンプとを備え、信号受信手段は、入力信号を増幅して出力するローノイズアンプと、請求項１乃至請求項６いずれか１項記載の電圧制御発振器を有する第２電圧制御発振回路と、前記電圧制御発振器からの信号に基づいて、前記ローノイズアンプからの入力信号を復調し、出力する復調器とを備えることを特徴とする。
【００１１】
本発明の一態様の位相同期回路は、基準信号の位相と位相比較信号の位相とを比較し、位相差に応じた第１信号を出力する位相比較回路と、前記位相比較回路からの前記第１信号をフィルタリングするループフィルタと、前記請求項１乃至６いずれ１項に記載の電圧制御発振器を含み、前記ループフィルタによりフィルタリングされた前記第１信号に応じた周波数の第２信号を出力する電圧制御発振回路と、前記第２信号を分周して前記第１信号として前記位相比較回路に出力する分周回路とを備えることを特徴とする。
【発明の効果】
【００１２】
本発明は、位相雑音特性の良好な電圧制御発振器、並びにそれを用いた無線通信システム及び位相同期回路を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例１に係る電圧制御発振器のブロック図である。
【図２】本発明の実施例１に係る増幅器の利得の周波数特性図である。
【図３】本発明の実施例１に係る電圧制御発振器の回路図例である。
【図４】本発明の実施例１に係る電圧制御発振器の回路図例である。
【図５】本発明の実施例１に係る電圧制御発振器の雑音特性を示す図である。
【図６】一般的な電圧制御発振器の雑音特性を示す図である。
【図７】本発明の実施例２に係る無線通信システムのブロック図である。
【図８】本発明の実施例３に係る位相同期回路のブロック図である。
【図９】一般的な電圧制御発振器の回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図面を参照しながら説明する。
【実施例１】
【００１５】
図１を参照して、本発明の実施例１に係る電圧制御発振器１０の構成について説明する。図１は、本発明の実施例１に係る電圧制御発振器１０の構成を示すブロック図である。
【００１６】
電圧制御発振器１０は、増幅器ＡＭＰ１、ＡＭＰ２、共振器Ｒｅｓ、キャパシタＣ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ、インダクタＬ１、Ｌ２、抵抗Ｒ１、Ｒ２を備える。
【００１７】
電圧制御発振器１０は、増幅器ＡＭＰ１、ＡＭＰ２が差動構成され、外部電圧で共振周波数を制御可能な共振器Ｒｅｓにより正帰還をかけられることにより、共振器の共振周波数で発振する狭義の電圧制御発振器を構成している。共振器Ｒｅｓの両端は、発振信号出力ノードとなり、出力端子Ｏｕｔ１、Ｏｕｔ２が接続されている。電圧制御発振器の出力は、出力端子Ｏｕｔ１、Ｏｕｔ２から差動出力される。このように、狭義の電圧制御発振器は、増幅器ＡＭＰ１、ＡＭＰ２と、共振器Ｒｅｓにより構成される。
【００１８】
本実施例１の電圧制御発振器１０は、以下に示すように、狭義の電圧制御発振器に加え、キャパシタＣ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ、インダクタＬ１、Ｌ２を備えることを特徴とする。
【００１９】
キャパシタＣ１ａ、Ｃ２ａは、それぞれ増幅器ＡＭＰ１、ＡＭＰ２の出力と、共振器Ｒｅｓの間に接続されている。キャパシタＣ１ａ、Ｃ２ａは、後述するように、電圧制御発振器の位相雑音の原因となる直流電流を遮断する機能を有する。
【００２０】
キャパシタＣ１ｂ、インダクタＬ１は、互いに直列に接続され、増幅器ＡＭＰ１の入出力間に接続されている。同様に、キャパシタＣ２ｂ、インダクタＬ２は、互いに直列に接続され、増幅器ＡＭＰ２の入出力間に接続されている。キャパシタＣ１ｂ、インダクタＬ１、及びキャパシタＣ２ｂ、インダクタＬ２は、後述するように、それぞれキャパシタＣ１ａ、Ｃ２ａにより劣化した増幅器ＡＭＰ１、ＡＭＰ２の利得の周波数特性を改善する。
【００２１】
さらに、増幅器ＡＭＰ１の入出力間に抵抗Ｒ１、増幅器ＡＭＰ２の入出力間に抵抗Ｒ２が接続されている。抵抗Ｒ１、抵抗Ｒ２は、後述するように、それぞれ増幅器ＡＭＰ１、ＡＭＰ２の利得の周波数特性を改善する機能を有する。
【００２２】
さらに、図１、図２を参照して、電圧制御発振器１０の素子（キャパシタＣ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ、インダクタＬ１、Ｌ２）の役割について説明する。図２は、増幅器ＡＭＰ１の利得の周波数特性を示した模式図である。図２の（ａ）は、増幅器ＡＭＰ１自体の利得の周波数特性である。図２の（ｂ）は、増幅器ＡＭＰ１の出力にキャパシタＣ１ａを接続した場合の利得の周波数特性である。図２の（ｃ）は、増幅器ＡＭＰ１の出力にキャパシタＣ１ａを接続し、かつ、互いに直列に接続したキャパシタＣ１ｂ、インダクタＬ１を増幅器ＡＭＰ１の入出力間に接続した場合の利得の周波数特性である。なお、増幅器ＡＭＰ２、及び増幅器ＡＭＰ２にキャパシタＣ２ａ、Ｃ２ｂ、インダクタＬ２を接続した場合の利得の周波数特性も、図２に示す増幅器ＡＭＰ１の場合と同様である。
【００２３】
まず、キャパシタＣ１ａ、Ｃ２ａの役割について説明する。従来のように、キャパシタＣ１ａ、Ｃ２ａを備えない電圧制御発振器（狭義の電圧制御発振器）を構成する場合、発振動作の遷移過程で、一方の増幅器ＡＭＰ１から共振器を介して他方の増幅器ＡＭＰ２へと意図しない直流電流が流れる。この直流電流は、共振器により発振周波数の周期に合わせ周波数変換され、発振周波数近傍の位相雑音となる。本実施例１の電圧制御発振器１０は、キャパシタＣ１ａ、Ｃ２ａを、それぞれ増幅器ＡＭＰ１、ＡＭＰ２の出力と共振器Ｒｅｓの間に接続することにより、この意図しない直流電流を遮断することができる。これにより、位相雑音の低減を図ることができる。
【００２４】
しかし、キャパシタＣ１ａ、Ｃ２ａを増幅器ＡＭＰ１、ＡＭＰ２に接続することにより、増幅器ＡＭＰ１の利得の周波数特性が劣化するという問題が生じる。図２に示すように、増幅器ＡＭＰ１の出力にキャパシタＣ１ａを接続した場合の増幅器ＡＭＰ１の利得の周波数特性（図２の（ｂ））は、キャパシタＣ１ａを接続しない場合（増幅器ＡＭＰ１自体）の利得（図２の（ａ））より高周波領域における利得が劣化する。これは、キャパシタＣ１ａのインピーダンスが高周波領域において小さくなることにより、増幅器の高周波領域における利得を下げるためである。このため、共振器の共振周波数により決定される電圧制御発振器の発振周波数における増幅器の利得Ｇ２が、キャパシタＣ１ａを接続しない場合の利得Ｇ１より小さくなる。さらに、高周波領域における利得が劣化するため発振周波数の高次周波数で発振する信号を増幅できなくなり、増幅器ＡＭＰ１から出力される信号のスルーレートを劣化させる。これにより、増幅器ＡＭＰ１から出力される信号に位相雑音が混入しやすくなる。
【００２５】
この問題を解決するため、本実施例では、互いに直列に接続したキャパシタＣ１ｂ、インダクタＬ１を増幅器ＡＭＰ１の入出力間に接続することにより、共振周波数における増幅器ＡＭＰ１の利得を改善している。図２に増幅器ＡＭＰ１の利得の周波数特性が改善される様子を模式的に示す。図２に示すように、増幅器ＡＭＰ１の出力にキャパシタＣ１ａを接続し、かつ、互いに直列に接続したキャパシタＣ１ｂ、インダクタＬ１を増幅器ＡＭＰ１の入出力間に接続した場合の利得の周波数特性（図２の（ｃ））は、増幅器ＡＭＰ１の出力にキャパシタＣ１ａを接続した場合の利得の周波数特性（図２の（ｂ））より高周波領域における利得が改善される。これは、高周波領域においてインダクタＬ１のインピーダンスが大きくなるため、インダクタＬ１とキャパシタＣ１ｂの共振周波数ｆ＝１／２π（Ｌ１Ｃ１）１／２において増幅器ＡＭＰ１の利得が大きくなるためである。このため、共振器の共振周波数により決定される電圧制御発振器の発振周波数における増幅器の利得Ｇ３が大きくなる。さらに、高周波領域における利得が改善するため発振周波数の高次周波数で発振する信号を増幅することができ、増幅器ＡＭＰ１から出力される信号のスルーレートが改善される。これにより、増幅器ＡＭＰ１から出力される信号に混入する位相雑音を低減することができる。さらに、互いに直列に接続したキャパシタＣ１ｂ、インダクタＬ１を増幅器ＡＭＰ１の入出力間に接続した場合の利得の周波数特性のピークにおける周波数ｆ＝１／２π（Ｌ１Ｃ１）１／２が、発振周波数より高くなることが好ましい。こうすることにより、発振周波数の高次周波数で発振する信号をさらに増幅することが可能となり、増幅器ＡＭＰ１から出力される信号のスルーレートをさらに改善することができる。
【００２６】
次に、抵抗Ｒ１、Ｒ２の役割について説明する。前述のように、互いに直列に接続したキャパシタＣ１ｂ、インダクタＬ１を増幅器ＡＭＰ１の入出力間に接続した場合、増幅器ＡＭＰ１の利得の周波数特性のピークが急峻になる場合がある（図２の（ｄ））。これは、Ｌ１、Ｃ１ｂの直列接続のインピーダンスは、理論的に共振周波数において無限大のインピーダンスをもつため、図２の（ｄ）に示すようにＬＣ共振器の共振周波数で非常に大きな利得をもつ場合があるためである。この場合、増幅器ＡＭＰ１は、発振周波数の高次周波数で発振する信号を増幅することができなくなるため、増幅器ＡＭＰ１から出力される信号のスルーレートが劣化する。これは、増幅器ＡＭＰ１から出力される信号に位相雑音が混入しやすくなるため、好ましくない。そこで、本実施例１では、増幅器の入出力間に抵抗Ｒをダンピング抵抗として接続することにより、増幅器の利得の周波数特性のピークが急峻になるのを抑制している。これは、抵抗のインピーダンスは周波数に依存しないため、共振周波数近傍において、Ｌ１、Ｃ１ｂ及び抵抗Ｒ１が接続された増幅器の入出力間のインピーダンスは抵抗Ｒ１により決定することができ、利得の周波数特性を図２の（ｃ）のように平坦化することができるためである。これにより、増幅器ＡＭＰ１から出力される信号に混入する位相雑音を低減することができる。なお、本実施例では、抵抗Ｒ１を、増幅器ＡＭＰ１の入出力間に、キャパシタＣ１ｂとインダクタＬ１と並列に接続しているが、抵抗Ｒ１を、増幅器ＡＭＰ１の入出力間に、キャパシタＣ１ｂとインダクタＬ１と直列に接続してもよい。
【００２７】
以上のように、本実施例１の電圧制御発振器１０では、増幅器ＡＭＰ１、ＡＭＰ２の出力にキャパシタＣ１ａ、Ｃ２ａを接続し、かつ、互いに直列に接続したキャパシタＣ１ｂ、インダクタＬ１を増幅器ＡＭＰ１の入出力間に接続する。これにより、発振動作の遷移過程で、一方の増幅器ＡＭＰ１から共振器を介して他方の増幅器ＡＭＰ２へと流れる意図しない直流電流を遮断することで、位相雑音の低減を図り、かつ、増幅器ＡＭＰ１から出力される信号のスルーレートが改善することで、増幅器ＡＭＰ１から出力される信号に混入する位相雑音を低減することができる。
【００２８】
さらに、本実施例１の電圧制御発振器１０では、増幅器ＡＭＰ１、ＡＭＰ２の入出力間に、それぞれ抵抗Ｒ１、Ｒ２を接続する。これにより、幅器ＡＭＰ１の利得の周波数特性のピークが急峻になるのを抑制し、増幅器ＡＭＰ１から出力される信号に混入する位相雑音を低減することができる。
【００２９】
図３は、本実施例の電圧制御発振器２０の回路図である。図３を参照して、本実施例１の電圧制御発振器１０の増幅器ＡＭＰ１、ＡＭＰ２をＭＯＳトランジスタで構成した電圧制御発振器２０について説明する。電圧制御発振器１０と同じ構成については、同じ符号を付す。
【００３０】
電圧制御発振器２０の増幅器ＡＭＰ１、ＡＭＰ２は、定電流源Ｉ、ｐＭＯＳトランジスタＰＭ１、ＰＭ２と、ｎＭＯＳトランジスタＮＭ１、ＮＭ２により構成される。電圧制御発振器２０は、前述したキャパシタＣ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ、インダクタＬ１、Ｌ２、抵抗Ｒ１、Ｒ２を備える。また、電圧制御発振器２０が備える共振器Ｒｅｓは、ＬＣ共振器であり、可変キャパシタＣ０と、インダクタＬ０から構成される。
【００３１】
定電流源Ｉは、電源電位ノードＶｄｄに一端が接続されている。定電流源Ｉの他端には、ｐＭＯＳトランジスタＰＭ１、ＰＭ２のソースが共通接続されている。
【００３２】
ｐＭＯＳトランジスタＰＭ１のゲートは、ｎＭＯＳトランジスタＮＭ１のゲートに接続されている。ｐＭＯＳトランジスタＰＭ１のドレインは、ｎＭＯＳトランジスタＮＭ１のドレインに接続されている。
【００３３】
ｐＭＯＳトランジスタＰＭ２のゲートは、ｎＭＯＳトランジスタＮＭ２のゲートに接続されている。ｐＭＯＳトランジスタＰＭ２のドレインは、ｎＭＯＳトランジスタＮＭ２のドレインに接続されている。
【００３４】
ｎＭＯＳトランジスタＮＭ１のソースは、接地電位ノードに接続されている。
【００３５】
ｎＭＯＳトランジスタＮＭ２のソースは、接地電位ノードに接続されている。
【００３６】
このように構成することで、ｐＭＯＳトランジスタＰＭ１、ｎＭＯＳトランジスタＮＭ１から構成される増幅器ＡＭＰ１と、ｐＭＯＳトランジスタＰＭ２、ｎＭＯＳトランジスタＮＭ２から構成される増幅器ＡＭＰ２とが構成される。ｐＭＯＳトランジスタＰＭ１のゲートとｎＭＯＳトランジスタＮＭ１のゲートを接続する配線部分が増幅器ＡＭＰ１の入力（以下、「入力ｉｎａｍｐ１」と称する。）に相当し、ｐＭＯＳトランジスタＰＭ１のドレインとｎＭＯＳトランジスタＮＭ１のドレインを接続する配線部分が増幅器ＡＭＰ１の出力（以下、「出力ｏｕｔａｍｐ１」と称する。）に相当する。ｐＭＯＳトランジスタＰＭ２のゲートとｎＭＯＳトランジスタＮＭ２のゲートを接続する配線部分が増幅器ＡＭＰ２の入力（以下、「入力ｉｎａｍｐ２」と称する。）に相当し、ｐＭＯＳトランジスタＰＭ２のドレインとｎＭＯＳトランジスタＮＭ２のドレインを接続する配線部分が増幅器ＡＭＰ２の出力（以下、「出力ｏｕｔａｍｐ２」と称する。）に相当する。
【００３７】
共振器Ｒｅｓを構成するキャパシタＣ０、インダクタＬ０は互いに並列に接続され、その一端がキャパシタＣ１ａを介して増幅器ＡＭＰ１の出力ｏｕｔａｍｐ１に接続され、その他端がキャパシタＣ２ａを介して増幅器ＡＭＰ２の出力ｏｕｔａｍｐ２に接続されている。
【００３８】
共振器Ｒｅｓの両端は、発振信号出力ノードＯｕｔ１、Ｏｕｔ２とされる。
【００３９】
キャパシタＣ１ａは、増幅器ＡＭＰ１の出力ｏｕｔａｍｐ１と共振器Ｒｅｓの間に接続されている。キャパシタＣ２ａは、増幅器ＡＭＰ２の出力ｏｕｔａｍｐ２と共振器Ｒｅｓの間に接続されている。前述したように、キャパシタＣ１ａ、Ｃ２ａは、電圧制御発振器の位相雑音の原因となる直流電流を遮断する。さらに、互いに直列に接続したキャパシタＣ１ｂ、インダクタＬ１が、増幅器ＡＭＰ１の入力ｉｎａｍｐ１と出力ｏｕｔａｍｐ１の間に接続されている。同様に、互いに直列に接続したキャパシタＣ２ｂ、インダクタＬ２が、増幅器ＡＭＰ２の入力ｉｎａｍｐ２と出力ｏｕｔａｍｐ２の間に接続されている。前述したように、キャパシタＣ１ｂ、インダクタＬ１及びキャパシタＣ２ｂ、インダクタＬ２は、それぞれ増幅器ＡＭＰ１、ＡＭＰ２の利得の周波数特性を改善し、位相雑音を低減する。
【００４０】
抵抗Ｒ１は増幅器ＡＭＰ１の入力ｉｎａｍｐ１と出力ｏｕｔａｍｐ１の間に接続されている。抵抗Ｒ２は増幅器ＡＭＰ２の入力ｉｎａｍｐ２と出力ｏｕｔａｍｐ２の間に接続されている。
【００４１】
次に、電圧制御発振器２０の一連の動作過程における各ＭＯＳトランジスタの動作について説明する。電圧制御発振器２０は、以下に示す第１の定常状態と、第２の定常状態の間を遷移する。
【００４２】
初期状態として、出力Ｏｕｔ１の電位がＬ（Ｌｏｗ）レベル、出力Ｏｕｔ２の電位がＨ（Ｈｉｇｈ）レベルになっている第１の定常状態を想定する。各ＭＯＳトランジスタの状態は、ｐＭＯＳトランジスタＰＭ１がオン状態、ｐＭＯＳトランジスタＰＭ２がオフ状態、ｎＭＯＳトランジスタＮＭ１がオフ状態、ｎＭＯＳトランジスタＮＭ２がオン状態となっている。
【００４３】
発振状態では、出力Ｏｕｔ２の電位はＨレベルからＬレベルとの間で順次変化するので、出力Ｏｕｔ２の電位はＨレベルからＬレベルに遷移し、第２の定常状態となる。各ＭＯＳトランジスタの状態は、ｐＭＯＳトランジスタＰＭ１がオフ状態、ｐＭＯＳトランジスタＰＭ２がオン状態、ｎＭＯＳトランジスタＮＭ１がオン状態、ｎＭＯＳトランジスタＮＭ２がオフ状態となっている。
【００４４】
以上の２つの定常状態及びその遷移過程において注目すべき点は、従来のようにキャパシタＣ１ａ、Ｃ２ａがない場合（キャパシタＣ１ａ、Ｃ２ａが短絡されている場合）には、第１の定常状態において、ｐＭＯＳトランジスタＰＭ１、共振器Ｒｅｓ、ｎＭＯＳトランジスタＮＭ２を経路として定電流源Ｉと接地電位ノード間に流れる直流電流が、電圧制御発振器２０のようにキャパシタＣ１ａ、Ｃ２ａを挿入することによりこの直流電流が遮断されていることである。同様に、第２の定常状態において、ｐＭＯＳトランジスタＰＭ２、共振器Ｒｅｓ、ｎＭＯＳトランジスタＮＭ１を経路として定電流源Ｉと接地電位ノード間に流れる直流電流が、本実施例では、キャパシタＣ１ａ、Ｃ２ａにより遮断されている。また、２つの定常状態間の遷移過程において定電流源Ｉと接地電位ノード間に流れる直流電流も、キャパシタＣ１ａ、Ｃ２ａにより遮断される。
【００４５】
その結果、２つの定常状態及びその遷移過程において、共振器Ｒｅｓを介して定電流源Ｉと接地電位間に流れるはずの直流電流は遮断される。これにより、共振器Ｒｅｓを直流電流が流れることにより発生する位相雑音を低減することが可能となり、電圧制御発振器２０の位相雑音特性の改善が図れる。また、前述のように、キャパシタＣ１ａ、Ｃ２ａを挿入することにより増幅器ＡＭＰ１、ＡＭＰ２の利得の周波数特性が劣化するが、キャパシタＣ１ｂ、インダクタＬ１、及びキャパシタＣ２ｂ、インダクタＬ２を挿入することで増幅器ＡＭＰ１、ＡＭＰ２の利得の周波数特性を改善している。また、前述のように、抵抗Ｒ１、Ｒ２を挿入することにより、増幅器ＡＭＰ１、ＡＭＰ２の利得の周波数特性を改善している。
【００４６】
図４は、本実例の電圧制御発振器３０の回路図である。図４を参照して、本実施例１の電圧制御発振器１０の増幅器ＡＭＰ１、ＡＭＰ２をＭＯＳトランジスタとバイポーラトランジスタで構成した電圧制御発振器３０について説明する。電圧制御発振器１０と同じ構成については、同じ符号を付す。
【００４７】
電圧制御発振器３０は、電圧制御発振器２０における増幅器ＡＭＰ１、ＡＭＰ２のｎＭＯＳトランジスタＮＭ１、ＮＭ２をそれぞれｎｐｎトランジスタＴｒ１、Ｔｒ２により置き換えた構成を有するものである。また、電圧制御発振器３０は、前述したキャパシタＣ１ａ、Ｃ１ｂ、Ｃ２ａ、Ｃ２ｂ、インダクタＬ１、Ｌ２、抵抗Ｒ１、Ｒ２を備える。また、電圧制御発振器２０が備える共振器Ｒｅｓは、ＬＣ共振器であり、可変キャパシタＣ０と、インダクタＬ０から構成される。
【００４８】
定電流源Ｉは、電源電位ノードＶｄｄに一端が接続されている。定電流源Ｉの他端には、ｐＭＯＳトランジスタＰＭ１、ＰＭ２のソースが共通接続されている。
【００４９】
ｐＭＯＳトランジスタＰＭ１のゲートは、ｎｐｎバイポーラトランジスタＴｒ１のベースに接続されている。ｐＭＯＳトランジスタＰＭ１のドレインは、ｎｐｎトランジスタＴｒ１のコレクタに接続されている。
【００５０】
ｐＭＯＳトランジスタＰＭ２のゲートは、ｎｐｎバイポーラトランジスタＴｒ２のベースに接続されている。ｐＭＯＳトランジスタＰＭ２のドレインは、ｎｐｎトランジスタＴｒ２のコレクタに接続されている。
【００５１】
ｎｐｎバイポーラトランジスタＴｒ１のエミッタは、接地電位ノードに接続されている。
【００５２】
ｎｐｎバイポーラトランジスタＴｒ２のエミッタは、接地電位ノードに接続されている。
【００５３】
このように構成することで、ｐＭＯＳトランジスタＰＭ１、ｎＭＯＳトランジスタＮＭ１から構成される増幅器ＡＭＰ１と、ｐＭＯＳトランジスタＰＭ２、ｎＭＯＳトランジスタＮＭ２から構成される増幅器ＡＭＰ２とが構成される。ｐＭＯＳトランジスタＰＭ１のゲートとｎｐｎバイポーラトランジスタＴｒ１のベースを接続する配線部分が増幅器ＡＭＰ１の入力（以下、「入力ｉｎａｍｐ１」と称する。）に相当し、ｐＭＯＳトランジスタＰＭ１のドレインとｎｐｎバイポーラトランジスタＴｒ１のコレクタを接続する配線部分が増幅器ＡＭＰ１の出力（以下、「出力ｏｕｔａｍｐ１」と称する。）に相当する。ｐＭＯＳトランジスタＰＭ２のゲートとｎｐｎバイポーラトランジスタＴｒ２のベースを接続する配線部分が増幅器ＡＭＰ２の入力（以下、「入力ｉｎａｍｐ２」と称する。）に相当し、ｐＭＯＳトランジスタＰＭ２のドレインとｎｐｎバイポーラトランジスタＴｒ２のコレクタを接続する配線部分が増幅器ＡＭＰ２の出力（以下、「出力ｏｕｔａｍｐ２」と称する。）に相当する。
【００５４】
共振器Ｒｅｓを構成するキャパシタＣ０、インダクタＬ０は互いに並列に接続され、その一端がキャパシタＣ１ａを介して増幅器ＡＭＰ１の出力ｏｕｔａｍｐ１に接続され、その他端がキャパシタＣ２ａを介して増幅器ＡＭＰ２の出力ｏｕｔａｍｐ２に接続されている。
【００５５】
共振器Ｒｅｓの両端は、発振信号出力ノードＯｕｔ１、Ｏｕｔ２とされる。
【００５６】
キャパシタＣ１ａは、増幅器ＡＭＰ１の出力ｏｕｔａｍｐ１と共振器Ｒｅｓの間に接続されている。キャパシタＣ２ａは、増幅器ＡＭＰ２の出力ｏｕｔａｍｐ２と共振器Ｒｅｓの間に接続されている。前述したように、キャパシタＣ１ａ、Ｃ２ａは、電圧制御発振器の位相雑音の原因となる直流電流を遮断する。さらに、互いに直列に接続したキャパシタＣ１ｂ、インダクタＬ１が、増幅器ＡＭＰ１の入力ｉｎａｍｐ１と出力ｏｕｔａｍｐ１の間に接続されている。同様に、互いに直列に接続したキャパシタＣ２ｂ、インダクタＬ２が、増幅器ＡＭＰ２の入力ｉｎａｍｐ２と出力ｏｕｔａｍｐ２の間に接続されている。前述したように、キャパシタＣ１ｂ、インダクタＬ１及びキャパシタＣ２ｂ、インダクタＬ２は、それぞれ増幅器ＡＭＰ１、ＡＭＰ２の利得の周波数特性を改善し、位相雑音を低減する。
【００５７】
抵抗Ｒ１は増幅器ＡＭＰ１の入力ｉｎａｍｐ１と出力ｏｕｔａｍｐ１の間に接続されている。抵抗Ｒ２は増幅器ＡＭＰ２の入力ｉｎａｍｐ２と出力ｏｕｔａｍｐ２の間に接続されている。
【００５８】
次に、電圧制御発振器３０の一連の動作過程における各トランジスタの動作について説明する。電圧制御発振器３０は、以下に示す第１の定常状態と、第２の定常状態の間を遷移する。
【００５９】
初期状態として、出力Ｏｕｔ１の電位がＬ（Ｌｏｗ）レベル、出力Ｏｕｔ２の電位がＨ（Ｈｉｇｈ）レベルになっている第１の定常状態を想定する。各トランジスタの状態は、ｐＭＯＳトランジスタＰＭ１がオン状態、ｐＭＯＳトランジスタＰＭ２がオフ状態、ｎｐｎバイポーラトランジスタＴｒ１がオフ状態、ｎｐｎバイポーラトランジスタＴｒ２がオン状態となっている。
【００６０】
発振状態では、出力Ｏｕｔ２の電位はＨレベルからＬレベルとの間で順次変化するので、出力Ｏｕｔ２の電位はＨレベルからＬレベルに遷移し、第２の定常状態となる。各トランジスタの状態は、ｐＭＯＳトランジスタＰＭ１がオフ状態、ｐＭＯＳトランジスタＰＭ２がオン状態、ｎｐｎバイポーラトランジスタＴｒ１がオン状態、ｎｐｎバイポーラトランジスタＴｒ２がオフ状態となっている。
【００６１】
以上のように、従来のようにキャパシタＣ１ａ、Ｃ２ａがない場合には、第１の定常状態において、ｐＭＯＳトランジスタＰＭ１、共振器Ｒｅｓ、ｎｐｎトランジスタＴｒ２を経路として定電流源Ｉと接地電位ノード間に流れる直流電流が、電圧制御発振器３０のようにキャパシタＣ１ａ、Ｃ２ａを挿入することによりこの直流電流が遮断されていることである。同様に、第２の定常状態において、ｐＭＯＳトランジスタＰＭ２、共振器Ｒｅｓ、ｎｐｎトランジスタＴｒ１を経路として定電流源Ｉと接地電位ノード間に流れる直流電流が、電圧制御発振器３０では、キャパシタＣ１ａ、Ｃ２ａにより遮断されている。また、２つの定常状態間の遷移過程において定電流源Ｉと接地電位ノード間に流れる直流電流も、キャパシタＣ１ａ、Ｃ２ａにより遮断される。
【００６２】
その結果、２つの定常状態及びその遷移過程において、共振器Ｒｅｓを介して定電流源Ｉと接地電位間に流れるはずの直流電流は遮断される。これにより、共振器Ｒｅｓを直流電流が流れることにより発生する位相雑音を低減することが可能となり、電圧制御発振器２０の位相雑音特性の改善が図れる。また、前述のように、キャパシタＣ１ａ、Ｃ２ａを挿入することにより増幅器ＡＭＰ１、ＡＭＰ２の利得の周波数特性が劣化するのを、キャパシタＣ１ｂ、インダクタＬ１、及びキャパシタＣ２ｂ、インダクタＬ２を挿入することで改善している。また、前述のように、抵抗Ｒ１、Ｒ２を挿入することにより、増幅器ＡＭＰ１、ＡＭＰ２の利得の周波数特性を改善している。
【００６３】
さらに、増幅器ＡＭＰ１、ＡＭＰ２をｎｐｎバイポーラトランジスタＴｒ１、Ｔｒ２で構成することにより、電圧制御発振器２０のようにＭＯＳトランジスタで構成する場合より、良好な高周波特性が得られる。
【００６４】
次に、図５、図６、図９を参照して、本実施例の電圧制御発振器２０と、一般的な電圧制御発振器７０との位相雑音特性を比較した結果について説明する。図９は、一般的に用いられる電圧制御発振器７０の回路図である。図９に示すように、一般的な電圧制御発振器７０は、本実施例の電圧制御発振器２０のキャパシタＣ１ａ、Ｃ２ａを短絡し、キャパシタＣ１ｂ、Ｃ２ｂ、インダクタＬ１、Ｌ２、抵抗Ｒ１、Ｒ２を取り除くことにより構成される。図５は、電圧制御発振器２０の位相雑音特性のシミュレーション結果図である。図６は、一般的な電圧制御発振器７０の位相雑音特性のシミュレーション結果図である。
【００６５】
図５（ａ）、図６（ａ）は、それぞれ電圧制御発振器２０、電圧制御発振器７０の周波数―バンド図である。電圧制御発振器２０は、電圧制御発振器７０にキャパシタＣ１ａ、Ｃ２ａ、Ｃ１ｂ、Ｃ２ｂ、インダクタＬ１、Ｌ２、抵抗Ｒ１、Ｒ２が加えられた構成となっているため、電圧制御発振器２０と電圧制御発振器７０とでは、周波数―バンド特性は異なる。同一バンドにおける発振周波数は、電圧制御発振器２０、電圧制御発振器７０において、それぞれ、３．９８１ＧＨｚ、３．０４２ＧＨｚであった。
【００６６】
図５（ｂ）、図６（ｂ）は、それぞれ電圧制御発振器２０、電圧制御発振器７０の発振周波数３．９８１ＧＨｚ、３．０４２ＧＨｚにおける位相雑音特性図である。電圧制御発振器２０では、発振周波数３．９８１ＧＨｚから１００ｋＨｚ離長における雑音は−１１４．５Ｂｃ／Ｈｚであり、２０ＭＨｚ離長における雑音はー１６３．６ｄＢｃ／Ｈｚであった。一方、電圧制御発振器７０では、発振周波数３．０４２ＧＨｚから１００ｋＨｚ離長における雑音は−１０６．１ｄＢｃ／Ｈｚであり、２０ＭＨｚ離長における雑音はー１５８．３ｄＢｃ／Ｈｚであった。
【００６７】
上述のように、同一バンドにおける電圧制御発振器２０と、電圧制御発振器７０との位相雑音特性を比較した。このため、比較した電圧制御発振器２０と、電圧制御発振器７０の位相雑音特性は、異なる発振周波数における位相雑音であった。しかし、通常、発振周波数が高い方が位相雑音は大きくなるにも係らず、電圧制御発振器２０は、電圧制御発振器７０より高い発振周波数において、雑音が１００ＫＨｚ離長で８．４ｄＢｃ／Ｈｚ、２０ＭＨｚ離長で５．３ｄＢｃ／Ｈｚ低減している。これにより、本実施例の電圧制御発振器２０の位相雑音特性の優位性が示された。
【実施例２】
【００６８】
図７を参照して、本発明の実施例２に係る無線通信システム４０について説明する。図７は、本発明の実施例２に係る無線通信システム４０の構成を示すブロック図である。
【００６９】
図７に示すように、無線通信システム４０は、電波信号を送信又は受信する外部のアンテナ４１から電波信号を送信するか、又は受信するかを選択する切り替え器４２と、外部（端子Ｉｎ）から入力された入力信号を処理し、電波信号をアンテナ４１に出力する信号送信手段４３と、外部のアンテナ４１から受信した電波信号を処理し、外部（端子Ｏｕｔ）に出力する信号受信手段４４とを有している。
【００７０】
信号送信手段４３は、外部から入力された信号を処理する入力信号処理回路４５と、実施例１で示した電圧制御発振器１０又は電圧制御発振器２０又は電圧制御発振器３０を有する第１電圧制御発振回路４６と、第１電圧制御発振回路４６からの入力信号に基づいて入力信号処理回路４５からの入力信号を変調する変調器４７と、変調器４７の出力信号を増幅して外部のアンテナ４１へ出力するパワーアンプ４８とを有している。
【００７１】
信号受信手段４４は、外部のアンテナ４１から受信した電波信号を増幅するローノイズアンプ４９と、実施例１で示した電圧制御発振器１０又は電圧制御発振器２０又は電圧制御発振器３０を有する第２電圧制御発振回路５０と、第２電圧制御発振回路５０からの入力信号に基づいてローノイズアンプ４９からの入力信号を復調する復調器５１と、復調器５１からの入力信号を処理して外部に出力する出力信号処理回路５２とを有している。また、ローノイズアンプ４９の入力側にＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタ５３を挿入し、ローノイズアンプ４９に入力する信号をフィルタリングしてもよい。
【００７２】
以上のように、無線通信システム４０に実施例１の電圧制御発振器１０又は電圧制御発振器２０又は電圧制御発振器３０を有する電圧制御回路４６を用いることにより、変調器４７、復調器５１において、雑音成分の少ない変調が可能となる。これにより、狭い周波数帯域に多数の信号を伝送することが可能となり、周波数帯域の効率的な利用が可能となる。
【００７３】
従来、例えば携帯電話の一規格であるＧＳＭの無線通信システムでは、ダイレクトコンバージョン送信方式を採用した場合、発振周波数から２０ＭＨｚ離長の受信帯域での雑音がー１６４ｄＢｍ／Ｈｚという非常に高い雑音特性を実現しなければならなかった。このため、ＧＳＭの無線通信システムは、ダイレクトコンバージョン送信方式に代えて、複雑で部品点数の多いアーキテクチャを採用することが主流となっていた。しかし、実施例１に示した電圧制御発振器１０又は電圧制御発振器２０又は電圧制御発振器３０を用いた無線通信システム４０によれば、ＧＳＭの無線通信システムのような位相雑音特性の要求の厳しいシステムにおいても、簡易で部品点数も比較的少ないダイレクトコンバージョンアーキテクチャを採用することが可能となる。
【実施例３】
【００７４】
図８を参照して、本発明の実施例３に係る位相同期回路６０について説明する。図８は、本発明の実施例３に係る位相同期回路６０の構成を示すブロック図である。
【００７５】
図８に示すように、位相同期回路６０は、位相比較器６１、ループフィルタ６２、分周器６４、実施例１で示した電圧制御発振器１０又は電圧制御発振器２０又は電圧制御発振器３０を含む電圧制御発振回路６３を有する。
【００７６】
位相比較器６１は、入力される基準信号と、電圧制御発振回路６３の出力信号を分周器６４で分周した信号とを比較する。位相比較器６１から出力される信号は、ループフィルタ６２を介して電圧制御発振回路６３の共振器の共振周波数制御電圧として入力される。電圧制御発振回路６３は、共振周波数制御電圧に基づき所望の周波数の信号を出力する。この構成により、位相同期発振器６０は、基準信号により規定される位相及び周波数を有する信号を出力することができる。位相同期発振器は、情報・ネットワーク機器向けＬＳＩなど、さまざまなＬＳＩに搭載される。
【００７７】
以上のように、位相同期回路６０に実施例１の電圧制御発振器１０又は電圧制御発振器２０又は電圧制御発振器３０を含む電圧制御発振回路６３を用いることにより、位相同期回路６０の位相雑音特性の改善効果が得られる。
【００７８】
なお、本発明は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で、種々、変更して実施できることは勿論である。
【符号の説明】
【００７９】
１０、２０、３０、７０  電圧制御発振器
ＡＭＰ１、ＡＭＰ２  増幅器
Ｒｅｓ  共振器
ＰＭ１、ＰＭ２  ｐＭＯＳトランジスタ
ＮＭ１、ＮＭ２  ｎＭＯＳトランジスタ
Ｌ０、Ｌ１、Ｌ２  インダクタ
Ｃ０  可変容量キャパシタ
Ｃ１、Ｃ２、Ｃ３、Ｃ４  キャパシタ
Ｒ１、Ｒ２  抵抗
Ｏｕｔ１、Ｏｕｔ２  出力
Ｔｒ１、Ｔｒ２  ｎｐｎトランジスタ
４０  無線通信システム
４１  アンテナ
４２  切り替え器
４３  信号送信手段
４４  信号受信手段
４５  入力信号処理回路
４６  第１電圧制御発振回路
４７  変調器
４８  パワーアンプ
４９  ローノイズアンプ
５０  第２電圧制御発振回路
５１  復調器
５２  出力信号処理回路
５３  ＳＡＷフィルタ
６０  位相同期回路
６１  位相比較器
６２  ループフィルタ
６３  電圧制御発振回路
６４  分周器
Ｏｕｔ、Ｉｎ  端子
【図１】
2010226225.tif 000003
【図２】
2010226225.tif 000004
【図３】
2010226225.tif 000005
【図４】
2010226225.tif 000006
【図５】
2010226225.tif 000007
【図６】
2010226225.tif 000008
【図７】
2010226225.tif 000009
【図８】
2010226225.tif 000010
【図９】
2010226225.tif 000011