(57)【要約】【課題】読出動作の際、チャンネルブスティングの発生を抑制し、ホットエレックトロンの発生を防止し、これによりメモリセルのしきい値電圧分布の変化を防止することができる不揮発性素子の読出動作方法を提供する。【解決手段】選択されたビットラインをフリーチャージする段階と、すべてのワードラインに順次パス電圧を印加する段階と、前記ワードラインのうち、選択されたワードラインに印加された前記パス電圧を読出電圧に変更して印加する段階と、前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含む。【選択図】  図３
2010250926.tif 000002
【特許請求の範囲】
【請求項１】
選択されたビットラインをフリーチャージする段階と、
すべてのワードラインに順次パス電圧を印加する段階と、
前記ワードラインのうち、選択されたワードラインに印加された前記パス電圧を読出電圧に変更して印加する段階と、
前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする不揮発性素子の読出動作方法。
【請求項２】
選択されたビットラインをフリーチャージする段階と、
ワードラインに順次パス電圧を印加するが、選択されたワードラインには読出電圧を同時に印加する段階と、
前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする不揮発性素子の読出動作方法。
【請求項３】
前記選択されたメモリセルが含まれた選択されたメモリブロック内で、前記すべてのワードラインに順次前記パス電圧が印加された後に、前記選択されたワードラインに前記読出電圧を印加することを特徴とする請求項１に記載の不揮発性素子の読出動作方法。
【請求項４】
前記パス電圧を読出電圧に変更して印加する段階は、
前記パス電圧が印加されていた前記選択されたワードラインをディスチャージした後に、前記読出電圧を印加する段階と、をさらに含むことを特徴とする請求項１に記載の不揮発性素子の読出動作方法。
【請求項５】
前記パス電圧を印加する時、ドレインセレクトラインと隣接したワードラインからソースセレクトライン方向のワードラインへ順次前記パス電圧を印加することを特徴とする請求項１または２に記載の不揮発性素子の読出動作方法。
【請求項６】
前記パス電圧は、１０ｎｓないし１００００ｎｓの時間遅延差を置いて前記ワードラインに順次印加されることを特徴とする請求項５に記載の不揮発性素子の読出動作方法。
【請求項７】
前記ワードラインのうち一つ以上のワードラインをグループ化して前記グループ別に前記パス電圧を印加することを特徴とする請求項１または２に記載の不揮発性素子の読出動作方法。
【請求項８】
一つ以上のワードラインを含む複数のワードライングループを形成する段階と、
前記すべてのワードライングループに順次パス電圧を印加する段階と、
前記ワードラインの中で選択されたワードラインに印加される前記パス電圧を読出電圧に変更して印加する段階と、
前記選択されたワードラインと接続されたメモリセルのデータを読み出す段階と、を含むことを特徴とする不揮発性素子の読出動作方法。
【請求項９】
複数のワードラインを含む複数のワードライングループを形成する段階と、
前記ワードライングループに順次パス電圧を印加するが、選択されたワードラインが含まれたワードライングループには読出電圧を同時に印加する段階と、前記選択されたワードラインと接続されたメモリセルのデータを読み出す段階と、を含むことを特徴とする不揮発性素子の読出動作方法。
【請求項１０】
前記パス電圧を読出電圧に変更して印加する段階は、
前記パス電圧が印加されていた前記選択されたワードラインをディスチャージした後に、前記読出電圧を印加する段階をさらに含むことを特徴とする請求項８に記載の不揮発性素子の読出動作方法。
【請求項１１】
前記パス電圧を印加する段階は、
ドレインセレクトラインからソースセレクトライン方向のワードライングループの手順で前記パス電圧を印加することを特徴とする請求項８または９に記載の不揮発性素子の読出動作方法。
【請求項１２】
前記パス電圧は１０ｎｓないし１００００ｎｓの時間遅延差を置いて前記ワードラインに順次印加されることを特徴とする請求項８または９に記載の不揮発性素子の読出動作方法。
【請求項１３】
選択されたビットラインをフリーチャージする段階と、
前記選択されたビットラインがフリーチャージされた後、すべてのワードラインにパス電圧を同時に印加する段階と、
前記ワードラインのうち、選択されたワードラインに印加される前記パス電圧を読出電圧に変えて印加する段階と、
前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする不揮発性素子の読出動作方法。
【請求項１４】
すべてのワードラインにパス電圧を同時に印加する段階と、
前記すべてのワードラインにパス電圧が印加された後、選択されたビットラインをフリーチャージする段階と、
前記ワードラインのうち、選択されたワードラインに印加される前記パス電圧を読出電圧に変えて印加する段階と、
前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする不揮発性素子の読出動作方法。
【請求項１５】
前記すべてのワードラインにパス電圧を印加する時には、ドレインセレクトトランジスタ及びソースセレクトトランジスタを同時にターンオンさせ、選択されたワードラインに印加される前記パス電圧を読出電圧に変えて印加する時には、前記ソースセレクトトランジスタをターンオフさせることを特徴とする請求項１３または１４に記載の不揮発性素子の読出動作方法。
【請求項１６】
前記パス電圧を印加する時、
ドレインセレクトトランジスタ、及びソースセレクトトランジスタを同時にターンオンさせることを特徴とする請求項１３または１４に記載の不揮発性素子の読出動作方法。
【請求項１７】
前記パス電圧を読出電圧に変えて印加する段階において、
前記ソースセレクトトランジスタはターンオフさせ、前記選択されたワードラインが前記読出電圧レベルになれば、前記ソーストランジスタを再度ターンオンさせて前記選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする請求項１６に記載の不揮発性素子の読出動作方法。
【請求項１８】
前記パス電圧を読出電圧に変更して印加する段階は、
前記パス電圧が印加されていた前記選択されたワードラインをディスチャージした後に、前記読出電圧を印加する段階をさらに含むことを特徴とする請求項１３または１４に記載の不揮発性素子の読出動作方法。
【請求項１９】
選択されたワードラインには読出電圧を印加し、これと同時に残りのワードラインにはパス電圧を印加する段階と、
前記読出電圧またはパス電圧が印加された後、選択されたビットラインをフリーチャージする段階と、
前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする不揮発性素子の読出動作方法。
【請求項２０】
前記ワードラインに前記読出電圧または前記パス電圧を印加する時、
ドレインセレクトトランジスタ及びソースセレクトトランジスタを同時にターンオンさせることを特徴とする請求項１９に記載の不揮発性素子の読出動作方法。
【請求項２１】
前記ワードラインに前記読出電圧または前記パス電圧を印加して選択されたストリングのチャンネルを電気的に連結した後、前記ソースセレクトトランジスタをターンオフさせることを特徴とする請求項２０に記載の不揮発性素子の読出動作方法。
【請求項２２】
前記メモリセルのデータを読み出す段階は、
前記メモリセルのしきい値電圧変化を評価した後、前記メモリセルと接続されたビットラインの電圧変化をセンシングする段階を含むことを特徴とする請求項１、２、８、９、１３、１４、１９のうちいずれか１項に記載の不揮発性素子の読出動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は不揮発性素子の読出動作方法に関し、特に読出動作の信頼度を高めるための不揮発性素子の読出動作方法に関する。
【背景技術】
【０００２】
不揮発性素子の読出動作は、選択されたストリングと電気的に連結されたビットラインにフリーチャージ電圧を印加し、選択されたメモリセルと電気的に連結されたワードラインには読出電圧を印加し、フリーチャージされたビットラインの電圧レベルの変化をセンシングすることで、データを読み出すことができる。
【０００３】
図１は、従来の不揮発性素子の問題を説明するための断面図である。図１を参照すれば、不揮発性素子は、半導体基板１０上に形成された複数のワードライン（ＷＬ０ないしＷＬＮと、Ｎは自然数）を含む。複数のワードラインＷＬ０ないしＷＬＮの両端には、それぞれソースセレクトラインＳＳＬ及びドレインセレクトラインＤＳＬが形成される。複数のワードライン（ＷＬ０ないしＷＬＮ）、ソースセレクトラインＳＳＬ、及びドレインセレクトラインＤＳＬは半導体基板１０上にゲート絶縁膜１２、フローティングゲート１４、誘電体膜１６、及びコントロールゲート１８が積層された構造で形成される。
【０００４】
ソースセレクトラインＳＳＬ、及びドレインセレクトラインＤＳＬに形成される誘電体膜１６の一部にはコンタクトホールが形成され、フローティングゲート１４とコントロールゲート１８が電気的に連結される。また、それぞれの複数のワードライン（ＷＬ０ないしＷＬＮ）、ソースセレクトラインＳＳＬ及びドレインセレクトラインＤＳＬの間の半導体基板１０には接合領域１０aが形成される。このうち、第３ワードラインＷＬ２に連結されたメモリセルに対する読出動作を例を挙げて説明する。
【０００５】
不揮発性素子の読出動作は、上述したように、読出しようとするメモリセルと電気的に連結されたビットラインを介してフリーチャージ電圧が印加される。選択されないあげくメモリセルと電気的に連結されたワードラインＷＬ１ないしＷＬＮにはパス電圧が印加されて、選択されたメモリセルと電気的に連結された第３ワードラインＷＬ２には読出電圧が印加される。
【０００６】
選択されたメモリセルがプログラムされたセルで、選択された第３ワードラインＷＬ２に印加される読出電圧レベルが、プログラムされたセルのしきい値電圧より低い場合、選択されたメモリセルの下部にはチャンネルが形成されない。この時、ソースセレクトラインＳＳＬにターンオン電圧が印加される前にはソースセレクトラインＳＳＬと電気的に連結されたソースセレクトトランジスタがターンオフされた状態を維持するので、ソースセレクトトランジスタの下部にもチャンネルが形成されない。このように、ソースセレクトトランジスタと選択されたメモリセルが同時にオフ状態の場合、オフされた領域の間で電圧レベルが高くなるチャンネルブスティング現象が発生し得る。
【０００７】
図面を参照すれば、ソースセレクトラインＳＳＬと第３ワードラインＷＬ２の間の半導体基板１０でチャンネルブスティングが発生し得る。反面、ドレインセレクトラインＤＳＬ方向には半導体基板１０にチャンネルブスティングが発生しない。なぜならば、ビットラインＢＬの電圧を活性領域に伝達するためにドレインセレクトラインＤＳＬにターンオン電圧が印加されるからである。
【０００８】
このように、同じストリング内でチャンネルブスティングが発生した部分と発生していない領域が存在すれば、チャンネルブスティングが発生した領域と発生していない領域の間で高い電場が形成され、これによりホットエレックトロン（ＨＯＴ  ＥＬＥＣＴＲＯＮ：ｅ）が発生し得る。特に、選択されたメモリセルとソースセレクトラインＳＳＬ方向に隣接した他のメモリセルにホットエレックトロン（ｅ）が侵透しやすいのでメモリセルのしきい値電圧分布が変動されうる。すなわち、ホットエレックトロン（ｅ）の浸透によって第２ワードラインＷＬ１に連結されたメモリセルに所望しないソフトプログラム動作が遂行されることがあり得る。このように、しきい値電圧が変動される場合、メモリセルのデータが変動されるだけでなく、しきい値電圧分布の幅も増加することができるので、特にマルチレベルセル（Ｍｕｌｔｉ  Ｌeｖeｌ  Ｃｅｌｌと、ＭＬＣ）の場合、信頼度が低下しえる。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって、本発明は前記問題を鑑みてなされたものであって、その目的は、読出動作の際、チャンネルブスティングの発生を抑制し、ホットエレックトロンの発生を防止し、これによりメモリセルのしきい値電圧分布の変化を防止することができる不揮発性素子の読出動作方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の第１実施例による不揮発性素子の読出動作方法は、選択されたビットラインをフリーチャージする段階と、すべてのワードラインに順次パス電圧を印加する段階と、前記ワードラインのうち、選択されたワードラインに印加された前記パス電圧を読出電圧に変更して印加する段階と、前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする。
【００１１】
本発明の第２実施例による不揮発性素子の読出動作方法は、選択されたビットラインをフリーチャージする段階と、ワードラインに順次パス電圧を印加するが、選択されたワードラインには読出電圧を同時に印加する段階と、前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする。
【００１２】
また、前記選択されたメモリセルが含まれた選択されたメモリブロック内で、前記すべてのワードラインに順次前記パス電圧が印加された後に、前記選択されたワードラインに前記読出電圧を印加することを特徴とする。
【００１３】
また、前記パス電圧を読出電圧に変更して印加する段階は、前記パス電圧が印加された前記選択されたワードラインをディスチャージした後に、前記読出電圧を印加する段階と、をさらに含むことを特徴とする。
【００１４】
また、前記パス電圧を印加する時、ドレインセレクトラインと隣接したワードラインからソースセレクトライン方向のワードラインで順次前記パス電圧を印加することを特徴とする。
【００１５】
また、前記パス電圧は１０ｎｓないし１００００ｎｓの時間遅延差を置いて前記ワードラインに順次印加されることを特徴とする。
【００１６】
また、前記ワードラインのうち一つ以上のワードラインをグループ化してグループ別に前記パス電圧を印加することを特徴とする。
【００１７】
本発明の第３実施例による不揮発性素子の読出動作方法は、一つ以上のワードラインを含む複数のワードライングループを形成する段階と、前記すべてのワードライングループに順次パス電圧を印加する段階と、前記ワードラインのうち、選択されたワードラインに印加される前記パス電圧を読出電圧に変更して印加する段階と、前記選択されたワードラインと接続されたメモリセルのデータを読み出す段階と、を含むことを特徴とする。
【００１８】
本発明の第４実施例による不揮発性素子の読出動作方法は、前記複数のワードラインを含む複数のワードライングループを形成する段階と、前記ワードライングループに順次パス電圧を印加するが、選択されたワードラインが含まれたワードライングループには読出電圧を同時に印加する段階と、前記選択されたワードラインと接続されたメモリセルのデータを読み出す段階と、を含むことを特徴とする。
【００１９】
また、前記パス電圧を読出電圧に変更して印加する段階は、前記パス電圧が印加された前記選択されていたワードラインをディスチャージした後に、前記読出電圧を印加する段階をさらに含むことを特徴とする。
【００２０】
また、前記パス電圧を印加する段階は、ドレインセレクトラインからソースセレクトライン方向のワードライングループの手順で前記パス電圧を印加することを特徴とする。
【００２１】
また、前記パス電圧は１０ｎｓないし１００００ｎｓの時間遅延差を置いて前記ワードラインに順次印加されることを特徴とする。
【００２２】
本発明の第５実施例による不揮発性素子の読出動作方法は、選択されたビットラインをフリーチャージする段階と、前記選択されたビットラインがフリーチャージされた後、すべてのワードラインにパス電圧を同時に印加する段階と、
前記ワードラインのうち、選択されたワードラインに印加される前記パス電圧を読出電圧に変えて印加する段階と、前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする。
【００２３】
本発明の第６実施例による不揮発性素子の読出動作方法は、すべてのワードラインにパス電圧を同時に印加する段階と、前記すべてのワードラインにパス電圧が印加された後、選択されたビットラインをフリーチャージする段階と、前記ワードラインのうち、選択されたワードラインに印加される前記パス電圧を読出電圧に変えて印加する段階と、前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする。
【００２４】
また、前記すべてのワードラインにパス電圧を印加する時には、ドレインセレクトトランジスタ及びソースセレクトトランジスタを同時にターンオンさせ、選択されたワードラインに印加される前記パス電圧を読出電圧に変えて印加する時には、前記ソースセレクトトランジスタをターンオフさせることを特徴とする。
【００２５】
また、前記パス電圧を印加する時、ドレインセレクトトランジスタ及びソースセレクトトランジスタを同時にターンオンさせることを特徴とする。
【００２６】
また、前記パス電圧を読出電圧に変えて印加する段階において、前記ソースセレクトトランジスタはターンオフさせ、前記選択されたワードラインが前記読出電圧レベルになれば前記ソーストランジスタを再度ターンオンさせて前記選択されたメモリセルのデータを読み出す段階をさらに含むことを特徴とする。
【００２７】
また、前記パス電圧を読出電圧に変更して印加する段階は、前記パス電圧が印加された前記選択されていたワードラインをディスチャージした後に、前記読出電圧を印加する段階をさらに含むことを特徴とする。
【００２８】
本発明の第７実施例による不揮発性素子の読出動作方法は、選択されたワードラインには読出電圧を印加し、これと同時に残りのワードラインにはパス電圧を印加する段階と、前記読出電圧またはパス電圧が印加された後、選択されたビットラインをフリーチャージする段階と、前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含むことを特徴とする。
【００２９】
また、前記ワードラインに前記読出電圧または前記パス電圧を印加する時、ドレインセレクトトランジスタ及びソースセレクトトランジスタを同時にターンオンさせることを特徴とする。
【００３０】
また、前記ワードラインに前記読出電圧または前記パス電圧を印加して選択されたストリングのチャンネルを電気的に連結した後、前記ソースセレクトトランジスタをターンオフさせることを特徴とする。
【００３１】
また、前記メモリセルのデータを読み出す段階は、前記メモリセルのしきい値電圧の変化を評価した後、前記メモリセルと接続されたビットラインの電圧変化をセンシングする段階をさらに含むことを特徴とする。
【発明の效果】
【００３２】
以上のように本発明によれば、読出動作の時チャンネルブスティングの発生を抑制することで、ホットエレックトロンの発生を抑制することができる。これにより、メモリセルのしきい値電圧分布の変化を防止することができ、しきい値電圧分布の幅が増加することを防止することができるので、不揮発性素子の信頼度を改善することができる。
【図面の簡単な説明】
【００３３】
【図１】従来の不揮発性素子の問題点を説明するための断面図である。
【図２】不揮発性素子を説明するための回路図である。
【図３】本発明の第１実施例による不揮発性素子の読出動作を説明するためのタイミング図である。
【図４】本発明の第２実施例による不揮発性素子の読出動作を説明するためのタイミング図である。
【図５】本発明の第３実施例による不揮発性素子の読出動作を説明するためのタイミング図である。
【図６】本発明の第４実施例による不揮発性素子の読出動作を説明するためのタイミング図である。
【図７】本発明の第５実施例による不揮発性素子の読出動作を説明するためのタイミング図である。
【図８】本発明の第６実施例による不揮発性素子の読出動作を説明するためのタイミング図である。
【図９】本発明の第７実施例による不揮発性素子の読出動作を説明するためのタイミング図である。
【発明を実施するための形態】
【００３４】
以下、添付された図面を参照して本発明の望ましい実施例を説明する。
【００３５】
図２は不揮発性素子を説明するための回路図である。図２を参照すれば、不揮発性素子のメモリセル２００、ビットライン選択部２１０、及びページバッファ２２０の一部を概略的に示した回路図である。
【００３６】
メモリセルアレイ２００は、複数のストリング（ＳＴe及びＳＴo）を含む。それぞれのストリングは位置によってイーブン（ｅｖｅｎ）ストリングＳＴeまたはオード（Ｏｄｄ）ストリングＳＴoに区分することができる。例えば、偶数番目ストリングは、イーブンストリングＳＴeになり、奇数番目ストリングはオードストリングＳＴoになる。これによって、イーブンストリングＳＴeとオードストリングＳＴoは互いに交互的に平行に配列される。それぞれのストリングは同じ回路構造でなる。イーブンストリングＳＴeを例えて説明する。
【００３７】
イーブンストリングＳＴeのドレイン端にはドレインセレクトトランジスタＤＳＴが連結され、ソース端にはソースセレクトトランジスタＳＳＴが連結される。
【００３８】
ドレインセレクトトランジスタＤＳＴとソースセレクトトランジスタＳＳＴの間には互いに直列連結された複数のメモリセル（Ｆ０ないしＦＮ；Ｎは自然数）が連結される。互いに異なるストリングに接続されたドレインセレクトトランジスタＤＳＴのゲート端が連結されて、ドレインセレクトラインＤＳＬを成す。
【００３９】
互いに異なるストリングに接続されたソースセレクトトランジスタＳＳＴのゲート端が連結されて、ソースセレクトラインＳＳＬを成す。また、互いに異なるストリングに接続されたメモリセル（Ｆ０ないしＦＮ；Ｎは自然数）それぞれのゲート端が連結されて複数のワードラインＷＬ０ないしＷＬＮと；Ｎは自然数）を成す。ドレインセレクトトランジスタＤＳＴのドレインは、ビットラインに連結される。イーブンストリングＳＴeはイーブンビットラインＢＬeと電気的に連結されて、オードストリングＳＴoはオードビットラインＢＬｏと電気的に連結される。
【００４０】
ビットライン選択部２１０は、イーブンビットラインＢＬeとオードビットラインＢＬｏの間で直列連結された第１スイッチＮ１及び第２スイッチＮ２を含む。イーブンビットラインＢＬeと第１ノードＤ１の間に接続された第３スイッチＮ３を含む。オードビットラインＢＬｏと第１ノードＤ１の間に接続された第４スイッチＮ４を含む。第１ないし第４スイッチ（Ｎ１ないしＮ４）それぞれはＮＭＯＳトランジスタで具現することができる。第１及び第２スイッチ（Ｎ１及びＮ２）の間にはバーチャ電圧（ＶＩＲＰＷＲ）が印加される。第１スイッチＮ１はイーブンディスチャージ信号ＤＩＳｅに応じて動作し、第２スイッチＮ２はオードディスチャージ信号ＤＩＳＯに応じて動作する。第３スイッチＮ３はイーブンセレクト信号ＳＥＬＢＬeに応じて動作し、第４スイッチＮ４はオードセレクト信号ＳＥＬＢＬｏに応じて動作する。
【００４１】
ページバッファ２２０は、本発明に係わる部分を説明するために一部のみ図示した。ページバッファ２２０は第１ノードＤ１とセンシングノ−ドＳＯの間に接続された第５スイッチＮ５を含み、電源電圧ＶＤＤとセンシングノ−ドＳＯの間に接続されたフリーチャージスイッチＰ１を含む。
【００４２】
第５スイッチＮ５は、ＮＭＯＳトランジスタで具現することができ、フリーチャージスイッチＰ１はＰＭＯＳトランジスタで具現することができる。第５スイッチＮ５はセンシング信号ＰＢＳＥＮＳＥに応じて動作し、フリーチャージスイッチＰ１はフリーチャージ信号ＰＲＥＣＨ＿ｂに応じて動作する。本回路を用いた本発明の読出動作を具体的に説明する。
【００４３】
図３は、本発明の第１実施例による不揮発性素子の読出動作を説明するためのタイミング図である。図２及び図３を参照すれば、すべてのワードラインに順次パス電圧を印加するが、選択されたワードラインにはパス電圧を印加している途中で読出電圧に変更して読出動作を遂行する。読出しようとするメモリセルがイーブンビットラインＢＬeに接続されている場合を例えて説明する。
【００４４】
不揮発性素子の読出動作は、センシングノ−ドＳＯをフリーチャージする第１区間Ｔ１、ビットラインをフリーチャージする第２区間Ｔ２、ワードラインにパス電圧を伝達する第３区間Ｔ３、チャンネルに電圧を印加する第４区間Ｔ４、選択されたワードラインに読出電圧を印加する第５区間Ｔ５、評価動作をする第６区間Ｔ６、データをセンシングする第７区間Ｔ７を含む。
【００４５】
第１区間Ｔ１は、センシングノ−ドＳＯをフリーチャージする区間である。具体的に、フリーチャージ信号ＰＲＥＣＨ＿ｂをローレベルで印加して、フリーチャージスイッチＰ１をターンオンする。フリーチャージスイッチＰ１がターンオンされれば、電源電圧ＶＤＤがセンシングノ−ドＳＯに伝達されてセンシングノ−ドＳＯがフリーチャージされる。
【００４６】
第２区間Ｔ２は、ビットラインをフリーチャージする区間である。具体的に、センシング信号ＰＢＳＥＮＳＥを第１電圧Ｖ１レベルで印加して、第５スイッチＮ５をターンオンする。イーブンビットラインＢＬeが選択される場合には、第３スイッチＮ３をターンオンさせ、第４スイッチＮ４はターンオフさせる。これにより、センシングノ−ドＳＯとイーブンビットラインＢＬeが電気的に連結されてイーブンビットラインＢＬeがフリーチャージされる。
【００４７】
第３区間Ｔ３は、ワードライン電圧印加区間である。具体的に、ドレインセレクトラインＤＳＬにハイレベルの電圧を印加してドレインセレクトトランジスタＤＳＴをターンオンさせる。この時、ソースセレクトラインＳＳＬにはローレベルの電圧を印加してソースセレクトトランジスタＳＳＴをターンオフ状態に維持させる。続いて、すべてのワードライン（ＷＬｎないしＷＬ０；ｎは自然数）に順次パス電圧Ｖｐａｓｓを印加する。
【００４８】
ドレインセレクトトランジスタＤＳＴがターンオンされてビットラインを介してストリングに電圧が印加されるので、ドレインセレクトトランジスタＤＳＴと隣接したワードラインＷＬｎから順次パス電圧Ｖｐａｓｓを印加することが望ましい。例えば、第ｎワードラインＷＬｎにパス電圧Ｖｐａｓｓを印加して、一定の時間遅延ＤＬ後に第ｎ-１ワードラインＷＬｎ-１にパス電圧Ｖｐａｓｓを印加する。時間遅延ＤＬ時間は、１０ｎｓないし１００００ｎｓに設定することができる。この時、'ｎｓ'は時間単位として'ｎaｎo  ｓｅｃｏｎｄ'を意味する。すべてのワードライン（ＷＬｎないしＷＬ０）に順次パス電圧Ｖｐａｓｓを印加すれば、選択されたストリングのチャンネルが電気的にすべて連結されることが可能である。一方、二つ以上のワードラインをグループ化して複数のグループ（Ｇｒ０ないしＧｒｋ；ｋは自然数）を成すことができる。この時、それぞれのグループ別にワードラインにパス電圧Ｖｐａｓｓを印加することができる。
【００４９】
第４区間Ｔ４は、チャンネル連結区間である。すべてのワードライン（ＷＬ０ないしＷＬｎ）にパス電圧Ｖｐａｓｓを一定時間の間印加する。望ましくは、すべてのチャンネルが電気的に連結されるようにそれぞれのメモリセルをターンオンさせて一定時間維持する。例えば、１０００ｎｓないし１００００ｎｓ時間の間すべてのワードライン（ＷＬ０ないしＷＬｎ）にパス電圧Ｖｐａｓｓを印加してチャンネルが均等に形成されるようにする。
【００５０】
第５区間Ｔ５は、読出電圧印加区間である。選択されたメモリブロック内のすべてのワードラインにパス電圧Ｖｐａｓｓが印加されたら、選択されたワードライン（読出しようとするメモリセルと接続されたワードライン）に印加されていたパス電圧Ｖｐａｓｓを読出電圧Ｖｒｅａｄに変更する。例えば、第ｎ-１ワードライン（ＷＬｎ-２；第１ワードラインをＷＬ０とした時）が選択されたワードラインの場合、パス電圧Ｖｐａｓｓが印加された第ｎ-１ワードライン（ＷＬｎ-２）に読出電圧Ｖｒｅａｄを印加する。または、パス電圧Ｖｐａｓｓが印加された選択されたワードラインをディスチャージした後、選択されたワードラインＳＥＬに読出電圧Ｖｒｅａｄを印加することもできる。第４区間までが選択されたストリングのチャンネルを均等に形成する段階であったら、第５区間からは選択されたメモリセルのデータを読み出す段階であると言える。
【００５１】
第６区間Ｔ６は、評価区間である。具体的に説明すれば、選択されたワードライン（ＷＬｎ-２）に印加されていたパス電圧Ｖｐａｓｓレベルが低くなって読出電圧Ｖｒｅａｄに変わる時、ソースセレクトラインＳＳＬにハイレベルの電圧を印加する。すなわち、選択されたメモリセルのしきい値電圧の分布レベルが高くてセルがオフになる場合、チャンネルブスティングが発生することがあるので、これを防止するためにソースセレクトトランジスタＳＳＴをターンオンさせながら評価区間の動作を遂行する。または、第５区間Ｔ５で選択されたワードラインに読出電圧Ｖｒｅａｄを印加する時、これと同時にソースセレクトラインＳＳＬにハイレベルの電圧を印加することも可能である。センシング信号ＰＢＳＥＮＳＥはローレベルに変えて印加する。
【００５２】
共通ソースラインＣＳＬに接地電圧（例えば、ＯＶ）が印加された状態では、選択されたメモリセルのデータによってフリーチャージされたイーブンビットラインＢＬeの電圧レベルが変わることができる。例えば、選択されたメモリセルが消去セルＥＲの場合、イーブンビットラインＢＬeの電圧レベルは低くなる。一方、選択されたメモリセルがプログラムされたセルＰＧＭの場合には、イーブンビットラインＢＬeの電圧レベルはハイレベルを維持するようになる。実質的には、電流漏洩によって電圧レベルが若干低くなることもある。
【００５３】
第７区間Ｔ７は、センシング区間である。センシング信号ＰＢＳＥＮＳＥを第２電圧Ｖ２に印加する。すなわち、ページバッファ２２０と評価完了したイーブンビットラインＢＬeが電気的に連結され、ページバッファ２２０はイーブンビットラインＢＬeの電圧レベルの変化をセンシングして選択されたメモリセルのデータを読み出すようになる。
【００５４】
図４は本発明の第２実施例による不揮発性素子の読出動作を説明するためのタイミング図である。
【００５５】
図２及び図４を参照すれば、一つ以上のワードラインをグループ化して複数のワードライングループ（Ｇｒ０ないしＧｒｋ、ｋは自然数）を形成する。各ワードライングループに含まれたすべてのワードラインには同時にパス電圧Ｖｐａｓｓを印加することが望ましい。特に、選択されたワードラインＳＥＬにもパス電圧Ｖｐａｓｓを印加してからすべてのワードラインにパス電圧Ｖｐａｓｓが印加されたら、選択されたワードラインＳＥＬの電圧を読出電圧Ｖｒｅａｄに変えて印加して読出動作を遂行する。読出しようとするメモリセルがイーブンビットラインＢＬeに接続されている場合を例えて説明する。
【００５６】
不揮発性素子の読出動作は、センシングノ−ドＳＯをフリーチャージする第１区間Ｔ１、ビットラインをフリーチャージする第２区間Ｔ２、ワードラインにパス電圧を伝達する第３区間Ｔ３、チャンネルを連結する第４区間Ｔ４、読出電圧を印加する第５区間Ｔ５、評価動作をする第６区間Ｔ６、データをセンシングする第７区間Ｔ７を含む。
【００５７】
第１区間Ｔ１は、センシングノ−ドＳＯをフリーチャージする区間である。具体的に、フリーチャージ信号ＰＲＥＣＨ＿ｂを活性化してフリーチャージスイッチＰ１をターンオンする。これによって、センシングノ−ドＳＯがフリーチャージされる。
【００５８】
第２区間Ｔ２は、ビットラインをフリーチャージする区間である。具体的に、センシング信号ＰＢＳＥＮＳＥを第１電圧Ｖ１レベルに活性化する。イーブンビットラインＢＬeが選択される場合には、第３スイッチＮ３がターンオンされ、第４スイッチＮ４はターンオフされるようにする。これによって、センシングノ−ドＳＯとイーブンビットラインＢＬeが電気的に連結されてイーブンビットラインＢＬeがフリーチャージされる。
【００５９】
第３区間Ｔ３は、ワードライン電圧印加区間である。具体的に、ドレインセレクトラインＤＳＬにハイレベルの電圧を印加してドレインセレクトトランジスタＤＳＴをターンオンさせる。この時、ソースセレクトラインＳＳＬにはローレベルの電圧を印加する。続いて、ワードライングループ（ＧｒｋないしＧｒＧｒ０；ｋは自然数）に順次パス電圧Ｖｐａｓｓを印加する。特に、ドレインセレクトトランジスタＤＳＴがターンオンされるので、ドレインセレクトトランジスタＤＳＴと隣接したワードライングループから順にパス電圧Ｖｐａｓｓを印加することが望ましい。具体的に、第ｋワードライングループＧｒｋに含まれたすべてのワードラインにパス電圧Ｖｐａｓｓを同時に印加する。続いて、一定の時間遅延ＤＬ後に第ｋ-１ワードライングループ（Ｇｒｋ-１）に含まれたすべてのワードラインにパス電圧Ｖｐａｓｓを同時に印加する。
【００６０】
上記のような方式によってすべてのワードライングループに順次パス電圧Ｖｐａｓｓを印加すれば、チャンネルを電気的に連結することが容易になる。時間遅延ＤＬは、１０ｎｓないし１００００ｎｓとし、この時時間単位である'ｎｓ'は'ｎaｎo  ｓｅｏｎｄ'になる。すべてのワードライングループ（ＧｒｋないしＧｒ０）に順次パス電圧Ｖｐａｓｓを印加すれば選択されたストリングのチャンネルにイーブンビットラインＢＬeのフリーチャージ電圧が印加される。
【００６１】
第４区間Ｔ４は、チャンネルを連結する区間である。第３区間においてもチャンネルが電気的に連結されるが、一定の時間をさらに維持させることでチャンネルをより效果的に連結させることができる。具体的に、すべてのワードライングループ（Ｇｒ０ないしＧｒｋ）にパス電圧Ｖｐａｓｓが印加された状態で、ソースセレクトラインＳＳＬにローレベルの電圧が印加されてもチャンネルブスティングは発生しない。
【００６２】
より具体的に説明すれば、すべてのワードライングループ（Ｇｒ０ないしＧｒｋ）に含まれたすべてのワードライン（ＷＬ０ないしＷＬＮ）にパス電圧Ｖｐａｓｓを一定時間の間印加する。望ましくは、チャンネルが充分に連結されうる時間の間パス電圧Ｖｐａｓｓを印加するが、例えば１０００ｎｓないし１００００ｎｓ時間の間印加することができる。
【００６３】
第５区間Ｔ５は、読出電圧印加区間である。具体的に、読出しようとするメモリセルと電気的に連結された選択されたワードラインＳＥＬに読出電圧Ｖｒｅａｄを印加する。例えば、第ｋ-２ワードライングループＧｒｋ-２内に読出しようとする選択されたワードラインＳＥＬが含まれた場合、選択されたワードラインＳＥＬに印加されていたパス電圧Ｖｐａｓｓを読出電圧Ｖｒｅａｄに変えて印加する。この時、選択されたワードラインＳＥＬを除いた第ｋ-２ワードライングループＧｒｋ-２に含まれた選択されていないワードラインＵｎｓｅｌには、パス電圧Ｖｐａｓｓを引き続き印加し、他のワードライングループのワードラインにもパス電圧Ｖｐａｓｓを引き続き印加する。または、選択されたワードラインＳＥＬに読出電圧Ｖｒｅａｄを印加する時、選択されたワードラインＳＥＬをディスチャージした後に読出電圧Ｖｒｅａｄを印加することもできる。
【００６４】
このように、選択されたストリングのチャンネルをすべて連結させた後、読出電圧Ｖｒｅａｄを印加することでワードライングループ（Ｇｒ０ないしＧｒｋ）の下部にチャンネルブスティングが発生することを抑制させることができる。これにより、選択されたストリングのウェル領域内で電場の差を誘発せずにホットエレックトロンの発生を防止することができる。ホットエレックトロンの発生を抑制することができるので、メモリセルのしきい値電圧分布の変化を防止することができる。
【００６５】
第６区間Ｔ６は、評価区間である。具体的に説明すれば、センシング信号ＰＢＳＥＮＳＥをローレベルに変えて印加し、ソースセレクトラインＳＳＬにハイレベルの電圧を印加してソースセレクトトランジスタＳＳＴをターンオンする。この時、共通ソースラインＣＳＬには接地電圧（例えば、ＯＶ）が印加される。評価区間では選択されていない（ＵＮＳＥＬ）ワードライングループ（Ｇｒｋ、Ｇｒｋ-１、Ｇｒｋ-３ないしＧｒ０）のワードラインにパス電圧Ｖｐａｓｓを引き続き印加し、選択されたワードラインＳＥＬには読出電圧Ｖｒｅａｄを引き続き印加する。もしも、選択されたワードラインＳＥＬに接続されたメモリセルが消去されたセルであるか、しきい値電圧レベルが読出電圧より低い場合には、選択されたメモリセルがターンオンされるので、イーブンビットラインＢＬeの電圧が低く（ＥＲ）なる。一方、選択されたワードラインＳＥＬに接続されたメモリセルのしきい値電圧レベルが読出電圧より高い場合には、選択されたメモリセルがターンオフされるので、イーブンビットラインＢＬeの電圧が維持（ＰＧＭ）される。
【００６６】
第７区間Ｔ７は、センシング区間であり、センシング信号ＰＢＳＥＮＳＥを第２電圧Ｖ２レベルに印加する。これにより、ページバッファ２２０のセンシングノ−ドＳＯとイーブンビットラインＢＬeが電気的に連結され、ページバッファ２２０はセンシングノ−ドＳＯの電圧レベル変化をセンシングして選択されたメモリセルのデータを読出する。
【００６７】
図５は、本発明の第３実施例による不揮発性素子の読出動作を説明するためのタイミング図である。図２及び図５を参照すれば、不揮発性素子の読出動作は、センシングノ−ドＳＯをフリーチャージする第１区間Ｔ１、ビットラインをフリーチャージする第２区間Ｔ２、ワードラインに電圧を伝達する第３区間Ｔ３、チャンネルに電圧を印加する第４区間Ｔ４、評価動作をする第５区間Ｔ５、データをセンシングする第６区間Ｔ６を含む。
【００６８】
第１区間Ｔ１は、センシングノ−ドＳＯをフリーチャージする区間である。具体的に、フリーチャージ信号ＰＲＥＣＨ＿ｂをローレベルに印加してフリーチャージスイッチＰ１をターンオンする。フリーチャージスイッチＰ１がターンオンされれば電源電圧Ｖｄｄがセンシングノ−ドＳＯに伝達されてセンシングノ−ドＳＯがフリーチャージされる。
【００６９】
第２区間Ｔ２は、ビットラインをフリーチャージする区間である。具体的に、センシング信号ＰＢＳＥＮＳＥを第１電圧Ｖ１レベルに印加して第５スイッチＮ５をターンオンする。イーブンビットラインＢＬeが選択される場合には、第３スイッチＮ３をターンオンさせ、第４スイッチＮ４はターンオフさせる。これにより、センシングノ−ドＳＯとイーブンビットラインＢＬeが電気的に連結されてイーブンビットラインＢＬeがフリーチャージされる。
【００７０】
第３区間Ｔ３は、ワードラインに電圧を印加する区間である。具体的に、ドレインセレクトラインＤＳＬにハイレベルの電圧を印加してドレインセレクトトランジスタＤＳＴをターンオンさせる。この時、ソースセレクトラインＳＳＬにはローレベルの電圧を印加してソースセレクトトランジスタＳＳＴをターンオフ状態で維持させる。続いて、順次ワードラインに駆動電圧を印加するが、選択されたワードラインＳＥＬには読出電圧Ｖｒｅａｄを印加し、選択されていない残りのワードラインＵｎｓｅｌにはパス電圧Ｖｐａｓｓを印加する。
【００７１】
ドレインセレクトトランジスタＤＳＴがターンオンされてビットラインを介してストリングに電圧が印加されるので、ドレインセレクトトランジスタＤＳＴと隣接したワードラインＷＬｎから順次電圧を印加することが望ましい。例えば、第ｎワードラインＷＬｎにパス電圧Ｖｐａｓｓを印加し、一定の時間遅延ＤＬ後に第ｎ-１ワードラインＷＬｎ-１にパス電圧Ｖｐａｓｓを印加する。時間遅延ＤＬ時間は１０ｎｓないし１００００ｎｓに設定することができる。この時、'ｎｓ'は時間単位として'Ｎaｎｏ  ｓｅｃｏｎｄ'を意味する。順次すべてのワードライン（ＷＬｎないしＷＬ０）にパス電圧Ｖｐａｓｓまたは読出電圧Ｖｒｅａｄを印加すれば選択されたストリングのチャンネルを連結させることが容易になる。
【００７２】
第４区間Ｔ４は、チャンネル連結区間である。すべてのワードライン（ＷＬ０ないしＷＬｎ）にパス電圧Ｖｐａｓｓを一定時間の間印加する。望ましくは、すべてのチャンネルが電気的に連結されるようにそれぞれのメモリセルをターンオンさせて一定の時間維持する。例えば、１０００ｎｓないし１００００ｎｓ時間の間すべてのワードライン（ＷＬ０ないしＷＬｎ）にパス電圧Ｖｐａｓｓを印加してチャンネルが均等に形成されるようにする。
【００７３】
第５区間Ｔ５は評価区間である。具体的に説明すれば、ソースセレクトラインＳＳＬにハイレベルの電圧を印加してソースセレクトトランジスタＳＳＴをターンオンさせる。これと同時に、センシング信号ＰＢＳＥＮＳＥはローレベルに変えて印加する。
【００７４】
共通ソースラインＣＳＬに接地電圧（例えば、ＯＶ）が印加された状態で、選択されたメモリセルのデータによってフリーチャージされたイーブンビットラインＢＬeの電圧レベルが変わることがある。例えば、選択されたメモリセルが消去セルであるか、しきい値電圧レベルが読出電圧より低い場合、イーブンビットラインＢＬeの電圧レベルは低く（ＥＲ）なる。一方、選択されたメモリセルのしきい値電圧レベルが読出電圧より高い場合にはイーブンビットラインＢＬeの電圧レベルはハイレベルを維持（ＰＧＭ）する。
【００７５】
第６区間Ｔ６はセンシング区間である。センシング信号ＰＢＳＥＮＳＥを第２電圧Ｖ２に印加する。すなわち、ページバッファ２２０と評価完了したイーブンビットラインＢＬeが電気的に連結され、ページバッファ２２０はイーブンビットラインＢＬeの電圧レベルの変化をセンシングして選択されたメモリセルのデータを読出するようになる。
【００７６】
図６は、本発明の第４実施例による不揮発性素子の読出動作を説明するためのタイミング図である。図２及び図６を参照すれば、一つ以上のワードラインをグループ化して複数のワードライングループ（Ｇｒ０ないしＧｒｋ；ｋは自然数）を形成し、それぞれのワードライングループ別にワードラインに順次電圧を印加する。この時、選択されたワードラインＳＥＬを含むワードライングループで、選択されたワードラインＳＥＬには読出電圧Ｖｒｅａｄを印加し、選択されていないワードラインＵｎｓｅｌにはパス電圧Ｖｐａｓｓを同時に印加する。一方、選択されたワードラインＳＥＬを含まないワードライングループのすべてのワードラインにはパス電圧Ｖｐａｓｓを同時に印加する。読出しようとするメモリセルがイーブンビットラインＢＬeに接続されている場合を例えて説明する。
【００７７】
不揮発性素子の読出動作は、センシングノ−ドＳＯをフリーチャージする第１区間Ｔ１、ビットラインをフリーチャージする第２区間Ｔ２、ワードラインに電圧を伝達する第３区間Ｔ３、チャンネルを連結する第４区間Ｔ４、評価動作をする第５区間Ｔ５、データをセンシングする第６区間Ｔ６を含む。
【００７８】
第１区間Ｔ１は、センシングノ−ドＳＯをフリーチャージする区間である。具体的に、フリーチャージ信号ＰＲＥＣＨ＿ｂをローレベルに印加してフリーチャージスイッチＰ１をターンオンさせる。これによって、電源電圧Ｖｄｄがセンシングノ−ドＳＯに伝達されてセンシングノ−ドＳＯがフリーチャージされる。
【００７９】
第２区間Ｔ２は、ビットラインをフリーチャージする区間である。具体的に、センシング信号ＰＢＳＥＮＳＥを第１電圧Ｖ１レベルに印加してイーブンビットラインＢＬeをフリーチャージする。例えば、イーブンビットラインＢＬeが選択される場合には、第３スイッチＮ３がターンオンされて、第４スイッチＮ４はターンオフされるようにする。これによって、センシングノ−ドＳＯとイーブンビットラインＢＬeが電気的に連結されてイーブンビットラインＢＬeがフリーチャージされる。
【００８０】
第３区間Ｔ３は、ワードラインに電圧を印加する区間である。具体的に、ドレインセレクトラインＤＳＬをハイレベルに印加してドレインセレクトトランジスタＤＳＴをターンオンさせる。この時、ソースセレクトラインＳＳＬに印加される電圧はロー状態を維持させる。続いて、ワードライングループ（ＧｒｋないしＧｒ０；ｋは自然数）に順次駆動電圧（パス電圧または読出電圧）を印加する。望ましくは、ワードライングループ（ＧｒｋないしＧｒ０）のワードラインＵｎｓｅｌにはパス電圧Ｖｐａｓｓを印加するが、選択されたワードラインＳＥＬには読出電圧Ｖｒｅａｄを印加する。
【００８１】
ドレインセレクトトランジスタＤＳＴがターンオンされるので、ドレインセレクトトランジスタＤＳＴと隣接したワードライングループから順に駆動電圧（パス電圧または読出電圧）を印加することが望ましい。具体的に、第ｋワードライングループＧｒｋに含まれたすべてのワードラインにパス電圧Ｖｐａｓｓを同時に印加する。続いて、一定時間遅延ＤＬ後に第ｋ-１ワードライングループ（Ｇｒｋ-１）に含まれたすべてのワードラインにパス電圧Ｖｐａｓｓを同時に印加する。特に、選択されたワードラインＳＥＬを含むワードライングループ（Ｇｒｋ-２）では、選択されたワードラインＳＥＬには読出電圧Ｖｒｅａｄを印加し、選択されていない残りのワードラインＵｎｓｅｌにはパス電圧Ｖｐａｓｓを同時に印加する。ワードライングループ間の時間遅延ＤＬは、１０ｎｓないし１００００ｎｓとし、この時、時間単位である'ｎｓ'は'ｎａｎｏ  ｓｅｃｏｎｄ'になる。すべてのワードライングループ（ＧｒｋないしＧｒ０）に順次駆動電圧（パス電圧または読出電圧）を印加すれば選択されたストリングのチャンネルが電気的に連結されることが容易になり、チャンネルブスティング の発生を抑制することができる。
【００８２】
第４区間Ｔ４は、すべてのワードライングループに含まれるワードラインに電圧が印加された状態を維持する。具体的に、すべてのワードライングループ（Ｇｒ０ないしＧｒｋ）に含まれたすべてのワードライン（ＷＬ０ないしＷＬｎ）にパス電圧Ｖｐａｓｓまたは読出電圧Ｖｒｅａｄを一定時間の間印加する。望ましくは、チャンネルが電気的に充分に連結されうる時間の間電圧（ＶｐａｓｓまたはＶｒｅａｄ）を印加する。例えば、１０００ｎｓないし１００００ｎｓ時間の間印加することが望ましい。
【００８３】
第５区間Ｔ５は評価区間である。具体的に説明すれば、センシング信号ＰＢＳＥＮＳＥをローレベルの電圧に変えて印加し、ソースセレクトラインＳＳＬにハイレベルの電圧を印加してソースセレクトトランジスタＳＳＴをターンオンする。この時、共通ソースラインＣＳＬには接地電圧（例えば、ＯＶ）が印加される。評価区間では選択されていないＵｎｓｅｌワードライングループ（Ｇｒｋ、Ｇｒｋ-１、Ｇｒｋ-３ないしＧｒ０）のワードラインにパス電圧Ｖｐａｓｓを引き続き印加し、選択されたワードラインＳＥＬには読出電圧Ｖｒｅａｄを引き続き印加する。もしも、選択されたワードラインＳＥＬに接続されたメモリセルのしきい値電圧レベルが読出電圧より高い場合には、選択されたメモリセルがターンオフされるので、チャンネル電圧がそのまま維持される。すなわち、イーブンビットラインＢＬeの電圧レベルが維持（ＰＧＭ）される。一方、選択されたワードラインＳＥＬに接続されたメモリセルが消去されたセルであるか、しきい値電圧のレベルが読出電圧より低い場合には、選択されたメモリセルがターンオンされるので、チャンネル電圧レベルが低下される。すなわち、イーブンビットラインＢＬeの電圧レベルが低くく（ＥＲ）なる。
【００８４】
第６区間Ｔ６は、センシング区間で、センシング信号ＰＢＳＥＮＳＥを第２電圧Ｖ２レベルに印加し、ページバッファ２２０のセンシングノ−ドＳＯとイーブンビットラインＢＬeを電気的に連結する。これによって、ページバッファ２２０は、センシングノ−ドＳＯの電圧レベルの変化をセンシングして選択されたメモリセルのデータを読出することができる。
【００８５】
図７は、本発明の第５実施例による不揮発性素子の読出動作を説明するためのタイミング図である。図２及び図７を参照すれば、選択されたビットラインをフリーチャージした後、すべてのワードラインにパス電圧を同時に印加する。続いて、選択されたワードラインに印加されたパス電圧を読出電圧に変更した後、読出動作を遂行する。読出しようとするメモリセルがイーブンビットラインＢＬeに接続されている場合を例えて説明する。
【００８６】
不揮発性素子の読出動作は、センシングノ−ドＳＯをフリーチャージする第１区間Ｔ１、ビットラインをフリーチャージする第２区間Ｔ２、ワードラインにパス電圧を伝達する第３区間Ｔ３、読出電圧を印加する第４区間Ｔ４、評価動作を遂行する第５区間Ｔ５、データをセンシングする第６区間Ｔ６を含む。
【００８７】
第１区間Ｔ１は、センシングノ−ドＳＯをフリーチャージする区間である。具体的に、フリーチャージ信号ＰＲＥＣＨ＿ｂをローレベルに印加してフリーチャージスイッチＰ１をターンオンさせる。これによって、センシングノ−ドＳＯに電源電圧Ｖｄｄが伝達されてセンシングノ−ドＳＯがフリーチャージされる。
【００８８】
第２区間Ｔ２は、ビットラインをフリーチャージする区間である。具体的に、センシング信号ＰＢＳＥＮＳＥを第１電圧Ｖ１レベルに活性化する。イーブンビットラインＢＬeが選択される場合には、第３スイッチＮ３がターンオンされて、第４スイッチＮ４はターンオフされるようにする。これによって、センシングノ−ドＳＯとイーブンビットラインＢＬeが電気的に連結されてイーブンビットラインＢＬeがフリーチャージされる。
【００８９】
第３区間Ｔ３は、ワードラインに電圧を印加する区間である。具体的に、すべてのワードライン（ＷＬ０ないしＷＬｎ）にパス電圧Ｖｐａｓｓを同時に印加してチャンネルを電気的に連結する。この時、ドレインセレクトラインＤＳＬ及びソースセレクトラインＳＳＬにハイレベルの電圧を印加し、ドレインセレクトトランジスタＤＳＴ、及びソースセレクトトランジスタＳＳＴをターンオンさせる。特に、ソースセレクトトランジスタＳＳＴをターンオンさせることで、パス電圧Ｖｐａｓｓが同時に印加されてもチャンネルブスティングの発生を防止することができる。この時、すべてのワードライン（ＷＬ０ないしＷＬｎ）にパス電圧Ｖｐａｓｓを１０００ｎｓないし１００００ｎｓ時間の間印加してチャンネルを維持させることが望ましい。このように、すべてのワードライン（ＷＬ０ないしＷＬｎ）にパス電圧Ｖｐａｓｓが印加されるので、チャンネルを電気的に連結させることができ、ソースセレクトトランジスタＳＳＴがターンオンされるので、チャンネルブスティングの発生を防止することができる。
【００９０】
第４区間Ｔ４は、読出電圧印加区間である。読出しようとするメモリセルと電気的に連結された選択されたワードラインＳＥＬに読出電圧Ｖｒｅａｄを印加する。具体的に、選択されたワードラインＳＥＬに印加されていたパス電圧Ｖｐａｓｓを読出電圧Ｖｒｅａｄを印加する。または、パス電圧Ｖｐａｓｓが印加されていた選択されたワードラインＳＥＬをディスチャージした後、読出電圧Ｖｒｅａｄを印加することもできる。この時、ソースセレクトラインＳＳＬにはローレベルの電圧を変えて印加する。すなわち、すでにチャンネルを電気的に連結させた後に読出電圧Ｖｒｅａｄを印加するので、チャンネルブスティングの発生を抑制させることができる。これによって、ホットエレックトロンの発生をも抑制させることができるので、メモリセルのしきい値電圧分布の変化を防止することができる。この時、選択されていない残りのワードラインＵｎｓｅｌにはパス電圧Ｖｐａｓｓを引き続き印加する。
【００９１】
第５区間Ｔ５は、評価区間である。具体的に説明すれば、センシング信号ＰＢＳＥＮＳＥをローレベルに変えて印加し、ソースセレクトラインＳＳＬにハイレベルの電圧を印加してソースセレクトトランジスタＳＳＴをターンオンさせる。この時、共通ソースラインＣＳＬには接地電圧（例えば、ＯＶ）を印加する。評価区間では選択されていないワードラインＵｎｓｅｌにはパス電圧Ｖｐａｓｓを引き続き印加し、選択された（ＳＥＬ）ワードラインＷＬｎ-２には読出電圧Ｖｒｅａｄを引き続き印加する。もし、選択されたワードラインＳＥＬと接続されたメモリセルのしきい値電圧レベルが読出電圧より高い場合には、選択されたメモリセルがターンオフされるので、イーブンビットラインＢＬeの電圧は維持（ＰＧＭ）される。一方、選択されたワードラインＷＬｎ-２に接続されたメモリセルが消去されたセルであるか、しきい値電圧レベルが読出電圧より低い場合には選択されたメモリセルがターンオンされるので、イーブンビットラインＢＬeの電圧レベルが低下（ＥＲ）される。
【００９２】
第６区間Ｔ６はセンシング区間であり、センシング信号ＰＢＳＥＮＳＥを第２電圧Ｖ２レベルに印加し、ページバッファ２２０のセンシングノードＳＯとイーブンビットラインＢＬeを電気的に連結させる。これにより、ページバッファ２２０はセンシングノ−ドＳＯの電圧レベルの変化をセンシングして選択されたメモリセルのデータを読出することができる。
【００９３】
図８は本発明の第６実施例による不揮発性素子の読出動作を説明するためのタイミング図である。図２及び図８を参照すれば、すべてのワードラインにパス電圧を同時に印加してチャンネルを電気的に連結した後、選択されたワードラインに読出電圧を印加する読出動作の遂行方法に関する。具体的に説明すれば次のようである。
【００９４】
不揮発性素子の読出動作は、センシングノ−ドをフリーチャージする第１区間Ｔ１、チャンネルを連結する第２区間Ｔ２、ビットラインをフリーチャージする第３区間Ｔ３、読出電圧を印加する第４区間Ｔ４、評価動作を遂行する第５区間Ｔ５、データをセンシングする第６区間Ｔ６を含む。
【００９５】
第１区間Ｔ１は、センシングノ−ドＳＯをフリーチャージする区間である。具体的に、フリーチャージ信号ＰＲＥＣＨ＿ｂをローレベルに印加してフリーチャージスイッチＰ１をターンオンする。フリーチャージスイッチＰ１がターンされれば、センシングノ−ドＳＯに電源電圧ＶＤＤが伝達されてセンシングノ−ドＳＯがフリーチャージされる。
【００９６】
第２区間Ｔ２では、すべてのワードラインＷＬにパス電圧Ｖｐａｓｓを同時に印加する。ワードラインＷＬにパス電圧Ｖｐａｓｓが印加されれば、メモリセルの下部にチャンネルが電気的に連結される。この時、ドレインセレクトラインＤＳＬ及びソースセレクトラインＳＳＬにハイレベルの電圧を印加してドレインセレクトトランジスタＤＳＴ、及びソースセレクトトランジスタＳＳＴをターンオンさせる。共通ソースラインＣＳＬに接地電圧Ｖssが印加されている場合、ビットラインがディスチャージされてリセットされる。
【００９７】
第３区間Ｔ３では、ビットラインをフリーチャージする。センシング信号ＰＢＳＥＮＳＥをＶ１電圧に印加すれば、フリーチャージされたセンシングノ−ドＳＯとイーブンビットラインＢＬeが電気的に連結され、イーブンビットラインＢＬeがフリーチャージされる。この時、ソースセレクトトランジスタＳＳＴがターンオンされているので、イーブンビットラインＢＬeは徐徐にフリーチャージされる。
【００９８】
第４区間Ｔ４では、選択されたワードラインＳＥＬに読出電圧Ｖｒｅａｄを印加する。望ましくは、ソースセレクトラインＳＳＬにローレベルの電圧を変えて印加しつつ選択されたワードラインＳＥＬに読出電圧Ｖｒｅａｄを印加する。具体的に、パス電圧Ｖｐａｓｓが印加されていた選択されたワードラインＳＥＬの電圧を読出電圧Ｖｒｅａｄに変えて印加する。または、パス電圧Ｖｐａｓｓが印加されていた選択されたワードラインＳＥＬをディスチャージしてから再度読出電圧Ｖｒｅａｄを印加することもできる。この時、選択されたストリングにチャンネルがすべて連結された状態で読出電圧Ｖｒｅａｄを印加するので、チャンネルブスティングの発生を抑制させることができる。これによって、ホットエレックトロンの発生を抑制することができるので、メモリセルのしきい値電圧分布の変化を防止することができる。この時、非選択された残りのワードラインＵｎｓｅｌにはパス電圧Ｖｐａｓｓを引き続き印加する。
【００９９】
第５区間Ｔ５は評価区間である。具体的に説明すれば、センシング信号ＰＢＳＥＮＳＥをローレベルの電圧に変えて印加し、ソースセレクトラインＳＳＬにはハイレベルの電圧を印加してソースセレクトトランジスタＳＳＴをターンオンさせる。この時、共通ソースラインＣＳＬには接地電圧（例えば、ＯＶ）が印加される。評価区間では選択されていないワードラインＵｎｓｅｌにはパス電圧Ｖｐａｓｓを引き続き印加し、選択されたワードラインＳＥＬには読出電圧Ｖｒｅａｄを引き続き印加する。ソースセレクトトランジスタＳＳＴがターンオンされれば、選択されたワードラインＳＥＬと接続されたメモリセルのデータ状態によってイーブンビットラインＢＬeの電圧レベルが変わる。例えば、選択されたワードラインＳＥＬと接続されたメモリセルのしきい値電圧が読出電圧より高い場合には、選択されたメモリセルがターンオフされるので、チャンネル電圧がそのまま維持（ＰＧＭ）される。一方、選択されたワードラインＳＥＬに接続されたメモリセルが消去されたセルであるか、しきい値電圧のレベルが読出電圧より低い場合選択されたメモリセルがターンオンされるのでチャンネル電圧レベルが低下（ＥＲ）される。
【０１００】
第６区間Ｔ６では、選択されたメモリセルに対する評価が完了すれば、センシング信号ＰＢＳＥＮＳＥを第２電圧Ｖ２レベルに印加し、ページバッファ２２０のセンシングノ−ドＳＯとイーブンビットラインＢＬeを電気的に連結する。これによって、ページバッファ２２０はセンシングノ−ドＳＯの電圧レベルの変化をセンシングして選択されたメモリセルのデータを読出する。
【０１０１】
図９は、本発明の第７実施例による不揮発性素子の読出動作を説明するためのタイミング図である。図２及び図９を参照すれば、すべてのワードラインにパス電圧または読出電圧を同時に印加してチャンネルを電気的に連結した後、読出動作を遂行する方法に関する。具体的に説明すれば次のようである。
【０１０２】
不揮発性素子の読出動作は、センシングノ−ドをフリーチャージする第１区間Ｔ１、チャンネルを連結する第２区間Ｔ２、ビットラインをフリーチャージする第３区間Ｔ３、読出電圧を印加する第４区間Ｔ４、評価動作を遂行する第５区間Ｔ５、データをセンシングする第６区間Ｔ６を含む。
【０１０３】
第１区間Ｔ１はセンシングノ−ドＳＯをフリーチャージする区間である。具体的に、フリーチャージ信号ＰＲＥＣＨ＿ｂをローレベルに印加してフリーチャージスイッチＰ１をターンオンする。フリーチャージスイッチＰ１がターンオンされれば、センシングノ−ドＳＯに電源電圧Ｖｄｄが伝達されてセンシングノ−ドＳＯがフリーチャージされる。
【０１０４】
第２区間Ｔ２では、選択されていないワードラインＵｎｓｅｌにはパス電圧Ｖｐａｓｓを印加し、選択されたワードラインＳＥＬには読出電圧Ｖｒｅａｄを同時に印加する。この時、ドレインセレクトラインＤＳＬ及びソースセレクトラインＳＳＬにハイレベルの電圧を印加してドレインセレクトトランジスタＤＳＴ、及びソースセレクトトランジスタＳＳＴをターンオンさせる。ワードラインＷＬにパス電圧Ｖｐａｓｓまたは読出電圧Ｖｒｅａｄが印加されてもドレイン及びソースセレクトトランジスタ（ＤＳＴ及びＳＳＴ）がすべてターンオンされているのでチャンネルブスティングが発生しない。
【０１０５】
第３区間Ｔ３では、ビットラインをフリーチャージする。具体的に説明すれば、センシング信号ＰＢＳＥＮＳＥをＶ１電圧に印加する。これによって、フリーチャージされたセンシングノ−ドＳＯとイーブンビットラインＢＬeが電気的に連結されてイーブンビットラインＢＬeがフリーチャージされる。この時、ソースセレクトトランジスタＳＳＴがターンオンされているので、イーブンビットラインＢＬeは徐徐にフリーチャージされる。
【０１０６】
第４区間Ｔ４では、ソースセレクトラインＳＳＬにローレベルの電圧を変えて印加してソースセレクトトランジスタＳＳＴをターンオフさせる。この時、イーブンビットラインＢＬeのフリーチャージレベルを読出動作のための十分なレベルに確保することができる。もし、ソースセレクトトランジスタＳＳＴがターンオフされていて、選択されたワードラインＳＥＬに読出電圧Ｖｒｅａｄが印加されて選択されたメモリセルの下部にチャンネルが非活性化されても、チャンネルがすでに電気的に連結された以後なので、チャンネルブスティングの発生を抑制することができる。
【０１０７】
第５区間Ｔ５は評価区間である。具体的に説明すれば、センシング信号ＰＢＳＥＮＳＥをローレベルの電圧に変えて印加し、ソースセレクトラインＳＳＬにはハイレベルの電圧を印加してソースセレクトトランジスタＳＳＴをターンオンさせる。この時、共通ソースラインＣＳＬには接地電圧（例えば、ＯＶ）が印加される。評価区間では選択されていないワードラインＵｎｓｅｌにはパス電圧Ｖｐａｓｓを引き続き印加し、選択されたワードラインＳＥＬには読出電圧Ｖｒｅａｄを引き続き印加する。ソースセレクトトランジスタＳＳＴがターンオンされれば、選択されたワードラインＳＥＬと接続されたメモリセルのデータ状態によってイーブンビットラインＢＬeの電圧レベルが変わる。例えば、選択されたワードラインＳＥＬと接続されたメモリセルのしきい値電圧が読出電圧より高い場合には、選択されたメモリセルがターンオフされるので、チャンネル電圧がそのまま維持（ＰＧＭ）される。一方、選択されたワードラインＳＥＬに接続されたメモリセルが消去されたセルであるか、しきい値電圧のレベルが読出電圧より低い場合、選択されたメモリセルがターンオンされるのでチャンネル電圧レベルが低下（ＥＲ）される。
【０１０８】
第６区間Ｔ６では、選択されたメモリセルに対する評価が完了すれば、センシング信号ＰＢＳＥＮＳＥを第２電圧Ｖ２レベルで印加してページバッファ２２０のセンシングノ−ドＳＯとイーブンビットラインＢＬeを電気的に連結する。これによって、ページバッファ２２０はセンシングノ−ドＳＯの電圧レベルの変化をセンシングして選択されたメモリセルのデータを読出する。
【０１０９】
上述したように、選択されたストリングのチャンネルを電気的に連結させた後、読出動作を遂行することで、選択されたストリングＳＴ内の全体または一部でチャンネルブスティングが発生することを抑制させることができる。チャンネルブスティングの発生を抑制することで、電場の差が発生する領域が形成されることを抑制することができ、これによってホットエレックトロンの発生を防止することができる。メモリセルにホットエレックトロンが流入される現象を防止することができるので、しきい値電圧の分布変化を防止することができ、これにより、不揮発性素子の信頼度を向上することができる。
【０１１０】
以上説明したように、本発明の最も好ましい実施形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能なのはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
【符号の説明】
【０１１１】
１０：半導体基板
１０a：接合領域
１２：ゲート絶縁膜
１４：フローティングゲート
１６：誘電体膜
１８：コントロールゲート
２００：メモリセルアレイ
２１０：ビットライン選択部
２２０：ページバッファ
ＷＬ０〜ＷＬｎ：ワードライン
ＳＳＬ：ソースセレクトライン
ＤＳＬ：ドレインセレクトライン
ＣＳＬ：共通ソースライン
ＳＴ：ストリング
ＢＬe、ＢＬｏ：ビットライン
【図１】
2010250926.tif 000003
【図２】
2010250926.tif 000004
【図３】
2010250926.tif 000005
【図４】
2010250926.tif 000006
【図５】
2010250926.tif 000007
【図６】
2010250926.tif 000008
【図７】
2010250926.tif 000009
【図８】
2010250926.tif 000010
【図９】
2010250926.tif 000011