(57)【要約】【課題】寿命が長く、信頼性が高く、安価なメモリシステムを提供する。【解決手段】メモリシステム３００は、複数のコンピュータ装置と接続されるコントローラ３１０と、該コントローラと接続される複数のマルチレベルセル（MLC）装置３２０と、コントローラ３１０及び複数のMLC装置３２０と接続されるシングルレベルセル（SLC）装置３３０とを備えている。コントローラ３１０の制御下で、データは複数のMLC装置に分割して記憶され、SLC装置３３０はデータのパリティチェックためのパリティ装置として機能する。【選択図】図３
2010250816.tif 000002
【特許請求の範囲】
【請求項１】
複数のコンピュータ装置（４１０）からのデータを記憶するメモリシステム（３００）であって、
複数のコンピュータ装置（４１０）と接続するよう構成されているコントローラ（３１０）と、
コントローラ（３１０）と接続された複数のマルチレベルセル（ＭＬＣ）記憶ディスクであって、データを複数のＭＬＣ記憶ディスクに分割して記憶するよう構成されている、複数のＭＬＣ記憶ディスクと、
コントローラ（３１０）及び複数のＭＬＣ記憶ディスクと接続されるシングルレベルセル（ＳＬＣ）記憶ディスクであって、データのパリティ記憶ディスクであるＳＬＣ記憶ディスクと
を備えることを特徴とするメモリシステム。
【請求項２】
コンピュータのためのメモリ装置であって、
コントローラ（３１０）と、
コントローラ（３１０）と接続され、データを複数のマルチレベルセル（ＭＬＣ）装置に分割して記憶するよう構成されている複数のＭＬＣ装置と、
コントローラ（３１０）及び複数のＭＬＣ装置と接続されるシングルレベルセル（ＳＬＣ）装置であって、データのパリティ装置（３３０）であるＳＬＣ装置と
を備えることを特徴とするメモリ装置。
【請求項３】
コンピュータ装置（５００）であって、
プロセッサ（５１０）と、
プロセッサ（５１０）と接続される第１のメモリシステム（３００）であって、
第１のメモリコントローラ（３１０）と、
第１のメモリコントローラ（３１０）と接続され、データを分割して記憶するよう構成される第１の複数のマルチレベルセル（ＭＬＣ）装置と、
メモリコントローラ（３１０）及び第１の複数のＭＬＣ装置と接続される第１のシングルレベルセル（ＳＬＣ）装置であって、データのパリティ装置（３３０）である第１のＳＬＣ装置と
を備えるプロセッサ（５１０）と
を備えることを特徴とするコンピュータ措置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータシステム及びコンピュータ装置に関し、特に、コンピュータシステム及びコンピュータ装置で使用するメモリシステムに関する。
【背景技術】
【０００２】
図１は、従来技術のメモリシステム１００のブロック図である。メモリシステム１００は、メモリコントローラ１１０、メモリコントローラ１１０に接続される複数のデータ記憶装置１２０、メモリコントローラ１１０及びデータ記憶装置１２０に接続されるパリティ（又はプロテクション）装置１３０（エラー検出／訂正装置）を備えている。
【０００３】
データ記憶装置１２０及びパリティ装置１３０の各々は、マルチレベルセル（MLC）メモリディスク又はフラッシュ装置である。レベル３又はレベル４の複数のインディペンデントディスクの冗長アレイ(それぞれRAID３又はRAID４)配置、又はレベル３又はレベル４の複数のインディペンデントフラッシュの冗長アレイ(それぞれRAIF３又はRAIF４)配置では、データがストライプ方式でデータ記憶装置１２０に書き込まれるので、データはパリティ装置１３０にも書き込まれる。つまり、パリティ装置１３０にデータが書き込まれる回数は、各データ記憶装置１２０に書き込まれる回数よりも、はるかに多くなる。
【０００４】
パリティ装置１３０にデータが書き込まれる回数が、各データ記憶装置１２０に個々に書き込まれる回数よりもはるかに多いため、パリティ装置１３０は、各データ記憶装置１２０よりも早く磨耗する。その結果、MLCメモリ装置（例：ディスク及びフラッシュ装置）がシングルレベルセル（SLC）装置（例：ディスク及びフラッシュ装置）に比べて比較的安価であるとはいえ、メモリシステム１００は、相対的に寿命が限定され、且つ信頼性に問題を抱える場合がある。
【０００５】
図２は、従来技術の別のメモリシステム２００のブロック図である。メモリシステム２００は、メモリコントローラ２１０、メモリコントローラ２１０に接続される複数のデータ記憶装置２２０、メモリコントローラ２１０及びデータ記憶装置２２０に接続されるパリティ（又はプロテクション）装置２３０（エラー検出／訂正装置）を備えている。
【０００６】
データ記憶装置２２０及びパリティ装置２３０の各々は、SLCメモリディスク又はフラッシュ装置である。データ記憶装置２２０及びパリティ装置２３０がそれぞれSLC装置であるので、図１のメモリシステム１００のように早く磨耗することはなく、且つ信頼性の問題を抱える可能性もより少ない。これは、SLC装置はMCL装置と比べて最大で10倍の量の書き込みサイクルを処理できるからである。データ記憶装置２２０及びパリティ装置２３０の両方にSLC装置を用いるメモリシステム２００の欠点は、SLC装置がMLC装置に比べて高価なことである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、従来技術のメモリシステムと対比して、寿命がより長く、信頼性がより高く、より安価なメモリシステムを提供することが望まれている。さらに、本発明の別の望ましい特徴及び特性は、後述する発明の詳細な説明、特許請求の範囲、付随する図面で明らかにされるであろう。
【課題を解決するための手段】
【０００８】
本発明により、複数のコンピュータ装置からのデータを記憶するためのメモリシステムが種々の実施形態で提供される。1つのメモリシステムは、複数のコンピュータ装置と接続するよう構成されたコントローラ、コントローラと接続される複数のマルチレベルセル（MLC）記憶ディスク、並びにコントローラ及び複数のMLC記憶ディスクと接続されるシングルレベルセル（SLC）、を備えている。MLC記憶ディスクは、データの記憶を複数のMLC記憶ディスクに分割するよう構成されており、また、SLC記憶ディスクはデータのためのパリティ記憶ディスクである。
【０００９】
本発明により、コンピュータのための記憶装置も提供される。1つのメモリ装置は、コントローラ、コントローラと接続される複数のMLC装置、コントローラ及び複数のMLC装置と接続されるSLC装置、を備えている。MLC装置はデータの記憶を複数のMLC装置に分割するよう構成されており、また、SLC装置はデータのためのパリティ装置である。
【００１０】
プロセッサ及びプロセッサと接続されるメモリを備えるコンピュータ装置も提供される。メモリは、メモリコントローラ、メモリコントローラと接続される複数のMLC装置、並びにメモリコントローラ及び複数のMLC装置と接続されるSLC装置を備えている。MLC装置は、データの記憶を複数のMLC装置に分割するよう構成され、またSLC装置は、データのためのパリティ記憶ディスクである。
【図面の簡単な説明】
【００１１】
【図１】従来技術のメモリシステムのブロック図である。
【図２】従来技術の別のメモリシステムのブロック図である。
【図３】本発明の一実施形態によるメモリシステムのブロック図である。
【図４】図３のメモリシステムの一実施形態を備える、コンピュータネットワークの一実施形態のブロック図である。
【図５】図３のメモリシステムの一実施形態を備える、コンピュータ装置の一実施形態のブロック図である。
【発明を実施するための形態】
【００１２】
以下に記載の発明の詳細な説明は、本質的には例示にすぎず、本発明又はその応用例及び本発明の使用を限定するものではない。さらに、前述及び以下の記述において示された任意の理論によって制限されるものでもない。
【００１３】
多様な実施形態で、寿命がより長く、信頼性がより高く、且つ／又は従来のメモリシステムより安価なメモリシステムが提供される。すなわち、多様な実施形態で、複数のマルチレベルセル（MLC）装置及び1つのシングルレベルセル（SLC）装置を用いるメモリシステムが提供される。詳細には、MLC装置はMLC装置に書き込まれたデータを記憶するために用いられ、またSLC装置は、MLC装置に書き込まれたデータのためのパリティ／プロテクション装置（エラー検出／訂正装置）として用いられる。このようにして、多様なメモリシステムの実施形態で、インディペンデントディスクのレベル５の冗長アレイ(RAID５)構成、及びインディペンデントフラッシュのレベル５の冗長アレイ(RAIF５)構成の代用が提供される。
【００１４】
図３は本発明の一実施形態によるメモリシステム３００である。図示された実施形態では、メモリシステム３００は、メモリコントローラ３１０、メモリコントローラ３１０と接続される複数のデータ記憶装置３２０、並びにメモリコントローラ３１０及びデータ記憶装置３２０と接続されるパリティ装置３３０（エラー検出／訂正装置）を備えている。
データ記憶装置３２０はそれぞれ、MLCメモリディスク又はフラッシュ装置である。MLCメモリディスク及びMLCフラッシュ装置は、当該技術分野で周知であるので、本明細書では詳述しない。
【００１５】
パリティ装置３３０は、ＳＬＣメモリディスク又はフラッシュ装置である。ＳＬＣメモリディスク及びフラッシュ装置は、当該技術分野で周知であるので、本明細書では詳述しない。
パリティ装置３３０は、当該技術分野で既知の又は今後開発される任意のプロテクションスキームを使用する。例えば、パリティ装置３３０は、リードソロモンプロテクションスキーム、EDAC（誤り検出訂正）ハミングプロテクションスキーム、XORプロテクションスキーム、及び／又は同様のプロテクションスキームを用いるよう構成される。
【００１６】
データ記憶装置３２０がMLCメモリディスクであり、且つパリティ装置３３０はSLCメモリディスクである一実施形態では、メモリシステム３００は、インディペンデントディスクのレベル３の冗長アレイ(RAID３)構成と一致する方法でデータを記憶するよう構成される。
データメ記憶装置３２０がMLCメモリディスクであり、且つパリティ装置３３０がSLCメモリディスクである別の実施形態では、メモリシステム３００は、インディペンデントディスクのレベル４の冗長アレイ(RAID４)構成と一致する方法でデータを記憶するよう構成される。
【００１７】
データ記憶装置３２０がMLCフラッシュ装置であり、且つパリティ装置３３０がSLCフラッシュ装置である一実施形態では、メモリシステム３００は、インディペンデントフラッシュのレベル３の冗長アレイ(RAIF３)構成と一致する方法でデータを記憶するよう構成される。
データ記憶装置３２０がMLCフラッシュ装置であり、且つパリティ装置３３０がSLCフラッシュ装置である別の実施形態では、メモリシステム３００は、インディペンデントフラッシュのレベル４の冗長アレイ(RAIF４)構成と一致する方法でデータを記憶するよう構成される。
【００１８】
RAID３構成及びRAID４構成の機能は、当該技術分野において既知であるため、本明細書では詳述しない。同様に、RAIF３構成及びRAIF構成の機能も、当該技術分野において既知であるため、本明細書では詳述しない。
図３では、メモリシステム３００がデータ記憶装置３２０を４個備えるものとして示されているが、メモリシステム３００の別の実施形態では、２又は３個のデータ記憶装置３２０を備えている場合もある。同様に、別の実施形態では、４個以上のデータ記憶装置３２０を備えていてもよい。
【００１９】
実施形態によっては、メモリシステム３００が備えているデータ記憶装置３２０は１０個未満であるが、それは上述したように、SLCメモリ装置が書き込みを処理する能力が、MLCメモリ装置より約１０倍大きいからである。パリティ装置３３０に書き込みできる回数が、データ記憶装置３２０の書き込み可能な回数の合計よりも多いため、これらの実施形態では、メモリシステム３００の信頼性が維持される。別の実施形態では、メモリシステム３００は１０個のデータ記憶装置３２０を備えているため、パリティ装置３３０に書き込みできる回数は、データ記憶装置３２０に書き込みできる回数の合計とほぼ同じである。
【００２０】
メモリシステム３００は、メモリシステム３００を備えることが可能な任意の媒体上に形成される。メモリシステム３００の一実施形態は、大容量記憶回路カード上に形成される。すなわち、大容量記憶回路カードに、コントローラ３１０、データ記憶装置３２０、及びパリティ装置３３０が実装される。
【００２１】
図４は、ネットワークで結合されたメモリシステムを用いるコンピュータネットワーク４００の一実施形態の図である。図示された実施形態のコンピュータネットワーク４００は、ネットワーク４２０を介してメモリシステム３００と通信する、複数のコンピュータ装置４１０を備えている。
【００２２】
コンピュータ装置４１０は、当該技術分野で既知の又は将来的に開発される、任意のコンピュータ装置である。例えば、各コンピュータ装置４１０は、パーソナルコンピュータ（例：ラップトップ、ノートブック、デスクトップ、及び／又は同様のもの）、携帯端末（PDA）、ブラックベリー（商標登録）、携帯電話、及び同様のコンピュータ装置、並びにこれらを組み合わせたものである。
【００２３】
ネットワーク４２０は、コンピュータ装置４１０がメモリシステムと通信し、且つメモリシステムにデータを記憶することを可能にするような任意の通信媒体である。例えば、ネットワーク４２０は、インターネット、ローカルエリアネットワーク（LAN）、広域ネットワーク（WAN）、及び/又は同様のネットワークである。
【００２４】
図４に示される別の実施形態では、メモリシステム３００における複数のデータ記憶装置３２０は、MLCメモリディスクである。同様に、パリティ装置３３０はSLCメモリディスクである。
さらに、メモリシステム３００は、RAID３構成又はRAID４構成の機能及び原理に従ってデータを記憶するよう構成される。すなわち、バイトレベルのストライピング（例：RAID３）又はブロックレベルのストライピング（例：RAID４）を用いて、データがデータ記憶装置３２０に書きこまれる。
【００２５】
図５は、コンピュータ装置５００の一実施形態を示している。図示の実施形態では、コンピュータ装置５００は、１又は複数のメモリシステム３００と通信しているプロセッサ５１０を備えている。
コンピュータ装置５００は、当該技術分野で既知の又は将来的に開発される、任意のコンピュータ装置である。例えば、コンピュータ装置５００は、パーソナルコンピュータ（例：ラップトップ、ノートブック、デスクトップ、及び／又は同様のもの）、携帯端末（PDA）、ブラックベリー（商標登録）、携帯電話、及び同様のコンピュータ装置である。このように、プロセッサ５１０は、当該技術分野で既知の又は将来的に開発される、任意のプロセッサである。
【００２６】
図５に示される実施形態では、メモリシステム３００における複数のデータ記憶装置３２０は、MLCフラッシュ装置である。同様に、パリティ装置３３０はSLCフラッシュ装置である。
さらに、メモリシステム３００は、RAIF３構成又はRAIF４構成の機能及び原理に従ってデータを記憶するよう構成される。すなわち、バイトレベルのストライピング（例：RAIF３）又はブロックレベルのストライピング（例：RAIF４）を用いて、データがデータ記憶装置３２０に書きこまれる。
【００２７】
一実施形態において、コンピュータ装置５００はハードドライブの代わりに複数のメモリシステム３００を用いる。すなわち、コンピュータ装置５００のこの実施形態は、伝統的なハードドライブを、固体集積回路フラッシュドライブ５５０を形成するメモリシステム３００で代用しているものである。
【００２８】
少なくとも１つの実施形態例が前述の本発明の詳細の説明で発表されたが、多数の変形が存在することが理解されるであろう。また、実施形態例は、例示にすぎず、本発明の範囲、適用性、又は構造に対して何らかの制約を与えるものではないことが理解されるであろう。むしろ、前述の詳細な説明は、本発明の実施形態例を実現するための便利な手引を、当業者に提供するものであって、添付の請求項及びその法的に同等なものによって規定される本発明の範囲を逸脱することなく、実施形態例で記述された要素の機能及び配置において、多様な変更が可能であることが理解されるであろう。
【図１】
2010250816.tif 000003
【図２】
2010250816.tif 000004
【図３】
2010250816.tif 000005
【図４】
2010250816.tif 000006
【図５】
2010250816.tif 000007
【外国語明細書】
2010250816000001.pdf