(57)【要約】【課題】画質劣化を生じさせることなくプラズマディスプレイパネルを駆動することが可能な駆動方法を提供することを目的とする【解決手段】ＰＤＰにおける表示負荷量、つまり輝度レベル０以外の輝度を表現する階調で発光駆動させるべき放電セルの数に基づき、放電セルを消灯モードの状態に初期化させるリセット放電を生起させる為のリセットパルスの負極性ピーク電位を調整する。【選択図】  図６
2010014799.tif 000002
【特許請求の範囲】
【請求項１】
互いに隣接する一対の行電極からなる行電極対の複数が形成されており、前記行電極対の各々に画素を担う放電セルの複数が形成されているプラズマディスプレイパネルを、映像信号に基づいて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号の単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対の各々にサスティンパルスを繰り返し印加するサスティン行程とを備え、
前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対各々における一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加した後、引き続き前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程を含み、
前記単位表示期間毎の前記プラズマディスプレイパネルにおける表示負荷量に基づき、前記第２リセットパルスの負極性のピーク電位の絶対値を調整することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記単位表示期間毎に、前記アドレス行程において前記点灯モードに設定される前記放電セルの総数を計数し、当該総数が多いほど、前記第２リセットパルスの負極性のピーク電位の絶対値を小さくすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記単位表示期間毎に、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低輝度で発光駆動させるべき前記放電セルの総数を計数し、当該総数が多いほど、前記第２リセットパルスの負極性のピーク電位の絶対値を小さくすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記１のサブフィールドの前記サスティン行程において繰り返し印加される前記サスティンパルスの回数が所定数よりも小なる場合には所定数以上の場合に比して前記第２リセットパルスの負極性のピーク電位の絶対値を小さくすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記１のサブフィールドの前記アドレス行程では、前記映像信号に基づく画素データに基づき前記放電セル各々を選択的にアドレス放電させることにより前記放電セルを前記消灯モードの状態から前記点灯モードの状態に遷移せしめることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記プラズマディスプレイパネルの累積使用時間に応じて、前記第２リセットパルスの負極性のピーク電位の絶対値を変更することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記単位表示期間内において前記１のサブフィールドに後続する全てのサブフィールドでは、前記映像信号に基づく画素データに基づき前記放電セル各々を選択的にアドレス放電させることにより前記放電セルを前記点灯モードの状態から前記消灯モードの状態に遷移せしめることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記入力映像信号に基づき各フレーム毎の平均輝度レベルを測定し、当該平均輝度レベルが高いほど、前記第２リセットパルスの負極性のピーク電位の絶対値を小さくすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
互いに連続する前記単位表示期間各々の内の前方の単位表示期間内において輝度レベル０よりも大であり且つ所定輝度よりも低輝度で発光駆動させるべき放電セルの総数を計数し、当該総数が多いほど前記前方の単位表示期間の直後の単位表示期間内において印加すべき前記第２リセットパルスの負極性のピーク電位の絶対値を小さくすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記アドレス行程において前記点灯モードに設定される前記放電セルの総数が多い方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値は、当該総数が少ない方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値に比して小さいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
輝度レベル０よりも大であり且つ所定の輝度レベルよりも低輝度で発光駆動させるべき前記放電セルの総数が多い方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値は、当該総数が少ない方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値に比して小さいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
互いに連続する前記単位表示期間各々の内の前方の単位表示期間内において輝度レベル０よりも大であり且つ所定輝度よりも低輝度で発光駆動させるべき放電セルの総数が多い方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値は、当該総数が少ない方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値に比して小さいことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
互いに隣接する一対の行電極からなる行電極対の複数が形成されており、前記行電極対の各々に画素を担う放電セルの複数が形成されているプラズマディスプレイパネルを、映像信号に基づいて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号の単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対にサスティンパルスを繰り返し印加するサスティン行程とを備え、
前記サブフィールド各々の内の１のサブフィールドでは、前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対各々における一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加した後、引き続き前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程を含み、
前記単位表示期間毎に、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低輝度で発光駆動させるべき前記放電セルの総数を計数し、当該総数が多いほど、前記第２リセットパルスの負極性のピーク電位の絶対値を小さくすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１４】
互いに隣接する一対の行電極からなる行電極対の複数が形成されており、前記行電極対の各々に画素を担う放電セルの複数が形成されているプラズマディスプレイパネルを、映像信号に基づいて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号の単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対にサスティンパルスを繰り返し印加するサスティン行程とを備え、
前記サブフィールド各々の内の１のサブフィールドでは、前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対各々における一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加した後、引き続き前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程を含み、
輝度レベル０よりも大であり且つ所定の輝度レベルよりも低輝度で発光駆動させるべき前記放電セルの総数が多い方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値は、当該総数が少ない方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値に比べて小さいことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１５】
互いに隣接する一対の行電極からなる行電極対の複数が形成されており、前記行電極対の各々に画素を担う放電セルの複数が形成されているプラズマディスプレイパネルを、映像信号に基づいて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号の単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対にサスティンパルスを繰り返し印加するサスティン行程とを備え、
前記サブフィールド各々の内の１のサブフィールドでは、前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対各々における一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加した後、引き続き前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程を含み、
互いに連続する前記単位表示期間各々の内の前方の単位表示期間内において輝度レベル０よりも大であり且つ所定輝度よりも低輝度で発光駆動させるべき放電セルの総数を計数し、当該総数が多いほど前記前方の単位表示期間の直後の単位表示期間内において印加すべき前記第２リセットパルスの負極性のピーク電位の絶対値を小さくすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１６】
互いに隣接する一対の行電極からなる行電極対の複数が形成されており、前記行電極対の各々に画素を担う放電セルの複数が形成されているプラズマディスプレイパネルを、映像信号に基づいて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号の単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対にサスティンパルスを繰り返し印加するサスティン行程とを備え、
前記サブフィールド各々の内の１のサブフィールドでは、前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対各々における一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加した後、引き続き前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程を含み、
互いに連続する前記単位表示期間各々の内の前方の単位表示期間内において輝度レベル０よりも大であり且つ所定輝度よりも低輝度で発光駆動させるべき放電セルの総数が多い方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値は、当該総数が少ない方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値に比べて小さいことを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネル（以下、ＰＤＰと称する）が製品化されている。ＰＤＰには、画素に対応した複数の放電セルがマトリクス状に配列されている。
【０００３】
このようなＰＤＰに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【０００４】
サブフィールド法に基づく階調駆動では、発光を実施すべき回数（又は期間）が夫々に割り当てられている複数のサブフィールド各々にて、１フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、入力映像信号に基づく画素データに応じて各放電セルに対して選択的にアドレス放電を生起させることにより、各放電セルを、サスティン放電が可能な状態である点灯モードの状態、及びサスティン放電が不可となる状態である消灯モードの状態の内の一方に設定する。そして、点灯モードの状態にある放電セルのみをそのサブフィールドの輝度重みに対応した回数分だけ繰り返しサスティン放電させることにより、この輝度重みに対応した視覚輝度を表現する。更に、少なくとも先頭のサブフィールドにおいて、全ての放電セルに対してリセット放電を生起させることにより、全放電セルを点灯及び消灯モードの内の一方の状態に初期化すると共にその後の放電を安定して生起させる為のプライミング粒子を放電セル内に形成させる。
【０００５】
又、かかるサブフィールド法に基づく階調駆動を実施するにあたり、低輝度での階調表現を滑らかにすることが可能な駆動方法が提案されている（例えば特許文献１の図６参照）。この駆動によって、黒表示（輝度レベル０）を担う第１階調よりも１段階だけ高輝度な第２階調を表現する場合、各サブフィールドの内で先頭のサブフィールドＳＦ１のみで放電セルを点灯モードに設定さる為の書込アドレス放電を生起させ、この点灯モードの状態にある放電セルを微小発光放電させる（□にて示す）。この際、これら書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。次に、第２階調よりも１段階だけ高輝度な第３階調を表現する場合、各サブフィールドの内で先頭から２番目に配置されているサブフィールドＳＦ２のみで放電セルを点灯モードに設定させる為の書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルを消灯モードに遷移させる為の消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、ＳＦ２のみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。この第３階調よりも１段階だけ高輝度な第４階調を表現する場合、先ず、ＳＦ１において放電セルを書込アドレス放電を生起させ、この放電セルを微小発光放電させる（□にて示す）。次に、各サブフィールドの内のサブフィールドＳＦ２のみで放電セルを書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルを消灯モードに遷移させる為の消去アドレス放電を生起させる（黒丸にて示す）。これら一連の駆動により、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、サブフィールドＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。又、第５階調〜第１６階調各々では、サブフィールドＳＦ１において放電セルを微小発光放電させ（□にて示す）た後、その階調に対応した１のサブフィールドのみで放電セルを消去アドレス放電させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、ＳＦ１にて上記微小発光放電、次のＳＦ２にて１回分のサスティン放電を夫々生起させた後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電を生起させる。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「単位表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
【０００６】
この際、かかる駆動では、最も輝度重みが小なるサブフィールドＳＦ１において、表示画像に寄与する放電としてサスティン放電ではなく、このサスティン放電に比べて放電に伴う発光時の輝度レベルが低い微小発光放電を生起させるようにしている。よって、黒表示（輝度レベル０）よりも１段階だけ高輝度な第２階調を表す場合、サスティン放電によってこれを表す場合に比して輝度レベル０との輝度差が小となる。又、かかる第２階調よりも１段階だけ高輝度な第３階調を表す場合には、微小発光放電を生起させることなく、１回分のサスティン放電に伴う輝度のみを表現するようにしている。従って、サスティン放電のみで輝度レベルを表現する場合に比して、低輝度画像を表現する際の階調表現能力が高まる。
【０００７】
ところが、上記の如き駆動方法を採用して、画面全体が高輝度となる絵柄の画像を表示させる場合には、サブフィールドＳＦ１及びＳＦ２において全放電セルで書込アドレス放電を生起させることになるので、書込アドレス放電を生起させるべく印加する駆動パルスの波形に歪みが生じて、書込アドレス放電が正しく生起されなくなる可能性が高まる。この際、かかる書込アドレス放電が失敗すると、本来、輝度レベル０以外の輝度で発光させるべき放電セルが消灯状態固定となり、これが暗点として視覚されてしまうという問題が生じる。
【特許文献１】特開２００８−７０４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、画質劣化を生じさせることなくプラズマディスプレイパネルを駆動することが可能な駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、互いに隣接する一対の行電極からなる行電極対の複数が形成されており、前記行電極対の各々に画素を担う放電セルの複数が形成されているプラズマディスプレイパネルを、映像信号に基づいて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号の単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対の各々にサスティンパルスを繰り返し印加するサスティン行程とを備え、前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対各々における一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加した後、引き続き前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程を含み、前記単位表示期間毎の前記プラズマディスプレイパネルにおける表示負荷量に基づき、前記第２リセットパルスの負極性のピーク電位の絶対値を調整する。
【００１０】
又、請求項１３記載によるプラズマディスプレイパネルの駆動方法は、互いに隣接する一対の行電極からなる行電極対の複数が形成されており、前記行電極対の各々に画素を担う放電セルの複数が形成されているプラズマディスプレイパネルを、映像信号に基づいて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号の単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対にサスティンパルスを繰り返し印加するサスティン行程とを備え、前記サブフィールド各々の内の１のサブフィールドでは、前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対各々における一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加した後、引き続き前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程を含み、前記単位表示期間毎に、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低輝度で発光駆動させるべき前記放電セルの総数を計数し、当該総数が多いほど、前記第２リセットパルスの負極性のピーク電位の絶対値を小さくする。
又、請求項１４記載によるプラズマディスプレイパネルの駆動方法は、互いに隣接する一対の行電極からなる行電極対の複数が形成されており、前記行電極対の各々に画素を担う放電セルの複数が形成されているプラズマディスプレイパネルを、映像信号に基づいて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号の単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対にサスティンパルスを繰り返し印加するサスティン行程とを備え、前記サブフィールド各々の内の１のサブフィールドでは、前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対各々における一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加した後、引き続き前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程を含み、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低輝度で発光駆動させるべき前記放電セルの総数が多い方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値は、当該総数が少ない方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値に比べて小さい。
【００１１】
又、請求項１５記載によるプラズマディスプレイパネルの駆動方法は、互いに隣接する一対の行電極からなる行電極対の複数が形成されており、前記行電極対の各々に画素を担う放電セルの複数が形成されているプラズマディスプレイパネルを、映像信号に基づいて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号の単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対にサスティンパルスを繰り返し印加するサスティン行程とを備え、前記サブフィールド各々の内の１のサブフィールドでは、前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対各々における一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加した後、引き続き前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程を含み、互いに連続する前記単位表示期間各々の内の前方の単位表示期間内において輝度レベル０よりも大であり且つ所定輝度よりも低輝度で発光駆動させるべき放電セルの総数を計数し、当該総数が多いほど前記前方の単位表示期間の直後の単位表示期間内において印加すべき前記第２リセットパルスの負極性のピーク電位の絶対値を小さくする。
【００１２】
又、請求項１６記載によるプラズマディスプレイパネルの駆動方法は、互いに隣接する一対の行電極からなる行電極対の複数が形成されており、前記行電極対の各々に画素を担う放電セルの複数が形成されているプラズマディスプレイパネルを、映像信号に基づいて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号の単位表示期間毎に複数のサブフィールド各々において、前記放電セルを点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記行電極対にサスティンパルスを繰り返し印加するサスティン行程とを備え、前記サブフィールド各々の内の１のサブフィールドでは、前記サブフィールド各々の内の１のサブフィールドでは、前記アドレス行程に先立って前記行電極対各々における一方の行電極に正極性のピーク電位を有する第１リセットパルスを印加した後、引き続き前記一方の行電極に負極性のピーク電位を有する第２リセットパルスを印加するリセット行程を含み、互いに連続する前記単位表示期間各々の内の前方の単位表示期間内において輝度レベル０よりも大であり且つ所定輝度よりも低輝度で発光駆動させるべき放電セルの総数が多い方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値は、当該総数が少ない方の前記単位表示期間にて印加される前記第２リセットパルスの負極性のピーク電位の絶対値に比べて小さい。
【発明を実施するための最良の形態】
【００１３】
ＰＤＰにおける表示負荷量、つまり輝度レベル０以外の輝度を表現する階調で発光駆動させるべき放電セルの数に基づき、放電セルを消灯モードの状態に初期化させるリセット放電を生起させる為のリセットパルスの負極性ピーク電位を調整する。この際、単位表示期間内において点灯モードの状態に設定される放電セルの数が多いほど、リセットパルスの負極性ピーク電位の絶対値を小さくすることにより、このリセットパルスに応じて生起されるリセット放電を微弱化して、消去されるべき壁電荷の量を少なくする。かかるリセット放電によれば、各放電セル内に残留する壁電荷の量は所定量以下の状態（消灯モード状態）になるものの、消灯モードの状態としては多めの壁電荷が残留することになる。これにより、点灯モード状態に設定させる為のアドレス放電が生起される放電セルの数が多い故に、このアドレス放電を生起させるべく印加する駆動パルスの波形に歪みが生じてしまっても、確実にこのアドレス放電を生起させることが可能になり、アドレス放電の失敗に伴う暗点表示が抑制されるようになる。
【実施例１】
【００１４】
図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成の一例を示す図である。
【００１５】
図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０と、入力映像信号に応じてかかるＰＤＰ５０を駆動する駆動部（後述する）と、から構成される。
【００１６】
ＰＤＰ５０は、表示面を担う前面基板(図示せぬ)と、放電ガスの封入された放電空間を挟んで前面基板と対向した位置に配置されている背面基板(図示せぬ)とを備える。前面基板上には、互いに交互にかつ平行に配置されている行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。背面基板上には、上記行電極各々に交叉して配置されている列電極Ｄ1〜Ｄmが形成されている。尚、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnは、夫々互いに隣接するもの同士による一対の行電極Ｘ及びＹにて、ＰＤＰ５０の第１〜第ｎ表示ラインを担う構造となっており、各行電極対と列電極との交叉部(放電空間を含む)に画素を担う放電セルＰＣ（表示セル）が形成されている。すなわち、ＰＤＰ５０における１画面内には、ｎ×ｍ個の放電セルＰＣ1,1〜ＰＣn,mがマトリクス状に配置されている。
【００１７】
かかるＰＤＰ５０を駆動する駆動部は、図１に示すように、Ａ／Ｄ変換部１、負荷量測定部２、サスティンパルス数設定部３、ＳＦデータ生成部４、ピーク電位設定部５、累積使用時間計数部６、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５及び駆動制御部５６を含む。
【００１８】
Ａ／Ｄ変換部１は、入力映像信号を各放電セルＰＣ毎にその輝度レベルを例えば８ビットで表す画素データＰＤに変換して、負荷量測定部２、サスティンパルス数設定部３、ＳＦデータ生成部４及び低輝度セル数計数部５に供給する。
【００１９】
負荷量測定部２は、低輝度セル数計数部及び書込セル数計数部からなる。低輝度セル数計数部は、各フレーム（又はフィールド）毎に、１フレーム分の画素データＰＤに基づき、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣ（以下、このような放電セルＰＣを低輝度セルと称する）の数を計数する。例えば、低輝度セル数計数部は、後述する第１階調よりも高輝度であり且つ第５階調よりも低輝度で発光駆動させるべき放電セルＰＣを低輝度セルとし、その１画面内での総数を計数する。そして、低輝度セル数計数部は、この計数結果、つまり放電セルＰＣ1,1〜ＰＣn,mの内で上記低輝度セルに該当するものの数を各フレーム毎に表す低輝度セル数信号ＬＮをピーク電位設定部５に供給する。一方、上記書込セル数計数部は、各フレーム（又はフィールド）毎に、１フレーム分の画素データＰＤに基づき、後述するサブフィールドＳＦ１及びＳＦ２の内の少なくとも一方の選択書込アドレス行程（Ｗ１W、Ｗ２W）で書込アドレス放電を生起させることになる放電セルＰＣ（以下、このような放電セルＰＣを書込セルと称する）の数を計数する。そして、書込セル数計数部は、この計数結果、つまり放電セルＰＣ1,1〜ＰＣn,mの内で上記書込セルに該当するものの数を各フレーム毎に表す書込セル数信号ＷＮをピーク電位設定部５に供給する。
【００２０】
サスティンパルス数設定部３は、１フレーム分の画素データＰＤに基づき、各フレーム（又はフィールド）毎に、図２に示す如きサブフィールドＳＦ１〜Ｓ１４各々に割り当てるべきサスティンパルス数を求める。例えば、サスティンパルス数設定部３は、画素データＰＤによって表される各フレーム（又はフィールド）毎の平均輝度レベルに基づき、そのフレーム内での各サブフィールドＳＦに割り当てるべきサスティンパルス数を決定する。尚、サブフィールドＳＦ１〜Ｓ１４各々には、所定比重率にて先頭に配置されているものから順に大となる輝度重み値が予め割り当てられている。サスティンパルス数設定部３は、この各サブフィールドＳＦに割り当てられている輝度重みに従って、各サブフィールドＳＦに割り当てるべきサスティンパルス数を決定する。サスティンパルス数設定部３は、上述した如く求めた各ＳＦ毎のサスティンパルス数を示すサスティンパルス数信号ＳＮをＳＦデータ生成部４、ピーク電位設定部５及び駆動制御部５６に供給する。
【００２１】
累積使用時間計数部６は、このプラズマディスプレイ装置が工場出荷時から現時点までに電源オン状態となっていた期間の合計期間、つまり累積使用時間を計測し、この累積使用時間を示す累積使用時間信号ＲＴをピーク電位設定部５に供給する。
【００２２】
ピーク電位設定部５は、低輝度セル数信号ＬＮ、書込セル数信号ＷＮ、上記累積使用時間信号ＲＴ及びサスティンパルス数信号ＳＮに基づき、リセットパルスＲＰ２Y2（後述する）の負極性ピーク電位となるべき負極性ピーク電位ＰＶを求める。尚、負極性ピーク電位ＰＶを求める為の方法については後述する。又、負極性ピーク電位ＰＶを求めるにあたり、ピーク電位設定部５は、互いに同一のフレーム（フィールド）に対応した低輝度セル数信号ＬＮ、書込セル数信号ＷＮ、上記累積使用時間信号ＲＴ及びサスティンパルス数信号ＳＮを夫々用いる。
【００２３】
ＳＦデータ生成部４は、各放電セルＰＣ毎の画素データＰＤ各々に対して誤差拡散処理及びディザ処理等からなる多階調化処理を施すことにより、入力映像信号によって表される全輝度範囲を図３に示す如く１６段階（第１〜第１６階調）で表す４ビットの多階調化画素データＰＤSに変換する。尚、ＳＦデータ生成部４は、かかる変換を実施するにあたり、上記サスティンパルス数信号ＳＮによって示される各ＳＦ毎のサスティンパルス数に基づき、その変換後の多階調化画素データＰＤSのパターンを変更する。そして、駆動制御部５６は、多階調化画素データＰＤSを図３に示す如きデータ変換テーブルに従って１４ビットのＳＦデータＧＤに変換し、これを順次アドレスドライバ５５に供給する。尚、ＳＦデータＧＤの各ビット桁は、そのビット桁に対応したサブフィールドＳＦにおいて放電セルＰＣを点灯及び消灯モードの内のいずれの状態に設定するのかを示す。
【００２４】
駆動制御部５６は、図２に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御部５６は、図２に示す如き単位表示期間内の先頭のサブフィールドＳＦ１では、第１リセット行程Ｒ１、第１選択書込アドレス行程Ｗ１W及び微小発光行程ＬＬ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドＳＦ１に後続するＳＦ２では、第２リセット行程Ｒ２、第２選択書込アドレス行程Ｗ２W及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ３〜ＳＦ１４各々では、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御部５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、駆動制御部５６は、サブフィールドＳＦ各々のサスティン行程Ｉでは、上記サスティンパルス数信号ＳＮによって示されるサスティンパルス数の分だけ繰り返しサスティンパルスＩＰ（後述する）を印加させるべき制御信号をパネルドライバに供給する。
【００２５】
パネルドライバ、すなわち、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５は、駆動制御部５６から供給された各種制御信号に応じて、例えば図４に示す第１パルス印加シーケンス、又は図５に示す第２パルス印加シーケンスに従って各種駆動パルスをＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに印加する。この際、図４に示される第１パルス印加シーケンスは、サスティンパルス数信号ＳＮにて示されるＳＦ２でのサスティンパルス数が「１」である場合に実施される駆動パルスの印加形態を示すものである。一方、図５に示される第２パルス印加シーケンスは、サスティンパルス数信号ＳＮにて示されるＳＦ２でのサスティンパルス数が「３」である場合に実施される駆動パルスの印加形態を示すものである。
【００２６】
尚、図４に示す第１パルス印加シーケンス及び図５に示す第２パルス印加シーケンス各々での駆動パルスの印加形態は、各ＳＦのサスティン行程Ｉにて繰り返し印加されるサスティンパルスＩＰの数が異なる点以外は同一である。よって、以下に、図４を用いて、パネルドライバによる駆動パルスの印加動作について説明する。
【００２７】
先ず、サブフィールドＳＦ１の第１リセット行程Ｒ１の前半部では、Ｙ電極ドライバ５３が、後述するサスティンパルスＩＰに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ１Y1を全ての行電極Ｙ1〜Ｙnに印加する。この間、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定する。上記リセットパルスＲＰ１Y1の印加に応じて、全ての放電セルＰＣ各々の行電極Ｙ及び列電極Ｄ間において第１リセット放電が生起される。すなわち、第１リセット行程Ｒ１の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる放電（以降、列側陰極放電と称する）を上記第１リセット放電として生起させるのである。かかる第１リセット放電に応じて、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成される。又、第１リセット行程Ｒ１の前半部では、Ｘ電極ドライバ５１が、かかるリセットパルスＲＰ１Y1と同一極性であり、且つ、このリセットパルスＲＰ１Y1の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有するリセットパルスＲＰXを全ての行電極Ｘ1〜Ｘn各々に印加する。
【００２８】
引き続き、第１リセット行程Ｒ１の後半部では、Ｙ電極ドライバ５３が、図４に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位に到るパルス波形を有するリセットパルスＲＰ１Y2を発生し、これを全ての行電極Ｙ1〜Ｙnに印加する。この際、かかるリセットパルスＲＰ１Y2の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。尚、リセットパルスＲＰ１Y2のピーク電位は、上記第１リセット放電に応じて行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に上記第２リセット放電を生起させることができる最低の電位である。又、リセットパルスＲＰ１Y2の負極性ピーク電位は、後述する書込走査パルスＳＰWの負極性ピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰ１Y2の負極性ピーク電位を書込走査パルスＳＰWの負極性ピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、後述する第１選択書込アドレス行程Ｗ１Wでのアドレス放電が不安定となるからである。
【００２９】
かかる第１リセット行程Ｒ１の後半部において生起された第２リセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ１Y2の印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第１選択書込アドレス行程Ｗ１Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００３０】
次に、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wでは、Ｙ電極ドライバ５３が、図４に示す如き負極性の所定電位を有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。この間、Ｘ電極ドライバ５１は、０ボルトの電圧を行電極Ｘ1〜Ｘn各々に印加しつづける。更に、第１選択書込アドレス行程Ｗ１Wでは、アドレスドライバ５５が、ＳＦデータＧＤ中のサブフィールドＳＦ１に対応したビット桁（例えば第１ビット）の論理レベルに応じた画素データパルスＤＰを生成する。例えば、アドレスドライバ５５は、ＳＦデータＧＤの第１ビットが、放電セルＰＣを点灯モードに設定させるべき論理レベル１である場合には正極性のピーク電位を有する画素データパルスＤＰを生成する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０である場合には低電圧(０ボルト)の画素データパルスＤＰを生成する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。かかる選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、第１リセット行程Ｒ１において初期化された消灯モードの状態を維持する。
【００３１】
次に、サブフィールドＳＦ１の微小発光行程ＬＬでは、Ｙ電極ドライバ５３が、図４に示す如き正極性の所定のピーク電位を有する微小発光パルスＬＰを行電極Ｙ1〜Ｙnに同時に印加する。かかる微小発光パルスＬＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間において放電（以下、微小発光放電と称する）が生起される。つまり、微小発光行程ＬＬでは、放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間には放電が生起されるものの、行電極Ｘ及びＹ間では放電が生起させることのない電位を行電極Ｙに印加することにより、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみで微小発光放電を生起させるのである。上記微小発光放電後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が夫々形成される。
【００３２】
尚、微小発光パルスＬＰにおける電位立ち上がり区間での時間経過に伴う変化率は、リセットパルス（ＲＰ１Y1，ＲＰ２Y1）における立ち上がり区間での変化率よりも高い。つまり、微小発光パルスＬＰの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第１リセット行程Ｒ１で生起される第１リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスＩＰよりもそのピーク電位が低い微小発光パルスＬＰによって生起された放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程ＬＬでは、第１リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程ＬＬの直前において実施される第１選択書込アドレス行程Ｗ１Wでは、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間で選択書込アドレス放電が生起される。よって、サブフィールドＳＦ１では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル０よりも１段階だけ高輝度な階調に対応した輝度が表現されるのである。
【００３３】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部では、Ｙ電極ドライバ５３が、サスティンパルスＩＰに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ２Y1を全ての行電極Ｙ1〜Ｙnに印加する。この間、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定し、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Y1の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得る正極生ピーク電位を有するリセットパルスＲＰ２Xを全ての行電極Ｘ1〜Ｘn各々に印加する。尚、リセットパルスＲＰ２Xの正極性ピーク電位はサスティンパルスＩＰにおける正極性ピーク電位以下の電位であるが、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Xを印加する代わりに、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定するようにしても良い。上記リセットパルスＲＰ２Y1の印加に応じて、放電セルＰＣ各々の内で上記微小発光行程ＬＬにて列側陰極放電が生起されなかった放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間において、かかる微小発光行程ＬＬでの列側陰極放電よりも弱い第１リセット放電が生起される。
【００３４】
すなわち、第２リセット行程Ｒ２の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を上記第１リセット放電として生起させるのである。一方、上記微小発光行程ＬＬにおいて既に微小発光放電が生起された放電セルＰＣ内では、上記リセットパルスＲＰ２Y1の印加が為されても放電は生起されない。従って、第２リセット行程Ｒ２の前半部の終了直後、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となる。
【００３５】
サブフィールドＳＦ２の第２リセット行程Ｒ２の後半部では、Ｙ電極ドライバ５３が、図４に示すように時間経過に伴い緩やかに電位が下降して、ピーク電位設定信号ＲＰＳにて示される負極性ピーク電位ＰＶに到るパルス波形を有するリセットパルスＲＰ２Y2を行電極Ｙ1〜Ｙnに印加する。更に、第２リセット行程Ｒ２の後半部では、Ｘ電極ドライバ５１が、正極性の所定電位を有するベースパルスＢＰ+を行電極Ｘ1〜Ｘn各々に印加する。この際、これら負極性のリセットパルスＲＰ２Y2及び正極性のベースパルスＢＰ+の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。尚、リセットパルスＲＰ２Y2及びベースパルスＢＰ+各々のピーク電位は、上記第１リセット放電によって行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間において確実に上記第２リセット放電を生起させることができる最低の電圧である。かかる第２リセット放電に応じて、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。更に、上記リセットパルスＲＰ２Y2の印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、第２選択書込アドレス行程Ｗ２Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００３６】
次に、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Wでは、Ｙ電極ドライバ５３が、図４に示す如き負極性の所定電位を有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。この間、Ｘ電極ドライバ５１は、正極性の所定電位を有するベースパルスＢＰ+を行電極Ｘ1〜Ｘn各々に印加する。更に、第２選択書込アドレス行程Ｗ２Wでは、アドレスドライバ５５が、ＳＦデータＧＤ中のサブフィールドＳＦ２に対応したビット桁（例えば第２ビット）の論理レベルに応じた画素データパルスＤＰを生成する。例えば、ＳＦデータＧＤの第２ビットが、放電セルＰＣを点灯モードに設定させるべき論理レベル１である場合には、アドレスドライバ５５は、正極性のピーク電位を有する画素データパルスＤＰを生成する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０である場合には低電圧(０ボルト)の画素データパルスＤＰを生成する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。かかる選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されることはない。よって、この放電セルＰＣは、その直前までの状態（点灯モード又は消灯モード）を維持する。
【００３７】
次に、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを行電極Ｘ群（Ｘ1〜Ｘn）及び行電極Ｙ群（Ｙ1〜Ｙn）に対して交互に繰り返し印加する。この際、上記サスティンパルス数信号ＳＮにて示される各ＳＦ毎のサスティンパルス数によって、ＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて繰り返し印加されるサスティンパルスＩＰの回数が設定される。例えば、サスティンパルス数信号ＳＮによって示されるＳＦ２のサスティンパルス数が「１」である場合には、Ｘ電極ドライバ５１及びＹ電極ドライバ５３の内のＹ電極ドライバ５３のみが、図４に示すように、ＳＦ２のサスティン行程Ｉにおいて１回分だけサスティンパルスＩＰを行電極Ｙ群に印加する。又、サスティンパルス数信号ＳＮによって示されるＳＦ２のサスティンパルス数が「３」である場合には、Ｘ電極ドライバ５１及びＹ電極ドライバ５３各々が、図５に示すように、ＳＦ２のサスティン行程Ｉにおいて行電極Ｙ群及びＸ群に対して交互に合計３回分のサスティンパルスＩＰを印加する。
【００３８】
かかるサスティン行程Ｉでは、サスティンパルスＩＰが印加される度に、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。この際、サスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射される。よって、サスティン放電が繰り返し生起された回数に応じた輝度が視覚されることになる。又、かかるサスティンパルスＩＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には夫々正極性の壁電荷が形成される。
【００３９】
そして、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉでは、最終に印加されたサスティンパルスＩＰの直後、Ｙ電極ドライバ５３が、図４に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ1〜Ｙnに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００４０】
サブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷOでは、Ｙ電極ドライバ５３が、正極性の所定電位を有するベースパルスＢＰ+を行電極Ｙ1〜Ｙn各々に印加しつつ、図４に示す如き負極性のピーク電位を有する消去走査パルスＳＰDを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。尚、ベースパルスＢＰ+のピーク電位は、この選択消去アドレス行程ＷOの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程ＷOの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ1〜Ｘn各々を接地電位（０ボルト）に設定する。更に、この選択消去アドレス行程ＷDにおいて、アドレスドライバ５５は、そのサブフィールドＳＦに対応したＳＦデータＧＤ中のビット桁の論理レベルに応じたピーク電位を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、サブフィールドＳＦ３対応したＳＦデータＧＤ中の第３ビットが、放電セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１である場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、ＳＦデータＧＤ中の第３ビットが、放電セルＰＣの現状態を維持させるべき論理レベル０である場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰDの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記消去走査パルスＳＰDと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰDと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００４１】
そして、最終のサブフィールドＳＦ１４の消去行程Ｅでは、Ｙ電極ドライバ５３が、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある放電セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルＰＣは消灯モードの状態に遷移する。
【００４２】
以上の如き駆動を、図３に示す如き１６通り（第１〜第１６階調）のＳＦデータＧＤに基づいて実行する。
【００４３】
先ず、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、図３に示す如く、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。
【００４４】
次に、かかる第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。
【００４５】
次に、かかる第３階調よりも１段階だけ高輝度を表す第４階調では、先ず、サブフィールドＳＦ１において、放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。更に、かかる第４階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、ＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。
【００４６】
又、第５階調〜第１６階調各々では、サブフィールドＳＦ１において放電セルＰＣを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。そして、その階調に対応した１のサブフィールドのみで放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、サブフィールドＳＦ１にて上記微小発光放電が生起され、ＳＦ２にて１回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。従って、上述した如き駆動によれば、輝度レベル「０」〜「２５５＋α」なる輝度範囲を図３に示す如き１６段階の第１〜第１６階調にて表すことが可能となるのである。
【００４７】
このように、上記駆動では、最も輝度重みが小なるサブフィールドＳＦ１にて表示画像に寄与する放電として、サスティン放電ではなく微小発光放電を生起させるようにしている。かかる微小発光放電は、列電極Ｄ及び行電極Ｙ間で生起される放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電に比べてその放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示（輝度レベル０）よりも１段階だけ高輝度を表す（第２階調）場合には、サスティン放電によってこれを表す場合に比して輝度レベル０との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第２階調においては、サブフィールドＳＦ１に後続するＳＦ２の第２リセット行程Ｒ２ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。
【００４８】
尚、図３に示される駆動では、第４階調以降の各階調においてもサブフィールドＳＦ１において輝度レベルαの発光を伴う微小発光放電を生起させるようにしているが、第３階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度（輝度レベルα）である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第４階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
【００４９】
ここで、図１に示されるプラズマディスプレイ装置では、ピーク電位設定部５が、上述した如き低輝度セル数信号ＬＮ、書込セル数信号ＷＮ、累積使用時間信号ＲＴ及びサスティンパルス数信号ＳＮに基づき、図４又は図５に示す第２リセット行程Ｒ２の後半部で印加するリセットパルスＲＰ２Y2の負極性ピーク電位ＰＶを設定している。
【００５０】
すなわち、ピーク電位設定部５は、先ず、サスティンパルス数信号ＳＮによって示される各ＳＦ毎のサスティンパルス数の内で、この第２リセット行程Ｒ２の実行後、最初に実行されるサスティン行程Ｉの属するサブフィールドＳＦ、つまりＳＦ２に割り当てられているサスティンパルス数が、所定数、例えば「３」よりも少ないか否かを判定する。ここで、サブフィールドＳＦ２に割り当てられているサスティンパルス数が所定数「３」以上である場合には、ピーク電位設定部５は、低輝度セル数信号ＬＮ、書込セル数信号ＷＮ及び累積使用時間信号ＲＴに拘わらず、所定の電位Ｌ12を負極化した電位（−Ｌ12）を、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶとして設定する。
【００５１】
一方、ＳＦ２の割り当てサスティンパルス数が所定数「３」より少ない場合、ピーク電位設定部５は、先ず、図６に示される対応表に従って、低輝度セル数信号ＬＮ、書込セル数信号ＷＮ及び累積使用時間信号ＲＴに対応した電位Ｌ1〜Ｌ12（Ｌ1＜Ｌ2＜Ｌ3＜・・・＜Ｌ11＜Ｌ12）を得る。
【００５２】
すなわち、ピーク電位設定部５は、書込セル数信号ＷＮにて示される書込セルの数、つまり１フレーム内において少なくとも１度は書込アドレス放電を生起させることになる放電セルＰＣの数が所定数ｄ１よりも少ない場合には、図６に示す対応表に従って、低輝度セル数信号ＬＮ及び累積使用時間信号ＲＴに対応した電位Ｌを得る。
【００５３】
図６に示す対応表により、ピーク電位設定部５は、低輝度セル数信号ＬＮにて示される低輝度セルの数、つまり輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数が所定数ｂよりも少ない場合には、累積使用時間信号ＲＴに拘わらずに最大の電位Ｌ12を得る。一方、かかる低輝度セルの数が所定数ｂ以上である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌを得る。この際、上記低輝度セルの数が所定数ｂ以上であり且つ所定数ｃ未満である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ8,Ｌ9,Ｌ11,Ｌ12）を得る。一方、上記低輝度セルの数が所定数ｃ以上である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ5,Ｌ7,Ｌ9,Ｌ12）を得る。つまり、ピーク電位設定部５は、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数（ＬＮ）が多いほど低くなり、且つ累積使用時間（ＲＴ）が長くなるほど高くなる電位Ｌを得るのである。
【００５４】
又、ピーク電位設定部５は、書込セル数信号ＷＮにて示される書込セルの数が所定数ｄ１以上であり且つ所定数ｄ２未満である場合には、図６に示す対応表に従って、低輝度セル数信号ＬＮ及び累積使用時間信号ＲＴに対応した電位Ｌを得る。
【００５５】
図６に示す対応表により、ピーク電位設定部５は、低輝度セル数信号ＬＮにて示される低輝度セルの数が所定数ａよりも少ない場合には、累積使用時間信号ＲＴに拘わらずに最大の電位Ｌ12を得る。一方、かかる低輝度セルの数が所定数ａ以上である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌを得る。この際、上記低輝度セルの数が所定数ａ以上であり且つ所定数ｂ未満である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ8,Ｌ9,Ｌ11,Ｌ12）を得る。又、上記低輝度セルの数が所定数ｂ以上であり且つ所定数ｃ未満である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ5,Ｌ7,Ｌ9,Ｌ12）を得る。又、上記低輝度セルの数が所定数ｃ以上である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ3,Ｌ5,Ｌ8,Ｌ12）を得る。つまり、ピーク電位設定部５は、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数（ＬＮ）が多いほど低くなり、且つ累積使用時間（ＲＴ）が長くなるほど高くなる電位Ｌを得るのである。
【００５６】
又、ピーク電位設定部５は、書込セル数信号ＷＮにて示される書込セルの数が所定数ｄ２以上である場合には、図６に示す対応表に従って、低輝度セル数信号ＬＮ及び累積使用時間信号ＲＴに対応した電位Ｌを得る。
【００５７】
図６に示す対応表により、ピーク電位設定部５は、低輝度セル数信号ＬＮにて示される低輝度セル、つまり輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数が多くなるほど低くなる電位Ｌを得る。この際、低輝度セル数信号ＬＮにて示される低輝度セルの数が所定数ａ未満である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ3,Ｌ5,Ｌ8,Ｌ12）を得る。又、かかる低輝度セルの数が所定数ａ以上であり且つ所定数ｂ未満である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ2,Ｌ4,Ｌ6,Ｌ10）を得る。又、上記低輝度セルの数が所定数ｂ以上であり且つ所定数ｃ未満である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ1,Ｌ3,Ｌ5,Ｌ8）を得る。又、上記低輝度セルの数が所定数ｃ以上である場合には、ピーク電位設定部５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ1,Ｌ3,Ｌ5）を得る。つまり、ピーク電位設定部５は、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数（ＬＮ）が多いほど低くなり、且つ累積使用時間（ＲＴ）が長くなるほど高くなる電位Ｌを得るのである。
【００５８】
このように、ピーク電位設定部５は、
(1) 書込セル数信号ＷＮにて示される書込セルの数が多いほど低くなる電位Ｌ
(2) 低輝度セル数信号ＬＮにて示される低輝度セルの数が多いほど低くなる電位Ｌ
(3) 累積使用時間信号ＲＴにて示される累積使用時間が長いほど高くなる電位Ｌ
を取得する。
【００５９】
そして、ピーク電位設定部５は、この電位Ｌを負極化した電位を、図４又は図５に示す如き第２リセット行程Ｒ２の後半部において全行電極Ｙに印加すべきリセットパルスＲＰ２Y2の負極性ピーク電位ＰＶとするのである。
【００６０】
すなわち、ピーク電位設定部５は、先ず、書込セル数信号ＷＮにて示される書込セルの数、つまり１画面内において第１階調（輝度レベル０に相当）以外の階調で発光駆動させるべき放電セルＰＣの数が多くなるほど、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶを高くする（０ボルトに近づける）ようにしている。つまり、第１階調以外の階調で発光駆動させるべき放電セルＰＣの数が多くなるほど、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を小さくすることにより、このリセットパルスＲＰ２Y2に応じて生起される第２リセット放電を微弱化して、消去されるべき壁電荷の量を少なくするのである。よって、第２リセット放電により、各放電セル内に残留する壁電荷の量は所定量以下の状態（消灯モード状態）になるものの、各放電セル内には消灯モードの状態としては多めの壁電荷が残留することになる。これにより、第２選択書込アドレス行程Ｗ２Wにおいて選択書込アドレス放電が生起される放電セルＰＣの数が多いが故に、この選択書込アドレス放電を生起させるべく印加する画素データパルスＤＰ及び書込走査パルスＳＰWの波形に歪みが生じてしまっても、確実に選択書込アドレス放電を生起させることが可能になる。つまり、選択書込アドレス放電の失敗に伴う暗点表示が抑制されるのである。
【００６１】
又、ピーク電位設定部５は、低輝度セル数信号ＬＮにて示される低輝度セルの数、つまり輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数が多いほど、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶを高くする（０ボルトに近づける）ようにしている。つまり、このような低輝度セルの数が多くなるほど、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を小さくすることにより、このリセットパルスＲＰ２Y2に応じて生起される第２リセット放電を微弱化して、消去されるべき壁電荷の量を少なくするのである。よって、第２リセット放電により、各放電セル内に残留する壁電荷の量は所定量以下の状態（消灯モード状態）になるものの、各放電セル内には消灯モードの状態としては多めの壁電荷が残留することになる。これにより、低輝度セルの数が多いが故に、その後のサスティン行程Ｉにおいてサスティン放電が生起しづらくなっても、このサスティン放電を確実に生起させることが可能となる。
【００６２】
ここで、低輝度セル（例えば第２階調〜第５階調の輝度で発光駆動される放電セル）の数が多いという事は、図３に示すようにサブフィールドＳＦ３又はＳＦ４の段階で選択消去アドレス放電（黒丸にて示す）が生起される放電セルが多いということである。すると、この多くの放電セルによって生起された選択消去アドレス放電の影響で、選択消去アドレス放電が生起されない周辺の放電セル内に残留する壁電荷が削られてしまう。この際、サブフィールドＳＦ３又はＳＦ４の段階では、先頭サブフィールドからのサスティン放電の累積回数が少ないので、サスティン放電に伴って形成される荷電粒子の量も少ない。よって、このように荷電粒子の量が少ない状態で、更に上述した如く壁電荷が削られてしまうと、本来、それ以降のサブフィールドでサスティン放電を継続して生起させなければならない放電セルにおいて、サスティン放電が停止してしまう虞が生じる。そこで、１画面内において低輝度セルの数が多い場合には、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶを高くする（０ボルトに近づける）ことにより第２リセット放電を微弱化して、消灯モード状態での残留壁電荷量を比較的多めに設定するようにしたのである。これにより、サブフィールドＳＦ３以降の選択消去アドレス行程ＷDにおいて放電セル内で生起された選択消去アドレス放電の影響で、この選択消去アドレス放電が生起されなかった周辺の放電セル内に残留する壁電荷が削られてしまっても、それ以降のサブフィールド各々でサスティン放電を継続して生起させることが可能となる。
【００６３】
このように、ピーク電位設定部５では、輝度レベル０以外の輝度を表現する階調で発光駆動させるべき放電セルの数（ＷＮ、ＬＮ）、つまり表示負荷量に基づき、リセットパルス（ＲＰ２Y2）の負極性ピーク電位（ＰＶ）を調整するようにしている。すなわち、かかる単位表示期間内において点灯モードの状態に設定される放電セルの数が多いほど、つまり表示負荷量が大となるほど、リセットパルスの負極性ピーク電位の絶対値を小さくすることにより、このリセットパルスに応じて生起されるリセット放電を微弱化して、消去されるべき壁電荷の量を少なくするのである。かかるリセット放電によれば、各放電セル内に残留する壁電荷の量は所定量以下の状態（消灯モード状態）になるものの、消灯モードの状態としては多めの壁電荷が残留することになる。これにより、放電セルを点灯モードの状態に設定させるべき選択書込アドレス放電が生起される放電セルの数が多いが故に、この選択書込アドレス放電を生起させるべく印加する画素データパルス（ＤＰ）及び走査パルス（ＳＰW）の波形に歪みが生じてしまっても、確実に選択書込アドレス放電を生起させることが可能になる。つまり、選択書込アドレス放電の失敗に伴う暗点表示が抑制されるようになる。
【００６４】
更に、ピーク電位設定部５では、ＰＤＰの累積使用時間（ＲＴ）が長くなる程、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を高くすることにより第２リセット放電の強度を高めるようにしている。これにより、ＰＤＰの累積使用時間が長くなったが故に放電が生起されにくくなっても、確実に第２リセット放電を生起させることが可能となる。
【００６５】
又、使用するＰＤＰの構造や用いる材料等によっては、ＰＤＰの累積使用時間（ＲＴ）が長くなった故に第２選択書込アドレス行程Ｗ２Wにおいて選択書込アドレス放電が生起されにくくなる場合もある。そのような場合には、逆に、ピーク電位設定部５では、ＰＤＰの累積使用時間（ＲＴ）が長くなる程、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を低くする。これにより、このリセットパルスＲＰ２Y2に応じて生起される第２リセット放電を微弱化して、消去されるべき壁電荷の量を少なくするのである。よって、第２リセット放電により、各放電セル内に残留する壁電荷の量は所定量以下の状態（消灯モード状態）になるものの、各放電セル内には消灯モードの状態としては多めの壁電荷が残留することになる。これにより、ＰＤＰの累積使用時間（ＲＴ）が長くなった故に第２選択書込アドレス行程Ｗ２Wにおいて選択書込アドレス放電が生起されにくい状態に変化してしまった場合であっても、確実に選択書込アドレス放電を生起させることが可能となる、つまり、選択書込アドレス放電の失敗に伴う暗点表示が抑制されるのである。
【００６６】
ところで、上述した如き第２リセット放電の微弱化に伴い、全放電セルＰＣ中には、消灯モードの状態に遷移させるほどに壁電荷を消去することができない放電セルＰＣが存在する場合がある。このような放電セルＰＣは、第２リセット放電後も所定量以上の壁電荷が残留した状態を維持するので、その後のサスティン行程Ｉにおいて誤ってサスティン放電してしまう虞が生じる。この際、サスティン行程Ｉにおいて繰り返し印加されるサスティンパルスの数が多くなる程、上述した如き誤放電の発生確率が高くなる一方、サスティンパルス数が少なくなる程、誤放電の発生確率が低くなることが確認された。更に、サスティンパルス数が少ない場合には例え上記の如き誤放電が発生しても、かかる放電に伴う輝度がそれほど高くはないので、画質の低下として認識されることはない点も確認された。
【００６７】
そこで、ピーク電位設定部５では、サスティン行程Ｉの割り当てサスティンパルス数（ＳＮ）が所定数「３」よりも少ない場合に限り、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を、図６に示す如く、最大の電位Ｌ12よりも低い電位（Ｌ1〜Ｌ11）に設定するようにしたのである。
【００６８】
又、サスティンパルス数（ＳＮ）が所定数よりも小なる場合には、ＳＦ３の選択消去アドレス行程ＷDまでの累積サスティン放電数が少なくサスティン放電が継続しにくい状態になる。そこで、この際、ピーク電位設定部５は、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値（電位Ｌ1〜Ｌ11）を小さくすることにより、第２リセット放電の放電強度を弱めて消去されるべき壁電荷の量を減らすようにしている。これにより、各放電セルＰＣ内に残留する壁電荷の量が、消灯モードの状態としては多目に設定されるので、その後のサスティン放電が確実に継続されるようになる。
【００６９】
一方、サスティン行程Ｉの割り当てサスティンパルス数が所定数「３」以上の場合は、「３」よりも少ない場合に比べて、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を高くする（Ｌ5）ことにより、全放電セル内の残留壁電荷の量を確実に所定量より少なくできる程度にリセット放電の強度を高める。これにより、上述した如きサスティン放電における誤放電を防ぐのである。
【００７０】
ここで、上記の如き負極性ピーク電位ＰＶを有するリセットパルスＲＰ２Y2を生成する為に、Ｙ電極ドライバ５３内には、図７に示す如き第２リセットパルス生成回路が搭載されている。
【００７１】
図７において、かかる第２リセットパルス生成回路は、直流電源Ｂ１、スイッチング素子Ｓ１、可変抵抗ＶＲ１及びピーク制御回路ＣＮＴを備える。
【００７２】
ピーク制御回路ＣＮＴは、ピーク電位設定部５から供給されたピーク電位設定信号ＲＰＳに応じて、スイッチング素子Ｓ１をオン状態又はオフ状態に制御するスイッチング信号ＳＷ１をこのスイッチング素子Ｓ１に供給する。又、ピーク制御回路ＣＮＴは、後述するピーク電位制御駆動Ｃを実行する場合には、ピーク電位設定信号ＲＰＳに応じて、直流電源Ｂ１が生成する電位ＰＶMAXを他の負極性電位に変更させるべき電源電圧変更信号ＰＷ１を直流電源Ｂ１に供給する。又、ピーク制御回路ＣＮＴは、後述するピーク電位制御駆動Ｄを実行する場合には、ピーク電位設定信号ＲＰＳに応じて、可変抵抗ＶＲ１の抵抗値を変更させるべき抵抗値変更信号ＲＣ１をこの可変抵抗ＶＲ１に供給する。
【００７３】
スイッチング素子Ｓ１は、オン状態を示す例えば論理レベル１のスイッチング信号ＳＷ１が供給された場合に限りオン状態となり、直流電源Ｂ１にて生成された負極性の電位ＰＶMAXを可変抵抗ＶＲ１を介して全行電極Ｙに印加する。一方、オフ状態を示す例えば論理レベル０のスイッチング信号ＳＷ１が供給された場合にはオフ状態となり、全行電極Ｙをハイインピーダンス状態に設定する。
【００７４】
ここで、ピーク制御回路ＣＮＴは、以下のピーク電位制御駆動Ａ〜Ｄのいずれか１に基づく制御を実行することにより、ピーク電位設定信号ＲＰＳにて示される負極性ピーク電位ＰＶを有するリセットパルスＲＰ２Y2を行電極Ｙ上に生成させる。
【００７５】
ピーク電位制御駆動Ａでは、ピーク制御回路ＣＮＴは、ピーク電位設定信号ＲＰＳに応じた期間だけスイッチング素子Ｓ１をオン状態に設定する。これにより、例えば、図８の（Ｑ）に示す如き期間ＴＱMAXに亘りスイッチング素子Ｓ１をオン状態にした場合には、行電極Ｙ上の電位は徐々に低下し、その電位は直流電源Ｂ１にて生成された負極性の電位ＰＶMAXに到る。一方、図８（Ａ）に示すように、期間ＴＱMAXよりも小なる期間ＴＱ1の間だけスイッチング素子Ｓ１をオン状態にした場合には、行電極Ｙ上の電位は徐々に低下するものの、その電位は上記電位ＰＶMAXよりもその絶対値が小なる電位ＰＶ1に止まる。この際、かかる電位ＰＶ1がリセットパルスＲＰ２Y2の負極性ピーク電位ＰＶとなる。そして、リセットパルスＲＰ２Y2の電位がＰＶ1に到達後、Ｙ電極ドライバ５３は、直ちに次の第２選択書込アドレス行程Ｗ２Wにおいて行電極Ｙに印加すべきベースパルスＢＰ-の印加を開始する。よって、ピーク電位制御駆動Ａによれば、図８（Ａ）に示すように、行電極Ｙ上の電位が徐々に低下して負極性ピーク電位としてのＰＶ1に到った後、直ちにベースパルスＢＰ-の電位に推移するような波形を有するリセットパルスＲＰ２Y2が生成される。
【００７６】
尚、ピーク電位制御駆動Ａによると、リセットパルスＲＰ２Y2のパルス幅が上記ピーク電位設定信号ＲＰＳに応じて変動する為、フリッカを生じさせる可能性がでてくる。そこで、このような場合には、リセットパルスＲＰ２Y2のパルス幅を短縮した時間分だけ、ＳＦ１〜ＳＦ１４各々のアドレス行程（Ｗ１W、Ｗ２W、ＷD）に費やされる期間を長くすることにより、上記の如きフリッカの発生を防止する。
【００７７】
ピーク電位制御駆動Ｂでは、ピーク制御回路ＣＮＴは、ピーク電位設定信号ＲＰＳに応じた期間だけスイッチング素子Ｓ１をオン状態に設定する。これにより、例えば、図８の（Ｑ）に示す如き期間ＴＱMAXに亘りスイッチング素子Ｓ１をオン状態にした場合には、ピーク電位制御駆動Ａの場合と同様に、行電極Ｙ上の電位は徐々に低下し、その電位は直流電源Ｂ１にて生成された負極性の電位ＰＶMAXに到る。この際、かかる電位ＰＶMAXがリセットパルスＲＰ２Y2の負極性ピーク電位ＰＶとなる。一方、図８（Ｂ）に示すように、期間ＴＱMAXよりも小なる期間ＴＱ1の間だけスイッチング素子Ｓ１をオン状態にした場合には、行電極Ｙ上の電位は徐々に低下するものの、その電位は上記電位ＰＶMAXよりもその絶対値が小なる電位ＰＶ1に止まる。この際、かかる電位ＰＶ1がリセットパルスＲＰ２Y2の負極性ピーク電位ＰＶとなる。リセットパルスＲＰ２Y2の電位がＰＶ1に到達後、ピーク制御回路ＣＮＴは、スイッチング素子Ｓ１をオフ状態に切り替えて、行電極Ｙをハイインピーダンス状態にする。この状態を所定期間（ＴＱMAX−ＴＱ1）に亘り維持した後、Ｙ電極ドライバ５３は、次の第２選択書込アドレス行程Ｗ２Wにおいて行電極Ｙに印加すべきベースパルスＢＰ-の印加を開始する。よって、ピーク電位制御駆動Ｂによれば、図８（Ｂ）に示すように、行電極Ｙ上の電位が徐々に低下して負極性ピーク電位としてのＰＶ1に到った後、この電位ＰＶ1の状態を所定期間（ＴＱMAX−ＴＱ1）に亘り維持した波形を有するリセットパルスＲＰ２Y2が生成される。
【００７８】
ピーク電位制御駆動Ｃでは、ピーク制御回路ＣＮＴは、上記期間ＴＱMAXだけスイッチング素子Ｓ１をオン状態に設定すると共に、ピーク電位設定信号ＲＰＳに応じて、直流電源Ｂ１において生成させるべき負極性の電位ＰＶMAXを他の電位に変更する。よって、ピーク電位制御駆動Ｃにより、直流電源Ｂ１において生成させるべき負極性の電位ＰＶMAXを、この電位ＰＶMAXよりも小なる電位ＰＶ1に変更すると、図８（Ｃ）に示す如く、図８（Ｑ）の場合よりも早いタイミングで負極性のピーク電位ＰＶ1に到る波形を有するリセットパルスＲＰ２Y2が生成される。
【００７９】
ピーク電位制御駆動Ｄでは、ピーク制御回路ＣＮＴは、上記期間ＴＱMAXだけスイッチング素子Ｓ１をオン状態に設定すると共に、ピーク電位設定信号ＲＰＳに応じて、可変抵抗ＶＲ１の抵抗値を変更する。よって、ピーク電位制御駆動Ｄにより、可変抵抗ＶＲ１の抵抗値を高くするほど、図８（Ｄ）の如く、リセットパルスＲＰ２Y2における電位立下がり区間での時間経過に伴う電位変化率が低くなり、その分だけ最終的に到達する負極性ピーク電位の値が小さくなる。
【００８０】
尚、図４又は図５に示されるリセット行程（Ｒ１、Ｒ２）では、その前半部でリセットパルス（ＲＰ１Y1、ＲＰ２Y1）を行電極Ｙ1〜Ｙnへ印加することにより列側陰極放電としての第１リセット放電を生起させるようにしているが、これらリセットパルスＲＰ１Y1及びＲＰ２Y1の内の一方、或いは両方の印加を省略しても良い。
【００８１】
例えば、図４又は図５に示される第１リセット行程Ｒ１に代わり、図９に示す如き第１リセット行程Ｒ１を採用する。図９に示す第１リセット行程Ｒ１の前半部では、行電極Ｙ1〜Ｙnを接地電位に固定する。又、図４又は図５に示される第２リセット行程Ｒ２に代わり、図１０に示す如き第２リセット行程Ｒ２を採用する。図１０に示す第２リセット行程Ｒ２の前半部では、行電極Ｙ1〜Ｙnを接地電位に固定する。
【００８２】
又、上記実施例において、ピーク電位設定部５は、ピーク電位設定信号ＲＰＳを生成する為のパラメータとして、累積使用時間（ＲＴ）、低輝度セル数（ＬＮ）、書込セル数（ＷＮ）及びサスティンパルス数（ＳＮ）を用いているが、かかるパラメータの内で累積使用時間（ＲＴ）については省略しても構わない。
【００８３】
又、上記実施例においては、ＳＦ２のサスティン行程Ｉにおいて印加すべきサスティンパルス数が１回の場合（図４に示す）と、３回の場合（図５に示す）との２通りだけ例示したが、それ以上であっても構わない。
【実施例２】
【００８４】
図１１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成の他の一例を示す図である。                        
【００８５】
尚、図１１に示されるプラズマディスプレイ装置は、図１に示される構成に対して、新たに平均輝度算出部１２を設けると共に、サスティンパルス数設定部３に代わりサスティンパルス数設定部１３、ピーク電位設定部５に代わりピーク電位設定部１５を採用した点を除く他の構成及び動作は、図１に示されるものと同一である。
【００８６】
よって、以下に、平均輝度算出部１２、サスティンパルス数設定部１３及びピーク電位設定部１５の動作を中心にして図１１に示されるプラズマディスプレイ装置の動作について説明する。
【００８７】
図１１において、平均輝度算出部１２は、Ａ／Ｄ変換部１から供給された画素データＰＤの１フレーム（又は１フィールド）分毎に、その画素データＰＤによって示される輝度レベルの平均輝度値を求め、この平均輝度値を示す平均輝度信号ＡＰＬをサスティンパルス数設定部１３及びピーク電位設定部１５に供給する。
【００８８】
サスティンパルス数設定部１３は、平均輝度信号ＡＰＬによって示される平均輝度値に基づき、図２に示す如きサブフィールドＳＦ１〜Ｓ１４各々に割り当てるべきサスティンパルス数を求める。例えば、サブフィールドＳＦ１〜Ｓ１４各々には、先頭に配置されているものから順に大となる輝度重み値が所定比率にて予め割り当てられており、サスティンパルス数設定部１３は、その所定比率に従い、平均輝度値が高くなるほど小なるサスティンパルス数を各サブフィールドに割り当てる。そして、サスティンパルス数設定部１３は、このように割り当てた各ＳＦ毎のサスティンパルス数を示すサスティンパルス数信号ＳＮをＳＦデータ生成部４、ピーク電位設定部１５及び駆動制御部５６に供給する。
【００８９】
ピーク電位設定部１５は、上記の如き低輝度セル数信号ＬＮ、書込セル数信号ＷＮ、累積使用時間信号ＲＴ、サスティンパルス数信号ＳＮ、及び平均輝度信号ＡＰＬに基づき、図３又は図４に示されるリセットパルスＲＰ２Y2の負極性ピーク電位となるべき負極性ピーク電位ＰＶを求める。
【００９０】
ピーク電位設定部１５は、先ず、サスティンパルス数信号ＳＮによって示される各ＳＦ毎のサスティンパルス数の内で、この第２リセット行程Ｒ２の実行後、最初に実行されるサスティン行程Ｉの属するサブフィールドＳＦ、つまりＳＦ２に割り当てられているサスティンパルス数が、所定数、例えば「３」よりも少ないか否かを判定する。ここで、サブフィールドＳＦ２に割り当てられているサスティンパルス数が所定数「３」以上である場合には、ピーク電位設定部１５は、低輝度セル数信号ＬＮ、書込セル数信号ＷＮ及び累積使用時間信号ＲＴに拘わらず、所定の電位Ｌ12を負極化した電位（−Ｌ12）を、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶとして設定する。
【００９１】
一方、ＳＦ２の割り当てサスティンパルス数が所定数「３」より少ない場合、ピーク電位設定部１５は、先ず、平均輝度信号ＡＰＬによって示される平均輝度値が所定輝度よりも高いか否かを判定する。ここで、平均輝度値が所定輝度よりも高いと判定された場合、ピーク電位設定部１５は、図１２（ａ）に示される対応表に従って、低輝度セル数信号ＬＮ、書込セル数信号ＷＮ及び累積使用時間信号ＲＴに対応した電位Ｌ1〜Ｌ12（Ｌ1＜Ｌ2＜Ｌ3＜・・・＜Ｌ11＜Ｌ12）を得る。
【００９２】
すなわち、ピーク電位設定部１５は、書込セル数信号ＷＮにて示される書込セルの数、つまり１フレーム内において少なくとも１度は書込アドレス放電を生起させることになる放電セルＰＣの数が所定数ｄ１よりも少ない場合には、図１２（ａ）に示す対応表に従って、低輝度セル数信号ＬＮ及び累積使用時間信号ＲＴに対応した電位Ｌを得る。
【００９３】
図１２（ａ）に示す対応表により、ピーク電位設定部１５は、低輝度セル数信号ＬＮにて示される低輝度セルの数、つまり輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数が所定数ｂよりも少ない場合には、累積使用時間信号ＲＴに拘わらずに最大の電位Ｌ12を得る。一方、かかる低輝度セルの数が所定数ｂ以上である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌを得る。この際、上記低輝度セルの数が所定数ｂ以上であり且つ所定数ｃ未満である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ8,Ｌ9,Ｌ11,Ｌ12）を得る。一方、上記低輝度セルの数が所定数ｃ以上である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ5,Ｌ7,Ｌ9,Ｌ12）を得る。つまり、ピーク電位設定部１５は、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数（ＬＮ）が多いほど低くなり、且つ累積使用時間（ＲＴ）が長くなるほど高くなる電位Ｌを得るのである。又、ピーク電位設定部１５は、書込セル数信号ＷＮにて示される書込セルの数が所定数ｄ１以上であり且つ所定数ｄ２未満である場合には、図１２（ａ）に示す対応表に従って、低輝度セル数信号ＬＮ及び累積使用時間信号ＲＴに対応した電位Ｌを得る。図１２（ａ）に示す対応表により、ピーク電位設定部１５は、低輝度セル数信号ＬＮにて示される低輝度セルの数が所定数ａよりも少ない場合には、累積使用時間信号ＲＴに拘わらずに最大の電位Ｌ12を得る。一方、かかる低輝度セルの数が所定数ａ以上である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌを得る。この際、上記低輝度セルの数が所定数ａ以上であり且つ所定数ｂ未満である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ8,Ｌ9,Ｌ11,Ｌ12）を得る。又、上記低輝度セルの数が所定数ｂ以上であり且つ所定数ｃ未満である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ5,Ｌ7,Ｌ9,Ｌ12）を得る。又、上記低輝度セルの数が所定数ｃ以上である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ3,Ｌ5,Ｌ8,Ｌ12）を得る。つまり、ピーク電位設定部１５は、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数（ＬＮ）が多いほど低くなり、且つ累積使用時間（ＲＴ）が長くなるほど高くなる電位Ｌを得るのである。又、ピーク電位設定部１５は、書込セル数信号ＷＮにて示される書込セルの数が所定数ｄ２以上である場合には、図１２（ａ）に示す対応表に従って、低輝度セル数信号ＬＮ及び累積使用時間信号ＲＴに対応した電位Ｌを得る。図１２（ａ）に示す対応表により、ピーク電位設定部１５は、低輝度セル数信号ＬＮにて示される低輝度セル、つまり輝度レベル０��りも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数が多くなるほど低くなる電位Ｌを得る。この際、低輝度セル数信号ＬＮにて示される低輝度セルの数が所定数ａ未満である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ3,Ｌ5,Ｌ8,Ｌ12）を得る。又、かかる低輝度セルの数が所定数ａ以上であり且つ所定数ｂ未満である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ2,Ｌ4,Ｌ6,Ｌ10）を得る。又、上記低輝度セルの数が所定数ｂ以上であり且つ所定数ｃ未満である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ1,Ｌ3,Ｌ5,Ｌ8）を得る。又、上記低輝度セルの数が所定数ｃ以上である場合には、ピーク電位設定部１５は、累積使用時間信号ＲＴにて示される累積使用時間が長くなるほど高くなる電位Ｌ（Ｌ1,Ｌ3,Ｌ5）を得る。つまり、ピーク電位設定部１５は、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数（ＬＮ）が多いほど低くなり、且つ累積使用時間（ＲＴ）が長くなるほど高くなる電位Ｌを得るのである。
【００９４】
又、ピーク電位設定部１５は、平均輝度信号ＡＰＬにて示される平均輝度値が所定輝度よりも高い場合には、図１２（ａ）の対応表において得られた電位Ｌ（Ｌ1〜Ｌ12）の値を、この平均輝度値に追従させて低下させたものを最終的な電位Ｌとする。
【００９５】
例えば、ピーク電位設定部１５は、平均輝度信号ＡＰＬにて示される平均輝度値が所定輝度よりも１段階だけ高い場合には、図１２（ａ）に代わり図１２（ｂ）に示す対応表に従って、低輝度セル数信号ＬＮ、書込セル数信号ＷＮ、及び累積使用時間信号ＲＴに対応した電位Ｌ（Ｌ1〜Ｌ11）を得る。
【００９６】
以上の如く、ピーク電位設定部１５は、
(1) 書込セル数信号ＷＮにて示される書込セルの数が多いほど低くなる電位Ｌ
(2) 低輝度セル数信号ＬＮにて示される低輝度セルの数が多いほど低くなる電位Ｌ
(3) 累積使用時間信号ＲＴにて示される累積使用時間が長いほど高くなる電位Ｌ
(4) 平均輝度信号ＡＰＬにて示される平均輝度値が高いほど低くなる電位Ｌ
を取得する。
【００９７】
そして、ピーク電位設定部１５は、この電位Ｌを負極化した電位を、図４又は図５に示す如き第２リセット行程Ｒ２の後半部において全行電極Ｙに印加すべきリセットパルスＲＰ２Y2の負極性ピーク電位ＰＶとするのである。
【００９８】
すなわち、ピーク電位設定部１５は、先ず、書込セル数信号ＷＮにて示される書込セルの数、つまり１画面内において第１階調（輝度レベル０に相当）以外の階調で発光駆動させるべき放電セルＰＣの数が多くなる、いわゆる表示負荷が大となるほど、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶを高くする（０ボルトに近づける）ようにしている。よって、第２リセット行程Ｒ２の後半部においてリセットパルスＲＰ２Y2に応じて各放電セルＰＣ内で生起される第２リセット放電が微弱化し、この第２リセット放電に応じて消去されるべき壁電荷の量が少なくなる。つまり、かかる第２リセット放電により各放電セル内の壁電荷の量は所定量以下となって全放電セルが消灯モードの状態に初期化されるものの、各放電セル内には、消灯モードの状態としては多めの壁電荷が残留することになる。これにより、第２選択書込アドレス行程Ｗ２Wにおいて、選択書込アドレス放電が生起される放電セルＰＣの数が多いが故に、この選択書込アドレス放電を生起させるべく印加する画素データパルスＤＰ及び書込走査パルスＳＰWの波形に歪みが生じてしまっても、確実に選択書込アドレス放電を生起させることが可能になる。よって、この選択書込アドレス放電失敗に伴う暗点表示がなくなり、画質劣化を抑制させた良好な画像が表示されるようになる。
【００９９】
又、ピーク電位設定部１５は、低輝度セル数信号ＬＮにて示される低輝度セルの数、つまり輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣの数が多いほど、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶを高くする（０ボルトに近づける）ようにしている。よって、第２リセット行程Ｒ２の後半部においてリセットパルスＲＰ２Y2に応じて各放電セルＰＣ内で生起される第２リセット放電が微弱化し、この第２リセット放電に応じて消去されるべき壁電荷の量が少なくなる。つまり、かかる第２リセット放電により各放電セル内の壁電荷の量は所定量以下となって全放電セルが消灯モードの状態に初期化されるものの、消灯モードの状態としては多めの壁電荷が各放電セル内には残留することになる。これにより、上記の如き低輝度セルが多いが故に、その後のサスティン行程Ｉにおいてサスティン放電が生起しづらくなっても、このサスティン放電を確実に生起させることが可能となる。ここで、低輝度セル（例えば第２階調〜第５階調の輝度で発光駆動される放電セル）の数が多いという事は、図３に示すようにサブフィールドＳＦ３又はＳＦ４の段階で選択消去アドレス放電（黒丸にて示す）が生起される放電セルが多いということである。すると、この多くの放電セルによって生起された選択消去アドレス放電の影響で、選択消去アドレス放電が生起されない周辺の放電セル内に残留する壁電荷が削られてしまう。この際、サブフィールドＳＦ３又はＳＦ４の段階では、先頭サブフィールドからのサスティン放電の累積回数が少ないので、サスティン放電に伴って形成される荷電粒子の量も少ない。よって、このように荷電粒子の量が少ない状態で、更に上述した如く残留する壁電荷が削られてしまうと、本来、それ以降のサブフィールドでサスティン放電を継続して生起させなければならない放電セルにおいて、サスティン放電が停止してしまう場合がある。そこで、１画面内において上記の如き低輝度セルの数が多い場合には、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶを高くする（０ボルトに近づける）ことにより第２リセット放電を微弱化して、消灯モード状態での残留壁電荷量を比較的多めに設定するようにしたのである。これにより、サブフィールドＳＦ３以降の選択消去アドレス行程ＷDにおいて放電セル内で生起された選択消去アドレス放電の影響で、この選択消去アドレス放電が生起されなかった周辺の放電セル内に残留する壁電荷が削られてしまっても、それ以降のサブフィールド各々でサスティン放電を継続して生起させることが可能となる。
【０１００】
このように、ピーク電位設定部１５では、輝度レベル０以外の輝度を表現する階調で発光駆動させるべき放電セルの数（ＷＮ、ＬＮ）、つまり表示負荷量に基づき、リセットパルス（ＲＰ２Y2）の負極性ピーク電位（ＰＶ）を調整するようにしている。すなわち、かかる単位表示期間内のサブフィールド各々において点灯モードの状態に設定される放電セルの数が多いほど、つまり表示負荷量が大となるほど、リセットパルスの負極性ピーク電位の絶対値を小さくすることにより、このリセットパルスに応じて生起されるリセット放電を微弱化して、消去されるべき壁電荷の量を少なくするのである。かかるリセット放電によれば、各放電セル内に残留する壁電荷の量は所定量以下の状態（消灯モード状態）になるものの、消灯モードの状態としては多めの壁電荷が残留することになる。これにより、放電セルを点灯モードの状態に設定させるべき選択書込アドレス放電が生起される放電セルの数が多いが故に、この選択書込アドレス放電を生起させるべく印加する画素データパルス（ＤＰ）及び走査パルス（ＳＰW）の波形に歪みが生じてしまっても、確実に選択書込アドレス放電を生起させることが可能になる。つまり、選択書込アドレス放電の失敗に伴う暗点表示が抑制されるようになる。
【０１０１】
又、ピーク電位設定部１５では、ＰＤＰの累積使用時間（ＲＴ）が長くなる程、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を高くすることにより第２リセット放電の強度を高めるようにしている。これにより、ＰＤＰの累積使用時間が長くなったが故に放電が生起されにくくなっても、確実に第２リセット放電を生起させることが可能となる。
【０１０２】
又、使用するＰＤＰの構造や用いる材料等によっては、ＰＤＰの累積使用時間（ＲＴ）が長くなった故に第２選択書込アドレス行程Ｗ２Wにおいて選択書込アドレス放電が生起されにくくなる場合もある。そのような場合には、逆に、ピーク電位設定部１５では、ＰＤＰの累積使用時間（ＲＴ）が長くなる程、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を低くする。これにより、このリセットパルスＲＰ２Y2に応じて生起される第２リセット放電を微弱化して、消去されるべき壁電荷の量を少なくするのである。よって、第２リセット放電により、各放電セル内に残留する壁電荷の量は所定量以下の状態（消灯モード状態）になるものの、各放電セル内には消灯モードの状態としては多めの壁電荷が残留することになる。これにより、ＰＤＰの累積使用時間（ＲＴ）が長くなった故に第２選択書込アドレス行程Ｗ２Wにおいて選択書込アドレス放電が生起されにくい状態に変化してしまった場合であっても、確実に選択書込アドレス放電を生起させることが可能となる、つまり、選択書込アドレス放電の失敗に伴う暗点表示が抑制されるのである。
【０１０３】
又、ピーク電位設定部１５では、サスティン行程Ｉの割り当てサスティンパルス数（ＳＮ）が所定数「３」よりも少ない場合に限り、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値として、図１２（ａ）又は図１２（ｂ）に示す如く、最大の電位Ｌ12よりも低い電位（Ｌ1〜Ｌ11）を設定するようにしている。すなわち、第２リセット放電の微弱化に伴い、全放電セルＰＣ中には、消灯モードの状態に遷移させるほどに壁電荷を消去することができなかった放電セルＰＣが存在する場合がある。このような放電セルＰＣは、第２リセット放電後も所定量以上の壁電荷が残留した状態を維持するので、その後のサスティン行程Ｉにおいて誤ってサスティン放電してしまう虞が生じる。この際、サスティン行程Ｉにおいて繰り返し印加されるサスティンパルスの数が多くなる程、このような誤放電の発生確率が高くなり、サスティンパルス数が少ない場合には誤放電の発生確率が低くなる。又、サスティンパルス数が少ない場合には例え上記の如き誤放電が発生しても、かかる放電に伴う輝度がそれほど高くはないので、視覚的に気にはならない。そこで、ピーク電位設定部１５では、サスティン行程Ｉの割り当てサスティンパルス数（ＳＮ）が少ない場合に限り、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を低下させて第２リセット放電を微弱化するようにしている。又、サスティンパルス数（ＳＮ）が所定数よりも小なる場合には、ＳＦ３の選択消去アドレス行程ＷDまでの累積サスティン放電数が少なくサスティン放電が継続しにくい状態になる。そこで、この際、ピーク電位設定部１５は、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を小さくすることにより、第２リセット放電の放電強度を弱めて消去されるべき壁電荷の量を減らすようにしている。これにより、各放電セルＰＣ内に残留する壁電荷の量が消灯モードの状態としては多目に設定され、その後のサスティン放電を確実に継続できるようになる。一方、サスティン行程Ｉの割り当てサスティンパルス数が所定数「３」以上の場合は、少ない場合に比べて、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を高くする（Ｌ5）ようにしている。これにより、全放電セル内の残留壁電荷の量を所定量より少なくできる程度にリセット放電の強度を高めて、上述した如き誤放電の発生を防ぐのである。
【０１０４】
更に、ピーク電位設定部１５では、平均輝度信号ＡＰＬにて示される１フレーム分の平均輝度値が所定輝度よりも高い場合には、その平均輝度値に追従させてリセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を小さくすることにより、第２リセット放電の放電強度を弱めて、消去されるべき壁電荷の量を減らすようにしている。すなわち、平均輝度値が高い、いわゆる画面全体が明るい画像を表示している場合には、選択書込アドレス放電失敗に伴う暗点が目立つことになるので、その平均輝度値が高いほど第２リセット放電で消去されるべき壁電荷の量を減らす、つまり残留する壁電荷の量を増やすことにより、暗点防止の効果を高めるのである。
【実施例３】
【０１０５】
図１３は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成の他の一例を示す図である。                        
【０１０６】
尚、図１３に示されるプラズマディスプレイ装置は、図１に示される構成に対して、負荷量測定部２の低輝度セル計数部及びピーク電位設定部５間に、新たに遅延部１６を設けた点を除く他の構成及び動作は、図１に示されるものと同一である。
【０１０７】
よって、以下に、低輝度セル計数部、遅延部１６及びピーク電位設定部５の動作を中心に、図１３に示されるプラズマディスプレイ装置の動作について説明する。
【０１０８】
図１３において、負荷量測定部２の低輝度セル数計数部は、各フレーム（又はフィールド）毎に、１フレーム分の画素データＰＤに基づき、輝度レベル０よりも大であり且つ所定の輝度レベルよりも低い輝度で発光させるべき放電セルＰＣ、つまり低輝度セルの総数を計数し、その計数結果を示す低輝度セル数信号を遅延部１６に供給する。
【０１０９】
遅延部１６は、かかる低輝度セル数信号を１フレーム（又は１フィールド）表示期間だけ遅延させたものを低輝度セル数信号ＬＮとしてピーク電位設定部５に供給する。尚、ピーク電位設定部５の動作については、図１に示されるプラズマディスプレイ装置に搭載されているものと同一であるのでその説明は省略する。
【０１１０】
従って、ピーク電位設定部５には、現フレームの画素データＰＤに基づいて求められた書込セル数信号ＷＮ及びサスティンパルス数信号ＳＮが供給されると共に、現フレームの１フレーム直前のフレーム（直前フレームと称する）の画素データＰＤに基づいて求められた低輝度セル数信号ＬＮが供給されることになる。
【０１１１】
すなわち、直前フレーム中に低輝度セル数が多く存在する程、現フレームの選択書込アドレス放電が生起しづらくなる傾向があることから、低輝度セル数信号ＬＮに対しては直前のフレームに対応したものを、現フレームでのリセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの設定に反映させるようにしたのである。例えば、直前フレームでの低輝度セルは、サブフィールドＳＦ３又はＳＦ４の如き、この直前フレームの先頭部における早い時点で選択消去アドレス放電が生起されることになる。この際、フレーム内の早い時点で生起された選択消去アドレス放電は、フレーム後方の時点で生起されたものに比してその放電強度が小さい傾向にある。よって、直前フレームにおいて低輝度セル数が多い場合には、現フレームでは、選択書込アドレス放電の放電強度が大となる放電セルの数が多くなる。一方、直前フレームにおいて比較的高い輝度で発光駆動された放電セルは、この直前フレームの後方の時点で選択消去アドレス放電が生起されることになるので、かかる選択消去アドレス放電は大きい放電となるが、その直後の現フレームで生起される選択書込アドレス放電は弱い放電となる。すると、現フレームにおいて選択書込アドレス放電の放電強度が大となる放電セルが多数存在する場合には画素データパルスＤＰ及び書込走査パルスＳＰWの波形歪みがより大となり、選択書込アドレス放電の放電強度が小さい放電セルでは、よりその放電が小さくなり所望量の壁電荷を形成させることができなくなるという、いわゆる書込失敗が発生する。尚、直前フレーム内において、輝度レベル０（第１階調）で発光させるべき放電セルの数が、低輝度セル或いはそれ以外の輝度レベルで発光させるべき放電セルの数に比して大幅に多い場合には、現フレームにおいて書込失敗は生じないことが確認された。この際、図３に示す如き駆動を採用した場合には、輝度レベル０（第１階調）で発光させるべき放電セルでは選択消去アドレス放電は生起されないことから、現フレームでの書込失敗は、直前フレーム内の早い時点での選択消去アドレス放電が影響していると考えられる。
【０１１２】
そこで、図１３に示されるプラズマディスプレイ装置では、書込失敗の可能性が高くなる状態、つまり直前フレームにおいて低輝度セル数が多い場合には、リセットパルスＲＰ２Y2の負極性ピーク電位ＰＶの絶対値を小さくすることにより、第２リセット放電の放電強度を弱めて、この放電によって消去される壁電荷の量を減らすようにしている。これにより、各放電セルＰＣ内の壁電荷の残留量が消灯モードの状態を維持できる範囲内で増えるので、例え画素データパルスＤＰ及び書込走査パルスＳＰWのパルス波形が歪んだ場合であっても、選択書込アドレス放電を安定して生起させることが可能となり、上述した如き暗点の発生が抑制される。
【０１１３】
尚、図１３に示す実施例では、図１に示す低輝度セル数計数部及びピーク電位設定部１５間に遅延部１６を設けることにより上述した如き作用効果を得るようにしているが、図１１に示すプラズマディスプレイ装置の低輝度セル数計数部及びピーク電位設定部１５間にも同様に遅延部１６を設けることにより、同様な作用効果を得るようにしても良い。
【図面の簡単な説明】
【０１１４】
【図１】本発明に基づくプラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図３】各階調毎の発光駆動パターンを示す図である。
【図４】図２に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスの印加シーケンスの一例を示す図である。
【図５】図２に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスの印加シーケンスの一例を示す図である。
【図６】ピーク電位設定部５によって設定される第２リセットパルスＲＰ２Y2の負極性ピーク電位の一例を示す図である。
【図７】第２リセットパルス生成回路の構成を示す図である。
【図８】第２リセットパルス生成回路におけるピーク電位制御駆動Ａ〜Ｄ各々で生成される第２リセットパルスＲＰ２Y2の波形を示す図である。
【図９】図４又は図５に示される第１リセット行程Ｒ１でのリセットパルスの他の印加形態を示す図である。
【図１０】図４又は図５に示される第２リセット行程Ｒ２でのリセットパルスの他の印加形態を示す図である。
【図１１】本発明に基づくプラズマディスプレイ装置の他の構成を示す図である。
【図１２】図１１に示されるピーク電位設定部５によって設定される第２リセットパルスＲＰ２Y2の負極性ピーク電位の一例を示す図である。
【図１３】本発明に基づくプラズマディスプレイ装置の他の構成を示す図である。
【主要部分の符号の説明】
【０１１５】
２        負荷量測定部
３        サスティンパルス数設定部
５,15     ピーク電位設定部
６        累積使用時間計数部
５０      ＰＤＰ
５１      Ｘ電極ドライバ
５３      Ｙ電極ドライバ
５５      アドレスドライバ
５６      駆動制御部
【図１】
2010014799.tif 000003
【図２】
2010014799.tif 000004
【図３】
2010014799.tif 000005
【図４】
2010014799.tif 000006
【図５】
2010014799.tif 000007
【図６】
2010014799.tif 000008
【図７】
2010014799.tif 000009
【図８】
2010014799.tif 000010
【図９】
2010014799.tif 000011
【図１０】
2010014799.tif 000012
【図１１】
2010014799.tif 000013
【図１２】
2010014799.tif 000014
【図１３】
2010014799.tif 000015