(57)【要約】【課題】低電力性能の劣化を許容範囲に抑えつつアナログ出力信号の大幅な高速応答化が可能なアナログ出力装置を得る。【解決手段】外部接続された外部負荷抵抗に対して所望のアナログ出力レベルの信号を出力するアナログ出力装置であって、前記外部負荷抵抗にアナログ信号を出力するための駆動電圧を供給する駆動電圧調整回路と、前記駆動電圧調整回路の駆動電圧による外部負荷抵抗への所望のアナログ出力レベルを、前記外部負荷抵抗と前記駆動電圧調整回路の間に接続された出力トランジスタにより制御するアナログ出力レベル制御部と、前記外部負荷抵抗の電圧及び電流を検出しこれらを演算して外部負荷抵抗の抵抗値を求める抵抗値検出・演算部と、前記抵抗値検出・演算部で演算された抵抗値に従って前記駆動電圧調整回路の駆動電圧を制御する駆動電圧制御部と、を備えた。【選択図】図１
2010119041.tif 000002
【特許請求の範囲】
【請求項１】
外部接続された外部負荷抵抗に対して所望のアナログ出力レベルの信号を出力するアナログ出力装置であって、
前記外部負荷抵抗にアナログ信号を出力するための駆動電圧を供給する駆動電圧調整回路と、
前記駆動電圧調整回路の駆動電圧による外部負荷抵抗への所望のアナログ出力レベルを、前記外部負荷抵抗と前記駆動電圧調整回路の間に接続された出力トランジスタにより制御するアナログ出力レベル制御部と、
前記外部負荷抵抗の電圧及び電流を検出しこれらを演算して外部負荷抵抗の抵抗値を求める抵抗値検出・演算部と、
前記抵抗値検出・演算部で演算された抵抗値に従って前記駆動電圧調整回路の駆動電圧を制御する駆動電圧制御部と、
を備えたことを特徴とするアナログ出力装置。
【請求項２】
前記抵抗値検出・演算部が、
前記外部負荷抵抗とグランド間に接続された電流検出抵抗と、
前記外部負荷抵抗の両端のそれぞれの電圧を検出し、両端の電圧差をグランド側端の電圧で除算して前記外部負荷抵抗の抵抗値を演算する抵抗値検出・演算回路と、
を含むことを特徴とする請求項１に記載のアナログ出力装置。
【請求項３】
前記アナログ出力レベル制御部が、
前記外部負荷抵抗とグランド間に接続された電流検出抵抗と、前記外部負荷抵抗の電流値を示す前記外部負荷抵抗と電流検出抵抗の接続点の電圧をフィードバック信号とし、外部からの入力に基づくアナログ出力レベルの指令信号と前記フィードバック信号の差信号に従って前記出力トランジスタを制御する比較器を含み、
前記抵抗値検出・演算回路が、前記出力トランジスタと外部負荷抵抗の接続点の電圧を検出し、外部からの前記指令信号と前記接続点の電圧との差を前記指令信号で除算して前記外部負荷抵抗の抵抗値を演算することを特徴とする請求項１に記載のアナログ出力装置。
【請求項４】
前記抵抗値検出・演算部が、
前記外部負荷抵抗の電流を示す電圧が所定の閾値より小さくなったことを検出する外部負荷抵抗電流低下検出部と、
前記外部負荷抵抗の電流が前記所定の閾値より小さくなった時に、演算された抵抗値の代わりに、所定の固定値電圧を前記駆動電圧制御部に供給する出力切換部と、
をさらに含む請求項２に記載のアナログ出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＦＡ(Factory Automation)や産業用メカトロ機器の分野において、所望のレベルのアナログ出力信号を得るアナログ出力装置の高速化および低電力化に関する。
【背景技術】
【０００２】
モータ、リレー駆動などを行う制御信号を出力するにあたり、デジタル信号をＤＡＣ(Digital To Analog Converter)回路を介してアナログ信号を出力するアナログ出力装置が、従来から使用されている。
【０００３】
図８は、例えば、下記特許文献１に記載された従来のアナログ出力装置の構成図である。従来のアナログ出力装置１００では、外部接続された外部負荷抵抗２に流す出力電流の駆動電圧Ｖｃを、スイッチイング方式の駆動電圧調整回路(ＤＣ／ＤＣレギュレータ)７で調整して可変とし、且つ出力トランジスタ３(比較器５により、電流検出抵抗４からの外部負荷抵抗２の電流信号と外部からの直流信号との比較値でベースが制御されている)のコレクタ−エミッタ間電圧が常に約１Ｖとなるように比較器６、固定電圧回路８で制御している。これにより、出力電流に応じて必要最小限の駆動電圧Ｖｃで動作することが可能となり、出力トランジスタ３における電力損失が低減できる。
【０００４】
【特許文献１】特開２０００−２５２７５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のような従来の装置では、低電力化の目的でスイッチイング方式のＤＣ／ＤＣレギュレータを用いて駆動電圧Ｖｃを得る。しかし、一般にスイッチイング方式のＤＣ／ＤＣレギュレータの出力部には整流回路が必要であり、この整流回路の応答特性は非常に低速である。したがって従来技術のように、出力電流値に応じてＤＣ／ＤＣレギュレータの出力電圧である駆動電圧Ｖｃを変更するように制御すると、低電力なアナログ装置を得ることができる一方で、出力応答が大きく劣化するという課題がある。
【０００６】
この発明は、上記の応答特性の劣化に対する問題点を解決するためのもので、従来技術に対する低電力性能の劣化を許容範囲に抑えつつ、アナログ出力信号の大幅な高速応答化が可能なアナログ出力装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明は、外部接続された外部負荷抵抗に対して所望のアナログ出力レベルの信号を出力するアナログ出力装置であって、前記外部負荷抵抗にアナログ信号を出力するための駆動電圧を供給する駆動電圧調整回路と、前記駆動電圧調整回路の駆動電圧による外部負荷抵抗への所望のアナログ出力レベルを、前記外部負荷抵抗と前記駆動電圧調整回路の間に接続された出力トランジスタにより制御するアナログ出力レベル制御部と、前記外部負荷抵抗の電圧及び電流を検出しこれらを演算して外部負荷抵抗の抵抗値を求める抵抗値検出・演算部と、前記抵抗値検出・演算部で演算された抵抗値に従って前記駆動電圧調整回路の駆動電圧を制御する駆動電圧制御部と、を備えたことを特徴とするアナログ出力装置にある。
【発明の効果】
【０００８】
この発明では、従来技術に対する低電力性能の劣化を許容範囲に抑えつつ、アナログ出力信号の大幅な高速応答化が可能なアナログ出力装置が提供できる。
【発明を実施するための最良の形態】
【０００９】
最初に、この発明によるアナログ出力装置(１)は、抵抗値検出・演算回路(９)を備える。抵抗値検出・演算回路(９)は、外部接続される外部負荷抵抗(２)の抵抗値を検出・演算し、求めた抵抗値に応じて、ＤＣ／ＤＣレギュレータからの駆動電圧調整回路(７)から出力される駆動電圧(Ｖｃ)を必要最小限の値となるように制御する。外部負荷抵抗(２)の抵抗値は、抵抗の両端の電圧差(Ａ−Ｂ)と外部負荷抵抗(２)に流れる電流値を示す電流値電圧(Ｂ)を検出し、電圧差(Ａ−Ｂ)を電流値電圧(Ｂ)でアナログ演算で除算することにより得る。
【００１０】
また、外部負荷抵抗電流低下検出部(１１，１１ａ)が入力される外部負荷抵抗の電流値が予め決められた閾値よりも小さいことを検出した場合は、出力切換部(１２，１２ａ)は抵抗値検出・演算回路(９)のアナログ演算による抵抗値を使用せず、代わりに予め決められた固定出力値を出力するように動作する。
【００１１】
外部接続される外部負荷抵抗(２)の抵抗値に応じて必要最小限の駆動電圧を駆動電圧調整回路(７)から得るようにしたため、駆動電圧は出力電流が変化しても固定的に動作する。外部接続の外部負荷抵抗値が変更された場合は、抵抗値に追随して駆動電圧調整回路(７)の出力電圧を変更する必要があるが、外部負荷抵抗(２)の接続は人手作業であるため、応答が高速応答である必要はない。これにより、出力電流の変化に対しては、高速な応答であるアナログ出力装置を得ることができる。また、接続される外部負荷抵抗値に応じて必要最小限の駆動電圧で動作するため、低電力化も実現できる。
【００１２】
抵抗値検出・演算回路(９)に入力される電流値を示す電流値電圧が微小であると、アナログ除算は等価的に０／０の演算となり、演算精度が劣化する。そこで、外部負荷抵抗電流低下検出部(１１，１１ａ)、出力切換部(１２，１２ａ)が、電流値が予め決められた閾値よりも小さい場合には抵抗値検出・演算回路(９)でのアナログ除算による出力を使用せず、ある固定出力値を出力するようにしたため、演算精度の劣化を防止することができる。尚、出力電流が小さい場合は、出力トランジスタ(３)の電力損失が小さくなるので、アナログ除算結果を固定値としても、低電力化に対する性能劣化は少ない。
【００１３】
以下、この発明によるアナログ出力装置を、好適な実施の形態に従って図面を用いて説明する。
【００１４】
実施の形態１．
図１はこの発明の実施の形態１によるアナログ出力装置の構成図である。図１におけるアナログ出力装置１には、外部負荷抵抗２が接続端子Ｔ１，Ｔ２間に接続される。アナログ出力装置１において、例えばＤＣ／ＤＣレギュレータからなる駆動電圧調整回路７は、電源電圧Ｖａを第２の比較器６から入力の基準電圧Ｖrefに従って駆動電圧Ｖｃに調整する。駆動電圧調整回路７の出力と外部負荷抵抗２の電源側の端の間には出力トランジスタ３が、コレクタ端子が駆動電圧調整回路７側、エミッタ端子が外部負荷抵抗２側になるように接続され、外部負荷抵抗２のグランド側の端とグランド間には、外部負荷抵抗２の電流を検出するための電流検出抵抗４が接続されている。
【００１５】
抵抗値検出・演算回路９は、外部負荷抵抗２の両端のそれぞれの電圧(Ａ，Ｂ)を検出し、両端の電圧差(Ａ−Ｂ)を、外部負荷抵抗２の電流値を示すグランド側の電圧(Ｂ)で除算して外部負荷抵抗２の抵抗値を演算する。駆動電圧調整回路７に基準電圧Ｖrefを入力する第２の比較器６の一方の入力端子には、外部負荷抵抗２の抵抗値を示す抵抗値検出・演算回路９の抵抗値電圧Ｖｒに第１の固定電圧回路８のマージン電圧を加算した電圧が入力され、他方の入力端子には駆動電圧Ｖｃが入力される。また出力トランジスタ３のゲート端子には第１の比較器５の出力が接続され、第１の比較器５の一方の入力端子には、外部のデジタル制御回路からの、外部負荷抵抗２に出力する所望のアナログ出力レベル(例えば出力電流値)を示すデジタル出力値(指令信号)をＤＡ変換器１０によりアナログ信号に変換した指令信号が入力され、他方の入力端子には外部負荷抵抗２の電流値を示す外部負荷抵抗２と電流検出抵抗４の接続点、すなわち電流検出抵抗４の電圧が入力されている。
【００１６】
なお、抵抗値検出・演算回路９と電流検出抵抗４が抵抗値検出・演算部を構成し、第２の比較器６と第１の固定電圧回路８が駆動電圧制御部を構成し、ＤＡ変換器１０と第１の比較器５と出力トランジスタ３がアナログ出力レベル制御部を構成する。
【００１７】
次に動作について説明する。アナログ出力装置１は、マイコン等からなる外部のデジタル制御回路(図示省略)から指示された、アナログ出力装置１でのアナログ出力レベルの指令信号であるデジタル出力値(指令信号)を、ＤＡ変換器１０によりアナログ信号に変換した後、外部接続された外部負荷抵抗２に、このＤＡ変換されたアナログ指令信号に従った出力レベルの信号、ここでは電流(出力電流)を供給する装置である。
【００１８】
アナログ出力信号である出力電流は、電流検出抵抗４で外部負荷抵抗２に流れる電流値Ｉoを示す電流値電圧に変換され、第１の比較器５に入力される。第１の比較器５は、電流検出抵抗４からの電流値電圧のレベルとＤＡ変換器１０からの指令信号のレベルを入力し、出力トランジスタ３のＯＮ抵抗を制御して外部負荷抵抗２に流れる電流値Ｉoが指令信号の示す所望値に収束するように動作する。外部負荷抵抗２に流す電流(アナログ出力)は、スイッチイング方式のＤＣ／ＤＣレギュレータからなる駆動電圧調整回路７により供給される。装置の発熱の面では、出力トランジスタ３のＯＮ抵抗による電力損失を抑える必要があり、このために、駆動電圧調整回路７の出力電圧Ｖｃは必要最小限の値に制御される必要がある。
【００１９】
実施の形態１におけるアナログ出力装置１は、外部負荷抵抗２の抵抗値を抵抗値検出・演算回路９により検出、演算し、その抵抗値に応じて駆動電圧調整回路７の出力電圧である駆動電圧Ｖｃを決める。抵抗値検出・演算回路９は、外部負荷抵抗２の両端電圧(Ａ、Ｂ)と、外部負荷抵抗２に流れる電流値を示す外部負荷抵抗２の電流検出抵抗４側の電圧(Ｂ)を入力値とし、(両端電圧)÷(電流)＝(Ａ−Ｂ)÷(Ｂ)のアナログ演算を行う。
【００２０】
図２には抵抗値検出・演算回路９の具体的な構成の一例を示した。図２では、差動増幅器９２を設けたアナログ減算器９１により両端電圧(Ａ−Ｂ)を演算し、さらに演算増幅器９４の帰還部に乗算器９５を挿入して構成したアナログ除算器９３により外部負荷抵抗２の抵抗値を示す抵抗値電圧Ｖｒ＝(Ａ−Ｂ)／Ｂを演算する。
【００２１】
抵抗値検出・演算回路９の出力として得られた抵抗値電圧Ｖｒに対して、第１の固定電圧回路８で約１Ｖ程度(又は１Ｖ)の定電圧加算をマージン電圧として施した後、第２の比較器６を介して駆動電圧調整回路７へ帰還する。第２の比較器６により、駆動電圧調整回路７の出力の駆動電圧Ｖｃは、Ｖｒ＋１(Ｖ)に収束するように動作する。
【００２２】
一例として、接続される外部負荷抵抗２の抵抗値ＲＬ(＝Ｖｒ)の範囲が０〜５００Ω、出力電流Ｉoの範囲が０〜２０ｍＡの仕様値であるアナログ出力装置の場合、駆動電圧調整回路７での駆動電圧Ｖｃは、
【００２３】
Ｖｃ＝ＲＬ(Ω)×２０(ｍＡ)＋１(Ｖ)        (１)
【００２４】
となるように制御する。(１)式により、検出、演算した外部負荷抵抗値ＲＬに応じて必要最小限の駆動電圧Ｖｃを得るようにしたため、出力電流が仕様値０〜２０ｍＡ範囲内であれば、駆動電圧Ｖｃの電圧不足を招くことがなく、装置を動作させることができる。また、外部負荷抵抗値ＲＬが決まれば駆動電圧Ｖｃは固定されるため、高速な出力応答装置を得ることができる。更に、接続した抵抗値に応じて必要最小限の駆動電圧で動作するため、低電力化も実現できる。
【００２５】
図３にこの実施の形態での出力トランジスタ３における電力損失の計算例を示す。すなわち、５０Ω、２００Ω、３００Ω、５００Ωの各抵抗値での外部負荷抵抗２に流れる出力電流に対する電力損失の計算例を示す。図３中、ＰＡは上述の特許文献１の場合の電力損失を示す。また図４には、外部負荷抵抗値を検出せず、駆動電圧Ｖｃを
【００２６】
Ｖｃ＝５００(Ω)×２０(ｍＡ)＋１(Ｖ)＝１１(Ｖ)          (２)
【００２７】
と固定とした場合の同様の電力損失の計算例を示す。この実施の形態の図３の電力損失は図４のものと比較して、大幅に出力トランジスタでの電力損失が改善されていることが分かる。
【００２８】
尚、この発明によるアナログ出力装置は、高速応答を目的とするために外部負荷抵抗に応じた駆動電圧Ｖｃで固定される。このため、上述の特許文献１に記載した方法と比較した場合に、電力損失が増加する(図３参照)が、その増加分は十分に許容範囲内である。
【００２９】
更に、図５には図１に示すこの実施の形態のアナログ出力装置の変形例を示す。図５に示す構成では、抵抗値検出・演算回路９ａの外部負荷抵抗２に流れる電流値入力にＤＡ変換器１０のアナログ出力を使用している。その他の構成と動作は図１のものと同じである。なおこの構成では、電流検出抵抗４は抵抗値検出・演算部ではなく、アナログ出力レベル制御部に含まれる。外部負荷抵抗２に流れる出力電流は、ＤＡ変換器１０の出力値に収束するように動作するため、検出電流値としてＤＡ変換器１０の出力を用いてもよい。特に、高精度な電流出力装置を得ようとする場合、電流検出抵抗４に流れる電流量の検出精度が必要となる。図１では、抵抗値検出・演算回路９の入力インピーダンスによる検出誤差が懸念されるが、図５ではＤＡ変換器１０の出力を用いるようにしたため、検出誤差を生じることがなくなる。
【００３０】
実施の形態２．
図６はこの発明の実施の形態２によるアナログ出力装置の構成図である。上記実施の形態と同一もしくは相当部分は同一符号で示し説明を省略する。上述のように、抵抗値検出・演算回路９に入力される外部負荷抵抗２の電流値を示す電流検出抵抗４の電圧が微小であると、アナログ除算は等価的に０／０の演算となり、演算精度が劣化する。そこで、電流値が予め決められた閾値よりも小さい場合には、抵抗値検出・演算回路９でのアナログ除算による出力を使用せず、ある固定出力値を出力するようにした。
【００３１】
図６におけるアナログ出力装置１では、第２の固定電圧回路１１ａと第３の比較器１１(外部負荷抵抗電流低下検出部を構成する)を設け、第３の比較器１１は、電流検出抵抗４で得られる外部負荷抵抗２の電流が、第２の固定電圧回路１１ａの出力する予め決められた閾値ＩＴＨより小さいか否かを比較判定する。また、第３の固定電圧回路１２ａと切換スイッチ１２(出力切換部を構成する)を設け、第３の比較器１１からの出力が外部負荷抵抗２に流れる電流値が閾値ＩＴＨより小さいことを示す場合には、切換スイッチ１２が抵抗値検出・演算回路９の出力を第３の固定電圧回路１２ａによる予め決められた固定値Ｖｒ１へ切り替える。その他の構成は図１と同一である。
【００３２】
以上により、駆動電圧調整回路７の出力電圧Ｖｃは、外部負荷抵抗２に流れる電流Ｉoが閾値ＩＴＨ以上の場合、
【００３３】
Ｖｃ＝ＲＬ(Ω)×２０(ｍＡ)＋１(Ｖ)          (３)
【００３４】
となり、電流Ｉoが閾値ＩＴＨより小さい場合には、
【００３５】
Ｖｃ＝Ｖｒ１(Ｖ)＋１(Ｖ)        (４)
【００３６】
に収束するように動作する。
【００３７】
これにより、外部負荷抵抗２に流れる電流Ｉoが微小値となり、予め決められた閾値ＩＴＨより小さい場合に、抵抗値検出・演算回路９の出力に代わって固定値Ｖｒ１を第１の固定電圧回路８を介して第２の比較器６へ出力するようにしたため、演算精度が劣化するという課題が解決できる。
【００３８】
更に、抵抗値検出・演算回路９の出力を固定値Ｖｒ１に切り換えるのは、外部負荷抵抗２に流れる電流Ｉoが閾値ＩＴＨより小さい場合に限るので、この制御を行うことによる消費電力の増加は僅かであり、低電力なアナログ出力装置を保つことができる。
【００３９】
閾値ＩＴＨを２ｍＡとした場合の出力トランジスタ３における電力損失の計算例を図７に示す。演算精度を向上するために切換スイッチ１２の切替えを行っているため、閾値ＩＴＨより小さい領域において、電力損失の曲線が図３と異なる。図３と比較した場合、出力電流が２ｍＡ以下の領域で電力損失の増加はわずかであることが示されている。
【図面の簡単な説明】
【００４０】
【図１】この発明の実施の形態１によるアナログ出力装置の構成図である。
【図２】図１の抵抗値検出・演算回路の具体的な構成の一例を示した図である。
【図３】この発明の実施の形態１によるアナログ出力装置の出力トランジスタにおける出力電流に対する電力損失の計算例を示す図である。
【図４】外部負荷抵抗を検出・演算せずに駆動電圧を固定にした場合の出力トランジスタにおける出力電流に対する電力損失の計算例を示す図である。
【図５】この発明の実施の形態１によるアナログ出力装置の変形例を示す構成図である。
【図６】この発明の実施の形態２によるアナログ出力装置の構成図である。
【図７】この発明の実施の形態２によるアナログ出力装置の出力トランジスタにおける出力電流に対する電力損失の計算例を示す図である。
【図８】従来のアナログ出力装置の一例を示す構成図である。
【符号の説明】
【００４１】
１  アナログ出力装置、２  外部負荷抵抗、３  出力トランジスタ、４  電流検出抵抗、５  第１の比較器、６  第２の比較器、７  駆動電圧調整回路(ＤＣ／ＤＣレギュレータ)、８  第１の固定電圧回路、９，９ａ  抵抗値検出・演算回路、１０  Ｄ／Ａ変換器、１１  第３の比較器、１１ａ  第２の固定電圧回路、１２  切換スイッチ、１２ａ  第３の固定電圧回路、９１  アナログ減算器、９２  差動増幅器、９３  アナログ除算器、９４  演算増幅器、９５  乗算器。
【図１】
2010119041.tif 000003
【図２】
2010119041.tif 000004
【図３】
2010119041.tif 000005
【図４】
2010119041.tif 000006
【図５】
2010119041.tif 000007
【図６】
2010119041.tif 000008
【図７】
2010119041.tif 000009
【図８】
2010119041.tif 000010