(57)【要約】【課題】入力操作による突入電流の発生を防止できる入力検出回路、入力検出方法、入力検出プログラム、及び入力検出装置を提供する。【解決手段】基板の表面に形成された導電性の第１導電膜、及び第１基板と離間した位置に設置された基板の第１導電膜と対抗した表面に形成された導電性の第２導電膜のいずれか１つ以上の電位を取得する取得部と、第１導電膜に対して電圧を間欠的に印加する制御を行う第１制御処理と、取得部が取得した電位に基づいて、第１制御処理で電圧を印加した第１導電膜から、基板を押圧する入力操作によって押接した第２導電膜へ流れる電流の発生を検出することで入力操作を検出する第１検出処理とを実行する実行部とを備える。この構成によれば、間欠的に第１導電膜に対して電圧を印加するため、第１導電膜と第２導電膜とが互いに押接した際における突入電流の発生確率が低下する。【選択図】図８
2010020730.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に形成された導電性の第１導電膜、及び前記第１基板と離間した位置に設置された基板の前記第１導電膜と対抗した表面に形成された導電性の第２導電膜のいずれか１つ以上の電位を取得する取得部と、
前記第１導電膜に対して電圧を間欠的に印加する制御を行う第１制御処理と、前記取得部が取得した電位に基づいて、前記第１制御処理で電圧を印加した第１導電膜から、前記基板を押圧する入力操作によって押接した第２導電膜へ流れる電流の発生を検出することで前記入力操作を検出する第１検出処理とを実行する実行部とを備えることを特徴とする入力検出回路。
【請求項２】
前記実行部は、前記第１導電膜に電圧を印加する制御を行う第１制御処理を実行する時に、前記第１制御処理で電圧を印加された第１導電膜から前記第２導電膜へ流れる電流を検出する第１検出処理を実行することを特徴とする請求項１に記載の入力検出回路。
【請求項３】
前記第１検出処理は、前記電流を２回以上連続して検出した場合に、前記入力操作を検出する処理であることを特徴とする請求項１又は２のいずれかに記載の入力検出回路。
【請求項４】
前記第１制御処理は、前記第１導電膜に対して電圧を印加した後に、前記第１導電膜及び前記第２導電膜のいずれか１つ以上の電位を基準電位にする処理であることを特徴とする請求項１から３のいずれかに記載の入力検出回路。
【請求項５】
前記第１導電膜及び前記第２導電膜の少なくとも１つ以上は、透明導電性ポリマーで構成されることを特徴とする請求項１から４のいずれかに記載の入力検出回路。
【請求項６】
前記透明導電性ポリマーは、ポリチオフェン系導電ポリマー材で構成されることを特徴とする請求項５に記載の検出装置。
【請求項７】
前記取得部は、前記第１導電膜と前記第２導電膜との押接部分の電位を取得し、
前記実行部は、前記第１導電膜及び前記第２導電膜のいずれか一方の端部に対して前記電圧を印加する制御を行う第２制御処理と、前記第２制御処理で印加した電圧により定まる前記取得部が取得した押接部分の電位と前記端部の電位とに基づいて、前記入力操作によって前記基板が押圧された入力位置を検出する第２検出処理とを実行することを特徴とする請求項１から６のいずれかに記載の入力検出回路。
【請求項８】
基板の表面に形成された導電性の第１導電膜、及び前記第１基板と離間した位置に設置された基板の前記第１導電膜と対抗した表面に形成された導電性の第２導電膜のいずれか１つ以上の電位を取得する取得ステップと、
前記第１導電膜に対して電圧を間欠的に印加する制御を行う第１制御ステップと、
前記取得ステップで取得した電位に基づいて、前記第１制御ステップで電圧を印加した第１導電膜から、前記基板を押圧する入力操作によって押接した第２導電膜へ流れる電流の発生を検出することで前記入力操作を検出する第１検出ステップとを備えることを特徴とする入力検出方法。
【請求項９】
コンピュータに、
基板の表面に形成された導電性の第１導電膜、及び前記第１基板と離間した位置に設置された基板の前記第１導電膜と対抗した表面に形成された導電性の第２導電膜のいずれか１つ以上の電位を取得する取得手順と、
前記第１導電膜に対して電圧を間欠的に印加する制御を行う第１制御手順と、
前記取得手順で取得した電位に基づいて、前記第１制御手順で電圧を印加した第１導電膜から、前記基板を押圧する入力操作によって押接した第２導電膜へ流れる電流の発生を検出することで前記入力操作を検出する第１検出手順とを実行させることを特徴とする入力検出プログラム。
【請求項１０】
基板の表面に形成された導電性の第１導電膜と、
前記基板と離間した位置に設置された基板の前記第１導電膜と対抗した表面に形成された導電性の第２導電膜と、
前記第１導電膜に対して電圧を間欠的に印加する制御を行う第１制御処理と、前記第１導電膜及び前記第２導電膜のいずれか１つ以上の電位に基づいて、前記第１制御処理で電圧を印加した第１導電膜から、前記基板を押圧する入力操作によって押接した第２導電膜へ流れる電流の発生を検出することで前記入力操作を検出する第１検出処理とを実行する入力検出回路とを備えることを特徴とする入力検出装置。
【請求項１１】
前記第１導電膜及び前記第２導電膜の少なくとも１つ以上は、透明導電性ポリマーで構成されることを特徴とする請求項１０に記載の入力検出装置。
【請求項１２】
前記入力検出回路は、前記第１導電膜及び前記第２導電膜のいずれか一方の端部に対して前記電圧を印加する制御を行う第２制御処理と、前記第２制御処理で印加した電圧により定まる前記第１導電膜と前記第１導電膜との押接部分の電位に基づいて、前記入力操作によって前記基板が押圧された入力位置を検出する第２検出処理とを実行することを特徴とする請求項１０又は１１のいずれかに記載の入力検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タッチパネルに対する入力操作を検出する入力検出回路、入力検出方法、入力検出プログラム、及び入力検出装置に関する。
【背景技術】
【０００２】
従来より、例えば、ペン又は指等で触れる入力操作を検出できるタッチパネルが知られている（例えば、特許文献１）。
中でも抵抗式タッチパネルは、空間を隔てて対向する２つの透明基材電極と、透明基材電極の接触を検出する検出回路とで構成されている。これらの透明基材電極の一方は電圧が印加されているため、指等が触れることで押圧された透明基材電極が互いに接触すると、接触した電極間に電流が発生する。このタッチパネルは、発生した電流を検出することで、パネルに対する入力操作を検出することを特徴としている。尚、このタッチパネルは、入力操作を検出した後に、入力操作を行った入力位置をも検出する。
【０００３】
【特許文献１】米国特許第６４６９２６７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に記載のタッチパネルは、常に、透明基材電極間に電圧を印加するため、透明基材電極の表面がコンデンサの様な状態（以下単に、コンデンサ状態という）になっている。このため、入力操作に伴って透明基材電極が互いに押接すると、突入電流が瞬間的に発生して、透明基材電極の表面が損傷するという問題があった。特に、タッチパネルの特定部分を何度も操作する場合には、透明基材電極の特定部分が過度に損傷することで、透明基材電極間の導通が阻害される結果、入力操作の検出が不可能になるという問題があった。
【０００５】
また、このタッチパネルは、透明基材電極が透明導電ポリマー（以下単に、ＯＣＰという）で構成されているため、従来の透明導電性膜である酸化インジウム錫（Indium Tin Oxide：ＩＴＯ）と比較して、突入電流による損傷を受けやすいという問題があった。特に、このタッチパネルは、透明基材電極を長寿命化するために、直流「1V」以下の電圧を印加している。このため、このタッチパネルは、ノイズの影響を受け易く、入力操作の検出精度が向上しないという問題があった。
【０００６】
更に、この種のタッチパネルは、入力操作を検出した後に入力位置を検出するために、入力操作の検出に用いた直流「1V」以下の電圧を用いる構成が一般的である。この構成のタッチパネルも同様に、ノイズの影響を受け易く、入力位置を精度良く検出できない（つまり、分解能が向上しない）という問題があった。特に、この構成のタッチパネルは、パネルの面積が増加するに従って検出精度が低下するという問題があった。
【０００７】
一方で、このタッチパネルに対して、入力操作の検出に用いる電圧を供給する電源回路と、入力位置の検出に用いる電圧を供給する電源回路とを追加する構成を採用する場合には、確かに入力位置の検出精度が向上するが、消費電力の増加、及び部品点数の増加によるコストの増加が生じるという問題があった。
【０００８】
そこで、本発明の目的とするところは、入力操作による突入電流の発生を防止できるだけでなく、入力操作及び入力位置の検出精度を向上できる入力検出回路、入力検出方法、入力検出プログラム、及び入力検出装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る入力検出回路は、基板の表面に形成された導電性の第１導電膜、及び第１基板と離間した位置に設置された基板の第１導電膜と対抗した表面に形成された導電性の第２導電膜のいずれか１つ以上の電位を取得する取得部と、第１導電膜に対して電圧を間欠的に印加する制御を行う第１制御処理と、取得部が取得した電位に基づいて、第１制御処理で電圧を印加した第１導電膜から、基板を押圧する入力操作によって押接した第２導電膜へ流れる電流の発生を検出することで入力操作を検出する第１検出処理とを実行する実行部とを備えることを特徴としている。
【００１０】
上記構成において、実行部は、第１導電膜に電圧を印加する制御を行う第１制御処理を実行する時に、第１制御処理で電圧を印加された第１導電膜から第２導電膜へ流れる電流を検出する第１検出処理を実行する構成を採用できる。
【００１１】
上記構成において、第１検出処理は、電流を２回以上連続して検出した場合に、入力操作を検出する処理である構成を採用できる。
【００１２】
上記構成において、第１制御処理は、第１導電膜に対して電圧を印加した後に、第１導電膜及び第２導電膜のいずれか１つ以上の電位を基準電位にする処理である構成を採用できる。
【００１３】
上記構成において、第１導電膜及び第２導電膜の少なくとも１つ以上は、透明導電性ポリマーで構成される構成を採用できる。
【００１４】
上記構成において、透明導電性ポリマーは、ポリチオフェン系導電ポリマー材で構成される構成を採用できる。
【００１５】
上記構成において、取得部は、第１導電膜と第２導電膜との押接部分の電位を取得し、実行部は、第１導電膜及び第２導電膜のいずれか一方の端部に対して電圧を印加する制御を行う第２制御処理と、第２制御処理で印加した電圧により定まる取得部が取得した押接部分の電位と端部の電位とに基づいて、入力操作によって基板が押圧された入力位置を検出する第２検出処理とを実行する構成を採用できる。
【００１６】
本発明に係る入力検出方法は、基板の表面に形成された導電性の第１導電膜、及び第１基板と離間した位置に設置された基板の第１導電膜と対抗した表面に形成された導電性の第２導電膜のいずれか１つ以上の電位を取得する取得ステップと、第１導電膜に対して電圧を間欠的に印加する制御を行う第１制御ステップと、取得ステップで取得した電位に基づいて、第１制御ステップで電圧を印加した第１導電膜から、基板を押圧する入力操作によって押接した第２導電膜へ流れる電流の発生を検出することで入力操作を検出する第１検出ステップとを備えることを特徴としている。
【００１７】
本発明に係る入力検出プログラムは、コンピュータに、基板の表面に形成された導電性の第１導電膜、及び第１基板と離間した位置に設置された基板の第１導電膜と対抗した表面に形成された導電性の第２導電膜のいずれか１つ以上の電位を取得する取得手順と、第１導電膜に対して電圧を間欠的に印加する制御を行う第１制御手順と、取得手順で取得した電位に基づいて、第１制御手順で電圧を印加した第１導電膜から、基板を押圧する入力操作によって押接した第２導電膜へ流れる電流の発生を検出することで入力操作を検出する第１検出手順とを実行させることを特徴としている。
【００１８】
本発明に係る入力検出装置は、基板の表面に形成された導電性の第１導電膜と、基板と離間した位置に設置された基板の第１導電膜と対抗した表面に形成された導電性の第２導電膜と、第１導電膜に対して電圧を間欠的に印加する制御を行う第１制御処理と、第１導電膜及び第２導電膜のいずれか１つ以上の電位に基づいて、第１制御処理で電圧を印加した第１導電膜から、基板を押圧する入力操作によって押接した第２導電膜へ流れる電流の発生を検出することで入力操作を検出する第１検出処理とを実行する入力検出回路とを備えることを特徴としている。
【００１９】
上記構成において、第１導電膜及び第２導電膜の少なくとも１つ以上は、透明導電性ポリマーで構成される構成を採用できる。
【００２０】
上記構成において、入力検出回路は、第１導電膜及び第２導電膜のいずれか一方の端部に対して電圧を印加する制御を行う第２制御処理と、第２制御処理で印加した電圧により定まる第１導電膜と第１導電膜との押接部分の電位に基づいて、入力操作によって基板が押圧された入力位置を検出する第２検出処理とを実行する構成を採用できる。
【発明の効果】
【００２１】
請求項１の構成によれば、間欠的に第１導電膜に対して電圧を印加するため、第１導電膜と第２導電膜とが互いに押接した際における突入電流の発生確率が低下するため、印加する電圧の増加により入力操作の検出精度を向上させることができる。
【００２２】
請求項２の構成によれば、第１導電膜に電圧を印加する第１制御処理と、電圧が印加された第１導電膜から流れる電流を検出する第１検出処理とを同期して実行するため、実行負担を軽減できるだけでなく、高速に入力操作を検出できる。
【００２３】
請求項３の構成によれば、第１導電膜から第２導電膜へ流れる電流を２回以上連続して検出した場合に入力操作を検出するため、入力操作の検出精度が向上する。
【００２４】
請求項４の構成によれば、第１導電膜及び第２導電膜のいずれか１つ以上の電位を基準電位にするため、突入電流が発生する確率を確実に低下させることができる。
【００２５】
請求項５の構成によれば、透明導電性ポリマーは柔軟性及び耐久性が高いため、入力操作の検出精度を長期間に渡って維持及び向上できる。
【００２６】
請求項６の構成によれば、突入電流によるポリチオフェン系導電ポリマー材の導通性の喪失を防止できる。
【００２７】
請求項７の構成によれば、第１制御処理で第１導電膜に印加する電圧を用いて入力位置を検出するため、入力位置の検出精度を向上できる。
【００２８】
請求項８の構成によれば、間欠的に第１導電膜に対して電圧を印加するため、第１導電膜と第２導電膜とが互いに押接した際における突入電流の発生確率が低下するため、印加する電圧の増加により入力操作の検出精度を向上させることができる。
【００２９】
請求項９の構成によれば、間欠的に第１導電膜に対して電圧を印加するため、第１導電膜と第２導電膜とが互いに押接した際における突入電流の発生確率が低下するため、印加する電圧の増加により入力操作の検出精度を向上させることができる。
【００３０】
請求項１０の構成によれば、間欠的に第１導電膜に対して電圧を印加するため、第１導電膜と第２導電膜とが互いに押接した際における突入電流の発生確率が低下するため、印加する電圧の増加により入力操作の検出精度を向上させることができる。
【００３１】
請求項１１の構成によれば、透明導電性ポリマーは柔軟性及び耐久性が有りかつ安価であるため、入力操作の検出精度を長期間に渡って向上できるだけでなく、製造コストを削減できる。
【００３２】
請求項１２の構成によれば、第１制御処理で第１導電膜に印加するのと同じ電圧を用いて入力位置を検出するため、入力位置の検出精度を向上できるだけでなく、消費電力の軽減及び製造コストの削減をすることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の最良の実施形態について、添付図面を参照しつつ説明する。
【実施例１】
【００３４】
先ず、本発明の入力検出装置について説明する前に、図１を参照して、従来の入力検出装置について説明する。図１は、従来の入力検出装置の一実施例を示すハードウェア構成図である。
図１に示す従来の入力検出装置１は、例えば、４線式のタッチパネルで構成される。入力検出装置１は、パネルに触れて情報を入力する操作（以下単に、入力操作という）、及び入力操作の際においてパネルに触れた位置（以下単に、入力位置という）を検出する。
入力検出装置１は、開閉器ＳＷ０からＳＷ４、第１基材電極１１及び第２基材電極１２、抵抗器１３、ＡＤＣ１４（Analog to Digital Converter）、入力検出回路１５、及び不図示の電源回路１６で構成されている。
【００３５】
開閉器ＳＷ０からＳＷ４は、例えば、半導体スイッチ等の高速スイッチング素子で構成される。開閉器ＳＷ０からＳＷ４は、図示を省略するが、入力検出回路１５に接続する。開閉器ＳＷ０からＳＷ４は、入力検出回路１５に制御されて、電源回路１６が電力を供給する電路を開閉する。
開閉器ＳＷ０からＳＷ２は、電源回路１６の正極端子に接続する。また、開閉器ＳＷ０は抵抗器１３に接続し、開閉器ＳＷ１は第１基材電極１１（並びに抵抗器１３、ＡＤＣ１４、及び入力検出回路１５）に接続し、開閉器ＳＷ２は第２基材電極１２（及びＡＤＣ１４）に接続する。よって、開閉器ＳＷ０からＳＷ２が電路を閉じると、それぞれに接続する電極、機器、及び回路等は、電源回路１６による電圧が印加される。
【００３６】
また、開閉器ＳＷ３及びＳＷ４は、電源回路１６の接地された負極端子に接続する。更に、開閉器ＳＷ３は第１基材電極１１に接続し、開閉器ＳＷ４は第２基材電極１２に接続する。よって、開閉器ＳＷ３及びＳＷ４が電路を閉じると、第１基材電極１１及び第２基材電極１２は、基準電位が提供される。
尚、図１において、入力検出装置１は、入力操作を待ち受ける待受状態にある。入力検出装置１がこの待受状態にある時を、入力待受時という。入力待受時において、開閉器ＳＷ０及びＳＷ３が電路を開いた状態にあり、開閉器ＳＷ１、２、及びＳＷ４が電路を閉じた状態にある。
【００３７】
第１基材電極１１及び第２基材電極１２は、通常、例えば、ＣＲＴ（Cathode Ray Tube）、液晶ディスプレイ（Liquid Crystal Display：ＬＣＤ）、プラズマパネル（Plasma Display Panel:ＰＤＰ）、又は有機ＥＬ（Electro-Luminescence）画面等の表示装置の表示面の上に重ねて使用される。よって、第１基材電極１１及び第２基材電極１２は、通常、透明色であり、透明基材電極といわれる。
第１基材電極１１は、例えば、入力検出装置１の使用者（以下単に、ユーザという）の指又はユーザが用いるペン（いわゆるタッチペン）が、表示面に表す画像の直上に位置する部分にユーザが触れることで、画像に関連付けた情報を入力する入力操作を受ける。具体的には、第１基材電極１１は、表示面に表すボタン表示の直上に位置する部分にユーザが指を触れることで、ボタン表示に関連付けたコマンドを入力する入力操作を受ける。
【００３８】
第１基材電極１１は、開閉器ＳＷ１、ＳＷ２、及びＳＷ４、抵抗器１３、ＡＣＣ１４、及び入力検出回路１５に接続する。第２基材電極１２は、開閉器ＳＷ２、ＳＷ３、及びＡＣＣ１４に接続する。第１基材電極１１及び第２基材電極１２は、互いに平面視において略同一の矩形形状であるパネル形状を有する。第１基材電極１１及び第２基材電極１２は、所定の平板間距離を隔てて略並行に設置されている。
第１基材電極１１は、一辺に導通電極Ｘ＋を有する。また、第１基材電極１１は、導通電極Ｘ＋を有する辺と対向する辺に導通電極Ｘ−を有する。導通電極Ｘ＋及びＸ−は、例えば、銀パターン電極で構成される。
導通電極Ｘ＋は、開閉器ＳＷ０及び抵抗器１３を介しての正極端子に接続する。また、導通電極Ｘ＋は、開閉器ＳＷ１を介して電源回路１６の正極端子に接続する。更に、導通電極Ｘ＋は、ＡＤＣ１４及び入力検出回路１５と接続する。導通電極Ｘ−は、開閉器ＳＷ４を介して電源回路１６の負極端子に接続する。
【００３９】
第２基材電極１２は、第１基材電極１１が導通電極Ｘ＋又はＸ−を有する辺ではない一辺に導通電極Ｙ＋を有する。また、第２基材電極１２は、導通電極Ｙ＋を有する辺と対向する辺に導通電極Ｙ−を有する。導通電極Ｙ＋及びＹ−は、導通電極Ｘ＋及びＸ−と同様に、例えば、銀パターン電極で構成される。
導通電極Ｙ＋は、開閉器ＳＷ２を介して電源回路１６の正極端子に接続する。また、導通電極Ｙ＋は、ＡＤＣ１４に接続する。導通電極Ｙ−は、開閉器ＳＷ３を介して電源回路１６の負極端子に接続する。尚、導通電極Ｘ＋及びＹ＋は、入力位置のＸ座標を検出するＸ座標検出処理及びＹ座標を検出するＹ座標検出処理において所定の電圧を印加される電極である。
【００４０】
ここで、図２を参照して、第１基材電極１１及び第２基材電極１２の構成について詳細に説明する。図２は、第１基材電極１１及び第２基材電極１２の断面図である。
図２（ａ）は、図１に示す第１基材電極１１及び第２基材電極１２の部分拡大図である。尚、図２（ａ）は、タッチ入力前における第１基材電極１１及び第２基材電極１２を表す。タッチ入力前とは、入力待受時において、タッチペンＴＰを用いてユーザが入力操作をする前の時点をいう。また、入力待受時において、ユーザが入力操作をしている時点をタッチ入力時という。
図２（ｂ）は、図２（ａ）に示す第１基材電極１１及び第２基材電極１２を、切断面Ａで切断した断面を表す図である。図２（ｂ）に示す第１基材電極１１は、第１基材１１ａ及び第１導電膜１１ｂで構成される。また、第２基材電極１２は、第２基材１２ａ及び第２導電膜１２ｂで構成される。第１基材電極１１及び第２基材電極１２は、それぞれ同様の構成であるため、以下主に、第１基材電極１１について説明する。
【００４１】
第１基材１１ａは、例えば、ポリカーボネート、アクリル、又はポリエチレンテレフタラート（Polyethylene terephthalate：ＰＥＴ）、又はガラス等で構成される。尚、第２基材１２ａもまた、例えば、ポリカーボネート、アクリル、又はポリエチレンテレフタラート、又はガラス等で構成され、第１基材１１ａと離間した位置に設置される。尚、第１基材１１ａと第２基材１２ａとが同一の素材で構成されることに限定する訳ではない。第１導電膜１１ｂは、例えば、酸化インジウム錫（Indium Tin Oxide：ＩＴＯ）で構成される。第１導電膜１１ｂは、第１基材１１ａの表面に形成された導電性の膜である。第２導電膜１２ｂは、第１導電膜１１ｂと同様の構成であり、第２基材１２ａの第１導電膜１１ｂと対抗した表面に形成される。
【００４２】
第１導電膜１１ｂは、不図示の導通電極Ｘ＋、開閉器ＳＷ０及び開閉器ＳＷ１を介して電源回路１６の正極端子に接続し、不図示の導通電極Ｘ−及び開閉器ＳＷ４を介して電源回路１６の負極端子に接続する。第２導電膜１２ｂは、不図示の導通電極Ｙ＋及び開閉器ＳＷ２を介して電源回路１６の正極端子に接続し、不図示の導通電極Ｙ−及び開閉器ＳＷ３を介して電源回路１６の負極端子に接続する。
よって、入力待受時には、開閉器ＳＷ１、ＳＷ２、及びＳＷ４が電路を閉じているため、開閉器ＳＷ０及びＳＷ３が電路を開くと、第１導電膜１１ｂの表面に正の電荷が蓄積され、第２導電膜１２ｂの表面に負の電荷が蓄積される。
【００４３】
次に、図３を参照して、タッチ入力時における第１基材電極１１及び第２基材電極１２について説明する。図３は、タッチ入力時における第１基材電極１１及び第２基材電極１２の断面図である。
図３は、図２（ｂ）と同様に、図２（ａ）に示す第１基材電極１１及び第２基材電極１２を、切断面Ａで切断した断面を表す図である。
図３に示す第１基材１１ａは、入力操作に伴ってタッチペンＴＰによって押圧されている。これによって、第１基材１１ａの押圧された周辺部分が局所的に歪む。これに伴って、第１基材１１ａの当該周辺部分の表面に形成された第１導電膜１１ｂの部分が第２導電膜１２ｂに押接する。第１導電膜１１ｂと第２導電膜１２ｂとが接触すると、電源回路１６によって電圧が印加された第１導電膜１１ｂから第２導電膜１２ｂへ対して電流が流れる。
【００４４】
ここで、接触前の第１導電膜１１ｂと第２導電膜１２ｂとは、図２で図示した様に、それぞれ電荷を蓄積しているためコンデンサ状態となっている。このため、両膜が押接すると、瞬間的に突入電流が発生する。この突入電流は、押接した接触部分に集中する。
よって、従来の構成において、第１導電膜１１ｂと第２導電膜１２ｂとの接触により発生する突入電流により、第１導電膜１１ｂ及び第２導電膜１２ｂが損傷するという問題があった。特に、第１導電膜１１ｂと第２導電膜１２ｂとは、薄膜であるため、突入電流によって容易に損傷するという問題があった。
一方で、発生する突入電流を軽減するため、第１導電膜１１ｂに印加する電圧を低くする構成においては、ノイズの影響を受け易く、入力操作の検出精度が向上しないという問題があった。
【００４５】
次に、図４を参照して、タッチ入力時に発生する電流について説明する。図４は、タッチ入力時において、図１に示す入力検出装置１に発生する電流の一例を表す図である。
図４は、タッチ入力時において発生する電流ｉｄを表す。電流ｉｄは、不図示の電源回路１６の正極端子から電路を開いた開閉器ＳＷ０を介して、抵抗器１３で制限された量の電流となって、第１基材電極１１の押接部分ＰＴ１へと流れる点で突入電流と異なる。制限された量の電流ｉｄは、第１基材電極１１の押接部分ＰＴ１から第２基材電極１２の押接部分ＰＴ２へと流れる。また、電流ｉｄは、第２基材電極１２の押接部分ＰＴ２から、開閉器ＳＷ３を介して接続する負極端子へと流れる。尚、後述するように、入力検出装置１は、この電流ｉｄの発生を検出することで入力操作を検出する。
【００４６】
ここで、図１に戻り、入力検出装置１の構成について引き続き説明を行う。
抵抗器１３は、例えば、金属皮膜抵抗で構成され、開閉器ＳＷ０及び第１基材電極１１（並びにＡＤＣ１４及び入力検出回路１５）に接続する。抵抗器１３は、開閉器ＳＷ０から第１基材電極１１に流れる電流の量を制限する。
【００４７】
ＡＤＣ１４は、第１基材電極１１、第２基材電極１２、及び入力検出回路１５（並びに開閉器ＳＷ１、開閉器ＳＷ２、及び抵抗器１３）に接続している。ＡＤＣ１４は、第１基材電極１１の有する導通電極Ｘ＋及び及び第２基材電極１２の有する導通電極Ｙ＋の電位ＡＮ１及びＡＮ２をデジタル値に変換して入力検出回路１５へ出力する。
【００４８】
特に、座標検出時においては、ＡＤＣ１４は、第１導電膜１１ｂと第２導電膜１２ｂとの押接部分ＰＴ１及びＰＴ２の電位を取得する。尚、座標検出時とは、入力検出回路１５が入力位置の位置座標を検出する時点をいう。入力位置を表す座標軸は、導通電極Ｘ＋の軸をＸ軸とし、導通電極Ｙ＋の軸をＹ軸とする。よって、座標検出時は、入力検出回路１５が入力位置のＸ座標を検出するＸ座標検出時と、Ｙ座標を検出するＹ座標検出時とに分類される。
【００４９】
ここで、図５を参照して、Ｘ座標検出時における押接部分ＰＴ１の電位について説明するために、押接部分ＰＴ１に発生させる電流について説明する。図５は、Ｘ座標検出時において、図１に示す入力検出装置１に発生させる電流の一例を表す図である。
図５に示すように、Ｘ座標検出時において開閉器ＳＷ０、ＳＷ２、及びＳＷ３は電路を閉じている。また、開閉器ＳＷ１及びＳＷ４は電路を開いている。これにより、Ｘ座標検出時において発生する電流ｉｘは、不図示の電源回路１６の正極端子から電路を開いた開閉器ＳＷ１を介して第１基材電極１１の導通電極Ｘ＋から導通電極Ｘ−へと流れる。また、電流ｉｘは、の導通電極Ｘ＋と導通電極Ｘ−との間に位置する押接部分ＰＴ１を通過して開閉器ＳＷ４を介して接続する負極端子へと流れる。尚、導通電極Ｘ＋からＸ−までの第１導電膜１１１ｂは、一様の電位分布となっている。
【００５０】
ここで、第２基材電極１２には電流が流れないため、結点Ｐ２を介して押接部分ＰＴ２に接続する電路がほぼ等電位となる。よって、ＡＤＣ１４は、結点Ｐ２が結ぶ電路から、押接部分ＰＴ１及びＰＴ２の電位ＡＮ２を取得できる。尚、入力検出装置１は、導通電極Ｘ＋及びＸ−の電位と、押接部分ＰＴ１の電位を表すＡＮ２とを用いて入力位置のＸ座標を検出する。
【００５１】
次に、図６を参照して、Ｙ座標検出時における押接部分ＰＴ１の電位について説明するために、押接部分ＰＴ２に発生させる電流について説明する。図６は、Ｙ座標検出時において、図１に示す入力検出装置１に発生させる電流の一例を表す図である。
図６に示すように、Ｙ座標検出時において開閉器ＳＷ０、ＳＷ１、及びＳＷ４は電路を閉じている。また、開閉器ＳＷ２及びＳＷ３は電路を開いている。これにより、Ｙ座標検出時において発生する電流ｉｙは、不図示の電源回路１６の正極端子から電路を開いた開閉器ＳＷ２を介して第２基材電極１２の導通電極Ｙ＋から導通電極Ｙ−へと流れる。また、電流ｉｙは、第２基材電極１２の導通電極Ｙ＋と導通電極Ｙ−との間に位置する押接部分ＰＴ２を通過して開閉器ＳＷ３を介して接続する負極端子へと流れる。尚、導通電極Ｙ＋からＹ−までの第１導電膜１１１ｂは、一様の電位分布となっている。
ここで、Ｘ座標検出時と同様に、ＡＤＣ１４は、結点Ｐ２が結ぶ電路から、押接部分ＰＴ１の電位ＡＮ１を取得できる。尚、入力検出装置１は、同様に、導通電極Ｙ＋及びＹ−の電位と、押接部分ＰＴ２の電位を表すＡＮ１とを用いて入力位置のＹ座標を検出する。
【００５２】
この構成において、入力位置の座標を検出するためには、入力操作の検出に用いる電源回路１６が印加する電圧を用いる。このため、入力操作において発生する突入電流を軽減するために電源回路１６が印加する電圧を低下させると、従来の入力検出装置１は、ノイズの影響を受け易く、入力位置を精度良く検出できないという問題があった。
一方で、従来の入力検出装置１に対して、電源回路１６とは別の高圧電源を追加して入力位置の検出に用いる構成では、確かに入力位置の検出精度が向上するが、消費電力の増加、及び部品点数の増加によるコストの増加が生じるという問題があった。
【００５３】
次に、図１に戻り、入力検出装置１の構成について引き続き説明を行う。
入力検出回路１５について説明を行う前に、不図示の電源回路１６について説明する。電源回路１６は、例えば、電源ＩＣ（Integrated Circuit）で構成される。電源回路１６の正極端子は開閉器ＳＷ０からＳＷ２に接続し、負極端子は開閉器ＳＷ３及びＳＷ４に接続する。尚、電源回路１６の負極端子は、接地している。
入力検出回路１５は、第１基材電極１１、抵抗１３、ＡＤＣ１４、及び図示を省略するが、開閉器ＳＷ０からＳＷ４に接続している。入力検出回路１５は、ソフトウェア処理である入力検出処理を実行する。また、入力検出回路１５は、開閉器ＳＷ０からＳＷ４の開閉を制御すると共に、入力操作及び入力位置を検出する。
【００５４】
ここで、図７を参照して、入力検出回路１５のハードウェア構成について説明する。図７は、入力検出回路１５の一構成例を表すハードウェア構成図である。
入力検出回路１５は、例えば、ＣＰＵ（Central Processing Unit）等の実行部１５ａ、ＥＰＲＯＭ（Erasable Programmable Read-Only Memory）又はＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の読み出し専用メモリであるＲＯＭ１５ｂ（Read-Only Memory ）、ＤＲＡＭ（Dynamic  RAM）又はＳＲＡＭ（Static  RAM）等の揮発性メモリ及びＮＶＲＡＭ（Non Volatile RAM）等の不揮発性メモリで構成されるＲＡＭ１５ｃ（Random Access Memory）、並びに入出力を行う周辺回路で構成されるＩＦ部１５ｄで構成される。実行部１５ａ、ＲＯＭ１５ｂ、ＲＡＭ１５ｃ、及びＩＦ部１５ｄは、互いにバス１５ｅによって接続している。尚、実行部１５ａは、割込線を有する。実行部１５ａは、割込線の電位（つまり、レベル）の変化をトリガーとして所定の割込処理を実行する。
【００５５】
ソフトウェア処理は、実行部１５ａが、ＲＯＭ１５ｂに格納したプログラムを読み込み、読み込んだプログラムに従って演算を行うことにより実現される。なお、ＲＡＭ１５ｃには、演算結果のデータが書き込まれ、特にＮＶＲＡＭには、電源オフ時にバックアップが必要なデータが保存される。また、ＩＦ部１５ｄは、実行部１５ａが演算の対象とする値及び演算の結果値等を外部のＡＤＣ１４との間で入出力する。
【００５６】
次に、図８を参照して、入力検出回路１５の構成について、機能に着目して説明を行う。図８は、入力検出回路１５の一構成例を表す機能ブロック図である。図８に示す入力検出回路１５は、取得部１５ｆ、第１制御部１５ｇ、第１検出部１５ｈ、第２制御部１５ｉ、及び第２検出部１５ｊで構成される。
取得部１５ｆは、例えば、ＩＦ部１５ｄで実現される構成、又は、入力検出回路１５が後述する取得処理を実行することで実現される構成を採用できる。取得部１５ｆは、ＡＤＣ１４、第１検出部１５ｈ、第２検出部１５ｊ、及び割込線を介して結点Ｐ１に接続している。取得部１５ｆは、割込線から結点Ｐ１を介して接続する第１導電膜１１ｂの電位を取得する。また、取得部１５ｆは、ＡＤＣ１４から、第１導電膜１１ｂ及び第２導電膜１２ｂの電位ＡＮ１及びＡＮ２を取得する。特に、取得部１５ｆは、座標検出時には、ＡＤＣ１４から、第１導電膜１１ｂと第２導電膜１２ｂとの押接部分ＰＴ１及びＰＴ２の電位を取得する。
【００５７】
第１制御部１５ｇは、第１検出部１５ｈ、第２検出部１５ｊ、及び開閉器ＳＷ０からＳＷ４に接続する。第１制御部１５ｇは、入力検出回路１５が、後述する第１制御処理を実行することで実現される。第１制御部１５ｇは、入力検出回路１５が待受状態にある場合に、開閉器ＳＷ０及びＳＷ３が電路を開き、開閉器ＳＷ１、ＳＷ２、及びＳＷ４が電路を閉じる制御を行う。
尚、本実施例において、入力検出回路１５は、入力検出回路１５が起動した初期の状態、及び第２検出部１５ｊが入力位置を検出した後から、第１検出部１５ｈが入力を検出するまでの間において、待受状態となるとして説明するが、これに限定される訳ではない。
【００５８】
第１検出部１５ｈは、取得部１５ｆ、第１制御部１５ｇ、及び第２制御部１５ｉに接続する。第１検出部１５ｈは、入力検出回路１５が、後述する第１検出処理を実行することで実現される。第１検出処理は、取得部１５ｆが割込線から取得するレベルがＬｏｗレベルに低下した場合に、割込処理によって入力検出回路１５が実行する処理であるとして説明するが、これに限定される訳ではない。例えば、第１検出処理は、定周期で、取得部１５ｆが取得する電位ＡＮ１を監視し、監視する電位が低下した場合に、第１導電膜１１ｂから第２導電膜１２ｂへ流れる電流ｉｄの発生を検出する処理である構成を採用できる。第１検出部１５ｈは、電流ｉｄの発生を検出した場合に入力操作を検出する。
【００５９】
第２制御部１５ｉは、第１検出部１５ｈ、第２検出部１５ｊ、及び開閉器ＳＷ０からＳＷ４に接続する。第２制御部１５ｉは、入力検出回路１５が、後述する第２制御処理を実行することで実現される。第２制御部１５ｉは、座標検出時において、第１導電膜１１ｂ及び第２導電膜１２ｂの端部Ｘ＋及びＹ＋に対して、待受時に用いたものと同じ電源回路１６を用いて同じ電圧を印加する。
具体的には、第２制御部１５ｉは、Ｘ座標検出時において、開閉器ＳＷ０、ＳＷ２、及びＳＷ３が電路を閉じ、開閉器ＳＷ１及びＳＷ４が同期して同時かつ間欠的に電路を開く制御を行う。尚、第２制御部１５ｉが、開閉器ＳＷ１及びＳＷ４が間欠的に開くように制御するのは、消費する電力を軽減するためである。また、第２制御部１５ｉは、Ｙ座標検出時において、同様に、開閉器ＳＷ０、ＳＷ１、及びＳＷ４が電路を閉じ、開閉器ＳＷ２及びＳＷ３が同期して同時かつ間欠的に電路を開く制御を行う。
【００６０】
第２検出部１５ｊは、第１制御部１５ｇ、取得部１５ｆ、及び第２制御部１５ｉに接続する。第２検出部１５ｊは、入力検出回路１５が、後述する第２検出処理を実行することで実現される。第２検出部１５ｊは、第２制御部１５ｉが印加した電圧により定まる取得部１５ｆが取得した押接部分ＰＴ１及びＰＴ２の電位ＡＮ１及びＡＮ２に基づいて入力位置の座標値を検出する。
具体的には、第２検出部１５ｊは、導通電極Ｘ＋とＸ−との電位差と、押接部分ＰＴ１の電位とほぼ等しい押接部分ＰＴ２の電位ＡＮ２とに基づいて、入力位置のＸ座標を検出する。また、第２検出部１５ｊは、同様に、入力位置のＹ座標をも検出する。
【００６１】
ここで、図９を参照して、入力検出回路１５が実行する入力検出処理について説明する。図９（ａ）は、入力検出回路１５が実行する入力検出処理の一例を表すフローチャートである。
先ず、入力検出回路１５は、入力操作を待受る待受処理を実行する（ステップＳ０１）。次に、入力検出回路１５は、待受る入力操作を検出したか否かを判断する（ステップＳ０２）。入力検出回路１５は、入力操作を検出したと判断する場合にはステップＳ０３の処理を実行し、そうでない場合にはステップＳ０１に戻り上記処理を繰り返す。
ステップＳ０２において、入力検出回路１５は、入力操作を検出したと判断した場合には、入力位置のＸ座標を検出するＸ座標検出処理を実行する（ステップＳ０３）。次に、入力検出回路１５は、入力位置のＹ座標を検出するＹ座標検出処理を実行する（ステップＳ０４）。その後、入力検出回路１５は、ステップＳ０１に戻り上記処理を繰り返す。
【００６２】
次に、図９（ｂ）を参照して、入力検出回路１５が実行する待受処理について説明する。図９（ｂ）は、入力検出回路１５が実行するＸ座標検出処理の一例を表すフローチャートである。
先ず、入力検出回路１５は、開閉器ＳＷ０及びＳＷ３が電路を開くように（つまり、ＯＮ）制御する（ステップＳ１１）。次に、入力検出回路１５は、開閉器ＳＷ１、ＳＷ２、及びＳＷ４が電路を閉じるように（つまり、ＯＦＦ）制御する（ステップＳ１２）。その後、入力検出回路１５は、第１導電膜１１ｂの電位ＡＮ１をＡＤＣ１４から取得する（ステップＳ１３）。
【００６３】
入力検出回路１５は、第１導電膜１１ｂの電位ＡＮ１が、ＨｉレベルからＬｏｗレベルｇへ低下したか否かを判断する（ステップＳ１４）。入力検出回路１５は、第１導電膜１１ｂの電位ＡＮ１が低下したと判断する場合には、ステップＳ１５の処理を実行し、そうでない場合にはステップＳ１３に戻り上記処理を繰り返す。
ステップＳ１４において、入力検出回路１５は、第１導電膜１１ｂの電位ＡＮ１が低下したと判断した場合には、第１導電膜１１ｂから第２導電膜１２ｂへ流れる電流ｉｄの発生を検出することで入力操作を検出する（ステップＳ１５）。その後、入力検出回路１５は、待受処理の実行を終了する。
尚、ステップＳ１１及びＳ１２の処理が第１制御部１５ｇを実現する第１制御処理に相当し、ステップＳ１２の処理が取得部１５ｆを実現する取得処理に相当し、ステップＳ１４の処理が第１検出部１５ｈを実現する第１検出処理に相当する。
【００６４】
次に、図１０（ａ）を参照して、入力検出回路１５が実行するＸ座標検出処理について説明する。図１０（ａ）は、入力検出回路１５が実行するＸ座標検出処理の一例を表すフローチャートである。
先ず、入力検出回路１５は、開閉器ＳＷ０、ＳＷ２、及びＳＷ３が電路を閉じるよう制御する（ステップＳ２１）。次に、入力検出回路１５は、開閉器ＳＷ１及びＳＷ４が電路を開くよう制御する（ステップＳ２２）。その後、入力検出回路１５は、押接部分ＰＴ１の電位を表す電位ＡＮ２を取得する（ステップＳ２３）。次に、入力検出回路１５は、電位ＡＮ２から入力位置のＸ座標を検出する（ステップＳ２４）。
尚、図１０（ｂ）は、入力検出回路１５が実行するＹ座標検出処理の一例を表すフローチャートであるが、Ｘ座標検出処理とほぼ同様であるため説明を省略する。
尚、ステップＳ２１、Ｓ２２、Ｓ３１、及びＳ３２の処理が第２制御部１５ｉを実現する第２制御処理に相当し、ステップＳ２３及びＳ３３の処理が取得部１５ｆを実現する取得処理に相当し、ステップＳ２４及びＳ３４の処理が第２検出部１５ｊを実現する第２検出処理に相当する。
【００６５】
ここで、図１１を参照して、従来の入力検出装置１における上記の問題を解決できる本件発明の入力検出装置について説明を行う。図１１は、本件発明に係る入力検出装置の一構成例を表すハードウェア構成図である。
図１１に示す入力検出装置１０は、従来の入力検出装置１と同様に、４線式のタッチパネルで構成される。入力検出装置１０は、従来の入力検出装置１と同様に、開閉器ＳＷ１０からＳＷ１４、第１基材電極１１１及び第２基材電極１１２、抵抗器１１３、ＡＤＣ１１４（Analog to Digital Converter）、入力検出回路１１５、及び不図示の電源回路１１６で構成され、結点Ｐ１１及び結点Ｐ１２を有する。よって、以下主に、本発明の入力検出装置１０と従来の入力検出装置１との相違点について説明する。尚、電位ＡＮ１１及びＡＮ１２は、従来の入力検出回路１５が検出する第１基材電極１１の電位ＡＮ１及び第２基材電極１２の電位ＡＮ２と同様である。
【００６６】
第１基材電極１１１及び第２基材電極１１２について説明する前に、入力検出回路１１５について説明する。
入力検出回路１１５は、第１基材電極１１１を構成する第１導電膜１１１ｂに対して電圧を間欠的に印加する制御を行う点で、従来の入力検出回路１５と異なる。入力検出回路１１５は、従来の入力検出回路１５と同様に、不図示の取得部１１５ｆ、第１制御部１１５ｇ、第１検出部１１５ｈ、第２制御部１１５ｉ、及び第２検出部１１５ｊで構成される。
【００６７】
第１制御部１１５ｇは、入力待受時において、第１基材電極１１１を構成する第１導電膜１１１ｂに対して電圧を間欠的に印加する制御を行う第１制御処理を実行する。具体的には、第１制御部１１５ｇは、入力待受時において、開閉器ＳＷ１１及びＳＷ１２が電路を閉じるように制御し、かつ開閉器ＳＷ１３が電路を開くように制御する。更に、第１制御部１１５ｇは、開閉器ＳＷ１０及びＳＷ１４を、間欠的に電路を開く制御を行う。
ここで、図１２を参照して、第１制御部１１５ｇが、開閉器ＳＷ１０及びＳＷ１４を制御する制御タイミングについて説明する。図１２は、第１制御部１１５ｇが、開閉器ＳＷ１０及びＳＷ１４を制御する制御タイミングの一例を表す図である。
【００６８】
図１２（ａ）は、入力操作により、タッチペンＴＰ１等が第１基材電極１１１に接触する（以下単に、タッチ入力と図示する）タイミングを表す図である。図１２（ａ）は、時刻ｔ１１において、タッチペンＴＰ１等が第１基材電極１１１に接触を開始した（つまり、タッチ入力が開始した）ことを表す。また、図１２（ａ）は、時刻ｔ１２において、タッチペンＴＰ１等が第１基材電極１１１から離れた（つまり、タッチ入力が終了した）ことを表す。つまり、図１２（ａ）は、１０ｍｓに渡って、タッチ入力が行われたことを表す。
【００６９】
図１２（ｂ）は、第１制御部１１５ｇが開閉器ＳＷ１０を制御するタイミングを表す図である。図１２（ｂ）は、第１制御部１１５ｇが１ミリ秒の周期で、０．０１ミリ秒の間だけ、開閉器ＳＷ１０が電路を開く制御を行うことを表す。尚、図１２（ｂ）は、時刻ｔ２１ｏないしｔ２１０ｏにおいて、開閉器ＳＷ１０が電路を開く制御を第１制御部１１５ｇが行ったことを表す。また、図１２（ｂ）は、時刻ｔ２１ｃないしｔ２１０ｃにおいて、開閉器ＳＷ１１が電路を閉じる制御を第１制御部１１５ｇが行ったことを表す。
【００７０】
図１２（ｃ）は、第１制御部１１５ｇが開閉器ＳＷ１４を制御するタイミングを表す図である。図１２（ｃ）は、図１２（ｂ）と同様に、第１制御部１１５ｇが１ミリ秒の周期で、０．０１ミリ秒の間、開閉器ＳＷ１４が電路を開く制御を行うことを表す。尚、図１２（ｃ）は、時刻ｔ３１ｏないしｔ３１０ｏにおいて、開閉器ＳＷ１４が電路を開く制御を第１制御部１１５ｇが行ったことを表す。また、図１２（ｃ）は、時刻ｔ３１ｃないしｔ３１０ｃにおいて、開閉器ＳＷ１４が電路を閉じる制御を第１制御部１１５ｇが行ったことを表す。また、図１２（ｃ）の時刻ｔ３１ｏないしｔ３１０ｏは、図１２（ｂ）の時刻ｔ２１ｃないしｔ２１０ｃよりも遅い時刻である。更に、図１２（ｃ）の時刻ｔ３１ｃないしｔ３１０ｃは、図１２（ｂ）の時刻ｔ２２ｏないしｔ不図示の２１１ｏよりも遅い時刻である。
【００７１】
ここで、図１３を参照して、タッチ入力前において、第１制御部１１５ｇの開閉器ＳＷ１０及びＳＷ１４に対する制御により、第１基材電極１１１が蓄積する電荷について説明する。図１３は、タッチ入力前において、第１基材電極１１１が蓄積する電荷の一例を表す図である。
図１３（ａ）は、例えば、図１２（ｂ）及び図１２（ｃ）に示す時刻ｔ２１ｏからｔ２１ｃまでの間において行われる第１制御部１１５ｇの制御によって、第１基材電極１１１に蓄積される電荷の一例を表す図である。尚、この制御は、開閉器ＳＷ１０が電路を開く制御、及び開閉器ＳＷ１４が電路を閉じる制御である。図１３（ａ）に示す第１導電膜１１１ｂ及び第２導電膜１１２ｂは、図２（ｂ）と同様の接続によって、第１導電膜１１１ｂの表面に正の電荷が蓄積され、第２導電膜１１２ｂの表面に負の電荷が蓄積される。
【００７２】
図１３（ｂ）は、例えば、図１２（ｂ）及び図１２（ｃ）に示す時刻ｔ３１ｏからｔ３１ｃまでの間において行われる第１制御部１１５ｇの制御によって、第１基材電極１１１に蓄積される電荷の一例を表す図である。尚、この制御は、開閉器ＳＷ１０が電路を閉じる第１制御部１１５ｇの制御、及び開閉器ＳＷ１４が電路を開く制御である。図１３（ｂ）に示す第１導電膜１１１ｂ及び第２導電膜１１２ｂは、電路を開いた開閉器ＳＷ１３及びＳＷ１４を介して電源回路１６の接地された負極端子に接続する。よって、第１導電膜１１１ｂの表面に蓄積された正の電荷、及び第２導電膜１１２ｂの表面に蓄積された負の電荷が放電される。
【００７３】
次に、図１４を参照して、タッチ入力時において、第１基材電極１１１及び第２基材電極１１２に発生する電流について説明する。図１４は、タッチ入力時において、第１基材電極１１１及び第２基材電極１１２に発生する電流の一例を表す図である。
図１４（ａ）は、図１２に示すタッチ入力の開始時刻ｔ１１おいて、第１基材電極１１１及び第２基材電極１１２に発生する電流の一例を表す図である。図１４（ａ）に示す第１導電膜１１１ｂ及び第２導電膜１１２ｂは、図１３（ｂ）で説明した制御によって電荷を放電している。よって、タッチ入力の開始により第１導電膜１１１ｂと第２導電膜１１２ｂとが押接した場合であっても、突入電流が発生しない。
【００７４】
図１４（ｂ）は、図１２に示すタッチ入力の開始時刻ｔ１１より後の時刻ｔ２１ｏ（つまり、開閉器ＳＷ１０がＯＮの時刻）において、第１基材電極１１１及び第２基材電極１１２に発生する電流の一例を表す図である。図１４（ｂ）に示す第１導電膜１１１ｂ及び第２導電膜１１２ｂには、図２（ｂ）と同様の接続によって、抵抗器２１３で制限された量の電流ｉｄ１が発生する。尚、第１検出部１１５ｈは、この電流ｉｄ１の発生を検出することで、入力操作を検出する。
【００７５】
つまり、第１制御部１１５ｇが行う第１制御処理は、１キロヘルツの周波数で、パルス幅０．０１ミリ秒の電圧を、第１導電膜１１１ｂに対して電源回路１１６により印加する制御を行う処理である。つまり、この第１制御処理は、ｄｕｔｙ比が１％の電圧を印加する処理である。
【００７６】
この構成によれば、間欠的に第１導電膜１１１ｂに対して電圧を印加するため、第１導電膜１１１ｂと第２導電膜１１２ｂとが互いに押接した際における突入電流の発生確率が低下するため、印加する電圧の増加により入力操作の検出精度を向上させることができる。特にこの構成によれば、第１導電膜１１１ｂに対して電圧を印加した際に、入力操作によって第１導電膜１１１ｂと第２導電膜１１２ｂとが互いに押接する確率は、１％以下となる。このため、突入電流の発生確率は、１％以下に低下する。また、突入電流の発生確率が１％以下に低下するため、突入電流による第１導電膜１１１ｂ及び第２導電膜１１２ｂの損傷確率が１％以下に低下する。これによって、第１導電膜１１１ｂ及び第２導電膜１１２ｂの寿命が２桁以上向上する。
【００７７】
また、上記の様に、第１導電膜１１１ｂ及び第２導電膜１１２ｂは、開いた開閉器ＳＷ１４及び開閉器ＳＷ１３を介して接地された負極端子に接続する。よって、第１制御部１１５ｇは、第１導電膜１１１ｂに対して電圧を印加した後に、第１導電膜１１１ｂ及び第２導電膜１１２ｂの電位を基準電位にする。この構成によれば、突入電流が発生する確率を確実に低下させることができる。
また、第１制御部１１５ｇが行う第１制御処理は、１００ヘルツ以上の周期で、パルス幅１０ミリ秒以下の電圧を第１導電膜１１１ｂに対して印加する構成が望ましい。尚、第１制御部１１５ｇが行う第１制御処理は、１０キロヘルツ以下の周期で、パルス幅０．００１ミリ秒以上の電圧を第１導電膜１１１ｂに対して印加する構成が望ましい。しかし、これに限定される訳ではなく、入力検出回路１１５が電位ＡＮ１１及びＡＮ１２の変化を検出する性能に依存して、１０キロヘルツ以上の周期で、パルス幅０．００１ミリ秒以下の電圧を第１導電膜１１１ｂに対して印加する構成を採用できる。この構成によれば、入力操作を確実かつ精度良く検出できる。特に、図１２（ａ）に示した様に、通常の入力操作は、１０ｍｓ以上の時間に渡って行われるため、この値の範囲において、入力操作の検出精度は顕著に向上する。
【００７８】
ここで、図１１に戻り、本発明の入力検出装置１０の構成について引き続き説明を行う。
不図示の第１検出部１１５ｈは、電流ｉｄ１を２回以上連続して検出した場合に、入力操作を検出する点で従来の第１検出部１５ｈと異なる。この構成によれば、第１導電膜１１１ｂから第２導電膜１１２ｂへ流れる電流を２回以上連続して検出した場合に入力操作を検出するため、入力操作の検出精度が向上する。
尚、本実施例においては、第１検出部１１５ｈは、電流ｉｄ１を連続して検出した場合に入力操作を検出するとして説明したが、これに限定される訳ではなく、例えば、所定時間において、所定の割合以上（つまり、第１制御部１１５ｇが電圧を印加した回数で定まる所定回数を超えて）の電流ｉｄ１を検出した場合に入力操作を検出する構成を採用できる。この構成によれば、第１導電膜１１１ｂから第２導電膜１１２ｂへ流れる電流ｉｄ１を、所定の時間において所定の割合を超えて検出した場合に入力操作を検出するため、入力操作の検出精度が向上する。
【００７９】
尚、第２制御部１１５ｉは、従来の第２制御部１５ｉと同様に、第１導電膜１１１ｂ及び第２導電膜１１２ｂのいずれか一方の端部に対して電源回路１１６により電圧を印加する制御を行う。
【００８０】
また、第２検出部１１５ｊは、従来の第２検出部１５ｊと同様に、第２制御部１１５ｉが印加した電圧により定まる取得部１１５ｆが取得した押接部分の電位に基づいて、入力操作によって第１基板１１１ａが押圧された入力位置を検出する。この構成によれば、第１制御処理で第１導電膜１１１ｂに印加する電圧を用いて入力位置を検出するため、入力位置の検出精度を向上できる。
【００８１】
またこの構成によれば、第１制御処理で第１導電膜１１１ｂに印加する電圧を用いて入力位置を検出するため、一例として、直流「1V」の電圧を用いて入力位置を検出する構成に比べて、ノイズの影響を受け難く、入力位置を精度良く検出できる（つまり、分解能が向上する）。特にこの構成によれば、第１基材電極１１１及び第２基材電極１１２の面積が増加しても、第１導電膜に印加する電圧を高めることができるため、検出精度を維持又は向上できる。更にこの構成によれば、一例として、入力操作の検出に用いる電圧を供給する電源回路１１６とは別に、入力位置の検出に用いる電圧を供給する電源回路を追加する構成と比べて、消費電力を軽減できるだけでなく、部品点数を削減できるためにコストを削減できる。
【００８２】
尚、入力検出回路１１５は、従来の入力検出回路１５と同様に、不図示の実行部１１５ａ、ＲＯＭ１１５ｂ、ＲＡＭ１１５ｃ、及びＩＦ部１１５ｄで構成される。
【００８３】
ここで、図１５を参照して、実行部１１５ａが第１制御部１１５ｇを実現するために実行する第１制御処理について説明する。図１５（ａ）は、実行部１１５ａが実行する第１制御処理の一例を表すフローチャートである。
先ず、実行部１１５ａは、開閉器ＳＷ１０、１１、１２、及び１４が電路を閉じるように制御する（ステップＳ４１）。次に、実行部１１５ａは、開閉器ＳＷ１３が電路を開くように制御する（ステップＳ４２）。その後、実行部１１５ａは、開閉器ＳＷ１０が０．０１ミリ秒間だけ電路を開くように制御して、第１導電幕１１１ｂに電圧を印加する（ステップＳ４３）。その後、実行部１１５ａは、開閉器ＳＷ１０が電路を閉じるように制御する（ステップＳ４４）。
【００８４】
次に、実行部１１５ａは、後述する実施例１における第１検出処理の実行によって、入力操作を検出したか否かを判断する（ステップＳ４５）。実行部１１５ａは、入力操作を検出したと判断する場合には第１制御処理の実行を終了し、そうでない場合にはステップＳ４６の処理を実行する。
ステップＳ４５において、入力操作を検出しなかったと判断した場合には、実行部１１５ａは、開閉器ＳＷ１４が０．０１ミリ秒だけ電路を開くよう制御して、第１導電幕１１１ｂの電荷を放電すると共に、電位を基準電位とする（ステップＳ４６）。次に、実行部１１５ａは、開閉器ＳＷ１４が電路を閉じるように制御する（ステップＳ４７）。その後、実行部１１５ａは、次の実行時刻（つまり、約０．９８ミリ秒後）までスリープする（ステップＳ４８）。次に、実行部１１５ａは、ステップＳ４３に戻り上記処理を繰り返す。
【００８５】
次に、図１５（ｂ）を参照して、実行部１１５ａが第１検出部１５ｈを実現するために実行する第１検出処理について説明する。図１５（ｂ）は、実行部１１５ａが実行する第１検出処理の一例を表すフローチャートである。
先ず、実行部１１５ａは、第１導電膜１１１ｂの電位ＡＮ１１がＬｏｗレベルであるか否かを判断する（ステップＳ５１）。実行部１１５ａは、電位ＡＮ１１がＬｏｗレベルであると判断する場合にはステップＳ５２の処理を実行し、そうでない場合にはステップＳ５３の処理を実行する。
【００８６】
ステップＳ５１において、実行部１１５ａは、電位ＡＮ１１がＬｏｗレベルであると判断した場合には、第１導電膜１１１ｂから第２導電膜１１２ｂへ流れる電流ｉｄ１を検出することで、入力操作を検出する（ステップＳ５２）。その後、実行部１１５ａは、第１検出処理の実行を終了する。
ステップＳ５１において、実行部１１５ａは、電位ＡＮ１１がＬｏｗレベルでないと判断した場合には、次の実行時刻（つまり、約１ミリ秒後）までスリープする（ステップＳ５３）。その後、実行部１１５ａは、ステップＳ５１に戻り上記処理を繰り返す。
【００８７】
尚、実行部１１５ａは、第１導電膜１１１ｂに電圧を印加する制御を行う処理（つまり、ステップＳ４３の処理）を実行する時に、第１制御処理で電圧を印加された第１導電膜１１１ｂから第２導電膜１１２ｂへ流れる電流ｉｄ１を検出する処理（つまり、ステップＳ５１の処理）を同期して実行する。
この構成によれば、第１導電膜１１１ｂに電圧を印加する処理と、電圧が印加された第１導電膜１１１ｂから流れる電流を検出する処理とを同期して実行するため、実行部１１５ａの実行負担を軽減できるだけでなく、高速に入力操作を検出できる。
【００８８】
ここで、図１３に戻り、実施例１における第１基材電極１１１及び第２基材電極１１２の構成について説明する。
図１３は、図２（ａ）に示す切断面Ａと同様の面によって、図１１に示す第１基材電極１１１及び第２基材電極１１２を切断した断面図を表す。
図１３に示す第１基材電極１１１を構成する第１導電膜１１１ｂ、及び第２基材電極１１２を構成する第２導電膜１１２ｂの少なくとも１つ以上は、透明導電性ポリマーで構成される。この構成によれば、透明導電性ポリマーは柔軟性及び耐久性が有りかつ安価であるため、入力操作の検出精度を長期間に渡って向上できるだけでなく、入力検出装置１０の製造コストを削減できる。
また、透明導電性ポリマーは、ポリチオフェン系導電ポリマー材で構成される。この構成によれば、突入電流によるポリチオフェン系導電ポリマー材の導通性の喪失を防止できる。
特に、ポリチオフェン系導電ポリマー材は、突入電流により損傷することで導通が阻害される。よってこの構成によれば、第１基材電極１１１の特定部分を何度も入力操作する場合であっても、第１導電膜１１１ｂ及び第２導電膜１１２ｂの特定部分の損傷確率を低下できる。このため、電極間の導通を長期にわたって維持できるだけでなく、入力操作の検出を長期に渡って可能にする。
【００８９】
尚、本実施例において、入力検出装置１０は、別個の機器であるＡＤＣ１１４と開閉器ＳＷ１０からＳＷ１４とを備えるとして説明したが、これに限定される訳ではない。例えば、入力検出装置１０は、ＡＤＣ１１４と開閉器ＳＷ１０からＳＷ１４とを内蔵した専用コントロールＩＣとを備える構成を採用し得る。
また、本実施例において、入力検出装置１０を構成する実行部１１５ａは、入力検出装置１０であるタッチパネルが従来から搭載するＣＰＵとは、別の専用コントロールＩＣに搭載されるＣＰＵである構成を採用できる。しかし、これに限定される訳ではなく、実行部１１５ａは、タッチパネルが従来から搭載するＣＰＵで構成される実施例を採用できる。この実施例において、実行部１１５ａは、従来のタッチパネルを制御する処理に加えて、本件発明に係る入力検出プログラムが表す上記の入力検出処理を実行する。この構成によれば、一例として、実行部１１５ａが専用コントロールＩＣに内蔵されたＣＰＵで構成される場合に比べて、部品数を削減できるため、入力検出装置１０の製造コストを軽減できる。
【００９０】
尚、本実施例においては、第１基材１１１ａ及び第２基材１１２ａが基板に相当する。
【００９１】
また、本実施例においては、実行部１１５ａが実行する入力検出処理を表すプログラムが、本件発明の入力検出プログラムに相当する。ここで、取得処理が表す手順が取得手順に相当し、第１制御処理が表す手順が第１制御手順に相当し、第１検出処理が表す手順が第１検出手順に相当し、第２制御処理が表す手順が第２制御手順に相当し、第２検出処理が表す手順が第２検出手順に相当する。
【００９２】
また本件発明に係る入力検出方法は、入力検出回路１１５を用いて実施できる。ここで、実行部１１５ａが取得処理を実行するステップが取得ステップに相当し、第１制御処理を実行するステップが第１制御ステップに相当し、第１検出処理を実行するステップが第１検出ステップに相当し、第２制御処理を実行するステップが第２制御ステップに相当し、第２検出処理を実行するステップが第２検出ステップに相当する。
【実施例２】
【００９３】
第２の実施例においては、５線式のタッチパネルで構成される入力検出装置について説明する。尚、５線式のタッチパネルは、第１基材電極から１本の引出線が引き出され、第２基材電極から４本の引出線が引き出された構成のタッチパネルをいう。
【００９４】
先ず、図１６を参照して、実施例２における入力検出装置について説明する。図１６は、実施例２における入力検出装置の一構成例を表すハードウェア構成図である。
尚、実施例２で説明する入力検出装置２０は、実施例１と同様に、第１基材電極２１１及び第２基材電極２１２、ＡＤＣ２１４、入力検出回路２１５、及び不図示の電源回路２１６で構成される。また、入力検出装置２０は、開閉器ＳＷ２０からＳＷ２６、抵抗器２１３ａ及び２１３ｂで構成される点で実施例１と異なる。よって、以下主に、本発明の入力検出装置２０と実施例１の入力検出装置１０との相違点について説明する。
【００９５】
開閉器ＳＷ２０からＳＷ２６は、実施例１で説明した開閉器ＳＷ１０からＳＷ１４と同様である。開閉器ＳＷ２０は、抵抗器２１３ａを介して電源回路１１６の正極端子に接続する。また、開閉器ＳＷ２１及びＳＷ２４は、直接的に電源回路１１６の正極端子に接続する。更に、開閉器ＳＷ２０は抵抗器２１３ｂに接続し、開閉器ＳＷ２１は第２基材電極２１２（及び開閉器２２）に接続し、開閉器ＳＷ２４は第２基材電極２１２（及び開閉器２５）に接続する。よって、開閉器ＳＷ２０、ＳＷ２１、及びＳＷ２４が電路を閉じると、それぞれに接続する電極及び機器等は、電源回路２１６による電圧が印加される。
開閉器ＳＷ２２、ＳＷ２３、及びＳＷ２５は、電源回路１１６の接地された負極端子に接続する。また、開閉器ＳＷ２２、ＳＷ２３、及びＳＷ２５は、第２基材電極２１２に接続する。よって、開閉器ＳＷ２２、ＳＷ２３、及びＳＷ２５が電路を閉じると、第２基材電極２１２は、基準電位が提供される。
【００９６】
第１基材電極２１１は、抵抗器２１３ｂ、ＡＤＣ２１４、及び入力検出回路２１５に接続する。第２基材電極２１２は、開閉器ＳＷ２１からＳＷ２６に接続する。第１基材電極２１１は、４辺にロの字型の導通電極を有する。第１基材電極２１１の導通電極は、１本の引出線を介して結点Ｐ２１に接続する。尚、結点Ｐ２１は、抵抗器２１３ｂを介した電源回路２１６の正極端子、ＡＤＣ２１４、及び入力検出回路２１５に接続する。
ここで、第１基材電極２１１は、入力操作を受ける等、機械的変形をといった負荷が大きい。よって、入力検出装置２０は、５線式の構成を取るので、第１基材電極２１１から引き出す引出線を１本として、耐久性を向上させることができる。
【００９７】
第２基材電極２１２は、４辺に導通電極を有する。第２基材電極２１２の１頂点には、開閉器ＳＷ２６が接続している。また、開閉器ＳＷ２６が接続する頂点と隣合う他の頂点の一方の頂点には開閉器ＳＷ２１及び開閉器ＳＷ２２が接続し、他方には開閉器ＳＷ２４及び開閉器ＳＷ２５が接続している。更に、残る１頂点には、開閉器ＳＷ２３が接続している。第２基材電極２１２は、開閉器ＳＷ２１が接続する頂点と、開閉器ＳＷ２６が接続する頂点とを結ぶ辺に、導通電極Ｘ＋を有する。同様に、第２基材電極２１２は、開閉器ＳＷ２３が接続する頂点と、開閉器ＳＷ２５が接続する頂点とを結ぶ辺に、導通電極Ｘ−を有する。尚、各４つの頂点はそれぞれ１本の引出線を介して開閉器と接続している。
【００９８】
導通電極Ｘ＋は、開閉器ＳＷ２１及びＳＷ２６を介して電源回路２１６の正極端子に接続する。導通電極Ｘ−は、開閉器ＳＷ２３及びＳＷ２５を介して電源回路１１６の負極端子に接続する。更に、第２基材電極２１２は、開閉器ＳＷ２４が接続する頂点と、開閉器ＳＷ２６が接続する頂点とを結ぶ辺に、導通電極Ｙ＋を有する。同様に、第２基材電極２１２は、開閉器ＳＷ２２が接続する頂点と、開閉器ＳＷ２３が接続する頂点とを結ぶ辺に、導通電極Ｙ−を有する。導通電極Ｙ＋は、開閉器ＳＷ２４及びＳＷ２６を介して電源回路２１６の正極端子に接続する。導通電極Ｙ−は、開閉器ＳＷ２２及びＳＷ２３を介して電源回路１１６の負極端子に接続する。
【００９９】
尚、第１基材電極２１１は、実施例１と同様に、第１基材２１１ａ及び第１導電膜２１１ｂで構成される。第１導電膜２１１ｂの４辺は、上記の導通電極に接続する。また、第２基材電極２１２も、実施例１と同様に、第２基材２１２ａ及び第２導電膜２１２ｂで構成される。第２導電膜２１２ｂの４辺は、上記の導通電極Ｘ＋、Ｘ−、Ｙ＋、及びＹ−に接続する。
【０１００】
抵抗器２１３ａ及び抵抗器２１３ｂは、実施例１の抵抗器１１３と同様の構成を有する。抵抗器２１３ａ及び抵抗器２１３ｂは、開閉器ＳＷ２０に接続する。また、抵抗器２１３ａは、電源回路２１６の正極端子に接続する。抵抗器２１３ｂは、第１基材電極２１１（及びＡＤＣ２１４、入力検出回路２１５）に接続する。抵抗器２１３ａ及び抵抗器２１３ｂは、第１基材電極２１１に流れる電流の量を制限する。
【０１０１】
ＡＤＣ２１４は、第１基材電極２１１、及び入力検出回路２１５（並びに、抵抗器２１３ｂ）に接続している。ＡＤＣ２１４は、第１基材電極２１１の有する導通電極の電位ＡＮ１をデジタル値に変換して入力検出回路２１５へ出力する。特に、座標検出時においては、ＡＤＣ２１４は、第１導電膜２１１ｂと第２導電膜２１２ｂとの押接部分ＰＴ２１及びＰＴ２２の電位を取得する。
【０１０２】
ここで、図１７を参照して、Ｘ座標検出時における押接部分ＰＴ２２の電位について説明するために、押接部分ＰＴ２２に発生させる電流について説明する。図１７は、Ｘ座標検出時において、図１６に示す入力検出装置２０に発生させる電流の一例を表す図である。
図１７に示すように、Ｘ座標検出時において開閉器ＳＷ２１、ＳＷ２３、ＳＷ２５、及びＳＷ２６は電路を開いている。また、開閉器ＳＷ２０、ＳＷ２２、及びＳＷ２４は電路を閉じている。これにより、Ｘ座標検出時において発生する電流ｉｘ２は、不図示の電源回路２１６の正極端子から電路を開いた開閉器ＳＷ２１及びＳＷ２６を介して第２基材電極２１２の導通電極Ｘ＋からＸ−へと流れる。また、電流ｉｘ２は、第２基材電極２１２の導通電極Ｘ＋からＸ−の間に位置する押接部分ＰＴ２２を通過して開閉器ＳＷ２３及びＳＷ２５を介して接続する負極端子へと流れる。
ここで、ＡＤＣ２１４は、実施例１と同様に、結点Ｐ２１を結ぶ電路から、押接部分ＰＴ２１及びＰＴ２２の電位ＡＮ２１を取得できる。尚、入力検出装置２０は、実施例１と同様に、導通電極Ｘ＋及びＸ−の電位と、押接部分ＰＴ２２の電位を表すＡＮ２１とを用いて入力位置のＸ座標を検出する。
【０１０３】
次に、図１８を参照して、Ｙ座標検出時における押接部分ＰＴ２２の電位について説明するために、押接部分ＰＴ２２に発生させる電流について説明する。図１８は、Ｙ座標検出時において、図１６に示す入力検出装置２０に発生させる電流の一例を表す図である。
図１８に示すように、Ｙ座標検出時において開閉器ＳＷ２０、ＳＷ２１、及びＳＷ２５は電路を閉じている。また、開閉器ＳＷ２２からＳＷ２４、及びＳＷ２６は電路を開いている。これにより、Ｙ座標検出時において発生する電流ｉｙ２は、不図示の電源回路２１６の正極端子から電路を開いた開閉器ＳＷ２４及びＳＷ２６を介して第２基材電極２１２の導通電極Ｙ＋からＹ−へと流れる。また、電流ｉｙ２は、第２基材電極２１２の導通電極Ｙ＋からＹ−の間に位置する押接部分ＰＴ２２を通過して開閉器ＳＷ２２及びＳＷ２３を介して接続する負極端子へと流れる。
ここで、Ｘ座標検出時と同様に、ＡＤＣ２１４は、結点Ｐ２１を結ぶ電路から、押接部分ＰＴ２１及びＰＴ２２の電位ＡＮ２１を取得できる。尚、入力検出装置２０は、Ｘ座標検出時と同様に、導通電極Ｙ＋及びＹ−の電位と、押接部分ＰＴ２２の電位を表すＡＮ２１を用いて入力位置のＹ座標を検出する。
【０１０４】
次に、図１６に戻り、本発明の入力検出装置２０の構成について引き続き説明を行う。
入力検出回路２１５について説明を行う前に、不図示の電源回路２１６について説明する。電源回路２１６の正極端子は抵抗器２１３ａ、開閉器ＳＷ２１、ＳＷ２４、及びＳＷ２６に接続し、負極端子は開閉器ＳＷ２２、ＳＷ２３、及びＳＷ２５に接続する。
【０１０５】
入力検出回路２１５は、第１基材電極２１１、抵抗器２１３ｂ、ＡＤＣ２１４、及び図示を省略するが、開閉器ＳＷ２０からＳＷ２６に接続している。入力検出回路２１５は、実施例１と同様に、不図示の実行部２１５ａ、ＲＯＭ２１５ｂ、ＲＡＭ２１５ｃ、ＩＦ部２１５ｄ、及びバス２１５ｅで構成され、実行部２１５ａは結点Ｐ２１と結ぶ割込線を有する。
【０１０６】
次に、入力検出回路２１５の構成について、機能に着目して説明を行う。入力検出回路２１５は、実施例１と同様に、不図示の取得部２１５ｆ、第１制御部２１５ｇ、第１検出部２１５ｈ、第２制御部２１５ｉ、及び第２検出部２１５ｊで構成される。取得部２１５ｆは、第１導電膜２１１ｂの電位ＡＮ２１をＡＤＣ２１４から取得する。特に、取得部２１５ｆは、座標検出時には、第１導電膜２１１ｂと第２導電膜２１２ｂとの押接部分ＰＴ２１及びＰＴ２２の電位を取得する。第１制御部２１５ｇは、開閉器ＳＷ２０からＳＷ２６に接続する。第１制御部２１５ｇは、開閉器ＳＷ２０からＳＷ２６による電路の開閉を制御する。
【０１０７】
ここで、従来の５線式の入力検出装置が備える第１制御部が行う開閉器ＳＷ２０からＳＷ２６に対する制御ついて説明する。
従来の第１制御部は、入力待受時において、開閉器ＳＷ２０が常に電路を開き、開閉器ＳＷ２２、ＳＷ２３、及びＳＷ２５のいずれか１つ以上が常に電路を開き、その他の開閉器ＳＷが常に電路を閉じる制御を行っていた。つまり、入力待受時において、従来の第１導電膜２１１ｂは電路を開いた開閉器ＳＷ２０を介して電源回路２１６の正極端子に常に接続し、従来の第２基材電極２１２は電路を開いた開閉器ＳＷ２２、ＳＷ２３、及びＳＷ２５のいずれか１つ以上を介して電源回路２１６の負極端子に常に接続していた。よって、入力待受時におけるタッチ入力前において、従来の第１導電膜２１１ｂの表面に正の電荷が常に蓄積され、第２導電膜２１２ｂの表面に負の電荷が常に蓄積されていた。
ここで、接触前の第１導電膜２１１ｂと第２導電膜２１２ｂとは、それぞれ電荷を蓄積しているためコンデンサ状態となっている。このため、両膜が押接すると、瞬間的に突入電流が発生する。よって、従来の５線式の入力検出装置においても、従来の４線式の入力検出装置１と同様の問題があった。
【０１０８】
そこで、図１６に戻り、上記の問題を解決する本件発明に係る入力検出装置２０の構成について、引き続き説明を行う。
第１制御部２１５ｇは、入力待受時において、第１基材電極２１１を構成する第１導電膜２１１ｂに対して電圧を間欠的に印加する制御を行う第１制御処理を実行する。ここで、図１９を参照して、第１制御部２１５ｇが、開閉器ＳＷ２０、ＳＷ２２、ＳＷ２３、及びＳＷ２５を制御する制御タイミングについて説明する。図１９は、第１制御部２１５ｇが、開閉器ＳＷを制御する制御タイミングの一例を表す図である。
【０１０９】
図１９（ａ）は、図１２（ａ）と同様の図である。図１９（ｂ）は、図１２（ｂ）と同様に、第１制御部２１５ｇが開閉器ＳＷ２０を制御するタイミングを表す図である。つまり、図１９（ｂ）は、第１制御部２１５ｇが１ミリ秒の周期で、０．０１ミリ秒の間だけ、開閉器ＳＷ２０が電路を開く制御を行うことを表す。この制御により、第１導電膜２１１ｂの表面に正の電荷が蓄積され、第２導電膜２１２ｂの表面に負の電荷が蓄積される。図１９（ｃ）は、図１２（ｃ）と同様に、第１制御部２１５ｇが開閉器ＳＷ２２、ＳＷ２３、及びＳＷ２５のいずれか１つ以上を制御するタイミングを表す図である。つまり、図１９（ｃ）は、第１制御部２１５ｇが１ミリ秒の周期で、０．０１ミリ秒の間、開閉器ＳＷ２２、ＳＷ２３、及びＳＷ２５のいずれか１つ以上が電路を開く制御を行うことを表す。この制御により、第１導電膜２１１ｂの表面に蓄積された正の電荷、及び第２導電膜２１２ｂの表面に蓄積された負の電荷が放電される。
よって、図１９に示すタッチ入力の開始時刻ｔ１１おいて、第１導電膜２１１ｂ及び第２導電膜２１２ｂは、電荷を放電している。このため、タッチ入力の開始により第１導電膜２１１ｂと第２導電膜２１２ｂとが押接した場合であっても、突入電流が発生しない。
【０１１０】
次に、図１９に示すタッチ入力の開始時刻ｔ１１より後の時刻ｔ２１ｏ（つまり、開閉器ＳＷ２０がＯＮの時）において、第１導電膜２１１ｂ及び第２導電膜２１２ｂには、電路を開く開閉器ＳＷ２０を介して抵抗器２１３ａ及び２１３ｂで制限された量の電流ｉｄ２が発生する。尚、第１検出部２１５ｈは、この電流ｉｄ２の発生を検出することで、入力操作を検出する。
つまり、第１制御部２１５ｇが行う第１制御処理は、実施例１と同様に、１キロヘルツの周波数で、パルス幅０．０１ミリ秒の電圧を、第１導電膜２１１ｂに対して電源回路２１６により印加する制御を行う。この第１制御処理は、ｄｕｔｙ比が１％の電圧を印加する処理である。この構成によれば、間欠的に第１導電膜２１１ｂに対して電圧を印加するため、第１導電膜２１１ｂと第２導電膜２１２ｂとが互いに押接した際における突入電流の発生確率が低下するため、印加する電圧の増加により入力操作の検出精度を向上させることができる。
【０１１１】
特にこの構成によれば、第１導電膜２１１ｂに対して電圧を印加した際に、入力操作によって第１導電膜２１１ｂと第２導電膜２１２ｂとが互いに押接する確率は１％以下となるため、突入電流の発生確率が１％以下に低下する。また、突入電流の発生確率が１％以下に低下するため、突入電流による第１導電膜２１１ｂ及び第２導電膜２１２ｂの損傷確率が１％以下に低下する。これによって、第１導電膜２１１ｂ及び第２導電膜２１２ｂの寿命が２桁以上向上する。
【０１１２】
また、上記の様に、第１導電膜２１１ｂ及び第２導電膜２１２ｂは、開いた開閉器ＳＷ２２、ＳＷ２３、及びＳＷ２５を介して接地された負極端子に接続する。よって、第１制御部２１５ｇは、実施例１と同様に、第１導電膜２１１ｂに対して電圧を印加した後に、第１導電膜２１１ｂ及び第２導電膜２１２ｂの電位を基準電位にする制御を行う。この構成によれば、突入電流が発生する確率を確実に低下させることができる。
【０１１３】
また、図１９（ａ）に示した様に、通常の入力操作は、１０ｍｓ以上の時間に渡って行われる。よって、第１制御部２１５ｇが行う第１制御処理は、実施例１と同様に、１００ヘルツ以上の周期で、パルス幅１０ミリ秒以下の電圧を第１導電膜２１１ｂに対して印加する構成が望ましい。尚、第１制御部２１５ｇが行う第１制御処理は、実施例１と同様に、１０キロヘルツ以下の周期で、パルス幅０．００１ミリ秒以上の電圧を第１導電膜２１１ｂに対して印加する構成が望ましいが、これに限定される訳ではない。この構成によれば、入力操作を確実かつ精度良く検出できる。特に、この値の範囲において、入力操作の検出精度は、顕著に向上する。第１検出部２１５ｈは、実施例１と同様に、電流ｉｄ２を２回以上連続して検出した場合に、入力操作を検出する。この構成によれば、第１導電膜２１１ｂから第２導電膜２１２ｂへ流れる電流を２回以上連続して検出した場合に入力操作を検出するため、入力操作の検出精度が向上する。
【０１１４】
第２制御部２１５ｉは、開閉器ＳＷ２０からＳＷ２６に接続する。第２制御部２１５ｉは、座標検出時において、第２導電膜２１２ｂの端部Ｘ＋及びＹ＋に対して、待受時に用いたものと同じ電源回路２１６を用いて同じ電圧を印加する。具体的には、第２制御部２１５ｉは、Ｘ座標検出時において、開閉器ＳＷ２０、ＳＷ２２、及びＳＷ２４が電路を閉じ、開閉器ＳＷ２１、ＳＷ２３、ＳＷ２５、及びＳＷ２６が電路を開く制御を行う。また、第２制御部２１５ｉは、Ｙ座標検出時において、同様に、開閉器ＳＷ２０、ＳＷ２１、及びＳＷ２５が電路を閉じ、開閉器ＳＷ２２ないしＳＷ２４及びＳＷ２６が電路を開く制御を行う。
【０１１５】
第２検出部２１５ｊは、第２制御部２１５ｉが印加した電圧により定まる取得部２１５ｆが取得した押接部分ＰＴ２１及びＰＴ２２の電位を表すＡＮ２１に基づいて入力位置の座標値を検出する。この構成によれば、第１制御処理で第１導電膜２１１ｂに印加する電圧を用いて入力位置を検出するため、入力位置の検出精度を向上できる。またこの構成によれば、第１制御処理で第１導電膜２１１ｂに印加する電圧を用いて入力位置を検出するため、一例として、直流「1V」の電圧を用いて入力位置を検出する構成に比べて、ノイズの影響を受け難く、入力位置を精度良く検出できる（つまり、分解能が向上する）。特にこの構成によれば、第１基材電極２１１及び第２基材電極２１２の面積が増加しても、第１導電膜２１１ｂに印加する電圧を高めることができるため、検出精度を維持又は向上できる。更にこの構成によれば、一例として、入力操作の検出に用いる電圧を供給する電源回路２１６とは別に、入力位置の検出に用いる電圧を供給する電源回路を追加する構成と比べて、消費電力を軽減できるだけでなく、部品点数を削減できるためにコストを削減できる。
【０１１６】
尚、上記の実行部２１５ａは、実施例１と同様に、第１導電膜２１１ｂに電圧を印加する制御を行う処理を実行する時に、第１制御処理で電圧を印加された第１導電膜２１１ｂから第２導電膜２１２ｂへ流れる電流ｉｄ２を検出する処理を同期して実行する。この構成によれば、第１導電膜２１１ｂに電圧を印加する処理と、電圧が印加された第１導電膜２１１ｂから流れる電流を検出する処理とを同期して実行するため、実行部２１５ａの実行負担を軽減できるだけでなく、高速に入力操作を検出できる。
【０１１７】
また、第１導電膜２１１ｂ及び第２導電膜２１２ｂの少なくとも１つ以上は、実施例１と同様に、透明導電性ポリマーで構成される。この構成によれば、透明導電性ポリマーは柔軟性及び耐久性が有りかつ安価であるため、入力操作の検出精度を長期間に渡って向上できるだけでなく、入力検出装置２０の製造コストを削減できる。
【０１１８】
また、透明導電性ポリマーは、実施例１と同様に、ポリチオフェン系導電ポリマー材で構成される。この構成によれば、突入電流によるポリチオフェン系導電ポリマー材の導通性の喪失を防止できる。特に、ポリチオフェン系導電ポリマー材は、突入電流により損傷することで導通が阻害される。よってこの構成によれば、第２基材電極２１１の特定場所を何度も入力操作する場合であっても、第１導電膜２１１ｂ及び第２導電膜２１２ｂの特定部分の損傷確率を低下できるため、電極間の導通を長期にわたって維持できるだけでなく、入力操作の検出を長期に渡って可能にする。
【実施例３】
【０１１９】
第３の実施例においては、７線式のタッチパネルで構成される入力検出装置について説明する。尚、７線式のタッチパネルは、第１基材電極から１本の引出線が引き出され、第２基材電極から４本の監視線と２本の引出線と引き出された構成のタッチパネルをいう。
【０１２０】
先ず、図２０を参照して、実施例３における入力検出装置について説明する。図２０は、実施例３における入力検出装置の一構成例を表すハードウェア構成図である。尚、実施例３で説明する入力検出装置３０は、実施例１と同様に、第１基材電極３１１及び第２基材電極３１２、抵抗器３１３、ＡＤＣ３１４、入力検出回路３１５、及び不図示の電源回路３１６で構成される。また、入力検出装置３０は、開閉器ＳＷ３１からＳＷ３４、及び整流器３１２ｃから３１２ｆで構成される点で実施例１と異なる。よって、以下主に、本発明の入力検出装置３０と実施例１の入力検出装置１０との相違点について説明する。
【０１２１】
開閉器ＳＷ３１からＳＷ３４は、実施例１で説明した開閉器ＳＷ１０からＳＷ１４と同様である。開閉器ＳＷ３１及びＳＷ３３は、電源回路３１６の正極端子に接続する。また、開閉器ＳＷ３１は整流器３１２ｃ（並びに整流器３１２ｄ及び開閉器ＳＷ３２）に接続し、開閉器ＳＷ３３は整流器３１２ｆ（並びに整流器３１２ｅ及び開閉器ＳＷ３４）に接続する。よって、開閉器ＳＷ３１及びＳＷ３３が電路を閉じると、整流器３１２ｃ及び整流器３１２ｆ（並びに整流器３１２ｄ及び整流器３１２ｅ）は、電源回路３１６による電圧が印加される。
【０１２２】
開閉器ＳＷ３２及びＳＷ３４は、電源回路３１６の接地された負極端子に接続する。開閉器ＳＷ３２は、整流器３１２ｄ（並びに整流器３１２ｃ及び開閉器ＳＷ３１）に接続する。また、開閉器ＳＷ３４は、整流器３１２ｅ（並びに整流器３１２ｆ及び開閉器ＳＷ３３）に接続する。よって、開閉器ＳＷ３２及びＳＷ３４が電路を閉じると、整流器３１２ｄ及び整流器３１２ｅ（並びに、整流器３１２ｃ及び整流器３１２ｆ）は、基準電位が提供される。
【０１２３】
第１基材電極３１１は、抵抗器３１３、ＡＤＣ３１４、及び入力検出回路３１５に接続する。第２基材電極３１２は、整流器３１２ｃから３１２ｆに接続する。第１基材電極３１１は、４辺にロの字型の導通電極を有する。第１基材電極３１１の導通電極は、１本の引出線を介して結点Ｐ３２に接続する。結点Ｐ３２は、抵抗器３１３器を介した電源回路３１６の負極端子、ＡＤＣ３１４、及び入力検出回路３１５に接続する。
【０１２４】
第２基材電極３１２は、１辺に導通電極Ｘ＋が形成された１又は複数の部分を有する。また、第２基材電極３１２は、導通電極Ｘ＋が形成された１辺と対向した１辺に導通電極Ｘ−が形成された１又は複数の部分を有する。更に、第２基材電極３１２は、導通電極Ｘ＋及びＸ−が形成された辺と異なる１辺に導通電極Ｙ＋を有する１又は複数の部分を有する。また更に、第２基材電極３１２は、残る１辺に導通電極Ｙ−が形成された１又は複数の部分を有する。
尚、第１基材電極３１１は、実施例１と同様に、第１基材３１１ａ及び第１導電膜３１１ｂで構成される。第１導電膜３１１ｂの４辺は、上記の導通電極に接続する。また、第２基材電極３１２も、実施例１と同様に、第２基材３１２ａ及び第２導電膜３１２ｂで構成される。第２導電膜３１２ｂの４辺は、それぞれ上記のように、導通電極Ｘ＋、Ｘ−、Ｙ＋、及びＹ−に接続する。
導通電極Ｘ＋、Ｘ−、Ｙ＋、及びＹ−は、整流器３１２ｆ、整流器３１２ｄ、整流器３１２ｃ、整流器３１２ｅに接続する。
【０１２５】
整流器３１２ｃから３１２ｆは、例えば、ＰＮダイオード等のダイオードで構成される。整流器３１２ｃ及び整流器３１２ｄは、１本の引出線を介して開閉器ＳＷ３１及びＳＷ３２に接続する。また、整流器３１２ｃ及び整流器３１２ｄは、導通電極Ｙ＋及びＸ−に接続する。整流器３１２ｅ及び整流器３１２ｆは、１本の引出線を介して開閉器ＳＷ３３及びＳＷ３４に接続する。更に、整流器３１２ｅ及び整流器３１２ｆは、導通電極Ｙ−及びＸ＋に接続する。
尚、整流器３１２ｃから３１２ｆは、それぞれの電位を監視する監視線を介してＡＤＣ３１４に接続する。また、整流器３１２ｃ及び整流器３１２ｆは開閉器から第２基材電極３１２へ向かう方向へ、整流器３１２ｄ及び整流器３１２ｅは第２基材電極３１２から開閉器へ向かう方向へのみ電流を流す。
【０１２６】
抵抗器３１３は、実施例１の抵抗器１１３と同様の構成を有する。抵抗器３１３は、第１基材電極３１１（並びにＡＤＣ３１４及び入力検出回路３１５）に接続する。また、抵抗器３１３は、電源回路２１６の負極端子に接続する。抵抗器３１３は、第１基材電極３１１に流れる電流の量を制限する。
ＡＤＣ３１４は、１本の引出線で第１基材電極３１１の有する導通電極に接続し、第２基材電極３１２の有する導通電極Ｘ＋、Ｘ−、Ｙ＋、及びＹ−の電位を監視する４本の監視線で整流器３１２ｃから整流器３１２ｆに接続し、入力検出回路３１５（及び、抵抗器３１３ｂ）に接続している。ＡＤＣ３１４は、第１基材電極３１１の有する導通電極の電位ＡＮ１、並びに第２基材電極３１２の有する導通電極Ｘ＋、Ｘ−、Ｙ＋、及びＹ−の電位をデジタル値に変換して入力検出回路３１５へ出力する。
特に、座標検出時においては、ＡＤＣ３１４は、第１導電膜３１１ｂと第２導電膜３１２ｂとの押接部分ＰＴ３１及びＰＴ３２の電位を取得する。
【０１２７】
次に、Ｘ座標検出時における押接部分ＰＴ３２の電位について説明する。
Ｘ座標検出時において、開閉器ＳＷ３１及びＳＷ３４は電路を閉じており、開閉器ＳＷ３２及びＳＷ３３は電路を開いている。これにより、タッチ入力時において発生する電流ｉｘ３は、ダイオード３１２ｃから３１２ｆの整流作用によって、不図示の電源回路３１６の正極端子から電路を開いた開閉器ＳＷ３３介して第２基材電極３１２の導通電極Ｘ＋からＸ−へと流れる。また、電流ｉｘ３は、第２基材電極３１２の導通電極Ｘ＋からＸ−の間に位置する押接部分ＰＴ３２を通過して開閉器ＳＷ３２を介して接続する負極端子へと流れる。よって、ＡＤＣ３１４は、実施例１と同様に、Ｘ座標検出時において、結点Ｐ３１とを結ぶ電路から、押接部分ＰＴ３１及びＰＴ３２の電位ＡＮ３１を取得する。
【０１２８】
次に、Ｙ座標検出時における押接部分ＰＴ３２の電位について説明する。
Ｙ座標検出時において、開閉器ＳＷ３２及びＳＷ３３は電路を閉じており、開閉器ＳＷ３１及びＳＷ３４は電路を開いている。これにより、タッチ入力時において発生する電流ｉｙ３は、ダイオード３１２ｃから３１２ｆの整流作用によって、不図示の電源回路３１６の正極端子から電路を開いた開閉器ＳＷ３１介して第２基材電極３１２の導通電極Ｙ＋からＹ−へと流れる。また、電流ｉｙ３は、第２基材電極３１２の導通電極Ｙ＋からＹ−の間に位置する押接部分ＰＴ３２を通過して開閉器ＳＷ３４を介して接続する負極端子へと流れる。よって、ＡＤＣ３１４は、実施例１と同様に、Ｙ座標検出時において、結点Ｐ３１とを結ぶ電路から、押接部分ＰＴ３１及びＰＴ３２の電位ＡＮ３１を取得する。
【０１２９】
入力検出回路３１５について説明を行う前に、不図示の電源回路３１６について説明する。電源回路３１６の正極端子は開閉器ＳＷ３１及びＳＷ３３に接続し、負極端子は開閉器ＳＷ３２、ＳＷ３４、及び抵抗器３１３に接続する。
【０１３０】
入力検出回路３１５は、第１基材電極３１１、ＡＤＣ３１４、及び図示を省略するが、開閉器ＳＷ２１からＳＷ２４（並びに抵抗値３１３）に接続している。入力検出回路３１５は、実施例１と同様に、不図示の実行部３１５ａ、ＲＯＭ３１５ｂ、ＲＡＭ３１５ｃ、ＩＦ部３１５ｄ、及びバス３１５ｅで構成され、実行部３１５ａは結点Ｐ３１と結ぶ割込線を有する。
【０１３１】
次に、入力検出回路３１５の構成について、機能に着目して説明を行う。入力検出回路３１５は、実施例１と同様に、不図示の取得部３１５ｆ、第１制御部３１５ｇ、第１検出部３１５ｈ、第２制御部３１５ｉ、及び第２検出部３１５ｊで構成される。取得部３１５ｆは、第１導電膜３１１ｂが有する導通電極の電位ＡＮ３１、第１導電膜３１１ｂの導通電極Ｘ＋、Ｘ−、Ｙ＋、及びＹ−の電位をＡＤＣ３１４から取得する。特に、取得部３１５ｆは、座標検出時には、第１導電膜３１１ｂと第２導電膜３１２ｂとの押接部分ＰＴ３１及びＰＴ３２の電位を取得する。第１制御部２１５ｇは、開閉器ＳＷ３１からＳＷ３４に接続する。第１制御部３１５ｇは、開閉器ＳＷ３１からＳＷ３４による電路の開閉を制御する。
【０１３２】
ここで、従来の７線式の入力検出装置が備える第１制御部が行う開閉器ＳＷ３１からＳＷ３４に対する制御について説明する。従来の第１制御部は、入力待受時において、開閉器ＳＷ３１又はＳＷ３３のいずれか１つ以上が常に電路を開き、他の開閉器が常に電路を閉じる制御を行っていた。つまり、入力待受時において、従来の第１導電膜３１１ｂは抵抗器３１３を介して電源回路３１６の負極端子に常に接続し、従来の第２基材電極３１２は電路を開いた開閉器ＳＷ３１又はＳＷ３３のいずれか１つ以上を介して電源回路３１６の正極端子に常に接続していた。よって、入力待受時におけるタッチ入力前において、従来の第１導電膜３１１ｂの表面に負の電荷が常に蓄積され、第２導電膜３１２ｂの表面に正の電荷が常に蓄積されていた。
【０１３３】
ここで、接触前の第１導電膜３１１ｂと第２導電膜３１２ｂとは、それぞれ電荷を蓄積しているためコンデンサ状態となっている。このため、両膜が押接すると、瞬間的に突入電流が発生する。よって、従来の７線式の入力検出装置においても、従来の４線式の入力検出装置１と同様の問題があった。そこで、上記の問題を解決する本件発明に係る入力検出装置３０の構成について、引き続き説明を行う。第１制御部３１５ｇは、入力待受時において、第２基材電極３１２を構成する第２導電膜３１２ｂに対して電圧を間欠的に印加する制御を行う第１制御処理を実行する。
【０１３４】
ここで、図２１を参照して、第１制御部３１５ｇが、開閉器ＳＷ３１からＳＷ３４を制御する制御タイミングについて説明する。図２１は、第１制御部３１５ｇが、開閉器ＳＷ３１から３４を制御する制御タイミングの一例を表す図である。
【０１３５】
図２１（ａ）は、図１２（ａ）と同様の図である。図２１（ｂ）は、図１２（ｂ）と同様に、第１制御部３１５ｇが開閉器ＳＷ３１及びＳＷ３３のいずれかを制御するタイミングを表す図である。つまり、図２１（ｂ）は、第１制御部３１５ｇが１ミリ秒の周期で、０．０１ミリ秒の間だけ、開閉器ＳＷ３１及びＳＷ３３のいずれか１つ以上が電路を開く制御を行うことを表す。この制御により、第１導電膜３１１ｂの表面に負の電荷が蓄積され、第２導電膜３１２ｂの表面に正の電荷が蓄積される。
【０１３６】
図２１（ｃ）は、第１制御部３１５ｇがＳＷ３２及びＳＷ３４の双方を制御するタイミングを表す図である。つまり、図２１（ｃ）は、第１制御部３１５ｇが１ミリ秒の周期で、０．０１ミリ秒の間、開閉器ＳＷ３２及びＳＷ３４の双方が電路を開く制御を行うことを表す。この制御により、第１導電膜３１１ｂの表面に蓄積された負の電荷、及び第２導電膜３１２ｂの表面に蓄積された正の電荷が放電される。よって、図２１に示すタッチ入力の開始時刻ｔ１１おいて、第１導電膜３１１ｂ及び第２導電膜３１２ｂは、電荷を放電している。このため、タッチ入力の開始により第１導電膜３１１ｂと第２導電膜３１２ｂとが押接した場合であっても、突入電流が発生しない。
【０１３７】
次に、図２１に示すタッチ入力の開始時刻ｔ１１より後の時刻ｔ２１ｏ（つまり、開閉器ＳＷ３１及びＳＷ３３のいずれか一方がＯＮの時）において、第１導電膜３１１ｂ及び第２導電膜３１２ｂには、電路を開く開閉器ＳＷ３１及びＳＷ３３のいずれか１つ以上を介して抵抗器３１３で制限された量の電流ｉｄ３が発生する。尚、第１検出部３１５ｈは、この電流ｉｄ３の発生を検出することで、入力操作を検出する。つまり、第１制御部３１５ｇが行う第１制御処理は、実施例１と同様に、１キロヘルツの周波数で、パルス幅０．０１ミリ秒の電圧を、第２導電膜３１２ｂに対して電源回路３１６により印加する制御を行う。この第１制御処理は、ｄｕｔｙ比が１％の電圧を印加する処理である。
【０１３８】
この構成によれば、間欠的に第２導電膜３１２ｂに対して電圧を印加するため、第１導電膜３１１ｂと第２導電膜３１２ｂとが互いに押接した際における突入電流の発生確率が低下するだけでなく、入力操作の検出精度が向上する。特にこの構成によれば、第２導電膜３１２ｂに対して電圧を印加した際に、入力操作によって第１導電膜３１１ｂと第２導電膜３１２ｂとが互いに押接する確率は１％以下となるため、突入電流の発生確率が１％以下に低下する。また、突入電流の発生確率が１％以下に低下するため、突入電流による第１導電膜３１１ｂ及び第２導電膜３１２ｂの損傷確率が１％以下に低下する。これによって、第１導電膜３１１ｂ及び第２導電膜３１２ｂの寿命が２桁以上向上する。また、上記の様に、第１導電膜３１１ｂ及び第２導電膜３１２ｂは、抵抗器３１３及び開いた開閉器ＳＷ３２及びＳＷ３４を介して接地された負極端子に接続する。よって、第１制御部３１５ｇは、実施例１と同様に、第２導電膜３１２ｂに対して電圧を印加した後に、第１導電膜３１１ｂ及び第２導電膜３１２ｂの電位を基準電位にする制御を行う。この構成によれば、突入電流が発生する確率を確実に低下させることができる。
【０１３９】
また、図２１（ａ）に示した様に、通常の入力操作は、１０ｍｓ以上の時間に渡って行われる。よって、第１制御部３１５ｇが行う第１制御処理は、実施例１と同様に、１００ヘルツ以上の周期で、パルス幅１０ミリ秒以下の電圧を第２導電膜３１２ｂに対して印加する構成が望ましい。
【０１４０】
尚、第１制御部３１５ｇが行う第１制御処理は、実施例１と同様に、１０キロヘルツ以下の周期で、パルス幅０．００１ミリ秒以上の電圧を第２導電膜３１２ｂに対して印加する構成が望ましいが、これに限定される訳ではない。この構成によれば、入力操作を確実かつ精度良く検出できる。特に、この値の範囲において、入力操作の検出精度は、顕著に向上する。
【０１４１】
第１検出部３１５ｈは、実施例１と同様に、電流ｉｄ３を２回以上連続して検出した場合に、入力操作を検出する。この構成によれば、第１導電膜３１１ｂから第２導電膜３１２ｂへ流れる電流を２回以上連続して検出した場合に入力操作を検出するため、入力操作の検出精度が向上する。
【０１４２】
第２制御部３１５ｊは、開閉器ＳＷ３１からＳＷ３４に接続する。第２制御部３１５ｊは、座標検出時において、第２導電膜３１２ｂの端部Ｘ＋及びＹ＋に対して、待受時に用いたものと同じ電源回路３１６を用いて同じ電圧を印加する。具体的には、第２制御部３１５ｊは、Ｘ座標検出時において、開閉器ＳＷ３１及びＳＷ３４が電路を閉じ、開閉器ＳＷ３２及びＳＷ３３が電路を開く制御を行う。また、第２制御部３１５ｊは、Ｙ座標検出時において、開閉器ＳＷ３２及びＳＷ３３が電路を閉じ、開閉器ＳＷ３１及びＳＷ３４が電路を開く制御を行う。
【０１４３】
第２検出部３１５ｊは、第２制御部３１５ｊが印加した電圧により定まる取得部３１５ｆが取得した押接部分ＰＴ３１及びＰＴ３２の電位を表すＡＮ３１に基づいて入力位置の座標値を検出する。この構成によれば、第１制御処理で第２導電膜３１２ｂに印加する電圧を用いて入力位置を検出するため、入力位置の検出精度を向上できる。またこの構成によれば、第１制御処理で第２導電膜３１２ｂに印加する電圧を用いて入力位置を検出するため、一例として、直流「1V」の電圧を用いて入力位置を検出する構成に比べて、ノイズの影響を受け難く、入力位置を精度良く検出できる（つまり、分解能が向上する）。特にこの構成によれば、第１基材電極３１１及び第２基材電極３１２の面積が増加しても、第２導電膜３１２ｂに印加する電圧を高めることができるため、検出精度を維持又は向上できる。更にこの構成によれば、一例として、入力操作の検出に用いる電圧を供給する電源回路３１６とは別に、入力位置の検出に用いる電圧を供給する電源回路を追加する構成と比べて、消費電力を軽減できるだけでなく、部品点数を削減できるためにコストを削減できる。
【０１４４】
尚、上記の実行部３１５ａは、実施例１と同様に、第２導電膜３１２ｂに電圧を印加する制御を行う処理を実行する時に、第１制御処理で電圧を印加された第２導電膜３１２ｂから第１導電膜３１１ｂへ流れる電流ｉｄ３を検出する処理を同期して実行する。この構成によれば、第２導電膜３１２ｂに電圧を印加する処理と、電圧が印加された第２導電膜３１２ｂから流れる電流を検出する処理とを同期して実行するため、実行部３１５ａの実行負担を軽減できるだけでなく、高速に入力操作を検出できる。
【０１４５】
また、第１導電膜３１１ｂ及び第２導電膜３１２ｂの少なくとも１つ以上は、実施例１と同様に、透明導電性ポリマーで構成される。この構成によれば、透明導電性ポリマーは柔軟性及び耐久性が有りかつ安価であるため、入力操作の検出精度を長期間に渡って向上できるだけでなく、入力検出装置３０の製造コストを削減できる。
【０１４６】
また、透明導電性ポリマーは、実施例１と同様に、ポリチオフェン系導電ポリマー材で構成される。この構成によれば、突入電流によるポリチオフェン系導電ポリマー材の導通性の喪失を防止できる。特に、ポリチオフェン系導電ポリマー材は、突入電流により損傷することで導通が阻害される。よってこの構成によれば、透明基材電極３１１の特定場所を何度も入力操作する場合であっても、第１導電膜３１１ｂ及び第２導電膜３１２ｂの特定部分の損傷確率を低下できるため、電極間の導通を長期にわたって維持できるだけでなく、入力操作の検出を長期に渡って可能にする。
【０１４７】
尚、本実施例において、第１制御部３１５ｇは、開閉器ＳＷ３２及びＳＷ３４の双方が間欠的に電路を開く制御を行うとして説明したが、これに限定される訳ではなく、開閉器ＳＷ３２又はＳＷ３４のいずれか一方が間欠的に電路を開く制御を行う構成を採用できる。
【０１４８】
入力検出回路１１５、２１５、及び３１５が備える実行部１１５ａ、２１５ａ、及び３１５ａが実行する処理を表すプログラムは、磁気ディスクや光ディスク、半導体メモリ、その他の記録媒体に格納して配布したり、ネットワークを介して配信したりすることにより提供できる。
【０１４９】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【図面の簡単な説明】
【０１５０】
【図１】従来の入力検出回路装置の一実施例を示すハードウェア構成図である。
【図２】タッチ入力前における従来の第１基材電極及び第２基材電極の断面図である。
【図３】タッチ入力時における従来の第１基材電極及び第２基材電極の断面図である。
【図４】タッチ入力時において従来の入力検出装置に発生する電流の一例を表す図である。
【図５】Ｘ座標検出時において入力検出装置に発生させる電流の一例を表す図である。
【図６】Ｙ座標検出時において入力検出装置に発生させる電流の一例を表す図である。
【図７】入力検出回路の一構成例を表すハードウェア構成図である。
【図８】入力検出回路の一構成例を表す機能ブロック図である。
【図９】入力検出回路が実行する入力検出処理の一例を表すフローチャートである。
【図１０】入力検出回路が実行するＸ座標検出処理の一例を表すフローチャートである。
【図１１】実施例１における入力検出装置の一構成例を表すハードウェア構成図である。
【図１２】実施例１における第１制御部が開閉器を制御する制御タイミングの一例を表す図である。
【図１３】実施例１におけるタッチ入力前において第１基材電極が蓄積する電荷の一例を表す図である。
【図１４】実施例１におけるタッチ入力時において第１基材電極及び第２基材電極に発生する電流の一例を表す図である。
【図１５】実施例１における実行部が実行する第１制御処理の一例を表すフローチャートである。
【図１６】実施例２における入力検出装置の一構成例を表すハードウェア構成図である。
【図１７】実施例２におけるＸ座標検出時において入力検出装置に発生させる電流の一例を表す図である。
【図１８】実施例２におけるＹ座標検出時において入力検出装置に発生させる電流の一例を表す図である。
【図１９】実施例２における第１制御部が開閉器を制御する制御タイミングの一例を表す図である。
【図２０】実施例３における入力検出装置の一構成例を表すハードウェア構成図である。
【図２１】実施例３における第１制御部が開閉器を制御する制御タイミングの一例を表す図である。
【符号の説明】
【０１５１】
１…入力検出装置            １１…第１基材電極          
１１ａ…第１基材（基板）    １１ｂ…第１導電性膜        
１２…第２基材電極          １２ａ…第２基材（基板）    
１２ｂ…第２導電性膜        １３…抵抗器                
１４…ＡＤＣ                １５…入力検出回路          
１５ａ…実行部              １５ｂ…ＲＯＭ              
１５ｃ…ＲＡＭ              １５ｄ…ＩＦ                
１５ｅ…バス                １５ｆ…取得部              
１５ｇ…第１制御部          １５ｈ…第１検出部          
１５ｉ…第２制御部          １５ｊ…第２検出部          
１６…電源回路              ＳＷ０〜ＳＷ４…開閉器      
ｉｄ…電流                  ｉｘ…電流                  
ｉｙ…電流                  Ｐ…タッチペン              
Ｔ…時間                    １０…入力検出装置          
１１１…第１基材電極        
１１１ａ…第１基材（基板）  
１１１ｂ…第１導電性膜      １１２…第２基材電極        
１１２ａ…第２基材（基板）  １１２ｂ…第２導電性膜      
１１３…抵抗器              １１４…ＡＤＣ              
１１５…入力検出回路        １１６…電源回路            
ＳＷ１０〜ＳＷ１４…開閉器  ｉｄ１…電流                
Ｐ１…タッチペン            ２０…入力検出装置          
２１１…第１基材電極        ２１２…第２基材電極        
２１３ａ…抵抗器            ２１３ｂ…抵抗器            
２１４…ＡＤＣ              ２１５…入力検出回路        
ＳＷ２０〜ＳＷ２６…開閉器  ｉｄ２…電流                
ｉｘ２…電流                ｉｙ２…電流                
３１１…第１基材電極        ３１２…第２基材電極        
３１２ｃ…整流器            ３１２ｄ…整流器            
３１２ｅ…整流器            ３１２ｆ…整流器            
３１３…抵抗器              ３１４…ＡＤＣ              
３１５…入力検出回路        ＳＷ３１〜ＳＷ３４…開閉器  
ｉｄ３…電流                
【図１】
2010020730.tif 000003
【図２】
2010020730.tif 000004
【図３】
2010020730.tif 000005
【図４】
2010020730.tif 000006
【図５】
2010020730.tif 000007
【図６】
2010020730.tif 000008
【図７】
2010020730.tif 000009
【図８】
2010020730.tif 000010
【図９】
2010020730.tif 000011
【図１０】
2010020730.tif 000012
【図１１】
2010020730.tif 000013
【図１２】
2010020730.tif 000014
【図１３】
2010020730.tif 000015
【図１４】
2010020730.tif 000016
【図１５】
2010020730.tif 000017
【図１６】
2010020730.tif 000018
【図１７】
2010020730.tif 000019
【図１８】
2010020730.tif 000020
【図１９】
2010020730.tif 000021
【図２０】
2010020730.tif 000022
【図２１】
2010020730.tif 000023