(57)【要約】      （修正有）【課題】電磁信号のための低位相速度を与えるミリメートル波伝送線構造を含む半導体構造、このための設計構造、およびこれを動作させるための方法を提供する。【解決手段】接地面および伝送線は、誘電材料層の積層において提供される。伝送線において、第１の幅を有する第１の伝送線部分は、第２の幅を有する第２の伝送線部分と交互に交差（インターレース）されている。第２の幅は第１の幅より大きいので、固定幅を有する伝送線に比べて、伝送線のインダクタンスが増大する。誘電材料層の積層において、接地面と伝送線部分との間に金属フィンを設けることも可能である。金属フィンを接地面に接地して、伝送線と接地面との間の静電容量を増大させることも可能である。伝送線と接地面との間のインダクタンスおよび単位長当たりの静電容量の増大を有利に用いて、伝送線を介して伝送される電磁信号のための低い位相速度を与える。伝送線構造の設計構造を提供する。【選択図】図１
2010154525.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配置された少なくとも１つの誘電材料層と、
前記少なくとも１つの誘電材料層に埋め込まれ、第１の幅を有する第１の伝送線部分および第２の幅を有する第２の伝送線部分を含む金属伝送線であって、前記第１の幅および前記第２の幅が異なり、前記第１の伝送線部分および前記第２の伝送線部分が交互に交差されている、前記金属伝送線と、
前記少なくとも１つの誘電材料層に配置され、前記金属伝送線から垂直方向に離れた接地金属面と、
を含む構造。
【請求項２】
前記金属伝送線の端部に位置していない各第１の伝送線部分が２つの第２の伝送線部分に横方向に当接し、前記金属伝送線の端部に位置していない各第２の伝送線部分が２つの第１の伝送線部分に横方向に当接する、請求項１に記載の構造。
【請求項３】
前記金属伝送線全体が実質的に同一平面の上面および実質的に同一平面の下面を有する、請求項１に記載の構造。
【請求項４】
前記接地金属面が実質的に水平の上面および実質的に水平の下面を有し、前記実質的に水平の上面が前記金属伝送線の前記実質的に同一平面の上面および前記実質的に同一平面の下面に平行である、請求項３に記載の構造。
【請求項５】
前記接地金属面の前記実質的に水平の上面は、前記基板と前記少なくとも１つの誘電材料層との間の界面に平行である、請求項４に記載の構造。
【請求項６】
前記第２の幅が前記第１の幅より大きく、前記第１の伝送線部分の各々が、前記少なくとも１つの誘電材料層に当接し前記第１の幅だけ隔てられた１対の第１の長さ方向の側壁を含み、前記第２の伝送線部分の各々が、前記少なくとも１つの誘電材料層に当接し前記第２の幅だけ隔てられた１対の第２の長さ方向の側壁を含む、請求項１に記載の構造。
【請求項７】
前記第２の伝送線部分の各々が２対の幅方向の側壁を更に含み、幅方向の側壁の各対が第２の長さ方向の側壁に直接隣接している、請求項６に記載の構造。
【請求項８】
前記第１の伝送線部分の各々が、２つの辺が前記第１の幅の寸法を有する第１の矩形の第１の形状の第１の水平断面領域を有し、前記第２の伝送線部分の各々が、２つの辺が前記第２の幅の寸法を有する第２の矩形の第２の形状の第２の水平断面領域を有する、請求項６に記載の構造。
【請求項９】
前記第１の矩形の前記第１の形状の２つの他の辺が第１の長さの寸法を有し、前記第２の矩形の前記第２の形状の２つの他の辺が第２の長さの寸法を有する、請求項７に記載の構造。
【請求項１０】
前記金属伝送線が、長さ方向に沿ってアレイ・ピッチ距離で繰り返す単位構造の一次元周期アレイであり、前記単位構造が、前記第１の伝送線部分の１つと、前記第１の伝送線部分の前記１つに横方向に当接する前記第２の伝送線部分の１つと、から成る、請求項９に記載の構造。
【請求項１１】
前記金属伝送線が前記接地金属面の上にあるかまたは下にある、請求項１に記載の構造。
【請求項１２】
前記金属伝送線間に配置され、前記少なくとも１つの誘電材料層に埋め込まれた金属フィン・アレイを更に含む、請求項１に記載の構造。
【請求項１３】
前記アレイの金属フィンが、前記第２の伝送線部分の下にあるかまたは上にあり、前記第１の伝送線部分の下になく上にもない、請求項１２に記載の構造。
【請求項１４】
前記アレイの各金属フィンが、前記金属伝送線の長さ方向に対して垂直な１対の幅方向の側壁を有し、前記幅方向の側壁が前記第１の幅および前記第２の幅の方向を含む、請求項１３に記載の構造。
【請求項１５】
前記アレイの各金属フィンが、前記第１の幅および前記第２の幅より大きい第３の幅を有する、請求項１２に記載の構造。
【請求項１６】
前記第１の伝送線部分の各々が前記第１の幅の方向に対して垂直な長さ方向の第１の長さを有し、前記第２の伝送線部分の各々が前記長さ方向の第２の長さを有し、前記アレイの各金属フィンが前記第２の長さと実質的に同じである長さを有し、前記アレイの金属フィンが、前記第１の長さと実質的に同じである距離だけ隔てられている、請求項１２に記載の構造。
【請求項１７】
前記金属フィン・アレイが電気的に浮動状態であるか、または前記接地金属面に抵抗接続されている、請求項１２に記載の構造。
【請求項１８】
前記アレイの各金属フィンが少なくとも１つのライン・レベルの金属部分または少なくとも１つのバイア・レベルの金属部分を含む、請求項１２に記載の構造。
【請求項１９】
前記アレイの各金属フィンが、少なくとも１つのライン・レベルの金属部分および少なくとも１つのバイア・レベルの金属部分を含む金属部分積層を含み、前記少なくとも１つのライン・レベルの金属部分の側壁および前記少なくとも１つのバイア部分の側壁が、前記第２の伝送線部分の幅方向の側壁と実質的に垂直方向に一致している、請求項１８に記載の構造。
【請求項２０】
金属伝送線構造を動作させる方法であって、
金属伝送線構造を準備するステップであって、前記金属伝送線構造は、
基板上に配置された少なくとも１つの誘電材料層と、
前記少なくとも１つの誘電材料層に埋め込まれ、第１の幅を有する第１の伝送線部分および第２の幅を有する第２の伝送線部分を含む金属伝送線であって、前記第１の幅および前記第２の幅が異なり、前記第１の伝送線部分および前記第２の伝送線部分が交互に交差されている、前記金属伝送線と、
前記少なくとも１つの誘電材料層に配置され、前記金属伝送線から垂直方向に離れた接地金属面と、を含む、ステップと、
前記接地金属面を電気的に接地させるステップと、
前記金属伝送線の第１の端部および前記接地金属面を通して無線周波数（ＲＦ）信号を印加するステップと、
を含む、前記方法。
【請求項２１】
前記金属伝送線の第２の端部および前記接地金属面を通して別のＲＦ信号を受信するステップを更に含み、前記別のＲＦ信号が前記ＲＦ信号に対して位相が遅延している、請求項２０に記載の方法。
【請求項２２】
前記ＲＦ信号が、前記基板上に配置された第１の半導体デバイスを介して前記金属伝送線の前記第１の端部および前記接地金属面に印加され、他の前記ＲＦ信号が、前記基板上に配置された第２の半導体デバイスによって受信される、請求項２０に記載の方法。
【請求項２３】
前記第２の幅が前記第１の幅より大きく、前記第１の伝送線部分の各々が、前記少なくとも１つの誘電材料層に当接し第１の距離だけ隔てられた１対の第１の長さ方向の側壁を含み、前記第２の伝送線部分の各々が、前記少なくとも１つの誘電材料層に当接し第２の距離だけ隔てられた１対の第２の長さ方向の側壁を含む、請求項２０に記載の方法。
【請求項２４】
前記金属伝送線構造が、前記金属伝送線間に配置され、前記少なくとも１つの誘電材料層に埋め込まれた金属フィン・アレイを更に含む、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体構造に関し、具体的には、ミリメートル波等の無線周波数信号のための低位相速度を与える伝送線構造、このための設計構造、およびこれを動作させるための方法に関する。
【背景技術】
【０００２】
ミリメートル波とは、約１ｍｍから約１０ｍｍまでの波長範囲を有する電磁放射のことを指す。ミリメートル波に対応する周波数範囲は、約３０ＧＨｚから約３００ＧＨｚである。ミリメートル波の波長範囲は、マイクロ波に対する最高の周波数範囲を占めており、極高周波数（ＥＨＦ）とも称される。ミリメートル波の周波数範囲は最高の無線周波数帯域であり、ミリメートル波よりも高い周波数を有する電磁放射は、赤外放射の遠端（長端（long end））であると考えられる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ミリメートル波は、酸素および水蒸気による周波数依存の大気吸収を示す。大気中の酸素の吸収係数は、約０．０１ｄＢ／ｋｍから約１０ｄＢ／ｋｍの範囲であり、大気中の水蒸気の吸収係数は、約０．０３ｄＢ／ｋｍから約３０ｄＢ／ｋｍの範囲である。大気吸収のため、ミリメートル波信号の強度は、もっと低い周波数の無線周波数よりも、距離と共にいっそう低下する。
【０００４】
ミリメートル波の減衰特性は信号伝達の範囲を制限するが、距離によるミリメートル波の急速な信号減衰は、周波数の再使用を可能とする。換言すると、ミリメートル波信号送信器アレイでは、充分な距離によって相互に隔てられたミリメートル波信号送信器サブセットについて同一の周波数範囲を共用することができる。このため、携帯電話の用途を含む短距離無線通信にミリメートル波が採用されている。
【０００５】
ミリメートル波の短い波長のため、位相変調等のミリメートル波の操作（取り扱い）は、半導体デバイスにおいて難しい問題である。
【課題を解決するための手段】
【０００６】
本発明は、電磁信号のための低位相速度を与えるミリメートル波伝送線構造を含む半導体構造、このための設計構造、およびこれを動作させるための方法を提供する。
【０００７】
本発明において、接地面および伝送線は、誘電材料層の積層（スタック）において提供される。伝送線において、第１の幅を有する第１の伝送線部分は、第２の幅を有する第２の伝送線部分と交互に交差（インターレース）されている。第２の幅は第１の幅より大きいので、固定幅を有する伝送線に比べて、伝送線のインダクタンスが増大する。誘電材料層の積層において、接地面と、大きい方の幅を有する伝送線部分との間に、金属フィンを設けることも可能である。金属フィンの長さ方向は伝送線の長さ方向に対して垂直である。金属フィンを接地面に接地して、伝送線と接地面との間の静電容量を増大させることも可能である。伝送線と接地面との間の自己インダクタンスおよび静電容量の増大を有利に用いて、伝送線を介して伝送される電磁信号のための低い位相速度を与える。
【０００８】
本発明の一態様によれば、基板上に配置された少なくとも１つの誘電材料層と、この少なくとも１つの誘電材料層に埋め込まれ、第１の幅を有する第１の伝送線部分および第２の幅を有する第２の伝送線部分を含む金属伝送線であって、第１の幅および第２の幅が異なり、第１の伝送線部分および第２の伝送線部分が交互に交差されている、金属伝送線と、少なくとも１つの誘電材料層に配置され、金属伝送線から垂直方向に離れた接地金属面と、
を含む構造が提供される。
【０００９】
本発明の別の態様によれば、金属伝送線構造を動作させる方法が提供される。この方法は、金属伝送線構造であって、基板上に配置された少なくとも１つの誘電材料層と、この少なくとも１つの誘電材料層に埋め込まれ、第１の幅を有する第１の伝送線部分および第２の幅を有する第２の伝送線部分を含む金属伝送線であって、第１の幅および第２の幅が異なり、第１の伝送線部分および第２の伝送線部分が交互に交差されている、金属伝送線と、少なくとも１つの誘電材料層に配置され、金属伝送線から垂直方向に離れた接地金属面と、を含む金属伝送線構造を用意するステップと、接地金属面を電気的に接地させるステップと、金属伝送線の第１の端部および接地金属面を通して無線周波数（ＲＦ）信号を印加するステップと、を含む。
【００１０】
本発明の更に別の態様によれば、伝送線構造のための設計構造が提供される。この設計構造は、接地面、伝送線、および誘電材料層の積層のためのデータを含む。伝送線において、第１の幅を有する第１の伝送線部分は、第２の幅を有する第２の伝送線部分と交互に交差されている。第２の幅は第１の幅より大きいので、固定幅を有する伝送線に比べて、伝送線のインダクタンスが増大する。誘電材料層の積層において、接地面と伝送線との間に金属フィンを設けることも可能である。金属フィンの長さ方向は伝送線の長さ方向に対して垂直である。金属フィンを接地面に接地して、伝送線と接地面との間の静電容量を増大させることも可能である。伝送線と接地面との間の自己インダクタンスおよび静電容量の増大を有利に用いて、伝送線を介して伝送される電磁信号のための低い位相速度を与える。この設計構造によって、一定の幅を有する伝送線を含む伝送線構造よりも低い位相速度を与える伝送線構造の設計が可能となる。
【００１１】
本発明の更に別の態様によれば、半導体チップのための設計を設計し、製造し、または試験するための機械読み取り可能媒体に記録される設計構造が提供される。この設計構造は、少なくとも１つの誘電材料層を表す第１のデータと、少なくとも１つの誘電材料層に埋め込まれ、第１の幅を有する第１の伝送線部分を表す第３のデータおよび第２の幅を有する第２の伝送線部分を表す第４のデータを含む金属伝送線を表す第２のデータとであって、第１の幅および第２の幅が異なり、第１の伝送線部分および第２の伝送線部分が交互に交差されている、第２のデータと、少なくとも１つの誘電材料層に配置され、金属伝送線から垂直方向に離れた接地金属面を表す第５のデータと、を含む。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態による第１の例示的な半導体構造の図であり、図２の平面Ａ−Ａ’に沿った垂直断面図である。
【図２】本発明の一実施形態による第１の例示的な半導体構造の図であり、上面図である。
【図３】本発明の一実施形態による第１の例示的な半導体構造の図であり、本発明に従った、図１の平面Ｃ−Ｃ’に沿った第１の例示的な半導体構造の垂直断面図である。
【図４】本発明の一実施形態による第１の例示的な半導体構造の図であり、本発明に従った、図１の平面Ｄ−Ｄ’に沿った第１の例示的な半導体構造の垂直断面図である。
【図５】本発明の一実施形態による第１の例示的な半導体構造の図であり、図６の平面Ａ−Ａ’に沿った垂直断面図である。
【図６】本発明の一実施形態による第１の例示的な半導体構造の図であり、上面図である。
【図７】本発明の一実施形態による第１の例示的な半導体構造の図であり、本発明に従った、図５の平面Ｃ−Ｃ’に沿った第１の例示的な半導体構造の垂直断面図である。
【図８】本発明の一実施形態による第１の例示的な半導体構造の図であり、本発明に従った、図５の平面Ｄ−Ｄ’に沿った第１の例示的な半導体構造の垂直断面図である。
【図９】本発明の一実施形態による第１の例示的な半導体構造の図であり、図１０の平面Ａ−Ａ’に沿った垂直断面図である。
【図１０】本発明の一実施形態による第１の例示的な半導体構造の図であり、図９の平面Ｂ−Ｂ’に沿った水平断面図である。
【図１１】本発明の一実施形態による第１の例示的な半導体構造の図であり、図９の平面Ｃ−Ｃ’に沿った第１の例示的な半導体構造の垂直断面図である。
【図１２】本発明の一実施形態による第１の例示的な半導体構造の図であり、図９の平面Ｄ−Ｄ’に沿った第１の例示的な半導体構造の垂直断面図である。
【図１３】本発明の一実施形態による第１の例示的な半導体構造の図であり、本発明に従った、図９の平面Ｅ−Ｅ’に沿った水平断面図である。
【図１４】本発明の一実施形態による第１の例示的な半導体構造の図であり、本発明に従った、図９の平面Ｆ−Ｆ’に沿った水平断面図である。
【図１５】本発明の一実施形態による第１の例示的な半導体構造の図であり、図１６の平面Ａ−Ａ’に沿った垂直断面図である。
【図１６】本発明の一実施形態による第１の例示的な半導体構造の図であり、図１５の平面Ｂ−Ｂ’に沿った水平断面図である。
【図１７】本発明の一実施形態による第１の例示的な半導体構造の図であり、図１５の平面Ｃ−Ｃ’に沿った第１の例示的な半導体構造の垂直断面図である。
【図１８】本発明の一実施形態による第１の例示的な半導体構造の図であり、図１５の平面Ｄ−Ｄ’に沿った第１の例示的な半導体構造の垂直断面図である。
【図１９】本発明の一実施形態による第１の例示的な半導体構造の図であり、本発明に従った、図１５の平面Ｅ−Ｅ’に沿った水平断面図である。
【図２０】本発明の一実施形態による第１の例示的な半導体構造の図であり、本発明に従った、図１５の平面Ｆ−Ｆ’に沿った水平断面図である。
【図２１】シミュレーション結果を比較するための基準半導体構造の図であり、図２２の平面Ａ−Ａ’に沿った垂直断面図である。
【図２２】シミュレーション結果を比較するための基準半導体構造の図であり、図２１の平面Ｂ−Ｂ’に沿った水平断面図である。
【図２３】本発明の別の実施形態による第２の例示的な半導体構造の図であり、図２４の平面Ａ−Ａ’に沿った垂直断面図である。
【図２４】本発明の別の実施形態による第２の例示的な半導体構造の図であり、図２３の平面Ｂ−Ｂ’に沿った水平断面図である。
【図２５】本発明の更に別の実施形態による第３の例示的な半導体構造の図であり、図２６の平面Ａ−Ａ’に沿った垂直断面図である。
【図２６】本発明の更に別の実施形態による第３の例示的な半導体構造の図であり、図２５の平面Ｂ−Ｂ’に沿った水平断面図である。
【図２７】本発明による第１の例示的な半導体構造の図であり、図２８の平面Ａ−Ａ’に沿った垂直断面図である。
【図２８】本発明による第１の例示的な半導体構造の図であり、図２７の平面Ｂ−Ｂ’に沿った水平断面図である。
【図２９】図２１および図２２の基準半導体構造、図２３および図２４の第２の例示的な伝送線構造、図２５および図２６の第３の例示的な伝送線構造、ならびに図２７および図２８の第１の例示的な伝送線構造の回路図である。
【図３０】図２１および図２２、図２３および図２４、図２５および図２６、ならびに図２７および図２８に示した構造について、信号周波数の関数としてインダクタンスを示すグラフである。
【図３１】図２１および図２２、図２３および図２４、図２５および図２６、ならびに図２７および図２８に示した構造について、信号周波数の関数として静電容量を示すグラフである。
【図３２】図２１および図２２、図２３および図２４、図２５および図２６、ならびに図２７および図２８に示した構造について、単位長当たりの位相ずれを示すグラフである。
【図３３】本発明による半導体構造の半導体設計および製造において用いられる設計プロセスのフロー図である。
【発明を実施するための形態】
【００１３】
上述のように、本発明は、ミリメートル波等の無線周波数信号のための低位相速度を与える伝送線構造、このための設計構造、およびこれを動作させるための方法に関する。図面は、必ずしも一定の縮尺どおりに描かれているわけではない。
【００１４】
図１から図４を参照すると、本発明の第１の実施形態による第１の例示的な半導体構造は、基板１０と、少なくとも１つの誘電材料層４０と、接地金属面５０と、を含む。基板１０は、少なくとも１つの半導体デバイスが埋め込まれた半導体基板とすれば良い。例えば、少なくとも１つの半導体デバイスは、ソースおよびドレイン領域１４と、ゲート誘電体３０と、ゲート導体３２と、ゲート・スペーサ３４と、を含む電界効果トランジスタを含むことができる。半導体基板に、誘電材料を含む浅いトレンチ分離構造１２を形成することも可能である。
【００１５】
半導体基板は、シリコン、シリコン・ゲルマニウム合金領域、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金領域、シリコン炭素合金領域、シリコン−ゲルマニウム−炭素合金領域、ヒ化ガリウム、ヒ化インジウム、インジウムガリウム砒素、リン化インジウム、硫化鉛、他のＩＩＩ−Ｖ化合物半導体材料、およびＩＩ−ＶＩ化合物半導体材料等の半導体材料を含む。半導体基板は単結晶半導体基板とすることができる。例えば、単結晶半導体基板は単結晶シリコン基板とすれば良い。
【００１６】
少なくとも１つの第１の誘電材料層４０は、ＭＯＬ（中間工程（middle-of-line））誘電材料層または少なくとも１つのＢＥＯＬ（後行程（back-end-of-line））誘電材料層あるいはその両方を含むことができる。少なくとも１つの第１の誘電材料層４０に使用可能な誘電材料は、限定ではないが、ケイ酸塩ガラス、有機ケイ酸塩ガラス（ＯＳＧ）材料、化学気相堆積によって形成したＳｉＣＯＨベースの低ｋ材料、スピン・オン・ガラス（ＳＯＧ）、またはＳｉＬＫ（ＴＭ）等のスピン・オン低ｋ誘電材料を含む。ケイ酸塩ガラスは、非ドープのケイ酸塩ガラス（ＵＳＧ）、ホウケイ酸ガラス（ＢＳＧ）、リンケイ酸ガラス（ＰＳＧ）、フルオロケイ酸ガラス（ＦＳＧ）、ホウリンケイ酸塩ガラス（ＢＰＳＧ）等を含む。誘電材料は、誘電率が３．０未満の低い誘電率（低ｋ）の材料とすることができる。誘電材料は、非多孔質または多孔質とすることができる。少なくとも１つの誘電材料層４０の全体の厚さは、０．１μｍから２０μｍとすれば良く、典型的には０．２μｍから２μｍであるが、これより小さい厚さおよび大きい厚さも本発明において想定されている。
【００１７】
接地金属面５０は、Ｃｕ、Ｎｉ、Ａｕ、Ｗ、Ａｕ、Ａｇ、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮ、およびＷＮ等の金属材料を含む。好ましくは、接地金属面５０は、ＣｕもしくはＮｉ等の電気めっき可能な材料またはＡｌ等のスパッタ堆積された材料を含む。接地金属面５０は、ライン・レベルの金属相互接続構造またはバイア・レベルの金属相互接続構造と同じレベルに形成することができる。換言すると、金属ライン等のライン・レベルの金属相互接続構造または金属バイア等のバイア・レベルの金属相互接続構造を、同一の処理ステップを用いて、接地金属面５０と同一レベルに形成することができる。接地金属面５０の厚さは、ライン・レベルの金属相互接続構造またはバイア・レベルの金属相互接続構造の厚さと同じとすることができ、５０ｎｍから２０００ｎｍとすれば良く、典型的には１００ｎｍから５００ｎｍであるが、これより小さい厚さおよび大きい厚さも本発明において想定されている。
【００１８】
接地金属面５０は、電気的接地として機能する構造に接続される。この代わりに、またはこれに加えて、接地金属面５０に、半導体基板上の半導体デバイスの電気的接地を接続することができる。通常、接地のための電気的接続は、接地金属面５０と半導体デバイスの電気的接地との間の低抵抗導電経路によって実現される。
【００１９】
図５から図８を参照すると、接地金属面５０の上に、少なくとも１つの第２の誘電材料層８０および金属フィン・アレイが形成されている。少なくとも１つの第２の誘電材料層８０における各第２の誘電材料層は、上述のような少なくとも１つの第１の誘電材料層４０として使用可能な材料のいずれかを含むことができる。金属フィン・アレイにおける各金属フィンは、少なくとも１つの金属フィン部分を含む。少なくとも１つの金属フィン部分が多数の金属フィン部分を含む場合、少なくとも１つの金属フィン部分は、垂直方向に隣接した複数の層に形成されて、相互に垂直方向に当接することができる。
【００２０】
例えば、各金属フィンは、第１の金属フィン部分５２と、第２の金像フィン部分５４と、第３の金属フィン部分５６と、第４の金属フィン部分５８と、を含むことができる。金属フィン（５２、５４、５６、５８）は、接地金属面５０の上面に垂直方向に当接する場合があり、または、接地金属面５０の上面に当接しない、すなわち、接地金属面５０の上面よりも上方に配置される場合がある。少なくとも１つの第２の誘電材料層は、単一の誘電材料層または複数の誘電材料層を含むことができ、これに第１から第４の金属フィン部分（５２、５４、５６、５８）が埋め込まれている。
【００２１】
各金属フィン部分は、異なる金属相互接続レベルに対応した異なる誘電材料層内に埋め込むことができる。例えば、接地金属面５０を第１のライン・レベル金属相互接続層に形成することができ、第１の金属フィン部分５２を第１のバイア・レベル金属相互接続層に形成することができ、第２の金属フィン部分５４を第２のライン・レベル金属相互接続層に形成することができ、第３の金属フィン部分５６を第２のバイア・レベル金属相互接続層に形成することができ、第４の金属フィン部分５８を第３のライン・レベル金属相互接続層に形成することができる。あるいは、接地金属面５０を第１のバイア・レベル金属相互接続層に形成することができ、第１の金属フィン部分５２を第１のライン・レベル金属相互接続層に形成することができ、第２の金属フィン部分５４を第２のバイア・レベル金属相互接続層に形成することができ、第３の金属フィン部分５６を第２のライン・レベル金属相互接続層に形成することができ、第４の金属フィン部分５８を第３のバイア・レベル金属相互接続層に形成することができる。あるいは、第１から第４の金属フィン部分（５２、５４、５６、５８）の各々を、一体型のラインおよびバイア構造が形成された一体型レベル金属相互接続層に形成することも可能である。従って、様々な金属フィン部分（５２、５４、５６、５８）は、ライン・レベルの金属相互接続部分、バイア・レベルの金属相互接続部分、またはラインおよびバイア・レベルの金属相互接続部分あるいはそれら全てとすることができる。様々な金属フィン部分（５２、５４、５６、５８）の各々の厚さは、ライン・レベルの金属相互接続層の厚さ、バイア・レベルの金属相互接続層の厚さ、または一体型のラインおよびバイア・レベルの金属相互接続層の厚さと同じとすることができる。
【００２２】
様々な金属フィン部分（５２、５４、５６、５８）は、Ｃｕ、Ｎｉ、Ａｕ、Ｗ、Ａｕ、Ａｇ、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮ、およびＷＮ等の金属材料を含むことができる。好ましくは、様々な金属フィン部分（５２、５４、５６、５８）は、ＣｕもしくはＮｉ等の電気めっき可能な材料またはＡｌ等のスパッタ堆積された材料を含む。様々な金属フィン部分（５２、５４、５６、５８）の各々の厚さは、５０ｎｍから２０００ｎｍとすれば良く、典型的には１００ｎｍから５００ｎｍであるが、これよりも小さい厚さおよび大きい厚さも本発明において想定されている。
【００２３】
第１から第４の金属フィン部分（５２、５４、５６、５８）の使用は、本発明の実施の一例を与えるためだけのものである。いずれかの数の異なるレベルの金属フィン部分を用いる他の実施形態も、本発明において明示的に想定される。金属フィンの異なるレベルの数は、１または１よりも大きい数とすることができる正の整数である。上述のように、各金属フィン（５２、５４、５６、５８）は、接地金属面５０の上面に当接する場合もあるし、当接しない場合もある。金属フィン（５２、５４、５６、５８）が接地金属面５０の上面に当接しない場合、金属フィン（５２、５４、５６、５８）・アレイは電気的に浮動状態であり得る。金属フィン（５２、５４、５６、５８）が接地金属面５０の上面に当接する場合、金属フィン（５２、５４、５６、５８）・アレイは、接地金属面５０に対する抵抗接続を介して接地することができる。
【００２４】
各金属フィンは、様々な金属フィン部分（５２、５４、５６、５８）によって実質的に垂直方向に一致する側壁を有することができる。好ましくは、金属フィン（５２、５４、５６、５８）・アレイは、第１の単位構造の規則的な一次元アレイであり、各金属フィン（５２、５４、５６、５８）が第１の単位構造として機能する。換言すると、各金属フィン（５２、５４、５６、５８）は、同一の形状を有し、本発明において長さ方向と称する方向に沿って規則的な間隔で配置されている。本発明において、長さ方向の金属フィン（５２、５４、５６、５８）・アレイの周期性を、アレイ・ピッチｐと称する。
【００２５】
各金属フィン（５２、５３、５６、５８）は、水平方向で矩形の断面形状を有することができる。この矩形形状の長さ方向の辺の寸法を、本発明では第２の長さＬ２と称する。矩形形状の幅方向の側面の寸法を、本発明では第３の幅ｗ３と称する。幅方向は長さ方向に対して垂直である。金属フィン（５２、５４、５６、５８）の隣接する対の間の距離を、本発明では第１の長さＬ１と称する。アレイ・ピッチｐは、第１の長さＬ１および第２の長さＬ２の和に等しい。
【００２６】
金属フィン（５２、５４、５６、５８）の水平方向の断面領域が矩形である場合、アレイ内の各金属フィン（５２、５４、５６、５８）は、長さ方向に対して垂直な側壁５９を有する。長さ方向は、第１の長さＬ１、第２の長さＬ２、およびアレイ・ピッチｐの方向である。
【００２７】
図９から図１４を参照すると、金属フィン（５２、５４、５６、５８）・アレイおよび少なくとも１つの第２の誘電材料層８０の上方に、少なくとも１つの第３の誘電材料層８２と、金属伝送線７０と、少なくとも１つの第４の誘電材料層８４と、が順次形成されている。少なくとも１つの第３の誘電材料層８２および少なくとも１つの第４の誘電材料層８４における各誘電材料層は、上述のような少なくとも１つの第１の誘電材料層４０として使用可能な材料のいずれかを含むことができる。少なくとも１つの第３の誘電材料層８２の厚さは、５０ｎｍから２０００ｎｍとすれば良く、典型的には１００ｎｍから３００ｎｍであるが、これよりも小さい厚さおよび大きい厚さも本発明において想定されている。少なくとも１つの第４の誘電材料層８４の厚さは５０ｎｍから１０μｍとすることができるが、これよりも小さい厚さおよび大きい厚さも本発明において想定されている。
【００２８】
金属伝送線７０はダマシン方法によって形成することができる。この方法では、少なくとも１つの誘電材料層８２の最上層にライン・トレンチをパターニングし、このライン・トレンチに金属材料を充填し、この後に平坦化によってライン・トレンチに金属伝送線７０を形成する。この場合、金属伝送線７０の上面は、少なくとも１つの第３の誘電材料層８２の上面および少なくとも１つの第４の誘電材料層８４の下面と実質的に同一平面とすることができる。好ましくは、金属伝送線７０の上面全体は実質的に平坦であり、金属伝送線７０の下面全体は実質的に平坦である。
【００２９】
あるいは、金属伝送線７０は、ライン・トレンチを含まない少なくとも１つの第３の誘電材料層８０の上面とすることができる平坦面上で金属層のブランケット堆積を行い、この後にブランケット金属層をリソグラフィによってパターニングすることで形成することも可能である。この場合、金属伝送線７０の下面は、少なくとも１つの第３の誘電材料層８２の上面および少なくとも１つの第４の誘電材料層８４の下面と実質的に同一平面とすることができる。好ましくは、金属伝送線７０の上面全体は実質的に平坦であり、金属伝送線７０の下面全体は実質的に平坦である。
【００３０】
接地金属面５０の下面、接地金属面５０の上面、金属フィン（５２、５４、５６、５８）の下面、金属フィン（５２、５４、５６、５８）の上面、金属伝送線７０の下面、および金属伝送線７０の上面は、実質的に水平かつ相互に平行とすることができる。基板１０と少なくとも１つの第１の誘電材料層４０との間の界面は、実質的に水平かつ接地金属面５０の下面に対して平行とすることができる。
【００３１】
図１０に金属伝送線７０のパターンを示す。この図は、図９の平面Ｂ−Ｂ’に沿った水平断面図である。好ましくは、金属伝送線７０は、本発明において第２の単位構造と称する単位構造の一次元周期アレイを含む。第２の単位構造は、第１の伝送線部分ＴＬＰ１および第２の伝送線部分ＴＬＰ２を含む。好ましくは、第１の伝送線部分ＴＬＰ１の長さすなわち長さ方向に沿った寸法は、金属フィン（５２、５４、５６、５８）の隣接する対の間の距離である第１の長さＬ１と実質的に同一である。好ましくは、第２の伝送線部分ＴＬＰ２の長さは、長さ方向に沿った金属フィン（５２、５４、５６、５８）の寸法である第２の長さＬ２と実質的に同一である。第２の単位構造は第１の伝送線部分ＴＬＰ１および第２の伝送線部分ＴＬＰ２から成るので、第２の単位構造の一次元アレイのピッチは、第１の長さＬ１および第２の長さＬ２の和、すなわち、金属フィン・アレイ（５２、５４、５６、５８）のピッチであるアレイ・ピッチｐと同一である。
【００３２】
各第１の伝送線部分ＴＬＰ１は、少なくとも１つの第２の誘電材料層８０の上に重なっているが、金属フィン（５２、５４、５６、５８）の上に重なっていない。各第２の伝送線部分ＴＬＰ２は、金属フィン（５２、５４、５６、５８）の上に重なっているが、少なくとも１つの第２の誘電材料層８０の上に重なっていない。
【００３３】
各第１の伝送線部分ＴＬＰ１は、第１の矩形の第１の形状の第１の水平断面領域を有することができ、幅方向の２つの側面は第１の幅ｗ１の寸法を有し、長さ方向の２つの他の側面は第１の長さＬ１の寸法を有する。各第２の伝送線部分ＴＬＰ２は、第２の矩形の第２の形状の第２の水平断面領域を有することができ、幅方向の２つの側面は第２の幅ｗ２の寸法を有し、長さ方向の２つの他の側面は第２の長さＬ２の寸法を有する。幅方向は、長さ方向に対して垂直な水平方向である。第２の幅ｗ２は第１の幅ｗ１よりも大きい。第１の幅ｗ１は０．１μｍから３０μｍとすることができ、第２の幅は０．２μｍから１００μｍとすることができ、アレイ・ピッチｐは０．３μｍから２００μｍとすることができる。第１の幅ｗ１に対する第２の幅ｗ２の比は、１．１から１００とすることができるが、典型的には２から１０であるが、これよりも小さい比および大きい比も本発明において想定されている。
【００３４】
長さ方向に対して平行な第１の伝送線部分ＴＬＰ１の側壁を、本発明では第１の長さ方向の側壁と称する。同一の第１の伝送線部分ＴＬＰ１内の１対の第１の長さ方向の側壁は、第１の幅ｗ１だけ隔てられている。各第１の長さ方向の側壁は、横方向に第１の長さＬ１の距離にわたって延在する。長さ方向に対して平行な第２の伝送線部分ＴＬＰ２の側壁を、本発明では第２の長さ方向の側壁と称する。同一の第２の伝送線部分ＴＬＰ２内の１対の第２の長さ方向の側壁は、第２の幅ｗ２だけ隔てられている。各第２の長さ方向の側壁は、横方向に第２の長さＬ２にわたって延在する。
【００３５】
金属伝送線７０は、相互に横方向に当接する第１の伝送線部分ＴＬＰ１および第２の伝送線部分ＴＬＰ２から成る第２の単位構造の一次元の繰り返しを含む。第２の単位構造（ＴＬＰ１、ＴＬＰ２）は長さ方向に繰り返されるので、第１の伝送線部分ＴＬＰ１および第２の伝送線部分ＴＬＰ２は金属伝送線７０内で交互に交差される。前記金属伝送線７０の端部に位置しない各第１の伝送線部分ＴＬＰ１は、２つの第２の伝送線部分ＴＬＰ２に横方向に当接する。同様に、金属伝送線７０の端部に位置しない各第２の伝送線部分ＴＬＰ２は、２つの第１の伝送線部分ＴＬＰ１に横方向に当接する。
【００３６】
金属伝送線内で実施されるように、各第２の単位構造（ＴＬＰ１、ＴＬＰ２）は、第１の幅ｗ１だけ隔てられた１対の第１の長さ方向の側壁と、第２の幅ｗ２だけ隔てられた１対の第２の長さ方向の側壁と、長さ方向に対して垂直な２対の幅方向の側壁と、を含む。幅方向の側壁の各対は、第２の長さ方向の側壁に直接隣接する。第１の長さ方向の側壁、第２の長さ方向の側壁、および幅方向の側壁は、実質的に垂直とすることができ、少なくとも１つの第２の誘電材料層８０または少なくとも１つの第３の誘電材料層８２の一方と横方向に当接する。好ましくは、金属フィン（５２、５４、５６、５８）の幅である第３の幅ｗ３は、第２の幅ｗ２および第１の幅ｗ１よりも大きい。
【００３７】
金属伝送線７０は、接地金属面５０の上にある。本発明は、接地金属面５０の上にある金属伝送線７０を用いて記載するが、金属伝送線が接地金属面の下にある派生構造（derived structure）も明示的に想定されている。この派生構造においては、少なくとも１つの第１の誘電材料層４０と少なくとも１つの第４の誘電材料層８４との間の全ての構造要素がまとめて上下に反転される。この派生構造を得るには、金属伝送線７０を少なくとも１つの誘電材料層４０の上に直接形成し、この後に少なくとも１つの第３の誘電材料層８２を形成し、この後に金属フィン（５２、５４、５６、５８）および少なくとも１つの第２の誘電材料層８０を形成し、次いで接地金属面５０を形成し、その後に少なくとも１つの第４の誘電材料層８４を形成すれば良い。この場合、金属フィンは、第２の伝送線部分ＴＬＰ２の上にあるが、第１の伝送線部分ＴＬＰ１の上にはない。
【００３８】
図１５から図２０を参照すると、本発明の第２の実施形態による第２の例示的な半導体構造が示されている。第２の例示的な半導体構造は、第１の実施形態の処理ステップに従いながら、第１の金属フィン部分５２および第２の金属フィン部分５４を形成しないという変形を行うことで、図１から図４の第１の例示的な半導体構造から派生させることができる。概して、接地金属面５０と金属伝送線７０との間には、いかなる数の金属フィン部分も存在することができる。第２の実施形態においては、金属フィン（５６、５８）は接地金属面５０に垂直方向に当接しないので、金属フィン（５６、５８）は接地金属面から電気的に絶縁されている。
【００３９】
図２１および図２２を参照すると、シミュレーション結果を比較するため、および、本発明の有利な効果を例示するために、基準伝送線構造が提供されている。基準半導体構造を形成するには、第１の例示的な半導体構造において半導体デバイスおよび金属フィン（５２、５４、５６、５８）の形成を省略し、第１の幅ｗ１だけ隔てられたまっすぐな長さ方向の縁部を有する金属伝送線１７０を形成すれば良い。
【００４０】
図２３および図２４を参照すると、第１の例示的な伝送線構造が提供されている。これは、第１の例示的な半導体構造を形成するために用いる処理ステップ中の半導体デバイスおよび金属フィン（５２、５４、５６、５８）の形成を省略することによって形成可能である。第１の例示的な伝送線構造の金属伝送線７０は、第１および第２の例示的な半導体構造の金属伝送線７０と同じである。
【００４１】
図２５および図２６を参照すると、第２の例示的な伝送線構造が提供されている。これは、第２の例示的な半導体構造の形成におけるような処理ステップ中の半導体デバイスおよび金属フィンの下部構成要素の形成を省略することによって形成可能である。第２の例示的な伝送線構造の金属伝送線７０は、第１および第２の例示的な半導体構造の金属伝送線７０と同じである。
【００４２】
図２７および図２８を参照すると、第３の例示的な伝送線構造が提供されている。これは、第１の例示的な半導体構造のための処理ステップ中の半導体デバイスの形成を省略することによって形成可能である。第３の例示的な伝送線構造の金属伝送線７０は、第１および第２の例示的な半導体構造の金属伝送線７０と同じである。
【００４３】
図２９を参照すると、図２１および図２２の基準半導体構造、図２３および図２４の第１の例示的な伝送線構造、図２５および図２６の第２の例示的な伝送線構造、ならびに図２７および図２８の第３の例示的な伝送線構造について、ミリメートル波範囲（３０ＧＨｚから３００ＧＨｚ）の信号を含む高周波数無線信号の挙動をモデリングするために用いられる回路概略図を示す。各金属伝送線は、インダクタンスＬを有するインダクタ２５０および抵抗Ｒを有する抵抗２７０によって特徴付けられる。金属伝送線および接地金属面５０（図２１、図２３、図２５、および図２７を参照）は、共に、静電容量Ｃを有するキャパシタ２６０を形成する。各金属伝送線の第１の端部および接地金属面５０は、金属伝送線と、接地金属面と、それらの間の誘電材料と、を含む伝送線構造の入力ノード２３０を形成する。入力ノード２３０は、正の信号入力ノード２３２および負の接地入力ノード２３４を含む。各金属伝送線の第２の端部および接地金属面５０は、伝送線構造の出力ノード２４０を形成する。出力ノード２４０は、正の信号出力ノード２４２および負の接地出力ノード２４４を含む。
【００４４】
図３０は、図２１および図２２、図２３および図２４、図２５および図２６、ならびに図２７および図２８に示した構造について、信号周波数の関数として示すインダクタンスＬのグラフである。図２１および図２２の基準伝送線構造のインダクタンスは基準インダクタンス曲線１１１で表され、図２３および図２４の第１の例示的な伝送線構造のインダクタンスは第１のインダクタンス曲線１２１で表され、図２５および図２６の第２の例示的な伝送線構造のインダクタンスは第２のインダクタンス曲線１３１で表され、図２７および図２８の第３の例示的な伝送線構造のインダクタンスは第３のインダクタンス曲線１４１で表される。第１の例示的な伝送線構造における交互に交差された伝送線構造部分の使用によって、基準伝送線構成要素に比べてインダクタンスはある程度増大するが、第２および第３の例示的な伝送線構造におけるように、交互に交差された伝送線部分を金属フィン・アレイと組み合わせることによって、第２および第３のインダクタンス曲線（１３１、１４１）によって実証されるように、伝送線構造のインダクタンスが著しく増大する。第３の例示的な金属伝送線構造におけるように、金属フィン・アレイを接地金属面に接地させると、金属伝送線構造のインダクタンスに最も有効な増大が得られる。
【００４５】
図３１は、図２１および図２２、図２３および図２４、図２５および図２６、ならびに図２７および図２８に示した構造について、信号周波数の関数として示す静電容量Ｃのグラフである。図２１および図２２の基準伝送線構造の静電容量は基準静電容量曲線１１２で表され、図２３および図２４の第１の例示的な伝送線構造の静電容量は第１の静電容量曲線１２２で表され、図２５および図２６の第２の例示的な伝送線構造の静電容量は第２の静電容量曲線１３２で表され、図２７および図２８の第３の例示的な伝送線構造の静電容量は第３の静電容量曲線１４２で表される。第１の例示的な伝送線構造における交互に交差された伝送線構造部分の使用によって、基準伝送線構成要素に比べて静電容量が増大する。第２および第３の例示的な伝送線構造におけるように、交互に交差された伝送線部分を金属フィン・アレイと組み合わせることによって、第２および第３の静電容量曲線（１３２、１４２）によって実証されるように、伝送線構造の静電容量が増大する。第３の例示的な金属伝送線構造におけるように、金属フィン・アレイを接地金属面に接地させると、金属伝送線構造の静電容量に最も有効な増大が得られる。
【００４６】
図３２は、図２１および図２２、図２３および図２４、図２５および図２６、ならびに図２７および図２８に示した構造について、単位長当たりの位相ずれのグラフである。概して、信号の位相速度は、図２９の回路概略図における単位長当たりのインダクタンスＬおよび単位長当たりの静電容量Ｃの積に反比例する。図２９の回路の単位長当たりのインダクタンスＬまたは単位長当たりの静電容量Ｃを増大させることによって、電磁信号の位相速度を低下させることができる。基準伝送線構造ならびに第１、第２、および第３の例示的な伝送線構造における相対的な位相速度を、基準位相ずれ曲線１１３、第１の位相ずれ曲線１２３、第２の位相ずれ曲線１３３、および第３の位相ずれ曲線１４３によって示す。第１、第２、および第３の位相ずれ曲線（１２３、１３３、１４３）は、基準位相ずれ曲線１１３よりも小さい位相ずれを示しており、金属伝送線構造の単位長当たりの位相ずれは小さい。
【００４７】
図３３は、例えば、半導体ＩＣ論理設計、シミュレーション、試験、レイアウト、および製造において用いられる例示的な設計フロー９００のブロック図を示す。設計フロー９００は、上述し、図１から図４、図５から図８、図９から図１４、図１５から図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７、図２８、および図２９に示した設計構造またはデバイスあるいはその両方の論理的または機能的に同等な表現を発生するための設計構造またはデバイスを処理するためのプロセスおよび機構を含む。設計フロー９００によって処理または発生あるいはその両方を行った設計構造は、機械読み取り可能伝送または記憶媒体上で符号化して、データまたは命令あるいはその両方を含ませることができ、このデータまたは命令あるいはその両方は、データ処理システム上で実行または他の方法で処理された場合に、ハードウェア構成要素、回路、デバイス、またはシステムの、論理的、構造的、機械的、または機能的に同等の表現を発生させる。設計フロー９００は、設計する表現の種類に応じて変動する場合がある。例えば、特定用途向け集積回路（ＡＳＩＣ）を構築するための設計フローは、標準的な構成要素を設計するための設計フロー９００とは異なる場合があり、または、例えばＡｌｔｅｒａ（Ｒ）Ｉｎｃ．またはＸｉｌｉｎｘ（Ｒ）Ｉｎｃ．が提供するプログラマブル・ゲート・アレイ（ＰＧＡ）またはフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）のようなプログラマブル・アレイ内に設計をインスタンス化するための設計フロー９００とは異なる場合がある。
【００４８】
図３３は、好ましくは設計プロセス９１０によって処理される入力設計構造９２０を含む多数のそのような設計構造を示す。設計構造９２０は、設計プロセス９１０によって発生され処理されてハードウェア・デバイスの論理的に同等な機能表現を生成する論理シミュレーション設計構造とすることができる。これに加えて、またはこの代わりに、設計構造９２０は、データまたはプログラム命令あるいはその両方を含み、これらが設計プロセス９１０によって処理された場合に、ハードウェア・デバイスの物理構造の機能表現を発生することも可能である。機能的または構造的あるいはその両方の設計機構のどれを表すにせよ、設計構造９２０は、コア開発者／設計者によって実施される等の電子コンピュータ援用設計（ＥＣＡＤ）を用いて発生させることができる。機械読み取り可能データ伝送、ゲート・アレイ、または記憶媒体上で符号化された場合、設計構造９２０は、設計プロセス９１０内の１つ以上のハードウェア・モジュールまたはソフトウェア・モジュールあるいはその両方によってアクセスされ処理されて、図１から図４、図５から図８、図９から図１４、図１５から図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７、図２８、および図２９に示したもの等の電子構成要素、回路、電子もしくは論理モジュール、装置、デバイス、またはシステムをシミュレーションするか、または他の方法で機能的に表すことができる。このため、設計構造９２０は、人間または機械あるいはその両方で読み取り可能なソース・コード、コンパイルされた構造、およびコンピュータ実行可能コード構造を含むファイルまたは他のデータ構造を含むことができ、これらが設計またはシミュレーション・データ処理システムによって処理された場合、回路または他のレベルのハードウェア論理設計を機能的にシミュレーションするか、または他の方法で表す。かかるデータ構造は、ハードウェア記述言語（ＨＤＬ）設計エンティティ、または、ＶｅｒｉｌｏｇおよびＶＨＤＬ等の低レベルＨＤＬ設計言語もしくはＣまたはＣ＋＋等の高レベル設計言語に準拠するかまたはコンパチブルなあるいはその両方の他のデータ構造を含むことができる。
【００４９】
設計プロセス９１０は、好ましくは、図１から図４、図５から図８、図９から図１４、図１５から図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７、図２８、および図２９に示した構成要素、回路、デバイス、または論理構造の設計／シミュレーション機能均等物を、合成、変換、又は他の方法で処理するためのハードウェア・モジュールまたはソフトウェア・モジュールあるいはその両方を採用し組み込んで、設計構造９２０等の設計構造を含むことができるネットリスト９８０を発生させる。ネットリスト９８０は、例えば、集積回路設計における他の要素および回路に対する接続を記述するワイヤ、個別構成要素、論理ゲート、制御回路、Ｉ／Ｏデバイス、モデル等のリストを表す、コンパイルされたまたは他の方法で処理されたデータ構造を含むことができる。ネットリスト９８０は、デバイスのための設計仕様およびパラメータに応じてネットリスト９８０を１度以上再合成する繰り返しプロセスを用いて合成することができる。本発明において述べた他の設計構造タイプにおいてと同様、ネットリスト９８０は、機械読み取り可能データ記憶媒体上に記録し、またはプログラマブル・ゲート・アレイ内にプログラムすることができる。この媒体は、磁気または光ディスク・ドライブ、プログラマブル・ゲート・アレイ、コンパクト・フラッシュ、または他のフラッシュ・メモリ等の不揮発性記憶媒体とすることができる。これに加えて、またはこの代わりに、媒体は、インターネットまたは他のネットワーキングの適切手段を介してデータ・パケットを伝送し中間で記憶することができるシステムまたはキャッシュ・メモリ、バッファ空間、または電気的または光学的に伝導性のデバイスおよび材料とすることができる。
【００５０】
設計プロセス９１０は、ネットリスト９８０を含む様々な入力データ構造タイプを処理するためのハードウェア・モジュールおよびソフトウェア・モジュールを含むことができる。かかるデータ構造タイプは、例えば、ライブラリ要素９３０内に常駐し、所与の製造技術のための（例えば異なる技術ノード、３２ｎｍ、４５ｎｍ、９０ｎｍ等）、モデル、レイアウト、および記号表現を含む、１組の共通して用いられる要素、回路、およびデバイスを含むことができる。データ構造タイプは、更に、設計仕様９４０、特徴データ９５０、検証データ９６０、設計ルール９７０、ならびに、入力試験パターン、出力試験結果、および他の試験情報を含む場合がある試験データ・ファイル９８５を含むことができる。設計プロセス９１０は、更に、例えば、応力分析、熱分析、機械イベント・シミュレーション、ならびに、鋳造、成型、およびダイ・プレス形成等の動作のためのプロセス・シミュレーション等、標準的な機械設計プロセスを含むことができる。当業者は、本発明の範囲および精神から逸脱することなく、設計プロセス９１０において用いられる可能な機械的設計ツールおよび適用の範囲を認識することができる。また、設計プロセス９１０は、タイミング分析、検証、設計ルールのチェック、配置およびルート動作等の標準的な回路設計プロセスを実行するためのモジュールを含むことができる。
【００５１】
設計プロセス９１０は、ＨＤＬコンパイルおよびシミュレーション・モデル構築ツール等の論理および物理設計ツールを採用し組み込んで、図示したサポート・データ構造の一部または全てと共に、（適用可能な場合には）いずれかの追加の機械的設計またはデータと合わせて、設計構造９２０を処理し、第２の設計構造９９０を発生させる。設計構造９９０は、機械的デバイスおよび構造のデータの交換に用いられるデータ・フォーマットで（例えばＩＧＥＳ、ＤＸＦ、Ｐａｒａｓｏｌｉｄ  ＸＴ、ＪＴ、ＤＲＧ、または、かかる機械的データ構造を記憶もしくはレンダリングするための他のいずれかの適切なフォーマットで記憶された情報）、記憶媒体またはプログラマブル・ゲート・アレイ上に常駐する。データ構造９２０と同様に、データ構造９９０は、好ましくは、１つ以上のファイル、データ構造、または他のコンピュータ符号化データもしくは命令を含み、これらは、伝送またはデータ記憶媒体上に常駐し、ＥＣＡＤシステムによって処理されると、図１から図４、図５から図８、図９から図１４、図１５から図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７、図２８、および図２９に示した本発明の実施形態の１つ以上の論理的または他の機能的に均等な形態を発生する。一実施形態において、設計構造９９０は、図１から図４、図５から図８、図９から図１４、図１５から図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７、図２８、および図２９に示したデバイスを機能的にシミュレーションする、コンパイルされた実行可能ＨＤＬシミュレーション・モデルを含むことができる。
【００５２】
また、設計構造９９０は、集積回路のレイアウト・データの交換に用いられるデータ・フォーマットまたは記号データ・フォーマットを採用することができる（例えば、ＧＤＳＩＩ（ＧＤＳ２）、ＧＬ１、ＯＡＳＩＳ、マップ・ファイル、またはかかる設計データ構造を記憶するための他のいずれかの適切なフォーマットで記憶された情報）。設計構造９９０は、例えば、記号データ、マップ・ファイル、試験データ・ファイル、設計内容ファイル、製造データ、レイアウト・パラメータ、ワイヤ、金属レベル、バイア、形状、製造ラインを通じたルーティングのためのデータ、および、製造業者または他の設計者／開発者が必要とする他のいずれかのデータ等の情報を含んで、上述し、図１から図４、図５から図８、図９から図１４、図１５から図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７、図２８、および図２９に示したデバイスまたは構造を生成することができる。次いで、設計構造９９０は段９９５に進み、ここで例えば設計構造９９０は、テープ出力に進み、製造に送られ、マスク室に送られ、別の設計室に送出され、カスタマに返送される等とすることができる。
【００５３】
本発明について特定の実施形態に関連付けて記載したが、前述の記載に鑑み、多数の代替、変形、および変更が当業者に明らかであることは明白であろう。従って、本発明は、本発明の範囲および精神ならびに特許請求の範囲内に該当する全てのそのような代替、変形、および変更を包含することが意図される。
【符号の説明】
【００５４】
１０    基板
４０    少なくとも１つの誘電材料層
５０    接地金属面
５２    第１の金属フィン部分
５４    第２の金像フィン部分
５６    第３の金属フィン部分
５８    第４の金属フィン部分
７０    金属伝送線
８０    少なくとも１つの第２の誘電材料層
８２    少なくとも１つの第３の誘電材料層
８４    少なくとも１つの第４の誘電材料層
９２０  設計構造
【図１】
2010154525.tif 000003
【図２】
2010154525.tif 000004
【図３】
2010154525.tif 000005
【図４】
2010154525.tif 000006
【図５】
2010154525.tif 000007
【図６】
2010154525.tif 000008
【図７】
2010154525.tif 000009
【図８】
2010154525.tif 000010
【図９】
2010154525.tif 000011
【図１０】
2010154525.tif 000012
【図１１】
2010154525.tif 000013
【図１２】
2010154525.tif 000014
【図１３】
2010154525.tif 000015
【図１４】
2010154525.tif 000016
【図１５】
2010154525.tif 000017
【図１６】
2010154525.tif 000018
【図１７】
2010154525.tif 000019
【図１８】
2010154525.tif 000020
【図１９】
2010154525.tif 000021
【図２０】
2010154525.tif 000022
【図２１】
2010154525.tif 000023
【図２２】
2010154525.tif 000024
【図２３】
2010154525.tif 000025
【図２４】
2010154525.tif 000026
【図２５】
2010154525.tif 000027
【図２６】
2010154525.tif 000028
【図２７】
2010154525.tif 000029
【図２８】
2010154525.tif 000030
【図２９】
2010154525.tif 000031
【図３０】
2010154525.tif 000032
【図３１】
2010154525.tif 000033
【図３２】
2010154525.tif 000034
【図３３】
2010154525.tif 000035