(57)【要約】【課題】画素回路の容量素子の電位をデータ電位の書き込み前に初期化する構成のもとで走査期間内におけるデータ電位の書き込み期間を十分に確保する。【解決手段】本発明に係る電気光学装置１０は、各走査期間Ｈ内の初期化期間ＰINIにおいて、各ブロックＢ内の各データ線１０４[ｆ]を当該ブロックＢに対応する画像信号線１０６に一斉に導通させるとともに各画像信号線１０６に初期化電位Ｖｐを一斉に供給することで、各画素回路１１の容量素子Ｃ０の電位を一斉に初期化する。【選択図】      図３
2010020048.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数本を単位として複数のブロックに区分された複数のデータ線との各交差に対応して複数の画素回路が配置された素子部であって、前記複数の画素回路の各々は、前記走査線の選択時に前記データ線に供給される電位に応じて両端間の電圧が設定される容量素子と、前記容量素子の両端間の電圧に応じた階調になる電気光学素子とを含む素子部と、
前記複数の走査線の各々を走査期間ごとに順次選択する走査線駆動回路と、
前記複数のブロックの各々に対応する複数の画像信号線と、
各走査期間内の初期化期間においては前記各画像信号線に初期化電位を一斉に出力する一方、前記初期化期間後の書込期間においては、前記走査線駆動回路にて選択された前記走査線と各ブロックに属する複数の前記データ線との各交差に対応する前記画素回路の階調を時分割で指定する階調信号をブロックごとに生成して前記各画像信号線に出力する信号出力回路と、
前記複数のブロックの各々に対応する複数の導通手段と、を具備し、
前記各導通手段は、各走査期間内の前記初期化期間において、前記各ブロックに属する各データ線を当該ブロックに対応する前記画像信号線に一斉に導通させ、各走査期間内の前記書込期間において、前記各ブロックに属する各データ線を時分割で当該ブロックに対応する前記画像信号線に導通させる、
電気光学装置。
【請求項２】
前記各ブロックには、異なる表示色の前記画素回路に各々が対応する複数のデータ線が含まれ、
一の走査線が選択される第１走査期間の前記書込期間において一のブロックの複数のデータ線の各々を前記画像信号線に導通させる順番と、前記第１走査期間とは別の期間であって前記一の走査線が選択される第２走査期間の前記書込期間において前記一のブロックの複数のデータ線の各々を前記画像信号線に導通させる順番とは異なる、
請求項１の電気光学装置。
【請求項３】
前記各ブロックには、異なる表示色の前記画素回路に各々が対応する複数のデータ線が含まれ、
各走査期間内の前記書込期間において、互いに隣接するブロックのうちの一方のブロックの複数のデータ線の各々を前記画像信号線に導通させる順番と、他方のブロックの複数のデータ線の各々を前記画像信号線に導通させる順番とは異なる、
請求項１または請求項２の電気光学装置。
【請求項４】
前記各ブロックには、異なる表示色の前記画素回路に各々が対応する複数のデータ線が含まれ、
相前後する２つの走査期間のうちの最初の走査期間の前記書込期間において一のブロックの複数のデータ線の各々を前記画像信号線に導通させる順番と、次の走査期間の前記書込期間において前記一のブロックの複数のデータ線の各々を前記画像信号線に導通させる順番とは異なる、
請求項１から請求項３の何れかの電気光学装置。
【請求項５】
請求項１から請求項４の何れかの電気光学装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
有機ＥＬ（ElectroLuminescent）素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの電気光学素子を用いた電気光学装置が従来から広く普及している。このような電気光学装置を駆動する方式のひとつとしてマルチプレクサ方式が知られている（例えば特許文献１参照）。図１１は、特許文献１に係る電気光学装置１０の概略構成を示す図である。図１１に示す電気光学装置１０は、複数の走査線１０２と、３本毎に複数（Ｎ個）のブロックＢに区分された複数（３Ｎ本）のデータ線１０４との各交差に対応して配置される複数の画素回路１１と、走査線駆動回路２０と、データ線駆動回路３０とを具備する。
【０００３】
図１１に示すデータ線駆動回路３０は、各ブロックＢに対応するＮ個の導通部（デマルチプレクサ）５０と、各ブロックＢに対応する複数の画像信号線１０６とを含む。第ｋ段目（１≦ｋ≦Ｎ）の導通部５０における３個のスイッチ５１の各々は、第ｋ段目の画像信号線１０６とデータ線１０４との間に介在して両者の電気的な接続を制御する。各ブロックＢの第ｆ番目（ｆ＝１〜３）のスイッチ５１はサンプリング信号Ｓｆで制御される。
【０００４】
図１２に示すように、走査線１０２が選択される走査期間Ｈ内の期間Ｔ１〜Ｔ３にて３系統のサンプリング信号（Ｓ１、Ｓ２、Ｓ３）が順番にアクティブレベルに遷移する。これにより、各導通部５０の３個のスイッチ５１が順番にオン状態になる。各画像信号線１０６に供給される階調信号ｄは、各ブロックＢにおける３本のデータ線１０４に対してデータ電位として時分割に供給（分配）される。
【特許文献１】２００６−１５４７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
各画素回路１１は、例えば走査線１０２の選択時にデータ線１０４に供給される電位に応じて両端間の電圧が設定される容量素子と、容量素子の両端間の電圧に応じた階調になる電気光学素子とを含む構成とすることができる。ここで、各走査期間Ｈにおいて、選択された走査線１０２に対応する画素回路１１の容量素子の両端間の電圧を高い精度で目標値に設定するためには、その直前に当該容量素子の両端間の電圧を初期化することが好ましい。
【０００６】
このため、例えば図１２に示すように、各走査期間Ｈにおいて、期間Ｔ１の直前の第１リセット期間Ｔｒ１では各ブロックＢのデータ線１０４[１]に初期化電位Ｖｐを一斉に供給し、期間Ｔ１の経過後であって期間Ｔ２の直前の第２リセット期間Ｔｒ２ではデータ線１０４[２]に初期化電位Ｖｐを一斉に供給し、期間Ｔ２の経過後であって期間Ｔ３の直前の第３リセット期間Ｔｒ３ではデータ線１０４[３]に初期化電位Ｖｐを一斉に供給することが考えられる。これにより、各走査期間において、各画素回路１１の容量素子の電位が、データ電位の書き込み前に初期化される。
【０００７】
しかしながら、上記構成では、各走査期間Ｈ内において、各画素回路１１の容量素子の両端間の電圧を初期化するための期間を各ブロックＢ内の各データ線１０４について個別に設ける必要があるため、データ電位の書き込み期間（Ｔ１〜Ｔ３）を十分に確保することができないという問題がある。
以上の事情に鑑みて、本発明は、画素回路の容量素子の電位をデータ電位の書き込み前に初期化する構成のもとで走査期間内におけるデータ電位の書き込み期間を十分に確保するという課題の解決を目的としている。
【課題を解決するための手段】
【０００８】
以上の課題を解決するために、本発明に係る電気光学装置は、複数の走査線と、複数本を単位として複数のブロックに区分された複数のデータ線との各交差に対応して複数の画素回路が配置された素子部であって、複数の画素回路の各々は、走査線の選択時にデータ線に供給される電位に応じて両端間の電圧が設定される容量素子と、容量素子の両端間の電圧に応じた階調になる電気光学素子とを含む素子部と、複数の走査線の各々を走査期間ごとに順次選択する走査線駆動回路と、複数のブロックの各々に対応する複数の画像信号線と、各走査期間内の初期化期間においては各画像信号線に初期化電位を一斉に出力する一方、初期化期間後の書込期間においては走査線駆動回路にて選択された走査線と、各ブロックに属する複数のデータ線との各交差に対応する画素回路の階調を時分割で指定する階調信号をブロックごとに生成して各画像信号線に出力する信号出力回路と、複数のブロックの各々に対応する複数の導通手段と、を具備し、各導通手段は、各走査期間内の初期化期間において、各ブロックに属する各データ線を当該ブロックに対応する画像信号線に一斉に導通させ、各走査期間内の書込期間において、各ブロックに属する各データ線を時分割で当該ブロックに対応する画像信号線に導通させる。
【０００９】
この態様によれば、各水平走査期間内の初期化期間において、選択された走査線に対応する画素回路の容量素子の両端間の電圧が一斉に初期化されるから、各走査期間内において各画素回路の容量素子の両端間の電圧を初期化するための期間を各ブロック内の各データ線について個別に設ける態様と比べてデータ電位の書き込み期間を十分に確保できるという利点がある。
【００１０】
本発明に係る電気光学装置として、各ブロックには、異なる表示色の画素回路に各々が対応する複数のデータ線が含まれ、一の走査線が選択される第１走査期間（例えば図４に示す垂直走査期間Ｖ１内における走査信号Ｇｗ[ｉ]がハイレベルに設定される走査期間Ｈ）において一のブロックの複数のデータ線の各々を画像信号線に導通させる順番と、第１走査期間とは別の期間であって一の走査線が選択される第２走査期間（例えば図４に示す垂直走査期間Ｖ２内における走査信号Ｇｗ[ｉ]がハイレベルに設定される走査期間Ｈ）において一のブロックの複数のデータ線の各々を画像信号線に導通させる順番とは異なる態様とすることもできる。この態様によれば、各表示色間で輝度特性がばらつくことが観察者に知覚され難くなるという利点がある。
【００１１】
本発明に係る電気光学装置として、各ブロックには、異なる表示色の画素回路に各々が対応する複数のデータ線が含まれ、各走査期間内の書込期間において、互いに隣接するブロックのうちの一方のブロックの複数のデータ線の各々を画像信号線に導通させる順番と、他方のブロックの複数のデータ線の各々を画像信号線に導通させる順番とは異なる態様とすることもできる。この態様においても、各表示色間で輝度特性がばらつくことが観察者に知覚され難くなるという利点がある。
【００１２】
本発明に係る電気光学装置として、各ブロックには、異なる表示色の画素回路に各々が対応する複数のデータ線が含まれ、相前後する２つの走査期間のうちの最初の走査期間において一のブロックの複数のデータ線の各々を画像信号線に導通させる順番と、次の走査期間において一のブロックの複数のデータ線の各々を画像信号線に導通させる順番とは異なる態様とすることもできる。この態様においても、各表示色間で輝度特性がばらつくことが観察者に知覚され難くなるという利点がある。
【００１３】
ところで、ブロック内の各データ線に階調信号が供給される時点の相違が維持されることによってデータ線毎の輝度特性（指定階調と実際の輝度との関係）のばらつきが観察者に知覚され易くなるという問題が起こる。
【００１４】
このような問題を解決するために、本発明に係る電気光学装置の他の態様として、複数の走査線と、複数本を単位として複数のブロックに区分された複数のデータ線との各交差に対応して複数の画素回路が配置された素子部であって、複数の画素回路の各々は、走査線の選択時にデータ線に供給される電位に応じて両端間の電圧が設定される容量素子と、容量素子の両端間の電圧に応じた階調になる電気光学素子とを含む素子部と、複数の走査線の各々を走査期間ごとに順次選択する走査線駆動回路と、複数のブロックの各々に対応する複数の画像信号線と、各走査期間内の初期化期間においては各画像信号線に初期化電位を一斉に出力する一方、初期化期間後の書込期間においては走査線駆動回路にて選択された走査線と、各ブロックに属する複数のデータ線との各交差に対応する画素回路の階調を時分割で指定する階調信号をブロックごとに生成して各画像信号線に出力する信号出力回路と、複数のブロックの各々に対応する複数の導通手段と、を具備し、各ブロックには、異なる表示色の画素回路に各々が対応する複数のデータ線が含まれ、一の走査線が選択される第１走査期間において一のブロックの複数のデータ線の各々を画像信号線に導通させる順番と、第１走査期間とは別の期間であって一の走査線が選択される第２走査期間において一のブロックの複数のデータ線の各々を画像信号線に導通させる順番とは異なる態様とすることもできる。
【００１５】
また、各ブロックには、異なる表示色の画素回路に各々が対応する複数のデータ線が含まれ、各走査期間内の書込期間において、互いに隣接するブロックのうちの一方のブロックの複数のデータ線の各々を画像信号線に導通させる順番と、他方のブロックの複数のデータ線の各々を画像信号線に導通させる順番とは異なる態様とすることもできる。さらに、各ブロックには、異なる表示色の画素回路に各々が対応する複数のデータ線が含まれ、相前後する２つの走査期間のうちの最初の走査期間において一のブロックの複数のデータ線の各々を画像信号線に導通させる順番と、次の走査期間において一のブロックの複数のデータ線の各々を画像信号線に導通させる順番とは異なる態様とすることもできる。
【００１６】
本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成する構成の画像形成装置（印刷装置）においては、像担持体を露光する手段（いわゆる露光ヘッド）として本発明の電気光学装置を採用することもできる。
【発明を実施するための最良の形態】
【００１７】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１０の構成を示すブロック図である。この電気光学装置１０は、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路１１が面状に配列された素子部１００と、走査線駆動回路２０と、データ線駆動回路３０と、制御回路４０とを有する。
【００１８】
図１に示すように、素子部１００には、Ｘ方向に延在するｍ本の走査線１０２と、Ｘ方向に直交するＹ方向に延在する３ｎ本のデータ線１０４とが設けられる（ｍおよびｎは自然数）。各画素回路１１は、走査線１０２とデータ線１０４との交差に対応する位置に配置される。従って、これらの画素回路Ｐは縦ｍ行×横３ｎ列のマトリクス状に配列する。
【００１９】
走査線駆動回路２０は、複数の画素回路１１を走査期間（１Ｈ）ごとに行単位で選択するための回路である。走査線駆動回路２０は、順次アクティブになる走査信号Ｇ１〜Ｇｍをｍ本の走査線１０２の各々に出力する。第ｉ行（１≦ｉ≦ｍ）の走査線１０２に出力される走査信号Ｇｉのアクティブレベルへの遷移は、第ｉ行の選択を意味する。
【００２０】
本実施形態においては、３ｎ本のデータ線１０４は、相隣接する３本（１０４[１]，１０４[２]，１０４[３]）を単位としてｎ個のブロックＢ（Ｂ１，Ｂ２，・・・Ｂｎ）に区分される。図１に示すように、各ブロックＢに含まれる３本のデータ線１０４のうち左から数えて第１列目のデータ線１０４[１]に対応する各画素回路１１の表示色は「Ｒ（赤色）」である。また、左から数えて第２列目のデータ線１０４[２]に対応する各画素回路１１の表示色は「Ｇ（緑色）」である。さらに、左から数えて第３列目のデータ線１０４[３]に対応する各画素回路１１の表示色は「Ｂ（青色）」である。
【００２１】
図１に示す制御回路４０は、電気光学装置１０の全体の動作を制御するための回路である。制御回路４０は、走査線駆動回路２０やデータ線駆動回路３０に対してクロック信号などの制御信号を出力するほか、サンプリング信号Ｓ１〜Ｓ３を生成して各々をサンプリング信号線４１ａ〜４１ｃに出力する。
【００２２】
データ線駆動回路３０は、各ブロックＢに対応するｎ個の導通部５０と、信号出力回路３２と、各ブロックＢに対応するｎ本の画像信号線１０６とを有する。図１に示すように、各導通部５０は画像信号線１０６とデータ線１０４との間に各々が配置される３つのスイッチング素子５１を備える。各スイッチング素子５１のゲートは、サンプリング信号線４１に接続される。より具体的には、各ブロックＢのデータ線１０４[１]に対応する各スイッチング素子５１のゲートはサンプリング信号線４１ａに並列的に接続され、データ線１０４[２]に対応する各スイッチング素子５１のゲートはサンプリング信号線４１ｂに並列的に接続され、データ線１０４[３]に対応する各スイッチング素子５１のゲートはサンプリング信号線４１ｃに並列的に接続される。
【００２３】
サンプリング信号Ｓｆ（ｆ＝１〜３）がアクティブレベルに遷移すると、各ブロックＢのデータ線１０４[ｆ]に対応するｎ個のスイッチング素子５１が一斉にオン状態になり、各ブロックＢのデータ線１０４[ｆ]と当該ブロックＢに対応する画像信号線１０６とが導通する。例えばサンプリング信号Ｓ１がアクティブレベルに遷移すると、各ブロックＢのデータ線１０４[１]に対応するｎ個のスイッチング素子５１が一斉にオン状態になり、各ブロックＢのデータ線１０４[１]と当該ブロックＢに対応する画像信号線１０６とが導通する。
【００２４】
信号出力回路３２は、各ブロックＢに対応するｎ系統の階調信号ｄを生成して各画像信号線１０６に出力する。第ｋ段目（１≦ｋ≦ｎ）のブロックＢｋに対応する画像信号線１０６に供給される階調信号ｄ[ｋ]は、当該ブロックＢｋの３列分のデータ線１０４と走査線駆動回路２０が選択した走査線１０２との各交差に対応する３つの画素回路１１の階調を時分割で指定する電圧信号である。
【００２５】
図２は、ひとつの画素回路１１の回路図である。図２においては、第ｉ行の走査線１０２[ｉ]に対応する画素回路１１のうちブロックＢｋのデータ線１０４[ｆ]に接続される画素回路１１を例にして説明するが、他の画素回路１１の構成も図２に示す構成と同じである。
【００２６】
図２に示すように、素子部１００には、制御線１１０および発光制御線１１２がｍ本の走査線１０２の各々に対応して設けられる。各配線には、走査線駆動回路２０から所定の信号が供給される。制御線１１０には初期化信号ＧINI[ｉ]が供給され、発光制御線１１２には発光制御信号ＧEL[ｉ]が供給される。各信号の具体的な波形やこれに応じた画素回路１１の動作については後述する。
【００２７】
図２に示すように、画素回路Ｐは、高位側電位ＶＥＬが供給される高位側電位線と低位側電位ＶＣＴが供給される低位側電位線との間に介挿された電気光学素子１２を含む。電気光学素子１２は、陽極と陰極との間に有機ＥＬ材料の発光層を介在させたＯＬＥＤ素子である。
【００２８】
図２に示すように、高位側電位線から電気光学素子１２の陽極に至る電流経路上には、Ｐチャネル型の駆動トランジスタＴｄとＮチャネル型の発光制御トランジスタＴｅとが設けられる。駆動トランジスタＴｄは、ゲートの電位に応じた駆動電流Ｉｅｌを生成するための手段である。駆動トランジスタＴｄのソースは高位側電位線に接続されるとともにドレインは発光制御トランジスタＴｅのドレインに接続される。
【００２９】
発光制御トランジスタＴｅは、電気光学素子１２に対する駆動電流Ｉｅｌの供給の可否を決定する手段である。発光制御トランジスタＴｅのソースは電気光学素子１１の陽極に接続されるとともにゲートは発光制御線１１２に接続される。発光制御信号ＧEL[ｉ]がローレベルを維持する期間においては発光制御トランジスタＴｅがオフ状態となって電気光学素子１２に対する駆動電流Ｉｅｌの供給が遮断される一方、発光制御信号ＧEL[ｉ]がハイレベルを維持する期間においては発光制御トランジスタＴｅがオン状態となって駆動トランジスタＴｄのゲートの電位に応じた駆動電流Ｉｅｌが電気光学素子１２に供給される。なお、発光制御トランジスタＴｅは駆動トランジスタＴｄと高位側電位線との間に配置されてもよい。
【００３０】
駆動トランジスタＴｄのゲートとドレインとの間には、駆動トランジスタＴｄのゲートとドレインとの導通および非導通を切り替えるＮチャネル型のトランジスタＴｒ１が介在する。トランジスタＴｒ１のゲートは制御線１１０に接続される。従って、初期化信号ＧINI[ｉ]がハイレベルに遷移するとトランジスタＴｒ１はオン状態になって駆動トランジスタＴｄのゲートとドレインとが導通する。すなわち、駆動トランジスタＴｄがダイオード接続される。一方、初期化信号ＧINI[ｉ]がローレベルに遷移するとトランジスタＴｒ1はオフ状態になって駆動トランジスタＴｄのダイオード接続は解除される。
【００３１】
容量素子Ｃ０は、データ線１０４[ｆ]に供給される階調信号ｄ[ｋ]に応じて駆動トランジスタＴｄのゲートの電位を設定および保持するための手段である。図２に示すように、容量素子Ｃ０は、第１電極Ｌ１と第２電極Ｌ２とを有する。第１電極Ｌ１は、駆動トランジスタＴｄのゲートに接続される。容量素子Ｃ０の第２電極Ｌ２とデータ線１０４[ｆ]との間には、第２電極Ｌ２とデータ線１０４[ｆ]との導通および非導通を切り替えるＮチャネル型のトランジスタＴｒ２が介在する。トランジスタＴｒ２のゲートは走査線１０２[ｉ]に接続される。従って、走査信号Ｇｗ[ｉ]がハイレベルに遷移するとトランジスタＴｒ２はオン状態となってデータ線１０４[ｆ]と容量素子Ｃ０の第２電極Ｌ２とが導通する。一方、走査信号Ｇｗ[ｉ]がローレベルに遷移するとトランジスタＴｒ２はオフ状態になってデータ線１０４[ｆ]と第２電極Ｌ２とは非導通となる。
【００３２】
次に、図３を参照して、走査線駆動回路２０が生成する各信号の具体的な波形を説明する。図３に示すように、各走査期間Ｈは、初期化期間ＰINIと書込期間ＰWRTとを含む。初期化期間ＰINIは、各画素回路１１の容量素子Ｃ０の両端間の電圧を初期化するための期間である。書込期間ＰWRTは、各画素回路１１に対して階調信号ｄを書き込むための期間である。
【００３３】
走査信号Ｇｗ[１]ないしＧｗ[ｍ]は、走査期間（１Ｈ）ごとに順番にハイレベルとなる。走査信号Ｇｗ[ｉ]は、１垂直走査期間（１Ｖ）のうちの第ｉ番目の走査期間Ｈの始点から所定の時間が経過するまでの初期化期間ＰINIにおいてハイレベルになり、初期化期間ＰINIの終点で一旦ローレベルになった後、初期化期間ＰINIの経過後の書込期間ＰWRTにおいて再びハイレベルに遷移する。その他の期間においては走査信号Ｇｗ[ｉ]はローレベルを維持する。
【００３４】
図３に示すように、初期化信号ＧINI[ｉ]は、走査信号Ｇｗ[ｉ]がハイレベルになる初期化期間ＰINIにおいてハイレベルに設定され、その他の期間においてローレベルに設定される信号である。
【００３５】
図３に示すように、発光制御信号ＧEL[i]は、走査信号Ｇｗ[ｉ]がハイレベルになる書込期間ＰWRTの経過後から、走査信号Ｇｗ[ｉ]および初期化信号ＧINT[i]が再びハイレベルになる初期化期間ＰINTの開始前までの期間（以下「発光期間」という）ＰELにてハイレベルになり、それ以外の期間（すなわち初期化期間ＰINTと書込期間ＰWRTとを含む期間）にてローレベルになる信号である。
【００３６】
次に、図３を参照しながら、電気光学装置１０の動作を初期化期間ＰINIと書込期間PWRTと発光期間ＰELとに区分して説明する。
【００３７】
（ａ）初期化期間ＰINI
図３に示すように、初期化期間ＰINIにおいては初期化信号ＧINI[ｉ]および走査信号Gｗ[ｉ]はハイレベルに設定され、発光制御信号ＧEL[ｉ]はローレベルに設定される。従って、図２に示すトランジスタＴｒ１とＴｒ２とはオン状態になる一方、発光制御トランジスタＴｅはオフ状態になる。
【００３８】
図３に示すように、初期化期間ＰINIにおいて、サンプリング信号Ｓ１ないしＳ３は一斉にハイレベルに遷移する。従って、各ブロックＢの３つのスイッチング素子５１は一斉にオン状態になる。このとき、データ線駆動回路３０から各画像信号線１０６へ出力される階調信号ｄは初期化電位Ｖｐに設定される。従って、総てのデータ線１０４に対して初期化電位Ｖｐが一斉に供給される。初期化期間ＰINIにおいては、選択された走査線１０２に対応する画素回路１１の容量素子Ｃ０の第２電極Ｌ２とデータ線１０４とがトランジスタＴｒ２を介して導通するから、容量素子Ｃ０の第２電極Ｌ２の電位は初期化電位Ｖｐに設定される。本実施形態において、初期化電位Ｖｐは、初期化期間ＰINIの直前の時点で容量素子Ｃ０に蓄積されていた電荷をデータ線１０４側へ放電（リセット）させて除去できる程度の値に設定される。
【００３９】
また、初期化期間ＰINIにおいては、図２に示すトランジスタＴｒ１がオン状態になって駆動トランジスタＴｄがダイオード接続されることで、第１電極Ｌ１の電位（すなわち駆動トランジスタＴｄのゲートの電位）が、高位側電位ＶＥＬよりも閾値電圧Ｖｔｈだけ低い電位に設定される。以上に説明したように、初期化期間ＰINIにおいては、画素回路１１の容量素子Ｃ０の両端間の電圧は、表示画像の階調とは無関係な電圧Ｖｐ−（ＶＥＬ−Ｖｔｈ）に初期化される。
【００４０】
なお、走査信号Ｇｗ[ｉ]がローレベルに変化する時点よりも前にサンプリング信号Ｓ１ないしＳ３が一斉にローレベルに遷移すると、容量素子Ｃ０の第２電極Ｌ２の電位は、データ線１０４に供給される電位の変化に応じて初期化電位Ｖｐから変動する。本実施形態においては、走査信号Ｇｗ[ｉ]がローレベルに変化してトランジスタＴｒ２がオフ状態に変化した後にサンプリング信号Ｓ１ないしＳ３が一斉にローレベルに遷移するから、初期化期間ＰINIにおける第２電極Ｌ２の電位は初期化電位Ｖｐに維持される。
【００４１】
（ｂ）書込期間ＰWRT
書込期間ＰWRTにおいては、図３に示すように、走査信号Ｇｗ[ｉ]はハイレベルに設定される一方、初期化信号ＧINI[ｉ]および発光制御信号ＧEL[ｉ]はローレベルに設定される。従って、図２に示すトランジスタＴｒ２がオン状態になるとともにトランジスタＴｒ１および発光制御トランジスタＴｅはオフ状態になる。
【００４２】
図３に示すように、書込期間ＰWRTは、当該書込期間ＰWRTの開始時点から所定期間が経過するまでの第１期間Ｔ１と、第１期間Ｔ１の経過後の第２期間Ｔ２と、第２期間Ｔ２の経過後の第３期間Ｔ３とを有する。図３に示すように、第１期間Ｔ１〜第３期間Ｔ３にて３系統のサンプリング信号Ｓ（Ｓ１〜Ｓ３）が順番にアクティブレベルに遷移する。
【００４３】
図３に示すように、第１期間Ｔ１においては、サンプリング信号Ｓ１がハイレベルに遷移する一方、サンプリング信号Ｓ２およびＳ３はローレベルを維持する。従って、各ブロックＢのデータ線１０４[１]に対応するスイッチング素子５１がオン状態に遷移して、各ブロックＢのデータ線[１]と当該ブロックＢに対応する画像信号線１０６とが導通する。第１期間Ｔ１において、信号出力回路３２から各画像信号線１０６に供給される階調信号ｄは、各ブロックＢのデータ線１０４[１]と、選択された走査線１０２との交差に対応する画素回路１１の階調に応じた電位ＶＲに設定され、当該電位ＶＲが各データ線１０４[１]に供給される。
【００４４】
このとき、データ線１０４[１]と第２電極Ｌ２とはトランジスタＴｒ２を介して導通するから、第２電極Ｌ２の電位は、初期化期間ＰINIにて設定された初期化電位Ｖｐから電位ＶＲに変化する。書込期間ＰWRTにおいては、トランジスタＴr１はオフ状態にあり、また、駆動トランジスタＴｄのゲートのインピーダンスは充分に高い。したがって、第２電極Ｌ２が電位Ｖｐから電位ＶＲへ変化すると、第１電極Ｌ１の電位は容量カップリングによってその直前の電位（ＶＥＬ−Ｖｔｈ）から変化する。このときの第１電極Ｌ１の電位の変動量は、容量素子Ｃ０とその他の寄生容量（例えば駆動トランジスタＴｄのゲート容量やその他の配線に寄生する容量）との容量比に応じて定まる。すなわち、駆動トランジスタＴｄのゲートの電位は、データ線１０４[１]に供給される階調信号ｄ（＝ＶＲ）に応じた電位に設定され、当該電位が容量素子Ｃ０によって保持される。このとき、駆動トランジスタＴｄのゲートの電位は閾値電圧Ｖｔｈに依存しない値に設定されるから、各駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキが補償される。
【００４５】
同様に、第２期間Ｔ２においては、各導通部５０の第２段目のスイッチング素子５１がハイレベルのサンプリング信号Ｓ２によってオン状態に遷移することで、各ブロックＢのデータ線１０４[２]に電位ＶＧの階調信号ｄが供給される。また、第３期間Ｔ３においては、各導通部５０の第３段目のスイッチング素子５１がハイレベルのサンプリング信号Ｓ３によってオン状態に遷移することで、各ブロックＢのデータ線１０４[３]に電位ＶＢの階調信号ｄが供給される。
【００４６】
（ｃ）発光期間ＰEL
発光期間ＰELにおいては、図３に示すように、走査信号Ｇｗ[ｉ]および初期化信号ＧINI[ｉ]がローレベルに設定されるとともに発光制御信号ＧEL[ｉ]がハイレベルに設定される。従って、図２に示すトランジスタＴｒ２およびＴｒ１はオフ状態になるとともに発光制御トランジスタＴｅはオン状態になる。
【００４７】
発光期間ＰELにおいては、発光制御トランジスタＴｅがオン状態になるから、駆動電流Ｉｅｌの経路が形成される。したがって、駆動トランジスタＴｄのゲートの電位に応じた駆動電流Ｉelが高位側電位線から駆動トランジスタＴｄおよび発光制御トランジスタＴｅを経由して電気光学素子１２に供給される。これにより、電気光学素子１２は駆動トランジスタＴｄのゲートの電位（容量素子Ｃ０の両端間の電圧）に応じた階調になる。
【００４８】
以上に説明したように、本実施形態においては、各走査期間Ｈ内の初期化期間ＰINIにおいて、各ブロックＢ内の３本のデータ線１０４[１]〜[３]を当該ブロックＢに対応する画像信号線１０６に一斉に導通させるとともに各画像信号線１０６に初期化電位Ｖｐを一斉に供給することで、各画素回路１１の容量素子Ｃ０の電位を一斉に初期化する。これにより、各走査期間Ｈ内において、各画素回路１２の容量素子Ｃ０の電位を初期化するための期間をブロックＢ内の各データ線１０４について個別に設ける必要がないから、図１２に示す態様と比べて書込期間ＰWRTの時間長を十分に確保できるという利点がある。
【００４９】
＜Ｂ：第２実施形態＞
図４は、本発明の第２実施形態に係る電気光学装置１０の動作を示すタイミングチャートである。本実施形態においては、ブロックＢ内の３本のデータ線１０４[ｆ]の各々を画像信号線１０６に導通させる順番（サンプリング信号Ｓ１〜Ｓ３がアクティブになる順番）が、同じ走査線１０２が選択される各走査期間Ｈ内の書込期間ＰWRTで異なる。本実施形態では、走査信号Ｇｗ[ｉ]がハイレベルに設定される走査期間Ｈ内の書込期間ＰWRTでは、第１期間Ｔ１にて各ブロックＢの第１列目のデータ線１０４[１]を画像信号線１０６に導通させ、第２期間Ｔ２にて各ブロックＢの第２列目のデータ線１０４[２]を画像信号線１０６に導通させ、第３期間Ｔ３にて各ブロックＢの第３列目のデータ線１０４[３]を画像信号線１０６に導通させる。同じ走査線１０２が次に選択される走査期間Ｈ内の書込期間ＰWRTでは、第１期間Ｔ１にて各ブロックＢの第３列目のデータ線１０４[３]を画像信号線１０６に導通させ、第２期間Ｔ２にて各ブロックＢの第１列目のデータ線１０４[１]を画像信号線１０６に導通させ、第３期間Ｔ３にて各ブロックＢの第２列目のデータ線１０４[２]を画像信号線１０６に導通させる。さらに、同じ走査線１０２が次に選択される走査期間Ｈ内の書込期間ＰWRTでは、第１期間Ｔ１にて各ブロックＢの第２列目のデータ線１０４[２]を画像信号線１０６に導通させ、第２期間Ｔ２にて各ブロックＢの第３列目のデータ線１０４[３]を画像信号線１０６に導通させ、第３期間Ｔ３にて各ブロックＢの第１列目のデータ線１０４[１]を画像信号線１０６に導通させるという具合である。以下、その具体的な内容について説明する。
【００５０】
図４に示すように、垂直走査期間Ｖ１のうち走査信号Ｇｗ[ｉ]がハイレベルに設定される走査期間Ｈ内の書込期間ＰWRTでは、第１期間Ｔ１にてブロックＢ内のデータ線１０４[１]を画像信号線１０６に導通させ、第２期間Ｔ２にてブロックＢ内のデータ線１０４[２]を画像信号線１０６に導通させ、第３期間Ｔ３にてブロックＢ内のデータ線１０４[３]を画像信号線１０６に導通させる。つまり、垂直走査期間Ｖ１のうち走査信号Ｇｗ[ｉ]がハイレベルに設定される走査期間Ｈ内の書込期間ＰWRTでは、データ線１０４[１]に対する電位ＶＲの供給とデータ線１０４[２]に対する電位ＶＧの供給とデータ線１０４[３]に対する電位ＶＢの供給とがこの順番で順次に実行される。
【００５１】
垂直走査期間Ｖ２のうち走査信号Ｇｗ[ｉ]がハイレベルに設定される走査期間Ｈ内の書込期間ＰWRTでは、データ線１０４[３]に対する電位ＶＢの供給とデータ線１０４[１]に対する電位ＶＲの供給とデータ線１０４[２]に対する電位ＶＧの供給とがこの順番で順次に実行される。さらに、同じ走査線１０２が次に選択される走査期間Ｈ（垂直走査期間Ｖ３内）内の書込期間ＰWRTでは、データ線１０４[２]に対する電位ＶＧの供給とデータ線１０４[３]に対する電位ＶＢの供給とデータ線１０４[１]に対する電位ＶＲの供給とがこの順番で順次に実行される。ブロックＢ内の３本のデータ線１０４に対する階調信号ｄの供給の順番は、３個の垂直走査期間（Ｖ１〜Ｖ３）を単位として繰り返される。
【００５２】
第１実施形態の構成では、図５に示すように、ブロックＢ内の３本のデータ線１０４[ｆ]の各々を画像信号線１０６に導通させる順番が、同じ走査線１０２が選択される各走査期間Ｈ内の書込期間ＰWRTにおいて共通する。具体的には、図５に示すように、走査信号Ｇｗ[ｉ]がハイレベルに設定されるいずれの走査期間Ｈ内の書込期間ＰWRTにおいても、データ線１０４[１]に対する電位ＶＲの供給とデータ線１０４[２]に対する電位ＶＧの供給とデータ線１０４[３]に対する電位ＶＢの供給とがこの順番で順次に実行される。
【００５３】
図５に示す第１実施形態では、初期化期間ＰINIにおいて各画素回路１１の容量素子Ｃ０に初期化電位Ｖｐを一斉に書き込んだ後、書込期間ＰWRTにおいてブロックＢ内の３本のデータ線１０４[ｆ]の各々に時分割で階調信号ｄを供給する。したがって、初期化期間ＰINIの終点ｔ１からブロックＢ内の３本のデータ線１０４[ｆ]の各々に対する階調信号ｄの供給が開始される時点（図５に示す時点ｔｒ、ｔｇ、ｔｂ）までの時間長（図５に示すＴｒ、Ｔｇ、Ｔｂ）は、ブロックＢ内の３本のデータ線１０４[ｆ]ごとに相違する。
【００５４】
ここで、初期化期間ＰINIの終点ｔ１からデータ線１０４[ｆ]に対する階調信号ｄの供給が開始されるまでの期間（Ｔｒ、Ｔｇ、Ｔｂ）にて当該データ線１０４[ｆ]に対応する画素回路１１の容量素子Ｃ０から電流がリークする場合がある。この場合、初期化期間ＰINIの終点ｔ１からデータ線１０４[ｆ]に対する階調信号ｄの供給が開始されるまでの時間長が大きいほど当該データ線１０４[ｆ]に対応する画素回路１１の容量素子Ｃ０からリークする電流の量が大きい。容量素子Ｃ０のリーク電流量が大きいほど、駆動トランジスタＴｄのゲート電位は、初期化期間ＰINIにて設定された電位から大きく変化する。駆動トランジスタＴｄのゲート電位は、初期化期間ＰINIで設定された電位を基準（変化の基点）として書込期間ＰWRTにて設定されるから、初期化期間ＰINIで設定されたゲート電位が所期の値から大きく変化するほど、その後の書込期間ＰWRTにて設定されるゲート電位は目標値から大きくずれてしまう。
【００５５】
図５に示す第１実施形態においては、ブロックＢ内の各データ線１０４[ｆ]に対する階調信号ｄの供給の順番が変化しないから、初期化期間ＰINIの終点ｔ１から各データ線１０４[ｆ]に対する階調信号ｄの供給が開始される時点までの時間長のデータ線１０４[ｆ]毎の長短の関係（Ｔｒ＜Ｔｇ＜Ｔｂ）は、同じ走査線１０２が選択される各走査期間Ｈにて常に維持される。したがって、初期化期間ＰINIの直後における駆動トランジスタＴｄのゲート電位の変動量は、データ線１０４[３]に対応する画素回路１１にて最大になるとともにデータ線１０４[１]に対応する画素回路１１にて最小になるという不均衡は変化しない。これにより、図５に示す第１実施形態においては、ブロックＢ内の各データ線１０４[ｆ]に対応する画素回路１１の輝度特性（指定階調と実際の輝度との関係）のばらつきが観察者に知覚され易くなるという問題が起こる。
【００５６】
本実施形態においては、ブロックＢ内の各データ線１０４[ｆ]を画像信号線１０６に導通させる順番が、同じ走査線１０２が選択される各走査期間Ｈ内の書込期間ＰWRTで異なる。つまり、初期化期間ＰINIの終点ｔ１から各データ線１０４[ｆ]に対する階調信号ｄの供給が開始される時点までの時間長のデータ線１０４[ｆ]毎の長短の関係は、同じ走査線１０２が選択される走査期間Ｈごとに変化する。これにより、ブロックＢ内の各データ線１０４[ｆ]に対応する画素回路１１の輝度特性のばらつきは観察者に知覚され難くなる。
【００５７】
特に、初期化期間ＰINIの終点ｔ１からデータ線１０４[ｆ]に対する階調信号ｄの供給が開始されるまでの時間長を３個の垂直走査期間（Ｖ１〜Ｖ３）にわたって合計した総和が、ブロックＢ内の３本のデータ線１０４[ｆ]の各々について同等になるように設定すれば、上記効果を最大限に得ることができる。
【００５８】
以上においては初期化期間ＰINIの直後の期間に着目したが、画素回路１１に対する階調信号ｄの供給の終了から電気光学素子１２の発光が開始される時点（発光期間ＰELの始点ｔ２）までの時間長もデータ線１０４[ｆ]ごとに相違する。容量素子Ｃ０の電荷のリークは階調信号ｄの供給の終了後にも発生するから、階調信号ｄの供給の終了から発光期間ＰELの始点ｔ２までの時間長がデータ線１０４[ｆ]ごとに相違することも、各画素回路１１の容量素子Ｃ０におけるリーク量（駆動トランジスタＴｄのゲート電位）が相違する原因となり得る。第１実施形態においては、ブロックＢ内の各データ線１０４[ｆ]に対する階調信号ｄの供給の順番が変化しないから、各データ線１０４[ｆ]に対する階調信号ｄの供給の終了から発光が開始される時点までの時間長のデータ線１０４毎の長短の関係は、同じ走査線１０２が選択される走査期間Ｈにて常に維持される。これにより、ブロックＢ内の各データ線１０４[ｆ]に対応する画素回路１１の輝度特性のばらつきが観察者に知覚され易くなるという問題が起こる。
【００５９】
これに対して、本実施形態では、ブロックＢ内の各データ線１０４[ｆ]を画像信号線１０６に導通させる順番が、同じ走査線１０２が選択される各走査期間Ｈ内の書込期間ＰWRTで異なるから、各データ線１０４[ｆ]に対する階調信号ｄの供給の終了から発光が開始される時点までの時間長のデータ線１０４[ｆ]毎の長短の関係は、同じ走査線１０２が選択される走査期間Ｈごとに変化する。これにより、ブロックＢ内の各データ線１０４[ｆ]に対応する画素回路１１の輝度特性のばらつきは観察者に知覚され難くなる。
【００６０】
特に、データ線１０４[ｆ]に対する階調信号ｄの供給の終了から発光が開始される時点までの時間長を３個の垂直走査期間（Ｖ１〜Ｖ３）にわたって合計した総和が、ブロックＢ内の３本のデータ線１０４[ｆ]の各々について同等となるように設定すれば、上記効果を最大限に得ることができる。
【００６１】
＜Ｃ：第３実施形態＞
図６は、本発明の第３実施形態に係る電気光学装置１０の構成を示すブロック図である。本実施形態では、各走査期間Ｈ内の書込期間ＰWRTにおいて、互いに隣接するブロックＢのうちの一方のブロックＢ内の３本のデータ線１０４[ｆ]の各々を画像信号線１０６に導通させる順番と、他方のブロックＢ内の３本のデータ線１０４[ｆ]の各々を画像信号線１０６に導通させる順番とが異なる。本実施形態では、第３ｋ−２番目（ｋ＝１、２、・・・、ｎ）のブロックＢ３ｋ−２では、各走査期間Ｈ内の書込期間ＰWRTの第１期間Ｔ１にて第１列目のデータ線１０４[１]を画像信号線１０６に導通させ、第２期間Ｔ２にて第２列目のデータ線１０４[２]を画像信号線１０６に導通させ、第３期間Ｔ３にて第３列目のデータ線１０４[３]を画像信号線１０６に導通させる。一方、第３ｋ−２番目のブロックＢ３ｋ−２に隣接する第３ｋ−１番目のブロックＢ３ｋ−１では、第１期間Ｔ１にて第３列目のデータ線１０４[３]を画像信号線１０６に導通させ、第２期間Ｔ２にて第１列目のデータ線１０４[１]を画像信号線１０６に導通させ、第３期間Ｔ３にて第２列目のデータ線１０４[２]を画像信号線１０６に導通させる。さらに、第３ｋ−１番目のブロックＢ３ｋ−１に隣接する第３ｋ番目のブロックＢ３ｋでは、第１期間Ｔ１にて第２列目のデータ線１０４[２]を画像信号線１０６に導通させ、第２期間Ｔ２にて第３列目のデータ線１０４[３]を画像信号線１０６に導通させ、第３期間Ｔ３にて第１列目のデータ線１０４[１]を画像信号線１０６に導通させるという具合である。以下、具体的な内容について説明する。
【００６２】
図６に示すように、導通部５０内の各スイッチング素子５１とこれを制御するサンプリング信号Ｓとの組合せ（各スイッチング素子５１のゲートとその接続先となるサンプリング信号線４１との組み合わせ）が、相隣接するブロックＢに対応する各導通部５０で相違する。例えば図６に示すブロックＢ１に対応する導通部５０においては、第１番目のスイッチング素子５１のゲートはサンプリング信号線４１ａに接続され、第２番目のスイッチング素子５１のゲートはサンプリング信号線４１ｂに接続され、第３番目のスイッチング素子５１のゲートはサンプリング信号線４１ｃに接続される。一方、ブロックＢ１に隣接するブロックＢ２に対応する導通部５０においては、第１番目のスイッチング素子５１のゲートはサンプリング信号線４１ｂに接続され、第２番目のスイッチング素子５１のゲートはサンプリング信号線４１ｃに接続され、第３番目のスイッチング素子５１のゲートはサンプリング信号線４１ａに接続される。
【００６３】
図７は、本実施形態に係る電気光学装置１０の動作を示すタイミングチャートである。図７に示すように、各走査期間Ｈ内の書込期間ＰWRTの第１期間Ｔ１〜第３期間Ｔ３にてサンプリング信号Ｓ１〜Ｓ３が順番にアクティブレベルに遷移する。前述のように導通部５０内の各スイッチング素子５１とサンプリング信号線４１との関係は相隣接するブロックＢごとに異なるから、ブロックＢ内の３本のデータ線１０４[ｆ]を画像信号線１０６に導通させる順番は、相隣接するブロックＢで相違する。すなわち、各走査期間Ｈ内の書込期間ＰWRTにおいて、第３ｋ−２番目（ｋ＝１、２、・・・、ｎ）のブロックＢ３ｋ−２では、データ線１０４[１]に対する電位ＶＲの供給とデータ線１０４[２]に対する電位ＶＧの供給とデータ線１０４[３]に対する電位ＶＢの供給とがこの順番で順次に実行される。同様に、ブロックＢ３ｋ−１では、データ線１０４[３]に対する電位ＶＢの供給とデータ線１０４[１]に対する電位ＶＲの供給とデータ線１０４[２]に対する電位ＶＧの供給とがこの順番で順次に実行される。さらに、ブロックＢ３ｋでは、データ線１０４[２]に対する電位ＶＧの供給とデータ線１０４[３]に対する電位ＶＢの供給とデータ線１０４[１]に対する電位ＶＲの供給とがこの順番で順次に実行される。
【００６４】
第１実施形態においては、初期化期間ＰINIの終点ｔ１からブロックＢ内の各データ線１０４[ｆ]に階調信号ｄが供給され始める時点までの時間長のデータ線１０４[ｆ]毎の長短の関係は、相隣接するブロックＢにて同じである。これに対して、本実施形態においては、初期化期間ＰINIの終点ｔ１からブロックＢ内の各データ線１０４[ｆ]に階調信号ｄが供給され始める時点までの時間長のデータ線１０４[ｆ]毎の長短の関係は、相隣接するブロックＢにて異なる。従って、本実施形態によれば、ブロックＢ内の各データ線１０４[ｆ]に対応する画素回路１１の輝度特性のばらつきは第１実施形態に比べて観察者に知覚され難くなる。
【００６５】
特に、初期化期間ＰINIの終点ｔ１からひとつの表示色に対応するデータ線１０４[ｆ]に階調信号ｄが供給され始める時点までの時間長を相隣接するブロックＢ総てにわたって合計した総和が、ブロックＢ内の３本のデータ線１０４[ｆ]の各々について同等となるように設定すれば上記効果を最大限に得ることができる。
【００６６】
また、第１実施形態においては、ブロックＢ内の各データ線１０４[ｆ]に対する階調信号ｄの供給の終了から発光が開始される時点までの時間長のデータ線１０４[ｆ]毎の長短の関係は、相隣接するブロックＢにて同じである。これに対して、本実施形態においては、ブロックＢ内の各データ線１０４[ｆ]に対する階調信号ｄの供給の終了から発光が開始される時点までの時間長のデータ線１０４[ｆ]毎の長短の関係は、相隣接するブロックＢにて異なるから、ブロックＢ内の各データ線１０４[ｆ]に対応する画素回路１１の輝度特性のばらつきは第１実施形態に比べて観察者に知覚され難くなる。
【００６７】
特に、ひとつの表示色に対応するデータ線１０４[ｆ]に対する階調信号ｄの供給の終了から発光が開始される時点までの時間長を相隣接するブロックＢ総てにわたって合計した総和が、ブロックＢ内の３本のデータ線１０４[ｆ]の各々について同等となるように設定すれば上記効果を最大限に得ることができる。
【００６８】
＜Ｄ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００６９】
（１）変形例１
上述の各実施形態においては、ブロックＢ内の３本のデータ線１０４[ｆ]の各々を画像信号線１０６に導通させる順番は、ひとつの垂直走査期間Ｖ内の複数の走査期間Ｈ内の書込期間ＰWRTにおいて同じであるが、これに限らず、ブロックＢ内の３本のデータ線１０４[ｆ]の各々を画像信号線１０６に導通させる順番が、ひとつの垂直走査期間Ｖ内の相前後する走査期間Ｈ内の書込期間ＰWRTにおいて異なる態様とすることもできる。例えば図４に示す垂直走査期間Ｖ１内において、走査信号Ｇｗ[ｉ]がハイレベルに設定される走査期間Ｈ内の書込期間ＰWRTでは、データ線１０４[１]に対する電位ＶＲの供給とデータ線１０４[２]に対する電位ＶＧの供給とデータ線１０４[３]に対する電位ＶＢの供給とがこの順番で順次に実行され、走査信号Ｇｗ[ｉ＋１]がハイレベルに設定される走査期間Ｈ内の書込期間ＰWRTでは、データ線１０４[３]に対する電位ＶＢの供給とデータ線１０４[１]に対する電位ＶＲの供給とデータ線１０４[２]に対する電位ＶＧの供給とがこの順番で順次に実行される態様であってもよい。
【００７０】
（２）変形例２
上述の各実施形態においては、３本のデータ線１０４ごとにブロックＢに区分される態様が例示されているが、ブロックＢに属するデータ線１０４の本数は任意である。また、ブロックＢ内の複数のデータ線１０４の各々に対応する画素回路１１の表示色の種類や数も任意である。
【００７１】
例えば、４本のデータ線１０４ごとにブロックＢに区分し、各ブロックＢにおいて、第１列目のデータ線１０４[１]に対応する画素回路１１の表示色は「Ｒ（赤色）」であり、第２列目のデータ線１０４[２]に対応する画素回路１１の表示色は「Ｇ（緑色）」であり、第３列目のデータ線１０４[３]に対応する画素回路１１の表示色は「Ｂ（青色）」であり、第４列目のデータ線１０４[４]に対応する画素回路１１の表示色は「Ｗ（白色）」である態様とすることもできる。
【００７２】
この態様を上述の第２実施形態に適用した場合、ブロックＢ内の４本のデータ線１０４[ｇ]（ｇ＝１〜４）の各々を画像信号線１０６に導通させる順番が、同じ走査線１０２が選択される各走査期間Ｈ内の書込期間ＰWRTで異なる。例えば一の垂直走査期間Ｖ１のうち走査信号Ｇｗ[ｉ]がハイレベルに設定される走査期間Ｈ内の書込期間ＰWRTでは、「Ｒ」に対応するデータ線１０４[１]→「Ｇ」に対応するデータ線１０４[２]→「Ｂ」に対応するデータ線１０４[３]→「Ｗ」に対応するデータ線１０４[４]の順番で画像信号線１０６に導通する。
【００７３】
また、同じ走査線１０２が次に選択される走査期間Ｈ（一の垂直走査期間Ｖ１の次の垂直走査期間Ｖ２内）の書込期間ＰWRTでは、「Ｗ」に対応するデータ線１０４[４]→「Ｒ」に対応するデータ線１０４[１]→「Ｇ」に対応するデータ線１０４[２]→「Ｂ」に対応するデータ線１０４[３]の順番で画像信号線１０６に導通する。
【００７４】
そして、同じ走査線１０２が次に選択される走査期間Ｈ（垂直走査期間Ｖ２の次の垂直走査期間Ｖ３内）の書込期間ＰWRTでは、「Ｂ」に対応するデータ線１０４[３]→「Ｗ」に対応するデータ線１０４[４]→「Ｒ」に対応するデータ線１０４[１]→「Ｇ」に対応するデータ線１０４[２]の順番で画像信号線１０６に導通する。
【００７５】
さらに、同じ走査線１０２が次に選択される走査期間Ｈ（垂直走査期間Ｖ３の次の垂直走査期間Ｖ４内）の書込期間ＰWRTでは、「Ｇ」に対応するデータ線１０４[２]→「Ｂ」に対応するデータ線１０４[３]→「Ｗ」に対応するデータ線１０４[４]→「Ｒ」に対応するデータ線１０４[１]の順番で画像信号線１０６に導通するという具合である。
【００７６】
また、この態様を上述の第３実施形態に適用した場合、互いに隣接するブロックＢのうちの一方のブロックＢ内の４本のデータ線１０４[ｇ]の各々を画像信号線１０６に導通させる順番と、他方のブロックＢ内の４本のデータ線１０４[ｇ]の各々を画像信号線１０６に導通させる順番とは異なる。例えば第４ｋ−３番目（ｋ＝１、２、・・・、ｎ）のブロックＢ４ｋ−３では、各走査期間Ｈ内の書込期間ＰWRTにおいて、「Ｒ」に対応するデータ線１０４[１]→「Ｇ」に対応するデータ線１０４[２]→「Ｂ」に対応するデータ線１０４[３]→「Ｗ」に対応するデータ線１０４[４]の順番で画像信号線１０６に導通する。一方、ブロックＢ４ｋ−３に隣接する第４ｋ−２番目のブロックＢ４ｋ−２では、各走査期間Ｈ内の書込期間ＰWRTにおいて、「Ｗ」に対応するデータ線１０４[４]→「Ｒ」に対応するデータ線１０４[１]→「Ｇ」に対応するデータ線１０４[２]→「Ｂ」に対応するデータ線１０４[３]の順番で画像信号線１０６に導通する。また、ブロックＢ４ｋ−２に隣接する第４ｋ−１番目のブロックＢ４ｋ−１では、各走査期間Ｈ内の書込期間ＰWRTにおいて、「Ｂ」に対応するデータ線１０４[３]→「Ｗ」に対応するデータ線１０４[４]→「Ｒ」に対応するデータ線１０４[１]→「Ｇ」に対応するデータ線１０４[２]の順番で画像信号線１０６に導通する。さらに、ブロックＢ４ｋ−１に隣接する第４ｋ番目のブロックＢ４ｋでは、各走査期間Ｈ内の書込期間ＰWRTにおいて、「Ｇ」に対応するデータ線１０４[２]→「Ｂ」に対応するデータ線１０４[３]→「Ｗ」に対応するデータ線１０４[４]→「Ｒ」に対応するデータ線１０４[１]の順番で画像信号線１０６に導通するという具合である。
【００７７】
（３）変形例３
初期化電圧Ｖｐや「Ｒ」「Ｇ」「Ｂ」に対応するデータ電位（ＶＲ，ＶＧ，ＶＢ）を画像信号線１０６に供給する際に、初期化電圧Ｖｐとデータ電位との間や各データ電位の間に「黒」に相当する電圧を挟んだり、初期化電圧Ｖｐを挟んだりして供給することもできる。この態様によれば、サンプリング信号Ｓ１〜Ｓ３がアクティブになるタイミングと、階調信号ｄが画像信号線１０６に供給されるタイミングとの同期がずれたとしても、誤って発光するのを防止でき、黒浮きを防止できるという利点がある。
【００７８】
（４）変形例４
第２実施形態および第３実施形態においては、各走査期間Ｈ内の初期化期間ＰINIにおいて、各画素回路１１の容量素子Ｃ０の電位を一斉に初期化するという第１実施形態の構成を前提としているが、そのような第１実施形態の構成を前提としない態様とすることもできることは勿論である。
【００７９】
（５）変形例５
上述の各実施形態においては、電気光学素子１２の一例として、ＯＬＥＤ素子を取り上げたが、これに限らず、例えば液晶素子や無機発光ダイオードなどであってもよい。要は、印加される電気エネルギに応じた発光輝度で発光するのであれば、どのような素子であってもよい。
【００８０】
＜Ｅ：電子機器＞
次に、本発明に係る電気光学装置１０を利用した電子機器について説明する。図８は、以上に説明した何れかの形態に係る表示装置１０を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、電気光学装置１０と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。
【００８１】
図９に、本発明に係る電気光学装置１０を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置を備える。スクロールボタン３００２を操作することによって、電気光学装置（表示装置）１０に表示される画面がスクロールされる。
【００８２】
図１０に、本発明に係る電気光学装置１０を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置１０を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置（表示装置）１０に表示される。
【００８３】
なお、本発明に係る電気光学装置が適用される電子機器としては、図８から図１０に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電気光学装置は利用される。
【図面の簡単な説明】
【００８４】
【図１】第１実施形態に係る電気光学装置の概略構成を示すブロック図である。
【図２】同実施形態に係る画素回路の回路図である。
【図３】同実施形態に係る電気光学装置の動作を示すチャート図である。
【図４】第２実施形態に係る電気光学装置の動作を示すチャート図である。
【図５】第１実施形態に係る電気光学装置の動作を示すチャート図である。
【図６】第３実施形態に係る電気光学装置の概略構成を示すブロック図である。
【図７】同実施形態に係る電気光学装置の動作を示すチャート図である。
【図８】本発明に係る電子機器の具体例を示す斜視図である。
【図９】本発明に係る電子機器の具体例を示す斜視図である。
【図１０】本発明に係る電子機器の具体例を示す斜視図である。
【図１１】従来の電気光学装置の概略構成を示すブロック図である。
【図１２】従来の電気光学装置の動作を示すチャート図である。
【符号の説明】
【００８５】
１０……電気光学装置、１１……画素回路、１２……電気光学素子、２０……走査線駆動回路、３０……データ線駆動回路、４０……制御回路、４１……サンプリング信号線、５０……導通部、５１……スイッチング素子、１００……素子部、１０２……走査線、１０４……データ線、１０６……画像信号線、Ｂ……ブロック、Ｃ０……容量素子、ｄ……階調信号、Ｇｗ……走査信号、ＧINI……初期化信号、Ｈ……走査期間、ＰINI……初期化期間、ＰWRT……書込期間、ＰEl……発光期間、ｓ……サンプリング信号、Ｔ……期間、Ｔｄ……駆動トランジスタ、Ｖ……垂直走査期間。
【図１】
2010020048.tif 000003
【図２】
2010020048.tif 000004
【図３】
2010020048.tif 000005
【図４】
2010020048.tif 000006
【図５】
2010020048.tif 000007
【図６】
2010020048.tif 000008
【図７】
2010020048.tif 000009
【図８】
2010020048.tif 000010
【図９】
2010020048.tif 000011
【図１０】
2010020048.tif 000012
【図１１】
2010020048.tif 000013
【図１２】
2010020048.tif 000014