(57)【要約】【課題】狭額縁化を図ることができるとともに、素子数を低減し、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供する。【解決手段】アクティブマトリクス型の表示装置は、表示素子１６と画素回路１８とを含み、基板上にマトリクス状に配設された複数の画素部ＰＸと、行毎に接続された複数の走査線と、列毎に接続された複数の映像信号線Ｘと、行毎に接続された複数のリセット電源配線Ｖrst と、行毎に接続された複数の初期化電源配線Ｖini と、走査線駆動回路と、信号線駆動回路と、を備えている。画素回路は、駆動トランジスタＤＲＴと、出力スイッチＢＣＴと、保持容量Ｃｓと、初期化スイッチＩＳＴと、画素スイッチＳＳＴと、を備え、走査線駆動回路は、１リセット電源線毎に設けられた複数のリセットスイッチＲＳＴを有している。【選択図】  図２
2010128183.tif 000002
【特許請求の範囲】
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の行毎に接続された複数の走査線と、
前記画素部の列毎に接続された複数の映像信号線と、
それぞれ前記画素部に接続された複数のリセット電源配線と、
それぞれ前記画素部に接続された複数の初期化電源配線と、
高電位電圧電源線および低電位電圧電源線と、
前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、
前記映像信号線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、を具備し、
前記画素回路は、  
前記低電位電圧電源線と高電位電圧電源線との間で前記表示素子と直列に接続され、第１端子が前記表示素子に接続され第２端子が前記リセット電源配線に接続された駆動トランジスタと、
トランジスタにより形成され、第１端子が高電位電圧電源に接続され、第２端子が前記駆動トランジスタの第２端子に接続され、制御端子が前記走査線に接続された出力スイッチと、
前記駆動トランジスタの第１端子と制御端子との間に接続された保持容量と、
トランジスタにより形成され、第１端子が前記初期化電源線に接続され、第２端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記走査線に接続された初期化スイッチと、
トランジスタにより形成され、第１端子が前記映像信号線に接続され、第２端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記走査線に接続され、前記映像信号線から映像電圧信号を取り込み前記保持容量に保持する画素スイッチと、を備え、
前記走査線駆動回路は、１リセット電源線毎に設けられ、それぞれ第１端子がリセット電源に接続され、第２端子が前記リセット電源配線に接続され、制御端子が前記走査線に接続された複数のリセットスイッチを有しているアクティブマトリクス型の表示装置。
【請求項２】
前記リセットスイッチの制御端子に接続されたリセット制御用の走査線と前記出力スイッチの制御端子に接続された発光時間制御用の走査線とは共通の走査線により形成されている請求項１に記載のアクティブマトリクス型有機ＥＬ表示装置。
【請求項３】
前記出力スイッチは、複数の画素部に１つ共通に設けられている請求項１に記載のアクティブマトリクス型の表示装置。
【請求項４】
前記複数の画素部は、各行に沿って交互に並んで設けられた赤表示用の画素部、緑表示用の画素部、青表示用の画素部を含み、前記出力スイッチは、赤表示用の画素部、緑表示用の画素部、青表示用の画素部の３つの画素部に対して１つ共通に設けられている請求項１に記載のアクティブマトリクス型の表示装置。
【請求項５】
前記出力スイッチ、画素スイッチ、初期化スイッチ、リセットスイッチは、Ｎチャネル型あるいはＰチャネル型の薄膜トランジスタで形成されている請求項１ないし４のいずれか１項に記載のアクティブマトリクス型の表示装置。
【請求項６】
請求項１ないし５のいずれか１項に記載のアクティブマトリクス型の表示装置の駆動方法であって、
前記初期化電源配線から前記駆動トランジスタの制御端子に初期化電位を印加し、前記リセット電源配線から前記駆動トランジスタの第１端子にリセット電位を印加して駆動トランジスタを初期化するリセット期間と、
前記駆動トランジスタの制御端子に初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値オフセットをキャンセルするオフセットキャンセル期間と、
前記映像信号線に映像電圧信号を書き込む映像信号書き込み期間と、
前記高電位電圧電源線から前記駆動トランジスタを通して前記低電位電圧電源線に電流を流すプリ移動度補正期間と、
前記映像信号線から前記駆動トランジスタの制御端子に前記映像電圧信号を書き込むとともに、前記高電位電圧電源線から前記駆動トランジスタを通して前記低電位電圧電源線に電流を流す移動度補正期間と、
前記高電位電圧電源線から前記駆動トランジスタを通して前記映像電圧信号に応じた駆動電流を前記表示素子に供給する発光期間と、
を備えたアクティブマトリクス型の表示装置の駆動方法。
【請求項７】
前記映像信号書き込み期間とプリ移動補正期間とを同時に行う請求項６に記載のアクティブマトリクス型の表示装置の駆動方法。
【請求項８】
請求項１ないし５のいずれか１項に記載のアクティブマトリクス型の表示装置の駆動方法であって、
前記初期化電源配線から前記駆動トランジスタの制御端子に初期化電位を印加し、前記リセット電源配線から前記駆動トランジスタの第１端子にリセット電位を印加して駆動トランジスタを初期化するリセット期間と、
前記駆動トランジスタの制御端子に初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値オフセットをキャンセルするオフセットキャンセル期間と、
前記映像信号線に映像電圧信号を書き込む映像信号書き込み期間と、
前記映像信号線から前記駆動トランジスタの制御端子に前記映像電圧信号を書き込むとともに、前記高電位電圧電源線から前記駆動トランジスタを通して前記低電位電圧電源線に電流を流す移動度補正期間と、
前記高電位電圧電源線から前記駆動トランジスタを通して前記映像電圧信号に応じた駆動電流を前記表示素子に供給する発光期間と、
を備えたアクティブマトリクス型の表示装置の駆動方法。
【請求項９】
前記映像信号書き込み期間とオフセットキャンセル期間とを同時に行う請求項８に記載のアクティブマトリクス型の表示装置の駆動方法。
【請求項１０】
１水平期間内に、前記信号線駆動回路から赤用映像電圧信号、緑用映像電圧信号、青用映像電圧信号を順次出力する請求項６ないし９のいずれか１項に記載のアクティブマトリクス型の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を画素に用いたアクティブマトリクス型の表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されている。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素を備えている。各表示画素は、自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成され、有機ＥＬ素子の発光輝度を制御することにより表示動作を行う。  
画素回路の駆動方式としては、電圧信号により行なう方式（例えば、特許文献１）が知られている。また、電圧電源をスイッチングしてロー、ハイを切り換えるとともに、映像信号線から映像信号および初期化信号の両方を出力することにより、画素の構成素子数と配線数を削減し、画素のレイアウト面積を小さくすることにより高精細化を図った表示装置が提案されている（例えば、特許文献２）。
【特許文献１】米国特許第６，２２９，５０６  Ｂ１号明細書
【特許文献２】特開２００７−３１０３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献２に開示された表示装置のように、電源電圧を各行毎にスイッチングする構成とした場合、電圧電源に流れる電流が大きいことから、これをスイッチングするスイッチング素子の電圧降下も大きくなる。これにより、スイッチング素子を大きくする必要があり、駆動回路が大型化する。
【０００６】
また、映像信号線から映像信号電位およびリセット電位の両方を出力する場合、信号線の選択駆動ができず、一水平期間内で、画素の初期化動作、映像信号書き込み、閾値キャンセル動作の全てを行う必要がある。そのため、映像信号書き込み期間、あるいは、閾値キャンセル期間が短くなり、映像信号の書き込み不足、あるいは閾値キャンセル不足が生じ、表示ムラが発生する虞がある。同様に、画素を構成する駆動トランジスタの移動度補正を十分に行うことが難しく、表示ムラ発生の要因となる。
【０００７】
この発明は、上記課題に鑑みなされたもので、その目的は、駆動回路の小型化により狭額縁化を図ることができるとともに、素子数を低減し、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型の表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の行毎に接続された複数の走査線と、それぞれ前記画素部に接続された複数の映像信号線と、それぞれ前記画素部に接続された複数のリセット電源配線と、前記画素部の行毎に接続された複数の初期化電源配線と、高電位電圧電源線および低電位電圧電源線と、前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、前記映像信号線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、を具備し、  
前記画素回路は、前記低電位電圧電源線と高電位電圧電源線との間で前記表示素子と直列に接続され、第１端子が前記表示素子に接続され第２端子が前記リセット電源配線に接続された駆動トランジスタと、トランジスタにより形成され、第１端子が高電位電圧電源に接続され、第２端子が前記駆動トランジスタの第２端子に接続され、制御端子が前記走査線に接続された出力スイッチと、前記駆動トランジスタの第１端子と制御端子との間に接続された保持容量と、トランジスタにより形成され、第１端子が前記初期化電源線に接続され、第２端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記走査線に接続された初期化スイッチと、トランジスタにより形成され、第１端子が前記映像信号線に接続され、第２端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記走査線に接続され、前記映像信号線から映像電圧信号を取り込み前記保持容量に保持する画素スイッチと、を備え、前記走査線駆動回路は、１リセット電源線毎に設けられ、それぞれ第１端子がリセット電源に接続され、第２端子が前記リセット電源配線に接続され、制御端子が前記走査線に接続された複数のリセットスイッチを有している。
【０００９】
この発明の他の態様に係るアクティブマトリクス型の表示装置の駆動方法は、前記初期化電源配線から前記駆動トランジスタの制御端子に初期化電位を印加し、前記リセット電源配線から前記駆動トランジスタの第１端子にリセット電位を印加して駆動トランジスタを初期化するリセット期間と、前記駆動トランジスタの制御端子に初期化電位を印加した状態で、前記高電位電圧電源から前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値オフセットをキャンセルするオフセットキャンセル期間と、前記映像信号線に映像電圧信号を書き込む映像信号書き込み期間と、前記映像信号線から前記駆動トランジスタの制御端子に前記映像電圧信号を書き込むとともに、前記高電位電圧電源線から前記駆動トランジスタを通して前記低電位電圧電源線に電流を流す移動度補正期間と、前記高電位電圧電源線から前記駆動トランジスタを通して前記映像電圧信号に応じた駆動電流を前記表示素子に供給する発光期間と、を備えている。
【発明の効果】
【００１０】
上記構成によれば、駆動回路の小型化により狭額縁化を図ることができるとともに、素子数を低減し、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下図面を参照しながら、この発明の第１の実施形態に係る有機ＥＬ表示装置について詳細に説明する。  
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図１に示すように、有機ＥＬ表示装置は、例えば、２型以上のアクティブマトリクス型の表示装置として構成され、有機ＥＬパネル１０およびこの有機ＥＬパネル１０の動作を制御するコントローラ１２を備えている。
【００１２】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線（発光時間制御用ゲート配線、リセット制御用ゲート配線）Ｓｇａ（１〜ｍ）、第２走査線（初期化制御用ゲート配線）Ｓｇｂ（１〜ｍ）、第３走査線（信号書き込み制御用ゲート配線）Ｓｇｃ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）を備えている。また、有機ＥＬパネル１０は、表示画素ＰＸの行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた後述する初期化電源配線Ｖｉｎｉおよびリセット電源配線Ｖｒｓｔと、高電位の電圧電源線Ｖｄｄと、低電位の基準電圧電源線Ｖｓｓと、を有している。
【００１３】
有機ＥＬパネル１０は、第１、第２、第３走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）Ｓｇｃ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂ、および信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成され、コントローラ１２とともに制御部を構成している。
【００１４】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１５】
図２に表示画素ＰＸの等価回路を示す。各行において、Ｒ（赤）表示用、Ｇ（緑）表示用、Ｂ（青）表示用の３つ表示画素ＰＸが交互に並んで設けられている。各表示画素ＰＸの画素回路１８は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、初期化スイッチＩＳＴ、およびキャパシタとしての保持容量Ｃｓを有している。各行の表示画素ＰＸの少なくとも１つは、出力スイッチＢＣＴを有している。本実施形態において、ＲＧＢ、３つの表示画素ＰＸの内、Ｇの表示画素ＰＸに出力スイッチＢＣＴが設けられている。更に、走査線駆動回路１４ａには、複数のリセットスイッチＲＳＴが設けられ、それぞれ各行のリセット電源配線Ｖｒｓｔに接続されている。
【００１６】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、初期化スイッチＩＳＴ、および出力スイッチＢＣＴは、ここでは同一導電型、例えばＮチャネル型の薄膜トランジスタにより構成されている。リセットスイッチＲＳＴは、出力スイッチＢＣＴと逆導電型、ここでは、Ｐチャネル型の薄膜トランジスタにより構成されている。なお、出力スイッチＢＣＴをＰチャネル型の薄膜トランジスタ、リセットスイッチＲＳＴをＮチャネル型の薄膜トランジスタによってそれぞれ構成してもよい。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００１７】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、出力スイッチＢＣＴ、初期化スイッチＩＳＴ、リセットスイッチＲＳＴの各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００１８】
Ｇの表示画素ＰＸの画素回路１８において、駆動トランジスタＤＲＴおよび出力スイッチＢＣＴは、高電位の電圧電源線Ｖｄｄと低電位の基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続されている。電圧電源線Ｖｄｄおよび基準電圧電源線Ｖｓｓは、例えば、１０Ｖおよび１．５Ｖの電位にそれぞれ設定される。電圧電源線Ｖｄｄおよび基準電圧電源線Ｖｓｓは、信号線駆動回路１５に接続され、信号線駆動回路から電源電圧を供給される。
【００１９】
出力スイッチＢＣＴは、その第２端子、ここではドレインが電圧電源線Ｖｄｄに接続され、第１端子、ここではソースが、駆動トランジスタＤＲＴの第２端子、ここでは、ドレインに接続されている。出力スイッチＢＣＴのゲートは、第１走査線Ｓｇａに接続されている。これにより、出力スイッチＢＣＴは、第１走査線Ｓｇａ（１〜ｍ）からの制御信号ＢＧ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）制御され、有機ＥＬ素子１６の発光時間を制御する。
【００２０】
駆動トランジスタＤＲＴは、そのドレインが出力スイッチＢＣＴのソースおよびリセット電源配線Ｖｒｓｔに接続され、そのソースが有機ＥＬ素子１６の一方の電極、ここでは、陽極に接続される。有機ＥＬ素子の陰極は、基準電圧電源線Ｖｓｓに接続されている。駆動トランジスタＤＲＴは、映像信号に応じた電流量の駆動電流を有機ＥＬ素子１６に出力する。図２において、符号Ｃｏは、有機ＥＬ素子１６の寄生容量を示している。
【００２１】
なお、Ｒ、Ｂの表示画素ＰＸにおいては、出力スイッチＢＣＴは設けられておらず、駆動トランジスタＤＲＴは、有機ＥＬ素子１６とリセット電源配線Ｖｒｓｔとの間に接続されている。
【００２２】
各画素回路１８において、初期化スイッチＩＳＴは、駆動トランジスタＤＲＴのゲートと、初期化電源配線Ｖｉｎｉとの間に接続され、そのゲートは初期化制御用ゲート配線として機能する第２走査線Ｓｇｂ（１〜ｍ）に接続されている。初期化スイッチＩＳＴは、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号ＩＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、対応する初期化電源配線Ｖｉｎｉから供給される初期化電圧信号を画素回路１８に供給し、駆動トランジスタＤＲＴのゲート電位を１垂直周期毎にＶｉｎｉ電位に設定する。すなわち、初期化スイッチＩＳＴは、第２走査線Ｓｇｂ（１〜ｍ）からの制御号制御信号ＩＧ（１〜ｍ）に応じてオン、オフされ、駆動トランジスタＤＲＴのゲート電位の前フレームの情報を初期化する。
【００２３】
保持容量ＣＳは、２つの電極を有し、駆動トランジスタＤＲＴのゲート、ソース間に接続され、映像信号により決定される駆動トランジスタＤＲＴのゲート制御電位を保持する。
【００２４】
画素スイッチＳＳＴは、そのソースが映像信号線Ｘ（１〜ｎ）に接続され、ドレインが駆動トランジスタＤＲＴのゲートに接続されている。画素スイッチＳＳＴのゲートは、信号書き込み制御用ゲート配線として機能する第３走査線Ｓｇｃ（１〜ｍ）に接続され、第３走査線Ｓｇｃ（１〜ｍ）から供給される制御信号ＳＧ（１〜ｍ）によりオン、オフ制御される。そして、画素スイッチＳＳＴは、制御信号ＳＧ（１〜ｍ）に応答して、画素回路１８と映像信号線Ｘ（１〜ｎ）との接続、非接続を制御し、対応する映像信号線Ｘ（１〜ｎ）から階調映像電圧信号を画素回路１８に取り込む。
【００２５】
１行毎に、走査線駆動回路１４ａに設けられたリセットスイッチＲＳＴは、駆動トランジスタＤＲＴのドレインとリセット電源配線Ｖｒｓｔとの間に接続されている。リセットスイッチＲＳＴのゲートは、リセット制御用ゲート配線として機能する第１走査線Ｓｇａ（１〜ｍ）に接続されている。リセットスイッチＲＳＴは、第１走査線Ｓｇａ（１〜ｍ）からの制御信号ＢＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタＤＲＴのソース電位を初期化する。
【００２６】
上記のように、出力スイッチＢＣＴを制御する発光時間制御用ゲート配線と、リセットスイッチＲＳＴを制御するリセット制御用ゲート配線とは、共通の第１走査線Ｓｇａ（１〜ｍ）によって形成されている。
【００２７】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００２８】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し、映像信号に応じた複数階調の階調電圧信号Ｖsig を複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。
【００２９】
走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および図２に示すように、出力バッファを介して各行の表示画素ＰＸに３種類の制御信号、すなわち、制御信号ＢＧ（１〜ｍ）、ＩＧ（１〜ｍ）、ＳＧ（１〜ｍ）を供給する。これにより、各第１、第２、第３走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）、Ｓｇｃ（１〜ｍ）は、それぞれ制御信号ＢＧ（１〜ｍ）、ＩＧ（１〜ｍ）、ＳＧ（１〜ｍ）により駆動される。
【００３０】
次に、以上のように構成された有機ＥＬ表示装置の動作について説明する。図３は、表示動作時の動作表示時の走査線駆動回路１４ａ、１４ｂの制御信号のタイミングチャートを示し、図４は、表示動作時における各スイッチのオン、オフ状態を示している。  
走査線駆動回路１４ａ、１４ｂは、例えば、スタート信号（ＳＴＶ１〜５）とクロック（ＣＫＶ１〜５）とから各水平走査期間Ｈに対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号ＢＧ、ＩＧ、ＳＧとして出力する。
【００３１】
画素回路１８の動作は、１）リセット動作、２）閾値オフセットキャンセル動作、３）プリ移動度補正動作、４）書き込み動作、５）移動度補正動作、６）発光動作に分けられる。
【００３２】
図３、図４、および図５に示すように、まず、１）リセット動作を行う。リセット動作では、走査線駆動回路１４ａ、１４ｂから、画素スイッチＳＳＴをオフ状態とするレベル（オフ電位）、ここではローレベルの制御信号ＳＧ、初期化スイッチＩＳＴをオン状態とするレベル（オン電位）、ここでは、ハイレベルの制御信号ＩＧ、出力スイッチＢＣＴをオフ状態とし、かつ、リセットスイッチＲＳＴをオン状態とするレベル、ここでは、ローレベルの制御信号ＢＧが出力される。これにより、出力スイッチＢＣＴ、画素スイッチＳＳＴがそれぞれオフ（非導通状態）、初期化スイッチＩＳＴ、およびリセットスイッチＲＳＴがオン（導通状態）となり、リセット動作が開始される。
【００３３】
リセット期間において、初期化電源配線Ｖｉｎｉから出力された初期化電圧信号ＶINI は、初期化スイッチＩＳＴを通して駆動トランジスタＤＲＴのゲートに印加される。これにより、駆動トランジスタＤＲＴのゲート電位は、初期化電圧信号ＶINI に対応する電位にリセットされ、前フレームの情報が初期化される。初期化電圧信号ＶINI は、例えば、２Ｖに設定されている。
【００３４】
また、リセット電源配線Ｖｒｓｔから出力されたリセット電圧信号ＶRST は、リセットスイッチＲＳＴを通して駆動トランジスタＤＲＴのソース、ドレインに印加される。これにより、駆動トランジスタＤＲＴのソース、ドレインの電位がリセット電圧信号ＶRST に対応する電位、例えば、−２Ｖにリセットされ、前フレームの情報が初期化される。リセット動作は、１水平期間行われる。
【００３５】
続いて、図３、図４、および図６に示すように、制御信号ＢＧがオン電位（ハイレベル）となり、制御信号ＩＧはオン電位、制御信号ＳＧはオフ電位に維持される。これにより、画素スイッチＳＳＴおよびリセットスイッチＲＳＴがオフ状態、出力スイッチＢＣＴおよび初期化スイッチＩＳＴはオン状態となり、２）閾値のオフセットキャンセル動作が開始される。
【００３６】
オフセットキャンセル期間において、駆動トランジスタＤＲＴのゲート電位はＶINI に固定される。また、出力スイッチＢＣＴはオン状態にあり、電圧電源線Ｖｄｄから駆動トランジスタＤＲＴに電流が流れ込む。駆動トランジスタＤＲＴのソース電位は、リセット期間に書き込まれたＶRST を初期値とし、駆動トランジスタＤＲＴのドレイン−ソースを通って流れ込む電流分を徐々に減少させながら、駆動トランジスタのＴＦＴ特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。キャンセル期間終了時点で、駆動トランジスタＤＲＴのソース電位は、ＶINI −Ｖth（駆動トランジスタの閾値電圧）となる。これにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、キャンセル点に到達し、このキャンセル点に相当する電位差が保持容量Ｃｓに蓄えられる。オフセットキャンセル動作は、１水平期間行われる。
【００３７】
次いで、図３、図４、および図７に示すように、３）プリ移動度補正動作および４）信号書込み動作が開始される。プリ移動度補正期間および信号書込み期間では、制御信号ＳＧが画素スイッチＳＳＴをオフ状態とするローレベル、制御信号ＩＧが初期化スイッチＩＳＴをオフ状態とするローレベル、制御信号ＢＧが出力スイッチＢＣＴをオン、リセットスイッチＲＳＴをオフ状態するハイレベルとなる。これにより、初期化スイッチＩＳＴ、リセットスイッチＲＳＴ、画素スイッチＳＳＴがオフ（非導通状態）、出力スイッチＢＣＴがオン（導通状態）となる。また、信号線駆動回路１５から映像信号線Ｘ（１〜ｎ）に映像電圧信号Ｖsig が書き込まれる。
【００３８】
プリ移動度補正期間において、電圧電源線Ｖｄｄから駆動トランジスタＤＲＴを通り、有機ＥＬ素子１６の寄生容量Ｃｏを経由して基準電圧電源線Ｖｓｓに電流が流れ、この期間終了後には、駆動トランジスタＤＲＴのソース電位は、ＶINI −Ｖth＋ΔＶ１となり、駆動トランジスタのゲート電位は、ＶINI −Ｖth＋ΔＶ１となる。ΔＶ１電位は、駆動トランジスタＤＲＴの移動度が大きいほど絶対値が大きくなる。
【００３９】
信号書き込み動作では、ＲＧＢの表示画素ＰＸのそれぞれの映像信号線Ｘ（１〜ｎ）に、１水平期間内でそれぞれの映像電圧信号電位Ｖsig （Ｒ、Ｇ、Ｂ）が書き込まれる。この信号書き込み動作は、プリ移動度補正動作と同時に行われる。
【００４０】
続いて、図３、図５、および図８に示すように、５）移動度補正期間では、制御信号ＳＧが画素スイッチＳＳＴをオン状態とするオン電位、制御信号ＩＧが初期化スイッチＩＳＴをオフ状態とするオフ電位、制御信号ＢＧが出力スイッチＢＣＴをオン状態、リセットスイッチＲＳＴをオフ状態する電位となる。これにより、初期化スイッチＩＳＴおよびリセットスイッチＲＳＴがオフ（非導通状態）、画素スイッチＳＳＴおよび出力スイッチＢＣＴがオン（導通状態）となり、移動度補正動作が開始される。
【００４１】
移動度補正期間において、映像信号線Ｘ（１〜ｎ）から画素スイッチＳＳＴを通って駆動トランジスタＤＲＴのゲートに映像電圧信号Ｖsig が書き込まれる。また、電圧電源線Ｖｄｄから駆動トランジスタＤＲＴを通り、有機ＥＬ素子１６の寄生容量Ｃｏを経由して基準電圧電源線Ｖｓｓに電流が流れる。画素スイッチＳＳＴがオンした直後は、駆動トランジスタＤＲＴのゲート電位は、Ｖsig （Ｒ，Ｇ，Ｂ）、駆動トランジスタＤＲＴのソース電位は、  
ＶINI −Ｖth＋ΔＶ１＋Ｃｓ（Ｖsig −ＶINI −ΔＶ１）／（Ｃｓ＋Ｃｏ）  
となる。その後、有機ＥＬ素子１６の寄生容量Ｃｏを経由して基準電圧電源線Ｖｓｓに電流が流れ、移動度補正期間終了時には、駆動トランジスタのゲート電位は、Ｖsig （Ｒ，Ｇ，Ｂ）、駆動トランジスタＤＲＴのソース電位は、  
ＶINI −Ｖth＋ΔＶ１＋ΔＶ２＋Ｃｓ（Ｖsig −ＶINI −ΔＶ１）／（Ｃｓ＋Ｃｏ）  
となる。これにより、駆動トランジスタＤＲＴの移動度のばらつきが補正される。  
本実施形態では、プリ移動度補正、信号書き込み、および移動度補正は１水平期間で行われる。
【００４２】
次に、図３、図４、および図９に示すように、制御信号ＳＧがオフ電位（ローレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、階調映像電圧信号書込み動作および移動度補正動作が終了する。これと同時に又はこれに続いて、制御信号ＢＧが出力スイッチＢＣＴをオン状態、リセットスイッチＲＳＴをオフ状態とするオン電位（ハイレベル）となり、制御信号ＩＧが初期化スイッチＩＳＴをオフ状態とするオフ電位（ローレベル）となる。これにより、リセットスイッチＲＳＴ、初期化スイッチＩＳＴ、および画素スイッチＳＳＴがオフ（非導通状態）、出力スイッチＢＣＴのみがオン（導通状態）となり、発光動作が開始される。
【００４３】
発光期間では、電圧電源線Ｖｄｄから出力スイッチＢＣＴおよびリセット電源配線Ｖｒｓｔを通して、Ｒ、Ｇ、Ｂの各表示画素ＰＸの駆動トランジスタＤＲＴに駆動電流が流れる。駆動トランジスタＤＲＴは、保持容量ＣＳに書込まれたゲート制御電圧に対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作を行う。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。
【００４４】
上述したリセット動作、オフセットキャンセル動作、プリ移動度補正動作、信号書き込み動作、移動度補正動作、発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００４５】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として  
Ｉｅｌ＝β×｛（Ｖsig −ＶINI −ΔＶ１）×Ｃｏ／（Ｃｓ＋Ｃｏ）−ΔＶ２｝２、  
β＝μ・ＣｏｘＷ／２Ｌ、  （Ｗ：チャネル幅、Ｌ：チャネル長）  
となり、駆動トランジスタＤＲＴの閾値Ｖthに依存しない値となる。そのため、駆動トランジスタの閾値のばらつきによる影響を排除することができる。また、ΔＶ１、２は、駆動トランジスタの移動度が大きい程、絶対値が大きい値となるため、移動度の影響も補償することができる。従って、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことができる。
【００４６】
また、高電位の電圧電源を複数電位にスイッチングする必要がなく、スイッチング素子の小型化、駆動回路の大型化を図ることができる。これにより、表示装置の狭額縁化を図ることができる。映像信号線とリセット電源配線とを設けることにより、映像信号線の選択駆動を行うことができ、リセット期間、オフセットキャンセル期間をそれぞれ一水平期間以上とることが可能となる。そのため、映像信号の書き込み不足、あるいは閾値キャンセル不足を防止し、表示ムラの発生を抑制することができる。同様に、画素を構成する駆動トランジスタの移動度補正を十分に行うことができ、表示ムラ発生を防止し、表示品位の向上を図ることができる。更に、出力スイッチは、１行に少なくとも１つ設けられていればよく、素子数を低減し、表示パネルの高精細を図ることができる。発光時間制御用ゲート配線およびリセット制御用ゲート配線を共通の走査線で形成することにより、配線数を低減することができる。以上のことから、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法が得られる。
【００４７】
次に、第２の実施形態に係る有機ＥＬ表示装置について説明する。なお、第２の実施形態において、前述した第１の実施形態と同一の部分には、同一の参照符号を付してその説明を省略し、異なる構成部分について、詳細に説明する。  
第２の実施形態に係る有機ＥＬ表示装置の表示パネルの構成、各表示画素、画素回路の構成は、前述した第１の実施形態と同一である。第２の実施形態では、有機ＥＬ表示装置の駆動方法が第１の実施形態と相違している。
【００４８】
第２の実施形態に係る有機ＥＬ表示装置の動作について説明する。図１０は、表示動作時の動作表示時の走査線駆動回路１４ａ、１４ｂの制御信号のタイミングチャートを示している。  
画素回路１８の動作は、１）リセット動作、２）閾値オフセットキャンセル動作、３）書き込み動作、４）移動度補正動作、５）発光動作に分けられる。
【００４９】
図１０および図１１に示すように、まず、１）リセット動作を行う。リセット動作では、走査線駆動回路１４ａ、１４ｂから、画素スイッチＳＳＴをオフ状態とするレベル（オフ電位）、ここではローレベルの制御信号ＳＧ、初期化スイッチＩＳＴをオン状態とするレベル（オン電位）、ここでは、ハイレベルの制御信号ＩＧ、出力スイッチＢＣＴをオフ状態とし、かつ、リセットスイッチＲＳＴをオン状態とするレベル、ここでは、ローレベルの制御信号ＢＧが出力される。これにより、出力スイッチＢＣＴ、画素スイッチＳＳＴがそれぞれオフ（非導通状態）、初期化スイッチＩＳＴ、およびリセットスイッチＲＳＴがオン（導通状態）となり、リセット動作が開始される。
【００５０】
リセット期間において、初期化電源配線Ｖｉｎｉから出力された初期化電圧信号ＶINI は、初期化スイッチＩＳＴを通して駆動トランジスタＤＲＴのゲートに印加される。これにより、駆動トランジスタＤＲＴのゲート電位は、初期化電圧信号ＶINI に対応する電位にリセットされ、前フレームの情報が初期化される。初期化電圧信号ＶINI は、例えば、２Ｖに設定されている。
【００５１】
また、リセット電源配線Ｖｒｓｔから出力されたリセット電圧信号ＶRST は、リセットスイッチＲＳＴを通して駆動トランジスタＤＲＴのソース、ドレインに印加される。これにより、駆動トランジスタＤＲＴのソース、ドレインの電位がリセット電圧信号ＶRST に対応する電位、例えば、−２Ｖにリセットされ、前フレームの情報が初期化される。
【００５２】
続いて、図１０および図１２に示すように、制御信号ＢＧがオン電位（ハイレベル）となり、制御信号ＩＧはオン電位、制御信号ＳＧはオフ電位に維持される。これにより、画素スイッチＳＳＴおよびリセットスイッチＲＳＴがオフ状態、出力スイッチＢＣＴおよび初期化スイッチＩＳＴはオン状態となり、２）閾値のオフセットキャンセル動作が開始される。
【００５３】
オフセットキャンセル期間において、駆動トランジスタＤＲＴのゲート電位はＶINI に固定される。また、出力スイッチＢＣＴはオン状態にあり、電圧電源線Ｖｄｄから駆動トランジスタＤＲＴに電流が流れ込む。駆動トランジスタＤＲＴのソース電位は、リセット期間に書き込まれたＶRST を初期値とし、駆動トランジスタＤＲＴのドレイン−ソースを通って流れ込む電流分を徐々に減少させながら、駆動トランジスタのＴＦＴ特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。キャンセル期間終了時点で、駆動トランジスタＤＲＴのソース電位は、ＶINI −Ｖth（駆動トランジスタの閾値電圧）となる。これにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、キャンセル点に到達し、このキャンセル点に相当する電位差が保持容量Ｃｓに蓄えられる。
【００５４】
また、オフセットキャンセル期間と同時に、３）信号書込み動作が開始される。信号書込み期間では、制御信号ＢＧがオン電位（ハイレベル）となり、制御信号ＩＧはオン電位、制御信号ＳＧはオフ電位に維持される。これにより、画素スイッチＳＳＴおよびリセットスイッチＲＳＴがオフ状態、出力スイッチＢＣＴおよび初期化スイッチＩＳＴはオン状態となる。また、ＲＧＢの表示画素ＰＸの映像信号線Ｘ（１〜ｎ）にそれぞれの映像電圧信号電位Ｖsig （Ｒ、Ｇ、Ｂ）が書き込まれる。この信号書き込み動作は、オフセットキャンセル動作と同時に行われる。
【００５５】
続いて、図１０および図１３に示すように、４）移動度補正期間では、制御信号ＳＧが画素スイッチＳＳＴをオン状態とするオン電位、制御信号ＩＧが初期化スイッチＩＳＴをオフ状態とするオフ電位、制御信号ＢＧが出力スイッチＢＣＴをオン状態、リセットスイッチＲＳＴをオフ状態する電位となる。これにより、初期化スイッチＩＳＴおよびリセットスイッチＲＳＴがオフ（非導通状態）、画素スイッチＳＳＴおよび出力スイッチＢＣＴがオン（導通状態）となり、移動度補正動作が開始される。
【００５６】
移動度補正期間において、映像信号線Ｘ（１〜ｎ）から画素スイッチＳＳＴを通って駆動トランジスタＤＲＴのゲートに映像電圧信号Ｖsig が書き込まれる。また、電圧電源線Ｖｄｄから駆動トランジスタＤＲＴを通り、有機ＥＬ素子１６の寄生容量Ｃｏを経由して基準電圧電源線Ｖｓｓに電流が流れる。画素スイッチＳＳＴがオンした直後は、駆動トランジスタＤＲＴのゲート電位は、Ｖsig （Ｒ，Ｇ，Ｂ）、駆動トランジスタＤＲＴのソース電位は、  
ＶINI −Ｖth＋Ｃｓ（Ｖsig −ＶINI ）／（Ｃｓ＋Ｃｏ）  
となる。その後、有機ＥＬ素子１６の寄生容量Ｃｏを経由して基準電圧電源線Ｖｓｓに電流が流れ、移動度補正期間終了時には、駆動トランジスタのゲート電位は、Ｖsig （Ｒ，Ｇ，Ｂ）、駆動トランジスタＤＲＴのソース電位は、  
ＶINI −Ｖth＋ΔＶ１＋Ｃｓ（Ｖsig −ＶINI ）／（Ｃｓ＋Ｃｏ）  
となる。ΔＶ１電位は、駆動トランジスタＤＲＴの移動度が大きいほど絶対値が大きくなる。これにより、駆動トランジスタＤＲＴの移動度のばらつきが補正される。  
本実施形態では、リセット、オフセットキャンセル、信号書き込み、および移動度補正は１水平期間で行われる。
【００５７】
次に、図１０および図１４に示すように、制御信号ＳＧがオフ電位（ローレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、階調映像電圧信号書込み動作および移動度補正動作が終了する。これと同時に又はこれに続いて、制御信号ＢＧが出力スイッチＢＣＴをオン状態、リセットスイッチＲＳＴをオフ状態とするオン電位（ハイレベル）となり、制御信号ＩＧが初期化スイッチＩＳＴをオフ状態とするオフ電位（ローレベル）となる。これにより、リセットスイッチＲＳＴ、初期化スイッチＩＳＴ、および画素スイッチＳＳＴがオフ（非導通状態）、出力スイッチＢＣＴのみがオン（導通状態）となり、発光動作が開始される。
【００５８】
発光期間では、電圧電源線Ｖｄｄから出力スイッチＢＣＴおよびリセット電源配線Ｖｒｓｔを通して、Ｒ、Ｇ、Ｂの各表示画素ＰＸの駆動トランジスタＤＲＴに駆動電流が流れる。駆動トランジスタＤＲＴは、保持容量Ｃｓに書込まれたゲート制御電圧に対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作を行う。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。  
上述したリセット動作、オフセットキャンセル動作、信号書き込み動作、移動度補正動作、発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００５９】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として  
Ｉｅｌ＝β×｛（Ｖsig −ＶINI ）×Ｃｏ／（Ｃｓ＋Ｃｏ）−ΔＶ１｝２、  
β＝μ・ＣｏｘＷ／２Ｌ、  （Ｗ：チャネル幅、Ｌ：チャネル長）  
となり、駆動トランジスタＤＲＴの閾値Ｖthに依存しない値となる。そのため、駆動トランジスタの閾値のばらつきによる影響を排除することができる。また、ΔＶ１は、駆動トランジスタの移動度が大きい程、絶対値が大きい値となるため、移動度の影響も補償することができる。従って、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことができる。
【００６０】
また、高電位の電圧電源を複数電位にスイッチングする必要がなく、スイッチング素子の小型化、駆動回路の大型化を図ることができる。これにより、表示装置の狭額縁化を図ることができる。映像信号線とリセット電源配線とを設けることにより、映像信号線の選択駆動を行うことができ、リセット期間、オフセットキャンセル期間をそれぞれ任意に設定することが可能となる。そのため、映像信号の書き込み不足、あるいは閾値キャンセル不足を防止し、表示ムラの発生を抑制することができる。同様に、画素を構成する駆動トランジスタの移動度補正を十分に行うことができ、表示ムラ発生を防止し、表示品位の向上を図ることができる。更に、出力スイッチは、１行に少なくとも１つ設けられていればよく、素子数を低減し、表示パネルの高精細を図ることができる。発光時間制御用ゲート配線およびリセット制御用ゲート配線を共通の走査線で形成することにより、配線数を低減することができる。以上のことから、高精細で表示品位の向上したアクティブマトリクス型の表示装置およびその駆動方法が得られる。
【００６１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００６２】
前述した実施形態において、出力スイッチＢＣＴを制御する発光時間制御用ゲート配線と、リセットスイッチＲＳＴを制御するリセット制御用ゲート配線とは、共通の第１走査線Ｓｇａ（１〜ｍ）によって形成されているが、これに限らず、それぞれ独立した走査船により形成し、独立した制御信号により駆動してもよい。複数のリセット電源配線および複数の初期化電源配線は、画素部の行毎に限らず、列毎に設けられていてもよい。
【００６３】
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。各スイッチ、駆動トランジスタを構成するトランジスタは、Ｎチャネル型に限らず、Ｐチャネル型としてもよい。同様に、リセットスイッチは、Ｐチャネル型に限らず、Ｎチャネル型としてもよい。トランジスタおよびスイッチの形状、寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。出力スイッチは、３表示画素に１つ設ける構成としたが、これに限らず、必要に応じて、出力スイッチの数を増減可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００６４】
【図１】図１は、第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置における制御信号の電位変化を示すタイミングチャートである。
【図４】図４は、前記有機ＥＬ表示装置の各動作期間における各スイッチのオン、オフ状態を示す図。
【図５】図５は、前記有機ＥＬ表示装置のリセット動作時における表示画素の等価回路を示す平面図である。
【図６】図６は、前記有機ＥＬ表示装置のオフセットキャンセル動作時における表示画素の等価回路を示す平面図である。
【図７】図７は、前記有機ＥＬ表示装置の信号電流書き込み、およびプリ移動度補正動作時における表示画素の等価回路を示す平面図である。
【図８】図８は、前記有機ＥＬ表示装置の移動度補正動作時における表示画素の等価回路を示す平面図である。
【図９】図９は、前記有機ＥＬ表示装置の発光動作時における表示画素の等価回路を示す平面図である。
【図１０】図１０は、第２の実施形態に係る有機ＥＬ表示装置における制御信号の電位変化を示すタイミングチャートである。
【図１１】図１１は、第２の実施形態に係る有機ＥＬ表示装置のリセット動作時における表示画素の等価回路を示す平面図である。
【図１２】図１１は、第２の実施形態に係る有機ＥＬ表示装置のオフセットキャンセル動作および信号書き込み動作時における表示画素の等価回路を示す平面図である。
【図１３】図１２は、第２の実施形態に係る有機ＥＬ表示装置の移動度補正動作時における表示画素の等価回路を示す平面図である。
【図１４】図１４は、前記有機ＥＬ表示装置の発光動作時における表示画素の等価回路を示す平面図である。
【符号の説明】
【００６５】
８…絶縁基板、１０…有機ＥＬパネル、１１…表示領域、１２…コントローラ、
１４ａ、１４ｂ…走査線駆動回路、１５…信号線駆動回路、１６…有機ＥＬ素子、
１８…画素回路、ＳＳＴ…画素スイッチ、ＤＲＴ…駆動トランジスタ、
ＩＳＴ…初期化スイッチ、ＲＳＴ…リセットスイッチ、ＢＣＴ…出力スイッチ、
Ｘ…映像信号線、Ｖｄｄ…電圧電源線、Ｖｓｓ…基準電圧電源線、
Ｖｒｓｔ…リセット電源配線、Ｖｉｎｉ…初期化電源配線
Ｓｇａ（１〜ｍ）…第１走査線、Ｓｇｂ（１〜ｍ）…第２走査線、
Ｓｇｃ（１〜ｍ）…第３走査線、
【図１】
2010128183.tif 000003
【図２】
2010128183.tif 000004
【図３】
2010128183.tif 000005
【図４】
2010128183.tif 000006
【図５】
2010128183.tif 000007
【図６】
2010128183.tif 000008
【図７】
2010128183.tif 000009
【図８】
2010128183.tif 000010
【図９】
2010128183.tif 000011
【図１０】
2010128183.tif 000012
【図１１】
2010128183.tif 000013
【図１２】
2010128183.tif 000014
【図１３】
2010128183.tif 000015
【図１４】
2010128183.tif 000016