(57)【要約】      （修正有）【課題】少なくとも１つのアクティブ素子を含む電気機械デバイスを少なくとも１つの基板上に製造する方法を提供する。【解決手段】第１の部分１と、界面層８と、第２の部分９とを含む不均質基板を製造するステップであり、前記第１の部分１が、第１の単結晶材料中に形成され、埋込みゾーン３１を含み、表面１”と埋込みゾーンをつなぐ開口２０と、埋込みゾーンと界面層８をつなぐトレンチ２６を通じて、前記埋込みゾーンを選択的に腐食することができるように、第２の単結晶材料３を形成するステップと、前記埋込みゾーン３１の少なくとも一部をエッチングして、１つの空洞１４を形成するステップとを含む。【選択図】図１−３
2010012594.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのアクティブ素子を含む電気機械デバイスを少なくとも１つの基板上に製造する方法において、
ａ）第１の部分（１、３、６）と、界面層（８）と、第２の部分（９）とを含む不均質基板を製造するステップであり、前記第１の部分（１、３、６）が、第１の単結晶材料中に形成された第１と領域と第２の領域（１、６）の間に挟まれた１つまたは複数の埋込みゾーン（２１、３１、５１、５１）を含み、前記第１の領域（１）が前記第１の部分の表面（１”）まで延び、前記第２の領域（６）が前記界面層（８、８’）まで延び、少なくとも１つの前記埋込みゾーン（２１、３１、５１、５１）が、前記第１および第２の領域（１、６）と比較して選択的に腐食することができるように、少なくとも部分的に第２の単結晶材料から形成されるステップと、
ｂ）前記第１の部分の表面（１”）から前記第１の領域（１）を貫通して延び、少なくとも１つの前記埋込みゾーン（２１、３１、５１、５１）に開く開口（２０）を形成するステップと、
ｃ）少なくとも１つの前記埋込みゾーン（２１、３１、５１、５１）の少なくとも一部をエッチングして、少なくとも１つの空洞（１４）を、前記空洞（１４）と前記界面層（８、８’）の間の前記第２の領域（６）の少なくとも一部分である少なくとも１つのアクティブ素子を画定するように形成するステップと、
を含み、前記基板の前記第１および第２の部分（１、３、６；９）がそれぞれ、接着によって１つに組み付けられた第１および第２の基板から構成され、前記第１および第２の基板の少なくとも一方が、その基板の表面の少なくとも一部分に少なくとも１つの前記界面層（８）を含む
ことを特徴とする方法。
【請求項２】
前記第２の領域が、少なくとも１つのアクティブ素子の形状を画定するような態様で少なくとも１つの埋込み層（２１、３１、５１、５１）と前記界面層（８）の間に延びる局所化されたゾーン（７、７’）を提示することを特徴とする、請求項１に記載の方法。
【請求項３】
前記局所化されたゾーンがトレンチ（７）であることを特徴とする、請求項２に記載の方法。
【請求項４】
前記局所化されたゾーン（７’）が中実であり、ステップｃ）の後に、トレンチ（２６）を形成するようにエッチングされることを特徴とする、請求項２に記載の方法。
【請求項５】
前記局所化されたゾーン（７’）が中実であり、前記界面層が、前記第２の領域と接触した犠牲層を含み、前記方法が、前記犠牲層内に開く少なくとも１つの開口（８０）を形成するステップを含み、前記少なくとも１つの開口（８０）が、前記埋込みゾーン（１つまたは複数）（２１、３１、５１、５１）の外側で、前記第１の部分の表面（６’）から、前記犠牲層に到達するまで形成され、少なくとも１つの前記開口（８０）を通してエッチングすることによって、前記犠牲層の少なくとも一部が除去され、前記局所化されたゾーン（７）が、トレンチ（２６）を形成するような態様でエッチングされることを特徴とする、請求項２に記載の方法。
【請求項６】
前記界面層が、前記第２の領域（６）と接触した犠牲層（８）を含み、前記方法が、ステップｃ）の後に、少なくとも前記アクティブ素子の近傍の前記犠牲層（８）の少なくとも一部を除去するステップを含むことを特徴とする、請求項１から５のいずれか一項に記載の方法。
【請求項７】
最初にステップｃ）で形成された前記開口（２０）を通してエッチングし、次に少なくとも１つの前記空洞（１４）をエッチングし、最後に前記第２の領域に形成されたトレンチをエッチングすることによって前記犠牲層が少なくとも部分的に除去されることを特徴とする、請求項６に記載の方法。
【請求項８】
前記犠牲層（８）の前記除去の前に、前記埋込みゾーン（１つまたは複数）（２１、３１、５１、５１）の外側の前記第１の部分に、前記犠牲層（８）内に開く少なくとも１つの開口（８０）が形成されることを特徴とする、請求項６または７に記載の方法。
【請求項９】
前記不均質基板の前記第１の部分が、前記第１の単結晶材料でできた支持体（１）から出発する以下のステップを含む方法によって形成されることを特徴とする、請求項１に記載の方法：
ａ０）
・前記支持体上に第１の単結晶ＳｉＧｅの層（２１）をエピタキシャル成長させ、
・単結晶Ｓｉ層（３１）をエピタキシャル成長させ、および
・第２の単結晶ＳｉＧｅ層（５１）をエピタキシャル成長させる
ことにより、少なくとも１つの埋込みゾーンを形成するステップ、および
ａ１）少なくとも前記第２のＳｉＧｅエピタキシャル層上に、少なくとも１つの単結晶材料層（６）を、前記アクティブ素子の少なくとも一部分を形成するようにエピタキシャル成長させるステップ。
【請求項１０】
前記不均質基板の前記第１の部分が、単結晶シリコン支持体から出発する以下のステップを含む方法によって形成されることを特徴とする、請求項１に記載の方法：
ａ’０）前記支持体の少なくとも一部分に多孔質シリコンを形成することによって、少なくとも１つの埋込みゾーン（５１）を形成するステップ、および
ａ’１）少なくとも前記多孔質シリコン上に、少なくとも１つの単結晶材料層（５２）を、前記アクティブ素子の少なくとも一部分を形成するようにエピタキシャル成長させるステップ。
【請求項１１】
少なくとも１つの埋込みゾーンを前記界面層に接続する前記局所化されたゾーンが、少なくともステップａ１）またはａ’１）でエピタキシャル成長させた前記層（１つまたは複数）にトレンチをエッチングすることによって形成されることを特徴とする、請求項９または１０に記載の方法。
【請求項１２】
前記犠牲層がＰＳＧまたはシリカから形成されることを特徴とする、請求項５から１１のいずれか一項に記載の方法。
【請求項１３】
前記界面層が、前記電気機械デバイスの電気接続を含むことを特徴とする、請求項１から１２のいずれか一項に記載の方法。
【請求項１４】
前記基板が、厚さが等しい少なくとも２つの並置された埋込みゾーン（９１、９２）を含むことを特徴とする、請求項１から１３のいずれか一項に記載の方法。
【請求項１５】
前記基板が、厚さが異なる少なくとも２つの並置された埋込みゾーン（１０３、１０５）を含むことを特徴とする、請求項１から１３のいずれか一項に記載の方法。
【請求項１６】
前記基板が、少なくとも部分的に上下に重なった少なくとも２つの埋込みゾーンを含むことを特徴とする、請求項１から１５のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）またはナノエレクトロメカニカルシステム（ＮＥＭＳ）型の電気機械コンポーネントを製造する方法に関する。
【背景技術】
【０００２】
（バルク技術と対照をなす）いわゆる表面技術は、シリコン上に形成された電気機械構造（ＭＥＭＳおよび／またはＮＥＭＳ）のサイズを低減することを可能にする。表面技術は、少なくとも３つの層、すなわち機械層（一般に０．１マイクロメートル（μｍ）から１００μｍの厚さを有する）、犠牲層（一般に厚さ０．１μｍから５μｍ）および支持体（一般に厚さ１０μｍから１０００μｍ）からなるスタックを使用することに依存する。犠牲層の選択化学エッチングは、機械層内に、支持体から局所的に独立した機能構造を形成することを可能にする。犠牲層のエッチングされなかったゾーンは、機械構造を支持体に接続するいわゆるアンカー（ａｎｃｈｏｒ）ゾーンを形成することを可能にする。拡張すれば、分離（ｄｅｃｏｕｐｌｉｎｇ）層（特殊なケースとして犠牲層を含む）上にアクティブ（ａｃｔｉｖｅ）層（特殊なケースとして機械層を含む）を形成すると言うことができる。分離層は支持体とアクティブ層との間の接続を提供する。一例として、ソリッドマウンテッドレゾネータ（ＳＭＲ：ｓｏｌｉｄ  ｍｏｕｎｔｅｄ  ｒｅｓｏｎａｔｏｒ）型のバルク弾性波（ＢＡＷ：ｂｕｌｋ  ａｃｏｕｓｔｉｃ  ｗａｖｅ）型構造は、ブラッグミラー（Ｂｒａｇｇ  ｍｉｒｒｏｒ）（分離層）上の圧電スタック（アクティブ層）を含み、ブラッグミラーは、アクティブ層と支持体との間の弾性波分離（ａｃｏｕｓｔｉｃ  ｉｓｏｌａｔｉｏｎ）を達成することを可能にする。
【０００３】
支持体とアクティブ層との間に例えば相互接続層などの他の機能が追加される場合には、より一般的な用語「界面」層（分離層を含む）を使用することが可能である。
【０００４】
所与の１つの方法は特に、機械層（または拡張によりアクティブ層）および犠牲層（または拡張により界面層）を構成する材料の対を選択すること、ならびにそれらの層を支持体に結合することを可能にする方法を選択することを特徴とする。形成するコンポーネントのタイプに応じた異なる基準を使用して１つの方法が選択される。
【０００５】
例えば、犠牲層上の機械層、特にＳｉＯ２上のシリコンに関して、融通が利き、広範囲にわたる要件に適応可能な方法を選択するために留意される主な技術的基準は以下のとおりである：
・機械層の品質、第１に、機械層の機械特性の安定性、さらに、機械層の寸法、特に機械層の厚さを制御することができる精度、
・構造の形状に敏感な、持続時間によるエッチング制御に依存することを避けるために、化学エッチングによって腐食されないゾーンを犠牲層に挿入することによって、アンカーゾーンの水平寸法を制御することが可能であること、
・必要に応じて、機械層の上方および／または下方に、電極として機能するのに適した１つまたは複数の電気相互接続レベルを形成することが可能であること、
・特に慣性構造用のシリコンキャップを追加することと両立すること、ならびに
・単一のコンポーネント内に異なる厚さのシリコンを配置することが可能であること。
【０００６】
最も広範囲に使用されている一群の方法は、シリコン（機械層）／シリカ（犠牲層）材料対ならびにＨＦ（液相または気相）によるシリカの選択エッチングに依存する。この方法群は、シリコンオンインシュレータ（ＳＯＩ）ＭＥＭＳ技術の部分を構成する。
【０００７】
最も単純なＳＯＩ−ＭＥＭＳ法は、例えばプラズマエンハンスト化学蒸着（ＰＥＣＶＤ）または低圧化学蒸着（ＬＰＣＶＤ）によるシリコン支持体（固体シリコン基板）上への材料の逐次付着によって形成されたＳｉＯ２層とＳｉ層の２層を利用する。この方法は以下の理由から有利である：
・機械層の厚さが、シリコン層を付着させる時間の長さによって制御され、
・シリコンを付着させる前に酸化物層を局所的にエッチングすることによって機械層を直接に使用することが可能であるため、アンカーゾーンが非常に良好に制御され、
・異なるレベルに相互接続を形成することが可能である。
【０００８】
とは言うものの、酸化物上に付着し機械層を構成するシリコンは多結晶シリコンであり、多結晶シリコンは、機械層の機械的品質を制御する（応力レベル、安定性などを制御する）ことをより困難にし、得ることができる厚さを限定する。
【０００９】
これらの方法に対する知られている改良は、単結晶シリコンを機械層として使用すること、したがってより良好と考えられる機械特性を得、さらに達成可能なより大きな厚さ範囲を得ることを可能にする。
【００１０】
ＳＯＩ−ＭＥＭＳ技術を使用して単結晶シリコンからＭＥＭＳを製造する知られている方法群のうち３つの主要な方法群について述べる。これらの方法群は、完成したスタックを含む基板を製造するために使用する方法が異なる。
【００１１】
１）出発基板は、制御された厚さ（一般に１００ナノメートル（ｎｍ）程度）のマイクロエレクトロニクス型の微細なＳｉ層を有する、例えばいわゆる「Ｓｍａｒｔ  Ｃｕｔ」（登録商標）切断技法を使用して形成されたＳＯＩ基板である。ＳｉＯ２層は基板に対する絶縁を提供し、犠牲層として使用され、微細なシリコン層は、シリコンのエピタキシャル成長のベースの役目を果たし、それにより単結晶材料でできた機械層を得ることを可能にする。
【００１２】
論文「Ｐｏｌｙｓｉｌｉｃｏｎ  ｐａｃｋａｇｉｎｇ  ａｎｄ  ａ  ｎｅｗ  ａｎｃｈｏｒｉｎｇ  ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ｔｈｉｃｋ  ＳＯＩ−ＭＥＭＳ  −  ｄｙｎａｍｉｃ  ｒｅｓｐｏｎｓｅ  ｍｏｄｅｌ  ａｎｄ  ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  ｏｖｅｒ−ｄａｍｐｅｄ  ｉｎｅｒｔｉａｌ  ｓｅｎｓｏｒｓ」、Ｂ．Ｄｉｅｍ他、（１３ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｓｅｎｓｏｒｓ，Ａｃｔｕａｔｏｒｓ，ａｎｄ  Ｍｉｃｒｏｓｅｎｓｏｒｓ、ソウル（韓国）、２００５年６月５日〜９日、５２７〜５３０ページ）に記載されているように、機械層およびアンカーの上に、ＳｉＮまたは多結晶Ｓｉから相互接続レベルを形成することも知られている。
【００１３】
２）初期基板は酸化物層を有するシリコン基板である。機械層は、厚い第２のシリコン基板を接着し、続いてこのシリコン基板を、矯正（ｒｅｃｔｉｆｉｃａｔｉｏｎ）および研磨によって薄くすることによって形成する（ＰＣＴ出願ＷＯ２００６／０３５０３１号参照）。この方法では、犠牲層が接着層として使用され、化学エッチングが均一であることを保証しなければならないため、接着の品質は決定的に重要である。接着の前に犠牲層にアンカーゾーンを形成することが可能だが、そうすると、不均質な表面に基板を接着することが必要となる。
【００１４】
３）初期基板は、厚いシリコン基板に、犠牲酸化物層を付着させ、次いで多結晶ＳｉとＳｉＮの多層を機能付与層として付着させ、最後に多結晶Ｓｉの最終接着層を付着させたものである。この初期スタックを、支持体の役目を果たす第２のシリコン基板に接着する。その後、厚いベース基板を矯正および研磨によって薄くして、電気機械システム用に使用される機械層を形成する（論文「Ｃａｐａｃｉｔｉｖｅ  ａｃｃｅｌｅｒｏｍｅｔｅｒ  ｗｉｔｈ  ｈｉｇｈ  ａｓｐｅｃｔ  ｒａｔｉｏ  ｓｉｎｇｌｅ  ｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ  ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ  ｕｓｉｎｇ  ｔｈｅ  ＳＯＩ  ｓｔｒｕｃｔｕｒｅ  ｗｉｔｈ  ｐｏｌｙｓｉｌｉｃｏｎ−ｂａｓｅｄ  ｉｎｔｅｒｃｏｎｎｅｃｔ  ｔｅｃｈｎｉｑｕｅ」、Ｔ．Ｙａｍａｍｏｔｏ他、ＭＥＭＳ  ２０００，ｔｈｅ  １３ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ａｎｎｕａｌ  Ｃｏｎｆｅｒｅｎｃｅ、２０００年１月２３日〜２７日、宮崎（日本）、５１４〜５１９ページを参照されたい）。この提案された方法は、多結晶Ｓｉアンカーゾーン、相互接続層および埋込み電極を形成することを可能にし、接着層は犠牲層とは異なる。犠牲層は機械的機能だけを有することになるため、このことは、接着品質があまり重要でないことを意味する。
【００１５】
ブラッグミラー上のＢＡＷ型構造に対して使用される圧電スタックに関しては、使用する技法を選択する基準を、使用可能な材料の物理的な品質に関係付けることができる。
【００１６】
上記の２つの例、すなわち機械層または圧電スタックは、単結晶材料でできたアクティブ層を使用することが可能であることが、使用する技法を選択する際の重要な因子になりうることを示している。
【００１７】
慣性構造またはＢＡＷ構造に基づく構造では、アクティブ構造を保護するため、ならびに構造が位置する雰囲気の圧力および組成が制御されることを保証するために、アクティブ構造を覆うキャップを提供する必要がある。このキャップは、（特にデバイスの全厚を低減させるためにベース基板を薄くするときに）直接にもまたは間接的にも、コンポーネント上に応力を生じさせてはならない。
【００１８】
第１の解決策は、パッケージ内にカットアウト（ｃｕｔｏｕｔ）ＭＥＭＳ構造を配置することである。この非集合的な技術は、コンポーネントの費用をかなり増大させ、さらにコンポーネントの全体積を増大させる。
【００１９】
ＭＥＭＳ構造を覆う保護を集合的に提供する知られている技術には以下の２つのタイプがある。
【００２０】
・ＭＥＭＳ構造を覆う空洞を有するシリコンウェーハを密封する。一例として、これは、（例えば米国特許第６  ３９１  ６７３号に記載された）ガラスフリットおよび構造の下のコンタクトパスで密封する方法において提案されている。
【００２１】
・またはキャップを薄層として形成する。例えば、上記方法１）では、例えば前述のＢ．Ｄｉｅｍの論文に記載されているようにして、ＭＥＭＳ構造の上に、多結晶Ｓｉからキャップを形成することが可能である。
【００２２】
シリコンウェーハをフィットさせる必要がある解決策は、第３の基板を利用する。密封技術は、機械強度を提供するのに十分な接着領域を必要とし、それによりコンポーネントの全面積を増大させる。さらに、コンポーネントの機械部分にキャップを電気的に接続することは不可能である。残念なことに、例えばキャップの電位を制御するためには電気接続が必要であり、必要な場合、これは、キャップに電極を含めることを要求する。
【００２３】
シリコンキャップをフィットさせ、同時に電気接続を提供することを含む解決策が存在する（参照：ＡｕＳｎ  ｏｎ  ａ  ｃｏｍｐｏｎｅｎｔ：Ｑ．Ｗａｎｇ他、「Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ａｕ−Ｓｎ  ｅｕｔｅｃｔｉｃ  ｂｏｎｄｉｎｇ  ｉｎ  ｈｅｒｍｅｔｉｃ  ｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙ  ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ  ｗａｆｅｒ  ｌｅｖｅｌ  ｐａｃｋａｇｉｎｇ」、Ｊｏｕｒｎａｌ  ｏｆ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ、３５巻、３号、２００６年）。今のところ、この技術は、工業的にはコンポーネント規模でしか使用できず、さらに、接続は、提供するのが複雑な金属合金の助けを借りて実施される。
【００２４】
上記の方法１）に関連した解決策は多結晶Ｓｉの付着物を使用することに依存し、この解決策は、キャップを介してコンタクトを伝達することを可能にする。しかしながら、使用される付着物の性質は、応力を監視することを要求し、これを工業的に実行することは難しい。このような監視は特に、コンポーネントの全厚を低減させるために支持体を薄くするときに必要である。さらに、キャップの厚さは約１０マイクロメートルに制限され、このことは、３次元インテグレーション技術に対してキャップの面を使用することを困難にする。
【００２５】
単結晶アクティブ層を使用するＳＯＩ型の方法では、第３の次元において機械層を構築することは現在のところ不可能である。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】ＰＣＴ出願第ＷＯ２００６／０３５０３１号
【特許文献２】米国特許第６  ３９１  ６７３号
【特許文献３】フランス特許出願第ＦＲ  ２  ８７６  ２１９号
【特許文献４】フランス特許出願第ＦＲ  ２  ８７６  ２２０号
【非特許文献】
【００２７】
【非特許文献１】「Ｐｏｌｙｓｉｌｉｃｏｎ  ｐａｃｋａｇｉｎｇ  ａｎｄ  ａ  ｎｅｗ  ａｎｃｈｏｒｉｎｇ  ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ｔｈｉｃｋ  ＳＯＩ−ＭＥＭＳ  −  ｄｙｎａｍｉｃ  ｒｅｓｐｏｎｓｅ  ｍｏｄｅｌ  ａｎｄ  ａｐｐｌｉｃａｔｉｏｎ  ｔｏ  ｏｖｅｒ−ｄａｍｐｅｄ  ｉｎｅｒｔｉａｌ  ｓｅｎｓｏｒｓ」、Ｂ．Ｄｉｅｍ他、（１３ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｓｅｎｓｏｒｓ，Ａｃｔｕａｔｏｒｓ，ａｎｄ  Ｍｉｃｒｏｓｅｎｓｏｒｓ、韓国ソウル、２００５年６月５日〜９日、５２７〜５３０ページ）
【非特許文献２】「Ｃａｐａｃｉｔｉｖｅ  ａｃｃｅｌｅｒｏｍｅｔｅｒ  ｗｉｔｈ  ｈｉｇｈ  ａｓｐｅｃｔ  ｒａｔｉｏ  ｓｉｎｇｌｅ  ｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ  ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ  ｕｓｉｎｇ  ｔｈｅ  ＳＯＩ  ｓｔｒｕｃｔｕｒｅ  ｗｉｔｈ  ｐｏｌｙｓｉｌｉｃｏｎ−ｂａｓｅｄ  ｉｎｔｅｒｃｏｎｎｅｃｔ  ｔｅｃｈｎｉｑｕｅ」、Ｔ．Ｙａｍａｍｏｔｏ他、ＭＥＭＳ  ２０００，ｔｈｅ  １３ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ａｎｎｕａｌ  Ｃｏｎｆｅｒｅｎｃｅ、２０００年１月２３日〜２７日、宮崎（日本）、５１４〜５１９ページ
【非特許文献３】ＡｕＳｎ  ｏｎ  ａ  ｃｏｍｐｏｎｅｎｔ：Ｑ．Ｗａｎｇ他、「Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ａｕ−Ｓｎ  ｅｕｔｅｃｔｉｃ  ｂｏｎｄｉｎｇ  ｉｎ  ｈｅｒｍｅｔｉｃ  ｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙ  ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ  ｗａｆｅｒ  ｌｅｖｅｌ  ｐａｃｋａｇｉｎｇ」、Ｊｏｕｒｎａｌ  ｏｆ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ、３５巻、３号、２００６年
【非特許文献４】「Ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  ｏｆ  Ｐｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３  ｏｎ  Ｓｉ  ａｎｄ  ｉｔｓ  ｎａｎｏｓｃａｌｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｐｒｏｐｅｒｔｉｅｓ」、Ａ．Ｌｉｎ他、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、７８巻、１４号、２００１年４月２日
【非特許文献５】「Ｌｏｃａｌ  ｂｕｒｉｅｄ  ｏｘｉｄｅ  ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ＨＶ  ｔｒａｎｓｉｓｔｏｒｓ  ｉｎｔｅｇｒａｔｅｄ  ｉｎ  ＣＭＯＳ」、Ｅ．Ｓａａｒｎｉｌｅｈｔｏ他、ｔｈｅ  １９ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ＆  ＩＣｓ予稿集、２００７年５月２７〜３０日、済州（韓国）、８１〜８４ページ
【非特許文献６】Ｐ．Ｓｔｅｉｎｅｒ、Ａ．ＲｉｃｈｔｅｒおよびＷ．Ｌａｎｇ、「Ｕｓｉｎｇ  ｐｏｒｏｕｓ  ｓｉｌｉｃｏｎ  ａｓ  ａ  ｓａｃｒｉｆｉｃｉａｌ  ｌａｙｅｒ」、Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．、３巻（１９９３年）、３２３６ページ
【非特許文献７】Ｓ．Ｂｏｒｅｌ他、「Ｃｏｎｔｒｏｌ  ｏｆ  ｓｅｌｅｃｔｉｖｉｔｙ  ｂｅｔｗｅｅｎ  ＳｉＧｅ  ａｎｄ  Ｓｉ  ｉｎ  ｉｓｏｔｒｏｐｉｃ  ｅｔｃｈｉｎｇ  ｐｒｏｃｅｓｓｅｓ」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、４３巻、６Ｂ号、２００４年、３９６４〜３９６６ページ
【発明の概要】
【発明が解決しようとする課題】
【００２８】
本発明の根底にある発想は、１種以上の単結晶材料からなる不均質基板(heterogeneous substrate)を使用する方法を提案することによって、先行技術の限界の少なくとも１つを克服することである。この不均質基板は、前記単結晶材料と比較して選択的にエッチングすることができる１つまたは複数のゾーンを有し、したがって特に、アクティブ層中に３次元構造を形成することを可能にする１つまたは複数の空洞を形成することを可能にする。
【００２９】
一例として、この方法は、慣性構造またはＢＡＷ型構造用の単結晶シリコンキャップを形成することを可能にし、さらに、例えば共通のコンポーネント上に異なる感度のセンサを形成するために並置され、または上下に重ねられた異なる厚さの機械要素を単一のデバイスに組み込むこと、あるいは機械層の上に電極を形成することを可能にする。
【００３０】
薄さ特性を含む、固体単結晶の特性に近い物理特性、あるいは少なくとも特にゾル−ゲル付着によって形成された非晶質膜または多結晶膜によって得られる特性よりも良好な物理特性を得るために、ＢＡＷ型構造が、単結晶型のある薄層材料を使用することも可能である。これは例えばジルコン酸チタン酸鉛（ＰＺＴ）にあてはまり、ＰＺＴは、単結晶シリコン上の遷移層からエピタキシャル成長させることができる（論文「Ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ  ｏｆ  Ｐｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３  ｏｎ  Ｓｉ  ａｎｄ  ｉｔｓ  ｎａｎｏｓｃａｌｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｐｒｏｐｅｒｔｉｅｓ」、Ａ．Ｌｉｎ他、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、７８巻、１４号、２００１年４月２日を参照されたい）。これは同様に、マグネシウム酸ニオブ酸チタン酸鉛（ＰＭＮＴ）にもあてはまる。
【課題を解決するための手段】
【００３１】
したがって、本発明は、少なくとも１つのアクティブ素子を含む電気機械デバイスを製造する方法において、
ａ）第１の部分と、界面層と、第２の部分とを含む不均質基板を製造するステップであり、前記第１の部分が、第１の単結晶材料中に形成された第１と領域と第２の領域の間に挟まれた１つまたは複数の埋込みエピタキシャルゾーンを含み、前記第１の領域が前記第１の部分の表面まで延び、前記第２の領域が前記界面層まで延び、少なくとも１つの前記埋込みゾーンが、前記第１および第２の領域と比較して選択的に腐食することができるように、少なくとも部分的に第２の単結晶材料から形成されるステップと、
ｂ）前記第１の部分の表面から前記第１の領域を貫通して延び、少なくとも１つの前記埋込みゾーンに開く開口を形成するステップと、
ｃ）少なくとも１つの前記埋込みゾーンの少なくとも一部をエッチングして、少なくとも１つの空洞を、前記空洞と前記界面層の間の前記第２の領域の少なくとも一部分である少なくとも１つのアクティブ素子を画定するように形成するステップと、
を含み、前記基板の前記第１および第２の部分がそれぞれ、接着によって１つに組み付けられた第１および第２の基板から構成され、前記第１および第２の基板の少なくとも一方が、その基板の表面の少なくとも一部分に少なくとも１つの前記界面層を含む
ことを特徴とする方法に関する。
【００３２】
本発明の方法は、単結晶不均質基板内に単結晶埋込み層を形成することを可能にする。
【００３３】
論文「Ｌｏｃａｌ  ｂｕｒｉｅｄ  ｏｘｉｄｅ  ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  ＨＶ  ｔｒａｎｓｉｓｔｏｒｓ  ｉｎｔｅｇｒａｔｅｄ  ｉｎ  ＣＭＯＳ」、Ｅ．Ｓａａｒｎｉｌｅｈｔｏ他、ｔｈｅ  １９ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ＆  ＩＣｓ予稿集、２００７年５月２７〜３０日、済州（韓国）、８１〜８４ページが、ＳｉおよびＳｉＧｅを逐次的にエピタキシャル成長させて埋込みＳｉＧｅ層を形成することを提供しているが、空洞を形成するためにＳｉＧｅ層だけが化学的にエッチングされるため、この埋込みＳｉＧｅ層は、随意に選択することができる幅および厚さを有する埋込み空洞を単結晶基板内に形成することを可能にしないことを認識するべきである。したがって空洞の厚さはＳｉＧｅの厚さに限定され、空洞の幅は、Ｓｉの表面で止まるＳｉＧｅエッチングの選択性によって限定される。また、フランス特許出願第ＦＲ  ２  ８７６  ２１９号およびＦＲ  ２  ８７６  ２２０号は、埋込みＳｉＯ２領域を形成することを提供しているが、それらの埋込みＳｉＯ２領域はＳｉ基板の接着を要求する。
【００３４】
前記第２の領域は、少なくとも１つのアクティブ素子の形状を画定するような態様で少なくとも１つの埋込み層と前記界面層の間に延びる局所化されたゾーンを提示することができる。
【００３５】
前記局所化されたゾーンをトレンチとすることができ、または前記局所化されたゾーンを中実とすることができ、ステップｃ）の後に、例えばＳｉの表面で止まる選択エッチングによって、トレンチを形成するようにエッチングすることができる。
【００３６】
この方法は、前記局所化されたゾーンが中実であり、前記界面層が、前記第２の領域と接触した犠牲層を含み、前記方法が、前記犠牲層内に開く少なくとも１つの開口を形成するステップを含み、前記少なくとも１つの開口が、前記埋込みゾーン（１つまたは複数）の外側で、前記第１の部分の表面から、前記犠牲層に到達するまで形成され、少なくとも１つの前記開口を通してエッチングすることによって、前記犠牲層の少なくとも一部が除去され、前記局所化されたゾーンが、トレンチを形成するような態様でエッチングされることを特徴とすることができる。
【００３７】
この方法は、前記界面層が、前記第２の領域と接触した犠牲層を含み、前記方法が、ステップｃ）の後に、少なくとも前記アクティブ素子の近傍の前記犠牲層の少なくとも一部を除去するステップを含むことを特徴とすることができる。
【００３８】
続いて、ステップｃ）中に形成された前記開口を通してエッチングし、少なくとも１つの前記空洞および前記第２の領域に形成されたトレンチをエッチングすることによって、前記犠牲層を少なくとも部分的に除去することができ、前記第２の領域に形成されたトレンチは必要に応じて、前記局所化されたゾーンの前記トレンチとすることができる。
【００３９】
前記犠牲層の前記除去の前に、前記埋込みゾーン（１つまたは複数）の外側の前記第１の部分に、前記犠牲層内に開く少なくとも１つの開口を形成することができる。
【００４０】
この方法は、前記基板の前記第１および第２の部分がそれぞれ、接着によって１つに組み付けられた第１および第２の基板から構成され、前記第１および第２の基板の少なくとも一方が、その基板の表面の少なくとも一部分に少なくとも１つの前記界面層を含むことを特徴とすることができる。
【００４１】
この方法は、前記不均質基板の前記第１の部分が、前記第１の単結晶材料でできた支持体から、
ａ０）
・前記支持体上に第１の単結晶ＳｉＧｅの層をエピタキシャル成長させ、
・単結晶Ｓｉ層をエピタキシャル成長させ、および
・第２の単結晶ＳｉＧｅ層をエピタキシャル成長させる
ことにより、少なくとも１つの埋込みゾーンを形成するステップと、
ａ１）少なくとも前記第２のＳｉＧｅエピタキシャル層上に、少なくとも１つの単結晶材料層を、前記アクティブ素子の少なくとも一部分を形成するようにエピタキシャル成長させるステップ
とを含む方法によって形成されることを特徴とすることができ、
あるいは、前記不均質基板の前記第１の部分が、単結晶シリコン支持体から、
ａ’０）前記支持体の少なくとも一部分に多孔質シリコンを形成することによって、少なくとも１つの埋込みゾーンを形成するステップと、
ａ’１）少なくとも前記多孔質シリコン上に、少なくとも１つの単結晶材料層を、前記アクティブ素子の少なくとも一部分を形成するようにエピタキシャル成長させるステップと
を含む方法によって形成されることを特徴とすることができる。
【００４２】
前記犠牲層はＰＳＧまたはシリカから形成することができる。
【００４３】
前記界面層は、前記電気機械デバイスの電気接続を含むことができる。
【００４４】
第１の変形では、前記基板が、厚さが等しい少なくとも２つの並置された埋込みゾーンを含む。
【００４５】
第２の変形では、前記基板が、厚さが異なる少なくとも２つの並置された埋込みゾーンを含む。
【００４６】
第３の変形では、前記基板が、少なくとも部分的に上下に重なった少なくとも２つの埋込みゾーンを含む。
【００４７】
基板が異なる厚さの埋込みゾーンを有するとき、この方法は、ＳｉＧｅおよびＳｉの複数の逐次付着を含むことができる。
【００４８】
第１の実施態様では、埋込みエッチングゾーンを多孔質シリコンを使用して形成する。多孔質シリコンは、犠牲層としての使用が知られている材料である（Ｐ．Ｓｔｅｉｎｅｒ、Ａ．ＲｉｃｈｔｅｒおよびＷ．Ｌａｎｇ、「Ｕｓｉｎｇ  ｐｏｒｏｕｓ  ｓｉｌｉｃｏｎ  ａｓ  ａ  ｓａｃｒｉｆｉｃｉａｌ  ｌａｙｅｒ」、Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．、３巻（１９９３年）、３２３６ページを参照されたい）。多孔質Ｓｉゾーンは、知られているマスキング技法を使用することによって局所化することができる。
【００４９】
拡張によって、本発明の文脈では、多孔質シリコンを単結晶材料とみなす。これは、多孔質シリコンが、シリコンなどの他の単結晶材料をその上にエピタキシャル成長させることを可能にする十分な結晶格子を保持しているためである。
【００５０】
第２の実施態様では、埋込みエッチングゾーンを、ＳｉＧｅ、ＳｉおよびＳｉＧｅを含む３つの層のセットを使用することによって形成する。
【００５１】
有利な一実施態様では、２つの基板を接着することによって不均質基板を形成し、少なくとも第１の基板は不均質であり、エッチングゾーンを含む。
【００５２】
この第１の基板はしたがって、前述の不均質シリコン基板にエッチングゾーンを形成し、次いで単結晶材料のアクティブ層をエピタキシャル成長させることによって形成することができ、空洞（１つまたは複数）の下の機械層のシリコンをエッチングすることによってトレンチが形成される。
【００５３】
不均質基板を形成するこの方法は続いて、
・第１の基板のトレンチが存在するときにはそれらのトレンチを、化学エッチング（できれば選択エッチング）目的のＳｉとは異なる犠牲材料を使用することによって埋めまたは閉じ（充実または空の領域）、それにより、単結晶Ｓｉの第２のエピタキシャル成長層の表面を覆う層をさらに形成し、続いて犠牲層を必要に応じて平坦化し、次いで前記犠牲層上に第２の基板を接着するか、
・あるいは、犠牲層を含む第２の基板を接着することができる。この接着はトレンチに直接に実行される。
【００５４】
この方法は次いで、
・第１の基板の単結晶Ｓｉ層を貫通し、少なくとも第１の多孔質Ｓｉエッチングゾーンまで（第１の実施態様）、または第１の単結晶ＳｉＧｅエッチングゾーン、好ましくは第１の単結晶Ｓｉエピタキシャル成長層まで（第２の実施態様）延びる少なくとも１つの開口を形成し、
・第２の実施態様において、必要に応じて、少なくとも１つの開口の壁に保護材料層を形成しまたは付着させ、
・前記開口（１つまたは複数）を通して、多孔質Ｓｉの少なくとも一部分（第１の実施態様）、または第１の単結晶ＳｉＧｅ領域と第２の単結晶ＳｉＧｅ層の間に位置する第１の単結晶Ｓｉエピタキシャル成長層の領域の少なくとも一部分（第２の実施態様）を、少なくとも１つの空洞を形成するように選択的に除去する
ことを含むことができる。
【００５５】
この方法は次いで、
・犠牲材料が充填された開口（１つまたは複数）および犠牲層の一部分を、トレンチがあるときには第２の単結晶Ｓｉ層のＭＥＭＳを解放するように、または犠牲層の第２の部分をエッチングするための特定の開口を形成するようにエッチングすること
を含むことができる。これらの開口は、エッチングゾーンに関連した開口を形成するのと同時に形成することができる。
【００５６】
この選択的除去ステップの間に、この方法は、厚さが等しいまたは厚さが異なる並置された２つ以上の空洞の形成を実現することができる。これらの空洞は、一体型キャップのベース、同じデバイス上の機械層の２つの厚さ、または互いに重ねられた２つの厚さ、あるいは機械層の上の電極を提供するために形成することができる。
【００５７】
少なくとも１つの開口の第１の基板に対する単結晶Ｓｉ層を形成するときには、第１の基板の単結晶Ｓｉ層および第１の単結晶Ｓｉエピタキシャル成長層を貫通し、犠牲層まで延びる少なくとも１つの前記開口を形成することができる。この変形は、複合基板内に形成される空洞の数に関わりなく実現することができる。
【００５８】
本発明の他の特徴および利点は、添付図面を参照して非限定的な例として与えられた以下の説明を読むことによってよりいっそう明らかになる。
【図面の簡単な説明】
【００５９】
【図１】図１ａから１ｏは、本発明の第１の実施態様に基づく好ましいＭＥＭＳ製造法を示す図であり、図ｌｈ’、１ｉ’および１ｏ’には一変形が示されており、図ｌｊ”には別の変形が示されている。
【図２】２ａから２ｆは、多孔質Ｓｉを使用する、本発明の第２の実施態様に基づくＭＥＭＳ製造法を示す図である。
【図３】製造中のバルク弾性波圧電共振器を示す図である。
【図４】６つの構造ＩないしＶＩの製造を示す図であり、具体的にはＩ（図４ａから４ｃ）である。
【図５】６つの構造ＩないしＶＩの製造を示す図であり、具体的にはＩＩ（図５ａおよび５ｂ）である。
【図６】６つの構造ＩないしＶＩの製造を示す図であり、具体的にはＩＩＩ（図６ａおよび６ｂ）である。
【図７】６つの構造ＩないしＶＩの製造を示す図であり、具体的にはＩＶ（図７ａおよび７ｂ）である。
【図８】６つの構造ＩないしＶＩの製造を示す図であり、具体的にはＶ（図８ａおよび８ｂ）である。
【図９】６つの構造ＩないしＶＩの製造を示す図であり、具体的にはＶＩ（図９ａから９ｃ）である。
【発明を実施するための形態】
【００６０】
提案する方法は、不均質基板の第１の部分を製造することに依存する。この第１の部分は、空洞を形成するためにシリコンと比較して選択的にエッチングすることができる１つまたは複数の埋込みエッチングゾーンを有する。
【００６１】
第１の実施態様では、第１の基板のエッチングゾーンが、ＳｉＧｅ、ＳｉおよびＳｉＧｅ多層構造によって形成される。この実施態様は、知られているように、Ｓｉの表面で止まるエッチングによってＳｉＧｅを選択的にエッチングし、またはＳｉＧｅの表面で止まるエッチングによってＳｉを選択的にエッチングすることが可能であることに依存する。
【００６２】
Ｓｉに対するＳｉＧｅの選択性は知られている全ての状況において小さいが、Ｓｉ上のＳｉＧｅ層を除去する前面腐食（ｆｒｏｎｔａｌ  ａｔｔａｃｋ）において使用するのには十分である。（空洞を解放する）水平腐食（ｌａｔｅｒａｌ  ａｔｔａｃｋ）でも、このような選択性は、構造を形成することを可能にするが、小さなフォームファクタ（ｆｏｒｍ  ｆａｃｔｏｒ）を有する構造に限られる。
【００６３】
ＳｉＧｅに対するＳｉの選択性は非常に大きくすることができる。この特性は、ＳｉＧｅによって止められるエッチングでＳｉをエッチングすることにより、大きなフォームファクタを有する空洞を形成することを可能にする。
【００６４】
（Ｓ．Ｂｏｒｅｌ他、「Ｃｏｎｔｒｏｌ  ｏｆ  ｓｅｌｅｃｔｉｖｉｔｙ  ｂｅｔｗｅｅｎ  ＳｉＧｅ  ａｎｄ  Ｓｉ  ｉｎ  ｉｓｏｔｒｏｐｉｃ  ｅｔｃｈｉｎｇ  ｐｒｏｃｅｓｓｅｓ」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、４３巻、６Ｂ号、２００４年、３９６４〜３９６６ページを参照されたい。）
単結晶Ｓｉ層１を有する基板の表面に、厚さが例えば１０ｎｍから３００ｎｍ、一般に１００ｎｍであり、Ｇｅのモル濃度が例えば２０％から６０％である単結晶ＳｉＧｅ層２をエピタキシャル成長させる（図１ａ）。
【００６５】
ＳｉＧｅ層２を局所的にエッチングして１つまたは複数のゾーン２１を形成する（図１ｂ）。
【００６６】
ＳｉＧｅ層２の厚さおよびＧｅ濃度のこの選択は、層１の残りの表面１’およびゾーン（１つまたは複数）２１の表面に、単結晶Ｓｉ層１をエピタキシャル成長させることを可能にする（図１ｃ）。層３は、１つまたは複数の単結晶領域３１を有し、続いてエピタキシャル成長させるＭＥＭＳの機械層６が満足のいく特性を有するのに十分な品質を提示する。
【００６７】
図１ｃ’は、領域２１の表面にエピタキシャル成長させた領域３１に１つまたは複数のトレンチ４をエッチングする必要に応じたステップを示し、これらのトレンチは、水平方向のエッチングストップを提供する役目を果たす。これらのトレンチ４はＳｉＧｅゾーン２１内に延入するだけでよいが、ゾーン２１を貫通することが好ましい。比較的に単純な構造に対しては、このようなトレンチ４を省略することが可能であり、この場合には、次いでエッチングを実行し、水平エッチングの望ましい幅に適合された所与の時間の終わりにエッチングを停止させる。
【００６８】
次いで、この表面に第２の単結晶ＳｉＧｅ層５を付着させる（図１ｄ）。続いて第２の単結晶ＳｉＧｅ層５をエッチングして、（示されているように）１つまたは複数のゾーン５１を形成してもよい（図１ｅ）。ゾーン５１はゾーン（１つまたは複数）２１と同じ輪郭を有することが好ましい。
【００６９】
この操作に続いて、Ｓｉ層６をエピタキシャル付着させ、ＳｉＧｅ層が表面全体を覆わない場合には、続いてＳｉ層６を例えば化学機械研磨（ＣＭＰ）によって平坦化し（図１ｆ）、これにより、エピタキシャル成長させた単結晶Ｓｉ基板１、３、６内に含まれる２つの単結晶ＳｉＧｅゾーン２１、５１間に挟まれた１つまたは複数の単結晶Ｓｉゾーン３１を含む複合単結晶基板３０を得る。
【００７０】
この例では、第１の部分が、一般に厚さ１００ｎｍの２つの平行なＳｉＧｅ平面によって画定されたシリコンゾーンを有する第１の単結晶シリコン基板３０を含む（下記参照）。非常に良好な選択性でＳｉを選択的にエッチングし、ＳｉＧｅの表面で止めることが可能であるため、これらの２つの平行なＳｉＧｅ平面は、このシリコンゾーンを犠牲層（Ｓｉ内の犠牲Ｓｉ層）として使用することを可能にする。エッチングゾーンはこのような状況下でゾーン２１および５１から画定され、これらのエッチングゾーンはさらに、これらのゾーンの間にあるシリコンを含む。
【００７１】
図１ｇから１ｋのステップは、第１の基板３０からＭＥＭＳを形成する詳細を示し、ここでは、層１と６の一方または両方をＭＥＭＳの機械層として使用することができる。
【００７２】
図１ｇは、アクティブ素子（１つまたは複数）の形状を画定するために、例えばエピタキシャル成長させたＳｉ層６を貫通し、ＳｉＧｅ層５１をエッチングした後に止まる深堀り反応性イオンエッチング（ＤＲＩＥ：ｄｅｅｐ  ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）法によって層６に形成されたトレンチ７を示す。
【００７３】
図ｌｈは、トレンチ７を埋め、エピタキシャル成長層６の表面６’を覆う例えばＳｉＯ２の犠牲層８の付着を示す。埋められたトレンチには符号７’が付されており、それらのトレンチは、埋込みゾーンを犠牲層に接続する局所化されたゾーンを構成する。これらの局所化されたゾーンは後に、トレンチに戻るように選択的にエッチングされる。これらの局所化されたトレンチは、少なくとも１つのアクティブ素子の形状を画定する。犠牲層８を例えばＣＭＰによって平坦化してもよい。一例として、犠牲層は、トレンチ７によって画定されたＭＥＭＳを解放する犠牲層の役目を果たす。
【００７４】
トレンチの厚さおよびサイズが、トレンチを埋めるのには適さない（幅が広く非常に厚いトレンチ）ときには、例えばリンケイ酸塩ガラス（ＰＳＧ）を利用することによって、トレンチ７を埋めるのではなくトレンチ７を覆う層８’を使用することも可能である。この変形は図１ｈ’に示されており、その後、図１ｊ’、１ｏ’と続く。この付着物８’はさらに、ＭＥＭＳを構成する領域２９を解放する犠牲層としても機能することができ、付着物８’を平坦化する必要はない。特に第１の基板上に犠牲層とは別の接着層を形成するために、犠牲層に機能を付与する知られている技法を使用することも可能である（前述のＹａｍａｍｏｔｏの論文）。
【００７５】
この機能付与(functionalization)はさらに、犠牲層を貫通して機械層６に通じる電気コンタクトを形成することを可能にし、このコンタクトは、犠牲層の下に配置された相互接続網に結合される。したがって、犠牲層にトレンチを形成し、続いてドープされた多結晶シリコン４０をトレンチに充填することが可能である。ドープされた多結晶シリコン４０は相互接続トラック（ｔｒａｃｋ）４１を形成する目的にも使用される。このアセンブリを続いて窒化物層４２で覆い、次いで第２の基板を接着するための多結晶Ｓｉまたは酸化物の接着層４３で覆う。エッチングストップを形成することも可能である。
【００７６】
いずれの状況（１ｈまたは１ｈ’）においても、続いて、層８または層４３の表面に第２のＳｉの基板９を、例えば分子結合によって接着し、基板を裏返して（図１ｉ）、不均質基板を得ることを可能にする。
【００７７】
第１の基板上に犠牲層を付着させず、トレンチを形成した後に、既に犠牲層を含む第２の基板を接着することも可能である。このような状況では、この犠牲層を局所的にエッチングし、次いで空洞を互いに向い合せにして基板を接着することができる。このような状況では、界面層が、既にエッチングされた犠牲層を含む。第１の基板および第２の基板上に犠牲層を部分的に形成してもよく、犠牲層は接着層の役目を果たすことができる。
【００７８】
必要に応じて、ＭＥＭＳの機械層によって実行される機能に応じた厚さまで、また、後に穴をエッチングするのにかかる時間を限定するために、層１を薄くする。
【００７９】
層１のＳｉＧｅを含まないゾーン、例えばコンポーネントの周縁に、シリコンの厚さ全体を貫通し、酸化物で止まる開口を、例えばＤＲＩＥ法によってエッチングする。これらの開口は、機械層の残りの部分から電気的に絶縁されたシリコンピラー（ｐｉｌｌａｒ）を形成することを可能にする。これらのピラーは、この図に示されているように、さまざまな電気接続をコンポーネントの上面の方へ持ち上げるために使用することができる。
【００８０】
酸化物層１０を付着させ、またはシリコンの熱酸化によって酸化物層１０を形成する。次いで、後続のエッチング操作中にマスクの役目を果たすドライフィルム（ｄｒｙ  ｆｉｌｍ）を付着させる。このフィルム上でのリソグラフィ操作では最高レベルの分解能を得ることができないため、最も微細なエッチング（コンタクトまたは開口）の要件によってはＤＲＩＥエッチングの順序を逆にすることが可能である。
【００８１】
図１ｊは、表面１”から例えばＤＲＩＥ法によって層１にエッチングされ、１つまたは複数のＳｉＧｅゾーン２１を貫通する開口２０を示す。
【００８２】
図１ｊ’はさらに、埋込みゾーン（１つまたは複数）（２１、３１、５１）の外側に位置し、犠牲層８’まで延びる開口２０’の形成を示している。
【００８３】
後に少なくとも１つの空洞１４を形成するために層２１、３１および５１をエッチングする（図１ｊ）ことを可能にするため、開口２０の縁および底を酸化して保護酸化物層１１、１１１を予め形成する（図１ｋ）。
【００８４】
開口の底の酸化物層をエッチングする。図１ｌは、開口の底の酸化物層１１１をエッチングした後の基板を示す。
【００８５】
図１ｍは、空洞１４を形成するための解放開口２０を通した（湿式化学エッチングまたはＤＲＩＥによる）シリコン層３１の選択エッチングを示す。このエッチングはＳｉＧｅ層２１および５１、ならびに可能には水平エッチングストップ領域４で止まる。水平方向のエッチングを止めるトレンチ４がない場合には、穴２０の空間配置およびエッチング時間によって空洞１４の形状を画定することができる。
【００８６】
図１ｎは、（ＤＲＩＥ（Ｓ．Ｂｏｒｅｌの上記文献参照）による）シリコンで止まるＳｉＧｅ層２１および５１の選択エッチングを示す。
【００８７】
穴２０の周囲の酸化物、埋められたトレンチ７’および犠牲層８を、空のトレンチ２６ならびに／あるいは犠牲層８または８’の１つまたは複数の空の領域２８を形成するようにエッチングし、機械層６のアクティブ領域２９を解放することによって、ＭＥＭＳを解放することができる（図１ｏ）。
【００８８】
図ｌｈ’に示された変形は例えば図１ｊ’を経て図１ｏ’へ進む（これら以外の図は示されていない）。このような状況では、１つまたは複数の空洞１４をエッチングした後、残しておいたトレンチ７を通して犠牲層８’の材料を除去する。
【００８９】
図１ａから１ｏは、ＳｉＧｅ壁によってエッチングゾーンが完全に画定される状況を示す。一変形実施態様では、ＳｉＧｅ層２および５のエッチングを省略してＳｉＧｅ層２および５が基板全体を覆うようにすること、ならびに水平エッチングストップなしで済ますことが可能である。このような状況では、埋込み層が不均質基板の第１の部分の縁まで延び、２つの平行なＳｉＧｅ平面によって１つまたは複数の空洞が画定され、穴２０からのシリコンの等方性腐食によって穴２０の位置が画定される。この変形は、ＳｉＧｅ層を選択的にエッチングするステップと、エッチングストップを形成するステップとを排除することを可能にする。この変形はさらに、当該または各空洞のサイズおよび位置を演繹的に画定することを回避する。エピタキシャル成長させた最後のシリコン層を平坦化する任意選択のステップも省略される。この実施態様はしたがってより単純であり、より安価に実施できるが、形状はそれほど正確には画定されない。しかし、必要な空洞の形状が単純であるときにはそれで十分なこともある。このことは例えば一体型キャップを形成するときにあてはまる。
【００９０】
このようにして、単結晶Ｓｉ基板に含まれ、基板の層１がキャップの役目を果たすＭＥＭＳが得られる。これを、少なくともトレンチ１１を覆うＰＳＧ層で覆ってもよい。
【００９１】
層１はさらに、機械層の上面に電極を形成する役目を果たすことができる。開口は次いで、空洞を形成するゾーンへのアクセスを提供し、電極を構築する役目を果たす。これらの電極は、機械層の残りの部分から電気的に絶縁する必要がある（空洞の形状および関連機能に関する図を参照されたい）。機械部分に通じるこの電気コンタクトに、キャップゾーンの外側に位置するシリコンピラーから、あるいは機械層のある部分に接続された電極から、犠牲層の下を通りまたは犠牲層を貫通するドープされた多結晶シリコンのトラックおよびピラーを介してアクセスできるようにすることができる。
【００９２】
図１ｇと図１ｈのステップの間にトレンチ７内に導電材料、例えば多結晶Ｓｉを局所的に付着させることによってコンタクトを形成し、かつ／またはエッチングおよび付着によって補強ピラー、例えば窒化シリコンピラーを形成するために、犠牲層８を使用することができる。接点を形成するために別のトレンチを形成することができる。
【００９３】
相互接続を形成する目的で、犠牲層８が、例えば多結晶Ｓｉの導電性領域を受け取ることもできる。
【００９４】
図１ｊ”は、埋込みゾーン（１つまたは複数）の外側に、少なくとも１つの開口８０が、層１、３および６を貫通して犠牲層８に到達するように形成された状況を示す。開口８０は、犠牲層８の少なくとも一部分を選択的に除去し、次いで局所化されたゾーン７’をエッチングして、空のトレンチ２６を形成することを可能にする。
【００９５】
この方法の第２の実施態様では、第１の基板の少なくとも１つのエッチングゾーンが多孔質シリコンからなる。
【００９６】
第１の複合基板はＳｉ基板５０から製造され、マスクをした後に、ＨＦ中でＳｉを電気化学的に溶解する技法を使用して多孔質Ｓｉの１つまたは複数のエッチングゾーン５１（図２ａ）を形成する（例えば論文「Ｕｓｉｎｇ  ｐｏｒｏｕｓ  ｓｉｌｉｃｏｎ  ａｓ  ｓａｃｒｉｆｉｃｉａｌ  ｌａｙｅｒ」、Ｐ．Ｓｔｅｉｎｅｒ他、Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．、３巻（１９９３年）、３２３６ページを参照されたい）。その後、単結晶層をエピタキシャル成長させる（図２ｂ）。異なる厚さの空洞を形成する必要がある場合には、この操作を繰り返すことができる。すなわち、マスクをした後に、エッチングゾーン５１の上に重ねられた新しいエッチングゾーンを形成し、Ｓｉを再びエピタキシャル成長させる。
【００９７】
機械層の役目を果たす最後に形成されるＳｉ層（５２または異なる厚さの空洞があるときには追加の層）にトレンチを形成することができる。ゾーン５１の選択エッチングによって得られる空洞を形成するためのこれらのトレンチは、例えばＤＲＩＥ腐食によって形成され、１つまたは複数の多孔質Ｓｉゾーン５１内に開く。
【００９８】
次いで、分子結合型の知られている方法によって、表面酸化物層５６を有する第２の基板５５を第１の基板に接着する（図２ｃ）。
【００９９】
次いで、必要に応じて前記層５０’を薄くした後に、第１の基板の最上位のＳｉ層５０に、エッチングゾーンをエッチングするための開口（開口５６）、および犠牲層をエッチングするための開口（開口５７）を形成する（図２ｄ）。次いで、Ｓｉの表面で止まるエッチングによって、例えば低いＫＯＨ濃度、一般に１％のＫＯＨ濃度を有する溶液を使用することによって、エッチングゾーン５１の多孔質シリコンをエッチングして、空洞５１’を形成する。空洞の形状は、解放トレンチ５６の位置と多孔質Ｓｉゾーン５１の位置の組合せによって決定される（図２ｅ）。
【０１００】
最後に、開口５６および５７を通して犠牲層をエッチングすることによって機械層５１’を解放する（図２ｆ）。
【０１０１】
多孔質Ｓｉエッチングゾーンを濃くドープされたシリコンゾーンに置き換えることも可能だが、その結果得られる選択性はあまり良好ではない。
【０１０２】
薄さを含む、バルク単結晶の特性に近い物理特性、あるいは少なくとも同じ材料の非晶質相または多結晶相で得られる特性よりも良好な物理特性が得られるように他の単結晶材料の上に空洞を形成するために、上述の方法を使用することも可能である。ペロブスカイト類ではこれが例えばＰＺＴにあてはまり、ＰＺＴは、単結晶シリコン上のＳｒＴｉＯ３（ＳＴＯペロブスカイト）の単結晶遷移層からエピタキシャル成長させることができ、特にゾル−ゲル付着法によって形成された非晶質膜または多結晶膜の圧電特性とは潜在的に異なる圧電特性を有する（前述のＡ．Ｌｉｎ他の論文）。この材料を例えば圧電検出を実現する目的に使用するため、同様に単結晶ＳｒＲｕＯ３を使用することによって、ＰＺＴ層の下に電極を形成することが可能である。ＰＺＴの代わりにＰＭＮＴを使用して同じ方法を使用することも可能である。
【０１０３】
これが可能であることは、図３ａおよび３ｂに示されているような一体型キャップを有するバルク弾性波（ＢＡＷ）圧電共振器を形成する本発明の一実施態様によって例示される。
【０１０４】
最初の例の場合と同様に、ＳｉＧｅ６７、Ｓｉ６８およびＳｉＧｅ６９のスタックからなる埋込みゾーンを、単結晶シリコンの基板６０上に形成する。次いで、単結晶シリコン層６１と単結晶ＳＴＯペロブスカイト層６２とからなる遷移層をエピタキシャル成長させる（ＳＴＯはＳｒＴｉＯ３を意味する）。圧電スタックは、知られている方法（前述のＡ．Ｌｉｎ他の論文）を使用して単結晶ＰＺＴ圧電層６４に結合させた単結晶ＳｒＲｕＯ３電極６３および６５からなる。第１の電極およびＰＺＴ層の局所エッチングは、第１のＳｒＲｕＯ３層６３を第１の電極として使用し、同時に第２の電極６５への電気接続を形成することを可能にする。次いで、ＳｉＯ２（ＰＥＣＶＤによって付着させる）とＷ（スパッタリングによって付着させる）の多層を付着させる公知の方法を使用して、共振器の後に解放される部分の上にブラッグミラー６６を形成する。平らな構造を得るため、ＳｉＯ２を付着させるごとにＣＭＰを実施する。共振器の共振周波数によってさまざまな厚さが画定される。最後のＳｉＯ２層はさらに、好ましくは酸化された第２の基板７０を接着する接着層、および支持体の役目を果たすことができる（図３ａ）。
【０１０５】
次いで、得られた不均質基板を裏返し、第１の基板６０を矯正によって薄くして６１’、一般に１００μｍの厚さを得る（図３ｂ）。ＤＲＩＥによって開口を形成し、ＳｉＧｅ６７、Ｓｉ６８およびＳｉＧｅ６９をエッチングし、水平方向のエッチングを停止させることによって空洞７２を得る。最後に開口７１をＰＳＧ層で真空密封する。ＤＲＩＥによってＳｉＧｅ層およびＳｉ層に形成されたトレンチ７３を通して電極へのコンタクトを形成することができる。ＳＴＯの底６２は、ＳｒＲｕＯ３電極６３に到達するように、高速蒸気相ＨＦエッチングによって除去する（図３ｂ）。
【０１０６】
このようにして得られるコンポーネントは、一体型の単結晶シリコンキャップ７０を有するソリッドマウンテッドレゾネータ（ＳＭＲ）型のＢＡＷ共振器である。
【０１０７】
例えば空洞のタイプ（多孔質ＳｉかまたはＳｉＧｅ／Ｓｉか）、犠牲層の有無、第２の基板を接着する前の犠牲層の位置（第１の基板上（通常の接着）、前記第２の基板上（「空洞上（ｏｎ−ｃａｖｉｔｙ）」接着）、または第１および第２の基板上に配分された接着）、犠牲層をエッチングすることによる機械構造の解放は、空洞を通してかまたは特定の開口を通してか、および／あるいは局所化されたゾーンのエッチングは空洞を通してかまたは犠牲層からかなど、提案されたさまざまな実施態様を組み合わせることも可能である。
【０１０８】
図４から９は、埋込み空洞の原理を使用した６つの構造の製造を示す。これらの図はそれぞれ、方法のあるステップ後の関連不均質基板の記載と、方法の終わりの関連不均質基板の記載とを含む。記載されたそれぞれの構造は、エッチングゾーンの異なる所与の形状に対応し、それにより達成することができる機能のタイプを示す。
【０１０９】
Ｉ）一体型キャップ（第１の機械層１）を形成し、機械構造（第２の機械層６）を形成することを可能にする、全てのコンポーネントおよびトレンチを事実上覆う単一のエッチングゾーンを有する不均質基板（図４ａから４ｃ）。この形状は図１ａから１ｏに対応する。この構成が開口の再閉塞を含むときには、一体型キャップを有する慣性構造を形成する目的にこの構成を使用することができる。第１の機械層１を使用して上面電極を形成することもできる。絶縁体、例えばＰＳＧで再閉塞することによって、両方の機能（キャップと電極）を組み合わせることが可能である。電極またはキャップの電気接続を、基板の上面から、単結晶シリコンピラーおよび機械部分のドープされた多結晶シリコンの相互接続を通して直接に形成することができる。このタイプの接続は他の構成でも使用することができる。
【０１１０】
ＩＩ）コンポーネントの空間の一部を占めるエッチングゾーンを有し、したがって、一方は表面まで延び、他方は埋め込まれた異なる厚さの２つの弾性構造８１および８２を形成することが可能な不均質基板。厚い構造８１の形状は、空洞を解放する前にエッチングされる（図５ａおよび５ｂ）。犠牲層の下および犠牲層内に配置された相互接続シリコン層を通して、浅い方の機械層へのコンタクトを形成することができる。
【０１１１】
ＩＩＩ）例えば、単一の加速度計を持たない異なる厚さの２つの弾性構造８４および８５を形成するため、または、単一のコンポーネント上に（平面内および平面外の加速度を測定する）２つの加速度計を形成するため、または機械層上に電極を形成するために一体型キャップおよび機械構造の２つの厚さを有するＭＥＭＳコンポーネントを形成することを可能にする、互いに並置され、全てのコンポーネントを事実上覆う異なる厚さの２つの埋込みゾーン１０２および１０３ならびにトレンチ８６および８７を有する不均質基板（図６ａおよび６ｂ）。ＳｉＧｅ−Ｓｉ−ＳｉＧｅの３層からエッチングゾーンが形成されるとき、両方の機械層の深堀りエッチングを同時に実行することができる。そうでなければ、ドライフィルムを使用し、よりきわどい正確さを必要とするエッチングから開始する必要がある。
【０１１２】
ＩＶ）機械的に相互接続された２つの上下に重なったコンポーネントを有するＭＥＭＳコンポーネントを形成することを可能にする、同じ平面内の同じ厚さの２つのエッチングゾーン９１および９２と、トレンチ９３および９４とを有する不均質基板（図７ａおよび７ｂ）。この構成を使用して、領域９７によって機械構造９８（薄い第２の機械層６）に堅く接続されたマス（ｍａｓｓ）９７（厚い第１の機械層１）を形成することができる。
【０１１３】
Ｖ）マス１０４に結合された吊下げ型の微細な機械構造１０３を形成することを可能にする、同じ厚さの２つのエッチングゾーン１０１および１０２を同じ平面内に有し、トレンチを持たない不均質基板（図８ａおよび８ｂ）。犠牲層は特定の開口からエッチングされる。
【０１１４】
ＶＩ）接着後に犠牲層のエッチングが必要ないように空洞上に接着するか、またはコンポーネントの裏面から形成された開口１０６によって機械構造を解放する、Ｖ）と同一の不均質基板（図９ａから９ｃ）。
【符号の説明】
【０１１５】
１  単結晶Ｓｉ層
１”  層１の表面
２  単結晶ＳｉＧｅ層
２１  単結晶ＳｉＧｅゾーン
３  単結晶Ｓｉ層
３１  単結晶Ｓｉゾーン
４  トレンチ
５  単結晶ＳｉＧｅ層
５１  単結晶ＳｉＧｅゾーン
６  機械層（Ｓｉ層）
７  トレンチ
７’  埋められたトレンチ
８  犠牲層
８’  犠牲層
９  第２の基板
１４  空洞
２０  開口
２６  空のトレンチ
２９  機械層６のアクティブ領域
５１  多孔質Ｓｉゾーン
８０  開口
【図１−１】
2010012594.tif 000003
【図１−２】
2010012594.tif 000004
【図１−３】
2010012594.tif 000005
【図１−４】
2010012594.tif 000006
【図２】
2010012594.tif 000007
【図３】
2010012594.tif 000008
【図４】
2010012594.tif 000009
【図５】
2010012594.tif 000010
【図６】
2010012594.tif 000011
【図７】
2010012594.tif 000012
【図８】
2010012594.tif 000013
【図９】
2010012594.tif 000014
【外国語明細書】
2010012594000001.pdf
2010012594000002.pdf
2010012594000003.pdf
2010012594000004.pdf