(57)【要約】【課題】データ信号とクロック信号の間の遅延調整の自動化を可能にする。【解決手段】相関部２０、ゲート部３０、クロック遅延部４０、ゲート遅延部５０及びデータ識別判定部６０を備えて構成される。データ識別判定部は、記憶部６４、クロック遅延変更手段７２、ゲート遅延変更手段７４及び強度比較手段７６を備える。クロック遅延変更手段は、クロックパルスに与えるクロック遅延量を変更する。ゲート遅延変更手段は、ゲートパルスに与えるゲート遅延量を変更する。強度比較手段は、ゲート部の出力強度を記憶部６４に格納されている保存強度と比較して、出力強度が保存強度より大きい場合に、出力強度、クロック遅延量及びゲート遅延量を、それぞれ保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部に格納する。【選択図】図１
2010226175.tif 000002
【特許請求の範囲】
【請求項１】
符号分割多重信号に対して畳み込み演算して、相関信号を生成する相関部と、
遅延ゲート信号のパルスの有無に応じて、前記相関信号の通過及び遮断を切り換えるゲート部と、
クロックパルスにクロック遅延量の遅延を与えた遅延クロック信号を生成して、該遅延クロック信号を前記相関部に送るクロック遅延部と、
ゲートパルスにゲート遅延量の遅延を与えた前記遅延ゲート信号を生成して、該遅延ゲート信号を前記ゲート部に送るゲート遅延部と、
データ識別判定部と
を備え、
前記データ識別判定部は、
保存強度、保存クロック遅延量及び保存ゲート遅延量が格納される記憶部と、
前記クロック遅延量を変更するクロック遅延変更手段と、
前記ゲート遅延量を変更するゲート遅延変更手段と、
前記ゲート部から出力されるゲート出力信号の出力強度を前記保存強度と比較して、前記出力強度が前記保存強度より大きい場合に、前記出力強度、前記クロック遅延量及び前記ゲート遅延量を、それぞれ、保存強度、保存クロック遅延量及び保存ゲート遅延量として前記記憶部に格納する強度比較手段と、
前記記憶部から読み出した前記保存クロック遅延量を新たにクロック遅延量とするとともに、前記記憶部から読み出した前記保存ゲート遅延量を新たにゲート遅延量とする遅延量設定手段と、
前記クロック遅延量の情報を含むクロック制御信号を生成して、該クロック制御信号を前記クロック遅延部に送るクロック制御信号生成部と、
前記ゲート遅延量の情報を含むゲート制御信号を生成して、該ゲート制御信号を前記ゲート遅延部に送るゲート制御信号生成部と
を備えることを特徴とする自己相関検出器。
【請求項２】
前記相関部は、並列に接続された第１電荷結合素子相関器及び第２電荷結合素子相関器を有しており、
前記符号分割多重信号は、第１ＣＤＭ信号及び第２ＣＤＭ信号に２分岐され、
前記第１ＣＤＭ信号は、前記第１電荷結合素子相関器に送られ、
前記第２ＣＤＭ信号は、前記第２電荷結合素子相関器に送られ、
前記相関部は、前記第１電荷結合素子相関器及び前記第２電荷結合素子相関器の出力が加算された信号を、前記相関信号として出力し、
前記クロック遅延部は、
クロックパルスに遅延を与える可変遅延器と、
前記可変遅延器で遅延されたクロックパルスを２分岐して、互いに相補的な第１及び第２の遅延クロック信号を生成する差動出力器と
を備える
ことを特徴とする請求項１に記載の自己相関検出器。
【請求項３】
前記クロック遅延変更手段は、前記クロック遅延量を最小クロック遅延量から最大クロック遅延量まで順次に変化させ、
前記ゲート遅延変更手段は、前記ゲート遅延量を最小ゲート遅延量から最大ゲート遅延量まで順次に変化させ、
前記ゲート遅延変更手段で、ゲート遅延量を順次に変化させる際のゲート遅延変化量が前記最大クロック遅延量で与えられる
ことを特徴とする請求項１又は２に記載の自己相関検出器。
【請求項４】
符号分割多重信号に対して畳み込み演算して、相関信号を生成する相関部と、
遅延ゲート信号のパルスの有無に応じて、前記相関信号の通過及び遮断を切り換えるゲート部と、
クロックパルスにクロック遅延量の遅延を与えた遅延クロック信号を生成して、該遅延クロック信号を前記相関部に送るクロック遅延部と、
ゲートパルスにゲート遅延量の遅延を与えた前記遅延ゲート信号を生成して、該遅延ゲート信号を前記ゲート部に送るゲート遅延部と、
データ識別判定部と
を備える自己相関検出器の前記データ識別判定部で実施される自己相関検出方法であって、
ゲート遅延量を最小ゲート遅延量に変更するゲート初期化過程と、
クロック遅延量を最小クロック遅延量に変更するクロック初期化過程と、
前記ゲート部から受け取ったゲート出力信号の出力強度を記憶部から読み出した保存強度と比較して、前記出力強度が前記保存強度より大きい場合に、前記出力強度、前記クロック遅延量及び前記ゲート遅延量を、それぞれ、保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部に格納する強度比較過程と、
クロック遅延量を変化させるクロック遅延変化過程と、
前記クロック遅延量が、最大クロック遅延量以上であるか否かを判定するクロック遅延判定過程と、
前記クロック遅延判定過程での判定の結果、前記クロック遅延量が最大クロック遅延量以上である場合に行われる、ゲート遅延量を変化させるゲート遅延変化過程と、
前記ゲート遅延量が、最大ゲート遅延量以上であるか否かを判定するゲート遅延判定過程と、
前記ゲート遅延判定過程での判定の結果、前記ゲート遅延量が前記最大ゲート遅延量以上である場合に行われる、前記保存クロック遅延量及び前記保存ゲート遅延量を、それぞれクロック遅延量及びゲート遅延量として設定する遅延量設定過程と
を備え、
前記クロック遅延判定過程での判定の結果、前記クロック遅延量が前記最大クロック遅延量より小さい場合は、前記強度比較過程を行い、
前記ゲート遅延判定過程での判定の結果、前記ゲート遅延量が前記最大ゲート遅延量より小さい場合は、前記クロック初期化過程を行う
ことを特徴とする自己相関検出方法。
【請求項５】
前記ゲート遅延変化過程で、ゲート遅延量を順次に変化させるゲート遅延変化量が前記最大クロック遅延量で与えられる
ことを特徴とする請求項４に記載の自己相関検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、符号分割多重方式を用いた受動型光加入者ネットワークの受信器等に用いられる自己相関検出器及び自己相関検出方法に関する。
【背景技術】
【０００２】
図６を参照して、３２チャネルの１０／１００ＢＡＳＥ−ＴＸの信号を符号分割多重（ＣＤＭ）により多重する光通信ネットワークについて説明する（例えば、非特許文献１参照）。
【０００３】
光通信ネットワーク１１００は、波長分割多重（ＷＤＭ）技術と、符号分割多重（ＣＤＭ）技術を組み合わせた、受動型光加入者ネットワーク（ＰＯＮ：Ｐａｓｓｉｖｅ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）、すなわちＷＤＭ−ＣＤＭ−ＰＯＮシステムである。基幹ネットワークに近い中央局１１１０に局側装置（ＯＬＴ）１２００が配置され、加入者側にユーザ端末装置（ＯＮＵ）１３００が配置されている。ＯＮＵ１３００側には波長フィルタ１１２０が設けられ、中央局１１１０と波長フィルタ１１２０の間が１本の光ファイバ１１３０で接続されている。中央局１１１０からＯＮＵ１３００に向けて送られたＷＤＭ−ＣＤＭ信号は、波長フィルタ１１２０で波長ごとに分岐され、それぞれ光カプラ１４００に送られる。
【０００４】
光カプラ１４００には、複数のＯＮＵ１３００が接続されている。この１つの光カプラ１４００に接続されているＯＮＵ群と、１つのＯＬＴ１２００とで１つのグループが構成される。
【０００５】
この１つのグループ内の通信は、ＣＤＭ技術を用いて、ＯＮＵ１３００からＯＬＴ１２００に向かう上り通信、及びＯＬＴ１２００からＯＮＵ１３００に向かう下り通信とで同一の波長を使用して行われる。一方、各グループには、それぞれ異なる波長が割り当てられていて、波長フィルタ１１２０と、中央局１１１０内に設けられた局内フィルタ１１２２とで波長分離あるいは波長多重が行われる。
【０００６】
ＯＬＴ１２００はインタフェース１２１０を備えており、基幹ネットワークとの間でパケットの送受信、フレームの生成及びパケットの抽出などを行う。各エンコーダ１２３２−１〜３２には、３２種類の符号が割り当てられている。エンコーダ１２３２−１〜３２は、下り方向のフレームを変換して符号拡散信号を生成する。符号拡散信号は、加算多重器１２４０で加算されることにより、符号分割多重（ＣＤＭ）信号が生成される。このＣＤＭ信号は光モジュール１２５０でＣＤＭ光信号に変換されて、ＯＮＵ１３００に対して送信される。各ＯＬＴ１２００で生成されたＣＤＭ光信号は、局内フィルタ１１２２で波長多重されてＷＤＭ−ＣＤＭ信号としてＯＮＵ１３００に向けて送られる。
【０００７】
ＷＤＭ−ＣＤＭ信号は波長フィルタ１１２０で波長分離されて、分離された各ＣＤＭ光信号が光カプラ１４００に送られる。ＣＤＭ光信号は、光カプラ１４００で３２分岐された後、各ＯＮＵ１３００に送られる。
【０００８】
各ＯＮＵ１３００では、光モジュール１３５０によりＣＤＭ光信号がＣＤＭ電気信号に変換された後、ＣＣＤ相関器１３８４及びコンパレータ１３８６を備えるデコーダ１３８２に送られる。
【０００９】
ＣＣＤ相関器１３８４は、デコーダ１３８２に割り当てられた符号をＣＤＭ電気信号に対して畳み込み演算する。コンパレータ１３８６は、ＣＣＤ相関器１３８４での畳み込み演算の結果から下り方向のフレームを再生する。その後、インタフェース１３１０を経てフレームから抽出されたパケットはユーザ端末に送られる。
【００１０】
一方、ユーザ端末からの信号は、ＯＮＵ１３００のインタフェース１３１０で受信され、エンコーダ１３３２で符号化された後、光モジュール１３５０で光信号に変換される。この光信号が、光カプラ１４００で多重されＣＤＭ光信号となり、さらに波長フィルタ１１２０で波長多重されてＷＤＭ−ＣＤＭ信号として、中央局１１１０に送られる。このＷＤＭ−ＣＤＭ信号は、局内フィルタ１１２２でＣＤＭ光信号に波長分離された後、ＯＬＴ１２００に送られる。
【００１１】
ＯＬＴ１２００では、光モジュール１２５０でＣＤＭ光信号をＣＤＭ電気信号に変換し、この電気信号を分配器１２７０で分配して、各デコーダ１２８２−１〜３２に送る。デコーダ１２８２−１〜３２は、ＯＮＵ１３００が備えるデコーダ１３８２と同様にそれぞれＣＣＤ相関器とコンパレータで構成され、電気信号から上りフレームを再生する。この上りフレームから抽出された上りパケットは、インタフェース１２１０を経て、基幹ネットワークへ送信される。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】Ｇ．Ｃ．Ｇｕｐｔａ  ｅｔ  ａｌ．，“Ｈｙｂｒｉｄ  ＷＤＭ−ＣＤＭ−ＰＯＮ  ｆｏｒ  Ｕｌｔｒａ  Ｌｏｎｇ  Ｒｅａｃｈ  Ａｃｃｅｓｓ  Ｎｅｔｗｏｒｋ”，Ｅｕｒｏｐｅａｎ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｏｐｔｉｃａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  ＥＣＯＣ  Ｗｅ３，ｐｐ．１４７，２００６年９月
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ここで、従来のＰＯＮシステムにおいては、ＣＣＤ相関器に入力されるデータ信号と、ＣＣＤ相関器を駆動するクロック信号との間の遅延調整は、受信器の外部に出力された出力信号の自己相関成分をモニタしながら、手動で行われていた。
【００１４】
これらの遅延調整は、受信器が構成される度に行われるため、遅延調整の自動化が望まれている。
【００１５】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、データ信号とクロック信号の間の遅延調整の自動化を可能にする自己相関検出器及び自己相関検出方法を提供することにある。
【課題を解決するための手段】
【００１６】
上述した目的を達成するために、この発明の自己相関検出器は、相関部と、ゲート部と、クロック遅延部と、ゲート遅延部と、データ識別判定部とを備えて構成される。
【００１７】
相関部は、符号分割多重信号に対して畳み込み演算して、相関信号を生成する。ゲート部は、遅延ゲート信号のパルスの有無に応じて、相関信号の通過及び遮断を切り換える。クロック遅延部は、クロックパルスにクロック遅延量の遅延を与えた遅延クロック信号を生成して、この遅延クロック信号を相関部に送る。ゲート遅延部は、ゲートパルスにゲート遅延量の遅延を与えた遅延ゲート信号を生成して、この遅延ゲート信号をゲート部に送る。
【００１８】
データ識別判定部は、記憶部と、クロック遅延変更手段と、ゲート遅延変更手段と、強度比較手段と、遅延量設定手段と、クロック制御信号生成部と、ゲート制御信号生成部とを備える。記憶部には、保存強度、保存クロック遅延量及び保存ゲート遅延量が格納される。クロック遅延変更手段は、クロック遅延量を変更する。ゲート遅延変更手段は、ゲート遅延量を変更する。強度比較手段は、ゲート部から出力されるゲート出力信号の出力強度を保存強度と比較して、出力強度が保存強度より大きい場合に、出力強度、クロック遅延量及びゲート遅延量を、それぞれ、保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部に格納する。遅延量設定手段は、記憶部から読み出した保存クロック遅延量を新たにクロック遅延量とするとともに、記憶部から読み出した保存ゲート遅延量を新たにゲート遅延量とする。クロック制御信号生成部は、クロック遅延量の情報を含むクロック制御信号を生成して、このクロック制御信号をクロック遅延部に送る。ゲート制御信号生成部は、ゲート遅延量の情報を含むゲート制御信号を生成して、このゲート制御信号をゲート遅延部に送る。
【００１９】
また、この発明の自己相関検出器の好適実施形態によれば、相関部は、並列に接続された第１電荷結合素子相関器及び第２電荷結合素子相関器を有しており、ゲート遅延部は、可変遅延器と、差動出力器とを備えるのが良い。
【００２０】
相関部に入力された符号分割多重信号は、第１ＣＤＭ信号及び第２ＣＤＭ信号に２分岐される。第１ＣＤＭ信号は、第１電荷結合素子相関器に送られ、また、第２ＣＤＭ信号は、第２電荷結合素子相関器に送られる。相関部は、第１電荷結合素子相関器及び第２電荷結合素子相関器の出力が加算された信号を、相関信号として出力する。
【００２１】
クロック遅延部が備える可変遅延器は、クロックパルスに遅延を与える。また、差動出力器は、可変遅延器で遅延されたクロックパルスを２分岐して、互いに相補的な第１及び第２の遅延クロック信号を生成する。
【００２２】
このとき、クロック遅延変更手段は、クロック遅延量を０から最大クロック遅延量まで順次に変化させ、ゲート遅延変更手段は、ゲート遅延量を０から最大ゲート遅延量まで順次に変化させ、ゲート遅延変更手段で、ゲート遅延量を順次に変化させるゲート遅延変化量が、最大クロック遅延量で与えられるのが良い。
【００２３】
また、上述した目的を達成するために、この発明の自己相関検出方法は上述の自己相関検出器で実施され、以下の過程を備えている。
【００２４】
先ず、ゲート初期化過程において、ゲート遅延量を０に変更する。次に、クロック初期化過程において、クロック遅延量を０に変更する。次に、強度比較過程において、ゲート部から受け取ったゲート出力信号の出力強度を保存強度と比較して、出力強度が保存強度より大きい場合に、出力強度、クロック遅延量及びゲート遅延量を、それぞれ、保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部に格納する。次に、クロック遅延変化過程において、クロック遅延量を変化させる。次に、クロック遅延判定過程において、クロック遅延量が、最大クロック遅延量以上であるか否かを判定する。
【００２５】
クロック遅延判定過程での判定の結果、クロック遅延量が最大クロック遅延量より小さい場合は、再び、強度比較過程を行う。一方、クロック遅延判定過程での判定の結果、クロック遅延量が最大クロック遅延量以上である場合は、ゲート遅延変化過程において、ゲート遅延量を変化させる。
【００２６】
次に、ゲート遅延判定過程において、ゲート遅延量が、最大ゲート遅延量以上であるか否かを判定する。
【００２７】
ゲート遅延判定過程での判定の結果、ゲート遅延量が最大ゲート遅延量より小さい場合は、再び、クロック初期化過程を行う。一方、ゲート遅延判定過程での判定の結果、ゲート遅延量が最大ゲート遅延量以上である場合は、遅延量設定過程において、保存クロック遅延量及び保存ゲート遅延量を、それぞれクロック遅延量及びゲート遅延量として設定する。
【００２８】
このとき、ゲート遅延変化過程でゲート遅延量を順次に変化させるゲート遅延変化量が、最大クロック遅延量で与えられるのが良い。
【発明の効果】
【００２９】
この発明の自己相関検出器及び自己相関検出方法によれば、ゲート遅延量及びクロック遅延量を順次に変化させながら、ゲート部の出力強度が最大になるゲート遅延量及びクロック遅延量を取得するデータ識別判定部を備えている。このため、符号分割多重信号とクロック信号の間の遅延調整の自動化が可能になる。
【００３０】
また、この発明の自己相関検出器及び自己相関検出方法によれば、クロック遅延部において、最大クロック遅延量の範囲での遅延調整を行い、ゲート遅延部で、最大ゲート遅延量の範囲での遅延調整を行う。この最大ゲート遅延量は、例えば、データ周期で与えられ、最大クロック遅延量は、ゲート幅で与えられる。このため、最大遅延量の小さいクロック遅延部では、ゲート幅より短い時間変化量で変化させ、最大遅延量の大きいゲート遅延部では、ゲート幅程度の長い時間変化量で変化させることができる。
【００３１】
ＣＤＭ信号の各チップとクロックのタイミングを合わせるには、例えば８ｎｓｅｃ程度の範囲内で、数ｐｓｅｃ程度の精度での調整が必要になる場合がある。この発明の自己相関検出器及び自己相関検出方法では、ゲート遅延部で粗調整を行い、クロック遅延部で微調整を行うので、簡単な構成で容易に自己相関検出を行い、遅延調整を行うことが可能になる。
【図面の簡単な説明】
【００３２】
【図１】自己相関検出器の概略構成図である。
【図２】自己相関検出方法の処理フローを示す図である。
【図３】自己相関検出処理を模式的に示す図（１）である。
【図４】自己相関検出処理を模式的に示す図（２）である。
【図５】自己相関検出処理を模式的に示す図（３）である。
【図６】従来の光通信ネットワークの概略図である。
【発明を実施するための形態】
【００３３】
以下、図を参照して、この発明の実施の形態について説明するが、各図はこの発明が理解できる程度に概略的に示したものに過ぎない。また、数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００３４】
（自己相関検出器）
図１を参照して、自己相関検出器について説明する。自己相関検出器１０は、例えば、受動型光加入者ネットワーク（ＰＯＮ：Ｐａｓｓｉｖｅ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）の局側装置（ＯＬＴ：Ｏｐｔｉｃａｌ  Ｌｉｎｅ  Ｔｅｒｍｉｎａｌ）やユーザ端末装置（ＯＮＵ：Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ  Ｕｎｉｔ）のデコーダの部分に用いられる。
【００３５】
自己相関検出器１０は、相関部２０、ゲート部３０、クロック遅延部４０、ゲート遅延部５０、データ識別判定部６０及びデータ復元部９０を備えて構成される。
【００３６】
自己相関検出器１０には、データ信号として、符号分割多重（ＣＤＭ：Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）信号（図中、矢印Ｓ１０１で示す。）が入力される。ＣＤＭ信号Ｓ１０１は、相関部２０に送られる。
【００３７】
相関部２０は、電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）相関器を備えて構成される。相関部２０は、ＣＤＭ信号Ｓ１０１に対して、畳み込み演算を行い、相関信号（図中、矢印Ｓ１２１で示す。）を生成する。
【００３８】
この実施形態では、相関部２０は、並列に接続された、第１ＣＣＤ相関器（ＣＣＤ１）２２及び第２ＣＣＤ相関器（ＣＣＤ２）２４を有している。相関部２０に送られたＣＤＭ信号Ｓ１０１は、第１ＣＤＭ信号（図中、矢印Ｓ１０３で示す。）及び第２ＣＤＭ信号（図中、矢印Ｓ１０５で示す。）に２分岐される。２分岐された一方の第１ＣＤＭ信号Ｓ１０３は、第１ＣＣＤ相関器２２に送られる。また、２分岐された他方の第２ＣＤＭ信号Ｓ１０５は、第２ＣＣＤ相関器２４に送られる。
【００３９】
第１ＣＣＤ相関器２２は、第１ＣＤＭ信号Ｓ１０３に対して畳み込み演算を行う。また、第２ＣＣＤ相関器２４は、第２ＣＤＭ信号Ｓ１０５に対して畳み込み演算を行う。第１ＣＣＤ相関器２２及び第２ＣＣＤ相関器２４の出力は加算されて、加算された信号が相関信号Ｓ１２１として相関部２０から出力される。
【００４０】
第１ＣＣＤ相関器２２及び第２ＣＣＤ相関器２４を駆動するためのクロックパルス（図中、矢印Ｓ１１１で示す。）は、自己相関検出器１０の外部から入力され、クロック遅延部４０を経て相関部２０に送られる。
【００４１】
なお、クロックパルスＳ１１１は、任意好適な従来周知のクロック抽出回路（図示を省略する。）を用いて、ＣＤＭ信号Ｓ１０１から抽出することができる。この場合、ＣＤＭ信号Ｓ１０１を、自己相関検出器１０に入力される前に２分岐して、一方を自己相関検出器１０に送り、他方をクロック抽出回路に送ればよい。また、ＣＤＭ信号のチップレートに対応する周波数の発振器を用いて、クロックパルスＳ１１１を生成しても良い。
【００４２】
この実施形態では、第１ＣＣＤ相関器２２及び第２ＣＣＤ相関器２４は、異なるビットのチップに対して相関処理を行う。例えば、第１ＣＣＤ相関器２２が奇数番目のチップに対して相関処理を行い、第２ＣＣＤ相関器２４が偶数番目のチップに対して相関処理を行う。このように、第１ＣＣＤ相関器２２及び第２ＣＣＤ相関器２４は、それぞれ、ＣＤＭ信号を構成するチップの半分に対して相関処理を行う。このため、第１ＣＣＤ相関器２２及び第２ＣＣＤ相関器２４を駆動するのに用いられるクロックパルスＳ１１１の周波数は、ＣＤＭ信号Ｓ１０１のチップレートの１／２で与えられる。例えば、ＣＤＭ信号Ｓ１０１のチップレートが２［Ｇｂｐｓ］のとき、クロックパルスＳ１１１の周波数を１［ＧＨｚ］にすればよい。なお、周波数を１／２にするためには、従来周知の分周器を用いれば良い。
【００４３】
ゲート部３０は、遅延ゲート信号（図中、矢印Ｓ１５１で示す。）のパルスの有無に応じて、相関信号Ｓ１２１の通過及び遮断を切り換える。遅延ゲート信号Ｓ１５１は、データレートで与えられるデータ周期Ｔｄａｔａごとにパルスを有している。このパルスの幅がいわゆるゲート幅Ｗｇａｔｅである。
【００４４】
例えば、データレートが１２５［Ｍｂｐｓ］のとき、データ周期Ｔｄａｔａは８［ｎｓｅｃ］（＝１／１２５［Ｍｂｐｓ］）になる。また、ＣＤＭ信号の符号長が１６である場合、１つのデータは、１６個のチップで構成されることになり、チップレートは２［Ｇｂｐｓ］（＝１２５［Ｍｂｐｓ］×１６）になる。
【００４５】
ゲート幅Ｗｇａｔｅは、例えば、チップ幅で与えられる。チップレートが２［Ｇｂｐｓ］の場合は、ゲート幅Ｗｇａｔｅは、５００［ｐｓｅｃ］（＝１／２［ＧＨｚ］）とする。なお、ゲート幅Ｗｇａｔｅは、相関信号の雑音等により、チップ幅とは異なる値に設定しても良い。例えば雑音が少ない場合は、ゲート幅Ｗｇａｔｅを広くしても相関信号の自己相関ピークを認識できる。ゲート幅Ｗｇａｔｅを広くすると、後述する自己相関検出の時間を短縮することが可能になる。一方、雑音が多い場合は、ゲート幅Ｗｇａｔｅを狭くして、雑音成分をより確実に除去すれば良い。
【００４６】
ゲート部３０の出力であるゲート出力信号（図中、矢印Ｓ１３１で示す。）は、相関信号Ｓ１２１を、遅延ゲート信号Ｓ１５１のパルスで抜き出した信号であり、データ識別判定部６０に送られる。なお、ゲート出力信号Ｓ１３１はデータ復元部９０にも送られる。通常の通信が行われる際には、データ復元部９０で復元された復元データ（図中、矢印Ｓ１９１で示す。）が用いられる。
【００４７】
クロック遅延部４０は、クロックパルスＳ１１１にクロック遅延量Ａの遅延を与えた遅延クロック信号を生成して、遅延クロック信号を相関部２０に送る。クロック遅延部４０は、可変遅延器４２及び差動出力器４４を備えて構成される。可変遅延器４２は、クロックパルスＳ１１１に所定の遅延を与える機能を有していれば良く、光遅延器など任意好適な従来周知のものを用いれば良い。なお、可変遅延器４２での遅延量（クロック遅延量）Ａは、データ識別判定部６０から受け取るクロック制御信号（図中、矢印Ｓ１６１で示す。）によって設定される。
【００４８】
差動出力器４４は、可変遅延器４２で遅延されたクロックパルスを２分岐して、互いに相補的な第１遅延クロック信号（図中、矢印Ｓ１４３で示す。）及び第２遅延クロック信号（図中、矢印Ｓ１４５で示す。）を生成する。第１遅延クロック信号Ｓ１４３は、相関部２０に送られて、第１ＣＣＤ相関器２２を駆動する。また、第２遅延クロック信号Ｓ１４５は、相関部２０に送られて、第２ＣＣＤ相関器２４を駆動する。差動出力器４４は、クロックパルスを２分岐し、両者の位相差を「π」にする機能を有していれば良く、任意好適な従来周知のものを用いることができる。
【００４９】
なお、第１遅延クロック信号Ｓ１４３及び第２遅延クロック信号Ｓ１４５が、第１ＣＣＤ相関器２２及び第２ＣＣＤ相関器２４に入力される際の位相差を「π」にするため、相関部２０に、位相検波器と、第１遅延クロック信号Ｓ１４３及び第２遅延クロック信号Ｓ１４５の位相を調整する可変遅延器とをさらに設けても良い。
【００５０】
ゲート遅延部５０は、ゲートパルス（図中、矢印Ｓ１１３で示す。）にゲート遅延量Ｂの遅延を与えた遅延ゲート信号Ｓ１５１を生成して、この遅延ゲート信号Ｓ１５１をゲート部３０に送る。ゲート遅延部５０は、クロック遅延部４０と同様に可変遅延器を備えて構成すれば良い。なお、ゲート遅延部５０での遅延量（ゲート遅延量）Ｂは、データ識別判定部６０から受け取るゲート制御信号（図中、矢印Ｓ１６３で示す。）によって設定される。
【００５１】
データ識別判定部６０は、Ａ／Ｄ変換部６２、記憶部６４、クロック制御信号生成部６６、ゲート制御信号生成部６８及び制御部７０を備えて構成される。
【００５２】
制御部７０は、例えば、中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）で構成される。また、記憶部６４は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）及びＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等で構成される。制御部７０は、例えば、記憶部６４に格納されているプログラムを実行して、機能手段として、クロック遅延変更手段７２、ゲート遅延変更手段７４、強度比較手段７６及び遅延量設定手段７８を実現する。
【００５３】
Ａ／Ｄ変換部６２は、データ識別判定部６０に送られたゲート出力信号Ｓ１３１を、アナログ信号からデジタル信号に変換して、制御部７０に送る。
【００５４】
クロック制御信号生成部６６は、制御部７０から、クロック遅延量Ａの情報を受け取り、クロック制御信号Ｓ１６１を生成する。クロック制御信号生成部６６は、クロック制御信号Ｓ１６１をクロック遅延部４０に送る。クロック制御信号Ｓ１６１を受けたクロック遅延部４０は、クロックパルスＳ１１１をクロック遅延量Ａだけ遅延させるように、遅延量を設定する。
【００５５】
ゲート制御信号生成部６８は、制御部７０から、ゲート遅延量Ｂの情報を受け取り、ゲート制御信号Ｓ１６３を生成する。ゲート制御信号生成部６８は、ゲート制御信号Ｓ１６３をゲート遅延部５０に送る。ゲート制御信号Ｓ１６１を受けたゲート遅延部５０は、ゲートパルスＳ１１３をゲート遅延量Ｂだけ遅延させるように、遅延量を設定する。
【００５６】
記憶部６４には、上述したプログラムに加えて、保存強度、保存クロック遅延量及び保存ゲート遅延量が更新可能に格納される。ここで、保存強度は、ゲート部３０から出力されるゲート出力信号Ｓ１３１の最大値である。また、保存クロック遅延量及び保存ゲート遅延量は、それぞれ保存強度が得られたときの、クロック遅延量及びゲート遅延量である。
【００５７】
クロック遅延変更手段７２は、クロックパルスに与えるクロック遅延量Ａを、所定の初期値である最小クロック遅延量Ａｍｉｎから最大クロック遅延量Ａｍａｘの範囲内で変更する。クロック遅延変更手段７２は、変更したクロック遅延量Ａをクロック制御信号生成部６６に送る。この最小クロック遅延量Ａｍｉｎは、例えば、０とされる。また、最大クロック遅延量Ａｍａｘは、例えば、最小クロック遅延量Ａｍｉｎに、遅延ゲート信号Ｓ１５１のゲート幅Ｗｇａｔｅを加えたものとして与えられる。
【００５８】
ゲート遅延変更手段７４は、ゲートパルスに与えるゲート遅延量Ｂを所定の初期値である最小ゲート遅延量Ｂｍｉｎから最大ゲート遅延量Ｂｍａｘの範囲内で変更する。ゲート遅延変更手段７４は、変更したゲート遅延量Ｂをゲート制御信号生成部６６に送る。この最小ゲート遅延量Ｂｍｉｎは、例えば、０とされる。この最大ゲート遅延量Ｂｍａｘは、例えば、最小ゲート遅延量ＢｍｉｎにＣＤＭ信号Ｓ１０１のデータ周期Ｔｄａｔａを加えたもので与えられる。
【００５９】
強度比較手段７６は、ゲート部３０から、Ａ／Ｄ変換部６２を経て受け取った、ゲート出力信号Ｓ１３１の出力強度を、記憶部６４から読み出した保存強度と比較する。なお、ここでは、出力強度は、ゲート出力信号Ｓ１３１のピーク値を示す。出力強度と保存強度の比較の結果、出力強度が保存強度より大きい場合に、出力強度を保存強度として記憶部６４に格納すると共に、この出力強度が得られたときのクロック遅延量及びゲート遅延量を、それぞれ、保存クロック遅延量及び保存ゲート遅延量として記憶部６４に格納する。
【００６０】
遅延量設定手段７８は、記憶部６４から保存クロック遅延量を読出し、この読み出した保存クロック遅延量を新たにクロック遅延量Ａとして、クロック制御信号生成部６６に送る。また、遅延量設定手段７８は、記憶部６４から保存ゲート遅延量を読出し、この読み出した保存ゲート遅延量を新たにゲート遅延量Ｂとして、ゲート制御信号生成部６８に送る。
【００６１】
（自己相関検出方法）
図２を参照して、自己相関検出方法について説明する。
【００６２】
この自己相関検出方法は、新たにネットワークを構成したときや、復元データにエラーが発生したときなど、不定期に行っても良いし、定期的に行っても良い。
【００６３】
自己相関検出が開始されると、先ず、ステップ（以下、ステップをＳで表す。）１０のゲート初期化過程において、ゲート遅延変更手段７４はゲート遅延量Ｂを最小ゲート遅延量Ｂｍｉｎに変更する。ゲート遅延部５０は、ゲートパルスＳ１１３に対して、ゲート遅延量Ｂ（ここでは、Ｂｍｉｎ）の遅延を与えた遅延ゲート信号Ｓ１５１を生成して、ゲート部３０に送る。
【００６４】
次に、Ｓ２０のクロック初期化過程において、クロック遅延変更手段７２は、クロック遅延量Ａを最小クロック遅延量Ａｍｉｎに変更する。このとき、クロック遅延部４０は、クロックパルスＳ１１１に対して、クロック遅延量Ａ（ここでは、Ａｍｉｎ）の遅延を与えた遅延クロック信号Ｓ１４３及びＳ１４５を生成して、相関部２０に送る。
【００６５】
次に、Ｓ３０の強度比較過程において、強度比較手段７６は、ゲート部３０から、Ａ／Ｄ変換部６２を経て受け取ったゲート出力信号Ｓ１３１の出力強度を、記憶部６４から読み出した保存強度と比較する。比較の結果、出力強度が保存強度より大きい場合は、出力強度、クロック遅延量及びゲート遅延量を、それぞれ、保存強度、保存クロック遅延量及び保存ゲート遅延量として記憶部６４に格納する。
【００６６】
強度比較過程Ｓ３０を行った後、Ｓ４０のクロック遅延変化過程において、クロック遅延変更手段７２は、クロック遅延量Ａにクロック遅延変化量ΔＡを加えたＡ＋ΔＡを、新たにクロック遅延量Ａとする。なお、クロック遅延変化量ΔＡは、例えば、チップレートの１０倍に対応する時間に設定される。
【００６７】
次に、Ｓ５０のクロック遅延判定過程において、クロック遅延変更手段７２は、クロック遅延量Ａが、予め設定された最大クロック遅延量Ａｍａｘ以上であるか否かを判定する。
【００６８】
クロック遅延判定過程Ｓ５０での判定の結果、クロック遅延量Ａが最大クロック遅延量Ａｍａｘより小さい場合（Ｎｏ）は、再び、強度比較過程Ｓ３０を行う。一方、クロック遅延判定過程Ｓ５０での判定の結果、クロック遅延量Ａが最大クロック遅延量Ａｍａｘ以上である場合（Ｙｅｓ）は、続いて、Ｓ６０のゲート遅延変化過程を行う。
【００６９】
ゲート遅延変化過程Ｓ６０では、ゲート遅延変更手段７４が、ゲート遅延量Ｂに、ゲート遅延変化量ΔＢを加えたＢ＋ΔＢを、新たにゲート遅延量Ｂとする。なお、ゲート遅延変化量ΔＢは、ゲート幅Ｗｇａｔｅに対応する時間に設定される。
【００７０】
次に、Ｓ７０のゲート遅延判定過程において、ゲート遅延変更手段７４は、ゲート遅延量Ｂが、予め設定された最大ゲート遅延量Ｂｍａｘ以上であるか否かを判定する。
【００７１】
ゲート遅延判定過程Ｓ７０での判定の結果、ゲート遅延量Ｂが最大ゲート遅延量Ｂｍａｘより小さい場合（Ｎｏ）は、再び、クロック初期化過程Ｓ２０を行う。一方、ゲート遅延判定過程Ｓ６０での判定の結果、ゲート遅延量Ｂが最大ゲート遅延量Ｂｍａｘ以上である場合は、続いて、Ｓ８０の遅延量設定過程を行う。
【００７２】
遅延量設定過程Ｓ８０では、遅延量設定手段７８は、記憶部６４から、保存クロック遅延量を読み出し、この保存クロック遅延量を、新たにクロック遅延量Ａとして設定して、このクロック遅延量Ａの情報をクロック制御信号生成部６６に送る。また、遅延量設定手段７８は、記憶部６４から、保存ゲート遅延量を読み出し、この保存ゲート遅延量を、新たにゲート遅延量Ｂとして設定して、このゲート遅延量の情報をゲート制御信号生成部６８に送る。
【００７３】
クロック遅延量Ａ及びゲート遅延量Ｂの設定が完了すると、自己相関検出処理が完了する。
【００７４】
図３〜５を参照して、自己相関検出について説明する。出力信号の強度が最も大きくなるのは、ＣＤＭ信号Ｓ１０３及びＳ１０５とクロック信号Ｓ１４３及びＳ１４５のタイミングが合っていて、自己相関成分であるピーク成分と、ゲート信号のタイミングがあっている場合である。ここで、ＣＤＭ信号とクロック信号のタイミングが合うとは、クロック信号の立ち上がりの時刻と、ＣＤＭ信号の１チップの開始の時刻が一致していることをいうものとする。また、自己相関成分とゲート信号のタイミングが合うとは、ゲート信号に含まれるゲートパルスのパルス幅に、自己相関成分が含まれることをいう。
【００７５】
図３は、ＣＤＭ信号Ｓ１０３及びＳ１０５とクロック信号Ｓ１４３及びＳ１４５のタイミングが合っておらず、また、自己相関成分（図中、Ｉで示す。）とゲート信号Ｓ１５１のタイミングがいずれも合っていない状態を示している。図３では、ＣＤＭ信号Ｓ１０３及びＳ１０５の１チップの中ほどでクロック信号Ｓ１４３及びＳ１４５が立ち上がっている。このため、自己相関成分（Ｉ）のピーク値Ｖｐｅａｋは閾値Ｖｔｈよりも小さい。
【００７６】
図４は、ＣＤＭ信号Ｓ１０３及びＳ１０５とクロック信号Ｓ１４３及びＳ１４５のタイミングが合っておらず、自己相関成分（Ｉ）とゲート信号Ｓ１５１のタイミングが合っている状態を示している。図４では、図３に比べて、クロック信号の立ち上がり時刻が早くなっていて、データ信号の１チップの前半でクロック信号が立ち上がっている。この場合、自己相関成分（Ｉ）のピーク値Ｖｐｅａｋは、図３に示す場合よりも高くなっているが、閾値Ｖｔｈよりも小さい。
【００７７】
図５は、ＣＤＭ信号Ｓ１０３及びＳ１０５とクロック信号Ｓ１４３及びＳ１４５のタイミングが合っており、また、自己相関成分（Ｉ）とゲート信号Ｓ１５１のタイミングが合っている状態を示している。図５では、データ信号の１周期の開始時刻と同時に、クロック信号が立ち上がっている。このため、自己相関成分（Ｉ）のピーク値Ｖｐｅａｋは、閾値Ｖｔｈよりも大きくなる。
【００７８】
ここで、図３〜５に示した閾値Ｖｔｈは、各図における自己相関成分（Ｉ）のピーク値Ｖｐｅａｋを比較するのに示している。
【００７９】
上述した自己相関検出器及び自己相関検出方法によれば、ゲート遅延量及びクロック遅延量を順次に変化させながら、ゲート部の出力強度が最大になるゲート遅延量及びクロック遅延量を取得するデータ識別判定部を備えている。このため、符号分割多重信号とクロック信号の間の遅延調整の自動化が可能になる。
【００８０】
また、クロック遅延部において、ゲート幅の範囲での遅延調整を行い、ゲート遅延部で、データ周期の範囲での遅延調整を行うと、最大遅延量の小さい可変遅延器では、チップ周期程度の短い時間変化量で変化させ、最大遅延量の大きい可変遅延器では、ゲート幅程度の長い時間変化量で変化させることができる。
【００８１】
ＣＤＭ信号の各チップとクロックのタイミングを合わせるには、例えば８ｎｓｅｃ程度の範囲内で、数ｐｓｅｃ程度の精度での調整が必要になる場合がある。この発明の自己相関検出器及び自己相関検出方法では、ゲート遅延部で粗調整を行い、クロック遅延部で微調整を行うので、簡単な構成で容易に調整を行うことが可能になる。
【符号の説明】
【００８２】
１０    自己相関検出器
２０    相関部
２２    第１ＣＣＤ相関器（ＣＣＤ１）
２４    第２ＣＣＤ相関器（ＣＣＤ２）
３０    ゲート部
４０    クロック遅延部
４２    可変遅延器
４４    差動出力器
５０    ゲート遅延部
６０    データ識別判定部    
６２    Ａ／Ｄ変換部
６４    記憶部
６６    クロック制御信号生成部
６８    ゲート制御信号生成部
７０    制御部
７２    クロック遅延変更手段
７４    ゲート遅延変更手段
７６    強度比較手段
７８    遅延量設定手段
９０    データ復元部    
【図１】
2010226175.tif 000003
【図２】
2010226175.tif 000004
【図３】
2010226175.tif 000005
【図４】
2010226175.tif 000006
【図５】
2010226175.tif 000007
【図６】
2010226175.tif 000008