(57)【要約】【課題】廉価で効率電力変換装置並びにこれを用いた冷凍空調システム及び太陽光発電システムを提供する。【解決手段】電動機１を駆動するインバータ回路２（電力変換装置）は、ＳＪ構造のＭＯＳ  ＦＥＴ５と、このＭＯＳ  ＦＥＴ５と逆方向に直列接続され、ＭＯＳ  ＦＥＴ５への逆流を抑止するための逆流防止ダイオード７と、ＭＯＳ  ＦＥＴ５と逆流防止ダイオード７の直列回路に並列に接続された還流ダイオード８とで構成した片側アームを少なくとも１つ以上具備して構成される。【選択図】図５
2010226919.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの片側アームを備え、
前記片側アームは、寄生ダイオードを内蔵するスイッチング素子と、前記スイッチング素子と直列接続され前記スイッチング素子への逆流を抑止する逆流防止ダイオードと、前記スイッチング素子と前記逆流防止ダイオードとの直列回路に逆並列接続された還流ダイオードとを具備することを特徴とする電力変換装置。
【請求項２】
前記スイッチング素子は、Ｓｕｐｅｒ  Ｊｕｎｃｔｉｏｎ構造のＭＯＳ  ＦＥＴであり、
前記逆流防止ダイオードは前記ＭＯＳ  ＦＥＴと逆方向に直列接続されることを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記逆流防止ダイオードに低耐圧素子を用いることを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項４】
直列に接続された２つの片側アームから成る少なくとも１つのアームを備え、
前記片側アームの一方は、ＭＯＳ  ＦＥＴと、このＭＯＳ  ＦＥＴのソースとアノード側で接続するように直列接続され、前記ＭＯＳ  ＦＥＴへの逆流を抑止するための逆流防止ダイオードと、前記ＭＯＳ  ＦＥＴと前記逆流防止ダイオードとの直列回路に逆並列に接続された還流ダイオードとを具備し、
前記片側アームの他方は、ＩＧＢＴまたはＭＯＳ  ＦＥＴと、このＩＧＢＴまたはＭＯＳ  ＦＥＴに並列に接続された還流ダイオードと、を具備することを特徴とする電力変換装置。
【請求項５】
前記片側アームを下張付二相変調によりＰＷＭ制御を行う制御手段を備えたことを特徴とする請求項１〜４のいずれかに記載の電力変換装置。
【請求項６】
前記片側アームを上張付二相変調によりＰＷＭ制御を行う制御手段を備えたことを特徴とする請求項１〜４のいずれかに記載の電力変換装置。
【請求項７】
第１のインバータとこの第１のインバータと負荷を介して接続された第２のインバータとを備え、
前記第１のインバータは、ＭＯＳ  ＦＥＴと、このＭＯＳ  ＦＥＴのソースとアノード側で接続するように直列接続され、前記ＭＯＳ  ＦＥＴへの逆流を抑止するための逆流防止ダイオードと、前記ＭＯＳ  ＦＥＴと前記逆流防止ダイオードとの直列回路に逆並列に接続された還流ダイオードとを具備した片側アームを少なくとも１つ以上有し、
前記第２のインバータは、スイッチング素子と、このスイッチング素子と並列に接続された還流ダイオードと、を具備した片側アームを少なくとも１つ有することを特徴とする電力変換装置。
【請求項８】
制御手段を備え、
この制御手段は前記第１のインバータの各相電圧指令の電圧極性に応じて、前記第２のインバータの各相電圧を直流母線正側あるいは負側に張り付かせることを特徴とする請求項７に記載の電力変換装置。
【請求項９】
少なくとも１つの片側アームをモジュール化したことを特徴とする請求項１〜６のいずれかに記載の電力変換装置。
【請求項１０】
前記第１のインバータ及び前記第２のインバータの少なくとも一方を構成する１つ以上の片側アーム、または前記第１のインバータ及び前記第２のインバータの少なくとも一方のインバータをモジュール化したことを特徴とする請求項７または請求項８に記載の電力変換装置。
【請求項１１】
請求項１〜１０のいずれかに記載の電力変換装置を電動機等の負荷装置を駆動するインバータ駆動装置として用いることを特徴とする冷凍空調システム。
【請求項１２】
請求項１〜１０のいずれかに記載の電力変換装置の出力を給電系統に接続するとともに、前記電力変換装置に給電する直流電源として太陽電池を利用したことを特徴とする太陽光発電システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置並びにこの電力変換装置を用いた冷凍空調システム及び太陽光発電システムに関するものである。
【背景技術】
【０００２】
可変電圧・可変周波数インバータが実用化されるに従って、各種の電力変換装置の応用分野が開拓されてきた。例えば、電動機駆動装置等に用いられる駆動回路には、三相電圧形インバータ等が用いられる。三相電圧形インバータは、サイリスタ、トランジスタ、ＩＧＢＴ、ＭＯＳ  ＦＥＴ等の電力用半導体スイッチング素子を用いた三相のブリッジ回路等で構成される。本回路において、各相のスイッチング素子は、正極端子および負極端子を直流電圧源の正極端子および負極端子にそれぞれ直接接続することで実現できる。近年、装置の高効率化が進むにつれ、このようなスタンダードな回路を改良し、更なる高効率化が推進されてきている。
【０００３】
従来、例えば、寄生ダイオード付きＭＯＳ  ＦＥＴと高速ダイオードとの直列接続回路に逆並列に還流ダイオードを接続し、寄生ダイオードでの逆回復損失の発生を防止する例が開示されている（例えば特許文献１参照）。
【０００４】
また例えば「スイッチ素子を直列に接続した上下アームを直流電源に対して複数個並列に接続し、前記スイッチ素子の直列接続点から交流電力を出力するインバータ回路を用いたモータ駆動装置において、上側スイッチ素子にＰＮＰ形の接合トランジスタを用い、前記接合トランジスタのエミッタを前記直流電源の正極側に接続し、前記接合トランジスタのコレクタに炭化シリコンを原料とするショットキーバリアダイオード（以下、ＳｉＣ−ＳＢＤ）のアノードを接続し、前記接合トランジスタのエミッタに前記ＳｉＣ−ＳＢＤのカソードを接続した」ものが提案されている（例えば特許文献２参照）。
【０００５】
また例えば「開閉される主回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第１及び第２の主スイッチング素子が上記ボディダイオードが逆直列になるようにして直列に接続された直列回路と、上記直列回路に上記第１の主スイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、上記第１及び第２の主スイッチング素子をほぼ同じタイミングで開閉制御する制御信号を上記制御信号用端子に与える制御手段とを備えた」ものが提案されている（例えば特許文献３参照）。
【０００６】
また例えば「電圧の印加方向に沿って上流側となるおよび下流側となるＭＯＳ  ＦＥＴ及び各ＩＧＢＴとＭＯＳ  ＦＥＴのそれぞれに対し逆並列に接続された還流ダイオードを備えた直列回路を複数有し、これら直列回路におけるＩＧＢＴとＭＯＳ  ＦＥＴの相互接続点が誘導成分を含む負荷に接続されるスイッチング回路と、前記各直列回路のうち少なくとも１つの直列回路のＩＧＢＴをオン，オフして別の少なくとも１つの直列回路のＭＯＳ  ＦＥＴをオンする複数相通電を順次に切換える制御手段とを備えた」ものが提案されている（例えば特許文献４参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６０−２６１３７２号公報（第２頁、第３図）
【特許文献２】特開２００３−２１９６８７号公報（第３頁〜第５頁、図１〜図２、図５〜図６）
【特許文献３】特開２００８−２８９２３２号公報（第３頁〜第４頁、図１）
【特許文献４】特開２００７−７４８５８号公報（第３頁〜第４頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の場合、ＭＯＳ  ＦＥＴに直列接続される高速ダイオードにより電力損失を生じインバータ効率の低下を伴った。また部品点数増加による回路の複雑化を伴った。
【０００９】
また特許文献２の場合、ＰＮＰ形接合トランジスタの逆バイアス対策を想定したものである。上側スイッチ素子を、ＰＮＰ形接合トランジスタ、前記ＰＮＰ型接合トランジスタに直列接続されたダイオード、これに逆並列接続されたＳｉＣ−ＳＢＤで構成するが、上側は張り付き制御とし、下側ＭＯＳ  ＦＥＴでのスイッチをパルス幅変調して高効率化を図るため、下側のＭＯＳ  ＦＥＴのリカバリ損失を低減できず高効率化には限界があった。
【００１０】
また特許文献３の場合、主ＭＯＳ  ＦＥＴのボディダイオードに流れる電流を従ＭＯＳ  ＦＥＴにより遮断するものである。従ＭＯＳ  ＦＥＴの制御は主ＭＯＳ  ＦＥＴと同一信号により制御されるため、制御部の増加はないものの、従ＭＯＳ  ＦＥＴの分素子数が増加するため、コスト高となる課題があった。
【００１１】
また特許文献４の場合、スイッチング素子のｄｖ／ｄｔばらつき等により逆電圧印加タイミングを制御するために、高機能・高価な制御装置が必要であった。また付加回路による逆電圧印加を行うため、付加回路故障時にインバータ効率が著しく低下する問題があった。
【００１２】
本発明は、廉価で効率の高い電力変換装置並びにこの電力変換装置を用いた冷凍空調システム及び太陽光発電システムを提供することを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係る電力変換装置は、少なくとも１つの片側アームを備え、片側アームは、寄生ダイオードを内蔵するスイッチング素子と、スイッチング素子と直列接続されスイッチング素子への逆流を抑止する逆流防止ダイオードと、スイッチング素子と逆流防止ダイオードとの直列回路に逆並列接続された還流ダイオードとを具備するものである。
【発明の効果】
【００１４】
この発明に係る電力変換装置によれば、少なくとも１つの片側アームを備え、片側アームは、寄生ダイオードを内蔵するスイッチング素子と、スイッチング素子と直列接続されスイッチング素子への逆流を抑止する逆流防止ダイオードと、スイッチング素子と前記逆流防止ダイオードとの直列回路に逆並列接続された還流ダイオードとを具備するので、ＭＯＳ  ＦＥＴのリカバリ損失が低減でき、システムを高効率に駆動することが可能となる。これにより、ヒートシンクなどの熱対策を軽減でき、システムの小型化を図ることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係るインバータの任意の１アームの構成例を表した図である。
【図２】実施の形態１に係るＳＪ構造ＭＯＳ  ＦＥＴの構造概略図の一例を表す図である。
【図３】ＳＪ構造ＭＯＳ  ＦＥＴに関するドレイン−ソース間電圧とオン抵抗の関係の一例を示した図である。
【図４】実施の形態１に係るＳＪ構造ＭＯＳ  ＦＥＴをインバータに適用した場合の短絡電流の一例を示した図である。
【図５】実施の形態１に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。
【図６】実施の形態１に係るＰＷＭ作成シーケンスを示すフローの一例である。
【図７】ＭＯＳ  ＦＥＴの寄生ダイオードによる等価的短絡回路形成の一例を表す図である。
【図８】実施の形態２に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図（その１）である。
【図９】実施の形態２に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図（その２）である。
【図１０】実施の形態１〜２に係るＰＷＭインバータの上アーム論理状態を表す図である。
【図１１】実施の形態１〜２に係るＰＷＭインバータのインバータ回転角と電圧指令ベクトルの関係図である。
【図１２】実施の形態２に係る電力変換装置のＰＷＭスイッチングパターンの一例（下張付き２相変調の一例）を表す図である。
【図１３】実施の形態２に係る電力変換装置のＰＷＭスイッチングパターンの一例（上張付き２相変調の一例）を表す図である。
【図１４】実施の形態３に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。
【図１５】実施の形態３に係る電力変換装置のＵ相電圧指令及びスレーブ側インバータＵ相電位（図１４におけるＵ２箇所）の一例を表す図である。
【図１６】実施の形態４に係る電力変換装置の一例を表す図である。
【図１７】実施の形態５に係る系統連系インバータ装置の一例を表す図である。
【図１８】従来のＭＯＳ  ＦＥＴを用いた電力変換装置の一例を表す図である。
【図１９】ＭＯＳ  ＦＥＴの寄生ダイオードによる等価的短絡回路形成の一例を表す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態に係るインバータ駆動装置または電力変換装置（以下、まとめて電力変換装置と呼ぶ）について図面等を参照しながら説明する。
【００１７】
実施の形態１．
ＩＧＢＴやＭＯＳ  ＦＥＴ等のパワーデバイスは、民生機器から産業機器まで様々な用途に使われてきた。現在、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）等を用いたデバイス開発が様々な形で行われてきている。一方、パワーＭＯＳ  ＦＥＴにおいても、ＳＪ（Ｓｕｐｅｒ  Ｊｕｎｃｔｉｏｎ）構造のものが出現してきており、超低オン抵抗のデバイスが実現されている。
図２にＳＪ構造の構造概略図を示す。ＳＪ構造は、ｐ層２５とｎ層２６のチャージをバランスさせることで、低オン抵抗化、高耐圧化できるといったメリットを有する。
図３に、ドレイン−ソース間電圧とオン抵抗の関係の一例を示す。この図から分かるように、従来素子では、ドレイン−ソース間電圧が上がるにつれ、オン抵抗が増大するといった問題があったが、ＳＪ構造のものではオン抵抗を低く抑えることが可能である。
しかしながら、ＳＪ構造のＭＯＳ  ＦＥＴは、素子に内蔵する寄生ダイオードにより、逆回復時間が遅いといった問題が存在する。このため、ＳＪ構造のＭＯＳ  ＦＥＴをインバータに適用する際、任意の片側アームのスイッチング素子がターンオフし、逆側アームのスイッチング素子がターンオンする際、主回路側とのループ経路にて等価的な短絡電流が流れるため（寄生ダイオードの電荷が放出し終わるまでの間）、この分だけ損失悪化を招くといった問題があった（図４参照）。
【００１８】
そこで、ＭＯＳ  ＦＥＴと、前記ＭＯＳ  ＦＥＴへの逆流を抑止する逆流防止ダイオードと、還流ダイオードを用いて片側アームを構成し、上記短絡電流の発生を防止する方法を考案した。
図１は、寄生ダイオードを有するＳＪ構造ＭＯＳ  ＦＥＴ等をインバータに適用する場合の任意の片側アームの構成例を示した図である。
初めに、考案した片側アームについて動作説明する。
図１は、ＭＯＳ  ＦＥＴ等のスイッチング素子５ａ、逆流防止ダイオード７ａ、及び還流ダイオード８ａで構成される。
逆流防止ダイオード７ａについては、ショットキーバリアダイオード（SBD）等の高速タイプのものを想定している。上述の回路構成の特徴から、逆流防止ダイオードには、高耐圧のものが必須ではなく、低耐圧のものを用いても良い。
このような片側アームを少なくとも１つ用いてインバータを構成すれば、片側アーム内のスイッチング素子５ａがオンからオフに切り替わる際、スイッチング素子５ａの寄生ダイオード６ａと逆流防止ダイオード７ａの方向が逆であることと、逆流防止ダイオード７ａの速度がスイッチング素子５ａの寄生ダイオード６ａと比較して十分に速いことの２つの効果により、短絡電流の経路がブロックされるため、短絡電流が十分に抑制される。
また、インバータは降圧チョッパの一種と見なせるので、還流経路は必要であるため、これについては還流ダイオード８ａを用意しておく。
以上のような構成を取ることで、寄生ダイオードを有するＳＪ構造のＭＯＳ  ＦＥＴ等のスイッチング素子のメリットを損なわずに、インバータ回路に対して比較的簡易でシステムの高効率化が行える。
上記は、ＳＪ構造のＭＯＳ  ＦＥＴの場合を示したが、寄生インダクタンスが存在する全てのスイッチング素子において、本手法は有効となる。
また、このような構成とした片側アームを１モジュール化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能である。
【００１９】
次に、上記考案した片側アームを電力変換装置に適用する実施例について述べる。
図５は、本発明の実施の形態１に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。図５に示すシステムは、直流電圧源１２、インバータ回路２、電動機１、電動機１に流れる電動機巻線電流を検出する電流検出手段３（３ａ、３ｂ）、電圧検出手段１０、インバータ回路をＰＷＭ（Pulse Width Modulation：パルス幅変調）制御し電動機１を駆動するための、例えばＣＰＵ（Central Processing Unit ）１１等で構成される。インバータ回路２は各片側アーム４ａ〜４ｆで構成される。
【００２０】
本実施形態のインバータ回路２は、スイッチング素子５ａ〜５ｆ、逆流防止ダイオード７ａ〜７ｆ、及び還流ダイオード８ａ〜８ｆで構成される。スイッチング素子５ａ〜５ｆは、ＭＯＳ  ＦＥＴの使用を想定している。逆流防止ダイオード７ａ〜７ｆは、スイッチング素子５ａ〜５ｆへの逆流を抑止すべく、スイッチング素子５ａ〜５ｆの寄生ダイオード６ａ〜６ｆと逆方向になるよう接続される。
【００２１】
また本実施形態の電流検出方法は、電流検出手段３ａ、３ｂより得られる両端電圧を、ＣＰＵ１１に取り込み、ＣＰＵ１１に内蔵されるＡ／Ｄ変換器等によりその電圧値を表す数値のデータに変換し、電動機電流のデータ（情報）に換算することで行うものとする（ただし、この方法に限定するものではない）。
【００２２】
また本実施形態の電圧検出手段１０は、抵抗・コンデンサ等から成る分圧回路、Ａ／Ｄ変換器、増幅器等で構成される。母線電圧をＣＰＵ１１に内蔵されるＡ／Ｄ変換器等により上記電流検出のケース同様数値データに変換し、直流母線電圧のデータ（情報）に換算することで行うものとする（上記同様、この場合も本方法に限定するものではない）。
【００２３】
はじめに、ＰＷＭ（Pulse Width Modulation：パルス幅変調）を用いた電動機駆動運転法について説明する。本実施の形態１では磁極位置センサを付加せず、巻線に流れる電流のデータ（情報）等に基づいて、ＣＰＵ１１が電動機１を駆動運転させるための制御を行う場合について説明する。
【００２４】
図５に示すシステムでは、電流検出手段３ａ、３ｂにより電動機電流のデータを得ることができる。また、電圧検出手段１０を介して母線電圧のデータも得ることができる。これらのデータに基づいて演算を行ってＰＷＭデューティ信号（以下、ＰＷＭ信号という）を生成し、片側アーム内におけるスイッチング素子５ａ〜５ｆを動作させて電動機１に電圧を印加させ、電動機１の駆動運転制御を行う。
【００２５】
図６はＰＷＭ信号を作成処理等する際のＣＰＵ１１の動作を示すフローチャートを表す図であり、同時にＣＰＵの機能を各機能手段で構成したブロック図を示している。ＣＰＵ１１の機能は、図６に示すように電流検出手段３ａ、３ｂによって得られた２つの相電流Ｉｕ、Ｉｗから各相のインバータ出力電流Ｉｕ〜Ｉｗを算出する相電流演算手段６１と、インバータ出力電流Ｉｕ〜Ｉｗから励磁電流とトルク電流を算出する励磁電流Ｉγ及びトルク電流Ｉδを求める手段６２と、励磁電流Ｉγとトルク電流Ｉδと周波数指令ｆ＊とから次回の電圧指令ベクトルＶγ＊、Ｖδ＊を演算する電圧指令ベクトル演算手段６３と、電圧指令ベクトル演算手段６３からの電圧指令ベクトルＶγ＊、Ｖδ＊と母線電圧Ｖｄｃとから各相の電圧指令Ｖｕ＊〜Ｖｗ＊を算出する各相電圧指令演算手段６４と、各相電圧指令演算手段６４から出力された各相の電圧指令Ｖｕ＊〜Ｖｗ＊に基づいてＰＷＭ原信号Ｔｕｐ〜Ｔｗｎを作成するＰＷＭ信号作成手段６５と、ＰＷＭ信号作成手段６５からのＰＷＭ原信号Ｔｕｐ〜Ｔｗｎに基づいてＰＷＭ信号Ｕｐ〜Ｗｎを発生するＰＷＭ発生手段６６とから構成される。
次に、電動機電流Ｉｕ、Ｉｖ、Ｉｗに基づいて、ＣＰＵ１１が、インバータ回路２に出力するＰＷＭスイッチング信号を作成処理等する過程についてＣＰＵの各機能手段を用いて説明する。
【００２６】
ステップＳ２０１において、相電流演算手段６１は、電流検出手段３ａ、３ｂの検出に基づいて得られた２相電流から、「３相電流の総和が０になる」といった３相平衡インバータの特徴等を利用し、ＵＶＷ各相に流れる電流量を算出する。
【００２７】
次に、ステップＳ２０２において、励磁電流とトルク電流を求める手段６２は各相電流値を座標変換し、励磁電流成分(γ軸電流)Ｉγとトルク電流成分(δ軸電流)Ｉδを算出する。具体的には、次式（１）に示すような変換行列［Ｃ１］と電動機電流Ｉｕ、Ｉｖ、Ｉｗとを乗算することにより励磁電流Ｉγおよびトルク電流Ｉδを算出することで行う。ただし、（１）式中のθはインバータ回転角で、回転方向が時計回りの場合を示す。
【００２８】
【数１】
2010226919.tif 000003
【００２９】
なお、パルスエンコーダ等の回転子位置を検出するセンサを用いる場合、回転子の電気角周波数とインバータ回路の回転周波数とはほぼ一致するので、回転子の電気角周波数と同一周波数でインバータ回路とが回転する座標系をｄｑ座標系と一般的に称する。
一方、パルスエンコーダ等の回転子位置を検出するセンサを用いない場合は、ＣＰＵ１１はｄｑ軸座標を正確に捉えることができず、実際にはｄｑ座標系と位相差Δθだけずれてインバータ回路が回転している。このような場合を想定して、一般的にはインバータ回路の出力電圧と同一周波数で回転する座標系をγδ座標系と称し、回転座標系とは区別して扱うこととしている。本実施の形態１は、センサを用いない場合の例を示しているので、この慣例を踏襲してγおよびδを添え字としている。
【００３０】
次にステップＳ２０３において、γ軸電圧・δ軸電圧指令演算手段６３は、励磁電流Ｉγ、トルク電流Ｉδおよび周波数指令ｆ＊から速度制御を含む各種ベクトル制御を行い、例えば次式（２）を用いて次回のγ軸電圧指令Ｖγ*およびδ軸電圧指令Ｖδ*を求める。
【００３１】
【数２】
2010226919.tif 000004
【００３２】
次にステップＳ２０４において、各相電圧指令演算手段６４は、（１）式の逆行列［Ｃ１］-1である次式（３）を用いて各相電圧指令Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を求める。
【００３３】
【数３】
2010226919.tif 000005
【００３４】
次にステップＳ２０５において、ＰＷＭ信号作成手段６５は、インバータ回路２の各相電圧指令Ｖｕ＊、Ｖｖ＊、Ｖｗ＊と電圧検出手段１０から得られた母線電圧Ｖｄｃとの比率（Ｖｄｃに対する各相電圧指令の比率）に基づいて、各片側アーム内スイッチング素子のＯＮ時間（あるいはＯＦＦ時間）を示すＰＷＭ原信号Ｔｕｐ〜Ｔｗｎを演算する。
なお、上記ではＰＷＭ原信号Ｔｕｐ〜Ｔｗｎの演算に当たり、各片側アーム内スイッチング素子のＯＮ時間（あるいはＯＦＦ時間）算出の一例を示したが、従来の空間ベクトル変調等の手法を用いて行っても良い。
【００３５】
このようにして演算した１キャリア周期中のスイッチング時間を換算したＰＷＭ原信号を、ＰＷＭ信号発生手段６６により、ＰＷＭ信号Ｕｐ〜Ｗｎとして発信し、これに基づき各片側アーム４ａ〜４ｆ内のスイッチング素子５ａ〜５ｆが動作し、動作に対応するパルス電圧を印加し、電動機１を駆動運転する。一例として、図７にスイッチング素子のＰＷＭ信号の論理を示す。
【００３６】
一方、従来のＭＯＳ  ＦＥＴインバータの回路構成は、図１８に示すように各片側アームに１個ずつのスイッチング素子１０１ａ〜１０１ｆを有する回路がこれまで一般的であった。このような回路構成でＰＷＭを用いた電動機駆動運転を行う場合、各スイッチング素子１０１ａ〜１０１ｆに付随する寄生ダイオード１０２ａ〜１０２ｆのリカバリ損失が無視できなくなる。
【００３７】
例えば今Ｕ相に着目して、Ｕ相下側スイッチング素子１０１ｄの寄生ダイオード１０２ｄに負荷電流が流れているときに、Ｕ相上側スイッチング素子１０１ａをターンオンする場合について考察する。この場合、寄生ダイオードは一種のコンデンサとみなせるから、寄生ダイオード１０２ｄが蓄えた電荷量を放出し終えるまで、すなわちＵ相下側スイッチング素子１０１ｄの寄生ダイオード１０２ｄがオフするまでの間、主回路電圧を短絡する回路が形成される（本期間中にダイオード部は等価的に短絡回路と見なせる）。この時の等価的短絡回路形成の様子を図１９に示す。この例のように本構成ではスイッチングの切替え時に寄生ダイオードの存在により等価的短絡回路が形成されるため、リカバリ損失が大きかった。
【００３８】
一方、図５の構成によれば、Ｕ相下側アーム４ｄ内の還流ダイオード８ｄに負荷電流が流れているとき、スイッチング素子５ｄのＭＯＳ  ＦＥＴの寄生ダイオードを介して負荷電流は流れない。これは、逆流防止ダイオード７ｄにより導通経路をブロック（遮断）している効果による。すなわち、ＭＯＳ  ＦＥＴのオフ時に寄生ダイオードを通した逆導通ができなくなり、還流ダイオード８ｄ側に転流するため、寄生ダイオード６ｄによるリカバリ電流を減少させることが可能であり、高効率駆動が行える。
【００３９】
また、逆流防止ダイオード７ｄに低耐圧タイプの素子を用いると、オン電圧の増加が低く抑えられ、素子数増加による効率低下は最小限に抑えることができる。
以上、ＳＪ構造のＭＯＳ  ＦＥＴを用いたインバータの場合を示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いた３相インバータにおいて、本手法は有効となる。
また、本インバータの任意の少なくとも１つのアームまたは全アームを１モジュール化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。
【００４０】
実施の形態２．
図８は、本発明の実施の形態２に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。図８の電動機駆動システムでは、インバータ主回路２において下アーム４ｄ〜４ｆの構成が図５と異なる。４ｄ〜４ｆ内は、高速のスイッチング素子１３ａ〜１３ｃ及び還流ダイオード８ｄ〜８ｆで構成される。また、１３ａ〜１３ｃは、例えば複数タイプのＩＧＢＴの内でスイッチング速度が比較的遅いが安価なタイプのＩＧＢＴ等の素子で構成することを想定している。これにより安価なインバータ回路を構成することができる。ただし、諸条件（キャリア周波数、スイッチング速度、リカバリ損失の程度、入手性等）を考慮してＭＯＳ  ＦＥＴを用いても良い。
【００４１】
【表１】
2010226919.tif 000006
【００４２】
【表２】
2010226919.tif 000007
【００４３】
ここで、図８のような構成と併せて、ＰＷＭパターンの工夫で、素子数を増加させずに高効率化を図る方法を考案した。図８のような構成にて、上アーム内でのリカバリ損失を低減させ、さらに下アーム内において、スイッチング回数の少ない下張付方式の二相変調を用いることでスイッチング損失を低減させることができるため、システムの高効率化を図ることが可能である。下張付方式の二相変調時の各片側アームのゲート信号パターンの一例を図１２に示す。
このような装置・方法を用いることで、システムの更なる高効率化を図ることが可能である。また、素子数増加を極力抑えることにより、コスト低減や地球環境負荷軽減に繋げられる。
【００４４】
上記は、下張付方式の例を説明したが、上張付方式を用いても実現可能である。この場合、図９のような構成で行う。
図９の電動機駆動システムでは、インバータ主回路２において上アーム４ａ〜４ｃの構成が図５と異なる。４ａ〜４ｃ内は、スイッチング素子１４ａ〜１４ｃ及び還流ダイオード８ａ〜８ｃで構成される。また、１４ａ〜１４ｃは、例えばスイッチング速度が遅いＩＧＢＴ等の素子で構成することを想定している。ただし、諸条件（キャリア周波数、スイッチング速度、リカバリ損失の程度、入手性等）を考慮してＭＯＳ  ＦＥＴを用いても良い。
【００４５】
本ケースでは、下アーム内でのリカバリ損失を低減させ、さらに上アーム内において、スイッチング回数の少ない上張付方式の二相変調を用いることでスイッチング損失を低減させることができるため、システムの高効率化を図ることが可能である。上張付方式の二相変調時の各片側アームのゲート信号パターンの一例を図１３に示す。
このような装置・方法を用いることで、システムの更なる高効率化を図ることが可能である。また、素子数増加を極力抑えることにより、コスト低減や地球環境負荷軽減に繋げられる。
上記は、ＳＪ構造のＭＯＳ  ＦＥＴを用いた場合の例を示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いた３相インバータにおいて、本手法は有効となる。
本実施例においても、本インバータの任意の少なくとも１つのアームまたは全アームを１モジュール化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。
【００４６】
実施の形態３．
図１４は、本発明の実施の形態３に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。図１４に示すシステムは、直流電圧源１２、インバータ回路２ａ（マスター側）及び２ｂ（スレーブ側）、電動機１、電動機１に流れる電動機巻線電流を検出する電流検出手段３（３ａ、３ｂ）、電圧検出手段１０、インバータ回路をＰＷＭ制御し電動機１を駆動するための、例えばＣＰＵ（Central Processing Unit ）１１等で構成される。マスター側インバータ回路２ａは各片側アーム４ａ〜４ｆで構成される。またスレーブ側インバータ回路２ｂは、各片側アーム１５ａ〜１５ｆで構成される。
【００４７】
本実施形態のマスター側インバータ回路２ａは、各片側アーム４ａ〜４ｆを有する回路である。各片側アーム内は、スイッチング素子５ａ〜５ｆ、逆流防止ダイオード７ａ〜７ｆ、及び還流ダイオード８ａ〜８ｆで構成される。スイッチング素子５ａ〜５ｆは、ＭＯＳ  ＦＥＴの使用を想定している。逆流防止ダイオード７ａ〜７ｆは、スイッチング素子５ａ〜５ｆへの逆流を抑止すべく、スイッチング素子５ａ〜５ｆの寄生ダイオード６ａ〜６ｆと逆方向になるよう接続される。
本実施形態のスレーブ側インバータ回路２ｂは、各片側アーム１５ａ〜１５ｆを有する回路である。各片側アーム内は、スイッチング素子１３ａ〜１３ｆ及び還流ダイオード８ａ〜８ｆで構成される。また、各片側アーム１５ａ〜１５ｆは、例えば複数タイプのＩＧＢＴの内でスイッチング速度が比較的遅いが安価なタイプのＩＧＢＴ等の素子で構成することを想定している。これにより安価なインバータ回路を構成することができる。ただし、諸条件（キャリア周波数、スイッチング速度、リカバリ損失の程度、入手性等）を考慮してＭＯＳ  ＦＥＴを用いても良い。
【００４８】
本実施形態において、マスター側インバータ回路のＰＷＭは実施の形態１で示した方法でＰＷＭ信号の出力を行う。スレーブ側インバータは、マスター側インバータの各相出力電圧指令の極性に応じてＰ側電位またはＮ側電位に貼付けた二相変調を用いてＰＷＭ信号の出力を行う。例として、図１５にＵ相出力指令電圧指令とスレーブ側インバータの指令電圧を示す。例えば、Ｕ相については、マスター側インバータの指令電圧が正の時、常時上アームをＯＦＦする（Ｎ側に貼り付ける）。また、マスター側インバータの指令電圧が負の時、常時上アームをＯＮする（Ｐ側に貼り付ける）。マスター側インバータの指令電圧が０の時は出力しないか、またはＰ側、Ｎ側のいずれかに貼り付けても良い。このように、マスター側インバータの各相出力電圧指令の極性に応じてＰ側電位またはＮ側電位に張り付かせた二相変調によるＰＷＭ信号の出力を行うことで、スレーブ側インバータのスイッチング回数を低減し、本システムの部品点数削減、コスト低減が行える。
なお、ここでは、ＳＪ構造のＭＯＳ  ＦＥＴを用いた場合について示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いた複数台インバータの共調運転において、本手法は有効となる。
また、本実施の形態においても、マスター側インバータの任意の少なくとも１つのアームまたは全アーム、あるいはスレーブ側インバータを含めて少なくとも１モジュールに集約化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。
【００４９】
実施の形態４．
図１６は、本発明の実施の形態４に係る電力変換装置の一例を表す図である。図１６に示すシステムは、直流電圧源１２、インバータ回路２、負荷装置１６、負荷装置１６に流れる負荷電流を検出する電流検出手段３、電圧検出手段１０、インバータ回路をＰＷＭ制御し負荷装置を制御するための、例えばＣＰＵ１１等で構成される。インバータ回路２は各片側アーム４ａ〜４ｄで構成される。
【００５０】
本実施形態のインバータ回路２は、各片側アーム４ａ〜４ｄを有する回路である。各片側アーム内は、スイッチング素子５ａ〜５ｄ、逆流防止ダイオード７ａ〜７ｄ、及び還流ダイオード８ａ〜８ｄで構成される。スイッチング素子５ａ〜５ｄは、ＭＯＳ  ＦＥＴの使用を想定している。逆流防止ダイオード７ａ〜７ｄは、スイッチング素子５ａ〜５ｄへの逆流を抑止すべく、スイッチング素子５ａ〜５ｄの寄生ダイオード６ａ〜６ｄと逆方向になるよう接続される。
【００５１】
３相機器に限らず、本実施例の単相ブリッジ構成のインバータにおいても、ＭＯＳ  ＦＥＴのリカバリ低減抑制については前述の実施形態同様の効果が認められ、システムの高効率化が行える。
また他の実施の形態同様、アームの限定相を本構成のようなアームで構成し、残りのアームをスイッチング素子１つ、また素子種類により必要に応じて還流ダイオード１つの素子構成で行い、これらを組み合わせた回路構成とすることで、必要な効率を維持しつつ、コスト最適化が図れる。
上記は、ＳＪ構造のＭＯＳ  ＦＥＴを用いた場合の例について示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いたインバータにおいて、本手法は有効である。
本実施の形態においても、少なくとも１つのアームまたは全アームを１モジュールに集約化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。
【００５２】
実施の形態５．
上記実施の形態のインバータ回路は、空調冷凍システムで用いることができるだけでなく他にも用途がある。
図１７は、本発明の実施の形態５に係る系統連系型太陽光発電システムの一例を表す図である。図１７に示すシステムは、複数の太陽電池モジュールから構成される太陽電池アレイ５１と、太陽電池アレイ５１が発生する直流電力を交流電力へ変換し、単相商用電力系統５２へ連系して電力供給を行う系統連系インバータ装置５３と、で構成される。
【００５３】
系統連系インバータ装置５３は、入力された直流電圧を昇圧する昇圧回路６１と、直流電圧を高周波交流電圧へ変換するインバータ回路２と、インバータ回路２の出力電圧に含まれる高周波スイッチング成分を減衰させるフィルタ回路６２と、フィルタ回路６２の出力電圧を商用電力系統５２へ接続、切り離しを行う連系リレー６３と、インバータ回路２の出力電流を検出する電流検出手段３ａと、フィルタ回路６２の出力電流を検出する電流検出手段３ｃと、電流検出手段３a、３ｃ等の情報を元にインバータ回路２を駆動するためのＰＷＭ信号を出力する演算処理装置６４と、で構成される。
【００５４】
本実施形態のインバータ回路２は、前記実施の形態４と同様、単相ブリッジ構成のインバータ回路であり、各アーム４a〜４ｄを有する。アーム内スイッチング素子５ａ〜５ｄにはＳＪ構造のＭＯＳ  ＦＥＴを、逆流防止ダイオード７ａ〜７ｄにはSBDなどの高速タイプのものを、還流ダイオード８ａ〜８ｄには、逆回復特性の良い高速タイプのものを用いた。
【００５５】
本実施形態では、インバータ回路２を前記のように構成したことにより、スイッチング時のリカバリ電流を小さくでき、高効率駆動が可能である。
太陽光発電システムにおいては、インバータ装置における電力変換効率の増加は発電電力量の増加につながり、使用者はより多くの発電電力量を得ることができる。また、電力変換時の損失を低減できることから、インバータ装置における発熱が抑えられ、放熱装置の小型化、温度上昇の低減による構成部品の信頼性向上などの利点がある。
【００５６】
以上のように、本発明は、実施の形態１〜４のような電動機や負荷装置などの独立負荷に接続されたインバータ装置だけでなく、実施の形態５のような商用電力系統に連系される系統連系インバータ装置にも用いることができ、同様の効果を得ることが出来る。
また本実施形態では単相商用電力系統に連系する系統連系型太陽光発電システムを示したが、３相商用電力系統へ連系する系統連系型太陽光発電システムや、系統へ連系せず独立負荷へ電力を供給する独立型太陽光発電システムにおいても同様に実施することができ、同様の効果が得られる。
さらに、本実施形態では発電要素として太陽電池モジュールを用いた太陽光発電システムを示したが、燃料電池や風力発電機など、直流電力を発生するいかなる発電要素を用いた発電システムにおいても同様に実施でき、同様の効果が得られることは言うまでもない。
【符号の説明】
【００５７】
１  電動機、２  インバータ回路、３、３ａ〜３ｃ  電流検出手段、４、４ａ〜４ｆ  各片側アームの構成、５、５ａ〜５ｆ  アーム内スイッチング素子（ＭＯＳ  ＦＥＴ）、６、６ａ〜６ｆ  寄生ダイオード、７、７ａ〜７ｆ  逆流防止ダイオード、８、８ａ〜８ｆ  還流ダイオード、１０  電圧検出手段、１１  ＣＰＵ、１２  直流電圧源、１３ａ〜１３ｆ  スイッチング素子（ＩＧＢＴ他）、１４ａ〜１４ｃ  スイッチング素子（ＩＧＢＴ他）、１５ａ〜１５ｆ  ＩＧＢＴ等で構成したインバータの各片側アーム、１６  負荷装置、２１  ゲート、２２  ソース、２３  ドレイン、２４  基板（極性ｎ＋）、２５  ｐ層、２６  ｎ層、５１  太陽電池アレイ、５２  単相商用電力系統、５３  系統連系インバータ装置、６１  昇圧チョッパ回路、６２  フィルタ回路、６３  連系リレー、６４  演算処理装置、１０１ａ〜１０１ｆ  スイッチング素子、１０２ａ〜１０２ｆ  寄生ダイオード。
【図１】
2010226919.tif 000008
【図２】
2010226919.tif 000009
【図３】
2010226919.tif 000010
【図４】
2010226919.tif 000011
【図５】
2010226919.tif 000012
【図６】
2010226919.tif 000013
【図７】
2010226919.tif 000014
【図８】
2010226919.tif 000015
【図９】
2010226919.tif 000016
【図１０】
2010226919.tif 000017
【図１１】
2010226919.tif 000018
【図１２】
2010226919.tif 000019
【図１３】
2010226919.tif 000020
【図１４】
2010226919.tif 000021
【図１５】
2010226919.tif 000022
【図１６】
2010226919.tif 000023
【図１７】
2010226919.tif 000024
【図１８】
2010226919.tif 000025
【図１９】
2010226919.tif 000026