(57)【要約】【課題】磁区壁移動を利用した情報保存装置及びその動作方法を提供する。【解決手段】ストレージノード、ストレージノードの第１領域に情報を記録するための書き込み手段、ストレージノードの第２領域に記録された情報を読み取るための読み取り手段を備える情報保存装置である。該読み取り手段によって読み取った情報を臨時に保存するための臨時保存手段を備えることが可能であり、臨時保存手段に連結されたものであり、書き込み手段に印加される電流を制御するための書き込み制御手段をさらに備えることができる。第２領域で読み取った情報は、臨時保存手段に保存されていて、第１領域に記録されうる。【選択図】図１
2010020889.tif 000002
【特許請求の範囲】
【請求項１】
複数の磁区及びその間に磁区壁を有するストレージノードと、
前記ストレージノードの第１領域に情報を記録するための書き込み手段と、
前記ストレージノードの第２領域に記録された情報を読み取るための読み取り手段と、
前記ストレージノードに電気的に連結されたものであり、前記磁区壁を移動させるための磁区壁移動手段と、
前記読み取り手段に電気的に連結されたものであり、前記読み取り手段によって読み取った情報を臨時に保存するための臨時保存手段と、
前記臨時保存手段と前記書き込み手段とに電気的に連結されたものであり、前記書き込み手段に印加される電流を制御するための書き込み制御手段とを備える情報保存装置。
【請求項２】
前記第１領域は、前記ストレージノードの一端に近接した領域であり、
前記第２領域は、前記ストレージノードの他端であることを特徴とする請求項１に記載の情報保存装置。
【請求項３】
前記ストレージノードの一端は、与えられた方向に磁化されていることを特徴とする請求項２に記載の情報保存装置。
【請求項４】
複数のワードライン及びそれらと交差する複数のビットラインをさらに具備してなり、
前記ストレージノードの一端は、前記複数のワードラインのうち、第１ワードラインに連結され、
前記ストレージノードの他端は、前記複数のビットラインのうち、第１ビットラインまたは第２ビットラインに連結され、
前記第１領域の下部に設けられた前記書き込み手段の電極は、前記複数のワードラインのうち、第２ワードラインに連結され、
前記第１領域の上部に設けられた前記書き込み手段の他の電極は、前記複数のビットラインのうち、第２ビットラインに連結され、
前記読み取り手段の一端は、前記第１ビットラインに連結され、
前記読み取り手段の他端は、前記複数のワードラインのうち、第３ワードラインに連結され、
前記臨時保存手段は、前記第１ビットラインに連結され、
前記書き込み制御手段は、前記第２ビットラインに連結されていることを特徴とする請求項１に記載の情報保存装置。
【請求項５】
前記ストレージノードの前記一端と前記第１ワードラインとの間に設けられた第１スイッチング素子と、
前記第１領域の下部に備わった前記書き込み手段の電極と前記第２ワードラインとの間に設けられた第２スイッチング素子と、
前記読み取り手段の前記他端と前記第３ワードラインとの間に設けられた第３スイッチング素子とをさらに備えることを特徴とする請求項４に記載の情報保存装置。
【請求項６】
前記第１ビットライン及び第２ビットラインのうち、前記ストレージノードの前記他端と連結された１本と、前記ストレージノードの前記他端との間に設けられた第４スイッチング素子とをさらに備え、
前記第４スイッチング素子は、前記複数のワードラインのうち、第４ワードラインに連結されていることを特徴とする請求項４に記載の情報保存装置。
【請求項７】
前記第１ワードラインと前記第４ワードラインは、共通電圧源に連結されていることを特徴とする請求項６に記載の情報保存装置。
【請求項８】
前記第２ワードラインと前記第３ワードラインは、共通電圧源に連結されていることを特徴とする請求項４に記載の情報保存装置。
【請求項９】
前記ストレージノード、前記複数のワードライン、前記複数のビットライン、及び前記第１スイッチング素子ないし第４スイッチング素子は、１つの単位メモリ領域を構成し、
複数の前記単位メモリ領域がメモリアレイをなすことを特徴とする請求項６に記載の情報保存装置。
【請求項１０】
前記メモリアレイの駆動及び制御のための周辺回路領域をさらに備え、
前記磁区壁移動手段、前記臨時保存手段及び前記書き込み制御手段は、前記周辺回路領域に設けられ、
前記メモリアレイと前記周辺回路領域との間に設けられたデコーダを備えることを特徴とする請求項９に記載の情報保存装置。
【請求項１１】
前記ストレージノードの前記他端は、前記第１ビットラインに連結され、
前記磁区壁移動手段は、前記第１ビットラインに連結されていることを特徴とする請求項４に記載の情報保存装置。
【請求項１２】
前記磁区壁移動手段は、
前記ストレージノードに電流を印加するための電流源と、
前記ストレージノードと前記電流源との間に接続されたスイッチング素子とを備えることを特徴とする請求項１に記載の情報保存装置。
【請求項１３】
前記臨時保存手段と前記読み取り手段との間に、両手段と連結された感知手段をさらに具備することを特徴とする請求項１に記載の情報保存装置。
【請求項１４】
前記臨時保存手段は、前記感知手段の出力端に連結されたラッチを備えることを特徴とする請求項１３に記載の情報保存装置。
【請求項１５】
前記書き込み制御手段は、
前記書き込み手段に電流を印加するための電流源と、
前記電流源と前記書き込み手段との間に接続されたスイッチング素子と、
前記スイッチング素子と前記臨時保存手段との間に接続された論理素子とを備えることを特徴とする請求項１に記載の情報保存装置。
【請求項１６】
複数の磁区領域及びその間に磁区壁領域を有するストレージノード、及び前記ストレージノードの一端に近接した第１領域に設けられた書き込み手段を備え、前記ストレージノードの一端は、第１方向に磁化された第１磁区領域である情報保存装置の動作方法において、
前記書き込み手段によって、前記第１領域を前記第１方向の逆方向に磁化させて第１情報を記録する段階と、
前記ストレージノードに電流を印加し、前記第１磁区領域を前記第１領域に拡張させると同時に、前記第１情報を前記ストレージノードの他端側に１ビットほど移動させる段階とを含む情報保存装置の動作方法。
【請求項１７】
複数の磁区及びその間に磁区壁を有するストレージノード、前記ストレージノードの第１領域に情報を記録するための書き込み手段、前記ストレージノードの第２領域に記録された情報を読み取るための読み取り手段、前記磁区壁を移動させるための磁区壁移動手段、前記読み取り手段によって読み取った情報を臨時に保存するための臨時保存手段、及び前記臨時保存手段に電気的に連結されたものであり、前記書き込み手段に印加される電流を制御するための書き込み制御手段を備える情報保存装置の動作方法において、
前記第２領域の情報を再生し、前記臨時保存手段に保存する第１段階と、
前記ストレージノードの磁区壁を前記第２領域側に１ビットほど移動させる第２段階とを含む情報保存装置の動作方法。
【請求項１８】
前記書き込み制御手段及び前記書き込み手段によって、前記第１領域に情報を選択的に記録する第３段階を含むことを特徴とする請求項１７に記載の情報保存装置。
【請求項１９】
前記第３段階で、前記第１領域に記録する前記情報は、前記第１段階で再生した情報と同じであることを特徴とする請求項１８に記載の情報保存装置の動作方法。
【請求項２０】
前記第１領域は、前記ストレージノードの一端に近接した領域であり、
前記第２領域は、前記ストレージノードの他端であり、
前記ストレージノードの一端は、第１方向に磁化された第１磁区を有することを特徴とする請求項１８に記載の情報保存装置の動作方法。
【請求項２１】
前記第２段階で、前記第１磁区は前記第１領域に拡張され、
前記第１段階で再生した情報が前記第１磁区の情報に対応すれば、
前記第３段階で、前記第１領域に書き込み電流が印加されないことを特徴とする請求項２０に記載の情報保存装置の動作方法。
【請求項２２】
前記第２段階で、前記第１磁区は前記第１領域に拡張され、
前記第１段階で再生した情報が前記第１磁区の情報に対応しなければ、
前記第３段階で、前記第１領域に書き込み電流が印加されることを特徴とする請求項２０に記載の情報保存装置の動作方法。
【請求項２３】
前記第２段階後、
前記第２領域の情報を再生しつつ、前記第１段階で再生した情報を前記第１領域に選択的に記録する第３段階をさらに含むことを特徴とする請求項１７に記載の情報保存装置の動作方法。
【請求項２４】
前記第１領域は、前記ストレージノードの一端に近接した領域であり、
前記第２領域は、前記ストレージノードの他端であり、
前記ストレージノードの一端は、第１方向に磁化された第１磁区を有することを特徴とする請求項２３に記載の情報保存装置の動作方法。
【請求項２５】
前記第１段階で再生した情報が前記第１磁区の情報に対応すれば、前記第３段階で、前記第１領域に書き込み電流が印加されず、
前記第１段階で再生した情報が前記第１磁区の情報に対応しなければ、前記第３段階で、前記第１領域に書き込み電流が印加されることを特徴とする請求項２４に記載の情報保存装置の動作方法。
【請求項２６】
複数の磁区及びその間に磁区壁を有するストレージノードと、
前記ストレージノードの一端と隣接した第１磁区領域に設けられた書き込み手段と、
前記ストレージノードの他端である第２磁区領域に設けられた読み取り手段とを備え、
前記ストレージノードの一端は、第１磁化方向に磁化されている情報保存装置。
【請求項２７】
前記第１磁化方向は第１情報に対応し、
前記書き込み手段は、前記第１磁区領域に選択的に書き込み電流を印加し、前記第１磁区領域に情報を記録するように構成され、
前記情報は、前記第１磁化方向に対応するか、または第２磁化方向に対応することを特徴とする請求項２６に記載の情報保存装置。
【請求項２８】
前記書き込み手段は、前記情報が前記第２磁化方向に対応する場合にだけ、前記第１磁区領域に前記書き込み電流を印加するように構成されたことを特徴とする請求項２７に記載の情報保存装置。
【請求項２９】
前記書き込み手段と前記読み取り手段は、互いに異なるビットラインに連結されていることを特徴とする請求項２６に記載の情報保存装置。
【請求項３０】
前記書き込み手段と前記読み取り手段は、共通ビットラインに連結されていることを特徴とする請求項２６に記載の情報保存装置。
【請求項３１】
複数のワードライン及びそれらと交差する複数のビットラインをさらに具備し、
前記ストレージノードの一端は、前記複数のワードラインのうち、第１ワードラインに連結され、
前記ストレージノードの他端は、前記複数のビットラインのうち、第１ビットラインまたは第２ビットラインに連結され、
前記書き込み手段の第１電極は、前記複数のワードラインのうち、第２ワードラインに連結され、
前記書き込み手段の第２電極は、前記第２ビットラインに連結され、
前記読み取り手段の第１電極は、前記第１ビットライン及び第２ビットラインのうち、いずれか１本に連結され、
前記読み取り手段の第２電極は、前記複数のワードラインのうち、第３ワードラインに連結されていることを特徴とする請求項２６に記載の情報保存装置。
【請求項３２】
前記ストレージノードの前記一端と前記第１ワードラインとの間に設けられた第１スイッチング素子と、
前記書き込み手段の第１電極と前記第２ワードラインとの間に設けられた第２スイッチング素子と、
前記読み取り手段の前記第２電極と前記第３ワードラインとの間に設けられた第３スイッチング素子とを備えることを特徴とする請求項３１に記載の情報保存装置。
【請求項３３】
前記第１ビットライン及び第２ビットラインのうち、前記ストレージノードの前記他端と連結された１本と、前記ストレージノードの前記他端との間に設けられた第４スイッチング素子をさらに備え、
前記第４スイッチング素子は、前記複数のワードラインのうち、第４ワードラインに連結されていることを特徴とする請求項３２に記載の情報保存装置。
【請求項３４】
前記ストレージノードに電気的に連結されたものであり、前記磁区壁を移動させるための磁区壁移動手段と、
前記読み取り手段に電気的に連結されたものであり、前記読み取り手段によって読み取った情報を臨時に保存するための臨時保存手段と、
前記臨時保存手段と前記書き込み手段とに電気的に連結されたものであり、前記書き込み手段に印加される電流を制御するための書き込み制御手段とをさらに備えることを特徴とする請求項２６に記載の情報保存装置。
【請求項３５】
前記臨時保存手段と前記読み取り手段との間に、両手段と連結された感知手段をさらに具備することを特徴とする請求項３４に記載の情報保存装置。
【請求項３６】
前記臨時保存手段は、前記感知手段の出力端に連結されたラッチを備えることを特徴とする請求項３５に記載の情報保存装置。
【請求項３７】
前記書き込み制御手段は、
前記書き込み手段に電流を印加するための電流源と、
前記電流源と前記書き込み手段との間に接続されたスイッチング素子と、
前記スイッチング素子と前記臨時保存手段との間に接続された論理素子とを備えることを特徴とする請求項３４に記載の情報保存装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁区壁移動を利用した情報保存装置及びその動作方法に関する。
【背景技術】
【０００２】
電源が遮断されても、記録された情報が維持される不揮発性情報保存装置には、ＨＤＤ（hard disk drive）や不揮発性ＲＡＭ（random access memory）などがある。
【０００３】
一般的に、ＨＤＤは、回転する部分を有する保存装置であって摩耗する傾向があり、動作時に、故障（failure）が発生する可能性が大きいために、信頼性に劣る。
【０００４】
一方、不揮発性ＲＡＭの代表的な例として、フラッシュメモリを挙げることができるが、フラッシュメモリは、回転する機械装置を使用しないものの、読み取り／書き込み動作速度が遅く、かつ寿命が短く、ＨＤＤに比べて相対的にかなり小さな保存容量を有する。また、フラッシュメモリの生産コストは、相対的に割高である。
【０００５】
このために、最近では、従来の不揮発性情報保存装置の問題点を克服するための方策として、磁性物質の磁区壁（magnetic domain wall）移動原理を利用する情報保存装置に係る研究及び開発がなされている。強磁性体を構成する磁気的な微小領域を磁気区域（magnetic domain、以下、磁区とする）とし、互いに異なる磁化方向を有する磁区の境界部分を磁区壁という。かような磁区及び磁区壁は、磁性層に印加される電流によって移動されうる。
【０００６】
しかし、従来の磁区壁移動を利用した情報保存装置（以下、従来の情報保存装置）は、保存領域と類似した長さのバッファ領域（情報を臨時に保存するための領域）を有するために、有効保存容量が物理的保存可能容量の１／２ほどに過ぎない。また、従来の情報保存装置は、読み取り／書き込み動作時、保存領域の磁区及び磁区壁をバッファ領域に移動させた後、移動された磁区及び磁区壁を再び保存領域の原位置に戻さねばならないので、読み取り／書き込み速度が遅く、動作の信頼性確保が困難であり、素子の特性が容易に劣化しうる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願公開第２００８／００８０２３４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の実施形態は、磁区及び磁区壁が移動される原理を利用する情報保存装置を提供する。
【０００９】
本発明の他の実施形態は、前記情報保存装置の動作方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の実施形態は、複数の磁区及びその間に磁区壁を有するストレージノードと、前記ストレージノードの第１領域に情報を記録するための書き込み手段と、前記ストレージノードの第２領域に記録された情報を読むための読み取り手段と、前記ストレージノードに電気的に連結されたものであり、前記磁区壁を移動させるための磁区壁移動手段と、前記読み取り手段に電気的に連結されたものであり、前記読み取り手段によって読み取った情報を臨時に保存するための臨時保存手段と、前記臨時保存手段と前記書き込み手段とに電気的に連結されたものであり、前記書き込み手段に印加される電流を制御するための書き込み制御手段とを備える情報保存装置を提供する。
【００１１】
前記第１領域は、前記ストレージノードの一端に近接した領域であって、前記第２領域は、前記ストレージノードの他端でありうる。
【００１２】
前記ストレージノードの一端は、与えられた方向に磁化された領域でありうる。
【００１３】
本実施形態の情報保存装置は、複数のワードライン及びそれらと交差する複数のビットラインを具備できる。
【００１４】
前記ストレージノードの一端は、前記複数のワードラインのうち、第１ワードラインに連結され、前記ストレージノードの他端は、前記複数のビットラインのうち、第１ビットラインまたは第２ビットラインに連結され、前記第１領域の下部に設けられた前記書き込み手段の電極は、前記複数のワードラインのうち、第２ワードラインに連結され、前記第１領域の上部に設けられた前記書き込み手段の他の電極は、前記複数のビットラインのうち、第２ビットラインに連結され、前記読み取り手段の一端は、前記第１ビットラインに連結され、前記読み取り手段の他端は、前記複数のワードラインのうち、第３ワードラインに連結され、前記臨時保存手段は、前記第１ビットラインに連結され、前記書き込み制御手段は、前記第２ビットラインに連結されうる。
【００１５】
本実施形態の情報保存装置は、前記ストレージノードの前記一端と前記第１ワードラインとの間の第１スイッチング素子と、前記第１領域の下部に備わった前記書き込み手段の電極と前記第２ワードラインとの間に設けられた第２スイッチング素子と、前記読み取り手段の前記他端と前記第３ワードラインとの間に設けられた第３スイッチング素子とを備えることができる。
【００１６】
前記第１ビットライン及び第２ビットラインのうち、前記ストレージノードの前記他端と連結された１本と、前記ストレージノードの前記他端との間に第４スイッチング素子をさらに備えることが可能であり、前記第４スイッチング素子は、前記複数のワードラインのうち、第４ワードラインに連結されうる。
【００１７】
前記第１ワードラインと前記第４ワードラインは、共通電圧源に連結されうる。
【００１８】
前記第２ワードラインと前記第３ワードラインは、共通電圧源に連結されうる。
【００１９】
前記ストレージノード、前記複数のワードライン、前記複数のビットライン、及び前記第１スイッチング素子ないし第４スイッチング素子は、１つの単位メモリ領域を構成でき、複数の前記単位メモリ領域がメモリアレイをなすことができる。
【００２０】
前記メモリアレイの駆動及び制御のための周辺回路領域を備えることができる。
【００２１】
前記磁区壁移動手段、前記臨時保存手段及び前記書き込み制御手段は、前記周辺回路領域に設けられることが可能である。
【００２２】
前記メモリアレイと前記周辺回路領域との間に、デコーダを備えることができる。
【００２３】
前記ストレージノードの前記他端は、前記第１ビットラインに連結され、前記磁区壁移動手段は、前記第１ビットラインに連結されうる。
【００２４】
前記磁区壁移動手段は、前記ストレージノードに電流を印加するための電流源と、前記ストレージノードと前記電流源との間に接続されたスイッチング素子とを備えることができる。
【００２５】
前記臨時保存手段と前記読み取り手段との間に、両手段と連結された感知手段を備えることができる。
【００２６】
前記臨時保存手段は、前記感知手段の出力端に連結されたラッチを備えることができる。
【００２７】
前記感知手段は、前記読み取り手段に連結された感知回路と、前記感知回路と前記読み取り手段との間に設けられ、前記読み取り手段に電流を印加するための他の電流源と、前記他の電流源と前記読み取り手段との間に設けられた他のスイッチング素子とを備えることができる。
【００２８】
前記書き込み制御手段は、前記書き込み手段に電流を印加するためのさらに他の電流源と、前記さらに他の電流源と前記書き込み手段との間に接続されたさらに他のスイッチング素子と、前記さらに他のスイッチング素子と前記臨時保存手段との間に接続された論理素子とを備えることができる。
【００２９】
本発明の他の実施形態は、複数の磁区領域及びその間に磁区壁領域を有するストレージノード、及び前記ストレージノードの一端に近接した第１領域に設けられた書き込み手段を備え、前記ストレージノードの一端は、第１方向に磁化された第１磁区領域である情報保存装置の動作方法において、前記書き込み手段によって、前記第１領域を前記第１方向の逆方向に磁化させて第１情報を記録する段階と、前記ストレージノードに電流を印加し、前記第１磁区領域を前記第１領域に拡張させると同時に、前記第１情報を前記ストレージノードの他端側に１ビットほど移動させる段階とを含む情報保存装置の動作方法を提供する。
【００３０】
本発明の他の実施形態は、複数の磁区及びその間に磁区壁を有するストレージノード、前記ストレージノードの第１領域に情報を記録するための書き込み手段、前記ストレージノードの第２領域に記録された情報を読むための読み取り手段、前記磁区壁を移動させるための磁区壁移動手段、前記読み取り手段によって読み取った情報を臨時に保存するための臨時保存手段、及び前記臨時保存手段に電気的に連結されたものであり、前記書き込み手段に印加される電流を制御するための書き込み制御手段を備える情報保存装置の動作方法において、前記第２領域の情報を再生し、前記臨時保存手段に保存する第１段階と、前記ストレージノードの磁区壁を前記第２領域側に１ビットほど移動させる第２段階とを含む情報保存装置の動作方法を提供する。
【００３１】
本発明の一面によれば、前記書き込み制御手段及び前記書き込み手段によって、前記第１領域に情報を選択的に記録する第３段階を遂行することができる。
【００３２】
前記第３段階で、前記第１領域に記録する前記情報は、前記第１段階で再生した情報と同一でありえる。
【００３３】
前記第１領域は、前記ストレージノードの一端に近接した領域であって、前記第２領域は、前記ストレージノードの他端であって、前記ストレージノードの一端は、第１方向に磁化された第１磁区を有することができる。この場合、前記第２段階で、前記第１磁区は前記第１領域に拡張され、前記第１段階で再生した情報が前記第１磁区の情報に対応すれば、前記第３段階で、前記第１領域に書き込み電流が印加されない。もし前記第１段階で再生した情報が前記第１磁区の情報に対応しなければ、前記第３段階で、前記第１領域に書き込み電流が印加されうる。
【００３４】
本発明の他の一面によれば、前記第２段階後、前記第２領域の情報を再生しつつ、前記第１段階で再生した情報を前記第１領域に選択的に記録する段階をさらに遂行することができる。このとき、前記第１段階で再生した情報が前記第１磁区の情報に対応すれば、前記選択的記録段階で、前記第１領域に書き込み電流が印加されえず、前記第１段階で再生した情報が前記第１磁区の情報に対応しなければ、前記選択的記録段階で、前記第１領域に書き込み電流が印加されうる。
【００３５】
本発明の他の実施形態は、複数の磁区及びその間に磁区壁を有するストレージノードと、前記ストレージノードの一端と隣接した第１磁区領域に設けられた書き込み手段と、前記ストレージノードの他端である第２磁区領域に設けられた読み取り手段とを備え、前記ストレージノードの一端は、第１磁化方向に磁化されている情報保存装置を提供する。
【００３６】
前記第１磁化方向は、第１情報に対応でき、前記書き込み手段は、前記第１磁区領域に選択的に書き込み電流を印加し、前記第１磁区領域に情報を記録するように構成され、前記情報は、前記第１磁化方向に対応するか、または第２磁化方向に対応しうる。
【００３７】
前記書き込み手段は、前記情報が前記第２磁化方向に対応する場合にだけ、前記第１磁区領域に前記書き込み電流を印加するように構成されうる。
【００３８】
前記書き込み手段と前記読み取り手段は、互いに異なるビットラインに連結されうる。
【００３９】
前記書き込み手段と前記読み取り手段は、共通ビットラインに連結されうる。
【００４０】
本実施形態の情報保存装置は、複数のワードライン及びそれらと交差する複数のビットラインをさらに具備できる。
【００４１】
前記ストレージノードの一端は、前記複数のワードラインのうち、第１ワードラインに連結され、前記ストレージノードの他端は、前記複数のビットラインのうち、第１ビットラインまたは第２ビットラインに連結され、前記書き込み手段の第１電極は、前記複数のワードラインのうち、第２ワードラインに連結され、前記書き込み手段の第２電極は、前記第２ビットラインに連結され、前記読み取り手段の第１電極は、前記第１ビットライン及び第２ビットラインのうち、いずれか１本に連結され、前記読み取り手段の第２電極は、前記複数のワードラインのうち、第３ワードラインに連結されうる。
【００４２】
前記ストレージノードの前記一端と前記第１ワードラインとの間に設けられた第１スイッチング素子と、前記書き込み手段の第１電極と前記第２ワードラインとの間に設けられた第２スイッチング素子と、前記読み取り手段の前記第２電極と前記第３ワードラインとの間に設けられた第３スイッチング素子とをさらに備えることができる。
【００４３】
前記第１ビットライン及び第２ビットラインのうち、前記ストレージノードの前記他端と連結された１本と、前記ストレージノードの前記他端との間に設けられた第４スイッチング素子をさらに備えることが可能であり、前記第４スイッチング素子は、前記複数のワードラインのうち、第４ワードラインに連結されうる。
【００４４】
前記ストレージノードに電気的に連結されたものであり、前記磁区壁を移動させるための磁区壁移動手段と、前記読み取り手段に電気的に連結されたものであり、前記読み取り手段によって読み取った情報を臨時に保存するための臨時保存手段と、前記臨時保存手段と前記書き込み手段とに電気的に連結されたものであり、前記書き込み手段に印加される電流を制御するための書き込み制御手段とをさらに備えることができる。
【００４５】
前記臨時保存手段と前記読み取り手段との間に、両手段と連結された感知手段をさらに備えることができる。
【００４６】
前記臨時保存手段は、前記感知手段の出力端に連結されたラッチを備えることができる。
【００４７】
前記書き込み制御手段は、前記書き込み手段に電流を印加するための電流源と、前記電流源と前記書き込み手段との間に接続されたスイッチング素子と、前記スイッチング素子と前記臨時保存手段との間に接続された論理素子とを備えることができる。
【００４８】
前記感知手段は、前記読み取り手段に連結された感知回路と、前記感知回路と前記読み取り手段との間に設けられ、前記読み取り手段に電流を印加するための他の電流源と、前記他の電流源と前記読み取り手段との間に接続された他のスイッチング素子とを備えることができる。
【００４９】
前記書き込み制御手段は、前記書き込み手段に電流を印加するためのさらに他の電流源と、前記さらに他の電流源と前記書き込み手段との間に接続されたさらに他のスイッチング素子と、前記さらに他のスイッチング素子と前記臨時保存手段との間に接続された論理素子とを備えることができる。
【発明の効果】
【００５０】
本発明の実施形態によれば、ストレージノードの全領域、あるいはほぼ全領域を有効保存領域として使用できるために、高密度／高容量の磁区壁移動を利用した情報保存装置を具現することが可能である。
【００５１】
また、本発明の実施形態によれば、磁気及び磁区壁を一方向だけに移動させつつ、記録及び再生を行うことができ、書き込み電流及び読み取り電流の方向も一方向に固定させることができるために、動作速度を速めることが可能であり、動作の信頼性を向上させられ、周辺回路の構成を単純にすることが可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態による磁区壁移動を利用した情報保存装置を示す図面である。
【図２】本発明の実施形態による磁区壁移動を利用した情報保存装置を示す図面である。
【図３】本発明の実施形態による磁区壁移動を利用した情報保存装置を示す図面である。
【図４】本発明の実施形態による磁区壁移動を利用した情報保存装置を示す図面である。
【図５】本発明の実施形態による磁区壁移動を利用した情報保存装置を示す図面である。
【図６】本発明の実施形態による磁区壁移動を利用した情報保存装置を示す図面である。
【図７】本発明の実施形態による磁区壁移動を利用した情報保存装置のレイアウト図である。
【図８】図７のＩ−Ｉ’線に沿って切り取った断面図である。
【図９】本発明の実施形態による磁区壁移動を利用した情報保存装置の全体的な構造（architecture）を示す回路図である。
【図１０】本発明の実施形態による磁区壁移動を利用した情報保存装置の全体的な構造を示す回路図である。
【図１１Ａ】本発明の実施形態による情報保存装置を利用した情報記録方法について説明するための図面である。
【図１１Ｂ】本発明の実施形態による情報保存装置を利用した情報記録方法について説明するための図面である。
【図１１Ｃ】本発明の実施形態による情報保存装置を利用した情報記録方法について説明するための図面である。
【図１１Ｄ】本発明の実施形態による情報保存装置を利用した情報記録方法について説明するための図面である。
【図１２Ａ】本発明の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。
【図１２Ｂ】本発明の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。
【図１２Ｃ】本発明の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。
【図１２Ｄ】本発明の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。
【図１２Ｅ】本発明の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。
【図１３】本発明の実施形態による情報保存装置を利用した情報の再生動作で使われうる読み取り電流（ＲＣ１）、移動電流（ＭＣ１）及び書き込み電流（ＷＣ１）の経時的な変化グラフである。
【図１４】本発明の実施形態による情報保存装置を利用した情報再生動作で発生する多様な入力信号及び出力信号の経時的な変化グラフである。
【図１５Ａ】本発明の他の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。
【図１５Ｂ】本発明の他の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。
【図１５Ｃ】本発明の他の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。
【図１５Ｄ】本発明の他の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。
【図１５Ｅ】本発明の他の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。
【図１６】本発明の他の実施形態による情報保存装置を利用した情報の再生動作で使われうる読み取り電流（ＲＣ１）、移動電流（ＭＣ１）及び書き込み電流（ＷＣ１）の経時的な変化グラフである。
【図１７】本発明の他の実施形態による情報保存装置を利用した情報再生動作で発生する多様な入力信号及び出力信号の経時的な変化グラフである。
【発明を実施するための形態】
【００５３】
以下、本発明の実施形態による磁区壁移動を利用した情報保存装置及びその動作方法について、添付された図面を参照しつつ詳細に説明する。その過程で、図面に図示された層や領域の厚さは、明細書の明確性のために、多少誇張して図示されている。詳細な説明全体にわたって同じ参照番号は、同じ構成要素を表す。
【００５４】
図１は、本発明の一実施形態による磁区壁移動を利用した情報保存装置を示している。図１で第１方向表示器ＩＤ１は、第１ワードラインＷＬ１，第２ワードラインＷＬ２及び第３ワードラインＷＬ３と、第１ビットラインＢＬ１及び第２ビットラインＢＬ２とに係るものであり、第２方向表示器ＩＤ２は、ストレージノード（storage node）ＳＮ１、書き込み手段（write element）ＷＥ１、及び読み取り手段（read element）ＲＥ１に係るものである。便宜上、２つの方向表示器ＩＤ１，ＩＤ２を使用する。
【００５５】
図１を参照すれば、所定方向、例えば、第１方向表示器ＩＤ１のＹ軸方向に延長された第１ワードラインＷＬ１，第２ワードラインＷＬ２及び第３ワードラインＷＬ３、及びそれらと垂直の第１ビットラインＢＬ１及び第２ビットラインＢＬ２が設けられている。第１ワードラインＷＬ１と第２ワードラインＷＬ２との間に、第１接地線ＧＮＤ１を備えることが可能であり、第２ワードラインＷＬ２と第３ワードラインＷＬ３間に、第２接地線ＧＮＤ２を備えることができる。
【００５６】
第１ワードラインＷＬ１及び第１ビットラインＢＬ１に連結されたストレージノードＳＮ１が存在する。ストレージノードＳＮ１は、例えば、Ｘ軸方向に延長された直線型磁性トラックであって、一列に配列される複数の磁区領域Ｄ、及び該磁区領域Ｄ間の磁区壁領域ＤＷを有することができる。ストレージノードＳＮ１の一端Ｅ１及び他端Ｅ２がそれぞれ第１ワードラインＷＬ１及び第１ビットラインＢＬ１に連結されうる。ストレージノードＳＮ１の一端Ｅ１は、所定のある一方向、例えば、第２方向表示器ＩＤ２のＺ軸方向に磁化された状態でありうる。ストレージノードＳＮ１の一端Ｅ１に図示された矢印は、その磁化方向を表す。ストレージノードＳＮ１の一端Ｅ１と第１ワードラインＷＬ１との間に、第１スイッチング素子ＳＤ１を備えることができる。第１スイッチング素子ＳＤ１は、トランジスタであって、この場合、第１スイッチング素子ＳＤ１のゲート、ソース及びドレインは、それぞれ第１ワードラインＷＬ１、ストレージノードＳＮ１及び第１接地線ＧＮＤ１に連結されうる。
【００５７】
ストレージノードＳＮ１に情報を記録するための書き込み手段ＷＥ１が設けられている。書き込み手段ＷＥ１は、ストレージノードＳＮ１の一端Ｅ１のすぐ横の磁区領域（以下、第１領域）ｄ１（図５）に設けられうる。書き込み手段ＷＥ１が第１領域ｄ１に設けられた場合、ストレージノードＳＮ１の一端Ｅ１を除外した残りの領域が有効保存領域でありうる。これについては、追ってさらに詳細に説明する。書き込み手段ＷＥ１は、第１領域ｄ１ではないストレージノードＳＮ１の一端Ｅ１に設けられることも可能である。その場合、ストレージノードＳＮ１の全領域が有効保存領域でありうる。書き込み手段ＷＥ１は、例えば、トンネル磁気抵抗（ＴＭＲ：tunnel magnetoresistance）効果または巨大磁気抵抗（ＧＭＲ：giant magnetoresistance）効果を利用して情報を記録する素子でありうる。さらに具体的に説明すれば、書き込み手段ＷＥ１は、第１領域ｄ１の上面及び下面のうち一面、例えば上面に、順に設けられた第１分離層１０、第１固定（pinned）層２０及び第１電極層３０を含むことができる。第１領域ｄ１の上面及び下面のうち他の一面、例えば下面には、第２電極層４０を備えることができる。第１分離層１０、第１固定層２０及び第１電極層３０に第２電極層４０を含め、書き込み手段ＷＥ１とすることも可能である。
【００５８】
書き込み手段ＷＥ１がＴＭＲ素子である場合、第１分離層１０は絶縁層である。書き込み手段ＷＥ１がＧＭＲ素子である場合、第１分離層１０は導電層である。第１固定層２０は、磁化方向が所定方向に固定された強磁性層でありうる。例えば、第１固定層２０の磁化方向は、第２方向表示器ＩＤ２のＺ軸方向でありうる。書き込み手段ＷＥ１が設けられた第１領域ｄ１は、第１領域ｄ１を介して流れる書き込み電流の方向によって磁化方向が変わりうる自由層（free layer）である。すなわち、第１電極層３０と第２電極層４０との間に流れる前記書き込み電流の方向によって、第１領域ｄ１の磁化方向は変わりうる。これは、一般的なＧＭＲまたはＴＭＲ素子の原理によるものであって、それに係る詳細な説明は排除する。
【００５９】
図示されていないが、第１分離層１０が導電層である場合、第１領域ｄ１と第１分離層１０との間に、ストレージノードＳＮ１より電気抵抗の高い抵抗性層を備えることができる。前記抵抗性層は、ストレージノードＳＮ１の両端Ｅ１，Ｅ２間に、磁区及び磁区壁移動のための電流を印加したとき、前記電流が第１電極層３０にリーク（leak）することを防止する役割を果たせる。第１領域ｄ１と第２電極層４０との間にも、前記抵抗性層と類似した層をさらに備えることができる。また、第１固定層２０と第１電極層３０との間に、第１固定層２０の磁化方向を固定させるための少なくとも１層の他層をさらに備えることができる。前記第１固定層２０の磁化方向を固定させるための少なくとも１層の他層は、反強磁性層を含むことができる。さらに、第１領域ｄ１と第１分離層１０との間に、他の自由層がさらに介在され（interposed）もする。それ以外にも、書き込み手段ＷＥ１の構造及び構成要素は、多様に変形及び多様化されうる。例えば、書き込み手段ＷＥ１と第２電極層４０との位置は、互いに変わることが可能であり、その場合、第１領域ｄ１下に位置する固定層の磁化方向は、Ｚ軸方向の逆方向でありうる。また、書き込み手段ＷＥ１は、ストレージノードＳＮ１の上下にそれぞれ１層の固定層を有する構造に変形され、その場合、２層の固定層の磁化方向は、互いに反対でありうる。
【００６０】
書き込み手段ＷＥ１の一端、すなわち、第１電極層３０は、第２ビットラインＢＬ２に連結され、第１領域ｄ１下の第２電極層４０は、第２ワードラインＷＬ２に連結されうる。ここで、第２電極層４０は、書き込み手段ＷＥ１の他端であるともいえる。第２電極層４０と第２ワードラインＷＬ２との間に、第２スイッチング素子ＳＤ２をさらに備えることができる。第２スイッチング素子ＳＤ２は、トランジスタであって、その場合、第２スイッチング素子ＳＤ２のゲート、ソース及びドレインは、それぞれ第２ワードラインＷＬ２、第２電極層４０及び第１接地線ＧＮＤ１に連結されうる。第１スイッチング素子ＳＤ１のドレインと第２スイッチング素子ＳＤ２のドレインは、第１接地線ＧＮＤ１に共通に連結されうるので、それらは、互いに接触した１つの共通ドレインとして形成されうる。
【００６１】
ストレージノードＳＮ１に記録された情報を読み取るための読み取り手段ＲＥ１が設けられている。読み取り手段ＲＥ１は、ストレージノードＳＮ１の他端Ｅ２に設けられうる。読み取り手段ＲＥ１は、ＴＭＲ効果またはＧＭＲ効果を利用してストレージノードＳＮ１の他端Ｅ２の情報を再生するセンサ（sensor）でありうる。さらに具体的に説明すれば、読み取り手段ＲＥ１は、ストレージノードＳＮ１の他端Ｅ２の上下のうちいずれか一方、例えば、下に設けられることが可能であり、他端Ｅ２側から順に積層された第３電極層５０、第２固定層６０、第２分離層７０、第１自由層８０及び第４電極層９０を含むことができる。ストレージノードＳＮ１の他端Ｅ２に位置する磁区の磁化方向によって、読み取り手段ＲＥ１の第３電極層５０と第４電極層９０との間の電流（または電気抵抗）が変わりうる。読み取り手段ＲＥ１とストレージノードＳＮ１の他端Ｅ２との間には、第３分離層１００をさらに備えることができるが、第３分離層１００は、絶縁層であるか、ストレージノードＳＮ１より電気抵抗の高い抵抗性層（非絶縁層）でありうる。
【００６２】
読み取り手段ＲＥ１の一端、例えば、第３電極層５０は、第１ビットラインＢＬ１に連結されうる。読み取り手段ＲＥ１の他端、例えば、第４電極層９０は、第３ワードラインＷＬ３に連結されうる。第４電極層９０と第３ワードラインＷＬ３との間に、第３スイッチング素子ＳＤ３を備えることができる。第３スイッチング素子ＳＤ３は、トランジスタであって、その場合、第３スイッチング素子ＳＤ３のゲート、ソース及びドレインは、それぞれ第３ワードラインＷＬ３、第４電極層９０及び第２接地線ＧＮＤ２に連結されうる。
【００６３】
本発明の他の実施形態によれば、読み取り手段ＲＥ１の前記一端（すなわち、第３電極層５０）は、図２に図示されているように、第２ビットラインＢＬ２に連結されうる。この場合、第２ビットラインＢＬ２は、書き込み手段ＷＥ１と読み取り手段ＲＥ１とが共通に連結された共通ビットラインである。
【００６４】
図２の構造は、図３に図示されているように、第４スイッチング素子ＳＤ４及び第４ワードラインＷＬ４をさらに含むことができる。
【００６５】
図３を参照すれば、第３ワードラインＷＬ３と離隔された第４ワードラインＷＬ４が設けられ、第４ワードラインＷＬ４と第２ビットラインＢＬ２との交差点に、第４スイッチング素子ＳＤ４が設けられている。ストレージノードＳＮ１の他端Ｅ２と第２ビットラインＢＬ２とが第４スイッチング素子ＳＤ４を間に置いて互いに連結されうる。第４スイッチング素子ＳＤ４は、トランジスタであって、その場合、第４スイッチング素子ＳＤ４のゲート、ソース及びドレインは、それぞれ第４ワードラインＷＬ４、第２ビットラインＢＬ２及びストレージノードＳＮ１の他端Ｅ２に連結されうる。
【００６６】
図３で、第４スイッチング素子ＳＤ４は、第２ビットラインＢＬ２ではない第１ビットラインＢＬ１に連結されうる。その例が、図４に図示されている。
【００６７】
図３及び図４の構造で、第１ワードラインＷＬ１と第４ワードラインＷＬ４は、互いに連結されて同じ信号を印加されることが可能であり、これと同様に、第２ワードラインＷＬ２と第３ワードラインＷＬ３とが互いに連結され、同じ信号を印加されうる。また、第１接地線ＧＮＤ１と第２接地線ＧＮＤ２は、共通接地線によって互いに連結されうる。
【００６８】
図５は、図４の構造で、第１ワードラインＷＬ１と第４ワードラインＷＬ４とが第１共通配線ＣＷ１によって互いに連結され、第１接地線ＧＮＤ１と第２接地線ＧＮＤ２とが第１共通接地線ＣＧ１に互いに連結された場合を示している。このとき、第１ワードラインＷＬ１と第４ワードラインＷＬ４は、共通電圧源に連結され、同じ信号を印加されうる。図５で、Ｗ２及びＷ３は、それぞれ第２ワードラインＷＬ２及び第３ワードラインＷＬ３に連結された第２配線及び第３配線を示す。
【００６９】
図６は、図５の構造で、第２ワードラインＷＬ２と第３ワードラインＷＬ３とが、第２共通配線ＣＷ２に互いに連結された場合を示している。このとき、第２ワードラインＷＬ２と第３ワードラインＷＬ３は、共通電圧源に連結され、同じ信号を印加されうる。
【００７０】
図１ないし図６には図示されていないが、本発明の実施形態による情報保存装置は、ストレージノードＳＮ１に電気的に連結されたものであり、前記磁区壁を移動させるための磁区壁移動手段を備えることができる。前記磁区壁移動手段は、図９及び図１０の第２電流源ＣＳ２及び第２トランジスタＴｒ２を含むことができる。ここで、第２トランジスタＴｒ２は、第２電流源ＣＳ２とストレージノードＳＮ１との間に設けられたスイッチング素子の一例である。また、本発明の実施形態による情報保存装置は、読み取り手段ＲＥ１に電気的に連結されたものであり、読み取り手段ＲＥ１で読み取った情報を臨時に保存するための臨時保存手段、及び前記臨時保存手段と書き込み手段ＷＥ１とに電気的に連結されたものであり、書き込み手段ＷＥ１に印加される電流を制御するための書き込み制御手段を備えることができる。前記臨時保存手段は、図９及び図１０に図示された臨時保存手段Ｌ１に対応し、前記書き込み制御手段は、図９及び図１０の第３電流源ＣＳ３、第３トランジスタＴｒ３及び論理素子Ｌ２を含むことができる。ここで、第３トランジスタＴｒ３は、第３電流源ＣＳ３と書き込み手段ＷＥ１との間に設けられたスイッチング素子の一例である。
【００７１】
図１ないし図６の構造は、１つの単位メモリ領域であって、本発明の情報保存装置は、二次元アレイ（array）構造を有する複数の単位メモリ領域を含むことができる。その例が図７に図示されている。
【００７２】
図７は、本発明の実施形態による情報保存装置のレイアウト図である。
【００７３】
図７を参照すれば、単位メモリ領域ＭＲが、Ｙ軸方向に多数配列されている。ここで、単位メモリ領域ＭＲは、回路的の観点から見て、図４と同じ構造を有することができる。
【００７４】
以下では、図７及び図７のＩ−Ｉ’線に沿って切り取った断面図である図８を参照し、単位メモリ領域ＭＲの構造について具体的に説明する。
【００７５】
図７で、単位メモリ領域ＭＲは、Ｙ軸方向に延長された第１ワードラインＷＬ１ないし第４ワードラインＷＬ４、及びこれと交差する第１ビットラインＢＬ１及び第２ビットラインＢＬ２を含む。第２ビットラインＢＬ２の下方に、該第２ビットラインＢＬ２と平行したストレージノードＳＮ１を備えることができる。第２ワードラインＷＬ２に隣接したストレージノードＳＮ１の一端Ｅ１のすぐ横に、書き込み手段ＷＥ１を備えることが可能であり、ストレージノードＳＮ１の他端Ｅ２に読み取り手段ＲＥ１を備えることができる。第２ビットラインＢＬ２の下方から第１ワードラインＷＬ１の両側に、第１ソースＳ１及び第１ドレインＤ１を備えることができる。第１ソースＳ１、第１ドレインＤ１、そして第１ソースＳ１及び第１ドレインＤ１間の第１ワードラインＷＬ１は、第１スイッチング素子ＳＤ１を構成できる。
【００７６】
第１ソースＳ１は、ストレージノードＳＮ１の一端Ｅ１に連結され、第１ドレインＤ１は、接地されていることが可能である（図８参照）。図８で参照番号１は、第１ソースＳ１とストレージノードＳＮ１の一端Ｅ１とを連結する第１連結導体を示す。
【００７７】
図７の第２ビットラインＢＬ２の下方から第２ワードラインＷＬ２の両側に、第２ソースＳ２及び第２ドレインＤ２を備えることができる。第２ソースＳ２、第２ドレインＤ２、そして第２ソースＳ２及び第２ドレインＤ２間の第２ワードラインＷＬ２は、第２スイッチング素子ＳＤ２を構成できる。第２ソースＳ２は、第２電極層４０（書き込み手段ＷＥ１の下面ともいえる）に連結され、第２ドレインＤ２は接地され、書き込み手段ＷＥ１の上面、すなわち、第１電極層３０は、第２ビットラインＢＬ２に連結されうる（図８参照）。図８で参照番号２及び３は、それぞれ第２ソースＳ２と第２電極層４０とを連結する第２連結導体、及び第１電極層３０と第２ビットラインＢＬ２とを連結する第３連結導体を示す。
【００７８】
再び図７を参照すれば、第２ビットラインＢＬ２の下方から第３ワードラインＷＬ３の両側に、第３ソースＳ３及び第３ドレインＤ３を備えることができる。第３ソースＳ３、第３ドレインＤ３、そして第３ソースＳ３及び第３ドレインＤ３間の第３ワードラインＷＬ３は、第３スイッチング素子ＳＤ３を構成できる。第３ソースＳ３は、読み取り手段ＲＥ１の第４電極層９０に連結され、第３ドレインＤ３は接地されうる（図８参照）。図８で参照番号４は、第３ソースＳ３と第４電極層９０とを連結する第４連結導体を示す。読み取り手段ＲＥ１の第３電極層５０は、第１ビットラインＢＬ１に連結されうる。
【００７９】
第３電極層５０と第１ビットラインＢＬ１との連結のために、図８に図示されているように、第３電極層５０の一側から拡張された拡張電極層５０’及び拡張電極層５０’上に設けられた第５連結導体５を備えることができる。拡張電極層５０’は、第３電極層５０の形成時に共に形成され、第５連結導体５は、図７に図示されているように、第２ビットラインＢＬ２の下から第１ビットラインＢＬ１側に延長していることが可能である。
【００８０】
図７に示されていないが、第１ビットラインＢＬ１の下に設けられた第５連結導体５の一端上に、第１ビットラインＢＬ１と連結される他の連結導体を備えることができる。第２ビットラインＢＬ２の下方から第４ワードラインＷＬ４の両側に、第４ソースＳ４及び第４ドレインＤ４を備えることができる。第４ソースＳ４、第４ドレインＤ４、そして第４ソースＳ４及び第４ドレインＤ４間の第４ワードラインＷＬ４は、第４スイッチング素子ＳＤ４を構成できる。第４ドレインＤ４は、ストレージノードＳＮ１の他端Ｅ２に連結されうる（図８参照）。図８で参照番号６は、第４ドレインＤ４とストレージノードＳＮ１の他端Ｅ２とを連結する第６連結導体を示す。
【００８１】
第４ソースＳ４は、第１ビットラインＢＬ１に連結されうるが、このために、第４ソースＳ４上に、第７連結導体７、及び第７連結導体７上に第８連結導体８を備えることができる。第８連結導体８は、図７に図示されているように、第２ビットラインＢＬ２の下から第１ビットラインＢＬ１側に延長していることが可能である。図７に示されていないが、第１ビットラインＢＬ１の下に設けられた第８連結導体８の一端上に、第１ビットラインＢＬ１と連結される他の連結導体を備えることができる。
【００８２】
図７及び図８には、図１ないし図４の第１接地線ＧＮＤ１及び第２接地線ＧＮＤ２を図示していないが、それらは、実際にセル領域（cell region）を横断する別途の接地線（すなわち、第１接地線ＧＮＤ１及び第２接地線ＧＮＤ２）を具備させなくとも、第１ドレインＤ１ないし第３ドレインＤ３を接地させることができるためである。このために、セル領域で、第１ドレインＤ１ないし第３ドレインＤ３をライン状に長く形成でき、それらの終端に接地コンタクト層を形成できる。一方、図８で、未説明の参照番号ＳＵＢ及びＩＬＤは、それぞれ基板及び絶縁物質層を示す。
【００８３】
図９は、本発明の実施形態による情報保存装置の全体的な構造（architecture）を示している。
【００８４】
図９を参照すれば、複数の単位メモリ領域ＭＲがｎ行の行及びｍ列の列をなすように配列されている。図９でも、単位メモリ領域ＭＲは単純に図示されているが、その細部構造は、図５と同一でありえる。参照符号ＢＬ１ｉ（ここで、ｉは１≦ｉ≦ｎを満足する自然数、以下同一）は、ｉ行目に存在する単位メモリ領域ＭＲに共通に連結された第１ビットラインを意味し、ＢＬ２ｉ（ここで、ｉは１≦ｉ≦ｎを満足する自然数、以下同一）は、ｉ行目に存在する単位メモリ領域ＭＲに共通に連結された第２ビットラインを意味する。また、参照番号ＣＷ１ｊ、Ｗ２ｊ及びＷ３ｊ（ここで、ｊは１≦ｊ≦ｍを満足する自然数、以下同一）は、それぞれｊ列目に存在する単位メモリ領域ＭＲに共通に連結された第１共通配線、第２配線及び第３配線をそれぞれ示し、参照番号ＣＧ１ｊ（ここで、ｊは１≦ｊ≦ｎを満足する自然数、以下同一）は、ｊ列目に存在する単位メモリ領域ＭＲに共通に連結された第１共通接地線を示す。第１共通配線ＣＷ１ｊ、第２配線Ｗ２ｊ、第３配線Ｗ３ｊ及び第１共通接地線ＣＧ１ｊは、それぞれ図５の第１共通配線ＣＷ１、第２配線Ｗ２、第３配線Ｗ３及び第１共通接地線ＣＧ１に対応しうる。
【００８５】
第１ビットラインＢＬ１１〜ＢＬ１ｎ及び第２ビットラインＢＬ２１〜ＢＬ２ｎと共通に連結されたカラム・デコーダ（column decoder）ＤＣＲ１を備えることが可能であり、第１共通配線ＣＷ１１〜ＣＷ１ｍ、第２配線Ｗ２１〜Ｗ２ｍ、第３配線Ｗ３１〜Ｗ３ｍ及び第１共通接地線ＣＧ１１〜ＣＧ１ｍと共通に連結されたロウ・デコーダ（row decoder）ＤＣＲ２を備えることができる。カラム・デコーダＤＣＲ１及びロウ・デコーダＤＣＲ２によって、複数の単位メモリ領域ＭＲのうち、動作させようとする１つの単位メモリ領域ＭＲが選択されうる。カラム・デコーダＤＣＲ１及びロウ・デコーダＤＣＲ２は、ＭＵＸ（multiplexer）またはＤＭＵＸ（demultiplexer）構造を有する選択論理素子を含むことができるが、これは当業者に周知である。従って、カラム・デコーダＤＣＲ１及びロウ・デコーダＤＣＲ２についての詳細な説明を省略する。
【００８６】
カラム・デコーダＤＣＲ１の一側に、カラム・デコーダＤＣＲ１と連結された周辺回路１０００を備えることができる。周辺回路１０００は、カラム・デコーダＤＣＲ１に連結された感知回路Ｓ／Ａを含むことができる。感知回路Ｓ／Ａは、所定の単位メモリ領域ＭＲで読み取った情報の信号を増幅するための感知増幅器（sense amplifier）でありうる。感知回路Ｓ／Ａは、２つの入力端を有することができるが、そのうちの一つは、カラム・デコーダＤＣＲ１に電気的に連結され、他の一つは、基準抵抗（reference resistor）に連結されうる。カラム・デコーダＤＣＲ１と感知回路Ｓ／Ａとの間に、第１電流源ＣＳ１が連結され、第１電流源ＣＳ１とカラム・デコーダＤＣＲ１との間に、第１トランジスタＴｒ１を備えることができる。第１電流源ＣＳ１、感知回路Ｓ／Ａ及び第１トランジスタＴｒ１は、読み取り手段ＲＥ１（図１ないし図６参照）に電気的に連結された感知手段を構成でき、第１トランジスタＴｒ１は、第１電流源ＣＳ１と読み取り手段ＲＥ１との間に設けられたスイッチング素子の一例でありうる。
【００８７】
感知回路Ｓ／Ａの出力端に連結されたものであり、情報を臨時に保存するための臨時保存手段Ｌ１を備えることができる。臨時保存手段Ｌ１は、例えば、ラッチ（latch）素子でありうる。ラッチ素子については周知されているので、それについての詳細な説明は省略する。感知回路Ｓ／Ａから出力された信号、すなわち、所定の単位メモリ領域ＭＲで読み取った情報に対応する信号は、臨時保存手段Ｌ１に臨時に保存されうる。
【００８８】
カラム・デコーダＤＣＲ１に連結された第２電流源ＣＳ２を備えることが可能であり、第２電流源ＣＳ２とカラム・デコーダＤＣＲ１との間に、第２トランジスタＴｒ２を備えることができる。第１トランジスタＴｒ１と第２トランジスタＴｒ２は、共通配線である第１入力線Ｂ１によってカラム・デコーダＤＣＲ１に連結されうる。カラム・デコーダＤＣＲ１に連結された第３電流源ＣＳ３を備えることが可能であり、第３電流源ＣＳ３とカラム・デコーダＤＣＲ１との間に、第３トランジスタＴｒ３を備えることができる。第３トランジスタＴｒ３とカラム・デコーダＤＣＲ１とを連結する配線を第２入力線Ｂ２という。第３トランジスタＴｒ３のゲートに連結された論理素子Ｌ２を備えることができる。論理素子Ｌ２は、例えば、ＡＮＤタイプ素子であるが、他のタイプでもありうる。論理素子Ｌ２の出力端Ｏｕｔ１が第３トランジスタＴｒ３のゲートに連結され、論理素子Ｌ２の２つの入力端（以下、第１入力端及び第２入力端）Ｉｎ１，Ｉｎ２のうち、第１入力端Ｉｎ１が臨時保存手段Ｌ１と連結されうる。論理素子Ｌ２の２つの入力端、すなわち、第１入力端Ｉｎ１及び第２入力端Ｉｎ２に入力される信号によって、第３トランジスタＴｒ３のターンオン（turn-on）いかんが決定されうる。
【００８９】
ロウ・デコーダＤＣＲ２に、第１外部配線ＣＷ１’、第１外部配線Ｗ２’及び第３外部配線Ｗ’及び第１外部接地線ＣＧ１’が連結されうる。第１外部配線ＣＷ１’、第１外部配線Ｗ２’及び第３外部配線Ｗ’は、それぞれ第１共通配線ＣＷ１ｊ、第２配線Ｗ２ｊ及び第３配線Ｗ３ｊと連結され、第１外部接地線ＣＧ１’は、第１共通接地線ＣＧ１ｊと連結されうる。第１外部配線ＣＷ１’、第１外部配線Ｗ２’及び第３外部配線Ｗ’に、それぞれ第１電圧信号ないし第３電圧信号を入力するための第１電圧源ないし第３電圧源（図示せず）を備えることができる。
【００９０】
一方、カラム・デコーダＤＣＲ１及びロウ・デコーダＤＣＲ２にそれぞれ連結されたカラム・アドレス線（address line）ＡＤ１とロウ・アドレス線ＡＤ２とを備えることができる。カラム・アドレス線ＡＤ１とロウ・アドレス線ＡＤ２との信号によって、カラム・デコーダＤＣＲ１及びロウ・デコーダＤＣＲ２の論理演算動作が制御され、それによって、複数の単位メモリ領域ＭＲのうち、動作させようとする１つの単位メモリ領域ＭＲが選択されうる。複数の単位メモリ領域ＭＲのうち、動作させようとする単位メモリ領域ＭＲを選択した後、第１電流源ＣＳ１ないし第３電流源ＣＳ３、第１トランジスタＴｒ１ないし第３トランジスタＴｒ３及び前記第１電圧源ないし第３電圧源を利用し、前記選択された単位メモリ領域ＭＲに対する情報の書き込み、または読み取り動作を行うことができる。第１入力線Ｂ１を介してカラム・デコーダＤＣＲ１に入力された信号は、選択された単位メモリ領域ＭＲの第１ビットラインＢＬ１ｉに入力され、第２入力線Ｂ２を介してカラム・デコーダＤＣＲ１に入力された信号は、選択された単位メモリ領域ＭＲの第２ビットラインＢＬ２ｉに入力されうる。これと同様に、第１外部配線ＣＷ１’、第２外部配線Ｗ２’及び第３外部配線Ｗ’を介してロウ・デコーダＤＣＲ２に入力された信号は、それぞれ選択された単位メモリ領域ＭＲの第１共通配線ＣＷ１ｊ、第２配線Ｗ２ｊ及び第３配線Ｗ３ｊに入力されうる。また、ロウ・デコーダＤＣＲ２によって、第１外部接地線ＣＧ１’は、選択された単位メモリ領域ＭＲの第１共通接地線ＣＧ１ｊと連結されうる。
【００９１】
図９で未説明の参照符号ＳＧ１は、第１トランジスタＴｒ１に入力される第１入力信号を示し、ＳＧ２は、第２トランジスタＴｒ２に入力される第２入力信号を示し、ＳＧ３は、論理素子Ｌ２の第２入力端Ｉｎ２に入力される第３入力信号を示す。そして、ＤＯＵＴは、感知回路Ｓ／Ａから臨時保存手段Ｌ１に出力される第１出力信号を示し、ＬＯＵＴは、臨時保存手段Ｌ１から論理素子Ｌ２に出力される第２出力信号を示す。
【００９２】
図９において、第２配線Ｗ２ｊと第３配線Ｗ３ｊとが共通配線に統合され、第２外部配線Ｗ２’並びに第３外部配線Ｗ３’も、共通配線に統合されうる。その場合が、図１０に図示されている。
【００９３】
図１０において、第２共通配線ＣＷ２ｊは、図９の第２配線Ｗ２ｊと第３配線Ｗ３ｊとが統合された配線であり、図１０で、第４外部配線ＣＷ２’が図９の第２外部配線Ｗ２’と第３外部配線Ｗ３’とが統合された配線である。かような図１０の単位メモリ領域ＭＲは、図６の構造に対応しうる。
【００９４】
図１１Ａないし図１１Ｄは、本発明の実施形態による情報保存装置を利用した情報記録方法について説明するための図面である。本実施形態では、図４の構造を利用する。図１１Ａないし図１１Ｄで、第１ワードラインＷＬ１ないし第４ワードラインＷＬ４に印加される電圧をそれぞれ第１電圧Ｖ１ないし第４電圧Ｖ４とする。これは図１２Ａないし図１２Ｅ及び図１５Ａないし図１５Ｅでも同一である。また、図１１Ａないし図１１Ｄについての説明で、Ｚ軸方向は、図１のＺ軸方向に従う。これはまた、図１２Ａないし図１２Ｅ及び図１５Ａないし図１５Ｅで同一である。
【００９５】
図１１Ａを参照すれば、第１領域ｄ１に所定の情報を記録しようとする場合、第２ワードラインＷＬ２に第２電圧Ｖ２を印加し、第２スイッチング素子ＳＤ２をターンオンさせた状態で、第２ビットラインＢＬ２から書き込み手段ＷＥ１を介して、第２スイッチング素子ＳＤ２に書き込み電流ＷＣ１を印加できる。書き込み電流ＷＣ１によって、第１領域ｄ１は、Ｚ軸方向の逆方向に磁化されうる。第１領域ｄ１に図示された矢印は、その磁化方向を示す。第１領域ｄ１がＺ軸方向の逆方向に磁化されたということは、第１領域ｄ１に所定の情報、例えば、情報「１」が記録されたといえる。従って、図１１Ａの方法は、情報「１」の記録方法でありうる。一方、ストレージノードＳＮ１の一端Ｅ１は、Ｚ軸方向に磁化された状態であるが、かようなストレージノードＳＮ１の一端Ｅ１は、情報「０」に対応しうる。
【００９６】
図１１Ｂを参照すれば、第１ワードラインＷＬ１及び第４ワードラインＷＬ４にそれぞれ第１電圧Ｖ１及び第４電圧Ｖ４を印加し、第１スイッチング素子ＳＤ１及び第４スイッチング素子ＳＤ４をターンオンさせた状態で、第１ビットラインＢＬ１から第４スイッチング素子ＳＤ４及びストレージノードＳＮ１を介して、第１スイッチング素子ＳＤ１に移動電流ＭＣ１を印加できる。このとき、第１ワードラインＷＬ１及び第４ワードラインＷＬ４は、共通配線に互いに連結され、同じ電圧信号を印加されうる。移動電流ＭＣ１はパルス電流であって、移動電流ＭＣ１によって、ストレージノードＳＮ１内で、磁区及び磁区壁が１ビットほど移動されうる。磁区及び磁区壁は、電子の移動方向によって移動するために、ストレージノードＳＮ１内で磁区及び磁区壁の移動方向は、移動電流ＭＣ１の方向と反対である。すなわち、移動電流ＭＣ１によって、磁区及び磁区壁は、ストレージノードＳＮ１の他端Ｅ２側に１ビットほど移動されうる。
【００９７】
図１１Ａの段階で、第１領域ｄ１に記録されていた情報「１」は、図１１Ｂの動作によって、第１領域ｄ１のすぐ右側の磁区領域Ｄに移動されうる。このとき、ストレージノードＳＮ１の一端Ｅ１の磁区は、第１領域ｄ１まで拡張されうる。すなわち、ストレージノードＳＮ１の一端Ｅ１が所定方向に磁化された磁区を有する場合、他端Ｅ２から一端Ｅ１に電流が印加されれば、前記電流によって、前記一端Ｅ１の磁区は、他端Ｅ２側に拡張されうる。これにより、第１領域ｄ１は、Ｚ軸方向に磁化された状態となる。これは、第１領域ｄ１に情報「０」が記録されたといえる。すなわち、書き込み電流ＷＣ１を使用せずに移動電流ＭＣ１だけで、第１領域ｄ１に情報「０」を記録できるのである。従って、図１１Ｂの方法は、情報「０」の記録方法であるといえる。しかし、もし図１１Ｂの段階で、磁区及び磁区壁を１ビットほど移動した後、第１領域ｄ１に情報「１」を記録することを願うならば、図１１Ａの方法で書き込み電流ＷＣ１を利用し、第１領域ｄ１の磁化方向を反転させればよい。
【００９８】
図１１Ｃを参照すれば、図１１Ｂと同じ方法で、ストレージノードＳＮ１内で磁区及び磁区壁をストレージノードＳＮ１の他端Ｅ２側に１ビットほど移動させる。このときもやはり、ストレージノードＳＮ１の一端Ｅ１の磁区は、第１領域ｄ１まで拡張されうる。
【００９９】
図１１Ｄを参照すれば、図１１Ａと同じ方法で、書き込み電流ＷＣ１を第１領域ｄ１に印加し、第１領域ｄ１の磁化方向を反転させることができる。これにより、第１領域ｄ１に情報「１」が記録されうる。かような書き込み電流ＷＣ１による第１領域ｄ１の磁化反転は、記録しようとする情報の種類によって選択的に行うことができる。
【０１００】
このように、ストレージノードＳＮ１で磁区及び磁区壁をビット単位に移動させつつ、第１領域ｄ１に「１」または「０」の情報を記録できる。かような記録動作は、最初に第１領域ｄ１に記録された情報が、ストレージノードＳＮ１の他端Ｅ２に位置するまで行うことができる。
【０１０１】
前述の記録方法で、書き込み電流ＷＣ１の方向は、一方向でありうる。例えば、第２ビットラインＢＬ２から書き込み手段ＷＥ１を介して、第２スイッチング素子ＳＤ２に流れる書き込み電流ＷＣ１だけを使用し、その逆方向に流れる他の書き込み電流は使用しなくともよい。前記他の書き込み電流によって、第１領域ｄ１はＺ軸方向に磁化されうるが、一端Ｅ１の磁区が拡張されることによって、自動的に第１領域ｄ１がＺ軸方向に磁化されるので、前記他の書き込み電流を使用しなくてもよい。また、磁区及び磁区壁移動のために印加する移動電流ＭＣ１の方向も、一方向でありうる。このように、書き込み電流ＷＣ１と移動電流ＭＣ１との方向が一方向に固定されうるために、記録方法がさらに単純化され、素子の構成もまた単純化されうる。さらに、第１スイッチング素子ＳＤ１、第２スイッチング素子ＳＤ２及び第４スイッチング素子ＳＤ４は、トランジスタ構造ではない他の構造、例えば、ダイオード構造に変形することも可能である。
【０１０２】
本実施形態は、書き込み手段ＷＥ１が第１領域ｄ１に設けられた場合に係るものであるが、本発明は、これに限定されるものではない。例えば、書き込み手段ＷＥ１がストレージノードＳＮ１の一端Ｅ１に設けられることも可能である。その場合、互いに異なる方向の２種の書き込み電流を利用し、一端Ｅ１の磁化方向を決定できる。
【０１０３】
図１２Ａないし図１２Ｅは、本発明の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。本実施形態では、図４の構造を有するものの、ストレージノードＳＮ１の磁区領域Ｄが所定方向に磁化された、すなわち、磁区領域Ｄに所定の情報が記録された状態の情報保存装置を利用する。本実施形態で、第１ワードラインＷＬ１及び第４ワードラインＷＬ４は、共通配線で互いに連結され、同じ信号を印加されうるが、第２ワードラインＷＬ２及び第３ワードラインＷＬ３は、電気的に互いに連結されていない。図１２Ａないし図１２Ｅの構造は、図９の構造の一部でありうる。以下の図１２Ａないし図１２Ｅについての説明で必要な場合、図９を共に参照する。
【０１０４】
図１２Ａを参照すれば、第３ワードラインＷＬ３に第３電圧Ｖ３を印加し、第３スイッチング素子ＳＤ３をターンオンさせ、第１ビットラインＢＬ１から読み取り手段ＲＥ１を介して、第３スイッチング素子ＳＤ３に読み取り電流ＲＣ１を印加する。読み取り電流ＲＣ１の強度は、ストレージノードＳＮ１の他端Ｅ２の磁化方向によって変わるので、読み取り電流ＲＣ１を印加し、ストレージノードＳＮ１の他端Ｅ２に記録された情報を読み取ることができる。かような読み取り電流ＲＣ１は、図９の第１トランジスタＴｒ１及び第１電流源ＣＳ１の動作によって印加されうる。このとき、読み取った情報の信号は、図９の感知回路Ｓ／Ａによって増幅され、増幅された信号は、臨時保存手段Ｌ１に保存されうる。図１２Ａに図示されているように、ストレージノードＳＮ１の他端Ｅ２の情報が「１」であるならば、図９の臨時保存手段Ｌ１に保存される信号も「１」でありうる。臨時保存手段Ｌ１に保存された信号は、論理素子Ｌ２に印加され、論理素子Ｌ２に印加された信号は、感知回路Ｓ／Ａから次に再生信号が臨時保存手段Ｌ１に入力されるまで維持されうる。
【０１０５】
図１２Ｂを参照すれば、図１１Ｂと類似した方法で、移動電流ＭＣ１を使用してストレージノードＳＮ１内で、磁区及び磁区壁を他端Ｅ２側に１ビットほど移動させる。このとき、ストレージノードＳＮ１の一端Ｅ１の磁区は、第１領域ｄ１に拡張されうる。
【０１０６】
図１２Ｃを参照すれば、図１２Ａで読み取った情報を第１領域ｄ１に記録する。図１２Ａで読み取った情報が「１」であるならば、第１領域ｄ１に情報「１」を記録するために、図１２Ｃに図示されているように、書き込み電流ＷＣ１を印加できる。書き込み電流ＷＣ１を印加する方法は、図１１Ａを参照して説明したところと類似している。もし、図１２Ａで読み取った情報が「０」であるならば、図１２Ｂの段階で、磁区及び磁区壁移動によって、第１領域ｄ１に情報「０」が記録されるので、書き込み電流ＷＣ１を印加しなくてもよい。書き込み電流ＷＣ１の印加いかんは、図１２Ａの段階で再生され、図９の臨時保存手段Ｌ１に保存された情報が何であるかによって決定されうる。図９の臨時保存手段Ｌ１に保存された情報が「１」であるならば、第２入力端Ｉｎ２を介して論理素子Ｌ２に所定の信号が印加されたとき、臨時保存手段Ｌ１に連結された論理素子Ｌ２によって、第３トランジスタＴｒ３がターンオンされて書き込み電流ＷＣ１が印加されうる。しかし、図９の臨時保存手段Ｌ１に保存された情報が「０」である場合、第２入力端Ｉｎ２を介して論理素子Ｌ２に前記所定の信号が印加されても、第３トランジスタＴｒ３がターンオンされずに書き込み電流ＷＣ１が印加されない。図９の第２入力端Ｉｎ２を介して、論理素子Ｌ２に所定の信号、すなわち、第３入力信号ＳＧ３が印加される時点で、書き込み電流ＷＣ１の印加いかんが決定されうる。
【０１０７】
図１２Ｄを参照すれば、図１２Ａと類似した方法で、ストレージノードＳＮ１の他端Ｅ２に位置した磁区の情報を再生する。このとき、再生された情報は「０」であって、この情報は、図９の臨時保存手段Ｌ１に臨時に保存されうる。
【０１０８】
図１２Ｅを参照すれば、図１２Ｂと類似した方法で、移動電流ＭＣ１を使用してストレージノードＳＮ１内で磁区及び磁区壁を他端Ｅ２側に１ビットほど移動させる。このとき、ストレージノードＳＮ１の一端Ｅ１の磁区は、第１領域ｄ１に拡張されうる。第１領域ｄ１の磁区は、情報「０」に対応し、図１２Ｄで読み取った情報が「０」であるために、書き込み電流ＷＣ１を使用して第１領域ｄ１の磁化方向を反転させる必要がない。この場合、書き込み電流ＷＣ１は印加されない。すなわち、図９の第２入力端Ｉｎ２を介して、論理素子Ｌ２に第３入力信号ＳＧ３を入力しても、論理素子Ｌ２の論理演算によって、書き込み電流ＷＣ１は印加されない。
【０１０９】
その後、図示されていないが、また図１２Ｂと類似した方法で、移動電流ＭＣ１を使用し、ストレージノードＳＮ１内で磁区及び磁区壁が他端Ｅ２側に１ビットほど移動させる。その後、またストレージノードＳＮ１の他端Ｅ２に位置した磁区の情報を再生する。
【０１１０】
このように、本発明の実施形態では、ストレージノードＳＮ１の磁区及び磁区壁を１ビット単位で移動させつつ、ストレージノードＳＮ１の他端Ｅ２の情報を再生し、再生された情報を第１領域ｄ１に転写させる。前述の通り、再生された情報を第１領域ｄ１に転写する過程で、書き込み電流ＷＣ１を使用することもでき、使用しないこともある。かような情報の再生、磁区の移動及び書き込み電流ＷＣ１による再生情報の記録（選択的）過程を反復するものの、最初に再生して第１領域ｄ１に転写された情報がまたストレージノードＳＮ１の他端Ｅ２に位置するまで反復すれば、ストレージノードＳＮ１の一端Ｅ１を除外した残りの領域の情報をいずれも再生でき、再生過程が完了したとき、ストレージノードＳＮ１の状態は、再生過程前と同一でありえる。従って、ストレージノードＳＮ１の一端Ｅ１を除外した残りの領域が、いずれも有効保存領域として使われうる。従って、本発明の実施形態によれば、記録密度の高い情報保存装置を具現できる。
【０１１１】
図１３は、本発明の実施形態による情報保存装置を利用した情報の再生動作で使われうる読み取り電流ＲＣ１、移動電流ＭＣ１及び書き込み電流ＷＣ１の経時的な変化グラフである。
【０１１２】
図１３において、第１段階ＳＴ１ないし第５段階ＳＴ５は、それぞれ図１２Ａないし図１２Ｅの段階に対応しうる。第１段階ＳＴ１で読み取り電流ＲＣ１が印加され、第２段階ＳＴ２で移動電流ＭＣ１が印加され、第３段階ＳＴ３で書き込み電流ＷＣ１が印加される。そして、第４段階ＳＴ４で再び読み取り電流ＲＣ１が印加され、第５段階ＳＴ５で移動電流ＭＣ１が印加され、第６段階ＳＴ６では、書き込み電流ＷＣ１が印加されない。図１３で、書き込み電流ＷＣ１の印加いかんは、直前に再生した情報が何であるかによって決定されうる。かような再生動作は、第１段階ＳＴ１で読み取って第１領域ｄ１で記録した情報が、またストレージノードＳＮ１の他端Ｅ２に位置するまで進められうる。
【０１１３】
図１４は、本発明の実施形態による情報再生動作で、図９の第１入力信号ＳＧ１ないし第３入力信号ＳＧ３と、第１出力信号ＤＯＵＴ及び第２出力信号ＬＯＵＴとの経時的な変化を示すグラフである。図１４は、図９及び図１３を共に参照して説明する。
【０１１４】
図１４を参照すれば、第１段階ＳＴ１ないし第６段階ＳＴ６は、それぞれ図１３の第１段階ＳＴ１ないし第６段階ＳＴ６に対応しうる。第１段階ＳＴ１で、第１入力信号ＳＧ１が第１トランジスタＴｒ１に入力され、最初の情報、すなわち、図１２ＡでのストレージノードＳＮ１の他端Ｅ２の情報（以下、第１情報）Ｄ１が再生される。再生された第１情報Ｄ１による感知回路Ｓ／Ａの第１出力信号ＤＯＵＴは、臨時保存手段Ｌ１に入力される。第２段階ＳＴ２で、第２入力信号ＳＧ２が第２トランジスタＴｒ２に入力され、磁区及び磁区壁が１ビットほど移動する。このとき、第２出力信号ＬＯＵＴは、第１情報Ｄ１に対応する信号に維持される。次に、第３段階ＳＴ３で、第３入力信号ＳＧ３が第２入力端Ｉｎ２を介して、論理素子Ｌ２に印加される。第３入力信号ＳＧ３が論理素子Ｌ２に印加されれば、第２出力信号ＬＯＵＴの種類によって、論理素子Ｌ２の出力信号が決定され、結果的に、書き込み電流ＷＣ１印加いかんが決定される。書き込み電流ＷＣ１は、印加されることもあり、あるいはそうではないこともある。その後、第１段階ＳＴ１ないし第３段階ＳＴ３と同じ過程が反復されうる。
【０１１５】
図１５Ａないし図１５Ｅは、本発明の他の実施形態による情報保存装置を利用した情報再生方法について説明するための図面である。本実施形態では、図４の構造を有するものの、ストレージノードＳＮ１の磁区領域Ｄが所定方向に磁化された、すなわち、磁区領域Ｄに所定の情報が記録された状態の情報保存装置を利用する。本実施形態で、第１ワードラインＷＬ１及び第４ワードラインＷＬ４は、共通配線で互いに連結されて同じ信号を印加され、第２ワードラインＷＬ２及び第３ワードラインＷＬ３も、共通配線で互いに連結されて同じ信号を印加されうる。図１５Ａないし図１５Ｅの構造は、図１０の構造の一部でありうる。以下の図１５Ａないし図１５Ｅについての説明で必要な場合、図１０を共に参照する。
【０１１６】
図１５Ａを参照すれば、図１２Ａと同じ方法で、ストレージノードＳＮ１の他端Ｅ２の情報を再生する。このとき、再生された情報は、図１０の臨時保存手段Ｌ１に、臨時に保存されうる。
【０１１７】
図１５Ｂを参照すれば、図１２Ｂと同じ方法で、ストレージノードＳＮ１内で磁区及び磁区壁を、他端Ｅ２側に１ビットほど移動させる。このとき、ストレージノードＳＮ１の一端Ｅ１の磁区は、第１領域ｄ１まで拡張されうる。
【０１１８】
図１５Ｃを参照すれば、図１２Ｄと同じ方法で、ストレージノードＳＮ１の他端Ｅ２の情報を再生しつつ、これと同時に、書き込み電流ＷＣ１を印加し、第１領域ｄ１に情報を記録する。このとき、第１領域ｄ１に記録される情報は、図１５Ａで再生して図１０の臨時保存手段Ｌ１に臨時に保存した情報である。このように、本実施形態では、ｎ番目の情報を再生すると同時に、直前に再生した情報、すなわち、ｎ−１番目の情報を記録する。このとき、前記ｎは、２以上の自然数である。すなわち、最初の情報の再生時には、情報記録動作を共に行わない。ｎ−１番目の情報が「１」であるならば、それを第１領域ｄ１に記録するために、図１５Ｃでのように、書き込み電流ＷＣ１を印加する必要がある。書き込み電流ＷＣ１の印加方法は、図１２Ｃを参照して説明したところと同一でありえる。もしｎ−１番目の情報が「０」であるならば、書き込み電流ＷＣ１を印加する必要がない。
【０１１９】
図１５Ｃの段階で再生されたストレージノードＳＮ１の他端Ｅ２の情報は、図１０の臨時保存手段Ｌ１に臨時に保存されうる。図１５Ｃで読み取られた他端Ｅ２の情報は「０」であり、該情報に対応する信号が臨時保存手段Ｌ１に保存されうる。
【０１２０】
図１５Ｄを参照すれば、図１２Ｅと同じ方法で、ストレージノードＳＮ１内で、磁区及び磁区壁を他端Ｅ２側に１ビットほど移動させる。このとき、ストレージノードＳＮ１の一端Ｅ１の磁区は、第１領域ｄ１まで拡張されうる。
【０１２１】
図１５Ｅを参照すれば、図１２Ｅと同じ方法で、ストレージノードＳＮ１の他端Ｅ２の情報を再生する。このとき、図１５Ｃの段階で再生して臨時保存手段Ｌ１に保存した情報が「０」であったため、そして第１領域ｄ１の磁化状態は、情報「０」に対応するために、書き込み電流ＷＣ１は、印加しなくてもよい。書き込み電流ＷＣ１の印加いかんは、図１５Ｃの段階で再生して臨時保存手段Ｌ１に保存した情報の種類によって決定されうる。
【０１２２】
かような情報の再生／記録（記録は選択的である）及び磁区の移動過程を反復すれば、ストレージノードＳＮ１の一端Ｅ１を除外した残りの領域に記録された情報をいずれも再生でき、再生過程が完了したとき、ストレージノードＳＮ１の状態は、再生過程前と同一でありえる。特に、図１５Ａないし図１５Ｅの実施形態の場合、情報の再生及び記録が同時に行えるので、さらに速い読み取り動作が可能である。
【０１２３】
図１６は、本発明の他の実施形態による情報保存装置を利用した情報の読み取り動作で使われうる読み取り電流ＲＣ１、移動電流ＭＣ１及び書き込み電流ＷＣ１の経時的な変化グラフである。
【０１２４】
図１６において、第１段階ＳＴ１’ないし第５段階ＳＴ５’は、それぞれ図１５Ａないし図１５Ｅの段階に対応しうる。第１段階ＳＴ１’において読み取り電流ＲＣ１が印加され、第２段階ＳＴ２’において移動電流ＭＣ１が印加され、第３段階ＳＴ３’において読み取り電流ＲＣ１及び書き込み電流ＷＣ１が印加されうる。そして、第４段階ＳＴ４’において移動電流ＭＣ１が印加され、第５段階ＳＴ５’において読み取り電流ＲＣ１が印加され、第６段階ＳＴ６’においては移動電流ＭＣ１が印加されうる。かような読み取り動作は、最初の第１段階ＳＴ１’において再生し、第３段階ＳＴ３’において第１領域ｄ１に記録した情報が、再びストレージノードＳＮ１の他端Ｅ２に位置するまで進められうる。
【０１２５】
図１７は、本発明の他の実施形態による情報再生動作で、図１０の第１入力信号ＳＧ１ないし第３入力信号ＳＧ３と、第１出力信号ＤＯＵＴ及び第２出力信号ＬＯＵＴとの経時的な変化を示すグラフである。図１７は、図１０及び図１６を共に参照して説明する。
【０１２６】
図１７を参照すれば、第１段階ＳＴ’ないし第６段階ＳＴ６’は、それぞれ図１６の第１段階ＳＴ１’ないし第６段階ＳＴ６’に対応しうる。第１段階ＳＴ１’において第１入力信号ＳＧ１及び第３入力信号ＳＧ３がそれぞれ第１トランジスタＴｒ１及び論理素子Ｌ２に入力される。第１入力信号ＳＧ１によって、最初の情報、すなわち、図１５ＡでのストレージノードＳＮ１の他端Ｅ２の情報（第１情報）Ｄ１が再生される。再生された第１情報Ｄ１による感知回路Ｓ／Ａの第１出力信号ＤＯＵＴは、臨時保存手段Ｌ１に入力される。第１段階ＳＴ１’において第３入力信号ＳＧ３は、第２出力信号ＬＯＵＴのない状態で論理素子Ｌ２に印加されるために、第３トランジスタＴｒ３はターンオンされず、結果的に、書き込み電流ＷＣ１は印加されない。
【０１２７】
第２段階ＳＴ２’において、第２入力信号ＳＧ２が第２トランジスタＴｒ２に入力され、磁区及び磁区壁が１ビットほど移動する。このとき、第２出力信号ＬＯＵＴは、第１情報Ｄ１に対応する信号に維持される。
【０１２８】
次に、第３段階ＳＴ３’において、第１入力信号ＳＧ１及び第３入力信号ＳＧ３がそれぞれ第１トランジスタＴｒ１及び論理素子Ｌ２に入力される。第１入力信号ＳＧ１によって、２番目の情報（第２情報）Ｄ２が再生され、再生された第２情報Ｄ２による感知回路Ｓ／Ａの第１出力信号ＤＯＵＴは、臨時保存手段Ｌ１に入力される。一方、第３段階ＳＴ３’において、第３入力信号ＳＧ３が論理素子Ｌ２に印加されれば、第２出力信号ＬＯＵＴの種類によって、論理素子Ｌ２の出力信号が決定され、結果的に、書き込み電流ＷＣ１印加いかんが決定される。書き込み電流ＷＣ１は、印加されることもあり、あるいはそうではないこともある。その後、第２段階ＳＴ’及び第３段階ＳＴ３’と同じ過程が反復されうる。
【０１２９】
以上で説明した通り、本発明の実施形態によれば、ストレージノードＳＮ１の全領域、またはほぼ全領域を有効保存領域として使用するバッファ・フリー（buffer-free）情報保存装置を具現できる。また、本発明の実施形態による情報保存装置の動作方法では、磁区及び磁区壁を一方向にのみ移動させつつ、記録及び再生を行うことができる。よって、本発明の実施形態によれば、磁区及び磁区壁をバッファ領域に移動させた後、移動した磁区及び磁区壁を再び保存領域に原位置に戻さねばならない従来の情報保存装置より読み取り／書き込み速度が速く、動作の信頼性確保が容易であり、素子の特性劣化が抑制された情報保存装置を具現できる。併せて、本発明の実施形態によれば、一方向に流れる書き込み電流及び読み取り電流を使用し、あらゆる動作を行うことができるために、動作及び回路構成が単純化されうる。特に、図１５Ａないし図１５Ｅを参照して説明した動作方法のように、再生及び記録を同時に実施する場合、動作速度をさらに速められる。さらに、図４のように、第４スイッチング素子ＳＤ４と読み取り手段ＲＥ１とが第１ビットラインＢＬ１に共通に連結された場合、すなわち、第１ビットラインＢＬ１が共通ビットラインとして使われる場合、集積度が向上するという効果も期することができる。
【０１３０】
上記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするより、望ましい実施形態の例示として解釈されねばならない。例えば、本発明が属する技術分野で当業者ならば、図１ないし図１０の構造は多様に変形可能であり、その構成要素も多様化できるということを理解することができるであろう。具体的な例として、ストレージノードＳＮ１は、垂直磁気異方性ではない水平磁気異方性を有することが可能であり、書き込み手段ＷＥ１及び読み取り手段ＲＥ１の固定層２０，６０も、水平磁気異方性を有することが可能であり、書き込み手段ＷＥ１及び読み取り手段ＲＥ１の構造は、図示されたところに限定されるものではなく、多様に変形できることを理解することができるであろう。また、図１１Ａないし図１７を参照して説明した動作方法も、多様に変形できることを理解することができるであろう。よって、本発明の範囲は、説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想によって定められるものである。
【符号の説明】
【０１３１】
１・・・第１連結導体
２・・・第２連結導体
３・・・第３連結導体
４・・・第４連結導体
５・・・第５連結導体
６・・・第６連結導体
７・・・第７連結導体
８・・・第８連結導体
１０・・・第１分離層
２０・・・第１固定層
３０・・・第１電極層
４０・・・第２電極層
５０・・・第３電極層
５０’ ・・・拡張電極層
６０・・・第２固定層
７０・・・第２分離層
８０・・・第１自由層
９０・・・第４電極層
１００・・・第３分離層
１０００・・・周辺回路
Ｄ・・・磁区領域
Ｅ・・・ストレージノードの端
ＤＷ・・・磁区壁領域
Ｌ１・・・臨時保存手段
Ｌ２・・・論理回路
ＷＥ１・・・書き込み手段
ＲＥ１・・・読み取り手段
ＣＳ・・・電流源
Ｔｒ・・・トランジスタ
ＣＷ・・・共通配線
ＣＧ１・・・第１共通接地線
Ｗ・・・ワードラインに連結された配線
ＧＮＤ・・・接地線
ＳＮ１・・・ストレージノード
ＷＬ・・・ワードライン
ＢＬ・・・ビットライン
ＭＲ・・・単位メモリ領域
ＤＣＲ１・・・カラム・デコーダ
ＤＣＲ２・・・ロウ・デコーダ
Ｓ／Ａ・・・感知回路
ＡＤ１・・・カラム・アドレス線
ＡＤ２・・・ロウ・アドレス線
ＳＧ・・・入力信号
ＤＯＵＴ・・・第１出力信号
ＬＯＵＴ・・・第２出力信号
ＩＤ１・・・第１方向表示器
ＩＤ２・・・第２方向表示器
ｄ１・・・第１領域
【図１】
2010020889.tif 000003
【図２】
2010020889.tif 000004
【図３】
2010020889.tif 000005
【図４】
2010020889.tif 000006
【図５】
2010020889.tif 000007
【図６】
2010020889.tif 000008
【図７】
2010020889.tif 000009
【図８】
2010020889.tif 000010
【図９】
2010020889.tif 000011
【図１０】
2010020889.tif 000012
【図１１Ａ】
2010020889.tif 000013
【図１１Ｂ】
2010020889.tif 000014
【図１１Ｃ】
2010020889.tif 000015
【図１１Ｄ】
2010020889.tif 000016
【図１２Ａ】
2010020889.tif 000017
【図１２Ｂ】
2010020889.tif 000018
【図１２Ｃ】
2010020889.tif 000019
【図１２Ｄ】
2010020889.tif 000020
【図１２Ｅ】
2010020889.tif 000021
【図１３】
2010020889.tif 000022
【図１４】
2010020889.tif 000023
【図１５Ａ】
2010020889.tif 000024
【図１５Ｂ】
2010020889.tif 000025
【図１５Ｃ】
2010020889.tif 000026
【図１５Ｄ】
2010020889.tif 000027
【図１５Ｅ】
2010020889.tif 000028
【図１６】
2010020889.tif 000029
【図１７】
2010020889.tif 000030