(57)【要約】【課題】演算モジュールで用いる入力変数や出力変数を必要に応じて多角的に参照できるＬＳＩテスタを実現すること。【解決手段】演算モジュールを有するＬＳＩテスタにおいて、前記演算モジュールにおける入力・出力の各変数データを格納する変数データ記憶装置と、変数毎表示と合成表示の画像生成ルールが格納された画像生成ルール記憶部と、表示方式の切替えを指示入力する入力装置と、この入力装置から指示入力される表示方式に基づき前記画像生成ルール記憶部に格納されている画像生成ルールを参照してそれぞれの変数に指定された表示形式で変数データを画像に変換する画像生成部と、この画像生成部で生成された画像を表示する表示部を具備し、前記演算モジュールで用いる入力変数や出力変数を多角的に参照できるように構成されたことを特徴とするもの。  【選択図】                    図１
2010019772.tif 000002
【特許請求の範囲】
【請求項１】
演算モジュールを有するＬＳＩテスタにおいて、
前記演算モジュールにおける入力・出力の各変数データを格納する変数データ記憶装置と、
変数毎表示と合成表示の画像生成ルールが格納された画像生成ルール記憶部と、
表示方式の切替えを指示入力する入力装置と、
この入力装置から指示入力される表示方式に基づき前記画像生成ルール記憶部に格納されている画像生成ルールを参照してそれぞれの変数に指定された表示形式で変数データを画像に変換する画像生成部と、
この画像生成部で生成された画像を表示する表示部を具備し、
前記演算モジュールで用いる入力変数や出力変数を多角的に参照できるように構成されたことを特徴とするＬＳＩテスタ。
【請求項２】
前記ＬＳＩテスタは、ＳＯＣのテストに用いられることを特徴とする請求項１記載のＬＳＩテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩテスタに関し、詳しくは、テストプログラムのデバック環境に関するものである。
【背景技術】
【０００２】
ＬＳＩテスタの一種に、演算モジュールを有するものがある。このような演算モジュールを有するＬＳＩテスタは、各種の信号・データを扱うＳＯＣ（System-on-a-chip）のテストに用いられる。ユーザは、演算モジュールを使用するのにあたって、テストプログラム上で演算モジュールに対して、１）演算の種類、２）入力変数、３）出力変数を指定する。テストプログラムがＬＳＩテスタにロードされてテストが実行されると、テストプログラムで指定した演算が指定した入力変数に基づいて行われ、その結果が出力変数として格納される。
【０００３】
一方、ＬＳＩテスタにはテストプログラムのデバック環境が用意されていて、このデバック環境の波形表示ツールを用いることにより、演算モジュールの入力変数や出力変数の値を波形状に変換して表示でき、視覚的に確認できる。
【０００４】
特許文献１には、半導体試験装置における信号波形表示装置について記載されている。
【０００５】
【特許文献１】特開２００８−７６１７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、演算モジュールに格納される入力変数や出力変数としては、時系列のデバイスのサンプリングデータ、テストのＰａｓｓ／Ｆａｉｌの閾値、特徴あるデータの発現位置など、様々な内容が設定されるが、演算の種類毎に決まっている。
【０００７】
そのため、すべての入力変数や出力変数を波形状に変換して表示することがふさわしいとはいえず、無理やり波形状に変換して表示すると、データの解釈に障害をきたすことがある。
【０００８】
また、図３に示すようにある変数に他の変数の内容をグラフィカルに付加表示することも考えられるが、これではある変数を表示するのに他のどの変数の内容が付加されるかを熟知した上で操作する必要があり、目的の変数を探すに時間がかかってしまう。
【０００９】
さらに、グラフィカルに付加表示されている変数についてもその付加表示されている値を確認したい場合があるが、その値を確認するための適切な手段がないとデバック効率が低下してしまう。
【００１０】
本発明は、これらの問題点に鑑みてなされたものであり、その目的は、演算モジュールで用いる入力変数や出力変数を必要に応じて多角的に参照できるＬＳＩテスタを実現することにある。
【課題を解決するための手段】
【００１１】
このような問題を解決するため、請求項１記載の発明は、
演算モジュールを有するＬＳＩテスタにおいて、
前記演算モジュールにおける入力・出力の各変数データを格納する変数データ記憶装置と、
変数毎表示と合成表示の画像生成ルールが格納された画像生成ルール記憶部と、
表示方式の切替えを指示入力する入力装置と、
この入力装置から指示入力される表示方式に基づき前記画像生成ルール記憶部に格納されている画像生成ルールを参照してそれぞれの変数に指定された表示形式で変数データを画像に変換する画像生成部と、
この画像生成部で生成された画像を表示する表示部を具備し、
前記演算モジュールで用いる入力変数や出力変数を多角的に参照できるように構成されたことを特徴とする。
【００１２】
請求項２記載の発明は、請求項１記載のＬＳＩテスタにおいて、ＳＯＣのテストに用いられることを特徴とする。
【発明の効果】
【００１３】
これにより、演算モジュールの入力・出力の各変数を、それぞれの変数の内容に適した形式で表示することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明について図面を参照して説明する。図１は本発明によるＬＳＩテスタの主要部分の構成例を示すブロック図であり、大きくは、ツール画面を表示する表示部１と、入力装置２と、画像生成部３と、画像生成ルール記憶部４と、変数データ記憶装置５の５つのブロックで構成されている。
【００１５】
図示しない演算モジュールにおける入力・出力の各変数データは、変数データ記憶装置５に格納される。画像生成部３は画像生成ルール記憶部４を参照し、それぞれの変数に指定された表示形式で変数データを画像に変換する。表示部１は、たとえば図２に示すように、画像生成部３が生成した画像を画面表示する。
【００１６】
画像生成ルール記憶部４には、「変数毎表示の場合」と「合成表示の場合」の２通りの画像生成ルールが登録されている。ユーザが入力装置２を介して表示方式の切替えを指示すると、画像生成部３が参照する画像生成ルールがたとえば「変数毎表示」から「合成表示」に切り替わり、これにより表示部１における表示がたとえば図２に示すように変数毎表示から合成表示に切り替わる。
【００１７】
具体例としてＦＦＴ関連のある演算について説明する。入力変数（Ｉｎｐｕｔ１）が時系列データであり、出力変数がＦＦＴ結果（Ｏｕｔｐｕｔ１）と、基準周波数（Ｏｕｔｐｕｔ２）と、許容レンジ（Ｏｕｔｐｕｔ３）であるとすると、変数毎表示ではＩｎｐｕｔ１とＯｕｔｐｕｔ１は波形で表示され、Ｏｕｔｐｕｔ２とＯｕｔｐｕｔ３はテキストで表示される。合成表示では、Ｏｕｔｐｕｔ１波形に対して、Ｏｕｔｐｕｔ２の周波数を矢印で表示し、Ｏｕｔｐｕｔ３の内容をレベル表示する。これにより、Ｏｕｔｐｕｔ２とＯｕｔｐｕｔ３の内容をＯｕｔｐｕｔ１との関連という形で捉えることができる。
【００１８】
このように構成することにより、演算モジュールの入力・出力の各変数について波形として表示するのが適しているものは波形として表示し、そうでないものはそれぞれの変数の内容に適した形式で表示する。
【００１９】
さらに、変数同士に関連がある場合は、合成表示によって変数同士の関連を視覚的に捉えることができ、演算モジュールで用いる入力変数や出力変数を必要に応じて多角的に参照できる。
【００２０】
以上説明したように、本発明によれば、演算モジュールで用いる入力変数や出力変数を必要に応じて多角的に参照できるＬＳＩテスタを実現することができ、特にＳＯＣのテストに用いられるＬＳＩテスタのデバッグに有効である。
【図面の簡単な説明】
【００２１】
【図１】本発明によるＬＳＩテスタの主要部分の構成例を示すブロック図である。
【図２】図１の表示部における表示画面例図である。
【図３】従来の表示部における表示画面例図である。
【符号の説明】
【００２２】
１  表示部
２  入力装置
３  画像生成部
４  画像生成ルール記憶部
５  変数データ記憶装置
【図１】
2010019772.tif 000003
【図２】
2010019772.tif 000004
【図３】
2010019772.tif 000005