(57)【要約】【課題】  同じビット０、または、１が連続する信号に対して、参照電圧を設定すると、同じデータ転送レートであっても、０と１が交互に繰り返す信号を検出できないといった不都合を生じる。【解決手段】  伝送路を通過し減衰した受信波形のうち、最大転送速度のデータ信号を増幅せず、それより半分の速度の信号が増幅できる帯域設計の差動増幅回路段を構成する。具体的には、信号の振幅が上側参照電圧より大きいことを検出した場合には、“１”の信号として判定し、信号の振幅が下側参照電圧より小さいことを検出した場合には、“０”の信号として判定し、信号の振幅が上側参照電圧より小さいことを検出し、且つ、前記第２振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より大きいことを検出した場合に、直前に判定した信号の反転信号として検出する。【選択図】  図５
2010226406.tif 000002
【特許請求の範囲】
【請求項１】
伝送路から入力される差動信号を差動増幅し、シングルエンド信号として出力する差動シングル変換回路と、
前記シングルエンド信号の振幅と、所定電圧である上側参照電圧とを比較する第１振幅検出器と、
前記シングルエンド信号の振幅と、所定電圧である下側参照電圧とを比較する第２振幅検出器とを有し、
前記第１振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より大きいことを検出した場合には、前記差動信号を第１レベルの信号として判定し、
前記第２振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より小さいことを検出した場合には、前記差動信号を第２レベルの信号として判定し、
前記第１振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より小さいことを検出し、且つ、前記第２振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より大きいことを検出した場合に、直前の差動信号の判定が第１レベルである場合には、第２レベルの信号として判定し、直前の差動信号の判定が第２レベルである場合には、第１レベルの信号として判定することを特徴とする伝送装置。
【請求項２】
請求項１に記載の伝送装置において、
前記上側参照電圧は、前記下側参照電圧より高く、
前記第１レベルの信号は、前記第２レベルの信号より高いことを特徴とする伝送装置。
【請求項３】
請求項１に記載の伝送装置において、
差動シングル変換回路、第１振幅検出器、第２振幅検出器は、差動増幅回路であることを特徴とする伝送装置。
【請求項４】
伝送路から入力されるシングルエンド信号の振幅と、所定電圧である上側参照電圧とを比較する第１振幅検出器と、
前記シングルエンド信号の振幅と、所定電圧である下側参照電圧とを比較する第２振幅検出器とを有し、
前記第１振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より大きいことを検出した場合には、前記差動信号を第１レベルの信号として判定し、
前記第２振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より小さいことを検出した場合には、前記差動信号を第２レベルの信号として判定し、
前記第１振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より小さいことを検出し、且つ、前記第２振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より大きいことを検出した場合に、直前の差動信号の判定が第１レベルである場合には、第２レベルの信号として判定し、直前の差動信号の判定が第２レベルである場合には、第１レベルの信号として判定することを特徴とする伝送装置。
【請求項５】
請求項４に記載の伝送装置において、
前記上側参照電圧は、前記下側参照電圧より高く、
前記第１レベルの信号は、前記第２レベルの信号より高いことを特徴とする伝送装置。
【請求項６】
請求項４に記載の伝送装置において、
第１振幅検出器、第２振幅検出器は、差動増幅回路であることを特徴とする伝送装置。
【請求項７】
差動シングル変換回路により、伝送路から入力される差動信号を差動増幅し、シングルエンド信号として出力し、
第１振幅検出器により、前記シングルエンド信号の振幅と、所定電圧である上側参照電圧とを比較し、
第２振幅検出器により、前記シングルエンド信号の振幅と、所定電圧である下側参照電圧とを比較し、
前記第１振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より大きいことを検出した場合には、前記差動信号を第１レベルの信号として判定し、
前記第２振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より小さいことを検出した場合には、前記差動信号を第２レベルの信号として判定し、
前記第１振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より小さいことを検出し、且つ、前記第２振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より大きいことを検出した場合に、直前の差動信号の判定が第１レベルである場合には、第２レベルの信号として判定し、直前の差動信号の判定が第２レベルである場合には、第１レベルの信号として判定することを特徴とする信号検出方法。
【請求項８】
請求項７に記載の信号検出方法において、
前記上側参照電圧は、前記下側参照電圧より高く、
前記第１レベルの信号は、前記第２レベルの信号より高いことを特徴とする信号検出方法。
【請求項９】
請求項７に記載の伝送装置において、
第１振幅検出器、第２振幅検出器は、差動増幅回路であることを特徴とする信号検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は伝送装置に関し、特に装置間高速データ転送に用いられ、データ転送速度を高速化する有効な技術に関するものである。
【背景技術】
【０００２】
近年、装置間の高速データ転送では高速・長距離伝送の要求が高まっている。高速データ転送では、伝送線路の伝送損失が増大し、受信振幅の減少も顕著となる。加えて、シンボル間干渉の影響によるアイ開口マージンの減少も顕著となる。この問題を解決する手段として、プリエンファシス（Ｐｒｅ-Ｅｍｐｈａｓｉｓ）、デエンファシス（Ｄｅ-Ｅｍｐｈａｓｉｓ）、デシジョン・フィードバック（Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ）といった技術が知られている。
【０００３】
なお、シンボル間干渉とは、隣り合うシンボル同士が干渉し合うことで波形が歪む現象である。アイ開口マージンとは、信号波形の時間応答を基本周期ごとに同期をとって重ね合わせた波形表現であるアイパターン（アイダイアグラム）の時間軸方向の開口幅である。
【０００４】
送信側集積回路内のフィードフォワード・イコライザ（ＦＦＥ: Ｆｅｅｄ Ｆｏｒｗａｒｄ ＥｑｕａＬｉｚｅｒ）により、プリエンファシス、または、デエンファシスを行う。プリエンファシスでは、レベルが遷移するスレショルド付近の１ビット目の振幅を大きくする。他方、デエンファシスでは、２ビット目以降の振幅を下げる。
【０００５】
また、受信側集積回路内のデシジョン・フィードバック・イコライザ（ＤＦＥ： Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚｅｒ）により、デシジョン・フィードバックを行う。デシジョン・フィードバックでは、読み出し信号に対していったん決めた１、０の判定結果を用いて、伝送路の通過による減衰で小さくなった受信振幅のデータ判定を判定し、シンボル間干渉を取り除く。
【０００６】
特許文献１には、このようなデシジョン・フィードバック・イコライザの一例として、受信したディジタル信号が２値のいずれであるかを判定しその判定値を出力する受信回路が示されている。より具体的には、前回の判定値をフリップフロップに保持しておき、この保持値に応じて互いに異なる閾値のいずれか一方と受信信号との比較結果を判定値として出力する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−２０５３９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
引用文献１に代表される技術においては、伝送路から伝送されてきた伝送信号を差動増幅回路において、次のように検出する。すなわち、伝送信号の電圧レベルが所定の上側参照電圧より高ければ、高レベル、つまり“１”であると判定する。他方、伝送信号の電圧レベルが所定の下側参照電圧より低ければ、低レベル、つまり“０”であると判定する。
【０００９】
しかしながら、００００……１１１１、若しくは、１１１１……００００といった同じビット０、若しくは、１が連続する信号に対して、上側参照電圧、下側参照電圧を設定すると、同じデータ転送レートであっても、０１０１０１……０１、若しくは、１０１０１０……１０といったような０と１が交互に繰り返す信号を検出できないといった不都合を生じる。０と１が交互に繰り返す信号を高速データ転送する場合には、シンボル間干渉により立ち上がり、又は、立ち下がりが鈍るため、電圧レベルが上がる、又は、下がるまでに時間がかかるためである。この結果、伝送信号の電圧レベルが、上側参照電圧と下側参照電圧の間となる場合には、伝送信号を判定できないという問題を生じる。
【００１０】
これについて、図８を用いて説明する。図８は、ある伝送路における伝送損失の周波数依存性の傾向を表したものである。横軸が周波数、縦軸が伝送損失を示す。直線８０２は、“００１１００１１”の低周波のデータパタン８０４の周波数を示す。直線８０３は、“０１０１０１０１”のデータパタン８０６の周波数を示す。低周波のデータパタン８０４における伝送損失と、高周波のデータパタン８０６に対応する高周波数８０３における伝送損失は、それぞれ−１７ｄＢ、−３５ｄＢとなる。すなわち、曲線８０１の特性を持つ伝送路に振幅１０００ｍＶの波形が送られた場合、通過後にはデータパタン８０４の信号振幅は１４１ｍＶ、データパタン８０６の信号振幅は１７ｍＶとなる。このため、データパタン８０４の信号振幅に合わせて上側参照電圧及び下側参照電圧を設定すると、データパタン８０６を検出できないこととなる。
【００１１】
加えて、伝送レートの低い伝送信号に比較し、伝送レートの高い伝送信号の損失が大きくなる。
このため、損失の大きい高周波の電圧成分と損失の小さい低周波の電圧成分の損失量と等化にするため、ハイパスフィルタ（ＨＰＦ）を使用すると雑音、反射、リンギング成分も同じ利得で増幅し、受信波形の振幅方向及び位相方向のマージンを潰してしまうという問題を生じる。
【００１２】
本発明は、以上の課題に鑑みなされたものであり、連続する同じ伝送信号から異なる伝送信号へ変化により生じる伝送損失がある場合でも、正しく伝送信号を検出することを課題とする。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記通りである。すなわち、第１振幅検出器が、前記シングルエンド信号の振幅が上側参照電圧より小さいことを検出し、且つ、前記第２振幅検出器が、前記シングルエンド信号の振幅が下側参照電圧より大きいことを検出した場合に、直前の差動信号の判定が第１レベルである場合には、第２レベルの信号として判定し、直前の差動信号の判定が第２レベルである場合には、第１レベルの信号として判定する。
【発明の効果】
【００１４】
増幅するとき雑音成分の処理が困難な最大転送速度のデータ信号を増幅しないでデータ判定ができる。受信回路に伝送するデータ信号速度の低速化により、送信側集積回路においてフィードフォワード・イコライザによる出力プリエンファシス/デエンファシス機能の設定の容易化及び消費電力の低減が可能である。
【図面の簡単な説明】
【００１５】
【図１】データ転送を行うボード間伝送系の構成図面である。
【図２】ボード間差動伝送系の詳細を示す図面である。
【図３】図２における受信回路の構成の一例を示す図面である。
【図４】図３における差動シングル変換回路、振幅検出器の詳細を示す図面である。
【図５】図３における受信回路の処理のフローチャートを示す図面である。
【図６】ボード間シングル伝送系の詳細を示す図面である。
【図７】図６における受信回路の構成を示す図面である。
【図８】伝送損失の周波数依存性を示す図面である。
【図９】図２における受信回路の構成の別の例を示す図面である。
【発明を実施するための形態】
【００１６】
以下、本発明を実施例に基づいて詳細に説明する。送信側集積回路のフィードフォワード・イコライザと受信側集積回路のデシジョン・フィードバック・イコライザを組み合わせた伝送方式は、装置間の高速データ転送を行う伝送系に適用できる。
【００１７】
図１は、装置間高速データ転送システムを示す図である。装置間高速データ転送システムは、信号配線１０１、バックプレーン１０２、集積回路（ＬＳＩ）１０３、ドータボード１０４からなる。ドータボード１０６上には、集積回路（ＬＳＩ）１０５が搭載される。
【００１８】
信号配線は、ドータボード上の集積回路（ＬＳＩ）１０３と集積回路（ＬＳＩ）１０５間を繋ぐものであり、これを介してデータの転送が行われる。一般的に伝送路とも言う。
バックプレーンは、プリント基板の一種であり、複数のコネクタを備えており、相互を正しく接続する土台の役割を担っている。ドータボード等の複数のプリント基板を相互接続している。機能拡張を行う場合は、必要な機能を備えた集積回路を搭載したドータボードを空いているコネクタに接続する。
【００１９】
集積回路（ＬＳＩ）は、多機能が必要なため多数の素子（回路）を１つにまとめた電子部品である。構成する回路の一つに、シリアライザ・デシリアライザ回路も含まれる。
ドータボードは、プリント基板の一種であり、集積回路を搭載し、バックプレーン上コネクタに挿入するものである。ドータボード１０４上の集積回路１０３から出力されたデータは、ドータボード１０４及びバックプレーン１０２上にプリントされた信号配線１０１を介して集積回路１０５へ入力される。またその逆に集積回路１０５から出力されたデータは信号配線１０１を介して集積回路１０３へ入力される。このようにデータ転送が行われる。
【００２０】
図２は、データ転送を行う伝送系の構成図である。伝送系は、送信側集積回路１０３、伝送路２０５、受信側集積回路１０５から構成される。送信側集積回路１０３は、送信側シリアライザ・デシリアライザ回路（ＳｅｒＤｅｓ： ＳｅｒｉａＬｉｚｅｒ／ＤｅｓｉｒｉａＬｉｚｅｒ）２１４を含む。受信側集積回路１０５は、受信側シリアライザ・デシリアライザ回路２１６を含む。
【００２１】
送信側シリアライザ・デシリアライザ回路２１４は、パラレル・シリアルデータ変換回路２０２（Ｐ／Ｓ）、送信回路（Ｄｒｖ）２０４、位相同期回路（ＰＬＬ： Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）２１２から構成される。
【００２２】
他方、受信側シリアライザ・デシリアライザ回路２１７は、受信回路（Ｒｃｖ）２０６、クロックデータ再生回路（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）２０８、シリアル・パラレルデータ変換回路２１０（Ｓ／Ｐ）、位相同期回路（ＰＬＬ： Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）２１５から構成される。
【００２３】
位相同期回路２１２（ＰＬＬ）は、マルチプレクサ（Ｐ/Ｓ）２０２、出力回路２０４（Ｄｒｖ）へクロック２１６（ＣＫ）を供給する。パラレルデータ２０１を、シリアルデータ２０３に変換する。パラレル・シリアルデータ変換回路（Ｐ／Ｓ）２０２がパラレルデータ２０１をクロック２１３（ＣＫ）をもとにシリアルデータ２０３へ変換する。送信回路２０４（Ｄｒｖ）は、
パラレル・シリアルデータ変換回路（Ｐ／Ｓ）２０２から入力されたシリアルデータ２０３を、伝送路２０５へ出力する。
【００２４】
位相同期回路２１５（ＰＬＬ）は、クロック２１６（ＣＫ）をクロックデータ再生回路２０８（ＣＤＲ）及びシリアル・パラレルデータ変換回路２１０（Ｓ／Ｐ）に供給する。受信回路２０６（Ｒｃｖ）は伝送路２０５を通じて入力されたシリアルデータを増幅する。クロックデータ再生回路２０８（ＣＤＲ）は、受信回路２０６からのシリアルデータ２０７と供給されたクロック２１６（ＣＫ）との位相関係を調整することによりシリアルデータ２０９を復元しシリアル・パラレルデータ変換回路２１０（Ｓ／Ｐ）へ出力する。シリアル・パラレルデータ変換回路２１０（Ｓ／Ｐ）は、シリアルデータ２０９をパラレルデータ２１１へ変換し、受信側集積回路内１０５に供給する。
【００２５】
図３に、図２の受信回路２０６（Ｒｃｖ）の詳細を示す。受信回路２０６（Ｒｃｖ）は、伝送路２０５内で減衰したシリアルデータを増幅するものである。
【００２６】
受信回路２０６は、ローパスフィルタ（ＬＰＦ）３２１・３２２と、差動シングル変換回路３０３・３０４、振幅検出器（オフセットアンプ）３０５・３０６、フリップフロップ（ＦＦ）３０７、フリップフロップ（ＦＦ）３０８、アンド回路（ＡＮＤ）３０９、論理演算回路３１０、フリップフロップ（ＦＦ）３１１、フリップフロップ（ＦＦ）３１２、論理演算回路３１３、インバータ回路（ＩＮＶ）３１４、セレクタ回路３１５、セレクタ回路３１６、フリップフロップ（ＦＦ）３１７、クロック３１８、クロックデータ再生回路（ＣＤＲ）２０８、位相同期回路（ＰＬＬ）２１５から構成される。
【００２７】
なお、フリップフロップ（ＦＦ）３０７は、パルス信号を論理状態として保持し、クロック３１８を受けるタイミングで保持している論理状態を出力する。論理演算回路３１０は、フリップフロップ３０７からの出力の反転信号とプリップフロップ３０８からの出力信号を２入力として取り込みアンドを取った信号を出力する演算を行う。
【００２８】
伝送路２０５を通過してきた一対の差動信号の正側信号３０１（Ｄａｔａ＿Ｐ）と負側信号３０２（Ｄａｔａ＿Ｎ）が、ローパスフィルタを経由し、差動シングル変換回路３０３・３０４へ入力される。差動シングル変換回路３０３は、一対の差動信号の振幅をシングル信号変換し、増幅信号を振幅検出器（オフセットアンプ）３０５に伝え、その振幅を上側参照電圧の電圧レベルと比較して、高ければ高レベル信号Ｈを出力し、低ければ低レベル信号Ｌを出力する。差動シングル変換回路３０４は、一対の差動信号の振幅を振幅検出器（オフセットアンプ）３０６に伝え、その振幅を下側参照電圧の電圧レベルと比較して、高ければ高レベル信号Ｈを出力し、低ければ低レベル信号Ｌを出力する。
【００２９】
差動信号に含まれる周波数成分の内、低周波数は伝送路２０５内で損失が小さく受信回路（ＲＣＶ）２０６に伝送されるときの入力振幅が振幅検出器３０５・３０６に伝わるときには十分に大きいので、上側参照電圧より大きく且つ下側参照電圧より大きく、または上側参照電圧より小さく且つ下側参照電圧より小さくなる判定のみ得られる。高周波は伝送路２０５内で損失が大きく受信回路（ＲＣＶ）２０６に伝送されるときの入力振幅が振幅検出器３０５・３０６に伝わるときには小さいので、上側参照電圧より小さく且つ下側参照電圧より大きくなる判定のみ得られる。
【００３０】
振幅検出器（オフセットアンプ）３０５で判定された上側参照電圧の判定値は、フリップフロップ（ＦＦ）３０７に保持される。また、振幅検出器（オフセットアンプ）３０４で判定された下側参照電圧の判定値は、フリップフロップ（ＦＦ）３０８に保持される。クロックデータ再生回路からのクロック（ＣＫ）３１８の立上りエッジによりフリップフロップ（ＦＦ）３０７及びフリップフロップ（ＦＦ）３０８からアンド回路３０９及び論理演算回路３１０へ伝わる。アンド回路３０９及び論理演算回路３１０の論理値は、クロック（ＣＫ）３１８の立上りエッジによりフリップフロップ（ＦＦ）３１１及びフリップフロップ（ＦＦ）３１２から論理演算回路３１３及びセレクタ回路３１６へ伝わる。論理演算回路３１３の論理値は、セレクタ回路３１５のセレクタ信号となり、“Ｈ”のときには、セレクタ回路３１５から“Ｈ”、“Ｌ”のときには、セレクタ回路３１５から“Ｌ”、の信号が出力されてセレクタ回路）３１６に伝わる。セレクタ回路３１６の論理値は、クロック（ＣＫ）３１８の立上りエッジによりフリップフロップ（ＦＦ）３１７から次段に伝わる。また、フリップフロップ（ＦＦ）３１２からのセレクタ信号が“Ｈ”のとき、セレクタ回路３１６の論理値は、前に出力されたフリップフロップ（ＦＦ）３１７の値をインバータ回路３１４で反転した値を伝える。
【００３１】
上側判定を行う振幅検出器（オフセットアンプ）３０３と下側判定を行う振幅検出器（オフセットアンプ）３０４へデータ信号の高周波の電圧成分と低周波の電圧成分の間に判定を行う参照電圧を設定することにより、高速データ信号を検出することが可能である。このため、高周波の電圧成分をハイパスフィルタ（ＨＰＦ）により増幅する必要がなく、雑音、反射、リンギング成分の増幅によるデータ判定誤り率の低下を実現できる。
【００３２】
図４は、差動シングル変換回路３０３・３０４、振幅検出器（オフセットアンプ）３０５・３０６の詳細を示す図面である。差動シングル変換回路とは、一対の差動信号を受けて、差動振幅を電位に変換して出力するものである。振幅検出器（オフセットアンプ）とは、片側に参照電位を設定し、一方に入力される電位と比較し、参照電位よりも大きい場合は高レベルを出力し、参照電位よりも小さい場合は低レベルを出力するものである。ローパスフィルタ３２１・３２２を通過した一対の差動信号は差動シングル変換回路３０３・３０４へ入力される。差動シングル変換回路３０３・３０４に入力された一対の差動信号の差動振幅から決まる出力電位を振幅検出器（オフセットアンプ）３０５・３０６へ入力する。振幅検出器（オフセットアンプ）３０５・３０６に入力された電位と設定されている参照電圧を比較し、判定結果を出力する。
【００３３】
図５に図３に示した受信回路２０６がデータ判定を行うフローチャートを示す。
ステップ７０１において、差動信号から変換されたシングルエンド信号の振幅を上側参照電圧の電圧レベルと比較する。シングルエンド信号の振幅が上側参照電圧の電圧レベルより大きい場合には、ステップ７０２へ進む。
シングルエンド信号の振幅が上側参照電圧の電圧レベルより小さい場合には、ステップ７０３へ進む。
ステップ７０３において、シングルエンド信号の振幅が下側参照電圧の電圧レベルより小さい場合には、ステップ７０４へ進む。シングルエンド信号の振幅が下側参照電圧の電圧レベルより大きい場合には、ステップ７０５へ進む。
この結果、シングルエンド信号の振幅が上側参照電圧の電圧レベルよりも大きい場合には、ステップ７０２へ進み、シリアル・パラレルデータ変換回路へ伝送信号は高レベル、すなわち、１であるとして判定する。
シングルエンド信号の振幅が上側参照電圧の電圧レベルよりも小さく、下側参照電圧の電圧レベルよりも大きい場合には、ステップ７０５へ進み、保持しておいた前回の判定値を反転させてシリアル・パラレルデータ変換回路へ伝える。すなわち、前回の判定値が０である場合には、本来の伝送信号は１であるとして判定する。前回の判定値が１である場合には、本来の伝送信号は０であるとして判定する。
【００３４】
同じ伝送信号（１または０）を連続して伝送された後に、異なる信号を伝送された場合、シンボル間干渉により立ち上がり（又は、立ち下がり）が鈍るため、電圧レベルが上がる（又は、下がる）までに時間がかかり、伝送信号の電圧レベルが、上側参照電圧の電圧レベルよりも低く、下側参照電圧の電圧レベルよりも高くなる。この場合にも、ステップ７０５において、保持しておいた前回の判定値を反転させるため、正しく伝送信号を判定することができる。
【００３５】
なお、あるデータパタン“００１１００１１”を検出できるように上側参照電圧、下側参照電圧を設定した場合、周波数がおおよそ２倍となるデータパタン“０１０１０１０１”まであれば検出することができる。
【００３６】
また、受信回路では、高周波の電圧成分と低周波の電圧成分の間に判定を行う参照電圧を設定するので、最大転送レートのデータ信号の電圧方向及び位相方向のマージンを得る処理が必要ない。つまり、フィードフォワード・イコライザの設定を最大転送レートであるデータパタンの伝送路の損失を基準に合わせるのではなく、それよりも遅いレートの伝送路損失を基準に設定することができる。従って、エンファシス量を小さくすることができ消費電力を抑えることができる。
【００３７】
図６は、ボード間シングル伝送系の詳細を示す図である。図４のボード間シングル伝送系は、図６のボード間シングル伝送系と基本的に同様であるが、グランドＧＮＤを共通にして１本の信号線を使用してデータ伝送する方式であるシングルエンド伝送を採用している点、及び、これに伴い受信回路の一部を変更している点で異なる。
【００３８】
シングルエンド伝送では、反射によるリンギングが発生しやすい、隣を通る信号線の信号の干渉（クロストーク）を受けやすいの欠点がある。一般的にクロックが数十ＭＨｚ〜数百ＭＨｚになる場合は差動伝送が用いられる。リンギングとは、方形波などの急峻な変化をする信号が，回路網を通過したときに発生する波打った波形である。
【００３９】
図７は、図６における受信回路の構成を示す図である。図６の受信回路は、図３の受信回路と基本的には同様であるが、差動シングル変換回路を介さずシングルエンド信号を振幅検出器（オフセットアンプ）３０５・３０６へ直接入力し、上側参照電圧、下側参照電圧とを比較して判定出力をする点で異なる。
【００４０】
図６における受信回路の処理のフローチャートは、図５と同様であるので省略する。
【００４１】
図９は、図３における受信回路の構成を示す図である。図３の受信回路における差動シングル変換回路３０３・３０４及び振幅検出器（オフセットアンプ）３０５・３０６を差動増幅回路９０３・９０４・９０５・９０６に置きかえ、オフセット回路９０１・９０２を追加し、上側参照電圧、下側参照電圧と出力する点で異なる。差動増幅回路は、一対の差動信号を増幅して出力する回路である。オフセット回路は、一対の差動信号を構成する片側の信号の電圧レベルを上側または下側参照電圧分シフトする（オフセットをつける）回路である。２つのオフセット回路のうち、一方がP側の電圧レベルをシフトするときには、もう一方はＮ側の電圧レベルをシフトさせるように使用する。
【００４２】
オフセット回路で上側または下側参照電圧分シフトさせた片極の電圧レベルに対して、もう一方の極の振幅レベルが高ければ、高レベル信号Ｈを出力し、低ければ低レベル信号Ｌを出力する。
以上、本実施形態によって、本発明を詳細に説明したが、上記に限定されるものではなく、その要旨を逸脱しない範囲で変更が可能である。
【符号の説明】
【００４３】
１０１…バックプレーン伝送経路、１０２…バックプレーン、１０３…送信側集積回路、１０４…ドータボード（カード）、１０５…受信側集積回路、１０６…ドータボード（カード）、２０１…パラレルデータ、２０２…パラレル・シリアルデータ変換回路、２０３…シリアルデータ、２０４…送信回路、２０５…伝送路、２０６…受信回路、２０７…シリアルデータ、２０８…クロックデータ再生回路、２０９…シリアルデータ、２１０…シリアル・パラレルデータ変換回路、２１１…パラレルデータ、２１２…位相同期回路（ＰＬＬ： Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）、２１３…クロック、２１４…送信側シリアライザ・デシリアライザ回路、２１５…位相同期回路（ＰＬＬ： Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）、２１６…クロック、２１７…受信シリアライザ・デシリアライザ回路、２１８…送信側集積回路、２１９…受信側集積回路、３０１…正側信号、３０２…負側信号、３０５…振幅検出器（オフセットアンプ）、３０６…振幅検出器（オフセットアンプ）、３０３…差動シングル変換回路、３０４…差動シングル変換回路、３０７…フリップフロップ（ＦＦ）、３０８…フリップフロップ（ＦＦ）、３０９…アンド回路（ＡＮＤ）、３１０…論理演算回路、３１１…フリップフロップ（ＦＦ）、３１２…フリップフロップ（ＦＦ）、３１３…論理演算回路、３１４…インバータ回路（ＩＮＶ）、３１５…セレクタ回路、３１６…セレクタ回路、３１７…フリップフロップ（ＦＦ）、３１８…クロック、３２１…ローパスフィルタ（ＬＰＦ）、３２２…ローパスフィルタ（ＬＰＦ）、９０１…オフセット回路、９０２…オフセット回路、９０３…差動増幅回路、９０４…差動増幅回路、９０５…差動増幅回路、９０６…差動増幅回路。
【図１】
2010226406.tif 000003
【図２】
2010226406.tif 000004
【図３】
2010226406.tif 000005
【図４】
2010226406.tif 000006
【図５】
2010226406.tif 000007
【図６】
2010226406.tif 000008
【図７】
2010226406.tif 000009
【図８】
2010226406.tif 000010
【図９】
2010226406.tif 000011