(57)【要約】【課題】スイッチング周波数の安定化を図ること。【解決手段】制御回路１２は、トランジスタＴ１のオン時間とオフ時間とをそれぞれカウンタ２３，２６によりカウントする。そして、それぞれのカウント値Ｋｏｎ，Ｋｏｆｆの合計値を、カウント値Ｋｏｎ，Ｋｏｆｆの比率を一定に保ったまま基準信号ｆｏの周波数を目標周波数に分周した分周比設定値Ｋｒと等しくするようにトランジスタＴ１のオン時間をカウントするＯＮ時間カウンタ２３の設定値ＳＥＴｏｎを算出するようにした。その設定値ＳＥＴｏｎをＯＮ時間カウンタ２３に設定することで、トランジスタＴ１のスイッチング周期、つまりオン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆの合計値が分周比設定値Ｋｒと等しくなる。【選択図】図１
2010226930.tif 000002
【特許請求の範囲】
【請求項１】
スイッチを含み、前記スイッチの状態に応じて入力電圧から出力電圧を生成するコンバータ部と、
前記出力電圧に基づく電圧と参照電圧とを比較した結果に応じたタイミングにて前記スイッチを第１の状態に制御した後、前記タイミングから設定値に応じた時間経過後に前記スイッチを第２の状態に制御するスイッチ制御回路と、
基準周波数のパルス信号を前記第１の状態の間カウントし、そのカウント値に基づいて前記設定値を調整する調整回路とを含む制御回路と、
を有し、
前記調整回路は、前記設定値の調整後のデューティが前記設定値の調整前のデューティと一致するように、前記設定値を調整すること、
を特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記調整回路は、
基準周波数のパルス信号を前記第１の状態の間カウントした第１のカウント値と、前記基準周波数のパルス信号を前記第２の状態の間カウントした第２のカウント値とに基づいて、前記第１のカウント値と前記第２のカウント値の合計値を算出し、その合計値と前記基準値との比に応じて前記第１のカウント値に対する調整量を算出し、前記調整量に基づいて前記調整後のデューティに対応する前記設定値を調整する、
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記調整回路は、
基準周波数のパルス信号を前記第１の状態の間カウントした第１のカウント値と、前記基準周波数のパルス信号を前記第２の状態の間カウントした第２のカウント値とに基づいて、前記第１のカウント値と前記第２のカウント値の合計値を算出し、その合計値と前記基準値との差分値を算出し、前記合計値と前記第１のカウント値の比が前記差分値と調整量との比と同じになるように該調整量を算出し、前記調整量を前記第１のカウント値に加算して前記調整後のデューティに対応する前記設定値を算出する、
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記出力電圧に比例した電圧と第２の参照電圧とを比較し、その比較結果に応じた第２のタイミングから前記スイッチが前記第２の状態となるまでの間、前記基準周波数のパルス信号をカウントした第３のカウント値と前記第１のカウント値と、前記参照電圧と前記第２の参照電圧とに基づいて前記出力電圧のリップルを算出し、そのリップルに応じて前記参照電圧を調整する第２の調整回路を有する、
ことを特徴とする請求項２又は３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
ＤＣ−ＤＣコンバータの制御回路であって、
入力電圧から出力電圧を生成するためのスイッチを、前記出力電圧に基づく電圧と参照電圧とを比較した結果に応じたタイミングにて第１の状態に制御した後、前記タイミングから設定値に応じた時間経過後に第２の状態に制御するスイッチ制御回路と、
基準周波数のパルス信号を前記第１の状態の間カウントし、そのカウント値に基づいて前記設定値を調整する調整回路と、
を有し、
前記調整回路は、前記設定値の調整後のデューティが前記設定値の調整前のデューティと一致するように、前記設定値を調整すること、
を特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項６】
ＤＣ−ＤＣコンバータの制御方法であって、
入力電圧から出力電圧を生成するためのスイッチを、前記出力電圧に基づく電圧と参照電圧とを比較した結果に応じたタイミングにて第１の状態に制御した後、前記タイミングから設定値に応じた時間経過後に第２の状態に制御し、
基準周波数のパルス信号を前記第１の状態の間カウントし、そのカウント値に基づいて、前記設定値の調整後のデューティが前記設定値の調整前のデューティと一致するように、前記設定値を調整すること、
を特徴とするＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
ＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータの制御方法に関する。
【背景技術】
【０００２】
スイッチ素子をオンオフ制御して直流入力電圧を昇圧・降圧して出力電圧を生成する電源装置は、負荷に供給する上記出力電圧を一定の目標電圧に保つようにフィードバック制御を行っている。上記の電源装置として、コンパレータ方式のＤＣ−ＤＣコンバータが知られている（例えば、特許文献１，２参照）。
【０００３】
コンパレータ方式のオン時間固定型ＤＣ−ＤＣコンバータは、出力電圧と基準電圧とを比較し、その比較結果に応じて生成した信号により一定期間スイッチ（トランジスタ）を制御（例えばオン）する。従って、このＤＣ−ＤＣコンバータは、スイッチのオフ期間を調整することにより、出力電圧を調整する。ヒステリシスコンパレータ方式のＤＣ−ＤＣコンバータは、出力電圧を２つの基準電圧とそれぞれ比較し、比較結果に応じてスイッチをオンオフする。従って、このＤＣ−ＤＣコンバータは、出力電圧を２つの基準電圧の間に制御する。これらコンパレータ方式のＤＣ−ＤＣコンバータでは、出力電圧と基準電圧とを直接比較し、即時にスイッチをオンさせるため、負荷急変に対して高速応答が可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１７４７７２号公報（第１図）
【特許文献２】特開２００４−１０４９４２号公報（第６図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、コンパレータ方式のＤＣ−ＤＣコンバータでは、入力電圧、出力電圧又は出力電流が変動すると、スイッチのスイッチングのデューティが変動する。これにより、スイッチング周波数（スイッチング周期）が変動することになる。このようなスイッチング周波数の変動は、スイッチングにより発生するノイズに対する対策を難しくする。周波数が一定であれば、その周波数に応じて対策することができるからである。また、複数のＤＣ−ＤＣコンバータを動作させると、ＤＣ−ＤＣコンバータ間のスイッチング周波数の差に起因して、複数のスイッチング周波数が干渉し合ってＥＭＩノイズを発生するという問題がある。
【０００６】
このＤＣ−ＤＣコンバータで、スイッチング周波数の安定化を図ることを目的とする。
【課題を解決するための手段】
【０００７】
このＤＣ−ＤＣコンバータは、スイッチを含み、前記スイッチの状態に応じて入力電圧から出力電圧を生成するコンバータ部と、前記出力電圧に基づく電圧と参照電圧とを比較した結果に応じたタイミングにて前記スイッチを第１の状態に制御した後、前記タイミングから設定値に応じた時間経過後に前記スイッチを第２の状態に制御するスイッチ制御回路と、基準周波数のパルス信号を前記第１の状態の間カウントし、そのカウント値に基づいて前記設定値を調整する調整回路とを含む制御回路と、を有し、前記調整回路は、前記設定値の調整後のデューティが前記設定値の調整前のデューティと一致するように、前記設定値を調整すること、を要件とする。
【発明の効果】
【０００８】
開示のＤＣ−ＤＣコンバータは、スイッチング周波数の安定化を図ることができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態のＤＣ−ＤＣコンバータのブロック回路図である。
【図２】ＯＮ時間調整回路の説明図である。
【図３】ＯＮ時間調整回路の動作波形図である。
【図４】ＤＣ−ＤＣコンバータの動作波形図である。
【図５】第２実施形態のＤＣ−ＤＣコンバータのブロック回路図である。
【図６】低スルーレート回路の回路図である。
【図７】ＯＮ時間調整回路の説明図である。
【図８】ＯＮ時間調整回路の動作波形図である。
【図９】第３実施形態のＯＮ時間調整回路の説明図である。
【図１０】第４実施形態のＯＮ時間調整回路の説明図である。
【図１１】第５実施形態のＤＣ−ＤＣコンバータのブロック回路図である。
【図１２】基準電圧生成回路及びＯＮ時間調整回路の説明図である。
【図１３】ＤＣ−ＤＣコンバータの動作説明図である。
【図１４】ＤＣ−ＤＣコンバータの動作説明図である。
【図１５】ＤＣ−ＤＣコンバータの動作波形図である。
【発明を実施するための形態】
【００１０】
（第１実施形態）
以下、第１実施形態を図１〜図４に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータは、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成するコンバータ部１１と、出力電圧Ｖｏに基づいてコンバータ部１１を制御する制御回路１２とを含む。
【００１１】
コンバータ部１１は、スイッチとしてのトランジスタＴ１，Ｔ２、インダクタＬ１、コンデンサＣ１，Ｃ２を含む。入力電圧Ｖｉが供給される入力端子Ｐｉと、出力電圧Ｖｏを出力する出力端子Ｐｏとの間は、メイン側のトランジスタＴ１とインダクタＬ１が直列に接続されている。また、入力端子Ｐｉと、入力電圧Ｖｉより低い電圧を供給するための電源線との間にはメイン側のトランジスタＴ１と同期側のトランジスタＴ２が直列に接続されている。
【００１２】
メイン側のトランジスタＴ１は例えばＰチャネルＭＯＳトランジスタであり、同期側のトランジスタＴ２は例えばＮチャネルＭＯＳトランジスタである。トランジスタＴ１の第１端子（ソース）は入力電圧Ｖｉが供給される入力端子Ｐｉに接続され、トランジスタＴ２の第２端子（ドレイン）はトランジスタＴ２の第２端子（ドレイン）に接続され、トランジスタＴ２の第１端子（ソース）は入力電圧Ｖｉより低い電位の電源線（本実施形態ではグランド）に接続されている。トランジスタＴ１の制御端子（ゲート）には制御回路１２から制御信号ＤＨが供給され、トランジスタＴ２の制御端子（ゲート）には制御回路１２から制御信号ＤＬが供給されている。
【００１３】
両トランジスタＴ１，Ｔ２間の接続点は、インダクタＬ１の第１端子（入力側端子）に接続され、インダクタＬ１の第２端子は出力端子Ｐｏに接続されている。また、インダクタＬ１の第２端子（出力側端子）は平滑用コンデンサＣ１の第１端子に接続され、コンデンサＣ１の第２端子はグランドに接続されている。コンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。コンデンサＣ２はトランジスタＴ１のソースとグランドとの間に接続され、トランジスタＴ１のソース端子における電圧変動を抑制する。
【００１４】
トランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答してオンオフする。制御回路１２は、メイン側のトランジスタＴ１と同期側のトランジスタＴ２を相補的にオンオフするように制御信号ＤＨ，ＤＬを生成する。つまり、制御回路１２は、スイッチとしての機能を有するトランジスタＴ１をオンオフするスイッチ制御回路を含む。
【００１５】
メイン側のトランジスタＴ１がオンし同期側のトランジスタＴ２がオフした場合、インダクタＬ１に入力電圧Ｖｉと出力電圧Ｖｏとの差に応じたインダクタ電流ＩＬが流れ、インダクタＬ１にはエネルギー（電力）が蓄積される。メイン側のトランジスタＴ１がオフし同期側のトランジスタＴ２がオンすると、インダクタＬ１は蓄えたエネルギを放出し、誘導電流（インダクタ電流ＩＬ）を流す。制御回路１２は、帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整し、出力電圧Ｖｏを安定化する。
【００１６】
制御回路１２は、比較器（コンパレータ）２１、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２２、ＯＮ時間カウンタ２３、オア回路２４、駆動回路２５、ＯＦＦ時間カウンタ２６、ＯＮ時間調整回路２７、レジスタ２８、抵抗Ｒ１，Ｒ２、基準電源Ｅ１を含む。
【００１７】
比較器２１の非反転入力端子には、出力電圧Ｖｏに基づく電圧が供給される。本実施形態では、抵抗Ｒ１，Ｒ２により生成された電圧が供給される。抵抗Ｒ１の第１端子に出力電圧Ｖｏが帰還され、抵抗Ｒ１の第２端子は抵抗Ｒ２の第１端子に接続され、抵抗Ｒ２の第２端子はグランドに接続されている。抵抗Ｒ１と抵抗Ｒ２の間の接続点は比較器２１の反転入力端子に接続されている。抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏを分圧した分圧電圧（フィードバック電圧）Ｖａを生成する。このフィードバック電圧Ｖａの値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧Ｖｏとグランドの電位に対応する。従って、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏに比例したフィードバック電圧Ｖａを生成する。
【００１８】
比較器２１の非反転入力端子には、基準電源Ｅ１から基準電圧Ｖｒｅｆが供給される。比較器２１は、フィードバック電圧Ｖａと基準電圧Ｖｒｅｆとを比較し、その比較結果に応じた信号Ｖｃを生成する。本実施形態において、比較器２１は、フィードバック電圧Ｖａが基準電圧Ｖｒｅｆよりも低いときにＨレベルの信号Ｖｃを生成し、フィードバック電圧Ｖａが基準電圧Ｖｒｅｆよりも高いときにＬレベルの信号Ｖｃを生成する。この信号Ｖｃは、ＲＳ−ＦＦ回路２２とオア回路２４に供給される。
【００１９】
ＲＳ−ＦＦ回路２２は、セット端子に信号Ｖｃが供給され、リセット端子に後述する信号ＦＬＧが供給される。ＲＳ−ＦＦ回路２２は、Ｈレベルの信号Ｖｃに応答してＨレベルのイネーブル信号ＥＮを出力し、Ｌレベルの信号ＦＬＧに応答してＬレベルのイネーブル信号ＥＮを出力する。このイネーブル信号ＥＮは、ＯＮ時間カウンタ２３に供給される。
【００２０】
ＯＮ時間カウンタ２３には、基準信号ｆｏが供給される。この基準信号ｆｏは、所定周波数のパルス信号（クロック信号）である。ＯＮ時間カウンタ２３には、メイン側のトランジスタＴ１をオンする期間に応じたオン時間設定値ＳＥＴｏｎがＯＮ時間調整回路２７により設定される。
【００２１】
ＯＮ時間カウンタ２３には、イネーブル信号ＥＮと基準信号ｆｏが入力される。ＯＮ時間カウンタ２３は、Ｈレベルのイネーブル信号ＥＮに応答してカウント動作を行い、Ｌレベルのイネーブル信号ＥＮに応答してカウント動作を停止する。ＯＮ時間カウンタ２３は、カウント動作において、カウント値Ｋｏｎを初期値（例えば０）にリセットした後、所定レベル（例えばＨレベル）の基準信号ｆｏを入力する毎にカウント値Ｋｏｎをカウントアップ（＋１）する、つまり基準信号ｆｏのパルス数をカウントする。そして、ＯＮ時間カウンタ２３は、カウント値Ｋｏｎと設定値ＳＥＴｏｎとを比較し、その比較結果に応じて信号ＦＬＧを出力する。例えば、ＯＮ時間カウンタ２３は、カウント値Ｋｏｎが設定値ＳＥＴｏｎより小さいときにＨレベルの信号ＦＬＧを出力し、カウント値Ｋｏｎが設定値ＳＥＴｏｎ以上のときにＬレベルの信号ＦＬＧを出力する。
【００２２】
信号ＦＬＧは、ＲＳ−ＦＦ回路２２とオア回路２４とＯＦＦ時間カウンタ２６とＯＮ時間調整回路２７に供給される。
上記したように、ＲＳ−ＦＦ回路２２は、Ｌレベルの信号ＦＬＧに応答してＬレベルのイネーブル信号ＥＮを出力する。そのイネーブル信号ＥＮは、ＯＮ時間カウンタ２３に供給され、ＯＮ時間カウンタ２３は、Ｌレベルのイネーブル信号ＥＮに応答してカウント動作を停止する。従って、ＯＮ時間カウンタ２３は、設定値ＳＥＴｏｎに応じて、ＲＳ−ＦＦ回路２２からＨレベルのイネーブル信号ＥＮを出力する期間を設定する。
【００２３】
ＲＳ−ＦＦ回路２２は、Ｈレベルの信号Ｖｃに応答してＨレベルのイネーブル信号ＥＮを出力する。このＲＳ−ＦＦ回路２２の応答時間は、ＯＮ時間カウンタ２３のカウント動作、即ち基準信号ｆｏの１周期と比べて十分に短く、ＯＮ時間カウンタ２３のカウント値Ｋｏｎに影響しない。そして、駆動回路２５は、Ｈレベルの信号Ｖｃに基づいてメイン側のスイッチであるトランジスタＴ１をオンするように制御信号ＤＨを生成する。そして、駆動回路２５は、Ｌレベルの信号ｆｓｗ、即ちＬレベルの信号ＦＬＧに基づいてトランジスタＴ１をオフするように制御信号ＤＨを生成する。従って、トランジスタＴ１がオンしている期間、即ち信号ＶｃがＨレベルとなってから信号ＦＬＧがＬレベルとなるまでの期間は、イネーブル信号ＥＮがＨレベルとなってから信号ＦＬＧがＬレベルとなるまでの期間と略等しい。従って、カウント値Ｋｏｎは。トランジスタＴ１がオンしている期間に対応する（比例する）。
【００２４】
トランジスタＴ１のオン時間をＴｏｎとすると、このオン時間Ｔｏｎは、基準信号ｆｏの周波数を同じ符号を用いてｆｏとすると、
Ｔｏｎ＝Ｋｏｎ×（１／ｆｏ）
となる。
【００２５】
ＲＳ−ＦＦ回路２２とＯＮ時間カウンタ２３は、信号Ｖｃに応答してＨレベルのイネーブル信号ＥＮを生成してから、ＯＮ時間カウンタ２３が設定値ＳＥＴｏｎまで基準信号ｆｏのパルス数をカウントするまでの間、Ｈレベルの信号ＦＬＧを出力する。
【００２６】
オア回路２４は、信号Ｖｃと信号ＦＬＧを互いに論理和演算した結果に応じた信号ｆｓｗを出力する。この信号ｆｓｗは、フィードバック電圧Ｖａが基準電圧Ｖｒｅｆよりも低くなってから、ＯＮ時間カウンタ２３が設定値ＳＥＴｏｎまで基準信号ｆｏのパルス数をカウントするまでの間、Ｈレベルとなり、ＯＮ時間カウンタ２３がカウント動作を停止してから、再びフィードバック電圧Ｖａが基準電圧ＶＲＥＦよりも低くなるまでの間、Ｌレベルとなる。
【００２７】
駆動回路２５は、信号ｆｓｗに応答して制御信号ＤＨ，ＤＬを生成する。例えば、駆動回路２５は、信号ｆｓｗのレベルと実質的に等しいレベルの制御信号ＤＨを出力する。トランジスタＴ１は、Ｈレベルの制御信号ＤＨに応答してオンし、Ｌレベルの制御信号ＤＨに応答してオフする。
【００２８】
更に、駆動回路２５は、信号ｆｓｗに基づいて、同期側のトランジスタＴ２をメイン側のトランジスタＴ１と相補的にオンオフするように制御信号ＤＬを生成する。尚、駆動回路２５は、両トランジスタＴ１，Ｔ２が同時にオンしないように、オフ期間を設定して両制御信号ＤＨ，ＤＬを生成する。
【００２９】
制御回路１２は、コンバータ部１１のトランジスタＴ１，Ｔ２を、それぞれ制御信号ＤＨ，ＤＬにより相補的にオンオフする。先ず、制御回路１２が、トランジスタＴ１をオン（トランジスタＴ２をオフ）すると、インダクタＬ１にインダクタ電流ＩＬが流れてそのインダクタＬ１に電磁エネルギが蓄積され、出力電圧Ｖｏが上昇する。設定値ＳＥＴｏｎに応じた時間経過すると、制御回路１２はトランジスタＴ１をオフ（トランジスタＴ２をオン）する。すると、インダクタＬ１に蓄積された電磁エネルギが放出されて出力電圧Ｖｏが徐々に低下する。このような動作を繰り返すことにより、制御回路１２は、出力電圧Ｖｏを基準電圧ＶＲＥＦに応じた目標電圧に維持する。
【００３０】
ＯＦＦ時間カウンタ２６には、信号ＦＬＧと基準信号ｆｏが入力される。ＯＦＦ時間カウンタ２６は、Ｌレベルの信号ＦＬＧに応答してカウント動作を行い、Ｈレベルの信号ＦＬＧに応答してカウント動作を停止する。ＯＦＦ時間カウンタ２６は、カウント動作において、カウント値Ｋｏｆｆを初期値（例えば０）にリセットした後、所定レベル（例えばＨレベル）の基準信号ｆｏを入力する毎にカウント値Ｋｏｆｆをカウントアップ（＋１）する、つまり基準信号ｆｏのパルス数をカウントする。
【００３１】
上記したように、駆動回路２５は、Ｌレベルの信号ｆｓｗに応答してトランジスタＴ１をオフするように制御信号ＤＨを生成する。信号ｆｓｗは、信号ＦＬＧがＬレベル（信号ＶｃはＬレベル）になってから、信号ＶｃがＨレベルになるまでの期間、Ｌレベルである。そして、信号ＶｃがＨレベルになるタイミングと、信号ＦＬＧがＨレベルになるタイミングはほぼ等しい。従って、信号ＦＬＧがＬレベルである期間、基準信号ｆｏをカウントしたカウント値Ｋｏｆｆは、Ｌレベルの信号ｆｓｗの期間、即ちトランジスタＴ１のオフ期間に対応する（比例する）。
【００３２】
トランジスタＴ１のオフ時間をＴｏｆｆとすると、このオフ時間Ｔｏｆｆは、オン時間Ｔｏｎと同様に基準信号ｆｏの周波数を同じ符号を用いてｆｏとすると、
Ｔｏｆｆ＝Ｋｏｆｆ×（１／ｆｏ）
となる。従って、ＤＣ−ＤＣコンバータのスイッチング周波数ｆｓは、オン時間Ｔｏｎとオフ時間Ｔｏｆｆの和が１周期に掛かる時間であるため、
ｆｓ＝１／｛（Ｋｏｎ＋Ｋｏｆｆ）×（１／ｆｏ）｝＝ｆｏ／（Ｋｏｎ＋Ｋｏｆｆ）
となる。
【００３３】
ＯＮ時間調整回路２７は、上記の信号ＦＬＧを入力する。また、ＯＮ時間調整回路２７は、ＯＮ時間カウンタ２３のカウント値Ｋｏｎと、ＯＦＦ時間カウンタ２６のカウント値Ｋｏｆｆを読みとる。更に、ＯＮ時間調整回路２７はレジスタ２８に接続され、そのレジスタ２８に記憶された分周比設定値Ｋｒを読み込む。分周比設定値Ｋｒは、スイッチとしてのトランジスタＴ１のスイッチングサイクルに対応して設定されている。基準信号ｆｏの周波数、つまり周期は予め設定されている。制御回路１２は、この基準信号ｆｏをＫｒ分周した周期にてスイッチとしてのトランジスタＴ１をオンオフするように構成されている。つまり、このＤＣ−ＤＣコンバータのスイッチングサイクルは、基準信号ｆｏの１／Ｋｒの周波数（Ｋｒ倍の周期）となる。
【００３４】
上記したように、制御回路１２は、信号ｆｓｗに応答してトランジスタＴ１をオンオフ制御する。つまり、信号ｆｓｗの周期（周波数）が、トランジスタＴ１のスイッチング周期（スイッチング周波数）となる。この信号ｆｓｗの周期を調整する目標値が分周比設定値Ｋｒであり、信号ｆｓｗの周波数に対する基準信号ｆｏの周波数の分周比である。
【００３５】
ＯＮ時間調整回路２７は、トランジスタＴ１のスイッチング周期に対応するオン時間とオフ時間の和、つまりＯＮ時間カウンタ２３のカウント値ＫｏｎとＯＦＦ時間カウンタ２６のカウント値Ｋｏｆｆの和を、分周比設定値Ｋｒに等しくする、又は近づけるように、ＯＮ時間カウンタ２３の設定値ＳＥＴｏｎを設定する。
【００３６】
降圧型のＤＣ−ＤＣコンバータの出力電圧Ｖｏは、定常状態（連続モード）において、トランジスタＴ１のオンデューティにより決定される。従って、制御回路１２は、オンデューティ、即ちオン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆの比を保つことで、オン時間を変更しても、出力電圧Ｖｏは変化しない。従って、ＯＮ時間調整回路２７は、定常状態におけるオン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆを読み取り、それらのカウント値Ｋｏｎ，Ｋｏｆｆの比を一定に保つとともに、両カウント値Ｋｏｎ，Ｋｏｆｆの和の値を分周比設定値Ｋｒに近づけるように、ＯＮ時間カウンタ２３の設定値ＳＥＴｏｎを調整する。
【００３７】
ＯＮ時間調整回路２７の動作を説明する。
図２に示すように、ＯＮ時間調整回路２７は、動作開始時のみ設定値ＳＥＴｏｎに初期値を設定する（ステップ３１）。この初期値は、ＤＣ−ＤＣコンバータの出力電圧Ｖｏを安定化する目標電圧、スイッチングサイクルを安定化する目標周波数、等に応じて設定されている。本実施形態では、初期値をＦＫｏｎとする。ＯＮ時間調整回路２７は、設定値ＳＥＴｏｎを初期値（ＦＫｏｎ）としてＯＮ時間カウンタ２３に設定する。
【００３８】
次に、ＯＮ時間調整回路２７は、Ｈレベルの信号ＦＬＧ、即ち信号ＦＬＧの立ち上がりエッジを検出する（ステップ３２）。そして、ＯＮ時間調整回路２７は、ＯＮ時間カウンタ２３のカウント値Ｋｏｎと、ＯＦＦ時間カウンタ２６のカウント値Ｋｏｆｆを読み取り、レジスタ２８の分周比設定値Ｋｒを読み込む（ステップ３３）。
【００３９】
次に、ＯＮ時間調整回路２７は、設定値ＳＥＴｏｎを算出する（ステップ３４）。
現在のスイッチングサイクルにおけるオン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆの和を、分周比設定値Ｋｒと等しくするように、それぞれのカウント値の調整量をＤＫｏｎ，ＤＫｏｆｆとすると、
（Ｋｏｎ＋ＤＫｏｎ）＋（Ｋｏｆｆ＋ＤＫｏｆｆ）＝Ｋｒ    ・・・（１）
となる。更に、オン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆの比率を保つために、それぞれのカウント値に対応する調整量の比は、
Ｋｏｎ：Ｋｏｆｆ＝（Ｋｏｎ＋ＤＫｏｎ）：（Ｋｏｆｆ＋ＤＫｏｆｆ）
となる。本実施形態では、オン時間の設定値ＳＥＴｏｎを調整するため、この式をＤＫｏｆｆでまとめると、
ＤＫｏｆｆ＝（Ｋｏｆｆ／Ｋｏｎ）×ＤＫｏｎ    ・・・（２）となる。
【００４０】
式（２）を式（１）に代入してＤＫｏｎについてまとめると、
ＤＫｏｎ＝（Ｋｒ／（Ｋｏｎ＋Ｋｏｆｆ）−１）×Ｋｏｎ    ・・・（３）
となり、オン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆとスイッチング周期に対応する分周比設定値Ｋｒとから調整量ＤＫｏｎを算出することができる。
【００４１】
なお、式（３）は、オン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆとの合計値をカウント値（パルス数）Ｋｐ（＝Ｋｏｎ＋Ｋｏｆｆ）とすると、
ＤＫｏｎ＝（（Ｋｒ−Ｋｐ）／Ｋｐ）×Ｋｏｎ
と表すことができる。つまり、合計値Ｋｐと分周比設定値Ｋｒとの差分値を算出し、合計値Ｋｐとカウント値Ｋｏｎの比が差分値と調整量ＤＫｏｎとの比と同じになるように該調整量ＤＫｏｎを算出することになる。
【００４２】
従って、新たに設定する値ＳＥＴｏｎは、前回の設定値に基づく現在のオン時間のカウント値Ｋｏｎと、調整量ＤＫｏｎとから、
ＳＥＴｏｎ＝Ｋｏｎ＋ＤＫｏｎ    ・・・（４）
により求めることができる。
【００４３】
次に、ＯＮ時間調整回路２７は、算出した設定値ＳＥＴｏｎを出力する（ステップ３５）。
出力電圧Ｖｏの変化率、即ち出力電圧波形の傾きは、コンバータ部１１に含まれる回路要素の電気的特性によって定まる値であり、出力電圧Ｖｏは一定の変化率で上昇する。代表的には、インダクタＬ１のインダクタンスに反比例する値に応じて変化する。従って、出力電圧Ｖｏが低下するときの変化量（出力電圧Ｖｏの波形の傾き）は、出力電圧Ｖｏが安定しているときにはほぼ一定である。従って、トランジスタＴ１をオンする時間を変更すると、それに応じてトランジスタＴ１がオフしている時間が変化する。このため、トランジスタＴ１のオン時間を調整することにより、オン時間とオフ時間との比率（デューティ）を維持したまま、オン時間とオフ時間との和、即ちスイッチングサイクルを変更することができる。
【００４４】
図３は、ＯＮ時間調整回路２７の動作を示す波形図である。
ＯＮ時間調整回路２７は、信号ＦＬＧがＨレベルに立ち上がると、設定値ＳＥＴｏｎを算出する。図３では、算出時間をＨレベルのパルス波形として示している。そして、ＯＮ時間調整回路２７は、算出した設定値ＳＥＴｏｎを出力する。同様に、設定値ＳＥＴｏｎの出力をＨレベルの信号として示している。
【００４５】
尚、図３では、信号ＦＬＧのパルスを３つ示し、ＯＮ時間調整回路２７は、中央のパルスに対応するタイミングで設定値ＳＥＴｏｎを出力している。これは、所定のタイミングにて設定値ＳＥＴｏｎをＯＮ時間カウンタ２３に設定すればよく、毎パルスにて設定する必要はないからである。所定のタイミングは、出力電圧Ｖｏが安定したタイミング、このＤＣ−ＤＣコンバータの電源投入から予め定めた時間経過した後のタイミング、信号ＦＬＧの複数パルスおきのタイミング、など、必要に応じて設定される。例えば、出力電圧Ｖｏが目標電圧、またはその付近で安定すると、トランジスタＴ１のオン時間とオフ時間の各スイッチングサイクル毎の変化量が小さな値となるため、この変化量に基づいて設定値ＳＥＴｏｎを出力するようにしてもよい。尚、毎スイッチングサイクルにおいて設定値ＳＥＴｏｎを出力するようにしてもよい。
【００４６】
図４は、ＤＣ−ＤＣコンバータの動作波形図である。
フィードバック電圧Ｖａが基準電圧ＶＲＥＦより低くなると、比較器２１がＨレベルの信号Ｖｃを出力し、この信号Ｖｃに応答してＲＳ−ＦＦ回路２２がＨレベルのイネーブル信号ＥＮを出力することにより、ＯＮ時間カウンタ２３がＨレベルの信号ＦＬＧを出力するとともにカウント動作を介してカウント値Ｋｏｎをカウントアップする。そして、Ｈレベルの信号ＦＬＧにより駆動回路２５がトランジスタＴ１をオンしトランジスタＴ２をオフする。オンしたトランジスタＴ１を介してインダクタＬ１にインダクタ電流ＩＬが流れて出力電圧Ｖｏ（フィードバック電圧Ｖａ）が上昇する。
【００４７】
カウント値Ｋｏｎが設定値ＳＥＴｏｎと等しくなると、ＯＮ時間カウンタ２３はＬレベルの信号ＦＬＧを出力するとともにカウント動作を停止する。このＬレベルの信号ＦＬＧにより駆動回路２５がトランジスタＴ１をオフし、トランジスタＴ２をオンする。オンしたトランジスタＴ２を介して電流が流れることにより、出力電圧Ｖｏ（フィードバック電圧Ｖａ）が降下する。そして、Ｌレベルの信号ＦＬＧに応答してＯＦＦ時間カウンタ２６がカウント値Ｋｏｆｆをリセットした後にカウント動作を開始してカウント値Ｋｏｆｆをカウントアップする。
【００４８】
再びフィードバック電圧Ｖａが基準電圧ＶＲＥＦより低くなると、比較器２１がＬレベルの信号Ｖｃを出力し、この信号Ｖｃに応答してＲＳ−ＦＦ回路２２がＨレベルのイネーブル信号ＥＮを出力し、ＯＮ時間カウンタ２３がＨレベルの信号ＦＬＧを出力する。このＨレベルの信号ＦＬＧによりＯＦＦ時間カウンタ２６がカウント動作を停止する。
【００４９】
そして、ＯＮ時間調整回路２７は、両カウンタ２３，２６からそれぞれのカウント値Ｋｏｎ，Ｋｏｆｆを読み出し、それらのカウント値Ｋｏｎ，Ｋｏｆｆと分周比設定値Ｋｒとから設定値ＳＥＴｏｎを算出し、その設定値ＳＥＴｏｎをＯＮ時間カウンタ２３に設定する。
【００５０】
なお、フィードバック電圧Ｖａが基準電圧ＶＲＥＦ以下となるタイミングによって、ＯＮ時間カウンタ２３のカウント値Ｋｏｎに±１のバラツキが生じる場合がある。カウント値Ｋｏｎ，Ｋｏｆｆとカウント値Ｋｒとの関係から、オン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆの和に対する誤差は、±（１＋Ｋｏｆｆ／Ｋｏｎ）となる。周波数で表すと、誤差を含む周波数ｆｒ’は、
ｆｒ’＝ｆｏ／（Ｋｒ±（１＋Ｋｏｆｆ／Ｋｏｎ））    ・・・（５）
となる。
【００５１】
ばらつきを常に持つが、スイッチングサイクルに対応するカウント値Ｋｒが十分に大きい場合はスペクトラムの分散が狭いのでばらつきの影響は問題とならない。また、出力電圧Ｖｏは、周波数のばらつきの影響を受けない。
【００５２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御回路１２は、トランジスタＴ１のオン時間とオフ時間とをそれぞれカウンタ２３，２６によりカウントする。そして、それぞれのカウント値Ｋｏｎ，Ｋｏｆｆの合計値を、カウント値Ｋｏｎ，Ｋｏｆｆの比率を一定に保ったまま基準信号ｆｏの周波数を目標周波数に分周した分周比設定値Ｋｒと等しくするようにトランジスタＴ１のオン時間をカウントするＯＮ時間カウンタ２３の設定値ＳＥＴｏｎを算出するようにした。その設定値ＳＥＴｏｎをＯＮ時間カウンタ２３に設定することで、トランジスタＴ１のスイッチング周期、つまりオン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆの合計値が分周比設定値Ｋｒと等しくなる。この結果、ＤＣ−ＤＣコンバータのスイッチング周波数を、基準信号ｆｏを分周比設定値Ｋｒにて分周した周波数と一致させる、即ちスイッチング周波数を安定化することができる。
【００５３】
（２）ＯＮ時間調整回路２７は、トランジスタＴ１をオンした時間に対応するカウント値Ｋｏｎと、トランジスタＴ１をオフした時間に対応するカウント値Ｋｏｆｆとを取得する。オン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆの合計値は、その制御回路１２に接続されたコンバータ部１１の電気的特性に対応する。従って、プロセスバラツキ等により電気的特性にばらつきが生じても、制御回路１２に接続されたコンバータ部１１におけるトランジスタＴ１のデューティに応じてそのトランジスタＴ１のオン時間を調整するため、個々のＤＣ−ＤＣコンバータにおけるスイッチング周波数のばらつきを抑えることができる。
【００５４】
（第２実施形態）
以下、第２実施形態を図５〜図８に従って説明する。
なお、本実施形態において、第１実施形態と同じ部材については同じ符号を付すものとする。また、同じ符号を付した部材については、その部材の説明の全て又は一部を省略する。
【００５５】
図５に示すように、ＤＣ−ＤＣコンバータは、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成するコンバータ部１１と、出力電圧Ｖｏに基づいてコンバータ部１１を制御する制御回路１２ａとを含む。
【００５６】
制御回路１２ａは、比較器２１、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２２、ＯＮ時間カウンタ２３、オア回路２４、駆動回路２５、ＯＦＦ時間カウンタ２６、ＯＮ時間調整回路２７ａ、レジスタ２８、抵抗Ｒ１，Ｒ２、基準電源Ｅ１、低スルーレート回路４１、オア回路４２を含む。
【００５７】
低スルーレート回路４１は、基準電源Ｅ１と比較器２１との間に接続され、基準電源Ｅ１から供給される基準電圧ＶＲＥＦに基づいて参照電圧Ｖｆを生成する。比較器２１は、フィードバック電圧Ｖａと参照電圧Ｖｆとを比較し、その比較結果に応じた信号Ｖｃを生成する。
【００５８】
図６に示すように、低スルーレート回路４１は、抵抗Ｒ２１、コンデンサＣ２１、スイッチＳＷ２１，ＳＷ２２を含む。スイッチＳＷ２１の第１端子には基準電圧ＶＲＥＦが供給され、スイッチＳＷ２１の第２端子はスイッチＳＷ２２の第１端子と抵抗Ｒ２１の第１端子に接続され、スイッチＳＷ２２の第２端子はグランドに接続されている。抵抗Ｒ２１の第２端子はコンデンサＣ２１の第１端子に接続され、コンデンサＣ２１の第２端子はグランドに接続されている。そして、抵抗Ｒ２１とコンデンサＣ２１の間の接続点における電圧が参照電圧Ｖｆとして図５の比較器２１に供給される。
【００５９】
低スルーレート回路４１は、回路のバイアスが安定した後に参照電圧Ｖｒを生成するようにスイッチＳＷ２１，ＳＷ２２を制御する。例えば、低スルーレート回路４１は、電源投入直後は、スイッチＳＷ２１をオフし、スイッチＳＷ２２をオンする。これにより、低スルーレート回路４１は、グランドレベルの参照電圧Ｖｒを生成する。その後、低スルーレート回路４１は、パワーオンリセット信号等に応答してスイッチＳＷ２１をオン、スイッチＳＷ２２をオフする。すると、参照電圧Ｖｒは、抵抗Ｒ２１とコンデンサＣ２１を含む積分回路における時定数によってグランドレベルから基準電圧ＶＲＥＦレベルへと徐々に上昇する。
【００６０】
比較器２１は、参照電圧Ｖｆとフィードバック電圧Ｖａとを比較し、フィードバック電圧Ｖａが参照電圧Ｖｒより低いときにＨレベルの信号Ｖｃを出力し、フィードバック電圧Ｖａが参照電圧Ｖｒより高いときにＬレベルの信号Ｖｃを出力する。そして、Ｈレベルの信号Ｖｃによりメイン側のトランジスタＴ１がオンされる。従って、参照電圧Ｖｒがグランドレベルのとき、トランジスタＴ１，Ｔ２はオンオフしない。
【００６１】
従って、低スルーレート回路４１は、電源投入時などのように各部の電圧が安定していないときに、トランジスタＴ１，Ｔ２のオンオフ動作を停止させることで、異常な出力電圧Ｖｏの出力を抑制する。低スルーレート回路４１は、参照電圧Ｖｒを徐々に上昇させる。そして、制御回路１２ａは、フィードバック電圧Ｖａと参照電圧Ｖｒとを一致させるようにトランジスタＴ１，Ｔ２をオンオフ制御する。従って、トランジスタＴ１，Ｔ２のオンオフに応じて出力される出力電圧Ｖｏは、参照電圧Ｖｒの上昇に従って徐々に上昇するため、起動時における出力電圧Ｖｏのオーバーシュートを抑制することができる。
【００６２】
ＯＮ時間調整回路２７ａは、第１実施形態のＯＮ時間調整回路２７が持つ機能に加えて、オフ時間のカウント値Ｋｏｆｆを監視し、その監視結果に応じてメイン側のトランジスタＴ１を制御するための信号ＬＴｏｎを生成する機能を有している。不連続導通モード（ＤＣＭ）で動作する場合、メイン側のトランジスタＴ１のオフ状態がスイッチングサイクルを越えて連続する場合がある。この場合、スイッチングサイクルが長くなるため、スイッチング周波数が低下する。この状態を防ぐために、ＯＮ時間調整回路２７ａは、トランジスタＴ１のオフ時間を監視し、そのオフ時間が所定値を越える場合に、トランジスタＴ１をオンするように生成した信号ＬＴｏｎを出力する。オア回路４２は、ＯＮ時間調整回路２７ａから出力される信号ＬＴｏｎと、オア回路２４から出力される信号ｆｓｗとを論理和演算して生成した信号ｆｓｗ２を出力する。
【００６３】
例えば、ＯＮ時間調整回路２７ａは、オフ時間の最大値Ｋｏｍを記憶するレジスタ（図示略）を含む。調整回路２７ａは、供給される基準信号ｆｏに応答して，オフ時間のカウント値Ｋｏｆｆを読み込み、そのカウント値Ｋｏｆｆと最大値Ｋｏｍとを比較する。そして、調整回路２７ａは、カウント値Ｋｏｆｆが最大値Ｋｏｍを越える（Ｋｏｆｆ＞Ｋｏｍ）とき、メイン側のトランジスタＴ１を強制的にオンするための信号ＬＴｏｎを出力する。トランジスタＴ１をオンする時間は、信号ＬＴｏｎのパルス幅であり、例えば、ＯＮ時間最小幅である。調整回路２７ａは、供給される基準信号ｆｏに基づいて、この基準信号ｆｏのパルス幅と等しいパルス幅の信号ＬＴｏｎを生成する。即ち、調整回路２７ａは、オフ時間のカウント値Ｋｏｆｆと最大値Ｋｏｍとを比較し、カウント値Ｋｏｆｆが最大値Ｋｏｍより大きい（Ｋｏｆｆ＞Ｋｏｍ）とき、最小ＯＮ時間パルスの信号ＬＴｏｎを出力する（図７，ステップ３６）。更に、調整回路２７ａは、ＯＦＦ時間カウンタ２６のカウント値Ｋｏｆｆをリセットさせる。
【００６４】
上記のＯＮ時間調整回路２７ａを含む制御回路１２ａの動作を説明する。
図８に示すように、オフ時間のカウントを開始し（時刻ｔ１）、カウント値Ｋｏｆｆが最大値Ｋｏｍを越えると、Ｈレベルの信号ＬＴｏｎが生成される（時刻ｔ２）。この信号ＬＴｏｎと信号ｆｓｗとが合成されて信号ｆｓｗ２が生成され、この信号ｆｓｗ２によりトランジスタＴ１（図５参照）がオンする。そして、フィードバック電圧Ｖａが参照電圧Ｖｆより低くなると、コンパレータ２１の出力信号Ｖｃに基づいてＨレベルの信号ｆｓｗが生成される。この信号ｆｓｗと信号ＬＴｏｎとが合成されて信号ｆｓｗ２が生成され、この信号ｆｓｗ２によりトランジスタＴ１がオンする（時刻ｔ３）。
【００６５】
上記の動作によって、トランジスタＴ１のオフ時間が、カウントの最大値Ｋｏｍと基準信号ｆｏの周期（１／ｆｏ）により算出される時間｛＝Ｋｏｍ×（１／ｆｏ）｝で制約され、この時間に対応するスイッチング周波数（＝ｆｏ／Ｋｏｍ）が下限値となる。このスイッチング周波数の下限値は、例えば２０ｋＨｚに設定される。
【００６６】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ＯＮ時間調整回路２７ａは、参照電圧Ｖｒを徐々に上昇させる低スルーレート回路４１を含む。従って、起動時における出力電圧Ｖｏのオーバーシュートを抑制することができる。
【００６７】
（２）ＯＮ時間調整回路２７ａは、カウント値Ｋｏｆｆが最大値Ｋｏｍを越える（Ｋｏｆｆ＞Ｋｏｍ）とき、メイン側のトランジスタＴ１を強制的にオンするための信号ＬＴｏｎを出力するようにした。その結果、不連続導通モード（ＤＣＭ）で動作する場合におけるスイッチング周波数の低下を抑制することができる。
【００６８】
（第３実施形態）
以下、第３実施形態を図９に従って説明する。
なお、本実施形態において、上記の各実施形態と同じ部材については同じ符号を付すものとする。また、同じ符号を付した部材については、その部材の説明の全て又は一部を省略する。
【００６９】
本実施形態のＤＣ−ＤＣコンバータは、上記各実施形態のＯＮ時間調整回路に換えて、図９に示すＯＮ時間調整回路２７ｂを含む。
ＯＮ時間調整回路２７ｂは、ステップ５１〜５５の処理を実行し、設定値ＳＥＴｏｎを出力する。
【００７０】
ステップ５１〜５３及びステップ５５の処理は、図２に示す第１実施形態のステップ３１〜３３及びステップ３５の処理と同じである。従って、ステップ５４の処理について説明する。
【００７１】
ＯＮ時間調整回路２７ｂは、オン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆとを合計して、その時のスイッチングサイクルに対応するカウント値（パルス数）Ｋｐ（＝Ｋｏｎ＋Ｋｏｆｆ）を算出する。
【００７２】
次に、ＯＮ時間調整回路２７ｂは、カウント値Ｋｐとオン時間のカウント値Ｋｏｎとをそれぞれ２のＮ乗の値に近似させる。この時、ＯＮ時間調整回路２７ｂは、カウント値Ｋｐ，Ｋｏｎと２のＮ乗の値との差を、カウント値Ｋｐについては切り上げ、カウント値Ｋｏｎについては切り捨てて近似値を設定する。例えば、カウント値Ｋｐが２の（ｎ−１）乗と２のｎ乗との間の値である場合には、カウント値Ｋｐを２の（ｎ−１）乗の値に近似する。また、カウント値Ｋｏｎが２の（ｍ−１）乗と２のｍ乗との間の値である場合には、カウント値Ｋｏｎを２のｍ乗の値に近似する。
【００７３】
カウント値Ｋｐの近似値を近似カウント値（近似合計値）Ｋｐ２、カウント値Ｋｏｎの近似値を近似カウント値Ｋｏｎ２、それぞれに対応する指数をＮｐ，Ｎａとすると、
Ｋｐ２＝２＾Ｎｐ
Ｋｏｎ２＝２＾Ｎａ
となる。なお、「＾」は指数であることを示す。
【００７４】
上記の式（３）を変形すると、
ＤＫｏｎ＝Ｋｒ×（Ｋｏｎ／（Ｋｏｎ＋Ｋｏｆｆ））−Ｋｏｎ
となる。従って、オン時間の調整量ＤＫｏｎは、
ＤＫｏｎ＝Ｋｒ×（２＾Ｎａ／２^Ｎｐ）−Ｋｏｎ    ・・・（６）
により求められる。
【００７５】
２のＮ乗の値のわり算の結果は、シフト操作により得られる。また、任意の値に対して２のＮ乗の値を乗算した結果は、同じくシフト操作により得られる。従って、シフト操作と加算回路により調整量ＤＫｏｎを算出することができる。このため、ＯＮ時間調整回路２７ｂの回路規模を、乗算及び除算を実行する回路の規模と比べて小さくすることができる。また、シフト操作に要する時間は、乗算及び除算の実行時間と比べて短いため、乗算及び除算を実行する回路と比べて短時間で調整量ＤＫｏｎ、ひいては設定値ＳＥＴｏｎを算出することができる。
【００７６】
なお、近似の誤差によって、調整量ＤＫｏｎが大きくなりすぎないように、調整量ＤＫｏｎの絶対値が所定値未満の場合には、調整量ＤＫｏｎを最小値とする。例えば、調整量ＤＫｏｎの絶対値が所定値「４」未満の場合には、絶対値を「１」とする。即ち、調整量ＤＫｏｎが「０」より大きく「４」より小さい場合には「１」とし、調整量ＤＫｏｎが「−４」より大きく「０」より小さい場合には「−１」とする。この処理により、トランジスタＴ１のスイッチングサイクルを、所望の周波数ｆｏと精度良く一致させることができる。
【００７７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）ＯＮ時間調整回路２７ｂは、オン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆの合計値Ｋｐと、カウント値Ｋｏｎを２の指数乗の値に近似し、その近似値を用いて設定値ＳＥＴｏｎを算出するようにした。２の指数乗の値は、乗算や除算を行う場合にシフト操作により演算結果が得られる。従って、乗算回路や除算回路を含む回路規模と比べて回路規模を小さくすることができる。また、設定値ＳＥＴｏｎを短時間で算出することができる。
【００７８】
（第４実施形態）
以下、第４実施形態を図１０に従って説明する。
なお、本実施形態において、上記の各実施形態と同じ部材については同じ符号を付すものとする。また、同じ符号を付した部材については、その部材の説明の全て又は一部を省略する。
【００７９】
本実施形態のＤＣ−ＤＣコンバータは、上記各実施形態のＯＮ時間調整回路に換えて、図１０に示すＯＮ時間調整回路２７ｃを含む。
ＯＮ時間調整回路２７ｃは、ステップ６１〜６６の処理を実行し、設定値ＳＥＴｏｎを出力する。
【００８０】
ステップ６１〜６４及びステップ６６の処理は、図２に示す第１実施形態のステップ３１〜３４及びステップ３５の処理と同じである。つまり、本実施形態では、第１実施形態のＯＮ時間調整回路２７が実行する処理に対して、ステップ６５の処理が追加されている。ＯＮ時間調整回路２７ｃは、ステップ６５の処理を実行し、スイッチング周波数を平均化するように、ステップ６４において算出した設定値ＳＥＴｏｎを調整する。
【００８１】
今、カウンタ２３，２６（図１，図５参照）のカウント値Ｋｏｎ，Ｋｏｆｆにより、この時のスイッチングサイクルに対応するカウント値Ｋｐ（＝Ｋｏｎ＋Ｋｏｆｆ）を算出する。このカウント値Ｋｐが分周比設定値Ｋｒと等しい場合、トランジスタＴ１をオンオフ制御する信号ｆｓｗの周波数は、信号ｆｓｗと同じ符号を用いると、
ｆｓｗ＝ｆｏ／Ｋｒ
となる。しかし、フィードバック電圧Ｖａが基準電圧ＶＲＥＦ以下となるタイミングによって生じるタイミング誤差により、短時間におけるスイッチング周波数は、
ｆｓｗ＝ｆｏ／（Ｋｒ±（１＋Ｋｏｆｆ／Ｋｏｎ））
となり、ばらつく。そして、このばらつきのかたよりによって、長時間におけるスイッチング周波数の平均値は、目標周波数からずれる。
【００８２】
このため、ＯＮ時間調整回路２７ｃは、算出した設定値ＳＥＴｏｎを調整する（補正する）ことにより、長時間におけるスイッチング周波数の平均値を目標周波数に近づける。
即ち、ＯＮ時間調整回路２７ｃは、ステップ６４において算出した調整量ＤＫｏｎが所定範囲ＥＲ１内に含まれる（−ＥＲ１＜ＤＫｏｎ＜ＥＲ１）場合、カウント値Ｋｐの移動平均Ａｖｒを、
Ａｖｒ＝（Ｋｐ１＋Ｋｐ）／２
により算出する。なお、Ｋｐ１は、前回の処理において用いたカウント値である。
【００８３】
一方、調整量ＤＫｏｎが所定範囲ＥＲ１内に含まれない場合、平均値Ａｖｒを分周比設定値Ｋｒとする。以上の処理を、ＨＤＬ等の言語で表すと、図１０に示すように、
「if |Kp|<ER1 then Avr＝(Avr+Kp)／2 else Avr＝Kr」
となる。
【００８４】
次に、ＯＮ時間調整回路２７ｃは、算出した平均値Ａｖｒが目標周波数に対応する分周比設定値（目標設定値）Ｋｒに対して所定の範囲外にある場合には、設定値ＳＥＴｏｎを補正し、所定の範囲内にある場合には設定値ＳＥＴｏｎを補正しない。この時の範囲値をＥＲ２とすると、平均値Ａｖｒが分周比設定値Ｋｒから範囲値ＥＲ２を引いた値より小さいときには設定値ＳＥＴｏｎを増加させる（例えば「＋１」する）補正を行い、平均値Ａｖｒが分周比設定値Ｋｒに範囲値ＥＲ２を加えた値より大きいときには設定値ＳＥＴｏｎを減少させる（例えば「−１」する）補正を行う。この処理を上記の処理と同様にＨＤＬ等の言語で表すと、図１０に示すように、
「if (Avr<(Kr-ER2)) then SETon＝SETon+1，
if (Avr>(Kr+ER2)) then SETon＝SETon-1」
となる。
【００８５】
つまり、平均値Ａｖｒと分周比設定値Ｋｒとの差の絶対値が範囲値ＥＲ２よりも小さい場合には設定値ＳＥＴｏｎの補正を行わなずに、差の絶対値が範囲値ＥＲ２よりも大きい場合にはその差に応じて設定値ＳＥＴｏｎを補正する。
【００８６】
上記の処理により、スイッチング周波数の平均値が、目標周波数に対して設定値ＥＲ２で規定される範囲内に収束する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
【００８７】
（１）ＯＮ時間調整回路２７ｃは、オン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆの合計値Ｋｐの平均値Ａｖｒを算出し、その平均値Ａｖｒが目標周波数に対応する分周比設定値（目標設定値）Ｋｒに対して所定の範囲外にある場合には、設定値ＳＥＴｏｎを補正するようにした。その結果、スイッチング周波数の平均値を、目標周波数に対して設定値ＥＲ２で規定される範囲内に収束させることができる。
【００８８】
（第５実施形態）
以下、第５実施形態を図１１〜図１４に従って説明する。
なお、本実施形態において、上記の各実施形態と同じ部材については同じ符号を付すものとする。また、同じ符号を付した部材については、その部材の説明の全て又は一部を省略する。
【００８９】
図１１に示すように、ＤＣ−ＤＣコンバータは、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成するコンバータ部１１と、出力電圧Ｖｏに基づいてコンバータ部１１を制御する制御回路１２ｄとを含む。
【００９０】
制御回路１２ｄは、第１実施形態と同様に、比較器２１、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２２、ＯＮ時間カウンタ２３、オア回路２４、駆動回路２５、ＯＦＦ時間カウンタ２６、ＯＮ時間調整回路２７ｄ、レジスタ２８、抵抗Ｒ１，Ｒ２を含む。更に、制御回路１２ｄは、基準電圧補正回路７１，７２、比較器７３、アンド回路７４、ピーク時間カウンタ７５、基準電源Ｅ２を含む。ＯＮ時間調整回路２７ｄは、出力電圧Ｖｏの平均値を調整する平均値調整回路５５を含む。
【００９１】
基準電源Ｅ２は、出力電圧Ｖｏの平均値を安定化する目標電圧に対応する基準電圧ＶＲ０を生成する。例えば、基準電源Ｅ２は、目標電圧と等しい基準電圧ＶＲ０を生成する。
第１の基準電圧補正回路７１は、ＯＮ時間調整回路２７の平均値調整回路７６から出力される補正値ＶＦｃａｌに応じた電圧（同じ符号を用いて補正電圧ＶＦｃａｌとする）だけ基準電圧ＶＲ０から低い第１の参照電圧ＶＲ１を生成する。第２の基準電圧補正回路７２は、第１の参照電圧ＶＲ１から固定値の電圧ＤＶＦだけ高い第２の参照電圧ＶＲ２を生成する。
【００９２】
比較器２１は、反転入力端子にフィードバック電圧Ｖａが供給され、非反転入力端子に第１の参照電圧ＶＲ１が供給される。比較器２１は、フィードバック電圧Ｖａと第１の参照電圧ＶＲ１とを比較し、その比較結果に応じて、Ｈレベル又はＬレベルの信号Ｖｃを出力する。
【００９３】
上記したように、比較器２１は出力電圧Ｖｏが参照電圧ＶＲ１より低くなるとＨレベルの信号Ｖｃを出力し、その信号Ｖｃによりメイン側のトランジスタＴ１をオンすることで、出力電圧Ｖｏが上昇する。即ち、参照電圧ＶＲ１は出力電圧Ｖｏのリップル成分の最低値（ボトム値）に対応し、つまり、比較器２１は出力電圧Ｖｏのボトムを検出する。そして、制御回路１２ｄは比較器２１の検出結果に基づいてトランジスタＴ１をオン制御する。
【００９４】
トランジスタＴ１をオンすると出力電圧Ｖｏが上昇し、トランジスタＴ１をオフすると出力電圧Ｖｏが下降する。オン状態のトランジスタＴ１をオフ状態に切り替えるタイミングで、出力電圧Ｖｏが最大値（ピーク）となる。従って、ＯＮ時間カウンタ２３のカウント値Ｋｏｎは、トランジスタＴ１をオンしてからオフするまでの期間、即ちトランジスタＴ１をオンしている期間に対応する。制御回路１２ｄは、出力電圧Ｖｏが第１の参照電圧ＶＲ１まで低下するとトランジスタＴ１をオンする。そして、オン状態のトランジスタＴ１をオフ状態に切り替えるタイミングで、出力電圧Ｖｏが最大値（ピーク）となる。従って、カウント値Ｋｏｎは、出力電圧Ｖｏが第１の参照電圧ＶＲ１からピークに到達するまでに要する時間に対応する。
【００９５】
比較器７３は、非反転入力端子にフィードバック電圧Ｖａが供給され、反転入力端子に第２の参照電圧ＶＲ２が供給される。比較器７３は、フィードバック電圧Ｖａと第２の参照電圧ＶＲ２とを比較し、その比較結果に応じて、フィードバック電圧Ｖａが参照電圧ＶＲ２より高い場合にはＨレベルの信号Ｖｃ２を出力し、フィードバック電圧Ｖａが参照電圧ＶＲ２より低い場合にはＬレベルの信号Ｖｃ２を出力する。
【００９６】
上記したように、トランジスタＴ１をオンすると出力電圧Ｖｏが上昇し、トランジスタＴ１をオフすると出力電圧Ｖｏが下降する。オン状態のトランジスタＴ１をオフ状態に切り替えるタイミングで、出力電圧Ｖｏが最大値（ピーク）となる。従って、比較器７３は、図１３に示すように、ピークの出力電圧Ｖｏに対して時間的に前後となる期間にＨレベルの信号Ｖｃ２を出力する。
【００９７】
アンド回路７４は、比較器７３から出力される信号Ｖｃ２と、ＯＮ時間カウンタ２３から出力される信号ＦＬＧとを論理積演算した結果の信号Ｖｃ３を出力する。図１３に示すように、Ｈレベルの信号ＦＬＧはメイン側のトランジスタＴ１のオン期間、即ちトランジスタＴ１をオンしてからオフするまでの期間に対応する。従って、アンド回路７４から出力されるＨレベルの信号Ｖｃ３は、出力電圧Ｖｏが参照電圧ＶＲ２より高くなってからトランジスタＴ１をオフするまでの期間に対応する。この信号Ｖｃ３は、ピーク時間カウンタ７５に供給される。
【００９８】
ピーク時間カウンタ７５には、信号ＦＬＧと基準信号ｆｏが供給される。ピーク時間カウンタ７５は、Ｈレベルの信号ＦＬＧに応答してカウント値をクリアする。そして、ピーク時間カウンタ７５は、Ｈレベルの信号Ｖｃ３が供給されている間、基準信号ｆｏのパルスが入力される毎にカウント値をカウントアップ（＋１）する。そして、ピーク時間カウンタ７５は、カウント値Ｍｏｎを出力する。このカウント値Ｍｏｎは、Ｈレベルの信号Ｖｃ３のパルス幅に対応する。言い換えれば、カウント値Ｍｏｎは、出力電圧Ｖｏが第２の参照電圧ＶＲ２を越えてからピークに到達するまでに要する時間に対応する。
【００９９】
平均値調整回路７６は、記憶手段としてのレジスタ（図示略）を含み、このレジスタには基準電源Ｅ２が供給する基準電圧ＶＲ０の値、第２の参照電圧ＶＲ２を生成するための電圧ＤＶＦの値が格納されている。基準電圧ＶＲ０は、出力電圧Ｖｏを安定化するときの目標電圧であり、目標電圧に比例した電圧である。本実施形態では、出力電圧Ｖｏを、図１１に示す抵抗Ｒ１，Ｒ２により分圧してフィードバック電圧Ｖａを生成している。従って、基準電圧ＶＲ０は、目標電圧に対して、抵抗Ｒ１，Ｒ２の抵抗比に応じた値として設定される。
【０１００】
平均値調整回路７６は、これらの値と、カウンタ２３，７５のカウント値、Ｋｏｎ，Ｍｏｎに基づいて、出力電圧Ｖｏの平均値を調整するための補正値ＶＦｃａｌを算出する。
カウント値Ｋｏｎは出力電圧Ｖｏが第１の参照電圧ＶＲ１からピークに到達するまでに要する時間に対応し、カウント値Ｍｏｎは出力電圧Ｖｏが第２の参照電圧ＶＲ２からピークに到達するまでに要する時間に対応する。第２の参照電圧ＶＲ２は、第１の参照電圧ＶＲ１から電圧ＤＶＦだけ高い電圧であり、この電圧ＤＶＦは固定値である。そして、出力電圧Ｖｏの変化率、即ち出力電圧波形の傾きは、コンバータ部１１に含まれる回路要素の電気的特性によって定まる値であり、出力電圧Ｖｏは一定の変化率で上昇する。従って、第１の参照電圧ＶＲ１と第２の参照電圧ＶＲ２との差電圧ＶＤＦと、カウント値Ｋｏｎ，Ｍｏｎとに基づいて、出力電圧Ｖｏのピーク電圧Ｖｐを、
Ｖｐ＝ＤＶＦ×Ｋｏｎ／（Ｋｏｎ＋Ｍｏｎ）
により算出することができる。
【０１０１】
このピーク電圧Ｖｐは、出力電圧Ｖｏのボトム値からピーク値までの差（電位差）であり、出力電圧Ｖｏのリップル成分である。そして、出力電圧Ｖｏの平均値は、リップルにより変動する範囲の中心である。従って、出力電圧Ｖｏを安定化するためにトランジスタＴ１をオンするときの電圧、即ち第１の参照電圧ＶＲ１を、基準電圧ＶＲ０からピーク電圧Ｖｐの半分（１／２）だけ低い電圧に設定すると、出力電圧Ｖｏの平均値が目標電圧と一致する。
【０１０２】
図１１に示す第１の基準電圧補正回路７１は、基準電圧ＶＲ０から補正電圧ＶＦｃａｌだけ低い第１の参照電圧ＶＲ１を生成する。従って、この補正電圧ＶＦｃａｌを、算出したピーク電圧Ｖｐの１／２に設定することにより、図１４に示すように、第１の参照電圧ＶＲ１が相対的に低くなり、それによってフィードバック電圧Ｖａが低電位側にオフセットされ、フィードバック電圧Ｖａの平均値が基準電圧ＶＲ０と一致することにより、出力電圧Ｖｏの平均値が目標電圧と一致する。
【０１０３】
なお、図１３は、出力電圧Ｖｏのリップルが大きくなったときの波形を示している。ＯＮ時間調整回路２７ｄにより、メイン側のトランジスタＴ１のオン時間を長くすると、そのオン時間に比例して出力電圧Ｖｏのリップルが大きくなり、トランジスタＴ１のオン時間を短くすると、そのオン時間に比例して出力電圧Ｖｏのリップルが小さくなる。従って、出力電圧Ｖｏのリップルが小さくなったときには、上記の処理と同様にして補正電圧ＶＦｃａｌを算出し、その補正電圧ＶＦｃａｌにより第１の参照電圧ＶＲ１を補正する（この場合は参照電圧ＶＲ１を高くする）ことで、出力電圧Ｖｏの平均値を目標電圧と一致させることができる。
【０１０４】
第１及び第２の基準電圧補正回路７１，７２は、例えば図１２に示すように構成される。この例において、第１の基準電圧補正回路７１は、電流出力のデジタルアナログ変換回路（電流ＤＡＣ）８１と、電圧生成回路８２とを含む。
【０１０５】
ＯＮ時間調整回路２７ｄは、平均値調整回路７６にて算出した補正値ＶＦｃａｌに応じたデジタル値Ｄｃａｌを出力する。
電流ＤＡＣ８１は、定電流源が流す電流ＩＦ０を受けるトランジスタとカレントミラー接続された複数のトランジスタと、各トランジスタに直列接続されたスイッチを含む。電流ＤＡＣ８１は、デジタル値Ｄｃａｌに応じてスイッチをオンオフ制御する、つまりカレントミラー回路に含まれるトランジスタの数を調整することにより、デジタル値Ｄｃａｌに応じた値の電流ＩＦ１を生成する。
【０１０６】
電圧生成回路８２は、第１端子に基準電圧ＶＲ０が供給され、第２端子が電流ＤＡＣ８１に接続された抵抗Ｒ５１を含む。この抵抗Ｒ５１には、電流ＤＡＣ８１により生成された電流ＩＦ１が流れる。従って、抵抗Ｒ５１の両端子間には抵抗Ｒ５１の抵抗値と電流ＩＦ１の電流量に応じて、補正電圧ＶＦｃａｌと等しい電位差を生じる。そして、抵抗Ｒ５１の第１端子には基準電圧ＶＲ０が供給され、電流ＤＡＣ８１は、基準電源Ｅ２からグランドに向って電流ＩＦ１を流す。従って、抵抗Ｒ５１と電流ＤＡＣ８１との間のノードの電位は、基準電圧ＶＲ０から抵抗Ｒ５１の両端子間の電位差、即ち補正電圧ＶＦｃａｌだけ低い電位となる。このノードのおける電位が第１の参照電圧ＶＲ１として出力される。
【０１０７】
なお、第１の基準電圧補正回路７１は、第１の参照電圧ＶＲ１を出力するノードとグランドとの間に接続されたコンデンサＣ５１を含む。このコンデンサＣ５１は、第１の参照電圧ＶＲ１を安定化する。また、コンデンサＣ５１は、電流ＤＡＣ８１のカレントミラー回路に含まれるスイッチが全てオフしたとき、即ち電流ＩＦ１が０（ゼロ）のときに、第１の参照電圧ＶＲ１を基準電圧ＶＲ０と等しくする。また、コンデンサＣ５１は抵抗Ｒ５１とともに積分回路に含まれ、第１の参照電圧ＶＲ１を徐々に変更する。
【０１０８】
第２の基準電圧補正回路７２は、第１端子が定電流源に接続され、第２端子に第１の参照電圧ＶＲ１が供給される抵抗Ｒ５２を含む。この抵抗Ｒ５２の両端子間には、抵抗Ｒ５２の抵抗値と定電流源が流す電流ＩＦ２の電流量に応じた電位差を生じる。この電位差は、定電流源が一定の電流ＩＦ２を流すことで一定に保たれる。そして、抵抗Ｒ５１の両端子間の電位差が固定値の電圧ＶＤＦとなり、第１の参照電圧ＶＲ１から電圧ＶＤＦだけ高い第２の参照電圧ＶＲ２を生成する。
【０１０９】
上記のように構成されたＤＣ−ＤＣコンバータの動作を説明する。
ＤＣ−ＤＣコンバータの制御回路１２ｄは、スイッチング周波数を、基準信号ｆｏを分周比設定値Ｋｒにて分周した周波数の信号ｆｒの周波数に一致させるように、メイン側のトランジスタＴ１のオン時間を調整する。すると、オン時間に応じて、出力電圧Ｖｏに応じてフィードバック電圧Ｖａのピーク電圧が変化する。
【０１１０】
図１５に示すように、フィードバック電圧Ｖａのピーク電圧が高くなる（時刻ｔ１１）と、そのピーク電圧Ｖｐ１を算出し、そのピーク電圧Ｖｐ１に応じて第１の参照電圧ＶＲ１を補正する（時刻ｔ１２）。その結果、フィードバック電圧Ｖａの平均値が基準電圧ＶＲ０と一致する。逆に、ピーク電圧が低くなる（時刻ｔ１３）と、そのピーク電圧Ｖｐ２を算出し、そのピーク電圧Ｖｐ２に応じて第１の参照電圧ＶＲ１を補正する（時刻ｔ１４）。その結果、フィードバック電圧Ｖａの平均値が基準電圧ＶＲ０と一致する。
【０１１１】
なお、出力電圧Ｖｏのボトム電圧（実際にはフィードバック電圧Ｖａのボトム電圧）を検出して第１の参照電圧ＶＲ１を調整するためには、ピーク電圧Ｖｐを算出しなければならない。このピーク電圧Ｖｐは、トランジスタＴ１のオン時間を調整する、即ち設定値ＳＥＴｏｎをＯＮ時間カウンタ２３に設定することにより変化する。従って、第１の参照電圧ＶＲ１を調整するために補正値ＶＦｃａｌを変更するときには設定値ＳＥＴｏｎの設定を行わない、又は設定値ＳＥＴｏｎを設定するときには補正値ＶＦｃａｌの変更を行わないようにすると、設定値ＳＥＴｏｎと補正値ＶＦｃａｌの同時設定により出力電圧Ｖｏの平均値を調整する期間が長くなるのを防ぐことが可能となる。
【０１１２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御回路１２ｄは、基準電圧ＶＲ０から参照電圧ＶＲ１を生成する。そして、制御回路１２ｄは、出力電圧Ｖｏのピーク値Ｖｐを算出し、そのピーク値Ｖｐに基づいて、比較器２１にて出力電圧Ｖｏに比例したフィードバック電圧Ｖａと比較する参照電圧ＶＲ１を補正するようにした。従って、オン時間を調整することによりリップルが変化する出力電圧Ｖｏの平均値を安定化することができる。
【０１１３】
（２）参照電圧ＶＲ１と基準電圧ＶＲ０との差電圧をピーク値Ｖｐの１／２とすることにより、出力電圧Ｖｏの平均値を基準電圧ＶＲ０と一致させることができる。従って、出力電圧Ｖｏを安定化する電圧として基準電圧ＶＲ０を設定すればよく、設定を容易に行うことができる。
【０１１４】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態では、メイン側のトランジスタＴ１のオン時間とオフ時間とをそれぞれカウンタ２３，２６にて測定し、それぞれのカウント値に基づくディーティを維持したままトランジスタＴ１のオン時間を調整する設定値ＳＥＴｏｎを算出するようにした。デューティは、コンバータ部１１に含まれる回路要素の電気的特性、入力電圧Ｖｉ、出力電圧Ｖｏの目標電圧に応じて定まる値である。従って、これらの要素に応じた値を設定することが可能である。設定されたデューティを用いると、オン時間とオフ時間のいずれか１つにより、他方の時間を算出することができる。このため、上記各実施形態について、オン時間のカウント値Ｋｏｎとオフ時間のカウント値Ｋｏｆｆのうちの何れか１つに基づいて設定値ＳＥＴｏｎを算出するようにしてもよい。
【０１１５】
・上記各実施形態の構成要件を適宜組み合わせて実施すること。
例えば、図１０に示すステップ６４において、図９に示すステップ５４の処理を実行して設定値ＳＥＴｏｎを算出する。
【０１１６】
・上記第５実施形態では、オン時間のカウント値Ｋｏｎと、出力電圧Ｖｏが第２の参照電圧ＶＲ２からピークまでの期間に対応するカウント値Ｍｏｎとによりピーク電圧Ｖｐを算出するようにした。これを、出力電圧Ｖｏがピークから第２の参照電圧ＶＲ２まで低下するのに要する時間に対応するカウント値Ｍｏｆｆ（図１３参照）するように構成し、このカウント値Ｍｏｆｆとオフ時間のカウント値Ｋｏｆｆとによりピーク電圧Ｖｐを算出するようにしてもよい。
【０１１７】
また、出力電圧Ｖｏが第２の参照電圧ＶＲ２より高くなってからピークを越え第２の参照電圧ＶＲ２より低くなるまでの期間に対応するカウント値をカウントするように構成する、即ち、図１１に示す比較器７３の出力信号Ｖｃ２をピーク時間カウンタ７５に供給する。そして、そのカウンタ７５のカウント値（この場合は図１３に示すカウント値Ｍｐ）と、トランジスタＴ１のスイッチングサイクルに対応するカウント値Ｋｐ（＝Ｋｏｎ＋Ｋｏｆｆ）と、によりピーク電圧Ｖｐを算出するようにしてもよい。
【０１１８】
・上記第５実施形態において、算出した補正値ＶＦｃａｌの値と、前回設定した補正値ＶＦｃａｌの値の差（絶対値）が大きい場合に、段階的に出力する補正値を変更するようにしてもよい。この場合、第１の参照電圧ＶＲ１の大きな変更を抑制して出力電圧Ｖｏが変動するのを防ぐことが可能となる。また、補正値の上限値を設定し、算出した補正値ＶＦｃａｌが上限値を超える場合に上限値を設定するようにするようにしてもよい。
【０１１９】
・上記各実施形態のコンバータ部１１の構成を適宜変更してもよい。例えば、トランジスタＴ１をＮチャネルＭＯＳトランジスタとしてもよい。また、トランジスタＴ２に換えてダイオードを接続してもよい。また、各トランジスタＴ１，Ｔ２をそれぞれ複数のトランジスタを組み合わせた回路に置き換えても良い。
【０１２０】
・上記各実施形態では、出力電圧Ｖｏと参照電圧とを比較し、その比較結果に応じて、出力電圧Ｖｏが参照電圧より低くなったときにトランジスタＴ１をオンする所謂ボトム検出型のＤＣ−ＤＣコンバータに具体化した。これを、出力電圧Ｖｏが参照電圧より高くなったときにトランジスタＴ１をオフする、つまり、出力電圧Ｖｏのピーク電圧を検出してトランジスタＴ１を制御するＤＣ−ＤＣコンバータに具体化してもよい。このＤＣ−ＤＣコンバータの場合、オフ時間を調整してスイッチング周波数を目標の周波数に近づけるようにする。そして、第５実施形態のように、出力電圧Ｖｏの平均値を目標電圧と一致させる場合には、出力電圧Ｖｏのボトム値を算出して参照電圧を変更するようにすればよい。
【０１２１】
・上記各実施形態では、抵抗Ｒ１，Ｒ２により出力電圧Ｖｏを分圧したフィードバック電圧Ｖａを生成してこのフィードバック電圧Ｖａと参照電圧とを比較するようにしたが、出力電圧Ｖｏの１倍の電圧、つまり出力電圧Ｖｏを直接比較器２１にフィードバックするようにしてもよい。
【０１２２】
・上記各実施形態では、ＯＮ時間カウンタ２３を、カウント値Ｋｏｎをカウントアップするアップカウンタとしたが、ダウンカウンタとしてもよい。
・上記各実施形態では、出力電圧Ｖｏに基づくフィードバック電圧Ｖａの変動、即ち出力電圧Ｖｏのリップル成分により、トランジスタＴ１，Ｔ２をオンオフ制御するようにした。リップル成分は、主に、インダクタＬ１に流れるインダクタ電流と、コンデンサＣ１を接続することによる抵抗成分（等価直列抵抗ＥＳＲ）により決定される。従って、等価直列抵抗ＥＳＲの小さなコンデンサを用いると、出力電圧Ｖｏのリップル成分（振幅）が小さくなる。このような場合、出力電圧Ｖｏに基づく電圧（フィードバック電圧Ｖａ）に、制御信号ｆｓｗと同期した三角波形の電圧を重畳することにより、リップル成分を擬似的に生成して出力電圧Ｖｏを制御する。このような構成により、出力電圧Ｖｏを安定化することができる。また、等価直列抵抗ＥＳＲの抵抗値の小さなコンデンサ（例えば積層セラミックコンデンサ）を用いることができるため、ＤＣ−ＤＣコンバータの小型化及び低コスト化を図ることができる。
【０１２３】
・上記各実施形態では、入力電圧Ｖｉを降圧した出力電圧Ｖｏを生成する降圧型のＤＣ−ＤＣコンバータに具体化したが、入力電圧Ｖｉを昇圧した出力電圧Ｖｏを生成する昇圧型のＤＣ−ＤＣコンバータに具体化してもよい。
【０１２４】
上記各実施形態に関し、以下の付記を開示する。
（付記１）
スイッチを含み、前記スイッチの状態に応じて入力電圧から出力電圧を生成するコンバータ部と、
前記出力電圧に基づく電圧と参照電圧とを比較した結果に応じたタイミングにて前記スイッチを第１の状態に制御した後、前記タイミングから設定値に応じた時間経過後に前記スイッチを第２の状態に制御するスイッチ制御回路と、基準周波数のパルス信号を前記第１の状態の間カウントし、そのカウント値に基づいて前記設定値を調整する調整回路とを含む制御回路と、
を有し、
前記調整回路は、前記設定値の調整後のデューティが前記設定値の調整前のデューティと一致するように、前記設定値を調整すること、
を特徴とするＤＣ−ＤＣコンバータ。
（付記２）
前記調整回路は、
基準周波数のパルス信号を前記第１の状態の間カウントした第１のカウント値と、前記基準周波数のパルス信号を前記第２の状態の間カウントした第２のカウント値とに基づいて、前記第１のカウント値と前記第２のカウント値の合計値を算出し、その合計値と前記基準値との比に応じて前記第１のカウント値に対する調整量を算出し、前記調整量に基づいて前記調整後のデューティに対応する前記設定値を調整する、
ことを特徴とする付記１に記載のＤＣ−ＤＣコンバータ。
（付記３）
前記調整回路は、
基準周波数のパルス信号を前記第１の状態の間カウントした第１のカウント値と、前記基準周波数のパルス信号を前記第２の状態の間カウントした第２のカウント値とに基づいて、前記第１のカウント値と前記第２のカウント値の合計値を算出し、その合計値と前記基準値との差分値を算出し、前記合計値と前記第１のカウント値の比が前記差分値と調整量との比と同じになるように該調整量を算出し、前記調整量を前記第１のカウント値に加算して前記調整後のデューティに対応する前記設定値を算出する、
ことを特徴とする付記１に記載のＤＣ−ＤＣコンバータ。
（付記４）
前記調整回路は、前記第２のカウント値が所定値より大きくなったときに制御信号を生成し、
前記スイッチ制御回路は、前記制御信号に応答して前記スイッチを所定時間第１の状態に制御する、
ことを特徴とする付記２又は３に記載のＤＣ−ＤＣコンバータ。
（付記５）
前記調整回路は、前記第１のカウント値と前記合計値とをそれぞれ２の指数乗の値に近似した第１の近似カウント値と近似合計値とを算出し、前記近似合計値と前記基準値との比に応じて前記第１のカウント値に対する調整量を算出し、前記調整量に基づいて前記設定値を調整する、
ことを特徴とする付記２又は３に記載のＤＣ−ＤＣコンバータ。
（付記６）
前記調整回路は、前記調整量が所定の範囲内のときには、前記調整量の最小値を用いて前記設定値を算出する、
ことを特徴とする付記５に記載のＤＣ−ＤＣコンバータ。
（付記７）
前記調整回路は、複数の前記合計値の平均値を算出し、その平均値が前記基準値を中心とする所定範囲内にないときには、前記平均値と前記基準値との差に応じて前記設定値を補正する、
ことを特徴とする付記２〜６のうちの何れか１項に記載のＤＣ−ＤＣコンバータ。
（付記８）
前記出力電圧に比例した電圧と第２の参照電圧とを比較し、その比較結果に応じた第２のタイミングから前記スイッチが前記第２の状態となるまでの間、前記基準周波数のパルス信号をカウントした第３のカウント値と前記第１のカウント値と、前記参照電圧と前記第２の参照電圧とに基づいて前記出力電圧のリップルを算出し、そのリップルに応じて前記参照電圧を調整する第２の調整回路を有する、
ことを特徴とする付記２〜７のうちの何れか１項に記載のＤＣ−ＤＣコンバータ。
（付記９）
前記出力電圧に比例した電圧と第２の参照電圧とを比較し、比較結果に応じた信号を出力する第２の比較器と、
前記第２の比較器の出力信号が所定レベルの間、前記基準周波数のパルス信号をカウントした第３のカウント値と、前記第１のカウント値前記第２のカウント値の合計値と、前記参照電圧と前記第２の参照電圧とに基づいて前記出力電圧のリップルを算出し、そのリップルに応じて前記参照電圧を調整する第２の調整回路を有する、
ことを特徴とする付記２〜７のうちの何れか１項に記載のＤＣ−ＤＣコンバータ。
（付記１０）
前記スイッチ制御回路は、
出力電圧に比例した電圧と参照電圧とを比較し、その比較結果に基づいて前記スイッチを制御するタイミングを決定する信号を出力する比較器と、
前記比較器の出力信号に基づいて基準周波数のパルス信号をカウント動作を前記設定値に応じた回数行い、カウント動動作の開始時に第１のレベルのフラグ信号を出力し、カウント動作の終了後に第２のレベルのフラグ信号を出力するカウンタと、
前記第１のレベルのフラグ信号に応答して前記スイッチをオン制御する駆動回路と、
を含み、
前記調整回路は、前記カウンタのカウント値に基づいて前記調整後のデューティに対応する前記設定値を調整する、
ことを特徴とする付記１に記載のＤＣ−ＤＣコンバータ。
（付記１１）
スイッチを含み、前記スイッチの状態に応じて入力電圧から出力電圧を生成するコンバータ部と、
出力電圧に基づく電圧と参照電圧とを比較し、その比較結果に基づいて前記スイッチを制御するタイミングを決定する信号を出力する比較器と、
前記比較器の出力信号に基づいてイネーブル信号を生成するフリップフロップ回路と、
前記イネーブル信号に応答して基準周波数のクロック信号のカウントを開始し、その開始から設定回数のカウントを終了するまで第１レベルのフラグ信号を出力し、カウントの終了から次のイネーブル信号まで第２レベルのフラグ信号を出力する第１のカウンタと、
前記フラグ信号に応答してスイッチをオンオフ制御する駆動回路と、
前記第２レベルのフラグ信号が出力される間、前記クロック信号をカウントする第２のカウンタと、
前記第１のカウンタの第１のカウント値と前記第２の第２のカウンタの第２のカウント値に基づいて、前記第１のカウント値と前記第２のカウント値との比を維持したまま、前記第１のカウント値と前記第２のカウント値との合計値を所定の設定値と一致させるように前記設定回数を調整する調整回路とを有する制御回路と、
を有することを特徴とするＤＣ−ＤＣコンバータ。
（付記１２）
前記出力電圧に基づく電圧に、前記スイッチを制御する制御信号と同期した三角波形の電圧を重畳し、重畳後の電圧と前記参照電圧とを比較すること、ことを特徴とする付記１又は１１に記載のＤＣ−ＤＣコンバータ。
（付記１３）
ＤＣ−ＤＣコンバータの制御回路であって、
入力電圧から出力電圧を生成するためのスイッチを、前記出力電圧に基づく電圧と参照電圧とを比較した結果に応じたタイミングにて第１の状態に制御した後、前記タイミングから設定値に応じた時間経過後に第２の状態に制御するスイッチ制御回路と、
基準周波数のパルス信号を前記第１の状態の間カウントし、そのカウント値に基づいて前記設定値を調整する調整回路と、
を有し、
前記調整回路は、前記設定値の調整後のデューティが前記設定値の調整前のデューティと一致するように、前記設定値を調整すること、
を特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記１４）
ＤＣ−ＤＣコンバータの制御方法であって、
入力電圧から出力電圧を生成するためのスイッチを、前記出力電圧に基づく電圧と参照電圧とを比較した結果に応じたタイミングにて第１の状態に制御した後、前記タイミングから設定値に応じた時間経過後に第２の状態に制御し、
基準周波数のパルス信号を前記第１の状態の間カウントし、そのカウント値に基づいて、前記設定値の調整後のデューティが前記設定値の調整前のデューティと一致するように、前記設定値を調整すること、
を特徴とするＤＣ−ＤＣコンバータの制御方法。
【符号の説明】
【０１２５】
１１  コンバータ部
１２  制御回路
２１  比較器
２３，２６  カウンタ
２７  ＯＮ時間調整回路
ＤＫｏｎ  調整量
ＳＥＴｏｎ  設定値
Ｋｏｎ  カウント値
Ｋｏｆｆ  カウント値
Ｋｒ  分周比設定値
Ｔ１  トランジスタ（スイッチ）
ＶＲＥＦ  参照電圧
Ｖａ  フィードバック電圧
【図１】
2010226930.tif 000003
【図２】
2010226930.tif 000004
【図３】
2010226930.tif 000005
【図４】
2010226930.tif 000006
【図５】
2010226930.tif 000007
【図６】
2010226930.tif 000008
【図７】
2010226930.tif 000009
【図８】
2010226930.tif 000010
【図９】
2010226930.tif 000011
【図１０】
2010226930.tif 000012
【図１１】
2010226930.tif 000013
【図１２】
2010226930.tif 000014
【図１３】
2010226930.tif 000015
【図１４】
2010226930.tif 000016
【図１５】
2010226930.tif 000017