(57)【要約】【課題】Ｖｔｈを補正する際に、電位差ＶｇｓがＶｔｈよりも小さくなるのを防止することの可能な駆動方法、駆動装置および表示装置を提供する。【解決手段】Ｖｔｈ補正準備期間（Ｔ１〜Ｔ３）において、ゲート線ＷＳＬの電圧が、後にドレイン線ＤＳＬに印加する電圧（Ｖｏｎ２）よりも高い電圧（Ｖｏｎ１）に上げられている。これにより、書き込み走査回路２３によってゲート線ＷＳＬの電圧がＶｏｎ１からＶｏｆｆに下げられたときに、ゲート電圧Ｖｇが一時的にΔＶ１だけ下がると共に、ソース電圧Ｖｓも一時的にΔＶ２だけ下がる。その結果、２回目のＶｔｈ補正を始める直前のゲート電圧Ｖｇおよびソース電圧Ｖｓの値が低く抑えられる。【選択図】図３
2010014746.tif 000002
【特許請求の範囲】
【請求項１】
有機発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第１トランジスタと、第２トランジスタと、第３トランジスタと、保持容量とを有し、
前記駆動部は、第１駆動部と、第２駆動部と、制御部と、第１配線と、第２配線と、第３配線と、第４配線と、第５配線と、参照電圧に設定される第６配線とを有し、
前記第１トランジスタのゲートが前記第１配線に接続され、
前記第１トランジスタのドレインまたはソースが前記第３配線に接続され、
前記第１トランジスタのドレインおよびソースのうち前記第３配線に未接続の方が前記第２トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第２トランジスタのドレインまたはソースが前記第２配線に接続され、
前記第２トランジスタのドレインおよびソースのうち前記第２配線に未接続の方が前記第３トランジスタのドレインまたはソース、前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記第３トランジスタのドレインおよびソースのうち前記有機発光素子のアノードに未接続の方が前記第４配線を介して第１駆動部に接続され、
前記第３トランジスタのゲートが前記第５配線を介して第２駆動部に接続され、
前記有機発光素子のカソードが前記第６配線に接続され、
前記第１駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第１電圧を前記第４配線に出力可能となっており、
前記第２駆動部は、少なくとも、前記第３トランジスタのオン電圧以上の第２電圧を前記第５配線に出力可能となっており、
前記制御部は、前記第１駆動部および前記第２駆動部に対して、前記第４配線の電圧を前記第１電圧にし、かつ前記第５配線の電圧を前記第２電圧にすることを指示する制御信号を出力する表示装置。
【請求項２】
前記駆動部は、さらに、第３駆動部と、第４駆動部と、第５駆動部とを有し、
前記第３駆動部は、少なくとも、前記第１トランジスタのオン電圧よりも低い第３電圧と、前記第１トランジスタのオン電圧以上の第４電圧とを前記第１配線に出力可能となっており、
前記第４駆動部は、少なくとも、前記有機発光素子の閾値電圧と前記参照電圧との和よりも低い第５電圧と、前記有機発光素子の閾値電圧と前記参照電圧との和以上の第６電圧とを前記第２配線に出力可能となっており、
前記第５駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第７電圧と、前記映像信号に応じた大きさの第８電圧とを前記第３配線に出力可能となっている請求項１に記載の表示装置。
【請求項３】
前記制御部は、前記第１トランジスタおよび前記第２トランジスタがオフしているときに、前記制御信号を出力する請求項１に記載の表示装置。
【請求項４】
前記有機発光素子は、陽極と、当該有機発光素子の発光色に応じた材料によって形成された有機発光層と、陰極とをこの順に積層してなる積層構造となっており、
前記第１駆動部は、前記有機発光層の厚さに応じた大きさの電圧を前記第１電圧として前記第４配線に出力可能となっている請求項１に記載の表示装置。
【請求項５】
有機発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第１トランジスタと、第２トランジスタと、第３トランジスタと、保持容量とを有し、
前記駆動部は、第１駆動部と、第２駆動部と、第１配線と、第２配線と、第３配線と、第４配線と、第５配線と、参照電圧に設定される第６配線とを有し、
前記第１トランジスタのゲートが前記第１配線に接続され、
前記第１トランジスタのドレインまたはソースが前記第３配線に接続され、
前記第１トランジスタのドレインおよびソースのうち前記第３配線に未接続の方が前記第２トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第２トランジスタのドレインまたはソースが前記第２配線に接続され、
前記第２トランジスタのドレインおよびソースのうち前記第２配線に未接続の方が前記第３トランジスタのドレインまたはソース、前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記第３トランジスタのドレインおよびソースのうち前記有機発光素子のアノードに未接続の方が前記第４配線を介して第１駆動部に接続され、
前記第３トランジスタのゲートが前記第５配線を介して第２駆動部に接続され、
前記有機発光素子のカソードが前記第６配線に接続され、
前記第１駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第１電圧を前記第４配線に出力可能となっており、
前記第２駆動部は、少なくとも、前記第３トランジスタのオン電圧以上の第２電圧を前記第５配線に出力可能となっている表示装置の前記第１駆動部および前記第２駆動部が、前記第４配線の電圧を前記第１電圧にし、かつ前記第５配線の電圧を前記第２電圧にする表示装置の駆動方法。
【請求項６】
表示装置を備え、
前記表示装置は、
有機発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、第１トランジスタと、第２トランジスタと、第３トランジスタと、保持容量とを有し、
前記駆動部は、第１駆動部と、第２駆動部と、制御部と、第１配線と、第２配線と、第３配線と、第４配線と、第５配線と、参照電圧に設定される第６配線とを有し、
前記第１トランジスタのゲートが前記第１配線に接続され、
前記第１トランジスタのドレインまたはソースが前記第３配線に接続され、
前記第１トランジスタのドレインおよびソースのうち前記第３配線に未接続の方が前記第２トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第２トランジスタのドレインまたはソースが前記第２配線に接続され、
前記第２トランジスタのドレインおよびソースのうち前記第２配線に未接続の方が前記第３トランジスタのドレインまたはソース、前記保持容量の他端および前記有機発光素子のアノードに接続され、
前記第３トランジスタのドレインおよびソースのうち前記有機発光素子のアノードに未接続の方が前記第４配線を介して第１駆動部に接続され、
前記第３トランジスタのゲートが前記第５配線を介して第２駆動部に接続され、
前記有機発光素子のカソードが前記第６配線に接続され、
前記第１駆動部は、少なくとも、前記有機発光素子の閾値電圧よりも低い第１電圧を前記第４配線に出力可能となっており、
前記第２駆動部は、少なくとも、前記第３トランジスタのオン電圧以上の第２電圧を前記第５配線に出力可能となっており、
前記制御部は、前記第１駆動部および前記第２駆動部に対して、前記第４配線の電圧を前記第１電圧にし、かつ前記第５配線の電圧を前記第２電圧にすることを指示する制御信号を出力する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素の発光素子として有機発光素子を用いた表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
表示装置に使われる有機ＥＬ素子は、陽極、有機層（有機化合物層）および陰極をこの順に積層してなる積層構造となっている。そのため、有機ＥＬ素子を形成する過程において、微小なパーティクルなどによって、薄い有機層にピンホール等の欠陥が形成されることがある。例えば、上面発光型の有機ＥＬ表示装置の場合には、有機層の厚さが数ｎｍ〜数１０ｎｍと非常に薄いので、１μｍ程度のパーティクルが有機ＥＬ素子に混入した場合であっても、ピンホール等が生じ得る。
【０００５】
有機層にピンホール等の欠陥が存在すると、それによって陽極と陰極との間に電気的なショート回路が形成され、有機層に流れるべき電流の全部または一部がショート回路に流れてしまうことがある。そのような場合には、有機層が発光しないか、または有機層の発光輝度が低くなる現象が発生する。この現象が発生した画素は、滅点画素と呼ばれている。
【０００６】
この滅点画素の発生は歩留まりの低下を招く。そのため、従来から、滅点画素に対する種々の対策が講じられている。例えば、特許文献１では、滅点画素に対して、逆バイアス電圧を印加して電流を流し、その電流によって生じる発熱現象を利用して欠陥部分を高抵抗化または絶縁化する方策が提案されている。
【０００７】
【特許文献１】特開２００３−５１３８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１３は、有機ＥＬ表示装置においてマトリクス状に配置された各画素の内部構成の一例を表したものである。図１３に示した画素１００は、駆動方式としてアクティブマトリクス方式が用いられている場合に一般的に採られる構造を有しており、有機ＥＬ素子１１０およびそれに接続された画素回路１２０により構成されている。画素回路１２０は、サンプリング用のトランジスタＴＷＳ、保持容量Ｃｓ、駆動用のトランジスタＴＤｒによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。
【０００９】
画素回路１２０において、ゲート線ＷＳＬがトランジスタＴＷＳのゲートに接続され、ドレイン線ＤＳＬがトランジスタＴＤｒのドレインに接続され、信号線ＤＴＬがトランジスタＴＷＳのドレインに接続されている。トランジスタＴＷＳのソースはトランジスタＴＤｒのゲートと、保持容量Ｃｓの一端に接続されており、トランジスタＴＤｒのソースと保持容量Ｃｓの他端とが有機ＥＬ素子１１０のアノードに接続されている。有機ＥＬ素子１１０のカソードは、グラウンド線ＧＮＤに接続されている。
【００１０】
このような構成の画素１００を備えた表示装置では、各画素１００において画素回路１２０がオンオフ制御され、各画素１００の有機ＥＬ素子１１０に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出され、その結果、画像が表示される。
【００１１】
ところで、上記した画素１００において滅点が生じた場合には、例えば、以下のようにして、滅点の生じた画素１００のリペアを行うことが考えられる。すなわち、滅点の生じた画素１００においてトランジスタＴＷＳ，ＴＤｒを共にオンした状態で、ドレイン線ＤＳＬの電圧をＶｉｎｉ（＜０）にする。このとき、画素１００は、図１４に示した等価回路で表されるので、有機ＥＬ素子１１０には、以下の式で表される逆バイアス電圧ＶＥＬ１が印加される。
ＶＥＬ１＝（Ｖｉｎｉ−Ｖｃａ）×（ＲＥＬ／（ＲＥＬ＋ＲＤｒ））
【００１２】
ここで、ＲＤｒはトランジスタＴＤｒのオン抵抗、ＲＥＬは有機ＥＬ素子１１０のショート抵抗、Ｖｃａは有機ＥＬ素子１１０のカソード電圧をそれぞれ表している。
【００１３】
ところで、ＲＤｒはＲＥＬと比べて極めて大きく、有機ＥＬ素子１１０の分圧比は極めて小さい。そのため、通常、各画素１００を駆動する際にドレイン線ＤＳＬに印加される程度の電圧（Ｖｉｎｉ）を、滅点の生じた画素１００のドレイン線ＤＳＬに印加することにより、有機ＥＬ素子１１０に逆バイアス電圧を印加したとしても、有機ＥＬ素子１１０の欠陥部分を高抵抗化または絶縁化することができない場合があるという問題がある。
【００１４】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、滅点の生じた画素に対して、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することの可能な表示装置およびその駆動方法ならびに電子機器に関する。
【課題を解決するための手段】
【００１５】
本発明の表示装置は、有機発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えたものである。画素回路には、第１トランジスタと、第２トランジスタと、第３トランジスタと、保持容量とが設けられている。駆動部には、第１駆動部と、第２駆動部と、制御部と、第１配線と、第２配線と、第３配線と、第４配線と、第５配線と、参照電圧に設定される第６配線とが設けられている。第１トランジスタのゲートが第１配線に接続されている。第１トランジスタのドレインまたはソースが第３配線に接続されている。第１トランジスタのドレインおよびソースのうち第３配線に未接続の方が第２トランジスタのゲートおよび保持容量の一端に接続されている。第２トランジスタのドレインまたはソースが第２配線に接続されている。第２トランジスタのドレインおよびソースのうち第２配線に未接続の方が第３トランジスタのドレインまたはソース、保持容量の他端および有機発光素子のアノードに接続されている。第３トランジスタのドレインおよびソースのうち有機発光素子のアノードに未接続の方が第４配線を介して第１駆動部に接続されている。第３トランジスタのゲートが第５配線を介して第２駆動部に接続されている。有機発光素子のカソードが第６配線に接続されている。第１駆動部は、少なくとも、有機発光素子の閾値電圧よりも低い第１電圧を第４配線に出力可能となっている。第２駆動部は、少なくとも、第３トランジスタのオン電圧以上の第２電圧を第５配線に出力可能となっている。制御部は、第１駆動部および第２駆動部に対して、第４配線の電圧を第１電圧にし、かつ第５配線の電圧を第２電圧にすることを指示する制御信号を出力するようになっている。
【００１６】
本発明の電子機器は、上記表示装置を備えたものである。
【００１７】
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置の第１駆動部および第２駆動部が、第４配線の電圧を第１電圧にし、かつ第５配線の電圧を第２電圧にするステップを実行するものである。
【００１８】
上記駆動方法が用いられる表示装置は、有機発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えたものである。画素回路には、第１トランジスタと、第２トランジスタと、第３トランジスタと、保持容量とが設けられている。駆動部には、第１駆動部と、第２駆動部と、第１配線と、第２配線と、第３配線と、第４配線と、第５配線と、参照電圧に設定される第６配線とが設けられている。第１トランジスタのゲートが第１配線に接続されている。第１トランジスタのドレインまたはソースが第３配線に接続されている。第１トランジスタのドレインおよびソースのうち第３配線に未接続の方が第２トランジスタのゲートおよび保持容量の一端に接続されている。第２トランジスタのドレインまたはソースが第２配線に接続されている。第２トランジスタのドレインおよびソースのうち第２配線に未接続の方が第３トランジスタのドレインまたはソース、保持容量の他端および有機発光素子のアノードに接続されている。第３トランジスタのドレインおよびソースのうち有機発光素子のアノードに未接続の方が第４配線を介して第１駆動部に接続されている。第３トランジスタのゲートが第５配線を介して第２駆動部に接続されている。有機発光素子のカソードが第６配線に接続されている。第１駆動部は、少なくとも、有機発光素子の閾値電圧よりも低い第１電圧を第４配線に出力可能となっている。第２駆動部は、少なくとも、第３トランジスタのオン電圧以上の第２電圧を第５配線に出力可能となっている。
【００１９】
本発明の表示装置およびその駆動方法ならびに電子機器では、滅点の生じた画素において、第４配線の電圧が第１電圧に設定され、かつ第５配線の電圧が第２電圧に設定される。これにより、第３トランジスタのオン抵抗をＲＲＳ、有機発光素子のショート抵抗をＲＥＬ、第１電圧をＶｓｓ、有機発光素子のカソード電圧をＶｃａとすると、有機発光素子に対して、（Ｖｓｓ−Ｖｃａ）×（ＲＥＬ／（ＲＥＬ＋ＲＲＳ））の逆バイアス電圧を印加することができる。ここで、第１電圧は、第３配線とは異なる第４配線に印加される電圧であることから、第１電圧を、第３配線に印加される電圧よりも低くすることが可能である。従って、第３配線から有機発光素子に逆バイアス電圧を印加する場合よりも、有機発光素子に対して大きな逆バイアス電圧を印加することができる。
【発明の効果】
【００２０】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、滅点の生じた画素において、第４配線の電圧を第３配線に印加される電圧とは異なる第１電圧にし、かつ第５配線の電圧を第２電圧にすることができるようにしたので、有機発光素子に対して大きな逆バイアス電圧を印加することができる。これにより、有機発光素子の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２２】
図１は、本発明の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、例えば、ガラス，シリコン（Ｓｉ）ウェハあるいは樹脂などよりなる基板（図示せず）上に、表示部１０と、表示部１０の周辺に形成された周辺回路部２０（駆動部）とを備えている。
【００２３】
表示部１０は、複数の画素１１を表示部１０の全面に渡ってマトリクス状に配置したものであり、外部から入力された映像信号２０ａに基づく画像をアクティブマトリクス駆動により表示するものである。各画素１１は、赤色用の画素１１Ｒと、緑色用の画素１１Ｇと、青色用の画素１１Ｂとを含んでいる。
【００２４】
図２は、画素１１Ｒ，１１Ｇ，１１Ｂの内部構成の一例を表したものである。画素１１Ｒ，１１Ｇ，１１Ｂ内には、図２に示したように、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ（発光素子）と、画素回路１３とが設けられている。
【００２５】
有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ（以下、有機ＥＬ素子１２Ｒ等と称する。）は、例えば、図示しないが、陽極（アノード）、有機層および陰極（カソード）が順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。有機層に含まれる各層（正孔注入層、正孔輸送層、発光層、電子輸送層など）の材料は、有機ＥＬ素子１２Ｒ等の発光色に応じた材料となっている。
【００２６】
画素回路１３は、サンプリング用のトランジスタＴＷＳ（第１トランジスタ）、駆動用のトランジスタＴＤｒ（第２トランジスタ）、逆バイアス電圧印加用のトランジスタＴＲＳ（第３トランジスタ）、保持容量Ｃｓによって構成されたものであり、３Ｔｒ１Ｃの回路構成となっている。トランジスタＴＷＳ，ＴＤｒ，ＴＲＳは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。
【００２７】
周辺回路部２０は、タイミング制御回路２１（制御部）と、水平駆動回路２２（第５駆動部）と、書き込み走査回路２３（第３駆動部）と、電源走査回路２４（第４駆動部）と、逆バイアス用水平駆動回路２５（第１駆動部）と、逆バイアス用走査回路２６（第２駆動部）とを有している。タイミング制御回路２１は、信号生成回路２１Ａと、信号保持制御回路２１Ｂとを含んでいる。また、周辺回路部２０には、ゲート線ＷＳＬ（第１配線）と、ドレイン線ＤＳＬ（第２配線）と、信号線ＤＴＬ（第３配線）と、逆バイアス信号線ＲＢＬ（第４配線）と、ゲート線ＲＳＬ（第５配線）と、グラウンド線ＧＮＤ（第６配線）とが設けられている。また、逆バイアス信号線ＲＢＬとして、有機ＥＬ素子１２Ｒ用の逆バイアス信号線ＲＢＬＲと、有機ＥＬ素子１２Ｇ用の逆バイアス信号線ＲＢＬＧと、有機ＥＬ素子１２Ｂ用の逆バイアス信号線ＲＢＬＢとが別個に設けられている。また、ゲート線ＲＳＬとして、有機ＥＬ素子１２Ｒ用のゲート線ＲＳＬＲと、有機ＥＬ素子１２Ｇ用のゲート線ＲＳＬＧと、有機ＥＬ素子１２Ｂ用のゲート線ＲＳＬＢとが別個に設けられている。なお、グラウンド線ＧＮＤは、グラウンドに接続されており、グラウンド電圧（参照電圧）に設定される。
【００２８】
信号生成回路２１Ａは、外部から入力された映像信号２０ａに基づいて、例えば１画面ごと（１フィールドの表示ごと）に表示部１０に表示するための表示信号２１ａを生成するようになっている。また、この信号生成回路２１Ａは、外部から入力された修理信号２０ｂに基づいて、例えば、修理対象となる、滅点の生じる画素１１Ｒ，１１Ｇ，１１Ｂに対して所定の逆バイアス電圧を印加するためのバイアス信号２１ｅを生成するようにもなっている。
【００２９】
信号保持制御回路２１Ｂは、信号生成回路２１Ａから出力された表示信号２１ａを１画面ごと（１フィールドの表示ごと）に、例えばＳＲＡＭ（Static Random Access Memory）などから構成されたフィールドメモリに格納して保持するようになっている。また、この信号保持制御回路２１Ｂは、信号生成回路２１Ａから出力されたバイアス信号２１ｅを例えばＳＲＡＭなどから構成されたフィールドメモリに格納して保持するようになっている。
【００３０】
この信号保持制御回路２１Ｂはまた、各画素１１を駆動する水平駆動回路２２、書き込み走査回路２３、電源走査回路２４、逆バイアス用水平駆動回路２５および逆バイアス用走査回路２６が連動して動作するように制御する役割も果たしている。具体的には、信号保持制御回路２１Ｂは、書き込み走査回路２３に対しては制御信号２１ｂを、電源走査回路２４に対しては制御信号２１ｃを、水平駆動回路２２に対しては制御信号２１ｄを、逆バイアス用水平駆動回路２５に対しては制御信号２１ｆを、逆バイアス用走査回路２６に対しては制御信号２１ｇをそれぞれ出力するようになっている。
【００３１】
水平駆動回路２２は、信号保持制御回路２１Ｂから出力された制御信号２１ｄに応じて、２種類の電圧（Ｖｏｆｓ１（第７電圧）、Ｖｓｉｇ（第８電圧））を出力可能となっている。具体的には、水平駆動回路２２は、表示部１０の各画素１１に接続された信号線ＤＴＬを介して、書き込み走査回路２３により選択された画素１１へ２種類の電圧（Ｖｏｆｓ１、Ｖｓｉｇ）を供給するようになっている。
【００３２】
ここで、Ｖｏｆｓ１は、有機ＥＬ素子１２Ｒ等の閾値電圧Ｖｅｌよりも低い電圧値となっている。また、Ｖｓｉｇは、映像信号２０ａに対応する電圧値であって、かつＶｏｆｓ１よりも高い電圧値となっている。
【００３３】
書き込み走査回路２３は、信号保持制御回路２１Ｂから出力された制御信号２１ｂに応じて、２種類の電圧（Ｖｏｎ１（第４電圧）、Ｖｏｆｆ１（第３電圧））を出力可能となっている。具体的には、書き込み走査回路２３は、表示部１０の各画素１１に接続されたゲート線ＷＳＬを介して、駆動対象の画素１１へ２種類の電圧（Ｖｏｎ１、Ｖｏｆｆ１）を供給し、サンプリング用のトランジスタＴＷＳを制御するようになっている。
【００３４】
ここで、Ｖｏｎ１は、トランジスタＴＷＳのオン電圧以上の値となっている。Ｖｏｎ１は、後述の「Ｖｔｈ補正準備期間」および「最初のＶｔｈ補正期間」に書き込み走査回路２３から出力される電圧値である。また、Ｖｏｆｆ１は、トランジスタＴＷＳのオン電圧よりも低い値となっており、かつ、Ｖｏｎ１よりも低い値となっている。Ｖｏｆｆ１は、後述の「Ｖｔｈ補正休止期間」および「発光期間」に書き込み走査回路２３から出力される電圧値である。
【００３５】
電源走査回路２４は、信号保持制御回路２１Ｂから出力された制御信号２１ｃに応じて、２種類の電圧（Ｖｉｎｉ（第５電圧）、Ｖｃｃ（第６電圧））を出力可能となっている。具体的には、電源走査回路２４は、表示部１０の各画素１１に接続されたドレイン線ＤＳＬを介して、駆動対象の画素１１へ２種類の電圧（Ｖｉｎｉ、Ｖｃｃ）を供給し、有機ＥＬ素子１２Ｒ等の発光および消光を制御するようになっている。
【００３６】
ここで、Ｖｉｎｉは、有機ＥＬ素子１２Ｒ等の閾値電圧Ｖｅｌと、有機ＥＬ素子１２Ｒ等のカソードの電圧Ｖｃａとを足し合わせた電圧（Ｖｅｌ＋Ｖｃａ）よりも低い電圧値である。また、Ｖｃｃは、電圧（Ｖｅｌ＋Ｖｃａ）以上の電圧値である。
【００３７】
逆バイアス用水平駆動回路２５は、信号保持制御回路２１Ｂから出力された制御信号２１ｆに応じて、２種類の電圧（Ｖｏｆｓ２、Ｖｓｓ（第１電圧））を出力可能となっている。具体的には、逆バイアス用水平駆動回路２５は、表示部１０の各画素１１に接続された逆バイアス信号線ＲＢＬ（ＲＢＬＲ、ＲＢＬＧ、ＲＢＬＢ）を介して、逆バイアス用走査回路２６により選択された画素１１へ２種類の電圧（Ｖｏｆｓ２、Ｖｓｓ）を供給するようになっている。
【００３８】
ここで、Ｖｏｆｓ２は、有機ＥＬ素子１２Ｒ等の閾値電圧Ｖｅｌよりも低く、かつＶｏｆｓ１と同等レベルの電圧値となっている。また、Ｖｓｓは、Ｖｏｆｓ１，Ｖｏｆｓ２よりも低い電圧値となっている。Ｖｓｓは、後述の滅点補正期間に逆バイアス用水平駆動回路２５から出力される電圧値であり、Ｖｏｆｓ２、は、画像を表示する期間などに逆バイアス用水平駆動回路２５から出力される電圧値である。
【００３９】
逆バイアス用走査回路２６は、信号保持制御回路２１Ｂから出力された制御信号２１ｇに応じて、２種類の電圧（Ｖｏｎ２（第２電圧）、Ｖｏｆｆ２）を出力可能となっている。具体的には、逆バイアス用走査回路２６は、表示部１０の各画素１１に接続されたゲート線ＲＳＬ（ＲＳＬＲ、ＲＳＬＧ、ＲＳＬＢ）を介して、駆動対象の画素１１へ２種類の電圧（Ｖｏｎ２、Ｖｏｆｆ２）を供給し、逆バイアス電圧印加用のトランジスタＴＲＳを制御するようになっている。
【００４０】
ここで、Ｖｏｎ２は、トランジスタＴＲＳのオン電圧以上の値となっている。また、Ｖｏｆｆ２は、トランジスタＴＲＳのオン電圧よりも低い値となっており、かつ、Ｖｏｎ２よりも低い値となっている。Ｖｏｎ２は、後述の滅点補正期間に逆バイアス用走査回路２６から出力される電圧値であり、Ｖｏｆｆ２、は、画像を表示する期間などに逆バイアス用走査回路２６から出力される電圧値である。
【００４１】
次に、図１、図２を参照して、各構成要素の接続関係について説明する。書き込み走査回路２３から引き出されたゲート線ＷＳＬは、行方向に延在して形成されており、トランジスタＴＷＳのゲートに接続されている。電源走査回路２４から引き出されたドレイン線ＤＳＬも行方向に延在して形成されており、トランジスタＴＤｒのドレインに接続されている。また、水平駆動回路２２から引き出された信号線ＤＴＬは列方向に延在して形成されており、トランジスタＴＷＳのドレインに接続されている。逆バイアス用水平駆動回路２５から引き出された逆バイアス信号線ＲＢＬは列方向に延在して形成されており、トランジスタＴＲＳのソースまたはドレインに接続されている。逆バイアス信号線ＲＢＬＲは有機ＥＬ素子１２Ｒ用のトランジスタＴＲＳのソースまたはドレインに、逆バイアス信号線ＲＢＬＧは有機ＥＬ素子１２Ｇ用のトランジスタＴＲＳのソースまたはドレインに、逆バイアス信号線ＲＢＬＢは有機ＥＬ素子１２Ｂ用のトランジスタＴＲＳのソースまたはドレインにそれぞれ接続されている。逆バイアス用走査回路２６から引き出されたゲート線ＲＳＬは列方向に延在して形成されており、トランジスタＴＲＳのソースまたはドレインに接続されている。ゲート線ＲＳＬＲは有機ＥＬ素子１２Ｒ用のトランジスタＴＲＳのゲートに、ゲート線ＲＳＬＧは有機ＥＬ素子１２Ｇ用のトランジスタＴＲＳのゲートに、ゲート線ＲＳＬＢは有機ＥＬ素子１２Ｂ用のトランジスタＴＲＳのゲートにそれぞれ接続されている。トランジスタＴＷＳのソースは駆動用のトランジスタＴＤｒのゲートと、保持容量Ｃｓの一端に接続されている。トランジスタＴＤｒのソースが保持容量Ｃｓの他端と、有機ＥＬ素子１２Ｒ等のアノードと、トランジスタＴＲＳのソースまたはドレインのうち逆バイアス信号線ＲＢＬに未接続の方とに接続されている。有機ＥＬ素子１２Ｒ等のカソードは、グラウンド線ＧＮＤに接続されている。
【００４２】
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）の一例について説明する。本実施の形態では、有機ＥＬ素子１２Ｒ等のＩ−Ｖ特性が経時変化したり、トランジスタＴＤｒの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１２Ｒ等の発光輝度を一定に保つようにするために、有機ＥＬ素子１２Ｒ等のＩ−Ｖ特性の変動に対する補償動作およびトランジスタＴＤｒの閾値電圧Ｖｔｈや移動度μの変動に対する補正動作を組み込んでいる。
【００４３】
図３は、表示装置１における各種波形の一例を表したものである。図３には、ゲート線ＷＳＬに２種類の電圧（Ｖｏｎ１、Ｖｏｆｆ１）が、ドレイン線ＤＳＬに２種類の電圧（Ｖｃｃ、Ｖｉｎｉ）が、信号線ＤＴＬに２種類の電圧（Ｖｓｉｇ、Ｖｏｆｓ１）が印加されている様子が示されている。さらに、図３には、ゲート線ＷＳＬ、ドレイン線ＤＳＬおよび信号線ＤＴＬへの電圧印加に応じて、トランジスタＴＤｒのゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。
【００４４】
（Ｖｔｈ補正準備期間）
まず、Ｖｔｈ補正の準備を行う。具体的には、ゲート線ＷＳＬの電圧がＶｏｆｆ１となっており、信号線ＤＴＬの電圧がＶｓｉｇとなっており、ドレイン線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１２Ｒ等が発光している時）に、電源走査回路２４が制御信号２１ｃに応じてドレイン線ＤＳＬの電圧をＶｃｃからＶｉｎｉに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｉｎｉとなり、有機ＥＬ素子１２Ｒ等が消光する。次に、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶｓｉｇからＶｏｆｓ１に切り替えたのち、ドレイン線ＤＳＬの電圧がＶｉｎｉとなっている間に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げる（Ｔ２）。すると、ゲート電圧ＶｇがＶｏｆｓ１に下がる。このとき、ゲート電圧Ｖｇとソース電圧Ｖｓとの電位差Ｖｇｓ（＝Ｖｏｆｓ１−Ｖｉｎｉ）がトランジスタＴＤｒの閾値電圧Ｖｔｈよりも大きくなるように、電源走査回路２４および水平駆動回路２２では、ドレイン線ＤＳＬおよび信号線ＤＴＬへの印加電圧（Ｖｉｎｉ、Ｖｏｆｓ１）が設定されている。
【００４５】
（最初のＶｔｈ補正期間）
次に、Ｖｔｈの補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓ１となっている間に、電源走査回路２４が制御信号２１ｃに応じてドレイン線ＤＳＬの電圧をＶｉｎｉからＶｃｃに上げる（Ｔ３）。すると、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その後、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶｏｆｓ１からＶｓｉｇに切り替える前に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎ１からＶｏｆｆ１に下げる（Ｔ４）。すると、トランジスタＴＤｒのゲートがフローティングとなり、Ｖｔｈの補正が一旦停止する。
【００４６】
（最初のＶｔｈ補正休止期間）
Ｖｔｈ補正が休止している期間中（すなわち、ゲート線ＷＳＬの電圧がＶｏｆｆ１となっており、かつドレイン線ＤＳＬの電圧がＶｃｃとなっている間）は、先のＶｔｈ補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。具体的には、水平駆動回路２２が、Ｖｔｈ補正が休止している期間中に、信号線ＤＴＬの電圧をＶｏｆｓ１からＶｓｉｇに切り替えたのち、ＶｓｉｇからＶｏｆｓ１に切り替える動作を行い、書き込み走査回路２３が、信号線ＤＴＬの電圧がＶｓｉｇとなっている間に、先のＶｔｈ補正を行った行（画素）とは異なる他の行（画素）に接続されたゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げたのち、Ｖｏｎ１からＶｏｆｆ１に切り替える。従って、水平駆動回路２２は、ある行（画素）においてＶｔｈ補正を実行するために１周期（図中の１Ｈで示された期間）の前半に信号線ＤＴＬの電圧をＶｏｆｓ１とし、他の行（画素）においてサンプリングを行うために１周期の後半に信号線ＤＴＬの電圧をＶｓｉｇとする動作を実行する。
【００４７】
なお、Ｖｔｈ補正が不十分である場合、すなわち、トランジスタＴＤｒのゲート−ソース間の電位差ＶｇｓがトランジスタＴＤｒの閾値電圧Ｖｔｈよりも大きい場合には、Ｖｔｈ補正休止期間中にも、先のＶｔｈ補正を行った行（画素）において、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも上昇する。
【００４８】
（２回目のＶｔｈ補正期間）
Ｖｔｈ補正休止期間が終了した後、Ｖｔｈの補正を再び行う。具体的には、ドレイン線ＤＳＬの電圧がＶｃｃとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓ１となっており、Ｖｔｈ補正が可能となっている時に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げ（Ｔ５）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。このとき、ソース電圧ＶｓがＶｏｆｓ１−Ｖｔｈよりも低い場合（Ｖｔｈ補正がまだ完了していない場合）には、トランジスタＴＤｒがカットオフするまで（電位差ＶｇｓがＶｔｈになるまで）、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れる。これにより、ゲート電圧ＶｇがＶｏｆｓ１となり、ソース電圧Ｖｓが上昇し、その結果、保持容量ＣｓがＶｔｈに充電され、電位差ＶｇｓがＶｔｈとなる。その後、水平駆動回路２２が信号線ＤＴＬの電圧をＶｏｆｓ１からＶｓｉｇに切り替える前に、書き込み走査回路２３がゲート線ＷＳＬの電圧をＶｏｎ１からＶｏｆｆ１に下げる（Ｔ６）。すると、トランジスタＴＤｒのゲートがフローティングとなるので、電位差Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、電位差ＶｇｓをＶｔｈに設定することにより、トランジスタＴＤｒの閾値電圧Ｖｔｈが画素回路１３ごとにばらついた場合であっても、有機ＥＬ素子１２Ｒ等の発光輝度がばらつくのをなくすることができる。
【００４９】
（２回目のＶｔｈ補正休止期間）
その後、Ｖｔｈ補正の休止期間中（すなわち、ゲート線ＷＳＬの電圧がＶｏｆｆ１となっており、かつドレイン線ＤＳＬの電圧がＶｃｃとなっている間）に、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶｏｆｓ１からＶｓｉｇに切り替える。
【００５０】
（書き込み・μ補正期間）
２回目のＶｔｈ補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっている間に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆ１からＶｏｎ１に上げ（Ｔ７）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。すると、トランジスタＴＤｒのゲートの電圧が信号線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１２Ｒ等のアノードの電圧はこの段階ではまだ有機ＥＬ素子１２Ｒ等の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１２Ｒ等はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１２Ｒ等の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶ３だけ上昇し、やがて電位差ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶ３となる。このようにして、書き込みと同時にμ補正が行われる。ここで、トランジスタＴＤｒの移動度μが大きい程、ΔＶ３も大きくなるので、電位差Ｖｇｓを発光前にΔＶ３だけ小さくすることにより、画素ごとの移動度μのばらつきを取り除くことができる。
【００５１】
（発光）
最後に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎ１からＶｏｆｆ１に下げる（Ｔ８）。すると、トランジスタＴＤｒのゲートがフローティングとなり、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１２Ｒ等に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１２Ｒ等が所望の輝度で発光する。
【００５２】
本実施の形態の表示装置１では、上記のようにして、各画素１１において画素回路１３がオンオフ制御され、各画素１１の有機ＥＬ素子１２Ｒ等に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示部１０において画像が表示される。
【００５３】
ところで、上記した有機ＥＬ素子１２Ｒ等では、有機層の厚さが数ｎｍ〜数１０ｎｍと非常に薄い。そのため、有機ＥＬ素子１２Ｒ等を製造する過程で、１μｍ程度のパーティクルが有機ＥＬ素子１２Ｒ等に混入した場合には、有機層にピンホール等が生じ得る。有機層にピンホール等の欠陥が存在すると、それによって陽極と陰極との間に電気的なショート回路が形成され、有機層に流れるべき電流の全部または一部がショート回路に流れてしまうことがある。そのような場合には、有機層が発光しないか、または有機層の発光輝度が低くなり、滅点画素が発生する。
【００５４】
この滅点画素の発生は歩留まりの低下を招く。そのため、滅点画素を修理することにより歩留まりの低下を抑えることが必要となる。滅点画素の修理方法の一つとして、有機ＥＬ素子１２Ｒ等に逆バイアス電圧を印加し、有機ＥＬ素子１２Ｒ等の欠陥部分を高抵抗化または絶縁化する方法がある。
【００５５】
例えば、図１３に示したような２Ｔｒ１Ｃの回路構成を有する画素１００を備えた表示装置において、有機ＥＬ素子１１０に逆バイアス電圧を印加するためには、滅点の生じた画素１００において、トランジスタＴＷＳ，ＴＤｒを共にオンした状態で、ドレイン線ＤＳＬの電圧をＶｉｎｉ（＜０）にすればよい。このとき、画素１００は、図１４に示した等価回路で表されるので、有機ＥＬ素子１１０には、以下の式で表される逆バイアス電圧ＶＥＬ１を印加することができる。
ＶＥＬ１＝（Ｖｉｎｉ−Ｖｃａ）×（ＲＥＬ／（ＲＥＬ＋ＲＤｒ））
【００５６】
ここで、ＲＤｒはトランジスタＴＤｒのオン抵抗、ＲＥＬは有機ＥＬ素子１１０のショート抵抗、Ｖｃａは有機ＥＬ素子１１０のカソード電圧をそれぞれ表している。
【００５７】
ところで、ＲＤｒはＲＥＬと比べて極めて大きく、有機ＥＬ素子１１０の分圧比が小さい。そのため、通常、各画素１００を駆動する際にドレイン線ＤＳＬに印加される程度の電圧（Ｖｉｎｉ）を、滅点の生じた画素１００のドレイン線ＤＳＬに印加することにより、有機ＥＬ素子１１０に逆バイアス電圧を印加したとしても、有機ＥＬ素子１１０の欠陥部分を高抵抗化または絶縁化することができない場合がある。
【００５８】
一方、本実施の形態の表示装置１では、図２に示したように、図１３の２Ｔｒ１Ｃの回路構成に、さらに、逆バイアス電圧印加用のトランジスタＴＲＳが追加されており、画像の表示・非表示の際に用いられるドレイン線ＤＳＬからではなく、トランジスタＴＲＳに接続された逆バイアス信号線ＲＢＬ（ＲＢＬＲ、ＲＢＬＧ、ＲＢＬＢ）から有機ＥＬ素子１２Ｒ等に逆バイアス電圧を印加することができるようになっている。
【００５９】
これにより、滅点の生じた画素１１Ｒ，１１Ｇ，１１Ｂにおいて、例えば、図４に示したように、ゲート線ＷＳＬの電圧がＶｏｆｆ１となっており、ドレイン線ＤＳＬの電圧がＶｉｎｉとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓ１となっている時（すなわち、トランジスタＴＷＳ，ＴＤｒが共にオフしている時）に、逆バイアス用水平駆動回路２５が制御信号２１ｆに応じて逆バイアス信号線ＲＢＬ（ＲＢＬＲ、ＲＢＬＧ、ＲＢＬＢ）の電圧をＶｓｓに設定し、かつ逆バイアス用走査回路２６が制御信号２１ｇに応じてゲート線ＲＳＬ（ＲＳＬＲ、ＲＳＬＧ、ＲＳＬＢ）の電圧をＶｏｎ２に設定する（Ｔ１０）。その後、所定の期間が経過したところで、逆バイアス用水平駆動回路２５が制御信号２１ｆに応じて逆バイアス信号線ＲＢＬ（ＲＢＬＲ、ＲＢＬＧ、ＲＢＬＢ）の電圧をＶｏｆｓ２に設定する（Ｔ１１）。
【００６０】
なお、図４には、逆バイアス用走査回路２６がゲート線ＲＳＬ（ＲＳＬＲ、ＲＳＬＧ、ＲＳＬＢ）の電圧をＶｏｎ２に設定する前に、あらかじめ逆バイアス用水平駆動回路２５が逆バイアス信号線ＲＢＬ（ＲＢＬＲ、ＲＢＬＧ、ＲＢＬＢ）の電圧をＶｓｓに設定している場合が例示されているが、逆バイアス用走査回路２６がゲート線ＲＳＬ（ＲＳＬＲ、ＲＳＬＧ、ＲＳＬＢ）の電圧をＶｏｎ２に設定すると同時に（または設定した後に）、逆バイアス用水平駆動回路２５が逆バイアス信号線ＲＢＬ（ＲＢＬＲ、ＲＢＬＧ、ＲＢＬＢ）の電圧をＶｓｓに設定するようにしてもよい。また、図４には、有機ＥＬ素子１２Ｒ等に対して、断続的に逆バイアス電圧が印加されている場合が例示されているが、連続で逆バイアス電圧が印加されるようにしてもよい。
【００６１】
上記のようにしてゲート線ＲＳＬの電圧をＶｏｎ２に設定したとき、画素１１Ｒ，１１Ｇ，１１Ｂは、図５に示した等価回路で表される。従って、有機ＥＬ素子１２Ｒ等には、以下の式で表される逆バイアス電圧ＶＥＬ２が印加される。なお、以下の式において、ＲＲＳは、トランジスタＴＲＳのオン抵抗である。
ＶＥＬ２＝（Ｖｓｓ−Ｖｃａ）×（ＲＥＬ／（ＲＥＬ＋ＲＲＳ））
【００６２】
ここで、Ｖｓｓは、水平駆動回路２２から出力されるＶｏｆｓよりも低い。そのため、信号線ＤＴＬの電圧をＶｏｆｓ１にすると共にトランジスタＴＤｒをオンすることにより有機ＥＬ素子１２Ｒ等に逆バイアス電圧を印加する場合よりも、有機ＥＬ素子１２Ｒ等に対して大きな逆バイアス電圧を印加することができる。その結果、有機ＥＬ素子１２Ｒ等の欠陥部分を高抵抗化または絶縁化するのに適した大きさの逆バイアス電圧を印加することができるので、滅点画素をより確実に修理することができる。
【００６３】
[変形例]
上記実施の形態では、滅点画素の修理に際して、逆バイアス信号線ＲＢＬＲ、ＲＢＬＧ、ＲＢＬＢに単一の電圧Ｖｓｓを印加していたが、逆バイアス信号線ＲＢＬＲ、ＲＢＬＧ、ＲＢＬＢごとに異なる電圧を印加するようにしてもよい。そのようにした場合には、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂごとに異なる大きさの逆バイアス電圧を印加することができる。
【００６４】
一般に、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂでは、有機層は発光色の波長に応じた厚さとなっており、滅点画素の修理に最適な逆バイアス電圧の大きさは有機層の厚さに応じて異なっている。例えば、図６に示したように、赤色光を発する有機ＥＬ素子１２Ｒの最適電圧ＶＲは、緑色光を発する有機ＥＬ素子１２Ｇの最適電圧ＶＧおよび青色光を発する有機ＥＬ素子１２Ｂの最適電圧ＶＢよりも大きく、有機ＥＬ素子１２Ｇの最適電圧ＶＧは青色光を発する有機ＥＬ素子１２Ｂの最適電圧ＶＢよりも大きい。そのため、上記実施の形態のように、有機層の厚さに関係なく一律に、逆バイアス信号線ＲＢＬＲ、ＲＢＬＧ、ＲＢＬＢに単一の電圧Ｖｓｓを印加した場合には、ある有機層にとっては滅点画素の修理に最適な大きさの逆バイアス電圧の大きさとなっていない可能性がある。
【００６５】
一方、本変形例のように、逆バイアス信号線ＲＢＬＲ、ＲＢＬＧ、ＲＢＬＢごとに異なる電圧を印加するようにした場合には、有機層の厚さに応じて滅点画素の修理に最適な大きさの逆バイアス電圧（ＶＲ、ＶＧ、ＶＢ）を有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂに印加することができる。これにより、修理によって滅点画素をなくすることが可能となる。
【００６６】
なお、滅点画素の修理に最適な逆バイアス電圧を大幅に超えることは好ましくない。例えば、図６に示したように、ＶＢよりも大幅に大きな電圧（例えばＶＧ程度の電圧）を有機ＥＬ素子１２Ｂに印加した場合には、有機層を破壊してしまうことが多くなり、滅点画素をなくすることができないからである。
【００６７】
（モジュールおよび適用例）
以下、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００６８】
（モジュール）
上記実施の形態の表示装置１は、例えば、図７に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板２の一辺に、表示部１０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング制御回路２１、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００６９】
（適用例１）
図８は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態に係る表示装置１により構成されている。
【００７０】
（適用例２）
図９は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。
【００７１】
（適用例３）
図１０は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態に係る表示装置１により構成されている。
【００７２】
（適用例４）
図１１は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態に係る表示装置１により構成されている。
【００７３】
（適用例５）
図１２は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態に係る表示装置１により構成されている。
【００７４】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００７５】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１３の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１３に追加してもよい。その場合、画素回路１３の変更に応じて、上述した水平駆動回路２２、書き込み走査回路２３、電源走査回路２４のほかに、必要な駆動回路を追加してもよい。
【００７６】
また、上記実施の形態等では、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の駆動を信号保持制御回路２１Ｂが制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【図面の簡単な説明】
【００７７】
【図１】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１の画素の内部構成の一例を表す構成図である。
【図３】図１の表示装置の発光動作の一例について説明するための波形図である。
【図４】図１の表示装置の滅点補正の動作の一例について説明するための波形図である。
【図５】滅点補正時の逆バイアスについて説明するための等価回路図である。
【図６】逆バイアス電圧と滅点個数との関係の一例を有機ＥＬ素子の発光色ごとに表す特性図である。
【図７】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図８】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図９】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１０】適用例３の外観を表す斜視図である。
【図１１】適用例４の外観を表す斜視図である。
【図１２】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１３】従来の表示装置の画素の内部構成の一例を表す構成図である。
【図１４】図１３の構成における滅点補正時の逆バイアスについて説明するための等価回路図である。
【符号の説明】
【００７８】
１…表示装置、１０…表示部、１１，１１Ｒ，１１Ｇ，１１Ｂ…画素、１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３…画素回路、２０…周辺回路部、２１…タイミング制御回路、２１Ａ…表示信号生成回路、２１Ｂ…表示信号保持制御回路、２２…水平駆動回路、２３…書き込み走査回路、２４…電源走査回路、２５…逆バイアス用水平駆動回路、２６…逆バイアス用走査回路、Ｃｓ…保持容量、ＤＳＬ…ドレイン線、ＤＴＬ…信号線、Ｉｄｓ…電流、ＴＤｒ，ＴＷＳ…トランジスタ、Ｖｇ…ゲート電圧、Ｖｇｓ…電位差、Ｖｓ…ソース電圧、Ｖｔｈ…閾値電圧、ＷＳＬ…ゲート線。
【図１】
2010014746.tif 000003
【図２】
2010014746.tif 000004
【図３】
2010014746.tif 000005
【図４】
2010014746.tif 000006
【図５】
2010014746.tif 000007
【図６】
2010014746.tif 000008
【図７】
2010014746.tif 000009
【図８】
2010014746.tif 000010
【図９】
2010014746.tif 000011
【図１０】
2010014746.tif 000012
【図１１】
2010014746.tif 000013
【図１２】
2010014746.tif 000014
【図１３】
2010014746.tif 000015
【図１４】
2010014746.tif 000016