(57)【要約】【課題】  周期的に変動するクロック信号に応じてプラズマディスプレイパネルの駆動パルスの印加タイミングを変動させても表示品質の悪化を防止することができるプラズマディスプレイパネルの駆動方法を提供する。【解決手段】  サスティン行程では、点灯モードに設定された放電セルにおいて各サブフィールドに設定された重み付けに応じた輝度レベル分の放電発光を生起し、所定の重み付け以下の重み付けに設定された第１のサブフィールドでは、走査パルス及び画素データパルスの印加を固定の周期に応じて順次印加する一方、所定の重み付けよりも大の重み付けに設定された第２のサブフィールドでは、走査パルス及び画素データパルスの印加タイミングを時間の経過に従って変動させる。【選択図】  図６
2010014781.tif 000002
【特許請求の範囲】
【請求項１】
行電極と列電極の交叉部に放電セルが形成されたプラズマディスプレイパネルを、映像信号の単位表示期間をアドレス行程とサスティン行程とを含む複数のサブフィールドにて階調表示を行うプラズマディスプレイパネルの駆動方法であって、
前記アドレス行程は、前記行電極に走査パルスを印加すると共に、前記走査パルスに同期して前記列電極に画素データパルスを印加することによって前記放電セルを消灯モード又は点灯モードに設定し、
前記サスティン行程では、前記点灯モードに設定された前記放電セルにおいて各サブフィールドに設定された重み付けに応じた輝度レベル分の放電発光を生起し、
所定の重み付け以下の重み付けに設定された第１のサブフィールドでは、前記走査パルス及び前記画素データパルスの印加を固定の周期に応じて順次印加する一方、
前記所定の重み付けよりも大の重み付けに設定された第２のサブフィールドでは、前記走査パルス及び前記画素データパルスの印加タイミングを時間の経過に従って変動させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記サスティン行程にて印加されるサスティンパルスの印加タイミングを時間の経過に従って変動させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第１のサブフィールドにて印加される前記走査パルス及び前記画素データパルスは、所定の固定周波数に応じた印加タイミングにて順次印加する一方、
前記第２のサブフィールドにて印加される前記走査パルス及び前記画素データパルスは、変調された変調周波数に応じた印加タイミングにて順次印加することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記走査パルス及び前記画素データパルスの位相を前記単位表示期間毎に異ならしめることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記変調周波数を、前記単位表示期間毎に変更することを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記サスティン行程にて前記行電極に印加されるサスティンパルスの最後に印加される最終サスティンパルスに連続して、前記行電極に壁電荷調整用の壁電荷調整パルスが印加され、前記壁電荷調整パルスの印加を前記固定の周期に応じて印加することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記アドレス行程は、前記行電極に走査パルスを印加すると共に、前記走査パルスに同期して前記列電極に画素データパルスを印加することによって前記放電セルを消灯モードから点灯モードに設定する書込アドレス行程であることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
行電極と列電極が形成されたプラズマディスプレイパネルを、映像信号の単位表示期間をサスティン行程を含む複数のサブフィールドにて階調表示を行うプラズマディスプレイパネルの駆動方法であって、
前記サスティン行程では、前記行電極にサスティンパルスを印加すると共に、最後に印加される前記サスティンパルスに連続して、前記行電極に壁電荷調整用の壁電荷調整パルスが印加され、
前記壁電荷調整パルスの印加を固定の周期に応じて印加する一方、
前記サスティンパルスの印加タイミングを時間の経過に従って変動させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項９】
行電極と列電極の交叉部に放電セルが形成されたプラズマディスプレイパネルを、映像信号の単位表示期間をアドレス行程とサスティン行程とを含む複数のサブフィールドにて階調表示を行うプラズマディスプレイパネルの駆動方法であって、
前記アドレス行程は、前記行電極に走査パルスを印加すると共に、前記走査パルスに同期して前記列電極に画素データパルスを印加することによって前記放電セルを消灯モード又は点灯モードに設定し、
前記サスティン行程では、前記点灯モードに設定された前記放電セルにおいて各サブフィールドに設定された重み付けに応じた輝度レベル分の放電発光を生起し、
所定の重み付け以下の重み付けに設定された第１のサブフィールドでは、前記走査パルス及び前記画素データパルスの夫々を、全表示ラインで同一のパルス幅に設定する一方、
前記所定の重み付けよりも大の重み付けに設定された第２のサブフィールドでは、前記走査パルス及び前記画素データパルスの夫々を、少なくとも２つの表示ライン間で異なったパルス幅に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルを駆動する駆動方法に関する。
【背景技術】
【０００２】
現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネルが製品化されてきている。プラズマディスプレイパネル内には、２枚の基板、すなわち前面ガラス基板及び背面ガラス基板が所定間隙を介して対向配置されている。表示面としての上記前面ガラス基板の内面（背面ガラス基板と対向する面）には、互いに対をなして平行に伸長する行電極対の複数がサスティン電極対として形成されている。背面ガラス基板には、行電極対と交差するように複数の列電極がアドレス電極として伸長形成され、さらに蛍光体が塗布されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した放電セルが形成されている。このようなプラズマディスプレイパネルに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動が実施される。
【０００３】
サブフィールド法に基づく階調駆動では、発光を実施すべき回数（又は期間）が各々に割り当てられている複数のサブフィールド各々にて、１フィールド分の映像信号に対する表示駆動が実施される。各サブフィールドでは、アドレス行程と、サスティン行程とが順次実行される。アドレス行程では、入力映像信号に応じて、表示ライン毎に行電極に走査パルスを印加しかつ列電極に画素データパルスを印加することにより選択的に各放電セル内の行電極及び列電極間で選択アドレス放電を生起させて所定量の壁電荷を形成（又は消去）させる。サスティン行程では、サスティンパルス（維持パルス）を繰り返し全放電セルに印加することにより、所定量の壁電荷が形成されている放電セルのみを繰り返しサスティン放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、初期化行程を実行する。かかる初期化行程では、全ての放電セル内において、対を為す行電極間にリセット放電を生起させることにより全放電セル内に残留する壁電荷の量を初期化する初期化行程を実行する。
【０００４】
ところで、サブフィールド法に基づく階調駆動では、リセット放電のためのリセットパルス、アドレス行程における走査パルスや画素データパルス、サスティン行程におけるサスティンパルス等の多くの駆動パルスによって発生する放射ノイズのスペクトルが、駆動クロック信号に基づく固有の周波数に集中してしまうことにより、放射ノイズが増大するという欠点がある。
【０００５】
これに対処するために、駆動クロック信号を変動させて駆動パルスの印加タイミングを周期的に変動させる駆動方法が公知である（例えば、特許文献１参照）。
【特許文献１】特開２０００−３３８９３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このようにプラズマディスプレイパネルの駆動パルスの印加タイミングを変動させる、いわゆるスペクトラム拡散を用いたシーケンスの場合においては、通常は各駆動パルスの印加開始タイミングだけではなく、各駆動パルスの印加停止の時間、すなわちパルス幅についても、装置内の変動周波数のクロック信号に応じて設定される。
【０００７】
よって、クロック信号が周期的に変動された場合に、それに応じて駆動パルスのパルス幅が変化してしまうと、上記のアドレス行程の選択アドレス放電による輝度レベルの変化の影響を受けるが、更に、その影響が階調表示の際の発光輝度にも少なからず及ぶ。すなわち、アドレス行程において駆動パルスとして印加される走査パルス及び画素データパルス各々のパルス幅が変化した場合、このパルス幅の変化によって、アドレス放電による輝度レベルが時々によって変わり、入力映像信号では同じ輝度レベルでも、表示輝度が異なる輝度ムラを生じてしまい、この結果、表示品質を悪化させるという問題がある。
【０００８】
そこで、本発明が解決しようとする課題には、上記の欠点が一例として挙げられ、周期的に変動するクロック信号に応じてプラズマディスプレイパネルの駆動パルスの印加タイミングを変動させても表示品質の悪化を防止することができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１に係る発明のプラズマディスプレイパネルの駆動方法は、行電極と列電極の交叉部に放電セルが形成されたプラズマディスプレイパネルを、映像信号の単位表示期間をアドレス行程とサスティン行程とを含む複数のサブフィールドにて階調表示を行うプラズマディスプレイパネルの駆動方法であって、前記アドレス行程は、前記行電極に走査パルスを印加すると共に、前記走査パルスに同期して前記列電極に画素データパルスを印加することによって前記放電セルを消灯モード又は点灯モードに設定し、前記サスティン行程では、前記点灯モードに設定された前記放電セルにおいて各サブフィールドに設定された重み付けに応じた輝度レベル分の放電発光を生起し、所定の重み付け以下の重み付けに設定された第１のサブフィールドでは、前記走査パルス及び前記画素データパルスの印加を固定の周期に応じて順次印加する一方、前記所定の重み付けよりも大の重み付けに設定された第２のサブフィールドでは、前記走査パルス及び前記画素データパルスの印加タイミングを時間の経過に従って変動させることを特徴としている。
【００１０】
請求項８に係る発明のプラズマディスプレイパネルの駆動方法は、行電極と列電極が形成されたプラズマディスプレイパネルを、映像信号の単位表示期間をサスティン行程を含む複数のサブフィールドにて階調表示を行うプラズマディスプレイパネルの駆動方法であって、前記サスティン行程では、前記行電極にサスティンパルスを印加すると共に、最後に印加される前記サスティンパルスに連続して、前記行電極に壁電荷調整用の壁電荷調整パルスが印加され、前記壁電荷調整パルスの印加を固定の周期に応じて印加する一方、前記サスティンパルスの印加タイミングを時間の経過に従って変動させることを特徴としている。
【００１１】
請求項９に係る発明のプラズマディスプレイパネルの駆動方法は、行電極と列電極の交叉部に放電セルが形成されたプラズマディスプレイパネルを、映像信号の単位表示期間をアドレス行程とサスティン行程とを含む複数のサブフィールドにて階調表示を行うプラズマディスプレイパネルの駆動方法であって、前記アドレス行程は、前記行電極に走査パルスを印加すると共に、前記走査パルスに同期して前記列電極に画素データパルスを印加することによって前記放電セルを消灯モード又は点灯モードに設定し、前記サスティン行程では、前記点灯モードに設定された前記放電セルにおいて各サブフィールドに設定された重み付けに応じた輝度レベル分の放電発光を生起し、所定の重み付け以下の重み付けに設定された第１のサブフィールドでは、前記走査パルス及び前記画素データパルスの夫々を、全表示ラインで同一のパルス幅に設定する一方、前記所定の重み付けよりも大の重み付けに設定された第２のサブフィールドでは、前記走査パルス及び前記画素データパルスの夫々を、少なくとも２つの表示ライン間で異なったパルス幅に設定することを特徴としている。
【発明を実施するための最良の形態】
【００１２】
請求項１に係る発明のプラズマディスプレイパネルの駆動方法においては、所定の重み付け以下の重み付けに設定された第１のサブフィールドのアドレス行程では、走査パルス及び画素データパルスの印加が固定の周期に応じて順次印加され、所定の重み付けよりも大の重み付けに設定された第２のサブフィールドのアドレス行程では、走査パルス及び画素データパルスの印加タイミングが時間の経過に従って変動される。これにより、低階調表示を行う第１のサブフィールドではライン間の輝度ムラが発生することなく、良好な表示品質を得ることができる。重みが大の第２のサブフィールドではアドレス放電の寄与割合が少なくなるので、例えば高階調表示を行う際に輝度ムラが目立つことなく変動周波数のクロック信号を利用して輻射ノイズ対策を実施することができる。
【００１３】
請求項８に係る発明のプラズマディスプレイパネルの駆動方法においては、壁電荷調整パルスの印加が固定の周期に応じて印加され、壁電荷調整パルスの印加直前のサスティンパルスの印加タイミングが時間の経過に従って変動される。よって、壁電荷調整パルスによる壁電荷の調整量が一定となり、その後の安定した選択消去アドレス放電の生起が可能となるので、輻射ノイズを低減しつつ、低輝度表示における表示品質を安定させることができ、加えて誤放電の発生を防止することができる。
【００１４】
請求項９に係る発明のプラズマディスプレイパネルの駆動方法においては、所定の重み付け以下の重み付けに設定された第１のサブフィールドのアドレス行程では、走査パルス及び画素データパルスの夫々が、全表示ラインで同一のパルス幅に設定され、所定の重み付けよりも大の重み付けに設定された第２のサブフィールドのアドレス行程では、走査パルス及び画素データパルスの夫々が、少なくとも２つの表示ライン間で異なったパルス幅に設定される。これにより、低階調表示を行う第１のサブフィールドではライン間の輝度ムラが発生することなく、良好な表示品質を得ることができる。重みが大の第２のサブフィールドではアドレス放電の寄与割合が少なくなるので、例えば高階調表示を行う際に輝度ムラが目立つことなく変動周波数のクロック信号を利用して輻射ノイズ対策を実施することができる。
【実施例】
【００１５】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１６】
図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１７】
図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネル（ＰＤＰ）５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、駆動制御回路５６、クロック切換指示部５８及びクロック発生部６０から構成される。
【００１８】
ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に各々伸張して配列された列電極Ｄ1〜Ｄm、横方向（水平方向）に各々伸張して配列された行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ1，Ｘ1）、（Ｙ2，Ｘ2）、（Ｙ3，Ｘ3）、・・・、（Ｙn，Ｘn）が各々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ1〜Ｄm各々との各交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う放電セルＰＣ1,1〜ＰＣn,mが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する放電セルＰＣ1,1〜ＰＣ1,m、第２表示ラインに属する放電セルＰＣ2,1〜ＰＣ2,m、・・・・、第ｎ表示ラインに属する放電セルＰＣn,1〜ＰＣn,mの各々がマトリクス状に配列されているのである。なお、後述においては、列電極Ｄ1〜Ｄmのうちの少なくとも１を列電極Ｄ、行電極Ｘ1〜Ｘnのうちの少なくとも１を行電極Ｘ、行電極Ｙ1〜Ｙnのうちの少なくとも１を行電極Ｙ、放電セルＰＣ1,1〜ＰＣn,mのうちの少なくとも１を放電セルＰＣと記載することがある。
【００１９】
クロック切換指示部５８は、クロック発生部６０からクロック信号を入力してクロック信号のパルス（クロックパルス）を計数するクロックカウント動作を行い、入力映像信号を入力し、その入力映像信号から垂直同期信号を検出した場合には、そのクロックカウントをリセットすると共に、クロック発生部６０に対してクロック信号のリセットを指示するリセット指示信号を出力する。また、クロック切換指示部５８は、クロック発生部６０からのクロック信号のクロックカウント数が所定数のクロック数に達した場合には、クロック発生部６０に対して、クロック信号を固定周波数から変動周波数、又は変動周波数から固定周波数に切り換えるように指示する切換指示信号を出力する。
【００２０】
クロック発生部６０は、固定周波数のクロック信号と、変動周波数のクロック信号とのうちのいずれか一方のクロック信号を選択的に発生する。クロック発生部６０は、クロック切換指示部５８からリセット指示信号を受けた場合は、それまでのクロック出力をリセットした上、リセットしたタイミングを始点として周波数変調されたクロック信号を駆動制御回路５６へ出力する。更に、クロック切換指示部５８から切換指示信号を受けたときに変動周波数のクロック信号を出力していた場合には、固定周波数のクロック信号へ切り換えて駆動制御回路５６へ出力する。逆に、固定周波数のクロック信号を出力していた場合には、変動周波数のクロック信号へ切り換えて駆動制御回路５６へ出力する。
【００２１】
変動周波数のクロック信号とは、例えば、上記の特許文献１に示されたように、乱数に応じた変調周期で変調された変調周波数のクロック信号であり、図２に示すように周期Ｔｒで±１％の範囲で周波数変動する信号である。更に、変動周波数としては、映像信号のフィールド毎に乱数を変更して変調周期を変更しても良い。
【００２２】
また、固定周波数のクロック信号とは、予め定めたれた一定の周波数のクロック信号である。この予め定めたれた一定の周波数は例えば、変動周波数のクロック信号の中心周波数と等しい。
【００２３】
駆動制御回路５６は、入力映像信号を入力して後述する各種処理を施して、画素データパルスをアドレスドライバ５５へ出力する。
【００２４】
また、駆動制御回路５６は、クロック発生部６０からの出力クロック信号に応じて、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、及びアドレスドライバ５５の各々へ各種駆動パルスの印加開始と印加停止の指示をする指示信号を出力する。この印加開始指示信号と印加停止指示信号は、固定周波数のクロック信号が供給されているときには一定したタイミングで生成され、変動周波数のクロック信号が供給されているときには変動タイミングで生成される。
【００２５】
アドレスドライバ５５は、駆動制御回路５６から出力されるアドレスパルス印加開始指示信号に応じて、アドレスパルスの印加を開始し、アドレスパルス印加停止指示信号に応じて印加を停止する。
【００２６】
Ｘ電極ドライバ５１は、駆動制御回路５６から出力されるリセットパルス、サスティンパルス等、行電極Ｘに印加する各種パルスに夫々対応した印加開始指示信号に応じて、各種パルスの印加を開始し、印加停止指示信号に応じてそのパルス印加を停止する。
【００２７】
Ｙ電極ドライバ５３は、駆動制御回路５６から出力されるリセットパルス、サスティンパルス、走査パルス、壁電荷調整パルス等、行電極Ｙに印加する各種パルスに夫々対応した印加開始指示信号に応じて、各種パルスの印加を開始し、印加停止指示信号に応じてそのパルス印加を停止する。
【００２８】
次に、クロック発生部６０のクロック信号の出力タイムチャート例を図３を用いて示す。
【００２９】
垂直同期信号の入力に対応して出力されるクロック切換指示部５８からのリセット指示信号に応答して、クロック発生部６０は時点Ｖにおいてリセットされた後、変調周波数のクロック信号の出力を開始する。
【００３０】
このクロック信号は、駆動制御回路５８と共にクロック切換指示部５８に供給されており、クロック切換指示部５８はそのクロック信号のクロックパルスの累積数を、次の垂直同期信号の入力からリセット時まで継続してカウントする。
【００３１】
クロック切換指示部５８はカウントしたクロックパルス数が第１所定数になった時点Ａで切換指示信号を発生し、その切換指示信号に応答して、クロック発生部６０は変調周波数から固定周波数に切り換えて、固定周波数によるクロック信号の出力を開始する。
【００３２】
クロック切換指示部５８はカウントしたクロックパルス数が第２所定数になった時点Ｂで切換指示信号を発生し、その切換指示信号に応答して、クロック発生部６０は固定周波数から変調周波数に切り換えて、変調周波数によるクロック信号の出力を開始する。
【００３３】
クロック切換指示部５８はカウントしたクロックパルス数が第３所定数になった時点Ｃで切換指示信号を発生し、その切換指示信号に応答して、クロック発生部６０は変調周波数から固定周波数に切り換えて、固定周波数によるクロック信号の出力を開始する。
【００３４】
クロック切換指示部５８はカウントしたクロックパルス数が第４所定数になった時点Ｄで切換指示信号を発生し、その切換指示信号に応答して、クロック発生部６０は固定周波数から変調周波数に切り換えて、変調周波数によるクロック信号の出力を開始する。
【００３５】
時点Ｃ，Ｄの動作は図３に示した時点Ｅ、Ｆを含めて、それ以降も繰り返される。
【００３６】
駆動制御回路５６は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより６ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路５６は、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに各々、互いに異なる係数値からなるディザ係数を各々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路５６は、ディザ加算画素データの上位４ビット分を、図４に示す如き、全輝度レベルを１５階調にて表す４ビットの多階調化画素データＰＤSに変換する。そして、駆動制御回路５６は、多階調化画素データＰＤSを図４に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換する。駆動制御回路５６は、かかる画素駆動データＧＤにおける第１〜第１４ビットを各々サブフィールドＳＦ１〜ＳＦ１４（後述する）の各々に対応させ、そのサブフィールドＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【００３７】
更に、駆動制御回路５６は、図５に示す如き発光駆動シーケンスに従って上記構造を有するＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御回路５６は、図５に示す如き１フィールド（１フレーム）表示期間内の先頭のサブフィールドＳＦ１では、第１リセット行程Ｒ１、第１選択書込アドレス行程Ｗ１W及び微小発光行程ＬＬ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。サブフィールドＳＦ１に後続するＳＦ２では、第２リセット行程Ｒ２、第２選択書込アドレス行程Ｗ２W及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。サブフィールドＳＦ３〜ＳＦ１４各々では、選択消去アドレス行程ＷD及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御回路５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
【００３８】
パネルドライバ、すなわち、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５は、駆動制御回路５６から供給された各種制御信号に応じて、図６及び図７に示す如き各種駆動パルスを生成してＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに供給する。
【００３９】
図６においては図５に示されるサブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１，ＳＦ２におけるパルス波形、図７においては図５に示されるサブフィールドＳＦ１〜ＳＦ１４の内のＳＦ３，ＳＦ１４におけるパルス波形を抜粋して示すものである。
【００４０】
先ず、時点Ｖから開始されるサブフィールドＳＦ１の第１リセット行程Ｒ１では、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定する。そして、Ｙ電極ドライバ５３が、第１リセット行程Ｒ１において時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰ１Y2を発生し、これを全ての行電極Ｙ1〜Ｙnに印加する。このリセットパルスＲＰ１Y2における負のピーク電位は、後述する負極性の書込走査パルスＳＰWのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰY2のピーク電位を書込走査パルスＳＰWのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、次の第１選択書込アドレス行程Ｗ１Wでのアドレス放電が不安定となるからである。この間、Ｘ電極ドライバ５１は、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定する。上述した如きリセットパルスＲＰ１Y2の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において微弱なリセット放電が生起される。このリセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが、後述するサスティン行程Ｉにおいてサスティン放電が生起されない状態（以下、消灯モード状態と称する）に初期化される。なお、サスティン行程Ｉにおいてサスティン放電が生起される状態を、点灯モード状態と称する。
【００４１】
更に、かかるリセットパルスＲＰ１Y2の印加に応じて、全ての放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起される。この微弱な放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、次の第１選択書込アドレス行程Ｗ１Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
【００４２】
次に、クロック切換指示部５８によってカウントされたクロックパルス数が第１所定数になった時点ＡがサブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wの開始時点である。サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wでは、Ｙ電極ドライバ５３が、図６に示す如き負極性の所定のピーク電位を有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。この間、Ｘ電極ドライバ５１は、０ボルトの電圧を行電極Ｘ1〜Ｘn各々に印加する。更に、第１選択書込アドレス行程Ｗ１Wでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ１に対応した画素駆動データビットの論理レベルに応じた画素データパルスＤＰを生成する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合には正極性のピーク電位を有する画素データパルスＤＰを生成する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに応じて、低電圧(０ボルト)の画素データパルスＤＰを生成する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。かかる選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が各々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、リセット行程Ｒにおいて初期化された消灯モードの状態を維持する。
【００４３】
次いで、クロック切換指示部５８によってカウントされたクロックパルス数が第２所定数になった時点ＢがサブフィールドＳＦ１の微小発光行程ＬＬの開始時点である。サブフィールドＳＦ１の微小発光行程ＬＬでは、Ｙ電極ドライバ５３が、図６に示す如き正極性の所定のピーク電位を有する微小発光パルスＬＰを行電極Ｙ1〜Ｙnに同時に印加する。かかる微小発光パルスＬＰの印加に応じて、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間において放電（以下、微小発光放電と称する）が生起される。つまり、微小発光行程ＬＬでは、放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間では放電が生起されるものの、行電極Ｘ及びＹ間には放電が生起させることのない電位を行電極Ｙに印加することにより、点灯モードに設定されている放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間のみで微小発光放電を生起させるのである。この際、微小発光パルスＬＰのピーク電位は、後述するサブフィールドＳＦ２以降のサスティン行程Ｉにて印加するサスティンパルスＩＰのピーク電位よりも低い電位であり、例えば、後述する選択消去アドレス行程ＷDにおいて行電極Ｙに印加される電位と同一である。又、図６に示す如く、微小発光パルスＬＰにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルスＲＰ２Y1おける立ち上がり区間での変化率よりも高い。つまり、微小発光パルスＬＰの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第１リセット行程Ｒ１で生起される第１リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、行電極Ｙを陽極側、列電極Ｄを陰極側とした放電（以下、列側陰極放電と称する）であり且つ、サスティンパルスＩＰよりもそのピーク電位が低い微小発光パルスＬＰによって生起された放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電（後述する）よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程ＬＬでは、第１リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程ＬＬの直前において実施される第１選択書込アドレス行程Ｗ１Wでは、放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間で選択書込アドレス放電が生起される。よって、サブフィールドＳＦ１では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル０よりも１段階だけ高輝度な階調に対応した輝度が表現されるのである。
【００４４】
なお、上記微小発光放電後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が各々形成される。
【００４５】
次に、サブフィールドＳＦ２の第２リセット行程Ｒ２の前半部では、Ｙ電極ドライバ５３が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰ２Y1を全ての行電極Ｙ1〜Ｙnに印加する。又、この間、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定し、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Y1の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有する正極性のリセットパルスＲＰ２Xを全ての行電極Ｘ1〜Ｘn各々に印加する。なお、行電極Ｘ及びＹ間で面放電が生じないのであれば、Ｘ電極ドライバ５１は、上記リセットパルスＲＰ２Xを印加する代わりに、全ての行電極Ｘ1〜Ｘnを接地電位（０ボルト）に設定するようにしても良い。上記リセットパルスＲＰ２Y1の印加に応じて、放電セルＰＣ各々の内で上記微小発光行程ＬＬにて列側陰極放電が生起されなかった放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間において、かかる微小発光行程ＬＬでの列側陰極放電よりも弱い第１リセット放電が生起される。すなわち、第２リセット行程Ｒ２の前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を上記第１リセット放電として生起させるのである。一方、上記微小発光行程ＬＬにおいて既に微小発光放電が生起された放電セルＰＣ内では、上記リセットパルスＲＰ２Y1の印加が為されても放電は生起されない。従って、第２リセット行程Ｒ２の前半部の終了直後、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となる。
【００４６】
そして、サブフィールドＳＦ２の第２リセット行程Ｒ２の後半部では、Ｙ電極ドライバ５３が、図６に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位に到るパルス波形を有するリセットパルスＲＰ２Y2を行電極Ｙ1〜Ｙnに印加する。更に、第２リセット行程Ｒ２の後半部では、Ｘ電極ドライバ５１が、上記リセットパルスＲＰ２Y2が行電極Ｙに印加されている間に亘り、正極性のピーク電位を有するベースパルスＢＰ+を行電極Ｘ1〜Ｘn各々に印加する。これら負極性のリセットパルスＲＰ２Y2及び正極性のベースパルスＢＰ+の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。かかる第２リセット放電により、全放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷の大半が消去される。これにより全放電セルＰＣは、消灯モードに初期化される。更に、上記リセットパルスＲＰ２Y2の印加に応じて、全放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去される。これにより、全放電セルＰＣの列電極Ｄ近傍に残留する壁電荷量が、第２選択書込アドレス行程Ｗ２Wにおいて正しく選択書込アドレス放電を生起させることが可能な量に調整される。
【００４７】
なお、リセットパルスＲＰ２Y2及びベースパルスＢＰ+によって行電極Ｘ及びＹ間に印加される電圧は、上記第１リセット放電に応じて行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間で確実に上記第２リセット放電を生起させることができる電圧である。又、リセットパルスＲＰ２Y2における負のピーク電位は、後述する負極性の書込走査パルスＳＰWのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰ２Y2のピーク電位を書込走査パルスＳＰWのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、第２選択書込アドレス行程Ｗ２Wでのアドレス放電が不安定となるからである。
【００４８】
次に、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Wでは、Ｙ電極ドライバ５３が、図６に示す如き負極性の所定のピーク電位を有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。この間、Ｘ電極ドライバ５１は、正極性のピーク電位を有するベースパルスＢＰ+を行電極Ｘ1〜Ｘnに印加し続ける。これらベースパルスＢＰ+及びＢＰ-によって行電極Ｘ及びＹ間に印加される電圧は、放電セルＰＣの放電開始電圧よりも低い。更に、第２選択書込アドレス行程Ｗ２Wでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ２に対応した画素駆動データビットの論理レベルに応じたピーク電位を有する画素データパルスＤＰを生成する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合には正極性のピーク電位を有する画素データパルスＤＰを生成する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに応じて、低電圧(０ボルト)の画素データパルスＤＰを生成する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルＰＣ内の行電極Ｘ及びＹ間にも微弱な放電が生起される。つまり、書込走査パルスＳＰWが印加された後、行電極Ｘ及びＹ間には上記ベースパルスＢＰ-及びＢＰ+に応じた電圧が印加されるが、この電圧は各放電セルＰＣの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルＰＣ内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスＢＰ-及びベースパルスＢＰ+による電圧印加だけで、行電極Ｘ及びＹ間に放電が生起されるのである。かかる放電並びに上記選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が各々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極Ｘ及びＹ間での放電も生じることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、第２リセット行程Ｒ２において初期化された消灯モードの状態を維持する。
【００４９】
次に、サブフィールドＳＦ２のサスティン行程Ｉでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するサスティンパルスＩＰを１パルス分だけ発生しこれを行電極Ｙ1〜Ｙn各々に同時に印加する。この１パルス分のサスティンパルスＩＰはサブフィールドＳＦ２の最終サスティンパルスであるので、特にＩＰEと示している。Ｘ電極ドライバ５１は、行電極Ｙ1〜Ｙn各々にサスティンパルスＩＰEが印加されている期間には接地電位（０ボルト）の状態に設定する。アドレスドライバ５５は列電極Ｄ1〜Ｄmを接地電位の状態にする。最終サスティンパルスＩＰEについては後述のサブフィールドＳＦ３〜ＳＦ１４においても同様である。
【００５０】
サブフィールドＳＦ２のサスティン行程Ｉでは、上記サスティンパルスＩＰEの印加に応じて、点灯モード状態にある放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。そのサスティン放電に伴って放電セルＰＣ内の蛍光体層（図示せず）から照射される光が前面透明基板（図示せず）を介して外部に照射されることにより、このサブフィールドＳＦ１の輝度重みに対応した表示発光が為される。また、そのサスティンパルスＩＰEの印加に応じて、点灯モード状態にある放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には各々正極性の壁電荷が形成される。
【００５１】
サスティンパルスＩＰEの印加後、Ｙ電極ドライバ５３は、図６に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ1〜Ｙnに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００５２】
図８に示すように、サブフィールドＳＦ２の最終サスティンパルスＩＰEはその後縁部が０ボルトに達する前の時点Ｃで終了し、時点Ｃからは壁電荷調整パルスＣＰとなる。壁電荷調整パルスＣＰの終了時点、すなわち、次のサブフィールドＳＦ３の開始時点が時点Ｄである。最終サスティンパルスＩＰEのトップ電位期間Ｗ１及び後縁部期間Ｗ２は変動周波数に基づいたクロックに応じた長さとなり、壁電荷調整パルスＣＰの一定電位期間Ｗ３、立ち下がり期間Ｗ４及び立ち上がり期間Ｗ５の合計期間は固定周波数に基づいたクロックに応じた一定の長さとなる。
【００５３】
次に、サブフィールドＳＦ３〜ＳＦ１４各々の選択消去アドレス行程ＷOでは、Ｙ電極ドライバ５３が、正極性の所定のピーク電位を有するベースパルスＢＰ+を行電極Ｙ1〜Ｙn各々に印加しつつ、図７に示す如き負極性のピーク電位を有する消去走査パルスＳＰDを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。なお、ベースパルスＢＰ+の電位は、この選択消去アドレス行程ＷOの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程ＷOの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ1〜Ｘn各々を接地電位（０ボルト）に設定する。又、この選択消去アドレス行程ＷDにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットが供給された場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰDの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記消去走査パルスＳＰDと同時に、高電圧で正極性の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が各々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰDと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００５４】
次に、サブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、そのサブフィールドの輝度重みに対応した回数（偶数回数）分だけ繰り返し、正極性のピーク電位を有するサスティンパルスＩＰを図７に示す如く行電極Ｘ及びＹ各々に交互に印加する。Ｘ電極ドライバ５１は、行電極Ｙ1〜Ｙn各々にサスティンパルスＩＰが印加されている期間には行電極Ｘ1〜Ｘnを接地電位の状態に設定する。同様に、Ｙ電極ドライバ５３は、行電極Ｘ1〜Ｘn各々にサスティンパルスＩＰが印加されている期間には行電極Ｙ1〜Ｙnを接地電位の状態に設定する。
【００５５】
サブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉでは、図７に示す如きサスティンパルスＩＰが印加される度に、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。この際、かかるサスティン放電に伴って放電セルＰＣ内の上記の蛍光体層から照射される光が前面透明基板を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。
【００５６】
ここで、サブフィールドＳＦ３〜ＳＦ１４各々のサスティン行程Ｉにおいて、最終のサスティンパルスＩＰEに応じてサスティン放電が生起された放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には正極性の壁電荷が形成される。
【００５７】
サブフィールドＳＦ３〜ＳＦ１３各々では最終サスティンパルスＩＰEの印加後、Ｙ電極ドライバ５３は、図７に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ1〜Ｙnに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００５８】
そして、最終のサブフィールドＳＦ１４においては、最終サスティンパルスＩＰEの印加後、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある放電セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルＰＣは消灯モードの状態に遷移する。
【００５９】
図８に示したように、サブフィールドＳＦ３についても最終サスティンパルスＩＰEはその後縁部が０ボルトに達する前の時点Ｅで終了し、時点Ｅからは壁電荷調整パルスＣＰとなる。壁電荷調整パルスＣＰの終了時点、すなわち、次のサブフィールドＳＦ４の開始時点が時点Ｆである。このことは以降の各サブフィールドについても同様である。
【００６０】
上記の図６の期間Ａ−Ｂ（時点Ａ〜時点Ｂ）では、固定周波数に基づいたクロック信号に応じて、走査パルスＳＰW及び画素データパルスＤＰ等のパルスが印加されているので、図６内のサブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wにおける走査パルスＳＰW及び画素データパルスＤＰの印加周期である期間ｔ０は同じ長さとなる。また、各走査パルスＳＰW、各画素データパルスＤＰは、全パルスともパルス幅が同じパルス幅となる。これは、この固定周波数に基づいて各走査パルスＳＰW及び各画素データパルスＤＰの印加開始タイミングと印加終了タイミングが決定されるからである。
【００６１】
図６の期間Ｂ−Ｃ（時点Ｂ〜時点Ｃ）内では、変動周波数に基づいたクロック信号に応じて、各パルスが印加されているので、サブフィールドＳＦ２の第２選択書込アドレス行程Ｗ２Wにおける走査パルスＳＰW及び画素データパルスＤＰの印加周期である期間ｔ１，ｔ２，ｔ３，……は異なった長さとなる。また、各走査パルスＳＰW、各画素データパルスＤＰは、印加毎に異なったパルス幅となる。これは、この変動周波数に基づいて各走査パルスＳＰW及び各画素データパルスＤＰの印加開始タイミングと印加終了タイミングが決定されるからである。
【００６２】
また、サブフィールドＳＦ２〜ＳＦ１４の各サスティン行程Ｉでは、変動周波数に基づいたクロック信号に応じて、サスティンパルスＩＰ及びＩＰEが印加されているので、例えば、図７のサブフィールドＳＦ１４における期間ｔ４，ｔ５，ｔ６……は異なった長さとなる。サスティンパルスＩＰ及びＩＰEは印加毎に異なったパルス幅となる。
【００６３】
また、図７に示した期間Ｃ−Ｄ（時点Ｃ〜時点Ｄ）及び期間Ｅ−Ｆ（時点Ｅ〜時点Ｆ）である壁電荷調整パルスＣＰのパルス幅については、全表示ラインにおいて、全て同じ長さとなる。これは、サブフィールドＳＦ１の第１選択書込アドレス行程Ｗ１Wにおける各パルスと同様に、固定周波数に応じたクロック信号の各クロックパルスを基準として、上記した印加開始指示信号と印加停止指示信号とが駆動制御回路５６から出力されるためである。
【００６４】
次に、以上の図６及び図７に示した駆動が、図４に示す如き１６通りの画素駆動データＧＤに基づいて実行されることを説明する。
【００６５】
先ず、黒表示（輝度レベル０）を表現する第１階調よりも１段階だけ高輝度を表す第２階調では、図４に示す如く、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ１のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、１回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「１」とした場合、第２階調では、輝度レベル「１」よりも低い輝度レベル「α」に対応した輝度が表現される。
【００６６】
次に、かかる第２階調よりも１段階だけ高輝度を表す第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第３階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のサスティン行程Ｉのみで１回分のサスティン放電に伴う発光が為され、輝度レベル「１」に対応した輝度が表現される。
【００６７】
次に、かかる第３階調よりも１段階だけ高輝度を表す第４階調では、先ず、サブフィールドＳＦ１において、放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。更に、かかる第４階調では、サブフィールドＳＦ１〜ＳＦ１４の内のＳＦ２のみで放電セルＰＣを点灯モードに設定させる為の選択書込アドレス放電を生起させ（二重丸にて示す）、次のサブフィールドＳＦ３で放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第４階調では、サブフィールドＳＦ１にて輝度レベル「α」の発光が為され、ＳＦ２にて輝度レベル「１」の発光を伴うサスティン放電が１回分だけ実施されるので、輝度レベル「α」＋「１」に対応した輝度が表現される。
【００６８】
又、第５階調〜第１６階調各々では、サブフィールドＳＦ１において放電セルＰＣを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルＰＣを微小発光放電させる（□にて示す）。そして、その階調に対応した１のサブフィールドのみで放電セルＰＣを消灯モードに遷移させる為の選択消去アドレス放電を生起させる（黒丸にて示す）。よって、第５階調〜第１６階調各々では、サブフィールドＳＦ１にて上記微小発光放電が生起され、ＳＦ２にて１回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々（白丸にて示す）でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第５階調〜第１６階調各々では、輝度レベル「α」＋「１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。従って、図６に示される駆動によれば、輝度レベル「０」〜「２５５＋α」なる輝度範囲を図４に示す如き１６段階にて表すことが可能となるのである。
【００６９】
この際、図６に示される駆動では、最も輝度重みが小なるサブフィールドＳＦ１において表示画像に寄与する放電として、サスティン放電ではなく微小発光放電を生起させるようにしている。かかる微小発光放電は、列電極Ｄ及び行電極Ｙ間で生起される放電である為、行電極Ｘ及びＹ間で生起されるサスティン放電に比べてその放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示（輝度レベル０）よりも１段階だけ高輝度を表す（第２階調）場合には、サスティン放電によってこれを表す場合に比して輝度レベル０との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第２階調においては、サブフィールドＳＦ１に後続するＳＦ２の第２リセット行程Ｒ２ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。なお、図４に示される発光パターンの駆動では、第４階調以降の各階調においてもサブフィールドＳＦ１において輝度レベルαの発光を伴う微小発光放電を生起させるようにしているが、第３階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度（輝度レベルα）である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第４階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
【００７０】
サブフィールドＳＦ１、すなわち重みが所定の重み（α＜１）以下のサブフィールドに関しては、固定周波数のクロック信号を基準として、選択書込アドレス行程で走査パルスＳＰW及び画素データパルスＤＰが印加されて選択書込アドレス放電が生成されている。
【００７１】
アドレス放電は上記の「発明が解決しようとする課題」の欄で示したように、階調表示の際の発光輝度に寄与している。特に、選択書込アドレス方式の場合には、その選択書込アドレス放電とその直後の微小発光放電やサスティン放電との重畳により、発光輝度が決定されている。ここで、重みが小さいサブフィールドほど選択書込アドレス放電の、階調表示の際の発光輝度に占める割合が大きくなると言える。すなわち、このような重みの小さなサブフィールドにて、選択書込アドレス放電による輝度が一定しない場合には、このサブフィールド全体で生起する発光輝度が大きくばらつくこととなる。これは、このサブフィールドＳＦ１のみ点灯モードとなるような低階調表示を行う際には、大きな輝度ムラとして視認され、表示品質を損なう現象となる。
【００７２】
一方、本実施例では、サブフィールドＳＦ１の選択書込アドレス行程Ｗ１Wで印加される走査パルス及び画素データパルスは、そのパルス幅が全表示ラインで同じ長さとなるので、低階調表示を行う際にライン間の輝度ムラが発生することなく、良好な表示品質を得ることができる。
【００７３】
一方、重みが大のサブフィールドではアドレス放電の寄与割合が少なくなるので、例えば高階調表示を行う際では、この輝度ムラは目立たない。よって、所定の重みよりも大のサブフィールドでは、変動周波数のクロック信号を利用して、特許文献１と同様に輻射ノイズ対策が実施される。
【００７４】
次に、壁電荷調整パルスＣＰは、その直後の選択消去アドレス行程にて選択消去アドレス放電が正しく生起するように、壁電荷を調整する作用を持つ。しかしながら、この壁電荷調整パルスのパルス幅が、サブフィールド毎に変わってしまった場合には、この調整量（＝減らされる壁電荷量）が、サブフィールド毎に毎回変化してしまう。このような場合には、壁電荷調整パルスの印加直後の選択消去アドレス行程にて、選択消去アドレス放電が安定せずに誤点灯を発生する可能性がある。上記した実施例では、この壁電荷調整パルスのパルス幅は、その印加がないサブフィールドＳＦ１及びＳＦ１４を除くサブフィールドＳＦ２〜ＳＦ１３の全表示ラインで同じ長さとなるので、壁電荷の調整量が一定となり、その後、安定した選択消去アドレス放電の生起が可能となって、誤点灯を防ぐことができる。
【００７５】
すなわち、上記した実施例では、輻射ノイズを低減しつつ、低輝度表示における表示品質を安定させることができ、加えて誤放電の発生を防止することができるのである。
【００７６】
また、変動周波数として、フィールド毎に乱数を変更して変動周期を変更することにより、重みが大のサブフィールドでの走査パルスのパルス幅と画素データパルスのパルス幅が異なり、それにより高階調表示の際に若干の輝度ムラが発生した場合であっても、その輝度ムラをフィールド毎に拡散させることができるため、より目立たなくなることができる。
【００７７】
なお、上記した実施例では、固定周波数のクロック信号に同期して動作するアドレス行程として、サブフィールドＳＦの選択書込アドレス行程Ｗ１Wのみを示した。しかしながら、サブフィールドＳＦ２を点灯モードにした際にも上記の課題で記載した事項を起因とする輝度ムラが目立つ場合にはサブフィールドＳＦ２のアドレス行程についても、固定周波数のクロック信号に同期して動作させても良い。この場合、「所定の重み付け」は１となる。
【００７８】
また、固定周波数のクロック信号に同期した動作のサブフィールド、及び変動周波数のクロック信号に同期した動作のサブフィールドを問わず、全ての印加される駆動パルスの位相を、時間的前後のフィールドにて反転させたり、異ならせたりしても良い。この場合、例えば、次フィールドでは、前フィールドにて駆動パルスの印加停止指示信号を出力した時点と同時点にて、印加開始指示信号を出力する。この場合は、位相が変わるだけであり、上記の実施例とは異なり、クロック信号の周波数自体は前後のフィールドでは変更しない。この場合も、上記の実施例と同様に、高階調表示の際に若干の輝度ムラが発生した場合であっても、その輝度ムラをフィールド毎に拡散させることができる為、より目立たなくなることができる。
【図面の簡単な説明】
【００７９】
【図１】本発明の駆動方法が適用されたプラズマディスプレイ装置の概略構成を示す図である。
【図２】変動周波数のクロック信号の周波数変動を示す波形図である。
【図３】図１の装置中のクロック発生部の固定周波数のクロック信号と変動周波数のクロック信号との切換を示す図である。
【図４】階調毎の発光パターンを示す図である。
【図５】図１の装置に発光駆動方式として選択書込アドレス法を採用した場合の発光駆動シーケンスの一例を示す図である。
【図６】図５の発光駆動シーケンスに従ってＰＤＰに印加されるサブフィールドＳＦ１，ＳＦ２の各種駆動パルスを示す図である。
【図７】図５の発光駆動シーケンスに従ってＰＤＰに印加されるサブフィールドＳＦ３，ＳＦ１４の各種駆動パルスを示す図である。
【図８】最終サスティンパルス及び壁電荷調整パルスの具体的波形と並びに時点Ｃ，Ｄとを示す図である。
【符号の説明】
【００８０】
５０  ＰＤＰ
５１  Ｘ電極ドライバ
５３  Ｙ電極ドライバ
５５  アドレスドライバ
５６  駆動制御回路
５８  クロック切換指示部
６０  クロック発生部
【図１】
2010014781.tif 000003
【図２】
2010014781.tif 000004
【図３】
2010014781.tif 000005
【図４】
2010014781.tif 000006
【図５】
2010014781.tif 000007
【図６】
2010014781.tif 000008
【図７】
2010014781.tif 000009
【図８】
2010014781.tif 000010