(57)【要約】【課題】１本の水平ラインに対して複数本の制御端子を配置する必要がある。このため、端子ピッチを画素ピッチの半分以下にする必要がある。【解決手段】（ａ）電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部であって、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有する画素アレイ部と、（ｂ）画素領域の自発光素子に駆動電流を供給する電源線であって、個々の水平ラインに対応する電源線を複数本ずつ結合した複数本の共通電源線と、（ｃ）共通電源線に一対一に対応する電源駆動端子を有する表示パネルを提案する。【選択図】図８
2010014812.tif 000002
【特許請求の範囲】
【請求項１】
電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部であって、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有する画素アレイ部と、
画素領域の自発光素子に駆動電流を供給する電源線であって、個々の水平ラインに対応する電源線を複数本ずつ束ねた複数本の共通電源線と、
前記共通電源線に一対一に対応する電源駆動端子と
を有する表示パネル。
【請求項２】
前記電源駆動端子を駆動する電源線駆動部を内蔵する半導体集積回路を、前記電源駆動端子に対して外付けした
請求項１に記載の表示パネル。
【請求項３】
前記電源線駆動部は、前記電源駆動端子に対して外付けされた外部配線を複数本束ねた配線を駆動対象とする
請求項２に記載の表示パネル。
【請求項４】
各電源駆動端子には、前記電源線駆動部としてパルス電圧源が接続される
請求項２又は３に記載の表示パネル。
【請求項５】
電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部の外縁に設けられる電源駆動端子であって、水平ライン数の数分の１の個数の電源駆動端子を駆動する電源線駆動部
を有する半導体集積回路。
【請求項６】
電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部であって、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有する画素アレイ部と、画素領域の自発光素子に駆動電流を供給する電源線であって、個々の水平ラインに対応する電源線を複数本ずつ結合した複数本の共通電源線と、前記共通電源線に一対一に対応する電源駆動端子とを有する表示パネルと、
前記表示パネルに外付けされる半導体集積回路であって、前記電源駆動端子を駆動する電源線駆動部を有する半導体集積回路と、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、電流駆動型の発光素子をマトリクス状に配置した表示パネルを、アクティブマトリクス駆動方式で駆動する場合に好適なパネル構造に関する。なお、提案する発明は、表示パネル、半導体集積回路及び電子機器としての側面も有する。
【背景技術】
【０００２】
以下では、電流駆動型の発光素子をマトリクス配置する表示パネルの一例として、有機ＥＬ表示パネルについて説明する。
図１に、アクティブマトリクス駆動方式に対応する画素構造及び配線構造を有する有機ＥＬ表示パネルの回路ブロック例を示す。
図１に示す有機ＥＬ表示パネル１は、画素アレイ部３と、その駆動回路である水平セレクタ５、書込制御線駆動部７及び電源線駆動部９で構成される。
【０００３】
画素アレイ部３には、ホワイトユニットを構成する１画素が、画面内の垂直方向と水平方向のそれぞれについて規定の解像度で配置される。サブ画素１１は、ガラスやプラスチックの基板面に、半導体プロセスを用いて形成される。また、配線パターンも半導体プロセスを用いて画素回路１１と同時に形成される。
【０００４】
図２に、ホワイトユニットとしての１画素を構成するサブ画素１１の配列例を示す。図２の場合、１画素は、Ｒ（赤）画素１１、Ｇ（緑）画素１１、Ｂ（青）画素１１の集合体として構成される。
従って、画素アレイ部３の垂直解像度をＭ、水平解像度をＮとすると、画素アレイ部３の総サブ画素数は、Ｍ×Ｎ×３で与えられる。
【０００５】
図１は、画素アレイ部３を構成する画素構造の最小単位であるサブ画素１１とその駆動回路部との接続関係を表している。
水平セレクタ５は、駆動動作に応じた電位を信号線ＤＴＬに印加する駆動デバイスである。ここでの電位には、画素階調に対応する信号電位Ｖsig や特性補正用のオフセット電位Ｖofs がある。個々の信号線ＤＴＬは、Ｙ方向に延びるように配置される。なお、信号線ＤＴＬは、画面の水平方向（Ｘ方向）に３Ｎ本配置される。
【０００６】
書込制御線駆動部７は、信号線電位の書き込みを水平ライン順次に制御する駆動デバイスである。ここで、書込制御線駆動部７は、書込制御線ＷＳＬの２値駆動によって、信号線電位の書き込みと書き込み停止を制御する。なお、書き込み対象としての信号線電位には、前述した信号電位Ｖsig だけでなく、オフセット電位Ｖofs も含まれる。
【０００７】
電源線駆動部９は、電源線ＤＳＬをパルス信号により２値駆動する駆動デバイスである。具体的には、電源線駆動部９は、高電圧（発光電圧）Ｖccと低電圧（非発光電圧）Ｖssの２値で電源制御線ＤＳＬを駆動する。
書込制御線ＷＳＬと電源線ＤＳＬは、Ｘ方向に延びるように配置され、画面の垂直方向にそれぞれＭ本ずつ配置される。
【０００８】
図３に、アクティブマトリクス駆動方式に対応したサブ画素１１の構造例を示す。サブ画素１１は、サンプリングトランジスタＴ１、駆動トランジスタＴ２及び保持容量Ｃｓで構成される。
このうち、サンプリングトランジスタＴ１は、信号線電位のサブ画素内への書き込みを制御する薄膜トランジスタである。
【０００９】
一方、駆動トランジスタＴ２は、保持容量Ｃｓの保持電圧（画素階調を反映するゲート・ソース間電圧Ｖgs）に応じた大きさの駆動電流Ｉdsを有機ＥＬ素子ＯＬＥＤに供給する薄膜トランジスタである。図３の場合、サンプリングトランジスタＴ１と駆動トランジスタＴ２は、いずれもＮチャネル型薄膜トランジスタである。
【００１０】
ここで、駆動トランジスタＴ２のドレイン電極は電源線ＤＳＬに接続され、ソース電極は有機ＥＬ素子ＯＬＥＤに接続される。なお、ここでの電極名は、有機ＥＬ素子ＯＬＥＤが点灯状態にある場合を基準として表している。また、駆動トランジスタＮ２は、飽和領域で動作するように設定される。
【００１１】
すなわち、駆動トランジスタＴ２は、画素階調を与える信号電位Ｖsig に応じた大きさの駆動電流Ｉdsを、有機ＥＬ素子ＯＬＥＤに供給する定電流源として動作する。この際、駆動電流Ｉdsは次式で与えられる。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2／２
【００１２】
因みに、μは、駆動トランジスタＴ２の多数キャリアの移動度である。また、Ｖthは、駆動トランジスタＴ２の閾値電圧である。また、ｋは、（Ｗ／Ｌ）・Ｃoxで与えられる係数である。ここで、Ｗはチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００１３】
以下に、アクティブマトリクス駆動方式を採用する有機ＥＬ表示パネルの文献例を示す。
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
前述したように、電源線ＤＳＬは、水平ライン単位で駆動される。従って、電源線ＤＳＬは、外部接続端子としての電源駆動端子と一対一に接続される。
図４に、電源線ＤＳＬと半導体集積回路との接続関係を示す。
【００１５】
なお、図４の場合、半導体集積回路には、書込制御線駆動部７及び電源線駆動部９の両方が形成されている場合について表している。
図中、白抜きで示す端子は、書込制御線ＷＳＬの駆動に用いられる端子（以下、「書込制御線端子」という。）であり、網掛けで示す端子は、電源線ＤＳＬの駆動に用いられる端子（以下、「電源駆動端子」という。）である。
【００１６】
図１に示したように、サブ画素１１の駆動には、書込制御線ＷＳＬと電源線ＤＳＬの２本が必要である。従って、基板パネルには、これら２種類の制御線を駆動するために、少なくとも水平ライン数の２倍の端子が必要になる。このため、端子ピッチは、Ｙ方向の画素ピッチの半分である必要がある。
【００１７】
ただし、端子数が増加すると、基板パネルの額縁内に配置する配線数も増加することになる。このため、水平ライン単位で電源線ＤＳＬを駆動する方式は、有機ＥＬ表示パネル１の狭額縁化が困難になる問題がある。
【００１８】
また、従来構造の場合、水平ライン数と電源線駆動部９の数や処理段数が一対一に対応する。このため、水平ライン数が大きくなるほど、電源線駆動部９の数や処理段数が多くなる問題がある。これらは、電源線駆動部又は当該駆動部を内蔵する半導体集積回路の製造コストを上昇させる原因になる。
【課題を解決するための手段】
【００１９】
そこで、発明者らは、以下の構造を有する表示パネルを提案する。
すなわち、表示パネルとして、（ａ）電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部であって、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有する画素アレイ部と、（ｂ）画素領域の自発光素子に駆動電流を供給する電源線であって、個々の水平ラインに対応する電源線を複数本ずつ束ねた複数本の共通電源線と、（ｃ）共通電源線に一対一に対応する電源駆動端子とを有するものを提案する。
【００２０】
このように、複数本の電源線を１本の共通電源線に束ねることにより、表示パネルに形成する電源駆動端子の数を、水平ライン数の数分の１の個数に削減することができる。なお、電源駆動端子の個数が減れば、その分、電源線駆動部の回路規模を小型にすることができる。
【００２１】
また、前述した表示パネルは、電源駆動端子を駆動する電源線駆動部を内蔵する半導体集積回路が、電源駆動端子に対して外付けされることが望ましい。
更に、前述した表示パネルにおいては、電源駆動端子に対して外付けされた外部配線を複数本束ねた配線を駆動対象とすることが望ましい。
また、各電源駆動端子には、電源線駆動部としてパルス電圧源が接続されることが望ましい。
【００２２】
この他、発明者らは、前述した配線構造を有する表示パネルを搭載する電子機器を提案する。具体的には、（ａ）電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部であって、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有する画素アレイ部と、画素領域の自発光素子に駆動電流を供給する電源線であって、個々の水平ラインに対応する電源線を複数本ずつ結合した複数本の共通電源線と、共通電源線の外部引出し端子としての電源駆動端子とを有する表示パネルと、（ｂ）表示パネルに外付けされる半導体集積回路であって、電源駆動端子を駆動する電源線駆動部を有する半導体集積回路と、（ｃ）システム全体の動作を制御するシステム制御部と、（ｄ）システム制御部に対する操作入力を受け付ける操作入力部とを有する電子機器を提案する。
【発明の効果】
【００２３】
発明者らの提案するパネル構造の採用により、画素アレイ部の外縁に設けられる電源駆動端子の個数を画素アレイ部に形成される水平ライン数の数分の１以下に削減することができる。また、電源駆動端子の個数が減ることにより、表示パネルの額縁部分に形成する必要がある配線数を削減でき、表示パネルの狭額化を実現できる。
【００２４】
また、１つの電源駆動端子によって複数本分の電源線を駆動できるため、電源線駆動部の数や処理段数を水平ライン数に比して削減することができる。このため、電源線駆動部又は当該駆動部を内蔵する半導体集積回路の製造コストを低下させることができる。
【発明を実施するための最良の形態】
【００２５】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００２６】
（Ａ）外観構成
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を基板パネル上に実装したものも有機ＥＬ表示パネルと呼ぶ。
【００２７】
図５に、有機ＥＬ表示パネルの外観構成例を示す。有機ＥＬ表示パネル２１は、基板パネル２３の表面を覆うように対向部２５を貼り合わせたパネル構造を有している。
因みに、基板パネル２３は、ガラス、プラスチックその他の基材で構成され。その表面に有機ＥＬ層や保護膜等を積層した構造を有している。対向部２５も、ガラス、プラスチックその他の透明部材を基材とする。なお、有機ＥＬ表示パネル２１には、外部から基板パネル２３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）２７が配置される。
【００２８】
（Ｂ）形態例１
（Ｂ−１）システム構成
以下では、電源線ＤＳＬの駆動タイミングを複数の水平ラインについて共通化することにより、電源駆動端子の数を削減する有機ＥＬ表示パネルについて説明する。
図６に、有機ＥＬ表示パネル３１のシステム構成例を示す。なお、図６には、図１との対応部分に同一符号を付して示している。
【００２９】
図６に示す有機ＥＬ表示パネル３１は、画素アレイ部３と、その駆動回路である水平セレクタ５、書込制御線駆動部７、電源線駆動部３３とで構成される。なお、基板パネル上には、不図示のタイミングジェネレータも実装される。タイミングジェネレータは、駆動パルスやクロック信号等を発生する。発生された駆動パルスやクロック信号は、基板パネル上の形成又は実装された配線を通じて駆動回路に供給される。
【００３０】
この有機ＥＬ表示パネル３１は、図６に示すように、電源線ＤＳＬの配線が数本単位で１本に束ねられ、結束後の配線（以下、「共通電源線」という。）を電源線駆動部３３によって駆動する点に特徴を有している。
この形態例の場合は、図７に示すように、電源線ＤＴＬを５本ずつ束ねて１本の共通電源線とする。なお、画素アレイ部３上に形成された共通電源線の一端は、基板パネルの表面に形成される電源駆動端子３７に接続される。
【００３１】
従って、画素アレイ部３の水平ラインの本数をｎとすると、図７に示すように、電源駆動端子３７の数はｎ／５個になる。
なお、電源線ＤＴＬの駆動電位は、高電位Ｖccと低電位Ｖssの２値である。従って、電源線駆動部９は、ｎ／５個のパルス電圧源３５を配置することによって実現できる。
【００３２】
また、図７の場合には、ｎ／５個の電源駆動端子３７のそれぞれにパルス電圧源３５を接続する場合について表している。パルス電圧源３５を用いれば、ｎ／５段の出力段を有するシフトレジスタに比して回路規模を小さくすることができる。また、パルス電圧源３５は、製造コストの点でも、シフトレジスタに比して有利である。
【００３３】
もっとも、電源線駆動部３３をｎ／５段の出力段を有するシフトレジスタで構成しても良い。この場合には、駆動パルスが５水平ライン間隔（５水平走査線周期）で線順次に転送されることになる。
【００３４】
なお、書込制御線ＷＳＬについては、従来例と同様、１つの水平ラインに対して１本の書込制御線ＷＳＬが配置される。従って、画素アレイ部３の水平ラインの本数をｎとすると、書込制御線端子３９の数はｎ個になる。
図８に、書込制御線ＷＳＬと電源線ＤＳＬの配線構造例を示す。なお、図８では、回路規模が大きくなるため書込制御線駆動部７と電源線駆動部３３を内蔵する半導体集積回路を２つ配置する場合を例示している。
【００３５】
（Ｂ−２）サブ画素の構造と駆動動作
（ａ）サブ画素の構造
図９に、ある１つのサブ画素１１の回路構成と駆動回路との接続関係を示す。この形態例の場合も、サブ画素１１の回路構成は従来例と同じである。従って、サブ画素１１は、サンプリングトランジスタＴ１と、駆動トランジスタＴ２と、保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤとで構成される。ここでも、サンプリングトランジスタＴ１と駆動トランジスタＴ２は、Ｎチャネル型の薄膜トランジスタで構成されるものとする。
【００３６】
（ｂ）共通電源線の駆動波形と各電源線の駆動波形の関係
図１０に、図９に示す回路構成を有するサブ画素１１の駆動動作例を示す。なお、図１０は、電源線ＤＳＬの駆動タイミングが共通化された５本の水平ラインについて、共通電源線ＣＤＳＬの駆動波形と書込制御線ＷＳＬの駆動波形の関係を示している。
因みに、図１０（Ａ）は、ある信号線ＤＴＬに印加される信号線電位の経時変化を表している。
【００３７】
図１０（Ａ）の場合、１水平走査期間の前半期間には、補正用の基準電位であるオフセット電位Ｖofs を印加する。このオフセット電位Ｖofs は、階調レベルの０（ゼロレベル）に対応する。また、１水平走査期間の後半期間には、画素階調に対応する信号電位Ｖsig が印加される。ここで、信号電位Ｖsig に付した添字（ｎ，ｉ）は、第ｎ番目の共通電源線ＣＤＳＬに対応する５本の水平ラインのうちの第ｉ番目の水平ラインを意味する。
【００３８】
図１０（Ｂ）は、第ｎ番目の共通電源線ＣＤＳＬに印加される駆動電位の経時変化を表している。前述したように、電源線ＤＳＬは、高電位（発光電位）Ｖccと低電位（非発光電位）Ｖssの２値で駆動される。
図１０（Ｃ）〜（Ｇ）は、第ｎ番目の共通電源線ＣＤＳＬｎに対応する５本の水平ラインのそれぞれに対応する書込制御線ＷＳＬに印加される駆動電位の経時変化を表している。
【００３９】
図１０に示すように、この形態例の場合にも、サブ画素１１については、補正準備動作、閾値補正動作、移動度（μ）補正動作兼信号電位書込動作が実行される。
ここでの補正準備動作には、サブ画素１１に保持されている電位関係を初期化する目的もある。後述するように、この補正動作によって、駆動トランジスタＴ２のゲート電位Ｖｇはオフセット電位Ｖofs に制御され、ソース電位Ｖｓは低電位Ｖssに制御される。
【００４０】
すなわち、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、Ｖofs −Ｖssで与えられる。このように、駆動トランジスタＴ２のゲート・ソース間電圧ＶgsをＶofs −Ｖssに拡大する動作が補正準備動作である。
なお、Ｖofs −Ｖssは、駆動トランジスタＴ２の閾値電圧Ｖthより大きい。従って、補正準備動作の完了後に、オフセット電位Ｖofs が書き込まれている状態で電源線ＤＳＬの電位が高電位Ｖccになると、駆動トランジスタＴ２による電流の供給が開始される。すなわち、閾値補正動作が開始される。
【００４１】
閾値補正動作が開始すると、駆動トランジスタＴ２によって供給される電流が、保持容量Ｃｓや有機ＥＬ素子ＯＬＥＤに寄生する容量成分を充電するのに用いられる。なお、これらの容量成分の充電に伴い、駆動トランジスタＴ２のソース電位Ｖｓは上昇し、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsが縮小する。そして、このゲート・ソース間電圧Ｖgsの縮小は、ゲート・ソース間電圧Ｖgsが駆動トランジスタＴ２に固有の閾値電圧Ｖthに達した時点で自動的に終了する。この一連の動作が閾値補正動作である。
【００４２】
この後、信号電位Ｖsig が書き込まれている状態で電源線ＤＳＬの電位が高電位Ｖccになると、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsが画素階調と移動度μを反映した電位に変化する。この動作が移動度補正兼信号電位書込動作である。
因みに、有機ＥＬ素子ＯＬＥＤの両電極間に印加される電圧が有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)を越えると、有機ＥＬ素子ＯＬＥＤに電流が流れ出し、その電流量に応じた輝度で点灯する。
【００４３】
（ｃ）サブ画素から見た駆動動作
図１１に、共通電源線ＤＳＬが共通化された５本の水平ラインのうち１本目の水平ライン上に位置するサブ画素１１に着目した駆動動作例を説明する。
図１１（Ａ）は、共通電源線ＣＤＳＬの電位波形を示す図である。図１１（Ｂ）は、信号線ＤＴＬに印加される信号波形を示す図である。
【００４４】
図１１（Ｃ）は、書込制御線ＷＳＬに印加される駆動波形を示す図である。図１１（Ｄ）は、駆動トランジスタＴ２のゲート電位Ｖｇの変化を示す図である。図１１（Ｅ）は、駆動トランジスタＴ２のソース電位Ｖｓの変化を示す図である。
【００４５】
まず、発光期間中における画素回路内の動作状態を説明する。図１１の場合、期間ｔ１からｔ５の期間とｔ９、ｔ１０の期間に対応する。
図１２に、有機ＥＬ素子ＯＬＥＤが発光状態にある画素回路の動作状態を示す。このとき、電源線ＤＳＬは高電位Ｖccに制御される。なお、サンプリングトランジスタＴ１はオフ状態を維持する。これにより、オン状態にある駆動トランジスタＴ２から有機ＥＬ素子ＯＬＥＤに駆動電流Ｉdsが供給される。
【００４６】
ここで、駆動電流Ｉdsの大きさは、保持容量Ｃｓに保持されている画素階調に応じた電圧により定まる。
ところで、この形態例の場合、電源線ＤＴＬの電位は、低電位Ｖssと高電位Ｖccの間で切り替え制御される。すなわち、１水平走査期間内に、電源線ＤＴＬの電位は低電位Ｖssと高電位Ｖccを繰り返す。
【００４７】
図１３に、有機ＥＬ素子ＯＬＥＤが非発光状態にある画素回路の動作状態を示す。このとき、電源線ＤＳＬは低電位Ｖssに制御される。なお、サンプリングトランジスタＴ１はオフ状態のままである。電源線ＤＳＬの電位が低電位Ｖssに低下すると、オン状態にある駆動トランジスタＴ２のソース電位Ｖｓも低電位Ｖssに変化する。ここで、駆動トランジスタＴ２のゲート電極はフローティング状態にある。従って、駆動トランジスタＴ２のソース電位Ｖｓの低下に伴って、駆動トランジスタＴ２のゲート電位Ｖｇもほぼ同じだけ低下する。
【００４８】
なお、電源線ＤＳＬの電位が再び高電位Ｖccに上昇すると、サブ画素１１内の電位関係は図１２の関係に戻る。従って、有機ＥＬ素子ＯＬＥＤの発光開始から黒レベル（Ｖofs ）の書き込みによる強制的な消灯実行までは、図１２と図１３に示す動作状態が交互に繰り返す（図１１（ｔ１）、（ｔ９）、（ｔ１０））。
【００４９】
ところで、この形態例に係る有機ＥＬ表示パネル３１には、発光期間長の調整によってピーク輝度レベルを調整できる機能が設けられている。この機能は、発光期間中に駆動トランジスタＴ２を強制的にオフ制御することで実現される。この形態例では、発光期間中に黒レベル（オフセット電位Ｖofs ）を書き込むことにより、駆動トランジスタＴ２を強制的にオフ制御する手法を採用する。
【００５０】
図１４に、有機ＥＬ素子ＯＬＥＤを強制的に消灯する際の動作状態を示す。この動作は、図１１（ｔ２）のタイミングに対応する。
消灯制御時、信号線ＤＴＬにオフセット電位Ｖofs が印加されているタイミングで、サンプリングトランジスタＴ１がオン状態に制御される。なお、電源線ＤＳＬは高電位Ｖccである。
【００５１】
このとき、駆動トランジスタＴ２のゲート電位Ｖｇは、発光電位からオフセット電位Ｖofs
に押し下げられるように書き換えられる。このゲート電位Ｖｇの電位低下に伴い、駆動トランジスタＴ２のソース電位Ｖｓも低下する。ただし、駆動トランジスタＴ２のソース電位Ｖｓの低下は、有機ＥＬ素子ＯＬＥＤが消灯した時点の電位に固定される。この電位は、カソード電位Ｖcat よりも有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)だけ高い電位で与えられる。
【００５２】
このとき、駆動トランジスタＴ２は、逆バイアス状態になる。この電位状態は、サンプリングトランジスタＴ１がオフ動作した期間（図１１（ｔ３））も維持される。
なお、電源線ＤＳＬの電位が再び低電位Ｖssに変化すると、駆動トランジスタＴ２のゲート電極Ｖｇと電源線ＤＳＬの間の電圧が閾値電圧Ｖthd より大きくなり、駆動トランジスタＴ２がオン状態になる。図１５に、この時点におけるサブ画素１１の動作状態を示す(図１１（ｔ４）)。
【００５３】
これにより、駆動トランジスタＴ２のゲート電位Ｖｇは、低電位Ｖssよりも閾値電圧Ｖthd だけ高い電位に低下する。なお、閾値電圧Ｖthd は、駆動トランジスタＴ２のゲート電極と電源線ＤＳＬ側の電極との間の閾値電圧である。
また、このゲート電位Ｖｇの電位低下に伴い、駆動トランジスタＴ２のソース電位Ｖｓ（ここでは、有機ＥＬ素子ＯＬＥＤのアノード電極に接続される側の電極電位）も低下する。勿論、駆動トランジスタＴ２の逆バイアス状態は維持される。
【００５４】
従って、図１６に示すように電源線ＤＳＬが再び高電位Ｖccに変化しても、駆動トランジスタＴ２の逆バイアスは維持される。すなわち、駆動トランジスタＴ２はオフ状態を維持する。従って、有機ＥＬ素子ＯＬＥＤに駆動電流は流れず、消灯状態が維持される（図１１（ｔ５））。以上が発光期間中の動作である。
【００５５】
続いて、非発光期間中の動作を説明する。この動作は、補正準備動作によって開始される。
図１７に、この時点の動作状態を示す。補正準備動作は、電源線ＤＳＬに低電位Ｖssが印加されている状態で、信号線ＤＴＬのオフセット電位Ｖofs を駆動トランジスタＴ２のゲート電極に書き込むことで開始される。
【００５６】
この書き込みにより、駆動トランジスタＴ２のゲート電位Ｖｇはオフセット電位Ｖofs
に変化する。この過程で、駆動トランジスタＴ２のゲート電位Ｖｇがソース電位Ｖｓより高くなり、閾値電圧Ｖthを超えた時点で駆動トランジスタＴ２がオン動作する。これにより、電源線ＤＳＬの電位が駆動トランジスタＴ２のソース電極に現れる状態になる。すなわち、駆動トランジスタＴ２のソース電位Ｖｓは、低電位Ｖssに変化する（図１１（ｔ６））。
【００５７】
このとき、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、後続する閾値補正動作に備えて閾値電圧Ｖthより広い状態に遷移する。
この状態で、電源線ＤＳＬが高電位Ｖccに変化すると、閾値補正動作が開始される（図１１（ｔ７））。図１８に、この時点における動作状態を示す。
【００５８】
このとき、駆動トランジスタＴ２はオン状態である。図１８では、有機ＥＬ素子ＯＬＥＤの等価回路をダイオードと容量で示す。ここで、有機ＥＬ素子ＯＬＥＤのアノード電位をＶelで表すと、アノード電位Ｖelは次式を満たす。
Ｖel≦Ｖcat+Ｖth(oled)
【００５９】
なお、有機ＥＬ素子ＯＬＥＤに流れるリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さい条件を見たす限り、駆動トランジスタＴ２に流れる電流は、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量を充電するのに使用される。
【００６０】
このとき、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは時間と共に、図１９に示すように徐々に上昇する。そして、一定時間経過後には、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsはその閾値電圧Ｖthに収束する。その後、サンプリングトランジスタＴ１をオフ制御して閾値補正動作を終了させる。
【００６１】
このとき、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、次式を満たす状態になる。
Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖth(oled)
この後、信号線ＤＴＬが信号電位Ｖsig となった時点で、サンプリングトランジスタＴ１を再びオン制御する（図１１（ｔ８））。図２０に、この時点における動作状態を示す。
【００６２】
信号電位Ｖsig は、画素階調に対応する電位である。このとき、駆動トランジスタＴ２のゲート電位Ｖｇは、サンプリングトランジスタＴ１を通じて信号電位Ｖsig に制御される。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから流れ込む電流により時間とともに上昇する。
【００６３】
なお、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)とカソード電圧Ｖcat の和を越えなければ、駆動トランジスタＴ２の電流は保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００６４】
このとき、駆動トランジスタＴ２の閾値補正動作は既に完了しているため、駆動トランジスタＴ２に流れる電流は、移動度μを反映した値になる。
すなわち、移動度μが大きい駆動トランジスタＴ２では電流量が大きくなり、ソース電位Ｖｓの上昇も早くなる。一方、移動度μが小さい駆動トランジスタＴ２では電流量が小さくなり、ソース電位Ｖｓの上昇も遅くなる（図２１）。
【００６５】
これにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、移動度μを反映して小さくなり、一定時間経過後には、個々の駆動トランジスタＴ２の移動度を完全に補正したゲート・ソース間電圧Ｖgsに遷移する。
【００６６】
最後に、サンプリングトランジスタＴ１をオフ制御して書き込みが終了し、有機ＥＬ素子ＯＬＥＤの発光が開始される。
このとき、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは一定である。従って、駆動トランジスタＴ２は一定電流Ｉds’を有機ＥＬ素子ＯＬＥＤに流す。
【００６７】
なお、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、有機ＥＬ素子ＯＬＥＤに駆動電流Ｉds’が流れる電圧Ｖxまで上昇する。これにより、有機ＥＬ素子ＯＬＤＥは発光を開始する。図２２に、この時点での画素回路内の動作状態を示す。
【００６８】
ただし、この形態例の駆動方法の場合、信号電位Ｖsig の書き込み後に、電源線ＤＳＬの電位が低電位Ｖssに変化する（図１１（ｔ９））。このように電源線ＤＳＬの電位が低下すると、前述したように、有機ＥＬ素子ＯＬＥＤは一時的に非発光状態に変化する。
【００６９】
また、電源線ＤＳＬの電位が再び高電位Ｖccに戻ると、有機ＥＬ素子ＯＬＥＤに対する駆動電流Ｉds’の供給が再開されることになる（図１１（ｔ１０））。
因みに、非発光期間の間も、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは一定に保持されている。すなわち、保持容量Ｃｓの保持電圧は、非発光期間中も保持される。従って、駆動トランジスタＴ２のゲート電位Ｖｇが書き換えられるまで（オフセット電位Ｖofs が書き込まれるまで）は、同じ発光輝度による点滅発光が実行される。
【００７０】
（Ｂ−３）まとめ
以上の通り、この形態例で説明した有機ＥＬ表示パネル３１では、５本単位で電源線ＤＳＬが同じ駆動波形で駆動制御される。従って、電源線駆動部３３は、単一周波数で２値電位を発生する複数個のパルス電圧源３５によって実現することができる。パルス電圧源３５を用いる場合にはシフトレジスタが必要なくなるので、パネルサイズや表示解像度によらず、駆動回路の小型化を実現できる。
【００７１】
しかも、電源線駆動部３３として使用するパルス電圧源３５の個数も削減できる。結果的に、電源線駆動部３３のレイアウト面積を小さくすることができる。また、電源線駆動部３３を内蔵する半導体集積回路の製造コストを下げることができる。
また、電源線駆動部３３として使用するパルス電圧源３５の個数の削減は、レイアウトの自由度を高めるのにも有効である。
【００７２】
なお、この形態例の場合、サンプリングトランジスタＴ１のオン制御（図１１（ｔ２））を通じて有機ＥＬ素子ＯＬＥＤを消光制御しているが、オフセット電位Ｖofs の書込による消光動作を伴わない動作例も考えられる。
【００７３】
また、この形態例では、電源線ＤＳＬを５本単位で結合し、結合後の共通電源線を電源駆動端子３７に接続する。このため、基板パネルに実装する半導体集積回路との接続に必要になる電源駆動端子３７の個数を、水平ライン数の５分の１又はこれに１個を加えた数にできる。
【００７４】
いずれにしても、従来構成に比して電源駆動端子３７の個数を大幅に削減できる。結果的に、基板パネルの外縁部分の配線数を削減でき、有機ＥＬ表示パネル３１の狭額化を実現できる。
また、電源駆動端子３７の個数の低下により、端子ピッチを広げることが可能になる。
【００７５】
（Ｃ）形態例２
（Ｃ−１）１水平走査期間の短縮に伴い予想される課題
前述した形態例１の場合には、閾値補正動作が１水平走査期間内に完了する場合（すなわち、閾値補正動作が１回だけ実行される場合）を前提として説明した。
しかし、有機ＥＬパネルの高精細化や高速動作化に伴って、１水平走査期間は短縮化する傾向にある。
【００７６】
この場合、閾値補正動作は、複数の水平走査期間に分割して実行することが必要になる。図２３に、形態例１で説明した電源線ＤＳＬの共通駆動技術と補正動作の分割実行を組み合わせる場合の駆動波形例を示す。
【００７７】
ただし、この駆動方法の場合、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、完全にはその閾値電圧Ｖthに収束しなくなる。
具体的には、電源電位が高電位Ｖccの時の駆動トランジスタＴ２のソース電位Ｖｓの上昇量と電源電位が低電位Ｖssの時の駆動トランジスタＴ２のソース電位Ｖｓの下降量とが一致する電位で閾値補正動作を繰り返すことになる。
【００７８】
このため、閾値補正動作の終了後、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、その閾値電圧Ｖthを完全には反映しない状態となり、低階調表示時にはムラやスジといった画質不良が発生してしまう。
【００７９】
（Ｃ−２）システム構成
そこで、この形態例では、閾値補正動作を複数回に分割して実行する場合にも、駆動トランジスタＴ２の特性バラツキを正常に補正できる駆動方法について説明する。
図２４に、この形態例に係る有機ＥＬ表示パネル５１のシステム構成例を示す。なお、図２４には、図６との対応部分に同一符号を付して示している。
【００８０】
図２４に示す有機ＥＬ表示パネル５１は、画素アレイ部３と、その駆動回路である水平セレクタ５３、書込制御線駆動部５５、電源線駆動部３３とで構成される。
この形態例における水平セレクタ５３は、図２５に示すように、信号線ＤＴＬを３値の電位Ｖsig 、Ｖofs 、Ｖini で駆動する。この明細書では、Ｖini を初期化電位と呼ぶ。初期化電位Ｖini は、オフセット電位Ｖofs よりも低い電位である。また、初期化電位Ｖini は、Ｖini −Ｖss＜Ｖthd 及びＶini −Ｖss＜Ｖthを満たす値に設定される。この初期化電位Ｖini は、補正動作の中断時等に使用される。
【００８１】
なお、初期化電位Ｖini が書き込まれた駆動トランジスタＴ２はオフ動作する。このため、補正動作が複数回に分割されても、補正動作の再開時には、中断した時点から補正動作を継続することが可能になる。従って、駆動トランジスタＴ２の特性バラツキが正常に補正され、ユニフォーミティの劣化が補正される。
【００８２】
図２６（Ａ）に、電源線ＤＳＬの駆動波形を示し、図２６（Ｂ）に、信号線ＤＴＬの駆動波形を示す。図２６（Ｂ）に示すように、初期化電位Ｖini のうち１回目の印加タイミングは、図２６（Ａ）に示す電源線ＤＳＬに低電位Ｖssが印加される期間に設定される。もっとも、図２６（Ａ）の場合、初期化電位Ｖini は、電源線ＤＳＬが高電位Ｖccに切り替わった後の一定期間についても印加状態が継続される。
【００８３】
更に、初期化電位Ｖini のうち２回目の印加タイミングは、図２６（Ａ）に示す電源線ＤＳＬに高電位Ｖccが印加されている期間に設定される。すなわち、初期化電位Ｖini は、電源線ＤＳＬに低電位Ｖssが印加される前であって、信号線ＤＴＬに信号電位Ｖsig が印加される前の一定期間に設定される。
【００８４】
以上のように、水平セレクタ５３は、１水平走査期間内に、オフセット電位Ｖofs 、初期化電位Ｖini 、オフセット電位Ｖofs 、初期化電位Ｖini 、信号電位Ｖsig の順番に信号線ＤＴＬを駆動する。
【００８５】
図２７に、水平セレクタ５３の構成例を示す。図２７に示すように、水平セレクタ５３は、水平解像度数分の出力段数を有するシフトレジスタ６１と、各出力段に対応するラッチ回路６３と、Ｄ／Ａ回路６５と、出力バッファ６７と、セレクタ６９とで構成する。ここで、セレクタ６９は、３入力１出力のスイッチで構成され、不図示のタイミングジェネレータより供給される切り替え信号に基づいて出力電位を切り替える。
【００８６】
また、この形態例の場合には、信号線ＤＴＬの波形変化に連動した最適なタイミングで電位の書き込みを実行できるようにタイミング調整された書込制御信号を出力する書込制御線駆動部５５を使用する。
【００８７】
（Ｃ−３）駆動動作例
図２８に、この形態例で使用する駆動動作例を示す。なお、図２８（Ａ）は、共通電源線ＣＤＳＬの電位波形を示す図である。図２８（Ｂ）は、信号線ＤＴＬに印加される信号波形を示す図である。
【００８８】
図２８（Ｃ）は、書込制御線ＷＳＬに印加される駆動波形を示す図である。図２８（Ｄ）は、駆動トランジスタＴ２のゲート電位Ｖｇの変化を示す図である。図２８（Ｅ）は、駆動トランジスタＴ２のソース電位Ｖｓの変化を示す図である。
【００８９】
この形態例の場合も、発光期間中は、共通電源線ＣＤＳＬに高電位Ｖccが印加されるタイミングで有機ＥＬ素子ＯＬＥＤが点灯し、共通電源線ＣＤＳＬに低電位Ｖssが印加されるタイミングで有機ＥＬ素子ＯＬＥＤが消灯する。すなわち、点滅動作が実行される。
そして、有機ＥＬ素子ＯＬＥＤを強制的に消灯する場合には、信号線ＤＴＬにオフセット電位Ｖofs （黒レベル）が印加されているタイミングでサンプリングトランジスタＴ１をオン制御する。図２９に、この時点における動作状態を示す。
【００９０】
これにより、駆動トランジスタＴ２は逆バイアス状態に制御される。すなわち、駆動トランジスタＴ２は強制的にオフ制御される。かくして、有機ＥＬ素子ＯＬＥＤに対する駆動電流Ｉdsの供給が停止され、有機ＥＬ素子ＯＬＥＤは電源線ＤＳＬの電位とは無関係に継続的に消灯する。
【００９１】
やがて、サンプリングトランジスタＴ１がオフ動作した状態で、電源線ＤＳＬの電位が再び低電位Ｖssに変化する。このとき、図３０に示すように、駆動トランジスタＴ２のゲート電極Ｖｇと電源線ＤＳＬの間の電圧が閾値電圧Ｖthd より大きくなるので、駆動トランジスタＴ２がオン状態になる。これにより、駆動トランジスタＴ２のゲート電位Ｖｇは、低電位Ｖssよりも閾値電圧Ｖthd だけ高い電位に低下する。
【００９２】
そして、駆動トランジスタＴ２のゲート電位Ｖｇが、低電位Ｖssよりも閾値電圧Ｖthd だけ高い電位に低下した時点で、駆動トランジスタＴ２は自動的にカットオフする。この後は、図３１に示すように、電源線ＤＳＬの電位が高電位Ｖccに変化しても、直前の電位状態を保持する。
【００９３】
続いて、非発光期間中の動作を説明する。この動作は、補正準備動作によって開始される。ただし、この形態例の場合、補正準備動作は３回に分割して実行される。
まず、１回目の補正準備動作は、共通電源線ＣＤＳＬの電位が低電位Ｖssの状態で、信号線ＤＴＬの電位がオフセット電位Ｖofs の期間中に、書込制御線ＷＳＬが高電位に変化することで開始される。
【００９４】
これにより、図３２に示すように、駆動トランジスタＴ２のゲート電極には、オフセット電位Ｖofs が書き込まれる。この書き込みにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、閾値電圧Ｖthより大きくなる。結果的に、駆動トランジスタＴ２はオン状態に変化する。これにより、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬに印加されている低電位Ｖssに向けて低下を開始する。
【００９５】
なお、この１回目の補正準備動作では、サンプリングトランジスタＴ１がオン動作している間に、信号線ＤＴＬの電位が初期化電位Ｖini に変化する。すると、図３３に示すように、駆動トランジスタＴ２は逆バイアス状態になる。この状態で、サンプリングトランジスタＴ１は、次回の補正準備動作までオフ制御される。この状態を図３４に示す。このとき、駆動トランジスタＴ２のゲート電極はフローティング状態であり、かつ、オフ動作しているので１回目の補正準備動作の終了時点の電位関係が保持される。
【００９６】
なお、以上の動作は、２回目と３回目の補正準備動作でも同様に実行される。結果的に、３回目の補正準備動作において、駆動トランジスタＴ２のソース電位Ｖｓが、電源線ＤＳＬの低電位Ｖssに収束した時点で補正準備動作が完了する。図３５に、この完了時点における動作状態を示す。
【００９７】
ところで、補正準備動作が完了すると、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthより広がっている。従って、補正準備動作の終了後、電源線ＤＳＬが高電位Ｖccに制御されると、自動的に駆動電流Ｉdsが流れ、駆動トランジスタＴ２のソース電位Ｖｓの上昇が開始してしまう。そこで、この形態例の場合には、補正準備動作が終了すると、初期化電位Ｖini を書き込む。図３６に、この時点における動作状態を示す。
【００９８】
このとき、駆動トランジスタＴ２のゲート・ソース間電圧ＶgsはＶini −Ｖssとなる。なお、前述したように、初期化電位Ｖini は、Ｖini −Ｖssが閾値電圧Ｖth以下になるように設定されている。このため、駆動トランジスタＴ２は、カットオフする。
この後、電源線ＤＳＬが高電位Ｖccに切り替わった状態で、オフセット電位Ｖofs の書き込みが開始されると、閾値補正動作が開始される。この形態例の場合、閾値補正動作は３回に分けて実行される。
【００９９】
まず、１回目の閾値補正動作が開始すると、サンプリングトランジスタＴ１がオン状態に制御され、オフセット電位Ｖofs が駆動トランジスタＴ２のゲート電極に印加される。このとき、電源線ＤＳＬは高電位Ｖccであるので、駆動トランジスタＴ２に駆動電流Ｉdsが流れ始める。図３７に、この時点における動作状態を示す。
【０１００】
駆動電流Ｉdsは、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量Ｃelを充電するように流れる。この充電により、駆動トランジスタＴ２のソース電位Ｖｓの上昇が開始される。
なお、閾値補正動作の場合も、信号線ＤＴＬにオフセット電位Ｖofs が印加されている状態でサンプリングトランジスタＴ１がオフ制御されると、駆動トランジスタＴ２のオン状態が次回の閾値補正期間まで継続してしまう。
【０１０１】
このため、この場合も、サンプリングトランジスタＴ１がオン制御されている間に、信号線ＤＴＬに初期化電位Ｖini を印加する。図３８に、この時点における動作状態を示す。この動作により、駆動トランジスタＴ２のゲート電位Ｖｇは初期化電位Ｖini まで低下する。一方、駆動トランジスタＴ２のソース電位Ｖｓは変動しない。結果的に、駆動トランジスタＴ２は逆バイアス状態に制御され、閾値補正動作は中断する。
【０１０２】
この状態で、サンプリングトランジスタＴ１はオフ制御される。図３９に、この時点での動作状態を示す。なお、逆バイアス状態である駆動トランジスタＴ２はオフ状態にあるので、駆動トランジスタＴ２のソース電位Ｖｓの電位は、次回の閾値補正動作再開時まで保持される。
【０１０３】
この一連の動作（図３７〜図３９）が、２回目と３回目の閾値補正動作の期間中に実行される。なお、閾値補正動作の実行により、駆動トランジスタＴ２のソース電位は上昇する。そして、図４０に示すように、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに達した時点で閾値補正動作が終了する。このように、補正準備動作や閾値補正動作が複数回に分割して実行される場合にも、閾値補正動作を正常に終了させることができる。
【０１０４】
このとき、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、次式を満たす状態になる。
Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖth(oled)
この後、信号線ＤＴＬが信号電位Ｖsig となった時点で、サンプリングトランジスタＴ１を再びオン制御する。勿論、電源線ＤＳＬは高電位Ｖccが印加されている。図４１に、この時点における動作状態を示す。
【０１０５】
信号電位Ｖsig は、画素階調に対応する電位である。このとき、駆動トランジスタＴ２のゲート電位Ｖｇは、サンプリングトランジスタＴ１を通じて信号電位Ｖsig に制御される。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから流れ込む電流により時間とともに上昇する。
【０１０６】
なお、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)とカソード電圧Ｖcat の和を越えなければ、駆動トランジスタＴ２の電流は保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【０１０７】
このとき、駆動トランジスタＴ２の閾値補正動作は既に完了しているため、駆動トランジスタＴ２に流れる電流は、移動度μを反映した値になる。
すなわち、移動度μが大きい駆動トランジスタＴ２では電流量が大きくなり、ソース電位Ｖｓの上昇も早くなる。一方、移動度μが小さい駆動トランジスタＴ２では電流量が小さくなり、ソース電位Ｖｓの上昇も遅くなる。
【０１０８】
これにより、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは、移動度μを反映して小さくなり、一定時間経過後には、個々の駆動トランジスタＴ２の移動度を完全に補正したゲート・ソース間電圧Ｖgsに遷移する。
【０１０９】
最後に、サンプリングトランジスタＴ１をオフ制御して書き込みが終了し、有機ＥＬ素子ＯＬＥＤの発光が開始される。
このとき、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは一定である。従って、駆動トランジスタＴ２は一定電流Ｉds’を有機ＥＬ素子ＯＬＥＤに流す。
【０１１０】
なお、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、有機ＥＬ素子ＯＬＥＤに駆動電流Ｉds’が流れる電圧Ｖxまで上昇する。これにより、有機ＥＬ素子ＯＬＤＥは発光を開始する。図４２に、この時点での画素回路内の動作状態を示す。
【０１１１】
ただし、この形態例の駆動方法の場合、信号電位Ｖsig の書き込み後に、電源線ＤＳＬの電位が低電位Ｖssに変化する。このように電源線ＤＳＬの電位が低下すると、前述したように、有機ＥＬ素子ＯＬＥＤは一時的に非発光状態に変化する。
【０１１２】
また、電源線ＤＳＬの電位が再び高電位Ｖccに戻ると、有機ＥＬ素子ＯＬＥＤに対する駆動電流Ｉds’の供給が再開されることになる。
因みに、非発光期間の間も、駆動トランジスタＴ２のゲート・ソース間電圧Ｖgsは一定に保持されている。すなわち、保持容量Ｃｓの保持電圧は、非発光期間中も保持される。従って、駆動トランジスタＴ２のゲート電位Ｖｇが書き換えられるまで（オフセット電位Ｖofs が書き込まれるまで）は、同じ発光輝度による点滅発光が実行される。
【０１１３】
（Ｃ−４）まとめ
以上の通り、この形態例で説明した有機ＥＬ表示パネルの場合には、形態例１の効果に加え、以下の効果を実現できる。
すなわち、補正準備動作を複数回に分割して実行する場合にも、駆動トランジスタＴ２のソース電位Ｖｓを完全に低電位Ｖssに遷移させることができる。
【０１１４】
また、閾値補正動作を複数回に分割して実行する場合にも、電源電位が低電位Ｖssになる前に駆動トランジスタＴ２のゲート電極にリセット電位Ｖini を入力するので、補正動作が停止した直前回の状態から閾値補正動作を再開できる。
かくして、正確な補正動作が可能となる。すなわち、有機ＥＬパネルの高精細化や高速化が進んでも、ムラやスジの現れ難い駆動技術を実現できる。
【０１１５】
（Ｄ）形態例３
（Ｄ−１）システム構成
この形態例でも、補正準備動作や閾値補正動作を複数回に分割して実行する場合に好適な有機ＥＬ表示パネルの構成例を説明する。
図４３に、この形態例に係る有機ＥＬ表示パネル７１のシステム構成例を示す。なお、図４３には、図６との対応部分に同一符号を付して示している。
【０１１６】
図４３に示す有機ＥＬ表示パネル７１は、画素アレイ部３と、その駆動回路である水平セレクタ７３、書込制御線駆動部７５、電源線駆動部７７とで構成される。
【０１１７】
この形態例における水平セレクタ７３も、信号線ＤＴＬを３値の電位Ｖsig 、Ｖofs 、Ｖini で駆動する。ただし、その駆動波形は形態例２と異なるものを使用する。図４４に、この形態例で使用する駆動波形例を示す。すなわち、水平セレクタ７３には、１水平走査期間内に、オフセット電位Ｖofs 、初期化電位Ｖini 、信号電位Ｖsig の順番に信号線ＤＴＬを駆動する。形態例２との違いは、初期化電位Ｖini の出現回数が１回であり、１水平走査期間内における電位の変化回数２回である点である。
【０１１８】
図４５に、水平セレクタ７３の構成例を示す。なお、図４５には、図２７との対応部分に同一符号を付して示す。図４５に示すように、水平セレクタ７３の基本的な構成は、水平セレクタ５３と同じである。違いは、セレクタ７９の切り替え動作が、図４４で示したタイミングで実行される点である。従って、実質的な違いは、不図示のタイミングジェネレータより供給される切り替え信号であるとも言える。
【０１１９】
同様に、書込制御線駆動部７５についても、基本的な構成は、前述した形態例で使用する回路デバイスと同じものを用いることができる。ただし、書込制御線駆動部７５においても、書込制御信号の出力タイミングが、図４４に示す信号線ＤＴＬの波形変化に連動して最適化されているものを使用する。
【０１２０】
電源線駆動部７７は、この形態例に特有なものを使用する。前述した形態例の場合には、共通電源線ＣＤＳＬのいずれに対しても、１水平走査期間内に低電位Ｖssと高電位Ｖccが出現していた。すなわち、パルス駆動周期が、１水平走査期間に一致していた。
しかし、この電源線駆動部７７は、共通電源線ＣＤＳＬのパルス駆動周期を１フィールド期間とする。
【０１２１】
具体的には、消灯期間（発光期間中のうち積極的に発光を停止する期間）と非発光期間（補正動作や信号電位を書き込む期間）については電源線ＤＳＬを低電位Ｖssに制御し、発光期間については電源線ＤＳＬを高電位Ｖccに制御する駆動方式を採用する。
また、前述した２つの形態例においては、全ての共通電源線ＣＤＳＬを同じ位相でパルス駆動した。
【０１２２】
しかし、この形態例の場合には、共通電源線ＣＤＳＬに印加する駆動パルスの位相が、（１本の共通電源線ＣＤＳＬに束ねる電源線ＤＳＬの本数分）×１水平走査期間だけ線順次にずれるように制御されているものを使用する。
従って、この形態例に係る電源線駆動部７７には、共通電源線ＣＤＳＬの本数分の出力段を有するシフトレジスタを用いることが望ましい。ここでのシフトクロックには、１水平走査期間を与えるクロックを、１本の共通電源線ＣＤＳＬに束ねる電源線ＤＳＬの本数倍に分周したものを用いれば良い。
【０１２３】
（Ｄ−２）駆動動作例
図４６に、この形態例で使用する駆動動作例を示す。なお、図４６は、紙面の都合により共通電源線ＣＤＳＬに束ねられる電源線ＤＳＬが２本の場合について表している。また、この形態例では、１本の共通電源線ＣＤＳＬに対応する電源線ＤＳＬ間の駆動タイミングと、隣接する２本の共通電源線ＣＤＳＬに対応する電源線ＤＳＬ間の駆動タイミングに特徴がある。
【０１２４】
因みに、図４６（Ａ）は、信号線ＤＴＬの駆動波形である。図４６（Ｂ）は、第ｎ番目の共通電源線ＣＤＳＬｎの駆動波形である。図４６（Ｃ）は、第ｎ番目の共通電源線ＣＤＳLｎに対応する２本の書込制御線ＷＳＬのうち１本目の書込制御線ＷＳＬ（ｎ，１）の駆動波形である。図４６（Ｄ）は、第ｎ番目の共通電源線ＣＤＳLｎに対応する２本の書込制御線ＷＳＬのうち２本目の書込制御線ＷＳＬ（ｎ，２）の駆動波形である。
【０１２５】
図４６（Ｅ）は、第ｎ＋１番目の共通電源線ＣＤＳＬｎ＋１の駆動波形である。図４６（Ｆ）は、第ｎ＋１番目の共通電源線ＣＤＳLｎ＋１に対応する２本の書込制御線ＷＳＬのうち１本目の書込制御線ＷＳＬ（ｎ＋１，１）の駆動波形である。図４６（Ｇ）は、第ｎ＋１番目の共通電源線ＣＤＳLｎ＋１に対応する２本の書込制御線ＷＳＬのうち２本目の書込制御線ＷＳＬ（ｎ＋１，２）の駆動波形である。
【０１２６】
図４６に示すように、この形態例の場合、同じ共通電源線ＣＤＳＬに対応する２本の書込制御線ＷＳＬについては、補正準備動作が同じタイミングに設定されている。この関係は、例えば図４６（Ｃ）と（Ｄ）又は図４６（Ｆ）と（Ｇ）によって確認できる。
また、隣接する２本の共通電源線ＣＤＳＬ間では、補正準備動作の実行タイミングが２水平走査期間だけずれている。この関係は、例えば図４６（Ｃ）と図４６（Ｆ）との関係によって確認できる。
【０１２７】
また、この形態例の場合、閾値補正動作の実行タイミングは、水平ラインの並び順に１水平走査期間ずつ遅延して実行される。これは、閾値補正動作の完了直後に対応する信号電位Ｖsig を書き込むためである。従って、電源線ＤＳＬを共通化する本数が多いほど、補正準備動作の完了から閾値補正動作の開始までの待ち時間が長くなる。
【０１２８】
この形態例に係る駆動動作と形態例２に係る駆動動作との違いは以上の２点であり、その他の駆動動作は形態例２と同じである。すなわち、この形態例に係るサブ画素１１の駆動動作は、前述した形態例２の駆動動作と同じである。このため、この形態例では、サブ画素１１の駆動動作についての説明は省略する。
【０１２９】
（Ｄ−３）まとめ
以上の通り、この形態例で説明した有機ＥＬ表示パネルの場合には、形態例２と同様の分割駆動方式を、異なる駆動タイミングと駆動波形によって実現することができる。
【０１３０】
（Ｅ）他の形態例
（Ｅ−１）配線構造
前述の形態例の場合には、図８に示すように、１つの半導体集積回路内に書込制御線駆動部７と電源線駆動部３３を内蔵する場合について説明した。
しかしながら、書込制御線駆動部７と電源線駆動部３３とは、それぞれ別の半導体集積回路に内蔵する構成を採用しても良い。
【０１３１】
図４７に、接続例を示す。この接続例は、基板パネル上に画素アレイ部３の形成が終了した後に、電源線駆動部３３の駆動能力が上昇した場合やパネル特性の最適化によって束ねられる電源線ＤＳＬの本数が増加した場合に特に有効である。
図４７の場合、共通電源線ＣＤＳＬは、電源駆動端子３７を通じて書込制御線駆動部７を内蔵する半導体集積回路に接続されるが、内部配線を通じて他端より別の配線基板８１に接続される。
【０１３２】
すなわち、書込制御線駆動部７を内蔵する半導体集積回路は、共通電源線ＣＤＳＬを中継段として機能する。なお、中継後の共通電源線ＣＤＳＬは、別の配線基板８１に形成された電源駆動端子３７に接続される。
【０１３３】
図４７の場合、配線基板８１の内部において、２本の共通電源線ＣＤＳＬが更に束ねられ、電源線駆動部３３の各電極に接続される。この構成により、電源線駆動部３３を構成するパルス電圧源の個数やシフトレジスタの出力段数を削減することが可能になる。
【０１３４】
これらの個数が削減されれば、その分だけ、製造コストを下げることができる。なお、図４７の場合には、配線基板８１内で共通電源線ＣＤＳＬを束ねているが、束ねる位置は任意である。例えば書込制御線駆動部７の内部において共通電下線ＣＤＳＬを束ねることもできる。
【０１３５】
（Ｅ−２）製品例
（ａ）電子機器
前述の説明では、有機ＥＬ表示パネルを例に発明を説明した。しかし、前述した有機ＥＬ表示パネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【０１３６】
図４８に、電子機器９１の概念構成例を示す。電子機器９１は、筺体内に、前述した有機ＥＬ表示パネル９３、システム制御部９５及び操作入力部９７を実装することで構成される。
ここで、システム制御部９５で実行される処理内容は、電子機器９１の商品形態により異なっている。また、操作入力部９７は、システム制御部９５に対する操作入力を受け付けるデバイスである。操作入力部９７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【０１３７】
なお、電子機器９１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図４９に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。図４９に示すテレビジョン受像機１０１は、筐体１０３の正面に表示画面１０５を配置した構造を有している。ここでの表示画面１０５の部分が、形態例で説明した有機ＥＬ表示パネルに対応する。
【０１３８】
また、この種の電子機器９１には、例えばデジタルカメラが想定される。図５０に、デジタルカメラ１１１の外観例を示す。図５０（Ａ）が正面側（被写体側）の外観例であり、図５０（Ｂ）が背面側（撮影者側）の外観例である。
【０１３９】
デジタルカメラ１１１は、保護カバー１１３、撮像レンズ部１１５、表示画面１１７、コントロールスイッチ１１９及びシャッターボタン１２１で構成される。このうち、表示画面１１７の部分が、形態例で説明した有機Ｅ表示Ｌパネルに対応する。
【０１４０】
また、この種の電子機器９１には、例えばビデオカメラが想定される。図５１に、ビデオカメラ１３１の外観例を示す。
ビデオカメラ１３１は、本体１３３の前方に被写体を撮像する撮像レンズ１３５、撮影のスタート／ストップスイッチ１３７及び表示画面１３９で構成される。このうち、表示画面１３９の部分が、形態例で説明した有機ＥＬ表示パネルに対応する。
【０１４１】
また、この種の電子機器９１には、例えば携帯端末装置が想定される。図５２に、携帯端末装置としての携帯電話機１４１の外観例を示す。図５２に示す携帯電話機１４１は折りたたみ式であり、図５２（Ａ）が筐体を開いた状態の外観例であり、図５２（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０１４２】
携帯電話機１４１は、上側筐体１４３、下側筐体１４５、連結部（この例ではヒンジ部）１４７、表示画面１４９、補助表示画面１５１、ピクチャーライト１５３及び撮像レンズ１５５で構成される。このうち、表示画面１４９及び補助表示画面１５１の部分が、形態例で説明した有機ＥＬ表示パネルに対応する。
【０１４３】
また、この種の電子機器９１には、例えばコンピュータが想定される。図５３に、ノート型コンピュータ１６１の外観例を示す。
ノート型コンピュータ１６１は、下側筐体１６３、上側筐体１６５、キーボード１６７及び表示画面１６９で構成される。このうち、表示画面１６９の部分が、形態例で説明した有機ＥＬ表示パネルに対応する。
【０１４４】
これらの他、電子機器９１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１４５】
（Ｅ−３）サブ画素の他の構成例
前述した形態例においては、サブ画素１１が２つのＮチャネル型薄膜トランジスタで構成される場合について説明した。
しかし、サブ画素１１を構成する薄膜トランジスタはＰチャネル型でも良い。また、サブ画素１１は、２つ以上の薄膜トランジスタで構成されても良い。
【０１４６】
（Ｅ−４）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬ表示パネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬパネルにも適用できる。
【０１４７】
（Ｅ−５）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１４８】
【図１】有機ＥＬ表示パネルの構成例を説明する図である。
【図２】ホワイトユニットの構造例を説明する図である。
【図３】サブ画素と駆動回路との接続関係を説明する図である。
【図４】電源線の従来配線例を示す図である。
【図５】有機ＥＬ表示パネルの外観構成例を示す図である。
【図６】形態例１に係る有機ＥＬ表示パネルのシステム構成例を示す図である。
【図７】電源線と共通電源線との接続関係を示す図である。
【図８】電源線と共通電源線との接続関係を示す図である。
【図９】サブ画素と駆動回路との接続関係を示す図である。
【図１０】共通電源線の駆動波形と対応する水平ラインの書込制御線の駆動波形との関係を説明する図である。
【図１１】形態例１に係る駆動波形を示す図である。
【図１２】サブ画素の動作状態を説明する図である。
【図１３】サブ画素の動作状態を説明する図である。
【図１４】サブ画素の動作状態を説明する図である。
【図１５】サブ画素の動作状態を説明する図である。
【図１６】サブ画素の動作状態を説明する図である。
【図１７】サブ画素の動作状態を説明する図である。
【図１８】サブ画素の動作状態を説明する図である。
【図１９】駆動トランジスタの閾値補正動作を説明する図である。
【図２０】サブ画素の動作状態を説明する図である。
【図２１】駆動トランジスタの移動度の違いによるソース電位の経時変化を説明する図である。
【図２２】サブ画素の動作状態を説明する図である。
【図２３】形態例１に係る駆動方式を補正準備動作や閾値補正動作の分割実行にそのまま応用する場合の動作波形を説明する図である。
【図２４】形態例２に係る有機ＥＬ表示パネルの構成例を示す図である。
【図２５】サブ画素と駆動回路との接続関係を示す図である。
【図２６】形態例２で使用する信号波形を示す図である。
【図２７】水平セレクタの構造例を示す図である。
【図２８】形態例２に係る駆動波形を示す図である
【図２９】サブ画素の動作状態を説明する図である。
【図３０】サブ画素の動作状態を説明する図である。
【図３１】サブ画素の動作状態を説明する図である。
【図３２】サブ画素の動作状態を説明する図である。
【図３３】サブ画素の動作状態を説明する図である。
【図３４】サブ画素の動作状態を説明する図である。
【図３５】サブ画素の動作状態を説明する図である。
【図３６】サブ画素の動作状態を説明する図である。
【図３７】サブ画素の動作状態を説明する図である。
【図３８】サブ画素の動作状態を説明する図である。
【図３９】サブ画素の動作状態を説明する図である。
【図４０】サブ画素の動作状態を説明する図である。
【図４１】サブ画素の動作状態を説明する図である。
【図４２】サブ画素の動作状態を説明する図である。
【図４３】形態例３に係る有機ＥＬ表示パネルの構造例を示す図である。
【図４４】形態例３で使用する信号波形を説明する図である。
【図４５】水平セレクタの内部構造例を示す図である。
【図４６】形態例３に係る共通電源線と書込制御線の駆動動作例を示す図である。
【図４７】電源線の他の配線構造例を示す図である。
【図４８】電子機器の概念構成例を示す図である。
【図４９】電子機器の商品例を示す図である。
【図５０】電子機器の商品例を示す図である。
【図５１】電子機器の商品例を示す図である。
【図５２】電子機器の商品例を示す図である。
【図５３】電子機器の商品例を示す図である。
【符号の説明】
【０１４９】
１        有機ＥＬ表示パネル
３        画素アレイ部
５        水平セレクタ
７        書込制御線駆動部
９        電源線駆動部
１１      サブ画素
３１      有機ＥＬ表示パネル
３３      電源線駆動部
３５      パルス電圧源
３７      電源駆動端子
３９      書込制御端子
５１      有機ＥＬ表示パネル
５３      水平セレクタ
５５      書込制御線駆動部
７１      有機ＥＬ表示パネル
７３      水平セレクタ
７５      書込制御線駆動部
７７      電源線駆動部
【図１】
2010014812.tif 000003
【図２】
2010014812.tif 000004
【図３】
2010014812.tif 000005
【図４】
2010014812.tif 000006
【図５】
2010014812.tif 000007
【図６】
2010014812.tif 000008
【図７】
2010014812.tif 000009
【図８】
2010014812.tif 000010
【図９】
2010014812.tif 000011
【図１０】
2010014812.tif 000012
【図１１】
2010014812.tif 000013
【図１２】
2010014812.tif 000014
【図１３】
2010014812.tif 000015
【図１４】
2010014812.tif 000016
【図１５】
2010014812.tif 000017
【図１６】
2010014812.tif 000018
【図１７】
2010014812.tif 000019
【図１８】
2010014812.tif 000020
【図１９】
2010014812.tif 000021
【図２０】
2010014812.tif 000022
【図２１】
2010014812.tif 000023
【図２２】
2010014812.tif 000024
【図２３】
2010014812.tif 000025
【図２４】
2010014812.tif 000026
【図２５】
2010014812.tif 000027
【図２６】
2010014812.tif 000028
【図２７】
2010014812.tif 000029
【図２８】
2010014812.tif 000030
【図２９】
2010014812.tif 000031
【図３０】
2010014812.tif 000032
【図３１】
2010014812.tif 000033
【図３２】
2010014812.tif 000034
【図３３】
2010014812.tif 000035
【図３４】
2010014812.tif 000036
【図３５】
2010014812.tif 000037
【図３６】
2010014812.tif 000038
【図３７】
2010014812.tif 000039
【図３８】
2010014812.tif 000040
【図３９】
2010014812.tif 000041
【図４０】
2010014812.tif 000042
【図４１】
2010014812.tif 000043
【図４２】
2010014812.tif 000044
【図４３】
2010014812.tif 000045
【図４４】
2010014812.tif 000046
【図４５】
2010014812.tif 000047
【図４６】
2010014812.tif 000048
【図４７】
2010014812.tif 000049
【図４８】
2010014812.tif 000050
【図４９】
2010014812.tif 000051
【図５０】
2010014812.tif 000052
【図５１】
2010014812.tif 000053
【図５２】
2010014812.tif 000054
【図５３】
2010014812.tif 000055