(57)【要約】【課題】消費電力と発熱量を減らすことができる信号処理部を含む表示装置を提供する。【解決手段】表示装置は、個別に電力を供給できる２つ以上のサブメモリに分割されたメモリと、メモリを用いて第１ビットサイズ又は第１ビットサイズより小さい第２ビットサイズの第１映像信号から第２映像信号を出力する映像信号処理部と、を含む信号処理部、及び第２映像信号に対応する映像を表示する表示パネルを備え、第１映像信号のビット数に応じてサブメモリのうちの必要なサブメモリに電力を供給し、サブメモリは、第１ビットサイズより小さいビットのデータを保存する。【選択図】図６
2010020323.tif 000002
【特許請求の範囲】
【請求項１】
個別に電力を供給できる２つ以上のサブメモリに分割されたメモリと、該メモリを用いて第１ビットサイズ又は該第１ビットサイズより小さい第２ビットサイズの第１映像信号から第２映像信号を出力する映像信号処理部と、を含む信号処理部と、
前記第２映像信号に対応する映像を表示する表示パネルと、を備え、
前記第１映像信号のビット数に応じて前記サブメモリのうちの必要なサブメモリに電力を供給し、
前記サブメモリは、前記第１ビットサイズより小さいビットサイズのデータを保存することを特徴とする表示装置。
【請求項２】
前記映像信号処理部は、前記第１映像信号のＬＳＢ（ｌｅａｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ）を参照し、前記サブメモリのうちの少なくとも何れか一つ以上のサブメモリにアクセスして読出したデータを用いて前記第２映像信号を出力することを特徴とする請求項１に記載の表示装置。
【請求項３】
個別に電力を供給できる２つ以上のサブメモリに分割されたメモリと、該メモリを用いて第１ビットサイズ又は該第１ビットサイズより小さい第２ビットサイズの第１映像信号から第２映像信号を出力する映像信号処理部と、を含む信号処理部と、
前記第２映像信号に対応する映像を表示する表示パネルと、を備え、
前記第１ビットサイズは、（２ｉ）ビットであり、前記第２ビットサイズは、２（ｉ−ｊ）ビットであり、前記メモリは、前記２（ｉ−ｊ）ビットのデータを保存できる第１サブメモリと、（２ｊ）ビットのデータを保存できる少なくとも一つ以上の他のサブメモリと、を含み（但し、ｉとｊは自然数でありｉ＞ｊである）、
前記第１映像信号のビット数に応じて前記サブメモリのうちの必要なサブメモリに電力を供給することを特徴とする表示装置。
【請求項４】
前記信号処理部に前記第２ビットサイズの第１映像信号が入力されると、前記第１サブメモリにのみ電力を供給し、前記第１サブメモリを用いて前記第２映像信号を出力することを特徴とする請求項３に記載の表示装置。
【請求項５】
前記表示パネルは、マトリックス形態で配列されたピクセルを含み、該ピクセルは複数のグループに分けられ、
前記表示装置は、各データ駆動チップが前記各グループに映像データ電圧を供給する複数のデータ駆動チップを更に備え、
行単位で保存された前記第１映像信号を読出して前記各データ駆動チップに前記第２映像信号を伝送することを特徴とする請求項３に記載の表示装置。
【請求項６】
個別に電力を供給できる２つ以上のサブメモリに分割されたメモリと、該メモリを用いて第１ビットサイズ又は該第１ビットサイズより小さい第２ビットサイズの第１映像信号から第２映像信号を出力する映像信号処理部と、を含む信号処理部と、
前記第２映像信号に対応する映像を表示する表示パネルと、を備え、
前記第１ビットサイズは、ｋビットであり、前記第２ビットサイズは、（ｋ−２）ビットであり、前記メモリは、ｋビットのデータを保存することができ、前記各サブメモリは、（ｋ−２）ビットのデータを保存することができ（但し、ｋは自然数である）、
前記第１映像信号のビット数に応じて前記サブメモリのうちの必要なサブメモリに電力を供給することを特徴とする表示装置。
【請求項７】
前記信号処理部に前記第２ビットサイズの第１映像信号が入力されると、前記サブメモリのうちの一つのサブメモリにのみ電力を供給し、前記電力を供給したサブメモリを用いて前記第２映像信号を出力することを特徴とする請求項６に記載の表示装置。
【請求項８】
前記メモリには、前記第１映像信号のガンマ特性を歪曲したＡＣＣ（Ａｃｃｕｒａｔｅ  Ｃｏｌｏｒ  Ｃａｐｔｕｒｅ）変換データがルックアップテーブルの形態で保存され、
前記映像信号処理部は、前記メモリから前記第１映像信号に対応する前記ＡＣＣ変換データを読出して前記第１映像信号のビット数を拡張することを特徴とする請求項６に記載の表示装置。
【請求項９】
前記映像信号処理部は、前記第１映像信号のＬＳＢ（ｌｅａｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ）を参照し、前記サブメモリのうちの何れか一つのサブメモリにアクセスして読出したデータを用いて前記第２映像信号を出力することを特徴とする請求項６に記載の表示装置。
【請求項１０】
前記映像信号処理部は、前記各サブメモリにアクセスして前記各サブメモリからデータを読出し、前記第１映像信号のＬＳＢを参照して前記読出されたデータのうちの何れか一つを用いて前記第２映像信号を出力することを特徴とする請求項６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、より詳細には、消費電力と発熱量を減らすことができる信号処理部を含む表示装置に関するものである。
【背景技術】
【０００２】
表示装置は、信号処理部とデータドライバ、及び表示パネルを含み得る。信号処理部は、第１映像信号の入力を受けて第２映像信号を出力することができる。データドライバは、第２映像信号の入力を受けてこれに対応する映像データ電圧を表示パネルに供給することができる。表示パネルは、映像データ電圧に応答して第２映像信号に対応する映像を表示することができる。
【０００３】
信号処理部は、データドライバが処理できる形態で第１映像信号を変換するために、及び／又は表示品質を向上させるために、第１映像信号を第２映像信号に変換してデータドライバに提供することができる。
【０００４】
信号処理部は、第１映像信号を第２映像信号に変換する過程で使用する保存空間としてメモリを含み得る。このようなメモリは、信号処理部の消費電力を高めたり発熱量を増加させたりすることがある。しかし、信号処理部がデータドライバで処理できる形態の第２映像信号を提供し、表示品質を向上させるための機能を完璧に支援しても、消費電力が高かったり発熱量が大きかったりすれば表示装置に用いることが不可能なこともある。
【０００５】
従って、消費電力と発熱量を減らすことができる信号処理部の開発が要求されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−０６３６９８号公報
【特許文献２】韓国特開２００４−０１２９５２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、消費電力と発熱量を減らすことができる信号処理部を含む表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するためになされた本発明の一特徴による表示装置は、個別に電力を供給できる２つ以上のサブメモリに分割されたメモリと、該メモリを用いて第１ビットサイズ又は該第１ビットサイズより小さい第２ビットサイズの第１映像信号から第２映像信号を出力する映像信号処理部と、を含む信号処理部と、前記第２映像信号に対応する映像を表示する表示パネルと、を備え、前記第１映像信号のビット数に応じてサブメモリのうちの必要なサブメモリに電力を供給し、前記サブメモリは、前記第１ビットサイズより小さいビットサイズのデータを保存する。
【０００９】
上記目的を達成するためになされた本発明の他の特徴による表示装置は、個別に電力を供給できる２つ以上のサブメモリに分割されたメモリと、該メモリを用いて第１ビットサイズ又は該第１ビットサイズより小さい第２ビットサイズの第１映像信号から第２映像信号を出力する映像信号処理部と、を含む信号処理部と、前記第２映像信号に対応する映像を表示する表示パネルと、を備え、前記第１ビットサイズは、（２ｉ）ビットであり、前記第２ビットサイズは、２（ｉ−ｊ）ビットであり、前記メモリは、前記２（ｉ−ｊ）ビットのデータを保存できる第１サブメモリと、（２ｊ）ビットのデータを保存できる少なくとも一つ以上の他のサブメモリと、を含み（但し、ｉとｊは自然数でありｉ＞ｊである）、前記第１映像信号のビット数に応じて前記サブメモリのうちの必要なサブメモリに電力を供給する。
【００１０】
上記目的を達成するためになされた本発明のまた他の特徴による表示装置は、個別に電力を供給できる２つ以上のサブメモリに分割されたメモリと、該メモリを用いて第１ビットサイズ又は該第１ビットサイズより小さい第２ビットサイズの第１映像信号から第２映像信号を出力する映像信号処理部と、を含む信号処理部と、前記第２映像信号に対応する映像を表示する表示パネルと、を備え、前記第１ビットサイズは、ｋビットであり、前記第２ビットサイズは、（ｋ−２）ビットであり、前記メモリは、ｋビットのデータを保存することができ、前記各サブメモリは、（ｋ−２）ビットのデータを保存することができ（但し、ｋは自然数である）、前記第１映像信号のビット数に応じて前記サブメモリのうちの必要なサブメモリに電力を供給する。
本発明のその他の特徴の具体的な内容は詳細な説明及び図面に含まれる。
【発明の効果】
【００１１】
本発明の表示装置によれば、第１映像信号（ＲＧＢ）のビット数に応じてサブメモリのうちの必要なサブメモリにのみ電力を供給して第２映像信号を出力することによって、信号処理部の消費電力を減らし、また、発熱量を減らすことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態による表示装置を説明するためのブロック図である。
【図２】図１に示す表示パネルに含まれる一画素の等価回路図である。
【図３】図１に示す信号制御部を説明するためのブロック図である。
【図４】図１に示す第１映像信号を第２映像信号に分周する説明図である。
【図５】図１に示す分周用メモリに要求される保存空間を説明するための図である。
【図６】図１に示す分周用メモリを説明するためのブロック図である。
【図７】第１映像信号のビット数に応じた図６に示す各サブメモリへの電力供給を示す表である。
【図８】図６に示す各サブメモリの保存空間を説明するための図である。
【図９】本発明の第２及び第３実施形態による表示装置を説明するためのブロック図である。
【図１０】図９に示す信号制御部を説明するためのブロック図である。
【図１１】図９に示すメモリを説明するためのブロック図である。
【図１２】第１映像信号のビット数とＬＳＢによる図１１に示す各サブメモリへの電力供給を示す表である。
【図１３】本発明の第２実施形態による表示装置に含まれる図１０に示すＡＣＣ部が、図１１に示すメモリからＡＣＣ変換データを読出す過程を説明するブロック図である。
【図１４】本発明の第３実施形態による表示装置に含まれる図１０に示すＡＣＣ部が、図１１に示すメモリからＡＣＣ変換データを読出す過程を説明するブロック図である。
【図１５】図１０に示すＡＣＣ部でのガンマ変換を説明するためのグラフである。
【図１６】図１０に示すディザリング部を説明するための図である。
【発明を実施するための形態】
【００１３】
本発明の利点、特徴、及びそれらを達成する方法は、図面と共に詳細に後述する実施形態を参照すれば明確になるであろう。しかし、本発明は、以下で開示する実施形態に限定されるものではなく、異なる多様な形態で実現することが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らしめるために提供するものである。明細書全体にかけて、同一の参照符号は同一の構成要素を指すものとする。なお、「及び／又は」は、言及されたアイテムのそれぞれ及び一つ以上のすべての組合せを含む。
【００１４】
第１、第２等が、多様な素子、構成要素及び／又はセクションを説明するために使用される。しかしながら、これらの素子、構成要素及び／又はセクションは、これらの用語によって制限されないことは勿論である。これらの用語は単に一つの素子、構成要素、又はセクションを他の素子、構成要素、又はセクションと区別するために使用するものである。従って、以下で言及する第１素子、第１構成要素、又は第１セクションは、本発明の技術的思想内で第２素子、第２構成要素、又は第２セクションであり得ることは勿論である。
【００１５】
本明細書で使用する用語は、実施形態を説明するためであり、本発明を制限しようとするものではない。本明細書において単数形は、文言で特別に言及しない限り、複数形をも含む。明細書で使用される「含む（ｃｏｍｐｒｉｓｅｓ）」及び／又は「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、言及した構成要素、段階、動作、及び／又は素子の、一つ以上の他の構成要素、段階、動作、及び／又は素子の存在又は追加を排除しない。
【００１６】
他に定義されなければ、本明細書で使用するすべての用語（技術及び科学的用語を含む）は、本発明が属する技術分野で通常の知識を有する者に共通に理解され得る意味において使用されるものである。また、一般的に使用される辞典に定義されている用語は、明確に特別に定義されていない限り理想的に又は過度に解釈されない。
【００１７】
以下、本発明の表示装置を実施するための形態を、図面を参照しながら詳細に説明する。先ず、図１〜図８を参照して本発明の第１実施形態による表示装置を説明する。本発明の第１実施形態において、メモリは、分周用メモリ（図１の８００参照）であり得、第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）は、第１データ駆動チップ（図１の５１０）に伝達されるＩＤＡＴ＃１と第２データ駆動チップ（図１の５２０）に伝達されるＩＤＡＴ＃２であり得る。
【００１８】
図１は、本発明の第１実施形態による表示装置を説明するためのブロック図であり、図２は、図１に示す表示パネルに含まれる一画素の等価回路図である。
【００１９】
図１を参照すると、表示装置１０は、表示パネル３００、信号処理部９００、ゲートドライバ４００、データドライバ５００、及び階調電圧発生部７００を含み得る。
【００２０】
表示パネル３００は、多数のゲートライン（Ｇ１〜Ｇｎ）と多数のデータライン（Ｄ１〜Ｄｍ）及び多数のピクセル（ＰＸ）を含む。ゲートライン（Ｇ１〜Ｇｎ）は、略行方向に延長されて互いに略平行し、データライン（Ｄ１〜Ｄｍ）は、略列方向に延長されて互いに略平行する。各ゲートライン（Ｇ１〜Ｇｎ）と各データライン（Ｄ１〜Ｄｍ）が交差する領域に各ピクセル（ＰＸ）が定義される。ゲートドライバ４００から各ゲートライン（Ｇ１〜Ｇｎ）に各ゲート信号が入力され、データドライバ５００から各データライン（Ｄ１〜Ｄｍ）に各映像データ電圧が入力される。各ピクセル（ＰＸ）は、各映像データ電圧に応答して映像を表示する。
【００２１】
後述するように、信号処理部９００は、第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）をデータドライバ５００に出力することができ、データドライバは、第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）に対応する映像データ電圧を出力することができる。各ピクセル（ＰＸ）は、各映像データ電圧に応答して映像を示すため、結局、表示パネル３００に含まれるピクセル（ＰＸ）は第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）に対応する映像を表示することができる。
【００２２】
一方、表示パネル３００は、マトリックス形態で配列されたピクセル（ＰＸ）を含み、ピクセル（ＰＸ）は複数のグループに分けることができる。後述するように、データドライバ５００は、各データ駆動チップ（図１の第１及び第２データ駆動チップ５１０、５２０参照）が各グループに対応するデータ駆動チップ（５１０、５２０）を含み得る。各グループに含まれるピクセル（ＰＸ）は、データ駆動チップ（５１０、５２０）のうちの何れか一つの駆動チップから供給される映像データ電圧に応答し、第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）に対応する映像を表示することができる。
【００２３】
図２に一ピクセル（画素）に対する等価回路を示す。ピクセル（ＰＸ）、例えば、ｆ番目（ｆ＝１〜ｎ）のゲートライン（Ｇｆ）とｇ番目（ｇ＝１〜ｍ）のデータライン（Ｄｇ）に接続されたピクセル（ＰＸ）は、ゲートライン（Ｇｆ）及びデータライン（Ｄｇ）に接続されたスイッチング素子（Ｑｐ）と、これに接続された液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）（Ｃｌｃ）及び維持キャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）（Ｃｓｔ）を含む。液晶キャパシタ（Ｃｌｃ）は２つの電極、例えば、図示する通り第１表示板１００のピクセル電極（ＰＥ）と、第２表示板２００の共通電極（ＣＥ）、及び２つの電極との間に介在する液晶分子１５０から成る。共通電極（ＣＥ）の一部にはカラーフィルタ（ＣＦ）が形成されている。
【００２４】
再び図１を参照すると、信号処理部９００は、信号制御部６００と分周用メモリ８００を含み得る。信号処理部９００は、また、一つのチップで実現することができる。
【００２５】
信号制御部６００は、第１映像信号（ＲＧＢ）及びこの表示を制御する外部制御信号（ＤＥ、Ｈｓｙｎｃ、Ｖｓｙｎｃ、Ｍｃｌｋ）の入力を受け、第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）、ゲート制御信号（ＣＯＮＴ１）、及びデータ制御信号（ＣＯＮＴ２）を出力する。
【００２６】
具体的に、信号制御部６００は、第１映像信号（ＲＧＢ）の入力を受けて第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）を出力することができる。信号処理部６００は、データドライバ５００が処理できる形態で第１映像信号（ＲＧＢ）を変換するために、第１映像信号（ＲＧＢ）を第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）に変換し、データドライバ５００に提供することができる。
【００２７】
信号制御部６００は、また、外部から外部制御信号（ＤＥ、Ｈｓｙｎｃ、Ｖｓｙｎｃ、Ｍｃｌｋ）の入力を受けてゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）を生成することができる。外部制御信号の例としては、データイネーブル信号（ＤＥ）、水平同期信号（Ｈｓｙｎｃ）と垂直同期信号（Ｖｓｙｎｃ）、及びメインクロック信号（Ｍｃｌｋ）などがある。ゲート制御信号（ＣＯＮＴ１）は、ゲートドライバ４００の動作を制御するための信号であり、データ制御信号（ＣＯＮＴ２）は、データドライバ５００の動作を制御するための信号である。信号制御部６００については、図３及び図４を参照して更に詳細に説明する。
【００２８】
信号処理部９００は、第１映像信号（ＲＧＢ）を第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）に変換する過程で使用する保存空間として分周用メモリ８００を含み得る。上述した通り、表示パネル３００は、マトリックス形態で配列されたピクセル（ＰＸ）を含み得る。分周用メモリ８００は、マトリックスの行単位でピクセル（ＰＸ）に対応する第１映像信号（ＲＧＢ）を保存することができる。なお、分周用メモリ８００は、外部から供給される電力（ＰＷＲ）によって動作することができる。分周用メモリ８００については図４〜図８を参照して詳細に後述する。
【００２９】
ゲートドライバ４００は、信号制御部６００からゲート制御信号（ＣＯＮＴ１）の提供を受けてゲート信号をゲートライン（Ｇ１〜Ｇｎ）に印加する。ここで、ゲート信号は、ゲートオン／オフ電圧発生部（未図示）から提供されたゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組み合わせでなされ得る。
【００３０】
データドライバ５００は、信号制御部６００からデータ制御信号（ＣＯＮＴ２）の提供を受けて第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）に対応する映像データ電圧をデータライン（Ｄ１〜Ｄｍ）に印加する。第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）に対応する映像データ電圧は階調電圧発生部７００から供給された電圧であり得る。
【００３１】
一方、データドライバ５００は、複数のデータ駆動チップ（５１０、５２０）を含み得る。各データ駆動チップ（５１０、５２０）は、表示パネル３００に含まれる各グループに映像データ電圧を供給する。上述した通り表示パネル３００のピクセルは複数のグループに分けることができ、各データ駆動チップ（５１０、５２０）は、各グループに対応して各グループに含まれるピクセル（ＰＸ）に映像データ電圧を供給することができる。
【００３２】
階調電圧発生部７００は、第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）が有する階調に応じて駆動電圧（ＡＶＤＤ）を分配した映像データ電圧を供給することができる。階調電圧発生部７００は、駆動電圧（ＡＶＤＤ）が印加されるノードとグラウンドとの間に直列に接続された複数の抵抗を含み、駆動電圧（ＡＶＤＤ）の電圧レベルを分配して多数の階調電圧を生成することができる。階調電圧発生部７００の内部の回路はこれに限定されず多様に実現され得る。
【００３３】
図３は、図１に示す信号制御部を説明するためのブロック図である。
【００３４】
図３を参照すると、信号制御部６００は、映像信号処理部６１０と制御信号生成部６２０を含み得る。
【００３５】
映像信号処理部６１０は、分周用メモリ（図１の８００参照）に行単位で保存された第１映像信号（ＲＧＢ）を読出して各データ駆動チップ（図１の５１０、５２０参照）に第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）を伝送することができる。映像信号処理部６１０は、第１データ駆動チップ５１０にＩＤＡＴ＃１を伝送し、第２データ駆動チップ５２０にＩＤＡＴ＃２を伝送することができる。
【００３６】
映像信号処理部６１０は、分周用メモリ８００を用いて第１ビットサイズと、第１ビットサイズより小さい第２ビットサイズの第１映像信号（ＲＧＢ）から第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）を出力することができる。ここで、第１ビットサイズは（２ｉ）ビットであり、第２ビットサイズは２（ｉ−ｊ）ビットであり得る。ここで、ｉとｊは自然数でありｉ＞ｊであり得る。
【００３７】
即ち、映像信号処理部６１０は、特定のビット数を有する第１映像信号（ＲＧＢ）のみを処理するものではない。例えば、映像信号処理部６１０は、１０ビットの第１映像信号（ＲＧＢ）の入力を受けて第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）を出力することができ、８ビットの第１映像信号（ＲＧＢ）の入力を受けても第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）を出力することができる。これとは異にし、映像信号処理部６１０は８ビット及び６ビットの第１映像信号（ＲＧＢ）を処理することもできる。また、１０ビット、８ビット及び６ビットの第１映像信号（ＲＧＢ）を処理することもできる。以下、第１ビットサイズは１０ビットであり、第２ビットサイズは８ビット又は６ビットである場合を想定して説明するが、本発明はこれに限定されない。
【００３８】
制御信号生成部６２０は、外部から外部制御信号（ＤＥ、Ｈｓｙｎｃ、Ｖｓｙｎｃ、Ｍｃｌｋ）の入力を受けてゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）を生成することができる。ゲート制御信号（ＣＯＮＴ１）は、ゲートドライバ４００の動作を制御するための信号である。ゲート制御信号（ＣＯＮＴ１）は、ゲートドライバ４００の動作を開始する垂直開始信号（ＳＴＶ）、ゲートオン電圧の出力時期を決定するゲートクロック信号（ＣＰＶ）及びゲートオン電圧のパルス幅を決定する出力イネーブル信号（ＯＥ）などを含み得る。データ制御信号（ＣＯＮＴ２）は、データドライバ５００の動作を制御する信号である。データ制御信号（ＣＯＮＴ２）は、データドライバ５００の動作を開始する水平開始信号（ＳＴＨ）及び映像データ電圧の出力を指示する出力指示信号（ＴＰ）などを含み得る。
【００３９】
図４は、図１に示す第１映像信号を第２映像信号に分周する説明図であり、図５は、図１に示す分周用メモリに要求される保存空間を説明するための図である。
【００４０】
図４を参照すると、図１のデータイネーブル信号（ＤＥ）のハイレベルである区間は、それぞれ表示パネル３００の各行（第１Ｌｉｎｅ、第２Ｌｉｎｅ、〜第ｎＬｉｎｅ）に含まれるピクセル（ＰＸ）に提供される第１映像信号（ＲＧＢ）が対応する。しかし、上述した通り、表示パネル３００のピクセル（ＰＸ）は複数のグループに分けることができる。例えば、表示パネル３００を左右に分けて、左側のピクセル（ＰＸ）を第１グループ、右側のピクセル（ＰＸ）を第２グループに分けることができる。このような例において、第１映像信号（ＲＧＢ）は、第１グループに該当するピクセルに提供される映像信号、即ち第１グループ映像信号（ＲＧＢ＃１）と、第２グループに該当するピクセルに提供される映像信号、即ち第２グループ映像信号（ＲＧＢ＃２）を含むともいえる。
【００４１】
一方、図１に示すデータドライバ５００の第１データ駆動チップ５１０は、第１グループに該当するピクセルにＩＤＡＴ＃１を提供し、第２データ駆動チップ５２０は第２グループに該当するピクセルにＩＤＡＴ＃２を提供することができる。第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）のＩＤＡＴ＃１は、第１グループ映像信号（ＲＧＢ＃１）を含みＩＤＡＴ＃２は第２グループ映像信号（ＲＧＢ＃２）を含む。
【００４２】
各データ駆動チップ（５１０、５２０）は、分周用メモリ８００からマトリックスの行単位で保存された第１映像信号（ＲＧＢ）を読出してそれぞれ第１グループ映像信号（ＲＧＢ＃１）及び第２グループ映像信号（ＲＧＢ＃２）を含むＩＤＡＴ＃１とＩＤＡＴ＃２を提供することができる。
【００４３】
図５を参照すると、分周用メモリ８００は、３０ビット×ｍの保存空間を必要とする。
【００４４】
具体的に各画素には赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する各映像信号が提供されなければならない。上述した通り第１ビットサイズを１０ビットであると仮定すると、分周用メモリ８００の幅（Ｍｅｍｏｒｙ  ｗｉｄｔｈ）は３０ビットにならなければならない。３０ビットのうち図５で左側の１０個行に該当する部分が赤（Ｒ）に対応する映像信号が保存される空間であり、中央の１０個行に該当する部分が緑（Ｇ）に対応する映像信号が保存される空間であり、右側の１０個行に該当する部分が青（Ｂ）に対応する映像信号が保存される空間である。
【００４５】
一方、分周用メモリ８００は、マトリックスの行単位でピクセル（ＰＸ）の第１映像信号（ＲＧＢ）を保存することができる。しかし、図１を参照すると、マトリックスの各行はｍ個の画素を含む。従って、分周用メモリ８００はｍの深さ（Ｍｅｍｏｒｙ  Ｄｅｐｔｈ）を有しなければならない。
【００４６】
図５で各映像信号を説明するために、例示的に何れか一つの青（Ｂ）に対応する映像信号（Ｂｉｊ）を図示している。上述した通り各映像信号は１０ビットであると仮定し、１０ビットのうちの各映像信号の最上位桁数をＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔｓ）とし、各映像信号の最下位桁数をＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔｓ）とする。
【００４７】
図６は、図１に示す分周用メモリを説明するためのブロック図であり、図７は、第１映像信号のビット数に応じた図６に示す各サブメモリへの電力供給を示す表である。図８は、図６に示す各サブメモリの保存空間を説明するための図である。
【００４８】
図６〜図８を参照すると、分周用メモリ８００は、個別に電力を供給できる２つ以上のサブメモリ（図６の第１〜第３サブメモリ８１０、８２０、８３０参照）に分割することができる。第１映像信号（ＲＧＢ）のビット数に応じてサブメモリ（８１０、８２０、８３０）のうちの必要なサブメモリ（８１０、８２０、８３０）に電力を供給することができる。図６は、例えば、スイッチング素子（ＳＷ１、ＳＷ２）を用いて各サブメモリ（８１０、８２０、８３０）に個別に電力を供給する場合を図示している。
【００４９】
分周用メモリ８００は、マトリックスの行単位でピクセルに対応する第１映像信号（ＲＧＢ）を保存することができる。分周用メモリ８００は、第１サブメモリと、少なくとも一つ以上の他のサブメモリを含み得る。第１サブメモリは、２（ｉ−ｊ）ビットのデータを保存することができ、少なくとも一つ以上の他のサブメモリは（２ｊ）ビットのデータを保存することができる。少なくとも一つ以上の他のサブメモリは、特に、各サブメモリが２ビットのデータを保存することができる。
【００５０】
図６〜図８において、第１メモリは第１サブメモリ８１０であり、第２メモリと第３メモリは少なくとも一つ以上の他のサブメモリ（８２０、８３０）である。
【００５１】
図６及び図８を参照すると、第１サブメモリ８１０は６ビットのデータを保存することができ、第２サブメモリ８２０と第３サブメモリ８３０は４ビットのデータを保存することができ、第２サブメモリ８２０と第３サブメモリ８３０はそれぞれ２ビットのデータを保存することができる。即ち、第１サブメモリ８１０は、６ビットのデータを保存するために１８ｂｉｔ×ｍの保存空間を有し、第２サブメモリ８２０と第３サブメモリ８３０はそれぞれ２ビットのデータを保存するために６ｂｉｔ×ｍの保存空間を有することができる。
【００５２】
図６に示す分周用メモリ８００で、信号処理部（図１の９００参照）に第２ビットサイズの第１映像信号（ＲＧＢ）が入力されると、第１サブメモリにのみ電力を供給し、第１サブメモリを用いて第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）を出力することができる。
【００５３】
図７を参照してより具体的に説明すると、第１ビットサイズが例えば、６ビットである場合、第１サブメモリ８１０にのみ電力を供給し、第１サブメモリ８１０に保存された第１映像信号（ＲＧＢ）を用いて第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）を出力することができる。一方、第２ビットサイズが８ビットである場合、第１サブメモリ８１０と第２サブメモリ８２０に電力を供給し、第１サブメモリ８１０と第２サブメモリ８２０に保存された第１映像信号（ＲＧＢ）を用いて第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）を出力することができる。
【００５４】
このように、第１映像信号（ＲＧＢ）のビット数に応じてサブメモリ（８１０、８２０、８３０）のうちの必要なサブメモリ（８１０、８２０、８３０）に電力を供給し、第２映像信号（ＩＤＡＴ＃１、ＩＤＡＴ＃２）を出力することによって、信号処理部９００の消費電力を減らし、また、発熱量を減らすことができる。
【００５５】
以下、図９〜図１６を参照して本発明の第２及び第３実施形態による表示装置を説明する。本発明の第２及び第３実施形態において、メモリは変換データがルックアップテーブルの形態で保存されたメモリ（図９の８０１参照）であり得る。以下、ルックアップテーブルの形態で保存されたメモリをＡＣＣ用メモリという。本発明の第１実施形態と実質的に同一の構成要素については同一の参照符号を使い、便宜上第１実施形態と実質的に重複する説明は省略する。
【００５６】
図９は、本発明の第２及び第３実施形態による表示装置を説明するためのブロック図である。
【００５７】
図９を参照すると、表示装置１１は、表示パネル３００、信号処理部９０１、ゲートドライバ４００、データドライバ５０１、及び階調電圧発生部７００を含み得る。
【００５８】
表示パネル３００に含まれる各ピクセル（ＰＸ）はデータドライバ５０１が供給する各映像データ電圧に応答して映像を表示することができる。しかし、後述するように信号処理部９０１は第２映像信号（ＩＤＡＴ）をデータドライバ５０１に出力し、各ピクセル（ＰＸ）は各映像データ電圧に応答して映像を表示するため、結局、表示パネル３００に含まれるピクセル（ＰＸ）は第２映像信号（ＩＤＡＴ）に対応する映像を表示することができる。
【００５９】
信号処理部９０１は、信号制御部６０１とＡＣＣ用メモリ８０１を含み得る。信号処理部９０１は、また、一つのチップで実現され得る。
【００６０】
信号制御部６０１は、第１映像信号（ＲＧＢ）及びこの表示を制御する外部制御信号（ＤＥ、Ｈｓｙｎｃ、Ｖｓｙｎｃ、Ｍｃｌｋ）の入力を受け、第２映像信号（ＩＤＡＴ）、ゲート制御信号（ＣＯＮＴ１）、及びデータ制御信号（ＣＯＮＴ２）を出力する。
【００６１】
具体的に、信号制御部６０１は、表示品質を向上させるために第１映像信号（ＲＧＢ）を第２映像信号（ＩＤＡＴ）に変換して出力することができる。信号制御部６０１は、また、外部から外部制御信号（ＤＥ、Ｈｓｙｎｃ、Ｖｓｙｎｃ、Ｍｃｌｋ）の入力を受けてゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）を生成することができる。信号制御部６０１については図１０を参照して更に詳細に説明する。
【００６２】
信号処理部９０１は、第１映像信号（ＲＧＢ）を第２映像信号（ＩＤＡＴ）に変換する過程で使う保存空間であってＡＣＣ用メモリ８０１を含み得る。ＡＣＣ用メモリ８０１は外部から供給される電力（ＰＷＲ）によって動作することができる。ＡＣＣ用メモリ８０１については図１１及び図１２を参照して詳細に後述する。
【００６３】
データドライバ５０１は、信号制御部６０１からデータ制御信号（ＣＯＮＴ２）の提供を受けて第２映像信号（ＩＤＡＴ）に対応する映像データ電圧をデータライン（Ｄ１〜Ｄｍ）に印加する。第２映像信号（ＩＤＡＴ）に対応する映像データ電圧は、階調電圧発生部７００から供給された電圧であり得る。
【００６４】
図１０は、図９に示す信号制御部を説明するためのブロック図である。
【００６５】
図１０を参照すると、信号制御部６０１は映像信号処理部６１１と制御信号生成部６２０を含み得る。
【００６６】
映像信号処理部６１１は、ＡＣＣ用メモリ８０１を用いて第１ビットサイズと、第１ビットサイズより小さい第２ビットサイズの第１映像信号（ＲＧＢ）から第２映像信号（ＩＤＡＴ）を出力することができる。ここで、第１ビットサイズはｋビットであり、第２ビットサイズは（ｋ−２）ビットであり得る。ここで、ｋは２より大きい自然数である。
【００６７】
即ち、映像信号処理部６１１は、特定のビット数を有する第１映像信号（ＲＧＢ）のみを処理するものではない。例えば、映像信号処理部６１１は、１０ビットの第１映像信号（ＲＧＢ）の入力を受けて第２映像信号（ＩＤＡＴ）を出力することができ、８ビットの第１映像信号（ＲＧＢ）の入力を受けても第２映像信号（ＩＤＡＴ）を出力することができる。これとは異にし、映像信号処理部６１１は８ビット及び６ビットの第１映像信号（ＲＧＢ）を処理することもできる。又は１０ビット、８ビット及び６ビットの第１映像信号（ＲＧＢ）を処理することもできる。以下、第１ビットサイズが８ビットであり、第２ビットサイズは６ビットである場合を想定して説明するが、本発明はこれに限定されない。
【００６８】
映像信号処理部６１１は、ＡＣＣ用メモリ８０１から第１映像信号（ＲＧＢ）に対応する変換データ（ＲＧＢ＿ＡＣＣ）の提供を受けて第１映像信号（ＲＧＢ）を補正した第２映像データ（ＩＤＡＴ）を提供することができる。映像信号処理部６１１は、第１映像信号（ＲＧＢ）のＬＳＢ（ｌｅａｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ）を参照してサブメモリ（図１１の第１〜第４ＬＵＴ８１１〜８４１参照）のうちの何れか一つのサブメモリにアクセスして読出したデータ（ＲＧＢ＿ＡＣＣ）を用いて第２映像信号（ＩＤＡＴ）を出力することができる。これについては図１３及び図１４を参照してより詳細に説明する。
【００６９】
映像信号処理部６１１は、ＡＣＣ部（第２実施形態では６１３、第３実施形態では６１４）とディザリング部６１５を含み得る。
【００７０】
ＡＣＣ部（６１３又は６１４）は、第１映像信号（ＲＧＢ）の入力を受けてＡＣＣ用メモリから変換データ（ＲＧＢ＿ＡＣＣ）の提供を受けて第１映像信号（ＲＧＢ）を補正する変換データ（ＲＧＢ＿ＡＣＣ）をディザリング部６１５に出力することができる。ディザリング部６１５は、変換データ（ＲＧＢ＿ＡＣＣ）の提供を受けて第１映像信号（ＲＧＢ）をディザリングし、第２映像信号（ＩＤＡＴ）を出力することができる。
【００７１】
ここで、変換データ（ＲＧＢ＿ＡＣＣ）は第１映像信号（ＲＧＢ）を補正するための信号である。例えば、変換データ（ＲＧＢ＿ＡＣＣ）は、第１映像信号（ＲＧＢ）を補正した第２映像信号（ＩＤＡＴ）と実質的に同一であり得る。このような場合、ＡＣＣ部（６１３又は６１４）は、第１映像信号（ＲＧＢ）に対応する変換データ（ＲＧＢ＿ＡＣＣ）をＡＣＣ用メモリ８０１から読出してディザリング部６１５に提供するメモリコントローラであり得る。以下では、変換データ（ＲＧＢ＿ＡＣＣ）が第２映像信号（ＩＤＡＴ）と実質的に同一であり、ＡＣＣ部（６１３又は６１４）はメモリコントローラである場合を例えて説明する。ＡＣＣ部（６１３又は６１４）については図１５を参照し、ディザリング部６１５については図１６を参照して更に詳細に後述する。
【００７２】
図１１は、図９に示すメモリを説明するためのブロック図であり、図１２は、第１映像信号のビット数とＬＳＢによる図１１に示す各サブメモリへの電力供給を示す表である。
【００７３】
図１１及び図１２を参照すると、ＡＣＣ用メモリ８０１は個別に電力を供給できる２つ以上のサブメモリ（８１１、８２１、８３１、８４１）に分割することができる。第１映像信号（ＲＧＢ）のビット数に応じてサブメモリ（８１１、８２１、８３１、８４１）のうちの必要なサブメモリ（８１１、８２１、８３１、８４１）に電力を供給することができる。図１１は、例えば、スイッチング素子（ＳＷ１、ＳＷ２、ＳＷ３）を用いて各サブメモリ（８１１、８２１、８３１、８４１）に個別に電力を供給する場合を図示している。
【００７４】
ＡＣＣ用メモリ８０１には第１映像信号（ＲＧＢ）のガンマ特性を歪曲した変換データ（ＲＧＢ＿ＡＣＣ）がルックアップテーブルの形態で保存され得る。映像信号処理部（図１０の６１１参照）はＡＣＣ用メモリ８０１から第１映像信号（ＲＧＢ）に対応する変換データ（ＲＧＢ＿ＡＣＣ）を読出して第１映像信号（ＲＧＢ）のビット数を拡張することができる。
【００７５】
ＡＣＣ用メモリ８０１は、第１ビットサイズ、即ちｋビットのデータを保存することができ、各サブメモリは（ｋ−２）ビットのデータを保存することができる。以下ｋが８である場合を例えて説明する。
【００７６】
各サブメモリ、即ち第１〜第４サブメモリ（第１ＬＵＴ〜第４ＬＵＴ、８１１〜８４１）は６４×１０の保存空間を有している。従って、ＡＣＣ用メモリ８０１は全て２５６×１０の保存空間を有している。ここで１０は、変換データ（ＲＧＢ＿ＡＣＣ）のビット数を意味する。即ち、ＡＣＣ用メモリ８０１はビット数が８ビットである原映像信号（ＲＧＢ）に対応する１０ビットである変換データ（ＲＧＢ＿ＡＣＣ）を保存することができる。このように、第１映像信号（ＲＧＢ）に対応する変換データ（ＲＧＢ＿ＡＣＣ）を読出すことによって、第１映像信号（ＲＧＢ）のビット数を８ビットから１０ビットに拡張することができる。
【００７７】
図１１に示すＡＣＣ用メモリ８０１において、信号処理部（図９の９０１参照）に第１ビットサイズの第１映像信号（ＲＧＢ）が入力されると、第１〜第４サブメモリ（第１ＬＵＴ〜第４ＬＵＴ、８１１〜８４１）のうちの必要な何れか一つのサブメモリにのみ電力を供給し、電力が供給されたサブメモリを用いて第２映像信号（ＩＤＡＴ）を出力することができる。
【００７８】
図１２を参照してより具体的に説明すると、第１ビットサイズが例えば６ビットである場合、第１サブメモリ８１１にのみ電力を供給し、第１サブメモリ８１１に保存された第１ルックアップテーブル（第１ＬＵＴ）を用いて第２映像信号（ＩＤＡＴ）を出力することができる。一方、第２ビットサイズが８ビットである場合には、第１映像信号（ＲＧＢ）の最下位２桁数であるＬＳＢを参照して必要なメモリにのみ電力を供給し、電力が供給されたサブメモリを用いて第２映像信号（ＩＤＡＴ）を出力することができる。
【００７９】
例えば、図示した通り、ＬＳＢが「００」であれば、第１サブメモリ８１１にのみ電力を供給し、第１サブメモリ８１１に保存された第１ルックアップテーブル（第１ＬＵＴ）を用いて第２映像信号（ＩＤＡＴ）を出力することができる。ＬＳＢが「０１」であれば第２サブメモリ８２１にのみ電力を供給し、第２サブメモリ８２１に保存された第２ルックアップテーブル（第２ＬＵＴ）を用いて第２映像信号（ＩＤＡＴ）を出力することができる。ＬＳＢが「１０」であれば第３サブメモリ８３１にのみ電力を供給し、第３サブメモリ８３１に保存された第３ルックアップテーブル（第３ＬＵＴ）を用いて第２映像信号（ＩＤＡＴ）を出力することができる。最後にＬＳＢが「１１」であれば第４サブメモリ８４１にのみ電力を供給し、第４サブメモリ８４１に保存された第４ルックアップテーブル（第４ＬＵＴ）を用いて第２映像信号（ＩＤＡＴ）を出力することができる。
【００８０】
このように、第１映像信号（ＲＧＢ）のビット数に応じてサブメモリ（８１１、８２１、８３１、８４１）のうちの必要なサブメモリ（８１１、８２１、８３１、８４１）にのみ電力を供給して第２映像信号（ＩＤＡＴ）を出力することによって、信号処理部９０１の消費電力を減らし、また、発熱量を減らすことができる。
【００８１】
図１３及び図１４を参照し、図１１及び図１２で第２ビットサイズである原映像信号のＬＳＢを参照して必要なメモリにのみ電力を供給することをより詳細に説明する。
【００８２】
図１３は、本発明の第２実施形態による表示装置に含まれる図１０に示すＡＣＣ部が、図１１に示すメモリから変換データを読出す過程を説明するブロック図である。
【００８３】
図１３を参照すると、ＡＣＣ部６１３は第１映像信号（ＲＧＢ）のＬＳＢ（ｌｅａｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ）を参照してＡＣＣ用メモリ８０１に含まれるサブメモリ（８１１、８２１、８３１、８４１）のうちの何れか一つのサブメモリ（８１１、８２１、８３１、８４１）にアクセスして変換データ（ＲＧＢ＿ＡＣＣ）を読出して出力することができる。
【００８４】
ＡＣＣ部６１３は、ＡＣＣ用メモリ８０１から第１映像信号（ＲＧＢ）に対応する変換データ（ＲＧＢ＿ＡＣＣ）を読出して第１映像信号（ＲＧＢ）のビット数を拡張することができる。上述した通り、例えば、第１映像信号（ＲＧＢ）を８ビットから１０ビットに拡張することができる。なお、このように拡張されたビット数は後述するようにディザリング部６１５を経て本来のビット数である８ビットに再び縮小され得る。
【００８５】
図示する通り、ＡＣＣ部６１３は、ＭＵＸ８８１を含み、第１映像信号のＬＳＢを選択信号として用い、サブメモリ（８１１、８２１、８３１、８４１）のうちの何れか一つのサブメモリ（８１１、８２１、８３１、８４１）にアクセスして変換データ（ＲＧＢ＿ＡＣＣ）を読出すことができる。このような方法で選択されたサブメモリ（８１１、８２１、８３１、８４１）にのみ電力を供給し、電力が供給されたサブメモリ（８１１、８２１、８３１、８４１）から変換データ（ＲＧＢ＿ＡＣＣ）を読出すことができる。
【００８６】
図１４は、本発明の第３実施形態による表示装置に含まれる図１０に示すＡＣＣ部が、図１１に示すメモリからＡＣＣ変換データを読出す過程を説明するブロック図である。
【００８７】
図１４を参照すると、ＡＣＣ部６１４は第１映像信号（ＲＧＢ）のＬＳＢ（ｌｅａｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ）を参照してＡＣＣ用メモリ８０１に含まれるサブメモリ（８１１、８２１、８３１、８４１）のうちの何れか一つのサブメモリ（８１１、８２１、８３１、８４１）にアクセスして変換データ（ＲＧＢ＿ＡＣＣ）を読出して出力することができる。
【００８８】
ＡＣＣ部６１４は、各サブメモリ（８１１、８２１、８３１、８４１）にアクセスして各サブメモリ（８１１、８２１、８３１、８４１）からデータを読出して第１映像信号（ＲＧＢ）のＬＳＢを参照して読出されたデータのうちの何れか一つを用いて変換データ（ＲＧＢ＿ＡＣＣ）を出力することができる。
【００８９】
ＡＣＣ部６１４はＭＵＸ８８２とディレイロジック（ｄｅｌａｙ  ｌｏｇｉｃ）８７０を含み得る。
【００９０】
ＡＣＣ部６１４が各サブメモリ（８１１、８２１、８３１、８４１）から読出されたデータのうちの何れか一つを用いることは、即ち、第１映像信号（ＲＧＢ）のＬＳＢを選択信号として用い、何れか一つのサブメモリ（８１１、８２１、８３１、８４１）から読出されたデータを変換データ（ＲＧＢ＿ＡＣＣ）として出力することができる。
【００９１】
ディレイロジック８７０は、各サブメモリ（８１１、８２１、８３１、８４１）からデータを読出す時間のあいだ第１映像信号（ＲＧＢ）のＬＳＢを遅延させる。従って、上述した通り第１映像信号（ＲＧＢ）のＬＳＢを選択信号として用い、各サブメモリ（８１１、８２１、８３１、８４１）から読出されたデータのうちの何れか一つのサブメモリ（８１１、８２１、８３１、８４１）から読出されたデータを変換データ（ＲＧＢ＿ＡＣＣ）として出力することができる。
【００９２】
このような方法で、選択されたサブメモリ（８１１、８２１、８３１、８４１）にのみ電力を供給し、電力が供給されたサブメモリ（８１１、８２１、８３１、８４１）から変換データ（ＲＧＢ＿ＡＣＣ）を読出すことができる。
【００９３】
図１５を参照して図１０に示すＡＣＣ部（６１３又は６１４）についてもう少し具体的に説明する。図１５は、図１０に示すＡＣＣ部でのガンマ変換を説明するためのグラフである。
【００９４】
図１５に、第１映像信号（ＲＧＢ）のグレースケールと一対一で対応し、第１映像信号（ＲＧＢ）のガンマ特性を変換する変換データ（ＲＧＢ＿ＡＣＣ）を説明するためのグラフを図示する。
【００９５】
図１５を参照すると、グレースケールと透過率から成る座標平面にターゲットガンマ曲線（ＴＧ）と、オリジナルガンマ曲線（ＯＧ）が図示されている。オリジナルガンマ曲線（ＯＧ）は、第１映像信号（ＲＧＢ）のグレースケールに対応する透過率を有する曲線であり、ターゲットガンマ曲線（ＴＧ）は第１映像信号（ＲＧＢ）のグレースケールに対応してオリジナルガンマ曲線（ＯＧ）の透過率と異なる透過率を有する曲線である。
【００９６】
提供された第１映像信号（ＲＧＢ）のグレースケールが１２８であり、１２８グレースケールに対応するターゲットガンマ曲線（ＴＧ）上の特定透過率（Ｔ）が存在する時、変換データのグレースケールはオリジナルガンマ曲線（ＯＧ）上の特定透過率（Ｔ）に対応するグレースケールの１２９．４である。即ち、１２８グレースケールの第１映像信号（ＲＧＢ）を１２９．４グレースケールの変換データに補正すると、ガンマ特性がオリジナルガンマ曲線（ＯＧ）からターゲットガンマ曲線（ＴＧ）に変わるようになる。即ち、変換データ（ＲＧＢ＿ＡＣＣ）は、第１映像信号（ＲＧＢ）と一対一で対応するデータであって、第１映像信号（ＲＧＢ）と異なる他のガンマ特性を有するデータである。
【００９７】
ここでガンマ変換の精密度を高めるために、少数点以下のグレースケールはビット拡張により、グレースケールが示される。例えば、第１映像信号（ＲＧＢ）は８ビット、１２８グレースケールであるため１０００００００となり、変換データは１２９．４グレースケールであるため、これを１０ビットで表現すると、１００００００１０１となる。即ち、少数点以下のグレースケールを表現するために２ビットを追加することができる。但し、変換データ（ＲＧＢ＿ＡＣＣ）のビットサイズは第１映像信号（ＲＧＢ）のビットサイズと同一であり得、この場合、ディザリング部６１５は省略され得る。或いは１０以上のビットサイズに拡張されることも自明である。
【００９８】
図１６を参照して図１０に示すディザリング部６１５に対してもう少し具体的に説明する。図１６は、図１０に示すディザリング部６１５を説明するための図である。
【００９９】
図１６を参照して変換データ（ＲＧＢ＿ＡＣＣ）のビットサイズが１０ビットであり、第２映像信号（ＩＤＡＴ）のビットサイズは８ビットである場合を例えてディザリング部６１５について説明する。
【０１００】
１０ビットの変換データ（ＲＧＢ＿ＡＣＣ）のビットサイズが１０ビットであり、第２映像信号（ＩＤＡＴ）のビットサイズは、８ビットの場合を、例えば、１０ビットの変換データ（ＲＧＢ＿ＡＣＣ）は上位８ビットのデータと下位２ビットのデータで分けることができ、下位２ビットのデータは「００」、「０１」、「１０」又は「１１」となる。この時、下位２ビットのデータが「００」である場合を表示するためには隣接する４個の画素を全部上位８ビットのデータで表現すれば良い。そして、下位２ビットのデータが「０１」である場合を表示するためには隣接する４個の画素のうち一つの画素には上位８ビットのデータに１を足した値を表示すると、４個の画素では平均的に下位２ビットが「０１」である場合となる。この時、このようなフリッカーが発生しないように上位８ビット＋１に該当する画素の位置を図１６に示す通りフレームに応じて移動させれば良い。
【０１０１】
同様に、下位２ビットが「１０」である場合には隣接する４個の画素で２個の画素を上位８ビット＋１のデータで表示し、下位２ビットが「１１」である場合には３個の画素を上位８ビット＋１のデータで表示すれば良い。そして、この場合にもフリッカーが発生しないように８ビット＋１のデータと表示される画素の位置をフレームに応じて変更させれば良い。例えば、図１６では、４ｎ、４ｎ＋１、４ｎ＋２、４ｎ＋３の４個のフレームに応じて画素の位置を変更している。
【０１０２】
以上、図面を参照しながら本発明の実施形態について説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【０１０３】
１０、１１    表示装置
１００    第１表示板
１５０    液晶分子
２００    第２表示板
３００    表示パネル
４００    ゲートドライバ
５００、５０１    データドライバ
５１０    第１データ駆動チップ
５２０    第２データ駆動チップ
６００、６０１    信号制御部
６１０、６１１    映像信号処理部
６１３、６１４    ＡＣＣ部
６１５    ディザリング部
６２０    制御信号生成部
７００    階調電圧発生部
８００    分周用メモリ
８０１    ＡＣＣ用メモリ
８１０、８２０、８３０    第１〜第３サブメモリ
８１１、８２１、８３１、８４１    第１〜第４サブメモリ（第１〜第４ＬＵＴ）
８７０    ディレイロジック
８８１、８８２    ＭＵＸ
９００、９０１    信号処理部
【図１】
2010020323.tif 000003
【図２】
2010020323.tif 000004
【図３】
2010020323.tif 000005
【図４】
2010020323.tif 000006
【図５】
2010020323.tif 000007
【図６】
2010020323.tif 000008
【図７】
2010020323.tif 000009
【図８】
2010020323.tif 000010
【図９】
2010020323.tif 000011
【図１０】
2010020323.tif 000012
【図１１】
2010020323.tif 000013
【図１２】
2010020323.tif 000014
【図１３】
2010020323.tif 000015
【図１４】
2010020323.tif 000016
【図１５】
2010020323.tif 000017
【図１６】
2010020323.tif 000018