(57)【要約】【課題】画質を改善できる映像表示装置が提供される。【解決手段】映像表示装置において、表示パネルは、１つ以上の駆動チップから駆動信号を受信して映像を表示する。各駆動チップは、駆動信号を発生するドライバー、ドライバーから提供された駆動信号を出力する多数の出力端子、及びドライバーと多数の出力端子を電気的に連結させる多数の内部連結配線を含む。内部連結配線は、位置によって相異なる長さを有し、他の抵抗値を有する２つ以上の物質で各々なされた２つ以上のグループに分割される。したがって、駆動信号の遅延偏差を実質的に除去でき、その結果映像表示装置の画質を改善することができる。【選択図】図３
2010250317.tif 000002
【特許請求の範囲】
【請求項１】
駆動信号を受信する多数の信号ラインを備え、前記駆動信号に応答して映像を表示する表示パネルと、
前記駆動信号を発生するドライバー、前記ドライバーから提供された前記駆動信号を出力する多数の出力端子、及び前記ドライバーと前記多数の出力端子を電気的に連結させる多数の内部連結配線を含む１つ以上の駆動チップと、
前記多数の出力端子と前記多数の信号ラインを電気的に連結させる多数の外部連結配線と、を含み、
前記内部連結配線は、長さによって、２つ以上のグループに分割され、前記２つ以上のグループの各々は、相異なる抵抗値を有する物質でなされることを特徴とする映像表示装置。
【請求項２】
前記内部連結配線は、前記多数の出力端子の中の中央に位置する所定の出力端子に連結された第１グループ、前記駆動チップの両側のエッジに各々位置する第２及び第３グループに分割され、
前記第１グループは、第１物質でなされ、前記第２及び第３グループは、前記第１物質より抵抗値が低い第２物質でなされることを特徴とする請求項１に記載の映像表示装置。
【請求項３】
前記第１物質は、ポリシリコン物質であり、前記第２物質は、金属物質であることを特徴とする請求項２に記載の映像表示装置。
【請求項４】
前記第１グループの内部連結配線の幅は、前記駆動チップの中央部から両側端部に行くほど順次的に増加し、前記第２及び第３グループの内部連結配線の幅は、両側最外殻に各々位置する最外殻内部連結配線へ行くほど増加することを特徴とする請求項２に記載の映像表示装置。
【請求項５】
前記駆動チップの背面は、四角形状になされ、
前記出力端子は、前記背面の定義する４つの辺の中の少なくとも３つの辺に沿って配置され、残りの１つの辺には外部から信号を受信する多数の入力端子が配置されることを特徴とする請求項２に記載の映像表示装置。
【請求項６】
前記駆動チップが実装されるフィルムをさらに含むことを特徴とする請求項１に記載の映像表示装置。
【請求項７】
前記外部連結配線は、
前記表示パネルの上に備え、前記多数の信号ラインに連結した多数の第１外部連結配線と、
前記フィルムの上に備え、前記駆動チップの前記出力端子と前記表示パネルの第１外部連結配線を連結する第２外部連結配線とを含むことを特徴とする請求項６に記載の映像表示装置。
【請求項８】
前記多数の出力端子は、前記駆動チップの中央部に位置する第１グループ、前記駆動チップの両側のエッジに各々位置する第２及び第３グループに分割され、
前記第１グループに連結された第１外部連結配線は、曲げられた形状を有し、前記第２及び第３グループに連結された第１外部連結配線は、傾いた形状を有することを特徴とする請求項７に記載の映像表示装置。
【請求項９】
前記駆動チップは、前記表示パネルの上に実装され、
前記外部連結配線は、前記表示パネルの上に備え、前記駆動チップの前記出力端子と前記多数の信号ラインを電気的に連結させることを特徴とする請求項１に記載の映像表示装置。
【請求項１０】
前記多数の出力端子は、前記駆動チップの中央部に位置する第１グループ、前記駆動チップの両側エッジ各々位置する第２及び第３グループに分割され、
前記第１グループに連結された外部連結配線は、曲げられた形状を有し、前記第２及び第３グループに連結した外部連結配線は、傾いた形状を有することを特徴とする請求項１２に記載の映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像表示装置に関し、より詳細には画質を改善できる映像表示装置に関する。
【背景技術】
【０００２】
一般的に、映像表示装置の中、１つの液晶表示装置は、下部基板、下部基板と対向する上部基板、及び下部基板と上部基板との間に介在された液晶層でなされた液晶表示パネルを具備する。下部基板の表示領域には多数のゲートライン、及び多数のゲートラインと直角に交差する多数のデータラインが備えられている。液晶表示パネルの周辺領域には多数のゲートラインにゲート信号を出力するゲート駆動チップ、又は多数のデータラインにデータ信号を出力するデータ駆動チップが実装される。
【０００３】
液晶表示パネルの周辺領域にはゲート駆動チップとゲートラインを電気的に連結させる多数のゲート側の連結ライン、及びデータ駆動チップとデータラインを電気的に連結させる多数のデータ側の連結ラインがさらに備えられている。
【０００４】
例えば、データ側の連結ラインそれぞれの長さは、データ駆動チップの中心から遠ざかるほど長くなる。このような連結ラインのそれぞれの長さが長くなると、長さに比例するライン抵抗も増加する。特に、データ駆動チップの中心に位置する連結ラインと最外殻に位置する連結ラインとの間で抵抗値の差が顕著に現れる。このような抵抗値の差は、信号遅延の偏差を生じて表示領域に斑点で現れて、その結果液晶表示装置の画質が低下される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国特許登録第１０−３８２３８３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、画質を改善するための映像表示装置を提供するものである。
【課題を解決するための手段】
【０００７】
本発明による映像表示装置は、表示パネル、１つ以上の駆動チップ、及び多数の外部連結配線を含む。
【０００８】
前記表示パネルは、駆動信号を受信する多数の信号ラインを具備し、前記駆動信号に応答して映像を表示する。前記駆動チップは、前記駆動信号を発生するドライバー、前記ドライバーから提供される前記駆動信号を出力する多数の出力端子、及び前記ドライバーと前記多数の出力端子とを電気的に連結させる多数の内部連結配線を含む。前記内部連結配線は、長さによって２つ以上のグループに分割され、前記２つ以上のグループは、相異なる抵抗値を有する物質で構成される。
【発明の効果】
【０００９】
このような映像表示装置によると、表示パネルに駆動信号を提供する駆動チップの出力端子に連結した内部連結配線の中に相対的に長さが短いグループは、抵抗が大きい物質で形成し、相対的に長さが長いグループは、抵抗が低い物質で形成して内部連結配線の長さの差による駆動信号の遅延偏差を減少させることができ、その結果映像表示装置の画質を改善することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態による液晶表示装置の平面図である。
【図２】図１に示したＩ部分の拡大図である。
【図３】図２に示した駆動チップの背面図である。
【図４】本発明の一実施形態によるデータドライバーのブロック図である。
【図５】本発明の他の実施形態による液晶表示パネルの拡大図である。
【図６】本発明の他の実施形態による液晶表示装置の平面図である。
【発明を実施するための形態】
【００１１】
以下、添付した図面を参照して本発明の望ましい実施形態をより詳細に説明する。
図１は、本発明の一実施形態による液晶表示装置の平面図である。
図１を参照すると、本発明の一実施形態による液晶表示装置１００は、下部基板１１０、前記下部基板１１０と対向する上部基板１２０、及び前記下部基板１１０と上部基板１２０との間に介在された液晶層（図示せず）になされた液晶表示パネル１２５を含む。
【００１２】
前記上部基板１２０は、前記下部基板１１０より小さなサイズを有する。その結果、前記下部基板１１０の一部分は、前記上部基板１２０と対向され、外部に露出される。前記上部基板１２０と前記下部基板１１０が対向する領域は、映像を表示する表示領域ＤＡ、及びブラックマトリックス領域ＢＡを含む。
【００１３】
表示領域ＤＡには多数の画素１１１が備えられ、映像を表示する領域であり、前記ブラックマトリックス領域ＢＡは、前記表示領域ＤＡの周辺部で不必要な光が漏洩されることを遮断するためにブラックマトリックス（図示せず）が備えられた領域である。
【００１４】
前記表示領域ＤＡには第１乃至第ｎゲートラインＧＬ１〜ＧＬｎと第１乃至第ｍデータラインＤＬ１〜ＤＬｍが備えられている。前記第１乃至第ｎゲートラインＧＬ１〜ＧＬｎは、第１方向Ｄ１に延び、前記第１乃至第ｍデータラインＤＬ１〜ＤＬｍは、前記第１方向Ｄ１と直角に交差する第２方向Ｄ２に延び、前記第１乃至第ｎゲートラインＧＬ１〜ＧＬｎと交差する。前記表示領域ＤＡには前記第１乃至第ｎゲートラインＧＬ１〜ＧＬｎと前記第１乃至第ｍデータラインＤＬ１〜ＤＬｍによってマトリックス形態に画素領域が定義され、各画素領域にはＴＦＴ１１０、及び液晶キャパシタでなされた画素１１１が備えられている。
【００１５】
前記ブラックマトリックス領域ＢＡには前記第１乃至第ｎゲートラインＧＬ１〜ＧＬｎにゲート信号を供給するゲートドライバー１３０が備えられている。前記ゲートドライバー１３０は、前記表示領域ＤＡに画素１１１を形成する薄膜工程を通じて前記ブラックマトリックス領域ＢＡに形成される。
【００１６】
一方、前記下部基板１００の露出された領域は、周辺領域ＰＡに定義される。前記周辺領域ＰＡには、多数のテープキャリアパッケージ（ＴＣＰ：Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）１４０が付着され、各ＴＣＰ１４０には駆動チップ１５０が実装される。前記駆動チップ１５０にはデータ信号を出力するデータドライバー（図示せず）が内蔵される。前記駆動チップ１５０の出力端子から出力されたデータ信号を前記液晶表示パネル１２５に備えられた第１乃至第ｍデータラインＤＬ１〜ＤＬｍに供給するために、液晶表示パネル１２５、及び対応するＴＣＰ１４０には各々多数の第１外部連結配線、及び多数の第２外部連結配線が備えられている。
【００１７】
図２は、図１に示したＩ部分の拡大図であり、図３は、図２に示した駆動チップの背面図である。但し、図２及び図３では１つの駆動チップと液晶表示パネルに備えたデータラインが連結した構造を示したが、残りの駆動チップもこれと同様な構造に連結されるので、重複する説明は、省略する。
【００１８】
図２を参照すると、液晶表示パネル１２５の周辺領域ＰＡには多数の第１外部連結配線ＯＣＬ１が備えられ、対応するＴＣＰ１４０には多数の第２外部連結配線ＯＣＬ２が備えられている。図面に示していないが、前記第１外部連結配線ＯＣＬ１と前記第２外部連結配線ＯＣＬ２は、導電性接着剤である異方性導電フィルムによって電気的に連結することができる。
【００１９】
図３に示した通り、駆動チップ１５０は、多数の入力端子１５１、及び多数の出力端子１５２、１５３、１５４を具備する。前記駆動チップ１５０にはデータドライバー（図示せず）が内蔵され、前記多数の入力端子１５１は、外部から提供されている各種信号を受信して前記データドライバーに供給する。前記多数の出力端子１５２、１５３、１５４は、前記データドライバーから発生されたデータ信号を受信して前記第１及び第２外部連結配線ＯＣＬ１、ＯＣＬ２を経て前記多数のデータラインＤＬ１〜ＤＬｍに供給する。
【００２０】
前記駆動チップ１５０の背面は、第１及び第２長辺Ｅ１、Ｅ２、第１及び第２短辺Ｅ３、Ｅ４によって四角形状でなされる。前記背面の第１長辺Ｅ１に沿って、前記多数の入力端子１５１が配置され、残り第２長辺Ｅ２、第１及び第２短辺Ｅ３、Ｅ４に沿って、前記多数の出力端子１５２、１５３、１５４が配置される。本発明の一実施形態として、出力端子１５２、１５３、１５４の数が増加する場合、前記多数の出力端子１５２、１５３、１５４の中の一部は、前記第１長辺Ｅ１側に部分的に配置されることができる。
【００２１】
尚、図２を参照すると、前記多数の第２外部連結配線ＯＣＬ２は、前記駆動チップ１５０の真中に位置する第１出力端子１５２ａに連結した第１フィルム配線ＦＬ１、前記駆動チップ１５０の両側最外殻に各々位置する第２及び第３出力端子１５３ａ、１５４ａに各々連結した第２及び第３フィルム配線ＦＬ２、ＦＬ３を含む。前記第１フィルム配線ＦＬ１は、前記第２外部連結配線ＯＣＬ２の中に最も短い長さを有し、前記第２及び第３フィルム配線ＦＬ２、ＦＬ３は、前記第２外部連結配線ＯＣＬ２の中に最も長い長さを有する。すなわち、前記第２外部連結配線ＯＣＬ２の長さは、前記第１フィルム配線ＦＬ１から前記第２及び第３フィルム配線ＦＬ２、ＦＬ３へ行くほど長くなり、それに沿って前記第２外部連結配線ＯＣＬ２の抵抗値は、前記第１フィルム配線ＦＬ１から前記第２及び第３フィルム配線ＦＬ２、ＦＬ３へ行くほど増加する。本発明の一実施形態において、前記第２及び第３フィルム配線ＦＬ２、ＦＬ３と前記第１フィルム配線ＦＬ１との間の抵抗値の差は、数μm程度に測定される。
【００２２】
また、前記多数の第１外部連結配線ＯＣＬ１は、前記第１フィルム配線ＦＬ１に連結された第１パネル配線ＰＬ１、前記第２及び第３フィルム配線ＦＬ２、ＦＬ３に各々連結された第２及び第３パネル配線ＰＬ２、ＰＬ３を含む。前記第１パネル配線ＰＬ１は、前記第１外部連結配線ＯＣＬ１の中に最も短い長さを有し、前記第２及び第３パネル配線ＰＬ２、ＰＬ３は、前記第１外部連結配線ＯＣＬ１の中に最も長い長さを有する。すなわち、前記第１外部連結配線ＯＣＬ１の長さは、前記第１パネル配線ＰＬ１から前記第２及び第３パネル配線ＰＬ２、ＰＬ３へ行くほど長くなり、それに沿って前記第１外部連結配線ＯＣＬ１の抵抗値は、前記第１パネル配線ＰＬ１から前記第２及び第３パネル配線ＰＬ２、ＰＬ３へ行くほど増加する。本発明の一実施形態において、前記第２及び第３パネル配線ＰＬ２、ＰＬ３と前記第１パネル配線ＰＬ１との間の抵抗値の差は、数百μm程度に測定される。
【００２３】
前記駆動チップ１５０の第１出力端子１５２ａとこれに対応するｉ番目データラインＤＬｉとの間の総抵抗値を第１抵抗値として定義し、前記駆動チップ１５０の第２出力端子１５３ａとこれに対応するｍ番目データラインＤＬｍとの間の総抵抗値を第２抵抗値として定義して、前記駆動チップ１５０の第３出力端子１５４ａとこれに対応するｊ番目データラインＤＬｊとの間の総抵抗値を第３抵抗値として定義する。この場合、前記第１抵抗値と前記第２抵抗値との間には数百μm以上の差が発生し、前記第１抵抗値と前記第３抵抗値との間にも数百μm以上の差が発生することができる。
【００２４】
また、図３を参照すると、前記駆動チップ１５０には前記データドライバーに連結した多数の内部出力端子１５５、及び前記多数の内部出力端子１５５を前記駆動チップ１５０の出力端子１５２、１５３、１５４に各々対応して連結させる多数の内部連結配線１５６がさらに備えられている。
【００２５】
前記内部出力端子１５５は、前記データドライバーの最後端である出力バッファー部（図示せず）に連結してデータ信号が出力される端子である。前記内部出力端子１５５は、前記出力端子１５２、１５３、１５４と対応する数になされ、前記内部出力端子１５５各々は、対応する出力端子と対応する内部連結配線を経て電気的に連結する。
【００２６】
設計上の問題によって、前記内部出力端子１５５は、前記第２長辺Ｅ２側に隣接して配置される。しかし、本発明の一実施形態において、前記出力端子１５２、１５３、１５４の中の一部分は、前記第１及び第２短辺Ｅ３、Ｅ４に沿って前記第１長辺Ｅ１側に配置される。この場合、内部連結配線１５６の長さは、前記駆動チップ１５０の真中に位置する第１出力端子１５２ａに連結した第１内部配線１５６ａから最外殻に位置する第２及び第３出力端子１５３ａ、１５４ａに各々連結した第２及び第３内部配線１５６ｂ、１５６ｃへ行くほど長くなる。その結果、内部連結配線１５６との間に数十μm程度に抵抗値の差が発生することができる。
【００２７】
このような内部連結配線１５６との間の抵抗値の差を補償するために、本発明の一実施形態において、前記多数の出力端子１５２、１５３、１５４の中の前記第１グループに属する出力端子１５２に連結した内部連結配線１５６ａをポリシリコンに形成し、前記第２及び第３グループに属する出力端子１５３、１５４に連結した内部連結配線１５６ｂ、１５６ｃを前記ポリシリコンより抵抗値が小さな金属物質に形成する。したがって、前記駆動チップ１５０の両端部に位置する内部連結配線１５６ｂ、１５６ｃの抵抗値が中央部に位置する内部連結配線１５６ａの抵抗値より増加することを防止することができる。本発明の一実施形態において、前記第１グループ１５２に連結した内部連結配線１５６ａがポリシリコンに形成された場合を提示したが、前記ポリシリコンの他にも前記金属物質より高い抵抗値を有する伝導性物質であれば、十分に適用することができる。
【００２８】
又は、前記内部連結配線１５６の幅は、位置によって、変わることができる。本発明の一実施形態において、前記第１グループ１５２に連結した内部連結配線１５６の幅Ｗ１は、前記第１内部配線１５６ａから遠ざかるほど順次的に増加する。前記第２グループ１５３に連結した内部連結配線１５６の幅Ｗ２は、第２内部配線１５６ｂに近づくほど順次的に増加し、前記第３グループ１５４に連結した内部連結配線１５６の幅Ｗ３は、前記第３内部配線１５６ｃに近づくほど順次的に増加する。
【００２９】
前記内部連結配線１５６を形成する物質を変更しなく、それらの幅のみを調節すると、抵抗値を調節するために多くの空間が必要である。しかし、内部連結配線１５６の中の一部を金属物質より高い抵抗値を有するポリシリコン物質に形成し、これに合せて幅も共に調節すると、内部連結配線１５６の抵抗値を調節するのに多くの空間を使用しないことができる。
【００３０】
このように、前記内部連結配線１５６を形成する物質を変更し、それらの幅を調節することによって、前記駆動チップ１５０の両端部に位置する内部連結配線１５６ｂ、１５６ｃの抵抗値が中央部に位置する内部連結配線１５６ａの抵抗値より増加することを防止することができる。その結果、内部連結配線１５６の長さの差によるデータ信号の遅延偏差を防止することができる。
【００３１】
又は、前記内部連結配線１５６の物質を変更し、それらの幅を調節することによって第１及び第２外部連結配線ＯＣＬ１、ＯＣＬ２の長さの差による抵抗値の差を補償することができる。すなわち、前記駆動チップ１５０の真中に位置する第１内部配線１５６ａ、第１フィルム配線ＦＬ１及び第１パネル配線ＰＬ１の総抵抗値は、最外殻に位置する第２内部配線１５６ｂ、第２フィルム配線ＦＬ２及び第２パネル配線ＰＬ２の総抵抗値が実質的に同一であり、最外殻に位置する第３内部配線１５６ｃ、第３フィルム配線ＦＬ３及び第３パネル配線ＰＬ３の総抵抗値と実質的に同一であることができる。
【００３２】
したがって、第１外部連結配線ＯＣＬ１の長さが相異なり、第２外部連結配線ＯＣＬ２の長さが相異なっても、実質的に同―な時点に前記第１乃至第ｍデータラインＤＬ１〜ＤＬｍにデータ信号が印加され得る。その結果、データ信号の遅延偏差による画質低下を防止することができる。
【００３３】
図４は、本発明の他の実施形態によるデータドライバーのブロック図である。
図４を参照すると、図１に示した駆動チップ１５０に内蔵されるデータドライバー１６０は、シフトレジスター１６１、ラッチ部１６２、コンバーター部 １６３、インバータ部 １６４、及び出力バッファー部１６５を含み、本発明の一実施形態において、抵抗値調節部１６６をさらに含む。
【００３４】
前記シフトレジスター１６１は、従属的に連結された多数のステージでされる。前記シフトレジスター１６１にはクロック信号ＣＫＨ、及び水平開始信号ＳＴＨが印加される。前記水平開始信号ＳＴＨが印加される多数のステージの中の最初ステージの動作が開始されると、多数のステージは、前記クロック信号ＣＫＨに応答して順次的に制御信号を出力する。
【００３５】
前記ラッチ部１６２は、前記多数のステージから順次的に出力された制御信号に応答して多数のデータ信号Ｉ−Ｄａｔａを格納する。前記ラッチ部１６２は、格納された前記多数のデータ信号Ｉ−Ｄａｔａを前記コンバーター部１６３に提供する。
【００３６】
前記コンバーター部１６３は、前記ラッチ部１６２から供給された前記データ信号を階調電圧に変換する。具体的に、前記コンバーター部１６３は、多数のガンマ基準電圧Ｖ１〜Ｖｎを受信し、前記データ信号に対応する前記ガンマ基準電圧Ｖ１〜Ｖｎを階調電圧として出力する。
【００３７】
一方、前記出力バッファー部１６４は、多数のＯＰアンプ１６４ａでなされ、前記コンバーター部１６３から出力された階調電圧を受信して一時的に格納した後、同一の時点で出力する。以下では説明を簡単にするために出力バッファー部１６４から出力された階調電圧をデータ信号として表現する。
【００３８】
前記抵抗値調節部１６５は、前記出力バッファー部１６４と前記駆動チップ１５０の多数の出力端子１５２、１５３、１５４との間に備えられている。前記抵抗値調節部１６５は、相異なる抵抗値を有する多数の能動素子でなされることができる。本発明の一実施形態において、前記多数の能動素子が多数のトランジスター１６５ａでなされた構造を図示したが、多数のダイオード等でもなされることができる。
【００３９】
特に、前記多数のトランジスター１６５ａは、前記多数の出力端子１５２、１５３、１５４の中の第１グループの出力端子１５２とそれに対応するＯＰアンプとの間に各々備えることができる。このように、内部連結配線１５６の長さが相対的に短い前記第１グループの出力端子１５２に前記トランジスター１６５ａが連結すると、第１グループ１５２と前記第２及び第３グループ１５３、１５４との間で内部連結配線１５６の長さの差による抵抗値の差を減少させられる。
【００４０】
又は、前記第１グループ１５２に連結した前記トランジスター１６５ａは、相異なる抵抗値を有することができる。すなわち、前記トランジスター１６５ａは、前記駆動チップ１５０の真中に位置する第１出力端子１５２ａから遠ざかるほど小さな抵抗値を有することができる。これで、前記多数の出力端子１５２、１５３、１５４から出力されるデータ信号間の遅延偏差を減少させられる。
【００４１】
図面に示していないが、出力バッファー部１６４と前記多数の出力端子１５２、１５３、１５４との間に抵抗値調節部１６５を備えると共に、前記内部連結配線１５６の幅を調節することができる。すなわち、前記第１グループ１５２に連結した内部連結配線１５６の幅は、前記第１内部配線１５６ａから遠ざかるほど増加でき、前記第２及び第３グループ１５３、１５４に連結した内部連結配線の幅は、第２及び第３内部配線１５６ｂ、１５６ｃへ行くほど各々増加することができる。
【００４２】
図５は、本発明の他の実施形態による液晶表示パネルの拡大図である。
図５を参照すると、液晶表示パネル１２５には多数の第１外部連結配線ＯＣＬ１が備えられ、ＴＣＰ１４０の上には多数の第２外部連結配線ＯＣＬ２が備えられている。駆動チップは、前記ＴＣＰ１４０の上に実装され、駆動チップ１５０の出力端子１５２、１５３、１５４（図３に示す）は、前記第１及び第２外部連結配線ＯＣＬ１、ＯＣＬ２を経て対応するデータラインＤＬｊ〜ＤＬｍと電気的に連結する。
【００４３】
前記第１外部連結配線ＯＣＬ１は、第１パネル配線ＰＬ１、第２パネル配線ＰＬ２及び第３パネル配線ＰＬ３を含み、前記第２外部連結配線ＯＣＬ２は、第１フィルム配線ＦＬ１、第２フィルム配線ＦＬ２及び第３フィルム配線ＦＬ３を含む。前記第１パネル配線ＰＬ１及び第１フィルム配線ＦＬ１は、前記駆動チップ１５０の真中に位置する第１出力端子１５２ａと液晶表示パネル１２５のｉ番目データラインＤＬｉを連結する。前記第２パネル配線ＰＬ２と前記第２フィルム配線ＦＬ２は、前記駆動チップ１５０の最外殻に位置する第２出力端子１５３ａと液晶表示パネル１２５のｍ番目データラインＤＬｍとを連結する。又は、第３パネル配線ＰＬ３と前記第３フィルム配線ＦＬ３は、前記駆動チップ１５０の最外殻に位置する第３出力端子１５４ａと液晶表示パネル１２５のｊ番目データラインＤＬｊとを連結する。
【００４４】
図５に示した通り、前記第１出力端子１５２ａと前記ｉ番目データラインＤＬｉとの間の直線距離は、前記第２及び第３出力端子１５３ａ、１５４ａとｍ番目及びｊ番目データラインＤＬｍ、ＤＬｊを各々連結する直線距離より相対的に短い。したがって、このような距離上の偏差を補償するために前記第１パネル配線ＰＬ１は、曲げられた形態に形成される。このように、与えられた領域内で前記第１パネル配線ＰＬ１を曲げられた形態に形成すると、前記第１パネル配線ＰＬ１の総長さが長くなり、前記第１パネル配線ＰＬ１と前記第２及び第３パネル配線ＰＬ２、ＰＬ３との間の長さの差を減少させられる。
【００４５】
図５では説明を簡単にするために曲げられた形状を有する前記第１パネル配線ＰＬ１だけを示したが、前記駆動チップ１５０の出力端子１５２、１５３、１５４の中の第１グループに対応する第１外部連結配線ＯＣＬ１は、曲げられた形態に形成されてそれぞれの長さをほとんど同一に調節することができる。
【００４６】
このように、前記第１外部連結配線ＯＣＬ１それぞれの長さを調節して前記第１外部連結配線ＯＣＬ１との間の抵抗値差を補償し、図３乃至図４に示したような方式に前記駆動チップ１５０の内部連結配線１５６との間の抵抗値差を調節すると、データ信号の遅延偏差を実質的に除去することができる。これで、データ信号の遅延偏差による画質低下を防止することができる。
【００４７】
図面に示していないが、前記多数の第１外部連結配線ＯＣＬ１の幅が第１パネル配線ＰＬ１から前記第２及び第３パネル配線ＰＬ２、ＰＬ３へ行くほど増加するように調節することができる。
【００４８】
図６は、本発明の他の実施形態による液晶表示装置の平面図である。
図６を参照すると、本発明の他の実施形態による液晶表示装置２００は、液晶表示パネル２２５、駆動チップ２４０、及び軟性回路フィルム２５０を含む。
【００４９】
前記液晶表示パネル２２５は、下部基板２１０と上部基板２２０とが結合された構造になされ、表示領域ＤＡ、ブラックマトリックス領域ＢＡ、及び周辺領域ＰＡに区分される。前記表示領域ＤＡには多数のゲートラインＧＬ１〜ＧＬｎ、多数のデータラインＤＬ１〜ＤＬｍ、及び多数の画素２１１が備えられている。各画素は、薄膜トランジスターＴｒ、及び液晶キャパシタを含むことができる。
【００５０】
前記ブラックマトリックス領域ＢＡにはブラックマトリックスが備えられ、前記ゲートラインＧＬ１〜ＧＬｎの一端部が位置する一側の下部にはゲートドライバー２３０が備えられている。前記ゲートドライバー２３０は、前記ゲートラインＧＬ１〜ＧＬｎに連結され、ゲート信号は、順次的に供給する。
【００５１】
前記液晶表示パネル２２５の前記周辺領域ＰＡには前記駆動チップ２４０が直接的に実装される。本発明の一実施形態において、前記駆動チップ２４０は、１つでなされ、前記多数のデータラインＤＬ１〜ＤＬｍに電気的に連結される。前記駆動チップ２４０にはデータドライバーが内蔵されて前記駆動チップ２４０の出力端子は、多数のデータ信号を出力する。
【００５２】
チップの数が増加すると、原価が増加するだけでなく不良率が増加して生産性が低下される問題が発生する。したがって、最近はチップの数を減少させる傾向にあり、そうして１つの駆動チップ２４０を具備する液晶表示装置２００が増加している。
【００５３】
１つの駆動チップ２４０を具備する液晶表示装置２００では１つの駆動チップ２４０に連結されるデータラインＤＬ１〜ＤＬｍの数が多いので、前記液晶表示装置２００は、前記出力端子を２列に具備したり、前記出力端子を前記駆動チップ２４０の４つの辺にかけて配置させる構造を採用したりしている。
【００５４】
このような構造を有する液晶表示装置２００に適用される駆動チップ２４０は、図３に示した駆動チップと同一な構造を有することができる。具体的には、駆動チップ２４０に備えた内部連結配線１５６（図３に示す）を抵抗値が他の物質として位置によって、相異なるように形成したり、それらの幅を位置に従って、調節することによって、内部連結配線１５６の長さの差によるデータ信号の遅延偏差を改善したりすることができる。
【００５５】
又は、前記液晶表示パネル２２５の周辺領域ＰＡの中の前記駆動チップ２４０と前記データラインＤＬ１〜ＤＬｍとの間に備えた出力端子とデータラインＤＬ１〜ＤＬｍを電気的に連結させる外部連結配線ＯＣＬとの間でも長さの差が発生する。このような長さの差は、上のように駆動チップ２４０の内部連結配線１５６を形成する物質、及び幅を変更して調節することができる。又は、図４に示した通り外部連結配線ＯＣＬの中の一部を曲げられた形態に形成して外部連結配線ＯＣＬのそれぞれの抵抗値を均一にすることができる。したがって、データ信号の遅延偏差を実質的に除去でき、その結果、液晶表示装置２００の画質を改善することができる。
【００５６】
以上実施形態を参照して説明したが、該当技術分野の熟練された当業者は下記の特許請求の範囲に記載された本発明の思想、及び領域から逸脱しない範囲の内で本発明を多様に修正、及び変更させることができることを理解することができることである。
【符号の説明】
【００５７】
１００、２００  液晶表示装置
１２５、２２５  液晶表示パネル
１３０、２３０  ゲートドライバー
１４０  ＴＣＰ
１５０、２４０  駆動チップ
【図１】
2010250317.tif 000003
【図２】
2010250317.tif 000004
【図３】
2010250317.tif 000005
【図４】
2010250317.tif 000006
【図５】
2010250317.tif 000007
【図６】
2010250317.tif 000008