(57)【要約】【課題】輝度色度むら補正計算に必要なマトリクス演算量を低減し、より少ない計算で消費電力少なく同じ補正効果を得ること。【解決手段】本発明は、複数の発光素子で１つの画素が構成され、当該画素が複数配置されている表示パネル１０と、表示パネル１０の各画素について輝度および色度を補正するため当該画素を構成する各発光素子の駆動信号の補正計算を行う輝度色度補正部２０と、輝度色度補正部２０に対して入力する補正計算に必要な係数行列の各要素のうち、表示パネル１０内での係数のばらつきの少ない要素のビット数が、ばらつきの大きい要素のビット数より小さく設定されている係数データ入力部とを有する表示装置である。【選択図】図１
2010014843.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光素子で１つの画素が構成され、当該画素が複数配置されている表示部と、
前記表示部の各画素について輝度および色度を補正するため当該画素を構成する各発光素子の駆動信号の補正計算を行う演算部と、
前記演算部に対して入力する前記補正計算に必要な係数行列の各要素のうち、前記表示部内での係数のばらつきの少ない要素のビット数が、ばらつきの大きい要素のビット数より小さく設定されている係数データ入力部と
を有する表示装置。
【請求項２】
前記係数データ入力部は、前記係数行列のうち対角成分となる要素についてのビット数より他の要素のビット数が小さくなっている
請求項１記載の表示装置。
【請求項３】
前記演算部に入力される係数行列は、前記画素を構成するＲ（赤）、Ｇ（緑）、Ｂ（青）の３色に対応した各発光素子についての３行×３列の要素をもつ
請求項１または２記載の表示装置。
【請求項４】
前記係数データ入力部の各要素のビット数に対応して前記係数行列の要素を格納する記憶部を有する
請求項１から３のうちいずれか１項に記載の表示装置。
【請求項５】
前記表示部の画素を構成する発光素子は、発光ダイオードである
請求項１から４のうちいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素を構成する複数の発光素子を映像信号によって制御し、画像を表示する表示装置に関する。
【背景技術】
【０００２】
ＬＥＤ（Light Emitting Diode:発光ダイオード）などの発光素子を配列し各発光素子を個別に駆動して精細な表示を行うカラー表示装置においては、同じ映像信号を入力しても、各発光素子の製造上のばらつき等によって各画素で異なる輝度色度となり、画質の低下を招いている。そこで、特許文献１、２に開示されるように、映像信号に対して３×３のマトリクス演算をして、各発光素子の入力信号を補正する方法が挙げられている。
【０００３】
簡単に説明すると、ある１画素において、映像入力信号Ｒｉ，Ｇｉ，Ｂｉは、下記式（a）、式（ｂ）に示すマトリクス演算をすることにより、ＬＥＤへの入力信号Ｒｏ，Ｇｏ，Ｂｏへと変換される。この補正により、映像入力信号が意図した輝度色度で、画素が表示されることになる。
【０００４】
【数１】
2010014843.tif 000003
【０００５】
ここで、式（ｂ）におけるＬｒ１，Ｌｒ２，Ｌｒ３は、この画素のＲ（赤）のＬＥＤの輝度色度を測定することにより決定する値、Ｌｇ１，Ｌｇ２，Ｌｇ３は、この画素のＧ（緑）のＬＥＤの輝度色度を測定することにより決定する値、Ｌｂ１，Ｌｂ２，Ｌｂ３は、この画素のＢ（青）のＬＥＤの輝度色度を測定することにより決定する値、Ｓｒ１，Ｓｒ２，Ｓｒ３，Ｓｇ１，Ｓｇ２，Ｓｇ３，Ｓｂ１，Ｓｂ２，Ｓｂ３は、この映像信号が想定している色域から決定する値である。
【０００６】
これらの式を用いて輝度と色度とが補正された表示装置を実現するには、予めすべての画素のＲ，Ｇ，Ｂの輝度と色度とを測定をしておき、各画素ごとに行列Ｍを計算で求めて、それらをメモリなどに記憶しておく。そして、実働時にはこれらの行列Ｍと映像信号とをリアルタイム演算してＬＥＤ用信号を求め、それらに従いＬＥＤを駆動し、表示を行うことになる。
【０００７】
【特許文献１】特開２０００−１５５５４８号公報
【特許文献１】特開２００１−１８８５１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、これでは表示装置の画素数が増えた場合、膨大なマトリクス演算が必要となる。例えば、６０フレーム／秒の１９８０×１０８０画素の表示装置に適用した場合、各画素において３×３のマトリクス演算をしなければならないので、毎秒およそ２００万×６０＝１２０００万回の３×３マトリクス演算を実行することになる。このため、以下の問題が生じる。
【０００９】
（１）行列Ｍの各要素が１バイトとしても、およそ１９Ｍバイトの大きな高速メモリが必要になる。
（２）毎秒およそ１２０００万回の３×３マトリクス演算を行うことで、消費電力が大きくなる。
【００１０】
本発明は、輝度色度むら補正計算に必要なマトリクス演算量を低減し、より少ない計算で消費電力少なく同じ補正効果を得ることができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、複数の発光素子で１つの画素が構成され、当該画素が複数配置されている表示部と、表示部の各画素について輝度および色度を補正するため当該画素を構成する各発光素子の駆動信号の補正計算を行う演算部と、演算部に対して入力する補正計算に必要な係数行列の各要素のうち、表示部内での係数のばらつきの少ない要素のビット数が、ばらつきの大きい要素のビット数より小さく設定されている係数データ入力部とを有する表示装置である。
【００１２】
このような本発明では、輝度および色度の補正計算に必要な係数行列の各要素をそれぞれに必要な大きさのビット数のみ割り当てる構成となり、全体としてのビット数を減少させ、より少ない計算で同じ補正効果を得ることができるようになる。
【発明の効果】
【００１３】
本発明によれば、輝度色度むら補正計算に必要なマトリクス演算量を低減し、より少ない計算で同じ補正効果を得ることが可能となる。これにより、必要以上に高速なメモリを用いる必要がなくなるとともに、消費電力の低減を図ることが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本実施形態の実施の形態を図に基づき説明する。
【００１５】
＜表示装置の構成＞
図１は、本実施形態に係る表示装置の構成を説明するブロック図である。本実施形態に係る表示装置は、大別すると、表示パネル１０、輝度色度補正部２０、表示パネル駆動部３０の３つによって構成されている。
【００１６】
表示パネル１０は、複数の発光素子で構成される画素が複数配置されたものである。図２は、表示パネルの詳細を説明する部分拡大図である。本実施形態では、１つの画素１００がＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した３つのＬＥＤによって構成されている。表示パネル１０では、この画素１００が縦横複数個（例えば、横１９２０個、縦１０８０個）配列され、映像を表示できるようになっている。
【００１７】
輝度色度補正部２０は、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）から成る映像信号を入力し、表示パネル１０を構成する各画素の発光素子を駆動するための信号となるＲＧＢの補正信号を所定の演算によって生成する部分である。輝度色度補正部２０には、この演算で用いる係数行列（マトリクスデータ）を格納するマトリクスデータメモリ２１が設けられている。なお、このマトリクスデータメモリ２１は、外部の記憶手段によって構成してもよい。輝度色度補正部２０の詳細は後述する。
【００１８】
表示パネル駆動部３０は、輝度色度補正部２０によって生成されたＲＧＢの補正信号に基づき、各画素の各発光素子を駆動する部分である。表示パネル駆動部３０は、輝度色度補正部２０から出力されるＲＧＢの各信号に基づき、対応する画素の発光素子に対して例えばＰＷＭ（Pulse Wide Modulation）による駆動信号を与え、発光を制御する。
【００１９】
＜輝度色度補正部の詳細＞
図３は、輝度色度補正部の詳細を説明する構成図である。輝度色度補正部２０は、演算処理部２２に係数行列を与え、映像信号を補正して駆動信号とするものである。図３に示す例では、演算処理部２２のほかに、係数行列であるマトリクスデータを格納する記憶部（マトリクスデータメモリ２１）を備えている。ここで、マトリクスデータメモリ２１は、高速不揮発性メモリで構成され、必要に応じて輝度色度補正部２０の内部に組み込まれていても、外部の記憶部を用いてもよい。
【００２０】
演算処理部２２はデジタル演算回路によって構成され、入力される各画素についてのＲＧＢ映像信号と、マトリクスデータメモリ２１から送られる係数行列の各要素とによって行列演算を行い、各画素のＲＧＢの発光素子を駆動する駆動信号として出力する。本実施形態では、マトリクスデータメモリ２１から演算処理部２２にマトリクスデータの各要素の値を入力する係数データ入力部２３における各要素のビット数の設定に特徴がある。
【００２１】
すなわち、係数データ入力部２３では、演算処理部２２に与えるマトリクスデータの各要素のうち、表示パネルを構成する画素における係数のばらつきの少ない要素のビット数が、ばらつきの大きい要素のビット数より小さく設定されている。
【００２２】
図３に示す例では、３×３マトリクスデータを用いており、９つの要素（要素１〜要素９）の各々に対応した係数を所定のビット数で演算処理部２２へ入力するようになっている。すなわち、要素１〜要素９の係数データは、マトリクスデータメモリ２１から演算処理部２２へ並列に入力される。この係数データの転送部分が係数データ入力部２３となっている。この要素１〜要素９の各ビット数は、一例として、最小５ビットから最大８ビットまで、各要素の表示パネル内でのばらつきに応じて重み付けが成されている。
【００２３】
具体的には、マトリクスデータを構成する係数行列のうち対角成分となる要素についてのビット数より他の要素のビット数が小さくなっている。図示するように、３×３マトリクスデータは、要素１〜要素９の配列となり、このうち対角成分は要素１、要素５、要素９となる。これらの要素のビット数が他の要素のビット数より小さく設定されている。
【００２４】
マトリクスデータの詳細は特許文献１に開示されており、上記式（ｂ）のＭに対応する行列をまとめて３×３マトリクスデータにしたものである。マトリクスデータの具体例は、特許文献１、段落番号００３５に示されるような値となる。
【００２５】
式（３）は、特許文献１に示される３×３マトリクスデータの一例を示している。この３×３マトリクスデータは、表示パネルを構成する各画素ごとに実測によって決定されるもので、表示パネル内では所定のばらつきを持つことになる。特に、３×３マトリクスデータの対角成分（図中四角枠参照）は、補正係数として主要な要素であり、画素間でのばらつきが大きい。一方、他の要素は補助的な補正係数であるため、画素間でのばらつきが小さい。
【００２６】
【数２】
2010014843.tif 000004
【００２７】
このようなマトリクスデータの各要素でのばらつきの特質を利用し、ばらつきの小さい要素についてはどの画素についても近い値になることから、デジタル信号に変換した際のビット数の一部を省略できることになる。一方、ばらつきの大きい要素については、ビット数を省略せずに送る必要がある。
【００２８】
図３に示す係数データ入力部の例では、９つの要素のうち、ばらつきの大きな対角成分の要素は８ビット、他の成分の要素は６ビットもしくは５ビットに省略して演算処理部に送っている。また、演算処理部では、このような各要素のビット数に対応した演算回路を構成でき、全ての要素につきばらつきの大きい要素のビット数（例えば、８ビット）に合わせて構成する場合に比べ、回路構成が低減することになる。
【００２９】
＜表示装置の動作＞
本実施形態に係る表示装置の動作を図１のブロック図を使用して説明する。この表示装置には、各画素ごとにシリアライズされた、Ｒ，Ｇ，Ｂそれぞれに分かれた映像信号が順番に入力される。
【００３０】
ここで、ある画素のＲ，Ｇ，Ｂの映像信号が入力された場合は、予め記憶されたその画素に対応する３×３マトリクスデータが輝度色度補正部２０に読み込まれ、Ｒ，Ｇ，Ｂの映像信号と３×３マトリクスデータとで、式（ａ）の演算を実施する。これにより、入力されたＲ，Ｇ，Ｂの映像信号は、各々の色の発光素子（ＬＥＤ）のばらつきを補正するように変調されて、次段の表示パネル駆動部３０に出力される。
【００３１】
表示パネル駆動部３０は、入力された信号、すなわち輝度色度補正部２０で補正された信号に従って当該画素の目的の色の発光素子（ＬＥＤ）を単純に駆動する。これにより、発光素子（ＬＥＤ）にばらつきが存在しても映像信号で意図した輝度色度で表示させることができる。
【００３２】
このような演算および駆動を全ての画素について順番に実施することにより、表示パネル１０の各画素の表示素子（ＬＥＤ）に輝度色度ばらつきが存在しても、むらの無い均一な映像を表示することになる。
【００３３】
＜ビット数の設定方法と設計方法＞
次に、本実施形態の特徴部分である係数データ入力部でのビット数の設定について説明する。係数データ入力部の各要素におけるビット数は、表示装置の設計段階で必要となる。つまり、設計段階で係数行列の各要素におけるビット数を決定し、マトリクスデータメモリや演算処理部の設計に反映させる。
【００３４】
図４は、ビット数の設定および設計方法の手順を説明するフローチャートである。先ず、式（ａ）のマトリクス計算に必要な各画素のＲ，Ｇ，ＢのＬＥＤのそれぞれの輝度と色度とを得るために、表示パネルの全画素のＬＥＤの輝度と色度を測定する（ステップＳ１０１）。なお、ここでは表示パネルの全画素のＬＥＤについて輝度および色度を測定しているが、例えば同じロットで製造されたＬＥＤについては同等な性能であるとして、ロット単位でＬＥＤの輝度および色度を測定してもよい。
【００３５】
次に、予め映像信号の色域(ｘR,ｙR,ｘG,ｙG,ｘB,ｙB)を設定しておいて、この色域と、測定で得られたＬＥＤの輝度と色度とから、ある画素における式（ｂ）の補正用のマトリクスデータＭを計算する。なお、マトリクスデータＭは、実際には３×３に合成される。そして、これを測定した全画素について、繰り返し実行する。このようにして表示装置１台分の補正用のマトリクスデータＭを作成し、これを保存しておく（ステップＳ１０２）。
【００３６】
次に、この製品におけるマトリクスデータのばらつき具合を得るために、上記と同じ補正用のマトリクスデータの作成を複数台の表示装置について行い、各表示装置のマトリクスデータを保存していく。
【００３７】
次に、このようにして得られた複数台分のマトリクスデータを要素別にグラフにプロットし、それぞれの要素ごとに最大のばらつき幅を求める。そして、このばらつき幅に応じて各要素のビット数を決定する（ステップＳ１０３）。
【００３８】
図５は、複数台分の表示装置におけるマトリクスデータを各要素ごとにプロットした図である。図中上段左から右に向けて要素１〜３、図中中断左から右に向けて要素４〜６、図中下段左から右に向けて要素７〜９に対応している。各グラフは、６台分の表示装置の各要素のばらつきを示している。
【００３９】
例えば、通常、各要素のデータを８ビットで表す場合、データのばらつき範囲が０以上０．２５以下であれば、上位２ビットは常に０になるので、データとしては下位６ビットだけをマトリクスデータメモリに保存しておけばよい。また、さらにばらつき範囲が小さい場合には、より少ないビット数だけマトリクスデータメモリに保存しておけばよい。
【００４０】
一方、ばらつき範囲が０．２５を超える場合、全てのビット、つまり、通常そのデータを８ビットで表すときは８ビットのデータとしてマトリクスデータメモリに保存しておくことになる。
【００４１】
図５に示す例では、３×３マトリクスデータの９つの要素のうち、対角成分となる要素１、要素５、要素９については補正係数の主要な成分となることから、ばらつきも大きくなり、これらは８ビットで表すようにしている。一方、それ以外の要素については補正係数の補助的な成分となるため、ばらつきが小さく、各要素のばらつき範囲に応じて５ビット、６ビットで表すようにしている。
【００４２】
このように、各要素についてのビット数が決定されると、マトリクスデータメモリへの係数データ格納のフォーマットや、演算処理部を構成する際のデジタル演算回路が決定される（ステップＳ１０４）。
【００４３】
図５に示す各要素のばらつきで、図３に示すようなビット数が決定されると、デジタル演算回路では、乗算器として入力信号の１０ビットと、補正係数データの８ビット、６ビット、５ビットの演算を行う回路、つまり、１０ビット×８ビット、１０ビット×６ビット、１０ビット×５ビットのものを用意すればよい。つまり、全てを１０ビット×８ビットにする必要がなくなる。
【００４４】
また、マトリクスデータの各要素のばらつきの範囲が得られると、マトリクスデータを圧縮するソフトウェアを作成することになる（ステップＳ１０５）。
【００４５】
このソフトウェアは、各画素におけるマトリクスデータの各要素を設定されたビット数に圧縮してパッケージする処理と、パッケージされたマトリクスデータを表示装置のマトリクスデータメモリへ転送する処理とを行うものである。
【００４６】
すなわち、コンピュータには、各表示装置に対応して予め取り込んだ各画素の発光素子の輝度および色度の測定値から得たマトリクスデータが格納されている。測定値から得たマトリクスデータは、各要素について全て同一ビット数（例えば、８ビット）の値となっている。
【００４７】
ソフトウェアはこのコンピュータで実行され、コンピュータに格納されているマトリクスデータを、先に決定した各要素のビット数に対応して圧縮し、各要素の順にパッケージする。また、ソフトウェアは、圧縮後のマトリクスデータを表示装置のマトリクスデータメモリ（もしくは他の記憶部）に転送する処理を行う。
【００４８】
このソフトウェアによって、例えば、３×３の９要素から成る各画素ごとのマトリクスデータは、先に決定した９要素のビット数ごと連続して格納された状態にパッケージされ、この状態で表示装置へ転送されることになる。
【００４９】
＜表示装置の製造方法＞
図６は、本実施形態に係る表示装置を製造する場合の流れの一例を説明するフローチャートである。
【００５０】
先ず、先に説明した輝度色度補正部、表示パネル駆動部、表示パネルを作成し、所望の筐体に組み込む（ステップＳ２０１）。次に、表示パネルの画素を発光させることにより、全画素のＲ，Ｇ，ＢそれぞれのＬＥＤの輝度と色度とを測定する（ステップＳ２０２）。
【００５１】
次いで、固定された映像信号の色域と、測定されたＬＥＤの輝度および色度から式（ｂ）の補正用のマトリクスデータＭをコンピュータで浮動小数点演算によって計算する（ステップＳ２０３）。補正用のマトリクスデータＭは、例えば全画素分について計算する。
【００５２】
その後、補正用のマトリクスデータＭの計算結果と、予め求められている各要素の省略ビット位置と、その固定値とに従って、マトリクスデータＭをコンピュータ上で圧縮する（ステップＳ２０４）。この圧縮は、図４、ステップＳ１０５で設計したソフトウェアによって行われる。
【００５３】
圧縮されたデータは、各画素分のマトリクスデータにおける９要素の係数データが、予め決定されたビット数ごと順番に連続して格納された状態でパッケージされたものである。
【００５４】
そして、その圧縮された全画素分のマトリクスデータをコンピュータから表示装置のマトリクスデータメモリ等の記憶部（例えば、不揮発性メモリ）へ転送する（ステップＳ２０５）。
【００５５】
これにより、各画素ごとのマトリクスデータを用いた映像信号の補正を行う表示装置において、マトリクスデータの各要素のデータを取り扱うビット数として、必要な大きさのビット数のみを割り当てた演算回路やメモリを適用できるものとなる。
【００５６】
＜応用例＞
図１で示した輝度色度補正部のマトリクスデータを記憶する記憶部としては、ＳＲＡＭ（Static Random Access Memory）にして、別に不揮発性メモリを加える構成にしてもよい。これにより、表示装置の起動時に不揮発性メモリからＳＲＡＭへマトリクスデータを転送する構成となり、この場合には、ＳＲＡＭと不揮発メモリの２箇所でメモリのサイズを小さくできる。
【００５７】
また、表示パネルの画素を構成する発光素子は、ＬＥＤに限定されず、有機ＥＬ（Electro Luminescence）などの他の発光素子であっても適用可能である。また、画素を構成する発光素子の色はＲＧＢの３つに限定されず、ＲＧＢを少なくとも１つ用いた４つ以上の構成や、他の色を用いた構成であってもよい。この場合、１つの画素を構成する発光素子の数に応じた配列のマトリクスデータを用いることになる。
【００５８】
＜実施形態の効果＞
上記のような実施形態に係る表示装置によれば、次のような効果がある。
（１）通常、データマトリクスの各要素につき一定のビット数（例えば、８ビット）必要なところ、ばらつきの少ない要素についてビット数を減らすことができる。例えば、９つの要素から合計で８ビット分省略できた場合は、通常、合計７２ビット必要なところ６４ビットで済むことから、３２ビットのＲＡＭが最低３個必要だったものが、最低２つで済むようになる。これにより、表示装置に塔載されるメモリの数を少なくすることが可能となる。
（２）必要とされる輝度色度補正のデジタル演算回路規模を小さくできるので、表示装置の消費電力を低減することが可能となる。
（３）補正マトリクスデータの合計サイズが小さくなるので、製造時にコンピュータから表示装置へ補正マトリクスデータを転送する際の時間を短縮することが可能となる。
【図面の簡単な説明】
【００５９】
【図１】本実施形態に係る表示装置の構成を説明するブロック図である。
【図２】表示パネルの詳細を説明する部分拡大図である。
【図３】輝度色度補正部の詳細を説明する構成図である。
【図４】ビット数の設定および設計方法の手順を説明するフローチャートである。
【図５】複数台分の表示装置におけるマトリクスデータを各要素ごとにプロットした図である。
【図６】本実施形態に係る表示装置を製造する場合の流れの一例を説明するフローチャートである。
【符号の説明】
【００６０】
１０…表示パネル、２０…輝度色度補正部、２１…マトリクスデータメモリ、２２…演算処理部、２３…係数データ入力部、３０…表示パネル駆動部、１００…画素
【図１】
2010014843.tif 000005
【図２】
2010014843.tif 000006
【図３】
2010014843.tif 000007
【図４】
2010014843.tif 000008
【図５】
2010014843.tif 000009
【図６】
2010014843.tif 000010