(57)【要約】【課題】検査間隔が伸延した場合、自動的に消費電力を削減することができる画像検査装置を提供する。【解決手段】画像検査装置は、前回の検査終了時刻ｔｅと今回の検査開始時刻ｔｓとの差から、画像検査装置のアイドル時間Ｔｉ（＝ｔｓ−ｔｅ）を算出する（Ｓ２６）。アイドル時間Ｔｉが所定時間Ｔ０を超えた場合、低速クロックモード及び低電圧モードに移行または継続する（Ｓ３２）。アイドル時間Ｔｉが所定時間Ｔ０を超えていない場合、高速クロックモード及び定格電圧モードに移行または継続する（Ｓ３０）。【選択図】図４
2010257188.tif 000002
【特許請求の範囲】
【請求項１】
被検体の画像を撮影して画像信号を出力するカメラと、前記画像信号に基づいて被検体の検査を実施し、該検査の結果信号を出力するＣＰＵと、
前記ＣＰＵへ供給するクロックの周波数を制御するクロック制御回路と、
第１の被検体の検査結果信号の出力から、第１の被検体に続く第２の被検体の撮影を開始するまでのアイドル時間を測定する時間測定手段と、
前記アイドル時間が所定時間を超えた場合に、前記ＣＰＵの消費電力を低減するように制御する消費電力制御手段と、
を備えた画像検査装置であって、
前記消費電力制御手段は、前記アイドル時間が所定時間を超えたときに、前記クロック制御回路が供給するクロック周波数を低減させることにより前記ＣＰＵの消費電力を低減することを特徴とする画像検査装置。
【請求項２】
前記カメラを複数台備え、複数の画像による画像検査を直列処理した方が画像検査装置の消費電力が少ない場合、直列処理により画像検査を行うことを特徴とする請求項１に記載の画像検査装置。
【請求項３】
画像検査装置相互間でデータを送受信する通信手段を備え、
通信手段を介して他の画像検査装置から消費電力の時系列パターンを受信し、受信した消費電力の時系列パターンと、自装置の消費電力の時系列パターンとを照合して、複数の画像検査装置間で最大消費電力が最小となる最小電力検査タイミングを計算し、他の画像検査装置へ前記最小電力検査タイミングを満たすそれぞれの検査タイミングを送信するとともに、自装置の検査タイミングを前記最小電力検査タイミングを満たすように調整することを特徴とする請求項１または請求項２に記載の画像検査装置。
【請求項４】
前記被検体の検査が複数の検査項目から構成され、
各検査項目毎の最大消費電力を含む検査状態を出力する検査状態出力手段を備えたことを特徴とする請求項１乃至請求項３の何れか１項に記載の画像検査装置。
【請求項５】
前記カメラから取り込む画像のサイズを変化させる画像サイズ変化手段を備え、
画像のサイズ毎に前記検査状態を出力することを特徴とする請求項４に記載の画像検査装置。
【請求項６】
被検体を撮影した画像信号に基づいて被検体の検査を実施する画像検査方法において、
第１の被検体の検査結果信号の出力から、第１の被検体に続く第２の被検体の検査を開始するまでの画像検査装置のアイドル時間を測定し、
前記アイドル時間が所定時間を超えたときに、少なくとも画像検査装置の一部に供給するクロック周波数を低減させることにより画像検査装置の消費電力を低減することを特徴とする画像検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査対象を撮影した画像を解析して良否を判定する画像検査装置及び画像検査方法に係り、特に製造ラインの速度を低下させた場合などに、消費電力を低減することができる画像検査装置及び画像検査方法に関する。
【背景技術】
【０００２】
データ処理装置に要求される処理性能に応じた消費電力の削減技術として、特許文献１に記載の技術が知られている。この技術によれば、それぞれメモリを介して直列に接続された複数の演算部によりパイプライン処理部を構成し、ある単位サイクル内に各々に割り当てられた演算を行う演算部を選択する制御部を備える。制御部は、外部から通知された許容時間に基づいて、ある単位サイクル内に演算が不要な演算部を判定し、演算が不要な演算部に対する、電力供給の遮断、クロック供給の停止、クロック周波数の低減等の処理により、消費電力の削減を可能としている。
【０００３】
一般に、マイクロコンピュータの消費電流は、クロック周波数及び電源電圧に依存し、組込型マイクロコンピュータの例では、図１４に示す関係がある。即ち、同一電源電圧であれば、クロック周波数が高いほど消費電流が大きく、同一クロック周波数であれば、電源電圧が高いほど消費電流が大きくなる。さらにクロック速度が遅いほどマイクロコンピュータの最低動作電圧が低くなる。そして、マイクロコンピュータの処理性能はクロック周波数に比例し、消費電力は、電源電圧と消費電流の積である。この傾向は、パーソナルコンピュータ、ワークステーション、サーバ等に用いられるＣＰＵにおいても同様である。
【０００４】
近年のＣＰＵの高性能化により、その消費電力も増大している。しかし一般的なＣＰＵの用途においては、常に最大限の演算処理能力が求められることはなく、要求処理能力が低い場合には、消費電力を低減させることにより、高性能と低消費電力とを両立させたＣＰＵが市販されている。例えば、インテル社のIntel SpeedStep 機能を備えたPentium4（登録商標、非特許文献１）や、ＡＭＤ社のCool'n'Quiet機能を備えたAthlon64（登録商標、非特許文献２）等のＣＰＵがこれに該当する。
【０００５】
これらのＣＰＵは、プログラムにより、動的にＣＰＵクロック周波数を切り換え可能とし、さらに、ＣＰＵクロック周波数に対応して電源電圧も切り換え可能としている。これにより、ＣＰＵに要求される処理能力が高くない場合には、比較的低いクロック周波数でＣＰＵを動作させるとともに、このクロック周波数に応じて電源電圧を低下させることにより、消費電力を削減可能としている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２３６３２５号公報
【非特許文献】
【０００７】
【非特許文献１】[URL]http://www.intel.co.jp/jp/products/processor/pentium4/index.htm
【非特許文献２】[URL]http://www.amd.com/jp-ja/Processors/ProductInformation/
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら特許文献１の構成は、動画像の圧縮符号化等をパイプライン処理するＬＳＩを設計する場合には有効であるが、ライン速度可変の製造ライン等に設置され、被検体毎に撮影した画像と予め記憶した正常画像との比較等により被検体毎の検査結果を出力する画像検査装置には不向きである。
【０００９】
本発明は、製造ラインの速度低下などにより、被検体の検査間隔が伸延した場合、自動的に消費電力を削減することができる画像検査装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、被検体の画像を撮影して画像信号を出力するカメラと、前記画像信号に基づいて被検体の検査を実施し、該検査の結果信号を出力するＣＰＵと、前記ＣＰＵへ供給するクロックの周波数を制御するクロック制御回路と、第１の被検体の検査結果信号の出力から、第１の被検体に続く第２の被検体の撮影を開始するまでのアイドル時間を測定する時間測定手段と、前記アイドル時間が所定時間を超えた場合に、前記ＣＰＵの消費電力を低減するように制御する消費電力制御手段と、を備えた画像検査装置であって、前記消費電力制御手段は、前記アイドル時間が所定時間を超えたときに、前記クロック制御回路が供給するクロック周波数を低減させることにより前記ＣＰＵの消費電力を低減することを要旨とする。
【００１１】
また、本発明においては、前記カメラを複数台備え、複数の画像による画像検査を直列処理した方が画像検査装置の消費電力が少ない場合、直列処理により画像検査を行うことことができる。
【００１２】
また、本発明においては、画像検査装置相互間でデータを送受信する通信手段を備え、通信手段を介して他の画像検査装置から消費電力の時系列パターンを受信し、受信した消費電力の時系列パターンと、自装置の消費電力の時系列パターンとを照合して、複数の画像検査装置間で最大消費電力が最小となる最小電力検査タイミングを計算し、他の画像検査装置へ前記最小電力検査タイミングを満たすそれぞれの検査タイミングを送信するとともに、自装置の検査タイミングを前記最小電力検査タイミングを満たすように調整することができる。
【００１３】
また、本発明においては、前記被検体の検査が複数の検査項目から構成され、各検査項目毎の最大消費電力を含む検査状態を出力する検査状態出力手段を備えることができる。
【００１４】
また、本発明においては、前記カメラから取り込む画像のサイズを変化させる画像サイズ変化手段を備え、画像のサイズ毎に前記検査状態を出力することができる。
【発明の効果】
【００１５】
本発明によれば、被検体の検査間隔に応じて画像検査装置の消費電力を低減することができるという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る画像検査装置の実施例１の概略構造図である。
【図２】（ａ）実施例１における消費電力削減前の画像検査処理を説明するタイムチャート、（ｂ）実施例１における消費電力削減前の消費電力を示すタイムチャートである。
【図３】（ａ）実施例１における消費電力削減後の画像検査処理を説明するタイムチャート、（ｂ）実施例１における消費電力削減後の消費電力を示すタイムチャートである。
【図４】実施例１の画像検査装置の処理内容を説明するフローチャートである。
【図５】本発明に係る画像検査装置の実施例２の概略構造図である。
【図６】（ａ）実施例２における２台のカメラによる画像検査処理のカメラＡ側の処理を説明するタイムチャート、（ｂ）実施例２における２台のカメラによる画像検査処理のカメラＢ側の処理を説明するタイムチャートである。
【図７】（ａ）実施例２における１台のカメラによる直列の画像検査処理のカメラＡ側の処理を説明するタイムチャート、（ｂ）実施例２における１台のカメラによる直列の画像検査処理のカメラＢ側の処理を説明するタイムチャートである。
【図８】実施例２の処理内容を説明するフローチャートである。
【図９】（ａ）実施例２の変形例におけるカメラＡ側の処理を説明するタイムチャート、（ｂ）実施例２の変形例におけるカメラＢ側の処理を説明するタイムチャートである。
【図１０】本発明に係る画像検査装置の実施例３の概略構造図である。
【図１１】実施例３の処理内容を説明するフローチャートである。
【図１２】実施例４の画像検査装置が出力する検査項目別消費電力の出力例である。
【図１３】実施例５の画像検査装置が出力する画像サイズ別消費電力の出力例である。
【図１４】マイクロコンピュータのクロック及び電源電圧に対する消費電流特性例を示す図である。
【発明を実施するための形態】
【００１７】
次に、図面を参照して、本発明に係る画像検査装置の実施の形態を詳細に説明する。
【実施例１】
【００１８】
図１は、本発明に係る画像検査装置の実施例１の概略構造図である。実施例１は、第１の被検体の検査結果信号の出力から第２の被検体の撮影を開始するまでのアイドル時間を測定し、アイドル時間が所定時間を超えた場合に、クロック周波数を低減させることにより画像検査装置の消費電力を低減する実施例である。
【００１９】
図１において、画像検査装置１は、図示しない検査対象物である被検体を撮影して画像信号を出力するカメラ２と、検査全体を制御するとともに、画像検査装置１の検査結果出力を収集する検査制御装置３とに、それぞれケーブルで接続されている。
【００２０】
カメラ２が撮影する被検体の画像は、検査内容に従って静止画像または動画像である。検査対象が単に形状だけの場合には静止画像でもよいが、検査内容に被検体の機械的な動作が含まれる場合には、複数の静止画像または動画像が好ましい。
【００２１】
画像検査装置１は、カメラインタフェース１１と、演算及び制御をおこなう中央処理装置であるＣＰＵ１２と、クロック制御回路１３と、電源制御回路１４と、画像検査装置１の各部へ電源を供給する電源部１５と、検査制御装置３との通信を行う通信インタフェース（以下、通信Ｉ／Ｆと略す）１６と、ＣＰＵ１２が実行するプログラム及び画像検査に利用する各種データを格納したＲＯＭ１７と、カメラ２が撮影した画像データ記憶部を含む作業用のメモリであるＲＡＭ１８とを備える。
【００２２】
本実施例では、ＣＰＵ１２は、高速クロックによる実行モード（以下、高速クロックモード）、低速クロックによる実行モード（以下、低速クロックモード）、及びアイドルモードを備えているものとする。アイドルモードでは、ＣＰＵ１２のクロックは停止し、通信Ｉ／Ｆ１６や図示しない割込制御回路等の周辺回路のクロックのみが動作しているものとする。
【００２３】
クロック制御回路１３は、ＣＰＵ１２から書き込み可能な図示しないクロック制御レジスタを備えている。クロック制御レジスタには、ＣＰＵ１２のクロック周波数の種類を指定するビットとして、高速クロックビットと低速クロックビットが設けられている。ＣＰＵ１２が高速クロックビットまたは低速クロックビットの何れか一方をオンする書き込み命令を実行することにより、クロック制御回路は、設定されたクロックビットに対応するようにクロック周波数を変更して、高速クロックまたは低速クロックをＣＰＵ１２へ供給する。
【００２４】
また、クロック制御回路１３は、年・月・日・時・分・秒、及び１〔ｍｓ〕単位の現在時刻を保持するとともに、その内容をＣＰＵ１２から読み出し可能な図示しないリアルタイムクロック（カレンダークロック又はＴＯＤとも呼ばれる）を内蔵している。リアルタイムクロックは、電源部１５が給電を停止中にも現在時刻を保持できるように、バッテリバックアップされている。またリアルタイムクロックは、専用の水晶制御クロック発振器を備え、ＣＰＵ１２が高速クロックモード、低速クロックモード、アイドルモードに関わらず、一定時間毎に更新を行っている。尚、ＣＰＵ１２の実行モードのクロックは、高速と低速の２種類に限らず３種類以上とすることもできる。尚、クロック制御回路１３の一部あるいは全部がＣＰＵ１２に内蔵されていてもよい。
【００２５】
電源制御回路１４は、ＣＰＵ１２から書き込み可能な図示しない電源制御レジスタを備えている。電源制御レジスタには、ＣＰＵ１２へ供給する電源電圧のモードを指定するビットとして、定格電圧の供給を指定する定格電圧ビットと定格電圧より低い低電圧を指定する低電圧ビットが設けられている。ＣＰＵ１２が定格電圧ビットまたは低電圧ビットの何れか一方をオンする書き込み命令を実行することにより、電圧制御回路１４は、設定された電圧ビットに対応するように電源電圧を変更して、定格電圧または低電圧をＣＰＵ１２へ供給するように制御する。尚、電源制御回路１４の一部あるいは全部がＣＰＵ１２に内蔵されていてもよい。
【００２６】
電源部１５は、画像検査装置１の各部へ電源電圧を供給するとともに、電源制御回路１４の制御により、ＣＰＵ１２へ供給する電源電圧を定格電圧と、定格電圧より低い低電圧とに切り換える。
【００２７】
検査制御装置３は、画像検査装置１を制御するとともに、画像検査装置１から検査結果を収集する装置である。このため、検査制御装置３は、画像検査装置１と通信するための通信Ｉ／Ｆ３１と、ＣＰＵ３２と、ＣＰＵ３２が実行するプログラムを格納したＲＯＭ３７と、作業用のメモリであるＲＡＭ３８とを備える。
【００２８】
図２（ａ）は、実施例１における消費電力削減前の高速クロックモードにおける画像検査処理を説明するタイムチャートである。図２（ｂ）は、実施例１における消費電力削減前の消費電力を示すタイムチャートである。
【００２９】
画像検査装置１が１つの被検体の検査を行う１サイクルは、検査開始入力待ちフェーズと、被検体がコンベア等により撮影位置まで運搬され検査可能となった通知を検査制御装置３から受信する検査開始受信フェーズと、カメラ２による被検体の検査画像を撮影する検査画像撮影フェーズと、撮影した検査画像に基づいて画像検査装置１が検査を実施する検査実施フェーズと、検査結果を画像検査装置１から検査制御装置３へ出力する結果出力フェーズから成る。結果出力フェーズの後に、次の被検体が撮影位置に運搬されるまで再び検査開始入力待ちフェーズとなる。
【００３０】
図２において、検査開始受信フェーズと、検査画像撮影フェーズと、検査実施フェーズと、結果出力フェーズとは、ＣＰＵ１２が高速クロックで実行する高速クロックモードであるので、この間のＣＰＵ１２の消費電力は大きく、画像検査装置１全体としての消費電力は最大のＰｆとなる。
【００３１】
これに対して、検査開始入力待ちフェーズでは、ＣＰＵ１２は、アイドルモードとなりクロック供給が停止されるので、この間のＣＰＵ１２の消費電力は低下し、画像検査装置１全体としての消費電力もＰｉに低下する。
【００３２】
尚、図２（ｂ）において、結果出力完了時刻をｔｅとし、次の検査開始受信時刻をｔｓとすると、検査間のアイドル時間Ｔｉは、Ｔｉ＝ｔｓ−ｔｅにより求めることができる。      
【００３３】
図３（ａ）は、実施例１における消費電力削減後の低速クロックモードにおける画像検査処理を説明するタイムチャート、図３（ｂ）は、実施例１における消費電力削減後の消費電力を示すタイムチャートである。
【００３４】
図３において、検査開始受信フェーズと、検査画像撮影フェーズと、検査実施フェーズと、結果出力フェーズとは、ＣＰＵ１２が低速クロックで実行する低速クロックモードであるので、この間のＣＰＵ１２の消費電力は高速クロックモードより小さく、画像検査装置１全体としての消費電力は、Ｐｆより小さいＰｓ（Ｐｆ＞Ｐｓ）となる。また、検査開始受信フェーズと、検査画像撮影フェーズと、検査実施フェーズと、結果出力フェーズとの合計時間は、図２よりも長くなり、この結果、検査開始入力待ちフェーズの時間が図２よりも短縮される。
【００３５】
図４は、実施例１における画像検査装置１の制御内容を説明するフローチャートである。このフローチャートにおいて、ＣＰＵ１２は、高速クロックモード、低速クロックモード及びアイドルモードを備えている。高速クロックモードと低速クロックモードを合わせてランモードと呼ぶ。ランモードはアイドルモードの相補的なモードである。また電源部１５からＣＰＵ１２へ供給する電源電圧のモードとして、定格電圧モードと、低電圧モードを備えている。またソフトウェア制御用の２値フラグとして、「初期フラグ」を設けている。初期フラグの値が１の場合に、最初の被検体の検査であることを示す。初期フラグを設ける理由は、最初の被検体の検査時には、現在時刻と一つ前の被検体の検査終了時間との差により、アイドル時間を求めることが無効であるためである。
【００３６】
図４において、まずステップ（以下、ステップをＳと略す）１０において、ＣＰＵ１２は、初期フラグを１に設定する。次いでＳ１２において、ＣＰＵ１２は、アイドルモードに移行し、ＣＰＵ１２のクロックを停止する。これにより、画像検査装置１の消費電力は、最小のＰｉとなる。アイドルモードでは、ＣＰＵ１２以外の周辺回路へのクロック供給は継続され、通信Ｉ／Ｆ１６は、外部からの通信要求を受け付けて、ＣＰＵ１２のクロック供給を再開させるとともに、通信割り込みを発生させることができる。即ち、Ｓ１４では、検査開始入力が有るまで、画像検査装置１は待機する。Ｓ１４で検査開始信号の入力があると、Ｓ１６へ移行し、ＣＰＵ１２へクロック供給が再開され、ＣＰＵ１２は、ランモードへ移行する。このときＣＰＵ１２へ供給されるクロックは、アイドルモードへ移行する直前にＣＰＵ１２へ供給されていたクロックと同じ速度のクロックであり、高速クロックまたは低速クロックである。次いでＳ１８で、ＣＰＵ１２は、通信Ｉ／Ｆ１６を介して検査制御装置３と通信し、検査開始信号を受信する。このとき、画像検査装置１は、検査制御装置３から被検体の個体を識別するためのＩＤコード、検査条件等を同時に受信してもよい。
【００３７】
次いでＳ２０で、ＣＰＵ１２は、初期フラグの値が１であるか否かを判定する。初期フラグの値が１であれば、最初の被検体の画像検査であるので、直前の検査終了以後のアイドル時間計算を省略する。このためＣＰＵ１２は、２２へ進み、初期フラグの値に０を設定して、Ｓ３０へ進む。
【００３８】
Ｓ２０の判定で、初期フラグの値が１でなければ、Ｓ２４へ進み、ＣＰＵ１２は、リアルタイムクロックから現在時刻を読み出して、これを検査開始時刻ｔｓとしてＲＡＭ１８の記憶領域に記憶する。次いでＳ２６でＣＰＵ１２は、検査開始時刻ｔｓと前回記憶した検査終了時刻ｔｅの差を求めることによりアイドル時間Ｔｉを計算する。
【００３９】
次いでＳ２８で、ＣＰＵ１２は、アイドル時間Ｔｉが所定時間Ｔ０を超えているか否かを判定する。ここで、所定時間Ｔ０は、ＣＰＵ１２が低速クロックで画像検査を行った場合の所要時間と、ＣＰＵ１２が高速クロックで画像検査を行った場合の所要時間とを予め測定し、両者の時間差に余裕時間を加えたものを所定時間Ｔ０とする。所定時間Ｔ０は、制御パラメータとして、予めＲＯＭ１７に記憶させておくものとする。
【００４０】
Ｓ２８の判定で、アイドル時間Ｔｉが所定時間Ｔ０を超えていなければ、Ｓ３０へ進み、ＣＰＵのクロックモードを高速クロックモードへ移行させるとともに、ＣＰＵへ供給する電源電圧を定格電圧モードに移行させる。このとき、既に、高速クロックモード及び定格電圧モードであれば、その状態を継続させて、Ｓ３４へ進む。
【００４１】
Ｓ２８の判定で、アイドル時間Ｔｉが所定時間Ｔ０を超えていれば、Ｓ３２へ進み、ＣＰＵのクロックモードを低速クロックモードへ移行させるとともに、ＣＰＵへ供給する電源電圧を低電圧モードに移行させる。このとき、既に、低速クロックモード及び低電圧モードであれば、その状態を継続させて、Ｓ３４へ進む。
【００４２】
Ｓ３４ではＣＰＵ１２は、カメラ２により被検体を撮影し、撮影された検査画像をカメラインタフェース１１を介してＣＰＵ１２へ取り込み、ＲＡＭ１８に設定された画像データ記憶部に格納する。次いでＳ３６でＣＰＵ１２は、検査画像を処理して正常か異常かの判断を可能とする。次いでＳ３８でＣＰＵ１２は、検査結果が正常か否かを判定し、正常であれば、Ｓ４０へ進み、検査結果として正常を通信Ｉ／Ｆ１６を介して検査制御装置３へ出力し、Ｓ４４へ進む。Ｓ３８の判定で異常であれば、ＣＰＵ１２はＳ４２へ進み、検査結果として正常を通信Ｉ／Ｆ１６を介して検査制御装置３へ出力し、Ｓ４４へ進む。
【００４３】
Ｓ４４ではＣＰＵ１２は、リアルタイムクロックから現在時刻を読み出して、検査終了時刻ｔｅとしてＲＡＭ１８の記憶領域に記憶する。次いでＳ４６でＣＰＵ１２は、ＣＰＵクロックを停止させてアイドルモードへ移行し、Ｓ１４の検査開始入力待ちとなる。
【００４４】
以上説明したように、本実施例によれば、製造ライン速度の低下等により、被検体の画像検査間隔が伸延した場合、画像検査装置のアイドル時間が所定時間を超えるとＣＰＵクロックを低速クロックモードとすることにより、画像検査装置の消費電力を低減させることができるという効果がある。
【００４５】
また本実施例によれば、低速クロックモードでは、画像検査装置のＣＰＵに供給する電源電圧も定格電圧から低電圧へ電圧を下げているので、更に消費電力を削減することができるという効果がある。
【実施例２】
【００４６】
次に、本発明に係る画像検査装置の実施例２を説明する。実施例２は、被検体を撮影するカメラが複数ある場合、少なくとも２つのカメラによる検査画像撮影、検査実施、結果出力を並列処理した場合と、これらの処理を直列処理した場合の消費電力を比較し、直列処理の方が消費電力が少なければ、直列処理に変更することにより、画像検査装置の消費電力を削減する実施例である。
【００４７】
図５は、本発明に係る画像検査装置の実施例２の概略構造図である。図５において、被検体を撮影するカメラＡ（２ａ）と、カメラＢ（２ｂ）とを備える。画像検査装置１は、カメラＡ（２ａ）と接続するためのカメラＡインタフェース１１ａと、カメラＢ（２ｂ）と接続するためのカメラＢインタフェース１１ｂとを備える。その他の構成は、図１に示した実施例１の構成と同様であるので、同じ構成要素には、同じ符号を付与して重複する説明を省略する。
【００４８】
図６（ａ）は、実施例２における消費電力削減前のカメラＡ（２ａ）の画像検査処理を説明するタイムチャートである。図６（ｂ）は、実施例２における消費電力削減前のカメラＢ（２ｂ）の画像検査処理を説明するタイムチャートであり両者の時間軸は同じである。
【００４９】
図６（ａ）、（ｂ）ともに、画像検査装置１が１つの被検体の検査を行う１サイクルは、検査開始入力待ちフェーズと、被検体がコンベア等により撮影位置まで運搬され検査可能となった通知を検査制御装置３から受信する検査開始受信フェーズと、カメラＡ（２ａ）またはカメラＢ（２ｂ）による被検体の検査画像を撮影する検査画像撮影フェーズと、撮影した検査画像に基づいて画像検査装置１が検査を実施する検査実施フェーズと、検査結果を画像検査装置１から検査制御装置３へ出力する結果出力フェーズから成る。結果出力フェーズの後に、次の被検体が撮影位置に運搬されるまで再び検査開始入力待ちフェーズとなる。図６（ａ）、（ｂ）に示すように、消費電力削減前は、２台のカメラによる画像撮影及び画像検査が１台のＣＰＵ１２のタイムシェアリング処理により、並列処理される。このため、図６の並列処理は、ＣＰＵ１２の処理能力が高い高速クロックモードで実行される。
【００５０】
図７（ａ）は、実施例２における消費電力削減後のカメラＡ（２ａ）の画像検査処理を説明するタイムチャートである。図７（ｂ）は、実施例２における消費電力削減後のカメラＢ（２ｂ）の休止状態を説明するタイムチャートである。
【００５１】
図７に示すように、カメラＡにより１サイクル中に、第１の画像検査と、第２の画像検査を行い、カメラＢは処理停止する。
【００５２】
図８は、実施例２の処理内容を説明するフローチャートである。この処理は、画像検査装置による本格的なライン検査の前に、試験的な画像検査を行って、画像検査装置のカメラが１台の場合と２台の場合の消費電力を求め、１台のカメラによる直列処理の画像検査の方が消費電力が少なければ、画像検査装置を直列処理に設定する処理である。
【００５３】
まずＳ５０において、２台のカメラＡ（２ａ）とカメラＢ（２ｂ）を使用して、画像検査処理を実施する。次いでＳ５２で、カメラＡ，Ｂによる並列画像検査処理（並列処理）の各フェーズにおける消費電力を計算する。消費電力の計算には、画像検査装置１の電源部に電流計を設けてもよいし、ＣＰＵ１２の単位時間当たりの命令実行数から算出してもよいし、ＣＰＵ１２の動作モードから計算してもよい。
【００５４】
次いでＳ５４で２台のカメラによる処理を１台のカメラで直列に処理（直列画像検査処理、以下、単に直列処理と略す）できるかを計算する。次いでＳ５６で直列処理可能か否かを判定し、直列処理可能でなければ、終了する。
【００５５】
Ｓ５６の判定で直列処理可能であれば、Ｓ５８へ進む。Ｓ５８では、直列処理した場合の各フェーズの消費電力を算出する。次いでＳ６０で、直列処理の方が並列処理よりも最大消費電力が減少するか否かを判定する。直列処理の方が消費電力が減少しなければ、終了する。Ｓ６０の判定で、直列処理の方が消費電力が減少する場合、Ｓ６２へ進んで、２つのカメラＡ，Ｂによる並列処理から、一方のカメラを休止して、他方のカメラによる直列処理へ画像検査するように画像検査装置の設定を変更する。
【００５６】
以上説明したように、本実施例によれば、２台のカメラによる並列処理より１台のカメラによる直列処理の方が消費電力が低い場合、一方のカメラを休止して、他方のカメラにより直列処理させて、画像検査装置の消費電力を低減させることができる。
【００５７】
図９は、本実施例の変形例を示すタイムチャートであり、図９（ａ）は、カメラＡ（２ａ）の画像検査処理を示し、図９（ｂ）は、カメラＢ（２ｂ）の画像検査処理を示す。この変形例では、一方のカメラを休止することなく、カメラＡ（２ａ）の検査開始受信のタイミングと、カメラＢ（２ｂ）の検査開始受信のタイミングとをずらしている。このためＣＰＵ１２は、一方のカメラの検査開始受信から結果出力までの間、他方のカメラは、検査開始入力待ちとなり、ＣＰＵ１２は、並列処理のための高い能力を要求されることはない。従って本変形例では、ＣＰＵ１２を低速クロックモードで使用して直列処理可能となり、画像検査装置の消費電力を低減することができる。
【実施例３】
【００５８】
次に、本発明に係る画像検査装置の実施例３を説明する。実施例３は、複数の画像検査装置間で通信することにより、各画像検査装置の消費電力の時系列情報を収集し、この情報に基づいて、各画像検査装置の検査タイミングをずらすことにより、システム全体として消費電力を削減する実施例である。尚、本実施例では、画像検査装置を２台としているが、３台以上のシステムにも適用可能である。
【００５９】
図１０は、本発明に係る画像検査装置の実施例３を備えた画像検査システムの概略構造図である。図１０において、画像検査システムは、カメラ２ａに接続された画像検査装置Ａ（１ａ）と、カメラ２ｂに接続された画像検査装置Ｂ（１ｂ）と、検査制御装置３とを備えている。画像検査装置Ａ（１ａ）と、画像検査装置Ｂ（１ｂ）とは、内部構成は等しく、図１に示した実施例１の画像検査装置１と同等のものである。検査制御装置３の通信Ｉ／Ｆ３１と、画像検査装置Ａ（１ａ）の通信Ｉ／Ｆ１６と、画像検査装置Ｂ（１ｂ）の通信Ｉ／Ｆ１６ｂとは、互いに通信ケーブルで接続されていて、相互に通信可能となっている。
【００６０】
図１１は、本実施例における画像検査装置Ａ、画像検査装置Ｂの処理内容を説明するフローチャートである。
【００６１】
まず、画像検査装置Ａは、Ｓ７０において、自装置の消費電力の時系列パターンを取得する。この消費電力の時系列パターンは、画像検査装置１の電源部に電流計を設けてもよいし、ＣＰＵ１２の単位時間当たりの命令実行数から算出してもよいし、ＣＰＵ１２の動作モードから計算してもよい。
【００６２】
次いでＳ７２で、画像検査装置Ａは、画像検査装置Ｂから画像検査装置Ｂの消費電力の時系列パターンを受信する。システム内に３台以上の画像検査装置がある場合、画像検査装置Ａ以外のすべての画像検査装置からそれぞれの消費電力の時系列パターンを受信する。次いでＳ７４で、画像検査装置Ａは、２台の画像検査装置Ａ，Ｂの処理を時間軸上でずらして、システム全体として、最大消費電力が最小となる検査実行タイミングを計算する。システム内に３台以上の画像検査装置がある場合、システム全体の画像検査装置の消費電力を考慮して、最大消費電力が最小となる検査実行タイミングを計算する。
【００６３】
次いでＳ７６で、画像検査装置Ａは、求めた検査実行タイミングに自装置を設定する。次いでＳ７８で、画像検査装置Ａは、画像検査装置Ｂへ求めた検査実行タイミングを送信して、画像検査装置Ａの処理を終了する。ここで、システム内に３台以上の画像検査装置がある場合、画像検査装置Ａ以外のすべての画像検査装置へ検査実行タイミングを送信する。
【００６４】
画像検査装置Ｂは、まずＳ８０において、画像検査装置Ａと同様に、自装置の消費電力の時系列パターンを取得する。次いでＳ８２において、画像検査装置Ｂは、画像検査装置Ｂの消費電力の時系列パターンを画像検査装置Ａへ送信する。次いでＳ８４において、画像検査装置Ｂは、画像検査装置Ａから検査実行タイミングを受信する。次いでＳ８６において、画像検査装置Ｂは、受信した検査実行タイミングを自装置に設定して、処理を終了する。以上のフローにより、各画像検査装置間で、最大消費電力が最小となる検査タイミングが設定される。
【００６５】
以上説明した本実施例によれば、複数の画像検査装置を含むシステム全体として消費電力を最小化することができ、電力料金を低減することができるという効果がある。また、本実施例によれば、画像検査装置の電力部の容量を少なくすることができるので、画像検査装置のコストを低減することができるという効果がある。さらに、本実施例によれば、最大消費電力を削減して、電力購入契約の容量を小さくすることができ、電力料金を低減することができるという効果がある。
【実施例４】
【００６６】
次に、本発明に係る画像検査装置の実施例４を説明する。実施例４は、画像検査が複数の検査項目から成り、各検査項目毎に、画像検査装置の最大消費電力と、平均消費電力と、検査に必要な時間とを出力する実施例である。本実施例の画像検査装置自体は、図１に示した実施例１の画像検査装置と同様である。
【００６７】
図１２は、本実施例の画像検査装置による消費電力出力フォーマットの例である。画像検査は、検査Ａ、検査Ｂ、検査Ｃ、検査Ｄの４項目から成る。画像検査装置は、それぞれの検査項目Ａ〜Ｄにおける画像検査装置の最大消費電力（Ｗ）、平均消費電力（Ｗ）、検査時間（ｍｓ）を測定する。そして、検査項目毎に、最大消費電力（Ｗ）、平均消費電力（Ｗ）、検査時間（ｍｓ）からなる測定結果を図１２に示すようなテーブルのフォーマットで出力する。
【００６８】
ユーザは、このテーブルを参照することにより、何れの検査項目における消費電力が多いかを判断することができるので、画像検査ラインの設計に利用することができるという効果がある。
【実施例５】
【００６９】
次に、本発明に係る画像検査装置の実施例５を説明する。実施例５は、画像検査を行うための画像のサイズ（画素数）を複数選択可能である場合、それぞれの画像サイズによる検査を実施して、各画像サイズ毎に、画像検査装置の最大消費電力（Ｗ）、平均消費電力（Ｗ）、検査時間（ｍｓ）を出力可能とした実施例である。本実施例の画像検査装置自体は、図１に示した実施例１の画像検査装置と同様である。
【００７０】
図１３は、本実施例の画像検査装置による消費電力出力フォーマットの例である。画像検査は、検査Ｅと検査Ｆからなる。検査Ｅ及び検査Ｆは、それぞれ画像サイズ４００（ピクセル）、８００（ピクセル）、１２００（ピクセル）で実行可能である。画像検査装置は、検査Ｅ及び検査Ｆをそれぞれ４００、８００，１２００（ピクセル）で実行して、それぞれの画像サイズ毎の、最大消費電力（Ｗ）、平均消費電力（Ｗ）、検査時間（ｍｓ）を測定する。そして、検査項目及び画像サイズ毎に、最大消費電力（Ｗ）、平均消費電力（Ｗ）、検査時間（ｍｓ）からなる測定結果を図１３に示すテーブルのフォーマットで出力する。
【００７１】
本実施例によれば、ユーザは、検査内容と画像サイズと消費電力から、所要の検査精度を満足しながら最小の消費電力の画像サイズを選択することができ、画像検査を最適化することができるという効果がある。
【符号の説明】
【００７２】
１…画像検査装置
２…カメラ
３…検査制御装置
１１…カメラインタフェース
１２…ＣＰＵ
１３…クロック制御回路
１４…電源制御回路
１５…電源部
１６…通信Ｉ／Ｆ
１７…ＲＯＭ
１８…ＲＡＭ
【図１】
2010257188.tif 000003
【図２】
2010257188.tif 000004
【図３】
2010257188.tif 000005
【図４】
2010257188.tif 000006
【図５】
2010257188.tif 000007
【図６】
2010257188.tif 000008
【図７】
2010257188.tif 000009
【図８】
2010257188.tif 000010
【図９】
2010257188.tif 000011
【図１０】
2010257188.tif 000012
【図１１】
2010257188.tif 000013
【図１２】
2010257188.tif 000014
【図１３】
2010257188.tif 000015
【図１４】
2010257188.tif 000016