(57)【要約】【課題】ソフトスイッチング制御による高精度なモータ制御を行うことができる新規なモータ制御回路及びこれを備えたモータ装置ならびにモータ制御方法の提供。【解決手段】モータコイル１３に通電することにより回転するロータ１０の位置の検出結果に基づいて前記コイル１３の通電を制御するに際し、前記ロータ１０の位置を検出したロータ位置検出信号Ｓ１０の周期に比例した周期を有するＳＴＡＴＥ信号Ｓ３０を生成し、生成したＳＴＡＴＥ信号Ｓ３０に基づき制御の状態を決定する。これによって、ソフトスイッチング制御をクロック信号の周波数の変化に依存することなくモータＭの回転速度に基づいて行うことができるため、高精度なモータ制御を行うことができる。【選択図】      図２
2010104113.tif 000002
【特許請求の範囲】
【請求項１】
モータコイルに通電することにより回転するロータの位置を検出してロータ位置検出信号を出力するロータ位置検出手段と、
前記モータコイルの通電を制御する制御手段と、
前記ロータ位置検出信号の周期に比例した周期を有するＳＴＡＴＥ信号を生成するＳＴＡＴＥ生成手段と、を具備し、
前記制御手段は、前記ＳＴＡＴＥ生成手段で生成したＳＴＡＴＥ信号に基づいて前記通電制御を行うことを特徴とするモータ制御回路。
【請求項２】
前記ＳＴＡＴＥ生成手段は、
源クロック信号を分周した分周信号を出力する分周回路と、
当該分周回路から出力された分周信号により前記ロータ位置検出信号の所定周期の時間を測定するカウンタ回路と、
当該カウンタ回路により測定された測定値を保持するレジスタ回路と、
前記源クロック信号のクロック数をカウントし、当該カウント値が前記測定値まで達したら当該カウント値のリセットを行なうと共に、そのリセットの周期と同じ周期を有するクロック信号を出力するクロック生成カウンタ回路と、
当該クロック生成カウンタ回路から出力されたクロック信号の周期と同じ周期にてカウントを行なうＳＴＡＴＥ生成カウンタ回路と、を具備することを特徴とする請求項１に記載のモータ制御回路。
【請求項３】
前記請求項１または２に記載のモータ制御回路を備えたことを特徴とするモータ装置。
【請求項４】
モータコイルに通電することにより回転するロータの位置の検出結果に基づいて前記コイルの通電を制御するモータの制御方法であって、
前記ロータの位置を検出したロータ位置検出信号の周期に比例した周期を有するＳＴＡＴＥ信号を生成し、当該ＳＴＡＴＥ信号に基づいて前記通電制御を行うことを特徴とするモータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータコイルに通電することによりモータを制御するモータ制御回路に係り、特にディジタル制御にてソフトスイッチング制御を行なうモータ制御回路及びこれを備えたモータ装置ならびにモータ制御方法に関する。
【背景技術】
【０００２】
一般に、家電製品や工業用・医療用機器などの駆動源となる各種モータは、Ｈブリッジ回路などの駆動回路を備えたモータ制御装置によってきめ細かな回転制御がなされている。
このような従来のモータ制御回路としては、例えば以下の特許文献１に示すようにアナログ的なパルス幅変調制御信号を駆動回路のトランジスタのゲートに入力することによってモータの回転制御を行うものが知られている。
【０００３】
一方、ＯＡ機器に使用されるファンモータは、機器が動作中は全速で回転し、待機中はファンモータの騒音低減や消費電力低減を目的として低速回転にする場合が多い。ファンモータを低速運転した場合、羽根による風切り音は低減するが、ファンモータの振動騒音や電磁騒音が強調される。この振動騒音や電磁騒音を低減するためにコイル電流の立ち上がり及び立ち下がり時に傾きを生じさせ、コイル電流を滑らかに変化させるソフトスイッチング制御を行なう場合が多い。
【０００４】
そのため、本出願人は、例えば特願２００８−１５０７８１号などにおいて、この振動騒音や電磁騒音を低減するためにコイル電流の立ち上がり及び立ち下がり時に傾きを生じさせ、コイル電流を滑らかに変化させるソフトスイッチング制御をディジタル制御にて行なうモータ制御回路を提案している。
すなわち、このモータ制御回路は、図１５（ａ）に示す様な、モータコイルを駆動するトランジスタから構成されるＨ−ブリッジ回路を有するモータ制御回路において、図１５（ｂ）に示すような、ＰＷＭ（Ｐｕｌｓｅ−Ｗｉｄｔｈ−Ｍｏｄｕlａｔｉｏｎ）制御区間、回生制御区間、ノーオーバーラップ区間、および必要に応じてキックバック制御区間を有するソフトスイッチング制御をディジタル制御にて行なうようにしている。
【０００５】
そして、このような制御方式は、ＰＷＭ制御区間においてＯＵＴ端子から出力するＰＷＭ信号のＤｕｔｙを段階的に増加または減少することによってコイル電流を滑らかに変化させている。
【特許文献１】特開昭６０−１９００１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の制御方式では、以下のような不都合が生ずる場合がある。
すなわち、上述した制御方式は、１段階ごとにＤｕｔｙが変化していくため、ＰＷＭ制御区間のＤｕｔｙが変化する段階を一定として、コイル電流の傾きを変化させる場合、制御回路の動作タイミングを決めるクロック信号の周波数を変化させる必要がある。
しかし、ＰＷＭ信号の周波数は可聴域よりも高域側の周波数でないと振動騒音の原因となってしまうため、傾きが緩くなる方向、つまりクロック信号の周波数が低くなる設定には限界がある。
【０００７】
また、傾きが急峻になる方向、つまりクロック信号の周波数が高くなる設定の場合は、それだけ高い周波数を出力する発振器が必要なうえに、高速動作が可能なディジタル回路を必要とする。従って、回路規模が大きくなる可能性が高い。
そこで、本発明は上述の事情に鑑みてなされたものであり、その目的は、ソフトスイッチング制御による高精度なモータ制御を行うことができる新規なモータ制御回路及びこれを備えたモータ装置ならびにモータ制御方法を提供することである。
【課題を解決するための手段】
【０００８】
前記課題を解決するために第１の発明は、
モータコイルに通電することにより回転するロータの位置を検出してロータ位置検出信号を出力するロータ位置検出手段と、前記モータコイルの通電を制御する制御手段と、前記ロータ位置検出信号の周期に比例した周期を有するＳＴＡＴＥ信号を生成するＳＴＡＴＥ生成手段と、を具備し、前記制御手段は、前記ＳＴＡＴＥ生成手段で生成したＳＴＡＴＥ信号に基づいて前記通電制御を行うことを特徴とするモータ制御回路である。
【０００９】
また、第２の発明は、
第１の発明において、前記ＳＴＡＴＥ生成手段は、源クロック信号を分周した分周信号を出力する分周回路と、当該分周回路から出力された分周信号により前記ロータ位置検出信号の所定周期の時間を測定するカウンタ回路と、当該カウンタ回路により測定された測定値を保持するレジスタ回路と、前記源クロック信号のクロック数をカウントし、当該カウント値が前記測定値まで達したら当該カウント値のリセットを行なうと共に、そのリセットの周期と同じ周期を有するクロック信号を出力するクロック生成カウンタ回路と、当該クロック生成カウンタ回路から出力されたクロック信号の周期と同じ周期にてカウントを行なうＳＴＡＴＥ生成カウンタ回路と、を具備することを特徴とするモータ制御回路である。
【００１０】
また、第３の発明は、
前記第１または第２の発明に係るモータ制御回路を備えたことを特徴とするモータ装置である。
また、第４の発明は、
モータコイルに通電することにより回転するロータの位置の検出結果に基づいて前記コイルの通電を制御するモータの制御方法であって、前記ロータの位置を検出したロータ位置検出信号の周期に比例した周期を有するＳＴＡＴＥ信号を生成し、当該ＳＴＡＴＥ信号に基づいて前記通電制御を行うことを特徴とするモータの制御方法である。
【発明の効果】
【００１１】
本発明によれば、ソフトスイッチング制御をクロック信号の周波数の変化に依存することなくモータの回転速度に基づいて行うようにしたため、高精度なモータ制御を行うことができる。すなわち、ＰＷＭ制御区間、回生制御区間、ノーオーバーラップ区間、およびキックバック制御区間の各制御区間の時間が、ロータの回転速度が同じであれば同じ制御時間となるため、位置検出信号の周波数、つまりロータの回転速度によって一意に決まり、回転速度が速くなれば各制御区間の時間は短くなり、逆に回転速度が遅くなれば各制御区間の時間は長くなる。
【００１２】
また、モータ回転速度に対する各制御区間の時間の割合は常に一定となるため、ソフトスイッチング制御区間も常に一定で動作することができる。すなわち、モータコイルに通電されるコイル電流の傾きは、モータの回転速度が遅い場合には、緩やかに変化し、より静かにモータの駆動をすることができ、モータの回転速度が速い場合には、急峻に変化することでより早くモータの駆動を行なうことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されている。
図１〜図１２は、本発明に係るモータ装置１００の実施の形態を示したものである。
先ず、このモータ装置１００は、図１に示すような構造をした単相全波ブラシレス直流モータＭと、図２に示すような構成をしたモータ制御回路（コントローラ）Ｃとを含んで構成されている。
【００１４】
（モータＭの構成例）
先ず、この単相全波ブラシレス直流モータＭは、図１に示すように、永久磁石を円筒状に組み合わせてなるマグネットロータ１０と、中央に軸受１１を有するモータコイル１３とから主に構成されており、このモータコイル１３を中心にその周りをマグネットロータ１０が回転する構造（アウターロータタイプ）となっている。
このマグネットロータ１０は、カップ状のロータ本体の内側に、Ｎ極とＳ極の２対の永久磁石を合計４つ（４極）、環状に配置して４つの磁極を有する構造となっている。
【００１５】
一方、このモータコイル１３は、中央に軸受１１を有する断面十字状をしたステータ１２の４つの腕に、それぞれ銅線（巻線）をＮ回巻いたコイルを備えた構造となっている。
また、ロータ１０の内側には１つのホール素子１４が設けられている。
このホール素子１４は、モータコイル１３の回転に伴うロータ１０の磁極変異を検出してロータ１０の位置検出を行なうものであり、図２に示すように検出したロータ位置をロータ位置検出信号Ｓ１０としてモータ制御回路Ｃに出力する。
このロータ位置検出信号Ｓ１０は、ホール素子１４による検出磁場を基にロータ１０の位置を検出した信号であり、ロータ位置検出信号Ｓ１０の２周期がロータ１０の１回転にあたる。
【００１６】
（モータ制御回路Ｃの構成例）
次に、モータ制御回路Ｃは、図２に示すように、ホール素子１４による検出磁場を基にロータ位置検出信号Ｓ１０を出力するロータ位置検出回路２０と、回路全体の動作タイミングを決める源クロック信号Ｓ１１を発生する発振器２１と、源クロック信号Ｓ１１及びロータ位置検出信号Ｓ１０を基にゲート信号生成回路５１の出力信号Ｓ１５、Ｓ１６、Ｓ１７、Ｓ１８の状態を決定する信号Ｓ３０を出力するＳＴＡＴＥ生成回路５０と、Ｈ−ブリッジ回路２５を構成するトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４のゲート信号Ｓ１５、Ｓ１６、Ｓ１７、Ｓ１８を生成するゲート信号生成回路５１と、モータコイルを駆動するトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４で構成されるＨ−ブリッジ回路２５と、から構成される。
【００１７】
ここで、Ｈ−ブリッジ回路２５は、図２に示すように第１の電源となる電源電圧ＶＤＤ側に接続された第１及び第２のＰＭＯＳ（Ｐｏｓｉｔｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＴｒ１、Ｔｒ２と、第２の電源となるＧＮＤ側に接続された第３及び第４のＮＭＯＳ（Ｎｅｇａｔｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＴｒ３、Ｔｒ４とを有し、前記第１のトランジスタＴｒ１と第３のトランジスタＴｒ３、及び前記第２のトランジスタＴｒ２と第４のトランジスタＴｒ４とをそれぞれ直列に接続すると共に、これら第１及び第３のトランジスタＴｒ１、Ｔｒ３間と前記第２及び第４のトランジスタＴｒ２、Ｔｒ４間にモータＭのモータコイル１３を架け渡した構成となっている。そして、これら４つのトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４に対してゲート信号生成回路５１からそれぞれゲート信号Ｓ１５、Ｓ１６、Ｓ１７、Ｓ１８を入力することでトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４毎にオン／オフ制御が可能となっている。
【００１８】
（ＳＴＡＴＥ生成回路５０の構成例）
図３は、図２中のＳＴＡＴＥ生成回路５０の構成例を示したものである。
同図に示すように、このＳＴＡＴＥ生成回路５０は、分周回路４０と、カウンタ回路４１と、レジスタ回路４２と、クロック生成カウンタ回路４３と、ＳＴＡＴＥ生成カウンタ回路６０とから構成される。
そして、分周回路４０は、クロック信号Ｓ１１のＮ周期（Ｎは整数）毎に１周期のみＨレベルとなる信号Ｓ２０を出力するようになっている。
【００１９】
また、カウンタ回路４１は、ロータ位置検出信号Ｓ１０の立ち上がり及び立下りエッジ毎にリセットされ、分周回路４０の出力Ｓ２０がＨレベル時のクロック信号Ｓ１１の立ち上がりエッジでカウントアップすることでロータ位置検出信号Ｓ１０の半周期の時間を測定するようになっている。
レジスタ回路４２は、ロータ位置検出信号Ｓ１０の立ち上がり及び立下りエッジ毎にカウンタ回路４１において測定されたロータ位置検出信号Ｓ１０の半周期の時間の記録、更新を行い、ロータ位置検出信号Ｓ１０の半周期の時間の測定値Ｓ２１を保持するようになっている。
【００２０】
クロック生成カウンタ回路４３は、クロック信号Ｓ１１の立ち上がりエッジ毎にカウントアップし、レジスタ回路４２に保持されたロータ位置検出信号Ｓ１０の半周期の時間の測定値Ｓ２２まで達したらリセットを行い、カウント値が「１」の時のみＨレベルとなる信号Ｓ３１を出力するようになっている。
ＳＴＡＴＥ生成カウンタ回路６０は、ロータ位置検出信号Ｓ１０の立ち上がり及び立下りエッジでリセットされ、クロック生成カウンタ回路４３の出力Ｓ３１がＨレベル時のクロック信号Ｓ１１の立ち上がりエッジでカウントアップするようになっている。
【００２１】
図４は、このＳＴＡＴＥ生成回路５０の各部４０〜６０の動作を示すタイミングチャート図であり、分周回路４０はクロック信号Ｓ１１の３周期毎に１周期のみＨレベルとなるように設定した場合である。また、同図中の４−１と４−２では、クロック信号Ｓ１１の周期が異なり、４−１のクロック信号Ｓ１１の周期は、４−２のクロック信号Ｓ１１の周期の２分の１となっている。
【００２２】
上述したように分周回路４０は、クロック信号Ｓ１１の３周期毎に１周期のみＨレベルとなるように設定されているため、分周回路４０の出力Ｓ２０は、クロック信号Ｓ１１を３分周した出力となる。同図中の４−１の場合、ロータ位置検出信号Ｓ１０の立下りエッジから立ち上がりエッジの期間に、カウンタ回路４１は「６」までカウントしているので、レジスタ回路４２の出力Ｓ２２は「６」を保持している。
【００２３】
従って、クロック生成カウンタ回路４３は、「１」から「６」までのカウントを繰り返し、カウント値が「１」のときのみＨレベルとなる出力Ｓ３１を出力する。
ＳＴＡＴＥ生成カウンタ回路６０は、ロータ位置検出信号Ｓ１０の立下りエッジでリセットされて「１」になり、クロック生成カウンタ回路４３の出力信号Ｓ３１がＨレベル時のクロック信号Ｓ１１の立ち上がりエッジでカウントアップする。よって、ＳＴＡＴＥ信号Ｓ３０は、ロータ位置検出信号Ｓ１０の半周期の時間の３分の１の周期でカウントアップする信号となる。
【００２４】
一方、クロック信号Ｓ１１の周期が２倍となった場合の同図中４−２においては、ロータ位置検出信号Ｓ１０の立下りエッジから立ち上がりエッジの期間が同図中４−１と同じで、クロック信号Ｓ１１の周期が２倍となっているために、カウンタ回路４１は「３」までカウントし、レジスタ回路４２の出力は「３」を保持している。
クロック生成カウンタ回路４３は、「１」から「３」までのカウントを繰り返し、カウント値が「１」のときのみＨレベルとなる出力Ｓ３１を出力する。以下、同図中４−１と同様に、ＳＴＡＴＥ生成カウンタ回路６０は、ロータ位置検出信号Ｓ１０の立下りエッジでリセットされて「１」になり、クロック生成カウンタ回路４３の出力信号Ｓ３１がＨレベル時のクロック信号Ｓ１１の立ち上がりエッジでカウントアップする。よって、ＳＴＡＴＥ信号Ｓ３０は、ロータ位置検出信号Ｓ１０の半周期の時間の３分の１の周期でカウントアップする信号となる。
【００２５】
つまり、クロック信号Ｓ１１の周期が異なったとしても、ロータ位置検出信号の周期が同じであれば、ＳＴＡＴＥ信号Ｓ３０の値が変化する周期は等しくなる。
図５は、図４と同様にこのＳＴＡＴＥ生成回路５０の各部４０〜６０の動作を示すタイミングチャート図であり、分周回路４０は、クロック信号Ｓ１１の４周期毎に１周期のみＨレベルとなるように設定した場合である。また、同図中の５−１と５−２では、クロック信号Ｓ１１の周期は等しいが、５−１のロータ位置検出信号Ｓ１０の周期は、５−２のロータ位置検出信号Ｓ１０の周期の２倍となっている。
【００２６】
上述したように分周回路４０は、クロック信号Ｓ１１の４周期毎に１周期のみＨレベルとなるように設定されているため、分周回路４０の出力Ｓ２０は、クロック信号Ｓ１１を４分周した出力となる。同図中の５−１の場合、ロータ位置検出信号Ｓ１０の立下りエッジから立ち上がりエッジの期間に、カウンタ回路４１は「６」までカウントしているので、レジスタ回路４２の出力Ｓ２２は「６」を保持している。
【００２７】
従って、クロック生成カウンタ回路４３は、１から６までのカウントを繰り返し、カウント値が１のときのみＨレベルとなる出力Ｓ３１を出力する。
ＳＴＡＴＥ生成カウンタ回路６０は、ロータ位置検出信号Ｓ１０の立下りエッジでリセットされて「１」になり、クロック生成カウンタ回路４３の出力信号Ｓ３１がＨレベル時のクロック信号Ｓ１１の立ち上がりエッジでカウントアップする。よって、ＳＴＡＴＥ信号Ｓ３０は、ロータ位置検出信号Ｓ１０の半周期の時間の４分の１の周期でカウントアップする信号となる。
【００２８】
一方、ロータ位置検出信号Ｓ１０の周期が２分の１となった場合の同図中５−２においては、ロータ位置検出信号Ｓ１０の立下りエッジから立ち上がりエッジの期間が同図中５−１の２分の１で、クロック信号Ｓ１１の周期が等しくなっているために、カウンタ回路４１は「３」までカウントし、レジスタ回路４２の出力は「３」を保持している。
従って、クロック生成カウンタ回路４３は、「１」から「３」までのカウントを繰り返し、カウント値が「１」のときのみＨレベルとなる出力Ｓ３１を出力する。
【００２９】
ＳＴＡＴＥ生成カウンタ回路６０は、ロータ位置検出信号Ｓ１０の立下りエッジでリセットされて「１」になり、クロック生成カウンタ回路４３の出力信号Ｓ３１がＨレベル時のクロック信号Ｓ１１の立ち上がりエッジでカウントアップする。よって、ＳＴＡＴＥ信号Ｓ３０は、ロータ位置検出信号Ｓ１０の半周期の時間の４分の１の周期でカウントアップする信号となる。
【００３０】
よって、ＳＴＡＴＥ信号Ｓ３０は、同図中５−１の場合と同様にロータ位置検出信号Ｓ１０の半周期の時間の４分の１の周期でカウントアップする信号となる。
つまり、ロータ位置検出信号Ｓ１０の周期が２分の１になるとＳＴＡＴＥ信号Ｓ３０の変化の周期は２分の１になり、逆にロータ位置検出信号Ｓ１０の周期が２倍になればＳＴＡＴＥ信号Ｓ３０の変化の周期は２倍となる。
【００３１】
図６は、このＳＴＡＴＥ生成回路５０が出力するＳＴＡＴＥ信号Ｓ３０の変化の周期とロータ位置検出信号Ｓ１０の周期の関係を示したものである。
同図に示すように、上述した制御を行なうことで、ＳＴＡＴＥ信号Ｓ３０の変化の周期は、クロック信号Ｓ１１の周期に関わらず、ロータ位置検出信号Ｓ１０の周期で一意に決まる。また、ＳＴＡＴＥ信号Ｓ３０の変化の周期とロータ位置検出信号Ｓ１０は比例の関係にあり、比例定数は分周回路４０の分周比によって決まる。
【００３２】
すなわち、分周比をＮとした場合、生成されるＳＴＡＴＥ信号Ｓ３０の変化の周期はロータ位置検出信号の周期のＮ分の１となる。周波数で言い換えると、ＳＴＡＴＥ信号Ｓ３０の変化の周波数は、ロータ位置検出信号Ｓ１０の周波数のＮ倍となる。
上述した説明では、ロータ位置検出信号Ｓ１０の半周期の時間を測定して、制御を行なった場合だが、ロータ位置検出信号Ｓ１０の１周期又は２周期を測定した値を用いても、同様の結果が得られる。その場合、生成されるクロック信号Ｓ１２の周波数は、ロータ位置検出信号Ｓ１０の周波数の２分のＮ、４分のＮ倍となる。
【００３３】
（ゲート信号生成回路５１の構成例）
次に、図７は、図２中のゲート信号生成回路５１の構成例を示したものである。
同図に示すように、このゲート信号生成回路５１は、ＯＦＦ−ＰＧＡＴＥ生成回路７０と、ＯＮ−ＰＧＡＴＥ生成回路７１と、ＯＦＦ−ＮＧＡＴＥ生成回路７２と、ＯＮ−ＮＧＡＴＥ生成回路７３と、セレクタ回路７４、７５、７６、７７と、から構成される。
このＯＦＦ−ＰＧＡＴＥ生成回路７０は、ＳＴＡＴＥ信号Ｓ３０の値を基に、Ｈ−ブリッジ回路２５を構成するハイサイド側のトランジスタＴｒ１、Ｔｒ２のＯＮ状態からＯＦＦ状態への遷移を出力するようになっている。
【００３４】
また、ＯＮ−ＰＧＡＴＥ生成回路７１は、Ｈ−ブリッジ回路２５を構成するハイサイド側のトランジスタＴｒ１、Ｔｒ２のＯＦＦ状態からＯＮ状態への遷移を出力し、ＯＦＦ−ＮＧＡＴＥ生成回路７２は、Ｈ−ブリッジ回路２５を構成するローサイド側のトランジスタＴｒ３、Ｔｒ４のＯＮ状態からＯＦＦ状態への遷移を出力するようになっている。
また、ＯＮ−ＮＧＡＴＥ生成回路７３は、Ｈ−ブリッジ回路２５を構成するローサイド側のトランジスタＴｒ３、Ｔｒ４のＯＦＦ状態からＯＮ状態への遷移を出力するようになっている。
【００３５】
そして、セレクタ回路７４、７５、７６、７７は選択信号Ｓとして入力される信号がＨレベルの場合には入力信号Ａを出力信号Ｑとして出力し、選択信号Ｓとして入力される信号がＬレベルの場合には入力信号Ｂを出力信号Ｑとして出力するようになっている。
図８は、このＯＦＦ−ＰＧＡＴＥ生成回路７０の構成例を示したものである。
同図に示すように、このＯＦＦ−ＰＧＡＴＥ生成回路７０は、カウンタ回路８０と、比較回路８１と、から構成されている。
【００３６】
そして、カウンタ回路８０によって、設定した値までカウントアップしたらリセットされ、再度「１」からカウントアップを繰り返し、比較回路８１によって、カウンタ回路８０のカウント値Ｓ５０及びＳＴＡＴＥ信号Ｓ３０を比較し、カウント値Ｓ５０の値がＳＴＡＴＥ信号Ｓ３０の値以下のときのみＨレベルを出力するようになっている。
図９は、ＯＮ−ＰＧＡＴＥ生成回路７１の構成例を示したものである。
【００３７】
同図に示すように、このＯＮ−ＰＧＡＴＥ生成回路７１は、カウンタ回路９０と、比較回路９１と、インバータ回路９２と、から構成されている。
そして、カウンタ回路９０によって、設定した値までカウントアップしたらリセットされ、再度１からカウントアップを繰り返し、比較回路９１によって、このカウンタ回路９０のカウント値Ｓ６０及びＳＴＡＴＥ信号Ｓ３０から設定した値を差し引いた値とを比較し、カウント値Ｓ６０の値がＳＴＡＴＥ信号Ｓ３０から設定した値を差し引いた値以下のとき且つＳＴＡＴＥ信号Ｓ３０が設定した、差し引く値より大きいときのみＨレベルを出力した後、インバータ回路９２によって、この比較回路９１の出力Ｓ６１の反転した信号Ｓ４１を出力するようになっている。
【００３８】
図１０及び図１１は、図８及び図９に示した各回路７０，７１の各部の動作を示すタイミングチャート図であり、カウンタ回路８０、９０のリセットされるカウント値は「４」、比較回路９１のＳＴＡＴＥ信号Ｓ３０から差し引かれる値は「６」と設定した場合である。
以下の説明においては、上述した設定値において制御した場合で説明を行なう。
図１０及び図１１に示すように、カウンタ回路８０、９０は「１」から「４」までのカウントを繰り返す。
先ず、比較回路８１は、ＳＴＡＴＥ信号Ｓ３０が「１」のときはカウンタ値Ｓ５０の値が「１」のときのみＨレベルとなり、ＳＴＡＴＥ信号Ｓ３０が「２」のときは、カウンタ値Ｓ５０の値が「１」及び「２」のときのみＨレベルとなる。
【００３９】
ＳＴＡＴＥ信号Ｓ３０が「３」のときは、カウンタ値が「１」、「２」及び「３」のときのみＨレベルとなり、ＳＴＡＴＥ信号Ｓ３０が「４」以上となった場合にはカウント値Ｓ５０がどの値でも常にＨレベルとなる。
従って、ＳＴＡＴＥ信号Ｓ３０が「１」のときには、オンデューティが２５％、「２」のときには５０％、「３」のときには７５％、「４」以上のときには１００％となり、オンデューティが段階的に増加するＰＷＭ信号Ｓ４０を生成することができる。
【００４０】
一方、比較回路９１は、ＳＴＡＴＥ信号Ｓ３０が「１」から「６」の場合、設定したＳＴＡＴＥ信号Ｓ３０から差し引く値の「６」以下となるために常にＬレベルとなる。
ＳＴＡＴＥ信号Ｓ３０が「７」のときは、「６」を引くと「１」となるため、カウンタ値Ｓ６０の値が「１」のときのみＨレベルとなり、ＳＴＡＴＥ信号Ｓ３０が「８」のときは、「６」を引くと「２」となるため、カウンタ値Ｓ５０の値が「１」及び「２」のときのみＨレベルとなる。
【００４１】
ＳＴＡＴＥ信号Ｓ３０が「９」のときは、「６」引くと「３」となるため、カウンタ値Ｓ６０が「１」、「２」及び「３」のときのみＨレベルとなり、ＳＴＡＴＥ信号Ｓ３０が「１０」以上となった場合には、「６」を引いても「４」以上となるため、カウント値Ｓ６０がどの値でも常にＨレベルとなる。
従って、ＳＴＡＴＥ信号Ｓ３０が７のときには、オンデューティが２５％、「８」のときには５０％、「９」のときには７５％、「１０」以上のときには１００％となり、オンデューティが段階的に増加するＰＷＭ信号Ｓ６１を生成することができる。
【００４２】
さらに、インバータ回路９２によって反転信号を生成することで、ＳＴＡＴＥ信号Ｓ３０が「７」のときには、オンデューティが７５％、「８」のときには５０％、「９」のときには２５％、「１０」以上のときには０％となり、オンデューティが段階的に減少するＰＷＭ信号Ｓ４１を生成する事ができる。
図１２は、図７に示したゲート信号生成回路５１の各部７０〜７３の動作を示すタイミングチャート図である。
【００４３】
同図に示すように、ＯＦＦ−ＰＧＡＴＥ信号生成回路７０の出力Ｓ４０及びＯＮ−ＰＧＡＴＥ信号生成回路７１の出力Ｓ４１は上述したように、ＳＴＡＴＥ信号の値によって、オンデューティが段階的に増加する信号と減少する信号が出力される。
ＯＦＦ−ＮＧＡＴＥ信号生成回路７２は、ＳＴＡＴＥ信号Ｓ３０が「１」から「６」の場合のみＨレベルを出力し、ＯＮ−ＮＧＡＴＥ信号生成回路７３は、ＳＴＡＴＥ信号Ｓ３０が５以上のときのみＨレベルを出力するような回路となっており、出力信号はＳ４２及びＳ４３となる。
【００４４】
セレクタ回路７４、７５、７６、７７は、ロータ位置検出信号Ｓ１０を選択信号としており、ロータ位置検出信号がＬレベルの場合には、各セレクタ回路の出力Ｓ１５、Ｓ１６、Ｓ１７、Ｓ１８は入力端子Ｂに入力される信号が出力される。
従って、Ｈ−ブリッジを構成するトランジスタＴｒ１のゲート信号となるＳ１５は、ＯＦＦ−ＰＧＡＴＥ信号生成回路７０の出力Ｓ４０、トランジスタＴｒ２のゲート信号となるＳ１６は、ＯＮ−ＰＧＡＴＥ信号生成回路７１の出力Ｓ４１、トランジスタＴｒ３のゲート信号となるＳ１７は、ＯＮ−ＮＧＡＴＥ信号生成回路７３の出力Ｓ４３、トランジスタＴｒ４のゲート信号となるＳ１８は、ＯＦＦ−ＮＧＡＴＥ信号生成回路７２の出力Ｓ４２、を選択し出力する。
【００４５】
逆に、ロータ位置検出信号がＨレベルの場合には、各セレクタ回路の出力Ｓ１５、Ｓ１６、Ｓ１７、Ｓ１８は入力端子Ａに入力される信号が出力される。
従って、Ｈ−ブリッジを構成するトランジスタＴｒ１のゲート信号となるＳ１５は、ＯＮ−ＰＧＡＴＥ信号生成回路７１の出力Ｓ４１、トランジスタＴｒ２のゲート信号となるＳ１６は、ＯＦＦ−ＰＧＡＴＥ信号生成回路７０の出力Ｓ４０、トランジスタＴｒ３のゲート信号となるＳ１７は、ＯＦＦ−ＮＧＡＴＥ信号生成回路７２の出力Ｓ４２、トランジスタＴｒ４のゲート信号となるＳ１８は、ＯＮ−ＮＧＡＴＥ信号生成回路７３の出力Ｓ４３、を選択し出力する。
【００４６】
よって、ＳＴＡＴＥ信号Ｓ３０を基に、Ｈ−ブリッジ回路２５を構成するトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４を制御するゲート信号Ｓ１５、Ｓ１６、Ｓ１７、Ｓ１８の組み合わせによって決定される、ＰＷＭ制御区間、回生区間、ノーオーバーラップ制御区間及びキックバック制御区間を生成することができる。
また、上述した説明では、ＰＷＭ制御区間をＳＴＡＴＥ信号Ｓ３０の変化の周期の３周期分、回生区間、ノーオーバーラップ区間及びキックバック制御区間をＳＴＡＴＥ信号Ｓ３０の変化の周期の１周期分として説明を行なったが、説明中に設定した各値を変更することで、各制御区間の幅は容易に変更することができる。
【００４７】
（本発明のまとめ）
上述した制御によって生成されたＳＴＡＴＥ信号Ｓ３０をＨ−ブリッジ回路２５を構成するトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４のゲート信号の状態を決定する信号として用いて制御することで、発振器２１の出力する源クロック信号Ｓ１１が固体ばらつきをもったとしても、Ｈ−ブリッジ回路２５を構成するトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４の制御を行なうゲート信号Ｓ１５、Ｓ１６、Ｓ１７、Ｓ１８の出力の組み合わせによって決まる、ＰＷＭ制御区間、回生制御区間、ノーオーバーラップ区間、およびキックバック制御区間の各制御区間の時間は、ロータの回転速度が同じであれば同じ制御時間となる。
【００４８】
よって、ロータ位置検出信号Ｓ１０の周波数、つまりロータの回転速度によって一意に決まり、回転速度が速くなれば各制御区間の時間は短くなり、逆に回転速度が遅くなれば各制御区間の時間は長くなる。
また、ロータ位置検出信号Ｓ１０の周期に対する各制御区間の時間の割合は常に一定となり、ソフトスイッチング制御区間は電気角が常に一定で動作することができる。
すなわち、モータコイルに通電されるコイル電流の傾きは、モータの回転速度が遅い場合には、緩やかに変化し、より静かにモータの駆動をすることができ、モータの回転速度が速い場合には、急峻に変化することでより早くモータの駆動を行なうことが出来る。
【００４９】
（他の実施の形態）
上述した実施の形態では、ＰＷＭ信号のオンデューティを段階的に変化させることによりソフトスイッチング制御を行う制御であるが、Ｈ−ブリッジ回路２５を図１３に示すような構成にし、各トランジスタのゲート信号ＰＧ１＿１、ＰＧ１＿２、ＰＧ１＿３、ＰＧ２＿１、ＰＧ２＿２、ＰＧ２＿３、ＮＧ１＿１、ＮＧ１＿２、ＮＧ１＿３、ＮＧ２＿１、ＮＧ２＿２、ＮＧ２＿３、を段階的にＯＮまたはＯＦＦすることで、ソフトスイッチングを行なう場合でも、ＳＴＡＴＥ信号Ｓ３０の値によって各ゲート信号の状態を決定するような構成にすることで、発振器２１の出力する源クロック信号Ｓ１１が固体ばらつきを持ったとしても、ロータ位置検出信号Ｓ１０の周期に対するソフトスイッチング制御時間の割合は常に一定で制御できる。
【００５０】
同様に、Ｈ−ブリッジ回路２５を図１４に示すような構成にし、各トランジスタのゲート信号のレベルを決定する参照電圧レベルＶＤＤ、ＧＮＤ、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６を段階的にスイッチを用いて切り替えることで、ソフトスイッチングを行なう場合でも、ＳＴＡＴＥ信号Ｓ３０の値によって各スイッチの状態を決定するような構成にすることで、発振器２１の出力する源クロック信号Ｓ１１が固体ばらつきを持ったとしても、ロータ位置検出信号Ｓ１０の周期に対するソフトスイッチング制御時間の割合は常に一定で制御できる。
【００５１】
なお、上記各実施の形態では、図１に示すようにロータ１０がＮ極とＳ極の２対の４極で構成された単相全波ブラシレス直流モータＭを用いた例を示したが、この構成に限定されるものでないことは勿論である。
また、本発明の制御回路は、整流方式が単相全波のモータだけでなく、複数相全波及び複数相半波のモータにおいても適用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係るモータ装置１００を構成するモータＭの一例を示す断面図である。
【図２】本発明に係るモータ装置１００を構成するモータ制御回路Ｃの構成例を示すブロック図である。
【図３】図２中のＳＴＡＴＥ信号生成回路５０の構成例を示すブロック図である。
【図４】ＳＴＡＴＥ生成回路５０の各部４０〜６０の動作において異なるクロック信号周期の場合を示すタイミングチャート図である。
【図５】ＳＴＡＴＥ生成回路５０の各部４０〜６０の動作において異なるロータ位置検出信号周期の場合を示すタイミングチャート図である。
【図６】ＳＴＡＴＥ信号の変化の周期とロータ位置検出信号周期の関係を示す概略図である。
【図７】ゲート信号生成回路５１の構成例を示す図である。
【図８】ＯＦＦ−ＰＧＡＴＥ信号生成回路７０の構成例を示すブロック図である。
【図９】ＯＮ−ＰＧＡＴＥ信号生成回路７１の構成例を示すブロック図である。
【図１０】ゲート信号生成回路５１の各部７０〜７３の動作を示すタイミングチャート図である。
【図１１】ＯＦＦ−ＰＧＡＴＥ信号生成回路７０の動作を示すタイミングチャート図である。
【図１２】ＯＮ−ＰＧＡＴＥ信号生成回路７１の動作を示すタイミングチャート図である。
【図１３】本発明に係るＨ−ブリッジ回路２５の他の実施形態を示す図である。
【図１４】本発明に係るＨ−ブリッジ回路２５の他の実施形態を示す図である。
【図１５】ソフトスイッチング制御の概略を示す図である。
【符号の説明】
【００５３】
１００…モータ装置
Ｍ（１００）…モータ
Ｃ（１００）…モータ制御回路
１０…ロータ
１１…軸受
１２…ステータ
１３…モータコイル
１４…ホール素子（ロータ位置検出手段）
２０…ロータ位置検出回路（ロータ位置検出手段）
２１…発振器
２５…Ｈ−ブリッジ回路（制御手段）
４０…分周回路
４１…周期測定カウンタ回路
４２…周期測定値レジスタ回路
４３…クロック生成カウンタ回路
５０…ＳＴＡＴＥ生成回路（ＳＴＡＴＥ生成手段）
５１…ゲート信号生成回路（制御手段）
６０…ＳＴＡＴＥ生成カウンタ回路
７０…ＯＦＦ−ＰＧＡＴＥ信号生成回路
７１…ＯＮ−ＰＧＡＴＥ信号生成回路
７２…ＯＦＦ−ＮＧＡＴＥ信号生成回路
７３…ＯＮ−ＮＧＡＴＥ信号生成回路
７４〜７７…セレクタ回路
８０…カウンタ回路
８１…比較回路
９０…カウンタ回路
９１…比較回路
９２…インバータ回路
Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４…トランジスタ
【図１】
2010104113.tif 000003
【図２】
2010104113.tif 000004
【図３】
2010104113.tif 000005
【図４】
2010104113.tif 000006
【図５】
2010104113.tif 000007
【図６】
2010104113.tif 000008
【図７】
2010104113.tif 000009
【図８】
2010104113.tif 000010
【図９】
2010104113.tif 000011
【図１０】
2010104113.tif 000012
【図１１】
2010104113.tif 000013
【図１２】
2010104113.tif 000014
【図１３】
2010104113.tif 000015
【図１４】
2010104113.tif 000016
【図１５】
2010104113.tif 000017