(57)【要約】【課題】複数の入力電圧から、より正確な一つの出力電圧を得る回路を提供する。【解決手段】二入力一出力回路１００は、所定の電流を流す電流源トランジスタ１１０と、電流源トランジスタ１１０のドレイン側にカスコード接続され、同じ特性を有する２つのＭＯＳトランジスタ１２１及び１２２から成るカスコードトランジスタ部１２０と、互いのソース線を共有する第１入力側トランジスタＴ１１及び第１出力側トランジスタＴ１２から成る第１差動対１３１、並びに互いのソース線を共有する第２入力側トランジスタＴ２１及び第２出力側トランジスタＴ２２から成る第２差動対１３２を有する差動対部１３０と、カレントミラー回路部１４０とを備えている。カスコードトランジスタ部１２０のトランジスタ１２１及び１２２のドレイン線は、それぞれ第１差動対１３１及び第２差動対１３２のソース線１３３及び１３８に接続されている。【選択図】図１
2010226183.tif 000002
【特許請求の範囲】
【請求項１】
所定の電流を流す定電流源部と、
複数のトランジスタを有し、前記複数のトランジスタのソース線が前記定電流源に接続されたカスコードトランジスタ部と、
第１トランジスタと第２トランジスタとを有し、前記第１トランジスタ及び前記第２トランジスタのソース線は共に、前記カスコードトランジスタ部の前記複数のトランジスタのドレイン線のいずれかと接続されている差動対、を複数有する差動対群と、
互いのゲート線が接続された２つのトランジスタから成るトランジスタ対を有し、前記トランジスタ対の２つのドレイン線が、前記差動対の前記第１トランジスタのドレイン線、及び前記差動対の前記第２トランジスタのドレイン線に、それぞれ接続されたカレントミラートランジスタ部と、
前記差動対群の前記第１トランジスタのそれぞれのゲート線と接続される複数の入力端と、
前記差動対群の前記第２トランジスタの複数のゲート線と接続される一つの出力端と、を備える多入力一出力回路。
【請求項２】
前記カスコードトランジスタ部の前記複数のトランジスタのゲート線は互いに接続されている、ことを特徴とする請求項１に記載の多入力一出力回路。
【請求項３】
前記カスコードトランジスタが有するトランジスタの数は、前記差動対の数と同数であり、前記カスコードトランジスタの前記複数のトランジスタのドレイン線は、それぞれ異なる前記差動対のソース線に接続されている、ことを特徴とする請求項１に記載の多入力一出力回路。
【請求項４】
前記差動対群に含まれる複数の前記差動対の前記第１トランジスタにおける、複数のゲート線は、前記複数の入力端のうちのいずれか一つの同じ入力端に接続されている、ことを特徴とする請求項１に記載の多入力一出力回路。
【請求項５】
請求項１〜４のいずれか一項に記載の多入力一出力回路を有する駆動回路を備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多入力一出力回路及び表示装置に係り、より詳しくは、複数の入力端から入力される電圧に基づいて、一つの出力電圧が決定される回路、及びその回路を使用した表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、表示装置が広く用いられている。この表示装置に代表される液晶表示装置は、２つの基板の間に封じ込められた液晶分子の配向を変えることにより、光の透過度合いを変化させて、表示させる画像を制御する装置である。このような表示装置を駆動するドライバ回路は、各画素について階調値に対応する電圧を出力させるためのデコーダ回路が搭載されている。このデコーダ回路は、近年の多階調化に伴い大規模化しつつあり、これによりチップに占める面積が増大しているため、縮小化が求められている。
【０００３】
特許文献１には、入力された２つの電圧が同じであった場合には、この入力された電圧による出力を行い、異なる場合には、２つの電圧の中間の電圧による出力を行う二入力のアンプを用いることにより、階調配線数及びデコーダ規模を縮小する技術が開示されている。
【０００４】
しかしながら、この技術では、入力される２つの異なる電圧の差が大きいと出力される電圧は高電圧側にずれてしまうことが指摘されている。この高電圧側へのずれを解消するために特許文献２及び特許文献３では、２つの定電流源及びカレントミラー回路を用いることにより、中間の電圧を出力する技術を提案している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３４２３４号公報
【特許文献２】特開２００６−３１０９５８号公報
【特許文献３】特開２００５−１３０３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、同じ電流で、２つの定電流源の回路を構成するためには、それぞれの定電流源に流す電流を半分にしなければならないため、ゲート幅を細くするか、ゲート長を長くする必要がある。この場合に、ゲート長を長くした場合には、この回路がチップを占める面積の増大に繋がり、一方、ゲート幅を細くした場合には、プロセスが困難になることから、歩留りを悪化させる恐れがある。
【０００７】
本発明は、上述の事情を鑑みてしたものであり、複数の電流源を用いることなく、複数の入力電圧から、より正確な一つの出力電圧を得る回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の所定の電流を流す定電流源部と、複数のトランジスタを有し、前記複数のトランジスタのソース線が前記定電流源に接続されたカスコードトランジスタ部と、第１トランジスタと第２トランジスタとを有し、前記第１トランジスタ及び前記第２トランジスタのソース線は共に、前記カスコードトランジスタ部の前記複数のトランジスタのドレイン線のいずれかと接続されている差動対、を複数有する差動対群と、互いのゲート線が接続された２つのトランジスタから成るトランジスタ対を有し、前記トランジスタ対の２つのドレイン線が、前記差動対の前記第１トランジスタのドレイン線、及び前記差動対の前記第２トランジスタのドレイン線に、それぞれ接続されたカレントミラートランジスタ部と、前記差動対群の前記第１トランジスタのそれぞれのゲート線と接続される複数の入力端と、前記差動対群の前記第２トランジスタの複数のゲート線と接続される一つの出力端と、を備える多入力一出力回路である。
【０００９】
ここで、この多入力一出力回路において使用されるトランジスタは、NMOS（Negative-channel Metal-Oxide Semiconductor）トランジスタを使用しても、PMOS（Positive-channel Metal-Oxide Semiconductor）トランジスタを使用してもよく、また、これらの使用の仕方や、電源線及び接地線の組み合わせ方により、トランジスタのソース線とドレイン線の呼称は異なっていても、同様の作用効果を得ることができ、技術的思想を異にするものではない。
【００１０】
また、本発明の多入力一出力回路は、前記カスコードトランジスタ部の前記複数のトランジスタのゲート線は互いに接続されている、とすることができる。
【００１１】
また、本発明の多入力一出力回路は、本発明の多入力一出力回路は、前記カスコードトランジスタが有するトランジスタの数は、前記差動対の数と同数であり、前記カスコードトランジスタの前記複数のトランジスタのドレイン線は、それぞれ異なる前記差動対のソース線に接続されている、とすることができる。
【００１２】
また、本発明の多入力一出力回路は、前記差動対群に含まれる複数の前記差動対の前記第１トランジスタにおける、複数のゲート線は、前記複数の入力端のうちのいずれか一つの同じ入力端に接続されている、とすることができる。
【００１３】
本発明の表示装置は、上述の多入力一出力回路のいずれかの多入力一出力回路を有する駆動回路を備える表示装置である。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係る二入力一出力回路について示す図である。
【図２】差動対部の各トランジスタのドレイン・ソース間の電流とゲート電圧との関係を示すグラフである。
【図３】第１実施形態の第１変形例に係る二入力一出力回路について示す図である。
【図４】第１実施形態の第２変形例に係る二入力一出力回路について示す図である。
【図５】第１実施形態の第３変形例に係る二入力一出力回路について示す図である。
【図６】本発明の第２実施形態に係る二入力一出力回路について示す図である。
【図７】第２実施形態の第１変形例に係る二入力一出力回路について示す図である。
【図８】第２実施形態の第２変形例に係る二入力一出力回路について示す図である。
【図９】本発明の第３実施形態に係る四入力一出力回路について示す図である。
【図１０】第３実施形態の変形例に係る三入力一出力回路について示す図である。
【図１１】本発明の第４実施形態に係る液晶表示装置を概略的に示す図である。
【図１２】図１０の液晶パネルの構成を示す図である。
【図１３】図１１の駆動回路の処理の一部について示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、本発明の第１実施形態乃至第２実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１６】
［第１実施形態］
図１は、本発明の多入力一出力回路の一実施形態に係る二入力一出力回路１００について示す図である。この図に示されるように、二入力一出力回路１００は、ソース線が接地線１５５に接続され、ゲート線に所定電圧ＶＧを印加することにより所定の電流を流す電流源トランジスタ１１０と、電流源トランジスタ１１０のドレイン側にカスコード接続され、同じ特性を有する２つのＭＯＳトランジスタ１２１及び１２２から成るカスコードトランジスタ部１２０と、互いのソース線を共有する第１入力側トランジスタＴ１１及び第１出力側トランジスタＴ１２から成る第１差動対１３１、並びに互いのソース線を共有する第２入力側トランジスタＴ２１及び第２出力側トランジスタＴ２２から成る第２差動対１３２を有する差動対部１３０と、トランジスタ１４１及び１４２により構成され、それぞれのドレイン線は電源線１５４に接続され、それぞれのゲート線１４３が互いに接続され、同電圧が印加されることにより同一の電流を流すカレントミラー回路部１４０とを備えている。
【００１７】
ここで、カスコードトランジスタ部１２０のトランジスタ１２１のドレイン線は、第１差動対１３１の共通のソース線１３３に接続され、カスコードトランジスタ部１２０のトランジスタ１２２のドレイン線は、第２差動対１３２の共通のソース線１３８に接続されている。
【００１８】
また、第１差動対１３１の第１入力側トランジスタＴ１１及び第２差動対１３２の第２入力側トランジスタＴ２１のドレイン線は、共にカレントミラー回路部１４０の一方のトランジスタ１４１のドレイン線に接続され、第１差動対１３１の第１出力側トランジスタＴ１２及び第２差動対１３２の第２出力側トランジスタＴ２２のドレイン線は、共にカレントミラー回路部１４０の他方のトランジスタ１４２のドレイン線に接続されている。
【００１９】
また、第１差動対１３１の第１入力側トランジスタＴ１１のゲート線は、第１入力端１５１に接続され、第２差動対１３２の第２入力側トランジスタＴ２１のゲート線は、第２入力端１５２に接続されており、第１差動対１３１の第１出力側トランジスタＴ１２のゲート線及び第２差動対１３２の第２出力側トランジスタＴ２２のゲート線は、出力端１５３に接続されている。また、カスコードトランジスタ部１２０のトランジスタ１２１及び１２２のゲート線１２５は同一のカスコードトランジスタゲート電圧Ｖｃａｓとなっている。
【００２０】
また、差動対部１３０の各トランジスタＴ１１、Ｔ１２、Ｔ２１及びＴ２２は、同一の特性をもつトランジスタであり、第１入力端１５１及び第２入力端１５２にはそれぞれ入力電圧Ｖｉｎ１及びＶｉｎ２が印加される。また、二入力一出力回路１００には、出力端１５３にソース線が接続されたＰチャネルＭＯＳトランジスタと、そのＰチャネルＭＯＳトランジスタを駆動する定電流源で構成された駆動段１６０が接続されている。
【００２１】
以下、この二入力一出力回路１００の動作を説明する。図２のグラフには、差動対部１３０の各トランジスタＴ１１、Ｔ１２、Ｔ２１及びＴ２２のドレイン・ソース間の電流とゲート電圧との関係を示すグラフが表わされている。この図の線Ｌ１３１は第１差動対１３１の各トランジスタＴ１１及びＴ１２の特性であり、線Ｌ１３２は第２差動対１３２の各トランジスタＴ２１及びＴ２２の特性である。
【００２２】
上述したように、各トランジスタは、同一の特性を有しているため、線Ｌ１３１及び線Ｌ１３２は同一の形状であるが、入力電圧Ｖｉｎ１及びＶｉｎ２が異なる場合には、第１差動対１３１のソース電圧と第２差動対１３２のソース電圧が異なるため、第２差動対１３２の線Ｌ１３２は第１差動対１３１の線Ｌ１３１よりソース電圧の差分だけ平行移動している。
【００２３】
ここで、差動対部１３０の各トランジスタＴ１１、Ｔ１２、Ｔ２１及びＴ２２に流れる電流をそれぞれＩＴ１１、ＩＴ２１、ＩＴ１２及びＩＴ２２とすると、カレントミラー回路部１４０の各トランジスタ１４１及び１４２に流れる電流が等しいことから、（ＩＴ１１＋ＩＴ２１＝ＩＴ１２＋ＩＴ２２）の関係が成り立つ。また、カスコードトランジスタ部１２０の各トランジスタ１２１及び１２２に流れる電流が等しいことから、（ＩＴ１１＋ＩＴ１２＝ＩＴ２１＋ＩＴ２２）の関係が成り立つ。これら２つの関係式を解くと、（ＩＴ１２＝ＩＴ２１）及び（ＩＴ１１＝ＩＴ２２）の関係が成り立つことが分かる。
【００２４】
したがって、トランジスタＴ１２には、トランジスタＴ２１に流れる電流と同じ量の電流が流れ、トランジスタＴ２２には、トランジスタＴ１１に流れる電流と同じ量の電流が流れる。図２に戻り、この電流の関係とトランジスタＴ１２及びトランジスタＴ２２のゲート電圧が同電位であることを用いると、上述したように、線Ｌ１３１と線Ｌ１３２は同じ形状のグラフであるため、グラフ上、入力電圧Ｖｉｎ１と出力電圧Ｖｏｕｔの差と、入力電圧Ｖｉｎ２と出力電圧Ｖｏｕｔの差は等しくなり、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎ１と入力電圧Ｖｉｎ２の中間電圧となることが分かる。
【００２５】
したがって、第１実施形態によれば、電流源トランジスタ１１０を細分化することなく、中間電圧を出力させる回路を構成することができると共に、電流源トランジスタ１１０をひとつとすることができるため、安定した電流で駆動することができる。また、電流源トランジスタ１１０が電流を決定するため、カスコードトランジスタ部１２０の各トランジスタ１２１及び１２２には、適当なサイズのトランジスタを選択することができる。
【００２６】
したがって、第１実施形態によれば、複数の電流源を用いることなく、２つの入力電圧から、より正確な中間電圧の出力電圧を得ることができる。
【００２７】
図３は、上述の第１実施形態の二入力一出力回路１００の第１変形例に係る二入力一出力回路２１０について示す図である。なお、この図において、図１の駆動段１６０の記載は省略されている。上述の第１実施形態の二入力一出力回路１００と異なる構成部分は、カスコードトランジスタ部２１５であり、その他の構成は同一である。カスコードトランジスタ部２１５のトランジスタ１２１及び１２２のゲート線１２５は、第１実施形態と異なり、共通のソース線に接続されている。
【００２８】
図４は、上述の第１実施形態の二入力一出力回路１００の第２変形例に係る二入力一出力回路２２０について示す図である。なお、この図において、図１の駆動段１６０の記載は省略されている。上述の第１実施形態の二入力一出力回路１００と異なる構成部分は、カスコードトランジスタ部２２５であり、その他の構成は同一である。カスコードトランジスタ部２２５のトランジスタ１２１及び１２２のゲート線１２５は、トランジスタ１２２のドレイン線に接続されている。
【００２９】
図５は、上述の第１実施形態の二入力一出力回路１００の第３変形例に係る二入力一出力回路２３０について示す図である。なお、この図において、図１の駆動段１６０の記載は省略されている。上述の第１実施形態の二入力一出力回路１００と異なる構成部分は、カスコードトランジスタ部２３５であり、その他の構成は同一である。カスコードトランジスタ部２３５のトランジスタ１２１及び１２２のゲート線１２５は、接地線１５５に接続されている。
【００３０】
上述のような接続をした第１変形例〜第３変形例であっても、複数の電流源トランジスタを用いることなく、２つの入力電圧から、より正確な中間電圧の出力電圧を得ることができる。
【００３１】
［第２実施形態］
図６は、本発明の多入力一出力回路の一実施形態に係る二入力一出力回路３００について示す図である。二入力一出力回路３００において、上述の第１実施形態の二入力一出力回路１００と異なる構成部分は、カスコードトランジスタ部３１０であり、その他の構成は同一である。カスコードトランジスタ部３１０は、同じ特性を有する４つのＭＯＳトランジスタ３１１〜３１４から構成され、これらのトランジスタ３１１〜３１４のソース線は、第１実施形態の二入力一出力回路１００と同様に、電流源トランジスタ１１０のドレイン側にカスコード接続されており、トランジスタ３１１及び３１２のドレイン線は、第１差動対１３１のソース線１３３に接続され、トランジスタ３１３及び３１４のドレイン線は、第２差動対１３２のソース線１３８に接続されている。
【００３２】
また、これらのトランジスタ３１１〜３１４の共通のゲート線３２０は、すべて第１差動対１３１のソース線１３３に接続されている。これにより、各トランジスタに流れる電流は１／４ずつに等分配される。これらの４つのトランジスタ３１１〜３１４のうち、トランジスタ３１１〜３１２の２つが、第１差動対１３１のソース線１３３に接続され、残りのトランジスタ３１３〜３１４の２つが、第２差動対１３２のソース線１３８に接続されているため、実施形態１と同様に、ソース線１３３に流れる電流と、ソース線１３８に流れる電流は同じ量となり、実施形態１の図２のグラフの関係は成立する。
【００３３】
したがって、このような構成とした場合であっても、複数の電流源トランジスタを用いることなく、２つの入力電圧から、より正確な中間電圧の出力を得ることができる。
【００３４】
図７は、上述の第２実施形態の二入力一出力回路３００の第１変形例に係る二入力一出力回路３３０について示す図である。なお、この図において、図１の駆動段１６０の記載は省略されている。二入力一出力回路３３０において、上述の第２実施形態の二入力一出力回路３００と異なる構成部分は、カスコードトランジスタ部３４０であり、その他の構成は同一である。カスコードトランジスタ部３４０のトランジスタ３１１〜３１４の共通のゲート線３２０は、すべて第２差動対１３２のソース線１３８に接続されている。
【００３５】
図８は、上述の第２実施形態の二入力一出力回路３００の第２変形例に係る二入力一出力回路３５０について示す図である。なお、この図において、図１の駆動段１６０の記載は省略されている。二入力一出力回路３５０において、上述の第２実施形態の二入力一出力回路３００と異なる構成部分は、カスコードトランジスタ部３６０であり、その他の構成は同一である。カスコードトランジスタ部３６０のトランジスタ３１１及び３１３のゲート線は、第１差動対１３１のソース線１３３に接続され、トランジスタ３１２及び３１４のゲート線は、すべて第２差動対１３２のソース線１３８に接続されている。
【００３６】
この場合には、トランジスタ３１１とトランジスタ３１３には、第１差動対１３１のソース線１３３及び第２差動対１３２のソース線１３８から、それぞれ同じ量の電流が流れ、トランジスタ３１２とトランジスタ３１４には、第１差動対１３１のソース線１３３及び第２差動対１３２のソース線１３８から、それぞれ同じ量の電流が流れる。つまり、ソース線１３３及び１３８から同じ量の電流が流れるため、実施形態１の図２のグラフの関係は成立する。
【００３７】
したがって、変形例１及び２のような接続とした場合であっても、複数の電流源トランジスタを用いることなく、２つの入力電圧から、より正確な中間電圧の出力電圧を得ることができる。
【００３８】
［第３実施形態］
図９は、本発明の多入力一出力回路の一実施形態に係る四入力一出力回路５００について示す図である。この四入力一出力回路５００において、上述の第１実施形態の二入力一出力回路１００と異なる構成部分は、４つの入力端５５１〜５５４、カスコードトランジスタ部５４０及び差動対部５３０であり、その他の構成は同一である。また、図において、駆動段１６０の記載は省略されている。カスコードトランジスタ部５４０は、同じ特性を有する４つのＭＯＳトランジスタ５１１〜５１４から構成され、これらのトランジスタ５１１〜５１４のソース線は、第１実施形態の二入力一出力回路１００と同様に、電流源トランジスタ１１０のドレイン側にカスコード接続されている。また、差動対部５３０は、第１実施形態の第１差動対１３１と同様の構成である差動対４つ（第１差動対５３１〜第４差動対５３４）から構成されている。
【００３９】
カスコードトランジスタ部５４０の各トランジスタ５１１〜５１４のドレイン線は、それぞれ第１差動対５３１〜第４差動対５３４のソース線５３６〜５３９に接続されている。また第１差動対５３１の第１入力側トランジスタＴ１１のゲート線は、第１入力端５５１に接続され、第２差動対５３２の第２入力側トランジスタＴ２１のゲート線第２入力端５５２に接続され、第３差動対５３３の第３入力側トランジスタＴ３１のゲート線は第３入力端５５３に接続され、第４差動対５３４の第４入力側トランジスタＴ４１のゲート線は第４入力端５５４に接続されている。
【００４０】
ここで実施形態２の二入力一出力回路３００の場合で説明したように、カスコードトランジスタ部５４０の各トランジスタ３１１〜３１４に流れる電流は１／４ずつに等分配され、出力端１５３には、入力端５５１〜５５４に印加された各入力電圧Ｖｉｎ１〜Ｖｉｎ４の平均電圧が出力電圧Ｖｏｕｔとなる。表１は、四入力一出力回路５００における、入力電圧Ｖｉｎ１〜Ｖｉｎ４と出力電圧Ｖｏｕｔの関係を示している。
【表１】
2010226183.tif 000003
【００４１】
この表では分かりやすくするために、各入力端５５１〜５５４に入力される電圧Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３及びＶｉｎ４には０Ｖ又は４Ｖが入力された場合について示している。したがって、第３実施形態によれば、電流源トランジスタを細分化することなく、入力電圧の平均の電圧を出力させる回路を構成することができると共に、電流源トランジスタをひとつとすることができるため、安定した電流で駆動することができる。また、電流源トランジスタが電流を決定するため、カスコードトランジスタ部５４０の各トランジスタ５１１〜５１４には、適当なサイズのトランジスタを選択することができる。
【００４２】
したがって、第３実施形態によれば、複数の電流源トランジスタを用いることなく、４つの入力電圧から、より正確な平均電圧を出力することができる。
【００４３】
図１０は、上述の第３実施形態の四入力一出力回路５００の変形例に係る三入力一出力回路６００について示す図である。この図においても、図１の駆動段１６０の記載は省略されている。上述の四入力一出力回路５００と異なる構成部分は、３つの入力端６５１〜６５３及び差動対部６３０であり、第２差動対５３２の第２入力側トランジスタＴ２１のゲート線、及び第３差動対５３３の第３入力側トランジスタＴ３１のゲート線は共に第２入力端６５２に接続され、結果として３つの入力を有する回路となっている。
【００４４】
こうすることにより、上述の第３実施形態の四入力一出力回路５００の２ヵ所の入力端（例えば、５５２及び５５３）に同じ電圧Ｖｉｎ２が印加されていることと実質的に同じ回路となるため、本実施形態の三入力一出力回路６００では、第２入力端６５２に印加される電圧は、他の第１入力端６５１及び第３入力端６５３に印加される電圧と比較して、２倍の重みづけがされていることとなる。以下に、本変形例における入力と出力の関係を示す表を示す。
【表２】
2010226183.tif 000004
【００４５】
この表では分かりやすくするために、各入力端６５１〜６５３に入力される電圧Ｖｉｎ１、Ｖｉｎ２及びＶｉｎ３には０Ｖ又は４Ｖが入力された場合について示している。この表に示されるように、本変形例の三入力一出力回路６００では、各入力端６５１〜６５３に２種類（例えば、０Ｖ及び４Ｖ）の電圧が入力された場合には、５つの電圧値の出力を行うことができる。したがって、本変形例においては、複数の電流源トランジスタを用いることなく、３つの入力電圧から重みづけされた出力電圧を得ることができる。
【００４６】
［第４実施形態］
図１１は、本発明の表示装置の一実施形態に係る液晶表示装置７００を概略的に示す図である。この図に示されるように、液晶表示装置７００は、上フレーム７１０及び下フレーム７２０に挟まれるように固定された液晶パネル８００及び不図示のバックライト装置等から構成されている。
【００４７】
図１２には、液晶パネル８００の構成が示されている。液晶パネル８００は、ＴＦＴ基板８３０とカラーフィルタ基板８２０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板８３０には、駆動回路８３２により制御されるゲート信号線８３７及び駆動回路８４０により制御されるドレイン信号線８３５が張り巡らされ、これらの信号線は、液晶表示装置７００の一画素として機能するセル８１０を形成している。なお、液晶パネル８００は、その表示の解像度に対応する数のセル８１０を有するが、煩雑になるため、図１２では簡略化して示している。
【００４８】
図１３は、駆動回路８４０の処理の一部について示すブロック図である。この図に示されるように、入力された階調値で表わされる映像信号は、Ａデコーダ８４１、Ｂデコーダ８４２及びＣデコーダ８４３に入力され、同じくこれらのデコーダに入力されたＮ個の異なる階調電圧から成るＮ階調電圧から選択されることにより定められる、階調値に基づく電圧値として出力される。次にこの出力された電圧値は選択回路８４４に入力され、映像信号の一部を利用して、いずれか２つの値を選択して出力する。最後に、実施形態１の二入力一出力回路１００に入力され、その出力される平均値（中間電圧）が階調電圧としてドレイン信号線８３５に印加される。
【００４９】
なお、この液晶パネル８００は、ＴＦＴ基板８３０にのみに電極が設けられたＩＰＳ（In Plane Switching）方式、並びに、ＴＦＴ基板８３０及びカラーフィルタ基板８２０の両方に電極が設けられたＴＮ（Twisted Nematic）方式及びＶＡ（Vertical Alignment）方式のうちのいずれの方式であってもよい。
【００５０】
したがって、第４実施形態によれば、駆動回路８４０において、第１実施形態と同様に、電流源トランジスタを細分化することなく、入力電圧の平均の電圧を出力させる回路を構成することができると共に、電流源トランジスタをひとつとすることができるため、安定した電流で駆動することができる。また、電流源トランジスタが電流を決定するため、カスコードトランジスタ部の各トランジスタには、適当なサイズのトランジスタを選択することができる。
【００５１】
したがって、第４実施形態によれば、複数の電流源トランジスタを用いることなく、２つの入力電圧から、正確な中間電圧の出力を得ることができる。また、表示装置のデコーダ回路において、正確な階調電圧を出力することができる。
【００５２】
なお、第４実施形態においては、液晶表示装置としたが、有機ＥＬ（Electro-luminescent）素子等の自発光体を用いた表示装置やその他の表示装置であってもよい。
【符号の説明】
【００５３】
１００，２１０，２２０，３００，３３０  二入力一出力回路、１１０  電流源トランジスタ、１２０，２１５，２２５，３１０，３４０，３６０，５４０  カスコードトランジスタ部、１３０，５３０，６３０  差動対部、１３１，５３１  第１差動対、１３２，５３２  第２差動対、１４０  カレントミラー回路部、１５１，５５１，６５１  第１入力端、１５２，５５２，６５２  第２入力端、１５４  電源線、１５５  接地線、５００  四入力一出力回路、５３３  第３差動対、５３４  第４差動対、５５３，６５３  第３入力端、５５４  第４入力端、６００  三入力一出力回路、７００  液晶表示装置、８００  液晶パネル、８２０  カラーフィルタ基板、８３０  ＴＦＴ基板、８３２，８４０  駆動回路、８４１  Ａデコーダ、８４２  Ｂデコーダ、８４３  Ｃデコーダ、８４４  選択回路。
【図１】
2010226183.tif 000005
【図２】
2010226183.tif 000006
【図３】
2010226183.tif 000007
【図４】
2010226183.tif 000008
【図５】
2010226183.tif 000009
【図６】
2010226183.tif 000010
【図７】
2010226183.tif 000011
【図８】
2010226183.tif 000012
【図９】
2010226183.tif 000013
【図１０】
2010226183.tif 000014
【図１１】
2010226183.tif 000015
【図１２】
2010226183.tif 000016
【図１３】
2010226183.tif 000017