(57)【要約】【課題】光導波路と光増幅器を半導体基板上に高精度に集積化できる光ジャイロセンサ及びその製造方法を提供する。【解決手段】半導体基板１と、半導体基板１上に配置され、出力面１１及び出力面１２をそれぞれ有する光増幅器１０と、出力面１１及び出力面１２にそれぞれ密接する端面を有して光増幅器１０と共にリング状の光路を構成するように半導体基板１上に配置され、出力面１１から出力される第１レーザ光Ｌ１及び出力面１２から出力される第２レーザ光Ｌ２が互いに異なる周回方向に伝搬する光導波路２０と、半導体基板１上に配置され、第１レーザ光Ｌ１及び第２レーザ光Ｌ２のそれぞれ一部が光導波路２０から移行する検出路３０と、検出路３０に移行した第１レーザ光Ｌ１及び第２レーザ光Ｌ２のそれぞれ一部が合波して生じるビート信号を検出する信号検出器４０とを備える。【選択図】図１
2010014495.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に配置され、第１及び第２の出力面を有する光増幅器と、
前記第１及び第２の出力面にそれぞれ密接する端面を有して前記光増幅器と共にリング状の光路を構成するように前記半導体基板上に配置され、前記第１の出力面から出力される第１レーザ光及び前記第２の出力面から出力される第２レーザ光が互いに異なる周回方向に伝搬する光導波路と、
前記半導体基板上に配置され、前記第１及び第２レーザ光のそれぞれ一部が前記光導波路から移行する検出路と、
前記検出路に移行した前記第１及び第２レーザ光のそれぞれ一部が合波して生じるビート信号を検出する信号検出器と
を備えることを特徴とする光ジャイロセンサ。
【請求項２】
前記光増幅器が半導体光増幅器であることを特徴とする請求項１に記載の光ジャイロセンサ。
【請求項３】
前記光導波路がポリマーからなることを特徴とする請求項１又は２に記載の光ジャイロセンサ。
【請求項４】
前記光導波路が、前記半導体基板上に積層されたコア層と該コア層の周囲を囲むクラッド層からなる積層構造を有することを特徴とする請求項１乃至３のいずれか１項に記載の光ジャイロセンサ。
【請求項５】
半導体基板上に、第１及び第２の出力面を有する光増幅器を配置するステップと、
前記第１及び第２の出力面にそれぞれ密接する端面を有して前記光増幅器と共にリング状の光路を構成するように前記半導体基板上に配置され、前記第１の出力面から出力される第１レーザ光及び前記第２の出力面から出力される第２レーザ光が互いに異なる周回方向に伝搬する光導波路を形成するステップと、
前記第１及び第２レーザ光のそれぞれ一部が伝搬する検出路を、前記光導波路との間隔が前記第１及び第２レーザ光のそれぞれ一部が前記光導波路から移行する距離で前記半導体基板上に形成するステップと
を含むことを特徴とする光ジャイロセンサの製造方法。
【請求項６】
前記半導体基板上に半導体層を積層して前記光増幅器を配置することを特徴とする請求項５に記載の光ジャイロセンサの製造方法。
【請求項７】
前記光導波路がポリマーからなることを特徴とする請求項５又は６に記載の光ジャイロセンサの製造方法。
【請求項８】
前記第１及び第２レーザ光のそれぞれ一部が合波して前記検出路に生じるビート信号を検出する信号検出器を前記半導体基板上に配置するステップを更に含むことを特徴とする請求項５乃至７のいずれか１項に記載の光ジャイロセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ジャイロセンサに係り、特に光増幅器と光導波路が同一半導体基板上に配置された光ジャイロセンサ及びその製造方法に関する。
【背景技術】
【０００２】
回転する物体の角速度を検出する角速度検出装置（ジャイロセンサ）には、動作原理や構造、駆動方式等によって様々な種類がある。例えば、リング状に配置された光導波路を互いに逆方向に進む２つのレーザ光の周波数差を用いて角速度を検出する光ジャイロセンサが開発されている。
【０００３】
光ジャイロセンサの低消費電力化及び小型化、低価格化の要求に伴い、半導体基板上に光増幅器、リング状に配置された光導波路、及び光導波路を伝搬するレーザ光を引き出してビート信号を観測する光結合器を集積化する方法が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開２００８−２９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載された光ジャイロセンサは、光導波路が半導体基板上に形成された後、光導波路にレーザ光を出力する光増幅器が半導体基板にマウントされて集積化される。このため、光導波路に対する位置を高精度に合わせて光増幅器を実装することが困難であり、光増幅器と光導波路の間に隙間ができたり、光増幅器のモードフィールドの中心と光導波路の中心とが一致しなかったりするという問題があった。
【０００５】
上記問題点を鑑み、本発明は、光導波路と光増幅器を半導体基板上に高精度に集積化できる光ジャイロセンサ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、（イ）半導体基板と、（ロ）半導体基板上に配置され、第１及び第２の出力面をそれぞれ有する光増幅器と、（ハ）第１及び第２の出力面にそれぞれ密接する端面を有して光増幅器と共にリング状の光路を構成するように半導体基板上に配置され、第１の出力面から出力される第１レーザ光及び第２の出力面から出力される第２レーザ光が互いに異なる周回方向に伝搬する光導波路と、（ニ）半導体基板上に配置され、第１及び第２レーザ光のそれぞれ一部が光導波路から移行する検出路と、（ホ）検出路に移行した第１及び第２レーザ光のそれぞれ一部が合波して生じるビート信号を検出する信号検出器とを備える光ジャイロセンサが提供される。
【０００７】
本発明の他の態様によれば、（イ）半導体基板上に、第１及び第２の出力面を有する光増幅器を配置するステップと、（ロ）第１及び第２の出力面にそれぞれ密接する端面を有して光増幅器と共にリング状の光路を構成するように半導体基板上に配置され、第１の出力面から出力される第１レーザ光及び第２の出力面から出力される第２レーザ光が互いに異なる周回方向に伝搬する光導波路を形成するステップと、（ハ）第１及び第２レーザ光のそれぞれ一部が伝搬する検出路を、光導波路との間隔が第１及び第２レーザ光のそれぞれ一部が光導波路から移行する距離で半導体基板上に形成するステップとを含むことを特徴とする光ジャイロセンサの製造方法。が提供される。
【発明の効果】
【０００８】
本発明によれば、光導波路と光増幅器を半導体基板上に高精度に集積化できる光ジャイロセンサ及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【０００９】
次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１０】
又、以下に示す第１及び第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１１】
（第１の実施の形態）
本発明の第１の実施の形態に係る光ジャイロセンサは、図１に示すように、半導体基板１と、半導体基板１上に配置され、出力面１１及び出力面１２をそれぞれ有する光増幅器１０と、出力面１１及び出力面１２にそれぞれ密接する端面を有して光増幅器１０と共にリング状の光路を構成するように半導体基板１上に配置され、出力面１１から出力される第１レーザ光Ｌ１及び出力面１２から出力される第２レーザ光Ｌ２が互いに異なる周回方向に伝搬する光導波路２０と、半導体基板１上に配置され、第１レーザ光Ｌ１及び第２レーザ光Ｌ２のそれぞれ一部が光導波路２０から移行する検出路３０と、検出路３０に移行した第１レーザ光Ｌ１及び第２レーザ光Ｌ２のそれぞれ一部が合波して生じるビート信号を検出する信号検出器４０とを備える。
【００１２】
図１に示した光ジャイロセンサでは、光増幅器１０と光導波路２０とがリング状の光路を構成する。具体的には、光導波路２０の一方の端面が光増幅器１０の出力面１１に密接し、光導波路２０の他方の端面が光増幅器１０の出力面１２に密接する。そして、光増幅器１０の出力面１１から出力された第１レーザ光Ｌ１は、光導波路２０を伝搬して出力面１２から光増幅器１０に入力する。光増幅器１０の出力面１２から出力された第２レーザ光Ｌ２は、光導波路２０を伝搬して出力面１１から光増幅器１０に入力する。後述するように、光増幅器１０に入力した第１レーザ光Ｌ１及び第２レーザ光Ｌ２は光増幅器１０で増幅された後、光導波路２０に出力される。以下では、第１レーザ光Ｌ１が光導波路２０を時計方向に伝搬し、第２レーザ光Ｌ２が光導波路２０を反時計方向に伝搬する場合を例示的に説明する。
【００１３】
図１に示した光取り出し領域Ａにおいて、光導波路２０から第１レーザ光Ｌ１及び第２レーザ光Ｌ２のそれぞれ一部が、検出路３０の光取り出し部３０１に移行する。第１レーザ光Ｌ１及び第２レーザ光Ｌ２の一部を移行させるために、光取り出し部３０１と光導波路２０は、第１レーザ光Ｌ１及び第２レーザ光Ｌ２のそれぞれ一部が移行する距離（以下において、「光取り出し距離」という。）で、一定の長さ（以下において、「光取り出し長」という。）にわたって平行に配置される。光導波路２０及び検出路３０の第１レーザ光Ｌ１及び第２レーザ光Ｌ２が伝搬する領域の屈折率、第１レーザ光Ｌ１及び第２レーザ光Ｌ２の波長等に応じて光取り出し長及び光取り出し距離を設定することにより、例えば第１レーザ光Ｌ１及び第２レーザ光Ｌ２のそれぞれ１％〜１０％程度が光導波路２０から検出路３０に移行する。
【００１４】
第１レーザ光Ｌ１の一部が光導波路２０から検出路３０に移行した第１検出レーザ光Ｌ１ａは、光取り出し領域Ａから反時計方向に検出路３０を伝搬する。一方、第２レーザ光Ｌ２の一部が光導波路２０から検出路３０に移行した第２検出レーザ光Ｌ２ａは、光取り出し領域Ａから時計方向に検出路３０を伝搬する。
【００１５】
検出路３０の第１検出レーザ光Ｌ１ａが伝搬する領域と第２検出レーザ光Ｌ２ａが伝搬する領域とは、信号検出領域Ｂにおいて距離ｗの間隔で隣接して平行に配置される。信号検出領域Ｂにおいて、第１検出レーザ光Ｌ１ａと第２検出レーザ光Ｌ２ａは同じ方向に伝播する。
【００１６】
信号検出領域Ｂにおける検出路３０間の距離ｗは、第１検出レーザ光Ｌ１ａと第２検出レーザ光Ｌ２ａのそれぞれ一部（例えば約５０％）が、隣接する検出路３０に移行する距離に設定される。距離ｗは、例えば第１検出レーザ光Ｌ１ａや第２検出レーザ光Ｌ２ａの波長の数倍程度か、或いはそれ以下に設定される。つまり、信号検出領域Ｂにおける検出路３０は光結合器として機能する。
【００１７】
その結果、信号検出領域Ｂにおいて第１検出レーザ光Ｌ１ａと第２検出レーザ光Ｌ２ａが合波する。そして、第１検出レーザ光Ｌ１ａの周波数と第２検出レーザ光Ｌ２ａの周波数との間に周波数差が存在する場合には、信号検出領域Ｂに含まれる検出路３０の検出部３０２において、第１検出レーザ光Ｌ１ａと第２検出レーザ光Ｌ２ａとが重ね合わさったビート信号が生じる。
【００１８】
検出部３０２に生じたビート信号は、検出部３０２から第２検出レーザ光Ｌ２ａの進行方向、即ち検出路３０の端部に配置された信号検出器４０によって検出される。信号検出器４０には、例えばフォトダイオードやフォトトランジスタ等の受光素子等が採用可能である。
【００１９】
光導波路２０の周回方向に時計回り或いは反時計周りに半導体基板１が回転している場合には、サニャック効果によって、光導波路２０の光路長が第１レーザ光Ｌ１と第２レーザ光Ｌ２とで異なってみえ、このみかけ上の光路長の違いが第１レーザ光Ｌ１と第２レーザ光Ｌ２との周波数差を生じさせる。この周波数差が第１検出レーザ光Ｌ１ａと第２検出レーザ光Ｌ２ａとのビート信号の光強度として観測される。したがって、検出部３０２で生じるビート信号の光強度の変化を用いて、半導体基板１の角速度を算出できる。
【００２０】
図１に示した光ジャイロセンサでは、信号検出器４０により検出されたビート信号は、電気信号として信号検出器４０から角速度算出回路５０に出力される。角速度算出回路５０はビート信号の光強度を用いて半導体基板１の角速度を算出する。
【００２１】
図１に信号検出器４０及び角速度算出回路５０を半導体基板１の外部に配置する場合を示したが、信号検出器４０及び角速度算出回路５０を半導体基板１上に形成してもよい。つまり、図１に示す光ジャイロセンサを１チップ化することにより、光ジャイロセンサを小型化できる。
【００２２】
なお、図１では、光増幅器１０を駆動するために半導体基板１に配置される電極端子、及び電極端子と光増幅器１０とを接続する配線は図示を省略している。
【００２３】
図１に示す光増幅器１０には、光導波路２０と共にリング状の光路を構成し、光導波路２０を周回して光増幅器１０に戻る第１レーザ光Ｌ１及び第２レーザ光Ｌ２を増幅する機能を有する素子であれば、種々の素子を使用できる。例えば、半導体光増幅器（ＳＯＡ）等が光増幅器１０に採用可能である。
【００２４】
光増幅器１０にＳＯＡを採用した例を図２に示す。図２は、図１のＩ−Ｉ方向に沿った断面図である。図２に示したＳＯＡは、下部電極１０１と上部電極１０５間に、半導体基板１の一部である下部クラッド層１０２、活性層１０３及び上部クラッド層１０４が積層された構造である。下部電極１０１と上部電極１０５間に電流を流すことにより、ＳＯＡは反転分布状態になる。光増幅器１０の出力面１１及び出力面１２から光導波路２０にそれぞれ出力された第１レーザ光Ｌ１及び第２レーザ光Ｌ２は、光導波路２０を周回した後、それぞれ出力面１２及び出力面１１から光増幅器１０に入力する。反転分布状態のＳＯＡに第１レーザ光Ｌ１及び第２レーザ光Ｌ２が入力すると、活性層１０３内で電子と正孔が再結合して誘電放出が起こる。この結果、入力した第１レーザ光Ｌ１及び第２レーザ光Ｌ２が増幅され、それぞれ出力面１１及び出力面１２から出力される。なお、図２に示した例では、電流経路の狭窄化のために、絶縁膜１１０を上部クラッド層１０４と上部電極１０５間の一部に配置して上部クラッド層１０４と上部電極１０５との接触面積を制限している。
【００２５】
活性層１０３には、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のＩＩＩ族元素と窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）等のＶ族元素からなるＩＩＩ−Ｖ族化合物半導体等が採用可能である。下部クラッド層１０２及び上部クラッド層１０４は、活性層１０３で発生した第１レーザ光Ｌ１及び第２レーザ光Ｌ２を活性層１０３内に閉じ込めるための層である。このため、下部クラッド層１０２及び上部クラッド層１０４には、活性層１０３よりバンドギャップが大きい材料が選択される。
【００２６】
下部電極１０１から電子、上部電極１０５から正孔がそれぞれ注入されるＳＯＡである場合、即ち、下部クラッド層１０２がｎ型クラッド層、上部クラッド層１０４がｐ型クラッド層である場合には、例えば以下のように、下部クラッド層１０２、活性層１０３及び上部クラッド層１０４は構成される。
【００２７】
即ち、下部クラッド層１０２には、シリコン（Ｓｉ）等のｎ型不純物が１×１０18ｃｍ-3程度のキャリア濃度でドープされた膜厚１００ｎｍ程度のＧａＡｓ膜と、Ｓｉが８×１０17ｃｍ-3程度のキャリア濃度でドープされた膜厚２５００ｎｍ程度のＡｌ0.3Ｇａ0.7Ａｓ膜との積層体等が採用可能である。ｎ型不純物には、Ｓｉ以外にもセレン（Ｓｅ）やテルル（Ｔｅ）等が採用可能である。
【００２８】
また、活性層１０３には、ガイド層として膜厚６０ｎｍ程度のＧａＡｓ膜、ウェル（ｗｅｌｌ）層として膜厚４．５ｎｍ程度のＩｎ0.2Ｇａ0.8Ａｓ膜、バリア層として膜厚６ｎｍ程度のＧａＡｓ層、及びガイド層として膜厚６０ｎｍ程度のＧａＡｓ膜を順に積層した積層体が採用可能である。
【００２９】
そして、上部クラッド層１０４には、亜鉛（Ｚｎ）等のｐ型不純物が８×１０17ｃｍ-3程度のキャリア濃度でドープされた膜厚１７００ｎｍ程度のＡｌ0.3Ｇａ0.7Ａｓ膜と、Ｚｎが３．５×１０19ｃｍ-3程度のキャリア濃度でドープされた膜厚２５０ｎｍ程度のＧａＡｓ膜との積層体等が採用可能である。なお、ＺｎがドープされたＧａＡｓ膜は、上部クラッド層１０４と上部電極１０５間の電気抵抗を低減するためのコンタクト層として配置される。ｐ型不純物には、Ｚｎ以外にもベリリウム（Ｂｅ）やマグネシウム（Ｍｇ）、炭素（Ｃ）等が採用可能である。
【００３０】
光導波路２０と光増幅器１０でリング状の光路を構成するために、出力面１１、１２での第１レーザ光Ｌ１及び第２レーザ光Ｌ２の反射が少ないことが好ましい。そのためには、図２に示すように、光増幅器１０の出力面１１、１２を反射防止（ＡＲ）膜１２０で覆うことが効果的である。ＡＲ膜１２０は、互いに屈折率の異なる複数の誘電体膜の積層体等が採用可能である。ＡＲ膜１２０の材料や膜厚は、第１レーザ光Ｌ１及び第２レーザ光Ｌ２の波長や活性層１０３の屈折率等に応じて選択される。
【００３１】
図２に示した例では半導体基板１の一部が光増幅器１０の下部クラッド層１０２である。このため、半導体基板１は、光増幅器１０を構成する材料に応じて選択される。例えば、半導体基板１には、ガリウム砒素（ＧａＡｓ）基板、インジウムリン（ＩｎＰ）基板等が採用可能である。なお、下部電極１０１と上部電極１０５に外部から電圧を印加するための引き出し電極が半導体基板１に配置されるが、この引き出し電極は図１、図２において図示を省略している。
【００３２】
光導波路２０には、図２に示すように、コア層２０１、及びそのコア層２０１の周囲を囲むクラッド層２０２からなる積層構造を採用可能である。この場合、光導波路２０のコア層２０１に第１レーザ光Ｌ１及び第２レーザ光Ｌ２を閉じ込めるために、クラッド層２０２にはコア層２０１より屈折率が小さい材料が選択される。例えば、クラッド層２０２とコア層２０１との比屈折率の差は１．５％程度に設定する。なお、第１レーザ光Ｌ１及び第２レーザ光Ｌ２の波長、コア層２０１とクラッド層２０２の屈折率等に応じて、コア層２０１の幅及び厚さ、クラッド層２０２の厚さ等は設定される。
【００３３】
図２に示すように、光導波路２０は、コア層２０１が光増幅器１０の出力面１１に密着して配置され、コア層２０１の上部の一部は出力面１１を含む光増幅器１０の端部の上面を覆っている。図示を省略しているが、出力面１１に対向する光増幅器１０の出力面１２も、同様にコア層２０１と密着している。つまり、光導波路２０と光増幅器１０との間に隙間は存在しない。
【００３４】
光が伝搬する導波路を形成する物質であれば光導波路２０の材料に制限は無いが、ポリマー、樹脂、ガラス、半導体等が光導波路２０に採用可能である。特に、重合した高分子の有機化合物に代表されるポリマーは、焼成温度が一定以上で耐熱性がよい材料を選択することにより、光導波路２０形成後の後工程での熱処理によるダメージを抑制できるため、光導波路２０の材料に好適である。
【００３５】
また、後述するように、光増幅器１０を半導体基板１上に配置した後に、光導波路２０が形成される。このため、光導波路２０を形成するプロセスでの熱処理によって光増幅器１０がダメージを受けないように、光導波路２０の材料が選択される。例えば、焼成温度が３５０℃程度のポリマーを光導波路２０に採用することにより、光増幅器１０にＩＩＩ−Ｖ族化合物半導体を積層したＳＯＡを採用した場合であっても、光導波路２０形成プロセスにおける熱処理による光増幅器１０のダメージを抑制できる。具体的には、ポリイミド等が光導波路２０に採用可能である。
【００３６】
また、光導波路２０を第１レーザ光Ｌ１及び第２レーザ光Ｌ２の吸収が少ない材料で形成することが好ましい。これにより、第１レーザ光Ｌ１及び第２レーザ光Ｌ２が伝搬する光導波路２０をＳＯＡの活性層１０３と同じ材料で形成した光ジャイロセンサに比べて、図１に示した光ジャイロセンサを低い電力で駆動できる。
【００３７】
光増幅器１０と光導波路２０は、光増幅器１０のモードフィールドの中心と光導波路２０のコア層２０１の中心とが一致するように半導体基板１上に配置される。ただし、活性層１０３とコア層２０１の界面における第１レーザ光Ｌ１及び第２レーザ光Ｌ２の反射が光ジャイロセンサの性能に与える影響を抑制するように、光増幅器１０と光導波路２０を配置する必要がある。例えば、活性層１０３の光伝搬方向の中心軸と光導波路２０の光伝搬方向の中心軸とが一致しないように、互いの光伝搬方向の中心軸が数度の角度をなして配置されることが好ましい。
【００３８】
検出路３０は、光導波路２０と同様に、コア層２０１と、コア層２０１の周囲に配置されたクラッド層２０２からなる積層構造が採用可能である。このため、検出路３０と光導波路２０は同一プロセスで半導体基板１上に同時に形成可能である。例えば、光導波路２０と検出路３０のコア層２０１を同一層に形成できる。
【００３９】
以下に、光増幅器１０、光導波路２０及び検出路３０が配置された半導体基板１の製造方法を説明する。以下に述べる製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００４０】
先ず、図３〜図２１を参照して、図２に示した光増幅器１０の製造方法の例を説明する。なお、図３〜図２１のそれぞれにおいて、図（ａ）は図１のＩＩ−ＩＩ方向に沿った工程断面図、図（ｂ）は図１のＩ−Ｉ方向に沿った工程断面図である。
【００４１】
（イ）下部クラッド層１０２となる半導体基板１を用意する。そして、半導体基板１上に、活性層１０３及び上部クラッド層１０４を順に積層する。その後、例えば酸化シリコン（ＳｉＯ2）膜等の絶縁膜５０１を形成する。そして、図３に示すように、光増幅器１０を形成する領域以外の絶縁膜５０１を除去する。
【００４２】
（ロ）絶縁膜５０１をマスクにして、上部クラッド層１０４の上部の一部をエッチング除去する。具体的には、図４に示すように、ドライエッチングにより上部クラッド層１０４の上部を１５００ｎｍ程度エッチングした後、ウェットエッチングにより上部クラッド層１０４の上部を更に５００ｎｍ程度エッチングする。その結果、図５に示すように、上部クラッド層１０４の上部に、第１レーザ光Ｌ１及び第２レーザ光Ｌ２が伝搬する方向に沿ったリッジ形状のストライプ部１０４Ａが形成される。
【００４３】
（ハ）絶縁膜５０１を除去した後、図６に示すように、上部クラッド層１０４上の全面に、新たにＳｉＯ2膜等からなる絶縁膜１１０を形成する。次いで、図７に示すように、絶縁膜１１０上にレジスト膜５０２を塗布する。
【００４４】
（ニ）図８に示すように、絶縁膜１１０の凸部の上面が露出するまでレジスト膜５０２をエッチングする。その後、図９に示すように、レジスト膜５０２をマスクにして絶縁膜１１０の凸部の上部をエッチングし、上部クラッド層１０４のストライプ部１０４Ａの上面を露出させる。上部クラッド層１０４のストライプ部１０４Ａの側面は絶縁膜１１０で覆われる。
【００４５】
（ホ）レジスト膜５０２を除去した後、新たなレジスト膜５０３を全面に塗布し、フォトリソグラフィ技術を用いて、図１０に示すように、光増幅器１０の上部電極１０５を形成する領域以外のレジスト膜５０３を除去する。その後、図１１に示すように、レジスト膜５０３上及びレジスト膜５０３を除去した領域上に上部電極１０５となる金属膜１０５Ａを蒸着する。金属膜１０５Ａには、例えばチタン（Ｔｉ）／金（Ａｕ）膜等が採用可能である。
【００４６】
（ヘ）図１２に示すように、レジスト膜５０３を除去して、リフトオフ法により上部電極１０５を形成する。その後、図１３に示すように、半導体基板１の裏面に下部電極１０１を形成する。下部電極１０１には、例えばＡｕ／ゲルマニウム（Ｇｅ）膜等が採用可能である。
【００４７】
（ト）レジスト膜５０４を全面に塗布した後、フォトリソグラフィ技術を用いてパターニングして、図１４に示すように、光増幅器１０を形成する領域上のレジスト膜５０４のみを残す。このレジスト膜５０４をマスクにして、図１５に示すように絶縁膜１１０をエッチング除去する。
【００４８】
（チ）図１６に示すようにレジスト膜５０４を除去した後、絶縁膜１１０と上部電極１０５をマスクにして、上部クラッド層１０４、活性層１０３、及び半導体基板１の上部の一部をエッチングする。図１７に示すように、半導体基板１のエッチングされなかった領域が、下部クラッド層１０２となる。
【００４９】
（リ）図１８に示すように、ＡＲ膜１２０となる誘電体膜１２０Ａを全面に形成する。誘電体膜１２０Ａには、例えば酸化タンタル（Ｔａ2Ｏ5）とＳｉＯ2の積層体等が採用可能である。
【００５０】
（ヌ）次いで、レジスト膜５０５を誘電体膜１２０Ａの全面に塗布した後、図１９に示すように、フォトリソグラフィ技術を用いて光増幅器１０の上面のレジスト膜５０５を除去する。このレジスト膜５０５をマスクにして、図２０に示すように光増幅器１０の上面の誘電体膜１２０Ａをエッチング除去して、ＡＲ膜１２０を形成する。その後、レジスト膜５０５を除去して、図２１に示すように光増幅器１０が完成する。
【００５１】
次に、図２２〜図３１を参照して、光増幅器１０の形成後に光導波路２０を形成する方法の例を説明する。図２２〜図３１のそれぞれにおいて、図（ａ）は図１のＩ−Ｉ方向に沿った工程断面図、図（ｂ）は工程上面図である。
【００５２】
（ル）図２２に示すように、図２１に示した光増幅器１０が形成された半導体基板１上の全面にクラッド層２０２の下側領域となるポリマー膜２０２Ａを膜厚５〜７μｍ程度で形成する。図２２に示すように、ポリマー膜２０２Ａの上面の位置が活性層１０３より下になるようにポリマー膜２０２Ａの膜厚は設定される。
【００５３】
（ヲ）レジスト膜５０６をポリマー膜２０２Ａ上の全面に塗布した後、図２３に示すように、フォトリソグラフィ技術を用いて光増幅器１０及び光増幅器１０周辺領域の上方のレジスト膜５０６を除去する。このレジスト膜５０６をマスクにして、光増幅器１０の上面及び出力面に接するポリマー膜２０２Ａをエッチング除去して、光導波路２０及び検出路３０のクラッド層２０２の下側領域を形成する。このとき、図２４に示すように、光増幅器１０の出力面に接するクラッド層２０２の下側領域の一部が残るようにポリマー膜２０２Ａをエッチングする。
【００５４】
（ワ）レジスト膜５０６を除去した後、図２５に示すように、クラッド層２０２の下側領域と光増幅器１０の上面に、コア層２０１となるポリマー膜２０１Ａを、例えば膜厚１μｍ程度で形成する。ポリマー膜２０１Ａには、ポリマー膜２０２Ａより屈折率が大きい材料が選択される。
【００５５】
（カ）レジスト膜５０７をポリマー膜２０１Ａの全面に塗布した後、フォトリソグラフィ技術を用いてコア層２０１を形成する領域以外の領域のポリマー膜２０１Ａ上のレジスト膜５０７を除去する。コア層２０１の幅は例えば３μｍ程度に設定される。このとき、図２６に示すように、ＡＲ膜１２０及び上部電極１０５の外縁部上のレジスト膜５０７を残すようにパターニングされる。そして、このレジスト膜５０７をマスクにしてポリマー膜２０１Ａをエッチング除去して、図２７に示すように光導波路２０及び検出路３０のコア層２０１を形成する。このため、光増幅器１０の外縁部上にコア層２０１が形成される。その後、レジスト膜５０７を除去する。
【００５６】
（ヨ）図２８に示すように、コア層２０１、クラッド層２０２の下側領域、及び露出した上部電極１０５上の全面にクラッド層２０２の上側領域となるポリマー膜２０２Ａと同じ材料のポリマー膜２０２Ｂを膜厚５〜７μｍ程度で形成する。レジスト膜５０８をポリマー膜２０２Ｂ上の全面に塗布した後、図２９に示すように、フォトリソグラフィ技術を用いて光増幅器１０の上面のレジスト膜５０８を除去する。このとき、図２９に示すように、上部電極１０５の外縁部上方にレジスト膜５０８が残ってレジスト膜５０８が上部電極１０５の端部１０５ａを覆うようにレジスト膜５０８をパターニングする。コア層２０１の端面の位置とレジスト膜５０８の端面５０８Ａの位置が一致するようにレジスト膜５０８をパターニングされる。
【００５７】
（タ）図３０に示すように、レジスト膜５０８をマスクにしてポリマー膜２０２Ｂをエッチング除去して、光導波路２０及び検出路３０のクラッド層２０２の上側領域を形成する。その後、図３１に示すように、レジスト膜５０８を除去して、図１に示す半導体基板１が完成する。
【００５８】
なお、信号検出器４０を半導体基板１上に配置するには、例えば以下のように行う。図３２（ａ）に示すように、先ず信号検出器４０を配置する検出路３０の端部のクラッド層２０２及びコア層２０１をエッチング除去して空洞４０１を形成する。図３２（ｂ）は図３２（ａ）のＩＩＩ−ＩＩＩ方向に沿った断面図である。このとき、半導体基板１の上部の一部をエッチング除去してもよい。半導体基板１に到達するまでエッチングした方が、信号検出器４０の放熱性の点でより好ましい。また、コア層２０１の光導波路の端面、即ち空洞４０１に露出する端面は、光導波路の中心軸に対して数度だけ斜めに傾いていることが好ましい。また、この端面における反射を低減するために、この端面にＡＲコーティングを施してもよい。
【００５９】
その後、クラッド層２０２及びコア層２０１をエッチング除去して形成された空洞４０１に、信号検出器４０をマウントする。信号検出器４０にフォトダイオードを採用する場合には、フォトダイオードの受光領域が検出路３０のコア層２０１と光学的に結合するように、フォトダイオードが半導体基板１にマウントされる。なお、必要に応じて、図３３（ａ）、図３３（ｂ）に示すように、信号検出器４０に電圧を印加する引き出し用電極４０５を半導体基板１に形成された空洞４０１に形成した後に、信号検出器４０を半導体基板１にマウントする。図３３（ｂ）は図３３（ａ）のＩＩＩ−ＩＩＩ方向に沿った断面図である。引き出し用電極４０５はリフトオフ法等によって形成される。引き出し用電極４０５には、例えば半導体基板１側から順にＴｉ層／Ｐｔ層／Ａｕ層を積層した積層体が採用可能である。
【００６０】
上記の各プロセスにおけるパターニングには、半導体プロセスで一般的に使用されるフォトリソグラフィ技術やレジスト膜をマスクにしたエッチング法等が適用可能である。
【００６１】
上記の製造方法では、上部クラッド層１０４の上部の一部がエッチング除去されて、第１レーザ光Ｌ１及び第２レーザ光Ｌ２が伝搬する方向に沿ったストライプ部１０４Ａが形成される。このストライプ部１０４Ａをリッジ形状（メサ型）にし、上部電極１０５と接するストライプ部１０４Ａの上面以外を絶縁膜１１０で覆うことにより、横方向からの光の閉じ込めを穏やかにできるので、光増幅器１０の動作を制御しやすくなる。絶縁膜１１０には、屈折率が１よりも大きい材料、例えばジルコニア（ＺｒＯ2）やＳｉＯ2等が好ましい。上記構造を採用することにより、下部電極１０１と上部電極１０５間の電流経路の狭窄化を行って電流注入効率を向上できる。また、側面からのリーク電流を防ぐことができる。
【００６２】
光導波路２０を半導体基板１上に形成した後に光増幅器１０を半導体基板１にマウントする製造方法では、光導波路２０の端面と光増幅器１０の出力面１１、１２とを密着させることが困難であり、光経路に空間が含まれる可能性が高い。更に、光導波路２０と光増幅器１０との位置合わせ後に光増幅器１０を半田等で半導体基板１に固定する際に、光増幅器１０の位置が変化する場合がある。このため、光増幅器１０のモードフィールドの中心と光導波路２０のコア層２０１の中心とが一致しない等の問題が生じる。その結果、光増幅器１０と光導波路２０の結合効率が低下する。
【００６３】
しかし、本発明の第１の実施の形態に係る光ジャイロセンサでは、光増幅器１０を半導体基板１上に配置した後、フォトリソグラフィ技術を用いて、コア層２０１の端面が光増幅器１０の出力面１１、１２に接するように光導波路２０が半導体基板１上に形成される。このため、光増幅器１０の出力面１１、１２とコア層２０１の周回方向に垂直な端面とを容易に、且つ確実に接触させることができる。更に、フォトリソグラフィ技術を用いて位置合わせを行うため、光増幅器１０のモードフィールドの中心と光導波路２０のコア層２０１の中心とを高精度に一致させることができる。その結果、光増幅器１０と光導波路２０の結合効率が向上する。
【００６４】
また、既に述べたように、例えば光導波路２０を焼成温度が３５０℃程度のポリマーで構成すること等により光導波路２０の製造工程の熱処理温度を一定値以下にすることによって、光増幅器１０の熱ダメージを抑制できる。なお、光導波路２０に採用する材料の耐熱性を考慮して、光導波路２０形成後の光ジャイロセンサの製造工程の熱処理温度を光導波路２０の耐熱温度より低く規定すべきである。
【００６５】
以上に説明したように、本発明の第１の実施の形態に係る光ジャイロセンサ及びその製造方法によれば、光導波路２０と光増幅器１０を半導体基板１上に高精度に集積化できる光ジャイロセンサ及びその製造方法を提供できる。このように集積化することにより、光ジャイロセンサが小型化され、高価な光学部品が削減されて、安価に製造することができるため、デジタルビデオカメラやカーナビゲーションシステム等の民生機器に用途が広がる。
【００６６】
（第２の実施の形態）
本発明の第２の実施の形態に係る光ジャイロセンサは、図３４に示すように、下部電極１０１、下部クラッド層１０２、活性層１０３、上部クラッド層１０４及び上部電極１０５が積層され、レーザ光の出力面にＡＲ膜１２０を配置した光増幅器１０が、半田６０１によって半導体基板１に接続されている点が、図１に示した光ジャイロセンサと異なる。その他の構成については、図１に示す第１の実施の形態と同様である。図３４は図１のＩ−Ｉ方向に沿った断面図である。図３４に示すように、半導体基板１の外部への引き出し用電極６０２が半導体基板１に形成され、光増幅器１０は引き出し用電極６０２上に半田６０１によって接続されている。半導体基板１の材料は光増幅器１０の材料に依存せずに選択可能であり、例えば、シリコン基板、サファイア基板、ＧａＡｓ基板、窒化ガリウム（ＧａＮ）基板等が採用可能である。
【００６７】
図３４に示すように、光導波路２０は、光増幅器１０の出力面１１に接して形成されている。図示を省略しているが、出力面１１に対向する光増幅器１０の他の出力面１２にも接して光導波路２０は形成される。
【００６８】
以下に、図３５〜図４５を参照して、本発明の第２の実施の形態に係る半導体基板１の製造方法を説明する。なお、以下に述べる製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。また、図３５〜図４５は図１のＩＩ−ＩＩ方向に沿った工程断面図である。
【００６９】
（イ）光増幅器１０と、光増幅器１０を配置する半導体基板１が用意される。図３５に示すように、光増幅器１０は下部電極１０１、下部クラッド層１０２、活性層１０３、上部クラッド層１０４及び上部電極１０５が積層され、レーザ光の出力面にＡＲ膜１２０が配置された構造である。また、半導体基板１の光増幅器１０を配置する領域は凹部形状にエッチングされ、凹部に引き出し用電極６０２が配置されている。
【００７０】
（ロ）図３６に示すように、光増幅器１０の下部電極１０１と引き出し用電極６０２が半田６０１によって接続され、光増幅器１０が半導体基板１に配置される。
【００７１】
（ハ）光増幅器１０が配置された半導体基板１上の全面にクラッド層２０２の下側領域となるポリマー膜２０２Ａを膜厚５〜７μｍ程度で形成する。図３７に示すように、半導体基板１の段差部と光増幅器１０との間の隙間はポリマー膜２０２Ａによって埋め込まれる。なお、ポリマー膜２０２Ａの上面の位置が活性層１０３より下になるようにポリマー膜２０２Ａの膜厚は設定される。
【００７２】
（ニ）レジスト膜７０１をポリマー膜２０２Ａ上の全面に塗布した後、図３８に示すように、フォトリソグラフィ技術を用いて光増幅器１０及び光増幅器１０周辺の上方のレジスト膜７０１を除去する。このレジスト膜７０１をマスクにして、光増幅器１０の上面及び側面のポリマー膜２０２Ａをエッチング除去して、光導波路２０及び検出路３０のクラッド層２０２の下側領域を形成する。このとき、図３９に示すように、光増幅器１０の出力面に接するクラッド層２０２の下側領域の一部が残るようにポリマー膜２０２Ａをエッチングする。
【００７３】
（ホ）レジスト膜７０１を除去した後、図４０に示すように、クラッド層２０２の下側領域と光増幅器１０の上面に、コア層２０１となるポリマー膜２０１Ａを形成する。
【００７４】
（ヘ）レジスト膜７０２をポリマー膜２０１Ａの全面に塗布した後、フォトリソグラフィ技術を用いてコア層２０１を形成する領域以外の領域のポリマー膜２０１Ａ上のレジスト膜７０２を除去する。このとき、図４１に示すように、光増幅器１０の外縁部上のレジスト膜７０２を残すようにパターニングされる。そして、このレジスト膜７０２をマスクにしてポリマー膜２０１Ａをエッチング除去して、図４２に示すように光導波路２０及び検出路３０のコア層２０１を形成する。このため、光増幅器１０の外縁部上にコア層２０１が形成される。
【００７５】
（ト）図４３に示すように、コア層２０１、クラッド層２０２の下側領域、及び光増幅器１０の全面にクラッド層２０２の上側領域となるポリマー膜２０２Ｂを形成する。レジスト膜７０３をポリマー膜２０２Ｂ上の全面に塗布した後、図４４に示すように、フォトリソグラフィ技術を用いて光増幅器１０の上面のレジスト膜７０３を除去する。このとき、図４４に示すように、光増幅器１０の外縁部のレジスト膜７０３を残し、コア層２０１の端面の位置とレジスト膜７０３の端面の位置が一致するようにレジスト膜７０３をパターニングする。
【００７６】
（チ）図４５に示すように、レジスト膜７０３をマスクにしてポリマー膜２０２Ｂをエッチング除去して、光導波路２０及び検出路３０のクラッド層２０２の上側領域を形成する。その後、レジスト膜７０３を除去して、図３４に示す半導体基板１が完成する。
【００７７】
以上に説明したように、図３４に示した光ジャイロセンサでは、完成されたＳＯＡを半導体基板１に実装する。このため、図１に示した光ジャイロセンサに比べて、光増幅器１０を形成する部分での歩留り低下が抑制される。また、予めＡＲ膜１２０がコートされた光増幅器１０を使用するため、半導体基板１にＡＲ膜１２０を成膜する方法に比べて、ＡＲ膜１２０の反射率を低減できる。更に、光増幅器１０と光導波路２０とを同一の半導体基板１上に形成する場合に比べて、半導体基板１の材料やサイズの自由度が増大する。
【００７８】
上記のように、図３４に示した光ジャイロセンサでは、光増幅器１０を半導体基板１上に配置した後、フォトリソグラフィ技術等の半導体製造方法を用いて、コア層２０１の端面が光増幅器１０の出力面１１、１２に接するように光導波路２０が半導体基板１上に形成される。このため、光増幅器１０の出力面１１、１２とコア層２０１の端面とを容易に接触させることができ、且つ、光増幅器１０のモードフィールドの中心と光導波路２０のコア層２０１の中心とを高精度に一致させることができる。その結果、本発明の第２の実施の形態に係る光ジャイロセンサ及びその製造方法によれば、光導波路２０と光増幅器１０を半導体基板１上に高精度に集積化できる光ジャイロセンサ及びその製造方法を提供できる。他は、第１の実施の形態と実質的に同様であり、重複した記載を省略する。
【００７９】
（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００８０】
既に述べた第１及び第２の実施の形態の説明においては、検出路３０の備える光取り出し部３０１が１箇所であったが、光取り出し部３０１を２箇所備え、第１レーザ光Ｌ１と第２レーザ光Ｌ２の取り出しを異なる光取り出し部３０１で行ってもよい。
【００８１】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１の実施の形態に係る光ジャイロセンサの構成を示す模式図である。
【図２】図１のＩ−Ｉ方向に沿った断面図である。
【図３】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１）。
【図４】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２）。
【図５】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その３）。
【図６】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その４）。
【図７】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その５）。
【図８】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その６）。
【図９】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その７）。
【図１０】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その８）。
【図１１】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その９）。
【図１２】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１０）。
【図１３】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１１）。
【図１４】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１２）。
【図１５】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１３）。
【図１６】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１４）。
【図１７】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１５）。
【図１８】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１６）。
【図１９】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１７）。
【図２０】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１８）。
【図２１】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１９）。
【図２２】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２０）。
【図２３】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２１）。
【図２４】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２２）。
【図２５】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２３）。
【図２６】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２４）。
【図２７】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２５）。
【図２８】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２６）。
【図２９】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２７）。
【図３０】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２８）。
【図３１】本発明の第１の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２９）。
【図３２】本発明の第１の実施の形態の変形例に係る光ジャイロセンサの製造方法を説明するための工程図である（その１）。
【図３３】本発明の第１の実施の形態の変形例に係る光ジャイロセンサの製造方法を説明するための工程図である（その２）。
【図３４】本発明の第２の実施の形態に係る光ジャイロセンサの構成を示す模式図である。
【図３５】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１）。
【図３６】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その２）。
【図３７】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その３）。
【図３８】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その４）。
【図３９】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その５）。
【図４０】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その６）。
【図４１】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その７）。
【図４２】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その８）。
【図４３】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その９）。
【図４４】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１０）。
【図４５】本発明の第２の実施の形態に係る光ジャイロセンサの製造方法を説明するための工程断面図である（その１１）。
【符号の説明】
【００８３】
１…半導体基板
１０…光増幅器
１１、１２…出力面
２０…光導波路
３０…検出路
４０…信号検出器
５０…角速度算出回路
１０１…下部電極
１０２…下部クラッド層
１０３…活性層
１０４…上部クラッド層
１０５…上部電極
１１０…絶縁膜
１２０…ＡＲ膜
２０１…コア層
２０２…クラッド層
３０１…光取り出し部
３０２…検出部
Ａ…光取り出し領域
Ｂ…信号検出領域
Ｌ１…第１レーザ光
Ｌ１ａ…第１検出レーザ光
Ｌ２…第２レーザ光
Ｌ２ａ…第２検出レーザ光
【図１】
2010014495.tif 000003
【図２】
2010014495.tif 000004
【図３】
2010014495.tif 000005
【図４】
2010014495.tif 000006
【図５】
2010014495.tif 000007
【図６】
2010014495.tif 000008
【図７】
2010014495.tif 000009
【図８】
2010014495.tif 000010
【図９】
2010014495.tif 000011
【図１０】
2010014495.tif 000012
【図１１】
2010014495.tif 000013
【図１２】
2010014495.tif 000014
【図１３】
2010014495.tif 000015
【図１４】
2010014495.tif 000016
【図１５】
2010014495.tif 000017
【図１６】
2010014495.tif 000018
【図１７】
2010014495.tif 000019
【図１８】
2010014495.tif 000020
【図１９】
2010014495.tif 000021
【図２０】
2010014495.tif 000022
【図２１】
2010014495.tif 000023
【図２２】
2010014495.tif 000024
【図２３】
2010014495.tif 000025
【図２４】
2010014495.tif 000026
【図２５】
2010014495.tif 000027
【図２６】
2010014495.tif 000028
【図２７】
2010014495.tif 000029
【図２８】
2010014495.tif 000030
【図２９】
2010014495.tif 000031
【図３０】
2010014495.tif 000032
【図３１】
2010014495.tif 000033
【図３２】
2010014495.tif 000034
【図３３】
2010014495.tif 000035
【図３４】
2010014495.tif 000036
【図３５】
2010014495.tif 000037
【図３６】
2010014495.tif 000038
【図３７】
2010014495.tif 000039
【図３８】
2010014495.tif 000040
【図３９】
2010014495.tif 000041
【図４０】
2010014495.tif 000042
【図４１】
2010014495.tif 000043
【図４２】
2010014495.tif 000044
【図４３】
2010014495.tif 000045
【図４４】
2010014495.tif 000046
【図４５】
2010014495.tif 000047