(57)【要約】      （修正有）【課題】ｎＡ級の極小電力発電器からの電流を効率よく蓄電することができる蓄電装置の提供。【解決手段】入力する電流を蓄積する電荷蓄積容量と、電荷蓄積容量に蓄積された電圧を検知する電圧検知回路と、電圧検知回路で検知された検知電圧が所定の電圧を越えたか否かを示す制御信号を出力するヒステリシスコンパレータと、制御信号により電荷蓄積容量と被駆動回路との接続をＯＮ／ＯＦＦするスイッチとを備え、電圧検知回路およびヒステリシスコンパレータは電荷蓄積容量から動作電源が供給され、検知電圧が所定の電圧を越えたときに出力される制御信号により、スイッチをＯＮとして電荷蓄積容量から被駆動回路に電力を供給する蓄電装置において、ヒステリシスコンパレータの電源線に、動作電源の変化を遅延させる遅延回路を挿入した構成とする。【選択図】図１
2010226837.tif 000002
【特許請求の範囲】
【請求項１】
入力する電流を蓄積する電荷蓄積容量と、
前記電荷蓄積容量に蓄積された電圧を検知する電圧検知回路と、
前記電圧検知回路で検知された検知電圧が所定の電圧を越えたか否かを示す制御信号を出力する第ヒステリシスコンパレータと、
前記制御信号により前記電荷蓄積容量と被駆動回路との接続をＯＮ／ＯＦＦするスイッチとを備え、
前記電圧検知回路および前記ヒステリシスコンパレータは前記電荷蓄積容量から動作電源が供給され、前記検知電圧が所定の電圧を越えたときに出力される前記制御信号により、前記スイッチをＯＮとして前記電荷蓄積容量から前記被駆動回路に電力を供給する蓄電装置において、
前記ヒステリシスコンパレータの電源線に、前記動作電源の変化を遅延させる遅延回路を挿入した構成である
ことを特徴とする蓄電装置。
【請求項２】
入力する電流を蓄積する第１の電荷蓄積容量および第２の電荷蓄積容量と、
前記第１の電荷蓄積容量に蓄積された電圧を検知する第１の電圧検知回路と、
前記第１の電圧検知回路で検知された第１の検知電圧が所定の電圧を越えたか否かを示す第１の制御信号を出力する第１のヒステリシスコンパレータと、
前記第１の制御信号により前記第１の電荷蓄積容量と前記第２の電荷蓄積容量との接続をＯＮ／ＯＦＦする第１のスイッチと、
前記第２の電荷蓄積容量に蓄積された電圧を検知する第２の電圧検知回路と、
前記第２の電圧検知回路で検知された第２の検知電圧が所定の電圧を越えたか否かを示す第２の制御信号を出力する第２のヒステリシスコンパレータと、
前記第２の制御信号により前記第２の電荷蓄積容量と被駆動回路との接続をＯＮ／ＯＦＦする第２のスイッチとを備え、
前記第１の電圧検知回路および前記第１のヒステリシスコンパレータは前記第１の電荷蓄積容量から動作電源が供給され、前記第１の検知電圧が所定の電圧を越えたときに出力される前記第１の制御信号により、前記第１のスイッチをＯＮとして前記第１の電荷蓄積容量の電荷を前記第２の電荷蓄積容量に蓄積し、
前記第２の電圧検知回路および前記第２のヒステリシスコンパレータは前記第２の電荷蓄積容量から動作電源が供給され、前記第２の検知電圧が所定の電圧を越えたときに出力される前記第２の制御信号により、前記第２のスイッチをＯＮとして前記第２の電荷蓄積容量から前記被駆動回路に電力を供給する蓄電装置において、
前記第１のヒステリシスコンパレータの電源線に、前記動作電源の変化を遅延させる遅延回路を挿入した構成である
ことを特徴とする蓄電装置。
【請求項３】
請求項１に記載の蓄電装置において、
前記電圧検知回路および前記ヒステリシスコンパレータがサブスレショルド領域で動作する構成である
ことを特徴とする蓄電装置。
【請求項４】
請求項２に記載の蓄電装置において、
前記第１の電圧検知回路および前記第１のヒステリシスコンパレータがサブスレショルド領域で動作する構成である
ことを特徴とする蓄電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発電量がｎＡ（ナノアンペア）以下の極小電力発電機からの電流を効率よく蓄電する蓄電装置に関する。
【背景技術】
【０００２】
ユビキタス情報社会の実現に向けて、センサを備えた多数の情報発信端末によるセンサネットワークの研究開発が進んでいる。これらの情報発信端末はメンテナンスフリーであることが求められており、その課題の一つにバッテリーフリー化、すなわち情報発信端末自身が発電機を持ち電池を不要にすることがある。このような情報発信端末に搭載される発電機は、振動や熱などの生活空間エネルギーを電気エネルギーに変換するものであり、情報発信端末の小型化に伴い発電機も極小化される。このためｎＡ級の微少な発電電力から電荷を効率よく蓄電する技術が必要となっている。
【０００３】
図６は、従来の蓄電回路の構成例を示す（非特許文献１）。
図において、 100μＡ級発電機４１の出力は、整流ダイオード４２を介して電荷蓄積容量４３−１に接続され、電荷蓄積容量４３−１に徐々に電荷が蓄積され、蓄積された電圧をデジタル制御回路４４により制御されるスイッチ４５−１を介して後段の電荷蓄積容量４３−２に出力する。電荷蓄積容量４３−２に蓄積された電圧は電圧検知回路４６で検知される。電圧検知回路４６の出力端子ＯＵＴ１，ＯＵＴ２の電圧はヒステリシスコンパレータ４７に入力し、所定の検知電圧に達するとヒステリシスコンパレータ４７がスイッチ４５−２を制御し、スイッチ４５−２を介して被駆動回路（レギュレータ回路、ｍＷ動作回路）４８に電力が供給される。このように、ダイオードで整流された直流電流を２段階の電荷蓄積容量に蓄積し、電荷蓄積容量間の電荷移動をデジタル制御回路を用いて制御する構成になっている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Jun Pan, et.al, "An Energy Management Circuit for Self-Powered Ubiquitous Sensor Modules Using Vibration-Based Energy", IEICE Trans. Fundamentals (2007) pp.2116-2123
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図６に示す従来の蓄電回路では、電荷蓄積容量４３−１に蓄積される電荷量を検知せず、スイッチ４５−１は通常ＯＮ状態になっている。電圧検知回路４６およびヒステリシスコンパレータ４７で数μＡの電流が消費されるため、生活空間エネルギーを利用したｎＡ級の極小電力発電機による発電では電荷が貯まらない問題があった。
【０００６】
本発明は、ｎＡ級の極小電力発電器からの電流を効率よく蓄電することができる蓄電装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明は、入力する電流を蓄積する電荷蓄積容量と、電荷蓄積容量に蓄積された電圧を検知する電圧検知回路と、電圧検知回路で検知された検知電圧が所定の電圧を越えたか否かを示す制御信号を出力する第ヒステリシスコンパレータと、制御信号により電荷蓄積容量と被駆動回路との接続をＯＮ／ＯＦＦするスイッチとを備え、電圧検知回路およびヒステリシスコンパレータは電荷蓄積容量から動作電源が供給され、検知電圧が所定の電圧を越えたときに出力される制御信号により、スイッチをＯＮとして電荷蓄積容量から被駆動回路に電力を供給する蓄電装置において、ヒステリシスコンパレータの電源線に、動作電源の変化を遅延させる遅延回路を挿入した構成である。
【０００８】
第２の発明は、入力する電流を蓄積する第１の電荷蓄積容量および第２の電荷蓄積容量と、第１の電荷蓄積容量に蓄積された電圧を検知する第１の電圧検知回路と、第１の電圧検知回路で検知された第１の検知電圧が所定の電圧を越えたか否かを示す第１の制御信号を出力する第１のヒステリシスコンパレータと、第１の制御信号により第１の電荷蓄積容量と第２の電荷蓄積容量との接続をＯＮ／ＯＦＦする第１のスイッチと、第２の電荷蓄積容量に蓄積された電圧を検知する第２の電圧検知回路と、第２の電圧検知回路で検知された第２の検知電圧が所定の電圧を越えたか否かを示す第２の制御信号を出力する第２のヒステリシスコンパレータと、第２の制御信号により第２の電荷蓄積容量と被駆動回路との接続をＯＮ／ＯＦＦする第２のスイッチとを備え、第１の電圧検知回路および第１のヒステリシスコンパレータは第１の電荷蓄積容量から動作電源が供給され、第１の検知電圧が所定の電圧を越えたときに出力される第１の制御信号により、第１のスイッチをＯＮとして第１の電荷蓄積容量の電荷を第２の電荷蓄積容量に蓄積し、第２の電圧検知回路および第２のヒステリシスコンパレータは第２の電荷蓄積容量から動作電源が供給され、第２の検知電圧が所定の電圧を越えたときに出力される第２の制御信号により、第２のスイッチをＯＮとして第２の電荷蓄積容量から被駆動回路に電力を供給する蓄電装置において、第１のヒステリシスコンパレータの電源線に、動作電源の変化を遅延させる遅延回路を挿入した構成である。
【０００９】
第１の発明の蓄電装置において、電圧検知回路およびヒステリシスコンパレータがサブスレショルド領域で動作する構成である。
【００１０】
第２の発明の蓄電装置において、第１の電圧検知回路および第１のヒステリシスコンパレータがサブスレショルド領域で動作する構成である。
【発明の効果】
【００１１】
本発明の蓄電回路は、電圧検知および電圧制御に用いる各回路をサブスレショルド領域で動作させることにより、発電量がｎＡ程度以下の極小電力発電機からの電流を効率よく蓄積することができる。また、急激な電圧低下時にも、ヒステリシスコンパレータが停止する前にスイッチを必ずＯＦＦ状態に切り替えることができ、蓄積電荷の消失を防ぐことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の蓄電装置の実施例１の構成例を示す図である。
【図２】サブスレショルド領域で動作する電圧検知回路１４の回路構成例を示す図である。
【図３】サブスレショルド領域で動作するヒステリシスコンパレータ１５の回路構成例を示す図である。
【図４】遅延回路１８の回路構成例を示す図である。
【図５】本発明の蓄電装置の実施例２の構成例を示す図である。
【図６】従来の蓄電回路の構成例を示す図である。
【発明を実施するための形態】
【実施例１】
【００１３】
図１は、本発明の蓄電装置の実施例１の構成例を示す。
図において、ｎＡ級発電機１１は、振動や熱、光などの生活空間に存在するエネルギーを電気エネルギーに変換する。ここで、ｎＡ級発電機１１は、微少な生活空間エネルギーを電気エネルギーに変換するため、その出力は電圧型ではなく電流型になっている。例えば、ＭＥＭＳ技術等により作成されるエレクトレットの振動を電流に変換する交流電流発生器である。この交流電流発生器の大きさは数百マイクロメートルから数センチメートルで、大きさにより１ｎＡ程度から数百ｎＡ程度の交流電流を発生する。
【００１４】
ｎＡ級発電機１１の出力は、整流ダイオード１２を介して電荷蓄積容量１３に接続され、電荷蓄積容量１３に徐々に電荷が蓄積され、蓄積された電圧をサブスレショルド領域で動作する電圧検知回路１４が検知する。電圧検知回路１４の出力端子ＯＵＴ１，ＯＵＴ２の電圧は、サブスレショルド領域で動作するヒステリシスコンパレータ１５に入力し、所定の検知電圧に達するとヒステリシスコンパレータ１５がスイッチ１６を制御し、スイッチ１６を介して被駆動回路１７に電力が供給される。また、ヒステリシスコンパレータ１５の電源線に遅延回路１８を挿入する。遅延回路１８の機能について後述する。
【００１５】
ここで、電圧検知回路１４およびヒステリシスコンパレータ１５は、ｎＡ級発電機１１の出力電力よりも低電力で動作する必要がある。このため、電圧検知回路１４およびヒステリシスコンパレータ１５は、サブスレショルド領域で動作する構成である。このようなサブスレショルド領域で動作する電圧検知回路１４およびヒステリシスコンパレータ１５の消費電流は、合計でも数十ｎＡ以下、通常は１ｎＡ以下である。
【００１６】
図２は、サブスレショルド領域で動作する電圧検知回路１４の回路構成例を示す。
図において、電源電位Ｖddと接地電位Ｖssとの間に、ダイオード接続したｐＭＯＳトランジスタｍｐｂ１〜ｍｐｂ６およびｎＭＯＳトランジスタｍｎｂ７〜ｍｎｂ９を直列接続し、電源電圧を分圧する。ｐＭＯＳトランジスタｍｐｂ１〜ｍｐｂ３およびｎＭＯＳトランジスタｍｎｂ７〜ｍｎｂ９の各ゲート端子は、電源電位Ｖddに直列接続される電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ３および接地電位Ｖssに直列接続される電流源ｎＭＯＳトランジスタｍｎｃ４〜ｍｎｃ６の各ゲート端子に接続され、電源電圧の分圧により生成された各電位が各電流源トランジスタに入力される。
【００１７】
ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２は、ソース端子同士およびゲート端子同士が接続され、ソース端子が電流源ｐＭＯＳトランジスタｍｐｃ３のドレイン端子に接続され、ゲート端子がｐＭＯＳトランジスタｍｐｂ４のゲート端子に接続される。ｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２は、ソース端子同士が接続され、ゲート端子とドレイン端子がクロスカップル接続され、ソース端子が電流源ｎＭＯＳトランジスタｍｎｃ４のドレイン端子に接続される。
【００１８】
ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２は、電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ３からの電流を２つに分流し、クロスカップル接続されたｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２は分流された電流を電位に変換する。ｐＭＯＳトランジスタｍｐ４１（ｐＭＯＳトランジスタｍｐ４２）のゲート端子には出力端子ＯＵＴ１が接続され、ｐＭＯＳトランジスタｍｐ４１（ｎＭＯＳトランジスタｍｎ４１）のドレイン端子（ｎＭＯＳトランジスタｍｎ４２のゲート端子）には出力端子ＯＵＴ２が接続される。
【００１９】
ここで、ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２、またはｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２の少なくとも一方のＭＯＳトランジスタペアのゲート幅またはゲート長が互いに異なるように設定する。例えば、ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２の各ゲート幅を１対２の大きさにする。
【００２０】
電源電圧が大きくなって所定値（例えば 3.5Ｖ）を超えると、電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ３に 0.1ｎＡ程度の電流が流れ始める。このとき、ｐＭＯＳトランジスタペアｍｐ４１，ｍｐ４２、またはｎＭＯＳトランジスタペアｍｎ４１，ｍｎ４２の少なくとも一方のトランジスタペアのゲートサイズが不揃であることにより、出力端子ＯＵＴ２の電位が急激に変化してＯＵＴ１＞ＯＵＴ２からＯＵＴ１＜ＯＵＴ２、またはＯＵＴ１＜ＯＵＴ２からＯＵＴ１＞ＯＵＴ２となる。したがって、出力端子ＯＵＴ１，ＯＵＴ２の各出力電圧の大小関係により電源電圧の大きさを検知することができる。
【００２１】
逆に、電源電圧が所定値から小さくなる場合、電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ３がＯＦＦになった直後に、電位関係がＯＵＴ１＞ＯＵＴ２（またはＯＵＴ１＜ＯＵＴ２）に戻る。
【００２２】
図３は、サブスレショルド領域で動作するヒステリシスコンパレータ１５の回路構成例を示す。
図において、電源電位Ｖddと接地電位Ｖssとの間に、ダイオード接続のｐＭＯＳトランジスタｍｐｂ１〜ｍｐｂ６を直列接続して電源電位を分圧する。ｐＭＯＳトランジスタｍｐｂ４，ｍｐｂ５に並列接続されるｎＭＯＳトランジスタｍｎｃ４，ｍｎｃ５は、そのゲート電位ｓｗ１，ｓｗ２によってダイオード接続のｐＭＯＳトランジスタを短絡し、分圧した電源電位を調整する。また、電流源ｐＭＯＳトランジスタｍｐｃ１〜ｍｐｃ２、ｐＭＯＳトランジスタペアｍｐ１，ｍｐ２、クロスカップル接続のｎＭＯＳトランジスタペアｍｎ１１，ｍｎ１２を直列接続し、ｎＭＯＳトランジスタペアｍｎ１１，ｍｎ１２にダイオード接続のｎＭＯＳトランジスタペアｍｎ２１，ｍｎ２２を並列接続する。さらに、直列接続されるｐＭＯＳトランジスタｍｐ３１、ｍｐ３２およびｎＭＯＳトランジスタｍｎ３は、各ゲート端子がｍｐｂ１およびｍｐｃ１と、ｍｐｂ２およびｍｐｃ２と、ｍｎ２２の各ゲート端子にそれぞれ接続される。ｐＭＯＳトランジスタペアｍｐ１，ｍｐ２の各ゲート端子を差動入力ｉｐ，ｉｎとし、ｐＭＯＳトランジスタｍｐ３２のドレイン端子を出力端子ＯＵＴとする。
【００２３】
サブスレショルド領域で動作するヒステリシスコンパレータ１５は、動作電流が１ｎＡ以下と小さいため、負荷抵抗を用いる場合には抵抗値がギガオームと巨大になってしまう。このためバイアス作成に抵抗を用いない構成になっている。すなわち、クロスカップル接続のｎＭＯＳトランジスタペアｍｎ１１，ｍｎ１２と、ダイオード接続のｎＭＯＳトランジスタペアｍｎ２１，ｍｎ２２の両方を負荷にすることにより、差動入力（ｉｐ，ｉｎ）に対する入出力関係にヒステリシスを持たせたものであり、公知技術である。
【００２４】
このようなサブスレショルド領域で動作する回路の最大の問題点は、動作する電源電圧範囲が狭く、電源電圧が急激に低下すると回路内部のノード電位が中間電位でフリーズしてしまうことである。このため、電源電位が低下してもスイッチ１６をＯＮ状態のまま、ヒステリシスコンパレータ１５が停止することが起こる。その場合には、その後にｎＡ級発電機１１が発電した電荷がスイッチ１６を通して消失してしまい、電荷蓄積容量１３に蓄積されない問題が起こる。
【００２５】
このため、本実施例では、ヒステリシスコンパレータ１５の電源線に遅延回路１８を挿入している。この遅延回路１８により、電源電位の急激な低下時にもヒステリシスコンパレータ１５の電源電位の低下速度を遅くすることができる。これにより、急激な電源電圧低下時にも、コンパレータ停止前にスイッチ１６を必ずＯＦＦ状態にすることができる。
【００２６】
図４は、遅延回路１８の回路構成例を示す。
図において、遅延回路１８は、抵抗と容量により構成される。この場合、容量を外付けすることで、抵抗値は製造が容易な 100ｋΩ程度以下にすることができる。
【実施例２】
【００２７】
図５は、本発明の蓄電装置の実施例２の構成例を示す。
図１に示す実施例１の蓄電装置では、電圧検知回路１４およびヒステリシスコンパレータ１５が、サブスレショルド領域（ｎＡレベルの電流）で動作するため動作速度が遅く、リーク電流の観点から用いられるスイッチサイズが小さい。このためスイッチ１６を通して供給できる電流が数百μＡ以下に制限される。
【００２８】
実施例２では、数ｍＡ以上の電流を供給するために、電流供給制御を２段階のカスケード型にしている。ｎＡ級発電機１１からの電流を蓄積する初段の電荷蓄積容量１３は、実施例１のサブスレショルド領域で動作する電圧検知回路１４およびヒステリシスコンパレータ１５を用いて制御される。電荷蓄積容量１３に所定の電荷が蓄積されるとスイッチ１６がＯＮとなり、電荷蓄積容量２１に電荷が転送される。このときスイッチ１６を流れる電流は数百μＡ以下である。
【００２９】
電荷蓄積容量２１に蓄積された電荷は、バンドギャップリファレンス回路などを用いたμＷ動作電圧検知回路２２によって高精度に検知され、所定の電荷量に達するとμＷ動作ヒステリシスコンパレータ２３の制御によりスイッチ２４がＯＮとなり、ｍＷ以上の電力を消費する被駆動回路２５に電流が供給される。スイッチ２４の開閉を制御する制御回路（μＷ動作電圧検知回路２２およびヒステリシスコンパレータ２３）の消費電流はμＡ以上であるが、スイッチ１３から供給される電流が数百μＡ程度あるため、この制御回路による消費電流は問題とならない。また、スイッチ２４からのオフリーク電流もμＡ以下であればよいので、ゲート幅の大きなトランジスタをスイッチに用いることができ、ｍＡレベルの電流を供給することができる。
【産業上の利用可能性】
【００３０】
本発明の蓄電回路は、発電量がｎＡ程度以下の極小電力発電機からの電流を効率よく蓄積し、被駆動回路に電力を供給することができる。
【符号の説明】
【００３１】
ｍｐ  ｐＭＯＳトランジスタ
ｍｎ  ｎＭＯＳトランジスタ
１１  ｎＡ級発電機
１２  整流ダイオード
１３  電荷蓄積容量
１４  電圧検知回路
１５  ヒステリシスコンパレータ
１６  スイッチ
１７  被駆動回路
１８  遅延回路
２１  電荷蓄積容量
２２  μＷ動作電圧検知回路
２３  ヒステリシスコンパレータ
２４  スイッチ
２５  被駆動回路
【図１】
2010226837.tif 000003
【図２】
2010226837.tif 000004
【図３】
2010226837.tif 000005
【図４】
2010226837.tif 000006
【図５】
2010226837.tif 000007
【図６】
2010226837.tif 000008