(57)【要約】【課題】  あるバンドデータに対して複数のデータ処理が順番に施される場合に、メモリへのバンドデータの書き込みおよび読み出しの時間を短くする。【解決手段】  画像処理回路１６およびＪＰＥＧコーデック１７は、それぞれ、２つのバンドメモリからのデータ読み出しのためのダイレクトメモリアクセスを行う入力ＤＭＡＣと、２つのバンドメモリへのデータ書き込みのためのダイレクトメモリアクセスを行う出力ＤＭＡＣとを有する。そして、データフローコントローラ１２は、画像処理回路１６の出力ＤＭＡＣ１６ｗにより画像バンドデータをバンドメモリ３ｃ１，３ｃ２の一方へ書き込ませ、それと並行して、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒにより、１つ前の画像バンドデータをバンドメモリ３ｃ１，３ｃ２の他方から読み出させる。【選択図】  図１
2010226516.tif 000002
【特許請求の範囲】
【請求項１】
１ページの画像データを分割したバンドデータを順次処理する画像処理装置において、
バンドデータ領域を有する第１メモリと、
バンドデータ領域を有する第２メモリと、
それぞれが前記第１メモリおよび前記第２メモリからのデータ読み出しのためのダイレクトメモリアクセスを行う入力ＤＭＡコントローラと、前記第１メモリおよび前記第２メモリへのデータ書き込みのためのダイレクトメモリアクセスを行う出力ＤＭＡコントローラとを有する複数の処理回路と、
前記複数の処理回路のそれぞれの前記入力ＤＭＡコントローラおよび前記出力ＤＭＡコントローラを制御し、前記複数の処理回路のうちのある処理回路の前記出力ＤＭＡコントローラによりバンドデータを前記第１メモリおよび前記第２メモリの一方の前記バンドデータ領域へ書き込ませ、それと並行して、前記ある処理回路の後段の処理回路の前記入力ＤＭＡコントローラにより前記バンドデータの１つ前のバンドデータを前記第１メモリおよび前記第２メモリの他方のバンドデータ領域から読み出させるデータフローコントローラと、
を備えることを特徴とする画像処理装置。
【請求項２】
前記データフローコントローラは、前記ある処理回路による前記第１メモリのバンドデータ領域へのバンドデータの書き込みが完了したら、前記後段の処理回路による前記第１メモリのバンドデータ領域からの前記バンドデータの読み出しを開始させるとともに、前記ある処理回路による前記第２メモリのバンドデータ領域への次のバンドデータの書き込みを開始させ、また、前記ある処理回路による前記第２メモリのバンドデータ領域へのバンドデータの書き込みが完了したら、前記後段の処理回路による前記第２メモリのバンドデータ領域からの前記バンドデータの読み出しを開始させるとともに、前記ある処理回路による前記第１メモリのバンドデータ領域への次のバンドデータの書き込みを開始させることを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記複数の処理回路は、前記バンドデータに対する画像処理を実行する画像処理回路と、前記バンドデータを符号化する符号化回路とを含み、
前記符号化回路は、前記画像処理回路の後段の処理回路であること、
を特徴とする請求項１記載の画像処理装置。
【請求項４】
前記第１メモリおよび前記第２メモリへのデータ書き込みのためのダイレクトメモリアクセスを行う出力ＤＭＡコントローラを有するデータ取得回路を備え、
前記画像処理回路は、前記データ取得回路の後段の処理回路であり、
前記データ取得回路は、前記バンドデータを取得し、前記データ取得回路の前記出力ＤＭＡコントローラで前記バンドデータを、前記第１メモリおよび前記第２メモリのバンドデータ領域へ交互に書き込むこと、
を特徴とする請求項３記載の画像処理装置。
【請求項５】
前記データ取得回路は、スキャナから前記バンドデータを取得することを特徴とする請求項３記載の画像処理装置。
【請求項６】
画像データのバンドデータとその画像データに対応する属性データのバンドデータとを出力するスキャナを備え、
前記第１メモリは、画像バンドデータ領域と属性バンドデータ領域とを有し、
前記第２メモリは、画像バンドデータ領域と属性バンドデータ領域とを有し、
前記複数の処理回路は、前記画像データのバンドデータおよび前記属性データのバンドデータに対する画像処理を実行する画像処理回路と、前記画像データのバンドデータを符号化する第１符号化回路と、前記属性データのバンドデータを符号化する第２符号化回路とを含み、
前記データフローコントローラは、前記画像処理回路の出力ＤＭＡコントローラに、前記画像データのバンドデータを前記第１メモリおよび前記第２メモリの一方の前記画像バンドデータ領域に書き込ませ、それと並行して、前記第１符号化回路の入力ＤＭＡコントローラに、前記画像データのバンドデータを前記第１メモリおよび前記第２メモリの他方の前記画像バンドデータ領域から読み出させ、また、前記画像処理回路の出力ＤＭＡコントローラに、前記属性データのバンドデータを前記第１メモリおよび前記第２メモリの一方の前記属性バンドデータ領域に書き込ませ、それと並行して、前記第２符号化回路の入力ＤＭＡコントローラに、前記属性データのバンドデータを前記第１メモリおよび前記第２メモリの他方の前記属性バンドデータ領域から読み出させること、
を特徴とする請求項１記載の画像処理装置。
【請求項７】
前記第１符号化回路は、ＪＰＥＧ方式で前記画像データのバンドデータを符号化し、
前記第２符号化回路は、ＲＬＥ方式で前記属性データのバンドデータを符号化すること、
を特徴とする請求項６記載の画像処理装置。
【請求項８】
前記複数の処理回路における後段の処理回路ほど、１つのバンドデータに対する処理時間が短いことを特徴とする請求項１記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置に関するものである。
【背景技術】
【０００２】
プリンタなどの画像処理装置では、印刷対象の画像データに対して各種画像処理が行われたり、必要に応じて、データ圧縮およびデータ伸張が行われる。その際、１ページの画像データが、複数バンドの画像データ（以下、バンドデータという）に分割され、バンドデータごとにデータ処理が行われる。
【０００３】
そして、あるバンドデータに対して複数のデータ処理が順番に施される場合、バンドデータに対してあるデータ処理を施された後に、そのバンドデータに対して後段のデータ処理が施される。したがって、あるデータ処理が施されたバンドデータは、一旦、メモリに格納され、その後、後段のデータ処理においてそのバンドデータがメモリから読み出される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２４８１８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、あるバンドデータに対して複数のデータ処理が順番に施される場合にはバンドデータがメモリに一時的に格納されるため、バンドデータの書き込みおよび読み出しの時間がかかる。
【０００６】
上述の特許文献１の装置では、描画装置と圧縮器が１つのメモリコントローラを使用して画像メモリにデータの書き込みおよび読み出しを行っているため、負荷が高くなりやすく、書き込みおよび読み出しの時間が長くなる傾向にある。
【０００７】
本発明は、上記の問題に鑑みてなされたものであり、あるバンドデータに対して複数のデータ処理が順番に施される場合に、メモリへのバンドデータの書き込みおよび読み出しの時間を短くすることができる画像処理装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明では以下のようにした。
【０００９】
本発明に係る画像処理装置は、バンドデータ領域を有する第１メモリと、バンドデータ領域を有する第２メモリと、それぞれが第１メモリおよび第２メモリからのデータ読み出しのためのダイレクトメモリアクセスを行う入力ＤＭＡ（Direct Memory Access）コントローラと、第１メモリおよび第２メモリへのデータ書き込みのためのダイレクトメモリアクセスを行う出力ＤＭＡコントローラとを有する複数の処理回路と、複数の処理回路のそれぞれの入力ＤＭＡコントローラおよび出力ＤＭＡコントローラを制御し、複数の処理回路のうちのある処理回路の出力ＤＭＡコントローラによりバンドデータを第１メモリおよび第２メモリの一方のバンドデータ領域へ書き込ませ、それと並行して、ある処理回路の後段の処理回路の入力ＤＭＡコントローラによりバンドデータの１つ前のバンドデータを第１メモリおよび第２メモリの他方のバンドデータ領域から読み出させるデータフローコントローラとを備える。
【００１０】
これにより、ある処理回路の出力ＤＭＡコントローラがバンドデータの書き込みを行うときに、後段の処理回路の入力ＤＭＡコントローラがバンドデータの読み出しを行うため、両者が並行して行われることで、メモリへのバンドデータの書き込みおよび読み出しの時間を短くすることができる。
【００１１】
また、本発明に係る画像処理装置は、上記の画像処理装置に加え、次のようにしてもよい。この場合、データフローコントローラは、ある処理回路による第１メモリのバンドデータ領域へのバンドデータの書き込みが完了したら、後段の処理回路による第１メモリのバンドデータ領域からのバンドデータの読み出しを開始させるとともに、ある処理回路による第２メモリのバンドデータ領域への次のバンドデータの書き込みを開始させ、また、ある処理回路による第２メモリのバンドデータ領域へのバンドデータの書き込みが完了したら、後段の処理回路による第２メモリのバンドデータ領域からのバンドデータの読み出しを開始させるとともに、ある処理回路による第１メモリのバンドデータ領域への次のバンドデータの書き込みを開始させる。
【００１２】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、複数の処理回路は、バンドデータに対する画像処理を実行する画像処理回路と、バンドデータを符号化する符号化回路とを含む。そして、符号化回路は、画像処理回路の後段の処理回路である。
【００１３】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、画像処理装置は、第１メモリおよび第２メモリへのデータ書き込みのためのダイレクトメモリアクセスを行う出力ＤＭＡコントローラを有するデータ取得回路を備える。そして、画像処理回路は、データ取得回路の後段の処理回路であり、データ取得回路は、バンドデータを取得し、データ取得回路の出力ＤＭＡコントローラでバンドデータを、第１メモリおよび第２メモリのバンドデータ領域へ交互に書き込む。
【００１４】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、データ取得回路は、スキャナからバンドデータを取得する。
【００１５】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、画像処理装置は、画像データのバンドデータとその画像データに対応する属性データのバンドデータとを出力するスキャナを備える。そして、第１メモリは、画像バンドデータ領域と属性バンドデータ領域とを有し、第２メモリは、画像バンドデータ領域と属性バンドデータ領域とを有する。複数の処理回路は、画像データのバンドデータおよび属性データのバンドデータに対する画像処理を実行する画像処理回路と、画像データのバンドデータを符号化する第１符号化回路と、属性データのバンドデータを符号化する第２符号化回路とを含む。データフローコントローラは、画像処理回路の出力ＤＭＡコントローラに、画像データのバンドデータを第１メモリおよび第２メモリの一方の画像バンドデータ領域に書き込ませ、それと並行して、第１符号化回路の入力ＤＭＡコントローラに、画像データのバンドデータを第１メモリおよび第２メモリの他方の画像バンドデータ領域から読み出させ、また、画像処理回路の出力ＤＭＡコントローラに、属性データのバンドデータを第１メモリおよび第２メモリの一方の属性バンドデータ領域に書き込ませ、それと並行して、第２符号化回路の入力ＤＭＡコントローラに、属性データのバンドデータを第１メモリおよび第２メモリの他方の属性バンドデータ領域から読み出させる。
【００１６】
これにより、スキャナから得られる画像データと属性データとを並行して処理することができる。
【００１７】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、第１符号化回路は、ＪＰＥＧ方式で画像データのバンドデータを符号化し、第２符号化回路は、ＲＬＥ方式で属性データのバンドデータを符号化する。
【００１８】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、複数の処理回路における後段の処理回路ほど、１つのバンドデータに対する処理時間が短い。
【発明の効果】
【００１９】
本発明によれば、あるバンドデータに対して複数のデータ処理が順番に施される場合に、メモリへのバンドデータの書き込みおよび読み出しの時間を短くすることができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。
【図２】図２は、図１に示す画像処理装置におけるデータフローを示す図である。
【図３】図３は、図１に示す画像処理装置における複数の処理回路の処理を示すタイミングチャートである。
【発明を実施するための形態】
【００２１】
以下、図に基づいて本発明の実施の形態を説明する。
【００２２】
図１は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。図１に示す画像処理装置は、データ処理装置１、メインコントローラ２、ＲＡＭ（Random Access Memory）３、ハードディスクドライブ（ＨＤＤ）４、スキャナ５、印刷エンジン制御回路６、用紙に印刷を行う印刷エンジン（図示せず）などを有する。なお、この画像処理装置は、ファクシミリ通信装置、ホストインタフェースなどを備えていてもよい。ファクシミリ通信装置は、ファクシミリデータを受信しそのファクシミリデータから画像データを生成する装置である。また、ホストインタフェースは、ネットワークなどを介してホストコンピュータから印刷データを受信する通信装置である。
【００２３】
データ処理装置１は、スキャナ５などから画像データを、バンド単位またはページ単位で処理し、ＨＤＤ４または印刷エンジン制御回路６へ出力する装置である。なお、スキャナ５からは、画像データとその画像データに対応する属性データが出力されるため、データ処理装置１は、両方に対して所定の処理を行う。属性データは、画像処理において色処理、階調処理などの設定に使用される。属性データは、例えば文字か否かといった画素ごとの情報を含む。また、画像データおよび属性データは、１ページ単位のページデータ、または１ページを分割した複数のバンドの１つに対応するバンドデータとして取り扱われる。例えば、画像データは、ＣＭＹＫの４プレーンを有し、属性データは、ＡプレーンおよびＳプレーンを有する。ＣＭＹＫの各プレーンは、高さ８ビットのプレーンである。また、Ａプレーンは、高さ４ビットのプレーンであり、Ｓプレーンは、高さ８ビットのプレーンである。
【００２４】
メインコントローラ２は、データ処理装置１へ指令を供給する装置である。メインコントローラ２は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭなどを有するコンピュータであり、ＲＯＭなどに格納されている制御プログラムに従って指令を出力する。
【００２５】
ＲＡＭ３は、データ処理装置１による処理においてバンドデータを一時的に格納するためのメモリである。ＲＡＭ３としては、例えば、１または複数のＤＲＡＭ（Dynamic RAM）が使用される。
【００２６】
ＲＡＭ３の記憶領域は、バンドメモリ３ａ１，３ａ２、バンドメモリ３ｂ１，３ｂ２、バンドメモリ３ｃ１，３ｃ２およびバンドメモリ３ｄ１，３ｄ２として使用される。各バンドメモリは、各バンドデータを格納可能なサイズのバンドデータ領域を有する。
【００２７】
バンドメモリ３ａ１，３ａ２，３ｂ１，３ｂ２は、データ取得回路１５から画像処理回路１６へバンドデータを供給するために使用される。特に、バンドメモリ３ａ１，３ａ２は、画像データのバンドデータのために使用され、バンドメモリ３ｂ１，３ｂ２は、属性データのバンドデータのために使用される。なお、複数のプレーンが存在する場合には、各プレーンに対して２つのバンドメモリが事前に確保される。
【００２８】
バンドメモリ３ｃ１，３ｃ２，３ｄ１，３ｄ２は、画像処理回路１６からＪＰＥＧコーデック１７およびＲＬＥコーデック１８へバンドデータを供給するために使用される。特に、バンドメモリ３ｃ１，３ｃ２は、画像データのバンドデータのために使用され、バンドメモリ３ｄ１，３ｄ２は、属性データのバンドデータのために使用される。なお、複数のプレーンが存在する場合には、各プレーンに対して２つのバンドメモリが事前に確保される。
【００２９】
ＨＤＤ４は、１ページ分のバンドデータからなるページデータを格納するための装置である。
【００３０】
スキャナ５は、原稿の画像を光学的に読み取り、その画像読み取りにより得られる画像データおよび属性データを出力する装置である。スキャナ５は、画像読み取りで生成した画像データおよび属性データをバンドデータとして順次出力する。
【００３１】
印刷エンジン制御回路６は、印刷エンジンへ印刷画像データを供給するとともに、印刷エンジンを制御して印刷を実行させる回路である。
【００３２】
ここで、データ処理装置１の構成について説明する。
【００３３】
データ処理装置１は、インタフェース１１、データフローコントローラ１２、メモリインタフェース１３、ＨＤＤコントローラ１４、データ取得回路１５、画像処理回路１６、ＪＰＥＧコーデック１７、ＲＬＥコーデック１８、ラスタ処理回路１９、ハーフトーン処理回路２０、およびデータ出力回路２１を有する。
【００３４】
インタフェース１１は、メインコントローラ２とデータフローコントローラ１２との間のデータおよび指令の送受を行う回路である。
【００３５】
データフローコントローラ１２は、メインコントローラ２からの指令に従って、データ取得回路１５、画像処理回路１６、ＪＰＥＧコーデック１７、およびＲＬＥコーデック１８のＤＭＡＣ（ダイレクトメモリアクセスコントローラ）を制御し、動作させる回路である。データフローコントローラ１２は、複数の処理回路のうちのある処理回路の出力ＤＭＡコントローラによりバンドデータを第１バンドメモリおよび第２バンドメモリの一方へ書き込ませ、それと並行して、その処理回路の後段の処理回路の入力ＤＭＡコントローラによりそのバンドデータの１つ前のバンドデータを第１バンドメモリおよび第２バンドメモリの他方から読み出させる。
【００３６】
メモリインタフェース１３は、ＲＡＭ３と内部信号線との間のデータおよび指令の送受を行う回路である。内部信号線は、メモリインタフェース１３、ＨＤＤコントローラ１４、および回路１５〜２１を接続する信号線である。信号線を介して、アドレスやデータの送受が行われる。
【００３７】
ＨＤＤコントローラ１４は、ＨＤＤ４に対するデータの読み書きを行う回路である。
【００３８】
データ取得回路１５は、スキャナ５から画像データおよび属性データをバンドデータとして順番に取得し、ＲＡＭ３に格納する回路である。データ取得回路１５は、出力ＤＭＡコントローラ（出力ＤＭＡＣ）１５ｗを有する。データ取得回路１５の出力ＤＭＡコントローラ（出力ＤＭＡＣ）１５ｗは、画像データのバンドデータを、バンドメモリ３ａ１，３ａ２に交互に書き込むとともに、属性データのバンドデータを、バンドメモリ３ｂ１，３ｂ２に交互に書き込む。
【００３９】
画像処理回路１６は、画像データおよび属性データのバンドデータをＲＡＭ３から読み出し、それらのバンドデータに対して所定の画像処理（画像拡大、画像縮小、色変換など）を実行し、処理後のバンドデータをＲＡＭ３に格納する回路である。画像処理回路１６は、入力ＤＭＡコントローラ（入力ＤＭＡＣ）１６ｒおよび出力ＤＭＡＣ１６ｗを有する。画像処理回路１６の入力ＤＭＡＣ１６ｒは、バンドメモリ３ａ１，３ａ２から画像データのバンドデータを交互に読み出すとともに、バンドメモリ３ｂ１，３ｂ２から属性データのバンドデータを交互に読み出す。画像処理回路１６の出力ＤＭＡＣ１６ｗは、画像処理回路１６における処理後の画像データのバンドデータを、バンドメモリ３ｃ１，３ｃ２に交互に書き込むとともに、画像処理回路１６における処理後の属性データのバンドデータを、バンドメモリ３ｄ１，３ｄ２に交互に書き込む。
【００４０】
ＪＰＥＧコーデック１７は、ＲＡＭ３に格納されている画像データのバンドデータを読み出して、そのバンドデータをＪＰＥＧ（Joint Photographic Experts Group）方式で符号化して圧縮しＨＤＤ４へ格納するとともに、ＨＤＤ４に格納されている画像データのページデータからバンドデータを読み出して、そのバンドデータをＪＰＥＧ方式で復号して伸張しＲＡＭ３へ格納する回路である。ＪＰＥＧコーデック１７は、入力ＤＭＡＣ１７ｒおよび出力ＤＭＡＣ１７ｗを有する。符号化の際には、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒは、バンドメモリ３ｃ１，３ｃ２からバンドデータを交互に読み出し、ＪＰＥＧコーデック１７の出力ＤＭＡＣ１７ｗは、ＪＰＥＧ方式で圧縮されたバンドデータを、ＨＤＤコントローラ１４を介してＨＤＤ４に書き込む。復号の際には、入力ＤＭＡＣ１７ｒは、ＨＤＤコントローラ１４を介してＨＤＤ４からＪＰＥＧ方式で圧縮されたバンドデータを読み出し、出力ＤＭＡＣ１７ｗは、ＲＡＭ３における図示せぬ２つのバンドメモリのいずれかへバンドデータを交互に書き込む。
【００４１】
ＲＬＥコーデック１８は、ＲＡＭ３に格納されている属性データのバンドデータを読み出して、そのバンドデータをＲＬＥ（Run Length Encoding）方式で符号化して圧縮しＨＤＤ４へ格納するとともに、ＨＤＤ４に格納されている属性データのページデータからバンドデータを読み出して、そのバンドデータをＲＬＥ方式で復号して伸張しＲＡＭ３へ格納する回路である。ＲＬＥコーデック１８は、入力ＤＭＡＣ１８ｒおよび出力ＤＭＡＣ１８ｗを有する。符号化の際には、ＲＬＥコーデック１８の入力ＤＭＡＣ１８ｒは、バンドメモリ３ｄ１，３ｄ２からバンドデータを交互に読み出し、ＲＬＥコーデック１８の出力ＤＭＡＣ１８ｗは、ＲＬＥ方式で圧縮されたバンドデータを、ＨＤＤコントローラ１４を介してＨＤＤ４に書き込む。復号の際には、入力ＤＭＡＣ１８ｒは、ＨＤＤコントローラ１４を介してＨＤＤ４からＲＬＥ方式で圧縮されたバンドデータを読み出し、出力ＤＭＡＣ１８ｗは、ＲＡＭ３における図示せぬ２つのバンドメモリのいずれかへバンドデータを交互に書き込む。
【００４２】
ラスタ処理回路１９は、画像データ（および属性データ）のバンドデータをＲＡＭ３から読み出し、それらのバンドデータに対してラスタライズを実行し、ラスタデータを生成する回路である。ラスタデータは、バンドごとに、ＲＬＥコーデック１８により圧縮された後、ＨＤＤ４に格納される。その後、ＲＬＥコーデック１８により、バンドごとに、圧縮されたラスタデータが読み出されて伸張され、ラスタデータがＲＡＭ３に格納される。
【００４３】
ハーフトーン処理回路２０は、バンドごとにラスタデータをＲＡＭ３から読み出し、ハーフトーン処理を実行し、ハーフトーン処理後のデータをＲＡＭ３に格納する回路である。
【００４４】
データ出力回路２１は、ハーフトーン処理後のデータをＲＡＭ３から読み出し印刷エンジン制御回路６へ供給する回路である。
【００４５】
なお、これらの回路１１〜２１は、それぞれＡＳＩＣ（Application Specific Integrated Circuit）として実現される。
【００４６】
次に、上記装置の動作について説明する。
【００４７】
図２は、図１に示す画像処理装置におけるデータフローを示す図である。図３は、図１に示す画像処理装置における複数の処理回路の処理を示すタイミングチャートである。
【００４８】
まず、メインコントローラ２は、スキャナ５に画像読み取りを開始させるとともに、そのスキャナ５で生成された画像データおよび属性データの処理を実行させるために指令をデータフローコントローラ１２へ供給する。
【００４９】
データフローコントローラ１２は、その指令を受信すると、データ取得回路１５、画像処理回路１６、ＪＰＥＧコーデック１７およびＲＬＥコーデック１８を以下のように動作させる。
【００５０】
データ取得回路１５は、画像データのバンドデータ（以下、画像バンドデータという）、および属性データのバンドデータ（以下、属性バンドデータという）を順番に取得し、出力ＤＭＡＣ１５ｗは、画像データのバンドデータをバンドメモリ３ａ１，３ａ２のいずれかに書き込む。
【００５１】
まず、バンド＃０の画像バンドデータがバンドメモリ３ａ１に書き込まれ、バンド＃０の属性バンドデータがバンドメモリ３ｂ１に書き込まれる。
【００５２】
次に、割り込みなどで、データ取得回路１５によるバンド＃０の画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介して画像処理回路１６に通知されると、画像処理回路１６の入力ＤＭＡＣ１６ｒは、バンド＃０の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ１，３ｂ１から読み出し、出力ＤＭＡＣ１６ｗは、画像処理後のバンド＃０の画像バンドデータおよび属性バンドデータをバンドメモリ３ｃ１，３ｄ１にそれぞれ書き込む。このとき、入力ＤＭＡＣ１６ｒおよび出力ＤＭＡＣ１６ｗは並列動作する。
【００５３】
一方、データ取得回路１５の出力ＤＭＡＣ１５ｗは、バンド＃０の画像バンドデータおよび属性バンドデータの書き込みの完了後、バンド＃１の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ２，３ｂ２にそれぞれ書き込む。
【００５４】
このとき、出力ＤＭＡＣ１５ｗによるバンドメモリ３ａ２，３ｂ２への書き込みと、入力ＤＭＡＣ１６ｒによるバンドメモリ３ａ１，３ｂ１からの読み出しとは並行して行われる。
【００５５】
画像処理回路１６による処理およびバンドメモリ３ｃ１，３ｄ１へのバンド＃０の画像バンドデータおよび属性バンドデータの書き込みが完了すると、入力ＤＭＡＣ１６ｒに対してバンドメモリ３ａ１，３ｂ１からのバンド＃２のバンドデータの読み出しのための起動予約が行われるとともに、出力ＤＭＡＣ１６ｗに対してバンドメモリ３ｃ２，３ｄ２へのバンド＃１のバンドデータの書き込みのための起動予約が行われる。なお、バンド＃０，＃１のバンドデータの読み出しのための起動予約、およびバンド＃０のバンドデータの書き込みのための起動予約は、データ取得回路１５の起動時に予め行われている。これ以降、同様に起動予約が行われる。
【００５６】
そして、割り込みなどで、画像処理回路１６による処理およびバンドメモリ３ｃ１，３ｄ１への画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介してＪＰＥＧコーデック１７およびＲＬＥコーデック１８に通知されると、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒは、バンド＃０の画像バンドデータをバンドメモリ３ｃ１から読み出し、出力ＤＭＡＣ１７ｗは、ＪＰＥＧ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込み、ＲＬＥコーデック１８の入力ＤＭＡＣ１８ｒは、バンド＃０の属性バンドデータをバンドメモリ３ｄ１から読み出し、出力ＤＭＡＣ１８ｗは、ＲＬＥ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込む。このとき、入力ＤＭＡＣ１７ｒおよび出力ＤＭＡＣ１７ｗは並列動作し、入力ＤＭＡＣ１８ｒおよび出力ＤＭＡＣ１８ｗは並列動作する。
【００５７】
ＪＰＥＧコーデック１７によるバンド＃０に対する処理が完了すると、入力ＤＭＡＣ１７ｒに対してバンドメモリ３ｃ１，３ｄ１からのバンド＃２のバンドデータの読み出しのための起動予約が行われるとともに、出力ＤＭＡＣ１７ｗに対してバンド＃１のバンドデータの書き込みのための起動予約が行われる。なお、バンド＃０，＃１のバンドデータの読み出しのための起動予約、およびバンド＃０のバンドデータの書き込みのための起動予約は、データ取得回路１５の起動時に予め行われている。これ以降、同様に起動予約が行われる。なお、ＲＬＥコーデック１８においても同様に起動予約が行われる。
【００５８】
また、割り込みなどで、データ取得回路１５によるバンド＃１の画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介して画像処理回路１６に通知されると、画像処理回路１６の入力ＤＭＡＣ１６ｒは、バンド＃１の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ２，３ｂ２から読み出し、出力ＤＭＡＣ１６ｗは、画像処理後のバンド＃１の画像バンドデータおよび属性バンドデータをバンドメモリ３ｃ２，３ｄ２にそれぞれ書き込む。
【００５９】
このとき、出力ＤＭＡＣ１６ｗによるバンドメモリ３ｃ２，３ｄ２への書き込みと、入力ＤＭＡＣ１７ｒ，１８ｒによるバンドメモリ３ｃ１，３ｄ１からの読み出しとは並行して行われる。
【００６０】
一方、データ取得回路１５の出力ＤＭＡＣ１５ｗは、バンド＃１の画像バンドデータおよび属性バンドデータの書き込みの完了後、バンド＃２の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ１，３ｂ１にそれぞれ書き込む。このとき、データ取得回路１５は、バンドメモリ３ａ１，３ｂ１におけるバンド＃０の画像バンドデータおよび属性バンドデータを、バンド＃２の画像バンドデータおよび属性バンドデータで上書きする。画像処理回路１６の１バンドあたりの処理時間は、データ取得回路１５の１バンドあたりの処理時間より短く設定されている。したがって、この時点で、画像処理回路１６はバンド＃０に対する処理を既に完了しており、データ上書きに起因する問題は生じない。
【００６１】
このとき、出力ＤＭＡＣ１５ｗによるバンドメモリ３ａ１，３ｂ１への書き込みと、入力ＤＭＡＣ１６ｒによるバンドメモリ３ａ２，３ｂ２からの読み出しとは並行して行われる。
【００６２】
そして、割り込みなどで、画像処理回路１６による処理およびバンドメモリ３ｃ２，３ｄ２への画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介してＪＰＥＧコーデック１７およびＲＬＥコーデック１８に通知されると、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒは、バンド＃１の画像バンドデータをバンドメモリ３ｃ２から読み出し、出力ＤＭＡＣ１７ｗは、ＪＰＥＧ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込み、ＲＬＥコーデック１８の入力ＤＭＡＣ１８ｒは、バンド＃１の属性バンドデータをバンドメモリ３ｄ２から読み出し、出力ＤＭＡＣ１８ｗは、ＲＬＥ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込む。
【００６３】
また、割り込みなどで、データ取得回路１５によるバンド＃２の画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介して画像処理回路１６に通知されると、画像処理回路１６の入力ＤＭＡＣ１６ｒは、バンド＃２の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ１，３ｂ１から読み出し、出力ＤＭＡＣ１６ｗは、画像処理後のバンド＃２の画像バンドデータおよび属性バンドデータをバンドメモリ３ｃ１，３ｄ１にそれぞれ書き込む。このとき、画像処理回路１６の出力ＤＭＡＣ１６ｗは、バンドメモリ３ｃ１，３ｄ１におけるバンド＃０の画像バンドデータおよび属性バンドデータを、バンド＃２の画像バンドデータおよび属性バンドデータで上書きする。ＪＰＥＧコーデック１７およびＲＬＥコーデック１８の１バンドあたりの処理時間は、画像処理回路１６の１バンドあたりの処理時間より短く設定されている。したがって、この時点で、ＪＰＥＧコーデック１７およびＲＬＥコーデック１８はバンド＃０に対する処理を既に完了しており、データ上書きに起因する問題は生じない。
【００６４】
このように処理回路１５〜１８では、後段の処理回路ほど、１つのバンドデータに対する処理時間が短く設定されている。例えば、データ取得回路１５は、２５ミリ秒で１つのバンドデータを処理し、画像処理回路１６は、１０ミリ秒で１つのバンドデータを処理し、ＪＰＥＧコーデック１７およびＲＬＥコーデック１８は、５ミリ秒で１つのバンドデータを処理する。
【００６５】
このとき、出力ＤＭＡＣ１６ｗによるバンドメモリ３ｃ１，３ｄ１への書き込みと、入力ＤＭＡＣ１７ｒ，１８ｒによるバンドメモリ３ｃ２，３ｄ２からの読み出しとは並行して行われる。
【００６６】
一方、データ取得回路１５の出力ＤＭＡＣ１５ｗは、バンド＃２の画像バンドデータおよび属性バンドデータの書き込みの完了後、バンド＃３の画像バンドデータおよび属性バンドデータをバンドメモリ３ａ２，３ｂ２にそれぞれ書き込む。このとき、データ取得回路１５は、バンドメモリ３ａ２，３ｂ２おけるバンド＃１の画像バンドデータおよび属性バンドデータを、バンド＃３の画像バンドデータおよび属性バンドデータで上書きする。
【００６７】
このとき、出力ＤＭＡＣ１５ｗによるバンドメモリ３ａ２，３ｂ２への書き込みと、入力ＤＭＡＣ１６ｒによるバンドメモリ３ａ１，３ｂ１からの読み出しとは並行して行われる。
【００６８】
そして、割り込みなどで、画像処理回路１６による処理およびバンドメモリ３ｃ１，３ｄ１への画像バンドデータおよび属性バンドデータの書き込みの完了が、データフローコントローラ１２を介してＪＰＥＧコーデック１７およびＲＬＥコーデック１８に通知されると、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒは、バンド＃２の画像バンドデータをバンドメモリ３ｃ１から読み出し、出力ＤＭＡＣ１７ｗは、ＪＰＥＧ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込み、ＲＬＥコーデック１８の入力ＤＭＡＣ１８ｒは、バンド＃２の属性バンドデータをバンドメモリ３ｄ１から読み出し、出力ＤＭＡＣ１８ｗは、ＲＬＥ方式で圧縮された後の画像バンドデータをＨＤＤコントローラ１４を介してＨＤＤ４に書き込む。
【００６９】
以降、同様にして、バンド＃３以降のバンドデータが処理される。これにより、１ページ分のバンドデータが、順次、データ取得回路１５、画像処理回路１６およびコーデック１７，１８によりパイプライン処理され、処理後のデータがＨＤＤ４に保存される。
【００７０】
このようにして、ＨＤＤ４に１頁分のデータが保存された後、ラスタ処理回路１９によるラスタライズ、およびハーフトーン処理回路２０によるハーフトーン処理により、そのデータから印刷画像データが生成され、データ出力回路２１により印刷エンジン制御回路６へ供給され、印刷が実行される。
【００７１】
以上のように、上記実施の形態によれば、画像処理回路１６、ＪＰＥＧコーデック１７およびＲＬＥコーデック１８は、それぞれ、２つのバンドメモリからのデータ読み出しのためのダイレクトメモリアクセスを行う入力ＤＭＡＣと、２つのバンドメモリへのデータ書き込みのためのダイレクトメモリアクセスを行う出力ＤＭＡＣとを有する。
【００７２】
そして、データフローコントローラ１２は、それらの回路１６〜１８のそれぞれの入力ＤＭＡＣおよび出力ＤＭＡＣを制御し、画像処理回路１６の出力ＤＭＡＣ１６ｗにより画像バンドデータをバンドメモリ３ｃ１，３ｃ２の一方へ書き込ませ、それと並行して、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒにより、１つ前の画像バンドデータをバンドメモリ３ｃ１，３ｃ２の他方から読み出させるとともに、画像処理回路１６の出力ＤＭＡＣ１６ｗにより属性バンドデータをバンドメモリ３ｄ１，３ｄ２の一方へ書き込ませ、それと並行して、ＲＬＥコーデック１８の入力ＤＭＡＣ１８ｒにより、１つ前の属性バンドデータをバンドメモリ３ｄ１，３ｄ２の他方から読み出させる。
【００７３】
これにより、画像処理回路１６の出力ＤＭＡＣ１６ｗがバンドデータの書き込みを行うときに、ＪＰＥＧコーデック１７またはＲＬＥコーデック１８の入力ＤＭＡＣ１７ｒ，１８ｒがバンドデータの読み出しを行うため、両者が並行して行われることで、メモリへのバンドデータの書き込みおよび読み出しの時間を短くすることができる。特に、上記実施の形態では、スキャナ５からＨＤＤ４までの処理経路におけるすべての処理回路が上述のように処理を行うため、データ待ちによる遅延が発生することなく、高速に処理を行うことができる。
【００７４】
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００７５】
例えば、上記実施の形態において、画像データがＣＭＹＫの４つのプレーンを有し、属性データが、ＡプレーンおよびＳプレーンを有する場合、ＣＭＹの３プレーンを画像データとして取り扱い、Ｋプレーン、ＡプレーンおよびＳプレーンを属性データとして取り扱うようにしてもよい。
【００７６】
上記実施の形態において、ＲＡＭ３として、対となる２つのバンドメモリ（３ａ１，３ａ２），（３ｂ１，３ｂ２），（３ｃ１，３ｃ２），（３ｄ１，３ｄ２）の一方と他方とで独立したＲＡＭモジュールを設け、各ＲＡＭモジュールに対して並列にアクセス可能な構成としてもよい。あるいは、ＲＡＭ３として、バンドメモリと同数の独立したＲＡＭモジュールを設け、各ＲＡＭモジュールに対して並列にアクセス可能な構成としてもよい。
【産業上の利用可能性】
【００７７】
本発明は、例えば、コピー機、プリンタ、ファクシミリ機、複合機などといった画像処理装置に適用可能である。
【符号の説明】
【００７８】
３ｃ１，３ｄ１  バンドメモリ（第１メモリの一例）
３ｃ２，３ｄ２  バンドメモリ（第２メモリの一例）
１５  データ取得回路
１５ｗ，１６ｗ，１７ｗ，１８ｗ  出力ＤＭＡＣ
１６ｒ，１７ｒ，１８ｒ  入力ＤＭＡＣ
１６  画像処理回路（処理回路の一例）
１７  ＪＰＥＧコーデック（処理回路の一例，符号化回路の一例，第１符号化回路の一例）
１８  ＲＬＥコーデック（処理回路の一例，符号化回路の一例，第２符号化回路の一例）
【図１】
2010226516.tif 000003
【図２】
2010226516.tif 000004
【図３】
2010226516.tif 000005