(57)【要約】【課題】  磁気ランダムアクセスメモリ素子の製造時のバラツキによって発生するメモリセルの動作不良に対し、高い検出能力を持つ不良検出技術を提供する。【解決手段】  本発明は、ターゲットのメモリセルの極性（論理）に対して、周囲のメモリセルの極性が反発になるように論理値が設定されたテストパターンにしたがって、メモリセルにデータを書き込んだ後、全てのメモリセルについて、繰り返し読み出し動作を行い、書き込みのときと同じ論理値であることを判定することによって、不良メモリセルを特定することを特徴とする。【選択図】図１
2010257513.tif 000002
【特許請求の範囲】
【請求項１】
磁気ランダムアクセスメモリ素子を構成する複数のメモリセルにおいて、任意の一行または一列を単位とするメモリセルの磁化極性を同一方向とし、他の全てのメモリセルの磁化極性を逆方向として設定したテストパターンが予め保持されたパターンファイルと、
前記テストパターンに基づいて、書込みアドレスとデータを前記磁気ランダムアクセスメモリ素子に送信して書込みを行う書込み部と、
前記磁気ランダムアクセスメモリ素子のメモリセルに書込まれたデータを読み出す読出し部と、
前記読出したデータと前記テストパターンを照合し、不良となるメモリセルがあるか否かを判定する比較判定部と、
前記比較判定部により不良と判定されたメモリセルのアドレスを特定する不良セル検出部と、
を有することを特徴とする磁気ランダムアクセスメモリ素子の不良セル検出装置。
【請求項２】
前記読出し部は、前記テストパターンにしたがって磁化させた全メモリセルに対し、複数回繰り返して読出し処理を行うことを特徴とする請求項１に記載の不良セル検出装置。
【請求項３】
磁気ランダムアクセスメモリ素子を構成する複数のメモリセルにおいて、任意の一行または一列を単位とするメモリセルの磁化極性を同一方向とし、他の全てのメモリセルの磁化極性を逆方向として設定したテストパターンを予め保持するステップと、
前記テストパターンに基づいて、書込みアドレスとデータを前記磁気ランダムアクセスメモリ素子に送信して書込みを行う書込みステップと、
前記磁気ランダムアクセスメモリ素子のメモリセルに書込まれたデータを読み出す読出しステップと、
前記読出したデータと前記テストパターンを照合し、不良となるメモリセルがあるか否かを判定する比較判定ステップと、
前記比較判定部により不良と判定されたメモリセルのアドレスを特定する不良セル検出部ステップと、
を有することを特徴とする磁気ランダムアクセスメモリ素子の不良セル検出方法。
【請求項４】
磁気ランダムアクセスメモリ素子を構成する複数のメモリセルの中から不良セル検出する不良セル検出装置における不良セル検出プログラムであって、
前記不良セル検出装置は、所定の配列で磁化して試験するため、任意の一行または一列を単位とするメモリセルの磁化極性を同一方向とし、他の全てのメモリセルの磁化極性を逆方向として設定したテストパターンを予め保持するパターンファイルを備え、
コンピュータに、
前記パターンファイルから取得した前記テストパターンに基づいて、書込みアドレスとデータを前記磁気ランダムアクセスメモリ素子に送信して書込みを行う書込みステップと、
前記磁気ランダムアクセスメモリ素子のメモリセルに書込まれたデータを読み出す読出しステップと、
前記読出したデータと前記テストパターンを照合し、不良となるメモリセルがあるか否かを判定する比較判定ステップと、
前記比較判定部により不良と判定されたメモリセルのアドレスを特定する不良セル検出部ステップと、
を実行させる不良セル検出プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリであるＭＲＡＭ（Magnetic Random Access Memory ：磁気ランダムアクセスメモリ）素子の製造時のバラツキなどによるメモリセルの読出し不良を検出する技術に関する。
【背景技術】
【０００２】
従来、不揮発性の半導体メモリとしてＭＲＡＭが提案されている（例えば、特許文献１参照）。図９に、ＭＲＡＭ素子の構造を示す。１個のメモリセルは、真横から見て、２枚の磁性体からできており、下側の磁性体の極性は固定とし、上側の磁性体は書き込み方向の電流の向きを変えることで磁性体の磁化の極性が可変できる構造となっている。
【０００３】
上記２枚の磁性体における磁化の極性方向が同一の場合、磁性体に流れる電流が多くなり（磁気抵抗が小さくなる）、極性が異なる場合には、電流が少なくなる（磁気抵抗が大きくなる）特性がある。読み出し時に、２枚の磁性体に流れる電流を測定し、電流が多い場合を論理‘０’、少ない場合を論理‘１’と定義している。
【０００４】
各メモリセルは、それぞれ棒磁石と考えることができ、各論理値にしたがって、その極性方向が左右に変わる。つまり、論理値が‘１’の場合、「Ｎ←Ｓ」の極性の向きとし、論理値が'0' の場合「Ｎ→Ｓ」の極性の向きとしている。
【０００５】
以下、図１０の製造バラツキなどから生じるセル読出し不良を説明する。
（１）メモリセルの面積が異なる場合
メモリセルＢの面積が大きいので、メモリセルＡよりも磁界が大きい。したがって、メモリセルＡは、メモリセルＢの極性をＮ←ＳからＳ→Ｎへ変えようとする力が働くため、正常なメモリセルＡの読み出しを行った場合、正常なメモリセルＡの極性が不安定になり、正常に論理値を読み出せない場合が起こる。
（２）メモリセルの厚さが異なる場合
メモリセルＢの厚みが大きいので、メモリセルＡよりも磁界が大きい。したがって、メモリセルＡは、メモリセルＢの極性をＮ←ＳからＳ→Ｎへ変えようとする力が働くため、正常なメモリセルＡの読み出しを行った場合、正常なメモリセルＡの極性が不安定になり、正常に論理値を読み出せない場合が起こる。
（３）メモリセル間の間隔が狭い場合
左右のメモリセルの面積および厚みが同じでも、メモリセルの間隔が狭い場合、磁界の力は同じである。しかしながら、メモリセルの間隔が狭いので、メモリセルＡは極性をＮ←ＳからＳ→Ｎへ変えようとする力が働き、一方、メモリセルＢは極性をＳ→ＮからＮ←Ｓへ変えようとする力が強く働く。したがって、メモリセルＡ及びＢの読み出しを行った場合、正常なメモリセルであっても極性が不安定となり、正常に論理値を読み出せない場合が起こる。
【０００６】
図１１は、従来のメモリセルの読出し不良検出を示す（（ａ）は論理値、（ｂ）は極性を示す）。従来の検出方法では、全てのメモリセルに論理‘０’を書込んだ後、各々のメモリセルの論理値‘０’の読み出しを行っていた。このような検出方法では、左右の極性が反転しているため、メモリセル間同士の干渉がないため、製造不良のメモリセルを検出することができない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−１７５６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述してきた問題を解決するため、本発明では、ＭＲＡＭ素子の製造時のバラツキなどが原因で、ＭＲＡＭ素子内部のメモリセル自体の大きさや厚みが異なったり、メモリセル間同士の間隔が狭くなることが原因の読み出し不良を検出する検出装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様では、不良セル検出装置は、磁気ランダムアクセスメモリ素子を構成する複数のメモリセルにおいて、任意の一行または一列を単位とするメモリセルの磁化極性を同一方向とし、他の全てのメモリセルの磁化極性を逆方向として設定したテストパターンが予め保持されたパターンファイルと、該テストパターンに基づいて、書込みアドレスとデータを磁気ランダムアクセスメモリ素子に送信して書込みを行う書込み部と、磁気ランダムアクセスメモリ素子のメモリセルに書込まれたデータを読み出す読出し部と、読出したデータと前記テストパターンを照合し、不良となるメモリセルがあるか否かを判定する比較判定部と、比較判定部により不良と判定されたメモリセルのアドレスを特定する不良セル検出部とから構成することによって、不良が検出しやすいデータをメモリセルに書込み、該データが書込まれたメモリセルを読み出し、テストパターンによる期待値と照合することで不良セルを容易に検出することが可能となる。
【発明の効果】
【００１０】
以上、本発明によれば、半導体メモリ素子の製造時、とくに、ＭＲＡＭ素子の場合、メモリセルは磁性体でできているため、製造時のバラツキによって発生するメモリセルの面積や厚さの大小、またメモリセル間の間隔小などにおいて、本発明方法によるメモリセルの書込み及び読出し方法を実施することにより、不良検出能力の高い試験を行うことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態になるＭＲＡＭ素子の不良セル検出装置の機能ブロック図である。
【図２】本発明の実施の形態になる不良セル検出のためのメモリセルの書込みテストパターンを示す図である。
【図３】本発明の実施の形態になる繰返し読出しによって不良メモリセルが検出される仕組みを説明する図である。
【図４】本発明の実施の形態になるテストパターンによるメモリセルへのデータの書込み／読出しの手順（その１）を示す図である。
【図５】本発明の実施の形態になるテストパターンによるメモリセルへのデータの書込み／読出しの手順（その２）を示す図である。
【図６】本発明の実施の形態になるテストパターンによるメモリセルへのデータの書込み／読出しの手順（その３）を示す図である。
【図７】本発明の実施の形態になる不良メモリセルの位置座標を示す図である。
【図８】本発明の実施の形態になるメモリセルの読出し動作フローを示す図である。
【図９】ＭＲＡＭ素子の構造を示す図である。
【図１０】メモリセルの製造バラツキによる読出し不良要因を示す図である。
【図１１】従来のメモリセルの書込み時の磁化状態を表す図である。
【発明を実施するための形態】
【００１２】
以下、図面にもとづいて本発明の実施形態を説明する。
【００１３】
図１は、本発明の実施の形態になるＭＲＡＭ（Magnetic Random Access Memory ：磁気ランダムアクセスメモリ）素子の不良セル検出装置の機能ブロック図を示す。
【００１４】
ＭＲＡＭ素子の不良セル検出装置は、ＭＲＡＭ素子１、パターン生成部１００を備えた書込み部２、比較パターンファイル部２００を備えた読出し部３、不良となったメモリセルを格納する不良メモリセル格納部４、メモリセル番号をＸ、Ｙの座標に変換する座標変換部５、およびＸ、Ｙ座標によって不良セルの位置を特定する演算部６から構成されている。
【００１５】
まず、パターンファイル生成部１００および比較パターンファイル部２００において、ＭＲＡＭメモリ素子１の書込みおよび読出し動作を行う前に、ＭＲＡＭ素子へ書込みおよび読出し動作を行うためのテストパターン（後述）を書き込む。
＜ＭＲＡＭ素子への書込み動作＞
（１）書込み部２は、パターンファイル生成部１００のテストパターンからの情報を基に、ＭＲＡＭメモリ素子１への書込み動作を開始する。
（２）書込み部２の制御信号発生部２１は、ＭＲＡＭ素子１の制御端子１１へ書込み制御信号を印加する。
（３）書込み部２のアドレス発生部２２は、ＭＲＡＭ素子１のアドレス端子１２へ書込みアドレス信号を印加する。
（４）書込み部２のデータ発生部２３は、ＭＲＡＭ素子１のデータ入力端子１３へ書込みデータ信号を印加する。
【００１６】
このようにして、後述する図２のＭＲＡＭ素子のターゲットメモリセルに対して、周囲のメモリセルの磁界が反発するようにテストパターンを書き込む。
＜ＭＲＡＭ素子の読出し動作＞
（５）読出し部３は、比較パターンファイル部２００のテストパターンからの情報を基に、ＭＲＡＭメモリ素子１のターゲットメモリセルのみを読み出す動作を開始する。
（６）読出し部３の制御信号発生部３１は、ＭＲＡＭ素子１の制御端子１１へ読出し制御信号を印加する。
（７）読出し部３のアドレス発生部３２は、ＭＲＡＭ素子１のアドレス端子３２へターゲットメモリセルを読み出すアドレス信号を印加する。
（８）読出し部３の比較判定部３４は、ＭＲＡＭ素子１のデータ出力端子１４からの読出しデータ信号を比較パターンファイル部２００のターゲットメモリセルの期待値‘１’（図２に後述）と比較判定を行う。
（９）ターゲットメモリセルの読出し処理（５）〜（８）の処理動作を繰返し処理部３３で連続して行なう。
【００１７】
このようにして、後述する図２のＭＲＡＭ素子のターゲットメモリセルに対して、周囲のメモリセルの磁界が反発になる状態で連続して読出し動作を行うことによって、不具合のメモリセルの検出を行う。そして、
（１０）不良セルが発生した場合、不良メモリセル格納部４にメモリセル番号を格納する。
（１１）座標変換部５で不良メモリセルの番号ＡからＮを、Ｘ、Ｙの座標へ変換する。
（１２）演算部６でＸ座標の演算およびＹ座標の演算を行い、不良メモリセル番号の特定を行う。
【００１８】
なお、不良セル検出装置は、図示していないがＣＰＵ、メモリを備えたコンピュータであり、ＭＲＡＭ素子１へ書込み／読出し処理を行うプログラムは、フレキシブルディスク、ＣＤ、ＭＯなどの記録媒体に記録され、電源投入時に、それぞれの媒体を読み取るドライバ（図にない）によって読み取られ、メモリに展開されてＣＰＵよって実行されるものとなっている。
【００１９】
図２は、本発明の実施の形態になる不良セル検出のためのメモリセルの書込みテストパターンを示す。以下では、４×４のメモリセルで構成した場合を例に説明する。（ａ）は論理値、（ｂ）は磁化の極性で表現している。
【００２０】
ターゲットのメモリセル（点線で示す部分）に対して、行方向および列方向で極性の向きが同じになるようにデータを書いた後、読み出しを行うことにより、製造不良のメモリセルを容易に検出することができる。
【００２１】
ＭＲＡＭ素子１において、製造不良のメモリセルの面積や厚み、またメモリセル間が狭いなどの理由により、隣の良品のメモリセルに対して、書き込んだ論理値（極性) を強く変化させようとする磁界の力が働く。
【００２２】
本発明は、製造不良のメモリセルを検出する方法として、ターゲットのメモリセルに対して、周囲のメモリセルが一番干渉しやすい論理（極性）に書き込んだ後、ターゲットのメモリセルを読み出すことにより、不良のメモリセルなどの磁界の影響が原因で読み出し不良になるＭＲＡＭ素子を検出するものである。
【００２３】
上述のように、書込んだメモリセルに対し、複数回読み出すことでターゲットメモリセルの磁性体へ異なる向きの磁界を印加し続けることにより、不良のターゲットメモリセル自身の書込み磁界は弱まり、読出し不良となったＭＲＡＭ素子を検出することが可能となる。
【００２４】
図３は、本発明の実施の形態になる繰返し読出しによって不良メモリセルが検出される仕組みを説明する図である。（ａ）は、メモリセルを真横から見た図で、検出電流（Ｉ）の向きを示している。また、（ｂ）は、メモリセルからの発生磁界を示しており、Ｍ１は書込みされた自身によるの発生磁界、Ｍ２は紙面の上面から下面に向けてメモリセルに流した電流による発生磁界を示している。さらに、（ｃ）は、繰返し読出し後の各メモリセルの磁化状態を示している。
【００２５】
ターゲットメモリセルへ繰り返し読出し動作を行うことにより、メモリセルの真上から下方向へ電流を流すため、メモリセル自体の磁化力が弱くなる。メモリセル自体が持っている磁界の向きは、Ｍ１の向きになり、また、電流を流すことによって発生する磁界の向きはＭ２のようになる。
【００２６】
メモリセルの磁界の向きと電流によって生じる磁界の向きが異なるので、Ｍ１、Ｍ２の磁界が干渉し合い、読出し動作の回数が多いほど、メモリセル自体が持っている磁界の力は徐々に弱まる。
【００２７】
繰り返し読出しを行っているメモリセルの磁界が弱まると、隣接するメモリセルの磁界の強さに負けて極性が反転する。つまり、読出しを行っているメモリセルの論理値が‘１’から‘０’に反転することにより、読み出し不良が発生し、不良セルの検出が可能となる。
【００２８】
図４は、本発明の実施の形態になるテストパターンによるメモリセルへのデータの書込み／読出しの手順（その１）を示す。以下では、メモリ素子のメモリセルを右図のように、４×４のメモリセルの場合について扱う。また、１６個のメモリセルに対し、１から１６の番号をつけている。
【００２９】
試験手順１では、１列目のメモリセル番号１、５、９、１３のみ、論理‘０’を書き込み、その他のメモリセル番号２、３、４、６、７、８、１０、１１、１２、１４、１５、１６へ論理‘１’を書き込む。
【００３０】
図５は、本発明の実施の形態になるテストパターンによるメモリセルへのデータの書込み／読出しの手順（その２）を示す。
【００３１】
試験順序２では、まず、１列目のメモリセル番号１、５、９、１３に対して、論理‘０’を１回のみ読み出し、つぎに、同様に、1 列目のメモリセル番号１、５、９、１３に対して、論理‘０’の読み出し動作を数十万回程度繰り返し行う。
【００３２】
図６は、本発明の実施の形態になるテストパターンによるメモリセルへのデータの書込み／読出しの手順（その３）を示す。
【００３３】
試験手順３では、試験順手順１および２と同様な動作を２列目、３列目および４列目の各メモリセルに対して行う。
【００３４】
図７は、本発明の実施の形態になる不良メモリセルの位置座標を示す。各メモリセル番号に対し、図のようなＸ、Ｙ座標を利用して、不良メモリセルの検出位置を算出する方法を以下に説明する。
【００３５】
例として、メモリ素子のメモリセルを右図のように４×４のメモリセルの場合について、１６個のメモリセルに対して、１から１６の番号をつけ、Ｘ方向の単位を１、２、３、４で表し、Ｙ方向の単位を１、２、３、４で表す。
【００３６】
座標（Ｘ，Ｙ）で表すと、メモリセル番号１は、座標（Ｘ＝１，Ｙ＝１）となり、メモリセル番号１６は、座標（Ｘ＝４，Ｙ＝４）となる。
【００３７】
ここで、メモリセル番号７は、セルの厚みが規格よりもオーバーし、他のメモリセルよりも磁気力が大きいと仮定する。
【００３８】
これまでに述べてきた本発明の試験を実施する。
（１）１列目の試験では、不良になるメモリセルは存在しない。
（２）２列目の各メモリセルの試験を行うと、メモリセル番号６のみが不良になる。
（３）不良となったメモリセル番号６の座標（Ｘ＝２，Ｙ＝２）を記憶する。
（４）３列目の試験を行うと、メモリセル番号３と１１が不良になる。不良になる座標（Ｘ＝３，Ｙ＝１）および座標（Ｘ＝３，Ｙ＝３）を記憶する。
（５）４列目の試験を行うと、メモリセル番号８が不良になる。不良になる座標（Ｘ＝４，Ｙ＝２）を記憶する。
（６）つぎの演算を行う。
Ｘ座標＝不良メモリセルのＸ座標の総和／不良のメモリ数＝（２＋３＋３＋４）／４＝３Ｙ座標＝不良メモリセルのＹ座標の総和／不良のメモリ数＝（２＋１＋３＋２）／４＝２  上記の演算式により，不良メモリセルの座標が、（Ｘ＝３，Ｙ＝２）となり、不良メモリセルの番号が７であることを特定できる。
【００３９】
図８は、本発明の実施の形態になるメモリセルの読出し動作フローを示す。
【００４０】
まず、ステップＳ１１において、メモリセルにテストパターンにしたがって、データを書き込む。このとき、書込みは、テストパターンにおいて、ターゲットのメモリセルの極性（論理値）に対して、周囲のメモリセルの極性が反発するように論理値が設定されている。
【００４１】
つぎに、ステップＳ１２において、メモリセルのターゲットセルに対して、繰り返し読み出し動作を行う。
【００４２】
さらに、ステップＳ１３において、全てのメモリセルの読み出しを行い、書き込みのときと同じ論理値であることを確認する。
【産業上の利用可能性】
【００４３】
本発明は、磁気ランダムアクセスメモリの試験装置の分野に関する。
【符号の説明】
【００４４】
１  ＭＲＡＭ素子
２  書込み部
３  読出し部
４  不良メモリセル格納部
５  座標変換部
６  演算部
１１  制御端子
１２  アドレス端子
１３  データ入力端子
１４  データ出力端子
２１  制御信号発生部
２２  アドレス発生部
２３  データ発生部
３１  制御信号発生部
３２  アドレス発生部
３３  繰返し処理部
３４  比較判定部
１００  パターンファイル生成部
２００  比較パターンファイル部
【図１】
2010257513.tif 000003
【図２】
2010257513.tif 000004
【図３】
2010257513.tif 000005
【図４】
2010257513.tif 000006
【図５】
2010257513.tif 000007
【図６】
2010257513.tif 000008
【図７】
2010257513.tif 000009
【図８】
2010257513.tif 000010
【図９】
2010257513.tif 000011
【図１０】
2010257513.tif 000012
【図１１】
2010257513.tif 000013