(57)【要約】【課題】ミリ波帯域での基板への電磁波の漏れによる減衰が小さいコプレーナ線路を提供すること。【解決手段】電気抵抗率が１ｋΩｃｍ〜１０ｋΩｃｍのシリコン基板１２と、シリコン基板の第１主面１２ａ側に形成される界面低抵抗層１４と、界面低抵抗層上に形成される絶縁膜１６と、絶縁膜の表面側に形成される信号線路１８及び信号線路を平面的に挟む位置に設けられた１対の接地導体２０ａ，２０ｂとを備えていて、界面低抵抗層の電気抵抗率が、０．０１Ωｃｍより大きい。【選択図】図５
2010226410.tif 000002
【特許請求の範囲】
【請求項１】
電気抵抗率が１ｋΩｃｍ〜１０ｋΩｃｍのシリコン基板と、該シリコン基板の第１主面側に形成される界面低抵抗層と、該界面低抵抗層上に形成される絶縁膜と、該絶縁膜の表面側に形成される信号線路及び該信号線路を平面的に挟む位置に設けられた１対の接地導体とを備えていて、
前記界面低抵抗層の電気抵抗率が、０．０１Ωｃｍより大きいことを特徴とするコプレーナ線路。
【請求項２】
前記絶縁膜を構成する材料として、フッ素系の感光性低誘電率コーティング樹脂を用いることを特徴とする請求項１に記載のコプレーナ線路。
【請求項３】
前記界面低抵抗層の電気抵抗率が、前記絶縁膜として前記フッ素系の感光性低誘電率コーティング樹脂を用いた場合に比較して、前記絶縁膜としてＳｉＯ２又はＳｉＮを用いた場合の方が小さい値であることを特徴とする請求項２に記載のコプレーナ線路。
【請求項４】
前記フッ素系の感光性低誘電率コーティング樹脂が、ＡＬ−ＰＯＬＹＭＥＲ（旭硝子株式会社：商品名）であることを特徴とする請求項２又は３に記載のコプレーナ線路。
【請求項５】
前記絶縁膜の厚みを２μｍ以上かつ８μｍ以下とすることを特徴とする請求項３又は４に記載のコプレーナ線路。
【請求項６】
前記信号線路と前記絶縁膜の表面との間に間隔が設けられており、該間隔に対応する絶縁膜の表面領域に、１対の前記接地導体を電気的に接続するクロス配線が設けられていることを特徴とする請求項１〜５のいずれか一項に記載のコプレーナ線路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ミリ波の周波数帯域で動作する集積回路チップ間の接続や集積回路チップとパッケージのコネクタとの接続に用いられるコプレーナ線路に関する。
【背景技術】
【０００２】
ミリ波の周波数帯域で用いられるコプレーナ線路は、一般にＧａＡｓあるいはＩｎＰ等の化合物半導体結晶基板に、金属配線パターンが形成されて構成される。これら化合物半導体結晶基板は、１０７Ωｃｍ程度の高い抵抗率を有するため、化合物半導体結晶基板にコプレーナ線路を形成すれば、基板への電磁波の漏れを低減できる。
【０００３】
従って、化合物半導体結晶基板を用いることにより、周波数が１０ＧＨｚ以上の高周波数帯域におけるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を作成することが可能である。すなわち、化合物半導体結晶基板にトランジスタ又はミキサ等の能動デバイスや、能動デバイスの入出力側にインピーダンス整合回路としての伝送線路、あるいは、フィルタ又はインダクタ等の受動素子を形成することができる。
【０００４】
しかしながら、化合物半導体結晶基板は、シリコン結晶基板と比較して高価である。また、これら化合物半導体結晶基板の市場におけるサイズの主流は、直径３〜４インチ（１インチは約２．５４ｃｍ）である。一方、シリコン結晶基板のサイズの主流は、直径６インチ以上である。このように、化合物半導体結晶基板は、高価である上、サイズも小さいので、化合物半導体結晶基板に形成されるコプレーナ線路は、製造コストが高くなる。
【０００５】
一方、抵抗率が１ｋΩｃｍ〜１０ｋΩｃｍ程度のシリコン単結晶基板に膜厚が１０μｍ以上のＳｉＯ２膜、ＳｉＮ膜又はポリイミド膜などの絶縁膜を形成し、この絶縁膜上に信号線路と接地導体を形成したコプレーナ線路が知られている（例えば、特許文献１参照）。このコプレーナ線路によれば、基板としてシリコン単結晶基板を用いる場合であっても、基板への電磁波の漏れを低減でき、周波数が１０ＧＨｚ以上の高周波数帯域のＭＭＩＣを製造することが可能である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−６８７１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の特許文献１に開示されているコプレーナ線路では、絶縁膜の膜厚が１０μｍ以上であるために、成膜に長時間を要するという問題点があった。すなわち、絶縁膜としてＳｉＯ２膜又はＳｉＮ膜を、プラズマＣＶＤ装置を用いて形成する場合、膜厚１０μｍの絶縁膜を形成するには、例えば４〜１２時間を要し、プラズマＣＶＤ法による絶縁膜の形成は非現実的である。
【０００８】
この出願に係る発明者は、鋭意研究した結果、シリコン基板上に絶縁膜を形成したとき、後述するようにシリコン基板と絶縁膜との間の界面層が低抵抗層であることを発見し、この界面低抵抗層を利用すれば上述の課題を解決できると判断した。
【０００９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、シリコン単結晶基板に膜厚が１０μｍ以上であるような厚い絶縁膜を備えることなく、ミリ波帯域での基板への電磁波の漏れによる減衰が小さいコプレーナ線路を提供することである。
【課題を解決するための手段】
【００１０】
上述の目的の達成を図るために、この発明のコプレーナ線路は、電気抵抗率が１ｋΩｃｍ〜１０ｋΩｃｍのシリコン基板と、シリコン基板の第１主面側に形成される界面低抵抗層と、界面低抵抗層上に形成される絶縁膜と、絶縁膜の表面側に形成される信号線路及び信号線路を平面的に挟む位置に設けられた１対の接地導体とを備えていて、界面低抵抗層の電気抵抗率を、０．０１Ωｃｍより大きくする。
【００１１】
このコプレーナ線路において、絶縁膜を構成する材料として、フッ素系の感光性低誘電率コーティング樹脂を用いることが好ましい。
【００１２】
このコプレーナ線路において、界面低抵抗層の電気抵抗率が、絶縁膜としてフッ素系の感光性低誘電率コーティング樹脂を用いた場合に比較して、絶縁膜としてＳｉＯ２又はＳｉＮを用いた場合の方が小さい値であることが好ましい。
【００１３】
ここで、フッ素系の感光性低誘電率コーティング樹脂が、ＡＬ−ＰＯＬＹＭＥＲ（旭硝子株式会社：商品名）であることが好ましい。
【００１４】
上述のコプレーナ線路において、絶縁膜の厚みを２μｍ以上かつ８μｍ以下とすることが好ましい。
【００１５】
また、信号線路と絶縁膜の表面との間に間隔が設けられており、間隔に対応する絶縁膜の表面領域に、１対の接地導体を電気的に接続するクロス配線が設けられていることが好ましい。
【発明の効果】
【００１６】
この発明のコプレーナ線路は上述のように構成しているので、電磁波の漏れによる減衰が小さい。
【図面の簡単な説明】
【００１７】
【図１】界面低抵抗層の概念的な模式図である。
【図２】（Ａ）は、界面低抵抗層の存在を評価するための評価用コプレーナ線路の断面切り口を示す模式図であり、及び（Ｂ）は、評価用コプレーナ線路の平面図である。
【図３】コプレーナ線路の評価に用いた評価系の模式図である。
【図４】界面低抵抗層が存在することの説明に供する特性図である。
【図５】（Ａ）は、実施の形態１のコプレーナ線路の断面切り口を示す模式図であり、及び（Ｂ）は、実施の形態１のコプレーナ線路の構造を概略的に示す平面図である。
【図６】（Ａ）はコプレーナ線路の、シリコン基板の第１主面に垂直であり、かつ信号線路の長さ方向に対しても垂直な平面による切り口断面を示す図であり、及び（Ｂ）は、等角写像によって得られるコプレーナ線路の写像を示す図である。
【図７】実施の形態１のコプレーナ線路及びＩｎＰ基板を用いたコプレーナ線路の減衰定数を比較した特性図である。
【図８】実施の形態１のコプレーナ線路及び評価用コプレーナ線路の減衰定数を比較した特性図である。
【図９】実施の形態１のコプレーナ線路において、減衰定数の基板バイアス電圧に対する依存性を示した特性図である。
【図１０】従来型クロス配線の構造を概略的に示す切断端面図である。
【図１１】（Ａ）は、実施の形態２のクロス配線を備えたコプレーナ線路を模式的に示す斜視図、（Ｂ）は、（Ａ）のクロス配線の部分におけるＡ−Ａ切断端面図である。
【図１２】（Ａ）〜（Ｄ）は、クロス配線の製造工程の一工程段階を抜き出して順に示す工程断面図である。
【図１３】（Ａ）〜（Ｄ）は、クロス配線の製造工程の一工程段階を抜き出して順に示す工程断面図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、この発明の実施の形態について説明する。なお、各図は、各構成要素の形状、大きさ及び配置関係について、この発明が理解できる程度に概略的に示してある。また、以下、この発明の好適な構成例について説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は、以下の実施の形態に何ら限定されない。また、各図において、共通する構成要素には同符号を付し、その説明を省略することもある。
【００１９】
（界面低抵抗層について）
実施の形態のコプレーナ線路の説明に先立ち、この発明において重要な意味を持つ界面低抵抗層について、図１〜図４を参照して説明する。
【００２０】
図１は、界面低抵抗層の概念的な模式図である。図２（Ａ）は、界面低抵抗層の存在を評価するための評価用コプレーナ線路の断面切り口を示す模式図である。図２（Ｂ）は、評価用コプレーナ線路の平面図である。図３は、評価に用いた評価系の模式図である。図４は、界面低抵抗層が存在することの説明に供する特性図である。
【００２１】
まず、発明者らが見いだした界面低抵抗層について概略を説明する。発明者らは、シリコン基板の第１主面上にＳｉＯ２やＳｉＮの絶縁膜を形成した場合に、シリコン基板と絶縁膜との間の界面に電気抵抗率が小さい界面低抵抗層が形成されることを見いだした。
【００２２】
図１に、界面低抵抗層の概念的な模式図を示す。図１において、符号１０２はシリコン基板を示し、符号１０３は、シリコン基板１０２の第１主面１０２ａ上に形成されたＳｉＯ２やＳｉＮ等の絶縁膜を示し、及び符号１０５は界面低抵抗層を示す。
【００２３】
界面低抵抗層１０５は、図１に示すように、シリコン基板１０２と絶縁膜１０３との界面のシリコン基板１０２側に形成される。
【００２４】
発明者の評価によれば、シリコン基板１０２の第１主面１０２ａ上に積層する絶縁膜１０３が、ＳｉＮ膜及びＳｉＯ２膜の場合には、それぞれ界面低抵抗層１０５の第１主面１０２ａに垂直に測った厚みは約８ｎｍであり、それら膜の電気抵抗率は約０．０１Ωｃｍであることが明らかとなった。
【００２５】
続いて、界面低抵抗層１０５の存在を示す実験結果について、図２〜図４を参照して説明する。
【００２６】
まず、図２（Ａ）を参照して、界面低抵抗層１０５の存在の評価に用いた評価用コプレーナ線路１００の断面構造について説明する。
【００２７】
図２（Ａ）によると、評価用コプレーナ線路１００は、電気抵抗率が１ｋΩｃｍ〜１０ｋΩｃｍのシリコン基板１０２と、シリコン基板１０２の平坦な第１主面１０２ａ上に形成されるＳｉＮ膜１０６と、ＳｉＮ膜１０６上に形成される信号線路１０８及び信号線路１０８を平面的に挟む位置に設けられた１対の接地導体１１０ａ，１１０ｂとを備えている。
【００２８】
ここで、ＳｉＮ膜１０６は厚みを約２００ｎｍとする。ＳｉＮ膜１０６は、シリコン基板１０２の第１主面１０２ａの全面に一様な厚みで形成されている。
【００２９】
信号線路１０８及び接地導体１１０ａ，１１０ｂは、２層構造であり、断面構造が等しい。すなわち、信号線路１０８及び接地導体１１０ａ，１１０ｂは、カレントフィルム１１２ａと金属膜１１２ｂとがこの順にＳｉＮ膜１０６に積層された構造を有している。
【００３０】
カレントフィルム１１２ａは、厚みが約５０ｎｍのＴｉ膜と、厚みが約１００ｎｍのＡｕ膜とがこの順序でＳｉＮ膜１０６の表面に積層された構造を有している。
【００３１】
金属膜１１２ｂは、厚みが約４μｍのＡｕ膜がカレントフィルム１１２ａに積層されることで形成されている。
【００３２】
次に、図２（Ｂ）を参照して、評価用コプレーナ線路１００の平面構造について説明する。
【００３３】
図２（Ｂ）によると、評価用コプレーナ線路１００は、直線状に延びる信号線路１０８と、この信号線路１０８を挟んで、信号線路１０８と平行に延在する１対の接地導体１１０ａ，１１０ｂとを有している。
【００３４】
より詳細には、信号線路１０８は、後述する第１及び第２ポート１０８Ｐ１及び１０８Ｐ２の間の長さがＬの長尺な矩形状に形成されている。
【００３５】
接地導体１１０ａは、信号線路１０８との間に間隔を空けて、信号線路１０８と平行に延在する長尺な矩形状に形成されている。接地導体１１０ａの第１及び第２ポート１１０ａＰ１及び１１０ａＰ２間の長さは、信号線路１０８と同様にＬとする。
【００３６】
接地導体１１０ｂは、信号線路１０８を挟んで接地導体１１０ａと線対称の位置に設けられていて、接地導体１１０ａと等しい形状を有している。接地導体１１０ｂの第１及び第２ポート１１０ｂＰ１及び１１０ｂＰ２間の長さは、信号線路１０８と同様にＬとする。
【００３７】
なお、信号線路１０８と接地導体１１０ａとの間の間隔、及び信号線路１０８と接地導体１１０ｂとの間の間隔は、互いに等しい寸法を有している。
【００３８】
信号線路１０８、及び接地導体１１０ａ及び１１０ｂの両端部には、後述する小信号特性を測定するための電極パッドが形成されている。より詳細には、信号線路１０８及び接地導体１１０ａ、１１０ｂの図面左側の端部には、電極パッドとしての第１ポート１０８Ｐ１，１１０ａＰ１及び１１０ｂＰ１が形成されている。
【００３９】
信号線路１０８及び接地導体１１０ａ、１１０ｂの図面右側の端部には、電極パッドとしての第２ポート１０８Ｐ２，１１０ａＰ２及び１１０ｂＰ２が形成されている。この第１及び第２ポートには、後述する小信号評価系１２０のプローブヘッド１２６Ｐ１及び１２６Ｐ２が接触される（図３参照）。
【００４０】
次に、図３を参照して、評価用コプレーナ線路１００の減衰定数の測定方法について簡単に説明する。図３は、評価用コプレーナ線路１００の測定に用いた評価系の模式図である。
【００４１】
小信号評価系１２０は、本体１２２と、基板載置ステージ１２４と、プローブヘッド１２６Ｐ１及び１２６Ｐ２と、パーソナルコンピュータ１２８とで構成されている。
【００４２】
測定は、評価用コプレーナ線路１００を基板載置ステージ１２４上に載置して行われる。その上で、評価用コプレーナ線路１００の第１ポート１０８Ｐ１，１１０ａＰ１及び１１０ｂＰ１にプローブヘッド１２６Ｐ１を接触させ、同時に第２ポート１０８Ｐ２，１１０ａＰ２及び１１０ｂＰ２にプローブヘッド１２６Ｐ２を接触させる。そして、プローブヘッド１２６Ｐ１及び１２６Ｐ２間に印加した信号の応答としての小信号の測定を行う。
【００４３】
小信号評価系１２０を用いた測定により、評価用コプレーナ線路１００の小信号特性としてのＳパラメータが得られる。
【００４４】
ここでＳパラメータとは、プローブヘッド１２６Ｐ１及び１２６Ｐ２からの入力信号に対する透過出力電気信号及び反射出力電力成分の比として与えられる量であり、２行２列の行列の行列要素として与えられる。信号線路１０８を伝播する高周波信号の減衰の程度を示す単位長さ当たりの減衰定数αｍ（ｄＢ／ｍ）は、このＳパラメータの一つである行列要素Ｓ２１（又はＳ１２）を用いると、下記式（１）で与えられる。
αｍ＝−２０（ｌｏｇ（｜Ｓ２１｜））／Ｌ・・・（１）
【００４５】
次に、図４を参照して、シリコン基板１０２とＳｉＮ膜１０６との界面に界面低抵抗層１０５が形成されていることについて説明する。
【００４６】
図４は、界面低抵抗層が存在することの説明に供する特性図であり、横軸が高周波信号の周波数（ＧＨｚ）を示し、縦軸が減衰定数αｍ（ｄＢ／ｍ）を示す。図には、評価用コプレーナ線路１００のシリコン基板１０２に裏面側から印加したバイアス電圧（以下、「基板バイアス電圧」とも称する。）を変えた７本の曲線が描かれている。すなわち、曲線１が、基板バイアス電圧が０Ｖの場合の減衰定数を示している。曲線２が、基板バイアス電圧が−２０Ｖの場合の減衰定数を示している。曲線３が、基板バイアス電圧が−４０Ｖの場合の減衰定数を示している。曲線４が、基板バイアス電圧が−５０Ｖの場合の減衰定数を示している。曲線５が、基板バイアス電圧が＋２０Ｖの場合の減衰定数を示している。曲線６が、基板バイアス電圧が＋４０Ｖの場合の減衰定数を示している。曲線７が、基板バイアス電圧が＋５０Ｖの場合の減衰定数を示している。
【００４７】
なお、ここで、評価用コプレーナ線路１００への基板バイアス電圧の印加は、小信号評価系の基板載置ステージ１２４に所望の電圧を印加することで行った。
【００４８】
図４を参照すると、シリコン基板１０２上に形成する絶縁膜としてＳｉＮ膜１０６を用いた場合には、基板バイアス電圧の大小により減衰定数が大きく変化することが分かる。すなわち、曲線１〜曲線４を参照すると、基板バイアス電圧が負の場合、基板バイアス電圧の絶対値が大きくなっていくと、減衰定数が大きくなる（特性が悪くなる）ことが分かる。反対に、曲線５〜曲線７に示すように、基板バイアス電圧が正の場合、基板バイアス電圧の絶対値が大きくなっていくと、減衰定数が小さくなる（特性が良くなる）ことが分かる。
【００４９】
基板バイアス電圧による減衰定数の変化は、シリコン基板１０２とＳｉＮ膜１０６との間の界面のシリコン基板１０２側に導電型がｎ型の電気的抵抗が低い層（界面低抵抗層）の存在を仮定すると説明できる。
【００５０】
すなわち、曲線１〜曲線４に示すように、負の基板バイアス電圧をシリコン基板１０２の裏面側から印加すると、電気的な斥力の影響で自由電子がシリコン基板１０２の第１主面１０２ａ側に移動し、界面低抵抗層１０５に蓄積する。キャリアである自由電子が蓄積した結果、界面低抵抗層１０５の電気抵抗はより一層小さくなる。その結果、信号線路１０８を伝播する高周波信号のシリコン基板１０２への漏れが大きくなり減衰定数が大きくなる。
【００５１】
逆に、曲線５〜曲線７に示すように、正の基板バイアス電圧をシリコン基板１０２の裏面側から印加すると、電気的な引力の影響で自由電子がシリコン基板１０２の裏面側に移動する。その結果、界面低抵抗層１０５に存在する自由電子の量が減少する。キャリアである自由電子が減少した結果、界面低抵抗層１０５の電気抵抗はより一層大きくなる。その結果、信号線路１０８を伝播する高周波信号のシリコン基板１０２への漏れが小さくなり減衰定数が小さくなる。
【００５２】
このように、図４に示した減衰定数の測定結果から、界面低抵抗層１０５が存在することが示される。
【００５３】
（実施の形態１）
図５を参照して、この実施の形態のコプレーナ線路の構造について説明する。図５（Ａ）は、コプレーナ線路の断面切り口を示す模式図である。図５（Ｂ）は、コプレーナ線路の構造を概略的に示す平面図である。
【００５４】
図５（Ａ）を参照すると、コプレーナ線路１０は、電気抵抗率が１ｋΩｃｍ〜１０ｋΩｃｍのシリコン基板１２と、シリコン基板１２の第１主面１２ａ側に形成される界面低抵抗層１４と、界面低抵抗層１４上に形成される絶縁膜１６と、絶縁膜１６の表面側に、例えば絶縁膜１６に接して形成される信号線路１８及び信号線路１８を平面的に挟む位置に、例えば、絶縁膜１６に接して設けられた１対の接地導体２０ａ，２０ｂとを備えている。
【００５５】
図５（Ｂ）を参照すると、コプレーナ線路１０は、直線状に延びる信号線路１８と、この信号線路１８を挟んで、信号線路１８と平行に延在する１対の接地導体２０ａ，２０ｂとを有している。
【００５６】
より詳細には、この実施の形態に示す例では、信号線路１８は長尺な矩形状に形成されている。接地導体２０ａは、信号線路１８との間に間隔を空けて、信号線路１８と平行に延在する長尺な矩形状に形成されている。
【００５７】
接地導体２０ｂは、信号線路１８を挟んで接地導体２０ａと線対称の位置に設けられていて、接地導体２０ａと等しい形状を有している。なお、信号線路１８と接地導体２０ａとの間の間隔、及び信号線路１８と接地導体２０ｂとの間の間隔は、互いに等しい寸法を有している。
【００５８】
信号線路１８及び接地導体２０ａ，２０ｂは、断面構造が等しい。すなわち、信号線路１８及び接地導体２０ａ，２０ｂは、カレントフィルム２２ａと金属膜２２ｂとがこの順に絶縁膜１６に積層された構造を有している。
【００５９】
カレントフィルム２２ａは、厚みが約５０ｎｍのＴｉ膜と、厚みが約１００ｎｍのＡｕ膜とがこの順序で絶縁膜１６の表面に積層された構造を有している。
【００６０】
金属膜２２ｂは、厚みが約４μｍのＡｕ膜が、例えばメッキ法によりカレントフィルム２２ａに積層されることで形成されている。
【００６１】
シリコン基板１２の電気抵抗率は、１ｋΩｃｍ〜１０ｋΩｃｍであることが好ましい。シリコン基板１２の電気抵抗率が１ｋΩ未満であると、コプレーナ線路１０を伝播する高周波信号の減衰定数が大きくなるために好ましくない。シリコン基板１２の電気抵抗率は大きければ大きいほど、高周波信号の減衰定数が小さくなるために好ましい。
【００６２】
界面低抵抗層１４は、上述したように、シリコン基板１２の第１主面１２ａ上に絶縁膜１６を形成すると、シリコン基板１２／絶縁膜１６の界面のシリコン基板１２側に不可避的に形成される電気抵抗が小さい（導電性が高い）層である。この界面低抵抗層１４の電気抵抗率は、絶縁膜１６としてＳｉＯ２又はＳｉＮを用いた場合に形成される界面低抵抗層の電気抵抗率よりも大きい値であることが好ましい。
【００６３】
絶縁膜１６は、シリコン基板１２の第１主面１２ａの全面に形成されている。絶縁膜１６を構成する材料は、好ましくは、例えばフッ素系の感光性低誘電率コーティング樹脂とする。より具体的には、絶縁膜１６を構成する材料として、フッ素系の感光性低誘電率コーティング樹脂であるＡＬ−ＰＯＬＹＭＥＲ（旭硝子株式会社：商品名）を用いることが好ましい。絶縁膜１６としてＡＬ−ＰＯＬＹＭＥＲ（旭硝子株式会社：商品名）を用いることにより、後述するように、界面低抵抗層１４の電気抵抗率を、絶縁膜１６としてＳｉＮやＳｉＯ２を用いた場合よりも大きくし、コプレーナ線路１０の減衰定数を小さくすることができる。
【００６４】
絶縁膜１６の第１主面１２ａに垂直に測った厚みは、この実施の形態に示す例では、好ましくは、例えば約６．４μｍとする。しかし、絶縁膜１６の厚みは６．４μｍには限定されず、２μｍ以上であればよい。絶縁膜１６の厚みが２μｍ以上であれば、コプレーナ線路１０の減衰定数を実用上充分に小さい値とすることができる。
【００６５】
絶縁膜１６の厚みの上限値に特に制限はないが、シリコン基板１２に対する１回のスピンコート塗布で成膜できるＡＬ−ＰＯＬＹＭＥＲ（旭硝子株式会社：商品名）の膜厚が８μｍであることを勘案すると、絶縁膜１６の厚みは８μｍ以下とすることが好ましい。
【００６６】
信号線路１８の幅ｗ、及び信号線路１８と接地導体２０ａ，２０ｂとの間の間隔ｇは、高周波回路の特性インピーダンスと一致させるように設計することが好ましい。以下、この点について説明する。
【００６７】
コプレーナ線路１０の特性インピーダンスを求めるためには、キャパシタンス成分の値Ｃｓが必要となる。コプレーナ線路１０によって形成される単位長さ当たりのキャパシタンス成分の値Ｃｓは、等角写像法によって求めることができる（例えば、論文：C.P.Wen, "Coplanar Waveguide: A Surface Strip Transmission Line Suitable for Nonreciprocal Gyromagnetic Device Applications", IEEE Transactions on Microwave Theory and Techniques, vol.MTT-17, No.12, pp.1087-1090 (1969)を参照）。
【００６８】
図６(Ａ)及び（Ｂ）を参照して、キャパシタンス成分の値Ｃｓの導出法について説明する。図６（Ａ）は、コプレーナ線路の、シリコン基板１２の第１主面１２ａに垂直であり、かつ信号線路１８の長さ方向に対しても垂直な平面による切断端面を示す図である。図６(Ｂ)は、等角写像によって得られるコプレーナ線路１０の写像を示す図である。
【００６９】
図６（Ａ）の紙面内において、信号線路１８の幅方向の線対称中心を原点０とし、シリコン基板１２の第１主面１２ａ上であって、信号線路１８の幅方向にｘ軸、このｘ軸と被測定基板とに垂直にｙ軸を取る。信号線路１８の両端のｘ座標を−ａ１及びａ１とすると、信号線路１８の幅ｗは２ａ１で与えられる。また、接地導体２０ａ及び２０ｂの信号線路１８に対する側の端のｘ座標をそれぞれ−ｂ１及びｂ１とすれば、信号線路１８から接地導体２０ａ及び２０ｂまでのそれぞれの距離ｇは、ｂ１−ａ１で与えられる。
【００７０】
シリコン基板１２は、ｙ軸の負の方向に半無限大の大きさを有しているものとする。C.P.Wenの上述の論文によれば、図６（Ａ）に示すコプレーナ線路を等角写像することによって、図６（Ｂ）に示す写像が得られる。すなわち図６（Ｂ）に示す写像において、誘電体である半無限大のシリコン基板１２が、等角写像を表す複素平面上での４点（−ａ＋ｊｂ）、（ａ＋ｊｂ）、（−ａ）、（ａ）を頂点とする長方形で囲まれた図形として写像される。
【００７１】
写像前の信号線路１８、接地導体２０ａ及び２０ｂのそれぞれは、写像後は図６（Ｂ）に示すように、等角写像を表す複素平面上で（−ａ＋ｊｂ）、（ａ＋ｊｂ）、（−ａ）及び（ａ）で与えられる４点を頂点とする長方形を構成する４辺にそれぞれ写像される。信号線路１８から接地導体２０ａ及び２０ｂまでのそれぞれの距離ｇは、写像によって、距離ｂに変換され、等角写像を表す複素平面上での長方形の上下の辺の長さは２ａとなる。
【００７２】
このように写像することによって、コプレーナ線路１０を構成する導体部分と、シリコン基板１２と、コプレーナ線路１０を構成する導体部分、及び周囲の真空によって形成されるキャパシタの容量が計算可能となる。
【００７３】
写像後のａ及びｂの具体的な値は得られないが、上述のC.P.Wenの論文に開示された公式を用いれば、ａとｂとの比（ａ／ｂ）を得ることができる。この比（ａ／ｂ）の値を用いて、コプレーナ線路１０を構成する導体部分と被測定基板とによって形成されるキャパシタンス成分の値Ｃｓ、及びコプレーナ線路１０を構成する導体部分及び被測定基板の双方以外の領域によって形成されるキャパシタンスの値Ｃａは、それぞれ次式(２)及び(３)で与えられる。ここで、εrはシリコン基板１２の比誘電率、ε０は真空の誘電率である。
Ｃｓ＝２εｒε０ａ／ｂ・・・（２）
Ｃａ＝２ε０ａ／ｂ・・・（３）
【００７４】
ここで、コプレーナ線路を一体と見なす系全体のキャパシタンスをＣとすると、Ｃは、Ｃｓ及びＣａを用いて、Ｃ＝Ｃｓ＋Ｃａで与えられる。
【００７５】
ところで、コプレーナ線路を伝播する電磁波の位相速度ｖｐは、次式(４)で与えられる。
ｖｐ＝（２／（εｒ＋１））０．５×ｃ０・・・（４）
【００７６】
従って、コプレーナ線路を一体と見なす系全体の特性インピーダンスＺ０は、次式(５)で与えられる。
Ｚ０＝１／（Ｃｖｐ）・・・（５）
【００７７】
無線通信システムにおいては、特性インピーダンスは５０Ωに設定される場合が多いので、式(５)で与えられる特性インピーダンスの値が５０Ωとなるよう設定するのがよい。
【００７８】
続いて、図７〜図９を参照して、コプレーナ線路１０の動作について説明する。
【００７９】
図７は、この実施の形態のコプレーナ線路１０とＩｎＰ基板を用いたコプレーナ線路の減衰定数を比較した特性図である。図８は、この実施の形態のコプレーナ線路１０と、評価用コプレーナ線路１００の減衰定数を比較した特性図である。図９は、この実施の形態のコプレーナ線路１０において、減衰定数の基板バイアス電圧に対する依存性を示した特性図である。
【００８０】
なお、図７〜図９に共通して、縦軸は減衰定数（ｄＢ／ｍ）を示し、及び横軸は高周波信号の周波数（ＧＨｚ）を示す。また、図７〜図９を得るに当たっては、評価用コプレーナ線路１００において減衰定数を求めたと同様の方法で測定を行っている。また、図７〜図９に共通して、絶縁膜１６としては、厚みが６．４μｍのＡＬ−ＰＯＬＹＭＥＲ（旭硝子株式会社：商品名）を用いている。
【００８１】
図７には、２本の曲線が描かれている。曲線１は、電気抵抗率が１０７Ωｃｍ程度であるＩｎＰを基板として用いたコプレーナ線路における減衰定数を示している。曲線２は、この実施の形態のコプレーナ線路１０の減衰定数を示している。
【００８２】
図７を参照すると、この実施の形態のコプレーナ線路１０は、測定した周波数範囲（０．５〜１００．５ＧＨｚ）で、従来から高周波回路に用いられてきたＩｎＰを基板として用いたコプレーナ線路とほぼ同等の減衰定数を示すことが分かる。
【００８３】
図８には、２本の曲線が描かれている。曲線１は、上述した評価用コプレーナ線路１００の減衰定数を示している。曲線２は、この実施の形態のコプレーナ線路１０の減衰定数を示している。
【００８４】
図８を参照すると、この実施の形態のコプレーナ線路１０は、測定した周波数範囲（０．５〜１００．５ＧＨｚ）で、絶縁膜としてＳｉＮ膜１０６を用いた評価用コプレーナ線路１００よりも小さい減衰定数を有している。つまり、この実施の形態のコプレーナ線路１０の方が評価用コプレーナ線路１００に比べて高周波信号の損失が小さいことが分かる。
【００８５】
図９には、シリコン基板１２に印加する基板バイアス電圧を変化させた７本の曲線が描かれている。すなわち、曲線１が、基板バイアス電圧が０Ｖの場合のコプレーナ線路１０の減衰定数を示している。曲線２が、基板バイアス電圧が−２０Ｖの場合のコプレーナ線路１０の減衰定数を示している。曲線３が、基板バイアス電圧が−４０Ｖの場合のコプレーナ線路１０の減衰定数を示している。曲線４が、基板バイアス電圧が−５０Ｖのコプレーナ線路１０の場合の減衰定数を示している。曲線５が、基板バイアス電圧が＋２０Ｖの場合のコプレーナ線路１０の減衰定数を示している。曲線６が、基板バイアス電圧が＋４０Ｖの場合のコプレーナ線路１０の減衰定数を示している。曲線７が、基板バイアス電圧が＋５０Ｖの場合のコプレーナ線路１０の減衰定数を示している。
【００８６】
図９に示した結果は、既に説明した図４を得た方法と同様にして測定している。図４と図９とを比較すると、この実施の形態のコプレーナ線路１０は、基板バイアス電圧の変化に対する減衰定数の変化率が評価用コプレーナ線路１００よりも小さいことが分かる。これは、ＡＬ−ＰＯＬＹＭＥＲ（旭硝子株式会社：商品名）を絶縁膜１６として用いた場合に形成される界面低抵抗層１４の電気抵抗率が、絶縁膜としてＳｉＮやＳｉＯ２を用いた評価用コプレーナ線路１００で形成される界面低抵抗層の電気抵抗率よりも大きいためと推測される。
【００８７】
上述したように、この実施の形態のコプレーナ線路１０では、界面低抵抗層１４の電気抵抗率を０．０１Ωｃｍより大きい値にすることができる絶縁膜１６をシリコン基板１２上に形成している。その結果、高周波信号の漏れによる減衰が小さいコプレーナ線路１０を得ることができる。
【００８８】
（実施の形態２）
続いて、図１０〜図１３を参照して、実施の形態２のコプレーナ線路について説明する。
【００８９】
実施の形態２のコプレーナ線路には、いわゆるクロス配線が設けられている。クロス配線は、例えば高周波回路において、信号線路の両脇に沿って延在する両接地導体の電位を等しくするために、伝播する高周波の波長の１／４程度の間隔で両接地導体間を電気的に接続するための一種の橋絡（ブリッジ）配線である。
【００９０】
ここで、この実施の形態のクロス配線の理解に資するために、従来型のクロス配線について、図１０を参照して簡単に説明する。図１０は、従来型クロス配線の構造を概略的に示す切断端面図である。
【００９１】
図１０に示す構成例によれば、絶縁性の基板２０２の第１主面２０２ａ上に、信号線路２０４と、信号線路２０４を挟んで設けられた１対の接地導体２０６ａ及び２０６ｂとが設けられている。そして、従来型クロス配線２０８が、信号線路２０４の上空を跨いで、接地導体２０６ａと２０６ｂとを電気的に接続している。
【００９２】
このような従来型クロス配線２０８では、信号線路２０４の上空を跨いで配線を成膜する必要があるために、製造過程で段差部に断線（段切れ）が発生しやすい。
【００９３】
この段切れを解消するためには、クロス配線を基板側の表面に設ければよい。そこで実施の形態１で説明したコプレーナ線路の２つの接地導体間を橋絡するクロス配線を絶縁膜上に形成して備える構造とすればよい。
【００９４】
以下、図１１を参照して実施の形態２のコプレーナ線路について説明する。図１１（Ａ）は、この実施の形態のクロス配線を備えたコプレーナ線路の構造を模式的に示す斜視図である。図１１（Ｂ）は、（Ａ）のＡ−Ａ線における切断端面図である。なお、図１１（Ａ）は、この実施の形態のクロス配線の構造の理解に資するための参考図である。従って、図１１（Ａ）では、不要な構造の表示を省略してあるほか、主要な構造を誇張して描いてある。また、図１１（Ａ）においては、クロス配線５４を表わすために、クロス配線５４に対応する領域を点線で示してある。また、図１１（Ａ）及び（Ｂ）において、図５と同様の構成要素には同符号を付して、その説明を省略することもある。
【００９５】
図１１（Ａ）を参照すると、この実施の形態のコプレーナ線路５０では、図１０に示した従来型クロス配線２０８とは異なり、クロス配線５４が、絶縁膜１６上に形成されている。そして、クロス配線５４が設けられている領域において、信号線路５２と絶縁膜１６の表面との間に間隔が設けられている。つまり、絶縁膜１６上に設けられたクロス配線５４の上空を跨いで信号線路５２が延在している。
【００９６】
以下、図１１（Ｂ）を参照して、コプレーナ線路５０についてより詳細に説明する。
【００９７】
コプレーナ線路５０は、電気抵抗率が１ｋΩｃｍ〜１０ｋΩｃｍのシリコン基板１２と、シリコン基板１２の第１主面１２ａ側に形成される電気抵抗率が０．０１Ωｃｍより大きい界面低抵抗層１４と、界面低抵抗層１４上に形成される絶縁膜１６と、絶縁膜１６の表面側に形成される信号線路５２及び信号線路５２を平面的に挟む位置に設けられた１対の接地導体２０ａ，２０ｂと、クロス配線５４と、保護膜５６とを備えている。
【００９８】
保護膜５６は、この実施の形態では例えばＳｉＮ膜とし、クロス配線５４と、信号線路５２との接触による電気的リークを抑制する機能を有する。保護膜５６は、延在する領域により第１保護膜５６ａと第２保護膜５６ｂとに区分される。第１保護膜５６ａは、クロス配線５４が形成されている領域以外の領域（主に、接地導体２０ａ，２０ｂが形成されている領域）に設けられており、絶縁膜１６とカレントフィルム２２ａとの間に介在している。第２保護膜５６ｂは、主にクロス配線５４が形成されている領域に設けられており、この領域では、第２保護膜５６ｂは、クロス配線５４の表面に、一面を大気に露出して形成されている。
【００９９】
実施の形態１の信号線路１８（図５）とは異なり、この実施の形態の信号線路５２は、絶縁膜１６の表面との間に間隔５２ａが設けられている。より詳細には、クロス配線５４が形成されている領域で、信号線路５２は、絶縁膜１６及び第２保護膜５６ｂから離間して、言わば空中に浮いている。
【０１００】
クロス配線５４は、信号線路５２と絶縁膜１６との間の間隔５２ａに対応する絶縁膜１６の表面領域に、一対の接地導体２０ａ及び２０ｂを電気的に接続するように設けられている。より詳細には、クロス配線５４は、両接地導体２０ａ及び２０ｂに跨り、絶縁膜１６の表面に形成された、段差を有さない平面状の膜体である。すなわち、クロス配線５４は、空中に浮いている信号線路５２の下部空間と、信号線路５２と両接地導体２０ａ及び２０ｂとの間の間隔５８ａ，５８ｂとに跨って、両接地導体２０ａ及び２０ｂを電気的に接続している。これによりクロス配線５４は、接地導体２０ａ及び２０ｂを同電位に保つ。クロス配線５４は、この実施の形態に示す例では、例えばＡｕを材料とする。
【０１０１】
このように、この実施の形態では、クロス配線５４が、空中に浮いている信号線路５２の下部空間において平坦な絶縁膜１６の表面に形成されているとともに、段差を有さない平面状の膜体であるので、段切れの発生を抑制することができる。
【０１０２】
続いて、クロス配線５４の形成方法について図１２〜図１３を参照して説明する。図１２（Ａ）〜図１２（Ｄ）及び図１３（Ａ）〜図１３（Ｄ）は、クロス配線５４の製造工程の一工程段階を抜き出して順に示す工程断面図である。
【０１０３】
図１２（Ａ）に示すように、まず、電気抵抗率が１ｋΩｃｍ〜１０ｋΩｃｍのシリコン基板１２の第１主面１２ａ上に、ＡＬ−ＰＯＬＹＭＥＲ（旭硝子株式会社：商品名）を厚み６．４μｍでスピンコートする。そして、塗布したＡＬ−ＰＯＬＹＭＥＲ（旭硝子株式会社：商品名）を温度約３５０℃で約３０分焼成して、絶縁膜１６を形成する。
【０１０４】
これにより、シリコン基板１２と絶縁膜１６の界面のシリコン基板側には、電気抵抗率が、０．０１Ωｃｍより大きい界面低抵抗層１４が形成される。
【０１０５】
続いて、図１２（Ｂ）に示すように、クロス配線５４を絶縁膜１６上に形成する。より詳細には、公知のフォトリソグラフィにより、クロス配線５４に対応する領域に開口を有するレジストパターン（不図示）を形成し、公知のスパッタリング法等により、約２００ｎｍのＡｕ膜を形成する。
【０１０６】
続いて、図１２（Ｃ）に示すように、図１２（Ｂ）で得られた構造体の全面に、保護膜５６となるべき前駆保護膜５６Ｚを成膜する。より詳細には、従来公知のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、厚みが約２００ｎｍのＳｉＮ膜を形成する。これにより前駆保護膜５６Ｚが形成される。
【０１０７】
続いて、図１２（Ｄ）に示すように、クロス配線５４の両端部に位置する前駆保護膜５６Ｚの一部を除去して開口を形成し、後の工程で形成される接地導体２０ａ及び２０ｂとのコンタクトホール５４ａ及び５４ｂを形成する。より詳細には、従来公知のフォトリソグラフィにより、クロス配線５４の両端部に開口を有するレジストパターン（不図示）を形成し、従来公知のプラズマエッチングにより、上述した開口に存在する前駆保護膜５６Ｚを除去して、クロス配線５４の表面を露出させる。これによりコンタクトホール５４ａ及び５４ｂが形成される。また、この工程を終了することで、前駆保護膜５６Ｚは保護膜５６へと変化する。
【０１０８】
続いて、図１３（Ａ）に示すように、クロス配線５４上に残置されている保護膜５６、つまり第２保護膜５６ｂの表面にレジストパターン６０を形成する。より詳細には、従来公知のフォトリソグラフィにより、第２保護膜５６ｂの表面に限定された領域を被覆するレジストパターン６０を形成する。なお、このレジストパターン６０は言わばスペーサであり、後の工程で形成される信号線路５２と、第２保護膜５６ｂとの間に間隔５２ａを確保する機能を有する。
【０１０９】
続いて、図１３（Ｂ）に示すように、図１３（Ａ）に示す構造体の全表面を被覆するように、カレントフィルム２２ａを形成する。より詳細には、スパッタリング法により、厚みが約５０ｎｍのＴｉ膜と、厚みが約１００ｎｍのＡｕ膜とをこの順序で成膜する。
【０１１０】
続いて、図１３（Ｃ）に示すように、図１３（Ｂ）に示す構造体に信号線路５２と接地導体２０ａ，２０ｂとを分離するためのレジストパターン６２を形成する。より詳細には、従来公知のフォトリソグラフィにより、第２保護膜５６ｂの両端に対応する領域、すなわち間隔５８ａ及び５８ｂとなるべき領域を被覆するレジストパターン６２を形成する。なお、レジストパターン６２の厚みは、次の工程で形成される金属膜２２ｂとしてのＡｕ膜の厚み（約４μｍ）よりも大きくする。これは、接地導体２０ａ，２０ｂと信号線路５２とのリークを防ぐためである。
【０１１１】
続いて、図１３（Ｄ）に示すように、図１３（Ｃ）に示す構造体の全表面に、金属膜２２ｂとしての厚みが約４μｍのＡｕ膜を、メッキ法により成膜する。これにより、コンタクトホール５４ａ及び５４ｂの内部が金属膜２２ｂで充填される。
【０１１２】
最後に、レジストパターン６２を従来公知の方法で除去して信号線路５２と接地導体２０ａ，２０ｂとの間の間隔５８ａ及び５８ｂを形成する。そして、第２保護膜５６ｂ上のカレントフィルム２２ａ及びスペーサとしてのレジストパターン６０を公知の方法で除去して、第２保護膜５６ｂ、従ってクロス配線５４を跨ぐように空中に延在する信号線路５２を形成する。これにより図１１に示すようなクロス配線５４が得られる。
【符号の説明】
【０１１３】
１０，５０  コプレーナ線路
１２  シリコン基板
１２ａ  第１主面
１４  界面低抵抗層
１６  絶縁膜
１８，５２  信号線路
２０ａ，２０ｂ  接地導体
２２ａ  カレントフィルム
２２ｂ  金属膜
５４  クロス配線
５４ａ，５４ｂ  コンタクトホール
５６  保護膜
５６ａ  第１保護膜
５６ｂ  第２保護膜
５６Ｚ  前駆保護膜
５８ａ，５８ｂ  間隔
６０，６２  レジストパターン
【図１】
2010226410.tif 000003
【図２】
2010226410.tif 000004
【図３】
2010226410.tif 000005
【図５】
2010226410.tif 000006
【図６】
2010226410.tif 000007
【図８】
2010226410.tif 000008
【図１０】
2010226410.tif 000009
【図１１】
2010226410.tif 000010
【図１２】
2010226410.tif 000011
【図１３】
2010226410.tif 000012
【図４】
2010226410.tif 000013
【図７】
2010226410.tif 000014
【図９】
2010226410.tif 000015