(57)【要約】【課題】光導波路と光素子との光軸の相対位置を正確に把握することが望まれている。【解決手段】光導波路デバイスは、基板と、基板上に配置される光素子と、基板上に形成された光導波路を備える光回路部とを備える。光回路部は、光素子と光軸が合わせられたコアと、コアと同じ層に配置され、光素子が基板上に配置されたときに、光素子に対向しない面に露出するダミーコアとを備える。このような構成により、光素子を基板に実装した後でも、ダミーコアを観察することによりコアの高さ方向の位置を認識することができる。そのため、光素子と光回路部との光軸の相対位置を正確に認識することができる。【選択図】図５
2010020180.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置される光素子と、
前記基板上に形成された光導波路を備える光回路部
とを具備し、
前記光回路部は、
前記光素子と光軸が合わせられたコアと、
前記コアと同じ層に配置され、前記光素子が前記基板上に配置されたときに、前記光素子に対向しない面に露出するダミーコアとを備える
光導波路デバイス。
【請求項２】
請求項１に記載された光導波路デバイスであって、
前記光回路部は、
前記基板上に配置される下クラッド層と、
前記下クラッド層の第１領域上に配置される前記コアと、
前記下クラッド層の前記第１領域と分離された第２領域上に配置される前記ダミーコアと、
前記コアと前記ダミーコアを覆うように前記下クラッド層上に形成された埋め込み層とを備える
光導波路デバイス。
【請求項３】
請求項２に記載された光導波路デバイスであって、
更に、前記埋め込み層上に配置される上クラッド層を備える
光導波路デバイス。
【請求項４】
請求項２に記載された光導波路デバイスであって、
前記埋め込み層は、前記コア及び前記下クラッド層と共に光導波路を形成する上クラッド層として機能する
光導波路デバイス。
【請求項５】
請求項２から４のいずれかに記載された光導波路デバイスであって、
前記下クラッド層と前記埋め込み層との境界面は、前記下クラッド層と前記コアとの境界面よりも前記基板に対する高さが低い
光導波路デバイス。
【請求項６】
請求項１から５のいずれかに記載された光導波路デバイスであって、
前記光回路部の平面形状は、前記光素子の端部と前記コアの端部とが対向する対向部において前記光素子の側に突出する凸部を有する
光導波路デバイス。
【請求項７】
請求項６に記載された光導波路デバイスであって、
前記ダミーコアは、前記凸部の前記端面と異なる向きの側面に露出する
光導波路デバイス。
【請求項８】
請求項７に記載された光導波路デバイスであって、
前記対向部において、前記凸部の幅と前記光素子の幅は同じである
光導波路デバイス。
【請求項９】
請求項７又は８に記載された光導波路デバイスであって、
前記側面は、前記光素子の一側面と同一面上に配置される
光導波路デバイス。
【請求項１０】
基板上に下クラッド層を形成する工程と、
前記下クラッド層上にコア層を形成する工程と、
前記コア層のうち光導波路の一部を形成する第１領域と前記第１領域と異なる第２領域とを残して、前記コア層をエッチングすることにより、前記第１領域にコアを形成し、前記第２領域にダミーコアを形成する工程と、
前記コア層の上部に上クラッド層を形成することにより前記光導波路を製作する工程と、
前記基板上に形成された目合わせ手段に従って光素子を配置するステップと、
外部に露出した前記ダミーコアを観察することにより、前記光導波路と前記光素子との光軸の位置関係を認識するステップ
とを具備する光導波路デバイスの製造方法。
【請求項１１】
請求項１０に記載された光導波路デバイスの製造方法であって、
更に、前記コア層と前記上クラッド層との間に埋め込み層を配置する工程
を具備する光導波路デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光導波路デバイスとその製造方法に関する。
【背景技術】
【０００２】
光アクセス市場において、光トランシーバが使用されている。光トランシーバとして、マイクロオプティクス型モジュールとＰＬＣ（Ｐｌａｎａｒ  Ｌｉｇｈｔｗａｖｅ  Ｃｉｒｃｕｉｔ）モジュールが知られている。マイクロオプティクス型モジュールは、ＬＤ（Ｌａｓｅｒ  Ｄｉｏｄｅ）、ＰＤ（Ｐｈｏｔｏｄｉｏｄｅ）、薄膜フィルタ、レンズなどから構成される。ＰＬＣモジュールは、シリコン基板上に石英導波路を作製し、ＬＤ、ＰＤなどを表面実装することにより構成される。両者とも一長一短があるが、ＰＬＣモジュールは、光出力をモニタしながら光軸調整を行う必要がないため、コストとデリバリーにおいて有利である。
【０００３】
このようなＰＬＣモジュールの実装方法として、パッシブアライメント実装が知られている。パッシブアライメント実装では、導波路チップに対する平面方向の位置合わせは、アライメントマーカを赤外線で画像認識することによって行われる。垂直方向の位置合わせは、台座と呼ばれるブロックによって行われる。この台座は高精度に作製される。そのため、台座に光部品を置くことにより、光部品と光導波路との高さを高精度に合わせることが可能となる。
【０００４】
図１は、パッシブアライメント実装の参考例を示す鳥瞰図である。図２Ａは平面図、図２Ｂは側面図である。本参考例では、光素子として半導体レーザーチップ（ＬＤチップ）を想定している。シリコン基板１０１上に、光回路部１２０が形成される。光回路部１２０には、光導波路として機能するコア１０５が形成される。
【０００５】
光回路部１２０は、次のような方法により形成することができる。シリコン基板１０１上に、下クラッド層１０２が形成される。下クラッド層１０２上に、コア１０５の元となるコア層が形成される。フォトリソグラフィ技術によってコア層上にコア１０５のパターンを有するフォトレジストが形成される。マスキングされていない部分がＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によって除去されることにより、コア１０５が形成される。その後、埋め込み層１０３が形成される。埋め込み層１０３上に上クラッド層１０４が形成されることにより、光回路部１２０が完成する。
【０００６】
このような工程によって形成される光回路部１２０の断面構成の例が図３、図４に示されている。ＲＩＥによって除去される膜厚が小さいと、図４に示されるように光導波路の領域以外に不要なコア層１０５ａが残る。こうした構成では光の導波特性が大きく劣化してしまうため、不要なコア層１０５ａが残ることは望ましくない。
【０００７】
不要なコア層１０５ａを確実に除去するために、ＲＩＥによってコア層のみを選択的にエッチングすることはできないため、通常は、コア層をエッチングする工程において、下クラッド層１０２の一部までエッチングする。図３は、このようにして形成される光回路部１２０の断面構造を示す。この例では、コア１０５の下面は、コア１０５以外の領域における下クラッド層１０２と埋め込み層１０３との境界面よりも高い。図１では、このような積層構造が示されている。
【０００８】
ＬＤチップ１０９を搭載するために、シリコン基板１０１上の所定領域のシリカ膜が除去される。その領域のシリコン基板１０１上に、台座１０６、電極１０７及びアライメントマーカ１０８が形成される。台座１０６は、ＬＤチップ１０９がその上に置かれた際に、ＬＤチップ１０９の活性層１１０の高さと光回路部１２０のコア１０５の高さが合致するように設計されている。電極１０７は、ＬＤチップ１０９の接続端子と電気的に接続するために形成される。アライメントマーカ１０８とＬＤチップ１０９側のアライメントマーカ１１５を位置合わせしてＬＤチップ９を台座６に固定することにより、平面方向の光軸を合わせることができる。
【０００９】
以下に、基板上に形成された光導波路と光素子との接続に関して先行技術文献を挙げる。
【特許文献１】特開昭６３−５３１０号公報
【特許文献２】特開平８−３３４６５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、こうした方法による位置合わせには次のような問題があった。通常、台座構造をもつＰＬＣモジュールは、ＬＤ実装後にＬＤの活性層と光導波路のコアの高さが合致するように、高精度に作製されていなければならない。両者の高さはＣＶＤ装置などの成膜装置の精度によってほとんど決まる。一般的なＣＶＤのウェハ面内の膜厚ばらつきは３％程度である。仮に、台座の高さを５μｍ、下クラッド層の厚さを１０μｍと仮定すると、最大で０．５μｍ弱の高さずれが発生する可能性がある。両者が高効率に結合している場合、０．５μｍの高さずれが招く結合損失増加は無視できない。
【００１１】
このように、ＰＬＣモジュールを作製するに当たっては非常に高精度に膜厚を制御しなければならない。その一方で、出来上がったモジュールが設計通りであるか、あるいは設計が正しいかどうかを確認することは難しい。こうした確認を行うため、通常は、実験的手法で設計検証を行う。例えば、複数のウェハの各々に異なる高さの台座を形成する。各々の台座にＬＤを実装し、出来上がった各々のユニットの光出力などの光特性を比較することにより、設計検証が行われる。
【００１２】
しかしながら、これらの検証方法には、次のような要因によるばらつきが含まれるため、必ずしも得られた結果が設計の適切さを表しているとは限らない。
（１）基板上に形成される光回路は何らかの機能を備えている。そのため、光回路が介在した結果として得られる光出力などの光特性を示す値は、光回路の特性（挿入損失、ＰＤＬ（Ｐｏｌａｒｉｚａｔｉｏｎ  Ｄｅｐｅｎｄｅｎｔ  Ｌｏｓｓ）、分岐比など）のばらつきの影響を受けている。
（２）ＬＤが期待通りに実装されているとは限らない。ＬＤが台座から浮いていたり、傾いていたりする可能性がある。
（３）光特性に影響を与えているずれを、平面方向のずれと高さ方向のずれに分離することできない。
これらはつまり、掛かる手間に対して得られる結果の精度が低いことを意味する。従って現実的には、電子顕微鏡などで実際の実装状態を確認し、個々に実装状態からの高さのずれを確認する方法が最も正確で効果的である。
【００１３】
ところが、光素子が実装されている状態では、例えば図１の観察方向１１１から観察した場合、図２Ｂのような側面が見えることになる。この状態では、ＬＤと基板に形成された光回路の両端面が近接して対向しているため、ＬＤの活性層も基板側の光回路のコアも視覚的に確認することができない。そのため、光軸位置を直接的に視認して行うことができない。
【００１４】
このような場合、ＬＤの光軸の位置は、例えば以下のように、設計値を用いて認識することができる。ＬＤ活性層のエピタキシー成長面からの深さは、非常に高精度に調整することができる。そのため、電子顕微鏡でＬＤの側面を観察すれば、ほぼ活性層位置を正確に認識することができる。一方、基板側の光回路のコア１０５の位置を確認するのは難しい。基板上に形成される光回路の下クラッド層１０１の厚さは、通常の比屈折率差で１５μｍ程度と非常に厚く、ばらつきも大きい。そのため、シリコン基板１０１の位置のみに基づいてコア１０５の高さ方向の位置を正確に判断することができない。
【００１５】
また、下クラッド層１０２の境界面を電子顕微鏡にて観察しても、次のような理由でコア１０５の高さを特定することができない。図３を参照して既述したように、コア１０５を形成するためのＲＩＥ工程において、通常は下クラッド層１０２の一部までエッチングにより除去するため、下クラッド層１０２の境界面とコア１０５高さとは一致しない。更に、このエッチング量は、ウェハ面内でばらついてしまう。ここで先の話に戻って、コア１０５の高さを確認するためにＬＤチップ１０９が搭載されたＰＬＣモジュールを電子顕微鏡で観察する場合、結合部を図１の観察方向１１１から観察し、図２Ｂに示されるような側面を観察することになる。ところが、基板側の光回路において観察される下クラッド層１０２の境界面は、ＲＩＥによるエッチング面であり、ばらつきが大きいためコア１０５の高さ方向の位置を特定することができない。
【課題を解決するための手段】
【００１６】
以下に、［発明を実施するための最良の形態］で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１７】
本発明における光導波路デバイスは、基板（１）と、基板上に配置される光素子（９）と、基板上に形成された光導波路を備える光回路部（２０）とを備える。光回路部（２０）は、光素子と光軸が合わせられたコア（５）と、コアと同じ層に配置され、光素子が基板上に配置されたときに、光素子に対向しない面（１４）に露出するダミーコア（１２）とを備える。
【００１８】
基板（１）上に下クラッド層（２）を形成する工程と、下クラッド層上にコア層を形成する工程と、コア層のうち光導波路の一部を形成する第１領域と第１領域と異なる第２領域とを残して、コア層をエッチングすることにより、第１領域にコア（５）を形成し、第２領域にダミーコア（１２）を形成する工程と、コア層の上部に上クラッド層（４）を形成することにより光導波路を製作する工程と、基板上に形成された目合わせ手段（８）に従って光素子（９）を配置するステップと、外部に露出したダミーコア（１２）を観察することにより、光導波路と光素子との光軸の位置関係を認識するステップとを備える。
【００１９】
以上のような本発明の構成によれば、光素子を基板に実装した後でも、ダミーコアを観察することによりコアの高さ方向の位置を認識することができる。そのため、光素子と基板側の光回路の光軸の相対位置を正確に認識することができる。
【発明の効果】
【００２０】
本発明により、基板側の光回路のコアの高さを正確に把握することが可能となり、光学素子と基板側の光回路の光軸の相対位置を正確に認識することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態を説明する。図５はＬＤチップ９が実装される前の鳥瞰図、図６はＬＤチップ９が実装された後の鳥瞰図、図７Ａ、図７ＢはそれぞれＬＤチップ９が実装された後の平面図及び側面図である。
【００２２】
本実施形態では、光素子の一例として半導体レーザーチップ（ＬＤチップ）を想定しているが、以下の説明は他の光素子でも同様に成り立つ。シリコン基板１上に、光回路部２０（基板側光回路部）が形成される。光回路部２０には、光導波路（平面光導波回路）の光軸として機能するコア５が形成される。
【００２３】
光回路部２０は、次のような方法により形成することができる。シリコン基板１上に、下クラッド層２が形成される。下クラッド層２上に、コア５の元となるコア層が形成される。フォトリソグラフィ技術によって、コア層上の第１領域と第２領域に、それぞれコア５とダミーコア１２の平面形状パターンを有するフォトレジストが形成される。コア５は、基板側に形成される光導波路として機能する領域であり、便宜上、単純な直線導波路で描かれているが、実際には様々な機能を有するように多様にレイアウトされた光回路である。ダミーコア１２は、高さ方向の目合わせ用のマークであり、ＬＤチップ９の方向に向いた端面と異なる側面１４に露出する位置に配置される。コア５とダミーコア１２は互いに分離されていることが望ましいが、光回路の特性に与える影響が小さければ接続していてもよい。
【００２４】
フォトレジストによってマスキングされていない部分がＲＩＥによって除去されることにより、コア５及びダミーコア１２が形成される。この際、図３、図４を参照して説明した理由により下クラッド層１０２の一部までエッチングする。その結果、図８（図５のｙ軸負方向から見た断面図）に示したような断面形状を有する下クラッド層とコアが得られる。その後、埋め込み層３が形成される。埋め込み層３の上面が平坦化され、その上に上クラッド層４が形成されることにより、光回路部２０を構成する積層構造が完成する。
【００２５】
上クラッド層４の上に、所定形状のフォトレジストが形成され、フォトレジストによってマスキングされていない部分の下クラッド層２〜上クラッド層４がエッチングにより除去されることにより、光回路部２０が形成される。この光回路部２０の平面形状は、ＬＤチップ９の側に突出する凸部１３を有する。凸部１３のＬＤチップ９と対向する側の端面（図５の凸部１３のｚｘ平面に平行な端面）に、ＬＤチップ９と光接続するためのコア５の端部が露出する。その端面に垂直な凸部１３の側面（ｙｚ平面に平行な端面）にダミーコア１２の端部が露出する。このダミーコア１２は、コア５と同じ工程で同じ層に形成されたものであるため、コア５と同じ高さ、かつ同じ膜厚で配置されている。凸部１３の幅（ｘ軸方向のサイズ）は、ＬＤチップ９の幅（ｘ軸方向のサイズ）と同じであることが望ましい。
【００２６】
シリコン基板１上のシリカ膜が除去された領域に、台座６、電極７及びアライメントマーカ８が形成される。台座６は、ＬＤチップ９がその上に置かれた際に、ＬＤチップ９の活性層１０の高さと光回路部２０のコア５の高さが合致するように設計されている。電極７は、ＬＤチップ９の接続端子と電気的に接続するために形成される。
【００２７】
アライメントマーカ８は、ＬＤチップ９の基板表面に平行な方向の位置合わせを行うために形成される。このアライメントマーカは基板表面に垂直な中心軸を有する円柱形状であり、その上面は金属膜で覆われている。その円形上面の中心位置は、コア５の位置を基準として高い精度で調整されている。一方、ＬＤチップ９のエピサイド（エピ層が形成された側面）表面にも、円型の抜き型となる金属パターンであるアライメントマーカ１５が形成されている。このアライメントマーカ１５の中心位置は、活性層１０位置を基準として高い精度で調整されている。
【００２８】
ＬＤチップ９を実装する際、ＬＤチップ９はエピサイドダウンで台座６上に配置される。アライメントマーカ８とアライメントマーカ１５を重ね合わせ、シリコン基板１の裏面側から赤外線を照射し、ＬＤチップ９の上部からＣＣＤでその赤外線の透過光を観察する。赤外線は金属部分のみで遮光されるため、ＬＤチップ９と、シリコン基板１との間の平面方向（基板の主面に平行な方向）の位置関係を反映したマーカ像を得ることができる。基板側のアライメントマーカ８位置とＬＤ側のアライメントマーカ１５位置は、それぞれコア５位置及び活性層１０位置に精度よく決められている。そのため、両者の円中心が合致した位置でＬＤチップ９を台座６に置くことにより、平面方向に関して光軸を合わせることができる。
【００２９】
ＬＤチップ９がアライメントマーカ８、１５を用いて位置合わせして台座６に置かれたとき、基盤側の光導波路の端面に面したＬＤチップ９の側面である対向面と、光回路部２０の凸部１３のＬＤチップ９側の側面である対向面とが近接して対向する。この状態において、活性層１０の端部とコア５の端部とが平面方向の位置を高精度に調節されて対向する。
【００３０】
観察者は、電子顕微鏡を用いて観察方向１１からＰＬＣモジュールの側面を観察する。既述のように、また図７Ｂに示されるように、ＬＤチップ９の活性層１０の高さは、外観を観察することにより、設計値に基づいて高精度に認識することができる。一方、観察方向１１に向いた凸部１３の側面に露出しているダミーコア１２を観察することにより、コア５の高さを正確に知ることができる。その結果、活性層１０の高さとコア５の高さがどの程度の精度で一致しているのかを、また両者の高さ方向のずれ量を知ることができる。特に、図８に示されるように、コア５をリソグラフィ技術により形成する際にコア層が残らないように下クラッド層２の一部まで積極的に除去した場合でも、コア５の高さを正確に知ることができる。
【００３１】
ＬＤチップ９の対向面に垂直な側面（観察方向１１に向いた側面）と、凸部１３の対向面に垂直な側面（観察方向１１に向いた側面）とは同一平面状に配置されることが望ましい。このような配置だと、ＬＤチップ９の側面と凸部１３の側面（特に図８に示されるダミーコア１２ａ）とを同じ焦点で観察することが可能である。このとき更に、ＬＤチップ９の幅と凸部１３の幅とが同一であり、ダミーコア１２がコア５に対して対称的に形成されていると、観察方向１１と反対側を向いたＬＤチップ９の側面と凸部１３の側面が同一平面状に配置される。こうした場合は、一の観察方向１１の反対側の他の観察方向から観察した場合も、他の観察方向側を向いたＬＤチップ９の側面とダミーコア１２（図８に示されるダミーコア１２ｂ）とを同じ焦点で観察することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は、パッシブアライメント実装の参考例を示す鳥瞰図である。
【図２Ａ】図２Ａは、パッシブアライメント実装の参考例を示す平面図である。
【図２Ｂ】図２Ｂは、パッシブアライメント実装の参考例を示す側面図である。
【図３】図３は、ＰＬＣモジュールの断面構成を示す。
【図４】図４は、ＰＬＣモジュールの断面構成を示す。
【図５】図５は、ＬＤチップが実装される前の鳥瞰図を示す。
【図６】図６は、ＬＤチップが実装された後の鳥瞰図を示す。
【図７Ａ】図７Ａは、ＬＤチップが実装された後の平面図を示す。
【図７Ｂ】図７Ｂは、ＬＤチップが実装された後の側面図を示す。
【図８】図８は、ダミーコアを有するＰＬＣモジュールの断面構成を示す。
【符号の説明】
【００３３】
１  シリコン基板
２  下クラッド層
３  埋め込み層
４  上クラッド層
５  コア
６  台座
７  電極
８  アライメントマーカ
９  ＬＤチップ
１０  活性層
１１  観察方向
１２  ダミーコア
１３  凸部
１４  側面
１５  アライメントマーカ
２０  光回路部
１０１  シリコン基板
１０２  下クラッド層
１０３  埋め込み層
１０４  上クラッド層
１０５  コア
１０６  台座
１０７  電極
１０８  アライメントマーカ
１０９  ＬＤチップ
１１０  活性層
１１１  観察方向
１１５  アライメントマーカ
１２０  光回路部
【図１】
2010020180.tif 000003
【図２Ａ】
2010020180.tif 000004
【図２Ｂ】
2010020180.tif 000005
【図３】
2010020180.tif 000006
【図４】
2010020180.tif 000007
【図５】
2010020180.tif 000008
【図６】
2010020180.tif 000009
【図７Ａ】
2010020180.tif 000010
【図７Ｂ】
2010020180.tif 000011
【図８】
2010020180.tif 000012