(57)【要約】【課題】プログラム開始電圧を特定の値に固定させず、プログラムされる状態に応じて可変的に設定することが可能な不揮発性メモリ装置のプログラム方法およびマルチレベルセルプログラム方法を提供する。【解決手段】本発明の不揮発性メモリ装置のプログラム方法は、第１プログラム動作命令が入力される段階と、プログラム開始電圧格納部に格納されたプログラム開始電圧に応じてプログラム動作を行う段階と、前記プログラム動作中に検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を前記プログラム開始電圧として更新する段階とを含むことを特徴とする。【選択図】図５
2010020881.tif 000002
【特許請求の範囲】
【請求項１】
第１プログラム動作命令が入力される段階と、
プログラム開始電圧格納部に格納されたプログラム開始電圧に応じてプログラム動作を行う段階と、
前記プログラム動作中に検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を前記プログラム開始電圧として更新する段階とを含むことを特徴とする、不揮発性メモリ装置のプログラム方法。
【請求項２】
前記第１プログラム動作命令の遂行が完了した後、第２プログラム動作命令の遂行時に、前記更新されたプログラム動作開始電圧に応じてプログラム動作を行う段階をさらに含むことを特徴とする、請求項１に記載の不揮発性メモリ装置のプログラム方法。
【請求項３】
前記各プログラム動作を行う段階は、プログラム対象であるセルが検証電圧以上にプログラムされるまで前記プログラム開始電圧にステップ電圧を繰り返し加算することを特徴とする、請求項２に記載の不揮発性メモリ装置のプログラム方法。
【請求項４】
前記更新する段階は、既に格納されたプログラム開始電圧を、検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧で交替する段階を含むことを特徴とする、請求項１に記載の不揮発性メモリ装置のプログラム方法。
【請求項５】
第１プログラム動作命令が入力される段階と、
第１論理ページプログラム開始電圧格納部に格納された第１論理ページプログラム開始電圧に応じて第１論理ページプログラム動作を行う段階と、
前記第１論理ページプログラム動作中に最低検出電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を前記第１論理ページプログラム開始電圧として更新する段階と、
前記第１論理ページプログラム動作が完了する段階と、
第２論理ページプログラム開始電圧格納部に格納された第２論理ページプログラム開始電圧に応じて第２論理ページプログラム動作を行う段階と、
前記第２論理ページプログラム動作中に最低検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を前記第２論理ページプログラム開始電圧として更新する段階と、
前記第２論理ページプログラム動作が完了して前記第１プログラム動作命令の遂行が完了する段階とを含むことを特徴とする、不揮発性メモリ装置のマルチレベルセルプログラム方法。
【請求項６】
第２プログラム動作命令の遂行時に、前記更新された第１および第２論理ページプログラム開始電圧に応じてプログラム動作を行う段階をさらに含むことを特徴とする、請求項５に記載の不揮発性メモリ装置のマルチレベルセルプログラム方法。
【請求項７】
プログラム開始電圧格納部に格納されたプログラム開始電圧に応じて第ｎプログラム動作命令を行う段階と、
前記プログラム動作中に検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を前記プログラム開始電圧として更新する段階と、
前記更新されたプログラム開始電圧に応じて第ｎ＋１プログラム動作命令を行う段階とを含むことを特徴とする、不揮発性メモリ装置のプログラム方法。
【請求項８】
前記各プログラム動作命令を行う段階は、プログラム対象であるセルが検証電圧以上にプログラムされるまで前記プログラム開始電圧にステップ電圧を繰り返し加算することを特徴とする、請求項７に記載の不揮発性メモリ装置のプログラム方法。
【請求項９】
前記更新する段階は、既に格納されたプログラム開始電圧を、検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧で交替する段階を含むことを特徴とする、請求項７に記載の不揮発性メモリ装置のプログラム方法。
【請求項１０】
前記プログラム開始電圧格納部は、各ページ別に相異なるプログラム開始電圧を格納する第１〜第ｎページプログラム開始電圧格納部を含むことを特徴とする、請求項７に記載の不揮発性メモリ装置のプログラム方法。
【請求項１１】
前記プログラム開始電圧格納部は、各メモリセルブロック別に相異なるプログラム開始電圧を格納する第１〜第ｎブロックプログラム開始電圧格納部を含むことを特徴とする、請求項７に記載の不揮発性メモリ装置のプログラム方法。
【請求項１２】
前記プログラム開始電圧格納部は、各チップ別に相異なるプログラム開始電圧を格納する第１〜第ｎチッププログラム開始電圧格納部を含むことを特徴とする、請求項７に記載の不揮発性メモリ装置のプログラム方法。
【請求項１３】
不揮発性メモリ装置のｎビットマルチレベルセルプログラム方法において、
第ｍプログラム動作命令が入力される段階と、
第１〜第ｎ論理ページプログラム開始電圧格納部に格納された第１〜第ｎ論理ページプログラム開始電圧に応じて第１〜第ｎ論理ページプログラム動作を順次行うが、各論理ページプログラム動作中に最低検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を各論理ページプログラム開始電圧として更新する段階とを含むことを特徴とする、不揮発性メモリ装置のｎビットマルチレベルセルプログラム方法。
【請求項１４】
前記ｍ＋１プログラム動作命令の遂行時に、前記更新された第１〜第ｎ論理ページプログラム開始電圧に応じて第１〜第ｎ論理ページプログラム動作を順次行う段階をさらに含むことを特徴とする、請求項１３に記載の不揮発性メモリ装置のｎビットマルチレベルセルプログラム方法。
【請求項１５】
前記各論理ページプログラム動作を順次行う段階は、プログラム対象であるセルが検証電圧以上にプログラムされるまで前記プログラム開始電圧にステップ電圧を繰り返し加算することを特徴とする、請求項１４に記載の不揮発性メモリ装置のｎビットマルチレベルセルプログラム方法。
【請求項１６】
前記更新する段階は、既に格納された論理ページプログラム開始電圧を、検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧で交替する段階を含むことを特徴とする、請求項１３に記載の不揮発性メモリ装置のｎビットマルチレベルセルプログラム方法。
【請求項１７】
前記第１〜第ｎ論理ページプログラム開始電圧格納部は、各ページ別に相異なるプログラム開始電圧を格納する各第１〜第ｎページプログラム開始電圧格納部に含まれることを特徴とする、請求項１３に記載の不揮発性メモリ装置のｎビットマルチレベルセルプログラム方法。
【請求項１８】
前記第１〜第ｎ論理ページプログラム開始電圧格納部は、各メモリセルブロック別に相異なるプログラム開始電圧を格納する各第１〜第ｎブロックプログラム開始電圧格納部に含まれることを特徴とする、請求項１３に記載の不揮発性メモリ装置のｎビットマルチレベルセルプログラム方法。
【請求項１９】
前記第１〜第ｎ論理ページプログラム開始電圧格納部は、各チップ別に相異なるプログラム開始電圧を格納する各第１〜第ｎチッププログラム開始電圧格納部に含まれることを特徴とする、請求項１３に記載の不揮発性メモリ装置のｎビットマルチレベルセルプログラム方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ装置のプログラム方法およびマルチレベルセルプログラム方法に関する。
【背景技術】
【０００２】
最近、電気的にプログラムと消去が可能であり、一定の周期でデータを再作成しなければならないリフレッシュ（refresh）機能が不要な不揮発性メモリ素子に対する需要が増加している。
【０００３】
前記不揮発性メモリセルは、電気的なプログラム／消去動作が可能な素子であって、１００Å以内の薄い酸化膜に印加される強い電場によって電子が移動しながらセルのしきい電圧を変化させてプログラムおよび消去動作を行う。
【０００４】
前記不揮発性メモリ装置は、通常、データの格納されるセルがマトリックス状に構成されたメモリセルアレイ、および前記メモリセルアレイの特定のセルに対してメモリを書き込み或いは特定のセルに格納されたメモリを読み出すページバッファを含む。前記ページバッファは、特定のメモリセルに接続されたビットライン対、メモリセルアレイに書き込むべきデータを一時格納し或いはメモリセルアレイから特定のセルのデータを読み出して一時格納するレジスタ、特定のビットラインまたは特定のレジスタの電圧レベルを感知する感知ノード、および前記特定のビットラインと前記感知ノードの接続を制御するビットライン選択部を含む。
【０００５】
このような不揮発性メモリ装置のプログラム方法として、ＩＳＰＰ（Incremental step pulse programming）プログラム方法が知られている。すなわち、プログラム開始電圧に対してステップ電圧だけ一定に増加させながらプログラム動作を行う。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
但し、プログラム／消去回数が増加するほど、メモリセルのプログラム速度が増加し、低いプログラム開始電圧の印加にも拘らず、メモリセルのしきい電圧の変化が大きくなる。このようにプログラム開始電圧を特定の値に固定させる場合、プログラム／消去回数の増加に伴ってしきい電圧の変化が大きくなり、結果としてしきい電圧の分布が広くなるという問題点が発生しうる。
【０００７】
そこで、本発明は、かかる問題点を解決するためのもので、その目的とするところは、プログラム開始電圧を特定の値に固定させず、プログラムされる状態に応じて可変的に設定することが可能な不揮発性メモリ装置のプログラム方法およびマルチレベルセルプログラム方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の不揮発性メモリ装置のプログラム方法は、第１プログラム動作命令が入力される段階と、プログラム開始電圧格納部に格納されたプログラム開始電圧に応じてプログラム動作を行う段階と、前記プログラム動作中に検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を前記プログラム開始電圧として更新する段階とを含むことを特徴とする。
【０００９】
また、本発明の不揮発性メモリ装置のプログラム方法は、プログラム開始電圧格納部に格納されたプログラム開始電圧に応じて第ｎプログラム動作命令を行う段階と、前記プログラム動作中に検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を前記プログラム開始電圧として更新する段階と、前記更新されたプログラム開始電圧に応じて第ｎ＋１プログラム動作命令を行う段階とを含むことを特徴とする。
【００１０】
また、本発明の不揮発性メモリ装置のマルチレベルセルプログラム方法は、第１プログラム動作命令が入力される段階と、第１論理ページプログラム開始電圧格納部に格納された第１論理ページプログラム開始電圧に応じて第１論理ページプログラム動作を行う段階と、前記第１論理ページプログラム動作中に最低検証電圧以上にプログラムされたメモリセルが、最初に発生した時点で印加されるプログラム電圧を前記第１論理ページプログラム開始電圧として更新する段階と、前記第１論理ページプログラム動作が完了する段階と、第２論理ページプログラム開始電圧格納部に格納された第２論理ページプログラム開始電圧に応じて第２論理ページプログラム動作を行う段階と、前記第２論理ページプログラム動作中に最低検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を前記第２論理ページプログラム開始電圧として更新する段階と、前記第２論理ページプログラム動作が完了して前記第１プログラム動作命令の遂行が完了する段階とを含むことを特徴とする。
【００１１】
また、本発明の不揮発性メモリ装置のｎビットマルチレベルセルプログラム方法は、第ｍプログラム動作命令が入力される段階と、第１〜第ｎ論理ページプログラム開始電圧格納部に格納された第１〜第ｎ論理ページプログラム開始電圧に応じて第１〜第ｎ論理ページプログラム動作を順次行うが、各論理ページプログラム動作中に最低検証電圧以上にプログラムされたメモリセルが最初に発生した時点で印加されるプログラム電圧を各論理ページプログラム開始電圧として更新する段階とを含むことを特徴とする。
【発明の効果】
【００１２】
前述した本発明の課題解決手段によって、プログラム動作の際にプログラム／消去回数の増加に応じてプログラム開始電圧を可変的に設定してＩＳＰＰプログラム動作を行うことができる。よって、プログラム／消去回数が小さい場合には、多少高いプログラム開始電圧に応じてプログラム動作を行うことができ、プログラム／消去回数が大きい場合には、多少小さいプログラム開始電圧に応じてプログラム動作を行うことができる。したがって、ダミープログラムパルスを別途に印加しなくても、プログラム／消去回数の増加によるプログラム速度の変化特性を反映してプログラム動作を行うので、しきい電圧の分布を一定に保つことができるという効果がある。
【図面の簡単な説明】
【００１３】
【図１】通常の不揮発性メモリ装置のＩＳＰＰプログラム時の最初パルスを印加するときのしきい電圧分布の変化を示す図である。
【図２】不揮発性メモリ装置のＩＳＰＰプログラム時の最初パルスの電圧レベルを設定する方法を示す図である。
【図３】本発明に適用される不揮発性メモリ装置の構成を示すブロック図である。
【図４】本発明の一実施例に係るプログラム開始電圧格納部の各種形態を示す図である。
【図５】本発明の一実施例に係る不揮発性メモリ装置のプログラム方法を示す順序図である。
【図６】本発明の他の実施例に係る不揮発性メモリ装置のプログラム方法を示す順序図である。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は、本発明の開示を完全たるものにし且つ当該技術分野における通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。全図面において、同一の符号は同一の要素を示す。
【００１５】
図１は通常の不揮発性メモリ装置のＩＳＰＰプログラム時の最初パルスを印加するときのしきい電圧分布の変化を示す図である。
【００１６】
消去状態のセル１１に対してＩＳＰＰプログラムの最初パルスを印加する場合、しきい電圧が上昇してその分布１２が右に移動したことが分かる。但し、不揮発性メモリ装置に対してプログラム／消去動作が繰り返し行われる場合には、メモリセルの特性によってプログラム速度が速くなる傾向がある。すなわち、プログラム／消去回数が大きくなった状態で最初プログラムパルスを印加する場合、分布１２に比べて分布１３のようにしきい電圧の分布程度が大きくなる。
【００１７】
まとめると、不揮発性メモリ装置のプログラム／消去回数が大きくなるほど、ＩＳＰＰプログラム時の最初パルスの印加によるしきい電圧の変化量が大きくなる。このようにプログラム／消去回数の増加によるプログラム速度の変化を考慮して最初パルスの電圧レベルを低めて印加する方法が知られている。
【００１８】
図２は不揮発性メモリ装置のＩＳＰＰプログラム時の最初パルスの電圧レベルを設定する方法を示す図である。
【００１９】
消去された状態のセル２１を検証電圧（Ｖｖｅｒ）以上にプログラムさせようとする場合、すなわちプログラム状態のセル２２を形成しようとする場合、プログラム／消去回数の増加による最初プログラムパルス印加時のしきい電圧の変化量を考慮してプログラム開始電圧を設定する。
【００２０】
すなわち、最初プログラム電圧印加時のしきい電圧の変化が最も速いセルのしきい電圧が第１電圧Ｖ１となるように、プログラム開始電圧を設定する。前記検証電圧（Ｖｖｅｒ）と第１電圧Ｖ１との差（Ｖａ）は、プログラム／消去回数の増加による最初プログラムパルス印加時のしきい電圧の変化量を考慮して決定する。
【００２１】
例えば、１回のプログラム／消去動作を行った場合、最初プログラムパルス印加の際に前記第１電圧（Ｖ１）値が０．１Ｖであり、１０００回のプログラム／消去動作を行った場合、最初プログラムパルス印加の際に前記第１電圧（Ｖ１）値が１．１Ｖであったならば、最初プログラムパルス印加によるしきい電圧の変化量は１Ｖになる。このような変化量を考慮して１０００回のプログラム／消去動作を行った場合、最初プログラムパルス印加の際に前記第１電圧（Ｖ１）値が０．１Ｖとなるようにプログラム開始電圧を設定する。
【００２２】
但し、このような場合、プログラム開始電圧自体をプログラム／消去回数の増加を考慮して低く設定し、この値を固定することにより、プログラム／消去回数が低い時点では、最初プログラムパルスが、特別な役割を果たしていないダミープログラムパルスとして働く。すなわち、全体的なプログラム速度が減少するという問題点が発生する。
【００２３】
このため、本発明では、プログラム開始電圧自体をプログラム／消去回数の変化に応じて可変的に設定する方法を提示する。
【００２４】
図３は本発明に適用される不揮発性メモリ装置の構成を示すブロック図である。
【００２５】
前記不揮発性メモリ装置３００は、制御部３１０、電圧供給部３２０およびメモリセル３３０を含む。
【００２６】
前記制御部３１０は、不揮発性メモリセルのプログラム動作、消去動作、読み出し動作、検証動作などを制御する。すなわち、外部から入力される制御信号に基づいて、外部入力データが所望のアドレスのメモリセルにプログラムされるように制御し、特定のアドレスのメモリセルに格納されたデータが読み出されるように制御する。また、プログラム動作の際には外部入力データに応じてプログラムが完了したか検証動作を行う。このような各種動作を行うにおいて、特定のアドレスのメモリセルを活性化し、各動作に適した電圧が印加されるように制御する。
【００２７】
一方、前記制御部３１０は、プログラム開始電圧格納部３１２を含む。前記プログラム開始電圧格納部３１２には、ＩＳＰＰプログラム動作の最初パルスとなるプログラム開始電圧のレベルが格納される。このため、レジスタ形態のプログラム開始電圧格納部３１２が構成される。本発明では、プログラム／消去回数に応じてプログラム開始電圧を可変させて印加しようとする。このため、前記プログラム開始電圧格納部３１２にはプログラム開始電圧の初期値が格納され、プログラム動作が完了する度に、プログラム開始電圧が再設定される。再設定された値は、再設定の前に格納された値と異なってもよく、動作に応じては同一の値を持ってもよい。
【００２８】
一方、前記プログラム開始電圧格納部３１２は、更新しようとするメモリセルの形態に応じて様々な形で構成することができる。
【００２９】
図４は本発明の一実施例に係るプログラム開始電圧格納部の各種形態を示す図である。
【００３０】
図４の（ａ）の場合、各ページ別にプログラム開始電圧を格納する実施例を示す。よって、各メモリセルブロックを担当する第１〜第ｎページプログラム開始電圧格納部を含む。各ページ別に相異なるプログラム開始電圧が印加できる。
【００３１】
一方、プログラム／消去回数が増加するにつれて、プログラム開始電圧を更新するが、ページに含まれたプログラム対象セルのいずれか一つが検証電圧以上にプログラムされる時点で印加されるプログラム開始電圧を前記プログラム開始電圧格納部に格納させる。プログラム／消去回数の増加に伴ってプログラム速度が増加する不揮発性セルの傾向によって、前記プログラム開始電圧は次のように変化する。すなわち、前記ダマープログラムパルスを印加する状況で、プログラム／消去回数が低い場合には、プログラムパルス値がある程度増加すればプログラム対象セルのいずれか一つが検証電圧以上にプログラムされ、これをプログラム開始電圧格納部に格納することができる。ところが、プログラム／消去回数が高い場合には、低い電圧のプログラムパルス印加の際にもいずれか一つのセルが検証電圧以上にプログラムでき、既に格納されたプログラム開始電圧格納部より低い電圧が格納できる。
【００３２】
図４の（ｂ）の場合、各メモリセルブロック別にプログラム開始電圧を格納する実施例を示す。よって、第１〜第ｎブロックプログラム開始電圧格納部を含む。各ブロック別に相異なるプログラム開始電圧が印加できる。ところが、同一のブロックに含まれた相異なるページには同一のプログラム開始電圧が印加される。
【００３３】
前記実施例の場合、基本的に図４の（ａ）におけるプログラム開始電圧更新方法を使用する。すなわち、特定のページを基準としてプログラム対象セルのいずれか一つが検証電圧以上にプログラムされる時点で印加されるプログラム開始電圧を前記プログラム開始電圧格納部に格納させる。この際、実施者の選択によって、一つのブロックに含まれた特定のページのみを基準としてプログラム開始電圧を更新してもよく、複数のページまたは全体ページを基準としてプログラム開始電圧を更新してもよい。
【００３４】
図４の（ａ）における方法の場合、特定のページを基準としてプログラム開始電圧を更新し、これを当該ブロックに含まれた全体ページに対して同一に適用する方法を使用することができる。したがって、プログラム開始電圧の更新は特定のページのプログラム動作時にのみ発生する。
【００３５】
図４の（ｂ）における方法の場合、選定された複数のページに対するプログラム動作時毎にプログラム開始電圧格納部のプログラム開始電圧を更新する。したがって、メモリセルブロック内に含まれたページのうち選定されたページの数だけプログラム開始電圧の更新が発生する。消去動作は一つのメモリセルブロックに含まれた全体ページに対して同時に行われるので、プログラム／消去回数の変化による特性は各ページ別にほぼ同一である。したがって、選定された複数のページのプログラム動作時毎にプログラム開始電圧を更新しても、一つのページのみを基準として更新する方法に比べて、更新されるプログラム開始電圧の差が殆どないと考えられる。
【００３６】
図４の（ｃ）の場合、各チップ単位別にプログラム開始電圧を格納する実施例を示す。よって、第１〜第ｎチッププログラム開始電圧格納部を含む。そして、各チップ別に相異なるプログラム開始電圧が印加できる。ところが、同一のチップに含まれた相異なるブロックには同一のプログラム開始電圧が印加される。前記チップは、相異なるチップイネーブル信号によって駆動されるメモリセルの単位である。
【００３７】
各メモリセルブロック別に消去動作が行われるため、同一のチップに含まれたメモリセルブロックのプログラム／消去回数は相異する可能性がある。ところが、特定のブロックに対してのみプログラム、消去動作などが集中してプログラム／消去回数が増加する現象を防止するウエアレベリング（wear-leveling）方法が適用されているところ、一つのチップに含まれた全体ブロックのプログラム／消去回数の変化による特性は殆どないと仮定することができる。
【００３８】
このような仮定に基づいて、チップ内に含まれた一つまたは２つ以上のページを基準としてプログラム開始電圧を更新する方法を使用する。すなわち、特定のページを基準としてプログラム開始電圧を測定し、その値がチップ内の全体ページに対して同様に適用されるようにする。
【００３９】
図４の（ｄ）の場合、マルチレベルセルプログラム方法に適用する場合のプログラム開始電圧格納部の構成を示している。
【００４０】
マルチレベルセルプログラムによれば、一つの物理的ページに対して下位ビット（ＬＳＢ）プログラムと上位ビット（ＭＳＢ）プログラムを行い、１つのセルが４つ以上のセル状態を持つ。すなわち、ｎビットマルチレベルセルプログラムを行うと、一つのセルが総２＾ｎ個のセル状態を持つことができる。
【００４１】
２ビットマルチレベルセルプログラムを行った場合、一つの物理的ページに２つの論理的ページ、すなわちＬＳＢプログラムの行われたＬＳＢページとＭＳＢプログラムの行われたＭＳＢページが形成される。３ビットマルチレベルセルプログラムによれば、３つの論理ページが形成され、ｎビットマルチレベルセルプログラムによれば、ｎ個の論理ページが形成される。この際、各論理ページ別に相異なるプログラム開始電圧が印加される必要がある。よって、マルチレベルセルプログラムを行う場合には、論理ページの個数に合わせてプログラム開始電圧格納部を構成する。
【００４２】
すなわち、ｎビットマルチレベルセルプログラム動作が行われる場合、第１論理ページプログラム開始電圧格納部、第２論理ページプログラム開始電圧格納部、…、第ｎ論理ページプログラム開始電圧格納部を含むように構成する。
【００４３】
一方、各プログラム開始電圧格納部の更新時点は、最低検証電圧以上にプログラムされたセルが一つでも発生した時点におけるプログラム電圧を新規のプログラム開始電圧として格納する。例えば、２ビットマルチレベルセルプログラムの場合、第１論理ページ（ＬＳＢページ）プログラムの際には一つの検証電圧を基準として検証を行うが、第２論理ページ（ＭＳＢページ）プログラムの際には２つ以上の検証電圧を基準として検証を行う。この際、最も低い検証電圧以上にプログラムされたセルが一つ以上発生した時点におけるプログラム電圧を新規のプログラム開始電圧として格納する。
【００４４】
一方、前記第１〜第ｎ論理ページプログラム開始電圧格納部は、前記図面（図４の（ａ）、（ｂ）または（ｃ））の各プログラム開始電圧格納部に含まれるように構成する。すなわち、図４の（ａ）に示したそれぞれのページプログラム開始電圧格納部が前記第１〜第ｎ論理ページプログラム開始電圧格納部を含むように構成し、或いは図４の（ｂ）に示したそれぞれのブロックプログラム開始電圧格納部が前記第１〜第ｎ論理ページプログラム開始電圧格納部を含むように構成し、或いは図４の（ｃ）に示したそれぞれのチッププログラム開始電圧格納部が前記第１〜第ｎ論理ページプログラム開始電圧格納部を含むように構成する。
【００４５】
次に、図３を参照して他の構成要素について説明する。
【００４６】
前記電圧供給部３２０は、制御部３１０によってメモリセル３３０に各種電圧を供給する。特に、プログラム動作の際には前記プログラム開始電圧格納部３１２に格納されたプログラム開始電圧に応じてプログラムパルスを印加する。
【００４７】
前記メモリセル３３０は、メモリセルアレイ３３２とページバッファ部３３４を含む。前記メモリセルアレイ３３２は、複数のメモリセルがマトリックス状に集積されている。前記ページバッファ部３３４は、各メモリセルに格納される外部データが一時格納されたり、メモリセルから読み出したデータが格納されたりする。
【００４８】
前記ページバッファ部３３４に含まれた単一ページバッファ（図示せず）は、偶数ビットラインＢＬｅおよび奇数ビットラインＢＬｏに接続され、それぞれのビットラインは、１つのセルストリングに接続される。単一ワードラインに接続されるメモリセルはページを構成するが、一つのページ別にプログラム動作が行われ、ページバッファ部３３４を介して当該ページのプログラム完了を検証することができる。
【００４９】
次に、本発明のプログラム方法について説明する。
【００５０】
図５は本発明の一実施例に係る不揮発性メモリ装置のプログラム方法を示す順序図である。
【００５１】
まず、第ｎプログラム動作命令の入力を受ける（段階５１０）。
【００５２】
ｎ＝１の場合、すなわちプログラム動作命令が最初に入力され、プログラム動作命令が新しく入力されるほどｎが増加する。
【００５３】
その後、プログラム開始電圧を設定する（段階５２０）。
【００５４】
本発明では、ＩＳＰＰプログラム方法によってプログラム動作を行うところ、プログラム開始電圧とステップ電圧を設定しなければならない。その中でも、プログラム開始電圧を設定する段階である。
【００５５】
このために、前記プログラム開始格納部３１２に格納された値を読み出してプログラム開始電圧として設定する。前記プログラム開始電圧格納部３１２の具体的な構成は、図３、図４で説明した通りである。
【００５６】
次に、前記設定されたプログラム開始電圧に応じてプログラム動作を行う（段階５３０）。選択されたワードラインにはプログラム電圧を印加し、残りのワードラインにはパス電圧を印加することにより、ページバッファから入力されたデータに応じて特定のメモリセルにプログラム動作が行われるようにする。
【００５７】
その次に、前記プログラム動作によってプログラムしようとするメモリセルが全て検証電圧以上にプログラムされたか否かを検証する（段階５４０）。
【００５８】
検証の結果、プログラムしようとするメモリセルが全て検証電圧以上にプログラムされた場合には、第ｎプログラム動作を終了し（段階５５０）、第１ｎ＋１プログラム動作命令が入力された場合、前記プログラム開始電圧設定（段階５２０）から反復的にプログラム動作を行う。
【００５９】
ところが、検証の結果、プログラムが完了していない場合、すなわち、プログラム対象メモリセルのうち検証電圧以上にプログラムされていないセルがある場合には、少なくとも一つのメモリセルが検証電圧以上にプログラムされたか否かを確認する（段階５７０）。
【００６０】
特定のセルが検証電圧以上にプログラムされると、当該セルがターンオンされ、当該セルが含まれたセルストリングの電流経路が遮断される。したがって、ハイレベルにプリチャージされていないビットラインの電圧レベルがそのまま維持され、これはそのまま感知ノードに伝達される。前記感知ノードの電圧レベルがハイレベル状態なので、これによりレジスタに格納されたデータが変換される。全体ページバッファで、このようにデータ変換の発生するセルが一つでも発生した場合、前記検証電圧以上にプログラムされたセルと判断する。
【００６１】
前記段階（５７０）は、プログラム開始電圧を更新するためのもので、少なくとも一つのメモリセルが検証電圧以上にプログラムされた時点で印加されるプログラム電圧をプログラム開始電圧格納部に格納する（段階５８０）。この段階によって、直前にプログラム開始電圧格納部に格納されたプログラム開始電圧が更新される。前記段階（５８０）で更新されたプログラム開始電圧は、各プログラム動作毎に前記プログラム開始電圧設定段階（５２０）を介して参照される。
【００６２】
前記確認の結果、検証電圧以上にプログラムされたセルがない場合、或いは前記段階（５８０）に応じてプログラム開始電圧を更新した後には、ステップ電圧だけプログラム電圧を増加して（段階５９０）、前記段階らを反復する。
【００６３】
一方、マルチレベルセルプログラム方法が適用される場合には、前記プログラム方法が多少相異なる。
【００６４】
図６は本発明の別の実施例に係る不揮発性メモリ装置のプログラム方法を示す順序図である。
【００６５】
図５のプログラム方法をマルチレベルセルプログラム方法に適用する場合、一つの物理的ページに対して複数の論理ページプログラム動作が行われるので、各論理ページプログラムの開始電圧は相異なるように設定される必要がある。したがって、ｎビットマルチレベルセルプログラムを行う場合、図４の（ｄ）のように第１〜第ｎ論理ページプログラム開始電圧格納部を含む。
【００６６】
まず、第ｎ番目のｎビットマルチレベルセルプログラム動作命令の入力を受ける（段階６１０）。ｍ＝１の場合、すなわちプログラム動作命令が最初に入力され、プログラム動作命令が新しく入力されるほど前記ｍが増加する。一方、ｊ＝１と初期化されるが、ｊ値は各論理ページを区別するための変数である。
【００６７】
次に、第ｊ論理ページプログラム開始電圧を設定する（段階６２０）。
【００６８】
前述したように、ｎビットマルチレベルセルプログラムの場合、ｎ個の論理ページが形成され、各論理ページ別に相異なるプログラム開始電圧が設定されるので、第１論理ページから順次プログラム開始電圧を設定する。この際、特定の論理ページに対するプログラムが完了した後、次の順位の論理ページに対してプログラムが行われるので、下位ビットを担当する論理ページから順次プログラム開始電圧を設定する。
【００６９】
このために、前記プログラム開始格納部３１２に含まれた第１論理ページプログラム開始電圧格納部に格納された値を読み出してプログラム開始電圧として設定する。前記プログラム開始電圧格納部３１２の具体的な構成は図３、図４で説明した通りである。
【００７０】
次に、前記設定されたプログラム開始電圧に応じて第ｊ論理ページプログラム動作を行う（段階６３０）。選択されたワードラインにはプログラム電圧を印加し、残りのワードラインにはパス電圧を印加することにより、ページバッファから入力されたデータに応じて特定のメモリセルにプログラム動作が行われるようにする。
【００７１】
その後、前記プログラム動作によってプログラムしようとするメモリセルが全て検証電圧以上にプログラムされたか否かを検証する（段階６４０）。
【００７２】
マルチレベルセルプログラムの場合、下位ビットプログラムから上位ビットプログラムに進むほど、プログラムされる状態の個数が多くなるので、検証電圧の個数も増加する。したがって、特定の状態にプログラムされるように設定されたセルがそれぞれの検証電圧以上に全てプログラムされれば、当該論理ページのプログラムが完了する。
【００７３】
検証の結果、プログラムしようとするメモリセルが全て検証電圧以上にプログラムされた場合には、プログラムすべき次の論理ページがあるかを確認する（段階６５０）。すなわち、ｎビットマルチレベルセルプログラムを行う予定であったならば、総ｎ個の論理ページプログラムが行われなければならない。プログラムすべき次の論理ページがある場合には、前記変数ｊを増加させ（段階６５２）、前記段階（６２０）を介してプログラムすべき次の論理ページのプログラム開始電圧を設定する。前記変数ｊに応じて当該論理ページのプログラム開始電圧を図４の（ｄ）のプログラム開始電圧格納部から読み出してプログラム開始電圧として設定する。
【００７４】
ところが、前記段階（６５０）でプログラムすべき次の論理ページがないものと確認された場合（ｊ＝ｎ）、第ｍプログラム動作を終了し、第ｍ＋１プログラム動作命令が入力された場合、前記プログラム開始電圧設定段階（６２０）から反復的にプログラム動作を行う（段階６６０）。
【００７５】
一方、前記段階（６４０）で検証の結果、プログラムが完了していない場合、すなわちプログラム対象メモリセルのうち検証電圧以上にプログラムされていないセルがある場合には、少なくとも一つのメモリセルが検証電圧以上にプログラムされたか否かを確認する（段階６７０）。特定のセルが検証電圧以上にプログラムされると、当該セルがターンオンされ、当該セルが含まれたセルストリングの電流経路が遮断される。よって、ハイレベルにプリチャージされたビットラインの電圧レベルがそのまま維持され、これはそのまま感知ノードに伝達される。前記感知ノードの電圧レベルがハイレベル状態なので、これによりレジスタに格納されたデータが変換される。全体ページバッファにおいて、このようにデータ変換の発生するセルが一つでも発生した場合、前記検証電圧以上にプログラムされたセルと判断する。
【００７６】
前記段階（６７０）は、プログラム開始電圧を更新するためのもので、少なくとも一つのメモリセルが検証電圧以上にプログラムされた時点で印加されるプログラム電圧をプログラム開始電圧格納部に格納する（段階６８０）。この段階によって、直前にプログラム開始電圧格納部に格納されたプログラム開始電圧が更新される。
【００７７】
一方、マルチレベルセルプログラムの場合、各論理ページ別に検証電圧の個数が異なり、その個数は一つ以上である。よって、論理ページプログラム別検証電圧のうち最低検証電圧以上にプログラムされたセルが一つ以上発生した時点で印加されるプログラム電圧をプログラム開始電圧として設定する。
【００７８】
また、各論理ページプログラム開始電圧格納部が別途に構成されているので、当該格納部に格納して更新する。
【００７９】
前記段階（６８０）で更新されたプログラム開始電圧は、各プログラム動作毎に前記プログラム開始電圧設定段階（６２０）を介して参照される。
【００８０】
前記確認の結果、検証電圧以上にプログラムされたセルがない場合、或いは前記段階（６８０）に応じてプログラム開始電圧を更新した後には、ステップ電圧だけプログラム電圧を増加して（段階６９０）、前記段階を繰り返し行う。
【００８１】
このようにプログラム開始電圧を各メモリセルの状態に応じて可変的に設定することができる。すなわち、プログラム／消去回数が小さい初期動作の際には、直前のプログラム動作の結果に応じて、初期設定された電圧より多少高いプログラム開始電圧の印加を受け、プログラム／消去の回数が大きくなる後期動作の際には、メモリセルの特性上、プログラム速度が大きくなるので、多少低いプログラム開始電圧の印加を受ける。
【産業上の利用可能性】
【００８２】
本発明は、不揮発性メモリ装置のプログラム方法およびマルチレベルセルプログラム方法に利用可能である。
【符号の説明】
【００８３】
３００    不揮発性メモリ装置
３１０    制御部
３１２    プログラム開始電圧格納部
３２０    電源供給部
３３０    メモリセル
３３２    メモリセルアレイ
３３４    ページバッファ部
【図１】
2010020881.tif 000003
【図２】
2010020881.tif 000004
【図３】
2010020881.tif 000005
【図４】
2010020881.tif 000006
【図５】
2010020881.tif 000007
【図６】
2010020881.tif 000008