(57)【要約】【課題】本発明は、駆動トランジスタで自発光素子を駆動する画像表示装置に関して、走査線による画素回路の制御を複数ラインで共通化する場合でも、各画素回路で正しく階調を設定することができるようにする。【解決手段】本発明は、書込信号ＷＳを立ち上げている期間を避けて、電源用駆動信号ＤＳの立ち上げのタイミングを設定する。【選択図】        図１
2010020034.tif 000002
【特許請求の範囲】
【請求項１】
画素回路をマトリックス状に配置して表示部が形成され、
前記画素回路は、
発光素子と、
電源用の走査線を介して電源用駆動信号がドレインに印加され、ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
書込信号用の走査線を介した書込信号による制御により、前記保持容量の一端を信号線に接続し、前記保持容量の端子電圧を前記信号線の電圧に設定する書込トランジスタとを少なくとも有し、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させる非発光期間とを交互に繰り返し、
前記信号線に、少なくとも前記発光期間を開始させる発光期間の開始用電圧と、前記非発光期間を開始させる非発光期間の開始用電圧とが交互に出力され、
前記書込信号による前記書込トランジスタの制御により前記保持容量の端子電圧を設定して、前記発光期間と前記非発光期間とが開始し、
前記書込信号は、連続するラインで前記発光期間の開始用電圧を設定するタイミングが順次遅延するように設定され、
前記電源用駆動信号は、連続する複数のライン単位で共通に設定され、
前記電源用駆動信号による前記駆動トランジスタのドレイン電圧の立ち上げのタイミングが、異なるラインの画素回路において前記書込信号により前記保持容量の一端を前記信号線に接続している期間以外に設定された
画像表示装置。
【請求項２】
前記画素回路は、
前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定した後、前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間を開始する
請求項１に記載の画像表示装置。
【請求項３】
前記信号線には、前記駆動トランジスタのしきい値電圧のばらつき補正用の電圧がさらに出力され、
前記電源用駆動信号により前記駆動トランジスタのドレイン電圧を立ち下げると共に、前記書込信号により前記書込トランジスタを制御して前記保持容量の端子電圧を前記ばらつき補正用の電圧に設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
請求項２に記載の画像表示装置。
【請求項４】
前記電源用駆動信号を立ち上げるタイミングが、前記信号線の電圧を立ち下げるタイミングである
請求項１に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、書込信号を立ち上げている期間を避けて、電源用駆動信号の立ち上げのタイミングを設定することにより、走査線による画素回路の制御を複数ラインで共通化する場合でも、各画素回路で正しく階調を設定することができるようにする。
【背景技術】
【０００２】
近年、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機ＥＬ素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機ＥＬ素子は、１０〔Ｖ〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機ＥＬ素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機ＥＬ素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。
【０００３】
具体的に、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、表示部に設けられた信号線及び走査線をそれぞれ介して、表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。
【０００４】
この有機ＥＬ素子を用いた画像表示装置に関して、特開２００７−３１０３１１号公報には、２つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の方法によれば、画像表示装置の構成を簡略化することができる。またこの特開２００７−３１０３１１号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつき、有機ＥＬ素子の特性の経時変化による画質劣化を防止する構成が開示されている。
【０００５】
特開２００７−１３３２８４号公報には、駆動トランジスタのしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開２００７−１３３２８４号公報に開示の構成によれば、高精度化して各画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。
【特許文献１】特開２００７−３１０３１１号公報
【特許文献２】特開２００７−１３３２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところでこの種の画像表示装置において、走査線による画素回路の制御を複数ラインで共通化することができれば、走査線駆動回路の構成を簡略化することができる。
【０００７】
しかしながらこの種の画像表示装置では、走査線と信号線とが交差していることから、走査線による画素回路の制御を複数ラインで共通化すると、１系統の走査線の駆動に対する信号線のカップリング容量が増大することになる。その結果、走査線の駆動により信号線の電位が変動し、各画素回路で正しく階調を設定できなくなる問題がある。
【０００８】
本発明は以上の点を考慮してなされたもので、走査線による画素回路の制御を複数ラインで共通化する場合でも、各画素回路で正しく階調を設定することができる画像表示装置を提案しようとするものである。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため本発明は、画像表示装置に適用して、画素回路をマトリックス状に配置して表示部が形成され、前記画素回路は、発光素子と、電源用の走査線を介して電源用駆動信号がドレインに印加され、ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、書込信号用の走査線を介した書込信号による制御により、前記保持容量の一端を信号線に接続し、前記保持容量の端子電圧を前記信号線の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させる非発光期間とを交互に繰り返し、前記信号線に、少なくとも前記発光期間を開始させる発光期間の開始用電圧と、前記非発光期間を開始させる非発光期間の開始用電圧とが交互に出力され、前記書込信号による前記書込トランジスタの制御により前記保持容量の端子電圧を設定して、前記発光期間と前記非発光期間とが開始し、前記書込信号は、連続するラインで前記発光期間の開始用電圧を設定するタイミングが順次遅延するように設定され、前記電源用駆動信号は、連続する複数のライン単位で共通に設定され、前記電源用駆動信号による前記駆動トランジスタのドレイン電圧の立ち上げのタイミングが、異なるラインの画素回路において前記書込信号により前記保持容量の一端を前記信号線に接続している期間以外に設定される。
【００１０】
信号線に出力される発光期間の開始用電圧と、非発光期間の開始用電圧とを書込トランジスタの制御により保持容量の端子電圧に設定して、発光期間と非発光期間とがそれぞれ開始すれば、書込信号以外の走査線を介した制御については、複数ラインで共通化することができる。これにより書込信号を、連続するラインで前記発光期間の開始用電圧を設定するタイミングが順次遅延するように設定し、電源用駆動信号を、連続する複数のライン単位で共通に設定すれば、この複数ラインについては、電源用駆動信号を共通化して構成を簡略化することができる。また電源用駆動信号による駆動トランジスタのドレイン電圧の立ち上げのタイミングを、異なるラインの画素回路において書込信号により保持容量の一端を信号線に接続している期間以外に設定すれば、連続する複数のラインで電源用駆動信号を共通化して増大する信号線への飛び込みを回避して、信号線の電位を保持容量に設定することができ、これにより走査線による画素回路の制御を複数ラインで共通化する場合でも、各画素回路で正しく階調を設定することができる。
【発明の効果】
【００１１】
本発明によれば、走査線による画素回路の制御を複数ラインで共通化する場合でも、各画素回路で正しく階調を設定することができる。
【発明を実施するための最良の形態】
【００１２】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００１３】
（１）実施例の構成
（１−１）全体構成
図２は、この実施例の画像表示装置を示すブロック図である。この画像表示装置１は、ガラス等の絶縁基板に表示部２が作成される。画像表示装置１は、この表示部２の周囲に信号線駆動回路３及び走査線駆動回路４が作成される。
【００１４】
表示部２は、画素回路５をマトリックス状に配置して形成され、各画素回路５によりそれぞれ画素（ＰＩＸ）６が構成される。タイミングジェネレータ（ＴＧ）７は、垂直同期信号に同期したマスタークロックＭＣＫ、画像データＤ１に同期したクロックＣＫ等を入力して処理し、所定のサンプリングパルスＳＰ、クロックＣＫ、セレクタ制御信号ＳＥＬ等を出力する。
【００１５】
走査線駆動回路４は、表示部２に設けられた書込信号用の走査線ＷＳＬ及び電源用の走査線ＤＳＬにそれぞれ書込信号ＷＳ及び電源用駆動信号ＤＳを出力する。ここで書込信号ＷＳは、各画素回路５に設けられた書込トランジスタをオンオフ制御する信号である。また電源用駆動信号ＤＳは、各画素回路５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路４は、それぞれライトスキャン回路（ＷＳＣＮ）４Ａ及びドライブスキャン回路（ＤＳＣＮ）４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び電源用駆動信号ＤＳを生成する。
【００１６】
信号線駆動回路３は、表示部２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。
【００１７】
より具体的構成を図３に示すように、信号線駆動回路３は、データスキャン回路３Ａにより、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理して階調電圧Ｖｉｎを生成する。従って階調電圧Ｖｉｎは、画像データＤ１に対応する電圧である。データスキャン回路３Ａは、この階調電圧Ｖｉｎに、ばらつき補正用の固定電圧Ｖｏｆｓを加算し、階調設定用電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏ）を生成する。なおばらつき補正用の固定電圧Ｖｏｆｓは、後述する駆動トランジスタにおけるしきい値電圧のばらつき補正に使用する電圧である。
【００１８】
データスキャン回路３Ａは、タイミングジェネレータ７から出力されるセレクタ制御信号ＳＥＬにより順次接点を切り換えるセレクタ９により、階調設定用電圧Ｖｓｉｇ、ばらつき補正用の固定電圧Ｖｏｆｓ、消灯用の基準電圧Ｖｉｎｉを順次循環的に信号線ＤＴＬに出力する（図４（Ｄ）参照）。なお消灯用の基準電圧Ｖｉｎｉは、画素回路５の発光を停止させる基準電圧であり、ばらつき補正用の固定電圧Ｖｏｆｓより十分に低い電圧である。消灯用の基準電圧Ｖｉｎｉは、有機ＥＬ素子８のカソード電圧Ｖｃａｔに、有機ＥＬ素子８のしきい値電圧Ｖｔｈｅｌ、及び駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈ以下の電圧である。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５の階調を設定する。
【００１９】
画素回路５は、有機ＥＬ素子８のカソードが所定の負側電源に接続され、この図３の例では、この負側電源がアース電位に設定される。画素回路５は、有機ＥＬ素子８のアノードが駆動トランジスタＴｒ２のソースに接続される。なお駆動トランジスタＴｒ２は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路５は、この駆動トランジスタＴｒ２のドレインが電源用の走査線ＤＳＬに接続され、この走査線ＤＳＬに走査線駆動回路４から電源用の電源用駆動信号ＤＳが供給される。これにより画素回路５は、ソースフォロワ回路構成の駆動トランジスタＴｒ２を用いて有機ＥＬ素子８を電流駆動する。
【００２０】
画素回路５は、この駆動トランジスタＴｒ２のゲート及びソース間に保持容量Ｃｓが設けられ、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇの電圧に設定される。その結果、画素回路５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ２で有機ＥＬ素子８を電流駆動する。なおここでこの図３において、容量Ｃｅｌは、有機ＥＬ素子８の浮遊容量である。以下において、容量Ｃｅｌは、保持容量Ｃｓに比して十分に容量が大きいものとし、駆動トランジスタＴｒ２のゲートノードの寄生容量は、保持容量Ｃｓに対して十分に小さいものとする。
【００２１】
画素回路５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。ここで書込トランジスタＴｒ１は、例えばＴＦＴによるＮチャンネル型トランジスタである。
【００２２】
画素回路５は、図４に示すように、有機ＥＬ素子８を発光させる発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定され（図４（Ａ）及び（Ｃ））、電源用駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図４（Ｂ））。その結果、画素回路５は、図５に示すように、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図４（Ｅ）及び（Ｆ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる。
【００２３】
画素回路５は、発光期間が終了する時点ｔ０で、書込信号ＷＳが立ち上げられて書込トランジスタＴｒ１がオン状態に設定され、保持容量Ｃｓの端子電圧が消灯用の基準電圧Ｖｉｎｉに設定される。これにより画素回路５は、図６に示すように、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以下に立ち下げ、駆動トランジスタＴｒ２による有機ＥＬ素子８の駆動を停止する。
【００２４】
続いて画素回路５は、所定の時点ｔ１で、電源用の電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図４（Ｂ））。ここでこの固定電圧Ｖｓｓは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧より低い電圧である。
【００２５】
これにより画素回路５は、図７に示すように、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線に流出する。その結果、画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり（図４（Ｆ））、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図４（Ｅ））。
【００２６】
画素回路５は、続く時点ｔ２で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられ（図４（Ｃ））、駆動トランジスタＴｒ２のゲート電圧Ｖｇが信号線ＤＴＬに設定されたしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図４（Ｄ）及び（Ｅ））。これにより画素回路５は、図８に示すように、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓが電圧Ｖｏｆｓ−Ｖｓｓに設定される。ここで画素回路５は、電圧Ｖｏｆｓ、Ｖｓｓの設定により、この電圧Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより大きな電圧に設定される。
【００２７】
その後、画素回路５は、所定の時点ｔ３で、電源用駆動信号ＤＳにより駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上げられ（図４（Ｂ））、信号線ＤＴＬが固定電圧Ｖｏｆｓに設定されている期間で、書込トランジスタＴｒ１がオン状態に設定される（図４（Ｃ））。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの有機ＥＬ素子８側端に電源Ｖｃｃから充電電流Ｉｄｓが流入する。その結果、画素回路５は、保持容量Ｃｓの有機ＥＬ素子８側端の電圧Ｖｓが徐々に上昇する。この場合、画素回路５において、駆動トランジスタＴｒ２を介して有機ＥＬ素子８に流入する電流Ｉｄｓは、有機ＥＬ素子８の容量Ｃｅｌと保持容量Ｃｓの充電にのみ使用され、その結果、有機ＥＬ素子８を発光させることなく、単に駆動トランジスタＴｒ２のソース電圧Ｖｓのみが上昇することになる。
【００２８】
ここで画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ２を介した充電電流Ｉｄｓの流入が停止することになる。従ってこの場合、この駆動トランジスタＴｒ２のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電させ、図９に示すように、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する。
【００２９】
なおこの図４の例では、この駆動トランジスタＴｒ２を介して保持容量Ｃｓの一端に充電電流Ｉｄｓを流入させる処理を、複数回の期間に分けて実行する。これにより画素回路５は、高解像度化しても、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する処理に、十分な時間を確保することができるように構成される。
【００３０】
画素回路５は、時点ｔ４で書込トランジスタＴｒ１がオン状態に設定され（図４（Ｃ））、これにより図１０に示すように、駆動トランジスタＴｒ２のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定される。その結果、画素回路５は、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓが、階調電圧Ｖｉｎに駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧に設定される。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。
【００３１】
画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する際に、駆動トランジスタＴｒ２のドレイン電圧を電源電圧Ｖｃｃに保持した状態で、一定期間Ｔμの間、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。これにより画素回路５は、併せて駆動トランジスタＴｒ２の移動度μのばらつきが補正される。
【００３２】
すなわち保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定した後、書込トランジスタＴｒ１をオン状態に設定して駆動トランジスタＴｒ２のゲートを信号線ＤＴＬに接続した場合、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、固定電圧Ｖｏｆｓから徐々に上昇して階調設定用電圧Ｖｓｉｇに設定される。
【００３３】
ここで画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇの立ち上がりに要する書込時定数が、駆動トランジスタＴｒ２によるソース電圧Ｖｓの立ち上がりに要する時定数に比して短くなるように設定される。
【００３４】
この場合、書込トランジスタＴｒ１がオン動作すると、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、速やかに階調設定用電圧Ｖｓｉｇ（Ｖｏｆｓ＋Ｖｉｎ）に立ち上がることになる。このゲート電圧Ｖｇの立ち上がり時、有機ＥＬ素子８の容量Ｃｅｌが保持容量Ｃｓに比して十分に大きければ、駆動トランジスタＴｒ２のソース電圧Ｖｓは変動しないことになる。
【００３５】
しかしながら駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより増大すると、駆動トランジスタＴｒ２を介して電源Ｖｃｃから電流Ｉｄｓが流入し、駆動トランジスタＴｒ２のソース電圧Ｖｓが徐々に上昇することになる。その結果、画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２により放電し、ゲートソース間電圧Ｖｇｓの上昇速度が低下することになる。
【００３６】
この端子間電圧の放電速度は、駆動トランジスタＴｒ２の能力に応じて変化する。より具体的には、駆動トランジスタＴｒ２の移動度μが大きい場合程、放電速度は、早くなる。
【００３７】
その結果、画素回路５は、移動度μが大きい駆動トランジスタＴｒ２程、保持容量Ｃｓの端子間電圧が低下し、移動度のばらつきによる発光輝度のばらつきが補正される。なおこの移動度μの補正に係る端子間電圧の低下分を図１０ではΔＶで示す。
【００３８】
画素回路５は、移動度の補正期間Ｔμが経過すると、書込信号ＷＳが立ち下げられる。その結果、画素回路５は、発光期間が開始し、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を発光させる。なお画素回路５は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇する。
【００３９】
これにより画素回路５は、移動度の補正期間Ｔμが終了した後、基準電圧Ｖｉｎｉを設定するまでの時点ｔ５から時点ｔ０までの期間が、有機ＥＬ素子８を発光させる発光期間に割り当てられる。また画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上に設定する準備処理が、時点ｔ１における駆動トランジスタＴｒ２のドレイン電圧の立ち下げによる第１の準備処理と、時点ｔ２から時点ｔ３までの間の書込信号ＷＳを立ち上げている期間による第２の準備処理とにより実行される。また時点ｔ３から時点ｔ４までの期間の書込信号ＷＳを立ち上げている期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定して、駆動トランジスタＴｒ２のしきい値電圧を補正する。また時点ｔ４から時点ｔ５までの期間で、駆動トランジスタＴｒ２の移動度を補正すると共に、階調設定用電圧Ｖｓｉｇをサンプリングする。
【００４０】
なお消灯用の基準電圧Ｖｉｎｉに代えて、ばらつき補正用の固定電圧Ｖｏｆｓのタイミングで書込信号ＷＳをオン動作させて非発光期間を開始するようにしてもよい。この場合には、消灯用の基準電圧Ｖｉｎｉを省略し、階調設定用電圧Ｖｓｉｇとばらつき補正用の固定電圧Ｖｏｆｓとの繰り返しにより信号線ＤＴＬの駆動信号Ｓｓｉｇを作成するようにしてもよい。
【００４１】
（１−２）ユニットドライブ
ここで画素回路５では、保持容量Ｃｓの端子電圧の設定により発光期間、非発光期間がそれぞれ開始することになる。そこで画像表示装置１は、駆動トランジスタＴｒ２のドレイン電圧の制御を複数のラインで共通化し、これら複数ラインにおける電源用駆動信号ＤＳを同一に設定する。
【００４２】
ここで図１は、信号線ＤＴＬの駆動信号Ｓｓｉｇとの対比により、連続するラインの走査線の制御を示すタイムチャートである。表示部２は、この図１の例では、画素回路５を３ライン単位でグループ化する。この図１では、この３ライン単位のグループ化に対応して、連続するラインを３ｎ、３ｎ＋１、３ｎ＋２、３（ｎ＋１）、３（ｎ＋１）＋１、３（ｎ＋１）＋２、……により表し、電源用駆動信号ＤＳ及び書込信号ＷＳとの対応関係を示す。また上述の第２の準備の期間、駆動トランジスタＴｒ２のしきい値電圧を補正する期間、及び移動度のばらつき補正の期間をそれぞれ符号Ａ、Ｂ及びＣにより示す。なお以下において、各グループをユニットと呼ぶ。
【００４３】
走査線駆動回路４は、各ユニット内では、第２の準備の期間Ａが同一のタイミングとなるように、連続するユニットでは、第２の準備の期間Ａが順次３水平走査期間ずつ遅延するように、書込信号ＷＳ〔３ｎ〕、ＷＳ〔３ｎ＋１〕、ＷＳ〔３ｎ＋２〕、ＷＳ〔３（ｎ＋１）〕、ＷＳ〔３（ｎ＋１）＋１〕、ＷＳ〔３（ｎ＋１）＋２〕（図１（Ａ）、（Ｃ１Ａ〜Ｃ１Ｃ）及び（Ｃ２Ａ〜Ｃ２Ｃ））を生成する。
【００４４】
走査線駆動回路４は、移動度のばらつき補正の期間Ｃ及び消灯用の書込信号ＷＳの立ち上げ（図４参照）については、ユニット内及びユニット間の連続するラインで、順次、１水平走査期間ずつ遅延するように、書込信号ＷＳ〔３ｎ〕、ＷＳ〔３ｎ＋１〕、ＷＳ〔３ｎ＋２〕、ＷＳ〔３（ｎ＋１）〕、ＷＳ〔３（ｎ＋１）＋１〕、ＷＳ〔３（ｎ＋１）＋２〕を生成する。これにより画像表示装置１は、ライン順次で各画素回路５の階調を設定する。なおこの図１では、駆動トランジスタＴｒ２のしきい値電圧を補正する期間Ｂについても、ユニット内及びユニット間の連続するラインで、順次、１水平走査期間ずつ遅延するように設定されている。しかしながらこの期間Ｂについては、各ユニットで同一のタイミングに設定するようにしてもよい。
【００４５】
走査線駆動回路４は、ユニット毎に共通に電源用駆動信号ＤＳ〔３ｎ〕、ＤＳ〔（３ｎ＋１）〕を生成する。より具体的に、各ユニット内の先頭ラインにおける先頭の期間Ｂの直前の時点から、各ユニット内の末尾のラインにおける消灯用の書込信号ＷＳの立ち上げを完了した後の時点までの間、駆動トランジスタＴｒ２に電源電圧Ｖｃｃを供給するように電源用駆動信号ＤＳ〔３ｎ〕、ＤＳ〔（３ｎ＋１）〕を生成する。
【００４６】
走査線駆動回路４は、この電源用駆動信号ＤＳ〔３ｎ〕、ＤＳ〔（３ｎ＋１）〕を電源電圧Ｖｃｃに立ち上げるタイミングを、他のラインの画素回路５において書込信号ＷＳにより保持容量Ｃｓの一端を信号線ＤＴＬに接続している期間以外に設定する。より具体的に、図１の例では、信号線ＤＴＬの電位が固定電圧Ｖｏｆｓに立ち下がるタイミングで電源用駆動信号ＤＳ〔３ｎ〕、ＤＳ〔（３ｎ＋１）〕を電源電圧Ｖｃｃに立ち上げる。これにより表示部２は、階調設定用電圧Ｖｓｉｇを対応する画素回路５に設定した後、電源用駆動信号ＤＳを立ち上げる。
【００４７】
走査線駆動回路４は、電源用駆動信号ＤＳを立ち上げた後、期間Ｂの開始に係る書込信号ＷＳの立ち上げを実行する。
【００４８】
（１−３）画素回路のレイアウト
図１１は、画素回路５のレイアウトを示す平面図である。この図１１は、有機ＥＬ素子８のアノード電極から上層の部材を除去して基板側を見て示す平面図である。この図１１では、第１配線の配線パターンをハッチングにより示す。また円形の印により層間のコンタクトを示す。またこの円形の印の内側にコンタクト先の配線パターンに割り当てたハッチングを設け、層間の接続関係を示す。
【００４９】
画素回路５は、例えばガラスによる絶縁基板上に配線パターン材料層を堆積した後、この配線パターン材料層をエッチング処理して第１配線が作成される。画素回路５は、続いてゲート酸化膜が作成された後、ポリシリコン膜による中間配線層が作成される。画素回路５は、続いてチャンネル保護層等が作成された後、不純物のドープによりトランジスタＴｒ１、Ｔｒ２が作成される。
【００５０】
画素回路５は、続いて配線パターン材料層を堆積した後、この配線パターン材料層をエッチング処理して第２配線が作成される。画素回路５は、第２配線により電源用の走査線ＤＳＬ及び書込信号用の走査線ＷＳＬが作成される。また電源用の走査線ＤＳＬが書込信号用の走査線ＷＳＬに比して幅広に作成される。また画素回路５は、可能な限り第２配線により信号線ＤＴＬが作成される。具体的に、画素回路５は、走査線ＤＳＬ及びＷＳＬと交差する部位に限って、第１配線により信号線ＤＴＬが作成され、残りの信号線ＤＴＬが第２配線により作成される。またその結果、信号線ＤＴＬは、走査線ＤＳＬ及びＷＳＬと交差する部位を間に挟んで、第１配線及び第２配線を接続するコンタクトがそれぞれ設けられる。
【００５１】
従って画素回路５は、符号Ｅにより部分的に拡大して示すように、信号線ＤＴＬの線幅Ｗ、電源用駆動信号ＤＳ用の走査線幅Ｄによる面積Ｗ×Ｄの部位で、信号線ＤＴＬ及び電源用駆動信号ＤＳ用の走査線が重なり合うことになる。
【００５２】
（２）実施例の動作
以上の構成において、この画像表示装置１では、信号線駆動回路３において、順次入力される画像データＤ１が信号線ＤＴＬに振り分けられた後、ディジタルアナログ変換処理される。これにより画像表示装置１では、信号線ＤＴＬに接続された各画素の階調を指示する階調電圧Ｖｉｎが信号線ＤＴＬ毎に作成される。画像表示装置１では、走査線駆動回路４による表示部の駆動により、表示部２を構成する各画素回路５に例えば線順次によりこの階調電圧Ｖｉｎが設定される。また各画素回路５では、この階調電圧Ｖｉｎに応じた発光輝度によりそれぞれ有機ＥＬ素子８が発光する（図２）。これにより画像表示装置１では、画像データＤ１に応じた画像を表示部２で表示することができる。
【００５３】
より具体的に、画素回路５においては、ソースフォロワ回路構成の駆動トランジスタＴｒ２により有機ＥＬ素子８が電流駆動される（図３）。画素回路５においては、この駆動トランジスタＴｒ２のゲート、ソース間に設けられた保持容量Ｃｓのゲート側端の電圧が階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇに設定される。これにより画像表示装置１では、階調データＤ１に応じた発光輝度により有機ＥＬ素子８を発光させて所望の画像を表示する。
【００５４】
しかしながらこれら画素回路５に適用される駆動トランジスタＴｒ２は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置１では、単に保持容量Ｃｓのゲート側端電圧を階調電圧Ｖｉｎに応じた電圧Ｖｓｉｇを各画素回路５に設定したのでは、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。
【００５５】
そこで画像表示装置１では、事前に、保持容量Ｃｓの有機ＥＬ素子８側端電圧を立ち下げた後、書込トランジスタＴｒ１を介して駆動トランジスタＴｒ２のゲート電圧がしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図４）。これにより画像表示装置１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上に設定される。その後、駆動トランジスタＴｒ２を介して、この保持容量Ｃｓの端子間電圧が放電される。これらの一連の処理により、画像表示装置１では、保持容量Ｃｓの端子間電圧が、事前に、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される。
【００５６】
その後、画像表示装置１では、階調電圧Ｖｉｎに固定電圧Ｖｏｆｓを加算した階調設定用電圧Ｖｓｉｇが駆動トランジスタＴｒ２のゲート電圧に設定される。これにより画像表示装置１では、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。
【００５７】
また一定時間の間、駆動トランジスタＴｒ２に電源を供給した状態で、駆動トランジスタＴｒ２のゲート電圧を階調設定用電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ２の移動度のばらつきによる画質劣化を防止することができる。
【００５８】
しかしながら高解像度化等により、駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電に十分な時間を割り当てることが困難な場合も発生する。この場合、画像表示装置では、十分に精度良く保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定できなくなる。その結果、十分に駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを補正できなくなる。
【００５９】
そこでこの実施例では、駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電が複数回の期間で実行される。これにより駆動トランジスタＴｒ２を介した保持容量Ｃｓの端子間電圧の放電に十分な時間を割り当て、高解像度化した場合でも、十分に駆動トランジスタＴｒ２の移動度のばらつきを補正する。
【００６０】
画像表示装置１では、この移動度のばらつき補正処理による保持容量Ｃｓの端子間電圧の設定により各画素回路５の発光期間が開始する。画像表示装置１では、消灯用の基準電圧Ｖｉｎｉを用いて同様に保持容量Ｃｓの端子間電圧が設定される。これにより画像表示装置１は、各画素回路５の発光期間が書込信号ＷＳの制御により実行され、電源用駆動信号ＤＳについては、複数ラインで共通化することが可能となる。
【００６１】
しかしながらこのように走査線の駆動信号を複数ラインで共通化したのでは、１系統の駆動信号に対する信号線ＤＴＬの容量が増大し、この容量の増大による影響が信号線ＤＴＬに現れるようになる。
【００６２】
具体的に、図１１に示すように、電源用の走査線と信号線ＤＴＬとが面積Ｗ×Ｄで重なり合っている場合に、３ラインで電源用の電源用駆動信号ＤＳを共通化すると、１系統の電源用駆動信号ＤＳに対する信号線ＤＴＬの容量が３倍になり駆動信号Ｓｓｉｇに対して電源用駆動信号ＤＳの影響が３倍にも増大することになる。
【００６３】
特に、電源用駆動信号ＤＳは、有機ＥＬ素子８の駆動電流が流れることから、走査線を幅広に作成することが必要である。従ってこれにより複数ラインで電源用駆動信号ＤＳを共通化する場合には、信号線ＤＴＬへの影響が格段的に大きくなる。
【００６４】
図１２は、図１との対比により、何ら信号線ＤＴＬへの影響を考慮することなく、連続するラインを共通に駆動する場合を示すタイムチャートである。なおこの図１２は、理解を容易にするために、連続する２ラインで電源用駆動信号ＤＳを共通化した場合を示す。
【００６５】
この場合、電源用駆動信号ＤＳの走査線と信号線ＤＴＬとの間の容量により、符号Ｆで示すように、電源用駆動信号ＤＳの立ち上げによって信号線ＤＴＬの信号レベルが一時的に変動する。その結果、対応する画素回路５（この図１２では、書込信号ＷＳ〔２ｎ＋１〕により階調を設定する画素回路）では、正しく階調を設定できないことになる。この一時的な信号レベルの変動は、電源用駆動信号ＤＳの立ち上がり毎に発生することから、表示部では、この電源用駆動信号ＤＳの立ち上がりに対応する複数ライン毎に、正しく階調を設定できないことになり、横筋が発生することになる。
【００６６】
そこでこの実施例では、電源用駆動信号ＤＳを連続する複数ラインで共通化するようにして、電源用駆動信号ＤＳを立ち上げるタイミングを、他のラインの画素回路５において書込信号ＷＳにより保持容量Ｃｓの一端を信号線ＤＴＬに接続している期間以外に設定する（図１）。これによりこの実施例では、電源用駆動信号ＤＳの立ち上げにより信号線ＤＴＬの信号レベルが変動する場合でも、各画素回路５への階調設定に影響を受けないようにすることができ、各画素回路５で正しく階調を設定することができる。
【００６７】
またさらにこの実施例では、この電源用駆動信号ＤＳを立ち上げるタイミングが、信号線ＤＴＬの電位を階調設定用電圧Ｖｓｉｇからしきい値電圧補正用の固定電圧Ｖｏｆｓに立ち下げるタイミングであることから、階調を設定した後に電源用駆動信号ＤＳを立ち上げることになり、これによっても各画素回路５への階調設定に電源用駆動信号ＤＳの影響を与えないようにすることができる。また電源用駆動信号ＤＳの信号レベルの立ち上げを信号線ＤＴＬの信号レベルの立ち下げにより打ち消すことができ、これによっても画素回路５への階調設定に電源用駆動信号ＤＳの影響を与えないようにすることができる。
【００６８】
（３）実施例の効果
以上の構成によれば、書込信号を立ち上げている期間を避けて、電源用駆動信号の立ち上げのタイミングを設定することにより、走査線による画素回路の制御を複数ラインで共通化する場合でも、各画素回路で正しく階調を設定することができる。
【００６９】
さらに保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定した後、駆動トランジスタのしきい値電圧に応じた電圧に設定し、続いて保持容量の端子電圧を信号線の電圧に設定して、続く発光期間を開始することにより、駆動トランジスタのしきい値電圧のばらつきを有効に回避して画質を向上することができる。
【００７０】
また信号線に、駆動トランジスタのしきい値電圧のばらつき補正用の固定電圧をさらに出力し、このばらつき補正用の固定電圧を使用して保持容量の端子電圧を駆動トランジスタのしきい値電圧以上の電圧に設定することにより、簡易な構成により駆動トランジスタのしきい値電圧のばらつきを有効に回避して画質を向上することができる。
【００７１】
また電源用駆動信号の立ち上げるタイミングを、信号線の電圧を立ち下げるタイミングに設定することにより、電源用駆動信号の信号レベルの立ち上げを信号線の信号レベルの立ち下げで打ち消し、一段と確実に各画素回路で正しく階調を設定することができる。
【実施例２】
【００７２】
図１３は、図１との対比により本発明の実施例２の画像表示装置の動作の説明に供するタイムチャートである。この実施例の画像表示装置は、消灯用の固定電圧Ｖｉｎｉ、しきい値電圧のばらつき補正用の固定電圧Ｖｏｆｓ、階調設定用電圧Ｖｓｉｇの順序で信号線ＤＴＬの駆動信号Ｓｓｉｇを生成する。これにより駆動信号Ｓｓｉｇにおいて、信号レベルの立ち下がりに係る信号レベル差が、実施例１の場合に比して増大するように駆動信号Ｓｓｉｇを生成する。
【００７３】
この実施例の画像表示装置は、この信号線ＤＴＬの駆動信号Ｓｓｉｇの設定に対応して、書込信号ＷＳ、駆動信号ＤＳを生成する。この実施例の画像表示装置は、これらの信号に関する構成が異なる点を除いて、実施例１の画像表示装置１と同一に構成される。
【００７４】
この実施例によれば、駆動信号において、信号レベルの立ち下がりに係る信号レベル差を実施例１の場合に比して増大させたことにより、電源用駆動信号の信号レベルの立ち上げを信号線の信号レベルの立ち下げで一段と確実に打ち消し、さらに一段と確実に各画素回路で正しく階調を設定することができる。
【実施例３】
【００７５】
図１４は、図１３との対比により本発明の実施例３の画像表示装置の動作の説明に供するタイムチャートである。この実施例の画像表示装置は、実施例２の画像表示装置と同一に、固定電圧Ｖｉｎｉ、固定電圧Ｖｏｆｓ、階調設定電圧Ｖｓｉｇの順序で信号線ＤＴＬの駆動信号Ｓｓｉｇを生成する。この図１４に示す画像表示装置は、画素回路５を５ライン単位でグループ化して駆動する。
【００７６】
この画像表示装置は、この信号線ＤＴＬの駆動信号Ｓｓｉｇの設定に対応して、書込信号ＷＳ、駆動信号ＤＳを生成する。この実施例の画像表示装置は、これら信号に関する構成が異なる点を除いて、実施例２の画像表示装置と同一に構成される。
【００７７】
ここで画像表示装置は、上述の画像表示装置における書込信号ＷＳのＬレベル電圧より低い第２のＬレベル電圧が設けられ、符号ＷＳ  Ｈ、ＷＳ  Ｌ１、ＷＳ  Ｌ２により示す３値により書込信号ＷＳを生成する。画像表示装置は、符号Ｅにより示すように、信号線ＤＴＬの電圧が消灯用の固定電圧Ｖｉｎｉに設定されるタイミングで、順次、書込信号ＷＳをＨレベル電圧ＷＳ  Ｈに立ち上げて書込トランジスタＴｒ１をオン動作させ、また続いて書込信号ＷＳを第２のＬレベル電圧ＷＳ  Ｌ２に立ち下げて書込トランジスタＴｒ１をオフ動作させ、これにより線順次により各画素回路５の発光を停止させる。
【００７８】
また非発光期間が開始して所定時間が経過すると、時点ｔ１１により示すように、このユニットへの電源用の駆動信号ＤＳを電圧Ｖｓｓに立ち下げる。これにより画像表示装置は、駆動トランジスタＴｒ２のしきい値電圧を補正するための、第１の準備処理を実行する。
【００７９】
また一定時間が経過して、発光期間に近づくと、時点ｔ１２により示すように、全ての書込信号ＷＳがＨレベル電圧ＷＳ  Ｈに保持されていない期間であって、かつ信号線ＤＴＬの電圧を立ち下げるタイミングで、電源用の駆動信号ＤＳを電源電圧Ｖｃｃに立ち上げる。
【００８０】
また符号ＡＢ及びＢにより示すように、続いて信号線ＤＴＬの電圧がしきい値電圧のばらつき補正用の固定電圧Ｖｏｆｓに設定されている複数回の期間で、順次、タイミングをシフトさせて、書込信号ＷＳをＨレベル電圧ＷＳ  Ｈに立ち上げ、書込トランジスタＴｒ１をオン動作させ、しきい値電圧の補正処理を実行する。なおここで図１４の例では、符号ＡＢにより示すように、最初に書込信号ＷＳをＨレベル電圧ＷＳ  Ｈに立ち上げる期間で、保持容量Ｃｓのゲート端側電圧Ｖｇが固定電圧Ｖｏｆｓに立ち上がり、駆動トランジスタＴｒ２のしきい値電圧を補正するための第２の準備処理を実行することになる。従ってこの最初に書込信号ＷＳをＨレベル電圧ＷＳ  Ｈに立ち上げる期間で、第２の準備処理と、しきい値電圧のばらつき補正処理とを実行することになる。
【００８１】
画像表示装置は、その後、符号Ｃにより示すように、書込トランジスタＴｒ１をオン動作させ、駆動トランジスタＴｒ２の移動度のばらつきを補正すると共に階調電圧Ｖｉｎをサンプルホールドし、発光期間を開始する。なおこの実施例では、しきい値電圧の補正処理を実行する期間（符号ＡＢ及びＢ）の間の期間、最後のしきい値電圧の補正処理を実行する期間から移動度補正の処理を実行する期間（符号Ｃ）までの間の期間、書込信号ＷＳを第１のＬレベル電圧ＷＳ  Ｌ１に設定する。
【００８２】
この実施例によれば、事前に、電源用の駆動信号を電源電圧に立ち上げた後、最初に書込信号をＨレベル電圧に立ち上げる期間で、第２の準備処理としきい値電圧のばらつき補正処理とを実行する場合でも、上述の実施例と同様の効果を得ることができる。
【実施例４】
【００８３】
なお上述の実施例においては、信号線ＤＴＬの信号レベルを消灯用の固定電圧Ｖｉｎｉ、しきい値電圧のばらつき補正用の固定電圧Ｖｏｆｓ、階調設定用電圧Ｖｓｉｇで切り換える場合について述べたが、本発明はこれに限らず、消灯用の固定電圧Ｖｉｎｉについては、しきい値電圧のばらつき補正用の固定電圧Ｖｏｆｓを代用して省略するようにしてもよい。
【００８４】
また上述の実施例においては、符号Ｂを用いて上述した保持容量の端子間電圧を駆動トランジスタのしきい値電圧に設定する処理を３回又は４回の期間で実行する場合について述べたが、本発明はこれに限らず、これ以外の複数回の期間で実行する場合、さらには１回の期間で実行する場合にも広く適用することができる。
【００８５】
また上述の実施例においては、消灯用の固定電圧又はしきい値電圧のばらつき補正用固定電圧の１回の設定により非発光期間を開始する場合について述べたが、本発明はこれに限らず、これらの設定を複数回繰り返してして非発光期間を開始してもよい。
【００８６】
また上述の実施例においては、信号線を介して保持容量の端子電圧を設定して、駆動トランジスタのしきい値電圧のばらつき補正処理を実行する場合について述べたが、本発明はこれに限らず、例えば専用電源、専用のスイッチ用トランジスタを用いて保持容量の端子電圧を設定して、駆動トランジスタのしきい値電圧のばらつき補正処理を実行する場合等にも広く適用することができる。
【００８７】
また上述の実施例においては、Ｎチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Ｐチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。
【００８８】
また上述の実施例においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。
【産業上の利用可能性】
【００８９】
本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施例１の画像表示装置の動作の説明に供するタイムチャートである。
【図２】本発明の実施例１の画像表示装置を示す接続図である。
【図３】図２の画像表示装置の画素回路を示す接続図である。
【図４】図３の画素回路の動作の説明に供するタイムチャートである。
【図５】図４のタイムチャートの説明に供する接続図である。
【図６】図５の続きの説明に供する接続図である。
【図７】図６の続きの説明に供する接続図である。
【図８】図７の続きの説明に供する接続図である。
【図９】図８の続きの説明に供する接続図である。
【図１０】図９の続きの説明に供する接続図である。
【図１１】図３の画素回路のレイアウトを示す平面図である。
【図１２】信号線の電位の変動の説明に供するタイムチャートである。
【図１３】本発明の実施例２の画像表示装置の動作の説明に供するタイムチャートである。
【図１４】本発明の実施例３の画像表示装置の動作の説明に供するタイムチャートである。
【符号の説明】
【００９１】
１……画像表示装置、２……表示部、３……信号線駆動回路、４……走査線駆動回路、５……画素回路、６……画素、８……有機ＥＬ素子、Ｔｒ１、Ｔｒ２……トランジスタ、Ｃｓ……保持容量
【図１】
2010020034.tif 000003
【図２】
2010020034.tif 000004
【図３】
2010020034.tif 000005
【図４】
2010020034.tif 000006
【図５】
2010020034.tif 000007
【図６】
2010020034.tif 000008
【図７】
2010020034.tif 000009
【図８】
2010020034.tif 000010
【図９】
2010020034.tif 000011
【図１０】
2010020034.tif 000012
【図１１】
2010020034.tif 000013
【図１２】
2010020034.tif 000014
【図１３】
2010020034.tif 000015
【図１４】
2010020034.tif 000016