(57)【要約】【課題】  埋込導波路とハイメサ導波路との接続箇所にテーパ構造を導入する場合、テーパ構造の形成時に、既に形成されている導波路に対して高い位置合わせ精度が要求される。【解決手段】  基板の上に凸状の第１の光導波路が形成されている。同じ基板の上に、凸状の第２の光導波路が形成されている。第１の光導波路と第２の光導波路とを光学的に結合させる凸状の多モード干渉導波路が、同じ基板上に形成されている。少なくとも第１の光導波路の両側に埋込部材が配置されている。【選択図】  図１
2010226062.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された凸状の第１の光導波路と、
前記基板の上に形成された凸状の第２の光導波路と、
前記第１の光導波路と前記第２の光導波路とを光学的に結合させる凸状の多モード干渉導波路と、
前記第２の光導波路を除き、前記第１の光導波路の両側に配置された埋込部材と
を有する光導波素子。
【請求項２】
前記第２の光導波路の両側は、前記埋込部材の屈折率よりも小さな屈折率を有する低屈折率媒体で満たされている請求項１に記載の光導波素子。
【請求項３】
前記埋込部材が配置された領域と該埋込部材が配置されていない領域との境界が、前記第１の光導波路と前記多モード干渉導波路との接続点から、前記多モード干渉導波路と前記第２の光導波路との接続点までの間に位置する請求項１または２に記載の光導波素子。
【請求項４】
前記第１の光導波路と前記多モード干渉導波路との接続点から、前記境界までのオフセット量が、１１μｍ以下である請求項３に記載の光導波素子。
【請求項５】
前記第２の光導波路が、該第２の光導波路と前記多モード干渉導波路との接続点から遠ざかる向きに幅が細くなる部分を含む請求項１乃至４のいずれか１項に記載の光導波素子。
【請求項６】
前記第２の光導波路と前記多モード干渉導波路との接続点における該第２の光導波路の幅が、前記第１の光導波路と前記多モード干渉導波路との接続点における該第１の光導波路の幅よりも広い請求項１乃至５のいずれか１項に記載の光導波素子。
【請求項７】
さらに、前記基板の上に形成され、前記多モード干渉導波路に接続され、該多モード干渉導波路を介して前記第１の光導波路に光学的に結合された凸状の第３の光導波路を有し、
前記第３の光導波路の両側は、前記埋込部材の屈折率よりも小さな屈折率を有する低屈折率媒体で満たされている請求項１乃至６のいずれか１項に記載の光導波素子。
【請求項８】
さらに、前記基板の上に形成され、前記多モード干渉導波路に接続され、該多モード干渉導波路を介して前記第２の光導波路に光学的に結合された凸状の第４の光導波路を有し、
前記第４の光導波路の両側は、前記埋込部材により埋め込まれている請求項１乃至７のいずれか１項に記載の光導波素子。
【請求項９】
基板上に、第１の光導波路、多モード干渉導波路、第２の光導波路がこの順番に結合された凸状構造を形成する工程と、
前記凸状構造が形成された前記基板の表面に、前記多モード干渉導波路の両側の領域を覆う部分の端部が前記第１の光導波路と前記多モード干渉導波路との接続点よりも前記第２の光導波路側に位置する関係の位置合わせ基準によって位置合わせされた選択成長用マスク膜を形成する工程と、
前記選択成長用マスク膜を用いて、前記第１の光導波路の両側の領域に、埋込部材を選択的に埋め込み成長させる工程と
を有する光導波素子の製造方法。
【請求項１０】
前記第１の光導波路と前記多モード干渉導波路との接続点から、前記選択成長用マスクのを基準として前記多モード干渉導波路側にオフセットした境界線までのオフセット量が１１μｍ以下である請求項９に記載の光導波素子の製造方法。
【請求項１１】
請求項１乃至８のいずれか１項に記載の光導波素子の前記第１の光導波路の一部あるいは全部を用いた半導体レーザと、
請求項１乃至８のいずれか１項に記載の光導波素子の前記第２の光導波路の一部あるいは全部を用いた光変調器と
を有する半導体素子。
【請求項１２】
請求項１１に記載の半導体素子を有することを特徴とするレーザモジュール。
【請求項１３】
請求項１２に記載のレーザモジュールを有することを特徴とする光伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導波路の両側が、相対的に屈折率の高い埋込部材で埋め込まれた第１の光導波路と、第２の光導波路とが結合された光導波素子とその製造方法、及びそれを用いたレーザモジュール及び光伝送システムに関する。
【背景技術】
【０００２】
通信用光半導体の分野では、ファブリペローレーザ素子、分布帰還型（ＤＦＢ）レーザ素子、半導体光増幅器、光変調器等の単一の機能を持つ光素子の開発よりも、これらの機能を持つ素子を１枚の基板上に集積した多機能集積光素子の開発が注目されるようになった。半導体レーザ素子や半導体光変調器のような電流注入型の光半導体素子の導波路には、メサ状（凸状）導波路の両側に半導体の埋込部材を配置した半導体埋込導波路が適している。半導体埋込導波路を採用すると、導波路の各部に内在する応力が小さくなり、高い長期信頼性を確保することができる。
【０００３】
一方、数ＧＨｚ〜数十ＧＨｚの高速動作が要求される光変調器には、メサ状導波路の両側に、空気や低屈折率の有機材料が満たされている所謂ハイメサ導波路が有利である。空気や低屈折得率の有機材料は、半導体埋込部材よりも誘電率が低いため、寄生容量を低減させることができる。また、多モード干渉導波路、曲がり導波路等にも、ハイメサ導波路が適している。導波路の両側に低屈折率の材料が満たされているため、高い光閉じ込め効果を得ることができる。このため、小型化及び低損失化を図ることが可能になる。
【０００４】
１枚の基板上に、埋込導波路とハイメサ導波路とを集積した光素子が提案されている（特許文献１〜４）。ところが、埋込導波路とハイメサ導波路とを接続すると、屈折率の不連続性に起因する導波モードの不整合が生じる。導波モードの不整合は、導波光の反射や散乱の原因になる。反射が半導体レーザ素子まで戻ると、半導体レーザ素子の動作特性を劣化させる場合がある。
【０００５】
埋込導波路とハイメサ導波路との接続箇所にテーパ構造を導入することにより、導波モードの不整合を緩和させることができる（特許文献５）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１２９５２号公報
【特許文献２】特開平１１−６４６５６号公報
【特許文献３】特開２００２−１１８３２４号公報
【特許文献４】特開平１０−３３２９６４号公報
【特許文献５】特開２００２−３１１２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
埋込導波路とハイメサ導波路との接続箇所にテーパ構造を導入する場合、テーパ構造の形成時に、既に形成されている導波路に対して高い位置合わせ精度が要求される。このため、歩留まりを高めることが困難である。
【課題を解決するための手段】
【０００８】
上記課題を解決する光半導体素子は、
基板の上に形成された凸状の第１の光導波路と、
前記基板の上に形成された凸状の第２の光導波路と、
前記第１の光導波路と前記第２の光導波路とを光学的に結合させる凸状の多モード干渉導波路と、
前記第２の光導波路を除き、前記第１の光導波路の両側に配置された埋込部材と
を有する。
【発明の効果】
【０００９】
両側が埋込部材で埋め込まれた第１の光導波路と、第２の光導波路とを、多モード干渉導波路で結合させることにより、伝搬損失の増大を抑制することができる。また、多モード干渉導波路に対して、埋込部材を位置合わせする際に、高い精度が求められない設計とすることができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１による光導波素子の平面図である。
【図２】（２Ａ）〜（２Ｃ）は、実施例１による光導波素子の製造途中段階における断面図（その１）である。
【図３】（３Ａ）〜（３Ｃ）は、実施例１による光導波素子の製造途中段階における断面図（その２）である。
【図４】（４Ａ）〜（４Ｃ）は、実施例１による光導波素子の製造途中段階における断面図（その３）である。
【図５】（５Ａ）〜（５Ｃ）は、実施例１による光導波素子の製造途中段階における断面図（その４）であり、（５Ｄ）は、その段階における平面図である。
【図６】（６Ａ）〜（６Ｃ）は、実施例１による光導波素子の製造途中段階における断面図（その５）であり、（６Ｄ）は、その段階における平面図である。
【図７】（７Ａ）〜（７Ｃ）は、実施例１による光導波素子の製造途中段階における断面図（その６）であり、（７Ｄ）は、その段階における平面図である。
【図８】実施例１による光導波素子の境界線のオフセット量と伝搬損失との関係を示すグラフである。
【図９】実施例２による光導波素子の平面図である。
【図１０】実施例３による光導波素子の平面図である。
【図１１】実施例３による光導波素子の境界線のオフセット量と伝搬損失との関係を示すグラフである。
【図１２】（１２Ａ）〜（１２Ｆ）は、実施例３の変形例による光導波素子の平面図である。
【図１３−１】（１３Ａ）は、実施例４による光導波素子の平面図であり、（１３Ｂ）及び（１３Ｃ）は、製造途中段階における断面図（その１）である。
【図１３−２】（１３Ｄ）〜（１３Ｆ）は、実施例４による光導波素子の製造途中段階における断面図（その２）である。
【図１４】（１４Ａ）及び（１４Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その３）である。
【図１５】（１５Ａ）及び（１５Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その４）である。
【図１６】（１６Ａ）及び（１６Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その５）である。
【図１７】（１７Ａ）及び（１７Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その６）である。
【図１８】（１８Ａ）及び（１８Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その７）である。
【図１９】（１９Ａ）及び（１９Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その８）である。
【図２０】（２０Ａ）及び（２０Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その９）である。
【図２１】（２１Ａ）及び（２１Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その１０）である。
【図２２】（２２Ａ）及び（２２Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その１１）である。
【図２３】（２３Ａ）及び（２３Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その１２）である。
【図２４】（２４Ａ）及び（２４Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その１３）である。
【図２５】（２５Ａ）及び（２５Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その１４）である。
【図２６】（２６Ａ）及び（２６Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その１５）である。
【図２７】（２７Ａ）及び（２７Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その１６）である。
【図２８】（２８Ａ）及び（２８Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その１７）である。
【図２９】（２９Ａ）及び（２９Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その１８）である。
【図３０】（３０Ａ）及び（３０Ｂ）は、実施例４による光導波素子の製造途中段階における断面図（その１９）である。
【図３１】実施例１〜４による光導波素子を用いた実施例５による光半導体モジュールの平面図である。
【図３２】実施例５による光半導体モジュールを用いた実施例６による光伝送システムのブロック図である。
【発明を実施するための形態】
【００１１】
図面を参照しながら、実施例１〜実施例６について説明する。
【実施例１】
【００１２】
図１に、実施例１による光導波素子の平面図を示す。基板の上に、凸状の埋込導波路２０とハイメサ導波路２２とが形成されている。基板上に形成された凸状の多モード干渉導波路（ＭＭＩ）２１が、埋込導波路２０とハイメサ導波路２２とを、光学的に相互に結合させる。多モード干渉導波路２１の平面形状は、たとえば長方形である。多モード干渉導波路２１の短い方の辺の一方が入力端となり、他方の辺が出力端となる。埋込導波路２０は、多モード干渉導波路２１の入力端となる辺の中心に接続され、ハイメサ導波路２２は、出力端となる辺の中心に接続されている。
【００１３】
埋込導波路２０を含むメサの両側に、半導体の埋込部材４５が配置されている。ハイメサ導波路２２の両側は、埋込部材４５よりも屈折率の小さな低屈折率媒体、例えば空気等の気体、有機材料等で満たされている。
【００１４】
埋込導波路２０と多モード干渉導波路２１との接続点を基準として、多モード干渉導波路２１側にオフセットした位置に、境界線２６が画定される。多モード干渉導波路２１の両側のうち、境界線２６よりも埋込導波路２０側の領域には、埋込部材４５が配置されており、境界線２６よりもハイメサ導波路２２側の領域は、低屈折率媒体で満たされている。
【００１５】
ハイメサ導波路２２は、多モード干渉導波路２１に連続するテーパ部分２２Ａと、テーパ部分２２Ａに連続する等幅部分２２Ｂとを含む。テーパ部分２２Ａの幅は、ハイメサ導波路２２と多モード干渉導波路２１との接続点から遠ざかる向きに細くなる。等幅部分２２Ｂの幅は均一であり、多モード干渉導波路２１から最も遠い位置におけるテーパ部分２２Ａの幅と等しい。
【００１６】
導波光の波長が１．５５μｍ帯である場合、一例として、埋込導波路２０及びハイメサ導波路２２の等幅部分２２Ｂの幅は１．４μｍ、多モード干渉導波路２１の幅及び長さは、それぞれ５μｍ及び５６μｍ、ハイメサ導波路２２と多モード干渉導波路２との接続箇所におけるテーパ部分２２Ａの幅は２．０μｍ、テーパ部分２２Ｂの長さは３０μｍである。すなわち、ハイメサ導波路２２と多モード干渉導波路２１との接続点におけるハイメサ導波路２２の幅が、埋込導波路２０と多モード干渉導波路２１との接続点における埋込導波路２０の幅よりも広い。
【００１７】
図２Ａ〜図７Ｄを参照して、実施例１による光導波素子の製造方法について説明する。図２Ａ〜図２Ｃの断面図、図３Ａ〜図３Ｃの断面図、図４Ａ〜図４Ｃの断面図、図５Ａ〜図５Ｃの断面図、図６Ａ〜図６Ｃの断面図、及び図７Ａ〜図７Ｃの断面図は、それぞれ同一の製造途中段階における光導波素子の断面を示す。図２Ａ、図３Ａ、図４Ａ、図５Ａ、図６Ａ、及び図７Ａは、図１の一点鎖線２Ａ−２Ａにおける断面図に相当する。図２Ｂ、図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、及び図７Ｂは、図１の一点鎖線２Ｂ−２Ｂにおける断面図に相当する。図２Ｃ、図３Ｃ、図４Ｃ、図５Ｃ、図６Ｃ、及び図７Ｃは、図１の一点鎖線２Ｃ−２Ｃにおける断面図に相当する。図５Ｄ、図６Ｄ、図７Ｄは、製造途中段階における光導波素子の平面図を示す。
【００１８】
図２Ａ〜図２Ｃに示すように、ｎ型ＩｎＰの半導体基板３０の上に、下部クラッド層３１、コア層３２、上部クラッド層３３、及びコンタクト層３４を、有機金属化学気相成長（ＭＯＣＶＤ）によりエピタキシャル成長させる。下部クラッド層３１はｎ型ＩｎＰで形成され、その厚さは３００ｎｍである。コア層３２は組成波長１．３μｍのノンドープのＩｎＧａＡｓＰで形成され、その厚さは２３０ｎｍである。上部クラッド層３３はｐ型ＩｎＰで形成され、その厚さは１μｍである。コンタクト層３４はｐ型ＩｎＧａＡｓで形成され、その厚さは３００ｎｍである。コア層３２の屈折率は、下部クラッド層３１及び上部クラッド層３３のいずれの屈折率よりも高い。
【００１９】
コンタクト層３４の上に酸化シリコンのメサ用マスクパターン３５を形成する。メサ用マスクパターン３５は、化学気相成長（ＣＶＤ）により形成した酸化シリコン膜を、フォトリソグラフィ技術を用いてパターニングすることにより形成される。メサ用マスクパターン３５の平面形状は、図１に示した埋込導波路２０、多モード干渉導波路２１、及びハイメサ導波路２２の平面形状に整合する。
【００２０】
図３Ａ〜図３Ｃに示すように、メサ用マスクパターン３５をエッチングマスクとして、コンタクト層３４から半導体基板３０の表層部までエッチングする。このエッチングには、例えば誘導結合プラズマを用いた反応性イオンエッチング（ＩＣＰ−ＲＩＥ）が適用される。エッチングガスとして、例えばＳｉＣｌ４を用いることができる。このエッチングにより、半導体基板３０の表面に、下部クラッド層３１、コア層３２、上部クラッド層３３及びコンタクト層３４を含むメサ３８が形成される。メサ用マスクパターン３５を除いたメサ３８の高さは、例えば３μｍとする。
【００２１】
図４Ａ〜図４Ｃに示すように、半導体基板３０の上面、及びメサ３８の側面と上面に、窒化シリコンの選択成長用マスク膜４０を、例えばプラズマＣＶＤにより形成する。プラズマＣＶＤにより形成された窒化シリコンの選択成長用マスク膜４０は、成膜条件を調整することにより、酸化シリコンのメサ用マスクパターン３５と比較して、エッチング速度がより速い条件でエッチングすることが可能になる。
【００２２】
図５Ａ〜図５Ｃに示すように、選択成長用マスク膜４０の上に、レジストを塗布し、露光及び現像を行うことにより、レジストパターン４３を形成する。
【００２３】
図５Ｄに、レジストパターン４３を形成した状態の平面図を示す。レジストパターン４３は、境界線２６よりもハイメサ導波路２２側の領域を覆う。境界線２６よりも埋込導波路２０側の領域には、選択成長用マスク膜４０が露出する。
【００２４】
レジストパターン４３をエッチングマスクとして、選択成長用マスク膜４０をエッチングする。エッチング後、レジストパターン４３を除去する。
【００２５】
図６Ａ〜図６Ｃに示すように、レジストパターン４３で覆われていた領域に選択成長用マスク膜４０が露出し、レジストパターン４３で覆われていなかった領域においては、選択成長用マスク膜４０は除去されている。
【００２６】
図６Ｄに、レジストパターン４３を除去した後の平面図を示す。境界線２６よりもハイメサ導波路２２側の領域は、選択成長用マスク膜４０で覆われたままである。境界線２６よりも埋込導波路２０側の領域には、メサ用マスクパターン３５、メサ３８の側面、及び半導体基板３０の上面が露出する。
【００２７】
図７Ａ〜図７Ｃに示すように、選択成長用マスク膜４０及びメサ用マスクパターン３５をマスクとして、半導体基板３０が露出している領域に、Ｆｅ等がドープされた半絶縁性ＩｎＰの埋込部材４５を選択成長させる。埋込部材４５の上面は、メサ用マスクパターン３５の上面とほぼ同じ高さになる。
【００２８】
図７Ｄに、埋込部材４５を選択成長させた後の平面図を示す。選択成長用マスク膜４０及びメサ用マスクパターン３５が露出している領域には、埋込部材４５が成長しない。このため、境界線２６よりも埋込導波路２０側であって、メサ３８の両側の領域に、埋込部材４５が形成される。境界線２６よりもハイメサ導波路２２側のメサ３８の両側には埋込部材が配置されず、この空間は、埋込部材４５よりも屈折率の低い空気で満たされている。
【００２９】
埋込導波路２０から多モード干渉導波路２１に入力された導波光は、複数の高次モードに分解される。複数の高次モードは、ハイメサ導波路２２と多モード干渉導波路２１との結合位置において、再結像される。再結像された導波モード形状は、埋込導波路２０内における導波モード形状と同一である。ハイメサ導波路２２と多モード干渉導波路２１との結合箇所においてハイメサ導波路２２の幅を広くすることによって、ハイメサ導波路２２内の導波モード形状を、埋込導波路２０内の導波モード形状に整合させている。これにより、ハイメサ導波路２２と多モード干渉導波路２１との結合箇所における損失を低減させることができる。
【００３０】
ハイメサ導波路２２のテーパ部分２２Ａにおいて、導波路の幅を徐々に狭くすることによって、ハイメサ導波路２２内の導波モード形状を調整している。これにより、埋込導波路２０内の導波モードと、ハイメサ導波路２２内の導波モードとの不整合が緩和され、結合損失を低減させることができる。
【００３１】
図８に、埋込導波路２０と多モード干渉導波路２１との結合箇所から境界線２６までの距離（境界線のオフセット量）と、導波光の伝搬損失との関係のシミュレーション結果を示す。横軸は境界線のオフセット量を単位「μｍ」で表し、縦軸は伝搬損失を単位「ｄＢ」で表す。なお、埋込導波路２０と多モード干渉導波路２１との結合箇所から多モード干渉導波路２１内へオフセットする向きを正とした。比較のために、等幅のハイメサ導波路２２と埋込導波路２０とが、直接接続された構造の伝搬損失を、破線で示す。
【００３２】
境界線２６のオフセット量が０のとき、すなわち境界線２６が、埋込導波路２０と多モード干渉導波路２１との結合箇所を通過するとき、伝搬損失が最小になる。オフセット量が０μｍから正の向き（多モード干渉導波路２１内に向かう方向）に大きくなると、伝搬損失が徐々に大きくなるが、オフセット量が０〜５μｍの範囲内であれば、その増加率は極僅かである。
【００３３】
境界線２６の位置が負の向き（埋込導波路２０側に向かう向き）にオフセットすると、伝搬損失が急激に増加することがわかる。これは、境界線２６が埋込導波路２０と交差すると、その交差箇所において屈折率が不連続に変化することに起因する。屈折率の不連続箇所で導波光の導波モードの不整合が発生するため、反射及び散乱が生じ、伝搬損失が大きくなる。
【００３４】
境界線２６が多モード干渉導波路２１と交差する場合にも、その交差箇所で屈折率が不連続に変化する。ただし、多モード干渉導波路２１の入力端及び出力端の近傍における横方向光強度分布は、埋込導波路２０と多モード干渉導波路２１との結合箇所の近傍、及びハイメサ導波路２２と多モード干渉導波路２１との結合箇所の近傍に偏在する。このため、多モード干渉導波路２１の側方に配置された埋込部材４５と低屈折率媒体とに起因する屈折率の不連続が導波光に与える影響は小さい。
【００３５】
上述の理由から、境界線２６を多モード干渉導波路２１と交差させると、入力導波路２０と交差させる場合に比べて、伝搬損失を抑制することができる。
【００３６】
また、図８に示したように、境界線２６のオフセット量が０〜５μｍの範囲内で境界線２６の位置が変動しても、伝搬損失は殆ど変化しない。例えば、境界線２６の設計上の位置を、オフセット量が２．５μｍの位置に設定すると、±２．５μｍの位置合わせ余裕を確保することができる。
【００３７】
また、オフセット量が１１μｍのときの伝搬損失は、等幅の埋込導波路とハイメサ導波路とを直接接続させたときの伝搬損失（図８に破線で示した伝搬損失）より小さいことがわかった。このように、オフセット量が１１μｍ以下であれば、等幅の埋込導波路とハイメサ導波路とを直接接続させた場合に比べて伝搬損失を小さくすることができる。
【００３８】
製造プロセスにおける位置合わせ精度が高い場合には、オフセット量を小さくしてもよい。例えば、製造プロセスでの最大位置ずれ量が±１μｍである場合には、オフセット量を１μｍにすればよい。
【００３９】
上述の動作説明では、埋込導波路２０を入力側の導波路とし、ハイメサ導波路２２を出力側の導波路としたが、その反対に、ハイメサ導波路２２を入力側の導波路とし、埋込導波路２０を出力側の導波路としてもよい。
【００４０】
また、実施例１では、ＩｎＰ系の材料を用いたが、他の化合物半導体材料、例えばＧａＡｓ系の材料を用いてもよい。また、マスクの材料等も、本実施例で用いた材料に限定されない。実施例１では、導波光の波長を１．５５μｍ帯としたが、上記光導波素子は、導波路の寸法や屈折率を調整することにより、他の波長域の導波光にも適用可能である。
【００４１】
また、実施例１では、境界線２６を埋め込み導波路２０に垂直な直線としているが、境界線２６が多モード干渉導波路２１と接する点で、境界線２６のオフセット量が適切であれば、埋込導波路２０に対して斜めの直線でもよいし、曲線でもよい。埋込部材４５は、少なくとも導波光の横モードが広がっている領域に配置すればよい。導波光の横モードが分布していない領域には、埋込部材４５を配置しなくてもよい。
【実施例２】
【００４２】
図９に、実施例２による光導波素子の平面図を示す。実施例１では、図１に示したように、埋込部材４５が埋め込まれた領域と、低屈折率媒体で満たされた領域との境界線２６が、埋込導波路２０と多モード干渉導波路２１との結合位置の近傍に配置されていた。実施例２では、境界線２６が、ハイメサ導波路２２と多モード干渉導波路２１との結合位置の近傍に配置される。すなわち、境界線２６が、ハイメサ導波路２２と多モード干渉導波路２１との結合位置を基準として、多モード干渉導波路２１内に向かってオフセットした位置に配置されている。その他の構成は、実施例１による光導波素子の構成と同一である。
【００４３】
実施例１の場合と同様に、多モード干渉導波路２１の側方に配置された埋込部材４５と低屈折率媒体とに起因する屈折率の不連続が導波光に与える影響は小さいため、伝搬損失の増加を抑制することができる。オフセット量の好適な範囲も、実施例１の場合と同様である。
【００４４】
なお、境界線２６が、多モード干渉導波路２１の入力端から出力端までの間に配置されていれば、等幅の埋込導波路とハイメサ導波路とを直接接続する場合に比べて、伝搬損失の増加が抑制される。
【実施例３】
【００４５】
図１０に、実施例３による光導波素子の平面図を示す。実施例１による光導波素子に用いられている多モード干渉導波路２１は、１入力１出力構成であったが、実施例３による光導波素子に用いられている多モード干渉導波路２１は、２入力２出力構成である。
【００４６】
埋込導波路２０、２３が、多モード干渉導波路２１の入力端に接続され、ハイメサ導波路２２、２４が、多モード干渉導波路２１の出力端に接続されている。埋込導波路２０、２３の各々の構成は、実施例１の埋込導波路２０と同一であり、ハイメサ導波路２２、２４の各々の構成は、実施例１のハイメサ導波路２２の構成と同一である。
【００４７】
多モード干渉導波路２１の短辺及び長辺の長さは、それぞれ７．５μｍ及び２４９．４μｍである。埋込導波路２０、２３は、多モード干渉導波路２１の入力端となる短辺の中心から２．７５μｍ離れた位置で多モード干渉導波路２１に結合する。ハイメサ導波路２２、２４は、例えば、それらの中心線が、それぞれ埋込導波路２０、２３の中心線の延長と一致するように配置される。埋込導波路２０、２３が、多モード干渉導波路２１を介して、ハイメサ導波路２２、２４に結合される。なお、必ずしも、入力側の導波路の中心線と、出力側の導波路の中心線とを一致させる必要はない。
【００４８】
埋込部材４５が埋め込まれた領域と、低屈折率媒体で満たされた領域との境界線２６は、実施例１の場合と同様に、埋込導波路２０、２３と、多モード干渉導波路２１との接続箇所を基準として、多モード干渉導波路２１内に向かってオフセットした位置に配置される。
【００４９】
図１１に、境界線２６のオフセット量と、伝搬損失との関係のシミュレーション結果を示す。横軸は、境界線のオフセット量を単位「μｍ」で表し、縦軸は伝搬損失を単位「ｄＢ」で表す。伝搬損失の増減傾向は、図８に示した実施例１の場合と同等である。少なくとも、オフセット量が０〜５μｍの範囲であれば、埋込導波路とハイメサ導波路とを直接接続した場合に比べて、伝搬損失が小さくなることが分かる。ただし、オフセット量が大きくなったときの伝搬損失の増加率は、実施例１の場合よりも大きい。
【００５０】
実施例２で示した２入力２出力の光導波素子は、多モード干渉導波路２１を必須の光学素子として含んでいる。境界線２６を、この多モード干渉導波路２１と交差するように配置すれば、境界線２６の位置に多モード干渉導波路を新規に配置する必要がない。このため、素子の長尺化を防止することができる。
【００５１】
図１２Ａ〜図１２Ｆに、入出力導波路の数が異なる種々の変形例を示す。図１２Ａは、実施例３と同じ構成であり、２本の埋込導波路２０、２３が入力導波路として機能し、２本のハイメサ導波路２２、２４が出力導波路として機能する。
【００５２】
図１２Ｂに示すように、１入力２出力構成としてもよいし、図１２Ｃに示すように２入力１出力構成としてもよい。なお、いずれの場合も、入力導波路が埋込導波路構造を有し、出力導波路がハイメサ導波路構造を有する。
【００５３】
図１２Ｄ〜図１２Ｆに、入力導波路がハイメサ導波路構造を有し、出力導波路が埋込導波路構造を有する光導波素子を示す。図１２Ｄに示した光導波素子では、ハイメサ導波路２０ｈ、２３ｈが入力導波路として機能し、埋込導波路２２ｂ、２４ｂが出力導波路として機能する。図１２Ｅ及び図１２Ｆに示したように、１入力２出力構成、及び２入力１出力構成としてもよい。
【００５４】
なお、３入力以上の複数入力構成としてもよいし、３出力以上の複数出力構成としてもよい。
【実施例４】
【００５５】
図１３Ａに、実施例４による光導波素子の平面図を示す。半導体基板５０の上に、半導体レーザ素子５１及びマッハツェンダ変調器６５が形成されている。マッハツェンダ変調器６５は、入力側の多モード干渉導波路（分波器）５３、出力側の多モード干渉導波路（合波器）５６、両者を接続する２本のハイメサ導波路５４、５５、合波器５６の出力導波路となるハイメサ導波路５７を含む。半導体レーザ素子５１と分波器５３とが、埋込導波路５２により相互に接続されている。これらの光素子は、半導体基板５０の上に形成されたメサ構造を有する。
【００５６】
埋込導波路５２と分波器５３との結合位置を基準として、分波器５３内に向かう方向にオフセットした位置に境界線６０が画定されている。境界線６０よりも半導体レーザ素子５１側の領域（埋込導波路領域）６６のうち、各光素子の導波路を画定するメサの両側に、半導体の埋込部材５８が埋め込まれている。境界線６０よりもマッハツェンダ変調器６５側の領域（ハイメサ導波路領域）６７のうち、各光素子の導波路を画定するメサの両側に、埋込部材５８よりも屈折率の低い低屈折率媒体５９が配置されている。
【００５７】
図１３Ｂ〜図３０Ｂを参照して、実施例４による光導波素子の製造方法について説明する。図１３Ｂ〜図１３Ｆは、図１３Ａの一点鎖線１３Ｂ−１３Ｂにおける製造途中段階の素子の断面図を示す。図１４Ａ、図１５Ａ、・・・図３０Ａは、図１３Ａの一点鎖線１４Ａ−１４Ａにおける製造途中段階の素子の断面図を示す。図１４Ｂ、図１５Ｂ、・・・図３０Ｂは、図１３Ａの一点鎖線１４Ｂ−１４Ｂにおける製造途中段階の素子の断面図を示す。
【００５８】
図１３Ｂに示すように、ｎ型ＩｎＰの半導体基板５０の上に、厚さ２００ｎｍのｎ型ＩｎＰ下部クラッド層７０を形成する。下部クラッド層７０の上に、厚さ７０ｎｍのｎ型ＩｎＧａＡｓＰ回折格子層７１を形成する。回折格子層７１の組成波長は１．２μｍである。回折格子層７１をパターニングすることにより、半導体レーザ素子５１が配置される領域に、導波光の伝搬方向に周期性を持つ回折格子７１ａを形成する。回折格子７１ａの周期は、２４０ｎｍとする。回折格子層７１のパターニングには、電子ビーム露光とドライエッチングが適用される。
【００５９】
回折格子層７１の上に、厚さ１００ｎｍのｎ型ＩｎＰスペーサ層７２を形成する。スペーサ層７２の上に、第１のコア層７３を形成する。第１のコア層７３は、多重量子井戸構造を有する活性層を、厚さ１５ｎｍのノンドープＩｎＧａＡｓＰ分離閉じ込め層で挟んだ積層構造を有する。分離閉じ込め層の組成波長は１．１５μｍである。活性層は、交互に積層された厚さ１５ｎｍのバリア層と厚さ５．１ｎｍの井戸層とを含む。積層数は、例えば８周期とする。バリア層及び井戸層は、ノンドープのＩｎＧａＡｓＰで形成される。バリア層及び井戸層の組成は、フォトルミネッセンス（ＰＬ）波長が１．５５μｍになるように設定される。
【００６０】
第１のコア層７３の上に、厚さ１００ｎｍのｐ型ＩｎＰ上部クラッド層７４を形成する。これらの化合物半導体層は、ＭＯＣＶＤ等により形成することができる。
【００６１】
上部クラッド層７４の表面のうち、半導体レーザ素子５１と埋込導波路５２との結合箇所よりも半導体レーザ素子５１側の領域を、酸化シリコン等のマスクパターン７５で覆う。
【００６２】
図１３Ｃに示すように、マスクパターン７５をエッチングマスクとして、上部クラッド層７４及び第１のコア層７３をウェットエッチングする。これにより、スペーサ層７２の一部が露出する。
【００６３】
図１３Ｄに示すように、マスクパターン７５を選択成長用のマスクとして用いて、露出したスペーサ層７２の上に、厚さ２３０ｎｍのノンドープＩｎＧａＡｓＰの第２のコア層７８を、ＭＯＣＶＤにより選択成長させる。第２のコア層７８の組成波長は１．３μｍである。さらに、第２のコア層７８の上に、厚さ１００ｎｍのｐ型ＩｎＰ上部クラッド層７９を、ＭＯＣＶＤにより選択成長させる。これにより、第１のコア層７３と第２のコア層７８とがバットジョイント構造で相互に結合される。選択成長後、図１３Ｅに示すように、マスクパターン７５を除去する。
【００６４】
図１３Ｆに示すように、上部クラッド層７４、７９の上に、さらに厚さ９００ｎｍのｐ型ＩｎＰ上部クラッド層８０を形成する。上部クラッド層８０の上に、厚さ３００ｎｍのｐ型ＩｎＧａＡｓコンタクト層８１を形成する。
【００６５】
図１４Ａ及び図１４Ｂに示すように、コンタクト層８１の上に、酸化シリコンのメサ用マスクパターン８３を形成する。メサ用マスクパターン８３は、図１３Ａに示した各光素子の導波路を画定するメサと同一の平面形状を有する。図１４Ａの断面には、第１のコア層７３及び上部クラッド層７４が現れ、図１４Ｂの断面には、第２のコア層７８及び上部クラッド層７９が現れる。
【００６６】
図１５Ａ及び図１５Ｂに示すように、メサ用マスクパターン８３をエッチングマスクとして、コンタクト層８１から半導体基板５０の表層部までエッチングする。これにより、図１３Ａに示した半導体レーザ素子５１及び各導波路５２〜５７に対応したメサ８５が形成される。
【００６７】
図１６Ａ及び図１６Ｂに示すように、ハイメサ導波路領域６７に、窒化シリコンの選択成長用マスク膜８６を形成する。選択成長用マスク膜８６は、全面に窒化シリコン膜を形成した後、パターニングすることにより形成される。
【００６８】
図１７Ａ及び図１７Ｂに示すように、メサ用マスクパターン８３及び選択成長用マスク膜８６をマスクとして、半導体基板５０の上に、半絶縁性のＩｎＰを選択成長させることにより、埋込部材５８を形成する。図１８Ａ及び図１８Ｂに示すように、メサ用マスクパターン８３及び選択成長用マスク膜８６を除去する。メサ８５の上面に、コンタクト層８１が露出する。
【００６９】
図１９Ａ及び図１９Ｂに示すように、全面に酸化シリコンの第１の保護膜８８を、下地表面に倣うように形成する。図２０Ａ及び図２０Ｂに示すように、第１の保護膜８８の上に、低屈折率媒体５９を堆積させる。低屈折率媒体５９は、ベンゾシクロブテンをスピンコートした後、熱処理を行うことにより形成される。ハイメサ導波路領域６７のメサ８５の両側が、低屈折率媒体５９で埋め込まれる。
【００７０】
図２１Ａ及び図２１Ｂに示すように、ハイメサ導波路領域６７のメサ８５の上に堆積している第１の保護膜８８が露出するまで、低屈折率媒体５９をドライエッチングによりエッチバックする。埋込導波路領域６６においては、低屈折率媒体５９が薄くなる。
【００７１】
図２２Ａ及び図２２Ｂに示すように、ハイメサ導波路領域６７を、レジストパターン９０で覆う。図２３Ａ及び図２３Ｂに示すように、レジストパターン９０をエッチングマスクとして、埋込導波路領域６６の低屈折率媒体５９をドライエッチングにより除去する。これにより、第１の保護膜８８が露出する。図２４Ａ及び図２４Ｂに示すように、レジストパターン９０を除去する。
【００７２】
図２５Ａ及び図２５Ｂに示すように、全面にレジストを塗布した後、露光及び現像を行うことにより、埋込導波路領域６６にレジストパターン９１を形成する。レジストパターン９１には、埋込導波路領域６６のメサ８５に対応する開口９１ａが形成されている。この段階では、ハイメサ導波路領域６７には、低屈折率媒体５９、及びメサ８５上の第１の保護膜８８が露出している。レジストパターン９１をエッチングマスクとして第１の保護膜８８をエッチングする。開口９１ａの底面に、コンタクト層８１が露出すると共に、ハイメサ導波路領域６７においてはメサ８５の上にコンタクト層８１が露出する。第１の保護膜８８のエッチング後、レジストパターン９１を除去する。
【００７３】
図２６Ａ及び図２６Ｂに示すように、全面に窒化シリコンの第２の保護膜９３を、ＣＶＤ等により形成する。図２７Ａ及び図２７Ｂに示すように、第２の保護膜９３の上に、レジストを塗布した後、露光及び現像を行うことにより、レジストパターン９５を形成する。レジストパターン９５には、半導体レーザ素子５１、ハイメサ導波路５４、５５に対応する開口９５ａが形成されている。この段階では、開口９５ａの底面に、第２の保護膜９３が露出している。
【００７４】
レジストパターン９５をエッチングマスクとして、開口９５ａ内に露出している第２の保護膜９３をエッチングする。第２の保護膜９３がエッチングされた領域にコンタクト層８１が露出する。
【００７５】
図２８Ａ及び図２８Ｂに示すように、レジストパターン９５の上面、及び開口９５ａの底面に、Ａｕ、Ｚｎ、Ａｕを順番に蒸着することにより、上部電極膜９６を形成する。蒸着後、レジストパターン９５を、その上に堆積している上部電極膜９６と共に除去する。図２９Ａに示すように、半導体レーザ素子５１の導波路を画定するメサ８５の上に、上部電極膜９６が残る。図２９Ｂに示すように、ハイメサ導波路５４、５５を画定するメサ８５の上に、上部電極膜９６が残る。
【００７６】
図３０Ａ及び図３０Ｂに示すように、上部電極膜９６の上に、上部電極１００を形成する。上部電極１００は、電解めっき用の電極として用いられたシード層１００Ａと、めっき層１００Ｂとを含む。シード層１００Ａは、Ｔｉ、Ｐｔ、Ａｕの３層を含み、めっき層１００ＢにはＡｕが用いられる。
【００７７】
半導体基板５０の背面を、基板の厚さが１５０μｍになるまで研磨する。研磨された背面に、背面電極１０１を形成する。背面電極は、電解めっき用の電極として用いられた電極下地層１０１Ａと、その上のめっき層１０１Ｂとを含む。電極下地層１０１Ａは、ＡｕＧｅ、Ａｕの２層を含み、めっき層１０１ＢにはＡｕが用いられる。
【００７８】
上部電極１００及び背面電極１０１を形成した後、熱処理を行って、コンタクト層８１と上部電極膜９６との界面、及び半導体基板５０と電極下地層１０１Ａとの界面を合金化することにより、良質なオーミックコンタクトを得る。
【００７９】
実施例４では、図１３Ａに示した埋込導波路５２を、ハイメサ導波路５４及び５５に結合させる分波器５３が、埋込導波路領域６６とハイメサ導波路領域６７との境界線６０と交差する。分波器５３は、図１２Ｂに示した１入力２出力構成の多モード干渉導波路に相当する。分波器５３と境界線６０との相対位置関係を、実施例１に示した多モード干渉導波路２１と境界線２６との相対位置関係と同一にすることにより、埋込導波路５２からハイメサ導波路５４、５５に伝搬する導波光の伝搬損失の増大を抑制することができる。
【００８０】
また、分波器５３は、マッハツェンダ変調器６５に本来備わっているものであるから、境界線６０を跨ぐように配置する専用の光素子（図１に示した実施例１の多モード干渉導波路２１に対応する素子）を新たに形成する必要はない。このため、素子の長尺化を防止することができる。
【００８１】
実施例４では、半導体レーザ素子５１とマッハツェンダ変調器６５とを、１枚の基板上に集積したが、他の光機能素子を集積してもよい。例えば、半導体レーザ素子とマッハツェンダ変調器との間に、埋込導波路構造を有する半導体光増幅器を配置してもよい。また、マッハツェンダ変調器に代えて、ハイメサ導波路構造を有する電界吸収型（ＥＡ）光変調器を配置してもよい。
【００８２】
実施例４では、合波器５６の出力導波路にハイメサ導波路５７を用いたが、出力導波路を埋込導波路構造としてもよい。この場合、合波器５６は、図１２Ｆに示した２入力１出力構成の多モード干渉導波路に相当する。
【実施例５】
【００８３】
図３１に、実施例５による光半導体モジュール（レーザモジュール）の平面図を示す。
【００８４】
チップキャリア１１４の上に、変調器集積レーザ素子１１５が装着されている。変調器集積レーザ素子１１５には、例えば実施例４による光導波素子が用いられる。変調器集積レーザ素子１１５は、埋込導波構造を有する埋込レーザ部１１５Ａと、ハイメサ導波構造を有するハイメサ変調器部１１５Ｂとを含む。
【００８５】
埋込レーザ部１１５Ａから出射し、ハイメサ変調器部１１５Ｂで変調された信号光が、コリメートレンズ１１７でコリメートされ、ビームスプリッタ１１８に入射する。ビームスプリッタ１１８は、信号光を２つの経路に分岐させる。分岐された一方の信号光は、出力モニタ用のフォトディテクタ１１９に入射する。他方の信号光は、アイソレータ１２０を経由し、集光レンズ１２１で集光され、光ファイバ１２２に入射する。
【００８６】
埋込レーザ部１１５Ａの後ろ側の端面から出射した光が、コリメートレンズ１１３でコリメートされ、エタロン１１２を経由して、波長モニタ用のフォトディテクタ１１１に入射する。
【００８７】
チップキャリア１１４、コリメートレンズ１１３、１１７、エタロン１１２、フォトディテクタ１１１、１１９、及びビームスプリッタ１１８は、ペルチェ素子１２５の上に配置されている。ペルチェ素子１２５、アイソレータ１２０、集光レンズ１２１、及び光ファイバ１２２の入力端は、ケース１１０内に収容されている。光ファイバ１２２はケース１１０の外側まで導出されている。
【００８８】
実施例５では、埋込レーザ部１１５Ａに埋込導波構造を採用したことにより、埋込レーザ部１１５Ａの信頼性及び安定性の向上を図ることができる。ハイメサ変調器部１１５Ｂにハイメサ導波構造を採用したことにより、変調部の小型化を図り、かつ損失の増加を抑制することができる。
【実施例６】
【００８９】
図３２に、実施例６による光伝送システムのブロック図を示す。この光伝送システムは、多重化装置１３０、変調器部制御回路１３１、レーザ部制御回路１３２、及び光半導体モジュール１３５を含む。光半導体モジュール１３５には、例えば、図３１に示した実施例５による光半導体モジュールが用いられる。光半導体モジュール１３５は、レーザ部１１５Ａ、変調器部１１５Ｂ、波長モニタ用のフォトディテクタ１１１、及び出力モニタ用のフォトディテクタ１１９を含む。
【００９０】
多重化装置１３０に入力される電気信号ＥＳＩＧと、クロック信号ＣＬＫとから、時分割多重されたデータ信号ＤＴＳＩＧ０が生成される。変調器部制御回路１３１は、入力されたデータ信号ＤＴＳＩＧ０を基に、レーザ光を強度変調するためのデータ信号ＤＴＳＩＧ１及び制御信号ＣＴＬＭを生成し、変調器部１１５Ｂに送信する。
【００９１】
レーザ部制御回路１３２は、フォトディテクタ１１１、１１９からモニタ情報ＭＯＮを受け取り、制御信号ＣＴＬＬを生成する。制御信号ＣＴＬＬにより、レーザ部１１５Ａが駆動される。
【００９２】
実施例６では、実施例５による光半導体モジュールが光伝送システムの光送信機に適用されている。これにより、光送信機の信頼性及び安定性を高くすることができる。さらに、光送信機の高速化及び小型化を図ることが可能になる。
【００９３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００９４】
２０、２３  埋込導波路
２０ｈ、２３ｈ  ハイメサ導波路
２１  多モード干渉導波路
２２、２４  ハイメサ導波路
２２ｂ、２４ｂ  埋込導波路
２２Ａ  テーパ部分
２２Ｂ  等幅部分
２６  境界線
３０  半導体基板
３１  下部クラッド層
３２  コア層
３３  上部クラッド層
３４  コンタクト層
３５  メサ用マスクパターン
３８  メサ
４０  選択成長用マスク膜
４３  レジストパターン
４５  埋込部材
５０  半導体基板
５１  半導体レーザ素子
５２  埋込導波路
５３  多モード干渉導波路（分波器）
５４、５５  ハイメサ導波路
５６  多モード干渉導波路（合波器）
５７  ハイメサ導波路
５８  埋込部材
５９  低屈折率媒体
６０  境界線
６５  マッハツェンダ変調器
６６  埋込導波路領域
６７  ハイメサ導波路領域
７０  下部クラッド層
７１  回折格子層
７２  スペーサ層
７３  第１のコア層
７４  上部クラッド層
７５  マスクパターン
７８  第２のコア層
７９、８０  上部クラッド層
８１  コンタクト層
８３  メサ用マスクパターン
８５  メサ
８６  選択成長用マスク膜
８８  第１の保護膜
９０、９１  レジストパターン
９３  第２の保護膜
９５  レジストパターン
９６  上部電極膜
１００  上部電極
１０１  背面電極
１１０  ケース
１１１  フォトディテクタ
１１２  エタロン
１１３  コリメートレンズ
１１４  チップキャリア
１１５  変調器集積レーザ素子
１１５Ａ  埋込レーザ部
１１５Ｂ  ハイメサ変調器部
１１７  コリメートレンズ
１１８  ビームスプリッタ
１１９  フォトディテクタ
１２０  アイソレータ
１２１  集光レンズ
１２２  光ファイバ
１２５  ペルチェ素子
１３０  多重化装置
１３１  変調器部制御回路
１３２  レーザ部制御回路
１３５  光半導体モジュール
【図１】
2010226062.tif 000003
【図２】
2010226062.tif 000004
【図３】
2010226062.tif 000005
【図４】
2010226062.tif 000006
【図５】
2010226062.tif 000007
【図６】
2010226062.tif 000008
【図７】
2010226062.tif 000009
【図８】
2010226062.tif 000010
【図９】
2010226062.tif 000011
【図１０】
2010226062.tif 000012
【図１１】
2010226062.tif 000013
【図１２】
2010226062.tif 000014
【図１３−１】
2010226062.tif 000015
【図１３−２】
2010226062.tif 000016
【図１４】
2010226062.tif 000017
【図１５】
2010226062.tif 000018
【図１６】
2010226062.tif 000019
【図１７】
2010226062.tif 000020
【図１８】
2010226062.tif 000021
【図１９】
2010226062.tif 000022
【図２０】
2010226062.tif 000023
【図２１】
2010226062.tif 000024
【図２２】
2010226062.tif 000025
【図２３】
2010226062.tif 000026
【図２４】
2010226062.tif 000027
【図２５】
2010226062.tif 000028
【図２６】
2010226062.tif 000029
【図２７】
2010226062.tif 000030
【図２８】
2010226062.tif 000031
【図２９】
2010226062.tif 000032
【図３０】
2010226062.tif 000033
【図３１】
2010226062.tif 000034
【図３２】
2010226062.tif 000035
【手続補正書】
【提出日】平成21年12月16日(2009.12.16)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
導波光の波長が１．５５μｍ帯である場合、一例として、埋込導波路２０及びハイメサ導波路２２の等幅部分２２Ｂの幅は１．４μｍ、多モード干渉導波路２１の幅及び長さは、それぞれ５μｍ及び５６μｍ、ハイメサ導波路２２と多モード干渉導波路２１との接続箇所におけるテーパ部分２２Ａの幅は２．０μｍ、テーパ部分２２Ｂの長さは３０μｍである。すなわち、ハイメサ導波路２２と多モード干渉導波路２１との接続点におけるハイメサ導波路２２の幅が、埋込導波路２０と多モード干渉導波路２１との接続点における埋込導波路２０の幅よりも広い。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
前記第１の光導波路と前記多モード干渉導波路との接続点から、前記多モード干渉導波路側にオフセットした前記選択成長用マスクの前記端部のオフセット量が１１μｍ以下である請求項９に記載の光導波素子の製造方法。
【手続補正書】
【提出日】平成22年1月28日(2010.1.28)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正の内容】
【図１４】
2010226062.tif 000036