(57)【要約】      （修正有）【課題】圧電膜の膜応力によるメンブレンの不均一な撓みが原因の圧電素子特性のばらつきを抑制し、圧電素子の感度や信頼性を向上させることが可能な圧電ＭＥＭＳ素子及びその製造方法を提供する。【解決手段】圧電ＭＥＭＳ素子であって、基板の表面側に形成され、不純物がドープされており下部電極として機能する支持体１１１と、基板の裏面側に形成され支持体の下部に位置する裏面空洞１２１と、が設けられた基板１０１と、支持体１１１上に形成された圧電膜１１２と、圧電膜上に形成された上部電極１１３とを備える。支持体１１１は、少なくとも、第１の厚さを有する第１の支持体部分Ｍと、第１の厚さよりも厚い第２の厚さを有する第２の支持体部分Ｂとを含む。【選択図】図１
2010247295.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面側に形成され、不純物がドープされており、下部電極として機能する支持体と、前記基板の裏面側に形成され、前記支持体の下部に位置する裏面空洞と、が設けられた基板と、
前記支持体上に形成された圧電膜と、
前記圧電膜上に形成された上部電極とを備え、
前記支持体は、少なくとも、第１の厚さを有する第１の支持体部分と、前記第１の支持体部分の前記第１の厚さよりも厚い第２の厚さを有する第２の支持体部分と、を含むことを特徴とする圧電ＭＥＭＳ素子。
【請求項２】
前記支持体は、一様な厚さを有するメンブレン構造と、前記メンブレン構造の下面に設けられたビーム構造と、を含むことを特徴とする請求項１に記載の圧電ＭＥＭＳ素子。
【請求項３】
前記圧電膜は、少なくとも、第１の厚さを有する第１の圧電膜部分と、前記第１の圧電膜部分の前記第１の厚さよりも厚い第２の厚さを有する第２の圧電膜部分と、を含むことを特徴とする請求項１又は２に記載の圧電ＭＥＭＳ素子。
【請求項４】
前記基板には更に、前記基板の裏面側に形成され、前記裏面空洞を介して前記支持体の下方に位置し、前記基板の一部から形成された補強ビームが設けられていることを特徴とする請求項１から３のいずれか１項に記載の圧電ＭＥＭＳ素子。
【請求項５】
基板を用意し、
前記基板の表面側から前記基板内に不純物をドープすることで、前記基板内に、少なくとも、第１のドープ深さを有する部分と、前記第１のドープ深さよりも深い第２のドープ深さを有する部分と、を含む不純物領域を形成し、
前記不純物領域上に圧電膜を形成し、
前記圧電膜上に上部電極を形成し、
前記不純物領域をエッチングストッパとして、前記基板の裏面側から前記基板をエッチングすることで、前記基板の表面側には、前記不純物領域を含み、下部電極として機能する支持体を形成し、前記基板の裏面側には、前記支持体の下部に位置する裏面空洞を形成する、ことを特徴とする圧電ＭＥＭＳ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電ＭＥＭＳ（Micro Electro Mechanical Systems）素子及びその製造方法に関し、例えば、メンブレン構造を有する圧電ＭＥＭＳ素子に使用されるものである。
【背景技術】
【０００２】
近年、半導体プロセスを用いて作られたＭＥＭＳデバイスが、様々な分野において急速に普及している。ＭＥＭＳデバイスの例としては、加速度センサ、ジャイロセンサ、ショックセンサ、マイクロフォン、圧力センサ等のように、力学的な物理量を検出するセンシングデバイスが挙げられる。また、別の例としては、スイッチ、可変容量素子、モータ、アクチュエータ、可動ミラー等のように、電気信号により微小構造体を機械的に変形させるデバイスが挙げられる。また、更なる別の例としては、共振器や、共振器を組み合わせたフィルタのように、微小構造体の共振を用いたデバイスが挙げられる。
【０００３】
このように、ＭＥＭＳ技術によれば、多様な機能を持つデバイスが実現されるが、これらのデバイスの動作原理もまた、多様な物理現象に基づいている。例えばキャパシタは、電極の変位や振動を容量変化としてとらえ電気信号に変えることができる一方、電圧の印加により発生する電極間の静電引力から、電極の変位や振動を発生させることができる。このような電気系動作と力学系動作との間の相互変換は、磁場により誘導起電力やローレンツ力を発生させることでも実現できるし、圧電効果や逆圧電効果を利用することでも実現できる。また、センシングデバイスに関して言えば、半導体のピエゾ抵抗効果を利用すれば歪みを抵抗変化として検出することができるし、気体の動きは熱伝導により検出することができる。
【０００４】
以上のデバイスの中で最も適用例が多いのは、キャパシタを利用したセンサ・アクチュエータである。その理由としてはまず、キャパシタは、二枚の導体を空気を介して対向させるだけで製造できるため、キャパシタを製造する際には、新規材料を製造プロセスに導入する必要がない点が挙げられる。他には、極板間のギャップや極板間に印加するＤＣバイアスにより、センサの感度や極板間に発生する力を制御できるため、設計自由度が高い点も挙げられる。逆に、空気を介したキャパシタを用いるため、デバイスのインピーダンスが高くなる点、極板間の静電気力は引力しかないうえ非線形である点、ＤＣバイアスを発生させるための昇圧回路が必要となる点、等がデメリットであると言える。また、マイクロフォンや圧力センサにおいては、二枚の電極をメンブレンとして作らなければならないため、デバイスの構造が非常に複雑となる点もデメリットである。
【０００５】
一方、圧電効果や逆圧電効果を利用したＭＥＭＳデバイスは、静電気力を利用したＭＥＭＳデバイスの問題点を全て解決することが可能である。そのメリットしては、圧電体の誘電率が高いためデバイスのインピーダンスが低い点、力の向きは正負いずれの向きにも発生可能である点、動作させるためのＤＣバイアスは不要である点、等が挙げられる。ただし、圧電効果や逆圧電効果を利用したＭＥＭＳデバイスでは、圧電材料を新規にＳｉプロセスに導入する必要がある。
【０００６】
通常、圧電材料としては、ＡｌＮやＺｎＯやＰＺＴ等の強誘電体が用いられる。中でもＡｌＮは、ＬＳＩプロセスに対し高い整合性を有する。これらの圧電材料が十分な圧電性を発揮するには、圧電膜は、高度に配向した結晶構造を有する必要がある。それには、下部電極の材料や構造の選択が、重要なポイントとなる。また、高度に配向した圧電膜は、応力を内包しやすく、これをメンブレンとした場合には、感度の低下やばらつきの原因となる撓みが発生する。そのため、圧電膜を形成する際には、膜応力を制御することが重要となる。
【０００７】
下部電極材料として、Ｍｏ、Ｗ、Ａｌ等の金属材料を用いる場合、下部電極上の圧電膜に高い配向性を与えるためには、下部電極自身に高い配向性を持たせる必要があることが多い。そして、下部電極に高い配向性を持たせる必要がある場合には、下部電極の下に、特別な下地層を形成することが多い。しかしながら、圧電材料がＡｌＮの場合には、下部電極の加工後に圧電膜を配向させることが困難であることが問題となる。更には、下部電極の端部のテーパが急峻な場合には、その上に圧電膜を成長させるとクラックが形成されやすいことが問題となる。このようなクラックが形成されると、上部電極や配線の段切れが発生したり、製造工程においてエッチング液によって下部電極が溶解する、といった問題が生じる。
【０００８】
このような問題を解決するために、下部電極材料として、金属材料の代わりに、不純物をドーピングしたＳｉ等の半導体材料を用いる方法がある（例えば、非特許文献１）。この方法では、金属膜に比べ平坦性に優れたＳｉ基板を下地としてＡｌＮ膜を成長させることができるため、高い配向性を有するＡｌＮ膜を容易に得ることができる。また、この方法には、エッチングのよる下部電極の加工プロセスが不要となるという、製造上のメリットもある。
【０００９】
ＡｌＮ膜の形成方法としては、ＣＶＤやスパッタリングが一般的である。ただし、結晶性のよいＡｌＮ膜をＣＶＤで形成するためには、１０００℃以上の高温での処理が必要となる。１０００℃以上の高温でのＣＶＤは、化合物半導体のエピタキシャル成長時のバッファ層を形成するのに使用されることがあるが、ＭＥＭＳ素子用のＡｌＮ膜を形成する際にはあまり使用されない。ＭＥＭＳ素子用のＡｌＮ膜を形成する際には、代わりに、窒素雰囲気中でＡｌをスパッタして成膜する反応性スパッタ法が用いられる。この方法によれは、成膜温度が数百度以下でも、配向性の高いＡｌＮ膜が得られる。
【００１０】
ＡｌＮ膜の応力は、ＡｌＮ膜を形成する際の条件設定によって制御可能である。一方、ウエーハ面内均一性や再現性の観点からは、最小でも数十ＭＰａ程度の応力変動は避けられない。しかしながら、僅か数十ＭＰａ程度の応力のばらつきでも、このＡｌＮ膜をメンブレンとした際には、メンブレンの撓みや座屈を不均一に発生させてしまう。
【００１１】
メンブレンに撓みが発生している場合でも、外力によって圧電体の歪みが発生すれば、圧電効果は発生し、圧電体構造は圧電素子として機能することができる。しかしながら、その圧電効果には、撓みの方向やモードにより、ばらつきが発生してしまう。また、圧電素子ごとに安定な撓みの状態が異なると、デバイスの性能の均一性を確保することができなくなってしまう。また、環境の変化による撓みの状態の変化は、圧電素子特性の経時変化に繋がり、デバイスの信頼性を低下させてしまう。
【００１２】
また、圧電膜を用いたセンシングデバイスでは、機械的信号（例えば音波や慣性力）により生じた歪みを、圧電膜により電気信号に変換し、これを検出回路部に出力している。出力信号のエネルギーは、圧電膜に蓄えられる歪みエネルギーに比例するため、圧電膜の面積は、できるだけ広いことが好ましく、圧電膜の厚さは、できるだけ厚いことが好ましい。しかしながら、圧電膜を大きくすると、ＭＥＭＳ構造体の剛性が大きくなり、外力の印加による歪みが小さくなってしまうという問題がある。
【００１３】
また、圧電膜を用いたデバイスでは、製造時のエアブローや、ハンドリング時の治具接触により、メンブレンの変形や損傷が生じるおそれがある。更には、圧電素子を作り込んだチップを実装基板上にマウントする際、実装基板とダイボンド材との間の熱膨張係数の差に起因して、チップに熱応力が加わるおそれがある。このような熱応力は、メンブレンの感度ばらつきを引き起こす可能性がある。これらの現象は、圧電素子の信頼性の向上の妨げになると考えられる。
【先行技術文献】
【非特許文献】
【００１４】
【非特許文献１】A. Jaakkola et al., Proceeding 2007 IEEE Ultrasonics Symposium, p1653-1656
【非特許文献２】S. D. Collins, J. Electrochem. Soc., VoL 144, No. 6, June 1997
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、圧電膜の膜応力によるメンブレンの不均一な撓みが原因の圧電素子特性のばらつきを抑制することや、圧電素子の感度や信頼性を向上させることが可能な圧電ＭＥＭＳ素子及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１６】
本発明の一の態様は例えば、基板の表面側に形成され、不純物がドープされており、下部電極として機能する支持体と、前記基板の裏面側に形成され、前記支持体の下部に位置する裏面空洞と、が設けられた基板と、前記支持体上に形成された圧電膜と、前記圧電膜上に形成された上部電極とを備え、前記支持体は、少なくとも、第１の厚さを有する第１の支持体部分と、前記第１の支持体部分の前記第１の厚さよりも厚い第２の厚さを有する第２の支持体部分と、を含むことを特徴とする圧電ＭＥＭＳ素子である。
【００１７】
本発明の他の態様は例えば、基板を用意し、前記基板の表面側から前記基板内に不純物をドープすることで、前記基板内に、少なくとも、第１のドープ深さを有する部分と、前記第１のドープ深さよりも深い第２のドープ深さを有する部分と、を含む不純物領域を形成し、前記不純物領域上に圧電膜を形成し、前記圧電膜上に上部電極を形成し、前記不純物領域をエッチングストッパとして、前記基板の裏面側から前記基板をエッチングすることで、前記基板の表面側には、前記不純物領域を含み、下部電極として機能する支持体を形成し、前記基板の裏面側には、前記支持体の下部に位置する裏面空洞を形成する、ことを特徴とする圧電ＭＥＭＳ素子の製造方法である。
【発明の効果】
【００１８】
本発明によれば、圧電膜の膜応力によるメンブレンの不均一な撓みが原因の圧電素子特性のばらつきを抑制することや、圧電素子の感度や信頼性を向上させることが可能な圧電ＭＥＭＳ素子及びその製造方法を提供することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図である。
【図２】第１実施形態の圧電ＭＥＭＳ素子の構造を示す斜視図である。
【図３】支持体の形状の変形例を示す斜視図である。
【図４】支持体の形状の変形例を示す斜視図である。
【図５】第１実施形態の圧電ＭＥＭＳ素子の製造方法を示す側方断面図である。
【図６】第２実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図である。
【図７】第２実施形態の圧電ＭＥＭＳ素子の構造を示す斜視図である。
【図８】第２実施形態の圧電ＭＥＭＳ素子の製造方法を示す側方断面図(1/2)である。
【図９】第２実施形態の圧電ＭＥＭＳ素子の製造方法を示す側方断面図(2/2)である。
【図１０】第３実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図である。
【図１１】第１比較例の圧電ＭＥＭＳ素子の構造を示す側方断面図である。
【図１２】第３実施形態の圧電ＭＥＭＳ素子の構造の変形例を示す側方断面図である。
【図１３】第４実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図である。
【図１４】第２比較例の圧電ＭＥＭＳ素子の構造を示す側方断面図である。
【図１５】第４実施形態の圧電ＭＥＭＳ素子の構造の変形例を示す側方断面図である。
【図１６】第５実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図、底面図である。
【図１７】第５実施形態の圧電ＭＥＭＳ素子の構造を示す詳細な側方断面図である。
【図１８】第３比較例の圧電ＭＥＭＳ素子の構造を示す側方断面図、底面図である。
【図１９】第３比較例の圧電ＭＥＭＳ素子の構造を示す詳細な側方断面図である。
【図２０】第５実施形態の圧電ＭＥＭＳ素子の構造の変形例を示す側方断面図である。
【図２１】第６実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図、底面図である。
【図２２】第６実施形態の圧電ＭＥＭＳ素子の構造を示す詳細な側方断面図である。
【図２３】第７実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図、底面図である。
【図２４】第７実施形態の圧電ＭＥＭＳ素子の構造を示す詳細な側方断面図である。
【発明を実施するための最良の形態】
【００２０】
本発明の実施形態を、図面に基づいて説明する。
【００２１】
（第１実施形態）
図１及び図２は、第１実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図及び斜視図である。図１は、図２に示すＡ−Ａ’線に沿った断面図となっている。
【００２２】
以下、本実施形態の圧電ＭＥＭＳ素子について、図１を参照して説明する。その説明中で適宜、図２についても参照する。
【００２３】
本実施形態の圧電ＭＥＭＳ素子は、基板１０１と、圧電素子１０２とを備える。
【００２４】
基板１０１は、半導体基板、詳細には、シリコン基板である。図１では、基板１０１の表面がＳ1で示され、基板１０１の裏面がＳ2で示されている。基板１０１の表面Ｓ1側には、支持体１１１が形成されており、基板１０１の裏面Ｓ2側には、裏面空洞１２１が形成されている。
【００２５】
支持体１１１は、基板１０１の表面Ｓ1側に形成され、不純物がドープされており、圧電素子１０２の下部電極として機能する。支持体１１１は、基板１０１の表面Ｓ1側から基板１０１内に不純物をドープすることで形成された不純物領域を含んでいる。当該不純物領域は例えばｎ＋層であり、基板１０１内にＰ（リン）イオンを注入することで形成される。イオン注入条件は例えば、190keV及び5×1016atoms/cm2、並びに100keV及び5×1016atoms/cm2である。不純物は、支持体１１１の全体にドープされていても、支持体１１１の一部のみにドープされていても構わない。
【００２６】
裏面空洞１２１は、基板１０１の裏面Ｓ2側に形成され、支持体１１１の下部に位置する。裏面空洞１２１は、基板１０１の裏面Ｓ2側から基板１０１をエッチングすることで、基板１０１の裏面Ｓ2に形成された空洞（キャビティ）であり、基板１０１の裏面Ｓ2に対し窪んだ形状を有する。裏面空洞１２１は、上記不純物領域をエッチングストッパとして、基板１０１の裏面Ｓ2側から基板１０１をエッチングすることで形成される。当該エッチングにより、基板１０１の表面Ｓ1側には、上記不純物領域を含む支持体１１１が形成され、基板１０１の裏面Ｓ2側には、支持体１１１の下部に位置する裏面空洞１２１が形成される。
【００２７】
圧電素子１０２は、下部電極として機能する支持体１１１と、圧電膜１１２と、上部電極１１３とを備える。圧電膜１１２は、ここではＡｌＮ（窒化アルミニウム）膜であり、支持体１１１上に形成されている。また、上部電極１１３は、ここではＡｌ（アルミニウム）層であり、圧電膜１１２上に形成されている。なお、圧電膜１１２は、ＡｌＮ膜以外の強誘電体膜、例えば、ＺｎＯ（酸化亜鉛）膜やＰＺＴ（チタン酸ジルコン酸鉛）膜でも構わない。また、上部電極１１３は、Ａｌ層以外のメタル層、例えば、Ｔｉ（チタン）層、Ｍｏ（モリブテン）層、Ｗ（タングステン）層、又はＮｉ（ニッケル）層でも構わない。また、上部電極１１３は、不純物をドープして低抵抗化したＳｉ（シリコン）層でも構わない。
【００２８】
本実施形態の圧電ＭＥＭＳ素子には更に、貫通孔１３１（図２）と、熱酸化膜１４１が設けられている。貫通孔１３１（図２）は、基板１０１の表面Ｓ1側と裏面Ｓ2側とを繋ぐ通気孔であり、支持体１１１と圧電膜１１２とを貫通している。熱酸化膜１４１は、ここではシリコン酸化膜であり、基板１０１の裏面Ｓ2に形成されている。
【００２９】
ここで、支持体１１１の構造の詳細について説明する。
【００３０】
支持体１１１は、図１に示すように、第１の厚さＸ1を有する部分と、第２の厚さＸ2を有する部分を含んでおり、第２の厚さＸ2は、第１の厚さＸ1よりも厚くなっている（即ちＸ2＞Ｘ1）。第１の厚さＸ1を有する部分は、本発明の第１の支持体部分の例であり、第２の厚さＸ2を有する部分は、本発明の第２の支持体部分の例である。
【００３１】
支持体１１１は、図１に示すように、一様な厚さ（Ｘ1）を有するメンブレン構造Ｍと、メンブレン構造Ｍの下面に設けられたビーム構造Ｂを含んでいる。メンブレン構造Ｍは、支持体１１１に厚さＸ1を与えており、メンブレン構造Ｍに付け加えられたビーム構造Ｂは、支持体１１１に厚さＸ2を与えている。その結果、支持体１１１は、厚さＸ1を有する部分と、厚さＸ2を有する部分とを含んでいる。
【００３２】
このように、本実施形態の支持体１１１は、厚さＸ1を有する部分と、厚さＸ2を有する部分とを含んでおり、メンブレン構造Ｍの強度をビーム構造Ｂが補強している。本実施形態では、このような構造の支持体１１１により、メンブレンに生じる撓みの方向や分布を均一にすることが可能となっている。本実施形態によれば、支持体１１１や圧電膜１１２や上部電極１１３の応力分布を好適に制御でき、圧電膜１１２の膜応力によるメンブレンの不均一な撓みが原因の圧電素子特性のばらつきを抑制することができる。本実施形態によれば更に、メンブレンに生じる撓みの方向や分布を均一にすることで、圧電素子１０２の感度を向上することができる。
【００３３】
なお、本実施形態では、支持体１１１は、２種類の厚さ（Ｘ1及びＸ2）を有しているが、３種類以上の厚さを有していても構わない。即ち、支持体１１１は、第１から第Ｎ（Ｎは３以上の整数）の厚さを有する第１から第Ｎの支持体部分を有していても構わない。
【００３４】
また、厚さＸ1とＸ2との比Ｘ2／Ｘ1は、どのような値でも構わない。ただし、Ｘ2／Ｘ1が小さ過ぎると、ビーム構造Ｂによるメンブレン構造Ｍの補強効果が弱くなってしまう。一方、Ｘ2／Ｘ1が大き過ぎると、メンブレンに撓みが生じにくくなってしまう。そこで、Ｘ2／Ｘ1の値は、１．２〜１．８程度とすることが望ましい。
【００３５】
また、ビーム構造Ｂは、メンブレン構造Ｍの下面に設けても上面に設けてもよいが、本実施形態では、メンブレン構造Ｍの下面に設けている。ビーム構造Ｂをメンブレン構造Ｍの下面に設けることには、圧電膜１１２や上部電極１１３の形成面を平坦にできるという利点がある。このような構造によれば、圧電ＭＥＭＳ素子の歩留まりを下げることなく、メンブレンの剛性を変化させることができる。
【００３６】
また、本実施形態では、メンブレンは、図２に示すように、四角形の平面形状を有している。また、本実施形態では、図２に示すように、このようなメンブレンに対し、３本の帯状のビームが設けられている。これらのビームのうち、２本のビームは、メンブレンの対角線部分に設けられており、残り１本のビームは、メンブレンの対称線部分に設けられている。ただし、メンブレン構造Ｍやビーム構造Ｂのデザインとしては、その他のデザインを採用することも可能である。これらの構造の最適なデザインは、メンブレンの形状やサイズや、圧電膜１１２の形状や厚さ等により異なり、実現すべき応力範囲や撓み状態に合わせて変化させる必要がある。
【００３７】
なお、支持体１１１には例えば、図３のように、メンブレンの形状と相似形な、四角形の環状の形状を有する複数のビームを設けてもよい。また、図４のように、メンブレンのエッジに平行な、帯状の形状を有する複数のビームを設けてもよい。図３及び図４は、支持体１１１の形状の変形例を示す斜視図である。支持体１１１の形状の変形例は、後述の第２実施形態においても説明する。
【００３８】
図５は、第１実施形態の圧電ＭＥＭＳ素子の製造方法を示す側方断面図である。
【００３９】
まず、圧電ＭＥＭＳ素子を製造するための基板１０１を用意する（図５(Ａ)）。基板１０１はここでは、両面研磨の６インチサイズのｐ型（100）シリコン基板とする。次に、基板１０１の表面Ｓ1及び裏面Ｓ2に、熱酸化膜１４１を形成する（図５(Ａ)）。熱酸化膜１４１はここでは、厚さ１μｍ程度のシリコン酸化膜とする。次に、基板１０１の裏面Ｓ2に形成された熱酸化膜１４１をレジスト等で保護しつつ、基板１０１の表面Ｓ1の熱酸化膜１４１をバッファード弗酸等で除去する（図５(Ａ)）。
【００４０】
次に、ドライエッチングにより、基板１０１上に、位置合わせ用のマークパターンを形成する。当該ドライエッチングは、シリコンが加工可能な方法であれば、どのような方法で行ってもよい。当該ドライエッチングはここでは、ＣＦ4、ＣＨＦ3等のガスを使用したＲＩＥ（Reactive Ion Etching）エッチャーにより行う。また、当該エッチング用のエッチングマスクとしては、通常のフォトレジストを使用可能である。ここでは、厚さ１．３μｍのノボラック系ｉ線ポジレジストを使用する。また、当該エッチングの際のエッチング深さは、使用するステッパーの性能に適した１００ｎｍとする。なお、上記エッチングマスクは、エッチングの終了後、アッシャー及びＳＨ洗浄処理により剥離する。
【００４１】
次に、基板１０１の表面Ｓ1側からのイオン注入により、支持体（下部電極）１１１となる不純物領域２０１を形成する（図５(Ａ)）。当該イオン注入では、不純物領域２０１のうち、まず、ビーム構造Ｂとなる部分を形成し、次に、メンブレン構造Ｍとなる部分を形成する。
【００４２】
ビーム構造Ｂとなる部分を形成する際にはまず、イオン注入用のマスクパターンを上述のポジレジストにより形成する。次に、イオン加速電圧を大きな値に設定し、基板１０１内の深い位置にイオンを注入する。イオンはここでは、Ｐ（リン）イオンとし、基板１０１内にｎ＋層を形成する。イオン注入条件はここでは、190keV及び5×1016atoms/cm2とする。上記のマスクは、イオン注入の終了後、上述の方法により剥離する。
【００４３】
また、メンブレン構造Ｍとなる部分を形成する際にもまず、イオン注入用のマスクパターンを上述のポジレジストにより形成する。次に、イオン加速電圧を小さな値に設定し、基板１０１内の浅い位置にイオンを注入する。イオンはここでも、Ｐ（リン）イオンとし、基板１０１内に、上記のｎ＋層と一体となるｎ＋層を形成する。イオン注入条件はここでは、100keV及び5×1016atoms/cm2とする。上記のマスクは、イオン注入の終了後、上述の方法により剥離する。なお、本実施形態では、貫通孔１３１（図２参照）を形成予定の部分に、予めイオンを注入しないようにする。
【００４４】
次に、基板１０１の活性化アニールを、Ａｒ（アルゴン）雰囲気中において１１００℃で３分間行う。これにより、第１のドープ深さＸ1を有する部分と、第２のドープ深さＸ2を有する部分を含む不純物領域２０１が、基板１０１内に形成される（図５(Ａ)）。
【００４５】
次に、スパッタリングにより、基板１０１の表面Ｓ1に、圧電膜１１２となるＡｌＮ膜を堆積する（図５(Ｂ)）。ＡｌＮ膜の厚さはここでは、５００ｎｍとする。また、ＡｌＮ膜を形成するためのスパッタ成膜装置としては、膜応力のウエーハ面内分布及び基板間分布が±５０ＭＰａ以下となるような装置を使用する。
【００４６】
次に、ＡｌＮ膜をメンブレン形状になるようにエッチング加工し、ＡｌＮ膜から圧電膜１１２を形成する（図５(Ｂ)）。この際、貫通孔１３１も形成する。ＡｌＮ膜の加工は、上述のポジレジストによりマスクパターンを形成した後、Ｃｌ2、ＢＣｌ3等のガスを使用したＲＩＥエッチャーにより行う。エッチング速度や加工断面形状の制御用に、Ａｒ、Ｏ2、Ｎ2等のガスを加えてもよい。上記のマスクは、エッチングの終了後、アッシャー及びフォトレジスト剥離液処理により剥離する。こうして、不純物領域２０１上に圧電膜１１２が形成される（図５(Ｂ)）。
【００４７】
次に、スパッタリングにより、圧電膜１１２上に、下部電極取り出し用の配線及び上部電極１１３となるＡｌ層を堆積する（図５(Ｂ)）。Ａｌ層の厚さはここでは、２５０ｎｍとする。
【００４８】
次に、Ａｌ層をエッチング加工し、Ａｌ層から下部電極取り出し用の配線及び上部電極１１３を形成する（図５(Ｂ)）。Ａｌ層の加工は、上述のポジレジストによりマスクパターンを形成した後、Ｃｌ2、ＢＣｌ3等のガスを使用したＲＩＥエッチャーにより行う。当該マスクは、エッチングの終了後、アッシャー及びフォトレジスト剥離液処理により剥離する。こうして、圧電膜１１２上に上部電極１１３が形成される（図５(Ｂ)）。なお、本実施形態では、下部電極取り出し用の配線と上部電極１１３を、共にＡｌ層から形成しているが、上部電極１１３は、Ａｌ以外の材料で形成しても構わない。この場合には、上部電極１１３を形成するプロセスが、下部電極取り出し用の配線を形成するプロセスと別のプロセスとなり、本製造方法全体で加工プロセスが１段階増えることになる。
【００４９】
次に、両面合わせの可能な露光装置を使用して、ポジレジストにより、裏面Ｓ2の熱酸化膜１４１上に、裏面空洞１２１を形成するためのマスクパターンを形成する。次に、該マスクパターンをマスクとして、バッファード弗酸等によるエッチングにより、熱酸化膜１４１をパターニングする（図５(Ｂ)）。
【００５０】
次に、表面Ｓ1側の全面に、アルカリ耐性のある保護膜を形成し、その後、アルカリ水溶液で基板１０１をエッチングする。これにより、基板１０１が、裏面Ｓ2側から選択的にエッチングされる（図５(Ｃ)）。
【００５１】
保護膜の例としては、アクリル系樹脂や、日産科学工業株式会社の提供するProTEKTM B3等が挙げられる。基板１０１のエッチングは、基板１０１を、８５℃に加熱したＫＯＨ（水酸化カリウム）水溶液に１分間浸漬した後、８５℃に加熱したＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）２２％水溶液に浸漬することで行う。ＫＯＨ水溶液に浸漬する理由は、最初に１０ｎｍ／分以上の酸化膜エッチング速度のあるＫＯＨ水溶液に浸漬して、自然酸化膜を除去しておくことで、ＴＭＡＨによるエッチングの際に、自然酸化膜の存在により、シリコン基板面が荒れるのを抑制するためである。また、８５℃の２２％ＴＭＡＨ水溶液は、シリコンの（100）面に対し、０．５ｍｍ／分程度のエッチング速度を示す。
【００５２】
本実施形態では、基板内で均一なエッチングを実現すべく、攪拌子の使用等により、これらの薬液を対流させる。なお、アルカリ水溶液の例としては、ＫＯＨ水溶液やＴＭＡＨ水溶液の他に、ヒドラジン水溶液や、ＥＤＰ（エチレンジアミンピロカテコール）水溶液が挙げられる。
【００５３】
アルカリ水溶液に対するシリコン基板１０１のエッチング速度は、ドープされた不純物の密度に大きく依存する。具体的には、シリコン基板１０１のエッチング速度は、不純物密度が1×1020atoms/cm3以上になると大きく低下する（例えば、非特許文献２）。
【００５４】
よって、図５(Ｃ)に示すエッチングの際には、不純物領域２０１がエッチングストッパとして機能する。これにより、基板１０１の表面Ｓ1側には、不純物領域２０１を含み、圧電素子１０２の下部電極として機能する支持体１１１が形成され、基板１０１の裏面Ｓ2側には、支持体１１１の下部に位置する裏面空洞１２１が形成される（図５(Ｃ)）。即ち、支持体１１１と裏面空洞１２１が同時に形成される。最後に、上記の保護膜をアセトンやシンナー等の有機溶剤で除去し、アッシャーにより残渣を除去する。
【００５５】
なお、図５(Ｃ)から理解されるように、第１のドープ深さＸ1は、図１に示す第１の厚さＸ1に該当し、第２のドープ深さＸ2は、図１に示す第２の厚さＸ2に該当する。
【００５６】
このように、本実施形態の圧電ＭＥＭＳ素子の製造方法では、不純物領域２０１を、裏面空洞１２１を形成する際のエッチングストッパとして使用する。これにより、本実施形態では、当該エッチングの際に、不純物領域２０１とは別にエッチングストッパを設ける必要がなくなる。また、本実施形態によれば、基板１０１として、ＳＯＩ基板を採用する必要がなくなる。
【００５７】
以上のように、本実施形態の圧電ＭＥＭＳ素子は、下部電極として機能する支持体１１１と、圧電膜１１２と、上部電極１１３とを備え、支持体１１１は、少なくとも、第１の厚さＸ1を有する部分と、第１の厚さＸ1よりも厚い第２の厚さＸ2を有する部分とを含んでいる。これにより、本実施形態では、圧電膜１１２の膜応力によるメンブレンの不均一な撓みが原因の圧電素子特性のばらつきを抑制することができると共に、圧電素子１０２の感度を向上させることができる。
【００５８】
以下、本発明の第２から第７実施形態について説明する。これらの実施形態は、第１実施形態の変形例であり、これらの実施形態については、第１実施形態との相違点を中心に説明する。
【００５９】
（第２実施形態）
図６及び図７は、第２実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図及び斜視図である。図６は、図７に示すＢ−Ｂ’線に沿った断面図となっている。
【００６０】
上述のように、第１実施形態では、メンブレンは、図２に示すような四角形の平面形状を有している。また、第１実施形態では、図２に示すように、このメンブレンに対し、３本の帯状のビームが設けられている。そして、これらのビームのうち、２本のビームは、メンブレンの対角線部分に設けられており、残り１本のビームは、メンブレンの対称線部分に設けられている。
【００６１】
一方、第２実施形態でも、メンブレンは、図７に示すような四角形の平面形状を有している。しかしながら、第２実施形態では、図７に示すように、このメンブレンに対し、帯状のビームは２本だけ設けられている。そして、これらのビームはそれぞれ、メンブレンの対称線部分に設けられている。その結果、第２実施形態では、四角形のメンブレンに対し、十字形のビームが設けられている。
【００６２】
第１及び第２実施形態では、ビームが、メンブレンの下面において、１方向だけではなく、２方向又は３方向に走るように形成されている。その結果、第１及び第２実施形態では、メンブレンの強度が、ビームにより効果的に補強されている。
【００６３】
なお、第２実施形態では、図６に示すように、支持体１１１と圧電膜１１２と上部電極１１３との面積比が、第１実施形態とは異なっていることに留意されたい。その関係で、第１実施形態では、貫通孔１３１は、支持体１１１及び圧電膜１１２を貫通している（図２）のに対し、第２実施形態では、貫通孔１３１は、支持体１１１のみを貫通する位置に設けることができる（図７）。
【００６４】
また、第２実施形態では、図６に示すように、基板１０１の裏面Ｓ2側に、熱酸化膜１４１（図１参照）に代わり、Ａｌ（アルミニウム）層１５１が設けられていることにも留意されたい。Ａｌ層１５１は、後述するように、Ａｌエッチインヒビターを添加したＴＭＡＨ水溶液による基板１０１のエッチングの際に、マスクとして利用される。
【００６５】
図８，図９は、第２実施形態の圧電ＭＥＭＳ素子の製造方法を示す側方断面図である。
【００６６】
まず、図８(Ａ)及び(Ｂ)に示す工程を、図５(Ａ)及び(Ｂ)に示す工程と同様に実施する。ただし、熱酸化膜１４１を形成する工程（図５(Ａ)参照）については、本実施形態では不要である。
【００６７】
次に、基板１０１の表面Ｓ1側に、貼り付け用樹脂２１１により、サポート基板２２１を貼り付ける（図８(Ｃ)）。当該貼り付け処理ではまず、基板１０１の表面Ｓ1に、スピン塗布により、貼り付け用樹脂２１１を塗布する。続いて、１８０℃の窒素オーブンに基板１０１を１時間入れて、溶剤を揮発させる。続いて、基板１０１に対し、サポート基板２２１を、減圧化で１５０℃のホットプレスにより貼り付ける。サポート基板２２１はここでは、ガラス基板とし、貼り付け用樹脂２１１はここでは、アルカリ耐性のあるアクリル樹脂とする。
【００６８】
次に、サポート基板２２１に貼り付けられた基板１０１の裏面Ｓ2を研削し、基板１０１の厚さを２００μｍまで薄くする（図９(Ａ)）。この際、裏面Ｓ2の研磨の仕上げは、ドライポリッシュにより行い、裏面Ｓ2をほぼ鏡面に仕上げる。更には、希弗硝酸を用いたスピンエッチャーにより、裏面Ｓ2（研磨面）の洗浄を行う。
【００６９】
次に、スパッタリングにより、基板１０１の研磨面に、２００ｎｍ程度の厚さのＡｌ層１５１を堆積する（図９(Ａ)）。次に、両面合わせの可能な露光装置を使用して、ポジレジストにより、裏面Ｓ2のＡｌ層１５１上に、裏面空洞１２１を形成するためのマスクパターンを形成する。次に、当該マスクパターンをマスクとして、燐酸，酢酸，硝酸を含む混酸によるウェットエッチングにより、Ａｌ層１５１をパターニングする（図９(Ａ)）。この際、ウエーハ内のＱＣ（Quality Control）領域等、素子領域以外にもエッチング口を形成して、サポート基板２２１脱離用の剥離材浸透口を形成する。なお、上記のマスクは、エッチングの終了後、アッシャーにより除去する。
【００７０】
次に、アルカリ水溶液で基板１０１をエッチングする。これにより、基板１０１が、裏面Ｓ2側から選択的にエッチングされる（図９(Ｂ)）。
【００７１】
シリコン基板のエッチング液としては、例えば、Ａｌエッチインヒビターを添加したＴＭＡＨ水溶液等が製品化されている。本実施形態では、アルカリ水溶液によるエッチングの前に、弗酸緩衝液を用いた１０秒程度の前処理により、基板１０１の裏面Ｓ2の自然酸化膜を除去する。例えば、Ａｌエッチインヒビターを添加したＴＭＡＨ水溶液によれば、シリコンの（100）面に対し、８０℃にて１μｍ／分程度のシリコンエッチング速度が得られる。
【００７２】
上述のように、アルカリ水溶液に対するシリコン基板１０１のエッチング速度は、ドープされた不純物の密度に大きく依存する。例えば、ＴＭＡＨに対するシリコン基板１０１のエッチング速度は、高濃度に不純物イオンが注入されることで、１／１０程度にまで低下し得る。
【００７３】
よって、図９(Ｂ)に示すエッチングの際には、不純物領域２０１がエッチングストッパとして機能する。これにより、基板１０１の表面Ｓ1側には、不純物領域２０１を含み、圧電素子１０２の下部電極として機能する支持体１１１が形成され、基板１０１の裏面Ｓ2側には、支持体１１１の下部に位置する裏面空洞１２１が形成される（図９(Ｂ)）。即ち、支持体１１１と裏面空洞１２１が同時に形成される。
【００７４】
次に、基板１０１及びサポート基板２２１を、サポート基板２２１の剥離液に浸漬し、サポート基板２２１及び貼り付け用樹脂２１１を、基板１０１から除去する（図９(Ｃ)）。樹脂２１１を溶解する剥離液は、ウエーハ内のＱＣ領域等に予め用意された貫通口や、圧電素子１０２の貫通孔１３１（図７）から浸透するため、サポート基板２２１は、剥離時に応力をかけることなく脱離可能である。サポート基板２２１及び貼り付け用樹脂２１１の除去後には、基板１０１を洗浄した後、アッシャーにより残渣を除去する。
【００７５】
以上のように、本実施形態の圧電ＭＥＭＳ素子は、下部電極として機能する支持体１１１と、圧電膜１１２と、上部電極１１３とを備え、支持体１１１は、少なくとも、第１の厚さＸ1を有する部分と、第１の厚さＸ1よりも厚い第２の厚さＸ2を有する部分とを含んでいる。これにより、本実施形態では、圧電膜１１２の膜応力によるメンブレンの不均一な撓みが原因の圧電素子特性のばらつきを抑制することができると共に、圧電素子１０２の感度を向上させることができる。
【００７６】
（第３実施形態）
図１０は、第３実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図である。
【００７７】
本実施形態では、第１実施形態の半導体基板１０１、圧電素子１０２、裏面空洞１２１がそれぞれ、ＳＯＩ（Semiconductor On Insulator）基板３０１、圧電素子３０２、裏面空洞３２１に置き換えられている。ＳＯＩ基板３０１は、本発明の基板の例である。
【００７８】
ＳＯＩ基板３０１は、半導体基板３１１と、半導体基板３１１上に形成された埋込絶縁膜３１２と、埋込絶縁膜３１２上に形成された半導体層３１３とを備える。ここでは、半導体基板３１１はｎ型シリコン基板、埋込絶縁膜３１２はシリコン酸化膜、半導体層３１３はｎ型シリコン層となっている。なお、半導体基板３１１及び半導体層３１３の比抵抗値はここでは、０．１〜１０［Ωｃｍ］程度である。
【００７９】
図１０では、ＳＯＩ基板３０１の表面がＳ1で示され、ＳＯＩ基板３０１の裏面がＳ2で示されている。ＳＯＩ基板３０１の表面Ｓ1側には、半導体層３１３の一部から、支持体３１４が形成されており、ＳＯＩ基板３０１の裏面Ｓ2側には、支持体３１４の下部に、裏面空洞３２１が形成されている。本実施形態では、圧電素子３０２は、裏面空洞３２１の上方において支持体３１４上に設けられている。本実施形態では、埋込絶縁膜３１２をエッチングストッパとして、ＳＯＩ基板３０１を裏面Ｓ2側からエッチングすることで、ＳＯＩ基板３０１の表面Ｓ1側に支持体３１４を形成し、ＳＯＩ基板３０１の裏面Ｓ2側に裏面空洞３２１を形成する。
【００８０】
支持体３１４は、その表面に不純物がドープされており、圧電素子３０２の下部電極として機能する。当該不純物はここでは、Ｂ（ボロン）である。支持体３１４の表面は、当該不純物のドープにより、ｐ型半導体層となっている。具体的には、このｐ型半導体層が、圧電素子３０２の下部電極として機能する。
【００８１】
なお、本実施形態では、上記のｐ型半導体層は、半導体層３１３の表面全体に形成されている。図１０では、半導体層３１３のうち、ｎ型半導体層の部分が３１３ｎで示され、ｐ型半導体層の部分が３１３ｐで示されている。
【００８２】
圧電素子３０２は、下部電極として機能する支持体３１４と、支持体３１４上に形成された圧電膜３１５と、圧電膜３１５上に形成された上部電極３１６とを備える。圧電膜３１５は、ここではＡｌＮ膜であるが、その他の強誘電体膜、例えば、ＺｎＯ膜やＰＺＴ膜でも構わない。また、上部電極３１６は、ここではＡｌ層であるが、その他のメタル層でも構わない。
【００８３】
ここで、圧電膜３１５の構造の詳細について説明する。
【００８４】
圧電膜３１５は、図１０に示すように、メンブレンの周辺部に位置し、第１の厚さＹ1を有する部分と、メンブレンの中心部に位置し、第２の厚さＹ2を有する部分とを含んでおり、第２の厚さＹ2は、第１の厚さＹ1よりも厚くなっている（即ち、Ｙ2＞Ｙ1）。第１の厚さＹ1を有する部分は、本発明の第１の圧電膜部分の例であり、第２の厚さＹ2を有する部分は、本発明の第２の圧電膜部分の例である。
【００８５】
上述のように、圧電素子３０２の出力信号のエネルギーは、圧電膜３１５に蓄えられる歪みエネルギーに比例する。そのため、圧電膜３１５の面積は、できるだけ広いことが好ましく、圧電膜３１５の厚さは、できるだけ厚いことが好ましい。しかしながら、圧電膜３１５を大きくすると、ＭＥＭＳ構造体の剛性が大きくなり、外力の印加による歪みが小さくなってしまう。
【００８６】
そこで、本実施形態では、圧電膜３１５に、厚さＹ1を有する部分と、厚さＹ2を有する部分とを設ける。これにより、本実施形態では、圧電膜３１５の厚さを、全体的ではなく部分的に厚くすることが可能になる。これにより、本実施形態では、ＭＥＭＳ構造体の剛性が大きくなるのを抑えつつ、圧電膜３１５に蓄えられる歪みエネルギーを増やすことが可能になる。本実施形態によれば、ＭＥＭＳ構造体に発生する歪みエネルギーを有効に検出できるようになり、圧電素子３０２の感度を向上させることができる。図１０では、メンブレンの中心部では、圧電膜３１５が厚く形成され、メンブレンの周辺部では、圧電膜３１５が薄く形成されている。
【００８７】
なお、本実施形態では、圧電膜３１５を上方から見た場合、圧電膜３１５は、裏面空洞３２１の平面パターン内部において、２種類の厚さ（Ｙ1及びＹ2）を有しているが、３種類以上の厚さを有していても構わない。即ち、圧電膜３１５は、裏面空洞３２１の平面パターン内部において、第１から第Ｍ（Ｍは３以上の整数）の厚さを有する第１から第Ｍの圧電膜部分を有していても構わない。
【００８８】
また、厚さＹ1やＹ2の値としては、任意の値を選択可能である。本実施形態では、厚さＹ1は例えば０．５μｍに設定し、厚さＹ2は例えば１．０μｍに設定する。
【００８９】
また、図１０に示す断面において、厚さＹ2を有する部分（中央の部分）の幅や、厚さＹ1を有する部分（左右の部分）の幅としては、任意の値を選択可能である。本実施形態では、中央の部分の幅は例えば８００μｍに設定し、左右の部分の幅は例えば、それぞれ１０００μｍに設定する。
【００９０】
また、図１０に示す断面では、厚さＹ1を有する部分の圧電膜３１５と、厚さＹ2を有する部分の圧電膜３１５は、分断されているが、これらの圧電膜３１５同士は、別の断面において繋がっている。同様に、図１０に示す断面では、前者の圧電膜３１５上の上部電極３１６と、後者の圧電膜３１５上の上部電極３１６は、分断されているが、これらの上部電極３１６同士は、別の断面において繋がっている。これらは、後述する第４実施形態、第１比較例、第２比較例でも同様である。
【００９１】
以下、図１０を参照しながら、本実施形態の圧電ＭＥＭＳ素子の製造方法について説明する。
【００９２】
まず、圧電ＭＥＭＳ素子を製造するためのＳＯＩ基板３０１を用意する（図１０）。上述のように、ＳＯＩ基板３０１は、半導体基板３１１と、半導体基板３１１上に形成された埋込絶縁膜３１２と、埋込絶縁膜３１２上に形成された半導体層３１３とを備える。
【００９３】
次に、半導体層３１３上にレジストパターンを形成し、当該レジストパターンをマスクとして、半導体層３１３の表面にＢ（ボロン）イオンを注入する。イオン注入条件は、加速電圧を250kVとし、ドース量を1×1015atoms/cm2とする。次に、上記レジストパターンを剥離した後、１１００℃でＳＯＩ基板３０１のアニールを行う。これにより、半導体層３１３の表面には、１〜５μｍの深さまでの不純物密度が1×1016atoms/cm3となるp型半導体層３１３ｐが形成される（図１０）。このｐ型半導体層３１３ｐは、半導体層３１３内に形成され、ｐｎ接合面及び埋込絶縁膜３１２を介して、半導体基板３１１と電気的に絶縁される。
【００９４】
次に、反応性マグネトロンスパッタ法により、半導体層３１３上に、厚さ０．５μｍのＡｌＮ膜を堆積する。この厚さが、上記の第１の厚さＹ1に相当する（図１０）。このスパッタリングでは、スパッタガスはＡｒとＮ2の混合ガスとし、ターゲットパワーは５ｋＷとする。次に、塩素系ガスを使用したＲＩＥにより、当該ＡｌＮ膜をパターニングする。
【００９５】
次に、再び反応性マグネトロンスパッタ法により、上記ＡｌＮ膜上に、厚さ０．５μｍのＡｌＮ膜を堆積する。この厚さと上述の厚さとの和が、上記の第２の厚さＹ2に相当する（図１０）。このスパッタリングの際の条件は、上述の条件と同様である。次に、塩素系ガスを使用したＲＩＥにより、当該ＡｌＮ膜をパターニングする。これにより、第１の厚さＹ1（＝０．５μｍ）の部分と、第２の厚さＹ2（＝１．０μｍ）の部分とを含む圧電膜３１５が形成される（図１０）。
【００９６】
このように、本実施形態では、圧電膜３１５が、１回の堆積処理ではなく、２回の堆積処理により形成される。このような２回の堆積処理には、１回の堆積処理に比べ、厚さＹ1の部分の圧電膜３１５の上面の膜質が良好になるという利点がある。
【００９７】
次に、再び反応性マグネトロンスパッタ法により、圧電膜３１５上に、厚さ０．５μｍのＡｌ層を堆積する（図１０）。このスパッタリングの際の条件は、上述の条件と同様である。次に、塩素系ガスを使用したＲＩＥにより、当該Ａｌ層をパターニングする。これにより、厚さ０．５μｍの上部電極３１６が形成される（図１０）。なお、Ａｌ層のパターニングは、薬液を用いたウェットエッチングで行っても構わない。
【００９８】
次に、ＳＯＩ基板３０１の表面Ｓ1側から、ＲＩＥにより、ＳＯＩ基板３０１のエッチングを行い、半導体層３１３を貫通する貫通孔を形成する。当該ＲＩＥには、塩素系ガス又はフッ素系ガスが使用される。また、当該ＲＩＥでは、埋込絶縁膜３１２がエッチングストッパとして使用される。
【００９９】
次に、ＳＯＩ基板３０１の裏面Ｓ2側から、Ｄ−ＲＩＥ（Deep Reactive Ion Etching）により、ＳＯＩ基板３０１のエッチングを行い、半導体基板３１１が除去され埋込絶縁膜３１２が露出した空洞を形成する。次に、ＢＨＦ水溶液を用いて、当該空洞内の埋込絶縁膜３１２をエッチング除去する。これにより、ＳＯＩ基板３０１の裏面Ｓ2側に、裏面空洞３２１が形成される（図１０）。さらには、裏面空洞３２１が、上記の貫通孔と繋がる。なお、埋込絶縁膜３１２のエッチング除去は、弗素系ガスを用いたＲＩＥにより行ってもよい。
【０１００】
本実施形態では、このような方法で、圧電ＭＥＭＳ素子（ここでは圧電ＭＥＭＳマイクロフォン）を作製することができる。本発明者らが、この方法で圧電ＭＥＭＳマイクロフォンを作製したところ、当該マイクロフォンは、１ｋＨｚにおいて音圧感度−４３ｄＢを示した。
【０１０１】
ここで、第１比較例の圧電ＭＥＭＳ素子を、図１１に示す。図１１は、第１比較例の圧電ＭＥＭＳ素子の構造を示す側方断面図である。図１０の圧電膜３１５が、２種類の厚さを有しているのに対し、図１１の圧電膜３１５は、１種類の厚さ（＝１．０μｍ）のみを有している。本発明者らが、上記の方法で図１１の圧電ＭＥＭＳ素子（圧電ＭＥＭＳマイクロフォン）を作製したところ、当該マイクロフォンは、中心部の圧電膜部分の幅や周辺部の圧電膜部分の幅を最適化しても、１ｋＨｚにおいて音圧感度−４７ｄＢにしか到らなかった。
【０１０２】
以上のように、本実施形態の圧電ＭＥＭＳ素子は、下部電極として機能する支持体３１４と、圧電膜３１５と、上部電極３１６とを備え、圧電膜３１５は、少なくとも、第１の厚さＹ1を有する部分と、第１の厚さＹ1よりも厚い第２の厚さＹ2を有する部分とを含んでいる。これにより、本実施形態では、ＭＥＭＳ構造体に発生する歪みエネルギーを有効に検出できるようになり、圧電素子３０２の感度を向上させることができる。
【０１０３】
なお、図１２は、第３実施形態の圧電ＭＥＭＳ素子の構造の変形例を示す側方断面図である。第３実施形態では、図１０に示すＳＯＩ基板３０１、裏面空洞３２１をそれぞれ、図１２に示すように、第１実施形態の半導体基板１０１、裏面空洞１２１に置き換えても構わない。即ち、第３実施形態では、図１０を参照して説明した方法で圧電ＭＥＭＳ素子を製造する際に、ＳＯＩ基板３０１の代わりに半導体基板１０１を用意し、半導体基板１０１に、図５に示す方法で、裏面空洞３２１の代わりに裏面空洞１２１を形成しても構わない。この場合、半導体層３１３内のｎ型半導体層３１３ｎ及びｐ型半導体層３１３ｐはそれぞれ、半導体基板１０１内のｐ型半導体層１０１ｐ及びｎ型半導体層１０１ｎに置き換えられ、ｎ型半導体層１０１ｎが、不純物領域２０１として使用される。
【０１０４】
（第４実施形態）
図１３は、第４実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図である。
【０１０５】
本実施形態の圧電ＭＥＭＳ素子には、第３実施形態の圧電ＭＥＭＳ素子と同様、ＳＯＩ基板３０１と、圧電素子３０２と、裏面空洞３２１とが設けられている。ＳＯＩ基板３０１は、半導体基板３１１と、埋込絶縁膜３１２と、半導体層３１３とを備え、圧電素子３０２は、下部電極として機能する支持体３１４と、圧電膜３１５と、上部電極３１６とを備える。
【０１０６】
ここで、圧電膜３１５と支持体３１４の構造の詳細について説明する。
【０１０７】
本実施形態の圧電膜３１５は、第３実施形態の圧電膜３１５と同様、メンブレンの周辺部に位置し、第１の厚さＹ1を有する部分と、メンブレンの中心部に位置し、第２の厚さＹ2を有する部分とを含んでおり、第２の厚さＹ2は、第１の厚さＹ1よりも厚くなっている（即ち、Ｙ2＞Ｙ1）。第１の厚さＹ1を有する部分は、本発明の第１の圧電膜部分の例であり、第２の厚さＹ2を有する部分は、本発明の第２の圧電膜部分の例である。
【０１０８】
また、本実施形態では、支持体３１４も、メンブレンの周辺部に位置し、第１の厚さＺ1を有する部分と、メンブレンの中心部に位置し、第２の厚さＺ2を有する部分とを含んでおり、第２の厚さＺ2は、第１の厚さＺ1よりも厚くなっている（即ち、Ｚ2＞Ｚ1）。第１の厚さＺ1を有する部分は、本発明の第１の支持体部分の例であり、第２の厚さＺ2を有する部分は、本発明の第２の支持体部分の例である。
【０１０９】
その結果、本実施形態では、図１３に示すように、メンブレンの中心部の支持体３１４と圧電膜３１５が、共に厚くなっており、メンブレンの周辺部の支持体３１４と圧電膜３１５が、共に薄くなっている。本実施形態によれば、周辺部の支持体３１４と圧電膜３１５が共に薄くなることで、音圧が印加された際に同じ曲率となる中心部の領域が増加し、圧電素子３０２の感度が向上する。
【０１１０】
ここで、第２比較例の圧電ＭＥＭＳ素子を、図１４に示す。図１４は、第２比較例の圧電ＭＥＭＳ素子の構造を示す側方断面図である。図１４では、支持体３１４は、中心部で厚くなっており、周辺部で薄くなっているが、圧電膜３１５は、中心部でも周辺部でも同じ厚さとなっている。そのため、第２比較例では、周辺部の支持体３１４を薄くした効果が、圧電膜３１５の存在により緩和されてしまう上、周辺部では中立面が圧電膜３１５に近くなり、圧電素子３０２の感度が向上しにくくなってしまう。
【０１１１】
一方、図１３では、支持体３１４及び圧電膜３１５に加えて、上部電極３１６も、中心部で厚くなっていると共に、周辺部で薄くなっている。本実施形態では、支持体３１４の厚さと、圧電膜３１５の厚さと、上部電極３１６の厚さとの比は、中心部と周辺部とでほぼ同じ値に設定することが望ましい。これにより、本実施形態では、周辺部の剛性の低下による圧電素子３０２の感度の向上を図りつつ、効果的に機械信号を検出することが可能となる。
【０１１２】
なお、本実施形態では、圧電膜３１５を上方から見た場合、圧電膜３１５は、裏面空洞３２１の平面パターン内部において、２種類の厚さ（Ｙ1及びＹ2）を有しているが、３種類以上の厚さを有していても構わない。即ち、圧電膜３１５は、裏面空洞３２１の平面パターン内部において、第１から第Ｍ（Ｍは３以上の整数）の厚さを有する第１から第Ｍの圧電膜部分を有していても構わない。
【０１１３】
また、本実施形態では、支持体３１４を上方から見た場合、支持体３１４は、裏面空洞３２１の平面パターン内部において、２種類の厚さ（Ｚ1及びＺ2）を有しているが、３種類以上の厚さを有していても構わない。即ち、支持体３１４は、裏面空洞３２１の平面パターン内部において、第１から第Ｋ（Ｋは３以上の整数）の厚さを有する第１から第Ｋの支持体部分を有していても構わない。
【０１１４】
また、厚さＹ1，Ｙ2，Ｚ1，Ｚ2の値としては、任意の値を選択可能である。本実施形態では、厚さＹ1，Ｙ2，Ｚ1，Ｚ2は例えば、それぞれ０．２５μｍ，１．００μｍ，１．００μｍ，３．００μｍに設定する。この場合、下部電極３１６の厚さは、中心部と周辺部とで同じ値にしても異なる値にしてもよいが、同じ値にする場合には、例えば、０．１０μｍとする。
【０１１５】
また、図１３に示す断面において、厚さＹ2及びＺ2を有する部分（中央の部分）の幅や、厚さＹ1及びＺ1を有する部分（左右の部分）の幅としては、任意の値を選択可能である。本実施形態では、中央の部分の幅は例えば８００μｍに設定し、左右の部分の幅は例えば、それぞれ１０００μｍに設定する。
【０１１６】
本発明者らは、これらの厚さ及び幅の値を使用して、第４実施形態と第２比較例の感度を比較した。第４実施形態については、上記の厚さ及び幅の値を使用した。第２比較例については、Ｙ1，Ｙ2の値を１．００μｍとし、中央の部分の幅を９００μｍとした以外、上記の厚さ及び幅の値を使用した。その結果、第４実施形態における感度は、第２比較例における感度に比べ、約２ｄＢ向上した。
【０１１７】
また、本実施形態の圧電ＭＥＭＳ素子の製造方法については、第３実施形態のそれと同様である。ただし、本実施形態では、半導体層３１３内にｐ型半導体層３１３ｐを形成する前に、半導体層３１３に、厚さＺ1の部分と第２の厚さＺ2の部分とを設けておく必要がある。
【０１１８】
以上のように、本実施形態の圧電ＭＥＭＳ素子は、下部電極として機能する支持体３１４と、圧電膜３１５と、上部電極３１６とを備え、圧電膜３１５は、少なくとも、第１の厚さＹ1を有する部分と、第１の厚さＹ1よりも厚い第２の厚さＹ2を有する部分とを含んでおり、支持体３１４は、少なくとも、第１の厚さＺ1を有する部分と、第１の厚さＺ1よりも厚い第２の厚さＺ2を有する部分とを含んでいる。これにより、本実施形態では、ＭＥＭＳ構造体に発生する歪みエネルギーを有効に検出できるようになり、圧電素子３０２の感度を向上させることができる。
【０１１９】
なお、図１５は、第４実施形態の圧電ＭＥＭＳ素子の構造の変形例を示す側方断面図である。第４実施形態では、図１３に示すＳＯＩ基板３０１、裏面空洞３２１をそれぞれ、図１５に示すように、第１実施形態の半導体基板１０１、裏面空洞１２１に置き換えても構わない。即ち、第４実施形態では、図１３を参照して説明した方法で圧電ＭＥＭＳ素子を製造する際に、ＳＯＩ基板３０１の代わりに半導体基板１０１を用意し、半導体基板１０１に、図５に示す方法で、裏面空洞３２１の代わりに裏面空洞１２１を形成しても構わない。この場合、半導体層３１３内のｎ型半導体層３１３ｎ及びｐ型半導体層３１３ｐはそれぞれ、半導体基板１０１内のｐ型半導体層１０１ｐ及びｎ型半導体層１０１ｎに置き換えられ、ｎ型半導体層１０１ｎが、不純物領域２０１として使用される。
【０１２０】
（第５実施形態）
図１６は、第５実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図、底面図である。図１６の側方断面図は、底面図のＣ−Ｃ’線に沿った断面図となっている。また、図１７は、本実施形態の圧電ＭＥＭＳ素子の構造を示す詳細な側方断面図である。
【０１２１】
以下、本実施形態の圧電ＭＥＭＳ素子について、図１７を参照して説明する。その説明中で適宜、図１６についても参照する。
【０１２２】
本実施形態では、第１実施形態の半導体基板１０１、圧電素子１０２、裏面空洞１２１がそれぞれ、ＳＯＩ（Semiconductor On Insulator）基板４０１、圧電素子４０２、裏面空洞４２１に置き換えられている。ＳＯＩ基板４０１は、本発明の基板の例である。
【０１２３】
ＳＯＩ基板４０１は、半導体基板４１１と、半導体基板４１１上に形成された埋込絶縁膜４１２と、埋込絶縁膜４１２上に形成された半導体層４１３とを備える。ここでは、半導体基板４１１はｎ型シリコン基板、埋込絶縁膜４１２はシリコン酸化膜、半導体層４１３はｎ型シリコン層となっている。
【０１２４】
図１７では、ＳＯＩ基板４０１の表面がＳ1で示され、ＳＯＩ基板４０１の裏面がＳ2で示されている。ＳＯＩ基板４０１の表面Ｓ1側には、半導体層４１３の一部から、支持体４１４が形成されており、ＳＯＩ基板４０１の裏面Ｓ2側には、支持体４１４の下部に、裏面空洞４２１が形成されている。本実施形態では、圧電素子４０２は、裏面空洞４２１の上方において支持体４１４上に設けられている。本実施形態では、埋込絶縁膜４１２をエッチングストッパとして、ＳＯＩ基板４０１を裏面Ｓ2側からエッチングすることで、ＳＯＩ基板４０１の表面Ｓ1側に支持体４１４を形成し、ＳＯＩ基板４０１の裏面Ｓ2側に裏面空洞４２１を形成する。
【０１２５】
支持体４１４は、その表面に不純物がドープされており、圧電素子４０２の下部電極として機能する。当該不純物はここでは、Ｂ（ボロン）である。支持体４１４の表面は、当該不純物のドープにより、ｐ型半導体層となっている。具体的には、このｐ型半導体層が、圧電素子４０２の下部電極として機能する。
【０１２６】
なお、本実施形態では、上記のｐ型半導体層は、支持体４１４以外の半導体層４１３の表面にまで形成されている。図１７では、半導体層４１３のうち、ｎ型半導体層の部分が４１３ｎで示され、ｐ型半導体層の部分が４１３ｐで示されている。
【０１２７】
圧電素子４０２は、下部電極として機能する支持体４１４と、支持体４１４上に形成された圧電膜４１５と、圧電膜４１５上に形成された上部電極４１６とを備える。圧電膜４１５は、ここではＡｌＮ膜であるが、その他の強誘電体膜、例えば、ＺｎＯ膜やＰＺＴ膜でも構わない。また、上部電極４１６は、ここではＡｌ層であるが、その他のメタル層でも構わない。
【０１２８】
本実施形態の圧電ＭＥＭＳ素子には更に、貫通孔４３１と、メンブレンの強度を補強するための補強ビーム４４１が設けられている。貫通孔４３１は、ＳＯＩ基板４０１の表面Ｓ1側と裏面Ｓ2側とを繋ぐ通気孔であり、支持体４１４と圧電膜４１５と上部電極４１６を貫通している。なお、補強ビーム４４１の詳細については、後述する。
【０１２９】
ここで、補強ビーム４４１の構造の詳細について説明する。
【０１３０】
本実施形態のＳＯＩ基板４０１には、ＳＯＩ基板４０１の裏面Ｓ2側に形成され、裏面空洞４２１を介して支持体４１４の下方に位置し、ＳＯＩ基板４０１の一部から形成された補強ビーム４４１が設けられている。詳細には、補強ビーム４４１は、図１６に示すように、半導体基板４１１の一部から形成されており、十字形の平面形状を有している。
【０１３１】
上述のように、圧電ＭＥＭＳ素子では、製造時やハンドリング時のメンブレンの変形や損傷、熱応力によるメンブレンの感度ばらつき、急激な加圧によるメンブレンの破壊等が問題となる。圧電ＭＥＭＳ素子では、メンブレンの下部が空洞になっているため、メンブレンの変形が始まると、メンブレンが空洞方向に容易に変形し、最終的にメンブレンが損傷してしまう。
【０１３２】
しかしながら、本実施形態では、裏面空洞４２１の内部に補強ビーム４４１が取り付けられている。これにより、本実施形態では、実装時の熱応力によるメンブレンの変形が抑えられ、熱応力のメンブレンへの影響が低減されるため、メンブレンの感度ばらつきの発生を防止することができる。
【０１３３】
また、本実施形態では、補強ビーム４４１が、裏面空洞４２１を介してメンブレンの下方に形成されており、詳細には、メンブレンの下面の近傍に形成されている。よって、本実施形態では、メンブレンが外圧により裏面空洞４２１の方向に変形を開始しても、補強ビーム４４１がこれを下からガードできるので、メンブレンの変形や損傷を最小限に抑えることができる。本実施形態によれば、圧電ＭＥＭＳ素子に補強ビーム４２１を設けることで、裏面空洞４２１の容量をさほど減少させることなく、メンブレンの強度を向上させることができ、これにより、圧電素子４０２の信頼性を向上させることができる。
【０１３４】
なお、本実施形態では、補強ビーム４４１は、十字形の平面形状を有しているが、その他の平面形状を有していても構わない。補強ビーム４４１の平面形状の変形例は、後述の第６及び第７実施形態において説明する。
【０１３５】
また、本実施形態では、補強ビーム４４１は、２本の帯状のビームを組み合わせた形状を有しており、これら２本のビームが、十字形の補強ビーム４４１を形成している。これら２本のビームの幅はそれぞれ、ここでは５μｍとするが、その他の値でも構わない。
【０１３６】
以下、図１７を参照しながら、本実施形態の圧電ＭＥＭＳ素子の製造方法について説明する。
【０１３７】
まず、圧電ＭＥＭＳ素子を製造するための、６インチサイズのＳＯＩ基板４０１を用意する（図１７）。上述のように、ＳＯＩ基板４０１は、半導体基板４１１と、半導体基板４１１上に形成された埋込絶縁膜４１２と、埋込絶縁膜４１２上に形成された半導体層４１３とを備える。
【０１３８】
次に、ＳＯＩ基板４０１上に、位置合わせ用のマークパターンを形成する。当該マークパターンは、シリコン層（活性層）である半導体層４１３の表面に、ドライエッチングにより形成する。当該ドライエッチングは、シリコンが加工可能な方法であれば、どのような方法で行ってもよい。当該ドライエッチングはここでは、ＣＦ4、ＣＨＦ3等のガスを使用したＲＩＥエッチャーにより行う。また、当該エッチング用のエッチングマスクとしては、通常のフォトレジストを使用可能である。ここでは、厚さ１．３μｍのノボラック系ｉ線ポジレジストを使用する。また、当該エッチングの際のエッチング深さは、使用するステッパーの性能に適した１５０ｎｍとする。なお、上記エッチングマスクは、エッチングの終了後、アッシャー及びＳＨ洗浄処理により剥離する。
【０１３９】
次に、ＳＯＩ基板４０１の表面Ｓ1側からのイオン注入により、半導体層４１３内に、下部電極となるｐ型半導体層４１３ｐを形成する（図１７）。当該イオン注入ではまず、イオン注入用のマスクパターンを、上述のポジレジストにより、半導体層４１３上に形成する。次に、半導体層４１３内に、180keV及び1×1015atoms/cm2のイオン注入条件にて、Ｂ（ボロン）イオンを注入する。上記のマスクは、イオン注入の終了後、上述の方法により剥離する。
【０１４０】
次に、スパッタリングにより、半導体層４１３上に、圧電膜４１５となるＡｌＮ膜を堆積する（図１７）。ＡｌＮ膜の厚さはここでは、１０００ｎｍとする。また、ＡｌＮ膜を形成するためのスパッタ成膜装置としては、膜応力のウエーハ面内分布が±５０ＭＰａ以下となるような装置を使用する。
【０１４１】
次に、ＡｌＮ膜をメンブレン形状になるようにエッチング加工し、ＡｌＮ膜から圧電膜４１５を形成する（図１７）。この際、下部電極取り出し口や貫通孔４３１となる通気孔も形成する。ＡｌＮ膜の加工は、上述のポジレジストによりマスクパターンを形成した後、Ｃｌ2、ＢＣｌ3等のガスを使用したＲＩＥエッチャーにより行う。エッチング速度や加工断面形状の制御用に、Ａｒ、Ｏ2、Ｎ2等のガスを加えてもよい。上記のマスクは、エッチングの終了後、アッシャー及びフォトレジスト剥離液処理により剥離する。こうして、半導体層４１３上に圧電膜４１５が形成される（図１７）。
【０１４２】
次に、スパッタリングにより、圧電膜４１５上に、下部電極取り出し用の配線及び上部電極４１６となるＡｌ層を堆積する（図１７）。Ａｌ層の厚さはここでは、５００ｎｍとする。
【０１４３】
次に、Ａｌ層をエッチング加工し、Ａｌ層から下部電極取り出し用の配線及び上部電極４１６を形成する（図１７）。Ａｌ層の加工は、上述のポジレジストによりマスクパターンを形成した後、Ｃｌ2、ＢＣｌ3等のガスを使用したＲＩＥエッチャーにより行う。当該マスクは、エッチングの終了後、アッシャー及びフォトレジスト剥離液処理により剥離する。こうして、圧電膜４１５上に上部電極４１６が形成される（図１７）。
【０１４４】
次に、ＳＯＩ基板４０１の表面Ｓ1側から、ＳＯＩ基板４０１のエッチングを行い、半導体層４１３を貫通する貫通孔４３１を形成する（図１７）。貫通孔４３１の加工は、上述のポジレジストによりマスクパターンを形成した後、Ｃ4Ｆ8及びＳＦ6ガスを使用したボッシュ方式のＤ−ＲＩＥにより行う。貫通孔４３１の加工は、Ｃｌ2、ＢＣｌ3等のガスを使用したＲＩＥエッチャーにより行っても構わない。貫通孔４３１を形成する際のエッチングでは、埋込絶縁膜４１２がエッチングストッパとして利用される。上記マスクは、エッチングの終了後、アッシャー及びフォトレジスト剥離液処理により剥離する。
【０１４５】
次に、ＳＯＩ基板４０１の裏面Ｓ2側から、ＳＯＩ基板４０１のエッチングを行い、半導体基板４１１が除去され埋込絶縁膜４１２が露出した空洞を形成する。当該空洞の加工は、上述のポジレジストにより厚さ５μｍのマスクパターンを形成した後、Ｃ4Ｆ8及びＳＦ6ガスを使用したボッシュ方式のＤ−ＲＩＥにより行う。当該空洞を形成する際のエッチングでは、埋込絶縁膜４１２がエッチングストッパ膜として利用される。上記マスクは、エッチングの終了後、アッシャー及びフォトレジスト剥離液処理により剥離する。
【０１４６】
なお、上記空洞を形成するためのマスクパターンには、裏面空洞４２１のパターンだけでなく、補強ビーム４４１のパターンも含まれる。
【０１４７】
また、本実施形態では、上記空洞を形成する際には、半導体基板４１１を、埋込絶縁膜４１２まで４００μｍほどエッチングするが、貫通孔４３１を形成する際には、半導体層４１３を、埋込絶縁膜４１２まで１μｍしかエッチングしない。そのため、本実施形態では、上記空洞を形成するためのＤ−ＲＩＥに先立ち、厚さ５μｍのフォトレジストから、上記のマスクパターンを、塩素系ＲＩＥによるドライエッチングにより形成する。
【０１４８】
次に、ＳＯＩ基板４０１の裏面Ｓ2側から、上記空洞内の埋込絶縁膜４１２をエッチング除去する。当該エッチングは、Ｃ4Ｆ8、Ｏ2等のガス使用したＲＩＥエッチャーにより行う。こうして、本実施形態では、ＳＯＩ基板４０１の表面Ｓ1側に、支持体４１４が形成され、ＳＯＩ基板４０１の裏面Ｓ2側に、裏面空洞４２１が形成される（図１７）。更には、ＳＯＩ基板４０１の裏面Ｓ2側に、裏面空洞４２１を介して支持体４１４の下部に位置する補強ビーム４４１が形成される（図１７）。
【０１４９】
なお、本実施形態では、半導体層４１３と補強ビーム４４１との間の埋込絶縁膜４１２は、サイドエッチングにより除去する。この埋込絶縁膜４１２を除去する際には例えば、ＨＦ水溶液又はフッ化アンモン水溶液によるウエットエッチングを行ってもよい。
【０１５０】
次に、ＳＯＩ基板４０１を、ダイシングにより、個々の圧電ＭＥＭＳ素子に個片化し、各個片を実装基板上に接着する。当該接着用の接着材としては、例えば、導電性又は非導電性のエポキシ樹脂を使用する。
【０１５１】
本発明者らは、以上の方法で圧電ＭＥＭＳ素子を作製し、そのダイボンディング後にメンブレンの破損がないことを確認した。その後、当該圧電ＭＥＭＳ素子を自動車内に取り付け、ドアの開閉を１０回行った。その後、メンブレンの損傷の有無を確認したところ、メンブレンの損傷は生じていないことが確認された。
【０１５２】
ここで、第３比較例の圧電ＭＥＭＳ素子を、図１８及び図１９に示す。図１８は、第３比較例の圧電ＭＥＭＳ素子の構造を示す側方断面図、底面図である。図１８の側方断面図は、底面図のＤ−Ｄ’線に沿った断面図となっている。また、図１９は、第３比較例の圧電ＭＥＭＳ素子の構造を示す詳細な側方断面図である。
【０１５３】
第５実施形態の裏面空洞４２１内には、図１７のように、補強ビーム４４１が設けられているのに対し、第３比較例の裏面空洞４２１内には、図１９のように、このような補強ビームが設けられていない。
【０１５４】
本発明者らは、第５実施形態の圧電ＭＥＭＳ素子を作製する方法とほぼ同様にして、第３比較例の圧電ＭＥＭＳ素子を作製し、そのダイボンディング後に、メンブレンの破損の有無を確認した。すると、１００個の製品中６６個の割合で、メンブレンの損傷が生じていた。その後、メンブレンの損傷のない上記圧電ＭＥＭＳ素子を自動車内に取り付け、ドアの開閉を１０回行った。その後、メンブレンの損傷の有無を確認したところ、１００個の製品中２５個の割合でメンブレンの損傷が生じていた。
【０１５５】
以上の結果から、第５実施形態の圧電ＭＥＭＳ素子は、第３比較例の圧電ＭＥＭＳ素子に比べ、メンブレンの損傷が生じにくいことが解る。
【０１５６】
以上のように、本実施形態のＭＥＭＳ素子は、支持体４１４及び裏面空洞４２１が設けられたＳＯＩ基板４０１と、圧電素子４０２とを備え、ＳＯＩ基板４０１には、ＳＯＩ基板４０１の裏面側に形成され、裏面空洞４２１を介して支持体４１４の下方に位置し、ＳＯＩ基板４０１の一部から形成された補強ビーム４４１が設けられている。これにより、本実施形態では、メンブレンを損傷等から保護し、圧電素子４０２の信頼性を向上させることができる。
【０１５７】
なお、図２０は、第５実施形態の圧電ＭＥＭＳ素子の構造の変形例を示す側方断面図である。第５実施形態では、図１７に示す支持体４１４を、図２０に示すように、第１実施形態の支持体１１１に置き換えても構わない。この場合、第５実施形態では、半導体層４１３内に、ｐ型半導体層４１３ｐを形成する代わりに、図５に示す方法で、支持体１１１となる不純物領域２０１を形成する。更に、第５実施形態では、裏面空洞４２１の形成工程において、埋込絶縁膜４１２のエッチング後に、図５に示す方法で、不純物領域２０１をエッチングストッパとする半導体層４１３のエッチングを行う。なお、図２０では、不純物領域２０１はｐ型領域とする。また、本段落で説明した内容は、後述の第６及び第７実施形態にも適用可能である。
【０１５８】
（第６実施形態）
図２１は、第６実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図、底面図である。図２１の側方断面図は、底面図のＥ−Ｅ’線に沿った断面図となっている。また、図２２は、本実施形態の圧電ＭＥＭＳ素子の構造を示す詳細な側方断面図である。
【０１５９】
本実施形態の圧電ＭＥＭＳ素子には、第５実施形態の圧電ＭＥＭＳ素子と同様、ＳＯＩ基板４０１と、圧電素子４０２と、裏面空洞４２１が設けられている。ＳＯＩ基板４０１は、半導体基板４１１と、埋込絶縁膜４１２と、半導体層４１３と、補強ビーム４４１とを備え、圧電素子４０２は、下部電極として機能する支持体４１４と、圧電膜４１５と、上部電極４１６とを備える。
【０１６０】
上述のように、第５実施形態では、補強ビーム４４１は、図１６に示すような十字形の平面形状を有している。第５実施形態では、補強ビーム４４１は、２本の帯状のビームを組み合わせた形状を有しており、これら２本のビームが、それぞれ裏面空洞４２１の平面形状の対称線部分に設けられ、十字形の補強ビーム４４１を形成している。
【０１６１】
一方、第６実施形態では、補強ビーム４４１は、図２１に示すようなＸ字形の平面形状を有している。第６実施形態では、補強ビーム４４１は、２本の帯状のビームを組み合わせた形状を有しており、これら２本のビームが、それぞれ裏面空洞４２１の平面形状の対角線部分に設けられ、Ｘ字形の補強ビーム４４１を形成している。これにより、第６実施形態では、第５実施形態と同様、メンブレンを損傷等から保護し、圧電素子４０２の信頼性を向上させることができる。
【０１６２】
なお、第５及び第６実施形態では、補強ビーム４４１が、１方向だけではなく、２方向に走るように形成されている。その結果、第５及び第６実施形態では、メンブレンの強度が、補強ビーム４４１により効果的に補強されている。
【０１６３】
また、第５実施形態では、補強ビーム４４１が十字形になっているのに対し、第６実施形態では、補強ビーム４４１がＸ字形になっており、メンブレンを斜め方向に補強している。そのため、第６実施形態のメンブレンには、第５実施形態のメンブレンよりも強度的に強いという利点がある。
【０１６４】
また、第６実施形態では、上記の２本のビームの幅はそれぞれ、５μｍとするが、その他の値でも構わない。
【０１６５】
以上のように、本実施形態のＭＥＭＳ素子は、支持体４１４及び裏面空洞４２１が設けられたＳＯＩ基板４０１と、圧電素子４０２とを備え、ＳＯＩ基板４０１には、ＳＯＩ基板４０１の裏面側に形成され、裏面空洞４２１を介して支持体４１４の下方に位置し、ＳＯＩ基板４０１の一部から形成された補強ビーム４４１が設けられている。これにより、本実施形態では、メンブレンを損傷等から保護し、圧電素子４０２の信頼性を向上させることができる。
【０１６６】
（第７実施形態）
図２３は、第７実施形態の圧電ＭＥＭＳ素子の構造を示す側方断面図、底面図である。図２３の側方断面図は、底面図のＦ−Ｆ’線に沿った断面図となっている。また、図２４は、本実施形態の圧電ＭＥＭＳ素子の構造を示す詳細な側方断面図である。
【０１６７】
本実施形態の圧電ＭＥＭＳ素子には、第５実施形態の圧電ＭＥＭＳ素子と同様、ＳＯＩ基板４０１と、圧電素子４０２と、裏面空洞４２１が設けられている。ＳＯＩ基板４０１は、半導体基板４１１と、埋込絶縁膜４１２と、半導体層４１３と、補強ビーム４４１とを備え、圧電素子４０２は、下部電極として機能する支持体４１４と、圧電膜４１５と、上部電極４１６とを備える。
【０１６８】
本実施形態では、補強ビーム４４１は、図２３に示すように、１つの正方形から４つの円をくり抜いたような平面形状を有している。これにより、本実施形態では、第５，第６実施形態と同様、メンブレンを損傷等から保護し、圧電素子４０２の信頼性を向上させることができる。
【０１６９】
なお、本実施形態では、第５，第６実施形態と同様、補強ビーム４４１が、１方向だけではなく、概ね２方向に走るように形成されている。その結果、本実施形態では、メンブレンの強度が、補強ビーム４４１により効果的に補強されている。
【０１７０】
以上のように、本実施形態のＭＥＭＳ素子は、支持体４１４及び裏面空洞４２１が設けられたＳＯＩ基板４０１と、圧電素子４０２とを備え、ＳＯＩ基板４０１には、ＳＯＩ基板４０１の裏面側に形成され、裏面空洞４２１を介して支持体４１４の下方に位置し、ＳＯＩ基板４０１の一部から形成された補強ビーム４４１が設けられている。これにより、本実施形態では、メンブレンを損傷等から保護し、圧電素子４０２の信頼性を向上させることができる。
【０１７１】
以上、本発明の具体的な態様の例を、第１から第７実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。
【符号の説明】
【０１７２】
１０１  基板
１０２  圧電素子
１１１  支持体
１１２  圧電膜
１１３  上部電極
１２１  裏面空洞
１３１  貫通孔
１４１  熱酸化膜
１５１  Ａｌ層
２０１  不純物領域
２１１  貼り付け用樹脂
２２１  サポート基板
３０１，４０１  ＳＯＩ基板
３０２，４０２  圧電素子
３１１，４１１  半導体基板
３１２，４１２  埋込絶縁膜
３１３，４１３  半導体層
３１４，４１４  支持体
３１５，４１５  圧電膜
３１６，４１６  上部電極
３２１，４２１  裏面空洞
４３１  貫通孔
４４１  補強ビーム
【図１】
2010247295.tif 000003
【図２】
2010247295.tif 000004
【図３】
2010247295.tif 000005
【図４】
2010247295.tif 000006
【図５】
2010247295.tif 000007
【図６】
2010247295.tif 000008
【図７】
2010247295.tif 000009
【図８】
2010247295.tif 000010
【図９】
2010247295.tif 000011
【図１０】
2010247295.tif 000012
【図１１】
2010247295.tif 000013
【図１２】
2010247295.tif 000014
【図１３】
2010247295.tif 000015
【図１４】
2010247295.tif 000016
【図１５】
2010247295.tif 000017
【図１６】
2010247295.tif 000018
【図１７】
2010247295.tif 000019
【図１８】
2010247295.tif 000020
【図１９】
2010247295.tif 000021
【図２０】
2010247295.tif 000022
【図２１】
2010247295.tif 000023
【図２２】
2010247295.tif 000024
【図２３】
2010247295.tif 000025
【図２４】
2010247295.tif 000026