(57)【要約】【課題】ソース電極およびドレイン電極とゲート電極との間の寄生容量の変化に起因するフリッカを抑制するとともに、薄膜トランジスタの動作速度の向上を図ることが可能な表示装置を提供する。【解決手段】この表示装置１００の薄膜トランジスタ１のゲート電極３１は、平面的に見て、ゲート線３から突出するとともにＹ方向に延びるように形成されている。また、ソース電極６およびドレイン電極７は、平面的に見て、ゲート電極３１の延びる長手方向（Ｙ方向）と同じ方向に互いに略平行に対向して延びるとともに、ゲート電極３１と半導体層５とが重なる領域のゲート電極３１の長手方向（Ｙ方向）に沿った外縁部よりも内側に配置されている。【選択図】図２
2010014828.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極を含むゲート線と、
前記ゲート電極と平面的に見て重なるように形成された半導体層と、
前記ゲート電極および前記半導体層と平面的に見て重なるように形成され、前記半導体層とそれぞれ電気的に接続されるソース電極およびドレイン電極とを備え、
前記ゲート電極は、平面的に見て、前記ゲート線から突出するとともに所定の方向に延びるように形成され、
前記ソース電極および前記ドレイン電極は、平面的に見て、前記ゲート電極の延びる長手方向と同じ方向に互いに略平行に対向して延びるとともに、前記ゲート電極と前記半導体層とが重なる領域の前記ゲート電極の長手方向に沿った外縁部よりも内側に配置されている、表示装置。
【請求項２】
前記半導体層上の前記ソース電極および前記ドレイン電極により形成されたチャネル領域は、平面的に見て、前記ソース電極と前記ドレイン電極とに挟まれる前記半導体層領域に、前記ソース電極および前記ドレイン電極の長手方向と略平行に延びるように形成されている、請求項１に記載の表示装置。
【請求項３】
前記ゲート電極は、前記ゲート電極が突出する方向と同じ方向に延びるように形成され、
前記ソース電極および前記ドレイン電極は、前記ゲート電極が突出する方向と同じ方向に延びるように形成されている、請求項１または２に記載の表示装置。
【請求項４】
前記ソース電極および前記ドレイン電極は、信号線に対して略平行な方向に延びるように形成されている、請求項１〜３のいずれか１項に記載の表示装置。
【請求項５】
前記ソース電極および前記ドレイン電極の延びる方向の先端部は、平面的に見て、前記半導体層の端部から所定の長さ分突出するように形成されている、請求項１〜４のいずれか１項に記載の表示装置。
【請求項６】
前記ソース電極および前記ドレイン電極の延びる方向の先端部は、平面的に見て、前記半導体層の端部から所定の長さ分突出しながら、前記ゲート線が形成された領域内に配置されている、請求項５に記載の表示装置。
【請求項７】
前記ソース電極および前記ドレイン電極は、共に前記ゲート電極の長手方向の一方端部側から他方端部側に延びるように形成されている、請求項１〜６のいずれか１項に記載の表示装置。
【請求項８】
前記ドレイン電極は、画素電極に接続されるコンタクト部を含み、
前記コンタクト部は、前記ゲート線の近傍に配置されている、請求項１〜７のいずれか１項に記載の表示装置。
【請求項９】
前記ソース電極および前記ドレイン電極の短手方向の長さは、前記ゲート電極の短手方向の長さの１／２以下である、請求項１〜８のいずれか１項に記載の表示装置。
【請求項１０】
前記ソース電極および前記ドレイン電極の長手方向の長さは、前記ゲート電極の長手方向の長さの２／３以上である、請求項１〜９のいずれか１項に記載の表示装置。
【請求項１１】
前記ソース電極および前記ドレイン電極は、前記ゲート電極および前記半導体層と平面的に見て重ならない領域で屈曲または湾曲するように形成されている、請求項１〜１０のいずれか１項に記載の表示装置。
【請求項１２】
前記ソース電極および前記ドレイン電極は、略Ｌ字形状に形成されている、請求項１１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
従来、表示装置が知られている（たとえば、特許文献１参照）。上記特許文献１に開示された表示装置の薄膜トランジスタは、ゲート電極と、ゲート電極に重なるように配置される半導体層と、ゲート電極および半導体層と重なるように配置されるソース電極およびドレイン電極とから構成されている。この薄膜トランジスタのソース電極およびドレイン電極は、半導体層の領域内の部分が複数本に分岐された分岐電極となっており、それぞれの分岐電極は、ゲート電極が延びる方向と直交する方向に延びるように形成される細長形状部から構成されている。このソース電極の細長形状部とドレイン電極の細長形状部とは、平行に配置されており、この細長形状部間に対応する半導体層の領域においてチャネル領域が形成される。
【０００３】
また、上記特許文献１では、ソース電極の細長形状部とドレイン電極の細長形状部の先端部とは、平面的に見て、半導体層から突出するように形成されている。これにより、ソース電極（ドレイン電極）が半導体層およびゲート電極に対して平面的に見て、細長形状部が延びる方向にずれて形成された場合でも、このずれの大きさが、ソース電極（ドレイン電極）の細長形状部が平面的に見て半導体層から突出している部分の長さ以下であれば、ソース電極（ドレイン電極）と半導体層およびゲート電極とが平面的に見て重なる部分の面積（重なり面積）は変化しない。これにより、ソース電極（ドレイン電極）とゲート電極との間の寄生容量の変化に起因するフリッカの発生を抑制することが可能である。また、ソース電極（ドレイン電極）が半導体層およびゲート電極に対して平面的に見て、細長形状部が延びる方向に直交する方向にずれて形成された場合でも、ソース電極（ドレイン電極）と半導体層およびゲート電極との重なり面積は変化しないので、寄生容量の変化に起因するフリッカの発生を抑制することが可能となる。
【０００４】
【特許文献１】特開２００８−２８４０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載の表示装置の薄膜トランジスタでは、ソース電極およびドレイン電極は、ゲート電極の延びる方向と直交する方向（ゲート電極の短手方向）に延びるように形成されているので、ソース電極およびドレイン電極の間の領域に対応する半導体層のチャネル幅は、最大でもゲート電極の短手方向の長さ分だけである。このため、チャネル幅が小さくなるので、その分、電流駆動能力が小さくなり、その結果、動作速度の向上を図るのが困難であるという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、ソース電極およびドレイン電極とゲート電極との間の寄生容量の変化に起因するフリッカを抑制するとともに、薄膜トランジスタの動作速度の向上を図ることが可能な表示装置を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
この発明の一の局面による表示装置は、ゲート電極を含むゲート線と、ゲート電極と平面的に見て重なるように形成された半導体層と、ゲート電極および半導体層と平面的に見て重なるように形成され、半導体層とそれぞれ電気的に接続されるソース電極およびドレイン電極とを備え、ゲート電極は、平面的に見て、ゲート線から突出するとともに所定の方向に延びるように形成され、ソース電極およびドレイン電極は、平面的に見て、ゲート電極の延びる長手方向と同じ方向に互いに略平行に対向して延びるとともに、ゲート電極と半導体層とが重なる領域のゲート電極の長手方向に沿った外縁部よりも内側に配置されている。
【０００８】
この一の局面による表示装置では、上記のように、ソース電極およびドレイン電極を、平面的に見て、ゲート電極の延びる長手方向と同じ方向に互いに略平行に対向して延びるとともに、ゲート電極と半導体層とが重なる領域のゲート電極の長手方向に沿った外縁部よりも内側に配置することによって、平面的に見て、ソース電極（ドレイン電極）がＸおよびＹ方向に多少ずれて形成された場合でも、ゲート電極と半導体層の重なり部分からソース電極およびドレイン電極がはみ出て形成されることが無く、ソース電極（ドレイン電極）とゲート電極との重なり面積が変化するのを抑制することができるので、たとえば、ソース電極（ドレイン電極）がゲート電極および半導体層に対してずれたとしてもチャネル幅が変動することが無い。その結果、ソース電極（ドレイン電極）とゲート電極との間の寄生容量の変化に起因するフリッカを抑制することができ、スイッチング素子の書き込みに影響を与えることがなくなるため、高品位の表示装置を提供することができる。また、ソース電極およびドレイン電極を、平面的に見て、ゲート電極の延びる長手方向と同じ方向に互いに略平行に対向して延びるように形成することによって、ソース電極およびドレイン電極をゲート電極の延びる方向と直交する方向に延びるように配置する場合と異なり、ゲート電極上のソース電極およびドレイン電極のそれぞれの長手方向に延びる２つの辺に対応するチャネル幅を大きくすることができるので、その分、薄膜トランジスタの電流駆動能力を大きくすることができる。これにより、薄膜トランジスタの動作速度の向上を図ることができる。
【０００９】
上記一の局面による表示装置において、好ましくは、半導体層上のソース電極およびドレイン電極により形成されたチャネル領域は、平面的に見て、ソース電極とドレイン電極とに挟まれる半導体層領域に、ソース電極およびドレイン電極の長手方向と略平行に延びるように形成されている。このように構成すれば、チャネル領域のチャネル幅を大きくすることができる。
【００１０】
上記一の局面による表示装置において、好ましくは、ゲート電極は、ゲート電極が突出する方向と同じ方向に延びるように形成され、ソース電極およびドレイン電極は、ゲート電極が突出する方向と同じ方向に延びるように形成されている。このように構成すれば、ソース電極およびドレイン電極をゲート電極が突出する方向と同じ方向に延びるように形成することができるので、ゲート電極上のソース電極およびドレイン電極に対応するチャネル幅を大きくすることができる。
【００１１】
上記一の局面による表示装置において、好ましくは、ソース電極およびドレイン電極は、信号線に対して略平行な方向に延びるように形成されている。このように構成すれば、チャネル領域を信号線に対して略平行な方向に延びるように形成することができる。
【００１２】
上記一の局面による表示装置において、好ましくは、ソース電極およびドレイン電極の延びる方向の先端部は、平面的に見て、半導体層の端部から所定の長さ分突出するように形成されている。このように構成すれば、表示装置の製造工程において、ソース電極およびドレイン電極が半導体層に対して所定の位置からＹ方向にずれたとしても、ソース電極およびドレイン電極の先端部が半導体層の端部から所定の長さ突出して延びるように形成されているので、ソース電極およびドレイン電極のゲート電極および半導体層に対する重なり面積の変動を抑制することができる。これにより、ソース電極（ドレイン電極）とゲート電極との間の寄生容量の変動を抑制することができるので、フリッカの発生を抑制することができる。
【００１３】
この場合、好ましくは、ソース電極およびドレイン電極の延びる方向の先端部は、平面的に見て、半導体層の端部から所定の長さ分突出しながら、ゲート線が形成された領域内に配置されていてもよい。
【００１４】
上記一の局面による表示装置において、好ましくは、ソース電極およびドレイン電極は、共にゲート電極の長手方向の一方端部側から他方端部側に延びるように形成されている。このように構成すれば、チャネル領域をゲート電極の長手方向に延びるように形成することができるので、その分、チャネル幅を大きくすることができる。
【００１５】
上記一の局面による表示装置において、好ましくは、ドレイン電極は、画素電極に接続されるコンタクト部を含み、コンタクト部は、ゲート線の近傍に配置されている。このように構成すれば、ドレイン電極の配線の長さが大きくなるのを抑制することができるので高開口率を実現することができる。
【００１６】
上記一の局面による表示装置において、好ましくは、ソース電極およびドレイン電極の短手方向の長さは、ゲート電極の短手方向の長さの１／２以下である。このように構成すれば、ソース電極およびドレイン電極を並べて配置しても、ソース電極およびドレイン電極がゲート電極からはみ出すのを抑制することができる。
【００１７】
上記一の局面による表示装置において、好ましくは、ソース電極およびドレイン電極の長手方向の長さは、ゲート電極の長手方向の長さの２／３以上である。このように構成すれば、ソース電極をゲート電極の長手方向の一方端側から形成し、ドレイン電極をゲート電極の長手方向の他方端側から形成した場合にも、ソース電極とドレイン電極とが対向するので、ソース電極とドレイン電極との間の半導体層にチャネル領域を形成することができる。
【００１８】
上記一の局面による表示装置において、好ましくは、ソース電極およびドレイン電極は、ゲート電極および半導体層と平面的に見て重ならない領域で屈曲または湾曲するように形成されている。このように構成すれば、ゲート電極および半導体層と平面的に見て重なる領域でソース電極およびドレイン電極を屈曲または湾曲するように形成する場合に比べ、ソース電極の第１細長形状部およびドレイン電極の第２細長形状部の互いに平行に対向して延びる部分の長さを大きくすることができるので、ソース電極およびドレイン電極の互いに平行に対向して延びる部分に沿って形成されるチャネル領域のチャネル幅を大きくすることができる。
【００１９】
この場合、好ましくは、ソース電極およびドレイン電極は、略Ｌ字形状に形成されている。このように構成すれば、Ｌ字形状のうちの長い方の直線部分をソース電極およびドレイン電極の互いに対向して延びる部分として、ゲート電極および半導体層上に互いに対向して延びるように配置することができる。これにより、ソース電極およびドレイン電極の互いに対向して延びる部分に沿って形成されるチャネル領域のチャネル幅を大きくすることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
（第１実施形態）
図１は、本発明の第１実施形態による表示装置の全体構成図である。図２は、本発明の第１実施形態による表示装置の薄膜トランジスタの平面図である。図３は、図２の２００−２００線に沿った断面図である。まず、図１〜図３を参照して、本発明の第１実施形態による表示装置１００の構成について説明する。
【００２２】
第１実施形態による表示装置１００は、図１に示すように、複数の画素１０１により構成されている。また、画素１０１には、それぞれ、ボトムゲート型の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）１が形成されている。
【００２３】
図２および図３に示すように、ガラス基板２上には、ゲート電極３１を含むゲート線３が設けられている。このゲート電極３１は、図２に示すように、平面的に見て、ゲート線３から矢印Ｙ１方向側に突出するとともに、矢印Ｙ１方向側に延びるように形成されている。また、図３に示すように、ゲート電極３１上には、ゲート絶縁膜４を介してゲート電極３１と平面的に見て重なるように非晶質のａ−Ｓｉ層５１とｎ型の導電性を有するｎ＋Ｓｉ層５２とからなる半導体層５が形成されている。
【００２４】
また、ゲート電極３１および半導体層５は、平面的に見て重なるとともに、半導体層５上にそれぞれ電気的に接続されるソース電極６およびドレイン電極７が形成されている。また、半導体層５のソース電極６とドレイン電極７との間の領域には、チャネル領域５ａが形成されている。このチャネル領域５ａのＹ方向の幅はチャネル幅Ｗ１であり、チャネル領域５ａのＸ方向の長さはチャネル長Ｌ１である。
【００２５】
また、図２に示すように、ゲート線３と交差するように、信号線８が設けられている。ここで、第１実施形態では、ソース電極６は、ゲート電極３１と重なるように形成されている。このソース電極６は、屈曲部６ａを介して信号線８に接続されている。また、第１実施形態では、ソース電極６は、ゲート電極３１の延びる方向（Ｙ方向）と同じ方向に互いに平行に延びるとともに、ソース電極６の長手方向（Ｙ方向）に延びる２つの辺６１ａおよび辺６１ｂがゲート電極３１と半導体層５とが重なる領域の外縁部よりも内側（矢印Ｘ２方向側）でゲート電極３１と重なるように形成されている。すなわち、ソース電極６は、半導体層５とゲート電極３１との重なり部分の外縁部（ゲート電極３１のソース電極６側の長辺）から内側（矢印Ｘ２方向側）に間隔Ｄを隔てて配置されている。また、屈曲部６ａは、平面的に見てゲート電極３１および半導体層５と平面的に見て重ならない領域に形成されている。
【００２６】
また、ソース電極６は、ゲート線３が延びる方向（Ｘ方向）に対して直交する方向（Ｙ方向）、すなわち、信号線８に対して略平行な方向（Ｙ方向）に延びるように形成されている。また、ソース電極６は、ゲート電極３１の長手方向（Ｙ方向）の一方端部３１ａ側（矢印Ｙ１方向側）から他方端部３１ｂ側（矢印Ｙ２方向側）に延びるように形成されている。
【００２７】
また、第１実施形態では、ソース電極６の延びる方向（矢印Ｙ２方向側）の先端部６１ｃは、平面的に見て、半導体層５の端部５ｃから所定の長さＬ２分矢印Ｙ２方向側に突出して延びるように形成されている。また、ソース電極６の短手方向（Ｘ方向）の長さＬ３は、ゲート電極３１の短手方向（Ｘ方向）の長さＬ４の１／２以下になるように形成されている。また、ソース電極６の長手方向（Ｙ方向）の長さＬ５は、ゲート電極３１の長手方向（Ｙ方向）の長さＬ６の２／３以上になるように形成されている。
【００２８】
ここで、第１実施形態では、半導体層５とドレイン電極７が接触する面にドレイン領域５２ｂが形成されている。なお、ドレイン電極７は、平面的に見て、ゲート電極３１と重なる部分である。また、ドレイン電極７は、ゲート電極３１の延びる方向（Ｙ方向）と同じ方向（Ｙ方向）に延びるとともに、ゲート電極３１と半導体層５とが重なる領域の外縁部よりも内側（矢印Ｘ１方向側）で、長手方向（Ｙ方向）に延びるドレイン電極７がゲート電極３１と重なるように形成されている。すなわち、ドレイン電極７は、半導体層５とゲート電極３１との重なり部分の外縁部（ゲート電極３１のドレイン電極７側の長辺）から内側（矢印Ｘ１方向側）に間隔Ｄを隔てて配置されている。また、ドレイン電極７は、ゲート線３が延びる方向（Ｘ方向）に対して直交する方向（Ｙ方向）、すなわち、信号線８に対して略平行な方向（Ｙ方向）に延びるように形成されている。また、ドレイン電極７は、ソース電極６と共に、ゲート電極３１の長手方向（Ｙ方向）の一方端部３１ａ側（矢印Ｙ１方向側）から他方端部３１ｂ側（矢印Ｙ２方向側）に延びるように形成されている。
【００２９】
また、第１実施形態では、ドレイン電極７の延びる方向（矢印Ｙ２方向側）の先端部７１ｃは、平面的に見て半導体層５の端部５ｃから所定の長さＬ２分矢印Ｙ２方向側に突出して延びるように形成されている。また、ドレイン電極７の短手方向（Ｘ方向）の長さＬ３は、ゲート電極３１の短手方向（Ｘ方向）の長さＬ４の１／２以下になるように形成されている。また、ドレイン電極７の長手方向（Ｙ方向）の長さＬ５は、ゲート電極３１の長手方向（Ｙ方向）の長さＬ６の２／３以上になるように形成されている。また、ドレイン電極７の矢印Ｘ２方向側には、コンタクト部７ｂが形成されている。また、平面的に見て、９０度（直角）に形成されている屈曲部７ａは、ゲート電極３１および半導体層５と平面的に見て重ならない領域に形成されている。
【００３０】
また、図３に示すように、ソース電極６およびドレイン電極７上には、絶縁膜９および層間膜１０を介して透明電極からなる画素電極１１が形成されている。また、ドレイン電極７には、画素電極１１に接続されるコンタクト部７ｂ（図２参照）が形成されている。このコンタクト部７ｂは、ゲート線３の近傍に配置されている。具体的には、コンタクト部７ｂは、ドレイン電極７のゲート電極３１に対して矢印Ｘ２方向側に配置されている。このように、コンタクト部７ｂをゲート線３側に形成することによって、画素領域の有効エリアを広くすることができるとともに、高開口率を実現することが可能となる。
【００３１】
図４および図５は、本発明の第１実施形態による表示装置の薄膜トランジスタの製造工程における位置ずれを説明するための図である。次に、図２、図４および図５を参照して、薄膜トランジスタ１のソース電極６およびドレイン電極７が、ゲート電極３１および半導体層５に対して所定の位置からずれた場合について説明する。
【００３２】
図４の実線に示されるソース電極６およびドレイン電極７は、図２に示す所定の位置（図４の２点鎖線）から矢印Ｘ２方向側に長さＬ７分ずれた場合を表している。そして、ソース電極６およびドレイン電極７がゲート電極３１および半導体層５に対して所定の位置からＸ２方向側に長さＬ７分ずれた場合と、所定の位置からずれない場合とでは、ソース電極６およびドレイン電極７のゲート電極３１および半導体層５に対する重なり部分の重なり面積は変化しない。
【００３３】
次に、図５の実線に示されるソース電極６およびドレイン電極７は、図２に示す所定の位置（図５の２点鎖線）から矢印Ｙ１方向側に長さＬ８分ずれた場合を表している。そして、ソース電極６およびドレイン電極７がゲート電極３１および半導体層５に対して所定の位置から矢印Ｙ１方向側に長さＬ８分ずれた場合と、所定の位置からずれない場合とでは、ソース電極６およびドレイン電極７のゲート電極３１および半導体層５に対する重なり部分の重なり面積は変化しない。
【００３４】
第１実施形態では、上記のように、ソース電極６およびドレイン電極７を、平面的に見て、ゲート電極３１の延びる方向（矢印Ｙ１方向側）と同じ方向（Ｙ方向）に互いに平行に対向して延びるとともに、ゲート電極３１と半導体層５とが重なる領域のゲート電極３１の長手方向（Ｙ方向）に沿った外縁部よりも内側に配置することによって、平面的に見て、ソース電極６（ドレイン電極７）がＸおよびＹ方向に多少ずれて形成された場合でも、ゲート電極３１と半導体層５の重なり部分からソース電極６およびドレイン電極７がはみ出て形成されることが無く、ソース電極６（ドレイン電極７）とゲート電極３１との重なり面積が変化するのを抑制することができるので、たとえば、ソース電極６（ドレイン電極７）がゲート電極３１および半導体層５に対してずれたとしてもチャネル幅Ｗ１が変動することが無い。その結果、ソース電極６（ドレイン電極７）とゲート電極３１との間の寄生容量の変化に起因するフリッカを抑制することができ、スイッチング素子の書き込みに影響を与えることがなくなるため、高品位の表示装置を提供することができる。また、ソース電極６およびドレイン電極７を、平面的に見て、ゲート電極３１の延びる長手方向（Ｙ方向）と同じ方向に互いに略平行に対向して延びるように形成することによって、ソース電極６およびドレイン電極７をゲート電極３１の延びる方向（矢印Ｙ１方向側）と直交する方向（Ｘ方向）に延びるように配置する場合と異なり、ゲート電極３１上のソース電極６およびドレイン電極７のそれぞれの長手方向（Ｙ方向）に延びる２つの辺６１ａおよび７１ａに対応するチャネル幅Ｗ１を大きくすることができるので、その分、薄膜トランジスタ１の電流駆動能力を大きくすることができる。これにより、薄膜トランジスタ１の動作速度の向上を図ることができる。
【００３５】
また、第１実施形態では、上記のように、半導体層５上のソース電極６およびドレイン電極７により形成されたチャネル領域５ａを、平面的に見て、ソース電極６とドレイン電極７とに挟まれる半導体層５領域に、ソース電極６およびドレイン電極７の長手方向（Ｙ方向）と略平行に延びるように形成することによって、チャネル領域５ａのチャネル幅Ｗ１を大きくすることができる。
【００３６】
また、第１実施形態では、上記のように、ゲート電極３１を、ゲート電極３１が突出する方向(Ｙ方向)と同じ方向（Ｙ方向）に延びるように形成し、ソース電極６およびドレイン電極７を、ゲート電極３１が突出する方向（Ｙ方向）と同じ方向（Ｙ方向）に延びるように形成することによって、ソース電極６およびドレイン電極７をゲート電極３１が突出する方向（Ｙ方向）と同じ方向（Ｙ方向）に延びるように形成することができるので、ゲート電極３１上のソース電極６およびドレイン電極７に対応するチャネル幅Ｗ１を大きくすることができる。
【００３７】
また、第１実施形態では、上記のように、ソース電極６およびドレイン領域７を、信号線８に対して略平行な方向（Ｙ方向）に延びるように形成することによって、チャネル領域５ａを信号線８に対して略平行な方向（Ｙ方向）に延びるように形成することができる。
【００３８】
また、第１実施形態では、上記のように、ソース電極６の先端部６１ｃおよびドレイン領域７の先端部７１ｃを、平面的に見て、半導体層５の端部５ｃから所定の長さＬ２分突出するように形成することによって、表示装置１００の製造工程において、ソース電極６およびドレイン電極７が半導体層５に対して所定の位置からＹ方向にずれたとしても、ソース電極６の先端部６１ｃおよびドレイン電極７の先端部７１ｃが半導体層５の端部５ｃから所定の長さＬ２分突出して延びるように形成されているので、ソース電極６およびドレイン電極７のゲート電極３１および半導体層５に対する重なり面積の変動を抑制することができる。これにより、ソース電極６（ドレイン電極７）とゲート電極３１との間の寄生容量の変動を抑制することができるので、フリッカの発生を抑制することができる。
【００３９】
また、第１実施形態では、上記のように、ソース電極６およびドレイン領域７を、共にゲート電極３１の長手方向（Ｙ方向）の一方端部３１ａ側から他方端部３１ｂ側に延びるように形成することによって、チャネル領域５ａをゲート電極３１の長手方向（Ｙ方向）に延びるように形成することができるので、その分、チャネル幅Ｗ１を大きくすることができる。これにより、キャリアの移動度が高くなり書き込み特性が向上し、高品位な表示装置を提供することができる。
【００４０】
また、第１実施形態では、上記のように、コンタクト部７ｂを、ゲート線３の近傍に配置することによって、ドレイン電極７の配線の長さが大きくなるのを抑制し、表示領域の開口率が低下するのを抑制することができる。これにより、高開口率で高品位の表示装置を提供することができる。
【００４１】
また、第１実施形態では、上記のように、ソース電極６およびドレイン領域７の短手方向（Ｘ方向）の長さＬ３を、ゲート電極３１の短手方向（Ｘ方向）の長さＬ４の１／２以下にすることによって、ソース電極６およびドレイン電極７を並べて配置しても、ソース電極６およびドレイン電極７がゲート電極３１からはみ出すのを抑制することができる。
【００４２】
また、第１実施形態では、上記のように、ソース電極６およびドレイン領域７の長手方向（Ｙ方向）の長さＬ５を、ゲート電極３１の長手方向（Ｙ方向）の長さＬ６の２／３以上にすることによって、ソース電極６をゲート電極３１の長手方向（Ｙ方向）の一方端部３１ａ側から形成し、ドレイン電極７をゲート電極３１の長手方向（Ｙ方向）の他方端部３１ｂ側から形成した場合にも、ソース電極６とドレイン電極７とが対向するので、ソース電極６とドレイン電極７との間の半導体層５にチャネル領域５ａを形成することができる。
【００４３】
また、第１実施形態では、上記のように、ソース電極６およびドレイン電極７を、ゲート電極３１および半導体層５が平面的に見て重ならない領域に屈曲部６ａおよび屈曲部７ａを形成することによって、ゲート電極３１および半導体層５と平面的に見て重なる領域でソース電極６およびドレイン電極７を屈曲するように形成する場合に比べ、ソース電極６およびドレイン電極７の互いに平行に対向してＹ方向に延びる部分の長さを大きくすることができるので、ソース電極６およびドレイン電極７の互いに平行に対向してＹ方向に延びる部分に沿って形成されるチャネル領域５ａのチャネル幅Ｗ１を大きくすることができるため、キャリアの移動度が高くなり書き込み特性が向上し、高品位な表示装置を提供することが可能となる。
【００４４】
また、第１実施形態では、上記のように、ソース電極６およびドレイン電極７を、Ｌ字形状に形成することによって、ソース電極６およびドレイン電極７の互いに対向して延びる部分としてゲート電極３１および半導体層５上に互いに対向して延びるように配置することができる。これにより、ソース電極６およびドレイン電極７の互いに対向して延びる部分に沿って形成されるチャネル領域５ａのチャネル幅Ｗ１を大きくすることができる。
【００４５】
（第２実施形態）
図６は、本発明の第２実施形態による表示装置の薄膜トランジスタを示す平面図である。次に、図６を参照して、本発明の第２実施形態では、上記した第１実施形態とは異なり、ドレイン電極７がゲート電極３１の長手方向（Ｙ方向）の一方端部３１ａ側（矢印Ｙ１方向側）から他方端部３１ｂ側（矢印Ｙ２方向側）に延びる一方、ソース電極６がゲート電極３１の長手方向（Ｙ方向）の他方端部３１ｂ側（矢印Ｙ２方向側）から一方端部３１ａ側（矢印Ｙ１方向側）に延びるように形成した場合について説明する。
【００４６】
第２実施形態では、図６に示すように、ソース電極６は、略Ｌ字形状を有している。屈曲部６ａは、ゲート電極３１および半導体層５が平面的に見て重ならない領域に形成されている。また、ソース電極６は、ゲート電極３１の長手方向（Ｙ方向）の他方端部３１ｂ（矢印Ｙ２方向側）から一方端部３１ａ側（矢印Ｙ１方向側）に延びるとともに、平面的に見てゲート電極３１および半導体層５に重なるように形成されている。また、ソース電極６の延びる方向（矢印Ｙ１方向側）の先端部６１ｃは、平面的に見て、半導体層５の端部５ｃから所定の長さＬ２分矢印Ｙ１方向側に突出して延びるように形成されている。
【００４７】
なお、第２実施形態のその他の構成は、上記第１実施形態の構成と同様である。
【００４８】
第２実施形態では、ソース電極６およびドレイン電極７がゲート電極３１および半導体層５に対して矢印Ｙ１方向側または矢印Ｙ２方向側に突出長さＬ２よりも大きい長さ分ずれた場合では、上記第１実施形態では、ソース電極６（ドレイン電極７）とゲート電極３１との重なり面積は、ソース電極６およびドレイン電極７の両方において変動する一方、第２実施形態では、ソース電極６（ドレイン電極７）とゲート電極３１との重なり面積の変動をソース電極６またはドレイン電極７の一方のみとすることが可能である。
【００４９】
また、第２実施形態の効果は、上記第１実施形態の効果と同様である。
【００５０】
（第３実施形態）
図７は、本発明の第３実施形態による表示装置の薄膜トランジスタを示す平面図である。次に、図７を参照して、本発明の第３実施形態では、上記した第１実施形態の構成において、薄膜トランジスタ１ｂのソース電極６の先端部６１ｃおよびドレイン電極７の先端部７１ｃを半導体層５上に配置した場合について説明する。
【００５１】
第３実施形態では、図７に示すように、ソース電極６のソース電極６は、ゲート電極３１の長手方向（Ｙ方向）の一方端部３１ａ（矢印Ｙ１方向側）から他方端部３１ｂ（矢印Ｙ２方向側）に延びるように形成されている。また、ソース電極６の先端部６１ｃは、半導体層５の端部５ｃよりも矢印Ｙ２方向側に突出しないように半導体層５上に配置されている。
【００５２】
また、第３実施形態では、図７に示すように、ドレイン電極７は、ソース電極６と平行になるように、ゲート電極３１の長手方向（Ｙ方向）の一方端部３１ａ（矢印Ｙ１方向側）から他方端部３１ｂ（矢印Ｙ２方向側）に延びるように形成されている。また、ドレイン電極７の先端部７１ｃは、半導体層５の端部５ｃよりも矢印Ｙ２方向側に突出しないように半導体層５上に配置されている。また、第３実施形態では、ソース電極６およびドレイン電極７の長手方向（Ｙ方向）の長さＬ５は、ゲート電極３１の長手方向（Ｙ方向）の長さＬ６の２／３以上になるように形成されている。
【００５３】
なお、第３実施形態のその他の構成は、上記した第１実施形態の構成と同様である。
【００５４】
図８および図９は、本発明の第３実施形態による表示装置の薄膜トランジスタの製造工程における位置ずれを説明するための図である。次に、図８および図９を参照して、薄膜トランジスタ１ｂのソース電極６およびドレイン電極７が、ゲート電極３１および半導体層５に対して所定の位置からずれた場合について説明する。
【００５５】
図８の実線に示されるソース電極６およびドレイン電極７は、図２に示す所定の位置（図８の２点鎖線）から矢印Ｘ２方向側に長さＬ９分ずれた場合を表している。そして、ソース電極６およびドレイン電極７がゲート電極３１および半導体層５に対して所定の位置から矢印Ｘ２方向側に長さＬ９分ずれた場合と、所定の位置からずれない場合とでは、ソース電極６およびドレイン電極７のゲート電極３１および半導体層５に対する重なり部分の重なり面積は変化しない。
【００５６】
次に、図９の実線に示される、ソース電極６およびドレイン電極７は、図２に示す所定の位置（図８の２点鎖線）から矢印Ｙ１方向側に長さＬ１０分ずれた場合を表している。そして、ソース電極６およびドレイン電極７がゲート電極３１および半導体層５に対して所定の位置から矢印Ｙ１方向側に長さＬ１０分ずれた場合と、所定の位置からずれない場合とでは、ソース電極６およびドレイン電極７のゲート電極３１および半導体層５に対する重なり部分の重なり面積は、ソース電極６およびドレイン電極７の短手方向（Ｘ方向）の長さＬ３と、長手方向（Ｙ方向）のずれ量の長さＬ１０との積の分だけ変動する。この場合にも、ソース電極６およびドレイン電極７は、細長形状に形成されているので面積の変動を小さくすることが可能である。また、ゲート電極３１の長さ方向（Ｙ方向）にずれた場合でも、ソース電極６およびドレイン電極７をゲート電極の２／３以上の長さで形成しているので、チャネル幅Ｗ１が大きく変動することがないため、表示品位に悪影響を及ぼすことが無い。
【００５７】
第３実施形態では、ソース電極６およびドレイン電極７がゲート電極３１および半導体層５に対してＸ方向にずれた場合の効果は、上記第１実施形態の効果と同様である。
【００５８】
（第４実施形態）
図１０は、本発明の第４実施形態による表示装置の薄膜トランジスタを示す平面図である。次に、図１０を参照して、本発明の第４実施形態では、上記した第２実施形態の構成において、薄膜トランジスタ１ａのソース電極６の先端部６１ｃおよびドレイン電極７の先端部７１ｃを半導体層５上に配置した場合について説明する。
【００５９】
第４実施形態では、図１０に示すように、ソース電極６は、ゲート電極３１の長手方向（Ｙ方向）の他方端部３１ｂ側（矢印Ｙ２方向側）から一方端部３１ａ側（矢印Ｙ１方向側）に延びるように形成されている。また、ソース電極６の先端部６１ｃは、半導体層５の端部５ｃよりも矢印Ｙ１方向側に突出しないように半導体層５上に配置されている。
【００６０】
また、ソース電極６およびドレイン電極７がゲート電極３１および半導体層５に対してＸ方向にずれた場合には、上記第２実施形態と同様に面積変動はしない。ソース電極６およびドレイン電極７がゲート電極３１および半導体層５に対して、たとえば、矢印Ｙ１方向側にずれた場合には、ドレイン電極７の短手方向（Ｘ方向）の長さＬ３と矢印Ｙ１方向側のずれ量の長さとの積の分面積が減少するとともに、ソース電極６の短手方向（Ｘ方向）の長さＬ３と矢印Ｙ１方向側のずれ量の長さとの積の分面積が増加する。この場合には、ドレイン電極７の減少した面積分と、ソース電極６の増加した面積分とにより相殺されるので、結果として、ソース電極６およびドレイン電極７のゲート電極３１および半導体層５との重なり面積は変動しない。
【００６１】
なお、第４実施形態のその他の構成は、上記した第２実施形態の構成と同様である。
【００６２】
第４実施形態では、ソース電極６およびドレイン電極７がゲート電極３１および半導体層５に対してＸ方向にずれた場合の効果は、上記第２実施形態の効果と同様である。
【００６３】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００６４】
たとえば、上記第１〜第４実施形態では、ゲート電極を平面的に見てゲート線からＹ方向に突出するとともに、Ｙ方向に延びるように形成する例を示したが、本発明はこれに限らず、ゲート電極を平面的に見てゲート線からＹ方向に突出するとともに、Ｘ方向に延びるように形成してもよい。そして、ソース電極およびドレイン電極をゲート電極上のゲート電極が延びる方向（Ｘ方向）と同じ方向（Ｘ方向）に配置することによりチャネル幅が小さくなるのを抑制可能である。
【００６５】
また、上記第１〜第４実施形態では、ソース電極およびドレイン電極とゲート電極および半導体層とが平面的に見て重ならない領域に、ソース電極の屈曲部６ａおよびドレイン電極の屈曲部７ａを形成する例を示したが、本発明はこれに限らず、図１１に示すように、薄膜トランジスタ１ｄのソース電極およびドレイン電極とゲート電極および半導体層とが平面的に見て重ならない領域に、ソース電極およびドレイン電極が湾曲するように湾曲部６ｂおよび湾曲部７ｃを形成してもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１実施形態による表示装置の全体構成を示す図である。
【図２】本発明の第１実施形態による表示装置の薄膜トランジスタを示す平面図である。
【図３】図２の２００−２００線に沿った断面図である。
【図４】本発明の第１実施形態による表示装置の薄膜トランジスタの製造工程における位置ずれを説明するための図である。
【図５】本発明の第１実施形態による表示装置の薄膜トランジスタの製造工程における位置ずれを説明するための図である。
【図６】本発明の第２実施形態による表示装置の薄膜トランジスタを示す平面図である。
【図７】本発明の第３実施形態による表示装置の薄膜トランジスタを示す平面図である。
【図８】本発明の第３実施形態による表示装置の薄膜トランジスタの製造工程における位置ずれを説明するための図である。
【図９】本発明の第３実施形態による表示装置の薄膜トランジスタの製造工程における位置ずれを説明するための図である。
【図１０】本発明の第４実施形態による表示装置の薄膜トランジスタを示す平面図である。
【図１１】本発明の第１実施形態の変形例を示す平面図である。
【符号の説明】
【００６７】
１、１ａ、１ｂ、１ｃ、１ｄ  薄膜トランジスタ
３  ゲート線
５  半導体層
５ｃ  端部
６  ソース電極
７  ドレイン電極
７ｂ  コンタクト部
８  信号線
１１  画素電極
３１  ゲート電極
３１ａ  一方端部
３１ｂ  他方端部
６１ｃ  先端部
７１ｃ  先端部
１００  表示装置
【図１】
2010014828.tif 000003
【図２】
2010014828.tif 000004
【図３】
2010014828.tif 000005
【図４】
2010014828.tif 000006
【図５】
2010014828.tif 000007
【図６】
2010014828.tif 000008
【図７】
2010014828.tif 000009
【図８】
2010014828.tif 000010
【図９】
2010014828.tif 000011
【図１０】
2010014828.tif 000012
【図１１】
2010014828.tif 000013