(57)【要約】【課題】構築後のパスに対して信号疎通の確認を行うことを課題とする。【解決手段】入口ノード１０は、パス設定プロトコルに従って、パスを設定し、パスの設定が行われた後に、設定されたパスを指定して、試験信号を出口ノードに送信するし、出口ノードによって折り返し送信された試験信号を受信して、試験信号を解析して正常であるか判定する。このため、入口ノード１０がＧＭＰＬＳによるパス設定で使用したパス設定に関する情報を利用し、容易にループバック試験を行うことが可能であり、構築後のパスに対して正常に信号が疎通していることを保障することが可能である。【選択図】        図１
2010154353.tif 000002
【特許請求の範囲】
【請求項１】
パス設定プロトコルに従って、パスを設定するパス設定部と、
前記パス設定部によってパスの設定が行われた後に、当該設定されたパスを指定して、試験信号を出口ノードに送信する試験信号送信部と、
前記出口ノードによって折り返し送信された試験信号を受信し、当該試験信号を解析して正常であるか判定する試験信号解析部と、
を備えることを特徴とする入口ノード。
【請求項２】
前記試験信号送信部は、ユーザが任意に設定できる領域に試験信号種別を設定して、試験信号を出口ノードに送信することを特徴とする請求項１に記載の入口ノード。
【請求項３】
前記試験信号解析部によって前記試験信号が解析された結果、当該試験信号が異常である場合には、前記試験信号の送信先のノードを変更する試験信号送信先変更部をさらに備え、
前記試験信号送信部は、前記試験送信先変更部によって変更された前記送信先のノードに前記試験信号を送信することを特徴とする請求項１または２に記載の入口ノード。
【請求項４】
前記試験信号送信部によって前記試験信号が送信された後、所定の時間以上が経過した場合には、前記試験信号の送信先のノードを変更する試験信号送信先変更部をさらに備え、
前記試験信号送信部は、前記試験送信先変更部によって変更された前記送信先のノードに前記試験信号を送信することを特徴とする請求項１または２に記載の入口ノード。
【請求項５】
パス設定プロトコルに従って、パスを設定するパス設定部と、
前記パス設定部によってパスの設定が行われた後に、当該設定されたパスを指定して、試験信号を出口ノードに送信する試験信号送信部と、
対向する通信ノードから試験信号を受信した場合に、自ノード宛の試験信号であるか判定する宛先判定部と、
前記宛先判定部によって自ノード宛の試験信号でないと判定された場合には、対向する通信ノードに試験信号を転送する試験信号転送部と、
前記宛先判定部によって自ノード宛の試験信号であると判定された場合には、前記試験信号に対する応答信号を送信元の通信ノードに折り返し送信する応答信号送信部と、
前記出口ノードによって折り返し送信された試験信号を受信し、当該試験信号を解析して正常であるか判定する試験信号解析部と、
を備えることを特徴とする通信ノード。
【請求項６】
パス設定プロトコルに従って、パスを設定するパス設定ステップと、
前記パス設定ステップによってパスの設定が行われた後に、当該設定されたパスを指定して、試験信号を出口ノードに送信する試験信号送信ステップと、
前記出口ノードによって折り返し送信された試験信号を受信し、当該試験信号を解析して正常であるか判定する試験信号解析ステップと、
を含んだことを特徴とするループバック試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入口ノード、通信ノードおよびループバック試験方法に関する。
【背景技術】
【０００２】
従来より、パス設定プロトコルであるＧＭＰＬＳ（Generalized  Multi-Protocol  Label  Switching）では、自ノードのノード情報等を広告することで、隣接するノード間で情報交換することが出来き、それにより隣接しているノードの情報（接続されているノード、帯域等）を互いに認識する。
【０００３】
このようなＧＭＰＬＳにおける始点となる入口ノードに対して経路を構築する旨の指示を外部装置が通知すると、各ノードが自律的に経路計算、使用する経路の決定を行い、終点までの通信経路を構築していく。
【０００４】
ここでＧＭＰＬＳの通信システムについて説明すると、図１５に示すように、信号の入口となる入口ノードから、信号を中継する中継ノードを介して、信号の出口となる出口ノードへの通信経路を設定する。このため、入口ノードは、ＧＭＰＬＳによるパスの設定指示を各中継ノードおよび出口ノードに対して行う。これにより中継ノードに該当するノード群から経路となるノードを選択していき、出口ノードまでの経路を構築することになる。
【０００５】
具体的な処理について説明すると、図１６に例示するように、入口ノードＡは、「パス設定開始」の指示を外部装置から受け付けると、「アラームの抑止設定」を行った後、中継ノードＢへ「Ｐａｔｈ  ＭＳＧ」を送信する。
【０００６】
そして、中継ノードＢは、「アラームの抑止設定」後、出口ノードＣへ「Ｐａｔｈ  ＭＳＧ」を送信する。出口ノードＣは、「アラームの抑止設定」後、「クロスコネクト設定」を行い、中継ノードＢへ「Ｒｅｓｖ  ＭＳＧ」を送信する。
【０００７】
中継ノードＢは、「クロスコネクト設定」後、入口ノードＡへ「Ｒｅｓｖ  ＭＳＧ」を送信し、「クロスコネクト設定」してパスの設定が完了する。その後、各ノードは、パス設定と同様に、Ｐａｔｈ  ＭＳＧおよびＲｅｓｖ  ＭＳＧを用いて、抑止していたアラームを解除する。
【０００８】
また、パス試験信号を生成し、生成されたパス試験信号をペイロード内に挿入して試験を行う技術が知られている（特許文献１、２参照）。具体的には、パスを把握している管理装置が、パス試験信号を生成し、試験対象の経路に対して生成されたパス試験信号を伝送して試験を行う。
【０００９】
【特許文献１】特開平１０−１９０６０６号公報
【特許文献２】特開平６−２１６８７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、上記したＧＭＰＬＳのプロトコルでは、各ノードが自律的に経路を構築することを行うのみで、構築後のパスに対して正常に信号（例えば、ペイロードに含まれるデータ）が適切に疎通していることまでは保障していないという課題がある。そのため、信号疎通に失敗した場合には、問題発生箇所の特定を行うことになるが、その場合に、該当するノードの情報収集、パスの再構築、信号の疎通確認等、煩雑な作業となる。
【００１１】
また、上記した管理装置がパス試験信号を伝送する技術では、試験を行うためには、試験対象である入口ノードから出口ノードまでのパスを管理装置が把握している必要がある。しかしながら、ＧＭＰＬＳでは、各ノードが自律的に経路を構築しており、管理装置等の外部装置がパスを把握していなので、パス試験信号の伝送が行えず、試験を行うことが困難であった。
【００１２】
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、構築後のパスに対して信号疎通の確認を適切かつ容易に行うことを目的とする。
【課題を解決するための手段】
【００１３】
上述した課題を解決し、目的を達成するため、この装置は、パス設定プロトコルに従って、パスを設定し、パスの設定が行われた後に、当該設定されたパスを指定して、試験信号を出口ノードに送信するし、出口ノードによって折り返し送信された試験信号を受信して、試験信号を解析して正常であるか判定する。
【発明の効果】
【００１４】
開示の装置は、入口ノードがＧＭＰＬＳによるパス設定で使用したパス設定に関する情報を利用し、容易にループバック試験を行うことが可能であり、構築後のパスに対して正常に信号が疎通していることを保障することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下に添付図面を参照して、この発明に係る入口ノード、通信ノードおよびループバック試験方法の実施例を詳細に説明する。
【実施例１】
【００１６】
以下の実施例では、実施例１に係る入口ノードの構成、中継ノードの構成、出口ノードの構成、システム全体の処理、各ノードの処理の流れを順に説明し、最後に実施例１による効果を説明する。
【００１７】
［入口ノードの構成］
まず最初に、図１を用いて、入口ノード１０の構成を説明する。図１は、実施例１に係る入口ノード１０の構成を示すブロック図である。図２は、ＳＯＮＥＴフレームの構成を示す図である。図３は、ＳＯＮＥＴフレームにおけるパスオーバヘッドを示す図である。図４は、パスオーバヘッドのＪ１バイト領域を説明するための図である。図５は、ペイロード領域を説明するための図である。図６は、実施例１に係る入口ノードにおけるＧＭＰＬＳ制御部の構成を示すブロック図である。図７は、管理情報ＤＢが格納するテーブルを示す図である。
【００１８】
図１に示すように、この入口ノード１０は、ＯＨ解析部１１、ＯＨ挿入部１２、ペイロード解析部１３、ペイロード挿入部１４、入力インターフェース１５、クロスコネクト部１６、アラーム制御部１７、出力インターフェース部１８、ＧＭＰＬＳ制御部１９、管理情報ＤＢ１０Ａを有し、ネットワーク等を介して制御装置４０と接続される。以下にこれらの各部の処理を説明する。
【００１９】
入口ノード１０は、入力インターフェース１５および出力インターフェース部１８から光ファイバを介してデータの送受信を行う。ここで、入口ノード１０が自動ループバック試験を行うために用いられるＳＯＮＥＴ（Synchronous  Optical  NETwork）フレームの構成について説明する。図２に示すように、ＳＯＮＥＴフレームは、セクションオーバヘッドの領域、ラインオーバヘッドの領域、パスオーバヘッドの領域およびペイロードの領域を有する。
【００２０】
ＯＨ解析部１１は、パスオーバヘッドのＪ１バイトに挿入されているノード情報（入口のＮｏｄｅＩＤ、ＬｉｎｋＩＤおよび出口ノードのＮｏｄｅＩＤ、ＬｉｎｋＩＤ）および試験応答情報を取出して、解析する。そして、ＯＨ解析部１１は、ＧＭＰＬＳ制御部１９へＪ１バイトの解析結果を通知する。また、ＯＨ解析部１１は、出口ノード２０から折り返し送信されたパスオーバヘッドのＪ１バイトの応答を参照して、正常終了されていることを判断する。
【００２１】
ＯＨ挿入部１２は、ユーザが任意に設定できるＪ１バイトに試験信号種別を設定する。具体的には、ＯＨ挿入部１２は、Ｊ１バイト作成で設定する旨の指示をＧＭＰＬＳ制御部１９から受信すると、Ｊ１バイトに試験信号種別（Ｔｒａｃｅ）を設定するとともに、パス構築で使用したパスの始点になる入口ノードのＮｏｄｅＩＤおよびＬｉｎｋＩＤ、パスの終点になる出口ノードのＮｏｄｅＩＤおよびＬｉｎｋＩＤをパスオーバヘッドのＪ１バイトに挿入する（図３および図４参照）。このＪ１バイトは、ユーザが任意にデータを挿入することができる領域である。
【００２２】
ペイロード解析部１３は、出口ノード３０によって折り返し送信された試験信号を受信し、当該試験信号を解析して正常であるか判定する。具体的には、ペイロード解析部１３は、ペイロードを解析して、ペイロードに試験信号が挿入されているか判定する。ペイロード解析部１３は、ペイロードに試験信号が挿入されていることが確認できた場合には、信号の疎通が可能なパスであることを判断する。ここで、図５にペイロード領域の概要を示す。同図に示すように、ペイロード領域には、一定の幅を持った試験領域であるＩｓｏｌａｔｉｏｎパルスまたはＡＬＬ  ＯＮＥパルスが挿入されている。
【００２３】
ペイロード挿入部１４は、試験信号を設定する旨の指示をＧＭＰＬＳ制御部１９から受信すると、試験信号を挿入してループバック用のペイロードを作成して出力インターフェース部１８に通知して中継ノード２０に試験信号を送る。
【００２４】
入力インターフェース１５は、光ファイバを介してデータの受信を行う。具体的には、入力インターフェース１５は、光ファイバを介して試験信号を受信する。また、入力インターフェース１５および出力インターフェース部１８は、クロスコネクト部１６によって互いに接続される。
【００２５】
出力インターフェース部１８は、光ファイバを介して試験信号を送信する。具体的には、出力インターフェース部１８は、パスの設定が行われた後に、当該設定されたパスを指定して、試験信号を出口ノードに送信する。
【００２６】
クロスコネクト部１６は、クロスコネクト設定する旨の指示をＧＭＰＬＳ制御部１９から受信すると、入口インターフェース部１５と出口インターフェース部１８とを接続させる。
【００２７】
アラーム制御部１７は、ＧＭＰＬＳ制御部１９からアラーム抑止設定を行う旨の通知を受信すると、アラーム抑止設定を行うように制御する。また、アラーム制御部１７は、ＧＭＰＬＳ制御部１９からアラーム抑止解除処理を行う旨の指示を受信すると、アラーム抑止解除処理を行うように制御する。
【００２８】
管理情報データベース（ＤＢ）１０Ａは、パス設定されているノードに関する管理情報を記憶する。具体的には、管理情報ＤＢ１０Ａは、図７に示すように、ノードに一意に付与される「ノード番号（ノードＩＤ）」、ノードの種別を示す「タイプ」、ループバックを実行したか未実行であるかを示す「実行済／未実行」、ループバックの実行した結果を示す「結果」をそれぞれ対応付けて記憶する。
【００２９】
ＧＭＰＬＳ制御部１９は、パス設定プロトコルであるＧＭＰＬＳに従って、パスを設定する。具体的には、ＧＭＰＬＳ制御部１９は、制御端末４０からパス制御要求を受信すると、経路計算を行い中継させるノードの決定を行う。その後、ＧＭＰＬＳ制御部１９は、アラーム制御部１７に対してアラーム抑止設定を行う旨の指示を通知する。その後、中継ノード２０へＲＳＶＰプロトコル上で、「Ｐａｔｈ  ＭＳＧ」を送信する。
【００３０】
ＧＭＰＬＳ制御部１９は、中継ノード２０からＲｅｓｖ  ＭＳＧを受信する。その後、ＧＭＰＬＳ制御部１９は、クロスコネクト部１６に対してクロスコネクト設定する旨の指示を通知する。その後、制御端末４０に対して、パス設定完了通知を送信してパスの設定が完了となる。
【００３１】
そして、パス設定が完了後、ＧＭＰＬＳ制御部１９は、ＯＨ挿入部１１に対して、パス設定で使用された始点となる入口ノードのＮｏｄｅＩＤおよびＬｉｎｋＩＤ、終点となる出口ノードのＮｏｄｅＩＤおよびＬｉｎｋＩＤをＪ１バイト作成で設定する旨の指示を通知する。
【００３２】
また、ＧＭＰＬＳ制御部１９は、ペイロード挿入部１４に対して、ペイロード作成で試験信号を設定する旨の指示を通知する。その後、ＧＭＰＬＳ制御部１９は、出力インターフェース部１８に対して試験信号送信を行い、中継ノード２０に試験信号を送信するように指示する。
【００３３】
ＧＭＰＬＳ制御部１９は、ＯＨ解析部３１からＪ１バイトの解析結果を受信すると、挿入されていた入口ノードのＮｏｄｅＩＤ、ＬｉｎｋＩＤから自ノード宛の試験信号であるか判定する。その結果、ＧＭＰＬＳ制御部１９は、自ノード宛の試験信号である場合には、さらに折り返された試験信号である判定する。その結果、ＧＭＰＬＳ制御部１９は、折り返された試験信号である場合には、ループバック試験の応答であると判断する。
【００３４】
そして、ＧＭＰＬＳ制御部１９は、折り返された試験信号の正常性の確認を行う。ＧＭＰＬＳ制御部１９は、パスオーバヘッドのＪ１バイトの応答情報が正常であり、ペイロードに試験信号を挿入されているか判定する。その結果、ＧＭＰＬＳ制御部１９は、パスオーバヘッドのＪ１バイトの応答情報が正常であり、ペイロードに試験信号を挿入されている場合は、ループバック試験が正常となる。
【００３５】
また、ＧＭＰＬＳ制御部１９は、パスオーバヘッドのＪ１バイトの応答情報が期待する値と異なる場合、または、ペイロードに試験信号が挿入されていない場合は、ループバック試験が失敗となる。その後、ＧＭＰＬＳ制御部１９は、パスの削除処理へ以降する。
【００３６】
ＧＭＰＬＳ制御部１９は、制御端末４０からアラーム抑止解除開始の指示を受信すると、中継ノード２０へＲＳＶＰプロトコル上でＰａｔｈ  ＭＳＧを送信する。また、ＧＭＰＬＳ制御部１９は、Ｒｅｓｖ  ＭＳＧを受信すると、アラーム制御部１７に対して、アラーム抑止解除する旨の指示を通知する。その後、ＧＭＰＬＳ制御部１９は、制御端末４０に対して、アラーム抑止制御が完了した旨を送信する。これでパス構築が完了になる。
【００３７】
また、ＧＭＰＬＳ制御部１９では、出口ノード３０に返信された試験信号が何らかの原因により、パスオーバヘッドのＪ１バイトの応答が期待する値と異なる場合、または、ペイロードに試験信号が挿入されていない場合は、ループバック失敗処理を行う。また、ＧＭＰＬＳ制御部１９では、返信が一定の時間内に返却されなかった場合は、入口のノードでタイムアウトを検出させ、同様にリトライループバック試験処理を行う。
【００３８】
ＧＭＰＬＳ制御部１９は、上記するように、リトライループバック試験処理について説明するが、特に、ループバック処理受付部１９ａ、ループバック要求部１９ｂ、ループバック応答部１９ｃ、ループバック異常処理部１９ｄ、ループバック正常処理部１９ｅ、ノード検索部１９ｆ、試験信号作成部１９ｇ、試験信号送信部１９ｈを有する。以下に、各部について図６を用いて説明する。
【００３９】
ループバック処理受付部１９ａは、パス設定が完了した後に、ループバック処理を開始する旨の指示をループバック要求部１９ｂに通知する。ループバック要求部１９ｂは、ループバックの実行を各部（ＯＨ挿入部１２、ペイロード挿入部１４、出力インターフェース１７等）に要求する。
【００４０】
ループバック応答部１９ｃは、ループバックの結果をもとに処理を行う処理部である。具体的には、ループバック応答部１９ｃは、出口ノード３０によって折り返し送信された試験信号を受信し、試験信号を解析して正常であるか判定する。その結果、ループバック応答部１９ｃは、ループバックが正常終了した場合には、ループバック正常処理部１９ｅに処理を行わせる。また、ループバック応答部１９ｃは、ループバックが正常終了しなかった場合には、ループバック異常処理部１９ｄに処理を行わせる。
【００４１】
ループバック異常処理部１９ｄは、ループバックが異常終了した場合に、リトライループバック試験処理を行う。具体的には、ループバック異常処理部１９ｄは、リトライループバック処理として、エラー情報を管理情報ＤＢ１０Ａに記録する。
【００４２】
そして、ループバック異常処理部１９ｄは、再度ループバックをするか判定し、再度ループバックをする場合には、全てのノードがループ実行済みであるか判定する。その結果、通信ノードは、全てのノードがループ実行済みでない場合には、管理情報からループバック対象のノードをノード検索部１９ｆに選択させ、ループバック試験処理を再度行う。
【００４３】
また、ループバック異常処理部１９ｄは、再度ループバックをしない場合には、全てのノードに対してループされている場合には、ループバックが失敗して終了する旨を制御装置４０に通知して処理を終了する。
【００４４】
ループバック正常処理部１９ｅは、ループバックが正常に終了したとして制御装置４０に通知し、アラーム抑止解除処理へ移行する。
【００４５】
ノード検索部１９ｆは、ループバック要求部１９ｂによってループバックの実行が要求された場合に、パス設定されているノードについて、ループバック可能なノードを管理ＤＢ１０Ａから検索する。ここで、ループバック可能なノードとは、試験信号を折り返すノードのことを示すが、ループバックを実行させたノードについては、ループバック実行済みとして管理ＤＢ１０Ａに記憶させておき、それ以外は、未実行とする。つまり、入口ノード以外で、未実行になっているノードが、ループバック可能なノードになる。ノードの選択順は、予め設定されているものとする。
【００４６】
また、ノード検索部１９ｆは、試験信号が異常である場合または所定の時間以上が経過してタイムアウトを検出した場合には、試験信号の送信先のノードを管理ＤＢ１０Ａから検索して、変更する。
【００４７】
試験信号作成部１９ｇは、試験信号を作成するように制御する。試験信号送信部１９ｈは、変更された送信先のノードに試験信号を送信するように制御する。
【００４８】
［中継ノードの構成］
次に、図８を用いて、中継ノード２０の構成を説明する。図８は、実施例１に係る中継ノード２０の構成を示すブロック図である。同図に示すように、この中継ノード２０は、ＯＨ解析部２１、ＯＨ挿入部２２、ペイロード解析部２３、ペイロード挿入部２４、入力インターフェース２５、クロスコネクト部２６、アラーム制御部２７、出力インターフェース部２８、ＧＭＰＬＳ制御部２９を有する。以下にこれらの各部の処理を説明する。
【００４９】
ＯＨ解析部２１は、パスオーバヘッドのＪ１バイトに挿入されているノード情報を取出して、解析する。ＯＨ挿入部２２は、ノード情報をパスオーバヘッドのＪ１バイトに挿入する。ペイロード解析部２３は、ＳＯＮＥＴフレームのペイロードを解析する。ペイロード挿入部２４は、試験信号を挿入してループバック用のペイロードを作成する。
【００５０】
入力インターフェース２５および出力インターフェース部２８は、光ファイバを介してデータの送受信を行う。具体的には、入力インターフェース２５は、光ファイバを介して試験信号を受信し、受信された試験信号をＯＨ解析部２１およびペイロード解析部２３に通知する。出力インターフェース部２８は、光ファイバを介して試験信号を送信する。また、入力インターフェース２５および出力インターフェース部２８は、クロスコネクト部２６によって互いに接続される。
【００５１】
クロスコネクト部２６は、クロスコネクト設定する旨の指示をＧＭＰＬＳ制御部２９から受信すると、入口インターフェース部２５と出口インターフェース部２８とを接続させる。
【００５２】
アラーム制御部２７は、ＧＭＰＬＳ制御部２９からアラーム抑止設定を行う旨の通知を受信すると、アラーム抑止設定を行うように制御する。また、アラーム制御部２７は、ＧＭＰＬＳ制御部２９からアラーム抑止解除処理を行う旨の指示を受信すると、アラーム抑止解除処理を行うように制御する。
【００５３】
ＧＭＰＬＳ制御部２９は、入口ノード１０から「Ｐａｔｈ  ＭＳＧ」を受信すると、アラーム制御部２７に対してアラーム抑止設定を行う旨の指示を通知する。その後、隣接する中継ノード２０または出口ノード３０へＲＳＶＰプロトコル上で、「Ｐａｔｈ  ＭＳＧ」を送信する。
【００５４】
その後、ＧＭＰＬＳ制御部２９は、出口ノード３０からＲｅｓｖ  ＭＳＧを受信する。そして、ＧＭＰＬＳ制御部２９は、クロスコネクト部２６に対してクロスコネクト設定する旨の指示を通知する。その後、ＧＭＰＬＳ制御部２９は、隣接する中継ノード２０または入口ノード１０へＲＳＶＰプロトコル上で、Ｒｅｓｖ  ＭＳＧを送信する。
【００５５】
ＧＭＰＬＳ制御部２９は、ＯＨ解析部２１からＪ１バイトの解析結果を受信すると、挿入されていた出口ノードのＮｏｄｅＩＤ、ＬｉｎｋＩＤから自ノード宛の試験信号であるか判定する。その結果、ＧＭＰＬＳ制御部２９は、自ノード宛の試験信号でない場合には、自ノードが折り返すノード（出口ノード）ではないため、出力インターフェース部２８に対して、試験信号を隣接する中継ノード２０または出口ノード３０へ送信するように指示する。
【００５６】
また、ＧＭＰＬＳ制御部２９は、ＯＨ解析部２１からＪ１バイトの解析結果を受信すると、挿入されていた出口ノードのＮｏｄｅＩＤ、ＬｉｎｋＩＤから自ノード宛の折り返された試験信号であるか判定する。
【００５７】
その結果、ＧＭＰＬＳ制御部２９は、自ノード宛の試験信号でない場合には、自ノードが折り返すノード（出口ノード）ではないため、出力インターフェース部２８に対して、試験信号を隣接する中継ノード２０または出口ノード３０へ送信するように指示する。また、Ｊ１バイトに試験応答が設定されている場合には、出力インターフェース部２８に対して、試験信号を隣接する中継ノード２０または入口ノード１０に送信するように指示する。
【００５８】
その後、ＧＭＰＬＳ制御部２９は、Ｐａｔｈ  ＭＳＧを受信すると、出口ノードへＲＳＶＰプロトコル上でＰａｔｈ  ＭＳＧを隣接する中継ノード２０または出口ノード３０へ送信する。また、ＧＭＰＬＳ制御部２９は、Ｒｅｓｖ  ＭＳＧを受信すると、アラーム制御部２７に対して、アラーム抑止解除する旨の指示を通知する。その後、ＧＭＰＬＳ制御部２９は、隣接する中継ノード２０または入口ノード１０にＲｅｓｖ  ＭＳＧを送信する。
【００５９】
［出口ノードの構成］
次に、図９を用いて、出口ノード３０の構成を説明する。図９は、実施例１に係る出口ノード３０の構成を示すブロック図である。同図に示すように、この出口ノード３０は、ＯＨ解析部３１、ＯＨ挿入部３２、ペイロード解析部３３、ペイロード挿入部３４、入力インターフェース３５、クロスコネクト部３６、アラーム制御部３７、出力インターフェース部３８、ＧＭＰＬＳ制御部３９を有する。以下にこれらの各部の処理を説明する。
【００６０】
ＯＨ解析部３１は、パスオーバヘッドのＪ１バイトに挿入されているノード情報（入口のＮｏｄｅＩＤ、ＬｉｎｋＩＤおよび出口ノードのＮｏｄｅＩＤ、ＬｉｎｋＩＤ）を取出して、解析する。そして、ＯＨ解析部３１は、ＧＭＰＬＳ制御部３９へＪ１バイトの解析結果を通知する。
【００６１】
ＯＨ挿入部３２は、試験信号応答用のＪ１バイトを作成する旨の指示をＧＭＰＬＳ制御部３９から受信すると、試験応答をＪ１バイトに設定してループバック用のＪ１バイトを作成する。
【００６２】
ペイロード解析部３３は、ＳＯＮＥＴフレームのペイロードを解析する。ペイロード挿入部３４は、ペイロードを作成する旨の指示をＧＭＰＬＳ制御部３９から受信すると、試験信号を挿入してループバック用のペイロードを作成して出力インターフェース部３８に通知して中継ノード２０に試験信号を送る。
【００６３】
入力インターフェース３５および出力インターフェース部３８は、光ファイバを介してデータの送受信を行う。具体的には、入力インターフェース３５は、光ファイバを介して試験信号を中継ノード２０から受信し、出力インターフェース部３８は、光ファイバを介して試験信号を中継ノード２０に送信する。また、入力インターフェース３５および出力インターフェース部３８は、クロスコネクト部３６によって互いに接続される。
【００６４】
入力インターフェース３５および出力インターフェース部３８は、光ファイバを介してデータの送受信を行う。具体的には、入力インターフェース２５は、光ファイバを介して試験信号を受信し、受信された試験信号をＯＨ解析部３１およびペイロード解析部３３に通知する。出力インターフェース部３８は、光ファイバを介して試験信号を送信する。また、入力インターフェース３５および出力インターフェース部３８は、クロスコネクト部３６によって互いに接続される。
【００６５】
クロスコネクト部３６は、クロスコネクト設定する旨の指示をＧＭＰＬＳ制御部３９から受信すると、入口インターフェース部３５と出口インターフェース部３８とを接続させる。
【００６６】
アラーム制御部３７は、ＧＭＰＬＳ制御部３９からアラーム抑止設定を行う旨の通知を受信すると、アラーム抑止設定を行うように制御する。また、アラーム制御部３７は、ＧＭＰＬＳ制御部３９からアラーム抑止解除処理を行う旨の指示を受信すると、アラーム抑止解除処理を行うように制御する。
【００６７】
ＧＭＰＬＳ制御部３９は、中継ノード２０から「Ｐａｔｈ  ＭＳＧ」を受信すると、アラーム制御部３７に対してアラーム抑止設定を行う旨の指示を通知する。そして、ＧＭＰＬＳ制御部３９は、クロスコネクト部３６に対してクロスコネクト設定する旨の指示を通知する。その後、ＧＭＰＬＳ制御部３９は、中継ノード２０へＲＳＶＰプロトコル上で、Ｒｅｓｖ  ＭＳＧを送信する。
【００６８】
ＧＭＰＬＳ制御部３９は、ＯＨ解析部３１からＪ１バイトの解析結果を受信すると、挿入されていた出口ノードのＮｏｄｅＩＤ、ＬｉｎｋＩＤから自ノード宛の試験信号であるか判定する。その結果、ＧＭＰＬＳ制御部２９は、自ノード宛の試験信号である場合には、自ノードが折り返すノード（出口ノード）である。ＧＭＰＬＳ制御部３９は、ＯＨ挿入部３２に対して、試験信号応答用のＪ１バイトを作成する旨の指示を通知する。また、ＧＭＰＬＳ制御部３９は、ペイロード挿入部３４に対してペイロードを作成する旨の指示を通知する。
【００６９】
ＧＭＰＬＳ制御部３９は、Ｐａｔｈ  ＭＳＧを受信すると、アラーム制御部３７に対して、アラーム抑止解除する旨の指示を通知する。その後、ＧＭＰＬＳ制御部３９は、中継ノード２０へＲＳＶＰプロトコル上で、Ｒｅｓｖ  ＭＳＧを送信する。
【００７０】
［ループバック試験システムによる処理］
次に、図１０〜図１２を用いて、実施例１に係るループバック試験システム全体による処理を説明し、図１３〜図１４を用いて、実施例１に係る各ノードによる処理を説明する。図１０は、ＧＭＰＬＳによるパス設定処理およびループバック試験処理の流れを示すシーケンス図である。図１１は、ループバック試験処理時に異常が発生した場合における全体の処理の流れを示すシーケンス図である。図１２は、ループバック試験処理時に異常が発生した場合におけるリトライループバック試験処理の流れを示すシーケンス図である。図１３は、実施例１に係る入口ノードの処理動作を示すフローチャートである。図１４は、実施例１に係る各ノードの処理動作を示すフローチャートである。
【００７１】
図１０に示すように、ループバック試験システムの入口ノード１０は、制御端末４０からパス制御開始の要求を受信すると（ステップＳ１０１）、アラーム抑止設定を行った後（ステップＳ１０２）、中継ノード２０へ「Ｐａｔｈ  ＭＳＧ」を送信する（ステップＳ１０３）。
【００７２】
そして、中継ノード２０は、「Ｐａｔｈ  ＭＳＧ」を受信すると、アラーム抑止設定を行った後（ステップＳ１０４）、出口ノード３０へ「Ｐａｔｈ  ＭＳＧ」を送信する（ステップＳ１０５）。続いて、出口ノード３０は、「Ｐａｔｈ  ＭＳＧ」を受信すると、アラーム抑止設定を行うとともに、クロスコネクト設定を行う（ステップＳ１０６）。
【００７３】
そして、出口ノード３０は、「Ｒｅｓｖ  ＭＳＧ」を中継ノード２０に送信する（ステップＳ１０７）。続いて、中継ノード２０は、「Ｒｅｓｖ  ＭＳＧ」を受信すると、クロスコネクト設定を行い（ステップＳ１０８）、「Ｒｓｅｖ  ＭＳＧ」を入口ノード１０へ送信する（ステップＳ１０９）。
【００７４】
その後、入口ノード１０は、「Ｒｅｓｖ  ＭＳＧ」を受信すると、クロスコネクト設定を行い（ステップＳ１１０）、パス設定終了を制御端末４０に通知する（ステップＳ１１１）。そして、入口ノード１０は、ループバック試験開始の指示を制御端末４０から受信すると（ステップＳ１１２）、Ｊ１バイトにノード情報を設定し、ペイロードに試験信号を挿入して試験信号を中継ノード２０に送信する（ステップＳ１１３）。
【００７５】
その後、中継ノード２０は、試験信号を受信すると、パスオーバヘッドのＪ１バイトに設定されているノード情報が自ノード宛でない場合には、試験信号を出口ノード３０に送信する（ステップＳ１１４）。
【００７６】
そして、出口ノード３０は、試験信号を受信すると、パスオーバヘッドのＪ１バイトに設定されているノード情報が自ノード宛である場合には、Ｊ１倍との応答に正常を設定する。続いて、出口ノード３０は、受信したペイロードを送信元へ折り返す試験信号にコピーして、送信元の入口ノード１０宛で中継ノード２０に試験信号を送信する（ステップＳ１１５）。
【００７７】
続いて、中継ノード２０は、試験信号を受信すると、パスオーバヘッドのＪ１バイトのノード情報が自ノード宛でない場合には、入口ノード１０へ試験信号を送信する（ステップＳ１１６）。そして、入口ノード１０は、試験信号を受信すると、パスオーバヘッドのＪ１バイトの応答が正常であって、ペイロードに試験信号が挿入されている場合には、ループバック試験が正常に終了したとして、制御装置４０に通知する（ステップＳ１１７）。
【００７８】
その後、入口ノード１０は、アラーム抑止解除開始要求を制御装置４０から受信すると（ステップＳ１１８）、「Ｐａｔｈ  ＭＳＧ」を中継ノード２０へ送信する（ステップＳ１１９）。続いて、中継装置２０は、「Ｐａｔｈ  ＭＳＧ」を受信すると、出口ノード３０へ「Ｐａｔｈ  ＭＳＧ」を送信する（ステップＳ１２０）。
【００７９】
そして、出口ノード３０は、「Ｐａｔｈ  ＭＳＧ」を受信すると、アラーム抑止解除を行い（ステップＳ１２１）、中継ノード２０へ「Ｒｓｅｖ  ＭＳＧ」を送信する（ステップＳ１２２）。そして、中継ノード２０は、「Ｒｓｅｖ  ＭＳＧ」を受信すると、アラーム抑止解除を行い（ステップＳ１２３）、「Ｒｓｅｖ  ＭＳＧ」を入口ノード１０に送信する（ステップ１２４）。
【００８０】
その後、入口ノード１０は、「Ｒｓｅｖ  ＭＳＧ」を受信すると、アラーム抑止解除を行い（ステップＳ１２５）、制御端末４０にアラーム抑止制御完了を送信する（ステップＳ１２６）。
【００８１】
次に、図１２を用いて、ループバック試験処理時に異常が発生した場合におけるリトライループバック試験処理について説明する。同図に示すように、入口ノード１０は、上記した図１１の説明と同様に、パス設定処理を行った後（ステップＳ２０１〜Ｓ２０６）、ループバック試験開始の指示を制御端末４０から受信すると（ステップＳ２０７）、Ｊ１バイトにノード情報を設定し、ペイロードに試験信号を挿入して試験信号を中継ノード２０に送信する（ステップＳ２０８）。
【００８２】
ここで、中継ノード２０が入口ノード１０から試験信号を受信して、出口ノード３０に試験信号を送信する際に、何らかの原因（図１１の例では、回線異常）でパスが切断されている場合には、試験信号を出口ノード３０に送信することが出来ずに廃棄されてしまう。入口ノード１０は、一定時間内にループバックの応答が返却されて来ない場合には、レスポンスタイムアウトを検出する（ステップＳ２０９）。そして、入口ノード１０は、ループバックが失敗した旨を制御装置４０に通知する（ステップＳ２１０）。
【００８３】
その後、入口ノード１０は、パスの削除処理として、制御装置４０からパス削除開始要求を受信すると（ステップＳ２１１）、クロスコネクト削除を行い（ステップＳ２１２）、「Ｐａｔｈ  Ｅｒｒ  ＭＳＧ」を中継ノード２０に送信する（ステップＳ２１３）。
【００８４】
そして、中継ノード２０は、「Ｐａｔｈ  Ｅｒｒ  ＭＳＧ」を受信すると、クロスコネクトを削除し（ステップＳ２１４）、「Ｐａｔｈ  Ｅｒｒ  ＭＳＧ」を出口ノード３０に送信する（ステップＳ２１５）。その後、出口ノード３０は、「Ｐａｔｈ  Ｅｒｒ  ＭＳＧ」を受信すると、クロスコネクトを削除する（ステップＳ２１６）。
【００８５】
続いて、入口ノード１０は、パスの削除処理が終了すると、パスの再構築処理として、図１０で説明したパス設定処理（ステップＳ１０１〜Ｓ１１１）を再度行う（ステップＳ２１７）。その後、入口ノード１０は、リトライループバック処理（後に説明する図１２に詳述）を行う（ステップＳ２１８）。
【００８６】
次に、図１２を用いてループバック失敗時のリトライループバック処理について説明する。図１２では、中継ノード２０Ｂと中継ノード２０Ｃとの間で何らかの原因で信号を疎通できない状態である場合の例について説明する。同図に示すように、入口ノード１０は、ループバック試験開始の指示を制御端末４０から受信すると（ステップＳ３０１）、Ｊ１バイトにノード情報を設定し、ペイロードに試験信号を挿入して試験信号を中継ノード２０Ｂに送信する（ステップＳ３０２）。
【００８７】
ここで、中継ノード２０Ｂが入口ノード１０から試験信号を受信して、出口ノード２０Ｃに試験信号を送信する際に、何らかの原因（図１１の例では、回線異常）でパスが切断されている場合には、試験信号を出口ノード３０に送信することが出来ずに試験信号を折り返すことができない。
【００８８】
そして、入口ノード１０は、一定時間内にループバックの応答が返却されて来ない場合には、レスポンスタイムアウトを検出し、入口ノード１０から出口ノード３０までのループバックが失敗する。次に、入口ノード１０では、中継ノード２０Ｃを試験信号の折り返し相手として２回目のループバック処理を開始する。
【００８９】
そして、入口ノード１０では、再度、中継ノード２０Ｂへ試験信号を送信する（ステップＳ３０３）。その後、前回と同様に、中継ノード２０Ｃまで信号疎通できないため、入口ノード１０では、レスポンスタイムアウトを検出し、入口ノード１０から中継ノード２０Ｃまでのループバックが失敗する。
【００９０】
次に、入口ノード１０では、中継ノード２０Ｂを試験信号の折り返し相手として３回目のループバック処理を開始する。入口ノード１０では、再度、中継ノード２０Ｂへ試験信号を送信する（ステップＳ３０４）。中継ノード２０Ｂから正常に試験信号が返信され、入口ノードＡから中継ノード２０Ｂの間でループバックが成功する（ステップＳ３０５）。
【００９１】
つまり、この結果から１回目および２回目のループバックが失敗しているため、中継ノード２０Ｂから中継ノードＣの間で回線障害が発生していることが特定できる。これにより、保守者に回線障害が発生している区間を通知することができる。
【００９２】
次に、図１３を用いて、入口ノード１０の処理動作を説明する。同図に示すように、入口ノード１０は、ループバック処理を開始すると、パスオーバヘッドのＪ１バイトにループバック用の情報を挿入して、ループバック用のＪ１バイトを作成する（ステップＳ４０１）。
【００９３】
そして、入口ノード１０は、ペイロードにループバック用の情報を挿入して、ループバック用のペイロードに作成する（ステップＳ４０２）。その後、入口ノード１０は、作成された試験信号を中継ノード２０へ送信する（ステップＳ４０３）。
【００９４】
次に、図１４を用いて、ループバック試験時の各ノードの処理動作を説明する。以下で説明する図１４の処理は、入口ノード１０、中継ノード２０、出口ノード３０のいずれにも該当する処理である。また、以下では、入口ノード１０、中継ノード２０および出口ノード３０の総称として通信ノードと記載する。
【００９５】
通信ノードは、試験信号を受信すると、受信した試験信号（Ｊ１バイト情報）の解析をして（ステップＳ５０１）、自ノード宛の試験信号であるか判定する（ステップＳ５０２）。その結果、通信ノードは、自ノード宛の試験信号でない場合には（ステップＳ５０２否定）、隣接する通信ノードに試験信号を送信する（ステップＳ５０６）。
【００９６】
また、通信ノードは、自ノード宛の試験信号である場合には（ステップＳ５０２肯定）、折り返されていない試験信号か否か判定する（ステップＳ５０３）。その結果、通信ノードは、折り返されていない試験信号である場合には（ステップＳ５０３肯定）、自ノード宛の試験信号であるとして（つまり、自ノードが出口ノードであるものとして）、試験応答を設定してループバック用のＪ１バイトを作成する（ステップＳ５０４）。
【００９７】
そして、通信ノードは、試験信号を設定してループバック用のペイロードを作成する（ステップＳ５０５）。その後、通信ノードは、送信もとの通信ノード（つまり、入口ノード）へ試験信号を送信する（ステップＳ５０６）。
【００９８】
ステップＳ５０３の説明に戻って、通信ノードは、折り返された試験信号である場合には（ステップＳ５０３否定）、自ノード宛に折り返された試験信号であるとして（つまり、自ノードが入口ノードであるものとして）、Ｊ１バイトに設定された試験応答が正常であるか判定する（ステップＳ５０７）。
【００９９】
その結果、通信ノードは、Ｊ１バイトに設定された試験応答が正常である場合には（ステップＳ５０７肯定）、受信した試験信号（ペイロード）を解析し（ステップＳ５０８）、ペイロードに試験信号が設定されているか判定する（ステップＳ５０９）。
【０１００】
その結果、通信ノードは、ペイロードに試験信号が設定されている場合には（ステップＳ５０９肯定）、ループバックが正常に終了したとして制御装置４０に通知し（ステップＳ５１０）、アラーム抑止解除処理へ移行する（ステップＳ５１１）。
【０１０１】
また、通信ノードは、Ｊ１バイトに設定された試験応答が正常でない場合（ステップＳ５０７否定）または、ペイロードに試験信号が設定されていない場合には（ステップＳ５０９否定）、リトライループバック処理として、エラー情報を管理情報ＤＢ１０Ａに記録する（ステップＳ５１２）。
【０１０２】
そして、通信ノードは、再度ループバックをするか判定し（ステップＳ５１３）、再度ループバックをする場合には（ステップＳ５１３肯定）、全てのノードに対してループされているか判定する（ステップＳ５１４）。その結果、通信ノードは、全てのノードに対してループされていない場合には（ステップＳ５１４否定）、管理情報からループバック対象のノードを選択する（ステップＳ５１５）。
【０１０３】
その後、通信ノードは、図１３で説明したループバック試験処理を行う（ステップＳ５１６）。また、通信ノードは、再度ループバックをしない場合には（ステップＳ５１３否定）、全てのノードに対してループされている場合には（ステップＳ５１４肯定）、ループバックが失敗して終了する旨を制御装置４０に通知して（ステップＳ５１７）、処理を終了する。
【０１０４】
[実施例１の効果]
上述してきたように、入口ノード１０は、パス設定プロトコルに従って、パスを設定し、パスの設定が行われた後に、設定されたパスを指定して、試験信号を出口ノード３０に送信するし、出口ノード３０によって折り返し送信された試験信号を受信して、試験信号を解析して正常であるか判定する。このため、入口ノード１０がＧＭＰＬＳによるパス設定で使用したパス設定に関する情報を利用し、容易にループバック試験を行うことが可能であり、構築後のパスに対して正常に信号が疎通していることを保障することが可能である。また、ＧＭＰＬＳによるパス設定の手順に組み込む事で自動的にループバック試験を行うことが出来る。その為、自動的に作成されたパス構成を意識しなくても信号疎通レベルの確認が出来る。
【０１０５】
また、実施例１によれば、入口ノード１０は、ユーザが任意に設定できるＪ１バイトに試験信号種別を設定して、試験信号を出口ノード３０に送信するので、既存のパスオーバヘッドを利用することが可能である。
【０１０６】
また、実施例１によれば、入口ノード１０は、試験信号が解析された結果、試験信号が異常である場合には、試験信号の送信先のノードを変更し、変更された送信先のノードに試験信号を送信する。このため、回線障害が発生している区間を特定することが可能である。
【０１０７】
また、実施例１によれば、入口ノード１０は、試験信号が送信された後、所定の時間以上が経過した場合には、試験信号の送信先のノードを変更し、変更された送信先のノードに試験信号を送信する。このため、回線障害が発生している区間を特定することが可能である。
【実施例２】
【０１０８】
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では実施例２として本発明に含まれる他の実施例を説明する。
【０１０９】
（１）システム構成等
図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、ＯＨ解析部１１とＯＨ挿入部１２を統合してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【０１１０】
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
【０１１１】
（２）プログラム
なお、本実施例で説明したループバック試験方法は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスク、フレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。
【図面の簡単な説明】
【０１１２】
【図１】実施例１に係る入り口ノードの構成を示すブロック図である。
【図２】ＳＯＮＥＴフレームの構成を示す図である。
【図３】ＳＯＮＥＴフレームにおけるパスオーバヘッドを示す図である。
【図４】パスオーバヘッドのＪ１バイト領域を説明するための図である。
【図５】ペイロード領域を説明するための図である。
【図６】実施例１に係る入り口ノードにおけるＧＭＰＬＳ制御部の構成を示すブロック図である。
【図７】管理情報ＤＢが格納するテーブルを示す図である。
【図８】実施例１に係る中継ノードの構成を示すブロック図である。
【図９】実施例１に係る出口ノードの構成を示すブロック図である。
【図１０】ＧＭＰＬＳによるパス設定処理およびループバック試験処理の流れを示すシーケンス図である。
【図１１】ループバック試験処理時に異常が発生した場合における全体の処理の流れを示すシーケンス図である。
【図１２】ループバック試験処理時に異常が発生した場合におけるリトライループバック試験処理の流れを示すシーケンス図である。
【図１３】実施例１に係る入り口ノードの処理動作を示すフローチャートである。
【図１４−１】実施例１に係る各ノードの処理動作を示すフローチャートである。
【図１４−２】実施例１に係る各ノードの処理動作を示すフローチャートである。
【図１５】従来技術を説明するための図である。
【図１６】従来技術を説明するための図である。
【符号の説明】
【０１１３】
１０  入口ノード
１０Ａ  管理情報ＤＢ
１１  ＯＨ解析部
１２  ＯＨ挿入部
１３  ペイロード解析部
１４  ペイロード挿入部
１５  入力インターフェース部
１６  クロスコネクト部
１７  アラーム制御部
１８  出力インターフェース部
１９  ＧＭＰＬＳ制御部
１９ａ  ループバック処理受付部
１９ｂ  ループバック要求部
１９ｃ  ループバック応答部
１９ｄ  ループバック異常処理部
１９ｅ  ループバック正常処理部
１９ｆ  ノード検索部
１９ｇ  試験信号作成部
１９ｈ  試験信号送信部
２０  中継ノード
２１  ＯＨ解析部
２２  ＯＨ挿入部
２３  ペイロード解析部
２４  ペイロード挿入部
２５  入力インターフェース部
２６  クロスコネクト部
２７  アラーム制御部
２８  出力インターフェース部
２９  ＧＭＰＬＳ制御部
３０  出口ノード
３１  ＯＨ解析部
３２  ＯＨ挿入部
３３  ペイロード解析部
３４  ペイロード挿入部
３５  入力インターフェース部
３６  クロスコネクト部
３７  アラーム制御部
３８  出力インターフェース部
３９  ＧＭＰＬＳ制御部
【図１】
2010154353.tif 000003
【図２】
2010154353.tif 000004
【図３】
2010154353.tif 000005
【図４】
2010154353.tif 000006
【図５】
2010154353.tif 000007
【図６】
2010154353.tif 000008
【図７】
2010154353.tif 000009
【図８】
2010154353.tif 000010
【図９】
2010154353.tif 000011
【図１０】
2010154353.tif 000012
【図１１】
2010154353.tif 000013
【図１２】
2010154353.tif 000014
【図１３】
2010154353.tif 000015
【図１４−１】
2010154353.tif 000016
【図１４−２】
2010154353.tif 000017
【図１５】
2010154353.tif 000018
【図１６】
2010154353.tif 000019