(57)【要約】【課題】電流モード制御方式のＤＣ−ＤＣコンバータを構成する制御回路において、電流検出用差動アンプが不要なＰＷＭコンパレータを提供する。【解決手段】ソース共通接続された入力差動トランジスタ対を２組有する差動入力段と、前記２組の入力差動トランジスタ対の共通ソースにそれぞれ接続された２つの定電流源と、前記２組の入力差動トランジスタ対のドレイン側に接続され電流−電圧変換する共通の負荷トランジスタと、前記差動入力段と前記負荷トランジスタとの結合点に接続された出力段と、を備え、前記２組の入力差動トランジスタ対のうち一方の入力差動トランジスタ対の入力端子には前記出力電圧のフィードバック電圧とスロープ補償用の波形信号とが入力され、他方の入力差動トランジスタ対の入力端子には前記インダクタと直列をなすように接続された電流検出用抵抗の両端の電圧が入力されるようにした。【選択図】図１
2010226833.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに電流を流す駆動素子と、出力電圧のフィードバック電圧に応じて前記駆動素子を制御する電圧制御ループと、前記電圧制御ループに前記インダクタに流れる電流の検出信号を帰還するループとを備えた電流モード制御方式のＤＣ−ＤＣコンバータの前記電圧制御ループに設けられるコンパレータであって、
前記コンパレータは、ソース共通接続された入力差動トランジスタ対を２組有する差動入力段と、前記２組の入力差動トランジスタ対の共通ソースにそれぞれ接続された２つの定電流源と、前記２組の入力差動トランジスタ対のドレイン側に接続され電流−電圧変換する共通の負荷素子と、前記差動入力段と前記負荷素子との結合点に接続された出力段と、を備え、
前記２組の入力差動トランジスタ対のうち一方の入力差動トランジスタ対の入力端子には前記出力電圧のフィードバック電圧とスロープ補償用の波形信号とが入力され、他方の入力差動トランジスタ対の入力端子には前記インダクタと直列をなすように接続された電流検出用抵抗の両端の電圧が入力されることを特徴とするコンパレータ。
【請求項２】
前記入力差動トランジスタ対のドレイン端子にフォールデッドカスコード接続されたカスコード段を備えることを特徴とする請求項１に記載のコンパレータ。
【請求項３】
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに電流を流す駆動素子と、前記インダクタと直列をなすように接続された電流検出用抵抗と、コンパレータを有し出力電圧のフィードバック電圧に応じて前記駆動素子を制御する電圧制御ループと、前記電圧制御ループに前記インダクタに流れる電流の検出信号を帰還するループとを備えた電流モード制御方式のＤＣ−ＤＣコンバータであって、
前記コンパレータは、ソース共通接続された入力差動トランジスタ対を２組有する差動入力段と、前記２組の入力差動トランジスタ対の共通ソースにそれぞれ接続された２つの定電流源と、前記２組の入力差動トランジスタ対のドレイン側に接続され電流−電圧変換する共通の負荷素子と、前記差動入力段と前記負荷素子との結合点に接続された出力段と、を備え、
前記２組の入力差動トランジスタ対のうち一方の入力差動トランジスタ対の入力端子には前記出力電圧のフィードバック電圧とスロープ補償用の波形信号とが入力され、他方の入力差動トランジスタ対の入力端子には前記電流検出用抵抗の両端の電圧が入力されることを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
前記コンパレータは、前記入力差動トランジスタ対のドレイン端子にフォールデッドカスコード接続されたカスコード段を備えることを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記駆動素子が前記電圧入力端子と前記インダクタとの間に接続されている場合に、前記電流検出用抵抗は、前記電圧入力端子と前記インダクタとの間に前記駆動素子と直列をなすように接続されていることを特徴とする請求項３または４に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記電流検出用抵抗は前記駆動素子のオン抵抗であり、前記他方の入力差動トランジスタ対の入力端子に前記駆動素子の両端電圧が入力されていることを特徴とする請求項３または４に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御方式のＤＣ−ＤＣコンバータを構成するＰＷＭコンパレータに好適なコンパレータおよびそれを用いたＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチングレギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路を備えたＤＣ−ＤＣコンバータがある。
【０００３】
従来、上記スイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいては、出力電圧の大きさを誤差アンプで検出してＰＷＭ（パルス幅変調）コンパレータまたはＰＦＭ（パルス周波数変調）コンパレータにフィードバックして、出力電圧が下がるとスイッチング素子のオン時間を長くし、出力電圧が上がるとスイッチング素子のオン時間を短くする制御が行われている。
【０００４】
ＰＷＭ制御では、駆動パルスの周期（周波数）を一定にしてＶｉｎ電圧とＶｏｕｔ電圧の比に応じてパルス幅を変化させることで、出力電圧が一定になるように制御する。また、ＰＷＭ制御方式のＤＣ−ＤＣコンバータには、駆動用スイッチング素子に流れる電流またはコイルに流れる電流を検出して、電圧帰還ループに電流検出信号を帰還して制御を行なう電流モード制御のＤＣ−ＤＣコンバータもある。このようなＤＣ−ＤＣコンバータに関する発明としては、例えば特許文献１や特許文献２に記載されているものがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２９５６３１号公報
【特許文献２】特開２００７−１５９３１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図５には、本発明者らが検討した電流モード制御のＤＣ−ＤＣコンバータの構成例を示す。図５のＤＣ−ＤＣコンバータにおいては、誤差アンプＥ−ＡＭＰにより出力電圧のフィードバック電圧ＶFBと基準電圧Ｖrefとの電位差を増幅してＰＷＭコンパレータＣＭＰに供給する一方、入力端子ＩＮとコイル駆動用スイッチングトランジスタＳＷ１との間に接続された電流センス抵抗Ｒｓの両端子の電圧を差動アンプＡＭＰで増幅して、コイルに流れる電流の検出信号としてＰＷＭコンパレータＣＭＰに入力している。
【０００７】
ＰＷＭコンパレータＣＭＰには、スロープ補償用の鋸波ＳＡＷも入力されており、電流検出用差動アンプＡＭＰの出力に鋸波を加算したものと誤差アンプＥ−ＡＭＰの出力電圧とを比較している。具体的には、電流センス抵抗Ｒｓの端子間電圧をＶｓ、電流検出用差動アンプＡＭＰの増幅率をＫｉ、鋸波ＳＡＷの振幅をＶsaw、誤差アンプＥ−ＡＭＰの出力電圧をＶerrとすると、ＰＷＭコンパレータＣＭＰは、
Ｋｉ・Ｖｓ＋Ｖsaw−Ｖerr    ……（１）
が正（＞０）のときにハイレベルの信号を出力し、負（＜０）のときにロウレベルの信号を出力するように設計される。なお、スロープ補償は、フィードバック制御系の発振を防止するため、電流帰還ループにおける変化の傾きを制御する技術であり、電流モード制御において従来より行なわれている。
【０００８】
図５のＤＣ−ＤＣコンバータにおいては、電流センス抵抗Ｒｓに流れる電流の波形が急峻に変化する。そのため、電流検出用差動アンプＡＭＰの特性として、高スルーレートであることが要求されるとともに、スイッチング周波数が高くなっても増幅率が低下しないようにするには広帯域である必要がある。しかしながら、このような特性の差動アンプを実現するのは容易なことではなく、複雑な構成を有する回路が必要になるため回路規模が増大したり、回路を構成するトランジスタの特性を向上させるためプロセスの変更が必要になるなど、コストアップを招くという課題がある。
【０００９】
この発明は上記のような課題に着目してなされたものでその目的とするところは、電流モード制御方式のＤＣ−ＤＣコンバータにおいて、コストアップの要因となる電流検出用差動アンプが不要なＰＷＭコンパレータを提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため本出願に係る発明は、
直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに電流を流す駆動素子と、出力電圧のフィードバック電圧に応じて前記駆動素子を制御する電圧制御ループと、前記電圧制御ループに前記インダクタに流れる電流の検出信号を帰還するループとを備えた電流モード制御方式のＤＣ−ＤＣコンバータの前記電圧制御ループに設けられるコンパレータであって、
前記コンパレータは、ソース共通接続された入力差動トランジスタ対を２組有する差動入力段と、前記２組の入力差動トランジスタ対の共通ソースにそれぞれ接続された２つの定電流源と、前記２組の入力差動トランジスタ対のドレイン側に接続され電流−電圧変換する共通の負荷素子と、前記差動入力段と前記負荷素子との結合点に接続された出力段と、を備え、
前記２組の入力差動トランジスタ対のうち一方の入力差動トランジスタ対の入力端子には前記出力電圧のフィードバック電圧とスロープ補償用の波形信号とが入力され、他方の入力差動トランジスタ対の入力端子には前記インダクタと直列をなすように接続された電流検出用抵抗の両端の電圧が入力されるように構成した。
【００１１】
上記した構成によれば、電流検出アンプを内蔵したコンパレータとして動作することができる。そのため、コンパレータと別個に電流検出アンプを設ける必要がなく、コンパレータを内蔵した制御回路を半導体集積回路化する場合には、チップサイズを小さくすることができる。
【００１２】
ここで、前記入力差動トランジスタ対のドレイン端子にフォールデッドカスコード接続されたカスコード段を備えるように構成しても良い。これにより、前記入力差動トランジスタ対への入力電圧範囲を広げることができるようになる。
【００１３】
本出願に係る他の発明は、直流電圧が入力される電圧入力端子と負荷が接続される出力端子との間に接続されたインダクタと、前記インダクタに電流を流す駆動素子と、前記インダクタと直列をなすように接続された電流検出用抵抗と、コンパレータを有し出力電圧のフィードバック電圧に応じて前記駆動素子を制御する電圧制御ループと、前記電圧制御ループに前記インダクタに流れる電流の検出信号を帰還するループとを備えた電流モード制御方式のＤＣ−ＤＣコンバータにおいて、
前記コンパレータは、ソース共通接続された入力差動トランジスタ対を２組有する差動入力段と、前記２組の入力差動トランジスタ対の共通ソースにそれぞれ接続された２つの定電流源と、前記２組の入力差動トランジスタ対のドレイン側に接続され電流−電圧変換する共通の負荷素子と、前記差動入力段と前記負荷素子との結合点に接続された出力段と、を備え、
前記２組の入力差動トランジスタ対のうち一方の入力差動トランジスタ対の入力端子には前記出力電圧のフィードバック電圧とスロープ補償用の波形信号とが入力され、他方の入力差動トランジスタ対の入力端子には前記電流検出用抵抗の両端の電圧が入力されるようにした。
【００１４】
上記した構成によれば、コンパレータと別個に高スルーレートで広帯域な電流検出アンプを設ける必要がないため、コストアップを回避することができる。さらに、電流検出アンプが不要であるため、駆動素子のスイッチング周波数が高くなっても電流検出信号に対する応答が可能な電流モード制御方式のＤＣ−ＤＣコンバータを実現することができる。前記コンパレータは、前記入力差動トランジスタ対のドレイン端子にフォールデッドカスコード接続されたカスコード段を備えるように構成しても良い。
【００１５】
また、望ましくは、前記駆動素子が前記電圧入力端子と前記インダクタとの間に接続されている場合に、前記電流検出用抵抗は、前記電圧入力端子と前記インダクタとの間に前記駆動素子と直列をなすように接続する。このような構成とすることにより、電流検出用抵抗には駆動素子がオンされている期間しか電流が流れないので、電流センス用抵抗をインダクタと出力端子との間に接続したＤＣ−ＤＣコンバータに比べて抵抗に電流が流れる時間が短くなり、電力損失を少なくすることができる。
【００１６】
また、さらに望ましくは、前記駆動素子のオン抵抗を電流検出用抵抗とし、駆動素子の両端の電圧をコンパレータに入力する。このような構成とすることにより、電流検出用抵抗が不要となり電力損失をさらに少なくすることができる。
【発明の効果】
【００１７】
本発明によれば、電流モード制御方式のＤＣ−ＤＣコンバータにおいて、コストアップの要因となる電流検出用差動アンプが不要なＰＷＭコンパレータを実現できるという効果がある。
【図面の簡単な説明】
【００１８】
【図１】本発明に係るコンパレータの一実施例を示す回路図である。
【図２】従来の一般的なコンパレータの構成例を示す回路図である。
【図３】本発明に係るコンパレータの変形例を示す回路図である。
【図４】本発明に係るコンパレータをＰＷＭコンパレータとして使用した電流モード制御方式のＤＣ−ＤＣコンバータの構成例を示すブロック図である。
【図５】本発明に先立って検討した電流モード制御方式のＤＣ−ＤＣコンバータを示すブロック図である。
【発明を実施するための形態】
【００１９】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００２０】
図１は本発明に係るコンパレータの一実施例を示す。
【００２１】
本実施例のコンパレータは、ソースが共通に接続された一対の入力差動トランジスタＱ１，Ｑ２と、同じくソースが共通に接続された一対の入力差動トランジスタＱ３，Ｑ４と、を備える。そして、各入力差動トランジスタ対の共通ソースと接地点との間に定電流用トランジスタＱ５，Ｑ６が接続されているとともに、上記入力差動トランジスタＱ１〜Ｑ４のドレイン側には、カレントミラー接続されたトランジスタＱ７，Ｑ８が２つの入力差動トランジスタ対に共通の負荷として接続されている。
【００２２】
トランジスタＱ５，Ｑ６は、各々そのゲート端子に所定の電圧Ｖｃ１，Ｖｃ２が印加されることで定電流源として動作する。定電流用トランジスタＱ５，Ｑ６が流す電流は同一でも良いし、異なっていても良い。つまり、ゲート電圧は、Ｖｃ１＝Ｖｃ２でも良いしＶｃ１≠Ｖｃ２でも良い。また、Ｑ５，Ｑ６には、例えば定電流が流されるバイアス回路のダイオード接続された電流−電圧用トランジスタとカレントミラー回路を構成するようにして、所定の電流を流すようにしてもよい。
【００２３】
上記負荷トランジスタＱ７，Ｑ８のうちゲートとドレインが結合されていない方のトランジスタＱ８のドレインには、直列形態のトランジスタＱ１１，Ｑ１２からなる出力段のトランジスタＱ１１のゲートが接続され、該トランジスタＱ１１のドレイン端子が出力端子ＯＵＴに接続されている。出力段の他方のトランジスタＱ１２のゲートには、図示しないバイアス回路から供給される所定の定電圧が印加され、定電流源として動作する。
【００２４】
この実施例のコンパレータにおいては、入力差動トランジスタＱ１〜Ｑ４および定電流用トランジスタＱ５，Ｑ６は、入力電圧差に応じた電流Ｉｎ，Ｉｐを流す電圧−電流変換部として機能し、負荷トランジスタＱ７，Ｑ８および出力段のトランジスタＱ１１，Ｑ１２は電流−電圧変換部として機能する。
【００２５】
なお、この実施例においては、トランジスタＱ１〜Ｑ６およびＱ１２としてＮチャネル形ＭＯＳＦＥＴ（ゲート絶縁型電界効果トランジスタ）が使用され、トランジスタＱ７，Ｑ８およびＱ１１としてＰチャネル形ＭＯＳＦＥＴが使用されているが、Ｎチャネル形ＭＯＳＦＥＴの代わりにｎｐｎバイポーラトランジスタを使用し、Ｐチャネル形ＭＯＳＦＥＴの代わりにｐｎｐバイポーラトランジスタを使用してもよい。
【００２６】
本実施例のコンパレータの特徴を説明する前に、図２に示す一般的なコンパレータについて説明する。図２のコンパレータは、１つの入力差動トランジスタ対Ｑ１，Ｑ２を有する回路である。このコンパレータは、一対の入力電圧Ｖin(n)，Ｖin(p)の電位差をΔＶ、トランジスタＱ１，Ｑ２に流れる電流Ｉｎ，Ｉｐの差をΔＩ、差動対Ｑ１，Ｑ２のトランスコンダクタンス係数をＧmとすると、電圧−電流変換部での変換は、
ΔＩ＝Ｇm・ΔＶ    ……（２）
で表わされる。電流−電圧変換部は、ΔＩが正であればハイレベル（Ｖｃｃ）を出力し、負でればロウレベル（ＧＮＤ）を出力する。
【００２７】
一方、図１に示す本実施例のコンパレータは、Ｖin(n1)，Ｖin(p1)を入力とする差動対Ｑ１，Ｑ２のトランスコンダクタンス係数をＧm1、Ｖin(n2)，Ｖin(p2)を入力とする差動対Ｑ３，Ｑ４のトランスコンダクタンス係数をＧm2とすると、
ΔＩ＝Ｇm1（Ｖin(p1)−Ｖin(n1)）＋Ｇm2（Ｖin(p2)−Ｖin(n2)）  ……（３）
で表わされ、ΔＩが正であればハイレベル（Ｖｃｃ）を出力し、負であればロウレベル（ＧＮＤ）を出力する。
【００２８】
従って、この実施例のコンパレータを電流モード制御方式のＤＣ−ＤＣコンバータにおけるＰＷＭコンパレータとして使用した場合に、Ｖin(n1)として図５の誤差アンプＥ−ＡＭＰの出力Ｖerr、Ｖin(p1)として図５の鋸波Ｖsawを入力し、Ｖin(n2)，Ｖin(p2)として電流センス抵抗Ｒｓの両端子の電圧Ｖs1，Ｖs2を入力して電流センス抵抗Ｒｓで生じた電圧差（Ｖs1−Ｖs2）をＶｓとおくと、上記式（３）は、次式（４）
ΔＩ＝Ｇm1（Ｖsaw−Ｖerr）＋Ｇm2・Ｖｓ
＝Ｇm1｛（Ｇm2／Ｇm1）・Ｖｓ＋Ｖsaw−Ｖerr｝  ……（４）
のように、変形される。
【００２９】
ここで、前出の式（１）と式（４）とを比較すると、２つの差動対のトランスコンダクタンス係数の比Ｇm2／Ｇm1が、図５のＤＣ−ＤＣコンバータにおける電流検出アンプＡＭＰの増幅率Ｋｉに相当することが分かる。これにより、本実施例のコンパレータは、増幅率がＧm2／Ｇm1である電流検出アンプを内蔵したＰＷＭコンパレータとして動作することが分かる。
【００３０】
そのため、図５のような電流モード制御方式のＤＣ−ＤＣコンバータにおいて、ＰＷＭコンパレータと別個に電流検出アンプを設ける必要がなく、ＰＷＭコンパレータを内蔵した制御回路を半導体集積回路化する場合には、チップサイズを小さくすることができる。また、電流検出アンプを設けた図５のようなＤＣ−ＤＣコンバータにおいては、そのアンプの特性として高スルーレートで広帯域であることが望まれるが、本実施例のコンパレータを使用すると電流検出アンプが不要になるため、コストアップを回避することができる。さらに、電流検出アンプが不要であるため、駆動素子のスイッチング周波数が高くなっても電流検出信号に対する応答が可能になる。なお、Ｇm2／Ｇm1の値は、例えば入力差動トランジスタ対を有する電圧−電流変換部の定電流トランジスタＱ５，Ｑ６の電流比によって設定することができる。
【００３１】
図３には、前記実施例のコンパレータの変形例を示す。この変形例のコンパレータは、入力差動トランジスタＱ１〜Ｑ４としてＰチャネルＭＯＳＦＥＴを使用するとともに、差動入力段に対してフォールデッドカスコード接続されたトランジスタ対Ｑ２１，Ｑ２２；Ｑ３１，Ｑ３２；Ｑ４１，Ｑ４２からなるカスコード段を設けたものである。各対のトランジスタはゲート共通接続され、共通のゲート端子には図示しないバイアス回路から所定のバイアス電圧Ｖｂ０，Ｖｂ１，Ｖｂ２が印加されたり、内部ノードの電位が印加されてカレントミラー回路が構成されたりする。
【００３２】
かかるフォールデッドカスコード型のコンパレータは、図１のコンパレータに比べて入力差動トランジスタ対への入力電圧範囲を広げることができるという利点がある。なお、入力差動トランジスタＱ１〜Ｑ４としてＰチャネルＭＯＳＦＥＴを使用する代わりに、図１のようにＮチャネルＭＯＳＦＥＴを使用し、接地電位ＧＮＤ側に定電流用トランジスタＱ５，Ｑ６を設けたフォールデッドカスコード型のコンパレータも可能である。また、図３のカスコード段の後段に、図１のトランジスタＱ１１，Ｑ１２からなる出力段をさらに接続した構成も可能である。
【００３３】
図４は、本発明に係るコンパレータを、図５のような構成を有する電流モード制御方式のＤＣ−ＤＣコンバータにおけるＰＷＭコンパレータに使用した場合の一実施形態を示す。
【００３４】
図４のＤＣ−ＤＣコンバータは、直流電圧Ｖｉｎが入力される電圧入力端子ＩＮと接地点ＧＮＤとの間に直列形態に接続されたＮチャネルＭＯＳＦＥＴからなる駆動用スイッチングトランジスタＳＷ１および整流用スイッチングトランジスタＳＷ２、ＳＷ１とＳＷ２との接続ノードＮ１と出力端子ＯＵＴとの間に接続されたコイル（インダクタ）Ｌｃ、前記スイッチングトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路１０などによって、降圧型の同期整流スイッチングレギュレータとして構成されている。また、電圧入力端子ＩＮと駆動用スイッチングトランジスタＳＷ１との間に、ＳＷ１を通してコイルＬｃに流される電流を検出するための電流センス抵抗Ｒｓが接続されている。ＬＤは該ＤＣ−ＤＣコンバータの出力端子ＯＵＴに接続された負荷、Ｃｓは平滑コンデンサである。
【００３５】
なお、特に限定されるものではないが、この実施形態では、上記スイッチング制御回路１０は一つの半導体チップ上に制御用ＩＣとして構成され、駆動用スイッチングトランジスタＳＷ１および整流用スイッチングトランジスタＳＷ２は、ディスクリート部品で構成され上記制御用ＩＣに外付け素子として接続されるように構成されている。ただし、ＳＷ１およびＳＷ２を制御用ＩＣと同一の半導体チップ上に形成するようにしてもよい。
【００３６】
制御用ＩＣ１０は、出力のフィードバック電圧ＶFBと所定の基準電圧Ｖrefとの電位差を増幅する誤差アンプ１１、発振回路を内蔵しスロープ補償用の鋸波ＳＡＷや所定の周波数のクロックパルスＰｃを生成する波形生成回路１２、該波形生成回路１２で生成された鋸波ＳＡＷと上記誤差アンプ１１の出力および上記電流センス抵抗Ｒｓの両端子の電圧Ｖs1，Ｖs2を入力とするＰＷＭコンパレータ１３を備える。
【００３７】
さらに、制御用ＩＣ１０は、上記波形生成回路１２で生成されたクロックパルスＰｃがセット端子に入力されＰＷＭコンパレータ１３の出力がリセット端子に入力されたＲＳフリップフロップ１４、該フリップフロップ１４の出力Ｑ，／Ｑをレベルシフトするレベルシフト回路１５、レベルシフトされた信号に基づいて前記スイッチングトランジスタＳＷ１，ＳＷ２をオン、オフする駆動信号を生成し出力する駆動回路（ドライバ）１６ａ，１６ｂなどを備える。
【００３８】
図４のＤＣ−ＤＣコンバータにおいては、１サイクルはクロックパルスＰｃでフリップフロップ１４をセットし、駆動用スイッチングトランジスタＳＷ１をオンさせることで開始する。そして、ＳＷ１がオンされるとコイル（インダクタ）に流される電流ＩLが増加し、そのピーク値を出力電圧からの帰還信号すなわち誤差アンプ１１の出力で制御する。具体的には、電流ＩLの検出電圧が誤差アンプ１１の出力と比較されて一致するとＰＷＭコンパレータ１３の出力が反転して、フリップフロップ１４がリセットされて、駆動用スイッチングトランジスタＳＷ１をターンオフするように制御される。
【００３９】
なお、この実施例では、直流電圧入力端子ＩＮと駆動用スイッチングトランジスタＳＷ１との間に電流センス抵抗Ｒｓを接続しているが、電流センス抵抗ＲｓはコイルＬｃと出力端子ＯＵＴとの間にコイルと直列をなすように接続しても良い。ただし、電流センス抵抗ＲｓをコイルＬｃと出力端子ＯＵＴとの間に接続した場合には、トランジスタＳＷ１がオフされている期間にもコイルおよび抵抗に電流が流れるのに対し、図４の実施例のＤＣ−ＤＣコンバータのように電圧入力端子ＩＮとトランジスタＳＷ１との間に電流センス抵抗Ｒｓを接続した場合には、ＳＷ１がオンされている期間しか抵抗に電流が流れないので、電力損失が少なくなるという利点がある。コイルＬｃと整流用トランジスタＳＷ２との結合点Ｎ１とトランジスタＳＷ１と間に電流センス抵抗Ｒｓを接続した場合も図４の実施例と同様に電力損失が少なく済む。
【００４０】
また、駆動用スイッチングトランジスタＳＷ１のオン抵抗を電流センス抵抗として代用するようにしてもよく、それによりさらに電力損失が少なく済む。この場合には、駆動用スイッチングトランジスタＳＷ１がオンの期間だけ、駆動用スイッチングトランジスタＳＷ１の両端電圧がＰＷＭコンパレータ１３に入力されるようにすればよい。
【００４１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではない。例えば、本発明に係るコンパレータを適用可能なスイッチング制御回路１０は、図４に示されているような構成のものに限定されず、フリップフロップ１４の代わりにワンショットマルチバイブレータを使用したものやレベルシフト回路１５を省略したものなどであっても良い。
【００４２】
また、図４のＤＣ−ＤＣコンバータにおいては、出力電圧Ｖoutを直接誤差アンプ１１に入力しているが、出力電圧Ｖoutを分圧する直列抵抗を設けて、分圧された電圧をフィードバック電圧として誤差アンプ１１へ入力するように構成しても良い。
【００４３】
さらに、以上の説明では本発明を、降圧型ＤＣ−ＤＣコンバータに適用した場合について説明したが、昇圧型ＤＣ−ＤＣコンバータにも適用することができる。また、実施例では、スイッチングレギュレータ方式の同期整流型ＤＣ−ＤＣコンバータに適用した場合について説明したが、本発明は整流素子としてダイオードを使用したダイオード整流型のＤＣ−ＤＣコンバータにも利用することができる。
【符号の説明】
【００４４】
１０  スイッチング制御回路（制御用ＩＣ）
１１  誤差アンプ
１２  波形生成回路
１３  ＰＷＭコンパレータ
１４  フリップフロップ
１５  レベルシフト回路
１６ａ，１６ｂ  駆動回路
ＬＤ  負荷
Ｌｃ  コイル（インダクタ）
Ｃｓ  平滑コンデンサ
ＳＷ１  コイル駆動用スイッチングトランジスタ
ＳＷ２  整流用スイッチングトランジスタ
ＡＭＰ  電流検出用差動アンプ
Ｅ−ＡＭＰ  誤差アンプ 
【図１】
2010226833.tif 000003
【図２】
2010226833.tif 000004
【図３】
2010226833.tif 000005
【図４】
2010226833.tif 000006
【図５】
2010226833.tif 000007