(57)【要約】【課題】点欠陥の修復歩留まりを改善可能なアクティブマトリクス表示装置を提供する。【解決手段】画素２は、制御信号に応じて映像信号を取り込むサンプリングトランジスタと、取り込んだ映像信号に応じて駆動電流を生成するドライブトランジスタと、駆動電流の供給を受けて映像信号に応じた輝度で発光する発光素子ＥＬとを含む。発光素子ＥＬは、アノード及びカソードになる一対の電極と、その間に保持された発光層とからなる二端子型の薄膜素子である。一対の電極のうち少なくとも片方を複数個に分割することで、発光素子ＥＬが複数のサブ発光素子ＥＬ１，ＥＬ２，ＥＬ３に分割されている。一つのサブ発光素子ＥＬ１に欠陥がある場合、これを画素２から切り離して、駆動電流を残りのサブ発光素子ＥＬ２，ＥＬ３に供給する。画素２の外周端に近いサブ発光素子ＥＬ１，ＥＬ３の面積は、これよりも内側にあるサブ発光素子ＥＬ２の面積よりも小さい。【選択図】図５
2010020214.tif 000002
【特許請求の範囲】
【請求項１】
制御信号を供給する行状の走査線と、映像信号を供給する列状の信号線と、両者が交差する部分に配された行列状の画素とが、基板上に形成されており、
前記画素は、制御信号に応じて映像信号を取り込むサンプリングトランジスタと、取り込んだ映像信号に応じて駆動電流を生成するドライブトランジスタと、該駆動電流の供給を受けて映像信号に応じた輝度で発光する発光素子とを含み、
前記発光素子は、アノード及びカソードになる一対の電極と、その間に保持された発光層とからなる二端子型の薄膜素子であり、
前記一対の電極のうち少なくとも片方を複数個に分割することで、該発光素子が複数のサブ発光素子に分割され、
一つのサブ発光素子に欠陥がある場合、これを該画素から切り離して、該駆動電流を残りのサブ発光素子に供給し、
前記画素は少なくとも三個のサブ発光素子を含み、画素の外周端に近いサブ発光素子の面積は、これよりも内側にあるサブ発光素子の面積よりも小さいアクティブマトリクス表示装置。
【請求項２】
前記画素は、長方形であり、複数のサブ発光素子を互いに隔てる境界が長方形の短辺と平行になる請求項１記載のアクティブマトリクス表示装置。
【請求項３】
前記複数のサブ発光素子は、一個のドライブトランジスタから駆動電流の供給を受け、全体として該映像信号に応じた輝度で発光し、
一つのサブ発光素子に欠陥がある場合、これを該画素から切り離して該駆動電流を残りのサブ発光素子に供給し、以って残りのサブ発光素子で映像信号に応じた輝度の発光を維持する請求項１記載のアクティブマトリクス表示装置。
【請求項４】
本体部と、該本体部に入力する情報又は該本体部から出力された情報を表示する表示部とを含み、
前記表示部は、制御信号を供給する行状の走査線と、映像信号を供給する列状の信号線と、両者が交差する部分に配された行列状の画素とが、基板上に形成されており、
前記画素は、制御信号に応じて映像信号を取り込むサンプリングトランジスタと、取り込んだ映像信号に応じて駆動電流を生成するドライブトランジスタと、該駆動電流の供給を受けて映像信号に応じた輝度で発光する発光素子とを含み、
前記発光素子は、アノード及びカソードになる一対の電極と、その間に保持された発光層とからなる二端子型の薄膜素子であり、
前記一対の電極のうち少なくとも片方を複数個に分割することで、該発光素子が複数のサブ発光素子に分割され、
一つのサブ発光素子に欠陥がある場合、これを該画素から切り離して、該駆動電流を残りのサブ発光素子に供給し、
前記画素は少なくとも三個のサブ発光素子を含み、画素の外周端に近いサブ発光素子の面積は、これよりも内側にあるサブ発光素子の面積よりも小さい電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥL素子などの発光素子を画素とするアクティブマトリクス表示装置に関する。より詳しくは画素の欠陥（点欠陥）を修復する技術の改良に関する。
【背景技術】
【０００２】
近年平面型の表示装置として、有機エレクトロルミネッセンス（ＥＬ）表示装置が注目されている。この有機ＥＬ表示装置は、自発光性素子を画素とすることから視野角が広くバックライトを必要とせず薄型化が可能であり、消費電力が抑えられ、かつ応答速度が高いといった特徴を有している。
【０００３】
この有機ＥＬ表示装置は、基板上にアノード電極とカソード電極と両者の間に保持され発光機能を有する有機発光層とからなる有機ＥＬ素子をマトリクス状に配置することにより構成される。
【０００４】
この有機ＥＬ素子を形成する際、空中に浮遊する微細な異物などがアノード電極とカソード電極との間に付着すると、短絡欠陥が生じ有機ＥＬ素子が発光せず、いわゆる滅点不良として視認される。この滅点不良を修復する技術が従来から開発されており、例えば以下の特許文献１に記載がある。
【特許文献１】特開２００８−０６５２００公報
【０００５】
特許文献１に記載されたアクティブなマトリクス表示装置は、制御信号を供給する行状の走査線と、映像信号を供給する列状の信号線と、両者が交差する部分に配された行列状の画素とが、基板上に形成されている。この画素は、制御信号に応じて映像信号を取り込むサンプリングトランジスタと、取り込んだ映像信号に応じて駆動電流を生成するドライブトランジスタと、駆動電流の供給を受け映像信号に応じた輝度で発光する発光素子とを含む。この発光素子は、アノード及びカソードになる一対の電極と、その間に保持された発光層とから成る二端子型の薄膜素子である。一対の電極のうち少なくとも片方を複数個に分割することで、発光素子が複数個のサブ発光素子に分割されている。複数のサブ発光素子は、ドライブトランジスタから駆動電流の供給を受け、全体として映像信号に応じた輝度で発光する。一つのサブ発光素子に短絡欠陥がある場合、これを画素から切り離して、駆動電流を残りのサブ発光素子に供給し、以って残りのサブ発光素子で映像信号に応じた輝度の発光を維持可能にしている。
【０００６】
特許文献１に記載されたアクティブマトリクス表示装置では、予め１個の画素に含まれる１個の発光素子を複数のサブ発光素子、例えば一対のサブ発光素子に分割している。そして、一方のサブ発光素子に短絡欠陥が生じた場合、これを画素回路から切り離すことで容易に滅点不良を修復することができる。一対のサブ発光素子の両方に異物などの付着などで同時に短絡欠陥が生じる確率は極めて低い。通常は、一方のサブ発光素子にのみ短絡欠陥が生じる。ただしこのままでは短絡部に電流が集中するため、両方のサブ発光素子が共に発光せず画素としては滅点不良になる。そこで短絡欠陥が生じたサブ発光素子を切り離すことで、残りのサブ発光素子に駆動電流を供給し、滅点不良から救済することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した従来の点欠陥修復技術は、異物の付着により滅点化した画素を輝点に戻すことができる。しかしながら、修復した画素は、異物が付着したサブ画素を切り離す一方、残りのサブ画素だけが発光するため、もともと正常な画素に比較すると発光の空間的な分布が異なっている。このため、もともと正常な画素に比べると、修復した画素は外観的に正常な画素から異なって視認され、修復されたにも関わらずやはり異常な画素として点欠陥になる確率が高い。従って、従来の技術は、点欠陥の修復が不十分であり、表示装置パネルの製造歩留まりを改善するために改良する余地が残っている。
【課題を解決するための手段】
【０００８】
上述した従来の技術の課題に鑑み、本発明は点欠陥の修復歩留まりを改善可能なアクティブマトリクス表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明にかかるアクティブマトリクス表示装置は、制御信号を供給する行状の走査線と、映像信号を供給する列状の信号線と、両者が交差する部分に配された行列状の画素とが、基板上に形成されている。前記画素は、制御信号に応じて映像信号を取り込むサンプリングトランジスタと、取り込んだ映像信号に応じて駆動電流を生成するドライブトランジスタと、該駆動電流の供給を受けて映像信号に応じた輝度で発光する発光素子とを含む。前記発光素子は、アノード及びカソードになる一対の電極と、その間に保持された発光層とからなる二端子型の薄膜素子であり、前記一対の電極のうち少なくとも片方を複数個に分割することで、該発光素子が複数のサブ発光素子に分割され、一つのサブ発光素子に欠陥がある場合、これを該画素から切り離して、該駆動電流を残りのサブ発光素子に供給する。前記画素は少なくとも三個のサブ発光素子を含み、画素の外周端に近いサブ発光素子の面積は、これよりも内側にあるサブ発光素子の面積よりも小さい。
【０００９】
好ましくは前記画素は、長方形であり、複数のサブ発光素子を互いに隔てる境界が長方形の短辺と平行になる。また前記複数のサブ発光素子は、一個のドライブトランジスタから駆動電流の供給を受け、全体として該映像信号に応じた輝度で発光し、一つのサブ発光素子に欠陥がある場合、これを該画素から切り離して該駆動電流を残りのサブ発光素子に供給し、以って残りのサブ発光素子で映像信号に応じた輝度の発光を維持する。
【発明の効果】
【００１０】
本発明によれば、１個の画素は、少なくとも３個のサブ発光素子を含む。一つのサブ発光素子に欠陥がある場合、これを画素から切り離して駆動電流を残りのサブ発光素子に供給している。一つの発光素子を３個以上のサブ発光素子に分割することで、一つを切り離しても、残りのサブ発光素子の発光分布が空間的に見て極端に偏らないようにしている。これにより、もともと正常な画素と、欠陥を修復した画素との間で空間的な発光分布の差が少なくなる。
【００１１】
特に本発明では、３個以上に分割されたサブ発光素子のうち、画素の外周端に近いサブ発光素子（外側サブ発光素子）の面積は、これよりも内側にあるサブ発光素子（内側サブ発光素子）の面積よりも小さくしている。外側サブ発光素子を切り離すと、空間的な発光分布に偏りが生じ、正常な画素との差が大きくなる。これに対し、内側サブ発光素子を切り離した場合は、少なくとも２個の外側サブ発光素子が発光するため、発光の空間的な分布は正常な画素とあまり差がなくなる。内側サブ発光素子を切り離しても、両側の外側サブ発光素子がこれを補完するため、画素全体に渡って発光分布が平坦化され、外観的に見てもともと正常な画素との差が小さくなる。換言すると、画素を３個以上のサブ発光素子に分割した場合、内側サブ発光素子が異物付着などで滅点化しても発光分布的に見て大きな影響がないのに対し、外側サブ発光素子が滅点化した場合発光分布が大きく偏り、点欠陥として視認される可能性が高い。そこで本発明は、内側サブ発光素子の面積を大きくする一方、外側サブ発光素子の面積を小さくしている。これにより、異物が付着して滅点欠陥となる確率が、内側サブ発光素子で高くなり、外側サブ発光素子で低くなる。前述したように、外側サブ発光素子が滅点化する場合よりも、内側サブ発光素子が滅点化した場合の方が、外観的な影響は少なく点欠陥になる可能性が低い。よって、外側サブ発光素子の面積を内側サブ発光素子の面積よりも小さくすることで、アクティブマトリクス表示装置のパネルの修復歩留まりを高くすることができる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して実施の形態を詳細に説明する。図１は本発明に係るアクティブマトリクス表示装置の第一実施形態の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１と周辺の回路部とで構成されている。回路部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロプ信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３は、ライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【００１３】
図２は、図１に示した表示装置の１画素分の構成例を示す回路図である。画素２は、サンプリングトランジスタＴ１とドライブトランジスタＴ２と、保持容量Ｃ１と、発光素子ＥＬとを含む。サンプリングトランジスタＴ１は、そのソースが信号線ＳＬに接続し、ゲートが走査線ＷＳに接続し、ドレインがドライブトランジスタＴ２のゲートＧに接続している。ドライブトランジスタＴ２は、そのドレインが電源に接続し、ソースＳが発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは接地されている。保持容量Ｃ１はドライブトランジスタＴ２のゲートＧとソースＳとの間に接続されている。
【００１４】
係る構成において、サンプリングトランジスタＴ１は走査線ＷＳから供給された制御信号に応じてオンし、信号線ＳＬから供給された映像信号を取り込む。取り込まれた映像信号は保持容量Ｃ１に保持される。ドライブトランジスタＴ２は、保持容量Ｃ１に保持された映像信号に応じて駆動電流を生成する。本例では、ドライブトランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを出力している。ゲート電圧Ｖｇｓが保持容量Ｃ１に保持された映像信号に相当し、ドレイン電流Ｉｄｓが駆動電流として発光素子ＥＬに供給される。発光素子ＥＬは、駆動電流（Ｉｄｓ）の供給を受けて映像信号（Ｖｇｓ）に応じた輝度で発光する。
【００１５】
発光素子ＥＬは、アノード及びカソードになる一対の電極と、その間に保持された発光層等からなる二端子型の薄膜素子である。一対の電極のうち少なくとも片方を複数個に分割することで、発光素子ＥＬが複数のサブ発光素子に分割されている。本例ではアノード側を３分割することで、発光素子ＥＬは３個のサブ発光素子ＥＬ１，ＥＬ２，ＥＬ３に分かれている。但し本発明はこれに限られるものではなく、発光素子ＥＬは４分割もしくは５分割以上としても良い。本発明の特徴事項として、画素２の外周端に近いサブ発光素子ＥＬ１，ＥＬ３の面積は、これより内側にあるサブ発光素子ＥＬ２の面積よりも小さい。もしくは画素２は長方形であり、複数のサブ発光素子ＥＬ１乃至ＥＬ３を互いに隔てる境界が長方形の短辺と平行になっている。複数のサブ発光素子ＥＬ１乃至ＥＬ３は、一方のドライブトランジスタＴ２から駆動電流（Ｉｄｓ）の供給を受け、全体として映像信号（Ｖｇｓ）に応じた輝度で発光する。一つのサブ発光素子（例えばＥＬ２）に欠陥がある場合、これを画素２から切り離して、駆動信号（Ｉｄｓ）を残りのサブ発光素子（ＥＬ１，ＥＬ３）に供給し、以って残りのサブ発光素子（ＥＬ１，ＥＬ３）で映像信号（Ｉｄｓ）に応じた輝度の発光を維持する。発光素子ＥＬは切り離したサブ発光素子の有無に関わらず、駆動電流（Ｉｄｓ）に応じた輝度で発光する。従って欠陥のあるサブ発光素子を切り離して修復した画素（以下修復画素と呼ぶ）は、もともと正常な画素（以下正常画素と呼ぶ場合がある）と同じ輝度で発光する。
【００１６】
図３は、図２に示した画素回路の動作状態を示す模式的な回路図である。（Ａ）は正常画素の動作を表している。図示するように、ドライブトランジスタＴ２は、サンプリングトランジスタＴ１を介して保持容量Ｃ１に書き込まれた映像信号に応じて、ドレイン電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは３つのサブ発光素子ＥＬ１，ＥＬ２，ＥＬ３に分割されている。正常画素の場合、ドレイン電流Ｉｄｓはその３分の１の電流量が各サブ発光素子ＥＬ１，ＥＬ２，ＥＬ３に流れる。全体として画素２の発光素子ＥＬにはドレイン電流Ｉｄｓが流れることになる。周知のように、発光素子ＥＬは駆動電流に応じた輝度で発光する。
【００１７】
（Ｂ）は修復画素の動作を表している。本例では、サブ発光素子ＥＬ３に異物付着などで短絡欠陥が生じている。サブ発光素子ＥＬ３の短絡欠陥をそのままにしておくと、ドライブトランジスタＴ２から供給されたドレイン電流Ｉｄｓがほとんど短絡欠陥のサブ発光素子ＥＬ３を通って流れてしまうため、画素２に全体としてみると滅点欠陥になってしまう。そこで短絡欠陥の生じたサブ発光素子ＥＬ３をドライブトランジスタＴ２のソースから切り離している。この状態を図では模式的にサブ発光素子ＥＬ３に×印を付けて表してある。このようにすると、ドライブトランジスタＴ２から供給されたドレイン電流Ｉｄｓは二つに分かれて、２分の１の電流量が各サブ発光素子ＥＬ１，ＥＬ２に流れる。修復画素でもやはりトータルでＩｄｓが発光素子ＥＬに流れるため、（Ａ）に示した正常画素と同じ輝度で発光する。よって、見かけ上は（Ａ）の正常画素と（Ｂ）の修復画素とで差はない。以上により、短絡欠陥の生じた画素を修復することができる。
【００１８】
図４は、修復画素の発光状態を示す模式図である。この模式図は３行３列で９個の画素を模式的に表してある。個々の画素２は発光素子が３分割されている。９個の画素２の内、中央の画素が修復画素であり、残りの８個の画素は正常画素である。（Ａ）は外側サブ発光素子ＥＬ３を切り離した修復画素である。図示の例は、画面全体に亘って一様なグレーレベルの色調を表示している。中央の修復画素を除く周辺の８個の正常画素は、全て所定のグレー表示レベルにある。中央の修復画素は、外側サブ発光素子ＥＬ３が画素から切り離され、滅点化している。一方外側サブ発光素子ＥＬ１及び内側サブ発光素子ＥＬ２には正常画素のサブ発光素子に比べて１．５倍の駆動電流が流れる。従って、修復画素のサブ発光素子ＥＬ１，ＥＬ２はこれを囲む周辺の正常画素のサブ発光素子に比べ、１．５倍の輝度で発光する。
【００１９】
図４（Ａ）の下段にＹ−Ｙ線に沿った画面の輝度分布を表す。このグラフは縦軸に輝度Ｌをとり、横軸にＹ方向の位置をとってある。図示するように、修復画素に含まれるサブ発光素子ＥＬ１，ＥＬ２は周辺の正常画素のサブ発光素子に比べ、１．５倍の輝度で発光している。これに対し修復画素のサブ発光素子ＥＬ３はドライブトランジスタから切り離されているため、輝度は黒レベルである。グラフから明らかなように、修復画素で発光輝度の高いサブ発光素子ＥＬ１，ＥＬ２が連続しているため、この部分が視覚的に強調され、輝点のように見えてしまう。周辺画素のグレーレベルに比べ中央のサブ発光素子ＥＬ１，ＥＬ２が支配的に視認され、輝点欠陥のように見えてしまう。このように外側サブ発光素子（例えばＥＬ３）が滅点化した場合、周辺に比べ１．５倍の駆動電流で発光するエリア（サブ素子ＥＬ１，ＥＬ２）が連続し、見かけ上輝点として視認されやすく、パネルの歩留まりを下げてしまう。
【００２０】
一方（Ｂ）は、中央の修復画素で内側発光素子ＥＬ２が滅点化した場合を表している。図示するように、周辺の正常画素に含まれるサブ発光素子に比べ、中央の修復画素のサブ発光素子ＥＬ１，ＥＬ３は１．５倍の駆動電流が流れるので、局部的には白レベルで発光している。一方、外側サブ発光素子ＥＬ１，ＥＬ３で挟まれた内側サブ発光素子ＥＬ２は黒レベルである。
【００２１】
（Ｂ）の下段には、Ｙ−Ｙ方向に沿った画面の輝度分布を表してある。中央の修復画素に着目すると、外側サブ発光素子ＥＬ１，ＥＬ３に１．５倍の駆動電流が流れ高い輝度で発光するが、内側サブ発光素子ＥＬ２は黒レベルである。黒レベルのサブ発光素子ＥＬ２は白レベルのサブ発光素子ＥＬ１，ＥＬ３で挟まれているため、輝度の違いが補完され、全体として見ると輝点欠陥のようには見えない。このように、一つの画素が３個のサブ発光素子で形成されている構成では、外側のサブ発光素子ＥＬ１，ＥＬ３が滅点化する場合に比べ、内側のサブ発光素子ＥＬ２が滅点化した場合の方が、視覚的に見て目立たないため、点欠陥にはなりにくい。
【００２２】
図５は、本発明に係るアクティブマトリクス表示装置に含まれる画素の構成を示す模式的な平面図である。図示するように、画素２は少なくとも３個のサブ発光素子ＥＬ１，ＥＬ２，ＥＬ３を含んでいる。画素２の外周端に近い外側サブ発光素子ＥＬ１，ＥＬ３の面積は、これよりも内側にあるサブ発光素子ＥＬ２の面積よりも小さい。図示の例では、外側サブ発光素子ＥＬ１，ＥＬ３に比べ、内側サブ発光素子ＥＬ２の面積は２倍になっている。但し本発明はこれに限られるものではなく、基本的には内側のサブ発光素子ＥＬ２の面積を、外側のサブ発光素子ＥＬ１，ＥＬ３の面積よりも大きくすれば良い。異物の付着によって滅点化する確率は、発光面積が大きい程高くなる。換言すると、発光面積に比例して異物付着による短絡欠陥の生じる確率が高くなる。本発明では、内側サブ発光素子ＥＬ２の短絡欠陥発生確率が高くなるが、その分外側サブ発光素子ＥＬ１，ＥＬ３の短絡欠陥発生確率は低くなる。前述したように、内側サブ発光素子ＥＬ２が滅点化しても画素２全体で見ると目立たないため、修復画素が点欠陥として残ってしまう可能性が低い。一方、外側サブ発光素子ＥＬ１、ＥＬ３の一方が滅点化すると、残った正常なサブ発光素子が輝点化し、修復画素が欠陥画素として残ってしまう可能性が高い。本発明では内側サブ発光素子ＥＬ２の面積を相対的に大きくしたため、修復画素が輝点欠陥として残る可能性が少なくなり、製造歩留まりの改善に寄与できる。
【００２３】
外側サブ発光素子が滅点化すると輝点視認されてしまうため、分割レイアウトを利用した修復効果が歩留まりに反映されない。一方内側サブ発光素子が滅点化しても両側から高い輝度のサブ発光素子に挟まれるため、点欠陥としては視認されない。この現象を受けて、本発明では内側サブ発光素子の面積を外側サブ発光素子の面積よりも大きくするレイアウトを採用することで、外側サブ発光素子滅点化の確率を減らし、歩留まり向上に寄与することができる。
【００２４】
本実施形態では、画素２は長方形を有している。図では長方形の短辺を２Ｘで表し、長辺を２Ｙで表している。複数のサブ発光素子ＥＬ１，ＥＬ２，ＥＬ３を互いに隔てる境界２Ｂは、長方形の短辺２Ｘと平行になっている。このようにレイアウトすることで、境界部２Ｂの面積を節約でき、画素２として全体的に見ると大きな発光面積を確保することができる。これに対し発光素子を長方形の長辺２Ｙと平行な境界で分割した場合は、画素２の全体面積に占める境界の面積が相対的に大きくなるため、発光面積がその分狭められてしまう。
【００２５】
図６−１は、本発明に係る表示装置に含まれる画素の構造を示す模式的な平面図及び断面図である。平面図は、長方形の画素２に含まれる３個のサブ発光素子ＥＬ１，ＥＬ２，ＥＬ３を表している。図示するように、内側サブ発光素子ＥＬ２の発光面積は、外側発光素子ＥＬ１，ＥＬ３の発光面積よりも大きい。
【００２６】
断面図は、平面図のＡ−Ａ線に沿って切断した部分を表している。図示するように、ガラス基板の上に第一の金属層が形成されている。この第一の金属層は、サンプリングトランジスタやドライブトランジスタのゲート電極並びにゲート配線になる。第一の金属層はゲート絶縁膜により被覆されている。その上には第二の金属層が形成されている。この第二の金属層は、トランジスタの配線や、その他走査線ＷＳ、電源配線、信号線になる。また、第一の金属層と第二の金属層でゲート絶縁膜を挟んだ構造は、その一部が保持容量Ｃ１となる。
【００２７】
これらの金属層は、パッシベーション膜により被覆されている。その上には絶縁平坦化膜が形成されている。更にその上には、アノード電極Ａが形成されている。図示するように、このアノード電極Ａは画素２内で３分割されており、分割された領域がそれぞれ開口部規定絶縁膜で囲まれている。分割されたアノード電極Ａの上には有機発光層が形成されている。さらにその上にはカソード電極Ｋが形成されている。以上の説明から明らかなように、発光素子ＥＬは、基本的にアノードＡ及びカソードＫになる一対の電極と、その間に保持された発光層とからなる二端子型の薄膜素子である。一対の電極の内少なくとも片方（図示の例ではアノード電極Ａ）を複数個に分割することで、発光素子ＥＬが複数のサブ発光素子ＥＬ１，ＥＬ２，ＥＬ３に分割されている。
【００２８】
図６−２も、同じく画素の構造を示す平面図及び断面図である。断面図は、平面図のＢ−Ｂ線に沿った断面形状を表している。この部分は、丁度上側のアノード電極Ａと下側の金属層との接続状態を表している。図示するように、ガラス基板１の上に第一の金属層が所定のパターンで形成されている。その上に第二の金属層が所定のパターンで形成されており、更にその上にアノード電極Ａが形成されている。アノードＡは第二の金属層及び第一の金属層を介して、ドライブトランジスタのソース（図示せず）に接続している。
【００２９】
図７は、本発明に係るアクティブマトリクス表示装置の第二実施形態を示す全体ブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに順次制御信号パルスを供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号パルスを出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。
【００３０】
図８は、図７に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように信号セレクタ（水平セレクタ）３は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。この線順次走査は、各走査線ＷＳに水平周期で順次パルス状の制御信号を印加することにより行われる。この線順次走査と合わせるように、信号セレクタ３は、１水平周期（１Ｈ）内で信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを切換えている。
【００３１】
かかる構成において、サンプリングトランジスタＴ１は、信号線ＳＬに供給された映像信号が信号電位Ｖｓｉｇにある時間帯に、制御用スキャナ（ライトスキャナ）４から走査線ＷＳに供給された制御パルスが立上ってから立下るまでの間オンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に書き込むと共に、そのときドライブトランジスタＴ２に流れる駆動電流を保持容量Ｃ１に負帰還し、以ってドライブトランジスタＴ２の移動度μに対する補正を保持容量Ｃ１に書き込まれた信号電位にかける。
【００３２】
図８に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ドライブスキャナ）５はサンプリングトランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。制御用スキャナ（ライトスキャナ）４は、同じくサンプリングトランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリングトランジスタＴ１を導通させて信号線ＳＬから基準電位ＶｏｆｓをドライブトランジスタＴ２のゲートＧに印加すると共に、発光時におけるドライブトランジスタＴ２のソースＳを第２電位Ｖｓｓにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖｓｓから第１電位Ｖｃｃに切り換えて、ドライブトランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつくドライブトランジスタＴ２の閾電圧Ｖｔｈの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。
【００３３】
図８に示した画素回路２はさらにブートストラップ機能も備えている。即ちライトスキャナ４は、保持容量Ｃ１に信号電位Ｖｓｉｇが保持された時点で、サンプリングトランジスタＴ１を非導通状態にしてドライブトランジスタＴ２のゲートＧを信号線ＳＬから電気的に切り離し、以ってドライブトランジスタＴ２のソース電位の変動にゲート電位が連動しゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電圧Ｖｇｓを一定に維持することができ、輝度の変化が生じない。
【００３４】
本発明の特徴事項として、発光素子ＥＬは、複数のサブ発光素子ＥＬ１，ＥＬ２，ＥＬ３に分割されている。一つのサブ発光素子に欠陥がある場合、これを画素２から切り離して、駆動電流を残りのサブ発光素子に供給する。画素２は少なくとも３個のサブ発光素子ＥＬ１，ＥＬ２，ＥＬ３を含み、外側サブ発光素子ＥＬ１，ＥＬ３の面積は、内側サブ発光素子ＥＬ２の面積よりも小さい。
【００３５】
図９は、図８に示した画素の動作説明に供するタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリングトランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、ドライブトランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧとソースＳの電位差がＶｇｓである。
【００３６】
このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリングトランジスタＴ１をオンする。この期間（２）〜（４）でドライブトランジスタＴ２のゲート電圧及び発光時におけるソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、ドライブトランジスタＴ２のゲートＧがＶｏｆｓに初期化される一方、ソースＳがＶｓｓに初期化される。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、ドライブトランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、ドライブトランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。この後一旦サンプリングトランジスタＴ１をオフし、書込期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書込期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリングトランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度はドライブトランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、ドライブトランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、ドライブトランジスタＴ２のゲート電位及びソース電位が上昇する。
【００３７】
引き続き図１０〜図１７を参照して、図８に示した画素回路の動作を詳細に説明する。まず図１０に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリングトランジスタＴ１はオフしている。このときドライブトランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流ＩｄｓはドライブトランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。
【００３８】
続いて図１１に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側がドライブトランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。
【００３９】
さらに図１２に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリングトランジスタＴ１がオンして、ドライブトランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして発光時におけるドライブトランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−ＶｓｓはドライブトランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞ＶｔｈになるようにドライブトランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。
【００４０】
続いて図１３に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードがドライブトランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流はドライブトランジスタＴ２に流れる電流よりもかなり小さい。よってドライブトランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。その後一旦サンプリングトランジスタＴ１をオフする。
【００４１】
図１４は図１３に示した閾電圧補正期間（５）におけるドライブトランジスタＴ２のソース電圧の時間変化を表している。図示するように、ドライブトランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過するとドライブトランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっていれば、発光素子ＥＬは遮断状態にある。
【００４２】
次に図１５に示すように書込期間／移動度補正期間（６）に入ると、サンプリングトランジスタＴ１を再度オンした状態で信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換える。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。ドライブトランジスタＴ２のゲート電位はサンプリングトランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でもドライブトランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていなければ、ドライブトランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既にドライブトランジスタＴ２の閾電圧補正動作は完了しているため、ドライブトランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きいドライブトランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合ドライブトランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作によりドライブトランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。
【００４３】
図１６は、上述した移動度補正期間（６）におけるドライブトランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するようにドライブトランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合ドライブトランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、ドライブトランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。
【００４４】
図１７は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリングトランジスタＴ１をオフして発光素子ＥＬを発光させる。ドライブトランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、ドライブトランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ちドライブトランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため図１６に示したソースＳの電位が変化する。しかしながらドライブトランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。
【００４５】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、本体部内で生成した情報を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ(表示部)に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００４６】
図１８は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００４７】
図１９は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００４８】
図２０は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００４９】
図２１は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００５０】
図２２は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００５１】
【図１】本発明に係るアクティブマトリクス表示装置の第一実施形態の全体構成を示すブロック図である。
【図２】図１に示した表示装置に含まれる画素の具体的な構成を示す回路図である。
【図３】図２に示した画素の動作説明に供する模式図である。
【図４】同じく動作説明に供する模式図である。
【図５】本発明に係る表示装置に含まれる画素の具体的なレイアウトを示す平面図である。
【図６−１】同じく画素の具体的な構造を示す平面図及び断面図である。
【図６−２】同じく画素の具体的な構造を示す平面図及び断面図である。
【図７】本発明に係るアクティブマトリクス表示装置の第二実施形態を示す全体ブロック図である。
【図８】図７に示した第二実施形態に含まれる画素の構成を示す回路図である。
【図９】図８に示した画素の動作説明に供するタイミングチャートである。
【図１０】図８に示した画素の動作説明に供する模式図である。
【図１１】同じく動作説明に供する模式図である。
【図１２】同じく動作説明に供する模式図である。
【図１３】同じく動作説明に供する模式図である。
【図１４】同じく動作説明に供するグラフである。
【図１５】同じく動作説明に供する模式図である。
【図１６】同じく動作説明に供するグラフである。
【図１７】同じく動作説明に供する模式図である。
【図１８】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１９】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２０】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２１】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２２】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００５２】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ、４・・・ライトスキャナ、Ｔ１・・・サンプリングトランジスタ、Ｔ２・・・ドライブトランジスタ、Ｃ１・・・保持容量、ＥＬ・・・発光素子、ＥＬ１・・・サブ発光素子、ＥＬ２・・・サブ発光素子、ＥＬ３・・・サブ発光素子、ＷＳ・・・走査線、ＳＬ・・・信号線
【図１】
2010020214.tif 000003
【図２】
2010020214.tif 000004
【図３】
2010020214.tif 000005
【図４】
2010020214.tif 000006
【図５】
2010020214.tif 000007
【図６−１】
2010020214.tif 000008
【図６−２】
2010020214.tif 000009
【図７】
2010020214.tif 000010
【図８】
2010020214.tif 000011
【図９】
2010020214.tif 000012
【図１０】
2010020214.tif 000013
【図１１】
2010020214.tif 000014
【図１２】
2010020214.tif 000015
【図１３】
2010020214.tif 000016
【図１４】
2010020214.tif 000017
【図１５】
2010020214.tif 000018
【図１６】
2010020214.tif 000019
【図１７】
2010020214.tif 000020
【図１８】
2010020214.tif 000021
【図１９】
2010020214.tif 000022
【図２０】
2010020214.tif 000023
【図２１】
2010020214.tif 000024
【図２２】
2010020214.tif 000025