(57)【要約】【課題】負荷回路を駆動するＤＣ／ＤＣコンバータに電源供給を行うに際し、誤って交流電源が供給されるのを防止することが可能な保護回路を提供する。【解決手段】電源電圧が印加される入力端子３ａと、入力端子３ａに印加された電源電圧を、負荷回路５を駆動させるＤＣ／ＤＣコンバータ４に印加するための出力端子３ｂと、入力端子３ａと出力端子３ｂと間の、電気的な接続と遮断とを切り換える切換部３１と、入力端子３ａとコンデンサ部３２を介して接続され、コンデンサ部３２を通過する交流成分に基づいて、電源電圧が交流電源電圧であるか否かを検出する検出部３３と、検出部３３により検出された検出結果に基づいて、電源電圧が交流電源電圧であるとき、入力端子３ａと出力端子３ｂとを電気的に遮断するように切換部３１を制御する制御部３４とを備える。【選択図】  図２
2010226933.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が印加される入力端子と、
上記入力端子に印加された電源電圧を、負荷回路を駆動させるＤＣ／ＤＣコンバータに印加するための出力端子と、
上記入力端子と上記出力端子と間の、電気的な接続と遮断とを切り換える切換部と、
上記入力端子とコンデンサを介して接続され、該コンデンサを通過する交流成分に基づいて、上記電源電圧が交流電源電圧であるか否かを検出する検出部と、
上記検出部により検出された検出結果に基づいて、上記電源電圧が交流電源電圧であるとき、上記入力端子と上記出力端子とを電気的に遮断するように上記切換部を制御する制御部とを備え、上記ＤＣ／ＤＣコンバータを保護する保護回路。
【請求項２】
上記切換部は、上記入力端子と接続され、上記入力端子を介して上記電源電圧が制御端子に印加されると、上記入力端子と上記出力端子とを電気的に接続するスイッチング素子からなり、
上記スイッチング素子の制御端子と接続され、上記入力端子に上記電源電圧が印加された時から所定時間、上記スイッチング素子が上記入力端子と上記出力端子とを電気的に接続するのを遅延させる遅延用コンデンサを更に備える請求項１記載の保護回路。
【請求項３】
上記遅延用コンデンサは、上記検出部による検出処理時間に、短くても上記入力端子に印加される交流電圧の半波長の時間を加えた遅延時間、上記入力端子に上記電源電圧が印加された時から上記スイッチング素子が上記入力端子と上記出力端子とを電気的に接続するのを遅延させる請求項２記載の保護回路。
【請求項４】
上記検出部は、上記コンデンサに流れる電流を整流して平滑化する平滑化回路を有し、上記平滑化回路により平滑化された電流成分に基づいて、上記電源電圧が交流電源電圧であるか否かを検出する請求項３記載の保護回路。
【請求項５】
上記切換部は、互いに逆方向に直列接続された２つのＭＯＳ−ＦＥＴ型スイッチング素子からなり、上記入力端子に直流電源電圧が印加されたとき、何れか一方の極性の直流電源電圧のみを上記出力端子に印加する請求項１記載の保護回路。
【請求項６】
上記制御部は、上記検出部に対して絶縁した検出信号により、上記入力端子と上記出力端子とを電気的に遮断するように上記切換部を制御する請求項１記載の保護回路。
【請求項７】
上記制御部は、上記検出部により検出された電気信号を光信号に変換し、上記光信号で受光素子を導通させることにより上記検出信号を出力するフォトカプラである請求項６記載の保護回路。
【請求項８】
負荷回路と、
上記負荷回路を駆動するＤＣ／ＤＣコンバータと、
電源電圧が印加される入力端子と、
上記入力端子に印加された電源電圧を、上記ＤＣ／ＤＣコンバータに印加するための出力端子と、  上記入力端子と上記出力端子との間の、電気的な接続と遮断とを切り換える切換部と、  上記入力端子とコンデンサを介して接続され、該コンデンサを通過する交流成分に基づいて、上記電源電圧が交流電圧であるか否かを検出する検出部と、  上記検出部により検出された検出結果に基づいて、上記電源電圧が交流電源電圧であるとき、上記入力端子と上記出力端子とを電気的に遮断するように上記切換部を制御する制御部とを備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷回路を駆動するＤＣ／ＤＣコンバータを保護する保護回路、及び、この保護回路が組み込まれた電子機器に関するものである。
【背景技術】
【０００２】
電子機器には、外部電源装置と入力端子を介して接続され、電源供給を受けるものがある。このような外部電源装置から電源供給を受けてＤＣ／ＤＣコンバータが動作する電子機器には、交流電源を受ける入力端子と、直流電源を受ける入力端子とが１つの端子として兼用されるものがある。
【０００３】
このような交流及び直流兼用型の入力端子が設けられた電子機器においては、例えば入力端子とＤＣ／ＤＣコンバータとが電気的に接続されている場合、ユーザが誤って交流電源を供給する虞があるため、ＤＣ／ＤＣコンバータ側に交流電圧を印加させないような回路を設ける必要があった。
【０００４】
例えば、特許文献１には、交流電源に接続する電気機器の保護システムに係り、所定電圧を超える交流電源に接続された場合、交流電源電圧を電気機器に印加しないようにする電気機器の保護システムが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】実用新案登録第３０９８８６３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に係る発明は、確かに交流電源が誤って入力されるのを防止することができるが、高電圧の直流電源電圧を誤って交流電源が入力されたと検出してしまうため、直流電源からの供給を受けてＤＣ／ＤＣコンバータが動作することができない場合があった。
【０００７】
本発明は、このような実情に鑑みて提案されたもので、負荷回路を駆動するＤＣ／ＤＣコンバータに電源供給を行うに際し、誤って交流電源が供給されるのを防止することが可能な保護回路、及び、この保護回路が組み込まれた電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するための手段として、本発明に係る保護回路は、電源電圧が印加される入力端子と、入力端子に印加された電源電圧を、負荷回路を駆動させるＤＣ／ＤＣコンバータに印加するための出力端子と、入力端子と出力端子と間の、電気的な接続と遮断とを切り換える切換部と、入力端子とコンデンサを介して接続され、コンデンサを通過する交流成分に基づいて、電源電圧が交流電圧であるか否かを検出する検出部と、検出部により検出された検出結果に基づいて、電源電圧が交流電圧であるとき、入力端子と出力端子とを電気的に遮断するように切換部を制御する制御部とを備え、ＤＣ／ＤＣコンバータを保護する。
【０００９】
また、本発明に係る電子機器は、負荷回路と、負荷回路を駆動するＤＣ／ＤＣコンバータと、電源電圧が印加される入力端子と、入力端子に印加された電源電圧を、ＤＣ／ＤＣコンバータに印加するための出力端子と、入力端子と出力端子との間の、電気的な接続と遮断とを切り換える切換部と、入力端子とコンデンサを介して接続され、コンデンサを通過する交流成分に基づいて、電源電圧が交流電圧であるか否かを検出する検出部と、検出部により検出された検出結果に基づいて、電源電圧が交流電圧であるとき、入力端子と出力端子とを電気的に遮断するように切換部を制御する制御部とを備える。
【発明の効果】
【００１０】
本発明は、入力端子と接続されたコンデンサを通過する交流成分に基づいて、電源電圧が交流電源電圧であるか否かを検出して、電源電圧が交流電圧であるとき、入力端子と出力端子とを電気的に遮断するように切換部を制御する。このようにして、本発明は、負荷回路を駆動するＤＣ／ＤＣコンバータに電源供給を行うに際し、誤って交流電源が供給されるのを防止することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明が適用された電子機器の構成を示す図である。
【図２】保護回路に係る構成を示す図である。
【図３】保護回路に係る構成の変形例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。
【００１３】
本発明が適用された電子機器は、負荷回路を駆動するＤＣ／ＤＣコンバータを保護する保護回路が組み込まれた機器である。
【００１４】
このような保護回路は、例えば図１に示すような直流電源で駆動する電子機器１に組み込まれて使用される。なお、説明は以下の順序で行う。
１．全体構成
２．保護回路
３．回路設計
【００１５】
＜１．全体構成＞
電子機器１は、図１に示すようなビデオカメラなどの電子機器であって、外部電源装置２と入力端子３ａを介して接続される保護回路３と、ＤＣ／ＤＣコンバータ４と、負荷回路５とを備える。
【００１６】
保護回路３は、外部電源装置２から電源電圧が印加され、直流電源電圧が印加されたときのみ、外部電源装置２とＤＣ／ＤＣコンバータ４とを電気的に接続する処理を行うものである。すなわち、保護回路３は、ＤＣ／ＤＣコンバータ４に交流電源電圧が印加されるのを防止するための保護回路として機能する。
【００１７】
ＤＣ／ＤＣコンバータ４は、保護回路３を介して、外部電源装置２から直流電源電圧を受けて変圧処理を行い、変圧した直流電圧を負荷回路５に印加する。
【００１８】
負荷回路５は、ＤＣ／ＤＣコンバータ４から印加された直流電圧により駆動する。
【００１９】
＜２．保護回路＞
以上のような構成からなる電子機器１では、負荷回路５を駆動するＤＣ／ＤＣコンバータ４に電源供給を行うに際し、誤って交流電源電圧が印加されるのを防止するため、保護回路３が、図２に示すような構成を有している。
【００２０】
図２は、入力端子３ａに誤って交流電源を給電する外部電源装置２が接続された保護回路３の回路構成を示す図である。
【００２１】
すなわち、保護回路３は、図２に示すように、外部電源装置２と接続される入力端子３ａと、ＤＣ／ＤＣコンバータ４と接続される出力端子３ｂとを備える。また、保護回路３は、入力端子３ａと出力端子３ｂとの電気的な接続を行う切換部３１と、入力端子３ａと直列接続されたコンデンサ部３２とを備える。また、保護回路３は、外部電源装置２から印加される電源電圧が交流電源であるか否かを検出する検出部３３と、検出部３３による検出結果により切換部３１の動作を制御する制御部３４と、切換部３１に接続された遅延用コンデンサ３５とを備える。
【００２２】
切換部３１は、入力端子３ａと出力端子３ｂとの、電気的な接続と遮断とを切り換えるため、互いに逆方向に直列接続された２つのＭＯＳ−ＦＥＴ型のスイッチング素子Ｑ１、Ｑ２からなる。
【００２３】
スイッチング素子Ｑ１、Ｑ２は、それぞれ制御端子であるゲートが抵抗素子Ｒ３、Ｒ４と接続され、ドレイン−ソース間が互いに逆方向になるように直列接続され、入力端子３ａに直流電源電圧が印加されたとき、何れか一方の極性の直流電圧のみを出力端子３ｂに印加する。このようにして、スイッチング素子Ｑ１、Ｑ２を接続することで、切換部３１は、ＤＣ／ＤＣコンバータ４に対して直流電源電圧が逆方向に印加されるのを防止する。また、スイッチング素子Ｑ１、Ｑ２には、ゲート電圧がある閾値以上印加されないようにするため、ツェナーダイオードＤ１が当該スイッチング素子の制御電流が流れる経路に並列して接続されている。
【００２４】
なお、切換部３１は、ＤＣ／ＤＣコンバータ４側に交流電源電圧の供給を遮断する観点においては、入力端子３ａを介して電源電圧が制御端子に印加されると、入力端子３ａと出力端子３ｂとを電気的に接続するスイッチング素子が少なくとも１つからなればよい。特に、本実施の形態において、切換部３１は、スイッチング素子Ｑ１、Ｑ２を有することで、直流電源電圧が逆方向に印加されるのを防止する機能と兼用して、具体的には後述のように交流電源電圧の供給を遮断することができる。すなわち、切換部３１は、スイッチング素子Ｑ１、Ｑ２を有することで、回路規模の増大を抑えつつ交流電源電圧の供給を遮断することができる。
【００２５】
コンデンサ部３２は、一端が入力端子３ａと接続され、他端が後述する検出部３３の整流回路３３１に接続されている。
【００２６】
検出部３３は、入力端子３ａとコンデンサ部３２を介して接続され、コンデンサ部３２に流れる電流成分に基づいて、電源電圧が交流電源電圧であるか否かを検出するため、次のような構成を有する。すなわち、検出部３３は、コンデンサ部３２に流れる電流を整流する整流回路３３１と、整流回路３３１により整流された電圧を平滑化する平滑化用コンデンサ３３２とを有する。検出部３３において、整流回路３３１は、一端が、コンデンサ部３２と接続され、他端が、抵抗素子Ｒ１を介して、平滑化用コンデンサ３３２、抵抗素子Ｒ２、Ｒａとそれぞれ接続されている。
【００２７】
以上のような構成からなる検出部３３は、抵抗素子Ｒ１、Ｒ２、Ｒａにより分圧されて、平滑化用コンデンサ３３２により平滑化された抵抗素子Ｒ２に印加される電圧値が所定の閾値を越えたとき電源電圧が交流電圧であることを検出する。
【００２８】
制御部３４は、検出部３３に対して絶縁した検出信号により、入力端子３ａと出力端子３ｂとを電気的に遮断するように切換部３１を制御する。例えば、制御部３４は、検出部３３により検出された電気信号を光信号に変換し、光信号で受光素子を導通させることにより検出信号を出力するフォトカプラが、スイッチング素子Ｑ１、Ｑ２の制御電流が流れる経路と接続されたものである。ここで、制御部３４は、抵抗素子Ｒ２に印加される電圧値が所定の閾値を越えたとき、この電圧値に対応する光信号で受光素子を導通させることにより、切換部３１のスイッチング素子Ｑ１、Ｑ２を電気的に遮断し続けるように制御する。
【００２９】
遅延用コンデンサ３５は、スイッチング素子の制御電流が流れる経路に並列接続され、入力端子３ａに電源電圧が印加された時から所定時間、スイッチング素子Ｑ１、Ｑ２が入力端子３ａと出力端子３ｂとを電気的に接続するのを遅延させる。特に、遅延用コンデンサ３５は、検出部３３による検出処理の時間に、短くても入力端子３ａに印加される交流電圧の半波長の時間を加えた遅延時間、スイッチング素子Ｑ１、Ｑ２の動作を遅延させることで、いかなる位相で入力端子３ａに交流電源電圧が印加されても確実に出力端子３ｂ側に印加させないようにすることができる。
【００３０】
＜３．回路設計＞
以上のような構成からなる保護回路３では、各部品のパラメータを次のようにして設定することで、確実に交流電源電圧を出力端子３ｂ側に印加させないようにすることができる。
【００３１】
抵抗素子Ｒ２は、例えば、制御部３４のフォトカプラに電流が１［ｍＡ］流れたときに受光素子が導通する場合、下記の（１）式の関係から、下記の（２）式のように設定される。
【００３２】
Ｖｆｏｎ−Ｖｆ＝１［ｍＡ］×Ｒ２  ・・・（１）
Ｒ２＝（Ｖｆｏｎ−Ｖｆ）／（１［ｍＡ］）  ・・・（２）
ここで、Ｖｆｏｎは、フォトカプラの受光素子が導通する光信号に対応する電圧値であり、Ｖｆは、検出部３３からフォトカプラに印加される電圧値である。
【００３３】
抵抗素子Ｒ２が上記のようにして設定されると、抵抗素子Ｒ１は、下記の（３）式の関係から、下記の（４）式のように設定される。
【００３４】
Ｖｆｏｎ＝（Ｒ２／（Ｒ１＋Ｒ２））×Ｖａｃ  ・・・（３）
Ｒ１＝（Ｖａｃ／Ｖｆｏｎ−１）×Ｒ２  ・・・（４）
ここで、Ｖａｃは、入力端子３ａに印加される交流電源電圧である。
【００３５】
次に、コンデンサ部３２の容量Ｃ１と、検出部３３の平滑化用コンデンサ３３２の容量Ｃ２とは、下記の（５）、（６）式の条件を満たすように設定する。
【００３６】
Ｃ１＜Ｃ２  ・・・（５）
Ｃ２≧１００×Ｃ１  ・・・（６）
【００３７】
このようにして設定することで、保護回路３では、入力端子３ａに直流電圧が印加されても、平滑化用コンデンサ３３２の電圧上昇率を低くすることができ、制御部３４のフォトカプラが導通する電圧に上昇させないようにすることができる。また、保護回路３では、コンデンサ部３２から検出部３３に流れる経路の合成容量をＣ１に近似させることができ、結果として、平滑化用コンデンサ３３２の時定数の影響を受けることなく、検出特性を設計することができる。
【００３８】
（５）、（６）式の設定条件を満たすようにして、例えば、入力端子３ａに周期Ｔ［ｓ］の交流電源電圧が印加されてからｎＴ［ｓ］後に検出すると仮定した場合、下記の（７）、（８）式の関係から、Ｃ１、Ｃ２の合成容量Ｃｇが下記の（９）式のように求まる。
【００３９】
Ｅ＝Ｖ（１−ｅｘｐ（−ｔ／ＣＲ））  ・・・（７）
Ｖｆｏｎ＝Ｖｃ２（１−ｅｘｐ（−ｎＴ／ＣｇＲｇｇ））  ・・・（８）
Ｃｇ＝−ｎＴ（１／ｌｎ（１−Ｖｆｏｎ／Ｖｃ２））／Ｒｇｇ  ・・・（９）
ここで、Ｖｃ２は、平滑化用コンデンサ３３２に印加される最終到達電圧値であり、Ｒｇｇは、抵抗素子Ｒ３、Ｒ４の合成抵抗である。
【００４０】
上記の（５）、（６）、（９）式から、Ｃ１及びＣ２は、それぞれ下記の（１０）、（１１）式のように設定される。
【００４１】
Ｃ１≒Ｃｇ  ・・・（１０）
Ｃ２＝１００×Ｃ１  ・・・（１１）
【００４２】
次に、Ｒｇｇは、例えば、入力端子３ａに直流電源が印加される正常時ツェナーダイオードＤ１に１［ｍＡ］が流れたときに導通する場合、下記の（１２）式の関係から、下記の（１３）式のように設定される。
【００４３】
Ｖｉｎ−Ｖｚ＝１［ｍＡ］×Ｒｇｇ  ・・・（１２）
Ｒｇｇ＝１［ｍＡ］／（Ｖｉｎ−Ｖｚ）  ・・・（１３）
ここで、Ｖｉｎは、正常時に印加される直流電源の電圧値であり、Ｖｚは、ツェナーダイオードＤ１に印加される電圧値である。
【００４４】
次に、遅延用コンデンサ３５の容量Ｃ３は、次のようにして設定する。ここで、スイッチング素子Ｑ１、Ｑ２に、ソース−ドレイン間を導通させるゲート電圧が印加される時間ｔは、検出部３３による検出時間よりも十分に遅くする必要があるため、例えばｔ＝１．５ｎＴ［ｓ］とする。この場合、Ｃ３は、下記の（１４）、（１５）式の関係から、下記の（１６）式のように設定される。
【００４５】
Ｅ＝Ｖ（１−ｅｘｐ（−ｔ／ＣＲ））  ・・・（１４）
Ｖｑｏｎ＝Ｖｚ（１−ｅｘｐ（−１．５ｎＴ／Ｃ３Ｒｇｇ））  ・・・（１５）
Ｃ３＝−１．５ｎＴ（１／ｌｎ（１−Ｖｑｏｎ／Ｖｚ））／Ｒｇｇ  ・・・（１６）
ここで、Ｖｑｏｎは、スイッチング素子Ｑ１、Ｑ２において、ソース−ドレイン間を導通させるゲート電圧である。
【００４６】
なお、上記では、スイッチング素子Ｑ１、Ｑ２に、ソース−ドレイン間を導通させるゲート電圧が印加される時間ｔを１．５ｎＴ［ｓ］としたが、最低限（ｎ＋０．５）Ｔ［ｓ］よりも長ければ、確実に確実に交流電源電圧を出力端子３ｂ側に印加させないようにすることができる。これは、入力端子３ａに印加される交流電源電圧の位相によって、初期状態のＶｚの値が変動するため、この変動分を少なくとも考慮すれば、確実に交流電源電圧を出力端子３ｂ側に印加させないようにすることができるからである。
【００４７】
以上のようにして、保護回路３は、入力端子３ａと接続されたコンデンサ部３２を通過する交流成分に基づいて、検出部３３により電源電圧が交流電圧であるか否かを検出して、電源電圧が交流電圧であるとき、入力端子３ａと出力端子３ｂとを電気的に遮断するように切換部３１を制御する。このため、保護回路３は、負荷回路５を駆動するＤＣ／ＤＣコンバータ４に電源供給を行うに際し、誤って交流電源電圧が印加されるのを防止することができる。特に保護回路３は、電子機器１内部に補助電源がないような場合でも検出部３３による検出処理により、ＤＣ／ＤＣコンバータ４側に交流電源電圧が印加されるのを防止することができる。
【００４８】
次に、図３を参照して、保護回路６の変形例について説明する。保護回路６は、当該保護回路６が組み込まれる電子機器内に補助電源装置６２がある場合に適用されるものである。
【００４９】
すなわち、保護回路６は、上記保護回路３と同様に、切換部３１と、コンデンサ部３２と、検出部３３と、制御部３４とを備える。さらに、保護回路６は、補助電源装置６２と、補助電源装置６２により駆動するＣＰＵ６３とを備える。なお、保護回路６において、上記保護回路３と同様の構成については同符号を付し、その説明を省略するものとする。
【００５０】
ＣＰＵ６３は、例えば、補助電源装置６２により駆動し、制御部３４を介して絶縁された検出部３３から、電源電圧が交流電圧であることの検出信号が通知されると、この検出結果に応じて切換部３１を電気的に遮断するように制御する。保護回路６は、上記保護回路３と異なり、制御部３４の動作状態に応じて直接切換部３１の動作を制御する必要がないので、Ｖｆｏｎ、Ｖｆの設計条件が緩和され、設計の自由度を高めることができる。
【００５１】
また、電子機器１において、負荷回路５の一部に補助電源装置６２により駆動するプロセッサがある場合には、このプロセッサをＣＰＵ６３として機能させることにより、装置規模の増加を抑えつつ、ＤＣ／ＤＣコンバータ４に電源供給を行うに際し、誤って交流電源電圧が印加されるのを防止することができる。
【符号の説明】
【００５２】
１  電子機器、２  部電源装置、３、６  保護回路、３ａ  入力端子、３ｂ  出力端子、４  ＤＣ／ＤＣコンバータ、５  負荷回路、３１  切換部、３２  コンデンサ部、３３  検出部、３４  制御部、３５  遅延用コンデンサ、６２  補助電源装置、６３  ＣＰＵ、３３１  整流回路、３３２  平滑化用コンデンサ
【図１】
2010226933.tif 000003
【図２】
2010226933.tif 000004
【図３】
2010226933.tif 000005