(57)【要約】【課題】表示パネルの階調特性に準じた階調基準電圧を出力することが可能な信号処理装置及び画像表示装置を提供する。【解決手段】入力画像信号がγカーブに応じて変換された出力画像信号が入力されて画像が表示される表示パネルと、前記γカーブを構成する参照電圧を生成する参照電圧生成部と、直並列に接続された複数の抵抗素子を有し、当該抵抗素子間に入力される前記参照電圧を階調表示用の階調基準電圧として出力する抵抗網と、前記参照電圧生成部と前記抵抗網との間に設けられ、前記抵抗素子間に入力される前記参照電圧の入力位置を切り替える入力位置切替部と、前記入力位置切替部での前記入力位置の切り替え動作を制御する入力位置制御部と、前記階調基準電圧を用いて前記出力画像信号に変換するセレクタ部と、を備える。【選択図】        図５
2010128315.tif 000002
【特許請求の範囲】
【請求項１】
複数の参照電圧を生成する参照電圧生成部と、
直並列に接続された複数の抵抗素子を有し、当該抵抗素子間に入力される前記参照電圧を階調表示用の階調基準電圧として出力する抵抗網と、
前記抵抗素子間に入力される前記参照電圧の入力位置を切り替える入力位置切替部と、
を備えたことを特徴とする信号処理装置。
【請求項２】
入力画像信号がγカーブに応じて変換された出力画像信号が入力されて画像が表示される表示パネルと、
前記γカーブを構成する参照電圧を生成する参照電圧生成部と、
直並列に接続された複数の抵抗素子を有し、当該抵抗素子間に入力される前記参照電圧を階調表示用の階調基準電圧として出力する抵抗網と、
前記参照電圧生成部と前記抵抗網との間に設けられ、前記抵抗素子間に入力される前記参照電圧の入力位置を切り替える入力位置切替部と、
前記入力位置切替部での前記入力位置の切り替え動作を制御する入力位置制御部と、
前記階調基準電圧を用いて前記出力画像信号に変換するセレクタ部と、
を備えたことを特徴とする画像表示装置。
【請求項３】
請求項２に記載の画像表示装置において、
前記入力位置制御部は、前記階調基準電圧が前記表示パネルの階調特性と対応するよう、前記抵抗網での前記入力位置を特定することを特徴とする画像表示装置。
【請求項４】
請求項３に記載の画像表示装置において、
前記階調特性に基づくデータを記憶する第１記憶部と、
前記階調基準電圧に基づくデータを記憶する第２記憶部と、
を更に備え、
前記入力位置制御部は、前記第１記憶部に記憶された前記階調特性に基づくデータと、前記第２記憶部に記憶された前記階調基準電圧に基づくデータとを比較し、当該階調基準電圧に基づくデータが前記階調特性に基づくデータと合わさるよう、前記入力位置切替部での切り替え先となる前記入力位置を特定することを特徴とする画像表示装置。
【請求項５】
請求項４に記載の画像表示装置において、
前記入力位置制御部は、前記入力位置切替部での切り替え先として特定した前記入力位置と、当該入力位置での前記階調基準電圧とを、前記第２記憶手段に記憶させることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置及び画像表示装置に関する。
【背景技術】
【０００２】
発光層に注入された正孔と電子とが再結合することにより発光する有機ＥＬ（Electro  Luminescence）素子を用いた画像表示装置が提案されている。画像表示装置として、例えば、アモルファスシリコン又は多結晶シリコン等で形成される薄膜トランジスタ（Thin  Film  Transistor；以下「ＴＦＴ」という）と、有機発光ダイオード（Organic  Light  Emitting  Diode）等を有する画素をマトリックス状に配置したものがある。かかる画像表示装置は、各画素に適切な電流値が設定されることにより各画素の輝度が制御される。なお、各画素の輝度は、入力画像信号がγカーブに応じて出力画像信号に変換され、かかる出力画像信号に基づいて決定される。
【０００３】
上述したような画像表示装置では、入力画像信号に対する階調の応答特性（以下、階調特性という）が、表示パネル毎に異なることが知られている。そのため、表示パネルの階調特性にあわせて、階調表示用の階調基準電圧を調整することが行われている。また、階調基準電圧を調整するための技術が提案されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００６−１８９７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、画素回路にアモルファスシリコンＴＦＴを使用した表示パネルでは、暗部の描写のためにアモルファスシリコンＴＦＴのゲート電圧を負の電圧から正の電圧まで広い範囲で制御する必要がある。ところがアモルファスシリコンＴＦＴはゲート電圧が負の領域ではゲート電圧の変化に対するドレイン電流の変化率が小さく、ゲート電圧が正の領域ではゲート電圧の変化に対するドレイン電流の変化率が大きくなるという特性であるため、その特性に起因して階調特性の低階調部分に階調基準電圧が急激に変化する点（変曲点）が見られる。このような場合、滑らかなグラデーションの画像を表示パネルに表すためには、この変曲点部分をも含めて階調基準電圧を表示パネルの階調特性に合わせる必要がある。
【０００６】
本発明は、上記に鑑みてなされたものであって、表示パネルの階調特性に準じた階調基準電圧を生成することが可能な信号処理装置及び画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係る信号処理装置は、複数の参照電圧を生成する参照電圧生成部と、直並列に接続された複数の抵抗素子を有し、当該抵抗素子間に入力される前記参照電圧を階調表示用の階調基準電圧として出力する抵抗網と、前記抵抗素子間に入力される前記参照電圧の入力位置を切り替える入力位置切替部と、を備える。
【０００８】
本発明の一実施形態に係る画像表示装置は、入力画像信号がγカーブに応じて変換された出力画像信号が入力されて画像が表示される表示パネルと、前記γカーブを構成する参照電圧を生成する参照電圧生成部と、直並列に接続された複数の抵抗素子を有し、当該抵抗素子間に入力される前記参照電圧を階調表示用の階調基準電圧として出力する抵抗網と、前記参照電圧生成部と前記抵抗網との間に設けられ、前記抵抗素子間に入力される前記参照電圧の入力位置を切り替える入力位置切替部と、前記入力位置切替部での前記入力位置の切り替え動作を制御する入力位置制御部と、前記階調基準電圧を用いて前記出力画像信号に変換するセレクタ部と、を備える。
また、本発明の一実施形態に係る画像表示装置において、前記入力位置制御部は、前記階調基準電圧が前記表示パネルの階調特性と対応するよう、前記抵抗網での前記入力位置を特定する。
また、本発明の一実施形態に係る画像表示装置において、前記階調特性に基づくデータを記憶する第１記憶部と、前記階調基準電圧に基づくデータを記憶する第２記憶部と、を更に備え、前記入力位置制御部は、前記第１記憶部に記憶された前記階調特性に基づくデータと、前記第２記憶部に記憶された前記階調基準電圧に基づくデータとを比較し、当該階調基準電圧に基づくデータが前記階調特性に基づくデータと合わさるよう、前記入力位置切替部での切り替え先となる前記入力位置を特定する。
また、本発明の一実施形態に係る画像表示装置において、前記入力位置制御部は、前記入力位置切替部での切り替え先として特定した前記入力位置と、当該入力位置での前記階調基準電圧とを、前記第２記憶手段に記憶させる。
【発明の効果】
【０００９】
本発明によれば、表示パネルの階調特性に準じた階調基準電圧を生成することが可能な信号処理装置及び画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、添付図面を参照して、本発明の一実施形態に係る信号処理装置及び画像表示装置を詳細に説明する。なお、本発明は以下の実施形態に限定されないものとする。
【００１１】
＜画像表示装置の構成＞
まず、本実施形態に係る画像表示装置について説明する。図１は、本実施形態に係る画像表示装置の構成を示した図である。同図に示したように、画像表示装置は、画素回路１０がマトリクス状（二次元平面的）に配列された表示パネル２０と、タイミングコントローラ３１と、フレームメモリ３２と、走査ドライバ３３と、参照電圧生成部３４と、ソースドライバ３５と、入力位置調整部４０とを備えている。図１では、ｍ列ｎ行分の画素回路１０がマトリクス状に配列された例を示している。なお、信号処理装置は、参照電圧生成部３４と、後述する抵抗網３５３と、後述する入力位置切替部３５５とを含んでいる。
【００１２】
表示パネル２０は、画像の表示を行う表示ユニットであって、画面水平方向（図中行方向）に後述する第１電源線２１１、第２電源線２１２及び走査線２１３等の制御線２１が配設されている。この制御線２１は、走査ドライバ３３と電気的に接続されている。また、表示パネル２０の画面垂直方向（図中列方向）には、画像信号線２２が配設されている。この画像信号線２２は、ソースドライバ３５と電気的に接続されている。
【００１３】
タイミングコントローラ３１は、例えば演算回路、論理回路等を内部に含むＩＣやカウンタ等の制御機器を用いて構成することができる。タイミングコントローラ３１は、外部から入力される基準クロックＣＬＫ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づいて、画面水平方向及び画面垂直方向に応じたクロック信号を生成し、走査ドライバ３３及びソースドライバ３５に出力することで、当該走査ドライバ３３及びソースドライバ３５の動作のタイミングを制御する。
【００１４】
また、タイミングコントローラ３１は、外部から入力されるフレーム単位の入力画像信号を、フレームメモリ３２に順次格納するとともに、表示の対称となるフレームの入力画像信号を、画面水平方向のクロック信号と同期してソースドライバ３５に供給する。なお、本実施形態では、各色６ｂｉｔのＲＧＢデータが入力画像信号として入力されるものとする。
【００１５】
フレームメモリ３２は、外部から入力されるフレーム単位の入力画像信号を保持するための記憶素子である。フレームメモリ３２に記憶された各フレームの入力画像信号は、タイミングコントローラ３１により順次読み出される。
【００１６】
走査ドライバ３３は、例えばスイッチング素子、シフトレジスタ等を用いて構成することができる。走査ドライバ３３は、タイミングコントローラ３１から入力されるクロック信号に基づき、自己の内部で生成した各種制御信号を制御線２１に供給するタイミングを制御する。
【００１７】
参照電圧生成部３４は、Ｄ／Ａ変換回路及びメッシュ状に接続された複数の抵抗素子等を用いて構成することができる。参照電圧生成部３４は、入力画像信号を後述する出力画像信号に変換するために用いられるγカーブを構成する複数の参照電圧を生成する。なお、本実施形態では、参照電圧生成部３４が、互いに異なる電位を有した１０段階の参照電圧ＶR0〜ＶR9の生成を行うものとするが、この例に限らないものとする。
【００１８】
ソースドライバ３５は、後述するシフトレジスタ３５１、ロードラッチ３５２、抵抗網３５３、入力位置設定レジスタ３５４、入力位置切替部３５５、セレクタ部３５６及び画像信号電圧供給部３５７等を用いて構成することができる（図５参照）。ソースドライバ３５は、参照電圧ＶR0〜ＶR9を分圧した階調基準電圧に基づいて、表示の対象となるフレーム単位の入力画像信号を出力画像信号に変換する。また、ソースドライバ３５は、タイミングコントローラ３１から入力されるクロック信号に基づいて、出力画像信号を画像信号線２２に供給するタイミングを制御する。なお、ソースドライバ３５の詳細については後述する。
【００１９】
入力位置調整部４０は、表示パネル２０の階調特性と抵抗網３５３の出力とができるだけ一致するように、参照電圧生成部３４で生成された参照電圧が入力される抵抗網３５３での入力位置を調整する。なお、入力位置調整部４０の詳細については後述する。
【００２０】
上記構成において、図１に示した制御線２１、画像信号線２２、タイミングコントローラ３１、フレームメモリ３２、走査ドライバ３３、参照電圧生成部３４、ソースドライバ３５及び入力位置調整部４０に関するレイアウトは、その一例を示すものであり、これらのレイアウトに限定されるものではない。
【００２１】
例えば、図２に示すように、図１の構成からフレームメモリ３２を取り除き、外部からの入力画像信号がソースドライバ３５に直接入力されるよう構成する形態としてもよい。なお、本構成の場合、画像信号はフレーム単位で順次入力されるものとする。
【００２２】
また、図１の構成では、タイミングコントローラ３１、フレームメモリ３２、走査ドライバ３３、参照電圧生成部３４、ソースドライバ３５及び入力位置調整部４０を表示パネル２０の外部に配置しているが、これらの回路の何れか又は全てを表示パネル２０の内部に配置する形態としてもよい。
【００２３】
＜画素回路の構成＞
次に、表示パネル２０を構成する画素回路１０について説明する。図３は、図１に示した画素回路１０（１画素）の構成の一例を示した図である。同図に示したように、画素回路１０は、発光素子である有機ＥＬ素子ＯＬＥＤと、有機ＥＬ素子ＯＬＥＤを駆動するためのドライバ素子である駆動トランジスタＴdと、出力画像信号に応じた電位（以下、画像信号電圧という）を保持する容量素子Ｃsと、画像信号電圧の印加を制御するスイッチング素子としてのスイッチングトランジスタＴsとを備える。なお、有機ＥＬ素子ＯＬＥＤは、逆電圧印加時にコンデンサとして機能するため、図３ではこれを有機ＥＬ素子容量Ｃoledとして等価的に表している。
【００２４】
駆動トランジスタＴdは、第１端子ｔ１１、第２端子ｔ１２及び第３端子ｔ１３を有している。第１端子ｔ１１は、スイッチングトランジスタＴsの第３端子ｔ２３と電気的に接続されている。また、第２端子ｔ１２は、制御線２１としての第１電源線２１１と電気的に接続されており、第３端子ｔ１３は、有機ＥＬ素子ＯＬＥＤのアノード電極と電気的に接続されている。ここで、第１端子ｔ１１はゲート電極（ゲート）に対応し、第２端子ｔ１２及び第３端子ｔ１３のうち何れか一方がドレイン電極（ドレイン）に、他方がソース電極（ソース）に対応する。なお、第２端子ｔ１２と第３端子ｔ１３との相対的な電位関係は、後述する各制御期間に応じて変動する。また、「ドレイン」及び「ソース」は、トランジスタの導電型及び相対的な電位関係によって定義される。
【００２５】
本実施形態で使用するｎ型のトランジスタにおいては、チャネル領域を挟んで配置された２つの端子（すわなち、第２端子ｔ１２と第３端子ｔ１３）のうち、高電位側の端子が「ドレイン」となり、低電位側の端子が「ソース」となる。また、ｐ型のトランジスタにおいては、チャネル領域を挟んで配置された２つの端子のうち、低電位側の端子が「ドレイン」となり、高電位側の端子が「ソース」となる。
【００２６】
駆動トランジスタＴdでは、第１端子ｔ１１に印加される電位、より詳細にはソースに対してゲートに印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この第１端子ｔ１１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。
【００２７】
有機ＥＬ素子ＯＬＥＤは、アノード電極とカソード電極との間に有機ＥＬ素子ＯＬＥＤの導通電圧以上の電位差が生じることにより、アノード電極とカソード電極との間の発光層に電流が流れ、該発光層が発光する。具体的に、アノード電極としては、アルミニウム、銀、銅又は金等の金属或いはこれらの合金等を用いることができる。また、カソード電極としては、インジウム錫酸化膜（ＩＴＯ）等の光透過性を有する導電材料、マグネシウム、銀、アルミニウム又はカルシウム等の材料等を用いることができる。なお、発光層は、該発光層に注入された正孔と電子とが再結合することによって光を生じる。
【００２８】
発光層としては、例えば、Ａｌｑ３（トリス（８−キノリノラト）アルミニウム錯体）等の発光性の材料で構成される。発光効率を高めるために、トリス［ピリジニル−ｋＮ−フェニル−ｋＣ］イリジウム等の有機金属化合物又クマリン等の色素をドーパント材料として、正孔輸送性又は電子輸送性を有するホスト材料にドープして発光層を構成してもよい。発光層を構成するドーパント材料の濃度は、例えば、０．５質量％以上２０質量％以下とする。正孔輸送性を有するホスト材料の例としては、α−ＮＰＤ、ＴＰＤ等がある。電子輸送性を有するホスト材料の例としては、ビス（２−メチル−８−キノリノラト）−４−（フェニルフェノラト）アルミニウム、１，４−フェニレンビス（トリフェニルシラン）、１，３−ビス（トリフェニルシリル）ベンゼン、１，３，５−トリ（９Ｈ−カルバゾール−９−イル）ベンゼン、ＣＢＰ、Ａｌｑ３又はＳＤＰＶＢｉ等がある。なお、発光層の各層を構成する材料は、発する光の色に応じて、適当な材料が選択される。赤色の光を発するドーパント材料の例としては、トリス（１−フェニルイソキノリナト−Ｃ２，Ｎ）イリジウム又はＤＣＪＴＢ等がある。緑色の光を発するドーパント材料の例としては、トリス［ピリジニル−ｋＮ−フェニル−ｋＣ］イリジウム又はビス［２−（２−ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）等がある。青色の光を発するドーパント材料の例としては、ジスチリルアリーレン誘導体、ペリレン誘導体又はアゾメチン亜鉛錯体等がある。発光層は、１層構造に限られることはなく、複数層構造であっても構わない。
【００２９】
有機ＥＬ素子ＯＬＥＤのアノード電極は、駆動トランジスタＴdの第３端子ｔ１３と電気的に接続され、カソード電極は制御線２１としての第２電源線２１２と電気的に接続されている。なお、本実施形態で用いる画素回路１０では、有機ＥＬ素子ＯＬＥＤのカソード電極が、表示パネル２０を構成する全ての画素回路１０で共通となるコモンカソード型となっているが、これに限らず、有機ＥＬ素子ＯＬＥＤのアノード電極が、表示パネル２０を構成する全ての画素回路１０で共通となるコモンアノード型の構成を採用してもよい。
【００３０】
スイッチングトランジスタＴsは、第１端子ｔ２１、第２端子ｔ２２及び第３端子ｔ２３を有している。第１端子ｔ２１は、制御線２１としての走査線２１３と電気的に接続されており、第２端子ｔ２２は、画像信号線２２と電気的に接続されている。また、第３端子ｔ２３は、駆動トランジスタＴdの第１端子ｔ１１と電気的に接続されている。なお、第１端子ｔ２１はゲート電極に対応し、第２端子ｔ２２はドレイン電極に対応し、第３端子ｔ２３はソース電極に対応している。
【００３１】
スイッチングトランジスタＴsでは、第１端子ｔ２１に印加される電位、より詳細には第１端子ｔ２１と第３端子ｔ２３との間に印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この第１端子ｔ２１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。
【００３２】
容量素子Ｃsは、後述する書き込み期間時に出力画像信号に対応する電荷量を保持する機能を有する。なお、容量素子Ｃsの一方の電極１ａは、駆動トランジスタＴdの第１端子ｔ１１と、スイッチングトランジスタＴsの第３端子ｔ２３とを電気的に接続する配線に対して導電可能に接続されている。また、容量素子Ｃsの他方の電極１ｂは、駆動トランジスタＴdの第３端子ｔ１３と、有機ＥＬ素子ＯＬＥＤのアノード電極とを電気的に接続する配線に対して導電可能に接続されている。
【００３３】
上述した駆動トランジスタＴd及びスイッチングトランジスタＴsは、例えばアモルファスシリコンや多結晶シリコン等で形成されるＴＦＴによって構成される。なお、以下で参照する各図面においては、ＴＦＴのチャネルについて、そのタイプ（ｎ型又はｐ型）を明示していないが、ｎ型又はｐ型の何れかであり、本実施形態では、ｎ型のＴＦＴを用いるものとする。
【００３４】
＜画素回路の動作＞
つぎに、図４を参照して、画素回路１０の動作について説明する。なお、以下に説明する画素回路１０の動作は、図１（又は図２）に示したタイミングコントローラ３１、走査ドライバ３３、参照電圧生成部３４、ソースドライバ３５及び入力位置調整部４０の制御により実現されるものである。
【００３５】
図４は、画素回路１０を駆動させる際の信号波形（駆動波形）の一例を示したタイミングチャートである。なお、図４では有機ＥＬ素子ＯＬＥＤを順次発光方式で発光させる際の信号波形を示している。ここで、順次発光方式とは、各画素回路に対するフレーム毎の画像信号電圧の書き込み制御及び各画素回路の発光制御を、同一の制御線又は電源線に共通に接続された画素回路のグループ毎（例えば一行毎、一列毎等）に順次行う方式である。本実施形態では、図１（又は図２）に示した表示パネル２０の一行毎に書き込み制御、発光制御が行われるものとする。
【００３６】
図４において、横軸が時刻を示し、上から順に、（ａ）第１電源線２１１に印加される電位、（ｂ）第２電源線２１２に印加される電位、（ｃ）走査線２１３に印加される電位、（ｄ）画像信号線２２に印加される電位（出力画像信号）、の波形を示している。
【００３７】
これら行毎のシーケンスでは、Ｃs初期化期間、書き込み期間、書き込み終了期間、発光準備期間、発光期間、消光期間の６つの制御期間を１サイクルとしており、この１サイクルの制御により有機ＥＬ素子ＯＬＥＤが１回発光される。以下、画像表示装置の駆動について説明する。なお、全画素回路に共通の第２電源線２１２は常にゼロ電位（０Ｖ）であるため説明を適宜省略する。
【００３８】
＜Ｃs初期化期間＞
Ｃs初期化期間では、図４に示したように、第１電源線２１１がゼロ電位（０Ｖ）、走査線２１３が高電位ＶgH、画像信号線２２がゼロ電位（０Ｖ）とされる。この制御により、スイッチングトランジスタＴsはオンとなり、容量素子Ｃsの第１端子ｔ１１側の電位が０Ｖとなるため、容量素子Ｃsの両端電位がゼロ電位にリセットされる。
【００３９】
なお、本実施形態では、第１電源線２１１及び第２電源線２１２におけるゼロ電位を０Ｖとしているが、第１容量素子Ｃs1に蓄えられる電圧をオフセットする電圧（＝電源線の基準電位）であればよく、これに限定されるものではない。また、画像信号線２２の電位をゼロ電位としているが、これは画像信号が０階調のときの輝度を規定するための電位、即ち画像信号線２２の基準電位であればよく、これに限定されるものではない。
【００４０】
＜書き込み期間＞
書き込み期間では、図４に示したように、第１電源線２１１のゼロ電位（０Ｖ）、走査線２１３の高電位ＶgHが維持されるとともに、画像信号線２２が表示対象となるフレームの出力画像信号に応じた電位（画像信号電圧）Ｖdataとされる。このとき、「画像信号電圧Ｖdata＞駆動トランジスタの閾値電圧」の関係を満たすならば、容量素子Ｃsの両端の電位差は画像信号電圧Ｖdataとなるため、容量素子Ｃsに画像信号電圧Ｖdata分の電荷が蓄積される。
【００４１】
なお、「閾値電圧」とは、トランジスタがオフ状態（所謂ドレイン電流が流れない状態）からオン状態（ドレイン電流が流れる状態）に移り変わるときの、境界となるゲート・ソース間電圧のことを意味する。
【００４２】
＜書き込み終了期間＞
書き込み終了期間では、図４に示したように、第１電源線２１１のゼロ電位（０Ｖ）、画像信号線２２の画像信号電圧Ｖdataが維持されるとともに、走査線２１３が低電位ＶgLとされる。この制御により、スイッチングトランジスタＴsがオフとなり、容量素子Ｃsに蓄積される電荷量（画像信号電圧Ｖdata）が確定する。
【００４３】
＜発光準備期間＞
発光準備期間では、図４に示したように、第１電源線２１１のゼロ電位（０Ｖ）、走査線２１３の低電位ＶgLが維持されるとともに、画像信号線２２がゼロ電位（０Ｖ）とされる。このとき、次の行の画素回路１０にもデータが書き込まれるため、画像信号線２２の電位は不定となるが、画像信号線２２と容量素子ＣsとはスイッチングトランジスタＴsにより分断されているため影響は受けず、書き込み終了時に確定した電荷量が保持される。
【００４４】
＜発光期間＞
発光期間では、図４に示したように、走査線２１３の低電位ＶgL、画像信号線２２のゼロ電位（０Ｖ）が維持されるとともに、第１電源線２１１が高電位（ＶDD）とされる。
【００４５】
第１電源線２１１が高電位となると、駆動トランジスタＴdの第２端子ｔ１２の電位が、第３端子ｔ１３の電位よりも高電位となる。そのため、この発光期間においては、第２端子ｔ１２がドレイン、第３端子ｔ１３がソースとなる。これにより、画像信号電圧Ｖdataを保持する容量素子Ｃsとが直列に接続され、駆動トランジスタＴdのゲート・ソース間電圧Ｖgsは、Ｖgs＝Ｖdataとなる。この結果、駆動トランジスタＴdはオン状態となり、第１電源線２１１→駆動トランジスタＴd→有機ＥＬ素子ＯＬＥＤ→第２電源線２１２という経路でＶdataに応じた電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。
【００４６】
このとき、有機ＥＬ素子ＯＬＥＤの発光時、駆動トランジスタＴdの第３端子ｔ１３（ソース）の電位は、有機ＥＬ素子ＯＬＥＤのアノード電位と同値となるため、データの書き込み期間の電位から変動することになる。その際、駆動トランジスタＴdのゲートは、容量素子Ｃsを介して有機ＥＬ素子ＯＬＥＤのアノード側と接続されているため、ゲート電位は有機ＥＬ素子ＯＬＥＤのアノード側の電位の変動に追従して変動する。従って、ゲート電圧はデータ書き込み期間での値、即ちＶdataを保つ。
【００４７】
＜消光期間＞
消光期間では、図４に示したように、走査線２１３の低電位ＶgL、画像信号線２２のゼロ電位（０Ｖ）が維持されるとともに、第１電源線２１１がゼロ電位（０Ｖ）とされる。この制御により、有機ＥＬ素子ＯＬＥＤの順方向の電位がなくなるため、有機ＥＬ素子ＯＬＥＤは消光する。このとき、容量素子Ｃsの第１端子ｔ１１側の電位はＶdataとなり、第２端子ｔ１２側の電位は第２電源線２１２と同電位、即ち０Ｖとなる。
【００４８】
＜ソースドライバ及び入力位置調整部の構成＞
次に、ソースドライバ３５及び入力位置調整部４０の構成について詳細に説明する。図５は、ソースドライバ３５及び入力位置調整部４０の構成を模式的に示した図である。同図に示したように、ソースドライバ３５は、シフトレジスタ３５１と、ロードラッチ３５２と、抵抗網３５３と、入力位置設定レジスタ３５４と、入力位置切替部３５５と、セレクタ部３５６と、画像信号電圧供給部３５７とを備えている。
【００４９】
シフトレジスタ３５１は、タイミングコントローラ３１から入力されるクロック信号に同期して、当該タイミングコントローラ３１から入力される画像信号を直並列変換するタイミングを制御する。
【００５０】
ロードラッチ３５２は、タイミングコントローラ３１から入力されるクロック信号に同期して、シフトレジスタ３５１の出力でイネーブルされることで入力画像信号を順次ラッチし、１行分の画素回路１０に対する入力画像信号として並列的に出力する。
【００５１】
抵抗網３５３は、メッシュ状に接続された複数の抵抗素子を有しており、抵抗素子間には、後述する入力位置切替部３５５の出力端と接続された参照電圧の入力点（図６の入力点Ｎin）が設けられている。抵抗網３５３を構成する複数の抵抗素子は、何れかの入力点を通じて入力される参照電圧の差電圧を分圧することで所定数の異なる電圧を生成し、後段のセレクタ部３５６に出力する。
【００５２】
図６は、抵抗網３５３の一例を示した図である。同図に示したように、抵抗網３５３は、メッシュ状に接続された複数の抵抗素子Ｒから構成されている。抵抗素子Ｒ間に設けられた入力点Ｎinのうち、何れか８個の入力点Ｎinに入力位置切替部３５５から出力される参照電圧ＶR1〜ＶR8の夫々が入力されるようになっている。なお、参照電圧ＶR0及びＶR9については、抵抗網３５３の上下端部に夫々入力されるものとするが、これに限らず、ＶR1〜ＶR8と同様に何れかの入力点Ｎinに入力される形態としてもよい。
【００５３】
抵抗網３５３に入力される参照電圧ＶR0〜ＶR9は、その入力位置に応じて各抵抗素子Ｒにより分圧されることになる。抵抗網３５３により分圧された各電圧は、階調表示用の階調基準電位として用いられる。なお、本実施形態では、参照電圧ＶR0〜ＶR9から６４段階（６４階調）の電圧が出力されるよう、抵抗網３５３の右端に６４個の出力点Ｎoutが設けられているものとする。
【００５４】
具体的に、出力点Ｎoutに近い位置の入力点Ｎinに参照電圧ＶR1〜ＶR8が入力されるほど、分圧に寄与する抵抗素子Ｒの個数が減少するため、各参照電圧間の電位差は急激に変化する。そのため、階調基準電圧により表される後述するγカーブは、折れ線グラフのような形状を示す。また、出力点Ｎoutから離れた位置の入力点Ｎinに参照電圧ＶR1〜ＶR8が入力されるほど、分圧の寄与する抵抗素子Ｒの個数が増加するため、参照電圧間の電位差は緩やかに変化する。そのため、階調基準電圧により表される後述するγカーブは、滑らかな曲線を示すことになる。なお、図６では抵抗素子Ｒにより構成されるメッシュの段数を階調基準電圧の出力方向に対して３段としたが、これに限定されないものとする。
【００５５】
入力位置設定レジスタ３５４は、後述する制御部４２により格納される設定情報を、各入力位置切替部３５５が読み出し可能に保持する。
【００５６】
入力位置切替部３５５は、参照電圧生成部３４、即ち参照電圧ＶR1〜ＶR8の各入力線と、抵抗網３５３との間に設けられている。入力位置切替部３５５の夫々は、参照電圧ＶRi（ｉは１〜８）の入力線と電気的に接続された一つの入力端と、抵抗網３５３の各入力点Ｎinと電気的に接続された複数の出力端とを有している。
【００５７】
ここで、複数の出力端の夫々は、参照電圧ＶRiの初期設定の入力位置に対応する入力点Ｎin及び当該入力点Ｎin周辺の他の入力点Ｎinに接続されており、何れか一つの出力端に接続先を切り替えることで、参照電圧ＶRiの入力位置を切り替えることが可能となっている。なお、各入力位置切替部３５５で切り替え可能な入力点Ｎinの範囲は、後述するγカーブの形状等に基づいて、予め定められていることが好ましい。
【００５８】
また、入力位置切替部３５５の夫々は、入力位置設定レジスタ３５４に保持された自己の入力位置切替部３５５に対する設定情報を参照し、この設定情報で指示された入力点Ｎinに対応する出力端に参照電圧ＶRiの出力先を切り替える。
【００５９】
図７は、入力位置切替部３５５の構成を示した図である。同図において、端子Ｔinは、参照電圧ＶRiが入力される一の入力端である。また、複数の端子Ｔout0〜Ｔoutnは出力端であって、抵抗網３５３を構成する抵抗素子Ｒ間に設けられた入力点Ｎinの夫々に接続されている。ここで、入力位置切替部３５５により、端子Ｔout0〜Ｔoutnの一つに端子Ｔinの接続先が切り替えられると、抵抗網３５３での参照電圧ＶRiの入力位置が変化し、参照電圧ＶRi周辺の分圧結果（分圧分布）が変化することになる。
【００６０】
図５に戻り、セレクタ部３５６は、所定数のセレクタ回路３５６１を有している。セレクタ回路３５６１の夫々は、抵抗網３５３で分圧された６４段階の階調基準電圧を選択的に用いて、ロードラッチ３５２から入力される画像信号を画像信号電圧に変換する。
【００６１】
画像信号電圧供給部３５７は、セレクタ回路３５６１の個数に応じた個数分の出力回路３５７１を有し、セレクタ回路３５６１の夫々で生成された画像信号電圧を、画像信号線２２に供給する。
【００６２】
図８は、抵抗網３５３から出力される階調基準電圧（出力電圧）と、階調との関係（γカーブ）を示した図である。同図において、縦軸は出力電圧の電位を表し、上方に行くほど高電位であることを意味している。また、横軸は階調を表し、右方に行くほど高階調となることを意味している。
【００６３】
ここで、「階調」とは、各色の明るさの度合いを示すパラメータとして用いられるものであり、例えば、所定ビット（本実施形態では６ビット）の階調表現では、各色の階調が最小値（例えば０階調）となる場合が最も暗く再現されることを意味し、最大値（例えば６４階調）となる場合が最も明るく再現されることを意味している。
【００６４】
横軸の下部に示す矢印は抵抗網３５３での６４個の出力点Ｎoutを夫々表しており、左方から右方にかけて矢印が、図６に示した抵抗網３５３での上方から下方にかけての出力点Ｎoutに対応している。各出力点Ｎoutから出力される階調基準電圧は一つの階調と夫々対応しており、本実施形態の構成の場合、６４段階の階調基準電圧により、６４階調の階調表示が実現される。なお、図７において実線で示した曲線は、６４段階の階調基準電圧を夫々繋いだものである。以下、この曲線をγカーブという。
【００６５】
また、図８において破線で示した曲線は、ある表示パネル２０の階調特性を示している。表示パネル２０の階調特性は、表示パネル毎に異なる。ここで、「階調特性」とは、入力電圧に対するパネル輝度の応答特性であって、この入力電圧が階調基準電圧に対応する。つまり、この階調特性に準じた階調基準電圧を、表示パネル２０に入力することで、滑らかなグラデーション表示を実現することが可能となる。
【００６６】
ところで、画素回路にアモルファスシリコンＴＦＴを使用した表示パネルでは、図８の階調特性に示したように、低階調部分に電圧が急激に変化する点（以下、変曲点という）が見られる。例えば、図８において、表示パネル２０の低階調部分における電圧が急激に変化する変曲点は、変曲点Ｃである。上述したように、滑らかなグラデーション表示を実現するためには、この階調特性に準じた階調基準電圧を表示パネル２０に入力する必要があるが、従来の技術では、参照電圧が割り当てられる入力位置は固定的に設定されているため、変曲点周辺の階調特性を再現することが困難であるという問題がある。
【００６７】
このような問題に対し、本実施形態では、後述する入力位置調整部４０の制御により、入力位置切替部３５５から出力された参照電圧ＶR1〜ＶR8の抵抗網３５３での入力位置を調整することで、参照電圧ＶR0〜ＶR9の階調基準電圧により表されるγカーブの形状を、表示パネル２０の階調特性の形状に近付ける。
【００６８】
以下、入力位置調整部４０の構成について説明する。図５に示したように、入力位置調整部４０は、記憶部４１と、制御部４２とを備えている。
【００６９】
記憶部４１は、不揮発性の記憶媒体によって構成され、プログラム４１１と、第１記憶部に対応する基準テーブル４１２と、第２記憶部に対応する設定テーブル４１３とを格納する。
【００７０】
プログラム４１１は、制御部４２の各種動作を実現するためのプログラムであって、制御部４２との協働により、後述する入力位置制御部４２１を実現する。
【００７１】
基準テーブル４１２は、表示パネル２０の階調特性に関する情報（データ）が記録されたデータテーブルである。ここで、「階調特性に関する情報」とは、図７に示した階調特性を表すための情報であって、例えば、階調特性を表す全ての階調とその電圧値とを関連付けた情報であってもよいし、階調特性を表す関係式であってもよい。なお、ＲＧＢの色毎に階調特性の形状が異なるような場合には、色毎の階調特性に関する情報が基準テーブル４１２に記録されるものとする。
【００７２】
設定テーブル４１３は、各入力位置切替部３５５から入力される参照電圧ＶRiの初期設定の入力位置（入力点Ｎin）と、その分圧結果となるγテーブルを表す情報（データ）とが記録されたデータテーブルである。なお、ＲＧＢの色毎に初期設定の入力位置が異なるような場合には、各色での初期設定の入力位置と、その入力位置に対応するγテーブルとが設定テーブル４１３に記録されるものとする。
【００７３】
制御部４２は、ＣＰＵ及びＲＡＭ等を用いて構成され、記憶部４１に格納されたプログラム４１１を読み込み実行することで、各種の制御及び動作を実現する。そして、制御部４２は、プログラム４１１を実行した結果として、入力位置制御部４２１を備える。
【００７４】
入力位置制御部４２１は、基準テーブル４１２に記録された情報が表す表示パネル２０の階調特性に基づくデータと、設定テーブル４１３に記録されたγカーブに基づくデータとを比較することで、γカーブの形状を階調特性の形状と同等とするために必要な参照電圧ＶRiの入力位置、即ち各入力位置切替部３５５で切り替え先となる入力点Ｎinの位置を特定する。
【００７５】
具体的に、入力位置制御部４２１は、抵抗網３５３に設けられた抵抗素子の構造、参照電圧ＶR1、ＶR9の入力位置及び入力点Ｎinの各位置に基づき、参照電圧ＶRiを入力点Ｎinの夫々に入力した際の分圧結果（γカーブ）を網羅的に算出し、表示パネル２０の階調特性の形状に最も近いγカーブが得られた参照電圧ＶRiの入力点Ｎinを夫々特定する。γカーブ導出のための関係式は記憶部４１等に予め格納されているものとするが、ＲＧＢの色毎に条件が異なるような場合には、入力点Ｎinが色毎に特定されるものとする。
【００７６】
また、他の方法として、参照電圧ＶRiと各入力点Ｎinとの接続の組み合わせと、各接続パターンでの分圧結果（γカーブ）とを関連付けて記録したテーブルを記憶部４１等に予め格納しておき、このテーブルを参照することで、表示パネル２０の階調特性の形状に最も近いγカーブが得られる参照電圧ＶRiの入力点Ｎinを夫々特定してもよい。ＲＧＢの色毎に条件が異なるような場合には、色毎にテーブルが用意されているものとする。
【００７７】
基準テーブル４１２に記録された階調特性と、設定テーブル４１３に記録されたγカーブとの比較の結果、略同等と判定した場合、入力位置制御部４２１は、この設定テーブル４１３に記録された入力位置（入力点Ｎin）を特定する。なお、略同等との判定の指標となる閾値は特に問わないものとするが、任意の値を設定できるものとする。また、新たな入力位置（入力点Ｎin）を特定した場合には、この入力位置とそのγテーブルとを関連付け、初期設定として基準テーブル４１２に上書きする形態としてもよい。
【００７８】
さらに、入力位置制御部４２１は、参照電圧ＶRiの夫々について特定した入力点Ｎinの位置を指示する設定情報を入力位置設定レジスタ３５４に格納し、当該設定情報を入力位置切替部３５５が参照可能な状態とする。なお、入力位置設定レジスタ３５４には、何れの入力位置切替部３５５に対する設定情報であるか識別可能な状態で格納されるものとする。具体的には、入力位置切替部３５５毎に入力位置設定レジスタ３５４が設けられている態様としてもよいし、入力位置切替部３５５毎に入力位置設定レジスタ３５４での格納領域が区分けされている態様としてもよい。
【００７９】
入力位置切替部３５５では、上述した入力位置制御部４２１の制御により、入力位置設定レジスタ３５４に保持された設定情報に従い、出力端を切り替えることで参照電圧ＶR1の入力位置となる入力点Ｎinを変更し、抵抗網３５３での分圧結果が表示パネル２０の階調特性と同等となるよう調整する。
【００８０】
＜ソースドライバ及び入力位置調整部の動作＞
以下、図９を参照して、入力位置切替部３５５及び入力位置制御部４２１の動作について説明する。
【００８１】
図９は、上述した入力位置切替部３５５及び入力位置制御部４２１により実現される入力位置調整処理の手順を示したフローチャートである。なお、本処理の前提として、基準テーブル４１２には、図８に示した階調特性に関する情報が予め記録されているものとする。また、設定テーブル４１３には、参照電圧ＶRiの初期設定の入力位置が予め記録されているものとする。
【００８２】
まず、入力位置制御部４２１は、基準テーブル４１２に記録された階調特性と、設定テーブル４１３に記録されたγカーブとを比較し（ステップＳ１１）、階調特性とγカーブとの形状が略同等か否かを判定する（ステップＳ１２）。
【００８３】
ここで、階調特性とγカーブとの形状が略同等か否かの判定方法について説明する。まず、階調特性の傾きの変化が大きな階調値を予め想定しておき、プログラミングによってその想定した点における階調特性の電位とγカーブの電位との差を求める。そして、その差の値を２乗し、さらに平方根した解が、想定した点の隣接する両隣の階調値の範囲内に位置するか否かを判定する。解が両隣の階調値の範囲内に位置する場合は、階調特性とγカーブとの形状が略同等と判定する。また、解が両隣の階調値の範囲内に位置しない場合は、階調特性とγカーブとの形状が異なると判定する。
【００８４】
ステップＳ１２において、略同等と判定した場合（ステップＳ１２；Ｙｅｓ）、入力位置制御部４２１は、設定テーブル４１３に記録された入力点Ｎinの各位置を、参照電圧ＶRiの入力位置として特定し（ステップＳ１３）、ステップＳ１５の処理に移行する。
【００８５】
また、ステップＳ１２において、階調特性とγカーブとの形状が異なると判定した場合（ステップＳ１２；Ｙｅｓ）、入力位置制御部４２１は、γカーブの形状を階調特性の形状と略同等とするために必要な、参照電圧ＶRiの入力先となる入力点Ｎinの各位置を入力位置として特定し（ステップＳ１４）、ステップＳ１５の処理に移行する。
【００８６】
ここで、入力点Ｎinの位置の調整方法について説明する。まず、図６において、抵抗ラダーの上下方向と、抵抗ラダーの左右方向の座標を想定する。そして、予め想定した階調値におけるγカーブ上にて接線を引き、その接線とγカーブとの交点を抵抗ラダーの上下方向の座標位置とする。さらに、その交点における階調の曲率を計算して、その曲率を抵抗ラダーの左右方向の座標位置とする。この両座標位置から、入力点Ｎinが求めることができる。なお、座標位置から求まる理想的な入力点Ｎinは、抵抗メッシュの入力点Ｎinとなりうる給電箇所のうち最も近い給電箇所を入力点Ｎinとして選択する。
【００８７】
ステップＳ１５では、入力位置制御部４２１が、ステップＳ１３又はＳ１４で特定した入力位置を指示する設定情報を、何れの入力位置切替部３５５に対するものか識別可能な状態で入力位置設定レジスタ３５４に格納する（ステップＳ１５）。なお、ステップＳ１４で特定した入力位置と、当該入力位置に対応するγカーブとを初期設定として設定テーブル４１３に上書きする場合には、このステップＳ１５の処理の前後に行うことが好ましい。
【００８８】
一方、入力位置切替部３５５の夫々では、入力位置設定レジスタ３５４に保持された自己の入力位置切替部３５５に対する設定情報に従い、参照電圧ＶRiの出力先を設定情報で指示された入力点Ｎinに切り替え（ステップＳ１６）、本処理を終了する。
【００８９】
これにより、抵抗網３５３における参照電圧ＶRi近傍の分圧状態が変化し、参照電圧ＶR0〜ＶR9に基づいて生成されるγカーブの形状は、図１０に示したように表示パネル２０の階調特性と略同一となる。
【００９０】
以上のように、本実施形態によれば、表示パネル２０の階調特性に応じて、参照電圧の入力位置を調整することができるため、階調特性の形状に柔軟に対応することが可能となる。これにより、表示パネル２０に固有の階調特性に準じた階調基準電圧を生成することができるため、表示パネル２０での階調表示において滑らかなグラデーション表示を実現することができる。
【００９１】
なお、本実施形態では、抵抗網３５３の構成の一例として図６を示したが、この例に限らないものとする。例えば、図１１に示したように、出力点Ｎoutの位置が非直線的となるよう出力点Ｎout同士の間に直並列に複数の抵抗素子Ｒをメッシュ状に接続した構成としてもよい。本構成を採用した場合、入力点Ｎinと出力点Ｎoutとの間の距離長くすることができ、両点との間の抵抗数を多くすることができる。その結果、両点の間のインピーダンスを高くすることができ、両点の間に流れる電流量を小さくし、消費電力を抑制することができる。さらに、入力点Ｎinを複数選択することができ、階調に対する出力電圧の値を調整しやすく、図１２に示したように、Ｓ字状のγカーブを実現することが容易となるため、表示パネル２０の階調特性の形状がＳ字状である場合に特に有効である。
【００９２】
また、本実施形態では、参照電圧ＶR1〜ＶR8の夫々が何れかの入力点Ｎinに入力される態様としたが、これに限らず、何れかの参照電圧が抵抗網３５３に入力されないよう、制御する形態としてもよい。
【００９３】
また、表示パネル２０の温度に応じて階調特性の形状が変動するような場合には、以下の構成を採用することで対応することが可能である。まず、基準テーブル４１２に、複数の温度（例えば、離散的な温度である１０、２０、３０、４０℃や、階調特性が変化する温度）下で測定した、階調特性を記録しておく。さらに、表示パネル２０自体又は表示パネル２０周辺の雰囲気の温度を検出する温度センサを別途設け、検出された温度を入力位置制御部４２１に入力する。入力位置制御部４２１では、温度センサで検出された温度に対応する階調特性を基準テーブル４１２から読み出し、この階調に基づいて、参照電圧ＶRiの入力先となる入力点Ｎinの位置を特定する。
【００９４】
以上、本発明に係る実施形態について説明したが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲での種々の変更、置換、追加等が可能である。
【図面の簡単な説明】
【００９５】
【図１】画像表示装置の構成を示した図である
【図２】画像表示装置の他の態様を示した図である。
【図３】画素回路の構成の一例を示した図である。
【図４】画素回路を駆動させる際の信号波形の一例を示したタイミングチャートである。
【図５】図１、２に示したソースドライバ及び入力位置調整部の詳細構成を示した図である。
【図６】図５に示した抵抗網の一例を示した図である。
【図７】図５に示した入力位置切替部の構成を示した図である。
【図８】図５に示した抵抗網からの出力電圧と、階調との関係の一例を示した図である。
【図９】図５に示した入力位置切替部及び入力位置制御部により実現される入力位置調整処理の手順を示したフローチャートである。
【図１０】入力位置調整処理が施された後の、抵抗網からの出力電圧と、階調との関係を示した図である。
【図１１】図５に示した抵抗網の他の例を示した図である。
【図１２】図１１に示した抵抗網からの出力電圧と、階調との関係の一例を示した図である。
【符号の説明】
【００９６】
１０  画素回路
２０  表示パネル
２１  制御線
２１１  第１電源線
２１２  第２電源線
２１３  走査線
２２  画像信号線
３１  タイミングコントローラ
３２  フレームメモリ
３３  走査ドライバ
３４  参照電圧生成部
３５  ソースドライバ
３５１  シフトレジスタ
３５２  ロードラッチ
３５３  抵抗網
３５４  入力位置設定レジスタ
３５５  入力位置切替部
３５６  セレクタ部
３５６１  セレクタ回路
３５７  画像信号電圧供給部
３５７１  出力回路
４０  入力位置調整部
４１  記憶部
４１１  プログラム
４１２  基準テーブル
４１３  設定テーブル
４２  制御部
４２１  入力位置制御部
Ｃoled  有機ＥＬ素子容量
Ｃs1  第１容量素子
Ｃs2  第２容量素子
ＯＬＥＤ  有機ＥＬ素子
Ｔd  駆動トランジスタ
Ｔrst  リセット用トランジスタ
Ｔs  スイッチングトランジスタ
Ｔth  閾値電圧検出用トランジスタ
Ｒ  抵抗素子
Ｎin  入力点
Ｎout  出力点
【図１】
2010128315.tif 000003
【図２】
2010128315.tif 000004
【図３】
2010128315.tif 000005
【図４】
2010128315.tif 000006
【図５】
2010128315.tif 000007
【図６】
2010128315.tif 000008
【図７】
2010128315.tif 000009
【図８】
2010128315.tif 000010
【図９】
2010128315.tif 000011
【図１０】
2010128315.tif 000012
【図１１】
2010128315.tif 000013
【図１２】
2010128315.tif 000014