(57)【要約】【課題】簡素な回路構成で実現でき、小型化可能な周波数可変フィルタ回路を提供すること。【解決手段】インダクタ１２と可変容量素子１４（第２の並列容量素子）とが並列に接続された並列共振回路２０と、複数の可変容量素子１０、１１及び１３からなるインピーダンス調製回路２１と、２つのエミッタフォロワ回路１６、１８からなるインピーダンス調整回路２２と、を備えて周波数可変フィルタ回路１を構成し、可変容量素子１０の容量値と可変容量素子１１（及び可変容量素子１０と可変容量素子１３）の容量値との比を調整することにより、並列共振回路２０の入力側のインピーダンスを所望値に調整し、エミッタフォロワ回路１６及び１８によって並列共振回路２０の出力側のインピーダンスを所望値に調整することにより、簡素な構成で小型化可能の周波数可変フィルタ回路を構成した。【選択図】図１
2010154232.tif 000002
【特許請求の範囲】
【請求項１】
信号源又は負荷に対し並列に接続された第１の並列容量素子と、
前記第１の並列容量素子の一端にその一端が接続された第１の直列容量素子と、
前記第１の直列容量素子の他端と前記第１の並列容量素子の他端との間に接続された第１のインダクタと、
前記第１のインダクタの両端間に接続された第２の並列容量素子とを備え、
前記第１の並列容量素子の容量値及び第２の並列容量素子の容量値と第１の直列容量素子の容量値とを共に可変とすると共に、前記第１の並列容量素子の容量値と第１の直列容量素子の容量値との比を前記信号源又は負荷側のインピーダンスが所望値となる比に設定したことを特徴とする周波数可変フィルタ回路。
【請求項２】
前記第１の並列容量素子の他端と前記第１のインダクタの他端との間に他の第１の直列容量素子を接続したことを特徴とする請求項１記載の周波数可変フィルタ回路。
【請求項３】
信号源に第１の並列容量素子が接続され、前記信号源又は負荷とは反対側端部に並列に接続された他の負荷又は信号源側のインピーダンスを所望値にするエミッタフォロワ回路を前記第２の並列容量素子の後段に接続したことを特徴とする請求項１又は請求項２記載の周波数可変フィルタ回路。
【請求項４】
前記第１のインダクタの一端と前記第２の並列容量素子の一端との間に第２の直列容量素子を備え、前記第２の直列容量素子の容量値を可変とすると共に、前記第２の並列容量素子の容量値と第２の直列容量素子の容量値との比を前記信号源又は負荷とは反対側端部に並列に接続された前記他の負荷又は信号源側のインピーダンスが所望値となる比に設定したことを特徴とする請求項１又は請求項２記載の周波数可変フィルタ回路。
【請求項５】
前記第２の並列容量素子の他端と前記第１のインダクタの他端との間に第２の直列容量素子を更に接続したことを特徴とする請求項４記載の周波数可変フィルタ回路。
【請求項６】
前記第１のインダクタの両端間にスイッチングダイオードと第２のインダクタとの直列接続回路を接続し、前記スイッチングダイオードをオン・オフすることにより前記第１及び第２のインダクタの合成インダクタンス値を変更可能としたことを特徴とする請求項１から請求項５のいずれかに記載の周波数可変フィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビ受信機等のチューナに用いて好適な周波数可変フィルタ回路に関する。
【背景技術】
【０００２】
テレビ受信機等のチューナで使用される同調用の周波数可変フィルタ回路（トラッキングフィルタと呼ばれる）では、コイルとコンデンサで構成されるフィルタ回路が用いられている。この種のフィルタ回路の回路形式としては、直列共振回路、並列共振回路等があるが、いずれもフィルタ回路に対する入力側（負荷または信号源等）と出力側（負荷等）のインピーダンスがフィルタ特性（帯域幅）に影響を与える。例えば、直列共振回路で高いフィルタ特性を得るには、フィルタ回路前後のインピーダンスを低くする必要があり、並列共振回路で高いフィルタ特性を得るには、フィルタ回路前後のインピーダンスを高くする必要がある。
【０００３】
このような並列共振回路として、ＬＣフィルタ回路の入力側のインピーダンスと出力側のインピーダンスとをインピーダンス整合回路によって整合するＬＣフィルタ回路が知られている（例えば、特許文献１参照）。かかるＬＣフィルタ回路は、並列共振回路と、入力端と並列共振回路との間のインピーダンスを整合する第１のインピーダンス整合回路と、出力端と並列共振回路との間のインピーダンスを整合する第２のインピーダンス整合回路とを備えて構成される。第１のインピーダンス整合回路及び第２のインピーダンス整合回路は、エミッタフォロワトランジスタで構成される。入力端からハイインピーダンスで入力された受信信号は、第１のインピーダンス整合回路でインピーダンス整合された後、並列共振回路に入力される。並列共振回路でフィルタ処理された受信信号は、第２のインピーダンス整合回路でハイインピーダンスに変換された後、出力端へ出力されるように構成されている。
【特許文献１】特開平１１−１６８３４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１記載のＬＣフィルタ回路は、並列共振回路の前段と後段との双方にエミッタフォロワトランジスタを設ける必要があり、回路が複雑化すると共に、回路の小型化が困難であった。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、簡素な回路構成で実現でき、小型化可能な周波数可変フィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の周波数可変フィルタ回路は、信号源又は負荷に対し並列に接続された第１の並列容量素子と、前記第１の並列容量素子の一端にその一端が接続された第１の直列容量素子と、前記第１の直列容量素子の他端と前記第１の並列容量素子の他端との間に接続された第１のインダクタと、前記第１のインダクタの両端間に接続された第２の並列容量素子とを備え、前記第１の並列容量素子の容量値及び第２の並列容量素子の容量値と第１の直列容量素子の容量値とを共に可変とすると共に、前記第１の並列容量素子の容量値と第１の直列容量素子の容量値との比を前記信号源又は負荷側のインピーダンスが所望値となる比に設定したことを特徴とする。
【０００７】
この構成によれば、第１の並列容量の容量値と第１の直列容量素子の容量値との比を調整することにより、第１のインダクタと第２の並列容量素子とで構成される並列共振回路のからみた一方の信号源又は負荷側のインピーダンスを所望値に調整できるので、エミッタフォロワ回路を用いることなく、信号源又は負荷側をハイインピーダンス化でき、回路構成を簡素化できて、小型化可能である。
【０００８】
上記周波数可変フィルタ回路において、前記第１の並列容量素子の他端と前記第１のインダクタの他端との間に他の第１の直列容量素子を接続しても良い。
【０００９】
また、上記周波数可変フィルタ回路において、信号源に第１の並列容量素子が接続され、前記信号源又は負荷とは反対側端部に並列に接続された他の負荷又は信号源側のインピーダンスを所望値にするエミッタフォロワ回路を前記第２の並列容量素子の後段に接続しても良い。
【００１０】
また、本発明は、上記周波数可変フィルタ回路において、前記第１のインダクタの一端と前記第２の並列容量素子の一端との間に第２の直列容量素子を備え、前記第２の直列容量素子の容量値を可変とすると共に、前記第２の並列容量素子の容量値と第２の直列容量素子の容量値との比を前記信号源又は負荷とは反対側端部に並列に接続された前記他の負荷又は信号源側のインピーダンスが所望値となる比に設定したことを特徴とする。
【００１１】
この構成によれば、ハイパスフィルタとして機能し、かつ前段及び後段のそれぞれでエミッタフォロワ回路を用いることなく、インピーダンスをハイインピーダンス化できるので、良好なフィルタ特性を得ることができると共に、更に回路構成を簡略化できる。
【００１２】
また、上記周波数可変フィルタ回路において、前記第２の並列容量素子の他端と前記第１のインダクタの他端との間に第２の直列容量素子を更に接続しても良い。
【００１３】
本発明は、上記周波数可変フィルタ回路において、前記第１のインダクタの両端間にスイッチングダイオードと前記第２のインダクタとの直列接続回路を接続し、前記スイッチングダイオードをオン・オフすることにより前記第１及び第２のインダクタの合成インダクタンス値を変更可能としたことを特徴とする。
【００１４】
この構成によれば、周波数帯域の異なる第１の周波数帯域と第２の周波数帯域との帯域切り替えをインダクタの切替えで実現できるため、キャパシタバンクを切替える構成に比べて、キャパシタバンクの数を削減でき、回路の小型化を図ることができる。
【発明の効果】
【００１５】
本発明によれば、簡素な構成で入力側及び出力側をハイインピーダンスとすることができ、小型化及び周波数特性の改善を図ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
【００１７】
（実施の形態１）
図１は、本発明の実施の形態１に係る周波数可変フィルタ回路１の回路構成図である。本実施の形態１に係る周波数可変フィルタ回路１は、インダクタ１２と可変容量素子１４（第２の並列容量素子）とが並列に接続された並列共振回路２０と、並列共振回路２０からみた負荷１００側のインピーダンス（以下、入力側インピーダンスとする）をハイインピーダンス化するインピーダンス調整回路２１と、並列共振回路２０からみた負荷１１０側のインピーダンス（以下、出力側インピーダンスとする）をハイインピーダンス化するインピーダンス調整回路２２と、を備えて構成される。
【００１８】
並列共振回路２０の一端と他端の間には、ローインピーダンスの入力側の負荷１００が接続されている。負荷１００は信号源であってもよい。並列共振回路２０と入力側の負荷１００との間には、複数の可変容量素子１０、１１及び１３からなるインピーダンス調整回路２１が接続されている。並列共振回路２０の両端間には可変容量素子１０（第１の並列容量素子）が並列に接続され、並列共振回路２０の一端と入力側の負荷１００の一端との間（一方の伝送路）には可変容量素子（第１の直列容量素子）１１が直列に接続されている。並列共振回路２０の他端と入力側の負荷１００の他端との間（他方の伝送路）には可変容量素子（第１の直列容量素子）１３が直列に接続されている。
【００１９】
並列共振回路２０とローインピーダンスの出力側の負荷１１０との間には、２つのエミッタフォロワ回路１６、１８からなるインピーダンス調整回路２２が接続されている。並列共振回路２０の一端と負荷１１０の一端との間（一方の伝送路）には直流カットコンデンサ１５を介してエミッタフォロワ回路１６が直列に接続され、並列共振回路２０の他端と負荷１１０の他端との間（他方の伝送路）には直流カットコンデンサ１７を介してエミッタフォロワ回路１８が直列に接続されている。
【００２０】
入力側負荷１００及び出力側負荷１１０は、信号源又は後段回路のインピーダンスに対応させて、例えば１５０Ωに設定される。可変容量素子１０、１１及び１３には可変容量コンデンサ又はバラクタダイオードを用いることができる。また、並列共振回路２０の可変容量素子１４には多数のキャパシタからなり、容量値を切替え可能なキャパシタバンクを用いることができる。
【００２１】
インピーダンス調整回路２１では、可変容量素子１０の容量値と可変容量素子１１の容量値（及び可変容量素子１０の容量値と可変容量素子１３の容量値）との比によって入力側インピーダンスを調整することができる。例えば、可変容量素子１０の容量値に対して可変容量素子１１の容量値を大きくすることにより、入力側インピーダンスを高くすることができる。このように可変容量素子１０の容量値と可変容量素子１１（及び可変容量素子１０と可変容量素子１３）の容量値との比を調整することにより、入力側インピーダンスを所望のハイインピーダンス値に調整することができる。
【００２２】
一方、出力側インピーダンスは、インピーダンス調整回路２２のエミッタフォロワ回路１６、１８によりハイインピーダンスに設定される。エミッタフォロワ回路１６、１８は、例えばバイポーラトランジスタで構成され、並列共振回路２０の一端をバイポーラトランジスタのベースに接続する。バイポーラトランジスタのコレクタは、図示されないＤＣバイアス電源に接続され、バイポーラトランジスタのエミッタは、出力側の負荷１１０に接続される。このように構成することにより、バイポーラトランジスタのベース側のインピーダンスを高く、またバイポーラトランジスタのエミッタ側のインピーダンスを低くすることができる。すなわち、出力側インピーダンスに相当する並列共振回路２０側からみたエミッタフォロワ回路１６、１８のインピーダンスをハイインピーダンスにすることができ、ローインピーダンスの負荷１１０が接続されていてもフィルタ特性の劣化を防止することができる。
【００２３】
以上のように、本実施の形態１に係る周波数可変フィルタ回路１によれば、入力側の負荷１００と出力側の負荷１１０とが共にハイインピーダンスでなくても並列共振回路２０の入力側インピーダンスと出力側インピーダンスとをハイインピーダンスにすることができ、フィルタ特性を改善することができる。また、入力側インピーダンス調整を可変容量素子１０、１１及び１３の容量値の調整で行うことができるので、回路の構成を簡素化することができる。
【００２４】
次に図２〜図４を参照して、本実施の形態１に係る周波数可変フィルタ回路１の回路モデル１Ａと比較例の回路モデル１Ｂを用いたフィルタ特性のシミュレーション結果を説明する。
【００２５】
図２は、本実施の形態１に係る周波数可変フィルタ回路１の回路モデル１Ａを示している。図２の回路モデル１Ａは、入力側インピーダンスをシミュレーションするように構成され、図１の周波数可変フィルタ回路１のインピーダンス調整回路２２を設けず、エミッタフォロワ回路１６、１８に対応させハイインピーダンスとなる３０００Ωの負荷１１０が接続されている。
【００２６】
図３は、比較例の回路モデル１Ｂを示している。図３の回路モデル１Ｂは、図２の回路モデル１Ａに対応させて構成され、インピーダンス調整回路２１を設けず、入力側にローインピーダンスの負荷１００が直流カットコンデンサ２３、２４を介して接続されている。
【００２７】
図４は、図２の回路モデル１Ａ及び図３の回路モデル１Ｂを用いて、中心周波数を０．５ＧＨｚ〜０．９ＧＨｚの範囲内で変化させたときのフィルタ特性のシミュレーション結果を示している。図中の周波数特性３００は回路モデル１Ａのフィルタ特性を示し、周波数特性２００は回路モデル１Ｂのフィルタ特性を示している。
【００２８】
図中の周波数特性３００に示されるように、回路モデル１Ａは、中心周波数を０．５ＧＨｚ〜０．９ＧＨｚの範囲内に設定したすべての場合で急峻なフィルタ特性をとることを示している。一方、周波数特性２００に示されるように、比較例としての回路モデル１Ｂは、０．５ＧＨｚ〜０．９ＧＨｚのすべての場合でピークが崩れ、ブロードのフィルタ特性をとることを示している。以上のシミュレーション結果から、本実施形態に係る周波数可変フィルタ回路１Ａによれば、周波数可変フィルタ回路１Ａの入力側の負荷１００がローインピーダンスである場合においても、インピーダンス調製回路２１によって入力側インピーダンスをハイインピーダンスにすることができ、広範囲にフィルタ特性を持たせることができる。
【００２９】
（実施の形態２）
次に図５を参照して、本発明の実施の形態２に係る周波数可変フィルタ回路２について説明する。本実施の形態２に係る周波数可変フィルタ回路２は、エミッタフォロワ回路１６、１８を用いずに出力側インピーダンスをハイインピーダンスにした例である。尚、図５では、前述した図１の周波数可変フィルタ回路１と共通する部分には同一の符号を付けている。周波数可変フィルタ回路２は、可変容量素子１１、１３、２５、２６及びインダクタ１２からなるハイパスフィルタと、インダクタ１２の前段及び後段のそれぞれにインダクタ１２と並列に接続される可変容量素子１０及び１４と、を備えて構成される。
【００３０】
ハイパスフィルタの入力側インピーダンスは、図１の周波数可変フィルタ回路１と同様に、可変容量素子１０の容量値と可変容量素子１１の容量値（及び可変容量素子１０の容量値と可変容量素子１３の容量値）とを一定の比にすることによってハイインピーダンス化することができる。一方、ハイパスフィルタの出力側インピーダンスは、可変容量素子１４の容量値と可変容量素子２５の容量値（及び可変容量素子１４の容量値と可変容量素子２６の容量値）との比を一定の比にすることによりハイインピーダンス化することができる。可変容量素子２５及び２６には、前述した可変容量素子１１及び１３と同様に可変容量コンデンサ又はバラクタダイオードを用いることができる。
【００３１】
以上のように、本実施の形態に係る周波数可変フィルタ回路２によれば、可変容量素子１４の容量値と可変容量素子２５及び２６の容量値との比を調整することにより、出力側の負荷１１０がローインピーダンスの場合においても出力側インピーダンスをハイインピーダンスに保つことができ、良好なフィルタ特性を得ることができる。また、エミッタフォロワ回路１６、１８を用いずに構成できるので、簡素な回路構成で、小型化可能な回路構成が実現できる。
【００３２】
（実施の形態３）
次に、図６，７を参照して、本発明の実施の形態３に係る周波数可変フィルタ回路３について説明する。図６は、インダクタを切り替え可能に構成した周波数可変フィルタ回路３の回路構成図であり、図７は、インダクタンス切替え回路４の回路構成図である。
【００３３】
周波数可変フィルタ回路３は、並列共振回路２０のインダクタ接続端Ｌ１、Ｌ２にインダクタ切替回路４が接続され、その他は図１の周波数可変フィルタ回路１と同様に構成される。インダクタンス切替回路４は、第１のインダクタ３０と、第１のインダクタ３０と並列に接続される第２のインダクタ３１と、を備えて構成される。第２のインダクタ３１の一端には、スイッチング素子としての第１のダイオード３２が介挿されており、第２のインダクタ３１の他端には、スイッチング素子としての第２のダイオード３３が介挿されている。インダクタンス切替回路４は、直流カットコンデンサ３９及び４０を介してインダクタ接続端Ｌ１及びＬ２間で伝送路と接続されている。
【００３４】
スイッチ信号は、第１のダイオード３２のアノードに抵抗３６を介して印加され、第２のダイオード３３のアノードに抵抗３７を介して印加される。同じスイッチ信号がインバータ３４を介して第１のダイオード３２のカソードに抵抗３５を介して印加され、第２のダイオード３３のカソードに抵抗３８を介して印加される。スイッチ信号がハイレベルの時は、第１のダイオード３２及び第２のダイオード３３に順方向のバイアスがかけられ、第１のダイオード３２と第２のダイオードが共にオンするので、第１のインダクタ３０と第２のインダクタ３１とが並列に接続される。また、スイッチレベルがローレベルの時には、第１のダイオード及び第２のダイオード３３に逆方向のバイアスがかけられ、第一のダイオード３２と第２のダイオード３３が共にオフになるので、第２のインダクタ３１は周波数可変フィルタ回路３に接続されず、第１のインダクタ３０のみが接続される。
【００３５】
以上のように構成することにより、第１のインダクタ３０のインダクタンス値と第１のインダクタ３０及び第２のインダクタンス３１の合成インダクタンス値との２つのインダクタンス値をスイッチ信号により切替えることができ、周波数可変フィルタ回路３の受信信号のフィルタ処理に用いることができる。例えば、周波数帯域の低い第１の周波数帯域を受信する場合には、インダクタンス切替回路４で第１のインダクタ３０のみを投入し、周波数帯域の高い第２の周波数帯域には、インダクタンス切替回路４の第１のインダクタ３０及び第２のインダクタ３１を投入する。この場合、第１の周波数帯域と第２の周波数帯域を２つの受信バンドに対応させることにより、インダクタの切替えでバンド切り替えが可能となる。
【００３６】
テレビ受信機等のチューナにおいて、キャパシタバンクのバンク切替えで受信バンド切替えに対応させようとするとバンク数が増大することになる。このため、チューナＩＣの小型化が困難であった。一方、本実施の形態３に係る周波数可変フィルタ回路３によれば、受信バンドに応じてインダクタンス切替回路４のインダクタンス値を切替えることができるため、チューナＩＣを小型化できる。
【００３７】
尚、図７のインダクタンス切替回路４は、図２の回路モデル１Ａのインダクタ１２及び図５の周波数可変フィルタ回路２のインダクタ１２と置き換えて用いることもできる。また、使用するインダクタの数は２つに限定されるものではなく、使用する周波数帯域の数に合わせてインダクタを増やして対応することもできる。
【産業上の利用可能性】
【００３８】
本発明は、テレビ受信機のチューナに適用可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１に係る周波数可変フィルタ回路を示す回路構成図である。
【図２】本発明の実施形態１に係る周波数可変フィルタ回路の回路モデル図である。
【図３】比較例としての周波数可変フィルタ回路の回路モデル図である。
【図４】本発明に係る周波数可変フィルタ回路の回路モデルと比較例としての周波数可変フィルタ回路の回路モデルを用いたフィルタ特性のシミュレーション結果を示す図である。
【図５】本発明の実施の形態２に係る周波数可変フィルタ回路を示す回路構成図である。
【図６】本発明の実施の形態３に係る周波数可変フィルタ回路を示す回路構成図である。
【図７】本発明の実施の形態３に係るインダクタンス切替回路を示す回路構成図である。
【符号の説明】
【００４０】
１      周波数可変フィルタ回路      １Ａ    回路モデル                
１Ｂ  回路モデル                    ２    周波数可変フィルタ回路      
３      周波数可変フィルタ回路      ４      インダクタンス切替回路    
１０    可変容量素子                １１    可変容量素子              
１２    インダクタ                  １３    可変容量素子              
１４    可変容量素子                １５    直流カットコンデンサ      
１６    エミッタフォロワ回路        １７    直流カットコンデンサ      
１８    エミッタフォロワ回路        ２０    並列共振回路              
２１    インピーダンス整合回路      ２２  インピーダンス調製回路      
２３    直流カットコンデンサ        ２４    直流カットコンデンサ      
２５    可変容量素子                ２６    可変容量素子              
３０    インダクタ                  ３１    インダクタ                
３２    ダイオード                  ３３    ダイオード                
３４    インバータ                  ３５    抵抗                      
３６    抵抗                        ３７    抵抗                      
３８    抵抗                        ３９    直流カットコンデンサ      
４０    直流カットコンデンサ        １００  負荷                      
１１０  負荷                        Ｌ１    インダクタ接続端
Ｌ２    インダクタ接続端
【図１】
2010154232.tif 000003
【図２】
2010154232.tif 000004
【図３】
2010154232.tif 000005
【図４】
2010154232.tif 000006
【図５】
2010154232.tif 000007
【図６】
2010154232.tif 000008
【図７】
2010154232.tif 000009