(57)【要約】【課題】回路を簡素化し安価なインターリーブコンバータ。【解決手段】リアクトルL1,L2とスイッチング手段Q1,Q2と整流器D1,D2とを有する複数のコンバータを並列に接続した並列コンバータの入力電圧を検出し入力電圧信号を出力する入力電圧検出手段R1,R2、並列コンバータの出力電圧を検出し出力電圧信号を出力する出力電圧検出手段R3,R4、制御手段10を有し、制御手段は出力電圧信号と基準電圧を比較し誤差増幅信号を出力する誤差増幅器11、入力電圧信号と出力電圧信号と誤差増幅信号に基づきオン時間信号とオフ時間信号を生成する演算器12、オン時間信号とオフ時間信号と誤差増幅信号に基づき互いに位相が異なる複数の位相信号を生成する位相信号生成器13、オン時間信号と誤差増幅信号と複数の位相信号に基づき複数の位相信号に同期した複数のパルス列信号を生成するパルス生成器14、複数のパルス列信号で各スイッチング手段を駆動する駆動手段15とを有する。【選択図】図１
2010226888.tif 000002
【特許請求の範囲】
【請求項１】
リアクトルとスイッチング手段と整流器とを有する複数のコンバータを並列に接続した並列コンバータと、前記並列コンバータに電力を供給する入力電源と、前記並列コンバータの出力を平滑する平滑コンデンサと、前記並列コンバータの入力電圧を検出し入力電圧信号を出力する入力電圧検出手段と、前記並列コンバータの出力電圧を検出し出力電圧信号を出力する出力電圧検出手段と、前記並列コンバータを制御する制御手段とを有し、
前記制御手段は、前記出力電圧信号と基準電圧とを比較して誤差増幅信号を出力する誤差増幅器と、
前記入力電圧信号と前記出力電圧信号と前記誤差増幅信号とに基づき演算処理を行いオン時間信号とオフ時間信号を生成する演算手段と、
前記オン時間信号と前記オフ時間信号と前記誤差増幅信号とに基づき互いに位相が異なる複数の位相信号を生成する位相信号生成手段と、
前記オン時間信号と前記誤差増幅信号と前記複数の位相信号とに基づき前記複数の位相信号に同期した複数のパルス列信号を生成するパルス生成手段と、
前記複数のパルス列信号により前記各スイッチング手段を駆動する駆動手段と、
を有することを特徴とするインターリーブコンバータ。
【請求項２】
リアクトルとスイッチング手段と整流器とを有する複数のコンバータを並列に接続した並列コンバータと、前記並列コンバータに電力を供給する入力電源と、前記並列コンバータの出力を平滑する平滑コンデンサと、前記並列コンバータの入力電圧を検出し入力電圧信号を出力する入力電圧検出手段と、前記並列コンバータの出力電圧を検出し出力電圧信号を出力する出力電圧検出手段と、前記並列コンバータを制御する制御手段とを有し、
前記制御手段は、前記出力電圧信号と基準電圧とを比較して誤差増幅信号を出力する誤差増幅器と、
前記入力電圧信号と前記出力電圧信号と前記誤差増幅信号とに基づき演算処理を行いオン時間信号とオフ時間信号を生成する演算手段と、
前記オン時間信号と前記オフ時間信号とに基づき互いに位相が異なる複数の位相信号を生成する位相信号生成手段と、
前記オン時間信号と前記複数の位相信号とに基づき前記複数の位相信号に同期した複数のパルス列信号を生成するパルス生成手段と、
前記複数のパルス列信号により前記各スイッチング手段を駆動する駆動手段と、
を有することを特徴とするインターリーブコンバータ。
【請求項３】
前記位相信号生成手段は、前記オン時間信号と前記オフ時間信号と前記誤差増幅信号とに基づき生成される周波数信号のｎ倍の周波数信号を生成する信号生成手段と、前記信号生成手段の出力信号をｎ分周するとともに互いに位相が異なるｎ個の位相信号を出力する分周手段とを有することを特徴とする請求項１記載のインターリーブコンバータ。
【請求項４】
前記位相信号生成手段は、前記オン時間信号と前記オフ時間信号とに基づき生成される周波数信号のｎ倍の周波数信号を生成する信号生成手段と、前記信号生成手段の出力信号をｎ分周するとともに互いに位相が異なるｎ個の位相信号を出力する分周手段とを有することを特徴とする請求項２記載のインターリーブコンバータ。
【請求項５】
前記演算手段は、前記誤差増幅信号に基づき前記オン時間信号を生成し、前記入力電圧信号と前記出力電圧信号と前記オン時間信号とに基づき前記オフ時間信号を生成することを特徴とする請求項１乃至請求項４のいずれか１項記載のインターリーブコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターリーブコンバータに関し、特にそのコンバータの制御手段の技術に関する。
【背景技術】
【０００２】
インターリーブコンバータは、例えば特許文献１〜３に開示されている。このインターリーブコンバータは、複数のコンバータを並列に接続し、各コンバータの位相をそれぞれずらすことでコンバータに入力される電流及び出力される電流の電流リップルを軽減させる電力変換装置である。また、特許文献３,４には、インターリーブコンバータの位相制御手段が開示されている。
【０００３】
図１６は昇圧型コンバータを２回路使用して構成した従来のインターリーブコンバータの回路構成図である。
【０００４】
図１６において、直流電源からなる入力電源Ｖinの両端には昇圧リアクトルＬ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ１とスイッチング電流検出器ＣＴ１との第１直列回路が接続されている。リアクトルＬ１とスイッチング素子Ｑ１との接続点には整流器Ｄ１のアノードが接続され、整流器Ｄ１のカソードは平滑コンデンサＣoを介して接地されている。
【０００５】
入力電源Ｖinの両端には、昇圧リアクトルＬ２とＭＯＳＦＥＴからなるスイッチング素子Ｑ２とスイッチング電流検出器ＣＴ２との第２直列回路が接続されている。リアクトルＬ２とスイッチング素子Ｑ２との接続点には整流器Ｄ２のアノードが接続され、整流器Ｄ２のカソードは平滑コンデンサＣoを介して接地されている。
【０００６】
電圧検出器２０は、平滑コンデンサＣｏの両端から出力される出力電圧Ｖoを入力して出力電圧信号ＶＦＢを出力する。第１制御回路２１は、スイッチング電流検出器ＣＴ１からの出力と出力電圧信号ＶＦＢとに基づき出力信号Ｖdr１を生成してこの出力信号Ｖdr１によりスイッチング素子Ｑ１のゲートをオン／オフ制御する。充放電器２３は、第１制御回路２１から出力信号Ｖdr１を入力するとともに、一方の出力端に位相制御コンデンサＣ２１が接続され他方の出力端に位相制御コンデンサＣ２２が接続されている。
【０００７】
第２制御回路２２は、スイッチング電流検出器ＣＴ２からの出力と出力電圧信号ＶＦＢと位相制御コンデンサＣ２１，Ｃ２２の出力とに基づき出力信号Ｖdr２を生成してこの出力信号Ｖdr２によりスイッチング素子Ｑ２のゲートをオン／オフ制御する。
【０００８】
昇圧リアクトルＬ１とスイッチング素子Ｑ１と第１スイッチング電流検出器ＣＴ１と整流器Ｄ１と第１制御回路２１とは第１コンバータを構成している。昇圧リアクトルＬ２とスイッチング素子Ｑ２とスイッチング電流検出器ＣＴ２と整流器Ｄ２と第２制御回路２２とは第２コンバータを構成している。第１コンバータと第２コンバータの入力端と出力端とのそれぞれは、互いに接続され、昇圧型インターリーブコンバータを構成している。
【０００９】
昇圧コンバータはスイッチング素子Ｑ１，Ｑ２のオンオフによって、入力電圧Ｖinよりも高い出力電圧Ｖｏを出力する。スイッチング素子Ｑ１（又はＱ２）のオン期間に、Ｖin→Ｌ１（又はＬ２）→Ｑ１（又はＱ２）→Ｖinの経路で電流が流れ、昇圧リアクトルＬ１（又はＬ２）に磁束エネルギを蓄積する。スイッチング素子Ｑ１（又はＱ２）のオフ期間に、Ｖin→Ｌ１（又はＬ２）→Ｄ１（又はＤ２）→Ｃｏ→Ｖinの経路で電流が流れ、スイッチング素子Ｑ１（又はＱ２）のオン期間に昇圧リアクトルＬ１（又はＬ２）に蓄積された磁束エネルギを放出する。この動作は以下の式で表すことができる。
【数１】
2010226888.tif 000003
【００１０】
ここで、ΔＩＬは昇圧リアクトルＬ１（又はＬ２）に流れる電流の変化量、Ｖinは入力電源Ｖinの両端電圧、Ｖｏは平滑コンデンサＣｏの両端電圧、ＶＦは整流器Ｄ１（又はＤ２）の順方向降下電圧、Ｌは昇圧リアクトルＬ１（又はＬ２）のインダクタンス値、Ｔonはスイッチング素子Ｑ１（又はＱ２）のオン時間、Ｔoffはスイッチング素子Ｑ１（又はＱ２）のオフ時間を示す。式（１）よりスイッチング素子Ｑ１（又はＱ２）のオフ期間Ｔoffの最小値は、入力電圧Ｖinと出力電圧Ｖｏ及びオン期間Ｔonによって求められる。
【数２】
2010226888.tif 000004
【００１１】
図１７は従来のインターリーブコンバータの各部の動作波形を示す図である。図１７において、Ｖdr１はスイッチング素子Ｑ１の駆動信号、Ｖc２１，Ｖc２２は位相制御コンデンサＣ２１，Ｃ２２の両端電圧、Ｖdr２はスイッチング素子Ｑ２の駆動信号、Ｖi１はスイッチング電流検出器ＣＴ１の出力信号、Ｖi２はスイッチング電流検出器ＣＴ２の出力信号、Ｉi１はリアクトルＬ１に流れる電流、Ｉi２はリアクトルＬ２に流れる電流、Ｉiはインターリーブコンバータの入力電流、Ｉd１は整流器Ｄ１に流れる電流、Ｉd２は整流器Ｄ２に流れる電流、Ｉｏはインターリーブコンバータの出力電流である。
【００１２】
第１コンバータは、電圧検出器２０の出力信号ＶＦＢとスイッチング電流検出器ＣＴ１の出力信号Ｖi１とに基づきスイッチング素子Ｑ１を駆動する駆動信号Ｖdr１を出力し、入力電源Ｖinから出力電圧Ｖｏに電圧を変換する。スイッチング素子Ｑ１がオンすると、入力電圧Ｖinが昇圧リアクトルＬ１に印加され磁束エネルギが昇圧リアクトルＬ１に蓄積される。スイッチング素子Ｑ１がオンすると、昇圧リアクトルＬ１に蓄積された磁束エネルギーは第１整流器Ｄ１を介して平滑コンデンサＣｏに充電される。
【００１３】
このようにスイッチング素子Ｑ１のオンオフ動作によって、第１コンバータは入力電源Ｖinから平滑コンデンサＣｏへの電力変換を行っている。同様にスイッチング素子Ｑ２のオンオフ動作によって、第２コンバータは入力電源Ｖinから平滑コンデンサＣｏへの電力変換を行っている。第１コンバータと第２コンバータとは互いに位相差をもって動作させることで入力電源Ｖin、平滑コンデンサＣｏに流れる電流リップルを抑えることができる。この効果は互いに均一な位相差を持って並列に接続されるコンバータの数に比例する。
【００１４】
図１６に示す従来例では、各コンバータの位相を適切に制御するために充放電器２３が設けられている。充放電器２３はスイッチング素子Ｑ１の駆動信号Ｖdr１に同期して、位相制御コンデンサＣ２１，Ｃ２２の充放電を行う。位相制御コンデンサＣ２１が充電されている期間には位相制御コンデンサＣ２２は放電され、位相制御コンデンサＣ２１が放電されている期間には位相制御コンデンサＣ２２は充電される。位相制御コンデンサＣ２１，Ｃ２２の両端電圧Ｖc２１，Ｖc２２は互いに位相が１８０度ずれた三角波をなす。この位相のずれた２つの三角波信号を比較すると、スイッチング素子Ｑ１の駆動信号Ｖdr１の周期の半分の時点で電圧値が交互に入れ代わる。第２制御回路２２は入力される位相制御コンデンサＣ２１，Ｃ２２の両端電圧Ｖc２１とＶc２２とを互いに比較し、その電圧が入れ代わる時点を検出し、スイッチング素子Ｑ２へ駆動信号Ｖdr２を出力する。このように構成することで、第１コンバータに対して１８０度の位相差を第２コンバータに付与している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開昭６２−５８８７１号公報
【特許文献２】特開昭６３−１８６５５５号公報
【特許文献３】特許第３５７０１１３号公報
【特許文献４】特許第３４８０２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、このように構成されたインターリーブコンバータは、位相制御コンデンサＣ２１，Ｃ２２の容量差によって第１及び第２コンバータの位相差が変化してしまう。また、接続される並列コンバータ数はそれ以上の位相制御コンデンサを必要とし、コンバータ数が増えた場合には回路が複雑化してしまう。
【００１７】
本発明の課題は、回路を簡素化して安価なインターリーブコンバータを提供することにある。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明は、リアクトルとスイッチング手段と整流器とを有する複数のコンバータを並列に接続した並列コンバータと、前記並列コンバータに電力を供給する入力電源と、前記並列コンバータの出力を平滑する平滑コンデンサと、前記並列コンバータの入力電圧を検出し入力電圧信号を出力する入力電圧検出手段と、前記並列コンバータの出力電圧を検出し出力電圧信号を出力する出力電圧検出手段と、前記並列コンバータを制御する制御手段とを有し、
前記制御手段は、前記出力電圧信号と基準電圧とを比較して誤差増幅信号を出力する誤差増幅器と、前記入力電圧信号と前記出力電圧信号と前記誤差増幅信号とに基づき演算処理を行いオン時間信号とオフ時間信号を生成する演算手段と、
前記オン時間信号とオフ時間信号と前記誤差増幅信号とに基づき互いに位相が異なる複数の位相信号を生成する位相信号生成手段と、前記オン時間信号と前記誤差増幅信号と前記複数の位相信号とに基づき前記複数の位相信号に同期した複数のパルス列信号を生成するパルス生成手段と、前記複数のパルス列信号により前記各スイッチング手段を駆動する駆動手段とを有することを特徴とする。
【００１９】
また、本発明は、リアクトルとスイッチング手段と整流器とを有する複数のコンバータを並列に接続した並列コンバータと、前記並列コンバータに電力を供給する入力電源と、前記並列コンバータの出力を平滑する平滑コンデンサと、前記並列コンバータの入力電圧を検出し入力電圧信号を出力する入力電圧検出手段と、前記並列コンバータの出力電圧を検出し出力電圧信号を出力する出力電圧検出手段と、前記並列コンバータを制御する制御手段とを有し、前記制御手段は、前記出力電圧信号と基準電圧とを比較して誤差増幅信号を出力する誤差増幅器と、前記入力電圧信号と前記出力電圧信号と前記誤差増幅信号とに基づき演算処理を行いオン時間信号とオフ時間信号を生成する演算手段と、前記オン時間信号とオフ時間信号とに基づき互いに位相が異なる複数の位相信号を生成する位相信号生成手段と、前記オン時間信号と前記複数の位相信号とに基づき前記複数の位相信号に同期した複数のパルス列信号を生成するパルス生成手段と、前記複数のパルス列信号により前記各スイッチング手段を駆動する駆動手段とを有することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、位相信号を入力電圧と出力電圧と誤差増幅信号との演算結果から求めるので、動作開始直後から良好な位相信号を生成でき、また、リアクトルに流れる電流を検出することなく、ゼロ電流状態を検出することができる。このため、補助巻線などの周辺部品が増えることなく、並列に接続されるコンバータ数の増加による回路の複雑化を極力押さえることができ、安価なインターリーブコンバータを提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施例１のインターリーブコンバータを示す回路構成図である。
【図２】実施例１のインターリーブコンバータ内に設けられた演算器を示す回路構成図である。
【図３】実施例１のインターリーブコンバータ内に設けられた乗除算回路を示す回路構成図である。
【図４】実施例１のインターリーブコンバータ内に設けられた演算器の入出力特性を示す波形例を示す図である。
【図５】実施例１のインターリーブコンバータ内に設けられた位相信号生成器を示す回路構成図である。
【図６】図５に示す位相信号生成器内の分周回路を示す回路構成図である。
【図７】図５に示す位相信号生成器の各部の動作波形を示す図である。
【図８】実施例１のインターリーブコンバータ内に設けられたパルス生成器を示す回路構成図である。
【図９】図８に示すパルス生成器の各部の動作波形を示す図である。
【図１０】本発明の実施例２のインターリーブコンバータを示す回路構成図である。
【図１１】実施例２のインターリーブコンバータ内に設けられた演算器を示す回路構成図である。
【図１２】実施例２のインターリーブコンバータ内に設けられた位相信号生成器を示す回路構成図である。
【図１３】図１２に示す位相信号生成器内の分周回路を示す回路構成図である。
【図１４】図１２に示す位相信号生成器の各部の動作波形を示す図である。
【図１５】実施例２のインターリーブコンバータ内に設けられたパルス生成器を示す回路構成図である。
【図１６】従来のインターリーブコンバータの一例を示す回路構成図である。
【図１７】従来のインターリーブコンバータの各部の動作波形を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態のインターリーブコンバータを図面を参照しながら詳細に説明する。このインターリーブコンバータは、入力電源から入力される電力の力率を改善する。
【実施例１】
【００２３】
図１は本発明の実施例１のインターリーブコンバータを示す回路構成図である。
【００２４】
図１において、全波整流器ＲＣ１は、交流電源Ｖacから交流電圧を入力し入力された交流電圧を全波整流して直流電圧Ｖinを出力する。全波整流器ＲＣ１の出力端には、昇圧リアクトルＬ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ１との第１直列回路が接続されている。昇圧リアクトルＬ１とスイッチング素子Ｑ１との接続点には整流器Ｄ１のアノードが接続され、整流器Ｄ１のカソードは平滑コンデンサＣｏを介して接地されている。
【００２５】
全波整流器ＲＣ１の出力端には、リアクトルＬ２とＭＯＳＦＥＴからなるスイッチング素子Ｑ２との第２直列回路が接続されている。昇圧リアクトルＬ２とスイッチング素子Ｑ２との接続点には整流器Ｄ２のアノードが接続され、整流器Ｄ２のカソードは平滑コンデンサＣｏを介して接地されている。
【００２６】
全波整流器ＲＣ１の出力端には、抵抗Ｒ１と抵抗Ｒ２とからなる第１分圧抵抗が接続され、平滑コンデンサＣｏの両端には、抵抗Ｒ３と抵抗Ｒ４とからなる第２分圧抵抗が接続されている。
【００２７】
制御回路１０は、第１分圧抵抗の中点電圧と第２分圧抵抗の中点電圧とを入力し、スイッチング素子Ｑ１，Ｑ２のゲートに駆動信号を出力する。制御回路１０は、誤差増幅器１１、演算器１２、位相信号生成器１３、パルス生成器１４、駆動回路１５を備える。
【００２８】
誤差増幅器１１は、第２分圧抵抗の中点電圧ＶＦＢと基準電圧Ｖrefとの誤差を増幅して誤差増幅信号ＶＣＯＭＰを出力する。演算器１２は、第１分圧抵抗の中点電圧ＶＩＮと第２分圧抵抗の中点電圧ＶＦＢと誤差増幅信号ＶＣＯＭＰとを入力し、これらの電圧を演算して演算出力として、スイッチング素子Ｑ１（又はＱ２）のオン時間に比例した信号であるオン時間信号Ｉonとスイッチング素子Ｑ１（又はＱ２）のオフ時間に比例した信号であるオフ時間信号Ｉoffとを出力する。
【００２９】
位相信号生成器１３は、オン時間信号Ｉonとオフ時間信号Ｉoffと誤差増幅信号ＶＣＯＭＰとに基づき、それぞれ位相の異なる位相信号Ｐh１と位相信号Ｐh２とを生成して出力する。パルス生成器１４は、位相信号Ｐh１と位相信号Ｐh２とオン時間信号Ｉonと誤差増幅信号ＶＣＯＭＰとに基づき、デューティ比が同じで且つ位相が異なるパルス列信号ＰＷＭ１，ＰＷＭ２とを生成して出力する。駆動回路１５は、パルス列信号ＰＷＭ１，ＰＷＭ２とに基づき、スイッチング素子Ｑ１を駆動する第１駆動信号Ｖdr１とスイッチング素子Ｑ２を駆動する第２駆動信号Ｖdr２を生成して、対応するスイッチング素子に出力する。
【００３０】
昇圧リアクトルＬ１とスイッチング素子Ｑ１と整流器Ｄ１とは、第１コンバータを構成している。昇圧リアクトルＬ２とスイッチング素子Ｑ２と整流器Ｄ２とは、第２コンバータを構成している。第１コンバータと第２コンバータの入力端と出力端のそれぞれは、互いに接続され、インターリーブコンバータを構成している。
【００３１】
実施例１のインターリーブコンバータは、交流入力電源Ｖacから入力される交流入力電流Ｉacの力率を改善する力率改善動作する。力率を改善するためには入力電流は入力電圧に比例して変化する必要がある。力率改善を行った場合の入力電流（ＩＬ・Ｖin）の状態式を式（１）を変形して示すと
【数３】
2010226888.tif 000005
【００３２】
となり、スイッチング素子のオン期間は入力電圧の位相に関係なく電力に合わせて変化し、スイッチング素子のオフ期間は入力電圧と出力電圧とスイッチング素子のオン期間によって求められる。
【００３３】
スイッチング素子のオン時間Ｔonとオフ時間Ｔoffとをコンデンサの定電流充電（又は放電）で作成した場合以下の式が得られる。
【数４】
2010226888.tif 000006
【００３４】
ここで、Ｃoscは発振用コンデンサ、ＶＣＯＭＰは誤差増幅信号、Ｉonはオン時間信号、Ｉoffはオフ時間信号をそれぞれ示す。スイッチング素子のオン時間Ｔonは、誤差増幅信号ＶＣＯＭＰによって変化するため、オン時間信号Ｉonは定数又は誤差増幅信号の関数となる。式（２）に式（５）、式（６）を代入しオフ時間信号Ｉoffについて解くと以下のようになる。
【数５】
2010226888.tif 000007
【００３５】
つまり、オフ時間信号Ｉoffはオン時間信号Ｉonに出力電圧Ｖｏと入力電圧Ｖinの差を入力電圧Ｖinで割った値を乗じたものとなる。
【００３６】
図２は本発明の実施例１のインターリーブコンバータ内の演算器１２の回路構成図である。図２において、オペアンプＡＰ１は、非反転入力端子が誤差増幅信号ＶＣＯＭＰに接続され、出力端子がＭＯＳＦＥＴＱ１０のゲートに接続され、反転入力端子が抵抗Ｒ１０を介して接地され且つＭＯＳＦＥＴＱ１０のソースに接続されている。ＭＯＳＦＥＴＱ１０のドレインから誤差増幅信号ＶＣＯＭＰに比例した電流信号Ｉvcompが第１カレントミラー回路１２１を介して乗除算回路１２２に出力される。オペアンプＡＰ１とＭＯＳＦＥＴＱ１０とは第１電圧電流変換回路を構成する。
【００３７】
オペアンプＡＰ２は、非反転入力端子が第１分圧抵抗の中点電圧ＶＩＮに接続され、出力端子がＭＯＳＦＥＴＱ１１のゲートに接続され、反転入力端子が抵抗Ｒ１１を介して接地され且つＭＯＳＦＥＴＱ１１のソースに接続されている。ＭＯＳＦＥＴＱ１１のドレインから第１分圧抵抗の中点電圧ＶＩＮに比例した電流信号Ｉvinが乗除算回路１２３に出力される。オペアンプＡＰ２とＭＯＳＦＥＴＱ１１とは第２電圧電流変換回路を構成する。
【００３８】
オペアンプＡＰ３は、非反転入力端子が第２分圧抵抗の中点電圧ＶＦＢに接続され、出力端子がＭＯＳＦＥＴＱ１２のゲートに接続され、反転入力端子が抵抗Ｒ１２を介して接地され且つＭＯＳＦＥＴＱ１２のソースに接続されている。ＭＯＳＦＥＴＱ１２のドレインから第２分圧抵抗の中点電圧ＶＦＢに比例した電流信号Ｉvfbが乗除算回路１２３に出力される。オペアンプＡＰ３とＭＯＳＦＥＴＱ１２とは第３電圧電流変換回路を構成する。
【００３９】
第１カレントミラー回路１２１において、トランジスタＱ１３のコレクターベース及びトランジスタＱ１４のベースが接続されて入力端をなし、トランジスタＱ１３、Ｑ１４のエミッタは電源Ｒegに接続され、トランジスタＱ１４のコレクタが出力端を構成する。乗除算回路１２２は、第１カレントミラー回路１２１を介して差動増幅信号ＶＣＯＭＰに比例した電流信号Ｉvcompと定電流Ｉ１０とに基づき乗除算処理を行い、乗除算出力としてオン時間信号Ｉonを出力する。
【００４０】
乗除算回路１２３は、乗除算回路１２２のオン時間信号Ｉonと第１分圧抵抗の中点電圧ＶＩＮに比例した電流信号Ｉvinと第２分圧抵抗の中点電圧ＶＦＢに比例した電流信号Ｉvfbとに基づき乗除算処理を行い、乗除算出力としてオフ時間信号Ｉoffを出力する。
【００４１】
図３は実施例１のインターリーブコンバータ内に設けられた乗除算回路１２２，１２３を示す回路構成図である。図３において、トランジスタＱ３０のベースとコレクタは電源Ｒegに接続され、トランジスタＱ３０のエミッタは、Ｉａ入力端子とトランジスタＱ３２のベースに接続されている。トランジスタＱ３２のコレクタは電源Ｒegに接続され、エミッタはＩｂ入力端子とトランジスタＱ３４のベースに接続されている。トランジスタＱ３４のエミッタはトランジスタＱ３５のエミッタと電流源Ｉtailの一端とに接続されている。
【００４２】
トランジスタＱ３４のコレクタはトランジスタＱ３３のベースとトランジスタＱ３１のエミッタとに接続されている。トランジスタＱ３５のベースはＩｃ入力端子とトランジスタＱ３３のエミッタとに接続され、トランジスタＱ３５のコレクタはＩout出力端子に接続されている。トランジスタＱ３３のコレクタは電源Ｒegに接続され、トランジスタＱ３１のベースとコレクタは電源Ｒegに接続されている。トランジスタＱ３０〜Ｑ３５は、ＮＰＮ型のトランジスタであり、乗除算回路を構成している。
【００４３】
Ｉout出力端子には、Ｉａ入力端子の入力電流とＩｂ入力端子入力電流との乗算結果をＩｃ入力端子の入力電流で割った値が電流信号として出力される。また、Ｉout出力端子の最大出力は電流源Ｉtail未満に制限される。
【００４４】
図４は実施例１のインターリーブコンバータ内に設けられた演算器１２の入出力特性を示す波形例を示す図である。図４（ａ）は誤差増幅信号ＶＣＯＭＰを変化させた時のオン時間信号Ｉonの変化を示す。乗除算回路１２２のＩａ入力端子とＩｂ入力端子には定電流Ｉ１０が入力され、Ｉｃ入力端子には電流信号Ｉvcompが入力される。乗除算回路１２２の構成式は、電流源Ｉ１０×電流源Ｉ１０／電流信号Ｉvcompとなり、オン時間信号Ｉonは誤差増幅信号ＶＣＯＭＰに対して反比例の特性となる。
【００４５】
図４（ｂ）は第２分圧抵抗の中点電圧ＶＦＢを一定値に保ち、第１分圧抵抗の中点電圧ＶＩＮを変化させたときのオフ時間信号Ｉoffの変化を示す。乗除算回路１２３のＩａ入力端子とＩｂ入力端子にはオン時間信号Ｉonと第２分圧抵抗の中点電圧ＶＦＢに比例した電流信号Ｉvfbから第１分圧抵抗の中点電圧ＶＩＮに比例した電流信号Ｉvinを引いた入出力差信号Ｉvfb−Ｉvinが入力される。Ｉｃ入力端子には第１分圧抵抗の中点電圧ＶＩＮに比例した電流信号Ｉvinがそれぞれ入力されている。
【００４６】
乗除算回路１２３の構成式は、オン時間信号Ｉon×入出力差信号（Ｉvfb−Ｉvin）／（第１分圧抵抗の中点電圧ＶＩＮに比例した電流信号Ｉvin）となる。これは式（７）で示したものと同等となり、乗除算回路１２３の出力はオフ時間信号Ｉoffとなる。
【００４７】
図５は実施例１のインターリーブコンバータ内に設けられた位相信号生成器１３を示す回路構成図である。図５において、Ｉon入力端子はトランジスタＱ４０のベースとコレクタ及びトランジスタＱ４１のベースに接続され、トランジスタＱ４０，４１のエミッタは電源Ｒegに接続されている。トランジスタＱ４１のコレクタはＭＯＳＦＥＴＱ４４のソースに接続され、ＭＯＳＦＥＴＱ４４のドレインはＭＯＳＦＥＴＱ４６のドレイン及び発振用コンデンサＣ１の一端とコンパレータＣＰ１の非反転入力端子とコンパレータＣＰ２の反転入力端子に接続されている。ＭＯＳＦＥＴＱ４４のゲートはＭＯＳＦＥＴＱ４６のゲートとＲＳフリップフロップＦＦ１の反転出力Ｑｂに接続されている。
【００４８】
ＭＯＳＦＥＴＱ４６のソースはトランジスタＱ４３のコレクタに接続され、トランジスタＱ４３のベースはトランジスタＱ４２のベースとコレクタとＩoff入力端子に接続されている。トランジスタＱ４２，Ｑ４３のエミッタは接地され、発振用コンデンサＣ１の他端は接地されている。
【００４９】
コンパレータＣＰ１の反転入力端子は誤差増幅信号Ｖcomp端子に接続され、コンパレータＣＰ１の出力端子はＲＳフリップフロップＦＦ１のリセット端子に接続されている。コンパレータＣＰ２の非反転入力端子は、基準電源Ｖrefの一端に接続され、コンパレータＣＰ２の出力端子はＲＳフリップフロップＦＦ１のセット端子に接続されている。
【００５０】
ＲＳフリップフロップＦＦ１の出力Ｑは分周回路１３２の入力端に接続され、分周回路１３２の出力端から位相信号Ｐh１と位相信号Ｐh２とが出力されている。トランジスタＱ４０とトランジスタＱ４１とは第２カレントミラー回路１３１を構成する。トランジスタＱ４２とトランジスタＱ４３とは第３カレントミラー回路を構成する。ＭＯＳＦＥＴＱ４４とＭＯＳＦＥＴＱ４５とはスイッチ回路を構成する。
【００５１】
図６は図５に示す位相信号生成器１３内の分周回路１３２を示す回路構成図である。図６において、入力端子ＩＮ１はＴフリップフロップＦＦ２のＴ入力に接続され、ＴフリップフロップＦＦ２の出力ＱはインバータＩＮＶ１の入力端とアンド回路ＡＮＤ２の一方の入力端と遅延回路ＤＬ１の入力と排他的論理和回路ＥＯＲ１の一方の入力端に接続されている。インバータＩＮＶ１の出力はアンド回路ＡＮＤ１の一方の入力に接続され、遅延回路ＤＬ１の出力は排他的論理和回路ＥＯＲ１の他方の入力に接続され、排他的論理和回路ＥＯＲ１の出力はアンド回路ＡＮＤ２の他方の入力とアンド回路ＡＮＤ１の他方の入力に接続されている。アンド回路ＡＮＤ１の出力は第１位相信号Ｐh１を出力し、アンド回路ＡＮＤ２の出力は第２位相信号Ｐh２を出力する。
【００５２】
ＴフリップフロップＦＦ２と、インバータＩＮＶ１と、排他的論理和回路ＥＯＲ１と、遅延回路ＤＬ１と、アンド回路ＡＮＤ１，ＡＮＤ２とは分周回路を構成している。
【００５３】
図７は図５に示す位相信号生成器１３の各部の動作波形を示す図である。図７において、ＶＣＯＭＰは誤差増幅器１１の出力電圧、Ｖc１は発振用コンデンサＣ１の両端電圧、Ｖrefは基準電源Ｖrefの出力電圧、ＣＰ１はコンパレータＣＰ１の出力信号、ＣＰ２はコンパレータＣＰ２の出力信号、ＦＦ１ＱはＲＳフリップフロップＦＦ１の出力Ｑ、ＦＦ２ＱはＴフリップフロップＦＦ２の出力Ｑ、ＥＯＲ１は排他的論理和ＥＯＲ１の出力、Ｐh１はアンド回路ＡＮＤ１の出力である第１位相信号Ｐh１、Ｐh２はアンド回路ＡＮＤ２の出力である第２位相信号Ｐh２である。
【００５４】
まず、位相信号生成器１３には演算器１２により生成されたオン時間信号Ｉonとオフ時間信号Ｉoffとがそれぞれ入力され、第２カレントミラー回路Ｑ４０，Ｑ４１及び第３カレントミラー回路Ｑ４２，Ｑ４３とスイッチ回路Ｑ４４，Ｑ４６を介して発振用コンデンサＣ１に送られる。
【００５５】
スイッチ回路Ｑ４４，Ｑ４６は、ＲＳフリップフロップＦＦ１の状態に合わせてオン時間信号Ｉonで発振用コンデンサＣ１を充電するか、オフ時間信号Ｉoffで発振用コンデンサＣ１を放電するかを切替える。
【００５６】
ＲＳフリップフロップＦＦ１がセット状態のとき、ＲＳフリップフロップＦＦ１の反転出力Ｑｂは“Ｌ”である。このとき、スイッチ回路のＭＯＳＦＥＴＱ４４はオン状態で、ＭＯＳＦＥＴＱ４６はオフ状態である。このため、トランジスタＱ４０，Ｑ４１を介して、オン時間信号Ｉonにより発振用コンデンサＣ１が充電されて発振用コンデンサＣ１の両端電圧は上昇する。発振用コンデンサＣ１の両端電圧が誤差増幅信号ＶＣＯＭＰ以上に充電されると、コンパレータＣＰ１の出力は“Ｌ”から“Ｈ”に切り換わり、ＲＳフリップフロップＦＦ１がリセットされる。
【００５７】
ＲＳフリップフロップＦＦ１がリセットされると、ＲＳフリップフロップＦＦ１の反転出力Ｑｂは“Ｈ”となる。このとき、スイッチ回路のＭＯＳＦＥＴＱ４４はオフ状態で、ＭＯＳＦＥＴＱ４６はオン状態となる。このため、発振用コンデンサＣ１に充電された電荷は、トランジスタＱ４２，Ｑ４３を介して、オフ時間信号Ｉoffにより放電され、発振用コンデンサＣ１の両端電圧は低下する。
【００５８】
発振用コンデンサＣ１の両端電圧Ｖc１が基準電源Ｖref以下に放電されると、コンパレータＣＰ２の出力は“Ｌ”から“Ｈ”に切り換わり、ＲＳフリップフロップＦＦ１が再びセットされる。以上の動作を繰り返し、生成されたパルス列は分周回路１３２に入力される。
【００５９】
分周回路１３２に入力されたパルス列は、ＴフリップフロップＦＦ２によって２分周される。ＴフリップフロップＦＦ２によって分周された信号は、入力されるパルス列の周波数が大きく変化しなければ、デューティ比が約５０％のパルス列となる。このデューティ比５０％のパルス列に基づき、立上りエッジと立下りエッジとにそれぞれ同期した信号を遅延回路ＤＬ１、インバータＩＮＶ１、排他的論理和回路ＥＯＲ１、アンド回路ＡＮＤ１，ＡＮＤ２を用いて生成し、第１位相信号Ｐh１、第２位相信号Ｐh２として出力する。
【００６０】
図５に示した位相信号生成器１３は、２つのコンバータを制御するための位相信号を生成する。このため、発振用コンデンサＣ１の充放電の周波数を本来の発振周波数の２倍となるようにオン時間信号Ｉonとオフ時間信号Ｉoffを２倍とするか、発振用コンデンサＣ１を１／２の値に調整している。
【００６１】
図８は実施例１のインターリーブコンバータ内に設けられたパルス生成器１４を示す回路構成図である。図８において、オン時間信号Ｉon入力端子はトランジスタＱ５０のベースとコレクタとトランジスタＱ５１のベースとトランジスタＱ５２のベースに接続されている。トランジスタＱ５０，Ｑ５１，Ｑ５２のエミッタは電源Ｒegに接続され、トランジスタＱ５１のコレクタは第１オン時間生成用コンデンサＣ２の一端とＭＯＳＦＥＴＱ５４のドレインとコンパレータＣＰ４の非反転入力端子に接続されている。
【００６２】
トランジスタＱ５２のコレクタは第２オン時間生成用コンデンサＣ３の一端とＭＯＳＦＥＴＱ５３のドレインとコンパレータＣＰ３の非反転入力端子に接続されている。
【００６３】
誤差増幅信号ＶＣＯＭＰ入力端子はコンパレータＣＰ３の反転入力端子とコンパレータＣＰ４の反転入力端子に接続され、第１オン時間生成用コンデンサＣ２の他端は接地されている。コンパレータＣＰ４の出力はＲＳフリップフロップＦＦ４のリセット端子に接続され、第１位相信号Ｐh１入力端子はＭＯＳＦＥＴＱ５４のゲートとＲＳフリップフロップＦＦ４のセット端子に接続されている。ＭＯＳＦＥＴＱ５４のソースは接地され、ＲＳフリップフロップＦＦ４の出力ＱはＰＷＭ１出力端に接続されている。
【００６４】
第２オン時間生成用コンデンサＣ３の他端は接地され、コンパレータＣＰ３の出力はＲＳフリップフロップＦＦ３のリセット端子に接続されている。第２位相信号Ｐh２入力端子はＭＯＳＦＥＴＱ５３のゲートとＲＳフリップフロップＦＦ３のセット端子に接続されている。ＭＯＳＦＥＴＱ５３のソースは接地され、ＲＳフリップフロップＦＦ３の出力ＱはＰＷＭ２出力端に接続されている。
【００６５】
コンパレータＣＰ４と、第１オン時間生成用コンデンサＣ２と、ＭＯＳＦＥＴ Ｑ５４と、ＲＳフリップフロップＦＦ４とは第１オン時間生成回路を構成している。コンパレータＣＰ３と、第２オン時間生成用コンデンサＣ３と、ＭＯＳＦＥＴ Ｑ５３と、ＲＳフリップフロップＦＦ３とは第２オン時間生成回路を構成している。
【００６６】
図９は図８に示すパルス生成器１４の各部の動作波形を示す図である。図９において、ＶＣＯＭＰは誤差増幅信号ＶＣＯＭＰ、Ｖc１は発振用コンデンサＣ１の両端電圧、Ｖrefは基準電源Ｖrefの両端電圧、Ｐh１は第１位相信号Ｐh１、Ｐh２は第２位相信号Ｐh２、Ｖc２は第１オン時間生成用コンデンサＣ２の両端電圧、Ｖc３は第２オン時間生成用コンデンサＣ３の両端電圧、ＰＷＭ１は第１パルス列信号、ＰＷＭ２は第２パルス列信号である。
【００６７】
第１オン時間生成回路（又は第２オン時間生成回路）に入力されたオン時間信号Ｉonは、トランジスタＱ５０，Ｑ５１，Ｑ５２で構成されたカレントミラー回路を介して第１オン時間生成用コンデンサＣ２（又は第２オン時間生成用コンデンサＣ３）を充電する。第１オン時間生成回路（又は第２オン時間生成回路）に第１位相信号Ｐh１（又は第２位相信号Ｐh２）が入力されると、ＭＯＳＦＥＴＱ５４（又はＭＯＳＦＥＴＱ５３）がオンして、第１オン時間生成用コンデンサＣ２（又は第２オン時間生成用コンデンサＣ３）に蓄積された電荷を放電すると同時にＲＳフリップフロップＦＦ４（又はＲＳフリップフロップＦＦ３）をセットする。
【００６８】
第１オン時間生成用コンデンサＣ２（又は第２オン時間生成用コンデンサＣ３）はオン時間信号Ｉonによって充電され、両端電圧Ｖc１，Ｖc２が誤差増幅信号ＶＣＯＭＰ以上となると、コンパレータＣＰ４（又はコンパレータＣＰ３）の出力は“Ｈ”になる。コンパレータＣＰ４（又はコンパレータＣＰ３）の出力が“Ｈ”になると、ＲＳフリップフロップＦＦ３はリセットされる。
【００６９】
ＲＳフリップフロップＦＦ４（又はＲＳフリップフロップＦＦ３）がリセットされた後も第１オン時間生成用コンデンサＣ２（又は第２オン時間生成用コンデンサＣ３）は、オン時間信号Ｉonにより充電されて上昇する。第１位相信号Ｐh１（又は第２位相信号Ｐh２）が入力されると、ＭＯＳＦＥＴＱ５４（又はＭＯＳＦＥＴＱ５３）がオンして、第１オン時間生成用コンデンサＣ２（又は第２オン時間生成用コンデンサＣ３）に蓄積された電荷を放電すると同時にＲＳフリップフロップＦＦ４（又はＲＳフリップフロップＦＦ３）を再セットする。以上の動作を繰り返してパルス生成器１４はパルス列を生成する。
【００７０】
駆動回路１５は、パルス生成器１４によって生成された位相の異なるパルス列信号に基づき、スイッチング素子Ｑ１，Ｑ２を駆動する駆動信号を生成してスイッチング素子Ｑ１，Ｑ２を駆動する。
【００７１】
このように、位相信号を入力電圧と出力電圧と誤差増幅信号との演算結果から求めるので、動作開始直後から良好な位相信号を生成でき、また、リアクトルＬ１，Ｌ２に流れる電流を検出することなく、ゼロ電流状態を検出することができる。このため、補助巻線などの周辺部品が増えることなく、並列に接続されるコンバータ数の増加による回路の複雑化を極力押さえることができ、安価なインターリーブコンバータを提供することができる。
【実施例２】
【００７２】
図１０は本発明の実施例２のインターリーブコンバータを示す回路構成図である。図１０において、直流電源からなる入力電源Ｖinの両端には、ＭＯＳＦＥＴからなるスイッチング素子Ｑ１と還流ダイオードからなる整流器Ｄ３との第１直列回路が接続されている。降圧リアクトルＬ３は、整流器Ｄ３のカソードに一端が接続され他端が平滑コンデンサＣｏを介して接地されている。
【００７３】
入力電源Ｖinの両端には、ＭＯＳＦＥＴからなるスイッチング素子Ｑ２と還流ダイオードからなる整流器Ｄ４との第２直列回路が接続されている。降圧リアクトルＬ４は、整流器Ｄ４のカソードに一端が接続され他端が平滑コンデンサＣｏを介して接地されている。
【００７４】
入力電源Ｖinの両端には、ＭＯＳＦＥＴからなるスイッチング素子Ｑ３と還流ダイオードからなる整流器Ｄ５との第３直列回路が接続されている。降圧リアクトルＬ５は、整流器Ｄ５のカソードに一端が接続され他端が平滑コンデンサＣｏを介して接地されている。
【００７５】
入力電源Ｖinの両端には抵抗Ｒ１と抵抗Ｒ２とからなる第１分圧抵抗が接続され、平滑コンデンサＣｏの両端には抵抗Ｒ３と抵抗Ｒ４とからなる第２分圧抵抗が接続されている。制御回路１０ａは、第１分圧抵抗の中点電圧ＶＩＮと第２分圧抵抗の中点電圧ＶＦＢとに基づき、スイッチング素子Ｑ１，Ｑ２，Ｑ３のゲート駆動信号を生成して出力する。
【００７６】
制御回路１０ａは、誤差増幅器１１、演算器１２ａ、位相信号生成器１３ａ、
パルス生成器１４ａ、駆動回路１５ａを備える。演算器１２ａは、第１分圧抵抗の中点電圧ＶＩＮと第２分圧抵抗の中点電圧ＶＦＢと誤差増幅器１１からの誤差増幅信号ＶＣＯＭＰとを入力して、これらの電圧を演算して演算出力として、スイッチング素子Ｑ１，Ｑ２，Ｑ３のオン時間に比例した信号であるオン時間信号Ｉonとスイッチング素子Ｑ１，Ｑ２，Ｑ３のオフ時間に比例した信号であるオフ時間信号Ｉoffとを生成して出力する。位相信号生成器１３ａは、オン時間信号Ｉonとオフ時間信号Ｉoffとに基づき位相の異なる第１位相信号Ｐh１と第２位相信号Ｐh２と第３位相信号Ｐh３とを生成して出力する。
【００７７】
パルス生成器１４ａは、第１位相信号Ｐh１と第２位相信号Ｐh２と第３位相信号Ｐh３とオン時間信号Ｉonとに基づき、デューティ比が同等で位相が異なる第１パルス列信号ＰＷＭ１と第２パルス列信号ＰＷＭ２と第３パルス列信号ＰＷＭ３とを生成して出力する。駆動回路１５ａは、第１パルス列信号ＰＷＭ１と第２パルス列信号ＰＷＭ２と第３パルス列信号ＰＷＭ３とに基づき、スイッチング素子Ｑ１を駆動する第１駆動信号Ｖdr１とスイッチング素子Ｑ２を駆動する第２駆動信号Ｖdr２とスイッチング素子Ｑ３を駆動する第３駆動信号Ｖdr３を生成して出力する。
【００７８】
スイッチング素子Ｑ１と整流器Ｄ３と降圧リアクトルＬ３とは第１コンバータを構成している。スイッチング素子Ｑ２と整流器Ｄ４と降圧リアクトルＬ４とは第２コンバータを構成している。スイッチング素子Ｑ３と整流器Ｄ５と降圧リアクトルＬ５とは第３コンバータを構成している。第１コンバータと第２コンバータと第３コンバータの入出力端のそれぞれは互いに接続され、降圧型インターリーブコンバータを構成している。
【００７９】
降圧コンバータは、スイッチング素子のオンオフによって、入力電圧Ｖinよりも低い出力電圧Ｖｏを出力する。スイッチング素子Ｑ１（又はＱ２，Ｑ３）のオン期間に、Ｖin→Ｑ１（又はＱ２，Ｑ３）→Ｌ３（又はＬ４，Ｌ５）→Ｃｏ→Ｖinの経路で電流が流れ、降圧リアクトルＬ３（又はＬ４，Ｌ５）に磁束エネルギを蓄積すると同時に平滑コンデンサＣｏに電荷を蓄積する。
【００８０】
スイッチング素子Ｑ１（又はＱ２，Ｑ３）のオフ期間に、Ｌ３（又はＬ４，Ｌ５）→Ｃｏ→Ｄ３（又はＤ４，Ｄ５）→Ｌ３（又はＬ４，Ｌ５）の経路で電流が流れ、降圧リアクトルＬ３（又はＬ４，Ｌ５）に蓄積された磁束エネルギを放出する。この動作は以下の式で表すことができる。
【数６】
2010226888.tif 000008
【００８１】
ここで、ΔＩＬは降圧リアクトルＬ３（又はＬ４，Ｌ５）に流れる電流の変化量、Ｖinは入力電源Ｖinの両端電圧、Ｖｏは平滑コンデンサＣｏの両端電圧、ＶＦは整流器Ｄ３（又はＤ４，Ｄ５）の順方向降下電圧、Ｌは降圧リアクトルＬ３（又はＬ４，Ｌ５）のインダクタンス値、Ｔonはスイッチング素子Ｑ１（又はＱ２，Ｑ３）のオン時間、Ｔoffはスイッチング素子Ｑ１（又はＱ２，Ｑ３）のオフ時間を示す。
【００８２】
式（８）をオフ時間Ｔoffについて求めると、
【数７】
2010226888.tif 000009
【００８３】
となる。
【００８４】
従って、実施例１と同様に演算器１２ａによりスイッチング素子Ｑ１〜Ｑ３のオン期間Ｔon及びオフ時間Ｔoff、もしくはオン期間に比例したオン期間信号Ｉon、オフ期間に比例したオフ期間信号Ｉoffを求めることができる。
【００８５】
図１１は実施例２のインターリーブコンバータ内に設けられた演算器１２ａを示す回路構成図である。図１１に示す演算器１２ａは、図２に示す演算器１２に対して、オン時間信号Ｉonの出力端子に一端が接続され他端が接地された抵抗Ｒonと、オフ時間信号Ｉoffの出力端子に一端が接続され他端が接地された抵抗Ｒoffとが追加されている。
【００８６】
抵抗Ｒonと抵抗Ｒoffのそれぞれは、演算器１２ａによって演算されたオン時間信号Ｉonとオフ時間信号Ｉoffとを電流信号から電圧信号へと変換する。
【００８７】
図１２は実施例２のインターリーブコンバータ内に設けられた位相信号生成器１３ａを示す回路構成図である。図１２に示す位相信号生成器１３ａにおいて、定電流源Ｉ６１は、電源Ｒegに一端が接続され、他端が発振用コンデンサＣ５を介して接地されている。コンパレータＣＰ１は、反転入力端子にオン時間信号Ｉonが接続され、非反転入力端子に定電流源Ｉ６１と発振用コンデンサＣ５との接続点が接続されている。
【００８８】
定電流源Ｉ６０は、電源Ｒegに一端が接続され、発振用コンデンサＣ４を介して接地されている。コンパレータＣＰ２は、反転入力端子にオフ時間信号Ｉoffが接続され、非反転入力端子に定電流源Ｉ６０と発振用コンデンサＣ４との接続点が接続されている。ＲＳフリップフロップＦＦ１は、セット端子にコンパレータＣＰ２の出力が接続され、リセット端子にコンパレータＣＰ１の出力が接続されている。
【００８９】
ＭＯＳＦＥＴＱ６０は、定電流源Ｉ６１と発振用コンデンサＣ５との接続点にドレインが接続され、ソースが接地され、ゲートがＲＳフリップフロップＦＦ１の反転出力Ｑｂに接続されている。ＭＯＳＦＥＴＱ６１は、定電流源Ｉ６０と発振用コンデンサＣ４との接続点にドレインが接続され、ソースが接地され、ゲートがＲＳフリップフロップＦＦ１の出力Ｑに接続されている。分周回路１３２ａは、ＲＳフリップフロップＦＦ１の出力Ｑを入力し、位相信号Ｐh１、Ｐh２、Ｐh３を出力する。
【００９０】
図１３は図１２に示す位相信号生成器内の分周回路１３２ａを示す回路構成図である。図１３に示す分周回路１３２ａにおいて、入力端ＩＮ１に接続されたＴフリップフロップＦＦ２とＴフリップフロップＦＦ２ａとアンド回路ＡＮＤ４とは、３進カウンタを構成している。３進カウンタの下位ビット出力に当たるＴフリップフロップＦＦ２の出力Ｑ０は、アンド回路ＡＮＤ４の入力端とアンド回路ＡＮＤ３の入力端に接続されている。
【００９１】
３進カウンタの上位ビット出力であるＴフリップフロップの出力Ｑ１ａは、アンド回路ＡＮＤ４の他方の入力と遅延回路ＤＬ１とアンド回路ＡＮＤ５の入力端と排他的論理和回路ＥＯＲ１の入力端に接続されている。遅延回路ＤＬ１の出力は排他的論理和回路ＥＯＲ１の他方の入力端に接続され、排他的論理和回路ＥＯＲ１の出力はアンド回路ＡＮＤ５の他方の入力に接続されている。アンド回路ＡＮＤ５の出力は第３位相信号Ｐh３を出力する。
【００９２】
アンド回路ＡＮＤ３の出力は、遅延回路ＤＬ２の入力とアンド回路ＡＮＤ６の入力と排他的論理和回路ＥＯＲ２の入力端に接続されている。遅延回路ＤＬ２の出力は排他的論理和回路ＥＯＲ２の他方の入力端に接続され、排他的論理和回路ＥＯＲ２の出力はアンド回路ＡＮＤ６の他方の入力端に接続されている。アンド回路ＡＮＤ６の出力は第２位相信号Ｐh２を出力する。
【００９３】
３進カウンタの上位ビットの反転信号であるＴフリップフロップＦＦ２ａの反転出力Ｑｂは遅延回路ＤＬ３の入力とアンド回路ＡＮＤ７の入力と排他的論理和回路ＥＯＲ３の入力端に接続されている。遅延回路ＤＬ３の出力は排他的論理和回路ＥＯＲ３の他方の入力端に接続され、排他的論理和回路ＥＯＲ３の出力はアンド回路ＡＮＤ７の他方の入力端に接続されている。アンド回路ＡＮＤ７の出力は第１位相信号Ｐh１を出力する。
【００９４】
図１５は実施例２のインターリーブコンバータ内に設けられたパルス生成器１４ａを示す回路構成図である。図１５において、オン時間信号Ｉon入力端子はコンパレータＣＰ３，ＣＰ４，ＣＰ５の反転入力端子に接続されている。定電流源Ｉ２０，Ｉ２１，Ｉ２２の一端は電源Ｒegに接続されている。
【００９５】
定電流源Ｉ２２の他端は第１オン時間生成用コンデンサＣ１１の一端とＭＯＳＦＥＴＱ５３のドレインとコンパレータＣＰ３の非反転入力端子に接続され、第１オン時間生成用コンデンサＣ１１の他端及びＭＯＳＦＥＴＱ５３のソースは接地されている。定電流源Ｉ２１の他端は第２オン時間生成用コンデンサＣ１２の一端とＭＯＳＦＥＴＱ５４のドレインとコンパレータＣＰ４の非反転入力端子に接続され、第２オン時間生成用コンデンサＣ１２の他端及びＭＯＳＦＥＴＱ５４のソースは接地されている。定電流源Ｉ２０の他端は第３オン時間生成用コンデンサＣ１３の一端とＭＯＳＦＥＴＱ５５のドレインとコンパレータＣＰ５の非反転入力端子に接続され、第３オン時間生成用コンデンサＣ１３の他端及びＭＯＳＦＥＴＱ５５のソースは接地されている。
【００９６】
コンパレータＣＰ３の出力はＲＳフリップフロップＦＦ３のリセット端子に接続され、第１位相信号Ｐh１入力端子はＲＳフリップフロップＦＦ３のセット端子に接続され、ＲＳフリップフロップＦＦ３の出力ＱはＰＷＭ１出力端に接続されている。ＲＳフリップフロップＦＦ３の反転出力ＱｂはＭＯＳＦＥＴＱ５３のゲートに接続されている。
【００９７】
コンパレータＣＰ４の出力はＲＳフリップフロップＦＦ４のリセット端子に接続され、第２位相信号Ｐh２入力端子はＲＳフリップフロップＦＦ４のセット端子に接続され、ＲＳフリップフロップＦＦ４の出力ＱはＰＷＭ２出力端に接続されている。ＲＳフリップフロップＦＦ４の反転出力ＱｂはＭＯＳＦＥＴＱ５４のゲートに接続されている。
【００９８】
コンパレータＣＰ５の出力はＲＳフリップフロップＦＦ５のリセット端子に接続され、第３位相信号Ｐh３入力端子はＲＳフリップフロップＦＦ５のセット端子に接続され、ＲＳフリップフロップＦＦ５の出力ＱはＰＷＭ３出力端に接続されている。ＲＳフリップフロップＦＦ５の反転出力ＱｂはＭＯＳＦＥＴＱ５５のゲートに接続されている。
【００９９】
コンパレータＣＰ３と、第１オン時間生成用コンデンサＣ１１と、ＭＯＳＦＥＴＱ５３と、ＲＳフリップフロップＦＦ３とは第１オン時間生成回路を構成している。コンパレータＣＰ４と、第２オン時間生成用コンデンサＣ１２と、ＭＯＳＦＥＴＱ５４と、ＲＳフリップフロップＦＦ４とは第２オン時間生成回路を構成している。コンパレータＣＰ５と、第３オン時間生成用コンデンサＣ１３と、ＭＯＳＦＥＴＱ５５と、ＲＳフリップフロップＦＦ５とは第３オン時間生成回路を構成している。位相信号生成器１３ａは、３つのコンパレータを制御するための位相信号を生成する。このため、発振用コンデンサＣ４，Ｃ５の充放電の周波数を本来の発振周波数の３倍となるように、定電流源Ｉ６０，Ｉ６１の電流値を調整するか、発振用コンデンサＣ４，Ｃ５を１／３の値に調整している。
【０１００】
図１４は図１２に示す位相信号生成器１３ａの各部の動作波形を示す図である。図１４に示すＩonはオン時間信号Ｉon、Ｖc４は発振用コンデンサＣ４の両端電圧、Ｉoffはオフ時間信号Ｉoff、Ｖc５は発振用コンデンサＣ５の両端電圧、ＣＰ１はコンパレータＣＰ１の出力信号、ＣＰ２はコンパレータＣＰ２の出力信号、ＦＦ２ＱはＲＳフリップフロップＦＦ２の出力信号、Ｑ０は３進カウンタの下位ビット出力、Ｑ１ａは３進カウンタの上位ビット出力、Ｐh１は第１位相信号、Ｐh２は第２位相信号、Ｐh３は第３位相信号、Ｖc１１はオン時間生成用コンデンサＣ１１の両端電圧、Ｖc１２はオン時間生成用コンデンサＣ１２の両端電圧、Ｖc１３はオン時間生成用コンデンサＣ１３の両端電圧、ＰＷＭ１は第１パルス列信号、ＰＷＭ２は第２パルス列信号、ＰＷＭ３は第３パルス列信号である。
【０１０１】
次に、位相信号生成器１３ａの動作を図１４を参照しながら説明する。まず、ＲＳフリップフロップＦＦ１がセット状態のときＭＯＳＦＥＴＱ６１はオン状態で、ＭＯＳＦＥＴＱ６０はオフ状態である。ＭＯＳＦＥＴＱ６１がオン状態であるため、発振用コンデンサＣ４は放電され、ＭＯＳＦＥＴＱ６０がオフ状態であるため、発振用コンデンサＣ５は、定電流源Ｉ６１によって充電され、両端電圧が上昇する。
【０１０２】
発振用コンデンサＣ５の両端電圧がオン時間信号Ｉonの電位以上に充電されると、コンパレータＣＰ１の出力が“Ｌ”から“Ｈ”に切り替わり、ＲＳフリップフロップＦＦ１をリセットする。ＲＳフリップフロップＦＦ１がリセットされると、ＭＯＳＦＥＴＱ６０がオン状態となり、発振用コンデンサＣ５を放電させると同時に、ＭＯＳＦＥＴＱ６１がオフ状態となる。
【０１０３】
ＭＯＳＦＥＴＱ６１がオフ状態となると、発振用コンデンサＣ４が定電流源Ｉ６０によって充電される。発振用コンデンサＣ４がオフ時間信号Ｉoffの電位まで充電されると、コンパレータＣＰ２が“Ｌ”から“Ｈ”に変化し、ＲＳフリップフロップＦＦ１をセットする。以上の動作を繰り返し、ＲＳフリップフロップＦＦ１の出力はパルス列信号を出力する。このパルス列信号は、オン時間信号Ｉonとオフ時間信号Ｉoffによってそれぞれ“Ｈ”レベルと“Ｌ”レベルの比率および周波数が変化する。
【０１０４】
ＲＳフリップフロップＦＦ１の出力信号は分周回路１３２ａに入力されると、３進カウンタによって３分周され、上位ビットＱ１ａと下位ビットＱ０のディジタル信号に変換される。変換されたパルス列信号は、アンド回路ＡＮＤ３〜ＡＮＤ７と排他的論理和回路ＥＯＲ１〜ＥＯＲ３と遅延回路ＤＬ１〜ＤＬ３とで構成されたパルス生成器によって、それぞれに約１２０度位相がずれたパルス列信号Ｐｈ１，Ｐｈ２，Ｐｈ３に変換される。
【０１０５】
パルス列信号Ｐｈ１，Ｐｈ２，Ｐｈ３は図１５に示すパルス生成器１４ａにそれぞれ入力されて、位相の異なるパルス列信号ＰＷＭ１，ＰＷＭ２，ＰＷＭ３が生成される。各パルス列信号ＰＷＭ１、ＰＷＭ２、ＰＷＭ３は、駆動回路１５ａによってスイッチング素子Ｑ１〜Ｑ３を駆動する駆動信号Ｖdr1,Ｖdr2,Ｖdr3となり、インターリーブコンバータを動作させることができる。
【０１０６】
このように、実施例２のインターリーブコンバータによれば、実施例１のインターリーブコンバータと同様な効果が得られる。    
なお、本発明は、上述した実施例１及び２に限定されるものではない。実施例において、演算器１２，１２ａにアナログ演算器を用いたが、ディジタル演算器を用いてもよい。また、コンバータ回路も昇圧コンバータ、降圧コンバータ以外に昇降圧コンバータであっても良い。あるいは、フォワードコンバータ、フライバックコンバータ、共振型コンバータであっても良い。また、演算器１２，１２ａにおいて整流器Ｄ１〜Ｄ５の順方向降下電圧を省略したが、考慮して補正信号を付加しても良い。
【０１０７】
また、並列に接続されるコンバータ数が増加した場合にも、発振用コンデンサの発振周波数をコンバータ数に合わせて高周波化し分周回路の分周数を増やすことで対応することができる。
【産業上の利用可能性】
【０１０８】
本発明は、複数のコンバータを並列に接続し、位相をずらして制御する場合の制御方式として使用可能である。
【符号の説明】
【０１０９】
１０，１０ａ  制御回路
１１  誤差増幅器
１２，１２ａ  演算器
１３，１３ａ  位相信号生成器
１４，１４ａ  パルス生成器
１５，１５ａ  駆動回路
１２１  第１カレントミラー回路
１２２，１２２ａ，１２３，１２３ａ  乗除算回路
１３２，１３２ａ  分周回路
Ｖac  交流電源
Ｖin  入力電源
Ｌ１，Ｌ２  昇圧リアクトル
Ｌ３，Ｌ４，Ｌ５  降圧リアクトル
Ｑ１，Ｑ２，Ｑ３  スイッチング素子
Ｄ１〜Ｄ５  整流器
Ｃｏ  平滑コンデンサ
Ｒ１，Ｒ２，Ｒ３，Ｒ４  抵抗
ＡＰ１〜ＡＰ３  オペアンプ
ＣＰ１〜ＣＰ５  コンパレータ
ＥＯＲ１，ＥＯＲ２，ＥＯＲ３  排他的論理和回路
ＩＮＶ１  インバータ
ＤＬ１，ＤＬ２，ＤＬ３  遅延回路
ＦＦ１，ＦＦ３，ＦＦ４，ＦＦ５  ＲＳフリップフロップ
ＦＦ２，ＦＦ２ａ  Ｔフリップフロップ
ＡＮＤ１〜ＡＮＤ７  アンド回路
Ｃ１〜Ｃ５  コンデンサ
【図１】
2010226888.tif 000010
【図２】
2010226888.tif 000011
【図３】
2010226888.tif 000012
【図４】
2010226888.tif 000013
【図５】
2010226888.tif 000014
【図６】
2010226888.tif 000015
【図７】
2010226888.tif 000016
【図８】
2010226888.tif 000017
【図９】
2010226888.tif 000018
【図１０】
2010226888.tif 000019
【図１１】
2010226888.tif 000020
【図１２】
2010226888.tif 000021
【図１３】
2010226888.tif 000022
【図１４】
2010226888.tif 000023
【図１５】
2010226888.tif 000024
【図１６】
2010226888.tif 000025
【図１７】
2010226888.tif 000026