(57)【要約】【課題】撮影素子を利用した位相差焦点検出を行い、画質を劣化させることなくフレームレートを高め、撮像用画素及び焦点検出用画素を読み出すことが可能な撮像装置を提供する。【解決手段】撮像素子１０７内の複数の画素の出力を加算して読み出す加算読み出しモードにおいて、加算対象画素群が撮像用画素の場合は加算し、加算対象画素群に焦点検出用画素が含まれる場合には撮像用画素群の信号と、焦点検出用画素の信号が混合しないように読み出す加算読み出しモードを有する撮像装置を提供する。【選択図】図９
2010020055.tif 000002
【特許請求の範囲】
【請求項１】
瞳分割された一対の焦点検出画素群のほかに撮像用の画素をそれぞれ複数有する撮像素子と、
前記撮像素子からの画素信号の読み出しを制御する制御手段とを有し、
前記制御手段は、前記複数の画素からの画素信号を加算して読み出す場合、前記瞳分割された一対の焦点検出画素群からの画素信号と前記撮像用画素からの画素信号とを加算せずに読み出すよう制御することを特徴とする撮像装置。
【請求項２】
前記制御手段は、前記瞳分割された一対の焦点検出画素群からの画素信号は加算せず、前記複数の撮像用画素からの画素信号同士を加算して読み出すよう制御することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記制御手段は、前記撮像素子を利用した前記位相差検出方式の焦点検出を行わない場合、前記瞳分割された一対の焦点検出画素群からの読み出しは行わず前記複数の撮像用画素からの画素信号同士を加算して読み出し、前記撮像素子を利用した前記位相差検出方式の焦点検出を行う場合、前記複数の撮像用画素からの画素信号と前記瞳分割された一対の焦点検出画素群からの画素信号とを加算せずに読み出すことを特徴とする請求項１又は請求項２に記載の撮像装置。
【請求項４】
前記制御手段は、前記焦点検出画素群に対応する前記撮像用画素からの画素信号を用いて、前記焦点検出画素群の信号を補完することを特徴とする請求項１又は請求項２に記載の撮像装置。
【請求項５】
瞳分割された一対の焦点検出画素群のほかに撮像用の画素をそれぞれ複数有する撮像素子を有する撮像装置の制御方法であって、
前記複数の画素からの画素信号を加算して読み出す場合、前記瞳分割された一対の焦点検出画素群からの画素信号と前記撮像用画素からの画素信号とを加算せずに読み出すよう制御することを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置とその制御方法に関する。
【背景技術】
【０００２】
撮像素子の撮像用画素群に焦点検出用画素を配置して位相差焦点検出（ＡＦ）を行うことは知られている（例えば、特許文献１〜３）。
【０００３】
また、電子ビューファインダーモードや動画撮影モードでは、画質よりもフレームレートの方が優先される。
【０００４】
特許文献４は、撮像素子に焦点検出用画素は配置していないが、間引き読み出しモードと加算読み出しモードを切り替えて出力可能な撮像装置を提案している。加算読み出しモードは、複数の画素の信号電荷を加算して用いるため、被写体の空間周波数が高い場合に発生するモアレを抑制することが出来る。間引き読み出しモードは、全画素のうちの幾つかの画素の信号電荷を間引いて用いるため、高輝度によるスミアの発生を抑制することができる。
【特許文献１】特開２０００−１５６８２３号公報
【特許文献２】特開２０００−２９２６８６号公報
【特許文献３】特開２００１−３０５４１５号公報
【特許文献４】特開２００３−１８９１８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、撮像素子を利用して位相差ＡＦを行う撮像装置で電子ビューファインダーモードや動画撮影モードが設定された場合に、画質の劣化を抑えて焦点検出を行うことはできなかった。例えば、特許文献１は間引き読み出しモードが設定されると焦点検出素子が間引かれて位相差ＡＦができなくなり、特許文献２及び３には間引き読み出しの記載はない。特許文献４は、撮像素子に焦点検出用画素は配置していないため、撮像素子を利用した位相差ＡＦを行うことはできない。また、特許文献１に特許文献４に記載の加算読み出しモードを単純に適用すれば、撮像用画素と焦点検出用画素が加算されて焦点検出用画素がなくなる結果、焦点検出精度が悪化するか位相差ＡＦ自体ができなくなる。
【０００６】
そこで、本発明は、画素信号同士を加算や間引いて読み出した際でも、撮像用画素及び焦点検出用画素などの機能画素を適切に読み出すことが可能な撮像装置およびその制御方法を提供することを例示的な目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面としての撮像装置は、瞳分割された一対の焦点検出画素群のほかに撮像用の画素をそれぞれ複数有する撮像素子と、前記撮像素子からの画素信号の読み出しを制御する制御手段とを有し、前記制御手段は、前記複数の画素からの画素信号を加算して読み出す場合、前記瞳分割された一対の焦点検出画素群からの画素信号と前記撮像用画素からの画素信号とを加算せずに読み出すよう制御することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、撮像用画素及び焦点検出用画素からの画素出力の読み出しを適切にすることが可能な撮像装置とその制御方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付図面を参照して本発明の実施例について説明する。
【実施例１】
【００１０】
図１は、実施例１のデジタルカメラ（撮像装置）１００のブロック図である。
【００１１】
図１において、１０１は撮影光学系の先端に配置された第１レンズ群であり、光軸方向に進退可能に保持されている。１０２は絞り兼用シャッタであり、その開口径を調節することで撮影時の光量調節を行うほか、静止画撮影時には露光秒時調節用シャッタとして機能する。１０３は第２レンズ群である。絞り兼用シャッタ１０２及び第２レンズ群１０３は、一体で光軸方向に移動し、第１レンズ群１０１の移動と連動して変倍作用（ズーム機能）をなす。１０５はフォーカスレンズを含む第３レンズ群であり、光軸方向に移動して焦点調節を行う。１０６は光学的ローパスフィルターであり、撮影画像の偽色やモアレを軽減するための光学素子である。１０７はＣＭＯＳセンサとその周辺回路で構成された撮像素子である。撮像素子１０７は、横方向ｍ画素、縦方向ｎ画素の受光ピクセル上に、ベイヤー配列の原色カラーモザイクフィルタがオンチップで形成された、２次元単板カラーセンサが用いられる。撮像素子１０７は、撮像用画素と焦点検出用画素をそれぞれ複数有する。
【００１２】
１１１はズームアクチュエータであり、不図示のカム筒を回動することで、第１レンズ群１１１乃至第３レンズ群１０３を光軸方向に駆動して変倍操作を行う。１１２は絞りシャッタアクチュエータであり、絞り兼用シャッタ１０２の開口径を制御して撮影光量を調節すると共に静止画撮影時の露光時間制御を行う。１１４はフォーカスアクチュエータであり、第３レンズ群１０５を光軸方向に駆動して焦点調節を行う。１１５は撮影時の被写体照明用の電子フラッシュである。１１６はＡＦ補助光部であり、所定の開口パターンを有したマスクの像を、投光レンズを介して被写界に投影し、暗い被写体あるいは低コントラスト被写体に対する焦点検出能力を向上させる。
【００１３】
１２１はＣＰＵであり、カメラ本体の種々の制御を司る制御部である。ＣＰＵ１２１は、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェース回路等を有し、ＲＯＭに記憶されたプログラムに基づいて、カメラが有する各種回路を駆動し、ＡＦ、撮影、画像処理と記録等の一連の動作を実行する。１２２は電子フラッシュ制御回路であり、撮影動作に同期して電子フラッシュ１１５を点灯制御する。１２３は補助光駆動回路であり、焦点検出動作に同期してＡＦ補助光部１１６を点灯制御する。１２４は撮像素子駆動回路であり、撮像素子１０７の撮像動作を制御すると共に取得した画像信号をＡ／Ｄ変換してＣＰＵ１２１に送信する。１２５は画像処理回路であり、撮像素子１０７が取得した画像のγ変換、カラー補間、ＪＰＥＧ圧縮等の処理を行う。
【００１４】
１２６はフォーカス駆動回路であり、ＣＰＵ１２１による制御の下で焦点検出結果に基づいてフォーカスアクチュエータ１１４を駆動制御し、第３レンズ群１０５を光軸方向に駆動して焦点調節を行う。１２８はシャッタ駆動回路であり、絞りシャッタアクチュエータ１１２を駆動制御して絞り兼用シャッタ１０２の開口を制御する。１２９はズーム駆動回路であり、撮影者のズーム操作に応じてズームアクチュエータ１１１を駆動する。
【００１５】
１３１はＬＣＤなどの表示器であり、デジタルカメラ１００の撮影モードに関する情報、撮影前のプレビュー画像と撮影後の確認用画像、焦点検出時の合焦状態表示画像などを表示する。１３２は操作スイッチ群であり、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、モード選択スイッチを有する。モード選択スイッチは、静止画撮影モード、動画撮影モード、電子ビューファインダーモードを設定可能なモード設定部として機能する。そして、動画撮影モードや電子ビューファインダーモードにおいては、後述する間引き読み出しモード、加算読み出しモード（又は第一加算読み出しモード若しくは第二加算読み出しモード）を設定することができる。１３３は着脱可能なフラッシュメモリであり、撮影済み画像を記録する。
【００１６】
図２は、撮像素子１０７のブロック図であり、後述の読み出し動作が説明できる最低限の構成を示し、画素リセット信号などを省略している。
【００１７】
図２において、２０１は、光電変換部（「ＰＤｍｎ」で区別する場合もある。ｍは、Ｘ方向アドレスであり、ｍ＝０、１・・・ｍ−１、ｎは、Ｙ方向アドレスであり、ｎ＝０、１・・・ｎ−１である。）である。光電変換部２０１は、フォトダイオード、画素アンプ、リセット用のスイッチなどを有する。撮像素子１０７は、ｍ×ｎの光電変換部２０１を二次元的に配置している。符号は、煩雑になるので、左上の光電変換部ＰＤ００〜ＰＤ０３のみに付記した。また、光電変換部２０１に付記されたＲ、Ｇ、Ｂはカラーフィルターを示しており、いわゆるベイヤー配列になるようにカラーフィルターは配置されている。
【００１８】
２０２は、光電変換部２０１の出力を選択するスイッチであり、垂直走査回路２１０により、一行ごとに選択される。２０３は、光電変換部２０１の画素アンプ（不図示）の負荷となる定電流源であり、各垂直出力線に配置される。２０４は、光電変換部２０１の出力を一時的に記憶するためのラインメモリであり、垂直走査回路２１０により選択された一行分の光電変換部２０１の出力を記憶する。通常は、コンデンサが使用される。
【００１９】
２０５は、水平方向に複数の画素の信号電荷を加算する加算部である。後述の加算読み出し時に水平方向の画素の信号電荷を加算するのに使用され、ＡＤＤ端子及びＡＦ端子に入力される２つの制御信号により制御される。ＡＤＤ端子は、加算／非加算を切り替える信号であり、Ｌレベルの制御信号が入力された場合は非加算が、Ｈレベルの制御信号が入力された場合には加算が選択される。ＡＦ端子は、撮像素子１０７に含まれる焦点検出用画素（焦点検出画素群）を非加算で選択的に読み出したい場合に使用される入力端子である。実施例１では、未使用で、詳細は、実施例２において後述する。加算部２０５は、水平走査回路２０８と同様に、出力される画素の信号電荷を選択する選択部として機能する。
【００２０】
２０６は、ラインメモリ２０４に記憶された光電変換部２０１の出力を水平出力線ＨＯＬに順次出力するスイッチであり、Ｈ０からＨｍ−１のスイッチ２０６を水平走査回路２０８が順次走査して一行分の光電変換の出力が読み出す。２０７は、水平出力線ＨＯＬに接続されて、水平出力線ＨＯＬを電位ＶＨＲＳＴにリセットするスイッチであり、信号ＨＲＳＴにより制御される。
【００２１】
水平走査回路２０８は、ラインメモリ２０４に記憶された光電変換部２０１の出力を順次走査して水平出力線ＨＯＬに出力する。水平走査回路２０８はＣＰＵ１２１の制御によって必要な画素を選択する選択部としても機能することができる。ＰＨＳＴ端子は水平走査回路２０８のデータ入力端子である。ＰＨ１端子及びＰＨ２端子はシフトクロック入力端子であり、ＰＨＳＴ端子に入力されるデータが、ＰＨ１端子にＨレベルでデータがセットされ、ＰＨ２端子でデータがラッチされる構成となっている。ＰＨ１端子及びＰＨ２端子にシフトクロックを入力することにより、ＰＨＳＴ端子に入力した信号を順次シフトさせて水平走査回路２０８を駆動して、Ｈ０からＨｍ−１のスイッチ２０６を順次オンさせることができる。ＳＫＩＰ端子は、後述の間引き読み出し及び加算読み出し時に水平走査回路２０８の設定を行わせる制御入力端子である。ＳＫＩＰ端子をＨレベルに設定することにより、水平走査回路２０８を所定間隔で（たとえば、Ｈ２、Ｈ５、Ｈ８・・・のように）水平走査回路の走査をスキップさせて水平方向に画素出力を間引いて読み出すことができる。また、ＡＦ端子をＳＫＩＰ端子と併用して設定することにより、スキップの周期を異ならせて読み出しを行う。読み出し動作に関する詳細は後述する。
【００２２】
２０９は、水平出力線ＨＯＬから順次出力される画素信号のバッファーアンプである。２１０は、垂直走査回路であり、順次走査してＶ０からＶｎ−１を出力することにより、光電変換部２０１のスイッチ２０２を選択する。制御信号は、水平走査回路２０８と同様に、データ入力端子ＰＶＳＴ（不図示）、シフトクロック入力端子ＰＶ１及びＰＶ２（不図示）、間引き読み出し設定用のＳＫＩＰ端子（不図示）により制御される。動作に関しては、水平走査回路２０８と同様であるので詳細な説明は省略する。なお、説明を簡略化するために垂直方向の加算機能の説明は省略する。
【００２３】
図３及び図４は、撮像用画素と焦点検出用画素の構造を説明する図である。本実施例は、各々が撮影光学系の射出瞳の一部の領域を通る光を受光する複数の焦点検出用画素を設けている。本実施例は、２行×２列（以降、行＝Ｘ、列＝Ｙとし、例えば２行×２列は２×２と表す。）の４画素のうち対角２画素にＧ（緑色）の分光感度を有する画素を配置し、他の２画素にＲ（赤色）とＢ（青色）の分光感度を有する画素を各１個配置したベイヤー配列を採用している。そして、ベイヤー配列の間に、後述する構造の焦点検出用画素を分散配置している。
【００２４】
図３に撮像用画素の配置と構造を示す。図３（ａ）は２×２の撮像用画素の平面図である。周知のごとく、ベイヤー配列では対角方向にＧ画素が、他の２画素にＲとＢの画素が配置され、２×２の構造が繰り返し配置される。図３（ｂ）は図３（ａ）のＡ−Ａ断面図である。ＭＬは各画素の最前面に配置されたオンチップマイクロレンズである。ＣＦＲはＲ（赤色）のカラーフィルターである。ＣＦＧはＧ（緑色）のカラーフィルターである。ＰＤ（ＰｈｏｔｏＤｉｏｄｅ）はＣＭＯＳセンサの光電変換部２０１を模式的に示したものである。ＣＬ（ＣｏｎｔａｃｔＬａｙｅｒ）はＣＭＯＳセンサ内の各種信号を伝達する信号線を形成するための配線層である。ＴＬ（ＴａｋｉｎｇＬｅｎｓ）は撮影光学系を模式的に示したものである。
【００２５】
撮像用画素のオンチップマイクロレンズＭＬと光電変換部ＰＤは、撮影光学系ＴＬを通過した光束を可能な限り有効に取り込むように構成されている。撮影光学系ＴＬの射出瞳ＥＰ（ＥｘｉｔＰｕｐｉｌ）と光電変換部ＰＤは、オンチップマイクロレンズＭＬにより共役関係にあり、かつ光電変換部ＰＤの有効面積は大面積に設計される。また、図３（ｂ）ではＲ画素の入射光束について説明したが、Ｇ画素及びＢ（青色）画素も同一の構造となっている。従って、撮像用のＲＧＢ各画素に対応した射出瞳ＥＰは大口径となり、被写体からの光束を効率よく取り込んで画像信号のＳ／Ｎを向上させている。このように、複数の撮像用画素は、射出瞳ＥＰの全域を通る光を各々が受光して被写体の像を生成する。
【００２６】
図４は、撮影光学系ＴＬの水平方向（左右方向又は横方向）に瞳分割を行うための焦点検出用画素の配置と構造を示す。ここで、「水平方向」とは、撮影光学系ＴＬの光軸と撮像領域の長辺とが地面に平行となるように撮像装置を構えたとき、この光軸に直交し、かつ水平方向に伸びる直線に沿った方向をいう。図４（ａ）は、焦点検出用画素を含む２×２の画素の平面図である。記録又は観賞のための画像信号を得る場合、Ｇ画素で輝度情報の主成分を取得する。そして、人間の画像認識特性は輝度情報に敏感であるため、Ｇ画素が欠損すると画質劣化が認められやすい。一方、Ｒ画素又はＢ画素は、色情報（色差情報）を取得する画素ではあるが、人間の視覚特性は色情報には鈍感であるため、色情報を取得する画素は多少の欠損が生じても画質劣化は認識されにくい。そこで、本実施例は、２×２の画素のうち、Ｇ画素は撮像用画素として残し、Ｒ画素とＢ画素を焦点検出用画素に置き換えている。この焦点検出用画素を図４（ａ）においてＳＨＡ及びＳＨＢと示す。
【００２７】
図４（ｂ）は、図４（ａ）におけるＡ−Ａ断面図である。マイクロレンズＭＬと光電変換部ＰＤは図３（ｂ）に示した撮像用画素と同一構造である。本実施例は、焦点検出用画素の信号を画像生成に使用せず、色分離用カラーフィルターの代わりに透明膜ＣＦＷ（白色）を配置する。また、撮像素子１０７で瞳分割を行うため、配線層ＣＬの開口部はマイクロレンズＭＬの中心線に対して一方向に偏倚している。具体的には、画素ＳＨＡ及び開口部ＯＰＨＡは右側に偏倚して撮影光学系ＴＬの左側の射出瞳ＥＰＨＡを通過した光束を受光する。画素ＳＨＢの開口部ＯＰＨＢは左側に偏倚して撮影光学系ＴＬの右側の射出瞳ＥＰＨＢを通過した光束を受光する。画素ＳＨＡを水平方向に規則的に配列し、これらの画素群で取得した被写体像をＡ像とする。また画素ＳＨＢも水平方向に規則的に配列し、これらの画素群で取得した被写体像をＢ像とする。すると、Ａ像とＢ像の相対位置を検出することで被写体像のピントずれ量（デフォーカス量）が検出できる。なお、画素ＳＨＡ及びＳＨＢでは、撮像領域の横方向に輝度分布を有した被写体、例えば、縦線に対しては焦点検出可能だが、縦方向に輝度分布を有する横線は焦点検出不能である。そこで、本実施例は、後者についても焦点状態を検出できるように、撮影光学系の垂直方向（縦方向）にも瞳分割を行う画素も備えるように構成している。
【００２８】
図５は、撮影光学系ＴＬの垂直方向（上下方向又は縦方向）に瞳分割を行うための焦点検出用画素の配置と構造を示す。ここで、「垂直方向」とは、撮影光学系ＴＬの光軸と撮像領域の長辺とが地面に平行となるように撮像装置を構えたとき、この光軸に直交し、鉛直方向に伸びる直線に沿った方向をいう。図５（ａ）は、焦点検出用画素を含む２×２の画素の平面図であり、図５（ａ）と同様に、Ｇ画素は撮像用画素として残し、Ｒ画素とＢ画素を焦点検出用画素としている。この焦点検出用画素を図５（ａ）においてＳＶＣ及びＳＶＤと示す。
【００２９】
図５（ａ）のＡ−Ａ断面図を図５（ｂ）に示す。図４（ｂ）の画素が横方向に瞳分離する構造であるのに対して、図５（ｂ）の画素は瞳分離方向が縦方向になっているが、その他の画素の構造は同様である。画素ＳＶＣの開口部ＯＰＶＣは下側に偏倚して撮影光学系ＴＬの上側の射出瞳ＥＰＶＣを通過した光束を受光する。同様に、画素ＳＶＤの開口部ＯＰＶＤは上側に偏倚して撮影光学系ＴＬの下側の射出瞳ＥＰＶＤを通過した光束を受光する。画素ＳＶＣを垂直方向に規則的に配列し、これらの画素群で取得した被写体像をＣ像とする。また画素ＳＶＤも垂直方向に規則的に配列し、これらの画素群で取得した被写体像をＤ像とする。するとＣ像とＤ像の相対位置を検出することで、垂直方向に輝度分布を有する被写体像のピントずれ量（デフォーカス量）を検出することができる。
【００３０】
図６は、撮像素子１０７の画素配置の一例を説明する図である。本実施例は、２×２のベイヤー配列を基本とし、１２×６の画素パターンを基本単位とし、そこに一対の焦点検出用画素ＳＨＡ及びＳＨＢを配置している。１２×６の基本単位は、本発明の適応される一例をしめしたものであり、この基本単位の画素パターンに限定されるものではない。図６においては、アドレス（０，１０）に位相差検出方式の焦点検出用の基準画素であるＳＨＡ画素を、アドレス（９，３）に位相差ＡＦ用の参照画素であるＳＨＢ画素を配置している。位相差検出方式の焦点検出は、基準画素と参照画素の二つの焦点検出用画素を必要とする。撮像素子１０７の全面ではｍ×ｎの画素にたいして、１２×６の画素パターンが繰り返し配置される構成になっており、本実施例は１２×６の画素パターンに対して一対の基準画素と参照画素を離して配置している。このように、本実施例は、１２×６のパターンに対して最小限の数の焦点検出用画素を配置しているため、撮像用画素の分布密度が高く、画質の劣化を防止することができる。
【００３１】
表１は、実施例１の撮像素子１０７の読み出しモードの設定を示している。実施例１の撮像素子１０７は、全画面読み出しモード、間引き読み出しモード、加算読み出しモードを有する。全画面読み出しモードは、撮像素子１０７に含まれる全ての画素の信号電荷をそれぞれ読み出し、静止画撮影に用いられる。間引き読み出しモードは、一部の撮像用画素を間引いて残りの撮像用画素の信号電荷をそれぞれ読み出す。本実施例の加算読み出しモードは、複数の撮像用画素の信号電荷を加算して読み出す。間引き読み出しモード及び加算読み出しモードは、動画撮影モードや電子ビューファインダーモードのような画質よりもフレームレートの要求される状況で用いられる。
【００３２】
【表１】
2010020055.tif 000003
【００３３】
表１に示す３種類の読み出しモードは、ＣＰＵ１２１によって制御される撮像素子駆動回路１２４からＳＫＩＰ端子及びＡＤＤ端子に供給される信号より設定される。即ち、表１に示す設定は、ＣＰＵ１２１に内蔵されたＲＯＭや外部の不図示のメモリに格納された情報に基づいてＣＰＵ１２１によってなされる。
【００３４】
図７は、全画素読み出しを説明する図であり、図６の配置の最初に読み出されるＶ０及びＶ１行の２行分の読み出しを模式的に示している。それぞれ上段の配置が画素部、下段が読み出し画素の出力に対応している。まず、垂直走査回路２１０がＶ０行を選択し、Ｖ０行の画素出力であるＨ０からＨm-1までの画素信号をラインメモリ２０４に転送する。次に、ＰＨＳＴ端子に入力されたデータをＰＨ１端子及びＰＨ２端子の転送パルスで順次走査して、水平走査回路２０８を駆動し、スイッチ２０６をＨ０からＨ１１まで順次オンしてバッファーアンプ２０９を介して画素信号（なお、ＰＨＳＴは、Ｈ０からＨm-1のスイッチを順次オンさせるためのものである。）を外部に出力する。
【００３５】
Ｖ０行の読み出しを終了すると、垂直走査回路２１０を駆動してＶ１行を選択してＶ１行の画素出力であるＨ０からＨm-1までの画素信号（信号電荷）がラインメモリ２０４に転送される。次に、ＰＨＳＴ端子のデータをＰＨ１端子及びＰＨ２端子の転送パルスで駆動して水平走査回路２０８を動作させ、スイッチ２０６をＨ０からＨm-1まで順次オンしてバッファーアンプ２０９を介して外部に画素信号を出力する。
【００３６】
以下、同様に垂直、水平走査回路を駆動して、撮像素子の全画素信号の読み出しを行う。
【００３７】
図８は、間引き読み出しを説明する図であり、図６の配置の最初に読み出されるＶ０及びＶ３行の２行分の読み出しを模式的に示している。それぞれ上段の配置が画素部、下段が読み出し画素の出力に対応している。
【００３８】
まず、間引き読み出しを行うために読み出し前にＳＫＩＰ端子をＨレベル、ＡＤＤ端子をＬレベルに設定しておく。次に、垂直走査回路２１０がＶ０行を選択し、Ｖ０行の画素出力であるＨ０からＨm-1までの画素信号をラインメモリ２０４に転送する。その後、ＰＨＳＴ端子に入力されたデータをＰＨ１端子及びＰＨ２端子の転送パルスで順次走査して、水平走査回路２０８を駆動する。水平走査回路２０８は、ＳＫＩＰ端子の設定により、スイッチ２０６をＨ２、Ｈ５、Ｈ８、Ｈ１０、Ｈ１１・・・という順番で走査し、バッファーアンプ２０９を介して画素信号を間引いて外部に出力する。
【００３９】
Ｖ０行の読み出しを終了すると垂直走査回路２１０は飛び越し走査を行ってＶ３行を選択し、Ｖ３行の画素出力であるＨ０からＨm-1までの画素信号をラインメモリ２０４に転送する。その後、ＰＨＳＴ端子に入力されたデータをＰＨ１端子及びＰＨ２端子の転送パルスで順次走査して、水平走査回路２０８を駆動する。このとき、水平走査回路２０８は、ＳＫＩＰ端子の設定により、スイッチ２０６をＨ２、Ｈ５、Ｈ８、Ｈ９、Ｈ１１・・・という順番で走査する。そして、バッファーアンプ２０９を介して画素信号を間引いて外部に出力する。
【００４０】
以下、同様に、垂直、水平走査回路で飛び越し走査を行いながら、撮像素子１０７の全画面ｍ×ｎの間引き読み出しを行う。間引き読み出しは、動画や電子ビューファインダーのようなフレームレートが必要とされる場合に使用される。
【００４１】
本実施例は、Ｖ０行についてはＨ１０を、Ｖ３行についてはＨ９を読み出しているため、間引き読み出し時に位相差ＡＦを行うことができる。Ｖ３のＨ９とＶ０のＨ１０は飛び越し走査によって図４及び図５に示す対角関係を形成して位相差ＡＦを行うことができる。その後、ＣＰＵ１２１は、焦点検出用画素の出力に対して位相差ＡＦを行って焦点ずれ量を算出し、焦点ずれ量を算出し、合焦位置に第３のレンズ群１０５が移動するようにフォーカス駆動回路１２６を制御する。これに対して、特許文献１は間引き読み出しで焦点検出用画素が間引かれてサンプリング特性が悪化して焦点検出性能が悪化するか位相差ＡＦ自体が不可能となるという問題があったが、本実施例はかかる問題を解決している。但し、間引き読み出し時に位相差ＡＦを行う必要がなければＶ０行についてＨ１０を、Ｖ３行についてＨ９を読み出す必要はない。
【００４２】
図９は、加算読み出しを説明する図であり、図５の配置の最初に読み出されるＶ０及びＶ３行の２行分の読み出しを模式的に示している。それぞれ上段の配置が画素部、下段が読み出し画素の出力に対応している。
【００４３】
まず、加算読み出しを実行するために読み出し前にＳＫＩＰ端子及びＡＤＤ端子をＨレベルに設定しておく。次に、垂直走査回路２１０がＶ０行を選択し、Ｖ０行の画素出力であるＨ０からＨm-1までの画素信号をラインメモリ２０４に転送する。このとき、ＡＤＤ端子の設定により、加算部２０５が複数の画素の信号電荷を加算する（加算対象画素の数が一つであれば加算しない）。加算は、基本的に３画素単位で同色が加算される。図９に示すように、加算対象が全て撮像用画素の場合には３画素を加算し、３画素内に焦点検出用画素が含まれる場合には撮像用画素を選択的に加算する（即ち、撮像用画素のみを加算する）。図中では、Ｈ６、Ｈ８、Ｈ１０のうち、Ｈ６及びＨ８が撮像用画素であるので加算され、Ｈ１０の焦点検出用画素ＳＨＡは加算されない。また、Ｈ９の撮像用画素はＨ１１、不図示のＨ１３の撮像用画素と加算される。その後、ＰＨＳＴ端子に入力されたデータをＰＨ１端子及びＰＨ２端子の転送パルスで順次走査して、水平走査回路２０８を駆動する。このとき、水平走査回路２０８は、ＳＫＩＰ端子（＊加算は、加算回路で実効される。水平走査には,無関係）の設定により、スイッチ２０６をＨ２、Ｈ５、Ｈ８、Ｈ１０、Ｈ１１・・・という順番で走査する。そして、バッファーアンプ２０９を介して画素信号を加算して外部に出力すると共に焦点検出用画素ＳＨＡの信号電荷を単独で出力する。
【００４４】
Ｖ０行の読み出しを終了すると、垂直走査回路２１０は飛び越し走査を行ってＶ３行を選択し、Ｖ３行の画素出力であるＨ０からＨm-1までの画素信号がラインメモリ２０４に転送される。このとき、ＡＤＤ端子の設定により、加算部２０５が画素を加算する。加算は、基本的に３画素単位で同色が加算される。図９に示すように、加算対象が全て撮像用画素の場合には全ての画素の信号電荷を加算し、３画素内に焦点検出用画素が含まれる場合には撮像用画素を選択的に加算する（即ち、撮像用画素のみを加算する）。（＊このようなことは、しない。図は、一部画抜き出されたものであるため）図中では、Ｈ９、Ｈ１１および不図示のＨ１３のうちＨ１１、Ｈ１３のみ撮像用画素であり、Ｈ１１、Ｈ１３が加算され、Ｈ９の焦点検出用画素ＳＨＢは加算されない。その後、ＰＨＳＴ端子に入力されたデータをＰＨ１端子及びＰＨ２端子の転送パルスで順次走査して、水平走査回路２０８を駆動する。このとき、水平走査回路２０８は、ＳＫＩＰ端子の設定により、２０６のスイッチをＨ２、Ｈ５、Ｈ８、Ｈ９、Ｈ１１・・・という順番で走査する。そして、バッファーアンプ２０９を介して画素信号を加算して外部に出力すると共に焦点検出用画素ＳＨＢの信号電荷を単独で出力する。
【００４５】
以下、同様に、垂直、水平走査回路で飛び越し走査を行いながら撮像素子１０７の加算読み出しが行われる。加算読み出しは、間引き読みだしと同様に、動画や電子ビューファインダーモードのようなフレームレートが必要とされる場合に使用されるが、被写体の空間周波数が高い場合に発生するモアレを抑制でき、間引き読み出しよりも画質が良い。また、画質は、読み出し画素数が多いほど良質となり、加算対象画素に焦点検出用画素が含まれる場合には、加算後の画素の重心位置は若干移動するが、色情報を有する画素群に配置されているため、ほとんど気にならない。それよりも焦点検出用画素を除いた残りの撮像用画素群を加算して画像信号として使用する方が、焦点検出用画素を欠陥補正するよりも画質は向上する。
【００４６】
本実施例は、Ｖ０行についてはＨ１０を、Ｖ３行についてはＨ９を読み出しているので、加算読み出し時に位相差ＡＦを行うことができる。Ｖ３のＨ９とＶ０のＨ１０は飛び越し走査によって図４及び図５に示す対角関係を形成して位相差ＡＦを行うことができる。その後、ＣＰＵ１２１は、焦点検出用画素の出力に対して位相差ＡＦを行って焦点ずれ量を算出し、焦点ずれ量を算出し、合焦位置に第３のレンズ群１０５が移動するようにフォーカス駆動回路１２６を制御する。これに対して、特許文献４を単純に特許文献１に適用すれば焦点検出用画素が撮像用画素に加算されてサンプリング特性が悪化して焦点検出性能が悪化するか位相差ＡＦ自体が不可能となるが、本実施例はかかる問題を解決している。
【００４７】
以上説明したように、色情報を有する画素群の一部の画素の構造が位相差ＡＦ可能な画素構造を有する撮像素子で、動画及び電子ビューファインダーモード時にも画質を劣化させることなく撮像用画素及び焦点検出用画素を読み出すことが可能になる。
【実施例２】
【００４８】
表２は、実施例２の撮像素子１０７の読み出しモードの設定を示している。実施例２の撮像素子１０７は、実施例１と同様の全画面読み出しモード、実施例１と同様の間引き読み出しモードを有する。また、実施例２の撮像素子１０７は、実施例１の加算読み出しモードとは異なる複数の画素を加算して読み出す第一加算読み出しモード及び第二の加算読み出しモードを有する。全画面読み出しモードは静止画撮影に用いられ、間引き読み出しモード、第一加算読み出しモード及び第二加算読み出しモードは、動画撮影モードや電子ビューファインダーモードのような画質よりもフレームレートの要求される状況で用いられる。第一加算読み出しモードは、撮像素子１０７を利用した位相差ＡＦを行わない加算読み出しモードである。第二加算読み出しモードは、撮像素子１０７を利用した位相差ＡＦを行う加算読み出しモードである。
【００４９】
【表２】
2010020055.tif 000004
【００５０】
表２に示す４種類の読み出しモードは、ＣＰＵ１２１によって制御される撮像素子駆動回路１２４からＳＫＩＰ端子、ＡＤＤ端子及びＡＦ端子に供給される信号により設定される。即ち、表２に示す設定は、ＣＰＵ１２１に内蔵された又は外部の不図示のメモリに格納された情報に基づいてＣＰＵ１２１が設定する。
【００５１】
全画面読み出しと間引き読み出しについては実施例１と同様であるので説明を省略する。
【００５２】
図１０は、第一加算読み出しを説明する図であり、図６の配置の最初に読み出されるＶ０及びＶ３行の２行分の読み出しを模式的に示している。それぞれ上段の配置が画素部、下段が読み出し画素出力対応している。
【００５３】
まず、加算読み出しを行うために読み出し前にＳＫＩＰ端子及びＡＤＤ端子をＨレベルに、ＡＦ端子をＬレベルに設定しておく。次に、垂直走査回路２１０がＶ０行を選択し、Ｖ０行の画素出力であるＨ０からＨm-1までの画素信号をラインメモリ２０４に転送する。このとき、ＡＤＤ端子及びＡＦ端子の設定により、加算部２０５が画素を加算する。加算は、基本的に３画素単位で同色が加算される。図１０に示すように、加算対象が全て撮像用画素の場合には３画素を加算し、３画素内に焦点検出用画素が含まれる場合には撮像用画素を選択的に加算する（即ち、撮像用画素のみを加算する）。図中では、Ｈ６、Ｈ８、Ｈ１０のうちＨ６及びＨ８が撮像用画素であるのでそれらの信号電荷が加算され、Ｈ１０の焦点検出用画素ＳＨＡは加算されない。また、Ｈ９の画素の信号電荷はＨ１１、および不図示のＨ１３の画素の信号電荷と加算される。その後、ＰＨＳＴ端子に入力されたデータをＰＨ１端子及びＰＨ２端子の転送パルスで走査し、水平走査回路２０８を駆動する。このとき、水平走査回路２０８は、ＳＫＩＰ端子及びＡＤＤ端子の設定により、スイッチ２０６をＨ２、Ｈ５、Ｈ８、Ｈ１１・・・・という順番で走査をおこない、加算された撮像用画素のみを、バッファーアンプ２０９を介して外部に出力する。
【００５４】
Ｖ０行の読み出しを終了すると、ＳＫＩＰ端子の設定により、垂直走査回路２１０は飛び越し走査を行ってＶ３行を選択し、Ｖ３行の画素出力であるＨ０からＨm-1までの画素信号をラインメモリ２０４に転送する。このとき、ＡＤＤ端子及びＡＦ端子の設定により、加算部２０５が画素を加算する。加算は、基本的に３画素単位で同色が加算される。図１０に示すように、加算対象が全て撮像用画素の場合には全ての画素の信号電荷を加算し、３画素内に焦点検出用画素が含まれる場合には撮像用画素を選択的に加算する（即ち、撮像用画素のみを加算する）。図中では、Ｈ９、Ｈ１１、および不図示のＨ１３のうちＨ１１、Ｈ１３が撮像用画素であり、Ｈ１１、Ｈ１３が加算されて、Ｈ９の焦点検出用画素ＳＨＢは加算されない。その後、ＰＨＳＴ端子に入力されたデータをＰＨ１端子及びＰＨ２端子の転送パルスで順次走査し、水平走査回路２０８を駆動する。このとき、水平走査回路２０８は、ＳＫＩＰ端子及びＡＤＤ端子の設定により、スイッチ２０６をＨ２、Ｈ５、Ｈ８、Ｈ１１・・・という順番で走査し、撮像用画素の加算出力のみをバッファーアンプ２０９を介して外部に出力する。
【００５５】
以下、同様に、垂直、水平走査回路で飛び越し走査を行いながら、撮像素子１０７の加算読み出しが行われる。読み出し画素数は焦点検出用画素を読み出さない場合の間引き読み出しと同一になる。すなわち、焦点検出を行う必要のないフレームでは、撮影画像に使用しない焦点検出用画素を読み出さないため、水平走査の時間短縮がはかれ、フレームレートを向上させる効果がある。
【００５６】
第一加算読み出しモードでは、焦点検出用画素を除いて読み出している点で、特許文献４に記載された加算読み出しモードを特許文献１に単純に適用する場合と相違する。これにより、高画質を維持することができる。
【００５７】
図１１は、第二加算読み出しを説明する図であり、図６の配置の最初に読み出されるＶ０及びＶ３行の２行分の読み出しを模式的に示している。それぞれ上段の配置が画素部、下段が読み出し画素出力対応している。
【００５８】
まず、加算読み出しを行うために読み出し前に、ＳＫＩＰ端子及びＡＤＤ端子をＨレベルに、ＡＦ端子をＨレベルに設定しておく。次に、垂直走査回路２１０がＶ０行を選択し、Ｖ０行の画素出力であるＨ０からＨm-1までの画素信号をラインメモリ２０４に転送する。このとき、ＡＤＤ端子及びＡＦ端子の設定により、加算部２０５が画素を加算する。加算は、基本的に３画素単位で同色が加算される。図１１に示すように、加算対象が全て撮像用画素の場合には３画素を加算し、３画素内に焦点検出用画素が含まれる場合には撮像用画素を加算しない。図中では、Ｈ６、Ｈ８、Ｈ１０のうちＨ６及びＨ８が撮像用画素、Ｈ１０が焦点検出用画素ＳＨＡであるので加算されない。その後、ＰＨＳＴ端子に入力されたデータをＰＨ１端子及びＰＨ２端子の転送パルスで順次走査し、水平走査回路２０８を駆動する。このとき、水平走査回路２０８は、ＳＫＩＰ端子及びＡＦ端子の設定により、スイッチ２０６をＨ２、Ｈ５、Ｈ１０、Ｈ１１・・・という順番で走査する。そして、バッファーアンプ２０９を介して加算対象画素がすべて撮像用画素の場合には、加算された撮像用画素出力を、加算対象画素に焦点検出用画素がふくまれる場合には、焦点検出用画素のみを外部に出力する。
【００５９】
Ｖ０行の読み出しを終了すると、垂直走査回路２１０は飛び越し走査を行ってＶ３行を選択し、Ｖ３行の画素出力であるＨ０からＨm-1までの画素信号をラインメモリ２０４に転送する。このとき、ＡＤＤ端子及びＡＦ端子の設定により、加算部２０５が画素を加算する。加算は、基本的に３画素単位で同色が加算される。図１１に示すように、加算対象が全て撮像用画素の場合には３画素を加算し、３画素内に焦点検出用画素が含まれる場合には加算しない（＊加算しないので、削除）。図中では、Ｈ９、Ｈ１１および不図示のＨ１３のうちＨ９に焦点検出用画素ＳＨＢが存在するのでこの３画素を加算しない。その後、ＰＨＳＴ端子に入力されたデータをＰＨ１端子及びＰＨ２端子の転送パルスで順次走査して、水平走査回路２０８を駆動する。このとき、水平走査回路２０８は、ＳＫＩＰ端子及びＡＦ端子の設定により、スイッチ２０６をＨ２、Ｈ５、H８、Ｈ９という順番で走査する。そして、バッファーアンプ２０９を介して加算対象画素がすべて撮像用画素の場合には、加算された撮像用画素出力を、加算対象画素に焦点検出用画素がふくまれる場合には、焦点検出用画素のみを外部に出力すると。読み出し画素数は焦点検出用画素を読み出さない場合の間引き読み出しと同一になる。
【００６０】
以下、同様に、垂直、水平走査回路で飛び越し走査を行いながら、撮像素子１０７の加算読み出しが行われる。画質に関しては、焦点検出用画素は、欠陥画素として補正しなければならない。即ち、ＣＰＵ１２１は、第二加算読み出しモードにおいて焦点検出用画素に対応する撮像用画素を補完する。このため、第一加算読み出しよりも画質的には若干劣化するが、図９の実施例のように、読み出し画素数が増加しないので読み出し速度が向上するという利点を有する。
【００６１】
本実施例では、Ｖ０行についてはＨ１０を、Ｖ３行についてはＨ９を読み出している。この結果、本実施例は、第二加算読み出し時に位相差ＡＦを行うことができる。Ｖ３のＨ９とＶ０のＨ１０は飛び越し走査によって図４及び図５に示す対角関係を形成して位相差ＡＦを行うことができる。その後、ＣＰＵ１２１は、焦点検出用画素の出力に対して位相差ＡＦを行って焦点ずれ量を算出し、焦点ずれ量を算出し、合焦位置に第３のレンズ群１０５が移動するようにフォーカス駆動回路１２６を制御する。これに対して、特許文献４を単純に特許文献１に適用すれば焦点検出用画素が撮像用画素に加算されてサンプリング特性が悪化して焦点検出性能が悪化するか位相差ＡＦが不可能となるが、本実施例はかかる問題を解決している。
【００６２】
本実施例では、第一及び第二加算読み出しをフレームごとに切り替えて使用することにより、動画及び電子ビューファインダーモード時にも画質を劣化させることなく撮像用画素及び焦点検出用画素を読み出すことが可能になる。
【００６３】
なお、実施例１及び２において、撮像素子１０７の間引き読み出し時の間引きは１／３間引きに限定されない。
【００６４】
また、本発明の撮像装置は電子スチルカメラだけでなく、動画撮影を行うカムコーダー（ムービーカメラ）、各種検査カメラ、監視カメラ、内視鏡カメラ、ロボット用カメラ等に適用可能である。
【図面の簡単な説明】
【００６５】
【図１】実施例１のカメラのブロック図である。
【図２】図１に示す撮像素子のブロック図である。
【図３】図１に示す撮像素子に使用される撮像用画素と焦点検出用画素の構造を説明する図である。
【図４】図１に示す撮像素子に使用される撮像用画素と焦点検出用画素の構造を説明する図である。
【図５】図１に示す撮像素子に使用される撮像用画素と焦点検出用画素の構造を説明する図である。
【図６】図１に示す撮像素子の画素の配置例を示す平面図である。
【図７】実施例１の撮像素子の全画面読み出しを説明する図である。
【図８】実施例１の撮像素子の間引き読み出しを説明する図である。
【図９】実施例１の撮像素子の加算読み出しを説明する図である。
【図１０】実施例２の第一加算読み出しを説明する図である。
【図１１】実施例２の第二加算読み出しを説明する図である。
【符号の説明】
【００６６】
１００              デジタルカメラ（撮像装置）
１０５              フォーカスレンズを含む第３のレンズ群
１０７              撮像素子
１２１              ＣＰＵ（制御部）
２０５              加算部
２０８              水平走査回路
２１０              垂直走査回路
【図１】
2010020055.tif 000005
【図２】
2010020055.tif 000006
【図３】
2010020055.tif 000007
【図４】
2010020055.tif 000008
【図５】
2010020055.tif 000009
【図６】
2010020055.tif 000010
【図７】
2010020055.tif 000011
【図８】
2010020055.tif 000012
【図９】
2010020055.tif 000013
【図１０】
2010020055.tif 000014
【図１１】
2010020055.tif 000015