(57)【要約】【課題】低コスト化かつ画質の向上を実現することができるようにする。【解決手段】時刻ｔ41から時刻ｔ44の期間では、ＥＬパネルの全画素に対して同時に閾値補正準備動作と閾値補正動作が行われる。時刻ｔ44以降は、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位を基準電位Ｖｏｆｓよりも高い第２基準電位Ｖｏｆｓ２に設定しての分割閾値補正動作と、信号電位Ｖｓｉｇによる映像信号の書き込みとが、線順次に行われる。映像信号の書き込みの直前に閾値補正を行うことにより、閾値補正動作を行ってから映像信号の書き込みを行うまでの時間を短くすることができ、リーク電流を抑制し、画質を向上させる。本発明は、例えば、ＥＬパネルに適用できる。【選択図】図１８
2010002498.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の電位を保持する保持容量とを備える画素回路を行列状に配置するパネルであって、
前記画素回路に供給する電源電圧を、２行以上の前記画素回路に対して同時に制御する電源供給手段を備え、
閾値補正準備動作と最初の閾値補正動作である第１の閾値補正動作については、前記電源供給手段が制御する単位の２行以上の前記画素回路に対して同時に行い、その後、各行の前記画素回路に対して線順次に第２の閾値補正動作を１回以上行う
パネル。
【請求項２】
映像信号に対応する電位である信号電位を前記画素回路に供給する映像信号供給手段をさらに備え、
前記映像信号供給手段は、前記第２の閾値補正動作が行われるとき、前記第１の閾値補正動作時に前記画素回路に供給した基準電位よりも高い電位を供給する
請求項１に記載のパネル。
【請求項３】
映像信号に対応する電位である信号電位を前記画素回路に供給する映像信号供給手段をさらに備え、
前記映像信号供給手段は、前記第１の閾値補正動作終了後の所定時間、前記第１の閾値補正動作時に前記画素回路に供給した基準電位よりも低い電位を供給する
請求項１に記載のパネル。
【請求項４】
前記画素回路の前記サンプリング用トランジスタをオンまたはオフする走査制御手段をさらに備え、
前記走査制御手段が前記画素回路の前記サンプリング用トランジスタをオンまたはオフすることで、前記発光素子の発光期間が制御される
請求項１に記載のパネル。
【請求項５】
前記走査制御手段が前記発光素子を消光させるため前記サンプリング用トランジスタをオンするとき前記駆動用トランジスタのゲートに供給される電位は、前記発光素子のカソード電位、発光素子の閾値電圧、および駆動用トランジスタの閾値電圧の和以下である
請求項４に記載のパネル。
【請求項６】
前記走査制御手段が前記発光素子を消光させるため前記サンプリング用トランジスタをオンするとき前記駆動用トランジスタのゲートに供給される電位は、閾値補正のための基準電位と同一である
請求項４に記載のパネル。
【請求項７】
駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の電位を保持する保持容量とを備える画素回路を行列状に配置し、前記画素回路に供給する電源電圧を、２行以上の前記画素回路に対して同時に制御する電源供給手段を備えるパネルの駆動制御方法であって、
閾値補正準備動作と最初の閾値補正動作である第１の閾値補正動作については、２行以上の前記画素回路に対して同時に行い、その後、各行の前記画素回路に対して線順次に第２の閾値補正動作を１回以上行う
ステップを含む駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パネルおよび駆動制御方法に関し、特に、低コスト化を実現することができるようにするパネルおよび駆動制御方法に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型のパネル（ＥＬパネル）の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型のパネルの中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型平面自発光パネルは、例えば以下の特許文献１乃至５に記載されている。
【０００４】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、先行して普及してきている液晶ディスプレイ（LCD :Liquid Crystal Display）と比較すると、有機ＥＬデバイスを画素に用いた平面自発光型のパネルについては、さらなる低コスト化が要請されている。
【０００６】
本発明は、このような状況に鑑みてなされたものであり、低コスト化を実現することができるようにするものである。
【課題を解決するための手段】
【０００７】
本発明の一側面のパネルは、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の電位を保持する保持容量とを備える画素回路を行列状に配置するパネルであって、前記画素回路に供給する電源電圧を、２行以上の前記画素回路に対して同時に制御する電源供給手段を備え、閾値補正準備動作と最初の閾値補正動作である第１の閾値補正動作については、前記電源供給手段が制御する単位の２行以上の前記画素回路に対して同時に行い、その後、各行の前記画素回路に対して線順次に第２の閾値補正動作を１回以上行う。
【０００８】
映像信号に対応する電位である信号電位を前記画素回路に供給する映像信号供給手段をさらに設け、前記映像信号供給手段には、前記第２の閾値補正動作が行われるとき、前記第１の閾値補正動作時に前記画素回路に供給した基準電位よりも高い電位を供給させることができる。
【０００９】
映像信号に対応する電位である信号電位を前記画素回路に供給する映像信号供給手段をさらに設け、前記映像信号供給手段には、前記第１の閾値補正動作終了後の所定時間、前記第１の閾値補正動作時に前記画素回路に供給した基準電位よりも低い電位を供給させることができる。
【００１０】
前記画素回路の前記サンプリング用トランジスタをオンまたはオフする走査制御手段をさらに設け、前記走査制御手段が前記画素回路の前記サンプリング用トランジスタをオンまたはオフすることで、前記発光素子の発光期間が制御されるようにすることができる。
【００１１】
本発明の一側面の駆動制御方法は、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の電位を保持する保持容量とを備える画素回路を行列状に配置し、前記画素回路に供給する電源電圧を、２行以上の前記画素回路に対して同時に制御する電源供給手段を備えるパネルの駆動制御方法であって、閾値補正準備動作と最初の閾値補正動作である第１の閾値補正動作については、２行以上の前記画素回路に対して同時に行い、その後、各行の前記画素回路に対して線順次に第２の閾値補正動作を１回以上行うステップを含む。
【００１２】
本発明の一側面においては、閾値補正準備動作と最初の閾値補正動作である第１の閾値補正動作については、２行以上の画素回路で同時に行われ、その後、各行の画素回路に対して線順次に第２の閾値補正動作が１回以上行われる。
【発明の効果】
【００１３】
本発明の一側面によれば、ＥＬパネルの低コスト化を実現することができる。
【００１４】
また、本発明の一側面によれば、画質を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００１６】
本発明の一側面のパネルは、駆動電流に応じて発光する発光素子（例えば、図５の発光素子３４）と、映像信号をサンプリングするサンプリング用トランジスタ（例えば、図５のサンプリング用トランジスタ３１）と、前記駆動電流を前記発光素子に供給する駆動用トランジスタ（例えば、図５の駆動用トランジスタ３２）と、所定の電位を保持する保持容量（例えば、図５の保持容量３３）とを備える画素回路（例えば、図５の画素１０１ｃ）を行列状に配置するパネル（例えば、図１６のＥＬパネル２００）であって、前記画素回路に供給する電源電圧を、２行以上の前記画素回路に対して同時に制御する電源供給手段（例えば、図１６の電源供給部２１１）を備え、閾値補正準備動作と最初の閾値補正動作である第１の閾値補正動作については、前記電源供給手段が制御する単位の２行以上の前記画素回路に対して同時に行い、その後、各行の前記画素回路に対して線順次に第２の閾値補正動作を１回以上行う。
【００１７】
映像信号に対応する電位である信号電位を前記画素回路に供給する映像信号供給手段（例えば、図１６の水平セレクタ１０３）をさらに設け、前記映像信号供給手段には、前記第２の閾値補正動作が行われるとき、前記第１の閾値補正動作時に前記画素回路に供給した基準電位（例えば、図１８の基準電位Ｖｏｆｓ）よりも高い電位（例えば、図１８の第２基準電位Ｖｏｆｓ２）を供給させることができる。
【００１８】
映像信号に対応する電位である信号電位を前記画素回路に供給する映像信号供給手段（例えば、図１６のライトスキャナ１０４）をさらに設け、前記映像信号供給手段には、前記第１の閾値補正動作終了後の所定時間、前記第１の閾値補正動作時に前記画素回路に供給した基準電位（例えば、図２０の基準電位Ｖｏｆｓ）よりも低い電位（例えば、図２０の第３基準電位Ｖｉｎｉ）を供給させることができる。
【００１９】
以下、図を参照して、本発明の実施の形態について説明する。
【００２０】
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、有機ＥＬデバイスを用いたパネル（以下、ＥＬパネルと称する）の基本となる構成と動作について図１乃至図１５を参照して説明する。
【００２１】
図１は、基本となるＥＬパネルの構成例を示すブロック図である。
【００２２】
図１のＥＬパネル１００は、Ｎ×Ｍ個の画素（画素回路）１０１−（１，１）乃至１０１−（Ｎ，Ｍ）が行列状に配置されている画素アレイ部１０２と、これを駆動する駆動部である水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５とにより構成されている。
【００２３】
また、ＥＬパネル１００は、Ｍ本の走査線ＷＳＬ１０−１乃至１０−Ｍ、Ｍ本の電源線ＤＳＬ１０−１乃至１０−Ｍ、およびＮ本の映像信号線ＤＴＬ１０−１乃至１０−Ｎも有する。
【００２４】
なお、以下において、走査線ＷＳＬ１０−１乃至１０−Ｍ、映像信号線ＤＴＬ１０−１乃至１０−Ｎ、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）、または電源線ＤＳＬ１０−１乃至１０−Ｍのそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、画素１０１、または電源線ＤＳＬ１０と称する。
【００２５】
画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１行目の画素１０１−（１，１）乃至１０１−（Ｎ，１）は、走査線ＷＳＬ１０−１でライトスキャナ１０４と、電源線ＤＳＬ１０−１で電源スキャナ１０５とそれぞれ接続されている。また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素１０１−（１，Ｍ）乃至１０１−（Ｎ，Ｍ）は、走査線ＷＳＬ１０−Ｍでライトスキャナ１０４と、電源線ＤＳＬ１０−Ｍで電源スキャナ１０５とそれぞれ接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の行方向に並ぶその他の画素１０１についても同様である。
【００２６】
また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１列目の画素１０１−（１，１）乃至１０１−（１，Ｍ）は、映像信号線ＤＴＬ１０−１で水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素１０１−（Ｎ，１）乃至１０１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ１０−Ｎで水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の列方向に並ぶその他の画素１０１についても同様である。
【００２７】
ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する。電源スキャナ１０５は、線順次走査に合わせて電源線ＤＳＬ１０−１乃至１０−Ｍに第１電位（後述するＶｃｃ）または第２電位（後述するＶｓｓ）の電源電圧を供給する。水平セレクタ１０３は、線順次走査に合わせて各水平期間内（１Ｈ）で映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとを切換えて列状の映像信号線ＤＴＬ１０−１乃至１０−Ｍに供給する。
【００２８】
図１のように構成されるＥＬパネル１００に、ソースドライバおよびゲートドライバとからなるドライバＩＣ(Integrated Circuit)が付加されることによりパネルモジュールが構成され、さらに、パネルモジュールに、電源回路、画像ＬＳＩ(Large Scale Integration)などを付加したものが表示装置となる。ＥＬパネル１００を含む表示装置は、例えば、携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、テレビジョン受像機、プリンタ等の表示部として使用することができる。
【００２９】
図２は、図１に示したＥＬパネル１００に含まれるＮ×Ｍ個の画素１０１のうちの１つの画素１０１を拡大することにより、画素１０１の詳細な構成を示したブロック図である。
【００３０】
なお、図２において画素１０１と接続されている走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、および電源線ＤＳＬ１０は、図１から明らかなように、画素１０１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）に対して、走査線ＷＳＬ１０−（ｎ，ｍ）、映像信号線ＤＴＬ１０−（ｎ，ｍ）、および電源線ＤＳＬ１０−（ｎ，ｍ）となる。
【００３１】
図２に示す画素１０１の構成は、従来から用いられている構成であり、この構成を有する画素１０１を画素１０１ａと呼ぶことにする。
【００３２】
画素１０１ａは、サンプリング用トランジスタ２１、駆動用トランジスタ２２、保持容量２３、および有機ＥＬ素子である発光素子２４を含む。ここで、サンプリング用トランジスタ２１はＮチャネル型トランジスタであり、駆動用トランジスタ２２はＰチャネル型トランジスタである。サンプリング用トランジスタ２１のゲートは走査線ＷＳＬ１０に接続し、サンプリング用トランジスタ２１のドレインが映像信号線ＤＴＬ１０に接続し、ソースが駆動用トランジスタ２２のゲートｇに接続している。
【００３３】
駆動用トランジスタ２２のソースｓは電源線ＤＳＬ１０と接続され、ドレインｄは発光素子２４のアノードと接続されている。保持容量２３は、駆動用トランジスタ２２のソースｓとゲートｇの間に接続されている。また、発光素子２４のカソードは接地されている。
【００３４】
有機ＥＬ素子は電流発光素子であるため、発光素子２４に流れる電流値をコントロールすることで、発色の階調を得ることができる。図２の画素１０１ａでは、駆動用トランジスタ２２のゲート印加電圧を変化させることで、発光素子２４に流れる電流値をコントロールしている。
【００３５】
より具体的には、駆動用トランジスタ２２のソースｓは電源線ＤＳＬ１０に接続されており、常に飽和領域で動作するように設計されているので、駆動用トランジスタ２２は、次式（１）で表される電流値Ｉｄｓを流す定電流源として機能する。
【数１】
2010002498.tif 000003
【００３６】
式（１）において、μは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。また、Ｖｇｓは、駆動用トランジスタ２２のゲートｇとソースｓ間の電圧（ゲートソース間電圧）であり、Ｖｔｈは、駆動用トランジスタ２２の閾値電圧である。なお、飽和領域とは、（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）の条件を満たした状態をいう（Ｖｄｓは、駆動用トランジスタ２２のソースｓとドレインｄ間の電圧）。
【００３７】
図２の画素１０１ａでは、経時劣化により有機ＥＬ素子のＩ−Ｖ特性は、図３に示すように変化し、駆動用トランジスタ２２のドレイン電圧は変化するが、駆動用トランジスタ２２のゲートソース間電圧Ｖｇｓを一定に保つことで、発光素子２４には一定量の電流Ｉｄｓが流れる。即ち、電流Ｉｄｓと、有機ＥＬ素子の発光輝度とは比例関係にあるので、輝度自体は経時劣化によってもほぼ変化しない。
【００３８】
しかしながら、Ｐチャネル型トランジスタは、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができないため、より安価に画素回路を構成しようとする場合には、Ｎチャネル型トランジスタで構成する方が望ましい。
【００３９】
そこで、図４の画素１０１ｂに示すように、Ｐチャネル型である駆動用トランジスタ２２をＮチャネル型の駆動用トランジスタ２５に代えることが考えられる。
【００４０】
すなわち、図４の画素１０１ｂは、図３に示した画素１０１ａの構成のうち、Ｐチャネル型の駆動用トランジスタ２２をＮチャネル型の駆動用トランジスタ２５に代えた構成を示している。
【００４１】
図４の画素１０１ｂの構成では、駆動用トランジスタ２５のソースｓが発光素子２４に接続されてしまうため、有機ＥＬ素子の経時変化とともに駆動用トランジスタ２５のゲートソース間電圧Ｖｇｓが変化してしまう。これにより、発光素子２４に流れる電流が変化し、発光輝度は変化してしまう。また、画素１０１ｂごとに駆動用トランジスタの閾値電圧Ｖｔｈおよび移動度μは異なるため、式（１）に応じて電流値Ｉｄｓにバラツキが生じ、発光輝度も画素ごとに異なることになる。
【００４２】
そこで、有機ＥＬ素子の経時劣化、駆動用トランジスタの特性バラツキを防止し、かつ、画素１０１を構成する素子数が少ない回路として、後述する本発明を適用したＥＬパネルにも採用する図５に示す画素１０１ｃの構成が、本出願人により提案されている。
【００４３】
図５の画素１０１ｃは、サンプリング用トランジスタ３１、駆動用トランジスタ３２、保持容量３３、および発光素子３４を有する。サンプリング用トランジスタ３１のゲートは走査線ＷＳＬ１０と接続され、サンプリング用トランジスタ３１のドレインは映像信号線ＤＴＬ１０と接続されるとともに、ソースが駆動用トランジスタ３２のゲートｇと接続されている。
【００４４】
駆動用トランジスタ３２のソースｓ及びドレインｄの一方は発光素子３４のアノードに接続され、他方が電源線ＤＳＬ１０に接続される。保持容量３３は、駆動用トランジスタ３２のゲートｇと発光素子３４のアノードの間に接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３５に接続されている。
【００４５】
以上のように構成される画素１０１ｃにおいて、サンプリング用トランジスタ３１が、走査線ＷＳＬ１０から供給された制御信号に応じてオン（導通）すると、保持容量３３は、映像信号線ＤＴＬ１０を介して水平セレクタ１０３から供給された電荷を蓄積して保持する。駆動用トランジスタ３２は、第１電位Ｖｃｃにある電源線ＤＳＬ１０から電流の供給を受け、保持容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素１０１ｃが発光する。
【００４６】
画素１０１ｃは、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を保持容量３３に保持させる機能であり、これにより、ＥＬパネル１００の画素毎のばらつきの原因となる駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。
【００４７】
また、画素１０１ｃは、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、保持容量３３に信号電位Ｖｓｉｇを保持する際、駆動用トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。
【００４８】
さらに、画素１０１ｃは、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能であり、これにより、駆動用トランジスタ３２のゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。
【００４９】
なお、閾値補正機能、移動度補正機能、およびブートストラップ機能については、後述する図１０、図１４、および図１５などでも説明する。
【００５０】
以下では、単に画素１０１という場合であっても、画素１０１は、図５に示した画素１０１ｃの構成を有しているものとする。
【００５１】
図６は、画素１０１の動作を説明するタイミングチャートである。
【００５２】
図６は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ１０、電源線ＤＳＬ１０、および映像信号線ＤＴＬ１０の電位変化と、それに対応する駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。
【００５３】
図６において、時刻ｔ1までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ1である。
【００５４】
発光期間Ｔ1が終了した時刻ｔ1から時刻ｔ4までは、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾電圧補正動作の準備を行う閾値補正準備期間Ｔ2である。
【００５５】
閾値補正準備期間Ｔ2では、時刻ｔ1において、電源スキャナ１０５が、電源線ＤＳＬ１０の電位を高電位であるＶｃｃから低電位であるＶｓｓに切換え、時刻ｔ2において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ3において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線ＤＴＬ１０の低電位Ｖｓｓにリセットされる。
【００５６】
時刻ｔ4から時刻ｔ5までは、閾値補正動作を行う閾値補正期間Ｔ3である。閾値補正期間Ｔ3では、時刻ｔ4において、電源スキャナ１０５により、電源線ＤＳＬ１０の電位が高電位Ｖｃｃに切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３２のゲートｇとソースｓとの間に接続された保持容量３３に書き込まれる。
【００５７】
時刻ｔ5から時刻ｔ7までの書き込み＋移動度補正準備期間Ｔ4では、走査線ＷＳＬ１０の電位が高電位から低電位一旦切換えられるとともに、時刻ｔ7の前の時刻ｔ6において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。
【００５８】
そして、時刻ｔ7から時刻ｔ8までの書き込み＋移動度補正期間Ｔ5において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ7から時刻ｔ8までの間、走査線ＷＳＬ１０の電位が高電位に設定され、これにより、映像信号の信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で保持容量３３に書き込まれると共に、移動度補正用の電圧ΔＶμが保持容量３３に保持された電圧から差し引かれる。
【００５９】
書き込み＋移動度補正期間Ｔ5終了後の時刻ｔ8において、走査線ＷＳＬ１０の電位が低電位に設定され、それ以降、発光期間Ｔ6として、信号電圧Ｖｓｉｇに応じた発光輝度で発光素子３４が発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶμとによって調整されているため、発光素子３４の発光輝度は駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。
【００６０】
なお、発光期間Ｔ6の最初でブートストラップ動作が行われ、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶμを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【００６１】
また、時刻ｔ8から所定時間経過後の時刻ｔ9において、映像信号線ＤＴＬ１０の電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図６において、時刻ｔ2から時刻ｔ9までの期間は水平期間（１Ｈ）に相当する。
【００６２】
以上のようにして、画素１０１として画素１０１ｃの構成を有するＥＬパネル１００では、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３４を発光させることができる。
【００６３】
図７乃至図１５を参照して、画素１０１（１０１ｃ）の動作についてさらに詳細に説明する。
【００６４】
図７は、発光期間Ｔ1の画素１０１の状態を示している。
【００６５】
発光期間Ｔ1では、サンプリング用トランジスタ３１がオフ（走査線ＷＳＬ１０の電位が低電位）、かつ電源線ＤＳＬ１０の電位が高電位Ｖｃｃとなっており、駆動用トランジスタ３２が駆動電流Ｉｄｓを発光素子３４に供給している。このとき駆動用トランジスタ３２は飽和領域で動作するように設定されているため、発光素子３４に流れる駆動電流Ｉｄｓは、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓに応じて式（１）で表される値をとる。
【００６６】
そして、閾値補正準備期間Ｔ2の最初の時刻ｔ1において、図８に示すように、電源スキャナ１０５は、電源線ＤＳＬ１０の電位を高電位Ｖｃｃ（第１電位）から低電位Ｖｓｓ（第２電位）に切換える。このとき電源線ＤＳＬ１０の電位Ｖｓｓが発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和よりも小さければ（Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔ）発光素子３４は消光し、駆動用トランジスタ３２の電源線ＤＳＬ１０と接続された側がソースｓとなる。また、発光素子３４のアノードは電位Ｖｓｓに充電される。
【００６７】
次に、図９に示すように、時刻ｔ2において、水平セレクタ１０３が映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓにした後、時刻ｔ3において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換えることより、サンプリング用トランジスタ３１をオンにする。これにより、駆動用トランジスタ３２のゲート電位ＶｇはＶｏｆｓとなり、ゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓという値をとる。ここで、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓである（Ｖｏｆｓ−Ｖｓｓ）は、次の閾値補正期間Ｔ3で閾値補正動作を行うため、閾値電圧Ｖｔｈよりも大である（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）必要がある。逆に言うと、（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）の条件を満たすように、電位ＶｏｆｓおよびＶｓｓが設定される。
【００６８】
そして、閾値補正期間Ｔ3の最初の時刻ｔ4において、図１０に示すように、電源スキャナ１０５が電源線ＤＳＬ１０の電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えると、駆動用トランジスタ３２の発光素子３４のアノードと接続されている側がソースｓとなり、図１０において１点鎖線で示されるように電流が流れる。
【００６９】
ここで、発光素子３４は等価的にダイオード３４Ａと寄生容量をＣｅｌとする保持容量３４Ｂで表すことができ、発光素子３４のリーク電流が駆動用トランジスタ３２に流れる電流よりもかなり小さい（Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌを満たす）という条件の下では、駆動用トランジスタ３２に流れる電流は保持容量３３と３４Ｂを充電するために使用される。発光素子３４のアノード電位Ｖｅｌ（駆動用トランジスタ３２のソース電位Ｖｓ）は、図１１に示されるように、駆動用トランジスタ３２を流れる電流に応じて上昇する。所定時間経過後、駆動用トランジスタ３２のゲートソース間電圧ＶｇｓがＶｔｈという値をとる。また、このときの発光素子３４のアノード電位Ｖｅｌは（Ｖｏｆｓ−Ｖｔｈ）である。ここで、発光素子３４のアノード電位Ｖｅｌは、発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和以下となっている（Ｖｅｌ＝（Ｖｏｆｓ−Ｖｔｈ）≦（Ｖｃａｔ＋Ｖｔｈｅｌ））。
【００７０】
その後、時刻ｔ5において、図１２に示されるように、走査線ＷＳＬ１０の電位が高電位から低電位に切替えられ、サンプリング用トランジスタ３１がオフして閾値補正動作（閾値補正期間Ｔ3）が完了する。
【００７１】
続く書き込み＋移動度補正準備期間Ｔ4の時刻ｔ6において、水平セレクタ１０３によって、映像信号線ＤＴＬ１０の電位が、基準電位Ｖｏｆｓから、階調に応じた信号電位Ｖｓｉｇに切換えられた（図１２）後、書き込み＋移動度補正期間Ｔ5に入り、図１３に示されるように、時刻ｔ7において、走査線ＷＳＬ１０の電位が高電位に設定されることでサンプリング用トランジスタ３１がオンして、映像信号の書き込みと移動度補正動作が行われる。駆動用トランジスタ３２のゲート電位Ｖｇは、サンプリング用トランジスタ３１がオンしているため信号電位Ｖｓｉｇとなるが、サンプリング用トランジスタ３１には電源線ＤＳＬ１０からの電流が流れるため、駆動用トランジスタ３２のソース電位Ｖｓは、時間とともに上昇していく。
【００７２】
駆動用トランジスタ３２の閾値補正動作は既に完了している。よって、式（１）の右辺の閾値補正の項、即ち（Ｖｓｉｇ−Ｖｏｆｓ）2の項の影響はなくなるので、駆動用トランジスタ３２が流す電流Ｉｄｓは移動度μを反映したものとなる。具体的には、図１４に示されるように、移動度μが大きい場合には、駆動用トランジスタ３２が流す電流Ｉｄｓは大きくなり、ソース電位Ｖｓの上昇も早い。一方、移動度μが小さい場合には、駆動用トランジスタ３２が流す電流Ｉｄｓは小さくなり、ソース電位Ｖｓの上昇は遅くなる。換言すると、一定時間経過時点では、移動度μが大きい場合には、駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖμ（電位補正値）は大きくなり、移動度μが小さい場合には、駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖμ（電位補正値）は小さくなる。これによって、各画素１０１の駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓのバラツキが、移動度μを反映して小さくなり、一定時間経過後の各画素１０１のゲートソース間電圧Ｖｇｓは、移動度μのバラツキを完全に補正した電圧となる。
【００７３】
時刻ｔ8において、走査線ＷＳＬ１０の電位が低電位に設定されることでサンプリング用トランジスタ３１がオフして、書き込み＋移動度補正期間Ｔ5が終了し、発光期間Ｔ6となる（図１５）。
【００７４】
発光期間Ｔ6では、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは一定であるので、駆動用トランジスタ３２は一定電流Ｉｄｓ’を発光素子３４に供給し、発光素子３４のアノード電位Ｖｅｌは、発光素子３４に一定電流Ｉｄｓ’という電流が流れる電圧Ｖｘまで上昇し、発光素子３４は発光する。駆動用トランジスタ３２のソース電位Ｖｓが上昇すると、保持容量３３のブートストラップ機能により、駆動用トランジスタ３２のゲート電位Ｖｇも連動して上昇する。
【００７５】
画素１０１ｃを採用した画素１０１においても、発光素子３４は、発光時間が長くなると、Ｉ−Ｖ特性は変化する。そのため、図１５に示されるＢ点の電位も時間とともに変化する。しかしながら、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは一定値に保たれているので、発光素子３４に流れる電流は変化しない。したがって、発光素子のＩ−Ｖ特性が経時劣化しても、一定電流Ｉｄｓ’が流れ続けるので、発光素子３４の輝度が変化することはない。
【００７６】
以上のように、画素１０１（１０１ｃ）を備える図５のＥＬパネル１００においては、閾値補正機能および移動度補正機能によって画素１０１ごとの閾値電圧Ｖｔｈ及び移動度μの相違を補正することができる。また、発光素子３４の経時変動（劣化）も補正することができる。
【００７７】
これにより、図５のＥＬパネル１００を用いた表示装置では、高品位な画質を得ることが可能である。
【００７８】
しかしながら、図５のＥＬパネル１００の構成を、液晶ディスプレイ（LCD）の構成と比較すると、液晶ディスプレイには電源線ＤＳＬ１０に相当する制御線がなく、ＥＬパネル１００は制御線の数が多いということが言える。
【００７９】
そこで、より構成を簡素化し、より低コスト化を図ったＥＬパネルとして、図１６のＥＬパネル２００を示す。
【００８０】
即ち、図１６は、本発明を適用したＥＬパネルの一実施の形態の構成例を示すブロック図である。なお、図１６において、図１と対応する部分については同一の符号を付してあり、その説明を適宜省略する。
【００８１】
図１のＥＬパネル１００では、各行の画素１０１に対して個別に設けられていた電源線ＤＳＬ１０−１乃至１０−Ｍに代えて、ＥＬパネル２００では、全ての画素１０１に対して共通の電源線ＤＳＬ２１２が設けられており、第１電位としての高電位Ｖｃｃまたは第２電位としての低電位Ｖｓｓの電源電圧が、電源供給部２１１から電源線ＤＳＬ２１２を介して、全ての画素１０１に一律に供給される。すなわち、電源供給部２１１は、画素アレイ部１０２の全ての画素１０１に対して同一の電源電圧制御を行う。
【００８２】
ＥＬパネル２００の電源供給部２１１および電源線２１２以外の構成は、図１のＥＬパネル１００と同様である。ただし、画素アレイ部１０２の各画素１０１は、図５に示した画素１０１ｃの構成を有している。
【００８３】
次に、図１７を参照して、ＥＬパネル２００で基本となる駆動制御方式（以下、基本駆動制御方式という）について説明する。図１７は、電源線ＤＳＬ２１２を介して電源供給部２１１から全ての画素１０１に電源電圧が供給されるタイミングと、各行の画素１０１の発光タイミングを示している。
【００８４】
図１７において、時刻ｔ21から時刻ｔ34までの期間が１枚の映像を表示するための単位時間（以下、１フィールド期間（１Ｆ）という）であり、そのうちの時刻ｔ21から時刻ｔ25までの期間が全画素が共通に制御される期間（以下、全画素共通期間という）である。また、時刻ｔ25から時刻ｔ34までの期間は全画素１０１に対して線順次に走査を行う線順次走査期間である。
【００８５】
最初に、全画素共通期間の時刻ｔ21において、電源供給部２１１は、電源線ＤＳＬ２１２に供給する電位を高電位Ｖｃｃから低電位Ｖｓｓに切換える。なお、時刻ｔ21においては、走査線ＷＳＬ１０−１乃至１０−Ｍの各電位および映像信号線ＤＴＬ１０−１乃至１０−Ｎの各電位は、低電位側に設定されている。
【００８６】
そして、時刻ｔ22において、ライトスキャナ１０４が、供給する電位を走査線ＷＳＬ１０−１乃至１０−Ｍに対して同時に高電位に切換える。これにより、図９を参照して説明したように、駆動用トランジスタ３２のゲート電位ＶｇはＶｏｆｓとなり、ソース電位ＶｓはＶｓｓとなる。その結果、ゲートソース間電圧Ｖｇｓが駆動用トランジスタ３２の閾値電圧Ｖｔｈよりも大であるＶｏｆｓ−Ｖｓｓ（＞Ｖｔｈ）という値をとることになり、閾値補正を行う前の閾値補正準備動作が行われている。したがって、時刻ｔ22から時刻ｔ23までは閾値補正準備期間である。
【００８７】
閾値補正の準備が完了すると、時刻ｔ23において、電源供給部２１１が電源線ＤＳＬ２１２に供給する電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えることにより、全画素１０１で同時に閾値補正動作が開始される。すなわち、図１０を参照して説明したように、発光素子３４のアノード電位Ｖｅｌ（駆動用トランジスタ３２のソース電位）が、駆動用トランジスタ３２を流れる電流に応じて上昇し、所定時間後には（Ｖｏｆｓ−Ｖｔｈ）に等しくなる。時刻ｔ24には、走査線ＷＳＬ１０−１乃至１０−Ｍそれぞれに供給する電位が、ライトスキャナ１０４により、一斉に低電位に切換えられ、閾値補正動作が終了する。
【００８８】
そして、時刻ｔ25から、画素１０１に対して線順次に映像信号を書き込む線順次走査期間が開始する。
【００８９】
すなわち、時刻ｔ25から時刻ｔ30までの期間、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が階調に応じた信号電位Ｖｓｉｇに設定され、その間に、ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに対して順番に（線順次に）、供給する電位をＴｓ時間だけ高電位に切換える。Ｔｓ時間だけ高電位に切換えられた行の画素１０１の発光素子３４は発光する。
【００９０】
なお、走査線ＷＳＬ１０の電位が高電位に設定されるあいだは、図１３を参照して説明したように、駆動用トランジスタ３２のソース電位Ｖｓも上昇していくので、映像信号の書き込みとともに移動度補正も行われている。
【００９１】
Ｍ行目の走査線ＷＳＬ１０−Ｍに対する高電位の電源電圧の供給が終了すると、時刻ｔ30に、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が一斉に基準電位Ｖｏｆｓに切替えられる。
【００９２】
そして、基準電位Ｖｏｆｓが映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれに対して供給されている状態で、時刻ｔ31から、ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに対して順番に（線順次に）、Ｔｓ時間だけ高電位に切替える。Ｔｓ時間だけ高電位に切換えられた行の画素１０１では、駆動用トランジスタ３２のゲートｇに基準電位Ｖｏｆｓが供給されることとなり、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となって、発光素子３４が消光する。ここで、発光素子３４を消光させるためには、駆動用トランジスタ３２のゲートｇに供給する電位は、必ずしも基準電位Ｖｏｆｓである必要はなく、発光素子３４のカソード電位Ｖｃａｔと発光素子３４の閾値電圧Ｖｔｈｅｌ、および駆動用トランジスタ３２の閾値電圧Ｖｔｈの和（Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈ）以下であればよいが、閾値補正の基準電位Ｖｏｆｓと同一にすることで、制御を簡単にすることができる。
【００９３】
基本制御方式においては、基準電位Ｖｏｆｓが映像信号線ＤＴＬ１０に供給されている状態でサンプリング用トランジスタ３１をオンすることで発光素子３４を消光させ、各行の発光期間を制御している。したがって、発光期間は、信号電位Ｖｓｉｇが映像信号線ＤＴＬ１０に供給されている状態におけるサンプリング用トランジスタ３１のオフから、基準電位Ｖｏｆｓが映像信号線ＤＴＬ１０に供給されている状態におけるサンプリング用トランジスタ３１のオンまでである。なお、発光期間は各行で同一とする必要があるため、最終行のＭ行目の映像信号の書き込みは、１フィールド期間の終了時から発光期間だけ前に行われる必要がある。
【００９４】
以上のように、電源ラインである電源線ＤＳＬ２１２を全画素共通として、全画素共通期間内に、閾値補正準備動作と閾値補正動作を全画素で同時に（一斉に）行うことにより、ＥＬパネル２００の回路を簡素化し、電源制御を容易にすることが可能となるので、パネル全体のコストを低減させることが可能となる。
【００９５】
ところで、図１７を参照して説明した基本駆動制御方式では、閾値補正期間が終了してから各行の画素１０１が発光を開始するまでの期間が各行で異なっている。閾値補正期間が終了してから各行の画素１０１が発光を開始するまでの期間には、厳密に言えば、駆動用トランジスタ３２のリーク電流、発光素子３４のリーク電流、およびサンプリング用トランジスタ３１のリーク電流が存在するので、閾値補正期間が終了してからの、それらのリーク電流によって、駆動用トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓが変化する。具体的には、駆動用トランジスタ３２のソース電位Ｖｓは、駆動用トランジスタ３２のリーク電流によって電源線ＤＳＬ２１２の電位Ｖｃｃの方向に、発光素子３４のリーク電流によってカソード電位Ｖｃａｔの方向に変化（上昇）し、駆動用トランジスタ３２のゲート電位Ｖｇもソース電位Ｖｓの変化に伴って変化（上昇）する。
【００９６】
ここで、駆動用トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓの上昇量を△Ｖとする。また、サンプリング用トランジスタ３１のリーク電流による電位変化量を△Ｖ２とすると、その電位変化量△Ｖに対応する駆動用トランジスタ３２のソース電位Ｖｓの変化量はｇ△Ｖ２と表すことができる。係数ｇは、保持容量３３の容量、駆動用トランジスタ３２のゲートソース間容量、および発光素子３４の寄生容量Ｃｅｌによって決定される。
【００９７】
いま電位変化量△Ｖと△Ｖ２がいずれも正の値であるとすると、映像信号書き込み直前における駆動用トランジスタ３２のゲート電位Ｖｇは（Ｖｏｆｓ＋△Ｖ＋△Ｖ２）と表すことができ、ソース電位Ｖｓは（Ｖｏｆｓ−Ｖｔｈ＋△Ｖ＋ｇ△Ｖ２）と表すことができる。この電位変化量△Ｖと△Ｖ２は、各画素１０１によるリーク電流のばらつきの影響を大きく受けるので、画素１０１ごとに異なるものであり、ＥＬパネル２００としてはムラやシェーディングといった画質不良を引き起こすという原因になる。
【００９８】
そこで、ＥＬパネル２００では、リーク電流による電位変化を防止するため、図１８に示す駆動制御方式（以下、第１の駆動制御方式という）を採用することができる。
【００９９】
図１８の時刻ｔ41から時刻ｔ53までの１フィールド期間（１Ｆ）のうち、時刻ｔ41から時刻ｔ44までの動作は、図１７の時刻ｔ21から時刻ｔ24の動作と同様である。すなわち、時刻ｔ41から時刻ｔ44の期間では、ＥＬパネル２００の全画素に対して同時に閾値補正準備動作と閾値補正動作が行われる。
【０１００】
そして、時刻ｔ44以降は、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位を基準電位Ｖｏｆｓよりも高い第２基準電位Ｖｏｆｓ２に設定しての分割閾値補正動作と信号電位Ｖｓｉｇによる映像信号の書き込みとが線順次に行われる。
【０１０１】
具体的には、時刻ｔ44より後の時刻ｔ45において、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が一斉に第２基準電位Ｖｏｆｓ２に切替えられ、その後、１行目の画素１０１に対する分割閾値補正動作と映像信号の書き込みとが行われる。
【０１０２】
すなわち、映像信号線ＤＴＬ１０−１乃至１０−Ｎの電位が第２基準電位Ｖｏｆｓ２の状態で、時刻ｔ46からのＴｖ時間、時刻ｔ47からのＴｖ時間、および、時刻ｔ48からのＴｖ時間の３回、走査線ＷＳＬ１０−１の電位が高電位に切替えられる。次に、映像信号線ＤＴＬ１０−１乃至１０−Ｎの電位が階調に応じた信号電位Ｖｓｉｇに所定時間設定され、その間に、走査線ＷＳＬ１０−１の電位が、Ｔｓ2時間、高電位に切替えられ、１行目の画素１０１に信号電位Ｖｓｉｇの映像信号が書き込まれる。信号電位Ｖｓｉｇの映像信号が書き込まれた後の画素１０１は発光する。
【０１０３】
２行目からＭ行目に対しても同様のタイミングで、３回の分割閾値補正動作と映像信号の書き込みとが順次行われる。なお、図１８では、分割閾値補正のためのサンプリング用トランジスタ３１のオン状態を、影を付して示している。
【０１０４】
Ｍ行目の映像信号の書き込み終了後の時刻ｔ52には、映像信号線ＤＴＬ１０−１乃至１０−Ｎの電位が基準電位Ｖｏｆｓに切替えられ、以下、図１７における場合と同様に、発光期間が同一の期間となるように順次サンプリング用トランジスタ３１をオンすることで、発光素子３４が消光する。
【０１０５】
発光素子３４を消光させるためには、図１７を参照して説明したように、駆動用トランジスタ３２のゲートｇに供給する電位は、必ずしも基準電位Ｖｏｆｓである必要はなく、発光素子３４のカソード電位Ｖｃａｔと発光素子３４の閾値電圧Ｖｔｈｅｌ、および駆動用トランジスタ３２の閾値電圧Ｖｔｈの和（Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈ）以下であればよい。また、駆動用トランジスタ３２のゲートｇに供給する電位を、発光輝度を反映した逆バイアス電位とすることもできる。
【０１０６】
図１９を参照して、ｍ行ｎ列目の画素１０１−（ｎ，ｍ）に注目して、第１の駆動制御方式における、画素１０１−（ｎ，ｍ）の駆動用トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓの変化について詳しく説明する。
【０１０７】
時刻ｔ42から時刻ｔ43までの期間は全画素に対して一斉に行われる閾値補正準備期間であり、時刻ｔ43から時刻ｔ44までの期間は全画素に対して一斉に行われる閾値補正期間である。
【０１０８】
閾値補正準備期間では、サンプリング用トランジスタ３１のオンにより駆動用トランジスタ３２のゲート電位Ｖｇが映像信号線ＤＴＬ１０−ｎの電位である基準電位Ｖｏｆｓまで上昇する。閾値補正期間では、電源線ＤＳＬが高電位Ｖｃｃになることで、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈとなるところまでソース電位Ｖｓが上昇する。
【０１０９】
時刻ｔ45において映像信号線ＤＴＬ１０−ｎの電位が第２基準電位Ｖｏｆｓ２に切替えられてから、いま注目している画素１０１−（ｎ，ｍ）に対する分割閾値補正が実行される時刻ｔ61までの間、駆動用トランジスタ３２、発光素子３４、およびサンプリング用トランジスタ３１のリーク電流によって、駆動用トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓは上昇する。駆動用トランジスタ３２のゲート電位Ｖｇの上昇量は、上述したように（△Ｖ＋△Ｖ２）である。なお、駆動用トランジスタ３２のソース電位Ｖｓは、カソード電位Ｖｃａｔ以下であるとする。
【０１１０】
時刻ｔ61からのＴｖ時間、ライトスキャナ１０４によりサンプリング用トランジスタ３１がオンされる。第２基準電位Ｖｏｆｓ２は駆動用トランジスタ３２の上昇後のゲート電位Ｖｇ＝（Ｖｏｆｓ＋△Ｖ＋△Ｖ２）よりも大きく設定されており、これにより、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは閾値電圧Ｖｔｈ以上となり、閾値補正動作が開始される。換言すれば、閾値補正動作を再び開始させるため、第２基準電位Ｖｏｆｓ２は駆動用トランジスタ３２の上昇後のゲート電位Ｖｇ＝電位（Ｖｏｆｓ＋△Ｖ＋△Ｖ２）よりも大きく設定する必要がある。また、図１０を参照して説明したように、駆動用トランジスタ３２に流れる電流が保持容量３３を充電するために使用されるためには、（Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ）という条件を満たす必要もある。
【０１１１】
時刻ｔ61からＴｖ時間の第１の分割閾値補正期間が終了した後、時刻ｔ63までの所定時間、サンプリング用トランジスタ３１はオフにされる。
【０１１２】
時刻ｔ63から時刻ｔ67までの間に、同様のサンプリング用トランジスタ３１のオンおよびオフが２回繰り返され、２回の分割閾値補正動作が実行される。３回目の分割閾値補正動作終了後の時刻ｔ66では、駆動用トランジスタ３２のゲート電位ＶｇはＶｏｆｓ２となっており、ソース電位Ｖｓは（Ｖｏｆｓ２−Ｖｔｈ）、ゲートソース間電圧ＶｇｓはＶｔｈとなる。
【０１１３】
その後、映像信号線ＤＴＬ１０−ｎの電位が階調に応じた信号電位Ｖｓｉｇに切替えられてから所定時間経過後の時刻ｔ67からＴｓ2時間、ライトスキャナ１０４によりサンプリング用トランジスタ３１が再びオンされ、映像信号の書き込みと移動度補正動作が行われる。そして、時刻ｔ68において、サンプリング用トランジスタ３１がオフされ、画素１０１−（ｎ，ｍ）は発光を開始する。
【０１１４】
以上のように、映像信号の書き込みの直前に閾値補正を行うことにより、閾値補正動作を行ってから映像信号の書き込みを行うまでの時間を短くすることができる。これにより、駆動用トランジスタ３２、発光素子３４、およびサンプリング用トランジスタ３１のリーク電流を抑制することができるので、各画素１０１のリーク電流のばらつきにより発生する画質ムラのない均一な画像を表示を得ることができる。
【０１１５】
また、閾値補正動作を行ってから映像信号の書き込みを行うまでの時間を各行で一定とすることができるので、シェーディング等の画質劣化のない均一な画像を表示することができる。
【０１１６】
すなわち、図１８および図１９を参照して説明した第１の駆動制御方式によれば、画質を向上させることができる。
【０１１７】
次に、図２０を参照して、ＥＬパネル２００が行うその他の駆動制御方式であって、第２の駆動制御方式について説明する。
【０１１８】
なお、図２０において、図１８と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
【０１１９】
図２０では、時刻ｔ43以降の時刻ｔ43’から時刻ｔ44までのＴｕ時間、映像信号線ＤＴＬ１０の電位が基準電位Ｖｏｆｓから第３基準電位Ｖｉｎｉに設定されている。
【０１２０】
駆動用トランジスタ３２、発光素子３４、およびサンプリング用トランジスタ３１のリーク電流をできるだけ小さくすることを考えると、容量Ｃ、電圧Ｖ、電流ｉ、および時間ｔにはＣＶ＝ｉｔの関係があるため、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓを小さくすることで駆動用トランジスタ３２に流れる電流（リーク電流）も小さくさせることができる。そこで、第２の駆動制御方式では、駆動用トランジスタ３２のゲート電位Ｖｇに第２基準電位Ｖｏｆｓを与える前に第３基準電位Ｖｉｎｉが与えられる。
【０１２１】
その結果、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓを小さくすることができ、リーク電流が少なくなるので、駆動用トランジスタ３２のゲート電位Ｖｇの上昇量（△Ｖ＋△Ｖ２）は、図１９を参照して説明した第１の駆動制御方式における場合よりも小さくなる。これにより、駆動用トランジスタ３２の上昇後のゲート電位Ｖｇ＝電位（Ｖｏｆｓ＋△Ｖ＋△Ｖ２）よりも大きく設定する必要がある第２基準電位は、第１の駆動制御方式のＶｏｆｓ２よりも小さいＶｏｆｓ２’で済む。換言すれば、基準電位Ｖｏｆｓよりも低い第３基準電位Ｖｉｎｉを与えることにより、図２０に示すように、第２基準電位Ｖｏｆｓ２’を第１の駆動制御方式の第２基準電位Ｖｏｆｓ２よりも低くすることができる。
【０１２２】
図２１は、第１の駆動制御方式のときの図１９に対応する、第２の駆動制御方式における画素１０１−（ｎ，ｍ）の駆動用トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示す図である。
【０１２３】
図２１を参照して分かるように、行ごとの分割閾値補正が開始される時刻ｔ61までの駆動用トランジスタ３２のゲート電位の上昇量（△Ｖ＋△Ｖ２）は、図２１の第２の駆動制御方式における場合の方が、図１９の第１の駆動制御方式における場合と比較して小さくなっている。また、上述したように、時刻ｔ45に映像信号線ＤＴＬ１０−ｎに与えられる第２基準電位もＶｏｆｓ２よりも低いＶｏｆｓ２’となっている（１点鎖線の第２基準電位Ｖｏｆｓ２は比較のため図示している）。
【０１２４】
第２の駆動制御方式によれば、第１の駆動制御方式と同様に、映像信号の書き込みの直前に閾値補正を行うことにより、閾値補正動作を行ってから映像信号の書き込みを行うまでの時間を短くすることができるので、駆動用トランジスタ３２、発光素子３４、およびサンプリング用トランジスタ３１のリーク電流を抑制することができ、各画素１０１のリーク電流のばらつきにより発生する画質ムラのない均一な画像の表示を得ることができる。
【０１２５】
また、閾値補正動作を行ってから映像信号の書き込みを行うまでの時間を各行で一定とすることができるので、シェーディング等の画質劣化のない均一な画像を表示することができる。
【０１２６】
さらに第２の駆動制御方式によれば、第２基準電位Ｖｏｆｓ２’を第１の駆動制御方式のＶｏｆｓ２よりも低くすることができる。
【０１２７】
上述した第１および第２の駆動制御方式では、行ごとの分割閾値補正を行う前に、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから第２基準電位ＶｏｆｓまたはＶｏｆｓ’に切替えたが、映像信号の書き込みの直前に閾値補正を行うことにより、閾値補正動作を行ってから映像信号の書き込みを行うまでの時間を短くする、および、閾値補正動作を行ってから映像信号の書き込みを行うまでの時間を各行で一定とするという点では、図２２に示すように、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓにしたまま、行ごとの線順次の分割閾値補正および信号書き込みを行う方式（第３の駆動制御方式）とすることによっても、画質ムラ等を防止し、画質を向上させることが可能である。
【０１２８】
上述した第１乃至第３の駆動制御方式では、各行における分割閾値補正動作を３回行う例について説明したが、少なくとも１回以上行えばよい。
【０１２９】
また、上述した例では、最初の閾値補正を画素アレイ部１０２の全画素（すべての行）に対して行う例について説明したが、２行以上の単位で順次閾値補正を行うようにしてもよい。この場合、電源供給部２１１と電源線ＤＳＬ２１２は、最初の閾値補正を行う単位である複数行単位で制御を可能とするように構成される。
【０１３０】
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０１３１】
【図１】基本となるＥＬパネルの構成例を示すブロック図である。
【図２】従来の画素の構成例を示したブロック図である。
【図３】有機ＥＬ素子のＩ−Ｖ特性を示す図である。
【図４】従来の画素の構成例を示したブロック図である。
【図５】本発明を適用したＥＬパネルに採用する画素の構成例を示すブロック図である。
【図６】図６の画素の動作を説明するタイミングチャートである。
【図７】図６の画素の動作について詳細に説明する図である。
【図８】図６の画素の動作について詳細に説明する図である。
【図９】図６の画素の動作について詳細に説明する図である。
【図１０】図６の画素の動作について詳細に説明する図である。
【図１１】図６の画素の動作について詳細に説明する図である。
【図１２】図６の画素の動作について詳細に説明する図である。
【図１３】図６の画素の動作について詳細に説明する図である。
【図１４】図６の画素の動作について詳細に説明する図である。
【図１５】図６の画素の動作について詳細に説明する図である。
【図１６】本発明を適用したＥＬパネルの一実施の形態の構成例を示すブロック図である。
【図１７】図１６のＥＬパネルによる基本駆動制御方式を説明するタイミングチャートである。
【図１８】図１６のＥＬパネルによる第１の駆動制御方式を説明するタイミングチャートである。
【図１９】第１の駆動制御方式による駆動用トランジスタのゲート電位およびソース電位の変化について説明する図である。
【図２０】図１６のＥＬパネルによる第２の駆動制御方式を説明するタイミングチャートである。
【図２１】第２の駆動制御方式による駆動用トランジスタのゲート電位およびソース電位の変化について説明する図である。
【図２２】図１６のＥＬパネルによる第３の駆動制御方式を説明するタイミングチャートである。
【符号の説明】
【０１３２】
３１  サンプリング用トランジスタ，  ３２  駆動用トランジスタ，  ３３  保持容量，  ３４  発光素子，  １０１  画素（画素回路），  １０３  水平セレクタ，  １０４  ライトスキャナ，  ２００  ＥＬパネル，  ２１１  電源供給部，  ２１２  電源線
【図１】
2010002498.tif 000004
【図２】
2010002498.tif 000005
【図３】
2010002498.tif 000006
【図４】
2010002498.tif 000007
【図５】
2010002498.tif 000008
【図６】
2010002498.tif 000009
【図７】
2010002498.tif 000010
【図８】
2010002498.tif 000011
【図９】
2010002498.tif 000012
【図１０】
2010002498.tif 000013
【図１１】
2010002498.tif 000014
【図１２】
2010002498.tif 000015
【図１３】
2010002498.tif 000016
【図１４】
2010002498.tif 000017
【図１５】
2010002498.tif 000018
【図１６】
2010002498.tif 000019
【図１７】
2010002498.tif 000020
【図１８】
2010002498.tif 000021
【図１９】
2010002498.tif 000022
【図２０】
2010002498.tif 000023
【図２１】
2010002498.tif 000024
【図２２】
2010002498.tif 000025