(57)【要約】【課題】  マルチアンテナシステムを備えた送信機における送信信号のピーク電力抑制処理を小さい回路規模で行うことができるピーク電力抑制回路を提供する。【解決手段】  本発明のピーク電力抑制回路１０は、マルチアンテナシステムにおける複数のアンテナチャネルそれぞれに対応する複数の入力信号を受け付けるとともに、前記複数の入力信号の内のいずれか一の入力信号を選択するチャネル選択部１２と、チャネル選択部１２が選択した一の入力信号について当該入力信号に生じるピーク電力を抑制するピーク電力抑制処理を行い、ピーク電力抑制処理された前記一の入力信号に対応する出力信号を他の出力信号とともに出力する。【選択図】      図２
2010154044.tif 000002
【特許請求の範囲】
【請求項１】
マルチアンテナシステムを備えた送信機に用いられるピーク電力抑制回路であって、
前記マルチアンテナシステムにおける複数のアンテナチャネルそれぞれに対応する複数の送信信号を受け付けるとともに、前記複数の送信信号の内のいずれか一の送信信号を選択する選択部と、
前記選択部が選択した一の送信信号に基づいて当該一の送信信号に生じるピーク電力を抑制するための補正信号を生成する補正信号生成部と、
前記複数の送信信号及び前記補正信号を受け付け、前記補正信号を用いてピーク電力を抑制するピーク電力抑制処理を前記一の送信信号に対して行い、前記ピーク電力抑制処理された前記一の送信信号を、当該一の送信信号以外の他の送信信号とともに出力するピーク電力抑制処理部と、を備えていることを特徴とするピーク電力抑制回路。
【請求項２】
前記選択部は、前記複数の送信信号の内、最も高い電力の送信信号を選択する請求項１に記載のピーク電力抑制回路。
【請求項３】
前記選択部は、当該選択部により一の送信信号が選択されると、その後所定時間の間、当該選択した一の送信信号に対応するアンテナチャネルの送信信号が選択されるのを制限する選択制限部を備えている請求項１又は２に記載のピーク電力抑制回路。
【請求項４】
前記複数の送信信号に対して、当該複数の送信信号それぞれで異なる遅延時間を加える遅延処理を行い、前記遅延処理を行った前記複数の送信信号を選択部に与える遅延処理部をさらに備えている請求項１〜３のいずれか一項に記載のピーク電力抑制回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチアンテナシステムを備えた送信機に用いられるピーク電力抑制回路に関するものである。
【背景技術】
【０００２】
ＷｉＭＡＸ（Worldwide Interoperability for Microwave Access）等の無線通信システムに用いられる送信機は、送信信号の電力を増幅するための増幅器を備えている。
上記増幅器は、送信信号の歪みに起因する伝送特性の劣化を抑えるために高い線形性が要求される。
【０００３】
ここで、増幅器の入出力電力特性は、出力信号電圧が増幅器電源電圧に近い範囲では、入力信号と出力信号との関係が線形とならず、入出力比が飽和する非線形領域となる。
したがって、十分な線形性を確保するには、増幅器に対して十分に大きな電流・電圧（＝電力）を電源電圧として与え、電源電圧よりも低く線形性の高い動作領域で増幅器を動作させる必要がある。
このため、例えば、周囲の電力レベルに対して比較的高い電力レベルが部分的に現れるピーク電力が、増幅器に入力される送信信号に生じる場合、このピーク電力に係る信号をも増幅器の線形領域に含めようとすると、増幅器の電源電圧をそれに応じて高く設定しなければならず、当該増幅器の使用電力（電源電力）に対する出力電力比（電力効率）を低下させる。
そこで、上記送信機は、送信信号に対して、ＣＦＲ（Crest Factor Reduction）、あるいはクリッピングと呼ばれる、送信信号に生じるピーク電力を抑制する処理を行うための回路を備えている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００４−１３５０８７号公報（図８等）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記ＣＦＲやクリッピングといった処理を行うための回路は、送信信号に生じるピーク電力を抑制することで、当該送信信号のＰＡＰＲ（Peak to Average Power Ratio）を低減し、増幅器の電力効率を向上させることができる。
図９は、ピーク電力を抑制する処理の一例を説明するための図である。ピーク電力を抑制する処理を行うための回路（以下、ピーク電力抑制回路ともいう）が行う処理は、図９に示すように、所定の閾値よりも高い電力レベルで生じる送信信号のピーク電力に対して、当該ピーク電力に基づいた補正信号を生成し、送信信号から前記補正信号を減算することでピーク電力の閾値よりも高い部分を切り取り、これによって、送信信号における前記ピーク電力の電力レベルを所定の閾値以下に抑制する。
【０００６】
ところで、マルチアンテナシステムを備えた送信機において、上記送信信号のピーク電力を抑制する場合、図１０に示すような構成を採っていた。すなわち、従来の送信機は、マルチアンテナシステムにおける複数のアンテナチャネルに対応した送信信号それぞれに対応してピーク電力抑制回路１００を備えていた。各ピーク電力抑制回路１００はそれぞれ、前記補正信号を生成する補正信号生成部１０１を備えており、元の送信信号に対する補正信号の生成、及びその減算に係る演算をアンテナチャネルごと個別に行う。
【０００７】
このように、マルチアンテナシステムを備えた従来の送信機では、複数の送信信号のピーク電力を抑制するために、複数のアンテナチャネルごとそれぞれにピーク電力抑制回路を備え、補正信号を生成、減算していたので、その演算量が大きくなり、回路規模が増大するという問題を有していた。
【０００８】
本発明はこのような事情に鑑みてなされたものであり、マルチアンテナシステムを備えた送信機における送信信号のピーク電力抑制処理を小さい回路規模で行うことができるピーク電力抑制回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するための本発明は、マルチアンテナシステムを備えた送信機に用いられるピーク電力抑制回路であって、前記マルチアンテナシステムにおける複数のアンテナチャネルそれぞれに対応する複数の送信信号を受け付けるとともに、前記複数の送信信号の内のいずれか一の送信信号を選択する選択部と、前記選択部が選択した一の送信信号に基づいて当該一の送信信号に生じるピーク電力を抑制するための補正信号を生成する補正信号生成部と、前記複数の送信信号及び前記補正信号を受け付け、前記補正信号を用いてピーク電力を抑制するピーク電力抑制処理を前記一の送信信号に対して行い、前記ピーク電力抑制処理された前記一の送信信号を、当該一の送信信号以外の他の送信信号とともに出力するピーク電力抑制処理部と、を備えていることを特徴としている。
【００１０】
上記のように構成されたピーク電力抑制回路によれば、補正信号生成部、及びピーク電力抑制処理部は、選択部が選択した一の送信信号に対して、補正信号を生成しピーク電力抑制処理を行うので、上記従来例のように各アンテナチャネルそれぞれに補正信号生成及びピーク電力抑制処理を行う場合と比較して、補正信号生成及びピーク電力抑制処理において必要な演算量を抑えることができる。この結果、当該ピーク電力抑制回路の回路規模をより小さく抑えることができる。すなわち、本発明のピーク電力抑制回路は、複数のアンテナチャネルそれぞれに対応する複数の送信信号を受け付け、その内の一の送信信号についてのみ選択的にピーク電力抑制処理を行い、ピーク電力抑制処理された一の送信信号を、前記複数の送信信号の内の当該一の送信信号以外の他の送信信号とともに出力することで、ピーク電力抑制処理された一の送信信号を含んだ、複数のアンテナチャネルそれぞれに対応する複数の送信信号を出力する。
このように、本発明のピーク電力抑制回路によれば、マルチアンテナシステムを備えた送信機における送信信号のピーク電力抑制処理を小さい回路規模で行えるものとすることができる。
【００１１】
前記選択部は、前記複数の送信信号の内、最も高い電力の送信信号を選択するものであってもよい。
この場合、最も高い電力の送信信号は、そのタイミングでピーク電力が生じている可能性があるためであり、これによって、ピーク電力が生じている可能性が高い送信信号を選択することができる。
【００１２】
ピーク電力抑制処理は、当該ピーク電力抑制処理が行われるタイミングを含む所定の時間幅で送信信号のピーク電力を抑制するので、ピーク電力抑制処理直後の送信信号についても抑制効果が及び、連続してピーク電力抑制処理を行う必要性が少ない。このため、前記選択部は、当該選択部により一の送信信号が選択されると、その後所定時間の間、当該選択した一の送信信号に対応するアンテナチャネルの送信信号が選択されるのを制限する選択制限部を備えるものであってもよい。
この場合、前記所定時間をピーク電力抑制処理による抑制効果が及ぶ範囲に設定することで、一のアンテナチャネルの送信信号において重複する範囲でピーク電力抑制処理が行われるのを防止できるとともに、その間に選択した一の送信信号に対応するアンテナチャネル以外の他のアンテナチャネルに対応する他の送信信号を選択し、ピーク電力抑制処理部に当該他の送信信号についてのピーク電力抑制処理を行わせることで、効率よくピーク電力抑制処理を行うことができる。
【００１３】
マルチアンテナシステムにおいて、特にビームフォーミングを行う場合、各アンテナチャネルに対応する複数の送信信号は、チャネル間の信号の相関が大きくなるため、各アンテナチャネルに対応する複数の送信信号の間で、ピーク電力が同一のタイミングで生じる可能性が高くなる。
このため、上記ピーク電力抑制回路において、前記複数の送信信号に対して、当該複数の送信信号それぞれで異なる遅延時間を加える遅延処理を行い、前記遅延処理を行った前記複数の送信信号を選択部に与える遅延処理部をさらに備えていることが好ましい。
この場合、選択部が複数の送信信号を受け付ける前に、複数の送信信号それぞれで異なる遅延時間が加えられるので、各送信信号で生じるピーク電力が同一のタイミングで重なるのを回避することができる。
これにより、選択部が、同一のタイミングで受け付けた複数の送信信号ごとに、いずれか一の送信信号を選択する際に、各送信信号に生じるピーク電力が同一のタイミングで受け付けられるのを防止することができ、各送信信号に生じるピーク電力が互いに異なるタイミングで受け付けられる。この結果、各送信信号に生じるピーク電力をもれなく選択することができる。
【発明の効果】
【００１４】
以上のように、本発明のピーク電力抑制回路によれば、マルチアンテナシステムを備えた送信機における送信信号のピーク電力抑制処理を小さい回路規模で行うことができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好ましい実施形態について添付図面を参照しながら説明する。
図１は、無線通信システムの基地局装置に用いられる送信装置の要部の構成を示すブロック図である。この送信装置１は、例えば、広帯域無線通信を実現するために直交周波数分割多元接続（ＯＦＤＭＡ）方式をサポートするＩＥＥＥ８０２．１６に規定される「ＷｉＭＡＸ」に準拠した方式が採用された基地局装置に用いられるものであり、複数（図例ではＭ個）のアンテナ２を備えたマルチアンテナシステムを備えている。
送信装置１は、複数のアンテナ２それぞれに接続された複数の増幅器３、複数のＤ／Ａ変換器４、及び複数の変調器５と、これらが接続された本発明の一実施形態に係るピーク電力抑制回路１０と、を備えている。
変調器５は、アンテナ２から送信するための送信信号の直交変調を行う。Ｄ／Ａ変換器４は、直交変調後の送信信号をデジタル信号からアナログ信号に変換する。増幅器３は、Ｄ／Ａ変換器４がアナログ変換した送信信号を増幅する。増幅器３により増幅された送信信号は、アンテナ２から空間に輻射、送信される。ピーク電力抑制回路１０は、アンテナ２に供給される送信信号について、当該送信信号に生じるピーク電力を抑制するピーク電力抑制処理を行う。
【００１６】
送信装置１が、複数のアンテナ２によってビームを形成して送信信号を送信する場合、当該送信装置１は、一のベースバンド信号に対して、複数のアンテナ２（各アンテナチャネル）それぞれに対応して位相及び振幅に重み付けを行い、各アンテナチャネルに対応した複数（Ｍ個）の送信信号（図中、ｘm（ｎ））を生成する。但し、ｍは、各アンテナチャネルに対応する値（１≦ｍ≦Ｍ）であり、ｎはある時間（タイミング）を示している。
生成された複数の送信信号は、ピーク電力抑制回路１０に出力される。ピーク電力抑制回路１０は、与えられた複数の送信信号についてピーク電力抑制処理を行った後、ピーク電力抑制処理後の複数の送信信号（図中、ｚm（ｎ））それぞれを、対応する複数の変調器５に出力する。上記複数の送信信号ｘm（ｎ）、及びピーク電力抑制処理がなされた後の複数の送信信号ｚm（ｎ）は、複素信号であり、変調器５によって直交変調された後、Ｄ／Ａ変換器４に出力される。
その後、複数の送信信号は、それぞれ、Ｄ／Ａ変換器４及び増幅器３によって処理されてアンテナ２に供給され送信される。
【００１７】
ピーク電力抑制回路１０は、上述のように、送信装置１が生成する上記複数の送信信号を受け付け、ピーク電力抑制処理がなされた複数の送信信号を出力する。以下の説明では、ピーク電力抑制回路１０が受け付ける複数の送信信号を「複数の入力信号ｘm（ｎ）」又は「入力信号Ｘm（ｎ）（複数の入力信号ｘm（ｎ）のベクトル表現）」と、ピーク電力抑制回路１０が出力するピーク電力抑制処理がなされた複数の送信信号を「複数の出力信号ｚm（ｎ）」又は「出力信号Ｚm（ｎ）（複数の出力信号ｚm（ｎ）のベクトル表現）」ともいう。
【００１８】
図２は、ピーク電力抑制回路１０の機能的な構成を示すブロック図である。
図において、ピーク電力抑制回路１０は、受け付けた入力信号Ｘm（ｎ）に後述する遅延処理を行う第一遅延処理部１１と、第一遅延処理部１１による遅延処理された入力信号Ｘm（ｎ）が与えられるチャネル選択部１２及び第二遅延処理部１３と、チャネル選択部１２に接続された補正信号生成部１４と、補正信号生成部１４第二遅延処理部１３それぞれが出力する信号についての演算を行う演算部１６と、第一遅延処理部１１により行われた遅延処理に対応した処理を行う第三遅延処理部１７とを備えている。
【００１９】
第一遅延処理部１１は、入力信号Ｘm（ｎ）の各要素である複数の入力信号ｘm（ｎ）それぞれに対して、当該複数の入力信号ｘm（ｎ）それぞれで異なる遅延時間を加える遅延処理を行う。これにより、この遅延処理が行われた複数の入力信号ｘm（ｎ）´それぞれには、（アンテナチャネルごとに）互いに相対的なタイミングの「ずれ」が与えられる。
第一遅延処理部１１は、前記遅延処理を行った複数の入力信号ｘm（ｎ）´（Ｘm（ｎ）´）をチャネル選択部１２及び第二遅延処理部１３それぞれに出力する。
【００２０】
補正信号生成部１４は、入力信号Ｘm（ｎ）に生じるピーク電力を抑制するための補正信号Ｙm（ｎ）を演算する。なお、補正信号Ｙm（ｎ）は、各アンテナチャネルに対応する複数の補正信号ｙm（ｎ）のベクトル表現である。
【００２１】
第二遅延処理部１３は、チャネル選択部１２、及び補正信号生成部１４が補正信号Ｙm（ｎ）を演算するのに必要な時間だけ入力信号Ｘm（ｎ）´を遅延させる。
演算部１６は、第二遅延処理部１３により遅延された入力信号Ｘm（ｎ）´から、補正信号Ｙm（ｎ）を減算し、得られた出力信号Ｚm（ｎ）´を第三遅延処理部１７に出力する。このとき、入力信号Ｘm（ｎ）´は、第二遅延処理部１３によって、補正信号Ｙm（ｎ）の演算に要する時間だけ遅延されているので、両信号の相対的なタイミングは一致する。
【００２２】
演算部１６は、入力信号Ｘm（ｎ）´及び補正信号Ｙm（ｎ）を受け付け、入力信号Ｘm（ｎ）´から、補正信号Ｙm（ｎ）を減算することで、当該入力信号Ｘm（ｎ）´において生じるピーク電力が抑制された出力信号Ｚm（ｎ）´を出力する。このように、ピーク電力抑制回路１０は、第二遅延処理部１３が出力する入力信号Ｘm（ｎ）´から補正信号Ｙm（ｎ）を減算することで、入力信号Ｘm（ｎ）´に生じるピーク電力を抑制するピーク電力抑制処理を行う。
【００２３】
上記出力信号Ｚm（ｎ）´は、第一遅延処理部１１によってアンテナチャネルごとそれぞれに与えられた相対的なタイミングの「ずれ」を有している。
そこで、第三遅延処理部１７は、前記「ずれ」を解消するための遅延処理を行い、アンテナチャネルごとそれぞれの相対的なタイミングを元に戻して一致させた出力信号Ｚm（ｎ）を出力する。
なお、第一遅延処理部１１による遅延処理がなされた複数の入力信号ｘm（ｎ）´は、遅延処理前の複数の入力信号ｘm（ｎ）と遅延処理が行われたこと以外には実質的に同一であるため、以下の説明では、特に両者を区別することなく、単に「複数の入力信号ｘm（ｎ）」とも記載する。
【００２４】
図３は、補正信号生成部１４の構成を、チャネル選択部１２とともに示したブロック図である。
補正信号生成部１４は、チャネル選択部１２が複数の入力信号ｘm（ｎ）の中から選択した一の入力信号ｘl（ｎ）（但し、ｌは、一のアンテナチャネルに対応する一の整数であり、１≦ｌ≦Ｍ）についての補正信号を求めるために必要な信号である要素信号Ｖk（ｎ）を演算し、さらにこの要素信号Ｖk（ｎ）に基づいて、入力信号Ｘm（ｎ）に生じるピーク電力を抑制するための補正信号Ｙm（ｎ）を出力する。
【００２５】
チャネル選択部１２は、第一遅延処理部１１から連続的に与えられる複数の入力信号ｘm（ｎ）を順次受け付ける。図４は、チャネル選択部１２における入出力の態様を示す図である。
チャネル選択部１２は、同一のタイミングで受け付けた複数の入力信号ｘm（ｎ）ごとに、複数の入力信号ｘm（ｎ）の内のいずれか一の入力信号ｘl（ｎ）を選択し、補正信号生成部１４に出力する。
チャネル選択部１２は、受け付けた複数の入力信号ｘm（ｎ）それぞれの電力レベルを取得し、比較する。そして、同一のタイミングで受け付けた複数の入力信号ｘm（ｎ）の内、最も高い電力の入力信号ｘm（ｎ）を一の入力信号ｘl（ｎ）として選択する。
【００２６】
ここで、一の入力信号ｘl（ｎ）は、後述するように、補正信号生成部１４において、クリッピング量ｕl（ｎ）を求める演算の対象となるため、ピーク電力が生じている信号が選択されることが好ましい。この点、最も高い電力の入力信号ｘm（ｎ）は、そのタイミングでピーク電力が生じている可能性があるためであり、これによって、複数の入力信号ｘm（ｎ）の内、ピーク電力が生じている可能性が高い入力信号を選択することができる。
【００２７】
また、チャネル選択部１２は、各アンテナチャネルに対応した複数の入力信号ｘm（ｎ）の内、一の入力信号ｘl（ｎ）を選択することで、以降の演算の対象となる信号に対応したアンテナチャネルを選択していると言える。チャネル選択部１２は、当該一の入力信号ｘl（ｎ）（に対応したアンテナチャネル）を選択した旨を示す制御情報Ｗ（ｎ）を、補正信号生成部１４に対して出力する。
この制御情報Ｗ（ｎ）は、下記式（１）に示すような、各アンテナチャネルに対応するＭ個の要素ｗm（ｎ）からなるベクトルで表される。チャネル選択部１２は、制御情報Ｗ（ｎ）を構成する各要素ｗm（ｎ）の内、選択した一の入力信号ｘl（ｎ）に対応したアンテナチャネルに相当する値のみを「１」とし、その他の値を「０」と設定することで、一の入力信号ｘl（ｎ）を選択したことを示す。
Ｗ（ｎ）  ＝  ［ｗ1（ｎ）（＝０）、ｗ2（ｎ）（＝０）、・・・ｗl（ｎ）（＝１）、・・・ｗM（ｎ）（＝０）］                                  ・・・  （１）
【００２８】
また、チャネル選択部１２は、当該チャネル選択部１２が行うアンテナチャネルの選択を制限する選択制限部１２ａを備えている。この選択制限部１２ａは、あるタイミングで、複数の入力信号ｘm（ｎ）の内のいずれか一の入力信号ｘl（ｎ）がチャネル選択部１２により選択されると、その後所定時間の間、当該選択した一の入力信号ｘl（ｎ）に対応するアンテナチャネルの入力信号が選択されるのを制限する。従って、チャネル選択部１２は、同一のアンテナチャネルに対応する入力信号を連続して選択せず、他のアンテナチャネルに対応する入力信号を選択する。
なお、選択制限部１２ａが選択の制限を行う前記所定時間は、後述するように、ピーク電力抑制処理による抑制効果が及ぶ範囲に設定される。
【００２９】
図３に戻って、補正信号生成部１４は、チャネル選択部１２が選択した一の入力信号ｘl（ｎ）を受け付けてピーク電力抑制処理に必要なクリッピング量を演算するクリッピング量演算部１８と、演算されたクリッピング量に対して帯域制限をかける帯域制限部１９と、補正信号Ｙm（ｎ）を出力するチャネル分離部２０とを備えている。
【００３０】
以下、補正信号生成部１４が行う、一の入力信号ｘl（ｎ）から補正信号Ｙm（ｎ）を求める演算について説明する。
まず、クリッピング量演算部１８は、一の入力信号ｘl（ｎ）を受け付けると、下記式（２）及び式（３）に基づいて、ピーク電力を所定の閾値以下とするために抑制すべき量であるクリッピング量ｕl（ｎ）を求める。
なお、一の入力信号ｘl（ｎ）は上述のように複素信号であり、クリッピング量ｕl（ｎ）も複素信号である。
ｕl（ｎ）  ＝  ｆ（|ｘl（ｎ）|）ｘl（ｎ）    ・・・  （２）
【００３１】
【数１】
2010154044.tif 000003
【００３２】
上記式（３）中、閾値Ｐは、ピーク電力であるか否かを判定するための値であり、増幅器３の特性等に基づいて、予め所定の値に設定される。
上記式（３）において、入力信号ｘl（ｎ）の絶対値が、閾値Ｐよりも大きい場合、ｆ（|ｘl（ｎ）|）によって、入力信号ｘl（ｎ）の絶対値と閾値Ｐとの差を入力信号ｘl（ｎ）の絶対値で除算する演算が行われる。さらに、式（２）のように、ｆ（|ｘl（ｎ）|）に入力信号ｘl（ｎ）を乗算することで、入力信号ｘl（ｎ）と閾値Ｐとの差を複素信号で表したクリッピング量ｕl（ｎ）が求められる。
一方、入力信号ｘl（ｎ）の絶対値が、閾値Ｐよりも大きい場合以外（閾値Ｐ以下）である場合、ｆ（|ｘl（ｎ）|）は「０」となる。従って、クリッピング量ｕl（ｎ）は「０」となる。
以上のように、クリッピング量演算部１８は、入力信号ｘl（ｎ）の絶対値が、閾値Ｐよりも大きい場合には、ピーク電力が生じていると判断し、クリッピング量ｕl（ｎ）として入力信号ｘl（ｎ）と閾値Ｐとの差を出力し、入力信号ｘl（ｎ）の絶対値が、閾値Ｐ以下である場合には、ピーク電力が生じていないと判断し、クリッピング量ｕl（ｎ）として「０」を出力する。
【００３３】
次いで、クリッピング量演算部１８は、求めたクリッピング量ｕl（ｎ）を帯域制限部１９に出力する。
図５は、帯域制限部１９の構成を示すブロック図である。帯域制限部１９は、タップ数Ｋのデジタルフィルタを構成しており、クリッピング量演算部１８が求めたクリッピング量ｕl（ｎ）の帯域制限を行う。帯域制限部１９は、クリッピング量ｕl（ｎ）に対して予め定められた重み付け係数ａk（０≦ｋ≦Ｋ）それぞれを乗算するＫ個の乗算部１９ａと、クリッピング量ｕl（ｎ）を単位時間ごとに順次遅延させて各乗算部１９ａに与えるＫ−１個の遅延素子１９ｂと、を有している。なお、上記「ｋ」は各タップに対応する値であり、その値が増加するに従って遅延量が大きくなる方向に位置するタップに対応している。
【００３４】
帯域制限部１９は、クリッピング量演算部１８からクリッピング量ｕl（ｎ）が与えられると、このクリッピング量ｕl（ｎ）に基づいて、各タップにおける乗算部１９ａそれぞれから、時間軸方向に単位時間ごとに遅延された複数の要素信号ｖ0（ｎ）〜ｖK（ｎ）を出力する。つまり、帯域制限部１９は、下記式（４）に示すように、値ｋの増加に応じて現状のタイミングｎから過去のタイミングに遡って対応する複数の要素信号ｖ0（ｎ）〜ｖK（ｎ）を求める。
ｖk（ｎ）  ＝  ａkｕ（ｎ−ｋ）  （但し、０≦ｋ≦Ｋ）      ・・・  （４）
【００３５】
なお、各乗算部１９ａの重み付け係数は、それぞれ、クリッピング量ｕl（ｎ）から補正信号を求めるために必要な要素信号を好適に求めることができる値に設定されている。
帯域制限部１９は、この要素信号Ｖk（ｎ）（複数の要素信号ｖ0（ｎ）〜ｖK（ｎ）のベクトル表示）を、チャネル分離部２０に出力する。
以上のようにして、帯域制限部１９は、一の入力信号ｘl（ｎ）から要素信号Ｖk（ｎ）を求める。
【００３６】
チャネル分離部２０は、帯域制限部１９から要素信号Ｖk（ｎ）が与えられるとともに、チャネル選択部１２から制御情報Ｗ（ｎ）が与えられ、これらに基づいて入力信号Ｘm（ｎ）に生じるピーク電力を抑制するための補正信号Ｙm（ｎ）を出力する。
図６は、チャネル分離部２０の構成を示すブロック図である。チャネル分離部２０は、各アンテナチャネルそれぞれに対応したＭ個の分離合成部２０ａを備えている。
各分離合成部２０ａには、それぞれ、要素信号Ｖk（ｎ）（複数の要素信号ｖ0（ｎ）〜ｖK（ｎ））が与えられる。さらに、各分離合成部２０ａそれぞれには、制御情報Ｗ（ｎ）の内、当該分離合成部２０ａとの間で、対応するアンテナチャネルが一致する要素ｗm（ｎ）が与えられる。
各分離合成部２０ａは、それぞれ、要素信号Ｖk（ｎ）及び前記要素ｗm（ｎ）が与えられると、対応するアンテナチャネルの入力信号を補正するための補正信号ｙm（ｎ）を出力する。
【００３７】
図７は、分離合成部２０ａの構成を示すブロック図である。分離合成部２０ａは、複数の要素信号ｖ0（ｎ）〜ｖK（ｎ）それぞれに前記要素ｗm（ｎ）を乗算するＫ個の乗算部２０ａ１と、各乗算部２０ａ１に与えられる前記要素ｗm（ｎ）を順次単位時間ごとに遅延させるためのＫ−１個の遅延素子２０ａ２と、各乗算部２０ａ１からの出力を合成する合成部２０ａ３とを有している。
合成部２０ａ３は、複数の要素信号ｖ0（ｎ）〜ｖK（ｎ）それぞれに前記要素ｗm（ｎ）を乗算した値を合成し、その結果を、当該分離合成部２０ａが対応しているアンテナチャネルの入力信号のピーク電力を抑制するように補正するための補正信号ｙm（ｎ）として出力する。
【００３８】
ここで、例えば、値ｍ≠ｌの場合、すなわち、要素ｗm（ｎ）が、チャネル選択部１２において選択された一の入力信号のアンテナチャネルに対応するもの以外である場合、要素ｗm（ｎ）が「０」に設定されているので、各乗算部２０ａ１には、「０」が与えられる。
従って、各乗算部２０ａ１の乗算結果は、全て「０」であり、合成部２０ａ３は、実質的に演算を行うことなく、補正信号ｙm（ｎ）（値ｍ≠ｌ）を「０」として出力する。
【００３９】
一方、ｍ＝ｌの場合、すなわち、チャネル選択部１２において選択された一の入力信号のアンテナチャネルに対応する要素ｗl（ｎ）の場合、要素ｗl（ｎ）が「１」に設定されているので、各乗算部２０ａ１には、「１」が与えられる。
従って、各乗算部２０ａ１の乗算結果には、それぞれ、複数の要素信号ｖ0（ｎ）〜ｖK（ｎ）が反映される。なお、これら複数の要素信号ｖ0（ｎ）〜ｖK（ｎ）は、上記式（４）にて示したように、それぞれの値ｋに応じて時間的に現状のタイミングから過去のタイミングに遡って対応するように順次遅延された値である。
【００４０】
そこで、分離合成部２０ａは、各乗算部２０ａ１に対して、前記要素ｗm（ｎ）を順次遅延させて与えることで、各要素信号ｖ0（ｎ）〜ｖK（ｎ）の値ｋに応じた遅延量をそれぞれに付与し、各要素信号ｖ0（ｎ）〜ｖK（ｎ）を合成部２０ａ３によって合成させる。
以上のように、合成部２０ａ３は、値ｍ＝ｌの場合、各要素信号ｖ0（ｎ）〜ｖK（ｎ）を合成した結果を補正信号ｙl（ｎ）として出力する。なお、この補正信号ｙl（ｎ）は、値ｋに応じて現状のタイミングから過去のタイミングに遡って対応している各要素信号ｖ0（ｎ）〜ｖK（ｎ）を含むので、例えば、図９に示す補正信号のように、時間的な幅を有している。
以上のようにして、分離合成部２０ａは、各要素信号ｖ0（ｎ）〜ｖK（ｎ）に基づいて、複数の補正信号ｙm（ｎ）を出力する。
上記チャネル分離部２０の演算は、下記式（５）のように示すことができる。
【００４１】
【数２】
2010154044.tif 000004
【００４２】
チャネル分離部２０は、あるタイミングｎにおいて、値ｍ＝ｌの場合の演算、すなわちチャネル選択部１２が選択した一の入力信号ｘl（ｎ）に対応するアンテナチャネルに関する演算のみを上記式（５）に基づいて行い、他のアンテナチャネルに関する演算は、上記式（５）中の要素ｗm（ｎ）が「０」であるため、実質的に演算は行われない。
つまり、本実施形態のピーク電力抑制回路１０は、あるタイミングｎにおいて補正信号Ｙm（ｎ）を演算するに当たって、チャネル選択部１２が選択した一の入力信号ｘl（ｎ）のみについて、クリッピング量ｕl（ｎ）及び補正信号ｙl（ｎ）を演算し、他の入力信号については、補正信号を実質的には演算しない。
【００４３】
これに対して、上記従来例にて示した送信機のように、複数のアンテナチャネルに対応した送信信号それぞれに対応して、本実施形態のクリッピング量演算部１８と帯域制限部１９と同様の機能部を有するピーク電力抑制回路を備える構成を採る場合、あるタイミングｎにおいて、下記式（６）に示す演算を各アンテナチャネルごとのピーク電力抑制回路に行わさせなければならない。
なお、下記式（６）中、ｕm（ｎ−ｋ）は、各アンテナチャネルごとに演算されるクリッピング量を示している。
【００４４】
【数３】
2010154044.tif 000005
【００４５】
つまり、上記従来例では、あるタイミングｎにおいて、各アンテナチャネルそれぞれの入力信号すべてについてクリッピング量及びこれに基づく補正信号ｙm（ｎ）を演算する。
従って、選択した一の入力信号ｘl（ｎ）のみについて演算を行う本実施形態のピーク電力抑制回路１０では、上記従来例の送信機におけるアンテナチャネル一つ分の演算量とほぼ同等の演算量で全てのアンテナチャネルに係るクリッピング量及び補正信号の演算を行うことができ、上記従来例と比較してその演算量を効果的に抑えることができる。
【００４６】
なお、本実施形態では、複数のアンテナ２によってビームを形成して送信信号を送信するため、各アンテナチャネルに対応する複数の送信信号は、チャネル間の信号の相関が大きく、各アンテナチャネルに対応する複数の送信信号の間で、ピーク電力が同一のタイミングで生じる可能性が高くなる。
この点、本実施形態のピーク電力抑制回路１０では、第一遅延処理部１１を備えることで、各送信信号（複数の入力信号ｘm（ｎ））で生じるピーク電力が同一のタイミングで重なるのを回避することができる。
【００４７】
すなわち、第一遅延処理部１１は、複数の入力信号ｘm（ｎ）（送信信号）それぞれに対して、当該複数の入力信号ｘm（ｎ）それぞれで異なる遅延時間を加える遅延処理を行い、遅延処理を行った複数の入力信号ｘm（ｎ）（複数の入力信号ｘm（ｎ）´）をチャネル選択部１２に与える。
図８は、互いに異なるアンテナチャネルそれぞれに対応する二つの入力信号の電力レベルの経時変化の一例を対比して示したグラフであり、（ａ）は、第一遅延処理部１１による遅延処理前における状態、（ｂ）は、第一遅延処理部１１による遅延処理後における状態を示している。また、図８で示す入力信号は、それぞれピーク電力が生じている状態のものを示している。
【００４８】
図８（ａ）では、上段に示した一のアンテナチャネルに対応する入力信号のピーク電力のタイミングと、下段に示した他のアンテナチャネルに対応する入力信号のピーク電力のタイミングとが、ほぼ一致している場合を示している。
図８（ａ）に示す入力信号が第一遅延処理部１１に与えられると、第一遅延処理部１１は、複数の入力信号ｘm（ｎ）それぞれに対して、当該複数の入力信号ｘm（ｎ）それぞれで異なる遅延時間を加えるので、図８（ｂ）に示すように、一のアンテナチャネルに対応する入力信号のピーク電力のタイミングと、他のアンテナチャネルに対応する入力信号のピーク電力のタイミングとの間に相対的なタイミングのずれが生じる。
第一遅延処理部１１は、図８（ｂ）に示すように、複数の入力信号ｘm（ｎ）に対してアンテナチャネルごとに互いに相対的なタイミングの「ずれ」を与え、チャネル選択部１２に出力する。チャネル選択部１２は、アンテナチャネルごとに互いに相対的なタイミングの「ずれ」が与えられた複数の入力信号ｘm（ｎ）を受け付ける。
【００４９】
このように、チャネル選択部１２が複数の入力信号ｘm（ｎ）を受け付ける前に、複数の入力信号ｘm（ｎ）それぞれで異なる遅延時間が加えられ、アンテナチャネルごとに互いに相対的なタイミングの「ずれ」が与えられるので、各入力信号ｘm（ｎ）で生じるピーク電力が同一のタイミングで重なるのを回避することができる。
これにより、チャネル選択部１２が、同一のタイミングで受け付けた複数の入力信号ｘm（ｎ）ごとに、いずれか一の入力信号ｘl（ｎ）を選択する際に、各入力信号ｘm（ｎ）に生じるピーク電力が同一のタイミングで受け付けられるのを防止することができ、各入力信号ｘm（ｎ）に生じるピーク電力が互いに異なるタイミングで受け付けられる。この結果、各入力信号ｘm（ｎ）に生じるピーク電力をもれなく選択することができる。
【００５０】
また、本実施形態において、クリッピング量及びこれに基づく補正信号ｙm（ｎ）の演算は、基本的にチャネル選択部１２により選択された入力信号のみについて行われる。従って、上記のように、ピーク電力が互いに異なるタイミングとなるように受け付けて演算することで、各アンテナチャネルごとの演算が同一のタイミングで重なるのを防止でき、ピーク電力抑制回路１０が有する演算のリソースを有効に利用することができる。
【００５１】
以上のようにして、補正信号生成部１４は、制御情報Ｗ（ｎ）及び一の入力信号ｘl（ｎ）に基づいて補正信号Ｙm（ｎ）を求め、出力する。
【００５２】
図２に戻って、上記補正信号Ｙm（ｎ）は、上述のように、演算部１６に与えられることで入力信号Ｘm（ｎ）に対する減算に用いられ、入力信号Ｘm（ｎ）に生じるピーク電力を抑制するピーク電力抑制処理が行われる。
ここで、上記補正信号Ｙm（ｎ）は、一の入力信号ｘl（ｎ）に対応する補正信号ｙl（ｎ）を含むとともに、他の入力信号に対応する補正信号ｙm（ｎ）（ｍ≠ｌ）が「０」である。このため、本実施形態のピーク電力抑制回路１０は、あるタイミングｎにおいて、チャネル選択部１２が選択した一の入力信号ｘl（ｎ）のみについてピーク電力抑制処理を行い、他の入力信号については、ピーク電力抑制処理を行わない。
すなわち、演算部１６は、入力信号Ｘm（ｎ）及び補正信号Ｙm（ｎ）を受け付け、補正信号Ｙm（ｎ）を用いてピーク電力を抑制するピーク電力抑制処理を一の入力信号ｘl（ｎ）に対して行い、ピーク電力抑制処理された一の入力信号ｘl（ｎ）に対応する出力信号ｚl（ｎ）を、他の入力信号に対応する他の出力信号ｚm（ｎ）（ｍ≠ｌ）とともに出力するピーク電力抑制処理部を構成している。
【００５３】
演算部１６から出力される出力信号Ｚm（ｎ）´は、上述のように、第一遅延処理部１１によってアンテナチャネルごとそれぞれに与えられた相対的なタイミングの「ずれ」を有している。
演算部１６から出力信号Ｚm（ｎ）´が与えられる第三遅延処理部１７は、前記「ずれ」を解消するための遅延処理を行い、アンテナチャネルごとそれぞれの相対的なタイミングが一致した出力信号Ｚm（ｎ）を出力する。
【００５４】
以上のように、本実施形態のピーク電力抑制回路１０は、送信装置１が生成する入力信号Ｘm（ｎ）を受け付け、ピーク電力抑制処理がなされた出力信号Ｚm（ｎ）を出力する。
【００５５】
上記のように構成された本実施形態のピーク電力抑制回路１０によれば、補正信号生成部１４、及び演算部１６は、チャネル選択部１２が選択した一の入力信号ｘl（ｎ）に対して、補正信号ｙl（ｎ）しピーク電力抑制処理を行うので、上記従来例のように、各アンテナチャネルそれぞれに補正信号生成及びピーク電力抑制処理を行う場合と比較して、補正信号生成及びピーク電力抑制処理において必要な演算量を抑えることができる。この結果、当該ピーク電力抑制回路１０の回路規模をより小さく抑えることができる。
以上のように、本発明のピーク電力抑制回路１０によれば、マルチアンテナシステムを備えた送信機における入力信号Ｘm（ｎ）のピーク電力抑制処理を小さい回路規模で行えるものとすることができる。
【００５６】
また、上記実施形態において、ピーク電力抑制処理は、例えば、図９に示すような時間的な幅を有している補正信号ｙl（ｎ）を入力信号ｘl（ｎ）から減算することで行われるので、当該ピーク電力抑制処理が行われるタイミングを含む所定の時間幅に当該処理の抑制効果が及ぶ。このため、ピーク電力抑制処理直後の入力信号についても抑制効果が及ぶので、連続してピーク電力抑制処理を行う必要性が少ない。
この点、本実施形態では、チャネル選択部１２は、あるタイミングで、複数の入力信号ｘm（ｎ）の内のいずれか一の入力信号ｘl（ｎ）がチャネル選択部１２により選択されると、その後所定時間の間、当該選択した一の入力信号ｘl（ｎ）に対応するアンテナチャネルの入力信号が選択されるのを制限する選択制限部１２ａを備えているので、チャネル選択部１２は、同一のアンテナチャネルに対応する入力信号を連続して選択せず、ピーク電力抑制処理についても同一のアンテナチャネルに対応する入力信号に対して連続しては行われない。
【００５７】
上記の場合、前記所定時間をピーク電力抑制処理による抑制効果が及ぶ範囲に設定することで、一のアンテナチャネルの入力信号において重複する範囲でピーク電力抑制処理が行われるのを防止できるとともに、その間に他のアンテナチャネルに対応する入力信号を選択し、当該他の入力信号についてのピーク電力抑制処理を行わせることで、効率よくピーク電力抑制処理を行うことができる。
【００５８】
本発明は、上記実施形態に限定されるものではない。例えば、送信装置１が、複数のアンテナ２から、互いに異なるデータを送信する等、ビームを形成することなく送信信号を送信する場合には、各アンテナチャネルに対応する複数の送信信号は、チャネル間の信号の相関が小さくなるので、第一遅延処理部１１及び第三遅延処理部１７を備えない構成とすることもできる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５９】
【図１】無線通信システムの基地局装置に用いられる送信装置の要部の構成を示すブロック図である。
【図２】ピーク電力抑制回路の機能的な構成を示すブロック図である。
【図３】補正信号生成部の構成を、チャネル選択部及びチャネル分離部とともに示したブロック図である。
【図４】チャネル選択部における入出力の態様を示す図である。
【図５】帯域制限部の構成を示すブロック図である。
【図６】チャネル分離部の構成を示すブロック図である。
【図７】分離合成部の構成を示すブロック図である。
【図８】互いに異なるアンテナチャネルそれぞれに対応する二つの入力信号の電力レベルの経時変化の一例を対比して示したグラフであり、（ａ）は、第一遅延処理部による遅延処理前における状態、（ｂ）は、第一遅延処理部による遅延処理後における状態を示している。
【図９】ピーク電力抑制処理を説明するための図である。
【図１０】従来の送信機が有するピーク電力抑制回路の態様を示した図である。
【符号の説明】
【００６０】
１０    ピーク電力抑制回路
１１    第一遅延処理部
１２    チャネル選択部
１４    補正信号生成部
１６    演算部
【図１】
2010154044.tif 000006
【図２】
2010154044.tif 000007
【図３】
2010154044.tif 000008
【図４】
2010154044.tif 000009
【図５】
2010154044.tif 000010
【図６】
2010154044.tif 000011
【図７】
2010154044.tif 000012
【図８】
2010154044.tif 000013
【図９】
2010154044.tif 000014
【図１０】
2010154044.tif 000015