(57)【要約】【課題】ゲート線の電界を遮蔽しつつ、レイヤー数の削減及び製造工程の簡素化が可能な液晶表示装置を提供することを目的とする。【解決手段】  アレイ基板ＡＲは、絶縁基板２０と、絶縁基板の上に配置されたゲート線Ｙと、絶縁基板及び記ゲート線を覆う第１絶縁膜２２と、第１絶縁膜の上に配置されゲート線と交差するソース線Ｘと、ソース線に接続されたスイッチング素子Ｗと、第１絶縁膜の上に配置されソース線及びスイッチング素子から離間した電極部ＥＤ及びゲート線の直上に配置されるとともに電極部に繋がったシールド部ＥＳを有する第１電極Ｅ１と、第１絶縁膜、ソース線、スイッチング素子、及び、第１電極を覆う第２絶縁膜２４と、第２絶縁膜の上において第１電極の電極部と向かい合いスイッチング素子に電気的に接続されるとともにスリットＳＬが形成された第２電極Ｅ２と、を備えたことを特徴とする液晶表示装置。【選択図】      図２
2010250015.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
前記第１基板は、
絶縁基板と、
前記絶縁基板の上に配置されたゲート線と、
前記絶縁基板及び前記ゲート線を覆う第１絶縁膜と、
前記第１絶縁膜の上に配置され、前記ゲート線と交差するソース線と、
前記ソース線に接続されたスイッチング素子と、
前記第１絶縁膜の上に配置され、前記ソース線及び前記スイッチング素子から離間した電極部及び前記ゲート線の直上に配置されるとともに前記電極部に繋がったシールド部を有する第１電極と、
前記第１絶縁膜、前記ソース線、前記スイッチング素子、及び、前記第１電極を覆う第２絶縁膜と、
前記第２絶縁膜の上において前記第１電極の前記電極部と向かい合い、前記スイッチング素子に電気的に接続されるとともに、スリットが形成された第２電極と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記第１電極は、前記ソース線に沿って延在し、複数の前記第２電極と向かい合うことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記シールド部は、前記ゲート線を挟んで隣接する前記電極部を繋いでいることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１電極は、アクティブエリアの外側において、コモン電位のコモン配線に電気的に接続されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
ＨＶ反転駆動方式を適用したことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
前記第１基板は、
ゲート線と、
前記ゲート線とは異なる層に配置されたソース線と、
前記ソース線に接続されたスイッチング素子と、
前記ソース線と同一層に配置されるとともに前記ゲート線の直上に延在し、前記ソース線及び前記スイッチング素子から離間したコモン電位の第１電極と、
前記第１電極とは異なる層に配置され、前記スイッチング素子に電気的に接続されるとともに、前記第１電極と向かい合うスリットが形成された第２電極と、
を備えたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に係り、特に、液晶表示装置を構成する一方の基板が絶縁層を介して対向する一対の電極を備えた構造の液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極とコモン電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。
【０００３】
このような液晶表示装置において、広視野角化の観点から、横電界（フリンジ電界も含む）を利用した構造が特に注目されている。Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードや、Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードなどの横電界モードの液晶表示装置は、アレイ基板に形成された画素電極とコモン電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００４】
例えば、特許文献１によれば、ＦＦＳ方式を採用した透過型液晶装置において、強い電界が形成される走査線上に、共通電極と同一の配線層により形成され共通電極と電気的に接続された電界遮蔽膜を設ける技術が開示されている。すなわち、ＴＦＴアレイ基板は、ＴＦＴを覆う層間絶縁膜の上に配置された共通電極と、共通電極を覆う電極部絶縁膜の上に配置されＴＦＴと電気的に接続された画素電極とを備えている。共通電極は、走査線を覆う領域に形成されているため、走査線の電界を遮蔽している。
【０００５】
上述したような横電界方式において、レイヤー数の削減及び製造工程の簡素化が要求されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−０７６８００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
この発明の目的は、ゲート線の電界を遮蔽しつつ、レイヤー数の削減及び製造工程の簡素化が可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
この発明の一態様によれば、
第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
前記第１基板は、
絶縁基板と、
前記絶縁基板の上に配置されたゲート線と、
前記絶縁基板及び前記ゲート線を覆う第１絶縁膜と、
前記第１絶縁膜の上に配置され、前記ゲート線と交差するソース線と、
前記ソース線に接続されたスイッチング素子と、
前記第１絶縁膜の上に配置され、前記ソース線及び前記スイッチング素子から離間した電極部及び前記ゲート線の直上に配置されるとともに前記電極部に繋がったシールド部を有する第１電極と、
前記第１絶縁膜、前記ソース線、前記スイッチング素子、及び、前記第１電極を覆う第２絶縁膜と、
前記第２絶縁膜の上において前記第１電極の前記電極部と向かい合い、前記スイッチング素子に電気的に接続されるとともに、スリットが形成された第２電極と、
を備えたことを特徴とする液晶表示装置が提供される。
【０００９】
この発明の他の態様によれば、
第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
前記第１基板は、
ゲート線と、
前記ゲート線とは異なる層に配置されたソース線と、
前記ソース線に接続されたスイッチング素子と、
前記ソース線と同一層に配置されるとともに前記ゲート線の直上に延在し、前記ソース線及び前記スイッチング素子から離間したコモン電位の第１電極と、
前記第１電極とは異なる層に配置され、前記スイッチング素子に電気的に接続されるとともに、前記第１電極と向かい合うスリットが形成された第２電極と、
を備えたことを特徴とする液晶表示装置が提供される。
【発明の効果】
【００１０】
この発明によれば、ゲート線の電界を遮蔽しつつ、レイヤー数の削減及び製造工程の簡素化が可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、この発明の一実施の形態に係る横電界を利用した液晶モードの液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示装置に適用される画素の構成例を概略的に示す平面図である。
【図３】図３は、図２に示した画素をＡ−Ａ線で切断したスイッチング素子を含む構造を概略的に示す断面図である。
【図４】図４は、図２に示した画素をＢ−Ｂ線で切断したゲート線を含む構造を概略的に示す断面図である。
【図５】図５は、図２に示した画素をＣ−Ｃ線で切断したソース線を含む構造を概略的に示す断面図である。
【図６】図６は、図２に示した画素をＣ−Ｃ線で切断したソース線を含む他の構造を概略的に示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１３】
ここでは、液晶表示装置の一例として、一方の基板に第１電極及び第２電極を備え、これらの間に形成される横電界（すなわち、基板の主面にほぼ平行な電界）を主に利用して液晶分子をスイッチングする液晶モードとして、ＦＦＳモードの液晶表示装置を例に説明する。
【００１４】
図１は、本実施形態に係る液晶表示装置の構成を概略的に示す図である。すなわち、この液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルＬＰＮを備えている。この液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリア（表示エリア）ＤＳＰを備えている。このアクティブエリアＤＳＰは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。
【００１５】
アレイ基板ＡＲは、アクティブエリアＤＳＰにおいて、第１方向（あるいは行方向）Ｈに沿ってそれぞれ延出したｎ本のゲート線Ｙ（Ｙ１〜Ｙｎ）、各ゲート線Ｙと交差するように第２方向（あるいは列方向）Ｖに沿ってそれぞれ延出したｍ本のソース線Ｘ（Ｘ１〜Ｘｍ）、各画素ＰＸにおいてゲート線Ｙとソース線Ｘとの交差部を含む領域に配置されたｍ×ｎ個のスイッチング素子Ｗ、コモン電位の第１電極（コモン電極）Ｅ１、各画素ＰＸに配置され第１電極Ｅ１と絶縁膜を介して対向するｍ×ｎ個の第２電極（画素電極）Ｅ２
などを備えている。
【００１６】
スイッチング素子Ｗは、例えば、薄膜トランジスタ（ＴＦＴ）によって構成されている。スイッチング素子Ｗのゲート電極ＷＧは、ゲート線Ｙに電気的に接続されている（あるいは、ゲート電極ＷＧは、ゲート線Ｙと一体的に形成されている）。スイッチング素子Ｗのソース電極ＷＳは、ソース線Ｘに電気的に接続されている（あるいは、ソース電極ＷＳは、ソース線Ｘと一体的に形成されている）。スイッチング素子Ｗのドレイン電極ＷＤは、第２電極Ｅ２に電気的に接続されている。
【００１７】
各ゲート線Ｙは、アクティブエリアＤＳＰの外側に引き出され、コントローラＣＮＴによって制御されるゲートドライバＹＤに接続されている。各ソース線Ｘは、アクティブエリアＤＳＰの外側に引き出され、コントローラＣＮＴによって制御されるソースドライバＸＤに接続されている。
【００１８】
第１電極Ｅ１は、アクティブエリアＤＳＰの外側に延在している。この第１電極Ｅ１は、アクティブエリアＤＳＰの外側において、コントローラＣＮＴなどから供給されたコモン電位のコモン配線ＣＯＭに電気的に接続されている。
【００１９】
ゲートドライバＹＤは、コントローラＣＮＴによる制御に基づいてｎ本のゲート線Ｙに順次走査信号（駆動信号）を供給する。また、ソースドライバＸＤは、コントローラＣＮＴによる制御に基づいて各行のスイッチング素子Ｗが走査信号によってオンするタイミングでｍ本のソース線Ｘにそれぞれ映像信号（駆動信号）を供給する。各行の第２電極Ｅ２は、第１電極Ｅ１の電位に対して、対応するスイッチング素子Ｗを介して供給される映像信号に応じた画素電位にそれぞれ設定される。
【００２０】
液晶表示パネルＬＰＮの構造について、以下により詳細に説明する。
【００２１】
図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴ側から見た概略平面図である。
【００２２】
各ゲート線Ｙは、第１方向Ｈに沿って延在している。ここに示した例では、ゲート線Ｙは、スイッチング素子Ｗのゲート電極ＷＧと一体的に形成されている。スイッチング素子Ｗの半導体層ＳＣは、ゲート電極ＷＧの直上に配置されている。
【００２３】
各ソース線Ｘは、第２方向Ｖに沿って延在し、各ゲート線Ｙと交差している。ここに示した例では、ソース線Ｘは、スイッチング素子Ｗのソース電極ＷＳと一体的に形成されている。ソース電極ＷＳは、ソース線Ｘから分岐し、半導体層ＳＣにコンタクトしている。スイッチング素子Ｗのドレイン電極ＷＤは、ソース電極ＷＳから離間し、半導体層ＳＣにコンタクトしている。
【００２４】
第１電極Ｅ１は、スイッチング素子Ｗ及びソース線Ｘから離間して配置され、ソース線Ｘに沿って延在している。つまり、この第１電極Ｅ１は、第２方向Ｖに沿って延在しており、第１方向Ｈに沿って延在したゲート線Ｙと交差している。換言すると、第１電極Ｅ１とソース線Ｘとは、第１方向Ｈに沿って交互に配置されている。
【００２５】
この第１電極Ｅ１は、各画素ＰＸに配置された電極部ＥＤと、ゲート線Ｙの直上に延在したシールド部ＥＳとを有している。電極部ＥＤは、各画素ＰＸにおいて画素形状に対応した略四角形に形成されている。この電極部ＥＤは、第１方向Ｈに隣接する２本のソース線Ｘの間に配置されている。シールド部ＥＳは、スイッチング素子Ｗとソース線Ｘとの間のゲート線Ｙを覆うように配置されている。
【００２６】
これらの電極部ＥＤ及びシールド部ＥＳは繋がっており、電気的には同電位である。また、シールド部ＥＳは、ゲート線Ｙを挟んで第２方向Ｖに並んだ２つの電極部ＥＤを繋いでいる。つまり、単一の第１電極Ｅ１は、第２方向Ｖに並んだ複数の画素ＰＸに跨って配置されている。換言すると、単一の第１電極Ｅ１は、複数の第２電極Ｅ２と向かい合うように配置されている。
【００２７】
第２電極Ｅ２は、各画素ＰＸにおいて画素形状に対応した島状、例えば、略四角形に形成されている。この第２電極Ｅ２は、第１電極Ｅ１よりも上層に配置され、電極部ＥＤと向かい合っている。この第２電極Ｅ２は、コンタクトホールＣＨを通じてスイッチング素子Ｗのドレイン電極ＷＤと電気的に接続されている。
【００２８】
また、この第２電極Ｅ２には、電極部ＥＤと向かい合うスリットＳＬが形成されている。ここでは、第２電極Ｅ２のスリットＳＬは、その長軸が第１方向Ｈに対してわずかに傾き、第１方向Ｈ及び第２方向Ｖと非平行となるように形成されている。このような複数のスリットＳＬは、第２方向Ｖに並んでいる。また、スリットＳＬの向きは、図２に示した第２方向Ｖに縦長の画素ＰＸの上側半分と下側半分とでは逆向きとなり、画素ＰＸの略中央では略Ｖ字に形成されている。
【００２９】
図３は、図２に示したアレイ基板ＡＲをＡ−Ａ線で切断したときの液晶表示パネルＬＰＮの概略断面図である。
【００３０】
すなわち、アレイ基板ＡＲは、ガラス板などの光透過性を有する絶縁基板２０を用いて形成されている。このアレイ基板ＡＲにおいて、ゲート線Ｙ及びこのゲート線Ｙから延在したゲート電極ＷＧは、絶縁基板２０の上に配置されている。このようなゲート線Ｙ及びゲート電極ＷＧは、例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【００３１】
ゲート線Ｙ及びゲート電極ＷＧは、第１絶縁膜であるゲート絶縁膜２２によって覆われている。また、このゲート絶縁膜２２は、絶縁基板２０の上にも配置されている。このようなゲート絶縁膜２２は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。
【００３２】
半導体層ＳＣは、ゲート絶縁膜２２の上に配置され、ゲート電極ＷＧの直上に位置している。つまり、半導体層ＳＣは、ゲート線Ｙやゲート電極ＷＧよりも上層に配置されている。この半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではアモルファスシリコンによって形成され、ボトムゲート型のトランジスタを構成している。
【００３３】
ソース線Ｘ及びこのソース線から延在したソース電極ＷＳは、ゲート絶縁膜２２の上に配置されている。また、ドレイン電極ＷＤは、ゲート絶縁膜２２の上に配置されている。つまり、これらのソース線Ｘ、ソース電極ＷＳ及びドレイン電極ＷＤは、半導体層ＳＣと同一層に配置され、かつ、ゲート線Ｙやゲート電極ＷＧよりも上層に配置されている。
【００３４】
ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ半導体層ＳＣにコンタクトしている。これらのソース線Ｘ、ソース電極ＷＳ及びドレイン電極ＷＤは、同一材料により同一工程で形成可能であり、例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【００３５】
第１電極Ｅ１は、ゲート絶縁膜２２の上に配置されている。つまり、この第１電極Ｅ１は、ソース線Ｘなどと同一層に配置され、且つ、ゲート線Ｙなどよりも上層に配置されている。図３には、第１電極Ｅ１の電極部ＥＤが図示されているが、図示しないシールド部ＥＳもゲート絶縁膜２２の上に配置されている。この第１電極Ｅ１は、ソース線Ｘなどとは異なる材料によって形成され、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。このような第１電極Ｅ１はコモン電位となっている。
【００３６】
これらのソース電極ＷＳ、ドレイン電極ＷＤ、ソース線Ｘ及び第１電極Ｅ１は、第２絶縁膜であるパッシベーション膜２４によって覆われている。また、このパッシベーション膜２４は、ゲート絶縁膜２２の上にも配置されている。このようなパッシベーション膜２４は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。
【００３７】
第２電極Ｅ２は、パッシベーション膜２４の上に配置されている。つまり、この第２電極Ｅ２は、第１電極Ｅ１などよりも上層に配置されている。この第２電極Ｅ２は、パッシベーション膜２４を挟んで第１電極Ｅ１の電極部ＥＤと向かい合っている。つまり、パッシベーション膜２４は、第１電極Ｅ１と第２電極Ｅ２との間に介在する層間絶縁膜として機能する。
【００３８】
このような第２電極Ｅ２は、パッシベーション膜２４に形成されたコンタクトホールＣＨを通じてドレイン電極ＷＤに電気的に接続されている。この第２電極Ｅ２は、第１電極Ｅ１と同様に、例えばＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。また、この第２電極Ｅ２には、第１電極Ｅ１の電極部ＥＤと対向するスリットＳＬが形成されている。
【００３９】
このような構成のアレイ基板ＡＲの液晶層ＬＱに接する面は、配向膜ＡＬ１によって覆われている。
【００４０】
一方、対向基板ＣＴは、ガラス板などの光透過性を有する絶縁基板３０を用いて形成されている。図３に示したように、対向基板ＣＴは、絶縁基板３０の内面（すなわち液晶層ＬＱに対向する面）に、各画素ＰＸを区画するブラックマトリクスＢＭを備えている。
【００４１】
ブラックマトリクスＢＭは、絶縁基板３０上において、アレイ基板ＡＲに設けられたゲート線Ｙやソース線Ｘ、さらにはスイッチング素子Ｗなどの配線部に対向するように格子状に配置されている。このブラックマトリクスＢＭは、例えば黒色に着色された樹脂材料やクロム（Ｃｒ）などの遮光性の金属材料によって形成されている。
【００４２】
特に、カラー表示タイプの液晶表示装置においては、対向基板ＣＴは、ブラックマトリクスＢＭによって囲まれた領域にカラーフィルタ層ＣＦを備えている。カラーフィルタ層ＣＦは、絶縁基板３０の上に配置され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素、青色画素、及び緑色画素に対応して配置されている。
【００４３】
上述したような横電界を利用した液晶モードにおいては、対向基板ＣＴの液晶層ＬＱに接する面が平坦であることが望ましく、対向基板ＣＴは、さらに、カラーフィルタ層ＣＦの表面の凹凸を平坦化するように比較的厚い膜厚で配置されたオーバーコート層などを備えていることが望ましい。
【００４４】
対向基板ＣＴの液晶層ＬＱに接する面は、配向膜ＡＬ２によって覆われている。配向膜ＡＬ１及びＡＬ２は、例えばポリイミドによって形成されている。
【００４５】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの配向膜ＡＬ１及び配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。
【００４６】
液晶層ＬＱは、これらのアレイ基板ＡＲの配向膜ＡＬ１と対向基板ＣＴの配向膜ＡＬ２との間に形成されたギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。
【００４７】
配向膜ＡＬ１及び配向膜ＡＬ２は、液晶層ＬＱに含まれる液晶分子ＬＭの配向を規制するようにラビング処理されている。液晶層ＬＱに含まれる液晶分子ＬＭは、配向膜ＡＬ１及び配向膜ＡＬ２による規制力によって配向されている。配向膜ＡＬ１及び配向膜ＡＬ２のラビング方向は、例えば第２電極Ｅ２に形成されたスリットＳＬの長軸と非平行且つ非直角である。
【００４８】
透過型の液晶表示パネルＬＰＮを備えた液晶表示装置は、さらに、液晶表示パネルＬＰＮに対してアレイ基板ＡＲ側に配置された照明ユニットすなわちバックライトユニットＢＬを備えている。このバックライトユニットＢＬは、アレイ基板ＡＲ側から液晶表示パネルＬＰＮを照明する。このようなバックライトとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００４９】
この液晶表示装置は、液晶表示パネルＬＰＮの一方の外面（すなわちアレイ基板ＡＲの液晶層ＬＱと接触する面とは反対の面）に設けられた光学素子ＯＤ１を備え、また、液晶表示パネルＬＰＮの他方の外面（すなわち対向基板ＣＴの液晶層ＬＱと接触する面と反対の面）に設けられた光学素子ＯＤ２を備えている。
【００５０】
これらの光学素子ＯＤ１及びＯＤ２は、それぞれ偏光板を含み、例えば、第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成されていない（つまり、第１電極Ｅ１と第２電極Ｅ２との間に電界が形成されていない）無電界時において、液晶表示パネルＬＰＮの透過率が最低となる（つまり、黒色画面を表示する）ノーマリーブラックモードを実現している。
【００５１】
すなわち、このような液晶表示装置においては、無電界時には、液晶分子ＬＭは、その長軸Ｄが配向膜ＡＬ１及び配向膜ＡＬ２のラビング方向と平行な方位を向くように配向されている。このような状態では、バックライトユニットＢＬからのバックライト光は、光学素子ＯＤ１を透過した後、液晶表示パネルＬＰＮを透過し、光学素子ＯＤ２に吸収される（黒色画面表示）。
【００５２】
第１電極Ｅ１と第２電極Ｅ２との間に電位差が形成された場合（つまり、第１電極Ｅ１にコモン電位とは異なる電位の電圧が印加された電圧印加時）には、第１電極Ｅ１と第２電極Ｅ２との間に横電界（フリンジ電界）が形成される。この横電界は、スリットＳＬを介してスリットＳＬの長軸に対して直交する方位に形成される。
【００５３】
このとき、液晶分子ＬＭの配向状態は、例えば液晶分子ＬＭの長軸Ｄがラビング方向から横電界に平行な方向を向くように変化する。このように、液晶分子ＬＭの長軸Ｄの方位がラビング方向から変化すると、液晶層ＬＱを透過する光に対する変調率が変化する。このため、バックライトユニットＢＬから出射され液晶表示パネルＬＰＮを透過したバックライト光の一部は、第２光学素子ＯＤ２を透過する（白色画面表示）。つまり、液晶表示パネルＬＰＮの透過率は、電界の大きさに依存して変化する。横電界を利用した液晶モードでは、このようにして選択的にバックライト光を透過し、画像を表示する。
【００５４】
図４は、図２に示したアレイ基板ＡＲをＢ−Ｂ線で切断したときの概略断面図であり、ここでは説明に必要な主要部のみを図示している。
【００５５】
ゲート線Ｙは、絶縁基板２０の上に配置され、ゲート絶縁膜２２によって覆われている。ゲート線Ｙは、第２方向Ｖに隣接する２つの画素ＰＸ１及びＰＸ２にそれぞれ配置された第１電極Ｅ１の電極部ＥＤの間に配置されている。ゲート線Ｙの直上には、第１電極Ｅ１のシールド部ＥＳが位置している。これらの電極部ＥＤ及びシールド部ＥＳは、ゲート絶縁膜２２の上において、一体的に形成されている。つまり、シールド部ＥＳは、電極部ＥＤと同様にコモン電位である。
【００５６】
第２電極Ｅ２は、第１電極Ｅ１を覆うパッシベーション膜２４の上において、画素ＰＸ１及びＰＸ２にそれぞれ配置されている。第２電極Ｅ２のそれぞれは、電極部ＥＤの直上に配置されている。
【００５７】
上述したシールド部ＥＳは、ゲート線Ｙと第２電極Ｅ２との間を電気的にシールドする。また、異なる電位の導電層の間に絶縁膜の界面が存在した場合に、チャージアップするおそれがある。
【００５８】
本実施形態の構成によれば、ゲート線Ｙと第２電極Ｅ２との間に位置するゲート絶縁膜２２上にコモン電位のシールド部ＥＳを配置したことにより、ゲート線Ｙからの電界がシールドされ、また、ゲート絶縁膜２２とパッシベーション膜２４とが直接重なることがなく、チャージアップの原因となる界面が形成されない。このため、チャージアップに起因した焼き付などの不良の発生を抑制することができ、表示品位を改善することが可能となる。
【００５９】
また、シールド部ＥＳは、第１電極Ｅ１と同一材料によって一体的に形成されている。このため、シールド部ＥＳを形成するための別個の工程を追加する必要がなく、材料の利用効率の改善、さらには、製造コストの増大を抑制できる。
【００６０】
一方、図５は、図２に示したアレイ基板ＡＲをＣ−Ｃ線で切断したときの概略断面図であり、ここでは説明に必要な主要部のみを図示している。
【００６１】
絶縁基板２０の上には、ゲート絶縁膜２２が配置されている。ソース線Ｘ及び第１電極Ｅ１の電極部ＥＤは、ともにゲート絶縁膜２２の上に配置されている。ソース線Ｘは、第１方向Ｈに隣接する２つの画素ＰＸ１及びＰＸ３にそれぞれ配置された第１電極Ｅ１の電極部ＥＤの間に配置されている。これらのソース線Ｘ及び電極部ＥＤは、必ずしも同電位とはならないため、電気的に絶縁される、つまり、互いに離間している。
【００６２】
第２電極Ｅ２は、ソース線Ｘ及び第１電極Ｅ１を覆うパッシベーション膜２４の上において、画素ＰＸ１及びＰＸ３にそれぞれ配置されている。第２電極Ｅ２のそれぞれは、電極部ＥＤの直上に配置されている。なお、ソース線Ｘの直上には、第２電極Ｅ２は配置されていない。このため、ソース線Ｘからの電界は特にシールドされていない。
【００６３】
本実施形態においては、ソース線Ｘと同一層にコモン電位の第１電極Ｅ１を配置し、第１電極Ｅ１より上層に画素電位の第２電極Ｅ２を配置している。
【００６４】
白色画面を表示する場合、第１電極Ｅ１の電位に対して第２電極Ｅ２の電位の差が最大（たとえば５Ｖ）となる。ＨＶ反転駆動方式を適用した場合においては、第１方向Ｈに隣接する画素ＰＸ１と画素ＰＸ３とでは、それぞれの第２電極Ｅ２に書き込まれる画素電位が異なる。例えば、第１電極Ｅ１の電位を５Ｖとしたとき、画素ＰＸ１の第２電極Ｅ２に書き込まれる画素電位が１０Ｖであり、画素ＰＸ３の第２電極Ｅ２に書き込まれる画素電位が０Ｖである。
【００６５】
図５に示したソース線Ｘが画素ＰＸ３の図示しないスイッチング素子Ｗを介して第２電極Ｅ２に接続されている場合、ソース線Ｘの電位は０Ｖである。このため、ソース線Ｘと画素ＰＸ１の第２電極Ｅ２との間に１０Ｖの電界ＥＦ１が形成される。このような電界ＥＦ１は、第１方向Ｈと略平行な向きに形成され、本来、各画素に形成されるべきスリットＳＬの長軸と直交する電界とは向きが異なる。このため、表示に寄与しない。
【００６６】
しかしながら、本実施形態においては、この表示に寄与しない不所望な電界、つまり、ソース線−第２電極間の電界ＥＦ１は、画素ＰＸ１の周縁でとどまり、内部に発展しない。すなわち、ソース線−第２電極間の電位差に比べて、ソース線−第１電極間の電位差が小さいため、シールド効果が得られる。
【００６７】
参考までに、第１電極Ｅ１と第２電極Ｅ２とを入れ替えた構成の場合について検討する。図６に示すように、画素電位の第２電極Ｅ２及びソース線Ｘは、ゲート絶縁膜２２の上に配置され、パッシベーション膜２４によって覆われている。コモン電位の第１電極Ｅ１は、パッシベーション膜２４の上に配置されている。
【００６８】
ＨＶ反転駆動方式において、例えば、第１電極Ｅ１の電位を５Ｖとしたとき、画素ＰＸ１の第２電極Ｅ２に書き込まれる画素電位が１０Ｖであり、画素ＰＸ３の第２電極Ｅ２に書き込まれる画素電位が０Ｖである。ソース線Ｘが画素ＰＸ３の第２電極Ｅ２と同電位の場合、ソース線Ｘの電位は０Ｖである。
【００６９】
このため、ソース線Ｘと画素ＰＸ１の第１電極Ｅ１との間に５Ｖの電界が形成されるのに加えて、さらに、ソース線Ｘと第２電極Ｅ２との間に１０Ｖの電界ＥＦ２が形成される。より大きな電界の影響が支配的となることから、ソース線−第２電極間の電界ＥＦ２は、画素ＰＸ１の周縁でとどまることなく内部まで発展する。このため、図５に示した本実施形態と比較して、表示に寄与しない領域が拡大してしまう。このような不所望な電界ＥＦ２の影響は、図５に示した本実施形態と比較して大きく、本実施形態よりも輝度の低下を招いてしまう。
【００７０】
つまり、本実施形態によれば、コモン電位の第１電極Ｅ１をソース線Ｘと同一層に配置し、画素電位の第２電極Ｅ２を第１電極Ｅ１より上層に配置したことにより、レイヤー数を削減し且つ製造工程の簡素化が可能となるとともに、輝度の低下を抑えることが可能となる。
【００７１】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００７２】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＤＳＰ…アクティブエリア  ＰＸ…画素
Ｙ…ゲート線  Ｘ…ソース線  ＣＯＭ…コモン配線  Ｗ…スイッチング素子
Ｅ１…第１電極（コモン電極）  ＥＤ…電極部  ＥＳ…シールド部
Ｅ２…第２電極（コモン電極）  ＳＬ…スリット
２２…ゲート絶縁膜（第１絶縁膜）  ２４…パッシベーション膜（第２絶縁膜）
【図１】
2010250015.tif 000003
【図２】
2010250015.tif 000004
【図３】
2010250015.tif 000005
【図４】
2010250015.tif 000006
【図５】
2010250015.tif 000007
【図６】
2010250015.tif 000008