(57)【要約】【課題】電子デバイスを製造する際に、設計段階において、素子を構成する全層に共通する相対的な基準値（第１の値）を用いて極めて効率良く迅速にホットスポットを抽出することを可能とし、信頼性の高い電子デバイスを実現する。【解決手段】グルーピング部２で分類されたデザイン図形に対して露光シミュレーションを行い、各デザイン図形のシミュレーション図形を作成し、作成されたシミュレーション図形のスペース及び幅を測定し、各デザイン図形について、シミュレーション図形の測定されたスペース及び幅に基づいてヒストグラムを作成し、ヒストグラムに基づいてホットスポットを判定して、デザイン図形のホットスポット周辺のレイアウトを修正する。【選択図】図２
2010257393.tif 000002
【特許請求の範囲】
【請求項１】
複数のデザイン図形のシミュレーションを行って複数のシミュレーション図形を作成する工程と、
前記各デザイン図形について共通に規定された第１の値を、前記各シミュレーション図形で第２の値として測定する工程と、
測定された前記第２の値のヒストグラムを作成する工程と、
前記ヒストグラムにおいて所定範囲を逸脱する前記第２の値の対応する前記各デザイン図形の部位を危険部位と判定する工程と
を含むことを特徴とする図形検証方法。
【請求項２】
前記危険部位と判定された前記第２の値の対応する前記デザイン図形を修正する工程を更に含むことを特徴とする請求項１に記載の図形検証方法。
【請求項３】
前記デザイン図形を修正する工程は、
前記デザイン図形の外枠に位置する辺を固定する工程と、
一組の前記危険部位に挟まれた前記デザイン図形の辺を固定する工程と、
前記デザイン図形の他の辺を、前記危険部位から遠ざける方向に移動させる工程と
を含むことを特徴とする請求項１又は２に記載の図形検証方法。
【請求項４】
前記シミュレーションに先立って、予め規定された良否基準に従って前記各デザイン図形の良否を判定し、前記良否基準に違反する前記デザイン図形を選別する工程を更に含み、
選別された前記デザイン図形のみについて前記シミュレーションを行うことを特徴とする請求項１〜３のいずれか１項に記載の図形検証方法。
【請求項５】
複数のデザイン図形のシミュレーションを行って複数のシミュレーション図形を作成するシミュレーション部と、
前記各デザイン図形について共通に規定された第１の値を、前記各シミュレーション図形で第２の値として測定する測定部と、
測定された前記第２の値のヒストグラムを作成するヒストグラム作成部と、
前記ヒストグラムにおいて所定範囲を逸脱する前記第２の値の対応する前記各デザイン図形の部位を危険部位と判定する危険部位判定部と
を含むことを特徴とする図形検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子、磁気素子等の各種電子デバイスの製造における素子パターンの形成に用いられる図形検証方法及び装置に関する。
【背景技術】
【０００２】
近年の電子デバイス、例えば半導体素子を製造する際には、素子パターンが所望の形成状態とならない危険部位であるホットスポットを、半導体素子の設計段階で指摘する技術が採用されている。
具体的には、素子パターンを形成するためのデザイン図形の露光（光強度）シミュレーションを行って素子パターンの形成状態を予測する。シミュレーション結果に基づいて、半導体素子を構成する層（レイヤー）毎に、シミュレーション図形間のスペース又はシミュレーション図形の幅を、デザイン図形と比較して一定の範囲内にあるか否かを経験的な絶対値で評価し、ホットスポットを抽出する。そして、抽出されたホットスポットに基づいて、デザイン図形のレイアウトを修正する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−５７９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の手法では、上記のように、ホットスポットの評価に経験的な絶対値を用いる。そのため的確な絶対値の決定は困難であり、ホットスポットを正確に抽出することは難しい。また、近年のＬＳＩのレイアウトに必要なファイルのサイズは数１０ＧＢに達しており、ホットスポットを解消するためのレイアウトの修正には長時間を必要とする。
【０００５】
本発明は、上記の課題に鑑みてなされたものであり、電子デバイスを製造する際に、設計段階において、素子を構成する全層に共通する相対的な基準値（第１の値）を用いて極めて効率良く迅速にホットスポットを抽出することを可能とし、信頼性の高い電子デバイスを実現することができる図形検証方法及び装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
図形検証方法の一態様は、複数のデザイン図形のシミュレーションを行って複数のシミュレーション図形を作成する工程と、前記各デザイン図形について共通に規定された第１の値を、前記各シミュレーション図形で第２の値として測定する工程と、測定された前記第２の値のヒストグラムを作成する工程と、前記ヒストグラムにおいて所定範囲を逸脱する前記第２の値の対応する前記各デザイン図形の部位を危険部位と判定する工程とを含む。
【０００７】
図形検証装置の一態様は、複数のデザイン図形のシミュレーションを行って複数のシミュレーション図形を作成するシミュレーション部と、前記各デザイン図形について共通に規定された第１の値を、前記各シミュレーション図形で第２の値として測定する測定部と、測定された前記第２の値のヒストグラムを作成するヒストグラム作成部と、前記ヒストグラムにおいて所定範囲を逸脱する前記第２の値の対応する前記各デザイン図形の部位を危険部位と判定する危険部位判定部とを含む。
【発明の効果】
【０００８】
上記した各態様によれば、電子デバイスを製造する際に、設計段階において、素子を構成する全層に共通する相対的な基準値（第１の値）を用いて極めて効率良く迅速にホットスポットを抽出することを可能とし、信頼性の高い電子デバイスを実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態による図形検証装置の概略構成を示すブロック図である。
【図２】本実施形態による図形検証方法をステップ順に示すフロー図である。
【図３】図２のステップＳ１を詳述するフロー図である。
【図４】図２のステップＳ１を説明するための模式図である。
【図５】図２のステップＳ２を詳述するフロー図である。
【図６】図２のステップＳ２を説明するための模式図である。
【図７】図２のステップＳ２を詳述するフロー図である。
【図８】図２のステップＳ２を説明するための模式図である。
【図９】図２のステップＳ３、及びスペースに関するステップＳ４を詳述するフロー図である。
【図１０】小グループＡ，Ｂ，Ｃのシミュレーション図形の一例を示す模式図である。
【図１１】図２のスペースに関するステップＳ５を説明するための模式図である。
【図１２】図２のスペースに関するステップＳ６を詳述するフロー図である。
【図１３】図２のスペースに関するステップＳ６を説明するための模式図である。
【図１４】図２のスペースに関するステップＳ６を説明するための模式図である。
【図１５】図２の幅に関するステップＳ４を詳述するフロー図である。
【図１６】小グループＡ，Ｂ，Ｃのシミュレーション図形の一例を示す模式図である。
【図１７】図２の幅に関するステップＳ５を説明するための模式図である。
【図１８】図２の幅に関するステップＳ６を説明するための模式図である。
【図１９】図２の幅に関するステップＳ６を説明するための模式図である。
【図２０】図２の幅に関するステップＳ６を説明するための模式図である。
【図２１】図２のスペース及び幅に関するステップＳ６を説明するための模式図である。
【図２２】図２のスペース及び幅に関するステップＳ６を説明するための模式図である。
【図２３】図２のステップＳ７を詳述するフロー図である。
【図２４】図２のステップＳ７を説明するための模式図である。
【図２５】本実施形態におけるデザイン図形のレイアウト修正におけるデータの流れを、一般的なレイアウト修正におけるデータの流れと共に示す模式図である。
【図２６】一般的なコンピュータの内部構成を示す模式図である。
【発明を実施するための形態】
【００１０】
本実施形態による図形検証方法は、主に以下の第１〜第３の段階で構成されており、更に第４の段階が付加される。
【００１１】
（１）第１の段階（デザイン図形のグルーピング）
ＬＳＩの各層は、それぞれ独立した異なる製造プロセスで製造される。これに対して、設計原図における設計パターンであるデザイン図形と、当該デザイン図形を露光シミュレーションしたシミュレーション図形との相違の程度を調べる点においては、製造プロセスには依存しない。本実施形態では、このことを利用して、ＬＳＩの全層のデザイン図形に共通の基準、具体的にはデザイン図形の配置及び形状で分類する。
【００１２】
対向するシミュレーション図形間のスペース（シミュレーション図形と、当該シミュレーション図形と対向する他のシミュレーション図形との離間距離）を検証するために、ＬＳＩの全層に存するデザイン図形を対向する他のデザイン図形との離間距離が等しいものごとに大グループに分類する。
更に、当該デザイン図形の、他のデザイン図形と対向する部分の辺の長さが等しいものごとに小グループに分類して、そのシンボリックリンクを記憶部（コンピュータメモリ）に格納する。
【００１３】
シミュレーション図形の幅を検証するために、ＬＳＩの全層に存するデザイン図形を、対向する他のデザイン図形との離間距離が等しいものごとに大グループに分類する。
更に、他のデザイン図形の、当該デザイン図形と対向する部分の辺の長さが等しいものごとに小グループに分類して、そのシンボリックリンクをコンピュータメモリに格納する。
【００１４】
（２）第２の段階（ヒストグラムの作成）
デザイン図形に対して露光シミュレーションを行い、各デザイン図形のシミュレーション図形を作成する。各大グループにおいて、小グループごとにシミュレーション図形のスペース及び幅を測定する。当該測定値に基づいてヒストグラムを作成する。
【００１５】
（３）第３の段階（ホットスポットの判定）
危険部位（ホットスポット）を検出するための相対値である所定範囲、例えば標準偏差を逸脱する測定値の箇所を、ホットスポットとして認定する。例えば、ホットスポットを中心とする３μｍ四方の領域に含まれるデザイン図形をＬＳＩレイアウトデータベースから抽出し、修正領域対象としてコンピュータメモリに格納する。
【００１６】
（４）第４の段階（デザイン図形の修正）
修正対象領域を順次に取り出し、デザイン図形のホットスポット周辺のレイアウトを修正する。
修正対象領域はキャッシュメモリに収まるサイズであるため、レイアウト修正作業はすべてキャッシュメモリ上で高速に行うことができる。
【００１７】
以下、図面を参照して本実施形態を詳細に説明する。
図１は、本実施形態による図形検証装置の概略構成を示すブロック図である。図２は、本実施形態による図形検証方法をステップ順に示すフロー図である。
【００１８】
この図形検証装置は、リソグラフィーにより形成されるデバイスパターンをデータ上で検証するものである。
図１に示すように、１は、予め規定された良否基準に従って各デザイン図形の良否を判定し、良否基準に違反するデザイン図形を選別する図形選別部である。２は、図形選別部で選別されたデザイン図形を、予め規定された第１の値、ここでは当該デザイン図形の配置及び形状で分類するグルーピング部である。３は、デザイン図形に対して露光シミュレーションを行い、各デザイン図形のシミュレーション図形を作成するシミュレーション部である。４は、シミュレーション図形のスペース及び幅を測定する測定部である。５は、シミュレーション図形の測定されたスペース及び幅に基づいてデザイン図形のヒストグラムを作成するヒストグラム作成部である。６は、ホットスポットを検出するための相対値である所定範囲、例えば標準偏差を逸脱する測定値の箇所を、ホットスポットとして認定するホットスポット判定部である。７は、デザイン図形のホットスポット周辺のレイアウトを修正する図形修正部である。８は、各デザイン図形のデータが格納される記憶部である。
【００１９】
図形選別部１、グルーピング部２、シミュレーション部３、測定部４、ヒストグラム作成部５、ホットスポット判定部６、及び図形修正部７は、例えばコンピュータのＣＰＵ等で機能する。以下で示す図２２及び図２５では、このＣＰＵをＣＰＵ１０とする。
【００２０】
記憶部８は、ハードディスク１１、メインメモリ１２、及びキャッシュメモリ１３を備えて構成される。
ハードディスク１１は、ＬＳＩの全層のデザイン図形がＬＳＩレイアウトデータベースとして格納されており、グルーピング部２で分類されたデザイン図形のシンボリックリンク、シミュレーション部３で作成されたシミュレーション図形のデータ（測定部４で測定されたスペース及び幅の値を含む）等が格納される。
メインメモリ１２は、ハードディスク１１のＬＳＩレイアウトデータベースから抽出された、ホットスポットを中心とする例えば３μｍ四方の領域に含まれるデザイン図形が修正領域対象として格納される。
キャッシュメモリ１３は、修正領域対象ごとのデザイン図形のデータが格納される。キャッシュメモリ１３上において、図形修正部７によるデザイン図形のレイアウト修正作業が修正領域対象ごとに行われる。
【００２１】
以下、上記のように構成されたパターン検証装置を用いた検証方法について、図２を用いて説明する。
先ず、図形選別部１は、予め規定された良否基準に従って各デザイン図形の良否を判定し、良否基準に違反するデザイン図形を選別する（ステップＳ１）。
続いて、グルーピング部２は、図形選別部で選別されたデザイン図形を、その配置及び形状で分類する（ステップＳ２）。
続いて、シミュレーション部３は、グルーピング部２で分類されたデザイン図形に対して露光シミュレーションを行い、各デザイン図形のシミュレーション図形を作成する（ステップＳ３）。
続いて、測定部４は、作成されたシミュレーション図形のスペース及び幅を測定する（ステップＳ４）。
続いて、ヒストグラム作成部５は、シミュレーション図形の測定されたスペース及び幅に基づいて、デザイン図形のヒストグラムを作成する（ステップＳ５）。
続いて、ホットスポット判定部６は、ホットスポットを検出するための相対値である標準偏差を逸脱する測定値の箇所を、ホットスポットとして認定する（ステップＳ６）。
続いて、図形修正部７は、デザイン図形のホットスポット周辺のレイアウトを修正する（ステップＳ７）。
【００２２】
ステップＳ１について詳述する。ステップＳ１は、図３に示すように、ステップＳ１１〜Ｓ１５から構成される。
先ず、マスクパターンを形成するためのデザイン図形のＬＳＩレイアウトファイルを記憶部１１のハードディスク１１に用意する（ステップＳ１１）。
続いて、ＬＳＩの各層（素子分離、不純物拡散領域、ゲート等、コンタクト部、配線等）に対応した、デザイン図形のレイアウト設計者向けの最小スペース及び最小幅ルール（図４（ａ）を参照）を記述したルールファイルをハードディスク１１に用意する（ステップＳ１２）。
【００２３】
続いて、図形選別部１は、レイアウト設計向けの最小スペース及び最小幅ルールをルールファイルから読み込む（ステップＳ１３）。
続いて、図形選別部１は、レイアウト設計向けの最小スペース及び最小幅ルールを、例えば５％厳しくした内部ルール（内部スペースルール及び内部幅ルール：図４（ａ）を参照）を計算して作成する（ステップＳ１４）。
【００２４】
続いて、図形選別部１は、上記の内部ルールに違反したデザイン図形をハードディスク１１のＬＳＩレイアウトファイルから抽出する（ステップＳ１５）。
デザイン図形Ａ，Ｂ，Ｃ，Ｄ，Ｅを図４（ｂ）に示す。デザイン図形Ａ，Ｂ，Ｃは内部スペースルールに違反する。デザイン図形Ｄは内部幅ルールに違反する。デザイン図形Ｅは何れの内部ルールにも違反しない。この場合、図形選別部１は、デザイン図形Ａ，Ｂ，Ｃ，Ｄを選別してＬＳＩレイアウトファイルから抽出する。
図形選別部１による選別により、ＬＳＩレイアウトファイルから抽出するデザイン図形をホットスポットが検出される可能性が高い箇所を含むもものに限定される。これにより、後に続くステップ、即ち検証の計算処理の負荷が軽減される。
【００２５】
ステップＳ２について詳述する。ステップＳ２は、図５及び図７に示すように、ステップＳ２１〜Ｓ２４から構成される。
先ず、グルーピング部２は、対向配置されたデザイン図形とのスペースｓが同じであるデザイン図形を集めて分類し、その組み合わせのシンボリックリンクをハードディスク１１に格納する（ステップＳ２１）。分類された各グループを大グループとする（図６を参照）。
続いて、グルーピング部２は、ハードディスク１１に格納されたデザイン図形を、対向配置されたデザイン図形に対向する自身の対向辺の長さｘで小グループＡ，Ｂ，Ｃに分類して、ハードディスク１１に再度格納する（ステップＳ２２）。
【００２６】
小グループＡ，Ｂ，Ｃの分類の一例を図６に示す。
小グループＡでは、着目するデザイン図形ａ１、デザイン図形ａ１と対抗配置されたデザイン図形Ａ１、デザイン図形ａ１のデザイン図形Ａ１との対向辺の長さｘとして、ｘ＜ｓ／２を満たす。
小グループＢでは、着目するデザイン図形ｂ１、デザイン図形ｂ１と対抗配置されたデザイン図形Ｂ１、デザイン図形ｂ１のデザイン図形Ｂ１との対向辺の長さｘとして、ｓ／２≦ｘ≦２ｓを満たす。
小グループＣでは、着目するデザイン図形ｃ１、デザイン図形ｃ１と対抗配置されたデザイン図形Ｃ１、デザイン図形ｃ１のデザイン図形Ｃ１との対向辺の長さｘとして、２ｓ＜ｘを満たす。
【００２７】
続いて、グルーピング部２は、対向配置されたデザイン図形とのスペースｓが同じであるデザイン図形を集めて分類し、その組み合わせのシンボリックリンクをハードディスク１１に格納する（ステップＳ２３）。分類された各グループを大グループとする（図８を参照）。
続いて、グルーピング部２は、ハードディスク１１に格納されたデザイン図形を、対向配置されたデザイン図形の対向辺の長さｘで小グループＡ，Ｂ，Ｃに分類して、ハードディスク１１に再度格納する（ステップＳ２４）。
【００２８】
小グループＡ，Ｂ，Ｃの分類の一例を図８に示す。
小グループＡでは、着目するデザイン図形ａ１、デザイン図形ａ１と対抗配置されたデザイン図形Ａ１、デザイン図形Ａ１のデザイン図形ａ１との対向辺の長さｘとして、ｘ＜ｓ／２を満たす。
小グループＢでは、着目するデザイン図形ｂ１、デザイン図形ｂ１と対抗配置されたデザイン図形Ｂ１、デザイン図形Ｂ１のデザイン図形ｂ１との対向辺ｘの長さとして、ｓ／２≦ｘ≦２ｓを満たす。
小グループＣでは、着目するデザイン図形ｃ１、デザイン図形ｃ１と対抗配置されたデザイン図形Ｃ１、デザイン図形Ｃ１のデザイン図形ｃ１との対向辺の長さｘとして、２ｓ＜ｘを満たす。
【００２９】
本実施形態では、ＬＳＩを構成する各層別に検証を行わず、全層一律で、デザイン図形のサイズ別に小グループに分類する。これにより、デザイン図形のサイズに大きく依存するシミュレーション図形の性質に適した検証を行うことができる。従来の技術では、ＬＳＩを構成する各層別に検証するため、各層におけるホットスポットを検出する。このため、検出されなかった箇所が、他層の基準ではホットスポットであることもあり、ホットスポットの検出が不十分となる。本実施形態では、後述するように、デザイン図形の属する層に依存しないホットスポットの検出及びレイアウト修正が可能となる。
【００３０】
ステップＳ３、及びスペースに関するステップＳ４について、図９を用いて詳述する。
ステップＳ３では、シミュレーション部３は、ＬＳＩの各層（素子分離、不純物拡散領域、ゲート等、コンタクト部、配線等）ごとに露光シミュレーションにより各デザイン図形のシミュレーション図形を作成する。
【００３１】
スペースに関するステップＳ４では、測定部４は、着目するシミュレーション図形の対向配置されたシミュレーション図形とのスペースＳｎを測定する。
図１０に、小グループＡ，Ｂ，Ｃのシミュレーション図形の一例を示す。
小グループＡでは、図６のデザイン図形ａ１のシミュレーション図形ａ２、デザイン図形Ａ１のシミュレーション図形Ａ２、シミュレーション図形ａ２，Ａ２間のスペースＳ０とする。
小グループＢでは、図６のデザイン図形ｂ１のシミュレーション図形ｂ２、デザイン図形Ｂ１のシミュレーション図形Ｂ２、シミュレーション図形ｂ２，Ｂ２間のスペースＳ１とする。
小グループＣでは、図６のデザイン図形ｃ１のシミュレーション図形ｃ２、デザイン図形Ｃ１のシミュレーション図形Ｃ２、シミュレーション図形ｃ２，Ｃ２間のスペースＳ２とする。
【００３２】
デザイン図形とシミュレーション図形とにおけるスペースの変動は、Ｓ０＞Ｓ１＞Ｓ２である。デザイン図形は、その対向辺ｘが小さいほど、対向配置されたデザイン図形の影響を受け易く、シミュレーション後のシミュレーション図形におけるスペースのバラツキが大きい。
【００３３】
スペースに関するステップＳ５について、図１１を用いて詳述する。
スペースに関するステップＳ５では、ヒストグラム作成部５は、図１０の小グループＡ，Ｂ，Ｃごとに、シミュレーション図形同士のスペースについて、ヒストグラムを作成する（図１１（ｂ）を参照）。デザイン図形同士のスペースｓを分布の中心として、横軸をシミュレーション後のスペースＳｎ、縦軸をスペースＳｎの頻度とする。着目するデザイン図形の対向辺の長さｘが小さいほど、分布（シミュレーション後のバラツキ）が大きくなる。
【００３４】
スペースに関するステップＳ６について詳述する。スペースに関するステップＳ６は、図１２に示すように、ステップＳ６１〜Ｓ６３から構成される。
先ず、ハードディスク１１に格納されたルールファイルから、ホットスポットを認定する基準とする標準偏差を読み込む（ステップＳ６１）。
続いて、図１３に示すように、ホットスポット判定部６は、作成されたヒストグラムにおいてシミュレーション図形同士のスペースＳｎがホットスポットとして認定する基準とする標準偏差(例えば２σ)を超える値となった箇所を、ホットスポットとして認定する（ステップＳ６２）。図１３では、図１１（ｂ）のヒストグラムのうち、小グループＡに対応するもののみを示す。
【００３５】
続いて、ホットスポット判定部６は、ホットスポットを中心とする正方形の領域である修正対象領域に重なるデザイン図形を抽出し、メインメモリ１２へ格納する（ステップＳ６３）。ここでは、図１４に示すように、修正対象領域Ｒ１〜Ｒ３、スペースのホットスポットをスペースＨＳとする。修正対象領域Ｒ１では、デザイン図形１０１，１０２間のスペースＨＳを中心としてデザイン図形を抽出する。修正対象領域Ｒ２では、デザイン図形１０３，１０４間のスペースＨＳを中心としてデザイン図形を抽出する。修正対象領域Ｒ３では、デザイン図形１０５，１０６間のスペースＨＳを中心としてデザイン図形を抽出する。修正対象領域Ｒ１〜Ｒ３のサイズは、光学的影響範囲を１μｍと考え、例えば３μｍ四方とする。
【００３６】
幅に関するステップＳ４について、図１５を用いて詳述する。
幅に関するステップＳ４では、測定部４は、着目するシミュレーション図形の幅Ｗｎを測定する。
図１６に、小グループＡ，Ｂ，Ｃのシミュレーション図形の一例を示す。
小グループＡでは、図８のデザイン図形ａ１のシミュレーション図形ａ２、デザイン図形Ａ１のシミュレーション図形Ａ２、シミュレーション図形ａ２の幅Ｗ０とする。
小グループＢでは、図８のデザイン図形ｂ１のシミュレーション図形ｂ２、デザイン図形Ｂ１のシミュレーション図形Ｂ２、シミュレーション図形ｂ２の幅Ｗ０とする。
小グループＣでは、図８のデザイン図形ｃ１のシミュレーション図形ｃ２、デザイン図形Ｃ１のシミュレーション図形Ｃ２、シミュレーション図形ｃ２の幅Ｗ２とする。
【００３７】
デザイン図形とシミュレーション図形とにおけるスペースの変動は、Ｗ２＞Ｗ１＞Ｗ０である。デザイン図形は、対抗配置されたデザイン図形の対向辺の長さｘが大きいほど、対向配置されたデザイン図形の影響を受け易く、シミュレーション後のシミュレーション図形におけるスペースのバラツキが大きい。
【００３８】
幅に関するステップＳ５について、図１７を用いて詳述する。
幅に関するステップＳ５では、ヒストグラム作成部５は、図１６の小グループＡ，Ｂ，Ｃごとに、シミュレーション図形同士のスペースについて、ヒストグラムを作成する（図１７（ｂ）を参照）。着目するデザイン図形の幅ｗを分布の中心として、横軸をシミュレーション後の幅Ｗｎ、縦軸をＷｎの頻度とする。着目するデザイン図形の対向辺の長さｘが大きいほど、分布（シミュレーション後のバラツキ）が大きくなる。
【００３９】
幅に関するステップＳ６について詳述する。幅に関するステップＳ６は、図１８に示すように、ステップＳ６４〜Ｓ６６から構成される。
先ず、ハードディスク１１に格納されたルールファイルから、ホットスポットを認定する基準とする標準偏差を読み込む（ステップＳ６４）。
続いて、図１９に示すように、ホットスポット判定部６は、作成されたヒストグラムにおいて着目するシミュレーション図形の幅Ｗｎがホットスポットとして認定する基準とする標準偏差(例えば２σ)を超える値となった箇所を、ホットスポットとして認定する（ステップＳ６５）。図１９では、図１７（ｂ）のヒストグラムのうち、小グループＣに対応するもののみを示す。
【００４０】
続いて、ホットスポット判定部６は、ホットスポットを中心とする正方形の領域である修正対象領域に重なるデザイン図形を抽出し、メインメモリ１２へ格納する（ステップＳ６６）。ここでは、図２０に示すように、修正対象領域Ｒ４〜Ｒ６、幅のホットスポットを幅ＨＳとする。修正対象領域Ｒ４では、デザイン図形１０７の幅ＨＳを中心としてデザイン図形を抽出する。修正対象領域Ｒ５では、デザイン図形１０８の幅ＨＳを中心としてデザイン図形を抽出する。修正対象領域Ｒ６では、デザイン図形１０９の幅ＨＳを中心としてデザイン図形を抽出する。修正対象領域Ｒ４〜Ｒ６のサイズは、光学的影響範囲を１μｍと考え、例えば３μｍ四方とする。
【００４１】
デザインルールのチェックと異なり、シミュレーション図形の検証は基準値の設定がレイアウトに依存するため難しい。本実施形態では基準値を決めることなく、相対的にクリティカルな箇所をホットスポットとして抽出することができる。
また、層単位に検証の基準を決める必要がなく、層に拠らずデザイン図形の形状別に相対的な基準を変えてホットスポットを抽出することができる。
【００４２】
ステップＳ６では、ステップＳ６６に続いて、図２１のステップ６７を実行する。
ステップＳ６７では、ステップＳ６３及びＳ６６で図１４及び図２０のように抽出したデザイン図形の修正対象領域において、重なりを持つ修正対象領域を合成する。これにより、新たに互いに独立した、ホットスポット（スペースＨＳ又は幅ＨＳ）を中心とする修正対象領域を作成する。
【００４３】
図２２（ａ）に、ステップＳ６７によって作成された修正対象領域内のシミュレーション図形１１１−２のホットスポット（スペースＨＳ及び幅ＨＳ）とその周辺のレイアウトの例を示す。ステップＳ６７で抽出された修正対象領域内のレイアウトは、後述するレイアウトの修正処理段階において、ＣＰＵ１０（の図形修正部７）に読み込まれる。
【００４４】
本実施形態では、ステップＳ６３，Ｓ６６のように、３μｍ四方の修正対象領域について、更にステップＳ６７のように独立した修正対象領域内に含まれるレイアウトの修正を行う。この修正対象領域のデータはキャッシュメモリ１３に容易に収まるため、レイアウトの修正作業は全てキャッシュメモリ１３上で行うことが可能であり、高速処理ができる。
【００４５】
修正対象領域のデータがキャッシュメモリ１３に容易に収まることについて説明する。
図２２（ｂ）に示すように、ステップＳ６７で作成した３μｍ四方の修正対象領域に含まれるデザイン図形の座標データの最大量を計算してみる。デザイン図形の座標は、ｘ,ｙ座標それぞれ４バイト、計８バイト（６４ビット）で表される。図２２（ｂ）の修正対象領域は、８バイト×４頂点＝３２バイトで表される。３μｍ四方の修正対象領域が５０ｎｍおきの座標で埋め尽くされたと仮定した場合に必要なメモリ容量は、以下のようになる。
８バイト×(３０００／５０)×(３０００／５０)＝２８，８００(＝０．０２８８メガバイト)
このメモリ容量は、一般的なコンピュータのキャッシュメモリサイである１２ＭＢに比べ十分小さく、キャッシュメモリに容易に収まる。
【００４６】
ステップＳ７について詳述する。ステップＳ７は、図２３に示すように、ステップＳ７１〜Ｓ７３から構成される。
先ず、図２４（ｂ）に示すように、図形修正部７は、図２４（ａ）のシミュレーション図形１１１−２，１１２−２の対応するデザイン図形１１１−１，１１２−１のレイアウトの外枠（太線）を固定する（ステップＳ７１）。
続いて、図２４（ｃ）に示すように、図形修正部７は、一組のホットスポットに挟まれた辺（太線）を固定する（ステップＳ７２）。ここでは、幅ＨＳであるホットスポットＡとスペースＨＳであるホットスポットＢとに挟まれた辺（太線）、及びホットスポットＢと幅ＨＳであるホットスポットＣとに挟まれた辺（太線）を例示する。以後、固定された辺に囲まれたホットスポットＡ，Ｂは無視する。
続いて、図２４（ｄ）に示すように、図形修正部７は、残った（ホットスポットＡ，Ｂ以外の）ホットスポットから遠ざける方向に、固定されていない辺を例えば1〜２グリッド移動させる（ステップＳ７３）。
【００４７】
従来の技術では、良い結果が得られるまでデザイン図形のレイアウト修正を繰り返す必要があるため、作業には長時間を要する。本実施形態では、全てのホットスポットを対象とせず、一度だけデザイン図形の辺を移動するのみでレイアウト修正が完了するので、作業は短時間で済む。また、従来の技術では、修正後のデザイン図形の面積が拡大するという問題があるが、本実施形態では修正後のレイアウト面積が拡大することはない。
【００４８】
図２５に、本実施形態におけるデザイン図形のレイアウト修正におけるデータの流れを、一般的なレイアウト修正におけるデータの流れと共に示す。
一般的に、デザイン図形のレイアウトデータは数ＧＢと巨大である。そのため、レイアウト修正作業の間、頻繁にディスクアクセスとキャッシュミス（メインメモリアクセス＋キャッシュ再ロード）が発生する。この結果、ＣＰＵに待ちが発生し、処理が長時間化する要因となる。本発明では、ＣＰＵ１０が、ステップＳ６７で作成したメインメモリ１２上の修正対象領域のレイアウトデータにアクセスし、コンピュータシステムがキャッシュメモリ１３上にこのデータをロードする。この場合、データがキャッシュメモリ１３に収まるサイズであるため、レイアウト修正作業は全てキャッシュメモリ１３上で行われ、高速処理が可能となる。
【００４９】
なお、本実施形態の技術は、その対象は半導体装置以外にも磁気装置等の各種電子デバイスに適用できる。また、フォトリソグラフィーを行う際のフォトマスクを形成する場合のみならず、例えば電子線露光装置を用いて設計データであるデザイン図形をレジストに直接的に電子線露光する場合にも適用可能である。
【００５０】
以上説明したように、本実施形態によれば、半導体装置を製造する際に、設計段階において、半導体素子を構成する全層に共通な相対的な基準値を用いて極めて効率良く迅速にホットスポットを抽出することを可能とし、信頼性の高い半導体装置を実現することができる。
【００５１】
上述した本実施形態による図形検証装置の各構成要素（図１の図形選別部１、グルーピング部２、シミュレーション部３、測定部４、ヒストグラム作成部５、ホットスポット判定部６、及び図形修正部７等）の機能は、例えばコンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。
同様に、図形検証方法の各ステップ（図２のステップＳ１〜Ｓ７等）は、例えばコンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本実施形態に含まれる。
【００５２】
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
【００５３】
また、本実施形態に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。
【００５４】
例えば、図２６は、一般的なコンピュータの内部構成を示す模式図である。この図２６において、１２００はＣＰＵ１２０１を備えたパーソナルコンピュータ（ＰＣ）である。ＰＣ１２００は、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、又はフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行する。このＰＣ１２００は、システムバス１２０４に接続される各デバイスを総括的に制御する。
【００５５】
ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、本実施形態の図２におけるステップＳ１〜Ｓ７の手順等が実現される。
【００５６】
１２０３はＲＡＭであり、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。
【００５７】
１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）である。ＤＫＣ１２０７は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラムである。
【００５８】
１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、或いは他のＰＣと双方向のデータのやり取りを行う。
【００５９】
以下、諸態様を付記としてまとめて記載する。
【００６０】
（付記１）複数のデザイン図形のシミュレーションを行って複数のシミュレーション図形を作成する工程と、
前記各デザイン図形について共通に規定された第１の値を、前記各シミュレーション図形で第２の値として測定する工程と、
測定された前記第２の値のヒストグラムを作成する工程と、
前記ヒストグラムにおいて所定範囲を逸脱する前記第２の値の対応する前記各デザイン図形の部位を危険部位と判定する工程と
を含むことを特徴とする図形検証方法。
【００６１】
（付記２）前記危険部位と判定された前記第２の値の対応する前記デザイン図形を修正する工程を更に含むことを特徴とする付記１に記載の図形検証方法。
【００６２】
（付記３）前記デザイン図形を修正する工程は、
前記デザイン図形の外枠に位置する辺を固定する工程と、
一組の前記危険部位に挟まれた前記デザイン図形の辺を固定する工程と、
前記デザイン図形の他の辺を、前記危険部位から遠ざける方向に移動させる工程と
を含むことを特徴とする付記１又は２に記載の図形検証方法。
【００６３】
（付記４）前記デザイン図形を修正する工程は、キャッシュメモリ上で実行されることを特徴とする付記１〜３のいずれか１項に記載の図形検証方法。
【００６４】
（付記５）前記シミュレーションに先立って、予め規定された良否基準に従って前記各デザイン図形の良否を判定し、前記良否基準に違反する前記デザイン図形を選別する工程を更に含み、
選別された前記デザイン図形のみについて前記シミュレーションを行うことを特徴とする付記１〜４のいずれか１項に記載の図形検証方法。
【００６５】
（付記６）複数のデザイン図形のシミュレーションを行って複数のシミュレーション図形を作成するシミュレーション部と、
前記各デザイン図形について共通に規定された第１の値を、前記各シミュレーション図形で第２の値として測定する測定部と、
測定された前記第２の値のヒストグラムを作成するヒストグラム作成部と、
前記ヒストグラムにおいて所定範囲を逸脱する前記第２の値の対応する前記各デザイン図形の部位を危険部位と判定する危険部位判定部と
を含むことを特徴とする図形検証装置。
【００６６】
（付記７）キャッシュメモリを更に含み、
前記図形修正部は、前記キャッシュメモリ上で前記デザイン図形の修正を実行することを特徴とする付記６に記載の図形検証装置。
【産業上の利用可能性】
【００６７】
本件によれば、電子デバイスを製造する際に、設計段階において、素子を構成する全層に共通する相対的な基準値（第１の値）を用いて極めて効率良く迅速にホットスポットを抽出することを可能とし、信頼性の高い電子デバイスを実現することができる。
【符号の説明】
【００６８】
１  図形選別部
２  グルーピング部
３  シミュレーション部
４  測定部
５  ヒストグラム作成部
６  ホットスポット判定部
７  図形修正部
８  記憶部
１０  ＣＰＵ
１１  ハードディスク
１２  メインメモリ
１３  キャッシュメモリ
【図１】
2010257393.tif 000003
【図２】
2010257393.tif 000004
【図３】
2010257393.tif 000005
【図４】
2010257393.tif 000006
【図５】
2010257393.tif 000007
【図６】
2010257393.tif 000008
【図７】
2010257393.tif 000009
【図８】
2010257393.tif 000010
【図９】
2010257393.tif 000011
【図１０】
2010257393.tif 000012
【図１１】
2010257393.tif 000013
【図１２】
2010257393.tif 000014
【図１３】
2010257393.tif 000015
【図１４】
2010257393.tif 000016
【図１５】
2010257393.tif 000017
【図１６】
2010257393.tif 000018
【図１７】
2010257393.tif 000019
【図１８】
2010257393.tif 000020
【図１９】
2010257393.tif 000021
【図２０】
2010257393.tif 000022
【図２１】
2010257393.tif 000023
【図２２】
2010257393.tif 000024
【図２３】
2010257393.tif 000025
【図２４】
2010257393.tif 000026
【図２５】
2010257393.tif 000027
【図２６】
2010257393.tif 000028