(57)【要約】【課題】複数のチャンネル（電源回路）で構成され入力電圧を電源回路の駆動電圧として利用して出力電圧を得る電源装置において、入力電圧に大きな変動が生じた場合でも、駆動電圧がＩＣのプロセス耐圧を超えないようにする。【解決手段】第１電源部１２０が出力する直流の第１電源電圧ＵＮＲＥＧを降圧して第１出力電圧を出力する第１電源回路ＣＨ１と、第２電源部１３０が出力する直流の第２電源電圧を降圧し、第１電源電圧ＵＮＲＥＧより高い第２出力電圧を出力する第２電源回路ＣＨ７とを備える。また、第１電源電圧ＵＮＲＥＧまたは第２電源電圧のうち高い方の電源電圧を基に、当該電源電圧より所定の値だけ高い電圧ＶＰ３を生成し、第２電源回路ＣＨ７に駆動電圧として供給する第１駆動電圧供給回路１１３と、第１駆動電圧供給回路１１３から供給される駆動電圧ＶＰ３及び第１電源電圧ＵＮＲＥＧの変動に応じた電圧ＶＰ４を生成し、第１電源回路ＣＨ１に駆動電圧として供給する第２駆動電圧供給回路１１４とを備える。【選択図】図１
2010226939.tif 000002
【特許請求の範囲】
【請求項１】
第１電源部が出力する直流の第１電源電圧を降圧して第１出力電圧を出力する第１電源回路と、
第２電源部が出力する直流の第２電源電圧を降圧し、前記第１電源電圧より高い第２出力電圧を出力する第２電源回路と、
前記第１電源電圧または前記第２電源電圧のうち高い方の電源電圧を基に、当該電源電圧より所定の値だけ高い電圧を生成し、前記第２電源回路に駆動電圧として供給する第１駆動電圧供給回路と、
前記第１駆動電圧供給回路から供給される駆動電圧及び前記第１電源電圧の変動に応じた電圧を生成し、前記第１電源回路に駆動電圧として供給する第２駆動電圧供給回路と、を含む
電源装置。
【請求項２】
前記第１電源回路は、
前記第１電源電圧が供給される、２つの電界効果トランジスタの直列接続からなるスイッチング回路と、
前記スイッチング回路のハイサイド電界効果トランジスタのゲート駆動電圧として前記第２駆動電圧供給回路から供給される駆動電圧を利用し、前記２つの電界効果トランジスタの接続中点から出力電圧を出力すべく前記スイッチング回路のスイッチング動作を制御するドライブ回路と、を備える
請求項１に記載の電源装置。
【請求項３】
前記第１電源電圧は、前記第１電源部である電池から出力される電圧である
請求項２に記載の電源装置。
【請求項４】
前記第２電源部として、前記第１電源電圧を前記第２電源電圧に変換して出力するＤＣ−ＤＣコンバータ、を更に備える
請求項３に記載の電源装置。
【請求項５】
前記第１駆動電圧生成回路に対し、前記第１電源部から第１整流素子を介して前記第１電源電圧が供給され、前記第２電源部から第２整流素子を介して前記第２電源電圧が供給される
請求項４に記載の電源装置。
【請求項６】
前記第１駆動電圧供給回路は、
前記第１電源電圧または前記第２電源電圧のうち高い方の電源電圧を、所定値の基準電圧に変換する電源変換回路と、
前記第１電源電圧または前記第２電源電圧のうち高い方の電源電圧に、前記基準電圧を重畳して前記第１駆動電圧を生成する駆動電圧生成回路と、を備える
請求項４に記載の電源装置。
【請求項７】
第１電源部が出力する直流の第１電源電圧を降圧して第１出力電圧を出力する第１電源回路と、第２電源部が出力する直流の第２電源電圧を降圧し、前記第１電源電圧より高い第２出力電圧を出力する第２電源回路と、を有する電源装置の駆動電圧供給方法であって、
前記第１電源電圧または前記第２電源電圧のうち高い方の電源電圧を基に、当該電源電圧より所定の値だけ高い電圧を生成し、前記第２電源回路に駆動電圧として供給する第１駆動電圧供給ステップと、
前記第１駆動電圧供給ステップで供給される駆動電圧及び前記第１電源電圧の変動に応じた電圧を生成し、前記第１電源回路に駆動電圧として供給する第２駆動電圧供給ステップと、を含む
電源装置の駆動電圧供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば複数のチャンネル（電源回路）を備えるＤＣ−ＤＣコンバータに適用して好適な電源装置に関する。
【背景技術】
【０００２】
近年、電子機器にはシステム制御装置としてマイクロプロセッサを始めとする各種集積回路（ＩＣ：Integrated Circuit）が搭載されている。これらマイクロプロセッサ（以下、「ＭＰＵ」と称する。）等のＩＣの動作周波数はますます高くなる傾向がある。この動作周波数の増加に伴って最大動作電流も増大している。ＭＰＵ等のＩＣを内蔵した携帯型電子機器等においては、リチウムイオン電池等のバッテリ電圧をスイッチング・レギュレータで降圧してＭＰＵ等のＩＣに動作電流を供給する方式が採用されることが多い。
【０００３】
例えば、特許文献１に、単独のチャンネル（電源回路）を持つスイッチング・レギュレータから構成された電源装置が開示されている。また特許文献２に、Ｐチャネルの電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）及びＮチャネルの電界効果トランジスタの組み合わせを含む、複数のチャンネルを並列に接続した構成を備える電源装置が開示されている。この電源装置では、電源回路内のゲート駆動電圧を入力電圧の変動に応じて変化させ効率のよいゲート駆動電圧を供給している。
【０００４】
ここで、図４を参照して、従来の複数のチャンネルを備えた降圧型ＤＣ−ＤＣコンバータ形式の電源装置のＩＣを説明する。図４に示す電源装置１００を構成する降圧型のＤＣ−ＤＣコンバータ１１０は、内部に複数のチャンネルを備えており複数の出力電圧に対応可能である。このＤＣ−ＤＣコンバータ１１０には電池１２０の電圧の他に、電池１２０の電源電圧がＤＣ−ＤＣコンバータ１３０で所定値に変換された電圧が供給される。
【０００５】
ＤＣ−ＤＣコンバータ１１０は、第１のチャンネルから第７のチャンネルまでの７個のチャンネルを有し、複数の電源電圧を供給できるように構成されている。ただし、説明の都合上、図４では第２のチャンネルから第６のチャンネルまでの記載を省略し、第１のチャンネル及び第７のチャンネルのみを記載している。第１のチャンネルは低電圧を出力し、第７のチャンネルは高電圧を出力する。それぞれのチャンネルには降圧型のＤＣ−ＤＣコンバータ、所謂バックコンバータが適用されている。
【０００６】
第１のチャンネルであるバックコンバータＣＨ１は、２つの電界効果トランジスタＱ１１，Ｑ１２の直列接続（トーテムポール構成）からなるスイッチング回路と、スイッチング回路のスイッチング動作を制御するためのドライブ回路ＤＤ１を備える。電界効果トランジスタには、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor‐Field Effect Transistor）を使用している。なお、以降の説明において、電界効果トランジスタＱ１１をハイサイドＦＥＴＱ１１、電界効果トランジスタＱ１２をローサイドＦＥＴＱ１２とも称する。
【０００７】
ドライブ回路ＤＤ１は、ハイサイドＦＥＴＱ１１，ローサイドＦＥＴＱ１２の接続中点と接続された出力回路へ出力電圧を出力すべく、前記スイッチング回路のスイッチング動作を制御する。このドライブ回路ＤＤ１は、スイッチング回路のハイサイドＦＥＴＱ１１のゲート駆動電圧として後述する駆動電圧生成回路から供給される駆動電圧を利用する。
【０００８】
バックコンバータＣＨ１は、ハイサイドＦＥＴＱ１１とローサイドＦＥＴＱ１２の接続中点と接続した出力回路を介して出力端子Ｔ１へ出力電圧を出力する。出力回路は、チョークコイルＬ１及びコンデンサ（容量素子）Ｃ１で構成され、出力端子Ｔ１でコンデンサＣ１の両端に掛かる電圧を最終的な出力電圧として取り出している。
【０００９】
またバックコンバータＣＨ１と同様に、第７のチャンネルであるバックコンバータＣＨ７は、２つの電界効果トランジスタＱ７１，Ｑ７２からなるスイッチング回路と、ドライブ回路ＤＤ７を備える。そして、バックコンバータＣＨ７から、チョークコイルＬ７及びコンデンサＣ７で構成された出力回路を介して出力端子Ｔ７へ出力電圧を出力する。
【００１０】
バックコンバータは、出力電圧より高い入力電圧が必要である。仮にバックコンバータＣＨ１の出力電圧が１．２Ｖ、バックコンバータＣＨ７の出力電圧が６Ｖであるとすると、６Ｖを出力するには６Ｖを超える入力電圧（例えば７Ｖ）が必要であり、一方、１．２Ｖを出力するには入力電圧は、例えば４Ｖでもよい。
【００１１】
例えば２セルのリチウムイオン電池の電圧範囲は、およそ５．４Ｖ〜８．４Ｖである。これを電源として利用する場合には、１．２Ｖ出力のバックコンバータＣＨ１に２セルのリチウムイオン電池の出力電圧を供給する。また、６Ｖ出力のバックコンバータＣＨ７に７Ｖ出力のＤＣ−ＤＣコンバータ１３０の出力電圧を供給することにより電源装置１００が動作可能となる。さらにスイッチング回路がＮチャネル−Ｎチャネル方式の場合、ハイサイドＦＥＴのゲート端子には、入力電圧より数Ｖ高い電圧の入力が必要である。図４の例では、電圧変換回路１１１及び駆動電圧生成回路１１２で、例えば入力電圧＋５Ｖの電圧を生成し、これをハイサイドＦＥＴのゲート端子に供給している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００５−３０４２１８号公報（図４等参照）
【特許文献２】特開２００２−１５９１７３号公報（図７等参照）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、携帯型電子機器においては、高性能化、高機能化に伴い、スイッチング・レギュレータとして、発生すべき電圧が低くかつ大きな電流を出力できるものが要求されるようになり、電流の消費が大きくなってきている。一方で、携帯型電子機器には、内蔵バッテリの使用時間の長時間化も求められる。そこで、携帯型電子機器の使用時間の長時間化を図るため、携帯型電子機器の機能を使うときだけ電源をオンにし、それ以外のときは休止させるといったように機能の細かいオン／オフ制御が行われている。このような消費電流の増大や細かいオン／オフ制御の結果、消費電流の急激な変動が発生し、バッテリ電圧が大きく変動するようになってきている。
【００１４】
ここで、バッテリ電圧が大きく変動した場合に、上記従来の複数のチャンネルを有する電源装置に生じる影響について説明する。
図４において、各バックコンバータのハイサイドＦＥＴのゲート駆動電圧として、７Ｖ＋５Ｖ＝１２Ｖの電圧ＶＰ３が掛かっている。電池１２０の電圧ＵＮＲＥＧが低下したとき（急激な負荷急変により瞬間的には約４Ｖまで下がる）には、バックコンバータＣＨ１のハイサイドＦＥＴＱ１１のゲート−ソース間電圧ＶＧＳ１（＝ＶＰ３−ＵＮＲＥＧ）は、およそ１２Ｖ−４Ｖ＝８Ｖとなる。図５に示すように、このＩＣのプロセス耐圧（ゲート耐圧）７Ｖを越えてしまう。それによって、ＩＣの信頼性に悪影響を及ぼし、ＩＣの製品寿命を縮めることになる。
【００１５】
本発明は、このような状況に鑑みてなされたものであり、複数のチャンネルで構成され入力電圧を電源回路の駆動電圧として利用して出力電圧を得る電源装置において、入力電圧に大きな変動が生じた場合でも、駆動電圧がＩＣのプロセス耐圧を超えることを防止するものである。
【課題を解決するための手段】
【００１６】
本発明の一側面の電源装置は、第１電源部が出力する直流の第１電源電圧を降圧して第１出力電圧を出力する第１電源回路と、第２電源部が出力する直流の第２電源電圧を降圧し、第１電源電圧より高い第２出力電圧を出力する第２電源回路とを備える。また、第１電源電圧または第２電源電圧のうち高い方の電源電圧を基に、当該電源電圧より所定の値だけ高い電圧を生成し、第２電源回路に駆動電圧として供給する第１駆動電圧供給回路と、第１駆動電圧供給回路から供給される駆動電圧及び第１電源電圧の変動に応じた電圧を生成し、第１電源回路に駆動電圧として供給する第２駆動電圧供給回路とを備える。
さらに、上記第１電源回路は、
第１電源電圧が供給される、２つの電界効果トランジスタの直列接続からなるスイッチング回路と、スイッチング回路のハイサイド電界効果トランジスタのゲート駆動電圧として第２駆動電圧供給回路から供給される駆動電圧を利用し、２つの電界効果トランジスタの接続中点から出力電圧を出力すべくスイッチング回路のスイッチング動作を制御するドライブ回路とを備える、ことが好適である。
【００１７】
本発明の一側面の電源装置の駆動電圧供給方法は、第１電源部が出力する直流の第１電源電圧を降圧して第１出力電圧を出力する第１電源回路と、第２電源部が出力する直流の第２電源電圧を降圧し、第１電源電圧より高い第２出力電圧を出力する第２電源回路と、を有する電源装置の駆動電圧供給方法である。
すなわち、上記第１電源電圧または上記第２電源電圧のうち高い方の電源電圧を基に、当該電源電圧より所定の値だけ高い電圧を生成し、第２電源回路に駆動電圧として供給する第１駆動電圧供給ステップと、
上記第１駆動電圧供給ステップで供給される駆動電圧及び前記第１電源電圧の変動に応じた電圧を生成し、第１電源回路に駆動電圧として供給する第２駆動電圧供給ステップと、を含む。
【００１８】
本発明の一側面では、第１電源部の第１電源電圧が定格値より低電圧となったとき、第２駆動電圧供給回路において第１電源部の電圧に依存した電圧が生成されて、低電圧出力の第１電源回路の駆動電圧として供給される。
【発明の効果】
【００１９】
本発明によれば、複数のチャンネル（電源回路）で構成された電源装置において、入力電圧に大きな変動が生じた場合でも、電源回路に供給する駆動電圧がＩＣのプロセス耐圧を超えることを防止できる。それにより、入力電圧の変動によりＩＣの信頼性に悪影響を及ぼすことがなく、ＩＣの製品寿命を縮めることを防止することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態に係る電源装置の概要を示すブロック図である。
【図２】本発明の一実施の形態に係る電源装置の各部における電圧の測定結果を示すグラフである。
【図３】本発明の一実施の形態に係る電源装置の具体的な構成例を示すブロック図である。
【図４】従来の電源装置の構成を示すブロック図である。
【図５】従来の電源装置の各部における電圧の測定結果を示すグラフである。
【発明を実施するための形態】
【００２１】
以下、本発明を実施するための最良の形態の例について、添付図面を参照しながら説明する。説明は下記項目の順に行う。
１．一実施の形態の概要（複数のチャンネルから構成されるＤＣ−ＤＣコンバータ）
２．一実施の形態の具体例
【００２２】
＜一実施の形態の概要＞
本実施の形態は、複数のチャンネル（電源回路）で構成され入力電圧を電源回路の駆動電圧として利用して出力電圧を得る電源装置において、低電圧を出力する電源回路の駆動電圧に、電源電圧に依存した駆動電圧を入力する構成としたものである。
【００２３】
[電源装置の構成例]
【００２４】
図１は、本発明の電源装置を適用した、複数のチャンネルを備える降圧型ＤＣ−ＤＣコンバータの一実施の形態を示す。図１において、図４と対応する部分には同一符号を付して示す。
【００２５】
図１に示す電源装置１は、複数のチャンネルを備える降圧型のＤＣ−ＤＣコンバータ１０、電池１２０、ＤＣ−ＤＣコンバータ１３０で構成されている。
【００２６】
電池１２０は、第１電源部の一例であり、比較的小型であることが好ましく、リチウムイオン電池などの二次電池の他、一次電池や燃料電池等を適用することができる。このような電池１２０の負極を接地端子に接続し、正極をＤＣ−ＤＣコンバータ１３０の入力端子、ＤＣ−ＤＣコンバータ１０の第１のチャンネルであるバックコンバータＣＨ１の入力端子及び第１ダイオードのアノードへ接続する。第１ダイオードのカソードはＤＣ−ＤＣコンバータ１０の端子Ｐ１，Ｐ２に接続する。なお、電池１２０を着脱可能に構成して、図１に示すようにＤＣ−ＤＣコンバータ１０とともに電源装置１内に収納してもよいし、電池１２０を電源装置１の外部に設けるようにしてもよい。
【００２７】
ＤＣ−ＤＣコンバータ１３０は、第２電源部の一例であり、入力電圧すなわち電池１２０の電圧の昇圧又は降圧を行う、所謂バックブーストコンバータである。ＤＣ−ＤＣコンバータ１３０の出力端子は、第７のチャンネルであるバックコンバータＣＨ７の入力端子及び第２のダイオードＤ２のアノードと接続する。ＤＣ−ＤＣコンバータ１３０は、電池１２０の電圧を所定の値、例えば７Ｖに変換して出力するものであり、周知慣用の技術を用いて構成できる。なお、図１に示すようにＤＣ−ＤＣコンバータ１３０をＤＣ−ＤＣコンバータ１０とともに電源装置１内に収納してもよいし、電源装置１の外部に設けるようにしてもよい。
【００２８】
ダイオードＤ１，Ｄ２は、整流素子の一例であり、電池１２０又はＤＣ−ＤＣコンバータ１３０から出力された電流をそれぞれ、ＤＣ−ＤＣコンバータ１０の端子Ｐ１，Ｐ２へ供給するものである。ダイオードＤ１，Ｄ２は、バックコンバータＣＨ７のハイサイドＦＥＴＱ７１のゲート電圧、すなわち後述する駆動電圧生成回路１１２の出力電圧ＶＰ３をなるべく高くして、ハイサイドＦＥＴＱ７１のオン抵抗を小さくし、入力−出力変換効率を上げるものである。なお、電池１２０及びＤＣ−ＤＣコンバータ１３０から出力された電流を整流できる整流素子であればよく、この例に限られない。また、図１に示すように整流素子をＤＣ−ＤＣコンバータ１０とともに電源装置１内に収納してもよいし、電源装置１の外部に設けるようにしてもよい。
【００２９】
ＤＣ−ＤＣコンバータ１０は、内部に複数のチャンネル（電源回路）を備え、各電源回路で入力電圧を所定値の電圧に変換して出力する構成となっており、複数の電圧を出力できるので、負荷側に接続した複数のＩＣの各々に電圧を供給することが可能である。
【００３０】
本実施の形態では、ＤＣ−ＤＣコンバータ１０は、一例として第１のチャンネルから第７のチャンネルまでの７個のチャンネルを有し、複数の電源電圧を供給できるように構成されている。ただし、説明の都合上、図１では第２のチャンネルから第６のチャンネルまでの記載を省略し、第１のチャンネル及び第７のチャンネルのみを記載している。
【００３１】
それぞれのチャンネルには降圧型のＤＣ−ＤＣコンバータ、所謂バックコンバータが適用され、例えば第１のチャンネル（バックコンバータＣＨ１）は低電圧、第７のチャンネル（バックコンバータＣＨ７）はより高電圧を出力する構成としている。
【００３２】
例えば、出力電圧について、一例として第１のチャンネル（以下、単に「１ＣＨ」と称す。）…１．２Ｖ、２ＣＨ…１．２Ｖ、３ＣＨ…１．８Ｖ、４ＣＨ…２．５Ｖ、５ＣＨ…３．１５Ｖ、６ＣＨ…５Ｖ、７ＣＨ…６．０Ｖとなるように設計して複数の出力電圧に対応させることができる。これらの出力電圧を同時に出力してそれぞれ対応する出力端子に接続したＩＣに供給する。例えば、１．２Ｖは、画像信号処理のＬＳＩ（Large Scale Integration）などのシステムＬＳＩの電源に、また６．０Ｖは、撮像素子のＣＣＤ（Charge Coupled Devices）の電源に使用している。なお、上述したように、ＤＣ−ＤＣコンバータ１０には電池１２０の電圧の他に、電池１２０の電圧を外部のＤＣ−ＤＣコンバータ１３０で所定値に変換した電圧が供給される。
【００３３】
第１のチャンネルであるバックコンバータＣＨ１は、第１電源回路の一例であり、その出力端子に、例えばチョークコイルＬ１とコンデンサＣ１の直列接続を含む出力回路を接続し、コンデンサＣ１の他端を接地端子（グラウンド）に接続する。そして、チョークコイルＬ１とコンデンサＣ１との接続中点に出力端子Ｔ１を接続し、バックコンバータＣＨ１から出力する電流によりチョークコイルＬ１を介してコンデンサＣ１を充電し、出力端子Ｔ１に平滑化された所定の出力電圧を得る。
【００３４】
他のチャンネルと出力回路を同様に接続する。例えば、第７のチャンネルであるバックコンバータＣＨ７は、第２電源回路の一例であり、その出力端子に、チョークコイルＬ７とコンデンサＣ７の直列接続を含む出力回路を接続し、コンデンサＣ７の他端を接地端子に接続する。そして、チョークコイルＬ７とコンデンサＣ７との接続中点に出力端子Ｔ７を接続し、バックコンバータＣＨ７から出力する電流によりチョークコイルＬ７を介してコンデンサＣ７を充電し、出力端子Ｔ７に平滑化された所定の出力電圧を得る。
【００３５】
次に、ＤＣ−ＤＣコンバータ１０の内部構成を説明する。
図１に示すＤＣ−ＤＣコンバータ１０は、第１のチャンネルのバックコンバータＣＨ１から第７のチャンネルのバックコンバータＣＨ７と、第１駆動電圧供給回路１１３と、第２駆動電圧供給回路１１４を備える。
【００３６】
第１駆動電圧供給回路１１３は、電圧変換回路１１１及び駆動電圧生成回路１１２で構成する。電圧変換回路１１１は、端子Ｐ１に入力された入力電圧ＶＰ１を降圧して出力電圧ＶＢが一定の値、例えば５Ｖになるよう制御する電圧レギュレータである。駆動電圧生成回路１１２は、例えばチャージポンプ回路から構成され、端子Ｐ２に入力された入力電圧ＶＰ２に、電圧変換回路１１１の出力電圧ＶＢを重畳して出力電圧ＶＰ３を生成する。そして、例えばより高電圧出力のバックコンバータＣＨ７の駆動電圧として出力するとともに、端子Ｐ３及び第２駆動電圧供給回路１１４へ出力する。本実施の形態では、出力電圧ＶＰ３として、入力電圧ＶＰ２に５Ｖを加算して生成している。
【００３７】
第２駆動電圧供給回路１１４は、一例として、入力電圧と出力電圧の差の最小値（ドロップアウト）が低い、リニアレギュレータの一種であるＬＤＯ（low drop-out）回路を適用したものである。この第２駆動電圧供給回路１１４は、電池１２０の電圧ＵＮＲＥＧがバックコンバータＣＨ１を介して入力されるとともに、第１駆動電圧供給回路１１３の駆動電圧生成回路１１２の出力電圧ＶＰ３が入力される。電圧ＵＮＲＥＧの値が低い場合、第２駆動電圧供給回路１１４は電圧ＵＮＲＥＧに依存した電圧ＶＰ４を生成し、端子Ｐ４に出力する。端子Ｐ４と端子Ｐ５が接続しており、端子Ｐ５から電圧ＶＰ５を低電圧出力のバックコンバータＣＨ１の駆動電圧として供給する。
【００３８】
次に、ＤＣ−ＤＣコンバータ１０の各バックコンバータ内の構成の概要を説明する。
第１のチャンネルであるバックコンバータＣＨ１は、２つの電界効果トランジスタＱ１１，Ｑ１２の直列接続（トーテムポール構成）からなるスイッチング回路と、このスイッチング回路のスイッチング動作を制御するためのドライブ回路ＤＤ１を備える。以降の説明において、特に電界効果トランジスタＱ１１をハイサイドＦＥＴＱ１１、電界効果トランジスタＱ１２をローサイドＦＥＴＱ１２とも称する。
【００３９】
本実施の形態においては、電界効果トランジスタとしてｎチャネルのＭＯＳ−ＦＥＴを使用している。駆動電圧の供給を受けてスイッチング動作をするスイッチング素子であれば、スイッチング素子はこの例に限られない。
【００４０】
低電圧出力のバックコンバータＣＨ１において、直列接続したＮチャネルの電界効果トランジスタＱ１１，Ｑ１２のうち、電界効果トランジスタ（ハイサイドＦＥＴ）Ｑ１１のゲート端子はドライブ回路ＤＤ１と接続している。ハイサイドＦＥＴＱ１１のドレイン端子は電池１２０の正極と接続しており、出力電圧ＵＮＲＥＧが供給される。ハイサイドＦＥＴＱ１１にドライブ回路ＤＤ１からゲート駆動電圧が供給された場合、ハイサイドＦＥＴＱ１１とローサイドＦＥＴＱ１２の接続中点、すなわちハイサイドＦＥＴＱ１１のソース端子から出力回路へ出力電圧を出力する。
【００４１】
ドライブ回路ＤＤ１は、ハイサイドＦＥＴＱ１１，ローサイドＦＥＴＱ１２の接続中点と接続された出力回路へ出力電圧を出力すべく、上記スイッチング回路のスイッチング動作を制御している。例えばＰＷＭ（ＰＷＭ：Pulse Width Modulation）信号を生成し、このＰＷＭ信号によりスイッチング回路のスイッチング素子をオンオフする。このドライブ回路ＤＤ１は、スイッチング回路のハイサイドＦＥＴＱ１１のゲート駆動電圧として、第２駆動電圧供給回路１１４の出力電圧を利用する。
【００４２】
一方、高電圧出力のバックコンバータＣＨ７において、直列接続したｎチャネルの電界効果トランジスタＱ７１，Ｑ７２のうち、ハイサイドＦＥＴＱ７１のゲート端子はドライブ回路ＤＤ７と接続している。ハイサイドＦＥＴＱ７１のドレイン端子はＤＣ−ＤＣコンバータ１３０の出力端子と接続しており、所定の出力電圧、例えば７Ｖの出力電圧が供給される。ハイサイドＦＥＴＱ７１にドライブ回路ＤＤ７からゲート駆動電圧が供給された場合、ハイサイドＦＥＴＱ７１とローサイドＦＥＴＱ７２の接続中点、すなわちハイサイドＦＥＴＱ７１のソース端子から出力回路へ出力電圧を出力する。
【００４３】
ドライブ回路ＤＤ７は、ハイサイドＦＥＴＱ７１，ローサイドＦＥＴＱ７２の接続中点と接続された出力回路へ出力電圧を出力すべく、上記スイッチング回路のスイッチング動作を制御している。例えばＰＷＭ信号を生成し、このＰＷＭ信号によりスイッチング回路のスイッチング素子をオンオフする。このドライブ回路ＤＤ７は、スイッチング回路のハイサイドＦＥＴＱ７１のゲート駆動電圧として、第１駆動電圧供給回路１１３の出力電圧を利用する。
【００４４】
[電源装置の動作]
７Ｖ出力の外部のＤＣ−ＤＣコンバータ１３０を使用し、バックコンバータＣＨ７において６．０Ｖを出力し、また、バックコンバータＣＨ１において４．０Ｖより低い電圧（例えば１．２Ｖ）を出力する場合を想定する。ここで、バックコンバータＣＨ１の入力を電池１２０の電圧ＵＮＲＥＧ（４．０Ｖ〜８．４Ｖ）とし、バックコンバータＣＨ７の入力をＤＣ−ＤＣコンバータ１３０の出力７Ｖとする。
【００４５】
このとき、バックコンバータＣＨ７のハイサイドＦＥＴＱ７１のゲート端子には、ダイオードＤ１，Ｄ２によって、ＤＣ−ＤＣコンバータ１３０の出力７Ｖと電池１２０の電圧ＵＮＲＥＧの高い方の電圧を基に生成される電圧が供給される。すなわち、第１駆動電圧供給回路１１３の駆動電圧生成回路１１２において端子Ｐ２に得られる電圧に、電圧変換回路１１１の出力ＶＢ（例えば５Ｖ）を加えた電圧ＶＰ３が、ドライブ回路ＤＤ７を介して当該ハイサイドＦＥＴＱ７１のゲート端子に供給される。
【００４６】
一方、バックコンバータＣＨ１のハイサイドＦＥＴＱ１１のゲート端子には、第２駆動電圧供給回路１１４から出力される電圧ＶＰ４（＝ＶＰ５）が供給される。
【００４７】
ここで、バックコンバータＣＨ１には駆動電圧として、第２駆動電圧供給回路１１４において第１駆動電圧供給回路１１３の電圧ＶＰ３、及び電池１２０の電圧ＵＮＲＥＧに応じて生成された電圧が入力される。
（１）電圧ＵＮＲＥＧが高電圧側（例えば５．４Ｖ〜８．４Ｖ）のとき、第２駆動電圧供給回路１１４において従来と同様に電圧ＶＰ３に基づく電圧ＶＰ４（＝ＶＰ５）が生成される。そして、ドライブ回路ＤＤ１を介して当該ハイサイドＦＥＴＱ１１のゲート端子に供給される。
（２）電圧ＵＮＲＥＧが低電圧側（例えば５．４Ｖ未満）のとき、第２駆動電圧供給回路１１４において電池１２０の電圧ＵＮＲＥＧに依存した電圧が生成され、ドライブ回路ＤＤ１を介して当該ハイサイドＦＥＴＱ１１のゲート端子に供給される。
【００４８】
このような制御を行うことにより、バックコンバータＣＨ７のゲート−ソース間電圧ＶＧＳ１は、ゲート耐圧の７Ｖを越えることがない。なお、バックコンバータＣＨ１に外部ＤＣ−ＤＣコンバータ１３０を使用しないのは、電源効率を下げないためである。
【００４９】
図２に、バックコンバータのゲート耐圧が７．０Ｖのとき、第２駆動電圧供給回路１１４を使用した場合の電圧ＵＮＲＥＧと各部の電圧との関係を表したグラフを示す。電圧ＵＮＲＥＧが５．４Ｖ以上の場合は従来と同様の特性が得られる。一方、電圧ＵＮＲＥＧが５．４Ｖ未満の場合はＶＰ５、すなわちハイサイドＦＥＴＱ１１に供給するゲート電圧が減少することによってゲート−ソース間電圧ＶＧＳ１も減少し、ＩＣのゲート耐圧の７Ｖを越えないことが理解できる。なお、図５の従来例と比較して図２のグラフに若干の電圧の低下が見られるのは、ダイオードによる電圧降下による。
【００５０】
＜一実施の形態の具体例＞
次に、本発明の一実施の形態の電源装置の具体例について説明する。
図３に、本発明の一実施の形態に係る電源装置の具体的な構成例を示すブロック図を示す。なお、図３において、図１と対応する部分には同一符号を付し、詳細な説明を省略する。
【００５１】
［電源装置の構成例］
電源装置２００において、電池１２０（図１参照）から供給される電圧Ｖｉｎ（ＵＮＲＥＧ）は、第１ダイオードＤ１に対応するショットキーバリアダイオードＳＢＤ１のアノード端子及びＤＣ−ＤＣコンバータ１３０の入力端子に供給される。さらに電圧Ｖｉｎ（ＵＮＲＥＧ）は、ＤＣ−ＤＣコンバータ１０のバックコンバータＣＨ１と接続するＰＶＤＤ１端子に供給される。このＰＶＤＤ１端子は、コンデンサＣ１１を介して接地端子に接続し、電流Ｉｉｎが流れる。この例では、既述したように、電池１２０の電圧Ｖｉｎ（ＵＮＲＥＧ）は通常状態において例えば７〜８．４Ｖの間で変動し、瞬間的に４Ｖ程度まで降下する場合を想定している。なお、本例において電池１２０の電圧Ｖｉｎ（ＵＮＲＥＧ）は、第１のチャンネル（ＣＨ１）〜第５のチャンネル（ＣＨ５）に共通に供給される。
【００５２】
ＤＣ−ＤＣコンバータ１３０の出力端子は、第２ダイオードＤ２に対応するショットキーバリアダイオードＳＢＤ２のアノード端子及びＤＣ−ＤＣコンバータ１０のバックコンバータＣＨ７と接続する端子ＰＶＤＤ７と接続している。この端子ＰＶＤＤ７は、コンデンサＣ７１を介して接地端子に接続されている。また、ＤＣ−ＤＣコンバータ１３０の出力端子は、出力端子Ｔ１３０、並びにコンデンサＣ１３０を介して接地端子に接続されている。ＤＣ−ＤＣコンバータ１３０に接続しているコイル１３０Ｌはチョークコイルである。なお、本例においてＤＣ−ＤＣコンバータ１３０から出力される電圧ＶＤＤは、第６のチャンネル（ＣＨ１）及び第７のチャンネル（ＣＨ７）に共通に供給されるものであり、例えば７Ｖに設定している。
【００５３】
ショットキーバリアダイオードＳＢＤ１，ＳＢＤ２のカソード端子はそれぞれ、ＤＣ−ＤＣコンバータ１０の第１駆動電圧供給回路１１３の駆動電圧生成回路１１２（図１参照）と接続するＤＶＤＤ２端子、及び第１駆動電圧供給回路１１３の電圧変換回路１１１（図１参照）と接続するＡＶＤＤ１端子と接続している。このＤＶＤＤ２端子は、端子Ｐ２（図１参照）に対応するものであり、コンデンサＣ１１３２を介して接地端子に接続されている。またＡＶＤＤ１端子は、端子Ｐ１（図１参照）に対応するものである。以下、ＤＣ−ＤＣコンバータ１０の内部構成を説明する。
【００５４】
まずバックコンバータＣＨ１について説明する。
バックコンバータＣＨ１のドライブ回路ＤＤ１は、第１のドライブ回路と第２のドライブ回路を備える。第１のドライブ回路は、インバータ機能を持つ論理回路ＩＮＶ１１と、ＰチャンネルのＭＯＳ−ＦＥＴ ＭＰ１１とＮチャンネルのＭＯＳ−ＦＥＴ ＭＮ１１の組み合わせからなるＣＭＯＳ回路ＣＭ１１とで構成される。論理回路ＩＮＶ１１およびＣＭＯＳ回路ＣＭ１１には、第２駆動電圧供給回路１１４（ＬＤＯ）から電圧ＰＶＤＤ８（図１の電圧ＶＰ５に対応）が供給され、正電源及び負電源として使用される。論理回路ＩＮＶ１１の出力端子は、ＣＭＯＳ回路ＣＭ１１を構成するＭＯＳ−ＦＥＴ ＭＰ１１とＭＯＳ−ＦＥＴ ＭＮ１１の各ゲート端子と接続している。ＭＯＳ−ＦＥＴ ＭＰ１１のドレイン端子とＭＯＳ−ＦＥＴ ＭＮ１１のドレイン端子との接続中点は、ハイサイドＦＥＴＱ１１のゲート端子に接続している。
【００５５】
第１のドライブ回路の論理回路ＩＮＶ１１に負電圧のパルス波信号が供給されると、論理回路ＩＮＶ１１で反転されてＣＭＯＳ回路ＣＭ１１へ入力され、ＣＭＯＳ回路ＣＭ１１から駆動信号がハイサイドＦＥＴＱ１１へ供給される。
【００５６】
一方、第２のドライブ回路は、インバータ機能を持つ論理回路ＩＮＶ１２と、ＰチャンネルのＭＯＳ−ＦＥＴ ＭＰ１２とＮチャンネルのＭＯＳ−ＦＥＴ ＭＮ１２の組み合わせからなるＣＭＯＳ回路ＣＭ１２とで構成される。第２のドライブ回路の基本構成は第１のドライブ回路と同様である。論理回路ＩＮＶ１２およびＣＭＯＳ回路ＣＭ１２には、回路の動作に必要な電圧ＶＢ（例えば５Ｖ）が供給され、正電源として使用される。このとき、論理回路ＩＮＶ１２は、正電源端子に所定の定電流Ｉｂが流れる。論理回路ＩＮＶ１２の出力端子は、ＣＭＯＳ回路ＣＭ１２を構成しているＭＯＳ−ＦＥＴ ＭＰ１２とＭＯＳ−ＦＥＴ ＭＮ１２の各ゲート端子と接続している。ＭＯＳ−ＦＥＴ ＭＰ１２のドレイン端子とＭＯＳ−ＦＥＴ ＭＮ１２のドレイン端子との接続中点は、ローサイドＦＥＴＱ１２のゲート端子に接続している。この例では、論理回路ＩＮＶ１２の負電源端子とＭＯＳ−ＦＥＴ ＭＮ１２のソース端子はそれぞれ接地端子と接続されている。
【００５７】
第２のドライブ回路の論理回路ＩＮＶ１２に正電圧のパルス波信号が供給されると、論理回路ＩＮＶ１２で反転されてＣＭＯＳ回路ＣＭ１２へ入力され、ＣＭＯＳ回路ＣＭ１２から駆動信号がローサイドＦＥＴＱ１２へ供給される。
【００５８】
ＤＣ−ＤＣコンバータ１０の端子ＰＶＤＤ１とバックコンバータＣＨ１のハイサイドＦＥＴＱ１１のドレイン端子が接続している。またハイサイドＦＥＴＱ１１のソース端子とローサイドＦＥＴＱ１２のドレイン端子との接続中点は、論理回路ＩＮＶ１１の負電源端子及びＭＯＳ−ＦＥＴ ＭＮ１１のソース端子と接続するとともに、ＤＣ−ＤＣコンバータ１０の端子ＬＸ１と接続している。ローサイドＦＥＴＱ１２のソース端子は、ＤＣ−ＤＣコンバータ１０の端子ＰＧＮＤ１を介して接地端子に接続されている。
【００５９】
端子ＬＸ１は、チョークコイルＬ１とコンデンサＣ１の直列接続を含む出力回路を介して接地端子に接続している。チョークコイルＬ１とコンデンサＣ１との接続中点には、出力端子Ｔ１及び可変抵抗素子Ｒ１が接続している。出力端子Ｔ１に供給される出力電圧Ｖｏ１は、この例では通常１．２Ｖとなるように設定されている。可変抵抗素子Ｒ１の抵抗値を変化させ電流Ｉｏ１の値を調整することにより、出力回路に流れる電流値を制御している。
【００６０】
次に、バックコンバータＣＨ７について説明する。
バックコンバータＣＨ７の内部構成は、上述したバックコンバータＣＨ１の内部構成とほぼ同一であるので、同一部分について詳細な説明を割愛し、異なる部分のみ説明する。
【００６１】
バックコンバータＣＨ７のドライブ回路ＤＤ７は、ドライブ回路ＤＤ１と同様、第１のドライブ回路と第２のドライブ回路を備える。図３に示すように、第１のドライブ回路は、インバータ機能を持つ論理回路ＩＮＶ７１と、ＰチャンネルのＭＯＳ−ＦＥＴ ＭＰ７１とＮチャンネルのＭＯＳ−ＦＥＴ ＭＮ７１の組み合わせからなるＣＭＯＳ回路ＣＭ７１とで構成される。論理回路ＩＮＶ７１およびＣＭＯＳ回路ＣＭ７１には、第１駆動電圧供給回路１１３の駆動電圧生成回路１１２から電圧ＤＶＤＤ１（図１の電圧ＶＰ３に対応）が供給され、正電源及び負電源として使用される。
【００６２】
一方、第２のドライブ回路は、インバータ機能を持つ論理回路ＩＮＶ７２と、ＰチャンネルのＭＯＳ−ＦＥＴ ＭＰ７２とＮチャンネルのＭＯＳ−ＦＥＴ ＭＮ７２の組み合わせからなるＣＭＯＳ回路ＣＭ７２とで構成される。第２のドライブ回路の基本構成は第１のドライブ回路と同様である。論理回路ＩＮＶ７２およびＣＭＯＳ回路ＣＭ７２には、回路の動作に必要な電圧ＶＢ（例えば５Ｖ）が供給され、正電源として使用される。このとき、論理回路ＩＮＶ７２は、正電源端子に所定の定電流Ｉｂが流れる。
【００６３】
バックコンバータＣＨ７のハイサイドＦＥＴＱ７１とローサイドＦＥＴＱ７２は直列接続しており、ハイサイドＦＥＴＱ７１のドレイン端子とＤＣ−ＤＣコンバータ１０の端子ＰＶＤＤ７が接続するとともに、ローサイドＦＥＴＱ７２のソース端子がＤＣ−ＤＣコンバータ１０の端子ＰＧＮＤ７と接続している。ドライブ回路ＤＤ７における第１のドライブ回路のＣＭＯＳ回路ＣＭ７１からの出力がハイサイドＦＥＴＱ７１のゲート端子に供給され、第２のドライブ回路のＣＭＯＳ回路ＣＭ７２からの出力がローサイドＦＥＴＱ７２のゲート端子に供給される。またハイサイドＦＥＴＱ７１のソース端子とローサイドＦＥＴＱ７２のドレイン端子との接続中点は、ドライブ回路ＤＤ７の第１のドライブ回路の負電源側と接続するとともに、ＤＣ−ＤＣコンバータ１０の端子ＬＸ７と接続している。ローサイドＦＥＴＱ７２のソース端子は、ＤＣ−ＤＣコンバータ１０の端子ＰＧＮＤ７を介して接地端子に接続されている。
【００６４】
端子ＬＸ７は、チョークコイルＬ７とコンデンサＣ７の直列接続を含む出力回路を介して接地端子に接続している。チョークコイルＬ７とコンデンサＣ７との接続中点には、出力端子Ｔ７及び可変抵抗素子Ｒ７が接続している。出力端子Ｔ７に供給される出力電圧Ｖｏ７は、この例では通常６．０Ｖとなるように設定されている。可変抵抗素子Ｒ７の抵抗値を変化させ電流Ｉｏ７の値を調整することにより、出力回路に流れる電流値を制御している。
【００６５】
各チャンネル（バックコンバータ）の出力回路は、各ＩＣやモータドライバＩＣなどと接続しており、各チャンネルの出力が電源として供給される。
【００６６】
次に、第１駆動電圧供給回路１１３について説明する。図１に示すように、第１駆動電圧供給回路１１３は電圧変換回路１１１と駆動電圧生成回路１１２から構成されるが、ここでは特に駆動電圧生成回路１１２について説明する。
【００６７】
駆動電圧生成回路１１２は、ドライブ回路ＤＤＣＰと、ＰチャンネルのＭＯＳ−ＦＥＴ ＭＰＣＰ１とＮチャンネルのＭＯＳ−ＦＥＴ ＭＮＣＰ１からなる第１のＣＭＯＳ回路ＣＭＣＰ１と、ＰチャンネルのＭＯＳ−ＦＥＴ ＭＰＣＰ２とＮチャンネルのＭＯＳ−ＦＥＴ ＭＮＣＰ２からなる第２のＣＭＯＳ回路ＣＭＣＰ２とで構成される。第１のＣＭＯＳ回路ＣＭＣＰ１と第２のＣＭＯＳ回路ＣＭＣＰ２は、ＤＣ−ＤＣコンバータ１０の端子ＣＦＰ、コンデンサＣ１１３３、端子ＣＦＮを介して接続している。ドライブ回路ＤＤＣＰは、第１のＣＭＯＳ回路ＣＭＣＰ１及び第２のＣＭＯＳ回路ＣＭＣＰ２の双方の駆動を制御する。
【００６８】
ドライブ回路ＤＤＣＰと第１のＣＭＯＳ回路ＣＭＣＰ１のＭＯＳ−ＦＥＴ ＭＰＣＰ１は、ＤＣ−ＤＣコンバータ１０の端子ＤＶＤＤ１（図１の端子Ｐ３に対応）と接続し、端子ＤＶＤＤ１はコンデンサＣ１１３１を介して接地端子に接続されている。第１のＣＭＯＳ回路ＣＭＣＰ１のＭＯＳ−ＦＥＴ ＭＮＣＰ１には、電圧ＡＶＤＤ１（図１の電圧ＶＰ１に対応）が入力される電圧変換回路１１１（図１参照）からの電圧ＶＢ（例えば５Ｖ）が供給されている。また、ドライブ回路ＤＤＣＰと第２のＣＭＯＳ回路ＣＭＣＰ２のＭＯＳ−ＦＥＴ ＭＰＣＰ２は、ＤＣ−ＤＣコンバータ１０の端子ＤＶＤＤ２（図１の電圧ＶＰ２に対応）と接続している。また、ドライブ回路ＤＤＣＰと第２のＣＭＯＳ回路ＣＭＣＰ２のＭＯＳ−ＦＥＴ ＭＮＣＰ２は、ＤＣ−ＤＣコンバータ１０の端子ＤＧＮＤ２を介して接地端子に接続されている。
【００６９】
このように構成された駆動電圧生成回路１１２は、端子ＤＶＤＤ２からの出力電圧ＤＶＤＤ２に電圧変換回路１１１の出力電圧ＶＢを昇圧し、駆動電圧として電圧ＤＶＤＤ１（図１の電圧ＶＰ３に対応）を生成する。そして、バックコンバータＣＨ６（図示略）、バックコンバータＣＨ７の各ドライブ回路へ供給する。また、駆動電圧生成回路１１２は、この電圧ＤＶＤＤ１を第２駆動電圧供給回路１１４へ出力する。
【００７０】
次に、第２駆動電圧供給回路１１４について説明する。
第２駆動電圧供給回路１１４は、イネーブル信号監視回路ＥＮＢ１１４と、入力電圧監視回路ＶＩＮ１１４と、コンパレータＣＰ１１４と、電源Ｖ１１４と、ＭＯＳ−ＦＥＴ Ｑ１１４と、抵抗素子Ｒ１１４１及び抵抗素子Ｒ１１４２から構成されている。
【００７１】
イネーブル信号監視回路ＥＮＢ１１４は、図示しないマイクロプロセッサから本発明の機能を実現するためのアプリケーションの有効・無効を切り替える切替信号（ＡＰＰＬ＿ＳＷ）が入力される。さらに、バックコンバータＣＨ１が有効であることを示すイネーブル信号（ＣＨ１＿ｅｎｂ）と、第１駆動電圧供給回路１１３の駆動電圧生成回路１１２が有効であることを示すイネーブル信号（ＣＰ＿ｅｎｂ）が入力される。切替信号（ＡＰＰＬ＿ＳＷ）が“Ｈ（有効）”であるとき、イネーブル信号監視回路ＥＮＢ１１４から入力電圧監視回路ＶＩＮ１１４とコンパレータＣＰ１１４に出力信号を供給する。
【００７２】
入力電圧監視回路ＶＩＮ１１４は、入力電圧Ｖｉｎ（ＵＮＲＥＧ）を監視しており、イネーブル信号監視回路ＥＮＢ１１４から信号が入力された場合に、図示しないＤＡＣ（Digital to Analog Converter）を介して入力された入力電圧（ＳＳ＿ＤＡＣ）をコンパレータＣＰ１１４の反転入力端子へ供給する。
【００７３】
コンパレータＣＰ１１４は、反転入力端子に入力電圧監視回路ＶＩＮ１１４からの出力信号が、また参照用の反転入力端子に電源Ｖ１１４からの電源電圧が、さらに非反転入力端子に比較のための所定値の電圧が入力される。このコンパレータＣＰ１１４の正電源端子には駆動電圧生成回路１１２からの出力電圧ＤＶＤＤ１が供給されるとともに、負電源端子にはイネーブル信号監視回路ＥＮＢ１１４からの出力信号が供給される。コンパレータＣＰ１１４は、入力電圧監視回路ＶＩＮ１１４から供給された入力電圧（ＳＳ＿ＤＡＣ）と所定値の電圧を比較し、比較結果に応じた出力信号、すなわち入力電圧Ｖｉｎ（ＵＮＲＥＧ）に依存した電圧をＭＯＳ−ＦＥＴ Ｑ１１４のゲート端子に供給する。
【００７４】
ＭＯＳ−ＦＥＴ Ｑ１１４は、ソース端子に駆動電圧生成回路１１２からの出力電圧ＤＶＤＤ１が供給され、ドレイン端子は抵抗素子Ｒ１１４１，Ｒ１１４２を介して接地端子に接続している。さらにドレイン端子はＤＣ−ＤＣコンバータ１０の端子ＶＬＤ０（図１の端子Ｐ４に対応）に接続している。この端子ＰＶＤＤ４に発生する、入力電圧Ｖｉｎ（ＵＮＲＥＧ）に依存した電圧ＰＶＤＤ４が、端子ＰＶＤＤ８（図１の端子Ｐ５に対応）を介して、バックコンバータＣＨ１のドライブ回路ＤＤ１に供給される。この例では、端子ＰＬＤＯはコンデンサＣ１１４２を介して、端子ＰＶＤＤ８はコンデンサＣ１１４１を介してそれぞれ接地端子に接続されている。
【００７５】
［電源装置の動作例］
ここで、一実施の形態の概要と同様に、７Ｖ出力の外部のＤＣ−ＤＣコンバータ１３０を使用し、バックコンバータＣＨ７において６．０Ｖを出力し、また、バックコンバータＣＨ１において４．０Ｖより低い電圧（例えば１．２Ｖ）を出力する場合を想定する。ここで、バックコンバータＣＨ１の入力を電池１２０の電圧ＵＮＲＥＧ（通常７．０Ｖ〜８．４Ｖ、瞬間的に４．０Ｖまで低下する）とし、バックコンバータＣＨ７の入力をＤＣ−ＤＣコンバータ１３０の出力７Ｖとする。
【００７６】
このとき、バックコンバータＣＨ７のハイサイドＦＥＴＱ７１のゲート端子には、ショットキーバリアダイオードＳＢＤ１，ＳＢＤ２によって、ＤＣ−ＤＣコンバータ１３０の出力７Ｖと電池１２０の電圧ＵＮＲＥＧの高い方の電圧を基に生成される電圧が供給される。すなわち、第１駆動電圧供給回路１１３の駆動電圧生成回路１１２において端子ＤＶＤＤ２（Ｐ２）に得られる電圧に電圧変換回路１１１の出力ＶＢ（例えば５Ｖ）を加えた電圧ＤＶＤＤ１（ＶＰ３）が、ドライブ回路ＤＤ７を介して当該ハイサイドＦＥＴＱ７１のゲート端子に供給される。
【００７７】
一方、バックコンバータＣＨ１のハイサイドＦＥＴＱ１１のゲート端子には、第２駆動電圧供給回路１１４から出力される電圧ＰＶＤＤ４（＝ＰＶＤＤ８）（Ｐ５）が供給される。
【００７８】
すなわち、バックコンバータＣＨ１には駆動電圧として、第２駆動電圧供給回路１１４において第１駆動電圧供給回路１１３の電圧ＤＶＤＤ１（ＶＰ３）、及び電池１２０の電圧ＵＮＲＥＧに応じて生成された電圧が入力される。
【００７９】
（１）電圧ＵＮＲＥＧが高電圧側（例えば５．４Ｖ〜８．４Ｖ）のとき、第２駆動電圧供給回路１１４において従来と同様に電圧ＤＶＤＤ１（ＶＰ３）に基づく電圧ＰＶＤＤ４（＝ＰＶＤＤ８）（ＶＰ５）が生成される。そして、ドライブ回路ＤＤ１を介して当該ハイサイドＦＥＴＱ１１のゲート端子に供給される。
（２）電圧ＵＮＲＥＧが低電圧側（例えば５．４Ｖ未満）のとき、第２駆動電圧供給回路１１４において電池１２０の電圧ＵＮＲＥＧ（ＳＳ＿ＤＡＣ）に依存した電圧ＰＶＤＤ４（＝ＰＶＤＤ８）（Ｐ５）が生成される。すなわち、第２駆動電圧供給回路１１４の入力電圧監視回路ＶＩＮ１１４に電池１２０からの信号（ＳＳ＿ＤＡＣ）が入力されるとともに、回路電源として電池１２０の電圧ＵＮＲＥＧに基づいて生成された電圧ＤＶＤＤ１が入力される。そして、これらの入力に基づいて第２駆動電圧供給回路１１４が電圧ＵＮＲＥＧの値に対応した電圧ＰＶＤＤ４を生成する。この電圧ＰＶＤＤ４がドライブ回路ＤＤ１を介して当該ハイサイドＦＥＴＱ１１のゲート端子に供給される。
【００８０】
このような制御を行うことにより、図２に示すように、バックコンバータＣＨ１のゲート−ソース間電圧ＶＧＳ１＝ＰＶＤＤ８−ＵＮＲＥＧ＝１０−４＝６Ｖ程度となり、ゲート耐圧の７Ｖを越えることがない。
【００８１】
上述した実施の形態によれば、低電圧出力のバックコンバータにおいてＩＣプロセスにおける電界効果トランジスタのゲート耐圧を超えることを防止できるので、ＩＣの信頼性劣化、破壊を避けることができる。また、ＩＣの製品寿命が縮まるのを防ぐことができる。
【００８２】
以上に述べた実施の形態は、本発明を実施するための好適な形態の具体例であるから、技術的に好ましい種々の限定が付されている。ただし、本発明は、以上の実施の形態の説明において特に本発明を限定する旨の記載がない限り、これらの実施の形態に限られるものではない。例えば、以上の説明で挙げた処理順序および各パラメータの数値的条件等は好適例に過ぎず、また、説明に用いた各図における配置関係等も実施の形態の一例を示す概略的なものである。したがって、本発明は、上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【符号の説明】
【００８３】
１…電源装置、１０…ＤＣ−ＤＣコンバータ、１１１…電圧変換回路、１１２…駆動電圧生成回路、１１３…第１駆動電圧供給回路、１１４…第２駆動電圧供給回路、１２０…電池（第１電源部）、１３０…ＤＣ−ＤＣコンバータ（第２電源部）、ＵＮＲＥＧ…電圧、Ｄ１，Ｄ２…ダイオード、ＣＨ１，ＣＨ７…バックコンバータ、Ｑ１１，Ｑ１２，Ｑ７１，Ｑ７２…電界効果トランジスタ、ＤＤ１，ＤＤ７…ドライブ回路、Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５…端子、ＶＢ，ＶＰ１，ＶＰ２，ＶＰ３，ＶＰ４，ＶＰ５…電圧、Ｌ１，Ｌ７…チョークコイル、Ｃ１，Ｃ７…容量素子，Ｔ１，Ｔ７…出力端子
【図１】
2010226939.tif 000003
【図２】
2010226939.tif 000004
【図３】
2010226939.tif 000005
【図４】
2010226939.tif 000006
【図５】
2010226939.tif 000007