(57)【要約】【課題】コンバータ回路において、簡易的に高力率を得、高効率を保つこと。【解決手段】リアクトル６とスイッチング素子３ａ、３ｂと高速ダイオード４ａ、４ｂより構成される主回路を有し、制御回路１０は、出力直流電圧とその設定値との誤差に対して、誤差の積分演算機能と誤差の比例演算機能とを並列に設け、これら２つの演算機能の出力の和と交流電源の電圧波形の絶対値との乗算結果を利用して入力電流設定値を決定し、入力電流の絶対値を検出し、その絶対値と入力電流設定値との誤差を得て、その誤差に対して、低周波域で積分特性を有する比例積分型特性の演算、もしくは低周波域で積分特性を有する比例積分型で且つ高周波域で移動平均特性を有する特性の演算を行って、その演算結果に基づいて、前記スイッチング素子３ａ、３ｂのオン・オフデュティとする。【選択図】図１
2010154748.tif 000002
【特許請求の範囲】
【請求項１】
交流電源もしくは、交流電源を整流した回路に接続されたリアクトルと、コンバータ出力の一方をスイッチング素子にて短絡することにより前記リアクトルに電流を充電せしめ、前記スイッチング素子をオフすることにより前記リアクトルに充電された電流をダイオードを介して出力させる制御手段とを備えた昇圧型のコンバータ回路であって、
前記制御手段は、出力直流電圧とその設定値との誤差に対して、誤差の積分演算機能と誤差の比例演算機能とを並列に設け、前記２つの演算機能の出力の和と前記交流電源の電圧波形の絶対値との乗算結果を利用して入力電流設定値を決定し、入力電流の絶対値を検出し、その絶対値と入力電流設定値との誤差を得て、その誤差に対して、低周波域で積分特性を有する比例積分型特性の演算、もしくは低周波域で積分特性を有する比例積分型で且つ高周波域で移動平均特性を有する特性の演算を行って、その演算結果に基づいて、前記スイッチング素子のオン・オフデュティとすることを特徴とするコンバータ回路。
【請求項２】
前記制御手段は、前記誤差に対して行った演算結果に対して、入力電圧の絶対値を｜Ｖａｃ｜、入力電流絶対値指令を｜Ｉａｃ｜＊、出力直流電圧設定値をＶｄｃ＊、前記リアクトルのインダクタンスをＬ、前回演算時の入力電流絶対値指令を｜Ｉａｃ｜＊ｏｌｄとして、下記の式
ｄｆｆ＝（Ｖｄｃ＊−｜Ｖａｃ｜）／Ｖｄｃ＊
＋Ｌ・（｜Ｉａｃ｜＊−｜Ｉａｃ｜＊ｏｌｄ）／Ｖｄｃ＊
で算出した値ｄｆｆを加算して、前記スイッチング素子のオン・オフデュティとすることを特徴とする請求項１に記載のコンバータ回路。
【請求項３】
前記制御手段は、前記誤差に対して行った演算結果に対して、入力電圧の絶対値を｜Ｖａｃ｜、入力電流絶対値指令を｜Ｉａｃ｜＊、出力直流電圧設定値をＶｄｃ＊、前記リアクトルのインダクタンスをＬ、前回演算時の入力電流絶対値指令を｜Ｉａｃ｜＊ｏｌｄとして、下記の式
ｄｆｆ＝（Ｖｄｃ＊−｜Ｖａｃ｜）／Ｖｄｃ＊
＋Ｌ・（｜Ｉａｃ｜＊−｜Ｉａｃ｜＊ｏｌｄ）／Ｖｄｃ＊
で算出した値ｄｆｆに対し、１より小さい値を乗じた値を加算して、前記スイッチング素子のオン・オフデュティとすることを特徴とする請求項１に記載のコンバータ回路。
【請求項４】
前記制御手段は、前記誤差に対して行った演算結果に対して、入力電圧の絶対値を｜Ｖａｃ｜、出力直流電圧設定値をＶｄｃ＊として、下記の式
ｄｆｆ＝（Ｖｄｃ＊−｜Ｖａｃ｜）／Ｖｄｃ＊
で算出した値ｄｆｆに対し、１もしくは１より小さい値を乗じた値を加算して、前記スイッチング素子のオン・オフデュティとすることを特徴とする請求項１に記載のコンバータ回路。
【請求項５】
前記制御手段は、前記出力直流電圧設定値Ｖｄｃ＊のかわりに出力電圧値Ｖｄｃを、及び／又は、入力電流絶対値指令｜Ｉａｃ｜＊、｜Ｉａｃ｜＊ｏｌｄのかわりに実際の入力電流値｜Ｉａｃ｜、｜Ｉａｃ｜ｏｌｄを用いることを特徴とする請求項２から４のいずれかに記載のコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電力を直流電力に変換する回路に関するものであり、パルス幅変調技術を用いて、入力電流に含まれる高調波成分が少なくなるように制御される高力率なコンバータ回路に関するものである。
【背景技術】
【０００２】
従来、電源高調波歪みを抑制し力率改善の機能を有する電源装置は、交流入力電流が正弦波状となるよう制御する昇圧コンバータ回路を具備している。例えば、特開昭６３−２２４６９８公報等に述べられているように、特に単相入力電源では回路構成が簡単なことから入力電圧を整流後、昇圧コンバータ回路で入力電流を制御している。この従来技術は、図１９に示すような構成となる。すなわち、交流電源１を一旦整流ダイオード回路１０２ａ、１０２ｂ、１０２ｃ、１０２ｄで整流後、リアクトル１０６とスイッチング素子１０３とダイオード１０４と平滑コンデンサ７で構成された昇圧コンバータ回路で直流電源を作り、負荷８に供給するものである。
【０００３】
図２１は、図１９の回路を制御する制御回路１１０の制御ブロック図である。図２１において、比較手段３７において設定直流電圧Ｖdc*と図１９の抵抗９a、９bより得られた実際の直流電圧Ｖdcとの誤差Ｖerrを得て、補償フィルタ３２を経由して、図１９の抵抗１１１a、１１１bにより得られた整流出力｜Ｖac｜を乗算器３１に入力し、設定電流情報｜Ｉac*｜を得る。この｜Ｉac*｜は、図１９の抵抗１１３の両端電圧で検出された実際の入力電流情報｜Ｉac｜と比較手段３８で比較され、その誤差情報｜Ｉac err｜が得られ、補償フィルタ１３３に送られる。補償フィルタ１３３では入力電流波形制御が安定になるためのフィルタ演算が行われる。補償フィルタ１３３の出力は比較器３４に送られ、発振器３５からの出力信号と比較され、パルス幅変調信号ＰＷＭout となる。パルス幅変調信号ＰＷＭout は図１９においてゲート駆動回路１０５を経てスイッチング素子１０３を駆動制御する。
【０００４】
また、図２０は、図１９の回路における電力の通過素子である５個の整流ダイオードの数を４つに減少させた回路であり、昇圧型ＰＷＭコンバータによるものである。交流電源１は、リアクトル１０６を経由して、｛下アームがスイッチング素子３a、３bと整流ダイオード２a、２bで構成され、上アームが高速ダイオード４a、４b｝ で構成された整流ブリッジ回路に入力される。整流ブリッジ回路の出力には、図１９の場合と同様に、平滑コンデンサ７、負荷８および出力電圧検出用の抵抗９a、９bが接続されている。また、入力電流波形の検出のために、電流センサ２１３が具備され、また入力電圧波形の検出のためトランス２１１が具備されている。図１９の場合と同様の入力電流波形情報｜Ｉac｜を得るためにダイオードブリッジ回路２５１a、２５１b、２５１c、２５１dが設けられ、その結果が制御回路１１０に送られる。同様に、図１９の場合と同様の入力電圧波形情報｜Ｖac｜を得るためにダイオードブリッジ回路２１２a、２１２b、２１２c、２１２dが設けられ、その結果が制御回路１１０に送られる。制御回路１１０の処理構成は図２１と同じである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術のうち前者では、交流電源の出力を一旦整流ダイオード回路で整流したのち昇圧コンバータ回路を動作させていたため、回路上、主回路電流の通過素子数が多くなり、基本的な損失が多くなるという課題を有している。
【０００６】
また、従来技術の後者では、主回路電流の通過素子数は減るものの、入力電圧波形検出や入力電流波形の検出が複雑かつ大型になる。この検出が複雑になるために、検出のための消費電力なども無視できなくなる。また、スイッチング素子数が増加するため、ノイズが出やすくなるという多くの課題を有している。
【０００７】
また、主回路構成がどちらの場合であっても、共通する基本課題としての簡易的に高力率を得る方法や高効率を保つ方法、電源変動時の安全動作方法なども開示されていない。
【０００８】
本発明は、従来のコンバータ回路のこのような課題を考慮し、回路上、主回路電流の通過素子数を減らし、回路損失を低減し、効率向上を目指すと共に、主回路の損失のみではなく、簡単なる構成にて、検出回路の小型化・低損失化や低ノイズ化などを実現させ、かつ、高力率を得ることができるコンバータ回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
前記従来の課題を解決するために、本発明のコンバータ回路は、リアクトルとスイッチング素子と高速ダイオードより構成される主回路を有し、パルス幅変調制御することにより、単相交流入力電源電流の力率を改善せしめ、かつ、出力直流電圧の制御をも行うように構成され、制御回路は、出力直流電圧とその設定値との誤差に対して、誤差の積分演算機能と誤差の比例演算機能とを並列に設け、これら２つの演算機能の出力の和と交流電源の電圧波形の絶対値との乗算結果を利用して入力電流設定値を決定し、入力電流の絶対値を検出し、その絶対値と入力電流設定値との誤差を得て、その誤差に対して、低周波域で積分特性を有する比例積分型特性の演算、もしくは低周波域で積分特性を有する比例積分型で且つ高周波域で移動平均特性を有する特性の演算を行って、その演算結果に基づいて、前記スイッチング素子のオン・オフデュティとする。
【００１０】
本構成によって、演算時間遅れなどの影響を回避でき、力率が改善できる。
【発明の効果】
【００１１】
以上述べたところから明らかなように本発明は、回路上、主回路電流の通過素子数を減らし、回路損失を低減し、効率向上を目指すと共に、主回路の損失のみではなく、簡単なる構成にて、検出回路の小型化・低損失化や低ノイズ化などを実現させ、かつ、高力率を得ることができるという長所を有する。
【図面の簡単な説明】
【００１２】
【図１】（ａ），（ｂ）は、本発明にかかる第１の実施の形態のコンバータ回路を示す構成図である。
【図２】同第１の実施の形態における制御回路の処理ブロック図である。
【図３】上記図２における正弦波発生手段の動作を示す波形図である。
【図４】上記図２における正弦波発生手段の動作を示す波形図である。
【図５】上記図２における正弦波発生手段の動作を示す波形図である。
【図６】上記図２における正弦波発生手段の動作を示す波形図である。
【図７】同第１の実施の形態における直流電圧設定調整の動作原理を示す波形図である。
【図８】同直流電圧設定調整の処理をしめすフローチャートである。
【図９】同第１の実施の形態におけるリアクトルの構成を示す外観図である。
【図１０】同第１の実施の形態における電流トランスの情報処理を示す処理ブロック図である。
【図１１】本発明にかかる第２のコンバータ回路における制御回路の処理ブロック図である。
【図１２】同第２の実施の形態における電圧制御系の補償フィルタ処理を示す処理ブロック図である。
【図１３】同第２の実施の形態における電流制御系の補償フィルタ処理を示す処理ブロック図である。
【図１４】上記図１３の周波数特性図である。
【図１５】従来の電流制御系の補償フィルタの回路図である。
【図１６】従来の電流制御系の補償フィルタの周波数特性図である。
【図１７】上記第２の実施の形態における電流制御系の補償フィルタ処理の別の構成例を示す処理ブロック図である。
【図１８】上記図１７の周波数特性図である。
【図１９】従来のコンバータ回路を示す構成図である。
【図２０】従来の低損失コンバータ回路を示す構成図である。
【図２１】従来例における制御回路の処理ブロック図である。
【図２２】本発明にかかる第３の実施の形態のコンバータ回路を示す構成図である。
【発明を実施するための形態】
【００１３】
以下に、本発明をその実施の形態を示す図面に基づいて説明する。
（第１の実施の形態）
図１（ａ）は、本発明にかかる第１の実施の形態のコンバータ回路を示す構成図である。図１（ａ）において、交流電源１の出力端からチョーク６を経由して下アームが整流ダイオード２a、２b、スイッチング素子３a、３bで構成され、上アームが高速ダイオード４a、４bより構成されるブリッジ回路に入力される。ブリッジ回路の出力には平滑コンデンサ７、負荷８、及び抵抗９a、９bからなる出力電圧検出回路が接続されている。また、交流電源１には、電流トランス１３と、抵抗１２およびフォトカプラ１１からなる電圧極性検出回路が接続されている。フォトカプラ１１の一次側に並列接続されたダイオード１５はフォトカプラ１１の保護用である。電流トランス１３はレベルシフト手段１４を経て、また、電圧極性検出回路はフォトカプラ１１の二次側からそれぞれ制御回路１０に検出情報を入力する。制御回路１０は、入力電流情報［Ｉac］'と、電圧極性情報ＰＣout 、直流電圧Ｖdcに基づき、スイッチング素子３a、３bの適切なパルス幅変調出力ＰＷＭout を算出し、それぞれのスイッチング素子の駆動制御回路５a、５bに出力する。
【００１４】
なお、コンバータ回路のブリッジ部分は、図１（ａ）に限らず、図１（ｂ）に示すように、前記リアクトル６に接続された、２組の高速ダイオード４ａ，４ｂとスイッチング素子３ａ，３ｂとの並列回路により構成されたアーム、及び、前記交流電源１の他の端子に対して接続された、２組の整流ダイオード２ａ，２ｂにより構成されたアームで構成されたＰＷＭコンバータ回路であってもよい。
【００１５】
次に制御回路１０の概要について、図２を用いて説明する。図１でのフォトカプラ１１の出力ＰＣout は正弦波発生手段３６に入力され、正弦波の絶対値を再生し、乗算器３１に入力される。正弦波発生手段３６の動作は後述する。一方、加減算器３７にて、直流電圧出力の設定値Ｖdc* と実際の直流電圧Ｖdcとの差に直流電圧設定調整値△Ｖdc*を加算して得られた電圧誤差信号Ｖerrが、補償フィルタ３２に入力される。補償フィルタ３２では、直流電圧制御系が安定動作するための補償演算を行う。補償演算内容は後述する。補償フィルタ３２の結果は乗算器３１に送られ、正弦波絶対値との乗算を行う。乗算結果は入力電流指令値｜Ｉac｜* となり、入力電流相当値｜Ｉac｜と加減算器３８にて比較され、入力電流誤差情報｜Ｉac｜err を得る。
【００１６】
入力電流相当値｜Ｉac｜は、電流検出手段１３およびレベルシフト回路１４を経て波形等化回路４０および折り返し手段３９を経由して得られたものである。入力電流相当値が得られるまでのプロセスについては後述する。入力電流誤差情報｜Ｉac｜err は補償フィルタ３３に送られ、入力電流制御系が安定に動作するための補償演算を行う。補償フィルタ３３の結果は比較器３４に送られ、発振器３５の出力と比較されてパルス幅変調信号ＰＷＭoutを得る。パルス幅変調信号ＰＷＭoutは、図１のスイッチング素子駆動制御回路５a、５bに送られて、スイッチング素子３a、３bを駆動する。また、補償フィルタ３３の出力は、判定手段４１に送られる。判定手段４１の結果は直流電圧設定調整値△Ｖdc* として、加減算器３７に入力される。判定手段４１の内容は後述する。
【００１７】
また、これらすべての演算は、発振器３５の出力に同期して行うことにより、タイミング管理を容易にしている。発振器３５の周波数は、スイッチング素子３a、３bによるスイッチング周波数となるので、リアクトル６での電流リップルによる電磁音が聞こえないように２０ｋＨｚ程度あるいはそれ以上の周波数値が採用される。
【００１８】
図３、図４、図５、図６は、図２の正弦波発生手段３６の動作を示した波形図である。図３の波形図は入力電源電圧Ｖacとフォトカプラ出力ＰＣout との関係を示したものである。入力電源電圧が所定の値を超えると、フォトカプラ１１がＯＮし、ＰＣout がＨｉレベルとなる。図３で明らかなように、Ｈｉレベルの期間とＬｏレベルの期間とは同じとは限らない。Ｈｉレベル期間とＬｏレベル期間とを等しくするには、抵抗１２を小さくしてフォトカプラ１１の一次側の電流を増加する必要がある。しかしながら、これは現実的には消費電力を増加させてしまい、主回路の損失を減少させる目的に矛盾をきたす。Ｈｉレベル期間とＬｏレベル期間の一致しないフォトカプラ出力を制御回路１０に入力し、制御回路１０ではＰＣout 信号の立ち上がり時刻、ｔon(1)、ｔon(2)、．．．および立ち下がり時刻ｔoff(1)、ｔoff(2)、．．．を計測する。制御回路では、例えば、立ち上がり時刻の間隔を求めると、入力電源の周期ｔacとなる。すなわち入力電源の周波数を知ることができる。電源周波数は一般に５０Ｈｚもしくは６０Ｈｚであるので、周期は２０ｍｓもしくは１６．７ｍｓとなり、スイッチング周波数の周期５０μｓで４００カウントもしくは３３３カウント程度になり、計測誤差などの影響があっても、容易に弁別することができる。
【００１９】
このようにして得られた電源周波数値は、スイッチング周期毎にどれだけ電源位相が進んだかを算出する。すなわち、スイッチング周期毎に５０Ｈｚの場合には３６０／４００度ずつ進めていけばよく、６０Ｈｚの場合は３６０／３３３度ずつ進めていけばよい。更に又、負荷として脈動トルクを有するものをモータで駆動するときなどに、モータ回転数と電源周波数との干渉ポイントを回避するのにも用いられる。
【００２０】
図４は、図３と同じ波形図から、電源電圧のゼロクロス時刻の算出方法を示すものである。図４から明らかなように、ＰＣoutの立ち上がり時刻ｔon(1)と立ち下がり時刻ｔoff(1)との中間時刻ｔp は電源電圧のピーク時刻になる。したがって、ピーク時刻ｔp から９０度（ｔac／４）遅れの時刻が立ち下がりのゼロクロス時刻であり、ピーク時刻ｔpから２７０度（３・ｔac／４）遅れの時刻が立ち上がりのゼロクロス時刻になる。このゼロクロス時刻を用いて正弦波テーブルのゼロを読み出すタイミングが決定できる。
【００２１】
図５は、入力電源状態が安定せず、瞬時停電などが発生しても安定動作するための処理方法を示す、タイミング波形図である。ｔon(1)、ｔoff(1)までは正常な電源であったと仮定する。この時刻と電源周期ｔacをもとに、次回のＰＣoutの変化時刻ｔ'on(2)、ｔ'off(2)を予測しておく。図５のように、ＰＣoutが変化しなければ、予測値をそのまま採用する。さらに、次々回の変化時刻ｔ'on(3)、ｔ'off(3)を予測する。もし、ＰＣoutの変化が検出できなければ同様の処理となる。また、ＰＣoutの変化が検出された場合は、実際の値ｔon(3)、ｔoff(3)を用いて修正処理を行う。修正処理を行う理由は図５のｔon(3) のように、正常な変化タイミングで無い場合も考えられるからである。修正処理は、予測値ｔ'on(3)に対して実際値ｔon(3) が遅れた場合には、予測値ｔ'on(3)を１刻み遅らせた値を使用する。このようにしておくと、１回だけのずれに対してはほとんど影響を受けない。また、何らかの影響で入力電源の位相が揺らいでいる場合にも追従することができる。
【００２２】
図６は、制御回路１０でＰＣout 出力を読み込むときにノイズなどで影響を受けないようにした場合の処理方法を示す図である。一般に制御回路１０はマイクロコンピュータなどで実現されており、端子読み込みに際しては、複数回読み込みを行ってノイズで誤動作をしないようにしている。図６は３回連続読み込みによる確認を行った場合の認知結果を示している。認知結果は連続読み込み確認のため実際よりは遅れたタイミングになっている。しかしながら、認知結果を２回分進めると、実際の信号ＰＣout に対して１刻み以内の遅れ時間とすることができる。一般化すると、複数回の読み込み回数を「ｎ」とすると「ｎ−１」刻み分進めることになる。
【００２３】
図７および図８は、図２における判定手段４１による直流電圧設定調整値△Ｖdc* の導出を示す図である。図７は、定常時における電圧波形｜Ｖac｜と電流波形｜Ｉac｜とＰＷＭoutのＯＮデュティとの関係を示すものである。ＰＷＭoutのＯＮデュティは電圧がゼロ近傍では１００％に近い値となる。また、入力電圧ピークＶpにおいては、ＰＷＭout のＯＮデュティが最も少ない値ｄminとなる。ｄminの値は、前後での入力電流変化の影響を無視すると、「（Ｖdc／Ｖp）−１」で表される。また、昇圧コンバータであることから「Ｖdc＞Ｖp」が必要条件である。例えば、「Ｖp＞Ｖdc」となっている場合には、ｄminは０になる。このとき、コンバータは入力電流波形の制御はできない状態になる。一方、ＰＷＭのＯＮ期間はスイッチング素子３a、３bでリアクトル６に電流を蓄えている期間であるので、その期間が長いほど損失が増加する。したがってＶdcをできるだけ低くすることが好ましい。ところが、入力交流電源の電圧は、電力事情などにより変動を受け、Ｖpも同様に変動する。したがって、通常はＶdcはＶpの最大値を考慮して設定される。しかしながら、通常電源電圧であれば、Ｖdcは高い目に設定されていることになり、効率が低下してしまう。図１の全体回路図には、交流側の電源電圧を検出する回路は含まれていない。
【００２４】
図８のフローチャートは、最適直流電圧設定値Ｖdc* を最適に調整するための直流電圧設定調整値△Ｖdc* の演算手順を示すものである。パルス幅変調デュティの最小値ｄmin は制御回路１０の内部に存在しているものとする。また、この処理は、入力電源の１周期期間に１回程度行われるものとする。判断８１において、ｄminが所定の値△ｄより小さいかどうかを判断する。もし、「ｄmin＜△ｄ」であれば、処理８２へと進み、そうでなければ処理８３に進む。処理８２では直流電圧設定調整値△Ｖdc* を微小増加させ、処理８３では直流電圧設定調整値△Ｖdc* を微小減少させ、１回の調整作業を終了する。この処理を行うことにより、Ｖpに対してＶdcがあまり大きくなくて、デュティ最小値ｄminが小さくなりすぎた場合には、Ｖdcを増大させる処理が行われるので、回路が略最小損失となるＶdcの調整値を得ることができる。
【００２５】
図９は、図１のリアクトル６の構成を示したものである。図９で明らかなように、共通のコア９６に対して、電流による磁界が同じ方向となるように同じ巻数のコイルが巻かれている。なお、図９では巻き付け方向をわかりやすくするために、巻数を少なく描いている。交流電源入力の両側をリアクトルを経由させることにより、スイッチング素子３a、３bのスイッチングによる電位変動は、交流電源１から双方とも切り離され、ノイズを減少することができる。
【００２６】
図１０は、図１の電流トランス１３の入力処理に関する部分のブロック図と関連周波数特性図である。交流電源１の出力より電流トランス１３にて電流を検出する。電流トランス１３は受動素子であり、ゼロボルトを中心とした出力となるので、レベルシフト回路１４にて、制御回路１０で処理できる電圧範囲に変換する。電流トランス１３の出力特性は特性（Ａ）に示すように、低周波領域で感度が低下する特性を有している。このため、特性（Ｂ）を有する波形等化回路４０を通すことにより実際の電流波形と同じ周波数特性の波形を得ることができる。さらに波形等価回路４０の出力は折り返し回路３９に入力して、入力電流の絶対値に変換される。波形等化回路４０、折り返し回路３９は、制御回路１０のソフトウェアで容易に実現できる。これにより、簡易で電力を消費しない電流トランス１３による制御が可能になる。
（第２の実施の形態）
図１１は、本発明にかかる第２の実施の形態における制御回路構成を示すブロック回路図である。本発明の第２の実施の形態の主回路構成は図１と同じ構成でも可能であり、あるいは、図１９や図２０の構成でも適用可能である。図１１において、直流出力電圧値Ｖdcは出力直流電圧設定値Ｖdc* と加減算回路３７にて比較され、直流電圧誤差情報Ｖerrを得る。直流電圧誤差情報Ｖerrは補償フィルタ１１３２および判定手段１１４１に送られる。補償フィルタ１１３２は直流電圧制御系が安定に動作するためのものであり、判定手段１１４１は直流電圧誤差情報Ｖerr により補償フィルタ１１３２の動作を制御するものであり、この動作については後述する。補償フィルタ１１３２の出力は折り返し正弦波波形とともに乗算器３１に送られて乗算結果を得、制限手段１１４５に送られ、制限が加えられた後、入力電流指令｜Ｉac｜* となる。制限を加える理由は後述する。折り返し正弦波波形は、図１、図２の場合には正弦波発生手段３６の出力に相当し、図１９の場合には抵抗１１１a、１１１bによる分圧結果に相当し、図２０の場合にはトランス２１１の出力をブリッジ回路２１２a、２１２b、２１２c、２１２dで整流した結果に相当する。
【００２７】
入力電流指令｜Ｉac｜*は加減算回路３８への入力電流の折り返し波形｜Iac｜と加減算回路３８で比較され、入力電流誤差情報｜Ｉac｜err を得て、補償フィルタ１１３３に送られる。また、入力電流指令｜Ｉac｜* はフィードフォワード演算手段１１４０に送られ、直流出力電圧設定値Ｖdc* とで、パルス幅変調出力値ＰＷＭout のフィードフォワード値の演算を行い、制御特性の改善を行う。フィードフォワード演算手段１１４０の内容は後述する。補償フィルタ１１３３では入力電流制御系が安定に動作するための補償演算を行い、その結果を加減算回路１１４２に送り、フィードフォワード演算手段１１４０の結果と加算する。加算結果は比較器３４に送られ、発振器３５の出力と比較されてパルス幅変調出力ＰＷＭout を得る。また、補償フィルタ処理、制限手段、加減算手段、フィードフォワード演算処理などの処理は、発振器３５の出力信号の周期に同期して行われる。
【００２８】
図１２は、図１１における電圧誤差情報Ｖerr の補償フィルタ１１３２および判定手段１１４１の詳細ブロック図である。電圧誤差情報Ｖerr は判定手段１１４１、および低域通過フィルタ１２０３に入力される。低域通過フィルタ１２０３は、電圧誤差情報Ｖerr に含まれている、電源周波数成分を除去するものである。低域通過フィルタ１２０３の出力はスイッチ手段１２０１および加算手段１２０７に送られる。判定手段１１４１では電圧誤差情報Ｖerr が一定以上になっている場合には、スイッチ手段１２０１を切るように制御を行う。スイッチ手段１２０１の出力は加算手段１２０６に送られる。加算手段１２０６では、遅延手段１２０５による１刻み時間前の情報を逐次加算する。すなわち、遅延手段１２０５と加算手段１２０６で積分器を構成している。加算手段１２０６の結果は定数倍手段１２０４を経由して加算手段１２０７に送られる。加算手段１２０７では、低域通過フィルタ１２０３の出力、すなわち積分器の手前の情報と、積分器の出力情報とを加算する。すなわち、「比例」＋「積分」の処理を実現する。加算手段１２０７の出力は定数倍手段１２０８を経由して図１１の乗算器３１に送られる。
【００２９】
図１２における動作原理を説明する。直流出力電圧の制御系は、電源力率を保つ前提から、電源周波数に対して、十分低い周波数成分にしか追従させることができなくなる。すなわち、制御系の応答を速めることはできない。一方、定常偏差をなくすためには、積分器を挿入する必要がある。しかしながら、積分器を挿入することは位相遅れ要素となり、安定性を阻害するので、制御系全体の時定数に対して十分長い時定数にするしかない。すなわち、積分器の時定数は極めて長く設定する必要がある。結果として、起動時のように積分器の積分結果が定常とずれている場合には、定常偏差をなくすための積分型の補償要素を挿入する場合、積分器の時定数相当時間は正常な応答をしない場合があり、過大な電流が流れたり、過大な電圧を出力したりして、回路を損傷することがある。図１２の構成にすれば、起動時などの電圧誤差の大きい時には積分器への入力が遮断されて、それまでの結果（初期状態ではゼロ）を保持する。したがって、加算手段１２０７の出力は積分器を経由しない分のみとなり、積分器の時定数の影響を回避できる。定常偏差は生じるものの、電圧誤差情報が一定の範囲内にあれば、スイッチ手段１２０１が閉じることにより、積分器が動作し、定常偏差を解消する動作が開始される。
【００３０】
次に図１１における制限手段１１４５の動作原理を説明する。制限手段１１４５は電源電圧変動、特に電源電圧低下時の安全動作用のものである。電源電圧が低下した場合、同じ電流指令であるとすると、直流出力電圧が低下する。その結果、電流指令を大きい値にするようにフィードバック制御がはたらく。しかしながら、電源電圧低下時に、同じ直流出力電圧を得るためには、極めて過大な電流指令となる。この指令通りの電流が流れると、実際の回路は損傷を起こしてしまう。制限手段１１４５はこれを回避するためのものであり、制限値は回路損傷が発生しない値に設定しておくことで実現できる。
【００３１】
逆に、電源電圧が急に上昇した場合には、直流出力電圧も上昇する。この値が所定値を超えている場合には、スイッチング素子をオフすることにより実現できる。これは、図１１において、判定手段１１４１から比較手段３４に強制オフ指令を与えることにより実現できる。
【００３２】
次に図１１における電流制御系の補償フィルタ１１３３の動作について説明する。電流制御系は、パルス幅変調のＯＮデュティを増加すると現状よりも電流が増加する、積分系の応答を示す。このような制御系に対して、アナログ演算回路を用いた補償要素は図１５に示すような構成がとられる。図１５では演算増幅器を用いて、帰還ループに抵抗Ｒ２とコンデンサＣ１を直列にしたものとコンデンサＣ２を並列に接続している。また、入力部分には抵抗Ｒ１が挿入されている。図１６は図１５の回路の周波数特性を示したものである。図１６に示すように、上図に示すように、振幅特性は低周波でゲインが増大し、中域で平坦、高周波で減衰する特性を有している。ここで、ω１＝１／（Ｃ１・Ｒ２）、ω２＝１／（Ｃ２・Ｒ１）である。一方、下図に示すように、位相特性は低周波で９０度遅れ、中域でゼロに近づき、高周波で再び９０度遅れとなる特性である。したがって安定性を確保するには、位相遅れの最も少ない区間で制御系のループゲインが１となるように設定すればよい。低周波領域でゲインを増大するのは制御系の定常特性を改善する作用があり、高周波領域でゲインを下げるのはノイズなどで誤動作しないようにする作用があるからである。しかしながら、これまで説明したような、マイクロコンピュータなどのような時間刻みで動作する制御回路では、このような補償フィルタでは安定動作させることは困難である。なぜならば時間刻みで動作する場合には、検出した情報に対して制御演算結果が出力されるまでは、演算時間を必要とすることや、検出した情報や演算結果が、次の刻み時間までは最新の情報が使用されないからである。
【００３３】
図１３および図１４は、このような場合に適切な補償フィルタ及びその特性を示している。図１３は、ｚ変換表現による補償フィルタの実現を示している。ブロック１３０１は時定数Ｋｉの積分処理であり、ブロック１３０２は移動平均フィルタ処理である。これらの２つの処理結果を加算手段１３０３にて加算して補償フィルタ演算処理を終了する。図１４は、図１３の処理結果の周波数特性を示している。上段は伝達特性の振幅特性であり、下段は位相特性である。振幅特性は、ω１＝１／Ｋｉより低い周波数で増加し、また、刻み周波数（１／Ｔｓ）の半分の周波数（ナイキスト周波数）に近づくと急激に減衰する。位相特性は、低周波では９０度遅れの特性であり、中域で遅れが回復し、ナイキスト周波数に近づくと急激に遅れ始める。したがって、位相が最も回復している周波数（ωａ）でループゲインが１になるように設定すると、十分な安定性を確保できることになる。このωａでの周波数特性は、図１６の周波数特性よりも位相遅れが少ないので、演算時間遅れなどによる安定性阻害を防止できる。なお、図１３に示した補償フィルタ処理は、マイクロコンピュータのソフトウェアで容易に実現できることはいうまでもない。
【００３４】
図１７および図１８は、図１３、図１４の構成例を簡略化したものである。図１７は図１３と同様に、ｚ変換による補償フィルタの実現を示している。ブロック１３０１、加算手段１３０３は図１３と同じである。図１７では、ブロック１７０２が図１３の移動平均フィルタ処理１３０２に代わっている。ブロック１７０２の処理は何もしないことと同じであり、移動平均処理をスキップすることを示している。したがって演算処理を簡略化したものである。図１８は、図１７の処理結果の周波数特性であり、上段は伝達特性の振幅特性、下段は伝達特性の位相特性である。振幅特性、位相特性とも、ω１より低い周波数域では図１４の特性と同じである。移動平均処理がないためナイキスト周波数での振幅特性低下と位相遅れの増大はない。ただし、刻み時間毎の処理を行っているという前提からシステム全体として、ナイキスト周波数近傍では、振幅特性が大きく低下する特性を有しているため、ノイズなどによる誤動作は、十分回避できる。逆に、図１３での方法は、ノイズ特性などをさらに改善したものになる。
【００３５】
次に図１１のフィードフォワード要素１１４０の演算内容について説明する。フィードフォワード演算要素１１４０では、直流電圧設定値Ｖdc* と入力電流指令｜Iac｜*と入力電圧｜Ｖac｜とリアクトル値Ｌを用いて、以下の演算を行う。
【００３６】
ｄff＝（Ｖdc*−｜Ｖac｜）／Ｖdc*＋Ｌ・（｜Ｉac｜*−｜Ｉac｜*old）／Ｖdc*
ここで、「｜Ｉac｜*old」は１刻み前の電流指令値である。この式の第一項は昇圧コンバータのデュティ計算式であり、第二項は電流変化に必要なデュティの計算式である。したがって、この演算を行うことにより、入力電流波形制御のための必要なデュティが予測でき、フィードバックによる特性改善の負担を軽減できる。
【００３７】
また、入力電圧｜Ｖac｜は本発明の第１の実施の形態では推定波形になり、また、電源電圧の変動や部品のバラツキなどもあり得るので、上記の「ｄff」の算出値に対して、１よりも小さい値を乗じた値を実際に用いることも可能である。
【００３８】
また、これらの予測値の計算を、簡略化する方法として、下記の式による「Ｄff'」を用いることも可能である。
【００３９】
ｄff'＝（Ｖdc*−｜Ｖac｜）／Ｖdc*
また、同様の効果を有する方法として、上記の直流電圧設定値Ｖdc* のかわりに実際の直流電圧Ｖdcや、入力電流指令｜Ｉac｜*のかわりに実際の入力電流値｜Ｉac｜を用いることも可能である。
【００４０】
以上のように、本発明の第１及び第２の実施の形態によれば、下記に述べるような効果が得られる。
（１）入力電圧情報の検出部構成が小型で電源周波数を容易に同定できる。
（２）入力電圧情報を低損失で検出できる
（３）入力電源の変動に対しても安定動作できる
（４）パルス幅変調出力の基準時刻と制御処理の刻みが同一にできて、制御回路の構成が簡単になる。
（５）入力電圧情報検出回路へのノイズの影響をキャンセルできる
（６）主回路損失が最も少なくなるような、直流出力電圧を実現できる。
（７）スイッチングによるノイズを低減できる。
（８）回路電源を必要としない電流トランスが使用でき、検出回路損失が低減できる。
（９）積分演算が実現でき、出力電圧の定常偏差を解消できる。
（１０）入力電源電圧の低下時に、過電流状態を回避でき、信頼性が向上する。
（１１）入力電源電圧の上昇時に、過電圧状態を回避でき、信頼性が向上する。
（１２）演算時間遅れなどの影響を回避でき、力率が改善できる。
（１３）入力電圧と設定値から予測デュティを求めることができ、フィードバック制御の負担を低減でき、力率が改善できる。
【００４１】
なお、上記実施の形態では、主回路構成として、図１（図２０も同じ）もしくは図１９の構成により説明したが、図２２に示すように、スイッチング素子３ａ，３ｂ、高速ダイオード４ａ，４ｂを一方のアームに設け、もう一方のアームには、整流ダイオード２ａ，２ｂを設けて、制御回路１１１０により極性判別手段１１１の極性に基づき、リアクトル１０６側の電圧が高いときには、下側のスイッチング素子３ｂをＰＷＭ制御し、逆に、リアクトル１０６側の電圧が低いときには、上側のスイッチング素子３ａをＰＷＭ制御することによっても同様のことが実現できる。
【００４２】
また、上記実施の形態では、電圧極性検出手段をフォトカプラを用いた構成としたが、これに限らず、電圧の極性が検出できれば他の方法を用いても良い。
【符号の説明】
【００４３】
１  交流電源
２a、２b  整流ダイオード
３a、３b  スイッチング素子
４a、４b  高速ダイオード
６  リアクトル
１０  制御回路
１１  フォトカプラ
１３  電流トランス
３６  正弦波発生手段
４０  波形等化手段
４１  判定手段
１１４０  フィードフォワード演算部
１１４１  判定部
１１４５  制限手段
１３０１  積分器
１３０２  移動平均手段
【図１】
2010154748.tif 000003
【図２】
2010154748.tif 000004
【図３】
2010154748.tif 000005
【図４】
2010154748.tif 000006
【図５】
2010154748.tif 000007
【図６】
2010154748.tif 000008
【図７】
2010154748.tif 000009
【図８】
2010154748.tif 000010
【図９】
2010154748.tif 000011
【図１０】
2010154748.tif 000012
【図１１】
2010154748.tif 000013
【図１２】
2010154748.tif 000014
【図１３】
2010154748.tif 000015
【図１４】
2010154748.tif 000016
【図１５】
2010154748.tif 000017
【図１６】
2010154748.tif 000018
【図１７】
2010154748.tif 000019
【図１８】
2010154748.tif 000020
【図１９】
2010154748.tif 000021
【図２０】
2010154748.tif 000022
【図２１】
2010154748.tif 000023
【図２２】
2010154748.tif 000024