(57)【要約】【課題】制御電源の１次側入力電圧を緩変またはＯＮ／ＯＦＦを繰り返した場合の異常出力の誤出力を防止できる。【解決手段】制御電源１は、ＤＣ出力電圧で負荷２（電子回路）に給電する。監視回路は、電源電圧低下検出部３ではＤＣ５Ｖの電圧低下を検出し、ＯＮ／ＯＦＦ信号で出力し、タイマー回路５は出力電圧低下の検出信号でタイマー動作を続け、そのタイムアップで該電圧低下が一定時間継続したことを確認し、そのタイムアウトで異常出力回路６は制御電源の電源電圧低下異常を出力する。また、電圧低下検出回路７は、入力電圧（ＤＣ１１０Ｖ）が定格電圧範囲以下になったことを検出したときに、タイマー回路のタイマー動作をリセットおよび異常出力回路をロックする。  電圧低下検出回路は、電圧低下の検出出力信号をＯＮ／ＯＦＦ信号として電源電圧低下検出部３の検出出力信号に論理和的に加える。【選択図】図１
2010250519.tif 000002
【特許請求の範囲】
【請求項１】
１次側を電源入力として２次側に得るＤＣ出力電圧で負荷となる電子回路に給電する制御電源の監視回路であって、
前記２次側のＤＣ出力電圧が低下したことを検出し、ＯＮ／ＯＦＦ信号を出力する電源電圧低下検出部と、
前記ＤＣ出力電圧が低下した状態にあるときにタイマー動作を続け、そのタイムアップで該電圧低下が一定時間継続したことを確認するタイマー回路と、
前記タイマー回路がタイムアウトしたときに制御電源の電源電圧低下を出力する異常出力回路と、
制御電源の前記１次側の入力電圧が定格電圧範囲以下になったことを検出したときに、前記タイマー回路のタイマー動作をリセットする電圧低下検出回路と、
を備えたことを特徴とする制御電源の監視回路。
【請求項２】
前記電圧低下検出回路は、制御電源の前記１次側の入力電圧が定格電圧範囲以下になったことを検出したときに、前記異常出力回路の出力をロックする手段を備えたことを特徴とする請求項１に記載の制御電源の監視回路。
【請求項３】
前記電圧低下検出回路は、電圧低下の検出出力信号をＯＮ／ＯＦＦ信号として前記２次側のＤＣ出力電圧が低下したことの検出出力信号に論理和的に加える構成としたことを特徴とする請求項１に記載の制御電源の監視回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護継電装置の誤出力防止回路に係り、特に制御電源の電圧異常を監視する監視回路に関する。
【背景技術】
【０００２】
デジタル型の保護継電器や保護継電装置は、保護対象系統や機器の電圧や電流をサンプリングおよびＡ／Ｄ変換してデジタルデータとして取り込み、これらデータを基にコンピュータに搭載するソフトウェアにより保護演算し、演算結果が保護を必要とする場合に系統遮断などの保護出力を行う。
【０００３】
このような保護継電器や保護継電装置など、回路素子や回路要素さらにはコンピュータを組み合わせて機能構成する装置は、ウオッチドッグタイマなどで装置機能そのものの異常の有無を監視する監視回路を設けている。さらに、装置制御電源に電圧低下などの異常が発生すると、コンピュータでの処理動作異常や処理データ喪失を伴い、誤出力の可能性も出てくるため、制御電源の出力電圧の異常を監視する監視回路を設けている（例えば、特許文献１参照）。
【０００４】
制御電源の従来の監視回路の例を図５にブロック図で示す。制御電源１は、電源１次側回路（電源入力側）にＤＣ１１０Ｖが入力され、電源２次側回路（電源出力側）にＤＣ５Ｖを出力する絶縁ＤＣ／ＤＣコンバータに構成され、デジタル回路やコンピュータで構成される負荷２にＤＣ５Ｖ給電を行う。
【０００５】
この制御電源１の監視回路は、電源電圧低下検出部３とフォトカプラ絶縁回路４とタイマー回路５および異常出力回路６で構成する。
【０００６】
図６は従来の監視回路の具体例を示し、図５と同一の符号を付して示す。電源電圧低下検出部３は、例えば制御電源１のＤＣ５Ｖ電圧と基準電圧とを比較し、その結果をＯＮ／ＯＦＦ信号として出力する。
【０００７】
フォトカプラ絶縁回路４は、ＤＣ５Ｖ電圧に電圧低下が発生し、電源電圧低下検出部３の出力がＯＦＦ（ハイレベル）からＯＮ（ローレベル）に反転することでフォトカプラ（ＰＣ）の出力トランジスタをＯＮからＯＦＦ状態とする。
【０００８】
タイマー回路５は、抵抗Ｒ、Ｒ３とコンデンサＣの直列回路に基づいてタイマー時限が設定されており、フォトカプラ絶縁回路４の出力トランジスタがＯＮからＯＦＦ状態への変化時点でＡ点の電圧を緩やかに上昇させ、フォトカプラ絶縁回路４の出力トランジスタがＯＦＦからＯＮ状態への変化時点でＡ点の電圧を瞬時に低下させる。
【０００９】
また、異常出力回路６は、タイマー回路５のＡ点の電圧がツェナーダイオードＺＤのツェナー電圧（定格電圧）ＶZDとトランジスタＴＲのベース・エミッタ間電圧ＶBEの和を越えたときにトランジスタＴＲがＯＮ状態になり、このＯＮドライブでフォトモス（ＰＭ）の出力トランジスタを動作させ、電源異常出力とする。
【００１０】
尚、フォトモス（ＰＭ）の出力トランジスタがａ接点かｂ接点かのどちらかの動作とするかは設計的事項である。すなわち、ＤＣ５Ｖ出力電圧が低下した状態であるときに、タイマー回路５におけるタイマー時限の継続を確認した上で電源異常と判定させていることにより、誤った異常出力を防止している。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−３２７６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
制御電源の性能試験として、制御電源１の１次側入力電圧を０Ｖからその定格電圧範囲内まで緩やかに変化させることを繰り返し、保護継電装置等が異常出力しないことを確認する試験と、１次側入力電圧を０Ｖから定格電圧範囲内まで急激に変化させることを繰り返し、保護電源装置等が異常出力しないことを確認する試験が行われる。
【００１３】
これらの試験において、電源緩変・開閉の状態によっては保護継電装置等から異常出力をしてしまうことがある。
【００１４】
例えば、制御電源１の１次側入力電圧を繰り返しＯＮ／ＯＦＦさせたときに、タイマー回路５のコンデンサＣがチャージアップして異常出力回路６が誤出力することがある。
【００１５】
図７は制御電源の１次側入力電圧をＯＮ／ＯＦＦ状態に繰り返し変化させた場合の従来のタイムチャートを示す。まず、制御電源１の出力電圧（ＤＣ５Ｖ）の応動特性として、制御電源１の１次側入力電圧がＯＮとなってから制御電源１の出力電圧がＯＮとなるまでの時間は例えば１秒程度となっている。したがって、１秒以内の間隔で１次側入力電圧がＯＮ／ＯＦＦを繰り返した場合、２次側出力電圧はＯＦＦ状態を継続し、結果として電源電圧低下検出部３の出力はＯＮ（ローレベル）を継続する。この状態が継続しているとき、図６に示すタイマー回路５内のコンデンサＣは電源Ｐ→抵抗Ｒ３→抵抗Ｒの経路で電荷を放電するため、１次側入力電圧がＯＮの時間だけＡ点電圧が緩やかに上昇し、この電圧が異常出力回路のツェナーダイオードＺＤの定格電圧とトランジスタＴＲのベース・ヱミッタ間電圧ＶBEとの和を超えた時点でトランジスタＴＲがＯＮ状態となり、異常出力回路６から誤った電源異常出力がされてしまう。
【００１６】
本発明の目的は、制御電源の１次側入力電圧を緩変または急激にＯＮ／ＯＦＦを繰り返した場合の異常出力の誤出力を防止できる制御電源の監視回路を提供することにある。
【課題を解決するための手段】
【００１７】
本発明は、前記の課題を解決するため、制御電源の１次側の入力電圧が定格電圧範囲以下になったことを検出したときに、タイマー回路のタイマー動作をリセットし、さらには異常出力回路の出力をロックするようにしたもので、以下の構成を特徴とする。
【００１８】
（１）１次側を電源入力として２次側に得るＤＣ出力電圧で負荷となる電子回路に給電する制御電源の監視回路であって、
前記２次側のＤＣ出力電圧が低下したことを検出し、ＯＮ／ＯＦＦ信号を出力する電源電圧低下検出部と、
前記ＤＣ出力電圧が低下した状態にあるときにタイマー動作を続け、そのタイムアップで該電圧低下が一定時間継続したことを確認するタイマー回路と、
前記タイマー回路がタイムアウトしたときに制御電源の電源電圧低下を出力する異常出力回路と、
制御電源の前記１次側の入力電圧が定格電圧範囲以下になったことを検出したときに、前記タイマー回路のタイマー動作をリセットする電圧低下検出回路と、
を備えたことを特徴とする。
【００１９】
（２）前記電圧低下検出回路は、制御電源の前記１次側の入力電圧が定格電圧範囲以下になったことを検出したときに、前記異常出力回路の出力をロックする手段を備えたことを特徴とする。
【００２０】
（３）前記電圧低下検出回路は、電圧低下の検出出力信号をＯＮ／ＯＦＦ信号として前記２次側のＤＣ出力電圧が低下したことの検出出力信号に論理和的に加える構成としたことを特徴とする。
【発明の効果】
【００２１】
以上のとおり、本発明によれば、制御電源の１次側の入力電圧が定格電圧範囲以下になったことを検出したときに、タイマー回路のタイマー動作をリセットし、さらには異常出力回路の出力をロックするようにしたため、制御電源の１次側入力電圧を緩変またはＯＮ／ＯＦＦを繰り返した場合の異常出力の誤出力を防止できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態を示す監視回路のブロック構成図。
【図２】１次側入力電圧をＯＮ／ＯＦＦ変化させた場合のタイムチャート。
【図３】本発明の実施形態を示す監視回路。
【図４】ＵＮＩＴ部の回路例。
【図５】制御電源の従来の監視回路のブロック構成図。
【図６】従来の監視回路の具体例。
【図７】１次側入力電圧をＯＮ／ＯＦＦ変化させた場合の従来のタイムチャート。
【発明を実施するための形態】
【００２３】
図１は、本発明の実施形態を示す監視回路のブロック構成図であり、図５と異なる部分は制御電源の１次入力側に電圧低下検出回路７を追加した点にある。
【００２４】
電圧低下検出回路７は、制御電源１の１次入力側の電圧（ＤＣ１１０Ｖ）が使用電圧範囲（定格電圧範囲）以下になったことを検出し、制御信号を出力する。この制御信号出力でタイマー回路５のタイマー動作をリセットすると共に異常出力回路６の出力をロックする。
【００２５】
この構成において、ＤＣ５Ｖ電圧が電圧低下状態（電源電圧低下検出部３がＯＮ（ローレベル）出力し、フォトカプラ絶縁回路４の出力トランジスタがＯＦＦ状態）の場合に、制御電源１の１次側入力電圧低下を電圧低下検出回路７が検出すると、電圧低下検出回路７がＯＮ（ローレベル）の制御信号を出力し、タイマー回路５内のコンデンサに充電された電荷を放電させ、タイマ回路５をリセットし、タイムアップを無くす。さらに、電圧低下検出回路７のＯＮ（ローレベル）の制御信号は、タイマー回路５のリセットに加えて異常出力回路６をロックし、異常出力の誤出力防止を確実にする。
【００２６】
図２は制御電源の入力電圧をＯＮ／ＯＦＦ状態に繰り返し変化させた場合のタイムチャートを示す。同図が図７と異なる部分は、１次側入力電圧がＯＮ状態になった時にタイマー回路５内のコンデンサＣに充電が開始され、Ａ点の電圧はＯＮ時間だけ上昇するが、１次側入力電圧がＯＦＦ状態になった時に電圧低下検出回路７が１次側入力電圧の低下を検出し、タイマー回路５内のコンデンサＣが抵抗Ｒを通して放電され、Ａ点の電圧は０Ｖに保持される。
【００２７】
これらの一連の動作は、入力電圧のＯＮ／ＯＦＦ状態への変化で繰り返され、タイマー回路５のコンデンサＣがチャージアップすることが無くなり、異常出力回路６が誤出力することもない。
【００２８】
図３は、監視回路の具体的な構成例を示し、図６の監視回路に電圧低下検出回路７を追加した構成を示す。電圧低下検出回路７は、１次側入力電圧（ＤＣ１１０Ｖ）の低下を直接に検出するのに代えて、監視回路の電源（Ｐ−Ｎ）の電圧を分圧抵抗Ｒ４とＲ５で分圧し、この分圧電圧を入力ＩＮとするＵＮＩＴ部は、分圧電圧と設定された電圧の大小を比較し、１次側入力電圧が低下したときに制御信号をＯＮ（ローレベル）を出力ＯＵＴから出力し、タイマー回路５のコンデンサＣをリセットすると共に、異常出力回路６の入力トランジスタＴＲをロックする。
【００２９】
図４はＵＮＩＴ部の回路例を示す。演算増幅器ＯＰは、電源（Ｐ−Ｎ）を抵抗Ｒ６と抵抗Ｒ７，Ｒ８で分圧し、分圧した電源ＰＰを電源とする。図中のツェナーダイオードＶＤ２は、演算増幅器ＯＰの電源端子の過電圧保護の目的で挿入される。電源（Ｐ−Ｎ）を抵抗Ｒ４とＲ５とで分圧した分圧電圧を反転入力とし、非反転入力にツェナーダイオードで設定する基準電圧Ｖｒｅｆを入力として電圧低下を判定する。出力スイッチＦＥＴは、演算増幅器ＯＰの出力によりＯＮ／ＯＦＦ制御される。
【００３０】
なお、制御電源１の入力電圧がＯＮ状態のときには、タイマー回路５内のコンデンサＣは充電される方向となるが、２次側ＤＣ出力が立ち上がれば、コンデンサＣは放電されるので、異常出力を誤出力することはない。
【００３１】
また、制御電源１の２次側出力がＤＣ５Ｖの場合を示すが、電子回路２の素子構成の違いなどにより電源電圧がＤＣ３Ｖなどの場合にも同様の監視ができる。さらに、２次側出力を１電源とする制御電源に限らず、２電源構成などの複数電源構成の制御電源に適用して同等の作用効果を得ることができる。この場合には、例えば、各２次側出力電圧回路部内に電圧低下検出部とフォトカプラ回路とを設け、各々のフォトトランジスタのコレクタ部をＡ点へ接続し、各々のフォトトランジスタのヱミッタ部を電源Ｎに接続すればよい。
【符号の説明】
【００３２】
１  制御電源
２  負荷（電子回路）
３  電源電圧低下検出部
４  フォトカプラ絶縁回路
５  タイマー回路
６  異常出力回路
７  電圧低下検出回路
【図１】
2010250519.tif 000003
【図２】
2010250519.tif 000004
【図３】
2010250519.tif 000005
【図４】
2010250519.tif 000006
【図５】
2010250519.tif 000007
【図６】
2010250519.tif 000008
【図７】
2010250519.tif 000009