(57)【要約】【課題】負荷の消費電力量を効率的に管理する。【解決手段】本発明は、電源から１以上の電圧を受けるために電源に結合される負荷、負荷に結合される電圧レギュレータ回路、電源、及び、電源と負荷との間に結合されるデジタルバスを含む。デジタルバスは、負荷から電源に電力消費量の測定を送信し、電源から負荷への電力消費の測定を測定する。【選択図】図６
2010250856.tif 000002
【特許請求の範囲】
【請求項１】
負荷に電力を供給するシステムであって、
前記負荷に結合され、前記負荷に１以上の電圧を供給する電源と、
前記電源と前記負荷との間に結合され、前記負荷の電力消費の効率を改善するために前記電源と前記負荷との間で電圧を制御する情報をやり取りするデジタルバスとを有し、
前記電圧を制御する情報は、前記電源により前記負荷に供給される出力電圧レベルと前記負荷による所望の電圧レベルとを含む、
ことを特徴とするシステム。
【請求項２】
前記負荷は、測定された負荷電圧をデジタル信号に変換し、前記信号を前記デジタルバスを介して前記電源に送信する、
請求項１記載のシステム。
【請求項３】
前記電源は、前記負荷により消費された電力に対応する値を測定し、前記デジタルバスを介して前記負荷に前記値を送信する、
請求項１記載のシステム。
【請求項４】
前記デジタルバスは、前記負荷から前記電源に電力消費の測定値を送出し、前記電源から前記負荷に電力消費の測定値を送出する、
請求項１記載のシステム。
【請求項５】
前記電源は、前記負荷から前記電源に送出される前記電力消費の測定値及び前記電源から前記負荷に送出される前記電力消費の測定値に基づいて、前記負荷の電力消費の効率を改善するために前記負荷への供給電圧を最適にする、
請求項４記載のシステム。
【請求項６】
前記負荷から送出される前記電力消費の測定値は、入力電圧、出力電圧、入力電流、出力電流、入力電力、出力電力及び温度を含むグループから選択される、
請求項４記載のシステム。
【請求項７】
前記電源から送出される前記電力消費の測定値は、出力電圧、出力電流、出力電力及び温度を含むグループから選択される、
請求項１記載のシステム。
【請求項８】
前記電源は、
アナログ信号をデジタル化するアナログ−デジタル（Ａ／Ｄ）コンバータと、
前記Ａ／Ｄコンバータに結合され、デジタル化された信号をエンコードするエンコーダと、
前記エンコーダ及び前記デジタルバスに結合され、前記デジタルバスとインタフェースするインタフェースと、
を有する請求項１記載のシステム。
【請求項９】
前記負荷は、
アナログ信号をデジタル化するアナログ−デジタル（Ａ／Ｄ）コンバータと、
前記Ａ／Ｄコンバータに結合され、デジタル化された信号をエンコードするエンコーダと、
前記エンコーダ及び前記デジタルバスに結合され、前記デジタルバスとインタフェースするインタフェースと、
を有する請求項１記載のシステム。
【請求項１０】
電源から負荷に電力を供給する方法であって、
前記電源から前記負荷に１以上の電圧を供給するステップと、
デジタルバスを介して前記電源と前記負荷との間で電圧を制御する情報をやり取りすることで、前記負荷の電力消費の効率を改善するステップとを含み、
前記電圧を制御する情報は、前記電源により前記負荷に供給される出力電圧レベルと前記負荷による所望の電圧レベルとを含む、
ことを特徴とする方法。
【請求項１１】
アナログ信号からデジタル信号に前記電圧を制御する情報の値を変換するステップと、
前記デジタル信号をエンコードするステップと、
を更に含む請求項１０記載の方法。
【請求項１２】
前記電源が、前記電源から前記負荷に前記電力消費の測定量を送信する前に、前記負荷により消費された電力の大きさに対応する値を測定するステップを更に含む、
請求項１０記載の方法。
【請求項１３】
前記デジタルバスを介して、前記電源で前記負荷からの電力消費の測定量を受信するステップと、
前記デジタルバスを介して、前記電源から前記負荷に電力消費の測定量を送信するステップと、
を更に含む請求項１０記載の方法。
【請求項１４】
前記負荷から前記電源に送出される前記電力消費の測定値及び前記電源から前記負荷に送出される前記電力消費の測定値に基づいて、前記負荷の電力消費の効率を改善するために前記負荷への供給電圧を最適にするステップを更に含む、
請求項１３記載の方法。
【請求項１５】
電源と、
前記電源に結合される電圧制御モジュール（ＶＲＭ）と、
前記ＶＲＭに結合され、前記ＶＲＭから１以上の電圧を受ける中央処理ユニット（ＣＰＵ）と、
前記ＶＲＭと前記ＣＰＵとの間に結合され、前記負荷の電力消費の効率を改善するために前記電源と前記負荷との間で電圧を制御する情報をやり取りするデジタルバスとを有し、
前記電圧を制御する情報は、前記電源により前記負荷に供給される出力電圧レベルと前記負荷による所望の電圧レベルとを含む、
ことを特徴とするコンピュータシステム。
【請求項１６】
前記ＶＲＭは、前記ＣＰＵにより消費された電力に対応する値を測定し、前記デジタルバスを介して前記ＣＰＵに前記値を送信する、
請求項１５記載のコンピュータシステム。
【請求項１７】
前記デジタルバスは、前記ＣＰＵから前記ＶＲＭに電力消費の測定値を送出し、前記ＶＲＭから前記ＣＰＵに電力消費の測定値を送出する、
請求項１５記載のコンピュータシステム。
【請求項１８】
前記ＶＲＭは、前記ＣＰＵから前記ＶＲＭに送出される前記電力消費の測定値及び前記ＶＲＭから前記ＣＰＵに送出される前記電力消費の測定値に基づいて、前記ＣＰＵの電力消費の効率を改善するために前記ＣＰＵへの供給電圧を最適にする、
請求項１７記載のコンピュータシステム。
【請求項１９】
前記デジタルバスはシリアルバスである、
請求項１５記載のコンピュータシステム。
【請求項２０】
前記デジタルバスはパラレルバスである、
請求項１５記載のコンピュータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータシステムに関し、より詳細には、本発明は、コンピュータシステムのような電力感知システムに電力を伝送することに関する。
【背景技術】
【０００２】
中央処理装置（ＣＰＵ）のような集積回路コンポーネントは、遠隔地に位置される電源により典型的に電力供給される。ＣＰＵの電力消費は、過度に高くなってきており、費用対効果の高いクーリングソリューションは、物理的な制限に現在到達している。ＣＰＵアクティビティにより熱に変換されるエネルギーはパフォーマンスに変わることが重要である。さらに、電力供給技術は制約に到達し、厳しい許容度の内で供給電圧の規制は、デカップリング及びパッケージングに費やされる高いコストが必要となる。
【発明の概要】
【課題を解決するための手段】
【０００３】
１実施の形態によれば、コンピュータシステム用のパワーデリバリシステムが記載される。パワーデリバリシステムは、電源、負荷、又は両者の能力を備え、電圧、電流、電力及び温度を測定し、単方向性又は双方向性のデジタルバスを介して測定値を共有する。１実施の形態では、アナログ信号を感知及びサンプリングし、信号をデジタル形式に変換し、信号をバスにわたる送信に適したフォーマットにエンコードすることで測定が実行される。
【０００４】
また、測定は、たとえば変調器（ＰＷＭ、ＰＦＭ等）の出力といった、電源に既に存在するデジタル制御信号を監視することで間接的に実現される。これらの制御信号は、電源のデューティ及びスイッチング周波数に関する情報を含み、出力電流、電圧及び電力の間接的な測定を可能にする。さらに、負荷に既に存在する既存の制御信号（たとえばプロセッサ又はＩ／Ｏ周波数のクロック周波数）は、負荷での電力消費量を間接的に測定するために使用される。この電源の出力電力又は負荷の入力電力に関する共有される情報は、ＤＣ及び遷移負荷の調整、電力変換効率、バッテリ寿命又はシステムパフォーマンスの他の態様を管理及び最適化するため、電源、負荷、又は両者により利用することができる。
【０００５】
以下の本発明の詳細な説明では、本発明の全体的な理解を与えるために様々な特定の詳細が述べられる。しかし、本発明はこれら特定の詳細なしに実施されることは当業者にとって明らかであろう。他の例では、公知の構造及び装置は、本発明を曖昧にすることを回避するため、詳細にではなくブロック図の構成で示される。
【０００６】
明細書における「１実施の形態」又は「実施の形態」への参照は、実施の形態と共に記載される特定の機能、構造、又は特徴は本発明の少なくとも１つの実施の形態で含まれることを意味している。明細書における様々な位置でのフレーズ「１実施の形態では」の出現は、必ずしも、同じ実施の形態を全て引用するものではない。  
本発明は、例示を通して、添付図面の図に限定されるものではなく例示され、同じ参照符号は、類似のエレメントを示している。
【図面の簡単な説明】
【０００７】
【図１】１実施の形態のコンピュータシステムのブロック図である。
【図２】電圧負荷に結合される例示的な電源のブロック図である。
【図３】電圧負荷に結合される別の例の電源のブロック図である。
【図４】電圧負荷に結合される更なる例の電源のブロック図である。
【図５】電圧負荷に結合される更に別の例の電源のブロック図である。
【図６】ＣＰＵに結合される１実施の形態の電圧レギュレータモジュールのブロック図である。
【図７】ＣＰＵに結合される別の実施の形態の電圧レギュレータモジュールの別の実施の形態のブロック図である。
【図８】ＣＰＵに結合される更に別の実施の形態の電圧レギュレータモジュールのブロック図である。
【図９】１実施の形態の装置のブロック図である。
【図１０】１実施の形態の電圧レギュレータモジュールのブロック図である。
【図１１】別の実施の形態の電圧レギュレータモジュールのブロック図である。
【図１２】１実施の形態のＣＰＵのブロック図である。
【発明を実施するための形態】
【０００８】
図１は、１実施の形態のコンピュータシステム１００のブロック図である。コンピュータシステム１００は、バス１０５に結合される中央処理ユニット（ＣＰＵ）１０２を含む。１実施の形態では、ＣＰＵ１０２は、カリフォルニア州サンタクララのインテル社から入手可能な、Ｐｅｎｔｉｕｍ（登録商標）ＩＩプロセッサファミリ、Ｐｅｎｔｉｕｍ（登録商標）ＩＩＩプロセッサ、及びＰｅｎｔｉｕｍ（登録商標）ＩＶプロセッサを含むＰｅｎｔｉｕｍ（登録商標）ファミリのプロセッサにおけるプロセッサである。代替的に、他のＣＰＵが使用される場合がある。
【０００９】
チップセット１０７は、バス１０５に結合される。チップセット１０７は、メモリコントロールハブ（ＭＣＨ）１１０、ＭＣＨ１１０は、メインシステムメモリ１１５に結合されるメモリコントローラ１１２を含む。メインシステムメモリ１１５は、ＣＰＵ１０２、又はシステム１００に含まれる他の装置により実行されるデータ及び命令のシーケンスを記憶する。１実施の形態では、メインシステムメモリ１１５は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含むが、メインシステムメモリ１１５は、他のメモリタイプを使用して実現される。マルチプルＣＰＵ及び／又はマルチプルシステムメモリのような更なる装置がバス１０５に結合される。
【００１０】
また、チップセット１０７は、ハブインタフェースを介してＭＣＨ１１０に結合される入力／出力制御ハブ（ＩＣＨ）１４０を含む。ＩＣＨ１４０は、コンピュータシステム１００内で入力／出力（Ｉ／Ｏ）装置へのインタフェースを提供する。ＩＣＨ１４０は、オレゴン州ポートランドのＰＣＩ  Ｓｐｅｃｉａｌ  Ｉｎｔｅｒｅｓｔ  Ｇｒｏｕｐにより開発されたＳｐｅｃｉｆｉｃａｔｉｏｎ  Ｒｅｖｉｓｉｏｎ２．１に従うＰｅｒｉｐｈｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  ｂｕｓに結合される。
【００１１】
さらに、コンピュータシステム１００は、ＣＰＵ１０２に結合される、電源１６５及び電圧レギュレータモジュール（ＶＲＭ）１６０を含む。ＶＲＭ１６０は、ＣＰＵ１０２への調整される電源を提供する。１実施の形態では、電源１６５、ＶＲＭ１６０及びＣＰＵ１０２は、たとえば集積回路又はプリント回路ボードといった個別のディスクリートコンポーネントである。しかし、他の実施の形態では、これらのコンポーネントは、パッケージング、ボンディング、又は同じＩＣでの製造により集積される。なお、他の実施の形態では、電源１６５は、ＶＲＭ１６０の実現なしに、ＣＰＵ１０２に直接に結合される。
【００１２】
先に説明されたように、ＣＰＵの電力消費量は、過度に高くなってきている。現在、電力消費量の効率を高めるのを試みる様々なメカニズムが存在する。たとえば、図２は、従来の電源、又はＶＲＭ，負荷への電圧の伝達のブロック図である。この例では、電源は、出力電圧のコンディショニングを実行する。電圧が規定された制限にあるとき、電源は、「パワー良好」信号をアサートし、負荷にとって動作するのが安全であることを負荷に通知する。したがって、パワー良好信号は、電源からの出力電圧が安定であることを示す。
【００１３】
図３は、負荷に電圧を伝達する別の従来の電源のブロック図である。このシステムでは、負荷は、Ｋビットのバイナリコードをパラレルデジタルバスにわたり送信することで、所望の出力電圧に関して電源に通知する。このバスは、一般にＶＩＤバスと呼ばれる。次いで、電源は、デジタルコードに対応する電圧を出力する。
【００１４】
図４は、更に別の従来の電力伝送システムのブロック図である。このシステムでは、電源は、負荷のポイントで出力電圧を感知するため更なるラインを利用する。電源は、負荷に接続される電力ラインに電圧を出力する。負荷電流が変化するとき、負荷のポイントでの実際の電圧は、負荷電流が電力ラインでの電圧降下を誘導するので、電源の出力端子での電圧と異なる。感知ラインは、電流により著しくロードされず、したがって、電源は、その出力端子よりはむしろ負荷のポイントで実際の電圧を正確に決定及び調整することができる。感知ラインは、負荷のポイント及び電源の感知端子での出力電圧に直接に接続するワイヤである。
【００１５】
図５は、更に別の従来の電力伝達システムである。このシステムでは、電源は、出力電圧端子の１つから負荷に流れる出力電流に比例するアナログ信号（電圧又は電流）を供給する。幾つかのケースでは、電源は、調節の目的で内部的にかかる信号を使用する。しかし、雑音の多い環境で電源から負荷にアナログ信号を経路制御することは困難である。
【００１６】
現在利用可能な全ての先のパワーデリバリシステムは、（たとえば電源、ＶＲＭ又は負荷）といった装置のいずれも他の装置がどのように動作するかを判定することができないので、電力消費量を効率的に管理することができない。結果として、実際の電力管理が不可能である。１実施の形態によれば、電力消費量の測定は、ＶＲＭ１６０とＣＰＵ１０２の負荷との間で交換される。測定を交換することで、負荷の電力消費量は、効率的に管理される。
【００１７】
図６は、デジタルバス６１０を介してＣＰＵ１０２に結合されるＶＲＭ１６０の１実施の形態のブロック図である。この実施の形態では、ＣＰＵ１０２は、バス６１０に電力消費の測定をブロードキャストする。たとえば、ＣＰＵ１０２は、負荷のポイントでの電圧を測定し、測定された電圧をデジタル信号に変換し、信号をＶＲＭ１６０に送信する。１実施の形態では、バス６１０は、パラレルテレメトリバスである。しかし、他の実施の形態では、バス６１０は、シリアルバスとして実現される。
【００１８】
図７は、デジタルバス６１０を介してＣＰＵ１０２に結合されるＶＲＭ１６０の別の実施の形態のブロック図である。この実施の形態では、電力消費量の測定は、ＶＲＭ６１０によりバス６１０にわたりブロードキャストされ、ＣＰＵ１０２で受信される。たとえば、ＶＲＭ６１０は、出力電圧及び出力電流、又は電力を測定し、その情報をＣＰＵ１０２に送信する。
【００１９】
図８は、デジタルバス６１０を介してＣＰＵ１０２に結合されるＶＲＭ１６０の更に別の実施の形態のブロック図である。この実施の形態では、電力消費量の測定の双方向のやり取りは、ＶＲＭ１６０とＣＰＵ１０２との間で生じる。電力消費量の測定は、デジタル的にエンコードされた入力及び出力電圧、電流、電力、及びＶＲＭ１６０の温度を含む。さらに、測定は、入力電圧、電流、電力及びＣＰＵ１０２の温度を含む。１実施の形態によれば、情報は、２進符号化され、離散値にされる。したがって、信号の振幅は、離散値にされる。たとえば、２つの異なる電圧は、論理０及び１を表すために使用される。
【００２０】
図９は、装置９００の１実施の形態のブロック図である。装置９００は、ＶＲＭ１６０又はＣＰＵ１０２として実現される。電源１６５がＣＰＵ１０２に直接に結合される実施の形態では、装置９００は、電源１６５で実現される。装置９００は、アナログデジタル（Ａ／Ｄ）コンバータ９１０、エンコーダ９２０及びインタフェース９３０を含む。
【００２１】
この実施の形態では、電力消費測定は、信号がデジタルデータバス６１０を関して送信されるように、Ａ／Ｄコンバータ９１０によりデジタル化されるアナログ信号から導出され、エンコーダ９２０によりエンコードされ、インタフェース９３０によりフォーマット化される。更なる実施の形態では、Ａ／Ｄコンバータ９１０は、パラレル又はシリアルフォーマットのいずれかでデジタルワード（たとえばバイナリワード）を出力する。
【００２２】
他の実施の形態では、他の装置は、Ａ／Ｄコンバータ９１０の代わりに実現される。たとえば、電圧−周波数、電流−周波数、電圧−時間、又は電流−時間のコンバータは、Ａ／Ｄコンバータ９１０の代わりに使用される。
【００２３】
図１０は、１実施の形態のアナログ制御をもつ装置１０００のブロック図である。装置１００は、電源１６５がＣＰＵ１０２に直接に結合される実施の形態では、ＶＲＭ１６０又は電源１６５として実現される。装置１０００は、補償器１０１０、変調器１０２０、インタフェース１０３０及び電力ステージ１０４０を含む。
【００２４】
図１０に例示される実施の形態では、装置１００は、スイッチングパワーサプライである。スイッチングパワーサプライでは、スイッチングデバイスに印加される制御信号は、本質的にデジタルである（たとえば、スイッチはオン又はオフのいずれかである）。変調器１０２０は、制御信号を発生する。１実施の形態では、変調器１０２０は、パルス幅変調器（ＰＷＭ）である。しかし、他の実施の形態では、変調器１０２０は、パルス周波数変調器（ＰＦＭ）であり、コンスタントオンタイム又はコンスタントオフタイム変調器等である。
【００２５】
変調器１０２０は、様々なポイントで電圧及び電流を感知する、補償器１０１０から受信されたエラー信号に基づいて制御信号を決定する。１実施の形態によれば、変調器１０２０により出力されたデジタル信号は、デジタルバス６１０を介して送信される。様々なトポロジー（たとえばフライバック、バック、ブースト等）に基づいたスイッチングパワーサプライでは、変調器１０２０からのデジタル信号は、出力電力に関する情報を含む。先に記載された装置９００に比較して、装置１０００は、明示的なＡ／Ｄコンバータを実現しない。
【００２６】
図１１は、デジタル制御による装置１１００の１実施の形態のブロック図である。装置１１００は、電源１６５がＣＰＵ１０２に直接結合される実施の形態では、ＶＲＡＭ１６０又は電源１６５として実現される。装置１１００は、Ａ／Ｄコンバータ１１０５、補償器１１１０、変調器１１２０、インタフェース１１３０及びパワーステージ１１４０を含む。この実施の形態では、補償器１１１０及び変調器１１２０はデジタルである。したがって、Ａ／Ｄコンバータ１１０５の後の信号は、電力測定の目的でデジタルバスに送信される。
【００２７】
図１２は、ＣＰＵ１０２の１実施の形態のブロック図である。ＣＰＵ１０２は、クロックジェネレータ１２１０、Ｉ／Ｏインタフェース１２２０、ＡＬＵ１２２５及びインタフェース１２３０を含む。これらデジタルブロックは、ＶＲＡＭ１６０又は電源１６５により供給される電圧から電流を引き出す。ＣＭＯＳプロセス及び他の技術では、電力消費量は、スイッチング動作又はＣＰＵ１０２の負荷の即座の状態に強く相関される。したがって、たとえばクロック周波数、Ｉ／Ｏ伝達アクティビティ、ＡＬＵ１２２５アクティビティ、特定の状態におけるＩ／Ｏビット数等から導出されるデジタル信号は、負荷により消費される電力の粗野又は正確な予測を可能にする情報を提供する。これら信号は、電流又は電力予測の目的のためにデジタルデータバス６１０にブロードキャストされる。
【００２８】
本発明の多くの代替及び変更が上述した記載を読むことで当業者にとって明らかとなり、例示を通して図示及び説明された特定の実施の形態は、限定であると考えられることが意図されない。したがって、様々な実施の形態の詳細に対する参照は、請求項の範囲を制限することが意図されず、それら自身において、本発明に本質的であるとして考えられる機能のみを引用する。
【図１】
2010250856.tif 000003
【図２】
2010250856.tif 000004
【図３】
2010250856.tif 000005
【図４】
2010250856.tif 000006
【図５】
2010250856.tif 000007
【図６】
2010250856.tif 000008
【図７】
2010250856.tif 000009
【図８】
2010250856.tif 000010
【図９】
2010250856.tif 000011
【図１０】
2010250856.tif 000012
【図１１】
2010250856.tif 000013
【図１２】
2010250856.tif 000014