(57)【要約】【課題】IGBTの過渡特性を精度良くシミュレーションできる簡便なIGBTの過渡特性シミュレーション回路を提供する。【解決手段】Nch型MOSFETモデル11と、PNP型BJTモデル12、電流制御型電流源F1(13)から構成され、この電流制御型電流源F1(13)はPNP型BJTモデル12のコレクタ電極C2に流れる電流を入力とし、任意の電流をNch型MOSFETモデル11のドレイン電極D1−ソース電極S1間に出力することによりテイル電流を模擬し、実測結果に即したシミュレーション結果を得ることができる。【選択図】図１
2010257174.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端子、エミッタ端子、コレクタ端子を有するIGBTの過渡特性シミュレーション回路において、
ソース電極及びバルク電極が前記エミッタ端子に、ゲート電極が前記ゲート端子に、ドレイン電極がPNP型BJTモデルのベース電極に接続されるNch型MOSFETモデルと、
コレクタ電極が前記エミッタ端子に、エミッタ電極が前記コレクタ端子に接続されるPNP型BJTモデルと、
前記PNP型BJTモデルのコレクタ電極に流れる電流を入力として、任意の電流を前記Nch型MOSFETモデルのドレイン電極−ソース電極間に出力する電流制御型電流源と、
を備えることを特徴とするIGBTの過渡特性シミュレーション回路。
【請求項２】
請求項１記載のIGBTの過渡特性シミュレーション回路において、
前記電流制御型電流源は、
抵抗、コンデンサ、前記PNP型BJTモデルのコレクタ電極に流れる電流と同じ電流を前記抵抗の両端に流す第１の電流制御型電流源、および、前記コンデンサに流れる電流と同じ電流を前記Nch型MOSFETモデルのドレイン電極−ソース電極間に流す第２の電流制御型電流源を備え、前記抵抗、コンデンサ、第１の電流制御型電流源、および、第２の電流制御型電流源を並列に接続したことを特徴とするIGBTの過渡特性シミュレーション回路。
【請求項３】
請求項１または請求項２記載のIGBTの過渡特性シミュレーション回路において、
前記Nch型MOSFETモデルのゲート電極−ドレイン電極間の電圧を入力として、任意の電流を前記Nch型MOSFETモデルのゲート電極−ドレイン電極間に出力する電圧制御型電流源を更に備えることを特徴とするIGBTの過渡特性シミュレーション回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor：MOS型電界効果トランジスタ)及びIGBT(Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ)等の半導体素子のSPICE(Simulation Program with Integrated Circuit Emphasis)などのシミュレータによるシミュレーションにおいて、好適な過渡特性をシミュレーションできる簡便なIGBTの過渡特性シミュレーション回路(IGBTモデル)に関する。
【背景技術】
【０００２】
図４は、IGBTの基本構造を示す図である。また図５は、一般的に用いられるIGBT等価回路の回路構成を示す図である。IGBTは図４に示すように、Nch型MOSFET41とPNP型BJT(Bipolar Junction Transistor：バイポーラトランジスタ)42の複合素子である。Nch型MOSFET41では、ドレインはN-層でPNP型BJT42のベースに、ソースはN+層でIGBTのエミッタ端子Eに、ゲートはIGBTのゲート端子Gにそれぞれ接続され、PNP型BJT42では、エミッタはP+層でIGBTのコレクタ端子Cに、エミッタはP層でIGBTのエミッタ端子Eに、ベースはN-層でNch型MOSFETのドレインにそれぞれ接続されている。これを等価回路で示すと図５となる。
【０００３】
図５に示す等価回路の回路構成において、IGBTの過渡特性をシミュレーションすると、ターンON特性は表現できるが、ターンOFF特性は表現できない。この理由は、IGBT特有の特性であるテイル電流が表現できないからである。
【０００４】
図６は、IGBTのターンOFF波形を示す図である。図６に示すように、IGBTの実測の波形（図６に示す実線）に対し、図５に示すMOSFET＋BJTからなるモデルのシミュレーション波形（図６に示す破線）は、テイル電流が考慮されていない分だけ波形が異なっている。
【０００５】
図７でも説明するが、これは、IGBTのターンON時にN-層は過剰キャリアに満たされ（高注入状態）蓄積した少数キャリアである正孔が、ターンOFF時にN-層から掃きだされ、もしくは電子対と再結合し消滅するためと考えられている。図７は、ターンON、OFF時のIGBT内部のキャリアの動作を示す図である。すなわち図７(ａ)は、ターンON状態を示しており、図７(ｂ)は、ターンOFF直後の状態を示している。そのターンOFF過程において正孔の処理のために流れる電流をテイル電流と呼ぶようにしている。
【０００６】
図５に示すMOSFET＋BJTモデルのテイル電流を表現できない問題を解決するため、従来から各種モデルが提案されている。これまでに提案されたモデルのなかで、下記特許文献１に示されたモデルは、図８に示すようにIGBT内のBJT42のベースとコレクタ間にテイル電流発生回路80を付加することで、ターンOFF波形を表現する。このテイル電流発生回路80は、電流検出回路(ブロックA)81、経時変化検出回路(ブロックB)82、時間幅制御回路(ブロックC)83および増幅回路(ブロックD)84の４つのブロックで構成される。電流検出回路(ブロックA)81は電流検出用電圧源V1および電流制御型電圧源E1で、また経時変化検出回路(ブロックB)82はコンデンサC3、抵抗R1および検波用ダイオードD1で、また時間幅制御回路(ブロックC)83は抵抗R2およびコンデンサC4で、また増幅回路(ブロックD)84は電圧制御型電圧源E2、抵抗R3,R4およびNPN型BJT Q1で、それぞれ構成される。これら各回路ブロック内の素子のパラメータを調整することで、実測を模擬したテイル電流を発生させ、IGBTのターンOFF波形を表現する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８-１３７９７８号公報（段落0026-0030,図２参照）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図５に示す一般的なIGBTモデル(IGBTの過渡特性シミュレーション回路)では、過渡特性をシミュレーションすると、ターンON特性は表現できるが、ターンOFF特性はIGBT特有の特性であるテイル電流が再現できないために実際の特性を表現できないという課題があった。
【０００９】
この課題を解決するために特許文献１に開示された図８に示すIGBTモデル(IGBTの過渡特性シミュレーション回路)は、IGBT内PNP型BJT42のベースとコレクタ間にテイル電流発生回路80を付加することで、ターンOFF時のテイル電流を表現している。このテイル電流発生回路80は電流検出回路81、経時変化検出回路82、時間幅制御回路83および増幅回路84の４つのブロックで構成している。実際にIGBTモデルを作成する場合、IGBTの実測結果からテイル電流発生回路80内の各回路ブロックにおける素子のパラメータを決める。この素子数が多いため、テイル電流発生回路内の各回路ブロックにおける素子のパラメータを決定するのに、多くの時間がかかる。つまりテイル電流発生回路が複雑で、回路内の素子の数が多いため、従来のIGBTモデルではターンOFF時のテイル電流は表現できるが、各パラメータを決定してモデルを作成するために多くの時間がかかるという課題があった。
【００１０】
そこで本発明は、IGBTの過渡特性を精度良くシミュレーションできる簡便なIGBTの過渡特性シミュレーション回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１記載の発明は、ゲート端子、エミッタ端子、コレクタ端子を有するIGBTの過渡特性シミュレーション回路であって、ソース電極及びバルク電極が前記エミッタ端子に、ゲート電極が前記ゲート端子に、ドレイン電極がPNP型BJTモデルのベース電極に接続されるNch型MOSFETモデルと、コレクタ電極が前記エミッタ端子に、エミッタ電極が前記コレクタ端子に接続されるPNP型BJTモデルと、前記PNP型BJTモデルのコレクタ端子に流れる電流を入力として、任意の電流を前記Nch型MOSFETモデルのドレイン電極−ソース電極間に出力する電流制御型電流源と、を備えることを特徴としている。
【００１２】
請求項２記載の発明は、請求項１記載のIGBTの過渡特性シミュレーション回路において、前記電流制御型電流源は、抵抗、コンデンサ、前記PNP型BJTモデルのコレクタ電極に流れる電流と同じ電流を前記抵抗の両端に流す第１の電流制御型電流源、および、前記コンデンサに流れる電流と同じ電流を前記Nch型MOSFETモデルのドレイン電極−ソース電極間に流す第２の電流制御型電流源を備え、前記抵抗、コンデンサ、第１の電流制御型電流源、および、第２の電流制御型電流源を並列に接続したことを特徴としている。
【００１３】
請求項３記載の発明は、請求項１または請求項２記載のIGBTの過渡特性シミュレーション回路において、前記Nch型MOSFETモデルのゲート電極−ドレイン電極間の電圧を入力として、任意の電流を前記Nch型MOSFETモデルのゲート電極−ドレイン電極間に出力する電圧制御型電流源を更に備えることを特徴としている。
【発明の効果】
【００１４】
本発明によれば、IGBTモデルにおいてNch型MOSFETモデルのドレイン電極−ソース電極間に電流制御型電流源を付加することでテイル電流を表現でき、ターンOFF時の動作をシミュレーションで実現できる。
【００１５】
さらに、抵抗、コンデンサ、PNP型BJTモデルのコレクタ電極に流れる電流と同じ電流を前記抵抗の両端に流す電流制御型電流源、および、前記コンデンサに流れる電流と同じ電流をNch型MOSFETモデルのドレイン電極−ソース電極間に流す電流制御型電流源を並列に接続してなるテイル電流発生回路を備えることにより、前記容量に蓄積される電荷の充放電の電流でテイル電流を模擬でき、且つ短時間で簡便にIGBTモデルのパラメータを決定することが可能である。
【００１６】
またNch型MOSFETモデルのゲート電極−ドレイン電極間に電圧制御型電流源を付加することで、MOSFETやIGBTのスイッチング時に大きな影響を与えるゲート電極−ドレイン電極間容量を調節することができ、さらに実測結果との差を低減することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態にかかるIGBTモデルの回路構成を示す図である。
【図２】本発明の第２の実施形態にかかるIGBTモデルの回路構成を示す図である。
【図３】本発明の第３の実施形態にかかるIGBTモデルの回路構成を示す図である。
【図４】IGBTの基本構造を示す図である。
【図５】一般的なIGBTモデルの回路構成を示す図である。
【図６】IGBTのターンOFF波形を示す図である。
【図７】ターンON、OFF時のIGBT内部のキャリアの動作を示す図である。
【図８】従来のIGBTモデルの回路構成を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、詳細に説明する。
［実施形態１］
図１は、本発明の第１の実施形態に係るIGBTモデル(IGBTの過渡特性シミュレーション回路)の回路構成を示す図である。図１(ａ)に示すIGBTモデルは、IGBTとしての動作模擬を行うため、ゲート端子G、エミッタ端子E、コレクタ端子Cを有している。
【００１９】
そしてNch型MOSFETモデル11はソース電極S1及びバルク電極B1がエミッタ端子Eに接続され、ドレイン電極D1がPNP型BJTモデル12のベース電極B2に接続され、ゲート電極G1がゲート端子Gと接続されている。
【００２０】
PNP型BJTモデル12はコレクタ電極C2がエミッタ端子Eに接続され、エミッタ電極E2がコレクタ端子Cに接続され、ベース電極B2はNch型MOSFETモデル11のドレイン電極D1に接続されている。
【００２１】
電流制御型電流源F1（13）はNch型MOSFETモデル11のドレイン電極D1−ソース電極S1間に接続されている。電流制御型電流源F1（13）は、PNP型BJTモデル12のコレクタ電極C2に流れる電流を入力とすることで、IGBTのターンON、ターンOFF状態を検知し、それを受けて任意の電流をNch型MOSFETモデル11のドレイン電極D1−ソース電極S1間に出力することでテイル電流を模擬でき、図１(ｂ)に示すようにシミュレーション結果を精度良く実測と一致させることが可能となる。図１(ｂ)においては、IGBTの実測の波形を太実線で示し、本発明の第１の実施形態に係るIGBTモデルのシミュレーション波形を細実線で示し、また、本発明の第１の実施形態に係るIGBTモデルから上述の電流制御型電流源F1（13）を省いたIGBTモデルのシミュレーション波形を細破線で示している。
【００２２】
このように本発明の第１の実施形態に係るIGBTモデルでは、Nch型MOSFETモデル11のドレイン電極−ソース電極間に任意の電流を出力する電流制御型電流源13の入力電流をIGBT内BJTモデル12のコレクタ端子に流れる電流値とすることで、IGBTのターンON状態とターンOFF状態を正確に判断し、N-層に蓄積される過剰キャリアの状態を表現できるようにしたものである。
［実施形態２］
図２は、本発明の第２の実施形態に係るIGBTモデル(IGBTの過渡特性シミュレーション回路)の回路構成を示す図である。このIGBTモデルは同図に示すように、ゲート端子G、エミッタ端子E、コレクタ端子Cを有している。
【００２３】
Nch型MOSFETモデル11はソース電極S1及びバルク電極B1がエミッタ端子Eに接続され、ドレイン電極D1がPNP型BJTモデル12のベース電極B2に接続され、ゲート電極G1がゲート端子Gと接続されている。
【００２４】
PNP型BJTモデル12はコレクタ電極C2がエミッタ端子Eに接続され、エミッタ電極E2がコレクタ端子Cに接続され、ベース電極B2はNch型MOSFETモデル11のドレイン電極D1に接続されている。
【００２５】
そして図１に示した電流制御型電流源F1の具体的な構成として、第１及び第２の電流制御型電流源14,17と抵抗R5（15）と容量C5（16）が並列に接続された回路を設けている。第１の電流制御型電流源F2（14）の入力電流は、PNP型BJTモデル12のコレクタ電極C2に流れる電流である。第１の電流制御型電流源F2（14）から電流が流れることで、容量C5（16）に電荷が蓄積され、その充放電の電流を第２の電流制御型電流源F3（17）により、Nch型MOSFETモデル11のドレイン電極D1−ソース電極S1間に流すことでテイル電流を模擬する。この抵抗R5（15）と容量C5（16）のパラメータを調整することで短時間にテイル電流を模擬でき、シミュレーション結果を精度良く実測と一致させることが可能となる。
［実施形態３］
図３は、本発明の第３の実施形態に係るIGBTモデル(IGBTの過渡特性シミュレーション回路)の回路構成を示す図である。本発明の第３の実施形態に係るIGBTモデルは、図２に示した第２の実施形態に係るIGBTモデルの回路構成で、Nch型MOSFETモデル11のゲート電極G1−ドレイン電極D1間に電圧制御型電流源GV1（18）を付加したモデルである。本発明の第３の実施形態に係るIGBTモデルは、図２に示した第２の実施形態に係るIGBTモデルの回路構成と基本的には同じであるため、回路構成として付加された構成部分についてのみ説明する。
【００２６】
本発明の第３の実施形態に係るIGBTモデルは、図２に示した第２の実施形態に係るIGBTモデルの回路構成に付加した電圧制御型電流源GV1（18）で、ゲート電極G1−ドレイン電極D1に流れる電流を制御することで、過渡特性に大きく影響するゲート電極G1−ドレイン電極D1間容量を制御するようにしたものである。これにより、テイル電流を模擬する際に更に実測結果との差を低減させる、つまりフィッティング精度を向上させることが可能となる。
【符号の説明】
【００２７】
11  Nch型MOSFETモデル
12  PNP型BJT(Bipolar Junction Transistor)モデル
13  電流制御型電流源（F1）
14  第１の電流制御型電流源（F2）
15  抵抗（R5）
16  容量（C5）
17  第２の電流制御型電流源（F3）
18  電圧制御型電流源（GV1）
G   ゲート端子
C   コレクタ端子
E   エミッタ端子
G1  ゲート電極
D1  ドレイン電極
S1  ソース電極
B1  バルク電極
B2  ベース電極
C2  コレクタ電極
E2  エミッタ電極
【図２】
2010257174.tif 000003
【図３】
2010257174.tif 000004
【図４】
2010257174.tif 000005
【図５】
2010257174.tif 000006
【図８】
2010257174.tif 000007
【図１】
2010257174.tif 000008
【図６】
2010257174.tif 000009
【図７】
2010257174.tif 000010