(57)【要約】【課題】増幅装置及び送信装置において、増幅器から出力される送信信号について十分なピーク電力を確保する。【解決手段】増幅装置の増幅器は、ドレイン電圧の制御を受ける第１の増幅素子と、第２の増幅素子とを備え、第１の増幅素子と第２の増幅素子とのそれぞれを用いて増幅した送信信号を合成して出力する。この増幅器で出力された信号の一部を用いて生成されたフィードバック信号と入力信号との間の差分に基づいて得られる補償係数を用いて、入力信号に対して歪補償処理を行う。歪補償部による歪補償処理前の入力信号のパワーレベルと所定の閾値との比較に基づいて第１の増幅素子のドレイン電圧を制御する。送信装置はこの増幅装置を用いる。【選択図】  図１
2010226190.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に処理を行って送信信号を生成し、生成した前記送信信号を増幅して出力する増幅装置であって、
ドレイン電圧の制御を受ける第１の増幅素子と、第２の増幅素子とを備え、前記第１の増幅素子と前記第２の増幅素子とのそれぞれを用いて増幅した送信信号を合成して出力する増幅器と、
前記増幅器で出力された信号の一部を用いて生成された前記入力信号に対応するフィードバック信号と前記入力信号との間の差分に基づいて得られる補償係数を用いて、前記入力信号に対して歪補償処理を行う歪補償部と、
前記歪補償部による前記歪補償処理前の前記入力信号のパワーレベルと所定の閾値との比較に基づいて前記第１の増幅素子のドレイン電圧を制御するドレイン電圧制御部と、
を有することを特徴とする増幅装置。
【請求項２】
前記ドレイン電圧制御部は、前記ドレイン電圧を制御する制御信号として制御係数を生成し、
前記入力信号のパワーレベルが前記閾値を越えるとき、前記歪補償部が生成する前記補償係数の絶対値が小さくなるように、前記制御係数を補正する補正係数を生成することにより、前記第１の増幅素子の出力の位相を前記第２の増幅素子の出力の位相に近づける、補正部を有する、請求項１に記載の増幅装置。
【請求項３】
前記歪補償部、前記ドレイン電圧制御部および前記補正部は、それぞれ前記入力信号のパワーレベルに対応して値が記録された参照テーブルを有し、前記補償係数、前記制御係数、および前記補正係数は、いずれも前記参照テーブルを参照して得られた値である、請求項２に記載の増幅装置。
【請求項４】
前記増幅器は、キャリアアンプとピークアンプを備えるドハティ増幅器であり、ドレイン電圧の制御を受ける前記第１の増幅素子はキャリアアンプであり、前記第２の増幅素子はピークアンプである、請求項１〜３のいずれか１項に記載の増幅装置。
【請求項５】
前記ドレイン電圧制御部は、前記入力信号のパワーレベルが前記閾値以下のとき、パワーレベルが低いほどドレイン電圧が低下するように制御する、請求項１〜４のいずれか１項に記載の増幅装置。
【請求項６】
デジタルの入力信号から送信信号を生成する送信装置であって、
入力信号をＤＡ変換し、ＤＡ変換した入力信号に直交変調を行って送信信号を生成する送信信号生成部と、
ドレイン電圧の制御を受ける第１の増幅素子と、第２の増幅素子とを備え、生成された前記送信信号を、前記第１の増幅素子と前記第２の増幅素子を用いて増幅し、前記第１の増幅素子の出力と、前記第２の増幅素子の出力とを合成することにより増幅した送信信号を生成する増幅器と、
前記増幅器による非線形歪を除去するために、前記増幅した送信信号をフィードバックして入力信号に対応するフィードバック信号を生成するフィードバック処理部と、
生成した前記フィードバック信号とＤＡ変換前の前記入力信号との差分に基づいて、前記増幅器の非線形歪の補償を行うための補償係数を生成し、ＤＡ変換前に、前記補償係数を用いて前記入力信号に対して補償を行う歪補償部と、
前記歪補償部による補償前の前記入力信号を用いて前記第１の増幅素子のドレイン電圧を制御するドレイン電圧制御信号を生成し、前記ドレイン電圧を制御するドレイン電圧制御部と、
前記歪補償部による補償前の入力信号のパワーレベルが予め定められた閾値を越えるとき、前記第１の増幅素子の出力の位相が前記第２の増幅素子の出力の位相に近づくように、前記ドレイン電圧制御信号を補正する制御信号補正部と、を有することを特徴とする送信装置。
【請求項７】
前記入力信号のパワーレベルが前記閾値を越えるとき、前記制御信号補正部は、前記歪補償部が生成する前記補償係数の絶対値が小さくなるように、前記ドレイン電圧制御信号を補正する補正係数を生成することにより、前記第１の増幅素子の出力の位相を前記第２の増幅素子の出力の位相に近づける、請求項６に記載の送信装置。
【請求項８】
前記歪補償部、前記ドレイン電圧制御部および前記制御信号補正部は、それぞれ前記入力信号のパワーレベルに対応して値が記録された参照テーブルを有し、前記補償係数、前記ドレイン電圧制御信号の制御係数、および前記制御信号補正部で生成される前記補正係数は、いずれも前記参照テーブルを参照して得られた値である、請求項７に記載の送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信システムにおいて送信信号を増幅する増幅器を備えた増幅装置および送信装置に関する。
【背景技術】
【０００２】
無線通信に用いる送信装置には、一般に電力増幅装置が用いられる。この電力増幅装置は、電力効率が高いことおよび非線形歪が小さいことが求められている。高い電力効率を得るために、近年では、電力増幅装置にドハティ増幅器等の増幅器が用いられるようになってきた。一方、非線形歪を低下するために、歪補償回路が増幅器と併用される。
【０００３】
ドハティ増幅器は、キャリアアンプとピークアンプとを備える。キャリアアンプは、ＡＢ級バイアスの設定により、比較的線形性の良い動作をするように設定されている。ピークアンプはＣ級バイアスに設定されている。このため、キャリアアンプは、常に入力信号の増幅が行われるが、ピークアンプは、瞬時電力が小さいときは増幅を行わず、瞬時電力が大きいときピーク電力近傍で増幅を行う。このため、瞬時電力が小さいとき消費電力は少なくて済む。瞬時電力が大きいときキャリアアンプの出力とピークアンプの出力が合成されて1つの大きな出力信号が生成される。これにより、ドハティ増幅器は高い電力効率を確保することができる。
【０００４】
一方、ドハティ増幅器は十分な線形性を有さず、例えば、ＡＭ／ＡＭ特性（入力振幅−出力振幅の特性）やＡＭ／ＰＭ特性（入力振幅−出力の位相の特性）等の非線形性により、増幅した送信信号に歪が発生する。図１０（ａ）に示すように、ＡＭ／ＡＭ特性のうち、入力電力の高い領域では、非線形特性により非線形歪が発生する。また、図１０（ｂ）に示すように、周波数特性において、サイドローブが立ち上がり、この部分で非線形歪が発生する。このため、無線通信における隣接チャンネルに漏洩し易く、隣接チャンネルに対する雑音となり、通信品質は劣化する。特に、近年の無線通信に用いる送信装置では、ピーク電力対平均電力比（ＰＡＰＲ）が大きいため広い電力の範囲で線形性が求められるが、上記ドハティ増幅器は十分な線形性を有さないため、非線形歪の問題が生じていた。
このドハティ増幅器の問題解決のために、プリデストーション回路等の歪補償回路が設けられている。プリデストーション歪補償回路は、非線形歪を解消するため、増幅器の非線形性を考慮して予め非線形性の逆特性を表す補償係数を入力信号に乗算することで、増幅前の入力信号に前歪処理を施す。この補償された入力信号が増幅器で増幅されるとき、非線形性の逆特性と非線形性が相殺されるので、補償前の入力信号が線形に増幅されたようにすることができる。図１１（ａ）に示すように、ドハティ増幅器のゲイン（利得）がベースバンド信号の振幅の大きい領域で低下するとき、図１１（ｂ）に示すようなゲインの逆特性（逆数）を用いて歪補償をすることで、ゲインがベースバンド信号の振幅によらず一定になるようにすることができる。
【０００５】
図１２には、従来の歪補償部と電力増幅器を備えた送信装置１００の例が示されている。送信装置１００は、送信系１０２と、フィードバック系１３０とを有する。
【０００６】
送信系１０２は、ベースバンド信号発生装置１０４と、シリアル／パラレル変換器１０６と、歪補償部１０８と、デジタルアナログ変換器１１０と、直交変調器１１２と、電力増幅器１１８と、アンテナ１２０とを備える。
ベースバンド信号発生装置１０４は、デジタルのＩ信号（In-Phase信号）とＱ信号（Quadrature-Phase信号）で構成されるベースバンド信号をシリアル信号として発生する。シリアル／パラレル変換器１０６は、Ｉ信号とＱ信号の２信号にシリアル−パラレル変換を行う。歪補償部１０８は、電力増幅器の非線形性を補償するためにＩ信号とＱ信号に補償係数を乗算して歪の前補償をする。デジタルアナログ変換器１１０は、補償されたＩ信号及びＱ信号をアナログ変換する。直交変調器１１２は、アナログ変換されたＩ信号及びＱ信号を直交変調し送信信号を生成する。電力増幅器１１８は、直交変調器１１２から出力された送信信号を増幅し出力する。アンテナ１２０は、この電力増幅器１１８で増幅された送信信号を用いて電波を放射する。
【０００７】
一方、フィードバック系１３０は、方向性結合器１３２と、ダウンコンバータ１３４と、アナログデジタル変換器１３８とを備える。
方向性結合器１３２は、電力増幅器１１８で出力された送信信号の一部を分離し、ダウンコンバータ１３４は、当該分離した信号をダウンコンバージョンにより周波数変換する。アナログデジタル変換器１３８は、入力された信号をデジタル変換し、フィードバック信号を生成する。アナログデジタル変換器１３８から出力されたフィードバック信号は歪補償部１０８に供給され、補償係数の生成に用いられる。
このような歪補償部と電力増幅器を備える送信装置が、従来から用いられている。
【０００８】
また、下記特許文献１には、電力効率がよく、非線形歪が小さく、更に出力信号に応じた精度の高い歪補償を行うことができる電力増幅器が記載されている。
当該文献に記載の電力増幅器は、ドハティ増幅器と、プリディストーション部と、入力電力とゲート電圧とを対応付けて記憶するバイアス制御テーブルを備え、検出された入力電力に基づいてバイアス制御テーブルを参照して、ピーク増幅器のゲート電圧を制御するバイアス制御部とを有する電力増幅器である。この電力増幅器のバイアス制御テーブルが、入力電力が小さい場合にはＣ級のゲート電圧を対応付け、入力電力が大きい場合にはＡＢ級のゲート電圧を対応付けて記憶するバイアス制御テーブルである。さらに、この電力増幅器は、ドハティ増幅器の出力信号中の非線形歪を検出する歪検出部と、歪検出部で検出された非線形歪に基づいて、非線形歪が小さくなるよう、プリディストーション部の逆特性とバイアス制御テーブルを適応的に更新する制御部とを備えた構成となっている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１３１１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、上記文献の電力増幅器では、ドハティ増幅器において、出力電力をピーク電力近傍で用いるとき十分なパワーが出ない、といった問題がある。この問題は、図１２に示す送信装置でも同様の問題が生じる。
【００１１】
そこで、本発明は、増幅装置及び送信装置において、増幅器から出力される送信信号について十分なピーク電力を確保することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の実施例の一態様によれば、入力信号に処理を行って送信信号を生成し、生成した前記送信信号を増幅して出力する増幅装置であり、
（Ａ）ドレイン電圧の制御を受ける第１の増幅素子と、第２の増幅素子とを備え、前記第１の増幅素子と前記第２の増幅素子とのそれぞれを用いて増幅した送信信号を合成して出力する増幅器と、
（Ｂ）前記増幅器で出力された信号の一部を用いて生成された前記入力信号に対応するフィードバック信号と前記入力信号との間の差分に基づいて得られる補償係数を用いて、前記入力信号に対して歪補償処理を行う歪補償部と、
（Ｃ）前記歪補償部による前記歪補償処理前の前記入力信号のパワーレベルと所定の閾値との比較に基づいて前記第１の増幅素子のドレイン電圧を制御するドレイン電圧制御部と、
を有する。
【００１３】
本発明の実施例の一態様によれば、送信装置は、デジタルの入力信号から送信信号を生成する送信装置であって、
（Ｄ）入力信号をＤＡ変換し、ＤＡ変換した入力信号に直交変調を行って送信信号を生成する送信信号生成部と、
（Ｅ）ドレイン電圧の制御を受ける第１の増幅素子と、第２の増幅素子とを備え、生成された前記送信信号を、前記第１の増幅素子と前記第２の増幅素子を用いて増幅し、前記第１の増幅素子の出力と、前記第２の増幅素子の出力とを合成することにより増幅した送信信号を生成する増幅器と、
（Ｆ）前記増幅器による非線形歪を除去するために、前記増幅した送信信号をフィードバックして入力信号に対応するフィードバック信号を生成するフィードバック処理部と、
（Ｇ）生成した前記フィードバック信号とＤＡ変換前の前記入力信号との差分に基づいて、前記増幅器の非線形歪の補償を行うための補償係数を生成し、ＤＡ変換前に、前記補償係数を用いて前記入力信号に対して補償を行う歪補償部と、
（Ｈ）前記歪補償部による補償前の前記入力信号を用いて前記第１の増幅素子のドレイン電圧を制御するドレイン電圧制御信号を生成し、前記ドレイン電圧を制御するドレイン電圧制御部と、
（Ｉ）前記歪補償部による補償前の入力信号のパワーレベルが予め定められた閾値を越えるとき、前記第１の増幅素子の出力の位相が前記第２の増幅素子の出力の位相に近づくように、前記ドレイン電圧制御信号を補正する制御信号補正部と、を有する。
【発明の効果】
【００１４】
増幅装置および送信装置において、増幅器から出力される送信信号について十分なピーク電力を確保することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の送信装置の一実施形態である送信装置の概略構成図である。
【図２】図１に示す送信装置に用いられる電力増幅装置の概略構成図である。
【図３】図１に示す送信装置に用いる歪補償部の構成を説明する図である。
【図４】（ａ）〜（ｃ）は、図１に示す送信装置で用いる参照テーブルの例を示す図である。
【図５】図１に示す送信装置の制御信号補正部で行われる補正係数の算出の一例のフローを示すフローチャートである。
【図６】（ａ）および（ｂ）は、図１に示す送信装置で行うドレイン電圧制御について説明する図である。
【図７】図１に示す送信装置で行うドレイン電圧制御と出力電力との関係を説明する図である。
【図８】（ａ）は、図１に示す送信装置で行うドレイン電圧制御による各アンプからの出力の位相特性を示す図であり、（ｂ）は、従来の送信装置における各アンプからの出力の位相特性を示す図である。
【図９】（ａ）および（ｂ）は、図１に示す送信装置で行うドレイン電圧制御による効果を説明する図である。
【図１０】（ａ）および（ｂ）は、従来の電力増幅装置の非線形歪を説明する図である。
【図１１】（ａ）および（ｂ）は、電力増幅器における歪補償を説明する図である。
【図１２】従来の送信装置の概略構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例の電力増幅装置および送信装置について詳細に説明する。
【００１７】
（送信装置の全体構成）
図１は、本発明の送信装置の一実施形態である送信装置１０の概略構成図である。図２は、送信装置１０の一部を構成する電力増幅装置１１の概略構成図である。電力増幅装置１１は、後述するように、ドハティ増幅器である電力増幅器２８を含み、歪補償部１８から方向性結合器４２の間の処理部を構成する。
【００１８】
送信装置１０は、送信系１２と、フィードバック系４０と、ドレイン電圧制御系５０とを有する。
送信装置１０は、ベースバンド信号であるＩ信号およびＱ信号からなる入力信号に対して、出力信号の一部を分離した信号（フィードバック信号）を用いて生成される補償係数を用いて歪補償処理を行う。この後、送信装置１０は、キャリアアンプ２８ａ（図２参照）およびピークアンプ２８ｂ（図２参照）を備えるドハティ増幅器を電力増幅器２８として用いて送信信号を増幅する。その際、ドハティ増幅器のキャリアアンプのドレイン電圧は制御されている。このドレイン電圧の制御は、歪補償前の入力信号のパワーレベルに基づいて生成されるドレイン電圧制御信号を用いて行われる。なお、上記パワーレベルは、ベースバンド信号であるＩ信号及びＱ信号からなる入力信号のエンベロープ信号から得られたものである。さらに、入力信号のパワーレベルが予め定められた閾値を越えるとき、キャリアアンプの出力の位相がピークアンプの出力の位相に近づくように、送信装置１０はドレイン電圧制御信号を補正するように動作する。
【００１９】
（送信系の構成）
送信装置１０の送信系１２は、送信信号発生装置１４と、シリアル／パラレル変換器１６と、歪補償部１８と、デジタルアナログ変換器２０と、直交変調器２２と、電力増幅器２８と、アンテナ３０とを備える。
送信信号発生装置１４は、デジタルベースバンド信号であるＩ信号およびＱ信号で構成されるシリアル信号を発生する。シリアル／パラレル変換器１６は、Ｉ信号およびＱ信号の２信号をパラレル信号に変換するシリアル−パラレル変換を行い、入力信号を生成する。歪補償部１８は、電力増幅器２８の非線形性を補償するためにＩ信号およびＱ信号のそれぞれに補償係数を乗算して歪補償処理を行う。デジタルアナログ変換器２０は、歪補償処理が施されたＩ信号およびＱ信号をアナログ変換する。直交変調器２２は、アナログ変換されたＩ信号およびＱ信号の直交変調を行う。その際、周波数のアップコンバージョンも行われ、送信信号が生成される。電力増幅器２８は、送信信号を増幅し、アンテナ３０は、増幅した送信信号を用いて電波を放射する。なお、歪補償部１８および電力増幅器２８については後述する。
【００２０】
（フィードバック系の構成）
送信装置１０のフィードバック系４０は、方向性結合器４２と、ダウンコンバータ４４と、アナログデジタル変換器４８とを備える。
方向性結合器４２は、電力増幅器２８で増幅された送信信号の一部を分離し、ダウンコンバータ４４は分離した送信信号をダウンコンバージョンする。アナログデジタル変換器４８は、入力した信号をデジタル変換し、フィードバック信号を生成する。生成されたフィードバック信号は、歪補償部１８内の所定の回路にて入力信号（Ｉ信号およびＱ信号）に対応するフィードバック信号に変換され、このフィードバック信号が補償係数の生成に用いられる。このように、方向性結合器４２、ダウンコンバータ４４、およびアナログデジタル変換器４８および歪補償部１８内の上記所定の回路は、送信信号からデジタルのフィードバック信号を生成するためのフィードバック処理部を構成する。
【００２１】
（ドレイン電圧制御系の構成）
一方、送信装置１０のドレイン電圧制御系５０は、Ｖｄｓ制御信号生成部５２と、制御信号補正部５４と、ＤＶＣ部５６とを備える。Ｖｄｓ制御信号生成部５２と、制御信号補正部５４は、例えばＤＳＰ（Digital Signal Processor）を用いて構成される。
ドレイン電圧制御系５０は、入力信号から生成されるエンベロープ信号を用いて入力信号のパワーレベルを算出し、このパワーレベルに応じてドレイン電圧Ｖｄｓを制御するためのドレイン電圧制御信号を生成する。ここで、ドレイン電圧制御信号は、ドレイン電圧ＶｄｓをＤＶＣ部５６から出力するための制御信号であり、キャリアアンプ２８ａのドレイン電圧Ｖｄｓを制御する信号である。このドレイン電圧制御信号は、入力信号のパワーレベルが予め定められた閾値を越えるとき、後述する電力増幅器２８のキャリアアンプ２８ａの出力の位相がピークアンプ２８ｂの出力の位相に近づくように補正される。すなわち、入力信号のパワーレベルが予め定められた閾値を越えるとき、ドレイン電圧の制御に補正が加えられる。
電力増幅器２８は、高効率で増幅させるために、入力信号のパワーレベルが予め定められた閾値を越えるとき、飽和領域近傍（ピーク電力の近傍）で動作させることがある。したがって、入力信号のパワーレベルに従ってドレイン電圧Ｖｄｓを制御することで、電力効率を向上させることができる。Ｖｄｓ制御信号生成部５２、制御信号補正部５４、およびＤＶＣ部５６については後述する。
【００２２】
（電力増幅器）
送信系１２の電力増幅器２８は、キャリアアンプ２８ａとピークアンプ２８ｂを備えたドハティ増幅器であり、キャリアアンプ２８ａの出力とピークアンプ２８ｂの増幅素子の出力とを合成して増幅した送信信号を出力する。キャリアアンプ２８ａのドレイン電圧Ｖｄｓは、ＤＶＣ部５６により印加されて制御される。キャリアアンプ２８ａのドレイン電圧Ｖｄｓの制御を行うことにより、入力信号の電力を高効率で増幅させる。さらに、キャリアアンプ２８ａのドレイン電圧Ｖｄｓの制御を行うことにより、出力電力がピーク電力近傍にあるとき、キャリアアンプ２９ａの出力の位相をピークアンプ２９ｂの出力の位相と同相になるように調整して、出力電力がより高くなるようにする。出力電力がピーク電力近傍にあるか否かは、入力信号のパワーレベルが予め定められた閾値を越えるか否かで判断される。なお、ピークアンプ２８ｂではなく、キャリアアンプ２８ａのドレイン電圧Ｖｄｓを制御するのは、ピークアンプ２８ｂの動作頻度が少なく、ピークアンプ２８ａのドレイン電圧を制御しても制御による効果が十分に得られないからである。電力増幅器２８は、この他図示されないが、分配器および１／４波長線路を備えて構成される。
【００２３】
（歪補償部）
送信系１２の、図２中に示す歪補償部１８は、例えばＤＳＰ（Digital Signal Processor）を用いて構成され、遅延調整回路４９ａ，４９ｂと、差分演算器４９ｃと、演算回路４９ｄと、ＬＵＴ４９ｅと、アドレス生成部４９ｆとを有する。
遅延調整回路４９ａは、アナログデジタル変換器４８から供給されたフィードバック信号を遅延調整し、遅延調整回路４９ｂは、歪補償処理前の入力信号を遅延調整する。差分演算器４９ｃは、入力信号と、この入力信号に対応するフィードバック信号との差分を演算する。遅延調整器４９ａ，４９ｂを用いることにより、フィードバック信号と入力信号との差分を演算するとき、フィードバック信号および入力信号のそれぞれのタイミングを調整することができる。
【００２４】
演算回路４９ｄは、差分演算器４９ｃで演算された差分を用いて、既に算出されている補償係数ｈn（p）から入力信号に乗算するための補償係数ｈn+1（p）を新たに算出する。ここで、ｎは繰り返し回数、ｐは入力信号のパワー（入力電力）であり、ｐ＝（Ｉ2＋Ｑ2）（ＩはＩ信号の値、ＱはＱ信号の値）である。すなわち、補償係数ｈk（p）（ｋは１以上の整数）(以降、補償係数を代表して表すときｈk（p）と表す。)は、入力信号とフィードバック信号との差分に応じて繰り返し算出される。なお、ｐは、（Ｉ2＋Ｑ2）の替わりに（Ｉ2＋Ｑ2）(1/2)を用いてもよい。
【００２５】
図３は、すでに算出されているｎ番目の補償係数ｈn（p）から（ｎ＋１）番目の補償係数ｈn+1（p）を算出するフローを説明する図である。この補償係数ｈn+1（p）の算出は、ＬＭＳ（Least Mean Square）アルゴリズムを用いた適応信号処理を用いて以下のように行われる。
以下、Ｉ信号およびＱ信号からなる入力信号を複素数表示でｘ（ｔ）と表し、入力信号に対応するフィードバック信号を複素数表示でｙ（ｔ）と表し、その差分をｅ（ｔ）と表す。
【００２６】
まず、差分ｅ（ｔ）に更新量のステップパラメータサイズを表すμが、乗算器４９ｇを用いて乗算され、さらに、この乗算結果に、乗算器４９ｈを用いて、ｈn（p）・y*（ｔ）が乗算される。ｈn（p）・y*（ｔ）（y*（ｔ）は、y（ｔ）複素共役である。）は、フィードバック信号ｙ（ｔ）から複素共役生成部４９ｉを用いて生成された複素共役フィードバック信号y*（ｔ）と補償係数ｈn（p）とを、乗算器４９ｊを用いて得られた信号である。さらに、乗算器４９ｈで算出されたｈn（p）・y*（ｔ）・μ・ｅ（ｔ）に、加算器４９ｋを用いてｎ番目の補償係数ｈn（p）が加算されることにより（ｎ＋１）番目の補償係数ｈn+1（p）が算出される。なお、加算器４９ｋや乗算器４９ｊに用いるｎ番目の補償係数ｈn（p）は、加算器４９ｋによる加算のために、遅延調整回路４９ｌによりタイミング調整される。
【００２７】
ＬＵＴ４９ｅは、演算回路４９ｄで逐次算出される補償係数ｈk（p）（ｋは１以上の整数）を、入力信号のパワーｐから定まるアドレス値と対応付けて、補償係数ｈ（p）として記録したテーブルである。ＬＵＴ４９ｅは、後述するアドレス生成部４９ｆからアドレス信号が供給されると、このアドレス信号を用いてＬＵＴ４９ｅの入力信号のパワーｐに対応する補償係数ｈ（p）を参照して取り出し、この補償係数ｈ（p）を乗算器４９ｍに出力する。
アドレス生成部４９ｆは、歪補償前の入力信号ｘ（ｔ）から、入力信号のエンベロープ信号を生成し、このエンベロープ信号から求まるパワーｐに基づいてアドレス信号を生成する。アドレス信号は、例えば、パワーｐのレベルに応じて定まる１０ビットのアドレス値（０〜１０２３のいずれかの値）を持つ。さらに、ＬＵＴ４９ｅにおいて補償係数を補償係数ｈn+1（p）に更新するとき、アドレス信号を遅延出力するために、アドレス生成部４９ｆは遅延調整器を備える。
【００２８】
こうして、ＬＵＴ４９ｅは、図４（ａ）に示すように、アドレス生成部４９ｆから供給されたアドレス信号のアドレス値に応じて、このアドレス値に対応した補償係数ｈ（p）を取り出し、乗算器４９ｍにて、入力信号ｘ（ｔ）に補償係数ｈ（p）を乗算する。入力信号ｘ（ｔ）はＩ信号とＱ信号を含み、補償係数ｈ（p）もＩ信号およびＱ信号に対応した２つの値（実数部と虚数部）を有するので、乗算器４９ｍにおける乗算もこれらの信号及び値に対応した乗算処理を行うように構成される。
さらに、ＬＵＴ４９ｅは、歪補償に用いる補償係数ｈ(p)とアドレス値に対応するパワーｐを、制御信号補正部５４に供給する。
図４（ａ）は、ＬＵＴ４９ｅが保有する参照テーブルの一例を示す図である。入力信号のパワーｐを量子化したパワーｐiに対応したアドレス値が設定され、このアドレス値の参照テーブルには補償係数ｈ（ｐi）（ｉは０〜１０２３の整数）が記録されている。
【００２９】
（Ｖｄｓ制御信号生成部、制御信号補正部、ＤＶＣ部）
ドレイン電圧制御系５０のＶｄｓ制御信号生成部５２は、図２に示すように、歪補償処理前の入力信号に基づいて、ドレイン電圧制御信号を生成するＶｄｓテーブル・信号生成部５２ａと、生成されたドレイン電圧制御信号を、補正係数と乗算することにより補正する乗算器５２ｂとを有し、補正されたドレイン電圧制御信号をＤＶＣ部５６に供給する。
具体的には、Ｖｄｓテーブル・信号生成部５２ａは、例えば、パワー抽出部と、Ｖｄｓ参照テーブルと、を有する。パワー抽出部は、歪補償前の入力信号ｘ（ｔ）のエンベロープ信号を算出して入力信号のパワーレベルを求め、このパワーレベルに応じてアドレス値を出力する。Ｖｄｓ参照テーブルは、所望のドレイン電圧ＶｄｓをＤＶＣ部５６で出力するためのＶｄｓ制御信号を生成するために用いるＶｄｓ制御係数を記録する。Ｖｄｓ参照テーブルは、パワー抽出部が出力したアドレス値に応じてＶｄｓ制御係数を選択して出力する。
乗算器５２ｂは、Ｖｄｓテーブル・信号生成部５２ａから出力されたＶｄｓ制御係数を、後述する制御信号補正部５４から供給される補正係数と乗算して補正し、この乗算結果をＶｄｓ制御信号として出力する。このようなＶｄｓ制御信号により、電力増幅器２８は増幅動作を高効率にすることができる。
図４（ｂ）は、Ｖｄｓ参照テーブルの一例を示す図である。入力信号のパワーを量子化したパワーｐiのレベル（パワーレベル）に対応したアドレス値が設定され、このアドレス値の参照テーブルにはＶｄｓ制御係数である値ｈｖｄｓ（ｐi）（ｉは０〜１０２３の整数）が記録されている。
【００３０】
制御信号補正部５４は、図２に示すように、演算回路５４ａと補正用Ｖｄｓテーブル５４ｂとを有する。
演算回路５４ａは、ＬＵＴ４９ｅから供給されるパワーｐiと補償係数ｈ（ｐi）を用いて補正係数ｈｖ（ｐi）を算出する部分である。
具体的には、入力信号のパワーｐiのレベルが予め設定された閾値を越えるとき、キャリアアンプ２８ａの出力の位相がピークアンプ２８ｂの出力の位相に近づくように補正係数を定める。ここで、入力信号のパワーｐiのレベルが予め設定された閾値を越えるときとは、電力増幅器２８から出力した送信信号の出力電力がピーク電力近傍であるときをいう。
【００３１】
なお、キャリアアンプ２８ａの出力の位相がピークアンプ２８ｂの出力の位相に近づくようにするには、ドレイン電圧Ｖｄｓを上昇させるように補正するか、低下させるように補正するかは、キャリアアンプ２８ａとピークアンプ２８ｂの位相特性によって異なるので一概に定めることはできない。補正係数の算出は、例えば、ＬＵＴ４９ｅから供給される、入力信号のパワーｐiのレベルが予め設定された閾値を越えるときのピーク電力に対応する補償係数ｈ（ｐi）の絶対値が小さくなるように、より好ましくは最小値になるように、演算回路５４ａは補正係数を調整して算出する。
【００３２】
図５は、演算回路５４ａにおいて行われる補正係数ｈｖ（ｐi)の算出の流れを示すフローチャートである。
まず、演算回路５４ａは、ＬＵＴ４９ｅに記録されている補償係数ｈ（ｐi）（ｉ＝０〜１０２３）を読み込み取得する（ステップＳ１０）。
次に、補正用Ｖｄｓテーブル５４ｂ内の補正係数ｈｖ（ｐi)が初期設定される（ステップＳ１２）。このとき、すべての補正係数ｈｖ（ｐi)の値は１に設定される。補正係数ｈｖ（ｐi)は乗算器５２ｂにおいてＶｄｓ制御係数に乗算する値であるので、補正係数ｈｖ（ｐi)＝１のとき、Ｖｄｓ制御信号は補正されない。
【００３３】
次に、入力信号のパワーｐiのレベルと比較する閾値をｐtとしたとき、ｐi≧ｐtとなる補正係数ｈｖ（ｐi)を変更して、電力増幅器２８を動作させて歪補償部１８を動作させる。このとき、演算回路５４ａは、ＬＵＴ４９ｅに記録される補償係数ｈ（ｐi）を再度読み込み、補償係数ｈ（ｐi）の絶対値が小さくなったか否かを判定する。このとき、ＬＵＴ４９ｅに記録する補償係数ｈ（ｐi）は、演算回路４９ｄにおいて演算が行われて更新されたものである。こうして補正係数ｈｖ（ｐi)を変更することにより、ピーク電力に対応する補償係数ｈ（ｐi）の絶対値が小さくなるような、補正係数ｈｖ（ｐi)の変更の方向性が探索される（ステップＳ１４）。
【００３４】
次に、演算回路５４ａは、探索された補正係数ｈｖ（ｐi)の変更の方向性を用いて、補償係数ｈ（ｐi）の絶対値が最小となるときの補正係数ｈｖ（ｐi)を算出し、Ｖｄｓ補正用テーブルに書き込み、Ｖｄｓ補正用テーブルを更新する（ステップＳ１６）。
すなわち、演算回路５４ａは、ピーク電力に対応する補償係数ｈ（ｐi）の絶対値が小さくなるように、ドレイン電圧制御信号を補正する。
【００３５】
上記方法により、補正係数ｈｖ（ｐi)を算出することができるのは、以下の理由による。すなわち、入力信号のパワーｐiのレベルが上記閾値ｐtを越えたとき、すなわち、ピーク電力近傍でドレイン電圧Ｖｄｓの制御によってキャリアアンプ２８ａの出力の位相がピークアンプ２８ｂの出力の位相に極めて近づいたとき、同相で合成されるので、増幅した送信信号の出力電力は上昇する。すなわち、ピーク電力に対応するゲイン低下が抑えられる。このため、演算回路４９ｄでは、絶対値の小さい値（１に近づいた値）の補償係数ｈ（ｐi）が算出され、ＬＵＴ４９ｅは更新される。
したがって、演算回路５４ａは、まず、入力信号のパワーｐiのレベルが上記閾値ｐtを越えるか否かを判定し、このパワーｐiのレベルが上記閾値ｐtを越えるとき、ピーク電力に対応する補償係数ｈ（ｐi）が最小となるように、補正係数ｈｖ（ｐi）を算出する。算出される補正係数ｈ（ｐi）は、入力信号のパワーｐiのレベル毎に、補正用Ｖｄｓテーブル５４ｂに記憶される。
【００３６】
補正用Ｖｄｓテーブル５４ｂは、パワーｐiのレベルに応じた補正係数ｈｖ（ｐi）を、記録し、パワーｐiが供給されると補正用Ｖｄｓテーブル５４ｂから補正係数ｈｖ（ｐi）を呼び出し、この補正係数ｈｖ（ｐi）を乗算器５３ｂに供給する。
図４（ｃ）には、補正用Ｖｄｓテーブルの一例を示す図である。入力信号のパワーを量子化したパワーｐiに対応したアドレス値が設定され、このアドレス値の参照テーブルには補正係数ｈｖ（ｐi）（ｉは０〜１０２３の整数）が記録されている。
このように、ＬＵＴ４９ｅの参照テーブルと、Ｖｄｓテーブル・信号生成部５２ａのＶｄｓ参照テーブルと、補正用Ｖｄｓテーブル５４ｂが有する参照テーブルは、いずれも入力信号のパワーｐiのレベルに対応して値が記録された参照テーブルを有し、補償係数ｈ（ｐi）、ドレイン電圧制御部のＶｄｓ制御係数、および補正係数ｈｖ（ｐi）は、いずれもこれらの参照テーブルを参照して得られた値である。
【００３７】
ＤＶＣ部５６は、Ｖｄｓ制御信号生成部５２から供給されたＶｄｓ制御信号をデジタル信号からアナログ信号に変換するデジタルアナログ変換器と、アナログ変換されたＶｄｓ制御信号に基づいて、キャリアアンプ２８ａのドレイン端子に印加するドレイン電圧Ｖｄｓを出力する出力部とを備える。ＤＶＣ部５６から出力されたドレイン電圧Ｖｄｓは、キャリアアンプ２８ａのドレイン端子に印加される。ＤＶＣ部５６は、Ｖｄｓ制御信号生成部５２とともにドレイン電圧制御部５３を形成する。
【００３８】
送信装置１０は以上のように構成される。送信装置１０は、例えば光張り出し基地局等の張り出し基地局に用いることができる。なお、図１で示す電力増幅装置１１は、歪補償部１８と、電力増幅器２８と、Ｖｄｓ制御信号生成部５２およびＤＶＣ部５６を備えたドレイン電圧制御部５３と、制御信号補正部５４とを含んで構成される。
【００３９】
（送信装置の動作）
このような送信装置１０では、ベースバンド信号として作成され、パラレル信号に変換された入力信号が、歪補償部１８の前段でＶｄｓテーブル・信号生成部５２ａに供給される。Ｖｄｓテーブル・信号生成部５２ａでは、入力信号に基づいてエンベロープ信号が作成され、このエンベロープ信号から入力信号のパワーｐiが算出され、Ｖｄｓテーブル・信号生成部５２ａが保持する参照テーブルを用いて、補正前のＶｄｓ制御信号のＶｄｓ制御係数が取得され、この値が乗算器５２ｂに供給される。一方、ＬＵＴ４９ｅから出力されるエンベロープ信号を用いて作成される入力信号のパワーｐiのレベルが閾値を越えるとき、パワーｐiのレベルに応じた補正係数ｈｖ（ｐi）が補正用Ｖｄｓテーブル５４ｂから呼び出されて、乗算器５２ｂに供給される。この補正係数ｈｖ（ｐi）は、演算回路５４ａで算出されて補正用Ｖｄｓテーブル５４ｂに、パワーｐiと対応付けられて記録され更新されたものである。乗算器５２ｂでは、供給された補正係数がＶｄｓテーブル・信号生成部５２ａから供給されたＶｄｓ制御係数に乗算されてＶｄｓ制御信号とされ、ＤＶＣ部５６に提供される。ＤＶＣ部５６では、供給されたＶｄｓ制御信号に基づいてドレイン電圧Ｖｄｓが出力され、キャリアアンプ２８ａのドレイン端子に印加される。
【００４０】
一方、歪補償部１８では、入力信号のパワーｐiのレベルに応じて定まる補償係数ｈk（ｐi）が入力信号に乗算されて歪補償が行われる。この歪補償された入力信号は、アナログ信号に変換され、さらに直交変調が施され送信信号が生成される。この送信信号はドハティ増幅器である電力増幅器２８に供給されて増幅される。このとき、キャリアアンプ２８ａの動作はＤＶＣ部５６から供給されるドレイン電圧Ｖｄｓにより制御されている。したがって、出力電力がピーク電力近傍に位置するとき、キャリアアンプ２８ａの出力の位相がピークアンプ２８ｂの出力の位相に近づくので、互いの出力は同相の状態で合成される。したがって、合成によって作られる増幅した送信信号の出力パワーは上昇する。この送信信号は、アンテナ３０を介して電波となって放射される。
一方、増幅した送信信号の一部は、方向性結合器４２においてフィードバック系４０に分離され、ダウンコンバータ４４および、アナログデジタル変換器４８により、ダウンコンバージョンの周波数変換およびデジタル変換が順に行われる。これによって、Ｉ信号およびＱ信号からなる入力信号ｘ（ｔ）に対応するフィードバック信号ｙ（ｔ）が生成される。このフィードバック信号ｙ（ｔ）は、歪補償部１８に供給される。
【００４１】
歪補償部１８では、入力信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）とがタイミング調整されて、入力信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）との間の差分ｅ（ｔ）が算出される。この差分ｅ（ｔ）が、より小さくなるような補償係数ｈk（p）が予め設定された式に従って算出される。算出された補償係数ｈk（p）は、アドレス生成部４９ｆから供給されるアドレス信号、すなわち、エンベロープ信号のレベルを表した信号と対応付けられてＬＵＴ４９ｅに記録される。一旦、ＬＵＴ４９ｅに記憶保持されると、演算回路４９ｄが新たな値の補償係数を算出しない限り、ＬＵＴ４９ｅ内の補償係数の値が更新されることはない。したがって、これ以降、値の更新がされない限り、アドレス信号に対応する補償係数がＬＵＴ４９ｅから呼び出されて、乗算器４９ｍに供給される。値の更新が行われる場合、ＬＵＴ４９ｅ内の補償係数の値が更新された後、更新された値が呼び出されて、乗算器４９ｍに供給される。
【００４２】
このように、送信信号は、歪補償処理が行われることで非線形性が改善される他、キャリアアンプ２８ａのドレイン電圧Ｖｄｓの制御により、出力電力を増大することができる。また、低電力領域では、ドレイン電圧Ｖｄｓを制御によって、ドレイン電圧固定の場合よりも低下させることができるので、効率をより高めることができる。また、ドレイン電圧Ｖｄｓの制御において、入力信号のパワーのレベルが設定された閾値を越えるとき、キャリアアンプ２８ａの出力の位相が、ピークアンプ２８ｂの出力の位相に近づき、同じになるように、ドレイン電圧Ｖｄｓを制御するので、ピーク電力近傍に位置する出力電力をより大きく増大させることができる。
【００４３】
図６（ａ）は、ＤＶＣ部５６から出力されるドレイン電圧Ｖｄｓをドレイン電圧制御により上昇させる例を示している。演算回路５４は、入力信号のパワーｐiのレベルが閾値ｐtを越えるか否かを判定するが、図中のＶthは、この閾値ｐtに対応したＶｄｓの閾値電圧である。したがって、ドレイン電圧Ｖｄｓが閾値電圧Ｖthを越えるとき、ドレイン電圧制御によりドレイン電圧Ｖｄｓを上昇させる。このドレイン電圧Ｖｄｓは、上述したように、Ｖｄｓテーブル・信号生成部５２ａで作成されたＶｄｓ制御係数であるｈｖｄｓ（ｐi）に、補正用Ｖｄｓテーブル５４ｂから出力された補正係数ｈｖ（ｐi）が乗算されて得られたＶｄｓ制御信号に基づいて生成されたものである。なお、電圧Ｖmaxは、キャリアアンプ２８ａの過電圧保護のためのリミット電圧である。
【００４４】
図６（ｂ）は、図６（ａ）に示されるようなドレイン電圧Ｖｄｓの制御によって出力される送信信号の出力パワーＰoutの例を示している。キャリアアンプ２８ａのドレイン電圧制御によって、キャリアアンプ２８ａの出力の位相をピークアンプ２８ｂの出力の位相に揃えることができ、これにより、出力電力Ｐoutは図６（ｂ）に示すように上昇する。これにより、電力増幅器２８におけるピーク電力近傍のＡＭ−ＡＭ特性の非線形性を線形性に近づけることができ、電力効率を高めることができる。
【００４５】
図７は、ドレイン電圧制御により、電力増幅器２８から出力される送信信号の出力電力（パワー）とドレイン電圧Ｖｄｓとの関係を示す図である。図７中では、ドレイン電圧Ｖｄｓを所定の値（Ｖｄｓ１）としたＶｄｓ＝Ｖｄｓ１の直線Ａも示している。図中、Ｖmaxはリミット電圧であり、Ｖthは図６（ａ）に示す閾値電圧である。
図７に示される領域Ｒ1中の３本の異なる曲線は、送信装置１０における温度等の外的環境条件に応じて変化した特性を表している。
３つの曲線によると、例えばドレイン電圧をＶｄｓ１に固定した場合の出力電力に比べて、ドレイン電圧制御により出力電力を大きくすることができる。
なお、領域Ｒ2のような出力電圧が低い領域では、固定したドレイン電圧Ｖｄｓ＝Ｖｄｓ１に比べてドレイン電圧を小さくすることができるので、効率をより向上させることができる。
【００４６】
図８（ａ）は、制御信号補正部５４による補正を含んだドレイン電圧制御によりピーク電力の近傍でキャリアアンプ２８ａとピークアンプ２８ｂの出力の位相が揃うことを示している。一方、図８（ｂ）に示すように、ドレイン電圧ＶｄｓをＶｄｓ１に固定した条件では、ピーク電力の近傍でキャリアアンプ２８ａとピークアンプ２８ｂの出力の位相が揃わないことを示している。図８（ａ）に示すように、キャリアアンプ２８ａとピークアンプ２８ｂの出力の位相を揃えることにより、２つの出力の合成された信号の出力電力はより増大することは明らかである。実際、これにより、出力電力は５２．４ｄＢｍから５２．７ｄＢｍに増大した。
【００４７】
図９（ａ）は、ドレイン電圧制御（ＤＶＣ動作）による利得の効果を、図９（ｂ）は、ドレイン電圧制御によるドレイン効率の向上の例を示している。
図９（ａ）によると、ドレイン電圧制御により、利得がフラットとなり安定した利得を得ることができる。また、図９（ｂ）によると、ドレイン電圧Ｖｄｓ＝Ｖｄｓ１の固定条件の場合に比べて、ドレイン電圧制御の場合のドレイン効率が、出力電力４５ｄＢｍにおいて約１７％向上することがわかる。
【００４８】
以上の実施形態に関し、以下の付記を開示する。
【００４９】
（付記１）
入力信号に処理を行って送信信号を生成し、生成した前記送信信号を増幅して出力する増幅装置であって、
ドレイン電圧の制御を受ける第１の増幅素子と、第２の増幅素子とを備え、前記第１の増幅素子と前記第２の増幅素子とのそれぞれを用いて増幅した送信信号を合成して出力する増幅器と、
前記増幅器で出力された信号の一部を用いて生成された前記入力信号に対応するフィードバック信号と前記入力信号との間の差分に基づいて得られる補償係数を用いて、前記入力信号に対して歪補償処理を行う歪補償部と、
前記歪補償部による前記歪補償処理前の前記入力信号のパワーレベルと所定の閾値との比較に基づいて前記第１の増幅素子のドレイン電圧を制御するドレイン電圧制御部と、
を有することを特徴とする増幅装置。
【００５０】
（付記２）
前記ドレイン電圧制御部は、前記ドレイン電圧を制御する制御信号として制御係数を生成し、
前記入力信号のパワーレベルが前記閾値を越えるとき、前記歪補償部が生成する前記補償係数の絶対値が小さくなるように、前記制御係数を補正する補正係数を生成することにより、前記第１の増幅素子の出力の位相を前記第２の増幅素子の出力の位相に近づける、補正部を有する、付記１に記載の増幅装置。
【００５１】
（付記３）
前記歪補償部、前記ドレイン電圧制御部および前記補正部は、それぞれ前記入力信号のパワーレベルに対応して値が記録された参照テーブルを有し、前記補償係数、前記ドレイン電圧の制御信号に用いる制御係数、および前記補正係数は、いずれも前記参照テーブルを参照して得られた値である、付記２に記載の増幅装置。
【００５２】
（付記４）
前記増幅器は、キャリアアンプとピークアンプを備えるドハティ増幅器であり、ドレイン電圧の制御を受ける前記第１の増幅素子はキャリアアンプであり、前記第２の増幅素子はピークアンプである、付記１〜３のいずれか１つに記載の増幅装置。
【００５３】
（付記５）
前記ドレイン電圧制御部は、前記入力信号のパワーレベルが前記閾値以下のとき、パワーレベルが低いほどドレイン電圧が低下するように制御する、付記１〜４のいずれか１つに記載の増幅装置。
【００５４】
（付記６）
デジタルの入力信号から送信信号を生成する送信装置であって、
入力信号をＤＡ変換し、ＤＡ変換した入力信号に直交変調を行って送信信号を生成する送信信号生成部と、
ドレイン電圧の制御を受ける第１の増幅素子と、第２の増幅素子とを備え、生成された前記送信信号を、前記第１の増幅素子と前記第２の増幅素子を用いて増幅し、前記第１の増幅素子の出力と、前記第２の増幅素子の出力とを合成することにより増幅した送信信号を生成する増幅器と、
前記増幅器による非線形歪を除去するために、前記増幅した送信信号をフィードバックして入力信号に対応するフィードバック信号を生成するフィードバック処理部と、
生成した前記フィードバック信号とＤＡ変換前の前記入力信号との差分に基づいて、前記増幅器の非線形歪の補償を行うための補償係数を生成し、ＤＡ変換前に、前記補償係数を用いて前記入力信号に対して補償を行う歪補償部と、
前記歪補償部による補償前の前記入力信号を用いて前記第１の増幅素子のドレイン電圧を制御するドレイン電圧制御信号を生成し、前記ドレイン電圧を制御するドレイン電圧制御部と、
前記歪補償部による補償前の入力信号のパワーレベルが予め定められた閾値を越えるとき、前記第１の増幅素子の出力の位相が前記第２の増幅素子の出力の位相に近づくように、前記ドレイン電圧制御信号を補正する制御信号補正部と、を有することを特徴とする送信装置。
【００５５】
（付記７）
前記入力信号のパワーレベルが前記閾値を越えるとき、前記制御信号補正部は、前記歪補償部が生成する前記補償係数の絶対値が小さくなるように、前記ドレイン電圧制御信号を補正する補正係数を生成することにより、前記第１の増幅素子の出力の位相を前記第２の増幅素子の出力の位相に近づける、付記６に記載の送信装置。
【００５６】
（付記８）
前記歪補償部、前記ドレイン電圧制御部および前記制御信号補正部は、それぞれ前記入力信号のパワーレベルに対応して値が記録された参照テーブルを有し、前記補償係数、前記ドレイン電圧制御信号の制御係数、および前記制御信号補正部で生成される前記補正係数は、いずれも前記参照テーブルを参照して得られた値である、付記７に記載の送信装置。
【００５７】
（付記９）
前記増幅器は、キャリアアンプとピークアンプを備えるドハティ増幅器であり、ドレイン電圧の制御を受ける前記第１の増幅素子はキャリアアンプであり、前記第２の増幅素子はピークアンプである、付記６〜８のいずれか１つに記載の送信装置。
【００５８】
（付記１０）
前記ドレイン電圧制御部は、前記入力信号のパワーレベルが前記閾値以下のとき、パワーレベルが低いほどドレイン電圧が低下するように、前記ドレイン電圧制御信号を生成する、付記６〜９のいずれか１つに記載の送信装置。
【００５９】
以上、本発明の増幅装置および送信装置について詳細に説明したが、上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【符号の説明】
【００６０】
１０，１００  送信装置                  １１  電力増幅装置      
１２，１０２  送信系                    １４，１０４  送信信号発生装置
１６，１０６  シリアル／パラレル変換器  １８，１０８  歪補償部
２０，１１０  デジタルアナログ変換器    ２２，１１２  直交変調器
２８，１１８  電力増幅器                ３０，１２０  アンテナ
４０，１３０  フィードバック系          ４２  方向性結合器
４４，１３４  ダウンコンバータ          ４８，１３８  アナログデジタル変換器
４９ａ，４９ｂ，４９ｌ  遅延調整回路    ４９ｃ  差分演算器  
４９ｄ  演算回路                        ４９ｅ  ＬＵＴ  
４９ｆ  アドレス生成部                  ４９ｇ，４９ｈ，４９ｊ，５２ｂ  乗算器  
４９ｉ  複素共役生成部                  ４９ｋ  加算器
４９ｍ  乗算器                          ５０  ドレイン電圧制御系
５２  Ｖｄｓ制御信号生成部              ５２ａ  Ｖｄｓテーブル・信号生成部
５４  制御信号補正部                    ５４ａ  演算回路
５４ｂ  補正用Ｖｄｓテーブル
【図１】
2010226190.tif 000003
【図２】
2010226190.tif 000004
【図３】
2010226190.tif 000005
【図４】
2010226190.tif 000006
【図５】
2010226190.tif 000007
【図６】
2010226190.tif 000008
【図７】
2010226190.tif 000009
【図８】
2010226190.tif 000010
【図９】
2010226190.tif 000011
【図１０】
2010226190.tif 000012
【図１１】
2010226190.tif 000013
【図１２】
2010226190.tif 000014