(57)【要約】  【課題】  強制割込端子への入力とポートへの入力確認との間に十分な時間差を設けることで確実な停電検出を行うことができる弾球遊技機を提供することを課題とする。  【解決手段】  遊技制御ＣＰＵ３０ａのＮＭＩ端子に停電検出信号の入力があった場合に、即座に強制割込処理を行うもののバックアップ処理を実行する構成とせず、残余処理の初期値乱数更新処理（Ｓ２４０〜Ｓ２６０）を実行する前の位置にバックアップ処理へ移行するか否かに関する判定（Ｓ２１０、Ｓ２２０）を配し、停電検出信号が入力ポートに入力されているか否か判定することで、停電の検出精度が高くなるという効果を奏し、停電ではないノイズや瞬間的な電源電圧低下の発生による電圧の低下の発生によってバックアップ処理が実行される可能性を低くすることができる。【選択図】  図８
2010104423.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵを有する主制御装置と、
所定時間毎にタイマ割込信号を出力するタイマ割込手段と、
外部から供給される電源電圧又は前記主制御装置に供給する電源電圧が所定電圧以下となった際に停電検出信号を出力する電圧監視手段と、
を備え、
前記タイマ割込信号を前記ＣＰＵのＩＮＴ端子に、前記停電検出信号を前記ＣＰＵのＮＭＩ端子及び入力ポートに、各々入力する構成とした遊技機において、
前記ＣＰＵは、前記ＩＮＴ端子へのタイマ割込に基づいてＩＮＴ処理を実行し、該ＩＮＴ処理の終了後に次回のタイマ割込があるまで残余処理を実行し、
前記ＮＭＩ端子への停電検出信号の入力に基づき、実行中の前記ＩＮＴ処理又は前記残余処理を中断し、停電が生起した可能性があることを示す停電フラグをセットする処理を含むＮＭＩ処理を実行し、該ＮＭＩ処理の実行後に前記ＩＮＴ処理又は前記残余処理を中断した位置から再開するように構成され、
前記ＩＮＴ処理の最終の処理、前記残余処理の最初の処理、前記ＩＮＴ処理と前記残余処理との間、のいずれかに、レジスタの退避処理を含むバックアップ処理を実行するか否かを確認する停電確認処理を実行する構成とし、
該停電確認処理では、前記停電フラグがセットされていることを条件に、前記入力ポートに停電検出信号が入力されているか否かを判定し、入力されていれば前記バックアップ処理を実行し、入力されていなければ前記停電フラグをリセットするように構成した
ことを特徴とする遊技機。
【請求項２】
前記ＮＭＩ処理内における前記停電フラグをセットする処理を実行する前に、前記入力ポートに前記停電検出信号が入力されているか否かを判定し、
入力されていれば前記停電フラグをセットする処理を実行し、
入力されていなければ前記停電フラグをセットする処理を実行しない構成とした
ことを特徴とする請求項１記載の遊技機。
【請求項３】
前記停電検出信号を分岐した後、ＮＭＩ端子への入力を遅延させる遅延回路を設ける
ことを特徴とする請求項１又は２記載の遊技機。
【請求項４】
前記ＮＭＩ端子に前記停電検出信号が入力されているか否かの判断を遅延させるための遅延処理を実行する構成とした
ことを特徴とする請求項１又は２記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部電源から供給される電源電圧又は主制御装置に供給する電源電圧を監視し、該監視によって電源電圧が所定電圧以下に低下した場合に、主制御装置の状態をバックアップする処理手段を備えた遊技機に関するものである。
【背景技術】
【０００２】
遊技機には、外部電源と接続される電源基板を備えており、遊技機に設けられる各種制御装置に電源電圧を供給しており、電源基板では外部電源から供給される電源電圧又は主制御装置に供給する電源電圧を監視し、該監視によって電源電圧が所定電圧以下に低下した場合に、停電検出信号を主制御装置に出力する構成としている。
【０００３】
この停電検出信号は、主制御装置に設けられるＣＰＵの強制割込（ＮＭＩ）端子に入力されている。
主制御装置は、ＣＰＵの強制割込端子への入力に応じて、ＲＡＭの所定エリアにその時点におけるレジスタの退避を行った後にＲＡＭへの書き込みを禁止し、電源断となるまで無限ループ処理を行う構成としている。
【０００４】
このような構成としているため、ノイズや瞬間的な電圧低下が発生した場合には、電源基板での電圧の監視によって停電検出信号が出力されてしまうことがある。
その場合、主制御装置では、停電であると判断し、上記処理を行った上で無限ループ処理に入ってしまうため、電源電圧が正常な状態へと復帰しているにもかかわらず、遊技を行うことができない。
【０００５】
そのため、強制割込端子に停電検出信号が入力された際には、即座にＲＡＭの所定エリアにその時点におけるレジスタの退避（バックアップ）を行った後にＲＡＭへの書き込みを禁止し、ポートへの入力を繰り返し確認することでノイズや瞬間的な電圧低下の発生であるかを判別し、電圧が復帰している場合には、レジスタを復帰して元の状態をそのまま遊技することができる発明もなされている。
【０００６】
しかし、ポートへの入力を繰り返し確認する構成としても、強制割込端子への入力とポートの入力確認との間に時間差が殆どないため、ノイズや瞬間的な電圧低下の発生によっていずれも電源断として判断してしまう可能性があった。
また、停電検出信号が主制御装置の強制割込端子に入力されるタイミングは予想することができず、停電検出信号の入力があったときに即座にレジスタの退避を行うことでプログラムの進行具合も退避することになるため、停電時の処理が煩雑になるという問題もがあった。
また、強制割込端子への入力があれば、その直後に電圧が復帰している場合であっても、レジスタの退避及び復元を行う必要があり、無駄な処理が多いという問題があった。
【０００７】
【特許文献１】特開２００１−２０４９４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本願発明は、上記した問題を鑑みてなられたものであり、本願発明の目的は、強制割込端子への入力によって即座にレジスタの退避（バックアップ）を行う構成とせず、予め設定された処理時にバックアップ処理を開始する構成とすることで処理を簡素化すると共に無駄な処理を抑え、強制割込端子への入力とポートへの入力確認との間に十分な時間差を設けることで確実な停電検出を行うことができる遊技機を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１記載の遊技機は、ＣＰＵを有する主制御装置と、所定時間毎にタイマ割込信号を出力するタイマ割込手段と、外部から供給される電源電圧又は前記主制御装置に供給する電源電圧が所定電圧以下となった際に停電検出信号を出力する電圧監視手段と、を備え、前記タイマ割込信号を前記ＣＰＵのＩＮＴ端子に、前記停電検出信号を前記ＣＰＵのＮＭＩ端子及び入力ポートに、各々入力する構成とした遊技機において、前記ＣＰＵは、前記ＩＮＴ端子へのタイマ割込に基づいてＩＮＴ処理を実行し、該ＩＮＴ処理の終了後に次回のタイマ割込があるまで残余処理を実行し、前記ＮＭＩ端子への停電検出信号の入力に基づき、実行中の前記ＩＮＴ処理又は前記残余処理を中断し、停電が生起した可能性があることを示す停電フラグをセットする処理を含むＮＭＩ処理を実行し、該ＮＭＩ処理の実行後に前記ＩＮＴ処理又は前記残余処理を中断した位置から再開するように構成され、前記ＩＮＴ処理の最終の処理、前記残余処理の最初の処理、前記ＩＮＴ処理と前記残余処理との間、のいずれかに、レジスタの退避処理を含むバックアップ処理を実行するか否かを確認する停電確認処理を実行する構成とし、該停電確認処理では、停電フラグがセットされていることを条件に、前記入力ポートに停電検出信号が入力されているか否かを判定し、入力されていればバックアップ処理を実行し、入力されていなければ前記停電フラグをリセットするように構成したことを特徴とする。
【００１０】
ここで、タイマ割込手段がタイマ割込信号を出力するタイミングは、一般的に用いられる２ｍｓ又は４ｍｓとしても良いが、制御上問題とならなければ定期的な周期性を持っていれば何ら差し支えない。
また、電圧監視手段は、外部から供給される電源電圧（ＡＣ２４Ｖ）、主制御装置に供給する電源電圧（ＤＣ３２Ｖ、ＮＤＣ２４Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ）のいずれの電圧を監視するように構成しても良い。
また、所定電圧は、少なくともバックアップ処理が終了するまでにＣＰＵの駆動電圧を確保できれば良く、電圧の減衰やバックアップ処理の実行終了までに要する時間を考慮して設定されていれば何ら差し支えない。
【００１１】
請求項２記載の遊技機は、請求項１記載の遊技機の前記ＮＭＩ処理内における前記停電フラグをセットする処理を実行する前に、前記入力ポートに前記停電検出信号が入力されているか否かを判定し、入力されていれば前記停電フラグをセットする処理を実行し、入力されていなければ前記停電フラグをセットする処理を実行しない構成としたことを特徴とする。
【００１２】
請求項３記載の遊技機は、請求項１又は２記載の遊技機において、前記停電検出信号を分岐した後、ＮＭＩ端子への入力を遅延させる遅延回路を設けることを特徴とする。
【００１３】
請求項４記載の遊技機は、請求項１又は２記載の遊技機において、前記入力ポートに前記停電検出信号が入力されているか否かの判断を遅延させるための遅延処理を実行する構成としたことを特徴とする。
【発明の効果】
【００１４】
請求項１記載の遊技機によれば、停電検出信号がＮＭＩ端子に入力された場合であっても、即座にバックアップ処理を行うことなく、予め定められた位置（ここではＩＮＴ処理が終了後で、且つ、残余処理が始まる前に停電確認処理を行う構成であるため、レジスタの退避時にプログラム上の処理位置をＲＡＭに記憶させる必要がなく、復帰時も残余処理から開始すれば良いためバックアップ時及び復電時の処理を簡素化することができる。
【００１５】
また、ノイズや瞬間的な電源電圧低下の発生時に電圧が低下することによってＮＭＩ端子に停電検出信号が入力された場合であっても、ＮＭＩ端子への入力がなされた後に、最大でＩＮＴ処理１回分の時間が空くため、入力ポートへの入力を判定する際には、既に復電している可能性が高く、確実に電源断のときにバックアップよりを実行することができ、レジスタの退避を行う前段階で入力ポートに停電検出信号が入力されているか否かを判定することで、無意味なレジスタの退避処理やレジスタの復帰処理を行う可能性を抑えることができる。
【００１６】
請求項２記載の遊技機によれば、請求項１記載の遊技機と同様の効果を奏すると共に、停電フラグをセットする条件を厳しく（ＮＭＩ端子に停電検出信号が入力され、且つ、入力ポートに停電検出信号が入力されたことが条件）することで、停電フラグのセットに関する確実性を高めることができる。
【００１７】
請求項３記載の遊技機によれば、請求項１記載の遊技機と同様の効果を奏すると共に、遅延回路によってＮＭＩ端子への停電検出信号の入力を入力ポートへの停電検出信号の入力よりも遅くすることができ、ＮＭＩ端子への入力判定と入力ポートへの入力判定との間に十分な時間差を設けることが可能となり、無意味なレジスタの退避処理やレジスタの復帰処理を行う可能性をより抑えることができる。
【００１８】
また、請求項２記載の遊技機と同様の効果を奏すると共に上記効果を奏し、更に停電フラグのセットに関する確実性をより高めることもできる。
【００１９】
請求項４記載の遊技機によれば、請求項１記載の遊技機と同様の効果を奏する共に、遅延処理によって入力ポートへの停電検出信号の入力をＮＭＩ端子への停電検出信号の入力よりも遅くすることができ、ＮＭＩ端子への入力判定と入力ポートへの入力判定との間に十分な時間差を設けることが可能となり、無意味なレジスタの退避処理やレジスタの復帰処理を行う可能性をより抑えることができる。
【００２０】
また、請求項２記載の遊技機と同様の効果を奏すると共に上記効果を奏し、更に停電フラグのセットに関する確実性をより高めることもできる。
【発明を実施するための最良の形態】
【００２１】
以下に本発明の好適な実施形態として、遊技機に含まれる弾球遊技機１に関する図面を参照して説明する。尚、本発明の実施の形態は下記の実施例に何ら限定されるものではなく、本発明の技術的範囲に属する種々の形態を採り得ることができ、各実施例に記載された内容の相違部分を適宜組み合わせることが可能なことはいうまでもない。
【実施例１】
【００２２】
図１に示す通り、弾球遊技機１は、大きく長方形の外枠２と、前面枠３とからなり、外枠２の左隣にＣＲプリペイドカードユニット（以下、ＣＲユニットという）４を設ける。
前面枠３は、前面枠３の下方には球貯留部を備えた上皿５を設け、賞球或いは貸し球のための図示しない排出口と球抜きボタンとを備える。
【００２３】
上皿５と下皿６とは連結し、上皿５が遊技球で満杯状態になれば下皿６に遊技球を誘導するよう構成する。
下皿６の右側には発射ハンドル７を取り付ける。
この発射ハンドル７は、発射停止スイッチ７ａ、操作検出器７ｂ、タッチセンサ７ｃ、回動リング７ｄとを備えている（図３参照）。
前面枠３の適宜な位置に、遊技に関し押し下げ操作を行う遊技ボタン８を備える。
【００２４】
図１を用いて遊技盤９について説明する。
遊技盤９の外形はほぼ矩形で、その前面には図示しない外レールと内レール１０とによって囲まれた略円形の遊技領域１１を形成する。
タッチセンサ７ｃに手が触れることを条件に、回動リング７ｄを時計方向に回動すると、回動リング７ｄを操作した操作量（回転角度）に応じた発射強度で遊技球を遊技盤９上に発射する。
尚、図示されていない遊技釘を遊技盤９面上に形成される遊技領域１１の各所に植設する。
【００２５】
遊技盤９には、遊技領域１１の中央部に、演出図柄を表示するＬＣＤパネルユニット１２ａ及びＬＣＤパネルユニット１２ａの表示を制御する演出制御装置３３から構成するキャラクタ表示装置１２、特別図柄を表示する７セグメントＬＥＤから構成する特別図柄表示装置１３、普通図柄を表示する７セグメントＬＥＤから構成する普通図柄表示装置１４、複数のＬＥＤを備える特別図柄保留表示器１５、複数のＬＥＤを備えた普通図柄保留表示器１６、液晶枠飾り１７を配置する（図３参照）。
本実施形態では、特別図柄表示装置１３及び普通図柄表示装置１４は主制御装置３０により直接制御する構成としている（図３参照）。
【００２６】
液晶枠飾り１７の左側に普通図柄始動スイッチ１８ａを備える普通図柄始動ゲート１８を設け、液晶枠飾り１７の右側には左右のバランスを良好にするためにダミーが配置されている。
普通図柄始動スイッチ１８ａによる遊技球の検出により普通図柄表示装置１４の普通図柄が変動開始し、所定時間後に停止表示する。
本実施形態では、普通図柄始動ゲート１８の普通図柄始動スイッチ１８ａによって遊技球が検出されても、遊技者に賞球を排出しない構成としている。
【００２７】
液晶枠飾り１７の下部には特別図柄始動スイッチ１９ａを備える普通電動役物１９を設ける。
特別図柄始動スイッチ１９ａによる遊技球の検出により特別図柄表示装置１３の特別図柄を変動開始し、所定時間後に停止表示する。
【００２８】
普通電動役物１９は、普通電役ソレノイド１９ｂによる羽根部材１９ｃの開閉によって入賞が容易な状態と入賞が困難な状態とに変化するように構成されており、開状態又は閉状態に関わらず入賞が可能な構成となっている。
本実施形態では、普通電動役物１９の特別図柄始動スイッチ１９ａによって遊技球が検出されると、遊技者に３個の賞球を排出する構成としている。
【００２９】
普通電動役物１９の下方に大入賞口２０を設け、大入賞口２０内に入球した全ての遊技球を検出するカウントスイッチ２０ａを設ける。
大入賞口２０は、大入賞口ソレノイド２０ｂによる蓋部材２０ｃの開閉によって入賞可能な状態と入賞不可能な状態とに変化するように構成され、蓋部材２０ｃが閉じた状態では、大入賞口２０の前面を遊技球が通過する。
【００３０】
一方、蓋部材２０ｃが開いた入賞不可能な状態では、蓋部材２０ｃは大入賞口２０の下端にて遊技盤９面上から突出し、遊技球が蓋部材２０ｃによって大入賞口２０内に導かれる。
本実施形態では、大入賞口２０のカウントスイッチ２０ａによって遊技球が検出されると、遊技者に１５個の賞球を排出する構成としている。
【００３１】
キャラクタ表示装置１２は特別図柄表示装置１３による特別図柄の変動表示に同期して、演出図柄を変動表示し、遊技者に大当たり遊技状態に移行するかを報知する態様で停止表示する。
特別図柄表示装置１３上にて特別図柄が大当たりの表示態様で停止表示されると、キャラクタ表示装置１２のＬＣＤパネルユニット１２ａにて演出図柄が大当たりの表示態様で停止表示する。
遊技者は、主にキャラクタ表示装置１２のＬＣＤパネルユニット１２ａにて表示される演出図柄の表示態様を視認することで、大当たり遊技状態に移行するか否かを認識する。
【００３２】
遊技領域１１のうち内レール１０沿いに一般入賞口スイッチ２１ａを備える一般入賞口２１を配置し、内レール１０の最下部に対応する部分には、アウト穴２２を開口させている。
また、上皿５に貸し球の貸与を求めるための球貸しボタン２３ａと、カードの排出を求めるための精算ボタン２３ｂと、カードの有効残高を表示する残高表示装置２３ｃを設けたＣＲ精算表示装置２３を備える。
【００３３】
弾球遊技機１の電気回路を図３のブロック図を用いて説明する。
弾球遊技機１の電気回路は、図示する通り、主制御装置３０、賞球制御装置３１、発射制御装置３２、演出制御装置３３、サブ統合装置３４等から構成する。
【００３４】
主制御装置３０は、遊技制御プログラムを記憶したＲＯＭ、演算等を行うＣＰＵ、演算等の作業領域として働くＲＡＭ等を内蔵した８ビットワンチップマイコンを中心とした論理演算回路として構成し、この他、各装置又は各種スイッチ類及び各種アクチュエータ類との入出力を行うための外部入出力回路も設ける。
【００３５】
主制御装置３０の入力側に、普通図柄始動スイッチ１８ａ、特別図柄始動スイッチ１９ａ、カウントスイッチ２０ａ、一般入賞口スイッチ２１ａ等を接続する。
主制御装置３０の出力側には、特別図柄表示装置１３、普通図柄表示装置１４、特別図柄保留表示器１５、普通図柄保留表示器１６、普通電役ソレノイド１９ｂ、大入賞口ソレノイド２０ｂ、外部接続端子装置３５等を接続する。
【００３６】
図２に示す通り、弾球遊技機１の遊技盤９の裏面側に主制御装置３０、演出制御装置３３、サブ統合装置３４が直接又は間接的に配置され、弾球遊技機１の枠の裏面側に賞球制御装置３１、発射制御装置３２、電源基板３６を配置する。
電源基板３６は、給電検出回路３６ａ、停電検出回路３６ｂ、電源スイッチ３６ｃ及びＲＡＭクリアスイッチ３６ｄ等を備えている。
【００３７】
電源スイッチ３６ｃは、電源コード３８及び電源中継基板３７を介して供給される電源電圧を遊技機内の各種装置に供給する状態としない状態とに切り換えるスイッチである。
ＲＡＭクリアスイッチ３６ｄは、電源スイッチ３６ｃのＯＮ操作時（電電源電圧を供給する状態に切り換えたとき）に所定時間操作することで電源基板３６がＲＡＭクリア信号を出力する。この信号は主制御装置３０、賞球制御装置に入力される。
【００３８】
ここでは、詳細な図示はしていないが、電源スイッチ３６ｃとＲＡＭクリアスイッチ３６ｄとは、片手で同時に操作することが困難又は不可能な位置に設けられており、ＲＡＭクリアスイッチ３６ｄを操作するつもりではない電源スイッチ３６ｃのＯＮ操作時に、誤ってＲＡＭクリアスイッチ３６ｄを操作することがないようになっていることが望ましい。
【００３９】
給電検出回路３６ａ及び停電検出回路３６ｂは、電源基板３６に供給されるＡＣ２４Ｖを整流して生成したＮＤＣ２４Ｖ、ＤＣ３２Ｖ、ＤＣ１８Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖのいずれかを監視する回路であり、ここではＤＣ３２Ｖの電圧を監視するように構成されており、少なくともバックアップが必要な制御装置（本実施例では主制御装置３０及び賞球制御装置３１）に出力される。
【００４０】
給電検出回路３６ａは、ＤＣ３２Ｖが停電検出電圧（ここでは１７Ｖ〜２０Ｖ）を上回ったときに、停電検出信号を停電状態を示すＬｏｗから給電状態を示すＨｉに切り換える。
停電検出回路３６ｂは、ＤＣ３２Ｖが停電検出電圧（ここでは１７Ｖ〜２０Ｖ）を下回ったときに、停電検出信号を給電状態を示すＨｉから停電状態を示すＬｏｗに切り換える。
この停電検出信号の状態（Ｈｉ又はＬｏｗ）によって主制御装置３０及び賞球制御装置３１はバックアップが必要な状態であるか否かを判断することが可能となる。
【００４１】
また、電源中継基板３７に接続されており、電源中継基板３７に電源コード３８、ＣＲユニット４に電源コード３９が接続され、弾球遊技機１に備えられる主制御装置３０や賞球制御装置３１等の制御装置、ソレノイドやモータなどの各種アクチュエータ類に、直接又は間接的に電源を供給している。
尚、給電検出回路３６ａ及び停電検出回路３６ｂは、電源基板３６以外の基板に設けても良く、主制御装置３０に設けるように構成しても何ら差し支えない。その場合、各制御装置に給電検出回路３６ａ及び停電検出回路３６ｂと回路構成が複雑化するため、主制御装置３０から他の制御装置に停電検出信号を送信する構成としても良い。
また、電源基板３６から賞球制御装置３１への電源電圧の供給は、主制御装置３０経由で行われても良い。同様に停電検出信号は、主制御装置３０経由で賞球制御装置３１に与えられても良い。
【００４２】
特別図柄始動スイッチ１９ａは普通電動役物１９内、普通図柄始動スイッチ１８ａは普通図柄始動ゲート１８内、一般入賞口スイッチ２１ａは一般入賞口２１内、カウントスイッチ２０ａは大入賞口２０内、に各々取り付ける。
普通図柄始動スイッチ１８ａは普通図柄始動ゲート１８を遊技球が通過したことを、特別図柄始動スイッチ１９ａは普通電動役物１９に遊技球が入球したことを、カウントスイッチ２０ａは大入賞口２０内に入賞する全ての遊技球を、一般入賞口スイッチ２１ａは一般入賞口２１内に遊技球が入球したことを、各々検出する。
【００４３】
主制御装置３０の出力側に接続された普通電役ソレノイド１９ｂは、普通電動役物１９内に取り付けられ、普通電動役物１９の羽部部材１９ｃを開閉するために用いられ、大入賞口ソレノイド２０ｂは、大入賞口２０内に取り付けられ、蓋部材２０ｃを開閉するために用いられる。
【００４４】
特別図柄表示装置１３は大入賞口２０の蓋部材２０ｃを開放することとなる大当たりの当否を示す特別図柄を表示し、普通図柄表示装置１４は普通電動役物１９の羽根部材１９ｃを開閉することとなる当たりの当否を示す普通図柄を表示する。
特別図柄保留表示器１５及び普通図柄保留表示器１６はそれぞれ普通図柄の保留数、特別図柄の保留数を表示する。
外部接続端子装置３５は、主制御装置３０及び賞球制御装置３１から外部（ホールコンピュータ）にデータを出力する。
【００４５】
賞球制御装置３１は、出力側にＣＲユニット４、賞球モータ３１ｂ及び外部接続端子装置３５を接続し、入力側に主制御装置３０、ＣＲユニット４及び賞球払い出しスイッチ３１ｃを接続する。
主制御装置３０と賞球制御装置３１、ＣＲユニット４と賞球制御装置３１は双方向通信可能に接続する。
賞球制御装置３１は、特別図柄始動スイッチ１９ａ、一般入賞口スイッチ２１ａ又はカウントスイッチ２０ａによる遊技球の検出があった場合に、主制御装置３０から送信される賞球コマンドに従って賞球モータ３１ｂを駆動制御して、賞球として設定された遊技球数を遊技者に払い出す。
【００４６】
また、ＣＲ精算表示装置２３の球貸しボタン２３ａの操作があった場合に、ＣＲユニット４から送信される球貸し要求コマンドに従って賞球モータ３１ｂを駆動制御して、貸し球として設定された遊技球数を遊技者に払い出す。
賞球制御装置３１は賞球払い出しスイッチ３１ｃによる遊技球の検出によって、賞球として設定された遊技球数を払い出したか否かを判定しているが、賞球払い出しスイッチ３１ｃによる遊技球の検出を主制御装置３０に入力する構成としても良いし、主制御装置３０及び賞球制御装置３１の双方に入力する構成としても良い。
【００４７】
発射制御装置３２は、出力側に発射モータ２４、及びタッチランプ７ｅを接続し、入力側に発射停止スイッチ７ａ、操作検出器７ｂ及びタッチセンサ７ｃを接続する。
発射モータ２４を駆動制御すると共に、遊技者が操作する回動リング７ｄの操作量に応じて発射強度を変化させる。
遊技者が発射停止スイッチ７ａを押下したとき発射を停止させ、回動リング７ｄの近傍に設けられたタッチセンサ７ｃがオン状態のときタッチランプ７ｅを点灯させる。
【００４８】
キャラクタ表示装置１２は、ＴＦＴ基板、ＣＦ基板、画像信号に応じた所定の電圧を印加するコントローラ等からなる液晶パネル、及びバックライト等から構成するＬＣＤパネルユニット１２ａと、ＬＣＤパネルユニット１２ａを駆動制御する演出制御装置３３とから構成される。
演出制御装置３３は、３２ビットワンチップマイコンを中心とした論理演算回路として構成する。
【００４９】
サブ統合装置３４は、主制御装置３０から送信される演出コマンドを受信し、演出制御装置３３に詳細コマンドを送り、その詳細コマンドに基づいて演出制御装置３３がＬＣＤパネルユニット１２ａを制御する。
また、サブ統合装置３４は賞球及び貸し球の払い出し表示、当たり表示、球不足表示及びエラー表示等を行う各種ランプ２５、各種ＬＥＤ２６等を点灯報知させ、更に、スピーカ２７を駆動制御するものである。
遊技ボタン８の検出信号を入力し、演出制御装置３３に信号を送信する。
【００５０】
主制御装置３０から外部接続端子装置３５及びサブ統合装置３４への各種コマンドの送信は、主制御装置３０からのみ送信する一方向通信の回路で構成する。
この一方向通信の回路は主制御装置３０の出力側に設けられ、外部接続端子装置３５及びサブ統合装置３４から何らかのコマンドが入力されても、主制御装置３０に何ら影響を与えることはない。
当然、一方向通信の回路は外部接続端子装置３５及びサブ統合装置３４の入力側に設けられる構成としても、両方に設ける構成としても問題なく、実際に主制御装置３０からの一方向通信が確約される状態であれば何ら差し支えない。
【００５１】
続いて、電源基板３６から出力された停電検出信号が主制御装置３０の８ビットワンチップマイコン（以下、「遊技制御ＣＰＵ」という）３０ａにどのように入力されているかを示す電気回路を図４のブロック図を用いて説明すると共に、給電検出回路３６ａ及び停電検出回路３６ｂによって主制御装置３０に出力される信号が遊技制御ＣＰＵ３０ａに入力されるタイミングを示すタイミングチャートを図５及び図６に示し詳細に説明する。
本実施例で大きく関係する信号は、ＰＯＷ−ＤＮ１、ＰＯＷ−ＤＮ２であり、その他の信号については、ここでの説明を割愛する。
【００５２】
電源基板３６に接続するハーネスを介して、各種信号や電源電圧等が主制御装置に設けられた主制御装置３０に入力されることになる。
ここで、接続コネクタ３０ｂは電源基板３６と主制御装置３０とを接続するハーネスの主制御装置３０側に設けられるコネクタである。
【００５３】
電源投入時は図５に示すように、電源基板３６へ供給されたＡＣ２４Ｖから生成したＤＣ３２Ｖが停電検出電圧を上回ったときに、給電検出回路３６ａによって停電検出信号、即ちＰＯＷ−ＤＮ１を停電状態を示すＬｏｗから給電状態を示すＨｉに切り換える。
電源遮断時は図６に示すように、電源基板３６へ供給されたＡＣ２４Ｖから生成したＤＣ３２Ｖが停電検出電圧（ここでは１７Ｖ〜２０Ｖ）を下回ったときに、停電検出回路３６ｂによって停電検出信号、即ちＰＯＷ−ＤＮ１を給電状態を示すＨｉから停電状態を示すＬｏｗに切り換える。
【００５４】
ＰＯＷ−ＤＮ１は、遊技制御ＣＰＵ３０ａに入力される前に分岐し、一方は遊技制御ＣＰＵ３０ａのＰ０（入力ポート）へ、他方は遅延回路３０ｃを経てＸ４／ＸＮＭＩ（ＮＭＩ端子）へとそれぞれ入力されている。
遅延回路３０ｃは、コンデンサと抵抗による時定数を遅延時間としているアナログ的手法として構成（単数又は複数のＩＣ用いて構成しても良い）されており、Ｐ０への入力とＸ４／ＸＮＭＩへの入力とは所定時間（本実施例においては３μｓ）の時間差が生じることになる。
【００５５】
この時間差は、ＰＯＷ−ＤＮ１に入力される信号が静電ノイズによって外乱を受けることによって、遊技制御ＣＰＵ３０ａが誤動作する可能性を低下させるために設けられている。
具体的には後述する図１０（強制割込処理）で詳細に説明する。
【００５６】
以上説明した回路構成を有する弾球遊技機１の主制御装置３０に設けられる遊技制御ＣＰＵ３０ａが実行する処理を図７、図８、図９及び図１０に示すフローチャートに従って説明することにする。尚、「ステップ」をＳと略記する。
以下、主制御装置３０の遊技制御ＣＰＵ３０ａの動作を詳しく説明する。
まず、電源電圧が遊技制御ＣＰＵ３０ａに供給されると、図示しないセキュリティーチェックが終了した後に、遊技制御ＣＰＵ３０ａは図７に示す電源投入時処理を実行する。
【００５７】
ここでは、ＲＡＭ初期設定処理（Ｓ１００）を行ってから、電源スイッチ３６ｃのＯＮ操作後の所定のタイミングでＲＡＭクリアスイッチ３６ｄが操作された場合に出力されるＲＡＭクリア信号が入力されたか否か、即ちＲＡＭ消去か否かを判断（Ｓ１１０）して、入力されていれば（Ｓ１１０：ｙｅｓ）、ＲＡＭに記憶された遊技情報等を消去するＲＡＭ消去（Ｓ１５０）を行い、入力されていなければ（Ｓ１１０：ｎｏ）、後述する図９でセットされるＲＡＭ保証値が前回の電源断時にバックアップが正常に終了したことを示す１か否かを判断する（Ｓ１２０）。
【００５８】
ＲＡＭ保証値が１でなければ（Ｓ１２０：ｎｏ）、バックアップが正常に終了していないことになり、レジスタの復帰を行っても電源遮断前の遊技状態に戻すことができないため、ＲＡＭ消去（Ｓ１５０）を行う。
ＲＡＭ保証値が１なら（Ｓ１２０：ｙｅｓ）、バックアップが正常に終了しているので、ＲＡＭに記憶された値を演算してＳＵＭ値を作成する処理（Ｓ１３０）を行い、ＳＵＭ値がバックアップデータが破損していないことを示す０か否かを判断する（Ｓ１４０）。
【００５９】
ＳＵＭ値が０でなければ（Ｓ１４０：ｎｏ）、バックアップデータ内に異常が見られたとしてＲＡＭ消去（Ｓ１５０）を行う。
ＳＵＭ値が０なら（Ｓ１４０：ｙｅｓ）、レジスタを復帰させて電源断前の遊技状態に戻すための電源復帰処理（Ｓ１６０）を行う。
Ｓ１５０又はＳ１６０の実行で電源投入時処理が終了し、図８に示す残余処理が始まる。
【００６０】
図８に示す処理は、主制御装置３０に設けられる遊技制御ＣＰＵ３０ａにて実行される処理であり、２ｍｓのタイマ割込（ＩＮＴ割込）毎に実行される図８に示す通常割込処理（ＩＮＴ処理）が２ｍｓ未満の時間で終了した際に、次のＩＮＴ割込までの余った時間に繰り返し実行される残余処理である。
【００６１】
まずＩＮＴ割込を禁止し（Ｓ２００）、後述する図１０でセットされるＮＭＩフラグが遊技制御ＣＰＵ３０ａのＮＭＩ端子に停電検出信号が入力されていないことを示す０であるか否かを判断する（Ｓ２１０）。
ＮＭＩフラグが０でなければ（Ｓ２１０：ｎｏ）、遊技制御ＣＰＵ３０ａの入力ポートに停電検出信号が入力されているか否かを判定（Ｓ２２０）して、入力されていなければ（Ｓ２２０：ｙｅｓ）、遊技制御ＣＰＵ３０ａのＮＭＩ端子に入力された停電検出信号がノイズや瞬間的な電源電圧低下であったと判断してＮＭＩフラグを０にセット（Ｓ２３０）し、初期値乱数更新処理１（Ｓ２４０）を行う。
ＮＭＩフラグが０なら（Ｓ２１０：ｙｅｓ）、初期値乱数更新処理１（Ｓ２４０）を行う。
【００６２】
初期値乱数更新処理１（Ｓ２４０）に続いて、初期値乱数更新処理２（Ｓ２５０）、初期値乱数更新処理３（Ｓ２６０）を実行して、割込禁止を解除する（Ｓ２７０）。
遊技制御ＣＰＵ３０ａの入力ポートに停電検出信号が入力されていれば（Ｓ２２０：ｎｏ）、レジスタを退避し（Ｓ２８０）、ＲＡＭ保証値をバックアップが正常に終了したことを示す１にセットし（Ｓ２９０）、ＲＡＭへの書き込みを禁止するＲＡＭライトプロテクト処理を実行し（Ｓ２９５）、電源断まで他の処理を行うことなくループする。
この残余処理中にＩＮＴ割込があると、割込禁止が解除（Ｓ２７０）された後に図９に示す通常割込処理（ＩＮＴ処理）へ移行する。
【００６３】
上記のようにバックアップ処理が問題なく実施され、ＲＡＭ内のビット化け（ＲＡＭに記憶されたＢＩＴの一部が０から１に、１から０に変化してしまう現象）などの問題もない場合、復電すれば給電検出回路３６ａからの給電検出信号が入力され、電源投入時処理が行われる。尚、ループ中に復電しても電源基板３６からＰ０、Ｘ４／ＸＮＭＩ及びＸＳＲＳＴがＨｉに変化するため、電源投入時処理が行われる。
その際、図７の電源投入時処理ではＲＡＭクリアスイッチが操作されておらず（Ｓ１１０：ｎｏ）、ＲＡＭ保証値が１であるから（Ｓ１２０：ｙｅｓ）、上述のＳ１３０が実行され、ＳＵＭ値が０ではないから（Ｓ１４０：ｙｅｓ）、レジスタを復帰させる処理（Ｓ１６０）を行い、電源断時と同じ遊技状態で遊技を再開することになる。
【００６４】
ここでは、ＩＮＴ処理に２ｍｓ以上の時間を要した場合には、残余処理を行うことなく次回のＩＮＴ処理を行うように構成しても良いが、そのような場合であってもバックアップや不正防止の観点から最低でも１回は残余処理を実行するように構成することが望ましい。
【００６５】
図９に示す通常割込処理（ＩＮＴ処理）では、特別図柄当否判定に使用する各種の乱数値を更新し（Ｓ３００）、タイマのカウントを更新し（Ｓ３１０）、入賞口等に設置されている検出スイッチからの遊技球検出信号や枠装置に設けられたスイッチ類からの信号等の入力処理を行い（Ｓ３２０）、当否報知及び大当たり遊技の実行に関わる特別図柄遊技処理（Ｓ３３０）、普通図柄当否判定及び普通電動役物１９の制御に関わる普通図柄遊技処理（Ｓ３４０）、演出画像の表示、電飾、音声出力などを制御するサブ統合装置３４への演出制御コマンド送信処理（Ｓ３５０）、特別図柄表示装置１３の表示制御や可変入賞口（普通電動役物１９、大入賞口２０）の開閉制御のためのデータ出力処理（Ｓ３６０）を行ってリターンし、図８に示した残余処理の割込禁止（Ｓ２００）へと移行する。
【００６６】
図１０に示す強制割込処理（ＮＭＩ処理）は、電源基板３６に設けられる停電検出回路３６ｂが電源電圧の低下を検出して停電検出信号を出力し、この信号が主制御装置３０の遊技制御ＣＰＵ３０ａのＮＭＩ端子に入力されると実行される処理であり、図９に示す通常割込処理（ＩＮＴ処理）や図８に示す残余処理を行っている間にＮＭＩ端子に入力があれば、強制的に実行されるものである。
尚、図８のＳ２１０での判断で否定判断がなされた場合には、その回の残余処理におけるＳ２７０が終了するまでの間は、強制割込処理を実行しない構成としている。
【００６７】
ＮＭＩ端子への停電検出信号の入力は、遊技制御ＣＰＵ３０ａの内部システムクロック４回分（ここでは、ＬＥ４２８０というＣＰＵを想定しており、入力クロックに１５．３６ＭＨｚとすると内部システムクロックは７．６８ＭＨｚ。１クロックの時間は１３０．２ｎｓ）、ＮＭＩ端子への停電検出信号の入力が継続していることを条件に入力されていると判断するように構成されている。
即ち、クロック４回分は５２０．８ｎｓとなるため、５２０．８ｎｓ以上の幅を持つノイズや停電検出レベルの電圧低下が生起した場合に、遊技制御ＣＰＵ３０ａによって電源が遮断されたことを検出して、ＮＭＩ処理を実行することになる。
【００６８】
上記したような状況下において、遊技制御ＣＰＵ３０ａのＮＭＩ端子によって電源が遮断されたことを検出すると、強制割込処理の実行前のプログラムの位置を示すレジスタの退避（Ｓ４００）を実行し、遊技制御ＣＰＵ３０ａの入力ポート（Ｐ０）が停電状態を示すＬｏｗになっているかを判断する（Ｓ４１０）。
【００６９】
Ｓ４１０の判定で、入力ポートへの入力がＬｏｗであれば（Ｓ４１０：ｙｅｓ）、ＮＭＩフラグを停電を検出したことを示す１にセット（Ｓ４２０）し、強制割込処理の実行前のプログラムへと戻すためにレジスタを復帰（Ｓ４３０）を実行して、リターンへと抜け、強制割込前の処理（残余処理や通常割込処理の各ステップ）に戻る。
【００７０】
Ｓ４２０の判定で、入力ポートへの入力がＨｉであれば（Ｓ４１０：ｎｏ）、ＮＭＩフラグを１にセットすることなく、強制割込処理の実行前のプログラムへと戻すためにレジスタを復帰（Ｓ４３０）を実行して、リターンへと抜け、強制割込前の処理（残余処理や通常割込処理の各ステップ）に戻る。
ここでは、ＮＭＩフラグを１にセットするだけであり、実質的なバックアップ処理を行うことはない。
【００７１】
以上のように、図７〜図１０に示したように遊技制御ＣＰＵ３０ａが各処理を行うことで、残余処理中に遊技制御ＣＰＵ３０ａのＩＮＴ端子に入力があった場合（ＩＮＴ割込があったとき）に、必ず初期値乱数更新処理（Ｓ２４０〜２６０）を終え、割込許可（Ｓ２７０）後に通常割込処理を行う構成としているため、通常割込処理を終えた後に必ず割込禁止（Ｓ２００）へと戻れば良いことになる。
【００７２】
また、遊技制御ＣＰＵ３０ａのＮＭＩ端子に停電検出信号の入力があった場合に、即座に強制割込処理を行うものの実質的なバックアップ処理（レジスタの退避やＳＵＭ値の生成）を実行する構成とせず、バックアップ処理へ移行するか否かに関する判定（Ｓ２１０、Ｓ２２０）を残余処理の初期値乱数更新処理（Ｓ２４０〜Ｓ２６０）より前に実行する位置に配したことで、通常割込処理や残余処理が中途半端な状態とならずに、一通り処理を実行した後にバックアップ処理が実行され、レジスタの退避時にプログラムの進行具合の記憶が不要になるという効果がある。
【００７３】
ここでは、バックアップ処理へ移行するか否かに関する判定（Ｓ２１０、Ｓ２２０）を残余処理の初期値乱数更新処理（Ｓ２４０〜Ｓ２６０）より前に実行する位置に配しているが、残余処理の初期値乱数更新処理（Ｓ２４０〜Ｓ２６０）より後（Ｓ２６０とＳ２７０との間）に配しても、初期値乱数更新処理（Ｓ２４０〜Ｓ２６０）を一通り実行した後にバックアップ処理が実行されることになるので、レジスタの退避時にプログラムの進行具合の記憶が不要になるという同様の効果を奏する。
【００７４】
また、電源投入時処理が終了した後に残余処理へと移行するように構成しているため、電源電圧の復帰時において電源電圧の低下前の状態にレジスタを復帰した際に、プログラムが復帰すべき位置も同じにすることができる。
【００７５】
また、強制割込処理において、入力ポートへ停電検出信号が入力されていることを条件としてＮＭＩフラグを１にセットする処理を実行する構成とすることで、最低でも強制割込処理発生後、処理移行に５クロック、ＡＦフラグ退避に１１クロック、ポート読込みに１１クロックが必要となるため、合計して２７クロック（１３０．２ｎｓ×２７＝３．５１５４μｓ）後における入力ポートへ停電検出信号が本当にＬｏｗなのかを判断することになる。
【００７６】
停電ではなく、ノイズや瞬間的な電源電圧低下の発生による電圧の低下が３．５１５４μｓも継続する可能性は極めて低いため、ＮＭＩ端子への停電検出信号の入力のみで判定する場合（５２０．８ｎｓ）に比べ、ＮＭＩ端子への停電検出信号の入力と入力ポートへ停電検出信号の入力とで判定する場合（３．５１５４μｓ）の方が、停電の検出精度が高める効果を奏する。
また、ノイズや電源電圧低下の発生による電圧の低下の発生によってＮＭＩフラグを１にセットする機会が少なくなり、バックアップ処理を実行する可能性を低くすることができる。
しかし、停電ではないノイズや瞬間的な電源電圧低下の発生による電圧の低下が３．５１５４μｓも継続する可能性は極めて低いとはいっても絶対にないとは断言できないため、入力ポートとＮＭＩ端子との入力時間差（図４及び図６参照）が効果を発揮することになる。
【００７７】
具体的には、ＮＭＩ端子への入力がＬｏｗとなるよりも３μｓも早く入力ポートへの入力はＬｏｗとなり、同様に、ＮＭＩ端子への入力がＨｉとなるよりも３μｓも早く入力ポートへの入力はＨｉとなることによって、ＮＭＩ端子へのクロック４回分のＬｏｗがなされた時点では、既に電源基板３６から出力される停電検出信号がＨｉからＬｏｗに変化してから３μｓ（電源基板３６から主制御装置３０への伝搬に要する時間は除く）の時間が経過していることになり、入力ポートへ停電検出信号の入力判定に要する時間を加えると、ノイズ幅が６．５１５４μｓ以上のノイズや瞬間的な電源電圧低下の発生による電圧の低下が発生した場合にＮＭＩフラグを１にセットすることになり、大幅にノイズや瞬停への耐性を強くすることができる。
【００７８】
しかし、ノイズ幅が６．５１５４μｓ以上のノイズが発生しなくても、遊技制御ＣＰＵ３０ａのＮＭＩ端子へのクロック４回分のＬｏｗ検出時（ＮＭＩ処理の実行条件）と入力ポートへのＬｏｗ検出時（図１０のＳ４１０）に別のノイズが発生するという極めて稀なケースも想定し、バックアップ処理へ移行する前に入力ポートへの入力の確認（図８参照）が効果を発揮することになる。
【００７９】
具体的には、遊技制御ＣＰＵ３０ａのＮＭＩ端子へのクロック４回分のＬｏｗ検出と、その後の入力ポートでのＬｏｗ検出によってＮＭＩフラグを１にセットしながらも、その後に残余処理で行われるＮＭＩフラグが１であった場合に、再度入力ポートへ停電検出信号が入力されているか否かの判定を行う構成している。
通常割込処理での処理内容にも依存するが平均所要時間が１．２ｍｓとすると、ＮＭＩフラグが１にセットされてからおよそ数μｓ〜１．２ｍｓ後における入力ポートへ停電検出信号が本当にＬｏｗなのかを判断することになる。
【００８０】
およそ数μｓ〜１．２ｍｓも継続するノイズや瞬間的な電源電圧低下の発生による電圧の低下が発生する可能性は極めて低く、遊技制御ＣＰＵ３０ａのＮＭＩ端子へのクロック４回分のＬｏｗ検出時（ＮＭＩ処理の実行条件）と入力ポートへのＬｏｗ検出時（図１０のＳ４１０）と入力ポートへのＬｏｗ再検出時（図８のＳ２２０）に別のノイズが発生するということは考えられない（想定できる確率ではない）。
【００８１】
そのため、強制割込処理でセットされたＮＭＩフラグが１であることのみで判定する場合（５２０．８ｎｓ〜６．５１５４μｓ）に比べ、強制割込処理とは別の処理に入力ポートへ停電検出信号が入力されているか否かで判定する場合（およそ数μｓ〜１．２ｍｓ）の方が、停電の検出精度が高くなるという効果を奏し、停電ではないノイズや瞬間的な電源電圧低下の発生による電圧の低下の発生によってバックアップ処理が実行される可能性を低くすることができる。
【００８２】
また、残余処理のＳ２２０での判断で入力ポートへの入力がＨｉであれば、給電がなされている状態であることになるので、バックアップ処理へは進まずにＳ２３０でＮＭＩフラグを０にセットすることとなるので、遊技施設の従業員によりリセット動作（本実施例では電源のＯＮ／ＯＦＦ）を行う必要がなく、ノイズや瞬停によって遊技施設の従業員の手を煩わせることがない。
【００８３】
また、本実施例では、遅延回路３０ｃを設け、Ｐ０への入力に比べてＸ４／ＸＮＭＩへの入力を３μｓだけ遅延するように構成しているが、この限りではなく回路設計によって遅延時間は変更可能であり、バックアップ処理に支障がない程度に長くすることが望ましい。
【００８４】
尚、ここでは、図８に示す残余処理のＳ２２０、図１０に示す強制割込処理のＳ４１０の２箇所で入力ポートへの入力を確認するように構成しているが、遅延回路３０ｃを設けず、且つ、いずれか一方のみを採用する場合には、図８の残余処理のＳ２２０を採用することが望ましい。
遅延回路３０ｃを設けず、且つ、図１０に示す強制割込処理のＳ４１０を採用しないことで（図８に示す残余処理のＳ２２０のみを採用することで）、ＮＭＩ端子へのクロック４回分のＬｏｗ検出（ＮＭＩ処理の実行条件）と入力ポートへの入力確認（図８のＳ２２０）との間隔を十分として、停電（電源遮断）の判断を的確に行うことができ、停電ではないノイズや瞬間的な電源電圧低下の発生による電圧の低下の発生によってバックアップ処理が実行される可能性を低くすることができる。
【００８５】
また、遅延回路３０ｃを設け、図８に示す残余処理のＳ２２０、図１０に示す強制割込処理のＳ４１０のいずれか一方のみを採用する場合には、図８に示す残余処理のＳ２２０のように十分な間隔を取れない図１０に示す強制割込処理のＳ４１０を採用した方が効果が期待できる。
遅延回路３０ｃを設け、図８に示す残余処理のＳ２２０を採用しなくても（図１０のＳ４１０を採用しても）、ＮＭＩ処理内におけるＮＭＩ端子と入力ポートへの入力の間隔を十分として、停電（電源遮断）の判断を的確に行うことができ、停電ではないノイズや瞬間的な電源電圧低下の発生による電圧の低下の発生によってバックアップ処理が実行される可能性を低くすることができる。
【００８６】
また、本実施例では、電源遮断時に入力ポートへの入力がＬｏｗでないか（Ｈｉであるか）を確認しているが、電源投入時にも同様の処理を行うように構成しても良く、電源遮断時にのみ行うようにしても何ら差し支えない。
【実施例２】
【００８７】
実施例１では、遅延回路３０ｃによって、Ｐ０への入力に比べてＸ４／ＸＮＭＩへの入力を所定時間（３μｓ）だけ遅延するように構成しているが、実施例２では、遊技制御ＣＰＵ３０ａでの制御によって遅延するよう構成し、ハードでの対処からソフトへの対処に変更したものである。
そのため、上記箇所以外の説明は実施例１の説明を援用し、ここでは相違点を中心に詳細に説明する。
尚、実施例１の説明で用いた図４については、遅延回路３０ｃが削除されている点で相違し、その相違に応じて図５及び図６の停電検出信号がＰ０及びＸ４／ＸＮＭＩへ同時に入力されるようにしたものであり、ここでの図示及び説明は割愛する。
【００８８】
まず、実施例１の図１０に対応する図１１を示し、詳細に説明する。
図１１に示す強制割込処理２（ＮＭＩ処理２）は、電源基板３６に設けられる停電検出回路３６ｂが電源電圧の低下を検出して停電検出信号を出力し、この信号が主制御装置３０の遊技制御ＣＰＵ３０ａのＮＭＩ端子に入力されると実行される処理であり、図９に示す通常割込処理（ＩＮＴ処理）や図８に示す残余処理を行っている間にＮＭＩ端子に入力があれば、強制的に実行されるものである。
尚、図８のＳ２１０での判断で否定判断がなされた場合には、その回の残余処理におけるＳ２７０が終了するまでの間は、強制割込処理を実行しない構成としている。
【００８９】
ここで、ＮＭＩ端子への停電検出信号の入力は、遊技制御ＣＰＵ３０ａの内部システムクロック４回分（ここでは、ＬＥ４２８０というＣＰＵを想定しており、入力クロックに１５．３６ＭＨｚとすると内部システムクロックは７．６８ＭＨｚ。１クロックの時間は１３０．２ｎｓ）、ＮＭＩ端子への停電検出信号が入力が継続していることを条件に入力されていると判断するように構成されている。
即ち、クロック４回分は５２０．８ｎｓとなるため、５２０．８ｎｓ以上の幅を持つノイズや停電検出レベルの電圧低下が生起した場合に、遊技制御ＣＰＵ３０ａのＮＭＩ端子へ停電検出信号が入力されることになる。
【００９０】
上記したような状況下において、遊技制御ＣＰＵ３０ａのＮＭＩ端子へ停電検出信号が入力されると、強制割込処理の実行前のプログラムの位置を示すレジスタの退避（Ｓ５００）を実行し、Ｓ５１０の判定で、ＮＭＩ処理が開始してから所定時間が経過したか否かを判定し（Ｓ５１０）、経過していなければ（Ｓ５１０：ｎｏ）、タイマをインクリメントし（Ｓ５２０）、再びＳ５１０で判断を行うループ処理を実行する（Ｓ５１０、Ｓ５２０）。
【００９１】
ループ処理を繰り返し実行しているときに、Ｓ５１０の判断で所定時間が経過すれば（Ｓ５１０：ｙｅｓ）、タイマをリセットして（Ｓ５３０）、遊技制御ＣＰＵ３０ａの入力ポート（Ｐ０）が停電状態を示すＬｏｗになっているかを判断する（Ｓ５４０）。
Ｓ５４０の判定で、入力ポートへの入力がＬｏｗであれば（Ｓ５４０：ｙｅｓ）、ＮＭＩフラグを停電を検出したことを示す１にセット（Ｓ５５０）し、強制割込処理の実行前のプログラムへと戻すためにレジスタを復帰（Ｓ５６０）を実行して、リターンへと抜け、強制割込前の処理（残余処理や通常割込処理の各ステップ）に戻る。
【００９２】
Ｓ５４０の判定で、入力ポートへの入力がＨｉであれば（Ｓ５４０：ｎｏ）、ＮＭＩフラグを１にセットすることなく、強制割込処理の実行前のプログラムへと戻すためにレジスタを復帰（Ｓ５６０）を実行して、リターンへと抜け、強制割込前の処理（残余処理や通常割込処理の各ステップ）に戻る。
ここでは、ＮＭＩフラグを１にセットするだけであり、実質的なバックアップ処理を行うことはない。
【００９３】
上記したようにループ処理（Ｓ５１０、Ｓ５２０）を強制割込内に配することで、ＮＭＩ端子（Ｘ４／ＸＮＭＩ）への４クロック分のＬｏｗ検出があってから入力ポート（Ｐ０）への入力がＬｏｗであるか否かを判断するまでの時間稼ぎをすることができ、停電ではないノイズや瞬間的な電源電圧低下の発生による電圧の低下の発生によってバックアップ処理が実行される可能性を低くするという実施例１と同様の効果を奏する。
【００９４】
プログラムによって遅延時間を設定しているため、遅延回路３０ｃを搭載する実施例１の構成に比べて主制御装置３０に搭載される部品点数を減らすことができる。
また、新たな弾球遊技機を設計した際に、ノイズや瞬間的な電源電圧低下の発生が発生し易い場合にはハードを変更することなくプログラム上で遅延時間を長く設定することで問題は解消し、問題が生じた際にも容易に対応することができる。
【００９５】
弾球遊技機１の設置環境（遊技施設の設備など）によってもノイズや瞬間的な電源電圧低下の発生頻度が異なるので、弾球遊技機１に設けられた従業員が操作可能なスイッチ等（遊技機裏面側に配置されたスイッチ等）によって複数段階に設定された遅延時間から１つを選択できるようにしても何ら差し支えない。
【００９６】
尚、実施例１では遅延回路３０ｃを、実施例２では遅延処理（Ｓ５１０、Ｓ５２０）をそれぞれ搭載しているが、両方を搭載する構成としても良く、基本的にあるべき遅延時間を設定するために遅延回路３０ｃを設け、環境の変化に対応できるように遅延処理も搭載し、遅延回路３０ｃでの遅延時間では問題が生じる場合に遅延処理で時間を調整するようにしても何ら差し支えない。
【００９７】
また、実施例１では主制御装置３０に遅延回路３０ｃを搭載、実施例２では主制御装置３０の遊技制御ＣＰＵ３０ａで遅延処理を実行するように構成しているが、バックアップ機能を有する制御装置（基本的には賞球制御装置３１及び／又はサブ統合装置）に利用しても良く、弾球遊技機１に設けられるバックアップ機能を有する制御装置の全てに搭載することによって、バックアップを実行するタイミングがほぼ同期し、電源復帰後に電源遮断時の遊技状態に戻せるため望ましい。
【図面の簡単な説明】
【００９８】
【図１】本願発明に係る弾球遊技機１の正面図である。
【図２】本願発明に係る弾球遊技機１の背面図である。
【図３】本願発明に係る弾球遊技機１の信号の伝達経路を示す電気配線ブロック図である。
【図４】実施例１に係る電源基板３６から主制御装置３０の遊技制御ＣＰＵ３０ａへ信号の伝達経路を示す電気配線ブロック図である。
【図５】実施例１に係る電源投入時の電圧変化と電源基板３６から出力される信号との関係を示すタイミングチャートである。
【図６】実施例１に係る電源遮断時の電圧変化と電源基板３６から出力される信号との関係を示すタイミングチャートである。
【図７】本願発明に係る主制御装置３０の遊技制御ＣＰＵ３０ａによって実行される電源投入時処理を示すフローチャートである。
【図８】本願発明に係る主制御装置３０の遊技制御ＣＰＵ３０ａによって実行される残余処理（バックアップ処理を含む）を示すフローチャートである。
【図９】本願発明に係る主制御装置３０の遊技制御ＣＰＵ３０ａによって実行される通常割込処理（ＩＮＴ処理）を示すフローチャートである。
【図１０】実施例１に係る主制御装置３０の遊技制御ＣＰＵ３０ａによって実行される強制割込処理（ＮＭＩ処理）を示すフローチャートである。
【図１１】実施例２に係る主制御装置３０の遊技制御ＣＰＵ３０ａによって実行される強制割込処理２（ＮＭＩ処理２）を示すフローチャートである。
【符号の説明】
【００９９】
１    ：  弾球遊技機                ２    ：  外枠
３    ：  前面枠                    ４    ：  ＣＲユニット
５    ：  上皿                      ６    ：  下皿
７    ：  発射ハンドル              ７ａ  ：  発射停止スイッチ
７ｂ  ：  操作検出器                ７ｃ  ：  タッチセンサ
７ｄ  ：  回動リング                ７ｅ  ：  タッチランプ
８    ：  遊技ボタン                ９    ：  遊技盤
１０  ：  内レール                  １１  ：  遊技領域
１２  ：  キャラクタ表示装置        １２ａ：  ＬＣＤパネルユニット
１３  ：  特別図柄表示装置          １４  ：  普通図柄表示装置
１５  ：  特別図柄保留表示器        １６  ：  普通図柄保留表示器
１７  ：  液晶枠飾り                １８  ：  普通図柄始動ゲート
１８ａ：  普通図柄始動スイッチ      １９  ：  普通電動役物
１９ａ：  特別図柄始動スイッチ      １９ｂ：  普通電役ソレノイド
１９ｃ：  羽根部材                  ２０  ：  大入賞口
２０ａ：  カウントスイッチ          ２０ｂ：  大入賞口ソレノイド
２０ｃ：  蓋部材                    ２１  ：  一般入賞口
２１ａ：  一般入賞口スイッチ        ２２  ：  アウト穴
２３  ：  ＣＲ精算表示装置          ２３ａ：  球貸しボタン
２３ｂ：  精算ボタン                ２３ｃ：  残高表示装置
２４  ：  発射モータ                ２５  ：  各種ランプ
２６  ：  各種ＬＥＤ                ２７  ：  スピーカ
３０  ：  主制御装置                ３０ａ：  遊技制御ＣＰＵ
３０ｂ：  コネクタ                  ３０ｃ：  遅延回路
３１  ：  賞球制御装置              ３１ａ：  賞球制御ＣＰＵ
３１ｂ：  賞球モータ                ３１ｃ：  賞球払い出しスイッチ
３２  ：  発射制御装置              ３３  ：  演出制御装置
３４  ：  サブ統合装置              ３５  ：  外部接続端子装置
３６  ：  電源基板                  ３６ａ：  給電検出回路
３６ｂ：  停電検出回路              ３６ｃ：  電源スイッチ
３６ｄ：  ＲＡＭクリアスイッチ      ３７  ：  電源中継基板
３８  ：  電源コード                ３９  ：  電源コード
【図１】
2010104423.tif 000003
【図２】
2010104423.tif 000004
【図３】
2010104423.tif 000005
【図４】
2010104423.tif 000006
【図５】
2010104423.tif 000007
【図６】
2010104423.tif 000008
【図７】
2010104423.tif 000009
【図８】
2010104423.tif 000010
【図９】
2010104423.tif 000011
【図１０】
2010104423.tif 000012
【図１１】
2010104423.tif 000013