(57)【要約】【課題】櫛歯状の画素電極を有するＩＰＳ方式の液晶表示装置において、櫛歯電極と櫛歯電極の間が十分にラビングされないために、画像のコントラストが低下する現象を対策する。【解決手段】コモン電極１１０が平坦化膜１０９の上に形成され、コモン電極１１０の上に第２層間絶縁膜１１１が形成され、第２層間絶縁膜１１１に凹部１２１を形成し、凹部１２１内にＩＴＯによって画素電極１１２を形成する。第２層間絶縁膜１１１の凹部１２１はハーフトーン露光とドライエッチングを用いて形成する。不用なＩＴＯはドライエッチング後に残ったレジスト１２０を除去するときに同時に除去する。したがって、画素電極１１２と第２層間絶縁膜１１１の表面がほぼ平坦となる。これによって、画素電極１１２を構成する櫛歯電極と櫛歯電極の間がラビングされないという現象を回避する。【選択図】図６
2010002594.tif 000002
【特許請求の範囲】
【請求項１】
平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置であって、
前記層間絶縁膜は凹部を有し、前記画素電極は前記層間絶縁膜の前記凹部に形成されており、
前記画素電極の膜厚は、前記層間絶縁膜の前記凹部の深さよりも薄いことを特徴とする液晶表示装置。
【請求項２】
前記画素電極の前記層間絶縁膜の前記凹部内における厚さは、前記凹部の中央部よりも、前記凹部の壁付近において薄いことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
平面状に形成された画素電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状のコモン電極が形成されている液晶表示装置であって、
前記層間絶縁膜は凹部を有し、前記コモン電極は前記層間絶縁膜の前記凹部に形成されており、
前記コモン電極の膜厚は、前記層間絶縁膜の前記凹部の深さよりも薄いことを特徴とする液晶表示装置。
【請求項４】
前記コモン電極の前記層間絶縁膜の前記凹部内における厚さは、前記凹部の中央部よりも、前記凹部の壁付近において薄いことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置の製造方法であって、
前記コモン電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜の上にレジストを形成し、前記レジストをハーフトーン露光によって露光して、レジストの厚い部分と薄い部分を形成する工程と、
前記レジストおよび前記層間絶縁膜をドライエッチングすることによって層間絶縁膜の一部に凹部を形成し、他の部分にレジストを残す工程と、
前記層間絶縁膜の凹部、および、前記層間絶縁膜の他の部分のレジストの上に透明導電膜を形成する工程と、
前記層間絶縁膜の他の部分のレジストの上に形成された透明導電膜を前記他の部分のレジストと同時に除去して画素電極を形成する工程を有することを特徴とする液晶表示装置の製造方法。
【請求項６】
前記透明導電膜の膜厚を前記層間絶縁膜の凹部の深さよりも薄く形成することを特徴とする請求項５に記載の液晶表示装置の製造方法。
【請求項７】
平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置の製造方法であって、
前記コモン電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜の上にレジストを形成し、前記レジストをハーフトーン露光によって露光して、レジストの厚い部分と薄い部分と無い部分とを形成する工程と、
前記レジストおよび前記層間絶縁膜をドライエッチングすることによって層間絶縁膜の一部に凹部を形成し、一部に孔を形成し、他の部分にレジストを残す工程と、
前記層間絶縁膜の前記凹部、前記孔部、および、前記層間絶縁膜の他の部分のレジストの上に透明導電膜を形成する工程と、
前記層間絶縁膜の他の部分のレジストの上に形成された透明導電膜を前記他の部分のレジストと同時に除去して画素電極を形成する工程を有することを特徴とする液晶表示装置の製造方法。
【請求項８】
前記孔部は前記画素電極に映像信号を供給するためのスルーホールであることを特徴とする請求項７に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、画素電極付近におけるラビング不可領域に起因するコントラストの低下を防止したＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置はフラットで軽量であることから、ＴＶ等の大型表示装置から、携帯電話やＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）等、色々な分野で用途が広がっている。液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置では視野角が問題である。ＩＰＳ方式は、液晶分子をＴＦＴ基板あるいは、対向基板の主面と平行方向の電界によって液晶分子を回転させて光の透過を制御するものであり、他の方式に比べて優れた視野角特性を有している。ＩＰＳ方式にも種々の構成が提案されているが、現在主流のものは、コモン電極として透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を平面の膜で形成し、その上に絶縁膜を形成し、その上に櫛歯状の画素電極を形成する構成である。
【０００４】
この方式では、櫛歯状の画素電極に映像信号を印加し、基準電圧が印加された平面状のコモン電極との間の電界によって液晶分子を回転させて、液晶層の透過光を制御する。画面が高精細になるにつれて、画素電極のサイズが小さくなり、画素電極における櫛歯電極の幅および間隔が小さくなる。ＩＰＳ方式の液晶表示装置では、ＴＦＴ基板および対向基板の表面をラビングして液晶分子に対して初期配向をさせる必要がある。
【０００５】
ところが、画素電極が小さくなり、櫛歯状の画素電極の幅および間隔が小さくなると、櫛歯電極と櫛歯電極の間がラビングされないという現象を生ずる。すなわち、ラビングは布状の繊維によって配向膜が形成された基板の表面を擦ることによって行われるが、ラビングをする繊維の太さは６μｍ程度である。これに対して、画素電極が小さくなると、櫛歯電極と櫛歯電極の間隔が２μｍ程度となり、櫛歯電極と櫛歯電極の間のラビングが困難になる。
【０００６】
「特許文献１」には、このような問題を解決するために、画素電極を形成後、さらに絶縁膜を画素電極上に形成し、その後、絶縁膜を化学機械研磨することによって、櫛歯電極と櫛歯電極の間を絶縁膜で埋め、その上に配向膜を形成することによって、櫛歯電極と櫛歯電極の間のラビング不可領域の現象を対策する構成が記載されている。
【０００７】
「特許文献１」には、また、画素電極を形成する前に、絶縁膜に凹部を形成し、その後画素電極を被着し、その後、画素電極の表面を化学機械研磨することによって、櫛歯電極と櫛歯電極の間に絶縁膜を形成し、その上に配向膜を形成することによってラビング不可領域を無くす構成が記載されている。
【０００８】
【特許文献１】特開２００３−１３１２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
「特許文献１」に記載の第１の構成では、ＩＴＯ膜を形成後、絶縁膜を被着し、その後化学機械研磨を行う必要がある。しかし、ＴＦＴ等が形成され、かつ、細かな電極パターンが形成されている対向基板を化学機械研磨することは、電極あるいは、配線等の断線を引き起こしやすく、製造歩留まりを低下させる危険が増大する。
【００１０】
また、「特許文献１」に記載の第２の構成では、ＩＴＯ膜を形成後、別な絶縁膜を被着する必要は無いが、画素電極であるＩＴＯの表面を化学機械研磨する必要があることは同様であり、第１の構成と同じ問題を有している。
【００１１】
本発明の課題は、以上のような問題点を解決し、ラビング不可領域を無くし、コントラストの低下を抑制したＩＰＳ方式の液晶表示装置を実現することである。
【課題を解決するための手段】
【００１２】
本発明は以上のような課題を解決するものであり、具体的な手段は次のとおりである。
【００１３】
（１）平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置であって、
前記層間絶縁膜は凹部を有し、前記画素電極は前記層間絶縁膜の前記凹部に形成されており、前記画素電極の膜厚は、前記層間絶縁膜の前記凹部の深さよりも薄いことを特徴とする液晶表示装置。
【００１４】
（２）前記画素電極の前記層間絶縁膜の前記凹部内における厚さは、前記凹部の中央部よりも、前記凹部の壁付近において薄いことを特徴とする（１）に記載の液晶表示装置。
【００１５】
（３）平面状に形成された画素電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状のコモン電極が形成されている液晶表示装置であって、前記層間絶縁膜は凹部を有し、前記コモン電極は前記層間絶縁膜の前記凹部に形成されており、前記コモン電極の膜厚は、前記層間絶縁膜の前記凹部の深さよりも薄いことを特徴とする液晶表示装置。
【００１６】
（４）前記コモン電極の前記層間絶縁膜の前記凹部内における厚さは、前記凹部の中央部よりも、前記凹部の壁付近において薄いことを特徴とする（３）に記載の液晶表示装置。
【００１７】
（５）平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置の製造方法であって、前記コモン電極を覆って層間絶縁膜を形成する工程と、前記層間絶縁膜の上にレジストを形成し、前記レジストをハーフトーン露光によって露光して、レジストの厚い部分と薄い部分を形成する工程と、前記レジストおよび前記層間絶縁膜をドライエッチングすることによって層間絶縁膜の一部に凹部を形成し、他の部分にレジストを残す工程と、前記層間絶縁膜の凹部、および、前記層間絶縁膜の他の部分のレジストの上に透明導電膜を形成する工程と、前記層間絶縁膜の他の部分のレジストの上に形成された透明導電膜を前記他の部分のレジストと同時に除去して画素電極を形成する工程を有することを特徴とする液晶表示装置の製造方法。
【００１８】
（６）前記透明導電膜の膜厚を前記層間絶縁膜の凹部の深さよりも薄く形成することを特徴とする（５）に記載の液晶表示装置の製造方法。
【００１９】
（７）平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置の製造方法であって、前記コモン電極を覆って層間絶縁膜を形成する工程と、前記層間絶縁膜の上にレジストを形成し、前記レジストをハーフトーン露光によって露光して、レジストの厚い部分と薄い部分と無い部分とを形成する工程と、前記レジストおよび前記層間絶縁膜をドライエッチングすることによって層間絶縁膜の一部に凹部を形成し、一部に孔を形成し、他の部分にレジストを残す工程と、前記層間絶縁膜の前記凹部、前記孔部、および、前記層間絶縁膜の他の部分のレジストの上に透明導電膜を形成する工程と、前記層間絶縁膜の他の部分のレジストの上に形成された透明導電膜を前記他の部分のレジストと同時に除去して画素電極を形成する工程を有することを特徴とする液晶表示装置の製造方法。
【００２０】
（８）前記孔部は前記画素電極に映像信号を供給するためのスルーホールであることを特徴とする（７）に記載の液晶表示装置。
【発明の効果】
【００２１】
本発明によれば、櫛歯状の画素電極の櫛歯と櫛歯の間のラビングされない領域を無くすことが出来るので、液晶分子の初期配向を適正に行うことが出来る。本発明は、画面が高精細になって、画素のサイズが小さくなった場合に特有効である。
【００２２】
また、本発明によれば、スルーホールにおいて、コモン電極と画素電極の間の絶縁膜を除去するときに行う露光を、ハーフトーン露光として画素部も同時に露光し、かつ、ドライエッチングを行うことによって、絶縁膜に孔部と凹部とレジストが残っている部分を形成し、その上にＩＴＯを被着し、その後、残ったレンジストを剥離することによって、同時に不用なＩＴＯを除去して画素電極を形成することが出来るので、画素電極のパンターニング工程を省略することが出来る。
【発明を実施するための最良の形態】
【００２３】
実施例によって本発明の内容を詳細に説明する。
【実施例１】
【００２４】
図１は表示領域における画素部の平面透視図である。図２は図１のＡ−Ａ’面図、図３は図１のＢ−Ｂ’断面図、図４は図１のＣ−Ｃ’断面図およびＤ−Ｄ’断面図である。図１において、走査線１０５１と映像信号線１０７１とで囲まれた領域がサブ画素である。対向基板には、各サブ画素に対応して、赤、緑、青等のカラーフィルタが形成されている。サブ画素が３個並列に並んで画素が形成される。したがって、画素は赤、緑、青のサブ画素を含む。サブ画素の大きさは例えば、縦寸法が９０μｍ、横寸法が３０μｍである。したがって、画素の大きさは例えば一辺が９０μｍの正方形となっている。なお、本明細書では、表現を複雑化しないために、サブ画素を単に画素と呼ぶことがある。
【００２５】
図１において、映像信号線１０７１と画素電極１１２の間には、Ｔ１、Ｔ２の２個のＴＦＴが形成されている。トランジスタＴ１のドレインは、映像信号線１０７１とＳＤスルーホール６０を介して接続している。トランジスタＴ１のゲート電極１０５は走査線１０５１が分岐して形成されている。ゲート電極１０５の下がチャネル領域となっている。なお、半導体層１０３がゲート電極１０５で覆われた以外の部分には、リン、ボロン等の不純物がドープされて導電性が付与されており、ＴＦＴのドレインあるいはソースの役割を有している。
【００２６】
トランジスタＴ１のソースはトランジスタＴ２のドレインとなっている。トランジスタＴ２のゲートも走査線１０５１が分岐して形成されている。トランジスタＴ２のソースはソース電極１０７の下部にまで伸び、スルーホールを介してソース電極１０７と接続している。なお半導体層１０３とソース電極１０７の間にはゲート絶縁膜１０５および第１層間絶縁膜１０６が形成されている。ソース電極１０７の上には、図示しない、無機パッシベーション膜１０８および平坦化膜１０９が形成されている。
【００２７】
図１において、映像信号線１０７１と走査線１０５１で囲まれたサブ画素内には、画素電極１１２が形成されている。画素電極１１２は先端が閉じた櫛歯状の電極である。画素電極１１２は、透明電極であるＩＴＯによって形成されている。画素電極１１２の下には、図示しない第２層間絶縁膜１１１を介して平面ベタで、ＩＴＯによって形成されたコモン電極１１０が形成されている。そして、画素電極１１２に映像信号線１０７１から映像信号が印加されると、コモン電極１１０との間に電界が発生し、この電界によって液晶分子が回転して液晶層の透過光を制御する。
【００２８】
画素電極１１２は、図示しない平坦化膜１０９、無機パッシベーション膜１０８、および、第２層間絶縁膜１１１に形成されたスルーホールを介してソース電極１０７と接続している。平坦化膜１０９は厚さが厚いので、スルーホール５０も大きくなる。図１において、５０１は平坦化膜１０９に形成されたスルーホール５０の上端を示し、５０２は平坦化膜１０９に形成されたスルーホールの下端を示す。またスルーホール６０は、ゲート絶縁膜１０５および第１層間絶縁膜１０６に形成されたスルーホールであり、ソース電極１０７と、不純物がドープされて導電性が付与された半導体層１０３を接続する。
【００２９】
図３は、図１のＢ−Ｂ’断面図であり、トランジスタＴ１の断面図を示している。図３においてガラスで形成されたＴＦＴ基板１０の上には第１下地膜１０１がＳｉＮによって形成され、その上には、第２下地膜１０２がＳｉＯ２によって形成されている。第１下地膜１０１、第２下地膜１０２ともに、ＴＦＴの半導体層１０３をガラスから析出する不純物から保護するために形成されている。
【００３０】
第２下地膜１０２の上には、半導体層１０３が形成されている。本実施例では半導体層１０３はｐｏｌｙ−Ｓｉで形成されている。ｐｏｌｙ−Ｓｉ膜は、最初にａ−Ｓｉ膜をＣＶＤ等によって被着し、このａ−Ｓｉ膜にレーザを照射してアニールすることによって形成する。半導体層１０３の上にはゲート絶縁膜１０５が形成される。ゲート絶縁膜１０５の上にはゲート電極１０５が形成されるが、このゲート電極１０５は、走査線１０５１が分岐したものである。
【００３１】
ゲート電極１０５が形成された後、半導体層１０３にリンあるいはボロン等をイオンインプランテーションによってドープし、ゲート電極１０５で覆われている部分以外の半導体層１０３に導電性を付与して導体とする。その後、ゲート電極１０５を覆って第１層間絶縁膜１０６を形成する。第１層間絶縁膜１０６の上に、映像信号線１０７１、ドレイン電極、ソース電極１０７等を形成する。映像信号線１０７１、ドレイン電極、ソース電極１０７は同層で同時に形成される。図２において、トランジスタＴ１のドレインは映像信号線１０７１が兼ねている。
【００３２】
映像信号線１０７１を覆って、ＳｉＮによる無機パッシベーション膜１０８が形成される。無機パッシベーション膜１０８の役割は、ＴＦＴを保護することである。無機パッシベーション膜１０８を覆って、有機膜による平坦化膜１０９が形成される。平坦化膜１０９は、図２では示されていないコモン電極１１０あるいは画素電極１１２の平坦性を保つために形成される。平坦化膜１０９は、膜上部を平坦とする必要があるので、１μｍから３μｍというように、厚く形成される。
【００３３】
また、平坦化膜１０９は、ＴＦＴを保護するパッシベーション膜１０８としての役割も有している。平坦化膜１０９はアクリル樹脂、ポリイミド樹脂等の感光性の膜によって形成され、後にスルーホールを形成するときに、レジスト１２０の形成を行うことなく、エッチング、現像を行うことが出来る。
【００３４】
平坦化膜１０９の上には、第２層間絶縁膜１１１が形成されている。第２層間絶縁膜１１１は、図２等で示すように、コモン電極１１０と画素電極１１２の絶縁を保つために形成される。
【００３５】
図２は、図１のＡ−Ａ’断面図であり、画素電極１１２が形成された部分のＴＦＴ基板１０の断面図を示している。ただし、図２はＴＦＴ部の断面は含まれていない。図２において、ガラスで形成されたＴＦＴ基板１０の上には第１下地膜１０１がＳｉＮによって形成され、その上には、第２下地膜１０２がＳｉＯ２によって形成されている。役割は図２で説明したとおりである。
【００３６】
第２下地膜１０２に上には、ゲート絶縁膜１０５が形成され、ゲート絶縁膜１０５の上には、第１層間絶縁膜１０６が形成されている。層間絶縁膜の上には、映像信号線１０７１が形成されている。この映像信号線１０７１は、図１で示すように、トランジスタＴ１のドレイン電極を兼ねている。映像信号線１０７１を覆って無機パッシベーション膜１０８が形成される。無機パッシベーション膜１０８の上には平坦化膜１０９が感光性のアクリル樹脂等によって形成される。
【００３７】
平坦化膜１０９は、１〜３μｍというように、厚く形成されるので、平坦化膜１０９の表面は平坦となっており、この上にＩＴＯによるコモン電極１１０が平面ベタで形成される。コモン電極１１０の上には、第２層間絶縁膜１１１がＳｉＮによって形成される。第２層間絶縁膜１１１には凹部１２１が形成されており、この凹部１２１に画素電極１１２がＩＴＯによって形成される。図２において、画素電極１１２における櫛歯電極の断面が示されている。
【００３８】
画素電極１１２は第２層間絶縁膜１１１に形成された凹部１２１に形成されるので、層間絶縁膜と画素電極１１２の表面はほぼ平面となっている。ただし、後で述べるように、本発明の製造プロセスの関係で、凹部１２１の深さよりも画素電極１１２の膜厚のほうが若干薄く形成されることが多いが、従来例に比較して、実質平坦であることには変わりがない。したがって、画素電極１１２および第２層間絶縁膜１１１の上に液晶を配向させるための配向膜が形成されても配向膜の表面は平坦となり、ラビング不可領域が生ずることは無い。
【００３９】
これに対して従来の画素電極１１２の例を図５に示す。図５において、第２層間絶縁膜１１１の上にＩＴＯによる画素電極１１２が形成されている。図５において、画素電極１１２における櫛歯電極が描かれている。画素電極１１２は８０ｎｍ程度の厚さを有しており、櫛歯電極と櫛歯電極の間は２μｍ〜３μｍ程度と狭い。一方ラビングを行う布の繊維は６μｍ程度であり、櫛歯電極と櫛歯電極の間はラビングを十分に施すことが出来ない。そうすると、液晶分子の初期配向を適性に行うことが出来ず、光漏れが生じてコントラストが低下する。
【００４０】
図４は、図１におけるスルーホールの断面図を示すものであり、図４（ａ）は図１のＣ−Ｃ’断面図であり、図４（ｂ）は図１のＤ−Ｄ’断面図である。図４（ａ）において、第１下地膜１０１と第２下地膜１０２の上には、半導体層１０３が形成されている。この部分の半導体層１０３は、不純物がドープされており、導体として働いている。
【００４１】
半導体層１０３を覆って、ゲート絶縁膜１０５が形成されており、ゲート絶縁膜１０５の上にはゲート電極１０５が形成されている。ゲート電極１０５の上には層間絶縁膜が形成され、層間絶縁膜の上には、ソース電極１０７が形成されている。ソース電極１０７は、図４（ｂ）に示すように、画素電極１１２とＴＦＴのソースを接続する役割を有する。ソース電極１０７の上には無機パッシベーション膜１０８が形成される。
【００４２】
図４（ａ）において、無機パッシベーション膜１０８の上には平坦化膜１０９が形成されている。平坦化膜１０９は感光性の樹脂で形成され、スルーホールの形成は感光性樹脂を直接露光することによって行われ、レジスト１２０プロセスを必要としない。スルーホールが形成された平坦化膜１０９をレジスト１２０として無機パッシベーション膜１０８にスルーホールを形成する。
【００４３】
その後、コモン電極１１０としてのＩＴＯを平面ベタで形成する。ただし、コモン電極１１０はスルーホールからは除去されている。その後、第２層間絶縁膜１１１を形成する。第２層間絶縁膜１１１は図２で説明したように、画素電極１１２が形成される部分には凹部１２１が形成されている。一方、スルーホールにおいては、凹部１２１と完全に除去された部分とが形成されている。スルーホールにおいて、コンタクトを取る部分は、絶縁膜を完全に除去する必要がある。しかし、その他の部分、例えば、スルーホールの壁部分等は完全に除去する必要は無く、画素部と同じ、層間絶縁膜が薄くなった凹部１２１を形成して、その部分に画素電極１１２を形成している。このように、第２層間絶縁膜１１１に対して膜厚を変えて形成するプロセスは、後に述べるハーフエッチングの技術を用いて行うことが出来る。
【００４４】
図４（ｂ）は図１のＤ−Ｄ’断面図であり、図１におけるスルーホールの図４（ａ）と直角方向における断面図である。したがって、図４（ｂ）は図４（ａ）とほぼ同様の構成となっているので、図４（ａ）と異なる部分について説明する。図４（ｂ）の左側において、第２下地膜１０２の上に形成された半導体層１０３とソース電極１０７がゲート絶縁膜１０５に形成されたスルーホールを介して接続している。また、平坦化膜１０９の上にはコモン電極１１０が形成され、コモン電極１１０の上には第２層間絶縁膜１１１が形成されている。そして第２層間絶縁膜１１１の上には画素電極１１２が形成されている。
【００４５】
ソース電極１０７は、無機パッシベーション膜１０８、平坦化膜１０９、第２層間絶縁膜１１１に形成されたスルーホールを介して画素電極１１２と接続している。第２層間絶縁膜１１１はスルーホールの底部においては、完全に除去されているが、スルーホールの側部においては、膜厚が薄くなった凹部１２１が形成されており、この凹部１２１に画素電極１１２が被着している。すなわち、第２層間絶縁膜１１１はスルーホールの底部においては、完全に除去され、スルーホールの側部において、画素電極１１２が形成された部分は膜厚が薄くなっており、画素電極１１２が形成されていない部分では、本来の厚さの膜となっている。
【００４６】
このように第２層間絶縁膜１１１の膜厚を２段階とするのは、図２に示すように、第２層間絶縁膜１１１に凹部１２１を形成して、その部分に画素電極１１２を形成することによって、画素電極１１２による凹凸を軽減してラビング不可領域を無くすためである。なお、スルーホールの側壁についても第２層間絶縁膜１１１を完全に無くすことは出来る。後で述べるフォトリソグラフィ工程におけるレジスト１２０の形成の仕方を変えれば良い。
【００４７】
図６は画素電極１１２が形成されている領域において、画素電極１１２を第２層間絶縁膜１１１の凹部１２１に形成するプロセスを示すものである。図６（ａ）は画素電極１１２領域の断面図を示す。図６（ａ）において、無機パッシベーション膜１０８から下の層は省略されている。図６（ａ）において、平坦化膜１０９の上にコモン電極１１０が形成され、コモン電極１１０の上に第２層間絶縁膜１１１が形成され、第２層間絶縁膜１１１の凹部１２１に画素電極１１２が形成されている。
【００４８】
図６（ｂ）〜図６（ｅ）は、本発明において、第２層間絶縁膜１１１の凹部１２１に画素電極１１２を形成するプロセスを示すものである。図６（ｂ）においてハーフトーン露光を用いて第１層間絶縁膜１１１の上に、膜厚の異なるレジスト１２０を形成する。ポジレジスト１２０を使用すると、光が当たった部分のレジスト１２０が除去される。図６（ｂ）において、レジスト１２０が薄くなった部分は、レジスト１２０を完全に除去する部分に比較して、少なく光を照射する（ハーフトーン露光）。そうすると、レジスト１２０は光によって完全には反応を終了しないために、現像すると、ハーフトーン露光の部分はレジスト１２０が所定の膜厚だけ残存する。残存するレジスト１２０の膜厚は、ハーフトーン露光の露光量によって制御することが出来る。図６（ｂ）において、露光されない部分のレジスト１２０の膜厚は１．９μｍ、ハーフトーン露光された部分のレジスト１２０の膜厚は０．２μｍとなるように露光量を設定している。
【００４９】
このようにして、図６（ｂ）に示すように、第２層間絶縁膜１１１の上に膜厚の異なるレジスト１２０が形成される。このような状態のレジスト１２０が形成された膜に対してドライエッチングを行う。ドライエッチングはレジスト１２０および第２層間絶縁膜１１１に対して行う。レジスト１２０が薄い部分はレジスト１２０がエッチングされた後、さらに第２層間絶縁膜１１１をエッチングする。一方、レジスト１２０が厚い部分はレジスト１２０のみエッチングされる。
【００５０】
ドライエッチングを所定の量行うと、部分的にレジスト１２０が残存している部分と、ドライエッチングによって第２層間絶縁膜１１１がエッチングされて、第２層間絶縁膜１１１に凹部１２１が形成された部分とが存在する。ドライエッチングの詳細なプロセスは次のとおりである。
【００５１】
第２層間絶縁膜１１１の当初の膜厚は３００ｎｍである。これをレジスト１２０が付いた状態でドライエッチングする。ハーフトーン露光された部分はレジスト１２０が薄くなっており、ドライエッチングによって完全にレジスト１２０が除去されるのみでなく、第２層間絶縁膜１１１も１００ｎｍ程度ドライエッチングされる。したがって、第２層間絶縁膜１１１には深さ１００ｎｍの凹部１２１が形成される。また、ハーフトーン露光された部分では、第２層間絶縁膜１１１の厚さは２００ｎｍの膜厚が確保される。なお、ドライエッチング後もレジスト１２０が残っている層間絶縁膜の厚さは当初と同じ３００ｎｍである。
【００５２】
一方、レジスト１２０が露光されなかった部分は、当初のレジスト１２０の厚さは１．９μｍである。この部分をドライエッチング行った後も１００ｎｍ以上のレジスト１２０が残るようにドライエッチング条件を設定する。なお、レジスト１２０のドライエッチングスピードは第２層間絶縁膜１１１であるＳｉＮのドライエッチングスピードよりも速い。
【００５３】
この状態で、図６（ｄ）に示すように、画素電極１１２となるＩＴＯをスパッタリングによって被着する。図６（ｄ）においては、ＩＴＯの膜厚は第２層間絶縁膜１１１に形成された凹部１２１の深さと同程度に設定されている。ただし、後の工程で行われるリフトオフによる不用なＩＴＯの除去工程を考慮すると、ＩＴＯの厚さは、第２層間絶縁膜１１１の凹部１２１の深さ１００ｎｍよりも薄く形成することが望ましい。
【００５４】
その後、レジスト１２０の現像をすると、レジスト１２０が残った部分はリフトオフ作用によって、ＩＴＯとレジスト１２０が一緒に除去される。この状態が図６（ｅ）である。図６（ｅ）の状態では、画素電極１１２と第２層間絶縁膜１１１の表面がほぼ同一面となっている。したがって、これらの膜の上に配向膜を形成すれば、均一なラビングを行うことが出来る。
【００５５】
図７は画素電極１１２付近の詳細断面図である。図７（ａ）は平坦化膜１０９から画素電極１１２までの断面図であり、図７（ｂ）は第２層間絶縁膜１１１に形成された凹部１２１の端部の詳細断面図である。図７（ａ）において、平坦化膜１０９の上にコモン電極１１０が形成され、その上に第２層間絶縁膜１１１が形成されている。第２層間絶縁膜１１１には図６に示すようなプロセスによって凹部１２１が形成され、凹部１２１の中に画素電極１１２であるＩＴＯが形成されている。
【００５６】
図７（ａ）において、画素電極１１２の厚さは７７ｎｍ程度であり、第２層間絶縁膜１１１に形成された凹部１２１の深さ１００ｎｍよりも小さい。このような構成とすることによって、第２層間絶縁膜１１１の凹部１２１以外の部分のＩＴＯをレジスト１２０現像時にリフトオフによって除去する作業が容易になる。
【００５７】
図７（ｂ）は第２層間絶縁膜１１１に形成された凹部１２１の端部の詳細断面図である。図７（ｂ）において、画素電極１１２を形成するＩＴＯはスパッタリングによって凹部１２１に被着するが、凹部１２１の壁の効果によって、ＩＴＯの端部の厚さは小さくなっている。ＩＴＯの膜厚は、第２層間絶縁膜１１１の凹部１２１の端部で最も小さく、図７（ｂ）に示す壁からの距離ｄが１０ｎｍ〜５０ｎｍ程度で、膜厚が一定となる。
【００５８】
また、図７（ｂ）において、ＩＴＯの膜厚は第２層間絶縁膜１１１の凹部１２１の深さよりも寸法ｈ程度小さく、ｈの値は、１０ｎｍ〜５０ｎｍ程度、好ましくは１０ｎｍ〜３０ｎｍである。このように、ＩＴＯの膜厚を第２層間絶縁膜１１１の凹部１２１の深さよりも小さくするのは、ＩＴＯの不用な部分を除去するときのリフトオフのやり易さを考慮したものである。
【００５９】
本発明の他の特徴は、第２絶縁膜上へのＩＴＯ膜の形成プロセスを従来よりも減らすことが出来るということである。この理由を図８を例にとって説明する。図８において、図８（ａ）から図８（ｄ）までは、画素電極１１２部分における第２層間絶縁膜１１１および画素電極１１２の構成を形成するプロセスを示す図であり、図８（ｅ）から図８（ｈ）までは、スルーホールにおける第２層間絶縁膜１１１および画素電極１１２の構成を形成するプロセスを示す図である。
【００６０】
画素電極１１２部でのプロセスを示す図８（ａ）から図８（ｄ）では、第２層間絶縁膜１１１の下には、コモン電極１１０が形成されており、コモン電極１１０よりも下の層は省略されている。スルーホールでのプロセスを示す図８（ｅ）から図８（ｈ）では、第２層間絶縁膜１１１の下にはソース電極１０７が形成されている。スルーホールは、画素電極１１２をソース電極１０７との導通を取るものだからである。ソース電極１０７より下の層は省略されている。
【００６１】
図８（ａ）〜図８（ｄ）のプロセスは、図６において説明したのと同様であるので、説明は省略する。スルーホールにおける図８（ｅ）から図８（ｈ）の各々は、は図８（ａ）から図８（ｄ）と対応していおり、同時に行われるプロセスを示す。図８（ｅ）において、層間絶縁膜の上にはレジスト１２０が形成され、レジスト１２０はハーフトーン露光によって、２段階の露光がなされている。
【００６２】
図８（ｅ）において、ＴＨ１は完全に露光されているために、現像後はレジスト１２０は残っていない。この部分は、図４（ｂ）におけるスルーホールの底部、すなわち、画素電極１１２がソース電極１０７と接する部分である。ＴＨ２はハーフトーン露光が行われた領域であり、レジスト１２０が薄く残っている。この部分は図４（ｂ）におけるスルーホールの側部に対応する部分である。ＴＨ３は露光されていない部分であり、レジスト１２０の厚さは現像前と同じである。この部分は図４（ａ）におけるスルーホール周辺において画素電極１１２が形成されていない部分である。
【００６３】
図８（ｅ）に示す状態を形成した後、図８（ｆ）に示すように、全面に渡ってドライエッチングを行う。このドライエッチングは、レジスト１２０の残っていないＴＨ１においては、第２層間絶縁膜１１１を完全に除去するまで行う。図８（ｆ）においては、ＴＨ１において、ソース電極１０７の丁度表面までドライエッチングを行っている。しかし、ＴＨ１に第２層間絶縁膜１１１が残っていると、スルーホールにおける接触不良を引き起こすので、ソース電極１０７を削る程度まで、ドライエッチングを行うことが望ましい。
【００６４】
ハーフトーン露光が行われたＴＨ２の部分においては、第２層間絶縁膜１１１が薄く残っている。また、露光されていない、ＴＨ３の部分では、レジスト１２０がまだ、薄く残っている。したがって、ＴＨ２とＴＨ３との間には第２層間絶縁膜１１１の段差が生じている。
【００６５】
次に、ＩＴＯを全面にスパッタリングによって被着する。図８（ｇ）がこの状態である。図８（ｇ）において、ＴＨ１とＴＨ２との間は、ＩＴＯによって接続している。一方、ＴＨ３の部分は、ＩＴＯが薄く残ったレジスト１２０の上に形成されている。図８（ｇ）の状態で現像すると、ＴＨ３におけるレジスト１２０が剥離し、ＴＨ３におけるＩＴＯも同時に剥離する。そうすると、ＩＴＯはＴＨ１およびＴＨ２にのみ残ることになる。
【００６６】
このようにして、ＩＴＯがＴＨ３から除去された状態が図８（ｈ）である。すなわち、図８（ｈ）に示すように、スルーホールにおいては、第２層間絶縁膜１１１が完全に除去された領域、第２層間絶縁膜１１１が薄く残った領域、層間絶縁膜がもとの厚さのまま残る領域が存在することになる。そして、層間絶縁膜が完全に除去された領域ＴＨ１において、ソース電極１０７と導通し、映像信号線１０７１から画素電極１１２に映像信号が供給されることになる。
【００６７】
本発明の大きな利点は、画素電極１１２を形成するためのフォトリスグラフィ工程が省略できることである。すなわち、従来例においても、スルーホールにおいては、第２層間絶縁膜１１１をフォトリソグラフィ工程によって除去し、その後、ＩＴＯを被着して、ＩＴＯに対してフォトリスグラフィ工程を加えてパターニングしていた。
【００６８】
本発明によれば、スルーホールにおいて、第２層間絶縁膜１１１を除去するときに行う露光をハーフトーン露光とし、かつ、ドライエッチングを行い、ドライエッチングのエッチング量を制御することによって、ＩＴＯを形成しない部分には、レジスト１２０を残し、このレジスト１２０を現像することによって同時にＩＴＯのパターニングを行うことが出来る。また、本発明では、同時に、第２層間絶縁膜１１１に凹部１２１を形成し、その凹部１２１に画素電極１１２となるＩＴＯを形成することが出来るので、画素電極１１２と第２層間絶縁膜１１１の表面が平坦となり、ラビング不可領域を無くすことが出来る。また、本発明によれば、このような構成を化学機械研磨等を行わなくとも実現することが出来る。
【００６９】
以上の説明では、サブ画素は、平坦化膜１０９の上に平面ベタでコモン電極１１０が形成され、その上に第２層間絶縁膜１１１が形成され、その上に櫛歯状の画素電極１１２が形成される構成として説明した。この構成とは逆に、まず、平坦化膜１０９の上に平面ベタで画素電極１１２が形成され、その上に第２層間絶縁膜１１１が形成され、その上に櫛歯状のコモン電極１１０が形成される構成のＩＰＳ方式の液晶表示装置も存在する。本発明は、このような構成の液晶表示装置に対しても同様に適用することが出来る。なお、この場合は、櫛歯状のコモン電極１１０が第２層間絶縁膜１１１に形成された凹部１２１に存在することになる。
【００７０】
なお、本明細書では、凹部に埋め込む電極の厚さは、第２層間絶縁膜の凹部の深さよりも薄く形成することが望ましい、としているが、図７（ｂ）に示すように、凹部の電極端部の厚さは小さくなる傾向があるため、凹部に埋め込む電極の厚さを、凹部の深さと同一、或いは、若干大きくしたとしても、リフトオフによって不用なＩＴＯを除去することが可能である。逆に言えば、凹部に埋め込む電極の厚さを、凹部の深さと同一、或いは、若干大きくする場合は電極端部の厚さを凹部の深さよりも小さくしておく必要がある。
【００７１】
また、第２層間絶縁膜に形成された凹部に櫛歯状の画素電極或いはコモン電極上に配向膜が設けられる構成であるが、櫛歯電極と配向膜との間に他の絶縁層が形成されたとしても、前記他の絶縁層の上面を平坦化することができ、配向膜がラビングされない領域を低減することができる。
【００７２】
さらに、本発明では、平面の電極上の第２層間絶縁膜に凹部を設け、その凹部に櫛歯電極を設ける構成としているが、平坦化膜上に櫛歯電極を設け、平坦化膜上と櫛歯電極上とに第２層間絶縁膜を設け、第２層間絶縁膜上に平面電極を設けるような構成のＩＰＳ方式の液晶表示装置にも適用できる。つまり、平坦化膜に凹部を設けて櫛歯電極を埋め込むことで、配向膜をより平坦化することが可能となる。この場合も、櫛歯電極と平面電極のどちらを画素電極或いはコモン電極とするかは任意である。
【図面の簡単な説明】
【００７３】
【図１】本発明の画素部の平面透視図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】図１のＢ−Ｂ’断面図である。
【図４】図１のＣ−Ｃ’断面図およびＤ−Ｄ’断面図である。
【図５】従来例の画素部の断面図である。
【図６】本発明による画素部の断面図である。
【図７】本発明による画素部の詳細断面図である。
【図８】本発明の画素部およびスルーホールを形成するプロセスである。
【符号の説明】
【００７４】
１０…ＴＦＴ基板、  ５０…平坦化膜スルーホール、  ６０…ソース電極用またはドレイン電極用スルーホール、  １０１…第１下地膜、  １０２…第２下地膜、  １０３…半導体層、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…第１層間絶縁膜、  １０７…ソース電極、  １０８…パッシベーション膜、  １０９…平坦化膜、  １１０…コモン電極、  １１１…第２層間絶縁膜、  １１２…画素電極、  １２０…レジスト、  １２１…第２層間絶縁膜凹部、  ５０１…平坦化膜スルーホールの上部、  ５０２…平坦化膜スルーホールの下部、  １０５１…走査線、  １０７１…映像信号線。
【図１】
2010002594.tif 000003
【図２】
2010002594.tif 000004
【図３】
2010002594.tif 000005
【図４】
2010002594.tif 000006
【図５】
2010002594.tif 000007
【図６】
2010002594.tif 000008
【図７】
2010002594.tif 000009
【図８】
2010002594.tif 000010