(57)【要約】【課題】発光素子チップに新たな端子を設けることなく、信号バスラインの引き回しの複雑性を減らした発光素子ヘッドを提供する。【解決手段】発光素子ヘッド１００は、プリント基板５２と、プリント基板５２上の組に分けられた複数の発光素子チップ５１と、発光素子チップ５１の発光素子の発光動作を制御する信号を供給する信号発生回路１１０とを備えている。第１クロック信号φ１はすべての発光素子チップ５１で共通であるが、第２クロック信号φ２（φ２＿１、φ２＿２）は１つの組に属する発光素子チップ５１で異なるが、点灯信号φI（φＩ１〜φＩ４）は組内の発光素子チップ５１で共通である。発光素子ヘッド１００において、複数の発光素子チップ５１を組にすることで、第２クロック信号φ２用の信号バスライン数は増加するが、点灯信号φＩ用の信号バスライン数が減少するので、全体として信号バスライン数が減少する。【選択図】図３
2010111085.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を一列に配列した複数の発光素子チップと、
前記複数の発光素子チップをＮ組（Ｎは２以上の整数）に分け、前記発光素子の点灯/非点灯のための点灯信号を、１つの組内では共通であるように供給する点灯信号供給手段と、
前記発光素子を順次点灯させるための転送信号としての第１クロック信号および当該発光素子を点灯可能な状態にするための第２クロック信号を供給するとともに、前記Ｎ組の中で前記１つの組内では異なるが組が異なっても共通となるように当該第２クロック信号を供給するクロック信号供給手段と
を備えることを特徴とする発光素子ヘッド。
【請求項２】
前記クロック信号供給手段は、
前記複数の発光素子チップに共通に供給する前記第１クロック信号の１周期内に、前記Ｎ組に分けられた組内の発光素子チップの数に応じて、当該発光素子を点灯可能な状態にするための複数の期間を前記第２クロック信号に設けた
ことを特徴とする請求項１記載の発光素子ヘッド。
【請求項３】
前記点灯信号供給手段は、
前記第２クロック信号の前記複数の期間に対応して前記点灯信号の供給タイミングを異ならせる
ことを特徴とする請求項２記載の発光素子ヘッド。
【請求項４】
前記発光素子チップは、
それぞれがアノード電極、カソード電極およびゲート電極を有し、当該アノード電極または当該カソード電極に対し、前記第１クロック信号が供給される複数の第１転送サイリスタと、
それぞれがアノード電極、カソード電極およびゲート電極を有し、当該アノード電極または当該カソード電極に対し、前記第２クロック信号が供給される複数の第２転送サイリスタと、
前記第１転送サイリスタと、前記第２転送サイリスタとを列方向に交互に接続するように、それぞれの前記ゲート電極間に接続されるダイオードと、
それぞれがアノード端子、カソード端子およびゲート端子を備え、前記第２転送サイリスタの前記ゲート電極に、当該ゲート端子が接続され、当該アノード端子または当該カソード端子には前記点灯信号が供給される前記発光素子としての発光サイリスタと
を備えることを特徴とする請求項１記載の発光素子ヘッド。
【請求項５】
前記点灯信号は、
前記発光サイリスタを点灯させる電圧が当該発光サイリスタに印加される点灯電圧期間と、それに引き続く当該発光サイリスタの点灯を維持する電圧が当該発光サイリスタに印加される維持電圧期間とを有する
ことを特徴とする請求項４記載の発光素子ヘッド。
【請求項６】
基板と、
第１クロック信号端子に接続され、発光素子を順次点灯させるための転送信号としての第１クロック信号が供給される第１クロック信号ラインと、
第２クロック信号端子に接続され、前記発光素子を点灯可能な状態にするための第２クロック信号が供給される第２クロック信号ラインと、
点灯信号端子に接続され、前記発光素子の点灯/非点灯のための点灯信号が供給される点灯信号ラインと、
電源端子に接続され、電源電圧が供給される電源ラインと、
基準電位が供給される裏面共通電極と、
それぞれがアノード電極、カソード電極およびゲート電極を有し、当該アノード電極または当該カソード電極の一方が前記第１クロック信号ラインに接続され、当該カソード電極または当該アノード電極の他方が前記裏面共通電極に接続され、当該ゲート電極が抵抗を介して前記電源ラインに接続された複数の第１転送サイリスタと、
それぞれがアノード電極、カソード電極およびゲート電極を有し、当該アノード電極または当該カソード電極の一方が前記第２クロック信号ラインに接続され、当該カソード電極または当該アノード電極の他方が前記裏面共通電極に接続され、当該ゲート電極が抵抗を介して前記電源ラインに接続された複数の第２転送サイリスタと、
前記第１転送サイリスタと前記第２転送サイリスタとを列方向に交互に接続するように、それぞれの前記ゲート電極間に接続されるダイオードと、
それぞれがアノード端子、カソード端子およびゲート端子を備え、前記第２転送サイリスタの前記ゲート電極に当該ゲート端子が接続され、当該アノード端子または当該カソード端子が前記点灯信号ラインに接続され、当該カソード端子または当該アノード端子が前記裏面共通電極に接続された発光サイリスタと
を備えることを特徴とする発光素子チップ。
【請求項７】
前記第２転送サイリスタの前記ゲート電極と前記発光サイリスタの前記ゲート端子との間に電位降下を生じさせる素子を介在させたこと
を特徴とする請求項６記載の発光素子チップ。
【請求項８】
像保持体を帯電する帯電手段と、
発光素子を一列に配列した複数の発光素子チップを搭載する発光素子ヘッドを備え、帯電された前記像保持体を露光して静電潜像を形成する露光手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段とを有し、
前記露光手段の前記発光素子ヘッドは、
前記複数の発光素子チップをＮ組（Ｎは２以上の整数）に分け、前記発光素子の点灯/非点灯のための点灯信号を、１つの組内では共通であるように供給する点灯信号供給手段と、
前記発光素子を順次点灯させるための転送信号としての第１クロック信号および当該発光素子を点灯可能な状態にするための第２クロック信号を供給するとともに、前記Ｎ組の中で前記１つの組内では異なるが組が異なっても共通となるように当該第２クロック信号を供給するクロック信号供給手段と
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子ヘッド、発光素子チップおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、ＬＥＤ(Light Emitting Diode：発光ダイオード)等の発光素子を一列に配列する発光素子アレイが形成された発光素子チップを、主走査方向に多数、配列してなる発光素子ヘッドを用いた光記録手段が採用されている。
【０００３】
発光素子アレイを多数、配列してなる発光素子ヘッドでは、配列した発光素子チップの数に応じて発光素子の点灯信号が必要になる。このため、発光素子チップの数の増加とともに発光素子ヘッドの信号バスラインの本数が増加し、信号バスラインの引き回しが複雑化する。また、点灯信号は発光素子に電流を供給するため、発光素子チップの数の増加とともに多数の電流駆動能力の大きな電流バッファ回路を要する。
特許文献１には、発光素子チップに点灯信号が入ったときに発光するかしないかをコントロールする発光許可端子を設け、一本のデータ線に複数の発光素子チップの発光のためのデータを時系列的に並べて多重化する技術が提案されている。これによれば、発光素子ヘッドにおいて、汎用のシフトレジスタＩＣの出力をそれぞれの発光素子チップの発光許可端子に接続し、シフトレジスタのシフト動作と同期して時系列的に多重化された発光のためのデータからその発光素子チップのためのデータを読み込むことで、従来発光素子チップ毎に必要であった点灯信号バスラインおよび電流バッファ回路を１つで済ましている。
【０００４】
【特許文献１】特開２００１−２１９５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、発光素子チップに新たな端子を設けることなく、信号バスラインの引き回しの複雑性を減らした発光素子ヘッドを提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に係る発明は、発光素子を一列に配列した複数の発光素子チップと、前記複数の発光素子チップをＮ組（Ｎは２以上の整数）に分け、前記発光素子の点灯/非点灯のための点灯信号を、１つの組内では共通であるように供給する点灯信号供給手段と、前記発光素子を順次点灯させるための転送信号としての第１クロック信号および当該発光素子を点灯可能な状態にするための第２クロック信号を供給するとともに、前記Ｎ組の中で前記１つの組内では異なるが組が異なっても共通となるように当該第２クロック信号を供給するクロック信号供給手段とを備えることを特徴とする発光素子ヘッドである。
請求項２に係る発明は、前記クロック信号供給手段は、前記複数の発光素子チップに共通に供給する前記第１クロック信号の１周期内に、前記Ｎ組に分けられた組内の発光素子チップの数に応じて、当該発光素子を点灯可能な状態にするための複数の期間を前記第２クロック信号に設けたことを特徴とする請求項１記載の発光素子ヘッドである。
請求項３に係る発明は、前記点灯信号供給手段は、前記第２クロック信号の前記複数の期間に対応して前記点灯信号の供給タイミングを異ならせることを特徴とする請求項２記載の発光素子ヘッドである。
【０００７】
請求項４に係る発明は、前記発光素子チップは、それぞれがアノード電極、カソード電極およびゲート電極を有し、当該アノード電極または当該カソード電極に対し、前記第１クロック信号が供給される複数の第１転送サイリスタと、それぞれがアノード電極、カソード電極およびゲート電極を有し、当該アノード電極または当該カソード電極に対し、前記第２クロック信号が供給される複数の第２転送サイリスタと、前記第１転送サイリスタと、前記第２転送サイリスタとを列方向に交互に接続するように、それぞれの前記ゲート電極間に接続されるダイオードと、それぞれがアノード端子、カソード端子およびゲート端子を備え、前記第２転送サイリスタの前記ゲート電極に、当該ゲート端子が接続され、当該アノード端子または当該カソード端子には前記点灯信号が供給される前記発光素子としての発光サイリスタとを備えることを特徴とする請求項１記載の発光素子ヘッドである。
請求項５に係る発明は、前記点灯信号は、前記発光サイリスタを点灯させる電圧が当該発光サイリスタに印加される点灯電圧期間と、それに引き続く当該発光サイリスタの点灯を維持する電圧が当該発光サイリスタに印加される維持電圧期間とを有することを特徴とする請求項４記載の発光素子ヘッドである。
【０００８】
請求項６に係る発明は、基板と、第１クロック信号端子に接続され、発光素子を順次点灯させるための転送信号としての第１クロック信号が供給される第１クロック信号ラインと、第２クロック信号端子に接続され、前記発光素子を点灯可能な状態にするための第２クロック信号が供給される第２クロック信号ラインと、点灯信号端子に接続され、前記発光素子の点灯/非点灯のための点灯信号が供給される点灯信号ラインと、電源端子に接続され、電源電圧が供給される電源ラインと、基準電位が供給される裏面共通電極と、それぞれがアノード電極、カソード電極およびゲート電極を有し、当該アノード電極または当該カソード電極の一方が前記第１クロック信号ラインに接続され、当該カソード電極または当該アノード電極の他方が前記裏面共通電極に接続され、当該ゲート電極が抵抗を介して前記電源ラインに接続された複数の第１転送サイリスタと、それぞれがアノード電極、カソード電極およびゲート電極を有し、当該アノード電極または当該カソード電極の一方が前記第２クロック信号ラインに接続され、当該カソード電極または当該アノード電極の他方が前記裏面共通電極に接続され、当該ゲート電極が抵抗を介して前記電源ラインに接続された複数の第２転送サイリスタと、前記第１転送サイリスタと前記第２転送サイリスタとを列方向に交互に接続するように、それぞれの前記ゲート電極間に接続されるダイオードと、それぞれがアノード端子、カソード端子およびゲート端子を備え、前記第２転送サイリスタの前記ゲート電極に当該ゲート端子が接続され、当該アノード端子または当該カソード端子が前記点灯信号ラインに接続され、当該カソード端子または当該アノード端子が前記裏面共通電極に接続された発光サイリスタとを備えることを特徴とする発光素子チップである。
請求項７に係る発明は、前記第２転送サイリスタの前記ゲート電極と前記発光サイリスタの前記ゲート端子との間に電位降下を生じさせる素子を介在させたことを特徴とする請求項６記載の発光素子チップである。
【０００９】
請求項８に係る発明は、像保持体を帯電する帯電手段と、発光素子を一列に配列した複数の発光素子チップを搭載する発光素子ヘッドを備え、帯電された前記像保持体を露光して静電潜像を形成する露光手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを有し、前記露光手段の前記発光素子ヘッドは、前記複数の発光素子チップをＮ組（Ｎは２以上の整数）に分け、前記発光素子の点灯/非点灯のための点灯信号を、１つの組内では共通であるように供給する点灯信号供給手段と、前記発光素子を順次点灯させるための転送信号としての第１クロック信号および当該発光素子を点灯可能な状態にするための第２クロック信号を供給するとともに、前記Ｎ組の中で前記１つの組内では異なるが組が異なっても共通となるように当該第２クロック信号を供給するクロック信号供給手段とを備えることを特徴とする画像形成装置である。
【発明の効果】
【００１０】
請求項１の発明によれば、本構成を採用しない場合に比べて信号バスラインの引き回しの複雑性を軽減できる発光素子ヘッドを提供できる。
請求項２の発明によれば、発光素子ヘッドの信号バスラインの引き回しの複雑性を軽減するための、クロック信号が容易に設定できる。
請求項３の発明によれば、組内の複数の発光素子チップを同時に点灯させることができる。
請求項４の発明によれば、発光素子チップに新たな端子を付加することなく、発光素子ヘッドの信号バスラインの引き回しの複雑性を軽減できる。
請求項５の発明によれば、発光素子ヘッドの点灯信号の電圧が容易に設定できる。
請求項６の発明によれば、発光素子ヘッドにおいて信号線の引き回しの複雑性を軽減できる、端子数が少ない発光素子チップが提供できる。
請求項７の発明によれば、発光素子ヘッドにおいて点灯信号電圧を利用しやすい電圧に設定できる発光素子チップが提供できる。
請求項８の発明によれば、本構成を採用しない場合に比べて小型で低コストの画像形成装置が提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照して、本発明の実施の形態について、詳細に説明する。
図１は本実施の形態が適用される画像形成装置１の全体構成を示した図である。
図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置であって、各色の階調データに対応して画像形成を行う画像プロセス系１０と、画像プロセス系１０を制御する画像出力制御部３０と、例えばパーソナルコンピュータ(ＰＣ)２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０とを備えている。
【００１２】
画像プロセス系１０は、水平方向に定められた間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、イエロー(Ｙ)、マゼンタ(Ｍ)、シアン(Ｃ)、黒(Ｋ)の４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されており、それぞれ、静電潜像を形成してトナー像を形成させる像保持体(感光体)の一例としての感光体ドラム１２と、感光体ドラム１２の表面を一様に帯電する帯電手段の一例としての帯電器１３と、帯電器１３によって帯電された感光体ドラム１２を露光する露光手段の一例としての露光装置１４と、露光装置１４によって得られた潜像を現像する現像手段の一例としての現像器１５とを備えている。また、画像プロセス系１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて画像形成された各色のトナー像を記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３とを備えている。
【００１３】
ＰＣ２や画像読取装置３から入力された画像データは、画像処理部４０によって画像処理が施され、インタフェース（図示しない）を介して各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋに供給される。画像プロセス系１０は、画像出力制御部３０から供給された同期信号等に基づいて動作する。例えば、イエローの画像形成ユニット１１Ｙでは、帯電器１３により帯電された感光体ドラム１２の表面に、画像処理部４０から得られた画像信号に基づき、露光装置１４によって静電潜像を形成する。形成された静電潜像に対して現像器１５によってイエローのトナー像を形成し、形成されたイエローのトナー像は、図の矢印方向に回動する用紙搬送ベルト２１上の記録用紙に転写ロール２３を用いて転写される。さらに、マゼンタ、シアン、黒のトナー像が各々の感光体ドラム１２上に形成され、用紙搬送ベルト２１上の記録用紙に転写ロール２３を用いて多重転写される。多重転写された記録用紙上のトナー像は、定着器２４に搬送されて、熱および圧力によって記録用紙に定着される。
【００１４】
図２は、本実施の形態が適用される露光装置１４の構成を示した図である。露光装置１４は、多数の発光素子が一列に配列された発光素子チップ５１と、発光素子チップ５１を支持すると共に発光素子チップ５１の駆動を制御するための回路が搭載されたプリント基板５２と、各発光素子から出射された光出力を感光体ドラム１２上に結像させる光学素子であるロッドレンズアレイ５３とを備えている。プリント基板５２およびロッドレンズアレイ５３は、ハウジング５４に保持されている。プリント基板５２には、発光素子チップ５１上の発光素子が主走査方向に画素数分並ぶように複数の発光素子チップ５１が配列されている。例えば、Ａ３サイズの短手(２９７ｍｍ)を主走査方向とする場合、６００ｄｐｉの解像度では、４２.３μｍ毎に７０４０個の発光素子が配列されている。なお、本実施の形態では、実際にはサイドレジずれ等を考慮して７６８０個の発光素子が配列されている。ここでは、発光素子チップ５１とプリント基板５２とをまとめて発光素子ヘッド１００と呼ぶ。
【００１５】
図３（ａ）は、発光素子チップ５１の構成を説明した概略図である。発光素子チップ５１は、基板１０５と、基板１０５の矩形の長辺に沿って発光素子を一列に等間隔で配列した発光素子アレイ１０２と、発光素子アレイ１０２の発光素子の点灯／非点灯を決める点灯信号φＩが供給される点灯信号端子１０１ａと、発光素子アレイ１０２の発光素子を順次点灯させるための転送信号としての第１クロック信号φ１が供給される第１クロック信号端子１０１ｂと、発光素子を点灯可能な状態にするための第２クロック信号φ２が供給される第２クロック信号端子１０１ｃと、電源電圧Ｖｇａが供給される電源端子１０１ｄとを備えている。
【００１６】
図３（ｂ）は、発光素子ヘッド１００の構成を説明した概略図である。発光素子ヘッド１００は、プリント基板５２と、プリント基板５２上の複数の発光素子チップ５１と、これらの複数の発光素子チップ５１に発光素子の発光動作を制御する信号（制御信号）を供給する、クロック信号供給手段および点灯信号供給手段の一例としての信号発生回路１１０とを備えている。ここでは、一例として、発光素子ヘッド１００が８個の発光素子チップ５１（＃１〜＃８）を搭載する場合を示した。８個の発光素子チップ５１は、発光素子ヘッド１００において発光素子が一列に等間隔で配列するよう、向かい合わせに千鳥状に配列されている。
【００１７】
本実施の形態において、８個の発光素子チップ５１は一例として２個を１組とする４組に分けられている。すなわち、発光素子チップ５１の＃１と＃３とからなるＡ組、＃２と＃４とからなるＢ組、＃５と＃７とからなるＣ組、＃６と＃８とからなるＤ組である。発光素子チップ５１の構成は同じである。
【００１８】
信号発生回路１１０は、画像形成装置１に設けられた画像処理部４０からの画像信号（図示せず）と、画像出力制御部３０から供給された同期信号等（図示せず）とから、発光素子チップ５１の発光素子の発光動作を制御する制御信号を生成する。制御信号は、自己走査により発光素子を順次点灯させるための転送信号としての第１クロック信号φ１と、発光素子を点灯可能な状態にするための第２クロック信号φ２と、それぞれの発光素子の点灯／非点灯を決める点灯信号φＩとである。
ここでは、第２クロック信号φ２としてそれぞれ異なった２つの第２＿１クロック信号φ２＿１、第２＿２クロック信号φ２＿２を設けた。点灯信号φＩとして４つの第１点灯信号φＩ１、第２点灯信号φＩ２、第３点灯信号φＩ３、第４点灯信号φＩ４を設けた。
【００１９】
信号発生回路１１０は、第１クロック信号バスライン２０５を経由して、第１クロック信号φ１をすべての発光素子チップ５１の第１クロック信号端子１０１ｂに共通に供給する。
【００２０】
信号発生回路１１０は、第２＿１クロック信号バスライン２０６を経由して、第２＿１クロック信号φ２＿１を異なる組に属する発光素子チップ５１の＃２、＃３、＃６、＃７の第２クロック信号端子１０１ｃに供給する。信号発生回路１１０は、第２＿２クロック信号バスライン２０７を経由して、第２＿２クロック信号φ２＿２を異なる組に属する発光素子チップ５１の＃１、＃４、＃５、＃８の第２クロック信号端子１０１ｃに供給する。
すなわち、信号発生回路１１０は、１つの組に属する発光素子チップ５１であっても、第２クロック信号φ２として異なる信号を供給するが、組が異なっても第２クロック信号φ２として共通の信号を供給する。
【００２１】
信号発生回路１１０は、第１点灯信号バスライン２０１を経由して、第１点灯信号φＩ１をＢ組に属する発光素子チップ５１の＃２および＃４の点灯信号端子１０１ａに供給し、第２点灯信号バスライン２０２を経由して、第２点灯信号φＩ２をＤ組に属する発光素子チップ５１の＃６および＃８の点灯信号端子１０１ａに供給する。また、信号発生回路１１０は、第３点灯信号バスライン２０３を経由して、第３点灯信号φＩ３をＡ組に属する発光素子チップ５１の＃１および＃３の点灯信号端子１０１ａに供給し、第４点灯信号バスライン２０４を経由して、第４点灯信号φＩ４をＣ組に属する発光素子チップ５１の＃５および＃７の点灯信号端子１０１ａに供給する。
すなわち、信号発生回路１１０は、組内の発光素子チップ５１には共通の点灯信号φＩを供給する。
【００２２】
さらに、信号発生回路１１０は、電源バスライン２０８を経由して、電源電圧Ｖｇａをすべての発光素子チップ５１の電源端子１０１ｄに供給する。また、信号発生回路１１０は、基準電位バスライン２０９を経由して、基準電位Ｖｓｕｂをすべての発光素子チップ５１の基板１０５の裏面に形成された裏面共通電極に供給する。
【００２３】
本実施の形態の発光素子ヘッド１００では、電源バスライン２０８および基準電位バスライン２０９を除く信号バスラインは、第１クロック信号φ１、第２＿１クロック信号φ２＿１、第２＿２クロック信号φ２＿２および第１点灯信号φＩ１〜第４点灯信号φＩ４を供給する計７本である。
【００２４】
これに対し、組を構成しないで駆動する場合には、第２クロック信号φ２を共通に用いうるが、点灯信号φIは８個の発光素子チップ５１それぞれに必要である。この結果、信号バスラインは、第１クロック信号φ１、第２クロック信号φ２、発光素子チップ５１毎の８本の点灯信号φＩを供給する計１０本になる。
【００２５】
すなわち、発光素子ヘッド１００において、複数の発光素子チップ５１を組にして駆動することで、第２クロック信号φ２用の信号バスライン数は増加するが、点灯信号φＩ用の信号バスライン数が減少するので、全体として信号バスライン数が減少する。
また、第１クロック信号φ１、第２クロック信号φ２および点灯信号φＩは発光素子チップ５１を駆動する電流を供給するため、信号発生回路１１０において電流駆動能力の大きい電流バッファ回路を要するが、信号バスライン数の減少により電流バッファ回路の数が少なくなる。
【００２６】
信号発生回路１１０は例えばＡＳＩＣ（Application Specific Integrated Circuit）などのＬＳＩであってよい。
【００２７】
図４は、発光素子ヘッド１００を構成する発光素子チップ５１の１組に着目した部分拡大図であって、図３（ｂ）に示したＢ組（発光素子チップ５１の＃２および＃４）の部分を示す図である。発光素子アレイ１０２には、発光素子として発光サイリスタＬ１、Ｌ２、Ｌ３、…が一列に順に配列されている。Ｂ組の発光素子チップ５１の＃２および＃４と信号バスラインなどとの接続関係は図３（ｂ）で説明した通りである。
【００２８】
電源電圧Ｖｇａは組に関係なく、すべての発光素子チップ５１に共通に供給される。第１クロック信号φ１も組に関係なく、すべての発光素子チップ５１に共通に供給される。第１点灯信号φＩ１はＢ組の発光素子チップ５１（＃２および＃４）に共通に供給される。一方、第２クロック信号φ２としては、Ｂ組を構成する発光素子チップ５１の＃２と＃４とでも異なった信号（第２＿１クロック信号φ２＿１と第２＿２クロック信号φ２＿２）が供給される。
すなわち、組内において、点灯信号φＩは共通であるが、第２クロック信号φ２は異なる。
【００２９】
図５は、本実施の形態における自己走査型発光素子アレイを用いた発光素子チップ５１の等価回路を示した図である。発光素子チップ５１の自己走査型発光素子アレイは、基板１０５と、アノード端子、カソード端子およびゲート端子を備えた３端子の発光素子である発光サイリスタＬ１、Ｌ２、Ｌ３、…が一列に配列された発光素子アレイ１０２と、発光サイリスタＬ１、Ｌ２、Ｌ３、…を順次点灯させるための、アノード電極、カソード電極およびゲート電極を備えた３端子の転送素子である第１転送サイリスタＴ１、Ｔ３、Ｔ５、…と、順次オン状態になって、発光サイリスタＬ１、Ｌ２、Ｌ３、…を点灯可能にする、カソード電極およびゲート電極を備えた３端子の転送素子である第２転送サイリスタＴ２、Ｔ４、Ｔ６、…とが一列に配列された転送素子アレイ１０３とを備えている。第１転送サイリスタＴ１、Ｔ３、Ｔ５、…とは、図５に示した転送素子アレイ１０３において１０３ａとして破線で囲った奇数番目のサイリスタである。また、第２転送サイリスタＴ２、Ｔ４、Ｔ６、…とは、転送素子アレイ１０３において１０３ｂとして破線で囲った偶数番目のサイリスタである。
【００３０】
ここでは、発光素子アレイ１０２が４個のｐｎｐｎ構造の発光サイリスタＬ１、Ｌ２、…、Ｌ４を備え、転送素子アレイ１０３がそれぞれ４個のｐｎｐｎ構造の第1転送サイリスタＴ１、Ｔ３、…、Ｔ７と第２転送サイリスタＴ２、Ｔ４、…、Ｔ８を備えた先頭部分を示した。
本実施の形態における自己走査型発光素子アレイにおける発光サイリスタの個数は、第１転送サイリスタおよび第２転送サイリスタの数の和の半分である。
【００３１】
第１転送サイリスタＴ１、Ｔ３、…、Ｔ７のそれぞれのゲート電極Ｇ１、Ｇ３、…、Ｇ７は、一方向に電流が流れるダイオードである接続ダイオードＤ１、Ｄ３、…、Ｄ７を挟んで、隣接する第２転送サイリスタＴ２、Ｔ４、…、Ｔ８のゲート電極Ｇ２、Ｇ４、…、Ｇ８と接続されている。第２転送サイリスタＴ２、Ｔ４、…、Ｔ８のゲート電極Ｇ２、Ｇ４、…、Ｇ８のそれぞれは、接続ダイオードＤ２、Ｄ４、…、Ｄ８を挟んで、隣接する第１転送サイリスタＴ３、Ｔ５、…、Ｔ９（図示せず）のゲート電極Ｇ３、Ｇ５、…、Ｇ９（図示せず）と接続されている。
接続ダイオードＤ１はゲート電極Ｇ１からゲート電極Ｇ２に向かって電流が流れる向きに接続されている。他の接続ダイオードＤ２、Ｄ３、…、Ｄ８も同じである。
【００３２】
さらに、第２転送サイリスタＴ２、Ｔ４、…、Ｔ８のそれぞれのゲート電極Ｇ２、Ｇ４、…Ｇ８は、一方向に電流が流れるダイオードである結合ダイオードＤｃ１、Ｄｃ２、…、Ｄｃ４と抵抗Ｒｐとを介して、対応する発光サイリスタＬ１、Ｌ２、…、Ｌ４のゲート端子Ｇｃ１、Ｇｃ２、…、Ｇｃ４に接続されている。結合ダイオードＤｃ１はゲート電極Ｇ２からゲート端子Ｇｃ１に向かって電流が流れる向きに接続されている。他の結合ダイオードＤｃ２、Ｄｃ３、Ｄｃ４も同じである。
結合ダイオードＤｃ１、Ｄｃ２、…、Ｄｃ４および抵抗Ｒｐは、以下に説明するように、共に電位降下を生じさせる素子として働く。
【００３３】
第１転送サイリスタＴ１、Ｔ３、…、Ｔ７のカソード電極は第１クロック信号ライン７２に接続されている。第２転送サイリスタＴ２、Ｔ４、…、Ｔ８のカソード電極は第２クロック信号ライン７３に接続されている。
すなわち、第１転送サイリスタＴ１、Ｔ３、…、Ｔ７と第２転送サイリスタＴ２、Ｔ４、…、Ｔ８との違いは、それぞれのカソード電極が第１クロック信号ライン７２と第２クロック信号ライン７３とに接続されている点にある。
発光サイリスタＬ１、Ｌ２、…、Ｌ４のカソード端子は点灯信号ライン７４に接続されている。
【００３４】
第１転送サイリスタＴ１のゲート電極Ｇ１にはスタートダイオードＤｓの一方の端子が接続され、スタートダイオードＤｓの他の端子は第２クロック信号ライン７３に接続されている。スタートダイオードＤｓは第２クロック信号ライン７３からゲート電極Ｇ１に向かって電流が流れる向きに接続されている。
【００３５】
発光サイリスタＬ１、Ｌ２、…、Ｌ４のアノード端子と、第１転送サイリスタＴ１、Ｔ３、…、Ｔ７および第２転送サイリスタＴ２、Ｔ４、…、Ｔ８のアノード電極とは、基板１０５の裏面共通電極に接続され、基準電位Ｖｓｕｂ（ここでは、０Ｖと想定する。)が供給されている。
第１転送サイリスタＴ１、Ｔ３、…、Ｔ７および第２転送サイリスタＴ２、Ｔ４、…、Ｔ８のそれぞれのゲート電極Ｇ１、Ｇ２、…、Ｇ８は、負荷抵抗Ｒを介して、電源ライン７１に接続され、電源電圧Ｖｇａ（ここでは、−３．３Ｖと想定する。）が供給されている。
【００３６】
点灯信号ライン７４、第１クロック信号ライン７２、第２クロック信号ライン７３は、それぞれ負荷抵抗を介して、点灯信号端子１０１ａ、第１クロック信号端子１０１ｂ、第２クロック信号端子１０１ｃに接続されている。電源ライン７１は電源端子１０１ｄに接続されている。
【００３７】
図６は、本実施の形態における自己走査型発光素子アレイを用いた発光素子チップ５１の平面図である。発光素子チップ５１は、基板１０５と、発光サイリスタＬ１、Ｌ２、…、Ｌ４と、第１転送サイリスタＴ１、Ｔ３、…、Ｔ７および第２転送サイリスタＴ２、Ｔ４、…、Ｔ８とを備えている。図６では、図５に対応して、４個の発光サイリスタＬ１、Ｌ２、…、Ｌ４、４個の第１転送サイリスタＴ１、Ｔ３、…、Ｔ７および４個の第２転送サイリスタＴ２、Ｔ４、…、Ｔ８の場合を示した。
【００３８】
発光サイリスタＬ１は独立した島として形成されている。第１転送サイリスタＴ１は接続ダイオードＤ１を含んだ島として形成されている。そこで、Ｔ１（Ｄ１）と表記した。第２転送サイリスタＴ２は接続ダイオードＤ２および結合ダイオードＤｃ１を含んだ島として形成されている。そこで、Ｔ２（Ｄ２、Ｄｃ１）と表記した。他の発光サイリスタ、第１転送サイリスタおよび第２転送サイリスタなどについても同じにした。
【００３９】
点灯信号ライン７４、第１クロック信号ライン７２および第２クロック信号ライン７３は、それぞれ負荷抵抗を介して点灯信号端子１０１ａ、第１クロック信号端子１０１ｂおよび第２クロック信号端子１０１ｃに接続されている。電源ライン７１は電源端子１０１ｄに接続されている。
【００４０】
図７（ａ）は、図６の発光素子チップ５１の破線で囲んだ発光サイリスタＬ４を含む部分の拡大平面図である。図７（ｂ）は図７（ａ）のＸ−Ｘ線断面図である。図７（ｂ）の断面図では、電源ライン７１、第１クロック信号ライン７２などの信号ラインを省略した。
図７（ｂ）に示したように、発光素子チップ５１は、基板１０５上に、ｐ型の第１半導体層８２、ｎ型の第２半導体層８３、ｐ型の第３半導体層８４およびｎ型の第４半導体層８５が順に積層されたｐｎｐｎ構造をなしている。基板１０５の裏面には裏面共通電極８１が形成されている。
【００４１】
第１島１４０には、裏面共通電極８１をアノード端子とし、ｎ型の第４半導体層８５の領域１１１に形成されたオーミック電極１２０をカソード端子とし、ｎ型の第４半導体層８５をエッチング除去してｐ型の第３半導体層８４上に形成されたオーミック電極１３０をゲート端子（Ｇｃ４）とする発光サイリスタＬ４が形成されている。
【００４２】
第２島１４１には裏面共通電極８１をアノード電極とし、ｎ型の第４半導体層８５の領域１１３に形成されたオーミック電極１２２をカソード電極とし、ｎ型の第４半導体層８５をエッチング除去してｐ型の第３半導体層８４上に形成されたオーミック電極１３１をゲート電極（Ｇ８）とする第２転送サイリスタＴ８が形成されている。さらに、ｎ型の第４半導体層８５の領域１１４に形成されたオーミック電極１２３とオーミック電極１３１との間に形成された接続ダイオードＤ８と、ｎ型の第４半導体層８５の領域１１２に形成されたオーミック電極１２１とオーミック電極１３１との間に形成された結合ダイオードＤｃ４とが形成されている。接続ダイオードＤ８および結合ダイオードＤｃ４はｐ型の第３半導体層８４とｎ型の第４半導体層８５の間に形成されたｐｎ接合を利用している。
【００４３】
第３島１４２にはｎ型の第４半導体層８５をエッチング除去してｐ型の第３半導体層８４上に形成されたオーミック電極１３２とオーミック電極１３３との間に負荷抵抗Ｒが形成されている。負荷抵抗Ｒはｐ型の第３半導体層８４を利用している。
なお、抵抗Ｒｐは半導体層や配線に起因する寄生抵抗を利用しているので図示していない。
【００４４】
図７（ａ）に示したように、負荷抵抗Ｒのオーミック電極１３２は第２転送サイリスタＴ８のゲート電極（Ｇ８）であるオーミック電極１３１に接続され、さらにこのオーミック電極１３１は接続ダイオードＤ７に接続されている。接続ダイオードＤ８のオーミック電極１２３は隣接する第１転送サイリスタＴ９（図示せず）のゲート電極に接続されている。結合ダイオードＤｃ４のオーミック電極１２１は発光サイリスタＬ４のゲート端子（Ｇｃ４）であるオーミック電極１３０に接続されている。 
第３島１４２のオーミック電極１３３は電源ライン７１に、第２島１４１のオーミック電極１２２は第２クロック信号ライン７３に、第１島１４０のオーミック電極１２０は点灯信号ライン７４に接続されている。
【００４５】
ここでは説明を省略するが、第１転送サイリスタＴ７および接続ダイオードＤ７についても同じである。
なお、基板１０５をｐ型半導体としてもよく、基板１０５がｐ型の第１半導体層８２を兼ねる場合にはｐ型の第１半導体層８２を省略しても構わない。
ここでは、第１島１４０、第２島１４１、第３島１４２は別々の島として形成されているが、一部の層を共通としてもよく、さらに第２転送サイリスタＴ８、接続ダイオードＤ８、結合ダイオードＤｃ４などを分離して形成してもよい。  
【００４６】
図８（ａ）は、発光素子ヘッド１００におけるＢ組の発光素子チップ５１（＃２および＃４）の駆動を説明するタイムチャートである。前述したように発光素子チップ５１の構成は同一である。
図４で説明したように、Ｂ組に属する発光素子チップ５１の＃２および＃４の第１クロック信号端子１０１ｂには、すべての発光素子チップ５１で共通の第１クロック信号φ１が供給される。発光素子チップ５１の＃２の第２クロック信号端子１０１ｃには、第２＿１クロック信号φ２＿１が供給され、発光素子チップ５１の＃４の第２クロック信号端子１０１ｃには、＃２に供給されたものとは異なる第２＿２クロック信号φ２＿２が供給される。発光素子チップ５１の＃２および＃４の点灯信号端子１０１ａには、同じ第１点灯信号φＩ１が供給される。
【００４７】
まず、図５と図８（ａ）とによりＢ組の発光素子チップ５１の＃２の動作、すなわち発光素子チップ５１単体の動作を説明する。
転送素子アレイ１０３の転送動作の開始について説明する。
初期状態では、第１転送サイリスタＴ１、Ｔ３、…、Ｔ７、第２転送サイリスタＴ２、Ｔ４、…Ｔ８および発光サイリスタＬ１、Ｌ２、…、Ｌ４のすべてがオフ状態にある。さらに、第１クロック信号φ１および第２＿１クロック信号φ２＿１はＨレベル、例えば基準電位Ｖｓｕｂの０Ｖにある。このとき、ゲート電極Ｇ１、Ｇ２、…、Ｇ８の電位は、電源電圧Ｖｇａの−３．３Ｖ（Ｌレベル）である。
この初期状態では、スタートダイオードＤｓが順バイアスであるので、第１転送サイリスタＴ１のゲート電極Ｇ１の電位は、Ｌレベルの状態からスタートダイオードＤｓのｐｎ接合の順方向立上り電圧（拡散電位）Ｖｄを引いた値になる。発光素子チップ５１の特性からｐｎ接合の順方向立上り電圧Ｖｄを１．４Ｖとすると、第１転送サイリスタＴ１のゲート電極Ｇ１の電位は−１．４Ｖになる。
【００４８】
一般に、第１転送サイリスタ、第２転送サイリスタおよび発光サイリスタをオン状態にするためのオン電圧Ｖｏｎは、ゲート電極の電位をＶｇとすると、Ｖｏｎ  ＜  Ｖｇ  −  Ｖｄで表せる。ここで、Ｖｄは前述したｐｎ接合の順方向立上り電圧（拡散電位）である。この結果、第１転送サイリスタＴ１のオン電圧Ｖｏｎは−２Ｖｄの−２．８Ｖになる。
【００４９】
図８（ａ）の時刻ａで、第１クロック信号φ１を−２．８Ｖより低い電位、例えば電源電圧Ｖｇａの−３．３Ｖ（Ｌレベル）とすると、第１転送サイリスタＴ１がオン状態になり、転送素子アレイ１０３の転送動作が開始する。
なお、第１クロック信号φ１と第２クロック信号φ２とが共にＨレベルの状態にあるのは、初期状態のみである。
【００５０】
第１転送サイリスタＴ１がオン状態になると、ゲート電極Ｇ１の電位はＨレベルの０Ｖに上昇する。この電位上昇の影響は順バイアスになった接続ダイオードＤ１によってゲート電極Ｇ２に伝えられる。これにより、ゲート電極Ｇ２の電位は−Ｖｄの−１．４Ｖに設定され、第２転送サイリスタＴ２のオン電圧Ｖｏｎは−２．８Ｖになる。
【００５１】
時刻ｂで、第２＿１クロック信号φ２＿１を−２．８Ｖより低いＬレベルとすると、第２転送サイリスタＴ２はオン状態になり、ゲート電極Ｇ２の電位がＨレベルの０Ｖに上昇する。ゲート電極Ｇ２の電位上昇の影響は順バイアスになった接続ダイオードＤ２によってゲート電極Ｇ３に伝えられる。これにより、ゲート電極Ｇ３の電位は−Ｖｄの−１．４Ｖに設定され、第１転送サイリスタＴ３のオン電圧Ｖｏｎは−２．８Ｖになる。
【００５２】
しかし、時刻ｄで、第２＿１クロック信号φ２＿１がＨレベルになると、第２転送サイリスタＴ２はオフ状態になる。このため、ゲート電極Ｇ２の電位はＬレベルの−３．３Ｖになり、ゲート電極Ｇ３の電位も−３．３Ｖに戻る。これにより、第１転送サイリスタＴ３のオン電圧Ｖｏｎは−４．７Ｖになる。
なお、時刻ｄでは、第１クロック信号φ１はＬレベルのままで、第１転送サイリスタＴ１はオン状態が維持されている。
【００５３】
第１転送サイリスタＴ１、第２転送サイリスタＴ２、第１転送サイリスタＴ３、…、第２転送サイリスタＴ８が順次オン状態になって転送動作が継続するためには、第１転送サイリスタＴ１および第２転送サイリスタＴ２に引き続き第１転送サイリスタＴ３がオン状態になることを要する。
しかし、前述したように時刻ｄにおいて、第２転送サイリスタＴ２がオフ状態になる。そこで、第１転送サイリスタＴ３をオン状態にするために、時刻ｇで第２＿１クロック信号φ２＿１をＬレベルにして、再び第２転送サイリスタＴ２をオン状態にする。すると、前述したように第１転送サイリスタＴ３のオン電圧Ｖｏｎは−２．８Ｖになる。その後、時刻ｈで第１クロック信号φ１をＨレベルにして、第１転送サイリスタＴ１をオフ状態にする。さらに、時刻ｉで再び第１クロック信号φ１をＬレベルにすることで、第２転送サイリスタＴ３をオン状態にする。次に、時刻ｊで第２＿１クロック信号φ２＿１をＨにすると、第２転送サイリスタＴ２がオフ状態になる。これで、転送動作が第２転送サイリスタＴ２から第１転送サイリスタＴ３に引き継がれる。
【００５４】
第２＿１クロック信号φ２＿１がＨレベルからＬレベルになる時刻ｋから、時刻ｂに戻って周期Ｔを繰り返すことで、第１転送サイリスタＴ１と第２転送サイリスタＴ２とによる動作から、第１転送サイリスタＴ３と第２転送サイリスタＴ４とによる動作、さらにはそれ以降の動作へと動作が引き継がれていく。
【００５５】
以上説明したように、本実施の形態における自己走査型発光素子アレイの動作は、第１転送サイリスタＴ１がオン状態である間に、第２転送サイリスタＴ２がオン状態からオフ状態さらにオン状態へと変化する。
【００５６】
ここで、発光素子アレイ１０２の動作を説明する。
第１転送サイリスタＴ１がオン状態になると、第１転送サイリスタＴ１のもっとも近い位置にある発光サイリスタＬ１のゲート端子Ｇｃ１の電位は、接続ダイオードＤ１および結合ダイオードＤｃ１によるそれぞれの順方向立上り電圧と抵抗Ｒｐによる電圧降下（δ）とにより、−２Ｖｄ＋δになる。発光素子チップ５１の特性からδを−０．８Ｖとすると、発光サイリスタＬ１のゲート端子Ｇｃ１の電位は−３．６Ｖとなり、発光サイリスタＬ１のオン電圧Ｖｏｎは、−３Ｖｄ＋δの−５Ｖになる。発光サイリスタＬ２以降のオン電圧Ｖｏｎはさらに負側に高い値となる。
これに対し、第１転送サイリスタＴ１に引き続いて第２転送サイリスタＴ２がオン状態になると、発光サイリスタＬ１のオン電圧Ｖｏｎは−２Ｖｄ＋δの−３．６Ｖに上昇する。一方、発光サイリスタＬ１の次に近い位置にある発光サイリスタＬ２のオン電圧Ｖｏｎは、−４Ｖｄ＋δの−６．４Ｖとなる。
【００５７】
ここで、第１点灯信号φＩ１をＨレベル（０Ｖ）から−３．６Ｖと−５Ｖの間の電圧とする。第１転送サイリスタＴ１のみがオン状態のときは、発光サイリスタＬ１を始めとしてどの発光サイリスタも点灯しない。これに対し、第１転送サイリスタＴ１に続いて第２転送サイリスタＴ２がオン状態のときは、発光サイリスタＬ１のみが点灯する。
ここで、発光サイリスタＬ１のみが点灯した電圧を点灯電圧Ｓと呼び、そのレベルをＳレベルと呼ぶ。
【００５８】
なお、第１転送サイリスタＴ３がオン状態のときは、ゲート電極Ｇ３の電位がＨレベルの０Ｖに上昇する。しかし、接続ダイオードＤ２が逆バイアスとなるので、この電位上昇の影響はゲート電極Ｇ２には伝わらない。このため、ゲート電極Ｇ２の電位は−３．３Ｖで、発光サイリスタＬ１のオン電圧Ｖｏｎは−６．９Ｖとなる。したがって、点灯電圧Ｓでは、発光サイリスタＬ１は点灯しない。
【００５９】
以上説明したように、第１クロック信号φ１がＨレベルからＬレベルになり、第１転送サイリスタＴ１、Ｔ３、…、Ｔ７のいずれかがオン状態になり、それに引き続き第２＿１クロック信号φ２＿１がＨレベルからＬレベルになって、第２転送サイリスタＴ２、Ｔ４、…、Ｔ８がオン状態になると、対応する発光サイリスタＬ１、Ｌ２、…、Ｌ４が点灯可能な状態になる。
すなわち、第１クロック信号φ１は、発光サイリスタＬ１、Ｌ２、…、Ｌ４を順次点灯させるための転送信号として働き、第２クロック信号φ２は発光サイリスタＬ１、Ｌ２、…、Ｌ４を点灯可能な状態にする信号として働く。
【００６０】
前述したように、実施の形態における発光サイリスタＬ１、Ｌ２、…、Ｌ４を点灯させるには、−３．６Ｖより絶対値が大きい負の電圧である点灯電圧Ｓを要するが、点灯後は、点灯電圧Ｓより絶対値の小さい負の電圧（維持電圧）Ｕで点灯を維持することができる。例えば、維持電圧Ｕを電源電圧Ｖｇａの−３．３Ｖとすることができる。
なお、発光サイリスタＬ１、Ｌ２、…、Ｌ４が非点灯のとき、維持電圧Ｕのみでは発光サイリスタＬ１、Ｌ２、…、Ｌ４は点灯しない。
【００６１】
次に、Ｂ組の＃４の発光素子チップ５１の動作を説明する。Ｂ組の発光素子チップ５１の＃２と＃４との違いは、図８（ａ）から分かるように、発光素子チップ５１の＃２には第２＿１クロック信号φ２＿１が、発光素子チップ５１の＃４には第２＿２クロック信号φ２＿２が供給されることにある。しかし、前述したように発光素子チップ５１の＃４は＃２と構成は同一であるので、発光素子チップ５１の＃４の動作は前述した＃２の発光素子チップ５１と同じである。したがって、第１クロック信号φ１がＨレベルからＬレベルになり、第１転送サイリスタＴ１、Ｔ３、…、Ｔ７のいずれかがオン状態になり、それに引き続き第２＿２クロック信号φ２＿２がＨレベルからＬレベルになって第２転送サイリスタＴ２、Ｔ４、…、Ｔ８がオン状態になると、対応する発光サイリスタＬ１、Ｌ２、…、Ｌ４が点灯可能な状態になる。
【００６２】
Ｂ組を例として組を構成して駆動する場合の動作を説明する。始めに、第２＿１クロック信号φ２＿１と第２＿２クロック信号φ２＿２との違いについて説明する。
図８（ｂ）は、第２＿１クロック信号φ２＿１および第２＿２クロック信号φ２＿２のＨレベルとＬレベルとの組み合わせを説明する図である。第２＿１クロック信号φ２＿１および第２＿２クロック信号φ２＿２は、ＨおよびＬのレベルについて４つの取りうる組み合わせがある。これらの４つの場合を、期間ｔ１〜ｔ４に割り当てる。
すなわち、
期間ｔ１（図８（ａ）に示す時刻ｂから時刻ｃ）：φ２＿１がＬでφ２＿２がＨ
期間ｔ２（図８（ａ）に示す時刻ｃから時刻ｄ）：φ２＿１がＬでφ２＿２がＬ
期間ｔ３（図８（ａ）に示す時刻ｄから時刻ｅ）：φ２＿１がＨでφ２＿２がＬ
期間ｔ４（図８（ａ）に示す時刻ｅから時刻ｆ）：φ２＿１がＨでφ２＿２がＨ
である。
すなわち、第１クロック信号φ１の１周期である期間Ｔの間に、第２クロック信号φ２に期間ｔ１から期間ｔ４のように、発光サイリスタＬ１、Ｌ２、…、Ｌ４を点灯可能な状態にするための複数の期間が設けられている。
この結果、図８（ａ）に示すように、期間ｔ１〜ｔ４において、第２＿１クロック信号φ２＿１は“ＬＬＨＨ”と変化し、第２＿２クロック信号φ２＿２は“ＨＬＬＨ”と変化する。期間ｔ４終了後は両信号ともＨレベルにする。すなわち、第２＿１クロック信号φ２＿１と第２＿２クロック信号φ２＿２との違いは、Ｈレベルの期間とＬレベルの期間とが異なることにある。
【００６３】
前述したように、第１クロック信号φ１がＨレベルからＬレベルになり、第１転送サイリスタＴ１、Ｔ３、…、Ｔ７のいずれかがオン状態になり、それに引き続き第２＿１クロック信号φ２＿１または第２＿２クロック信号φ２＿２がＬレベルになって第２転送サイリスタＴ２、Ｔ４、…、Ｔ８がオン状態になると、対応する発光サイリスタＬ１、Ｌ２、…、Ｌ４が点灯可能な状態になる。発光サイリスタＬ１、Ｌ２、…、Ｌ４は、点灯可能な状態において、第１点灯信号φＩ１がＨレベルからＳレベルになると点灯する。
【００６４】
ここで、図８（ａ）に示すように第１点灯信号φＩ１を、点灯電圧Ｓを供給する点灯電圧期間ｔｓと、それに引き続く点灯を維持する維持電圧Ｕを供給する維持電圧期間ｔｕとからなる信号波形とする。前述したように維持電圧Ｕは、発光サイリスタＬ１、Ｌ２、…、Ｌ４がすでに点灯している場合には点灯状態を維持するが、発光サイリスタＬ１、Ｌ２、…、Ｌ４が非点灯であれば点灯させない。
本実施の形態では、点灯電圧期間ｔｓがそれぞれ期間ｔ１〜ｔ４にある次の４つの点灯信号波形を設定する。
第１点灯信号波形φＩａ：期間ｔ１に点灯電圧期間ｔｓがある
第２点灯信号波形φＩｂ：期間ｔ２に点灯電圧期間ｔｓがある
第３点灯信号波形φＩｃ：期間ｔ３に点灯電圧期間ｔｓがある
第４点灯信号波形φＩｄ：期間ｔ４に点灯電圧期間ｔｓがある
ここで、点灯電圧期間ｔｓは、期間ｔ１〜期間ｔ４の期間内にあって、期間ｔ１〜期間ｔ４を跨いではならない。なお、維持電圧期間ｔｕは期間ｔ１〜期間ｔ４を跨いでもよい。維持電圧期間ｔｕについては後述する。
【００６５】
発光素子チップ５１の＃２および＃４のそれぞれの発光サイリスタＬ１を点灯させる場合において、各点灯信号波形を用いた場合を説明する。
期間ｔ１〜ｔ４において、発光素子チップ５１の＃２および＃４に供給された第１クロック信号φ１はＬレベルで第１転送サイリスタＴ１がオン状態になっている。
まず、第１点灯信号φＩ１として第１点灯信号波形φＩａを用いた場合を説明する。
発光素子チップ５１の＃２は、第２＿１クロック信号φ２＿１が供給される期間ｔ１で第２＿１クロック信号φ２＿１がＬレベルであるため、第２転送サイリスタＴ２がオン状態になり、対応する発光サイリスタＬ１が点灯可能な状態になる。第１点灯信号波形φＩａは期間ｔ１で点灯電圧Ｓになるので、発光素子チップ５１の＃２の発光サイリスタＬ１が点灯する。
時刻ｄで、第２＿１クロック信号φ２＿１がＨレベルになって、第２転送サイリスタＴ２がオフ状態になるが、それに関わらず、発光サイリスタＬ１の点灯状態は、第１点灯信号波形φＩａの維持電圧期間ｔｕの間、維持電圧Ｕによって維持される。
【００６６】
一方、発光素子チップ５１の＃４では、期間ｔ１で第２＿２クロック信号φ２＿２がＨレベルであるので、第２転送サイリスタＴ２はオフ状態である。したがって、期間ｔ１で第１点灯信号波形φＩａが点灯電圧Ｓとなっても、対応する発光サイリスタＬ１は非点灯のままである。
時刻ｃで、第２＿２クロック信号φ２＿２がＬレベルになると、第２転送サイリスタＴ２がオン状態となるが、第２転送サイリスタＴ２がオン状態である期間ｔ２および期間ｔ３では第１点灯信号波形φＩａは維持電圧Ｕであるので、発光サイリスタＬ１は点灯できず非点灯のままである。
【００６７】
次に、第１点灯信号φＩ１として第２点灯信号波形φＩｂを用いた場合を説明する。
発光素子チップ５１の＃２は、期間ｔ１では第２＿１クロック信号φ２＿１がＬレベルであるので、第２転送サイリスタＴ２がオン状態になり、対応する発光サイリスタＬ１が点灯可能な状態になる。しかし、第２点灯信号波形φＩｂは期間ｔ１でＨレベルなので、発光サイリスタＬ１は点灯しない。
期間ｔ２でも、第２＿１クロック信号φ２＿１がＬレベルであるので、第２転送サイリスタＴ２はオン状態を維持し、対応する発光サイリスタＬ１が点灯可能な状態にある。第２点灯信号波形φＩｂが期間ｔ２でＳレベルになるので、発光サイリスタＬ１が点灯する。
時刻ｄで、第２＿１クロック信号φ２＿１がＨレベルになって、第２転送サイリスタＴ２がオフ状態になるが、それに関わらず、発光サイリスタＬ１の点灯状態は第２点灯信号波形φＩｂの維持電圧期間ｔｕの間、維持電圧Ｕによって維持される。
【００６８】
一方、発光素子チップ５１の＃４は、期間ｔ１で第２＿２クロック信号φ２＿２がＨレベルであるので、第２転送サイリスタＴ２はオフ状態であり、対応する発光サイリスタＬ１は非点灯のままである。
時刻ｃで、第２＿２クロック信号φ２＿２がＬレベルになると、第２転送サイリスタＴ２がオン状態となり、対応する発光サイリスタＬ１は点灯可能な状態になる。第２点灯信号波形φＩｂが期間ｔ２でＳレベルになるので、発光サイリスタＬ１が点灯する。
時刻ｅで、第２＿２クロック信号φ２＿２がＨレベルになって、第２転送サイリスタＴ２がオフ状態になるが、それに関わらず、発光サイリスタＬ１の点灯状態は第２点灯信号波形φＩｂの維持電圧期間ｔｕの間、維持電圧Ｕによって維持される。
【００６９】
ついで、第１点灯信号φＩ１として第３点灯信号波形φＩｃを用いた場合を説明する。
発光素子チップ５１の＃２は、期間ｔ１および期間ｔ２で第２＿１クロック信号φ２＿１がＬレベルであるので、第２転送サイリスタＴ２がオン状態になり、対応する発光サイリスタＬ１は点灯可能な状態になる。しかし、第３点灯信号波形φＩｃは期間ｔ１および期間ｔ２でＨレベルであるため、発光サイリスタＬ１は点灯しない。
時刻ｄで、第２＿１クロック信号φ２＿１がＨレベルになると、第２転送サイリスタＴ２がオフ状態になり、発光サイリスタＬ１は点灯可能な状態になく、第３点灯信号波形φＩｃは期間ｔ３でＳレベルになっても、発光サイリスタＬ１は点灯しない。さらに期間ｔ４では、第２転送サイリスタＴ２のオフ状態が維持されるので、発光サイリスタＬ１は点灯可能な状態にない。
【００７０】
一方、発光素子チップ５１の＃４は、期間ｔ１で第２＿２クロック信号φ２＿２はＨレベルであるので、第２転送サイリスタＴ２はオフ状態で、対応する発光サイリスタＬ１は点灯可能な状態になく、非点灯のままである。
時刻ｃで、第２＿２クロック信号φ２＿２がＬレベルになると、第２転送サイリスタＴ２がオン状態となり、期間ｔ２および期間ｔ３において発光サイリスタＬ１が点灯可能な状態になる。期間ｔ２で第３点灯信号波形φＩｃはＨレベルであるので、発光サイリスタＬ１は点灯しない。しかし、期間ｔ３で第３点灯信号波形φＩｃはＳレベルになるので、発光サイリスタＬ１が点灯する。
時刻ｅで、第２＿２クロック信号φ２＿２がＨレベルになって、第２転送サイリスタＴ２がオフ状態になるが、それに関わらず、発光サイリスタＬ１の点灯状態は第３点灯信号波形φＩｃの維持電圧期間ｔｕの間、維持電圧Ｕによって維持される。
【００７１】
最後に、第１点灯信号φＩ１として第４点灯信号波形φＩｄを用いた場合を説明する。
発光素子チップ５１の＃２は、期間ｔ１および期間ｔ２では第２＿１クロック信号φ２＿１がＬレベルであるので、第２転送サイリスタＴ２がオン状態になり、発光サイリスタＬ１が点灯可能な状態になる。しかし、第４点灯信号波形φＩｄは期間ｔ１および期間ｔ２ではＨレベルなので、発光サイリスタＬ１は点灯しない。
時刻ｄで、第２＿１クロック信号φ２＿１がＨレベルとなり、期間ｔ３および期間ｔ４では第２転送サイリスタＴ２がオフ状態になると、発光サイリスタＬ１は点灯可能な状態になく、非点灯のままである。
【００７２】
一方、発光素子チップ５１の＃４は、期間ｔ１では第２＿２クロック信号φ２＿２は期間ｔ１でＨレベルであり、第２転送サイリスタＴ２はオフ状態であるので、発光サイリスタＬ１は点灯可能な状態になく、非点灯のままである。
時刻ｃで、第２＿２クロック信号φ２＿２がＬレベルになると、第２転送サイリスタＴ２がオン状態となり、期間ｔ２および期間ｔ３において発光サイリスタＬ１が点灯可能な状態になる。しかし、第４点灯信号波形φＩｄは期間ｔ２および期間ｔ３においてＨレベルであるので、発光サイリスタＬ１は非点灯のままである。
時刻ｅで第２＿２クロック信号φ２＿２がＨレベルになり、第２転送サイリスタＴ２がオフ状態になると、発光サイリスタＬ１は点灯可能な状態になく、第４点灯信号波形φＩｄがＳレベルになっても、発光サイリスタＬ１は非点灯のままである。
【００７３】
以上説明したことをまとめると、点灯信号波形により、発光素子チップ５１の＃２と＃４の発光サイリスタＬ１の点灯／非点灯の組み合わせは次のように変わる。
第１点灯信号波形φＩａ：＃２のＬ１が点灯、＃４のＬ１が非点灯
第２点灯信号波形φＩｂ：＃２のＬ１が点灯、＃４のＬ１が点灯
第３点灯信号波形φＩｃ：＃２のＬ１が非点灯、＃４のＬ１が点灯
第４点灯信号波形φＩｄ：＃２のＬ１の非点灯、＃４のＬ１が非点灯
以上説明したように、期間ｔ１〜ｔ４に対応して供給タイミングが異なる第１点灯信号波形φＩａ〜第４点灯信号波形φＩｄを用いることで、組に属する複数の発光素子チップ５１の発光サイリスタＬ１の点灯／非点灯を任意の組み合わせで制御しうる。さらに、この操作を繰り返すことで、組に属する発光素子チップ５１の発光サイリスタＬ２、Ｌ３、…を順に制御しうる。
なお、組に属する複数の発光素子チップ５１を共に非点灯とする場合、すなわち上述の第４点灯信号波形φＩｄに相当する場合には、第４点灯信号波形φＩｄの代わりに、点灯電圧期間ｔｓおよび維持電圧期間ｔｕを設けないで、点灯信号波形をＨレベルのままとしてもよい。
【００７４】
なお、発光サイリスタＬ１の点灯期間は、点灯電圧期間ｔｓと維持電圧期間ｔｕを加えた期間で定まるため、任意に設定して構わない。しかし、維持電圧期間ｔｕの終了時刻は、次の発光サイリスタＬ２の動作が開始する時刻ｋまでに設定するのが好ましい。
【００７５】
次に、発光素子ヘッド１００の動作について説明する。
これまでＢ組について説明したが、他の組であるＡ組、Ｃ組およびＤ組についても同じである。図３で説明したように、異なる組には異なる点灯信号φＩ（第２点灯信号φＩ２、第３点灯信号φＩ３、第４点灯信号φＩ４）を用い、異なる組にも同じ第２クロック信号φ２（第２＿１クロック信号φ２＿１および第２＿２クロック信号φ２＿２）を共通に用いればよい。
【００７６】
これまでは２個の発光素子チップ５１を１組とした発光素子ヘッド１００の場合を説明した。
図９は、３個の発光素子チップ５１、例えば図３の＃２、＃４、＃６を１組とした発光素子ヘッド１００を駆動する方法を説明する図である。
図９（ａ）に示すように、第２クロック信号φ２として組に属する発光素子チップ５１毎に異なる３つの第２＿１クロック信号φ２＿１、第２＿２クロック信号φ２＿２および第２＿３クロック信号φ２＿３を設け、第１点灯信号φＩ１を共通に用いる。
【００７７】
第２＿１クロック信号φ２＿１、第２＿２クロック信号φ２＿２および第２＿３クロック信号φ２＿３は、図９（ｂ）に示したように、時間軸上において取りうるＨレベルとＬレベルの８通りの組み合わせを８つの期間（期間ｔ１〜期間ｔ８）に対応させた波形とする。そして、図９（ａ）に示すように期間ｔ１〜期間ｔ８に対応して点灯電圧期間ｔｓの供給タイミングが異なる８つの点灯信号波形φＩａ〜φＩｈから、いずれかを選択して第１点灯信号φＩ１とする。これにより、３個の発光素子チップ５１のそれぞれの発光サイリスタＬ１、Ｌ２、Ｌ３、…を順に任意の組み合わせで点灯を制御しうる。
なお、組に属する発光素子チップ５１をすべて非点灯とする場合、すなわち点灯信号波形φＩｈに相当する場合には、点灯信号波形φＩｈの代わりに、点灯電圧期間ｔｓおよび維持電圧期間ｔｕを設けないで、点灯信号波形をＨレベルのままとしてもよい。
【００７８】
発光素子ヘッド１００の全体では、組が異なると異なる点灯信号φＩ（第２点灯信号φＩ２、第３点灯信号φＩ３、…）を用い、組が異なっても共通の第２クロック信号φ２（第２＿１クロック信号φ２＿１、第２＿２クロック信号φ２＿２および第２＿３クロック信号φ２＿３）を共通に用いればよい。
さらに、４個以上の発光素子チップ５１を１組としてもよく、組数も任意に設定しうる。
【００７９】
図１０は発光素子ヘッド１００の信号バスライン数の削減効果を説明する図である。ここでは、Ｍ×Ｎ個の発光素子チップ５１を配列するとして説明する。ＭおよびＮは２以上の整数である。図１０（ａ）は、Ｍ個の発光素子チップ５１を１組とし、Ｎ組で駆動した場合を示し、図１０（ｂ）は、Ｍ×Ｎ個の発光素子チップ５１を個別に駆動した場合を示した。発光素子チップ５１の駆動に必要なバスラインの内、第１クロック信号バスライン、電源バスライン、基準電位バスラインは全発光素子チップ５１で共通に用いるので図示していない。
【００８０】
図１０（ａ）の組を構成して駆動した場合を説明する。
発光素子チップ５１の＃１１〜＃１Ｍが第１組を構成する。
第２クロック信号φ２としては、第１組の発光素子チップ５１の＃１１〜＃１Ｍにそれぞれ異なった信号、すなわち第２＿１クロック信号φ２＿１〜第２＿Ｍクロック信号φ２＿Ｍが供給される。具体的には、時間軸上で点灯電圧期間ｔｓが異なるように２＾Ｍ個の期間を設けた信号である。
第１点灯信号φＩ１は第１組で共通である。
【００８１】
発光素子ヘッド１００では、組が異なるとＮ個の異なる点灯信号φＩ（第１点灯信号φＩ１〜第Ｎ点灯信号φＩＮ）を用いる。一方、組が異なっても第２クロック信号φ２としてはＭ個の第２＿１クロック信号φ２＿１〜第２＿Ｍクロック信号φ２＿Ｍを共通に用いる。この結果、点灯信号バスライン数はＮ本、第２クロック信号バスライン数はＭ本となり、第１クロック信号バスラインを加えて、信号バスライン数はＭ＋Ｎ＋１本になる。
【００８２】
図１０（ｂ）の個別に駆動した場合を説明する。
第２クロック信号φ２はすべての発光素子チップ５１で共通である。しかし、点灯信号φＩは、発光素子チップ５１毎に異なるＭ×Ｎ個の第１点灯信号φＩ１〜第Ｍ×Ｎ点灯信号φＩＭ×Ｎを用いる。この結果、点灯信号バスライン数はＭ×Ｎ本となり、第１クロック信号バスラインと第２クロック信号バスラインを加えて、信号バスライン数はＭ×Ｎ＋２本になる。
この結果、組を構成して駆動した場合に削減される信号バスライン数はＭ×Ｎ−（Ｍ＋Ｎ）＋１になる。
【００８３】
図３に示した発光素子チップ５１が８個で２個を１組とした場合は、前述したように組に属する発光素子チップ５１の数Ｍが２で異なる組の数Ｎが４となる。よって、信号バスライン数は７本となる。個別に駆動した場合の信号バスライン数は１０本であるので、３本の削減になる。
また、発光素子チップ５１が１６個で２個を１組とした場合は、組に属する発光素子チップ５１の数Ｍが２で異なる組の数Ｎが８となる。よって、信号バスライン数は１１本となる。個別に駆動した場合の信号バスライン数は１８本であるので、７本の削減になる。
さらに、発光素子チップ５１が１１４個で２個を１組とした場合は、組に属する発光素子チップ５１の数Ｍが２で異なる組の数Ｎが５７となる。よって、信号バスライン数は６０本となる。個別に駆動した場合の信号バスライン数は１１６本であるので、５６本の削減になる。
すなわち、発光素子チップ５１の数が多いほど信号バスライン数の削減効果は大きい。
組に属する発光素子チップ５１の数および組の数についての他の組合わせについても計算しうる。
【００８４】
なお、図１０は、信号バスライン数の削減効果を示すことを目的としたため、Ｍ×Ｎ個の発光素子チップ５１を千鳥状に配列していないが、図３のようにＭ×Ｎ個の発光素子チップ５１を千鳥状に配列し、図１０に示した接続関係に基づいて信号バスラインを設ければよい。
【００８５】
ここでは、１組の発光素子チップ５１の数をＭとしたが、異なる組毎に組に属する発光素子チップ５１の数が異なってもよく、すべての組で発光素子チップ５１の数がＭ未満であってもよい。
【００８６】
本実施の形態である自己走査型発光素子アレイでは、図５で示したように、発光素子Ｌ１、Ｌ２、…の点灯電圧Ｓは−３．６Ｖより絶対値が大きい負の電圧であることを説明した。また、維持電圧Ｕとして電源電圧Ｖｇａの−３．３Ｖが用いうることを説明した。そこで、点灯電圧Ｓを供給する電源を設けず、電源電圧Ｖｇａからオーバーシュート回路で点灯電圧Ｓを発生させてもよい。なお、オーバーシュート回路には、コンデンサに蓄積した電荷を利用する、いわゆるチャージポンプ回路などが用いうる。
【００８７】
本実施の形態では、電位降下を生じさせる素子として結合ダイオードＤｃ１、Ｄｃ２、…、Ｄｃ４を設けたが、設けなくても構わない。結合ダイオードＤｃ１、Ｄｃ２、…、Ｄｃ４を設けない場合には、第１転送サイリスタＴ１がオン状態で第２転送サイリスタＴ２がオフ状態では、発光サイリスタＬ１のオン電圧Ｖｏｎが−３．６Ｖとなる。一方、第１転送サイリスタＴ１および第２転送サイリスタＴ２がオン状態では、発光サイリスタＬ１のオン電圧Ｖｏｎは−２．２Ｖとなる。したがって、−２．２Ｖと−３．６Ｖの間の電圧を点灯電圧Ｓとし、これより絶対値で小さい負の維持電圧Ｕを用いれば駆動が行われることになる。
また、本実施の形態において、発光サイリスタＬ１、Ｌ２、…、Ｌ４のゲート端子Ｇｃ１、Ｇｃ２、…、Ｇｃ４のそれぞれを、負荷抵抗Ｒを介して予め定められた電源に接続してもよい。これにより、点灯可能な状態に設定された発光サイリスタを除く他の発光サイリスタのゲート電極の電位を電源電圧にプルダウンして、誤動作により点灯するのを防止しうる。
本発明の実施の形態では、第１転送サイリスタ、第２転送サイリスタのアノード電極および発光サイリスタのアノード端子を基準電圧Ｖｓｕｂにした３端子のサイリスタの場合について説明したが、第１転送サイリスタ、第２転送サイリスタのカソード電極および発光サイリスタのカソード端子を基準電位Ｖｓｕｂとした３端子のサイリスタの場合も、回路の極性を変更することによって用いうる。
本発明の実施の形態では、発光素子チップ５１をＧａＡｓ系の半導体で構成していたが、これに限られるものではなく、例えばＧａＰ等、イオン注入によるｐ型半導体、ｎ型半導体の製作が困難な化合物半導体を用いてもよい。
【図面の簡単な説明】
【００８８】
【図１】本実施の形態が適用される画像形成装置の全体構成を示した図である。
【図２】本実施の形態が適用される露光装置の構成を示した図である。
【図３】発光素子チップの構成および発光素子ヘッドの構成を説明した概略図である。
【図４】発光素子ヘッドの構成の部分拡大図である。
【図５】本実施の形態における自己走査型発光素子アレイを用いた発光素子チップの等価回路を示した図である。
【図６】本実施の形態における自己走査型発光素子アレイを用いた発光素子チップの平面図である。
【図７】本実施の形態における自己走査型発光素子アレイを用いた発光素子チップの拡大平面図および断面図である。
【図８】発光素子ヘッドにおける発光素子チップの組の駆動を説明するタイムチャートおよび第２クロック信号のＨレベルとＬレベルの組み合わせを説明する図である。
【図９】３個の発光素子チップを１組とした発光素子ヘッドを駆動する方法を説明する図である。
【図１０】発光素子ヘッドの信号バスライン数の削減効果を説明する図である。
【符号の説明】
【００８９】
１…画像形成装置、１１、１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ…画像形成ユニット、１４…露光装置、５１…発光素子チップ、５２…プリント基板、１００…発光素子ヘッド、１０２…発光素子アレイ、１０３…転送素子アレイ、１０５…基板、１１０…信号発生回路
【図１】
2010111085.tif 000003
【図２】
2010111085.tif 000004
【図３】
2010111085.tif 000005
【図４】
2010111085.tif 000006
【図５】
2010111085.tif 000007
【図６】
2010111085.tif 000008
【図７】
2010111085.tif 000009
【図８】
2010111085.tif 000010
【図９】
2010111085.tif 000011
【図１０】
2010111085.tif 000012