(57)【要約】【課題】ソース電極およびドレイン電極とゲート電極との間の寄生容量の変化に起因するフリッカを抑制するとともに、薄膜トランジスタの動作速度の向上を図ることが可能な表示装置を提供する。【解決手段】この表示装置１００では、薄膜トランジスタ４のゲート電極１Ａは、平面的に見てゲート線１から突出するとともに所定の方向に延びるように形成され、ソース電極８およびドレイン電極９は、平面的に見て互いに並行配置され、ゲート電極１Ａおよび半導体層７が平面的に見て重なる領域上で、旋回しながら屈曲して形成されている。【選択図】図２
2010014921.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極を含むゲート線と、
前記ゲート電極と平面的に見て重なるように形成された半導体層と、
前記ゲート電極および前記半導体層と平面的に見て重なるように形成され、前記半導体層とそれぞれ電気的に接続されるソース電極およびドレイン電極とを備え、
前記ゲート電極は、平面的に見て前記ゲート線から突出するとともに所定の方向に延びるように形成され、
前記ソース電極および前記ドレイン電極は、平面的に見て互いに並行配置され、前記ゲート電極および前記半導体層が平面的に見て重なる領域上で、旋回しながら屈曲または湾曲して形成されている、表示装置。
【請求項２】
前記ソース電極および前記ドレイン電極は、平面的に見て、略Ｌ字形状を有するとともに前記略Ｌ字形状の内側部分同士が互いに対向するように配置されている、請求項１に記載の表示装置。
【請求項３】
前記ソース電極と前記ドレイン電極との間に構成されるチャネル領域は、互いに旋回しながら屈曲または湾曲して形成された前記ソース電極と前記ドレイン電極との間に形成されている、請求項１または２に記載の表示装置。
【請求項４】
旋回しながら屈曲または湾曲して形成された前記チャネル領域のチャネル長は、均一に一定間隔を保ちながら形成されている、請求項３に記載の表示装置。
【請求項５】
前記ソース電極および前記ドレイン電極の短手方向の長さは、前記ゲート電極と前記半導体層とが平面的に見て重なる領域の短手方向の長さの１／３以下である、請求項１〜４のいずれか１項に記載の表示装置。
【請求項６】
前記ドレイン電極は、前記画素電極に接続されるコンタクト部を含み、
前記コンタクト部は、前記ゲート線の近傍に配置されている、請求項１〜５のいずれか１項に記載の表示装置。
【請求項７】
前記ソース電極および前記ドレイン電極は、前記ゲート電極と前記半導体層とが重なる領域の前記ゲート電極の長手方向に沿った外縁部よりも内側に配置されている、請求項１〜６のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
従来、表示装置が知られている（たとえば、特許文献１参照）。上記特許文献１に開示された表示装置の薄膜トランジスタは、ゲート電極と、ゲート電極に重なるように配置される半導体層と、ゲート電極および半導体層と重なるように配置されるソース電極およびドレイン電極とから構成されている。この薄膜トランジスタのソース電極およびドレイン電極は、半導体層の領域内の部分が複数本に分岐された分岐電極となっており、それぞれの分岐電極は、ゲート電極が延びる方向と直交する方向に延びるように形成される細長形状部から構成されている。このソース電極の細長形状部とドレイン電極の細長形状部とは、平行に配置されており、この細長形状部間に対応する半導体層の領域においてチャネル領域が形成される。
【０００３】
また、上記特許文献１では、ソース電極の細長形状部とドレイン電極の細長形状部の先端部とは、平面的に見て、半導体層から突出するように形成されている。これにより、ソース電極（ドレイン電極）が半導体層およびゲート電極に対して平面的に見て、細長形状部が延びる方向にずれて形成された場合でも、このずれの大きさが、ソース電極（ドレイン電極）の細長形状部が平面的に見て半導体層から突出している部分の長さ以下であれば、ソース電極（ドレイン電極）と半導体層およびゲート電極とが平面的に見て重なる部分の面積（重なり面積）は変化しない。これにより、ソース電極（ドレイン電極）とゲート電極との間の寄生容量の変化に起因するフリッカの発生を抑制することが可能である。また、ソース電極（ドレイン電極）が半導体層およびゲート電極に対して平面的に見て、細長形状部が延びる方向に直交する方向にずれて形成された場合でも、ソース電極（ドレイン電極）と半導体層およびゲート電極との重なり面積は変化しないので、ソース電極（ドレイン電極）とゲート電極との間の寄生容量の変化に起因するフリッカの発生を抑制することが可能となる。
【特許文献１】特表２００５−５３５１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載の表示装置の薄膜トランジスタでは、ソース電極およびドレイン電極は、ゲート電極の延びる方向と直交する方向（ゲート電極の短手方向）に延びるように形成されているので、ソース電極およびドレイン電極の間の領域に対応する半導体層のチャネル幅は、最大でもゲート電極の短手方向の長さ分だけである。このため、チャネル幅が小さくなるので、その分、電流駆動能力が小さくなり、その結果、動作速度の向上を図るのが困難であるという問題点がある。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、ソース電極およびドレイン電極とゲート電極との間の寄生容量の変化に起因するフリッカを抑制するとともに、薄膜トランジスタの動作速度の向上を図ることが可能な表示装置を提供することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、この発明の一の局面における表示装置は、ゲート電極を含むゲート線と、ゲート電極と平面的に見て重なるように形成された半導体層と、ゲート電極および半導体層と平面的に見て重なるように形成され、半導体層とそれぞれ電気的に接続されるソース電極およびドレイン電極とを備え、ゲート電極は、平面的に見てゲート線から突出するとともに所定の方向に延びるように形成され、ソース電極およびドレイン電極は、平面的に見て互いに並行配置され、ゲート電極および半導体層が平面的に見て重なる領域上で、旋回しながら屈曲または湾曲して形成されている。
【０００７】
この一の局面による表示装置では、上記のように、ゲート電極と半導体層上に形成されたソース電極とドレイン電極とが旋回するように屈曲または湾曲するように形成されることにより、構成されるチャネル幅が広がり、キャリアの移動度が高くなる効果を得ることができるので、薄膜トランジスタの動作速度の向上を図ることができる。そして、製造工程において、露光機の精度の問題によってソース電極およびドレイン電極が水平方向や垂直方向にシフトしたとしても、旋回してチャネルを構成していることから、ゲート電極と半導体層とが重なっている上のソース電極およびドレイン電極の重なり面積に変化が生じないので、ソース電極およびドレイン電極とゲート電極との間の寄生容量の変化に起因するフリッカを抑制することができる。その結果、ＴＦＴ特性を損なうことなく高品位な表示装置を提供することができる。
【０００８】
また、この一の局面による表示装置では、ソース電極およびドレイン電極は、平面的に見て、略Ｌ字形状を有するとともに略Ｌ字形状の内側部分同士が互いに対向するように配置されている。これにより、ソース電極と、ドレイン電極との間の領域に対応する半導体層の領域においてＬ字形状のチャネル領域が形成される。その結果、半導体層のチャネル幅を大きくすることができるので、薄膜トランジスタの電流駆動能力を大きくすることができる。これにより、薄膜トランジスタの動作速度を向上させることができる。
【０００９】
上記一の局面による表示装置において、好ましくは、ソース電極とドレイン電極との間に構成されるチャネル領域は、互いに旋回しながら屈曲または湾曲して形成されたソース電極とドレイン電極のとの間に形成されている。このように構成すれば、ゲート電極および半導体層上に形成されるチャネル幅を大きくすることができる。これにより、薄膜トランジスタの電流駆動能力を大きくすることができる。
【００１０】
この場合、好ましくは、旋回しながら屈曲または湾曲して形成されたチャネル領域のチャネル長は均一に一定間隔を保ちながら形成されている。このように構成すれば、ソース電極とドレイン電極とがある一定の間隔を保ちながら平行に旋回しながら配置されるので、各ソース電極とドレイン電極間の距離は均一に一定間隔を保ちながら形成でき、チャネル長を一定にすることができる。そして、たとえパターンズレ等が発生したとしても、ゲート電極上に形成されているソース電極およびドレイン電極との重なり面積が変化しにくい構造なので、ゲート電極とソース電極およびドレイン電極間で発生する寄生容量の変化を抑制することができる。
【００１１】
上記一の局面による表示装置において、好ましくは、ソース電極およびドレイン電極の短手方向の長さは、ゲート電極と半導体層とが平面的に見て重なる領域の短手方向の長さの１／３以下である。このように構成すれば、容易に、ソース電極とドレイン電極との間にチャネル領域を形成しながら、ソース電極とドレイン電極とが平面的に見て半導体層からはみ出すことを抑制することができる。
【００１２】
上記一の局面による表示装置において、好ましくは、ドレイン電極は、画素電極に接続されるコンタクト部を含み、コンタクト部は、ゲート線の近傍に配置されている。このように構成すれば、ドレイン電極の配線の長さが大きくなるのを抑制することができる。
【００１３】
上記一の局面による表示装置において、好ましくは、ソース電極およびドレイン電極は、ゲート電極と半導体層とが重なる領域のゲート電極の長手方向に沿った外縁部よりも内側に配置されている。これにより、ソース電極（ドレイン電極）が平面的に見て、隙間の方向にずれて形成された場合でも、このずれが隙間の大きさ以内であれば、ソース電極（ドレイン電極）とゲート電極との重なり面積が変化するのを抑制することができる。その結果、ソース電極（ドレイン電極）とゲート電極との間の寄生容量の変化に起因するフリッカを抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面に基づいて説明する。
【００１５】
（第１実施形態）
図１は、本発明の第１実施形態による表示装置の全体構成図である。図２および図３は、本発明の第１実施形態による表示装置の薄膜トランジスタの平面図である。図４は、図２の２００−２００線に沿った断面図である。まず、図１〜図４を参照して、本発明の第１実施形態による表示装置１００の構成について説明する。
【００１６】
第１実施形態による表示装置１００は、図１に示すように、ゲート線１と、ゲート線１と交差するように配置される信号線２とが設けられている。また、ゲート線１と信号線２とが交差する位置には、それぞれ、画素３が設けられている。そして、第１実施形態では、複数の画素３には、それぞれ、ボトムゲート型の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）４が設けられている。
【００１７】
また、薄膜トランジスタ４の断面構造としては、図４に示すように、ガラス基板５上に、ゲート電極１Ａが設けられている。なお、第１実施形態では、図２に示すように、ゲート電極１Ａは、平面的に見て、ゲート線１から矢印Ｙ１方向（信号線２が延びる方向）側に突出するとともに、矢印Ｙ１方向側に延びるように矩形状に形成されている。また、図４に示すように、ゲート電極１Ａ上には、ゲート絶縁膜６を介してゲート電極１Ａと平面的に見て重なるようにａ−Ｓｉ層７Ａとｎ型の導電性を有するｎ＋Ｓｉ層７Ｂとからなる半導体層７が形成されている。
【００１８】
また、半導体層７上には、ゲート電極１Ａおよび半導体層７と平面的に見て重なるとともに、半導体層７に電気的に接続されるソース電極８およびドレイン電極９が形成されている。また、半導体層７のソース電極８とドレイン電極９との間の領域には、チャネル領域７３が形成される。
【００１９】
また、図２に示すように、ソース電極８は、信号線２に電気的に接続されている。ここで、第１実施形態では、ソース電極８は、Ｌ字形状に形成されている。また、ソース電極８が延びる方向の２つの辺８１Ａおよび８１Ｂは、平面的に見てゲート電極１Ａおよび半導体層７の両方と重なるように形成されている。ソース電極８は、図３に示すように、屈曲部８１Ｃ（図２参照）よりも先端側の第１部分８２、および、屈曲部８１Ｃの先端側とは反対側の第２部分８３から構成されている。第１部分８２は、信号線２が延びる方向に形成されるとともに、第２部分８３は、ゲート線１が延びる方向に形成される。
【００２０】
また、図２に示すように、ドレイン電極９は、後述する画素電極１３と電気的に接続されるコンタクト部１０に接続されている。ここで、第１実施形態では、コンタクト部１０は、ゲート電極１Ａおよびゲート線１の近傍に形成されている。また、第１実施形態では、ドレイン電極９は、Ｌ字形状に形成されている。ドレイン電極９が延びる方向の２つの辺９１Ａおよび９１Ｂは、平面的に見てゲート電極１Ａおよび半導体層７の両方と重なるように形成されている。ドレイン電極９は、図３に示すように、屈曲部９１Ｃ（図２参照）よりも先端側の第３部分９２、および、屈曲部９１Ｃの先端側とは反対側の第４部分９３から構成されている。第３部分９２は、信号線２が延びる方向に形成されるとともに、第４部分９３は、ゲート線１が延びる方向に形成される。以上の構成から、第１実施形態では、ソース電極８およびドレイン電極９はゲート電極１Ａと半導体層７の積層上に旋回するように屈曲または湾曲して形成されている。
【００２１】
なお、ソース電極８の第１部分８２の長辺方向の長さＬ１は、第２部分８３の長辺方向の長さＬ２よりも大きいとともに、ドレイン電極９の第３部分９２の長辺方向の長さＬ３は、第４部分９３の長辺方向の長さＬ４よりも大きくなるように構成されている。
【００２２】
また、ソース電極８の第１部分８２の長辺８２Ａと、ドレイン電極９の第３部分９２の長辺９２Ａとは、対向している。また、ソース電極８の第２部分８３の長辺８３Ａと、ドレイン電極９の第３部分９２の短辺９２Ｂ（先端部９Ａ）とは、対向している。また、ソース電極８の第１部分８２の短辺８２Ｂ（先端部８Ａ）と、ドレイン電極９の第４部分９３の長辺９３Ａとは、対向している。
【００２３】
また、ソース電極８の第１部分８２と、ゲート電極１Ａの第１部分８２側の長辺との間には、間隔Ｌ５が空いているとともに、ドレイン電極９の第３部分９２と、ゲート電極１Ａの第３部分９２側の長辺との間には、間隔Ｌ６が空いている。すなわち、第１実施形態では、ソース電極８の第１部分８２は、ゲート電極１Ａと半導体層７との重なり部分の外縁部（ゲート電極１Ａの第１部分８２側の長辺）から内側（信号線２側）に間隔Ｌ５を隔てて配置されている。また、ドレイン電極９の第３部分９２は、ゲート電極１Ａと半導体層７との重なり部分の外縁部（ゲート電極１Ａの第３部分９２側の長辺）から内側（信号線２と反対側）に間隔Ｌ６を隔てて配置されている。
【００２４】
また、ソース電極８の第２部分８３と、半導体層７の第２部分８３側の短辺との間には、間隔Ｌ７が空いているとともに、ドレイン電極９の第４部分９３と、半導体層７の第４部分９３側の短辺との間には、間隔Ｌ８が空いている。すなわち、第１実施形態では、ソース電極８の第２部分８３は、ゲート電極１Ａと半導体層７との重なり部分の外縁部（ゲート電極１Ａの第２部分８３側の長辺）から内側（ゲート線１と反対側）に間隔Ｌ７を隔てて配置されている。また、ドレイン電極９の第４部分９３は、ゲート電極１Ａと半導体層７との重なり部分の外縁部（ゲート電極１Ａの第４部分９３側の長辺）から内側（ゲート線１側）に間隔Ｌ８を隔てて配置されている。
【００２５】
また、第１実施形態では、半導体層７には、平面的に見て、ソース電極８の第１部分８２と、ドレイン電極９の第３部分９２との間の領域に対応する半導体層７の領域にチャネル領域７３Ａが形成されるとともに、ソース電極８の第１部分８２およびドレイン電極９の第４部分９３の間の領域に対応する半導体層７の領域にチャネル領域７３Ｂが形成される。また、ソース電極８の第２部分８３およびドレイン電極９の第３部分９２の間の領域に対応する半導体層７の領域にチャネル領域７３Ｃが形成される。
【００２６】
また、ソース電極８の第１部分８２と、ドレイン電極９の第３部分９２との間のゲート線１が延びる方向の間隔Ｌ９、ソース電極８の第１部分８２と、ドレイン電極９の第４部分９３との間の信号線２が延びる方向の間隔Ｌ１０、および、ソース電極８の第２部分８３と、ドレイン電極９の第３部分９２との間の信号線２が延びる方向の間隔Ｌ１１とは、略等しい。
【００２７】
また、第１実施形態では、ソース電極８の第１部分８２と、ドレイン電極９の第３部分９２との間のゲート線１が延びる方向の半導体層７のチャネル長Ｌ１２、ソース電極８の第１部分８２と、ドレイン電極９の第４部分９３との間の信号線２が延びる方向の半導体層７のチャネル長Ｌ１３、および、ソース電極８の第２部分８３と、ドレイン電極９の第３部分９２との間の信号線２が延びる方向のチャネル長Ｌ１４とは、略等しい。
【００２８】
また、第１実施形態では、ソース電極８の第１部分８２の短辺方向の長さＬ１５および第２部分８３の短辺方向の長さＬ１６と、ドレイン電極９の第３部分９２の短辺方向の長さＬ１７および第４部分９３の短辺方向の長さＬ１８とは、ゲート電極１Ａおよび半導体層７が重なる領域の短手方向の長さＬ１９の１／３以下となっている。
【００２９】
また、図４に示すように、ソース電極８およびドレイン電極９上には、絶縁膜１１が形成されているとともに、絶縁膜１１上には、層間膜１２が形成されている。また、層間膜１２上には、透明電極からなる画素電極１３が形成されている。上記のように、第１実施形態では、薄膜トランジスタ４は、半導体層７の下方にゲート絶縁膜６を介してゲート電極１Ａが形成されるボトムゲート型である。
【００３０】
図５および図６は、本発明の第１実施形態による表示装置の薄膜トランジスタのソース電極およびドレイン電極の位置ずれを説明するための図である。次に、図５および図６を参照して、薄膜トランジスタ４のソース電極８およびドレイン電極９の位置ずれについて説明する。
【００３１】
図５の実線に示されるソース電極８（ドレイン電極９）は、図２に示す所定の位置（２点鎖線）から矢印Ｙ１方向側に長さＬ２０分ずれた場合を表している。そして、ドレイン電極９が所定の位置から矢印Ｙ１方向側に長さＬ２０分ずれた場合と、所定の位置からずれない場合とでは、ドレイン電極９の第４部分９３と半導体層７の第４部分９３側の短辺との間には間隔Ｌ８（図３参照）が設けられているので、ドレイン電極９がゲート電極１Ａおよび半導体層７の両方に対して平面的に見て重なる部分の重なり面積は変化しない。また、ソース電極８が矢印Ｙ１方向側にずれても、ソース電極８の重なり面積は変化しない。同様に、ソース電極８が所定の位置から矢印Ｙ２方向側にずれた場合と、所定の位置からずれない場合とでは、ソース電極８の第２部分８３と半導体層７の第２部分８３側の短辺との間には間隔Ｌ７（図３参照）が設けられているので、ソース電極８がゲート電極１Ａおよび半導体層７の両方に対して平面的に見て重なる部分の重なり面積は変化しない。また、ドレイン電極９が矢印Ｙ２方向側にずれても、ドレイン電極９の重なり面積は変化しない。
【００３２】
次に、図６の実線に示されるソース電極８（ドレイン電極９）は、図２に示す所定の位置（２点鎖線）から矢印Ｘ１方向側に長さＬ２１分ずれた場合を表している。そして、ソース電極８（ドレイン電極９）が所定の位置から矢印Ｘ１方向側に長さＬ２１分ずれた場合と、所定の位置からずれない場合とでは、ソース電極８（ドレイン電極９）がゲート電極１Ａおよび半導体層７の両方に対して平面的に見て重なる部分の重なり面積は、図６に示す、ずれた長さＬ２１とソース電極８（ドレイン電極９）の短辺方向の長さＬ１６（Ｌ１８）との積に相当する面積Ａ（面積Ｂ）分だけ変化する。同様に、ソース電極８（ドレイン電極９）が所定の位置から矢印Ｘ２方向側に長さＬ２１分ずれた場合でも、重なる部分の重なり面積は、面積Ａ（面積Ｂ）分だけ変化する。なお、ソース電極８（ドレイン電極９）の幅が小さいので、幅の大きい形状で形成されている場合（ソース電極８（ドレイン電極９）の短辺方向の長さＬ１６（Ｌ１８）が大きくなる場合）と異なり、重なり面積の変化量は小さくなる。
【００３３】
第１実施形態では、上記のように、ソース電極８とドレイン電極９とを旋回するように屈曲するように形成することにより、構成されるチャネル幅が広がり、キャリアの移動度が高くなる効果を得ることができるので、薄膜トランジスタ４の動作速度の向上を図ることができる。そして、製造工程において、露光機の精度の問題によってソース電極８およびドレイン電極９が水平方向や垂直方向にシフトしたとしても、旋回してチャネルを構成していることから、ゲート電極１Ａと半導体層７の重なっている上のソース電極８とドレイン電極９の重なり面積に変化が生じないので、ソース電極８およびドレイン電極９とゲート電極１Ａとの間の寄生容量の変化に起因するフリッカを抑制することができる。その結果、ＴＦＴ特性を損なうことなく高品位な表示装置１００を得ることができる。
【００３４】
また、第１実施形態では、上記のように、ソース電極８およびドレイン電極９を平面的に見て、Ｌ字形状を有するとともに、Ｌ字形状の内側部分同士が互いに対向するように配置することによって、ソース電極８と、ドレイン電極９との間の領域に対応する半導体層７の領域においてＬ字形状のチャネル領域７３が形成される。その結果、半導体層７のチャネル幅を大きくすることができるので、薄膜トランジスタ４の電流駆動能力を大きくすることができる。これにより、薄膜トランジスタ４の動作速度を向上させることができる。
【００３５】
また、第１実施形態では、上記のように、ソース電極８とドレイン電極９との間に構成されるチャネル領域７３を、互いに旋回しながら屈曲して形成されたソース電極８とドレイン電極９のとの間に形成することによって、ゲート電極１Ａおよび半導体層７上に形成されるチャネル幅を大きくすることができる。これにより、薄膜トランジスタ４の電流駆動能力を大きくすることができる。
【００３６】
また、第１実施形態では、上記のように、旋回しながら屈曲して形成されたチャネル領域７３のチャネル長を均一に一定間隔を保ちながら形成することによって、ソース電極８とドレイン電極９とがある一定の間隔を保ちながら平行に旋回しながら配置されるので、各ソース電極８とドレイン電極９間の距離は均一に一定間隔を保ちながら形成でき、チャネル長を一定にすることができる。そして、たとえパターンズレ等が発生したとしても、ゲート電極１Ａ上に形成されているソース電極８およびドレイン電極９との重なり面積が変化しにくい構造なので、ゲート電極１Ａとソース電極８およびドレイン電極９間で発生する寄生容量の変化を抑制することができる。
【００３７】
また、第１実施形態では、上記のように、ソース電極８およびドレイン電極９の短手方向の長さＬ１５およびＬ１７を、ゲート電極１Ａと半導体層７とが平面的に見て重なる領域の短手方向の長さＬ１９の１／３以下にすることによって、容易に、ソース電極８とドレイン電極９との間にチャネル領域７３を形成しながら、ソース電極８とドレイン電極９とが平面的に見て半導体層７からはみ出すことを抑制することができる。
【００３８】
また、第１実施形態では、上記のように、コンタクト部１０をゲート線１側の近傍に配置することによって、開口率が低下するのを抑制することができる。
【００３９】
また、第１実施形態では、上記のように、ソース電極８およびドレイン電極９をゲート電極１Ａと半導体層７とが重なる領域のゲート電極１Ａの長手方向に沿った外縁部よりも内側に配置することによって、ソース電極８（ドレイン電極９）が平面的に見て、隙間の方向にずれて形成された場合でも、このずれが隙間の大きさ以内であれば、ソース電極８（ドレイン電極９）とゲート電極１Ａとの重なり面積が変化するのを抑制することができる。その結果、ソース電極８（ドレイン電極９）とゲート電極１Ａとの間の寄生容量の変化に起因するフリッカを抑制することができる。
【００４０】
（第２実施形態）
図７は、本発明の第２実施形態による表示装置の薄膜トランジスタの平面図である。図７を参照して、この第２実施形態では、コンタクト部１０がゲート線１の反対側に形成されている第１実施形態とは異なり、コンタクト部１０がゲート線１の近傍に形成されている表示装置１００の薄膜トランジスタ４Ａについて説明する。
【００４１】
この第２実施形態による表示装置１００の薄膜トランジスタ４Ａでは、ソース電極８の第２部分８３は、ゲート電極１Ａのゲート線１側とは反対の側で信号線２に接続されており、ソース電極８の先端部８Ａは、ゲート線１に対向している。また、ドレイン電極９の第４部分９３は、ゲート電極１Ａのゲート線１側に配置されており、ドレイン電極９の先端部９Ａは、ゲート電極１Ａが延びる方向側に配置されている。また、画素電極１３とドレイン電極９とを電気的に接続するコンタクト部１０がゲート線１の近傍に形成されている。
【００４２】
なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。
【００４３】
第２実施形態では、上記のように、コンタクト部１０をゲート線１の近傍に形成することによって、画素３の開口率を大きくすることができる。なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
【００４４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４５】
たとえば、上記第１および第２実施形態では、ソース電極とドレイン電極とが直角に屈曲するように形成される例を示したが、本発明はこれに限らず、ソース電極とドレイン電極とを湾曲するように形成してもよい。
【００４６】
また、上記第１および第２実施形態では、ソース電極の第１部分とドレイン電極の第３部分とが信号線が延びる方向に平行に形成される例を示したが、本発明はこれに限らず、ソース電極の第１部分とドレイン電極の第３部分とが信号線に対して斜めに延びるように形成してもよい。
【００４７】
また、上記第１および第２実施形態では、ゲート電極は、信号線が延びる方向に延びるように形成される例を示したが、本発明はこれに限らず、ゲート電極をゲート線が延びる方向に延びるように形成してもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施形態による表示装置の全体構成図である。
【図２】本発明の第１実施形態による表示装置の薄膜トランジスタの平面図である。
【図３】本発明の第１実施形態による表示装置の薄膜トランジスタの平面図である。
【図４】図２の２００−２００線に沿った断面図である。
【図５】本発明の第１実施形態による表示装置の薄膜トランジスタのソース電極およびドレイン電極の位置ずれを説明するための図である。
【図６】本発明の第１実施形態による表示装置の薄膜トランジスタのソース電極およびドレイン電極の位置ずれを説明するための図である。
【図７】本発明の第２実施形態による表示装置の薄膜トランジスタの平面図である。
【符号の説明】
【００４９】
１    ゲート線
１Ａ  ゲート電極
７    半導体層
８    ソース電極
９    ドレイン電極
１０  コンタクト部
７３  チャネル領域
【図１】
2010014921.tif 000003
【図２】
2010014921.tif 000004
【図３】
2010014921.tif 000005
【図４】
2010014921.tif 000006
【図５】
2010014921.tif 000007
【図６】
2010014921.tif 000008
【図７】
2010014921.tif 000009