(57)【要約】【課題】ディジタルアンプにおける過変調を防止する。【解決手段】パルス幅変調回路における過変調を防止する過変調防止回路１６であって、抵抗素子に定電流を供給する定電流源１６ａと、抵抗素子の端子電圧Ｖ0に応じてパルス変調回路への入力信号をクランプするクランプ回路１６ｄと、を含む過変調防止回路１６とする。【選択図】図３
2010154210.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅変調回路における過変調を防止する過変調防止回路であって、
抵抗素子に定電流を供給する定電流源と、
前記抵抗素子の端子電圧に応じて前記パルス変調回路への入力信号をクランプするクランプ回路と、
を含むことを特徴とする過変調防止回路。
【請求項２】
請求項１に記載の過変調防止回路であって、
前記パルス幅変調回路は、基準三角波と前記入力信号との大小関係に応じて前記入力信号のレベルに応じたパルス幅を有する比較器を備え、
前記クランプ回路は、前記抵抗素子の端子電圧に応じて前記入力信号を前記基準三角波の最大振幅以下にクランプすることを特徴とする過変調防止回路。
【請求項３】
請求項１又は２に記載の過変調防止回路であって、
前記抵抗素子の端子電圧を所定の基準電圧に対する電圧レベルにシフトさせるレベルシフト回路を含むことを特徴とする過変調防止回路。
【請求項４】
請求項３に記載の過変調防止回路であって、
前記レベルシフト回路は、前記基準電圧に対して前記抵抗素子の端子電圧だけ高い第１電圧レベルと、前記基準電圧に対して前記抵抗素子の端子電圧だけ低い第２電圧レベルと、を発生させ、
前記クランプ回路は、前記パルス変調回路への入力信号を前記第１電圧レベル以下にクランプする第１クランプ部と、前記パルス変調回路への入力信号を前記第２電圧レベル以上にクランプする第２クランプ部と、を備えることを特徴とする過変調防止回路。
【請求項５】
請求項１〜４のいずれか１つに記載の過変調防止回路であって、
前記抵抗素子と前記定電流源との接続点と、定電圧源と、の間に接続される可変抵抗素子を備えることを特徴とする過変調防止回路。
【請求項６】
ディジタルアンプであって、
パルス幅変調回路と、
前記パルス幅変調回路の入力端子に接続され、抵抗素子に定電流を供給する定電流源と、前記抵抗素子の端子電圧に応じて前記入力端子に入力される信号をクランプするクランプ回路と、を含む過変調防止回路と、
前記パルス幅変調回路から出力されるパルス幅変調信号に応じて制御されるスイッチング素子と、
を備えることを特徴とするディジタルアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調回路の過変調防止回路及びそれを備えたディジタルアンプに関する。
【背景技術】
【０００２】
入力信号の強度に応じたパルス幅を有するパルス信号（ＰＷＭ信号）を出力するパルス幅変調回路を備えたディジタルアンプが知られている。パルス幅変調回路は、図８に示すように、オペアンプ５０の反転入力端子に三角波を入力し、非反転入力端子に変調する被変調信号を入力することによって、被変調信号の振幅に応じたパルス幅を有するＰＷＭ信号が得られる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、被変調信号として三角波の最大振幅よりも大きい振幅を有する信号が入力された場合、図９に示すように、出力されるＰＷＭ信号は高電位側、低電位側に張り付く過変調モードとなってしまう。過変調モードでは、ＰＷＭ信号の周波数が低下するため、ディジタルアンプにおいてオーディオ特性（歪率等）の悪化や、放送において復調信号の波形が歪み、占有帯域幅が増加して他の通信に妨害を与える原因となる。
【０００４】
本発明は、上記課題を鑑み、パルス幅変調回路の過変調を防止することができる過変調防止回路及びそれを備えたディジタルアンプを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の１つの態様は、パルス幅変調回路における過変調を防止する過変調防止回路であって、抵抗素子に定電流を供給する定電流源と、前記抵抗素子の端子電圧に応じて前記パルス変調回路への入力信号をクランプするクランプ回路と、を含む。
【０００６】
また、本発明の別の態様は、ディジタルアンプであって、パルス幅変調回路と、前記パルス幅変調回路の入力端子に接続され、抵抗素子に定電流を供給する定電流源と、前記抵抗素子の端子電圧に応じて前記入力端子に入力される信号をクランプするクランプ回路と、を含む過変調防止回路と、前記パルス幅変調回路から出力されるパルス幅変調信号に応じて制御されるスイッチング素子と、を備える。
【０００７】
ここで、前記パルス幅変調回路は、基準三角波と前記入力信号との大小関係に応じて前記入力信号のレベルに応じたパルス幅を有する比較器を備え、前記クランプ回路は、前記抵抗素子の端子電圧に応じて前記入力信号を前記基準三角波の最大振幅以下にクランプすることが好適である。
【０００８】
また、前記抵抗素子の端子電圧を所定の基準電圧に対する電圧レベルにシフトさせるレベルシフト回路を含むことが好適である。
【０００９】
また、前記レベルシフト回路は、前記基準電圧に対して前記抵抗素子の端子電圧だけ高い第１電圧レベルと、前記基準電圧に対して前記抵抗素子の端子電圧だけ低い第２電圧レベルと、を発生させ、前記クランプ回路は、前記パルス変調回路への入力信号を前記第１電圧レベル以下にクランプする第１クランプ部と、前記パルス変調回路への入力信号を前記第２電圧レベル以上にクランプする第２クランプ部と、を備えることが好適である。
【００１０】
また、前記抵抗素子と前記定電流源との接続点と、定電圧源と、の間に接続される可変抵抗素子を備えることが好適である。
【発明の効果】
【００１１】
本発明によれば、パルス幅変調回路の過変調を防止することができる過変調防止回路及びそれを備えたディジタルアンプを提供することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態におけるディジタルアンプ１００は、図１に示すように、レシーバ１０、パルス幅変調回路（ＰＷＭ回路）１２、スイッチング回路１４及び過変調防止回路１６を含んで構成される。
【００１３】
レシーバ１０は、オペアンプ１０ａを含んで構成される。オペアンプ１０ａの反転入力端子にはコンデンサＣ１を介して入力信号が入力され、非反転入力端子はコンデンサＣ２を介して接地される。オペアンプ１０ａの出力は、抵抗Ｒ１及びＲ２の直列接続を介してＰＷＭ回路１２に供給される。
【００１４】
ＰＷＭ回路１２は、図２に示すように、三角波生成回路１２ａ及びオペアンプ１２ｂを含んで構成される。三角波生成回路１２ａは、外部からのクロック信号等を受けて、その信号の周期に同期した基準電圧ＶBIASを中間電圧とする三角波を生成して出力する。オペアンプ１２ｂの反転入力端子には三角波生成回路１２ａからの三角波が入力され、非反転入力端子には抵抗Ｒ１及びＲ２を介してレシーバ１０からの入力信号が被変調信号として入力される。オペアンプ１２ｂは、被変調信号の振幅に応じたパルス幅を有するＰＷＭ信号を生成してスイッチング回路１４へ出力する。
【００１５】
スイッチング回路１４は、スイッチング素子１４ａ，１４ｂを含んで構成される。スイッチング素子１４ａ，１４ｂは、直列に接続され、スイッチング素子１４ａ側に電圧ＰＶＤが供給され、スイッチング素子１４ｂ側が接地される。スイッチング素子１４ａ，１４ｂの接続点がディジタルアンプ１００の出力端に接続される。スイッチング素子１４ａはＰＷＭ回路１２からの出力がハイレベルであるとオン状態となり、スイッチング素子１４ｂはＰＷＭ回路１２からの出力がローレベルであるとオフ状態となる。これにより、ＰＷＭ回路１２から出力されるＰＷＭ信号がハイレベルのときは出力端に電圧ＰＶＤが出力され、ＰＷＭ信号がローレベルのとき出力端は接地される。
【００１６】
ディジタルアンプ１００の出力端には、例えば、図１に示すように、スピーカＲＬ等が接続される。スピーカＲＬの前段にはフィルタ回路１０２を設けてもよい。これにより、
ディジタル信号からＰＷＭ搬送波を除去できる。
【００１７】
過変調防止回路１６は、レシーバ１０からＰＷＭ回路１２に供給される被変調信号がＰＷＭ回路１２の三角波信号の最大振幅を超えないように制御する回路である。
【００１８】
過変調防止回路１６は、図３に示すように、定電流源１６ａ、レベルシフト回路１６ｂ，１６ｃ及びクランプ回路１６ｄを含んで構成される。過変調防止回路１６には外部可変抵抗Ｒｅｘｔが接続される。外部可変抵抗Ｒｅｘｔには定電流源１６ａから電流Ｉ１が供給され、その両端には端子電圧Ｖ0＝Ｉ１×Ｒｅｘｔが発生する。端子電圧Ｖ0はレベルシフト回路１６ｂ，１６ｃに入力される。レベルシフト回路１６ｂ，１６ｃは、端子電圧Ｖ0を受けて、基準電圧ＶBIASから端子電圧Ｖ0だけ高い電位ＶHと基準電圧ＶBIASから端子電圧Ｖ0だけ低い電位ＶLとを生成して出力する。クランプ回路１６ｄは、レシーバ１０からＰＷＭ回路１２へ供給される被変調信号が電位ＶHより高ければ電位ＶHにクランプし、被変調信号が電位ＶLより低ければ電位ＶLにクランプする。
【００１９】
ここで、図４に示すように、基準電圧ＶBIASをＰＷＭ回路１２の三角波信号の中間電圧とし、端子電圧Ｖ0が三角波信号の最大振幅ＶMAX／２となるように可変抵抗Ｒｅｘｔを調整することによってＰＷＭ回路１２が過変調モードで駆動されることを防ぐことができる。すなわち、図５に示すように、ＰＷＭ信号は、高電位側、低電位側に張り付くことなく、入力信号に応じて適切なパルス幅を有するパルス信号となる。
【００２０】
具体的には、過変調防止回路１６は、図６に示すような回路として構成することができる。定電流Ｉ１を外部の可変抵抗Ｒｅｘｔに流すことによりＰＬＣ−ＧＮＤ間に電圧Ｖ0が発生する。その電圧Ｖ0が抵抗Ｒａの両端に発生して電流Ｉ２が流れ、それと等しい電流Ｉ３（＝Ｖ0／Ｒａ）が電流ミラーにより流れる。その電流Ｉ３により、基準電圧ＶBIASから端子電圧Ｖ0だけ高い電位ＶHと基準電圧ＶBIASから端子電圧Ｖ0だけ低い電位ＶLとがそれぞれ抵抗Ｒｂ，Ｒｃに発生する。
【００２１】
トランジスタＱ１，Ｑ２により電位ＶHから２×エミッタ・ベース電圧Ｖｂｅだけ下がり、トランジスタＱ３によりエミッタ・ベース電圧Ｖｂｅだけ上がった電圧ＤHが得られる。また、トランジスタＱ４，Ｑ５により電位ＶLから２×エミッタ・ベース電圧Ｖｂｅだけ上がり、トランジスタＱ６によりエミッタ・ベース電圧Ｖｂｅだけ下がった電圧ＤLが得られる。
【００２２】
電圧ＤLはトランジスタＱ７のエミッタ−コレクタ間を介して端子ＰＬＣ１Ｐに接続される。また、トランジスタＱ７のベース−コレクタ間は短絡されて、トランジスタＱ７はアノードに電圧ＤLが印加され、カソードが端子ＰＬＣ１Ｐに接続されたダイオードとして機能する。電圧ＤHはトランジスタＱ８のコレクタ−エミッタ間を介して端子ＰＬＣ１Ｐに接続される。また、トランジスタＱ８のベース−エミッタ間は短絡されて、トランジスタＱ８はカソードに電圧ＤHが印加され、アノードが端子ＰＬＣ１Ｐに接続されたダイオードとして機能する。端子ＰＬＣ１Ｐは、図１の抵抗Ｒ１，Ｒ２の接続点に接続される。
【００２３】
トランジスタＱ７及びＱ８で構成されるクランプ回路１６ｄにより、レシーバ１０からＰＷＭ回路１２へ供給される被変調信号が電位ＶHより高ければ、電圧ＤHよりもトランジスタＱ８のエミッタ・ベース電圧Ｖｂｅだけ上がった電位ＶHにクランプされ、被変調信号が電位ＶLより低ければ電圧ＤLよりもトランジスタＱ７のエミッタ・ベース電圧Ｖｂｅだけ下がった電位ＶLにクランプされる。
【００２４】
また、定電流源の電流Ｉ１はその温度依存性により値が僅かであるが変動する。そこで、図７に示すように、定電流源からの電流Ｉ１に加えて、定電圧源ＶＥＲＧ５から外付け抵抗Ｒｅｘｔ１を介して電流Ｉｅｘｔを抵抗Ｒｅｘｔ２へ供給する。これにより、抵抗Ｒｅｘｔ２には端子電圧Ｖ0＝（Ｉ１＋Ｉｅｘｔ）×Ｒｅｘｔ２が発生する。ここで、電流Ｉ１が電流Ｉｅｘｔよりも十分小さくなるように抵抗Ｒｅｘｔ１，Ｒｅｘｔ２の値を調整することによって電流Ｉ１の電圧Ｖ0への影響を小さくすることができる。
【００２５】
このように、過変調防止回路１６を設けることによって、ＰＷＭ回路１２への入力信号の振幅幅を調整して過変調モードを回避でき、ディジタルアンプ１００の出力端に接続されるフィルタでの発熱やパワーＭＯＳＦＥＴ等の消費電力を抑えることができる。
【００２６】
また、本実施の形態におけるディジタルアンプ１００はパワーリミッタとして使用することができる。すなわち、外付け抵抗Ｒｅｘｔ又はＲｅｘｔ１，Ｒｅｘｔ２の値を調整することにより、ＰＷＭ回路１２に入力される信号の最大振幅値を調整することができ、これによりディジタルアンプ１００の出力を所望の値に調整することができる。
【００２７】
従来はディジタルアンプ１００の出力電圧を変化させたい場合、負荷抵抗（ＲＬ）や電源電圧（ＰＶＤ）の変更により対応していたが、部品選定や電源回路の再検討に掛かる時間が長くなってしまう等の問題があった。本実施の形態におけるディジタルアンプ１００を適用することによって、１つのＩＣで出力電力を数Ｗ〜数十Ｗまで調整することができる。例えば、小型から大型の薄型テレビジョン等において共通の回路を用いることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態におけるディジタルアンプの構成を示す図である。
【図２】本発明の実施の形態におけるＰＷＭ回路の構成を示す図である。
【図３】本発明の実施の形態における過変調防止回路の構成を示す図である。
【図４】本発明の実施の形態における過変調防止回路の機能を説明する図である。
【図５】本発明の実施の形態におけるＰＷＭ信号の出力例を示す図である。
【図６】本発明の実施の形態における過変調防止回路の回路例を示す図である。
【図７】本発明の実施の形態における過変調防止回路の構成を示す図である。
【図８】ＰＷＭ変調回路の基本構成を示す図である。
【図９】従来のＰＷＭ信号の出力例を示す図である。
【符号の説明】
【００２９】
１０  レシーバ、１０ａ  オペアンプ、１２  ＰＷＭ回路、１２ａ  三角波生成回路、１２ｂ  オペアンプ、１４  スイッチング回路、１４ａ，１４ｂ  スイッチング素子、１６  過変調防止回路、１６ａ  定電流源、１６ｂ，１６ｃ  レベルシフト回路、１６ｄ  クランプ回路、５０  オペアンプ、１００  ディジタルアンプ、１０２  フィルタ回路。
【図１】
2010154210.tif 000003
【図２】
2010154210.tif 000004
【図３】
2010154210.tif 000005
【図４】
2010154210.tif 000006
【図５】
2010154210.tif 000007
【図６】
2010154210.tif 000008
【図７】
2010154210.tif 000009
【図８】
2010154210.tif 000010
【図９】
2010154210.tif 000011