(57)【要約】      （修正有）【課題】リセットレベルとクリップ電位との差をクリップ部における電圧降下量より小さくする。【解決手段】光電変換部と、電荷電圧変換部と、光電変換部で発生した電荷を電荷電圧変換部へ転送する転送部と、電荷電圧変換部により変換された電圧に応じた信号を信号線に出力する出力部とが二次元状に配され、ＣＤＳ処理のために、電荷電圧変換部がリセットされた状態で信号線に第１の信号を出力し、転送部により光電変換部の電荷が電荷電圧変換部へ転送された状態で信号線に第２の信号を出力する光電変換装置４００は、信号線の電位をクリップするクリップ部４２０と、保持容量４０と、シフト部３０とを備え、少なくとも、電荷電圧変換部がリセットされた状態で信号線に伝達された電圧を保持し、シフト部は、電荷電圧変換部がリセットされた状態で信号線に伝達されるべきレベルに第２の電極の電位が近づく方向に、第２の電極の電位をシフトさせる。【選択図】図５
2010154543.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、電荷を電圧に変換する電荷電圧変換部と、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送する転送部と、前記電荷電圧変換部により変換された電圧に応じた信号を信号線に出力する出力部とが二次元状に配され、ＣＤＳ処理のために、前記電荷電圧変換部がリセットされた状態で前記信号線に第１の信号を出力し、前記転送部により前記光電変換部の電荷が前記電荷電圧変換部へ転送された状態で前記信号線に第２の信号を出力する光電変換装置であって、
前記信号線の電位をクリップするクリップ部と、
保持容量と、
シフト部とを備え、
前記クリップ部は、ゲート接地型増幅回路と、ソース接地型増幅回路とを含み、
前記ゲート接地型増幅回路は、
ドレインが電流源負荷に接続され、ソースが前記信号線に接続され、設定された電圧がゲートに入力される第１のＭＯＳトランジスタを含み、
前記ソース接地型増幅回路は、
ゲートが前記第１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１のＭＯＳトランジスタのソースと前記信号線とに接続され、ソースが電源に接続された第２のＭＯＳトランジスタを含み、
前記保持容量は、前記第１のＭＯＳトランジスタのゲートに接続された第１の電極と、前記第１の電極に対向する第２の電極とを有し、少なくとも、前記電荷電圧変換部がリセットされた状態で前記信号線に伝達された電圧を保持し、
前記シフト部は、前記電荷電圧変換部がリセットされた状態で前記信号線に伝達されるべきレベルに前記第２の電極の電位が近づく方向に、前記第２の電極の電位をシフトさせる、
ことを特徴とする光電変換装置。
【請求項２】
前記シフト部によるシフト量は、前記クリップ部における電圧降下量以上、かつ、前記電荷電圧変換部の電位の変化によって前記第１の信号が変化した後の信号と前記第１の信号との差分以下である
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記信号線の電圧を前記保持容量の前記第１の電極へ供給するスイッチをさらに備え、
前記シフト部は、前記信号線の電圧が前記スイッチにより前記第１の電極へ供給された後に、前記保持容量の前記第２の電極の電位をシフトさせる
ことを特徴とする請求項１又は２に記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関する。
【背景技術】
【０００２】
近年、増幅機能を有する光電変換装置、特にＣＭＯＳ型の光電変換装置が注目されている。このＣＭＯＳ型の光電変換装置において、太陽光のように非常に強い光が照射されると、強い光が照射された画素の出力電圧のレベルが急激に減衰し、その画素の階調が黒階調へ沈むことがある。この現象をここでは高輝度黒沈み現象と言うことにする。
【０００３】
高輝度黒沈み現象は、相関二重サンプリング（ＣＤＳ）処理を行なう際に発生する。これはノイズレベルの信号が強い光が照射された際に光電変換部から電荷が溢れだすことにより発生する。例えば、具体的にはノイズレベルの信号を画素の検出ノード（フローティングディフュージョン）から読み出す際に、光電変換部（フォトダイオード）で発生した多量の電荷の一部が、画素の検出ノードに漏れ出すことによって起こる現象である。多量の電荷が検出ノードに流入すると、ノイズレベルの電圧が（理想的な）リセットレベルの電圧より小さくなり光信号レベルの電圧に近くなる。この場合、ノイズレベルの電圧と光信号レベルの電圧との差分を演算するＣＤＳ処理により画像信号を求めると、その画像信号の輝度成分が、本来の輝度成分より小さく演算されてしまう。これが高輝度黒沈み現象のメカニズムである。また上述した電圧の大小関係は、信号電荷として電子を用い、信号線に信号を読み出す増幅ＭＯＳトランジスタとしてＮ型ＭＯＳトランジスタを用いた場合の例である。信号電荷としてホールを用いた場合や増幅用ＭＯＳトランジスタとしてＰ型ＭＯＳトランジスタを用いた場合には電圧の変化方向は逆になり、黒沈み現象によりノイズレベルの電圧は上昇する。
【０００４】
従来、このような高輝度黒沈み現象を考慮した光電変換装置として、特許文献１に記載の光電変換装置が知られている。図６に示すように、特許文献１に示す光電変換装置は、画素２０と検出部２と第２の保持手段３とを備える。
【０００５】
検出部２は、検出手段と、第１の保持手段と、帰還手段と、帰還された電圧に応じて信号線ＳＩＧの電位をクリップするクリップ手段とを有する。検出手段は、信号線ＳＩＧの電位を検出する。第１の保持手段は、検出手段により検出された電位に基づく電圧を保持する。帰還手段は、第１の保持手段により保持された電圧をクリップ手段へ帰還させる。クリップ手段は、帰還された電圧に応じて、信号線ＳＩＧの電位をクリップする。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−５７６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１に示す光電変換装置では、検出手段により検出された信号線ＳＩＧの電位が、第１の保持手段により保持された後に、そのまま帰還手段によりクリップ手段へ帰還されている。これにより、信号線ＳＩＧの電位とクリップ手段の入力電位との電位差を任意に設定することができない。具体的には、クリップ手段がＮＭＯＳトランジスタで構成されているため、そのＮＭＯＳトランジスタによりクリップされる電位（クリップ電位）が、信号線ＳＩＧの電位より、ＮＭＯＳトランジスタの閾値電圧分低下した電位以下に制約される。
【０００８】
ここで、高輝度黒沈み現象の発生を効果的に抑制するためには、上記のクリップ電位が、画素の検出ノードがリセットされた状態における信号線ＳＩＧにより伝達されるべきリセットレベルにできるだけ近いことが好ましい。しかし、特許文献１に示す光電変換装置では、クリップ電位が、リセットレベルからＮＭＯＳトランジスタの閾値電圧分低下した電位以下に制約される。これにより、高輝度黒沈み現象の発生を効果的に抑制することが困難になる。
【０００９】
本発明の目的は、リセットレベルとクリップ電位との差をクリップ部における電圧降下量より小さくすることにより、高輝度黒沈み現象の発生を効果的に抑制することにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面は、光電変換部と、電荷を電圧に変換する電荷電圧変換部と、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送する転送部と、前記電荷電圧変換部により変換された電圧に応じた信号を信号線に出力する出力部とが二次元状に配され、ＣＤＳ処理のために、前記電荷電圧変換部がリセットされた状態で前記信号線に第１の信号を出力し、前記転送部により前記光電変換部の電荷が前記電荷電圧変換部へ転送された状態で前記信号線に第２の信号を出力する光電変換装置は、前記信号線の電位をクリップするクリップ部と、保持容量と、シフト部とを備え、前記クリップ部は、ゲート接地型増幅回路と、ソース接地型増幅回路とを含み、
前記ゲート接地型増幅回路は、ドレインが電流源負荷に接続され、ソースが前記信号線に接続され、設定された電圧がゲートに入力される第１のＭＯＳトランジスタを含み、前記ソース接地型増幅回路は、ゲートが前記第１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１のＭＯＳトランジスタのソースと前記信号線とに接続され、ソースが電源に接続された第２のＭＯＳトランジスタを含み、前記保持容量は、前記第１のＭＯＳトランジスタのゲートに接続された第１の電極と、前記第１の電極に対向する第２の電極とを有し、少なくとも、前記電荷電圧変換部がリセットされた状態で前記信号線に伝達された電圧を保持し、前記シフト部は、前記電荷電圧変換部がリセットされた状態で前記信号線に伝達されるべきレベルに前記第２の電極の電位が近づく方向に、前記第２の電極の電位をシフトさせる。
本発明の実施形態に係る光電変換装置は、光電変換部と、電荷を電圧に変換する電荷電圧変換部と、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送する転送部と、前記電荷電圧変換部により変換された電圧に応じた信号を信号線に出力する出力部とが二次元状に配され、ＣＤＳ処理のために、前記電荷電圧変換部がリセットされた状態で前記信号線に第１の信号を出力し、前記転送部により前記光電変換部の電荷が前記電荷電圧変換部へ転送された状態で前記信号線に第２の信号を出力する光電変換装置であって、前記信号線に接続された第１の主電極と、電源に接続された第２の主電極とを有し、前記信号線の電位をクリップするためのＭＯＳトランジスタを含むクリップ部と、前記ＭＯＳトランジスタのゲートに接続された第１の電極と、前記第１の電極に対向する第２の電極とを有し、少なくとも、前記電荷電圧変換部がリセットされた状態で前記信号線に伝達された電圧を保持する保持容量と、前記電荷電圧変換部がリセットされた状態で前記信号線に伝達されるべきレベルに前記第２の電極の電位が近づく方向に、前記第２の電極の電位をシフトさせるシフト部とを備え。
【００１１】
本発明の実施形態において、前記ＭＯＳトランジスタは、前記第１の電極の電位から前記クリップ部における電圧降下量を引いたクリップ電位に、前記信号線の電位をクリップする。本発明の実施形態において、前記第１の信号を出力している間に、前記電荷電圧変換部の電位の変化によって前記第１の信号が変化した場合に、前記変化した後の前記第１の信号と前記ＭＯＳトランジスタのゲートの電位との差が、前記ＭＯＳトランジスタの閾値をこえることにより、前記ＭＯＳトランジスタが前記信号線の電位をクリップする。本発明の実施形態において、前記シフト部によるシフト量は、前記クリップ部における電圧降下量以上、かつ、前記電荷電圧変換部の電位の変化によって前記第１の信号が変化した後の信号と前記第１の信号との差分以下である。本発明の実施形態において、前記信号線の電圧を前記保持容量の前記第１の電極へ供給するスイッチをさらに備え、前記シフト部は、前記信号線の電圧が前記スイッチにより前記第１の電極へ供給された後に、前記保持容量の前記第２の電極の電位をシフトさせる。本発明の実施形態において、前記クリップ部における電圧降下量は、少なくとも前記ＭＯＳトランジスタの閾値電圧以上である。本発明の実施形態において、前記ＭＯＳトランジスタは、ドレインが電源に接続され、ソースが前記信号線に接続されたＮＭＯＳトランジスタである。本発明の実施形態において、前記クリップ部は、前記ＮＭＯＳトランジスタのドレインと前記電源との間に設けられた定電流源と、前記ＮＭＯＳトランジスタのドレインの電圧がゲートに入力され、前記ＮＭＯＳトランジスタのソースの側にドレインが配され、前記電源の側にソースが配されたＰＭＯＳトランジスタと、
をさらに含む。本発明の実施形態において、前記ＰＭＯＳトランジスタは、ゲートが前記ＮＭＯＳトランジスタのドレインに接続され、ソースが前記電源に接続され、ドレインが前記ＮＭＯＳトランジスタのソースに接続される。
本発明の第２側面に係る撮像システムは、上記に記載の光電変換装置と、前記光電変換装置の撮像面へ像を形成する光学系と、前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、リセットレベルとクリップ電位との差をクリップ部における電圧降下量より小さくすることにより、高輝度黒沈み現象の発生を効果的に抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る光電変換装置１００の回路図。
【図２】光電変換装置１００の動作を示すタイミングチャート。
【図３】シフト部３０の回路図。
【図４】第１実施形態に係る光電変換装置を適用した撮像システムの構成図。
【図５】本発明の第２実施形態に係る光電変換装置４００の回路図。
【図６】従来技術を説明するための図。
【発明を実施するための形態】
【００１４】
本発明の第１実施形態に係る光電変換装置１００について、図１を参照して説明する。図１は、本発明の第１実施形態に係る光電変換装置１００の回路図である。
【００１５】
光電変換装置１００は、画素１０、スイッチ６０、保持容量４０、シフト部３０、クリップ部２０、及びＣＤＳ回路（差分回路）５０を備える。ＣＤＳ回路は光電変換装置の外部に備えて外部でＣＤＳ処理することもできる。
【００１６】
画素１０は、光電変換装置１００の撮像領域に二次元状に複数配置されている。垂直信号線Ｌ１には、同じ列の画素１０が接続されている。
【００１７】
画素１０は、光電変換部ＰＤ、転送部１０１、電荷電圧変換部ＦＤ、増幅トランジスタ（出力部）１０３、及びリセットトランジスタ１０２を含む。
【００１８】
光電変換部ＰＤは、受けた光に応じた電荷を発生させる。光電変換部ＰＤは、例えば、フォトダイオードである。光電変換部ＰＤのアノードは、接地され、光電変換部ＰＤのカソードは転送部１０１に接続されている。
【００１９】
転送部１０１は、光電変換部ＰＤで発生した電荷を電荷電圧変換部ＦＤへ転送する。転送部１０１は、例えば、転送トランジスタである。
【００２０】
電荷電圧変換部ＦＤは、転送部１０１により転送された電荷を電圧に変換する。電荷電圧変換部ＦＤは、例えば、フローティングディフュージョンである。
【００２１】
増幅トランジスタ１０３は、電荷電圧変換部ＦＤに転送された電荷に基づく信号を増幅して出力する。増幅トランジスタ１０３のゲートは電荷電圧変換部ＦＤと電気的に接続されている。増幅トランジスタ１０３は、垂直信号線Ｌ１を介して接続された定電流源１１２とともにソースフォロワ動作を行い、電荷電圧変換部ＦＤの電圧に基づく信号を増幅して垂直信号線Ｌ１へ出力する。
【００２２】
リセットトランジスタ１０２は、所定の期間に、電荷電圧変換部ＦＤをリセットする。リセットトランジスタ１０２は、そのドレインが電源ＶＲＥＳに接続され、そのソースが電荷電圧変換部ＦＤに接続されている。リセットトランジスタ１０２は、アクティブな駆動パルスｐＲＥＳがそのゲートに供給された際にオンすることにより、電源ＶＲＥＳに応じた電位に電荷電圧変換部ＦＤをリセットする。
【００２３】
ここで、電源ＶＲＥＳは、読み出し画素の電荷電圧変換部ＦＤをリセットする電位ＶＲＥＳＨと、非読み出し画素の電荷電圧変換部ＦＤをリセットする電位ＶＲＥＳＬとの２つの電位のいずれかである。ＶＲＥＳＨ＞ＶＲＥＳＬとすることで、読み出し画素の増幅トランジスタ１０３のみが、定電流源１１２で規定された電流を流すようにオンする。
【００２４】
なお、以下では、「リセットレベル」とは、電荷電圧変換部ＦＤがリセットトランジスタ１０２によりリセットされた状態における垂直信号線Ｌ１に出力されるべき電位を示すことにする。それに対し、後述する「ノイズレベル」とは、電荷電圧変換部ＦＤがリセットトランジスタ１０２によりリセットされた状態における垂直信号線Ｌ１に実際に出力された電位を示すことにする。たとえば、ノイズレベルとは、光電変換部に強い光があたった場合に出力され得る。電荷電圧変換部ＦＤをリセットした際の信号（第１の信号）を信号線に出力している間に、電荷電圧変換部ＦＤの電位の変化によって第１の信号が変化した後の信号である。
【００２５】
スイッチ６０は、電荷電圧変換部ＦＤがリセットされた状態で垂直信号線Ｌ１の電圧を保持容量４０へ入力し、転送部１０１により転送された電荷が電荷電圧変換部ＦＤにより電圧に変換された状態で所定の電位ＶＣＬＩＰＬを保持容量４０へ転送する。このＶＣＬＩＰＬは定電流源１１２をカットオフしない範囲で低く設定する。スイッチ６０は、スイッチトランジスタ１０８及びスイッチトランジスタ１０９を含む。ここでは、スイッチトランジスタ１０８をＰＭＯＳ、スイッチトランジスタ１０９をＮＭＯＳとしている。
【００２６】
スイッチトランジスタ１０８は、電荷電圧変換部ＦＤがリセットされた状態において、アクティブな駆動パルスｐＣＬＩＰがそのゲートに供給されてオンする。スイッチトランジスタ１０８は、転送部１０１により転送された電荷が電荷電圧変換部ＦＤにより電圧に変換された状態において、ノンアクティブな駆動パルスｐＣＬＩＰがそのゲートに供給されてオフする。
【００２７】
スイッチトランジスタ１０９は、電荷電圧変換部ＦＤがリセットされた状態において、ノンアクティブな駆動パルスｐＣＬＩＰがそのゲートに供給されてオフする。スイッチトランジスタ１０８は、転送部１０１により転送された電荷が電荷電圧変換部ＦＤにより電圧に変換された状態において、アクティブな駆動パルスｐＣＬＩＰがそのゲートに供給されてオンする。
【００２８】
保持容量４０は、電荷電圧変換部ＦＤがリセットされた状態で垂直信号線Ｌ１により伝達された電圧を保持する。保持容量４０は、第１の電極４１及び第２の電極４２を含む。第１の電極４１は、スイッチ６０に接続されている。第１の電極４１には、電荷電圧変換部ＦＤがリセットされた状態で垂直信号線Ｌ１により伝達された電圧が転送され、転送部１０１により転送された電荷が電荷電圧変換部ＦＤにより電圧に変換された状態で所定の電位ＶＣＬＩＰＬが転送される。第２の電極４２は、第１の電極４１に対向する電極である。第２の電極４２は、シフト部３０に接続されている。
【００２９】
シフト部３０は、リセットレベルに第２の電極４２の電位が近づく方向に、保持容量４０における第２の電極４２の電位をシフトさせる。ここで電位が近づく方向とは、電位が上昇した場合には上昇させ、下降した場合には下降させるような動作を指す。シフト部３０は、垂直信号線Ｌ１の電圧がスイッチ１０８により第１の電極４１へ転送された後に、リセットレベルに第２の電極４２の電位が近づく方向に、保持容量４０の第２の電極４２の電位をシフトさせる。これにより、シフト部３０は、リセットレベルに第１の電極４１の電位が近づくように、保持容量４０の第１の電極４１の電位をシフトさせることができる。シフト部３０によるシフト量は、クリップ部２０における電圧降下量以上、かつ、ノイズレベルの電圧とリセットレベルの電圧との差分以下である。さらに詳細には、電荷電圧変換部がリセットされた状態で垂直信号線に出力される信号を第１の信号とすると、上限値は、電荷電圧変換部の電位の変化によって第１の信号が変化した後の信号と第１の信号との差分以下であるともいえる。
【００３０】
更には、後述するように、クリップ部においてはＮＭＯＳトランジスタ１０４のゲートに供給した電位よりも降下した電位でクリップされる。したがってこのシフト量はこの電圧降下量を低減させるように設定することもできる。より好ましくはこのクリップ部での電圧降下量と等しくするのがよい。
【００３１】
クリップ部２０は、第１の電極４１の電位からクリップ部２０における電圧降下量を引いたクリップ電位に、垂直信号線Ｌ１の電位をクリップする。クリップ部２０は、ＮＭＯＳトランジスタ１０４を含む。ＮＭＯＳトランジスタ１０４は、ゲートが保持容量４０の第１の電極４１に接続され、第２の主電極（ドレイン）が電源（の側）に接続され、第１の主電極（ソース）が垂直信号線Ｌ１（の側）に接続されている。ＮＭＯＳトランジスタ１０４は、第１の電極４１の電位がゲートに入力され、第１の電極４１の電位から（少なくとも閾値電圧分を含む）電圧降下量を引いたクリップ電位に、垂直信号線Ｌ１の電位をクリップする。したがってシフト部３０によって閾値電圧以上の値にレベルシフトさせるとよい。具体的な動作としては、電荷電圧変換部ＦＤがリセットされた状態で垂直信号線Ｌ１に出力される信号（第１の信号）が出力されている間に、電荷電圧変換部ＦＤ電位の変化によって前記第１の信号が変化する場合がある。この変化後の第１の信号とＭＯＳトランジスタ１０４のゲートの電位との差が、当該ＭＯＳトランジスタの閾値をこえることにより、ＭＯＳトランジスタ１０４が垂直信号線Ｌ１の電位をクリップする。
【００３２】
ＣＤＳ回路５０は、同一の光電変換部のノイズレベルの電圧と光信号レベルの電圧との差分を演算する相関二重サンプリング（ＣＤＳ）処理を行うことにより、ノイズ成分が除去された画像信号を求める。より具体的には、電荷電圧変換部がリセットされた状態で信号線に第１の信号を出力し、転送部により光電変換部の電荷が電荷電圧変換部へ転送された状態で信号線に第２の信号を出力する処理を行なう。そしてこの二つの信号の差分処理を行なうのがＣＤＳ処理である。ＣＤＳ回路５０は、求めた画像信号を後段（例えば、図５に示す撮像信号処理回路９５）へ出力する。
【００３３】
次に、シフト部３０の構成を、図３を用いて説明する。図３は、シフト部３０の回路図である。
【００３４】
シフト部３０は、スイッチトランジスタ３０１、スイッチトランジスタ３０２、ソースフォロア（ＳＦ）トランジスタ３０３、定電流源３０５、及びスイッチトランジスタ３０４を含む。スイッチトランジスタ３０１、スイッチトランジスタ３０２、ＳＦトランジスタ３０３、及びスイッチトランジスタ３０４は、いずれも、ＮＭＯＳトランジスタである。
【００３５】
スイッチトランジスタ３０１は、駆動パルスｐＶ１がｈｉｇｈである際に、電位Ｖ１をＳＦトランジスタ３０３のゲートに印加する。ＳＦトランジスタ３０３は、定電流源３０５とともにソースフォロワ動作を行い、電位Ｖ１の電圧をノードＮ２へ供給する。このとき、スイッチトランジスタ３０２及びスイッチトランジスタ３０４は、いずれもオフしている。
【００３６】
次に、スイッチトランジスタ３０２は、駆動パルスｐＶ２がｈｉｇｈである際に、電位Ｖ２をＳＦトランジスタ３０３のゲートに印加する。ＳＦトランジスタ３０３は、定電流源３０５とともにソースフォロワ動作を行い、電位Ｖ２（＞Ｖ１）の電圧をノードＮ２へ供給する。このとき、スイッチトランジスタ３０１及びスイッチトランジスタ３０４は、いずれもオフしている。
【００３７】
そして、スイッチトランジスタ３０４は、駆動パルスｐＣＬＩＰＬがｈｉｇｈである際にオンすることによりＧＮＤ電位の電圧をノードＮ２へ供給する。このとき、スイッチトランジスタ３０１、スイッチトランジスタ３０２及びスイッチトランジスタ３０３は、いずれもオフしている。
【００３８】
次に、光電変換装置１００の動作について、図２を用いて説明する。図２は、光電変換装置１００の動作を示すタイミングチャートである。図２において、「ＦＤ」〜「Ｎ２」は、各ノードの電位を示す。「ｐＲＥＳ」〜「ｐＶ２」は、各駆動パルスを示す。
【００３９】
まず、通常の動作を説明する。
【００４０】
期間Ｔ１において、リセットトランジスタ１０２に駆動パルスｐＲＥＳを印加し、読み出し画素における電荷電圧変換部ＦＤをリセット電位ＶＲＥＳＨにリセットする。スイッチトランジスタ１０８に駆動パルスｐＣＬＩＰを印加しオンさせる。
【００４１】
ここで、電荷電圧変換部ＦＤがリセットされた状態で垂直信号線Ｌ１により伝達されるべきリセットレベルの電圧は、
ＶＬ１ｒｅｓ＝ＶＲＥＳＨ−Ｖｔｈ０（リセットトランジスタ１０２の閾値電圧）−Ｖｔｈ１（増幅トランジスタ１０３の閾値電圧）−Δｏｖ１（増幅トランジスタ１０３のオーバードライブ電圧）・・・数式１
となる。Δｏｖ１は、増幅トランジスタ１０３の特性と定電流源１１２の電流値とで決まる電圧である。
【００４２】
電荷電圧変換部ＦＤがリセットされた状態で垂直信号線Ｌ１により伝達されたノイズレベルの電圧が保持容量４０に充電されて、ノードＮ１の電位は垂直信号線Ｌ１により伝達されたノイズレベルに等しくなる。ノイズレベルがリセットレベルに等しければ、ノードＮ１の電位はリセットレベルに等しくなる。
【００４３】
また、期間Ｔ１において、ノードＮ２の電位は、Ｖ１という任意の電位に固定されている。ノードＮ１は、ＮＭＯＳトランジスタ１０４のゲートに接続されており、保持容量４０により保持された電圧がＮＭＯＳトランジスタ１０４のゲートにフィードバックされるようになっている。
【００４４】
期間Ｔ２において、ノードＮ２の電位をＶ１から任意の電位Ｖ２に上昇させる。ノードＮ２の電位の上昇量は、
ΔＶＮ２＝Ｖ２−Ｖ１・・・数式２
である。ノードＮ２の電位が上昇したことに応じて、ノードＮ１の電位も上昇する。ノードＮ１の電位の上昇量は、
ΔＶＮ１＝Ｋ×ΔＶＮ２・・・数式３
である。数式３においてＫは比例定数である。これにより、ノードＮ１の電位ＶＮ１は
ＶＮ１＝ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１＋ＶＮ１・・・数式４
となる。
【００４５】
期間Ｔ２において、ＣＤＳ回路５０は、アクティブな駆動信号ｐＴＮを受けて、垂直信号線Ｌ１を介して伝達されたノイズレベルの電圧を保持することにより、画素のノイズレベルをサンプリングする。
【００４６】
期間Ｔ３において、画素の光信号レベルをサンプリングしなければならないため、スイッチトランジスタ１０９をｐＣＬＩＰＬというパルスを印加してオンさせ、ノードＮ１の電位をＶＣＬＩＰＬという電位に書き換える。このＶＣＬＩＰＬは定電流源１１２をカットオフしない範囲で低く設定する。このとき垂直信号線電位はＶＣＬＩＰＬ−Ｖｔｈ２−Δｏｖ２よりも低い電位とはならないようにクリップされる。ノードＮ２の電位は、信号レベルのサンプリング終了後、次の画素出力読み出しのためにＧＮＤ電位にリセットされる。
【００４７】
次に、太陽光のような強い光が画素１０に照射された場合における期間Ｔ２の動作を説明する。
【００４８】
太陽光のような強い光が画素１０に照射された場合、光電変換部ＰＤからあふれ出した電荷により電荷電圧変換部ＦＤの電位が低下するので、垂直信号線Ｌ１により伝達されたノイズレベルもリセットレベルから低下する。
【００４９】
ここで、仮に、シフト部３０が保持容量４０の第２の電極４２の電位をシフトしない場合を考える。この場合、ＮＭＯＳトランジスタ１０４は、スイッチ６０により取り込まれた垂直信号線Ｌ１の電位がそのままゲートに入力され、垂直信号線Ｌ１の電位を、次の数式５に示すクリップ電位Ｖｃｌｉｐにクリップする。このクリップ電位Ｖｃｌｉｐは、
Ｖｃｌｉｐ＝ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１−Ｖｔｈ２（ＮＭＯＳトランジスタ１０４の閾値電圧）−Δｏｖ２（ＮＭＯＳトランジスタ１０４のオーバードライブ電圧）・・・数式５
となる。つまり、クリップ電位Ｖｃｌｉｐはリセットレベルから
ＶＬ１ｒｅｓ−ＶｃｌｉｐＨ＝Ｖｔｈ２＋Δｏｖ２・・・数式６
だけ低下したレベルになる。数式６に示されるように、リセットレベルとクリップ電位との差がクリップ部における電圧降下量（Ｖｔｈ２）以上の大きさになっている。すなわち、リセットレベルとクリップ電位との差をクリップ部における電圧降下量より小さくすることが困難である。
【００５０】
それに対して、本実施形態では、シフト部３０が保持容量４０の第２の電極４２の電位をΔＶＮ２（数式２参照）だけシフトする。この場合、ＮＭＯＳトランジスタ１０４は、垂直信号線Ｌ１の電位からΔＶＮ１（数式３参照）だけシフトした電位がゲートに入力され、垂直信号線Ｌ１の電位を、次の数式７に示すクリップ電位ＶｃｌｉｐＨにクリップする。このクリップ電位ＶｃｌｉｐＨは、
ＶｃｌｉｐＨ＝ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１＋ΔＶＮ１−Ｖｔｈ２（ＮＭＯＳトランジスタ１０４の閾値電圧）−Δｏｖ２（ＮＭＯＳトランジスタ１０４のオーバードライブ電圧）・・・数式７
となる。つまり、クリップ電位ＶｃｌｉｐＨはリセットレベルから
ＶＬ１ｒｅｓ−ＶｃｌｉｐＨ＝（Ｖｔｈ２＋Δｏｖ２）−ΔＶＮ１・・・数式８
だけ低下したレベルになる。数式８に示されるように、
０≦（Ｖｔｈ２＋Δｏｖ２）−ΔＶＮ１＜Ｖｔｈ２・・・数式９
すなわち
Δｏｖ２＜ΔＶＮ１≦Ｖｔｈ２＋Δｏｖ２・・・数式１０
を満たすΔＶＮ１だけシフトした電位がＮＭＯＳトランジスタ１０４のゲートに入力されれば、リセットレベルとクリップ電位との差をクリップ部における電圧降下量より小さくすることができる。
【００５１】
すなわち、数式３，１０により、シフト部３０が
Δｏｖ２／Ｋ＜ΔＶＮ２≦（Ｖｔｈ２＋Δｏｖ２）／Ｋ・・・数式１１
を満たすΔＶＮ２だけ保持容量４０の第２の電極４２の電位をシフトさせれば、リセットレベルとクリップ電位との差をクリップ部における電圧降下量より小さくすることができる。
【００５２】
以上のように、リセットレベルとクリップ電位との差をクリップ部における電圧降下量より小さくすることにより、高輝度黒沈み現象の発生を効果的に抑制すること
また、本実施形態によれば、垂直信号線Ｌ１の電位を（シフトして）ＮＭＯＳトランジスタ１０４のゲートにフィードバックしているため、画素の特性ばらつき（閾値電圧のばらつき）の影響を受けない。
【００５３】
次に、本発明の光電変換装置を適用した撮像システムの一例を図４に示す。
【００５４】
撮像システム９０は、図４に示すように、主として、光学系、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。撮像装置８６は、光電変換装置１００を含む。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００５５】
シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。
【００５６】
撮影レンズ９２は、入射した光を屈折させて、撮像装置８６の光電変換装置１００の撮像面に被写体の像を形成する。
【００５７】
絞り９３は、光路上において撮影レンズ９２と光電変換装置１００との間に設けられ、撮影レンズ９２を通過後に光電変換装置１００へ導かれる光の量を調節する。
【００５８】
撮像装置８６の光電変換装置１００は、光電変換装置＊の撮像面に形成された被写体の像を画像信号に変換する。撮像装置８６は、その画像信号を光電変換装置１００から読み出して出力する。
【００５９】
撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された画像信号を処理する。
【００６０】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。
【００６１】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００６２】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００６３】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００６４】
タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００６５】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００６６】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００６７】
以上の構成により、光電変換装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００６８】
本発明の第２実施形態に係る光電変換装置４００を、図５を用いて説明する。図５は、本発明の第２実施形態に係る光電変換装置４００の回路図である。以下では、第１実施形態と異なる部分を中心に説明し、同様の部分については説明を省略する。
【００６９】
光電変換装置４００は、クリップ部４２０を備える。クリップ部４２０は、ゲート接地型増幅回路４０５及びソース接地型増幅回路の一部を構成するクリップ用トランジスタ４０６を含む。
【００７０】
例えば、ゲート接地型増幅回路４０５及びクリップ用トランジスタ４０６は、図５に示すような構成をとることができる。
【００７１】
ゲート接地型増幅回路４０５は、定電流源４１１及びＮＭＯＳトランジスタ４０４を含む。クリップ用トランジスタ４０６は、ソースが接地されたＰＭＯＳトランジスタ４１０である。垂直出力線Ｌ１の定電流源１１２とともにソース接地増幅回路を構成している。
【００７２】
定電流源４１１は、ゲートが固定電位（例えばＧＮＤ）に接続され、ソースが電源に接続され、ドレインがＮＭＯＳトランジスタ４０４と後述のソース接地増幅回路４１０とに接続されたＰＭＯＳトランジスタである。定電流源４１１は、ＮＭＯＳトランジスタ４０４に定電流を供給する電流源負荷として機能する。
【００７３】
ＮＭＯＳトランジスタ４０４は、ゲートが保持容量４０の第１の電極に接続され、ソースが垂直信号線Ｌ１とクリップ用ＭＯＳトランジスタ４０６のドレインとに接続されている。ＮＭＯＳトランジスタ４０４は、ドレインが定電流源４１１とクリップ用トランジスタ４０６のゲートとに接続されている。ＮＭＯＳトランジスタ４０４は、ゲートに供給された電圧（クリップ電位）からの垂直信号線Ｌ１（ソース）の電位の低下量を増幅して、増幅した電圧をドレインから出力する。
【００７４】
クリップ用ＭＯＳトランジスタ４０６は、ゲートにゲート接地型増幅回路４１１からの出力が供給され、且つＮＭＯＳトランジスタ４０４のドレインに接続されている。クリップ用ＭＯＳトランジスタ４０６は、ソースが電源に接続され、ドレインがＮＭＯＳトランジスタ４０４のソース及び垂直信号線Ｌ１に接続されたＰＭＯＳトランジスタである。ソース接地型増幅回路４１０は、ＮＭＯＳトランジスタ４０４のドレインの出力電圧を受ける。クリップ用ＭＯＳトランジスタ４０６は、クリップ電位ＶｃｌｉｐＨからの垂直信号線Ｌ１の電位の低下量が小さい場合に比べて、その低下量が大きい場合に、大きな電圧をＮＭＯＳトランジスタ４０４のソースに帰還する。
【００７５】
ＮＭＯＳトランジスタ４０４は、クリップ電位ＶｃｌｉｐＨからの垂直信号線Ｌ１の電位の低下量が小さい場合に比べて、その低下量が大きい場合に、大きな電圧がクリップ用ＭＯＳトランジスタ４０６によりソースに帰還される。
このような構成により、次に示すようなクリップ動作を行うことができる。
【００７６】
垂直信号線Ｌ１の電位が低下してＮＭＯＳトランジスタ４０４がオンすると、ノードＮ３の電位が低下し、クリップ用ＭＯＳトランジスタ４０６がオンする。つまり、クリップ用ＭＯＳトランジスタ４０６のゲートには、垂直信号線Ｌ１の電位の変化に対して正の利得がかかった電位が供給される。そのため、クリップ用ＭＯＳトランジスタ４０６のドレイン電流が、垂直信号線Ｌ１の電位の低下に伴って急激に増加する。クリップ用ＭＯＳトランジスタ４０６は、クリップ電位ＶｃｌｉｐＨからの垂直信号線Ｌ１の電位の低下量が小さい場合に比べて、その低下量が大きい場合に大きな電圧をＮＭＯＳトランジスタ４０４のソースに帰還する。電流源負荷４１１とソース接地型増幅回路４１０に流れる電流の総和が、垂直信号線Ｌ１の定電流源１１２を流れる電流値と等しくなった所で垂直信号線Ｌ１の電位が落ち着く。
【００７７】
ここで、ＮＭＯＳトランジスタ４０４の電流源負荷となるＰＭＯＳトランジスタ４１１に流れる電流値を定電流源１１２に流れる電流よりも小さく設定し、ゲート接地増幅回路４０５のゲインを上げることがクリップ動作の効率上好ましい。
【００７８】
また、同様の理由から、クリップ用ＭＯＳトランジスタ４０６を含むソース接地型増幅回路のトランスコンダクタンスを、定電流源４１１とＮＭＯＳトランジスタ４０４よりも大きくすることが好ましい。
【００７９】
例えば、ゲート接地型増幅回路４０５の電流値を、垂直信号線Ｌ１の定電流源１１２の１／Ｍとする。垂直信号線Ｌ１の定電流源１１２の電流値をＩ１とする。ここで、Ｍは１＜Ｍとする。
【００８０】
垂直信号線Ｌ１の電位が低下して、ＮＭＯＳトランジスタ４０４のソースの電位が低下し、ＮＭＯＳトランジスタ４０４がオンすることによりドレイン電流を流し出す。このとき、ＮＭＯＳトランジスタ４０４は垂直信号線Ｌ１の定電流源１１２の１／Ｍしか電流を流すことができないため、ＮＭＯＳトランジスタ４０４において、Ｖｇｓの増大に伴い、ドレイン（ノードＮ３）の電位が急激に低下する。この急激なノードＮ３の電位の低下により、ソース接地型増幅回路（ＰＭＯＳトランジスタ）４１０がオンし、ソース接地型増幅回路４１０のドレイン電流が急激に増加する。
【００８１】
最終的にＮＭＯＳトランジスタ４０４の流す電流値がＩ１×１／Ｍ、クリップ用ＭＯＳトランジスタ４０６を含むソース接地型増幅回路の流す電流がＩ１×（Ｍ−１）／Ｍとなったところでクリップ部（クリップ回路）４２０は安定状態となる。
【００８２】
ここで、クリップ用ＭＯＳトランジスタ４０６のトランスコンダクタンスが、定電流源４１１とＮＭＯＳトランジスタ４０４よりも十分に大きいとする。また、垂直信号線Ｌ１の電位をクリップする際に、定電流源４１０とＮＭＯＳトランジスタ４０４とが飽和領域で動作するとする。
【００８３】
垂直信号線Ｌ１の電位のクリップ電位は、前述のように、ＶＲＥＳＨ−Ｖｔｈ０−Ｖｔｈ１−Δｏｖ１＋ΔＶＮ２−Ｖｔｈ４（ＮＭＯＳトランジスタ４０４の閾値電圧）−Δｏｖ４（ＮＭＯＳトランジスタ４０４のオーバードライブ電圧）である。従って、リセットレベルから（−ΔＶＮ２＋Ｖｔｈ４＋Δｏｖ４）だけ低下した電位になる。
【００８４】
上述したように、本実施形態におけるＮＭＯＳトランジスタ４０４が流す電流値は、垂直信号線Ｌ１の定電流源１１２が流す電流値の１／Ｍとしているため、オーバードライブ電圧Δｏｖ４を小さくすることができる。従って、垂直信号線Ｌ１のノイズレベルが低下したときに、クリップされる垂直信号線Ｌ１の電位を高くすることが出来、垂直信号線Ｌ１のダイナミックレンジを確保する事が出来る。
【００８５】
本発明は上述の実施形態に限定されるものではなく、発明の主旨を越えない範囲で適宜変形、組み合わせ等が可能である。
【００８６】
例えば、実施形態においては、信号電荷として電子、増幅トランジスタとしてＮ型ＭＯＳトランジスタを用いたが、信号電荷としてホール、増幅トランジスタとしてＰ型ＭＯＳトランジスタを用いることも可能である。この場合には黒沈みによってノイズレベルの電圧が上昇することになるため、一定値以上に上昇しないようにクリップ動作を行なう。この場合にはクリップするトランジスタとしてＰ型ＭＯＳトランジスタを用いることができる。レベルシフト量もこのＰ型ＭＯＳトランジスタに合わせて適宜調整すればよい。
【００８７】
また画素の構成も増幅トランジスタのゲート電位（電荷電圧変換部ＦＤの電位）を切り替える例であるが、増幅ＭＯＳトランジスタのソース側もしくはドレイン側に増幅ＭＯＳトランジスタに流れる電流を制御する選択ＭＯＳトランジスタを設ける構成にしてもよい。
【符号の説明】
【００８８】
９０  撮像システム
１００，４００  光電変換装置
【図１】
2010154543.tif 000003
【図２】
2010154543.tif 000004
【図３】
2010154543.tif 000005
【図４】
2010154543.tif 000006
【図５】
2010154543.tif 000007
【図６】
2010154543.tif 000008