(57)【要約】【課題】液晶光変調素子の出力光の品質を向上させること。【解決手段】液晶光変調素子１１は、供給される駆動信号の実効値に応じて光を変調する。駆動装置２１は、液晶光変調素子１１へ供給する駆動信号のフレームごとの実効値を変調データに応じて変化させる。駆動装置２１は、フレームごとに複数のパルスを含む駆動信号を生成する。駆動装置２１は、生成した駆動信号を液晶光変調素子１１へ供給する。これにより、液晶光変調素子１１を高周波駆動することができる。【選択図】図１−１
2010250184.tif 000002
【特許請求の範囲】
【請求項１】
液晶光変調素子の画素部へ駆動信号を供給する駆動装置であって、
前記駆動信号は、複数のフレームで構成され、前記フレームは、変調データに基づいた実効電圧が、前記液晶光変調素子の画素部に印加されている期間であり、
前記フレームごとに複数のパルスを含む駆動信号を生成する生成手段を備え、
前記生成手段は、前記フレームごとに含まれるパルスの数が所定数未満である場合は前記変調データの増加に応じて、前記フレームごとに含まれるパルスの数を増加させ、前記フレームごとに含まれるパルスの数が所定数に達した場合は、前記変調データの増加に応じて、フレームごとに含まれる前記パルスの幅を増加させる駆動信号を生成し、
前記生成手段によって生成された駆動信号を液晶光変調素子へ供給する供給手段を備えることを特徴とする駆動装置。
【請求項２】
前後の二つの前記フレームにおいて、極性交番が完了するように駆動信号が生成されることを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記フレームは、前記駆動信号を生成するための基準クロックにおける、前記変調データの階調数に対応するパルス数の区間に対応していることを特徴とする請求項１または２に記載の駆動装置。
【請求項４】
前記フレームのうち、印加電圧が０Ｖであるときを除き前記パルスが印加されない最長の期間は、１×１０-4［ｓｅｃ］以下に設定することを特徴とする請求項１〜３のいずれか１つに記載の駆動装置。
【請求項５】
前記フレームのうち、印加電圧が０Ｖであるときを除き前記パルスが印加されない最長の期間は、５×１０-5［ｓｅｃ］以下に設定することを特徴とする請求項１〜３のいずれか１つに記載の駆動装置。
【請求項６】
前記フレームごとに含まれるパルスの数が所定数に達した際のフレーム極性交番周期の逆数で定義した駆動信号に含まれる最低周波数を１００Ｈｚ以上としたことを特徴とする請求項１〜５のいずれか１つに記載の駆動装置。
【請求項７】
請求項１〜６のいずれか１つに記載の液晶光変調素子の駆動装置を備えることを特徴とする光可変減衰器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶光変調素子を駆動する駆動装置および光変調装置に関する。
【背景技術】
【０００２】
従来、液晶を用いた液晶光変調素子が用いられている。液晶光変調素子は、ＶＯＡ（Ｖａｒｉａｂｌｅ  Ｏｐｔｉｃａｌ  Ａｔｔｅｎｕａｔｏｒ：光可変減衰器）などの用途にも利用可能な素子である。液晶光変調素子へ供給する駆動信号の変調方式としては、たとえばパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）がある。
【０００３】
パルス幅変調は、デジタル制御が容易であるという利点や、パルス波高変調（ＰＨＭ：Ｐｕｌｓｅ  Ｈｅｉｇｈｔ  Ｍｏｄｕｌａｔｉｏｎ）などの変調方式と比べて回路規模および消費電力の面で優れているという利点がある。パルス幅変調によってパルス幅を制御する駆動信号を液晶光変調素子へ供給することによって、液晶光変調素子における光の減衰率を調節して光を変調することが可能である。つぎに、従来技術における駆動信号と駆動信号を生成するための基準クロックについて説明する。
【０００４】
図１５は、従来の駆動装置が液晶光変調素子へ供給する駆動信号の一例を示す図である。図１５においては、パルス幅を３２階調で変化させる場合の駆動信号について説明する。フレームＴ１は、液晶光変調素子へ変調データに基づいた実効電圧が、液晶光学変調素子の画素部に印加されている期間を示している。基準クロック１５１０は、駆動信号を生成するための基準クロックである。フレームＴ１は、クロック信号１５１０の３２周期分の期間である。なお、フレームＴ１の後には、フレームＴ２を設定している。ここで、フレームＴ１とフレームＴ２の長さは等しく設定されている。
【０００５】
駆動信号１５２０，１５３０，１５４０は、それぞれ、パルス幅が８／３２階調、９／３２階調、１０／３２階調となるように生成された駆動信号である。パルス幅変調においては、フレームＴ１中に電圧の印加する期間と印加しない期間との割合（パルス幅）を変化させることにより、任意の電圧（実効値）に制御する。また、パルス幅変調においては、フレームごとに極性などを変化させて繰り返す。
【０００６】
パルス幅変調を精度良く安定して行うために、パルス幅変調回路は通常、デジタル回路で構成される。駆動信号１５２０，１５３０，１５４０は、変調データに従い基準クロック１５１０をカウントして生成する。駆動信号１５３０，１５４０の斜線部に示すように、変調データが１だけ変化すると、基準クロック１５１０の１クロック幅分、パルス幅が変化する。したがって、基準クロックの周波数は、駆動周波数×階調数以上必要である。
【０００７】
図１６は、従来の駆動装置が液晶光変調素子へ供給する駆動信号の他の例を示す図である。図１６に示す駆動信号は、図１５に示した駆動信号において周波数を８倍にしたものである。変調データの変化によるパルス幅の増加は、すべてのパルスに反映される。印加される実効電圧は、図１５に示した駆動信号と同様である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−１６２９４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来のパルス幅変調においては、液晶光変調素子において高速に応答する液晶素子を用いると、駆動信号のパルスに液晶素子が応答する波形応答（フリッカ）が発生し、液晶光変調素子の出力光の品質が劣化するという問題がある。これに対して、駆動信号のパルスに液晶素子が応答しないように駆動信号のフレーム周波数を大きくすることが行われるが、多階調制御を行う場合には、駆動信号の最小パルス幅を小さくする必要がある。駆動信号の最小パルス幅を小さくすると、駆動信号を生成するための基準クロックの周波数を高くする必要があるため、消費電力の増加、回路コストの増加、高周波ノイズの発生などの問題がある。
【００１０】
本発明は、上述の従来技術による問題点を解消するため、液晶光変調素子の出力光の品質を向上させることができる駆動装置および光変調装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するため、本発明にかかる駆動装置は、液晶光変調素子の画素部へ駆動信号を供給する駆動装置であって、前記駆動信号は、複数のフレームで構成され、前記フレームは、変調データに基づいた実効電圧が、前記液晶光学変調素子の画素部に印加されている期間であり、前記フレームごとに複数のパルスを含む駆動信号を生成する生成手段を備え、前記生成手段は、前記フレームごとに含まれるパルスの数が所定数未満である場合は前記変調データの増加に応じて、前記フレームごとに含まれるパルスの数を増加させ、前記フレームごとに含まれるパルスの数が所定数に達した場合は、前記変調データの増加に応じて、フレームごとに含まれる前記パルスの幅を増加させる駆動信号を生成し、前記生成手段によって生成された駆動信号を液晶光変調素子へ供給する供給手段を備えることを特徴とする。
【００１２】
上記の構成により、基準クロックの周波数を高くしなくても、液晶光変調素子を高周波駆動することができる。また、基準クロックの周波数を高くしなくても、駆動信号のフレームごとの実効値を変調データに応じて変化させることができる。
【００１３】
また、本発明にかかる駆動装置は、前後の二つの前記フレームにおいて、極性交番が完了するように駆動信号が生成されることを特徴とする。
【００１４】
また、本発明にかかる駆動装置は、前記フレームは、前記駆動信号を生成するための基準クロックにおける、前記変調データの階調数に対応するパルス数の区間に対応していることを特徴とする。
【００１５】
また、本発明にかかる駆動装置は、前記フレームのうち、印加電圧が０Ｖであるときを除き前記パルスが印加されない最長の期間は、１×１０-4ｓｅｃ以下に設定することを特徴とする。
【００１６】
また、本発明にかかる駆動装置は、前記フレームのうち、印加電圧が０Ｖであるときを除き前記パルスが印加されない最長の期間は、５×１０-5ｓｅｃ以下に設定することを特徴とする。
【００１７】
また、本発明にかかる駆動装置は、前記フレームごとに含まれるパルスの数が所定数に達した際のフレーム極性交番周期の逆数で定義した駆動信号に含まれる最低周波数を１００Ｈｚ以上としたことを特徴とする。
【００１８】
また、本発明にかかる光可変減衰器は、上記の液晶光変調素子の駆動装置を備えることを特徴とする。
【００１９】
上記の構成により、基準クロックの周波数を高くしなくても、駆動信号のフレームごとの実効値を変調データに応じて変化させることができる。
【発明の効果】
【００２０】
本発明にかかる駆動装置および光変調装置によれば、液晶光変調素子の出力光の品質を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００２１】
【図１−１】実施の形態にかかる駆動装置の構成を示すブロック図である。
【図１−２】図１−１に示した駆動装置の変形例を示すブロック図である。
【図２】図１−１または図１−２に示した駆動装置が液晶光変調素子へ供給する駆動信号の一例を示す図である。
【図３】図１−１または図１−２に示したセグメント駆動回路の具体的な構成例を示すブロック図である。
【図４】図３に示した分周回路の出力波形を示す図である。
【図５】図３に示したマルチパルス回路の具体的な構成例を示す回路図である。
【図６】図５に示したマルチパルス回路（第二経路）の出力波形を示す図である。
【図７】図３に示した第一出力回路の具体的な構成例を示す回路図である。
【図８】図７に示した第一出力回路の出力波形を示す図である。
【図９−１】液晶光変調素子の各電極に印加される電圧の波形を示す図である。
【図９−２】液晶光変調素子の液晶層に実際に印加される電圧の波形を示す図である。
【図９−３】液晶光変調素子の出力光の強度の変化を示す図である。
【図１０】液晶光変調素子をＶＯＡとして使用した場合の光強度特性と波形応答特性の一例を示すグラフである。
【図１１】最大波形応答比とリフレッシュ周波数との関係を示すグラフである。
【図１２−１】Ｖｃｏｍシフトを評価する実験回路を示す図である。
【図１２−２】図１２−１に示した液晶光変調素子に印加される駆動電圧を示す図である。
【図１２−３】図１２−１に示したディテクタによってモニタされる光学応答を示す図である。
【図１３】ＤＣオフセットの時間による変化を示すグラフである。
【図１４】液晶材料５ＣＢの誘電特性の一例を示すグラフである。
【図１５】従来の駆動装置が液晶光変調素子へ供給する駆動信号の一例を示す図である。
【図１６】従来の駆動装置が液晶光変調素子へ供給する駆動信号の他の例を示す図である。
【発明を実施するための形態】
【００２２】
以下に添付図面を参照して、本発明にかかる駆動装置および光変調装置の好適な実施の形態を詳細に説明する。
【００２３】
（実施の形態）
（駆動装置の構成）
図１−１は、実施の形態にかかる駆動装置の構成を示すブロック図である。図１−１に示す液晶光変調素子１１は、液晶をガラスまたはシリコンでできた一対の基板１２，１３の、相対峙する面にそれぞれコモン電極１４とセグメント電極１５が設けられ、かつ反対側の面にそれぞれ偏光板１６，１７が設けられた構成となっている。そして、これらの基板１２，１３とシール材１８により封止された空間に液晶１９が封入されている。
【００２４】
駆動装置２１には、変調データ（階調データ）が入力される。駆動装置２１は、液晶光変調素子１１へ供給するセグメント信号（駆動信号）のフレームごとの実効値を変調データに応じて変化させる。フレームとは、変調データに基づいた実効電圧が画素に印加される期間であり、光変調の制御単位である。たとえば、フレームは、基準クロックにおける、変調データの階調数に対応するパルス数の区間である。この場合は、フレームは、変調データが１階調変化したときの駆動信号のパルス幅の変化分を階調数分連続させた区間になる。フレームの実効値は、変調データを変更した時を除き、一定である。駆動装置２１は、セグメント駆動回路２２と、コモン駆動回路２３と、制御回路２４と、アナログ電源回路２５と、を備えている。
【００２５】
セグメント駆動回路２２は、変調データに応じた駆動信号を生成する生成手段である。また、セグメント駆動回路２２は、生成した駆動信号をセグメント信号として液晶光変調素子１１へ供給する供給手段である。具体的には、セグメント駆動回路２２によって生成された駆動信号は、セグメント信号としてセグメント電極１５に印加される。本発明では、セグメント電極１５は複数個配置され、個々のセグメント電極１５に対応するセグメント信号が印加されるスタティック駆動を採用している。また、コモン駆動回路２３は、極性信号に基づいて、コモン電極１４に印加するコモン信号を生成する。
【００２６】
制御回路２４は、セグメント駆動回路２２に、パルス幅変調を行う際のタイミングを制御する基準クロックを供給する。また、制御回路２４は、コモン駆動回路２３に極性信号を供給する。アナログ電源回路２５は、セグメント駆動回路２２およびコモン駆動回路２３に、電圧増幅を行うための直流電圧を供給する。セグメント駆動回路２２およびコモン駆動回路２３は、それぞれアナログ電源回路２５から供給された直流電圧に基づいて、液晶駆動に適した電圧レベルのセグメント信号とコモン信号を生成する。
【００２７】
図１−２は、図１−１に示した駆動装置の変形例を示すブロック図である。図１−２に示すように、液晶光変調素子１１を反射型で形成することもできる。その場合、偏光板は一方の基板１２側（偏光板１６）にのみ配置され、セグメント電極１５をＡｌなど光反射率の金属膜で形成した反射型電極とする。
【００２８】
（駆動信号の例）
図２は、図１−１または図１−２に示した駆動装置が液晶光変調素子へ供給する駆動信号の一例を示す図である。図２においては、駆動信号のパルス幅を３２階調で変化させる場合について説明する。フレームＴ１、Ｔ２は、液晶光変調素子１１へ変調データに基づいた実効電圧が印加されている期間を示している。ここで、フレームＴ１とフレームＴ２の長さは等しく設定されている。基準クロック２１０は、制御回路２４からセグメント駆動回路２２へ供給される基準クロックである。フレームＴ１、Ｔ２は、基準クロック２１０の３２周期分の期間である。
【００２９】
駆動信号２２０は、パルス幅が６／３２階調となるように生成された駆動信号である。駆動信号２３０は、パルス幅が７／３２階調となるように生成された駆動信号である。駆動信号２４０は、パルス幅が８／３２階調となるように生成された駆動信号である。駆動信号２２０，２３０，２４０に示すように、駆動装置２１のセグメント駆動回路２２は、フレームごとに複数のパルスを含む駆動信号を生成する。
【００３０】
また、駆動装置２１のセグメント駆動回路２２は、変調データに応じた数のパルスをフレームごとに含む駆動信号を生成する。具体的には、駆動信号２２０はフレームごとにパルスを６個含み、駆動信号２３０はフレームごとにパルスを７個含み、駆動信号２４０はフレームごとにパルスを８個含んでいる。このように、変調データの増加に応じてフレームごとに含まれるパルスの数を増加させる。
【００３１】
駆動信号２５０は、パルス幅が９／３２階調となるように生成された駆動信号である。駆動信号２６０は、パルス幅が１０／３２階調となるように生成された駆動信号である。駆動信号２４０，２５０，２６０に示すように、駆動装置２１のセグメント駆動回路２２は、フレームごとのパルスの数が所定数（ここでは８個）になると、フレームでのパルスの数は所定数のままで、変調データに応じてパルスの幅を変化させる。また、セグメント駆動回路２２は、変調データが１階調増加すると、フレームに含まれる所定数のパルスのうちの一つのパルスの幅を増加させる。なお、フレームごとのパルスの所定数は、８個に限らず、たとえば４個でもよいし、その他の個数でもよい。
【００３２】
たとえば、図２に図示するように、セグメント駆動回路２２は、駆動信号２４０を生成していた状態から変調データが１階調増加すると、最初のフレームＴ１の８番目のパルス２５１の幅を増加させ、つぎのフレームＴ２の８番目のパルス２５２の幅を増加させた駆動信号２５０を生成する。また、セグメント駆動回路２２は、駆動信号２５０を生成していた状態から変調データが１階調増加すると、最初のフレームＴ１の７番目のパルス２６１の幅を増加させ、２番目のフレームＴ２の７番目のパルス２６２の幅を増加させた駆動信号２６０を生成する。
【００３３】
このように、駆動装置２１は、フレームごとに複数のパルスを含む駆動信号を生成するマルチパルス駆動を行う。また、駆動装置２１は、変調データの増加に応じてフレームごとに含まれるパルスの数を増加させることで、変調データに応じた駆動信号の実効値を制御する。または、駆動装置２１は、変調データの増加に応じてフレームごとに含まれるパルスの幅を増加させることで、変調データに応じた駆動信号の実効値を制御するようにしてもよい。
【００３４】
または、駆動装置２１は、図２に示したように、フレームごとに含まれるパルスの数が所定数（ここでは８）未満である場合は、変調データの増加に応じてフレームごとに含まれるパルスの数を増加させるようにしてもよい。この場合は、駆動装置２１は、フレームごとに含まれるパルスの数が所定数に達した場合は、変調データの増加に応じてフレームＴ１ごとに含まれるパルスの幅を増加させる。
【００３５】
この駆動装置２１によるマルチパルス駆動においては、フレームごとに複数のパルスが含まれているため、液晶光変調素子１１を高周波駆動することができる。これにより、所定のフレームごとの実効値を得る場合に、連続するパルス間隔を短くすることができる。液晶光変調素子１１に高速応答型の液晶材料を用いた場合のパルス波形応答はパルス間隔に大きく依存するため、このようなマルチパルス駆動を行うことで、フレーム周波数を高くしなくてもパルス波形応答を抑えることができる。
【００３６】
また、周波数を高くしなくてもよいため、駆動信号の分解能を決める基準クロックの周波数を低くすることができる。このため、低消費電力化および高周波ノイズの低減を図ることができる。
【００３７】
図２では、２つのフレーム、すなわち、前半のフレームＴ１と後半のフレームＴ２を説明している。前半のフレームＴ１はすべて正の電圧のパルスより構成される。また、後半のフレームＴ２はすべて負の電圧のパルスより構成される。よって、２つのフレームでは、極性が反転している。２つのフレームは、極性以外はすべて同じであるため、２つのフレームの実効値は同じである。このように極性が反転するフレームが連続するので、２つのフレームで正負の電圧が打ち消しあい、直流（ＤＣ）が印加されることはない。しかし、周波数を低くした場合、直流分が０になるように駆動しても、可動イオンによるＤＣオフセットの影響が出て光変調装置の信頼性が低下する。よって、高周波で駆動することが好ましいが、これについては後ほど詳しく説明する。
【００３８】
（セグメント駆動回路の具体的な構成例）
図３は、図１−１または図１−２に示したセグメント駆動回路の具体的な構成例を示すブロック図である。図３に示すように、セグメント駆動回路２２（図１−１または図１−２参照）は、分周回路３１０と、マルチパルス回路３２０と、第一出力回路３３１および第二出力回路３３２と、を備えている。分周回路３１０には、制御回路２４から供給される基準クロックが入力される。
【００３９】
分周回路３１０は、入力された基準クロックを５分周し、分周した５つの分周信号（Ｑ１〜Ｑ５）をマルチパルス回路３２０へ出力する。分周回路３１０が出力する各分周信号については後述する（たとえば図４参照）。マルチパルス回路３２０は、分周回路３１０から出力された各分周信号を入れ替えて、第一出力回路３３１および第二出力回路３３２のそれぞれへ出力する。マルチパルス回路３２０の構成例およびマルチパルス回路３２０が出力する各信号については後述する（たとえば図５，図６参照）。
【００４０】
第一出力回路３３１には、マルチパルス回路３２０から出力された各信号と、変調データと、が入力される。第一出力回路３３１は、マルチパルス回路３２０から出力された各信号を変調データに基づいて変調し、変調した信号を駆動信号として出力する。第二出力回路３３２には、マルチパルス回路３２０から出力された各信号と、変調データと、が入力される。第二出力回路３３２は、マルチパルス回路３２０から出力された各信号を変調データに基づいて変調し、変調した信号を駆動信号として出力する。
【００４１】
なお、ここでは、第一出力回路３３１および第二出力回路３３２を設けて駆動信号を２つ出力する構成について説明した。これに対して、必要な駆動信号が１つである場合は、第二出力回路３３２を省いた構成としてもよい。また、必要な駆動信号が３つ以上である場合は、出力回路を３つ以上設ける構成としてもよい。よって、複数のセグメント電極ごとに異なる駆動信号を用いる場合には、セグメント電極の数だけ出力回路を設ける必要がある。
【００４２】
図４は、図３に示した分周回路の出力波形を示す図である。図４に示すように、分周回路３１０（図３参照）は、第一分周信号４１０（Ｑ１）と、第二分周信号４２０（Ｑ２）と、第三分周信号４３０（Ｑ３）と、第四分周信号４４０（Ｑ４）と、第五分周信号４５０（Ｑ５）と、を出力する。第一分周信号４１０は、分周回路３１０へ入力された基準クロックと同じ周波数の分周信号である。第二分周信号４２０は、分周回路３１０へ入力された基準クロックの周波数の２分の１の周波数の分周信号である。
【００４３】
第三分周信号４３０は、分周回路３１０へ入力された基準クロックの周波数の４分の１の周波数の分周信号である。第四分周信号４４０は、分周回路３１０へ入力された基準クロックの周波数の８分の１の周波数の分周信号である。第五分周信号４５０は、分周回路３１０へ入力された基準クロックの周波数の１６分の１の周波数の分周信号である。
【００４４】
図５は、図３に示したマルチパルス回路の具体的な構成例を示す回路図である。図５に示すように、マルチパルス回路３２０は、第一入力部５１１〜第五入力部５１５と、第一切替スイッチ５２１〜第五切替スイッチ５２５と、第一出力部５３１〜第五出力部５３５と、図示しない切替制御部と、を備えている。
【００４５】
第一入力部５１１〜第五入力部５１５には、それぞれ分周回路３１０から出力された各分周信号（Ｑ１〜Ｑ５）が入力される。第一入力部５１１は、入力された分周信号（Ｑ１）を第一切替スイッチ５２１および第三切替スイッチ５２３のそれぞれへ出力する。第二入力部５１２は、入力された分周信号（Ｑ２）を第二切替スイッチ５２２および第四切替スイッチ５２４のそれぞれへ出力する。
【００４６】
第三入力部５１３は、入力された分周信号（Ｑ３）を第三切替スイッチ５２３および第五切替スイッチ５２５のそれぞれへ出力する。第四入力部５１４は、入力された分周信号（Ｑ４）を第四切替スイッチ５２４および第一切替スイッチ５２１のそれぞれへ出力する。第五入力部５１５は、入力された分周信号（Ｑ５）を第五切替スイッチ５２５および第二切替スイッチ５２２のそれぞれへ出力する。
【００４７】
第一切替スイッチ５２１は、第一入力部５１１から出力された信号を第一出力部５３１へ出力する第一経路と、第四入力部５１４から出力された信号を第一出力部５３１へ出力する第二経路と、を相互に切り替える。第二切替スイッチ５２２は、第二入力部５１２から出力された信号を第二出力部５３２へ出力する第一経路と、第五入力部５１５から出力された信号を第二出力部５３２へ出力する第二経路と、を相互に切り替える。
【００４８】
第三切替スイッチ５２３は、第三入力部５１３から出力された信号を第三出力部５３３へ出力する第一経路と、第一入力部５１１から出力された信号を第三出力部５３３へ出力する第二経路と、を相互に切り替える。第四切替スイッチ５２４は、第四入力部５１４から出力された信号を第四出力部５３４へ出力する第一経路と、第二入力部５１２から出力された信号を第四出力部５３４へ出力する第二経路と、を相互に切り替える。
【００４９】
第五切替スイッチ５２５は、第五入力部５１５から出力された信号を第五出力部５３５へ出力する第一経路と、第三入力部５１３から出力された信号を第五出力部５３５へ出力する第二経路と、を相互に切り替える。第一出力部５３１〜第五出力部５３５は、それぞれ第一切替スイッチ５２１〜第五切替スイッチ５２５から出力された信号（Ｐ１〜Ｐ５）を第一出力回路３３１および第二出力回路３３２へ出力する。切替制御部は第一切替スイッチ５２１〜第五切替スイッチ５２５を第一経路または第二経路となるように制御する。
【００５０】
第一切替スイッチ５２１〜第五切替スイッチ５２５が第一経路となるように切替制御部で制御することで、分周回路３１０からマルチパルス回路３２０へ入力された各分周信号が順番を入れ替えずに出力される。また、第一切替スイッチ５２１〜第五切替スイッチ５２５が第二経路となるように切替制御部で制御することで、分周回路３１０からマルチパルス回路３２０へ入力された各分周信号が順番を入れ替えて出力される。
【００５１】
第一切替スイッチ５２１〜第五切替スイッチ５２５のそれぞれが第一経路となっている場合のマルチパルス回路３２０の出力波形は、図４に示した出力波形と同様であるため説明を省略する。第一切替スイッチ５２１〜第五切替スイッチ５２５を第一経路とすることで各信号を入れ替えないようにすることで、フレームごとに１つのパルスが含まれる駆動信号を生成することが可能になる。これにより、たとえばアプリケーションや液晶の特性に応じた適切な駆動信号を生成することができる。
【００５２】
また、マルチパルス回路３２０の切替制御部は、フレームごとに複数のパルスを含む駆動信号を生成する場合は、第一切替スイッチ５２１〜第五切替スイッチ５２５を第二経路となるように制御する。この場合のマルチパルス回路３２０の出力波形については図６において説明する。なお、図５に示したマルチパルス回路３２０においては、各信号を入れ替えずに出力するか各信号を入れ替えて出力するかを選択することができる構成としたが、マルチパルス回路３２０は、常に各信号を入れ替えて出力する構成としてもよい。
【００５３】
図６は、図５に示したマルチパルス回路（第二経路）の出力波形を示す図である。図６に示す第一出力信号６１０は、マルチパルス回路３２０の第一出力部５３１から出力された信号（Ｐ１）であり、図４に示した第四分周信号４４０と同様である。第二出力信号６２０は、マルチパルス回路３２０の第二出力部５３２から出力された信号（Ｐ２）であり、図４に示した第五分周信号４５０と同様である。
【００５４】
第三出力信号６３０は、マルチパルス回路３２０の第二出力部５３２から出力された信号（Ｐ３）であり、図４に示した第一分周信号４１０と同様である。第四出力信号６４０は、マルチパルス回路３２０の第四出力部５３４から出力された信号（Ｐ４）であり、図４に示した第二分周信号４２０と同様である。
【００５５】
第五出力信号６５０は、マルチパルス回路３２０の第五出力部５３５から出力された信号（Ｐ５）であり、図４に示した第三分周信号４３０と同様である。このように、第一切替スイッチ５２１〜第五切替スイッチ５２５が第二経路となっているマルチパルス回路３２０の出力信号は、図４に示した各分周信号を入れ替えたものとなる。ここでは、分周回路３１０の各出力の順番がマルチパルス回路３２０によって２つずつシフトしている。
【００５６】
図７は、図３に示した第一出力回路の具体的な構成例を示す回路図である。図７に示すように、第一出力回路３３１（図３参照）は、入力部７１１〜７１６と、メモリ７２１〜７２５と、論理和回路７３１〜７３５と、論理積回路７４１〜７４５と、論理積回路７５１〜７５５と、論理和回路７６１〜７６５と、排他的論理和回路７７０と、バッファ７８０と、出力部７９０と、を備えている。
【００５７】
変調データを５ビット（０〜３１）とし、各ビットをＤ１〜Ｄ５とすると、メモリ７２１〜７２５にはそれぞれＤ１〜Ｄ５が格納される。たとえば、変調データの値が２（２進数で０００１０）とすると、メモリ７２１〜７２５にはそれぞれ０，１，０，０，０が格納される。また、変調データの値が３（２進数で０００１１）とすると、メモリ７２１〜７２５にはそれぞれ１，１，０，０，０が格納される。
【００５８】
入力部７１１には、マルチパルス回路３２０の第一出力部５３１から出力された信号（Ｐ１）が入力される。入力部７１１は、入力された信号を論理和回路７３１および論理積回路７５１へ出力する。論理和回路７３１は、入力部７１１から出力された信号と、メモリ７２１に記憶された変調データ（Ｄ１）と、の論理和を示す信号を論理積回路７４１へ出力する。
【００５９】
論理積回路７４１の一方の入力は論理和回路７３１に接続され、他方の入力はプルアップされている。このため、第一出力部５３１から出力された信号（Ｐ１）およびメモリ７２１に記憶された変調データ（Ｄ１）の少なくとも一方が１であるとき、論理和回路７３１の出力が１になり、論理積回路７４１の出力は１になる。第一出力部５３１から出力された信号（Ｐ１）およびメモリ７２１に記憶された変調データ（Ｄ１）が０であるとき、論理和回路７３１の出力が０になり、論理積回路７４１の出力は０になる。
【００６０】
論理積回路７５１は、入力部７１１から出力された信号と、メモリ７２１に記憶された変調データと、の論理積を示す信号を論理和回路７６１へ出力する。論理和回路７６１は、論理積回路７４１から出力された信号と、論理積回路７５１から出力された信号と、の論理和を示す信号を論理積回路７４２へ出力する。
【００６１】
入力部７１２には、マルチパルス回路３２０の第二出力部５３２から出力された信号（Ｐ２）が入力される。入力部７１２は、入力された信号を論理和回路７３２および論理積回路７５２へ出力する。論理和回路７３２は、入力部７１２から出力された信号と、メモリ７２２に記憶された変調データ（Ｄ２）と、の論理和を示す信号を論理積回路７４２へ出力する。論理積回路７４２は、論理和回路７６１から出力された信号と、論理和回路７３２から出力された信号と、の論理積を示す信号を論理和回路７６２へ出力する。
【００６２】
論理積回路７５２は、入力部７１２から出力された信号と、メモリ７２２に記憶された変調データと、の論理積を示す信号を論理和回路７６２へ出力する。論理和回路７６２は、論理積回路７４２から出力された信号と、論理積回路７５２から出力された信号と、の論理和を示す信号を論理積回路７４３へ出力する。
【００６３】
入力部７１３には、マルチパルス回路３２０の第三出力部５３３から出力された信号（Ｐ３）が入力される。入力部７１３は、入力された信号を論理和回路７３３および論理積回路７５３へ出力する。論理和回路７３３は、入力部７１３から出力された信号と、メモリ７２３に記憶された変調データ（Ｄ３）と、の論理和を示す信号を論理積回路７４３へ出力する。論理積回路７４３は、論理和回路７６２から出力された信号と、論理和回路７３３から出力された信号と、の論理積を示す信号を論理和回路７６３へ出力する。
【００６４】
論理積回路７５３は、入力部７１３から出力された信号と、メモリ７２３に記憶された変調データと、の論理積を示す信号を論理和回路７６３へ出力する。論理和回路７６３は、論理積回路７４３から出力された信号と、論理積回路７５３から出力された信号と、の論理和を示す信号を論理積回路７４４へ出力する。
【００６５】
入力部７１４には、マルチパルス回路３２０の第四出力部５３４から出力された信号（Ｐ４）が入力される。入力部７１４は、入力された信号を論理和回路７３４および論理積回路７５４へ出力する。論理和回路７３４は、入力部７１４から出力された信号と、メモリ７２４に記憶された変調データ（Ｄ４）と、の論理和を示す信号を論理積回路７４４へ出力する。論理積回路７４４は、論理和回路７６３から出力された信号と、論理和回路７３４から出力された信号と、の論理積を示す信号を論理和回路７６４へ出力する。
【００６６】
論理積回路７５４は、入力部７１４から出力された信号と、メモリ７２４に記憶された変調データ（Ｄ４）と、の論理積を示す信号を論理和回路７６４へ出力する。論理和回路７６４は、論理積回路７４４から出力された信号と、論理積回路７５４から出力された信号と、の論理和を示す信号を論理積回路７４５へ出力する。
【００６７】
入力部７１５には、マルチパルス回路３２０の第五出力部５３５から出力された信号（Ｐ５）が入力される。入力部７１５は、入力された信号を論理和回路７３５および論理積回路７５５へ出力する。論理和回路７３５は、入力部７１５から出力された信号と、メモリ７２５に記憶された変調データ（Ｄ５）と、の論理和を示す信号を論理積回路７４５へ出力する。論理積回路７４５は、論理和回路７６４から出力された信号と、論理和回路７３５から出力された信号と、の論理積を示す信号を論理和回路７６５へ出力する。
【００６８】
論理積回路７５５は、入力部７１５から出力された信号と、メモリ７２５に記憶された変調データ（Ｄ５）と、の論理積を示す信号を論理和回路７６５へ出力する。論理和回路７６５は、論理積回路７４５から出力された信号と、論理積回路７５５から出力された信号と、の論理和を示す信号を排他的論理和回路７７０へ出力する。
【００６９】
入力部７１６には、極性信号Ｐｏｌが入力される。入力部７１６は、入力された極性信号Ｐｏｌを排他的論理和回路７７０へ出力する。排他的論理和回路７７０は、論理和回路７６５から出力された信号と、入力部７１６から出力された極性信号Ｐｏｌと、の排他的論理和を示す信号をバッファ７８０へ出力する。バッファ７８０は、排他的論理和回路７７０から出力された信号を増幅して出力部７９０へ出力する。
【００７０】
出力部７９０は、バッファ７８０から出力された信号を駆動信号として出力する。出力部７９０から出力された駆動信号は、セグメント信号として液晶光変調素子１１のセグメント電極１５に印加される。図７においては図３に示した第一出力回路３３１の具体的な構成例について説明したが、図３に示した第二出力回路３３２についても、また、出力回路を３つ以上設ける場合にも、同様である。
【００７１】
図８は、図７に示した第一出力回路の出力波形を示す図である。図８に示す駆動信号８０１は、変調データｎが１の場合に第一出力部５３１から出力される１フレームの駆動信号である。同様に、駆動信号８０２〜８１２は、それぞれ変調データｎが２〜１２の場合に出力回路から出力される１フレームの駆動信号である。
【００７２】
図８に示すように、駆動装置２１は、フレームごとに含まれるパルスの数が４未満である場合は、変調データｎの増加に応じてフレームごとに含まれるパルスの数を増加させる。また、駆動装置２１は、フレームごとに含まれるパルスの数が４に達した場合は、変調データｎの増加に応じてフレームごとに含まれるパルスの幅を増加させる。
【００７３】
また、駆動装置２１は、パルスの幅を増加させる場合は、変調データｎが１増加するごとに、フレームに含まれる各パルスのうちの一つのパルスの幅を増加させる。図８においては、変調データｎが１〜１２の場合に第一出力部５３１が出力する場合について説明したが、変調データｎが１３〜３１の場合も、変調データｎが１増加するごとにパルスの幅が増加した駆動信号が第一出力部５３１から出力される。
【００７４】
（波形応答について）
つぎに、実施の形態にかかる駆動装置２１によって低減することができる波形応答（フリッカ）について説明する。図２で図示したように、駆動信号２２０に注目すると、フレーム内にパルスが印加されない期間が存在する。このパルスが印加されない期間が長くなると、印加電圧が０Ｖであるとき、つまりオフセット値が０Ｖの場合を除き、液晶層が応答してしまい、波形応答（フリッカ）が大きくなる。
【００７５】
そこで、このパルスが印加されてから次のパルスが印加されるまでの期間（リフレッシュ期間）の最長期間を見極め、波形応答（フリッカ）が小さくなるような駆動波形について検討する。これまでの説明では、前半のフレームＴ１と極性を反転した後半のフレームＴ２という本発明のマルチパルス駆動法の例で説明したが、本項では、液晶の波形応答を説明するために、前半のフレームＴ１と後半のフレームＴ２にそれぞれパルスが一つで極性を反転させた単純なパルス幅変調の波形を例とする。
【００７６】
図９−１は、液晶光変調素子の各電極に印加される電圧の波形を示す図である。図９−１において、横軸は時間［ｍｓ］を示し、縦軸は電圧Ｖ［Ｖ］を示している。液晶光変調素子９１１は、駆動信号が供給される液晶光変調素子を示している。液晶光変調素子９１１はネマティック液晶である。図９−１の波形９１４は、液晶光変調素子９１１の電極９１２へ印加される電圧の変化を示している。波形９１５は、液晶光変調素子９１１の電極９１３へ印加される電圧の変化を示している。
【００７７】
図９−２は、液晶光変調素子の液晶層に実際に印加される電圧の波形を示す図である。図９−２において、横軸は時間［ｍｓ］を示し、縦軸は電圧Ｖ［Ｖ］を示している。図９−２の波形９２１は、液晶光変調素子９１１の電極９１２および電極９１３に図９−１に示した電圧を印加した場合に、液晶光変調素子９１１の液晶層に実際に印加される電圧の変化を示しており、図９−１の波形９１４および波形９１５の合成波形に相当する。
【００７８】
符号９２２は、液晶光変調素子９１１の液晶層に印加される電圧のパルス幅を示している。符号９２３は、液晶光変調素子９１１の液晶層に印加される電圧の駆動周期（Ｔ）を示している。図９−２では、前半のフレームＴ１と後半のフレームＴ２に、それぞれ一つのパルスで極性を反転させた単純なパルス幅変調の波形を例としている。
【００７９】
ここでは、一つの変調データに基づいた実効電圧の印加は、一つのパルスで実施されるので、正のパルスの印加時から、次の負のパルスの印加時までが、１フレームとなる。よって、図９−２における駆動周期Ｔは、１フレームの２倍に相当する。符号９２４は、液晶光変調素子９１１の液晶層に印加される電圧のリフレッシュ期間を示しており、具体的には、パルスが印加されてから次のパルスが印加されるまでの期間である。
【００８０】
図９−３は、液晶光変調素子の出力光の強度の変化を示す図である。図９−３において、横軸は時間［ｍｓ］を示し、縦軸は光強度（任意単位）を示している。図９−３の波形９３１は、液晶光変調素子９１１の液晶層に図９−２に示したような電圧が印加された場合の液晶光変調素子９１１の出力光の強度の変化の一例を示している。
【００８１】
符号９３２は、パルス幅に対応した液晶光変調素子９１１の出力光の光強度変化を示している。符号９３３は、液晶光変調素子９１１の出力光のリフレッシュ期間に対応したリフレッシュ周期を示している。符号９３４は、液晶光変調素子９１１の出力光の波形応答に対応する光強度の変動幅を示している。液晶光変調素子の出射光を光検出器（ＰＤ：Ｐｈｏｔｏ  Ｄｅｔｅｃｔｏｒ）で検出すると、液晶光変調素子の出射光は、電圧値として出力されるので、この光強度の変動幅は、ＰＤの変動電圧振幅Ｖｐ＿ｐに比例する。符号９３５は、液晶光変調素子９１１の出力光の平均値を示し、光検出器（ＰＤ）の平均電圧Ｖｄｃに比例している。
【００８２】
ネマティック液晶などの液晶素子は実効値応答である。駆動電圧Ｖの実効値Ｖｒｍｓは、下記（１）式によって示すことができる。下記（１）式において、Ｔは、たとえば図９−２の符号９２３に示した駆動周期（Ｔ）を示し、Ｖは図９−２の縦軸に示した電圧を示し、ｔ０は液晶層に印加される電圧のパルスの立ち上がりの時間を示している。
【００８３】
【数１】
2010250184.tif 000003
【００８４】
しかし、高速に応答する高速液晶光変調素子は、図９−３に示すように、個々のパルスに応答してしまい、波形応答（フリッカ）として、実際の液晶層への制御信号と無関係なデジタル的なノイズ（Ｄｉｇｉｔａｌ  Ａｒｔｉｆａｃｔ）が現れてしまう。液晶光変調素子を光通信用の光可変減衰器（ＶＯＡ：Ｖａｒｉａｂｌｅ  Ｏｐｔｉｃａｌ  Ａｔｔｅｎｕａｔｏｒ）として用いる場合においては、このようなフリッカが、出力光の品質や液晶光変調素子を内蔵した通信用モジュールの特性に影響を与える。よって、このフリッカを小さくすることを考慮することが好ましい。つぎに、この波形応答の定量評価法について説明する。
【００８５】
図１０は、液晶光変調素子をＶＯＡとして使用した場合の光強度特性と波形応答特性の一例を示すグラフである。ここで、ＶＯＡとして用いた液晶光変調素子は、透過型で、一対の偏光板の偏光軸を平行に配置し、液晶のダイレクタ方向を偏光板の透過軸に対して、４５度に傾けて設定した平行配向液晶素子を用いている。なお、この液晶光変調素子のセルギャップは１０μｍ、液晶材料には、メルク社のＭＪ０１１５８０を用いた。
【００８６】
図１０において、横軸は駆動電圧の実効値［Ｖｒｍｓ］を示し、左の縦軸はＶＯＡの出射光強度に比例する光検出器の平均電圧Ｖｄｃ［Ｖ］を示している。右の縦軸は波形応答（フリッカ）の重畳度合いをあらわす残留波形応答比（ＲＷＲ：Ｒｅｓｉｄｕａｌ  Ｗａｖｅｆｏｒｍ  Ｒｅｓｐｏｎｓｅ  Ｒａｔｉｏ）を示している。この残留波形応答比が大きい値を示すほど、フリッカが大きいことをあらわす。波形応答特性１０１０は、駆動電圧の実効値に対する残留波形応答比の特性を示している。光強度特性１０２０は、駆動電圧の実効値に対する光強度に対応する光検出器の平均電圧Ｖｄｃの特性を示している。
【００８７】
なお、図１０の波形応答特性１０１０および光強度特性１０２０は、ＶＯＡに対して、ＰＷＭ（パルス幅変調）波形の駆動電圧を印加した場合の光強度特性と波形応答特性を示している。この例では、駆動信号の周波数を１ｋＨｚ（リフレッシュ周波数を２ｋＨｚ）、測定温度を１０［℃］、測定波長は１５５０ｎｍとしている。
【００８８】
光検出器の平均電圧Ｖｄｃは、ＶＯＡの出力光を受光させた光検出器（ＰＤ）の出力を電圧に変換してオシロスコープで読んだ値である。ＰＤの出力は受光する光の強度に比例することから、ＰＤの出力が図９−３に示した出力光の強度と考えてよい。ＰＤの電圧出力は、光強度に比例した領域で測定を行う。ここで、残留波形応答比ＲＷＲを（２）式のように定義する。
【００８９】
【数２】
2010250184.tif 000004
【００９０】
ここで、Ｉｐ＿ｐは、光強度の波形応答による変動分で、図９−３の符号９３４に相当し、Ｉｄｃｍａｘは、最大平均光強度である。またＶｐ＿ｐは、ＰＤの波形応答による変動電圧で、Ｖｐ＿ｐ（０）は、実効値が０［Ｖｒｍｓ］のときのＰＤの変動電圧である。ここで、原理的に実効値が０［Ｖｒｍｓ］のときは、波形応答による変動はないはずだが、ＰＤのノイズやゆらぎにより、Ｖｐ＿ｐ（０）が発生する。
【００９１】
よって、Ｉｐ＿ｐの実効的な大きさを算出するため、変動電圧Ｖｐ＿ｐからＶｐ＿ｐ（０）を引いた値（Ｖｐ＿ｐ−Ｖｐ＿ｐ（０））をＰＤの波形応答による光強度に比例した電圧の変動分とする。また、Ｖｄｃｍａｘは、光検出器で出力平均電圧が最大になるときのＰＤの平均出力電圧である。
【００９２】
ここで、図１０の波形応答特性１０１０はフリッカの度合いの大きさを示すが、波形応答特性１０１０は、光強度特性１０２０の最大値と最小値の間にピークを有することが分かった。これは、ＰＷＭの駆動電圧が低い場合は、液晶分子の動きが小さく波形応答が元々小さいこと、また、ＰＷＭの駆動電圧が高い場合は、ＰＷＭ波形間の間隔が狭く波形応答の影響が出にくくなるため波形応答が小さくなることによると考えられる。
【００９３】
図１０の条件では、ＰＷＭの駆動電圧が低い場合に、液晶の初期リターデーションの関係で最初から光強度が０ではなく、２Ｖを超えたところで入射側偏光板を出た入射偏光がπ／２回転し出射側ポラライザと直交するクローズ状態となり光強度が０に近づいている。このため、波形応答特性カーブには２Ｖ近傍にも小さなピークが観察された。
【００９４】
ここで、駆動信号に用いるパルスの最適なリフレッシュ期間を実験的に決めるため、その指標となる残留波形応答比の最大値をＲＷＲの最大値として対数をとった最大波形応答比ＲＷＭを下記（３）式のように定義する。最大波形応答比ＲＷＭが小さいほど、フリッカの度合いが小さいといえる。下記（３）式において、最大波形応答比ＲＷＭは、波形応答特性１０１０が最大値を取るときの残留波形応答比ＲＷＲｍａｘの値から求める。
【００９５】
【数３】
2010250184.tif 000005
【００９６】
図１０から分かるように、液晶光変調素子の動作範囲内において、残留波形応答比ＲＷＲの値が最大になるＲＷＲｍａｘにおいて波形応答の影響（フリッカの度合い）が一番大きくなるため、このＲＷＲｍａｘから対数をとり計算した最大波形応答比ＲＷＭを指標として駆動信号の波形を検討する。
【００９７】
図１１は、最大波形応答比とリフレッシュ周波数との関係を示すグラフである。ここで、リフレッシュ周波数は、リフレッシュ期間の周期を周波数で示したものである。リフレッシュ周期は前述したように、パルスが印加されてから次のパルスが印加されるまでの期間である。図１１において、横軸は駆動信号のリフレッシュ周波数［Ｈｚ］を示し、縦軸は、上記（３）式の最大波形応答比ＲＷＭ［ｄＢ］を示している。特性１１１１〜１１１５は、それぞれ動作温度が−７［℃］、１０［℃］、２５［℃］、５０［℃］、７０［℃］である場合のリフレッシュ周波数に対する最大波形応答比ＲＷＭの特性を示している。
【００９８】
各動作温度において、リフレッシュ周波数を大きくするほど最大波形応答比ＲＷＭが小さくなることが分かる。また、温度が高くなるほど同じリフレッシュ周波数でもＲＷＭが大きくなることがわかる。なお、図１１に示した結果は、透過型の液晶光変調素子でＶＯＡを構成し、この測定に用いた測定系のノイズレベルが−３０［ｄＢ］近傍にあるため、各曲線が−３０［ｄＢ］近傍で漸近してしまっている。
【００９９】
動作温度を−７［℃］から７０［℃］とすると、図１１に示す結果から、最大波形応答比ＲＷＭをたとえば−２５［ｄＢ］以下に抑えるためには、一番厳しい条件である７０［℃］のときを考えて、リフレッシュ周波数が１００００［Ｈｚ］（１０［ｋＨｚ］）以上必要なことが分かった。また、測定系のノイズレベルが−３０ｄＢ近傍にあるため、そのノイズフロアを考えて、７０［℃］のグラフのリフレッシュ周波数が低い曲線から外挿した特性（図１１の特性１１１５を延長した点線）で考えると、最大波形応答比ＲＷＭを−３０［ｄＢ］以下に抑えるためにはリフレッシュ周波数を約２１［ｋＨｚ］以上にする必要があることがわかった。
【０１００】
なお、ここでは、透過偏光依存型でセルギャップが１０［μｍ］の液晶光変調素子を用い、パルス幅変調により生成した５［Ｖ］の駆動信号を用いている。通常、本発明の液晶光変調装置をＶＯＡとして応用する場合であれば、ＶＯＡの減衰量範囲を０〜−２０［ｄＢ］と設定した場合、波形応答（フリッカ）は、ＲＷＭで−２５〜−３０［ｄＢ］以下に抑えれば実用的と見なすことができる。
【０１０１】
よって、リフレッシュ周波数は１０［ｋＨｚ］以上、もしくは、約２１［ｋＨｚ］以上に設定するのがより好ましい。つまり本発明の駆動法に適用して考えると、フレームのうち、印加電圧が０Ｖであるときを除くパルスが印加されない最長の期間は、本項で説明を行なった波形に対応させると周波数の逆数をとって考えれば良いので、１×１０-4［ｓｅｃ］（＝１／１０［ｋＨｚ］）以下、好ましくは、５×１０-5［ｓｅｃ］（≒１／２１［ｋＨｚ］）以下に設定するとよい。
【０１０２】
（Ｖｃｏｍシフトについて）
図１２−１は、Ｖｃｏｍシフトを評価する実験回路を示す図である。図１２−１に示す液晶光変調素子１２１１は反射型の液晶光変調素子を用いたＶＯＡである。電源１２１２は、液晶光変調素子１２１１へ駆動電圧を供給する。外部ＤＣ電源１２１３は、液晶光変調素子１２１１に対して直流電圧を印加する。ミラー１２１４は、入射された光を液晶光変調素子１２１１へ反射させる。ディテクタ１２１５（ＤＥＴ）は、ミラー１２１４によって反射され、液晶光変調素子１２１１によって反射した光をモニタする光検出器（ＰＤ）である。
【０１０３】
図１２−２は、図１２−１に示した液晶光変調素子に印加される駆動電圧を示す図である。図１２−２において、横軸は時間を示し、縦軸は液晶光変調素子１２１１への印加電圧を示している。図１２−２に示すように、液晶光変調素子１２１１に対して、電源１２１２によってデューティ比が０．５の矩形交流電圧１２２１を印加する場合について説明する。
【０１０４】
図１２−３は、図１２−１に示したディテクタによってモニタされる光学応答を示す図である。図１２−３において、横軸は時間を示し、縦軸は液晶光変調素子１２１１の光学応答を示している。ディテクタ１２１５によってモニタされる光学応答は、理想的には、図１２−１に示した実験装置において外部ＤＣ電源１２１３がない場合と等価になり、図１２−３の光学応答１２２２のように一定になる。これは、ネマティック液晶セルである液晶光変調素子１２１１は、実効値応答であるため、本来、交番電界に対して光学応答が一定であるためである。
【０１０５】
しかし、実際の測定では、低周波駆動（数ヘルツ〜数十ヘルツ）において、ディテクタ１２１５によってモニタされる光学応答は図１２−３の光学応答１２２３のようになっており、矩形交流電圧１２２１に対応するフリッカの発生が観察されることが多い。この場合は、前記印加パルス波形の波形応答を反映するフリッカと異なり低周波駆動波形の極性反転に伴って観察されるフリッカであることに注意が必要である。これは、液晶光変調素子１２１１を形成する素子構造の非対称性や液晶内部の不純物イオンの一部が可動イオン化して生じる空間電荷の偏りが原因だと考えられる。
【０１０６】
このようなフリッカが発生している状況では、液晶層内部に直流電圧を印加した場合と等価になるため、長期信頼性に影響を与えたり、デバイス特性の劣化を引き起こしたりす要因となる。Ｖｃｏｍ（コモン電圧）シフトは、フリッカが外部から見えなくなるように外部ＤＣ電源１２１３により直流電圧（バイアス電圧）を印加し、このときの直流電圧をＶｃｏｍ（ＤＣオフセット）と定義することで評価する。Ｖｃｏｍシフトは、外部から直流電圧を印加してもシフト量に時間依存性があり、時間に応じてシフト量がプラスまたはマイナス方向に変化することが多い。信頼性向上のために一般的には、Ｖｃｏｍシフト量を小さくすることが効果的と考えられる。
【０１０７】
図１３は、ＤＣオフセットの時間による変化を示すグラフである。図１３において、横軸は時間［ｍｉｎ］を示し、縦軸はＤＣオフセット［ｍＶ］を示している。特性１３１１〜１３１３は、それぞれ、駆動信号の周波数が１０［Ｈｚ］、３０［Ｈｚ］、１００［Ｈｚ］である場合のＤＣオフセットの変化を示している。図１３に示す結果により、駆動信号の周波数を高くすることによって、Ｖｃｏｍシフト量を低減できることが分かった。
【０１０８】
図１４は、液晶材料５ＣＢの誘電特性の一例を示すグラフである。図１４において、横軸は液晶光変調素子１２１１に供給する駆動信号の周波数［Ｈｚ］を示し、縦軸は比誘電率（複素誘電率の実部）を示している。図１４に示すように、液晶光変調素子１２１１に供給する駆動信号の周波数を１００［Ｈｚ］以上とすることで誘電緩和曲線１４１０が一定値になっている。
【０１０９】
液晶層に含まれるイオン種は、複数で液晶セルの作製環境や使用する液晶の種類・温度などのパラメータによっても誘電緩和曲線は異なるが、図１４の１００［Ｈｚ］より高い周波数でプラトーが観察されるのは可動イオンの液晶層中での移動度に依存することが明らかである。また、図１３に示したＤＣオフセット評価の結果からも駆動信号の周波数を高く（たとえば１００［Ｈｚ］）することでＶｃｏｍシフトが小さくなることが確認できた。
【０１１０】
このことから、Ｖｃｏｍシフトと関連する液晶デバイスの特性シフトの大きな要因の一つが、液晶光変調素子１２１１の液晶層内の不純物イオンに起因する誘電緩和であると考えられ、誘電緩和を考えたときの駆動波形に含まれる、つまり、フレームごとに含まれるパルスの数が所定数に達した際の最低周波数成分を１００［Ｈｚ］以上とすることで、可動イオンに起因する特性シフト低減が可能となる。
【０１１１】
したがって、実際の液晶デバイスにおいても不純物イオン量を減らすことは重要であるが、さらに、駆動周波数に含まれる最低の周波数成分を１００［Ｈｚ］以上とすることで、信頼性および特性シフトおよびその経時変化を改善できると予測できる。なお、実際の液晶光変調素子には、デバイス特性に適した複数の材料をブレンドして用いられるが、不純物イオンの影響は前記したように液晶材料５ＣＢの例と同様だと考えられる。
【０１１２】
以上説明したように、駆動装置２１によれば、フレームごとに複数のパルスを含む駆動信号を液晶光変調素子１１へ供給することで、液晶光変調素子１１を高周波駆動することができる。これにより、所定のフレームごとの実効値を得る場合に、連続する２つのパルス間隔を短くしてパルス波形応答を抑えることができる。また、基準クロックの周波数を高くしなくてもよいため、低消費電力化およびノイズレベル低減を図ることができる。
【０１１３】
また、多階調化に必要なクロック周波数を必要以上に高くすること無くフレームごとに複数のパルスを含む駆動信号からなる前半フレームおよび前半フレームの極性を反転させた後半フレームを足した駆動周期を１０［ｍｓ］以下（フレーム極性交番周期の逆数で定義した駆動信号に含まれる最低周波数を１００［Ｈｚ］以上）として駆動周波数に含まれる最低の周波数を高くすることができる。このため、液晶光変調素子１１の液晶層内における可動イオンの移動を抑え、信頼性を向上させることができる。
【産業上の利用可能性】
【０１１４】
以上のように、本発明にかかる駆動装置および光変調装置は、光の変調を行う駆動装置および光変調装置に有用であり、特に、光通信システムにおける光変調器および光変調装置に適している。
【符号の説明】
【０１１５】
Ｔ１  フレーム
１１，９１１，１２１１  液晶光変調素子
１２，１３  基板
１４  コモン電極
１５  セグメント電極
１６，１７  偏光板
１８  シール材
１９  液晶
２１  駆動装置
５１１〜５１５  第一入力部〜第五入力部
５２１〜５２５  第一切替スイッチ〜第五切替スイッチ
５３１〜５３５  第一出力部〜第五出力部
７１１〜７１６  入力部
７２１〜７２５  メモリ
７３１〜７３５，７６１〜７６５  論理和回路
７４１〜７４５，７５１〜７５５  論理積回路
７７０  排他的論理和回路
７８０  バッファ
７９０  出力部
９１２，９１３  電極
１０１０  波形応答特性
１０２０  光強度特性
１２１２  電源
１２１３  外部ＤＣ電源
１２１４  ミラー
１２１５  ディテクタ
１２２１  矩形交流電圧
１２２２，１２２３  光学応答
１４１０  誘電緩和曲線
【図１−１】
2010250184.tif 000006
【図１−２】
2010250184.tif 000007
【図２】
2010250184.tif 000008
【図３】
2010250184.tif 000009
【図４】
2010250184.tif 000010
【図５】
2010250184.tif 000011
【図６】
2010250184.tif 000012
【図７】
2010250184.tif 000013
【図８】
2010250184.tif 000014
【図９−１】
2010250184.tif 000015
【図９−２】
2010250184.tif 000016
【図９−３】
2010250184.tif 000017
【図１０】
2010250184.tif 000018
【図１１】
2010250184.tif 000019
【図１２−１】
2010250184.tif 000020
【図１２−２】
2010250184.tif 000021
【図１２−３】
2010250184.tif 000022
【図１３】
2010250184.tif 000023
【図１４】
2010250184.tif 000024
【図１５】
2010250184.tif 000025
【図１６】
2010250184.tif 000026