(57)【要約】【課題】スイッチング素子に要求される耐圧を下げることで、電源装置の小型化と低コスト化に資する光アドレス型表示素子への電圧印加方法および電源装置、並びにかかる電源装置を用いた光アドレス型表示素子の駆動装置を提供する。【解決手段】バイアス電圧を印加しつつアドレス光照射により画像を書き込む光アドレス型表示素子に、前記バイアス電圧として、出力コンバータから出力された＋Ｖボルトおよび−Ｖボルトの直流電圧を切り替えることで±Ｖボルトの矩形波パルスを合成して印加する電圧印加方法であって、前記矩形波パルスの＋Ｖボルトと−Ｖボルトとの間の繰り返しの切り替えに際し、その途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させてから切り替えを行う光アドレス型表示素子への電圧印加方法および電源装置、並びにかかる電源装置を用いた光アドレス型表示素子の駆動装置である。【選択図】図１
2010002831.tif 000002
【特許請求の範囲】
【請求項１】
バイアス電圧を印加しつつアドレス光を照射することにより画像を書き込む光アドレス型表示素子に、前記バイアス電圧として、出力コンバータから出力された＋Ｖボルトおよび−Ｖボルトの直流電圧をそれぞれスイッチングするスイッチング素子を含むスイッチング回路により、前記２種類の直流電圧を切り替えることで±Ｖボルトの矩形波パルスを合成して印加する電圧印加方法であって、
前記矩形波パルスの＋Ｖボルトから−Ｖボルトへの切り替えおよび−Ｖボルトから＋Ｖボルトへの切り替えに際し、切り替えの途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させてから切り替えを行うことを特徴とする光アドレス型表示素子への電圧印加方法。
【請求項２】
前記２種類の直流電圧の切り替えに資する前記スイッチング素子が、保護ダイオードを備えることを特徴とする請求項１に記載の光アドレス型表示素子への電圧印加方法。
【請求項３】
少なくとも、＋Ｖボルトおよび−Ｖボルトの直流電圧を出力する正出力コンバータおよび負出力コンバータと、該正負出力コンバータから出力された２種類の直流電圧をそれぞれスイッチングするスイッチング素子をそれぞれ含む正スイッチング回路および負スイッチング回路からなるパルス生成ユニットと、からなり、
一対の電極層間に少なくとも光導電層と表示層とが積層挟持されてなる積層ユニットを含む光アドレス型表示素子の前記一対の電極層間にバイアス電圧を印加しつつアドレス光を照射することにより画像を書き込む際に、前記バイアス電圧として、前記２種類の直流電圧を前記パルス生成ユニット中の正負スイッチング回路により切り替えることで±Ｖボルトの矩形波パルスを合成して印加する電源装置であって、
前記パルス生成ユニットにおいて、矩形波パルスの＋Ｖボルトから−Ｖボルトへの切り替えおよび−Ｖボルトから＋Ｖボルトへの切り替えに際し、切り替えの途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させてから切り替えを行うように制御されることを特徴とする電源装置。
【請求項４】
前記パルス生成ユニットに含まれる前記スイッチング素子が、保護ダイオードを備えることを特徴とする請求項３に記載の電源装置。
【請求項５】
＋Ｖボルトの直流電圧を出力する前記正出力コンバータの出力電圧を＋Ｖボルトと略０ボルトとにスイッチングし得るスイッチング素子を含む正電源制御用スイッチング回路が、当該正出力コンバータとその出力電圧をスイッチングする前記正スイッチング回路との間に配され、かつ、−Ｖボルトの直流電圧を出力する前記負出力コンバータの出力電圧を−Ｖボルトと略０ボルトとにスイッチングし得るスイッチング素子を含む負電源制御用スイッチング回路が、当該負出力コンバータとその出力電圧をスイッチングする前記負スイッチング回路との間に配され、
切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させる前記制御を、前記正電源制御用スイッチング回路および前記負電源制御用スイッチング回路が担うことを特徴とする請求項３または４に記載の電源装置。
【請求項６】
前記パルス生成ユニットを複数有し、該パルス生成ユニット毎に異なる前記積層ユニットにおけるそれぞれの一対の電極層間に対して前記矩形波パルスを合成して同時に印加し得る請求項５に記載の電源装置であって、
前記複数のパルス生成ユニットにおける全ての前記正スイッチング回路に、単一の前記正電源制御用スイッチング回路が接続され、かつ、前記複数のパルス生成ユニットにおける全ての前記負スイッチング回路に、単一の前記負電源制御用スイッチング回路が接続されてなることを特徴とする電源装置。
【請求項７】
少なくとも表示側が透明である一対の電極層の間に、少なくとも、特定波長域の光を吸収して該吸収した光の光量に応じて電気特性が変化する光導電層、および、光を透過または反射する表示画像を形成し得る表示層が積層挟持されてなる積層ユニットを含む光アドレス型表示素子の、前記一対の電極層間に電圧を印加する電圧印加手段と、前記光アドレス型表示素子の表示側またはその裏面側からアドレス光を照射する光照射手段とを含み、
前記電圧印加手段が、請求項３〜５のいずれかに記載の電源装置であることを特徴とする光アドレス型表示素子の駆動装置。
【請求項８】
少なくとも表示側が透明である一対の電極層の間に、少なくとも、特定波長域の光を吸収して該吸収した光の光量に応じて電気特性が変化する光導電層、および、光を透過または反射する表示画像を形成し得る表示層が積層挟持されてなる積層ユニットを含む光アドレス型表示素子の、前記一対の電極層間に電圧を印加する電圧印加手段と、前記光アドレス型表示素子の表示側またはその裏面側からアドレス光を照射する光照射手段とを含み、
前記光アドレス型表示素子が前記積層ユニットを複数含み、および／または、前記光アドレス型表示素子が複数であり、
当該単一または複数の光アドレス型表示素子における複数の前記積層ユニット中の少なくとも２ユニットに対して同時に、含まれる一対の電極層間にそれぞれ電圧を前記電圧印加手段により印加しつつ、その表示側またはその裏面側から前記光照射手段によりアドレス光を照射し得るように構成されてなり、
前記電圧印加手段が、請求項６に記載の電源装置であることを特徴とする光アドレス型表示素子の駆動装置。
【請求項９】
前記光アドレス型表示素子の表示層が、コレステリック液晶を含み、当該コレステリック液晶の状態変化により光を透過または反射して表示画像を形成することを特徴とする請求項７または８に記載の光アドレス型表示素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光アドレス型の表示素子に画像を書き込む際のバイアス電圧を印加するための電圧印加方法および電源装置、並びに該光アドレス型の表示素子に画像を書き込むための駆動装置に関する。
【背景技術】
【０００２】
利便性の高い各種リライタブルマーキング技術の研究が為されているが、その１つの方向性として、コレステリック液晶を用いた表示素子は、無電源で表示を保持できるメモリー性を有すること、偏光板を使用しないため明るい表示が得られること、カラーフィルターを用いずにカラー表示が可能なことなどの特長を有することから近年注目を集めている。
【０００３】
コレステリック液晶（カイラルネマチック液晶）が示すプレーナは、螺旋軸に平行に入射した光を右旋光と左旋光に分け、螺旋の捩れ方向に一致する円偏光成分をブラッグ反射し、残りの光を透過させる選択反射現象を起こす。反射光の中心波長λおよび反射波長幅Δλは、螺旋ピッチをｐ、螺旋軸に直交する平面内の平均屈折率をｎ、複屈折率をΔｎとすると、それぞれ、λ＝ｎ・ｐ、Δλ＝Δｎ・ｐで表され、プレーナのコレステリック液晶層による反射光は、螺旋ピッチに依存した鮮やかな色を呈する。
【０００４】
正の誘電率異方性を有するコレステリック液晶は、図１１（Ａ）に示すように、螺旋軸がセル表面に垂直になり、入射光に対して上記の選択反射現象を起こすプレーナ、図１１（Ｂ）に示すように、螺旋軸がほぼセル表面に平行になり、入射光を少し前方散乱させながら透過させるフォーカルコニック、および図１１（Ｃ）に示すように、螺旋構造がほどけて液晶ダイレクタが電界方向を向き、入射光をほぼ完全に透過させるホメオトロピック、の３つの状態を示す。
【０００５】
上記の３つの状態のうち、プレーナとフォーカルコニックは、無電界で双安定に存在することができる。したがって、コレステリック液晶の状態は、液晶層に印加される電界強度に対して一義的に決まらず、プレーナが初期状態の場合には、電界強度の増加に伴って、プレーナ、フォーカルコニック、ホメオトロピックの順に変化し、フォーカルコニックが初期状態の場合には、電界強度の増加に伴って、フォーカルコニック、ホメオトロピックの順に変化する。
【０００６】
一方、液晶層に印加した電界強度を急激にゼロにした場合には、プレーナとフォーカルコニックはそのままの状態を維持し、ホメオトロピックはプレーナに変化する。
したがって、パルス信号を印加した直後のコレステリック液晶層は、図１２に示すようなスイッチング挙動を示し、印加されたパルス信号の電圧が、Ｖｆｈ以上のときには、ホメオトロピックからプレーナに変化した選択反射状態となり、ＶｐｆとＶｆｈの間のときには、フォーカルコニックによる透過状態となり、Ｖｐｆ以下のときには、パルス信号印加前の状態を継続した状態、すなわちプレーナによる選択反射状態またはフォーカルコニックによる透過状態となる。
【０００７】
図１２中、縦軸は正規化光反射率であり、最大光反射率を１００、最小光反射率を０として、光反射率を正規化している。また、プレーナ、フォーカルコニックおよびホメオトロピックの各状態間には、遷移領域が存在するため、正規化光反射率が５０以上の場合を選択反射状態、正規化光反射率が５０未満の場合を透過状態と定義し、プレーナとフォーカルコニックの状態変化のしきい値電圧をＶｐｆとし、フォーカルコニックとホメオトロピックの状態変化のしきい値電圧をＶｆｈとする。
【０００８】
コレステリック液晶による表示素子は、一対の表示基板間に液晶を連続相として封入する構造のほかに、高分子バインダ中にコレステリック液晶をドロップ状に分散したＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）構造や、高分子バインダ中にマイクロカプセル化されたコレステリック液晶を分散したＰＤＭＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｍｉｃｒｏｅｎｃａｐｓｕｌａｔｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）構造にすることができる（例えば、特許文献１〜３参照）。
【０００９】
ＰＤＬＣ構造やＰＤＭＬＣ構造を用いると、液晶の流動性が抑えられるため曲げや圧力に対する画像の乱れが小さくなり、フレキシブルな媒体を実現できる。また、複数のコレステリック液晶層を直接積層してカラー表示を行うことや、光導電体層と積層して光信号で画像をアドレスする表示素子とすることもできる。さらに、表示層を厚膜印刷技術を用いて形成することが可能となるため、製造方法が簡略化されて低コストになるという利点もある。
【００１０】
従来、当該技術を利用した表示素子が多数提案されている（例えば、特許文献４参照）。
当該技術による光アドレス型（光書き込み型）の表示素子では、このコレステリック液晶の双安定現象を利用して、（Ａ）プレーナによる選択反射状態と、（Ｂ）フォーカルコニックによる透過状態と、をスイッチングすることによって、無電界でのメモリ性を有する各種色相のモノクロ表示、または無電界でのメモリ性を有するカラー表示を行う。
【００１１】
図１３に、当該技術による一般的な表示素子に対して、露光装置で画像の書き込みを行っている様子を模式的に表す模式図を示す。図１３に示されるように、当該技術による表示素子は、一対の透明電極間に、液晶層である表示層と、光を吸収する遮光層（光吸収層）と、光導電層である有機感光層（ＯＰＣ層）とが積層され、一対の基板で挟持されてなるものである。両透明電極に所定のバイアス電圧を印加した状態で、有機感光層側の表面を露光装置で像様に露光することで、所望の記録画像を書き込むことができる。
当該技術による表示素子は、表示層と光導電層と（必要に応じてさらに遮光層と）を電極層で挟み込んだユニットをＲＧＢの３色積層することでフルカラー画像を形成することもできる。
【００１２】
上記のようなコレステリック液晶を用いた表示素子以外にも、電気的に書き込みおよび消去が可能な、いわゆる電子ペーパーとして利用可能な表示素子が各種研究され、また、一部利用されている。これらの表示素子のうち、光アドレス型のものは、光アドレスの際にバイアス電圧の印加を伴うものが多い。
【００１３】
これら表示素子に画像を書き込む際に印加するバイアス電圧として、安定的な駆動とムラの無い表示画像を得るために、矩形波パルスが主として利用されている。かかる矩形波パルスは、一般に、出力コンバータによって絶対値電圧が等しい正負電圧値の直流電圧を出力し、これを複数のスイッチング素子を含むスイッチング回路により切り替えることで合成している。
【００１４】
図１４に、矩形波パルスを表示素子に印加している様子を模式的な回路図で示す。出力コンバータからの出力電圧＋Ｖボルトおよび−Ｖボルトを適宜切り替え得るスイッチング回路ＳＷＣにより＋Ｖボルトおよび−Ｖボルトを交互に切り替えることで、表示素子に印加する矩形波パルスを合成している。スイッチング回路ＳＷＣには複数のスイッチング素子が含まれており、これを制御回路で制御することで＋Ｖボルトと−Ｖボルトとを切り替えている。電圧印加を終了させる際には、スイッチング回路ＳＷＧにより表示素子の両電極層の電位をグラウンド電位（基準電位）に落として表示素子への印加を終了する。
【００１５】
図１５は、このような機能を有するスイッチング回路ＳＷＣおよびＳＷＧの具体的な一例を示す電気回路図である。図１５において、スイッチング素子１０１およびスイッチング素子１０２が含まれる回路が、出力コンバータからの出力電圧＋Ｖボルトおよび−Ｖボルトを適宜切り替え得るスイッチング回路ＳＷＣであり、スイッチング素子１０３およびスイッチング素子１０４が含まれる回路が、電圧印加を終了させる際にグラウンド電位に落とすスイッチング回路ＳＷＧである。
【００１６】
スイッチング回路ＳＷＣにおいては、不図示の制御回路によってスイッチング素子１０１およびスイッチング素子１０２が制御されて、出力コンバータからの出力電圧＋Ｖボルトおよび−Ｖボルトを交互に切り替えることで、矩形波パルスを合成して、出力端子から出力できるように構成されている。そして、矩形波パルスの出力を終える際には、不図示の制御回路によってスイッチング回路ＳＷＧに含まれるスイッチング素子１０３およびスイッチング素子１０４を制御して、出力端子の電位をグラウンド電位（基準電位）に落とすように構成されている。
【００１７】
【特許文献１】特公平７−００９５１２号公報
【特許文献２】特開平９−２３６７９１号公報
【特許文献３】特許第３１７８５３０号明細書
【特許文献４】特開平１１−２３７６４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
矩形波パルスを発生させるべく−Ｖボルトおよび＋Ｖボルトを交互に切り替える際に、一方が選択されている時には他方との間で２×Ｖボルトの電位差が生じている。例えば、図１４の如く、出力コンバータからの−Ｖボルトの電圧が選択されている時（破線矢印）には、出力コンバータからの＋Ｖボルトの電圧印加により＋Ｖボルトの電位になっている点ａと−Ｖボルトの電位になっているｃとの間（一点鎖線両矢印間）に２×Ｖボルトの電位差が生じており、介在するスイッチング素子、すなわち図１５におけるスイッチング素子１０１およびスイッチング素子１０２には、２×Ｖボルトの耐圧が要求される。
【００１９】
なお、図１５においては、出力コンバータの出力電圧が±５００ボルトであり、スイッチング素子１０１およびスイッチング素子１０２には１０００ボルト以上の耐圧が要求されるが、スイッチング素子１０１およびスイッチング素子１０２は、それぞれ耐圧６００ボルトのトランジスタを直列に配して合計耐圧が１２００ボルトになるようにしている。
【００２０】
電子ペーパーとして用いる上記の如き表示素子に書き込むための電源装置としては、モバイル環境で書き換えるために携帯可能で小型のものが求められるが、耐圧が高いスイッチング素子は大型化してしまい、また、コストも高くなってしまう。
【００２１】
したがって、本発明の目的は、スイッチング素子に要求される耐圧を下げることで、電源装置の小型化と低コスト化に資する光アドレス型表示素子への電圧印加方法および電源装置、並びにかかる電源装置を用いた光アドレス型表示素子の駆動装置を提供することにある。
【課題を解決するための手段】
【００２２】
上記目的は、以下の本発明により達成される。すなわち本発明の光アドレス型表示素子への電圧印加方法は、バイアス電圧を印加しつつアドレス光を照射することにより画像を書き込む光アドレス型表示素子に、前記バイアス電圧として、出力コンバータから出力された＋Ｖボルトおよび−Ｖボルトの直流電圧をそれぞれスイッチングするスイッチング素子を含むスイッチング回路により、前記２種類の直流電圧を切り替えることで±Ｖボルトの矩形波パルスを合成して印加する電圧印加方法であって、
前記矩形波パルスの＋Ｖボルトから−Ｖボルトへの切り替えおよび−Ｖボルトから＋Ｖボルトへの切り替えに際し、切り替えの途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させてから切り替えを行うことを特徴とする。
【００２３】
一方、本発明の電源装置は、少なくとも、＋Ｖボルトおよび−Ｖボルトの直流電圧を出力する正出力コンバータおよび負出力コンバータと、該正負出力コンバータから出力された２種類の直流電圧をそれぞれスイッチングするスイッチング素子をそれぞれ含む正スイッチング回路および負スイッチング回路からなるパルス生成ユニットと、からなり、
積層ユニット（本発明において「積層ユニット」とは、一対の電極層間に少なくとも光導電層と表示層とが積層挟持されてなる層構成の当該一対の電極層間の１つの単位を言う。）を含む光アドレス型表示素子の前記一対の電極層間にバイアス電圧を印加しつつアドレス光を照射することにより画像を書き込む際に、前記バイアス電圧として、前記２種類の直流電圧を前記パルス生成ユニット中の正負スイッチング回路により切り替えることで±Ｖボルトの矩形波パルスを合成して印加する電源装置であって、
前記パルス生成ユニットにおいて、矩形波パルスの＋Ｖボルトから−Ｖボルトへの切り替えおよび−Ｖボルトから＋Ｖボルトへの切り替えに際し、切り替えの途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させてから切り替えを行うように制御されることを特徴とする。
【００２４】
本発明の光アドレス型表示素子への電圧印加方法乃至電源装置によれば、正負切り替えに際し、切り替えの途中で接地を経由し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させてから切り替えを行うため、０ボルト（グラウンド）を中心に±Ｖボルトがスイッチング回路にかかる負荷の上限となるため、負荷が従来の約半分に軽減され、電界効果トランジスタ（ＦＥＴ）等のスイッチング素に要求される耐圧を約半分に下げることができる。そのため、電源装置の小型化と低コスト化に資する光アドレス型表示素子への電圧印加方法を提供することができ、また、小型かつ低コストな電源装置を提供することができる。
【００２５】
本発明において、＋Ｖボルトおよび−Ｖボルトの直流電圧の切り替えに資する前記スイッチング素子としては、保護ダイオードを備えるものであることが好ましい。保護ダイオードは、出力コンバータから出力された電流の流れと逆向きに導通可能となるようにスイッチング素子に並列に配線されるものであるが、＋Ｖボルトから−Ｖボルトへの切り替えおよび−Ｖボルトから＋Ｖボルトへの切り替えに際し、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させるだけで、偏っていた電荷が当該保護ダイオードを経由して逆流し基準電位まで下がるため、自動的に接地した状態になり、接地のための特別の操作を行う必要が無い。そのため、接地のための制御や構成部品等が不要になり、電源装置の一層の小型化および低コスト化を図ることができる。
【００２６】
なお、保護ダイオードを備えていないスイッチング素子に、前記保護ダイオードと同様に後付で別途ダイオードを配線した場合も全く同様の効果が得られ、また、実質的に同一の回路であることから、このような後付の場合も、本発明にいう「スイッチング素子が保護ダイオードを備える」の概念に含めることとする。
【００２７】
本発明の電源装置においては、＋Ｖボルトの直流電圧を出力する前記正出力コンバータの出力電圧を＋Ｖボルトと略０ボルトとにスイッチングし得るスイッチング素子を含む正電源制御用スイッチング回路が、当該正出力コンバータとその出力電圧をスイッチングする前記正スイッチング回路との間に配され、かつ、−Ｖボルトの直流電圧を出力する前記負出力コンバータの出力電圧を−Ｖボルトと略０ボルトとにスイッチングし得るスイッチング素子を含む負電源制御用スイッチング回路が、当該負出力コンバータとその出力電圧をスイッチングする前記負スイッチング回路との間に配され、
【００２８】
切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させる前記制御を、前記正電源制御用スイッチング回路および前記負電源制御用スイッチング回路が担うように構成することができる。
【００２９】
前記出力コンバータの出力電圧を略０ボルトに変化させる前記制御は、出力コンバータ自体がそのような制御機能を有していない場合であっても、このようにスイッチング素子を用いることで、本発明で規定する回路構成を容易に組むことができる。
このとき、複数の前記積層ユニット（単一の光アドレス型表示素子中における複数の積層ユニットの場合と、光アドレス型表示素子自体が複数ある場合のいずれでもよく、全体として積層ユニットが複数である場合を全て含む。）に対して同時にパルス電圧を印加する電源装置を構成する場合、前記正電源制御用スイッチング回路および前記負電源制御用スイッチング回路は、それぞれの印加対象（積層ユニット）ごとに用意する必要が無く、１つずつで兼用することができる。
【００３０】
当該構成を有する電源装置は、詳しくは、上記前記正電源制御用スイッチング回路および前記負電源制御用スイッチング回路を備え、前記パルス生成ユニットを複数有し、該パルス生成ユニット毎に異なる前記積層ユニットにおけるそれぞれの一対の電極層間に対して前記矩形波パルスを合成して同時に印加し得る電源装置であって、
前記複数のパルス生成ユニットにおける全ての前記正スイッチング回路に、単一の前記正電源制御用スイッチング回路が接続され、かつ、前記複数のパルス生成ユニットにおける全ての前記負スイッチング回路に、単一の前記負電源制御用スイッチング回路が接続されてなることを特徴とする。
【００３１】
当該構成を具備する本発明の電源装置によれば、印加する複数の積層ユニットに対して単一の正電源制御用スイッチング回路および単一の前記負電源制御用スイッチング回路を配すれば足り、それぞれ１つのスイッチング素子だけを用意すれば足りるため、装置構成を簡略化することができ、装置の小型化並びに低コスト化を図ることができる。
【００３２】
すなわち、１つの積層ユニットに対してのみ印加し得る電源装置においては、必要なスイッチング素子の数が、「正負スイッチング回路用各１つ」＋「正負電源制御用スイッチング回路各１つ」の計４個に対して、２つの積層ユニットに対して同時に印加し得る電源装置においては「正負スイッチング回路用各２つ」＋「正負電源制御用スイッチング回路各１つ」の計６個、３つの積層ユニットに対して同時に印加し得る電源装置においては「正負スイッチング回路用各３つ」＋「正負電源制御用スイッチング回路各１つ」の計８個といった具合に、正負電源制御用スイッチング回路を兼用できる分、印加対象の積層ユニット数に対するスイッチング素子の必要数を減らすことができる。
【００３３】
本発明の電源装置は、少なくとも表示側が透明である一対の電極層の間に、少なくとも、特定波長域の光を吸収して該吸収した光の光量に応じて電気特性が変化する光導電層、および、光を透過または反射する表示画像を形成し得る表示層が積層挟持されてなる積層ユニットを含む光アドレス型表示素子の、前記一対の電極層間に電圧を印加する電圧印加手段と、前記光アドレス型表示素子の表示側またはその裏面側からアドレス光を照射する光照射手段とを含む光アドレス型表示素子の駆動装置（以下、単に「駆動装置」という場合がある。）において、前記電圧印加手段として用いることができる。小型かつ低コストな電源装置を用いることで、駆動装置全体の小型化および低コスト化を図ることができる。
【００３４】
また、単一の前記正電源制御用スイッチング回路および単一の前記負電源制御用スイッチング回路を具備し複数の前記積層ユニットに対して同時にパルス電圧を印加し得る前記電源装置を用いた場合、電源装置のスイッチング素子の数を印加対象たる積層ユニット数に比して少なくすることができるため、装置構成を簡略化することができ、駆動装置全体の小型化並びに低コスト化を図ることができる。
【００３５】
本発明の電源装置を適用し得る駆動装置としては、前記光アドレス型表示素子の表示層がコレステリック液晶を含み、当該コレステリック液晶の状態変化により光を透過または反射して表示画像を形成する駆動装置を好適な例として挙げることができる。
【発明の効果】
【００３６】
本発明によれば、スイッチング素子に要求される耐圧を下げることで、電源装置の小型化と低コスト化に資する光アドレス型表示素子への電圧印加方法および電源装置、並びにかかる電源装置を用いた光アドレス型表示素子の駆動装置を提供することができる。
また、複数の積層ユニットに対して同時に電圧を印加し得るように構成された本発明の電源装置およびそれを用いた駆動装置によれば、電源装置のスイッチング素子の数を印加対象たる積層ユニット数に比して少なくすることができるため、装置構成を簡略化することができ、駆動装置全体の小型化並びに低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００３７】
以下、好ましい実施携帯を挙げて本発明を図面に則して詳細に説明する。
［光アドレス型表示素子への電圧印加方法および電源装置］
＜＜本発明の原理＞＞
図１は、本発明の光アドレス型表示素子への電圧印加方法（以下、単に「本発明の電圧印加方法」という場合がある。）により矩形波パルスを表示素子に印加している様子を模式的に示す回路図である。ここでは、正および負の１組のスイッチング回路を含むパルス生成ユニット（スイッチング回路ＳＷＣ）が１つのみの構成を例に挙げる。出力コンバータからの出力電圧＋Ｖボルトおよび−Ｖボルトを適宜切り替え得るスイッチング回路ＳＷＣにより＋Ｖボルトおよび−Ｖボルトを交互に切り替えることで、表示素子に印加する矩形波パルスを合成している点は、図１４を用いて説明した従来の方式と同様である。
【００３８】
本発明においては、＋Ｖボルトから−Ｖボルトへの切り替え（ａ→ｂ）および−Ｖボルトから＋Ｖボルトへの切り替え（ｂ→ａ）に際し、まず、切り替えの途中で接地（ｅ）を経由する。そして、切り替えが為されて選択外になる側の出力コンバータの出力電圧を略０ボルトに変化させてから切り替えを行う。すなわち、＋Ｖボルトから−Ｖボルトへの切り替え（ａ→ｂ）であれば、出力コンバータの＋Ｖボルトの出力電圧を０ボルトに変化させてから、出力コンバータの出力電圧−Ｖボルトへの切り替えを行う。逆に、−Ｖボルトから＋Ｖボルトへの切り替え（ｂ→ａ）であれば、出力コンバータの−Ｖボルトの出力電圧を０ボルトに変化させてから、出力コンバータの出力電圧＋Ｖボルトへの切り替えを行う。
【００３９】
切り替えの途中で接地（ｅ）を経由する操作と、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させる操作とは、逆電圧への切り替えの僅かな間に同時に行う。後述の実施形態の場合には両操作を区別することができなくなり、実質的に同一の操作となる。
【００４０】
また、この切り替えの僅かな間としては、より短いことが、元もとの矩形波波形からの変形が小さくなるため好ましい。一般的な矩形波パルスにおいても正負がシャープに切り替わるわけではなく、その切り替わりに要する時間に対してできるだけ短い時間、接地の状態を経由するように構成することが望ましい。当該経由時間としては、一概には言えないが、０ｍｓ〜１０ｍｓの間が好ましく、０．１ｍｓ〜１ｍｓの間がより好ましい。好ましい下限値があるのは、あまりにも当該経由時間が短すぎると、接地することにより基準電位に落とす効果が安定的に発現されない可能性があるためである。
【００４１】
本発明に電圧印加方法を出力コンバータからの＋Ｖボルトから−Ｖボルトへの切り替えを例に挙げて図１を用いて説明すると、切り替えに際して接地（ｅ）を経由し、同時に出力コンバータからの＋Ｖボルトの出力電圧が０ボルトに変化させる。その上で、出力コンバータからの出力電圧−Ｖボルト（ｂ）に切り替える。すると、＋Ｖボルトの電位になっていた点ａは０ボルトに降下していて、−Ｖボルトの電位になっているｃとの間（一点鎖線両矢印間）にはＶボルトの電位差しか生じていない。これは、図１４を用いて説明した従来の場合に対して半分の値であり、介在するスイッチング素子（電界効果トランジスタ等）の耐圧を半分に落とすことができる。
なお、０ボルトになった出力コンバータの出力電圧は、次の切り替えで選択されるまでの間に元の＋Ｖボルトあるいは−Ｖボルトに回復させる。
【００４２】
切り替えが為されて選択外になる側の前記出力コンバータの出力電圧は、完全に０ボルトになるまで電圧を落とさなくても構わない。ある程度０ボルトに近い電圧まで落とすことができれば、スイッチング素子に加わる負荷を低減させる効果は発現されるからである。したがって、最終的に０ボルトになっていなくても、０ボルトに近づける方向に電圧を変化させ、スイッチング素子の耐圧を減ずる効果が現れさえすれば、効果の大小の差はあれど本発明に言う「略０ボルトに変化させ」の概念に含まれる。勿論、０ボルトにすることで効果が最も大きく奏されるのであり、本発明の効果を存分に享受するためには、当初の出力電圧の±Ｖボルトに対して、変化後の絶対値電圧が２０％以下になることが好ましく、５％以下になることがより好ましく、１％以下になることがさらに好ましい。これら好ましい変化後の電圧は、勿論本発明に言う「略０ボルト」の範疇に入るものである。
【００４３】
スイッチング回路ＳＷＣには複数のスイッチング素子（ＦＥＴ等）が含まれており、これを制御回路で制御することで＋Ｖボルトと−Ｖボルトとを切り替えればよい。また、出力コンバータの切り替え前の出力電圧を略０ボルトに変化させるのは、出力コンバータの出力設定を適宜調整するか、別途スイッチング回路を配すればよい。
【００４４】
一方、切り替えの途中で接地（ｅ）を経由させるには、電圧印加を終了させる際に用いるスイッチング回路ＳＷＧを利用して接地させればよい。ただし、以下に示す実施形態の場合には、出力コンバータの切り替え前の出力電圧を略０ボルトに変化させる操作との区別がなくなり、接地のための特別の操作を行う必要が無い。
なお、本発明においても従来の方式と同様、電圧印加を終了させる際には、スイッチング回路ＳＷＧにより表示素子の両電極層の電位をグラウンド電位（基準電位）に落として表示素子への印加を終了する。
【００４５】
＜＜第１の実施形態＞＞
図２に、本発明の例示的一態様である第１の実施形態の電源装置におけるスイッチング回路の回路図を示す。図２において、スイッチング素子である電界効果トランジスタＦＥＴ１１が含まれる回路が、出力コンバータからの出力電圧＋Ｖボルトをスイッチングする正スイッチング回路ＳＷＣ１１であり、スイッチング素子である電界効果トランジスタＦＥＴ１２が含まれる回路が、出力コンバータからの出力電圧−Ｖボルトをスイッチングする負スイッチング回路ＳＷＣ１２である。両スイッチング回路により出力電圧＋Ｖボルトまたは−Ｖボルトが適宜切り替え得るように、パルス生成ユニットＰＧＵ１が構成されている。電界効果トランジスタＦＥＴ１１およびＦＥＴ１２は、保護ダイオードＤ１１およびＤ１２を備えるものである。
また、スイッチング素子である電界効果トランジスタＦＥＴ１３およびＦＥＴ１４が含まれる回路が、電圧印加を終了させる際にグラウンド電位に落とすグラウンドスイッチング回路ＳＷＧ１３である。
【００４６】
パルス生成ユニットＰＧＵ１においては、不図示の制御回路によって正スイッチング回路ＳＷＣ１１（電界効果トランジスタＦＥＴ１１）および負スイッチング回路ＳＷＣ１２（電界効果トランジスタＦＥＴ１２）が制御されて、出力コンバータからの出力電圧＋Ｖボルトおよび−Ｖボルトを交互に切り替えて出力端子に出力するように構成されている。この際、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させてから切り替えが行われる。
【００４７】
本実施形態においては、＋Ｖボルトおよび−Ｖボルトの直流電圧の切り替えに資する電界効果トランジスタＦＥＴ１１およびＦＥＴ１２が保護ダイオードを備えるものであるため、切り替えが為されて選択外になる側の電界効果トランジスタ［例えばＦＥＴ１１］が不導通状態になり、かつ、同側の出力コンバータからの出力電圧［例えば＋Ｖボルト］が略０ボルトになると、出力端子側に偏っていた電荷が、電界効果トランジスタに備えられた保護ダイオード［例えばＤ１１］を逆流して基準電位（グラウンド）まで落ちる、すなわち自動的にアース（接地）された状態になる。そのため、本実施形態の構成では、アースのための制御や構成部品等が不要になり、そのぶんの電源装置の小型化および低コスト化を図ることができる。
【００４８】
以上の説明は、文中の［］内において、＋Ｖボルトから−Ｖボルトへの切り替え時を例に挙げているが、−Ｖボルトから＋Ｖボルトへの切り替え時についても同様であり、その場合にはそれぞれ順に、［例えばＦＥＴ１２］、［例えば−Ｖボルト］、［例えばＤ１２］に置き換えればよい。
【００４９】
以上のように＋Ｖボルトから−Ｖボルトへの切り替えおよび−Ｖボルトから＋Ｖボルトへの切り替えが繰り返し為されることで合成された矩形波パルスは、出力端子から出力されて、表示素子の駆動電圧として利用される。そして、矩形波パルスの出力を終える際には、常法どおり、不図示の制御回路によってグラウンドスイッチング回路ＳＷＧ１３に含まれる電界効果トランジスタＦＥＴ１３およびＦＥＴ１４を制御して、出力端子の電位をグラウンド電位（基準電位）に落とすように構成されている。
【００５０】
本実施形態において、出力コンバータからの電圧±Ｖボルトは±５００ボルトである。本発明の構成を備える本実施形態では、電界効果トランジスタＦＥＴ１１およびＦＥＴ１２に対して、出力コンバータからの電圧の絶対値である５００ボルトしか負荷が掛からない。したがって、安全マージンを２０％見て、耐圧が６００ボルトの電界効果トランジスタをＦＥＴ１１およびＦＥＴ１２として採用している。従来の方式であれば１０００ボルトの負荷が掛かるため、同様に安全マージンを見た場合１２００ボルトの耐圧が求められるが、本実施形態ではその半分になっている。
【００５１】
以上のように、本実施形態の電源装置により本発明の電圧印加方法を適用した場合、スイッチング素子に要求される耐圧を下げることができるとともに、矩形波パルス生成中にアースするための特別な制御や構成部品等が不要であり、電源装置の小型化と低コスト化を高い次元で実現することができる。
【００５２】
＜＜第２の実施形態＞＞
図３に、本発明の例示的一態様である第２の実施形態の電源装置におけるスイッチング回路の回路図を示す。本実施形態では、出力コンバータからの出力電圧が＋Ｖボルトおよび−Ｖボルトと一定であり、これを専用の電界効果トランジスタを含む正負電源制御用スイッチング回路で制御して、０ボルトと＋Ｖボルトまたは−Ｖボルトとの間をスイッチングするように構成されている。本実施形態では、当該正負電源制御用スイッチング回路が配されるが、電圧印加終了時に出力端子の電位をグラウンド電位（基準電位）に落とすためのグラウンドスイッチング回路（ＳＷＧ１３）は配されない。
【００５３】
図３において、スイッチング素子である電界効果トランジスタＦＥＴ２１が含まれる回路が、出力コンバータからの出力電圧＋Ｖボルトをスイッチングする正スイッチング回路ＳＷＣ２１であり、スイッチング素子である電界効果トランジスタＦＥＴ２２が含まれる回路が、出力コンバータからの出力電圧−Ｖボルトをスイッチングする負スイッチング回路ＳＷＣ２２である。両スイッチング回路により出力電圧＋Ｖボルトまたは−Ｖボルトが適宜切り替え得るように、パルス生成ユニットＰＧＵ２が構成されている。電界効果トランジスタＦＥＴ２１およびＦＥＴ２２は、保護ダイオードＤ２１およびＤ２２を備えるものである。
【００５４】
また、スイッチング素子である電界効果トランジスタＦＥＴ２３が含まれる回路が、正出力コンバータの出力電圧を＋Ｖボルトと略０ボルトとにスイッチングし得る正電源制御用スイッチング回路ＳＷＧ２３であり、スイッチング素子である電界効果トランジスタＦＥＴ２４が含まれる回路が、負出力コンバータの出力電圧を−Ｖボルトと略０ボルトとにスイッチングし得る負電源制御用スイッチング回路ＳＷＧ２４である。
【００５５】
パルス生成ユニットＰＧＵ２においては、不図示の制御回路によって正スイッチング回路ＳＷＣ２１（電界効果トランジスタＦＥＴ２１）および負スイッチング回路ＳＷＣ２２（電界効果トランジスタＦＥＴ２２）が制御されて、出力コンバータからの出力電圧＋Ｖボルトおよび−Ｖボルトを交互に切り替えて出力端子に出力するように構成されている点は、第１の実施形態と同様である。この際、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させてから切り替えが行われる点も、第１の実施形態と同様である。
【００５６】
本実施形態においては、正出力コンバータと正スイッチング回路ＳＷＣ２１との間に正電源制御用スイッチング回路ＳＷＧ２３が、負出力コンバータと負スイッチング回路ＳＷＣ２２との間に負電源制御用スイッチング回路ＳＷＧ２４が、それぞれ配されている。この正負電源制御用スイッチング回路ＳＷＧ２３，２４により、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧が略０ボルトに変化するように制御が為される。これにより、出力コンバータ自体に「±Ｖボルト」−「０ボルト」間の出力切り替えが瞬時に行われる機構を備えていない場合であっても、簡単な構成で当該切り替えを容易に行うことができる。
【００５７】
本実施形態においても、＋Ｖボルトおよび−Ｖボルトの直流電圧の切り替えに資する電界効果トランジスタＦＥＴ２１およびＦＥＴ２２が保護ダイオードを備えるものであるため、切り替えが為されて選択外になる側の電界効果トランジスタ［例えばＦＥＴ２１］が不導通状態になり、かつ、同側の出力コンバータからの出力電圧［例えば＋Ｖボルト］が略０ボルトになると、出力端子側に偏っていた電荷が、電界効果トランジスタに備えられた保護ダイオード［例えばＤ２１］を逆流して基準電位（グラウンド）まで落ちる、すなわち自動的にアース（接地）された状態になる。そのため、本実施形態の構成では、アースのための制御や構成部品等が不要になり、そのぶんの電源装置の小型化および低コスト化を図ることができる。以上の説明が、−Ｖボルトから＋Ｖボルトへの切り替え時についても同様である点は、第１の実施形態と同様である。
【００５８】
図４に、本実施形態の電源装置を稼動させた場合の各電界効果トランジスタのｏｎ／ｏｆｆおよび各出力電圧の波形を時系列で表すタイムチャートを示す。図４に示すタイムチャートを参考に説明すると、まず電界効果トランジスタＦＥＴ２３がｏｆｆ、電界効果トランジスタＦＥＴ２４がｏｎの状態で＋Ｖボルトの出力電圧を出力する出力コンバータから電圧が出力され、同時に電界効果トランジスタＦＥＴ２１がｏｎになる。なお、電界効果トランジスタＦＥＴ２３およびＦＥＴ２４は、ｏｆｆ時に出力コンバータからの電圧をそのまま出力し、ｏｎ時には出力コンバータからの電圧を０ボルトに切り替える機能を有する。出力コンバータからの電圧は若干のタイムラグを経てピークの＋Ｖボルトに達する。この波形が、出力端子からの出力電圧の波形にそのまま反映される。
【００５９】
そして所定のパルス幅を為す時間の経過後、電界効果トランジスタＦＥＴ２３がｏｎ、電界効果トランジスタＦＥＴ２１がｏｆｆになる。この時同時に出力コンバータからの電圧も０ボルトに落とされる。すると若干のタイムラグを経て出力端子からの出力電圧も０ボルトになる。
【００６０】
次に電界効果トランジスタＦＥＴ２４がｏｆｆになって−Ｖボルトの出力電圧を出力する出力コンバータから電圧が出力され、電界効果トランジスタＦＥＴ２２がｏｎになる。出力コンバータからの電圧は若干のタイムラグを経てピークの−Ｖボルトに達する。この波形が、出力端子からの出力電圧の波形にそのまま反映される。
【００６１】
＋Ｖボルトの出力時と同様、所定のパルス幅を為す時間の経過後、電界効果トランジスタＦＥＴ２４がｏｎ、電界効果トランジスタＦＥＴ２２がｏｆｆになる。この時同時に出力コンバータからの電圧も０ボルトに落とされる。すると若干のタイムラグを経て出力端子からの出力電圧も０ボルトになる。以上の駆動サイクルが繰り返されることで±Ｖボルトの矩形波パルスが合成される。
【００６２】
以上のように＋Ｖボルトから−Ｖボルトへの切り替えおよび−Ｖボルトから＋Ｖボルトへの切り替えが繰り返し為されることで合成された矩形波パルスは、出力端子から出力されて、表示素子の駆動電圧として利用される。そして、矩形波パルスの出力を終える際には、不図示の制御回路によって正電源制御用スイッチング回路ＳＷＧ２３および負電源制御用スイッチング回路ＳＷＧ２４を制御して、出力端子の電位をグラウンド電位（基準電位）に落とすように構成されている。
【００６３】
本実施形態において、出力コンバータからの電圧±Ｖボルトは±５００ボルトである。本発明の構成を備える本実施形態では、電界効果トランジスタＦＥＴ２１およびＦＥＴ２２に対して、出力コンバータからの電圧の絶対値である５００ボルトしか負荷が掛からない。したがって、安全マージンを２０％見て、耐圧が６００ボルトの電界効果トランジスタをＦＥＴ２１およびＦＥＴ２２として採用している。従来の方式であれば１０００ボルトの負荷が掛かるため、同様に安全マージンを見た場合１２００ボルトの耐圧が求められるが、本実施形態ではその半分になっている。
【００６４】
以上のように、本実施形態の電源装置により本発明の電圧印加方法を適用した場合、スイッチング素子に要求される耐圧を下げることができ、矩形波パルス生成中にアースするための特別な制御や構成部品等が不要であるとともに、簡単な構成で、出力コンバータからの「±Ｖボルト」−「０ボルト」間の出力切り替えを適宜瞬時に行うことができ、電源装置の小型化と低コスト化を高い次元で実現することができる。
【００６５】
＜＜第３の実施形態＞＞
図５に、本発明の例示的一態様である第３の実施形態の電源装置におけるスイッチング回路の回路図を示す。本実施形態では、第２の実施形態におけるパルス生成ユニットＰＧＵ２と同様の構成のパルス生成ユニットがＰＧＵ３ＡおよびＰＧＵ３Ｂの２つ並列に配され、それぞれのパルス生成ユニットから出力端子Ａ，Ｂが接続されている。この出力端子Ａ，Ｂにそれぞれ別々の表示素子、あるいは、単一の表示素子における異なる積層ユニットを接続して、２つの積層ユニットに同時に駆動電圧が印加できるようになっている。
【００６６】
また、第２の実施形態と同様、出力コンバータからの出力電圧が＋Ｖボルトと−Ｖボルトの一定であり、０ボルトと＋Ｖボルトまたは−Ｖボルトとの間をスイッチングするスイッチング素子としての電界効果トランジスタＦＥＴ３３，ＦＥＴ３４を含む正負電源制御用スイッチング回路ＳＷＣ３３，ＳＷＣ３４が配され、電圧印加終了時に出力端子の電位をグラウンド電位（基準電位）に落とすためのグラウンドスイッチング回路（ＳＷＧ１３）は配されない。なお、正負電源制御用スイッチング回路ＳＷＣ３３，ＳＷＣ３４は、出力端子ＡおよびＢに同時に同一波形の駆動電圧を出力することから、「±Ｖボルト」−「０ボルト」間の出力切り替えのタイミングはパルス生成ユニットがＰＧＵ３ＡおよびＰＧＵ３Ｂの２つで同一であり、両パルス生成ユニットへの出力電圧を同時に正負電源制御用スイッチング回路ＳＷＣ３３，ＳＷＣ３４でスイッチングしている。すなわち、パルス生成ユニットがＰＧＵ３ＡおよびＰＧＵ３Ｂごとの正負電源制御用スイッチング回路は要しない。
【００６７】
図５のパルス生成ユニットＰＧＵ３１Ａにおいて、スイッチング素子である電界効果トランジスタＦＥＴ３１が含まれる回路が、出力コンバータからの出力電圧＋Ｖボルトをスイッチングする正スイッチング回路ＳＷＣ３１Ａであり、スイッチング素子である電界効果トランジスタＦＥＴ３２Ａが含まれる回路が、出力コンバータからの出力電圧−Ｖボルトをスイッチングする負スイッチング回路ＳＷＣ３２Ａである。両スイッチング回路により出力電圧＋Ｖボルトまたは−Ｖボルトが適宜切り替え得るように、パルス生成ユニットＰＧＵ３１Ａが構成されている。電界効果トランジスタＦＥＴ３１ＡおよびＦＥＴ３２Ａは、保護ダイオードＤ３１ＡおよびＤ３２Ａを備えるものである。
【００６８】
パルス生成ユニットＰＧＵ３１Ｂもパルス生成ユニットＰＧＵ３１Ａと全く同様に構成されている（前段落の説明において、符号の末尾のＡをＢに置き換えたものが、パルス生成ユニットＰＧＵ３１Ｂの構成説明となる。）。
【００６９】
また、電界効果トランジスタＦＥＴ３３が含まれる回路が、正出力コンバータの出力電圧を＋Ｖボルトと略０ボルトとにスイッチングし得る正電源制御用スイッチング回路ＳＷＧ３３であり、電界効果トランジスタＦＥＴ３４が含まれる回路が、負出力コンバータの出力電圧を−Ｖボルトと略０ボルトとにスイッチングし得る負電源制御用スイッチング回路ＳＷＧ３４である。
【００７０】
パルス生成ユニットＰＧＵ３ＡとＰＧＵ３Ｂとは、同一のタイミングで同一の動作を為すことから、以下の説明において、両者合わせて説明する。
パルス生成ユニットＰＧＵ３Ａ，３Ｂにおいては、不図示の制御回路によって正スイッチング回路ＳＷＣ３１Ａ，３１Ｂ（電界効果トランジスタＦＥＴ３１Ａ，３１Ｂ）および負スイッチング回路ＳＷＣ３２Ａ，３２Ｂ（電界効果トランジスタＦＥＴ３２Ａ，３２Ｂ）が制御されて、出力コンバータからの出力電圧＋Ｖボルトおよび−Ｖボルトを交互に切り替えて出力端子Ａ，Ｂに出力するように構成されている点は、第２の実施形態と同様である。この際、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧を略０ボルトに変化させてから切り替えが行われる点も、第２の実施形態と同様である。
【００７１】
本実施形態においては、正出力コンバータと正スイッチング回路ＳＷＣ３１Ａ，３１Ｂとの間に正電源制御用スイッチング回路ＳＷＧ３３が、負出力コンバータと負スイッチング回路ＳＷＣ３２Ａ，３２Ｂとの間に負電源制御用スイッチング回路ＳＷＧ３４が、それぞれ配されている。この正負電源制御用スイッチング回路ＳＷＧ３３，３４は、パルス生成ユニットＰＧＵ３ＡおよびＰＧＵ３Ｂの両方への正負出力電圧を制御する。
【００７２】
正負電源制御用スイッチング回路ＳＷＧ３３，３４により、切り替えが為されて選択外になる側の前記出力コンバータの出力電圧が略０ボルトに変化するように制御が為される。これにより、出力コンバータ自体に「±Ｖボルト」−「０ボルト」間の出力切り替えが瞬時に行われる機構を備えていない場合であっても、簡単な構成で当該切り替えを容易に行うことができる。しかも、この制御に資する電界効果トランジスタ乃至スイッチング回路は、同時に動作するパルス生成ユニットについて兼用可能であり、パルス生成ユニットの数に関わらず、正負一対のみで十分なので、電子素子の点数を減らすことができ、簡単な構成で前記切り替えを容易に行うことができる。
【００７３】
本実施形態においても、＋Ｖボルトおよび−Ｖボルトの直流電圧の切り替えに資する電界効果トランジスタＦＥＴ３１Ａ，３１ＢおよびＦＥＴ３２Ａ，３２Ｂが保護ダイオードを備えるものであるため、切り替えが為されて選択外になる側の電界効果トランジスタ［例えばＦＥＴ３１Ａ，３１Ｂ］が不導通状態になり、かつ、同側の出力コンバータからの出力電圧［例えば＋Ｖボルト］が略０ボルトになると、出力端子側に偏っていた電荷が、電界効果トランジスタに備えられた保護ダイオード［例えばＤ３１Ａ，３１Ｂ］を逆流して基準電位（グラウンド）まで落ちる、すなわち自動的にアース（接地）された状態になる。そのため、本実施形態の構成では、アースのための制御や構成部品等が不要になり、そのぶんの電源装置の小型化および低コスト化を図ることができる。以上の説明が、−Ｖボルトから＋Ｖボルトへの切り替え時についても同様である点は、第１および第２の実施形態と同様である。
【００７４】
以上のようにパルス生成ユニットＰＧＵ３ＡおよびＰＧＵ３Ｂのそれぞれにおいて、＋Ｖボルトから−Ｖボルトへの切り替えおよび−Ｖボルトから＋Ｖボルトへの切り替えが繰り返し為されることで合成された矩形波パルスは、出力端子ＡおよびＢから出力されて、それぞれ表示素子の駆動電圧として利用される。このとき、それ自体複数の積層ユニットを含む、たとえばフルカラー画像を形成可能な表示素子の当該複数の積層ユニットに対して同時に駆動電圧を印加してもよいし、単一の積層ユニットしか持たない表示素子を複数同時に駆動させるべく、電圧を印加してもよい。
【００７５】
そして、矩形波パルスの出力を終える際には、第２の実施形態と同様、不図示の制御回路によって正電源制御用スイッチング回路ＳＷＧ２３および負電源制御用スイッチング回路ＳＷＧ２４を制御して、出力端子の電位をグラウンド電位（基準電位）に落とすように構成されている。
【００７６】
本実施形態において、出力コンバータからの電圧±Ｖボルトは±５００ボルトである。本発明の構成を備える本実施形態では、電界効果トランジスタＦＥＴ３１Ａ，３１ＢおよびＦＥＴ３２Ａ，３２Ｂに対して、出力コンバータからの電圧の絶対値である５００ボルトしか負荷が掛からない。したがって、安全マージンを２０％見て、耐圧が６００ボルトの電界効果トランジスタをＦＥＴＦＥＴ３１Ａ，３１ＢおよびＦＥＴ３２Ａ，３２Ｂとして採用している。従来の方式であれば１０００ボルトの負荷が掛かるため、同様に安全マージンを見た場合１２００ボルトの耐圧が求められるが、本実施形態ではその半分になっている。
【００７７】
以上のように、本実施形態の電源装置により本発明の電圧印加方法を適用した場合、スイッチング素子に要求される耐圧を下げることができ、矩形波パルス生成中にアースするための特別な制御や構成部品等が不要であるとともに、簡単な構成で、出力コンバータからの「±Ｖボルト」−「０ボルト」間の出力切り替えを適宜瞬時に行うことができ、電源装置の小型化と低コスト化を高い次元で実現することができる。しかも、単一もしくは複数の表示素子における複数の積層ユニットに対して同時に駆動電圧を印加することができながら、別々に印加する場合に比して電子素子の点数を減らすことができ、電源装置の小型化と低コスト化をより一層高い次元で実現することができる。
【００７８】
以上、電圧印加方法乃至電源装置の好ましい態様として、第１〜第３の３つの実施形態を挙げて本発明の光アドレス型表示素子への電圧印加方法乃至電源装置を説明したが、本発明は当該構成に限定されるものではない。たとえば、上記実施形態では、パルス生成ユニットの数が１つおよび２つの構成のみ例示しているが、勿論３つ以上であっても全く問題ない。第３の実施形態と同様の構成でパルス生成ユニットを３つ以上にした場合、同様に電源制御用スイッチング回路は正負一対のみで足りるので、合成する駆動電圧の数当たりの電子素子の点数をより低減させることができる。
【００７９】
当業者は、その他従来公知の知見に従い、本発明を適宜改変することができる。かかる改変によってもなお本発明の駆動方法あるいは本発明の駆動装置の構成を具備する限り、勿論、本発明の範疇に含まれるものである。
【００８０】
［光アドレス型表示素子の駆動装置］
以上説明した本発明の光アドレス型表示素子への電圧印加方法および電源装置は、バイアス電圧を印加しつつアドレス光を照射することにより画像を書き込む各種光アドレス型表示素子に対して、前記バイアス電圧の印加に好適に用いられる。バイアス電圧として矩形波パルスが印加される光アドレス型表示素子（以下、単に「表示素子」という場合がある。）であれば、特にその構成に制限は無い。
【００８１】
以下に、表示素子として、無電源メモリー性、明るい表示、携帯性等各種優れた特徴を有する、コレステリック液晶を用いた積層ユニットが１つのみの表示素子を例に挙げて、本発明の電圧印加方法乃至電源装置を利用した駆動装置、すなわち本発明の光アドレス型表示素子の駆動装置（以下、単に「本発明の駆動装置」という場合がある。）を説明する。なお、以下の説明はあくまでも例示であり、本発明の駆動装置は以下の構成に限定されるものではない。
【００８２】
＜＜第４の実施形態＞＞
図６は、コレステリック液晶を用いた光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第４の実施形態の概略構成図である。図６に示されるように本実施形態のシステムは、光アドレス型の表示素子（光アドレス型表示素子）１と、それを駆動する（画像を書き込む）ための駆動装置（光アドレス型表示素子の駆動装置）２とからなる。駆動装置２は、電源装置（電圧印加手段）１７、光照射装置（光照射手段）１８、および、これらの動作を制御する制御回路１６が含まれてなる。
【００８３】
＜光アドレス型表示素子＞
本実施形態において、表示素子（光アドレス型表示素子）１は、表示面側から順に、基板３、電極５、表示層７、ラミネート層８、着色層（遮光層）９、有機感光層（光導電層）１０、電極（電極層）６および基板４が積層されてなる物である。当該表示素子１は、一対の電極（電極層）５，６間に感光層（光導電層）１０と表示層７とが積層挟持されてなる積層ユニットを１つのみ有するものである。
【００８４】
（基板）
基板３，４は、各機能層を内面に保持し、表示素子の構造を維持する目的の部材である。基板３，４は、外力に耐える強度を有するシート形状の物体であり、フレキシブル性を有することが好ましい。具体的な材料としては、無機シート（たとえばガラス・シリコン）、高分子フィルム（たとえばポリエチレンテレフタレート、ポリスルホン、ポリエーテルスルホン、ポリカーボネート、ポリエチレンナフタレート）等を挙げることができる。なお、少なくとも表示面側の基板３は表示光を透過する機能を有する。その外表面に、防汚膜、耐磨耗膜、光反射防止膜、ガスバリア膜など公知の機能性膜を形成してもよい。
【００８５】
（電極）
電極（電極層）５，６は、電源装置１７から印加されたバイアス電圧を、表示素子１内の各機能層へ印加する目的の部材である。具体的には、金属（たとえば金、銀、銅、鉄、アルミニウム）、金属酸化物（たとえば酸化インジウム、酸化スズ、酸化インジウムスズ（ＩＴＯ））、炭素、これらを高分子中に分散させた複合体、導電性有機高分子（たとえばポリチオフェン系・ポリアニリン系）などで形成された導電性薄膜を挙げることができる。表面に、密着力改善膜、光反射防止膜、ガスバリア膜など公知の機能性膜を形成してもよい。
【００８６】
（表示層）
本発明において表示層とは、電場によって入射光の反射・透過状態を変調する機能を有し、選択した状態が無電場で保持できる性質のものであれば特に制限は無く、例えば液晶の配向変化を利用するのであれば、双安定型ツイストネマチック液晶、表面安定化強誘電性液晶等の偏光状態の変化を利用する方式のもの、メモリ性高分子分散型液晶などの光散乱状態の変化を利用する方式のもの、これらに二色性色素を混合したゲストホスト液晶などの光吸収状態の変化を利用する方式のもの、メモリ性コレステリック（カイラルネマチック）液晶などの光干渉状態の変化を利用する方式のものなど、光学効果の異なる種々の液晶素子を用いることができる。本実施形態では、最後者の方式のものを例示している。
表示層としては、曲げや圧力などの外力に対して変形しない構造であることが好ましい。
【００８７】
本実施形態における表示層は、コレステリック液晶および透明樹脂からなる自己保持型液晶複合体の液晶層が形成されてなるものである。すなわち、複合体として自己保持性を有するためスペーサ等を必要としない液晶層である。本実施形態では、不図示ではあるが、高分子マトリックス（透明樹脂）中にコレステリック液晶が分散した状態となっている。
なお、本発明においては、表示層が、自己保持型液晶複合体の液晶層であることは必須ではなく、単に液晶のみで表示層を構成することとしても勿論構わない。
【００８８】
コレステリック液晶は、入射光のうち特定の色光の反射・透過状態を変調する機能を有し、液晶分子がらせん状に捩れて配向しており、らせん軸方向から入射した光のうち、らせんピッチに依存した特定の光を干渉反射する。電場によって配向が変化し、反射状態を変化させることができる。表示層を自己保持型液晶複合体とする場合には、ドロップサイズが均一で、単層稠密に配置されていることが好ましい。
【００８９】
コレステリック液晶として使用可能な具体的な液晶としては、ステロイド系コレステロール誘導体、あるいはネマチック液晶やスメクチック液晶（たとえばシッフ塩基系、アゾ系、アゾキシ系、安息香酸エステル系、ビフェニル系、ターフェニル系、シクロヘキシルカルボン酸エステル系、フェニルシクロヘキサン系、ビフェニルシクロヘキサン系、ピリミジン系、ジオキサン系、シクロヘキシルシクロヘキサンエステル系、シクロヘキシルエタン系、シクロヘキサン系、トラン系、アルケニル系、スチルベン系、縮合多環系）、またはこれらの混合物に、カイラル剤（たとえばステロイド系コレステロール誘導体、シッフ塩基系、アゾ系、エステル系、ビフェニル系）を添加したもの等を挙げることができる。
【００９０】
コレステリック液晶の螺旋ピッチは、液晶分子の化学構造や、ネマチック液晶に対するカイラル剤の添加量で調整する。例えば、表示色を青、緑あるいは赤にする場合には、それぞれ選択反射の中心波長が、順に４００ｎｍ〜５００ｎｍ、５００ｎｍ〜６００ｎｍあるいは６００ｎｍ〜７００ｎｍの範囲になるようにする。また、コレステリック液晶の螺旋ピッチの温度依存性を補償するために、捩れ方向が異なる、または逆の温度依存性を示す複数のカイラル剤を添加する公知の手法を用いてもよい。
【００９１】
表示層７がコレステリック液晶と高分子マトリックス（透明樹脂）からなる自己保持型液晶複合体を形成する形態としては、コレステリック液晶の連続相中に網目状の樹脂を含むＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）構造や、高分子の骨格中にコレステリック液晶がドロップレット状に分散されたＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）構造（マイクロカプセル化されたものを含む）を用いることができ、ＰＮＬＣ構造やＰＤＬＣ構造とすることによって、コレステリック液晶と高分子の界面にアンカリング効果を生じ、無電界でのプレーナ相またはフォーカルコニック相の保持状態を、より安定にすることができる。
【００９２】
ＰＮＬＣ構造やＰＤＬＣ構造は、高分子と液晶とを相分離させる公知の方法、例えば、アクリル系、チオール系、エポキシ系などの、熱や光、電子線などによって重合する高分子前駆体と液晶を混合し、均一相の状態から重合させて相分離させるＰＩＰＳ（Ｐｏｌｙｍｅｒｉｚａｔｉｏｎ  Ｉｎｄｕｃｅｄ  ＰｈａｓｅＳｅｐａｒａｔｉｏｎ）法、ポリビニルアルコールなどの、液晶の溶解度が低い高分子と液晶とを混合し、攪拌懸濁させて、液晶を高分子中にドロップレット分散させるエマルジョン法、熱可塑性高分子と液晶とを混合し、均一相に加熱した状態から冷却して相分離させるＴＩＰＳ（Ｔｈｅｒｍａｌｌｙ  Ｉｎｄｕｃｅｄ  Ｐｈａｓｅ  Ｓｅｐａｒａｔｉｏｎ）法、高分子と液晶とをクロロホルムなどの溶媒に溶かし、溶媒を蒸発させて高分子と液晶とを相分離させるＳＩＰＳ（Ｓｏｌｖｅｎｔ  Ｉｎｄｕｃｅｄ  Ｐｈａｓｅ  Ｓｅｐａｒａｔｉｏｎ）法などによって形成することができるが、特に限定されるものではない。
【００９３】
高分子マトリックスは、コレステリック液晶を保持し、表示素子の変形による液晶の流動（画像の変化）を抑制する機能を有するものであり、液晶材料に溶解せず、また液晶と相溶しない液体を溶剤とする高分子材料が好適に用いられる。また、高分子マトリックスとしては、外力に耐える強度をもち、少なくとも反射光およびアドレス光に対して高い透過性を示す材料であることが望まれる。
【００９４】
高分子マトリックスとして採用可能な材料としては、水溶性高分子材料（たとえばゼラチン、ポリビニルアルコール、セルロース誘導体、ポリアクリル酸系ポリマー、エチレンイミン、ポリエチレンオキサイド、ポリアクリルアミド、ポリスチレンスルホン酸塩、ポリアミジン、イソプレン系スルホン酸ポリマー）、あるいは水性エマルジョン化できる材料（たとえばフッ素樹脂、シリコーン樹脂、アクリル樹脂、ウレタン樹脂、エポキシ樹脂）等を挙げることができる。
【００９５】
（有機感光層）
有機感光層（光導電層）１０は、内部光電効果をもち、アドレス光の照射強度に応じてインピーダンス特性が変化する特性を有する層である。交流（ＡＣ）動作を行う場合には、アドレス光に対して対称駆動であることが望ましく、電荷発生層（ＣＧＬ）が電荷輸送層（ＣＴＬ）の上下に積層された３層構造に形成されてなる。本実施形態では、有機感光層１０として、図６における上層から順に上側の電荷発生層１３、電荷輸送層１４および下側の電荷発生層１５が積層されてなる。
【００９６】
電荷発生層１３，１５は、アドレス光を吸収して光キャリアを発生させる機能を有する層である。主に、電荷発生層１３が表示面側の電極５から書き込み面側の電極６の方向に流れる光キャリア量を、電荷発生層１５が書き込み面側の電極６から表示面側の電極５の方向に流れる光キャリア量を、それぞれ左右している。電荷発生層１３，１５としては、アドレス光を吸収して励起子を発生させ、ＣＧＬ内部、またはＣＧＬ／ＣＴＬ界面で自由キャリアに効率良く分離させられるものが好ましい。
【００９７】
電荷発生層１３，１５は、電荷発生材料（たとえば金属又は無金属フタロシアニン、スクアリウム化合物、アズレニウム化合物、ペリレン顔料、インジゴ顔料、ビスやトリス等アゾ顔料、キナクリドン顔料、ピロロピロール色素、多環キノン顔料、ジブロモアントアントロンなど縮環芳香族系顔料、シアニン色素、キサンテン顔料、ポリビニルカルバゾールとニトロフルオレン等電荷移動錯体、ピリリウム塩染料とポリカーボネート樹脂からなる共昌錯体）を直接成膜する乾式法か、またはこれら電荷発生材料を、高分子バインダー（たとえばポリビニルブチラール樹脂、ポリアリレート樹脂、ポリエステル樹脂、フェノール樹脂、ビニルカルバゾール樹脂、ビニルホルマール樹脂、部分変性ビニルアセタール樹脂、カーボネート樹脂、アクリル樹脂、塩化ビニル樹脂、スチレン樹脂、ビニルアセテート樹脂、酢酸ビニル樹脂、シリコーン樹脂等）とともに適当な溶剤に分散ないし溶解させて塗布液を調製し、これを塗布し乾燥させて成膜する湿式塗布法等により形成することができる。
【００９８】
電荷輸送層１４は、電荷発生層１３，１５で発生した光キャリアが注入されて、バイアス信号で印加された電場方向にドリフトする機能を有する層である。
電荷輸送層１４は、電荷発生層１３，１５からの自由キャリアの注入が効率良く発生し（電荷発生層１３，１５とイオン化ポテンシャルが近いことが好ましい）、注入された自由キャリアができるだけ高速にホッピング移動するものが好適である。暗時のインピーダンスを高くするため、熱キャリアによる暗電流は低い方が好ましい。
【００９９】
電荷輸送層１４は、低分子の正孔輸送材料（たとえばトリニトロフルオレン系化合物、ポリビニルカルバゾール系化合物、オキサジアゾール系化合物、ベンジルアミノ系ヒドラゾンあるいはキノリン系ヒドラゾン等のヒドラゾン系化合物、スチルベン系化合物、トリフェニルアミン系化合物、トリフェニルメタン系化合物、ベンジジン系化合物）、または低分子の電子輸送材料（たとえばキノン系化合物、テトラシアノキノジメタン系化合物、フルオレノン化合物、キサントン系化合物、ベンゾフェノン系化合物）を、高分子バインダー（たとえばポリカーボネート樹脂、ポリアリレート樹脂、ポリエステル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリスチレン樹脂、含珪素架橋型樹脂等）とともに適当な溶剤に分散ないし溶解させたもの、あるいは上記正孔輸送材料や電子輸送材料を高分子化した材料を適当な溶剤に分散ないし溶解させたものを調製し、これを塗布し乾燥させて形成すればよい。
【０１００】
（着色層）
着色層（遮光層）９とは、書き込み時にアドレス光と入射光とを光学分離し、相互干渉による誤動作を防ぐとともに、表示時に表示素子の非表示面側から入射する外光と表示画像を光学分離し、画質の劣化を防ぐ目的で設けられる層であり、本発明において必須の構成要素ではない。ただし、表示素子１の性能向上のためには、設けることが望まれる層である。その目的から、着色層９には、少なくとも電荷発生層の吸収波長域の光、および表示層の反射波長域の光を吸収する機能が要求される。
【０１０１】
着色層９は、具体的には、無機顔料（たとえばカドミウム系、クロム系、コバルト系、マンガン系、カーボン系）、または有機染料や有機顔料（アゾ系、アントラキノン系、インジゴ系、トリフェニルメタン系、ニトロ系、フタロシアニン系、ペリレン系、ピロロピロール系、キナクリドン系、多環キノン系、スクエアリウム系、アズレニウム系、シアニン系、ピリリウム系、アントロン系）を高分子バインダー（たとえばポリビニルアルコール樹脂、ポリアクリル樹脂等）とともに適当な溶剤に分散ないし溶解させて塗布液を調製し、これを塗布し乾燥させて成膜する湿式塗布法等により形成することができる。
【０１０２】
（ラミネート層）
ラミネート層８は、上下基板３，４それぞれの内面に形成された各機能層を貼り合わせる際に、凹凸吸収および接着の役割を果たす目的で設けられる層であり、本発明において必須の構成要素ではない。ラミネート層８は、熱可塑性、熱硬化性、あるいはこれらの混合型の有機材料からなるものであり、熱や圧力によって表示層７と着色層９とを密着・接着させることができる材料が選択される。また、少なくとも入射光に対して透過性を有することが条件となる。
ラミネート層８に好適な材料としては、粘着・接着性の高分子材料（たとえばポリエチレン系、ポリプロピレン系、ポリウレタン系、エポキシ系、アクリル系、ゴム系、シリコーン系）を挙げることができる。
【０１０３】
（接触端子）
接触端子１９とは、電源装置１７からの電圧が供給される導線１１と、表示素子１(電極５，６）との導通を行う部材であり、高い導電性を有し、電極５，６および導線１１との接触抵抗が小さいものが選択される。表示素子１と駆動装置２とを切り離すことができるように、図示の如く電極５，６から分離できる（これに代えて、あるいは加えて、駆動装置２から分離できる）構造であることが好ましい。
【０１０４】
接触端子１９としては、金属（たとえば金、銀、銅、鉄、アルミニウム）、炭素、これらを高分子中に分散させた複合体、金属酸化物（たとえば酸化インジウム、酸化スズ、酸化インジウムスズ（ＩＴＯ））、炭素、これらを高分子中に分散させた複合体、導電性有機高分子（たとえばポリチオフェン系・ポリアニリン系）などでできた端子で、電極を挟持するクリップ・コネクタ形状のものが挙げられる。
【０１０５】
＜光アドレス型表示素子の駆動装置＞
本実施形態において駆動装置（光アドレス型表示素子の駆動装置）２は、表示素子１に画像を書き込む装置であり、表示素子１に対してアドレス光の照射を行う光照射装置（光照射手段）１８、および、表示素子１にバイアス電圧を印加する電源装置（電圧印加手段）１７を主要構成要素とし、さらにこれらの動作を制御する制御回路１６が配されてなる。
【０１０６】
（光照射装置）
光照射装置（光照射手段）１８は、像様となる所定のアドレス光パターンを表示素子１に照射する機能を有し、制御回路１６からの入力信号に基づき、表示素子１上（詳しくは、有機感光層１０上）に所望の光画像パターン（スペクトル・強度・空間周波数）を照射できるものであれば特に制限されるものではない。なお、光照射すべき領域としては、表示素子１の書き込み面の全面である必要は無く、表示層が形成されている範囲内であることはもちろんのこと、書き込もうとする領域（書き込み領域）内であれば十分である。
【０１０７】
光照射装置１８により照射されるアドレス光としては、以下の条件のものが好ましく選択されるが、本発明においてはこれに限定されるものではない。
・スペクトル：有機感光層１０の吸収波長域のエネルギーができるだけ多いことが好ましい。
・照射強度：明時に表示層７への印加電圧が有機感光層１０との分圧により駆動の閾値電圧以上となって、表示層７中の液晶を配向変化させ、暗時にはそれ以下となるような強度。
光照射装置１８により照射されるアドレス光としては、有機感光層１０の吸収波長域内にピーク強度を持ち、できるだけバンド幅の狭い光であることが望ましい。
【０１０８】
光照射装置１８としては、具体的には以下のものが挙げられる。
（１−１）光源（たとえば、冷陰極管、キセノンランプ、ハロゲンランプ、発光ダイオード（ＬＥＤ）、ＥＬ、レーザ等）を一次元のアレイ状に配置したものや、ポリゴンミラーと組み合せたもの、など走査動作によって任意の二次元発光パターンを形成できるもの
（１−２）光源をアレイ状に配置したものや導光板と組み合せたもの、などの均一な光源と、光パターンを作る調光素子（たとえば、ＬＣＤ、フォトマスクなど）の組み合わせ
（２）光源を面状に配置したものなどの自発光型ディスプレイ（たとえばＣＲＴ、ＰＤＰ、ＥＬ、発光ダイオード、ＦＥＤ、ＳＥＤ）
（３）上記（１−１）、（１−２）あるいは（２）と光学素子（たとえばマイクロレンズアレイ、セルホックレンズアレイ、プリズムアレイ、視野角調整シート）との組み合わせ
【０１０９】
（電源装置）
電源装置（電圧印加手段）１７は、所定のバイアス電圧（駆動電圧、書き込み電圧）を表示素子１に印加する機能を有し、制御回路１６からの入力信号に基づき、表示素子（各電極間）に所望の電圧波形（本発明による矩形パルス波形）を印加できるものであればよい。ただし、高いスルーレートであることが好ましい。電源装置１７には、例えばバイポーラ高電圧アンプなどを用いることができる。そして、電源装置１７は本発明の電源装置の構成を備えるものである。詳しくは、＜動作＞の項の中で述べる。
電源装置１７による表示素子１への電圧の印加は、接触端子１９を介して、電極５−電極６間に為される。
【０１１０】
（制御回路）
制御回路１６は、外部（画像取り込み装置、画像受信装置、画像処理装置、画像再生装置、あるいはこれらの複数の機能を併せ持つ装置等）からの画像データに応じて、電源装置１７および光照射装置１８の動作を適宜制御する機能を有する部材である。なお、当該制御回路１６は、既述の本発明に特徴的なスイッチング回路を制御するための制御回路とは別個独立した機能を有するものであり、画像書き込みのための制御を司るものである。
【０１１１】
（全体構成）
図７は、本発明の光アドレス型表示素子の駆動装置の例を示す斜視図であり、光照射手段にレーザを用いた場合である。なお、当該図において、制御回路１６の図示は省略されている。
【０１１２】
光照射を行う露光光学系（光照射装置１８）は、光源５１として半導体レーザを用い、コリメータレンズ５２、ポリゴンミラー５３、ポリゴンモーター５４、ｆ−θレンズ５５、折り返し用ミラー５６などによって構成され、レーザビーム５７は、ビーム調整ミラー５８を介して同期信号発生器５９に送られ、走査タイミングの同期に用いられる。図では省略されているが、この駆動装置の制御装置（制御回路）は、一般の電子写真用レーザ露光装置のそれと同様である。
【０１１３】
表示素子１の副走査方向への送りは、図示のように表示素子１を平面状に固定して、パルスモータによって行い、または、表示素子１の基板をフィルムで構成することにより、表示素子１を柔軟性のあるものとして、円筒状のドラムに固定して、モータによって回転させる、などの方法によることができる。
【０１１４】
図８は、本発明の光アドレス型表示素子の駆動装置の他の一例を示し、光照射装置に発光ダイオードアレイを用いた場合である。光照射用の光源が発光ダイオードアレイ６２と自己結像型ロッドレンズアレイ６３によって構成されるほかは、図７を用いて説明した上記例と同様である。
【０１１５】
＜動作＞
本実施形態においては、既述の通り、コレステリック液晶および透明樹脂からなる自己保持型液晶複合体の液晶層が表示層７として形成されてなるものである。
本実施形態における表示素子１では、このコレステリック液晶の双安定現象を利用して、（Ａ）プレーナによる選択反射状態と、（Ｂ）フォーカルコニックによる透過状態とを、電源装置１７により所定のバイアス電圧を印加しつつ光照射装置１８によりスイッチングすることによって、無電界でのメモリ性を有する表示画像が書き込みまれる。
【０１１６】
図１２を参考に説明すると、電源装置１７により印加するバイアス電圧は、例えば、表示層７にＶｐｆ〜Ｖｆｈ間の分圧がかかり、光照射装置１８により所定の波長並びに強度のアドレス光が照射された時に、表示層７にかかる分圧がＶｆｈ以上となる電圧としておく。かかるバイアス電圧が印加された状態では、プレーナ（Ｐ）状態の部位はフォーカルコニック（Ｆ）状態に状態変化し、フォーカルコニック（Ｆ）状態の部位はそのまま状態変化せず、全ての部位がフォーカルコニック（Ｆ）状態となる。
【０１１７】
この状態で、光照射装置１８により選択的にアドレス光が照射されると、当該照射された部位のみがＶｆｈ以上の分圧がかかり、フォーカルコニック（Ｆ）状態からホメオトロピック（Ｈ）状態に状態変化する。その後印加電圧を解除すると、アドレス光が照射されホメオトロピック（Ｈ）状態に変化した部位は、選択反射状態のプレーナ（Ｐ）状態となる。一方、アドレス光が照射されなかった部位は、透過状態のフォーカルコニック（Ｆ）状態のままである。このようにして状態変化が選択的に為され、画像が書き込まれる。
【０１１８】
なお、本発明においては、どの液晶状態の変化を利用するかは特に制限は無く、所定の波長並びに強度のアドレス光を選択的に照射することで状態変化が生じ、反射／透過が選択されて画像が書き込みできれば問題無い。本実施形態においても、例えば、Ｖｆｈ以上のバイアス電圧を印加してこれを解除する等により、予め全面をプレーナ（Ｐ）状態としておき、その後Ｖｐｆ以下で所定の波長並びに強度のアドレス光が照射された時にＶｐｆ以上となるバイアス電圧を表示層７に印加しつつ、アドレス光を選択的に照射して、当該照射された部位をフォーカルコニック（Ｆ）状態に変化させる状態変化を利用しても構わない。この場合、アドレス光が照射された部位は、透過状態のフォーカルコニック（Ｆ）となり、アドレス光が照射されなかった部位は、選択反射状態のプレーナ（Ｐ）となる。このようにして状態変化が選択的に為され、画像が書き込まれる。
【０１１９】
本実施形態においては、電源装置１７が、単一の積層ユニットに印加するバイアス電圧を生成し得る本発明の電源装置であり、本発明の光アドレス型表示素子への電圧印加方法を適用して、バイアス電圧を表示素子１に印加する。好適には、第１の実施形態あるいは第２の実施形態の電源装置を電源装置１７として用いる。これら本発明に特徴的な構成については、既に説明した通りであり、重複した説明は割愛する。
【０１２０】
＜＜第５の実施形態＞＞
図９は、コレステリック液晶を用いた積層ユニットを２つ備える光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第５の実施形態の概略構成図である。図９に示されるように本実施形態のシステムは、光アドレス型の表示素子（光アドレス型表示素子）１０１と、それを駆動する（画像を書き込む）ための駆動装置（光アドレス型表示素子の駆動装置）１０２とからなる。駆動装置１０２は、電源装置（電圧印加手段）１１７、光照射装置（光照射手段）１１８、および、これらの動作を制御する制御回路１１６が含まれてなる。
【０１２１】
＜光アドレス型表示素子＞
本実施形態において、表示素子（光アドレス型表示素子）１０１は、表示面側から順に、基板１０３、積層ユニット１００Ａ、中間基板１０７、積層ユニット１００Ｂおよび基板１０４が積層されてなる物である。積層ユニット１００Ａと積層ユニット１００Ｂとは、基本的に同一の層構成であり、表示面側から順にそれぞれ、電極（電極層）１０５Ａ，１０５Ｂ、感光表示積層１１０Ａ，１１０Ｂおよび電極（電極層）１０６Ａ，１０６Ｂが積層されてなる。
【０１２２】
感光表示積層１１０Ａ，１１０Ｂは、積層状態の図時は省略しているが、第４の実施形態における表示層７、ラミネート層８、着色層（遮光層）９および有機感光層（光導電層）１０と等価の積層体であり、本実施形態に特有の構成以外は説明を省略する。また、基板１０３、基板１０４、電極１０５Ａ，１０５Ｂ、電極（電極層）１０６Ａ，１０６Ｂ、接触端子１１９および導線１１１についても、第４の実施形態における基板３、基板４、電極５、電極６、接触端子１９および導線１１と基本的に同一の機能を有するものであるため、説明を省略する。
当該表示素子１０１は、図９に示されるように、一対の電極（電極層）１０５Ａ，１０５Ｂ間に少なくとも有機感光層（光導電層）と表示層とが積層挟持されてなる積層ユニットを２つ（１００Ａ，１００Ｂ）有するものである。
それぞれの積層ユニットにおいて、含まれる有機感光層（光導電層）は相互に異なる波長の光に感度を有し、含まれる表示層は異なった色相の表示画像が形成されるように構成されている。
【０１２３】
両積層ユニット１００Ａ，１００Ｂ間に配される中間基板１０７は、基板１０３，１０４と同様の物であり、層形成時の形状保持と両積層ユニット間の隔絶材としての意義を有する。少なくとも積層ユニット１００Ａに含まれる有機感光層（光導電層）の吸収波長の光と、積層ユニット１００Ｂに含まれる表示層の表示画像の反射波長の光とを透過する性質を有する。具体的な材料等は、第４の実施形態において基板３，４として説明した物と同様である。
【０１２４】
なお、本実施形態では形成されていないが、両積層ユニット１００Ａ，１００Ｂ間には、積層ユニット１００Ｂに含まれる有機感光層（光導電層）の吸収波長の光を吸収する着色層（遮光層）が形成されていてもよい。該着色層が設けられることで、画像書き込み時の色分離が良好になり、コントラスト不良や色滲み等を抑制することができる。着色層の具体的な材料等は、第４の実施形態において着色層９として説明した物と同様である。
【０１２５】
＜光アドレス型表示素子の駆動装置＞
本実施形態において駆動装置（光アドレス型表示素子の駆動装置）１０２は、表示素子１０１に画像を書き込む装置であり、表示素子１０１に対してアドレス光の照射を行う光照射装置（光照射手段）１１８、および、表示素子１０１にバイアス電圧を印加する電源装置（電圧印加手段）１１７を主要構成要素とし、さらにこれらの動作を制御する制御回路１１６が配されてなる。
【０１２６】
（光照射装置）
光照射装置（光照射手段）１１８は、積層ユニット１００Ａ，１００Ｂごとに異なる像および波長のアドレス光パターンを同時に表示素子１０１に照射する機能を有し、制御回路１１６からの入力信号に基づき、表示素子１０１上（詳しくは、感光表示積層１１０Ａ，１１０Ｂ中の有機感光層上）に所望の光画像パターン（スペクトル・強度・空間周波数）を照射できるものであれば特に制限されるものではない。
２つの積層ユニット１００Ａ，１００Ｂに対応するアドレス光を同時に照射できるように構成されている点を除き、第４の実施形態と同様の構成であるため、その詳細な説明は省略する。
【０１２７】
（電源装置）
電源装置（電圧印加手段）１１７は、所定のバイアス電圧（駆動電圧、書き込み電圧）を表示素子１０１に印加する機能を有し、制御回路１１６からの入力信号に基づき、表示素子（各電極間）に所望の電圧波形（本発明による矩形パルス波形）を印加できるものであればよい。ただし、高いスルーレートであることが好ましい。電源装置１７には、例えばバイポーラ高電圧アンプなどを用いることができる。そして、電源装置１１７は本発明の電源装置の構成を備えるものである。詳しくは、＜動作＞の項の中で述べる。
電源装置１１７による表示素子１０１への電圧の印加は、接触端子１１９を介して、電極１０５Ａ−電極１０６Ａ間および電極１０５Ｂ−電極１０６Ｂ間に同時に為される。
【０１２８】
（制御回路）
制御回路１１６は、外部（画像取り込み装置、画像受信装置、画像処理装置、画像再生装置、あるいはこれらの複数の機能を併せ持つ装置等）からの画像データに応じて、電源装置１１７および光照射装置１１８の動作を適宜制御する機能を有する部材である。なお、当該制御回路１１６は、既述の本発明に特徴的なスイッチング回路を制御するための制御回路とは別個独立した機能を有するものであり、画像書き込みのための制御を司るものである。
【０１２９】
（全体構成）
本実施形態において、その全体構成としては、表示素子１０１中の２つの積層ユニット１００Ａ，１００Ｂに対して同時に画像書き込みができるように構成されている点が第４の実施形態とは異なるが、その他の構成は同じであり、外観や配置等についても特筆すべき点は無いので、第４の実施形態の項を参照することとし、説明を省略する。
【０１３０】
＜動作＞
本実施形態において、コレステリック液晶および透明樹脂からなる自己保持型液晶複合体の液晶層が感光表示積層１１０Ａ，１１０Ｂ中の表示層として形成されてなるものである点は、第４の実施形態と同様であり、液晶の状態変化やバイアス電圧とアドレス光の選択や機能については同一であるため、本実施形態特有の動作についてのみ説明する。
【０１３１】
本実施形態においては、電源装置１１７により電極１０５Ａ−電極１０６Ａ間および電極１０５Ｂ−電極１０６Ｂ間に同時にバイアス電圧を印加しつつ、光照射装置１１８により、積層ユニット１００Ａ，１００Ｂごとに異なる像および波長のアドレス光パターンを同時に表示素子１０１に照射する。そして、積層ユニット１００Ａ，１００Ｂそれぞれ独立に、各表示層における液晶の状態変化が選択的に為され、２色の画像が書き込まれる。
【０１３２】
本実施形態においては、電源装置１１７が、複数の積層ユニットに同時にバイアス電圧を印加し得る本発明の電源装置であり、本発明の光アドレス型表示素子への電圧印加方法を適用して、バイアス電圧を表示素子１０１の積層ユニット１００Ａおよび１００Ｂに印加する。好適には、第３の実施形態の電源装置を電源装置１１７として用いる。これら本発明の電圧印加方法乃至電源装置に特徴的な構成については、既に説明した通りであり、重複した説明は割愛する。
このように、複数の積層ユニットに同時にバイアス電圧を印加し得る本発明の電源装置を利用した場合、複数の積層ユニットを有する表示素子を駆動することができる。
【０１３３】
＜＜第６の実施形態＞＞
図１０は、コレステリック液晶を用いた２つの光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第６の実施形態の概略構成図である。図９に示されるように本実施形態のシステムは、２つの光アドレス型の表示素子（光アドレス型表示素子）１ａ，１ｂと、それを駆動する（画像を書き込む）ための駆動装置（光アドレス型表示素子の駆動装置）２’とからなる。駆動装置２’は、電源装置（電圧印加手段）１７’、２つの光照射装置（光照射手段）１８ａ，１８ｂ、および、これらの動作を制御する制御回路１６’が含まれてなる。
【０１３４】
本実施形態のシステムは、２つの表示素子１ａ，１ｂを別個独立に駆動させて画像を書き込む構成である。単に第４の実施形態の構成部材と同一の物を２つずつ併設しているだけの部材も多いため、図１０では、第４の実施形態と同一の機能を有する構成部材には図６と同一の符号を採用し、かつ、その末尾に「ａ」または「ｂ」を付している。また、第４の実施形態と一部は異なるものの近似した機能を有する構成部材にも図６と同一の符号を採用し、かつ、「’」を付している。これら構成部材の詳細な説明は省略する。
既述の通り、表示素子１ａ，１ｂは、それぞれ第４の実施形態の表示素子１と同一の構成である。したがって、層構成も第４の実施形態の表示素子１と同じであり、積層ユニットを１つ有するものであるが、一部を除いて符号を省略している。
【０１３５】
この２つの表示素子１ａ，１ｂを併置して、駆動装置２’で同時に書き込む。すなわち、電源装置（電圧印加手段）１７’により同一波形のバイアス電圧を同一のタイミングで印加しつつ、光照射装置１８ａ，１８ｂで像様にアドレス光を照射する。このとき、第４の実施形態と同様、外部からの画像データに応じて、電源装置１７’および光照射装置１８ａ，１８ｂの動作を制御回路１６’により適宜制御する。光照射装置１８ａ，１８ｂによる書き込みのタイミングは一致させるが、書き込む画像は異なったものとすることができるるが、同一の画像であっても勿論構わない。
【０１３６】
本実施形態においては、電源装置１７’が、複数の積層ユニットに同時にバイアス電圧を印加し得る本発明の電源装置であり、本発明の光アドレス型表示素子への電圧印加方法を適用して、バイアス電圧を表示素子１ａおよび１ｂに印加する。好適には、第３の実施形態の電源装置を電源装置１７’として用いる。これら本発明の電圧印加方法乃至電源装置に特徴的な構成については、既に説明した通りであり、重複した説明は割愛する。
このように、複数の積層ユニットに同時にバイアス電圧を印加し得る本発明の電源装置を利用した場合、単一の積層ユニットを有する複数の表示素子を同時に駆動することができる。
【０１３７】
以上、駆動装置の好ましい態様として、第４〜第６の３つの実施形態を挙げて本発明の光アドレス型表示素子の駆動装置を説明したが、本発明は当該構成に限定されるものではない。たとえば、上記実施形態では、積層ユニットが１つのみの表示素子を１個または２個、あるいは、積層ユニットが２つの表示素子を１個駆動させる構成を例示しているが、積層ユニットが１つのみの表示素子を３個以上、積層ユニットが２つの表示素子を２個以上、さらには、積層ユニットが３つ以上の表示素子を１個または２個以上、同時に駆動させる構成であってもよい。これらの場合、駆動させる積層ユニットの数だけパルス電圧が出力可能な本発明の電源装置を用いればよい。
【実施例】
【０１３８】
以下、本発明を、実施例を挙げることでより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
［実施例１］
実施例１においては、本発明に適用し得る表示素子として、図６に記載の表示素子１と略同構成の表示素子を試作して、図６に記載の如くシステムを組んで、画像の書き込みを行った。図６を参照しつつ説明する。
【０１３９】
＜表示素子の作製＞
（表示層用塗布液の調製）
ネマチック液晶（Ｅ７、メルク社製）７７．５質量％と、カイラル剤１（ＣＢ１５、メルク社製）１８．８質量％と、カイラル剤２（Ｒ１０１１、メルク社製）３．７質量％とを混合して、グリーンの色光を選択反射するコレステリック液晶を調製した。
【０１４０】
得られたコレステリック液晶に、キシレンジイソシアネートとトリメチロールプロパンとの３：１付加物（タケネートＤ１１０Ｎ 武田薬品工業社製）をコレステリック液晶の１／５質量部、酢酸エチルをコレステリック液晶の１／５質量部添加し、攪拌して、油相としての均一溶液を得た。
【０１４１】
部分けん化ポリビニルアルコール（ＰＶＡ、重合度５００、和光純薬社製）の１．０質量％水溶液１０質量部に、酢酸エチル１質量部を添加し、７０℃で攪拌した後に室温へ冷却し、溶解できずに分離した酢酸エチルを除去して、水相としての均一溶液を得た。
４．２μｍ径のセラミック多孔質膜をセットした膜乳化装置（マイクロキット、ＳＰＧテクノ社製）を用いて、窒素圧力９．８ｋＰａ（０．１０ｋｇｆ／ｃｍ2）の条件下で前記油相を前記水相中に乳化した。
得られたエマルジョンは、油相滴の粒径平均（個数基準）が１５．７μｍ、粒径標準偏差が１．８１μｍで、単分散に近い状態だった。
【０１４２】
次に、得られたエマルジョンに、１０質量％の１，４−ブタンジオール水溶液１ｇを滴下し、７０℃で９０分間攪拌して重合反応を行い、コレステリック液晶がウレタンウレア樹脂のシェルに包まれたスラリー状の液晶マイクロカプセル分散液を得た。液晶マイクロカプセルの平均粒径（個数基準）は１４．３μｍであった。
【０１４３】
得られた液晶マイクロカプセル分散液を大量の水で希釈して攪拌した後、遠心分離機を用いて液晶マイクロカプセルを沈降させ、上澄みを除去して液晶マイクロカプセルの濃厚分散液を得た。この操作を２回繰り返して、ポリビニルアルコールと酢酸エチルとを除去した液晶マイクロカプセル濃縮分散液を得た。密度計（ＤＭＡ３５ｎ、日本シイベルヘグナー社製）を用いて液晶マイクロカプセル濃縮分散液内における液晶マイクロカプセルの体積率を測定したところ、０．５０５であった。
【０１４４】
前記液晶マイクロカプセル濃縮分散液１質量部に対して、酸性法骨ゼラチン（ゼリー強度３１４ｇ／ゾル粘度３２ｍｐ、ニッピ社製）の７．８質量％水溶液を３．７質量部添加することにより、表示層用塗布液内の不揮発分体積率が約０．１５、不揮発分内のマイクロカプセル体積率が約０．７０の表示層用塗布液を得た。
【０１４５】
５０℃に加熱してゼラチンをゾル状態にした前記表示層用塗布液を、電極５となるＩＴＯ透明電極をスパッタした１２５μｍ厚のＰＥＴ表示基板（基板３、ハイビーム、東レ社製）のＩＴＯ側の表面に、塗布後のウェット膜厚が９０μｍになるようにギャップを調整したマイクロメータ付きアプリケータで塗布した。
【０１４６】
続いて、前記表示層用塗布液を塗布した基板をジメチルシリコーンオイル（ＫＦ９６、信越化学工業社製）を介して超音波振動板（ＵＩ３０４、シャープ社製）の上に載せ、ポリスチレンケースでカバーをして振動を与えながら５０℃のオーブン内で１５分間保持した。乾燥後の塗膜は、乾燥時の厚み方向への膜収縮によってコレステリック液晶がプレーナ配向し、グリーン色の選択反射光を示した。以上のようにして、コレステリック液晶マイクロカプセルが単層稠密に並ぶ表示層７を形成し、表示層側基板を得た。
【０１４７】
一方、対向側の基板として、電極６となるＩＴＯ透明電極をスパッタした１．１μｍ厚のガラス基板（基板３、ＥＨＣ社製）を用い、そのＩＴＯ側の表面に、ブタノールを溶媒として、６００ｎｍ以上の可視光に高い感度を持つチタニルフタロシアニン顔料１．２質量％とポリビニルブチラール０．８質量％とを分散した溶液を膜厚が２００ｎｍ厚になるようにスピンコート塗布し（後に電荷発生層１５）、その上に、モノクロロベンゼンを溶媒として、Ｎ，Ｎ’−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン９．０質量％とビスフェノールＺポリカーボネート６．０質量％とを分散した溶液を膜厚が３μｍ厚になるようにスピンコート塗布し（後に電荷輸送層１４）、さらにその上に、ブタノールを溶媒として、６００ｎｍ以上の可視光に高い感度を持つチタニルフタロシアニン顔料３．０質量％とポリビニルブチラール２．０質量％とを分散した溶液を膜厚が２００ｎｍ厚になるようにスピンコート塗布して（後に電荷発生層１３）、塗布膜を乾燥・硬化させて有機感光層１０を形成した。
【０１４８】
さらに、有機感光層１０の上に、カーボンブラック顔料を全量に対して１．３質量％分散させたポリビニルアルコール７．４質量％水溶液を膜厚が２．０μｍ厚になるようにスピンコート塗布して遮光層（着色層）を形成し、その上に、ウレタン系ラミネート剤（ＬＸ７１９／ＫＹ−９０、大日本インキ化学社製）を１μｍ厚にスピンコート塗布して接着層（ラミネート層８）を形成し、光導電層側基板を得た。
【０１４９】
以上のようにして作製した表示層側基板および光導電層側基板を、表示層７とラミネート層８とが向かい合い、かつ端面の一部が少しずれるように重ね合わせて、１００℃のラミネータを通して接着し、本実施例および比較例１に供する表示素子１を得た。
なお、ずらした端面上の各機能膜を除去してＩＴＯ電極を露出させておき、最終的に得られる表示素子１の外部から両電極５，６が導通できるようにした。
【０１５０】
得られた表示素子１の両電極５，６にリード線を付けた市販のミノ虫クリップ（接触端子１９）を接続し、リード線の他端を、電源装置１７に接続した。電源装置１７は、出力コンバータとして松下電器産業社製ＤＣ−ＤＣコンバータ｛ETZKSBXP1BA（正側）とETZKSBXN1BA（負側）｝を用い、これが図２に示す回路図のスイッチング回路に接続されて構成されており、該スイッチング回路の出力端子に前記リード線を接続した。
【０１５１】
電源装置１７においては、出力コンバータからの出力電圧を±５００ボルト、スイッチング素子により合成する矩形波パルスの周波数を５０Ｈｚ（パルス幅にして２０ｍｓ）、接地の経由時間と等価になる「切り替えが為されて選択外になる側の出力コンバータの出力電圧を０ボルトに」保持する時間を１ｍｓとする矩形波パルスを印加できるように設定した。
【０１５２】
一方、光源としてカラー発光ダイオード光源（ＣＣＳ社製，ＨＬＶ−２７−ＮＲ−Ｒ型）を用い、表示素子１の非表示面（書き込み側の面）を照射できるように構成して、光照射装置１８を作製した。当該光照射装置１８により、ピーク波長６２５ｎｍ、バンド半値幅２０ｎｍのＲｅｄ光を照射することができる。
【０１５３】
また、制御回路１６としてマルチチャンネルＤＡＱボード（ナショナルインスツルメンツ社製６７１３型）、および制御ソフト（ナショナルインスツルメンツ社製ＬａｂＶＩＥＷ）を用い、パーソナルコンピュータからの画像データに基づいて電源装置１７および光照射装置１８の動作を適宜制御できるように配線した。
【０１５４】
なお、不図示ではあるが、表示素子１の表示面側（基板３側）の表面に、表示層７の表示画像の光反射率を測定するための積分球形分光計（コニカミノルタ社製、ＣＭ２００２型）を取り付けた。
以上のようにして、実施例１に供する表示素子１および駆動装置２を含む駆動評価用システムを作製した。
【０１５５】
得られたシステムを用い、表示素子１の電極５，６に既述の矩形波パルスを４００ｍｓ間印加し、その状態で５００μＷ／ｃｍ2のアドレス光を照射した。照射後の表示素子１の表示面の反射率を積分球形分光計（コニカミノルタ社製、ＣＭ２００２型）で測定した。得られた反射率の測定値は２５％であり、十分な反射率であった。
また、光照射装置１８により像様にアドレス光を照射したところ、鮮明な表示画像が形成された。
【０１５６】
図２に示す回路図のパルス生成ユニットＰＧＵ１では、パルス生成用のスイッチング回路（ＳＷＣ１１およびＳＷＣ１２）に含まれる電界効果トランジスタは、耐圧が６００ボルトのものが２個（ＦＥＴ１１およびＦＥＴ１２）のみである。電圧印加終了時に接地電圧に調整するためのグラウンドスイッチング回路ＳＷＧ１３に含まれる電界効果トランジスタ（ＦＥＴ１３およびＦＥＴ１４）を含めても電界効果トランジスタの数は計４個であり、簡単な構成でスイッチング回路（ＳＷＣ１，ＳＷＣ２）を構成することができ、電源装置、駆動装置の小型化並びに低コスト化を図しつつ、上記のように鮮明な表示画像を形成することができた。
【０１５７】
［比較例１］
実施例１において、電源装置１７のスイッチング回路として、図２に示す回路図の物から図１５に示す回路図の物に置き換えて、常法どおり出力コンバータからの出力電圧±５００ボルトを切り替えて、５０Ｈｚ（パルス幅にして２０ｍｓ）の矩形波パルスを合成するように設定したこと以外は、実施例１と同様にして、システムを稼動させて反射率を測定した所、実施例１と同様２５％であった。また、実施例１と同様にして、像様にアドレス光を照射したところ、鮮明な表示画像が形成された。
【０１５８】
ただし、図１５に示す回路図のスイッチング回路では、耐圧１２００ボルトの電界効果トランジスタ（正確には耐圧６００ボルトの電界効果トランジスタを並列に２個）用いており、実施例１に比して電源装置、駆動装置が大型化並びに高コスト化してしまった。
【０１５９】
［実施例２］
実施例２においては、本発明に適用し得る表示素子として、実施例１で用いた表示素子１を２個用意し、これを表示素子１ａ，１ｂとして用いて図１０に記載の如くシステムを組んで画像の書き込みを行った。図１０を参照しつつ説明する。
【０１６０】
表示素子１ａおよび１ｂの両電極５ａ，６ａおよび５ｂ，６ｂにリード線を付けた市販のミノ虫クリップ（接触端子１９）を接続し、リード線の他端を、電源装置１７’に接続した。電源装置１７’は、出力コンバータとして松下電器産業社製ＤＣ−ＤＣコンバータ｛ETZKSBXP1BA（正側）とETZKSBXN1BA（負側）｝を用い、これが図５に示す回路図のスイッチング回路に接続されて構成されており、該スイッチング回路の出力端子ＡおよびＢに前記リード線を接続した。
【０１６１】
電源装置１７’においては、出力コンバータからの出力電圧を±５００ボルト、スイッチング素子により合成する矩形波パルスの周波数を５０Ｈｚ（パルス幅にして２０ｍｓ）、接地の経由時間と等価になる「切り替えが為されて選択外になる側の出力コンバータの出力電圧を０ボルトに」保持する時間を１ｍｓとする矩形波パルスを表示素子１ａ，１ｂの両方に印加できるように設定した。
【０１６２】
一方、光照射装置１８ａ，１８ｂは、いずれも実施例１における光照射装置１８と同一の装置を同一条件で用いた。さらに、制御回路１６’も実施例１における制御回路１６と同一の装置を用い、電源装置１７’および光照射装置１８ａ，１８ｂの動作を適宜制御できるように配線した。
【０１６３】
なお、不図示ではあるが、表示素子１ａ，１ｂの表示面側（電極５ａ，５ｂ側）のそれぞれの表面に、表示層の表示画像の光反射率を測定するための積分球形分光計（コニカミノルタ社製、ＣＭ２００２型）を取り付けた。
以上のようにして、実施例２に供する表示素子１および駆動装置２を含む駆動評価用システムを作製した。
【０１６４】
得られたシステムを用い、表示素子１ａおよび１ｂの電極５ａ，５ｂおよび６ａ，６ｂに既述の矩形波パルスを４００ｍｓ間印加し、その状態で５００μＷ／ｃｍ2のアドレス光を照射した。照射後の表示素子１ａおよび１ｂの表示面の反射率を積分球形分光計（コニカミノルタ社製、ＣＭ２００２型）で測定した。得られた反射率の測定値は２５％であり、十分な反射率であった。
また、光照射装置１８ａ，１８ｂにより像様にアドレス光を照射したところ、表示素子１ａおよび１ｂ共に鮮明な表示画像が形成された。
【０１６５】
図５に示す回路図のパルス生成ユニットＰＧＵ３ＡおよびＰＧＵ３Ｂでは、パルス生成用のスイッチング回路（ＳＷＣ３１Ａ、ＳＷＣ３２Ａ、ＳＷＣ３１ＢおよびＳＷＣ３２Ｂ）に含まれる電界効果トランジスタは、耐圧が６００ボルトのものが計４個（ＦＥＴ３１Ａ、ＦＥＴ３２Ａ、ＦＥＴ３１ＢおよびＦＥＴ３２Ｂ）のみである。
【０１６６】
また、正負電源制御用スイッチング回路ＳＷＧ２３，ＳＷＧ２４は、２つのパルス生成ユニットＰＧＵ３ＡおよびＰＧＵ３Ｂについて兼用であり、これに含まれる電界効果トランジスタ（ＦＥＴ３３およびＦＥＴ３４）を含めても電界効果トランジスタの数は計６個となる。そのため、簡単な構成でスイッチング回路（ＳＷＣ１，ＳＷＣ２）を構成することができ、電源装置、駆動装置の小型化並びに低コスト化を図しつつ、上記のように鮮明な表示画像を形成することができた。
【図面の簡単な説明】
【０１６７】
【図１】本発明の光アドレス型表示素子への電圧印加方法により矩形波パルスを表示素子に印加している様子を模式的に示す回路図である。
【図２】本発明の例示的一態様である第１の実施形態の電源装置におけるスイッチング回路の回路図である。
【図３】本発明の例示的一態様である第２の実施形態の電源装置におけるスイッチング回路の回路図である。
【図４】第２の実施形態の電源装置を稼動させた場合の各電界効果トランジスタのｏｎ／ｏｆｆおよび各出力電圧の波形を時系列で表すタイムチャートである。
【図５】本発明の例示的一態様である第３の実施形態の電源装置におけるスイッチング回路の回路図である。
【図６】コレステリック液晶を用いた光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第４の実施形態の概略構成図である。
【図７】本発明の光アドレス型表示素子の駆動装置の例を示す斜視図である。
【図８】本発明の光アドレス型表示素子の駆動装置の他の一例を示す斜視図である。
【図９】コレステリック液晶を用いた積層ユニットを２つ備える光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第５の実施形態の概略構成図である。
【図１０】コレステリック液晶を用いた２つの光アドレス型表示素子および本発明の駆動装置全体を含むシステムの例示的一態様である第６の実施形態の概略構成図である。
【図１１】コレステリック液晶の分子配向と光学特性の関係を示す模式説明図であり、（Ａ）はプレーナ、（Ｂ）はフォーカルコニック、（Ｃ）ホメオトロピックの各状態におけるものである。
【図１２】コレステリック液晶のスイッチング挙動を説明するためのグラフである。
【図１３】従来からの一般的な表示素子に対して、露光装置で画像の書き込みを行っている様子を模式的に表す模式図である。
【図１４】従来の方式で矩形波パルスを表示素子に印加している様子を模式的に示す回路図である。
【図１５】従来の方式で矩形波パルスを合成するスイッチング回路の具体的な一例を示す回路図である。
【符号の説明】
【０１６８】
１，１ａ，１ｂ，１０１：表示素子（光アドレス型表示素子）、  ２，２’，１０２：駆動装置（光アドレス型表示素子の駆動装置）、  ３，４，１０３，１０４：基板、  ５，６，５ａ，６ａ，５ｂ，６ｂ，１０５Ａ，１０６Ａ，１０５Ｂ，１０６Ｂ：電極（電極層）、  ７：表示層、  ８：ラミネート層、  ９：着色層、  １０：有機感光層（光導電層）、  １１，１１１：導線、  １３，１５：電荷発生層、  １４：電荷輸送層、  １６，１６’ ，１１６：制御回路、  １７，１７’ ，１１７：電源装置（電圧印加手段）、  １８，１８ａ，１８ｂ，１１８：光照射装置（光照射手段）、  １９，１１９：接触端子、  ５１：光源、  ５２：コリメータレンズ、  ５３：ポリゴンミラー、  ５４：ポリゴンモーター、  ５５：ｆ−θレンズ、  ５６：折り返し用ミラー、  ５７：レーザビーム、  ５８：ビーム調整ミラー、  ５９：同期信号発生器、  ６２：発光ダイオードアレイ、  ６３：自己結像型ロッドレンズアレイ、  １００Ａ，１００Ｂ：積層ユニット、  １０７：中間基板、  １１０Ａ，１１０Ｂ：感光表示積層
【図１】
2010002831.tif 000003
【図２】
2010002831.tif 000004
【図３】
2010002831.tif 000005
【図４】
2010002831.tif 000006
【図５】
2010002831.tif 000007
【図６】
2010002831.tif 000008
【図７】
2010002831.tif 000009
【図８】
2010002831.tif 000010
【図９】
2010002831.tif 000011
【図１０】
2010002831.tif 000012
【図１１】
2010002831.tif 000013
【図１２】
2010002831.tif 000014
【図１３】
2010002831.tif 000015
【図１４】
2010002831.tif 000016
【図１５】
2010002831.tif 000017