(57)【要約】【課題】コマンド制御が行われるメモリ装置において、コマンド実行による動作時の電源電圧の降下分を補償する。【解決手段】半導体メモリ装置は、コントローラと、このコントローラからの複数のコマンドに其々対応する複数の制御が行われるメモリ装置と、このメモリ装置に電源を供給する電源発生回路とを備える。電源発生回路の電源の電位は、メモリ装置に入力される複数のコマンドに其々対応した複数の電位に設定される。【選択図】図１
2010250886.tif 000002
【特許請求の範囲】
【請求項１】
コントローラと、
前記コントローラからの複数のコマンドに其々対応する複数の制御が行われるメモリ装置と、
前記メモリ装置に電源を供給する電源発生回路とを備え、
前記電源発生回路の前記電源の電位は、前記メモリ装置に入力される複数のコマンドに其々対応した複数の電位に設定されることを特徴とする、半導体メモリ装置。
【請求項２】
前記電源発生回路は、前記複数のコマンドに其々対応した複数の電圧値を示す情報を保持しており、該保持した情報に従って、前記メモリ装置に入力されるコマンドに対応する値の電圧を出力する、請求項１に記載の半導体メモリ装置。
【請求項３】
前記電源発生回路は、
前記コントローラからの複数のコマンドを其々デコードしてコードを生成するデコード回路と、
前記複数のコマンドの其々に対応するコード別に電圧値を示す情報を保持しており、該保持した情報に従って、前記デコード回路で生成したコードに対応する値の電圧を前記メモリ装置に供給するＤＡコンバータとを有する、請求項１に記載の半導体メモリ装置。
【請求項４】
外部から供給される複数のコマンドに其々対応する複数の制御が行われるメモリ装置と、
前記メモリ装置に電源を供給する電源発生回路とを備え、
前記電源発生回路の前記電源の電位は、前記メモリ装置に入力される複数のコマンドに其々対応した複数の電位に設定されることを特徴とする、メモリモジュール。
【請求項５】
外部から供給される複数のコマンドに其々対応する複数の制御が行われるメモリ装置の電源供給方法であって、
前記複数のコマンドに其々対応した複数の電圧値を示す情報に従って、前記メモリ装置に入力されるコマンドに対応する電圧値を決定し、
その決定した値の電圧を前記メモリ装置に供給することを特徴とする、電源供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭ（Dynamic Random Access Memory）に代表されるメモリ装置の電源供給技術に関する。
【背景技術】
【０００２】
特許文献１には、アクティブスタンバイ状態時の消費電流量を低減することができるＤＲＡＭが記載されている。このＤＲＡＭは、それぞれ活性化コマンドにより独立に活性化できる複数のメモリバンクと、メモリバンクのそれぞれに対応して設けられ、それぞれ外部電源電圧を受けて所定の内部電源電圧を対応するメモリバンクに供給する複数の電源回路とを備える。メモリバンクを活性化するコマンドに応答して、そのメモリバンクに対応して設けられた電源回路がオンとされ、他の電源回路はオフとされる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２５９４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
入力コマンドに対応する制御が行われる、ＤＲＡＭ等のメモリ装置において、コマンドによる動作を実行した場合に、メモリ装置に供給される電源電圧が降下する場合がある。この電源電圧の降下によって、メモリ装置の動作が不安定になったり、メモリ装置の動作速度が遅くなったりする場合がある。
【０００５】
ＤＲＡＭを例に上記の問題を具体的に説明する。
【０００６】
記憶素子（キャパシタ）に定期的に電荷を補充するリフレッシュ動作や記憶素子を活性化するアクティブ動作においては、ＤＲＡＭ内部に流れる電流の量が増大するため、電源電圧が降下する。電源電圧が降下すると、ＤＲＡＭ内の論理回路や記憶素子を制御するためのトランジスタのゲートに印加される電圧が降下する。その結果、トランジスタの動作速度が低下し、ＤＲＡＭの動作速度が遅くなる。場合によっては、ＤＲＡＭの動作が不安定になる。
【０００７】
特に、リフレッシュ動作時にＤＲＡＭ内部に流れる電流の量は、他の動作時よりも大きいため、電源電圧は大幅に降下する。このため、十分な量の電荷を記憶素子に補充することができなかったり、リフレッシュ時間が長くなったりする。リフレッシュ動作時は、他のコマンドによる動作を実行することができないので、リフレッシュ時間が長くなると、ＤＲＡＭの動作速度が低下する。
【０００８】
特許文献１に記載のＤＲＡＭにおいては、動作モードに応じて電源回路のオンオフを制御することで消費電力を低減することができる。しかし、このＤＲＡＭの制御では、上記の電源電圧の降下による問題を解決することは困難である。
【課題を解決するための手段】
【０００９】
本発明の一態様による半導体メモリ装置は、コントローラと、前記コントローラからの複数のコマンドに其々対応する複数の制御が行われるメモリ装置と、前記メモリ装置に電源を供給する電源発生回路とを備える。前記電源発生回路の前記電源の電位は、前記メモリ装置に入力される複数のコマンドに其々対応した複数の電位に設定される。
【００１０】
上記の構成によれば、メモリ装置に供給される電源の電位はコマンドに対応して設定されるので、コマンド毎に、電源電圧の降下分を補償した電圧をメモリ装置に供給することができる。例えば、リフレッシュ動作を行った場合に、その動作で生じる電源電圧の降下分を補償した電圧をメモリ装置に供給することができる。これにより、前述の電源電圧の降下による問題を回避することができる。
【００１１】
本発明の一態様によるメモリモジュールは、外部から供給される複数のコマンドに其々対応する複数の制御が行われるメモリ装置と、前記メモリ装置に電源を供給する電源発生回路とを備える。前記電源発生回路の前記電源の電位は、前記メモリ装置に入力される複数のコマンドに其々対応した複数の電位に設定される。
【００１２】
上記の構成によっても、上述の本発明の半導体メモリ装置と同様、コマンド毎に電源電圧の降下分を補償することができる。
【００１３】
本発明の一態様による電源供給方法は、外部から供給される複数のコマンドに其々対応する複数の制御が行われるメモリ装置の電源供給方法であって、前記複数のコマンドに其々対応した複数の電圧値を示す情報に従って、前記メモリ装置に入力されるコマンドに対応する電圧値を決定し、その決定した値の電圧を前記メモリ装置に供給することを特徴とする。
【００１４】
上記の方法によっても、上述した本発明の半導体メモリ装置と同様、コマンド毎に電源電圧の降下分を補償することができる。
【発明の効果】
【００１５】
本発明によれば、コマンド毎に電源電圧の降下分を補償することができるので、メモリ装置の動作速度の低下を抑制することができ、安定性に優れたメモリ装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態である半導体メモリ装置の主要な構成を示すブロック図である。
【図２】図１に示す半導体メモリ装置に適用されるメモリモジュールの一例を示すブロック図である。
【図３】図２に示すメモリモジュールにおけるデコード回路の出力コードとＤＡコンバータの出力電圧との関係を説明するための図である。
【図４】図２に示すメモリモジュールの動作を説明するための図である。
【発明を実施するための形態】
【００１７】
次に、本発明の実施形態について図面を参照して説明する。
【００１８】
図１は、本発明の一実施形態である半導体メモリ装置の主要な構成を示すブロック図である。この半導体メモリ装置は、コントローラ１０、電源発生回路２０およびメモリ装置３０を有する。
【００１９】
メモリ装置３０は、例えばＤＲＡＭに代表されるメモリ装置であって、コントローラ１０からの複数のコマンドに其々対応する複数の制御が行われる。ＤＲＡＭに用いられる代表的なコマンドとして、アクティブコマンド、リードコマンド、ライトコマンド、プリチャージコマンド、リフレッシュコマンド等がある。ＤＲＡＭでは、これらコマンドに応じた制御が行われる。
【００２０】
電源発生回路２０は、メモリ装置３０に電源を供給する。電源発生回路２０の電源の電位は、メモリ装置３０に入力される複数のコマンドに其々対応した複数の電位に設定される。具体的には、電源発生回路２０は、複数のコマンドに其々対応する電圧値を示す情報を保持しており、該保持した情報に従って、メモリ装置３０に入力されるコマンドに対応する電圧値を決定する。そして、電源発生回路２０は、その決定した値の電圧をメモリ装置３０に供給する。
【００２１】
上記の構成によれば、メモリ装置３０に供給される電源の電位はコマンドに対応して設定されるので、コマンド毎に電源電圧の降下分を補償することができる。例えば、リフレッシュ動作において、その動作で生じる電源電圧の降下分を補償した電圧がメモリ装置３０に供給される。これにより、電源電圧の降下によって、メモリ装置３０の動作が不安定になったり、その動作速度が遅くなったりする、といった問題を回避することができる。
【００２２】
図１に示した構成において、電源発生回路２０およびメモリ装置３０を同一基板上に形成してモジュール化することができる。図２に、電源発生回路２０およびメモリ装置３０を含むメモリモジュールの一例としてＤＲＡＭモジュールの構成を示す。
【００２３】
図２を参照すると、ＤＲＡＭモジュール１は、電源発生回路２０、メモリ装置３０およびＲＯＭ（Read Only Memory）５を備える。メモリ装置３０は、複数のＤＲＡＭ２ａ〜２ｄからなる。電源発生回路２０は、デコード回路３およびＤＡコンバータ４を有する。
【００２４】
電源電圧Ｖｄｄが入力端子６に供給される。入力端子６に供給された電源電圧Ｖｄｄは、ＲＯＭ５、デコード回路３およびＤＡコンバータ４に供給される。
【００２５】
ＲＯＭ５は、ＤＲＡＭモジュール製品情報等を格納する。ＤＲＡＭモジュール製品情報は、モジュールに搭載されるＤＲＡＭの数や機能等の情報を含む。図１に示したコントローラは、ＲＯＭ５に格納されたＤＲＡＭモジュール製品情報を参照して、ＤＲＡＭモジュール１の性能を認識する。
【００２６】
図１に示したコントローラは、コマンド信号（ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥ）をＤＲＡＭモジュール１に供給する。ＤＲＡＭモジュール１には、クロック信号ＣＬＫも供給されている。クロック信号ＣＬＫおよびコマンド信号（ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥ）は、デコード回路３に供給されるとともに、ＤＲＡＭ２ａ〜２ｄのそれぞれに供給される。
【００２７】
デコード回路３は、入力コマンド信号（ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥ）をデコードしてコードを生成し、その生成したコードをＤＡコンバータ４に供給する。ここで、コードは、アクティブ、リード、ライト、プリチャージ、リフレッシュ等の動作を示すコマンドに対応する。
【００２８】
ＤＡコンバータ４は、デコード回路３からのコードに対応した電圧（設定電圧に電圧降下分を補償するための電圧を加えた電圧）を発生する。ＤＡコンバータ４にて発生した電圧は、ＤＲＡＭ２ａ〜２ｄのそれぞれに供給される。
【００２９】
図３に、デコード回路３から出力されるコードとＤＡコンバータ４で発生される電圧との関係をコマンド別に示す。
【００３０】
図３に示すように、“ＲＥＦＲＥＳＨ”コマンドの場合は、コマンド信号ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥはそれぞれＬ、Ｌ、Ｌ、Ｈとなり、デコード回路３の出力ＤＯＵＴ＿１、ＤＯＵＴ＿２、ＤＯＵＴ＿３はそれぞれＬ、Ｌ、Ｌとなる。この場合のＤＡコンバータ４の出力電圧は２．０Ｖである。この出力電圧値（２．０Ｖ）は、設定電圧（１．８Ｖ）に“ＲＥＦＲＥＳＨ”コマンドによる動作時の電圧降下分（０．２Ｖ）を加えた値である。
【００３１】
“ＡＣＴＩＶＥ”コマンドの場合は、コマンド信号ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥはそれぞれＬ、Ｈ、Ｈ、Ｈとなり、デコード回路３の出力ＤＯＵＴ＿１、ＤＯＵＴ＿２、ＤＯＵＴ＿３はそれぞれＬ、Ｌ、Ｈとなる。この場合のＤＡコンバータ４の出力電圧は１．９Ｖである。この出力電圧値（１．９Ｖ）は、設定電圧（１．８Ｖ）に“ＡＣＴＩＶＥ”コマンドによる動作時の電圧降下分（０．１Ｖ）を加えた値である。
【００３２】
“ＰＲＥＣＨＡＲＧＥ”コマンドの場合は、コマンド信号ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥはそれぞれＬ、Ｌ、Ｈ、Ｌとなり、デコード回路３の出力ＤＯＵＴ＿１、ＤＯＵＴ＿２、ＤＯＵＴ＿３はそれぞれＬ、Ｈ、Ｌとなる。この場合のＤＡコンバータ４の出力電圧は１．８５Ｖである。この出力電圧値（１．８５Ｖ）は、設定電圧（１．８Ｖ）に“ＰＲＥＣＨＡＲＧＥ”コマンドによる動作時の電圧降下分（０．５Ｖ）を加えた値である。
【００３３】
“ＲＥＡＤ”コマンドの場合は、コマンド信号ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥはそれぞれＬ、Ｈ、Ｌ、Ｈとなり、デコード回路３の出力ＤＯＵＴ＿１、ＤＯＵＴ＿２、ＤＯＵＴ＿３はそれぞれＬ、Ｈ、Ｈとなる。この場合のＤＡコンバータ４の出力電圧は１．８５Ｖである。この出力電圧値（１．８５Ｖ）は、設定電圧（１．８Ｖ）に“ＲＥＡＤ”コマンドによる動作時の電圧降下分（０．５Ｖ）を加えた値である。
【００３４】
“ＷＲＩＴＥ”コマンドの場合は、コマンド信号ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥはそれぞれＬ、Ｈ、Ｌ、Ｌとなり、デコード回路３の出力ＤＯＵＴ＿１、ＤＯＵＴ＿２、ＤＯＵＴ＿３はそれぞれＨ、Ｌ、Ｌとなる。この場合のＤＡコンバータ４の出力電圧は１．８５Ｖである。この出力電圧値（１．８５Ｖ）は、設定電圧（１．８Ｖ）に“ＷＲＩＴＥ”コマンドによる動作時の電圧降下分（０．５Ｖ）を加えた値である。
【００３５】
“ＮＯＰ”（ノーオペレーション）コマンドの場合は、コマンド信号ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥはそれぞれＬ、Ｈ、Ｈ、Ｈとなり、デコード回路３の出力ＤＯＵＴ＿１、ＤＯＵＴ＿２、ＤＯＵＴ＿３はそれぞれＨ、Ｌ、Ｈとなる。この場合のＤＡコンバータ４の出力電圧は１．８Ｖである。
【００３６】
“ＤＥＳＥＬ”（ディセレクト）コマンドの場合は、コマンド信号ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥはそれぞれＬ、ｘ、ｘ、ｘとなり、デコード回路３の出力ＤＯＵＴ＿１、ＤＯＵＴ＿２、ＤＯＵＴ＿３はそれぞれＨ、Ｌ、Ｈとなる。この場合のＤＡコンバータ４の出力電圧は１．８Ｖである。
【００３７】
ＤＡコンバータ４は、図３に示したような、デコード回路３の出力コードと設定電圧（ＤＡ出力電圧）との対応関係を保持しており、この対応関係に従って、デコード回路３の出力コードに応じた電圧を発生する。
【００３８】
図４に、“ＡＣＴＩＶＥ”コマンド、“ＲＥＡＤ”コマンド、“ＰＲＥＣＨＡＲＧＥ”コマンド、“ＲＥＦＲＥＳＨ”コマンドが順次実行された場合のＤＲＡＭ印加電圧（ＤＡコンバータ出力電圧）の変化を示す。図４の上部に、入力コマンドを示す。図４において、中段に示したＶｄｄ波形は、電圧補償なしのものであり、下段に示したＶｄｄ波形は、電圧補償ありのものである。
【００３９】
図４に示すように、電圧補償なしの場合は、“ＡＣＴＩＶＥ”コマンドが実行されると、ＤＲＡＭ印加電圧は、設定電圧の１．８Ｖから１．７Ｖまで降下する。また、“ＲＥＦＲＥＳＨ”コマンドが実行されると、ＤＲＡＭ印加電圧は、設定電圧の１．８Ｖから１．６Ｖまで降下する。
【００４０】
これに対して、電圧補償ありの場合は、“ＡＣＴＩＶＥ”コマンドが実行されると、ＤＡコンバータ４は、ＤＲＡＭ印加電圧として１．９Ｖの電圧をＤＲＡＭ２ａ〜２ｄのそれぞれに供給する。ここで、ＤＲＡＭ印加電圧１．９Ｖは、“ＡＣＴＩＶＥ”コマンドを実行した場合の電圧降下分（０．１Ｖ）を設定電圧１．８Ｖに加えた値である。したがって、ＤＲＡＭ２ａ〜２ｄに供給される、電圧降下後の電圧は、１．８Ｖである。
【００４１】
また、電圧補償ありの場合において、“ＲＥＦＲＥＳＨ”コマンドが実行されると、ＤＡコンバータ４は、ＤＲＡＭ印加電圧として２．０Ｖの電圧をＤＲＡＭ２ａ〜２ｄのそれぞれに供給する。ここで、ＤＲＡＭ印加電圧２．０Ｖは、“ＲＥＦＲＥＳＨ”コマンドを実行した場合の電圧降下分（０．２Ｖ）を設定電圧１．８Ｖに加えた値である。したがって、ＤＲＡＭ２ａ〜２ｄに供給される、電圧降下後の電圧は、１．８Ｖである。
【００４２】
以上説明したように、ＤＲＡＭモジュール１によれば、ＤＡコンバータ４の出力電圧値は、デコード回路３の出力コードに対応した大きさに設定される。これにより、例えば、“ＡＣＴＩＶＥ”コマンドや“ＲＥＦＲＥＳＨ”コマンドが実行された場合の電圧降下分を補償することができる。よって、電圧降下によってＤＲＡＭの動作が不安定になったり、その動作速度が遅くなったりする、といった問題を回避することができる。
【００４３】
なお、図２に示したＤＲＡＭモジュール１において、デコード回路３およびＤＡコンバータ４は、モジュール外に設けられてもよい。
【００４４】
また、モジュールに搭載されるＤＲＡＭの数は、限定されるものではなく、設計に応じて、適宜に変更することができる。
【００４５】
さらに、ＤＲＡＭモジュール１への電源電圧の供給系統は２系統であってもよい。例えば、ＲＯＭ用電源の供給系統と、ＤＲＡＭ用電源の供給系統を有し、ＲＯＭ用電源の供給系統で供給された電源が、ＤＡコンバータ４およびＲＯＭ５に供給され、ＤＲＡＭ用電源の供給系統で供給された電源が、デコード回路３に供給されてもよい。
【００４６】
以上説明した半導体メモリ装置は、本発明の一例であり、その構成および動作は、発明の趣旨を逸脱しない範囲で適宜に変更することができる。
【符号の説明】
【００４７】
１０  コントローラ
２０  電源発生回路
３０  メモリ装置
【図１】
2010250886.tif 000003
【図２】
2010250886.tif 000004
【図３】
2010250886.tif 000005
【図４】
2010250886.tif 000006