(57)【要約】【課題】パルス幅を狭めた高電圧パルスを供給することが可能な高電圧パルス発生回路を提供すること。【解決手段】高電圧パルス発生回路１は、直流電源１１と、１次巻線Ｗ１と２次巻線Ｗ２とを備えるトランスＴ１と、直流電源１１と１次巻線Ｗ１との接続経路上に備えられるトランジスタＴｒ１と、トランジスタＴｒ１を制御するゲート制御回路１２とを備える。ゲート制御回路１２は、トランジスタＴｒ１を第１導通期間Ｐ１の間導通状態とした後で非導通状態とする。また、１次巻線Ｗ１または２次巻線Ｗ２の少なくとも一方の電圧が所定値を超えることに応じて、トランジスタＴｒ１を第２導通期間Ｐ２の間導通状態とした後で非導通状態とする。これにより、高電圧パルスのパルス幅を狭くすることが可能となる。【選択図】  図１
2010154510.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、
１次巻線と２次巻線とを備えるトランスと、
前記直流電源と前記１次巻線との接続経路上に備えられるスイッチング素子と、
前記スイッチング素子を制御するスイッチング制御回路とを備え、
前記スイッチング制御回路は、前記スイッチング素子を第１導通期間の間導通状態とした後で非導通状態とし、前記１次巻線または前記２次巻線の少なくとも一方の電圧が所定値を超えることに応じて前記スイッチング素子を第２導通期間の間導通状態とした後で非導通状態とする
ことを特徴とする高電圧パルス発生回路。
【請求項２】
前記スイッチング素子は、前記１次巻線に直列に接続されると共に、互いに並列接続される第１スイッチング素子と第２スイッチング素子とを備え、
前記スイッチング制御回路は、前記第１スイッチング素子を前記第１導通期間の間導通状態とし、前記第２スイッチング素子を前記第２導通期間の間導通状態とする
ことを特徴とする請求項１に記載の高電圧パルス発生回路。
【請求項３】
前記第２導通期間は、前記１次巻線に蓄積されたエネルギーの放出時間である
ことを特徴とする請求項１または請求項２に記載の高電圧パルス発生回路。
【請求項４】
第１端子が低位基準電位に接続され第２端子が前記第２スイッチング素子に接続される第１コンデンサを備えている
ことを特徴とする請求項２に記載の高電圧パルス発生回路。
【請求項５】
前記第２端子と高位基準電位との接続経路上に備えられる第３スイッチング素子を備え、
前記第１スイッチング素子は前記１次巻線と前記低位基準電位との接続経路上に備えられ、
前記第２スイッチング素子は前記１次巻線と前記第２端子との接続経路上に備えられ、
前記スイッチング制御回路は、前記第１スイッチング素子を前記第１導通期間の間導通状態とし、前記第２スイッチング素子を前記第２導通期間の間導通状態とし、前記第３スイッチング素子を前記第２導通期間の間非導通状態とする
ことを特徴とする請求項４に記載の高電圧パルス発生回路。
【請求項６】
前記直流電源と並列接続される第２コンデンサを備え、
前記第１スイッチング素子は前記１次巻線と前記低位基準電位との接続経路上に備えられ、
前記第２スイッチング素子は前記１次巻線と前記第２端子との接続経路上に備えられ、
前記スイッチング制御回路は、前記第１スイッチング素子を前記第１導通期間の間導通状態とし、前記第２スイッチング素子を前記第２導通期間の間導通状態とした後の非導通状態への切り換えを、前記第１コンデンサが当該第２導通期間中の間に蓄積したエネルギーを放出するタイミングに基づいて設定される
ことを特徴とする請求項４に記載の高電圧パルス発生回路。
【請求項７】
前記直流電源と並列接続される第２コンデンサを備え、
前記第３スイッチング素子を前記第１導通期間の間導通状態とする
ことを特徴とする請求項５に記載の高電圧パルス発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧パルスを供給できる高電圧パルス発生回路に関するものである。
【背景技術】
【０００２】
図８に、特許文献１に開示されている、プラズマ用に高電圧パルスを供給することができる高電圧パルス発生回路１００を示す。高電圧パルス発生回路１００は、図８に示すように、直流電源部１０２の両端にインダクタ１０４、第１の半導体スイッチ１０６及び第２の半導体スイッチ１０８を直列に接続し、第１の半導体スイッチ１０６のアノード端子に一端が接続された前記インダクタ１０４の他端にカソード、前記第１の半導体スイッチ１０６のゲート端子にアノードとなるようにダイオード１１０が接続される。
【０００３】
そして、第２の半導体スイッチ１０８をオンすることにより、第１の半導体スイッチ１０６も導通し、インダクタ１０４に直流電源部１０２の電圧が印加され、該インダクタ１０４に誘導エネルギーが蓄積される。その後、第２の半導体スイッチ１０８をオフさせると、第１の半導体スイッチ１０６も急速にターンオフする。よって、インダクタ１０４に高電圧パルスＰｏが発生し、出力端子１１２及び１１４より高電圧パルスＰｏを取り出すことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２９５６６７
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、高電圧パルス発生回路１００では、発生させた高電圧パルスのパルス幅を狭くするための制御については記載されておらず、高電圧パルスのパルス幅は各回路素子の特性のみに依存し、パルス幅を狭くすることができないため問題である。
【０００６】
本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、パルス幅を狭めた高電圧パルスを供給することが可能な高電圧パルス発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明に係る高電圧パルス発生回路は、直流電源と、１次巻線と２次巻線とを備えるトランスと、直流電源と１次巻線との接続経路上に備えられるスイッチング素子と、スイッチング素子を制御するスイッチング制御回路とを備え、スイッチング制御回路は、スイッチング素子を第１導通期間の間導通状態とした後で非導通状態とし、１次巻線または２次巻線の少なくとも一方の電圧が所定値を超えることに応じてスイッチング素子を第２導通期間の間導通状態とした後で非導通状態とすることを特徴とする。
【０００８】
スイッチング素子を第１導通期間の間導通状態にすることにより、１次巻線に直流電源の電圧が印加され、１次巻線に電流が流れることで、トランスにエネルギーが蓄積される。その後、スイッチング素子を非導通状態にすることにより、トランスに蓄積されたエネルギーが放出され、１次巻線および２次巻線の電圧が急上昇し、高電圧パルスが発生する。１次巻線または２次巻線の少なくとも一方の電圧が所定値を超えることに応じてスイッチング素子を第２導通期間の間導通状態にすると、トランスに蓄積されたエネルギーがスイッチング素子を介して放出されるため、１次巻線および２次巻線の電圧が急下降する。これにより、高電圧パルスのパルス幅を狭くすることが可能となる。なお、「所定値を超えること」の検出方法は各種の方法があることは言うまでもない。例えば、１次巻線または２次巻線の少なくとも一方の電圧が所定値に到達する到達時間を、各種回路構成や第１導通期間の値から予め求めておき、第１導通期間の終了後から当該到達時間が経過することによって、「所定値を超えること」を検出してもよい。また、１次巻線または２次巻線の少なくとも一方の電圧を監視することで、当該電圧が所定値を超えることを検出してもよい。
【０００９】
例えば、高電圧パルス発生回路をプラズマ発生装置に用いる場合には、高電圧パルスの電圧の立ち上がり部分がプラズマ発生に有効である。そして、高電圧パルスの電圧の立ち下がり部分はプラズマ発生に有効ではないため、熱損失となる。しかし、本発明に係る高電圧パルス発生回路では、高電圧パルスの電圧の立ち下がり部分を減少させることができるため、エネルギー損失および発熱量を低減することができ、プラズマ発生装置の小型化などが可能となる。また、高電圧パルスのパルス幅を狭くすることが可能となる。なお所定値は、例えば、スイッチング素子を第１導通期間の間導通状態とした後で非導通状態に切り換えた際に発生する誘起電圧のピーク値に近い値とすることが好ましい。これにより、高電圧パルス波形において電圧の立ち上がり部分が占める割合を高めることができるため、よりプラズマ発生に有効な高電圧パルス波形を生成することができる。
【００１０】
また、前記構成において、スイッチング素子は、１次巻線に直列に接続されると共に、互いに並列接続される第１スイッチング素子と第２スイッチング素子とを備え、スイッチング制御回路は、第１スイッチング素子を第１導通期間の間導通状態とし、第２スイッチング素子を第２導通期間の間導通状態とするとしてもよい。
【００１１】
第１スイッチング素子と第２スイッチング素子とが１次巻線に直列に接続される。そして、第１スイッチング素子を第１導通期間の間導通状態とすることで、トランスにエネルギーが蓄積される。また、第２スイッチング素子を第２導通期間の間導通状態とすることで、トランスに蓄積されたエネルギーが放出される。これにより、エネルギーの蓄積と放出とを異なるスイッチング素子に行わせることができるため、第１導通期間と第２導通期間との時間間隔が狭い場合においても、スイッチング素子のスイッチング速度の大小にかかわらず、確実にスイッチング動作を行うことが可能となる。
【００１２】
また、前記構成において、第２導通期間は、１次巻線に蓄積されたエネルギーの放出時間であるとしてもよい。これにより、トランスに蓄積されたエネルギーを完全に放出することが可能となる。
【００１３】
また、前記構成において、第１端子が低位基準電位に接続され第２端子が第２スイッチング素子に接続される第１コンデンサを備えていてもよい。これにより、第２スイッチング素子の導通時にトランスから放出されるエネルギーを、第１コンデンサに回収することが可能となる。
【００１４】
また、前記構成において、第２端子と高位基準電位との接続経路上に備えられる第３スイッチング素子を備え、第１スイッチング素子は１次巻線と低位基準電位との接続経路上に備えられ、第２スイッチング素子は１次巻線と第２端子との接続経路上に備えられ、スイッチング制御回路は、第１スイッチング素子を第１導通期間の間導通状態とし、第２スイッチング素子を第２導通期間の間導通状態とし、第３スイッチング素子を第２導通期間の間非導通状態とするとしてもよい。
【００１５】
第１スイッチング素子を第１導通期間の間導通状態にすることにより、トランスにエネルギーが蓄積される。その後、第１スイッチング素子を非導通状態にすると、トランスに蓄積されたエネルギーが放出され、１次巻線および２次巻線の電圧が急上昇する。１次巻線または２次巻線の少なくとも一方の電圧が所定値を超えることに応じて第２スイッチング素子を第２導通期間の間導通状態にし、第３スイッチング素子を第２導通期間の間非導通状態にすると、トランスから第２スイッチング素子を介して第１コンデンサへ至る電流経路が形成される。よって第２導通期間では、トランスに蓄積されたエネルギーが第１コンデンサに転流され、１次巻線および２次巻線の電圧が急下降する。
【００１６】
これにより、第２スイッチング素子の導通時にトランスから放出されるエネルギーを、第１コンデンサに確実に回収することが可能となる。よって、高電圧パルス発生回路でのエネルギー損失をさらに低減することが可能となる。
【００１７】
また、前記構成において、直流電源と並列接続される第２コンデンサを備え、第１スイッチング素子は１次巻線と低位基準電位との接続経路上に備えられ、第２スイッチング素子は１次巻線と第２端子との接続経路上に備えられ、スイッチング制御回路は、第１スイッチング素子を第１導通期間の間導通状態とし、第２スイッチング素子を第２導通期間の間導通状態とした後の非導通状態への切り換えを、第１コンデンサが当該第２導通期間中の間に蓄積したエネルギーを放出するタイミングに基づいて設定されるとしてもよい。
【００１８】
第１スイッチング素子を第１導通期間の間導通状態にすることにより、トランスにエネルギーが蓄積される。その後、第１スイッチング素子を非導通状態にすると、トランスに蓄積されたエネルギーが放出され、１次巻線および２次巻線の電圧が急上昇する。１次巻線または２次巻線の少なくとも一方の電圧が所定値を超えることに応じて第２スイッチング素子を第２導通期間の間導通状態にすると、トランスから第２スイッチング素子を介して第１コンデンサへ至る電流経路が形成され、第２導通期間では、トランスに蓄積されたエネルギーが第１コンデンサに転流される。
【００１９】
ところで、第２スイッチング素子がＭＯＳＦＥＴなどの双方向スイッチの場合、１次巻線のインダクタンスと第１コンデンサの容量とによって決まる共振周波数にしたがって第１コンデンサに蓄積されたエネルギーが１次巻線へ移動する。そこで、第２スイッチング素子を第２導通期間の間導通状態とした後の非導通状態への切り換えを、第１コンデンサが当該第２導通期間中の間に蓄積したエネルギーを放出するタイミングに基づいて設定する。
【００２０】
これにより、トランスから放出されるエネルギーは一旦第１コンデンサに回収されるが、ＬＣ共振によって第１コンデンサに蓄積されたエネルギーが再び１次巻線へ移動し、１次巻線を介して第２コンデンサに蓄積される。よって、高電圧パルス発生回路でのエネルギー損失を一層低減することが可能となる。
【００２１】
また、前記構成において、直流電源と並列接続される第２コンデンサを備え、第３スイッチング素子を第１導通期間の間導通状態とするとしてもよい。
【００２２】
第１スイッチング素子および第３スイッチング素子を第１導通期間の間導通状態にすることにより、第１コンデンサのエネルギーは第２コンデンサに配分されて平均化される。よって、第１コンデンサおよび第２コンデンサの電圧は、高位基準電圧の近傍の値になる。そして第２導通期間に移行すると、第２スイッチング素子が導通状態とされ、トランスに蓄積されたエネルギーが第１コンデンサに転流し、第１コンデンサの電圧が高位基準電圧より高くなる。ここで、第２スイッチング素子がバイポーラトランジスタなどの単方向スイッチの場合、第１コンデンサに蓄積されたエネルギーが再び１次巻線へ移動しないので第１コンデンサの電圧は高位基準電圧より高い値に保たれる。すると、トランスのエネルギーの放出完了後の期間において、第２スイッチング素子が導通状態に維持される場合においても、直流電源から１次巻線、第２スイッチング素子、第１コンデンサの経路に電流が流れることが防止される。
【００２３】
これにより、１次巻線に蓄積されたエネルギーの放出時間を超えて第２導通期間が長くなった場合においても、当該第２導通期間において電流が１次巻線に流れることが防止されるため、第２導通期間の時間長の制限を緩和することができ、スイッチング制御回路の動作マージンを広くする事が可能となる。
【発明の効果】
【００２４】
本発明によれば、パルス幅を狭めた高電圧パルスを供給できる高電圧パルス発生回路を提供することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】高電圧パルス発生回路１の回路図である。
【図２】高電圧パルス発生回路１の動作波形図である。
【図３】高電圧パルス発生回路１ａの回路図である。
【図４】高電圧パルス発生回路１ａの動作波形図である。
【図５】高電圧パルス発生回路１ｃの回路図である。
【図６】高電圧パルス発生回路１ｃの動作波形図である。
【図７】高電圧パルス発生回路１ｂの回路図である。
【図８】高電圧パルス発生回路１００の回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明の高電圧パルス発生回路について具体化した第１実施形態を、図１および図２に基づき図面を参照しつつ詳細に説明する。図１に第１実施形態に係る高電圧パルス発生回路１の回路図を示す。高電圧パルス発生回路１は、直流電源１１、ゲート制御回路１２、トランスＴ１、トランジスタＴｒ１、コンデンサＣ１およびＣ２、ダイオードＤ１、放電管１３を備える。トランスＴ１は１次巻線Ｗ１および２次巻線Ｗ２を備えるフライバック型のトランスである。本実施形態では、１次巻線Ｗ１と２次巻線Ｗ２との巻数比は１：１０とされる。また、トランジスタＴｒ１は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やＭＯＳＦＥＴからなるスイッチング素子である。また、放電管１３では、高電圧パルス発生回路によりプラズマを発生させ、半導体基板、ガラス基板等の表面洗浄を行うことや、オゾンを発生させることにより、排気ガスの浄化や、脱臭、殺菌などが行われる。
【００２７】
１次巻線Ｗ１のドットマークが存在する側のノードＮ２が直流電源１１の正極に接続され、ドットマークが存在しない側のノードＮ１がトランジスタＴｒ１のコレクタ端子に接続される。またノードＮ１とノードＮ２との間に、コンデンサＣ１が接続される。トランジスタＴｒ１のゲート端子にはゲート制御回路１２が接続され、ゲート電圧Ｖｇ１が入力される。またトランジスタＴｒ１のエミッタ端子は、直流電源１１の負極および接地電圧Ｖｓｓに接続される。
【００２８】
２次巻線Ｗ２のドットマークが存在する側のノードは放電管１３の一端に接続され、ドットマークが存在しない側のノードはダイオードＤ１を介して放電管１３の他端に接続される。また放電管１３と並列にコンデンサＣ２が接続される。
【００２９】
図２の波形図を用いて、高電圧パルス発生回路１の動作を説明する。図２において、電圧Ｖｔｒの波形はノードＮ１の電圧を表している。また、出力電圧Ｖｏの波形は、トランスＴ１の２次側の出力電圧を表している。時刻ｔ１において、ゲート電圧Ｖｇ１がハイレベルとされ、トランジスタＴｒ１が導通状態となる。よって、トランスＴ１に直流電源１１の電源電圧Ｖｃｃが印加される。このとき、１次巻線Ｗ１に流れる電流は、１次巻線Ｗ１のインダクタンスをインダクタンスＬ１としたとき、（Ｖｃｃ／Ｌ１）の一定傾きで増加する。
【００３０】
時刻ｔ２において、ゲート電圧Ｖｇ１がローレベルとされ、トランジスタＴｒ１が非導通状態となる。すると、１次巻線Ｗ１に流れていた電流は遮断されるため、誘導起電力が発生し、ノードＮ１の電圧Ｖｔｒおよび放電管１３に印加される出力電圧Ｖｏが急上昇する。
なお、トランジスタＴｒ１が１回目に導通状態とされる時刻ｔ１からｔ２までの期間を、第１導通期間Ｐ１と定義する。第１導通期間Ｐ１の値は、トランスＴ１の巻数比、１次巻線Ｗ１のインダクタンス値などに応じて、適宜定められる。
【００３１】
時刻ｔ３において、電圧Ｖｔｒおよび出力電圧Ｖｏがピーク値に到達する。このときトランスＴ１の巻数比が１：１０であるため、例えば電圧Ｖｔｒのピーク値が１（ｋＶ）のときは、出力電圧Ｖｏのピーク値は１０（ｋＶ）となる。
【００３２】
時刻ｔ４において、電圧Ｖｔｒおよび出力電圧Ｖｏがピーク値を超えることに応じて、ゲート電圧Ｖｇ１が再度ハイレベルとされ、トランジスタＴｒ１が導通状態となる。よって、トランスＴ１に蓄積されたエネルギーがトランジスタＴｒ１を介して放出されるため、電圧Ｖｔｒおよび出力電圧Ｖｏが急下降する（図２、実線）。なお、トランジスタＴｒ１が非導通状態とされる時刻ｔ２からｔ４までの期間を、非導通期間Ｐ０と定義する。そして非導通期間Ｐ０の値は、電圧Ｖｔｒおよび出力電圧Ｖｏが上昇を開始してからピーク値に到達するまでのピーク到達時間（時刻ｔ２から時刻ｔ３までの時間）近傍の値となるように、予め適宜に定めればよい。出力電圧Ｖ０のピーク値は、非導通期間Ｐ０の他、直流電源１１の電圧、第１導通期間Ｐ１によっても調整することができる。なおピーク到達時間は、１次巻線Ｗ１とコンデンサＣ１とのＬＣ共振により定まるため、インダクタンスＬ１やコンデンサＣ１の容量値などを用いることにより予め求めることができる。
【００３３】
時刻ｔ５において、電圧Ｖｔｒおよび出力電圧Ｖｏが０（Ｖ）まで低下し、トランスＴ１に蓄積されたエネルギーの放出が完了する（図２、実線）。エネルギーの放出の完了に応じて、ゲート電圧Ｖｇ１がローレベルとされ、トランジスタＴｒ１が非導通状態とされる。これにより、高電圧パルス発生回路１におけるパルス発生動作が終了する。なお、トランジスタＴｒ１が２回目に導通状態とされる時刻ｔ４からｔ５までの期間を、第２導通期間Ｐ２と定義する。第２導通期間Ｐ２の値は、エネルギー放出に必要な時間等に応じて、予め適宜に定められる。
【００３４】
第１実施形態に係る高電圧パルス発生回路１における、効果を説明する。従来の高電圧パルス発生回路では、第２導通期間Ｐ２においても、トランジスタＴｒ１を非導通状態に維持していた。すると、図２の点線で示すように、電圧Ｖｔｒ及び出力電圧Ｖｏはなだらかに低下し、時刻ｔ６において０（Ｖ）となる。
【００３５】
一方、本実施形態に係る高電圧パルス発生回路１では、第２導通期間Ｐ２において、トランジスタＴｒ１を導通状態にする。すると、図２の実線で示すように、電圧Ｖｔｒおよび出力電圧Ｖｏは時刻ｔ４から急激に低下し、時刻ｔ５において０（Ｖ）となる。よって、ピーク値（時刻ｔ３）を有した状態で、電圧Ｖｔｒのパルス幅をＰＷ２からＰＷ１へ狭くすることができる。また、ピーク値（時刻ｔ３）を有した状態で、出力電圧Ｖｏのパルス幅をＰＷ３からＰＷ１へ狭くすることができる。これにより、電圧Ｖｔｒおよび出力電圧Ｖｏにおいて、図２の斜線部分で示した電圧の立ち下がり部分を減少させることができる。
【００３６】
そして、放電管１３においてプラズマを発生させる際には、立ち上がり部ＲＲ１（時刻ｔ２〜ｔ３までの部分）における電圧Ｖｔｒおよび出力電圧Ｖｏが、プラズマ発生に有効である。そして、立ち下がり部ＲＲ２（時刻ｔ３〜ｔ７までの部分）における電圧Ｖｔｒおよび出力電圧Ｖｏは、プラズマ発生に有効ではないため、熱損失となる。しかし本実施形態では、立ち下がり部ＲＲ２（時刻ｔ３〜ｔ７までの部分）中において、図２の斜線部分で示した部分を減少させることができるため、熱損失による発熱量を低減することができる。よって、プラズマ発生装置の小型化および省電力化が可能となる。
【００３７】
また、本実施形態では、出力電圧Ｖｏのパルス幅をＰＷ３からＰＷ１へ、３０％程度狭くすることができる。よって、高電圧パルス発生回路１によって連続してパルスを発生させる際のパルス密度を高めることができるため、高電圧パルス発生回路１の能力を向上させることができる。
【００３８】
第２実施形態に係る高電圧パルス発生回路１ａを、図３および図４を用いて説明する。高電圧パルス発生回路１ａは、第１実施形態に係る高電圧パルス発生回路１の構成に加えて、ＩＧＢＴよりなるトランジスタＴｒ１１およびＴｒ１２、第１ゲート制御回路１２ａ、第２ゲート制御回路１２ｂ、コンデンサＣ３およびＣ４、スイッチＳＷ１を備える。トランジスタＴｒ１１のゲート端子には第１ゲート制御回路１２ａが接続され、ゲート電圧Ｖｇ１１が入力される。またトランジスタＴｒ１２のコレクタ端子はノードＮ１に接続され、エミッタ端子はノードＮ３に接続され、ゲート端子は第２ゲート制御回路１２ｂに接続される。第２ゲート制御回路１２ｂからは、ゲート電圧Ｖｇ１２が出力される。コンデンサＣ３の一端はトランジスタＴｒ１１のエミッタ端子、直流電源１１の負極および接地電圧に接続され、他端はノードＮ３に接続される。スイッチＳＷ１の一端はノードＮ２および直流電源１１の正極に接続され、他端はノードＮ３に接続される。また直流電源１１と並列にコンデンサＣ４が接続される。なお、その他の構成については、第１実施形態で説明した高電圧パルス発生回路１と同様であるため、ここでは詳細な説明は省略する。
【００３９】
図４の波形図を用いて、高電圧パルス発生回路１ａの動作を説明する。図４において、出力電圧Ｖｏの波形は、放電管１３が接続されていない無負荷状態における、トランスＴ１の２次側の出力電圧を表している。時刻ｔ１ａにおいて、ゲート電圧Ｖｇ１１がハイレベルとされ、トランジスタＴｒ１１およびスイッチＳＷ１が導通状態となる。よって、トランスＴ１にエネルギーが蓄積される。また、コンデンサＣ３のエネルギーはコンデンサＣ４に配分されて平均化される。よって、コンデンサＣ３およびコンデンサＣ４の電圧は、電源電圧Ｖｃｃとなる。
【００４０】
時刻ｔ２ａにおいて、ゲート電圧Ｖｇ１１がローレベルとされ、トランジスタＴｒ１１およびスイッチＳＷ１が非導通状態となる。すると、誘導起電力によって、ノードＮ１の電圧Ｖｔｒおよび放電管１３に印加される出力電圧Ｖｏが急上昇する。
【００４１】
時刻ｔ３ａにおいて、電圧Ｖｔｒおよび出力電圧Ｖｏがピーク値に到達する。時刻ｔ４ａにおいて、電圧Ｖｔｒおよび出力電圧Ｖｏがピーク値を超えることに応じて、ゲート電圧Ｖｇ１２がハイレベルとされ、トランジスタＴｒ１２が導通状態となる。このときスイッチＳＷ１は非導通状態とされているため、トランスＴ１からトランジスタＴｒ１２を介してコンデンサＣ３へ至る電流経路が形成される。よって、トランスＴ１に蓄積されたエネルギーがトランジスタＴｒ１２を介してコンデンサＣ３に転流されるため、電圧Ｖｔｒおよび出力電圧Ｖｏが急下降する。またコンデンサＣ３の電圧ＶＣ３は、転流されたエネルギー量に応じて、電源電圧Ｖｃｃから上昇する。ここで、コンデンサＣ３の電圧の上昇値は、１次巻線Ｗ１のインダクタンスＬ１、コンデンサＣ３の容量値、高電圧パルス発生回路１でのパルス発生動作の繰り返し周波数、などによって定まる値である。
【００４２】
時刻ｔ５ａにおいて、トランスＴ１からのエネルギーの放出の完了に応じて、ゲート電圧Ｖｇ１２がローレベルとされ、トランジスタＴｒ１２が非導通状態とされる。これにより、高電圧パルス発生回路１ａにおけるパルス発生動作が終了する。
【００４３】
第２実施形態に係る高電圧パルス発生回路１ａにおける、第１の効果を説明する。高電圧パルス発生回路１ａでは、トランジスタＴｒ１２が導通状態とされる時刻ｔ４ａからｔ５ａまでの期間（第２導通期間Ｐ２）において、トランスＴ１から放出されるエネルギーを、コンデンサＣ３に回収することが可能となる。よって、高電圧パルス発生回路１ａでのエネルギー損失をさらに低減することが可能となる。
【００４４】
また、第２の効果を説明する。高電圧パルス発生回路１ａでは、第１導通期間Ｐ１（時刻ｔ１ａからｔ２ａまでの期間）において、スイッチＳＷ１が導通状態とされることにより、コンデンサＣ３のエネルギーはコンデンサＣ４に配分されて平均化される。そして第２導通期間Ｐ２（時刻ｔ４ａからｔ５ａまでの期間）に移行すると、トランジスタＴｒ１２が導通状態とされ、トランスＴ１に蓄積されたエネルギーがコンデンサＣ３に転流し、コンデンサＣ３の電圧ＶＣ３は、転流されたエネルギー量に応じて、電源電圧Ｖｃｃから上昇する。高電圧パルス発生回路１ａでは、トランジスタＴｒ１２がＩＧＢＴであるため、直流電源１１から１次巻線Ｗ１、トランジスタＴｒ１２、コンデンサＣ３の経路に逆方向に電流が流れることが防止され、コンデンサＣ３の電圧ＶＣ３は電源電圧Ｖｃｃから上昇した値に維持される。
【００４５】
これにより、１次巻線Ｗ１に蓄積されたエネルギーの放出完了時間（時刻ｔ５ａ）を超えてトランジスタＴｒ１２が導通する場合においても、当該第２導通期間Ｐ２において電流が１次巻線Ｗ１に流れることを防止できるため、第２導通期間Ｐ２の時間長の制限を緩和することができる。具体的には、第２導通期間Ｐ２は、次の高電圧パルス発生動作が開始されるまで（すなわちゲート電圧Ｖｇ１１がハイレベルになるまで）の間に終了すればよいことになる。よって、第２ゲート制御回路１２ｂの動作マージンを広くする事が可能となる。
【００４６】
また、第３の効果を説明する。高電圧パルス発生回路１ｂでは、トランジスタＴｒ１１とトランジスタＴｒ１２とが１次巻線Ｗ１に直列に接続される。そして、トランジスタＴｒ１１を第１導通期間Ｐ１の間導通状態とすることで、トランスＴ１にエネルギーが蓄積される。また、トランジスタＴｒ１２を第２導通期間Ｐ２の間導通状態とすることで、トランスＴ１に蓄積されたエネルギーが放出される。これにより、エネルギーの蓄積と放出とを異なるトランジスタに行わせることができるため、第１導通期間Ｐ１と第２導通期間Ｐ２との時間間隔（非導通期間Ｐ０）が狭い場合においても、トランジスタのスイッチング速度の大小にかかわらず、確実にスイッチング動作を行うことが可能となる。
【００４７】
尚、本実施形態では、トランジスタＴｒ１２をＩＧＢＴとしたが、ＭＯＳＦＥＴのような双方向素子を用いても良い。この場合、コンデンサＣ３のピーク電圧以降の逆流を阻止するために、例えば、コンデンサＣ３の電圧あるいは電流を検出し、エネルギーがトランスＴ１へ戻る前に、第２ゲート制御回路１２ｂによってゲート電圧Ｖｇ１２をローレベルとして、トランジスタＴｒ１２を非導通状態に制御することで逆流を防止できる。
【００４８】
次に、第３実施形態に係る高電圧パルス発生回路１ｃを、図５および図６を用いて説明する。高電圧パルス発生回路１ｃは、第２実施形態に係る高電圧パルス発生回路１ａの構成において、スイッチＳＷ１を省略し、トランジスタＴｒ１２として双方向スイッチである第２スイッチング素子としてのＭＯＳＦＥＴ（トランジスタＴｒ１３とする）を用いたものである。トランジスタＴｒ１３のドレイン端子はノードＮ１に接続され、ソース端子はノードＮ３に接続され、ゲート端子は第３ゲート制御回路１２ｃに接続される。第３ゲート制御回路１２ｃからは、ゲート電圧Ｖｇ１３が出力される。その他の構成については、第２実施形態で説明した高電圧パルス発生回路１ａと同様であるため、ここでは詳細な説明は省略する。
【００４９】
図６の波形図を用いて、高電圧パルス発生回路１ｃの動作を説明する。図６において、出力電圧Ｖｏの波形は、放電管１３が接続されていない無負荷状態における、トランスＴ１の２次側の出力電圧を表している。時刻ｔ１ａにおいて、ゲート電圧Ｖｇ１１がハイレベルとされ、トランジスタＴｒ１１が導通状態となる。よって、トランスＴ１にエネルギーが蓄積される。なお、コンデンサＣ３の電圧ＶＣ３は、ほぼ電源電圧Ｖｃｃに近い電圧に維持されているものとする。
時刻ｔ２ａにおいて、ゲート電圧Ｖｇ１１がローレベルとされ、トランジスタＴｒ１１が非導通状態となる。すると、誘導起電力によって、ノードＮ１の電圧Ｖｔｒおよび放電管１３に印加される出力電圧Ｖｏが急上昇する。
【００５０】
時刻ｔ３ａにおいて、電圧Ｖｔｒおよび出力電圧Ｖｏがピーク値に到達する。時刻ｔ４ａにおいて、電圧Ｖｔｒおよび出力電圧Ｖｏがピーク値を超えることに応じて、ゲート電圧Ｖｇ１３がハイレベルとされ、トランジスタＴｒ１３が導通状態となる。このときトランスＴ１からトランジスタＴｒ１３を介してコンデンサＣ３へ至る電流経路が形成される。よって、トランスＴ１に蓄積されたエネルギーがトランジスタＴｒ１３を介してコンデンサＣ３に転流されるため、電圧ＶｔｒはほぼコンデンサＣ３の電圧まで急降下し、出力電圧Ｖｏも同様に急下降する。
【００５１】
コンデンサＣ３の電圧ＶＣ３は、１次巻線Ｗ１のインダクタンスＬ１とコンデンサＣ３の容量Ｃ３１とによって決まる共振周波数（ｆ＝１／（２π√（Ｌ１＊Ｃ３１））にしたがってＶｃｃを中心に上昇、下降を繰り返す。詳述すると、コンデンサＣ３に転流される電流をＩ１３ｃ、コンデンサＣ３に転流される電流Ｉ１３ｃとは反対方向に流れる電流を電流Ｉ１３ｄとすれば、電流Ｉ１３ｃの流入によってコンデンサＣ３の電圧ＶＣ３は、電源電圧Ｖｃｃから上昇し、ピークに達した後、電流Ｉ１３ｄによってコンデンサＣ３に蓄積されたエネルギーが１次巻線Ｗ１へ移動し、減少する。そして、電圧ＶＣ３が再び電源電圧Ｖｃｃと等しくなった時点の時刻ｔ５ａにおいて、ゲート電圧Ｖｇ１３がローレベルとされ、トランジスタＴｒ１３が非導通状態とされる。このように、電圧ＶＣ３が上昇後低下しているタイミング（反対方向の電流Ｉ１２ｄが流れているタイミングで第２導通期間中の間にコンデンサＣ３に蓄積したエネルギーを放出するタイミングに相当）でトランジスタＴｒ１３が非導通状態に切り換えられるので、電流Ｉ１３ｄは１次巻線Ｗ１を介してコンデンサＣ４に流入しコンデンサＣ４に蓄積される。これにより、高電圧パルス発生回路１ｃにおけるパルス発生動作が終了する。
【００５２】
ところで、時刻ｔ５ａの設定（第２導通期間Ｐ２の設定）は、共振周波数ｆ＝１／（２π√（Ｌ１＊Ｃ３１））で表される関係式に基づき電圧ＶＣ３の振動波形の周期より予め一定時間を定めておいても良いし、図示しないがコンデンサＣ３の電圧ＶＣ３を監視する検出器によって電圧ＶＣ３がＶｃｃから上昇後、Ｖｃｃに戻ったことを検出してトランジスタＴｒ１３がＯＦＦすることにより定めても良いし、電圧Ｖｔｒを監視する検出器によって電圧ＶｔｒがＶｃｃ近傍から上昇後、Ｖｃｃ近傍に戻ったことを検出してトランジスタＴｒ１３がＯＦＦすることにより定めても良い。
なお、図６に実線及び一点鎖線で示すように、コンデンサＣ３の電圧ＶＣ３の波形は、Ｖｃｃを中心に共振周波数ｆで振動しつつ減衰して行くが、本実施形態では振動開始後の１番目のピークを超えて低下状態にあるタイミングで時刻ｔ５ａの設定を行っている。
【００５３】
第３実施形態に係る高電圧パルス発生回路１ｃによれば、次のような効果を得ることができる。まず、トランジスタＴｒ１３が導通状態とされる時刻ｔ４ａからｔ５ａまでの期間（第２導通期間Ｐ２）において、トランスＴ１から放出されるエネルギーは一旦コンデンサＣ３に回収されるが、ＬＣ共振によってコンデンサＣ３に蓄積されたエネルギーが再び１次巻線Ｗ１へ移動するタイミングでトランジスタＴｒ１３が非導通状態に切り換えられることにより、コンデンサＣ３に蓄積されたエネルギーは１次巻線Ｗ１を介してコンデンサＣ４に回収される。よって、高電圧パルス発生回路１ｃでのエネルギー損失を低減することが可能となる。
【００５４】
また、トランジスタＴｒ１３としてＭＯＳＦＥＴなどの双方向スイッチを用いているので、トランジスタＴｒ１３を介してコンデンサＣ３へのエネルギーの蓄積及び放出を行うことができる。
【００５５】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
【００５６】
図７に示す高電圧パルス発生回路１ｂに示すように、高電圧パルス発生回路１ａのスイッチＳＷ１に代えて抵抗素子Ｒ１を用いることにより、スイッチＳＷ１を省略してもよいことは言うまでもない。高電圧パルス発生回路１ｂでは、トランジスタＴｒ１２が導通状態とされる第２導通期間Ｐ２において、トランジスタＴｒ１２を介して流入してくる電流Ｉ１２は、ノードＮ３において分流し、コンデンサＣ３には電流Ｉ１２ａ、コンデンサＣ４には電流Ｉ１２ｂが流入する。このとき、分流比は抵抗素子Ｒ１の抵抗値によって定まり、抵抗値が大きくなることに応じて、電流Ｉ１２ａが電流Ｉ１２ｂよりも大きくなる。
【００５７】
また非導通期間Ｐ０の値や第２導通期間Ｐ２の値は予め適宜に定めるとしたが、この形態に限られない。非導通期間Ｐ０の値は、電圧Ｖｔｒおよび出力電圧Ｖｏのピーク到達時間前後であればよく、電圧Ｖｔｒおよび出力電圧Ｖｏがピーク値に到達しない場合をも含む。そして、電圧Ｖｔｒまたは出力電圧Ｖｏの少なくとも一方のピーク値付近の所定値を検出することで非導通期間Ｐ０の値を定めるとしても良い。また、電圧Ｖｔｒまたは出力電圧Ｖｏの少なくとも一方が所定値以下まで下降したことを検出することで第２導通期間Ｐ２の値を定めるとしても良い。
【００５８】
高電圧パルス発生回路１ｃでは、コンデンサＣ３の電圧ＶＣ３の電圧波形の最初のピークを超えて低下状態にあるタイミングで時刻ｔ５ａを設定するとして説明したが、これに限られず、例えば、図６に示すように２番目以降のピークを超えて低下状態にあるタイミングで時刻ｔ５ａを設定しても良い。
【００５９】
コンデンサＣ３の電圧ＶＣ３は、ほぼ電源電圧Ｖｃｃに近い電圧に維持されているものとしているが、これに限られず、例えば、コンデンサＣ３が充電されていない状態であってもよい。
【００６０】
また、高電圧パルス発生回路１ないし１ｃの応用先は、オゾン発生装置に限られない。プラズマのパルス駆動装置であれば、何れの装置にも適用可能であることは言うまでもない。
【００６１】
なお、トランジスタＴｒ１はスイッチング素子の一例、ゲート制御回路１２、第１ゲート制御回路１２ａ、第２ゲート制御回路１２ｂ、第３ゲート制御回路１２ｃはスイッチング制御回路の一例、トランジスタＴｒ１１は第１スイッチング素子の一例、トランジスタＴｒ１２、トランジスタＴｒ１３は第２スイッチング素子の一例、スイッチＳＷ１第３スイッチング素子の一例、電源電圧Ｖｃｃは高位基準電位の一例、接地電圧Ｖｓｓは低位基準電位の一例、コンデンサＣ３は第１コンデンサの一例、コンデンサＣ４は第２コンデンサの一例である。
【符号の説明】
【００６２】
１１  直流電源
１２  ゲート制御回路
１２ａ  第１ゲート制御回路
１２ｂ  第２ゲート制御回路
１２ｃ  第３ゲート制御回路
Ｔ１  トランス
Ｗ１  １次巻線
Ｗ２  ２次巻線
Ｔｒ１、Ｔｒ１１、Ｔｒ１２、Ｔｒ１３  トランジスタ
ＳＷ１  スイッチ
Ｐ１  第１導通期間
Ｐ２  第２導通期間
Ｖｃｃ  電源電圧
Ｖｓｓ  接地電圧
Ｃ３、Ｃ４  コンデンサ
【図１】
2010154510.tif 000003
【図２】
2010154510.tif 000004
【図３】
2010154510.tif 000005
【図４】
2010154510.tif 000006
【図５】
2010154510.tif 000007
【図６】
2010154510.tif 000008
【図７】
2010154510.tif 000009
【図８】
2010154510.tif 000010