(57)【要約】【課題】内部電極層を薄層化および多層化した場合であっても、高い静電容量および破壊電圧を得ることができ、構造欠陥が抑制された電子部品を提供すること。【解決手段】内部電極層と誘電体層とを含む素子本体を有する電子部品であって、前記内部電極層が少なくともＮｉを有し、前記内部電極層の線被覆率が７５％以上、前記内部電極層の平均電極厚みが０．８μｍ以下、前記内部電極層の平均電極長さが３．０μｍ以上であり、焼成後に前記内部電極層となる電極ペースト膜を形成するために用いられる導電性ペーストが、前記Ｎｉを有する導電性粉末と、セラミック粒子からなる共材粒子と、を含み、前記共材粒子が、前記導電性粉末１００質量％に対して、０質量％より多く、１０質量％以下含有されることを特徴とする。【選択図】なし【特許請求の範囲】
【請求項１】
内部電極層と誘電体層とを含む素子本体を有する電子部品であって、
前記内部電極層が少なくともＮｉを有し、
前記内部電極層の線被覆率が７５％以上、前記内部電極層の平均電極厚みが０．８μｍ以下、前記内部電極層の平均電極長さが３．０μｍ以上であり、
焼成後に前記内部電極層となる電極ペースト膜を形成するために用いられる導電性ペーストが、前記Ｎｉを有する導電性粉末と、セラミック粒子からなる共材粒子と、を含み、
前記共材粒子が、前記導電性粉末１００質量％に対して、０質量％より多く、１０質量％以下含有されることを特徴とする電子部品。
【請求項２】
前記導電性粉末が、第１導電性粉末および第２導電性粉末からなり、前記第１導電性粉末の平均粒子径が０．０５〜０．４μｍであり、前記第２導電性粉末の平均粒子径が、前記第１導電性粉末の平均粒子径の１／２未満である請求項１に記載の電子部品。
【請求項３】
前記第２導電性粉末が、前記導電性粉末１００質量％中に、１５〜３５質量％含有される請求項２に記載の電子部品。
【請求項４】
焼成後に内部電極層となる電極ペースト膜を形成するために用いられる導電性ペーストであって、
Ｎｉを有する導電性粉末と、セラミック粒子からなる共材粒子と、を含み、
前記導電性粉末が、第１導電性粉末および第２導電性粉末からなり、前記第１導電性粉末の平均粒子径が０．０５〜０．４μｍであり、前記第２導電性粉末の平均粒子径が、前記第１導電性粉末の平均粒子径の１／２未満であり、
前記第２導電性粉末が、前記導電性粉末１００質量％中に、１５〜３５質量％含有され、
前記共材粒子が、前記導電性粉末１００質量％に対して、０質量％より多く、１０質量％以下含有されることを特徴とする導電性ペースト。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品に係り、さらに詳しくは、電極層の薄層化および多層化を実現し、高い静電容量および破壊電圧を得られ、しかも、誘電損失を抑制できる電子部品に関する。
【背景技術】
【０００２】
電子部品の一例としての積層セラミックコンデンサは、誘電体層と内部電極層とが交互に複数配置された積層構造の素子本体を有する。この素子本体の両端部には、一対の外部端子電極が形成してある。この積層セラミックコンデンサは、まず焼成前誘電体層と焼成前内部電極層とを必要枚数だけ交互に複数積層させて焼成前素子本体を製造し、次にこれを焼成した後、焼成後素子本体の両端部に一対の外部端子電極を形成して製造される。
【０００３】
焼成前誘電体層は、セラミックグリーンシートが用いられ、焼成前内部電極層は所定パターンの内部電極ペースト膜や金属薄膜などが用いられる。
【０００４】
セラミックグリーンシートは、シート法や延伸法などで製造することができる。シート法とは、誘電体粉末、バインダ、可塑剤および有機溶剤などを含む誘電体塗料を、ドクターブレード法などを用いてＰＥＴなどのキャリアシート上に塗布し、加熱乾燥させて製造する方法である。延伸法とは、誘電体粉末とバインダが溶媒に混合された誘電体懸濁液を押出成形して得られるフィルム状成形体を二軸延伸して製造する方法である。
【０００５】
所定パターンの内部電極ペースト膜は、印刷法により製造される。印刷法とは、Ｐｄ、Ａｇ−Ｐｄ、Ｎｉなどの金属を含む導電材と、バインダおよび有機溶剤などを含む導電性ペーストを、セラミックグリーンシート上に所定パターンで塗布形成する方法である。
【０００６】
このような積層セラミックコンデンサの製造に際しては、焼成前誘電体層と焼成前内部電極層とを同時に焼成することになる。このため、誘電体層と内部電極層との熱収縮挙動を近似させ、デラミネーションやクラックの発生を防止することが要求される。この要求に対し、誘電体層に含まれる誘電体粒子よりも粒径が小さい誘電体粒子を共材粒子として、内部電極ペーストに含ませて、誘電体層と内部電極層との熱収縮挙動を近似させている。
【０００７】
ところで、近年、各種電子機器の小型化により、電子機器の内部に装着される積層セラミックコンデンサの小型化および大容量化が進んでいる。この積層セラミックコンデンサの小型化および大容量化を進めるために、誘電体層および内部電極層をできる限り薄くし（薄層化）、かつできる限り多く積層する（多層化）必要がある。
【０００８】
これを解決するために、たとえば、特許文献１には、Ｎｉを主成分とする第１導電性粉末と、Ｎｉと貴金属との合金を主成分とする第２導電性粉末と、を含む導電性ペーストが開示されている。そして、この第１導電性粉末と第２導電性粉末との粒径比を特定の範囲とすることで、Ｎｉ粒子の粒成長を抑制し、内部電極層が実際に誘電体層を覆う面積比率（電極被覆率）を大きくし、その結果、高い静電容量を取得できることが記載されている。
【０００９】
ところが、電極被覆率が高いにもかかわらず、高い静電容量が得られないばかりか、破壊電圧までもが低下してしまうという問題が生じていた。そのため、高い静電容量を実現するには、被覆率だけでなく、別の観点からのアプローチが必要とされていた。
【特許文献１】特開２００７−２４２５９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、このような実状に鑑みてなされ、その目的は、特に内部電極層を薄層化および多層化した場合であっても、高い静電容量および破壊電圧を得ることができ、構造欠陥が抑制された電子部品を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る電子部品は、
内部電極層と誘電体層とを含む素子本体を有する電子部品であって、
前記内部電極層が少なくともＮｉを有し、
前記内部電極層の線被覆率が７５％以上、前記内部電極層の電極平均厚みが０．８μｍ以下、前記内部電極層の電極平均長さが３．０μｍ以上であり、
焼成後に前記内部電極層となる電極ペースト膜を形成するために用いられる導電性ペーストが、前記Ｎｉを有する導電性粉末と、セラミック粒子からなる共材粒子と、を含み、
前記共材粒子が、前記導電性粉末１００質量％に対して、０質量％より多く、１０質量％以下含有されることを特徴とする。
【００１２】
通常、焼成された電子部品においては、内部電極層を構成するＮｉの焼結状態等に起因して、内部電極層が形成されるべき箇所に、内部電極層が形成されていない部分（電極途切れ部）が存在している。
【００１３】
本発明では、電子部品を内部電極層に垂直な面で切断した面において、内部電極層に電極途切れ部が全く存在しないと仮定した場合に、内部電極層が誘電体層を被覆する長さの割合を１００％とし、内部電極層が誘電体層を実際に被覆している長さの割合を、線被覆率と定義する。
【００１４】
また、本発明では、素子本体の端部または内部電極層の一方の電極途切れ部から、素子本体の他方の端部または内部電極層の他方の電極途切れ部まで、内部電極層が連続している長さを、電極長さと定義する。そして、電子部品における電極長さの平均値を、平均電極長さと定義する。
【００１５】
また、電子部品における内部電極層の厚み（垂直方向の長さ）の平均値を、平均電極厚みと定義する。
【００１６】
本発明に係る電子部品においては、内部電極層が少なくともＮｉを有しており、かつ、内部電極層の平均電極厚み、平均電極長さおよび線被覆率を上記の範囲としている。このような電極構造を有し、上記の導電性ペーストに、共材が特定の含有量で含まれることで、本発明に係る電子部品は、高い静電容量および破壊電圧が得られ、しかもデラミネーションが効果的に防止される。
【００１７】
特に、平均電極長さを長くすることで、線被覆率が同じであっても、静電容量および破壊電圧をより向上させることができる。
【００１８】
好ましくは、前記導電性粉末が、第１導電性粉末および第２導電性粉末からなり、前記第１導電性粉末の平均粒子径が０．０５〜０．４μｍであり、前記第２導電性粉末の平均粒子径が、前記第１導電性粉末の平均粒子径の１／２未満である。第１導電性粉末および第２導電性粉末の平均粒子径を上記のように制御することで、上記の効果をさらに高めることができる。
【００１９】
好ましくは、前記第２導電性粉末が、前記導電性粉末１００質量％に対して、１５〜３５質量％含有される。第１導電性粉末と第２導電性粉末との重量比を上記の範囲とすることで、上記の効果をさらに高めることができる。
【００２０】
また、本発明に係る導電性ペーストは、焼成後に内部電極層となる電極ペースト膜を形成するために用いられる導電性ペーストであって、
Ｎｉを有する導電性粉末と、セラミック粒子からなる共材粒子と、を含み、
前記導電性粉末が、第１導電性粉末および第２導電性粉末からなり、前記第１導電性粉末の平均粒子径が０．０５〜０．４μｍであり、前記第２導電性粉末の平均粒子径が、前記第１導電性粉末の平均粒子径の１／２未満であり、
前記第２導電性粉末が、前記導電性粉末１００質量％中に、１５〜３５質量％含有され、
前記共材粒子が、前記導電性粉末１００質量％に対して、０質量％より多く、１０質量％以下含有されることを特徴とする。
【００２１】
本発明に係る導電性ペーストは、上記の構成を有していることにより、上記の電子部品の製造に好適に用いられる。
【００２２】
また、本発明において、電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品が例示される。
【発明の効果】
【００２３】
本発明に係る電子部品は、Ｎｉを有する内部電極層と、誘電体層と、を含む素子本体を有している。そして、内部電極層の平均電極厚み、平均電極長さ、線被覆率が特定の範囲内にある。このような電極構造を有していることで、高い静電容量および破壊電圧が得られる。また、内部電極層を形成するために用いる導電性ペーストに含まれる共材粒子（セラミック粒子）を上記の範囲で含有させることで、デラミネーションを効果的に防止することができる。
【００２４】
平均電極厚みを上記の範囲とすることで、内部電極層の薄層化および多層化を実現でき、同サイズであっても、電子部品としての静電容量を高めることができる。また、線被覆率は、上述したように、内部電極層が誘電体層を実際に被覆している長さの割合を表している。したがって、線被覆率が高いほど、静電容量に寄与できる内部電極層を確保することができ、その結果、静電容量を高めることができる。
【００２５】
これらに加え、本発明者らは、上述の平均電極長さにも着目し、この平均電極長さが長くなるほど、高い静電容量および破壊電圧が得られることを見いだした。すなわち、線被覆率が同じであっても、平均電極長さが長いほど、高い静電容量および破壊電圧を得ることができる。
【００２６】
さらには、導電性ペーストに含まれる導電性粉末として、平均粒子径の異なる第１導電性粉末および第２導電性粉末を用いることで、電極ペースト膜におけるＮｉ粒子の充填性が向上する。その結果、内部電極層の平均電極厚み、平均電極長さ、線被覆率を上記の範囲内とすることができ、上述の効果をさらに高めることができる。また、第１導電性粉末および第２導電性粉末の含有割合を特定の範囲とすることによっても、上述の効果をさらに高めることができる。すなわち、本発明に係る導電性ペーストは、上記の電子部品の製造に好適に用いられる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明を図面に示す実施形態に基づき説明する。ここにおいて、
図１は、本発明の一実施形態に係る積層セラミックコンデンサの概略断面図、
図２は、本発明の線被覆率、平均電極長さおよび平均電極厚みを説明するために、図１の積層セラミックコンデンサの中央付近IIを拡大した断面模式図である。
【００２８】
まず、本発明に係る電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。  
【００２９】
積層セラミックコンデンサ２
図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、コンデンサ素子４と、第１端子電極６と第２端子電極８とを有する。コンデンサ素子４は、誘電体層１０と、内部電極層１２とを有し、誘電体層１０の間に、これらの内部電極層１２が交互に積層してある。交互に積層される一方の内部電極層１２は、コンデンサ素子４の第１端部４ａの外側に形成してある第１端子電極６の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層１２は、コンデンサ素子４の第２端部４ｂの外側に形成してある第２端子電極８の内側に対して電気的に接続してある。
【００３０】
誘電体層１０の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび／またはチタン酸バリウムなどのペロブスカイト型結晶構造を有する誘電体材料で構成される。この誘電体層１０は、好ましくは、還元雰囲気焼成が可能な誘電体材料で構成してある。
【００３１】
また、本実施形態においては、各誘電体層１０の厚みは、好ましくは４μｍ以下、より好ましくは２μｍ以下に薄層化されている。
【００３２】
内部電極層１２を構成する導電材としては、Ｎｉを有していれば、特に制限されないが、ＮｉまたはＮｉ合金から構成されることが好ましい。
【００３３】
図１に示すように、内部電極層１２は、誘電体層１０を挟み込むように存在している。しかしながら、焼成後の内部電極層１２を拡大すると、通常、図２に示すように、内部電極が形成されるべき箇所に、内部電極が形成されていない部分（電極途切れ部）が存在する。この電極途切れ部２０は、焼成時において、Ｎｉ粒子が粒成長により球状化した結果、隣接していたＮｉ粒子との間隔が開き、Ｎｉが存在しなくなった領域である。
【００３４】
本実施形態では、コンデンサ２を内部電極層１２に垂直な面で切断した面において、内部電極層１２に電極途切れ部が存在しないと仮定した場合に、内部電極層が誘電体層を被覆する長さの割合を１００％とし、内部電極層が誘電体層を実際に被覆している長さの割合を線被覆率と定義する。
【００３５】
図２を用いて、具体的に説明すると、図２において、内部電極層１２ａ〜１２ｄの長さをＬ０とする。ここで、内部電極層１２ａは、長さがＬ１、Ｌ２、Ｌ３の電極部と、２つの電極途切れ部２０と、から構成される。同様に、内部電極層１２ｂは、長さＬ４、Ｌ５の電極部と、１つの電極途切れ部２０と、から構成される。内部電極層１２ｃおよび１２ｄも同様である。この場合、線被覆率は、下記の数１で表される。
【００３６】
【数１】
2010153486.tif 000002
【００３７】
なお、線被覆率が１００％のときは、各内部電極層が、それぞれ１本の直線として存在することになる。
【００３８】
本発明に係る電子部品においては、線被覆率が７５％以上である。線被覆率を上記の範囲とすることで、高い静電容量および破壊電圧を実現することができ、しかも、誘電損失を抑制できる。
【００３９】
また、本実施形態では、コンデンサ２を内部電極層１２に垂直な面で切断した面において、一方の電極途切れ部から他方の電極途切れ部まで連続している電極部の長さを、電極長さと定義し、その平均値を平均電極長さと定義する。
【００４０】
図２を用いて具体的に説明すると、図２において、両端が図２に現れている電極部の長さのみを測定し、その平均値を算出し、平均電極長さとする。ここでは、Ｌ２、Ｌ７、Ｌ１０、Ｌ１１の平均値を算出する。すなわち、平均電極長さ＝（Ｌ２＋Ｌ７＋Ｌ１０＋Ｌ１１）／４である。
【００４１】
なお、Ｌ１、Ｌ３〜Ｌ６、Ｌ８、Ｌ９、Ｌ１２の長さを持つ電極部は、その一端が、図２中に現れていない。そのため、これらの電極部の実際の電極長さは不明である。したがって、これらは、平均電極長さを算出する際には除かれる。
【００４２】
本発明に係る電子部品においては、平均電極長さが３．０μｍ以上である。平均電極長さを上記の範囲とすることで、高い静電容量および破壊電圧を実現することができる。特に、線被覆率が同じであっても、平均電極長さを長くすることで、より高い静電容量および破壊電圧を実現することができる。この理由は明らかではないが、内部電極層間に存在する誘電体層１０に引張応力が作用することで、比誘電率が高まることなどが考えられる。
【００４３】
さらに、本実施形態では、内部電極層および誘電体層の積層（垂直）方向における、内部電極層の長さを、電極厚みと定義し、その平均値を平均電極厚みと定義する。図２においては、内部電極層１２ａ〜１２ｄの電極厚みはＴ０である。したがって、平均電極厚みはＴ０となる。
【００４４】
本発明に係る電子部品においては、平均電極厚みが０．８μｍ以下である。平均電極厚みを上記の範囲とすることで、薄層化を実現することができ、その結果、同じ寸法であっても、高い静電容量を取得することができる。
【００４５】
図１において、端子電極６および８の材質は特に限定されないが、通常、銅や銅合金、ニッケルやニッケル合金などが用いられ、また、銀や銀とパラジウムの合金なども使用することができる。端子電極６および８の厚みも特に限定されないが、通常１０〜５０μｍ程度である。
【００４６】
積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦（０．４〜５．６ｍｍ、好ましくは０．４〜３．２ｍｍ）×横（０．２〜５．０ｍｍ、好ましくは０．２〜１．６ｍｍ）×厚み（０．１〜１．９ｍｍ、好ましくは０．１〜１．６ｍｍ）程度である。
【００４７】
次に、本実施形態に係る積層セラミックコンデンサ２の製造方法の一例を説明する。本実施形態の積層セラミックコンデンサ２としては、従来の積層セラミックコンデンサと同様に、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、端子電極を印刷または塗布して焼成することにより製造される。以下、製造方法について具体的に説明する。  
【００４８】
まず、焼成後に図１に示す誘電体層１０を構成することになるセラミックグリーンシートを形成するために、誘電体層用ペーストを準備する。  
【００４９】
誘電体層用ペーストは、通常、誘電体材料の原料と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
【００５０】
誘電体材料の原料としては、上述したチタン酸バリウムなどの複合酸化物や酸化物に加え、焼成により上記の複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択して用いればよく、混合して用いてもよい。誘電体材料の原料は、通常、平均粒子径が１μｍ以下、好ましくは０．５μｍ以下の粉末として用いられる。なお、きわめて薄いグリーンシートを形成するためには、グリーンシート厚みよりも細かい粉末を使用することが望ましい。
【００５１】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いられるバインダとしては、特に限定されず、エチルセルロース、ポリビニルブチラール、アクリル樹脂などの通常の各種バインダが例示される。
【００５２】
また、有機ビヒクルに用いられる有機溶剤も特に限定されず、テルピネオール、ブチルカルビトール、アセトン、トルエンなどの有機溶剤が用いられる。また、水系ペーストにおけるビヒクルは、水に水溶性バインダを溶解させたものである。水溶性バインダとしては特に限定されず、ポリビニルアルコール、メチルセルロース、ヒドロキシエチルセルロース、水溶性アクリル樹脂、エマルジョンなどが用いられる。誘電体ペースト中の各成分の含有量は特に限定されず、通常の含有量、たとえばバインダは１〜５重量％程度、溶剤（または水）は１０〜５０重量％程度とすればよい。
【００５３】
次に、焼成後に図１に示す内部電極層１２を構成することになる電極ペースト膜を形成するための導電性ペーストを準備する。
【００５４】
本実施形態では、内部電極層１２を形成するために用いる導電性ペーストは、導電性粉末と、セラミック粒子からなる共材粒子と、有機ビヒクルと、を混練して調製される。
【００５５】
導電性粉末は、少なくともＮｉを含み、ＮｉまたはＮｉ合金で構成されていることが好ましい。Ｎｉ合金としては、Ｍｎ、Ｃｒ、ＣｏおよびＡｌから選択される少なくとも１種の元素とＮｉとの合金が好ましく、Ｎｉ合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ、Ｆｅ、Ｍｇなどの各種微量成分が０．１重量％程度以下含まれていてもよい。
【００５６】
また、導電性粉末は、導電性ペースト全体に対して、好ましくは２０〜６０質量％で含まれる。
【００５７】
本実施形態では、導電性粉末は、第１導電性粉末と第２導電性粉末からなり、どちらも、ＮｉまたはＮｉ合金で構成されていることが好ましい。第１導電性粉末の平均粒子径は、好ましくは０．０５〜０．４μｍ、より好ましくは０．０５〜０．２μｍである。また、第２導電性粉末の平均粒子径は、第１導電性粉末の平均粒子径の１／２未満であることが好ましく、さらに好ましくは０．２５以下である。第１導電性粉末および第２導電性粉末の粒度分布のピークは、どちらも単一で、かつシャープであることが好ましい。
【００５８】
第１導電性粉末および第２導電性粉末の平均粒子径が上記の範囲にあることで、第２導電性粉末粒子が、粒子径の大きい第１導電性粉末粒子同士の空隙に入り込むことができ、電極ペースト膜におけるＮｉ粒子の充填性が向上する。その結果、線被覆率、平均電極長さ、平均電極厚みを本発明の範囲内とすることができ、高い静電容量と破壊電圧とを実現することができる。
【００５９】
第２導電性粉末の平均粒子径が上記の範囲から外れると、第２導電性粉末粒子が、第１導電性粉末粒子同士の空隙に入り込んだ場合、逆に、第１導電性粉末粒子間の距離が大きくなってしまい、Ｎｉ粒子の充填性が悪化してしまう傾向にある。
【００６０】
また、第２導電性粉末は、導電性粉末１００質量％中に、好ましくは１５〜３５質量％、より好ましくは２０〜３０質量％含有される。すなわち、第１導電性粉末および第２導電性粉末の含有割合が、質量比で、８５：１５〜６５：３５であることが好ましい。
【００６１】
第１導電性粉末および第２導電性粉末の含有割合が上記の範囲内にある場合に、電極ペースト膜におけるＮｉ粒子の充填性が良好になる。
【００６２】
共材粒子は、セラミック粒子であれば、特に制限されないが、ペロブスカイト型結晶構造を有するセラミック粒子であることが好ましく、誘電体層用ペーストに含まれる誘電体材料の原料と同様の組成を有するセラミック粒子であることがより好ましい。共材粒子が導電性ペーストに含まれることにより、共材粒子が、Ｎｉ粒子の周囲に介在し、焼成段階におけるＮｉ粒子の粒成長を抑制する。
【００６３】
共材粒子の含有量は、導電性粉末１００質量％に対して、０質量％より多く、１０質量％以下、好ましくは０質量％より多く、５質量％以下、より好ましくは０質量％より多く、４質量％以下である。
【００６４】
共材粒子が含まれていない場合には、焼結体にデラミネーションが発生する傾向にある。逆に、共材粒子の含有量が多すぎると、電極ペースト膜におけるＮｉの充填性が悪くなるため、平均電極長さが短くなってしまい、その結果、静電容量が小さくなってしまう。また、電極ペースト膜におけるＮｉの粗密差が大きくなるため、電極厚みのバラツキが大きくなってしまい、その結果、破壊電圧も低下する傾向にある。なお、共材粒子が導電性ペースト中に微量含まれていれば、本発明の効果を得ることができるため、共材粒子の含有量はできる限り少ない方が好ましい。
【００６５】
また、共材粒子の平均粒径についても、特に制限はないが、導電性粉末の平均粒径よりも小さいことが好ましく、具体的には、０．０１〜０．１μｍが好ましい。
【００６６】
有機ビヒクルとしては、上記した誘電体層用ペーストと同様のものを使用すればよい。また、グリーンシートとの接着性を改善する目的で可塑剤または粘着剤をさらに含んでいてもよいし、導電体粒子および共材の分散性の向上とペーストの安定性を改善する目的で分散剤をさらに含んでいてもよい。
【００６７】
導電性ペーストは、上記各成分を、ボールミルや３本ロールミルなどで混合し、スラリー化することにより作製することができる。
【００６８】
次に、上記にて作製した誘電体層用ペーストを用いて、ダイコート法、ドクターブレード法などにより、支持体としてのキャリアシート上に、グリーンシートを形成する。グリーンシートの厚みは、２μｍ以下とすることが好ましい。グリーンシートをこのような厚みで形成することにより、焼成後の誘電体層１０の厚みを、所望の厚みとすることができる。
【００６９】
次に、上記にて作製した導電性ペーストを用いて、印刷法などの厚膜形成方法により、好ましくは１μｍ以下、より好ましくは０．８μｍ以下の厚みで、グリーンシートの表面に電極ペースト膜を形成する。上記の導電性ペーストを用いて電極ペースト膜を形成することにより、焼成後の内部電極層１２の厚みを、好ましくは０．８μｍ以下、より好ましくは０．７μｍ以下と薄層化することができる。
【００７０】
次に、内部電極ペースト膜が形成されたグリーンシートを、内部電極ペースト膜が形成されていないグリーンシート（外層用グリーンシート）の上に積層し、その前または後に、キャリアシートを剥離する。そして、この作業を繰り返し、内部電極ペースト膜が形成されたグリーンシートを所望の積層数まで複数積層する。そして、最後に外層用グリーンシートを積層して、焼成前の積層体を得る。この積層体を所定サイズに切断し、グリーンチップを得て、脱バインダ処理を施す。
【００７１】
具体的な脱バインダ処理条件としては、保持温度：２００〜７００℃、保持時間：０．５〜２０時間、雰囲気：大気中または加湿したＮ２  とＨ２  との混合ガスとすることが好ましい。
【００７２】
次いで、脱バインダ処理を行ったグリーンチップについて、焼成および熱処理を施す。
【００７３】
焼成は、保持温度：１０５０〜１３５０℃、保持時間：０．５〜８時間、雰囲気ガス：加湿したＮ２  とＨ２  との混合ガス等の条件とすることが好ましい。
【００７４】
ただし、焼成時の雰囲気中の酸素分圧は、１０−２Ｐａ以下とすることが好ましい。前記範囲を超えると、内部電極層が酸化する傾向にあり、また、酸素分圧があまり低すぎると、内部電極層の電極材料が異常焼結を起こし、途切れてしまう傾向にある。
【００７５】
このような焼成を行った後の熱処理（アニール）は、保持温度または最高温度を、好ましくは９００℃以上として行うことが好ましい。熱処理時の保持温度または最高温度が、前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のＮｉが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。熱処理の際の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、好ましくは１０−３Ｐａ〜１Ｐａである。前記範囲未満では、誘電体層１０の再酸化が困難であり、前記範囲をこえると内部電極層１２が酸化する傾向にある。
【００７６】
そして、そのほかの熱処理条件としては、保持時間：０〜６時間、雰囲気用ガス：加湿したＮ２  ガス等とすることが好ましい。
【００７７】
また、脱バインダ処理、焼成および熱処理は、それぞれを連続して行っても、独立に行ってもよい。
【００７８】
このようにして得られた焼結体（素子本体４）には、例えばバレル研磨、サンドブラスト等にて端面研磨を施し、端子電極用ペーストを焼きつけて端子電極６，８が形成される。端子電極用ペーストの焼成条件は、例えば、加湿したＮ２  とＨ２  との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。そして、必要に応じ、端子電極６，８上にめっき等を行うことによりパッド層を形成する。なお、端子電極用ペーストは、上記した導電性ペーストと同様にして調製すればよい。  
【００７９】
このようにして製造された本発明の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【００８０】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００８１】
たとえば、上述した実施形態では、本発明に係る電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子部品としては積層セラミックコンデンサに限らず、誘電体層を有する電子部品であれば何でもよい。
【実施例】
【００８２】
以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。
【００８３】
実施例１〜４、比較例１、２
導電性ペーストの作製
まず、導電性粉末としての平均粒径０．２μｍであるＮｉ粉末１００質量％に対して、共材粒子（セラミック粒子）として、平均粒径０．０３μｍのＢａＴｉＯ３  粉末を表１に示す量で加え、さらに、有機ビヒクル（バインダ樹脂としてエチルセルロース樹脂４．５質量％をターピネオール２２８質量％に溶解したもの）を加え、３本ロールにより混練し、スラリー化して、内部電極形成用の導電性ペーストを得た。なお、比較例１では、共材粒子を添加しなかった。
【００８４】
なお、Ｎｉ粉末は、以下のようにして作製した。まず、Ｎｉのスパッタリングターゲットを用いて、スパッタリング法により、Ｎｉ薄膜を得た。次に、得られたＮｉ薄膜を、乳鉢で粗粉砕した後、ボールミルで微粉砕した。これを回収した後、分級して、Ｎｉ粉末を作製した。
【００８５】
得られたＮｉ粉末の平均粒子径は、Ｎｉ粉末を３００００〜３０００００倍の視野でＳＥＭ観察し、視野中の５００個以上のＮｉ粒子の面積径の平均値から算出した。また、粒度分布は単一のピークであった。
【００８６】
誘電体層用ペーストの作製
ＢａＴｉＯ３  を主成分とする誘電体材料と、有機ビヒクルとを、ボールミルで混合し、誘電体層用ペーストを得た。有機ビヒクルは、誘電体材料１００質量％に対して、バインダとしてポリビニルブチラール：６質量％、可塑剤としてフタル酸ビス（２エチルヘキシル）（ＤＯＰ）：３質量％、酢酸エチル：５５質量％、トルエン：１０質量％、剥離剤としてパラフィン：０．５質量％の配合とした。
【００８７】
グリーンシートの形成 
まず、上記の誘電体層用ペーストを用いて、ＰＥＴフィルム上に、ワイヤーバーコーターを用いて、乾燥後の厚みが１．０μｍとなるようにグリーンシートを形成した。
【００８８】
電極ペースト膜の形成 
上記で作製した導電性ペーストを用いて、スクリーン印刷により、グリーンシートの表面に、乾燥後の厚みが０．８μｍとなるように所定パターンの電極ペースト膜を形成した。
【００８９】
最終積層体（焼成前素子本体）の形成 
次に、電極ペースト膜およびグリーンシートを次々に積層し、最終的に、５０層の電極ペースト膜が積層された最終積層体を得た。
【００９０】
焼結体の作製 
次いで、最終積層体を所定サイズに切断してグリーンチップを得て、脱バインダ処理、焼成およびアニール（熱処理）を行って、チップ形状の焼結体を作製した。
【００９１】
脱バインダは、保持温度：２００〜４００℃、保持時間：０．５〜２０時間、雰囲気ガス：加湿したＮ２  とＨ２  の混合ガス、の条件で行った。
【００９２】
焼成は、保持温度：１０００〜１３００℃、保持時間：０．５〜８時間、雰囲気ガス：加湿したＮ２  とＨ２  の混合ガス、酸素分圧：１０−７Ｐａ、の条件で行った。
【００９３】
アニール（再酸化）は、保持温度：１０５０℃、保持時間：２時間、雰囲気ガス：加湿したＮ２  ガス、酸素分圧：１０−１Ｐａ、の条件で行った。なお、雰囲気ガスの加湿には、ウェッターを用い、水温を０〜７５℃とした。
【００９４】
次いで、チップ形状の焼結体の端面をサンドブラストにて研磨したのち、端子電極用ペーストを端面に転写し、加湿したＮ２  ＋Ｈ２  雰囲気中において、８００℃にて１０分間焼成して端子電極を形成し、図１に示す構成の積層セラミックコンデンサの試料を得た。
【００９５】
このようにして得られた各試料のサイズは、２．０ｍｍ×１．２ｍｍ×０．５ｍｍであり、内部電極層に挟まれた誘電体層の数は５０、その平均厚さは１．０μｍであった。
【００９６】
得られたコンデンサ試料について、焼成後の内部電極層の平均電極厚み、平均電極長さおよび線被覆率を、以下の方法により、それぞれ測定した。  
【００９７】
平均電極厚み
まず、得られたコンデンサ試料を内部電極に垂直な面で切断し、その切断面を研磨し、その研磨面の複数箇所を金属顕微鏡で観察した。次に、金属顕微鏡で観察した画像についてデジタル処理を行うことにより焼結後の各内部電極層の厚みを求め、その平均値を算出し、これを平均電極厚みとした。結果を表１に示す。
【００９８】
平均電極長さ
平均電極長さは、上記の研磨面において、ある電極途切れ部から、もう一方の電極途切れ部までの長さを測定し、その平均値を算出して求めた。結果を表１に示す。
【００９９】
線被覆率
線被覆率は、上記の研磨面において、内部電極層に電極途切れ部が全く無いとして仮定した場合に、内部電極層が誘電体層を被覆する長さの割合を１００％とし、内部電極層が誘電体層を実際に被覆している長さの割合を計算することにより求めた。
【０１００】
なお、平均電極長さおよび線被覆率は、視野６９μｍ×６９μｍについて測定したレーザー顕微鏡写真２０枚を使用して求めた。また、平均電極長さは、上記の視野内に観察した内部電極の両端が存在するものについてのみ測定した。結果を表１に示す。
【０１０１】
さらに、各試料について電気特性（静電容量、破壊電圧）を、次のようにして評価した。
【０１０２】
静電容量
静電容量Ｃ（単位はμＦ）は、コンデンサ試料に対し、基準温度２５℃でデジタルＬＣＲメータ（ＹＨＰ社製４２７４Ａ）にて、周波数１ｋＨｚ，入力信号レベル（測定電圧）０．５Ｖｒｍｓの条件下で測定した。また、この静電容量の測定は、５０個のコンデンサ試料について行い、その平均値を静電容量とした。静電容量Ｃは、好ましくは２．０μＦ以上を良好とした。結果を表１に示す。
【０１０３】
破壊電圧
コンデンサ試料に対し、温度２５℃において、直流電圧を１０Ｖ／ｓの条件で印加し、２ｍＡの電流が流れた時の誘電体層厚みに対する電圧値（単位：Ｖ）を破壊電圧とした。破壊電圧を測定することにより、コンデンサ試料の耐圧を評価した。また、この破壊電圧の測定は、５０個のコンデンサ試料について行い、その平均値を破壊電圧とした。破壊電圧は、好ましくは５０Ｖ以上とした。結果を表１に示す。
【０１０４】
実施例５〜８、比較例３
導電性粉末として、平均粒子径０．２μｍのＮｉ粉末（第１導電性粉末）と、平均粒子径を表１に示す値としたＮｉ粉末（第２導電性粉末）を用いた以外は、実施例２と同様にして、導電性ペーストを調製し、これを用いてコンデンサ試料を作製し、特性評価を行った。第１導電性粉末および第２導電性粉末の粒子径比は表１に示す値であった。なお、第１導電性粉末と第２導電性粉末との質量比は７７：２３であった。結果を表１に示す。
【０１０５】
実施例９〜１１
第１導電性粉末および第２導電性粉末の粒子径比が０．１５となるように、第１導電性粉末および第２導電性粉末の平均粒子径を表１に示す値に変更した以外は、実施例６と同様にして、導電性ペーストを調製し、これを用いてコンデンサ試料を作製し、特性評価を行った。結果を表１に示す。
【０１０６】
実施例１２〜１４、比較例４、５
導電性粉末に対する共材粒子の含有量を表１に示す値に変更した以外は、実施例６と同様にして、導電性ペーストを調製し、これを用いてコンデンサ試料を作製し、特性評価を行った。結果を表１に示す。
【０１０７】
実施例１５、１６
第１導電性粉末と第２導電性粉末との重量比を表１に示す値に変更した以外は、実施例６と同様にして、導電性ペーストを調製し、これを用いてコンデンサ試料を作製し、特性評価を行った。結果を表１に示す。
【０１０８】
【表１】
2010153486.tif 000003
【０１０９】
表１より、導電性ペーストに共材粒子（セラミック粒子）が含有されない場合（比較例１）には、焼結体にデラミネーションが発生してしまい、特性が測定できなかった。また、導電性粉末に対して、共材粒子（セラミック粒子）の含有量が多すぎる場合（比較例２）には、電極ペースト膜におけるＮｉの充填性が悪くなるため、線被覆率が低下し、平均電極長さが短くなり、さらには平均電極厚みが大きくなってしまう。その結果、静電容量が低下し、破壊電圧も低下していることが確認できる。
【０１１０】
これに対し、共材粒子の含有量が本発明の範囲内である場合（実施例１〜４）には、共材粒子がＮｉの粒成長を抑制し、デラミネーションの発生を抑えつつ、電極ペースト膜におけるＮｉの充填性を高くすることができるため、線被覆率、平均電極長さ、平均電極厚みを本発明の範囲内とすることができる。その結果、高い静電容量および破壊電圧が得られることが確認できる。
【０１１１】
第２導電性粉末の平均粒子径が、第１導電性粉末の平均粒子径の１／２未満である場合（実施例５〜８）には、第１導電性粉末粒子同士の空隙に、第２導電性粉末が入り込むため、電極ペースト膜におけるＮｉ粒子の充填性が良好になる。その結果、線被覆率、平均電極長さ、平均電極厚みを本発明の範囲内とすることができ、高い静電容量および破壊電圧が得られることが確認できる。
【０１１２】
一方、第２導電性粉末の平均粒子径が、第１導電性粉末の平均粒子径の１／２以上である場合（比較例３）には、第２導電性粉末が、第１導電性粉末粒子同士の空隙に入ると、かえって第１導電性粉末粒子間の距離が大きくなってしまう。その結果、電極ペースト膜におけるＮｉ粒子の充填性が悪化し、線被覆率、平均電極長さ、平均電極厚みを本発明の範囲内とすることができず、静電容量および破壊電圧が悪化してしまう。
【０１１３】
第１導電性粉末の平均粒子径を、本発明の好ましい範囲内で変化させた場合（実施例６、実施例９〜１１）には、線被覆率、平均電極長さ、平均電極厚みを本発明の範囲内とすることができ、高い静電容量および破壊電圧が得られることが確認できる。
【０１１４】
導電性粉末として、第１導電性粉末と第２導電性粉末とを用いた場合（実施例６、実施例１２〜１４）であっても、共材粒子の含有量が本発明の範囲内とすることで、実施例１〜４と同様の傾向にある。一方、共材粒子の含有量が本発明の範囲外の場合（比較例４、５）にも、比較例１、２と同様の傾向にあることが分かる。
【０１１５】
導電性粉末中における第２導電性粉末の含有割合が、本発明の好ましい範囲内である場合（実施例６、実施例１５、１６）には、線被覆率、平均電極長さ、平均電極厚みを本発明の範囲内とすることができ、高い静電容量および破壊電圧が得られることが確認できる。
【図面の簡単な説明】
【０１１６】
【図１】図１は、本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。
【図２】図２は、本発明の線被覆率、平均電極長さおよび平均電極厚みを説明するために、図１の積層セラミックコンデンサの中央付近IIを拡大した断面模式図である。
【符号の説明】
【０１１７】
２…  積層セラミックコンデンサ
４…  コンデンサ素体
４ａ…  第１端部
４ｂ…  第２端部
６，８…  端子電極
１０…  誘電体層
１２、１２ａ〜１２ｄ…  内部電極層
２０…  電極途切れ部
【図１】
2010153486.tif 000004
【図２】
2010153486.tif 000005