(57)【要約】      （修正有）【課題】オン抵抗及びゲートリーク電流の小さいノーマリオフ型の電界効果半導体装置及びその製造方法を提供すること。【解決手段】電流通路を形成するための少なくとも１つの半導体層を有している主半導体領域と、前記主半導体領域の一方の主面上に配置された第１の主電極６と、前記主半導体領域の一方の主面上に前記第１の主電極６から離間して配置された第２の主電極７と、前記主半導体領域の一方の主面上における前記第１の主電極と前記第２の主電極との間に配置されたゲート電極８と、前記主半導体領域と前記ゲート電極８との間に配置された金属酸化物半導体膜１０とを備えている電界効果半導体装置の製造方法であって、前記金属酸化物半導体膜１０を構成する金属材料を含有する薄膜を、前記主半導体領域上に蒸着させることを特徴とする電界効果半導体装置の製造方法。【選択図】図１
2010153748.tif 000002
【特許請求の範囲】
【請求項１】
電流通路を形成するための少なくとも１つの半導体層を有している主半導体領域と、前記主半導体領域の一方の主面上に配置され且つ前記電流通路を形成するための前記半導体層に電気的に結合された第１の主電極と、前記主半導体領域の一方の主面上に前記第１の主電極から離間して配置され且つ前記電流通路を形成するための前記半導体層に電気的に結合された第２の主電極と、前記半導体層の前記電流通路を制御するために前記主半導体領域の一方の主面上における前記第１の主電極と前記第２の主電極との間に配置されたゲート電極と、前記主半導体領域と前記ゲート電極との間に配置され且つ前記電流通路を形成するための前記半導体層のキャリアを低減する機能を有している金属酸化物半導体膜とを備えている電界効果半導体装置の製造方法であって、
前記金属酸化物半導体膜を構成する金属材料を含有する薄膜を、前記主半導体領域上に蒸着させることを特徴とする電界効果半導体装置の製造方法。
【請求項２】
前記キャリアを低減する機能を高くするために、酸素を前記薄膜にイオン注入することを特徴とする請求項１記載の電界効果半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電子移動度トランジスタ即ちＨＥＭＴ( High Electron Mobility Transistor)、２次元電子キャリアガス層を電流通路とするダイオード、メタル・セミコンダクタ電界効果トランジスタ即ちMESFET（Metal Semiconductor Filed Effect Transistor）等の電界効果半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電界効果トランジスタの一種である従来のＨＥＭＴは、シリコン、サファイア等の基板の上にバッファ層を介して形成されたアンドープＧａＮ等の窒化物半導体から成る電子走行層と、ｎ型不純物がドープされた又はアンドープのＡｌＧａＮ等の窒化物半導体から成る電子供給層又はバリア層と、電子供給層の上に形成されたソース電極とドレイン電極とゲート電極（ショットキー電極）とを有している。ＡｌＧａＮ等から成る電子供給層のバンドギャップはＧａＮ等から成る電子走行層のバンドギャップよりも大きく、またＡｌＧａＮ等から成る電子供給層の格子定数はＧａＮ等から成る電子走行層の格子定数よりも小さい。電子走行層の上にこれよりも格子定数が小さい電子供給層を配置すると、電子供給層に伸張性歪み即ち引っ張り応力が生じ、ピエゾ分極する。電子供給層は自発分極もするので、ピエゾ分極と自発分極とに基づく電界の作用で電子走行層と電子供給層とのヘテロ接合面の近傍に周知の２次元電子ガス層即ち２ＤＥＧ層が生じる。２ＤＥＧ層は周知のようにドレイン電極とソース電極との間の電流通路（チャネル）として機能し、この電流通路を流れる電流はゲート電極に印加されるバイアス電圧で制御される。
【０００３】
ところで、一般的な構成のＨＥＭＴは、ゲート電極にゲート制御電圧を印加しない状態（ノーマリ状態）でソース電極とドレイン電極との間に電流が流れる特性即ちノーマリオン（normally - on）特性を有する。ノーマリオン特性のＨＥＭＴをオフ状態に保つためにはゲート電極を負電位にするための負電源が必要になり、電気回路が必然的に高価になる。従って、従来のノーマリオン特性のＨＥＭＴの使い勝手は良くない。
【０００４】
そこで、ノーマリオフ（normally - off）特性を有するヘテロ接合電界効果半導体装
置の開発が進められている。ノーマリオフ特性を得るための代表的の方法として、
（１）電子供給層にリセス（凹部）を形成し、このリセスで薄くなった電子供給層の上に
ゲート電極を形成する方法、
（２）特開２００４−２７３４８６号公報（特許文献１）に開示されているように、ゲー
ト電極と電子供給層との間にｐ型窒化物半導体から成るｐ型半導体層を配置する方法等が知られている。
【０００５】
上記（１）の方法に従ってリセスによって電子供給層が部分的に薄くなると、電子供給層の薄くなった部分のピエゾ分極及び自発分極に基づく電界が弱くなる。このため、リセスのために弱くなった電子供給層のピエゾ分極及び自発分極に基づく電界が、ゲート電極と電子供給層との間のビルトインポテンシャル（built−in potential）、即ち、ゲート電極のバイアス電圧がゼロの状態におけるゲート電極と電子供給層との間の電位差によって打ち消され、電子走行層のゲート電極に対向する部分から２ＤＥＧ層が消失する。この結果、ゲート電極にゲート制御電圧を加えない状態においてドレイン・ソース間がオフ状態になり、ノーマリオフ特性が得られる。
【０００６】
上記（２）の方法に従ってゲート電極の下にｐ型半導体層を配置すると、ｐ型半導体層がゲート電極の直下の電子走行層の電位を持ち上げて２ＤＥＧ層の電子を枯渇させ、ゲート電極の下の２ＤＥＧ層が消失し、ノーマリオフ特性が得られる。
【特許文献１】特開２００４−２７３４８６
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の方法を用いた場合、以下のような問題点がある。
上記（１）の方法に従うＨＥＭＴの閾値は例えば＋１Ｖ以下のように比較的小さく、ノイズによって誤動作し易いという問題点、及びショットキー電極から成るゲート電極にプラスのゲート制御電圧が印加されると、比較的大きいリーク電流が流れるという問題点、リセスの深さのバラツキによって閾値電圧が大きく変化するという問題点、及びゲート電極の下の電子供給層（バリア層）の薄い部分は、ＨＥＭＴをオン状態（導通状態）にするための制御電圧がゲート電極に印加された時においても電子走行層に対して電子を供給する能力が低いため、ゲート電極に対向する電子走行層に電子濃度が十分に高い２DEG層を形成することができず、ドレイン電極とソース電極との間のオン抵抗が比較的高くなる。
また、上記（２）の方法は、高い正孔濃度を有するｐ型窒化物半導体から成るｐ型半導体層を容易に得ることが難しいという問題点、高い正孔濃度を有するｐ型半導体層を得ることができない時には、電子供給層を薄く形成するか、又はＡｌＧａＮ又はＡｌＩｎＧａＮ等から成る電子供給層のＡｌの割合を低くすることが要求され、この結果として２ＤＥＧ層の電子濃度が低下し、ソース電極とドレイン電極との間のオン抵抗が高くなる。
【０００８】
上述のＨＥＭＴと同様な問題は、２ＤＥＧ層を利用したダイオード、及びＨＥＭＴ以外の電界効果半導体装置（例えばMESFET）等においてもある。
【０００９】
従って、本発明が解決しようとする課題は、オン抵抗及びゲートリーク電流の小さいノーマリオフ型の電界効果半導体装置が要求されていることであり、本発明は上記要求に応えることができる電界効果半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
上記の課題を解決するため、本発明の発明者らは、ゲート電極と電子供給層との間にｐ型金属酸化物半導体膜を配置した電界効果半導体装置及びその製造方法を開発した（特願２００８−７３６０３）。本発明は、この発見に基づいてなされたものである。
【００１１】
請求項１の発明に係る電界効果半導体装置の製造方法は、電流通路を形成するための少なくとも１つの半導体層を有している主半導体領域と、前記主半導体領域の一方の主面上に配置され且つ前記電流通路を形成するための前記半導体層に電気的に結合された第１の主電極と、前記主半導体領域の一方の主面上に前記第１の主電極から離間して配置され且つ前記電流通路を形成するための前記半導体層に電気的に結合された第２の主電極と、前記半導体層の前記電流通路を制御するために前記主半導体領域の一方の主面上における前記第１の主電極と前記第２の主電極との間に配置されたゲート電極と、前記主半導体領域と前記ゲート電極との間に配置され且つ前記電流通路を形成するための前記半導体層のキャリアを低減する機能を有している金属酸化物半導体膜とを備えている電界効果半導体装置の製造方法であって、前記金属酸化物半導体膜を構成する金属材料を含有する薄膜を、前記主半導体領域上に蒸着させることを特徴とする。
【００１２】
また、請求項２の発明に係る電界効果半導体装置の製造方法は、前記前記キャリアを低減する機能を高くするために、酸素を前記薄膜にイオン注入することを特徴とする。
【発明の効果】
【００１３】
本発明の各請求項に係る発明によれば、オン抵抗及びゲートリーク電流の小さいノーマリオフ型の電界効果半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
次に、図面を参照して本発明の実施形態に係るヘテロ接合型電界効果半導体装置を説明する。
【００１５】
（第１の実施例）
図１（Ａ）に示す本発明の実施例１に従うヘテロ接合型電界効果半導体装置は、単結晶シリコン半導体から成る基板１と、この基板１の一方の主面１ａの上にバッファ層２を介して順次に配置された第１の半導体層としての電子走行層４と第２の半導体層としての電子供給層５とから成る主半導体領域３と、主半導体領域３の上に配置された第１の主電極としてのソース電極６、第２の主電極としてのドレイン電極７及びゲート電極８と、主半導体領域３の上に配置されたシリコン酸化物から成る絶縁膜９と、本発明に従うｐ型金属酸化物半導体膜１０と、ゲートフィールドプレート１１と、を備えている。このヘテロ接合型電界効果半導体装置は典型的なＨＥＭＴと異なる絶縁ゲート構造を有するが、典型的なＨＥＭＴと同様な原理で動作するので、ＨＥＭＴ又はＨＥＭＴ型半導体装置と呼ぶこともできる。以下、図１の各部を詳しく説明する。
【００１６】
基板１は、一方の主面１ａとこれに対向する他方の主面１ｂとを有し、且つバッファ層２及び主半導体領域３のための半導体材料をエピタキシャル成長させるための成長基板として機能し、且つこれ等を機械的に支持するための支持基板として機能する。本実施例では、コストの低減を図るために基板１がシリコンで形成されている。しかし、基板１をシリコン以外のシリコンカーバイト（ＳｉＣ）等の半導体、又はサファイア、セラミック等の絶縁体で形成することもできる。
【００１７】
基板１の一方の主面１ａ上のバッファ層２は、周知のＭＯＣＶＤ法等のエピタキシャル成長法で形成されている。図１では、図示を簡略化するためにバッファ層２が１つの層で示されているが、実際には複数の層で形成されている。即ち、このバッファ層２は、ＡｌＮ（窒化アルミニウム）から成る第１のサブレイヤ−（第１の副層）とＧａＮ（窒化ガリウム）から成る第２のサブレイヤー（第２の副層）とが交互に積層された多層構造バッファである。なお、このバッファ層２はＨＥＭＴの動作に直接に関係していないので、これを省くこともできる。また、バッファ層２の半導体材料をＡｌＮ、ＧａＮ以外の窒化物半導体又は３−５族化合物半導体に置き換えること、又は単層構造のバッファ層にすることもできる。
【００１８】
主半導体領域３は互いに対向する一方の主面１３と他方の主面１４とを有し、第１の半導体層としての電子走行層４は一方の主面１３側に配置され、第２の半導体層としての電子供給層５は電子走行層４と他方の主面１４との間に配置されている。電子走行層４は、第１の窒化物半導体から成り、０．３〜１０μｍの厚さに形成されている。この電子走行層４は、この上の電子供給層５とのヘテロ接合面の近傍に電流通路（チャネル）として機能する２次元キャリアガス層としての２次元電子ガス層（２ＤＥＧ層）１２（点線で示す）を得るためのものであって、周知のＭＯＣＶＤ法でエピタキシャル成長されたアンドープＧａＮ（窒化ガリウム）から成る。なお、電子供給層５は、ＧａＮ以外の例えば
ＡｌaＩｎbＧａ1-a-bＮ，
ここで、ａは０≦ａ＜１、ｂは０≦ｂ＜１を満足する数値、
等の窒化物半導体、又は別の化合物半導体で形成することもできる。
【００１９】
電子走行層４の上に形成された電子供給層５は、電子走行層４よりも大きいバンドギャップを有し且つ電子走行層４よりも小さい格子定数を有する第２の窒化物半導体によって好ましくは１０〜５０ｎｍ（例えば２５ｎｍ）の厚みに形成されている。この実施例の電子供給層５は、周知のＭＯＣＶＤ法でエピタキシャル成長されたアンドープＡｌ0.3Ｇａ0.7Ｎから成る。なお、電子供給層５を、Ａｌ0.3Ｇａ0.7Ｎ以外の例えば次式で示す窒化物半導体で形成することもできる。
ＡｌxＩｎyＧａ1-x-yＮ，
ここで、ｘは０＜ｘ＜１、ｙは０≦ｙ＜１を満足する数値であり、ｘの好ましい値は０．１〜０．４であり、より好ましい値は０．３である。
【００２０】
この電子供給層５を、アンドープのＡｌxＩｎyＧａ1-x-yＮで形成する代りに、ｎ型（第１導電型）の不純物を添加したＡｌxＩｎyＧａ1-x-yＮから成る窒化物半導体、又は別の組成の窒化物半導体、又は別の化合物半導体で形成することもできる。
【００２１】
主半導体領域３の一方の主面１３にソース電極６及びドレイン電極７が配置され且つ凹部（リセス）１５が設けられている。凹部１５は、主半導体領域３の一方の主面１３のソース電極６及びドレイン電極７との間にドライエッチングで形成され、且つ底面１６と対の側面１７とを有し、且つ電子供給層５の厚みよりも浅く形成されている。従って、凹部１５の底面１６と電子走行層４との間に電子供給層５の薄い残存部１８がある。この電子供給層５の残存部１８の厚みは０〜２０ｎｍ、より好ましくは２〜１５ｎｍ、最も好ましくは３〜８ｎｍであり、図１では５ｎｍである。
【００２２】
なお、凹部１５を設けなくともノーマリオフ特性が得られる場合には、凹部１５を省き、電子供給層５の平坦な主面上にｐ型金属酸化物半導体膜１０を配置することもできる。また、凹部１５の側面１７を傾斜面とすることもできる。
【００２３】
シリコン酸化物から成る絶縁膜９は、主半導体領域３の一方の主面１３即ち電子供給層５の一方の主面のソース電極６、ドレイン電極７及び凹部１５が形成されている部分以外に配置されている。更に詳細には、シリコン酸化物から成る絶縁膜９は、ＳｉＯX（ここで、ｘは１〜２の数値を示し、好ましくは２である。）から成り、好ましくはプラズマＣＶＤ（化学気相成長法）によって、好ましくは３００〜７００ｎｍ（例えば５００ｎｍ）の厚みに形成され、圧縮応力即ち圧縮性歪み（例えば４．００×１０9ｄｙｎ／ｃｍ2）を発生する性質を有し、２次元キャリアガス層１２のキャリア濃度を高めるために寄与する。即ち、シリコン酸化物から成る絶縁膜９の下にはＡｌＧａＮから成る電子供給層５が配置されているので、シリコン酸化物から成る絶縁膜９の圧縮応力が電子供給層５に作用すると、この反作用で電子供給層５に伸張性歪み即ち引張り応力が生じ、電子供給層５のピエゾ分極が強められ、２次元電子ガス層（２ＤＥＧ層）１２における電子濃度が増大する。この電子濃度の増大はヘテロ接合型電界効果半導体装置のオン時におけるソース電極６とドレイン電極７との間の抵抗の低減に寄与する。シリコン酸化物から成る絶縁膜９は凹部１５の中には配置されず、凹部１５に対応した開口を有する。シリコン酸化物から成る絶縁膜９の開口の壁面即ち凹部１５の入口に隣接している側面１９は５〜６０度の傾斜を有している。
【００２４】
なお、シリコン酸化物から成る絶縁膜９を、スパッタリング等の別の方法で形成することもできる。しかし、主半導体領域３の一方の主面１３の結晶ダメージを少なくし、表面準位（トラップ）を少なくし、電流コラプスを抑制するために、プラズマＣＶＤが最も優れている。また、絶縁膜９をシリコン酸化物以外の別な絶縁材料（例えばシリコン窒化物）等で形成することもできる。
【００２５】
本発明に従うｐ型金属酸化物半導体膜１０は、凹部１５の底面１６、側面１７及びシリコン酸化物から成る絶縁膜９の一部を覆うように配置され、電子供給層５よりも大きい抵抗率を有する金属酸化物半導体材料で形成され、好ましくは３〜１０００ｎｍ、より好ましくは１０〜５００ｎｍの厚みを有する。ｐ型金属酸化物半導体膜１０が３ｎｍよりも薄くなると、ノーマリオフ特性が良好に得られなくなり、１０００ｎｍよりも厚くなると、ゲート電極８の制御によるターンオン特性が悪くなる。
【００２６】
なお、ｐ型金属酸化物半導体膜１０を絶縁膜９の上に延在させないように凹部１５に限定して形成することもできる。
【００２７】
この実施例のｐ型金属酸化物半導体膜１０はマグネトロンスパッタリングで形成された厚み２００ｎｍの酸化ニッケル（ＮｉＯx、ここでｘは任意の数値であり、例えば１である。）から成る。このｐ型金属酸化物半導体膜１０を形成する時には、基板１の一方の主面１ａの上にバッファ層２を介して主半導体領域３を設け、更にシリコン酸化物から成る絶縁膜９を設けたものをマグネトロンスパッタリング装置内に配置し、マグネトロンスパッタリング装置内を、酸素を含む雰囲気（好ましくはアルゴンと酸素の混合ガス）とし、ニッケル酸化物（ＮｉＯ）をスパッタリングすることによってｐ型金属酸化物半導体膜１０を得る。酸素を含む雰囲気でニッケル酸化物をスパッタリングすると、正孔濃度の高いｐ型金属酸化物半導体膜１０を容易に得ることができる。
【００２８】
この実施例では、ｐ型金属酸化物半導体膜１０のパターニングがゲートフィールドプレート１１及びゲート電極８のパターニングと同時に行われているが、ｐ型金属酸化物半導体膜１０を独立の工程でパターニングすることもできる。
【００２９】
酸素を含む雰囲気でニッケル酸化物をスパッタリングすることによって形成されたｐ型金属酸化物半導体膜１０は、従来のｐ型不純物が添加されたGaNよりも高い正孔濃度を有し、且つ比較的大きい抵抗率を有する。従って、ｐ型金属酸化物半導体膜１０は、ゲート電極８の下のポテンシャルを比較的高く引き上げて電子走行層４のゲート電極８の下の部分に２次元電子ガス層が形成されることを阻止する。これにより、良好なノーマリオフ特性を有するヘテロ接合型電界効果半導体装置が得られる。また、ｐ型金属酸化物半導体膜１０はHEMTの動作時にゲートリーク電流（漏れ電流）の低減に寄与する。
【００３０】
ｐ型金属酸化物半導体膜１０を上記酸化ニッケルで形成する代わりに、酸化鉄（ＦｅＯx、ここでｘは任意の数値であり、例えば２である。），酸化コバルト（ＣｏＯx、ここでｘは任意の数値であり、例えば２である。）、酸化マンガン（ＭｎＯx、ここでｘは任意の数値であり、例えば１である。），及び酸化銅（ＣｕＯx、ここでｘは任意の数値であり、例えば１である。）から選択された少なくとも１つで形成することもできる。酸化ニッケル以外の金属酸化物から成るｐ型金属酸化物半導体膜も、酸素を含む雰囲気で金属材料をスパッタリングすることによって形成することが望ましい。
【００３１】
なお、ｐ型金属酸化物半導体膜１０を、酸素を含む雰囲気での金属材料のスパッタリングによって形成する代わりに、スパッタリング等で金属膜を形成し、しかる後金属膜を酸化することで形成することもできる。
【００３２】
また、ｐ型金属酸化物半導体膜１０を、上記マグネトロンスパッタ以外に反応性スパッタによって形成することもでき、周知の分子線エピタキシー（ＭＢＥ）法、パルスレーザ堆積（ＰＬＤ）法といった物理的蒸着法、或いは周知のＭＯＣＶＤ法等の化学的蒸着法によって成長させることもできる。
【００３３】
例えば、マグネトロンスパッタ法を用いれば、ｐ型金属酸化物半導体膜１０を高成膜速度で形成することができる。また、金属酸化物をターゲットとしてｐ型金属酸化物半導体膜１０を形成する場合、反応性スパッタ、ＥＣＲスパッタ又はレーザ部レーション等の物理的蒸着法を用いれば、膜組成を均一化することができる。また、ＭＢＥ法又はＰＬＤ法を用いれば、成膜速度が遅くなる一方で、膜組成に加え膜厚を均一化することができる。また、ＭＯＣＶＤ法を用いれば、ｐ型金属酸化物半導体膜１０を高成膜速度で形成することができ、電子供給層５の凹部（リセス）のような凹凸面においても膜厚を均一化することができる。以上のように、本発明におけるｐ型金属酸化物半導体膜１０は、物理的或いは化学的いずれの蒸着法を用いても形成することができる。
【００３４】
また、ｐ型金属酸化物半導体膜１０のｐ型特性を強めるために、ｐ型金属酸化物半導体膜１０に熱処理を施すこと、又はオゾンアッシング（ozone  ashing）処理を施すこと、又はO2（酸素）アッシング処理を施すこと、或いはｐ型金属酸化物半導体膜１０にO2をイオン注入し、活性化させることができる。
【００３５】
ソース電極６及びドレイン電極７は、主半導体領域３の一方の主面１３即ち電子供給層５の一方の主面に例えばチタン（Ｔｉ）を所望の厚み（例えば２５ｎｍ）に蒸着し、続いてアルミニウム（Ａｌ）を所望の厚み（例えば３００ｎｍ）に蒸着し、その後フォトリソグラフイ技術で所望のパターンにすることによってそれぞれ形成されている。この実施例のソース電極６及びドレイン電極７は、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体でそれぞれ形成されているが、これ以外の低抵抗性接触（オーミック接触）可能な金属で形成することもできる。なお、主半導体領域３の電子供給層５は極めて薄いので、この厚み方向の抵抗は無視できるほど小さい。従って、ソース電極６及びドレイン電極７は、電流通路としての２ＤＥＧ層１２に電気的に結合されている。
【００３６】
ゲート電極８はｐ型金属酸化物半導体膜１０の上に被着された金属層から成り、凹部１５の底面１６に対してｐ型金属酸化物半導体膜１０を介して対向している。この実施例のゲート電極８は、図１（Ｂ）に示すように酸化ニッケル（NiOｘ）から成るｐ型金属酸化物半導体膜１０の上に蒸着で形成された厚み３０ｎｍのニッケル（Ni）層８１とこのニッケル層８１の上に蒸着で形成された厚み３００ｎｍの金（Au）層８２とから成る。酸化ニッケル（NiOｘ）から成るｐ型金属酸化物半導体膜１０とニッケル（Ni）層８１と金（Au）層８２との組み合せによってはゲートリーク電流を良好に低減することができる。しかし、ゲート電極８を、ニッケル（Ni）層と金（Au）層とチタン層との多層膜、又はアルミニウム層、又導電性を有するポリシリコン層等で形成することもできる。
【００３７】
ゲートフィールドプレート１１はゲート電極８に電気的に接続され且つゲート電極８と連続的に形成され、電子供給層５の表面にシリコン酸化物から成る絶縁膜９及びｐ型金属酸化物半導体膜１０を介して対向している。シリコン酸化物から成る絶縁膜９は５〜６０度の傾斜側面１９を有するので、ゲートフィールドプレート１１と電子供給層５との間隔は凹部１５の底面１６上のゲート電極８から離れるに従って徐々に増大している。これにより、ゲート電極８の端における電界集中の緩和を良好に達成できる。
【００３８】
図１のヘテロ接合型電界効果半導体装置において、ゲート電極８にゲート制御電圧が印加されていないノーマリ時（ゲート電圧がゼロの時）には、たとえドレイン電極７の電位がソース電極６の電位よりも高くても、ゲート電極８に対応して凹部１５が設けられ、電子供給層５がゲート電極８の下で薄くなり、且つｐ型金属酸化物半導体膜１０がゲート電極８と電子供給層５との間に配置されているので、ゲート電極８の下の電子走行層４に２ＤＥＧ層が形成されず、２ＤＥＧ層１２が分断され、ソース電極６とドレイン電極７との間はオフ状態になる。
【００３９】
図２（Ａ）は図１のヘテロ接合型電界効果半導体装置の凹部のエネルギー準位図、図２（Ｂ）は従来のショットキーゲート構造のＨＥＭＴ（以下比較例１と言う。）のエネルギー準位図、図２（Ｃ）はゲート電極直下の電子供給層を薄く加工した従来のショットキーゲート構造のＨＥＭＴつまり図１からｐ型金属酸化物半導体膜１０を除去した構造のＨＥＭＴ（以下比較例２と言う。）のエネルギー準位図を示す。これ等の図でＥFはフェルミ準位を示し、ＥCは伝導帯と禁止帯との境界レベルを示す。また、Ｎｉはゲート電極８、ＮｉＯはｐ型金属酸化物半導体膜１０、ＡｌＧａＮは電子供給層５、ＧａＮは電子走行層４を示す。
【００４０】
図１のヘテロ接合型電界効果半導体装置においては、ゲート電極８の下の電子供給層５は５ｎｍ以下と薄いので、図２（Ｃ）と同様にゲート電極８の下の電子供給層５に格子緩和が生じ、ピエゾ分極に起因する電荷が低減すると共にバルクの特性が薄れて自発分極に起因する電荷も低減する。電子供給層５におけるこれ等の電荷の低減はフェルミレベルの低下をもたらし、ゲート電極８の下のポテンシャルが相対的に上昇する。更に、ｐ型金属酸化物半導体膜１０が設けられているので、ゲート電極８の下のポテンシャルが図２（Ａ）に示すように引き上げられる。この結果、電子走行層４のゲート電極８に対向する部分に２次元キャリアガス層が形成されず、ノーマリオフ特性を有するヘテロ接合型電界効果半導体装置が得られる。換言すれば、ノーマリ時において、電子供給層５の凹部（リセス）１５の下の残存部１８の分極が、ｐ型金属酸化物半導体膜１０によって打ち消され、電子走行層４のゲート電極８に対向する部分に２次元キャリアガス層が形成されない。
【００４１】
ドレイン電極７の電位がソース電極６の電位よりも高い状態で、ゲート電極８とソース電極６との間に所定の閾値電圧よりも高い正のゲート制御電圧を印加すると、電子走行層４のゲート電極８に対向する部分にチャネル（電流通路）が形成される。即ち、ゲート電極８に正のゲート制御電圧が印加されると、ｐ型金属酸化物半導体膜１０に分極が生じ、ｐ型金属酸化物半導体膜１０の電子供給層５側に正孔が集まり、電子走行層４の電子供給層５に接する側に電子が誘起され、チャネルが形成される。これにより、ソース電極６とドレイン電極７との間がオン状態になり、電子がソース電極６、電子供給層５、２ＤＥＧ層１２、チャネル、２ＤＥＧ層１２、電子供給層５、及びドレイン電極７の経路で流れる。周知のように電子供給層５は極く薄いので、この厚み方向には電子がトンネル効果で通過する。
【００４２】
図３の特性線Ａは、図１の実施例１のヘテロ接合型電界効果半導体装置のドレイン・ソース間電圧Ｖｄｓとゲートリーク電流（漏れ電流）Ｉｇとの関係を示し、特性線Ｂは比較例１のドレイン・ソース間電圧Ｖｄｓとゲートリーク電流Ｉｇとの関係を示し、特性線Ｃは比較例２のドレイン・ソース間電圧Ｖｄｓとゲートリーク電流Ｉｇとの関係を示す。なお、特性線Ａ、Ｂ，Ｃにおけるゲートリーク電流Ｉｇは、ゲート・ソース間電圧Ｖｇｓをゼロに保った時におけるゲート・ドレイン間電流を示す。
【００４３】
この図３の特性線Ａ、Ｂ，Ｃの比較から明らかなように実施例１のヘテロ接合型電界効果半導体装置のゲートリーク電流Ｉｇは比較例１及び２のゲートリーク電流Ｉｇよりも大幅に小さい。
【００４４】
図１の実施例１のヘテロ接合型電界効果半導体装置は次の効果を有する。
（１）酸素を含む雰囲気でスパッタリング（マグネトロンスパッタ又は反応性スパッタ）によって形成されたｐ型金属酸化物半導体膜１０は、従来のｐ型不純物が添加されたＧａＮよりも高い正孔濃度を有する。この高い正孔濃度を有するｐ型金属酸化物半導体膜１０は、ゲート電極８の下のポテンシャルを良好に引き上げ、ノーマリ時にゲート電極８の下の電子走行層４に２次元電子ガス層が形成されることを良好に抑制する。これにより、良好なノーマリオフ特性を有するヘテロ接合型電界効果半導体装置が得られる。
（２）ｐ型金属酸化物半導体膜１０は比較的高い抵抗率（絶縁性）を有し、且つ比較的厚く（例えば１０〜５００ｎｍ）形成されている。このため、ヘテロ接合型電界効果半導体装置の動作時におけるゲートリーク電流が低減し、ヘテロ接合型電界効果半導体装置の耐圧が向上し、信頼性が向上する。なお、ｐ型金属酸化物半導体膜１０を比較的厚く形成しても閾値電圧が負側にシフトすることはない。特に、ｐ型金属酸化物半導体膜１０が酸化ニッケル（NiOｘ）から成り、ゲート電極８が図１（Ｂ）に示すようにニッケル（Ni）層８１と金（Au）層８２とか成る場合に、ゲートリーク電流の低減効果が良好に得られる。
（３）ｐ型金属酸化物半導体膜１０は化学的に安定した物質からなり、且つ酸素を含む雰囲気で形成できるので、製造が容易である。
（４）ノーマリオフ特性を電子供給層５の凹部（リセス）１５の下の残存部１８の厚みを薄くするのみで得るのではなく、凹部（リセス）１５とｐ型金属酸化物半導体膜１０との組合せで得る。従って、電子供給層５の凹部（リセス）１５の下の残存部１８の厚みを３〜８ｎｍのように比較的厚くすることができる。この結果、ゲート電極８にヘテロ接合型電界効果半導体装置をオン状態にする制御電圧が印加された時に、電子走行層４のゲート電極８に対向する部分の電子濃度を比較的高くすることができ、オン抵抗を比較的低くすることができ、ヘテロ接合型電界効果半導体装置の最大許容電流Ｉｍａｘを増大させることができる。
（５）電子供給層５のソース電極６とゲート電極８との間及びドレイン電極７とゲート電極８との間の部分が１０ｎｍ以上のように比較的厚く形成され、且つ電子供給層５におけるＡｌ（アルミニウム）の割合が例えば０．１以上のように比較的大きい。このため、ヘテロ接合型電界効果半導体装置がノーマリオフ特性を有しているにも拘わらず、２ＤＥＧ層１２の電子濃度が比較的大きく、オン抵抗が比較的低い。これにより、ヘテロ接合型電界効果半導体装置の最大許容電流Ｉｍａｘを増大させることができる。
（６）主半導体領域３の一方の主面１３に形成されたシリコン酸化物から成る絶縁膜９は、圧縮応力（例えば４．００×１０9ｄｙｎ／ｃｍ2）を生じる性質を有する。このシリコン酸化物から成る絶縁膜９の圧縮応力が主半導体領域３の一方の主面１３即ち電子供給層５の主面に作用すると、電子供給層５のピエゾ分極に基づく２ＤＥＧ層１２における電子が多くなる。これにより、ヘテロ接合型電界効果半導体装置のオン抵抗が、主半導体領域３の一方の主面１３にシリコン窒化膜を形成した従来のヘテロ接合型電界効果半導体装置に比較して低くなる。また、シリコン酸化物から成る絶縁膜９によってゲートリーク電流が低減する。
（７）ゲートフィールドプレート１１が設けられ、且つシリコン酸化物から成る絶縁膜９に５〜６０度の傾斜側面１９が設けられているので、ゲート電極８の端部における電界集中を良好に緩和することができ、高耐圧化を図ることができる。
（８）ゲートフィールドプレート１１が設けられているので、ドレイン・ソース間に逆方向電圧が印加された時に主半導体領域３の表面準位にトラップされた電子をゲートフィールドプレート１１を介してゲート電極８に引き抜くことができ、電流コラプスの低減を図ることができる。
（９）ｐ型金属酸化物半導体膜１０を、酸素を含む雰囲気でのマグネトロンスパッタリングで形成することにより、比較的厚く且つ正孔濃度が比較的高いｐ型金属酸化物半導体膜１０を容易に得ることができる。
（１０）ｐ型金属酸化物半導体膜１０を、反応性スパッタリングで形成することにより、均一な膜質を有するｐ型金属酸化物半導体膜１０を容易に得ることができる。
（１１）ｐ型金属酸化物半導体膜１０に熱処理を施すこと、又はオゾンアッシング（ozone  ashing）処理を施すこと、又はO2（酸素）アッシング処理を施すこと、或いはｐ型金属酸化物半導体膜１０にO2をイオン注入し、活性化させることによって、ｐ型金属酸化物半導体膜１０のｐ型特性（正孔濃度）を容易に強めることができる。そのため、ｐ型金属酸化物半導体膜１０が、ゲート電極８の下のポテンシャルを引き上げる効果が強くなり、比較的大きな閾値電圧を有する電界効果半導体装置を得ることができる。
【００４５】
（第２の実施例）
次に、図４に示す実施例２に従うヘテロ接合型電界効果半導体装置を説明する。但し、図４において図１と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
【００４６】
図４の実施例２のヘテロ接合型電界効果半導体装置は、変形された主半導体領域３ａを有する他は図１と実質的に同一に形成されている。変形された主半導体領域３ａは、図１と同一に形成された第１の半導体層としての電子走行層４と、第２、第３及び第４の半導体層としての第１、第２及び第３の電子供給層２１，２２，２３とから成る。即ち、図４の主半導体領域３ａは図１の１つの電子供給層５の代わりに順次に積層された第１、第２及び第３の電子供給層２１，２２，２３を有する。また、図４の主半導体領域３ａは、図１の凹部（リセス）１５に対応した凹部（リセス）１５ａを有する。図４の凹部（リセス）１５ａは傾斜側壁１７ａを有する他は、図１の凹部（リセス）１５と同様に形成されている。
【００４７】
電子走行層４にヘテロ接合している第１の電子供給層２１は、電子走行層４よりも大きいバンドギャップを有し且つ電子走行層４よりも小さい格子定数を有し且つＡｌ（アルミニウム）を好ましいくは０．１〜０．３の割合で含む窒化物半導体から成り、好ましいくは５ｎｍ〜１０ｎｍの厚みを有する。この実施例２の第１の電子供給層２１は、周知のＭＯＣＶＤ法でエピタキシャル成長されたアンドープＡｌ0.26Ｇａ0.74Ｎから成り、７ｎｍの厚みを有する。従って、第１の電子供給層２１のＡｌの割合は図１の電子供給層５におけるＡｌの割合よりも小さく、且つこの厚みは図１の電子供給層５よりも薄い。図１の電子供給層５に比べてＡｌの割合が小さい第１の電子供給層２１は、ヘテロ接合型電界効果半導体装置の閾値電圧をよりプラス側にする働き、及び凹部（リセス）１５ａの深さのバラツキに起因する閾値電圧のバラツキを低減する働きを有する。
【００４８】
なお、第１の電子供給層２１を、Ａｌ0.26Ｇａ0.74Ｎ以外の例えば次式で示す窒化物半導体で形成することもできる。
ＡｌxＩｎyＧａ1-x-yＮ，
ここで、ｘは０．１＜ｘ＜０．３、ｙは０≦ｙ＜１を満足する数値である。
【００４９】
第１の電子供給層２１の上に配置された第２の電子供給層２２は、電子走行層４よりも大きいバンドギャップを有し且つ電子走行層４よりも小さい格子定数を有し且つ第１の電子供給層２１よりも大きい割合でＡｌ（アルミニウム）を含むｎ型窒化物半導体から成り、５ｎｍの厚みを有する。この第２の電子供給層２２の厚みは、３ｎｍ〜２５ｎｍの範囲であることが望ましい。この実施例の第２の電子供給層２２は、周知のＭＯＣＶＤ法でエピタキシャル成長されたＡｌ0.34Ｇａ0.66Ｎから成り且つｎ型不純物としてのＳｉを含んでいる。従って、第２の電子供給層２２のＡｌの割合は第１の電子供給層２１のＡｌの割合よりも大きく且つ第２の電子供給層２２の電子濃度は第１の電子供給層２１の電子濃度よりも高い。第２の電子供給層２２は電子走行層４の２ＤＥＧ層１２における電子濃度を増大させることに寄与する。しかし、ゲート電極８の下の凹部（リセス）１５は第２の電子供給層２２を貫通するように形成されているので、第２の電子供給層２２はノーマリオフ特性を悪化させない。
【００５０】
なお、第２の電子供給層２２を、Ａｌ0.34Ｇａ0.66Ｎ以外の例えば次式で示す窒化物半導体で形成することもできる。
ＡｌxＩｎyＧａ1-x-yＮ，
ここで、ｘは０．２＜ｘ＜０．５、ｙは０≦ｙ＜１を満足する数値である。
【００５１】
第２の電子供給層２２の上に配置された第３の電子供給層２３は、電子走行層４よりも大きいバンドギャップを有し且つ電子走行層４よりも小さい格子定数を有し且つ第２の電子供給層２２よりも小さい割合でＡｌ（アルミニウム）を含むアンドープ窒化物半導体から成り、１３ｎｍの厚みを有する。この第３の電子供給層２３の厚みは、１０ｎｍ〜１５０ｎｍの範囲であることが望ましい。この実施例の第３の電子供給層２３は、周知のＭＯＣＶＤ法でエピタキシャル成長されたアンドープＡｌ0.30Ｇａ0.70Ｎから成る。従って、第３の電子供給層２３のＡｌの割合は第２の電子供給層２２のＡｌの割合よりも小さい。アンドープであり且つＡｌの割合が第２の電子供給層２２のよりも小さい窒化物半導体から成る第３の電子供給層２３は、主半導体領域３ａの表面電荷のコントロールに寄与する。なお、第３の電子供給層２３を、Ａｌ0.30Ｇａ0.70Ｎ以外の例えば次式で示す窒化物半導体で形成することもできる。
ＡｌxＩｎyＧａ1-x-yＮ，
ここで、ｘは０≦ｘ＜０．４、ｙは０≦ｙ＜１を満足する数値である。
【００５２】
凹部（リセス）１５ａは、主半導体領域３ａの一方の主面１ａから第３の電子供給層２３と第２の電子供給層２２とを貫通して第１の電子供給層２１に至り更に第１の電子供給層２１の中に食い込むように形成されている。従って、凹部（リセス）１５ａと電子走行層４との間に、第１の電子供給層２１の残存部１８のみが配置されている。図４の実施例では、凹部１５ａが第１の電子供給層２１の中に食い込んでいるが、第１の電子供給層２１の中に食い込まないように凹部１５ａを変形することができる。いずれの場合においても、もし、ｐ型金属酸化物半導体膜１０を設けない場合には、ノーマリ状態で電子走行層４のゲート電極８に対向する部分に２ＤＥＧ層が生じ、ｐ型金属酸化物半導体膜１０を設けた場合には、ノーマリ状態で電子走行層４のゲート電極８に対向する部分に２ＤＥＧ層が生じないように凹部１５ａの深さが設定される。
【００５３】
凹部（リセス）１５ａの側面１７ａは、凹部（リセス）１５ａが先細になるように１５〜８０度の傾斜を有する。この凹部（リセス）１５ａの側面１７ａの傾斜角度は、絶縁膜９の開口の側面１９の傾斜角度（５〜６０度）よりも少し大きい。勿論、図４においても凹部（リセス）１５ａの側面１７ａを図１の凹部１５の側面１７と同様にほぼ垂直に形成することもできる。ｐ型金属酸化物半導体膜１０は比較的高い抵抗を有しているので、フィールドプレート１１がｐ型金属酸化物半導体膜１０を介して主半導体領域３ａに対向することにより、フィールドプレート１１が絶縁膜９を介して主半導体領域３ａに対向することによって得られる電界集中の緩和効果と同様な効果を得ることができる。また、凹部（リセス）１５ａの側面１７ａに電子濃度が比較的高い第２の電子供給層２２が露出しているので、フィールドプレート１１による電界集中の緩和効果が良好に得られる。
【００５４】
図５は、図４の実施例２のヘテロ接合型電界効果半導体装置、及び第１、第２及び第３の比較例のヘテロ接合型電界効果半導体装置のゲート・ソース間電圧Ｖｇｓとドレイン・ソース間電流Ｉｄｓとの関係を示す。
【００５５】
即ち、特性線Ａ１は、図４から凹部（リセス）１５ａ及びｐ型金属酸化物半導体膜１０を省き、主半導体領域３ａの一方の主面１３にＮｉ／Ａｕ積層体から成るゲート電極を設けた構造の第１の比較例のヘテロ接合型電界効果半導体装置のＶｇｓ―Ｉｄｓ特性を示す。特性線Ａ２は、図４からｐ型金属酸化物半導体膜１０省き、凹部（リセス）１５ａ及びフィールドプレート１１は設け、凹部（リセス）１５ａの上にＮｉ／Ａｕ積層体から成るゲート電極を設けた構造の第２の比較例のヘテロ接合型電界効果半導体装置のＶｇｓ―Ｉｄｓ特性を示す。
【００５６】
特性線Ｂ１は、図４から凹部（リセス）１５ａを省き、酸化ニッケル（ＮｉＯx）から成る２００ｎｍ厚さのｐ型金属酸化物半導体膜１０を設け、ｐ型金属酸化物半導体膜１０の上にＮｉ／Ａｕ積層体から成るゲート電極を設けた構造の第３の比較例のヘテロ接合型電界効果半導体装置のＶｇｓ―Ｉｄｓ特性を示す。
【００５７】
特性線Ｂ２は、図４に示す構造、即ち第３の比較例に凹部（リセス）１５ａ及びフィールドプレート１１を追加した構造、即ち実施例２に従う構造のテロ接合型電界効果半導体装置のＶｇｓ―Ｉｄｓ特性を示す。
【００５８】
図５の第１、第２及び第３の比較例の特性線Ａ１，Ａ２、Ｂ１の閾値電圧はいずれもマイナスである。これに対し、実施例２の特性線Ｂ２の閾値電圧はプラスである。従って、実施例２によってプラスの閾値電圧を有するノーマリオフ型ヘテロ接合型電界効果半導体装置、即ち、ＨＥＭＴ又はＨＥＭＴ類似構造の電界効果半導体装置を得ることができる。
【００５９】
図６は図４の実施例２のヘテロ接合型電界効果半導体装置、及び前述の第１、第２及び第３の比較例のヘテロ接合型電界効果半導体装置のドレイン・ソース間電圧Vdsとゲートリーク電流Igとの関係を示す。
即ち、特性線C1は第１の比較例のVds―Ig特性を示す。
特性線C２は第２の比較例のVds―Ig特性を示す。
特性線D1は第３の比較例からフィールドプレート１１を省いた構造のヘテロ接合型電界効果半導体装置のVds―Ig特性を示す。
特性線D２は実施例２のVds―Ig特性を示す。
【００６０】
なお、図６の各特性におけるゲートリーク電流Ｉｇは、ゲート・ソース間電圧Ｖｇｓをゼロに保つた時におけるゲート・ドレイン間電流を示す。
【００６１】
特性線D２に示す実施例２のゲートリーク電流Igは、特性線C1,C2,D１の第１、第２及び第３の比較例のゲートリーク電流Igよりも小さい。即ち、フィールドプレート１１設け且つ抵抗率が高いｐ型金属酸化物半導体膜１０を設けると、ゲートリーク電流が抑制され且つ耐圧が向上する。
【００６２】
図４の実施例２は図１の実施例１と同様な効果を有する他に、次の効果も有する。
（１）電子走行層４に隣接してAlの割合の低い第１の電子供給層２１が配置しているため、プラスの閾値電圧を確実に得ることができる。
（２）第１の電子供給層２１に隣接配置された第２の電子供給層２２は、第１の電子供給層２１よりも高いAlの割合を有し且つ第１の電子供給層２１よりも高い電子濃度を有するので、主半導体領域３ａの凹部１５ａ以外の部分における２ＤＥＧ層１２の電子濃度を高めることができ、ヘテロ接合型電界効果半導体装置のオン抵抗を低減させることができる。即ち、もし、図４において第２及び第３の電子供給層２２，２３を省き、Alの割合が図１の電子供給層５よりも低い第１の電子供給層２１のみで電子供給層を構成すれば、２ＤＥＧ層１２の電子濃度が図１の２ＤＥＧ層１２の電子濃度よりも低くなる。しかし、図４に示すように第１の電子供給層２１の上に、第１の電子供給層２１よりも高いAlの割合を有し且つ第１の電子供給層２１よりも高い電子濃度を有する第２の電子供給層２２を配置すると、第１の電子供給層２１を設けたことによる２ＤＥＧ層１２の電子濃度の低下を、第２の電子供給層２２によって補償することができる。これにより、図４のヘテロ接合型電界効果半導体装置のオン抵抗は、図１のヘテロ接合型電界効果半導体装置のオン抵抗と同一又はこれよりも低くなる。なお、凹部１５ａは第２の電子供給層２２を貫通しているので、第２の電子供給層２２はノーマリオフ特性を妨害しない。
（３）Alの割合が低い第１の電子供給層２１に至るように凹部１５ａが設けられているので、凹部１５ａの深さのバラツキに起因する閾値電圧のバラツキが小さくなる。即ち、もし、凹部１５ａの下の第１の電子供給層２１の残存部１８のAlの割合及び電子濃度が大きいと、残存部１８の厚みのバラツキに起因する閾値電圧のバラツキが大きくなるが、図４では残存部１８のAlの割合が図１の残存部１８のAlの割合に比べて小さいので、残存部１８の厚みのバラツキに起因する閾値電圧のバラツキも小さくなる。
（４）凹部１５ａは傾斜した側面１７ａを有し、この傾斜した側面１７ａに電子濃度の高い第２の電子供給層２２が露出する構造であるので、ゲート電極８の近傍における電界集中を緩和することができる。凹部１５ａの傾斜した側面１７ａ上に絶縁体と見なすこともできるほど抵抗率が大きいｐ型金属酸化物半導体膜１０を介してフィールドプレート１１が設けられているので、凹部１５ａの傾斜した側面１７ａ近傍においてもフィールドプレート効果が得られる。これによりゲート電極８の近傍における電界集中が更に緩和され、高耐化が達成される。
（５）第２の電子供給層２２よりもＡｌの割合が低い第３の電子供給層２３が設けられ、この表面が主半導体領域３ａの一方の主面になっているので、主半導体領域３ａの一方の主面を安定化することができ、リーク電流の低減及び電流コラプスの抑制が可能になる。
【００６３】
（第３の実施例）
次に、図７に示す実施例３に従うMESFETに類似の電界効果半導体装置を説明する。但し、図７において図１及び図４と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
【００６４】
図７の実施例３の電界効果半導体装置は、変形された主半導体領域３ｅを除いて図４と同一に構成されている。図７の主半導体領域３ｅは図４の電子走行層４と同一な材料で形成された第１の半導体層４´とｎ型不純物（例えばＳｉ）がドープされた第２の半導体層５´とから成る。第２の半導体層５´は例えば図４の第２の電子供給層２２と同一の材料で形成され、ソース電極６とドレイン電極７との間の電流通路として利用される。ノーマリオフ特性を得るために図４と同様に主半導体領域３ｅに凹部１５ａが設けられている。即ち、凹部１５ａは第２の半導体層５´の一部を除去することによって形成され、凹部１５ａと第１の半導体層４´との間に第２の半導体層５´の残存部１８´が生じている。凹部１５ａの深さ及び残存部１８´の厚みはｐ型金属酸化物半導体膜１０の助けを借りて残存部１８´から電子が排出され、残存部１８´が空乏層で埋まるように決定されている。
【００６５】
図７の実施例３の電界効果半導体装置は、接合型電界効果トランジスタ（ＦＥＴ）と同様に動作し、ドレイン電極７の電位がソース電極６の電位よりも高い状態でソース電極６とゲート電極８との間に閾値電圧以上の電圧を印加すると、ドレイン電極７と第２の半導体層５´とソース電極６との経路にドレイン電流が流れる。
【００６６】
図７の実施例３は次の効果を有する。
（１）ｐ型金属酸化物半導体膜１０の助けを借りてノーマリオフ特性が確実に得られる。
（２）第２の半導体層５´のゲート電極８の下の残存部１８´は比較的厚いので、ここでの電力損失が少ない。
（３）フィールドプレート１１による効果を図１及び図４の実施例１，２と同様に得ることができる。
【００６７】
また、図７の実施例３の電界効果半導体装置にゲート電極８とソース電極６とを接続するダイオード形成用導体５０´を設けることもできる。
【００６８】
（第４の実施例）
図８は実施例４に従うヘテロ接合型電界効果半導体装置の変形されたｐ型金属酸化物半導体膜１０ａの一部を示す。図８のｐ型金属酸化物半導体膜１０ａは図１の実施例１のｐ型金属酸化物半導体膜１０を変形したものであり、酸化ニッケルから成る第１の層５１と酸化鉄から成る第２の層５２と酸化コバルトから成る第３の層５３との積層体から成る。図８のｐ型金属酸化物半導体膜１０ａの一方の主面（下面）５４は電子供給層５に接する面であり、他方の主面（上面）５５はゲート電極８に接する面である。なお、第１の層５１の正孔濃度を最も高くし、第３の層５３の正孔濃度を最も低くすることが望ましい。
【００６９】
このように互いに異なる複数のｐ型金属酸化物半導体材料の積層体で構成されたｐ型金属酸化物半導体膜１０ａは、図１の実施例１のｐ型金属酸化物半導体膜１０と同様な効果を有する。
【００７０】
なお、ｐ型金属酸化物半導体膜１０ａを実施例１以外の実施例２、３のｐ型金属酸化物半導体膜１０の代りに使用することができる。
【００７１】
また、ｐ型金属酸化物半導体膜１０ａの第１〜第３の層５１〜５３の材料を例えば酸化ニッケル、酸化鉄，酸化コバルト、酸化マンガン，及び酸化銅から選択された別な材料に変えることができる。また、ｐ型金属酸化物半導体膜１０ａの第１〜第３の層５１〜５３から例えば第３の層５３を省くこと、又は更に別な層を追加することができる。
【００７２】
（第５の実施例）
図９は実施例５に従うヘテロ接合型電界効果半導体装置の変形されたｐ型金属酸化物半導体膜１０ｂの一部を示す。図９のｐ型金属酸化物半導体膜１０ｂは図１の実施例１のｐ型金属酸化物半導体膜１０を変形したものであり、正孔濃度が一方の主面５４から他方の主面５５に向って順次に低くなっている第１、第２及び第３の層５１ａ，５２ａ，５３ａの積層体から成る。図９のｐ型金属酸化物半導体膜１０ｂの一方の主面（下面）５４は電子供給層５に接する面であり、他方の主面（上面）５５はゲート電極８に接する面である。従って、正孔濃度の最も高い第１の層５１ａが電子供給層５に接する。
【００７３】
正孔濃度の異なる第１、第２及び第３の層５１ａ，５２ａ，５３ａは、例えばマグネトロンスパッタリング装置でニッケル酸化物（ＮｉＯ）をスパッタリングする時に酸素の添加量を段階的に減らすことによって形成される。
【００７４】
このように正孔濃度の異なる第１、第２及び第３の層５１ａ，５２ａ，５３ａの積層体で構成されたｐ型金属酸化物半導体膜１０ｂは、図１の実施例１のｐ型金属酸化物半導体膜１０と同様な効果を有する。また、正孔濃度の最も高い第１の層５１ａが電子供給層５に接しているので、ノーマリオフ特性を良好に得ることができる。
【００７５】
なお、ｐ型金属酸化物半導体膜１０ｂを実施例１のみでなく、これ以外の実施例２、３のｐ型金属酸化物半導体膜１０の代りにも使用することができる。
【００７６】
また、ｐ型金属酸化物半導体膜１０ｂの第１〜第３の層５１ａ〜５３ａから例えば第３の層５３ａを省くこと、又は更に別な層を追加することができる。
【００７７】
また、ｐ型金属酸化物半導体膜１０ｂの正孔濃度を段階的に変える代りに、正孔濃度を一方の主面（下面）５４から他方の主面（上面）５５に向って徐々に減少即ち傾斜を有して減少させることができる。このようにｐ型金属酸化物半導体膜１０ｂの正孔濃度を徐々に減少させるために、例えばニッケル酸化物（ＮｉＯｘ）をマグネトロンスパッタリングによる成膜の進行と共に酸素の添加量を徐々に減少させる。
【００７８】
また、ｐ型金属酸化物半導体膜の厚み方向の正孔濃度を変えるために、成膜の進行と共にｐ型金属酸化物半導体膜の熱処理の条件、又はオゾンアッシング処理条件、又はO2（酸素）アッシング処理条件を変えることができる。
【００７９】
また、ｐ型金属酸化物半導体膜の厚み方向の正孔濃度を変えるために、金属膜又はｐ型金属酸化物半導体膜１０ｂにO2イオンを注入することができる。この方法によれば、所望の正孔濃度と正孔濃度の傾斜を容易に得ることができる。
【００８０】
また、ｐ型金属酸化物半導体膜の厚み方向の正孔濃度を変えるために、リチウム（Ｌｉ）のドープ量を成膜の進行と共に変えることができる。
【００８１】
以上、本発明の実施形態の一例について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、各実施例或いは各変形例の組合せが可能であり、また例えば、次の変形が可能である。
（１）主半導体領域３、３ａ及び３ｅを、ＧａＮ、AｌＧａＮ以外のIｎＧａＮ、ＡｌｌｎＧａＮ、ＡｌＮ、ＩｎＡｌＮ、ＡｌＰ、ＧａＰ、ＡｌｌｎＰ、ＧａｌｎＰ、ＡｌＧａＰ、ＡｌＧａＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＩｎＰ，ＩｎＮ、ＧａＡｓＰ等の別の３−５族化合物半導体、又はＺｎＯ等の２−６族化合物半導体、又は更に別の化合物半導体で形成することができる。
（２）周知のソースフィールドプレート、及びドレインフィールドプレートを設けることができる。
（３）各実施例を示す図面に、１つのソース電極６、１つのドレイン電極７及び１つのゲート電極８が示されているが、それぞれを複数個設けることができる。即ち、１チップに微小ＦＥＴ（単位ＦＥＴ）を複数個設け、これらを並列に接続することができる。
（４）実施例１〜３の電子供給層を正孔供給層に置き換え、２ＤＥＧ層１２に対応する領域に２次元キャリアガス層として２次元正孔ガス層が生じるヘテロ接合型電界効果半導体装置を構成することができる。この場合には、ｐ型金属酸化物半導体膜１０の代わりにｎ型金属酸化物半導体膜を設ける。また、図７においてｎ型の第２の半導体層５´の代わりにｐ型の第２の半導体層を設け、この上にｎ型金属酸化物半導体膜を設けることができる。
（５）ｐ型金属酸化物半導体膜１０を得る時に酸素を添加又は注入する代わりにリチウム（Ｌｉ）を添加又は注入することができる。
（６）ｐ型金属酸化物半導体膜１０にO2をイオン注入する代わりに金属膜にO2をイオン注入することができる。
【図面の簡単な説明】
【００８２】
【図１】（Ａ）は本発明の実施例１のヘテロ接合型電界効果半導体装置を示す断面図、（Ｂ）はゲート電極の一部を拡大して示す断面図である。
【図２】図１の実施例１のヘテロ接合型電界効果半導体装置、及び２つの比較例のエネルギー準位図である。
【図３】図１の実施例１のヘテロ接合型電界効果半導体装置、及び２つの比較例のドレイン・ソース間電圧Ｖｄｓとゲート電流（ゲートリーク電流）Ｉｇとの関係を示す図である。
【図４】本発明の実施例２のヘテロ接合型電界効果半導体装置を示す断面図である。
【図５】図４の実施例２のヘテロ接合型電界効果半導体装置、及び３つの比較例のゲート・ソース間電圧Ｖｇｓとドレイン・ソース間電流Ｉｄｓとの関係を示す図である。
【図６】図４の実施例２のヘテロ接合型電界効果半導体装置、及び３つの比較例のドレイン・ソース間電圧Ｖｄｓとゲートリーク電流Ｉｇとの関係を示す図である。
【図７】本発明の実施例３のＭＥＳＦＥＴ型電界効果半導体装置を示す断面図である。
【図８】本発明の実施例４に従うｐ型金属酸化物半導体膜の一部を示す断面図である。
【図９】本発明の実施例５に従うｐ型金属酸化物半導体膜の一部を示す断面図である。
【符号の説明】
【００８３】
１    基板
２    バッファ層
３    主半導体領域
４    電子走行層（第１の半導体層
５    電子供給層（第２の半導体層
６    ソース電極
７    ドレイン電極
８    ゲート電極
９    シリコン酸化物から成る絶縁膜
１０  ｐ型金属酸化物半導体膜
【図１】
2010153748.tif 000003
【図２】
2010153748.tif 000004
【図３】
2010153748.tif 000005
【図４】
2010153748.tif 000006
【図５】
2010153748.tif 000007
【図６】
2010153748.tif 000008
【図７】
2010153748.tif 000009
【図８】
2010153748.tif 000010
【図９】
2010153748.tif 000011