(57)【要約】【課題】単結晶シリコン層を貼り付けた高価な基板や、触媒金属を拡散させたシリコン膜を用いなくても、トランジスター特性の優れた薄膜トランジスターを備えた半導体装置の製造方法、半導体装置、および電気光学装置を提供すること。【解決手段】半導体装置の製造工程では、非晶質のシリコン膜１の一部の領域にゲルマニウムを導入して熱処理を行う。その結果、核形成用元素導入領域１ｓに結晶核が生成するとともに、かかる結晶核を起点として結晶粒が成長する。このため、シリコン結晶粒の位置制御が可能となり、チャネル領域１ｈに含まれる粒界の量を制御することができる。また、ゲルマニウムは、チャネル領域形成予定領域１ｉやその周辺の領域１ｋ、１ｍなどに拡散しない。【選択図】図３
2010182844.tif 000002
【特許請求の範囲】
【請求項１】
基板上に薄膜トランジスターのチャネル領域を形成するためのシリコン膜を成膜するシリコン膜成膜工程と、
前記シリコン膜のうち前記チャネル領域を形成すべきチャネル領域形成予定領域とは重ならない領域に、シリコン同士の結合エネルギーよりも結合エネルギーが小さい核形成用元素を導入する核形成用元素導入工程と、
前記シリコン膜を加熱し、前記シリコン膜において前記核形成用元素が導入された領域に結晶核を生成させ、さらに当該結晶核を起点にして結晶粒を成長させることにより、前記チャネル領域形成予定領域に前記核形成用元素を拡散させずに当該チャネル領域形成予定領域を結晶化させる結晶化工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記核形成用元素はゲルマニウムであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記結晶化工程の後、前記シリコン膜をパターニングして、前記核形成用元素を導入した領域を除去することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記核形成用元素導入工程によって前記核形成用元素が導入された核形成用元素導入領域は、前記チャネル領域形成予定領域の方に角部分を向ける平面形状を備えていることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記核形成用元素導入領域は、前記角部分を複数、前記チャネル領域形成予定領域の方に向けた平面形状を備えていることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記核形成用元素導入工程では、前記チャネル領域形成予定領域からチャネル幅方向に離間した領域に前記核形成用元素を導入することを特徴とする請求項１乃至５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
前記核形成用元素導入工程では、前記チャネル領域形成予定領域からチャネル長方向に離間した領域に前記核形成用元素を導入することを特徴とする請求項１乃至５の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記薄膜トランジスターは、前記チャネル領域の側方に、低濃度不純物導入領域を備えたＬＤＤ構造、あるいは前記チャネル領域の側方に当該チャネル領域と不純物濃度が同一のオフセット領域を備えたオフセットゲート構造を備え、
前記核形成用元素導入工程では、前記チャネル領域形成予定領域と前記低濃度不純物導入領域の形成予定領域のいずれとも重ならない領域、あるいは前記チャネル領域形成予定領域と前記オフセット領域の形成予定領域のいずれとも重ならない領域に前記核形成用元素を導入し、
前記結晶化工程では、前記チャネル領域形成予定領域と前記低濃度不純物導入領域の形成予定領域とに、あるいは前記チャネル領域形成予定領域と前記オフセット領域の形成予定領域とに、前記核形成用元素を拡散させず、前記チャネル領域形成予定領域と前記低濃度不純物導入領域の形成予定領域とを、あるいは前記チャネル領域形成予定領域と前記オフセット領域の形成予定領域とを、結晶化させることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１乃至８の何れか一項に記載の製造方法により製造したことを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置を備えた電気光学装置であって、
前記半導体装置は、前記薄膜トランジスターに電気的に接続する画素電極を備えた素子基板であることを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスターを備えた半導体装置の製造方法、該製造方法により得た半導体装置、および該半導体装置を素子基板として備えた電気光学装置に関するものである。
【背景技術】
【０００２】
各種の電気光学装置のうち、液晶装置では、基板の表面に画素電極および薄膜トランジスターが形成された素子基板（半導体装置）と、対向基板とが対向配置されているとともに、素子基板と対向基板との間に電気光学物質としての液晶が保持されている。このような電気光学装置において、薄膜トランジスターは、駆動用スイッチング素子や画素スイッチング素子などとして用いられている。
【０００３】
薄膜トランジスターの能動層となる半導体層を形成するにあたっては、非晶質のシリコン膜を石英基板上に堆積した後、熱処理によって多結晶シリコンに結晶化させる方法や、石英基板上に単結晶シリコン層を貼り付けたＳＯＩ構造の基板を用いる方法が提案されている。かかる方法のうち、後者は結晶性の優れた単結晶シリコン層を得ることができるため、表示装置の多画素化、多階調化に伴う高速駆動への対応が比較的容易であるが、基板の製造コストが高いといったデメリットがある。これに対して、前者の方法は、比較的安価な基板で形成可能であるが、薄膜トランジスターのチャネル層となるシリコン膜は結晶欠陥の多い多結晶膜であるため、移動度などの薄膜トランジスターの性能は低く、また性能のばらつきが大きいといった課題がある。かかる薄膜トランジスターの性能ばらつきは、液晶層に印加される電圧にばらつきを発生させ、階調表示のばらつきの原因となる。それ故、近年求められているより細かな多階調表現が求められる表示体の実現が困難となる。
【０００４】
この薄膜トランジスターの性能のばらつきの原因の一つとして、以下に説明するシリコン膜中の結晶欠陥の存在が挙げられる。すなわち、前記の熱処理によって非晶質シリコン膜中にはランダムにシリコンの結晶核が形成されるため、それを起点に結晶粒が成長した際には、結晶欠陥を多く含む粒界部分がシリコン膜内にランダムに存在することになる。かかる結晶欠陥がチャネル層内に位置する薄膜トランジスターでは、結晶欠陥が電子や正孔といったキャリアを捕獲する捕獲準位として働くため、性能の低い薄膜トランジスターとなるのである。
【０００５】
そこで、ニッケル（Ｎｉ）やコバルト（Ｃｏ）等の触媒金属を非晶質シリコン膜の一部分に導入し、熱処理によって金属を拡散させながらシリコン膜を結晶化する方法が提案されている。かかる方法によれば、触媒金属が拡散した領域に沿って結晶粒が成長するため、結晶粒界の位置を制御することができる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−９９３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の方法では、触媒金属の拡散に伴って結晶粒が成長するため、シリコン結晶粒中に触媒金属が残留することになる。このため、拡散によって移動した触媒金属が残留する箇所を避けるように薄膜トランジスターを形成する必要があるとともに、結晶化工程の後に高温プロセスを行なうと、触媒金属が拡散し、かかる触媒金属がチャネル領域に残留することになると、薄膜トランジスターのオフ時のリーク電流量が増大するという問題点がある。
【０００８】
以上の問題点に鑑みて、本発明の課題は、単結晶シリコン層を貼り付けた高価な基板や、触媒金属を拡散させたシリコン膜を用いなくても、トランジスター特性の優れた薄膜トランジスターを備えた半導体装置の製造方法、該製造方法により得た半導体装置、および該半導体装置を素子基板として備えた電気光学装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係る半導体装置の製造方法では、基板上に薄膜トランジスターのチャネル領域を形成するためのシリコン膜を成膜するシリコン膜成膜工程と、前記シリコン膜のうち前記チャネル領域を形成すべきチャネル領域形成予定領域とは重ならない領域に、シリコン同士の結合エネルギーよりも結合エネルギーが小さい核形成用元素を導入する核形成用元素導入工程と、前記シリコン膜を加熱し、前記シリコン膜において前記核形成用元素が導入された領域に結晶核を生成させ、さらに当該結晶核を起点にして結晶粒を成長させることにより、前記チャネル領域形成予定領域に前記核形成用元素を拡散させずに当該チャネル領域形成予定領域を結晶化させる結晶化工程と、を有することを特徴とする。
【００１０】
本発明において、「結晶化」とは、結晶化工程を行なう前の状態でシリコン膜が非晶質、結晶質のいずれの状態にあるかにかかわらず、加熱後、構造変化により、結晶粒の生成あるいは結晶粒の成長が起こることを意味する。
【００１１】
本発明では、シリコン膜成膜工程においてシリコン膜を成膜した後、核形成用元素導入工程では、シリコン膜のうち、チャネル領域形成予定領域とは重ならない領域に、シリコン膜を結晶化する際の結晶核を形成するための核形成用元素を導入し、しかる後に、シリコン膜を加熱する。その結果、シリコン膜において核形成用元素が導入された領域にシリコン膜を結晶化する際の結晶核が形成され、かかる結晶核を起点として結晶粒が成長する。このため、結晶粒界の位置を制御することができるので、チャネル領域形成予定領域に多数の結晶粒界が分散することを防止することができるとともに、チャネル領域形成予定領域に結晶粒界が存在しない状態を実現することができる。それ故、チャネル領域において結晶欠陥が電子や正孔といったキャリアを捕獲する捕獲準位として働くことを抑制あるいは完全に防止することができる。よって、単結晶シリコン層を貼り付けた高価な基板を用いなくても、トランジスター特性に優れた薄膜トランジスターを得ることができる。また、本発明では、シリコン膜に導入したのは核形成用元素であり、かかる核形成用元素は、シリコン膜を結晶化する際の結晶核を形成する役目を担い、拡散した領域に沿って結晶粒を成長させる元素ではない。従って、核形成用元素は、シリコン膜を加熱した際、核形成用元素を導入した領域、あるいはその近傍に留まるので、チャネル領域予定領域まで核形成用元素が移動することがない。それ故、核形成用元素がチャネル領域に残留することに起因する薄膜トランジスターの特性低下が発生しない。
【００１２】
本発明において、前記核形成用元素としてゲルマニウムを用いることが好ましい。ゲルマニウムをシリコン膜に導入すると、比較的低い温度でシリコン膜を結晶化する際の核を形成することができるとともに、シリコン膜を加熱した際、ゲルマニウムは、導入した領域、あるいはその近傍に留まるので、チャネル領域予定領域まで移動することがない。それ故、核形成用元素がチャネル領域に残留することに起因する薄膜トランジスターの特性低下を確実に防止することができる。
【００１３】
本発明において、前記結晶化工程の後、前記シリコン膜をパターニングして、前記核形成用元素を導入した領域を除去することが好ましい。このように構成すると、結晶化工程の後、核形成用元素が拡散してチャネル領域に侵入することを確実に防止することができる。
【００１４】
本発明において、前記核形成用元素導入工程によって前記核形成用元素が導入された核形成用元素導入領域は、前記チャネル領域形成予定領域の方に角部分を向ける平面形状を備えていることが好ましい。このように構成すると、角部分が向いている方向に向けて結晶粒が成長するので、結晶粒界の位置を制御しやすい。
【００１５】
本発明において、前記核形成用元素導入領域は、前記角部分を複数、前記チャネル領域形成予定領域の方に向けた平面形状を備えていることが好ましい。このように構成すると、チャネル領域形成予定領域およびその周辺領域を含めて、結晶粒界の位置を制御しやすい。
【００１６】
本発明において、前記核形成用元素導入工程では、前記チャネル領域形成予定領域からチャネル幅方向に離間した領域に前記核形成用元素を導入することが好ましい。このように構成すると、チャネル幅方向の寸法が、チャネル長方向の寸法より短い場合、短時間のうち、チャネル領域形成予定領域全体を結晶化することができる。
【００１７】
本発明において、前記核形成用元素導入工程では、前記チャネル領域形成予定領域からチャネル長方向に離間した領域に前記核形成用元素を導入する構成を採用することができる。このように構成すると、チャネル長方向の寸法が、チャネル幅方向の寸法より短い場合、短時間のうち、チャネル領域形成予定領域全体を結晶化することができる。
【００１８】
本発明において、前記薄膜トランジスターは、前記チャネル領域の側方に低濃度不純物導入領域を備えたＬＤＤ構造、あるいは前記チャネル領域の側方に当該チャネル領域と不純物濃度が同一のオフセット領域を備えたオフセットゲート構造を備えている場合がある。かかる構成の場合、前記核形成用元素導入工程では、前記チャネル領域形成予定領域と前記低濃度不純物導入領域の形成予定領域のいずれとも重ならない領域、あるいは前記チャネル領域形成予定領域と前記オフセット領域の形成予定領域のいずれとも重ならない領域に前記核形成用元素を導入し、前記結晶化工程では、前記チャネル領域形成予定領域と前記低濃度不純物導入領域の形成予定領域とに、あるいは前記チャネル領域形成予定領域と前記オフセット領域の形成予定領域とに、前記核形成用元素を拡散させず、前記チャネル領域形成予定領域と前記低濃度不純物導入領域の形成予定領域とを、あるいは前記チャネル領域形成予定領域と前記オフセット領域の形成予定領域とを、結晶化させることが好ましい。このように構成すると、低濃度不純物導入領域あるいはオフセット領域についても、チャネル領域と同様、結晶化することができる。
【００１９】
本発明に係る半導体装置は、液晶装置や有機エレクトロルミネッセンス装置などの電気光学装置の素子基板として用いることができ、かかる素子基板は、前記薄膜トランジスターに電気的に接続する画素電極を備えている。
【図面の簡単な説明】
【００２０】
【図１】本発明を適用した半導体装置の構造を示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法において、非晶質のシリコン膜を形成するまでの工程を示す工程断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法において、核形成用元素を導入する工程の説明図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法において、結晶化のための熱処理を行なう工程の説明図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法において、シリコン膜を結晶化させた後、熱酸化により第１ゲート絶縁膜を形成するまでの工程を示す工程断面図である。
【図６】本発明の実施の形態１に係る半導体装置の製造方法において、堆積法により第２ゲート絶縁膜を形成した後、層間絶縁膜を形成するまでの工程を示す工程断面図である。
【図７】本発明の実施の形態２に係る半導体装置の製造方法において、核形成用元素の導入工程および結晶化工程の説明図である。
【図８】本発明の実施の形態３に係る半導体装置の製造方法において、核形成用元素の導入工程および結晶化工程の説明図である。
【図９】本発明の実施の形態４に係る半導体装置の製造方法において、核形成用元素の導入工程および結晶化工程の説明図である。
【図１０】本発明の実施の形態５に係る半導体装置の製造方法において、核形成用元素の導入工程および結晶化工程の説明図である。
【図１１】本発明の実施の形態６に係る半導体装置の製造方法において、核形成用元素の導入工程の説明図である。
【図１２】本発明を適用した電気光学装置の電気的構成を示すブロック図である。
【図１３】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置を各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図１４】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板において相隣接する画素の平面図、およびそのＡ−Ａ′線に相当する位置で電気光学装置を切断したときの断面図である。
【図１５】本発明に係る電気光学装置を用いた電子機器の説明図である。
【図１６】本発明に係る電気光学装置を用いた別の電子機器の説明図である。
【発明を実施するための形態】
【００２１】
以下に図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２２】
［実施の形態１］
（半導体装置の構造）
図１は、本発明を適用した半導体装置の説明図であり、図１（ａ）、（ｂ）、（ｃ）は各々、半導体装置に形成した薄膜トランジスターの要部の平面図、半導体装置をチャネル長方向に延在するＸ−Ｘ′線に沿って切断したときの断面図、および半導体装置をチャネル幅方向に延在するＹ−Ｙ′線に沿って切断したときの断面図である。
【００２３】
図１に示す半導体装置１０ｔは、石英基板や耐熱ガラス基板などの透光性の基板１０ｓ上に薄膜トランジスター３０ｎを備えており、本形態では、基板１０ｓとして厚さ１．１ｍｍ程度の石英基板が用いられている。なお、半導体装置１０ｔの種類によっては、基板１０ｓとしては、セラミック基板などを用いてもよい。本形態では、基板１０ｓ上に、所定のパターンの遮光膜１１ｐと、下側絶縁膜としての酸化シリコン膜からなる下地絶縁膜１２とが順に形成されており、下地絶縁膜１２の上層に、薄膜トランジスター３０ｎの能動層を構成する半導体層１ｊが島状に形成されている。
【００２４】
半導体層１ｊは、非晶質のシリコン膜を結晶化させたポリシリコン膜（多結晶シリコン膜）からなり、本形態で用いたポリシリコン膜は、大きな結晶粒を備えている。遮光膜１１ｐは、薄膜トランジスター３０ｎに光が入射するのを防止する機能を担っている。なお、遮光膜１１ｐに代えて、下側配線などを形成した場合も略同様な構造となる。
【００２５】
本形態において、薄膜トランジスター３０ｎは、島状の半導体層１ｊに対して、高濃度ソース領域１ｔ、低濃度ソース領域１ｕ、チャネル領域１ｈ、低濃度ドレイン領域１ｖ、および高濃度ドレイン領域１ｗが形成されたＬＤＤ（Lightly Doped Drain）構造を備えている。半導体層１ｊの表面側にはゲート絶縁層２ｙが形成されており、ゲート絶縁層２ｙの表面にゲート電極３ｓが形成されている。
【００２６】
本形態において、ゲート絶縁層２ｙは２層構造になっており、半導体層１ｊに対する熱酸化膜により形成された下側の第１ゲート絶縁層２１ｙと、ＣＶＤ（Chemical Vapor Deposition）法などにより堆積された酸化シリコン膜あるいは窒化シリコン膜からなる上側の第２ゲート絶縁層２２ｙとを備えている。本形態では、第２ゲート絶縁層２２ｙとして酸化シリコン膜が用いられている。
【００２７】
薄膜トランジスター３０ｎの上層側には、層間絶縁膜７が形成されている。層間絶縁膜７の表面にはソース電極６ｒおよびドレイン電極６ｓが形成され、ソース電極６ｒは、層間絶縁膜７およびゲート絶縁層２ｙに形成されたコンタクトホール７ｔ、２ｔを介して高濃度ソース領域１ｔに電気的に接続している。ドレイン電極６ｓは、層間絶縁膜７およびゲート絶縁層２ｙに形成されたコンタクトホール７ｕ、２ｕを介して高濃度ドレイン領域１ｗに電気的に接続している。
【００２８】
（半導体装置の製造方法）
図２〜図６を参照して、本発明の実施の形態１に係る半導体装置１０ｔの製造方法を説明する。図２〜図６のうち、図２は、本発明の実施の形態１に係る半導体装置１０ｔの製造方法において、非晶質のシリコン膜を形成するまでの工程を示す工程断面図である。図３は、本発明の実施の形態１に係る半導体装置１０ｔの製造方法において、核形成用元素を導入する工程の説明図である。ここで、図３（ａ）、（ｂ）、（ｃ）は各々、その平面的な構成を示す説明図、チャネル長方向における断面構成を示す説明図、およびチャネル幅方向における断面構成を示す説明図であり、図１（ａ）、（ｂ）、（ｃ）に対応する。図４は、本発明の実施の形態１に係る半導体装置１０ｔの製造方法において、結晶化のための熱処理を行なう工程の説明図である。ここで、図４（ａ）、（ｂ）、（ｃ）は各々、その平面的な構成を示す説明図、チャネル長方向における断面構成を示す説明図、およびチャネル幅方向における断面構成を示す説明図であり、図１（ａ）、（ｂ）、（ｃ）に対応する。図５は、本発明の実施の形態１に係る半導体装置１０ｔの製造方法において、シリコン膜を結晶化させた後、熱酸化により第１ゲート絶縁膜を形成するまでの工程を示す工程断面図である。図６は、本発明の実施の形態１に係る半導体装置１０ｔの製造方法において、堆積法により第２ゲート絶縁膜を形成した後、層間絶縁膜を形成するまでの工程を示す工程断面図である。なお、図３（ａ）および図４（ａ）には、シリコン膜において、パターニングによって島状の半導体層１ｊとして残される領域１ｊａを一点鎖線で示してある。
【００２９】
以下の説明において、薄膜トランジスター３０ｎは、Ｎチャネル型およびＰチャネル型のいずれの導電型であってもよいが、薄膜トランジスター３０ｎをＮチャネル型として構成する場合を説明する。
【００３０】
本形態の半導体装置１０ｔを製造するにあたっては、まず、図２（ａ）に示すように、光透過性の基板１０ｓ（支持基板）として、例えば、厚さ１．１ｍｍ程度の石英基板を準備した後、基板１０ｓの表面に遮光膜１１を形成する。遮光膜１１は、タングステンシリサイド膜をスパッタリング法で堆積させたものである。遮光膜１１の膜厚は１００〜４００ｎｍの範囲であればよく、本例では、２００ｎｍ程度としてある。遮光膜１１としては、モリブデン（Ｍｏ）やタングステン（Ｗ）やタンタル（Ｔａ）などの高融点金属、或いは、多結晶シリコンやモリブデンシリサイドなどのシリコン膜やシリサイド膜を用いることもできる。遮光膜１１の成膜方法については、スパッタリング法の他、ＣＶＤ（Chemical Vapor Deposition）法、電子ビーム加熱蒸着法などを用いることができる。
【００３１】
次に、図２（ｂ）に示すように、フォトリソグラフィ技術により遮光膜１１をパターニングし、薄膜トランジスター３０ｎを形成すべき領域に島状の遮光膜１１ｐを形成する。
【００３２】
次に、図２（ｃ）に示す下地絶縁膜形成工程において、遮光膜１１ｐの表面および基板１０ｓの表面を覆うように下地絶縁膜１２を形成する。本形態において、下地絶縁膜１２は、プラズマＣＶＤ法で成膜した酸化シリコン膜である。
【００３３】
次に、図２（ｄ）に示すシリコン膜形成工程において、下地絶縁膜１２の表面に、減圧気相化学成長法やプラズマＣＶＤ法により、非晶質のシリコン膜１を堆積させる。シリコン膜１の膜厚は５０ｎｍから７０ｎｍ程度である。
【００３４】
次に、図３（ａ）、（ｂ）、（ｃ）に示す核形成用元素導入工程では、シリコン膜１のうち、チャネル領域１ｈ（図１参照）を形成すべきチャネル領域形成予定領域１ｉとは重ならない領域に、シリコン膜１を結晶化する際の核を形成する核形成用元素を導入する。より具体的には、シリコン膜１のうち、チャネル領域形成予定領域１ｉと、低濃度ソース領域１ｕおよび低濃度ドレイン領域１ｖを形成すべき領域１ｋとをレジストマスク９１で覆い、この状態で、レジストマスク９１の非形成領域からシリコン膜１に対してイオン注入を行なって、シリコン膜１に核形成用元素を導入する。本形態では、高濃度ソース領域１ｔおよび高濃度ドレイン領域１ｗを形成すべき領域１ｍについてもレジストマスク９１で覆った状態で、イオン注入を行なう。このため、レジストマスク９１の平面形状は、シリコン膜１において島状の半導体層１ｊとしてパターニングされる領域よりも大きな面積を持つ矩形形状であり、シリコン膜１において核形成用元素が導入された核形成用元素導入領域１ｓ（図３（ａ）においてドットを付した領域、図３（ｂ）、（ｃ）において右上がりの実線と右下がりの点線とを付した領域）は、島状の半導体層１ｊとして残される領域１ｊａに対して所定の間隔を隔てて当該領域１ｊａを囲むように形成される。
【００３５】
かかる工程でシリコン膜１に導入される核形成用元素は、シリコン同士よりも結合エネルギーが小さく、次の工程でシリコン膜１を加熱した際、核形成用元素導入領域１ｓには結晶核が形成される。本形態では、核形成用元素としてゲルマニウム（Ｇｅ）を導入する。Ｓｉ−Ｓｉの結合エネルギーは約３．７ｅＶであるのに対して、Ｇｅ−Ｇｅの結合エネルギーは約３．５ｅＶであり、Ｇｅ−Ｇｅの結合エネルギーはＳｉ−Ｓｉの結合エネルギーより小さい。なお、ゲルマニウムの導入量は、シリコン膜１に対して０．１ａｔｍ％から３０ａｔｍ％程度である。
【００３６】
次に、図４（ａ）、（ｂ）、（ｃ）に示す結晶化工程においては、レジストマスク９１を除去した後、シリコン膜１を加熱する。より具体的には、シリコン膜１を５００℃から６４０℃程度の温度にて熱処理を行う。本形態では、６００℃の窒素雰囲気中にてシリコン膜１に６時間程度の熱処理を行う。その結果、シリコン膜１の核形成用元素導入領域１ｓに結晶核が生成するとともに、矢印Ｚで示すように、かかる結晶核を起点として結晶粒が成長する。このため、チャネル領域形成予定領域１ｉやその周辺の領域１ｋ、１ｍなどに核形成用元素を拡散させずに、チャネル領域形成予定領域１ｉやその周辺の領域１ｋ、１ｍが結晶化する。
【００３７】
かかる結晶化工程では、シリコン膜１の結晶性を高くするためには熱処理の温度を６４０℃以下の比較的低い温度に設定することが望ましい。これは熱処理温度を低温化することによって過剰な結晶核の発生が抑制され、比較的大きな結晶粒から成る多結晶のシリコン膜１が形成できるためである。但し、加熱温度が低いと、結晶成長の速度は小さくなるため、シリコン膜１全体を結晶化するには長い時間が必要となり、量産性が低下する。また単に低温で熱処理しただけでは結晶核がランダムな位置に発生するため、結晶粒の位置を制御することができなくなってしまう。但し、本形態では、シリコン膜１の一部分にゲルマニウム（核形成用元素）を導入してあるので、ゲルマニウム導入領域（核形成用元素導入領域１ｓ）の結晶化を優先的に促進させることができる。これは、Ｓｉ−Ｓｉの結合エネルギー（約３．７ｅＶ）に比べて、Ｇｅ−Ｇｅの結合エネルギー（約３．５ｅＶ）が小さいため、ゲルマニウムを含むシリコン膜部分（核形成用元素導入領域１ｓ）では比較的低い温度の熱処理においても非晶質から結晶化への原子の再配列が比較的容易に、すなわち、短時間で起こるためである。このことによってゲルマニウムが導入された核形成用元素導入領域１ｓではＳｉ−Ｇｅの結晶核が形成され、この結晶核はゲルマニウムの導入されていない周囲のシリコン膜１に対しては結晶成長の起点となる結晶核となって周囲のシリコン膜１に対して結晶成長を促進する。なお、シリコン膜１に対する加熱温度は８００℃以下であることが好ましい。シリコン膜１に対する加熱温度が８００℃を超えると、ゲルマニウムがシリコン膜１中において拡散しやすくなって、シリコン膜１においてパターニングによって島状の半導体層１ｊとして残される領域１ｊａに侵入するおそれがある。
【００３８】
このようにしてシリコン膜１を結晶化させた後は、図５（ａ）に示す酸素プラズマ照射工程において、シリコン膜１に対して酸素プラズマ照射ＯＰを行い、結晶化させたシリコン膜１に含まれる結晶欠陥を電気的に終端させて略不活性化する。酸素プラズマ照射ＯＰは、基板１０ｓを１５０℃から４００℃に加熱した状態で５分間から２０分間行なう。酸素プラズマは、平行平板型のプラズマ発生装置に酸素ガスを供給して、酸素雰囲気圧力を４０Ｐａから１００Ｐａ、ＲＦパワーを４００Ｗから１５００Ｗとした状態で発生させる。
【００３９】
かかる酸素プラズマ照射ＯＰを行なうと、図５（ｂ）に示すように、シリコン膜１の表面には、酸化シリコンからなる不必要な表面酸化物１ｒが形成される。従って、本形態では、表面酸化物１ｒを除去する表面酸化物除去工程を行なう。本形態では、１〜２％に希釈したフッ化水素酸水溶液に、シリコン膜１を３０秒間程接触させて、図５（ｃ）に示すように、シリコン膜１の表面から表面酸化物１ｒを除去する。本形態では、酸素プラズマ照射工程と表面酸化物除去工程とを交互に２回ずつ行なう。すなわち、酸素プラズマ照射ＯＰによって形成された表面酸化物１ｒを除去した後に、再度、酸素プラズマ照射ＯＰを行ない、しかる後に、再び表面酸化物１ｒを除去する。なお、表面酸化物除去工程では、上記のウエットエッチングに代えて、ドライエッチングを行なってもよい。
【００４０】
次に、図５（ｄ）に示すパターニング工程において、フォトリソグラフィ技術によりシリコン膜１をパターニングし、島状の半導体層１ｊを形成する。その結果、ゲルマニウムが導入された核形成用元素導入領域１ｓおよびその近傍領域が除去される。かかるパターニング工程では、ウエットエッチングおよびドライエッチングのいずれを用いてもよい。
【００４１】
次に、図５（ｅ）および図６（ａ）を参照して説明するゲート絶縁膜形成工程を行なう。本形態では、ゲート絶縁膜形成工程において、まず、図５（ｅ）に示す熱酸化工程において、酸化雰囲気中で半導体層１ｊの表面を８００℃から１０００℃程度の温度に加熱して、半導体層１ｊの表面を熱酸化してなる第１ゲート絶縁層２１ｙ（酸化シリコン膜）を形成する。次に、図６（ａ）に示すゲート絶縁膜堆積工程において、プラズマＣＶＤ法などにより、第１ゲート絶縁層２１ｙおよび下地絶縁膜１２の表面に酸化シリコン膜あるいは窒化シリコン膜からなる第２ゲート絶縁層２２ｙを形成する。本形態では、第２ゲート絶縁層２２ｙとして酸化シリコン膜を形成する。
【００４２】
かかる方法によれば、所望の厚さのゲート絶縁層２ｙを形成することができる。また、ゲート絶縁膜形成工程の熱酸化工程において、ポリシリコン膜からなる半導体層１ｊを長時間熱酸化させると、半導体層１ｊの表面に多数の凸部が形成されるので、第１ゲート絶縁層２１ｙの形成にあたっては、半導体層１ｊの熱酸化を短時間で行い、良好な界面を形成する。本例では、熱酸化工程では、９３０℃で１０分間程度の熱酸化により半導体層１ｊの表面に膜厚約１０ｎｍの第１ゲート絶縁層２１ｙを形成する。そして、ゲート絶縁膜堆積工程では、膜厚が１５ｎｍ程度の酸化シリコン膜（第２ゲート絶縁層２２ｙ）をＣＶＤ法により堆積することにより、膜厚が２５ｎｍ程度のゲート絶縁層２ｙを形成する。
【００４３】
次に、図６（ｂ）に示すように、ゲート絶縁層２ｙ上にゲート電極３ｓを形成する。かかるゲート電極３ｓを形成するにあたっては、不純物をドープした多結晶シリコンやタンタルなどの金属からなる導電膜を形成した後、この導電膜をパターニングする。導電膜の形成には、例えば、ＣＶＤ法やスパッタリング法が用いられる。なお、ゲート電極３ｓのパターニング時に、このゲート電極３ｓから延在する配線も併せてパターニング形成する。
【００４４】
次に、図６（ｃ）に示すように、ゲート電極３ｓをマスクとして、ゲート電極３ｓの両側から半導体層１ｊにリン（Ｐ）などのＮ型の不純物を低濃度で導入し、低濃度不純物導入領域（低濃度ソース領域１ｕおよび低濃度ドレイン領域１ｖ）を形成する。次に、ゲート電極３ｓの側壁に形成した不図示のサイドウォール膜をマスクにして、リンなどのＮ型の不純物を高濃度で導入して、高濃度不純物導入領域（高濃度ソース領域１ｔおよび高濃度ドレイン領域１ｗ）を形成する。かかる不純物導入工程で不純物が導入されなかった領域はチャネル領域１ｈとなる。高濃度の不純物を導入するにあたっては、ゲート電極３ｓを広めに覆うレジストマスクを用いてもよい。また、斜めインプラ法などを用いて不純物を導入してもよい。
【００４５】
次に、図６（ｄ）に示すように、ゲート電極３ｓの上層側に層間絶縁膜７として、酸化シリコン膜をＰＥＣＶＤ（Plasma-Enhanced ＣＶＤ）法で５００ｎｍ程度堆積する。次に、８５０℃程度の温度で熱処理を行ない、不純物導入領域（低濃度ソース領域１ｕ、低濃度ドレイン領域１ｖ、高濃度ソース領域１ｔおよび高濃度ドレイン領域１ｗ）中の不純物を活性化させる。
【００４６】
次に、図１に示すように、フォトリソグラフィ技術を用いて層間絶縁膜７において、高濃度ソース領域１ｔおよび高濃度ドレイン領域１ｗと重なる領域の層間絶縁膜７およびゲート絶縁層２ｙをエッチングし、コンタクトホール７ｔ、７ｕ，２ｔ、２ｕを形成する。次に、コンタクトホール７ｔ、７ｕ，２ｔ、２ｕ内を含む層間絶縁膜７上に、アルミニウム、タングステンなどの金属をスパッタリング法などで堆積させて導電膜を形成する。次に、この導電膜をパターニングして、ソース電極６ｒ、ドレイン電極６ｓ、および配線を形成する。
【００４７】
（本形態の主な効果）
以上説明したように、本実施の形態によれば、図３および図４を参照して説明したように、非晶質のシリコン膜１の一部の領域にゲルマニウム（核形成用元素）を導入して熱処理を行う。その結果、シリコン膜１の核形成用元素導入領域１ｓに結晶核が生成するとともに、かかる結晶核を起点として結晶粒が成長する。このため、シリコン結晶粒の位置制御が可能となり、チャネル領域１ｈに含まれる結晶欠陥（粒界）の位置と量を制御することができる。例えば、本形態では、島状の半導体層１ｊに対して所定の間隔を隔てて島状の半導体層１ｊを囲むように核形成用元素導入領域１ｓを形成したため、島状の半導体層１ｊには、結晶欠陥（粒界）がチャネル幅方向の略中央位置でチャネル長方向に１条、延在するように形成されるだけである。従って、結晶欠陥に起因する薄膜トランジスター３０ｎの電気特性のばらつきを低減することができる。また、ゲルマニウムはシリコンと同じＶＩ族であるため、汚染源となることがない。
【００４８】
また、本形態では、シリコン膜１において、チャネル領域１ｈの形成予定領域（チャネル領域形成予定領域１ｉ）とは重ならない領域にゲルマニウムを導入し、かかる核形成用元素導入領域１ｓで発生した結晶核を起点として結晶粒を成長させる。このため、ニッケルやコバルトなどの触媒金属の拡散を利用した方法と違って、チャネル領域形成予定領域１ｉやその周辺の領域１ｋ、１ｍなどに核形成用元素を拡散させずに、チャネル領域形成予定領域１ｉやその周辺の領域１ｋ、１ｍを結晶化させることができる。特に本形態では、比較的低い温度で熱処理を行う。また、ゲルマニウムは拡散係数が小さい。それ故、チャネル領域形成予定領域１ｉやその周辺の領域１ｋ、１ｍに核形成用元素が侵入し、残留することがない。それ故、本形態の半導体装置１０ｔを、プロジェクター等の強い光が照射される液晶装置の素子基板として用いた場合でも、薄膜トランジスター３０ｎでは、光照射に起因するリーク電流が発生しにくい。すなわち、バンドギャップの小さなゲルマニウムが半導体層１ｊに残留していると、リーク電流が発生しやすく、プロジェクターの表示性能を劣化させるが、本形態によれば、かかる劣化を防止することができる。
【００４９】
また、本実施の形態では、図５（ｄ）に示すパターニング工程において、シリコン膜１をパターニングして島状の半導体層１ｊを形成する際、核形成用元素導入領域１ｓおよびその近傍領域を除去する。このため、パターニング工程の後、高温プロセスを行なっても、核形成用元素が不要な領域に拡散することがない。より具体的には、パターニング工程の後、図５（ｅ）に示す熱酸化工程において、半導体層１ｊの表面を８００℃から１０００℃程度の温度に加熱して第１ゲート絶縁層２１ｙを形成する工程を行なっても、ゲルマニウムがチャネル領域１ｈなどに拡散して侵入することがない。
【００５０】
さらに、本実施の形態では、結晶化工程により多結晶化させたシリコン膜１に対して酸素プラズマ照射ＯＰを行うため、酸素プラズマがシリコン膜に含まれている結晶欠陥に作用して、シリコン膜１中の結晶欠陥を電気的に略不活性化することができる。このため、薄膜トランジスター３０ｎの能動層（半導体層１ｊ）において、結晶欠陥が電子や正孔といったキャリアを捕獲するのを防止、あるいは抑制することができるので、薄膜トランジスター３０ｎの性能を向上することができる。より具体的には、薄膜トランジスター３０ｎのオン電流のばらつきを大幅に抑制できる。しかも、酸素プラズマ照射ＯＰにより、シリコン膜１の結晶欠陥を略不活性化するため、水素プラズマを利用した場合と違って、その後の工程で高温の熱処理を行なっても、酸素プラズマ照射ＯＰによる効果が消失しない。このため、ゲート絶縁層形成工程では、８００℃以上の温度でシリコン膜１の表面を熱酸化させて第１ゲート絶縁層２１ｙを形成することができる。また、８００℃以上の温度での熱酸化であれば、熱酸化工程が短時間で済むため、半導体層１ｊの表面に凸部が発生しない。それ故、半導体層１ｊとゲート絶縁層２ｙの間に良好な界面を形成することができる。
【００５１】
また、本形態は、酸素プラズマ照射ＯＰによってシリコン膜１の表面に形成された表面酸化物１ｒを除去する酸化シリコン膜除去工程を行なうため、ゲート絶縁層形成工程においては、表面酸化物１ｒを除去した清浄な半導体層１ｊの表面に対して熱酸化を行ない、第１ゲート絶縁層２１ｙを形成する。このため、半導体層１ｊとゲート絶縁層２ｙとの間に良好な界面を形成することができる。また、シリコン膜１をパターニングして島状の半導体層１ｊを形成する際、シリコン膜１の表面に表面酸化物１ｒが存在しないので、シリコン膜１のエッチングを良好に行なうことができる。
【００５２】
さらに、本形態では、ゲート絶縁層形成工程の前に、酸素プラズマ照射工程と表面酸化物除去工程とを交互に２回繰り返すため、結晶欠陥を略不活性化させる効果が高い。すなわち、酸素プラズマ照射ＯＰを行なった際、シリコン膜１内に含まれている結晶欠陥を電気的に略不活性化させる作用が、酸素プラズマ照射ＯＰによってシリコン膜１の表面に形成された表面酸化物１ｒによって妨げられることを防止することができる。従って、シリコン膜１の結晶欠陥を効率よく電気的に略不活性化することができる。
【００５３】
さらに、ゲート絶縁層形成工程では、熱酸化膜からなる第１ゲート絶縁層２１ｙの上層に堆積法によって酸化シリコン膜からなる第２ゲート絶縁層２２ｙを形成する。このため、熱酸化時間を短くした場合でも、ゲート絶縁層２ｙを所望の膜厚にすることができる。
【００５４】
［実施の形態２］
図７は、本発明の実施の形態２に係る半導体装置１０ｔの製造方法において、核形成用元素の導入工程および結晶化工程の説明図である。ここで、図７（ａ）、（ｂ）、（ｃ）は各々、その平面的な構成を示す説明図、チャネル長方向における断面構成を示す説明図、およびチャネル幅方向における断面構成を示す説明図であり、図４（ａ）、（ｂ）、（ｃ）に対応する。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分については同一の符号を付して図示し、共通する部分の説明は省略する。
【００５５】
本形態でも、減圧気相化学成長法やプラズマＣＶＤ法により、非晶質のシリコン膜１を堆積させた後、図３（ａ）、（ｂ）、（ｃ）を参照して説明した核形成用元素導入工程、および図４（ａ）、（ｂ）、（ｃ）を参照して説明した結晶化工程を行なう。その際、実施の形態１では、シリコン膜１において島状の半導体層１ｊとしてパターニングされる領域を囲むように、ゲルマニウムを導入した核形成用元素導入領域１ｓを設けた。
【００５６】
これに対して、本形態では、図７に示すように、核形成用元素導入工程では、チャネル領域１ｈが形成される領域（チャネル領域形成予定領域１ｉ）をチャネル幅方向で挟む両側に核形成用元素導入領域１ｓ（図７（ａ）においてドットを付した領域、図７（ｃ）において右上がりの実線と右下がりの点線とを付した領域）を設ける。また、核形成用元素導入領域１ｓは矩形領域であり、チャネル領域形成予定領域１ｉに角部分１ｓａを１つ向けている。かかる構成は、図３を参照して説明したレジストマスク９１のマスクパターンを変更することによって実現することができる。
【００５７】
このような構成の核形成用元素導入領域１ｓを設けると、結晶化工程においてシリコン膜１を加熱した際、シリコン膜１の核形成用元素導入領域１ｓに結晶核が生成するとともに、矢印Ｚで示すように、角部分１ｓａに形成された結晶核を起点として、チャネル領域形成予定領域１ｉに結晶粒が成長する。このため、島状の半導体層１ｊには、結晶欠陥（粒界）がチャネル幅方向の略中央位置でチャネル長方向に１条、延在するように形成されるだけである。従って、結晶欠陥に起因する薄膜トランジスター３０ｎの電気特性のばらつきを低減することができる。
【００５８】
［実施の形態３］
図８は、本発明の実施の形態３に係る半導体装置１０ｔの製造方法において、核形成用元素の導入工程および結晶化工程の説明図である。ここで、図８（ａ）、（ｂ）、（ｃ）は各々、その平面的な構成を示す説明図、チャネル長方向における断面構成を示す説明図、およびチャネル幅方向における断面構成を示す説明図であり、図４（ａ）、（ｂ）、（ｃ）に対応する。なお、本形態の基本的な構成は、実施の形態１、２と同様であるため、共通する部分については同一の符号を付して図示し、共通する部分の説明は省略する。
【００５９】
本形態でも、減圧気相化学成長法やプラズマＣＶＤ法により、非晶質のシリコン膜１を堆積させた後、図３（ａ）、（ｂ）、（ｃ）を参照して説明した核形成用元素導入工程、および図４（ａ）、（ｂ）、（ｃ）を参照して説明した結晶化工程を行なう。その際、実施の形態２では、核形成用元素導入工程において、チャネル領域１ｈが形成される領域（チャネル領域形成予定領域１ｉ）をチャネル幅方向で挟む両側に、１つの角部分１ｓａをチャネル領域形成予定領域１ｉに向ける核形成用元素導入領域１ｓを設けた。
【００６０】
これに対して、本形態では、チャネル領域１ｈが形成される領域（チャネル領域形成予定領域１ｉ）をチャネル幅方向で挟む両側に、複数の角部分１ｓａをチャネル領域形成予定領域１ｉに向ける核形成用元素導入領域１ｓ（図８（ａ）においてドットを付した領域、図８（ｃ）において右上がりの実線と右下がりの点線とを付した領域）を設ける。このように構成した場合も、結晶化工程においてシリコン膜１を加熱した際、シリコン膜１の核形成用元素導入領域１ｓに結晶核が生成するとともに、複数の角部分１ｓａに形成された結晶核を起点として、チャネル領域形成予定領域１ｉに結晶粒が成長する。このため、島状の半導体層１ｊには、結晶欠陥（粒界）がチャネル幅方向の略中央位置でチャネル長方向に１条、延在するように形成されるだけである。従って、結晶欠陥に起因する薄膜トランジスター３０ｎの電気特性のばらつきを低減することができる。また、角部分１ｓａが複数あるので、結晶化させる領域が広い場合でも、短時間のうちに結晶化を行うことができる。
【００６１】
［実施の形態４］
図９は、本発明の実施の形態４に係る半導体装置１０ｔの製造方法において、核形成用元素の導入工程および結晶化工程の説明図である。ここで、図９（ａ）、（ｂ）、（ｃ）は各々、その平面的な構成を示す説明図、チャネル長方向における断面構成を示す説明図、およびチャネル幅方向における断面構成を示す説明図であり、図４（ａ）、（ｂ）、（ｃ）に対応する。なお、本形態の基本的な構成は、実施の形態１〜３と同様であるため、共通する部分については同一の符号を付して図示し、共通する部分の説明は省略する。
【００６２】
本形態でも、減圧気相化学成長法やプラズマＣＶＤ法により、非晶質のシリコン膜１を堆積させた後、図３（ａ）、（ｂ）、（ｃ）を参照して説明した核形成用元素導入工程、および図４（ａ）、（ｂ）、（ｃ）を参照して説明した結晶化工程を行なう。その際、実施の形態２、３では、チャネル領域１ｈが形成される領域（チャネル領域形成予定領域１ｉ）をチャネル幅方向で挟む両側に核形成用元素導入領域１ｓを設けた。
【００６３】
これに対して、本形態では、チャネル領域１ｈが形成される領域（チャネル領域形成予定領域１ｉ）をチャネル長方向で挟む両側に、複数の角部分１ｓａをチャネル領域形成予定領域１ｉに向ける核形成用元素導入領域１ｓ（図９（ａ）においてドットを付した領域、図９（ｂ）において右上がりの実線と右下がりの点線とを付した領域）を設ける。ここで、核形成用元素導入領域１ｓは、高濃度ソース領域１ｔや高濃度ドレイン領域１ｗが形成される領域１ｍと重なっているが、低濃度ソース領域１ｕや低濃度ドレイン領域１ｖが形成される領域１ｋとは重なっていない。
【００６４】
このように構成した場合も、結晶化工程においてシリコン膜１を加熱した際、シリコン膜１の核形成用元素導入領域１ｓに結晶核が生成するとともに、複数の角部分１ｓａに形成された結晶核を起点として、チャネル領域形成予定領域１ｉに結晶粒が成長する。このため、島状の半導体層１ｊには、結晶欠陥（粒界）がチャネル長方向の略中央位置でチャネル幅方向に１条、延在するように形成されるだけである。従って、結晶欠陥に起因する薄膜トランジスター３０ｎの電気特性のばらつきを低減することができる。また、角部分１ｓａが複数あるので、結晶化させる領域が広い場合でも、短時間のうちに結晶化を行うことができる。
【００６５】
［実施の形態５］
図１０は、本発明の実施の形態５に係る半導体装置１０ｔの製造方法において、核形成用元素の導入工程および結晶化工程の説明図である。ここで、図１０（ａ）、（ｂ）、（ｃ）は各々、その平面的な構成を示す説明図、チャネル長方向における断面構成を示す説明図、およびチャネル幅方向における断面構成を示す説明図であり、図４（ａ）、（ｂ）、（ｃ）に対応する。なお、本形態の基本的な構成は、実施の形態１、２等と同様であるため、共通する部分については同一の符号を付して図示し、共通する部分の説明は省略する。
【００６６】
本形態でも、減圧気相化学成長法やプラズマＣＶＤ法により、非晶質のシリコン膜１を堆積させた後、図３（ａ）、（ｂ）、（ｃ）を参照して説明した核形成用元素導入工程、および図４（ａ）、（ｂ）、（ｃ）を参照して説明した結晶化工程を行なう。その際、実施の形態２〜４では、チャネル領域１ｈが形成される領域（チャネル領域形成予定領域１ｉ）をチャネル幅方向あるいはチャネル長方向で挟む両側に核形成用元素導入領域１ｓを設けた。
【００６７】
これに対して、本形態では、チャネル領域１ｈが形成される領域（チャネル領域形成予定領域１ｉ）に対してチャネル幅方向の一方側のみに、複数の角部分１ｓａをチャネル領域形成予定領域１ｉに向ける核形成用元素導入領域１ｓ（図１０（ａ）においてドットを付した領域、図１０（ｃ）において右上がりの実線と右下がりの点線とを付した領域）を設ける。
【００６８】
このように構成した場合も、結晶化工程においてシリコン膜１を加熱した際、シリコン膜１の核形成用元素導入領域１ｓに結晶核が生成するとともに、複数の角部分１ｓａに形成された結晶核を起点として、チャネル領域形成予定領域１ｉに結晶粒が成長する。ここで、核形成用元素導入領域１ｓは、チャネル領域形成予定領域１ｉに対してチャネル幅方向の一方側のみに形成されている。このため、チャネル領域形成予定領域１ｉを完全に結晶化させた時点で、チャネル領域形成予定領域１ｉには、結晶欠陥（粒界）が一切、形成されない。従って、結晶欠陥に起因する薄膜トランジスター３０ｎの電気特性のばらつきを確実に防止することができる。また、角部分１ｓａが複数あるので、結晶化させる領域が広い場合でも、短時間のうちに結晶化を行うことができる。
【００６９】
［実施の形態６］
図１１は、本発明の実施の形態６に係る半導体装置１０ｔの製造方法において、核形成用元素の導入工程の説明図であり、図３（ｂ）に対応する。なお、本形態の基本的な構成は、実施の形態１等と同様であるため、共通する部分については同一の符号を付して図示し、共通する部分の説明は省略する。
【００７０】
実施の形態１〜５では、図３に示すレジストマスク９１によって、核形成用元素導入領域１ｓの位置や形状を制御したが、図１１に示すように、シリコン系の膜や金属膜などからなるマスク９２を用いてもよい。かかる構成を実現するには、まず、シリコン膜１上に保護膜として酸化シリコン膜９３を１０〜３０ｎｍ程度堆積する。次に、酸化シリコン膜９３上に多結晶シリコン膜やモリブデン（Ｍｏ）やタングステン（Ｗ）やタンタル（Ｔａ）などの金属膜、また、モリブデンシリサイドなどのシリサイド膜を堆積した後、図３に示すレジストマスク９１と同様なレジストマスクを形成して、金属膜やシリサイド膜をパターニングしてマスク９２を形成する。次にレジストマスクを除去した状態でゲルマニウムをイオン注入する。その結果、所定領域に所定形状の核形成用元素導入領域１ｓを形成することができる。なお、ゲルマニウムを導入した後は、マスクをエッチングによって除去した後、酸化シリコン膜９３もウエットエッチング等によって除去する。
【００７１】
［他の実施の形態］
上記実施形態では、パターニング工程によって、核形成用元素導入領域１ｓおよびその近傍領域を除去したが、核形成用元素導入領域１ｓおよびその近傍領域の一部のみを除去してもよい。また、核形成用元素導入領域１ｓおよびその近傍領域を除去せずに残してもよい。
【００７２】
上記実施の形態では、核形成用元素としてゲルマニウムを用いたが、シリコン同士よりも結合エネルギーが小さい元素であれば、ＶＩ族の他の元素、さらには他の族の元素を用いてもよい。
【００７３】
上記実施の形態では、ＬＤＤ構造の薄膜トランジスター３０ｎの形成に本発明を適用したが、セルフアライン構造の薄膜トランジスター３０ｎの形成に本発明を適用してもよい。また、チャネル領域１ｈの両側に、チャネル領域１ｈと不純物濃度が同一のオフセット領域を備えたオフセットゲート構造の薄膜トランジスターの形成に本発明を適用してもよい。この場合、オフセット領域には、低濃度ソース領域１ｕや低濃度ドレイン領域１ｖと同様、核形成用元素が残留しないように、オフセット領域からずれた領域に核形成用元素導入領域１ｓを設けることが好ましい。
【００７４】
［電気光学装置への適用］
図１〜図１１を参照して説明した半導体装置およびその製造方法は、例えば、以下に説明する液晶装置などといった電気光学装置の素子基板およびその製造方法として用いることができる。すなわち、以下に説明する電気光学装置の素子基板は、基板上に薄膜トランジスターが形成された半導体装置として構成されるので、本発明を適用することができる。
【００７５】
（全体構成）
図１２は、本発明を適用した電気光学装置（液晶装置）の電気的構成を示すブロック図である。図１２に示す電気光学装置１００は液晶パネル１００ｐを有しており、その中央領域に複数の画素１００ａがマトリクス状に配列された画素領域１０ｂを備えている。
【００７６】
かかる液晶パネル１００ｐにおいて、後述する素子基板１０には、画素領域１０ｂの内側で複数本のデータ線６ａおよび複数本の走査線３ａが縦横に延びており、それらの交点に対応する位置に画素１００ａが構成されている。複数の画素１００ａの各々には、画素スイッチング素子としての薄膜トランジスター３０および画素電極９ａが形成されている。薄膜トランジスター３０のソースにはデータ線６ａが電気的に接続され、薄膜トランジスター３０のゲートには走査線３ａが電気的に接続され、薄膜トランジスター３０のドレインには画素電極９ａが電気的に接続されている。
【００７７】
素子基板１０において、画素領域１０ｂの外側領域には走査線駆動回路１０４およびデータ線駆動回路１０１が構成されている。データ線駆動回路１０１は各データ線６ａの一端に電気的に接続しており、不図示の画像処理回路から供給される画像信号を各データ線６ａに順次供給する。走査線駆動回路１０４は、各走査線３ａに電気的に接続しており、走査信号を各走査線３ａに順次供給する。
【００７８】
各画素１００ａにおいて、画素電極９ａは、後述する対向基板に形成された共通電極と液晶を介して対向し、液晶容量５０ａを構成している。また、各画素１００ａには、液晶容量５０ａで保持される画像信号がリークするのを防ぐために、液晶容量５０ａと並列に保持容量６０が付加されている。本形態では、保持容量６０を構成するために、走査線３ａと並列するように容量線３ｂが形成されており、かかる容量線３ｂは共通電位線に接続され、所定の電位に保持されている。なお、保持容量６０は前段の走査線３ａとの間に形成される場合もある。
【００７９】
（液晶パネルおよび素子基板の構成）
図１３（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００の液晶パネル１００ｐを各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。図１３（ａ）、（ｂ）に示すように、電気光学装置１００の液晶パネル１００ｐでは、所定の隙間を介して素子基板１０と対向基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、シール材１０７は対向基板２０の縁に沿うように配置されている。シール材１０７は、光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。かかる液晶パネル１００ｐは、ＴＮ（Twisted Nematic）方式、ＦＦＳ（Fringe Field Switching）方式、ＩＰＳ(In Plane Switching)方式、ＥＣＢ（Electrically Controlled Birefringence）方式、あるいはＶＡＮ（Vertical Aligned Nematic）方式等、いずれの方式を採用した場合も略同様な構成を有する。
【００８０】
素子基板１０において、シール材１０７の外側領域では、素子基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成されており、この一辺に隣接する一辺に沿って走査線駆動回路１０４が形成されている。また、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０９が形成されている。
【００８１】
詳しくは後述するが、素子基板１０には、画素電極９ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成され、その内側が画像表示領域１０ａとされている。また、対向基板２０では、素子基板１０の画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ（Indium Tin Oxide）膜からなる共通電極２５が形成されている。なお、画素領域１０ｂには、額縁１０８と重なる領域にダミーの画素が構成される場合があり、この場合、画素領域１０ｂのうち、ダミー画素を除いた領域が画像表示領域１０ａとして利用されることになる。
【００８２】
このように形成した電気光学装置１００は、後述するモバイルコンピューター、携帯電話機、液晶テレビ、投射型表示装置などといった電子機器のカラー表示装置として用いることができ、この場合、対向基板２０には、カラーフィルター（図示せず）や保護膜が形成される。また、対向基板２０および素子基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮモード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモード別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００８３】
電気光学装置１００は、透過型に限らず、反射型および半透過反射型として構成される場合があり、この場合、例えば、素子基板１０には光反射層が形成される。電気光学装置１００は、後述する投射型表示装置（液晶プロジェクター）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各電気光学装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。また、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成すれば、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルターを形成してもよい。このダイクロイックフィルター付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００８４】
（各画素の構成）
図１４（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００に用いた素子基板１０において相隣接する画素の平面図、およびそのＡ−Ａ′線に相当する位置で電気光学装置１００を切断したときの断面図である。
【００８５】
図１４（ａ）、（ｂ）に示すように、素子基板１０には、石英基板や耐熱ガラス基板などからなる透光性基板１０ｄの表面に、所定形状に形成された遮光膜１１ｐと、シリコン酸化膜などからなる下地絶縁膜１２が形成されているとともに、その表面側にはＮ型の薄膜トランジスター３０が形成されている。薄膜トランジスター３０は、結晶化したポリシリコン層からなる島状の半導体層１ａに対して、チャネル領域１ｇ、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ構造を備えている。また、半導体層１ａの表面側にゲート絶縁層２ｙが形成されており、ゲート絶縁層２ｙの表面にゲート電極（走査線３ａ）が形成されている。なお、チャネル領域１ｇは必要に応じてチャネルドープされている。
【００８６】
ここで、薄膜トランジスター３０および半導体層１ａは各々、図１〜８を参照して説明した薄膜トランジスター３０ｎおよび半導体層１ｊに相当する。
【００８７】
薄膜トランジスター３０の上層側には、層間絶縁膜７、８が形成されている。層間絶縁膜７の表面にはデータ線６ａおよびドレイン電極６ｂが形成され、データ線６ａは、層間絶縁膜７に形成されたコンタクトホール７ａを介して高濃度ソース領域１ｄに電気的に接続している。また、ドレイン電極６ｂは、層間絶縁膜７に形成されたコンタクトホール７ｂを介して高濃度ドレイン領域１ｅに電気的に接続している。層間絶縁膜８の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜８に形成されたコンタクトホール８ａを介してドレイン電極６ｂに電気的に接続している。画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁層２ｙと同時形成された絶縁層（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、保持容量６０が構成されている。
【００８８】
このように構成した素子基板１０と対向基板２０とは、画素電極９ａと共通電極２５とが対面するように配置され、かつ、これらの基板間には、前記のシール材１０７（図７（ａ）、（ｂ）参照）により囲まれた空間内に電気光学物質としての液晶５０が封入されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６、２４により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。
【００８９】
このような素子基板１０には多数の薄膜トランジスター３０が形成されているが、本形態では、半導体層１ａの結晶欠陥（粒界）が制御されているので、結晶欠陥の状態が各薄膜トランジスター３０で同等である。従って、結晶欠陥に起因する薄膜トランジスター３０の電気特性のばらつきを低減することができる。また、角部分１ｓａが複数あるので、結晶化させる領域が広い場合でも、短時間のうちに結晶化を行うことができる。
【００９０】
また、薄膜トランジスター３０ｎの半導体層１ａの下層側には遮光膜１１ｐが形成されているので、半導体層１ａに対して光の侵入が防止されている。従って、迷光強度の強い高輝度光源を用いる場合でも、光の影響を受けることなく、安定して動作する電気光学装置となる。
【００９１】
［半導体装置のその他の構成例］
上記形態では、本発明に係る電気光学装置として液晶装置を例に説明したが、有機エレクトロルミネッセンス装置でも、薄膜トランジスターが画素スイッチング素子として用いられていることから、本発明に係る半導体装置は、有機エレクトロルミネッセンス装置の素子基板として用いてもよい。また、本発明に係る半導体装置は、上記の電気光学装置の他、撮像装置に用いる素子基板などとして用いることもできる。
【００９２】
［電子機器への搭載例］
図１５および図１６は、本発明を適用した電気光学装置を用いた電子機器の説明図である。まず、本発明に係る電気光学装置１００を透過型の液晶装置として構成した場合、図１５（ａ）に示す投射型表示装置のライトバルブとして用いることができる。また、図１５（ａ）に示す投射型表示装置は、図１５（ｂ）に示すリア型プロジェクターなどに用いることができる。
【００９３】
図１５（ａ）に示す投射型表示装置１１０は、光源１１２、ダイクロイックミラー１１３、１１４、およびリレー系１２０などを備えた光源部１４０と、液晶ライトバルブ１１５〜１１７（透過型の電気光学装置１００）と、クロスダイクロイックプリズム１１９（合成光学系）と、投射光学系１１８とを備えている。
【００９４】
光源１１２は、赤色光、緑色光および青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー１１３は、光源１１２からの赤色光を透過させると共に緑色光および青色光を反射する構成となっている。また、ダイクロイックミラー１１４は、ダイクロイックミラー１１３で反射された緑色光および青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー１１３、１１４は、光源１１２から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。
【００９５】
ここで、ダイクロイックミラー１１３と光源１１２との間には、インテグレーター１２１および偏光変換素子１２２が光源１１２から順に配置されている。インテグレーター１２１は、光源１１２から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子１２２は、光源１１２からの光を例えばｓ偏光のような特定の振動方向を有する偏光にする構成となっている。
【００９６】
液晶ライトバルブ１１５は、ダイクロイックミラー１１３を透過して反射ミラー１２３で反射した赤色光を画像信号に応じて変調する透過型の電気光学装置である。液晶ライトバルブ１１５は、λ／２位相差板１１５ａ、第１偏光板１１５ｂ、液晶パネル１１５ｃおよび第２偏光板１１５ｄを備えている。ここで、液晶ライトバルブ１１５に入射する赤色光は、ダイクロイックミラー１１３を透過しても光の偏光は変化しないことから、ｓ偏光のままである。
【００９７】
λ／２位相差板１１５ａは、液晶ライトバルブ１１５に入射したｓ偏光をｐ偏光に変換する光学素子である。また、第１偏光板１１５ｂは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。そして、液晶パネル１１５ｃは、ｐ偏光を画像信号に応じた変調によってｓ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。さらに、第２偏光板１１５ｄは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１５は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム１１９に向けて射出する構成となっている。
【００９８】
なお、λ／２位相差板１１５ａおよび第１偏光板１１５ｂは、偏光を変換させない透光性のガラス板１１５ｅに接した状態で配置されており、λ／２位相差板１１５ａおよび第１偏光板１１５ｂが発熱によって歪むのを回避することができる。
【００９９】
液晶ライトバルブ１１６は、ダイクロイックミラー１１３で反射した後にダイクロイックミラー１１４で反射した緑色光を画像信号に応じて変調する透過型の電気光学装置である。そして、液晶ライトバルブ１１６は、液晶ライトバルブ１１５と同様に、第１偏光板１１６ｂ、液晶パネル１１６ｃおよび第２偏光板１１６ｄを備えている。液晶ライトバルブ１１６に入射する緑色光は、ダイクロイックミラー１１３、１１４で反射されて入射するｓ偏光である。第１偏光板１１６ｂは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。また、液晶パネル１１６ｃは、ｓ偏光を画像信号に応じた変調によってｐ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。そして、第２偏光板１１６ｄは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１６は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム１１９に向けて射出する構成となっている。
【０１００】
液晶ライトバルブ１１７は、ダイクロイックミラー１１３で反射し、ダイクロイックミラー１１４を透過した後でリレー系１２０を経た青色光を画像信号に応じて変調する透過型の電気光学装置である。そして、液晶ライトバルブ１１７は、液晶ライトバルブ１１５、１１６と同様に、λ／２位相差板１１７ａ、第１偏光板１１７ｂ、液晶パネル１１７ｃおよび第２偏光板１１７ｄを備えている。ここで、液晶ライトバルブ１１７に入射する青色光は、ダイクロイックミラー１１３で反射してダイクロイックミラー１１４を透過した後にリレー系１２０の後述する２つの反射ミラー１２５ａ、１２５ｂで反射することから、ｓ偏光となっている。
【０１０１】
λ／２位相差板１１７ａは、液晶ライトバルブ１１７に入射したｓ偏光をｐ偏光に変換する光学素子である。また、第１偏光板１１７ｂは、ｓ偏光を遮断してｐ偏光を透過させる偏光板である。そして、液晶パネル１１７ｃは、ｐ偏光を画像信号に応じた変調によってｓ偏光（中間調であれば円偏光又は楕円偏光）に変換する構成となっている。さらに、第２偏光板１１７ｄは、ｐ偏光を遮断してｓ偏光を透過させる偏光板である。したがって、液晶ライトバルブ１１７は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム１１９に向けて射出する構成となっている。なお、λ／２位相差板１１７ａおよび第１偏光板１１７ｂは、ガラス板１１７ｅに接した状態で配置されている。
【０１０２】
リレー系１２０は、リレーレンズ１２４ａ、１２４ｂと反射ミラー１２５ａ、１２５ｂとを備えている。リレーレンズ１２４ａ、１２４ｂは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ１２４ａは、ダイクロイックミラー１１４と反射ミラー１２５ａとの間に配置されている。また、リレーレンズ１２４ｂは、反射ミラー１２５ａ、１２５ｂの間に配置されている。反射ミラー１２５ａは、ダイクロイックミラー１１４を透過してリレーレンズ１２４ａから出射した青色光をリレーレンズ１２４ｂに向けて反射するように配置されている。また、反射ミラー１２５ｂは、リレーレンズ１２４ｂから出射した青色光を液晶ライトバルブ１１７に向けて反射するように配置されている。
【０１０３】
クロスダイクロイックプリズム１１９は、２つのダイクロイック膜１１９ａ、１１９ｂをＸ字型に直交配置した色合成光学系である。ダイクロイック膜１１９ａは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜１１９ｂは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム１１９は、液晶ライトバルブ１１５〜１１７のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系１１８に向けて射出するように構成されている。
【０１０４】
なお、液晶ライトバルブ１１５、１１７からクロスダイクロイックプリズム１１９に入射する光はｓ偏光であり、液晶ライトバルブ１１６からクロスダイクロイックプリズム１１９に入射する光はｐ偏光である。このようにクロスダイクロイックプリズム１１９に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム１１９において各液晶ライトバルブ１１５〜１１７から入射する光を有効に合成できる。ここで、一般に、ダイクロイック膜１１９ａ、１１９ｂはｓ偏光の反射特性に優れている。このため、ダイクロイック膜１１９ａ、１１９ｂで反射される赤色光および青色光をｓ偏光とし、ダイクロイック膜１１９ａ、１１９ｂを透過する緑色光をｐ偏光としている。投射光学系１１８は、投影レンズ（図示略）を有しており、クロスダイクロイックプリズム１１９で合成された光をスクリーン１１１に投射するように構成されている。
【０１０５】
図１５（ｂ）に示すように、投射型表示装置１１０をリア型プロジェクター２００に搭載した場合には、反射鏡２０１、２０２によりスクリーン２０３に画像が表示される。リア型プロジェクター２００では、液晶ライトバルブ１１５、１１６、１１７に侵入する光の強度が極めて高いので、その迷光の強度は高い。しかるに本発明の電気光学装置１００では、薄膜トランジスター３０ｎの半導体層１ａの下層側には遮光膜１１が形成されているので、半導体層１ａに対して迷光の侵入が防止されている。従って、迷光強度の強い高輝度光源を用いた場合でも、安定した動作を得ることができる。また、薄膜トランジスター３０に性能のばらつきや、特性の低下がないので、出力画像の高画質化を実現することができる。
【０１０６】
次に、本発明に係る電気光学装置１００を反射型の液晶装置として構成した場合、図１６（ａ）に示す投射型表示装置のライトバルブとして用いることができる。また、本発明に係る電気光学装置１００は、図１６（ｂ）、（ｃ）に示す直視型表示装置として利用することもきる。
【０１０７】
図１６（ａ）に示す投射型表示装置１０００は、システム光軸Ｌに沿って配置した光源部８１０、インテグレーターレンズ８２０および偏光変換素子８３０を備えた偏光照明装置８００と、この偏光照明装置８００から出射されたＳ偏光光束をＳ偏光光束反射面８４１により反射させる偏光ビームスプリッタ８４０と、偏光ビームスプリッタ８４０のＳ偏光光束反射面８４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー８４２と、青色光が分離された後の光束のうち、赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー８４３とを有している。また、投射型表示装置１０００は、各色光が入射する３枚の電気光学装置１００（反射型の電気光学装置１００Ｒ、１００Ｇ、１００Ｂ）を備えている。さらに、投射型表示装置１０００は、３つの電気光学装置１００Ｒ、１００Ｇ、１００Ｂにて変調された光をダイクロイックミラー８４２、８４３、および偏光ビームスプリッタ８４０にて合成した後、この合成光を投射光学系８５０によりスクリーン８６０に投写する。
【０１０８】
また、図１６（ｂ）に示す携帯電話機３０００は、複数の操作ボタン３００１、スクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。
【０１０９】
図１６（ｃ）に示す情報携帯端末（ＰＤＡ：Personal Digital Assistants）４０００は、複数の操作ボタン４００１、電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備えており、電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
【符号の説明】
【０１１０】
１・・シリコン膜、１ｈ・・チャネル領域、１ｉ・・チャネル領域形成予定領域、１ｊ・・半導体層、１ｓ・・核形成用元素導入領域、１ｔ・・高濃度ソース領域、１ｕ・・低濃度ソース領域、１ｖ・・低濃度ドレイン領域、１ｗ・・高濃度ドレイン領域、２ｙ・・ゲート絶縁層、３ｓ・・ゲート電極、１０ｓ・・基板、１０ｔ・・半導体装置、３０、３０ｎ・・Ｎ型の薄膜トランジスター、１００・・電気光学装置
【図１】
2010182844.tif 000003
【図２】
2010182844.tif 000004
【図３】
2010182844.tif 000005
【図４】
2010182844.tif 000006
【図５】
2010182844.tif 000007
【図６】
2010182844.tif 000008
【図７】
2010182844.tif 000009
【図８】
2010182844.tif 000010
【図９】
2010182844.tif 000011
【図１０】
2010182844.tif 000012
【図１１】
2010182844.tif 000013
【図１２】
2010182844.tif 000014
【図１３】
2010182844.tif 000015
【図１４】
2010182844.tif 000016
【図１５】
2010182844.tif 000017
【図１６】
2010182844.tif 000018