(57)【要約】【課題】  高周波特性に影響を及ぼす、中継基板と同軸コネクタの中心導体の高さ方向のギャップの寸法管理を軽減することが可能な半導体素子収納用パッケージ及び半導体装置並びにそれらの製造方法を提供することを課題とする。【解決手段】  この半導体素子収納用パッケージの製造方法は、基体の一方の面に設けられた中継基板載置部に、配線パターンを有する中継基板を載置する第１工程と、前記中継基板載置部の、前記中継基板に隣接する部分に形成されている掘り込み部に、固着剤を供給する第２工程と、前記固着剤を溶融させ、毛細管現象を利用して前記中継基板載置部と前記中継基板との間に展延させる第３工程と、前記基体の前記一方の面の外縁部に設けられた枠体に、同軸コネクタを固定する第４工程と、前記同軸コネクタと前記配線パターンとを電気的に接続する第５工程と、を有することを要件とする。【選択図】  図３
2010147187.tif 000002
【特許請求の範囲】
【請求項１】
基体の一方の面に設けられた中継基板載置部に、配線パターンを有する中継基板を載置する第１工程と、
前記中継基板載置部の、前記中継基板に隣接する部分に形成されている掘り込み部に、固着剤を供給する第２工程と、
前記固着剤を溶融させ、毛細管現象を利用して前記中継基板載置部と前記中継基板との間に展延させる第３工程と、
前記基体の前記一方の面の外縁部に設けられた枠体に、同軸コネクタを固定する第４工程と、
前記同軸コネクタと前記配線パターンとを電気的に接続する第５工程と、を有する半導体素子収納用パッケージの製造方法。
【請求項２】
前記同軸コネクタは、外周導体と、前記外周導体に充填された誘電体と、前記誘電体の中心に設けられた中心導体と、を有し、
前記第４工程において、前記同軸コネクタは、前記中心導体の一端が前記枠体の内側に突出するように、前記枠体に固定され、
前記第５工程において、前記枠体の内側に突出した前記中心導体の一端は、前記配線パターンと電気的に接続される請求項１記載の半導体素子収納用パッケージの製造方法。
【請求項３】
請求項１又は２記載の半導体素子収納用パッケージの内部に、電極パッドを有する半導体素子を搭載する第６工程と、
前記電極パッドと前記配線パターンとを電気的に接続する第７工程と、を有する半導体装置の製造方法。
【請求項４】
基体と、
前記基体の一方の面の外縁部に設けられた枠体と、
前記枠体に固定された同軸コネクタと、
前記基体の前記一方の面に設けられた中継基板載置部に載置され、前記同軸コネクタと電気的に接続される配線パターンを有する中継基板と、を有し、
前記中継基板載置部の、前記中継基板に隣接する部分に掘り込み部が形成されている半導体素子収納用パッケージ。
【請求項５】
前記同軸コネクタは、外周導体と、前記外周導体に充填された誘電体と、前記誘電体の中心に設けられた中心導体と、を有し、
前記中心導体の一端は前記枠体の内側に突出し、
前記枠体の内側に突出した前記中心導体の一端は、前記配線パターンと電気的に接続されている請求項４記載の半導体素子収納用パッケージ。
【請求項６】
請求項４又は５記載の半導体素子収納用パッケージの内部に、電極パッドを有する半導体素子が搭載され、
前記電極パッドは、前記配線パターンと電気的に接続されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同軸コネクタを有する半導体素子収納用パッケージ及び半導体装置並びにそれらの製造方法に関する。
【背景技術】
【０００２】
従来より、高周波特性を要求される半導体素子収納用パッケージでは、要求される特性を得るために、外部との信号の授受をするための端子として、同軸タイプのコネクタ（以下、同軸コネクタとする）が用いられている。同軸コネクタは、外周導体中に誘電体が充填され、誘電体の中心に中心導体を有するコネクタである。
【０００３】
同軸コネクタを用いた半導体素子収納用パッケージにおいて、半導体素子と同軸コネクタの中心導体との接続は、半導体素子収納用パッケージ内に設けられた載置部に、配線パターンを有する中継基板を、ろう材等の固着剤で固着し、中継基板を介して行われるのが一般的である。この際、中継基板の配線パターンと同軸コネクタの中心導体とは、ろう材等の固着剤で接続される。半導体素子と同軸コネクタの中心導体とを直接接続しないのは、中心導体の断面形状が略円形であるためワイヤボンド性が悪いからである。
【特許文献１】特開２００６−１２８３２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、中継基板を用いて半導体素子と同軸コネクタの中心導体を接続する場合、中継基板と同軸コネクタの中心導体の高さ方向のギャップは、半導体素子収納用パッケージの高周波特性（信号損失やノイズ特性等）を左右するので、できるだけ小さい方が好ましい。
【０００５】
そのため、載置部の高さや中継基板の厚さを適正化するとともに、中継基板と載置部を固着する際のろう材等の固着剤の厚さ、中継基板と同軸コネクタの中心導体を接続する際のろう材等の固着剤の厚さを厳格に管理しなければならないという問題があった。
【０００６】
上記に鑑みて、高周波特性に影響を及ぼす、中継基板と同軸コネクタの中心導体の高さ方向のギャップの寸法管理を軽減することが可能な半導体素子収納用パッケージ及び半導体装置並びにそれらの製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
この半導体素子収納用パッケージの製造方法は、基体の一方の面に設けられた中継基板載置部に、配線パターンを有する中継基板を載置する第１工程と、前記中継基板載置部の、前記中継基板に隣接する部分に形成されている掘り込み部に、固着剤を供給する第２工程と、前記固着剤を溶融させ、毛細管現象を利用して前記中継基板載置部と前記中継基板との間に展延させる第３工程と、前記基体の前記一方の面の外縁部に設けられた枠体に、同軸コネクタを固定する第４工程と、前記同軸コネクタと前記配線パターンとを電気的に接続する第５工程と、を有することを要件とする。
【０００８】
この半導体装置の製造方法は、本発明に係る半導体素子収納用パッケージの内部に、電極パッドを有する半導体素子を搭載する第６工程と、前記電極パッドと前記配線パターンとを電気的に接続する第７工程と、を有することを要件とする。
【０００９】
この半導体素子収納用パッケージは、基体と、前記基体の一方の面の外縁部に設けられた枠体と、前記枠体に固定された同軸コネクタと、前記基体の前記一方の面に設けられた中継基板載置部に載置され、前記同軸コネクタと電気的に接続される配線パターンを有する中継基板と、を有し、前記中継基板載置部の、前記中継基板に隣接する部分に掘り込み部が形成されていることを要件とする。
【００１０】
この半導体装置は、本発明に係る半導体素子収納用パッケージの内部に、電極パッドを有する半導体素子が搭載され、前記電極パッドは、前記配線パターンと電気的に接続されていることを要件とする。
【発明の効果】
【００１１】
開示の技術によれば、高周波特性に影響を及ぼす、中継基板と同軸コネクタの中心導体の高さ方向のギャップの寸法管理を軽減することが可能な半導体素子収納用パッケージ及び半導体装置並びにそれらの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１３】
〈第１の実施の形態〉
［本発明の第１の実施の形態に係る半導体素子収納用パッケージの構造］
始めに、本発明の第１の実施の形態に係る半導体素子収納用パッケージの構造について説明する。図１は、本発明の第１の実施の形態に係る半導体素子収納用パッケージを例示する平面図である。図２は、本発明の第１の実施の形態に係る半導体素子収納用パッケージを例示する図１のＡ−Ａ線に沿う断面図である。図３は、本発明の第１の実施の形態に係る半導体素子収納用パッケージを例示する図１のＢ−Ｂ線に沿う断面図である。
【００１４】
図１〜図３を参照するに、本発明の第１の実施の形態に係る半導体素子収納用パッケージ１０は、基体１１と、枠体１２と、中継基板載置部１４と、中継基板１５と、半導体素子搭載用基板１６と、同軸コネクタ１９と、固着層２１及び２２とを有する。
【００１５】
半導体素子収納用パッケージ１０において、枠体１２は、基体１１の面１１ａの外縁部に設けられている。基体１１の材料としては、例えばＣｕ等の金属を用いることができる。基体１１の厚さ（Ｚ方向）は、例えば２ｍｍとすることができる。基体１１のＸ方向の長さＬ１は、例えば３０ｍｍとすることができる。基体１１のＹ方向の長さＬ２は、例えば２０ｍｍとすることができる。基体１１及び枠体１２のＺ方向の長さＬ３は、例えば２０ｍｍとすることができる。
【００１６】
枠体１２の材料としては、例えばＣｕ等の金属を用いることができる。枠体１２の厚さ（Ｘ方向及びＹ方向）は、例えば２ｍｍとすることができる。枠体１２は、基体１１と一体成形されていてもよいし、基体１１にＡｇろう等のろう材により固着されていても構わない。又、シーム溶接法等の溶接法により接合されていても構わない。
【００１７】
中継基板載置部１４は、基体１１の面１１ａの枠体１２の内側に設けられている。中継基板載置部１４の材料としては、例えばＣｕ等の金属を用いることができる。中継基板載置部１４の高さ（Ｚ方向）は、例えば３ｍｍとすることができる。中継基板載置部１４は、中継基板１５を載置する載置面１４ａを有し、更に載置面１４ａに載置される中継基板１５に隣接する部分に掘り込み部１４ｂを有する。中継基板載置部１４は、基体１１と一体成形されていてもよいし、基体１１にＡｇろう等のろう材により固着されていても構わない。又、シーム溶接法等の溶接法により接合されていても構わない。なお、掘り込み部１４ｂの技術的意義については、後述する本発明の第１の実施の形態に係る半導体素子収納用パッケージ１０の製造方法において説明する。
【００１８】
中継基板１５は、配線パターン１５ａを有する。中継基板１５としては、例えばセラミック基板等を用いることができる。中継基板１５の厚さ（Ｚ方向）は、例えば１ｍｍとすることができる。配線パターン１５ａの材料としては、例えばＣｕ等の金属を用いることができる。配線パターン１５ａの幅（Ｙ方向）は、例えば０．５ｍｍとすることができる。配線パターン１５ａの幅（Ｙ方向）は、同軸コネクタ１９の中心導体１９ａの径と同程度の値に設定することが好ましい。なお、中継基板１５として、複数層の配線パターンを有する多層基板を用いても構わない。
【００１９】
中継基板１５は、固着層２１を介して中継基板載置部１４の載置面１４ａに固着されている。固着層２１の材料としては、例えばＡｕとＰｂの合金、Ｐｂを含む合金、ＡｕとＳｎの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。又、固着層２１の材料として、例えばＡｇを含む導電性接着剤等を用いても構わない。後述するように、固着層２１の厚さＴ１は極めて薄くすることができる。固着層２１の厚さＴ１の一例を挙げれば、例えば５０μｍである。
【００２０】
半導体素子搭載用基板１６は、半導体素子を搭載するための基板であり、基体１１の面１１ａの枠体１２の内側に設けられている。半導体素子搭載用基板１６としては、例えばセラミック基板等を用いることができる。半導体素子搭載用基板１６の厚さ（Ｚ方向）は、例えば２ｍｍとすることができる。半導体素子搭載用基板１６は、例えば基体１１にＡｇろう等のろう材により固着されている。なお、半導体素子搭載用基板１６は、半導体素子収納用パッケージ１０の必須の構成要件ではない。半導体素子搭載用基板１６を設けない場合には、半導体素子を例えば基体１１の面１１ａに直接搭載する。
【００２１】
同軸コネクタ１９は、中心導体１９ａと、誘電体１９ｂと、外周導体１９ｃとを有する。同軸コネクタ１９は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒形等の筒状の外周導体１９ｃの内側にガラス等の誘電体１９ｂが充填され、更に、中心軸にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体１９ａが固定された構造である。同軸コネクタ１９は、例えばＧＨｚ帯等の高周波に対する特性が優れたコネクタであり、半導体素子収納用パッケージ１０の外部と半導体素子収納用パッケージ１０の内部との間で電気信号等を入出力させる入出力端子として機能する。
【００２２】
同軸コネクタ１９は、枠体１２のコネクタ固定部１２ｂに嵌め込まれ、例えばＡｇろう等のろう材（図示せず）により固着されている。同軸コネクタ１９の中心導体１９ａは、枠体１２に設けられた貫通孔１２ｃに枠体１２と接しないように挿入されており、中心導体１９ａの一端は枠体１２の内部（中継基板１５側）に突出している。
【００２３】
中心導体１９ａの枠体１２の内部（中継基板１５側）に突出している部分は、固着層２２を介して中継基板１５の配線パターン１５ａに固着されている。すなわち、中心導体１９ａは、固着層２２を介して配線パターン１５ａと電気的に接続されている。
【００２４】
固着層２２の厚さＴ２は、中継基板１５の配線パターン１５ａと同軸コネクタ１９の中心導体１９ａの高さ方向のギャップを決める重要な要素であり、固着層２２の厚さＴ２は薄い方が好ましい。固着層２２の厚さＴ２の一例を挙げれば、例えば５０μｍである。固着層２２の材料としては、例えばＡｕとＰｂの合金、Ｐｂを含む合金、ＡｕとＳｎの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等の導電性の材料を用いることができる。
【００２５】
なお、中継基板１５の配線パターン１５ａと同軸コネクタ１９の中心導体１９ａの高さ方向のギャップを小さくするためには、中継基板載置部１４の高さ（Ｚ方向）や中継基板１５の厚さ（Ｚ方向）を適正化することも重要な要素となる。以上が、本発明の第１の実施の形態に係る半導体素子収納用パッケージ１０の構造である。
【００２６】
［本発明の第１の実施の形態に係る半導体素子収納用パッケージの製造方法］
続いて、本発明の第１の実施の形態に係る半導体素子収納用パッケージの製造方法について説明する。本発明の第１の実施の形態に係る半導体素子収納用パッケージ１０の製造方法の特徴は、中継基板１５を固着層２１を介して中継基板載置部１４の載置面１４ａに固着する工程にある。その他に関しては、周知の方法で製造することができる。そこで、以下に、中継基板１５を固着層２１を介して中継基板載置部１４の載置面１４ａに固着する工程についてのみ説明する。
【００２７】
図４〜図１０は、本発明の第１の実施の形態に係る半導体素子収納用パッケージの製造工程を例示する図である。図４〜図１０において、図１〜３に示す半導体素子収納用パッケージ１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００２８】
始めに、図４及び図５に示す工程では、基体１１、枠体１２、及び中継基板載置部１４を有する構造体を準備する。なお、図４は平面図であり、図５は図４のＣ−Ｃ線に沿う断面図である。図４及び図５に示す構造体において、中継基板載置部１４は、基体１１の面１１ａの枠体１２の内側に設けられている。中継基板載置部１４の材料としては、例えばＣｕ等の金属を用いることができる。中継基板載置部１４の高さ（Ｚ方向）は、例えば３ｍｍとすることができる。中継基板載置部１４は、中継基板１５を載置する載置面１４ａを有し、更に載置面１４ａに載置される中継基板１５に隣接する部分に掘り込み部１４ｂを有する。中継基板載置部１４は、基体１１と一体成形されていてもよいし、基体１１にＡｇろう等のろう材により固着されていても構わない。
【００２９】
次いで、図６及び図７に示す工程では、配線パターン１５ａを有する中継基板１５を準備する。そして、配線パターン１５ａが中継基板載置部１４の載置面１４ａの反対側にくるように、中継基板１５を図４及び図５に示す構造体の載置面１４ａに載置する。なお、図６は平面図であり、図７は図６のＣ−Ｃ線に沿う断面図である。この段階では、中継基板１５は、中継基板載置部１４の載置面１４ａに固着されてはいない。
【００３０】
次いで、図８及び図９に示す工程では、掘り込み部１４ｂに固着剤２１ａを供給する。なお、図８は平面図であり、図９は図８のＣ−Ｃ線に沿う断面図である。固着剤２１ａの材料としては、例えばＡｕとＰｂの合金、Ｐｂを含む合金、ＡｕとＳｎの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。又、固着剤２１ａの材料として、例えばＡｇを含む導電性接着剤等を用いても構わない。なお、固着剤２１ａは、加熱により溶融した後、硬化して図３等に示す固着層２１となるものである。
【００３１】
次いで、図１０に示す工程では、掘り込み部１４ｂに供給された固着剤２１ａを、例えば２００℃に加熱して溶融させる。溶融した固着剤２１ａは、毛細管現象によって、中継基板１５と載置面１４ａとの極わずかな隙間に入り込む。その後、固着剤２１ａは硬化して固着層２１となる。
【００３２】
このように、掘り込み部１４ｂに供給された固着剤２１ａを加熱して溶融させ、毛細管現象を利用して固着層２１を形成することにより、固着層２１の厚さＴ１を極めて薄くすることができる。固着層２１の厚さＴ１の一例を挙げれば、例えば２０μｍである。
【００３３】
従来は、載置面に固着剤を塗布し、塗布した固着剤の上に中継基板を載置してから、固着剤を加熱して溶融させ、中継基板を載置面に固着していた。従来の方法では、固着層の厚さ（Ｚ方向）は、例えば５０μｍであり、これ以上薄くすることは困難であった。又、従来の方法では、固着層の厚さ（Ｚ方向）がばらつくため、固着層の厚さ（Ｚ方向）を管理することは困難であった。
【００３４】
本発明の第１の実施の形態によれば、中継基板載置部１４の載置面１４ａに載置される中継基板１５に隣接する部分に掘り込み部１４ｂを設ける。そして、掘り込み部１４ｂに固着剤２１ａを供給後加熱して溶融させ、毛細管現象を利用して固着層２１を形成することにより、固着層２１の厚さＴ１を極めて薄くすることができる。その結果、固着層２１の厚さＴ１の管理が不要となり、中継基板１５の配線パターン１５ａと同軸コネクタ１９の中心導体１９ａの高さ方向のギャップを小さくすることが容易となる。これにより、安定した高周波特性を得ることができる。
【００３５】
なお、中継基板１５の配線パターン１５ａと同軸コネクタ１９の中心導体１９ａの高さ方向のギャップを小さくするためには、従来と同様に、中継基板載置部１４の高さ（Ｚ方向）や中継基板１５の厚さ（Ｚ方向）を適正化することや、固着層２２の厚さＴ２を管理することは必要である。しかしながら、固着層２１の厚さＴ１の管理が不要となったことにより、管理項目が削減され、中継基板１５の配線パターン１５ａと同軸コネクタ１９の中心導体１９ａの高さ方向のギャップを小さくすることは従来より容易となった。
【００３６】
〈第２の実施の形態〉
本発明の第２の実施の形態は、本発明の第１の実施の形態に係る半導体素子収納用パッケージに半導体素子を搭載した半導体装置に関する。
【００３７】
［本発明の第２の実施の形態に係る半導体装置の構造］
始めに、本発明の第２の実施の形態に係る半導体装置の構造について説明する。図１１は、本発明の第２の実施の形態に係る半導体装置を例示する平面図である。図１２は、本発明の第２の実施の形態に係る半導体装置を例示する図１１のＤ−Ｄ線に沿う断面図である。図１３は、本発明の第２の実施の形態に係る半導体装置を例示する図１１のＥ−Ｅ線に沿う断面図である。図１１〜図１３において、図１〜３に示す半導体素子収納用パッケージ１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００３８】
図１１〜図１３を参照するに、本発明の第２の実施の形態に係る半導体装置３０は、半導体素子収納用パッケージ１０と、半導体素子３３と、固着層３４と、ボンディングワイヤ３７と、蓋体３８とを有する。
【００３９】
半導体装置３０において、半導体素子３３は、固着層３４を介して半導体素子搭載用基板１６の面１６ａに固着されている。半導体素子３３は、半導体基板（図示せず）、半導体集積回路（図示せず）、保護膜（図示せず）、電極パッド３３ａ等を有する。半導体基板（図示せず）は、例えば薄板化されたＳｉウエハが個片化されたものである。半導体集積回路（図示せず）は、半導体基板（図示せず）の一方の面側に形成されており、拡散層（図示せず）、絶縁層（図示せず）、ビアホール（図示せず）、配線等（図示せず）から構成されている。
【００４０】
半導体素子３３の電極パッド３３ａは、ボンディングワイヤ３７を介して中継基板１５の配線パターン１５ａと電気的に接続されている。すなわち、半導体素子３３の電極パッド３３ａは、ボンディングワイヤ３７を介して中継基板１５の配線パターン１５ａと電気的に接続され、更に、固着層２２を介して同軸コネクタ１９の中心導体１９ａと電気的に接続されている。
【００４１】
ボンディングワイヤ３７の材料としては、例えばＡｕ等を用いることができるが、これに限られるものではなく、例えばＡｕを含む合金、Ａｌ、Ａｌを含む合金、Ｃｕ、Ｃｕを含む合金等他の材料を用いても構わない。
【００４２】
固着層３４の材料としては、例えばＡｕとＰｂの合金、Ｐｂを含む合金、ＡｕとＳｎの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。又、固着層３４の材料として、例えばＡｇを含む導電性接着剤等を用いても構わない。なお、半導体素子搭載用基板１６を基体１１の面１１ａに設けずに、半導体素子３３を固着層３４を介して基体１１の面１１ａに直接固着しても構わない。
【００４３】
蓋体３８は、枠体１２の面１２ａに設けられている。蓋体３８の材料としては、例えばＣｕ等の金属を用いることができる。蓋体３８の厚さ（Ｚ方向）は、例えば２ｍｍとすることができる。蓋体３８は、枠体１２と一体成形されていてもよいし、枠体１２にＡｇろう等のろう材により固着されていても構わない。又、シーム溶接法等の溶接法により接合されていても構わない。なお、図１１において、蓋体３８は省略されている。以上が、本発明の第２の実施の形態に係る半導体装置３０の構造である。
【００４４】
［本発明の第２の実施の形態に係る半導体装置の製造方法］
本発明の第２の実施の形態に係る半導体装置の製造方法は、本発明の第１の実施の形態に係る製造方法で製造された半導体素子収納用パッケージ１０に周知の方法で半導体素子３３を搭載し、周知の方法で半導体素子３３の電極パッド３３ａと中継基板１５の配線パターン１５ａとをボンディングワイヤ３７により接続し、周知の方法で枠体１２の面１２ａに蓋体３８を接合することにより製造することができるため、詳細な製造方法の説明は省略する。
【００４５】
本発明の第２の実施の形態によれば、本発明の第１の実施の形態と同様の効果を奏する。
【００４６】
又、本発明の第１の実施の形態に係る半導体素子収納用パッケージ１０に半導体素子３３を搭載することにより、安定した高周波特性を得ることが可能な半導体装置３０を実現することができる。
【００４７】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態に係る半導体素子収納用パッケージの平面図である。
【図２】本発明の第１の実施の形態に係る半導体素子収納用パッケージの図１のＡ−Ａ線に沿う断面図である。
【図３】本発明の第１の実施の形態に係る半導体素子収納用パッケージの図１のＢ−Ｂ線に沿う断面図である。
【図４】本発明の第１の実施の形態に係る半導体素子収納用パッケージの製造工程を例示する図（その１）である。
【図５】本発明の第１の実施の形態に係る半導体素子収納用パッケージの製造工程を例示する図（その２）である。
【図６】本発明の第１の実施の形態に係る半導体素子収納用パッケージの製造工程を例示する図（その３）である。
【図７】本発明の第１の実施の形態に係る半導体素子収納用パッケージの製造工程を例示する図（その４）である。
【図８】本発明の第１の実施の形態に係る半導体素子収納用パッケージの製造工程を例示する図（その５）である。
【図９】本発明の第１の実施の形態に係る半導体素子収納用パッケージの製造工程を例示する図（その６）である。
【図１０】本発明の第１の実施の形態に係る半導体素子収納用パッケージの製造工程を例示する図（その７）である。
【図１１】本発明の第２の実施の形態に係る半導体装置を例示する平面図である。
【図１２】本発明の第２の実施の形態に係る半導体装置を例示する図１１のＤ−Ｄ線に沿う断面図である。
【図１３】本発明の第２の実施の形態に係る半導体装置を例示する図１１のＥ−Ｅ線に沿う断面図である。
【符号の説明】
【００４９】
１０  半導体素子収納用パッケージ
１１  基体
１１ａ，１２ａ，１６ａ  面
１２  枠体
１２ｂ  コネクタ固定部
１２ｃ  貫通孔
１４  中継基板載置部
１４ａ  載置面
１４ｂ  掘り込み部
１５  中継基板
１５ａ  配線パターン
１６  半導体素子搭載用基板
１９  同軸コネクタ
１９ａ  中心導体
１９ｂ  誘電体
１９ｃ  外周導体
２１，２２，２３  固着層
２１ａ  固着剤
３０  半導体装置
３３  半導体素子
３３ａ  電極パッド
３７  ボンディングワイヤ
３８  蓋体
Ｌ１，Ｌ２，Ｌ３  長さ
Ｔ１，Ｔ２  厚さ
【図１】
2010147187.tif 000003
【図２】
2010147187.tif 000004
【図３】
2010147187.tif 000005
【図４】
2010147187.tif 000006
【図５】
2010147187.tif 000007
【図６】
2010147187.tif 000008
【図７】
2010147187.tif 000009
【図８】
2010147187.tif 000010
【図９】
2010147187.tif 000011
【図１０】
2010147187.tif 000012
【図１１】
2010147187.tif 000013
【図１２】
2010147187.tif 000014
【図１３】
2010147187.tif 000015