(57)【要約】【課題】磁石とホール素子との相対位置に関する要求精度や環境温度に係る制約を緩和し、磁石とホール素子の配置に関する自由度を確保しつつ、高精度な角度検出装置を得る。【解決手段】互いに直交する向きに配置された１対のホール素子１１０および１２０からの出力信号に基づいて、磁界中における基準位置からの回転角変位に応じた値の角度検出出力を得るについて、ホール起電力信号のレベルをゲイン制御ループ３００によって規格化することによりホール起電力信号のレベルのばらつきに関する制約を緩和する一方、角度検出ループ２００によって、ホール素子１１０および１２０からのホール起電力信号を△Σ変調した信号に基づいて、量子化ノイズを高域にシフトさせた上、ローパスフィルタとして機能するループフィルタ回路２１４で信号を取り出すことにより高精度の角度検出出力を得る。【選択図】図１
2010217150.tif 000002
【特許請求の範囲】
【請求項１】
互いに直交する向きに配置された少なくとも１対のホール素子からの出力信号を受けて、磁界中における基準位置からの回転角変位に応じた値の角度検出出力を得る角度検出装置であって、
基準信号に基づき、前記ホール素子からの出力信号を△Σ変調する△Σ変調部と、
前記△Σ変調部からの出力信号の二乗和の平方根を所定範囲内に収めるように、前記△Σ変調部に入力される基準信号を制御するゲイン制御ループと、
複数の角度に対応する正弦関数値および余弦関数値が記憶された記憶部と、
前記△Σ変調部の出力信号と、指定された角度に応じて前記記憶部から出力される正弦関数値および余弦関数値と、に基づいて算出される角度誤差信号がゼロとなるように前記記憶部から出力される正弦関数値および余弦関数値を制御し、前記正弦関数値および余弦関数値に基づく前記角度検出出力を得る角度検出ループと、
を備えた角度検出装置。
【請求項２】
前記ゲイン制御ループが、
前記△Σ変調部から出力された信号と、前記記憶部から出力される正弦関数値および余弦関数値との内積を演算する内積演算回路部と、
前記内積演算回路部から出力される角度誤差信号を積算し、前記ホール素子の出力信号の振幅値を算出する積算回路部と、
前記積算回路部で算出した振幅値から、ゲイン信号を算出するゲイン制御回路部と、
前記ゲイン制御回路部で算出したゲイン信号から、前記△Σ変調部に入力する前記基準信号を得るＤＡ変換部と、
を備えたことを特徴とする請求項１に記載の角度検出装置。
【請求項３】
前記外積演算回路部から出力された角度誤差信号が所定の閾値以下となるまでは、ゲインを固定にし、前記所定の閾値以下となったときに、前記ゲイン制御回路部が動作することを特徴とする請求項２に記載の角度検出装置。
【請求項４】
互いに直交する向きに配置された１対のホール素子からの出力信号を受けて、磁界中における基準位置からの回転角変位に応じた値の角度検出出力を得る角度検出装置であって、
基準信号に基づき前記各ホール素子からの出力信号を△Σ変調する各△Σ変調器からの各△Σ変調出力信号と、複数の角度に対応する正弦関数値および余弦関数値を記憶保持し入力角度信号に対応する正弦関数値の正弦関数信号および余弦関数値の余弦関数信号の各出力信号を得る記憶部の当該各出力信号と、の内積の積算値に基づく値を、前記各△Σ変調部への当該基準信号として帰還させることにより所定範囲内の値の各△Σ変調出力を得る帰還制御ループを成すゲイン制御ループ部と、
前記記憶部の当該各出力信号と前記各△Σ変調部の出力信号との外積に基づく角度信号から前記角度検出出力を得ると共に該角度信号を前記記憶部に当該入力角度信号として帰還し角度誤差信号がゼロとなるようにする帰還制御ループを成す角度検出ループ部と、
を備えたことを特徴とする角度検出装置。
【請求項５】
前記ゲイン制御ループ部が、
前記１対のホール素子のうちの一方のホール素子からの出力信号を△Σ変調する第一△Σ変調器と、
前記１対のホール素子のうちの他方のホール素子からの出力信号を△Σ変調する第二△Σ変調器と、
前記第一△Σ変調器の出力および第二△Σ変調器の出力と、これらの出力に各対応する前記記憶部の正弦関数信号および余弦関数信号との内積を得る内積計算回路と、
前記内積計算回路の出力の積算値を得るデジタル積算回路と、
前記デジタル積算回路の出力に基づいて前記帰還制御ループにおける帰還量を算出するゲイン制御回路と、
前記ゲイン制御回路によって算出された帰還量に対応するデジタル信号を前記第一△Σ変調器および前記第二△Σ変調器に当該基準信号として帰還させるＤＡ変換器と、
を備えたことを特徴とする請求項４に記載の角度検出装置。
【請求項６】
前記角度検出ループ部が、
複数の角度に対応する正弦の値を記憶保持し入力角度信号に対応する正弦関数値に相当するレベルの正弦関数信号を得る第一記憶部と、
複数の角度に対応する余弦の値を記憶保持し該入力角度信号に対応する余弦関数値に相当するレベルの余弦関数信号を得る第二記憶部と、
前記△Σ変調器の各△Σ変調出力とこれら△Σ変調出力に各対応する前記第一記憶部および第二記憶部の各出力信号との外積を得る外積計算回路と、
前記外積計算回路の出力信号に対してローパスフィルタ処理を施すループフィルタ回路と、
前記ループフィルタ回路の出力に基づく帰還信号を前記第一記憶部および第二記憶部に当該入力角度信号として帰還させる帰還信号形成回路と、
を備えたことを特徴とする請求項４または５の何れか一項に記載の角度検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は互いに直交する向きに配置された少なくとも１対のホール素子からの出力信号を受けて、磁界中における基準位置からの回転角変位に応じた値の角度検出出力を得る角度検出装置に関する。
【背景技術】
【０００２】
モータの回転軸やサーボ機構中の回転体の回転角度を測定するための装置として、従来よりレゾルバが用いられている。周知のとおり、レゾルバは、ローターコイルとステーターコイルを有し、ステーターコイルに励磁電流を流したときに両コイル間の相対的な回転角度に応じてローターコイルに誘起する電圧をＲＤ（レゾルバデジタル）変換ＩＣで信号変換することによって回転角のデジタル信号を得ている。
【０００３】
レゾルバは、そのローターコイルおよびステーターコイルの巻き線数を多くすることにより電磁誘導効果を向上させているため、回転角度検出の感度が高い。レゾルバは、一般に、堅牢なハウジングにコイルを収納した構造をとり、高温環境でも使用できるという優れた耐環境性を持ったデバイスである。
しかし、レゾルバはその製造過程で、精密にコイルを巻く必要があるため、低コスト化が困難であり、また、ローターコイルおよびステーターコイルの巻き数を多くする必要性から、小型化、省スペース化、低コスト化の点では不利である。
【０００４】
また、レゾルバはコイルと上述のＲＤ変換ＩＣ間を接続するための配線が必要であり、この配線が断線する虞がある。このため、レゾルバのコイルとＲＤ変換ＩＣ間の配線の断線を検出するための技術も提案されている（例えば、特許文献１参照）。
一方、ＲＤ変換ＩＣは、一般に、抵抗、コンデンサといった多くの外付け部品を必要とするものが多い（例えば、非特許文献１参照）。
【０００５】
他方、レゾルバを使用しない方式の非接触回転角度検出装置では、磁石とホール素子等のホール素子を用いて回転角度を検出する方式のものがある。これは、磁石が作る磁界内に、２つのホール素子を互いに９０度の角度をなすように配置し、該２つのホール素子から得られるホール素子出力信号に基づいて磁石の回転角度を求める。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１３１０９６号公報
【非特許文献】
【０００７】
【非特許文献１】アナログデバイセズ製  RD変換IC  AD2S83 データシート（ANALOG DEVICES Variable Resolution Resolver-to-Digital Converter AD2S83）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
磁石とホール素子を用いて回転角度を検出する方式の回転角度検出装置では、レゾルバを用いた非接触回転角度センサによる回転角度検出装置と比較して、小型化、省スペース化、低コスト化を実現でき、また、組み立て、実装がしやすいという利点がある。
しかし、ホール素子を使用した非接触型の角度検出装置の場合には、回転体に取り付けられた磁石とホール素子の間の距離によって、ホール起電力信号の振幅が大きく変化する。また、ホール素子の磁気感度は、温度特性を持つことからも、ホール起電力信号の振幅が変化してしまう。一般に、閉ループによる角度検出の動的な応答特性は、ホール起電力信号の振幅依存性が大きい。従って、この種の非接触型の角度検出装置のステップ応答時間といった動的な応答特性は、磁石とホール素子の間の距離や温度によって変化してしまい、一定の応答特性を得ることが困難であった。
【０００９】
本発明は上述のような従来の技術課題に鑑みてなされたものであり、磁石とホール素子との相対位置に関する要求精度や環境温度に係る制約を緩和し、磁石とホール素子の配置に関する自由度を確保しつつ、高精度で信頼性が高く、小型化が容易な角度検出装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述のような課題を解決するべく、本発明の角度検出装置は次のような構成を有する。
（１）  互いに直交する向きに配置された少なくとも１対のホール素子からの出力信号を受けて、磁界中における基準位置からの回転角変位に応じた値の角度検出出力を得る角度検出装置であって、
基準信号に基づき、前記ホール素子からの出力信号を△Σ変調する△Σ変調部と、
前記△Σ変調部からの出力信号の二乗和の平方根を所定範囲内に収めるように、前記△Σ変調部に入力される基準信号を制御するゲイン制御ループと、
複数の角度に対応する正弦関数値および余弦関数値が記憶された記憶部と、
前記△Σ変調部の出力信号と、指定された角度に応じて前記記憶部から出力される正弦関数値および余弦関数値と、に基づいて算出される角度誤差信号がゼロとなるように前記記憶部から出力される正弦関数値および余弦関数値を制御し、前記正弦関数値および余弦関数値に基づく前記角度検出出力を得る角度検出ループと、
を備えた角度検出装置。
【００１１】
上記（１）の角度検出装置では、互いに直交する向きに配置された少なくとも１対のホール素子からの出力信号を受けて、磁界中における基準位置からの回転角変位に応じた値の角度検出出力を得る。
△Σ変調部では、基準信号に基づき、前記ホール素子からの出力信号を△Σ変調する。
また、ゲイン制御ループでは、前記△Σ変調部からの出力信号の二乗和の平方根を所定範囲内に収めるように、前記△Σ変調部に入力される基準信号を制御する。
【００１２】
一方、記憶部では、複数の角度に対応する正弦関数値および余弦関数値を保持している。
角度検出ループでは、前記△Σ変調部の出力信号と、指定された角度に応じて前記記憶部から出力される正弦関数値および余弦関数値と、に基づいて算出される角度誤差信号がゼロとなるように前記記憶部から出力される正弦関数値および余弦関数値を制御し、前記正弦関数値および余弦関数値に基づく前記角度検出出力を得る。
上述のようにして、ゲイン制御ループによって、少なくとも１対のホール素子からの出力信号の△Σ変調出力を、それらの二乗和の平方根の値を所定範囲内の値に収めるように制御しつつ、角度検出ループ部によって、高精度の角度検出出力を得る。
【００１３】
（２）前記ゲイン制御ループが、
前記ゲイン制御ループが、
前記△Σ変調部から出力された信号と、前記記憶部から出力される正弦関数値および余弦関数値との内積を演算する内積演算回路部と、
前記内積演算回路部から出力される角度誤差信号を積算し、前記ホール素子の出力信号の振幅値を算出する積算回路部と、
前記積算回路部で算出した振幅値から、ゲイン信号を算出するゲイン制御回路部と、
前記ゲイン制御回路部で算出したゲイン信号から、前記△Σ変調部に入力する前記基準信号を得るＤＡ変換部と、
を備えたことを特徴とする（１）の角度検出装置。
【００１４】
上記（２）の角度検出装置では、（１）の角度検出装置であって特に、そのゲイン制御ループにおいて、
内積演算回路部が、前記△Σ変調部から出力された信号と、前記記憶部から出力される正弦関数値および余弦関数値との内積を演算する。
また、積算回路部が、前記内積演算回路部から出力される角度誤差信号を積算し、前記ホール素子の出力信号の振幅値を算出する。
更に、ゲイン制御回路部が、前記積算回路部で算出した振幅値から、ゲイン信号を算出する。
前記ゲイン制御回路部で算出したゲイン信号から、前記△Σ変調部に入力する前記基準信号を得る。
【００１５】
（３）  前記外積演算回路部から出力された角度誤差信号が所定の閾値以下となるまでは、ゲインを固定にし、前記所定の閾値以下となったときに、前記ゲイン制御回路部が動作することを特徴とする（２）の角度検出装置。
上記（３）の角度検出装置では、（２）の角度検出装置であって特に、前記外積演算回路部から出力された角度誤差信号が所定の閾値以下となるまでは、ゲインを固定にし、前記所定の閾値以下となったときに、前記ゲイン制御回路部が動作する。
【００１６】
（４）  互いに直交する向きに配置された１対のホール素子からの出力信号を受けて、磁界中における基準位置からの回転角変位に応じた値の角度検出出力を得る角度検出装置であって、
基準信号に基づき前記各ホール素子からの出力信号を△Σ変調する各△Σ変調器からの各△Σ変調出力信号と、複数の角度に対応する正弦関数値および余弦関数値を記憶保持し入力角度信号に対応する正弦関数値の正弦関数信号および余弦関数値の余弦関数信号の各出力信号を得る記憶部の当該各出力信号と、の内積の積算値に基づく値を、前記各△Σ変調部への当該基準信号として帰還させることにより所定範囲内の値の各△Σ変調出力を得る帰還制御ループを成すゲイン制御ループ部と、
前記記憶部の当該各出力信号と前記各△Σ変調部の出力信号との外積に基づく角度信号から前記角度検出出力を得ると共に該角度信号を前記記憶部に当該入力角度信号として帰還し角度誤差信号がゼロとなるようにする帰還制御ループを成す角度検出ループ部と、
を備えたことを特徴とする角度検出装置。
【００１７】
上記（４）の角度検出装置では、互いに直交する向きに配置された１対のホール素子からの出力信号を受けて、磁界中における基準位置からの回転角変位に応じた値の角度検出出力を得る。
ゲイン制御ループ部は、帰還制御ループを成しており、基準信号に基づき前記各ホール素子からの出力信号を△Σ変調する各△Σ変調器からの各△Σ変調出力信号と、複数の角度に対応する正弦関数値および余弦関数値を記憶保持し入力角度信号に対応する正弦関数値の正弦関数信号および余弦関数値の余弦関数信号の各出力信号を得る記憶部の当該各出力信号と、の内積の積算値に基づく値を、前記各△Σ変調部への当該基準信号として帰還させることにより所定範囲内の値の各△Σ変調出力を得る。
【００１８】
角度検出ループ部は、帰還制御ループを成しており、前記記憶部の当該各出力信号と前記各△Σ変調部の出力信号との外積に基づく角度信号から前記角度検出出力を得ると共に該角度信号を前記記憶部に当該入力角度信号として帰還し角度誤差信号がゼロとなるようにする。
上述のようにして、ゲイン制御ループによって、少なくとも１対のホール素子からの出力信号の△Σ変調出力を、それらが所定範囲内の値に収めるように制御しつつ、角度検出ループ部によって、高精度の角度検出出力を得る。
【００１９】
（５）前記ゲイン制御ループ部が、
前記１対のホール素子のうちの一方のホール素子からの出力信号を△Σ変調する第一△Σ変調器と、
前記１対のホール素子のうちの他方のホール素子からの出力信号を△Σ変調する第二△Σ変調器と、
前記第一△Σ変調器の出力および第二△Σ変調器の出力と、これらの出力に各対応する前記記憶部の正弦関数信号および余弦関数信号との内積を得る内積計算回路と、
前記内積計算回路の出力の積算値を得るデジタル積算回路と、
前記デジタル積算回路の出力に基づいて前記帰還制御ループにおける帰還量を算出するゲイン制御回路と、
前記ゲイン制御回路によって算出された帰還量に対応するデジタル信号を前記第一△Σ変調器および前記第二△Σ変調器に当該基準信号として帰還させるＤＡ変換器と、
を備えたことを特徴とする（４）の角度検出装置。
【００２０】
上記（５）の角度検出装置では、（４）の角度検出装置において特に、前記ゲイン制御ループ部では、
第一△Σ変調器が、前記１対のホール素子のうちの一方のホール素子からの出力信号を△Σ変調する。
また、第二△Σ変調器が、前記１対のホール素子のうちの他方のホール素子からの出力信号を△Σ変調する。
更に、内積計算回路が、前記第一△Σ変調器の出力および第二△Σ変調器の出力と、これらの出力に各対応する前記記憶部の正弦関数信号および余弦関数信号との内積を得る。
更にまた、デジタル積算回路が、前記内積計算回路の出力の積算値を得る。
また、ゲイン制御回路が、前記デジタル積算回路の出力に基づいて前記帰還制御ループにおける帰還量を算出する。
そして、ＤＡ変換器が、前記ゲイン制御回路によって算出された帰還量に対応するデジタル信号を前記第一△Σ変調器および前記第二△Σ変調器に当該基準信号として帰還させる。
【００２１】
（６）前記ゲイン制御ループ部が、
複数の角度に対応する正弦の値を記憶保持し入力角度信号に対応する正弦関数値に相当するレベルの正弦関数信号を得る第一記憶部と、
複数の角度に対応する余弦の値を記憶保持し該入力角度信号に対応する余弦関数値に相当するレベルの余弦関数信号を得る第二記憶部と、
前記△Σ変調器の各△Σ変調出力とこれら△Σ変調出力に各対応する前記第一記憶部および第二記憶部の各出力信号との外積を得る外積計算回路と、
前記外積計算回路の出力信号に対してローパスフィルタ処理を施すループフィルタ回路と、
前記ループフィルタ回路の出力に基づく帰還信号を前記第一記憶部および第二記憶部に当該入力角度信号として帰還させる帰還信号形成回路と、
を備えたことを特徴とする（４）または（５）の何れか一の角度検出装置。
【００２２】
上記（６）の角度検出装置では、（４）または（５）の何れか一の角度検出装置であって特に、そのゲイン制御ループ部において、
第一記憶部が、複数の角度に対応する正弦の値を記憶保持し入力角度信号に対応する正弦関数値に相当するレベルの正弦関数信号を得る。
また、第二記憶部が、複数の角度に対応する余弦の値を記憶保持し該入力角度信号に対応する余弦関数値に相当するレベルの余弦関数信号を得る。
更に、外積計算回路が、前記△Σ変調器の各△Σ変調出力とこれら△Σ変調出力に各対応する前記第一記憶部および第二記憶部の各出力信号との外積を得る。
ループフィルタ回路が、前記外積計算回路の出力信号に対してローパスフィルタ処理を施す。
そして、帰還信号形成回路が、前記ループフィルタ回路の出力に基づく帰還信号を前記第一記憶部および第二記憶部に当該入力角度信号として帰還させる。
【発明の効果】
【００２３】
磁石とホール素子との相対位置に関する要求精度や環境温度に係る制約を緩和し、磁石とホール素子の配置に関する自由度を確保しつつ、高精度で信頼性が高く、小型化が容易な角度検出装置を実現することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態としての角度検出装置を表すブロック図である。
【図２】図１の角度検出装置を適用した非接触回転角度センサの構成例を表す図である。
【図３】図１中の一方のホール素子のホール起電力信号（対応するプリアンプの出力の振幅）を表す図である。
【図４】図１中の他方のホール素子のホール起電力信号（対応するプリアンプの出力の振幅）を表す図である。
【図５】図１中の双方のホール素子の出力信号の制限範囲を表す図である。
【図６】磁石と非接触回転角度センサのパッケージ間の距離と、ホール素子に印加される磁束密度との関係を表す図である。
【図７】△Σ変調器の構成例を表す図である。
【図８】角度検出ループにおけるループゲインに対するステップ応答特性のシミュレーション結果の一例を表す図である。
【図９】角度検出ループにおけるループゲインに対するステップ応答特性のシミュレーション結果の他の例を表す図である。
【図１０】角度検出ループにおけるループゲインに対するステップ応答特性のシミュレーション結果の更に他の例を表す図である。
【図１１】図１中のデジタル積算回路の構成例を表す図である。
【図１２】図１中の双方のホール素子の出力信号の振幅に応じた角度検出装置の動作状態の分類を表す図である。
【図１３】図１２中の動作領域とホール素子の出力信号の振幅との対応関係を表す図である。
【図１４】図１中のデジタル積算回路におけるレジスタの状態を表す図である。
【図１５】ゲイン制御ループの動作を表すフローチャートである。
【図１６】図１中のＤＡ変換器の構成例を表す図である。
【図１７】磁石と非接触回転角度センサのパッケージ間の距離と、ホール素子に印加される磁束密度との関係を表す図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明の実施の形態について詳述することにより本発明を明らかにする。
（本発明の実施の形態としての角度検出装置の概要）
図１は、本発明の実施の形態としての角度検出装置を表すブロック図である。互いに直交する向きに配置された１対のホール素子１１０および１２０の出力が各対応するスイッチ回路部１３０および１４０に供給されるように接続されている。
ホール素子１１０は通常の如く２対の端子を有する素子であり、直交する２軸であるＸ軸およびＹ軸のうちＸ軸に沿う磁場を検出するように配設されている。このため、以下、適宜、ホール素子１１０をＸホール素子と称呼する。
【００２６】
また、ホール素子１２０も通常の如く２対の端子を有する素子であり、上述のＸ軸およびＹ軸のうちＹ軸に沿う磁場を検出するように配設されている。このため、以下、適宜、ホール素子１２０をＹホール素子と称呼する。
更に、上記に伴い、Ｘホール素子１１０に対応するスイッチ回路部１３０を、以下、適宜、Ｘチャンネル側スイッチ回路部と称呼する。
同様に、Ｙホール素子１２０に対応するスイッチ回路部１４０を、以下、適宜、Ｙチャンネル側スイッチ回路部と称呼する。
【００２７】
Ｘチャンネル側スイッチ回路部１３０の出力ＶｘおよびＹチャンネル側スイッチ回路部１４０の出力は、各対応するプリアンプ１５０および１６０で増幅され、信号ＶｘおよびＶｙとして出力される。
これらプリアンプ１５０および１６０の出力信号ＶｘおよびＶｙは、ゲイン制御ループ部３００内の入力部分に設けられた各対応する第一△Σ変調器３１０および第二△Σ変調器３２０に供給される。これらの第一△Σ変調器３１０および第二△Σ変調器３２０は、基準信号に応じて、それぞれの入力信号に対しそれらの△Σ変調出力を得る。
【００２８】
第一△Σ変調器３１０の出力△Σ（Ｖｘ）および第二△Σ変調器３２０の出力△Σ（Ｖｙ）は、ゲイン制御ループ部３００内において次段の内積計算回路３３０に供給されると共に、角度検出ループ部２００に供給される。
内積計算回路３３０は、第一△Σ変調器３１０および第二△Σ変調器３２０の出力に対応して設けられた乗算器３３１および３３２と、これら乗算器３３１および３３２の出力を加算する加算器３３３を含んで構成されている。乗算器３３１および３３２は、対応する第一△Σ変調器３１０および第二△Σ変調器３２０の出力と、後述する第一記憶部２１７および第二記憶部２１８からの正弦関数値および余弦関数値との積を得る。
【００２９】
詳細は後述するが、加算器３３３の出力（従って、内積計算回路３３０の出力）として角度誤差信号Vx´を得る。
加算器３３３の出力である角度誤差信号Vx´はデジタル積算回路３４０で積算され、該積算の結果としての信号Vampを得る。該信号Vampは、後述するようにデジタル積算回路３４０内のレジスタでその値が保持されつつ、ゲイン制御回路３５０に供給される。
ゲイン制御回路３５０は、ゲイン制御ループ部３００における帰還量を算出する。該算出した帰還量はＤＡ変換器３６０によって対応するアナログ値に変換され、第一△Σ変調器３１０および第二△Σ変調器３２０に対し、既述の基準信号として帰還される。
【００３０】
一方、第一△Σ変調器３１０の出力△Σ（Ｖｘ）および第二△Σ変調器３２０の出力△Σ（Ｖｙ）は、角度検出ループ部２００の外積計算回路２１０内の各対応する乗算器２１１および乗算器２１２に供給される。乗算器２１１および２１２は、対応する第一△Σ変調器３１０および第二△Σ変調器３２０の出力と、後述する第一記憶部２１７および第二記憶部２１８からの正弦関数値および余弦関数値との積を得る。
【００３１】
これら乗算器２１１および２１２の出力は、加算器２１３で加算され、該加算器２１３の出力（従って、外積計算回路２１０の出力）として角度誤差信号Vy´を得る。
外積計算回路２１０の出力である角度誤差信号Vy´は、ローパスフィルタとして機能するループフィルタ回路２１４に入力される。該ループフィルタ回路２１４の出力に基づいて帰還信号形成回路としてのＤＣＯ（Digital Control Oscillator）回路２１５が帰還信号を生成し、該生成した帰還信号を第一記憶部２１７および第二記憶部２１８に当該入力角度信号として帰還させる。
ＤＣＯ回路２１５の出力はまた、本実施の形態の角度検出装置の角度検出出力ｎであり、出力導体部２１６から出力される。
【００３２】
第一記憶部２１７は、例えばＲＯＭを主体に構成され、複数の角度に対応する正弦の値を記憶保持し入力角度信号に対応する正弦関数値に相当するレベルの正弦関数信号を得る。従って、上述の接続では、入力角度信号としての角度検出出力ｎに対応する正弦関数値に相当するレベルの正弦関数信号sin(θn)を出力する。この信号sin(θn)が符号反転用の乗算器２１９を介して既述の外積計算回路２１０内の乗算器２１１に供給される。
【００３３】
また、第二記憶部２１８は、例えばＲＯＭを主体に構成され、複数の角度に対応する余弦の値を記憶保持し入力角度信号に対応する余弦関数値に相当するレベルの余弦関数信号を得る。従って、上述の接続では、入力角度信号としての角度検出出力ｎに対応する余弦関数値に相当するレベルの余弦関数信号cos(θn)を出力する。この信号cos(θn) が既述の外積計算回路２１０内の乗算器２１２に供給される。
【００３４】
（本発明の実施の形態としての角度検出装置を適用した非接触回転角度センサの構成例）
図２は、図１の角度検出装置を適用した非接触回転角度センサの構成例を表す図である。図２におけるＩＣパッケージ１内に図１の角度検出装置の回路が収められている。このＩＣパッケージ１の上面に一定の間隔でモータの出力軸２の端部に同軸に取り付けた円盤状の永久磁石３が近接対向する関係で位置している。
【００３５】
互いに直交する向きに配置された１対のホール素子１１０および１２０はＩＣパッケージ１内に静止して配置されているのに対し、モータの出力軸２と一体的に回転する永久磁石３による磁界が相対的に移動する。
尚、図示の例では、１対のホール素子１１０および１２０はＩＣパッケージ１内に、角度検出装置の回路を共に収容されているが、１対のホール素子はＩＣパッケージの外部に設け、このような外部のホール素子からのホール起電力を角度検出装置の回路に供給して角度検出出力を得るように構成することもできる。
【００３６】
（ホール起電力信号の振幅を制御することの必要性）
次に、ホール素子を使用した非接触型の角度検出装置におけるホール起電力信号の振幅を制御することの必要性について、適宜図面を参照して説明する。
既述の図２において、回転体であるモータの出力軸２に取り付けられた磁石３が回転体の回転にともなって生成する回転磁場を、ＩＣパッケージ１内のホール素子１１０および１２０が受けて、回転体の回転角度θに対して、それぞれ、cos(θ、sin(θに比例したホール起電力信号が発生する。
【００３７】
図３は、図１中の一方のホール素子１１０のホール起電力信号（対応するプリアンプ１３０の出力の振幅）を表す図である。また、図４は、図１中の他方のホール素子１２０のホール起電力信号（対応するプリアンプ１４０の出力の振幅）を表す図である。
既述のように、一方のホール素子１１０と他方のホール素子１２０とは互いに直交する向きに配置されている。即ち、一方のホール素子１１０は、互いに直交するX軸、Y軸方向の磁場（成分）のうちX軸方向成分の磁場を検出するためのホール素子であり、他方のホール素子１２０はY軸方向成分の磁場を検出するためのホール素子である。
【００３８】
図１を参照して説明したように、ホール素子１１０に関するホール起電力信号を対応するプリアンプ１３０で増幅して出力信号Ｖｘを得ている。
同様に、ホール素子１２０に関するホール起電力信号を対応するプリアンプ１４０で増幅して出力信号Ｖｘを得ている。
ここで、プリアンプの信号増幅ゲインを含めたVx信号、Vy信号の回転磁場に対する磁気感度は２０（ｍV／ｍT）であるとする。VxおよびVyは次の数式（１）のように表される。
【００３９】
【数１】
2010217150.tif 000003
【００４０】
数式（１）におけるVhallはホール起電力信号（Vx,Vy)の振幅であり、次の数式（２）のように算出される。
【００４１】
【数２】
2010217150.tif 000004
【００４２】
ここで、ホール起電力信号（Vx,Vy）の振幅Vhallは数式（３）で示すように、最小値Vminと最大値Vmaxの間の範囲にあるように制御されていることが望ましい。
【００４３】
【数３】
2010217150.tif 000005
【００４４】
この理由は、上掲の図３および図４の特性からも理解される。即ち、振幅Vhallが過大であると、プリアンプ１３０および１４０の回路を構成するオペアンプの電源電圧範囲に対して、余弦波および正弦波の信号レベルの最大電圧および最小電圧が接近することになり、余弦波および正弦波に歪が生じ、この結果、角度検出の線形性が損なわれるからである。また、振幅Vhallが過小であると、ノイズに対して余弦波および正弦波のＳＮ比が不十分になるため、角度検出結果のばらつきが大きくなってしまい、例えば１２ビットといった高分解能での角度検出が困難になるからである。
【００４５】
上述のような理由のほかにも、ホール起電力信号の振幅Vhallが上掲の数式（３）に表されているように最小値Vminと最大値Vmaxの間の範囲にあるように制御されるべき必要性が存在する。即ち、本発明の角度検出装置は、閉ループで角度検出を行う方式を採っているため、外積計算回路２１０のゲイン、ループフィルタ回路２１４のゲイン、および、ＤＣＯ回路２１５のゲインの積によって角度検出ループ部２００のループゲインが決定されるが、このうち、外積計算回路２１０のゲインはホール起電力信号の振幅Vhallに比例するからである。
【００４６】
以上のような理由によって、図１の角度検出装置が、角度検出に関する高い線形性と高分解能、更には、高速応答性を有するためには、ホール起電力信号の振幅Vhallが上掲の数式（３）に表されているように最小値Vminと最大値Vmaxの間の範囲にあるように制御される必要がある。
数式（３）におけるこれらの値は、図１の角度検出装置においては、例えば、Vmin＝500 mV、Vmax＝1000mVに設定する。
ホール起電力信号の振幅Vhallをこのように制御すると、ホール起電力信号のとり得る値の範囲は図５に示すような領域内の値となる。即ち、半径が500 mVと1000mVとの２つの同心円に挟まれた領域内の値をとり得る。
【００４７】
（ホール起電力信号の振幅を制限することによって派生する技術課題）
以上、ホール起電力信号の振幅を制御することの必要性について説明したが、ホール起電力信号の振幅を制限すると、次のような技術課題を招来することになる。
図６は、磁石と非接触回転角度センサのパッケージ間の距離と、ホール素子に印加される磁束密度との関係を表す図である。この図６では、磁石をネオジウム系材質の直径７mm、厚さ２mmのコイン型形状のものとし、磁石の円中心と非接触回転角度センサＩＣ（図２のＩＣパッケージ１）の間の距離と、非接触回転角度センサＩＣに印加される磁束密度の間の関係を、温度は室温という前提で、シミュレーションした結果である。
【００４８】
図６のシミュレーションから、直交するように配した２つのホール素子とプリアンプを合わせた磁気感度が20（ｍV／ｍT）であることを考えると、プリアンプで増幅された後の（Vx,Vy)信号の振幅をVmax＝1000（ｍV)、Vmin＝500（ｍV)の範囲に制御するためには、非接触回転角度センサを使用することが可能な磁場の範囲は、25（ｍT)から50（ｍT)の範囲となることがわかる。
しかしながら、非接触回転角度センサＩＣのホール素子が受ける磁場の範囲を、Bmin＝25（ｍT)からBmax＝50（ｍT)にするためには、磁石から非接触回転角度センサＩＣ（ＩＣパッケージ）までの距離は、3.0（ｍｍ）から4.5（ｍｍ）という狭い範囲に制限されてしまうことが図６から判読される。
【００４９】
このように、磁石から非接触回転角度センサーＩＣまでの距離が厳しく制限されることは、非接触回転角度センサを使用するうえで、実用上の大きな障害となる。
上述のようなホール起電力信号の信号振幅の変動に関する問題は、ローターコイルとステーターコイルから構成されているレゾルバにおいては発生しない問題であり、磁石とホール素子を含んだ非接触回転角度センサＩＣの組み合わせを用いて高性能な非接触回転角度センサを安価に製造して供給するうえで、解決する必要がある課題である。
【００５０】
（△Σ変調器の構成例）
△Σ変調器（３１０，３２０）は、ホール起電力信号Vx，VyをΔΣ変調して、＋１または−１の値をとる符号付きの１ビット信号である△Σ（Vx），ΔΣ（Vy）を生成する。
これを次の数式（４）の形で表す。
【００５１】
【数４】
2010217150.tif 000006
【００５２】
△Σ変調器（３１０，３２０）においては、量子化ノイズのノイスシェーピング効果により、量子化ノイズが高周波に変調されるが、図１の回路では、高周波に変調された量子化ノイズは、後段のループフィルタ回路２１４およびデジタル積算回路３４０において除去される。
図７は、△Σ変調器（３１０，３２０）の構成例を表す図である。この△Σ変調器は、図示のように、ホール起電力信号Vxの系統（第一△Σ変調器３１０）は、信号Vxを受ける加算器７１、加算器７１の出力を積分する積分回路７３、積分回路７３の出力を基準値（ＧＮＤ）と比較するコンパレータ７５、および、コンパレータ７５の出力を対応する加算器７１に負帰還する経路中に介挿された乗算器７７を含んで構成され、乗算器７７に外部から基準信号としてVrefが供給される。
【００５３】
ホール起電力信号Vyの系統（第二△Σ変調器３２０）は、信号Vyを受ける加算器７２、加算器７２の出力を積分する積分回路７４、積分回路７４の出力を基準値（ＧＮＤ）と比較するコンパレータ７６、および、コンパレータ７６の出力を対応する加算器７２に帰還する経路中に介挿された乗算器７８を含んで構成され、乗算器７８に外部から基準信号としてVrefが供給される。
【００５４】
図７の△Σ変調器の回路の形態は、よく知られている１次の△Σ変調器であるが、図１の感度検出装置の回路では、ＤＡ変換器３６０から出力されるVref信号を使用して△Σ変調を行っていることが特徴である。
△Σ変調器（３１０，３２０）に上述のようにVrefを供給して△Σ変調を行うことによって、各△Σ変調器の出力信号である△Σ(Vx)、および、△Σ(Vy)の平均値を、それぞれ、avg(△Σ(Vx))、avg(△Σ(Vy))とすると次の数式（５）示したようになる。
【００５５】
【数５】
2010217150.tif 000007
【００５６】
即ち、△Σ(Vx)、△Σ(Vy)は、ＤＡ変換器３６０から出力されるVref信号によって規格化されることになる。
（記憶部における保持データ）
既述のように、図１における第一記憶部２１７は、例えばＲＯＭを主体に構成され、複数の角度に対応する正弦の値を記憶保持し入力角度信号に対応する正弦関数値に相当するレベルの正弦関数信号を得る。第一記憶部２１７に記憶保持されているデータは次の数式（６）で表される。
【００５７】
【数６】
2010217150.tif 000008
【００５８】
また、図１における第二記憶部２１８は、例えばＲＯＭを主体に構成され、複数の角度に対応する余弦の値を記憶保持し入力角度信号に対応する余弦関数値に相当するレベルの余弦関数信号を得る。第二記憶部２１８に記憶保持されているデータは次の数式（７）で表される。
【００５９】
【数７】
2010217150.tif 000009
【００６０】
（角度検出ループ部）
図１を参照してその概要を説明した角度検出ループ部２００について更に詳述する。
角度検出ループ部２００は、外積計算回路２１０、ループフィルタ回路２１４、ＤＣＯ回路２１５、第一記憶部２１７および第二記憶部２１８を含んで構成され、外積計算回路２１０の出力である角度誤差信号Vy´をゼロにするように動作する閉ループ演算が行われる。
角度検出ループ部２００を構成する上述の各部は、１MHｚのサンプリングクロックで動作している。即ち、角度検出を行うループの状態は、サンプリング周期Tsamp（＝１マイクロ秒）毎に、その状態が更新されている。
【００６１】
従って、１マイクロ秒毎に、12ビットで表現される角度検出結果ｎの最下位の１ビット（LSB）に相当した角度（360度／4096＝約0.88度）の角度変化が発生する回転速度、即ち、１（メガHz）／4096＝約250（ｒｐｓ）＝約15000（ｒｐｍ）の回転速度が、本実施の形態における角度検出装置が追随可能な最大の回転速度となる。
外積計算回路２１０では、ホール起電力信号（Vx,Vy)と第一記憶部２１７および第二記憶部２１８から読み出した信号(cos(θn), sin(θn))という２つのベクトルの間の外積として、次の数式（８）で表される角度誤差信号Vy´が計算される。
【００６２】
【数８】
2010217150.tif 000010
【００６３】
角度誤差信号Vy´の計算は次の数式（９）の演算を実行することによってその結果を得る。
【００６４】
【数９】
2010217150.tif 000011
【００６５】
数式（９）から理解されるとおり、第一記憶部２１７および第二記憶部２１８から読み出した信号(cos(θn), sin(θn))間の加減算となるので、外積計算回路２１０は、デジタル加減算回路として容易に実現することができる。
図１を参照して既述のとおり、角度誤差信号Vy´はローパスフィルタとして機能するループフィルタ回路２１４に入力される。このループフィルタ回路２１４の周波数特性によって本角度検出装置の応答特性が決定される。
ループフィルタ回路２１４から出力されるＤＣＯ制御信号ωはＤＣＯ回路２１５を制御するために使用される。ＤＣＯ回路２１５においては、次の数式（１０）示すように、時刻ｔのとき、時刻ｔ以前のサンプリング時間に得られたωの値が積算されて12ビットの角度検出結果ｎが得られる。尚、本例におけるＤＣＯ回路２１５は、この積算を実行するための回路部を自己の内部に備えている。
【００６６】
【数１０】
2010217150.tif 000012
【００６７】
この数式（１０）における記号［  ］は床関数であり、その引数の整数部分を表している。
本例におけるループフィルタ回路２１４では、角度誤差信号Vy´がゼロ付近に収束したことを判定した結果として、ロック信号「Lock」が生成される。このロック信号「Lock」は、角度検出装置が動作を開始してから角度誤差信号Vy´がゼロ付近に収束するまでの間は０にクリアされており、角度誤差信号Vy´がゼロ付近に収束したあとは、１にセットされる。
【００６８】
以上のように、図１の実施の形態では、角度検出ループ部２００は、外積計算回路２１０のゲイン、ループフィルタ回路２１４のゲイン、ＤＣＯ回路２１５のゲインの積によって決まるループゲインを持つ閉ループ演算において、角度θと角度θｎの間の角度誤差をゼロにするようにして、角度θｎを決定するものである。
ここで、既述の数式（８）のとおり、外積計算回路２１０のゲインは、ホール起電力信号(Vx,Vy)の振幅Vhallに比例している。このことは数式（８）から、ΔΣ変調の操作を除いて次の数式（１１）の様にVy´を表現してみるとより明確である。
【００６９】
【数１１】
2010217150.tif 000013
【００７０】
角度検出素子としてホール素子を用いた場合には、レゾルバのようなコイルを用いた場合とは異なり、磁石とホール素子との間の距離によって、ホール起電力信号（Vx ,Vy)の振幅Vhallが大きく変動するという技術課題がある点については既述の通りである。
ホール素子を用いる角度検出装置では、ホール起電力信号（Vx ,Vy)の振幅Vhallが変化することによって、閉ループによる角度検出のループゲインが変化してしまう。
【００７１】
図８、図９、および、図１０は、角度検出ループにおける各想定したループゲインに対するステップ応答特性のシミュレーション結果の一例を表す図である。
図８、図９、および、図１０は、図１のループフィルタ回路２１４の特性として、２型制御を仮定し、角度検出のループゲインを、それぞれ、6.0e6（1／秒２）、3.0e6（1／秒２）、および、1.5e6（1／秒２）にしたときのステップ応答特性である。
図８、図９、および、図１０の特性より、ホール起電力信号（Vx ,Vy)の振幅Vh allが２倍変化すると、ループフィルタ回路２１４のステップ応答時間は、かなり大きく変化してしまい、非接触回転角度センサ（角度検出装置）として一定した応答特性が得られていないことが判る。
【００７２】
（ゲイン制御ループ部）
図１を参照してその概要を説明したゲイン制御ループ部３００について更に詳述する。
ゲイン制御ループ部３００は、第一△Σ変調器３１０、第二△Σ変調器３２０、内積計算回路３３０、デジタル積算回路３４０、ゲイン制御回路３５０、および、ＤＡ変換器３６０を含んで構成される。このようなゲイン制御ループ部３００では、第一△Σ変調器３１０、および、第二△Σ変調器３２０のゲインを適切に制御することによって次に列記する事項を実現することができる。即ち、
【００７３】
（１）回転体と共に回転する回転磁場の強度や、ホール素子の温度特性などにかかわらず、非接触回転角度センサＩＣ（角度検出装置）の応答特性を望ましい範囲に維持できる。
（２）False Lock状態を容易に検出することができる。
（３）初期の引き込み時間の短縮と引き込み終了後の耐ノイズ特性の向上を同時に達成できる。
（４）磁石の脱落といった故障に起因するホール起電力信号強度の異常を検出して、非接触回転角度センサＩＣ（角度検出装置）の信頼性を向上させることができる。
ゲイン制御ループ部３００は、次の数式（１２）における角度誤差信号Vx´を得る。
【００７４】
【数１２】
2010217150.tif 000014
【００７５】
ゲイン制御ループ部３００を構成する上述の各部のうち、△Σ変調器（３１０，３２０）については既述のとおりである。
次に、内積計算回路３３０は、次の数式（１３）の演算を実行することによって角度誤差信号Vx´を算出する。
【００７６】
【数１３】
2010217150.tif 000015
【００７７】
この数式（１３）から理解されるとおり、第一記憶部２１７および第二記憶部２１８から読み出した信号(cos(θn), sin(θn))間の加減算となるので、内積計算回路３３０は、デジタル加減算回路として容易に実現することができる。
次に、デジタル積算回路３４０は、角度誤差信号Vx´を積算（積分）して後段のゲイン制御回路３５０に供給する信号Vampを計算するために用意される。デジタル積算回路３４０の伝達関数としては、次の数式（１４）の演算を実行する完全積分器Hinteg(z)のようにローパスフィルタ特性を持つものであればよい。従って、このデジタル積算回路３４０も比較的簡単な回路によって実現することができる。
【００７８】
【数１４】
2010217150.tif 000016
【００７９】
図１１は、このようなデジタル積算回路の構成例を表す図である。図示のように加算器１００１および遅延器１００２による簡素な構成のものである。尚、図１１には表されていないが、本実施の形態に適用されるデジタル積算回路３４０は、後述するように、算出したVampの値を保持しておくためのレジスタを備えている。
角度検出ループ部２００における初期の引き込みが終了し、θｎ≒θとなって以降は、デジタル積算回路３４０で算出されたVampが、ホール起電力信号の振幅Vhallをデジタル値で表現する信号となることは、次の数式（１５）から容易に理解される。
【００８０】
【数１５】
2010217150.tif 000017
【００８１】
（False Lock状態の検出とFalse Lock状態からの脱出）
閉ループ演算によって、角度検出誤差をゼロにするような制御を行って角度検出を行う場合には、検出された結果が、本来の角度とは180度だけ異なる値に間違ってロックしてしまうという所謂False Lock状態が発生することがある。この現象自体は夙に知られているところであり、このFalse Lockを回避するための技術として、例えば特開２００８−２１９７５６号公報所載の方法等が提案されている。
角度検出ループが、θn≒θ＋180度となって、現実の被検出角度とは180度だけ違った角度に対してロックしてしまう、所謂False Lock状態に陥ったと仮定する。この状態では、デジタル積算回路３４０で算出される信号Vampは、次の数式（１６）からも判るように、通常のプラス符号の値ではなく、マイナス符号の値をとる。
【００８２】
【数１６】
2010217150.tif 000018
【００８３】
上述のように、本発明の角度検出装置では、ゲイン制御ループ部３００内の信号処理過程で既にVampの算出が行われている。従って、False Lock状態を検出する目的で、新たに特別な回路を追加することなく、False Lock状態を速やかに検出することができる。
また、本例のデジタル積算回路３４０では、自己の内部に備えられたレジスタにVampの算出値が保持されるように構成され、False Lock状態の検出に便ならしめてある。
信号Vampの符号に依拠してFalse Lock状態の発生が検出された場合には、既述のＤＣＯ回路２１５の出力に180度の角度オフセットに相当する固定オフセット値2048を加えることによって、False Lock状態から速やかに脱出することが可能になる。
【００８４】
上述のようなデジタル積算回路３４０の後段のゲイン制御回路３５０では、信号Vampに基づいてＤＡ変換器３６０に供給する信号Gを計算する。
即ち、ゲイン制御回路３５０では、デジタル積算回路３４０の出力信号Vampの値をもとにして、ホール起電力信号の振幅強度に関する状態を、次の図１２にマップ化して示すように、領域１から領域５の５つの状態に分類されるレベルの信号を得る。
【００８５】
図１２は、図１中の双方のホール起電力信号（Vx,Vy)の振幅Vhallに応じた角度検出装置の動作状態の分類を表す図である。また、図１３は、図１２中の動作領域とホール素子の出力信号の振幅Vhallとの対応関係を表す図である。
図１２の各領域に該当する状態とそのときの動作について、以下に逐次説明する。
領域１：ホール起電力信号（Vx,Vy)の振幅Vhallが過大となっている。この場合、機械的な故障によって磁石がホール素子に接近しすぎたといった非接触回転角度センサ（角度検出装置）の異常が発生したと判断して、角度検出装置は、外部に対して異常信号を出力する。
【００８６】
領域２：ホール起電力信号（Vx,Vy)の振幅Vhallが過大となっているが、ゲインを半分に低減させることによって、△Σ変調出力（ΔΣ（Vx），ΔΣ（Vy））の振幅を半減させ、ホール起電力信号（Vx,Vy)のループゲインを規定の範囲内に維持することができる。
領域３：ホール起電力信号（Vx,Vy)の振幅Vhallが適切な範囲内に入っているので、そのまま、非接触回転角度センサ（角度検出装置）の動作を継続する。
【００８７】
領域４：ホール起電力信号（Vx,Vy)の振幅Vhallが過小となっているが、ゲインを２倍に増大させることによって、△Σ変調出力（ΔΣ（Vx），ΔΣ（Vy））の振幅を倍増させ、ホール起電力信号（Vx,Vy)のループゲインを規定の範囲内に維持することができる。
領域５：ホール起電力信号（Vx,Vy) の振幅Vhallが過小となっている。この場合、機械的な故障によって磁石が脱落するといった非接触回転角度センサ（角度検出装置）の異常が発生したと判断して、角度検出装置は、外部に対して異常信号を出力する。
【００８８】
図１４は、図１中のデジタル積算回路３４０におけるレジスタの状態を表す図である。既述のように、本実施の形態の装置に適用するデジタル積算回路３４０は、自己の内部に備えられたレジスタにVampの算出値が保持されるように構成され、False Lock状態の検出に便ならしめてある。
尚、図１４においては、このレジスタを、その機能を想起させる「Vampレジスタ」と称している。このVampレジスタには２の補数表示で表された数値が格納されている。
【００８９】
図１４（ａ）は、Vamp<0におけるVampレジスタの状態を表している。
図１４（ｂ）は、4096>Vamp≧2048におけるVampレジスタの状態を表している。
図１４（ｃ）は、Vamp≧4096におけるVampレジスタの状態を表している。
図１４（ｄ）は、2 048>VampにおけるVampレジスタの状態を表している。
Vampレジスタにおける最上位ビットであるBit13の値に基づいてFalse Lock状態の検出を行うことができる。
【００９０】
また、図１２および図１３を参照して説明した領域１から領域５への分類に関する判断は、Bit12およびBit11をデコードすることによって容易に実行可能である。
以上のように、False Lock状態の検出を含めて、ホール起電力信号（Vx,Vy) の振幅Vhallの強弱に関しての判断がVampレジスタを用いて簡単に実行できるため、ホール起電力信号振幅Vhallに関するゲイン制御も簡単な制御回路を用いて実現できる。
【００９１】
図１５は、ゲイン制御ループの動作を表すフローチャートである。
本角度検出装置の動作開始に際して、先ず、ゲインをG＝2.0に初期化して、角度検出の閉ループの初期引き込み動作を行う（ステップＳ１５０１）。こうすることにより、角度検出ループのループゲインを高く設定した状態で初期の引き込み動作を行えるので、初期の引き込みに要する時間を短縮することが出来る。
【００９２】
次いで、角度誤差信号Vy´がゼロ付近に収束して、ロック信号「Loc k」が生成されるのを待機する（ステップＳ１５０２：Ｎｏ）。既述のように、ロック信号「Lock」は、角度検出装置が動作を開始してから角度誤差信号Vy´がゼロ付近に収束するまでの間は０にクリアされており、角度誤差信号Vy´がゼロ付近に収束したあとは、１にセットされる。
一旦、初期の引き込み動作が終了して角度誤差信号Vy´がゼロ付近に収束し、ロック信号「Lock」が１にセットされると（ステップＳ１５０２：Ｙｅｓ）、定常動作に移行して、適切なゲインになるまでゲインを低下させる制御が行われるので、定常動作での耐ノイズ特性などが向上する。
【００９３】
この状態で、VampレジスタのBit13の値に基づいてFalse Lock状態に陥っていないかどうかを確認する（ステップＳ１５０３）。
ステップＳ１５０３でVampレジスタのBit13に1が立ってFalse Lock状態に陥ったと判断されたときには（ステップＳ１５０３：Ｙｅｓ）、12ビットの角度検出値ｎに180度に相当するオフセット値である2048を加算してFalse Lock状態から脱出して（ステップＳ１５０４）、ステップＳ１５０１に戻る。
【００９４】
一方、ステップＳ１５０３で、Vam pレジスタのBit13は0であってFalse Lock状態に陥っていないと判断されたときには（ステップＳ１５０３：Ｎｏ）、次いで、VampレジスタのBit12およびBit11のデコード値を得て、図１２および図１３を参照して説明した領域１から領域５の何れに該当する状態にあるかを判断する（ステップＳ１５０５）。
ステップＳ１５０５での判断結果に応じて、Vampの値（デジタル積算回路３４０の出力）が適切な範囲内の値となるようにＤＡ変換器３６０を通して△Σ変調器（３１０，３２０）に供給する基準信号であるVrefを調節することによって△Σ変調器（３１０，３２０）のゲインを制御する。
【００９５】
即ち、ステップＳ１５０５でBit12およびBit11がともに0であると判断されたときはホール起電力信号の振幅Vhallが過小であるため、ゲインの値がその最大値である2.0に達しているか否かを判断する（ステップＳ１５０６）。
ステップＳ１５０６で、ゲインの値がその最大値である2.0に達していると判断されたときには（ステップＳ１５０６：Ｙｅｓ）、ホール起電力信号が強度不足である旨のエラー信号を出力する（ステップＳ１５０７）。
【００９６】
一方、ステップＳ１５０６で、ゲインの値がその最大値である2.0に達していないと判断されたときには（ステップＳ１５０６：Ｎｏ）、ゲイン設定値を２倍にして（ステップＳ１５０８）、ステップＳ１５０３に戻る。
他方、ステップＳ１５０５でBit12およびBit11のうちBit12に1が立ったときにはBit11の如何によらずホール起電力信号の振幅Vhallが過大であるため、ゲインの値がその最低値である0.5に達しているか否かを判断する（ステップＳ１５０９）。
【００９７】
ステップＳ１５０９で、ゲインの値がその最低値である0.5に達していると判断されたときには（ステップＳ１５０９：Ｙｅｓ）、ホール起電力信号が強度過剰である旨のエラー信号を出力する（ステップＳ１５１０）。
一方、ステップＳ１５０９で、ゲインの値がその最低値である0.5に達していないと判断されたときには（ステップＳ１５０９：Ｎｏ）、ゲイン設定値を半減して（ステップＳ１５１１）、ステップＳ１５０３に戻る。
また、ステップＳ１５０５でBit12およびBit11が、Bit12=0, Bit11=1であると判断されたときには、ホール起電力信号の振幅Vhallは適切であるため、そのままステップＳ１５０３に戻る。
【００９８】
図１６は、図１中のＤＡ変換器３６０の構成例を表す図である。ゲイン制御回路３５０で生成されるゲイン指令信号Gの値は、0.5、1.0、2.0の３つの値をとる。このようなゲイン指令信号Gが切替え回路として機能するスイッチに供給され、該３つのGの値に応じて、2.0V-0.0V間に接続された分圧抵抗のタップを切替えて、このゲイン制御回路３５０の出力、即ち、ΔΣ変調回路に供給する基準電圧Vrefの値を選択する。
【００９９】
図１７は、磁石と非接触回転角度センサのパッケージ間の距離と、ホール素子に印加される磁束密度との関係を表す図である。
本発明の実施の形態では、ホール起電力信号の振幅Vhallに関して上述のようにゲイン制御を行うことにより、振幅Vhallの範囲を500（ｍV)から1000（ｍV)の範囲に制御した場合でも、磁石と非接触回転角度センサＩＣ（図２のＩＣパッケージ１）に内蔵されたホール素子の間の距離は、2.0（ｍｍ）から6.0（ｍｍ）となることが図１７から容易に理解できる。
【０１００】
この図１７を既述の図６と対比すれば、本発明の技術を用いない図６の場合には磁石と非接触回転角度センサＩＣ（ＩＣパッケージ）の間隔が3.0（ｍｍ）から4.5（ｍｍ）という僅か1.5（ｍｍ）狭い変動範囲に限定されるという制約があったところ、本発明の技術によれば、この間隔の変動範囲が4.0（ｍｍ）と、従来の２倍以上まで許容されるようになり、角度検出装置と磁石との相対位置に関する制約が大幅に緩和されたことが了解される。
【０１０１】
（本実施の形態による効果の総括）
（１）回転体とともに回転する回転磁場の強度（即ち、角度検出装置と磁石との相対位置に関する制約）や、ホール素子の温度特性などに関わらず、角度検出装置の応答特性を望ましい範囲に維持することができる。
（２）容易にFalse Lock常態の検出が可能である。
（３）角度検出ループのループゲインを高く設定した状態で初期の引き込み動作を行えるので、初期の引き込みに要する時間を短縮することが出来る。
【０１０２】
（４）初期の引き込みが確立すると、定常動作に移行して、適切なゲインになるまでゲインを低下させる制御が行われるので、定常動作での耐ノイズ特性などが向上する。
（５）磁石の脱落といった故障に起因して起こるホール起電力信号強度の異常を検出して、装置の信頼性を向上させことができる。
（６）回路の要素となる各部は構成が簡単であり、低コストなＩＣとして製造し提供することが可能である。
（７）磁石と組み合わせることにより、安価でありながら高性能な非接触式の角度検出装置を実現することができる。
【符号の説明】
【０１０３】
１…………………………………ＩＣパッケージ
２…………………………………出力軸
３…………………………………永久磁石
１１０，１２０…………………ホール素子
１３０，１４０…………………スイッチ回路部
１５０，１６０…………………プリアンプ
１７，１８………………………第２スイッチ回路部
２００……………………………角度検出ループ部
２１０……………………………外積計算回路
２１４……………………………ループフィルタ回路
２１５……………………………ＤＣＯ（Digital Control Oscillator）回路
２１６……………………………出力導体部
２１７……………………………第一記憶部
２１８……………………………第二記憶部
３００……………………………ゲイン制御ループ部
３１０……………………………第一△Σ変調器
３２０……………………………第二△Σ変調器
３３０……………………………内積計算回路
３４０……………………………デジタル積算回路
３５０……………………………ゲイン制御回路
３６０……………………………ＤＡ変換器
【図１】
2010217150.tif 000019
【図２】
2010217150.tif 000020
【図３】
2010217150.tif 000021
【図４】
2010217150.tif 000022
【図５】
2010217150.tif 000023
【図６】
2010217150.tif 000024
【図７】
2010217150.tif 000025
【図８】
2010217150.tif 000026
【図９】
2010217150.tif 000027
【図１０】
2010217150.tif 000028
【図１１】
2010217150.tif 000029
【図１２】
2010217150.tif 000030
【図１３】
2010217150.tif 000031
【図１４】
2010217150.tif 000032
【図１５】
2010217150.tif 000033
【図１６】
2010217150.tif 000034
【図１７】
2010217150.tif 000035