(57)【要約】【課題】生産性、信頼性に優れる面発光レーザを提供すること。【解決手段】本発明に係る面発光レーザは、第１のＤＢＲ層と、半導体層の酸化により形成された誘電体層を有する第２のＤＢＲ層と、前記第１のＤＢＲ層と前記第２のＤＢＲ層との間に形成された活性層と、前記活性層に流入する電流を狭窄するために、電流狭窄用半導体層の酸化により形成された酸化狭窄層と、を備え、前記第２のＤＢＲ層の前記半導体層の酸化速度が、前記電流狭窄用半導体層の酸化速度よりも小さいことを特徴とするものである。【選択図】図１
2010153536.tif 000002
【特許請求の範囲】
【請求項１】
第１のＤＢＲ層と、
半導体層の酸化により形成された誘電体層を有する第２のＤＢＲ層と、
前記第１のＤＢＲ層と前記第２のＤＢＲ層との間に形成された活性層と、
前記活性層に流入する電流を狭窄するために、電流狭窄用半導体層の酸化により形成された酸化狭窄層と、を備え、
前記第２のＤＢＲ層の前記半導体層の酸化速度が、前記電流狭窄用半導体層の酸化速度よりも小さいことを特徴とする面発光レーザ。
【請求項２】
前記第２のＤＢＲ層は、低屈折率層と当該低屈折率層よりも屈折率の高い高屈折率層とを有し、前記誘電体層は前記低屈折率層を構成することを特徴とする請求項１に記載の面発光レーザ。
【請求項３】
前記第２のＤＢＲ層と前記電流狭窄用半導体層とは、いずれも円形状に形成されており、前記第２のＤＢＲ層の直径が、前記電流狭窄用半導体層の直径よりも小さいことを特徴とする請求項１又は２に記載の面発光レーザ。
【請求項４】
前記第１のＤＢＲ層は半導体層のみからなることを特徴とする請求項１〜３のいずれか一項に記載の面発光レーザ。
【請求項５】
前記第１のＤＢＲ層と前記第２のＤＢＲ層との間に形成されたトンネル接合層をさらに備えることを特徴とする請求項１〜４のいずれか一項に記載の面発光レーザ。
【請求項６】
前記トンネル接合層は、前記電流狭窄層と前記第２のＤＢＲ層との間に形成されていることを特徴とする請求項５に記載の面発光レーザ。
【請求項７】
第１のＤＢＲ層を形成するステップと、
第２のＤＢＲ用半導体層を形成するステップと、
前記第１のＤＢＲ層と前記第２のＤＢＲ用半導体層との間に位置する活性層を形成するステップと、
前記活性層に流入する電流を狭窄するための電流狭窄用半導体層を形成するステップと、
前記第２のＤＢＲ用半導体層と、前記電流狭窄用半導体層とを酸化し、第２のＤＢＲ層と電流狭窄層とを形成するステップと、を備え、
前記第２のＤＢＲ用半導体層の酸化速度が、前記電流狭窄用半導体層の酸化速度よりも小さいことを特徴とする面発光レーザの製造方法。
【請求項８】
前記第２のＤＢＲ層は、低屈折率層と当該低屈折率層よりも屈折率の高い高屈折率層とを有し、前記酸化するステップにより誘電体層からなる前記低屈折率層を形成することを特徴とする請求項７に記載の面発光レーザの製造方法。
【請求項９】
前記電流狭窄用半導体層を円形状に形成するステップと、
前記第２のＤＢＲ用半導体層を円形状に形成するステップと、をさらに備え、
円形状に形成された前記第２のＤＢＲ用半導体層の直径が、円形状に形成された前記電流狭窄用半導体層の直径よりも小さいことを特徴とする請求項７又は８に記載の面発光レーザの製造方法。
【請求項１０】
前記第１のＤＢＲ層を半導体層のみから形成することを特徴とする請求項７〜９のいずれか一項に記載の面発光レーザの製造方法。
【請求項１１】
前記第１のＤＢＲ層と前記第２のＤＢＲ用半導体層との間に位置するトンネル接合層を形成するステップをさらに備えることを特徴とする請求項７〜１０のいずれか一項に記載の面発光レーザの製造方法。
【請求項１２】
前記トンネル接合層を、前記電流狭窄層と前記第２のＤＢＲ用半導体層との間に位置するように形成することを特徴とする請求項１１に記載の面発光レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信の分野で用いられる面発光レーザ及びその製造方法に関する。
【背景技術】
【０００２】
光通信は長距離、大容量伝送が可能であることから、特に長距離通信では早くから広く実用に供されてきた。一方、近距離の通信には主に電気信号伝送が用いられてきたが、データ伝送の高速化に伴い、近距離においても電気信号の問題点である信号歪やクロストークが無視できないレベルになっている。このため、近距離通信にも光伝送が適用されつつある。
【０００３】
垂直共振型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）は、エッジエミッタ型レーザに比べて発光領域を小さくすることができ、小型、低消費電力の光源として近距離通信に利用されている。通信データ量は現在も増加しつづけており、それに対応すべく、データ転送速度高速化の取り組みも続けられている。このため、短距離通信用光源であるＶＣＳＥＬも応答速度の向上が期待されている。
【０００４】
一般に、ＶＣＳＥＬを含む半導体レーザの応答速度を向上するには、共振器長を短くすることが有効である。ＶＣＳＥＬは２つの分布型ブラック反射鏡（ＤＢＲ：Distributed Bragg Reflector）と、それらに挟まれた活性層を含む共振部とからなるが、位相整合条件から、この共振部の光路長（Ｌ）は発振波長（λ）の半分の整数倍である必要がある。すなわちＬ＝ｍλ／２（ｍは自然数）を満たす必要がある。
【０００５】
通常、活性層及びその周辺は比較的高屈折率層になるため、活性層を光強度の強い部分、すなわち定在波の腹の部分に配置するためには、Ｌをλ以上に設定する必要がある。そのため、ｍは２以上の自然数となる。高速変調用ＶＣＳＥＬでは、そのうち最も共振部の長さが短くなるように、通常ｍ＝２、つまりＬ＝λに設定される。
【０００６】
一方、特許文献１では、ｍ＝１すなわちＬ＝λ／２を実現するため、活性層周辺を低屈折率の層で囲み、その外側に高屈折率層を配置している。これによって、Ｌを通常の構造よりも短くし、変調速度の向上を図っている。しかしながら、一般に、半導体の屈折率はハンドギャップエネルギー（Ｅｇ）が小さいほど大きくなる。そのため、特許文献１のように活性層を低屈折率層で囲む構造では、井戸層横にエネルギーの高い障壁層が配置され、その横にエネルギーの低い高屈折率層が配置される。このような構造では、井戸層への電流注入効率が低下する。特に、多重量子井戸では井戸層間での正孔分布に不均一が生じ易い。このため、微分利得が低下し、高速応答に支障が生じ得る。従って、本構造は実用化されていない。仮に、上記のような問題を解消できたとしても、先に述べた位相整合条件のため、共振部の光路長はＬ＝λ／２よりも小さくすることは不可能である。すなわち、さらなる共振部の短尺化は不可能である。
【０００７】
ところが、ＶＣＳＥＬの実効的な共振器長は、この共振部の長さのみで決まるのではなく、２つＤＢＲへの光の浸入長も含めた長さになる。応答速度を早くするには、この実効共振器長を短くすることが重要となる。ＶＣＳＥＬでは、半導体からなるＤＢＲが広く用いられている。この場合、片方のＤＢＲへの光浸入の光路長は、一般にλよりも大きい、すなわち、共振部よりも長い。従って、実効共振器長の２／３以上は２つのＤＢＲへの光の浸入長が占めることになり、ＤＢＲへの光の浸入長を短くすることがＶＣＳＥＬの応答速度の高速化に有効となる。
【０００８】
ＤＢＲは高屈折率層と低屈折率層が交互に積層された構造を有するが、この各層の厚さが薄く、かつ両層の屈折率の比が大きいほど光の浸入長は小さくなる。ＤＢＲの反射率を高めるため各層の厚さはλ／４の整数倍である必要があるが、通常用いられるＤＢＲでは各層の厚さはλ／４に設定されており、これ以上薄くすることは不可能である。従って、両層の屈折率の比を大きくすることが光の浸入長を低減する上で必要となる。しかし前記の両層の材料として半導体を用いている限り、大幅に屈折率の比を増加することは極めて困難である。
【０００９】
一方、誘電体ＤＢＲを用いた場合、半導体ＤＢＲを用いた場合に比べて大幅に屈折率の比を大きくすることができる。この結果、光の浸入長を大幅に低減することが可能となる。ここで、誘電体ＤＢＲとは、高、低屈折率層の少なくとも一方の層に誘電体を用いたＤＢＲを意味している。また、低屈折率層として空気を用いたＤＢＲもこれに含むものとする。活性層を挟む２つのＤＢＲをいずれも誘電体ＤＢＲとすると、最も実効共振器長低減に効果的である。他方、誘電体ＤＢＲは抵抗が高く電流を通すことが困難であり、また熱抵抗も高い。そのため、基板側の下部ＤＢＲとして半導体ＤＢＲ、上部ＤＢＲとして誘電体ＤＢＲを用いる構造が実用的である。
【００１０】
誘電体ＤＢＲを用いる場合、半導体ＤＢＲのみを用いた場合よりも、製造工程数が増加する。半導体ＤＢＲのみの場合、１回の結晶成長により、両ＤＢＲ及び共振部を形成することができる。一方、誘電体ＤＢＲは結晶成長で形成できないため、別途積層工程が必要となる。すなわち、下側の半導体ＤＢＲと共振部を結晶成長により形成した後に、別途スパッタなどの工程により誘電体ＤＢＲを形成することになる。
【００１１】
これに対し、結晶成長と酸化工程あるいは選択エッチングにより誘電体ＤＢＲを形成する方法が考案されている。具体的には、結晶成長時に低屈折率層としてＡｌを多く含む層を形成し、それを酸化することにより半導体から誘電体へ変化させる。一般に、酸化により誘電体となることにより屈折率が大幅に低くなるため、酸化されずに半導体のままとなる高屈折率層との屈折率の比が大幅に増加することとなる。例えば、結晶成長によりＧａＡｓ／ＡｌＡｓを形成した後、ＡｌＡｓを酸化させてＡｌ２Ｏ３を主成分とする誘電体へと変化させることにより誘電体ＤＢＲを形成する。この場合、ＧａＡｓ層の方はほとんど酸化されないため、屈折率にも変化はない。
【００１２】
なお、酸化工程は、ＶＣＳＥＬの電流狭窄構造として主流である酸化狭窄層を形成するために使用されている。すなわち、ＶＣＳＥＬの製造工程の一つとして広く用いられている。電流狭窄層と上記の誘電体ＤＢＲ形成のための酸化工程別々に行う場合、酸化工程が２回必要となる。これに対し、誘電体ＤＢＲ形成と電流狭窄層形成とを１回の酸化で行う方法が、例えば、特許文献２に開示されている。具体的には、上部ＤＢＲの低屈折率層の酸化速度が電流狭窄層の酸化速度よりも早くなるように、両層の組成が設定されている。これにより、１回の酸化工程において、ＤＢＲの低屈折率層全体を酸化させつつ、電流狭窄層の中央部分に電流が通るための非酸化部分を残存させている。
【特許文献１】特開平１０−２５６６６５号公報
【特許文献２】特開２００５−２８５８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献２では、誘電体ＤＢＲの強度に問題が生じるおそれがある。酸化層は、酸化により体積が収縮するために歪を内包することが分かっている。ここで、電流狭窄用の酸化層の層厚は一般に数十ｎｍ程度であるため、この酸化に伴う歪の影響は小さく、十分な信頼性が得られている。これに対し、誘電体ＤＢＲの酸化層の層厚は、最低でもλ／４が必要である。例えば、酸化層の屈折率を１．６、発振波長を８５０ｎｍとした場合、約１３３ｎｍとなる。波長が長い場合、ほぼ波長に比例してさらに層厚を増やす必要が生じる。また、電流狭窄用の酸化層は１層であるのに対し、誘電体ＤＢＲの酸化層は３、４ペア必要である。従って、上述の例の場合、ＤＢＲの酸化層全体としては４００〜５３０ｎｍ、すなわち電流狭窄層の１０倍程度の層厚となる。
【００１４】
また、一般に、酸化速度が大きい程、酸化層の強度は低くなる。特許文献２では、誘電体ＤＢＲの低屈折率層の酸化速度が電流狭窄層の酸化速度より大きいため、誘電体ＤＢＲの酸化層の方が、低強度である。さらに、上述の通り、膜厚も厚いために歪も大きくなることもあって、誘電体ＤＢＲの強度は不十分となる。そのため、酸化後の製造プロセスの熱履歴や、完成した素子の半田実装によって、誘電体ＤＢＲが破壊するおそれがある。これは素子の歩留まりや信頼性を低下させることになる。
【００１５】
本発明はこのような背景のもとに行われたものであり、生産性、信頼性に優れる面発光レーザを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明に係る面発光レーザは、
第１のＤＢＲ層と、
半導体層の酸化により形成された誘電体層を有する第２のＤＢＲ層と、
前記第１のＤＢＲ層と前記第２のＤＢＲ層との間に形成された活性層と、
前記活性層に流入する電流を狭窄するために、電流狭窄用半導体層の酸化により形成された酸化狭窄層と、を備え、
前記第２のＤＢＲ層の前記半導体層の酸化速度が、前記電流狭窄用半導体層の酸化速度よりも小さいことを特徴とするものである。
【００１７】
また、本発明に係る面発光レーザの製造方法は、
第１のＤＢＲ層を形成するステップと、
第２のＤＢＲ用半導体層を形成するステップと、
前記第１のＤＢＲ層と前記第２のＤＢＲ用半導体層との間に位置する活性層を形成するステップと、
前記活性層に流入する電流を狭窄するための電流狭窄用半導体層を形成するステップと、
前記第２のＤＢＲ用半導体層と、前記電流狭窄用半導体層とを酸化し、第２のＤＢＲ層と電流狭窄層とを形成するステップと、を備え、
前記第２のＤＢＲ用半導体層の酸化速度が、前記電流狭窄用半導体層の酸化速度よりも小さいことを特徴とするものである。
【発明の効果】
【００１８】
本発明によれば、生産性、信頼性に優れ、かつ、高速応答可能な面発光レーザを提供することができる。
【発明を実施するための最良の形態】
【００１９】
［第１の実施の形態］
次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１は本発明の第１の実施の形態に係る面発光レーザ（ＶＣＳＥＬ）の断面図である。第１の実施の形態に係る面発光レーザでは、図１に示すように、ｎ型半導体基板１０１上に、ｎ型ＤＢＲ層１０２、活性層を含む半導体層１０３、電流狭窄層１０４、トンネル接合層１０５、ｎ型半導体層１０６、アンドープＤＢＲ層１０７が積層されている。
【００２０】
ここで、電流狭窄層１０４及びアンドープＤＢＲ層１０７の低屈折率層はＡｌを多く含み、酸化しやすい層からなり、これを酸化することにより形成される。また、アンドープＤＢＲ層１０７の低屈折率層の酸化速度の方が電流狭窄層１０４の酸化速度よりも大きくなるように、両層の組成が決定されている。
【００２１】
電流狭窄層１０４の未酸化領域である電流狭窄部周辺は、ｎ型ＤＢＲ層１０２よりも上層の半導体層が除去されている。すなわち、電流狭窄部を中心とした所定の半径を有する円柱状のメサ構造１１１ａが形成されている。さらに、このメサ構造１１１ａ上に、これと同一の中心を有し、アンドープＤＢＲ層１０７からなるメサ構造１１１ｂが形成されている。
【００２２】
メサ構造１１１ａの側面上及び上層の半導体層が除去されたｎ型ＤＢＲ層１０２上に、表面保護層１０８が形成されている。また、表面保護層１０８上に、ポリマー層１０９が形成されている。さらに、ｎ型半導体基板１０１の裏面上、メサ構造１１１ａのｎ型半導体層１０６上に電極１１０が形成されている。
【００２３】
次に、図２Ａ〜２Ｃを参照して第１の実施の形態に係る面発光レーザの製造方法を説明する。
まず、図２Ａに示すように、ｎ型半導体基板１０１上にｎ型ＤＢＲ層１０２、活性層を含む半導体層１０３、電流狭窄層１０４、トンネル接合層１０５、ｎ型半導体層１０６、アンドープＤＢＲ層１０７を形成する。
【００２４】
次に、図２Ｂに示すように、フォトリソグラフィとエッチングにより、メサ構造１１１ａ、１１１ｂからなる２段メサ構造を形成する。これにより、アンドープＤＢＲ層１０７の方が電流狭窄層１０４よりも面積が小さい構造となる。
【００２５】
次に、図２Ｃに示すように、水蒸気酸化法を用いて各層の酸化を行う。Ａｌを多く含む電流狭窄層１０４及びアンドープＤＢＲ層１０７の低屈折率層が選択的に酸化される。この際、電流狭窄層１０４の中央部は、電流を流すために非酸化のまま残す必要がある。従って、この中央部が所望の径になるように、酸化時間が決定される。
【００２６】
一方、アンドープＤＢＲ層１０７の低屈折率層は、光が通る部分全体を酸化する必要がある。すなわち、層の中心まで全て酸化する必要がある。アンドープＤＢＲ１０７層の方が電流狭窄層１０４よりも酸化速度が小さいため、図２Ｃに示すように、アンドープＤＢＲ１０７の低屈折率層の酸化長Ｌ１は電流狭窄層１０４の酸化長Ｌ２よりも短くなる。しかし、先に述べたように、アンドープＤＢＲ層１０７の面積は電流狭窄層１０４の面積よりも小さい。そのため、電流狭窄層１０４の中央に非酸化領域が残るような酸化時間であっても、アンドープＤＢＲ層１０７の低屈折率層全体を酸化することが可能である。
【００２７】
この後、表面保護層１０８、ポリマー層１０９、電極１１０形成を形成し、図１に示すような素子が完成する。
本実施の形態に係る面発光レーザは、高屈折率層と低屈折率層の屈折率の比が大きいアンドープＤＢＲ層１０７を有している。そのため、アンドープＤＢＲ層１０７への光の浸入長を非常に小さく抑え、実効共振器長を短くすることができる。よって、高速応答が可能となる。
【００２８】
本実施の形態では、結晶成長でアンドープＤＢＲ層１０７を形成し、電流狭窄層１０４とアンドープＤＢＲ層１０７の低屈折率層とを同時に酸化するため、工程数を大きく増やすことなく、製造可能である。また、アンドープＤＢＲ層１０７の低屈折率層には電流狭窄層１０４よりも酸化速度の小さい層を用いているため、酸化後のアンドープＤＢＲ層１０７も十分な強度を保つことができる。
【００２９】
また、本実施の形態では、トンネル接合層１０５と酸化狭窄層１０４とを共に有する。トンネル接合を有するＶＣＳＥＬの場合、高速化に関わらず、誘電体ＤＢＲが必要となる。なぜなら、トンネル接合には界面の急峻性が重要であるが、通常の酸化狭窄型ＶＣＳＥＬのように数十ペアの高、低屈折率層からなる半導体ＤＢＲを成長すると、その際の熱履歴によりトンネル接合の急峻性が崩れるからである。すなわち、トンネル接合形成後に半導体ＤＢＲを成長することは好ましくない。このため、比較的低温で形成できる誘電体ＤＢＲが使用されるが、これには別途形成工程が必要となる。
【００３０】
本実施の形態では、上部ＤＢＲ層であるアンドープＤＢＲ層１０７を結晶成長により形成する必要はある。しかし、上部ＤＢＲ層成長後に低屈折率層を酸化することによって高屈折率層との屈折率差を大幅に増加させることができる。そのため、必要なＤＢＲ中の高、低屈折率層のペア数は３〜４ペアでよく、半導体ＤＢＲの２０〜３０ペアに対して格段に少ない。従って、上部ＤＢＲ層の成長時間を大幅に短縮することができるとともに、上部ＤＢＲ成長時の熱履歴によるトンネル接合の急峻性低下を抑えることができる。
【００３１】
［第２の実施の形態］
第２の実施の形態に係る面発光レーザでは、図３に示すように、ｐ型半導体基板２０１上に、ｐ型ＤＢＲ層２０２、電流狭窄層２０４、活性層を含む半導体層２０３、ｎ型半導体層２０６、アンドープＤＢＲ層２０７が形成されている。また、第１の実施の形態と同様に、表面保護層２０８、ポリマー層２０９、電極２１０を備えている。第２の実施の形態に係る面発光レーザは、第１の実施の形態に係る面発光レーザと、半導体基板及び下部ＤＢＲ層の導電型が逆である。また、トンネル接合層を備えない。また、電流狭窄層２０４は活性層を含む半導体層２０３とｐ型ＤＢＲ層２０２との間に位置している。その他の構成は、第１の実施の形態と同様であるため、説明を省略する。ここで、第１の実施の形態と同様に、電流狭窄層２０４及びアンドープＤＢＲ層２０７の低屈折率層はＡｌを多く含み、酸化しやすい層となっている。また、アンドープＤＢＲ層２０７の低屈折率層の酸化速度の方が電流狭窄層の酸化速度よりも大きくなるように、両層の組成が決定されている。
【実施例１】
【００３２】
次に、具体的な実施例を用いて、第１の実施の形態に係る面発光レーザの構造及び製造方法を説明する。実施例１に係る面発光レーザは、ＧａＡｓ基板上に形成した発振波長１．３μｍの裏面出射型面発光レーザである。
【００３３】
図４に示すように、実施例１に係る面発光レーザは、ＧａＡｓからなるｎ型半導体基板１０１上にｎ型ＤＢＲ層１０２、活性層を含む半導体層１０３、ｐ型Ａｌ０．９８Ｇａ０．０２Ａｓからなる電流狭窄層１０４、トンネル接合層１０５、ＧａＡｓからなるｎ型半導体層１０６、アンドープＤＢＲ層１０７を備えている。
【００３４】
活性層を含む半導体層１０３は、ｎ型Ａｌ０．３Ｇａ０．７Ａｓクラッド層１０３ａ、アンドープＧａＩｎＮＡｓ量子井戸とＧａＡｓ障壁層とからなる活性層１０３ｂ、ｐ型Ａｌ０．３Ｇａ０．７Ａｓクラッド層１０３ｃの３層から構成される。
トンネル接合層１０５は、ｐ＋型ＧａＡｓ０．９Ｓｂ０．１層１０５ａとｎ＋型Ｉｎ０．１５Ｇａ０．８５Ａｓ層１０５ｂとから構成される。
【００３５】
また、ｎ型ＤＢＲ層１０２とアンドープＤＢＲ層１０７とに挟まれた部分が共振部となる。ｎ型ＤＢＲ層１０２は、ｎ型ＧａＡｓ層とｎ型Ａｌ０．９Ｇａ０．１Ａｓ層の一対を基本単位として、これを２２対積層したものである。一方、アンドープＤＢＲ層１０７はＧａＡｓ層とＡｌ０．９７Ｇａ０．０３Ａｓ層の一対を基本単位として、これを５対積層したものである。（ただし、簡略化のため、図４では２対として示している。）
【００３６】
ｎ型ＤＢＲ層１０２及びアンドープＤＢＲ層１０７内の各層の厚さは、発振波長λとして、光路長がλ／４になるように設計されている。ただし、アンドープＤＢＲ層１０７内のＡｌ０．９７Ｇａ０．０３Ａｓ層は後の工程で酸化され、屈折率が大きく変化する。このため、酸化後の屈折率において光路長がλ／４となるような厚さとしている。
【００３７】
次に、図４及び図５Ａ〜５Ｄを参照して実施例１に係る面発光レーザの製造方法を説明する。
まず、ＧａＡｓからなるｎ型半導体基板１０１上にｎ型ＤＢＲ層１０２、ｎ型Ａｌ０．３Ｇａ０．７Ａｓクラッド層１０３ａ、アンドープＧａＩｎＮＡｓ量子井戸とＧａＡｓ障壁層からなる活性層１０３ｂ、ｐ型Ａｌ０．３Ｇａ０．７Ａｓクラッド層１０３ｃ、ｐ型Ａｌ０．９８Ｇａ０．０２Ａｓからなる電流狭窄層１０４、ｐ＋型ＧａＡｓ０．９Ｓｂ０．１層１０５ａ、ｎ＋型Ｉｎ０．１５Ｇａ０．８５Ａｓ層１０５ｂ、ＧａＡｓからなるｎ型半導体層１０６、アンドープＤＢＲ層１０７を有機金属気相成長（ＭＯＣＶＤ）法にて順次積層する（工程１、図５Ａ）。
【００３８】
次に、熱ＣＶＤによりＳｉＯ２膜を形成し、その上にレジストを塗布する。続いて、フォトリソグラフィにより直径２５μｍの円形のマスクを形成した後、ＳｉＯ２膜をエッチングする。これにより、円形のＳｉＯ２パターンが形成される。次に、このＳｉＯ２膜パターンをマスクに用いて、表面からｎ型ＤＢＲ層１０２の表面までエッチングを行い、円柱形状のメサ構造１１１ａを形成する（工程２、図５Ｂ）。
【００３９】
次に、工程２と同様の手順で円形のＳｉＯ２パターンを形成する。ここで、このＳｉＯ２パターンは直径が１０μｍであり、工程２で形成した円柱形状のメサ構造１１１ａと中心が一致するように形成する。次に、このＳｉＯ２膜パターンをマスクに用いて、表面からｎ型半導体層１０６の表面までエッチングを行う（工程３）。これにより、２段目の円柱形状のメサ構造１１１ｂが形成される。
【００４０】
次に、水蒸気雰囲気中の炉内において温度約４５０℃で約１０分間加熱を行う。これにより、工程２及び３で側面が露出した電流狭窄層１０４とアンドープＤＢＲ層１０７内のＡｌ０．９７Ｇａ０．０３Ａｓ層が同時に酸化される（工程４、図５Ｃ）。ここで、電流狭窄層１０４の中央７μｍが酸化されずに残るように、酸化時間を調整する。すなわち、電流狭窄層１０４はメサ構造１１１ａの側面から（２５−７）／２＝９μｍだけ酸化されることになる。アンドープＤＢＲ層１０７内のＡｌ０．９７Ｇａ０．０３Ａｓ層は電流狭窄層１０４よりも酸化速度が遅いので、酸化長は９μｍよりも短くなる。ただし５μｍよりは長くなるため、全体（直径１０μｍ）が酸化されることとなる。
【００４１】
次に、工程２で露出したｎ型ＤＢＲ層１０２上及び工程３で露出したｎ型半導体層１０６上に、次のようにしてｎ側電極を形成する。まず、ウエハ上全面にフォトレジストを塗布する。その後、リソグラフィにより電極を形成する部分のみフォトレジストを除去する。続いて、ＡｕＧｅ／ＡｕＮｉ／Ｔｉ／Ｐｔ／Ａｕを蒸着する。その後、上記フォトレジストを除去してフォトレジスト上の金属をリフトオフすることによりｎ型ＤＢＲ層１０２上の電極１１０ａ及びｎ型半導体層１０６上の電極１１０ｂが形成される（工程５、図５Ｄ）。なお、電極１１０ｂは図５Ｄに示したように、工程３で形成されたアンドープＤＢＲ層１０７からなる直径１０μｍの円柱形状の周りにリング状に形成されている。
【００４２】
次に、ＳｉＮからなる表面保護層１０８を形成し、ポリイミドからなるポリマー層１０９によりメサを埋め込んだ後、リソグラフィとエッチングによりメサ１１１ａ及び工程５で形成した電極１１０ａ、１１０ｂの上の表面保護層１０８及びポリマー層１０９を除去する（工程６）。
【００４３】
さらに、この後、工程５と同様のリフトオフ法を用いてポリマー層１０９上にＴｉ／Ｐｔ／Ａｕからなる２つのパッド電極１１０ｃ、１１０ｄ及びそれらと電極１１０ａ、１１０ｂをつなぐ配線を形成する（工程７）。
【００４４】
最後に、ｎ型半導体基板１０１の裏面を厚さ１５０μｍまで研磨した後、ＡｕＧｅ／ＡｕＮｉ／Ｔｉ／Ａｕからなる裏面電極１１１ｅを蒸着により形成する（工程８）。以上により、図４に示す面発光レーザ素子が完成する。この裏面電極１１１ｅは、当該面発光レーザ素子を半田によりヒートシンクなどに融着するために使用できる。
【００４５】
なお、本素子では、光はｎ型半導体基板１０１側から出射される。また、アンドープＤＢＲ層１０７の低屈折率層は、Ａｌ０．９７Ｇａ０．０３Ａｓの酸化層であり、Ａｌ２Ｏ３を主体とした誘電体膜である。Ａｌ層の組成を比較的小さく抑えたことにより、アンドープＤＢＲ層１０７の酸化後の強度を保っている。
【００４６】
他方、この層は、ｐ型Ａｌ０．９８Ｇａ０．０２Ａｓからなる電流狭窄層１０４よりも、Ａｌ組成が小さく、酸化速度が小さい。従って、酸化長も短くなる。しかしながら、電流狭窄層１０４の直径が２５μｍあるのに対し、アンドープＤＢＲ層１０７の低屈折率層の直径が１０μｍである。そのため、電流狭窄層１０４の中央に７μｍの非酸化部分を残しても、アンドープＤＢＲ層１０７の低屈折率層全体を酸化することが可能となる。従って、酸化工程は１回で済み、少ない工程で高い強度を有する誘電体ＤＢＲを製造することが可能である。
【実施例２】
【００４７】
次に、第２の実施の形態の構造及び製造方法を具体的に説明する。実施例２に係る面発光レーザは、ＧａＡｓ基板上に形成した発振波長０．８５μｍの表面出射型面発光レーザである。
【００４８】
図６に示すように、実施例２に係る面発光レーザは、ＧａＡｓからなるｐ型半導体基板上２０１上にｐ型ＤＢＲ層２０２、ｐ型Ａｌ０．９８Ｇａ０．０２Ａｓからなる電流狭窄層２０４、活性層を含む半導体層２０３、ｎ型半導体層２０６、アンドープＤＢＲ層２０７を備えている。
【００４９】
ここで、活性層を含む半導体層２０３は、ｐ型ＡｌＧａＡｓクラッド層２０３ａ、アンドープＧａＡｓ量子井戸とＡｌ０．３Ｇａ０．７Ａｓ障壁層とからなる活性層２０３ｂ、ｎ型ＡｌＧａＡｓクラッド層２０３ｃの３層から構成される。
また、ｎ型半導体層２０６は、ｎ型Ａｌ０．１２Ｇａ０．８８Ａｓ層２０６ａ、ｎ型Ａｌ０．０５Ｇａ０．９５Ａｓ層２０６ｂを備えている。
【００５０】
また、ｐ型ＤＢＲ層２０２とアンドープＤＢＲ層２０７に挟まれた部分が共振部となる。ｐ型ＤＢＲ層２０２はｐ型Ａｌ０．１２Ｇａ０．８８Ａｓ層とｐ型Ａｌ０．９Ｇａ０．１Ａｓ層の一対を基本単位として、これを４０対積層したものである。一方、アンドープＤＢＲ層２０７はＡｌ０．１２Ｇａ０．８８Ａ層とＡｌ０．９７Ｇａ０．０３Ａｓ層の一対を基本単位として、これを３対積層したものである。
【００５１】
ｐ型ＤＢＲ層２０２及びアンドープＤＢＲ層２０７内の各層の厚さは、発振波長λとして、光路長がλ／４になるように設計されている。ただし、実施例１と同様に、アンドープＤＢＲ層２０７内のＡｌ０．９７Ｇａ０．０３Ａｓ層は酸化後の屈折率において光路長がλ／４となるような厚さとしている。
【００５２】
次に、図６及び図７Ａ、７Ｂを参照して実施例１に係る面発光レーザの製造方法を説明する。
まず、ｐ型半導体基板２０１上にｐ型ＤＢＲ層２０２、電流狭窄層２０４、ｐ型ＡｌＧａＡｓクラッド層２０３ａ、アンドープＧａＡｓ量子井戸とＡｌ０．３Ｇａ０．７Ａｓ障壁層からなる活性層２０３ｂ、ｎ型ＡｌＧａＡｓクラッド層２０３ｃ、ｎ型Ａｌ０．１２Ｇａ０．８８Ａｓ層２０６ａ、ｎ型Ａｌ０．０５Ｇａ０．９５Ａｓ層２０６ｂ、アンドープＤＢＲ層２０７を有機金属気相成長（ＭＯＣＶＤ）法にて順次積層する（工程１、図７Ａ）。
【００５３】
次に、実施例１の工程２〜４と同様の手順により２段の円柱形状のメサ構造２１１ａ及び２１１ｂを形成し、酸化工程を行う（工程２、図７Ｂ）。
【００５４】
次に、工程２で露出したｎ型Ａｌ０．０５Ｇａ０．９５Ａｓ層２０６ｂ上に、次のようにしてｎ側電極を形成する。まず、ウエハ上全面にフォトレジストを塗布する。その後、リソグラフィにより電極を形成する部分のみフォトレジストを除去する。続いて、ＡｕＧｅ／ＡｕＮｉ／Ｔｉ／Ｐｔ／Ａｕを蒸着する。その後、上記フォトレジストを除去してフォトレジスト上の金属をリフトオフすることにより、ｎ型Ａｌ０．０５Ｇａ０．９５Ａｓ層２０６ｂ上に電極２１０ｂが形成される（工程３）。この電極２１０ｂは、実施例１の１１０ｂ電極と同じリング状となっている。
【００５５】
次に、ＳｉＮからなる表面保護層２０８を形成し、ポリイミドからなるポリマー層２０９によりメサを埋め込んだ後、リソグラフィとエッチングによりメサ２１１ａ、工程３で形成した電極２１０ｂ、及びｐ型ＤＢＲ層２０２上の一部の表面保護層２０８及びポリマー層２０９を除去する（工程４）。
【００５６】
さらにこの後、工程４と同様のリフトオフ法を用いて、ポリマー層２０９が除去された部分のｐ型ＤＢＲ層２０２上にＴｉ／Ｐｔ／Ａｕからなる電極２１０ａを形成する。また、この際、同時に２つのパッド電極２１０ｄ、２１０ｃ及びそれらと電極２１０ｂ、２１０ａをつなぐ配線を形成する（工程５）。
【００５７】
最後にｐ型ＧａＡｓ基板２０１の裏面を厚さ１５０μｍまで研磨した後、Ｔｉ／Ａｕからなる裏面電極２１０ｅを蒸着により形成する（工程６）。以上により、図６に示す面発光レーザ素子が完成する。この裏面電極２１０ｅは当該面発光レーザ素子を半田によりヒートシンクなどに融着するために使用できる。
【００５８】
以上、本発明の実施形態について説明したが、本発明の実施方法は上記した各種形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形が可能である。例えば、実施例１では裏面出射型のＶＣＳＥＬを例に挙げて説明したが、本構造でｎ型ＤＢＲ層及びアンドープＤＢＲ層の層数を変更することにより、表面出射型とすることは容易である。また第２の実施例ではｐ型ＧａＡｓ基板上に素子を形成した例を挙げたが、これをｎ型ＧａＡｓ基板上に形成することも可能である。この場合には活性層を含む半導体層と上部ＤＢＲ層との間に電流狭窄層を配置するとともに、電流狭窄層以外の各層の導電型を逆にすることとなる。他にも半導体発光素子の波長、材料についても実施例に挙げたもの以外を選ぶことが可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施の形態に係る面発光レーザの構造を示す断面図である。
【図２Ａ】本発明の第１の実施の形態に係る面発光レーザの製造工程を示す断面図である。
【図２Ｂ】本発明の第１の実施の形態に係る面発光レーザの製造工程を示す断面図である。
【図２Ｃ】本発明の第１の実施の形態に係る面発光レーザの製造工程を示す断面図である。
【図３】本発明の第２の実施の形態に係る面発光レーザの構造を示す断面図である。
【図４】本発明の実施例１に係る面発光レーザの構造を示す断面図である。
【図５Ａ】本発明の実施例１に係る面発光レーザの製造方法を示す工程図である。
【図５Ｂ】本発明の実施例１に係る面発光レーザの製造方法を示す工程図である。
【図５Ｃ】本発明の実施例１に係る面発光レーザの製造方法を示す工程図である。
【図５Ｄ】本発明の実施例１に係る面発光レーザの製造方法を示す工程図である。
【図６】本発明の実施例２に係る面発光レーザの構造を示す工程図である。
【図７Ａ】本発明の実施例２に係る面発光レーザの製造方法を示す工程図である。
【図７Ｂ】本発明の実施例２に係る面発光レーザの製造方法を示す工程図である。
【符号の説明】
【００６０】
Ｌ１  アンドープＤＢＲ層１０７の低屈折率層の酸化長
Ｌ２  電流狭窄層１０４の酸化長
１０１  ｎ型半導体基板
１０２  ｎ型ＤＢＲ層
１０３、２０３  活性層を含む半導体層
１０４、２０４  電流狭窄層
１０５  トンネル接合
１０６、２０６  ｎ型半導体層
１０７、２０７  アンドープＤＢＲ層
１０８、２０８  表面保護層
１０９、２０９  ポリマー層
１１０、２１０  電極
１１１ａ、１１１ｂ  メサ構造
２０１  ｐ型半導体基板
２０２  ｐ型ＤＢＲ層
【図１】
2010153536.tif 000003
【図２Ａ】
2010153536.tif 000004
【図２Ｂ】
2010153536.tif 000005
【図２Ｃ】
2010153536.tif 000006
【図３】
2010153536.tif 000007
【図４】
2010153536.tif 000008
【図５Ａ】
2010153536.tif 000009
【図５Ｂ】
2010153536.tif 000010
【図５Ｃ】
2010153536.tif 000011
【図５Ｄ】
2010153536.tif 000012
【図６】
2010153536.tif 000013
【図７Ａ】
2010153536.tif 000014
【図７Ｂ】
2010153536.tif 000015