(57)【要約】【課題】本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用して、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正する。【解決手段】本発明は、隣接する画素回路５Ｏ、５Ｅを線対称形状により作成し、駆動トランジスタＴｒ２に対するレーザービームの照射開始位置がこの隣接する画素回路５Ｏ、５Ｅで相違して発生する駆動トランジスタＴｒ２のオン特性の相違を、信号線ＤＴＬ用の駆動信号Ｓｓｉｇの電圧の設定により補正する。【選択図】        図１
2010049041.tif 000002
【特許請求の範囲】
【請求項１】
画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用の駆動信号を出力する信号線駆動回路と、
前記表示部の走査線に走査線用の駆動信号を出力する走査線駆動回路とを有し、
前記画素回路は、
発光素子と、
ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、
少なくとも前記駆動トランジスタは、
レーザービームの照射によりアニール処理されて作成され、
前記表示部は、
走査線及び又は信号線に対して隣接する前記画素回路が線対称形状により作成され、
前記隣接する画素回路を線対称形状により作成することによって、前記駆動トランジスタに対する前記レーザービームの照射開始位置が前記隣接する画素回路で相違して発生する、前記隣接する画素回路における前記駆動トランジスタのオン特性の相違を、前記信号線用の駆動信号の電圧の設定により補正する
画像表示装置。
【請求項２】
前記隣接する画素回路が、前記走査線の一端から奇数番目の画素回路と偶数番目の画素回路とであり、
前記信号線駆動回路は、
前記奇数番目の画素回路の信号線と偶数番目の画素回路の信号線とで、前記信号線用の駆動信号の電圧の設定を切り換える
請求項１に記載の画像表示装置。
【請求項３】
前記信号線用の駆動信号の電圧の設定の切り換えが、前記駆動信号の利得の切り換えである
請求項２に記載の画像表示装置。
【請求項４】
前記信号線用の駆動信号の電圧の設定の切り換えが、前記駆動信号のオフセット電圧の切り換えである
請求項２に記載の画像表示装置。
【請求項５】
前記画素回路は、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させて続く前記発光期間における前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、
前記非発光期間において、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記駆動トランジスタを介した前記保持容量の端子間電圧の放電により、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間における前記発光素子の発光輝度を設定する
請求項２に記載の画像表示装置。
【請求項６】
前記画素回路は、
前記書込トランジスタを一定期間オン状態に設定して、前記保持容量の端子電圧を前記信号線の電圧に設定することにより、前記駆動トランジスタの移動度のばらつきを補正して続く前記発光期間における前記発光素子の発光輝度を設定する
請求項５に記載の画像表示装置。
【請求項７】
前記画素回路は、
前記駆動トランジスタの電源用の駆動信号の設定により、前記駆動トランジスタのソース電圧を設定すると共に、前記信号線を介して前記保持容量の端子電圧を設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
請求項６に記載の画像表示装置。
【請求項８】
画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用の駆動信号を出力する信号線駆動回路と、
前記表示部の走査線に走査線用の駆動信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法において、
前記画素回路は、
発光素子と、
ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、
少なくとも前記駆動トランジスタは、
レーザービームの照射によりアニール処理されて作成され、
前記表示部は、
走査線及び又は信号線に対して隣接する前記画素回路が線対称形状により作成され、
前記画像表示装置の駆動方法は、
前記隣接する画素回路を線対称形状により作成することによって、前記駆動トランジスタに対する前記レーザービームの照射開始位置が前記隣接する画素回路で相違して発生する、前記隣接する画素回路における前記駆動トランジスタのオン特性の相違を、前記信号線用の駆動信号の電圧の設定により補正する
画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、隣接する画素回路を線対称形状により作成し、駆動トランジスタに対するレーザービームの照射開始位置がこの隣接する画素回路で相違して発生する駆動トランジスタのオン特性の相違を、信号線用の駆動信号の電圧の設定により補正することにより、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができるようにする。
【背景技術】
【０００２】
近年、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機ＥＬ素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機ＥＬ素子は、１０〔Ｖ〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機ＥＬ素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機ＥＬ素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。
【０００３】
具体的に、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、表示部に設けられた信号線及び走査線をそれぞれ介して、表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。
【０００４】
この有機ＥＬ素子を用いた画像表示装置に関して、特開２００７−３１０３１１号公報には、２つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の方法によれば、構成を簡略化することができる。またこの特開２００７−３１０３１１号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。
【０００５】
ここで図６は、特開２００７−３１０３１１号公報に開示の画像表示装置を示すブロック図である。この画像表示装置１は、ガラス等の絶縁基板に表示部２が作成される。画像表示装置１は、この表示部２の周囲に信号線駆動回路３及び走査線駆動回路４が作成される。
【０００６】
ここで表示部２は、画素回路５をマトリックス状に配置して形成され、画素回路５に設けられた有機ＥＬ素子により画素（ＰＩＸ）６が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により１つの画素が構成されることから、カラー画像の画像表示装置の場合、表示部２は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路５を順次配置して構成される。
【０００７】
信号線駆動回路３は、表示部２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路３は、データスキャン回路３Ａにおいて、ラスタ走査順に入力される画像データＤ１を順次ラッチして画像データＤ１を信号線ＤＴＬに振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路３は、このディジタルアナログ変換結果を処理して駆動信号Ｓｓｉｇを生成する。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５の階調を設定する。
【０００８】
走査線駆動回路４は、表示部２に設けられた書込信号用の走査線ＷＳＬ及び電源用の走査線ＤＳＬにそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、各画素回路５に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、各画素回路５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路４は、それぞれライトスキャン回路（ＷＳＣＮ）４Ａ及びドライブスキャン回路（ＤＳＣＮ）４Ｂにおいて、所定のサンプリングパルスＳＰをクロックＣＫで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。
【０００９】
図７は、画素回路５の構成を詳細に示す接続図である。画素回路５は、有機ＥＬ素子８のカソードが所定の負側電圧に設定され、この図７の例ではこの負側電圧がアースラインの電圧に設定される。画素回路５は、有機ＥＬ素子８のアノードが駆動トランジスタＴｒ２のソースに接続される。なお駆動トランジスタＴｒ２は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路５は、この駆動トランジスタＴｒ２のドレインが電源用の走査線ＤＳＬに接続され、この走査線ＤＳＬに走査線駆動回路４から電源用駆動信号ＤＳが供給される。これらにより画素回路５は、ソースフォロワ回路構成の駆動トランジスタＴｒ２を用いて有機ＥＬ素子８を電流駆動する。
【００１０】
画素回路５は、この駆動トランジスタＴｒ２のゲート及びソース間に保持容量Ｃｓが設けられ、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇの電圧に設定される。その結果、画素回路５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ２で有機ＥＬ素子８を電流駆動する。なおここでこの図７において、容量Ｃｅｌは、有機ＥＬ素子８の浮遊容量である。また以下において、容量Ｃｅｌは、保持容量Ｃｓに比して十分に容量が大きいものとし、駆動トランジスタＴｒ２のゲートノードの寄生容量は、保持容量Ｃｓに対して十分に小さいものとする。
【００１１】
すなわち画素回路５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。なおここで書込トランジスタＴｒ１は、例えばＴＦＴによるＮチャンネル型トランジスタである。ここで信号線駆動回路３は、階調設定用電圧Ｖｓｉｇ及びしきい値電圧の補正用電圧Ｖｏｆｓを所定のタイミングで切り換えて駆動信号Ｓｓｉｇを出力する。しきい値電圧補正用の固定電圧Ｖｏｆｓは、駆動トランジスタＴｒ２のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧Ｖｓｉｇは、有機ＥＬ素子８の発光輝度を指示する電圧であり、階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏｆｓを加算した電圧である。また階調電圧Ｖｉｎは、有機ＥＬ素子８の発光輝度に対応する電圧である。階調電圧Ｖｉｎは、各信号線ＤＴＬに振り分けた画像データＤ１をそれぞれディジタルアナログ変換処理して信号線ＤＴＬ毎に生成される。
【００１２】
画素回路５は、図８に示すように、有機ＥＬ素子８を発光させる発光期間の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される（図８（Ａ））。また画素回路５は、発光期間の間、電源用駆動信号ＤＳによって駆動トランジスタＴｒ２に電源電圧Ｖｃｃが供給される（図８（Ｂ））。これにより画素回路５は、図９に示すように、発光期間の間、保持容量Ｃｓの端子間電圧である駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓ（図８（Ｄ）及び（Ｅ））に応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる。
【００１３】
画素回路５は、発光期間が終了する時点ｔ０で、電源用駆動信号ＤＳが所定の固定電圧Ｖｓｓに立ち下げられる（図８（Ｂ））。ここでこの固定電圧Ｖｓｓは、駆動トランジスタＴｒ２のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧より低い電圧である。
【００１４】
これにより画素回路５は、図１０に示すように、駆動トランジスタＴｒ２を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線に流出する。その結果、画素回路５は、駆動トランジスタＴｒ２のソース電圧Ｖｓがほぼ電圧Ｖｓｓに立ち下がり（図８（Ｅ））、有機ＥＬ素子８が発光を停止する。また画素回路５は、このソース電圧Ｖｓの立ち下がりに連動して、駆動トランジスタＴｒ２のゲート電圧Ｖｇが低下する（図８（Ｄ））。
【００１５】
画素回路５は、続く所定の時点ｔ１で、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換えられ（図８（Ａ））、駆動トランジスタＴｒ２のゲート電圧Ｖｇが信号線ＤＴＬに設定されたしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される（図８（Ｃ）及び（Ｄ））。これにより画素回路５は、図１１に示すように、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがほぼ電圧Ｖｏｆｓ−Ｖｓｓに設定される。ここで画素回路５は、電圧Ｖｏｆｓ、Ｖｓｓの設定により、この電圧Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈより大きな電圧に設定される。
【００１６】
その後、画素回路５は、時点ｔ２で駆動信号ＤＳにより駆動トランジスタＴｒ２のドレイン電圧が電源電圧Ｖｃｃに立ち上げられる（図８（Ｂ））。これにより画素回路５は、図１２に示すように、駆動トランジスタＴｒ２を介して保持容量Ｃｓの有機ＥＬ素子８側端に電源Ｖｃｃから充電電流Ｉｄｓが流入する。その結果、画素回路５は、保持容量Ｃｓの有機ＥＬ素子８側端の電圧Ｖｓが徐々に上昇する。この場合、画素回路５において、駆動トランジスタＴｒ２を介して有機ＥＬ素子８に流入する電流Ｉｄｓは、有機ＥＬ素子８の容量Ｃｅｌと保持容量Ｃｓの充電にのみ使用され、その結果、有機ＥＬ素子８を発光させることなく、単に駆動トランジスタＴｒ２のソース電圧Ｖｓのみが上昇することになる。
【００１７】
ここで画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ２を介した充電電流Ｉｄｓの流入が停止することになる。従ってこの場合、この駆動トランジスタＴｒ２のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路５は、駆動トランジスタＴｒ２を介して保持容量Ｃｓの端子間電圧を放電させ、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定する。
【００１８】
画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定するのに十分な時間が経過して時点ｔ３になると、図１３に示すように、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に切り換えられる（図８（Ａ））。続いて図１４に示すように、信号線ＤＴＬの電圧が階調設定用電圧Ｖｓｉｇ（＝Ｖｉｎ＋Ｖｏｆｓ）に設定される。
【００１９】
画素回路５は、続く時点ｔ４で書込トランジスタＴｒ１がオン状態に設定される（図８（Ａ））。これにより画素回路５は、図１５に示すように、駆動トランジスタＴｒ２のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定され、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは、階調電圧Ｖｉｎに駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈを加算した電圧に設定される。これにより画素回路５は、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきを有効に回避して有機ＥＬ素子８を駆動することができ、有機ＥＬ素子８の発光輝度のばらつきによる画質劣化を防止することができる。
【００２０】
画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇを階調設定用電圧Ｖｓｉｇに設定する際に、駆動トランジスタＴｒ２のドレイン電圧を電源電圧Ｖｃｃに保持した状態で、一定期間の間、駆動トランジスタＴｒ２のゲートが信号線ＤＴＬに接続される。これにより画素回路５は、併せて駆動トランジスタＴｒ２の移動度μのばらつきが補正される。
【００２１】
すなわち保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定した状態で、書込トランジスタＴｒ１をオン状態に設定して駆動トランジスタＴｒ２のゲートを信号線ＤＴＬに接続した場合、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、固定電圧Ｖｏｆｓから徐々に上昇して階調設定用電圧Ｖｓｉｇに設定される。
【００２２】
ここで画素回路５は、この駆動トランジスタＴｒ２のゲート電圧Ｖｇの立ち上がりに要する書込時定数が、駆動トランジスタＴｒ２によるソース電圧Ｖｓの立ち上がりに要する時定数に比して短くなるように設定される。
【００２３】
この場合、書込トランジスタＴｒ１がオン動作すると、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、速やかに階調設定用電圧Ｖｓｉｇ（Ｖｏｆｓ＋Ｖｉｎ）に立ち上がることになる。このゲート電圧Ｖｇの立ち上がり時、有機ＥＬ素子８の容量Ｃｅｌが保持容量Ｃｓに比して十分に大きければ、駆動トランジスタＴｒ２のソース電圧Ｖｓは変動しないことになる。
【００２４】
しかしながら駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより増大すると、駆動トランジスタＴｒ２を介して電源Ｖｃｃから電流Ｉｄｓが流入し、駆動トランジスタＴｒ２のソース電圧Ｖｓが徐々に上昇することになる。その結果、画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２により放電し、ゲートソース間電圧Ｖｇｓの上昇速度が低下することになる。
【００２５】
この端子間電圧の放電速度は、駆動トランジスタＴｒ２の能力に応じて変化する。より具体的には、駆動トランジスタＴｒ２の移動度μが大きい場合程、放電速度は、早くなる。
【００２６】
その結果、画素回路５は、移動度μが大きい駆動トランジスタＴｒ２程、保持容量Ｃｓの端子間電圧が低下するように設定され、移動度のばらつきによる発光輝度のばらつきが補正される。なおこの移動度μの補正に係る端子間電圧の低下分を図８、図１５及び図１６ではΔＶで示す。
【００２７】
画素回路５は、この移動度μの補正期間が経過すると、時点ｔ５で書込信号ＷＳが立ち下げられる。その結果、画素回路５は、発光期間が開始し、図１６に示すように、保持容量Ｃｓの端子間電圧に応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を発光させる。なお画素回路５は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタＴｒ２のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇する。図１６におけるＶｅｌは、この上昇分の電圧である。
【００２８】
これらにより画素回路５は、時点ｔ０から時点ｔ２までの駆動トランジスタＴｒ２のゲート電圧を電圧Ｖｓｓに立ち下げている期間で、駆動トランジスタＴｒ２のしきい値電圧を補正する処理の準備を実行する。また続く時点ｔ２から時点ｔ３までの期間で、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定して、駆動トランジスタＴｒ２のしきい値電圧を補正する。また時点ｔ４から時点ｔ５までの期間で、駆動トランジスタＴｒ２の移動度μを補正すると共に、階調設定用電圧Ｖｓｉｇをサンプリングする。
【００２９】
図１７は、この特開２００７−３１０３１１号公報に開示の構成による画素回路５のレイアウトを示す平面図である。この図１７は、有機ＥＬ素子８のアノード電極から上層の部材を除去して基板側を見て示す平面図であり、基板上に形成される配線パターンにより駆動トランジスタＴｒ２等のレイアウトを示す図である。この図１７では、各層の配線パターンをそれぞれハッチングの相違により示す。また円形の印により層間のコンタクトを示す。
【００３０】
画素回路５は、例えばガラスによる絶縁基板９上に配線パターン材料層を堆積した後、この配線パターン材料層をエッチング処理して第１配線が作成される。画素回路５は、この第１配線により、保持容量Ｃｓのゲート側電極、信号線ＤＴＬの一部、書込トランジスタＴｒ１及び駆動トランジスタＴｒ２のゲート電極Ｇが作成される。画素回路５は、続いてゲート絶縁層、非晶質シリコン層等を順次作成した後、レーザービームの照射により非晶質シリコン層をアニール処理する。
【００３１】
画素回路５は、続いて配線パターン材料層を堆積した後、この配線パターン材料層をエッチング処理して第２配線が作成される。画素回路５は、この第２配線により、保持容量Ｃｓのソース側電極、書込トランジスタＴｒ１のソース電極Ｓ及びドレイン電極Ｄ、駆動トランジスタＴｒ２のソース電極Ｓ及びドレイン電極Ｄが作成される。
【００３２】
特開２００７−１３３２８４号公報には、駆動トランジスタＴｒ２のしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開２００７−１３３２８４号公報に開示の構成によれば、高精度化して画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。
【特許文献１】特開２００７−３１０３１１号公報
【特許文献２】特開２００７−１３３２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３３】
ところで図６について上述した画素表示装置１では、画素回路５がブートストラップ回路により動作することにより、保持容量Ｃｓに十分な容量を確保することが必要になる。そこで各画素回路５は、保持容量Ｃｓに十分な面積を確保することが必要になる。
【００３４】
そこで図１７との対比により図１８に示すように、左端から奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとを信号線ＤＴＬに対して線対称形状に作成することが考えられる。この場合、隣接する画素回路５Ｏ及び５Ｅにおいて、電源用駆動信号ＤＳの走査線ＤＳＬと駆動トランジスタＴｒ２のドレインとを結ぶ配線パターンを背中合わせに近接して配置することができる。従ってこの背中合わせの配線パターンを一本の配線パターンにまとめて配線パターンの占める面積を低減し、保持容量Ｃｓに十分な面積を確保することができる。なおこの図１８では、符号Ｓ及びＤにより書込トランジスタＴｒ２のソース及びドレインを示す。また、カラー画像の１画素を構成する赤色、緑色、青色のサブ画素に対応する画素回路を符号Ｒ、Ｇ、Ｂにより示す。
【００３５】
しかしながらこのように隣接する画素回路５Ｏ及び５Ｅを信号線ＤＴＬに対して線対称形状に作成すると、左端から奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、書込トランジスタＴｒ２のオン特性が異なる問題がある。具体的には、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、駆動トランジスタＴｒ２の移動度が異なるようになり、その結果、表示画面に細かい縦縞の輝度ムラが発生することになる。
【００３６】
このような画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができれば、この種の画像表示装置を一段と高画質化することができると考えられる。
【００３７】
本発明は以上の点を考慮してなされたもので、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができる画像表示装置及び画像表示装置の駆動方法を提案しようとするものである。
【課題を解決するための手段】
【００３８】
上記の課題を解決するため請求項１の発明は、画像表示装置に適用して、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用の駆動信号を出力する信号線駆動回路と、前記表示部の走査線に走査線用の駆動信号を出力する走査線駆動回路とを有する。ここで前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有する。少なくとも前記駆動トランジスタは、レーザービームの照射によりアニール処理されて作成される。前記表示部は、走査線及び又は信号線に対して隣接する前記画素回路が線対称形状により作成され、前記隣接する画素回路を線対称形状により作成することによって、前記駆動トランジスタに対する前記レーザービームの照射開始位置が前記隣接する画素回路で相違して発生する、前記隣接する画素回路における前記駆動トランジスタのオン特性の相違を、前記信号線用の駆動信号の電圧の設定により補正する。
【００３９】
また請求項８の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用の駆動信号を出力する信号線駆動回路と、前記表示部の走査線に走査線用の駆動信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法に適用する。ここで前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有する。少なくとも前記駆動トランジスタは、レーザービームの照射によりアニール処理されて作成される。前記表示部は、走査線及び又は信号線に対して隣接する前記画素回路が線対称形状により作成される。前記画像表示装置の駆動方法は、前記隣接する画素回路を線対称形状により作成することによって、前記駆動トランジスタに対する前記レーザービームの照射開始位置が前記隣接する画素回路で相違して発生する、前記隣接する画素回路における前記駆動トランジスタのオン特性の相違を、前記信号線用の駆動信号の電圧の設定により補正する。
【００４０】
請求項１、又は請求項８の構成により、走査線及び又は信号線に対して隣接する前記画素回路を線対称形状により作成すると、駆動トランジスタのアニール処理におけるレーザービームの照射開始位置が、この隣接する画素回路で相違することになる。その結果、この隣接する画素回路では、アニール処理による温度変化が相違することになり、この温度変化の相違によりオン特性が相違することになる。従って画素回路のレイアウトによる駆動トランジスタの特性がばらつくことになる。これにより請求項１、又は請求項９の構成により、信号線用の駆動信号の電圧の設定により、この隣接する画素回路における駆動トランジスタのオン特性の相違を補正すれば、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができる。
【発明の効果】
【００４１】
本発明によれば、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができる。
【発明を実施するための最良の形態】
【００４２】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
〈第１の実施の形態〉
［実施の形態の構成］
図１は、本発明の第１の実施の形態に係る画像表示装置を示すブロック図である。この画像表示装置２１は、表示部２２及び信号線駆動回路２３の構成が異なる点を除いて、図７について上述した画像表示装置１と同一に構成される。また表示部２２は、左端から奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとをそれぞれ作成するマスクが信号線ＤＴＬを対称軸としたミラー反転により作成され、これにより図１８との対比により図２に示すように、左端から奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとが信号線ＤＴＬに対して線対称形状に作成される。さらに表示部２２は、このように線対称形状に作成して、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで駆動トランジスタＴｒ２のドレインが背中合わせにより近接するように、トランジスタＴｒ２等が配置される。表示部２２は、この背中合わせに配置される駆動トランジスタＴｒ２のドレインが共通の配線パターンにより電源用駆動信号ＤＳの走査線ＤＳＬに接続される。
【００４３】
なお画素回路５Ｏ及び５Ｅは、駆動トランジスタＴｒ２のソースＳの電極が保持容量Ｃｓの対向電極と一体化され、これにより保持容量Ｃｓの容量を十分に確保できるように設定される。
【００４４】
表示部２２は、矢印Ａにより示すように、ラスタ走査の順序でレーザービームを照射してトランジスタＴｒ１、Ｔｒ２のアニール処理が実行される。これにより表示部２２は、左端から奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、駆動トランジスタＴｒ２のアニール処理におけるレーザービームの照射開始位置が、この隣接する画素回路５Ｏ及び５Ｅで相違することになる。より具体的には、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、駆動トランジスタＴｒ２のソースＳ及びドレインＤに対するレーザービームの照射の順序が逆転する。すなわち表示部２２において、奇数番目の画素回路５ＯではソースＳ側からレーザービームの照射を開始し、偶数番目の画素回路５ＥではドレインＤ側からレーザービームの照射を開始する。
【００４５】
ここで画素回路５Ｅ及び５Ｏでは、ソースＳ及びドレインＤに接続されている構成部材が異なり、特にこの実施の形態ではソースＳの電極が保持容量Ｃｓの対向電極と一体化されていることにより、アニール処理におけるレーザービームの照射開始位置が相違すると、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、非晶質シリコン層の温度変化（アニール処理における温度プロファイル）が相違することになる。
【００４６】
種々に検討した結果、表示部２２は、この温度変化の相違により奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、駆動トランジスタＴｒ２のオン特性が変化し、特に移動度の変化が著しいことが判った。具体的に実験した画素回路の構成、条件では、ソースＳ側からレーザービームの照射を開始する奇数番目の画素回路５Ｏに比して、ドレインＤ側からレーザービームの照射を開始する偶数番目の画素回路５Ｅで、移動度が増加することが確認された。
【００４７】
そこでこの画像表示装置２１は、信号線ＤＴＬに出力する駆動信号Ｓｓｉｇの電圧の設定により、この移動度の増加を補正する。すなわち信号線駆動回路２３は（図１）、表示部２２に設けられた信号線ＤＴＬに信号線用の駆動信号Ｓｓｉｇを出力する。信号線駆動回路２３は、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、この駆動信号Ｓｓｉｇの利得の切り換えにより、駆動信号Ｓｓｉｇの電圧を切り換え、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで異なる駆動トランジスタＴｒ２の特性を補正する。
【００４８】
すなわち信号線駆動回路２３において、ラッチ部２３Ａは、順次入力される画像データＤ１を内蔵のラッチ回路により順次ラッチすることにより、画像データＤ１を信号線ＤＴＬに振り分ける。
【００４９】
奇数列ディジタルアナログ変換回路２３ＢＯは、奇数番目の画素回路５Ｏに振り分けられた画像データＤ１を入力し、この画像データＤ１をアナログディジタル変換処理して出力する。
【００５０】
すなわち奇数列ディジタルアナログ変換回路２３ＢＯにおいて、基準電圧生成回路２４は、所定の原基準電圧ＶｒｅｆＯを抵抗分圧し、複数の基準電圧Ｖ０〜Ｖ６３を生成する。セレクタ（ＳＥＬ）２５Ａ、２５Ｂ、……は、ラッチ部２３Ａから出力される対応する画像データＤ１によりこの基準電圧Ｖ０〜Ｖ６３をそれぞれ選択することにより、画像データＤ１をディジタルアナログ変換処理し、奇数番目の画素回路５Ｏの階調電圧Ｖｉｎを出力する。
【００５１】
偶数列ディジタルアナログ変換回路（偶数列ＤＡ）２３ＢＥは、奇数列ディジタルアナログ変換回路２３ＢＯと同様に、所定の原基準電圧ＶｒｅｆＥを抵抗分圧して複数の基準電圧Ｖ０〜Ｖ６３を生成し、この基準電圧Ｖ０〜Ｖ６３の選択出力により偶数番目の画素回路５Ｅの階調電圧Ｖｉｎを出力する。
【００５２】
信号線駆動回路２３は、これら奇数番目の画素回路５Ｏの階調電圧Ｖｉｎ、偶数番目の画素回路５Ｅの階調電圧Ｖｉｎに、それぞれしきい値電圧補正用の固定電圧Ｖｏｆｓを加算して階調設定用電圧Ｖｓｉｇを生成する。信号線駆動回路２３は、この階調設定用電圧Ｖｓｉｇと固定電圧Ｖｏｆｓとをそれぞれ交互に対応する信号線ＤＴＬに出力する。
【００５３】
信号線駆動回路２３は、階調電圧Ｖｉｎの生成に使用する原基準電圧ＶｒｅｆＯ及びＶｒｅｆＥが、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとでそれぞれ個別に設定される。これにより信号線駆動回路２３は、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、画像データＤ１をディジタルアナログ変換処理する際の利得を個別に設定し、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、駆動信号Ｓｓｉｇの電圧を個別に設定する。
【００５４】
より具体的に信号線駆動回路２３は、別途画像表示装置２１を生産して求められた測定結果による設定により、又はこの画像表示装置２１における画素回路５Ｏ及び５Ｅの発光輝度を測定した調整作業により、奇数番目の画素回路５Ｏ用の原基準電圧ＶｒｅｆＯに比して、偶数番目の画素回路５Ｅ用の原基準電圧ＶｒｅｆＥが低い電圧に設定される。これにより信号線駆動回路２３は、ソースＳ側からレーザービームの照射を開始する奇数番目の画素回路５Ｏに比して、ドレインＤ側からレーザービームの照射を開始する偶数番目の画素回路５Ｅで、駆動信号Ｓｓｉｇの電圧を低い電圧に設定し、駆動トランジスタＴｒ２のオン特性を補正する。
【００５５】
［実施の形態の動作］
以上の構成において、画像表示装置２１は（図１）、ガラス基板等の絶縁基板上に、各画素回路５Ｏ、５Ｅを構成する書込トランジスタＴｒ１、駆動トランジスタＴｒ２、保持容量Ｃｓ等が作成された後、有機ＥＬ素子８が配置され、これにより表示部２２が絶縁基板上に作成される。その後、画像表示装置２１は、この表示部２２の周囲に信号線駆動回路２３、走査線駆動回路４が設けられる。
【００５６】
画像表示装置２１は（図２）、これら書込トランジスタＴｒ１、駆動トランジスタＴｒ２、保持容量Ｃｓ等を作成する際に、走査線ＤＳＬ、ＷＳＬの延長方向の左端から奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとが信号線ＤＴＬを対称軸とした線対称形状により作成される。また駆動トランジスタＴｒ２のドレインＤと、このドレインＤを電源用の走査線ＤＳＬに接続する配線パターンが、隣接する奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで共通化される。これによりこの画像表示装置２１では、各画素回路５Ｏ及び５Ｅのレイアウトを簡素化し、保持容量Ｃｓに十分な面積を割り当てることができ、さらには歩留りを向上することができる。
【００５７】
しかしながら線対称形状により画素回路５Ｏ及び５Ｅを作成すると、駆動トランジスタＴｒ２のアニール処理において、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、駆動トランジスタＴｒ２に対するレーザービームの照射開始位置が相違することになる。具体的に、奇数番目の画素回路５Ｏでは、ソースＳ側からレーザービームの照射を開始し、偶数番目の画素回路５Ｅでは、ドレインＤ側からレーザービームの照射を開始することになる。その結果、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとでは、アニール処理時における温度変化が相違し、駆動トランジスタＴｒ２のオン特性が相違するようになる。画像表示装置２１では、何ら対策を講じない場合、このオン特性の相違によって表示画面に細かい縦縞の輝度ムラが発生することになる。
【００５８】
そこでこの実施の形態では、信号線駆動回路２３から出力する信号線ＤＴＬ用の駆動信号Ｓｓｉｇの電圧の設定により、この駆動トランジスタＴｒ２のオン特性が補正される。これによりこの画像表示装置２１では、画素回路のレイアウトによる駆動トランジスタの特性のばらつきが補正される。
【００５９】
すなわちこの種のオン特性の相違は、主に駆動トランジスタＴｒ２の移動度の相違であることから、移動度が低い画素回路５Ｏで、駆動信号Ｓｓｉｇの電圧を高くすることにより、移動度の低下による発光輝度の低下を補正することができ、これにより画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができる。
【００６０】
すなわち画像表示装置２１では（図２、図３）、信号線駆動回路２３において、順次入力される画像データＤ１が信号線ＤＴＬに振り分けられる。画像表示装置２１では、奇数列ディジタルアナログ変換回路２３ＢＯ及び偶数列ディジタルアナログ変換回路２３ＢＥにおいて、それぞれ原基準電圧ＶｒｅｆＯ及びＶｒｅｆＥを抵抗分圧して基準電圧Ｖ０〜Ｖ６３が生成される。画像表示装置２１では、奇数列及び偶数列に振り分けた画像データＤ１によりこれら基準電圧Ｖ０〜Ｖ６３がそれぞれ選択され、信号線ＤＴＬ毎に対応する画像データがアナログディジタル変換処理されて階調電圧Ｖｉｎが生成される。画像表示装置２１では、この階調電圧Ｖｉｎにより信号線ＤＴＬの駆動信号Ｓｓｉｇが生成される。
【００６１】
画像表示装置２１では、原基準電圧ＶｒｅｆＯ及びＶｒｅｆＥが、奇数列ディジタルアナログ変換回路２３ＢＯ及び偶数列ディジタルアナログ変換回路２３ＢＥで個別に設定される。これにより奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで、駆動信号Ｓｓｉｇの利得を切り換えて駆動信号Ｓｓｉｇの電圧が設定される。
【００６２】
画像表示装置２１では、この駆動信号Ｓｓｉｇにより各画素回路５Ｏ及び５Ｅの階調が設定される。より具体的に、画素回路５Ｏ及び５Ｅにおいては（図７及び図８）、ソースフォロワ回路構成の駆動トランジスタＴｒ２により有機ＥＬ素子８が電流駆動され、この駆動トランジスタＴｒ２のゲート、ソース間に設けられた保持容量Ｃｓのゲート側端の電圧が信号線ＤＴＬの電圧に設定される。これにより画像表示装置２１では、画素回路５Ｏ及び５Ｅのレイアウトによる駆動トランジスタＴｒ２の特性のばらつきを補正して、高画質により画像表示することができる。
【００６３】
しかしながらこれら画素回路５Ｏ及び５Ｅに適用される駆動トランジスタＴｒ２は、そもそもしきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置２１では、単に保持容量Ｃｓのゲート側端電圧を発光素子８の発光輝度に応じた電圧Ｖｉｎに設定したのでは、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。
【００６４】
そこで画像表示装置２１では、事前に、電源用駆動信号ＤＳの立ち下げにより保持容量Ｃｓの有機ＥＬ素子８側端電圧を立ち下げる。その後、書込トランジスタＴｒ１を介して駆動トランジスタＴｒ２のゲート電圧がしきい値電圧補正用の固定電圧Ｖｏｆｓに設定される。これにより画像表示装置２１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以上に設定される。また駆動トランジスタＴｒ２を介して、この保持容量Ｃｓの端子間電圧が放電される。これらの一連の処理により、画像表示装置２１では、保持容量Ｃｓの端子間電圧が、事前に、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈに設定される。
【００６５】
その後、画像表示装置２１では、階調電圧Ｖｉｎに固定電圧Ｖｏｆｓを加算した階調設定用電圧Ｖｓｉｇが駆動トランジスタＴｒ２のゲート電圧に設定される。これにより画像表示装置２１では、駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。
【００６６】
また一定時間の間、駆動トランジスタＴｒ２に電源を供給した状態で、駆動トランジスタＴｒ２のゲート電圧を階調設定用電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ２の移動度のばらつきによる画質劣化を防止することができる。
【００６７】
特に、この実施の形態では、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅとで信号線用の駆動信号Ｓｓｉｇの電圧の設定により補正し、さらに各画素回路５Ｏ及び５Ｅにおける階調設定時、駆動トランジスタＴｒ２の移動度の補正を実行することにより、格段的に高い精度で、駆動トランジスタＴｒ２の移動度のばらつきを補正することができる。従って、従来に比して格段的に高画質により画像表示することができる。
【００６８】
［実施の形態の効果］
以上の構成によれば、隣接する画素回路を線対称形状により作成し、駆動トランジスタに対するレーザービームの照射開始位置がこの隣接する画素回路で相違して発生する駆動トランジスタのオン特性の相違を、信号線用の駆動信号の電圧の設定により補正することにより、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができる。
【００６９】
より具体的に、走査線の一端から奇数番目の画素回路と偶数番目の画素回路とで、信号線用の駆動信号の電圧の設定を切り換えることにより、信号線を対称軸に設定した線対称形状により画素回路を構成する場合に、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができる。
【００７０】
またこの電圧の設定の切り換えを、駆動信号の利得の切り換えにより実行することにより、具体的に画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができる。
【００７１】
またさらに発光期間と非発光期間とを交互に繰り返し、非発光期間において、保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定し、駆動トランジスタを介した放電により保持容量の端子間電圧を駆動トランジスタのしきい値電圧に応じた電圧に設定し、続いて保持容量の端子電圧を信号線の電圧に設定して、続く発光期間における発光素子の発光輝度を設定することにより、駆動トランジスタのばらつきによる画質の劣化を有効に回避して高画質により画像表示することができる。
【００７２】
またさらに書込トランジスタを一定期間オン状態に設定して、保持容量の端子電圧を信号線の電圧に設定して駆動トランジスタの移動度のばらつきを補正することにより、一段を高い精度で移動度のばらつきを補正して高画質により画像表示することができる。
【００７３】
またさらに駆動トランジスタの電源用の駆動信号、信号線の電圧の設定により、保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定することにより、簡易な構成で画素回路を構成して高画質により画像表示することができる。
〈第２の実施の形態〉
図３は、本発明の第２の実施の形態に係る画像表示装置に適用される信号線駆動回路を示すブロック図である。この実施の形態の画像表示装置は、信号線駆動回路２３に代えてこの図３に示す信号線駆動回路３３が適用される点を除いて、第１の実施の形態の画像表示装置と同一に構成される。
【００７４】
ここで信号線駆動回路３３において、ラッチ部３４は、順次入力される画像データＤ１を内蔵のラッチ回路により順次ラッチすることにより、画像データＤ１を信号線ＤＴＬに振り分ける。加算回路３５Ａ、３５Ｂ、３５Ｃ、……は、ラッチ部３４で奇数番目の画素回路５Ｏに振り分けられた画像データＤ１にオフセットデータＤｏｆを加算して出力する。ディジタルアナログ変換回路３６は、所定の原基準電圧Ｖｒｅｆを抵抗分圧して複数の基準電圧を生成する。ディジタルアナログ変換回路３６は、加算回路３５Ａ、３５Ｂ、３５Ｃ、……から出力される画像データ、ラッチ部３４で偶数番目の画素回路５Ｅに振り分けられた画像データＤ１により、この複数の基準電圧をそれぞれ選択出力することにより、加算回路３５Ａ、３５Ｂ、３５Ｃ、……から出力される画像データ、ラッチ部３４で偶数番目の画素回路５Ｅに振り分けられた画像データＤ１をアナログディジタル変換処理して階調電圧Ｖｉｎを出力する。信号線駆動回路３３は、このディジタルアナログ変換回路３６から出力される階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏｆｓを加算して階調設定用電圧Ｖｓｉｇを生成し、この階調設定用電圧Ｖｓｉｇとしきい値電圧補正用の固定電圧Ｖｏｆｓとを交互に切り換えて各信号線ＤＴＬの駆動信号Ｓｓｉｇを出力する。
【００７５】
この実施の形態によれば、画像データＤ１の加算により駆動信号Ｓｓｉｇの利得を切り換えて駆動信号Ｓｓｉｇの電圧を設定するようにしても、第１の実施の形態と同様の効果を得ることができる。
〈第３の実施の形態〉
図４は、本発明の第３の実施の形態に係る画像表示装置に適用される信号線駆動回路を示すブロック図である。この実施の形態の画像表示装置は、信号線駆動回路２３に代えてこの図４に示す信号線駆動回路４３が適用される点を除いて、実施の第１の形態の画像表示装置と同一に構成される。
【００７６】
ここで信号線駆動回路４３において、ラッチ部４４は、順次入力される画像データＤ１を内蔵のラッチ回路により順次ラッチすることにより、画像データＤ１を信号線ＤＴＬに振り分ける。ディジタルアナログ変換回路４６は、所定の原基準電圧Ｖｒｅｆを抵抗分圧して複数の基準電圧を生成する。ディジタルアナログ変換回路４６は、ラッチ部３４で振り分けられた画像データＤ１に応じて、この複数の基準電圧をそれぞれ選択出力することにより、各信号線ＤＴＬに振り分けた画像データＤ１をアナログディジタル変換処理して階調電圧Ｖｉｎを出力する。
【００７７】
加算回路４７Ａ、４７Ｂ、４７Ｃ、……は、ディジタルアナログ変換回路４６から出力される階調電圧Ｖｉｎから、奇数番目の画素回路５Ｏに振り分けられた階調電圧Ｖｉｎにオフセット電圧Ｖｏｆを加算して出力する。ここでこのオフセット電圧Ｖｏｆは、例えば輝度レベル５０〔％〕により各画素回路５Ｅ及び５Ｏを駆動した場合に、奇数番目の画素回路５Ｏと偶数番目の画素回路５Ｅで相違する発光輝度を補正する電圧である。
【００７８】
信号線駆動回路４３は、加算回路４７Ａ、４７Ｂ、４７Ｃ、……から出力される奇数番目の画素回路５Ｏの階調電圧Ｖｉｎ、ディジタルアナログ変換回路３６から出力される偶数番目の画素回路５Ｅ用の階調電圧Ｖｉｎにしきい値電圧補正用の固定電圧Ｖｏｆｓを加算して階調設定用電圧Ｖｓｉｇを生成し、この階調設定用電圧Ｖｓｉｇとしきい値電圧補正用の固定電圧Ｖｏｆｓとを交互に切り換えて各信号線ＤＴＬの駆動信号Ｓｓｉｇを出力する。
【００７９】
この実施の形態によれば、オフセット電圧を加算して駆動信号Ｓｓｉｇの電圧を設定するようにしても、第１の実施の形態と同様の効果を得ることができる。またこの場合、書込トランジスタを一定期間オン状態に設定して、保持容量の端子電圧を信号線の電圧に設定して駆動トランジスタの移動度のばらつきを補正する構成を有効に利用して、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができる。
〈第４の実施の形態〉
図５は、本発明の第４の実施の形態に係る画像表示装置に適用される画素回路のレイアウトを示す平面図である。この実施の形態の画像表示装置は、奇数ラインの画素回路５Ｏと偶数ラインの画素回路５Ｅとの間に、これら奇数ライン及び偶数ラインの画素回路５Ｏ及び５Ｅに共通の電源用駆動信号ＤＳの走査線ＤＳＬが設けられる。これによりこの実施の形態の画像表示装置は、表示部に設けられた画素回路の駆動を連続する複数ラインで共通化する、いわゆるユニットドライブにより各画素回路が駆動される。
【００８０】
なおこの実施の形態では、奇数ラインの画素回路５Ｏ及び続く偶数ラインの画素回路５Ｅで、走査線ＤＳＬを共通化することにより、これら奇数ラインの画素回路５Ｏ及び続く偶数ラインの画素回路５Ｅで電源用駆動信号ＤＳを共通化することになる。従ってこれら２ラインの画素回路５Ｏ及び５Ｅでは、同時に、駆動トランジスタＴｒ２のドレイン電圧が電圧Ｖｓｓに立ち下がり、同時に非発光期間を開始することになる。しかしながらこれに代えて、信号線ＳＴＬを介して消灯用の電圧を保持容量Ｃｓに設定して、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ２のしきい値電圧Ｖｔｈ以下に設定して非発光期間をライン毎に開始してもよい。このようにすれば、電源用駆動信号ＤＳを共通化するライン数を自由に増大させることができる。
【００８１】
この画像表示装置では、この走査線ＤＳＬを共通化した画素回路５Ｏ及び５Ｅが、走査線を対称軸とした線対称形状により作成される。また符号Ｂにより示すように、信号線ＤＴＬの延長方向に順次レーザービームを走査してアニールの処理が実行される。これによりこの実施の形態においても、隣接する画素回路５Ｏ及び５Ｅで、駆動トランジスタＴｒ２に対するレーザービームの照射開始位置が相違することになり、この相違により奇数ラインの画素回路５Ｏと偶数ラインの画素回路５Ｅとで駆動トランジスタＴｒ２のオン特性が相違することになる。
【００８２】
これによりこの実施の形態では、上述の第１〜第３の実施の形態に開示の何れかの構成により、駆動トランジスタのオン特性の相違を補正する。より具体的に、この実施の形態では、時分割により各信号線ＤＴＬに出力する駆動信号Ｓｓｉｇの利得、又はオフセット電圧を切り換えて、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正する。
【００８３】
この実施の形態のように、走査線を対称軸とした線対称形状により奇数ラインの画素回路５Ｏと偶数ラインの画素回路５Ｅとを線対称形状により作成する場合でも、上述の実施の形態と同様の効果を得ることができる。
〈変形例〉
なお上述の第１及び第２の実施の形態においては、原基準電圧の設定、オフセットデータの加算により、駆動信号の利得を切り換えて駆動信号の電圧を設定する場合について述べたが、本発明はこれに限らず、例えば階調電圧Ｖｉｎを出力するバッファ回路の利得の設定により駆動信号の利得を切り換えて駆動信号の電圧を設定する場合等、駆動信号の利得を切り換える種々の構成を適用して上述の第１及び第２の実施の形態と同一の効果を得ることができる。
【００８４】
また上述の実施の形態においては、画像データをディジタルアナログ変換処理して得られる階調電圧Ｖｉｎを補正して駆動信号の電圧を設定する場合について述べたが、本発明はこれに限らず、実用上十分な特性を確保できる場合には、固定電圧Ｖｏｆｓの設定、駆動信号Ｓｓｉｇ自体の設定等により駆動信号の電圧を設定するようにしてもよい。
【００８５】
また上述の実施の形態においては、信号線の延長する方向にゲート電極が延長するように駆動トランジスタＴｒ２を配置して、走査線又は信号線を対称軸に設定して画素回路を線対称形状に設定する場合について述べたが、本発明はこれに限らず、走査線の延長する方向にゲート電極が延長するように駆動トランジスタＴｒ２を配置して、走査線又は信号線を対称軸に設定して画素回路を線対称形状に設定する場合にも広く適用することができる。
【００８６】
また上述の実施の形態においては、走査線又は信号線を対称軸に設定して画素回路を線対称形状に設定する場合について述べたが、本発明はこれに限らず、走査線及び信号線を対称軸に設定して画素回路を線対称形状に設定する場合である、走査線を対称軸に設定して線対称形状に形成した画素回路を、さらに信号線を対称軸に設定して対称形状に配置する場合にも広く適用することができる。
【００８７】
また上述の実施の形態においては、信号線を介して保持容量のゲート側端電圧を電圧Ｖｏｆｓに設定することにより、保持容量の端子間電圧を駆動トランジスタＴｒ２のしきい値電圧以上の電圧に設定する場合について述べたが、本発明はこれに限らず、別途、トランジスタを設け、このトランジスタを介して保持容量のゲート側端電圧を電圧Ｖｏｆｓに設定する場合等にも広く適用することができる。
【００８８】
また上述の実施の形態においては、駆動トランジスタを介した保持容量の端子間電圧の放電を１回の期間で実行する場合について述べたが、本発明はこれに限らず、この放電の処理を複数回の期間で実行する場合にも広く適用することができる。
【００８９】
また上述の実施の形態においては、Ｎチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Ｐチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。
【００９０】
また上述の実施の形態においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。
【産業上の利用可能性】
【００９１】
本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。
【図面の簡単な説明】
【００９２】
【図１】本発明の第１の実施の形態に係る画像表示装置を示すブロック図である。
【図２】図１の画像表示装置における表示部の構成を示す平面図である。
【図３】本発明の第２の実施の形態に係る画像表示装置に適用される信号線駆動回路を示すブロック図である。
【図４】本発明の第３の実施の形態に係る画像表示装置に適用される信号線駆動回路を示すブロック図である。
【図５】本発明の第４の実施の形態に係る画像表示装置における表示部の構成を示す平面図である。
【図６】従来の画像表示装置を示すブロック図である。
【図７】図６の画像表示装置の詳細構成を示す接続図である。
【図８】図６の画像表示装置の動作の説明に供するタイムチャートである。
【図９】図６の画像表示装置の動作の説明に供する接続図である。
【図１０】図９の続きの説明に供する接続図である。
【図１１】図１０の続きの説明に供する接続図である。
【図１２】図１１の続きの説明に供する接続図である。
【図１３】図１２の続きの説明に供する接続図である。
【図１４】図１３の続きの説明に供する接続図である。
【図１５】図１４の続きの説明に供する接続図である。
【図１６】図１５の続きの説明に供する接続図である。
【図１７】図７の画像表示装置に適用される画素回路の構成を示す平面図である。
【図１８】図１７の画素回路を線対称形状に配置した例を示す平面図である。
【符号の説明】
【００９３】
１、２１……画像表示装置、２、２２……表示部、３、２３……信号線駆動回路、３Ａ、２３Ａ……データスキャン回路、４……走査線駆動回路、４Ａ……ライトスキャン回路、４Ｂ……ドライブスキャン回路、５、５Ｏ、５Ｅ……画素回路、８……有機ＥＬ素子、ＤＴＬ……信号線、ＤＳＬ、ＷＳＬ……走査線、Ｃｓ……保持容量、Ｔｒ１……書込トランジスタ、Ｔｒ２……駆動トランジスタ
【図１】
2010049041.tif 000003
【図２】
2010049041.tif 000004
【図３】
2010049041.tif 000005
【図４】
2010049041.tif 000006
【図５】
2010049041.tif 000007
【図６】
2010049041.tif 000008
【図７】
2010049041.tif 000009
【図８】
2010049041.tif 000010
【図９】
2010049041.tif 000011
【図１０】
2010049041.tif 000012
【図１１】
2010049041.tif 000013
【図１２】
2010049041.tif 000014
【図１３】
2010049041.tif 000015
【図１４】
2010049041.tif 000016
【図１５】
2010049041.tif 000017
【図１６】
2010049041.tif 000018
【図１７】
2010049041.tif 000019
【図１８】
2010049041.tif 000020
【手続補正書】
【提出日】平成21年9月11日(2009.9.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用の駆動信号を出力する信号線駆動回路と、
前記表示部の走査線に走査線用の駆動信号を出力する走査線駆動回路とを有し、
前記画素回路は、
発光素子と、
ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、
少なくとも前記駆動トランジスタは、
レーザービームの照射によりアニール処理されて作成され、
前記表示部は、
走査線及び又は信号線に対して隣接する前記画素回路が線対称形状により作成され、
前記隣接する画素回路を線対称形状により作成することによって、前記駆動トランジスタに対する前記レーザービームの照射開始位置が前記隣接する画素回路で相違して発生する、前記隣接する画素回路における前記駆動トランジスタのオン特性の相違を、前記信号線用の駆動信号の電圧の設定により補正する
画像表示装置。
【請求項２】
前記隣接する画素回路が、前記走査線の一端から奇数番目の画素回路と偶数番目の画素回路とであり、
前記信号線駆動回路は、
前記奇数番目の画素回路の信号線と偶数番目の画素回路の信号線とで、前記信号線用の駆動信号の電圧の設定を切り換える
請求項１に記載の画像表示装置。
【請求項３】
前記信号線用の駆動信号の電圧の設定の切り換えが、前記駆動信号の利得の切り換えである
請求項２に記載の画像表示装置。
【請求項４】
前記信号線用の駆動信号の電圧の設定の切り換えが、前記駆動信号のオフセット電圧の切り換えである
請求項２に記載の画像表示装置。
【請求項５】
前記画素回路は、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させて続く前記発光期間における前記発光素子の発光輝度を設定する非発光期間とを交互に繰り返し、
前記非発光期間において、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記駆動トランジスタを介した前記保持容量の端子間電圧の放電により、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間における前記発光素子の発光輝度を設定する
請求項２に記載の画像表示装置。
【請求項６】
前記画素回路は、
前記書込トランジスタを一定期間オン状態に設定して、前記保持容量の端子電圧を前記信号線の電圧に設定することにより、前記駆動トランジスタの移動度のばらつきを補正して続く前記発光期間における前記発光素子の発光輝度を設定する
請求項５に記載の画像表示装置。
【請求項７】
前記画素回路は、
前記駆動トランジスタの電源用の駆動信号の設定により、前記駆動トランジスタのソース電圧を設定すると共に、前記信号線を介して前記保持容量の端子電圧を設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
請求項６に記載の画像表示装置。
【請求項８】
画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用の駆動信号を出力する信号線駆動回路と、
前記表示部の走査線に走査線用の駆動信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法において、
前記画素回路は、
発光素子と、
ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有し、
少なくとも前記駆動トランジスタは、
レーザービームの照射によりアニール処理されて作成され、
前記表示部は、
走査線及び又は信号線に対して隣接する前記画素回路が線対称形状により作成され、
前記画像表示装置の駆動方法は、
前記隣接する画素回路を線対称形状により作成することによって、前記駆動トランジスタに対する前記レーザービームの照射開始位置が前記隣接する画素回路で相違して発生する、前記隣接する画素回路における前記駆動トランジスタのオン特性の相違を、前記信号線用の駆動信号の電圧の設定により補正する
画像表示装置の駆動方法。
【請求項９】
画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に、信号線用の駆動信号を出力する信号線駆動回路と、
前記表示部の走査線に、走査線用の駆動信号を出力する走査線駆動回路とを有し、
前記信号線駆動回路は、
第１の基準電圧に応じた第１のディジタルアナログ変換回路と、
第２の基準電圧に応じた第２のディジタルアナログ変換回路とを備え、
前記画素回路は、
発光素子と、
前記発光素子を駆動する駆動トランジスタとを少なくとも有し、
走査線及び又は信号線に対して前記画素回路に隣接する画素回路において、
駆動トランジスタのソースとドレインの向きが、前記画素回路の駆動トランジスタとは異なる方向に配置され、
前記画素回路に、前記第１のディジタルアナログ変換回路の出力を伝達する信号線が接続され、
前記隣接する画素回路に、前記第２のディジタルアナログ変換回路の出力を伝達する信号線が接続される
画像表示装置。
【請求項１０】
画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に、信号線用の駆動信号を出力する信号線駆動回路と、
前記表示部の走査線に、走査線用の駆動信号を出力する走査線駆動回路とを有し、
前記信号線駆動回路は、
第１の基準電圧に応じた第１のディジタルアナログ変換回路と、
第２の基準電圧に応じた第２のディジタルアナログ変換回路とを備え、
前記画素回路は、
発光素子と、
前記発光素子を駆動する駆動トランジスタとを少なくとも有し、
走査線及び又は信号線に対して前記画素回路に隣接する画素回路において、
駆動トランジスタのソースとドレインの向きが、前記画素回路の駆動トランジスタとは異なる方向に配置され、
前記画素回路に、前記第１のディジタルアナログ変換回路の出力を伝達する信号線が接続され、
前記隣接する画素回路に、前記第２のディジタルアナログ変換回路の出力を伝達する信号線が接続される
画像表示装置の駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
また請求項８の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用の駆動信号を出力する信号線駆動回路と、前記表示部の走査線に走査線用の駆動信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法に適用する。ここで前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流によりソースに接続した前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、信号線の電圧により前記保持容量の端子電圧を設定する書込トランジスタとを少なくとも有する。少なくとも前記駆動トランジスタは、レーザービームの照射によりアニール処理されて作成される。前記表示部は、走査線及び又は信号線に対して隣接する前記画素回路が線対称形状により作成される。前記画像表示装置の駆動方法は、前記隣接する画素回路を線対称形状により作成することによって、前記駆動トランジスタに対する前記レーザービームの照射開始位置が前記隣接する画素回路で相違して発生する、前記隣接する画素回路における前記駆動トランジスタのオン特性の相違を、前記信号線用の駆動信号の電圧の設定により補正する。
また請求項９の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に、信号線用の駆動信号を出力する信号線駆動回路と、前記表示部の走査線に、走査線用の駆動信号を出力する走査線駆動回路とを有する。前記信号線駆動回路は、第１の基準電圧に応じた第１のディジタルアナログ変換回路と、第２の基準電圧に応じた第２のディジタルアナログ変換回路とを備える。前記画素回路は、発光素子と、前記発光素子を駆動する駆動トランジスタとを少なくとも有する。走査線及び又は信号線に対して前記画素回路に隣接する画素回路において、駆動トランジスタのソースとドレインの向きが、前記画素回路の駆動トランジスタとは異なる方向に配置される。前記画素回路に、前記第１のディジタルアナログ変換回路の出力を伝達する信号線が接続され、前記隣接する画素回路に、前記第２のディジタルアナログ変換回路の出力を伝達する信号線が接続される。
また請求項１０の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に、信号線用の駆動信号を出力する信号線駆動回路と、前記表示部の走査線に、走査線用の駆動信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法に適用する。前記信号線駆動回路は、第１の基準電圧に応じた第１のディジタルアナログ変換回路と、第２の基準電圧に応じた第２のディジタルアナログ変換回路とを備える。前記画素回路は、発光素子と、前記発光素子を駆動する駆動トランジスタとを少なくとも有する。走査線及び又は信号線に対して前記画素回路に隣接する画素回路において、駆動トランジスタのソースとドレインの向きが、前記画素回路の駆動トランジスタとは異なる方向に配置される。前記画素回路に、前記第１のディジタルアナログ変換回路の出力を伝達する信号線が接続され、前記隣接する画素回路に、前記第２のディジタルアナログ変換回路の出力を伝達する信号線が接続される。

【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
請求項１、又は請求項８の構成により、走査線及び又は信号線に対して隣接する前記画素回路を線対称形状により作成すると、駆動トランジスタのアニール処理におけるレーザービームの照射開始位置が、この隣接する画素回路で相違することになる。その結果、この隣接する画素回路では、アニール処理による温度変化が相違することになり、この温度変化の相違によりオン特性が相違することになる。従って画素回路のレイアウトによる駆動トランジスタの特性がばらつくことになる。これにより請求項１、又は請求項９の構成により、信号線用の駆動信号の電圧の設定により、この隣接する画素回路における駆動トランジスタのオン特性の相違を補正すれば、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができる。
請求項９、又は請求項１０の構成により、走査線及び又は信号線に対して画素回路に隣接する画素回路において、駆動トランジスタのソースとドレインの向きが、画素回路の駆動トランジスタとは異なる方向に配置されると、駆動トランジスタのアニール処理におけるレーザービームの照射開始位置が、この隣接する画素回路で相違することになる。その結果、この隣接する画素回路では、アニール処理による温度変化が相違することになり、この温度変化の相違によりオン特性が相違することになる。従って画素回路のレイアウトによる駆動トランジスタの特性がばらつくことになる。これにより請求項９、又は請求項１０の構成により、信号線用の駆動信号の電圧の設定により、この隣接する画素回路における駆動トランジスタのオン特性の相違を補正すれば、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正することができる。