(57)【要約】【課題】大きなオン電流を維持したままオフ電流を低減するとともに、製造が容易なＬＤＤ領域を備える薄膜トランジスタを提供する。【解決手段】平面視において、ドレイン電極１７１をゲート電極１２１から所定の距離だけ離して形成することによって、ＬＤＤ領域１６５となるオーミックコンタクト層１６１を水平方向に形成する。この場合、ＬＤＤ領域１６５は、ゲート電極１２１の電位に基づく電界の影響を受けにくくなり、実質的にドレイン電極１７１の電位に基づく電界による電界集中のみを緩和する。したがって、ＴＦＴ１００は、結晶性シリコン膜からなるチャネル領域１４１ｃを形成することにより、大きなオン電流を維持することができると同時に、オフ電流を十分低減することができる。【選択図】図２
2010182716.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板に形成されたボトムゲート型の薄膜トランジスタであって、
前記絶縁性基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記ゲート電極と対向するチャネル領域と、前記チャネル領域を挟むように形成されたソース領域およびドレイン領域とを有する半導体層と、
前記半導体層上に形成されたソース電極およびドレイン電極と、
前記ソース電極と前記ソース領域との間、および、前記ドレイン電極と前記ドレイン領域との間にそれぞれ形成されたオーミックコンタクト層とを備え、
前記半導体層は、微結晶半導体層および多結晶半導体層のいずれかを含み、
前記ドレイン電極は、前記ドレイン電極上に形成された前記オーミックコンタクト層の一部と重なるとともに、平面視において前記ゲート電極の端部から所定の距離を隔てて配置されていることを特徴とする、薄膜トランジスタ。
【請求項２】
前記所定の距離は０．５〜３μｍであり、
前記オーミックコンタクト層は、シート抵抗が５０ｋ〜５０００ｋΩ／□の導電体層であることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記オーミックコンタクト層は、不純物をドーピングした半導体層であることを特徴とする、請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記オーミックコンタクト層は、シート抵抗が５０ｋ〜５００ｋΩ／□の微結晶半導体層を含むことを特徴とする、請求項３に記載の薄膜トランジスタ。
【請求項５】
前記オーミックコンタクト層は、さらに非晶質半導体層を含むことを特徴とする、請求項４に記載の薄膜トランジスタ。
【請求項６】
前記オーミックコンタクト層は、シート抵抗が５００ｋ〜５０００ｋΩ／□の非晶質半導体層を含むことを特徴とする、請求項３に記載の薄膜トランジスタ。
【請求項７】
前記半導体層は、前記微結晶半導体層または前記多結晶半導体層の上面に非晶質半導体層が積層されていることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項８】
前記半導体層の前記チャネル領域上にチャネルストッパ層が形成されていることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項９】
請求項１〜８のいずれか１項に記載の薄膜トランジスタを画素形成部のスイッチング素子として用いたことを特徴とする、表示装置。
【請求項１０】
絶縁性基板上に形成されたボトムゲート型薄膜トランジスタの製造方法であって、
前記絶縁性基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に、前記ゲート電極と対向するチャネル領域と、前記チャネル領域を挟むように形成されたソース領域およびドレイン領域とを有する半導体膜を形成する半導体膜形成工程と、
前記半導体膜上に、不純物がドーピングされた不純物膜を形成する不純物膜形成工程と、
前記不純物膜上に金属膜を形成する金属膜形成工程と、
光の強度を弱めて透過させる半透過部と、光を遮光する遮光部とを少なくとも有するハーフトーンマスクを用いて、前記チャネル領域に対応する前記金属膜上の少なくとも一部の領域に残された第１のレジスト膜の膜厚が、ソース電極およびドレイン電極が形成されるべき領域に残された第２のレジスト膜の膜厚よりも薄くなるとともに、平面視において前記第２のレジスト膜の端部が前記ゲート電極の端部と所定の距離を隔てて配置される第１のレジストパターンを形成する第１のパターニング工程と、
酸素ガスによるプラズマを用いて前記第１のレジスト膜を除去するとともに、前記第２のレジスト膜を残す選択除去工程と、
前記選択除去工程によって残された前記第２のレジスト膜をマスクとして前記金属膜をエッチングすることによりドレイン電極とソース電極とを形成する電極形成工程と、
前記選択除去工程の前および前記電極形成工程の後のいずれかにおいて、前記不純物膜をエッチングすることにより、前記ソース領域および前記ドレイン領域の上面にそれぞれオーミックコンタクト層を形成するオーミックコンタクト層形成工程とを備えることを特徴とする、薄膜トランジスタの製造方法。
【請求項１１】
前記オーミックコンタクト層形成工程は、
前記ドレイン電極と前記ソース電極とを形成した後に、前記選択除去工程において残された前記第２のレジスト膜を除去するレジスト膜除去工程と、
前記金属膜の上面の前記ゲート電極に対応する位置に開口部を有する第２のレジストパターンを形成する第２のパターニング工程と、
前記第２のレジストパターンをマスクとして、前記不純物膜をエッチングする不純物膜エッチング工程とを含むことを特徴とする、請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記ハーフトーンマスクは、前記半透過部の一部に透過部を有し、
前記第１のレジストパターンは、前記ハーフトーンマスクの前記透過部に対応する第１のレジスト膜の位置に開口部を有し、
前記オーミックコンタクト層形成工程は、前記選択除去工程の前に行われ、前記第１のレジストパターンをマスクとして前記開口部に露出された金属膜および前記不純物膜を順にエッチングする開口部エッチング工程を含むことを特徴とする、請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１３】
絶縁性基板上に形成されたボトムゲート型薄膜トランジスタの製造方法であって、
前記絶縁性基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜上に、不純物がドーピングされた不純物膜を形成する不純物膜形成工程と、
前記不純物膜上に金属膜を形成する金属膜形成工程と、
前記金属膜の上面の前記ゲート電極に対応する領域に開口部を有するレジストパターンを形成するパターニング形成工程と、
前記レジストパターンをマスクとして、前記金属膜および前記不純物膜をエッチングするエッチング工程と、
前記レジストパターンをマスクとして、前記金属膜の端部が前記ゲート電極の端部から平面視において所定の距離だけ離れるまで、前記金属膜をウエットエッチングにより追加エッチングする追加エッチング工程とを備えることを特徴とする、薄膜トランジスタの製造方法。
【請求項１４】
前記エッチング工程および追加エッチング工程は、リン酸、硝酸および酢酸を含むエッチャントによってウエットエッチングすることを特徴とする、請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記不純物膜形成工程は、不純物を含むガスによるプラズマを用いたプラズマＣＶＤ法により不純物膜を形成することを特徴とする、請求項１０または１３に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記半導体膜は微結晶半導体膜であり、
前記半導体膜形成工程は、プラズマＣＶＤ法または高密度プラズマＣＶＤ法によって前記微結晶半導体膜を形成する微結晶半導体膜形成工程を含むことを特徴とする、請求項１０または１３に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記半導体膜は多結晶半導体膜であり、
前記半導体膜形成工程は、レーザ結晶化法によって非晶質半導体膜および微結晶半導体膜のいずれかから多結晶半導体膜を生成する多結晶半導体膜形成工程を含むことを特徴とする、請求項１０または１３に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、その製造方法および表示装置に関し、より詳しくは、低濃度ドレイン領域（lightly doped drain、以下「ＬＤＤ領域」という）が設けられた薄膜トランジスタ、その製造方法および表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型液晶表示パネルでは、画素形成部のスイッチング素子として薄膜トランジスタ（以下、「ＴＦＴ」という）が用いられている。この画素形成部のＴＦＴは、ゲートがオンしている時にデータ信号に応じた電圧を画素容量に書き込み、次のデータ信号に応じた電圧を書き込むまでゲートをオフして画素容量に書き込んだ電圧を保持する。このため、ＴＦＴは、ゲートをオフしている時に、保持している電圧が低下しないようにリーク電流をできるだけ低減する必要がある。そこで、ＴＦＴのチャネル領域と高濃度のドレイン領域との間にＬＤＤ領域を設け、ドレインの端部近傍に生じる電界集中を緩和することにより、リーク電流を低減している。
【０００３】
ＴＦＴの活性層である半導体層が、多結晶シリコン層または微結晶シリコン層（以下、これらのシリコン層を「結晶性シリコン層」と総称する場合がある）からなるＴＦＴ（以下、それぞれ「ｐ−Ｓｉ＿ＴＦＴ」、「μｃ−Ｓｉ＿ＴＦＴ」という）は、非晶質シリコン層からなるＴＦＴ（以下、「ａ−Ｓｉ＿ＴＦＴ」という）に比べて、移動度が高い、信頼性が高い、および光耐性が高い等の優れた特徴を有する。特に、結晶性シリコン層の移動度は、非晶質シリコン層の移動度よりも大きいので、ｐ−Ｓｉ＿ＴＦＴおよびμｃ−Ｓｉ＿ＴＦＴのオン電流をａ−Ｓｉ＿ＴＦＴのオン電流よりも大きくすることができる。
【０００４】
しかし、結晶性シリコン層には、非晶質シリコン層よりもバンドギャップが狭い、抵抗値が低い、および膜中に欠陥が多い等の問題があるので、オフ電流を低減することが難しいという問題がある。
【０００５】
図１９は、従来のＮチャネル型μｃ−Ｓｉ＿ＴＦＴにおけるゲート電圧Ｖｇと、ドレイン電流Ｉｄとの関係を示すグラフである。図１９の点線で囲まれた領域では、ドレイン電極に正電圧が印加された状態で、ＴＦＴをオフ状態にするためにゲート電極に負電圧が印加されている。この場合、ゲート電極の電位に基づく電界とドレイン電極に印加されるドレイン電圧に基づく電界とがドレイン領域の端部近傍で重なり、オフ電流が大きくなるという問題があった。そこで、オフ電流を低減するため、ＴＦＴにＬＤＤ領域が設けられるようになった。
【０００６】
図２０は、ＬＤＤ領域が設けられた従来のボトムゲート型ＴＦＴ８００の構成を示す断面図である。図２０に示すように、ＴＦＴ８００は、絶縁性基板６１０上にゲート電極６２１が形成され、ゲート電極６２１上にゲート絶縁膜６３０を介して、活性層となる半導体層６４１が形成されている。半導体層６４１には、ゲート電極６２１の直上に位置し、不純物が拡散されていない真性領域からなるチャネル領域６４９と、チャネル領域６４９の両側に位置し、Ｎ型不純物が低濃度となるように拡散された低濃度不純物領域からなるＬＤＤ領域６４５、６４６と、ＬＤＤ領域６４５、６４６の外側に位置し、Ｎ型不純物が高濃度となるように拡散された高濃度不純物領域からなるドレイン領域６４７およびソース領域６４８とが形成されている。
【０００７】
図２１（ａ）および図２１（ｂ）は、イオン注入により形成されたＬＤＤ領域６４５、６４６を有する従来のＴＦＴ８００の製造方法を示す工程断面図である。このようなＴＦＴ８００を製造する場合、まず図２１（ａ）に示すようにチャネル領域６４９上にレジストパターン７１０を形成し、レジストパターン７１０をマスクとして、Ｎ型の不純物を低濃度となるようなドーズ量でイオン注入することにより、ＬＤＤ領域６４５、６４６を形成する。次に、図２１（ｂ）に示すように、レジストパターン７１０よりも幅の広いレジストパターン７２０をチャネル領域６４９およびＬＤＤ領域６４５、６４６の一部を覆うように形成し、レジストパターン７２０をマスクとして、Ｎ型の不純物を高濃度となるようなドーズ量でイオン注入し、ドレイン領域６４７およびソース領域６４８を形成する。
【０００８】
また、特許文献１には、イオン注入をすることなく形成されたＬＤＤ領域を有するボトムゲート型ＴＦＴが開示されている。図２２は、特許文献１に開示されたボトムゲート型ＴＦＴ９００の構成を示す断面図である。図２０に示すＴＦＴ８００とは異なり、ＴＦＴ９００では、半導体層７４１は真性領域のみからなり、半導体層７４１の両端部の上面のそれぞれに、低濃度不純物層７５１、７５２および高濃度不純物層７６１、７６２が順に積層され、高濃度不純物層７６１、７６２の上面にドレイン電極７７１およびソース電極７７２がそれぞれ形成されている。このＴＦＴ９００では、半導体層７４１と高濃度不純物層７６１に挟まれた低濃度不純物層７５１がＬＤＤ領域として機能し、オフ電流の増加を抑えている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平７−１３１０３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、図２０に示すＬＤＤ領域６４５、６４６をイオン注入によって形成する場合、図２１に示すように、低濃度不純物領域を形成する際に使用するレジストパターン７１０と、高濃度不純物領域を形成する際に使用するレジストパターン７２０とを形成しなければならない。この場合、レジストパターン７１０とレジストパターン７２０とのずれが大きくなると、ＬＤＤ領域６４５はドレイン電圧に基づく電界を十分に緩和できなくなるという問題がある。また、レジストパターン７１０とレジストパターン７２０を形成するためのフォトリソグラフィ工程および注入された不純物イオンを活性化するための熱処理工程が必要になる等、ａ−Ｓｉ＿ＴＦＴの製造プロセスに追加しなければならない工程が多くなる。このため、ａ−Ｓｉ＿ＴＦＴの製造プロセスと整合性がなくなり、新たな設備投資が必要になるという問題がある。
【００１１】
また、特許文献１に記載の低濃度不純物層７５１は、半導体層７４１と高濃度不純物層７６１との間に挟まれている。このため、図２２に示す、点線で囲まれたドレイン領域の端部近傍では、ゲート電極６２１の電位に基づく電界とドレイン電極７７１に印加されるドレイン電圧に基づく電界を同時に受けるので、電界強度が大きくなり、オフ電流が増加するという問題がある。また、このような配置の低濃度不純物層７５１では、ＬＤＤ領域の長さ（以下、「ＬＤＤ長」という）は、垂直方向の低濃度不純物層７５１の長さ、すなわちその膜厚と等しくなる。そこで、低濃度不純物層７５１によって電界集中を緩和するために必要なＬＤＤ長０．１〜３μｍを確保しようとすれば、低濃度不純物層６５１の膜厚を０．１〜３μｍにする必要がある。しかし、０．１〜３μｍのシリコン膜を成膜したり、エッチングしたりするのは時間がかかりすぎ、一方シリコン膜の膜厚を薄くすれば十分な電界緩和効果が得られないという問題がある。
【００１２】
そこで、本発明の目的は、大きなオン電流を維持したままオフ電流を低減するとともに、製造が容易なＬＤＤ領域を備える薄膜トランジスタを提供することである。また、本発明の他の目的は、ａ−Ｓｉ＿ＴＦＴの製造プロセスと整合性を有する薄膜トランジスタの製造方法を提供することである。
【課題を解決するための手段】
【００１３】
第１の発明は、絶縁性基板に形成されたボトムゲート型の薄膜トランジスタであって、
前記絶縁性基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記ゲート電極と対向するチャネル領域と、前記チャネル領域を挟むように形成されたソース領域およびドレイン領域とを有する半導体層と、
前記半導体層上に形成されたソース電極およびドレイン電極と、
前記ソース電極と前記ソース領域との間、および、前記ドレイン電極と前記ドレイン領域との間にそれぞれ形成されたオーミックコンタクト層とを備え、
前記半導体層は、微結晶半導体層および多結晶半導体層のいずれかを含み、
前記ドレイン電極は、前記ドレイン電極上に形成された前記オーミックコンタクト層の一部と重なるとともに、平面視において前記ゲート電極の端部から所定の距離を隔てて配置されていることを特徴とする。
【００１４】
第２の発明は、第１の発明において、
前記所定の距離は０．５〜３μｍであり、
前記オーミックコンタクト層は、シート抵抗が５０ｋ〜５０００ｋΩ／□の導電体層であることを特徴とする。
【００１５】
第３の発明は、第１または第２の発明において、
前記オーミックコンタクト層は、不純物をドーピングした半導体層であることを特徴とする。
【００１６】
第４の発明は、第３の発明において、
前記オーミックコンタクト層は、シート抵抗が５０ｋ〜５００ｋΩ／□の微結晶半導体層を含むことを特徴とする。
【００１７】
第５の発明は、第４の発明において、
前記オーミックコンタクト層は、さらに非晶質半導体層を含むことを特徴とする。
【００１８】
第６の発明は、第３の発明において、
前記オーミックコンタクト層は、シート抵抗が５００ｋ〜５０００ｋΩ／□の非晶質半導体層を含むことを特徴とする。
【００１９】
第７の発明は、第１の発明において、
前記半導体層は、前記微結晶半導体層または前記多結晶半導体層の上面に非晶質半導体層が積層されていることを特徴とする。
【００２０】
第８の発明は、第１の発明において、
前記半導体層の前記チャネル領域上にチャネルストッパ層が形成されていることを特徴とする。
【００２１】
第９の発明は、第１〜第８のいずれかの発明に係る薄膜トランジスタを画素形成部のスイッチング素子として用いたことを特徴とする、表示装置である。
【００２２】
第１０の発明は、絶縁性基板上に形成されたボトムゲート型薄膜トランジスタの製造方法であって、
前記絶縁性基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に、前記ゲート電極と対向するチャネル領域と、前記チャネル領域を挟むように形成されたソース領域およびドレイン領域とを有する半導体膜を形成する半導体膜形成工程と、
前記半導体膜上に、不純物がドーピングされた不純物膜を形成する不純物膜形成工程と、
前記不純物膜上に金属膜を形成する金属膜形成工程と、
光の強度を弱めて透過させる半透過部と、光を遮光する遮光部とを少なくとも有するハーフトーンマスクを用いて、前記チャネル領域に対応する前記金属膜上の少なくとも一部の領域に残された第１のレジスト膜の膜厚が、ソース電極およびドレイン電極が形成されるべき領域に残された第２のレジスト膜の膜厚よりも薄くなるとともに、平面視において前記第２のレジスト膜の端部が前記ゲート電極の端部と所定の距離を隔てて配置される第１のレジストパターンを形成する第１のパターニング工程と、
酸素によるプラズマを用いて前記第１のレジスト膜を除去するとともに、前記第２のレジスト膜を残す選択除去工程と、
前記選択除去工程によって残された前記第２のレジスト膜をマスクとして前記金属膜をエッチングすることによりドレイン電極とソース電極とを形成する電極形成工程と、
前記選択除去工程の前および前記電極形成工程の後のいずれかにおいて、前記不純物膜をエッチングすることにより、前記ソース領域および前記ドレイン領域の上面にそれぞれオーミックコンタクト層を形成するオーミックコンタクト層形成工程とを備えることを特徴とする。
【００２３】
第１１の発明は、第１０の発明において、
前記オーミックコンタクト層形成工程は、
前記ドレイン電極と前記ソース電極とを形成した後に、前記選択除去工程において残された前記第２のレジスト膜を除去するレジスト膜除去工程と、
前記金属膜の上面の前記ゲート電極に対応する位置に開口部を有する第２のレジストパターンを形成する第２のパターニング工程と、
前記第２のレジストパターンをマスクとして、前記不純物膜をエッチングする不純物膜エッチング工程とを含むことを特徴とする。
【００２４】
第１２の発明は、第１０の発明において、
前記ハーフトーンマスクは、前記半透過部の一部に透過部を有し、
前記第１のレジストパターンは、前記ハーフトーンマスクの前記透過部に対応する第１のレジスト膜の位置に開口部を有し、
前記オーミックコンタクト層形成工程は、前記選択除去工程の前に行われ、前記第１のレジストパターンをマスクとして前記開口部に露出された金属膜および前記不純物膜を順にエッチングする開口部エッチング工程を含むことを特徴とする。
【００２５】
第１３の発明は、絶縁性基板上に形成されたボトムゲート型薄膜トランジスタの製造方法であって、
前記絶縁性基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜上に、不純物がドーピングされた不純物膜を形成する不純物膜形成工程と、
前記不純物膜上に金属膜を形成する金属膜形成工程と、
前記金属膜の上面の前記ゲート電極に対応する領域に開口部を有するレジストパターンを形成するパターニング形成工程と、
前記レジストパターンをマスクとして、前記金属膜および前記不純物膜をエッチングするエッチング工程と、
前記レジストパターンをマスクとして、前記金属膜の端部が前記ゲート電極の端部から平面視において所定の距離だけ離れるまで、前記金属膜をウエットエッチングにより追加エッチングする追加エッチング工程とを備えることを特徴とする。
【００２６】
第１４の発明は、第１３の発明において、
前記エッチング工程および追加エッチング工程は、リン酸、硝酸および酢酸を含むエッチャントによってウエットエッチングすることを特徴とする。
【００２７】
第１５の発明は、第１０または第１３の発明において、
前記不純物膜形成工程は、不純物を含むガスによるプラズマを用いてプラズマＣＶＤ法により不純物膜を形成することを特徴とする。
【００２８】
第１６の発明は、第１０または第１３の発明において、
前記半導体膜は微結晶半導体膜であり、
前記半導体膜形成工程は、プラズマＣＶＤ法または高密度プラズマＣＶＤ法によって前記微結晶半導体膜を形成する微結晶半導体膜形成工程を含むことを特徴とする。
【００２９】
第１７の発明は、第１０または第１３の発明において、
前記半導体膜は多結晶半導体膜であり、
前記半導体膜形成工程は、レーザ結晶化法によって非晶質半導体膜および微結晶半導体膜のいずれかから多結晶半導体膜を生成する多結晶半導体膜形成工程を含むことを特徴とする。
【発明の効果】
【００３０】
上記第１の発明によれば、平面視において、ドレイン電極をゲート電極の端部から所定の距離だけ離して形成するので、ＬＤＤ領域となる、ドレイン電極と重ならないオーミックコンタクト層を水平方向に形成することができる。このようなＬＤＤ領域は、ゲート電極の電位に基づく電界の影響を受けにくく、実質的にドレイン電圧に基づく電界のみの影響を受けるので、ドレイン電極の端部近傍での電界集中を緩和し、オフ電流を低減することができる。そこで、ＴＦＴは、結晶性シリコン膜からなるチャネル領域を形成することにより大きなオン電流を維持することができると同時に、水平方向に形成されたＬＤＤ領域によってオフ電流を十分低減することができる。
【００３１】
上記第２の発明によれば、ＬＤＤ領域の長さとなる、平面視におけるゲート電極の端部からドレイン電極までの距離を０．５〜３μｍに調整し、オーミックコンタクト層としてシート抵抗が５０ｋ〜５０００ｋΩ／□の導電体層を用いれば、オフ電流を十分低減することができる。
【００３２】
上記第３の発明によれば、半導体層にドーピングされる不純物量を調整することにより、半導体層とドレイン電極およびソース電極とのオーミック接触を容易に確保することができる。
【００３３】
上記第４の発明によれば、シート抵抗が５０ｋ〜５００ｋΩ／□の微結晶半導体層からなるオーミックコンタクト層をＬＤＤ領域として使用することにより、オフ電流を十分低減することができる。
【００３４】
上記第５の発明によれば、オーミックコンタクト層は、微結晶半導体層だけでなく、非晶質半導体層も含むので、オフ電流をより低減することができる。
【００３５】
上記第６の発明によれば、シート抵抗が５００ｋ〜５０００ｋΩ／□の非晶質半導体層からなるオーミックコンタクト層をＬＤＤ領域として使用することにより、オフ電流をより一層低減することができる。
【００３６】
上記第７の発明によれば、結晶性シリコン層の上面に非晶質シリコン層を設けることによって、結晶性シリコン層の成膜時の膜厚がエッチング後もそのまま維持される。このため、半導体層の膜厚が薄くなって抵抗値が高くなることによりオン電流が小さくなることを防止することができる。
【００３７】
上記第８の発明によれば、エッチングストッパ膜を設けることによって、結晶性シリコン層の成膜時の膜厚がその後の工程によって変化することなくそのまま維持される。また、結晶性シリコン層とエッチングストッパ膜との界面の状態もそのまま維持される。このため、オン電流が小さくなることを防止するとともに、オン電流を制御しやすくなる。
【００３８】
上記第９の発明によれば、オフ電流を十分低減することができる薄膜トランジスタを画素のスイッチング素子として使用することにより、各画素形成部に与えられたデータ信号に応じた電圧を低下させることなく、次のデータ信号が与えられるまで保持することができる。
【００３９】
上記第１０の発明によれば、第１のレジストパターンは、膜厚の薄い第１のレジスト膜と、第１のレジスト膜よりも膜厚の厚い第２のレジスト膜とを含む。まず、第１のレジスト膜と第２のレジスト膜とをマスクとしてエッチングする。次に、酸素ガスによるプラズマを用いて第１のレジスト膜を除去した後、残った第２のレジスト膜をマスクとしてエッチングする。この場合、第１のレジスト膜と第２のレジスト膜とを１枚ハーフトーンマスクを使用することによって同時に形成することができるので、フォトマスクの枚数を減らして、製造コストを低減することができる。また、非晶質薄膜トランジスタの製造プロセスに追加すべき工程がほとんどないので、非晶質薄膜トランジスタの製造ラインを利用することにより、新たな設備投資が不要となる。このため、薄膜トランジスタの製造コストを低減することができる。
【００４０】
上記第１１の発明によれば、第１のレジストパターンを除去した後に、第２のレジストパターンを形成するので、工程は増加するが、安定した製造プロセスで不純物膜をエッチングしてオーミックコンタクト層を形成することができる。
【００４１】
上記第１２の発明によれば、第１のレジスト膜に形成された開口部に露出した金属膜および不純物膜をエッチングしてオーミックコンタクト層を形成する。次に、酸素ガスによるプラズマを用いて第１のレジスト膜を除去した後に、残った第２のレジスト膜をマスクとしてさらに金属膜をエッチングしてソース電極とドレイン電極とを形成する。この場合、ドレイン電極とオーミックコンタクト層との位置関係によってＬＤＤ領域のＬＤＤ長が決まる。しかし、オーミックコンタクト層とドレイン電極とをそれぞれ形成する第１のレジスト膜と第２のレジスト膜は同時に形成されるので、アライメント精度の影響を受けることなく、ＬＤＤ長を制御することができる。
【００４２】
上記第１３の発明によれば、レジストパターン形成工程で形成されたレジストパターンを用いて、金属膜および高濃度不純物膜を分離するだけでなく、ＬＤＤ領域の長さを調整することができるので、金属層の長さを調整するためのマスクを追加する必要がない。また、追加エッチングの時間を変えることにより金属層のシフト量を調整することができるので、ＴＦＴのＬＤＤ長を容易に調整することができる。
【００４３】
上記第１４の発明によれば、リン酸、硝酸および酢酸を含むエッチャントを用いて追加エッチングを行えば、追加エッチング中にレジストパターンが剥がれたり、下地の高濃度不純物膜までエッチングされたりすることはない。
【００４４】
上記第１５の発明によれば、高濃度不純物膜中の不純物濃度を、成膜時のガス流量を調整することにより調整することができるので、イオン注入を行う必要がない。このため、イオン注入のマスクとなるレジストパターンを形成する工程、イオン注入工程およびドーピングされた不純物イオンを活性化するためのアニール工程が不要になり、製造工程数の増加を抑えることができる。基板が大型化すれば難しくなるイオン注入工程が不要になることによって、大型化した基板にも高濃度不純物膜を容易に形成することができる。さらに、イオン注入によってドーピングされた不純物を活性化するための高温熱処理が不要になるので、ＴＦＴを低温プロセスで形成することができる。
【００４５】
上記第１６の発明によれば、プラズマＣＶＤ法または高密度プラズマＣＶＤ法によって微結晶半導体膜をゲート絶縁膜上に直接成膜することができるので、オン電流の大きな薄膜トランジスタの製造工程を短縮することができる。
【００４６】
上記第１７の発明によれば、非晶質半導体膜または微結晶半導体膜にレーザを照射することによって多結晶半導体膜を容易に形成することができるので、非晶質薄膜トランジスタの製造ラインを利用することにより、新たな設備投資が不要となる。
【図面の簡単な説明】
【００４７】
【図１】（ａ）は本発明の一実施形態に係る薄膜トランジスタが形成された液晶表示装置の概略構成を示す断面図であり、（ｂ）は液晶表示装置に含まれるアクティブマトリクス基板の一部を示す平面図である。
【図２】（ａ）は、本発明の一実施形態に係るＴＦＴの構成を示す平面図であり、（ｂ）は（ａ）に示すＡ−Ａ線に沿ったＴＦＴの構成を示す断面図である。
【図３】図２に示す、ＬＤＤ領域を設けたＮチャネル型μｃ−Ｓｉ＿ＴＦＴにおけるゲート電圧とドレイン電流との関係を示すグラフである。
【図４】図２に示すＴＦＴの第１の変形例に係るＴＦＴの構成を示す断面図である。
【図５】図２に示すＴＦＴの第２の変形例に係るＴＦＴの構成を示す断面図である。
【図６】図２に示すＴＦＴの第３の変形例に係るＴＦＴの構成を示す断面図である。
【図７】図２に示すＴＦＴの製造方法を示す工程断面図である。
【図８】図２に示すＴＦＴの製造方法を示す工程断面図である。
【図９】図２に示すＴＦＴの製造方法を示す工程断面図である。
【図１０】図７〜図９に示す製造方法に使用されるハーフトーンマスクの模式的平面図である。
【図１１】図７〜図９に示す製造方法の第１の変形例に係る製造方法を示す工程断面図である。
【図１２】図７〜図９に示す製造方法の第１の変形例に係る製造方法を示す工程断面図である。
【図１３】図７〜図９に示す製造方法の第１の変形例に係る製造方法を示す工程断面図である。
【図１４】図１１〜図１３に示す製造方法に使用されるハーフトーンマスクの模式的平面図である。
【図１５】図７〜図９に示す製造方法の第２の変形例に係る製造方法を示す工程断面図である。
【図１６】図７〜図９に示す製造方法の第２の変形例に係る製造方法を示す工程断面図である。
【図１７】図７〜図９に示す製造方法の第３の変形例に係る製造方法を示す工程断面図である。
【図１８】図７〜図９に示す製造方法の第３の変形例に係る製造方法を示す工程断面図である。
【図１９】従来のＮチャネル型μｃ−Ｓｉ＿ＴＦＴにおけるゲート電圧と、ドレイン電流との関係を示すグラフである。
【図２０】ＬＤＤ領域が設けられた従来のボトムゲート型ＴＦＴの構成を示す断面図である。
【図２１】図１９に示す従来のＴＦＴの製造方法を示す工程断面図である。
【図２２】従来の他のボトムゲート型ＴＦＴの構成を示す断面図である。
【発明を実施するための形態】
【００４８】
＜１．液晶表示装置の構成＞
図１（ａ）は、本発明の実施形態に係るボトムゲート型ＴＦＴが形成された液晶表示装置１０の概略構成を示す断面図であり、図１（ｂ）は、液晶表示装置１０に含まれるアクティブマトリクス基板１１の一部を示す平面図である。図１（ａ）に示す液晶表示装置１０は、データ信号線１３、画素電極１５等が形成されたアクティブマトリクス基板１１と、アクティブマトリクス基板１１に対向して配置され、カラーフィルター２３、ブラックマトリクス２４、共通電極２５等が形成された対向基板２１と、アクティブマトリクス基板１１と対向基板２１によって挟持された液晶層３０を含む。
【００４９】
図１（ｂ）に示すアクティブマトリクス基板１１には、データ信号線１３と走査信号線１４とが形成されている。データ信号線１３と走査信号線１４とは、互いに交差するように配置され、それらが交差する交差部毎に、スイッチング素子として機能するＴＦＴと画素電極１５とが設けられている。走査信号線１４には、ＴＦＴのゲート電極１２１が接続され、データ信号線１３には、ＴＦＴのソース電極１７２が接続されている。また、画素電極１５は、コンタクトホール１６を介してＴＦＴのドレイン電極１７１に接続されている。ＴＦＴがオン状態になると、データ信号に応じた電圧がデータ信号線１３からＴＦＴを介して、画素電極１５と共通電極２５によって構成される画素容量に与えられる。画素容量に与えられた電圧は、ＴＦＴがオフ状態にある間、画素容量に保持される。
【００５０】
＜２．  ＴＦＴの構成＞
＜２．１  ＴＦＴの構成の一実施形態＞
図２（ａ）は、本発明の実施形態に係るボトムゲート型ＴＦＴ１００の構成を示す平面図であり、図２（ｂ）は図２（ａ）に示すＡ−Ａ線に沿ったＴＦＴ１００の構成を示す断面図である。
【００５１】
図２（ａ）および図２（ｂ）に示すように、ＴＦＴ１００はボトムゲート型であり、絶縁性基板１１０上にゲート電極１２１が設けられ、ゲート電極１２１を覆うようにゲート絶縁膜１３０が形成されている。ゲート絶縁膜１３０の上面に、不純物を含まない微結晶シリコン膜または多結晶シリコン膜からなる半導体層１４１が積層されている。
【００５２】
半導体層１４１の左側端部の上面には、半導体層１４１の左側端部と同じ大きさで、高濃度のＮ型不純物を含む微結晶シリコン膜からなるオーミックコンタクト層１６２が、左側端部と重なるように形成されている。オーミックコンタクト層１６２の上面には、オーミックコンタクト層１６２と部分的に重なり、左側に延在するソース電極１７２が形成されている。
【００５３】
また、半導体層１４１の右側端部の上面には、半導体層１４１の右側端部と同じ大きさで、高濃度のＮ型不純物を含む微結晶シリコン膜からなるオーミックコンタクト層１６１が、右側端部と重なるように形成されている。オーミックコンタクト層１６１の上面には、オーミックコンタクト層１６１と部分的に重なり、右側に延在するドレイン電極１７１が形成されている。これらのソース電極１７２およびドレイン電極１７１は金属膜によって形成されている。そして、ＴＦＴ１００の全体を覆うように保護膜（パッシベーション膜）１８０が形成されている。
【００５４】
なお、オーミックコンタクト層１６１、１６２は、高濃度のＮ型不純物を含む微結晶シリコン膜の代わりに、高濃度のＮ型不純物を含む非晶質シリコン膜によって形成されていてもよい。このように、オーミックコンタクト層１６１、１６２を半導体層で形成すれば、ドーピングする不純物量を調整することによってその抵抗値を調整できるので、半導体層１４１とドレイン電極１７１およびソース電極１７２とのオーミック接触を容易に形成することができる。また、オーミックコンタクト層１６１、１６２は、半導体層１４１とショットキー接合を形成しないような金属等の導電体層によって形成されていてもよい。
【００５５】
半導体層１４１のうち、オーミックコンタクト層１６１、１６２によって覆われていない領域はチャネル領域１４１ｃとして機能し、チャネル領域１４１ｃの左右の領域はそれぞれソース領域１４１ｓおよびドレイン領域１４１ｄとして機能する。また、オーミックコンタクト層１６１、１６２は、ドレイン電極１７１とドレイン領域１４１ｄ、および、ソース電極１７２とソース領域１４１ｓとをそれぞれオーミック接触させる役割を果たしている。
【００５６】
Ｎチャネル型ＴＦＴ１００のゲート電極１２１に正電圧が印加されれば、チャネル領域１４１ｃのゲート電極１２１側の表面は、多数の電子が誘起されたＮ+層になる。このため、Ｎ型のソース電極１７２とドレイン電極１７１はチャネル領域１４１ｃのＮ+層によって電気的に接続され、ＴＦＴ１００はオン状態になる。一方、ゲート電極１２１に負電圧が印加されれば、チャネル領域１４１ｃの表面に、正孔が誘起されてＰ型になる。このため、Ｎ型のソース電極１７２とドレイン電極１７１はＰ型のチャネル領域１４１ｃによって分離され、ＴＦＴ１００はオフ状態になる。
【００５７】
このようなＴＦＴ１００において、図２（ａ）および図２（ｂ）に示すように、ゲート電極１２１の右側端部とドレイン電極１７１の左側端部とが平面視において重ならないように、所定の距離だけ離して配置されている。このため、オーミックコンタクト層１６１のうち、平面視においてゲート電極１２１およびドレイン電極１７１が重ならない部分がＬＤＤ領域１６５として機能する。この場合、ＬＤＤ領域１６５は水平方向に形成されるので、ＬＤＤ領域１６５の長さ（ＬＤＤ長）の調整に使用できる範囲が広くなり、ＬＤＤ領域１６５の抵抗値の調整を容易に行うことができる。同様に、ゲート電極１２１の左側端部とソース電極１７２の右側端部とが互いに重ならないように、所定の距離だけ隔てて配置されている。
【００５８】
水平方向に形成されたＬＤＤ領域１６５は、ゲート電極１２１の電位に基づく電界の影響を受けにくいので、実質的にドレイン電極１７１に与えられたドレイン電圧に基づく電界による電界集中を緩和できればよい。このようなＬＤＤ領域１６５は、ＬＤＤ長とオーミックコンタクト層１６１の抵抗値とを調整することにより、電界集中を緩和してオフ電流を低減することができる。また、オーミックコンタクト層１６１の結晶性を変えて抵抗値を調整することにより、電界集中を緩和してオフ電流を低減してもよい。
【００５９】
オーミックコンタクト層１６１の抵抗値が低すぎる場合、またはＬＤＤ長が短すぎる場合には、ＬＤＤ領域１６５による電界緩和が不十分になるので、オフ電流を十分に低減することができないという問題が生じる。一方、オーミックコンタクト層１６１の抵抗値が高すぎる場合、またはＬＤＤ長が長すぎる場合には、ＬＤＤ領域１６５の寄生抵抗値が大きくなるので、オン電流が低下するという問題が生じる。
【００６０】
そこで、このような問題が生じないように、ＬＤＤ長を０．５〜３μｍの範囲とする。またオーミックコンタクト層１６１として、微結晶シリコン膜を用いる場合、シート抵抗を５０ｋ〜５００ｋΩ／□の範囲とする。また、非晶質シリコン膜を用いる場合、シート抵抗を５００ｋ〜５０００ｋΩ／□の範囲とする。なお、シート抵抗の調整は、ドーピングする不純物量を変えることによって行う。
【００６１】
なお、ソース電極１７２側では、ドレイン電極１７１に印加されるドレイン電圧の影響を受けないので電界集中は生じない。したがって、ＬＤＤ領域によって電界集中を緩和する必要がない。そこで、ソース電極１７２側のＬＤＤ長およびオーミックコンタクト層１６２のシート抵抗をそれぞれ上記と異なる値にしてもよい。
【００６２】
図３は、このようなＬＤＤ領域１６５を設けたＮチャネル型μｃ−Ｓｉ＿ＴＦＴ１００におけるゲート電圧Ｖｇとドレイン電流Ｉｄとの関係を示すグラフである。このグラフは、オーミックコンタクト層１６１、１６２のシート抵抗を２００ｋΩ／□、ＬＤＤ長を２μｍとしたＴＦＴ１００について測定したデータを示す。なお、図３には、比較のために、イオン注入によって形成されたＬＤＤ領域を有する、従来のＴＦＴ８００のゲート電圧Ｖｇとドレイン電流Ｉｄとの関係も示されている。
【００６３】
図３からわかるように、ＴＦＴ１００がオン状態の時、すなわちゲート電極１２１に正電圧が印加されている時、ＴＦＴ１００のドレイン電流Ｉｄ、すなわちオン電流は、ゲート電圧Ｖｇに対して従来のＴＦＴ８００の場合と同様に変化する。
【００６４】
しかし、ＴＦＴ１００がオフ状態の時、すなわちゲート電極１２１に負電圧が印加されている時、ゲート電圧Ｖｇが負電圧側で大きくなっても、ゲート電極１２１の電位に基づく電界の影響を受けにくいので、オフ電流の増加は緩やかである。これに対して、従来のＴＦＴ８００では、ゲート電圧Ｖｇが負電圧側で大きくなるにつれて、ゲート電極１２１の電位に基づく電界の影響が強くなるので、ドレイン電流Ｉｄすなわちオフ電流も急激に増加する。このように、オーミックコンタクト層１６１の抵抗値とＬＤＤ長を調整したＬＤＤ領域１６５を設けることによって、大きなオン電流を維持したままオフ電流を低減することができることがわかる。
【００６５】
＜２．２  効果＞
以上のように、本実施形態のＴＦＴ１００では、平面視において、ドレイン電極１７１をゲート電極１２１から所定の距離だけ離して形成するので、水平方向に形成されたオーミックコンタクト層１６１のうち、平面視においてゲート電極１２１およびドレイン電極１７１のいずれとも重ならない領域がＬＤＤ領域１６５になる。このＬＤＤ領域１６５は、ゲート電極１２１の電位に基づく電界の影響を受けにくくなるので、実質的にドレイン電極１７１に印加されるドレイン電圧に基づく電界による電界集中を緩和すればよい。したがって、ＴＦＴ１００は、移動度の高い結晶性シリコン膜からなるチャネル領域によって大きなオン電流を維持すると同時に、水平方向に形成されたＬＤＤ領域１６５によってオフ電流を十分低減することができる。
【００６６】
また、オーミックコンタクト層１６１の抵抗値とＬＤＤ長を調整するだけで、オフ電流を十分低減できるＴＦＴ１００を形成することができる。オーミックコンタクト層１６１の抵抗値は、結晶性および不純物濃度の少なくともいずれかを変えることによって、５０ｋ〜５０００ｋΩ／□の範囲で自由に選択することができる。また、ＬＤＤ長は、０．５〜３μｍの範囲で自由に選択することができる。
＜２．３  ＴＦＴの構成の第１の変形例＞
図４は、本発明の実施形態の第１の変形例に係るＴＦＴ３００の構成を示す断面図である。図４に示すＴＦＴ３００のうち、上述の実施形態に係るＴＦＴ１００と同一または対応する構成要素については同一の参照符号を付し、ＴＦＴ１００との相違点を中心に説明する。
【００６７】
図４に示すように、ＴＦＴ３００では、図２に示すＴＦＴ１００と異なり、結晶性シリコンからなる半導体層１４１と、微結晶シリコンからなるオーミックコンタクト層１６１、１６２との間に、オーミックコンタクト層１６１、１６２と同じ大きさの非晶質シリコン層１５１、１５２が、平面視においてオーミックコンタクト層１６１、１６２とそれぞれ重なるように配置されている。このように、オーミックコンタクト層１６１、１６２に非晶質シリコン層１５１、１５２を追加することによって、オーミックコンタクト層１６１、１６２の抵抗値を高くすることができるので、オフ電流をより低減することができる。
【００６８】
＜２．４  ＴＦＴの構成の第２の変形例＞
図５は、本発明の実施形態の第２の変形例に係るＴＦＴ４００の構成を示す断面図である。図５に示すＴＦＴ４００のうち、実施形態に係るＴＦＴ１００と同一または対応する構成要素については同一の参照符号を付し、ＴＦＴ１００との相違点を中心に説明する。
【００６９】
図５に示すように、ＴＦＴ４００では、半導体層１４１は、結晶性シリコン層１４３とその上面を形成された非晶質シリコン層１４５とからなる。この非晶質シリコン層１４５の膜厚は、ソース領域１４１ｓおよびドレイン領域１４１ｄ上では厚く、チャネル領域１４１ｃ上では薄くなっている。これは、チャネル領域１４１ｃ上の高濃度不純物膜をエッチングしたときに、オーバーエッチングによって非晶質シリコン層１４５の一部が除去されるためである。
【００７０】
ＴＦＴ４００のように、結晶性シリコン層１４３の上面に非晶質シリコン層１４５が形成されていれば、図２および図４に示すＴＦＴ１００、３００のように、高濃度不純物膜をエッチングしてオーミックコンタクト層１６１、１６２を形成するときに、オーバーエッチングによって除去されるのは非晶質シリコン層１４５の一部で、結晶性シリコン層１４３まで除去されることはない。このように結晶性シリコン層１４３の上面に非晶質シリコン層１４５を設けることによって、結晶性シリコン層１４３の成膜時の膜厚がエッチング後もそのまま維持されるので、結晶性シリコン層１４３の抵抗値が高くなってオン電流が小さくなることを防止することができる。
【００７１】
＜２．５  ＴＦＴの構成の第３の変形例＞
図６は、エッチングストッパ層１５５を有するＴＦＴ５００の構成を示す断面図である。図６に示すＴＦＴ５００のうち、実施形態に係るＴＦＴ１００と同一または対応する構成要素については同一の参照符号を付し、ＴＦＴ１００との相違点を中心に説明する。
【００７２】
図２および図４にそれぞれ示すＴＦＴ１００、３００では、半導体層１４１のチャネル領域１４１ｃがエッチングストッパ層によって保護されていなかった。このため、高濃度不純物膜をエッチングしてオーミックコンタクト層１６１、１６２を形成するときに、チャネル領域１４１ｃの半導体層１４１の一部が、オーバーエッチングによって除去される。この除去される半導体層１４１の膜厚を制御することは難しく、またチャネル領域１４１ｃの半導体層１４１の膜厚が薄くなると、抵抗値が高くなってオン電流が減少するという問題が生じる。
【００７３】
そこで、チャネル領域１４１ｃを覆うように、半導体層１４１の上面にエッチングストッパ層１５５を形成しておけば、高濃度不純物膜を除去するときに、チャネル領域１４１ｃの半導体層１４１がオーバーエッチングされることはない。なお、このエッチングストッパ層１５５として、例えばシリコン膜とのエッチング選択比が高いＳｉＮｘ膜（窒化シリコン）等が用いられる。このように、エッチングストッパ層１５５を設けることによって、半導体層１４１の成膜時の膜厚がエッチング後もそのまま維持される。このため、オン電流の制御がしやすくなる。
【００７４】
＜３  ＴＦＴの製造方法＞
＜３．１  ＴＦＴの製造方法の一実施形態＞
図７〜図９は、上記実施形態に係るＴＦＴ１００の製造方法を示す工程断面図である。まず、図７（ａ）に示すように、ガラス、石英、プラスチック等の透明な絶縁体からなる絶縁性基板１１０の表面に、Ｔｉ（チタン）／Ａｌ（アルミニウム）／Ｔｉからなる積層膜をスパッタ法により成膜する。次に、積層膜上にレジストを塗布し、露光および現像を行うことによってゲート電極１２１のエッチング時のマスクとなるレジストパターン（図示しない）を形成する。形成したレジストパターンをマスクとして、Ｔｉ、Ａｌ、Ｔｉの順にドライエッチングを行った後、レジストパターンを剥離する。この結果、基板１１０上にゲート電極１２１が形成される。
【００７５】
次に、ゲート電極１２１を覆うように、例えば膜厚が約４１０ｎｍのＳｉＮｘ膜からなるゲート絶縁膜１３０を形成する。ＳｉＮｘ膜は、ＳｉＨ4（モノシラン）、ＮＨ3（アンモニア）およびＮ2（窒素）の混合ガスを用いて、プラズマＣＶＤ法（Chemical Vapor Deposition）により成膜される。
【００７６】
ゲート絶縁膜１３０の表面に、微結晶シリコン膜からなる半導体膜１４０を成膜する。この半導体膜１４０は、平行平板型のプラズマＣＶＤ装置を用いて、例えば、チャンバ内の圧力を３Ｔｏｒｒ、ＳｉＨ4とＨ2の流量比を１：３００、ＲＦ電力を３ｋＷ／ｍ2となるような条件下で成膜される。なお、平行平板型のプラズマ装置を用いたＣＶＤ法の代わりに、高密度プラズマＣＶＤ法（ＩＣＰ（Inductively coupled Plasma）法、ＥＣＲ（Electron Cyclotron Resonance）法、表面波プラズマＣＶＤ法、ヘリコン波プラズマＣＶＤ法等の方式が含まれる）によって微結晶シリコン膜からなる半導体膜１４０を成膜してもよい。例えばＩＣＰ法で成膜する場合、半導体膜１４０は、チャンバ内の圧力が１０ｍＴｏｒｒ、ＳｉＨ4とＨ2の流量比が１：１、ＲＦ電力が２０ｋＷ／ｍ2となるような条件下で成膜される。
【００７７】
また、半導体膜１４０として、微結晶シリコン膜の代わりに多結晶シリコン膜を成膜してもよい。多結晶シリコン膜からなる半導体膜１４０は、非晶質シリコン膜を結晶化させることによって成膜される。非晶質シリコン膜は、平行平板型のプラズマ装置を用いて、例えば、チャンバ内の圧力を１Ｔｏｒｒ、ＳｉＨ4とＨ2の流量比を１：１、ＲＦ電力を１ｋＷ／ｍ2となるような条件下で成膜される。このようにして成膜された非晶質シリコン膜に、ＸｅＣｌ等のエキシマレーザを照射することにより結晶化させる。例えば、非晶質シリコンに照射するレーザ光のビーム幅を１ｍｍ程度、照射エネルギーを２５０ｍＪ／ｃｍ2とした場合、大きさが０．１〜０．３μｍの多結晶シリコン膜となる。なお、エキシマレーザの代わりに、他の固体レーザ（例えばＹＡＧレーザ光をＳＨＧ（Second Harmonic Generation）活性物質に入射させることにより放出される第２高調波のレーザ光）等を照射することにより結晶化させてもよい。また、非晶質シリコン膜に照射するレーザ光のビーム幅を１０μｍ程度、照射エネルギーを３５０ｍＪ／ｃｍ2とし、非晶質シリコン膜の固液界面を横方向に移動させることによって生じる温度差を利用して、膜面に沿って横方向に多結晶シリコン膜を成長（ラテラル成長）させてもよい。この場合、ゲート電極１２１上において熱伝導度が高くなるので、ゲート電極１２１上で多結晶シリコン膜が成長しやすくなる。
【００７８】
多結晶シリコン膜からなる半導体膜１４０は、非晶質シリコン膜を結晶化して成膜する代わりに、上述の方法で成膜された微結晶シリコン膜を結晶化することにより成膜してもよい。このようにして成膜された多結晶シリコン膜中のシリコンの結晶粒径はより大きくなるので、半導体膜１４０として使用すれば、ＴＦＴ１００のオン電流もより大きくすることができる。また、非晶質シリコン膜や微結晶シリコン膜をレーザ以外の加熱法で加熱することにより、固相成長させて結晶化してもよい。このような加熱法としては、ＲＴＡ（Rapid Thermal Annealing)法、フラッシュランプアニール法、または焼成炉による加熱法等がある。
【００７９】
さらに、プラズマＣＶＤ法または高密度プラズマＣＶＤ法を用いることにより、微結晶半導体膜をゲート絶縁膜１３０上に成膜し、成膜した微結晶半導体膜を結晶化することなく半導体膜１４０として使用することもできる。この場合、結晶化に必要な工程が不要になるので、ＴＦＴ１００の製造工程を短縮することができる。
【００８０】
半導体膜１４０を積層した後、プラズマＣＶＤ法により、Ｎ型不純物として例えばＰ（リン）が高濃度にドーピングされた微結晶シリコン膜からなる高濃度不純物膜１６０を積層する。具体的には、平行平板型プラズマ装置に、ＳｉＨ4（モノシラン）、Ｈ2（水素）およびＰＨ3（ホスフィン）の混合ガスを供給し、ＳｉＨ4に対するＰＨ3のガス流量を０．０１〜２％の範囲で調整して、シート抵抗が５０ｋ〜５００ｋΩ／□である微結晶シリコン膜を成膜する。
【００８１】
なお、高濃度不純物膜１６０として、微結晶シリコン膜の代わりに非晶質シリコン膜を積層してもよい。この場合、ＰＨ3とＳｉＨ4のガス流量を調整することにより、シート抵抗が５００ｋ〜５０００ｋΩ／□である非晶質シリコン膜を成膜する。
【００８２】
図７（ｂ）に示すように、スパッタ法によって、高濃度不純物膜１６０の上面に、例えばＭｏ（モリブデン）等からなる金属膜１７０を形成する。次に、図７（ｃ）に示すように、金属膜１７０の上面にレジスト膜２１０を形成し、ハーフトーンマスク１９０を使用して露光（以下、「ハーフトーン露光」という）する。
【００８３】
この明細書では、中間露光される領域に対応するマスク上の位置に複数のスリットを設け、スリットの幅に応じて光の強度を弱めるマスク（グレートーンマスクともいう）と、半透過膜で覆った半透過部によって光の強度を弱めるマスクをまとめてハーフトーンマスクという。図１０は、この実施形態に係る製造方法に使用されるハーフトーンマスクの模式的平面図である。図１０に示すハーフトーンマスク１９０には、光を遮光する遮光部１９１と、光を透過する透過部１９３と、複数のスリット１９４によって光の強度を弱める半透過部１９２が形成されている。
【００８４】
図７（ｃ）に示すように、チャネル領域１４１ｃとなるべき位置にハーフトーンマスク１９０の半透過部１９２を位置合わせし、ドレイン電極およびソース電極が形成されるべき位置に遮光部１９１を位置合わせして露光する。その結果、チャネル領域１４１ｃとなる領域のレジスト膜２１０は、透過部１９３を透過した光よりも強度が弱い光によって露光され、ドレイン電極およびソース電極が形成されるべき領域のレジスト膜２１０は露光されない。
【００８５】
ハーフトーン露光後に現像を行うと、ハーフトーンマスク１９０の半透過部１９２に対応するチャネル領域１４１ｃとなるべき位置では、レジスト膜２１０の一部が現像液に溶解し、図８（ｄ）に示すように、レジストパターン２２０の膜厚が薄くなる。遮光部１９１に対応するドレイン電極およびソース電極が形成されるべき位置では、レジスト膜２１０は現像液に溶解しないので、レジストパターン２２０の膜厚は厚いままである。一方、ハーフトーンマスク１９０の透過部１９３に対応する部分ではレジスト膜２１０が除去され、金属膜１７０の表面が露出している。このようなレジストパターン２２０をマスクとして、ドライエッチングにより、表面が露出された金属膜１７０、その下部の高濃度不純物膜１６０および半導体膜１４０を連続してエッチングする。
【００８６】
続いて図８（ｅ）に示すように、レジストパターン２２０のうち、半透過部１９２を透過した光によって露光された領域のみを除去するため、Ｏ2（酸素）ガスに高周波電力を印加して発生させたプラズマを発生させ、そのプラズマによりレジスト膜を灰化除去するアッシング（以下、「ハーフアッシング」という）を行う。ハーフアッシングによって、チャネル領域が形成されるべき領域では、レジストパターン２２０のうち膜厚の薄い部分が完全に除去され、金属膜１７０の表面が露出される。このとき、ハーフトーンマスクの遮光部１９１に対応するレジストパターン２２０の膜厚も若干薄くなるが、金属膜１７０をエッチングするときのマスクとして十分な膜厚のレジストパターン２３０が残されている。
【００８７】
図８（ｆ）に示すように、ハーフアッシングされて残ったレジストパターン２３０をマスクにして、金属膜１７０をドライエッチングし、ドレイン電極１７１およびソース電極１７２を形成する。その後、レジストパターン２３０を剥離する。次に、図９（ｇ）に示すように、レジストを塗布し、露光および現像を行うことによって、チャネル領域１４１ｃとなるべき領域上に開口部を有するレジストパターン２４０を形成する。
【００８８】
図９（ｈ）に示すように、レジストパターン２４０をマスクとして開口部に露出した高濃度不純物膜１６０をドライエッチングし、ギャップエッチ部２４３を形成する。このようにして形成されたギャップエッチ部２４３により、チャネル領域１４１ｃ上の高濃度不純物膜１６０が除去されて２つの高濃度不純物層に分離され、それぞれオーミックコンタクト層１６１、１６２になる。その後、レジストパターン２４０を剥離する。なお、高濃度不純物膜１６０を除去するときのオーバーエッチングによって、その下部の半導体層１４１もある程度エッチングされる。
【００８９】
図９（ｉ）に示すように、プラズマＣＶＤ法によって、ＴＦＴ１００の全体を覆うようにＳｉＮｘからなる保護膜１８０を形成する。その後、保護膜１８０に、ドレイン電極１７１の表面に達するコンタクトホール（図１（ｂ）の１６）を開口する。そして、保護膜１８０上に、ＩＴＯ（Indium Tin Oxide）等の透明な金属膜をスパッタ法によって形成し、透明な金属膜をパターンニングして画素電極（図１（ｂ）の１５）を形成する。その結果、コンタクトホール１６を介してドレイン電極１７１に接続された画素電極１５が形成される。
【００９０】
＜３．２  効果＞
以上のように、本実施形態の製造方法によれば、チャネル領域１４１ｃ上の金属膜１７０を除去するためのレジストパターンと、ドレイン電極１７１およびソース電極１７２をパターニングするためのレジストパターンとを、それぞれ異なるフォトマスクを使用して形成する代わりに、ハーフトーンマスク１９０を使用してレジストパターン２２０を形成するだけでよいので、フォトマスクの枚数を増やすことなくＬＤＤ領域１６５を形成することができる。
【００９１】
また高濃度不純物膜１６０中の不純物濃度を、成膜時のガス流量を調整することにより調整するので、イオン注入を行う必要がない。このため、イオン注入時にマスクとなるレジストパターンを形成する工程、イオン注入工程およびドーピングされた不純物イオンを活性化するためのアニール工程が不要になり、製造工程数の増加を抑えることができる。また絶縁性基板１１０が大型化すれば難しくなるイオン注入工程が不要になることによって、大型化した絶縁性基板１１０にも高濃度不純物膜１６０を容易に形成することができる。さらに、イオン注入によってドーピングされた不純物を活性化するための熱処理（約６００℃）が不要になるので、ＴＦＴ１００を低温プロセス（約３５０℃以下）で形成することができる。
【００９２】
さらに、ａ−Ｓｉ＿ＴＦＴの製造プロセスに追加すべき工程がほとんどないので、ａ−Ｓｉ＿ＴＦＴの製造ラインを利用することにより、新たな製造ラインを設ける必要がない。このため、ＴＦＴ１００の製造コストを低減することができる。
【００９３】
＜３．３  ＴＦＴの製造方法の第１の変形例＞
図１１〜図１３は、上述の実施形態のＴＦＴ１００の第１の変形例に係る製造方法を示す工程断面図である。図１１〜図１３に示すＴＦＴの製造工程のうち、図７〜図９に示す製造工程と同一または対応する製造工程については同一の参照符号を付し、図７〜図９に示す製造工程との相違点を中心に説明する。
【００９４】
図１１（ａ）に示す高濃度不純物膜１６０を形成するまでの製造工程は、図７（ａ）に示す製造工程と同一であるため、その説明を省略する。次に、図１１（ｂ）に示すように、高濃度不純物膜１６０上にレジストを塗布し、露光および現像を行うことによってレジストパターン（図示しない）を形成する。形成したレジストパターンをマスクとして、高濃度不純物膜１６０、半導体膜１４０およびゲート絶縁膜１３０の順にドライエッチングを行った後、レジストパターンを剥離する。この結果、ＴＦＴが形成されるべき領域にゲート絶縁膜１３０、半導体層１４１および高濃度不純物膜１６０が積層された積層膜が形成される。
【００９５】
図１１（ｃ）に示すように、スパッタ法によって、高濃度不純物膜１６０の上面に、例えばＭｏ（モリブデン）等からなる金属膜１７０を形成する。次に、図１２（ｄ）に示すように、金属膜１７０の上面にレジスト膜２１０を形成し、ハーフトーンマスク２９０を使用してハーフトーン露光をする。
【００９６】
図１４は、このハーフトーン露光に使用されるハーフトーンマスク２９０の模式的平面図である。図１４に示すハーフトーンマスク２９０には、光を遮光する遮光部２９１と、光を透過する透過部２９３と、複数のスリットによって光の強度を弱める半透過部２９２が形成されている。
【００９７】
図１２（ｄ）に示すように、チャネル領域１４１ｃとなるべき位置にハーフトーンマスク２９０の半透過部２９２および半透過部２９２によって挟まれた透過部２９３を位置合わせし、ドレイン電極およびソース電極が形成されるべき位置に遮光部２９１を位置合わせして露光する。この場合、チャネル領域１４１ｃ上のレジスト膜２１０のうち、透過部２９３に対応するレジスト膜は強い強度の光によって露光され、半透過部２９２に対応するレジスト膜は強度が弱められた光によって露光され、ドレイン電極１７１およびソース電極１７２が形成されるべき領域のレジスト膜は露光されない。
【００９８】
ハーフトーン露光後に現像を行うと、チャネル領域１４１ｃとなるべき位置のレジスト膜２１０のうち、強い強度の光によって露光されたレジスト膜は現像液に溶解し、強度が弱められた光によって露光されたレジスト膜はその一部が現像液に溶解するので、形成されるレジストパターン２８０は図１２（ｅ）に示すような形状になる。具体的には、レジストパターン２８０は、チャネル領域１４１ｃとなるべき位置に開口部を有する膜厚の薄いレジスト膜と、ドレイン電極１７１およびソース電極１７２が形成されるべき位置に膜厚の厚いレジスト膜を有するパターンとなる。ハーフトーンマスク２９０の透過部２９３に対応する部分ではレジスト膜２１０が除去され、金属膜１７０の表面が露出する。次に、図１２（ｆ）に示すように、レジストパターン２８０をマスクとして、ドライエッチングにより、表面が露出された金属膜１７０およびその下部の高濃度不純物膜１６０を連続してエッチングすることにより、ギャップエッチ部２８３を形成する。このようにして形成されたギャップエッチ部２８３により、高濃度不純物膜１６０は左右に分離され、オーミックコンタクト層１６１、１６２が形成される。なお、ドライエッチング時のオーバエッチングにより、半導体層１４１の表面もある程度エッチングされる。
【００９９】
続いて図１３（ｇ）に示すように、ギャップエッチ部２８３の左右に位置するレジストパターン２８０のうち強度が弱められた光によって露光された部分を除去するため、ハーフアッシングを行う。ハーフアッシングによって、チャネル領域１４１ｃが形成されるべき領域では、レジストパターン２２０のうち膜厚の薄い部分が完全に除去され、金属膜１７０の表面が露出される。このとき、ハーフトーンマスクの遮光部２９１に対応するレジストパターン２２０の膜厚も少し薄くなるが、金属膜１７０をエッチングするときのマスクとして十分な膜厚のレジストパターン２８５が残されている。
【０１００】
図１３（ｈ）に示すように、ハーフアッシングされて残ったレジストパターン２８５をマスクにして、金属膜１７０をドライエッチングし、ドレイン電極１７１およびソース電極１７２を形成する。その後、レジストパターン２８５を剥離する。次に、図１３（ｉ）に示すように、プラズマＣＶＤ法によって、ＴＦＴ１００の全体を覆うようにＳｉＮｘからなる保護膜１８０を形成する。その後のコンタクトホールを開口したり、画素電極を形成したりする製造工程は、上述の実施形態と同一であるので、その説明を省略する。
【０１０１】
次に、本変形例に係る製造方法の効果について、図７〜図９に示す実施形態に係る製造方法と比較しながら説明する。図７〜図９に示す製造方法では、図８（ｄ）に示すように、ハーフトーン露光によってレジストパターン２２０を形成し、レジストパターン２２０をハーフエッチングしたレジストパターン２３０をマスクとしてエッチングすることにより、ドレイン電極１７１およびソース電極１７２を形成する。さらに図９（ｇ）に示すように、新たにレジストパターン２４０を形成し、レジストパターン２４０をマスクとしてエッチングすることによりギャップエッチ部２４３を形成する。この場合、レジストパターン２２０、２４０を形成するためのフォトマスクは、ゲート電極１２１形成時に絶縁性基板１１０上に同時に形成されたマークに合わせてそれぞれアライメントされる。しかし、同じマークを使用してアライメントを行っても、アライメント装置の機械精度や画像読込み精度等のため、レジストパターン２２０とレジストパターン２４０のずれが±１μｍ程度生じる可能性がある。この場合、ＬＤＤ領域１６５のＬＤＤ長も１μｍ程度長くなったり、短くなったりする。一方、本発明によって形成されるＬＤＤ領域１６５のＬＤＤ長は０．５〜３μｍ程度であり、±１μｍ程度のずれは無視できない影響を与える。
【０１０２】
そこで、本変形例に係る製造方法においては、図１２（ｅ）に示すように、ハーフトーン露光によってレジストパターン２８０を形成し、レジストパターン２８０をマスクとしてエッチングすることによりギャップエッチ部２８３を形成する。さらに、レジストパターン２８０をハーフアッシングしてレジストパターン２８５とし、レジストパターン２８５をマスクとしてエッチングすることにより、ドレイン電極１７１およびソース電極１７２を形成する。この場合、図７〜図９に示す製造方法と異なり、ドレイン電極１７１とオーミックコンタクト層１６１との位置関係は、レジストパターン２８０のみによって決まるので、アライメント精度に基づくレジストパターンのずれを考慮する必要がない。なお、ハーフアッシングによりレジストパターン２８０のエッジ部が後退するので、ドレイン電極１７１およびソース電極１７２が若干細くなるが、その後退量を０．３μｍ以下に抑えることができるので、ＬＤＤ領域１６５のＬＤＤ長に与える影響を大幅に少なくすることができる。また、見込まれる後退量だけマスクのパターンをあらかじめリサイズ処理しておけば、ドレイン電極１７１およびソース電極１７２の寸法をほぼ設計値どおりに形成することもできる。
【０１０３】
また、ギャップエッチ部２８３を形成するためのレジストパターンと、ドレイン電極１７１およびソース電極１７２を形成するためのレジストパターンとを、ハーフトーン露光を利用することによって１枚のフォトマスクで形成することができるので、より一層マスク枚数を低減することができる。本変形例のその他の効果は、図７〜図９に示す実施形態に係る製造方法の効果と同一であるため、その説明を省略する。
【０１０４】
＜３．４  ＴＦＴの製造方法の第２の変形例＞
図１５〜図１６は、上述の実施形態のＴＦＴ１００の第２の変形例に係る製造方法を示す工程断面図である。図１５〜図１６に示す製造工程のうち、図７〜図９に示す製造工程と同一または対応する製造工程については同一の参照符号を付し、図７〜図９に示す製造工程との相違点を中心に説明する。
【０１０５】
図１５（ａ）に示す工程から図１５（ｂ）に示す高濃度不純物膜１６０を積層するまでの工程は、図７（ａ）に示すＴＦＴ１００の製造工程と同じであるので、その説明を省略する。高濃度不純物膜１６０上に形成されたレジストパターン（図示しない）をマスクとして、高濃度不純物膜１６０および半導体膜１４０を連続してドライエッチングする。この結果、ＴＦＴが形成されるべき領域の左右の領域では、高濃度不純物膜１６０および半導体膜１４０が除去されている。
【０１０６】
図１５（ｃ）に示すように、スパッタ法によって、基板１１０の全面に、例えばＭｏ（モリブデン）等からなる金属膜１７０を形成する。そして、金属膜１７０上にレジストを塗布し、露光および現像を行うことによって、ドレイン電極１７１およびソース電極１７２となるべき領域上にレジストパターン２５０を形成する。このレジストパターン２５０は、ゲート電極１２１の上方のチャネル領域１４１ｃとなるべき部分に開口部を有する。
【０１０７】
図１５（ｄ）に示すように、レジストパターン２５０をマスクとして、基板１１０をエッチャントに浸漬し、金属膜１７０をウエットエッチングする。このウエットエッチングに使用されるエッチャントは、レジストパターンの剥がれがなく、また金属膜１７０の下部の高濃度不純物膜１６０に対して十分なエッチング選択比を有する必要がある。このため、金属エッチャントとしてよく知られているＳＬＡエッチャント（組成；Ｈ3ＰＯ4（リン酸）：Ｈ2Ｏ：ＨＮＯ3（硝酸）：ＣＨ3ＣＯＯＨ（酢酸）＝１６：２：１：１）が使用される。続いて、高濃度不純物膜１６０をドライエッチングする。この結果、金属膜１７０はゲート電極１２１の左右に分離された金属層１７３、１７４になり、高濃度不純物膜１６０はオーミックコンタクト層１６１、１６２に分離される。なお、ドライエッチング時のオーバーエッチングによって、除去された高濃度不純物膜１６０の下部の半導体層１４１もある程度エッチングされる。
【０１０８】
図１５（ｅ）に示すように、金属層１７３、１７４を追加エッチングするため、基板１１０を再びＳＬＡエッチャントに浸漬する。金属層１７３、１７４は、レジストパターン２５０とオーミックコンタクト層１６１、１６２によってそれぞれ挟まれている。金属層１７３、１７４の端部は露出しているので、ＳＬＡエッチャントに浸漬されれば、端部からレジストパターン２５０に沿ってそれぞれ右および左方向に所定のエッチングレートでエッチングされていく。このため、ＳＬＡのエッチングレートを予め求めておけば、追加エッチングのエッチング時間を調整するだけで、金属層１７３、１７４の長さすなわちＬＤＤ長を所望の長さにすることができる。そして、図１２（Ｆ）に示すようにレジストパターン２５０を剥離する。
【０１０９】
その後のＴＦＴの製造工程は、図９（ｈ）および図９（ｉ）と同じであるので、その説明を省略する。
【０１１０】
このように、図１５（ｃ）に示すレジストパターン２５０を用いて、金属膜１７０および高濃度不純物膜１６０を左右に分離するだけでなく、分離された金属層１７３、１７４の長さを調整することができるので、金属層１７３、１７４の長さを調整するためのマスクを追加する必要がない。また、追加エッチングの時間を変えることにより金属層１７３、１７４のシフト量を調整することができるので、ＴＦＴのＬＤＤ長を容易に調整することができる。
【０１１１】
また、ａ−Ｓｉ＿ＴＦＴの製造プロセスに追加すべき工程がほとんどないので、新たな製造ラインを設ける必要がない。このため、ＴＦＴの製造コストを低減することができる。
【０１１２】
＜３．５  ＴＦＴの製造方法の第３の変形例＞
図１７〜図１８は、上述の実施形態のＴＦＴ１００の第３の変形例に係る製造方法を示す工程断面図である。図１７〜図１８に示すＴＦＴの製造工程のうち、図１５〜図１６に示す製造工程と同一または対応する製造工程については同一の参照符号を付し、図１５〜図１６に示す製造工程との相違点を中心に説明する。
【０１１３】
図１７（ａ）から、図１７（ｄ）に示す、高濃度不純物膜１６０をドライエッチングしてオーミックコンタクト層１６１、１６２を形成するまでの製造工程は、図１５（ａ）〜図１５（ｄ）に示す製造工程と同一であるため、その説明を省略する。次に、図１７（ｄ）に示すように、金属膜１７０および高濃度不純物膜１６０をドライエッチングするときにマスクとして使用したレジストパターン２６０を剥離する。
【０１１４】
図１８（ｅ）に示すように、レジストを塗布し、露光および現像を行うことによって、分離された左右の金属層１７５、１７６の上面にそれぞれ島状のレジストパターン２７０を新たに形成する。そして、レジストパターン２７０をマスクにして金属層１７５、１７６をエッチングすることにより、ドレイン電極１７１およびソース電極１７２をそれぞれ形成する。その後の製造工程は、図１２（ｇ）に示す製造工程と同一なので、その説明を省略する。
【０１１５】
このように、ａ−Ｓｉ＿ＴＦＴの製造プロセスに追加すべき工程がほとんどないので、新たな製造ラインを設ける必要がない。このため、ＴＦＴの製造コストを低減することができる。
【０１１６】
＜４．  その他＞
上記実施形態およびその変形例に係るＴＦＴ１００、３００、４００、５００では、半導体層１４１およびオーミックコンタクト層１６１、１６２はシリコン膜によって形成されているとしたが、ＳｉＧｅ（シリコンゲルマニウム）膜またはＳｉＣ（炭化シリコン）膜等の半導体膜によって形成されていてもよい。
【０１１７】
上記実施形態およびその変形例に係るＴＦＴ１００、３００、４００、５００は、Ｎチャネル型ＴＦＴとして説明したが、Ｐチャネル型ＴＦＴであってもよい。なお、Ｐチャネル型ＴＦＴの場合、オーミックコンタクト層１６１、１６２にはＰ型不純物がドーピングされている。
【０１１８】
また、上記実施形態およびその変形例に係るＴＦＴ１００、３００、４００、５００は、液晶表示装置１０で使用される場合、画素用ＴＦＴとして使用される場合が多いが、ドライバモノリシック表示装置の駆動回路用ＴＦＴとして用いることもできる。さらに、ＴＦＴ１００、３００、４００、５００は、液晶表示装置だけでなく、有機ＥＬ（Organic Electro Luminescence）表示装置にも使用される。
【符号の説明】
【０１１９】
１０…液晶表示装置
１００、３００、４００、５００…ＴＦＴ
１１０…絶縁性基板
１２１…ゲート電極
１３０…ゲート絶縁膜
１４１…半導体層
１４１ｄ…ドレイン領域
１４１ｃ…チャネル領域
１４１ｓ…ソース領域
１５１、１５２、１５５…非晶質シリコン層
１５５…エッチングストッパ層
１６０…高濃度不純物膜
１６１、１６２…オーミックコンタクト層
１６５…ＬＤＤ領域
１７０…金属膜
１７１…ドレイン電極
１７２…ソース電極
１９０、２９０…ハーフトーンマスク
２２０、２５０、２８０、２８５…レジストパターン
２４３、２８３…ギャップエッチ部
【図１】
2010182716.tif 000003
【図２】
2010182716.tif 000004
【図３】
2010182716.tif 000005
【図４】
2010182716.tif 000006
【図５】
2010182716.tif 000007
【図６】
2010182716.tif 000008
【図７】
2010182716.tif 000009
【図８】
2010182716.tif 000010
【図９】
2010182716.tif 000011
【図１０】
2010182716.tif 000012
【図１１】
2010182716.tif 000013
【図１２】
2010182716.tif 000014
【図１３】
2010182716.tif 000015
【図１４】
2010182716.tif 000016
【図１５】
2010182716.tif 000017
【図１６】
2010182716.tif 000018
【図１７】
2010182716.tif 000019
【図１８】
2010182716.tif 000020
【図１９】
2010182716.tif 000021
【図２０】
2010182716.tif 000022
【図２１】
2010182716.tif 000023
【図２２】
2010182716.tif 000024