(57)【要約】【課題】少ない本数の信号線でクロックとデータを高速に安定して伝送することが可能な情報処理装置を提供すること。【解決手段】ビット列を符号化して振幅がａ１で伝送速度がｂのデータ信号を生成する符号化部（３０１）と、周波数がｂ／Ｋ（Ｋは所定の自然数）、振幅がａ２（＞ａ１）でデューティ比が小さいクロックを前記符号化部（３０１）で生成されたデータ信号に同期加算して伝送信号を生成する信号生成部（３０１）と、前記信号生成部（３０１）で生成された伝送信号を伝送する信号伝送部（２０６）と、を備える、情報処理装置（１４０）が提供される。【選択図】図７
2010147943.tif 000002
【特許請求の範囲】
【請求項１】
ビット列を符号化して振幅がａ１で伝送速度がｂのデータ信号を生成する符号化部と、
周波数がｂ／Ｋ（Ｋは所定の自然数）、振幅がａ２（＞ａ１）でデューティ比が小さいクロックを前記符号化部で生成されたデータ信号に同期加算して伝送信号を生成する信号生成部と、
前記信号生成部で生成された伝送信号を伝送する信号伝送部と、
を備える、情報処理装置。
【請求項２】
前記情報処理装置は、所定の伝送線路で接続された第１及び第２のモジュールを含み、
前記第１のモジュールは、前記符号化部、前記信号生成部、前記信号伝送部を有し、
前記信号伝送部は、前記所定の伝送線路を通じて前記伝送信号を伝送し、
前記第２のモジュールは、
前記所定の伝送線路を通じて伝送された伝送信号から周波数ｂ／Ｋのクロック成分を抽出するクロック成分抽出部と、
前記クロック成分抽出部で抽出された前記周波数ｂ／Ｋのクロック成分をＫ逓倍して周波数ｂのクロック成分を生成する周波数変換部と、
前記伝送信号に基づいて検出されるデータ信号から、前記周波数変換部で生成された周波数ｂのクロック成分を用いて前記ビット列を復号する復号部と、
を有する、請求項１に記載の情報処理装置。
【請求項３】
前記符号化部は、直流成分を含まない符号形状に前記ビット列を符号化して前記データ信号を生成する、請求項２に記載の情報処理装置。
【請求項４】
前記所定の伝送線路は、電源線であり、
前記信号伝送部は、前記信号生成部で生成された伝送信号を直流電源に重畳して伝送する、請求項３に記載の情報処理装置。
【請求項５】
前記符号化部は、前記ビット列をバイポーラ符号、ＡＭＩ（Ａｌｔｅｒｎａｔｅ  Ｍａｒｋ  Ｉｎｖｅｒｓｉｏｎ）符号、又はパーシャル・レスポンス符号に符号化して前記データ信号を生成する、請求項３に記載の情報処理装置。
【請求項６】
前記ビット列は、ＲＧＢ信号、水平同期信号、垂直同期信号を含むビデオ信号である、請求項１に記載の情報処理装置。
【請求項７】
前記符号化部は、パケット毎に前記ビット列の先頭Ｔ（Ｔ≧１）ビットに周波数ｂ／Ｋのクロック成分となる所定のビット値を付加し、
前記信号生成部は、前記符号化部で所定のビット値が付加された先頭ビットに振幅ａ２が同期するように前記データ信号に前記クロックを同期加算して伝送信号を生成する、請求項１に記載の情報処理装置。
【請求項８】
前記周波数ｂ／Ｋのクロック成分となる所定のビット値は、パケット毎に正負が交互に切り替わる、請求項７に記載の情報処理装置。
【請求項９】
ビット列が符号化され、振幅がａ１で伝送速度がｂのデータ信号が生成される符号化ステップと、
周波数がｂ／Ｋ（Ｋは所定の自然数）、振幅がａ２（＞ａ１）でデューティ比が小さいクロックが前記符号化ステップで生成されたデータ信号に同期加算されて伝送信号が生成される信号生成ステップと、
前記信号生成ステップで生成された伝送信号が伝送される信号伝送ステップと、
を含む、信号伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、及び信号伝送方法に関する。
【背景技術】
【０００２】
携帯電話やノート型のパーソナルコンピュータ（以下、ノートＰＣ）等の情報処理装置は、ユーザが操作する本体部分と、情報が表示される表示部分とを接続するヒンジ部分に可動部材が用いられていることが多い。ところが、ヒンジ部分には多数の信号線や電力線が配線されており、配線の信頼性を維持する工夫が求められる。まず、考えられるのが、ヒンジ部分を通る信号線の数を減らすことである。そこで、本体部分と表示部分との間においては、パラレル伝送方式ではなく、シリアル伝送方式でデータの伝送処理が行われるようにする。シリアル伝送方式を用いると、信号線の本数が低減されると共に、さらに電磁妨害（ＥＭＩ；Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）が低減されるという効果も得られる。
【０００３】
さて、シリアル伝送方式の場合、データは符号化されてから伝送される。その際、符号化方式としては、例えば、ＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）符号方式やマンチェスタ符号方式、或いは、ＡＭＩ（Ａｌｔｅｒｎａｔｅ  Ｍａｒｋ  Ｉｎｖｅｒｓｉｏｎ）符号方式等が用いられる。例えば、下記の特許文献１には、バイポーラ符号の代表例であるＡＭＩ符号を利用してデータ伝送する技術が開示されている。また、同文献には、データクロックを信号レベルの中間値で表現して伝送し、受信側で信号レベルに基づいてデータクロックを再生する技術が開示されている。
【０００４】
【特許文献１】特開平３−１０９８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ノートＰＣのような情報処理装置においては、上記の符号を用いるシリアル伝送方式を用いても、依然としてヒンジ部分に配線される信号線の本数が多い。例えば、ノートＰＣの場合、表示部分に伝送されるビデオ信号の他、ＬＣＤを照明するためのＬＥＤバックライトに関する配線が存在し、これらの信号線を含めると数十本程度の信号線がヒンジ部に配線されることになる。（なお、上記のＬＣＤは、Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙの略である。また、上記のＬＥＤは、Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅの略である。）
【０００６】
そこで、本件発明者は、直流成分を含まず、かつ、受信信号からクロック成分を容易に抽出することが可能な符号化技術（以下、新方式）を開発した。この符号化技術を用いて生成された信号は、直流成分を含む信号に重畳して伝送できる。さらに、同信号から受信側でクロックを再生することが可能である。そのため、複数の信号線を纏めることが可能になり、信号線の本数を減らすことができる。
【０００７】
一方で、最近では要求されるデータ伝送速度が飛躍的に向上しており、シリアル伝送方式において高速で安定したデータ伝送の実現が求められている。例えば、ノートＰＣに解像度がＵＸＧＡのディスプレイが搭載されている場合、本体側からディスプレイ側にビデオ信号が伝送される際に求められる伝送速度は３Ｇｂｐｓ程度にもなる（図１１を参照）。また、携帯電話にも解像度がＶＧＡ以上のディスプレイが搭載されるようになってきており（図１１を参照）、高速かつ安定的にデータを伝送する技術が求められている。（なお、ＵＸＧＡは、Ｕｌｔｒａ  ｅＸｔｅｎｄｅｄ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙの略である。また、ＶＧＡは、Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙの略である。）こうした理由から、クロックと共にデータを伝送する新方式においても、高速で安定したデータ伝送の実現が求められる。
【０００８】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、クロックと共に高速に安定してデータを伝送することが可能な、新規かつ改良された情報処理装置、及びモード切り替え方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある観点によれば、ビット列を符号化して振幅がａ１で伝送速度がｂのデータ信号を生成する符号化部と、周波数がｂ／Ｋ（Ｋは所定の自然数）、振幅がａ２（＞ａ１）でデューティ比が小さいクロックを前記符号化部で生成されたデータ信号に同期加算して伝送信号を生成する信号生成部と、前記信号生成部で生成された伝送信号を伝送する信号伝送部と、を備える、情報処理装置が提供される。
【００１０】
また、前記情報処理装置は、所定の伝送線路で接続された第１及び第２のモジュールで構成されていてもよい。この場合、前記第１のモジュールは、前記符号化部、前記信号生成部、前記信号伝送部を有する。そして、前記信号伝送部は、前記所定の伝送線路を通じて前記伝送信号を伝送する。また、前記第２のモジュールは、前記所定の伝送線路を通じて伝送された伝送信号から周波数ｂ／Ｋのクロック成分を抽出するクロック成分抽出部と、前記クロック成分抽出部で抽出された前記周波数ｂ／Ｋのクロック成分をＫ逓倍して周波数ｂのクロック成分を生成する周波数変換部と、前記伝送信号に基づいて検出されるデータ信号から、前記周波数変換部で生成された周波数ｂのクロック成分を用いて前記ビット列を復号する復号部と、を有する。
【００１１】
また、前記符号化部は、直流成分を含まない符号形状に前記ビット列を符号化して前記データ信号を生成するように構成されていてもよい。
【００１２】
また、前記所定の伝送線路は、電源線であってもよい。この場合、前記信号伝送部は、前記信号生成部で生成された伝送信号を直流電源に重畳して伝送する。
【００１３】
また、前記符号化部は、前記ビット列をバイポーラ符号、ＡＭＩ（Ａｌｔｅｒｎａｔｅ  Ｍａｒｋ  Ｉｎｖｅｒｓｉｏｎ）符号、又はパーシャル・レスポンス符号に符号化して前記データ信号を生成するように構成されていてもよい。
【００１４】
また、前記ビット列は、ＲＧＢ信号、水平同期（ＨＳＹＮＣ）信号、垂直同期（ＶＳＹＮＣ）信号を含むビデオ信号であってもよい。
【００１５】
また、前記符号化部は、パケット毎に前記ビット列の先頭Ｔ（Ｔ≧１）ビットに周波数ｂ／Ｋのクロック成分となる所定のビット値を付加するように構成されていてもよい。この場合、前記信号生成部は、前記符号化部で所定のビット値が付加された先頭ビットに振幅ａ２が同期するように前記データ信号に前記クロックを同期加算して伝送信号を生成する。
【００１６】
また、前記周波数ｂ／Ｋのクロック成分となる所定のビット値は、パケット毎に正負が交互に切り替わるように構成されていてもよい。
【００１７】
また、上記課題を解決するために、本発明の別の観点によれば、ビット列が符号化され、振幅がａ１で伝送速度がｂのデータ信号が生成される符号化ステップと、周波数がｂ／Ｋ（Ｋは所定の自然数）、振幅がａ２（＞ａ１）でデューティ比が小さいクロックが前記符号化ステップで生成されたデータ信号に同期加算されて伝送信号が生成される信号生成ステップと、前記信号生成ステップで生成された伝送信号が伝送される信号伝送ステップと、を含む、信号伝送方法が提供される。
【００１８】
また、上記課題を解決するために、本発明の別の観点によれば、上記の情報処理装置が備える各構成要素の機能をコンピュータに実現させるためのプログラムが提供されうる。さらに、当該プログラムが記録されたコンピュータにより読み取り可能な記録媒体が提供されうる。
【発明の効果】
【００１９】
以上説明したように本発明によれば、クロックと共に高速に安定してデータを伝送することが可能になる。
【発明を実施するための最良の形態】
【００２０】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２１】
［説明の流れについて］
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図１を参照しながら、シリアル伝送方式を採用した携帯電話１００の構成について説明する。次いで、図２を参照しながら、上記の新方式を採用した情報処理装置１２０（例えば、ノートＰＣ）の構成について説明する。次いで、図３を参照しながら、情報処理装置１２０の機能構成について、より詳細に説明する。この中で、図４〜図６を参照しながら、新方式の符号化方法、及び当該符号化方法により生成される信号の特性について、より詳細に説明する。
【００２２】
さらに、新方式における技術的課題について説明した後で、図７を参照しながら、当該技術的課題を解決することが可能な本発明の一実施形態に係る情報処理装置１４０の機能構成について説明する。この中で、図８〜図１０を参照しながら、同実施形態に係る符号化方法、及び当該符号化方法により生成される信号の特性について、より詳細に説明する。最後に、同実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。
【００２３】
（説明項目）
１：新方式について
１−１：シリアル伝送方式を採用した携帯電話１００の構成
１−２：シリアル伝送方式を採用した情報処理装置１２０の構成
１−３：新方式の技術を適用した情報処理装置１２０の機能構成
２：実施形態
２−１：情報処理装置１４０の機能構成
２−２：符号化／復号方法について
２−３：まとめ
【００２４】
＜１：新方式について＞
まず、本発明の一実施形態に係る技術について詳細な説明をするに先立ち、同実施形態に係る技術的基盤となる新方式について説明する。
【００２５】
［１−１：シリアル伝送方式を採用した携帯電話１００の構成］
まず、図１を参照しながら、シリアル伝送方式を採用した携帯電話１００の構成例について簡単に説明する。図１は、シリアル伝送方式を採用した携帯電話１００の構成例を示す説明図である。但し、以下で説明する技術の適用範囲は、携帯電話に限定されるものではない。
【００２６】
図１に示すように、携帯電話１００は、主に、表示部１０１と、接続部１０２と、操作部１０３と、液晶部１０４（ＬＣＤ）と、を有する。さらに、携帯電話１００は、ベースバンドプロセッサ１０５（ＢＢＰ）と、シリアライザ１１１と、デシリアライザ１１２と、シリアル信号線路１１３と、を有する。
【００２７】
携帯電話１００は、接続部１０２に配線されたシリアル信号線路１１３を通じてシリアル伝送方式によりビデオ信号を伝送する。そのため、操作部１０３には、ベースバンドプロセッサ１０５から出力されたビデオ信号（パラレル信号）をシリアル化するためのシリアライザ１１１が設けられている。一方、表示部１０１には、シリアル信号線路１１３を通じて伝送されたシリアル信号をパラレル化するためのデシリアライザ１１２が設けられている。
【００２８】
シリアライザ１１１は、ベースバンドプロセッサ１０５から出力され、かつ、パラレル信号線路を通じて入力されたパラレル信号をシリアル信号に変換する。シリアライザ１１１により変換されたシリアル信号は、シリアル信号線路１１３を通じてデシリアライザ１１２に伝送される。そして、デシリアライザ１１２は、入力されたシリアル信号を元のパラレル信号に復元し、パラレル信号線路を通じて液晶部１０４に入力する。シリアル信号線路１１３には、例えば、ＮＲＺ符号方式で符号化されたデータ信号が伝送される。但し、データ信号とクロック信号とが一緒に伝送される場合もある。
【００２９】
なお、シリアル信号線路１１３の配線数ｋは、パラレル信号線路の配線数ｎよりも大幅に少ない（ｋ≪ｎ）。例えば、配線数ｋは、数本程度にまで低減することができる。そのため、シリアル信号線路１１３が配線される接続部１０２の可動範囲に関する自由度は、接続部１０２にパラレル信号線路を配線する場合に比べて非常に大きくなる。例えば、携帯電話１００を利用してテレビジョン放送等を視聴する場合において、表示部１０１の配置がユーザから見て横長になるように携帯電話１００を変形させることができるようになる。こうした自由度の向上に伴い、携帯電話１００の用途が広がり、通信端末としての各種機能に加えて、映像や音楽の視聴等、様々な利用形態が生まれる。さらに、信号線の信頼性を大きく向上させることができる。
【００３０】
このように、シリアル伝送方式を携帯電話１００に適用することで、大きな効果が得られる。このような効果は、シリアル伝送方式をノートＰＣのような他の電子機器に適用した場合にも得られる。例えば、図２に示すような情報処理装置１２０に適用した場合、ヒンジ部分に相当する接続部１０２に配線された信号線の信頼性を大きく向上させることができる。特に、携帯電話１００よりも大型の液晶部１０４を搭載する情報処理装置１２０においては、携帯電話１００よりも多くの信号線が接続部１０２に配線されている。そのため、接続部１０２に配線された信号線の信頼性を向上させることが特に重要な課題となる。
【００３１】
［１−２：シリアル伝送方式を採用した情報処理装置１２０の構成］
図２に示すように、上記の携帯電話１００と同様、情報処理装置１２０には、本体側にシリアライザ１１１が搭載され、さらに、ディスプレイ側にデシリアライザ１１２が搭載される。そして、本体側からディスプレイ側へとシリアル化されたビデオ信号が伝送される。但し、液晶部１０４の解像度が高いために、本体側からディスプレイ側へと伝送されるビデオ信号の伝送速度が非常に大きくなる。例えば、解像度がＵＸＧＡの場合、ディスプレイ側へと伝送されるシリアルデータは、３Ｇｂｐｓ程度の伝送速度で伝送される。
【００３２】
このように非常に高速な伝送速度でデータを伝送する場合、１つのデータを複数の分割データに分けて伝送する方法が用いられる。このとき、複数の信号線を用いて個々の分割データが１Ｇｂｐｓ程度の伝送速度で伝送される。また、本体側からディスプレイ側へと伝送されるビデオ信号は、所定の符号化方式で符号化されてから伝送される。そのため、ディスプレイ側でビデオ信号を復号するために用いるビデオ信号のクロックも本体側からディスプレイ側に伝送される。また、本体側からディスプレイ側へと電源が供給される。そのため、本体側とディスプレイ側とを接続する接続部１０２には、電源供給や信号伝送に用いられる多芯の細線同軸ケーブルが配線されている。
【００３３】
例えば、接続部１０２内の配線を通じて伝送される信号としては、ビデオ信号以外にもバックライト照明用の信号が多く存在する。そのため、接続部１０２内の配線は、電源線、グランド、及びその他の制御信号用の信号線を含めると２０本以上になる。こうした信号線の数を低減させるために、例えば、バックライト照明用に用いるＬＥＤの駆動回路（以下、ＬＥＤドライバ）を本体側ではなく、ディスプレイ側に実装する方法が考えられる。このような実装方法を用いると、ＬＥＤドライバの出力信号を伝送するために用いる信号線の分だけ信号線を削減することが可能になる。
【００３４】
しかし、ノートＰＣ等の情報処理装置１２０においては、ディスプレイ部分の薄型化、及び画面額縁の低面積化がデザイン性を高める上で非常に重要である。そのため、可能な限りディスプレイ側の部品実装面積を低減させることが求められる。こうした理由から、ＬＥＤドライバは本体側に実装される。そのため、ビデオ信号をシリアル化しても、接続部１０２の配線数は十分に低減されない。その結果、接続部１０２の可動範囲の自由度が制限されると共に、接続部１０２を通る配線において断線事故が発生する危険性が依然として小さくない。こうした理由から、少しでも接続部１０２の配線数を低減させるための工夫が求められているのである。
【００３５】
［１−３：新方式の技術を適用した情報処理装置１２０の機能構成］
そこで、本件発明者は、直流電源のような直流成分を含む信号にビデオ信号及びクロックを重畳して送信し、受信側でＰＬＬを用いずにビデオ信号及びクロックを復元することが可能な技術を開発した。この技術を用いることにより、直流成分を含むＬＥＤ制御用の信号等にビデオ信号及びクロックを重畳して伝送することができるようになり、接続部１０２の配線数を大幅に低減させることが可能になる。以下、この技術のことを新方式と呼ぶ。
【００３６】
図２に示した情報処理装置１２０に新方式の技術を適用すると、情報処理装置１２０の機能構成は、図３に示すようなものになる。図３は、新方式に係る情報処理装置１２０の機能構成例を示す説明図である。但し、図３は、シリアライザ１１１、及びデシリアライザ１１２の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。
【００３７】
（シリアライザ１１１）
まず、シリアライザ１１１について説明する。図３に示すように、シリアライザ１１１は、Ｐ／Ｓ変換部２０１と、ＰＬＬ部２０２と、エンコーダ２０３と、タイミング制御部２０４と、送信バッファ２０５と、重畳部２０６と、を有する。なお、シリアライザ１１１は、同軸ケーブル２０７を介してデシリアライザ１１２に接続されている。
【００３８】
図３に示すように、シリアライザ１１１には、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ１１１に入力されたパラレル信号は、Ｐ／Ｓ変換部２０１によりシリアル信号に変換される。Ｐ／Ｓ変換部２０１から出力されたシリアル信号は、エンコーダ２０３に入力される。シリアル信号が入力されると、エンコーダ２０３は、そのシリアル信号にヘッダ等を付加し、所定の符号化方式で符号化する。
【００３９】
一方、シリアライザ１１１に入力されたパラレル信号用クロックは、ＰＬＬ部２０２に入力される。ＰＬＬ部２０２は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部２０１、及びタイミング制御部２０４に入力する。タイミング制御部２０４は、入力されるシリアル信号用クロックに基づいてエンコーダ２０３によるシリアル信号の送信タイミングを制御する。
【００４０】
ここで、図４を参照しながら、エンコーダ２０３における符号化信号の生成方法について、より詳細に説明する。図４は、新方式に係る符号化方法の一例を示す説明図である。なお、図４には、１００％デューティのＡＭＩ符号をベースとする符号の生成方法が記載されている。しかし、新方式の適用範囲はこれに限定されず、ＡＭＩ符号と同等の特性を有する符号に対しても同様に適用可能である。例えば、バイポーラ符号やパーシャル・レスポンス符号等にも適用できる。
【００４１】
図４の（Ｃ）に示された信号が新方式の符号化方法で符号化された信号である。この信号は、データ１を複数の電位Ａ１（−１、−３、１、３）で表現し、データ０を電位Ａ１とは異なる複数の電位Ａ２（−２、２）で表現したものである。但し、この信号は、極性反転するように構成されており、さらに、連続して同じ電位とならないように構成されている。例えば、ビット間隔Ｔ６、…、Ｔ９においてデータ０が続く区間を参照すると、電位が−２、２、−２、２となっている。このような符号を利用することで、同じデータ値が連続して現れても、立ち上がり、立ち下がりの両エッジを検出してクロック成分を再生することが可能になる。
【００４２】
さて、エンコーダ２０３は、上記のような符号を生成するため、加算器ＡＤＤを備えている。図４に示すように、エンコーダ２０３は、例えば、入力されたシリアル信号を直流成分が含まれない符号（Ａ）に符号化して加算器ＡＤＤに入力する。図４では、符号（Ａ）として、データ１の時に振幅１又は−１をとり、データ０の時に振幅０をとるＡＭＩ符号が例示されている。また、符号（Ａ）の伝送速度はＦｂであり、ビット間隔は１／Ｆｂである。なお、直流成分を含まない符号（Ａ）としては、例えば、マンチェスタ符号、パーシャル・レスポンス符号（例えば、ＰＲ（１，−１）、…、ＰＲ（１，０，…，−１））、バイポーラ符号等を用いることもできる。
【００４３】
エンコーダ２０３は、符号（Ａ）の伝送速度Ｆｂの半分の周波数（周期：２／Ｆｂ）を持つクロック（Ｂ）を生成して加算器ＡＤＤに入力する。但し、クロックの振幅は、符号（Ａ）のＮ倍（Ｎ＞１；図４の例ではＮ＝２）とする。そして、エンコーダ２０３は、加算器ＡＤＤにより符号（Ａ）とクロック（Ｂ）とを加算して符号（Ｃ）を生成する。このとき、符号（Ａ）とクロック（Ｂ）とはエッジを揃えて同期加算される。
【００４４】
再び図３を参照する。上記のようにしてエンコーダ２０３により符号化されたシリアル信号（符号（Ｃ））は、送信バッファ２０５を介して重畳部２０６に入力される。シリアル信号が入力されると、重畳部２０６は、そのシリアル信号に直流電源を重畳して重畳信号を生成する。重畳部２０６で生成された重畳信号は、同軸ケーブル２０７を通じてデシリアライザ１１２に伝送される。
【００４５】
（デシリアライザ１１２）
次に、デシリアライザ１１２について説明する。図３に示すように、デシリアライザ１１２は、受信バッファ２０９と、Ｓ／Ｐ変換部２１２と、タイミング制御部２１３と、クロック検出部２１１と、デコーダ２１０と、を有する。
【００４６】
上記の通り、デシリアライザ１１２には、同軸ケーブル２０７を通じて重畳信号が伝送される。この重畳信号は、分離部２０８に入力され、シリアル信号と直流電源とに分離される。分離部２０８で分離された直流電源は、ディスプレイ側の各構成要素で駆動用の電源として利用される。また、シリアル信号は、受信バッファ２０９を介してデコーダ２１０、及びクロック検出部２１１に入力される。デコーダ２１０は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、所定の符号化方式に基づいて符号化されたシリアル信号を復号する。
【００４７】
ここで、再び図４を参照しながら、デコーダ２１０による復号方法について説明する。上記の通り、シリアル信号は、エンコーダ２０３により、図４の（Ｃ）に示す符号形状に符号化されている。そこで、デコーダ２１０は、入力された信号の振幅がＡ１（−１、−３、１、３）であるか、Ａ２（−２、２）であるかを判定することで、元のシリアル信号を復号することができる。
【００４８】
データ１に対応する振幅Ａ１（−１、−３、１、３）と、データ０に対応する振幅Ａ２（−２、２）とを判定するためには、図４の（Ｃ）に示す４つの閾値（Ｌ１、Ｌ２、Ｌ３、Ｌ４）が用いられる。但し、図４の例では、２＜Ｌ１≦３、１＜Ｌ１≦２、−２≦Ｌ３＜−１、−３≦Ｌ４＜−２に設定されている。デコーダ２１０は、入力された信号の振幅と上記の４つの閾値とを比較し、振幅がＡ１（−１、−３、１、３）であるか、或いは、Ａ２（−２、２）であるかを判定して元のシリアル信号を復号する。
【００４９】
なお、データ１、０を判定するために４つの閾値Ｌ１、Ｌ２、Ｌ３、Ｌ４が必要になるが、符号（Ｃ）を絶対値回路に通してマイナス側をプラス側に折り返せば、データの判定に用いる閾値の数を２つに減らすこともできる。データ判定に用いる閾値の数を減らす工夫については、絶対値回路を用いる方法の他にも種々の方法が考えられる。例えば、符号（Ｃ）からクロック（Ｂ）を差し引いた上でデータ判定を行う方法も、その一例である。このように、符号（Ｃ）からデータ判定を行う方法について種々の変形が可能である。
【００５０】
再び図３を参照する。デコーダ２１０により復号されたシリアル信号はＳ／Ｐ変換部２１２に入力される。Ｓ／Ｐ変換部２１２は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部２１２で変換されたパラレル信号は、液晶部１０４に出力される。
【００５１】
一方、クロック検出部２１１は、入力された信号からクロック成分を検出する。具体的には、クロック検出部２１１が、入力された信号の振幅と閾値Ｌ０（電位０）とを比較して振幅の極性反転を検出し、検出された極性反転の周期に基づいてクロック成分を検出する。クロック検出部２１１により検出されたクロックは、デコーダ２１０、及びタイミング制御部２１３に入力される。タイミング制御部２１３は、クロック検出部２１１から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部２１３に入力されたクロック（Ｐ−ＣＬＫ）は液晶部１０４に出力される。
【００５２】
このように、クロックを同期加算して生成した信号を伝送することで、信号からクロック成分を容易に抽出することができるようになる。クロック抽出の際にＰＬＬを用いないため、ディスプレイ側にＰＬＬを設けない分だけ回路規模を節約できると共に、消費電力を低減することができる。従って、新方式の技術は、携帯電話等の低消費電力化が重要な機器において好適に用いられる。また、直流成分を含まない符号形状に符号化することで、電源のような直流成分を含む信号に重畳して伝送することが可能になる。その結果、直流成分を含む信号の伝送線路にビデオ信号等を重畳して伝送することが可能になり、信号線の本数を低減させることができる。
【００５３】
（周波数特性について）
なお、新方式で用いる符号の周波数スペクトラムは、例えば、図５に示すような形状になる。エンコーダ２０３の加算器ＡＤＤで加算されたクロックの周波数Ｆｂ／２、及び奇数倍の高調波部分（３Ｆｂ／２、…）に線スペクトルが現れ、それに加えてＡＭＩ符号のブロードな周波数スペクトラムが現れる。この周波数スペクトラムは、直流成分を含まず、周波数Ｆｂ／２近傍にピークを持つ。さらに、この周波数スペクトラムは、周波数Ｆｂ、２Ｆｂ、３Ｆｂ、…でヌルとなる。
【００５４】
（信号波形について：新方式の課題）
上記の通り、新方式で用いる符号の周波数スペクトラムには、クロック周波数Ｆｂ／２の奇数倍の高調波成分が線スペクトラムとして現れる。そのため、ＥＭＩを抑制するために高域成分をカットするローパスフィルタが必要とされる。また、デシリアライザ１１２で受信した信号は、高域特性が無限ではないバッファやアンプ等を通過する。そのため、実際には、図６に示すような先が丸まった形状のアイパタンが観測される。
【００５５】
このアイパタンには、図６に示すように、ジッタＴｊが含まれる。ジッタＴｊが含まれると、クロック検出部２１１でクロックを抽出する際、ジッタＴｊの分だけ誤差が生じてしまう。その結果、伝送誤りが発生し易くなってしまう。ジッタＴｊの影響を低減させる方法としては、クロック検出部２１１で検出されたクロック成分を周波数Ｆｂ／２のバンドパスフィルタに通す方法が考えられる。しかし、バンドパスフィルタを設ける場合、通過帯域が固定されてしまうため、伝送速度のスケーラビリティが失われてしまう。そこで、バンドパスフィルタを用いずにジッタＴｊの影響を低減させつつ、クロック成分を含む信号を高速で安定的に伝送する工夫が求められる。
【００５６】
＜２：実施形態＞
本発明の一実施形態について説明する。本実施形態は、少ない信号線でデータ及びクロックを高速かつ安定的に伝送する方法を提案するものである。
【００５７】
［２−１：情報処理装置１４０の構成］
まず、図７を参照しながら、本実施形態に係る情報処理装置１４０の機能構成について説明する。図７は、本実施形態に係る情報処理装置１４０の機能構成例を示す説明図である。但し、図３は、シリアライザ１１１、及びデシリアライザ１１２の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、上記の情報処理装置１２０と実質的に同一の機能を有する構成要素については同一の符号を付することにより詳細な説明を省略する。
【００５８】
（シリアライザ１１１）
まず、シリアライザ１１１について説明する。図７に示すように、シリアライザ１１１は、Ｐ／Ｓ変換部２０１と、ＰＬＬ部２０２と、エンコーダ３０１と、タイミング制御部２０４と、送信バッファ２０５と、重畳部２０６と、を有する。なお、シリアライザ１１１は、同軸ケーブル２０７を介してデシリアライザ１１２に接続されている。上記の情報処理装置１２０が備えるシリアライザ１１１との主な相違点は、エンコーダ３０１の機能構成にある。
【００５９】
図７に示すように、シリアライザ１１１には、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ１１１に入力されたパラレル信号は、Ｐ／Ｓ変換部２０１によりシリアル信号に変換される。Ｐ／Ｓ変換部２０１から出力されたシリアル信号は、エンコーダ３０１に入力される。シリアル信号が入力されると、エンコーダ３０１は、そのシリアル信号にヘッダ等を付加し、所定の符号化方式で符号化する。
【００６０】
エンコーダ３０１による符号化方法は、上記の新方式と同様に、直流成分を含まない符号にクロック成分を同期加算して伝送信号を生成するというものである。但し、同期加算されるクロック成分の周波数は、上記符号の伝送速度Ｆｂを基準にしてＫ分の１（Ｋは自然数）にしたもの（Ｆｂ／Ｋ）である。この点で上記のエンコーダ２０３による符号化方法とは異なる。なお、エンコーダ３０１による符号化方法の詳細については後述する。
【００６１】
一方、シリアライザ１１１に入力されたパラレル信号用クロックは、ＰＬＬ部２０２に入力される。ＰＬＬ部２０２は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部２０１、及びタイミング制御部２０４に入力する。タイミング制御部２０４は、入力されるシリアル信号用クロックに基づいてシリアル信号の送信タイミングを制御する。エンコーダ３０１により符号化されたシリアル信号は、送信バッファ２０５を介して重畳部２０６に入力される。シリアル信号が入力されると、重畳部２０６は、そのシリアル信号に直流電源を重畳して重畳信号を生成する。重畳部２０６で生成された重畳信号は、同軸ケーブル２０７を通じてデシリアライザ１１２に伝送される。
【００６２】
（デシリアライザ１１２）
次に、デシリアライザ１１２について説明する。図７に示すように、デシリアライザ１１２は、受信バッファ２０９と、Ｓ／Ｐ変換部２１２と、タイミング制御部２１３と、デコーダ３０２と、クロック検出部３０３と、ＰＬＬ部３０４と、を有する。上記の情報処理装置１２０が備えるデシリアライザ１１２との主な相違点は、デコーダ３０２、クロック検出部３０３、及びＰＬＬ部３０４の機能構成にある。
【００６３】
上記の通り、デシリアライザ１１２には、同軸ケーブル２０７を通じて重畳信号が伝送される。この重畳信号は、分離部２０８に入力され、シリアル信号と直流電源とに分離される。分離部２０８で分離された直流電源は、ディスプレイ側の各構成要素で駆動用の電源として利用される。また、シリアル信号は、受信バッファ２０９を介してデコーダ３０２、及びクロック検出部３０３に入力される。デコーダ３０２は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、所定の符号化方式に基づいて符号化されたシリアル信号を復号する。なお、デコーダ３０２による復号方法の詳細については後述する。
【００６４】
一方、クロック検出部３０３は、入力された信号からクロック成分を検出する。具体的には、クロック検出部３０３が、入力された信号の振幅と閾値Ｌ０（電位０）とを比較して振幅の極性反転を検出し、検出された極性反転の周期に基づいてクロック成分を検出する。但し、ここで検出されるクロック成分の周波数はＦｂ／Ｋである。しかし、元のシリアル信号を復号するためには、元のシリアル信号の伝送速度Ｆｂと同じ周波数Ｆｂを持つクロックを再生する必要がある。そのため、クロック検出部３０３により検出されたクロック成分は、ＰＬＬ部３０４に入力される。ＰＬＬ部３０４では、入力されたクロック成分がＫ逓倍され、周波数Ｆｂのクロックが再生される。
【００６５】
ＰＬＬ部３０４で再生された周波数Ｆｂのクロックは、デコーダ３０２、及びタイミング制御部２１３に入力される。タイミング制御部２１３は、ＰＬＬ部３０４から入力されたクロックを用いてパラレル信号用のクロックを生成する。タイミング制御部２１３で生成されたパラレル信号用のクロック（Ｐ−ＣＬＫ）は液晶部１０４に出力される。一方、デコーダ３０２では、ＰＬＬ部３０４から入力されたクロックに基づいて元のシリアル信号が復号される。デコーダ３０２により復号されたシリアル信号はＳ／Ｐ変換部２１２に入力される。Ｓ／Ｐ変換部２１２は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部２１２で変換されたパラレル信号は、液晶部１０４に出力される。
【００６６】
［２−２：符号化／復号方法について］
ここで、図８〜図１０を参照しながら、エンコーダ３０１による符号化方法、及びデコーダ３０２による復号方法について詳細に説明する。この中で、クロック検出部３０３、及びＰＬＬ部３０４によるクロックの再生方法についても説明する。なお、ここではビデオ信号の伝送方法を例に挙げて説明する。
【００６７】
ビデオ信号としては、通常、赤色、緑色、青色の３色で構成されるＲＧＢ信号が用いられる。例えば、各色が８ビットの階調で表現されるため、ＲＧＢ信号は、８×３＝２４ビットの信号となる。また、ビデオ信号には、ＲＧＢ信号の他に、水平同期信号（ＨＳＹＮＣ）、垂直同期信号（ＶＳＹＮＣ）、及びデータイネーブル信号（ＤＥ）が含まれる。これらの信号は各々１ビットで表現されるため、ビデオ信号は、ＲＧＢ信号の２４ビット＋３ビットで２７ビットとなる。つまり、ビデオ信号の１パケットは、通常、２７ビットのビット列で構成される。
【００６８】
しかし、本実施形態においては、このような２７ビットのビデオ信号に１ビットのデータを付加して２８ビットのビット列を生成し、２８ビットのビット列で構成される１パケットが用いられる。例えば、エンコーダ３０１は、Ｐ／Ｓ変換部２０１でシリアル化された２７ビットのビデオ信号の先頭にデータ０を付加して２８ビットのビット列を生成する。エンコーダ３０１は、パケット単位でデータ０を先頭に付加し、図８の最上段に示すようなビット列を生成する。そして、エンコーダ３０１は、生成した２８ビットのビット列を直流成分が含まれない符号形状に符号化する。
【００６９】
図８の例では、振幅が（−Ａ、０、Ａ）の３値で伝送速度がＦｂのＡＭＩ符号（Ａ）に符号化されている。新方式に係るエンコーダ２０３では、符号（Ａ）に周波数Ｆｂ／２のクロックを同期加算して伝送信号が生成されていた。しかし、本実施形態に係るエンコーダ３０１では、直流成分を持たず、１パケット毎に極性が反転する周波数Ｆｂ／５６のクロック（Ｂ）が符号（Ａ）に同期加算される。但し、クロック（Ｂ）は、図８に示すように、符号（Ａ）よりも大きな振幅（例えば、２Ａ）を持ち、隣り合う各パケットの先頭１ビット部分で極性が異なる形状を有する。また、各パケットの先頭１ビット以外の部分では、クロック（Ｂ）の振幅は０である。
【００７０】
エンコーダ３０１により符号（Ａ）とクロック（Ｂ）とが同期加算されると、符号（Ｃ）が生成される。上記の通り、エンコーダ３０１で生成された符号（Ｃ）は、直流電源に重畳されてデシリアライザ１１２に伝送される。符号（Ｃ）のアイパタンは、図９のようになる。図９に示すように、２８ビット毎にクロック成分が現れるが、その他の部分は符号（Ａ）のアイパタンとなる。上記の通り、符号（Ｃ）は、２８ビット毎に先頭１ビットが２Ａ又は−２Ａの振幅を持つ。そのため、閾値Ｌ０１（＝１．５Ａ）、及び閾値Ｌ０４（＝−１．５Ａ）を用いて振幅を判別することにより、符号（Ｃ）に含まれる周波数Ｆｂ／５６のクロック成分を抽出することができる。具体的には、振幅が閾値Ｌ０１より大きいか、或いは、閾値Ｌ０４より小さい場合、クロック成分であると判別される。この判別処理は、クロック検出部３０３により実行される。
【００７１】
上記のようにしてクロック検出部３０３で検出された周波数Ｆｂ／５６のクロック成分は、ＰＬＬ部３０４に入力されて５６逓倍される。その後、ＰＬＬ部３０４から出力された周波数Ｆｂのクロックは、デコーダ３０２等で利用される。デコーダ３０２では、閾値Ｌ０２（値０．５Ａ）、閾値Ｌ０３（値−０．５Ａ）を用いてデータの判定が行われる。デコーダ３０２は、受信振幅が閾値Ｌ０２より小さいか、或いは、閾値Ｌ０３よりも大きい場合にデータ１と判定し、それ以外の場合にデータ０と判定する。このような判定処理により、ビデオ信号のビット列が復号される。上記の通り、デコーダ３０２で復号されたビデオ信号は、Ｓ／Ｐ変換部２１２でパラレル化された後で、液晶部１０４に出力される。
【００７２】
（周波数特性について）
ここで、図１０を参照しながら、エンコーダ３０１で生成される符号（Ｃ）の周波数特性について説明する。図１０は、エンコーダ３０１で生成される符号（Ｃ）の周波数スペクトラムの一例を示す説明図である。
【００７３】
上記の通り、本実施形態に係るクロック（Ｂ）は、符号（Ａ）の伝送速度Ｆｂに比べて非常に低い周波数Ｆｃ＝Ｆｂ／５６を持つ。そのため、符号（Ｃ）の周波数スペクトラムに現れるクロック（Ｂ）の成分は、周波数Ｆｃ（≪Ｆｂ）、及びその奇数倍の周波数に線スペクトラムとして観測される。一方、符号（Ａ）の成分は、直流成分を含まないブロードなスペクトルとして観測される。上記の通り、本実施形態に係るクロック（Ｂ）は、デューティが１／５６であるため、その平均電力成分が小さい。また、高域においては平均電力成分がさらに小さくなる。そのため、本実施形態においては、上記の新方式を採用する場合に比べてＥＭＩの影響が軽減される。さらに、高域遮断により発生するジッタの影響も抑制することができる。
【００７４】
以上説明したように、本実施形態に係る符号化方法、及び復号方法を用いると、伝送信号を直流電源に重畳し、１本の同軸ケーブル２０７を用いてデータ、クロック、直流電源を同時に伝送することが可能になる。また、伝送信号の周波数スペクトラムに線スペクトルとして現れるクロック成分の周波数を抑えて伝送することで、ＥＭＩを低減させ、伝送品質を向上させることができる。
【００７５】
［２−４：まとめ］
最後に、本実施形態の情報処理装置が有する機能構成と、当該機能構成により得られる作用効果について簡単に纏める。
【００７６】
まず、本実施形態に係る情報処理装置の機能構成は次のように表現することができる。当該情報処理装置は、以下に示すような第１のモジュール、及び第２のモジュールで構成される。但し、第１のモジュールは本体側の構成要素に相当し、第２のモジュールはディスプレイ側の構成要素に相当する。
【００７７】
まず、上記の第１のモジュールは、次のような符号化部、信号生成部、信号伝送部を有する。当該符号化部は、ビット列を符号化して振幅がａ１で伝送速度がｂのデータ信号を生成するものである。また、上記の信号生成部は、周波数がｂ／Ｋ（Ｋは所定の自然数）で振幅がａ２（＞ａ１）のクロックを前記符号化部で生成されたデータ信号に同期加算して伝送信号を生成するものである。さらに、上記の信号伝送部は、前記信号生成部で生成された伝送信号を伝送するものである。
【００７８】
このように、データ信号よりも大きい振幅のクロックをデータ信号に同期加算して伝送信号を生成することで、当該伝送信号の振幅を判定することでクロック成分を抽出することができるようになる。また、伝送信号に同期加算されるクロックの周波数がデータ信号の伝送速度ｂの１／Ｋであるため、デューティが１／Ｋとなり、ＥＭＩの影響が低減される。さらに、高域遮断の影響を受けて受信信号波形に現れるジッタの影響を小さくすることが可能になり、ジッタによる伝送誤りの発生を抑制することができる。その結果、伝送品質を向上させることが可能になる。
【００７９】
また、第１及び第２のモジュールは、所定の伝送線路で接続されている。上記の通り、前記第１のモジュールは、前記符号化部、前記信号生成部、前記信号伝送部を有する。そして、前記信号伝送部は、前記所定の伝送線路を通じて前記伝送信号を伝送する。一方、前記第２のモジュールは、次のようなクロック成分抽出部と、周波数変換部と、復号部とを有する。
【００８０】
上記のクロック成分抽出部は、前記所定の伝送線路を通じて伝送された伝送信号から周波数ｂ／Ｋのクロック成分を抽出するものである。また、上記の周波数変換部は、前記クロック成分抽出部で抽出された前記周波数ｂ／Ｋのクロック成分をＫ逓倍して周波数ｂのクロック成分を生成するものである。さらに、上記の復号部は、前記伝送信号に基づいて検出されるデータ信号から、前記周波数変換部で生成された周波数ｂのクロック成分を用いて前記ビット列を復号するものである。
【００８１】
上記の通り、伝送信号には、周波数ｂ／Ｋのクロック成分が含まれている。このクロック成分は、振幅ａ２を検出することで抽出できる。しかし、このクロック成分をビット列の復号処理に用いるには、データ信号の伝送速度ｂまで周波数を引き上げる必要がある。そこで、上記の情報処理装置は、上記の周波数変換部によりクロック成分をＫ逓倍して周波数ｂのクロック成分を生成する。このようにして周波数ｂのクロック成分が生成されると、上記の復号部により、そのクロック成分を用いてデータ信号からビット列が復号される。
【００８２】
また、前記符号化部は、直流成分を含まない符号形状に前記ビット列を符号化して前記データ信号を生成するように構成されていてもよい。このように、直流成分を含まない符号形状に符号化してデータ信号を生成することで、直流成分を含む信号に伝送信号を重畳して伝送することが可能になる。例えば、前記所定の伝送線路が電源線であり、前記信号伝送部は、前記信号生成部で生成された伝送信号を直流電源に重畳して伝送するように構成されていてもよい。
【００８３】
このように、電源線を通じて伝送信号を伝送することが可能になると、第１及び第２のモジュールを繋ぐ信号線の本数を低減させることが可能になる。例えば、第１及び第２モジュールが可動部材で接続され、その可動部材に伝送線路が配線されている場合、その配線の信頼性を大きく向上させることができる。また、可動部材の可動範囲を拡大することが可能になり、情報処理装置の変形自由度が向上する。その結果、用途や機能に応じて形状を変化させることが可能になり、ユーザの利便性を向上させることに繋がる。
【００８４】
また、前記符号化部は、前記ビット列をＡＭＩ符号又はパーシャル・レスポンス符号に符号化して前記データ信号を生成するように構成されていてもよい。これらの符号は、直流成分を含まない。そのため、これらの符号を用いると、上記のように電源線等を通じて伝送可能な伝送信号を生成することができる。また、前記ビット列は、ＲＧＢ信号、水平同期信号、垂直同期信号を含むビデオ信号であってもよい。なお、ＲＧＢ信号、水平同期信号、垂直同期信号で構成されるビット列を１パケットとするパケット列で上記のビット列が構成されていてもよい。
【００８５】
また、前記符号化部は、パケット毎に前記ビット列の先頭ビットに所定のビット値を付加するように構成されていてもよい。そして、前記信号生成部は、前記符号化部で所定のビット値が付加された先頭ビットに振幅ａ２が同期するように前記データ信号に前記クロックを同期加算して伝送信号を生成するように構成されていてもよい。つまり、上記の符号化部及び信号生成部は、パケット毎にビット列の先頭ビットに所定のビット値を付加し、その先頭ビットにクロックの振幅が合うように伝送信号を形成してもよい。
【００８６】
また、本実施形態では、クロックとして先頭の１ビットのみを使用する例を示したが、この場合、高域遮断特性の影響を受けるとクロックのパルス幅が小さくなり、クロック検出が難しくなる場合がある。このような懸念事項を払拭するためには、例えば、情報ビットを犠牲にし、クロックに割り当てるビット数を１よりも大きくする方法が考えられる。つまり、本実施形態では、パケット毎にクロックに１より大きなビット数を割り当てることが許容される。
【００８７】
このような構成にすると、ビデオ信号に相当するデータ信号に信号処理を施さずとも、単に振幅ａ１を判別することでビット列を復号することが可能になる。例えば、振幅ａ１が（−ａ、＋ａ）で表現されている場合、先頭ビットの位置を除くデータ信号の振幅が閾値−Ｔｈａ（Ｔｈａ＜ａ）より小さいか、閾値Ｔｈａより大きいかを判定することでビデオ信号のビット列が復号できる。
【００８８】
（備考）
上記のエンコーダ３０１は、符号化部、信号生成部の一例である。上記のエンコーダ３０１、送信バッファ２０５、重畳部２０６は、信号伝送部の一例である。上記のシリアライザ１１１は、第１のモジュールの一例である。上記のデシリアライザ１１２は、第２のモジュールの一例である。上記のクロック検出部３０３は、クロック成分抽出部の一例である。上記のＰＬＬ部３０４は、周波数変換部の一例である。上記のデコーダ３０２は、復号部の一例である。上記の同軸ケーブル２０７は、所定の伝送線路の一例である。
【００８９】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００９０】
例えば、上記実施形態の説明においては、伝送信号の一例として、ＲＧＢ信号、ＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥを含む２７ビットのビデオ信号を考えたが、本実施形態に係る技術の適用範囲はこれに限定されない。まず、ビデオ信号に限らず、任意の信号伝送に用いることができる。さらに、ビット列の長さは２７ビット（先頭ビットを付加して２８ビット）に限定されない。また、ビット列の先頭に付加するデータ値は０に限定されない。
【００９１】
そして、データ信号（ビデオ信号）に同期加算されるクロックの周波数は、１パケットを構成するビット列の長さに応じて適宜設定されるべきものであり、シリアル伝送速度Ｆｂの１／５６に限定されない。例えば、１パケットを構成するビット列の長さがｋビットの場合、同期加算されるクロックの周波数は、例えば、シリアル伝送速度Ｆｂの１／（２＊ｋ）に設定される。また、データ信号に同期加算されるクロックの振幅は、データ信号の振幅よりも大きければよく、２倍に限定されない。
【００９２】
さらに、上記実施形態においては、説明の都合上、ノートＰＣを想定して説明を行った。しかしながら、本実施形態に係る技術の適用範囲は、これに限定されず、種々の電子機器に用いることが可能である。例えば、携帯電話、携帯情報端末、音楽プレーヤ、デジタルスチルカメラ、デジタルビデオカメラ、各種情報家電等に適用可能である。特に、可動部材で接続された少なくとも２つのモジュールで構成され、可動部材に配線された伝送線路を用いてデータ伝送するような電子機器において好適に用いられる。
【図面の簡単な説明】
【００９３】
【図１】シリアル伝送方式を採用した携帯電話の一構成例を示す説明図である。
【図２】シリアル伝送方式を採用した情報処理装置の一構成例を示す説明図である。
【図３】新方式を採用した情報処理装置の機能構成例を示す説明図である。
【図４】新方式の符号化方法、及び復号方法の一例を示す説明図である。
【図５】新方式に係る符号の周波数スペクトラムの一例を示す説明図である。
【図６】新方式の符号を伝送した際に観測されるアイパタンの一例を示す説明図である。
【図７】本発明の一実施形態に係る情報処理装置の機能構成例を示す説明図である。
【図８】同実施形態に係る符号化方法、及び復号方法の一例を示す説明図である。
【図９】同実施形態の符号を伝送した際に観測されるアイパタンの一例を示す説明図である。
【図１０】同実施形態に係る符号の周波数スペクトラムの一例を示す説明図である。
【図１１】画面解像度の向上に伴うシリアル伝送速度の向上度合いを模式的に示した説明図である。
【符号の説明】
【００９４】
１００    携帯電話
１０１    表示部
１０２    接続部
１０３    操作部
１０４    液晶部
１０５    ベースバンドプロセッサ
１１１    シリアライザ
１１２    デシリアライザ
１１３    シリアル信号線路
１２０、１４０    情報処理装置
２０１    Ｐ／Ｓ変換部
２０２    ＰＬＬ部
２０３    エンコーダ
２０４    タイミング制御部
２０５    送信バッファ
２０６    重畳部
２０７    同軸ケーブル
２０８    分離部
２０９    受信バッファ
２１０    デコーダ
２１１    クロック検出部
２１２    Ｓ／Ｐ変換部
２１３    タイミング制御部
３０１    エンコーダ
３０２    デコーダ
３０３    クロック検出部
３０４    ＰＬＬ部
【図１】
2010147943.tif 000003
【図２】
2010147943.tif 000004
【図３】
2010147943.tif 000005
【図４】
2010147943.tif 000006
【図５】
2010147943.tif 000007
【図６】
2010147943.tif 000008
【図７】
2010147943.tif 000009
【図８】
2010147943.tif 000010
【図９】
2010147943.tif 000011
【図１０】
2010147943.tif 000012
【図１１】
2010147943.tif 000013