(57)【要約】【課題】周波数逓倍回路を含む広帯域ＰＬＬ発振回路において、逓倍回路出力端に高調波等の不要周波数信号を除去するフィルタを必要とせず、簡単な構成によって不要周波数信号に起因して間違った周波数に同期することなく、安定した動作が得られる広帯域ＰＬＬ発振回路を提供する。【解決手段】逓倍回路に同調周波数制御機能を備え、発振周波数に応じて適切な同調周波数になるように制御する。また、ＰＬＬロックインまでの時間短縮のためにメモリに記憶した制御電圧情報をＶＣＯに印加する機能を備え、この制御電圧情報によって同時に逓倍回路の同調周波数を制御する。【選択図】図１
2010147583.tif 000002
【特許請求の範囲】
【請求項１】
電圧信号によって発振周波数を制御する電圧制御発振器と、該電圧制御発振器の出力信号と外部から供給される基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、該位相比較器の出力信号から低域信号成分を取り出し前記電圧制御発振器の制御信号として供給するフィルタと、をループ状に接続したＰＬＬ発振回路において、更に、前記電圧制御発振器の制御電圧情報を記憶した制御電圧メモリと、前記電圧制御発振器と位相比較器との間に挿入され、同調周波数を変更する機能をもった逓倍回路と、発振周波数に対応して前記制御電圧メモリから読み出した所要の制御電圧情報に基づいて、前記電圧制御発振器の発振周波数と前記逓倍回路の同調周波数を制御する周波数制御部とを備えたことを特徴とする広帯域ＰＬＬ発振回路。
【請求項２】
請求項１記載の広帯域ＰＬＬ発振回路において、前記逓倍回路は、同調周波数の異なる複数の逓倍回路を備え、発振周波数に応じて、所要の逓倍回路を選択的に機能させる逓倍回路選択手段を備えたことを特徴とする広帯域ＰＬＬ発振回路。
【請求項３】
請求項１又は２記載の広帯域ＰＬＬ発振回路において、前記逓倍回路は、電圧／電流によってリアクタンス値が変化する可変リアクタンス素子を含み、且つ、前記制御電圧メモリから出力するデジタル信号をアナログ信号に変換するデジタル・アナログ変換器を備え、変換したアナログ信号によって、前記可変リアクタンス素子を制御するように構成したことを特徴とする広帯域ＰＬＬ発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広帯域ＰＬＬ発振回路に関し、詳細にはフェーズロックループ中に逓倍回路を挿入したＰＬＬ発振回路において、簡単な構成によって、不要周波数信号成分による誤動作を防止したＰＬＬ発振回路の改良に関する。
【背景技術】
【０００２】
無線通信機では、送受信用に高い周波数安定度をもった発振回路を備えており、この発振回路から出力される周波数信号に基づいて装置各部の制御及び、信号処理のための信号や搬送波信号等を生成している。また、携帯電話機や警察・消防用無線機等に代表される移動用無線通信機においては、頻繁に発振周波数を変更する必要があるものが多く、これらの発振回路としては、従来からフェーズドロックループ発振回路(Phase Locked Loop Oscillator；以下「ＰＬＬ発振回路」)が使用されている。
図６は、従来のＰＬＬ発振回路の一例を示す回路図である。この回路は、位相比較器（Phase Detector：ＰＤ）を含むＰＬＬ  ＩＣ１０１と、位相比較器の出力を直流信号に平滑するループフィルタ１０２と、平滑された直流信号（電圧）によって発振周波数が制御される電圧制御発振器（Voltage Controlled Oscillator；以下「ＶＣＯ」）１０３と、このＶＣＯの出力信号のレベルを安定化させるバッファアンプ（BUFF AMP）１０４と、バッファアンプ１０４の出力信号の周波数を、例えば２倍する逓倍回路１０５と、をループ状に接続したもので、上記ＰＬＬ  ＩＣ１０１には、基準周波数信号（参照周波数信号）として、外部からＦｒｅｆが供給されるか、又は、ＰＬＬ  ＩＣの内部で、基準周波数信号Ｆｒｅｆを発生し、位相比較器に供給するように構成されている。
【０００３】
また、周波数を変更する手段として図示を省略した可変分周回路をＰＬＬループ中に設け、その分周比を変更することによって基準周波数に同期した所望の周波数信号を発生するように構成することもできる。更に、この例ではメモリ１０６と、デジタル信号をアナログ信号に変換するデジタル／アナログ変換器（Ｄ／Ａ）１０７を備えている。破線で囲った逓倍回路を備えたＰＬＬ発振回路についての各ブロックの動作や機能については既知であるので詳細な説明は省略するが、ＰＬＬ回路では、周波数を切替える際や電源投入時に、基準周波数信号にＰＬＬループの動作が同期するまでに若干時間を要する。
そこで、ＰＬＬループが基準周波数に同期するまでの時間を短縮するために、ロックスピード高速化手段として、メモリ１０６にＶＣＯ１０３の制御電圧情報が記録されていて、周波数変更や、電源投入時に上述した周波数変更手段と連動して、メモリ１０６から読み出したＶＣＯ制御電圧情報をＤ／Ａ１０７によって所要の直流電圧に変換し、ＶＣＯの周波数制御電圧として供給するように構成されている。
【０００４】
図７は、ロックスピード高速化のために制御電圧情報をメモリに記録しておき、周波数を切替えた際に強制的にＶＣＯに供給するための周波数制御電圧（Ｖｃｏｎｔ）とＶＣＯの発振周波数（ＶＣＯｆ）との関係の一例を示した図である。この例では、制御電圧（Ｖｃｏｎｔ）がＶＨと高くなるとＶＣＯ発振周波数がｆＨと高くなり、制御電圧（Ｖｃｏｎｔ）がＶＬと低くなるとＶＣＯ発振周波数がｆＬと低くなる場合を示している。同期した際の制御電圧を強制的に印加すると、ＰＬＬ回路は、その制御電圧をスタート電圧として、ロック引き込み動作に移行するので、迅速なＰＬＬ同期が達成され直ちに正確な発振周波数信号が得られる。
【特許文献１】特開平６-３２６６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、ＰＬＬのループ中に逓倍回路が挿入されると、逓倍された所望周波数信号以外に、基本波及び所望周波数信号以外の高調波等の不要周波数成分が発生する。
図８（ａ）は、逓倍回路出力に含まれる周波数スペクトルの一例を示す図で、この例では逓倍回路が２逓倍回路、発振周波数が受信周波数帯域ｆｒと送信周波数帯域ｆｔに分けられている場合を示している。逓倍回路の出力には、基本周波数信号ｆｒ、ｆｔと、２倍された帰還信号（ＰＬＬ  ＩＣの位相比較器に帰還させる希望周波数信号）２ｆｒ、２ｆｔと、さらに基本周波数信号の高調波信号である３ｆｒ、３ｆｔ、・・・ｎｆｒ、ｎｆｔ、・・が含まれる。この逓倍回路の出力信号として必要な成分は図８（ｂ）に示すように、２ｆｒ、２ｆｔ成分のみであり、それ以外の周波数成分が含まれると、間違った周波数にＰＬＬ回路がロックし、あるいはロック外れが発生する。更に、送信周波数と受信周波数との関係によっては、図８（ａ）に示すように、帰還信号帯域内において送受信周波数帯域の一部に不要波が重なる場合が発生し、所望しない周波数帯域にＰＬＬがロックすることが有り得る。
そこで、これらの不具合に対処する方法として、例えば特許文献１に提案されているように、逓倍回路と位相比較器の間に、所望の逓倍周波数のみを通過するバンドパスフィルタ（ＢＰＦ）を挿入するものが知られている。更に、広帯域にするために、そのバンドパスフィルタの通過帯域周波数を制御可能に構成することが提案されている。この方法によれば、選択すべき周波数に対応して、バンドパスフィルタの通過域周波数を制御することによって、希望波以外の周波数信号を排除して、安定した正確な発振周波数信号を得ることができる。
【０００６】
図９は、特許文献１を参照して構成した逓倍回路を含むＰＬＬ発振回路の概要ブロック図であり、この回路が上記図６と異なる点は、逓倍回路１０５の出力端に、送信用フィルタ１０８と受信用フィルタ１０９と、これら二つのフィルタを切替える送信／受信切替制御部１１０を備えたところである。この構成によれば、送信時と受信時に夫々のフィルタのみを機能させることによって、それ以外の周波数成分が位相比較器を含むＰＬＬ  ＩＣ１０１に帰還することを防止するので、安定した発振動作を維持できる。
しかしながら、図９からも明らかなように、逓倍回路出力端に送受信フィルタを備え、それらを切替える構成では、回路構成が複雑となり通信機の小型化が妨げられる上、制御が複雑となると云う新たな問題を含むものであった。
本発明は、従来の広帯域ＰＬＬ発振回路の諸問題を解決するためになされたものであって、簡単な構成によって、広帯域にわたって発振周波数を変化させても、安定した発振出力が得られる広帯域ＰＬＬ発振回路を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明はかかる課題を解決するために、請求項１記載の広帯域ＰＬＬ発振回路は、電圧信号によって発振周波数を制御する電圧制御発振器と、この電圧制御発振器の出力信号と基準周波数信号とを比較して両者の周波数差又は位相差に応じた信号を出力する位相比較器と、上記位相比較器の出力信号から低域信号成分を取り出し電圧制御発振器の制御信号として供給するフィルタと、をループ状に接続したＰＬＬ発振回路において、更に、上記電圧制御発振器の制御電圧情報を記憶した制御電圧メモリと、上記電圧制御発振器と位相比較器との間に挿入され、同調周波数を変更する機能をもった逓倍回路と、発振周波数に対応して上記制御電圧メモリから読み出した所要の制御電圧情報に基づいて、電圧制御発振器の発振周波数と逓倍回路の同調周波数を制御する周波数制御手段とを備えたことを特徴としている。
【０００８】
請求項２記載の発明は、請求項１記載の広帯域ＰＬＬ発振回路において、上記逓倍回路は、同調周波数の異なる複数の逓倍回路を備え、発振周波数に応じて、所要の逓倍回路を選択的に機能させる逓倍回路選択手段を備えたことを特徴としている。
請求項３記載の発明は、請求項１又は２記載の広帯域ＰＬＬ発振回路において、上記逓倍回路は、電圧／電流によってリアクタンス値が変化する可変リアクタンス素子を含み、且つ、上記制御電圧メモリから出力するデジタル信号をアナログ信号に変換するデジタル・アナログ変換器を備え、変換したアナログ信号によって、可変リアクタンス素子を制御するように構成したことを特徴としている。
【発明の効果】
【０００９】
本発明は、逓倍回路を備えたＰＬＬ発振回路において、逓倍回路に同調周波数を制御する機能を備え、発振周波数に応じて、その同調周波数を制御するように構成したので、従来のように、別途バンドパスフィルタを用いる必要が無く、回路構成が簡単になり装置の小型化が可能となる。更に、ＰＬＬ回路のロックスピード高速化のためにＶＣＯ制御電圧情報メモリのデータを備えたものである場合は、そのＶＣＯ制御電圧情報メモリのデータを逓倍回路の同調周波数制御のために利用すれば、新たに付加する回路や部品点数が少なくなる。また、同調周波数帯域が異なる複数の逓倍回路を備えて、選択的に機能させるように構成すれば、更に広帯域のＰＬＬ発振回路として機能させることが可能であり、しかも、同調回路の同調帯域を狭帯域にすれば、減衰特性が急峻なものにできるので、不要波の除去能力を高めることもできる。従って、広い範囲にわたって発振周波数を切替える場合であっても、ロックスピードを高速化しつつ、不要周波数に間違ってロックすることなく、安定した発振周波数信号を得ることが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。以下本発明の実施態様例について説明する。
図１は、本発明に係る広帯域ＰＬＬ発振回路の一実施形態を示すブロック図である。この例に示すＰＬＬ発振回路は、図示を省略した位相比較器（Phase Detector:ＰＤ）やチャージポンプを含むＰＬＬ  ＩＣ１と、位相比較器の出力を直流信号に平滑するループフィルタ２と、平滑された直流信号（電圧）によって発振周波数が制御される電圧制御発振器（Voltage Controlled Oscillator；以下「ＶＣＯ」）３と、このＶＣＯの出力信号のレベルを安定化させるバッファアンプ（BUFF AMP）４と、バッファアンプ４の出力信号を例えば２逓倍する逓倍回路５と、を図示したようにループ状に接続したもので、上記ＰＬＬ  ＩＣ１には、基準周波数信号として、Ｆｒｅｆが供給されるか、又は、ＰＬＬ  ＩＣの内部で、基準周波数信号Ｆｒｅｆを発生し、位相比較器に供給するように構成されている。また、上記図６に関連して説明した例と同様に、周波数を変更する手段として図示を省略した可変分周回路をＰＬＬループ中に設け、その分周比を変更することによって基準周波数に同期した所望の周波数信号を発生するように構成することもできる。
【００１１】
この構成において特徴的な点は、上記逓倍回路５が同調周波数を変更する機能をもったものであること、及び、発振周波数に対応して所要のＶＣＯ制御電圧情報を制御電圧メモリ６から読み出し、アナログ信号に変換して電圧制御発振器（ＶＣＯ）３と逓倍回路５に供給する周波数制御機能を備えたことである。この特徴によって、逓倍回路５とＰＬＬ  ＩＣ１との間にバンドパスフィルタを不要にすることができる。即ち、図２は、上記図１に示す広帯域ＰＬＬ発振回路の基本的な動作及び機能を説明する図であって、図２（ａ）は、上記図８（ａ）と同様に２逓倍回路内部において発生する周波数成分を示す周波数スペクトル図であるが、図２（ｂ）に示すように、この実施例において使用する逓倍回路５の同調周波数が狭帯域フィルタ機能と同様に動作するとともに、その同調周波数を変更可能とすることによって必要な周波数成分のみが出力されるものである。
なお、同調周波数を変更可能な逓倍回路としては、例えば、可変容量ダイオードのように電流／電圧（電流値や電圧値）によって容量等のリアクタンス値が変化する素子を含む同調回路を、逓倍回路の入力部や出力部の少なくとも一方に備えた構成にするものが考えられる。
図１及び図２（ｂ）に示すように構成すれば、送信周波数帯域及び受信周波数帯域の両方に亘って、その時々において必要な発振周波数に対応する同調特性を選択することが可能であり、不要周波数成分を排除し、必要な周波数成分のみを位相比較器（ＰＬＬ  ＩＣ）に導き、間違った周波数にＰＬＬ回路がロックすることなく安定した発振周波数を得ることができる。
【００１２】
図３は、本発明の変形実施例を示す概要ブロック図である。この構成の特徴は、図１に示した逓倍回路５を、送信用逓倍回路５−１と受信用逓倍回路５−２に分離した点である。
即ち、逓倍回路の同調周波数帯域を広帯域化することには限界があるので、その限界を超えて更に広帯域化する場合に、送信周波数帯域用の逓倍回路と、受信周波数帯域用の逓倍回路として、同調周波数帯域が異なる複数の逓倍回路を使用するものである。なお、この構成においては、複数の逓倍回路のうちから必要なものを選択するために送信／受信切替制御部８を備え、二つの逓倍回路５−１、５−２のいずれか一方を機能させるとともに、メモリ６とＤ／Ａ７によって発生するＶＣＯ制御電圧信号、又はその信号に基づいて生成した制御信号によって、機能させた逓倍回路の同調回路のリアクタンス素子等を制御して、同調特性を所望のものとする。
このように、ＶＣＯ３の発振周波数を変化させる際に、同一の周波数制御電圧Ｖｃｏｎｔによって、もしくは、周波数制御電圧Ｖｃｏｎｔに基づいて作出した逓倍回路の同調周波数制御信号によって、狭帯域同調特性をもった逓倍回路として機能させ、しかも通過帯域を所要値に変更できるように構成したので、急峻な減衰特性により不要周波数成分を十分に除去することができ、従って、簡単な構成によって、広帯域に亘ってＰＬＬにおけるロック周波数を所望値に安定化させることができる。
なお、逓倍回路の入力部にも周波数選択用の同調回路を設ければ、バッファアンプ４において発生するノイズや歪み成分、高調波成分が逓倍回路に入力することを防止できるので、より一層、不要波除去機能が高くなる。
【００１３】
図４は、本発明において使用する同調周波数可変機能を備えた逓倍回路の一実施例を示す回路図である。この例に示す逓倍回路１０は、増幅素子として使用するトランジスタＴｒ、そのベースバイアス用抵抗Ｒ１、Ｒ２、コレクタ負荷インダクタンスＬ、エミッタ抵抗ＲＥ、エミッタ容量ＣＥを含む逓倍用の増幅回路と、容量Ｃ１、Ｃ２、可変容量ダイオードＶｃ１、Ｖｃ２、インダクタンス素子（コイル）Ｌ１、Ｌ２、結合容量Ｃｃ、からなる周波数可変型同調回路と、を含んでいる。なお回路中のＣは直流阻止用の容量素子（コンデンサ）である。
このように構成した逓倍回路１０は、信号入力端ＩＮにバッファアンプ４の出力信号を供給すると、トランジスタ増幅回路の非直線成分によって、高調波が発生する。高調波の発生はトランジスタＴｒのベースバイアスによっても変化するので、所望の逓倍数に応じて適宜バイアス値が設定される。また、同調回路には、所要値の容量素子（コンデンサ）Ｃ１、Ｃ２と直列に可変容量ダイオードＶｃ１、Ｖｃ２が接続されているので、可変容量ダイオードに供給する直流電圧（Ｖｃｏｎｔ）によって、同調周波数が変化する。この例では、上述したＶＣＯ周波数制御電圧（Ｖｃｏｎｔ）によって制御するので、ＶＣＯ制御電圧によって必要な同調周波数となるように同調回路の容量（Ｃ１、Ｃ２）と可変容量ダイオードＶｃ１、Ｖｃ２の関係を設定する必要がある。なお、容量Ｃ１、Ｃ２を単なる直流阻止用コンデンサとすることもでき、その場合は、可変容量ダイオードＶｃ１、Ｖｃ２による容量値の変化が、逓倍回路の同調周波数に対して支配的となる。この回路は図１及び図３に示した、何れの回路にも使用可能である。
【００１４】
図５は、更に、本発明において使用する逓倍回路の、他の実施例を示す回路図である。この例が上記図４と相違する点は、入力側にも可変周波数型の同調回路を備えたところである。即ち、逓倍回路の入力端に、結合トランス用のインダクタンスＬ３と、このトランスの二次側インダクタンスと同調回路を形成するように接続した、容量（コンデンサ）Ｃ３と可変容量ダイオードＶｃ３の直列回路を備え、上記可変容量ダイオードＶｃ３にもＶＣＯ周波数制御電圧（Ｖｃｏｎｔ）を供給することによって、入力信号として選択すべき周波数信号のみを通過するように、コンデンサＣ３、可変容量ダイオードＶｃ３の値が設定されている。例えば、ＶＣＯ３の出力信号に同調するように設定すれば、バッファアンプの歪みによって発生する高調波が逓倍回路に流入しないので、一層、ＰＬＬ発振回路が安定して動作するようになる。
【００１５】
以上、本発明の実施例について説明したが、本発明はこれらの例に限定することなく種々変形が可能である。例えば、逓倍回路の出力端に備える同調回路として、図４、図５に示すように、２段のＬＣ同調回路を接続したが、一つの同調回路にしても良いし、３段以上の同調回路を連結した回路であってもよい。また、図５に示すように入力端に同調回路を挿入する場合においても、複数段の同調回路を連結するものであっても構わない。更に、夫々の可変容量ダイオードの制御信号として、ＶＣＯ制御電圧信号をそのまま使用する例を示したが、この例に限らず、ＶＣＯ制御電圧信号に基づいて作出した信号を使用するものであってもよい。
なお、上記制御電圧を記憶したメモリ６には、デジタル信号が記憶されているが、そのデジタル信号からＶＣＯ制御用のアナログ信号を作出する手段として、一般的には、制御電圧メモリ内にアナログへの変換データテーブルを備え、そのデータテーブルに基づいて必要なアナログ電圧（直流電圧）を発生する場合が多いが、メモリ６のデータそのものをアナログ電圧に変換する方法を用いることも考えられる。例えば、デジタルデータのビット数に対応して抵抗器を直列に接続するとともに、各抵抗器に並列に、オン・オフ動作を行う制御端子をもった半導体スイッチを備え、各ビットデータ夫々の「０、１」に対応して上記半導体スイッチをオン・オフすると、直列抵抗回路の総合的な抵抗値は、ビット列の「０、１」の並びに対応した値となる。従って、このような抵抗回路を短絡防止用の保護抵抗器を介して電源電圧に接続し、各抵抗器に併設した半導体スイッチを制御電圧メモリのデータで制御すれば、直接的にアナログ電圧／電流を得ることができるので、それを可変リアクタンス素子に印加すればよい。このとき各抵抗値を、段階的に異なる値とすれば、ビットの「０、１」の並べ方によって微小なステップの抵抗値変化を得、従って電圧／電流の変化を微小なものにすることが可能である。
【００１６】
また、上述した逓倍回路の概念には周波数低減回路（分周回路）を含んでおり、分周回路を含むＰＬＬ発振回路においても本発明を適用することが可能である。この場合は、低減した周波数を希望信号として通過する狭帯域同調回路を備えた周波数逓倍回路を用いる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る広帯域ＰＬＬ発振回路を示すブロック図。
【図２】本発明の機能を説明するための信号波形図であり、（ａ）は逓倍回路において発生する信号の周波数スペクトル図、（ｂ）は逓倍回路の同調周波数帯域を示す図。
【図３】本発明の他の実施形態に係る広帯域ＰＬＬ発振回路を示すブロック図。
【図４】本発明において使用する逓倍回路の一例を示す回路図。
【図５】本発明において使用する逓倍回路の他の例を示す回路図。
【図６】従来の逓倍回路を含むＰＬＬ発振回路の一例を示すブロック図。
【図７】ロックスピード高速化のためのＶＣＯ制御信号と発振周波数との関係を示す図。
【図８】従来の逓倍回路を含むＰＬＬ発振回路の動作を示す図で、（ａ）は逓倍回路の出力に含まれる信号の周波数スペクトル図、（ｂ）は逓倍回路に必要なフィルタの通過域を示す図。
【図９】従来の逓倍回路を含むＰＬＬ発振回路を示すブロック図。
【符号の説明】
【００１８】
１  ＰＬＬ  ＩＣ、２  ループフィルタ、３  ＶＣＯ、４  バッファアンプ、５、５−１、５−２、１０  逓倍回路、６  メモリ、７  Ｄ／Ａ、８  送信／受信切替制御部、Ｃｃ、Ｃ、Ｃ１乃至Ｃ３  コンデンサ、Ｌ、Ｌ１乃至Ｌ３  インダクタ（コイル）、Ｖｃ１、Ｖｃ２、Ｖｃ３  可変容量ダイオード（バリアブル・キャパシタ）、Ｒ  抵抗
【図１】
2010147583.tif 000003
【図２】
2010147583.tif 000004
【図３】
2010147583.tif 000005
【図４】
2010147583.tif 000006
【図５】
2010147583.tif 000007
【図６】
2010147583.tif 000008
【図７】
2010147583.tif 000009
【図８】
2010147583.tif 000010
【図９】
2010147583.tif 000011