(57)【要約】【課題】本発明によれば、画質の優れた画像表示装置を提供することを目的とする。【解決手段】本発明の一実施形態に係る画像表示装置は、基板と、前記基板上に設けられ、複数の画素回路をマトリックス状に配列した表示部と、前記基板上であって前記表示部と隣接して設けられる駆動ＩＣと、前記駆動ＩＣと前記表示部とを接続するように設けられ、前記駆動ＩＣから前記複数の画素回路に駆動信号を伝達する複数の駆動信号線と、前記複数の駆動信号線のうち隣接する駆動信号線の間に設けられ、前記複数の画素回路に対して電源電圧を前記駆動ＩＣ側から前記表示部側に向って供給する給電線と、を備えたことを特徴とする。【選択図】        図１
2010055009.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、複数の画素回路をマトリックス状に配列した表示部と、
前記基板上であって前記表示部と隣接して設けられる駆動ＩＣと、
前記駆動ＩＣと前記表示部とを接続するように設けられ、前記駆動ＩＣから前記複数の画素回路に駆動信号を伝達する複数の駆動信号線と、
前記複数の駆動信号線のうち隣接する駆動信号線の間に設けられ、前記複数の画素回路に対して電源電圧を前記駆動ＩＣ側から前記表示部側に向って供給する給電線と、を備えたことを特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示装置において、
前記給電線は、前記駆動ＩＣ側から前記表示部側に向って引き出されている前記駆動信号線の間に一本ずつ挿入される、
ことを特徴とする画像表示装置。
【請求項３】
請求項１に記載の画像表示装置において、
前記複数の駆動信号線は、複数本纏めて複数の群として配列され、
前記給電線は、前記群の間に一本ずつ挿入される、
ことを特徴とする画像表示装置。
【請求項４】
請求項１に記載の画像表示装置において、
前記基板と前記駆動ＩＣとの間に、複数の絶縁膜が介在されており、
前記絶縁膜の一層中に前記給電線が形成され、前記給電線が形成された絶縁膜と異なる層中に形成されていることを特徴とする画像表示装置。
【請求項５】
請求項４に記載の画像表示装置において、
前記給電線は、高電位側の給電線である第１電源線と低電位側の給電線である第２電源線とで構成されているとともに、
前記第１電源線と、前記第２の絶縁膜に配される前記第２電源線とは、平面視して互いに重ならないように配置されている、
ことを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に関し、例えば有機ＥＬ（Electroluminescence）素子を用いた画像表示装置に関する。
【背景技術】
【０００２】
従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する有機ＥＬ（Electroluminescence）素子を用いた画像表示装置が提案されている。
【０００３】
この種の画像表示装置では、例えば、薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という）や有機ＥＬ素子の一つである有機発光ダイオード（Organic Light Emitting Diode：以下「ＯＬＥＤ」という）などが各画素を構成しており、各画素がマトリックス状に配置された表示部を備えている。そして、電源から各画素に給電線を介して電力を供給し、各画素に駆動ＩＣから駆動信号線を介して伝達される画像信号によって適切な電流値が設定されることにより、各画素が発光して所望の画像が表示される。
マトリックス状に配列された各ＯＬＥＤに所定の電圧を一端側から他端側に向って給電するような給電方式の場合には、給電線内においては電圧降下が生じるため、一端側に位置する画素よりも他端側に位置する画素におけるＯＬＥＤへの印加電圧が低下する。例えば、駆動ＩＣが実装される領域を避けるように、給電線を配置した場合には、電圧降下の影響が大きい。
【０００４】
そこで、駆動ＩＣと表示部との間にも給電線を設けることによって、給電線の形成領域を大きくして、電圧降下の影響を少なくする技術が提案されている（下記、特許文献１参照）。
【０００５】
また、上述した特許文献１に記載の技術では、駆動ＩＣと表示部との間に形成される信号線と給電線との間の寄生容量が大きくなり、画像信号にノイズが含まれやすくなる。しいては、画像表示装置に映し出される画像が乱れるという問題が生じてしまう。
【０００６】
【特許文献１】特開２００５−１５７３００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記に鑑みてなされたものであって、画質の優れた画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態に係る画像表示装置は、基板と、前記基板上に設けられ、複数の画素回路をマトリックス状に配列した表示部と、前記基板上であって前記表示部と隣接して設けられる駆動ＩＣと、前記駆動ＩＣと前記表示部とを接続するように設けられ、前記駆動ＩＣから前記複数の画素回路に駆動信号を伝達する複数の駆動信号線と、前記複数の駆動信号線のうち隣接する駆動信号線の間に設けられ、前記複数の画素回路に対して電源電圧を前記駆動ＩＣ側から前記表示部側に向って供給する給電線と、を備えたことを特徴とする。
【０００９】
また、本発明の一実施形態に係る画像表示装置は、前記給電線が、前記駆動ＩＣ側から前記表示部側に向って引き出されている前記駆動信号線の間に一本ずつ挿入される、ことを特徴とする。
【００１０】
また、本発明の一実施形態に係る画像表示装置は、前記複数の駆動信号線は、複数本纏めて複数の群として配列され、前記給電線は、前記群の間に一本ずつ挿入される、ことを特徴とする。
【００１１】
また、本発明の一実施形態に係る画像表示装置は、前記基板と前記駆動ＩＣとの間に、複数の絶縁膜が介在されており、前記絶縁膜の一層中に前記給電線が形成され、前記給電線が形成された絶縁膜と異なる層中に形成されていることを特徴とする。
【００１２】
また、本発明の一実施形態に係る画像表示装置は、前記給電線が、高電位側の給電線である第１電源線と低電位側の給電線である第２電源線とで構成されているとともに、前記第１電源線と、前記第２の絶縁膜に配される前記第２電源線とは、平面視して互いに重ならないように配置されている、ことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、画質の優れた画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下に添付図面を参照して、この発明にかかる画像表示装置の最良な実施の形態を詳細に説明する。
【００１５】
［第１実施形態］
本発明の第１実施形態を図１ないし図５に基づいて説明する。本実施の形態は画像表示装置として有機ＥＬ（Electroluminescence）素子を用いた画像表示装置を適用した例である。
【００１６】
図１は、本発明の第１実施形態にかかる画像表示装置１００の構成を概略的に示す平面図である。図１に示すように、画像表示装置１００は、概略的には、基板１０上に、画素回路２１（図２参照）がマトリックス状に複数配列した表示部２０と、表示部２０を構成する各画素回路２１に電源電圧を供給する給電線３０と、各画素回路２１に接続される走査線５１、画像信号線５２（いずれも図２参照）等の駆動信号線５０と、駆動信号線５０への信号の供給を制御する駆動ＩＣ４０と、を具備した構成を有している。
【００１７】
表示部２０は、薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という）又は有機ＥＬ素子の一つである有機発光ダイオード（Organic Light Emitting Diode：以下「ＯＬＥＤ」という）などで構成される各画素が、マトリックス状に配置された画素回路を有している。これらの画素回路には、駆動信号線５０が接続されており、駆動信号線５０を介して伝達される走査信号および画像信号によって、各画素の輝度が制御され、所望の画像が表示される。
【００１８】
ここで、図２は画素回路２１の構成例を示す回路図である。すなわち、画像表示装置１００の表示部２０は、図２に示すような画素回路２１がマトリックス状に複数配列した構成を有している。
【００１９】
図２に示す画素回路２１は、有機発光ダイオードＯＬＥＤ、有機発光ダイオードＯＬＥＤを駆動するためのドライバ手段である駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、保持容量Ｃｓ、有機発光ダイオードＯＬＥＤ自体が有する素子容量Ｃｏｌｅｄを備えている。つぎに、図２に示した画素回路２１の構成、機能等について説明する。
【００２０】
駆動トランジスタＴｄは、ゲート電極とソース電極との間に与えられる電位差に応じて有機発光ダイオードＯＬＥＤに流れる電流量を制御するための制御素子である。
【００２１】
閾値電圧検出用トランジスタＴｔｈは、オン状態となったときに、駆動トランジスタＴｄのゲート電極とドレイン電極とを電気的に接続する。その結果、駆動トランジスタＴｄのソース電極に対するゲート電極の電位が実質的に駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流が流れ、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。
【００２２】
有機発光ダイオードＯＬＥＤは、Ａｌ、Ｃｕ、ＩＴＯ（Indium Tin Oxide）等によって形成されたアノード電極層およびカソード電極層とを備えている。さらに、有機発光ダイオードＯＬＥＤは、アノード電極層とカソード電極層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト又はベリリウム錯体等の有機系の材料によって形成された発光層を少なくとも備えた構造である。そして、有機発光ダイオードＯＬＥＤの両端に、有機発光ダイオードＯＬＥＤの閾値電圧以上の電位差（アノード電極層とカソード電極層との間の電位差）が印加されると、発光層に注入される正孔と電子とが再結合することによって、発光層から光を生じる機能を有する。
【００２３】
駆動トランジスタＴｄおよび閾値電圧検出用トランジスタＴｔｈについてのチャネル（ｎ型またはｐ型）については、特に明示していないが、ｎ型またはｐ型のいずれを用いてもよい。本実施の形態においては、各薄膜トランジスタはｎ型である。また、各薄膜トランジスタは、非晶質シリコン（アモルファスシリコン）、微結晶シリコン、又は多結晶シリコン（ポリシリコン）のいずれを用いても良い。
【００２４】
給電線３０は、高電位側の給電線である第１電源線としてのＶＤＤ線３１と低電位側の給電線である第２電源線としてのＶＳＳ線３２とで構成されており、駆動トランジスタＴｄに所定の電源電圧を供給する。
【００２５】
駆動信号線５０の走査線５１は、閾値電圧検出用トランジスタＴｔｈの駆動を制御するための信号を閾値電圧検出用トランジスタＴｔｈに供給する。
【００２６】
駆動信号線５０の画像信号線５２は、画像信号を保持容量Ｃｓに供給する。
【００２７】
なお、給電線３０、走査線５１は、各画素回路２１に対して共通に接続されている。また、画像信号線５２は、列方向に配列される各画素回路２１に対して共通に接続されている。
【００２８】
駆動ＩＣ４０は、スイッチング素子などを内部に含んでおり、走査線５１への印加電圧の大きさや印加するタイミングを制御する。また、駆動ＩＣ４０は、演算回路などを内部に含んでおり、画像データに対応する電位（以下「画像データ電位」という）を生成するとともに、生成した画像データ電位を画像信号線５２に供給するタイミングを制御する。
【００２９】
図３は、動作時における画像表示装置の各構成要素の電位変動の態様を示すタイムチャートである。図３において、走査線（ｎ−１）は、前段に位置する画素回路２１に対応した走査線５１および画像信号線５２のタイムチャートを参考のために示したものである。
【００３０】
まず、過去の発光の際に駆動トランジスタＴｄのゲート電極に印加された電位をリセットする第１リセット工程が行われる。具体的には、図３の期間ｔ１に示すように、ＶＤＤ線３１およびＶＳＳ線３２の電位がＶＤＤとされ、走査線５１の電位がオン電位とされる。すなわち、閾値電圧検出用トランジスタＴｔｈは、オン状態となっている。
【００３１】
有機発光ダイオードＯＬＥＤを通じて電荷が供給され、保持容量Ｃｓの駆動トランジスタＴｄのゲート電極と接続される第１電極の電位は、ＶＤＤ線３１から有機発光ダイオードＯＬＥＤのアノード電極層に供給される電位ＶＤＤとほぼ等しくなる。  
【００３２】
一方で、図３に示すように画像信号線５２の電位がＶＤＬとなっていることから、保持容量Ｃｓの画像信号線と接続される第２電極の電位はＶＤＬとなる。  
【００３３】
つぎに、図３の期間ｔ２に示すように、準備工程で、ＶＤＤ線３１の電位が−ＶＥであり、画像信号線５２の電位がＶＤＨであり、ＶＳＳ線３２の電位がＶＤＤであり、走査線５１の電位がオフ電位であると、駆動トランジスタＴｄのゲート電極の電位は、ＶＤＤ＋ＶＤＨ−ＶＤＬとなり、駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも高くなる。また、閾値電圧検出用トランジスタＴｔｈは、オフ状態である。これにより、駆動トランジスタＴｄがオン状態となり、電流ｉが流れる。
【００３４】
つぎに、図３の期間ｔ３に示すように、閾値電圧検出工程で、ＶＤＤ線３１の電位が０電位であり、画像信号線５２の電位がＶＤＨであり、ＶＳＳ線３２の電位が０電位であり、走査線５１の電位がオン電位であると、閾値電圧検出用トランジスタＴｔｈがオン状態とされる。これにより、閾値電圧検出用トランジスタＴｔｈおよび駆動トランジスタＴｄを介して電流ｉが流れる。駆動トランジスタＴｄのゲート電極の電位がＶｔｈに達すると、駆動トランジスタＴｄはオフ状態になり、Ｖｔｈが検出される。次に閾値電圧検出用トランジスタＴｔｈをオフにする。
【００３５】
つぎに、図３の期間ｔ４に示すように、データ書き込み工程で、ＶＤＤ線３１の電位が０電位であり、画像信号線５２から輝度電位ＶＤＡＴＡが供給され、ＶＳＳ線３２の電位が０電位であり、走査線５１電位がオン電位であると、閾値電圧検出用トランジスタＴｔｈがオン状態とされる。これにより、駆動トランジスタＴｄのゲート電極の電位は、
α（ＶＤＡＴＡ−ＶＤＨ）＋Ｖｔｈ
とされる。なお、αは、Ｃｓ／（Ｃｓ＋ＣＯＬＥＤ）である。
【００３６】
ここで、有機発光ダイオードＯＬＥＤのカソード電極の電位は、閾値電圧検出用トランジスタＴｔｈがオン状態とされているため、駆動トランジスタＴｄのゲート電極の電位と同電位である。
【００３７】
つぎに、図３の期間ｔ５に示すように、第２リセット工程で、ＶＤＤ線３１の電位が−ＶＥであり、画像信号線５２の電位がＶＤＨであり、ＶＳＳ線３２の電位が−ＶＥであり、走査線５１の電位がオフ電位であると、閾値電圧検出用トランジスタＴｔｈがオフ状態とされる。これにより、駆動トランジスタＴｄのゲート電極の電位は、
（１−α）（ＶＤＨ−ＶＤＡＴＡ）＋Ｖｔｈ
とされる。この期間ｔ５によって、有機発光ダイオードＯＬＥＤのカソード電極層の電位は、−ＶＥとなり、リセットされる。
【００３８】
つぎに、図３の期間ｔ６に示すように、発光工程で、ＶＤＤ線３１の電位がＶＤＤであり、画像信号線５２の電位がＶＤＨであり、ＶＳＳ線３２の電位が０電位であり、走査線５１の電位がオフ電位であると、有機発光ダイオードＯＬＥＤに電流ｉｄ（＝（β／２）（（１−α）（ＶＤＨ−Ｖｄａｔａ））2）が流れ、有機発光ダイオードＯＬＥＤが発光する。ここで、電流ｉｄは、閾値電圧Ｖｔｈに依存しない。
【００３９】
本実施の形態においては、図１に示すように、各駆動ＩＣ４０の間に給電線３０（ＶＤＤ線３１・ＶＳＳ線３２）を配設するとともに、各駆動ＩＣ４０の下部に位置して各駆動ＩＣ４０から表示部２０まで所定の方向に間隔を空けて引き出されている駆動信号線５０の間にも給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）を配設するようにしたものである。より詳細には、図４に示すように、ＢＧＡ（Ball Grid Array）により作成された駆動ＩＣ４０の半田による小さいボール状電極（バンプともいう）であるはんだボール４１の間に、給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）を配設する。ＢＧＡは基板の上面にＩＣが搭載され、基板の裏面にＩＣと接続した点状のリードが設置されたものである。なお、このような駆動ＩＣ４０を基板１０に実装するには、ＢＧＡのリードに予めはんだボール４１を形成しておき、はんだボール４１を基板１０のマウント（駆動信号線５０）に合わせて載置した後、はんだボール４１を溶融させてはんだ付けする。
【００４０】
なお、本実施の形態においては、駆動ＩＣ４０をＢＧＡ（Ball Grid Array）により作成したが、これに限るものではなく、給電線３０（ＶＤＤ線３１・ＶＳＳ線３２）を駆動ＩＣ４０の下部に配設できるものであれば、どのような表面実装型（Surface mount type）であっても良い。
【００４１】
このように本実施形態によれば、マトリックス状に配列された各有機発光ダイオードＯＬＥＤに一端側から他端側に向けて所定の電圧を給電する場合に、各駆動ＩＣ４０から表示部２０まで引き出されている駆動信号線５０の間に給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）を配設するようにしたことにより給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）を複数本に分けて電源電圧を供給することができる。すなわち、駆動信号線５０と給電線３０とが平面視して重ならないようにすることにより、駆動信号線５０と給電線３０との間の寄生容量を小さくすることができる。その結果、駆動信号線５０を介して表示部２０に伝達される信号に対するノイズの量を少なくすることができ、画像表示装置の画質を良好にすることができる。
【００４２】
また、本実施形態によれば、表示部２０に接続される給電線３０が形成される領域を、表示部２０の一端側に広く形成することができ、表示部の一部に集中して給電する方式に比べて、給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）全体の電圧降下を小さくして輝度ムラの発生を抑えることができ、画質の優れた画像表示装置を提供することができる。
【００４３】
さらに、表示部２０と給電線３０との接続される箇所を多く設けることにより、表示部の一部に集中して給電する方式に比べて、発熱する箇所が集中するのを分散させることができる。その結果、有機発光ダイオードＯＬＥＤの一部が高温になるのを抑制することができる。かかる高温になる領域においては、輝度が大きくなりやすく、輝度ムラの原因にもなることがある。本実施形態によれば、このような問題も生じにくくすることができ、画質の優れた画像表示装置を提供することができる。
【００４４】
なお、表示部２０の中央部に位置する画素回路２１に対する給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）からの給電を減らし、電圧降下を均等化するようにしても良い。
【００４５】
なお、本実施形態においては、図４に示したように給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）を駆動ＩＣ４０のはんだボール４１の間に一本ずつ挿入するようにしたが、これに限るものではない。例えば、はんだボール４１の間に給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）は必ずしも一本ずつ挿入しなくても良く、図５に示すように、給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）の本数を減らして、駆動信号線５０の配線を数本ずつ寄せれば、狭い配線間隔に対応することができる。
【００４６】
［第２実施形態］
次に、本発明の第２実施形態を図６に基づいて説明する。なお、前述した第１実施形態と同じ部分は同じ符号で示し説明も省略する。
【００４７】
第１実施形態においては、駆動ＩＣ４０のはんだボール４１の間に給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）を配設するようにしたが、駆動ＩＣ４０のはんだボール４１の間隔が狭い場合には、はんだボール４１の間に給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）を配設することが難しい場合がある。
【００４８】
そこで、第２実施形態においては、駆動ＩＣ４０と基板１０との間に絶縁膜を介在させてＶＤＤ線３１とＶＳＳ線３２とを交互に異なる平面に配置するようにしたものである。
【００４９】
図６は、本発明の第２実施形態にかかる画像表示装置１００の駆動ＩＣ４０周辺を示す断面図である。図６に示すように、本実施の形態の画像表示装置１００は、基板１０の上方に、ＶＤＤ線３１が配される絶縁膜６１と、ＶＳＳ線３２が配される絶縁膜６２とが設けられている。なお、駆動ＩＣ４０は、絶縁膜６２上に配設されている。
【００５０】
絶縁膜６１に配されるＶＤＤ線３１と、絶縁膜６２に配されるＶＳＳ線３２とは、図６に示すように、互いに重ならないように配置されている。ＶＤＤ線３１とＶＳＳ線３２とは、上下に重なっても両者間には絶縁膜６１，６２が介在されているため短絡しないが、ＶＤＤ線３１とＶＳＳ線３２との間で、浮遊容量が発生して好ましくないため、ＶＤＤ線３１とＶＳＳ線３２との配置を平面視して重ならないようにしたものである。
【００５１】
［第３実施形態］
次に、本発明の第３実施形態を図７乃至図９に基づいて説明する。なお、前述した第１実施形態と同じ部分は同じ符号で示し説明も省略する。
【００５２】
なお、図７は、本実施形態の画像表示装置の平面図であって、図８は、図７の駆動ＩＣ４０と表示部２０との間に位置する基板のＡ−Ａ断面図である。また、図９は、図７の駆動ＩＣ４０の直下に位置する基板のＢ−Ｂ断面図である。
【００５３】
図８及び図９に示すように、基板１０上に絶縁膜６１と絶縁膜６２とが積層されており、絶縁膜６１中にＶＤＤ線３１とＶＳＳ線３２とが交互に配列され、絶縁膜６２中に駆動信号線５０が設けたものである。また、駆動ＩＣ４０の直下には、絶縁膜６２中には、駆動ＩＣ４０と駆動信号線５０のそれぞれとを接続するコンタクト導体５１が複数個設けられている。そして、コンタクト導体５１を介して駆動ＩＣ４０と駆動信号線５０とを電気的に接続している。
【００５４】
また、駆動ＩＣ４０と表示部２０との間において、駆動信号線５０の直下にＶＤＤ線３１、ＶＳＳ線３２が位置しないように、給電線３０がパターニングされている。給電線３０と駆動信号線５０との配置を平面視して重ならないようにすることによって、両者の間で、浮遊容量を低減することができる。その結果、ノイズの少ない画像信号を表示部に供給することができ、画質の優れた画像表示装置を提供することができる。
【００５５】
［第４実施形態］
次に、本発明の第４実施形態を図１０乃至図１３に基づいて説明する。なお、前述した第１実施形態と同じ部分は同じ符号で示し説明も省略する。
【００５６】
給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）を駆動ＩＣ４０の長手方向に対して直交させて配するものに限るものではない。例えば、図１０に示すように、駆動ＩＣ４０の直下を通らずに、駆動ＩＣ４０と表示部２０との間において駆動ＩＣ４０の長手方向に対して平行な方向から給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）をそれぞれ引き出してから、表示部２０側へ給電線３０（ＶＤＤ線３１、ＶＳＳ線３２）を引き出すようにしても良い。
【００５７】
なお、図１１は、図１０の駆動ＩＣ４０と表示部２０との間に位置する基板のＣ−Ｃ断面図である。また、図１２は、図１０の駆動ＩＣ側から表示部側の基板のＤ−Ｄ断面図である。さらに、図１３は、図１０の駆動ＩＣと駆動信号線との接続関係を示すＥ−Ｅ断面図である。
【００５８】
図１１及び図１３に示すように、絶縁膜６１中にＶＤＤ線３１、ＶＳＳ線３２が設けられているとともに、絶縁膜６２中にＶＳＳ線３２と駆動信号線５０とが交互に配列されている。ここで、ＶＳＳ線３２は、ＶＤＤ線３１と接触しないように引き回され、コンタクト導体３４を介して絶縁膜６１中のＶＳＳ線３２と絶縁膜６２中のＶＳＳ線３２とが接続されている。
【００５９】
コンタクト導体３４は、上下位置の異なるＶＳＳ線３２同士を接続するために、絶縁膜６１中であって上下位置の異なるＶＳＳ線３２同士が重なる箇所に設けられている。その結果、コンタクト導体３４を用いて、ＶＳＳ線３２を引き回すことができ、絶縁膜６２中において駆動信号線５０の設けられていない駆動信号線５０同士の間の隙間を有効利用することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１実施形態にかかる画像表示装置の構成を概略的に示す平面図である。
【図２】画素回路の構成例を示す回路図である。
【図３】動作時における画像表示装置の各構成要素の電位変動の態様を示すタイムチャートである。
【図４】給電線と駆動ＩＣとの関係を示す断面図である。
【図５】本発明の変形例に係る画像表示装置の構成の変形例を概略的に示す平面図である。
【図６】本発明の第２実施形態にかかる画像表示装置の駆動ＩＣ周辺を示す断面図である。
【図７】本発明の第２実施形態にかかる画像表示装置の構成を概略的に示す平面図である。
【図８】本発明の第３実施形態にかかる画像表示装置のＡ−Ａ断面図である。
【図９】本発明の第３実施形態にかかる画像表示装置のＢ−Ｂ断面図である。
【図１０】本発明の第４実施形態にかかる画像表示装置の構成を概略的に示す平面図である。
【図１１】本発明の第４実施形態にかかる画像表示装置のＣ−Ｃ断面図である。
【図１２】本発明の第４実施形態にかかる画像表示装置のＤ−Ｄ断面図である。
【図１３】本発明の第４実施形態にかかる画像表示装置のＥ−Ｅ断面図である。
【符号の説明】
【００６１】
１０      基板
２０      表示部
２１      画素回路
３０      給電線
３１      ＶＤＤ線
３２      ＶＳＳ線
４０      駆動ＩＣ
５０      駆動信号線
６１      第１の絶縁膜
６２      第２の絶縁膜
７０      異方性導電膜
１００    画像表示装置
【図１】
2010055009.tif 000003
【図２】
2010055009.tif 000004
【図３】
2010055009.tif 000005
【図４】
2010055009.tif 000006
【図５】
2010055009.tif 000007
【図６】
2010055009.tif 000008
【図７】
2010055009.tif 000009
【図８】
2010055009.tif 000010
【図９】
2010055009.tif 000011
【図１０】
2010055009.tif 000012
【図１１】
2010055009.tif 000013
【図１２】
2010055009.tif 000014
【図１３】
2010055009.tif 000015