(57)【要約】      （修正有）【課題】回路基板の製造方法及び半導体装置の製造方法に関し、金−はんだ接合方式に用いる基板配線上に形成する錫を含むはんだを、膜厚バラツキを抑制して厚付けする。【解決手段】回路基板１の実装面に設けられた複数の接続部導体パターンの間に、金属置換により錫を含むはんだに置換可能な金属膜４を設けたのち、前記金属膜を金属置換により錫を含むはんだ５に置換し、次いで、前記置換した錫を含むはんだを溶融させて、前記接続部導体パターン間で分割するとともに前記接続部導体パターン表面に錫を含むはんだ６を厚付けする。【選択図】図１
2010153744.tif 000002
【特許請求の範囲】
【請求項１】
回路基板の実装面に設けられた複数の接続部導体パターンの間に、金属置換により錫を含むはんだに置換可能な金属膜を設ける工程と、
前記金属膜を金属置換により錫を含むはんだに置換する工程と、
前記置換した錫を含むはんだを溶融させて、前記接続部導体パターン間で分割するとともに前記接続部導体パターン表面に錫を含むはんだを厚付けする工程と
を有する回路基板の製造方法。
【請求項２】
前記はんだに置換する工程において、錫を含む置換型無電解めっき浴を用いる請求項１に記載の回路基板の製造方法。
【請求項３】
前記金属膜を金属置換により錫を含むはんだに置換する工程が、金属膜の表面の一部を金属置換する第１の金属置換工程と、前記第１の金属置換工程より高温で前記金属膜の残部を金属置換する第２の金属置換工程とからなる請求項１または２に記載の回路基板の製造方法。
【請求項４】
前記金属膜として、前記回路基板の配線パターンの形成過程で用いるめっきシード層を用いる請求項１乃至３のいずれか１項に記載の回路基板の製造方法。
【請求項５】
前記接続部導体パターンの間に金属置換により錫を含むはんだに置換可能な金属膜を設ける工程が、接続パッド部以外の前記接続部導体パターンの表面をめっきレジストで覆った状態で金属膜を設ける工程である請求項１乃至請求項４のいずれか１項に記載の回路基板の製造方法。
【請求項６】
回路基板の実装面に設けられた複数の接続部導体パターンの間に、金属置換により錫を含むはんだに置換可能な金属膜を設ける工程と、
前記金属膜を金属置換により錫を含むはんだに置換する工程と、
前記置換した錫を含むはんだを溶融させて、前記接続部導体パターン間で分割するとともに前記接続部導体パターン表面に錫を含むはんだを厚付けする工程と、
前記錫を含むはんだを厚付けした接続部導体パターンと半導体素子に設けた接続端子とをフリップチップボンディングにより電気的に接続する工程と
を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板の製造方法及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年のコンピュータシステムの回路基板は、高速化且つ大規模化に対応できることが要求される。そのため、半導体素子同士の接続方法或いは半導体素子と回路基板の接続方法として金バンプを用いたフリップチップ接合が提供されている。
【０００３】
このようなフリップチップ実装においては、回路基板の実装面に設けた基板電極上にはんだを形成した後、半導体素子の端子と基板電極上のはんだを接合することにより電気的に接続する金−はんだ接合方式が用いられている。
【０００４】
ここで、図１２を参照して従来の金−はんだ接合プロセスを説明する。図１２は従来の金−はんだ接合プロセスの説明図であり、図１２（ａ）に示すように、回路基板６１に設けた基板電極６２上に錫を含むはんだ６３を形成し、半導体素子７１に形成されている金端子７２と位置合わせを行う。
【０００５】
次いで、図１２（ｂ）に示すように、例えば、２８０℃〜３２０℃に加熱したボンディング加熱ヘッド６４を半導体素子７１に当接して押圧し、金端子７２から熱を供給して錫を含むはんだ６３を溶融させることにより電気的導通を得る。
【０００６】
次いで、図１２（ｃ）に示すように、シリンジ６５を用いてアンダーフィル樹脂６６を半導体素子７１と回路基板ん６１との間に注入することによって、半導体実装装置の基本構成が完成する。
【０００７】
この方式は、接合時に低荷重で実装を行うことができるため、半導体素子７１を回路基板６１に実装する際の搭載精度の低下が防止でき、半導体素子７１の高密度化に伴う端子に精細化に対応できる技術とされている。
【０００８】
現在、基板回路上に錫を含むはんだを形成する技術としては、電解めっき法、無電解めっき法、或いは、基板電極上に粘着材を形成し、はんだ粉を粘着させることによるスーパージャフィット方式がある。
【特許文献１】特開２００５−０５７２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、電解めっき法の場合にはめっき厚のバラツキが大きく、半導体素子を接合した際に、錫またははんだ量が多い場合には端子間のショートが発生し、一方、量が少ない場合には接合部が破断するオープン不良発生するという問題がある。また、めっき線の形成が必須であるため、めっき線が半導体パッケージの小型化の妨げになる。
【００１０】
また、スーパージャフィット方式においては、はんだ粉末を原料とするため、半導体素子の端子がファインピッチになった場合に、微小な粉末を製造するためには製造コストが高くなるという問題がある。また、粉末の表面積が大きくなるため、表面の酸化の影響により安定した形状が得られにくいという問題もある。
【００１１】
さらに、無電解めっき法の場合には錫またははんだ量はバラツキが少なく製造できるが、回路基板の配線を構成する銅を金属置換して形成する置換型めっき法のみしか量産性を満足できるものがなく、その膜厚は２μｍ程度までであり、半導体素子実装後に端子の強度を確保できるような十分な厚さが確保できないという問題がある。
【００１２】
したがって、本発明は、金−はんだ接合方式に用いる基板配線上に形成する錫を含むはんだを、膜厚バラツキを抑制して厚付けすることを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一観点からは、回路基板の実装面に設けられた複数の接続部導体パターンの間に、金属置換により錫を含むはんだに置換可能な金属膜を設ける工程と、前記金属膜を金属置換により錫を含むはんだに置換する工程と、前記置換した錫を含むはんだを溶融させて、前記接続部導体パターン間で分割するとともに前記接続部導体パターン表面に錫を含むはんだを厚付けする工程とを有する回路基板の製造方法が提供される。
【００１４】
また、本発明の別の観点からは、回路基板の実装面に設けられた複数の接続部導体パターンの間に、金属置換により錫を含むはんだに置換可能な金属膜を設ける工程と、前記金属膜を金属置換により錫を含むはんだに置換する工程と、前記置換した錫を含むはんだを溶融させて、前記接続部導体パターン間で分割するとともに前記接続部導体パターン表面に錫を含むはんだを厚付けする工程と、前記錫を含むはんだを厚付けした接続部導体パターンと半導体素子に設けた接続端子とをフリップチップボンディングにより電気的に接続する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１５】
開示の回路基板の製造方法及び半導体装置の製造方法によれば、基板配線上に形成する錫を含むはんだを、膜厚バラツキを抑制して厚付けすることができ、それによって、半導体パッケージの小型化、ファインピッチの半導体素子の端子を用いた信頼性の高い実装を安定して行うことが可能になる。
【発明を実施するための最良の形態】
【００１６】
ここで、図１乃至図５を参照して、本発明の実施の形態の回路基板の製造方法を説明する。図１は、本発明の実施の形態の回路基板の製造工程の説明図であり、まず、図１（ａ）に示すように、回路基板１上にめっきシード層２を介して銅からなるペリフェラル基板電極３を設ける。
【００１７】
次いで、図１（ｂ）に示すように、無電解めっき法或いはスパッタリング法を用いて、ペリフェラル基板電極３を設けた領域に０．５μｍ〜２．５μｍの厚さの置換用金属膜４を設ける。この場合の金属膜４は、金属置換により錫を含むはんだに置換可能な金属からなり、例えば、Ｃｕ、Ａｌ、Ｃｒ或いはこれらの合金からなる。
【００１８】
次いで、図１（ｃ）に示すように、Ｓｎを含む置換型無電解めっき浴を用いて置換用金属膜４を、錫を含むはんだ５に置換する。この場合の錫を含むはんだとは、Ｓｎ，Ｓｎ−Ａｇ，Ｓｎ−Ｂｉ，Ｓｎ−Ｃｕ，Ｓｎ−Ｚｎ，Ｓｎ−Ａｇ−Ｃｕ等が挙げられ、Ｓｎの組成比が複数の構成元素の中で最大であることが望ましく、その組成に応じてＳｎを含む置換型無電解めっき浴の組成を変える。なお、ＡｇやＢｉ等を添加することによってはんだの融点がＳｎの融点より低くなる。
【００１９】
次いで、図１（ｄ）に示すように、加熱処理によって錫を含むはんだ５を溶融させる。
この時、ペリフェラル基板電極３の表面と回路基板１の表面における溶融はんだの接触角が異なるので、表面張力によって溶融はんだはペリフェラル基板電極３の表面に集まってはんだ層６を形成する。このはんだ層６は、ペリフェラル基板電極３同士の間の錫を含むはんだ５も集めたものになるため、ペリフェラル基板電極３同士の間隔にもよるが初期に成膜した置換用金属膜の膜厚より２倍以上の厚さに厚付けされる。
【００２０】
なお、この場合のはんだ層６は、金属置換工程の前に置換用金属を接続バッド部のみに残存するようにエッチングするか、或いは、金属置換工程の後に錫を含むはんだを接続バッド部のみに残存するようにエッチングして形成する。
【００２１】
図２は、このようにして形成した回路基板と、回路基板を用いた実装構造の説明図である。図２（ａ）は回路基板の概念的平面図であり、回路基板１の実装面にペリフェラル基板電極３が整列して形成され、上述のように接続パッドの表面にのみ錫或いは錫を主成分とするはんだからなるはんだ層６が形成されている。また、それ以外の領域はソルダーレジスト７で覆われている。
【００２２】
図２（ｂ）は、回路基板を用いた実装構造の概念的断面図であり、従来例で説明した通りの工程で、半導体素子８に設けた金バンプ９を接続パッドに当接させて加熱することによって金−はんだ接合を形成する。次いで、アンダーフィル樹脂１０を充填することによって実装半導体装置が完成する。
【００２３】
この本発明の実施の形態においては、バラツキの少ない無電解めっき法或いはスパッタリング法によって置換用金属膜を成膜しているので、接続バッドを覆うはんだ層の厚さのバラツキも少なく、且つ、半導体素子の端子強度が得られる厚さに形成することができる。それによって、ファインピッチに対応した半導体装置の接続信頼性の向上が可能になる。
【００２４】
なお、置換用金属膜は回路基板の製造方法として広く知られているセミアディティブ工法におけるめっきシード層を用いても良いので、その様子を図３及び図４を参照して説明する。まず、図３（ａ）に示すように、基板ベース層１１の表面に厚さが、例えば、０．５μｍ〜２μｍのＣｕめっきシード層１２を設け、めっきフレームとなるレジストパターン１３を設ける。
【００２５】
次いで、図３（ｂ）に示すように、電解めっき法によりＣｕめっき層１４を形成する。
次いで、図３（ｃ）に示すようにレジストパターン１３を除去する。次いで、図４（ｄ）に示すように、硫酸系のＣｕエッチング液によりＣｕめっきシード層１２の露出部を除去して残部を配線パターンとするのが従来のセミアディティブ工法である。しかし、本発明の実施の形態においては、ペリフェラル基板電極となるＣｕめっき層１４の周囲のＣｕめっきシード層は残存させておく。
【００２６】
次いで、図４（ｅ）に示すように、ペリフェラル基板電極となるＣｕめっき層１４の周辺部のみを露出させた状態で、Ｓｎ置換型無電解めっき浴を用いて無電解めっきすることにより、Ｃｕめっきシード層１２を錫はんだ層１５に置換するとともに、Ｃｕめっき層１４の表面も錫はんだ層１５に置換する。
【００２７】
次いで、図４（ｆ）に示すように、加熱により錫はんだ層１５を溶融させることにより、溶融錫の表面張力によりＣｕめっき層１４の表面に厚膜の錫はんだ層１６が形成されるとともに、隣接するＣｕめっき層１４同士の間が電気的に分離される。この場合には、置換用金属膜の成膜工程を省略することができるので、工程を簡素化することができる。
【００２８】
また、金属置換無電解めっき工程は２段階工程でも良いので、その様子を図５を参照して説明する。まず、図５（ａ）に示すように、回路基板２１上にめっきシード層２２を介して銅からなるペリフェラル基板電極２３を設ける。次いで、図５（ｂ）に示すように、無電解めっき法を用いて、ペリフェラル基板電極２３を設けた領域に厚さが、例えば、２μｍの厚さの置換用金属膜２４を設ける。
【００２９】
次いで、図５（ｃ）に示すように、例えば、６０℃のＳｎ置換型無電解めっき浴を用いて置換用金属膜２４の表面の０．１μｍ〜１．５μｍ、例えば、０．５μｍ程度を錫はんだ層２５に置換する。
【００３０】
次いで、図５（ｄ）に示すように、より高温にした例えば、７０℃のＳｎ置換型無電解めっき浴を用いて置換用金属膜２４の残部を錫はんだ層２６に置換する。なお、第１段階のＳｎ置換型無電解めっき浴と第２段階のＳｎ置換型無電解めっき浴の成分は、Ｓｎ置換型無電解めっきのめっき形成速度が第２段階のめっき浴の方が速くなるように調整する。
【００３１】
この場合、第１段階のＳｎ置換型無電解めっき浴は、低い温度でゆっくり形成しているために、緻密な錫はんだ層２５とすることができる。一方、第１段階に比して、高温で早く錫はんだ層を形成するＳｎ置換型無電解めっき浴では、膜質が良くない。しかしながら、本実施形態では、第１段階で緻密な錫はんだ層２５を形成しているため、第２段階では、この緻密な錫はんだ層２５の影響を受け、錫はんだ層の形成速度を上げても、膜質を保つことができる。
【００３２】
次いで、図５（ｅ）に示すように、加熱処理によって錫はんだ層２５，２６を溶融させてペリフェラル基板電極２３の表面に置換用金属膜２４の膜厚の２倍以上の膜厚の錫はんだ層２７で覆う。このように、２段階金属置換を行うことによって、錫はんだ層２５，２６が置換用金属膜２４の表面の膜質を拾うことがなく、良質の錫はんだ層２７とすることができる。
【実施例１】
【００３３】
以上を前提として、次に、図６及び図７を参照して本発明の実施例１の回路基板の製造工程を説明する。まず、図６（ａ）に示すように、回路基板３１上に幅が例えば、２５μｍのペリフェラル基板電極３２を２５μｍ間隔で４００個形成し、半導体素子の搭載エリアの回路基板３１上にソルダーレジスト３３を形成する。なお、回路基板３１は例えば、厚さ０．３５ｍｍのＢＴレジン製の基板であり例えば、８．５ｍｍ角の半導体素子を搭載できるものである。また、図は接続バッド近傍の一部を斜視図として示したものである。
【００３４】
次いで、図６（ｂ）に示すように、ソルダーレジスト３３に合わせる形でめっきレジスト３４を形成し、接続パッド部を開口させる。次いで、図６（ｃ）に示すように、無電解銅めっき処理により厚さが、例えば、２μｍの無電解Ｃｕめっき層３５を形成する。次いで、図７（ｄ）に示すように、めっきレジスト３４を剥離することによって、めっきレジスト３４上に堆積した無電解Ｃｕめっき層３５も同時に除去する。
【００３５】
次いで、図７（ｅ）に示すように、例えば、置換型無電解すずめっき浴５８０ＭＪ（石原薬品製商品型番）を用いて、６０℃で３０分間無電解めっき処理を行う。この置換型無電解すずめっき処理によって、無電解Ｃｕめっき層３５は殆ど純粋なＳｎに置換されてＳｎはんだ層３６となる。
【００３６】
次いで、図７（ｆ）に示すように、めっき処理部にフラックスを塗布し、回路基板３１の表面温度が最高で２６０℃になるように設定されたリフロー炉を用いて、リフロー処理を行い、フラックス洗浄を行う。このリフロー処理工程においてＳｎはんだ層３６は溶融し、溶融したＳｎの表面張力により厚膜のＳｎはんだ層３７が接続パッドの表面を覆う。
【００３７】
このＳｎはんだ層３７の高さを蛍光Ｘ線装置を用いて測定した結果、Ｓｎはんだ層３７の最大厚さは、平均４．７μｍであり、従来の工法でめっき処理を行った場合には、最大２．１μｍ厚であったため、２倍以上の厚さにできることが確認できた。
【００３８】
以降は、上記の図２に示したように、４００個の端子上にワイヤボンディングの金ボールを利用した金端子を備えた８．５ｍｍ角の半導体素子をこの回路基板３１上に実装する。この時の金端子の形成条件は、ボールボンダーのステージ温度２００℃とした。
【００３９】
この半導体素子をフリップチップボンダにより、回路基板３１と位置合わせを行った後、半導体素子側から温度３００℃／３秒で、荷重を３ｇ／端子を印加することにより、接合した。 その後、アンダーフィル材を注入し１５０℃の恒温槽で２時間硬化させた。
【００４０】
実装後に完成した半導体装置の接合部を断面研磨により観察した。このとき、従来工法では、Ｓｎはんだが金端子の先端部にしか存在せず、金端子下部に接合応力が原因と思われるクラックが発生していたが、本発明の実施例１ではＳｎはんだが金端子の外周を十分に覆う形で存在しており、接合部にクラックの発生も見られなかった。
【実施例２】
【００４１】
次に、図８及び図９を参照して本発明の実施例２の回路基板の製造工程を説明する。まず、図８（ａ）に示すように、セミアディティブ法により回路基板４１上にＣｕめっきシード層４２を介して幅が例えば、２５μｍのペリフェラル基板電極となるＣｕめっき層４３を２５μｍ間隔で４００個形成したのち、レジストパターン（図示は省略）を除去する。
【００４２】
次いで、図８（ｂ）に示すように、接続パッド部を覆うようにエッチングレジスト４４を設ける。次いで、図８（ｃ）に示すように、エッチングレジスト４４をマスクとしてＣｕめっきシード層４２の露出部をエッチングにより除去したのち、エッチングレジスト４４を除去する。
【００４３】
次いで、図９（ｄ）に示すように、接続パッド部を露出するようにソルダーレジスト４５を形成する。次いで、図９（ｅ）に示すように、例えば、置換型無電解すずめっき浴５８０ＭＪ（石原薬品製商品型番）を用いて、６０℃で３０分間無電解めっき処理を行う。この置換型無電解すずめっき処理によって、Ｃｕめっきシード層４２及びＣｕめっき層４３は殆ど純粋なＳｎに置換されてＳｎはんだ層４６となる。
【００４４】
次いで、図９（ｆ）に示すように、めっき処理部にフラックスを塗布し、回路基板４１の表面温度が最高で２６０℃になるように設定されたリフロー炉を用いてリフロー処理を行い、フラックス洗浄を行う。このリフロー処理工程においてＳｎはんだ層４６は溶融し、溶融したＳｎの表面張力により厚膜のＳｎはんだ層４７が接続パッドの表面を覆う。
【００４５】
このＳｎはんだ層４７の高さを蛍光Ｘ線装置を用いて測定した結果、Ｓｎはんだ層４７の最大厚さは、平均４．６μｍであり、従来の工法でめっき処理を行った場合には、最大２．１μｍ厚であったため、２倍以上の厚さにできることが確認できた。
【００４６】
以降は、上記の実施例１と同様にして回路基板４１上に半導体素子を実装して半導体装置を完成した。実装後に完成した半導体装置の接合部を断面研磨により観察した。実施例１と同様にＳｎはんだが金端子の外周を十分に覆う形で存在しており、接合部にクラックの発生も見られなかった。
【実施例３】
【００４７】
次に、図１０及び図１１を参照して本発明の実施例３の回路基板の製造工程を説明する。まず、図１０（ａ）に示すように、セミアディティブ法により回路基板４１上にＣｕめっきシード層４２を介して幅が例えば、２５μｍのペリフェラル基板電極となるＣｕめっき層４３を２５μｍ間隔で４００個形成したのち、レジストパターン（図示は省略）を除去する。
【００４８】
次いで、図１０（ｂ）に示すように、例えば、置換型無電解すずめっき浴５８０ＭＪ（石原薬品製商品型番）を用いて、６０℃で３０分間無電解めっき処理を行う。この置換型無電解すずめっき処理によって、Ｃｕめっきシード層４２及びＣｕめっき層４３は殆ど純粋なＳｎに置換されてＳｎはんだ層４８となる。
【００４９】
次いで、図１０（ｃ）に示すように、接続パッド部を覆うようにエッチングレジスト４９を設ける。次いで、図１１（ｄ）に示すように、エッチングレジスト４９をマスクとしてＳｎはんだ層４８の露出部をエッチングにより除去したのち、エッチングレジスト４９を除去する。
【００５０】
次いで、図１１（ｅ）に示すように、接続パッド部を露出するようにソルダーレジスト５０を形成する。次いで、図１１（ｆ）に示すように、めっき処理部にフラックスを塗布し、回路基板４１の表面温度が最高で２６０℃になるように設定されたリフロー炉を用いてリフロー処理を行い、フラックス洗浄を行う。このリフロー処理工程においてＳｎはんだ層４８は溶融し、溶融したＳｎの表面張力により厚膜のＳｎはんだ層５１が接続パッドの表面を覆う。
【００５１】
このＳｎはんだ層５１の高さを蛍光Ｘ線装置を用いて測定した結果、Ｓｎはんだ層５１の最大厚さは、平均４．８μｍであり、従来の工法でめっき処理を行った場合には、最大２．１μｍ厚であったため、２倍以上の厚さにできることが確認できた。
【００５２】
以降は、上記の実施例１と同様にして回路基板４１上に半導体素子を実装して半導体装置を完成した。実装後に完成した半導体装置の接合部を断面研磨により観察した。この実施例３も実施例１と同様にＳｎはんだが金端子の外周を十分に覆う形で存在しており、接合部にクラックの発生も見られなかった。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態の回路基板の製造工程の説明図である。
【図２】回路基板と回路基板を用いた実装構造の説明図である。
【図３】セミアディティブ工法に適用した場合の途中までの工程説明図である。
【図４】セミアディティブ工法に適用した場合の図３以降の工程説明図である。
【図５】二段階金属置換工程の工程説明図である。
【図６】本発明の実施例１の回路基板の製造工程の途中までの説明図である。
【図７】本発明の実施例１の回路基板の製造工程の図６以降の説明図である。
【図８】本発明の実施例２の回路基板の製造工程の途中までの説明図である。
【図９】本発明の実施例２の回路基板の製造工程の図８以降の説明図である。
【図１０】本発明の実施例３の回路基板の製造工程の途中までの説明図である。
【図１１】本発明の実施例３の回路基板の製造工程の図１０以降の説明図である。
【図１２】従来の金−はんだ接合プロセスの説明図である。
【符号の説明】
【００５４】
１  回路基板
２  めっきシード層
３  ペリフェラル基板電極
４  置換用金属膜
５  錫を含むはんだ
６  はんだ層
７  ソルダーレジスト
８  半導体素子
９  金バンプ
１０  アンダーフィル樹脂
１１  基板ベース層
１２  Ｃｕめっきシード層
１３  レジストパターン
１４  Ｃｕめっき層
１５  錫はんだ層
１６  錫はんだ層
２１  回路基板
２２  めっきシード層
２３  ペリフェラル基板電極
２４  置換用金属膜
２５，２６，２７  錫はんだ層
３１  回路基板
３２  ペリフェラル基板電極
３３  ソルダーレジスト
３４  めっきレジスト
３５  無電解Ｃｕめっき層
３６  Ｓｎはんだ層
３７  Ｓｎはんだ層
４１  回路基板
４２  Ｃｕめっきシード層
４３  Ｃｕめっき層
４４，４９  エッチングレジスト
４５，５０  ソルダーレジスト
４６，４８  Ｓｎはんだ層
４７，５１  Ｓｎはんだ層
６１  回路基板
６２  基板電極
６３  錫を含むはんだ
６４  ボンディング加熱ヘッド
６５  シリンジ
６６  アンダーフィル樹脂
７１  半導体素子
７２  金端子
【図１】
2010153744.tif 000003
【図２】
2010153744.tif 000004
【図３】
2010153744.tif 000005
【図４】
2010153744.tif 000006
【図５】
2010153744.tif 000007
【図６】
2010153744.tif 000008
【図７】
2010153744.tif 000009
【図８】
2010153744.tif 000010
【図９】
2010153744.tif 000011
【図１０】
2010153744.tif 000012
【図１１】
2010153744.tif 000013
【図１２】
2010153744.tif 000014