(57)【要約】【課題】暗電流が非常に大きくても、画像の垂直方向のシェーディングを抑えて、好適な画像を出力することができる撮像素子及び撮像装置を提供する。【解決手段】撮像装置は、光電変換素子を二次元に配置し、開口画素領域と基準となる遮光されたオプティカルブラック領域とを有する撮像素子１１０１を備える、ＣＰＵ１１０５は、オプティカルブラック領域の第１の領域からの出力信号が第１の所定のレベルになるようにクランプする。また、ＣＰＵ１１０５は、第１のクランプ手段の動作終了後に、オプティカルブラック領域の第２の領域からの出力信号を第２の所定のレベルになるように、第１のクランプモードより低速にクランプする。【選択図】図１１
2010147638.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を二次元に配置し、開口画素領域と基準となる遮光されたオプティカルブラック領域とを有する撮像素子において、
前記オプティカルブラック領域の第１の領域からの出力信号が第１の所定のレベルになるようにクランプする第１のクランプモードと、
前記第１のクランプモードの動作終了後に、前記オプティカルブラック領域の第２の領域からの出力信号を第２の所定のレベルになるように、前記第１のクランプモードより低速にクランプする第２のクランプモードと、
を有することを特徴とする撮像素子。
【請求項２】
前記第２の所定のレベルは、前記第１のクランプモードの動作終了後に前記第１の領域と前記第２の領域の出力差に応じて決定することを特徴とする請求項１記載の撮像素子。
【請求項３】
前記撮像素子の水平シェーディングの補正値を有し、
前記第１の領域と前記第２の領域の出力差は、前記第１のクランプモードの動作が終了した時の水平方向座標と、前記水平シェーディングの補正値を基に算出することを特徴とする請求項２記載の撮像素子。
【請求項４】
前記第２のクランプモードは、前記第１の領域と前記第２の領域の出力差が所定の量よりも小さいときには、前記第２の領域からの出力信号を前記第１の所定のレベルになるように、前記第１のクランプモードより低速にクランプするとを有することを特徴とする請求項２記載の撮像素子。
【請求項５】
光電変換素子を二次元に配置し、開口画素領域と基準となる遮光されたオプティカルブラック領域とを有する撮像素子を備える撮像装置において、
前記オプティカルブラック領域の第１の領域からの出力信号が第１の所定のレベルになるようにクランプする第１のクランプ手段と、
前記第１のクランプ手段の動作終了後に、前記オプティカルブラック領域の第２の領域からの出力信号を第２の所定のレベルになるように、前記第１のクランプモードより低速にクランプする第２のクランプ手段と、
を有することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子（固体撮像素子）及びその撮像素子を備えるビデオカメラ、デジタルカメラ等の撮像装置及に関し、特に、映像信号の画質の改善技術に特徴のある撮像素子及び撮像装置に関する。
【背景技術】
【０００２】
デジタルカメラやビデオカメラ等の撮像装置においては、撮像素子としてＣＣＤ及びＣＭＯＳイメージセンサ等が使用されている。
【０００３】
通常、撮像素子は、信号レベルの基準信号となる信号（黒基準信号）を得るために、光に反応しないように遮光されたオプティカルブラック領域を備えており、有効画素信号はそのオプティカルブラック領域で得たレベルを基準として演算処理される。このような画素を“ＯＢ画素（オプティカルブラック画素）”と呼ぶ。
【０００４】
このような撮像素子を撮像装置に用い、長時間露光モードで撮影を行った場合、画素に蓄積された暗電流が増加し、ＯＢ画素の出力も増加する。このとき、撮像素子の内部回路や外部の信号処理回路のダイナミックレンジは固定であるので、開口画素から得られる光信号は少なくなってしまう。
【０００５】
このことを解決するために、ＯＢ画素出力を所定のレベルにクランプした後、開口画素からの信号を得るようにすることは良く知られている。
【０００６】
後述する図１に示すように、撮像素子のＯＢ画素は、画面上部のＶＯＢ部と画面左のＨＯＢ部がある。画素からの信号は同図の左上から矢印で示すように読み出される。
【０００７】
ＯＢ画素出力を所定のレベルにクランプする動作を簡単に説明する。
【０００８】
まず、ＶＯＢ領域の信号出力をモニタしながら、出力信号が高速に所定のレベルになるよう、大きなゲインでフィードバックしてクランプ動作（以下、高速クランプ）を行う。そして、目標レベルまでクランプできたところで、モニタする領域をＨＯＢ領域に移して出力信号が低速で所定のレベルになるよう、小さなゲインでフィードバックしてクランプ動作を継続して行う（以下、低速クランプ）。
【０００９】
最初にＶＯＢ領域で高速クランプを行うのは、クランプに使用する領域を大きく取ることで、暗電流が非常に大きくてもＯＢ画素出力を所定のレベルに高速にクランプできるようにするためである。
【００１０】
また、ＨＯＢ領域で低速クランプを行うのは、暗時信号の垂直方向のシェーディングを補正するためである。
【００１１】
このように、ＯＢ画素出力を所定のレベルにクランプする動作（以下、ＯＢクランプ動作）を行う撮像素子において、暗時信号に水平方向のシェーディングがある場合について考えてみる。
【００１２】
一般的なＣＭＯＳ型撮像素子における水平シェーディングは、読み出し回路に起因する場合が多く、画像の撮影条件によらず一定のシェーディング量であり、また、垂直方向に読み出し画素が変わっても水平シェーディングの形状は変化しない。
【００１３】
そのため、水平方向に一次元の補正値を持ち、得られた画像から一次元補正値を減算することで容易に補正が可能である。
【００１４】
図１４は、暗時信号に水平シェーディングがある場合の画像を説明する図で、奇数列（ＣＨ１）の画素信号と偶数列（ＣＨ２）の画素信号を別々の回路で読み出すとともに、ＣＨ１、ＣＨ２で別々にクランプ動作を行う撮像素子を示す。
【００１５】
画面全体の画素部レイアウトの上に示した右上がりの直線が画面左から右上がりに暗時出力がシェーディングしている様子を示している。
【００１６】
ＶＯＢ領域で高速クランプを行うと、水平方向のどこかの位置でＶＯＢ画素出力は目標レベルに達する。その後、ＨＯＢ領域の低速クランプに移行するが、高速クランプが終わったときのＶＯＢ領域とＨＯＢ領域とは水平方向の位置に差があるため、水平シェーディングによってそれぞれの出力に差が生じている。
【００１７】
例えば、ＣＨ１は、水平方向位置Ｐで高速クランプを終了したため、ＨＯＢとのレベル差はａ、ＣＨ２は、水平方向位置Ｑで高速クランプを終了したため、ＨＯＢとのレベル差はｂである。
【００１８】
即ち、ＣＨ１のＨＯＢ領域低速クランプは、ＯＢ画素出力の目標レベルよりａだけ低いレベルから、ＣＨ２のＨＯＢ領域低速クランプは、ＯＢ画素出力の目標レベルよりｂだけ低いレベルから目標レベルに対してクランプが開始される。そのため、画面垂直方向にシェーディングを起こしてしまうことになる。
【００１９】
また、その時のＨＯＢレベルを示したのが、画面全体の画素部レイアウトの左に示した段差のある線で、ＣＨ１（実線）とＣＨ２（破線）をそれぞれ示している。この段差のある線を見てわかるように、垂直方向ｎ行目までは、ＣＨ１とＣＨ２の差が大きいため、出力された画像（ＣＨ１の出力とＣＨ２の出力を合成した画像）は上部に縦縞のある画像になってしまう。
【００２０】
尚、上記技術に関連するものとしては特許文献１に記載のものがある。
【特許文献１】特開２００７−６５３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
図１４で説明した通り、水平方向にシェーディングを持つ出力の場合、ＶＯＢ領域の高速クランプを終了して、そのままＨＯＢ領域の低速クランプを行うと、垂直方向のシェーディングを引き起こしてしまう。そして、ＣＨ１とＣＨ２の差が大きい場合は、出力された画像は上部に縦縞のある画像になってしまう。
【００２２】
このような垂直方向のシェーディングを起こしてしまった画像を正しく補正するためには、得られた画像出力に対して、再度、ＣＨ毎にＨＯＢ領域のみでクランプ処理を行う必要があり、非効率的である。
【００２３】
本発明の目的は、暗電流が非常に大きくても、画像の垂直方向のシェーディングを抑えて、好適な画像を出力することができる撮像素子及び撮像装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、請求項１記載の撮像素子光電変換素子を二次元に配置し、開口画素領域と基準となる遮光されたオプティカルブラック領域とを有する撮像素子において、前記オプティカルブラック領域の第１の領域からの出力信号が第１の所定のレベルになるようにクランプする第１のクランプモードと、前記第１のクランプモードの動作終了後に、前記オプティカルブラック領域の第２の領域からの出力信号を第２の所定のレベルになるように、前記第１のクランプモードより低速にクランプする第２のクランプモードとを有することを特徴とする。
【００２５】
請求項５記載の撮像装置は、光電変換素子を二次元に配置し、開口画素領域と基準となる遮光されたオプティカルブラック領域とを有する撮像素子を備える撮像装置において、前記オプティカルブラック領域の第１の領域からの出力信号が第１の所定のレベルになるようにクランプする第１のクランプ手段と、前記第１のクランプ手段の動作終了後に、前記オプティカルブラック領域の第２の領域からの出力信号を第２の所定のレベルになるように、前記第１のクランプモードより低速にクランプする第２のクランプ手段とを有することを特徴とする。
【発明の効果】
【００２６】
本発明の撮像素子によれば、暗電流が非常に大きくても、画像の垂直方向のシェーディングを抑えて、好適な画像を出力することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明を図面を参照しながら詳細に説明する。
【００２８】
図１は、本発明の実施の形態に係る撮像素子（ＣＭＯＳ型撮像素子）の画面全体の画素部レイアウトを示す図である。
【００２９】
撮像素子は、光電変換素子を二次元に配置し、開口画素領域と基準となる遮光されたオプティカルブラック（ＯＢ）領域とを有する。
【００３０】
ＯＢ画素は、画面上部のＶＯＢ部と画面左のＨＯＢ部がある。画素からの信号は同図の左上から矢印で示すように読み出される。
【００３１】
図２は、図１の撮像素子の画素セルＰｉｘｅｌの構成例を示すブロック図である。
【００３２】
光信号電荷を発生するフォトダイオード２０１は、この例ではアノード側が接地されている。フォトダイオード２０１のカソード側は、転送ＭＯＳトランジスタＭＯＳトランジスタ２０２を介して増幅ＭＯＳトランジスタＭＯＳトランジスタ２０４のゲートに接続されている。
【００３３】
また、増幅ＭＯＳトランジスタＭＯＳトランジスタ２０４のゲートには、これをリセットするためのリセットＭＯＳトランジスタＭＯＳトランジスタ２０３のソースが接続されている。リセットＭＯＳトランジスタＭＯＳトランジスタ２０３のドレインは電源電圧ＶＤＤに接続されている。
【００３４】
さらに、増幅ＭＯＳトランジスタ２０４は、ドレインが電源電圧ＶＤＤに接続され、ソースが選択ＭＯＳトランジスタ２０５のドレインに接続されている。
【００３５】
図３は、図１の撮像素子の構成例を示すブロック図である。説明を簡略化するために、３×３画素で構成されるものとする。
【００３６】
垂直シフトレジスタ３０１は、第１〜第３の行選択線Ｐｒｅｓ１、Ｐｔｘ１、Ｐｓｅｌ１の信号を画素領域３０８に出力する。画素領域３０８は、図１の構成を有し、複数の画素セルＰｉｘｅｌを有する。各画素セルＰｉｘｅｌは、偶数列と奇数列で各々ＣＨ１、ＣＨ２の垂直信号線に画素信号を出力する。
【００３７】
電流源３０７は、各垂直信号線に接続される。読み出し回路３０２は、垂直信号線上の画素信号を入力し、画素信号を、ｎチャネルＭＯＳトランジスタ３０３を介して差動増幅器３０５に出力する。また、読み出し回路３０２は、ノイズ信号を、ｎチャネルＭＯＳトランジスタ３０４を介して差動増幅器３０５に出力する。
【００３８】
水平シフトレジスタ３０６は、トランジスタ３０３及び３０４のオン／オフを制御する。差動増幅器３０５は、画素信号とノイズ信号との差分を出力する。
【００３９】
上記、図２の転送ＭＯＳトランジスタ２０２のゲートは、横方向に延長して配置される第１の行選択線（垂直走査線）Ｐｔｘ１（図３）に接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様の転送ＭＯＳトランジスタ２０２のゲートも、上記第１の行選択線Ｐｔｘ１に共通に接続される。
【００４０】
上記リセットＭＯＳトランジスタ２０３のゲートは、横方向に延長して配置される第２の行選択線（垂直走査線）Ｐｒｅｓ１（図３）に接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様のリセットＭＯＳトランジスタ２０３のゲートも、上記第２の行選択線Ｐｒｅｓ１に共通に接続される。
【００４１】
上記選択ＭＯＳトランジスタ２０５のゲートは、横方向に延長して配置される第３の行選択線（垂直走査線）Ｐｓｅｌ１に接続される。同じ行に配置された他の画素セルＰｉｘｅｌの同様の選択ＭＯＳトランジスタ２０５のゲートも、上記第３の行選択線Ｐｓｅｌ１に共通に接続される。
【００４２】
これら第１〜第３の行選択線Ｐｔｘ１、Ｐｒｅｓ１、 Ｐｓｅｌ１は、垂直シフトレジスタ３０１に接続され、信号電圧が供給される。
【００４３】
図３に示されている残りの行においても同様の構成の画素セルＰｉｘｅｌと、行選択線が設けられる。これらの行選択線には、垂直シフトレジスタ３０１により形成された行選択線Ｐｔｘ２〜Ｐｔｘ３、Ｐｒｅｓ２〜Ｐｒｅｓ３、Ｐｓｅｌ２〜Ｐｓｅｌ３が供給される。
【００４４】
図２の選択ＭＯＳトランジスタ２０５のソースは、縦方向に延長して配置される垂直信号線の端子に接続される。同じ列に配置される画素セルＰｉｘｅｌの同様の選択ＭＯＳトランジスタ２０５のソースも、垂直信号線の端子に接続される。
【００４５】
図３において、垂直信号線の端子ＯＵＴは負荷手段である定電流源３０７に接続される。
【００４６】
図４は、図３における読み出し回路３０２のブロック１列分の回路例を示す図である。
【００４７】
破線で囲った部分がＣＨ１、ＣＨ２の方向に各々列分だけあり、各垂直信号線には端子ＯＵＴが接続される。
【００４８】
図５は、図２〜図４の撮像素子の動作例を示すタイミングチャートである。
【００４９】
フォトダイオード２０１からの光信号電荷の読み出しに先立って、リセットＭＯＳトランジスタ２０３のゲート線Ｐｒｅｓ１がハイレベルとなる。これによって、増幅ＭＯＳトランジスタ２０４のゲートがリセット電源電圧にリセットされる。
【００５０】
リセットＭＯＳトランジスタ２０３のゲート線Ｐｒｅｓ１がローレベルに復帰すると同時に、クランプスイッチのゲート線ＰＣ０ｒ（図４）がハイレベルになった後に、選択ＭＯＳトランジスタ２０５のゲート線Ｐｓｅｌ１がハイレベルとなる。
【００５１】
これによって、リセットノイズが重畳されたリセット信号（ノイズ信号）が垂直信号線ＯＵＴに読み出され、各列のクランプ容量Ｃ０（図４）にクランプされる。
【００５２】
次に、クランプスイッチのゲート線ＰＣ０ｒがローレベルに復帰した後、ノイズ信号側転送スイッチのゲート線ＰＣｔｎ（図４）がハイレベルからローレベルになることで、各列に設けられたノイズ保持容量Ｃｔｎにリセット信号が保持される。
【００５３】
次に、画素信号側転送スイッチのゲート線ｐｃｔｓ（図４）がハイレベルになった後、転送ＭＯＳトランジスタ２０２のゲート線Ｐｔｘ１がハイレベルとなり、フォトダイオード２０１の光信号電荷が、増幅ＭＯＳトランジスタ２０４のゲートに転送されると同時に、光信号が垂直信号線ＯＵＴに読み出される。
【００５４】
次に、転送ＭＯＳトランジスタ２０２のゲート線Ｐｔｘ１がローレベルに復帰した後、画素信号側転送スイッチのゲート線Ｐｃｔｓがローレベルとなる。これによって、リセット信号からの変化分（光信号）が各列に設けられた信号保持容量Ｃｔｓ（図４）に読み出される。
【００５５】
ここまでの動作で、第１行目に接続された画素セルＰｉｘｅｌの光信号が、それぞれの列に接続された信号保持容量Ｃｔｎ、Ｃｔｓに保持される。
【００５６】
この後、水平シフトレジスタ３０６から供給される信号ＰＨによって、各列の水平転送スイッチのゲートが順次ハイレベルとなる。信号保持容量Ｃｔｎ、Ｃｔｓに保持されていた電圧は、順次水平出力線Ｃｈｎ、Ｃｈｓに読み出され、差動増幅器３０５で差分処理されて出力端子ＯＵＴに順次出力される。
【００５７】
各列の信号読み出しの合間で、リセットスイッチによって水平出力線Ｃｈｎ、Ｃｈｓがリセット電圧ＶＣＨＲＮ、ＶＣＨＲＳにリセットされる。以上で、第１行目に接続された画素セルＰｉｘｅｌの読み出しが完了する。
【００５８】
以下同様に、垂直シフトレジスタ３０１からの信号によって第２行目以降に接続された画素セルＰｉｘｅｌの信号が順次読み出され、全画素セルＰｉｘｅｌの読み出しが完了する。
【００５９】
図６は、図２〜図４の撮像素子において、暗電流の比較的多い高温化で動作させた場合の出力波形（ａ）、（ｂ）と、そのときの画像（ｃ）を示す図である。
【００６０】
図６（ｃ）には、開口画素領域１０１、ＨＯＢ領域１０２、ＶＯＢ領域１０３が示される。図６（ａ）のＶＯＢ出力は、ＶＯＢ領域１０３の出力波形を示し、図６（ｂ）のＨＯＢ＋開口画素出力は、ＨＯＢ領域１０２と開口画素領域１０１の出力波形を示していて、それぞれ図６（ｃ）と水平方向の位置関係を同じにしている。
【００６１】
ＶＯＢ領域１０３とＨＯＢ領域１０２は遮光画素であるにもかかわらず出力が出ているのは、暗電流成分によるものである。また、開口画素領域１０１には各画素に均一な光量の光が入射しているものとする。
【００６２】
図６（ａ）、（ｂ）のＣＬＭＰ信号は、ハイレベルの状態でそれぞれ対応するＶＯＢ領域１０３とＨＯＢ領域１０２の信号が所定のレベルになるようにクランプ動作を行う。
【００６３】
図７は、図２〜図４の撮像素子において、暗時の水平方向のシェーディングがある場合の出力波形（ａ）、（ｂ）と、そのときの画像（ｃ）を示す図である。
【００６４】
図６との違いは、出力が左から右上がりになっている点（破線）である。ＣＬＭＰ信号によりＶＯＢ領域１０３は高速クランプ、ＨＯＢ領域１０２は低速クランプ動作している。ＶＯＢ領域１０３の高速クランプ動作とＨＯＢ領域１０２の低速クランプ動作により、ＶＯＢ領域１０３とＨＯＢ領域１０２の境界より下側で垂直方向のシェーディングが起きている。
【００６５】
ここで、本実施の形態の撮像素子は、オプティカルブラック領域の第１の領域（ＶＯＢ領域１０３）からの出力信号が第１の所定のレベルになるようにクランプする第１のクランプモード（高速クランプモード）を有する。
【００６６】
また、本実施の形態の撮像素子は、第１のクランプモードの動作終了後に、オプティカルブラック領域の第２の領域（ＨＯＢ領域１０２）からの出力信号を第２の所定のレベルになるように、第１のクランプモードより低速にクランプする第２のクランプモード（低速クランプモード）を有する。
【００６７】
図８は、図２〜図４の撮像素子を備える撮像装置の信号処理回路のブロック図である。
【００６８】
撮像素子から出力されたセンサ信号は、プログラマブルゲインアンプ（ＰＧＡ）８０１にて増幅される。この際、基準信号は、ＯＢクランプ部８０３により生成されたデジタル信号がデジタルアナログ変換器（ＤＡＣ）８０４によってアナログ信号に変換されて供給される。
【００６９】
アナログデジタル変換器（ＡＤＣ）８０２は、プログラマブルゲインアンプ８０１の出力信号をアナログ形式からデジタル形式に変換し出力する。
【００７０】
ＯＢクランプ部８０３では、目標レベル設定部８０５からクランプ目標値が入力され、ＡＤＣ８０２から出力信号が入力される。
【００７１】
そして、そのセンサ信号と目標値との差分がゼロになる方向、即ち、図６、図７に示した撮像素子のオプティカルブラック領域（ＶＯＢ領域、ＨＯＢ領域）の出力信号が、前述の差分に対して所定のゲインを掛けた値だけクランプ目標値に近づくような基準信号を生成する。この動作は、クランプ信号発生部８０６の信号が入力されている間行われる。
【００７２】
尚、所定のゲインとは、高速クランプの場合１／４〜１／２倍、低速クランプの場合１／６４〜１／３２倍である。
【００７３】
ＤＡＣ８０４は、ＯＢクランプ部８０３で生成された基準信号をデジタル形式からアナログ形式に変換し、ＰＧＡ８０１に出力する。これにより、ＰＧＡ８０１に入力される信号の基準電圧が決定する。ＡＤＣ８０２では、増幅されたセンサ信号をデジタル信号に変換する。
【００７４】
目標レベル設定部８０５は、上述の通り、ＯＢ領域のクランプ目標値をＯＢクランプ部８０３に入力するが、その値を任意に設定することができる。
【００７５】
上記ＯＢクランプ部８０３は、図６（ａ）、（ｂ）、図７（ａ）、（ｂ）のようなＣＬＡＭＰ信号によって動作させられる。
【００７６】
ＣＬＡＭＰ信号が所定の時間より長く（例えば、１０クロック以上）入力されると、高速クランプを行い、所定の時間より短く（例えば、１０クロック未満）入力されると、低速クランプを行う。ＣＬＡＭＰ信号が入力されていない場合はクランプ動作を行わない。
【００７７】
また、高速クランプ中においては、クランプ目標値と出力信号の差分が所定の範囲内になるとクランプ動作を停止するとともに、クランプ信号発生部８０６よりクランプ停止信号を出力する。
【００７８】
図８において、クランプ目標値を常に固定の状態でクランプ動作を続けると、図１６のように、高速クランプが終わったときのＶＯＢ領域とＨＯＢ領域とは水平方向の位置に差があるため、水平シェーディングによってそれぞれの出力に差が生じている。例えば、ＣＨ１は、水平方向位置Ｐで高速クランプを終了したため、ＨＯＢとのレベル差はａ、ＣＨ２は、水平方向位置Ｑで高速クランプを終了したため、ＨＯＢとのレベル差はｂである。
【００７９】
即ち、ＣＨ１のＨＯＢ領域低速クランプは、ＯＢ画素出力の目標レベルよりａだけ低いレベルから、ＣＨ２のＨＯＢ領域低速クランプは、ＯＢ画素出力の目標レベルよりｂだけ低いレベルから目標レベルに対してクランプが開始される。そのため、画面垂直方向にシェーディングを起こしてしまうことになる。
【００８０】
ここで、ＨＯＢ領域低速クランプ動作を行うときのクランプ目標値を変更する。
【００８１】
具体的には、
ＣＨ１のＨＯＢ領域低速クランプ目標値＝ＶＯＢ領域のクランプ目標値−ａ  （式１）
ＣＨ２のＨＯＢ領域低速クランプ目標値＝ＶＯＢ領域のクランプ目標値−ｂ  （式２）
図９は、図８の信号処理回路において、クランプ目標値を変更したときの画像（画像信号）を示す図である。
【００８２】
図９においては、ＶＯＢ領域とＨＯＢ領域を含む有効部で段差はあるものの、図１６で示したような垂直方向のシェーディングが発生しないことがわかる。但し、クランプ目標値に対してはＣＨ１では−ａ、ＣＨ２では−ｂだけオフセットがずれているため、さらに後段の信号処理回路でＣＨ毎にオフセット補正をする必要がある。
【００８３】
図１０は、図９の画像にオフセット補正を施した画像を示す図である。
【００８４】
図１０では、ＶＯＢ領域にはＣＨ１とＣＨ２のオフセットずれがあるものの、ＨＯＢ領域を含む有効部は、ＣＨ毎のオフセットや垂直シェーディングの無い理想的な画像となっていることがわかる。
【００８５】
また、図９、１０では、説明を簡略化させるために、水平方向のシェーディングが無いようにしているが、実際には水平方向のシェーディングはある。しかし、予め水平方向のシェーディングを測定しておくことで補正可能である。具体的には、撮像素子の水平シェーディングを予め決められた水平シェーディング補正値で補正する。
【００８６】
図１１は、本発明の実施の形態に係る撮像装置の構成を示すブロック図である。
【００８７】
図１１において、撮像素子１１０１は、図１〜図４に示すものであり、ＣＣＤまたはＣＭＯＳセンサが使用される。信号処理回路１１０２は、図８で示した通り、撮像素子１１０１からの信号を増幅し、ＯＢクランプ等を行う。
【００８８】
信号処理回路１１０２は、後述するタイミング発生回路１１０４からＯＢクランプタイミングやＯＢクランプ目標レベル等を受け取り、それに従って動作する。
【００８９】
ＤＳＰ（DigitalSignalProseCCer）１１０３は、信号処理回路１１０２からのデータに対して各種補正処理（撮像素子１１０１の読み出し回路に起因する水平シェーディングを補正するための一次元補正値を予め記憶し、信号から減算する等）を行う。また、ＤＳＰ１１０３は、ＯＢクランプ停止信号を受けて各種信号処理制御を行う。
【００９０】
また、ＤＳＰ１１０３では、ＲＯＭ１１０６、ＲＡＭ１１０７等、各種メモリの制御、記録媒体１１０８への映像データの書き込み処理が行われる。
【００９１】
タイミング発生回路１１０４は、撮像素子１１０１、信号処理回路１１０２、ＤＳＰ１１０３にクロック信号や制御信号を供給するものであり、ＣＰＵ１１０５により制御される。図３の駆動パルスは、タイミング発生回路１１０４から撮像素子１１０１に対して出力される。
【００９２】
ＣＰＵ１１０５は、ＤＳＰ１１０３、タイミング発生回路１１０４の制御、及び測光・測距等、不図示の各部を使ったカメラ（撮像装置）機能の制御を行う。また、ＣＰＵ１１０５は、各スイッチ１１０９〜１１１１が接続され、それぞれの状態に応じた処理を実行する。
【００９３】
ＲＯＭ１１０６は、カメラの制御プログラムや補正テーブル等を記憶する。ＲＡＭ１１０７は、ＤＳＰ１１０３で処理される映像データや補正データを一時的に記憶する。ＲＡＭ１１０７は、ＲＯＭ１１０６より高速のアクセスが可能である。
【００９４】
コンパクトフラッシュ(登録商標)カード（ＣＦ）等の記録媒体１１０８は、撮影された映像を保存するメモリであり、不図示のコネクタを介してカメラと接続される。
【００９５】
電源スイッチ１１０９は、カメラを起動させるためのスイッチである。シャッタースイッチ（ＳＷ１）１１１０は、測光処理、測距処理、被写体映像をリアルタイムに外部に表示する、所謂ＥＶＦ動作等の撮影準備動作開始を指示するスイッチである。
【００９６】
シャッタースイッチ（ＳＷ２）１１１１は、不図示のミラー及びシャッターを駆動し、撮像素子１１０１から読み出した信号を信号処理回路１１０２、ＤＳＰ１１０３を介して記録媒体１１０８に書き込む一連の撮影動作の開始を指示するスイッチである。
【００９７】
モードダイアル１１１２は、カメラの撮影モード（例えば、連続撮影モード、単写モード、ストロボ発光モード等）を指示するためのスイッチである。
【００９８】
測距回路１１１３は、被写体までの距離を測定するためのものである。測光回路１１１４は、被写体輝度を測定するためのものである。表示装置１１１５は、撮影した映像を外部に表示するためのものである。
【００９９】
図１２は、図１１の撮像装置によって実行されるＯＢクランプ処理の第１の実施の形態の手順を示すフローチャートである。
【０１００】
本処理は、図１１のＣＰＵ１１０５の制御の下に実行される。
【０１０１】
ここで、撮像素子１１０１からの信号は、図７の暗時の水平方向のシェーディングがある場合について説明する。
【０１０２】
ステップＳ１０１で、ＣＰＵ１１０５は、読み出しを開始することで、撮像素子１１０１からの信号を順次、信号処理回路１１０２に取り込む。
【０１０３】
ステップＳ１０２（第１のクランプ手段）で、ＣＰＵ１１０５の指示により、信号処理回路１１０２は、タイミング発生回路１１０４から出力されるＣＬＡＭＰ信号によりＶＯＢ期間中高速クランプを開始する。
【０１０４】
ステップＳ１０３で、信号処理回路１１０２は、ＶＯＢ領域の信号レベルと、タイミング発生回路１１０４から出力されるクランプ目標レベルの差分を演算し、所定の範囲内であるかどうかを判定する。ここで、所定の範囲内でなければ、ステップＳ１０２に戻り、信号処理回路１１０２は、ＶＯＢ期間中の高速クランプを継続する。
【０１０５】
ステップＳ１０３で、信号処理回路１１０２は、ＶＯＢ領域の信号レベルがクランプ目標レベルに対して所定の範囲内であると判定すると、ステップＳ１０４に移行し、ＶＯＢ領域の高速クランプを停止するとともに、クランプ停止信号を発生する。
【０１０６】
続いて、ステップＳ１０５で、信号処理回路１１０２は、ＶＯＢ期間中の画素数を判定し、高速クランプ動作を停止した水平方向の座標をＤＳＰ１１０３が記憶する。
【０１０７】
ステップＳ１０６で、ＣＰＵ１１０５は、ＶＯＢ領域とＨＯＢ領域との出力差を算出する。即ち、ＣＰＵ１１０５は、予め取得していた撮像素子１１０１の読み出し回路３０２に起因する水平シェーディングを補正するための一次元補正値と高速クランプを停止した水平方向の座標とから、ＣＨ毎にＶＯＢ領域とＨＯＢ領域との出力差を算出する。
【０１０８】
その後、ステップＳ１０７で、ＣＰＵ１１０５は、（式１）、（式２）のように、ＨＯＢ領域低速クランプ目標値をＣＨ毎に決定し、その値を信号処理回路１１０２へ送る。
【０１０９】
ステップＳ１０８（第２のクランプ手段）で、ＣＰＵ１１０５は、ＨＯＢ領域の低速クランプを開始し、ステップＳ１０９で、全画素の読み出しを終了する。
【０１１０】
この後、後段の信号処理回路でＣＨ毎のオフセット補正、水平シェーディング補正等を行うことで、理想的な画像を提供することが可能になる。
【０１１１】
ここで、上記一次元補正値は、画像の水平シェーディングを補正するためのデータであるので、画像の水平シェーディング形状をほぼ忠実に再現している。この一次元補正値のＨＯＢ領域の値と高速クランプを停止した水平方向座標の値との差分をもとに、ＨＯＢ領域の低速クランプ目標値を決めることができる。
【０１１２】
また、ステップＳ１０６、で一次元補正値のＨＯＢ領域の値と高速クランプを停止した水平方向座標の値との差分が、予め決められた所定の値よりも小さかった場合は、以下のようにしても良い。即ち、上記の場合、水平シェーディングが少なくＨＯＢ領域の低速クランプ時に垂直方向のシェーディングが発生しないものとして、クランプの目標値の変更を行わないようにしても良い。
【０１１３】
図１３は、図１１の撮像装置によって実行されるＯＢクランプ処理の第２の実施の形態の手順を示すフローチャートである。
【０１１４】
本処理は、図１１のＣＰＵ１１０５の制御の下に実行される。
【０１１５】
また、撮像素子１１０１からの信号は、図７の暗時の水平方向のシェーディングがある場合について説明する。
【０１１６】
図１３において、ステップＳ２０１〜Ｓ２０５の処理は、図１２のステップＳ１０１〜Ｓ１０５の処理と同じであるので、説明は省略する。また、図１３において、ステップＳ２０８〜Ｓ２１０の処理は、図１２のステップＳ１０７〜Ｓ１０９の処理と同じであるので、説明は省略する。
【０１１７】
ステップＳ２０６で、ＣＰＵ１１０５は、信号処理回路１１０２によるＯＢクランプ動作を停止した状態で、信号の読み出しを継続しながら、ＶＯＢ領域の１行分の信号を記憶する。
【０１１８】
ステップＳ２０７で、ＣＰＵ１１０５は、ＶＯＢ領域の１行分の信号と高速クランプを停止した水平方向の座標とから、ＣＨ毎にＶＯＢ領域とＨＯＢ領域との出力差を算出する。
【０１１９】
ここで、ステップＳ２０７では、高速クランプを停止した水平方向の座標の信号レベルとして、ＶＯＢ領域の１行分の信号を用いているが、これでは１列当たり１画素の信号しか得られていない。従って、ノイズの影響を受けやす。く画像の水平シェーディング形状をほぼ忠実に再現しているとは言いがたい。
【０１２０】
この対策として、ＶＯＢ領域の１行分の信号データをそのまま使用するのではなく、移動平均を求める等で、水平方向にローパスフィルタを掛けた後の信号データを使用する。このことにより、ノイズの影響を受けず、精度良くＨＯＢ領域の低速クランプ目標値を決めることができる。
【０１２１】
この方法では、リアルタイムに水平シェーディング形状を測定できるので、暗電流起因による水平シェーディングが発生した場合等においても対応可能である。
【図面の簡単な説明】
【０１２２】
【図１】本発明の実施の形態に係る撮像素子（ＣＭＯＳ型撮像素子）の画面全体の画素部レイアウトを示す図である。
【図２】図１の撮像素子の画素セルＰｉｘｅｌの構成例を示すブロック図である。
【図３】図１の撮像素子の構成例を示すブロック図である。
【図４】図３における読み出し回路３０２のブロック１列分の回路例を示す図である。
【図５】図２〜図４の撮像素子の動作例を示すタイミングチャートである。
【図６】図２〜図４の撮像素子において、暗電流の比較的多い高温化で動作させた場合の出力波形（ａ）、（ｂ）と、そのときの画像（ｃ）を示す図である。
【図７】図２〜図４の撮像素子において、暗時の水平方向のシェーディングがある場合の出力波形（ａ）、（ｂ）と、そのときの画像（ｃ）を示す図である。
【図８】図２〜図４の撮像素子を備える撮像装置の信号処理回路のブロック図である。
【図９】図８の信号処理回路において、クランプ目標値を変更したときの画像（画像信号）を示す図である。
【図１０】図９の画像にオフセット補正を施した画像を示す図である。
【図１１】本発明の実施の形態に係る撮像装置の構成を示すブロック図である。
【図１２】図１１の撮像装置によって実行されるＯＢクランプ処理の第１の実施の形態の手順を示すフローチャートである。
【図１３】図１１の撮像装置によって実行されるＯＢクランプ処理の第１の実施の形態の手順を示すフローチャートである。
【図１４】従来の撮像装置におけるＯＢクランプ動作を説明する図である。
【符号の説明】
【０１２３】
１１０１  撮像素子
１１０２  信号処理回路
１１０３  ＤＳＰ
１１０４  タイミング発生回路
１１０５  ＣＰＵ
１１０６  ＲＯＭ
１１０７  ＲＡＭ
１１０８  記録媒体
【図１】
2010147638.tif 000003
【図２】
2010147638.tif 000004
【図３】
2010147638.tif 000005
【図４】
2010147638.tif 000006
【図５】
2010147638.tif 000007
【図６】
2010147638.tif 000008
【図７】
2010147638.tif 000009
【図８】
2010147638.tif 000010
【図９】
2010147638.tif 000011
【図１０】
2010147638.tif 000012
【図１１】
2010147638.tif 000013
【図１２】
2010147638.tif 000014
【図１３】
2010147638.tif 000015
【図１４】
2010147638.tif 000016