(57)【要約】      （修正有）【課題】フィルタ特性を維持しつつ、小型化を達成可能な高周波回路モジュールを提供する。【解決手段】キャパシタの上部電極４６は、互いに略直交する縦辺４７及び横辺４８で区画される一方、上部電極に近接して平面視で上部電極に重なるインダクタ６０は、縦辺に対して略平行方向に沿って延び、横辺に略直交して横辺をそれぞれ跨いだパターンを備えている。このパターンは、第２配線板の製造誤差に伴う上部電極の位置と第３配線板の製造誤差に伴うインダクタの位置との平面視のズレ長のうち、横辺の形成方向におけるズレ長よりも平面視で大きな長さで縦辺から離された離間部６６と、縦辺の形成方向におけるズレ長よりも平面視で大きな長さで横辺から直線状にそれぞれ離れた直線部６８とを有して設計される。【選択図】図５
2010147320.tif 000002
【特許請求の範囲】
【請求項１】
配線板を積層して構成する多層基板と、
第１配線板に形成された下部電極、及び該第１配線板に対向する第２配線板に形成された上部電極からなるキャパシタと、
前記第１配線板とは反対側で前記第２配線板に対向する第３配線板に形成されており、前記上部電極に近接して平面視で該上部電極に重なるインダクタとを具備し、
前記上部電極は、互いに略直交する縦辺及び横辺で区画される一方、
前記インダクタは、前記縦辺に対して略平行方向に沿って延び、前記横辺に略直交して該横辺をそれぞれ跨いだパターンを備えており、
該パターンは、
前記第２配線板の製造誤差に伴う前記上部電極の位置と前記第３配線板の製造誤差に伴う前記インダクタの位置との平面視のズレ長のうち、前記横辺の形成方向におけるズレ長よりも平面視で大きな長さで前記縦辺から離された離間部と、
前記縦辺の形成方向におけるズレ長よりも平面視で大きな長さで前記横辺から直線状にそれぞれ離れた直線部と
を有して設計されたことを特徴とする高周波回路モジュール。
【請求項２】
請求項１に記載の高周波回路モジュールであって、
前記インダクタは、
前記縦辺に対して略平行方向に沿って延びた３本の第１、第２、第３直線パターンと、前記横辺に対して略平行方向に沿って延び、隣接する前記第１、第２直線パターンを、該第２、第３直線パターンをそれぞれ接続する２本の第４、第５直線パターンとからなる略Ｓ字型であり、
前記第２の直線パターンのみが、前記上部電極に重なっていることを特徴とする高周波回路モジュール。
【請求項３】
請求項１又は２に記載の高周波回路モジュールであって、
前記インダクタと前記キャパシタとは、並列に接続されていることを特徴とする高周波回路モジュール。
【請求項４】
請求項３に記載の高周波回路モジュールであって、
前記インダクタと前記キャパシタとを並列に接続した２つの並列回路が信号線路に直列に接続されており、該２つの並列回路の接続点が別のキャパシタを介してグランドに接続されたＴ型のフィルタ部を有していることを特徴とする高周波回路モジュール。
【請求項５】
請求項３又は４に記載の高周波回路モジュールであって、
前記上部電極及び前記下部電極は、長辺と短辺との長さが異なる略長方形でそれぞれ形成されており、該上部電極の長辺の向きと該下部電極の長辺の向きとが略直交して配置されていることを特徴とする高周波回路モジュール。
【請求項６】
請求項１から５のいずれか一項に記載の高周波回路モジュールであって、
前記多層基板は、低温共焼成セラミックで構成されており、
前記製造誤差は、各配線板の収縮率の差が原因であることを特徴とする高周波回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタを備えた高周波回路モジュールに関するものである。
【背景技術】
【０００２】
この種の高周波回路モジュールは、無線ＬＡＮシステムや携帯電話機等の電子機器に搭載され、フィルタを通過した高周波帯域の通信信号を利用している。
また、近年の機器には携帯性や小型化が要求されており、当該要求を満たすフィルタとしては複数枚の配線板を積層した積層型フィルタが知られている（例えば、特許文献１参照）。
【０００３】
詳しくは、当該フィルタは、インダクタとキャパシタとからなる共振回路で構成され、これらインダクタやキャパシタは別個の配線板にそれぞれ印刷されている。つまり、キャパシタの下部電極を有した配線板と、当該キャパシタの上部電極を有した配線板とは対向し、また、この上部電極を有した配線板と、インダクタを有した配線板とが対向している。
【０００４】
【特許文献１】特開２００３−３７４６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来の技術では、これら配線板を積層した多層基板の各配線板がずれる積層ズレが発生すると、フィルタ特性に悪影響を及ぼしてしまうとの問題がある。積層ズレは、各配線板を積み重ねる際の位置ズレの如くの製造誤差や、多層基板を低温共焼成セラミック（ＬＴＣＣ）で構成した場合では各配線板の焼成時における収縮率の差の如くの製造誤差によって発生する。
【０００６】
積層ズレにより、下部電極に対する上部電極の位置の他、この上部電極に対するインダクタの位置が変化すると、特に、上下に近接したインダクタとキャパシタとの電磁結合度が変化して周波数ドリフトが生じてしまうのである。
この場合に、インダクタと上部電極とをフィルタの高さ方向で大きく離間させて電磁結合させないことも考えられるが、これでは、高周波回路モジュールの小型化が困難になるとの問題が新たに生ずることになる。
【０００７】
そこで、本発明の目的は、上記課題を解消し、フィルタ特性を維持しつつ、小型化を達成可能な高周波回路モジュールを提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するための第１の発明は、配線板を積層して構成する多層基板と、第１配線板に形成された下部電極、及び第１配線板に対向する第２配線板に形成された上部電極からなるキャパシタと、第１配線板とは反対側で第２配線板に対向する第３配線板に形成されており、上部電極に近接して平面視で上部電極に重なるインダクタとを具備し、上部電極は、互いに略直交する縦辺及び横辺で区画される一方、インダクタは、縦辺に対して略平行方向に沿って延び、横辺に略直交して横辺をそれぞれ跨いだパターンを備えており、パターンは、第２配線板の製造誤差に伴う上部電極の位置と第３配線板の製造誤差に伴うインダクタの位置との平面視のズレ長のうち、横辺の形成方向におけるズレ長よりも平面視で大きな長さで縦辺から離された離間部と、縦辺の形成方向におけるズレ長よりも平面視で大きな長さで横辺から直線状にそれぞれ離れた直線部とを有して設計されている。
【０００９】
第１の発明によれば、高周波回路モジュールは積層型のフィルタを備えている。詳しくは、このフィルタは、インダクタとキャパシタとからなる共振回路で構成され、所望の周波数成分を通過させ、不要な周波数成分を減衰させる。
これらインダクタやキャパシタは別個の配線板に形成されている。具体的には、キャパシタは上部電極及び下部電極からなり、この下部電極を有した第１配線板と、上部電極を有した第２配線板とは対向し、この上部電極は互いに略直交する縦辺及び横辺で区画される。
【００１０】
また、この上部電極を有した第２配線板と、インダクタを有した第３配線板とが対向し、このインダクタは平面視で上部電極に重なっている。より具体的には、インダクタとキャパシタとは上下に近接して電磁気的に結合可能な状態にあり、インダクタは、縦辺に対して略平行方向に沿って延び、横辺に略直交してこの横辺をそれぞれ跨いだパターンを備えている。
【００１１】
ここで、本発明のインダクタは、離間部及び直線部を備えており、積層ズレの影響を受け難いパターンで構成されている。
本発明の積層ズレとは、キャパシタのみで云えば、下部電極と上部電極との平面視の距離を意味し、キャパシタとインダクタとの関係で云えば、上部電極とインダクタとの平面視の距離を意味する。
【００１２】
具体的には、キャパシタとインダクタとの関係で云えば、仮に各配線板を積み重ねる際の位置ズレが無く、しかも、上部電極の基準点とインダクタの基準点とが、各配線板の収縮前には平面視で完全に重なっていた場合を想定すると、これら基準点は、各配線板の収縮によって、その厚さ方向に直交した面内方向にそれぞれ移動して重ならなくなるのである。
そこで、本発明では、この収縮による製造誤差の他、上述の位置ズレに基づく製造誤差を加味し、配線板の厚さ方向に積層されている上部電極とインダクタとの距離を、上部電極を有する配線板に投影した２次元の距離を積層ズレと定義している。
【００１３】
そして、本発明では、この平面視の距離を、上部電極の横辺の形成方向におけるズレ長と、上部電極の縦辺の形成方向におけるズレ長とに分けている。
より詳しくは、平面視で縦辺から離間部の縁までの長さが、横辺の形成方向におけるズレ長よりも大きく設計され、仮に、横辺の形成方向に向けた積層ズレが生じても、インダクタとキャパシタとの電磁結合度が変化し難くなる。
【００１４】
さらに、平面視で横辺から直線部の外側先端までの長さと、同じく横辺から直線部の内側先端までの長さとが略等しくされ、そして、横辺から外側先端まで或いは横辺から内側先端までの長さがいずれも、縦辺の形成方向におけるズレ長よりも大きく設計されており、仮に、縦辺の形成方向に向けた積層ズレが生じても、インダクタとキャパシタとの電磁結合度が変化し難くなる。
【００１５】
これらの結果、積層ズレが生じていない場合と同様に、所望の周波数成分を通過させ、不要な周波数成分を減衰させることができ、フィルタ特性を維持できる。
しかも、インダクタとキャパシタとを電磁結合可能な状態で配置するので、これらをフィルタの高さ方向で大きく離間させた場合に比して、高周波回路モジュールの小型化が達成可能になる。
【００１６】
第２の発明は、第１の発明の構成において、インダクタは、縦辺に対して略平行方向に沿って延びた３本の第１、第２、第３直線パターンと、横辺に対して略平行方向に沿って延び、隣接する第１、第２直線パターンを、第２、第３直線パターンをそれぞれ接続する２本の第４、第５直線パターンとからなる略Ｓ字型であり、第２の直線パターンのみが、上部電極に重なっていることを特徴とする。
【００１７】
第２の発明によれば、第１の発明の作用に加えてさらに、インダクタが略Ｓ字型のパターンで形成されており、そのうち第２の直線パターンが折り返し部分になる。よって、例えば略Ｕ字型のパターンで形成されていた場合に比してパターンの長さが大きくなることから、インダクタとキャパシタとの電磁結合度の変化割合を小さく抑えられるし、高周波回路モジュールの小型化にも寄与する。
【００１８】
第３の発明は、第１や第２の発明の構成において、インダクタとキャパシタとは、並列に接続されていることを特徴とする。
第３の発明によれば、第１や第２の発明の作用に加えてさらに、インダクタとキャパシタとが並列に接続される場合には、これらが導通するために積層ズレの影響をより受け易くなるが、上述の構成によれば、フィルタ特性に悪影響を及ぼさない。
【００１９】
第４の発明は、第３の発明の構成において、インダクタとキャパシタとを並列に接続した２つの並列回路が信号線路に直列に接続されており、この２つの並列回路の接続点が別のキャパシタを介してグランドに接続されたＴ型のフィルタ部を有していることを特徴とする。
第４の発明によれば、第３の発明の作用に加えてさらに、Ｔ型のフィルタ部では、信号波形の品質が重要視されるものの、積層ズレの影響を受け難い上述した構成によれば、良好な品質の波形が得られる。
【００２０】
第５の発明は、第３や第４の発明の構成において、上部電極及び下部電極は、長辺と短辺との長さが異なる略長方形でそれぞれ形成されており、上部電極の長辺の向きと下部電極の長辺の向きとが略直交して配置されていることを特徴とする。
第５の発明によれば、第３や第４の発明の作用に加えてさらに、上部電極の長辺と下部電極の長辺とを同じ向きで配置するのではなく、略直交した状態で配置しているので、下部電極に対する上部電極の位置が積層ズレによって変化しても、これら上部電極と下部電極との対向面積が変わらず、その容量も変化し難くなる。よって、上述した並列回路の特性も変化せず、フィルタ特性をより一層維持可能になる。
【００２１】
第６の発明は、第１から第５の発明の構成において、多層基板は、低温共焼成セラミックで構成されており、製造誤差は、各配線板の収縮率の差が原因であることを特徴とする。
第６の発明によれば、第１から第５の発明の作用に加えてさらに、低温共焼成セラミックは、未焼成のグリーンシートの状態でインダクタやキャパシタ等の配線パターンを印刷してから積層するが、特にその後の焼成によって収縮することになる。焼成時における各配線板の収縮率は、各配線パターンの面積等の違いによって異なるからである。しかし、上述した構成によれば、この場合にも積層ズレによるフィルタ特性への悪影響を回避できる。
【発明の効果】
【００２２】
本発明によれば、インダクタのパターンが積層ズレの影響を受けないように構成されており、フィルタ特性の維持及び小型化の双方を満たす高周波回路モジュールを提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１には、本実施例の高周波回路モジュール１が示されており、このモジュール１は、例えば３〜１０ＧＨｚの周波数帯域を使用しているＵＷＢ（Ｕｌｔｒａ  Ｗｉｄｅ  Ｂａｎｄ）の如くの近距離無線通信を行う電子機器に搭載される。
【００２４】
モジュール１は、バンドパスフィルタ２や高周波チップ４を備えている。このフィルタ２は、後述のように積層型フィルタであり、アンテナ６から受信したＲＦ信号を帯域制限し、受信した不要な周波数成分を除去する。さらに、チップ４で処理されたベースバンド信号を帯域制限し、このチップ４からの不要な周波数成分も除去可能に構成されている。
【００２５】
本実施例のフィルタ２は、例えば８枚程度の配線板を積層して形成される。詳しくは、このフィルタ２は、ＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃ）の多層基板内に構成され、誘電体の層を有した配線板がその厚さ方向に積み重ねられている。なお、この多層基板の適宜位置にはチップ４も実装される。
【００２６】
各配線板には、銀等で構成された配線パターンがそれぞれ印刷され、この配線板の図示を省略した図２に示されるように、多層基板に内蔵された各配線パターンで所望の電気回路が形成される。
具体的には、この図２の等価回路を示した図３の如く、フィルタ２は、ポート８８，８９の間の信号線路に、グランド８６，８７に接続されたインダクタＬ１，Ｌ２，Ｌ３，Ｌ４やキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４などの共振回路を有する。このインダクタは、電気と磁気とを相互に変換可能な素子であって低周波の信号を通過させるのに対し、このキャパシタは、電気を充放電可能な素子であって高周波の信号を通過させる。
【００２７】
これにより、フィルタ２は、電気エネルギと磁気エネルギとを共振周波数で交換しながらエネルギを蓄え、その際に、所望の周波数成分を通過させ、不要な周波数成分を減衰させる。
そして、上述したインダクタＬ１，Ｌ２，Ｌ３，Ｌ４やキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４を調整することにより、所望のフィルタ特性を有したバンドパスフィルタ得ることができる。
【００２８】
ところで、本実施例のフィルタ２には、Ｔ型フィルタ部８がインダクタＬ２，Ｌ３とインダクタＬ４との間の信号線路に配置されている。
このフィルタ部８は、タンク回路、つまり、図２，３で見て左側に位置するインダクタ６０とキャパシタ４０とが並列に接続され、アンテナ６側から見ると、その入力側がビアホール１１に、出力側がビアホール１２にそれぞれ接続されている。
【００２９】
さらに、当該タンク回路の右側にもインダクタ７０とキャパシタ５０とを並列に接続した他のタンク回路が配置されており、これらインダクタ７０やキャパシタ５０もまた、その入力側がビアホール１３に、出力側がビアホール１４にそれぞれ接続される。
これら各タンク回路は信号線路に直列に接続され、また、この２つのタンク回路の接続点、例えばビアホール１２とグランド８６との間には別のキャパシタ８５が接続されている。
【００３０】
ここで、上述したインダクタ６０，７０は同じ配線板に印刷され、キャパシタ４０，５０は他の配線板に印刷されている。
具体的には、図４に示された第１配線板１０の上に第２配線板２０が、この第２配線板２０の上に第３配線板３０がその厚さ方向にそれぞれ積み重ねられており、各配線板１０，２０，３０には、上記ビアホール１１，１２，１３，１４が形成されている。
【００３１】
キャパシタ４０，５０は、第１配線板１０及び第２配線板２０に形成されている。まず、このキャパシタ４０は、下部電極４１と上部電極４６とその間の誘電体の層とで構成される。
この下部電極４１は、長辺と短辺との長さが異なる略長方形で第１配線板１０に印刷されており、この長辺が同図のＸ方向に延びた横辺４３に相当し、短辺が同図のＹ方向に延びた縦辺４２に相当しており、この縦辺４２を介してビアホール１２に接続する。
【００３２】
これに対し、上部電極４６もまた略長方形で第２配線板２０に印刷されているが、その長辺は同図のＹ方向に延びた縦辺４７に相当し、短辺が同図のＸ方向に延びた横辺４８に相当しており、下部電極４１の横辺４３の向きと上部電極４６の縦辺４７の向きとは略直交している。また、この上部電極４６は縦辺４７を介してビアホール１１に接続する。
【００３３】
一方、インダクタ６０は第３配線板３０に印刷され、平面視で上部電極４６に重なっており、上部電極４６に近接している。
より詳しくは、図５にも示される如く、本実施例のインダクタ６０は略Ｓ字型に形成され、縦辺４７に対して略平行方向に沿って延びた所定幅の第１直線パターン６１、第２直線パターン６２、及び第３直線パターン６３を有している。
【００３４】
また、当該インダクタ６０は、横辺４８に対して略平行方向に沿って延び、第１直線パターン６１と第２直線パターン６２とを接続する所定幅の第４直線パターン６４を有するとともに、この第４直線パターン６４との接続部分とは反対側にて、横辺４８に対して略平行方向に沿って延びて第２直線パターン６２と第３直線パターン６３とを接続する所定幅の第５直線パターン６５を有している。
【００３５】
なお、インダクタ６０のうち、第１直線パターン６１がビアホール１１に接続し、第３直線パターン６３がビアホール１２に接続しており、このインダクタ６０は、ビアホール１１によって上部電極４６に導通し、アンテナ６側に接続される一方、ビアホール１２によって下部電極４１に導通し、チップ４側に接続される。
【００３６】
そして、本実施例では、これら５本の直線パターン６１〜６５のうち、縦辺４７に対して略平行方向に沿って延びた第２直線パターン６２のみが、積層ズレ、換言すれば、第２配線板２０の製造誤差に伴う上部電極４６の位置と第３配線板３０の製造誤差に伴うインダクタ６０の位置との平面視のズレ長を考慮した上で、上部電極４６に重なっている。
【００３７】
より具体的には、この製造誤差とは、各配線板２０，３０を積み重ねる際の位置ズレや、各配線板２０，３０の収縮率の差などを意味する。そして、この第２直線パターン６２は、直線パターン６４，６５との接続部分の間に離間部６６や直線部６８，６８を有している。
この離間部６６は、上部電極４６に重なった位置に配置されており、横辺４８の形成方向におけるズレ長、すなわち、積層ズレのＸ方向成分よりも平面視で大きな長さ（図５にて左右方向の矢印で示す）で設計され、縦辺４７から上部電極４６の内側に向けて離されて構成される。
【００３８】
これに対し、直線部６８は、離間部６６の上下端部分にそれぞれ形成され、横辺４８に略直交し、この横辺４８をそれぞれ跨いで配置されている。
そして、これら直線部６８は、縦辺４７の形成方向におけるズレ長、すなわち、積層ズレのＹ方向成分よりも平面視で大きな長さ（図５にて上方向の矢印や、下方向の矢印でそれぞれ示す）で設計され、横辺４８から上部電極４６の外側に向けて、さらに、横辺４８から上部電極４６の内側に向けて直線状に離れて構成されている。
【００３９】
これにより、仮に、第２配線板２０や第３配線板３０にて、その厚さ方向に直交した面内方向（図４のＸＹ方向）に積層ズレが生じたとしても、縦辺４７から離間部６６の縁までの距離、横辺４８から直線部６８の外側先端や内側先端までの距離で吸収され、インダクタ６０とキャパシタ４０との電磁結合度の変化が抑えられる。なお、この積層ズレの値は実験等によって測定され、そのＸ方向成分の最大値やＹ方向成分の最大値が予め求められている。
【００４０】
再び図４に戻り、キャパシタ５０もまた下部電極５１と上部電極５６とその間の誘電体の層とで構成される。
この下部電極５１は略長方形で第１配線板１０に印刷され、その長辺が図４のＹ方向に延びた縦辺５２に、短辺が図４のＸ方向に延びた横辺５３にそれぞれ相当し、この縦辺５２を介してビアホール１４に接続する。
【００４１】
上部電極５６もまた略長方形で第２配線板２０に印刷され、その長辺は同図のＸ方向に延びた横辺５８に、短辺が同図のＹ方向に延びた縦辺５７にそれぞれ相当しており、上述した縦辺５２の向きと横辺５８の向きとは略直交する。また、この上部電極５６は縦辺５７を介してビアホール１３に接続する。
インダクタ７０は第３配線板３０に印刷され、平面視で上部電極５６に重なっている。
【００４２】
このインダクタ７０もまた、インダクタ６０と同様に略Ｓ字型に形成され、縦辺５７に対して略平行方向に沿って延びた所定幅の第１直線パターン７１、第２直線パターン７２、及び第３直線パターン７３を有している。
また、インダクタ７０は、横辺５８に対して略平行方向に沿って延び、第１直線パターン７１と第２直線パターン７２とを接続する所定幅の第４直線パターン７４を有するとともに、この第４直線パターン７４との接続部分とは反対側にて、横辺５８に対して略平行方向に沿って延びて第２直線パターン７２と第３直線パターン７３とを接続する所定幅の第５直線パターン７５を有している。
【００４３】
そして、このインダクタ７０のうち、第１直線パターン７１がビアホール１３に接続し、第３直線パターン７３がビアホール１４に接続しており、インダクタ７０は、ビアホール１３によって上部電極５６に導通し、アンテナ６側に接続され、また、ビアホール１４によって下部電極５１に導通し、チップ４側に接続されている。
【００４４】
以上のように、本実施例によれば、高周波回路モジュール１は積層型のフィルタ２を備えている。詳しくは、このフィルタ２は、インダクタＬ１〜Ｌ４やキャパシタＣ１〜Ｃ４の他、インダクタ６０とキャパシタ４０とのタンク回路や、インダクタ７０とキャパシタ５０とのタンク回路で構成され、所望の周波数成分を通過させ、不要な周波数成分を減衰させる。
【００４５】
これらインダクタ６０，７０やキャパシタ４０，５０は別個の配線板に印刷されている。
具体的には、図４で見て左側のタンク回路で云えば、キャパシタ４０は上部電極４６及び下部電極４１からなり、この下部電極４１を有した第１配線板１０と、上部電極４６を有した第２配線板２０とは対向し、この上部電極４６は互いに略直交する縦辺４７及び横辺４８で区画される。
【００４６】
また、この上部電極４６を有した第２配線板２０と、インダクタ６０を有した第３配線板３０とが対向し、このインダクタ６０は平面視で上部電極４６に重なっている。より詳しくは、インダクタ６０とキャパシタ４０とは上下に近接して電磁気的に結合可能な状態にあり、このインダクタ６０は、縦辺４７に対して略平行方向に沿って延び、横辺４８に略直交して横辺４８をそれぞれ跨いだ第２直線パターン６２を備えている。
【００４７】
ここで、この第２直線パターン６２は、離間部６６及び直線部６８，６８を有しており、積層ズレの影響を受け難いパターンで構成されている。
具体的には、平面視で縦辺４７から離間部６６の縁までの長さが、第２配線板２０の製造誤差に伴う上部電極４６の位置と第３配線板３０の製造誤差に伴うインダクタ６０の位置との平面視のズレ長のうち、横辺４８の形成方向におけるズレ長（積層ズレのＸ方向成分）よりも大きく設計され、仮に、横辺４８の形成方向に向けた積層ズレが生じても、離間部６６と上部電極４８との対向面積は変わらず、インダクタ６０とキャパシタ４０との電磁結合度が変化し難くなる。
【００４８】
さらに、平面視で横辺４８から直線部６８の外側先端までの長さと、同じく横辺４８から直線部６８の内側先端までの長さとが略等しくされ、そして、横辺４８から外側先端或いは横辺４８から内側先端までの長さがいずれも、第２配線板２０の製造誤差に伴う上部電極４６の位置と第３配線板３０の製造誤差に伴うインダクタ６０の位置との平面視のズレ長のうち、縦辺４７の形成方向におけるズレ長（積層ズレのＹ方向成分）よりも大きく設計されており、仮に、縦辺４７の形成方向に向けた積層ズレが生じても、直線部６８と上部電極４８との対向面積は変わらず、インダクタ６０とキャパシタ４０との電磁結合度が変化し難くなる。
【００４９】
これらの結果、積層ズレが生じていない場合と同様に、所望の周波数成分を通過させ、不要な周波数成分を減衰させることができ、フィルタ特性を維持できる。
この点について詳述すると、図６の１点鎖線は、積層ズレが生じていない理想のフィルタ特性（Ｓパラメータのうち、端子１から端子２へ通過する信号：Ｓ２１）であるのに対し、同図の破線は、積層ズレが生じていた従来のフィルタ特性（Ｓ２１）である。
【００５０】
すなわち、従来の場合には、約３〜１０ＧＨｚの周波数帯域のうち、特に５ＧＨｚ付近の不要な周波数成分を減衰できず、ひいては、６ＧＨｚ付近や８ＧＨｚ付近では伝送損失が大きくなってしまう。
しかしながら、本実施例のフィルタ特性（Ｓ２１）によれば、図６の実線で示されるように、３〜５ＧＨｚの帯域、特に５ＧＨｚ付近では、理想のフィルタ特性と同様の特性を示し、さらに、６ＧＨｚ付近や８ＧＨｚ付近でも理想のフィルタ特性に沿ったカーブが得られ、仮に積層ズレが生じたとしても、良好なフィルタ特性を維持できることが分かる。
【００５１】
しかも、インダクタ６０とキャパシタ４０とを上下に近接させて電磁結合可能な状態で配置するので、これらをフィルタの高さ方向で大きく離間させた場合に比して、高周波回路モジュール１の小型化が達成可能になる。
また、インダクタ６０は略Ｓ字型のパターンで形成されており、そのうち第２の直線パターン６２が折り返し部分になる。よって、例えば略Ｕ字型のパターンで形成されていた場合に比してパターンの長さが大きくなることから、インダクタ６０とキャパシタ４０との電磁結合度の変化割合を小さく抑えられるし、高周波回路モジュール１の小型化にも寄与する。
【００５２】
さらに、インダクタ６０とキャパシタ４０とが並列に接続される場合には、これらが導通するために積層ズレの影響をより受け易くなるが、上述の構成によれば、フィルタ特性に悪影響を及ぼさない。
さらにまた、インダクタ６０，７０やキャパシタ４０，５０を有したＴ型のフィルタ部８では、信号波形の品質が重要視されるものの、積層ズレの影響を受け難い上述した構成によれば、所望の周波数成分を確実に通過させ、不要な周波数成分を確実に減衰可能になり、良好な品質の波形が得られる。
【００５３】
また、上部電極４６の長辺と下部電極４１の長辺とを同じ向きで配置するのではなく、縦辺４７と横辺４３との如く、略直交した状態で配置しているので、下部電極４１に対する上部電極４６の位置が積層ズレによって変化しても、これら上部電極４６と下部電極４１との対向面積が変わらず、その容量も変化し難くなる。よって、上述した並列回路の特性も変化せず、フィルタ特性をより一層維持可能になる。
【００５４】
さらに、ＬＴＣＣは、未焼成のグリーンシートの状態でインダクタ６０，７０やキャパシタ４０，５０等の配線パターンを印刷してから積層するが、焼成時における各配線板１０〜３０等の収縮率は、各配線パターンの面積等の違いによって異なるため、その後の焼成（焼成温度：約９００℃）によって収縮するし、また、大きな基板で多数の製品を同時に製造する集合基板の場合には、収縮率の差は微小でも、この集合基板の端部分では例えば０．数ミリ程度の大きな誤差となって現れるので、製造誤差の影響を特に受け易くなる。しかし、上述した構成によれば、この場合にも積層ズレによるフィルタ特性への悪影響を回避できる。
【００５５】
本発明は、上記実施例に限定されず、特許請求の範囲を逸脱しない範囲で種々の変更を行うことができる。例えば上記実施例の各構成は、その一部を省略したり、上記とは異なるように任意に組み合わせることができる。
また、上記実施例では、縦辺４７を基準にしたインダクタ６０に対する積層ズレの抑制について説明されているが、本発明は、図４の右側のインダクタ７０についても適用可能である。
【００５６】
すなわち、上部電極５６に近接したインダクタ７０の５本の直線パターン７１〜７５のうち、縦辺５７に対して略平行方向に沿って延びた第２直線パターン７２は上部電極５６に完全に重なるが、さらに、横辺５８に対して略平行方向に沿って延びた第４、５直線パターン７４，７５が、積層ズレ考慮した上で上部電極５６に重なっている。
【００５７】
より具体的には、第４直線パターン７４は、図２，４に示されるように、直線パターン７２と第１直線パターン７１との間に離間部７６や直線部７８を有している。
この離間部７６は、上部電極５６に重なった位置に配置され、第２配線板２０の製造誤差に伴う上部電極５６の位置と第３配線板３０の製造誤差に伴うインダクタ７０の位置との平面視のズレ長のうち、縦辺５７の形成方向におけるズレ長、つまり、積層ズレのＹ方向成分よりも平面視で大きな長さで設計され、横辺５８から上部電極５６の内側に向けて離されている。
【００５８】
これに対し、第４直線パターン７４の直線部７８は、図２で見て離間部６６の左側に形成され、縦辺５７に略直交し、この縦辺５７を跨いで配置されている。
そして、この直線部７８は、横辺５８の形成方向におけるズレ長、つまり、積層ズレのＸ方向成分よりも平面視で大きな長さで設計され、縦辺５７から上部電極５６の外側に向けて、さらに、縦辺５７から上部電極５６の内側に向けて直線状にそれぞれ離れている。
【００５９】
なお、第５直線パターン７５についても、直線パターン７２と第３直線パターン７３との間にパターン７４と同様な離間部７６や直線部７８を有している（図２）。
これにより、仮に、第２配線板２０や第３配線板３０に対し、その面内方向（図４のＸＹ方向）に積層ズレが生じたとしても、横辺５８から離間部７６の縁までの距離、縦辺５７から直線部７８の外側先端や内側先端までの距離で吸収され、インダクタ７０とキャパシタ５０との電磁結合度の変化が抑えられるのである。
【００６０】
また、上記実施例では、３〜１０ＧＨｚの非常に広い通過領域を有したフィルタについて説明されているが、必ずしもこの形態に限定されるものではなく、他の帯域に関するフィルタであっても良い。また、本発明は、積層時の位置ズレや、積層後に収縮或いは伸張する多層基板に用いられる限り、上述のＬＴＣＣの他、他の材質にも適用可能である。
【００６１】
さらに、本発明は、インダクタとキャパシタとが上下に近接して電磁結合可能に配置されていれば、これらは導通状態ではなくても良い。
そして、これらいずれの場合にも上記と同様に、フィルタ特性を維持しつつ、小型化を達成できるとの効果を奏する。
【図面の簡単な説明】
【００６２】
【図１】本実施例の高周波回路モジュールの概略構成図である。
【図２】図１のフィルタの斜視図である。
【図３】図２のフィルタの等価回路図である。
【図４】図２のフィルタの要部に関する平面図である。
【図５】図４の拡大図である。
【図６】図１のフィルタ等に関するフィルタ特性図である。
【符号の説明】
【００６３】
１  高周波回路モジュール
２  積層型フィルタ
８  Ｔ型フィルタ部
１０  第１配線板
２０  第２配線板
３０  第３配線板
４０  キャパシタ
４１  下部電極
４３  横辺（長辺）
４６  上部電極
４７  縦辺（長辺）
４８  横辺
６０  インダクタ
６１  第１直線パターン
６２  第２直線パターン
６３  第３直線パターン
６４  第４直線パターン
６５  第５直線パターン
６６  離間部
６８  直線部
８５  別のキャパシタ
８６  グランド
【図１】
2010147320.tif 000003
【図２】
2010147320.tif 000004
【図３】
2010147320.tif 000005
【図４】
2010147320.tif 000006
【図５】
2010147320.tif 000007
【図６】
2010147320.tif 000008