(57)【要約】【課題】各相で複数のインバータを直列接続した電力変換装置において、直列に接続されたインバータの電圧が切り換わるタイミングを揃えて、サージ電圧を抑制した電力変換装置を提供することを目的とする。【解決手段】３相インバータ１の上アームのスイッチング素子１２ａがオフする場合は、相電圧切り換えのタイミングがＴ２ｍ遅れるので、それを見越して、スイッチング素子オフの信号をＴ２ｍ早めて出力する。一方、単相インバータ２の相電圧切り換えのタイミングは、（Ｔｄｓ＋Ｔ１ｓ）遅れるので、（Ｔｄｓ＋Ｔ１ｓ）早めてスイッチング素子１８ａ、１８ｄオフの信号を出力する。これにより、３相インバータ１、単相インバータ２の相電圧切り換えのタイミングが揃い、同時に、電圧が切り換わるので、３相インバータ１と単相インバータ２とを合わせた相電圧にサージ電圧が生じず、負荷３の電圧にもサージ電圧が生じない。【選択図】図１４
2010035252.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子をオンオフ制御することにより直流／交流間で電力の変換を行う第１および第２の電力変換器の各交流側を直列に接続してなる電力変換装置であって、
上記第１の電力変換器のスイッチング素子を駆動する第１の駆動信号と上記第２の電力変換器のスイッチング素子を駆動する第２の駆動信号とを作成する駆動信号生成回路を備えた電力変換装置において、
上記第１の電力変換器の交流出力電圧を上昇または下降させるタイミングで上記第２の電力変換器の交流出力電圧を下降または上昇させるため、上記第１および第２の駆動信号として作成された第１および第２の指令駆動信号に対し、上記第１の電力変換器の交流出力電圧が実際に上昇または下降する電圧変化タイミングと上記第２の電力変換器の交流出力電圧が実際に下降または上昇する電圧変化タイミングとが同一の同期電圧変化タイミングとなるよう上記第１および第２の指令駆動信号を補正して第１および第２の補正駆動信号を出力する駆動信号補正手段を備えたことを特徴とする電力変換装置。
【請求項２】
上記駆動信号補正手段は、上記第１および第２の電力変換器に設定された短絡防止時間と、上記第１および第２の電力変換器のスイッチング素子におけるオンオフ駆動信号入力時からオンオフ動作出力時までのオンオフ遅延時間と、上記第１および第２の電力変換器の交流側電流の向きとに基づき上記補正に係る補正時間量を設定することを特徴とする請求項１記載の電力変換装置。
【請求項３】
上記駆動信号生成回路は、交流電圧指令に基づきＰＷＭ（パルス幅変調）制御で上記第１の駆動信号を作成し、上記交流電圧指令と上記第１の電力変換器の交流出力電圧との偏差である偏差指令に基づきＰＷＭ制御で上記第２の駆動信号を作成することを特徴とする請求項２記載の電力変換装置。
【請求項４】
上記駆動信号補正手段は、上記第１および第２の指令駆動信号に基づく電圧変化タイミングが上記同期電圧変化タイミングと一致するよう、上記第１および第２の補正駆動信号を、上記第１および第２の指令駆動信号を所定の補正時間量だけ早めたものとすることを特徴とする請求項３記載の電力変換装置。
【請求項５】
上記第１および第２の電力変換器の電圧切換動作の種別毎に上記第１および第２の指令駆動信号に対応する上記第１および第２の補正駆動信号を予め記憶しておき、上記駆動信号補正手段は、上記電圧切換動作の種別毎に上記予め記憶された上記第１および第２の指令駆動信号に対応する上記第１および第２の補正駆動信号を読み出すようにしたことを特徴とする請求項４記載の電力変換装置。
【請求項６】
上記交流電圧指令を所定時間進める進み時間設定回路を設け、上記駆動信号補正手段は、上記第１および第２の指令駆動信号に基づく電圧変化タイミングが上記同期電圧変化タイミングと一致するよう、上記第１および第２の補正駆動信号を、上記第１および第２の指令駆動信号を所定の補正時間量だけ遅らせたものとすることを特徴とする請求項３記載の電力変換装置。
【請求項７】
上記駆動信号補正手段は、上記第１または第２の電力変換器のいずれか、その駆動信号の変化タイミングに対して交流出力電圧の電圧変化タイミングがより遅くなる方の電圧変化タイミングが上記同期電圧変化タイミングと一致するよう、上記第１および第２の指令駆動信号を補正して上記第１および第２の補正駆動信号を出力することを特徴とする請求項３記載の電力変換装置。
【請求項８】
上記第１の電力変換器は、第１の直流電圧源の直流電圧を３相の交流電圧に変換する３相インバータであり、上記第２の電力変換器は、第２の直流電圧源の直流電圧を単相の交流電圧に変換する単相インバータであり、上記３相インバータの各相交流側と上記単相インバータの交流側とを直列にして３相交流負荷に接続されたことを特徴とする請求項３ないし７のいずれか１項に記載の電力変換装置。
【請求項９】
上記単相インバータを、その交流側が互いに直列に接続された複数の単相インバータで構成したことを特徴とする請求項８記載の電力変換装置。
【請求項１０】
上記第１の電力変換器は、第１の直流電圧源の直流電圧を単相の交流電圧に変換する第１の単相インバータであり、上記第２の電力変換器は、第２の直流電圧源の直流電圧を単相の交流電圧に変換する第２の単相インバータであり、上記第１の単相インバータの交流側と上記第２の単相インバータの交流側とを直列にして単相交流負荷に接続されたことを特徴とする請求項３ないし７のいずれか１項に記載の電力変換装置。
【請求項１１】
上記第１および第２の電力変換器は、それらの交流側に接続された交流電源の交流電圧を直流電圧に変換する第１および第２のコンバータとしたことを特徴とする請求項３ないし７のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング素子をオンオフ制御することにより直流／交流間で電力の変換を行う第１および第２の電力変換器の各交流側を直列に接続してなる電力変換装置に係り、特に、その電圧切換時の電圧波形を改善する技術に関するものである。
【背景技術】
【０００２】
従来の電力変換装置は、第１の電力変換器としての、例えば、３相インバータと、この３相インバータの各相出力に直列に接続された、第２の電力変換器としての単相インバータとから成る電力変換装置であり、３相インバータの出力電圧波形が正弦波とずれている差分を単相インバータで供給することで、総合としては正弦波の出力電圧波形を得ている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２０００−５０６４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の電力変換装置として、いわゆる、２レベルインバータを例にとって説明すると、上アームと下アームとのスイッチング素子が交互にオンする。しかし、例えば、上アームのスイッチング素子をオフに切り換える駆動信号と下アームのスイッチング素子をオンに切り換える駆動信号とが同時に制御装置から出力されたとしても、ゲートドライブ回路やスイッチング素子に遅れがあり、遅れの量がオンの場合とオフの場合に異なるので上アームのスイッチング素子と下アームのスイッチング素子とが同時に切り換わらない。
【０００５】
従って、例えば、３相インバータの出力電圧を上昇させるタイミングで単相インバータの出力電圧を下降させるよう両インバータに同時に駆動信号を送出した場合、実際に、３相インバータの出力電圧が上昇するタイミングと単相インバータの出力電圧が下降するタイミングとに種々の条件によりずれが生じうる。このように、両インバータの出力電圧の電圧変化タイミングにずれが発生すると、両者の出力電圧を加算し負荷に供給される電圧は、この電圧切り換えタイミングでサージ状の電圧を発生することになり、電磁ノイズが発生して周囲の機器に悪影響を及ぼしたり、負荷の鉄損を増大させる等の種々の弊害をもたらすことになる。
【０００６】
この発明は、上記のような問題点を解消するために成されたものであって、各相で複数のインバータを直列接続した電力変換装置において、直列に接続されたインバータの電圧が切り換わるタイミングを揃えて、サージ電圧を抑制した電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る電力変換装置は、スイッチング素子をオンオフ制御することにより直流／交流間で電力の変換を行う第１および第２の電力変換器の各交流側を直列に接続してなる電力変換装置であって、
第１の電力変換器のスイッチング素子を駆動する第１の駆動信号と第２の電力変換器のスイッチング素子を駆動する第２の駆動信号とを作成する駆動信号生成回路を備えた電力変換装置において、
第１の電力変換器の交流出力電圧を上昇または下降させるタイミングで第２の電力変換器の交流出力電圧を下降または上昇させるため、第１および第２の駆動信号として作成された第１および第２の指令駆動信号に対し、第１の電力変換器の交流出力電圧が実際に上昇または下降する電圧変化タイミングと第２の電力変換器の交流出力電圧が実際に下降または上昇する電圧変化タイミングとが同一の同期電圧変化タイミングとなるよう第１および第２の指令駆動信号を補正して第１および第２の補正駆動信号を出力する駆動信号補正手段を備えたものである。
【発明の効果】
【０００８】
以上のように、この発明に係る電力変換装置では、駆動信号補正手段を備えて、第１および第２の指令駆動信号を補正して第１および第２の補正駆動信号を出力するようにしたので、第１の電力変換器の交流出力電圧が実際に上昇または下降する電圧変化タイミングと第２の電力変換器の交流出力電圧が実際に下降または上昇する電圧変化タイミングとが同一の同期電圧変化タイミングとなり、電圧切り換え時に発生するサージ電圧が抑制される。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１における電力変換装置の全体構成を示す図である。図に示すように、電力変換装置の主回路構成としては、第１の電力変換器である３相インバータ１の交流側の各相出力線に、第２の電力変換器である単相インバータ２の交流側が直列に接続される。単相インバータ２の交流側は、その片方を３相インバータ１に、残る片方を負荷３にそれぞれ接続する。図１では省略しているが、３相インバータ１は直流電圧源を備え、そこから電力の供給を受けるものとする。単相インバータ２は、直流側に直流電圧源を備えそこから電力の供給を受ける構成でも、電力は３相インバータ１から供給を受け単相インバータ２の直流電圧を制御することによって維持する構成でもよい。
【００１０】
３相インバータ１は、図２に示すようなスイッチング素子１２ａ〜１２ｆと逆並列に接続されたダイオード１３ａ〜１３ｆおよび直流回路としてのコンデンサ１１から成る２レベルインバータである。
単相インバータ２は、図３に示すようなスイッチング素子１８ａ〜１８ｄ、ダイオード１９ａ〜１９ｄ、およびコンデンサ２０から構成される単相フルブリッジの２レベルインバータである。
【００１１】
次に、実施の形態１の電力変換装置における制御動作を説明する訳であるが、その理解を容易とするため、先ず、従来装置における制御動作と、課題の欄で既述した従来装置における問題点について詳細に説明することとする。
【００１２】
図４は、その従来の電力変換装置の全体構成を示すもので、その主回路構成の部分は、本願発明の図１に示した内容と同様である。
図４の負荷制御回路４は、負荷３を制御するための回路で、電力変換装置が出力する電圧の指令（交流電圧指令）を出力する。これを駆動信号生成回路５に入力する。
【００１３】
駆動信号生成回路５の内部を、図５に示す。負荷制御回路４からの交流電圧指令を図６（ａ）とすると３相インバータＰＷＭ回路３０では、図６（ｂ）に示すように、ＰＷＭ（パルス幅変調）された電圧を演算、減算器３１に出力する。
減算器３１では、負荷制御回路４が出力する交流電圧指令と、３相インバータ１のＰＷＭ回路３０が出力するＰＷＭされた電圧波形との減算を行い偏差指令を作成する。この結果求められる波形は、図６（ｃ）に示すようになる。この波形は、３相インバータ１の理想的な電圧である交流電圧指令から、実際に出力している電圧を減算しているので、３相インバータ１が出力している電圧のうち、余剰な高調波電圧を正負反転させたものである。よって、この電圧波形を指令として単相インバータ２から電圧を出力すると、３相インバータ１が出力する余剰な高調波電圧を打ち消すように単相インバータ２が動作するので、負荷３の電圧高調波を低減できる。
【００１４】
また、図６（ｂ）の波形は、３相インバータ１の直流電圧の仮想中性点から見た場合の電圧波形であり、この電圧波形が含む零相電圧は線間電圧には影響を与えないので負荷３の電圧には影響を与えないことが知られている。零相電圧を含む図６（ｂ）の波形から演算した図６（ｃ）の波形も零相電圧を含んでおり、この零相電圧を変更しても負荷３には影響がない。よって、例えば、図６（ｃ）の波形から零相電圧を０にすると、図６（ｄ）の波形が得られる。このように零相電圧を操作することで単相インバータ２の電圧指令の振幅を小さくすることができる。
図６（ｄ）をＰＷＭすると、図６（ｅ）に示すような波形となる。負荷３の相電圧は、３相インバータ１と単相インバータ２との電圧を加算して零相電圧を除いたものであり、図６（ｆ）に示す波形となる。
【００１５】
ここでは、例として、零相電圧操作回路３２では零相電圧を０としたが、零相電圧を、例えば、３次高調波電圧として電圧指令の振幅を下げる方法など他の方法を用いることもでき、あるいは、零相電圧操作回路３２を省略して零相電圧を操作しなくても本発明には影響がない。従って、後段でも触れるように、特許文献１のような零相電圧を操作していない電力変換装置にも適用できる。また、３相インバータ１が単相インバータで、電力変換装置が単相負荷に接続される場合でも零相電圧操作回路３２を省略すれば、単相構成の電力変換装置に適用できるものである。
【００１６】
ここで、図６（ｂ）と、（ｃ）または（ｄ）とを比較すると明らかなように、３相インバータ１がスイッチングすると単相インバータ２の電圧指令が大きく変動する。即ち、３相インバータ１が出力する高調波電圧を打ち消すために、３相インバータ１の出力電圧が切り換わる時には、単相インバータ２も同時に３相インバータ１と逆方向に出力電圧を切り換える、具体的には、３相インバータ１の出力電圧を上昇させるタイミングで単相インバータ２の出力電圧を下降させる、または、３相インバータ１の出力電圧を下降させるタイミングで単相インバータ２の出力電圧を上昇させる必要があることを意味している。
【００１７】
ここで、一般的な２レベルインバータにおけるスイッチング時の動作について説明する。
２レベルインバータの場合、上アームと下アームとのスイッチング素子が交互にオンする。しかし、例えば、上アームのスイッチング素子をオフに切り換える駆動信号と下アームのスイッチング素子をオンに切り換える駆動信号とが同時に制御装置から出力されたとしても、ゲートドライブ回路やスイッチング素子に遅れがあり、遅れの量がオンの場合とオフの場合に異なるので上アームのスイッチング素子と下アームのスイッチング素子とが同時に切り換わらない。このときに両方のスイッチング素子が同時にオン状態になると直流回路が短絡してしまうため、通常オンの信号を数マイクロ秒遅れさせて上アームと下アームとのスイッチング素子が両方ともオフとなる期間を作る。これを短絡防止時間と呼ぶ。
【００１８】
この短絡防止時間などの遅れを考慮して一般的な２レベルインバータで制御回路が出力する駆動信号と、実際の出力電圧の関係を表したのが図７である。以下では短絡防止時間をＴｄ、駆動信号生成回路５が駆動信号をオンにしてから実際にスイッチング素子がオンするまでの遅延時間をＴ１、駆動信号生成回路５が駆動信号をオフにしてから実際に素子がオフするまでの遅延時間をＴ２とする。
【００１９】
駆動信号生成回路５が出力する駆動信号は、上アームのスイッチング素子がオンからオフに切り換わる信号を出した後、図７のように設定されたＴｄの分遅れて下アームのスイッチング素子をオンにする信号が出力される。ここで、上アームのスイッチング素子がオンしている間は、スイッチング素子のコレクタ、エミッタ間の電圧は素子の特性によって決まる数ボルトの電圧になる。ここでは、これを０ボルトと見なしても差し支えないので、以下ではスイッチング素子がオンの場合の電圧は０ボルトとして扱う。
上アームのスイッチング素子がオンの間はスイッチング素子のコレクタ、エミッタ間電圧ＶＣＥは０である。制御回路から出力する駆動信号がオフに切り換わるとＴ２遅れてスイッチング素子がオフになる。また、上アームのスイッチング素子がオフになる駆動信号が出てから下アームのスイッチング素子がオンになる駆動信号が出るまでにＴｄの遅れがあり、さらに、下アームのスイッチング素子がオンするまでＴ１の遅れがあるので、上アームのスイッチング素子がオフする駆動信号が出力されてから（Ｔｄ＋Ｔ１）遅れてオンする。
【００２０】
また、スイッチング素子がオフするときに、電流がスイッチング素子とダイオードとのいずれに流れているかで動作が異なる。電流が流れているのがスイッチング素子であれば、スイッチング素子がオフすると即座に反対側のアームのダイオードに電流が転流する。よって、スイッチング素子がオフするとＶＣＥは２レベルインバータの直流電圧となる。スイッチング素子がオフするときに電流が流れているのがダイオードならば、スイッチング素子がオフしてもダイオードに電流が流れ続け、反対側のスイッチング素子がオンするまで転流しない。よって、スイッチング素子がオフしても下アームのスイッチング素子がオンするまで上アームのスイッチング素子のＶＣＥは０のままとなる。よって、駆動信号は同じであっても電流の方向によって、各スイッチング素子のＶＣＥは異なり、電流の向きが負荷に向かって正の方向であれば、図７（ｂ）（ｃ）に実線で示すＶＣＥとなり、電流が負荷に向かって負の方向では、破線で示すＶＣＥとなる。即ち、インバータの相電圧も電流の方向によって変化し、電流が負荷に向かって正ならば、図７（ｄ）の実線の電圧波形となり、電流が負荷に向かって負ならば破線の電圧波形となる。
以上のように、実際の電圧波形は、Ｔｄ、Ｔ１、Ｔ２があるため、駆動信号のオン・オフとはタイミングがずれる上に、さらに電流の方向によって異なる電圧となる。
【００２１】
従来の電力変換装置では、複数のインバータが直列に接続されているが、まず、各インバータのスイッチング時の動作について説明する。
図８は、３相インバータ１が図２の回路であるとした場合の、１相の電流経路を表している。図２の回路の直流電圧をＥｍとし、この直流回路の仮想中性点から３相インバータ１が交流側に出力する電圧を見ると、出力電圧は、Ｅｍ／２または−Ｅｍ／２のいずれかとなる。
３相インバータ１が出力する電流が負荷に向かって正の方向であるとすると、３相インバータ１の出力電圧がＥｍ／２である場合は、図８（ａ）の太線で示す経路で矢印の方向に電流が流れる。即ち、上アームのスイッチング素子１２ａに電流が流れる。一方、図８（ａ）からスイッチングしてスイッチング素子１２ａがオフ、１２ｂがオンすると３相インバータ１の出力電圧が−Ｅｍ／２に切り換わり、図８（ｂ）に太線で示す経路で電流が流れるので、下アームのダイオード１３ｂに電流が流れる。
【００２２】
図９は、単相インバータ２が図３の回路構成のものであり、３相インバータ１から負荷３に向かって正の方向に電流が流れている場合の電流経路を示している。この場合の電流経路は、ダイオード１９ａからコンデンサ２０、ダイオード１９ｄを経て負荷３へ電流が流れる図９（ａ）と、スイッチング素子１８ｂからコンデンサ２０、スイッチング素子１８ｃを経て負荷３へ電流が流れる図９（ｂ）と、ダイオード１９ａ、スイッチング素子１８ｃを経て負荷３へ電流が流れる図９（ｃ）と、スイッチング素子１８ｂ、ダイオード１９ｄを経て電流が流れる図９（ｄ）の４つの電流経路がある。また、電圧の方向は、３相インバータ１から負荷３へ向かう方向を正とし、単相インバータ２の直流電圧をＥｓとすると、単相インバータ２が出力する電圧はＥｓ、０、−Ｅｓの３つである。図９では、出力電圧がＥｓの場合は（ｂ）、出力電圧が０の場合は（ｃ）および（ｄ）、出力電圧が−Ｅｓの場合は（ａ）である。
【００２３】
電流が負荷３に向かって正方向に流れているときに、３相インバータ１がスイッチングして出力電圧がＥｍ／２から−Ｅｍ／２に下がる方向に切り換わる場合は、図８（ａ）から（ｂ）に切り換わる。このとき、前記のように同じ相の単相インバータ２は、３相インバータ１とは逆に電圧が上がる方向に切り換わる。即ち、出力電圧が−Ｅｓから０またはＥｓに切り換わる場合と、０からＥｓに切り換わる場合がある。出力電圧が−Ｅｓから０に切り換わる場合は、図９（ａ）から（ｃ）または（ｄ）に切り換わり、出力電圧が−ＥｓからＥｓに切り換わる場合は、図９（ａ）から（ｂ）に切り換わる。出力電圧が０からＥｓに切り換わるのは、図９（ｃ）から（ｂ）に切り換わる場合と（ｄ）から（ｂ）に切り換わる場合の２ケースである。
よって、３相インバータ１でスイッチング素子１２ａからダイオード１３ｂに電流が転流すると、単相インバータ２ではダイオード１９ａ〜１９ｄのいずれかから反対側のアームにあるスイッチング素子１８ａ〜１８ｄに電流が転流する。
【００２４】
このときに生じる電圧が切り換わるタイミングのずれについて説明する。
３相インバータ１の短絡防止時間をＴｄｍ、駆動信号生成回路５が駆動信号をオンにしてから実際にスイッチング素子がオンするまでの遅延時間をＴ１ｍ、駆動信号生成回路５が駆動信号をオフにしてから実際に素子がオフするまでの遅延時間をＴ２ｍとする。また、単相インバータ２については、その短絡防止時間をＴｄｓ、駆動信号生成回路５が駆動信号をオンにしてから実際にスイッチング素子がオンするまでの遅延時間をＴ１ｓ、駆動信号生成回路５が駆動信号をオフにしてから実際に素子がオフするまでの遅延時間をＴ２ｓとする。
【００２５】
例として、３相インバータ１が図８（ａ）から（ｂ）、単相インバータ２が図９（ａ）から（ｂ）に切り換わる場合について考える。
駆動信号生成回路５は、３相インバータ１のスイッチング素子１２ａがオフする信号を出力すると同時に単相インバータ２のスイッチング素子１８ａ、１８ｄがオフする信号を出力する。その後、駆動信号生成回路５は、３相インバータ１、単相インバータ２のオフするアームと反対側のアームのスイッチング素子をオンする指令を出すが、３相インバータ１はＴｄｍ、単相インバータ２はＴｄｓ遅れてオンする信号を出す。
【００２６】
電流が負荷３に向かって正の方向であれば、３相インバータ１は、図８（ａ）から（ｂ）に切り換わるので、スイッチング素子１２ａからダイオード１３ｂへの転流である。図７で説明したように、３相インバータ１の相電圧の切り換えは、駆動信号生成回路５がスイッチング素子１２ａをオフする信号を出してからＴ２ｍ後に切り換わるので、図１０（ｃ）の実線のように切り換わる。単相インバータ２は、図９（ａ）から（ｂ）に切り換わるので、負荷３側のアームではダイオード１９ｄからスイッチング素子１８ｃへの転流が生じ、３相インバータ１側のアームではダイオード１９ａからスイッチング素子１８ｂに転流が生じる。よって単相インバータ２では、駆動信号生成回路５がスイッチング素子１８ａ、１８ｄがオフする信号を出してから（Ｔｄｓ＋Ｔ１ｓ）後に切り換わり、図１０（ｄ）の実線のようになる。図１０（ｃ）に実線で示した３相インバータ１の相電圧と図１０（ｄ）に実線で示した単相インバータ２の相電圧を加算すると図１０（ｅ）の実線のようになる。
【００２７】
図１０(ｅ)では、３相インバータ１の相電圧が切り換わったタイミングで負の方向に電圧が大きく振れた後、単相インバータ２がスイッチングすることで電圧の絶対値が小さくなっているが、このサージ電圧は３相インバータ１と単相インバータ２の電圧が同時に変わっていたら生じないはずの電圧である。
また、図１０（ｃ）（ｄ）（ｅ）の破線は、電流が負荷３に向かって負の方向に流れている場合の電圧波形である。この場合は、図１０（ｅ）の合成相電圧では正の方向にサージ電圧が生じる。
また、単相インバータ２の電圧切り換えが他のパターンでも、同様にダイオードから反対側アームのスイッチング素子への転流なので単相インバータ２の電圧切り換えが（Ｔｄｓ＋Ｔ１ｓ）遅れる。よって、３相インバータ１と単相インバータ２との電圧切り換えにタイミングのずれが発生し、電圧の変化幅は異なるが電流の方向が同じなら上記のタイミングは図９（ａ）から（ｂ）に切り換わる場合と同じである。
また、３相インバータ１の電圧が逆に切り換わる場合も、同様に３相インバータ１と単相インバータ２との電圧が切り換わるタイミングのずれが生じる。
【００２８】
この３相インバータ１と単相インバータ２との電圧が切り換わるタイミングのずれが存在すると、図６は図１１に示すようになる。特に、負荷３の電圧は図１１（ｆ）のようにサージ電圧が乗った電圧波形となる。
【００２９】
図１２は、電圧が急峻な変化をした場合の電圧波形の例である。単相インバータ２と負荷３を接続するケーブルの単相インバータ２側の電圧が図１２（ａ）のようなものであっても、ケーブルのインダクタンスや対地間の浮遊容量などにより負荷３の電圧は図１２（ｂ）に示すような電圧波形となることがある。図１２（ｂ）の電圧変化のピークは図１２（ａ）のスイッチングで変化する電圧の最大２倍にも達し、負荷３に必要な絶縁耐量が大きくなる。また、このように電圧が急峻に変化することにより高調波電流が流れると、電磁ノイズの原因となり周囲の機器に悪影響を及ぼしたり、負荷の鉄損を増大させたりする原因となる。
【００３０】
以上、従来装置における制御動作とそれに伴う問題点について説明したが、その内容と対比する形で、以下、本願発明の実施の形態１における電力変換装置について説明する。
図１に戻り、単相インバータ２、負荷３間あるいは３相インバータ１、単相インバータ２間に電流センサ４０を設け、計測した電流値を駆動信号生成回路５Ａに入力する。
駆動信号生成回路５Ａは、図１３に示すように、ＰＷＭパターン記憶回路４６で構成する。
ＰＷＭパターン記憶回路４６は、電圧切換動作の種別毎に、３相インバータ１や単相インバータ２のスイッチング素子をオンオフするための駆動信号のパターンを記憶しておき、負荷制御回路４からの電圧指令値と電流センサ４０で計測した電流に応じて、記憶しているパターンから最適なパターンを出力する。
【００３１】
換言すると、ＰＷＭパターン記憶回路４６は、３相インバータ１の交流出力電圧を上昇または下降させるタイミングで単相インバータ２の交流出力電圧を下降または上昇させるため、それぞれ第１および第２の駆動信号として作成された第１および第２の指令駆動信号に対し、３相インバータ１の交流出力電圧が実際に上昇または下降する電圧変化タイミングと単相インバータ２の交流出力電圧が実際に下降または上昇する電圧変化タイミングとが同一の同期電圧変化タイミングとなるようそれぞれ第１および第２の指令駆動信号を補正して第１および第２の補正駆動信号を出力する駆動信号補正手段であって、電圧切換動作の種別毎に予め記憶された第１および第２の指令駆動信号に対応する第１および第２の補正駆動信号を読み出すようにしたものと言える。
【００３２】
以下、これら第１および第２の指令駆動信号から第１および第２の補正駆動信号を作成する要領について説明する。
図１４は、負荷３に向かって電流が正の方向に流れている場合の駆動信号生成回路５Ａの出力と３相インバータ１の相電圧、単相インバータ２の相電圧および３相インバータ１と単相インバータ２の相電圧を合わせた相電圧波形を示すものである。実線が、本実施の形態１のパルス補正を行った場合の各波形であり、上述した第１および第２の補正駆動信号に相当する。破線は、補正を行わない場合の波形で、上述の第１および第２の指令駆動信号に相当する。補正を行っていない場合は、先の図１０の実線と同じである。
【００３３】
図１４（ａ）の破線のように、３相インバータ１の上アームのスイッチング素子１２ａをオフする信号が出力され、同時に、図１４（ｂ）の破線のように、単相インバータ２のスイッチング素子１８ａ、１８ｄをオフする信号を出力する。このタイミングが３相インバータ１と単相インバータ２の相電圧切り換えの理想的なタイミングである。よって、３相インバータ１、単相インバータ２の相電圧切り換えのタイミングが理想のタイミングに揃うように、駆動信号生成回路５Ａが出力する駆動信号を早める。
負荷３に向かって正の方向に電流が流れていて、３相インバータ１の上アームのスイッチング素子１２ａがオフする場合は、相電圧切り換えのタイミングがＴ２ｍ遅れるので、それを見越して、図１４（ａ）に実線で示すように、スイッチング素子オフの信号をＴ２ｍ早めて出力する。一方、単相インバータ２の相電圧切り換えのタイミングは、（Ｔｄｓ＋Ｔ１ｓ）遅れるので、図１４（ｂ）に実線で示すように、（Ｔｄｓ＋Ｔ１ｓ）早めてスイッチング素子１８ａ、１８ｄオフの信号を出力する。これにより実際の電圧切り換えのタイミングが、理想的なタイミングになる。よって、３相インバータ１、単相インバータ２の相電圧切り換えのタイミングが揃い、同時に、電圧が切り換わるので、３相インバータ１と単相インバータ２とを合わせた相電圧にサージ電圧が生じず、負荷３の電圧にもサージ電圧が生じない。
【００３４】
電流が負の場合は、図１５の破線のように、３相インバータ１の上アームのスイッチング素子１２ａの駆動信号がオフになってから（Ｔｄｍ＋Ｔ１ｍ）遅れて３相インバータ１の相電圧が切り換わり、単相インバータ２は、スイッチング素子１８ａ、１８ｄの駆動信号がオフになってからＴ２ｓ遅れで切り換わる。よって、図１５（ａ）の実線で示すように、スイッチング素子１２ａの駆動信号がオフするタイミングを（Ｔｄｍ＋Ｔ１ｍ）早めることで３相インバータ１の相電圧が切り換わるタイミングを理想的なタイミングに補正することができる。単相インバータ２は、図１５（ｂ）の実線のように、スイッチング素子１８ａ、１８ｄの駆動信号がオフになるタイミングをＴ２ｓ早めることで、単相インバータ２の相電圧が切り換わるタイミングを理想的なタイミングに合わせることができる。
【００３５】
ここで挙げた例だけでなく、３相インバータ１が、先の図８（ｂ）から（ａ）に切り換わる場合や、単相インバータ２のパターンが、先の図９（ａ）から（ｃ）に切り換わる場合、電流の向きが異なる場合でも同様の手法で駆動信号の補正ができる。
【００３６】
このような構成とすれば、３相インバータ１、単相インバータ２の相電圧切り換えのタイミングが揃い、同時に電圧が切り換わるので３相インバータ１と単相インバータ２とを合わせた相電圧の、各インバータの短絡防止時間、ゲート回路の特性やスイッチング素子の特性に起因するサージ電圧を小さくできる。よって、負荷３の電圧もサージ電圧が小さくなり、また、サージ電圧以外の全体的な出力電圧の歪みも小さくすることができる。
【００３７】
以上の結果、電磁ノイズを低減させるための特別の対策が不要となって装置が小型化し、また、鉄損等の損失が低減して装置としての寿命も増大するという効果を奏する。
【００３８】
実施の形態２．
駆動信号を早めることにより、電圧切り換えのタイミングを理想のタイミングに合わせることは先の実施の形態１と同じであるが、実施の形態１とは異なる駆動信号補正手段の例を、実施の形態２として以下に説明する。
図１６は、この発明の実施の形態２における電力変換装置の全体構成を示す図である。図１７は、図１６の駆動信号生成回路５Ｂの内部構成を示す図である。
図１７は、先の図５の駆動信号生成回路５に、パルス補正回路４４とパルス補正回路４５とを追加し、パルス補正回路４４には３相インバータＰＷＭ回路３０が出力する駆動信号と電流センサ４０で計測する電流値とを入力するようにしたものである。また、パルス補正回路４５には、単相インバータＰＷＭ回路３３が出力する駆動信号と電流センサ４０で計測する電流値とを入力する。
【００３９】
パルス補正回路４４およびパルス補正回路４５は、少なくとも駆動信号を早める補正量の最大値以上に駆動信号を遅延させるとともに電流の方向を判定し、先の実施の形態１において図１４、図１５を用いて説明した駆動信号の補正と実質的に同様の処理を行う。
パルス補正回路４４、パルス補正回路４５で遅延させている時間内では、駆動信号を修正して早めることが可能であるので、図１４、図１５で示したと同様の補正が可能となるわけである。また、パルス補正回路４４、４５で遅延させる時間は等しいものとする。
【００４０】
図１８は、図１６の負荷制御回路５２の内部構成を示す図である。この負荷制御回路５２は、後段のパルス補正回路４４、４５で遅延させる時間分を、交流電圧指令を進めることで補償する進み時間設定回路として機能するものである。
負荷制御回路５２中の負荷制御回路４Ａは、先の図４の負荷制御回路４の交流電圧指令を演算するために用いる出力電圧の角周波数と位相を出力するようにしたものである。進み時間設定値と負荷制御回路４Ａが出力した角周波数とを乗算器５０で乗算し、進み時間設定値で設定されている時間で回転する位相を求める。これを加算器５１で負荷制御回路４Ａが出力する位相に加算する。これは、進み時間設定値で設定した時間の分、未来の位相を求めていることになる。加算器５１の出力を負荷制御回路４Ａに入力する。負荷制御回路４Ａでは、負荷制御の演算は先の負荷制御回路４と同じ現在の位相で行うが、出力する電圧指令の位相は、加算器５１が出力する進み時間設定値だけ未来の位相での値を演算して出力する。この進み時間設定値は、パルス補正回路４４、４５で遅延させる時間と同じにする。
【００４１】
このようにすると、図１８の加算器５１で加算して進めた位相の分、パルス補正回路４４、４５で遅延させて位相を遅らせるので、３相インバータ１、単相インバータ２が出力する電圧は本来出力すべき位相、タイミングに一致する。
従って、３相インバータ１と単相インバータ２との電圧切り換えのタイミングが揃い、３相インバータ１と単相インバータ２とを合わせた相電圧の、各インバータの短絡防止時間、ゲート回路の特性やスイッチング素子の特性に起因するサージ電圧を抑制できる。
また、実施の形態１のように、あらかじめ電圧指令や電流の向きに合わせて駆動信号のパターンを大量に演算、記憶する必要がないので、構成が簡便となる。
【００４２】
なお、負荷制御回路５２で、進み時間設定値分だけ未来の位相の電圧指令を出力するのは、パルス補正回路４４、４５が遅延作用を持ち、それによって生じる制御の誤差を補償するためであるが、角周波数が小さいなどの理由でこの誤差が充分に小さく問題にならない場合には、位相の補償を省略して図４の負荷制御回路４をそのまま用いて構成を更に簡単にしてもよい。
【００４３】
実施の形態３．
本実施の形態３では、まずパルス（駆動信号）を補正する他の方法について説明する。
図１９は、電流が負荷３に向かって正の方向に流れていて、３相インバータ１が、先の図８（ａ）から（ｂ）、単相インバータ２が、先の図９（ａ）から（ｂ）に切り換わるときの波形を示し、破線は補正を行わない場合で、実線は本実施の形態３の補正を行った場合である。
本実施の形態３では、電流が負荷３に向かって正の方向に流れている場合は、図１９（ａ）のように、後述する駆動信号生成回路５Ｂが出力する３相インバータ１のスイッチング素子１２ａをオフさせる駆動信号を（Ｔｄｓ＋Ｔ１ｓ−Ｔ２ｍ）遅れさせて出力する。単相インバータ２のスイッチング素子１８ａ、１８ｄをオフさせる指令はそのままのタイミングで出力する。
【００４４】
即ち、この実施の形態３では、３相インバータ１と単相インバータ２とのいずれか、その駆動信号の変化タイミングに対して交流出力電圧の電圧変化タイミングがより遅くなる方の電圧変化タイミングが、上述した同期電圧変化タイミングと一致するよう駆動信号を補正するもので、ここでは、単相インバータ２での電圧変化タイミングがより遅いので、その駆動信号は補正せず（補正量が零）、３相インバータ１の駆動信号を補正している。
【００４５】
結果として、図１９（ｃ）に示すように、３相インバータ１の相電圧が切り換わるタイミングを、単相インバータ２の相電圧が切り換わるタイミングに揃えることができる。これにより、３相インバータ１と単相インバータ２とを合わせた相電圧のサージ電圧を抑制できる。よって、負荷３の電圧のサージ電圧を抑制することができる。
【００４６】
また、以上の方法は、（Ｔｄｓ＋Ｔ１ｓ−Ｔ２ｍ）が正の値であることを想定しているが、（Ｔｄｓ＋Ｔ１ｓ−Ｔ２ｍ）が負の場合は、３相インバータ１への駆動信号のタイミングを補正せず、単相インバータ２への駆動信号のタイミングを−（Ｔｄｓ＋Ｔ１ｓ−Ｔ２ｍ）遅れさせれば、単相インバータ２の相電圧が切り換わるタイミングを、３相インバータ１の相電圧が切り換わるタイミングに合わせることができ、同様に、負荷３の電圧のサージ電圧を抑制できる。
【００４７】
電流が負荷３に向かって負の方向に流れている場合は、図２０のように、駆動信号生成回路５Ｂが出力する単相インバータ２のスイッチング素子１８ａ、１８ｄをオフさせる指令を（Ｔｄｍ＋Ｔ１ｍ−Ｔ２ｓ）遅れさせて出力する。３相インバータ１のスイッチング素子１２ａをオフさせる指令は従来通りのタイミングで出力する。この補正により、単相インバータ２の相電圧が切り換わるタイミングを、図２０（ｄ）のように、３相インバータ１の電圧が切り換わるタイミングに合わせることができる。よって、図２０（ｅ）のように、３相インバータ１と単相インバータ２とを合わせた相電圧のサージ電圧を抑制でき、負荷３の電圧のサージ電圧を抑制することができる。
【００４８】
また、以上の方法は、（Ｔｄｍ＋Ｔ１ｍ−Ｔ２ｓ）が正の値であることを想定しているが、（Ｔｄｍ＋Ｔ１ｍ−Ｔ２ｓ）が負の場合は、単相インバータ２への信号のタイミングを従来通りにして、３相インバータ１への信号のタイミングを−（Ｔｄｓ＋Ｔ１ｓ−Ｔ２ｍ）遅れさせれば、３相インバータ１の相電圧が切り換わるタイミングを、単相インバータ２の相電圧が切り換わるタイミングに合わせることができ、負荷３の電圧のサージ電圧を抑制することができる。
【００４９】
また、ここで挙げた例だけでなく、３相インバータ１が、先の図８（ｂ）から（ａ）に切り換わる場合や、単相インバータ２のパターンが、先の図９（ａ）から（ｃ）に切り換わる場合、電流の向きが異なる場合でも同様の補正ができる。
【００５０】
本実施の形態３では、先の図１のように、単相インバータ２、負荷３間あるいは３相インバータ１、単相インバータ２間に電流センサ４０を設け、計測した電流値を駆動信号生成回路５Ｂに入力する。そして、この駆動信号生成回路５Ｂは、例えば、図２１に示すような構成とする。先の図５の駆動信号生成回路５と違う点は、３相インバータＰＷＭ回路３０とＴｄ生成回路７０との間にパルス補正回路４１を設け、パルス補正回路４３を３相インバータＰＷＭ回路３０と減算器３１との間に設けたことである。
【００５１】
電流センサ４０で測定した電流値に応じて、パルス補正回路４１は、３相インバータＰＷＭ回路３０が出力する駆動信号を先の図１９、２０で説明した要領で補正を行う。パルス補正回路４３は、電流センサ４０で測定した電流の向きに応じて単相インバータ２の電圧指令演算に用いる３相インバータ１の相電圧が切り換わるタイミングをずらすことで、単相インバータ２の電圧指令が切り換わるタイミングをずらし、単相インバータ２のスイッチング素子を駆動する駆動信号のタイミングをずらすことができる。このようにして、３相インバータ１と単相インバータ２との電圧が切り換わる瞬間を揃えることができる。
【００５２】
単相インバータ２の駆動信号を補正するために３相インバータＰＷＭ回路３０の出力を補正するのは、零相電圧操作回路３２によっては交流電圧指令に図６（ｄ）に示すように、他の相のスイッチングによる変化分があるので、単相インバータＰＷＭ回路３３とＴｄ生成回路７１との間で補正を行う演算が増加するためである。従って、零相電圧操作回路３２を省略してある場合は、単相インバータＰＷＭ回路３３とＴｄ生成回路７１との間に補正回路を入れて演算を行うことは容易である。零相電圧操作回路３２があっても、３相インバータ１のどの相がスイッチングして交流電圧指令が変化しているのかを判断する演算を行うことで単相インバータＰＷＭ回路３３とＴｄ生成回路７１との間でパルス補正を行うことができる。
【００５３】
このような構成とすることで、あらかじめ駆動信号のパターンを網羅的に演算して記憶させることなく、各インバータの短絡防止時間、ゲート回路の特性やスイッチング素子の特性に起因する負荷３のサージ電圧を抑制することができる。また、信号を遅延させることも必要がないので制御応答を高速にすることが可能である。
【００５４】
実施の形態４．
本実施の形態４は、３相インバータ１自体に先のものとは異なる構成のものも適用し得ることを示すものである。即ち、３相インバータ１が、図２２に示す、３相の３レベルインバータであっても、先の実施の形態１〜３と同様の方法により、３相インバータ１と単相インバータ２との電圧切り換えのずれを補正して電圧サージを抑制できる。
【００５５】
負荷３に向かって正の方向に電流が流れている場合としては、３相３レベルインバータ１には、図２３のスイッチング素子１６ａ、１６ｂを通じて電流が単相インバータ２の方へ電流が流れている場合と、図２４のダイオード１５ａ、スイッチング素子１６ｂを通じて電流が単相インバータ２の方向へ電流が流れていく場合と、図２５のダイオード１７ｄ、１７ｃを通じて単相インバータ２の方向へ電流が流れていく場合との３つのいずれかである。また、３相インバータ１の直流電圧をＥｍとしコンデンサ１４ａ、１４ｂの電圧が同じＥｍ／２とすると、３相３レベルインバータ１の出力電圧は、図２３の場合はＥｍ／２、図２４の場合は０、図２５の場合は−Ｅｍ／２である。よって、３相３レベルインバータ１の相電圧が下がる方向に切り換わる場合は、図２３から図２４、図２４から図２５、図２３から図２５のいずれかである。図２３から図２４の場合は、スイッチング素子１６ａからダイオード１５ａに転流が起こる。図２４から図２５の場合は、ダイオード１５ａ、スイッチング素子１６ｂから、ダイオード１７ｄ、１７ｃに転流が起こる。図２３から図２５の場合は、スイッチング素子１６ａ、１６ｂからダイオード１７ｄ、１７ｃに転流が起こる。
【００５６】
いずれの場合もスイッチング素子からダイオードへの転流が生じることは、先の図８で説明した２レベルインバータの場合と同じである。よって、３相インバータ１と単相インバータ２との電圧切り換えのタイミングのずれは、３相インバータ１が２レベルの場合と同じである。また、電圧の極性や、電流の向きが異なる場合についても同様である。よって、先の実施の形態１〜３と同じ手法を用いて３相インバータ１と単相インバータ２との電圧切り換えのずれを補正できる。
【００５７】
このように、３相インバータ１に２レベルインバータではなく、より電圧指令との誤差が小さいが構成が複雑な３レベルインバータを用いた場合でも、各インバータの短絡防止時間、ゲート回路の特性やスイッチング素子の特性に起因する負荷３のサージ電圧を抑制できる。
【００５８】
実施の形態５．
本実施の形態５は、単相インバータ２自体に先のものとは異なる構成のものも適用し得ることを示すものである。即ち、単相インバータ２が、図２６に示すような２レベルハーフブリッジの回路のものであっても先の実施の形態１〜３と同様の方法により、３相インバータ１と単相インバータ２との電圧切り換えのずれを補正して電圧サージを抑制できる。
【００５９】
負荷３に向かって正の方向に電流が流れる場合としては、図２７（ａ）のコンデンサ２１ａ、スイッチング素子２２ａを通じて電流が流れる場合と、図２７（ｂ）の電流がコンデンサ２１ｂ、ダイオード２３ｂを通じて電流が流れる場合との２つのパターンがある。コンデンサ２１ａ、２１ｂの電圧は、同じでＥｓ／２とすると、図２７（ａ）の場合、出力電圧はＥｓ／２となり、図２７（ｂ）の場合、出力電圧は−Ｅｓ／２となる。３相インバータ１の電圧が下がる方向に切り換わり、単相インバータ２の電圧が上がる方向に切り換わる場合は、図２７（ｂ）から図２７（ａ）に切り換わるので、ダイオード２３ｂからスイッチング素子２２ａに転流する。ダイオードからスイッチング素子への転流であることは、先の図９で説明した２レベルフルブリッジの回路の場合と同じである。
【００６０】
よって、３相インバータ１と単相インバータ２との電圧切り換えのずれは、単相インバータ２が２レベルフルブリッジの回路の場合と同じである。また、電圧が極性や、電流の向きが異なる場合についても２レベルフルブリッジの回路と同様である。よって、先の実施の形態１〜３と同じ手法を用いて３相インバータ１と単相インバータ２との電圧切り換えのずれを補正できる。
【００６１】
このように、単相インバータ２が２レベルフルブリッジ回路ではなく、構成要素が少ない２レベルハーフブリッジ回路であっても、各インバータの短絡防止時間、ゲート回路の特性やスイッチング素子の特性に起因する負荷３のサージ電圧を抑制することができる。
【００６２】
実施の形態６．
更に、単相インバータ２が、図２８に示すような、３レベルフルブリッジのインバータであっても、先の実施の形態１〜３と同様の方法により、３相インバータ１と単相インバータ２との電圧切り換えのタイミングずれを補正して電圧サージを抑制できる。
【００６３】
図２８の回路で負荷３に向かって正の方向に電流が流れている場合としては、図２９のように、ダイオード２５ｂ、２５ａ、スイッチング素子２４ｅ、２４ｆを通じて流れる場合と、図３０のように、スイッチング素子２４ｃ、ダイオード２６ｂ、ダイオード２６ｃ、スイッチング素子２４ｆを通じて流れる場合と、図３１のように、スイッチング素子２４ｃ、スイッチング素子２４ｄ、ダイオード２５ｈ、ダイオード２５ｇを通じて電流が流れる場合と、図３２のように、スイッチング素子２４ｃ、２４ｄ、コンデンサ２７ｂ、２７ａ、スイッチング素子２４ｅ、２４ｆを通じて電流が流れる場合と、図３３のように、スイッチング素子２４ｃ、ダイオード２６ｂ、コンデンサ２７ａ、スイッチング素子２４ｅ、２４ｆを通じて電流が流れる場合と、図３４のように、スイッチング素子２４ｃ、２４ｄ、コンデンサ２７ｂ、ダイオード２６ｃ、スイッチング素子２４ｆを通じて電流が流れる場合と、図３５のように、ダイオード２５ｂ、２５ａ、コンデンサ２７ａ、ダイオード２６ｃ、スイッチング素子２４ｆを通じて電流が流れる場合と、図３６のように、スイッチング素子２４ｃ、ダイオード２６ｂ、コンデンサ２７ｂ、ダイオード２５ｈ、２５ｇを通じて電流が流れる場合と、図３７のように、ダイオード２５ｂ、ダイオード２５ａ、コンデンサ２７ａ、２７ｂ、ダイオード２５ｈ、２５ｇを通じて電流が流れる場合とがある。
【００６４】
コンデンサ２７ａ、２７ｂの電圧は同じでＥｓ／２とすると、単相インバータ２の出力電圧は、図２９、３０、３１の場合は０、図３２の場合はＥｓ、図３３、３４の場合はＥｓ／２、図３５、３６の場合は−Ｅｓ／２、図３７の場合は−Ｅｓとなる。
【００６５】
３相インバータ１の電圧が下がる方向にスイッチングすると、３相インバータ１の出力電圧は指令に対して電圧が高すぎる状態から低すぎる状態に移行する。よって、単相インバータ２の出力電圧は、３相インバータ１と単相インバータ２との合成電圧を下げる電圧から、合成電圧を上げる電圧に移行する。そのため単相インバータ２の出力電圧は−ＥｓからＥｓ、Ｅｓ／２、０に切り換わる場合と、−Ｅｓ／２からＥｓ、Ｅｓ／２、０に切り換わる場合と、０からＥｓ、Ｅｓ／２に切り換わる場合とがある。それぞれの詳細な説明は省略するが、ほとんどの場合はダイオードからスイッチング素子に転流するパターンである。このパターンは単相インバータ２が２レベルフルブリッジの回路の場合とタイミングのずれが同じなので、先の実施の形態１〜３の手法をそのまま適用できる。
【００６６】
例外的なパターンは、図３５から図３１に切り換わる場合である。
図３５から図３１に切り換わる場合は、ダイオード２５ｂ、２５ａからスイッチング素子２４ｃ、２４ｄに転流し、ダイオード２６ｃ、スイッチング素子２４ｆからダイオード２５ｈ、２５ｇに転流する。この時の３相インバータ１および単相インバータ２の駆動信号および３相インバータ１、単相インバータ２の電圧切り換わりのタイミングは図３８に示すようになる。３相インバータ１では、スイッチング素子１２ａがオフする駆動信号がオフになって図３８（ｃ）に実線で示すように、Ｔ２ｍ後に電圧が切り換わる。
【００６７】
単相インバータ２では、コンデンサ２７ａ、２７ｂより３相インバータ１側の回路では、転流はスイッチング素子２４ｃ、２４ｄがオンするまで転流しない。単相インバータ２の３相インバータ１側の入力端子からコンデンサ２７ａ、２７ｂの間の直流電圧中性点までの電圧を単相インバータ２の３相インバータ１側電圧とすると、図３８（ｄ）の実線のように、スイッチング素子２４ａ、２４ｂの駆動信号がオフになってから（Ｔｄｓ＋Ｔ１ｓ）後に電圧が切り換わる。
一方、コンデンサ２７ａ、２７ｂより負荷３側では、スイッチング素子２４ｆがオフするとダイオード２５ｈ、２５ｇに転流する。直流電圧中性点から負荷３側の出力端子までの電圧を単相インバータ２の負荷３側電圧とすると、図３８（ｅ）で実線で示すようにＴ２ｓ後に電圧が切り換わる。よって、単相インバータ２の電圧は、図３８（ｄ）（ｅ）を合わせた電圧となり、図３８（ｆ）の実線のようになる。これを図３８（ｃ）の３相インバータ１の相電圧と合わせると、図３８（ｇ）の実線のようになる。
また、電流の方向が逆の場合は、図３８に破線で示すような波形となる。
【００６８】
以上のように、駆動信号を同時にオフにすると３相インバータ１と単相インバータ２との電圧切り換わりが３回に分かれるが、以下に示すように、各素子の駆動信号を補正することで電圧切り換わりのタイミングを揃えることができる。
【００６９】
電流が正の場合は、図３９（ａ）のように、スイッチング素子１２ａ、１２ｂの駆動信号をＴ２ｍ早めて、図３９（ｂ）のように、スイッチング素子２４ａ、２４ｂ、２４ｃ、２４ｄの駆動信号は（Ｔｄｓ＋Ｔ１ｓ）早めて、スイッチング素子２４ｆ、２４ｈの駆動信号はＴ２ｓ早めることで３相インバータ１、単相インバータ２の電圧切り換わりのタイミングを揃えることができ、負荷３のサージ電圧を抑えることができる。
【００７０】
電流が負の場合も、図４０（ａ）のように、スイッチング素子１２ａ、１２ｂの駆動信号を（Ｔｄｍ＋Ｔ１ｍ）早めて、図４０（ｂ）のように、スイッチング素子２４ａ、２４ｂ、２４ｃ、２４ｄの駆動信号はＴ２ｓ早めて、スイッチング素子２４ｆ、２４ｈの駆動信号は（Ｔｄｓ＋Ｔ１ｓ）早めることで、３相インバータ１、単相インバータ２の電圧切り換わりのタイミングを揃えることができ、負荷３のサージ電圧を抑えることができる。
【００７１】
これは、先の実施の形態１および２の応用であり、制御回路におけるパルス補正のアルゴリズムを変更することで実現可能である。
また、先の実施の形態３のように、駆動信号を遅れさせる補正ならば、３相インバータ１および単相インバータ２における電圧切り換えのタイミングずれのうち一番遅いものに合わせるよう補正すればよい。よって、実施の形態３の制御回路におけるパルス補正のアルゴリズムを変更することで実現可能である。
【００７２】
以上のように、単相インバータ２が２レベルインバータよりも交流電圧指令との誤差が小さい電圧を出力できるが構成が複雑な３レベルフルブリッジの回路を用いた場合でも、各インバータの短絡防止時間、ゲート回路の特性やスイッチング素子の特性に起因する負荷３のサージ電圧を抑制できる。
以上の実施の形態４〜６では、３相インバータ１か単相インバータ２のいずれかが、実施の形態１〜３の説明で用いた回路と異なる場合について説明したが、更に、３相インバータ１が図２２の３レベルインバータ、単相インバータ２が図２８の３レベルインバータなど、どの組み合わせでも可能であり、同様の手法で負荷３のサージ電圧を抑制することができる。
【００７３】
実施の形態７．
先の実施の形態１〜６では、単相インバータ２は各相１台の例について説明しているが、単相インバータ２は、図４１に示すように、複数の単相インバータの交流側を直列に接続したものでもよい。このような構成であっても、実施の形態１〜６と同様の方法を用いて負荷３のサージ電圧を抑制できる。
図４１、図４２は、先の実施の形態２と同じ手法を用いることを想定した図であるが、駆動信号生成回路８２は、図４２のようにして、単相インバータＰＷＭ回路９０により単相インバータ８０、８１の駆動信号を生成する。パルス補正回路９１、９２は、先の実施の形態２のパルス補正回路４５と同じ手法の動作でよい。単相インバータ８０、８１は同じ回路でも、例えば、単相インバータ８０が２レベルインバータ、単相インバータ８１が３レベルインバータといった異なる回路の組み合わせや、単相インバータ８０、８１の直流電圧が異なる組み合わせでも構わない。
【００７４】
実施の形態８．
また、３相インバータ１を単相インバータとして単相の負荷に用いる構成でも、先の実施の形態１〜６で説明した補正方法が適用できる。図４３は、負荷１０３が単相負荷である場合であるが、ここで、３相インバータ１を単相インバータ１００に変更し、単相インバータ１０２を１台用いた構成としている。単相インバータ１００は、図４４の２レベルフルブリッジインバータ、図４５の２レベルハーフブリッジインバータ、図４６の３レベルフルブリッジインバータ、図４７の３レベルハーフブリッジインバータ等、どれでもよい。単相インバータ１０２に関しても先の実施の形態１〜６で説明したどの回路でもよい。補正の方法も実施の形態１〜６で説明したどの方法でもよい。例えば、実施の形態２と同じ方法なら、図４８のような構成となる。図４８は、先の図１７を単相の電力変換装置に対応させただけの構成であり、単相なので零相電圧操作回路３２は省略している。他の実施の形態１、３〜５であっても容易に単相の電力変換装置に対応させた構成とできる。このように単相の電力変換装置であっても実施の形態１〜６と同様の効果が得られる。
【００７５】
実施の形態９．
また、先の実施の形態１〜６は、直流電力を交流電力に変換して負荷へ供給するインバータとしての用途について説明を行ったが、負荷の代わりに交流電力系統を接続し、交流電力を直流電力に変換するコンバータとして用いることも可能である。
【図面の簡単な説明】
【００７６】
【図１】この発明の実施の形態１における電力変換装置の全体構成を示す図である。
【図２】図１の３相インバータ１の内部構成を示す図である。
【図３】図１の単相インバータ２の内部構成を示す図である。
【図４】本願発明の説明の便宜上想定した、従来の電力変換装置の全体構成を示す図である。
【図５】図４の駆動信号生成回路５の内部構成を示す図である。
【図６】図４の電力変換装置における電圧指令と出力電圧を説明する図である。
【図７】一般的な２レベルインバータにおける動作を説明する図である。
【図８】図４の３相インバータ１における電流経路を説明する図である。
【図９】図４の単相インバータ２における電流経路を説明する図である。
【図１０】図４の電力変換装置の動作を説明する図である。
【図１１】従来の電力変換装置における電圧指令と出力電圧を示し、従来の問題点を説明する図である。
【図１２】電力変換装置の出力電圧が急峻な変化をした場合の負荷電圧の状況を説明する図である。
【図１３】図１の駆動信号生成回路５Ａの内部構成を示す図である。
【図１４】この発明の実施の形態１における、駆動信号を補正する要領を説明する図である。
【図１５】この発明の実施の形態１における、駆動信号を補正する要領を説明する図である。
【図１６】この発明の実施の形態２における電力変換装置の全体構成を示す図である。
【図１７】図１６の駆動信号生成回路５Ｂの内部構成を示す図である。
【図１８】図１６の負荷制御回路５２の内部構成を示す図である。
【図１９】この発明の実施の形態２における、駆動信号を補正する要領を説明する図である。
【図２０】この発明の実施の形態２における、駆動信号を補正する要領を説明する図である。
【図２１】この発明の実施の形態３における電力変換装置の全体構成を示す図である。
【図２２】この発明の実施の形態４における３相インバータ１の内部構成を示す図である。
【図２３】図２２の３相インバータ１における電流経路を説明する図である。
【図２４】図２２の３相インバータ１における電流経路を説明する図である。
【図２５】図２２の３相インバータ１における電流経路を説明する図である。
【図２６】この発明の実施の形態５における単相インバータ２の内部構成を示す図である。
【図２７】図２６の単相インバータ２における電流経路を説明する図である。
【図２８】この発明の実施の形態６における単相インバータ２の内部構成を示す図である。
【図２９】図２８の単相インバータ２における電流経路を説明する図である。
【図３０】図２８の単相インバータ２における電流経路を説明する図である。
【図３１】図２８の単相インバータ２における電流経路を説明する図である。
【図３２】図２８の単相インバータ２における電流経路を説明する図である。
【図３３】図２８の単相インバータ２における電流経路を説明する図である。
【図３４】図２８の単相インバータ２における電流経路を説明する図である。
【図３５】図２８の単相インバータ２における電流経路を説明する図である。
【図３６】図２８の単相インバータ２における電流経路を説明する図である。
【図３７】図２８の単相インバータ２における電流経路を説明する図である。
【図３８】この発明の実施の形態６の説明の便宜上想定した、駆動信号の補正を行わない場合の動作を説明する図である。
【図３９】この発明の実施の形態６における、駆動信号を補正する要領を説明する図である。
【図４０】この発明の実施の形態６における、駆動信号を補正する要領を説明する図である。
【図４１】この発明の実施の形態７における電力変換装置の全体構成を示す図である。
【図４２】図４１の駆動信号生成回路８２の内部構成を示す図である。
【図４３】この発明の実施の形態８における電力変換装置の全体構成を示す図である。
【図４４】図４３の単相インバータ１００の内部構成の一例を示す図である。
【図４５】図４３の単相インバータ１００の内部構成の一例を示す図である。
【図４６】図４３の単相インバータ１００の内部構成の一例を示す図である。
【図４７】図４３の単相インバータ１００の内部構成の一例を示す図である。
【図４８】図４３の駆動信号生成回路１０５の内部構成を示す図である。
【符号の説明】
【００７７】
１  ３相インバータ、２，８０，８１，１００，１０２  単相インバータ、３  負荷、４，４Ａ，５２  負荷制御回路、５，５Ａ，５Ｂ  駆動信号生成回路、
６，７，８３，８４  ゲートドライブ回路、
１１，１４ａ，１４ｂ，２０，２１ａ，２１ｂ，２７ａ，２７ｂ  コンデンサ、
１２ａ〜１２ｆ，１６ａ〜１６ｌ，１８ａ〜１８ｄ，２２ａ，２２ｂ，２４ａ〜２４ｈ  スイッチング素子、
３０  ３相インバータＰＷＭ回路、
３３，９０，１１０，１１２  単相インバータＰＷＭ回路、４０，１０４  電流センサ、４１，４３〜４５，９１，９２，１１３，１１４  パルス補正回路、
４６  ＰＷＭパターン記憶回路、
７０，７１，９３，９４，１１５，１１６  Ｔｄ生成回路。
【図１】
2010035252.tif 000003
【図２】
2010035252.tif 000004
【図３】
2010035252.tif 000005
【図４】
2010035252.tif 000006
【図５】
2010035252.tif 000007
【図６】
2010035252.tif 000008
【図７】
2010035252.tif 000009
【図８】
2010035252.tif 000010
【図９】
2010035252.tif 000011
【図１０】
2010035252.tif 000012
【図１１】
2010035252.tif 000013
【図１２】
2010035252.tif 000014
【図１３】
2010035252.tif 000015
【図１４】
2010035252.tif 000016
【図１５】
2010035252.tif 000017
【図１６】
2010035252.tif 000018
【図１７】
2010035252.tif 000019
【図１８】
2010035252.tif 000020
【図１９】
2010035252.tif 000021
【図２０】
2010035252.tif 000022
【図２１】
2010035252.tif 000023
【図２２】
2010035252.tif 000024
【図２３】
2010035252.tif 000025
【図２４】
2010035252.tif 000026
【図２５】
2010035252.tif 000027
【図２６】
2010035252.tif 000028
【図２７】
2010035252.tif 000029
【図２８】
2010035252.tif 000030
【図２９】
2010035252.tif 000031
【図３０】
2010035252.tif 000032
【図３１】
2010035252.tif 000033
【図３２】
2010035252.tif 000034
【図３３】
2010035252.tif 000035
【図３４】
2010035252.tif 000036
【図３５】
2010035252.tif 000037
【図３６】
2010035252.tif 000038
【図３７】
2010035252.tif 000039
【図３８】
2010035252.tif 000040
【図３９】
2010035252.tif 000041
【図４０】
2010035252.tif 000042
【図４１】
2010035252.tif 000043
【図４２】
2010035252.tif 000044
【図４３】
2010035252.tif 000045
【図４４】
2010035252.tif 000046
【図４５】
2010035252.tif 000047
【図４６】
2010035252.tif 000048
【図４７】
2010035252.tif 000049
【図４８】
2010035252.tif 000050