(57)【要約】【課題】簡単な回路構成でＶＦＭ制御モードの最大スイッチング周波数をＰＷＭ制御モードのスイッチング周波数と同等にすることができ、出力電圧のリプルを小さく抑えつつ、ＶＦＭ制御モードでの効率を向上させることができるスイッチングレギュレータ及びその動作制御方法を得る。【解決手段】誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２以上になって第２比較信号ＣＭＰＯＵＴがハイレベルになると、直ちにイネーブル信号ＯＳＣＥＮをハイレベルにし、クロック信号ＣＬＫがハイレベルからローレベルになった時点で、第２比較信号ＣＭＰＯＵＴがローレベルになっている場合は、イネーブル信号ＯＳＣＥＮをローレベルにし、第２比較信号ＣＭＰＯＵＴがハイレベルである場合は、引き続きイネーブル信号ＯＳＣＥＮをハイレベルにする発振制御回路１３を備えるようにした。【選択図】図１
2010259257.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力電圧として出力する、ＰＷＭ制御とＶＦＭ制御を自動的に切り換えて行う、インダクタを備えた非絶縁型のスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行い、前記入力電圧による前記インダクタへの充電を行うスイッチ素子と、
該スイッチ素子がオフして前記インダクタへの充電が停止すると、前記インダクタの放電を行う整流素子と、
前記出力電圧に比例した帰還電圧と所定の第１基準電圧との電圧差を増幅し誤差電圧として出力する誤差増幅回路部と、
前記スイッチ素子のスイッチングに同期するように、あらかじめ設定された電圧変化を行うランプ電圧と、前記誤差電圧との電圧比較を行い、該比較結果を示す第１比較信号を生成して出力する第１電圧比較回路部と、
前記誤差電圧と所定の第２基準電圧との電圧比較を行い、該比較結果を示す第２比較信号を生成して出力する第２電圧比較回路部と、
該第２比較信号に応じて発振動作を開始し、所定の周波数のクロック信号を生成して出力する発振回路部と、
該クロック信号及び前記第１比較信号に応じて前記スイッチ素子のスイッチング制御を行う制御回路部と、
を備え、
前記発振回路部は、前記第２比較信号に応じて前記発振動作を開始し、生成した前記クロック信号が、前記スイッチ素子をオンさせて前記インダクタへの充電が行われるようにするための信号レベルと相反する信号レベルになったときの前記第２比較信号に応じて、前記発振動作を停止することを特徴とするスイッチングレギュレータ。
【請求項２】
前記発振回路部は、前記誤差電圧が前記第２基準電圧以上であることを示す前記第２比較信号が入力されると前記発振動作を開始し、該発振動作を開始した直後に生成した前記クロック信号のパルスが、前記スイッチ素子をオンさせて前記インダクタへの充電が行われるようにするための信号レベルと相反する信号レベルになったときの前記第２比較信号が、前記誤差電圧が前記第２基準電圧未満であることを示している場合は、前記発振動作を停止することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記電圧発振回路部は、
前記発振動作を行って前記クロック信号を生成し出力する発振回路と、
前記第２比較信号に応じて、該発振回路の発振動作を制御する発振制御回路と、
を備え、
前記発振制御回路は、前記誤差電圧が前記第２基準電圧以上であることを示す前記第２比較信号が入力されると、前記発振回路に対して前記発振動作を開始させ、該発振動作を開始させた直後に前記発振回路で生成されたクロック信号のパルスが、前記スイッチ素子をオンさせて前記インダクタへの充電が行われるようにするための信号レベルと相反する信号レベルになったときの前記第２比較信号が、前記誤差電圧が前記第２基準電圧未満であることを示している場合は、前記発振回路の発振動作を停止させることを特徴とする請求項２記載のスイッチングレギュレータ。
【請求項４】
前記第１電圧比較回路部は、前記インダクタに流れるインダクタ電流に応じた電圧に、あらかじめ設定された傾斜を有するスロープ電圧を加算して前記ランプ電圧を生成することを特徴とする請求項１、２又は３記載のスイッチングレギュレータ。
【請求項５】
前記第１電圧比較回路部は、
前記インダクタに流れるインダクタ電流の検出を行い、該検出したインダクタ電流を電圧に変換して出力するインダクタ電流電圧変換回路と、
あらかじめ設定された傾斜を有するスロープ電圧を生成して出力するスロープ電圧生成回路と、
前記インダクタ電流電圧変換回路からの出力電圧と、該スロープ電圧生成回路からのスロープ電圧を加算して前記ランプ電圧を生成し出力する加算回路と、
前記ランプ電圧と前記誤差電圧との電圧比較を行い、該比較結果を示す第１比較信号を生成して出力する第１電圧比較回路と、
を備えることを特徴とする請求項４記載のスイッチングレギュレータ。
【請求項６】
前記第１電圧比較回路部は、前記クロック信号と同じ周波数で電圧の上昇と下降を繰り返す前記ランプ電圧を生成することを特徴とする請求項１、２又は３記載のスイッチングレギュレータ。
【請求項７】
前記制御回路部は、前記クロック信号に応じて前記スイッチ素子をオンさせて前記インダクタへの充電を行わせ、前記第１比較信号に応じて前記スイッチ素子をオフさせて前記インダクタの放電を行わせることを特徴とする請求項１、２、３、４、５又は６記載のスイッチングレギュレータ。
【請求項８】
前記第２基準電圧は、ＶＦＭ制御からＰＷＭ制御に移行する際の前記出力端子から出力される出力電流が、不連続動作モードから連続動作モードに移行する臨界点における該出力電流の電流値と同じになるように設定されることを特徴とする請求項１、２、３、４、５、６又は７記載のスイッチングレギュレータ。
【請求項９】
前記整流素子は、制御電極に入力された制御信号に応じてスイッチングを行って前記インダクタの放電を行う同期整流用スイッチ素子からなり、前記制御回路部は、前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチ素子に対するスイッチング制御を行うと共に、該同期整流用スイッチ素子に対して前記スイッチ素子と相反するスイッチング動作を行わせることを特徴とする請求項１、２、３、４、５、６、７又は８記載のスイッチングレギュレータ。
【請求項１０】
前記制御回路部は、前記スイッチ素子と前記インダクタとの接続部の電圧から、前記出力端子から前記同期整流用スイッチ素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記同期整流用スイッチ素子をオフさせて遮断状態にすることを特徴とする請求項９記載のスイッチングレギュレータ。
【請求項１１】
制御電極に入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
前記スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記スイッチ素子に対するスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力電圧として出力する、ＰＷＭ制御とＶＦＭ制御を自動的に切り換えて行うスイッチングレギュレータの動作制御方法において、
前記出力電圧に比例した帰還電圧と所定の第１基準電圧との電圧差を増幅して誤差電圧を生成し、
前記スイッチ素子のスイッチングに同期するように、あらかじめ設定された電圧変化を行うランプ電圧を生成し、
前記誤差電圧と該ランプ電圧との電圧比較を行い、該比較結果を示す第１比較信号を生成し、
前記誤差電圧と所定の第２基準電圧との電圧比較を行い、該比較結果を示す第２比較信号を生成し、
該第２比較信号に応じて所定の周波数のクロック信号を生成し、
該生成したクロック信号が、前記スイッチ素子をオンさせて前記インダクタへの充電が行われるようにするための信号レベルと相反する信号レベルになったときの前記第２比較信号の信号レベルに応じて、前記クロック信号の生成を停止し、
前記クロック信号と前記第１比較信号に応じて前記スイッチ素子のスイッチング制御を行うことを特徴とするスイッチングレギュレータの動作制御方法。
【請求項１２】
前記第２比較信号が、前記誤差電圧が前記第２基準電圧以上であることを示すと前記クロック信号の生成動作を開始し、
該生成動作を開始した直後に生成したクロック信号のパルスが、前記スイッチ素子をオンさせて前記インダクタへの充電が行われるようにするための信号レベルと相反する信号レベルになったときの前記第２比較信号が、前記誤差電圧が前記第２基準電圧未満であることを示している場合は、前記クロック信号の生成動作を停止することを特徴とする請求項１１記載のスイッチングレギュレータの動作制御方法。
【請求項１３】
前記インダクタに流れるインダクタ電流に応じた電圧を生成し、該生成した電圧に、あらかじめ設定された傾斜を有するスロープ電圧を加算して前記ランプ電圧を生成することを特徴とする請求項１１又は１２記載のスイッチングレギュレータの動作制御方法。
【請求項１４】
前記クロック信号と同じ周波数で電圧の上昇と下降を繰り返す前記ランプ電圧を生成することを特徴とする請求項１１又は１２記載のスイッチングレギュレータの動作制御方法。
【請求項１５】
前記クロック信号に応じて前記スイッチ素子をオンさせて前記インダクタへの充電を行い、
前記第１比較信号に応じて前記スイッチ素子をオフさせて前記インダクタの放電を行うことを特徴とする請求項１１、１２、１３又は１４記載のスイッチングレギュレータの動作制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータをなすスイッチングレギュレータに関し、特にＰＷＭ制御モードとＶＦＭ制御モードを備え、例えば出力電流の状態に応じて制御モードを切り換えるようにしたスイッチングレギュレータに関する。
【背景技術】
【０００２】
近年、環境問題に対する配慮から電子機器の省電力化が求められており、特に電池駆動による電子機器においてその傾向が顕著である。一般に、省電力化を図るためには、電子機器で消費する電力を削減することと、電源回路自体の効率を向上させて無駄な電力消費を抑えることが重要である。小型の電子機器に使用される高効率の電源回路としては、インダクタを使用した非絶縁型のスイッチングレギュレータが広く使用されている。
【０００３】
スイッチングレギュレータの制御方式には、大きく２つの方式が知られている。１つは一定周波数のクロック信号のデューティサイクルを変化させてスイッチングトランジスタのオン時間を変化させることで出力電圧が一定になるように制御するＰＷＭ（pulse width modulation）制御モードであり、もう１つはパルス幅が一定でクロック信号の周期を変化させることにより、スイッチングトランジスタのオン時間が一定で、スイッチング周波数を変化させて出力電圧が一定になるように制御するＶＦＭ（Variable Frequency Modulation）制御モードである。また、ＶＦＭ制御モードには、周波数を無段階に変化させる方式と、ＰＷＭ制御で使用している周波数のクロックを間引いて、擬似的に周波数を変化させる方式とがある。なお、ＶＦＭ制御モードはＰＦＭ（Pulse Frequency Modulation）制御モードと表記される場合もある。
【０００４】
スイッチングレギュレータ自体の電力消費量は、スイッチング周波数に比例して増加し、ＰＷＭ制御モードは、軽負荷でも一定周期でスイチングトランジスタのオン／オフ制御を行うため、軽負荷での効率が悪化する。これに対して、ＶＦＭ制御モードでは、負荷電流に応じてスイッチングトランジスタのスイッチング周波数が変動するため、機器に対してノイズやリプルの影響が大きくなるが、軽負荷に対してはスイッチング回数が少なくなるためＰＷＭ制御モードよりも効率がよい。このようなことから、従来、負荷の条件に応じて、ＰＷＭ制御とＶＦＭ制御を切り換えて行うことにより、軽負荷から重負荷まで電源効率を高めたスイッチングレギュレータがあった。
【０００５】
しかし、スイッチングレギュレータから発生するノイズは、周辺機器への影響が大きいため、該ノイズに対して配慮することが必要であった。スイッチングレギュレータのノイズ成分の中では、スイッチングトランジスタのスイッチング周波数におけるノイズ成分が最も大きく、ＶＦＭ制御モードでは負荷電流に応じて周波数が変動するため、該負荷電流に応じてスイッチングレギュレータから発生するノイズ成分も変動する。このようなノイズに対して、周辺機器への配慮を行いながらスイッチングレギュレータを使用しなければならなかった。
【０００６】
また、一般的に、ＶＦＭ制御モードで制御される場合には、ＰＷＭ制御モードで制御される場合よりも、出力電圧のリプルが大きくなっていた。ＶＦＭ制御モードにおいても、ＶＦＭ制御での最大スイッチング周波数が定まっておらず、インダクタ電流がゼロになる前に、スイッチングトランジスタがオンして、インダクタにエネルギーが供給されてしまう場合には、更に出力電圧のリプルが大きくなってしまうという問題があった。
【０００７】
図８は、ＰＷＭ制御とＶＦＭ制御を切り換えて行う電流モード制御型のスイッチングレギュレータの従来例を示した回路図である。
図８において、出力コンデンサＣｏに蓄積された電荷が出力端子ＯＵＴに接続された負荷１２０に放電されると、出力電圧Ｖｏｕｔは次第に低下し、誤差電圧ｏｐｏｕｔは逆に上昇する。誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２を超えると、コンパレータ１０８の出力信号であるイネーブル信号ＯＳＣＥＮの信号レベルが反転してハイレベルになる。イネーブル信号ＯＳＣＥＮがハイレベルになると、発振回路１０９は直ちにハイレベルのパルスを１つ生成してクロック信号ＣＬＫとして出力する。このクロック信号ＣＬＫによってＲＳフリップフロップ回路１０５がセットされ、出力端Ｑがハイレベルになる。すると、制御回路１０６は制御信号ＰＨＳ及びＮＬＳをそれぞれローレベルにし、スイッチングトランジスタＭ１０１がオンすると共に同期整流トランジスタＭ１０２がオフする。
【０００８】
スイッチングトランジスタＭ１０１がオンすると、インダクタＬ１０１に入力電圧Ｖｉｎが印加されるため、インダクタＬ１０１にインダクタ電流ｉＬが流れ、インダクタ電流ｉＬは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に比例した傾斜で増加する。インダクタ電流ｉＬが出力電流ｉｏｕｔを超えると、出力コンデンサＣｏを充電するため出力電圧Ｖｏｕｔが上昇し、誤差電圧ｏｐｏｕｔは低下する。誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２未満に低下すると、コンパレータ１０８からのイネーブル信号ＯＳＣＥＮはハイレベルに戻る。このため、発振回路１０９は、クロック信号ＣＬＫとしてパルスを１つだけ出力して発振動作を停止する。
【０００９】
インダクタ電流ｉＬの変化は、インダクタ電流電圧変換回路１１０によってインダクタ電圧Ｖｓｅｎに変換して出力される。インダクタ電圧Ｖｓｅｎにスロープ電圧生成回路１１１から出力された補償スロープ電圧Ｖｓｌｐが加算回路１１２で加算されてランプ電圧Ｖｃとなり、コンパレータ１０４の非反転入力端に入力される。ランプ電圧Ｖｃは時間の経過とともに上昇し、ランプ電圧Ｖｃが誤差電圧ｏｐｏｕｔを超えると、コンパレータ１０４の出力信号ＰＷＭＯＵＴは、信号レベルが反転してハイレベルになる。出力信号ＰＷＭＯＵＴがハイレベルになると、ＲＳフリップフロップ回路１０５がリセットされ、出力端Ｑがローレベルになり、制御回路１０６は、制御信号ＰＨＳ及びＮＬＳをそれぞれハイレベルにする。このため、スイッチングトランジスタＭ１０１がオフし、同期整流トランジスタＭ１０２がオンする。
【００１０】
スイッチングトランジスタＭ１０１がオフすると、インダクタＬ１０１の逆起電力の影響により、接続部ＬＸの電圧ＶＬＸが負電圧になる。このため、インダクタ電流電圧変換回路１１０の出力電圧であるインダクタ電圧Ｖｓｅｎは接地電圧ＧＮＤまで低下し、同時にスロープ電圧生成回路１１１が動作を停止して補償スロープ電圧Ｖｓｌｐが接地電圧ＧＮＤまで低下する。この結果、ランプ電圧Ｖｃは接地電圧ＧＮＤまで低下し、コンパレータ１０４の出力信号ＰＷＭＯＵＴは直ちにローレベルに戻る。
インダクタ電流ｉＬの電流値が出力電流ｉｏｕｔ以下にまで低下すると、出力電圧Ｖｏｕｔは低下し始め、出力電圧Ｖｏｕｔが低下すると誤差電圧ｏｐｏｕｔが上昇する。誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２を超えると、最初の説明に戻り前記と同様の動作を行って、以下前記のような動作を繰り返す。
【００１１】
ＶＦＭ制御モードでは、出力電流ｉｏｕｔが小さいほど、出力電圧Ｖｏｕｔの低下に時間がかかるため、スイッチングトランジスタＭ１０１がオンする間隔が長くなり、すなわちスイッチング周波数が低くなる。また、出力電流ｉｏｕｔが小さいほど速く出力電圧Ｖｏｕｔが上昇するため、その分、誤差電圧ｏｐｏｕｔの低下速度が速くなり、スイッチングトランジスタＭ１０１がオンしている時間は短くなる。出力電流ｉｏｕｔが増加して、スイッチング周波数が高くなり、誤差電圧ｏｐｏｕｔが常に第２基準電圧Ｖｒ２以上になると、自動的にＰＷＭ制御モードに切り換わる。
【００１２】
ＰＷＭ制御モードでは、誤差電圧ｏｐｏｕｔが常に第２基準電圧Ｖｒ２以上になっているため、コンパレータ１０８の出力信号であるイネーブル信号ＯＳＣＥＮはハイレベルになる。すると、発振回路１０９は所定の周波数で発振を行ってクロック信号ＣＬＫを生成し出力する。クロック信号ＣＬＫがハイレベルになると、ＲＳフリップフロップ回路１０５がセットされ、出力端Ｑがハイレベルになる。すると、スイッチングトランジスタＭ１０１がオンし、同期整流トランジスタＭ１０２がオフしてインダクタ電流ｉＬが流れる。インダクタ電流ｉＬはインダクタ電流電圧変換回路１１０でインダクタ電圧Ｖｓｅｎに変換され、更に補償スロープ電圧Ｖｓｌｐが加算されてランプ電圧Ｖｃとなりコンパレータ１０４の非反転入力端に入力される。
【００１３】
ランプ電圧Ｖｃが誤差電圧ｏｐｏｕｔを超えると、コンパレータ１０４からの出力信号ＰＷＭＯＵＴがハイレベルになり、ＲＳフリップフロップ回路１０５をリセットする。すると、制御回路１０６は、制御信号ＰＳＨ及びＮＬＳをそれぞれハイレベルにして、スイッチングトランジスタＭ１０１をオフさせ、同期整流トランジスタＭ１０２をオンさせる。この結果、ランプ電圧Ｖｃは接地電圧ＧＮＤに低下し、出力信号ＰＷＭＯＵＴはローレベルに戻る。また、インダクタ電流ｉＬは同期整流トランジスタＭ１０２を介して流れ続け、インダクタ電流ｉＬが０になる前に、クロック信号ＣＬＫが再びハイレベルになり、前記のような動作を繰り返す。ＰＷＭ制御モードでは、出力電流ｉｏｕｔが大きくなるほど、スイッチングトランジスタＭ１０１のオン時間が長くなる。
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかし、図８で示した従来のスイッチングレギュレータでは、ＶＦＭ制御モードの最大スイッチング周波数を制御することができないため、回路パラメータの設定によっては、図９の波形図に示すように、ＰＷＭ制御モードのスイッチング周波数における１周期の中で２回以上のスイッチングを行ってしまう。このため、ＶＦＭ制御モードの最大のスイッチング周波数が、ＰＷＭ制御モードのスイッチング周波数よりも大きくなってしまい、ＰＷＭ制御モードのスイッチング周波数以上のノイズに対して配慮する必要が生じるという問題があった。また、インダクタ電流ｉＬがゼロになる前に、スイッチングトランジスタＭ１０１がオンして、インダクタＬ１０１にエネルギーを供給することになり、出力電圧Ｖｏｕｔのリプルが大きくなってしまうという問題があった。
【００１５】
そこで、従来の固定周波数型の降圧型スイッチングレギュレータでは、最大発振周波数を設定することができるようになっていた（例えば、特許文献１参照。）が、発振器が常時作動しているため、消費電流が増加してしまい、効率を向上させる妨げになっていた。また、可変周波数型の降圧型スイッチングレギュレータでは、図８のスイッチングレギュレータと同様、ＶＦＭ制御モードの最大スイッチング周波数を設定することができないという問題があった。
【００１６】
本発明は、このような問題を解決するためになされたものであり、簡単な回路構成でＶＦＭ制御モードの最大スイッチング周波数をＰＷＭ制御モードのスイッチング周波数と同等にすることができ、出力電圧のリプルを小さく抑えつつ、ＶＦＭ制御モードでの効率を向上させることができるスイッチングレギュレータ及びその動作制御方法を得ることを目的とする。
【課題を解決するための手段】
【００１７】
この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力電圧として出力する、ＰＷＭ制御とＶＦＭ制御を自動的に切り換えて行う、インダクタを備えた非絶縁型のスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行い、前記入力電圧による前記インダクタへの充電を行うスイッチ素子と、
該スイッチ素子がオフして前記インダクタへの充電が停止すると、前記インダクタの放電を行う整流素子と、
前記出力電圧に比例した帰還電圧と所定の第１基準電圧との電圧差を増幅し誤差電圧として出力する誤差増幅回路部と、
前記スイッチ素子のスイッチングに同期するように、あらかじめ設定された電圧変化を行うランプ電圧と、前記誤差電圧との電圧比較を行い、該比較結果を示す第１比較信号を生成して出力する第１電圧比較回路部と、
前記誤差電圧と所定の第２基準電圧との電圧比較を行い、該比較結果を示す第２比較信号を生成して出力する第２電圧比較回路部と、
該第２比較信号に応じて発振動作を開始し、所定の周波数のクロック信号を生成して出力する発振回路部と、
該クロック信号及び前記第１比較信号に応じて前記スイッチ素子のスイッチング制御を行う制御回路部と、
を備え、
前記発振回路部は、前記第２比較信号に応じて前記発振動作を開始し、生成した前記クロック信号が、前記スイッチ素子をオンさせて前記インダクタへの充電が行われるようにするための信号レベルと相反する信号レベルになったときの前記第２比較信号に応じて、前記発振動作を停止するものである。
【００１８】
具体的には、前記発振回路部は、前記誤差電圧が前記第２基準電圧以上であることを示す前記第２比較信号が入力されると前記発振動作を開始し、該発振動作を開始した直後に生成した前記クロック信号のパルスが、前記スイッチ素子をオンさせて前記インダクタへの充電が行われるようにするための信号レベルと相反する信号レベルになったときの前記第２比較信号が、前記誤差電圧が前記第２基準電圧未満であることを示している場合は、前記発振動作を停止するようにした。
【００１９】
この場合、前記電圧発振回路部は、
前記発振動作を行って前記クロック信号を生成し出力する発振回路と、
前記第２比較信号に応じて、該発振回路の発振動作を制御する発振制御回路と、
を備え、
前記発振制御回路は、前記誤差電圧が前記第２基準電圧以上であることを示す前記第２比較信号が入力されると、前記発振回路に対して前記発振動作を開始させ、該発振動作を開始させた直後に前記発振回路で生成されたクロック信号のパルスが、前記スイッチ素子をオンさせて前記インダクタへの充電が行われるようにするための信号レベルと相反する信号レベルになったときの前記第２比較信号が、前記誤差電圧が前記第２基準電圧未満であることを示している場合は、前記発振回路の発振動作を停止させるようにしてもよい。
【００２０】
また、前記第１電圧比較回路部は、前記インダクタに流れるインダクタ電流に応じた電圧に、あらかじめ設定された傾斜を有するスロープ電圧を加算して前記ランプ電圧を生成するようにした。
【００２１】
具体的には、前記第１電圧比較回路部は、
前記インダクタに流れるインダクタ電流の検出を行い、該検出したインダクタ電流を電圧に変換して出力するインダクタ電流電圧変換回路と、
あらかじめ設定された傾斜を有するスロープ電圧を生成して出力するスロープ電圧生成回路と、
前記インダクタ電流電圧変換回路からの出力電圧と、該スロープ電圧生成回路からのスロープ電圧を加算して前記ランプ電圧を生成し出力する加算回路と、
前記ランプ電圧と前記誤差電圧との電圧比較を行い、該比較結果を示す第１比較信号を生成して出力する第１電圧比較回路と、
を備えるようにした。
【００２２】
また、前記第１電圧比較回路部は、前記クロック信号と同じ周波数で電圧の上昇と下降を繰り返す前記ランプ電圧を生成するようにしてもよい。
【００２３】
また、前記制御回路部は、前記クロック信号に応じて前記スイッチ素子をオンさせて前記インダクタへの充電を行わせ、前記第１比較信号に応じて前記スイッチ素子をオフさせて前記インダクタの放電を行わせるようにした。
【００２４】
また、前記第２基準電圧は、ＶＦＭ制御からＰＷＭ制御に移行する際の前記出力端子から出力される出力電流が、不連続動作モードから連続動作モードに移行する臨界点における該出力電流の電流値と同じになるように設定されるようにした。
【００２５】
また、前記整流素子は、制御電極に入力された制御信号に応じてスイッチングを行って前記インダクタの放電を行う同期整流用スイッチ素子からなり、前記制御回路部は、前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチ素子に対するスイッチング制御を行うと共に、該同期整流用スイッチ素子に対して前記スイッチ素子と相反するスイッチング動作を行わせるようにしてもよい。
【００２６】
この場合、前記制御回路部は、前記スイッチ素子と前記インダクタとの接続部の電圧から、前記出力端子から前記同期整流用スイッチ素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記同期整流用スイッチ素子をオフさせて遮断状態にするようにした。
【００２７】
また、この発明に係るスイッチングレギュレータの動作制御方法は、制御電極に入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
前記スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記スイッチ素子に対するスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力電圧として出力する、ＰＷＭ制御とＶＦＭ制御を自動的に切り換えて行うスイッチングレギュレータの動作制御方法において、
前記出力電圧に比例した帰還電圧と所定の第１基準電圧との電圧差を増幅して誤差電圧を生成し、
前記スイッチ素子のスイッチングに同期するように、あらかじめ設定された電圧変化を行うランプ電圧を生成し、
前記誤差電圧と該ランプ電圧との電圧比較を行い、該比較結果を示す第１比較信号を生成し、
前記誤差電圧と所定の第２基準電圧との電圧比較を行い、該比較結果を示す第２比較信号を生成し、
該第２比較信号に応じて所定の周波数のクロック信号を生成し、
該生成したクロック信号が、前記スイッチ素子をオンさせて前記インダクタへの充電が行われるようにするための信号レベルと相反する信号レベルになったときの前記第２比較信号の信号レベルに応じて、前記クロック信号の生成を停止し、
前記クロック信号と前記第１比較信号に応じて前記スイッチ素子のスイッチング制御を行うようにした。
【００２８】
具体的には、前記第２比較信号が、前記誤差電圧が前記第２基準電圧以上であることを示すと前記クロック信号の生成動作を開始し、
該生成動作を開始した直後に生成したクロック信号のパルスが、前記スイッチ素子をオンさせて前記インダクタへの充電が行われるようにするための信号レベルと相反する信号レベルになったときの前記第２比較信号が、前記誤差電圧が前記第２基準電圧未満であることを示している場合は、前記クロック信号の生成動作を停止するようにした。
【００２９】
また、前記インダクタに流れるインダクタ電流に応じた電圧を生成し、該生成した電圧に、あらかじめ設定された傾斜を有するスロープ電圧を加算して前記ランプ電圧を生成するようにした。
【００３０】
また、前記クロック信号と同じ周波数で電圧の上昇と下降を繰り返す前記ランプ電圧を生成するようにしてもよい。
【００３１】
また、前記クロック信号に応じて前記スイッチ素子をオンさせて前記インダクタへの充電を行い、
前記第１比較信号に応じて前記スイッチ素子をオフさせて前記インダクタの放電を行うようにした。
【発明の効果】
【００３２】
本発明のスイッチングレギュレータ及びその動作制御方法によれば、ＶＦＭ制御モードの最大スイッチング周波数を制御することができるため、ＶＦＭ制御モードの最大スイッチング周波数をＰＷＭ制御モードのスイッチング周波数と同等にすることができ、ＰＷＭ制御モードのスイッチング周波数以上のノイズに対する配慮を不要にすることができ、更には出力電圧のリプルを小さくすることができることからＶＦＭ制御モードでの効率を向上させることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
【図２】図１のスイッチングレギュレータ１の動作例を示したタイミングチャートである。
【図３】ＶＦＭ制御モードでのスイッチング周波数が最大となる状態が継続した場合の例を示したタイミングチャートである。
【図４】図１の発振制御回路１３の回路例を示した図である。
【図５】図４の発振制御回路１３を使用した場合の各信号の波形例を示したタイミングチャートである。
【図６】図１の発振制御回路１３の他の回路例を示した図である。
【図７】本発明の第１の実施の形態におけるスイッチングレギュレータの他の回路例を示した図である。
【図８】電流モード制御型のスイッチングレギュレータの従来例を示した回路図である。
【図９】図８のスイッチングレギュレータにおける問題点を示したタイミングチャートである。
【発明を実施するための形態】
【００３４】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図１において、スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷２０に出力する同期整流方式の電流モード制御型スイッチングレギュレータをなしている。また、スイッチングレギュレータ１は、出力端子ＯＵＴから出力される出力電流ｉｏｕｔに応じてＰＷＭ制御とＶＦＭ制御を自動的に切り換えて行うことにより前記降圧動作を行う。
スイッチングレギュレータ１は、ＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流トランジスタＭ２とを備えている。
【００３５】
また、スイッチングレギュレータ１は、所定の第１基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏと、誤差増幅回路３と、第１コンパレータ４と、ＲＳフリップフロップ回路５と、制御回路６と、所定の第２基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路７と、第２コンパレータ８とを備えている。更に、スイッチングレギュレータ１は、所定のクロック信号ＣＬＫを生成して出力する発振回路９と、インダクタＬ１を流れるインダクタ電流ｉＬの検出を行い、検出したインダクタ電流ｉＬに応じたインダクタ電圧Ｖｓｅｎを生成して出力するインダクタ電流電圧変換回路１０と、所定ののこぎり波信号をなすスロープ電圧Ｖｓｌｐを生成して出力するスロープ電圧生成回路１１と、加算回路１２と、第２コンパレータ８の出力信号に応じて発振回路９の駆動制御を行う発振制御回路１３とを備えている。
【００３６】
なお、スイッチングトランジスタＭ１はスイッチ素子を、同期整流トランジスタＭ２は整流素子を、第１基準電圧発生回路２、誤差増幅回路３及び抵抗Ｒ１，Ｒ２は誤差増幅回路部をそれぞれなし、第１コンパレータ４、インダクタ電流電圧変換回路１０、スロープ電圧生成回路１１及び加算回路１２は第１電圧比較回路部を、第２基準電圧発生回路７及び第２コンパレータ８は第２電圧比較回路部をそれぞれなす。また、発振回路９及び発振制御回路１３は発振回路部を、ＲＳフリップフロップ回路５及び制御回路６は制御回路部をそれぞれなし、第１コンパレータ４は第１電圧比較回路をなす。また、スイッチングレギュレータ１において、インダクタＬ１及び出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又は同期整流トランジスタＭ２、インダクタＬ１並びに出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよい。
【００３７】
入力端子ＩＮと接地電圧ＧＮＤとの間にはスイッチングトランジスタＭ１と同期整流トランジスタＭ２が直列に接続されている。スイッチングトランジスタＭ１と同期整流トランジスタＭ２との接続部ＬＸと、出力端子ＯＵＴとの間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間には、抵抗Ｒ２及びＲ１が直列に接続されると共に出力コンデンサＣｏが接続され、抵抗Ｒ２とＲ１との接続部から帰還電圧Ｖｆｂが出力される。また、誤差増幅回路３において、反転入力端には帰還電圧Ｖｆｂが、非反転入力端には第１基準電圧Ｖｒ１がそれぞれ入力され、誤差増幅回路３は、帰還電圧Ｖｆｂと第１基準電圧Ｖｒ１との差電圧を増幅して誤差電圧ｏｐｏｕｔを生成し、第１コンパレータ４の反転入力端に出力する。誤差増幅回路３は、出力電圧Ｖｏｕｔが低下すると誤差電圧ｏｐｏｕｔを上昇させ、出力電圧Ｖｏｕｔが上昇すると誤差電圧ｏｐｏｕｔを低下させる。
【００３８】
また、インダクタ電流電圧変換回路１０は、入力電圧Ｖｉｎと接続部ＬＸの電圧ＶＬＸからインダクタ電圧Ｖｓｅｎを生成して出力する。加算回路１２は、スロープ電圧生成回路１１からのスロープ電圧Ｖｓｌｐとインダクタ電流電圧変換回路１０からのインダクタ電圧Ｖｓｅｎがそれぞれ入力され、スロープ電圧Ｖｓｌｐとインダクタ電圧Ｖｓｅｎを加算してインダクタ電流ｉＬに比例したランプ電圧Ｖｃを生成し第１コンパレータ４の非反転入力端に出力する。第１コンパレータ４は、誤差増幅回路３からの誤差電圧ｏｐｏｕｔと加算回路１２から出力されたランプ電圧Ｖｃとの電圧比較を行ってパルス信号をなす第１比較信号ＰＷＭＯＵＴを生成し、ＲＳフリップフロップ回路５のリセット入力端Ｒに出力する。
【００３９】
また、第２コンパレータ８において、非反転入力端には誤差電圧ｏｐｏｕｔが、反転入力端には第２基準電圧Ｖｒ２がそれぞれ入力され、出力端は発振制御回路１３に接続されている。第２コンパレータ８は、第２基準電圧Ｖｒ２と誤差電圧ｏｐｏｕｔとの電圧比較を行い、誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２以上になると出力信号である第２比較信号ＣＭＰＯＵＴをハイレベルにし、誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２未満になると第２比較信号ＣＭＰＯＵＴをローレベルにする。発振制御回路１３は、第２コンパレータ８からの第２比較信号ＣＭＰＯＵＴと発振回路９から出力されるクロック信号ＣＬＫからイネーブル信号ＯＳＣＥＮを生成して発振回路９に出力する。
【００４０】
発振回路９は、ハイレベルのイネーブル信号ＯＳＣＥＮが入力されると発振動作を開始してクロック信号ＣＬＫを生成して出力し、ローレベルのイネーブル信号ＯＳＣＥＮが入力されると発振動作を停止してクロック信号ＣＬＫの出力を停止してローレベルの信号を出力する。このようにして、発振回路９は、イネーブル信号ＯＳＣＥＮがハイレベルになると所定のクロック信号ＣＬＫを出力し、イネーブル信号ＯＳＣＥＮがローレベルになると発振を停止してクロック信号ＣＬＫをローレベルにする。
【００４１】
発振回路９から出力されたクロック信号ＣＬＫは、ＲＳフリップフロップ回路５のセット入力端Ｓ及び発振制御回路１３にそれぞれ入力され、ＲＳフリップフロップ回路５の出力端Ｑは制御回路６の入力端Ｉｎに接続され、ＲＳフリップフロップ回路５は、セット入力端Ｓにハイレベルの信号が入力されると出力端Ｑをハイレベルにし、リセット入力端Ｒにハイレベルの信号が入力されると出力端Ｑをローレベルにする。制御回路６は、ＲＳフリップフロップ回路５の出力信号と、接続部ＬＸの電圧ＶＬＸがそれぞれ入力され、出力端ＰがスイッチングトランジスタＭ１のゲートに、出力端Ｎが同期整流トランジスタＭ２のゲートにそれぞれ接続されている。
【００４２】
制御回路６は、ＲＳフリップフロップ回路５の出力信号がハイレベルになると制御信号ＰＨＳ及びＮＬＳをそれぞれローレベルにし、スイッチングトランジスタＭ１がオンすると共に同期整流トランジスタＭ２がオフする。また、制御回路６は、ＲＳフリップフロップ回路５の出力信号がローレベルになると制御信号ＰＨＳ及びＮＬＳをそれぞれハイレベルにし、スイッチングトランジスタＭ１がオフすると共に同期整流トランジスタＭ２がオンする。ただし、制御回路６は、接続部ＬＸの電圧ＶＬＸが０Ｖ以上になると、ＲＳフリップフロップ回路５の出力信号に関係なく制御信号ＮＬＳをローレベルにして同期整流トランジスタＭ２をオフさせる。このようにすることにより、制御回路６は、インダクタ電流ｉＬの逆流を防止することができる。
【００４３】
インダクタ電流電圧変換回路１０は、スイッチングトランジスタＭ１のソース−ドレイン間電圧を増幅してインダクタ電圧Ｖｓｅｎとして出力する。スイッチングトランジスタＭ１のオン抵抗はドレイン電流に関わらずほぼ一定であることから、スイッチングトランジスタＭ１のソース−ドレイン間電圧はスイッチングトランジスタＭ１のドレイン電流に比例する。また、該ドレイン電流はすべてインダクタ電流ｉＬになるため、スイッチングトランジスタＭ１のソース−ドレイン間電圧はインダクタ電流ｉＬに比例した電圧になる。
スロープ電圧生成回路１１は、サブハーモニック発振を防止するために、インダクタ電圧Ｖｓｅｎに加算するスロープ電圧Ｖｓｌｐを生成している。インダクタ電圧Ｖｓｅｎとスロープ電圧Ｖｓｌｐは加算回路１２で加算され、ランプ電圧Ｖｃとして第１コンパレータ４の非反転入力端に出力される。
【００４４】
このような構成において、図２は、図１のスイッチングレギュレータ１の動作例を示したタイミングチャートであり、図２を参照しながら図１のスイッチングレギュレータ１の動作について説明する。
まず、ＶＦＭ制御モードでの動作について説明する。
出力コンデンサＣｏに蓄積された電荷が出力端子ＯＵＴに接続された負荷２０に放電されると、出力電圧Ｖｏｕｔは次第に低下する。すると、誤差電圧ｏｐｏｕｔは逆に上昇し、誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２以上になると、第２比較信号ＣＭＰＯＵＴはハイレベルになる。第２比較信号ＣＭＰＯＵＴがハイレベルになると、発振制御回路９は、直ちにイネーブル信号ＯＳＣＥＮをハイレベルにする。
【００４５】
イネーブル信号ＯＳＣＥＮがハイレベルになると、発振回路９は直ちに発振動作を開始してハイレベルのパルスからなる所定のクロック信号ＣＬＫをＲＳフリップフロップ回路５のセット入力端Ｓに出力する。クロック信号ＣＬＫにおけるハイレベルのパルスによりＲＳフリップフロップ回路５がセットされ、出力端Ｑがハイレベルになる。すると、制御回路６は、制御信号ＰＨＳとＮＬＳを共にローレベルにし、スイッチングトランジスタＭ１がオンすると共に同期整流トランジスタＭ２がオフする。スイッチングトランジスタＭ１がオンすると、入力電圧ＶｉｎがインダクタＬ１に接続されるため、インダクタＬ１にインダクタ電流ｉＬが流れる。該インダクタ電流ｉＬは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に比例した傾斜で増加する。
【００４６】
一方、発振制御回路１３は、クロック信号ＣＬＫがハイレベルからローレベルになった時点で、第２比較信号ＣＭＰＯＵＴがローレベルになっている場合は、イネーブル信号ＯＳＣＥＮをローレベルにし、第２比較信号ＣＭＰＯＵＴがハイレベルである場合は、引き続きイネーブル信号ＯＳＣＥＮをハイレベルにする。
インダクタ電流ｉＬが出力電流ｉｏｕｔを超えると、出力コンデンサＣｏを充電するため出力電圧Ｖｏｕｔが上昇し、これに伴って誤差電圧ｏｐｏｕｔが低下する。誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２未満になると、第２比較信号ＣＭＰＯＵＴはローレベルに戻る。このため、発振制御回路１３は、前記のようにクロック信号ＣＬＫがローレベルになった時点でイネーブル信号ＯＳＣＥＮをローレベルにし、発振回路９は、発振動作を停止してハイレベルのパルスの出力を停止してクロック信号ＣＬＫをローレベルにする。すなわち、発振回路９は、ハイレベルのパルスを１つだけ出力したことになる。
【００４７】
インダクタ電流ｉＬの変化は、インダクタ電流電圧変換回路１０でインダクタ電圧Ｖｓｅｎに変換され、インダクタ電圧Ｖｓｅｎにスロープ電圧生成回路１１から出力されたスロープ電圧Ｖｓｌｐが加算回路１２で加算されてランプ電圧Ｖｃが生成される。ランプ電圧Ｖｃは時間の経過とともに上昇し、ランプ電圧Ｖｃが誤差電圧ｏｐｏｕｔを超えると第１比較信号ＰＷＭＯＵＴの信号レベルが反転してハイレベルになる。
【００４８】
第１比較信号ＰＷＭＯＵＴがハイレベルになると、ＲＳフリップフロップ回路５がリセットされ、出力端Ｑがローレベルになり、制御回路６は、制御信号ＰＨＳとＮＬＳを共にハイレベルにし、スイッチングトランジスタＭ１がオフすると共に同期整流トランジスタＭ２がオンする。スイッチングトランジスタＭ１がオフすると、インダクタＬ１の逆起電力の影響で接続部ＬＸの電圧が負電圧になるため、インダクタ電流電圧変換回路１０からのインダクタ電圧Ｖｓｅｎは接地電圧ＧＮＤまで低下する。同時に、スロープ電圧生成回路１１も動作を停止してスロープ電圧Ｖｓｌｐを接地電圧ＧＮＤに低下させる。この結果、ランプ電圧Ｖｃは接地電圧ＧＮＤまで低下するため、第１比較信号ＰＷＭＯＵＴは直ちにローレベルに戻る。なお、スイッチングトランジスタＭ１がオフしても、同期整流トランジスタＭ２がオンするため、インダクタ電流ｉＬは接地電圧ＧＮＤから同期整流トランジスタＭ２を介して流れ続ける。このときのインダクタ電流ｉＬは、出力電圧Ｖｏｕｔに比例した傾斜で減少する。
【００４９】
インダクタＬ１に蓄えられていたエネルギーがすべて放出されてインダクタ電流ｉＬが０になると、出力端子ＯＵＴ側からインダクタＬ１と同期整流トランジスタＭ２を通して接地電圧ＧＮＤに電流が流れる、いわゆる逆電流が発生し、スイッチングレギュレータの変換効率を大きく低下させる。このため、このような逆電流の発生を防止するために、制御回路６は、接続部ＬＸの電圧ＶＬＸが０Ｖになると、ＲＳフリップフロップ回路５の出力信号に関係なく、制御信号ＮＬＳをローレベルにして同期整流トランジスタＭ２をオフさせる。インダクタ電流ｉＬが出力電流ｉｏｕｔ以下まで低下すると、出力電圧Ｖｏｕｔは低下し始め、出力電圧Ｖｏｕｔが低下すると誤差電圧ｏｐｏｕｔが上昇する。誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２以上になると、最初の説明に戻り、以下このような動作を繰り返す。
【００５０】
ＶＦＭ制御モードで動作しているときは、出力電流ｉｏｕｔが小さいほど出力電圧Ｖｏｕｔの低下に時間がかかるため、スイッチングトランジスタＭ１がオンする間隔が長くなり、すなわちスイッチング周波数が低くなる。出力電流ｉｏｕｔが小さいほど出力電圧Ｖｏｕｔが速く上昇するため、その分、誤差電圧ｏｐｏｕｔの低下速度が速くなり、スイッチングトランジスタＭ１がオンしている時間は短くなる。出力電流ｉｏｕｔが増加してスイッチング周波数が高くなり、誤差電圧ｏｐｏｕｔが常に第２基準電圧Ｖｒ２以上になると、自動的にＰＷＭ制御モードに切り換わる。
【００５１】
ＰＷＭ制御モードでの動作は次のようになる。
誤差電圧ｏｐｏｕｔが常に第２基準電圧Ｖｒ２以上になっているため、第２比較信号ＣＭＰＯＵＴは常時ハイレベルになる。このようなことから、ＰＷＭ制御モードでは、発振制御回路１３はイネーブル信号ＯＳＣＥＮを常にハイレベルにし、発振回路９は、常時所定の周波数で発振を行うようになり所定のクロック信号ＣＬＫを出力する。クロック信号ＣＬＫがハイレベルになると、ＲＳフリップフロップ回路５がセットされ、出力端Ｑがハイレベルになる。このため、ＶＦＭ制御モードで説明したように、スイッチングトランジスタＭ１がオンすると共に同期整流トランジスタＭ２がオフし、インダクタ電流ｉＬが流れる。インダクタ電流ｉＬはインダクタ電流電圧変換回路１０でインダクタ電圧Ｖｓｅｎに変換され、更にスロープ電圧Ｖｓｌｐが加算されてランプ電圧Ｖｃが生成され、第１コンパレータ４の非反転入力端に入力される。
【００５２】
ランプ電圧Ｖｃが誤差電圧ｏｐｏｕｔを超えると、第１比較信号ＰＷＭＯＵＴがハイレベルになり、ＲＳフリップフロップ回路５をリセットする。このため、制御回路６は、制御信号ＰＳＨとＮＬＳをそれぞれハイレベルにして、スイッチングトランジスタＭ１をオフさせる共に同期整流トランジスタＭ２をオンさせる。この結果、ランプ電圧Ｖｃは接地電圧ＧＮＤに低下し、第１比較信号ＰＷＭＯＵＴはローレベルに戻る。また、インダクタ電流ｉＬは、同期整流トランジスタＭ２を介して流れ続ける。
【００５３】
インダクタ電流ｉＬが０になる前に、クロック信号ＣＬＫの次のパルスが再びハイレベルになり、前記のような動作を繰り返す。ＰＷＭ制御モードでは、出力電流ｉｏｕｔが大きくなるほど、スイッチングトランジスタＭ１のオン時間が長くなる。ＶＦＭ制御モードからＰＷＭ制御モードにスムースに移行するためには、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わる臨界点におけるインダクタ電流ｉＬの値が重要である。
【００５４】
ここで、ＶＦＭ制御モードでのスイッチング周波数はＰＷＭ制御モードに移行する直前で最大となる。このような状態が継続した場合の例を示したタイミングチャートを図３に示す。
出力電圧Ｖｏｕｔが低下して、誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２以上になると、第２比較信号ＣＭＰＯＵＴの信号レベルが反転してハイレベルになる。発振制御回路１３は、第２比較信号ＣＭＰＯＵＴがハイレベルになると、イネーブル信号ＯＳＣＥＮをローレベルからハイレベルにする。イネーブル信号ＯＳＣＥＮがハイレベルになると、発振回路９は、直ちに発振動作を開始して所定のハイレベルのパルスからなるクロック信号ＣＬＫを生成して出力する。該パルスによりＲＳフリップフロップ回路５がセットされ、出力端Ｑがハイレベルになり、制御回路６は、制御信号ＰＨＳ及びＮＬＳをそれぞれローレベルにする。このため、スイッチングトランジスタＭ１がオンすると共に、同期整流トランジスタＭ２がオフする。
【００５５】
このとき、発振制御回路１３は、発振回路９からのクロック信号ＣＬＫがハイレベルになってからＰＷＭ制御モードにおけるスイッチング周波数の１周期の間、すなわちクロック信号ＣＬＫの１周期の間は、再度イネーブル信号ＯＳＣＥＮがローレベルからハイレベルにならないようにする。具体的には、発振制御回路１３は、発振回路９が発振動作を開始した直後に発振回路９で生成されたハイレベルのパルスがローレベルになったとき、第２比較信号ＣＭＰＯＵＴがローレベルであれば直ちにイネーブル信号ＯＳＣＥＮをローレベルにして発振回路９の発振動作を停止させ、第２比較信号ＣＭＰＯＵＴがハイレベルであれば引き続きイネーブル信号ＯＳＣＥＮをハイレベルにして発振回路９の発振動作を継続させる。
【００５６】
このようにすることにより、ＰＷＭ制御モードのスイッチング周波数における１周期の間に、クロック信号ＣＬＫが再度ハイレベルになることがないため、ＲＳフリップフロップ回路５が再度セットされることはない。すなわち、スイッチングトランジスタＭ１は、ＰＷＭ制御モードのスイッチング周波数における１周期の間に、必ず１回以下しかオンすることができなくなる。したがって、図３で示すように、ＶＦＭ制御モードでの最大スイッチング周波数が、ＰＷＭ制御モードのスイッチング周波数と同等になるように制御される。
【００５７】
なお、ＶＦＭ制御モードからＰＷＭ制御モードに移行する際は、例えば出力電流ｉｏｕｔが不連続動作モードから連続動作モードに移行する臨界電流値になるように第２基準電圧Ｖｒ２を設定することにより、出力電圧Ｖｏｕｔの変動がなくスムースにＰＷＭ制御モードに移行させることができる。
【００５８】
次に、図４は、図１の発振制御回路１３の回路例を示した図であり、図５は、図４の発振制御回路１３を使用した場合の各信号の波形例を示したタイミングチャートである。
図４において、発振制御回路１３は、ＮＯＲ回路２１，２２及びインバータ回路２３，２４で構成されており、ＮＯＲ回路２１及び２２はＲＳフリップフロップ回路ＲＳＦＦを形成している。
ＮＯＲ回路２１の一方の入力端には第２比較信号ＣＭＰＯＵＴが入力されており、ＮＯＲ回路２１の他方の入力端はＮＯＲ回路２２の出力端に接続されている。ＮＯＲ回路２１の出力端はインバータ回路２４の入力端に接続され、インバータ回路２４の出力端からイネーブル信号ＯＳＣＥＮが出力される。また、ＮＯＲ回路２２の一方の入力端にはインバータ回路２３を介してクロック信号ＣＬＫが入力されており、ＮＯＲ回路２２の他方の入力端はＮＯＲ回路２１の出力端に接続されている。
【００５９】
クロック信号ＣＬＫがローレベルのときに、第２比較信号ＣＭＰＯＵＴがハイレベルになると、イネーブル信号ＯＳＣＥＮがハイレベルになって発振回路９が発振動作を開始し、クロック信号ＣＬＫがローレベルからハイレベルになる。クロック信号ＣＬＫがハイレベルである間は、第２比較信号ＣＭＰＯＵＴがローレベルになっても、イネーブル信号ＯＳＣＥＮはローレベルにならず、発振回路９は発振動作を継続する。クロック信号ＣＬＫがハイレベルからローレベルになった時点で、第２比較信号ＣＭＰＯＵＴがローレベルになっていれば、イネーブル信号ＯＳＣＥＮはローレベルになり、発振回路９は発振動作を停止してスリープ状態になる。
【００６０】
すなわち、クロック信号ＣＬＫがハイレベルであるＰＷＭ制御モードのスイッチング周波数における１周期の間は、発振回路９はスリープ状態になることができず、クロック信号ＣＬＫがローレベルからハイレベルにならないため、ＲＳフリップフロップ回路５をセットすることができない。すなわち、スイッチングトランジスタＭ１は、ＰＷＭ制御モードのスイッチング周波数における１周期の間に必ず１回以下しかオンすることができない。したがって、ＶＦＭ制御モードでの最大スイッチング周波数が、ＰＷＭ制御モードのスイッチング周波数と同等になるように制御される。
【００６１】
なお、図５では、説明を分かりやすくするために、ＰＷＭ制御モードでのスイッチング周波数の１周期の間で、ローレベルのイネーブル信号ＯＳＣＥＮの出力時間を有限としているが、理想的にはローレベルのイネーブル信号ＯＳＣＥＮの出力時間をほぼゼロに近づけることで理論上、ＶＦＭ制御モードでの最大スイッチング周波数を、ＰＷＭ制御モードのスイッチング周波数と同等にすることができる。また、図２と図５とを比較した場合、第２比較信号ＣＭＰＯＵＴとクロック信号ＣＬＫの各波形が異なっているが、例えば図４の回路構成を有する発振制御回路１３を使用した場合、図２の第２比較信号ＣＭＰＯＵＴとクロック信号ＣＬＫは図５のようになることを示している。
【００６２】
図６は、図１の発振制御回路１３の他の回路例を示した図である。
図６において、発振制御回路１３は、Ｄフリップフロップ回路３１及びインバータ回路３２〜３４で構成されている。
Ｄフリップフロップ回路３１において、入力端Ｄには入力電圧Ｖｉｎが入力され、クロック入力端ＣＫには、インバータ回路３２を介してクロック信号ＣＬＫが入力され、リセット入力端ＲＢにはインバータ回路３３を介して第２比較信号ＣＭＰＯＵＴが入力されている。Ｄフリップフロップ回路３１の出力端Ｑはインバータ回路３４の入力端に接続され、インバータ回路３４の出力端からイネーブル信号ＯＳＣＥＮが出力される。なお、図６の発振制御回路１３を使用した場合においても、図５で示した波形の各信号を得ることができる。
【００６３】
ここで、図１では、電流モード制御型のスイッチングレギュレータを例にして説明したが、本発明はこれに限定するものではなく、電圧モード制御型のスイッチングレギュレータにも適用することができ、この場合、図１は図７のようになる。なお、図７では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に、図１との相違点のみ説明する。
図７における図１との相違点は、図１のインダクタ電流電圧変換回路１０、スロープ電圧生成回路１１及び加算回路１２の代わりに、のこぎり波電圧を含む所定の三角波電圧をなすランプ電圧Ｖｃを生成して出力する電圧生成回路４１を設けたことにある。
【００６４】
図７において、スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷２０に出力する同期整流方式の電圧モード制御型スイッチングレギュレータをなしている。また、スイッチングレギュレータ１は、出力電圧Ｖｏｕｔに応じてＰＷＭ制御とＶＦＭ制御を自動的に切り換えて行うことにより前記降圧動作を行う。
【００６５】
図７のスイッチングレギュレータ１は、スイッチングトランジスタＭ１と、同期整流トランジスタＭ２と、第１基準電圧発生回路２と、抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏと、誤差増幅回路３と、第１コンパレータ４と、ＲＳフリップフロップ回路５と、制御回路６と、第２基準電圧発生回路７と、第２コンパレータ８と、発振回路９と、発振制御回路１３と、電圧生成回路４１とを備えている。なお、図７では、第１コンパレータ４及び電圧生成回路４１が第１電圧比較回路部をなしている。
電圧生成回路４１は、クロック信号ＣＬＫと同じ周波数で電圧の上昇と下降を繰り返すランプ電圧Ｖｃを生成し、電圧生成回路４１から出力されたランプ電圧Ｖｃは第１コンパレータ４の非反転入力端に入力されている。なお、電圧生成回路４１以外の構成は、図１の場合と同様であることからその説明を省略する。
【００６６】
このように、本第１の実施の形態におけるスイッチングレギュレータは、誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒ２以上になって第２比較信号ＣＭＰＯＵＴがハイレベルになると、直ちにイネーブル信号ＯＳＣＥＮをハイレベルにし、クロック信号ＣＬＫがハイレベルからローレベルになった時点で、第２比較信号ＣＭＰＯＵＴがローレベルになっている場合は、イネーブル信号ＯＳＣＥＮをローレベルにし、第２比較信号ＣＭＰＯＵＴがハイレベルである場合は、引き続きイネーブル信号ＯＳＣＥＮをハイレベルにする発振制御回路１３を備えるようにした。このようなことから、ＶＦＭ制御モードの最大スイッチング周波数を制御することができ、ＶＦＭ制御モードの最大スイッチング周波数をＰＷＭ制御モードのスイッチング周波数と同等になるようにすることができるため、ＰＷＭ制御モードのスイッチング周波数以上のノイズに対する配慮を不要にすることができ、更には、出力電圧Ｖｏｕｔのリプルを小さくすることができ、ＶＦＭ制御モードでの効率を向上させることができる。
【００６７】
なお、前記第１の実施の形態では、同期整流方式のスイッチングレギュレータを例にして説明したが、本発明はこれに限定するものではなく、同期整流トランジスタＭ２の代わりにダイオードを使用した非同期整流方式の降圧型スイッチングレギュレータや、昇圧型スイッチングレギュレータ等にも適用することができる。
【符号の説明】
【００６８】
１  スイッチングレギュレータ
２  第１基準電圧発生回路
３  誤差増幅回路
４  第１コンパレータ
５  ＲＳフリップフロップ回路
６  制御回路
７  第２基準電圧発生回路
８  第２コンパレータ
９  発振回路
１０  インダクタ電流電圧変換回路
１１  スロープ電圧生成回路
１２  加算回路
１３  発振制御回路
２０  負荷
２１，２２  ＮＯＲ回路
２３，２４，３２〜３４  インバータ回路
３１  Ｄフリップフロップ回路
４１  電圧生成回路
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流トランジスタ
Ｌ１  インダクタ
Ｃｏ  出力コンデンサ
Ｒ１，Ｒ２  抵抗
【先行技術文献】
【特許文献】
【００６９】
【特許文献１】特開平１０−２２５１０５号公報
【図１】
2010259257.tif 000003
【図２】
2010259257.tif 000004
【図３】
2010259257.tif 000005
【図４】
2010259257.tif 000006
【図５】
2010259257.tif 000007
【図６】
2010259257.tif 000008
【図７】
2010259257.tif 000009
【図８】
2010259257.tif 000010
【図９】
2010259257.tif 000011