(57)【要約】【課題】集積回路パターンを形成したマスクと縮小投影露光装置により、露光光の波長の半分より微細な寸法の回路パターンを精度よく半導体ウエハ面に転写する。【解決手段】集積回路マスクのパターン面に透明媒質のマスクカバーを設けて、縮小投影露光の収差を抑制した超解像露光と、平坦化処理した半導体ウエハのフォトレジスト面に透明媒質のウエハカバーを設けた光縮小投影レンズ系の実質的開口数の増加手法の相乗効果により、半導体ウエハ上への回路パターンの転写精度の向上を図る。【選択図】  図１
2010153922.tif 000002
【特許請求の範囲】
【請求項１】
DRAM、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または複数の前記半導体装置を同一基板上に設けた半導体装置の製造方法であって、
集積回路パターンを形成したマスクと縮小投影露光装置とを用い、半導体ウエハ上に形成した絶縁膜または導電膜からなる皮膜の表面に、更にフォトレジスト膜を形成し、透明な液体中にて露光する手法によって、前記皮膜に回路パターンを形成する工程において、
半導体ウエハ上に絶縁膜または導電膜からなる皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
縮小投影レンズの開口数が１以下の従来の縮小投影露光に用いるマスクの回路パターンデータを準備するステップと、
回路パターンの形状が相似形に追加縮小させることを含む、データ変換処理によって、縮小投影レンズの開口数が１以上の縮小投影露光に対応した、前記皮膜に回路パターンを形成するための回路パターンデータを作成し、マスク上に形状が追加縮小された回路パターンを含むマスクを作製するステップと、
前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体を半導体ウエハ上のフォトレジスト表面に接触させた状態で、前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記マスクを照明し、前記縮小投影露光装置の投影レンズ、及び前記透明な液体を透過した露光光によって、半導体ウエハ上のフォトレジストを露光するステップと、
前記透明な液体を除去した後、前記フォトレジストを現像するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項２】
DRAM、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または複数の前記半導体装置を同一基板上に設けた半導体装置の製造方法であって、
集積回路パターンを形成したマスクと縮小投影露光装置とを用い、半導体ウエハ上に形成した絶縁膜または導電膜からなる皮膜の表面に、更にフォトレジスト膜を形成し、透明な液体中にて露光する手法によって、前記皮膜に回路パターンを形成する工程において、
半導体ウエハ上にＣＶＤ法、スパッタリング法を含む膜形成法による絶縁膜または導電膜からなる皮膜を形成するステップと、
前記皮膜に対して化学機械研磨法または化学機械研削法を含む平坦化を遂行するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
縮小投影レンズの開口数が１以下の従来の縮小投影露光に用いるマスクの回路パターンデータを準備するステップと、
回路パターンの形状が相似形に追加縮小させることを含む、データ変換処理によって、縮小投影レンズの開口数が１以上の縮小投影露光に対応した、前記皮膜に回路パターンを形成するための回路パターンデータを作成し、マスク上に形状が追加縮小された回路パターンを含むマスクを作製するステップと、
前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体を半導体ウエハ上のフォトレジスト表面に接触させた状態で、前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記平坦化により、縮小投影露光装置の投影レンズの対物面と半導体ウエハ面との相対的な平面位置の移動に伴う液体中の微小泡の発生を抑制させ、マスクを照明し、縮小投影露光装置の投影レンズ、及び前記透明な液体を透過した露光光によって露光を遂行させ、半導体ウエハ上のフォトレジストを露光するステップと、
前記透明な液体を除去した後、前記フォトレジストを現像するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項３】
DRAM、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または複数の前記半導体装置を同一基板上に設けた半導体装置の製造方法であって、
集積回路パターンを形成したマスクと縮小投影露光装置とを用い、半導体ウエハ上に形成した絶縁膜または導電膜からなる皮膜の表面に、更にフォトレジスト膜を形成し、透明な液体中にて露光する手法によって、前記皮膜に回路パターンを形成する工程において、
半導体ウエハ上に絶縁膜または導電膜からなる皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
露光光の波長が193nmまたは157nmのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光により、前記皮膜に形成される最小寸法の回路パターンが要部となるようにマスク上の回路パターンの設計ルールを設定し、コンピュータ処理により回路パターンデータを作成するステップと、
設計した回路パターンのマスクを作製するステップと、
前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体を半導体ウエハ上のフォトレジスト表面に接触させた状態で、前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記マスクを照明し、前記縮小投影露光装置の投影レンズ、及び前記透明な液体を透過した露光光によって、半導体ウエハ上のフォトレジストを露光するステップと、
前記透明な液体を除去した後、前記フォトレジストを現像するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項４】
DRAM、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または複数の前記半導体装置を同一基板上に設けた半導体装置の製造方法であって、
集積回路パターンを形成したマスクと縮小投影露光装置とを用い、半導体ウエハ上に形成した絶縁膜または導電膜からなる皮膜の表面に、更にフォトレジスト膜を形成し、透明な液体中にて露光する手法によって、前記皮膜に回路パターンを形成する工程において、
半導体ウエハ上にＣＶＤ法、スパッタリング法を含む膜形成法による絶縁膜または導電膜からなる皮膜を形成するステップと、
前記皮膜に対して化学機械研磨法または化学機械研削法を含む平坦化を遂行するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
露光光の波長が193nmまたは157nmのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光により、前記皮膜に形成される最小寸法の回路パターンが要部となるようにマスク上の回路パターンの設計ルールを設定し、コンピュータ処理により回路パターンデータを作成するステップと、
設計した回路パターンのマスクを作製するステップと、
前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体を半導体ウエハ上のフォトレジスト表面に接触させた状態で、前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記平坦化により、縮小投影露光装置の投影レンズの対物面と半導体ウエハ面との相対的な平面位置の移動に伴う液体中の微小泡の発生を抑制させ、マスクを照明し、縮小投影露光装置の投影レンズ、及び前記透明な液体を透過した露光光によって露光を遂行させ、半導体ウエハ上のフォトレジストを露光するステップと、
前記透明な液体を除去した後、前記フォトレジストを現像するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項５】
DRAM、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または複数の前記半導体装置を同一基板上に設けた半導体装置の製造方法であって、
集積回路パターンを形成したマスクと縮小投影露光装置とを用い、半導体ウエハ上に形成した絶縁膜または導電膜からなる皮膜の表面に、更にフォトレジスト膜を形成し、透明な液体中にて露光する手法によって、前記皮膜に回路パターンを形成する工程において、
半導体ウエハ上に絶縁膜または導電膜からなる皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
露光光の波長が193nmまたは157nmのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光に対応し、かつ、マスク透過光の位相が部分的に反転する手段を設けた回路パターンのマスクの設計ルールを設定し、コンピュータ処理によりマスク上の回路パターンデータを作成するステップと、
前記回路パターンデータによりマスクを作製するステップと、
前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体を半導体ウエハ上のフォトレジスト表面に接触させた状態で、前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記マスクを照明し、前記縮小投影露光装置の投影レンズ、及び前記透明な液体を透過した露光光によって、マスクの透過光の位相が部分的な反転による干渉を利用して半導体ウエハ上のフォトレジストを露光するステップと、
前記透明な液体を除去した後、前記フォトレジストを現像するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項６】
DRAM、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または複数の前記半導体装置を同一基板上に設けた半導体装置の製造方法であって、
集積回路パターンを形成したマスクと縮小投影露光装置とを用い、半導体ウエハ上に形成した絶縁膜または導電膜からなる皮膜の表面に、更にフォトレジスト膜を形成し、透明な液体中にて露光する手法によって、前記皮膜に回路パターンを形成する工程において、
半導体ウエハ上にＣＶＤ法、スパッタリング法を含む膜形成法による絶縁膜または導電膜からなる皮膜を形成するステップと、
前記皮膜に対して化学機械研磨法または化学機械研削法を含む平坦化を遂行するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
露光光の波長が193nmまたは157nmのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光に対応し、かつ、マスク透過光の位相が部分的に反転する手段を設けた回路パターンのマスクの設計ルールを設定し、コンピュータ処理によりマスク上の回路パターンデータを作成するステップと、
前記回路パターンデータによりマスクを作製するステップと、
前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体を半導体ウエハ上のフォトレジスト表面に接触させた状態で、前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記平坦化により、縮小投影露光装置の投影レンズの対物面と半導体ウエハ面との相対的な平面位置の移動に伴う液体中の微小泡の発生を抑制させて、前記位相シフトマスクを照明し、縮小投影露光装置の投影レンズ、及び前記透明な液体を透過した露光光によって露光を遂行させるように半導体ウエハ上のフォトレジストを露光するステップと、
前記透明な液体を除去した後、前記フォトレジストを現像するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項７】
DRAM、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または複数の前記半導体装置を同一基板上に設けた半導体装置の製造方法であって、
集積回路パターンを形成したマスクと縮小投影露光装置とを用い、半導体ウエハ上に形成した絶縁膜または導電膜からなる皮膜の表面に、更にフォトレジスト膜を形成し、透明な液体中にて露光する手法によって、前記皮膜に回路パターンを形成する工程において、
半導体ウエハ上に絶縁膜または導電膜からなる皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
露光光の波長が193nmまたは157nmのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光により、フォトレジスト面で露光不足箇所に対応したマスク上の回路パターンの寸法を広げること、または露光過剰箇所に対応したマスク上の回路パターンの寸法を狭めることを含む設計ルールを設定し、コンピュータ処理によりマスク上に形成する回路パターンの寸法を補正した回路パターンデータを作成するステップと、
設計した回路パターンのマスクを作製するステップと、
前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体を半導体ウエハ上のフォトレジスト表面に接触させた状態で、前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記マスクを照明し、前記縮小投影露光装置の投影レンズ、及び前記透明な液体を透過した露光光によって、半導体ウエハ上のフォトレジストを露光するステップと、
前記透明な液体を除去した後、前記フォトレジストを現像するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項８】
DRAM、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または複数の前記半導体装置を同一基板上に設けた半導体装置の製造方法であって、
集積回路パターンを形成したマスクと縮小投影露光装置とを用い、半導体ウエハ上に形成した絶縁膜または導電膜からなる皮膜の表面に、更にフォトレジスト膜を形成し、透明な液体中にて露光する手法によって、前記皮膜に回路パターンを形成する工程において、
半導体ウエハ上にＣＶＤ法、スパッタリング法を含む膜形成法による絶縁膜または導電膜からなる皮膜を形成するステップと、
前記皮膜に対して化学機械研磨法または化学機械研削法を含む平坦化を遂行するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
露光光の波長が193nmまたは157nmのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光により、フォトレジスト面で露光不足箇所に対応したマスク上の回路パターンの寸法を広げること、または露光過剰箇所に対応したマスク上の回路パターンの寸法を狭めることを含む設計ルールを設定し、コンピュータ処理によりマスク上に形成する回路パターンの寸法を補正した回路パターンデータを作成するステップと、
作成した回路パターンデータを基にマスクを作製するステップと、
前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体を半導体ウエハ上のフォトレジスト表面に接触させた状態で、前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記平坦化により、縮小投影露光装置の投影レンズの対物面と半導体ウエハ面との相対的な平面位置の移動に伴う液体中の微小泡の発生を抑制させて、マスクを照明し、縮小投影露光装置の投影レンズ、及び前記透明な液体を透過した露光光によって露光を遂行させるように半導体ウエハ上のフォトレジストを露光するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項９】
DRAM、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または複数の前記半導体装置を同一基板上に設けた半導体装置の製造方法であって、
集積回路パターンを形成したマスクと縮小投影露光装置とを用い、半導体ウエハ上に形成した絶縁膜または導電膜からなる皮膜の表面に、更にフォトレジスト膜を形成し、透明な液体中にて露光する手法によって、前記皮膜に回路パターンを形成する工程において、
半導体ウエハ上に絶縁膜または導電膜からなる皮膜を形成するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
露光光の波長が193nmまたは157nmのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光に対応し、かつ、マスク面への照明光を傾け半導体ウエハ上に形成される最小寸法のマスク設計ルールを設定し、コンピュータ処理によりマスク上の回路パターンデータを作成するステップと、
作成した回路パターンデータを基にマスクを作製するステップと、
前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体を半導体ウエハ上のフォトレジスト表面に接触させた状態で、前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記縮小投影露光装置の露光光が前記マスクを照明する際に、半導体ウエハ上のフォトレジストに露光によって形成されるパターンがより鮮明にさせるように、マスクの回路パターンの方向と周期に対応して最適化した角度だけ傾けてマスクの回路パターン面を照明するステップと、
前記マスクを照明し、前記縮小投影露光装置の投影レンズ、及び前記透明な液体を透過した露光光によって、半導体ウエハ上のフォトレジストを露光するステップと、
前記透明な液体を除去した後、前記フォトレジストを現像するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【請求項１０】
DRAM、フラッシュメモリ、マイクロプロセッサなどの半導体装置、または複数の前記半導体装置を同一基板上に設けた半導体装置の製造方法であって、
集積回路パターンを形成したマスクと縮小投影露光装置とを用い、半導体ウエハ上に形成した絶縁膜または導電膜からなる皮膜の表面に、更にフォトレジスト膜を形成し、透明な液体中にて露光する手法によって、前記皮膜に回路パターンを形成する工程において、
半導体ウエハ上にＣＶＤ法、スパッタリング法を含む膜形成法による絶縁膜または導電膜からなる皮膜を形成するステップと、
前記皮膜に対して化学機械研磨法または化学機械研削法を含む平坦化を遂行するステップと、
前記皮膜上にフォトレジスト膜を形成するステップと、
露光光の波長が193nmまたは157nmのいずれかであること、及び縮小投影レンズの開口数が１以上であること、を含む条件の縮小投影露光に対応し、かつ、マスク面への照明光を傾け半導体ウエハ上に形成される最小寸法のマスク設計ルールを設定し、コンピュータ処理によりマスク上の回路パターンデータを作成するステップと、
作成した回路パターンデータを基にマスクを作製するステップと、
前記マスクを縮小投影露光装置の所定の箇所に配置するステップと、
透明な液体を半導体ウエハ上のフォトレジスト表面に接触させた状態で、前記半導体ウエハを縮小投影露光装置の所定の箇所に配置するステップと、
前記縮小投影露光装置の露光光が前記マスクを照明する際に、半導体ウエハ上のフォトレジストに露光によって形成されるパターンがより鮮明にさせるように、マスクの回路パターンの方向と周期に対応して最適化した角度だけ傾けてマスクの回路パターン面を照明するステップと、
前記平坦化により、縮小投影露光装置の投影レンズの対物面と半導体ウエハ面との相対的な平面位置の移動に伴う液体中の微小泡の発生を抑制させて、前記マスクを照明し、縮小投影露光装置の投影レンズ、及び前記透明な液体を透過した露光光によって露光を遂行させるように半導体ウエハ上のフォトレジストを露光するステップと、を含み、半導体ウエハ上に回路パターンを形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光露光技術に係り、例えば半導体集積回路等の製造プロセスにおける回路パタ−ンの転写技術等に適用して有効な技術に関するものである。
【背景技術】
【０００２】
集積回路パターンの微細化および高集積化が進み、遠紫外光又は真空紫外光を使用してマスク上の集積回路パターンを半導体ウエハに転写するフォトリソグラフィ工程においては、露光波長の半分より微細な寸法の回路パターンを高精度に半導体ウエハ上へ露光し、パターン形成できる手段が求められている。
集積回路パターンの半導体ウエハへの転写精度の低下を防ぐことに関しては、例えば１９９６年８月２０日、株式会社工業調査会発行、「フォトマスク技術のはなし」、ｐ２３６〜ｐ２４０に、半導体ウエハへ転写される集積回路パターンの変形を見込んで、マスク上に形成される回路パターンの寸法または形状を補正してマスクの設計を行い、集積回路パターンの半導体ウエハへの転写精度を向上させる光近接効果補正（Optical Proximity Correction；ＯＰＣ）技術についての記載がある。
【０００３】
また、本発明者による発明である特許第２７１０９６７号公報には、マスクを透過する光に位相差を設け、その透過光の干渉を用いて半導体ウエハへ転写される集積回路パターンの解像度を向上させる位相シフト技術が開示されている。
【０００４】
また、例えば特許第２６３４０３７号公報にはマスク面の照明光に絞りを設けて露光光の分割斜め照明し、半導体ウエハへ転写される集積回路パターンの解像度を向上させる露光技術が開示されている。
また、例えば特開平１０−３０３１１４号公報には、縮小投影レンズのウエハ面側とウエハ面とのスペースを液浸状態とすることで、微細パターンに対しても結像性能の劣化を招くことのない液浸式投影露光装置が開示されている。
【０００５】
また、本発明者による発明である特許第３１２０４７４号公報には、遮光パターンを形成したマスクとその透過光の位相を反転させるシフタパターンを形成した基板とを重ね合わせた投影露光方式が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第２７１０９６７号公報
【特許文献２】特許第２６３４０３７号公報
【特許文献３】特開平１０−３０３１１４号公報
【特許文献１】特許第３１２０４７４号公報
【非特許文献】
【０００７】
【非特許文献１】１９９６年８月２０日、株式会社工業調査会発行、「フォトマスク技術のはなし」、ｐ２３６〜ｐ２４０
【発明の開示】
【発明が解決しようとする課題】
【０００８】
半導体集積回路装置の高集積化は留まることなく進展している。半導体集積回路パターンの最小寸法は、量産レベルでも１００ナノメータ以下まで微細化されつつある。このような微細な回路パターン形成には主に縮小投影露光方式が用いられてきた。この縮小投影露光方式は、これまでのように光源の短波長化、レンズの大口径化がますます困難になり、高集積化の進展に伴って要求される回路パターンの微細化に対応できなくなっている。
上記公知例の位相シフト技術を用いると露光光の波長の半分程度までは、半導体集積回路パターンの微細化に対応できるとされているが、それ以下は極めて困難である。
【０００９】
特許第３１２０４７４号公報に開示された遮光パターンを形成したマスクとその透過光の位相を反転させるシフタパターンを形成した基板とを重ね合わせた投影露光方式においては、マスクの回路パターン面に位相シフトパターンの基板を設けると投影露光のパターン歪が増加し、微細な回路パターンの形成に適さないとする問題があった。
また、上記の特開平１０−３０３１１４号に記載されている液浸式投影露光装置は、微小な泡の発生、露光光の繰り返し照射による液温変化などの課題がある。また、フォトレジスト、現像液の材料に制約があり、実用化に課題がある。
縮小投影露光装置は、投影レンズとウエハ面とで平面上の相対位置を変えて、ウエハ上へマスクパターンの転写を繰り返すものである。このため、例えば、上記液浸式において液体を固体にそのまま置き換えると、縮小投影レンズとウエハ面とで平面上の相対位置を変えることができなくなる。
本発明の目的は、縮小投影露光法を用いて、露光波長の半分より微細な回路パターンの半導体集積回路装置を精度良く、かつ、効率よく製造する手段を提供することである。
本発明の具体的な一つの目的は、縮小投影露光装置によりマスクに形成されたパターンを半導体ウエハ上のフォトレジストに露光する際に、投影露光パターン歪となる投影レンズの瞳面での理想的な波面との光路長差を低減し、投影レンズの実質的開口数を増加させて、通常実現できる以上に微細なパターンを半導体ウエハ上のフォトレジスト面へ精度よく露光する手段を提供することである。
【００１０】
本発明の具体的な一つの目的は、マスクに形成された回路パターンを半導体ウエハ上に形成するための縮小投影露光装置、半導体製造プロセス開発用マスクの開発コスト削減する手法を提供することである。また半導体縮装置を開発製造するユーザの投資、半導体集積回路の製造コストを削減し、効率良い半導体製造技術を提供することにある。
本発明の具体的な一つの目的は、半導体ウエハ上の絶縁膜、導電膜に回路パターンを形成する工程において、絶縁膜、導電膜の段差と微細な回路パターン形成の課題を解消し、露光光の波長より微細な回路パターンを精度よく形成する手法を提供することである。
本発明の具体的な一つの目的は、液侵露光における微小な泡の発生、液温変化などの問題やレジスト材料、現像液などの制約を解消し、回路パターン形成プロセスの開発コストを削減する手法を提供することである。
本発明の具体的な一つの目的は、新規の集積回路の開発において、集積度の増加に伴う回路パターンの微細化、投影露光による転写パターンの歪補正による設計開発工数増加を削減する手法を提供することである。
本発明の具体的な一つの目的は、微細な集積回路パターン形成に対して位相シフトマスクの代わりに遮光マスクを適用可能とすることで、マスク製作コスト削減する手法を提供することである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、集積回路パターンを形成したマスク、マスクの集積回路パターン面に接触させたマスクカバー、半導体ウエハ上のフォトレジスト面に接触させたウエハカバーを用い、縮小投影露光法により、半導体ウエハ上のフォトレジスト面に回路パターンを露光するものである。露光光は、マスクを照明し、マスクカバー、縮小投影露光装置の投影レンズ、ウエハカバーを透過して、半導体ウエハ上のフォトレジストを露光させる。ウエハカバーを除去して、フォトレジストを現像し、半導体ウエハ上に回路パターンを形成する。
【００１２】
また、本発明は、厚さ限定し、マスクの集積回路パターン面に接触させた透明マスクカバーを設け、縮小投影露光法により、収差を低減させて半導体ウエハ上のフォトレジストに集積回路パターンを露光し、精度良い転写パターンを形成するものである。
また、本願において開示される発明のうち、他のものの概要を簡単に説明すれば、次のとおりである。
本発明は、フォトレジスト面に接触した透明液体から成るウエハカバー、ガラスの投影レンズカバーを設けた縮小投影露光装置であり、マスクの集積回路パターンを半導体ウエハ上のフォトレジストに露光する装置である。露光光は、マスクを照明して、縮小投影露光装置の投影レンズ、投影レンズカバー、ウエハカバーを透過し、前記半導体ウエハ上のフォトレジスト面に結像し、露光する機能を備えた装置である。
また、本発明は、縮小投影露光法を用い、従来マスクを流用して半導体ウエハ上で追加縮小した回路パターンを形成するものである。追加縮小する手法は、マスクまたはウエハの少なくとも一方を光軸方向に移動する手段、または縮小投影露光装置の投影レンズの一部である補正レンズを光軸方向に移動する手段を用いる。追加縮小して良好なパターン形成するため、フォトレジスト面に接触させたウエハカバーを用いる。露光光は、マスク、縮小投影露光装置の投影レンズ、ウエハカバーを透過し、半導体ウエハ上のフォトレジスト面にマスクの集積回路パターンを結像させ、露光するものである。
また、本発明は、マスクに形成した集積回路パターンを半導体ウエハ上のフォトレジストに露光するため、次の第一の機能と第二の機能と両方備えた縮小投影露光装置である。
【００１３】
第一の機能は、フォトレジスト面に接触させたウエハカバーを用い、半導体ウエハ上のフォトレジストを露光する機能である。露光光は、マスク、縮小投影露光装置の投影レンズ、ウエハカバーを透過し、フォトレジスト面に結像する。
【００１４】
第二の機能は、上記ウエハカバーを用いないで半導体ウエハ上のフォトレジストを露光する機能である。露光光は、マスク、縮小投影露光装置の投影レンズを透過し、フォトレジスト面に結像する。
また、本発明は、縮小投影露光装置の露光光の光束がマスクの回路パターンの方向性と周期性に対応してマスク面を斜め照明する手段とフォトレジスト面に接触させたウエハカバーとを併用するものである。露光光は、マスクを照明して、縮小投影露光装置の投影レンズ、ウエハカバーを透過し、半導体ウエハ上のフォトレジスト面にマスクの集積回路パターンを結像し、露光する。ウエハカバーの媒質中で実質的に露光波長が短波長化し、斜め照明による超解像効果と相乗させ、露光光の波長の半分より微細なパターンの形成を可能とする。
また、本発明は、フォトレジスト面に接触させたウエハカバーを用いる回路パターンの形成工程とウエハカバーを用いない工程の両方を含む半導体装置の製造方法である。ウエハカバーを用いた回路パターンの形成工程では、露光光がマスクを照明して、縮小投影露光装置の投影レンズ、ウエハカバーを透過し、半導体ウエハ上のフォトレジスト面にマスクの回路パターンを結像させて露光し、ウエハカバーを除去後、フォトレジストを現像することにより、半導体ウエハ上に回路パターンを形成する。ウエハカバーを用いない回路パターンの形成工程では、露光光がマスクを照明して、縮小投影露光装置の投影レンズを透過し、半導体ウエハ上のフォトレジスト面にマスクの回路パターンを結像させて露光し、フォトレジストを現像して、半導体ウエハ上に回路パターンを形成する。
また、本発明は、回路パターンの位相シフトマスクとフォトレジスト面に接触させたウエハカバーを用い、縮小投影露光法により、半導体ウエハ上に回路パターンを転写するものである。位相シフトマスクによる位相差光の効果と、ウエハカバー媒質中で実質的に露光波長が短くなった効果を相乗させて、露光波長の半分以下の微細な回路パターンの形成を実現させる。
位相シフトマスクは、マスクを透過する露光光の部分的位相を反転させ、その干渉を利用し、転写パターンの解像度を向上させたマスクである。露光光は、マスク、縮小投影露光装置の投影レンズ、ウエハカバーを透過し、半導体ウエハ上のフォトレジスト面にマスク透過光の位相差による干渉を利用して集積回路パターンを結像させて露光する。ウエハカバーを除去後、フォトレジストを現像することにより、半導体ウエハ上に回路パターンを形成する。
また、本発明は、集積回路パターンを形成したマスクの回路パターン面へ斜め照明の露光とフォトレジスト面に接触させたウエハカバーとを併用し、縮小投影露光装置により、半導体ウエハ上に回路パターンを転写するものである。マスクの回路パターン面へ斜め照射露光する手段は、マスクの回路パターンの方向性と周期性に対応して最適化した角度だけ傾けてマスクの回路パターン面を照明する。
ウエハカバー媒質中で実質的に露光波長が短波長化し、露光光の斜め照射手法とウエハカバーとの相乗により、マスク自体に位相差を設けなくても、光露光による限界に近い微細な回路パターンの形成を実現する。露光光は、マスク、縮小投影露光装置の投影レンズ、ウエハカバーを透過し、フォトレジストを露光させる。ウエハカバーを除去後、フォトレジストを現像することにより、半導体ウエハ上に回路パターンを形成する。
また、本発明は、半導体ウエハの主面に形成した絶縁膜を化学機械研磨法または化学機械研削法を用いて表面平坦化し、フォトレジスト面に接触させたウエハカバーを用い、集積回路パターンを形成したマスクと縮小投影露光装置により、フォトレジスト露光して、半導体ウエハ上の絶縁膜を堀込み加工するものである。露光光が、マスクを照明し、縮小投影露光装置の投影レンズ、ウエハカバーを透過して、半導体ウエハのフォトレジストを露光する。ウエハカバーを除去後、フォトレジストを現像して、エッチングマスクとし、絶縁膜の堀込みパターンを形成する。絶縁膜段差の影響が少なく、精度良い堀込みパターンが形成できる。
また、本発明は半導体ウエハの主面に形成した導電膜またはその下層膜を化学機械研磨法または化学機械研削法を用いて表面平坦化した後、フォトレジスト面に接触させたウエハカバーを用い、集積回路パターンを形成したマスクと縮小投影露光装置により、フォトレジスト露光して、半導体ウエハ上の導電膜の回路パターン加工するものである。露光光が、マスクを照明し、縮小投影露光装置の投影レンズ、ウエハカバーを透過して、半導体ウエハのフォトレジストを露光する。ウエハカバーを除去後、フォトレジストを現像して、エッチングマスクとし、導電膜の回路パターンを形成する。導電膜段差の影響が少なく、精度良い回路パターンを形成する。
また、本発明は、縮小投影露光装置の投影レンズ開口数が１以上と仮定し、露光光波長が１９３ｎｍ、１５７ｎｍなどの個々の波長に対応させて最小寸法の回路パターンを設計したマスクとフォトレジスト面に接触させたウエハカバーを用い、マスクに形成された集積回路パターンを縮小投影露光装置により、半導体ウエハ上に回路パターンを転写するものである。
マスク設計に利用した縮小投影露光装置と露光光の波長が同じを装置用い、露光光がマスク、縮小投影露光装置の投影レンズ、ウエハカバーを透過し、半導体ウエハ上のフォトレジストを露光する。ウエハカバーを除去後、フォトレジストを現像することにより、半導体ウエハ上に回路パターンを形成する。
また、本発明は、従来の集積回路の回路パターンデータからコンピュータ処理の方法が事前設定可能なデータ変換処理により得られる回路パターンのマスクとフォトレジスト面に接触させたウエハカバーを用い、集積回路パターンを形成したマスクと縮小投影露光装置により、半導体ウエハ上に回路パターンを形成するものである。
【００１５】
従来の集積回路の回路パターンデータは、投影レンズ開口数１以下の縮小投影露光装置により、半導体ウエハ上のフォトレジストに露光してパターン形成できる寸法の回路パターンから構成される集積回路チップの回路パターンデータである。ウエハカバーを用いた回路パターンの形成に適した集積回路パターンのマスクは、従来の回路パターンデータをコンピュータ上に設定したデータ変換処理により、作成する。露光光は、マスク、縮小投影露光装置の投影レンズ、前記ウエハカバーを透過し、前記半導体ウエハ上のフォトレジストを露光させ、前記ウエハカバーを除去後、前記フォトレジストを現像することにより、半導体ウエハ上に回路パターンを形成する。
また、本発明は従来、位相シフトマスクと縮小投影露光装置とにより、微細回路パターンを形成していたものを、遮光マスクとフォトレジスト面に接触させたウエハカバーを用いて露光する方式に切り替えて微細回路パターンを形成するものである。
従来の位相シフトマスクを形成する元になった集積回路チップの回路パターンデータから透過光に位相差を設けないマスクとする処理により得られる回路パターンのマスクを作成する。露光光は遮光マスク、縮小投影露光装置の投影レンズ、ウエハカバーを透過し、半導体ウエハ上のフォトレジストを露光する。ウエハカバーを除去後、フォトレジストを現像し、半導体ウエハ上に回路パターンを形成する。
【発明の効果】
【００１６】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
マスクの回路パターン面にマスクカバー、半導体ウエハのフォトレジスト面にウエハカバーを設け、マスクと縮小投影露光装置により、半導体ウエハ上のフォトレジストに露光することにより、縮小投影露光の収差問題を抑制し、半導体ウエハへ転写される回路パターンの精度を向上させる。
また、位相シフトマスク露光や斜め照射露光などの超解像露光手法とフォトレジスト面に接触させたウエハカバーを併用して露光する手法である。前者がマスク面での超解像露光手法による改善と、後者がウエハカバー中の露光光波長が実質的に短くなることによるウエハ面で改善との相乗効果により、露光波長の半分より微細なパターン形成を得る効果がある。
ウエハ上のフォトレジスト面に接触させたウエハカバーと縮小投影レンズとの間に微小ギャップを設けることで、縮小投影レンズとウエハ面との平面上の移動が可能となる。ウエハカバーは、投影レンズの開口数を増加させる。ウエハカバーを用いた縮小投影露光法は、開発に最もコストがかかる投影レンズへの影響が少なく、縮小投影露光装置の開発コストを大幅に抑制させる効果がある。
ウエハカバーを用いる露光とウエハカバーを用いない露光は、投影レンズの共用となり、露光装置のユーザ側の投資を削減させる。半導体集積回路装置の製造コストを削減させる効果がある。
また、半導体ウエハ上の絶縁膜の平坦化プロセスとウエハカバーを用い、マスクの回路パターンを縮小投影露光することにより、同じ露光波長、投影レンズ、フォトレジストを利用しても、光露光波長より微細な絶縁膜の開口パターンを精度よく形成させる効果がある。
また、半導体ウエハ上の導電膜の平坦化プロセスとウエハカバーを用い、マスクの回路パターンを縮小投影露光することにより、同じ露光波長、投影レンズ、フォトレジストを利用しても、光露光波長より微細な導電膜の回路パターンを精度よく形成させる効果がある。
また、従来の縮小投影露光装置の投影レンズでは限界に近い微細な回路パターンを有する集積回路マスクを流用して、さらに縮小された集積回路パターンを半導体ウエハ上に転写するものである。その結果、半導体集積回路装置の開発、製造コストを削減させる効果がある。
また、半導体集積回路装置の新規プロセス開発に用いる集積回路パターンデータに関し、それまでに開発済みの集積回路パターンデータを利用することにより、半導体設計開発工数を削減できる効果がある。回路パターンの微細化に伴って、投影露光歪が増加するが、ウエハカバーを用いた露光法では、これを抑制させることができる。このため、マスクデータ作成処理の簡略化だけでなく、マスクパターンの近接効果補正を少なくさせることが可能であり、マスク描画時間短縮、マスク検査の容易化により、パターン転写精度が向上した集積回路マスクが簡単に作成できる効果がある。その結果、集積回路装置の製造コストを削減する効果がある。
【００１７】
従来の液侵露光においては、半導体ウエハのフォトレジストを液侵状態にするため、レジスト材料、現像液などに制約がある。ウエハカバー露光方式では、フォトレジストを液侵状態にしなくても良く、従来のフォトレジストがそのまま利用できるので、半導体集積回路の製造プロセスの開発コストを削減させる効果がある。
また、ウエハカバーが複数の半導体ウエハのフォトレジスト面へ異物による欠陥の転写を防止させる構造としたことにより、半導体集積回路装置の製造歩留りを向上させる効果がある。
また、従来位相シフトマスクを適用した半導体集積回路の製造工程において、これを遮光マスクに置き換え、ウエハカバーを用いた露光方法とすることで、半導体製造コストを削減させる効果がある。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例である半導体集積回路装置の製造に用いるマスク、縮小投影露光装置、半導体ウエハの全体構成図の一例を示している。
【図２】光学設計した縮小投影レンズとマスクの回路パターン面にマスクカバーを設けた時の配置図とレイトレーシング法による光束のプロット図である。
【図３】光学設計した縮小投影レンズにマスクカバーを設けない時の波面収差である。
【図４】マスクカバーの厚さに対する縮小投影レンズの波面収差を導出した評価データである。
【図５】マスクカバー厚さと、マスク面と結像面位置を光軸方向に位置を最適化した波面収差である。
【図６】図１に装着されるマスク、半導体ウエハおよびウエハカバーのローダ部の説明図である。
【図７】マスク面への斜め照明とウエハカバーを併用した露光方法の説明図である。
【図８】縮小倍率の追加変更とウエハカバーを用いた露光方法の説明図である。
【図９】マスクカバーを用いたマスクの一例の全体平面図と断面図である。
【図１０】マスクカバーを用いたマスクの工程フロー説明図である。
【図１１】回路の設計工程を説明するための工程フロー図である。
【図１２】従来集積回路データのルール変換とウエハカバーを用いた露光方法の説明図である。
【図１３】従来集積回路データのルール変換とウエハカバーを用いた露光方法の説明図である。
【図１４】半導体装置の製造工程におけるフォトリソグラフィ工程のフローチャートである。
【図１５】本実施例の半導体装置のゲートパターン形成フローチャートである。
【図１６】本実施例の半導体装置の絶縁膜パターン形成フローチャートである。
【図１７】本実施例の半導体装置の導電膜パターン形成フローチャートである。
【図１８】本実施例の半導体装置の導電膜パターン形成フローチャートである。
【図１９】ウエハカバーを用いた露光とウエハカバーを用いない露光による半導体装置の説明図である。
【符号の説明】
【００１９】
図１：
ＥＸＰ  縮小投影露光装置
Ｅ１  光源
Ｅ２  ミラー
Ｅ３  コンデンサレンズ
Ｅ４  マスキングブレード
Ｅ５  アライメント機構部
Ｅ６  マスク用ＸＹＺ駆動ステージ
Ｅ７  縮小投影レンズ
Ｅ８  ウエハ用ＸＹＺ駆動ステージ
Ｅ９  倍率校正、フォーカス校正用センサ
Ｍ１  マスク
Ｍ２  マスクカバー
Ｗ１  半導体ウエハ
Ｗ２  ウエハカバー
図２：
(a)  マスクパターン面
(b)  マスクカバー
(c)  投影レンズ
(d)  結像面
図６：
Ｍ１  マスク
Ｅ７  縮小投影レンズ
Ｗ１  半導体ウエハ
Ｗ２  ウエハカバー
Ｅ１１  ウエハローダ
Ｅ１２  ウエハカバーローダ
Ｅ１３  マスクローダ
図７：
Ｍ１  マスク
Ｅ７  縮小投影レンズ
Ｗ１  半導体ウエハ
Ｗ２  ウエハカバー
Ｗ３  フォトレジスト
Ｂ１  斜め照明光
Ｂ２  ０次回折光
Ｂ３  -１次回折光
図８：
Ｍ１  マスク
Ｅ７  縮小投影レンズ
Ｅ８  ウエハ用ＸＹＺ駆動ステージ
Ｗ１  半導体ウエハ
Ｗ２  ウエハカバー
Ｗ４  追加縮小露光による半導体チップ
Ｗ５  通常縮小露光による半導体チップ
図９：
Ｍ１  マスク
Ｍ２  マスクカバー
Ｍ３  遮光金属膜
Ｍ４  転写倍率計測パターン
Ｍ５  レチクルアライメントマーク
Ｍ６  チップアライメントマーク
Ｍ７  フォーカス合せパターン
Ｍ８  転写用回路パターン
Ｍ９  製品名、工程名、バーコード他マスクＩＤ
図１０：
Ｍ１  マスク
Ｍ２  マスクカバー
Ｍ１１  レジスト
Ｍ１２  クロム膜
Ｍ１３  石英ガラス基板
ＭＰ１  レジスト塗布工程
ＭＰ２  電子ビーム露光、現像工程
ＭＰ３  クロムエッチング、レジスト除去工程
ＭＰ４  カバーガラス
ＭＰ５  反射防止膜塗布工程
ＭＰ６  カバーガラス貼り合せ工程
図１９：
Ｍ１  マスク
Ｅ７  縮小投影レンズ
Ｗ１  半導体ウエハ
Ｗ２  ウエハカバー
Ｅ８  ウエハ用ＸＹＺ駆動ステージ
【発明を実施するための最良の形態】
【００２０】
本実施の形態を詳細に説明する前に、本実施の形態における用語の意味を説明すると次の通りである。
半導体ウエハとは、半導体装置の製造に用いるシリコンその他の半導体単結晶基板、サファイア基板、ガラス基板その他の絶縁、反絶縁または半導体基板等、並びにそれらの複合的基板であり、絶縁層、エピタキシャル半導体層、その他の半導体層および配線層などを形成して集積回路を形成するものとする。また、基板表面の一部または全部を他の半導体、例えばシリコン−ゲルマニウム（ＳｉＧｅ）等にしても良い。
また、マスクとは、フォトマスクおよびレチクル等のような露光原版を含むものとし、マスク上に光を遮蔽するパターンや光の位相を変化させるパターンを形成したものとする。また、ハーフトーン型位相シフトマスクは、位相シフトマスクの一種で透過率が１％以上、４０％未満で、それが無い部分に対し、透過光の位相を反転させるハーフトーンシフタ膜を有するものである。
また、縮小投影露光装置とは、マスクに形成された回路パターンを半導体ウエハなどの試料表面に形成したフォトレジストを露光するための装置である。ここでは、投影レンズとウエハ面とで平面上の相対位置を連続して変える（スキャナー）、または短時間のステップアンドリピートして変える（ステッパ）である。露光装置の光源は、例えばｉ線（波長３６５ｎｍ）、ＫｒＦ（波長２４８ｎｍ）、ＡｒＦ（波長１９３ｎｍ）またはＦ2ガスレーザ光（波長１５７ｎｍ）等のような露光光を放射することが可能な単色光源である。露光光は、波長により、紫外光、遠紫外光、真空紫外光などと呼ばれているものである。
以下の実施例においては便宜上その必要があり、複数に分割して説明する。特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。以下の実施例において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。
【実施例１】
【００２１】
実施例１は、集積回路パターンを形成したマスクと縮小投影レンズを利用して半導体ウエハ上のフォトレジスト面へ回路パターンを露光するためのマスク、縮小投影露光装置、および集積回路パターンの形成手法に関するものである。
第一の発明は、集積回路パターンを形成したマスク、マスクの集積回路パターン面に接触させたマスクカバー、半導体ウエハ上のフォトレジスト面に接触させたウエハカバーを用い、縮小投影露光法により、半導体ウエハ上に回路パターンを露光する手法である。露光光は、マスクを照明し、マスクカバー、縮小投影露光装置の投影レンズ、ウエハカバーを透過して、半導体ウエハ上のフォトレジストを露光させる。露光後、ウエハカバーを除去、フォトレジストを現像し、半導体ウエハ上に微細な回路パターンを形成させる。
図１は、半導体集積回路装置の製造に用いるマスク、縮小投影露光装置、半導体ウエハの全体構成図の一例を示している。マスクには、回路パターン面に接触させたマスクカバーと半導体ウエハには、フォトレジスト面に接触させたウエハカバーを設けている。縮小投影レンズ端とウエハカバーとの間に微小ギャップを設けてある。この縮小投影露光法により、露光光の波長より微細な回路パターンが形成できるようにした。
最初に図１に示したマスクカバーに関して、特許第３１２０４７４号との違いを説明し、続けて本発明の特徴を説明する。
特許第３１２０４７４号に記載された方式においては、マスクの回路パターン面と縮小投影レンズとの間に厚い高屈折率の透明媒体を設けると転写パターンの歪が増し、転写できる回路パターンの解像度が劣化する問題があった。特に露光光の波長よりも微細な回路パターンの場合、精度不足となり、波面収差の問題があることが判明した。即ち、公知例となる特許第３１２０４７４号は、マスクの回路パターン面と縮小投影レンズとの間に厚い高屈折率媒質を設けた場合の波面収差を考慮していなかった。
転写パターン歪の問題解決のため、本発明者は、位相シフト手段となるガラス基板と遮光パターンを形成したマスク基板とを重ねて設けた場合の波面収差の解析を行った。本発明者は、マスクの回路パターン面と縮小投影レンズとの間に屈折率が１より大きい媒質のマスクカバーを設けた場合の波面収差は、マスクの回路パターン面、縮小投影レンズ、結像面の光軸方向位置を微調整すると大幅に減少することを発見した。
また、本発明者は、マスクカバーの材質として合成石英ガラスを用いた時、マスクカバーを今回の縮小投影レンズでは０．３ｍｍ程度とすれば、従来予測と違ってマスクカバーを設けない場合よりも波面収差が減少することを見出した。
さらに、本発明者は、露光波長、開口数、収差が同じ縮小投影レンズを用いた場合であっても、ウエハのフォトレジスト面にウエハカバーを用いる露光法により、転写された回路パターンの解像度が向上することを見出した。
以下、本発明の根拠に関して、図２から図５を用いて説明する。
図２は、光学設計した縮小投影レンズとマスクの回路パターン面に屈折率が１より大きい媒質のマスクカバーを設けた時の配置図とレイトレーシング法による光束のプロット図である。光学設計した縮小投影レンズは、波長λが２４８ｎｍのKrF（クリプトンフロライド）エキシマレーザを用い、開口数０．７５である。マスクカバーは、材質として、合成石英ガラスを用い、マスクの回路パターン面に接触配置して、その厚さを変えられるようにした。
図３は、光学設計した縮小投影レンズにマスクカバーの厚さが０ｍｍ、即ち、マスクカバーを設けなかった時の波面収差である。この波面収差は、縮小投影レンズの射出瞳面に形成した理想的な参照波面との光路長差であり、結像面からレンズをみた画角全体に対する光路長差を示している。取り扱いを簡単にするため、波面収差として、ｒｍｓ値を用いる。設計した投影レンズは、図３に示したように、ｒｍｓ値が０．００１７λまで小さく追い込むことに成功した投影レンズである。これにより、投影レンズの意味ある評価できるようにした。
上記の縮小投影レンズを用い、マスクのパターン面に２．３ｍｍ（０．０９インチ）厚の合成石英基板からなるマスクカバーを設けた時、マスクカバーを含む縮小投影レンズの波面収差は、ｒｍｓ値が０．３３１４λとなった。この値は、マスクカバーを設けなかった場合を基準とすると約２００倍に激増した。
本発明者は、縮小投影レンズとマスクカバーがこのような大きい波面収差の状態となると、投影像パターンがボケ状態となり、パターン形成できないことを確認した。
同じ材質、厚さのマスクカバーと縮小投影レンズを用い、マスク面と結像面位置を光軸方向に位置を補正し最適化すると、マスクカバーを含む縮小投影レンズの波面収差は、ｒｍｓ値が０．００８９λまで減少した。本発明者は、同一縮小投影レンズを用いても、マスク面と結像面位置を光軸方向に位置を補正し、最適化すれば激減することを見出した。
図４は、マスクカバーの厚さに対して、設計した縮小投影レンズの波面収差の変化を調べたものである。マスクカバーの材質は、屈折率１．４７の合成石英ガラスである。波面収差は、マスクカバーを設ければその厚さに依存して激増する。図４に示したように、マスク面と結像面位置を光軸方向に補正し、最適化した場合、その波面収差は、マスクカバーの厚さに依存して変化した。
縮小投影レンズとマスク位置、ウエハ位置を光軸方向に調整し、最適化した場合の波面収差は、縮小投影レンズをブラックボックスとして扱う従来方式では予測できない結果である。上記した点について記載した論文、特許は本発明者の知る限りない。
本発明者は、マスクカバーの厚さが、０．１ｍｍから０．６ｍｍとし、マスク面と結像面位置を光軸方向に位置を補正して最適化すれば、マスクカバーを設けなかった時より小さくなることを見出した。マスクカバーの厚さが０．３ｍｍの時、縮小投影レンズの波面収差は、図５に示すように、ｒｍｓ値が０．０００８λである。
【００２２】
縮小投影光学システムでは、マスク上の一点から出た光がウエハ上のフォトレジスト面の一点に結像する。結像投影光学系においては、マスク面である物面とウエハ面である結像面とは、投影レンズを挟んで一対一に対応する。仮に、ウエハ面から光を照射するならば、光束は最短距離となる光路パスを逆に進み、マスク面の対応箇所に結像する。
上記の検討から、本発明者は、マスクの回路パターン面でなく、ウエハ上のフォトレジスト面へウエハカバーを付加することで、縮小投影レンズを利用してフォトレジスト面へ露光するとパターン転写の解像度が向上することを見出した。
【００２３】
本発明の最も効果のある形態は、上記の発見を元に、集積回路を形成したマスクから、フォトレジストまでの露光光の経路に、縮小投影露光レンズの他にマスクカバー、ウエハカバーを設け、マスク、縮小投影露光レンズと半導体ウエハの光軸方向位置を最適化調整して、微細な回路パターンの精度よい転写を実現するものである。
上記手法は、縮小投影レンズ端とウエハ面との間全体を液体で満たした液侵露光装置と異なる。縮小投影レンズ端とウエハ面との間全体を屈折率が１より大の媒質で満たす必要がないことに特徴がある。縮小投影露光装置としては、投影レンズとウエハ面と平面上でその相対位置を変えられることが不可欠であり、縮小投影レンズ端とウエハカバーとの間に狭小ギャップを設けた。
【００２４】
発明の実施形態としては、フォトレジスト面上に所定の厚さのウエハカバーを設けることで、転写パターンの解像度を向上させることができる。以下に、図１に示した実施例１の縮小投影露光装置とウエハカバーについて詳細に説明する。
縮小投影露光装置は、縮小比５：１のステッパを改造したものである。マスクＭ１は、実際の集積回路パターンの約５倍に拡大された回路パターン原画が形成されたレチクルである。本明細書では、このレチクルをマスクと記す。
縮小投影露光装置の光源Ｅ１は、例えばｉ線（波長３６５ｎｍ）、ＫｒＦ（波長２４８ｎｍ）、ＡｒＦ（波長１９３ｎｍ）またはＦ2ガスレーザ光（波長１５７ｎｍ）等のような露光光を放射することが可能な単色光源である。光源Ｅ１から放射された露光光は、ミラーＥ２およびコンデンサレンズＥ３を介してマスクＭ１に照射され、さらにマスクカバーＭ２を透過して縮小レンズＥ７とウエハカバーＷ２を通じて半導体ウエハＷ１の主面（デバイス形成面）のフォトレジストに照射されるようになっている。マスクＭ１は、その第１主面を半導体ウエハＷ１側に向けた状態で置かれ、前記第１主面に接触し、露光光に対して透明なマスクカバーＭ２が設けられている。
半導体ウエハＷ１は、ＸＹＺステージＥ８上に載置されている。この半導体ウエハＷ１の主面には、露光光に対して感光性を有するフォトレジストが形成されている。このフォトレジスト面に接触させたウエハカバーＷ２が設けられている。ウエハカバーは、屈折率が高い材質が望ましい。ウエハカバーＷ２は、露光光に対して実質的に透明なマスクの基板材料である合成石英ガラス（１ｍｍ厚、屈折率が１．４７）を用いた。投影レンズの結像面側のレンズ端面とウエハカバーとのギャップは、１００ミクロンとした。ウエハカバーは、投影レンズの結像面側のレンズ端面からフォトレジスト面まで、９０％以上となる光路長の厚さとなった。投影レンズの結像面側のレンズ端面からフォトレジスト面までの光路長に対し、ウエハカバーの厚さを増す程、転写パターンの解像度向上の大きい効果を得ることができる。投影レンズの結像面側のレンズ端面とウエハカバーとのギャップは、窒素ガスなどを充填し、ガス圧を検出するようにした。これにより、ギャップの幅の変動を抑制するようにした。
【００２５】
図６は、図１に装着されるマスク、半導体ウエハおよびウエハカバーのローダ部を示したものである。マスクカバーは後述するようにマスクと一体化してあり、マスクローダは１箇所である。半導体ウエハは、１枚だけでなく多数枚露光処理する必要がある。
一部の半導体ウエハ上のフォトレジストに付着した異物が他の半導体ウエハの露光に影響しないように、半導体ウエハとウエハカバーはそれぞれ独立したローダ部を設けた。１枚のウエハカバーに複数枚数のウエハ接触させるようにすると、フォトレジスト、微小異物がウエハカバーに付着し、他のウエハへ転写欠陥の要因となる。
そこで、ウエハカバーは、１枚の半導体ウエハのフォトレジストに接触させ、露光処理すれば、直に洗浄クリーニングできるように、ウエハの露光処理と独立して露光装置へロードとアンロードできるようにした。
半導体ウエハとウエハカバーは、別々のローダから搬送アームにて、露光ステージに一体化して移載される。ウエハカバーは、半導体ウエハより外形寸法を大きくした。ウエハカバーは、露光前にウエハのフォトレジスト面に接触させ、共に露光ステージ上で、投影レンズと反対側から真空チャックにより保持するようにした。
【００２６】
ウエハカバーは、真空チャックを用いないで、半導体ウエハのフォトレジスト面に少量の純水を滴下し、ウエハカバーを密着し、ウエハと一体として扱うようにしてもよい。
半導体ウエハ上のフォトレジストに付着した異物が他の半導体ウエハの露光に影響しないようにすることは、液侵露光方式を採用する場合にも不可欠なアイデアである。本発明の露光装置は、ウエハカバーとして、純水を用いる液侵露光装置としても露光できるようにした。液侵露光装置としては、透明液体を投影レンズに直接接触状態として使用すると、投影レンズ表面に異物が付着することが分った。さらに、投影レンズ表面に付着した異物をクリーニング除去する手段を導入すると、液侵露光の際に透明液体中の泡の発生要因となることが分った。
この対応手段として、透明液体をウエハカバーとする場合、投影レンズの結像面側にレンズカバーを設けた。このレンズカバーは、投影レンズと同じ材質の合成石英を用い、簡単に取り換え交換できるようにした。
【００２７】
マスクの回路パターンの方向性と周期性に対応して、露光光を分割し、斜め照明すると共に半導体ウエハのフォトレジスト面へウエハカバーを設け、縮小投影露光できるようにした。図７に示すように、分割した一方の露光光は、マスクの回路パターン面を斜め照明し、縮小投影レンズ、ウエハカバーを透過して、前記ウエハ上のフォトレジスト面に結像し、露光する。
露光光を斜めに照明する方式は、マスクのパターンの方向性と周期性に対応して、斜め照明の角度を変える。斜め照明の角度は、光学系光軸から偏芯した位置に２個または４個の開口部を持つ特殊な絞りを照明光学系中に挿入し、光軸中心からの開口部の位置を変えて実現した。斜め照明光することで、マスクの回路パターンで生じた０次回折光、＋１次回折光、-１次回折光の方向も変化する。
図７に示すように、分割した一方の露光光は、露光光は、マスク面を斜め照射し、０次回折光と＋１次回折光により結像を得るようにしている。この斜め照射方式は、マスクの回路パターンがｘ方向またはｙ方向に均一に並んでいるときに、有効である。
マスクの回路パターン面への露光光の照明角度の変更手段とウエハカバー手段とを併用することにより、ウエハカバー媒質中で露光光の波長が短くなり、露光光の波長より微細な回路パターンの精度良い形成を可能とした。
【００２８】
マスク面を照明する露光光の光軸の中央部を円形状に遮蔽し、リング状の露光光を利用できるようにした。これにより、上記の斜め照明において、４５度方向の回路パターンの解像度が劣化する問題を改善させた。
縮小投影露光装置の露光光がマスクの回路パターンに対応してマスク面を斜め照明し、ウエハカバーを透過して、前記ウエハ上のフォトレジスト面に結像することで、転写パターンの解像度向上を可能とした。
【００２９】
実施例１の縮小投影露光装置では、ウエハカバー厚に関して、ウエハカバー毎の変動、ウエハカバー上の位置による変動を計測する手段を設けた。ウエハカバー厚の計測用レーザを用い、フォトレジスト面とウエハカバー表面にレーザ光を斜め照射して、その反射光の位置を検出するようにした。
フォトレジスト面の代わりにフォトレジスト面に対応した前記縮小投影露光装置の所定の部位、また、ウエハカバー表面の代わりにウエハカバー表面に対応した縮小投影露光装置の所定の部位にレーザ光を斜め照射して、その反射光の位置を検出することで代用できる。
図８に示すように、マスクに形成された集積回路パターンを半導体ウエハ上のフォトレジスト面に転写する際、予め設定された縮小倍率での露光に追加して縮小倍率を０．５倍程度まで乗じた露光ができるようにした。縮小倍率の変更は、マスク、半導体ウエハを光軸方向移動させて実現した。縮小投影露光装置の投影レンズの一部を構成する補正レンズを光軸方向移動させても良い。前記の縮小倍率追加とウエハカバー露光により、従来露光装置用に準備したマスクをそのまま流用して、集積回路チップ全体が縮小した回路パターンを転写するための露光ができるようにした。
本発明の縮小投影露光装置は、半導体ウエハのフォトレジスト面にウエハカバーを設けた場合と設けない従来のウエハに対しても縮小投影露光できるようにした。即ち、マスクの回路パターン面と縮小投影レンズとウエハ面との光軸方向の位置を調整し、最適化して、ウエハ面にウエハカバーを設けた露光と設けない露光とができるようにした。ウエハ面にウエハカバーを設けた露光と設けない露光を実現する機能は、縮小投影レンズを構成するレンズの一部を光軸方向に位置を調整移動させてもよい。また、縮小投影レンズ系に別レンズ追加するようにしてもよい。
【００３０】
同一の半導体装置または同一系列の半導体装置の露光工程において、ラフパターンを転写するための露光工程と、ファインパターンを転写するための露光工程とで露光方法を使い分ける。ファインパターンは、高い寸法精度が要求されるパターンであり、露光光の波長よりも小さなパターンを半導体ウエハ上に転写する場合のパターンである。例えばＭＯＳデバイスのゲート電極パターンや半導体装置の配線パターンがこれに該当し、ウエハカバーを用いた縮小投影露光方法が適用できる。
また、ラフパターンは、ファインパターンに比べて高い寸法精度が要求されないパターンであり、露光光の波長よりも大きなパターンを半導体ウエハに転写する場合のパターンである。例えばＭＯＳデバイスのソースおよびドレイン用の半導体領域のパターンや活性領域（分離領域）のパターン等がこれに該当する。これらは、ウエハカバーを用いない従来の露光方法を適用することができる。
次に、実施例１のマスクについて詳細に説明する。図９は、実施例１のマスクの平面図と断面図である。図９に示すように、回路パターン面にマスクカバーのガラスＭ２が重ねて一体化してある。図９において、マスクＭ１を構成するマスクの基板は、例えば露光光に対して透明な平面四角形状の合成石英ガラス板からなり、第１主面とその反対面（裏面）側の第２主面とを有している。マスクの基板１の第１主面には、外周に縁取られた遮光帯Ｍ３を持つ転写領域Ｍ８がある。露光光を遮光する膜は、例えばクロム（Ｃｒ）等のような金属膜からなる。
露光においては、マスクＭ１と縮小投影レンズＥ７とウエハＷ１との間にマスクカバーとウエハカバーＷ２が光路上に存在し、それらの厚さの変動がマスクパターンの転写に影響する。このため、図９に示すマスク上の転写領域の周囲領域に、転写倍率計測パターンＭ４ａ、Ｍ４ｂとフォーカス合わせ用パターンＭ７を設けた。フォーカス合わせ用パターンＭ７はラインアンドスペースパターンを用い、光検出器（Ｅ９）により、検出器上に結像されるパターンのコントラストが最良となるようにした。前記光検出器（Ｅ９）は、前記ウエハ面またはウエハ面上と同一光軸面位置に設けている。
ウエハ上への露光前に、露光装置のステージＥ８に設置されている光検出器（Ｅ９）により、マスクに形成した転写倍率計測パターンＭ４ａ、Ｍ４ｂ、フォーカス合わせ用パターンＭ７の透過光がウエハのウエハカバーを透過した状態で検出する。マスクＭ１面の倍率決めの基準となるマークパターンＭ４ａ、Ｍ４ｂの位置座標は、光検出器（Ｅ９）により、マスク上での位置座標が既知の転写倍率計測パターンＭ４ａ、Ｍ４ｂに対応した光信号を検出し、レーザ干渉により高精度計測しているウエハステージ位置座標系を基準として計測した。前記のマークパターンＭ４ａ、Ｍ４ｂの位置座標を計測した時、マークパターン位置がステージ上の所定の位置になるようにマスク倍率を合わせ、マスク面、結像面を光軸方向に微移動して校正する。前記マスクとウエハを光軸方向に微移動させる機構を設けて転写倍率校正できるようにした。この校正は、マスク面、結像面を光軸方向に微移動する代わりに縮小投影レンズの一部を移動させても良い。
マスク、ウエハを光軸方向に微移動する機構、または前記縮小投影露光装置の投影レンズの一部を構成する補正レンズを光軸方向に微移動させる機構を設け、ウエハカバーを露光光が透過する際のウエハカバー厚さ変動による転写倍率補正と結像面位置補正を行うようにした。
露光光は、マスクカバー、ウエハカバーを透過して、前記ウエハ上のフォトレジスト面に結像するように露光できるようにした。露光後、ウエハカバーＷ２を取り除き、フォトレジストを現像して、マスクＭ１のパターンを半導体ウエハＷ１上に転写した。
【００３１】
縮小投影露光装置のコンデンサレンズＥ３とマスクＭ１との間の露光光の光路には、マスキングブレードＥ４が介在されている。マスキングブレードＥ４は、マスクＭ１の露光領域を選択するための機構部である。
【００３２】
縮小投影露光装置の光源Ｅ１、マスクＭ１、半導体ウエハＷ１との間の露光路には、アライメント機構部Ｅ５が介在されている。アライメント機構部Ｅ５では、マスクＭ１と縮小投影露光装置および半導体ウエハＷ１とのアライメント情報を光学的に読み取ることで検出する。
これらのパターンは、上記したマスキングブレードＥ４により、露光光を遮断し、ウエハ上に転写されない。
次に、マスクＭ１のチップアライメントマークＭ６とウエハ上に形成された位置合わせマークを検出し、重ね合せることによって、マスク上の回路パターンのウエハ上への重ね合せ精度を確保した。
図９のＭ５は、マスクＭ１と縮小投影露光装置または半導体ウエハとの位置合わせに用いるアライメントマークパターンである。マスクＭ１の第１主面の遮光帯領域Ｍ３に遮光帯の金属膜の一部を除去することで形成されている。
図９のＭ８は、転写領域Ｍ８と半導体ウエハＷ１に形成されている下地のパターンとの位置合わせに用いるアライメントマークパターンである。また、転写領域Ｍ８内には、半導体ウエハ上に形成して、次の工程で形成する回路パターンと重ね合わせするためのアライメントマークパターンを必要に応じて形成する。この理由は、半導体集積回路は、下層のマスクパターンに順に上層のマスクパターンをウエハ上で重ね合わせるのでなく、ある特定のパターン層に形成したマークに複数層のマスクパターンを重ね合わせているためである。
また、マスクＭ１の第１主面上において、上記遮光帯の外側の周辺領域には、転写領域対応したパターン情報領域Ｍ９が配置されている。このパターン情報領域Ｍ９には、例えば半導体装置の製品名、転写領域の露光工程名（適用工程名）、枝番号のようなパターン情報が記載されている。このパターン情報は、例えばクロム（Ｃｒ）等のような遮光性を持つ金属膜パターンで形成されており、その記載形式は、例えば英字、数字または記号等のように人が認識できる形式でも良いし、二値表記やバーコード等のように機械的に自動認識できる形式にしても良い。
【００３３】
次に、本実施例１のマスクＭ１の製造方法について説明する。図１０は、本実施例１のマスクＭ１の製造工程中におけるマスク１の要部断面を示した説明図である。
図１０のＭＰ１は、マスクＭ１の第１主面全面上に、例えばＣｒ等のような遮光膜をスパッタリング法等によって堆積した後に、その上に電子ビーム描画用のフォトレジストを塗布する工程である。
ＭＰ２は、マスクＭ１のフォトレジスト面に電子ビームを選択的に照射して集積回路転写用のパターンを描画し、現像処理を施してフォトレジストパターンを形成する工程である。
続いて、ＭＰ３は、フォトレジストパターンをエッチングマスクとしてマスクＭ１に対してエッチング処理を施し遮光膜をパターニングすることにより、マスクＭ１の第１主面上に遮光帯および回路パターン、アライメントマーク等を形成する工程である。このようにしてマスクＭ１を製造した後、マスク上の回路パターンの外観を検査する。マスク上に同一パターンがあれば、それらを比較し、無ければ、パターン形成の基の設計パターンデータと比較することで回路パターンの外観を検査する。
ＭＰ４は、マスクカバーを準備する工程である。特に図示しないが、マスクカバーに位相シフタパターンを設けておいても良い。
ＭＰ５は、マスクカバーの洗浄クリーニング、反射防止膜を設ける工程である。
ＭＰ６は、外観検査により、欠陥がなければ、反射防止膜を付けたマスクカバーを重ね、マスクカバー周辺部とマスクＭ１とを接着剤により固定する工程である。
マスクカバーは、従来ペリクルと呼ばれていた異物遮蔽膜の代用となる。マスクの回路パターンを覆うマスクカバーに付着した異物はクリーンエアーをブローして取り除くことができる。マスクカバー面とマスクパターン面までの距離の差により、小さな異物まで転写の影響があるが、ペリクルに比べ物理的強度あり、ブローして取り除くことが容易である。
【００３４】
前記のマスクの遮光膜としてクロム膜を用いたものであるが、これを、前記の位相を反転させるハーフトーン膜に置き換え、ハーフトーン膜部と膜開口部とで透過光の位相が反転させた位相シフトマスクに適用できる。ハーフトーン型の位相シフトマスクでは、ハーフトーン膜上に転写領域Ｍ８の周辺遮光部になど遮光膜を形成する必要がある。マスクカバーを用いた場合、遮光金属膜だけでなく、露光光に対して遮光性がある有機膜を用いることができる。
【００３５】
また、前記ハーフトーン型の位相シフトマスクだけでなく、隣接パターン間で透過光の位相を反転させた位相シフトマスク（オルタネイト型と呼ぶ）を用いても良い。その他、透過光の位相を反転による干渉の影を利用する広い意味での位相シフトマスクを用いも良い。位相シフトマスクにより、マスクの透過光に位相差を設け、ウエハカバーの効果により、露光光の波長より微細な回路パターンを精度良く半導体ウエハ上に形成することができる。
【００３６】
また、前記マスクの転写領域Ｍ８には、投影露光時の転写歪みを補正するためのＯＰＣ（光近接効果補正：Optical Proximity Correction）パターンを配置してもよい。ウエハカバーを用いた投影露光方式は、マスクパターンの転写歪みが従来方式に比べて小さい。比較的簡単なＯＰＣ処理で済ますことができ、補正に要するマスクの描画データ処理時間短縮、電子ビームなどを用いたマスクパターンの描画時間短縮、マスクパターンの検査容易化などにより、ＯＰＣパターンを有する先端製品のマスクの製作コストが低減できる効果がある。
【実施例２】
【００３７】
本実施例２は、半導体集積回路装置を製造するために、実施例１に示した露光に好都合なマスクとマスクの設計データの作成手法に適用したものである。
【００３８】
マスクを最も効率よく新規の半導体プロセス技術開発に利用する方式は、従来の縮小投影露光法を採用すればパターン形成が限界に近い、微細な回路パターンが形成されたマスクを流用することである。図８に示したように、従来の縮小投影露光装置とそのマスクとの組み合せにより設定されるパターン転写の縮小率をウエハカバー露光に対応した露光装置側でさらに高くすることが効率的である。
従来の縮小投影露光装置に使われている投影レンズを用い、単に縮小率を高くしても解像度は向上しない。本提案方式は、投影レンズの開口数を大きくでき、効果は大きい。この方式の最大のメリットは、新規集積回路装置の開発に際して、半導体製造プロセス技術開発のためのマスク費用が節約できることである。
ここで、従来の縮小投影露光装置として想定されるものは、露光光波長が１９３ｎｍまたは２４８ｎｍ、投影レンズ開口数が１以下である。
本発明のウエハカバー対応の縮小投影露光装置では、当初設定の縮小率の他に、追加して縮小率を可変とした機能を設けてある。露光装置で縮小率を可変とするため、図８に示すように、マスク、または半導体ウエハを光軸方向に可動手段を設けた。露光装置の投影レンズの一部を構成する補正レンズを光軸方向に可動するようにしても良い。これにより、マスクに形成された集積回路パターンを半導体ウエハ上のフォトレジスト面に転写する際、予め設定されている縮小倍率の他に、さらに０．５倍程度まで縮小倍率が変更できるようにした。
縮小投影レンズ自体の収差は、できるだけ小さくなるように、投影レンズ設計しておくことが必要である。液侵露光装置においても、上記の従来マスクを流用させるには、予め設定されている縮小倍率の他に、０．５倍程度まで縮小倍率が可変できるように改造することで、対応可能である。
露光装置側で追加縮小する機能は、半導体製品開発に必要なマスクの精度を緩くすることができ、新規にマスク製作する場合にも有効である。半導体装置の開発初期では、マスク製作技術が間に合わないので、既存のマスク技術でマスク製作し、マスク技術開発した後で、目標の精度で生産用マスク製作することができる。
以下、本実施例２における集積回路の設計工程からマスク製作のためのマスク設計工程までの流れを図１１により説明する。
【００３９】
集積回路のマスクデータは、図１１のマスク設計データの作成フローに一例を示すように、複数の段階を経て処理される。最終的に製造される製品の仕様により、システム設計、論理設計、回路設計およびレイアウト設計が行われる。
【００４０】
機能システム設計は、設計、製造および検査に必要な基本仕様を決める工程である。ここでは、機能システム仕様を基に、半導体装置の機能仕様が作成され、動作が詳細に設計される。機能記述言語や状態遷移図にて、例えば論理ブロックの機能レジスタ数、ビット数などのアーキテクチャを含む半導体装置の動作が定められる。
【００４１】
続く、論理設計は、論理シミュレーションを行い、論理ゲート等で表現する工程である。ここでは、システム設計データを基に、論理ゲート単位に具体化される。シミュレーションチェックにより論理誤りが訂正される。
【００４２】
続く、回路設計は、回路シミュレーションを行うことにより、回路構成素子で表現する工程である。ここでは、半導体装置の製造条件を基に、トランジスタなどのような素子の電気的特性などが設計される。これを基に、基本回路、回路セル、全体回路が設計される。
【００４３】
続く、レイアウト設計は、配線チェック、レイアウトルールチェックを行うことにより、回路パターンとして配置する工程である。ここでは、論理ゲートの配置、配線が行なわれ、設計マスクパターンデータが作成される。
【００４４】
このような工程を経て設計（ＳＦ）データが作成され、出力される（工程１０５）。作成されたマスク設計データは、たとえばＣＡＤ（Computer Aided Design）などのような計算機処理システムを用いて、配線のチェックおよびレイアウトのチェックなど、設計仕様チェックを行う。その後、作成されたマスク設計パターンデータは、カルマストリームフォーマット形式（ＳＦ（Stream Format）データ）などのような集積回路パターンの標準データ形式で出力される。
【００４５】
ＳＦデータとして出力されたマスク設計データは、図形データの重なり除去、基本図形除去、フィールド分割およびマスクパターン寸法補正などの各処理が施される。これらの処理の際に、マスク描画データへ変換するための設定条件は、マスク上へのパターン描画装置によって異なる。
【００４６】
現状、マスク描画データは、各マスク装置メーカのマスク描画装置の専用フォーマットとなっており、適用するマスク描画装置に合せて変換される。例えば、マスク描画装置として、米国ＥＴＥＣ社のＭＥＢＥＳがあり、この装置はラスター方式と呼ばれる描画方式で、マスクへの回路パターンの描画は、マスク設計データのアドレス寸法に近い寸法の電子ビーム照射のオンオフを繰り返すこと（微小スポットの電子ビームのオンオフ照射）により行われる。また、例えば（株）日立製作所のＨＬ８００では、ベクター方式と呼ばれる描画方式で、マスクへの回路パターンの描画は、マスクパターン設計アドレス単位に対応した可変寸法の電子ビームの照射により行われる。
【００４７】
マスク描画データは、マスク設計パターンデータに対して、マスク描画方式、描画装置によるデータフォーマットを合せて、マスク描画のための基本図形分解、フィールド分割などの描画データ変換、マスクパターン形成時の歪み補正変換および投影露光時の歪み補正するための光近接効果補正変換などの変換がなされる。
【００４８】
このようにして作成されたマスク描画データに基づいて、マスクへ回路パターンを描画することが可能となる。変換された複数のマスク描画データをマスク上に配置することにより、マスク上に回路パターン、集積回路テスト用パターン、マスクテストパターンおよび露光アライメントマークパターンなどを形成したマスクが製作される。
【００４９】
マスクを新規に製作する場合、実施例１で示した露光装置で最も効果的なマスクの回路パターンとしては、露光光波長が１９３ｎｍ、１５７ｎｍなど、投影レンズ開口数が１以上の第一縮小投影露光装置により、半導体ウエハ上のフォトレジストに露光してパターン形成できる寸法の回路パターンを要部とする集積回路パターンである。この集積回路パターンを形成したマスクを用い、実施例１で開示した露光装置にて、微細な回路パターンの転写が実現できる。
【００５０】
上記のマスクは、露光光の波長より微細な回路パターンを含み、従来マスクに比べて投影露光の際に生じる転写パターンの歪を補正するためのマスク上の回路パターンに追加された近接効果補正（ＯＰＣ）パターンが少なくできる。
上記したようにマスク設計パターンデータまで、新製品の開発には、回路の高集積化と共に膨大な回路設計の工数が掛かる。そこで、実施例１で示したウエハカバー露光方式で用いるマスクは、高集積化に対して効率良いことが必要である。
【００５１】
マスクを新規に製作する場合においても、従来の集積回路チップの回路パターンデータを利用し、計算機による演算処理によって作成した集積回路パターンデータを利用する方法が有効である。図１１に示した目的とするマスクの集積回路パターンデータを全て始めから作成するのでなく、それまでの回路設計資産である集積回路チップの回路パターンデータを利用する。目的とするマスクは、マスク上で縮小されたそれまでの複数の回路パターンデータと新規の回路パターンデータとを統合して作成する。ウエハカバー露光用のマスクは、例えばマスク製造メーカに製作依頼することで入手できる。
マスクの新規製作が簡単に済ますには、従来の縮小投影露光装置によって形成できた集積回路チップの回路パターンデータからルールに従ったデータ変換処理により目的とする集積回路チップの回路パターンを作成することである。ルールに従ったデータ変換処理であれば、設計工数が削減できる。データ変換処理による回路パターンを主要部とする集積回路チップの回路パターンからは、マスクの精度品質レベルに依存した所定の工数でマスクが作成できる。
ここで、従来の縮小投影露光装置として想定されるものは、投影レンズの開口数１以下である。この従来の縮小投影露光装置により、半導体ウエハ上のフォトレジストに露光してパターン形成できる寸法の回路パターンから構成される集積回路チップの回路パターンデータを利用する。本件発明の手法である屈折率が１以上の媒質をフォトレジスト面上に設けることでパターン形成できる寸法の回路パターンを実質的に含まない既設計の集積回路チップの回路パターンデータを利用する。
図１２に示したように、ルールに従ったデータ変換処理としては、集積回路チップパターンデータに対して、データ領域を指定しての縮小処理、縮小したパターン幅の補正処理などである。マスク作成時のパターン寸法シフトの補正だけでなく、縮小投影露光法により、ウエハ上で露光量が不足する箇所のパターン幅を太らせる処理や、逆に露光量が過剰となる箇所のパターン幅を細らせる処理を含むものである。コンピュータによる回路パターンのデータ処理の手順が、コンピュータ上でルール化できれば良い。自動処理が可能となれば、集積回路パターン作成の工数が大幅に削減できる。
ルールに従ったデータ変換処理の特例として、形状を実質的に相似形に０．５倍程度まで縮小処理した回路パターンを主要部とする集積回路チップの回路パターンを用いることが有効である。この集積回路チップの回路パターンをマスクに形成することで、それに対応した微細なパターンをウエハ上に転写する。
縮小投影露光法により半導体ウエハ上に形成できる回路パターンは、露光光の波長、投影レンズの収差、レンズ開口数などを元に計算によってフォトレジスト面での光強度分布を求めることができる。確立された手法としては、マスクの回路パターンをフーリエ変換する手法があり、半導体ウエハ面に形成されるパターン形成できる寸法の回路パターンが求められる。この手法から、所望の回路パターンを形成したマスクが準備できる。
半導体集積回路マスク製作上、透過光に位相差を設ける位相シフトマスクは、従来の遮光マスクに比べてコストがかかる。製作に要する日時も３倍以上かかる。そこで、図１３に示したように、従来位相シフトマスクを使って形成した回路パターンの一部は、これを使わないで、遮光マスクとウエハカバー露光を適用することができる。従来の縮小投影露光と位相シフトマスクとの組合で形成できる多くの回路パターンに適用できる。
想定される第一縮小投影露光装置の投影レンズ開口数が１以下で、透過光に位相差を設けるマスクにより、半導体ウエハ上のフォトレジストに露光してパターン形成できる寸法の回路パターンから構成される集積回路チップの回路パターンデータを準備する。
集積回路チップの回路パターンデータは、通常２０層以上が用いられており、回路パターン寸法が微細で高精度が必要な工程の回路パターンに位相差マスクが用いられている。この位相差マスクを用いた回路パターンデータは、位相シフトパターンのデータと遮光パターンのデータである。透過光に位相差を設けないマスクの遮光パターンのデータを取り出す。位相シフトマスクのパターンデータと遮光マスクのパターンデータとは違うのでコンピュータによる演算処理が必要となる。コンピュータ処理した回路パターンデータを用いてマスクに回路パターンを形成する。
【００５２】
以上のようにして準備したマスクを用いて、実施例１にて説明した縮小投影露光にて回路パターンを半導体ウエハ上に形成する。
【００５３】
露光光を透過するウエハカバーを前記半導体ウエハ上のフォトレジスト面に接触させて設ける。露光光がマスク、縮小投影露光装置の投影レンズ、前記ウエハカバーを透過し、前記半導体ウエハ上のフォトレジストを露光させる。
【００５４】
前記ウエハカバーを除去した後に、前記フォトレジストを現像することにより、半導体ウエハ上にフォトレジストの回路パターンを形成する。この方式により、上記マスクの回路パターンを精度良く半導体ウエハ上に転写することが可能となる。
【００５５】
実施例２において説明した集積回路データの処理方式に関しては、液侵露光方式にも適用可能である。従来の集積回路マスクを更に縮小露光させる場合は、液侵露光方式においても縮小率を変更できるようにするための装置改造が必要である。
【実施例３】
【００５６】
実施例３は、前記実施例１において説明したマスク縮小投影露光、前記実施例２において説明したマスク、マスクデータ作成法を用い、例えば相補ＭＯＳ（ＣＭＯＳ：Complementary Metal Oxide Semiconductor）型のＭＯＳＦＥＴの製造に適用した場合について説明する。
実施例１の露光方式を半導体装置の製造工程に適用することで、マスク上の微細な回路パターンを精度良く半導体ウエハ上に転写できる効果がある。半導体ウエハ上のフォトレジスト膜の表面に均一して接触状態とするには、半導体ウエハ表面を平坦化してフォトレジスト膜を形成する。ウエハカバーを用いる方式においては、半導体ウエハ表面を平坦化してフォトレジスト膜を形成することで、マスク上の微細な回路パターンを精度良く半導体ウエハ上に転写することが可能となる。
図１４は、実施例３の半導体装置の製造工程におけるフォトリソグラフィ工程のフローチャートを示している。
【００５７】
ｎウエル・フォト工程Ｐ１は、半導体ウエハＷ１上に窒化シリコン等の絶縁膜を堆積した後、その絶縁膜上にｎウエル形成領域以外の領域が被覆されるようなフォトレジストパターンを形成する工程である。ｎ-形の半導体ウエハＷ１のｎウエルには、たとえばｎ形不純物のリン（Ｐ）またはヒ素（Ａｓ）が導入される。
【００５８】
フィールド・フォト工程Ｐ２は、半導体ウエハＷ１の主面上に窒化シリコン等の絶縁膜を堆積した後、その絶縁膜上に素子形成領域のみが被覆されるようなフォトレジストパターンを形成する工程である。半導体ウエハW1の主面に、酸化シリコン（ＳｉＯ2）からなるフィールド絶縁膜をＬＯＣＯＳ（Local Oxidization of Silicon）法によって形成した後、そのフィールド絶縁膜に囲まれた素子形成領域に、酸化シリコン膜（ＳｉＯ2）などからなるゲート絶縁膜１１を熱酸化法によって形成する。このパターンは、ラフパターンである。
【００５９】
ｐウエル・フォト工程Ｐ３は、ｐウエルのチャネルストッパ領域を形成するために、ｎウエル上を被覆するフォトレジストパターンを形成する工程である。ｐウエルには、例えばｐ形不純物のホウ素が導入される。
【００６０】
ゲート・フォト工程Ｐ４は、半導体ウエハＷ１の主面上に導体膜のゲート電極形成領域を形成する工程である。低抵抗ポリシリコン等からなるゲート電極形成膜をＣＶＤ法等によって堆積した後、ゲート電極形成領域が被覆されるようなフォトレジストパターンを形成し、エッチング技術によりパターニングして、ゲート電極を形成する。
従来技術では、ゲートパターンの微細化、高精度化に応えるため、前記のハーフトーン型位相シフトマスクを用い、ネガ型フォトレジストへ露光する方式や、開口領域の透過光の位相を交互に反転させたオルタネイト型位相シフトマスクと位相反転境界部を遮蔽するトリム遮光マスクを用い、ポジ型フォトレジスト上へ重ね露光する方式が用いられている。
上記のゲート・フォト工程Ｐ４に対しては、フォトレジスト面に接触したウエハカバーを適用することで選択できる技術を多くすることができる。先端製品で、ゲートパターンの微細化と精度が必要な場合には、図１５に示したように、ゲート用導電膜を形成する下地層を平坦化しておき、その後、絶縁膜と導電膜を形成し、ウエハカバーを用いてゲートパターン露光する。この半導体製造プロセスとすることで、ゲート用導電膜への転写パターン精度を向上させることができる。半導体ウエハＷ１の主面の半導体素子のアイソレーション形成などで生じた絶縁膜段差を化学的機械研磨法（Chemical Mechanical Polishing）により表面研磨し、平坦化する。平坦化後、酸化シリコン膜（ＳｉＯ2）などからなるゲート絶縁膜を形成し、ポリシリコン等からなる導電膜を堆積する。前記の絶縁膜と導電膜は、ウエハ段差を生じさせないプロセスである。この後、フォトレジストを塗布形成した半導体ウエハは、平坦になっている。続けて、ウエハカバー付加し、縮小投影露光してゲート回路パターンを転写する。
従来ハーフトーン型位相シフトマスクを用いてゲートパターンを形成した製品では、遮光マスクとウエハカバーを併用した露光法に換えて、露光コストを削減することができる。さらに、位相シフトマスクとウエハカバーを用いることで、位相シフト効果とウエハカバー内で露光光の波長が短くした効果が相乗され、露光波長以下の転写パターンを形成することができる。
露光波長の半分より微細なゲートパターン形成に用いるマスクは、位相反転させた境界部を投影露光した時に生じる急峻な影を転写させる位相シフトマスク用いるのが有効である。この方式は同じフォトレジスト膜上に位相シフトマスク露光と遮光マスク露光とを重ねる必要があり、処理工数が増える。位相反転させたマスクパターンの光の干渉による極めて細い影を露光し、遮光マスクを用いて前記の細い影を残すように重ね露光することで微細ゲートパターンを形成することができる。
【００６１】
ｎチャネル・フォト工程Ｐ５は、ｐチャネル側のＭＯＳＦＥＴ形成領域を被覆するようなフォトレジストパターンの形成工程である。ｎチャネル形のＭＯＳＦＥＴ形成領域に、例えばｎ形不純物のリンまたはヒ素をイオン注入法等により導入する。この際、ゲート電極をマスクとして自己整合的にｎ形不純物を半導体ウエハＷ１に導入できるので、転写パターンの精度は緩くできる。
【００６２】
ｐチャネル・フォト工程Ｐ６は、逆に、ｎチャネル側のＭＯＳＦＥＴ形成領域を被覆するようなフォトレジストパターンを形成する工程である。ｐチャネル形のＭＯＳＦＥＴ形成領域に、例えばｐ形不純物のホウ素をイオン注入法等によって導入する。この際、ゲート電極をマスクとして自己整合的にｐ形不純物を半導体ウエハＷ１に導入できるので、転写パターンの精度は緩くできる。
【００６３】
その後、半導体ウエハＷ１に対して熱処理を施すことにより、ｎ形の半導体領域のソース領域およびドレイン領域、ｐ形の半導体領域のソース領域およびドレイン領域を形成する。
【００６４】
ポリシリコン・フォト工程Ｐ７は、配線または抵抗となる第２層ポリシリコン膜をパターニングするためのフォトレジストパターンを形成する工程である。半導体Ｗ１の主面上に、例えば酸化シリコン膜からなる層間絶縁膜をＣＶＤ法によって堆積し、その上面にポリシリコン膜をＣＶＤ法等によって堆積する。ポリシリコン・フォト工程Ｐ７により、配線および抵抗領域を被覆するようなフォトレジストパターンを形成する。
【００６５】
Ｒ・フォト工程Ｐ８は、ポリシリコン膜に不純物を導入する際のマスクとなるフォトレジストパターンをパターニングする工程である。ポリシリコン膜をフォトリソグラフィ技術およびエッチング技術によってパターニングした後、そのパターニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線および抵抗を形成する。
【００６６】
コンタクト・フォト工程Ｐ９は、半導体ウエハＷ１の主面上に、例えば酸化シリコン膜（ＳｉＯ2）からなる層間絶縁膜を堆積した後、コンタクトホール（孔）を形成する工程である。フォトレジストは、通常ポジ型フォトレジストを用いる。ＳＯＧ（Spin On Glass）よる層間絶縁膜は、下層パターンの密度による膜厚変動を抑制させる事と下記のウエハカバーを用いた露光精度向上のため化学的機械研磨法（Chemical Mechanical Polishing）により表面研磨し、平坦化する。平坦化した層間絶縁膜に対し、ＣＶＤ法などにより、層間絶縁膜を積層しても良い。
平坦化した層間絶縁膜に、前記の半導体領域および配線の一部が露出するようなコンタクトホールをフォトリソグラフィ技術およびエッチング技術によって穿孔する。コンタクトホールは、図１６に示した半導体プロセスとすることで、絶縁膜にパターン転写する。このプロセスの特徴は、絶縁膜形成、平坦化処理した後、ポジ型フォトレジスト面形成、ウエハカバー露光、ウエハカバー除去、現像と続く処理フローとすることで、寸法バラツキの少ないコンタクトホールを形成することができる。
続いて、半導体ウエハＷ１の主面上に、例えば窒化チタン（ＴｉＮ）、チタン（Ｔｉ）およびタングステン（Ｗ）を下層から順にスパッタリング法等によって堆積した後、前記堆積金属膜をエッチバック法または化学的機械研磨法によってコンタクトホール内のみに残されるようにエッチングすることで、コンタクトホールを埋め込む。
【００６７】
Ａｌ−１・フォト工程Ｐ１０は、例えばアルミニウム（Ａｌ）またはＡｌ合金等からなる金属膜を第１層配線としてパターニングする工程である。チタン膜、ＡｌまたはＡｌ合金膜、チタン膜および窒化チタン膜等をスパッタリング法等によって下層から順に堆積した後、その積層金属膜およびその下層のチタン膜および窒化チタン膜をフォトリソグラフィ技術およびエッチング技術によってパターニングすることにより、第１層配線を形成する。
【００６８】
第１層配線パターンは、図１７に示したように、導電膜を平坦化し、ウエハカバー露光する。このプロセスの特徴は、導電膜（金属膜）の平坦化とウエハカバー露光とすることで、下地段差の影響を低減し、転写パターンの精度を向上させるものである。また、図１８に示したように、絶縁膜を平坦化し、導電膜形成、ウエハカバー露光する半導体製造プロセスとするとしてもよい。このプロセスの特徴は、絶縁膜を平坦化した後、ウエハカバー露光することで、下地段差の影響を低減し、転写パターンの精度を向上させるものである。
マスクは、先端製品で回路パターンが露光光の波長より小さい場合、位相シフトマスクを用いる。更にウエハカバーを用いることで、ウエハカバー中の露光光の波長が短くなった効果が相乗され、転写パターンの寸法精度を向上させることが可能となる。
【００６９】
スルーホール・フォト工程Ｐ１１は、第１、第２層配線間を接続するスルーホール（孔）ＴＨ１を開口するためのフォトレジストパターンを形成する工程である。半導体ウエハＷ１上に、例えば酸化シリコン膜等の第１層間絶縁膜をＣＶＤ法等によって堆積し、これを化学機械研磨法により平坦化する。平坦化した絶縁膜上に、酸化シリコン膜等からなる第２層間絶縁膜を堆積した後、フォトリソグラフィ技術およびエッチング技術によってその一部に第１層配線の一部が露出するようなスルーホールＴＨ１を穿孔する。
スルーホールＴＨ１は、図１６に示した半導体製造プロセスを採用して、絶縁膜の開口パターンを形成する。このプロセスの特徴は、絶縁膜の平坦化、ポジ型フォトレジスト面形成、ウエハカバー露光とすることで、転写パターンの精度を向上させるものである。
マスクは、先端製品で回路パターンが露光波長以下の場合、位相シフトマスクを用いる。マスクは、図９の遮光膜の代わりにハーフトーン型とし、更にウエハカバーを用いた露光とすることで、ウエハカバー中の露光光の波長が短くなり、相乗効果により解像度向上される。
【００７０】
Ａｌ−２・フォト工程Ｐ１２は、ＡｌまたはＡｌ合金等を含む金属膜をスパッタリング法等により堆積した後、この金属膜を第２層配線としてパターニングするための工程である。この工程は、第１層配線の形成工程と同じである。
【００７１】
ボンディングパッド・フォト工程Ｐ１３は、半導体ウエハＷ１の表面保護膜にボンディングパッドに対応する１００μｍ程度の開口部を形成する工程であり、表面保護膜上にボンディングパッド形成領域以外を被覆するフォトレジストパターンを形成する工程である。半導体ウエハＷ１の主面上に、例えば酸化シリコン膜を含む表面保護膜をＣＶＤ法等により堆積して第３層配線を被覆した後に行う。
【００７２】
これらの露光プロセスのうち、ｎウエル・フォト工程Ｐ１、ｎチャネル・フォト工程Ｐ５、ｐチャネル・フォト工程Ｐ６およびボンディングパッド・フォト工程Ｐ１３は、ラフパターンに該当するパターンであり、最小寸法が比較的大きく、寸法精度も厳しくないので、マスク製作及びウエハ上へのパターン転写の制約はほとんどなく、従来のマスク露光方式を用いる。
露光波長より微細な寸法の配線形成工程では、図１７または図１８に示した半導体プロセスとすることで、導電膜（金属膜）に転写するパターン精度を向上させることができる。第１層配線は、マスクは、ハーフトーン型などの位相シフトマスクを用い、転写パターン精度を向上させることができる。図１８において、平坦化直後に絶縁膜の開口のための第一露光は、ウエハカバーを用いた露光方式でも良いし、従来の露光方式でも良い。ポイントは、パターニングした絶縁膜上に導電膜を形成し、この導電膜を配線として用いる配線のパターン形成には、図１８に示した導電膜パターンの形成プロセスとする。この方式により、より微細な導電膜パターンが形成でき、その精度を向上させることができる。
【００７３】
コンタクト・フォト工程Ｐ９では、化学増幅系のポジ形フォトレジスト面を用いてコンタクトホールを形成する。先端製品の場合に用いるマスクは、図９の遮光膜の代わりにハーフトーン基板上に形成し、マスクカバーを重ねた位相シフトマスクを用いることで、転写パターンの寸法精度を向上させることができる。
【００７４】
図１９は、ウエハカバーを用いた回路パターンを形成する工程とウエハカバーを用いない回路パターンを形成する工程とを適用した半導体製造方法の説明図である。ファインパターンではウエハカバーを用い、ラフパターンではウエハカバーを用いる。
【００７５】
実施例では、ウエハカバーの材質として、平板状の合成石英ガラスについて説明した。合成石英ガラスを選択したのは、露光光の光源としてアルゴンフロライド（ArF）エキシマレーザに対しても、十分な透過率を持つからである。例えばフッ素ダイマー（F2）レーザの場合は、ウエハカバーの材質として蛍石ガラスを用いることができる。マスクカバーの材質については、ウエハカバーの材質よりも透過率の制約が厳しく、上記と同じものを選択した。
ウエハカバーに関して、透過率が低い材質を選択した場合は、フォトレジストの露光時間が増加する。露光光に対して透過率が低い材質を用いると露光光はウエハカバーで吸収され、温度上昇する。従って、露光光に対して透過率が高い方が望ましいのであるが、露光光に対して透過率が８０％程度あれば、プラスチックのような有機材を平板にしたものであっても良い。また、ビニールシートであっても良い。
また、半導体ウエハ上のフォトレジスト面にレジストと異なる有機膜を堆積させたものであっても良い。露光後、フォトレジスト膜の現像前に有機膜の除去できれば良い。
【００７６】
なお、半導体集積回路の製造プロセスへは、ウエハカバーを用いた縮小投影露光法、マスクカバーを用いたマスクを用いて、集積回路パターンを形成することに重点をおいて説明したが、この組み合せに限定されるものではない。
例えば、平坦化プロセスと液浸露光方式とを組み合わせてもよい。被露光試料表面を平坦にすることで、試料表面の微小段差による液浸用液体の不均一な流れに伴う微小泡の発生を抑えることができる。試料表面の段差が１ミクロン以下のごく微小段差であってもカルマン渦と呼ばれる渦状に分布した泡が生じることが多く、試料表面を平坦にすることで、その発生を抑制することができる。また、液浸用液体として純水を用いる場合は、沸騰冷却して気泡除去することで泡の発生をさらに抑制することができる。
【００７７】
また、半導体集積回路の平坦化プロセス手法として、化学的機械研磨法(Chemical Mechanical Polishing)を示したが、化学機械研削法(Chemical Mechanical Lapping)を用いても良い。
また、半導体ウエハに転写するための回路パターンが本投影露光方式によって生じる転写歪を逆に歪ませた回路パターンをマスク上に形成しておく手法、光近接効果補正（Optical Proximity Correction）を付加したパターンをマスク上に形成してあっても良い。また、本発明マスクと液浸露光方式とを組み合わせて用いても良い。
【００７８】
マスクのパターン面に装着するマスクカバー、半導体ウエハのフォトレジスト面に装着するウエハカバーの投影レンズ側の表面には、露光光に対して反射防止膜を設けても良い。これにより、マスクカバー、ウエハカバー表面で反射の影響なくすることができる。
【００７９】
本発明の半導体露光装置の縮小投影レンズとして説明したが、複数のレンズから構成されるレンズ群の中に、非球面ミラーを組み合わせて用いた縮小投影光学系であっても良い。また、マスクは、光透過型であるが、反射型であっても良い。
【００８０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＣＭＯＳ回路を有する半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable Programmable Read Only Memory）等のようなメモリ回路を有する半導体装置、マイクロプロセッサ等のような論理回路を有する半導体装置あるいはメモリ回路と論理回路とを同一基板に設けている半導体装置等、他の半導体装置の製造方法にも適用できる。また、マイクロマシンや液晶ディスプレイ等のような他の装置の製造方法にも適用できる。
【産業上の利用可能性】
【００８２】
本発明は、半導体装置を製造する上で、超高集積に伴って生じる本質的な課題を解決する簡単な手法を提示するものであり、産業上の利用可能性は高い。
【図１】
2010153922.tif 000003
【図２】
2010153922.tif 000004
【図３】
2010153922.tif 000005
【図４】
2010153922.tif 000006
【図５】
2010153922.tif 000007
【図６】
2010153922.tif 000008
【図７】
2010153922.tif 000009
【図８】
2010153922.tif 000010
【図９】
2010153922.tif 000011
【図１０】
2010153922.tif 000012
【図１１】
2010153922.tif 000013
【図１２】
2010153922.tif 000014
【図１３】
2010153922.tif 000015
【図１４】
2010153922.tif 000016
【図１５】
2010153922.tif 000017
【図１６】
2010153922.tif 000018
【図１７】
2010153922.tif 000019
【図１８】
2010153922.tif 000020
【図１９】
2010153922.tif 000021