(57)【要約】【課題】  隣接するデータ線間のクロストークによる画質劣化の防止を図る。【解決手段】  画像信号を伝達する複数の画像信号線（Video1、2、・・・）と、複数のデータ線（５，７）と、データ線に直交するように配置された複数の走査線（３）と、複数のサンプリングスイッチ（４，６）と、複数のデータ線と複数の走査線が交差した領域に配置された画素（１１〜ｍｎ）とを有し、隣接する２列の画素の間に２本のデータ線（５，７）が配置され、隣接する２列の画素の間に配置された２本のデータ線に接続された２つのサンプリングスイッチ（４，６）は同じタイミングで画像信号をサンプリングする。【選択図】図１
2010122355.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線と、前記データ線に交差して配置された複数の走査線と、前記複数のデータ線と前記複数の走査線との交点に対応して配置され、前記交点で交差する前記データ線と前記走査線とに接続された画素と、画像信号を伝達する前記データ線の本数より少ない本数の画像信号線と、前記画像信号線の各々を前記データ線の複数本に時間別に接続し、前記画像信号線の画像信号を前記複数本のデータ線の各々に異なる時間で伝達するサンプリングスイッチと、を有する表示装置であって、
複数の前記画素からなる画素列の間に、１つおきに前記データ線が２本、並んで列方向に延びており、列方向に延びた各データ線は前記画素列をなす前記複数の画素に共通に接続され、
前記２本のデータ線は、前記サンプリングスイッチによって前記画像信号線に同時に接続されてなる表示装置。
【請求項２】
前記サンプリングスイッチが、前記画像信号線のうちの２本を、それぞれ、奇数列の前記データ線と偶数列の前記データ線とに接続することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記サンプリングスイッチが、前記画像信号線の各々を、偶数本に１本の割合で等間隔に選択された前記データ線に接続することを特徴とする請求項１に記載の表示装置。
【請求項４】
前記複数のデータ線と平行に配置された複数の電源供給線を有し、
前記電源供給線は、前記２本のデータ線が配置された画素列の間とは異なる画素列の間に配置されるとともに、前記電源供給線の両側の画素列の各画素に共通に電圧を供給することを特徴とする請求項１ないし３のいずれか１項に記載の表示装置。
【請求項５】
行方向に隣接する前記画素は、列方向の軸に関して線対称に配置された回路要素を含むことを特徴とする請求項１ないし４のいずれか１項に記載の表示装置。
【請求項６】
前記サンプリングスイッチはＴＦＴにより構成されることを特徴とする請求項１ないし５のいずれか１項に記載の表示装置。
【請求項７】
前記画素が有機エレクトロルミネッセンス素子を有することを特徴とする請求項１ないし６のいずれか１項に記載の表示装置。
【請求項８】
画像信号を伝達する複数の画像信号線と、複数のデータ線と、前記データ線に直交するように配置された複数の走査線と、前記複数の走査線と平行に配置された複数の電源供給線と、前記データ線の各々に設けられ、前記画像信号線の画像信号をサンプリングするサンプリングスイッチと、前記複数のデータ線と前記複数の走査線の交点に対応して配置された複数の画素と、を有し、
前記画素の隣接する２列の画素列を画素列組としたときに、前記電源供給線は、前記画素列組ごとに、前記画素列組の両側の画素列の複数の画素に接続されて電源電圧を供給し、
各画素列組内の画素列間に２本の前記データ線が配置され、
前記２本のデータ線にそれぞれ接続される２つの前記サンプリングスイッチは、同じタイミングでサンプリングすることを特徴とする表示装置。
【請求項９】
請求項１から８のいずれか１項に記載の表示装置と、被写体を撮影する撮影部と、前記撮影部で撮影された信号を処理する映像信号処理部と、を備え、前記映像信号処理部で信号処理された映像信号を前記表示装置で表示してなるカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びカメラに係わり、特に表示装置における画質劣化を防止するサンプリング手段の制御およびデータ線配置に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子）、液晶素子などを用いたアクティブマトリックス型表示装置は、画素ごとに、表示素子と、各素子の表示状態を制御する画素回路とを有している。画素回路を構成するトランジスタは、アモルファスシリコン薄膜トランジスタ（ＴＦＴ）や、ポリシリコンＴＦＴなどで構成される。画素は、マトリクスの行方向に画素を接続する走査線によって行単位で選択され、列方向に延びるデータ線から画像信号を受け取る。画像信号はデータ線駆動回路で発生させる。
【０００３】
データ線駆動回路は、ＴＦＴで構成され、画素回路マトリクスの一辺に沿って、データ線の各列ごとに設けられる場合がある。また、表示パネルに接続された集積回路で作られ、表示パネルに設けられた配線（以下、画像信号線という）を通じてデータ線に伝達される場合もある。
【０００４】
後者の場合は、集積回路でデータ線の本数（すなわちマトリクスの列数）の画像信号を生成して表示パネルに送ると、表示パネル上で多数の画像信号線を配置しなければならなくなる。よって、画像信号線が占める面積によって表示パネルのいわゆる額縁部分が大きくなってしまう。このため、集積回路の出力をデータ線本数より少なくして配線数を減らし、1つの出力から時分割で複数のデータ線に画像信号を送る構成が考案されてきた。
【０００５】
特許文献１には、画像信号線とデータ線とをＴＦＴスイッチで接続する回路が提案されている。データ線が６４０本、画像信号線が８本のとき、各データ線に対応して設けられた６４０個のＴＦＴスイッチは、一端がデータ線に接続され、他端が８列に１本の割合で１つの画像信号線に接続される。ＴＦＴスイッチは８個ずつが１本の制御線の制御信号によって同時に開閉される。
【０００６】
１本の画像信号線には８０列のデータ線の画像信号が時系列で送られ、ＴＦＴスイッチで８０列のデータ線に順次サンプリングされる。サンプリングされた画像信号は、データ線の寄生容量、もしくは走査線の選択信号で選択された画素回路の保持容量に保持される。
【０００７】
このような画像信号線とデータ線とをＴＦＴスイッチで接続する構成においては、画像信号は、同時に開閉されるＴＦＴスイッチによって８列ごとに同時にデータ線に送られる。すなわち、画像信号は８列を１ブロックとしてブロックごとに順次サンプリングされることになる。
【０００８】
このとき、異なるタイミングで画像信号を受け取るデータ線の境界に、意図しない画像の境界線が現れ画質が劣化することが、特許文献２で指摘されている。これは、データ線から画像信号を受け取り保持した画素回路が、その後に画像信号を受け取る隣の列のデータ線によって電圧の変動を受けるためである。特許文献２では、変動する電圧分をあらかじめ画像信号に加算して発生させることでこれを解決している。
【０００９】
ところで、有機ＥＬを用いたアクティブマトリックス型表示装置においては、画素密度を高めるために隣接する画素で電源供給線を共通化するレイアウト方法が特許文献３に提案されている。列方向に延びる１本の電源供給線を挟んで左右に画素を配置して、その２列の画素に共通に電源を供給することで、電源供給線の本数を減らし画素の間隔を小さくすることができる。行方向に隣接する画素内のトランジスタ、キャパシタ、配線などの回路要素は列方向の軸に関して線対称に配置される（以下、これをフリップ配置という）。データ線は画素の電源供給線と反対側に配置される。したがって、隣接する画素列の間には、２本のデータ線と電源供給線とが交互に配置されている。
【特許文献１】特開昭６２−５５６２５号公報
【特許文献２】特開昭６１−１８０２９３号公報
【特許文献３】特開２００４−０６２１８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上に述べた画像信号線とデータ線とをＴＦＴスイッチで接続する構成を、画素回路がフリップ配置されたアクティブマトリクス表示装置に用いると、新しい問題が生じる。
【００１１】
すなわち、異なるタイミングで画像信号がサンプリングされるデータ線の境界が、フリップ配置の画素間に配置された２本のデータ線の間にくるとき、先にデータ線を受け取って保持しているデータ線は、隣接データ線の電圧変動の影響を強く受ける。これに対して、異なるタイミングで画像信号がサンプリングされるデータ線の境界が、２列の画素回路を間にして、離れて配置されているデータ線の間にくるとき、隣接データ線の電圧変動の影響はほとんど受けない。  
【００１２】
このように、データ線２本ずつ額身になって配置されていると、データ線間の寄生容量も大小交互の大きさになり、サンプリングタイミングが異なる画素回路列の境界として、電圧変動の影響が大きい境界と小さい境界とが出来てしまう。このため、２つの境界ごとにそれぞれ異なる仕方で画像信号の補正を行わなければならず、そのための補正回路が必要になる。
【００１３】
本発明の目的は、隣接するデータ線の電圧変動による画質劣化のない表示装置を提供することである。
【課題を解決するための手段】
【００１４】
本発明に係わる表示装置は、複数のデータ線と、前記データ線に交差して配置された複数の走査線と、前記複数のデータ線と前記複数の走査線との交点に対応して配置され、前記交点で交差する前記データ線と前記走査線とに接続された画素と、画像信号を伝達する前記データ線の本数より少ない本数の画像信号線と、前記画像信号線の各々を前記データ線の複数本に時間別に接続し、前記画像信号線の画像信号を前記複数本のデータ線の各々に異なる時間で伝達するサンプリングスイッチと、を有する表示装置であって、
複数の前記画素からなる画素列の間に、１つおきに前記データ線が２本、並んで列方向に延びており、列方向に延びた各データ線は前記画素列をなす前記複数の画素に共通に接続され、
前記２本のデータ線は、前記サンプリングスイッチによって前記画像信号線に同時に接続されてなる表示装置である。
【００１５】
また本発明に係わる表示装置は、画像信号を伝達する複数の画像信号線と、複数のデータ線と、前記データ線に直交するように配置された複数の走査線と、前記複数の走査線と平行に配置された複数の電源供給線と、前記データ線の各々に設けられ、前記画像信号線の画像信号をサンプリングするサンプリングスイッチと、前記複数のデータ線と前記複数の走査線の交点に対応して配置された複数の画素と、を有し、
前記画素の隣接する２列の画素列を画素列組としたときに、前記電源供給線は、前記画素列組ごとに、前記画素列組の両側の画素列の複数の画素に接続されて電源電圧を供給し、
各画素列組内の画素列間に２本の前記データ線が配置され、
前記２本のデータ線にそれぞれ接続される２つの前記サンプリングスイッチは、同じタイミングでサンプリングすることを特徴とする表示装置である。
【発明の効果】
【００１６】
本発明によれば、隣接して並走配置された複数のデータ線間でのクロストークを防止することができる。
【００１７】
また本発明によれば、電源供給線を隣接画素で共通化したレイアウト効率の良い表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
図１は本発明に係わる表示装置の実施形態の構成を示す構成図である。
【００１９】
本実施形態の表示装置では、有機ＥＬ発光層とそれを挟む電極とで構成された発光素子と、それに電流を供給する画素回路とからなる画素１１〜ｍｎが、ｍ行ｎ列のマトリックス状に配置されている（ｍ、ｎはそれぞれ２以上の自然数である）。データ線５、７は、列方向（図１の縦方向）に配置された画素に共通に接続され、画像信号を画素に伝達する。走査線３は行方向（図１の横方向）に配置された画素に共通に接続され、走査選択信号が印加される。
【００２０】
データ線５は、左端の画素列を第１列として、奇数列（画素１１〜ｍ１からなる画素列、画素１３〜ｍ３からなる画素列、・・・、画素１ｎ−１〜ｍｎ−１からなる画素列）の画素に接続される。また、データ線７は、偶数列（画素１２〜ｍ２からなる画素列、画素１４〜ｍ４からなる画素列、・・・、画素１ｎ〜ｍｎからなる画素列）の画素に接続される。
【００２１】
対を成す２本のデータ線５と７は、画素列の間に１つおきに２本並んで配置されている。データ線５とデータ線７は、画素１１〜ｍ１からなる画素列と画素１２〜ｍ２からなる画素列を１つの画素列組としたときに、画素列組内の画素列間に配置される。すなわち、奇数列の画素列とその右側の偶数列の画素列との間に、２本の並んだデータ線５、７が配置される。２本のデータ線をあいだに挟んだ２つの画素列を、以下、画素列組と称する。
【００２２】
電源電圧を画素に伝える電源供給線８は、２つの画素列組の間に配置され、両側の２つの画素列の各画素に共通に接続される。すなわち、電源供給線８は、偶数列の画素列とその右側の奇数列の画素列との間に配置され、これらの画素列の画素に共通に接続される。
【００２３】
また、走査線３は、画素１１〜１ｎからなる画素行、画素２１〜２ｎからなる画素行、画素３１〜３ｎからなる画素行、・・・、画素ｍ１〜ｍｎからなる画素行のそれぞれに接続される。走査線３には、画素へのデータ線情報の書き込みを制御する走査信号ＶＳ１〜ＶＳｍが印加される。走査信号は走査信号発生回路（ＶＳＲ）２によって発生される。画素１１〜ｍｎはｍ本の走査線とｎ本のデータ線との交点に対応してマトリクス状に配置される。
【００２４】
図１では、データ線５，７と走査線３とは直交するように（直角となるように）配置されているが、必ずしも直角となるように配置されなくともよい。また、データ線５，７と走査線３は直線状でなくともよく、画素がハニカム状に配置された場合には、データ線や走査線が画素形状に合わせて蛇行して配される。
【００２５】
データ線５、７には各々サンプリング手段となるサンプリングスイッチ４、６が接続され、サンプリングスイッチのデータ線接続端子の反対側の端子には、図１では図示しない画像信号線（図２参照）が接続されている。画像信号線は表示装置に入力された画像信号をデータ線に伝達する配線である。サンプリングスイッチ４，６は、薄膜で形成されたトランジスタ（ＴＦＴ）である。
【００２６】
同じ画素列組の２本のデータ線５、７は、隣接して列方向に並走する。データ線５、７が接続された画素列の反対側には、データ線と並行して、電源供給線８が配置されている。電源供給線８は、電源供給線８を挟む2つの画素列に共通に接続されている。
【００２７】
サンプリング信号ＳＰ１とＳＰ２は、Ｈ（Ｈｉｇｈ）レベル、Ｌ（Ｌｏｗ）レベルのタイミングがつねに同じの同一信号、サンプリング信号ＳＰ３とＳＰ４も同一信号、・・・、サンプリング信号ＳＰｎ−１とＳＰｎも同一信号であり、同じ画素列組の２つのサンプリングスイッチ４，６を同時にオン／オフ制御する。ここで示したサンプリング信号ＳＰ１、ＳＰ２、ＳＰ３は後述する各実施例のサンプリング信号ＳＰ１、ＳＰ２、ＳＰ３とは同じ信号を示すものではない。
【００２８】
本実施形態は、一つの画素列組の真中を並走する２本のデータ線に接続されているサンプリングスイッチ４、６を、同一のサンプリング信号で制御するものである。これによって、同じ画素列組の２本のデータ線のサンプリングタイミングはつねに同一になり、データ線のサンプリングタイミングが異なる列の境界は、２列の画素を隔てて置かれた２本のデータ線の間にくる。これによって、サンプリングタイミングが異なる列の境界に応じて２通りのデータ補正を行う必要がないばかりでなく、データ線間の容量結合がきわめて小さくなったので、隣接データ線による電圧変動がなくなり、境界でのデータ補正自体が不要になった。
【００２９】
図１では、電源供給線８はデータ線５、７と平行に配置されているが、電源供給線８は走査線３と平行に配置されてもよい。ここで平行とは、完全に平行ではないが、平行と見なせる程度に平行に近い状態も含まれる。
【００３０】
また、図１では、左端の画素列のさらに左側に電源供給線８が配置され、右側にデータ線が配置されているが、この配置が置き換わっていてもよい。すなわち、左端の画素列のさらに左側にデータ線７が配置され、右側に電源供給線８が配置されていてもよい。この場合は、左端の画素列は、組になる相手の画素列がないので、単独で第１の画素列組を構成しているとする。
【実施例１】
【００３１】
図２は本発明の第１の実施例である表示装置の回路ブロック図である。画素は、有機ＥＬ発光層を電極で挟んだ発光素子と、それに電流を供給する画素回路からなり、８００行１９２０列のマトリクス状に配置されている。図２には、その一部が描かれている。
【００３２】
図２の表示装置は全体が１枚の基板上に形成されている。同じ基板上には不図示の集積回路チップが接続され、それに内蔵されたデータ線駆動回路で６４０本の画像信号が生成され、画像信号線Ｖｉｄｅｏ１、Ｖｉｄｅｏ２、・・・、Ｖｉｄｅｏ６４０に出力されている。画像信号線Ｖｉｄｅｏ１〜Ｖｉｄｅｏ６４０は、マトリクス状に配置された画素の上辺に沿った配線であり、データ線ＤＡＴＡ１，ＤＡＴＡ２，・・・ＤＡＴＡ１９２０に画像信号を伝達する。
【００３３】
画像信号線の本数は、許容される額縁の幅によって規定されるが、通常は、額縁をできるだけ狭くするために画素マトリクスの列数すなわちデータ線本数より少ない数に設定される。各画像信号線は、一定数の複数の画像データを時系列で含んでおり、その数に応じた本数のデータ線に１つずつ時間別に順次接続されて画像信号を伝達する。
【００３４】
このように、１本の画像信号線は、対応する複数本のデータ線の各々に時間別に画像信号を伝達する。各画像信号線は、画像信号を伝達する相手となる既定の複数のデータ線とスイッチを介して接続されている。このスイッチ群１２０１は、データ線の一端を延長して、画像信号線と交差する位置に設けられている。
【００３５】
スイッチ群１２０１は、各データ線に対応して１つずつ設けられた薄膜トランジスタのスイッチで構成されている。各スイッチは、データ線とそれに画像信号を伝達する画像信号線とを接続する。スイッチとなるトランジスタは、ドレインがデータ線に接続され、ソースが画像信号線に接続されている。ゲートには、スイッチの開閉を制御する信号が入力される。
【００３６】
スイッチを閉じると、画像信号線の画像信号がデータ線に伝達され保持されるので、このスイッチは画像信号のサンプリングを行うサンプリングスイッチである。
【００３７】
本実施例では、データ線が１９２０本、画像信号線が６４０本設けられ、１本の画像信号線が１９２０／６４０＝３本のデータ線に画像信号を供給している。画像信号線Ｖｉｄｅｏ１が第１、３、５列のデータ線に画像信号を供給し、画像信号線Ｖｉｄｅｏ２が第２、４、６列のデータ線に画像信号を供給している。以下、画像信号線１本に対して、１列おきに、つまり２列ごとに１本の割で、３本のデータ線が選択されて３個のスイッチで接続される。
【００３８】
１本の画像信号線に接続される３個のスイッチは、異なる時間で順次ONして、画像信号をサンプリングする。このため、本実施例では３本のサンプリング信号ＳＰ１、ＳＰ２、ＳＰ３が各スイッチの開閉を制御するゲートに入力されている。
【００３９】
サンプリング信号ＳＰ１、ＳＰ２、ＳＰ３は互いに重ならない。サンプリング信号ＳＰ１〜ＳＰ３がＨｉｇｈ（Ｈ）レベルのときにスイッチはオンとなり、画像信号をデータ線にサンプリングする。一方、サンプリング信号ＳＰ１〜ＳＰ３がＬｏｗ（Ｌ）レベルのときにオフとなり、サンプリングした画像信号をデータ線の寄生容量にホールドする。同時に、走査線に選択信号が入力され選択された行の画素回路にも画像信号レベルがホールドされる。
【００４０】
３本のサンプリング信号線は時間的に重ならないタイミングで順次Ｈレベルになり、６４０本のデータ線が同時にサンプリングされ、これが３回行われて計１９２０本のデータ線に画像信号がサンプリングされる。
【００４１】
図２の画素のうち、赤色画素はＲ１１、Ｒ１２、・・・、緑色画素はＧ１１、Ｇ１２、・・・、青色画素はＢ１１、Ｂ１２、・・・である。カラー表示装置では通常このように、行方向にはＲ（赤）、Ｇ（緑）、Ｂ（青）の３色が繰り返され、列方向には同じ色の画素が配置されている。
【００４２】
走査線１２０３は、各行の画素に接続され、行単位で画素を選択する。走査線１２０３には画素へのデータ線情報の書き込みを制御する走査信号ＶＳ１、ＶＳ２、・・・ＶＳｍが印加される。走査信号は走査信号発生回路１２０２によって生成される。
【００４３】
図２の画素の構成を図３に示す。図３には隣り合った２つの画素が描かれている。２つの画素は、２つの画素の間に、例えば図２の画素Ｒ１１と画素Ｇ１１との間、画素Ｂ１１と画素Ｒ１２との間に、２本のデータ線を挟む関係にある２つの画素である。以下、２つの画素を図２の画素Ｒ１１と画素Ｇ１１であるとして説明する。
【００４４】
画素回路Ｒ１１は、有機ＥＬ発光層を電極で挟んだ発光素子ＥＬ、駆動トランジスタＭ１、スイッチングトランジスタＭ２、キャパシタＣ１、およびそれらを結ぶ配線から構成されている。
【００４５】
スイッチングトランジスタＭ２のゲートは走査線ＶＳ１に接続され、ソースはデータ線ＤＡＴＡ１に、ドレインはキャパシタＣ１の１つの端子と駆動トランジスタＭ１のゲートに接続されている。駆動トランジスタＭ１のソースはキャパシタＣ１のもう１つの端子とともに電源供給線ＶＤＤ１に接続され、ドレインはＥＬ素子のアノードに接続されている。
【００４６】
列方向に延びる電源供給線ＶＤＤ１は、画素Ｒ１１を挟んでデータ線ＤＡＴＡ１とは反対側に配置されている。電源供給線ＶＤＤ１は画素マトリクスの端にあるので画素Ｒ１１の列にしか電流を供給しないが、端以外の電源供給線は、両側に画素があり、それらに共通に電流を供給している。電源供給線ＶＤＤ２は画素Ｇ１１の列とその隣の画素Ｂ１１の列（図３では不図示）の画素に電流を供給している。
【００４７】
隣の画素Ｇ１１は画素Ｒ１１と同じ構成と接続関係を有している。ただし、画素Ｇ１１のなかのトランジスタ他の構成要素の配置は、２本のデータ線の中心線（図３の一点鎖線）を軸として画素Ｒ１１と対称になっている。実際の基板上での画素Ｒ１１と画素Ｇ１１も各要素が対称に配置されている。このように、行方向に隣接する画素Ｒ１１とＧ１１とは、列方向の軸に関して線対称に配置されたトランジスタ等の回路要素を含んでいる。
【００４８】
なお、図３の回路は１つの例であって、この他にさまざまな画素が提案されている。しかし、どのような画素であっても、隣り合う２つの画素が対称の関係にあるものについて、本発明が適用できる。回路要素の配置が対称でない場合であっても、電源供給線ＶＤＤが画素列の間に１つおきにおかれて、両側の２列の画素に共有され、データ線が電源供給線のない画素列間に２本組になって配置されているすべての表示装置に本発明は適用できる。
【００４９】
画素の構成要素のなかで、ＥＬ素子は他の回路要素に対して特別の配置関係にある。図４は、画素の断面構造を模式的に示している。
【００５０】
図４において、基板３１はアンダコート層３２で被覆され、その上に半導体層が形成されパタンニングされている。半導体層は、不純物濃度が高いドレイン領域３３、ソース領域３４、及びその間の不純物濃度が低いチャネル領域３５に分かれている。
【００５１】
半導体層はゲート絶縁膜３６で被覆され、チャネル領域に対応する領域にゲート電極３７が形成されている。
【００５２】
ゲート電極３７とゲート絶縁膜３６の上は層間絶縁膜３８に覆われ、層間絶縁膜３８の上に、半導体層のソース領域３４に接続されたソース電極３９と、ドレイン領域３３に接続されたドレイン電極４０とがそれぞれ形成されている。図４の半導体層と、ゲート電極３７、ソース電極３９、ドレイン電極４０は、図３の画素の駆動トランジスタＭ１に該当する。
【００５３】
基板３１の上には、駆動トランジスタＭ１だけでなく、同じ断面構造のスイッチングトランジスタＭ２と、キャパシタＣ１、およびゲート電極またはソース・ドレイン電極と同じ層に形成された配線層がある。これらの要素は図４では省略されている。
【００５４】
電源供給線ＶＤＤとデータ線ＤＡＴＡは、ソース・ドレイン電極３９、４０と同じ層に、パタンニングされて配置されている。また、走査線ＶＳは、ゲート電極３７と同じ層に、ゲート電極３７とは別にパタンニングされて配置されている。
【００５５】
駆動トランジスタＭ１は、その上を絶縁性の平坦化層５１で覆われている。平坦化層の上にはＥＬ素子の一方の電極（アノード）５３がパタンニングされて形成され、平坦化層５１に開けたコンタクトホール５２を通じて駆動トランジスタＭ１のドレイン電極４０に接続されている。
【００５６】
アノードの上に有機ＥＬ層５５が形成され、さらにそれをＥＬ素子の他方電極（カソード）５６が被覆している。アノード５３と有機ＥＬ層５５の周囲は、となりのＥＬ素子と隔てるための素子分離膜５４で囲まれている。
【００５７】
このように、ＥＬ素子ＥＬは半導体層や電極で構成された画素回路のさらに上に、それらの回路要素と一部重なって形成されている。ＥＬ素子の発光は、画素回路のある方とは反対側、図４の上方に取り出される。
【００５８】
図２に戻り、隣接する画素列間には、並行に配される２本のデータ線ＤＡＴＡと、電源供給線ＶＤＤとが交互に配される。データ線ＤＡＴＡ３とＤＡＴＡ４は、画素Ｂ１１、画素Ｂ１２、・・・からなる画素列（以下、第３画素列という）と、画素列Ｒ２１画素列Ｒ２２、・・・からなる画素列（以下、第４画素列という）との間に配置される。データ線ＤＡＴＡ３は第３画素列の各画素に接続され、データ線ＤＡＴＡ４は第４画素列の各画素に接続される。
【００５９】
第３画素列のデータ線ＤＡＴＡ３が配置された側と反対側には電源供給線ＶＤＤ２が配置され、第４画素列のデータ線ＤＡＴＡ４が配置された側と反対側には電源供給線ＶＤＤ３が配置されている。電源供給線ＶＤＤ２は、その両側に配置された第２画素列（画素Ｇ１１、画素Ｇ１２、・・・からなる画素列）と第３画素列の各画素に共通に接続される。また、電源供給線ＶＤＤ３は、両側に配置された第４画素列と第５画素列（画素Ｇ２１、画素Ｇ２２、・・・からなる画素列）の各画素に共通に接続される。
【００６０】
図２のサンプリング信号ＳＰ１、ＳＰ２、ＳＰ３がそれぞれ印加される３本のサンプリング信号線は、サンプリングスイッチを構成するＴＦＴのゲートに接続されている。
【００６１】
本実施例では、１本の画像信号線は、奇数列のデータ線かまたは偶数列のデータ線だけに接続されている。これによって、隣り合う２本のデータ線は必ず別の画像信号線に接続される。その結果、同じ画素列組の並走する２本のデータ線のサンプリングスイッチを同一のサンプリング信号により制御することができる。
【００６２】
データ線ＤＡＴＡ１とデータ線ＤＡＴＡ２とがそれぞれ接続される２つのサンプリングスイッチはサンプリング信号ＳＰ１により制御される。また、データ線ＤＡＴＡ３とデータ線ＤＡＴＡ４とがそれぞれ接続される２つのサンプリングスイッチはサンプリング信号ＳＰ２により制御される。また、データ線ＤＡＴＡ５と データ線ＤＡＴＡ６とがそれぞれ接続されるサンプリングスイッチはサンプリング信号ＳＰ３により制御される。データ線ＤＡＴＡ７〜ＤＡＴＡ１２においても、同様に各データ線に接続されるサンプリングスイッチはサンプリング信号ＳＰ１〜ＳＰ３のいずれかにより制御される。
【００６３】
このように、並んで配列される一対のデータ線のサンプリングタイミングを同一にすることにより、サンプルホールド中のデータ線電位に対して、並んで配置される一対のデータ線のサンプリング動作によるクロストークを防止することができる。
【００６４】
また、２本のデータ線と電源供給線とが複数の画素列に交互に配置される構成をとることができるため、レイアウト効率の向上を図ることができる。また電源供給線が隣接する画素列の画素で共通に接続されるために、電源供給線の配線を簡易化することができる。
【００６５】
図５は、図２の表示装置の動作を説明するタイミングチャートである。
【００６６】
走査線３が１行の画素を選択する期間１Ｈ中には、第1〜第3のサンプリング期間Ｔ１、Ｔ２、Ｔ３があり、画像信号線Ｖｉｄｅｏ１〜Ｖｉｄｅｏ４の各々に時分割で送られてくる画像信号をデータ線ＤＡＴＡ１〜ＤＡＴＡ１２にサンプリングする。
【００６７】
はじめの１Ｈ期間では、第１行の画素が選択され、第1サンプリング期間Ｔ１(サンプリング信号ＳＰ１がＨレベルの期間)において、画像信号線Ｖｉｄｅｏ１の画像信号Ｒ１１は画素Ｒ１１に出力され、画像信号線Ｖｉｄｅｏ２の画像信号Ｇ１１は画素Ｇ１１に出力される。
【００６８】
また、画像信号線Ｖｉｄｅｏ３の画像信号Ｒ３１は画素Ｒ３１に出力され、画像信号線Ｖｉｄｅｏ４の画像信号Ｇ３１は画素Ｇ３１に出力される。以下同様に、Ｖｉｄｅｏ６３９とＶｉｄｅｏ６４０の画像信号が画素Ｒ６３９１と画素Ｇ６３９１に出力される。
【００６９】
次いで第２サンプリング期間Ｔ２(サンプリング信号ＳＰ２がＨレベルの期間)において、画像信号線Ｖｉｄｅｏ１の画像信号Ｂ１１は画素Ｂ１１に出力され、画像信号線Ｖｉｄｅｏ２の画像信号Ｒ２１は画素Ｒ２１に出力される。また、画像信号線Ｖｉｄｅｏ３の画像信号Ｂ３１は画素Ｂ３１に出力され、画像信号線Ｖｉｄｅｏ４の画像信号Ｒ４１は画素Ｒ４１に出力される。以下同様に、Ｖｉｄｅｏ６３９とＶｉｄｅｏ６４０の画像信号が画素Ｂ６３９１と画素Ｒ６４０１に出力される。
【００７０】
第３サンプリング期間Ｔ３(サンプリング信号ＳＰ３がＨレベルの期間)において、画像信号線Ｖｉｄｅｏ１の画像信号Ｇ２１は画素Ｇ２１に出力され、画像信号線Ｖｉｄｅｏ２の画像信号Ｂ２１は画素Ｂ２１に出力される。また、画像信号線Ｖｉｄｅｏ３の画像信号Ｇ４１は画素Ｇ４１に出力され、画像信号線Ｖｉｄｅｏ４の画像信号Ｂ４１は画素Ｂ４１に出力される。以下同様に、Ｖｉｄｅｏ６３９とＶｉｄｅｏ６４０の画像信号が画素Ｇ６４０１と画素Ｂ６４０１に出力されて、全列のサンプリングが完了する。
【００７１】
次の１Ｈでは第２行の画素が選択され、同じ動作が繰り返される。以下、順次行が選択され、全８００行の選択が終了して１フレームの画像表示が完成する。
【００７２】
一般的には、（列数／色数）本の画像信号線を接続するような線順次駆動においては、サンプリングスイッチは、色毎に同一のサンプリング信号で制御されていた。
【００７３】
いま仮に、Ｖｉｄｅｏ１が赤の画像信号を第１、４、７列に供給し、Ｖｉｄｅｏ２が緑の画像信号を第２、５、８列に供給し、Ｖｉｄｅｏ３が青の画像信号を第３、６、９列に供給し、以下同様に、1つの画像信号線が同じ色の3本のデータ線に画像信号を伝達するように構成されているとする。このとき、隣接した１組のＲＧＢのデータ線は同時にサンプリングされ、次のＲＧＢの組は別のタイミングでサンプリングされる。そのため、フリップ配置になっている１つの画素列組は、その中の２つのデータ線のサンプリングが同時のものと異なるタイミングのものとが出来てしまう。これが画素データの補正を困難にする。
【００７４】
本実施例のように、２本の画像信号線の一方が奇数列、他方が偶数列のデータ線に画像信号を供給するように構成すると、１つの画素列組の２本のデータ線は必ず異なる画像信号線に接続される。２本の画像信号線は、それぞれのいずれかのスイッチを同時に閉じてサンプリングすることができるので、対となる２本のデータ線はつねに同時にサンプリングすることが可能である。
【００７５】
本実施例の画像信号線Ｖｉｄｅｏ１〜Ｖｉｄｅｏ４は、同一サンプリングタイミングにおいてデータ線とサンプリングスイッチの接続に応じて、少なくとも異なる色に対応する画像信号を出力させる。
【００７６】
異なるタイミングでサンプリングされる２本のデータ線は、２列の画素を間に挟んで離れているのでほとんど電圧変動の影響を受けない。
【００７７】
上記説明では、ＲＧＢの３色の繰り返しの画素配列を例に説明したが、画素はＲＧＢＧの４色の繰り返し、ＲＧＢＷの４色の繰り返しなど組み合わせは自由である。
【００７８】
なお、図２中電源供給線は列方向（図２の縦方向）に延在しているが、電源供給線を行方向（図２の横方向）に延在させて、隣接画素の間に画素内の駆動トランジスタに供給する電源を分配する構成でも良い。図８はそのような配置の例である。
【００７９】
図８において、電源供給線ＶＤＤ１は画素Ｇ１１、Ｂ１１の駆動トランジスタの制御電極となるソースと接続される。電源供給線ＶＤＤ１は行方向に延在するが、画素Ｇ１１と画素Ｂ１１のように同じ行の隣接する画素に電源を分配することにより、行方向の画素ピッチを小さくすることができる。その場合、データ線はやはり２本組で、電源供給線と画素との接続のないところに配置される。
【００８０】
同様に図９に示すように、行方向と列方向とに隣り合った４つの隣接画素で電源供給線を共通としても良い。図９において、電源供給線ＶＤＤ１は画素Ｇ１１、Ｂ１１の駆動トランジスタの制御電極となるソースと接続される。また、電源供給線ＶＤＤ１は画素Ｇ１２、Ｂ１２の駆動トランジスタの制御電極となるソースと接続される。図８及び図９において、電源供給線は行方向に延びる配線と、この配線とコンタクトホールを介して各画素と接続される分配配線とに分けても良い。この場合、電源供給線と分配配線とは異なる層で形成される。行方向に延びる配線部と分配配線部とを同一層で形成し、これを電源供給線としてよいことは勿論である。
【実施例２】
【００８１】
図６に本発明に係わる表示装置の第２の実施例の構成を示す回路ブロック図を示す。  画素は、有機ＥＬ発光素子とそれに電流を供給する画素回路からなり、８００行１９２０列のマトリクス状に配置されている。
【００８２】
図６の表示装置にも、実施例１と同じく、不図示の集積回路チップが接続され、それに内蔵されたデータ線駆動回路から６本の画像信号が画像信号線Ｖｉｄｅｏ１、Ｖｉｄｅｏ２、・・・、Ｖｉｄｅｏ６に出力されている。画像信号線Ｖｉｄｅｏ１〜Ｖｉｄｅｏ６は、マトリクス状に配置された画素の上辺に沿った配線であり、データ線ＤＡＴＡ１，ＤＡＴＡ２，・・・ＤＡＴＡ１９２０に画像信号を伝達する。
【００８３】
サンプリングスイッチ群１４０１は、データ線とそれに画像信号を送る画像信号線との好転に対応して設けられるマトリクススイッチである。本実施例では、各画像信号線が６列のデータ線に１つの割合で、計３２０列のデータ線に接続されており、時分割で各データ線に画像データを供給する。
【００８４】
画像信号線Ｖｉｄｅｏ１は第１、７、１３、１９、・・・列のデータ線に画像信号を供給し、画像信号線Ｖｉｄｅｏ２は第２、８、１４、２０、・・・列のデータ線に画像信号を供給し、以下同様に、各画像信号線がデータ線を６本に１本の割で選び出して画像信号を供給する。
【００８５】
サンプリングスイッチ群１４０１のマトリクススイッチは、各データ線に対応して１つずつ設けられたＴＦＴスイッチで構成されている。各スイッチは、データ線とそれに画像信号を伝達する画像信号線とを接続する。スイッチの一端はデータ線に接続され、他端は画像信号線に接続されている。
【００８６】
スイッチを閉じて画像信号をデータ線に伝達するためのサンプリング信号ＳＰ１、ＳＰ２、・・・、ＳＰ３２０は、（データ線本数／画像信号線本数）に等しい本数、本実施例では３２０本、の信号線によって各ＴＦＴスイッチのゲートに入力されている。
【００８７】
図６において、不図示のデータ線駆動回路から画像信号が出力される画像信号線Ｖｉｄｅｏ１〜Ｖｉｄｅｏ６が配線され、サンプリングスイッチ群１４０１に入力されている。サンプリング信号ＳＰ１〜ＳＰ３２０は、３２０本のサンプリング信号線によってトランジスタのゲートに入力されている。各サンプリング信号線にサンプリング信号ＳＰ１〜ＳＰ３２０がそれぞれ供給される。
【００８８】
図６では、データ線が１２本、電源供給線が７本描かれているが、実際には１９２０本のデータ線ＤＡＴＡ１〜ＤＡＴＡ１９２０と、９６１本の電源供給線ＶＤＤ１〜ＶＤＤ９６１が設けられている。
【００８９】
サンプリングスイッチ群１４０１は、サンプリング信号ＳＰ１、ＳＰ２がＨレベルのときにオンとなり、画像信号をデータ線にサンプリングする。一方、サンプリング信号ＳＰ１、ＳＰ２がＬレベルのときにオフとなり、直前の画像信号レベルをデータ線にホールドする。
【００９０】
走査線１４０３は、画素Ｒ１１、Ｇ１１、Ｂ１１、Ｒ２１、・・・からなる第１行目の画素行、画素Ｒ１２、Ｇ１２，Ｂ１２，Ｒ２２，・・・からなる第２行目の画素行に接続される。走査線１４０３には画素へのデータ線情報の書き込みを制御する走査信号ＶＳ１、ＶＳ２、・・・が印加される。走査信号は走査信号発生回路（ＶＳＲ）１４０２によって発生される。
【００９１】
隣接する画素列間には、並行に配される２本のデータ線と、電源供給線とが交互に配される。例えば、データ線ＤＡＴＡ３とＤＡＴＡ４が、画素Ｂ１１と画素Ｂ１２からなる画素列（以下、第３画素列という）と、画素列Ｒ２１と画素列Ｒ２２からなる画素列（以下、第４画素列という）との間に配置される。そして、データ線ＤＡＴＡ３は第３画素列の各画素に接続され、データ線ＤＡＴＡ４は第４画素列の各画素に接続される。第３画素列のデータ線ＤＡＴＡ３が配置されている側と反対側には電源供給線ＶＤＤ２が配置され、第４画素列のデータ線ＤＡＴＡ４配置側と反対側には電源供給線ＶＤＤ３が配置される。
【００９２】
電源電圧を供給する電源供給線ＶＤＤ２は、両側に配置された第２画素列（画素Ｇ１１と画素Ｇ１２からなる画素列）の各画素と第３画素列の各画素とに共通接続される。また、電源供給線ＶＤＤ３は、両側に配置された第４画素列の各画素と第５画素列（画素Ｇ２１と画素Ｇ２２からなる画素列）の各画素とに共通接続される。
【００９３】
サンプリング信号ＳＰ１〜ＳＰ３２０が入力されるサンプリング信号線がサンプリングスイッチのゲートに接続されている。同じ画素列組の並走する２本のデータ線のサンプリングスイッチは、同一のサンプリング信号により制御されている。
【００９４】
例えばデータ線ＤＡＴＡ１〜ＤＡＴＡ６にそれぞれ接続されるサンプリングスイッチはサンプリング信号ＳＰ１により制御される。データ線ＤＡＴＡ７〜ＤＡＴＡ１２にそれぞれ接続されるサンプリングスイッチはサンプル信号ＳＰ２により制御される。このようにして、データ線ＤＡＴＡ１３〜ＤＡＴＡ１８、・・・、ＤＡＴＡ１９１４〜ＤＡＴＡ１９２０にそれぞれ接続されるサンプリングスイッチはサンプリング信号ＳＰ３、・・・、ＳＰ３２０により制御される。
【００９５】
この際、異なるサンプリング信号で制御されるサンプリングスイッチに接続されるデータ線は、２本組にして並走させないようにする。
【００９６】
たとえば、データ線ＤＡＴＡ６とデータ線ＤＡＴＡ７が異なるサンプリング信号ＳＰ１およびＳＰ２により制御され、サンプリング信号ＳＰ１がＬレベルで、データ線ＤＡＴＡ６に信号がホールドされたとする。そして、サンプリング信号ＳＰ２がＨレベルとなり、データ線ＤＡＴＡ７がサンプリングされると、データ線ＤＡＴＡ６とデータ線ＤＡＴＡ７の寄生容量が存在するとクロストークによりデータ線ＤＡＴＡ６がデータ線ＤＡＴＡ７の影響を受けてしまう。
【００９７】
それを防止するために、データ線ＤＡＴＡ６とデータ線ＤＡＴＡ７は、２つの画素と電源供給線で挟んで配置する。この配置により、データ線ＤＡＴＡ６とデータ線ＤＡＴＡ７との間の寄生容量Ｃ２は配線容量Ｃ１に比べて十分小さくなり、クロストークを抑制することができる。
【００９８】
本実施例では、このように並んで配置される一対のデータ線のサンプリングタイミングを同一にし、異なるサンプリングタイミングのサンプリングスイッチに接続するデータ線は画素、電源供給線等で距離を離している。それによって、ホールド中のデータ線電位に対して並走するデータ線のサンプリング動作によるクロストークを防止することができる。
【００９９】
本実施例は画像信号線を６本として、６本のデータ線から１本の割合で１つの画像信号線がデータを伝達している。したがって、画素列の間に並んで走っている２本のデータ線は必ずこの６本のデータ線の組に一緒に入り、同じサンプリング信号で同時に画像信号を受け取る。
【０１００】
画像信号線が偶数本あって、同じ偶数本のデータ線の組から１本ずつ選択してスイッチでつないでいるときは、画素列の間に並んで走っている２本のデータ線は、必ず同じサンプリング信号で同時に画像信号線から画像信号を受け取る。このため、この２本のデータ線が互いの電圧に影響を及ぼすことはなく、正確な画像信号のサンプリングが行われる。
【０１０１】
上記構成により表示動作を行うためには、図７に示すタイミングチャートのような動作を行う。
【０１０２】
１行サンプリング期間における第１〜第３２０のサンプリング期間Ｔ１−Ｔ３２０で３２０本の画像信号線Ｖｉｄｅｏ１〜Ｖｉｄｅｏ６の画像信号をデータ線ＤＡＴＡ１〜ＤＡＴＡＭにサンプリングする。
【０１０３】
はじめの１Ｈでは第１行の画素行が選択される。
【０１０４】
第１サンプリング期間Ｔ１(サンプリング信号ＳＰ１がＨレベルの期間)において、画像信号線Ｖｉｄｅｏ１の画像信号Ｒ１１は画素Ｒ１１に出力され、画像信号線Ｖｉｄｅｏ２の画像信号Ｇ１１は画素Ｇ１１に出力される。また、画像信号線Ｖｉｄｅｏ３の画像信号Ｂ１１は画素Ｂ１１に出力され、画像信号線Ｖｉｄｅｏ４の画像信号Ｒ２１は画素Ｒ２１に出力される。また、画像信号線Ｖｉｄｅｏ５の画像信号Ｇ２１は画素Ｇ２１に出力され、画像信号線Ｖｉｄｅｏ６の画像信号Ｂ２１は画素Ｂ２１に出力される。
【０１０５】
第２サンプリング期間Ｔ２(サンプリング信号ＳＰ２がＨレベルの期間)において、画像信号線Ｖｉｄｅｏ１の画像信号Ｒ３１は画素Ｒ３１に出力され、画像信号線Ｖｉｄｅｏ２の画像信号Ｇ３１は画素Ｇ３１に出力される。また、画像信号線Ｖｉｄｅｏ３の画像信号Ｂ３１は画素Ｂ３１に出力され、画像信号線Ｖｉｄｅｏ４の画像信号Ｒ４１は画素Ｒ４１に出力される。また、画像信号線Ｖｉｄｅｏ５の画像信号Ｇ４１は画素Ｇ４１に出力され、画像信号線Ｖｉｄｅｏ６の画像信号Ｂ４１は画素Ｂ４１に出力される。
【０１０６】
以下、順次第３サンプリング期間Ｔ３から第３２０サンプリング期間Ｔ３２０のそれぞれで、画像信号線Ｖｉｄｅｏ１〜Ｖｉｄｅｏ６の画像信号が該当する画素に出力される。
【０１０７】
1Ｈの最後の第３２０サンプリング期間Ｔ３２０(サンプリング信号ＳＰ３２０がＨレベルの期間)において、画像信号線Ｖｉｄｅｏ１の画像信号Ｒ６３９１は画素Ｒ６３９１に出力され、画像信号線Ｖｉｄｅｏ２の画像信号Ｇ６３９１は画素Ｇ６３９１に出力され、画像信号線Ｖｉｄｅｏ３の画像信号Ｂ６３９１は画素Ｂ６３９１に出力され、画像信号線Ｖｉｄｅｏ４の画像信号Ｒ６４０１は画素Ｒ６４０１に出力され、画像信号線Ｖｉｄｅｏ５の画像信号Ｇ６４０１は画素Ｇ６４０１に出力され、画像信号線Ｖｉｄｅｏ６の画像信号Ｂ６４０１は画素Ｂ６４０１に出力される。これで１Ｈの全列のサンプリングが完了する。
【０１０８】
次の１Ｈでは第２行の画素行が選択され、同じ動作が繰り返される。以下、順次行が選択され、全８００行の選択が終了して１フレームの画像表示が完成する。
【０１０９】
本実施例のサンプリングスイッチ群１４０１は、Ｖｉｄｅｏ１-６の各画像信号線を、６本に１本の割合で等間隔で選択されたデータ線に接続されている。一般には、画像信号線の本数（これは必ず偶数でなければならない）に応じて、その本数に等しい列ブロックから１本ずつ、等間隔でデータ線を選択して１本の画像信号線に接続する構成である。これによって、同じ画素列組に属する一対のデータ線は異なる画像信号線に接続される。画像信号線は、それにつながるいずれかのスイッチを全部同時に閉じて一斉にサンプリングすることができるので、対となる２本のデータ線はつねに同時にサンプリングすることが可能である。
【０１１０】
本実施例では、サンプリング信号は、色毎ではなく隣接するデータ線において同一サンプリング信号となるように配置および接続される。したがって、本実施形態の画像信号線（Ｖｉｄｅｏ１〜Ｖｉｄｅｏ６）は、同一サンプリングタイミングにおいてデータ線とサンプリング手段の接続に応じて、少なくとも異なる色に対応する画像信号を出力させる。
【０１１１】
上記説明では、ＲＧＢの３色の繰返しの画素配列を例に説明したが、画素はＲＧＢＧの４色の繰り返し、ＲＧＢＷの４色の繰返しなど組み合わせは自由である。また、サンプリング信号と画像信号の線数の組み合わせは上記に限定されるものではない。
【０１１２】
以上の実施形態の電源供給線は列方向に延びているものとした。しかし、電源供給線を行方向に延ばしてもよい。図８はそのような配置の例である。
【０１１３】
図８において、電源供給線ＶＤＤ１は画素Ｇ１１、Ｂ１１の駆動トランジスタの制御電極となるソースと接続される。電源供給線ＶＤＤ１は行方向に延在するが、画素Ｇ１１と画素Ｂ１１のように同じ行の隣接する画素に電源を分配することにより、行方向の画素ピッチを小さくすることができる。その場合、データ線はやはり２本組で、電源供給線と画素との接続のないところに配置される。
【０１１４】
同様に図９に示すように、行方向と列方向に隣り合う４つの隣接画素で電源供給線を共通としても良い。図９において、電源供給線ＶＤＤ１は画素Ｇ１１、Ｂ１１の駆動トランジスタの制御電極となるソースと接続される。また、電源供給線ＶＤＤ１は画素Ｇ１２、Ｂ１２の駆動トランジスタの制御電極となるソースと接続される。図８及び図９において、電源供給線は行方向に延びる配線と、この配線とコンタクトホールを介して各画素と接続される分配配線とに分けても良い。この場合、電源供給線と分配配線とは異なる層で形成される。行方向に延びる配線部と分配配線部とを同一層で形成し、これを電源供給線としてよいことは勿論である。
【０１１５】
以上説明した実施形態及び各実施例の表示装置は、例えば情報表示装置を構成できる。この情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。ＰＤＡや携帯ＰＣの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部を含んで構成される。
【０１１６】
以下本発明の好適な実施例として、上述した各実施例の画素を有するＡＭ型ＯＬＥＤディスプレイを用いたデジタルカメラについて説明する。
【０１１７】
図１０はデジタルスチルカメラの一例のブロック図である。図中、１１１はシステム全体、１１２は被写体を撮影する撮影部、１１３は映像信号処理回路（映像信号処理部となる）、１１４は表示パネル、１１５はメモリ、１１６はＣＰＵ、１１７は操作部を示す。撮影部１１２で撮影した映像または、メモリ１１５に記録された映像を、映像信号処理回路１１３で信号処理し、表示装置となる表示パネル１１４で見ることができる。ＣＰＵ１１６では、操作部１１７からの入力によって、撮影部１１２、メモリ１１５、映像信号処理回路１１３などを制御して、状況に適した撮影、記録、再生、表示を行う。
【図面の簡単な説明】
【０１１８】
【図１】本発明に係わる表示装置の実施形態の構成を示す構成図である。
【図２】第１の実施例の回路図である。
【図３】第１の実施例の画素回路図である。
【図４】第１の実施例の画素の断面図である。
【図５】第１の実施例の動作を説明するタイミングチャートである。
【図６】第２の実施例の回路図である。
【図７】第２の実施例の動作を説明するタイミングチャートである。
【図８】電源供給線のレイアウトを示す図である。
【図９】電源供給線の他のレイアウトを示す図である。
【図１０】ＡＭ型ＯＬＥＤディスプレイを用いたデジタルカメラの構成を示すブロック図である。
【符号の説明】
【０１１９】
１１〜ｍｎ  画素
２  垂直シフトレジスタ（ＶＳＲ）
３、ＶＳ１、ＶＳ２、・・・  走査線
４、６  サンプリングスイッチ
５、７、ＤＡＴＡ１、ＤＡＴＡ２、・・・  データ線
８、ＶＤＤ１、ＶＤＤ２、・・・  電源供給線
Ｖｉｄｅｏ１、Ｖｉｄｅｏ２、・・・  画像信号線
【図１】
2010122355.tif 000003
【図２】
2010122355.tif 000004
【図３】
2010122355.tif 000005
【図４】
2010122355.tif 000006
【図５】
2010122355.tif 000007
【図６】
2010122355.tif 000008
【図７】
2010122355.tif 000009
【図８】
2010122355.tif 000010
【図９】
2010122355.tif 000011
【図１０】
2010122355.tif 000012