(57)【要約】【課題】光電変換素子の寄生容量の動作状態に応じた変動を抑えて、寄生容量が小さい状態を保つことにより、安定的に光応答特性が良い状態を得ることが可能な光電変換装置を提供することを課題とする。【解決手段】光電変換により電流を発生する第１の光電変換素子（１０）と、前記第１の光電変換素子で発生した電流を増幅する第１の電流増幅素子（２０）と、前記第１の光電変換素子の逆バイアス電圧値を検出する第１の検出手段（４０）と、前記第１の検出手段の検出結果を基に前記第１の光電変換素子の逆バイアス電圧値を第１の定常値に設定する第１の設定手段（６０）とを有し、前記第１の定常値は、前記第１の光電変換素子の空乏化電圧よりも大きいことを特徴とする光電変換装置が提供される。【選択図】図１
2010153633.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により電流を発生する第１の光電変換素子と、
前記第１の光電変換素子で発生した電流を増幅する第１の電流増幅素子と、
前記第１の光電変換素子の逆バイアス電圧値を検出する第１の検出手段と、
前記第１の検出手段の検出結果を基に前記第１の光電変換素子の逆バイアス電圧値を第１の定常値に設定する第１の設定手段とを有し、
前記第１の定常値は、前記第１の光電変換素子の空乏化電圧よりも大きいことを特徴とする光電変換装置。
【請求項２】
前記第１の電流増幅素子は、コレクタ及びベース間に前記第１の光電変換素子が接続され、エミッタから増幅された電流を出力する第１のバイポーラトランジスタを有し、
前記第１の検出手段は、ゲートが前記第１のバイポーラトランジスタのベースに接続され、ソースが前記第１のバイポーラトランジスタのコレクタに接続された第１の電界効果トランジスタと、前記第１の電界効果トランジスタに接続された第１の定電流源とを有し、
前記第１の設定手段は、前記第１の電界効果トランジスタと同一の極性であり、ソースが前記第１のバイポーラトランジスタのエミッタに接続され、ゲートが前記第１の電界効果トランジスタのドレインに接続され、ドレインから前記第１のバイポーラトランジスタにより増幅された電流を出力する第２の電界効果トランジスタを有し、
前記第１の電界効果トランジスタのゲート及びソース間の電圧は、前記第１の光電変換素子の空乏化電圧よりも大きいことを特徴とする請求項１記載の光電変換装置。
【請求項３】
さらに、前記第１の電界効果トランジスタと同一極性の電界効果トランジスタの閾値電圧を検出する閾値検出手段と、
前記閾値検出手段の検出結果を基に前記第１の定電流源の電流値を制御する閾値フィードバック手段とを有することを特徴とする請求項２記載の光電変換装置。
【請求項４】
前記第１の定電流源は、ドレインが前記第１の電界効果トランジスタのドレインに接続された第３の電界効果トランジスタと、ゲート及びドレインの相互接続点が前記第３の電界効果トランジスタのゲートに接続され、ソースが前記第３の電界効果トランジスタのソースに接続された第４の電界効果トランジスタを有し、
前記閾値検出手段及び前記閾値フィードバック手段は、ゲート及びドレインの相互接続点が前記第４の電界効果トランジスタのゲートに接続され、ソースが定電圧ノードに接続された第５の電界効果トランジスタを有することを特徴とする請求項３記載の光電変換装置。
【請求項５】
さらに、前記第１の光電変換素子の空乏化電圧を検出する空乏化電圧検出手段と、
前記空乏化電圧検出手段の検出結果を基に前記第１の定電流源の電流値を制御する空乏化電圧フィードバック手段とを有することを特徴とする請求項２記載の光電変換装置。
【請求項６】
前記第１の光電変換素子は、
前記第１のバイポーラトランジスタのベースに接続された第１導電型のコンタクト部と、
前記第１導電型のコンタクト部に接続された第１導電型の光電変換領域と、
前記第１導電型の光電変換領域の上下に積層された前記第１導電型と逆の導電型である第２導電型の領域とを有し、
前記第１導電型のコンタクト部は、複数設けられていることを特徴とする請求項２記載の光電変換装置。
【請求項７】
前記第１導電型のコンタクト部は、前記第１導電型の光電変換領域中に複数行及び複数列設けられ、前記複数行の行方向のピッチと前記複数列の列方向のピッチが１：１となるように配されていることを特徴とする請求項６記載の光電変換装置。
【請求項８】
前記複数行及び複数列設けられた第１導電型のコンタクト部は、その行列の最外周に配された第１導電型のコンタクト部の列と前記第１導電型の光電変換領域の端との距離が前記列方向のピッチの半分となるように配され、
前記複数行及び複数列設けられた第１導電型のコンタクト部は、その行列の最外周に配された第１導電型のコンタクト部の行と前記第１導電型の光電変換領域の端との距離が前記行方向のピッチの半分となるように配されていることを特徴とする請求項７記載の光電変換装置。
【請求項９】
さらに、光電変換により電流を発生する第２の光電変換素子と、
前記第２の光電変換素子で発生した電流を増幅する第２の電流増幅素子と、
前記第２の光電変換素子の逆バイアス電圧値を検出する第２の検出手段と、
前記第２の検出手段の検出結果を基に前記第２の光電変換素子の逆バイアス電圧値を第２の定常値に設定する第２の設定手段とを有し、
前記第２の定常値は、前記第２の光電変換素子の空乏化電圧よりも大きく、
前記第２の電流増幅素子は、コレクタ及びベース間に前記第２の光電変換素子が接続され、エミッタから増幅された電流を出力する第２のバイポーラトランジスタを有し、
前記第２の検出手段は、ゲートが前記第２のバイポーラトランジスタのベースに接続され、ソースが前記第２のバイポーラトランジスタのコレクタに接続された第３の電界効果トランジスタと、前記第３の電界効果トランジスタに接続された第２の定電流源とを有し、
前記第２の設定手段は、前記第３の電界効果トランジスタと同一の極性であり、ソースが前記第２のバイポーラトランジスタのエミッタに接続され、ゲートが前記第３の電界効果トランジスタのドレインに接続され、ドレインから前記第２のバイポーラトランジスタにより増幅された電流を出力する第４の電界効果トランジスタを有し、
前記第３の電界効果トランジスタのゲート及びソース間の電圧は、前記第２の光電変換素子の空乏化電圧よりも大きく、
前記第１の光電変換素子及び前記第２の光電変換素子は、第１導電型の光電変換領域と、前記第１導電型と逆の導電型である第２導電型の領域とを交互に複数積層した積層領域を有し、
前記第１の光電変換素子は、前記第１導電型の光電変換領域と前記第２導電型の領域の組みの積層を有し、
前記第２の光電変換素子は、前記第１導電型の光電変換領域と前記第２導電型の領域の他の組みの積層を有することを特徴とする請求項２記載の光電変換装置。
【請求項１０】
前記第２の光電変換素子に対して表面から深い位置に形成された前記第１の光電変換素子の逆バイアス電圧は、前記第１の光電変換素子に対して表面から浅い位置に形成された前記第２の光電変換素子の逆バイアス電圧よりも大きいことを特徴とする請求項９記載の光電変換装置。
【請求項１１】
前記第１の光電変換素子は、第１導電型の第１のコンタクト部を介して前記第１のバイポーラトランジスタのベースに接続され、
前記第２の光電変換素子は、第１導電型の第２のコンタクト部を介して前記第２のバイポーラトランジスタのベースに接続され、
前記第１のコンタクト部及び前記第２のコンタクト部は、それぞれ、それぞれの前記第１導電型の光電変換領域中に複数行及び複数列設けられ、前記複数行の行方向のピッチと前記複数列の列方向のピッチとが１：１となるように配されていることを特徴とする請求項９又は１０記載の光電変換装置。
【請求項１２】
前記複数行及び複数列設けられた第１のコンタクト部及び前記複数行及び複数列設けられた第２のコンタクト部は、それぞれ櫛歯状の金属配線により接続され、互いが入れ子になるように配されていることを特徴とする請求項１１記載の光電変換装置。
【請求項１３】
前記第２の光電変換素子に対して表面から深い位置に形成された前記第１の光電変換素子に接続された第１のコンタクト部の数は、前記第１の光電変換素子に対して表面から浅い位置に形成された前記第２の光電変換素子に接続された第２のコンタクト部の数より少ないことを特徴とする請求項１１又は１２記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関するものである。
【背景技術】
【０００２】
下記の特許文献１は、例えば一眼レフカメラシステムで用いられるＡＥ（Ａｕｔｏ  Ｅｘｐｏｓｕｒｅ:自動露出）あるいはＡＦ（Ａｕｔｏ  Ｆｏｃｕｓ：自動焦点）センサに使用され、フォトトランジスタを用いた従来型の光電変換装置に関するものである。以下、電界効果トランジスタをＦＥＴという。同光電変換装置において、定電流源とその定電流源によって駆動されるＭＯＳＦＥＴでソース接地回路を構成しており、そのＭＯＳＦＥＴのゲートとソース間の電圧で決まるフォトトランジスタのベース電位をほぼ一定に保つことによって、光応答特性の向上を図る。入射光量が変化した際、フォトトランジスタのコレクタ電流が変化するので、フォトトランジスタのベースとエミッタ間の電圧が変化する。この時、フォトトランジスタのベース電位ではなく、エミッタ電位とエミッタにソースを接続されたＭＯＳＦＥＴのゲート電位が主に変動する。これは、光電流が変動しベース電位が変動すると、ソース接地回路の出力、すなわちエミッタにソースを接続されたＭＯＳＦＥＴのゲート電位が大きく変動し、それに併せてエミッタ電位が大きく変動する為である。このように、エミッタからフィードバックがかかることで、ベース電位の変動は非常に小さく抑えられる。このことにより、大面積のフォトトランジスタでベースとコレクタ間の容量が大きい場合においても、ベースとコレクタ間の容量の充電に要する時間を短くすることで光応答特性の向上を実現している。
【０００３】
また、下記の特許文献２には、完全空乏化されたフォトダイオードの構成が開示されている。
【０００４】
【特許文献１】特開２０００−７７６４４号公報
【特許文献２】特開平６−９８０８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、センサの画素の感度を向上させようとしてフォトトランジスタの面積を大きくしていくと結局、光応答特性はベースとコレクタ間の容量の増加によって悪化してしまう。
【０００６】
この理由の一つは、ベースとコレクタ間の容量が大きくなっていくと、ベース電位の変動がわずかであっても、ベースとコレクタ間の容量の充電に時間がかかってしまう為である。
【０００７】
ベース電位の変動量は、フォトトランジスタのエミッタにソースを接続されたＭＯＳＦＥＴのゲート電位の変動をソース接地回路のゲインで割った値であり、入射光量の変化量に依存するが、典型的には数ｍＶ〜十数ｍＶ程度と小さい。しかし、ベースとコレクタ間の容量が大きい場合は、この程度の電位変動にも時間がかかり、光応答特性に影響を与える。
【０００８】
また、もう一つの理由は、ベースとコレクタ間の容量が大きくなっていくと、エミッタからベースにフィードバックがかかる際に、ベースとコレクタ間の容量がローパスフィルタの容量として働いてフィードバックを遅延させる為である。
【０００９】
上記のベースとコレクタ間の容量は主にベースとコレクタの接合部の空乏層容量からなる。これを低減する一般的な手法として、光電変換領域を完全空乏化する手法がある。光電変換領域が大面積であっても、完全空乏化することにより、光電変換領域に付随する空乏層容量をほぼゼロに抑えることができる。しかし、空乏層容量は逆バイアス電圧に依存する為、光電変換装置の動作中に光電流の変動により光電変換領域に印加される逆バイアス電圧が変動してしまうと、動作状態に応じて光電変換領域に付加される寄生容量が変化してしまう。例えば、逆バイアス電圧が変動して、光電変換領域の空乏化電圧以下になってしまうと、寄生容量が急激に増大し、光応答特性が劣化してしまう。
【００１０】
そこで本発明は、光電変換素子の寄生容量の動作状態に応じた変動を抑えて、寄生容量が小さい状態を保つことにより、安定的に光応答特性が良い状態を得ることが可能な光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の光電変換装置は、光電変換により電流を発生する第１の光電変換素子と、前記第１の光電変換素子で発生した電流を増幅する第１の電流増幅素子と、前記第１の光電変換素子の逆バイアス電圧値を検出する第１の検出手段と、前記第１の検出手段の検出結果を基に前記第１の光電変換素子の逆バイアス電圧値を第１の定常値に設定する第１の設定手段とを有し、前記第１の定常値は、前記第１の光電変換素子の空乏化電圧よりも大きいことを特徴とする。
【発明の効果】
【００１２】
第１の光電変換素子の寄生容量の動作状態に応じた変動を抑えて、寄生容量が小さい状態を保つことにより、安定的に光応答特性が良い状態を得ることが可能な光電変換装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
（第１の実施形態）
図１は、本発明の第１の実施形態による光電変換装置の構成例を示す概略図である。光電変換装置は、光信号を電気信号に変換する光電変換素子１０と、光電変換素子１０で発生した光電流を増幅する電流増幅素子２０と、電流増幅素子２０により増幅した出力電流を出力する電流出力端子７０を有する。また、光電変換装置は、光電変換素子１０に印加された逆バイアス電圧を検出する検出手段４０と、検出手段４０の検出結果を基に光電変換素子１０の両端に印加される逆バイアス電圧を定常値に設定する設定手段６０とを有する。
【００１４】
検出手段４０は常に光電変換素子１０の両端に印加されている逆バイアス電圧値をモニターしており、その結果を設定手段６０に送っている。設定手段６０では、検出手段４０で検出した逆バイアス値が定常値からずれていると、逆バイアス電圧を定常値に設定するように働く。ここで、この定常値を光電変換素子１０の空乏化電圧より大きく設定することで、光電変換素子１０に印加される逆バイアス電圧を安定的に空乏化電圧以上に保つことができる。これにより、光電変換素子１０の寄生容量の動作状態に応じた変動を抑えて、寄生容量が小さい状態を保つことにより、安定的に光応答特性が良い状態を得ることが可能となる。
【００１５】
図２は、本実施形態による光電変換装置の構成例を示す回路図である。光電変換装置は、光電変換素子１０と光電変換素子１０で発生した光電流を増幅するバイポーラトランジスタ１１０を有する。また、光電変換装置は、ソース接地回路１５０を有する。ソース接地回路１５０は、ゲートがバイポーラトランジスタ１１０のベースに接続された第１のＭＯＳＦＥＴ１２０と第１のＭＯＳＦＥＴ１２０を駆動する定電流源１３０を有する。また、光電変換装置は、ゲートが第１のＭＯＳＦＥＴ１２０のドレインに、ソースがバイポーラトランジスタ１１０のエミッタに接続され、ドレインからバイポーラトランジスタ１１０により増幅された光電流を出力する第２のＭＯＳＦＥＴ１４０を有する。また、１６０は電源電圧Ｖｃｃのノード、７０は電流出力端子である。
【００１６】
光電変換素子（フォトダイオード）１０のカソードは、電源電圧ノード１６０に接続される。ＰチャネルＭＯＳＦＥＴ１２０は、ソースが電源電圧ノード１６０に接続され、ゲートが光電変換素子１０のアノードに接続される。定電流源１３０は、ＰチャネルＭＯＳＦＥＴ１２０のドレイン及び基準電位（グランド電位）ノード間に接続される。ＮＰＮバイポーラトランジスタ１１０は、コレクタが電源電圧ノード１６０に接続され、ベースが光電変換素子１０のアノードに接続される。ＰチャネルＭＯＳＦＥＴ１４０は、ソースがＮＰＮバイポーラトランジスタ１１０のエミッタに接続され、ゲートがＰチャネルＭＯＳＦＥＴ１２０のドレインに接続され、ドレインが電流出力端子７０に接続される。
【００１７】
ここで、バイポーラトランジスタ１１０が図１の電流増幅素子２０、ソース接地回路１５０が図１の検出手段４０、第２のＭＯＳＦＥＴ１４０が図１の設定手段６０に対応している。以下、図２の回路動作について説明する。
【００１８】
定電流源１３０を流れる電流、すなわち第１のＭＯＳＦＥＴ１２０を流れる電流Ｉpixとゲートとソース間の電圧Ｖgsの関係は次式（１）のようになる。
【００１９】
【数１】
2010153633.tif 000003
【００２０】
ここで、ＶgsはＭＯＳＦＥＴのゲートとソース間の電圧であり、ＶthはＭＯＳＦＥＴの閾値電圧である。また、βは次式（２）の通りである。
【００２１】
【数２】
2010153633.tif 000004
【００２２】
ここで、μ0はキャリアの移動度、ＣoxはＭＯＳＦＥＴの単位面積当たりのゲート容量、ＷはＭＯＳＦＥＴのゲート幅、ＬはＭＯＳＦＥＴのゲート長である。
【００２３】
式（１）から、ゲートとソース間の電圧Ｖgsは次式（３）のようになる。
【００２４】
【数３】
2010153633.tif 000005
【００２５】
この値が光電変換素子１０の逆バイアス電圧になっており、図１の定常値に相当している。よって、次式（４）が成り立つように、光電変換素子１０の空乏化電圧ＶＤＥＰ及び第１のＭＯＳＦＥＴ１２０のゲートサイズ、閾値電圧及び定電流源１３０の電流値を設計することで、光電変換素子１０を空乏化することができる。
【００２６】
【数４】
2010153633.tif 000006
【００２７】
例えば、光電変換素子１０で発生する光電流が増加し、バイポーラトランジスタ１１０のベース電位が上昇すると、ソース接地回路１５０はその変動を検出し、第２のＭＯＳＦＥＴ１４０のゲート電位を低下させる。それに応じて、第２のＭＯＳＦＥＴ１４０のソース電位、すなわちバイポーラトランジスタ１１０のエミッタ電位が低下し、エミッタからフィードバックがかかり、バイポーラトランジスタ１１０のベース電位はほぼ元の値に保たれる。光電流が減少した時には逆のフィードバックがかかり、やはりバイポーラトランジスタ１１０のベース電位はほぼ元の値に保たれる。
【００２８】
よって、式（４）を満たすように設計することにより、光電変換素子１０に印加される逆バイアス電圧を安定的に空乏化電圧以上に保つことができる。これにより、バイポーラトランジスタ１１０のベースとコレクタ間の容量を常に小さい値に保ち、光量が変動した際のベースとコレクタ間の容量の充電に要する時間を抑えることができる。また、エミッタからベースにフィードバックがかかる際のベースとコレクタ間の容量によるフィードバックの遅延の影響を抑えることができる。
【００２９】
このように、本実施形態によれば、光電変換素子１０の寄生容量の動作状態に応じた変動を抑えて、寄生容量が小さい状態を保つことにより、安定的に光応答特性が良い状態を得ることが可能となる。
【００３０】
本実施形態において、上述のような効果を得ることができるのは、本実施形態が電流読み出し型の光電変換装置であるからである。電荷読み出し型、例えば光電変換素子をソースフォロワの入力ゲートに直結させた光電変換装置においては、上述のような効果を得ることは困難である。電荷読み出し型の光電変換装置においては、発生した電荷を光電変換素子に蓄積する為、蓄積された電荷量に応じて、必ず光電変換素子の逆バイアス電圧は変動する。このため、光電変換素子をリセットする際に、光電変換素子に空乏化電圧以上の逆バイアス電圧を印加して空乏化させたとしても、電荷蓄積により逆バイアス電圧が空乏化電圧以下になると光電変換素子の寄生容量は増大する。よって、電荷読み出し型の光電変換装置では、動作状態に応じた寄生容量の変動を抑えることはできない。このようなことから、光電変換素子で発生した光電流を常に読み出し続ける電流読み出し型の光電変換装置であるからこそ、本実施形態では上述のような効果を得ることができると言える。
【００３１】
（第２の実施形態）
図３は、本発明の第２の実施形態による光電変換装置の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。
【００３２】
図３において、図２の実施形態と異なる点は、第１のＭＯＳＦＥＴ１２０と同一極性のＭＯＳＦＥＴの閾値電圧Ｖthを検出する閾値検出手段１７０を設けていることである。また、閾値検出手段１７０で検出した検出結果を定電流源１３０の電流値にフィードバックする閾値フィードバック手段１８０を設けていることである。これにより、製造ばらつきによって第１のＭＯＳＦＥＴ１２０の閾値電圧Ｖthが変動した場合でも、光電変換素子１０に印加される逆バイアス電圧を空乏化電圧よりも大きく保つことが容易となる。
【００３３】
式（４）から以下のことが分かる。閾値電圧Ｖthが低下した時に電流値Ｉpixを増加させるように、閾値電圧Ｖthが増加した時に電流値Ｉpixを低下させるようにフィードバックをかけることで閾値電圧変動による式（４）の左辺、すなわち逆バイアス電圧の変動を軽減することができる。
【００３４】
これにより、製造ばらつきによって第１のＭＯＳＦＥＴ１２０の閾値電圧Ｖthが変動した場合でも、光電変換素子１０に印加される逆バイアス電圧を空乏化電圧よりも大きく保つことが容易となる。以下、図４に示す回路構成を用いて、動作について詳述する。
【００３５】
図４において、定電流源１３０を第１のＭＯＳＦＥＴ１２０とは異なる極性である第３のＭＯＳＦＥＴ１９０及び第４のＭＯＳＦＥＴ２００から構成している。また、図３の閾値検出手段１７０及び閾値フィードバック手段１８０を第１のＭＯＳＦＥＴ１２０と同一極性である第５のＭＯＳＦＥＴ２１０で構成している。
【００３６】
図４において、簡単の為、第１のＭＯＳＦＥＴ１２０と第５のＭＯＳＦＥＴ２１０の閾値電圧Ｖthが等しく、また式（２）で決まるβも等しいとする。また、第３のＭＯＳＦＥＴ１９０と第４のＭＯＳＦＥＴ２００の閾値電圧が等しくＶthn、また式（２）で決まるβが等しくβnとする。このとき図４において、第５のＭＯＳＦＥＴ２１０と第４のＭＯＳＦＥＴ２００において式（１）が成り立つことから、また第３のＭＯＳＦＥＴ１９０と第４のＭＯＳＦＥＴ２００を流れる電流が等しくなることから、Ｉpixは、次式（５）となる。
【００３７】
【数５】
2010153633.tif 000007
【００３８】
式（５）から、Ｖthが低下した時にＩpixが増加し、Ｖthが増加した時にＩpixが低下する。よって、本実施形態によれば、式（４）の左辺、すなわち逆バイアス電圧の変動を軽減することができる。
【００３９】
これにより、プロセスが変動した場合でも、光電変換素子１０に印加される逆バイアス電圧を空乏化電圧よりも大きく保つことが容易となる。
【００４０】
（第３の実施形態）
図５は、本発明の第３の実施形態による光電変換装置の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。
【００４１】
図２の実施形態と異なる点は、光電変換素子１０の空乏化電圧を検出する空乏化電圧検出手段２２０を設けていることである。また、空乏化電圧検出手段２２０で検出した検出結果を定電流源１３０の電流値にフィードバックする空乏化電圧フィードバック手段２３０を設けていることである。これにより、プロセスが変動した場合でも、光電変換素子１０に印加される逆バイアス電圧を空乏化電圧よりも大きく保つことが容易となる。
【００４２】
空乏化電圧検出手段２２０により、プロセス変動による空乏化電圧の増加を検出し、空乏化電圧フィードバック手段２３０によって定電流源１３０の電流値が増加するようにフィードバックをかける。この時、式（４）からわかるように、空乏化電圧ＶＤＥＰがプロセス変動により増加しても、それに併せて式（４）の左辺が増加する為、光電変換素子１０に印加される逆バイアス電圧を空乏化電圧よりも大きく保つことが容易となる。
【００４３】
（第４の実施形態）
図６及び図７は、本発明の第４の実施形態による光電変換装置の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。
【００４４】
図６を参照しながら説明する。２４０はＰ型シリコン基板である。２４１はＰ型シリコン基板２４０上に形成された不純物濃度２×１０15atoms/cm3のＮ型エピタキシャル層である。２５０はＮ型エピタキシャル層２４１上に形成されたピーク不純物濃度３×１０17atoms/cm3のＮ型領域である。また、２８０は表面に形成されたピーク不純物濃度１×１０18atoms/cm3の表面Ｎ+領域である。また、２７０はバイポーラトランジスタ１１０のベースと接続されるピーク不純物濃度８×１０19atoms/cm3のＰ型のコンタクト部であり、２７５は高不純物濃度のＮ型コンタクト部である。また、２６０は光電変換領域となるピーク不純物濃度３×１０17atoms/cm3のＰ型領域である。Ｐ型領域２６０で発生したキャリアはコンタクト部２７０を介して、バイポーラトランジスタ１１０のベースへ流れる。このように、光電変換素子１０はＮ型領域２５０及びＰ型領域２６０及び表面Ｎ+領域２８０及びコンタクト部２７０で構成されており、コンタクト部２７０が複数設けられている。
【００４５】
また、図７は、図６の光電変換素子１０の平面図を表しており、図中のＡ−Ａ’の破線部が図６の光電変換素子１０の断面図に対応している。図７からコンタクト部２７０がＰ型領域２６０中に複数行・複数列設けられていることがわかる。Ｂはコンタクト部２７０の行列の列方向ピッチ、Ｃは行方向ピッチ、ＤとＥは最外周に属する列とＰ型領域２６０の端との距離、ＦとＧは最外周に属する行とＰ型領域２６０の端との距離を示している。
【００４６】
光電変換素子１０の空乏化電圧は、Ｎ型領域２５０とＰ型領域２６０と表面Ｎ+領域２８０の濃度関係で決まる。上述のように、式（４）を満たすように光電変換素子１０の空乏化電圧及び第１のＭＯＳＦＥＴ１２０のゲートサイズ、閾値電圧及び定電流源１３０の電流値を設計することで、Ｐ型領域２６０を安定的に空乏化することができる。これにより、バイポーラトランジスタ１１０のベースとコレクタ間の容量を常に小さい値に保ち、ベースとコレクタ間の容量の充電に要する時間を抑えることができる。また、エミッタからベースにフィードバックがかかる際のベースとコレクタ間の容量によるフィードバックの遅延の影響を抑えることができる。すなわち、図６中の光電流が変動してから出力電流が素早く変動する状態を安定的に得ることができる。よって、安定的に光応答特性が良い状態を得ることができる。
【００４７】
しかしながら、図６のように光電変換領域として空乏化した半導体層（以下、空乏化層と呼ぶ）を用いる場合、そのサイズによっては、空乏化層中のキャリアの拡散速度が光応答特性に対して支配的となりえる。つまり、光電流の変動から出力電流の変動までの時間ではなく、光量の変動からコンタクト部にキャリアが到達するまでの時間が支配的となりえる。
【００４８】
この時、図６のようにコンタクト部２７０を複数設けることで、空乏化層中のキャリアの拡散距離を短くすることにより、キャリアの拡散遅延による光応答特性への悪影響を抑えることができる。
【００４９】
ただ、コンタクト部２７０は表面からの暗電流の増加要因となりえるので、必要最小限の数でキャリアの拡散距離が効果的に短くなる配置にするのが望ましい。
【００５０】
望ましい一つの配置方法としては、図７のようにコンタクト部２７０を複数行・複数列設け、その行方向のピッチと列方向のピッチが約１：１となるようにコンタクト部２７０の行数と列数を選択する方法がある。つまり、図７においてＢ：Ｃ≒１：１である。例えば、列方向にだけ密にコンタクト部２７０を配置しても行方向のピッチは長いままであるので、行方向の拡散距離は長いままとなってしまい、配置方法としては非効率的である。
【００５１】
また、図７において、最外周のコンタクト部２７０とＰ型領域２６０の端との距離がコンタクト部２７０間のピッチの約半分となっていることが、更に望ましい。つまり、図７において、Ｂ≒２×Ｄ≒２×Ｅ、Ｃ≒２×Ｆ≒２×Ｇである。これにより、Ｐ型領域２６０の外周付近に拡散距離の長い部分ができることを防ぐことができる。
【００５２】
図７において、上述のようにコンタクト部２７０を配置した時、キャリアの最大拡散距離は、下式（６）のようになる。
【００５３】
【数６】
2010153633.tif 000008
【００５４】
式（６）で決まる拡散距離が２５μｍ、５０μｍ、１００μｍ、２００μｍのそれぞれの場合について、光電流の立ち上がり波形のシミュレーションを行った結果を図８に示す。横軸が時間、縦軸が光電流である。横軸の０μｓｅｃが、図６において光を照射し始めた時間で、照度３．６（ｌｘ）程度の光を照射している。図８において、拡散距離２５μｍ、５０μｍの場合は１５μｓｅｃ程度で光電流が立ち上がっているが、１００μｍの場合はキャリアの拡散遅延により光電流の立ち上がりに１５μｓｅｃ程度の遅延が生じ、３０μｓｅｃ以上の時間を要していることがわかる。例えば、撮像システムに用いられるＡＥセンサでは、図６において、光が照射されてから出力電流が立ち上がるまで数１０μｓｅｃ〜１００μｓｅｃ程度の光応答特性が要求される。よって、図８の拡散距離１００μｍの場合における、１５μｓｅｃ程度の光電流の立ち上がりの遅延は有意差となって照度センサの光応答特性に悪影響を与える。故に、式（６）で決まる最大拡散距離は５０μｍ程度以下に抑えることが望ましい。
【００５５】
図７における最大拡散距離５０μｍ時の行方向ピッチと列方向ピッチは、行方向ピッチ＝列方向ピッチの場合、７０μｍ程度である。例えばコンタクト部２７０のサイズを２μｍ□とした場合、コンタクト部２７０の総面積はＰ型領域２６０の面積の０．０８％程度と非常に小さい。よって、コンタクト部２７０を複数設けることによる暗電流増加へ影響は極めて小さく抑えることができる。
【００５６】
尚、本実施形態ではコンタクト部２７０の行数及び列数がそれぞれ３の場合を例にとって説明したが、これに限られるものではない。
【００５７】
上記のように、必要最小限数でキャリアの拡散距離が効果的に短くなるようにコンタクト部２７０を配置することにより、暗電流の増加を抑制しつつ、キャリアの拡散遅延による光応答特性への悪影響を抑えることができる。
【００５８】
（第５の実施形態）
図９は、本発明の第５の実施形態による光電変換装置の構成例を示す図である。但し、ここでは上述した第１の実施形態との相違点についてのみ説明する。
【００５９】
図９において、２４０はＰ型シリコン基板、２４１はＮ型エピタキシャル層である。Ｎ型領域２５０、Ｐ型領域２６０、Ｎ型領域２５１、Ｐ型領域２６１、表面Ｎ+領域２８０と、Ｎ型領域とＰ型領域が交互に積層されており、Ｐ型領域２６０、２６１はそれぞれ異なる深さに形成されている。シリコンに入射した光は波長の長いものほど深く侵入するので、Ｐ型領域２６０、２６１からは異なる波長帯域の光に対する光信号を得ることができる。このように、Ｎ型領域２５０、Ｐ型領域２６０、Ｎ型領域２５１から光電変換素子１０が、Ｎ型領域２５１、Ｐ型領域２６１、表面Ｎ+領域２８０から光電変換素子１１が形成されており、深さ方向に光電変換素子１０及び１１が積層されている。
【００６０】
ソース接地回路１５１は、ソース接地回路１５０に対応し、第１のＭＯＳＦＥＴ１２１及び定電流源１３１を有する。第１のＭＯＳＦＥＴ１２１及び定電流源１３１は、それぞれ第１のＭＯＳＦＥＴ１２０及び定電流源１３０に対応する。バイポーラトランジスタ１１１はバイポーラトランジスタ１１０に対応し、第２のＭＯＳＦＥＴ１４１は第２のＭＯＳＦＥＴ１４０に対応し、電流出力端子７１は電流出力端子７０に対応する。
【００６１】
光電変換素子（フォトダイオード）１１のカソードは、電源電圧ノード１６０に接続される。ＰチャネルＭＯＳＦＥＴ１２１は、ソースが電源電圧ノード１６０に接続され、ゲートが光電変換素子１１のアノードに接続される。定電流源１３１は、ＰチャネルＭＯＳＦＥＴ１２１のドレイン及び基準電位（グランド電位）ノード間に接続される。ＮＰＮバイポーラトランジスタ１１１は、コレクタが電源電圧ノード１６０に接続され、ベースが光電変換素子１１のアノードに接続される。ＰチャネルＭＯＳＦＥＴ１４１は、ソースがＮＰＮバイポーラトランジスタ１１１のエミッタに接続され、ゲートがＰチャネルＭＯＳＦＥＴ１２１のドレインに接続され、ドレインが電流出力端子７１に接続される。
【００６２】
また、Ｐ型領域２６０、２６１それぞれにコンタクト部２７０、２７１を設けて、それぞれバイポーラトランジスタ１１０、１１１に接続することで、それぞれの光電流を増幅して電流出力端子７０、７１からそれぞれ出力する構成となっている。ここで、光電変換素子１０と１１のそれぞれに対して、式（４）を満たすように光電変換素子１０、１１及び第１のＭＯＳＦＥＴ１２０、１２１及び定電流源１３０、１３１を設計することで、Ｐ型領域２６０、２６１を安定的に空乏化することができる。この時、図９の光電変換素子１０、１１の双方に対して、光電変換素子１０及び１１の寄生容量の動作状態に応じた変動を抑えて、寄生容量が小さい状態を保つことにより、安定的に光応答特性が良い状態を得ることが可能となる。
【００６３】
このような光電変換装置においては、それぞれの光電変換素子１０及び１１に合わせて最適な逆バイアス電圧を設定することができる。これにより、製造ばらつきが発生した場合でも、それぞれの光電変換素子１０及び１１に印加される逆バイアス電圧をそれぞれの空乏化電圧よりも大きく保つことが容易となる。
【００６４】
図９において、光電変換素子１０、１１では、一般的により深い位置に形成された光電変換素子１０の方が空乏化電圧の製造ばらつきが大きい。以下、この点について説明する。
【００６５】
図９に示したようにＰ型領域２６０の深さ方向の幅をＷとする。また、Ｎ型領域２５０、２５１からＰ型領域２６０に伸びる空乏層長をそれぞれＷ１、Ｗ２とする。ここで簡単の為、Ｎ型領域２５０の不純物濃度＝Ｎ型領域２５１の不純物濃度＞＞Ｐ型領域２６０の不純物濃度とすると、次式（７）が成り立つ。
【００６６】
【数７】
2010153633.tif 000009
【００６７】
ここで、εはシリコンの誘電率、またＶbiはＰ型領域２６０とＮ型領域の不純物濃度で決まる内蔵電位、ＶRはＰ型領域２６０とＮ型領域の間に印加された逆バイアス電圧、ＮAはＰ型領域２６０の不純物濃度である。式（７）において、ＶRが空乏化電圧ＶＤＥＰとなった時に、Ｗ＝Ｗ１＋Ｗ２となりＰ型領域２６０は完全に空乏化する。よって、次式（８）が成り立つ。
【００６８】
【数８】
2010153633.tif 000010
【００６９】
式（８）からわかるように、Ｐ型領域２６０の深さ方向の幅Ｗと不純物濃度ＮAのばらつきが、空乏化電圧ＶＤＥＰのばらつきに寄与する。
【００７０】
一般的に、熱拡散で不純物領域を形成する場合も、イオン注入で不純物領域を形成する場合も、表面からより深い所に形成する場合の方が、不純物の深さ方向の濃度プロファイルは半値幅が広く、裾を引く形となる。よって、図９において、光電変換素子１０は光電変換素子１１に比べて、より半値幅が広いＰ型不純物プロファイルとＮ型不純物プロファイルの接合により形成される。この時、不純物プロファイル形状のプロセスばらつきによる、Ｐ型領域２６０の深さ方向の幅Wと不純物濃度NAのばらつきは、Ｐ型領域２６１に比べて大きくなる。よって、式（８）により、光電変換素子１０は光電変換素子１１に比べて、空乏化電圧の製造ばらつきは大きくなる。
【００７１】
言い換えれば、光電変換素子１１の空乏化電圧の製造ばらつきは光電変換素子１０よりも小さい。よって、式（３）で決まる光電変換素子の逆バイアス電圧を相対的に小さくすることができる為、Ｉpixを小さくすることができる。つまり、それぞれの光電変換素子１０及び１１に応じて最適のＩpixを選択することにより、必要最小限の消費電流で光電変換装置を駆動することができる。
【００７２】
本実施形態では、深さ方向に積層した光電変換素子の数を２の場合を例にとって説明したが、これに限られるものではない。
【００７３】
このように本実施形態においては、深さ方向に空乏化して動作させる光電変換素子１０及び１１を積層した光電変換装置において、それぞれの光電変換素子１０及び１１に印加される逆バイアス電圧を最適化することで消費電流を低減することができる。
【００７４】
（第６の実施形態）
図１０及び図１１は、本発明の第６の実施形態による光電変換装置の構成例を示す図である。但し、ここでは上述した第５の実施形態との相違点だけを説明する。
【００７５】
図１０においては、Ｐ型領域２６０に複数のコンタクト部２７０、Ｐ型領域２６１に複数のコンタクト部２７１を設けている。図１１は図１０の光電変換素子１０、１１の平面図を表しており、図中のＡ−Ａ’の破線部が図１０の断面図に対応している。図１０、図１１からコンタクト部２７０はＰ型領域２６０中に複数行・複数列、コンタクト部２７１はＰ型領域２６１中に複数行・複数列設けられている。また、櫛歯状かつ互いが入れ子になるよう配された金属配線２９０と２９１でコンタクト部２７０とコンタクト部２７１はそれぞれ接続されている。このような構成により、光電変換素子１０、１１の開口面積の低下を抑え、バイポーラトランジスタ１１０、１１１のベースにつく寄生容量の増加による光応答特性の悪化を抑えることができる。また、第４の実施形態と同様に、光電変換素子１０、１１のそれぞれについて、光電変換領域中におけるキャリアの拡散遅延による光応答特性への悪影響を抑えることができる。
【００７６】
図１１において、コンタクト部２７０とコンタクト部２７１の金属配線２９０及び２９１による接続パターンは、コンタクト部の行数・列数にもよるが、幾通りも考えられる。しかし、最も望ましい接続パターンは、金属配線２９０と２９１のそれぞれの配線長が最短となるパターンである。これは、配線長が長くなる程、光電変換素子１０、１１の実効的な開口面積が小さくなり、また配線につく寄生容量によりバイポーラトランジスタ１１０と１１１のベースにつく寄生容量が大きくなってしまう為である。これは、既に述べたように光応答特性の悪化を招く。よって、それぞれの配線長が最短となるよう、図１１に示すように櫛歯状かつ互いが入れ子になるよう配された金属配線２９０と２９１にてコンタクト部２７０とコンタクト部２７１をそれぞれ接続するのが望ましい。
【００７７】
本実施形態ではコンタクト部２７０及びコンタクト部２７１の行数及び列数がそれぞれ３の場合を例にとって説明したが、これに限られるものではない。
【００７８】
また、本実施形態では金属配線２９０及び２９１として上向きと下向きの櫛歯状配線が入れ子に配された場合を例にとって説明したが、これに限られるものではない。例えば、左向きと右向きの櫛歯状配線を入れ子に配しても同様な効果を得ることができる。
【００７９】
このように、本実施形態の構成により、光電変換素子の開口面積の低下を抑え、また配線につく寄生容量の増加による光応答特性の悪化を抑えることができる。
【００８０】
（第７の実施形態）
図１２は、本発明の第７の実施形態による光電変換装置の構成例を示す図である。但し、ここでは上述した第６の実施形態との相違点についてのみ説明する。
【００８１】
図１２は、図１１と同様に光電変換素子１０、１１の平面図を表しているが、コンタクト部２７０の数がコンタクト部２７１よりも少ない。尚、断面に関してもコンタクト部２７０の数が少ないことを除けば、図１０のＡ−Ａ’部と同様である。このような構成により、光電変換素子１０、１１のそれぞれについて、光電変換領域中におけるキャリアの拡散遅延による光応答特性への悪影響を抑えつつ、第６の実施形態と比較して、コンタクト部による暗電流の増加を抑えることができる。
【００８２】
図１０において、ＨはＮ型領域２５１の不純物プロファイルのピーク位置、ＩはＰ型シリコン基板２４０上に形成された半導体層のトータルの厚さを示している。光電変換素子１０、１１の分光特性は主に、この２つのファクターにより決まる。例えば、ＨとＩがそれぞれ０．４μｍ、４．５μｍ程度の場合の分光特性シミュレーション結果を図１３に示す。図１３において、横軸が照射光の波長、縦軸がそれぞれの光電変換素子１０、１１から得られる光電流であり、波長４００ｎｍ付近にピークを持っている方が光電変換素子１１の特性で、波長６００ｎｍ付近にピークを持っている方が光電変換素子１０の特性である。図１３のような分光特性の場合、ほとんどの分光特性の光源に対して、光電変換素子１０は１１よりも大きな光電流を得ることができる。よって、光電変換素子１０の方がバイポーラトランジスタ１１０のベースとコレクタ間の容量の充電に要する時間を抑えることができるため、光応答特性が良い。このため、コンタクト部２７０の数をコンタクト部２７１の数より少なくしても、光電変換素子１０は光電変換素子１１と同等程度の光応答特性を得ることができる。また、コンタクト部の増加による暗電流の増加を抑えることができる。
【００８３】
本実施形態ではコンタクト部２７０の行数及び列数がそれぞれ２、コンタクト部２７１の行数及び列数がそれぞれ３の場合を例にとって説明したが、これに限られるものではない。
【００８４】
このように、本実施形態において、光電変換素子１０、１１のそれぞれについて、光電変換領域中におけるキャリアの拡散遅延による光応答特性への悪影響を抑えつつ、第６の実施形態と比較して、コンタクト部による暗電流の増加を抑えることができる。
【００８５】
これまで、光電変換素子としてホールを集めるタイプのもの、電流増幅素子としてＮＰＮバイポーラトランジスタを用いた場合を例にとって説明したが、これに限られるものではない。光電変換素子として電子を集めるタイプのもの、電流増幅素子としてＰＮＰバイポーラトランジスタを用いた場合でも、同様な構成をとることにより同等な効果を得ることができる。
【００８６】
第１〜第７の実施形態の光電変換装置は、大面積の光電変換素子を有する光電変換装置である。光電変換素子の寄生容量の動作状態に応じた変動を抑えて、寄生容量が小さい状態を保つことにより、安定的に光応答特性が良い状態を得ることが可能な光電変換装置を提供することができる。
【００８７】
図１の光電変換装置において、第１の光電変換素子１０は、光電変換により電流を発生する。第１の電流増幅素子２０は、第１の光電変換素子１０で発生した電流を増幅する。第１の検出手段４０は、第１の光電変換素子１０の逆バイアス電圧値を検出する。第１の設定手段６０は、第１の検出手段４０の検出結果を基に第１の光電変換素子１０の逆バイアス電圧値を第１の定常値に設定する。第１の定常値は、第１の光電変換素子１０の空乏化電圧よりも大きい。
【００８８】
図２の光電変換装置において、第１の電流増幅素子２０は、コレクタ及びベース間に第１の光電変換素子１０が接続され、エミッタから増幅された電流を出力する第１のバイポーラトランジスタ１１０を有する。第１の検出手段４０は、第１の電界効果トランジスタ１２０と、第１の電界効果トランジスタ１２０に接続された第１の定電流源１３０とを有する。第１の電界効果トランジスタ１２０は、ゲートが第１のバイポーラトランジスタ１１０のベースに接続され、ソースが第１のバイポーラトランジスタ１１０のコレクタに接続される。第１の設定手段６０は、第１の電界効果トランジスタ１２０と同一の極性である第２の電界効果トランジスタ１４０を有する。第２の電界効果トランジスタ１４０は、ソースが第１のバイポーラトランジスタ１１０のエミッタに接続され、ゲートが第１の電界効果トランジスタ１２０のドレインに接続され、ドレインから第１のバイポーラトランジスタ１１０により増幅された電流を出力する。第１の電界効果トランジスタ１２０のゲート及びソース間の電圧は、第１の光電変換素子１０の空乏化電圧よりも大きい。
【００８９】
図３の光電変換装置において、閾値検出手段１７０は、第１の電界効果トランジスタ１２０と同一極性の電界効果トランジスタの閾値電圧を検出する。閾値フィードバック手段１８０は、閾値検出手段１７０の検出結果を基に第１の定電流源１３０の電流値を制御する。
【００９０】
図４の光電変換装置において、第１の定電流源１３０は、第３の電界効果トランジスタ１９０と第４の電界効果トランジスタ２００とを有する。第３の電界効果トランジスタ１９０は、ドレインが第１の電界効果トランジスタ１２０のドレインに接続される。第４の電界効果トランジスタ２００は、ゲート及びドレインの相互接続点が第３の電界効果トランジスタ１９０のゲートに接続され、ソースが第３の電界効果トランジスタ１９０のソースに接続される。閾値検出手段１７０及び閾値フィードバック手段１８０は、第５の電界効果トランジスタ２１０を有する。第５の電界効果トランジスタ２１０は、ゲート及びドレインの相互接続点が第４の電界効果トランジスタ２００のゲートに接続され、ソースが定電圧ノード１６０に接続される。
【００９１】
図５の光電変換装置において、空乏化電圧検出手段２２０は、第１の光電変換素子１０の空乏化電圧を検出する。空乏化電圧フィードバック手段２３０は、空乏化電圧検出手段２２０の検出結果を基に第１の定電流源１３０の電流値を制御する。
【００９２】
図６及び図７の光電変換装置において、第１の光電変換素子１０は、第１導電型のコンタクト部２７０と、第１導電型の光電変換領域２６０と、第１導電型の光電変換領域２６０の上下に積層された第１導電型と逆の導電型である第２導電型の領域２５０とを有する。第１導電型のコンタクト部２７０は、第１のバイポーラトランジスタ１１０のベースに接続される。第１導電型の光電変換領域２６０は、第１導電型のコンタクト部２７０に接続される。第１導電型のコンタクト部２６０は、複数設けられている。
【００９３】
図７に示すように、第１導電型のコンタクト部２７０は、第１導電型の光電変換領域２６０中に複数行及び複数列設けられ、複数行の行方向のピッチＣと複数列の列方向のピッチＢが約１：１となるように配されている。
【００９４】
また、複数行及び複数列設けられた第１導電型のコンタクト部２７０は、その行列の最外周に配された第１導電型のコンタクト部２７０の列と第１導電型の光電変換領域２６０の端との距離Ｄ及びＥが列方向のピッチＢの約半分となるように配されている。複数行及び複数列設けられた第１導電型のコンタクト部２７０は、その行列の最外周に配された第１導電型のコンタクト部２７０の行と第１導電型の光電変換領域２６０の端との距離Ｆ及びＧが行方向のピッチＣの約半分となるように配されている。
【００９５】
図９の光電変換装置において、第２の光電変換素子１１は、光電変換により電流を発生する。第２の電流増幅素子１１１は、第２の光電変換素子１１で発生した電流を増幅する。第２の検出手段１２１，１３１は、第２の光電変換素子１１の逆バイアス電圧値を検出する。第２の設定手段１４１は、第２の検出手段１２１，１３１の検出結果を基に第２の光電変換素子１１の逆バイアス電圧値を第２の定常値に設定する。第２の定常値は、第２の光電変換素子１１の空乏化電圧よりも大きい。
【００９６】
第２の電流増幅素子１１１は、コレクタ及びベース間に第２の光電変換素子１１が接続され、エミッタから増幅された電流を出力する第２のバイポーラトランジスタ１１１を有する。第２の検出手段１２１，１３１は、第３の電界効果トランジスタ１２１と、第３の電界効果トランジスタ１２１に接続された第２の定電流源１３１とを有する。第３の電界効果トランジスタ１２１は、ゲートが第２のバイポーラトランジスタ１１１のベースに接続され、ソースが第２のバイポーラトランジスタ１１１のコレクタに接続される。第２の設定手段１４１は、第３の電界効果トランジスタ１２１と同一の極性である第４の電界効果トランジスタ１４１を有する。第４の電界効果トランジスタ１４１は、ソースが第２のバイポーラトランジスタ１１１のエミッタに接続され、ゲートが第３の電界効果トランジスタ１２１のドレインに接続され、ドレインから第２のバイポーラトランジスタ１１１により増幅された電流を出力する。第３の電界効果トランジスタ１２１のゲート及びソース間の電圧は、第２の光電変換素子１１の空乏化電圧よりも大きい。
【００９７】
第１の光電変換素子１０及び第２の光電変換素子１１は、第１導電型の光電変換領域２６０，２６１と、第１導電型と逆の導電型である第２導電型の領域２５０，２５１とを交互に複数積層した積層領域を有する。第１の光電変換素子１０は、第１導電型の光電変換領域２６０と第２導電型の領域２５０の組みの積層を有する。第２の光電変換素子１１は、第１導電型の光電変換領域２６１と第２導電型の領域２５１の他の組みの積層を有する。
【００９８】
第２の光電変換素子１１に対して表面から深い位置に形成された第１の光電変換素子１０の逆バイアス電圧は、第１の光電変換素子１０に対して表面から浅い位置に形成された第２の光電変換素子１１の逆バイアス電圧よりも大きい。
【００９９】
図１０及び図１１の光電変換装置において、第１の光電変換素子１０は、第１導電型の第１のコンタクト部２７０を介して第１のバイポーラトランジスタ１１０のベースに接続される。第２の光電変換素子１１は、第１導電型の第２のコンタクト部２７１を介して第２のバイポーラトランジスタ１１１のベースに接続される。第１のコンタクト部２７０及び第２のコンタクト部２７１は、それぞれ、それぞれの第１導電型の光電変換領域２６０及び２６１中に複数行及び複数列設けられ、複数行の行方向のピッチと複数列の列方向のピッチとが約１：１となるように配されている。
【０１００】
図１１に示すように、複数行及び複数列設けられた第１のコンタクト部２７０及び複数行及び複数列設けられた第２のコンタクト部２７１は、それぞれ櫛歯状の金属配線２９０及び２９１により接続され、互いが入れ子になるように配されている。
【０１０１】
図１２の光電変換装置において、第１のコンタクト部２７０は、第２の光電変換素子１１に対して表面から深い位置に形成された第１の光電変換素子１０に接続されている。第２のコンタクト部２７１は、第１の光電変換素子１０に対して表面から浅い位置に形成された第２の光電変換素子１１に接続されている。第１のコンタクト部２７０の数は、第２のコンタクト部２７１の数より少ない。
【０１０２】
第１〜第７の実施形態によれば、光電変換素子１０及び／又は１１の寄生容量の動作状態に応じた変動を抑えて、寄生容量が小さい状態を保つことにより、安定的に光応答特性が良い状態を得ることが可能な光電変換装置を提供することができる。
【０１０３】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【０１０４】
【図１】本発明の第１の実施形態による光電変換装置の構成例を示す概略図である。
【図２】本発明の第１の実施形態による光電変換装置の構成例を示す回路図である。
【図３】本発明の第２の実施形態による光電変換装置の構成例を示す概略構成図である。
【図４】本発明の第２の実施形態による光電変換装置の構成例を示す回路図である。
【図５】本発明の第３の実施形態による光電変換装置の構成例を示す概略構成図である。
【図６】本発明の第４の実施形態による光電変換装置の構成例を示す概略構成図である。
【図７】本発明の第４の実施形態による光電変換装置の構成例を示す概略構成図である。
【図８】図６の光電変換素子に光を照射した際の光電流波形のシミュレーション結果を示す図である。
【図９】本発明の第５の実施形態による光電変換装置の構成例を示す概略構成図である。
【図１０】本発明の第６の実施形態による光電変換装置の構成例を示す概略構成図である。
【図１１】本発明の第６の実施形態による光電変換装置の構成例を示す概略構成図である。
【図１２】本発明の第７の実施形態による光電変換装置の構成例を示す概略構成図である。
【図１３】図１０に示した光電変換装置の分光特性のシミュレーション結果を示す図である。
【符号の説明】
【０１０５】
１０、１１        光電変換素子
２０              電流増幅素子
４０              検出手段
６０              設定手段
７０、７１        電流出力端子
１１０、１１１    バイポーラトランジスタ
１２０、１２１    第１のＭＯＳＦＥＴ
１３０、１３１    定電流源
１４０、１４１    第２のＭＯＳＦＥＴ
１５０、１５１    ソース接地回路
１６０            電源電圧ノード
１７０            閾値検出手段
１８０            閾値フィードバック手段
１９０            第３のＭＯＳＦＥＴ
２００            第４のＭＯＳＦＥＴ
２１０            第５のＭＯＳＦＥＴ
２２０            空乏化電圧検出手段
２３０            空乏化電圧フィードバック手段
２４０            Ｐ型シリコン基板
２４１            Ｎ型エピタキシャル層
２５０、２５１    Ｎ型領域
２６０、２６１    Ｐ型領域
２７０、２７１    コンタクト部
２７５            Ｎ型コンタクト部
２８０            表面Ｎ+領域
２９０、２９１    金属配線
【図１】
2010153633.tif 000011
【図２】
2010153633.tif 000012
【図３】
2010153633.tif 000013
【図４】
2010153633.tif 000014
【図５】
2010153633.tif 000015
【図６】
2010153633.tif 000016
【図７】
2010153633.tif 000017
【図８】
2010153633.tif 000018
【図９】
2010153633.tif 000019
【図１０】
2010153633.tif 000020
【図１１】
2010153633.tif 000021
【図１２】
2010153633.tif 000022
【図１３】
2010153633.tif 000023