(57)【要約】【課題】電極ピッチを微細化しても、電子部品と実装基板との間隔を確保して、はんだの溶融接合後のフラックス残渣の洗浄を円滑に実施でき、アンダーフィル材の空孔発生を防止できるはんだバンプの構造を提供する。【解決手段】実装基板の電極と該実装基板の電極に対向する電子部品の電極とを接合するギャップ制御用はんだバンプ構造であって、前記はんだバンプは、前記接合後にバレル形状となる第１はんだバンプと、該第１はんだバンプに比して体積が小さく、前記接合後に円柱形状または鼓形状となる第２はんだバンプとを備えることを特徴とするギャップ制御用はんだバンプ構造である。【選択図】図１
2010147120.tif 000002
【特許請求の範囲】
【請求項１】
実装基板の電極と該実装基板の電極に対向する電子部品の電極とを接合するギャップ制御用はんだバンプ構造であって、
前記はんだバンプ構造は、
前記接合後にバレル形状となる第１はんだバンプと、
該第１はんだバンプに比して体積が小さく、前記接合後に円柱形状または鼓形状となる第２はんだバンプとを備えることを特徴とするギャップ制御用はんだバンプ構造。
【請求項２】
前記第１はんだバンプが、前記電子部品の表面に対称に配置されていることを特徴とする請求項１に記載のギャップ制御用はんだバンプ構造。
【請求項３】
前記第１はんだバンプの側面の全表面積の比が、前記第２はんだバンプの側面の全表面積に対して、０．８〜２．４であることを特徴とする請求項１または２に記載のギャップ制御用はんだバンプ構造。
【請求項４】
前記第１はんだバンプの側面の全表面積が、前記第２はんだバンプの側面の全表面積の２倍であり、前記第２はんだバンプが前記接合後に円柱形状となることを特徴とする請求項１ないし３のいずれか１項に記載のギャップ制御用はんだバンプ構造。
【請求項５】
前記第１はんだバンプ及び前記第２はんだバンプの材料が、ソルダーペーストまたははんだボールであることを特徴とする請求項１ないし４のいずれか１項に記載のギャップ制御用はんだバンプ構造。
【請求項６】
前記第１はんだバンプ及び前記第２はんだバンプが、前記接合前に平坦化処理されて略同一の高さであることを特徴とする請求項１ないし５のいずれか１項に記載のギャップ制御用はんだバンプ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンチップなどの電子部品を基板にフリップチップ実装するはんだ接合技術に関する。
【背景技術】
【０００２】
電子部品の実装基板への接合には、高速信号処理、大容量データ伝送、低電圧駆動などへの対応が要求される。そこで、従来から、電子部品側の電極が外周１から３列程度に配置されている場合には、電子部品側の電極に設けられる金の突起状電極と樹脂製の実装基板側の電極に形成されたはんだバンプとの接合において、４０μｍピッチの微細ピッチ接合が採用されている。しかし、上記接合は、はんだ−はんだ接合よりも信頼性が劣るという欠点がある。
【０００３】
一方、はんだ−はんだ接合では、はんだの表面張力により接合部位のはんだバンプが、樽型、つまりバレル形状となることから、電極ピッチの微細化に適当ではないという問題や、バレル形状のはんだバンプは電極との接続部付近でクラックが入りやすく機械的強度が弱いという問題がある。また、はんだの溶融接合時にフラックスを用いるが、電極ピッチの微細化に伴って、電子部品と実装基板との間隙が狭くなるので、はんだの溶融接合後のフラックス残渣の洗浄が不十分となってしまうという問題もある。さらに、電子部品と実装基板との機械的強度を確保するために、アンダーフィル材を電子部品と実装基板との接合部位に注入するが、電子部品と実装基板間との間隙が狭い接合部位にアンダーフィル材を注入すると、アンダーフィル材内部に空孔が残留し易くなり、機械的強度が確保できないという問題もある。
【０００４】
大きなはんだバンプと小さなはんだバンプを備えたはんだ接合部に関する従来技術として、特許文献１がある。この発明はコーナーに位置する大きなはんだバンプの形状を鼓型にすることで、耐熱疲労特性を向上できるとしている。しかし、はんだの場合、その表面張力(Sn-3.0Ag-0.5Cuの場合、０．４９N/m)から溶融時は球状になる。接合構造部では、上下は電極と接合している為に、全体的な形状としてはバレル型（樽型）となり、当該発明で主張するコーナーに位置する大きなはんだバンプの形状を鼓型にする目的としては不要なものである。しかし、4隅にはチップと基板の大きな線膨張係数差に依る大きな応力が加わるので、接合部が破壊し易い事が知られている。その点では、コーナー部に大きなはんだバンプの接合部を設ける効果はある。
【０００５】
また、大きなはんだバンプと小さなはんだバンプを備えたはんだ接合部に関する別の従来技術として、特許文献２がある。この発明は接続用はんだバンプとは別にそれより大きなはんだバンプを設ける構造が記載されている。この場合、接続用はんだバンプは概ね円柱状となっている。これは、特許文献１とは反対に、接続用はんだのふくらみ形状を制御することにより、熱歪を軽減できることが開示されている。しかし、この構造では、外周に設けられた大きなはんだバンプは基板とは接合されていないので、直接ふくらみを抑えたバンプ部分に熱歪が加わり、接続信頼性が低下するという問題がある。
【特許文献１】特開平１１−２３３９２６
【特許文献２】昭５５−１６３８５２
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情に鑑み、電極ピッチを微細化しても、電子部品と実装基板との間隔を確保して、はんだの溶融接合後のフラックス残渣の洗浄を円滑に実施でき、アンダーフィル材の空孔発生を防止できるはんだバンプの構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様は、実装基板の電極と該実装基板の電極に対向する電子部品の電極とを接合するギャップ制御用はんだバンプ構造であって、前記はんだバンプは、前記接合後にバレル形状となる第１はんだバンプと、該第１はんだバンプに比して体積が小さく、前記接合後に円柱形状または鼓形状となる第２はんだバンプとを備えることを特徴とするギャップ制御用はんだバンプ構造である。
【０００８】
本発明は、はんだ接合部の溶融接合時において、バレル形状となる第１はんだバンプの表面張力と、円柱形状または鼓形状となる前記第１はんだバンプよりも体積の小さい第２はんだバンプの表面張力とのバランスを利用することで、実装基板と電子部品との間隙を制御するものである。溶融はんだの表面張力は、はんだバンプの側面の表面積を最小にするよう作用する。従って、個々の第１はんだバンプの体積を個々の第２はんだバンプよりも大きくすると、第１はんだバンプは、はんだ溶融時の表面張力の作用により側面の表面積が最小となるようにバレル形状をとる。
【０００９】
それぞれの第１はんだバンプの体積がそれぞれの第２はんだバンプよりも大きいことで、それぞれの第１はんだバンプの側面の表面積はそれぞれの第２はんだバンプの側面の表面積よりも大きくなるので、実装基板と電子部品間の間隙が広がる。また、第１はんだバンプの表面張力はバレル形状の側面の表面積を小さくしようとするので、その間隙を狭くする方向、つまり、実装基板と電子部品を引き付ける方向に作用する。
【００１０】
一方、第２はんだバンプは、第１はんだバンプの側面の表面積が第２はんだバンプよりも大きいことで実装基板と電子部品間の間隙が広がることに伴って、はんだ溶融時の表面張力の作用により側面の表面積が最小となるように円柱形状または鼓形状をとり、バレル形状の場合に比べてその側面の表面積が増加する。そして、第１はんだバンプと第２はんだバンプとの表面張力のバランスがとれるところまで、実装基板と電子部品間の間隙が広がることとなる。つまり、第２はんだバンプよりも体積が大きいバレル形状である第１はんだバンプの存在によって、実装基板と電子部品間との間隙を調整することができる。
【００１１】
本発明の第２の態様は、前記第１はんだバンプが、前記電子部品の表面に対称に配置されていることを特徴とするギャップ制御用はんだバンプ構造である。
【００１２】
本発明の第３の態様は、前記第１はんだバンプの側面の全表面積の比が、前記第２はんだバンプの側面の全表面積に対して、０．８〜２．４であることを特徴とするギャップ制御用はんだバンプ構造である。「第１はんだバンプの側面の全表面積」とは、電子部品と実装基板の接合に使用されている個々の第１はんだバンプの側面の表面積を合計したものを意味し、「第２はんだバンプの側面の全表面積」とは、電子部品と実装基板の接合に使用されている個々の第２はんだバンプの側面の表面積を合計したものを意味する。つまり、「はんだバンプの側面の全表面積」は、「個々のはんだバンプの側面の表面積」×「はんだバンプの個数」で表すことができる。
【００１３】
本発明の第４の態様は、前記第１はんだバンプの側面の全表面積が、前記第２はんだバンプの側面の全表面積の２倍であり、前記第２はんだバンプが前記接合後に円柱形状となることを特徴とするギャップ制御用はんだバンプ構造である。
【００１４】
本発明の第５の態様は、前記第１はんだバンプ及び前記第２はんだバンプの材料が、ソルダーペーストまたははんだボールであることを特徴とするギャップ制御用はんだバンプ構造である。はんだバンプの材料にソルダーペーストを用いる場合には、印刷機を用いて基板にソルダーペーストを印刷転写することで、電極上にはんだを供給する。はんだバンプの材料にはんだボールを使用する場合には、ボールマウンタを用いて電極上にはんだを供給する。
【００１５】
本発明の第６の態様は、前記第１はんだバンプ及び前記第２はんだバンプが、前記接合前に平坦化処理されて略同一の高さであることを特徴とするギャップ制御用はんだバンプ構造である。
【発明の効果】
【００１６】
本発明の第１の態様によれば、接合後にバレル形状となる第１はんだバンプと、第１はんだバンプに比して体積が小さく接合後に円柱形状または鼓形状となる第２はんだバンプとを有することから、実装基板と電子部品との間隙を広げることができるので、接合後に行うフラックス残渣の洗浄工程において、フラックスの洗い残しを防止することができ、電気的接続信頼性が向上する。また、実装基板と電子部品との間隙が広がることで、電子部品と実装基板間との間隙に注入するアンダーフィル材内部に空孔が残留するのを防止できるので、機械的接続信頼性が向上する。さらに、第２はんだバンプは円柱形状または鼓形状となるので、電極ピッチの微細化に対応することができる。
【００１７】
本発明の第２の態様によれば、第１はんだバンプが電子部品の表面に対称に配置されるので、電子部品と実装基板間との間隙を均一に接続することができる。
【００１８】
本発明の第３の態様によれば、第１はんだバンプの側面の全表面積の比が第２はんだバンプの側面の全表面積に対して、０．８〜２．４なので、はんだ溶融時において、第１はんだバンプと第２はんだバンプとの表面張力のバランスがくずれるのを防止でき、確実に電子部品と実装基板間との間隙を調整することができる。
【００１９】
本発明の第４の態様によれば、第１はんだバンプの側面の全表面積は、第２はんだバンプの側面の全表面積の２倍であり、接合後の第２はんだバンプは円柱形状なので、鼓形状の場合と比較して、はんだバンプにクラックが発生する頻度を抑えることができ、接続信頼性が向上する。
【００２０】
本発明の第５の態様によれば、はんだバンプの材料がソルダーペーストまたははんだボールなので、従来装置にて簡易にギャップ制御用はんだバンプ構造を作製することができる。
【００２１】
本発明の第６の態様によれば、はんだバンプは、接合前に平坦化処理されて略同一の高さとなっているので、実装基板に電子部品を簡易に載置することができる。
【発明を実施するための最良の形態】
【００２２】
次に、本発明の実施形態例に係るギャップ制御用はんだバンプ構造を図面に基づいて説明する。図１、２は、本発明の実施形態例に係るギャップ制御用はんだバンプ構造の部分断面図である。図３は、本発明の実施形態例に係るギャップ制御用はんだバンプ構造のはんだバンプの配置を示す模式図である。図４は、本発明の実施形態例に係るギャップ制御用はんだバンプ構造のはんだバンプの配置を示す部分模式図である。図５は、従来のはんだバンプ構造を示す部分断面図である。
【００２３】
本発明の第１実施形態例であるギャップ制御用はんだバンプ構造は、図１に示すように、実装基板５と半導体チップ６とを接合しており、第２はんだバンプ２と、第２はんだバンプ２よりも体積の大きい第１はんだバンプ１とを有している。第２はんだバンプ２は電極４上に形成され、第１はんだバンプ１は電極４よりも表面積の大きい電極３上に形成されている。
【００２４】
図１では、実装基板５と半導体チップ６との接合部を構成する第１はんだバンプ１の側面の全表面積が、第２はんだバンプ２の側面の全表面積の２倍となるように、第１はんだバンプ１と第２はんだバンプ２について、それぞれの数量及び体積を調節している。従って、第１はんだバンプ１は、はんだ溶融時の表面張力の作用によりバレル形状となる。一方、第２はんだバンプ２は、第１はんだバンプ１よりも体積が小さく、第１はんだバンプ１の側面の全表面積が、第２はんだバンプ２の側面の全表面積の略２倍程度で表面張力のバランスが最良の状態なので、はんだ溶融時の表面張力の作用により円柱形状となる。
【００２５】
図５に示すように、第２はんだバンプ２のみからなる従来の接合部では、はんだ溶融時の表面張力の作用により、全てのはんだバンプはバレル形状となる。しかし、本発明の第１実施形態例では、第１はんだバンプの存在により、第２はんだバンプは円柱形状となるので、従来の接合部と比較して、実装基板５と半導体チップ６との間隙が広くなる。また、第１実施形態例に係る第２はんだバンプ２は円柱形状なので、それぞれの第２はんだバンプ間の間隔も広くなる。従って、実装基板５と半導体チップ６との間隙にアンダーフィル材を注入する際に、アンダーフィル材内部にボイドが発生しにくくなり、また、はんだバンプは円柱形状でありクラックが発生するのを抑えることができるので、接合部の機械的強度を確保することができる。
【００２６】
第１実施形態例では、第１はんだバンプ１と第２はんだバンプ２の数量及び体積は、第１はんだバンプ１の側面の全表面積が、第２はんだバンプ２の側面の全表面積の略２倍程度であれば、特に限定されず、適宜設定してよい。従って、第１はんだバンプ１が第２はんだバンプ２より体積の大きい態様であれば、必要に応じて、それぞれの第１はんだバンプをより大きくしてその数量を減らしてもよいし、それぞれの第１はんだバンプを小さめにしてその数量を増やしてもよく、また、それぞれの第１はんだバンプ１の体積は一定でなくてもよい。
【００２７】
第１はんだバンプ１の配置は、半導体チップ６と実装基板５との間隙のバランスがくずれない範囲であれば特に限定されないが、半導体チップ６と実装基板５との間隙を均一に接続する点から、半導体チップ６の表面に対して対称に配置するのが好ましい。
【００２８】
本発明の第２実施形態例であるギャップ制御用はんだバンプ構造は、第１実施形態例と同様に、図２に示すように、実装基板５と半導体チップ６とを接合しており、第２はんだバンプ２と、第２はんだバンプ２よりも体積の大きい第１はんだバンプ１とを有している。第１はんだバンプ１は表面積の大きい電極３上に形成され、第２はんだバンプ２は電極３よりも表面積の小さい電極４上に形成されている。第２はんだバンプ２の体積は、第１実施形態例の第２はんだバンプ２と同じである。
【００２９】
第２実施形態例では、実装基板５と半導体チップ６との接合部を構成する第１はんだバンプ１の側面の全表面積の比は、第２はんだバンプ２の側面の全表面積に対して２．０超〜２．４となるように、第１はんだバンプ１と第２はんだバンプ２について、それぞれの数量及び体積を調節している。従って、第１はんだバンプ１は、はんだ溶融時の表面張力の作用によりバレル形状となるが、第２はんだバンプ２は、第１はんだバンプ１よりも体積が小さく、第１はんだバンプ１の側面の全表面積の比は、第２はんだバンプ２の側面の全表面積に対して、２．０超〜２．４なので、はんだ溶融時の表面張力の作用により円柱形状よりも側面の表面積の大きい鼓形状となる。このように、第２はんだバンプが鼓形状となるので、実装基板５と半導体チップ６との間隙は、第１実施形態例よりもさらに広くなる。また、第２はんだバンプが鼓形状なので、第１実施形態例よりも電極４ピッチをより狭くすることができる。
【００３０】
上記の通り、第２実施形態例では、第１はんだバンプ１の側面の全表面積の上限は、第２はんだバンプ２の側面の全表面積の２．４倍であるが、第２はんだバンプにクラックが生じるのを抑える点から、上限は２．１倍が好ましい。一方、第１はんだバンプ１の側面の全表面積の比が、第２はんだバンプ２の側面の全表面積に対して２．４を超えると、はんだ溶融時に第２はんだバンプが断線しやすくなる。
【００３１】
第２実施形態例では、第１はんだバンプ１と第２はんだバンプ２の数量及び体積は、第１はんだバンプ１の側面の全表面積の比が、第２はんだバンプ２の側面の全表面積に対して２．０超〜２．４であれば、特に限定されず、適宜設定してよい。従って、第１はんだバンプ１が第２はんだバンプ２より体積の大きい態様であれば、必要に応じて、それぞれの第１はんだバンプをより大きくしてその数量を減らしてもよいし、それぞれの第１はんだバンプを小さめにしてその数量を増やしてもよく、また、それぞれの第１はんだバンプ１の体積は一定でなくてもよい。
【００３２】
第１はんだバンプ１の配置は、半導体チップ６と実装基板５との間隙のバランスがくずれない範囲であれば特に限定されないが、半導体チップ６と実装基板５との間隙を均一に接続する点から、半導体チップ６の表面に対して対称に配置するのが好ましい。
【００３３】
上記第２実施形態例では、第１はんだバンプ１の側面の全表面積の比を、第２はんだバンプ２の側面の全表面積に対して２．０超〜２．４としたが、電極４のピッチを微細化しつつ実装基板５と半導体チップ６との間隙を確保する点から、第２はんだバンプ２の側面の全表面積に対する第１はんだバンプ１の側面の全表面積比の下限値は０．８であり、間隙を十分に確保する点から好ましい下限値は０．９である。第１はんだバンプ１の側面の全表面積の比を、第２はんだバンプ２の側面の全表面積に対して２未満とした場合には、第１はんだバンプ１だけではなく、第２はんだバンプ２もバレル形状となり、上記第１実施形態例及び第２実施形態例よりも実装基板５と半導体チップ６との間隙は狭くなるが、第１はんだバンプの存在により、従来の第２はんだバンプのみの構造と比べて、前記間隙は広くなる。第１はんだバンプ１の側面の全表面積の比を、第２はんだバンプ２の側面の全表面積に対して０．８未満とすると、前記間隙の広さが不十分となる。
【００３４】
本発明の第１及び第２実施形態例に係るはんだバンプ構造の配置例について、図３、４を用いて説明する。図３に示すように、第２はんだバンプ２は、四角形の半導体チップ６の外縁部の各辺に２列に配置されている。一方、第１はんだバンプ１は、半導体チップ６の表面に対して対称に配置されている。つまり、第１はんだバンプ１は、四角形の半導体チップ６の各角部にそれぞれ１つ、第２はんだバンプ２配列領域内側の第２はんだバンプが配置されていない領域の外縁部に等間隔に１６個、合計２０個配置されている。実装基板１の各角部には、第１はんだバンプ１がそれぞれ１つずつ配置されているので、図４に示すように、第１はんだバンプ１を配置しなければ前記角部に配置される予定であった４つの第２はんだバンプ２は、第２はんだバンプ２の２個分の幅だけ内側に配置されている。
【００３５】
第１はんだバンプ１の体積及び第２はんだバンプ２の体積は、実装基板１と半導体チップ６の間隙が広がる範囲で適宜設定すればよく、第１実施形態例では、合計２０個の第１はんだバンプ１の側面の全表面積と、２列に配置されている第２はんだバンプ２の側面の全表面積とは、はんだ溶融時において、略同一乃至２倍程度となっている。一方で、第２実施形態例では、第２はんだバンプ２の側面の全表面積に対する第１はんだバンプ１の側面の全表面積の比は、はんだ溶融時において、２．０超〜２．４となっている。
【００３６】
上記各実施形態例では、２０個の第１はんだバンプ１を半導体チップ６表面上に対称に配置したが、上記実施形態例の第１はんだバンプ１よりも側面の表面積の小さい２１個以上の第１はんだバンプ１を対称に配置してもよく、上記実施形態例の第１はんだバンプ１よりも側面の表面積の大きい１９個以下の第１はんだバンプ１を対称に配置してもよい。また、実装基板１と半導体チップ６との間隙のバランスがくずれない範囲であれば、第１はんだバンプは、半導体チップ６に対して対称の配置でなくてもよい。
【００３７】
さらに、上記実施形態例では、第２はんだバンプは半導体チップの外縁部各辺に配置されていたが、配置場所は特に限定されず、例えば、半導体チップ６の中央部や全面であってもよい。また、上記実施形態例では、半導体チップ６は四角形であり、電極３、４は丸型であるが、半導体チップ６及び電極３、４の形状は特に限定されない。
【００３８】
ギャップ制御用はんだバンプ構造の形成方法は、特に限定されず、例えば、電極上にソルダーペーストをマスク印刷する印刷法、ボールマウンタを用いて電極上にはんだボールを搭載するボール法、電極上にめっきによりはんだ層を形成するめっき法、はんだ粉を粘着材を介して電極上に付着させるはんだ粉付着法など、従来技術をそのまま用いることができる。
【００３９】
また、必要に応じて、実装基板５と半導体チップ６との接合前に、第１はんだバンプ及び／または第２はんだバンプに平坦化処理を行って、その高さを略同一としてもよい。はんだバンプの平坦化処理は、通常一般に用いられる方法であればよく、例えば、治具ではんだバンプの頭を押しつぶす方法がある。
【実施例１】
【００４０】
次に、本発明の実施例を説明する。実装基板にはシリコン製のインターポーザを、電子部品には半導体シリコンチップを使用した。半導体シリコンチップは、各辺１３ｍｍの四角形であり、その外縁部の４辺に、１００μｍピッチで５０μｍ径の電極を２列に設けた。このとき、５０μｍ径の電極数は合計９９２個となる。ただし、４つの各角部の電極は内側に移動させて、空いた領域のそれぞれに７０μｍ径の電極を設けるとともに、半導体シリコンチップの外縁部に配置された５０μｍ径の電極配列領域のさらに内側に１６個の７０μｍ径の電極を半導体シリコンチップの表面に対称に配置した。さらに、半導体シリコンチップを受けるインターポーザにも同様にして電極を配置した。
【００４１】
半導体シリコンチップ側の電極には、電気めっき法を用いてはんだバンプを形成した。５０μｍ径の電極のはんだバンプは３０μｍの高さとし、７０μｍ径の電極のはんだバンプは４０μｍの高さとした。一方、インターポーザ側の電極には、電極上にソルダーペーストを転写する印刷法により、厚さ３０μｍのメタルマスクを用いて、はんだバンプを形成した。メタルマスクの開口部の寸法は、５０μｍ径の電極部は６０μｍ、７０μｍ径の電極部は１４０μｍとした。
【００４２】
上記より、半導体シリコンチップとインターポーザとの接合部を構成する５０μｍ径の電極上に形成されたはんだバンプの側面の全表面積は概ね１５万μｍ2となり、７０μｍ径の電極上に形成されたはんだバンプの側面の全表面積は概ね３０万μｍ2となる。従って、第１はんだバンプの側面の全表面積の比は、前記第２はんだバンプの側面の全表面積に対して、概ね２倍である。
【００４３】
印刷後、フリップチップボンダでインターポーザ上に半導体シリコンチップを搭載後、ピーク温度を２５０℃に設定したリフロー炉を通して、インターポーザとシリコンチップとをチップオンチップ実装したサンプルを作製した。このサンプルの半導体シリコンチップとインターポーザとの間の間隙を測定すると、４１〜４３μｍであった。また、７０μｍ径の電極のはんだバンプはバレル形状であり、５０μｍ径の電極のはんだバンプは略円柱形状であった。
【００４４】
次に、本発明の比較例を説明する。上記実施例と同様に、実装基板にはシリコン製のインターポーザを、電子部品には各辺１３ｍｍの四角形の半導体シリコンチップを使用し、その外縁部の４辺に、１００μｍピッチで５０μｍ径の電極を２列に設けた。ただし、実施例とは異なり、半導体シリコンチップの４つの各角部にも５０μｍ径の電極を配置し、７０μｍ径の電極を設けることはしなかった。
【００４５】
半導体シリコンチップ側の電極には、電気めっき法を用いて高さ３０μｍのはんだバンプを形成した。一方、インターポーザ側の電極には、厚さ３０μｍのメタルマスクを用いて電極上にソルダーペーストを転写する印刷法により、はんだバンプを形成した。電極部に設けたメタルマスクの開口部は、６０μｍの寸法とした。
【００４６】
印刷後、実施例と同様に、フリップチップボンダでインターポーザ上に半導体シリコンチップを搭載後、ピーク温度を２５０℃に設定したリフロー炉を通して、チップオンチップ実装されたサンプルを作製した。サンプルの半導体シリコンチップとインターポーザとの間の間隙を測定すると、３１〜３４μｍであった。また、５０μｍ径の電極のはんだバンプはバレル形状であった。
【００４７】
上記より、実施例の半導体シリコンチップとインターポーザとの間の間隙は、比較例と比べて約３０％拡大し、また、実施例のはんだバンプの形状が略円柱形状となったので、フラックスの洗浄性が向上して、外観上、フラックス残渣は見られなかった。また、絶縁劣化試験（HAST試験、１３０℃  ８５％RH  ３V  ９６時間）においても、比較例の絶縁抵抗値は１E０５以下のサンプルが発生したのに対し、実施例は１E０７以上となった。
【産業上の利用可能性】
【００４８】
実装基板と電子部品間の間隙を拡大することができるので、電極ピッチの微細化が必要なフリップチップ実装分野において利用価値が高い。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１実施形態例に係るギャップ制御用はんだバンプ構造の部分断面図である。
【図２】本発明の第２実施形態例に係るギャップ制御用はんだバンプ構造の部分断面図である。
【図３】本発明の実施形態例に係るギャップ制御用はんだバンプ構造のはんだバンプの配置を示す模式図である。
【図４】本発明の実施形態例に係るギャップ制御用はんだバンプ構造のはんだバンプの配置を示す部分模式図である。
【図５】従来のはんだバンプ構造を示す部分断面図である。
【符号の説明】
【００５０】
１      第１はんだバンプ
２      第２はんだバンプ
３      電極
４      電極
５      実装基板
６      半導体チップ
【図１】
2010147120.tif 000003
【図２】
2010147120.tif 000004
【図３】
2010147120.tif 000005
【図４】
2010147120.tif 000006
【図５】
2010147120.tif 000007