(57)【要約】【課題】良好な絶縁性を確保しつつ極めて高い誘電率を有するゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能とを備え、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることのできる半導体装置を提供することを可能にする。【解決手段】第１導電型の第１半導体層１２に離間して設けられた第２導電型の第１ソース領域１２ａおよび第１ドレイン領域１２ｂと、第１ソース領域と第１ドレイン領域との間の第１半導体層に設けられる第１チャネル領域１２ｃと、第１チャネル領域上に設けられたハーフメタル強磁性金属の第１ゲート電極６０と、第１ソース領域に接続するように設けられたハーフメタル強磁性金属の第１ソース電極５０ａと、を備え、第１ゲート電極の磁化６４ｃの向きが、第１ソース電極の磁化６４ａの向きと略反平行である。【選択図】図８
2010147409.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層に離間して設けられた第２導電型の第１ソース領域および第１ドレイン領域と、
前記第１ソース領域と前記第１ドレイン領域との間の前記第１半導体層に設けられる第１チャネル領域と、
前記第１チャネル領域上に設けられたハーフメタル強磁性金属の第１ゲート電極と、
前記第１ソース領域に接続するように設けられたハーフメタル強磁性金属の第１ソース電極と、
を備え、
前記第１ゲート電極の磁化の向きが、前記第１ソース電極の磁化の向きと略反平行であることを特徴とする半導体装置。
【請求項２】
前記第１ソース電極と前記第１ソース領域との間にトンネルバリア層が設けられ、前記第１ソース電極は前記トンネルバリア層を介して前記第１ソース領域に接続していることを特徴とする請求項１記載の半導体装置。
【請求項３】
基板上に形成され、対向する一対の側面を有する第１導電型の第１半導体層と、
前記第１半導体層に形成され、前記一対側面に平行でかつ前記基板の上面に平行な方向に互いに離間して設けられるとともに、それぞれが前記一対の側面の一部を含む第２導電型の第１ソース領域および第１ドレイン領域と、  
前記第１ソース領域と前記第１ドレイン領域との間の前記第１半導体層に形成され、前記第１ソース領域と前記第１ドレイン領域には含まれない前記一対の側面の一部を含む第１チャネル領域と、
前記第１チャネル領域に含まれる前記一対の側面を覆うように設けられたハーフメタル強磁性金属の第１ゲート電極と、
前記第１ソース領域に接続するように設けられたハーフメタル強磁性金属の第１ソース電極と、
を備え、
前記第１ゲート電極の磁化の向きが、前記第１ソース電極の磁化の向きと略反平行であることを特徴とする半導体装置。
【請求項４】
前記第１ソース電極および前記第１ゲート電極の少なくとも一方の上に反強磁性層が設けられていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記第１ソース電極上に非磁性層および強磁性層がこの順序で積層された積層膜が設けられていることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記第１ゲート電極と前記チャネル領域との間にバリア膜が設けられていることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
【請求項７】
前記第ソース電極および前記ゲート電極のハーフメタル強磁性金属は、Ｃｏ４０Ｆｅ４０Ｂ２０、Ｃｏ２ＭｎＸ（ＸはＧａ、Ｓｉ、Ａｌ、Ｇｅ、Ｓｎ、Ｓｂ）、Ｃｏ２（ＣｒｘＦｅ１−ｘ）Ａｌ合金（０≦ｘ≦１）、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘ合金（０≦ｘ≦１）、ＣａＢｉ、ＣｒまたはＭｎを含有するＳｉＣ、ＫＣｒＳｅ２、ＣｒＯ２、ＣｒＡｓ、ＣｒＳｂ、Ｆｅ３Ｏ４、或いはＦｅｘＣｏ１−ｘＳ２合金（０≦ｘ≦１）であることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
【請求項８】
前記第１ドレイン領域に接続するように設けられたハーフメタル強磁性金属の第１ドレイン電極を更に備えていることを特徴とする請求項１乃至７のいずれかに記載の半導体装置。
【請求項９】
基板上に形成された絶縁膜を備え、前記第１半導体層が絶縁膜上に形成されていることを特徴とする請求項１乃至８のいずれかに記載の半導体装置。
【請求項１０】
前記第１半導体層は、Ｓｉ層、Ｇｅ層、ＳｉとＧｅとの混晶層、またはＧａＡｓ層であることを特徴とする請求項１乃至９のいずれかに記載の半導体装置。
【請求項１１】
第２導電型の第２半導体層に離間して設けられた第１導電型の第２ソース領域および第２ドレイン領域と、
前記第２ソース領域と前記第２ドレイン領域との間の前記第２半導体層に設けられる第２チャネル領域と、
前記第２チャネル領域上に設けられたハーフメタル強磁性金属の第２ゲート電極と、
前記第２ソース領域に接続するように設けられたハーフメタル強磁性金属の第２ソース電極と、
を更に備え、
前記第２ゲート電極の磁化の向きが、前記第２ソース電極の磁化の向きと略反平行であり、
前記第１半導体層と前記第２半導体層が同一の基板上に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項１２】
前記基板上に形成され、対向する一対の側面を有する第２導電型の第２半導体層と、
前記第２半導体層に形成され、前記一対の側面に平行でかつ前記基板の上面に平行な方向に互いに離間して設けられるとともに、それぞれが前記第２半導体層の前記一対の側面の一部を含む第１導電型の第２ソース領域および第２ドレイン領域と、  
前記第２ソース領域と前記第２ドレイン領域との間の前記第２半導体層に形成され、前記第２ソース領域と前記第２ドレイン領域には含まれない前記一対の側面の一部を含む第２チャネル領域と、
前記第２チャネル領域に含まれる前記一対の側面を覆うように設けられたハーフメタル強磁性金属の第２ゲート電極と、
前記第２ソース領域に接続するように設けられたハーフメタル強磁性金属の第２ソース電極と、
を更に備え、
前記第２ゲート電極の磁化の向きが、前記第２ソース電極の磁化の向きと略反平行であることを特徴とする請求項３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタを有する半導体装置に関する。
【背景技術】
【０００２】
高周波移動体通信の目覚しい普及に代表されるように、超高速高機能半導体装置の実現により社会生活の情報化が著しく進行している。これに伴い、これらの半導体装置に用いられる個々の半導体素子の高速化、微細化、大規模集積化、ワンチップ化に対する要求は時を追って増大している。
【０００３】
しかし、これらの半導体素子の主要な構成要素であるＭＯＳＦＥＴの微細化、高速化、を考えた場合、これには様々な困難が伴う。例えば、ＭＯＳＦＥＴのチャネル長（即ちゲート電極の長さ）の縮小に伴い、しきい値電圧が下降する（短チャネル効果）。そして、半導体装置の設計時に意図したしきい値電圧と異なった素子が形成されると、設計の意図とは異なる素子動作を引き起こし装置全体の機能を損なう。
【０００４】
この様な短チャネル効果は、ＭＯＳＦＥＴの微細化に相応して（即ち、スケーリング則に基づいて）、ゲート絶縁膜を薄膜化することで抑制することができる。すなわち、ゲート絶縁膜の薄膜化によってゲート電圧のチャネル領域への静電的支配力が増大し、微細化した場合でも、しきい値電圧が変動することを回避できるのである。
【０００５】
しかしながら、ゲート絶縁膜として、従来利用されているシリコン酸化膜を用いたまま、このような薄膜化を図った場合、直接トンネルリーク電流が増大し、絶縁性が著しく低下する。このため、シリコン酸化膜を用いた場合、ゲート絶縁膜の膜厚を２．０ｎｍ以下に薄膜化することはできないという困難が生じる。
【０００６】
このような困難に対処するため、近年、ＺｒＯ２やＨｆＯ２といった、シリコン酸化膜より誘電率が高い、いわゆる「高誘電体のゲート絶縁膜」の開発が精力的に行われている。誘電率が高ければ、同じ物理的膜厚でも、低誘電率の絶縁膜よりも、ゲート電圧の静電的支配力をチャネル領域へ伝達しやすいからである。
【０００７】
しかしながら、物質の誘電率は、仮想的電子／正孔対の生成を含む物質中の電気分極の容易さに依存しており、誘電率を高くすると、物質の禁制帯幅（バンドギャップ）が減少し、絶縁性が著しく劣化してしまうという物性物理学的な根本的困難が存在する（例えば、非特許文献１参照）。バンドギャップが縮小すれば、当然、その物質の絶縁性は劣化する。実際、誘電率が実効的に無限大の物質は、金属と呼ばれるが、金属にはバンドギャップは存在せず、良好な導電体であることは周知の事実である。
【０００８】
このような、誘電率の増加に伴う不可避的な絶縁性の劣化に対処するためには、高誘電体のゲート絶縁膜の膜厚を増やさざるを得ない。しかしながら、膜厚を増やせば、当然、ゲート電圧の静電的支配力を弱めてしまう。したがって、誘電率を増加させることで、ゲート電圧の静電的支配力の増大を図ろうとしても、絶縁性を確保するためにはこの膜厚を増加させることが必要となる。この結果、結局ゲート電圧の静電的支配力の十分な向上が達成できないという事態に直面する。
【０００９】
他方、ゲート絶縁膜の薄膜化によってゲート電圧の静電的支配力の増大を図る上では、ゲート電極そのものの材質も考慮しなければならなくなる。ゲート絶縁膜の薄膜化に伴い、ゲート絶縁膜に発生する電場は当然増大する。この時、ゲート電極を、従来利用されているように導電性不純物を導入したポリシリコンで形成すると、ゲート電極中にも空乏層が形成されてしまう。この空乏層は、実質的に、追加的なゲート絶縁膜として作用してしまうので、やはり、ゲート電圧のチャネル領域への静電的支配力の十分な向上が達成できないことになる。したがって、ゲート絶縁膜の薄膜化に伴い、ゲート電極には金属性の物質を利用することが必須となる。
【非特許文献１】J.Robertson, Rep. Prog. Phys. 69 (2006) p.327
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上詳しく説明した通り、素子の微細化に伴い、ゲート電圧のチャネル領域への静電的支配力を増大させることが必要になる。しかし、高誘電体ゲート絶縁膜によってこれを達成しようとしても、良好な絶縁性を確保しつつ、且つ、誘電率を増加させることが困難である。
【００１１】
また、ゲート絶縁膜の薄膜化に伴い、ゲート電極中に空乏層が形成されてしまうと、ゲート電極の静電的支配力の十分な向上が達成できないという不都合が生じる。
【００１２】
本発明は、上記事情を考慮してなされたものであって、良好な絶縁性を確保しつつ極めて高い誘電率を有するゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能とを備え、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることのできる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の第１の態様による半導体装置は、第１導電型の第１半導体層に離間して設けられた第２導電型の第１ソース領域および第１ドレイン領域と、前記第１ソース領域と前記第１ドレイン領域との間の前記第１半導体層に設けられる第１チャネル領域と、前記第１チャネル領域上に設けられたハーフメタル強磁性金属の第１ゲート電極と、前記第１ソース領域に接続するように設けられたハーフメタル強磁性金属の第１ソース電極と、を備え、前記第１ゲート電極の磁化の向きが、前記第１ソース電極の磁化の向きと略反平行であることを特徴とする。
【００１４】
また、本発明の第２の態様による半導体装置は、基板上に形成され、対向する一対の側面を有する第１導電型の第１半導体層と、前記第１半導体層に形成され、前記一対の側面に平行でかつ前記基板の上面に平行な方向に互いに離間して設けられるとともに、それぞれが前記一対の側面の一部を含む第２導電型の第１ソース領域および第１ドレイン領域と、前記第１ソース領域と前記第１ドレイン領域との間の前記第１半導体層に形成され、前記第１ソース領域と前記第１ドレイン領域には含まれない前記一対の側面の一部を含む第１チャネル領域と、前記第１チャネル領域に含まれる前記一対の側面を覆うように設けられたハーフメタル強磁性金属の第１ゲート電極と、前記第１ソース領域に接続するように設けられたハーフメタル強磁性金属の第１ソース電極と、を備え、前記第１ゲート電極の磁化の向きが、前記第１ソース電極の磁化の向きと略反平行であることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、良好な絶縁性を確保しつつ極めて高い誘電率を有するゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能とを備え、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることのできる半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
（第１実施形態）
本発明の第１実施形態による半導体装置を、図１乃至図８を参照して説明する。図１乃至図８は、本実施形態の半導体装置の製造工程を示す断面図である。本実施形態の半導体装置は、ＳＯＩ（Silicon On Insulator）基板上に形成されたｎ型電界効果型トランジスタ構造を有しており、以下のように製造される。
【００１７】
まず、公知の技術を用いて形成したシリコン半導体基板１０と、このシリコン半導体基板１０上に形成されたシリコン酸化膜（埋め込み絶縁膜（ＢＯＸ）ともいう）１１と、およびこのシリコン酸化膜１１上に形成された素子形成用の単結晶シリコンの半導体層（ＳＯＩ層）１２とからなるＳＯＩウエハーを用意する。次いで、素子形成領域以外のＳＯＩ層１２をリソグラフィ技術、ＲＩＥ（Reactive Ion Etching）法などの公知の技術を用いて除去する（図１）。
【００１８】
次に、ゲート電極を形成すべき領域に、例えばリソグラフィ技術およびＲＩＥ法を用いて、例えば炭素からなるダミーゲート２０を形成する（図２）。続いて、ダミーゲート２０をマスクとして、例えばイオン注入法などの公知の技術を用いて、ダミーゲート２０の両側のＳＯＩ層１２にｎ型不純物を導入した後、熱処理を行って、ｎ型不純物を活性化することで、ソース領域１２ａおよびドレイン領域１２ｂを形成する（図２）。このとき、ダミーゲート２０の直下のＳＯＩ層１２がチャネル領域１２ｃとなる。すなわち、チャネル領域１２ｃはソース領域１２ａおよびドレイン領域１２ｂに挟まれた構成となっている（図２）。
【００１９】
なお、チャネル領域１２ｃとなるＳＯＩ層１２には、予め、ソース領域１２ａ、ドレイン領域１２ｂと逆の導電型のｐ型不純物を導入しておいてもよい。また、完全空乏型のトランジスタを形成する場合は、チャネル領域１２ｃに特に導電性不純物を導入する必要はない。
【００２０】
次に、ダミーゲート２０の側面にゲート側壁２２を形成する（図３）。このゲート側壁２２は、例えばシリコン窒化膜或いはＨｆＯ２といった高誘電体絶縁膜を例えばＣＶＤ（Chemical Vapor Deposition）法により形成し、この高誘電体絶縁膜を異方性エッチング、例えばＲＩＥ法、によりエッチングすることにより形成される。その後、ソース領域１２ａ、ドレイン領域１２ｂ、ダミーゲート２０、およびゲート側壁２２を覆うように、例えばシリコン酸化膜からなる層間絶縁膜３０を例えばＣＶＤ法を用いて形成する（図３）。続いて、この層間絶縁膜３０を、例えばＣＭＰ（Chemical Mechanical Polishing）法などを用いて平坦化する。次いで、この層間絶縁膜３０上に、例えばシリコン窒化膜からなる層間絶縁膜３２を形成する（図３）。
【００２１】
次に、図４に示すように、例えばリソグラフィ技術およびＲＩＥ法などを用いて、層間絶縁膜３２、３０を貫きソース領域１２ａおよびドレイン領域１２ｂにそれぞれ至る開口４０ａ，４０ｂを形成する。その後、開口４０ａ、４０ｂ内の層間絶縁膜３０のみをＨＦ蒸気などの等方性エッチングにより浸食する。これにより、開口４０ａ、４０ｂの上部に層間絶縁膜３２が庇のように突き出すような構造となる。
【００２２】
この様な構造にハーフメタル強磁性金属５０を、例えば方向性スパッタ法を用いて堆積することにより、ソース領域１２ａおよびドレイン領域１２ｂ上にそれぞれハーフメタル強磁性金属からなるソース電極５０ａおよびドレイン電極５０ｂを形成する。開口４０ａ、４０ｂ内には層間絶縁膜３２が庇のように突き出ているので、開口４０ａ、４０ｂの側面等に、ハーフメタル強磁性体金属が堆積することはない。
【００２３】
なお、ソース電極５０ａおよびドレイン電極５０ｂを形成するハーフメタル強磁性金属としては、例えば、Ｃｏ４０Ｆｅ４０Ｂ２０、Ｃｏ２ＭｎＸ（ここでＸは、Ｇａ、Ｓｉ、Ａｌ、Ｇｅ、Ｓｎ、Ｓｂなどの元素を表す）や、Ｃｏ２（ＣｒｘＦｅ１−ｘ）Ａｌ（０≦ｘ≦１）系、或いは、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘ（０≦ｘ≦１）系のホイスラー合金、ＣａＢｉ、ＣｒまたはＭｎを例えば数原子％以上導入したＳｉＣ、ＫＣｒＳｅ２、ＣｒＯ２、ＣｒＡｓ、ＣｒＳｂ、Ｆｅ３Ｏ４、ＦｅｘＣｏ１−ｘＳ２（０≦ｘ≦１）等を用いることができる。
【００２４】
次に、ソース領域１２ａおよびドレイン領域１２ｂに至る開口４０ａ、４０ｂを、例えば、ＳＯＧ（Spin on Glass、即ち、珪素化合物ＲｎＳｉ（ＯＨ）４−ｎ、Ｒは有機分子及び添加材を表す）のようなシリコン酸化膜材料を含み流動性を示す物質を塗布形成することで、絶縁膜３４で埋める。続いて、表層のハーフメタル強磁性金属５０および層間絶縁膜３２を例えばＲＩＥ法でエッチング除去する。その後、絶縁膜３４の上面を、ＣＭＰ法を用いて平坦化することにより、炭素からなるダミーゲート２０の上面を露出させる（図５）。
【００２５】
次に、炭素からなるダミーゲート２０を、例えば、酸素プラズマに晒すことで選択的に除去する。すると、ダミーゲート２０が除去された領域にゲート電極形成用の溝５４が形成され、この溝５４の底面にチャネル領域１２ｃが露出する（図６）。
【００２６】
次に、溝５４に、ハーフメタル強磁性金属をスパッタ法、ＲＩＥ法、ＣＭＰ法などの技術を用いて埋め（ダマシンゲート形成法）、ハーフメタル強磁性金属からなるゲート電極６０を形成する（図７）。このハーフメタル強磁性金属からなるゲート電極６０は、チャネル領域１２ｃ上に絶縁膜を挟んで形成することなく、チャネル領域１２ｃ上に直接形成することが望ましい。
【００２７】
なお、ゲート電極６０の材料となるハーフメタル強磁性金属としては、例えば、Ｃｏ４０Ｆｅ４０Ｂ２０、Ｃｏ２ＭｎＸ（ここでＸはＧａ、Ｓｉ、Ａｌ、Ｇｅ、Ｓｎ、Ｓｂなどの元素を表す）や、Ｃｏ２（ＣｒｘＦｅ１−ｘ）Ａｌ（０≦ｘ≦１）系、或いは、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘ（０≦ｘ≦１）系のホイスラー合金、ＣａＢｉ、ＣｒまたはＭｎを数原子％以上導入したＳｉＣ、ＫＣｒＳｅ２、ＣｒＯ２、ＣｒＡｓ、ＣｒＳｂ、Ｆｅ３Ｏ４、ＦｅｘＣｏ１−ｘＳ２（０≦ｘ≦１）等を用いることができる。ソース電極５０ａおよびドレイン電極５０ｂを形成するハーフメタル強磁性金属と必ずしも同一である必要はない。
【００２８】
次に、図８に示すように、ソース電極５０ａおよびドレイン電極５０ｂに向きが互いに略平行な磁化（略同じ向きの磁化）６４ａ、６４ｂを付与するとともに、ゲート電極６０に、ソース電極５０ａおよびドレイン電極５０ｂの磁化６４ａ、６４ｂと向きが互いに略反平行な磁化（略逆向きの磁化）６４ｃを付与する。
【００２９】
それぞれの電極に磁化を与えるに当たっては、基板の温度を、それぞれの工程に適切な温度に設定しつつ、磁化したい方向に磁場を印加することが望ましい。なお、ソース電極５０ａおよびドレイン電極５０ｂの磁化６４ａ、６４ｂの向きは膜面に略平行であり、ゲート電極６０の磁化６４ｃの向きは膜面に略平行となっている。ここで、「膜面」とは、上面を意味する。すなわち、ソース電極５０ａの膜面とは、ソース電極５０ａの上面を意味する。
【００３０】
その後、さらに層間絶縁膜（図示せず）を形成し、この層間絶縁膜および絶縁膜３４に、ソース電極５０ａ、ドレイン電極５０ｂ、およびゲート電極６０にそれぞれ達するコンタクトホール（図示せず）を穿ち、このコンタクトホールに、例えばＡｌのような金属を充填し、コンタクトを形成する。そして、上記層間絶縁膜上に、上記コンタクトに接続する金属配線を加工形成する。なお、必要ならば、多層の配線を構築し、また実装工程などを経て、半導体装置を完成させる。
【００３１】
このようにして形成された本実施形態の半導体装置は、半導体層上に形成されたｎ型電界効果トランジスタを備えている。この半導体層は、本実施形態においては、ＳＯＩ基板のＳＯＩ層であったが、半導体基板の一部の領域であっても良いし、半導体基板に形成されたウェル領域であっても良い。
【００３２】
上記半導体層に離間して形成されたｎ型の不純物領域であるソース領域およびドレイン領域１２ａ、１２ｂが設けられている。ソース領域１２ａとドレイン領域１２ｂとの間の半導体層の領域がチャネル領域１２ｃとなる。ソース領域１２ａおよびドレイン領域１２ｂ上には、ハーフメタル強磁性金属のソース電極５０ａおよびドレイン電極５０ｂがそれぞれ設けられている。
【００３３】
また、チャネル領域１２ｃ上にはハーフメタル強磁性金属のゲート電極６０が設けられている。そして、ソース電極５０ａの磁化６４ａの向きと、ドレイン電極５０ｂの磁化６４ｂの向きが略平行である。また、ゲート電極６０の磁化６４ｃの向きは、ソースおよびドレイン電極５０ａ、５０ｂの磁化６４ａ、６４ｂの向きと略反平行となっている。
【００３４】
次に、本実施形態の半導体装置の動作原理を、図９および図１０を参照して説明する。図９は本実施形態の半導体装置の動作を説明するための断面図であり、図１０は図９に示す切断線Ａ−Ａで切断した断面における本実施形態のトランジスタがＯＮの場合（ゲート電極に正電圧を印加した場合）の電子のエネルギーバンド図である。
【００３５】
ハーフメタル強磁性金属ソース電極５０ａ中のフェルミレヴェル近傍にある自由電子は、ソース電極５０ａの磁化６４ａの方向に整合するように１００％スピン偏極されている。同様に、ハーフメタル強磁性金属ドレイン電極５０ｂ中のフェルミレヴェル近傍にある自由電子は、ドレイン電極５０ｂの磁化６４ｂの方向に整合するように１００％スピン偏極され、また、ハーフメタル強磁性金属のゲート電極６０中のフェルミレヴェル近傍にある自由電子は、ゲート電極６０の磁化６４ｃの方向に整合するように１００％スピン偏極されている。
【００３６】
上記の事情を簡便に表現するため、図９に示すように、ソース電極５０ａ中のスピン偏極した自由電子７０ａを形式的に右向きの矢印をもった円で示す。当然、ドレイン電極５０ｂ中のスピン偏極した自由電子７０ｂも右向きの矢印をもった円で示す。  一方、これと反平行な方向にスピン偏極したゲート電極６０中の自由電子７０ｃは左向きの矢印をもった円で示す。
【００３７】
さて、今、ゲート電極６０に所定の電圧を印加することによってトランジスタをＯＮ状態とし、また、ソース電極５０ａおよびドレイン電極５０ｂにそれぞれ所定の電圧を印加することによってソース電極５０ａからドレイン電極５０ｂに電子を流す場合を考える。このとき、ハーフメタルソース電極５０ａから供給され、ソース領域１２ａに注入される電子７２ａは、当然、ソース電極５０ａ内の自由電子７０ａと同じ方向にスピン偏極されている。引き続きチャネル領域１２ｃへと流出していく電子７２ｃも、当然、ソース電極５０ａ内の自由電子７０ａと同じスピン偏極を保っている。
【００３８】
ところが、ハーフメタル強磁性金属のゲート電極６０中には、チャネル領域１２ｃに注入される電子７２ｃと反平行な方向にスピン偏極した自由電子７０ｃのみが存在できるようになっている。これは、ゲート電極６０中のフェルミレヴェルの近傍には、チャネル領域１２ｃに注入されるスピン偏極した電子７２ｃに適合した電子状態が存在しないことに由来する。当然、チャネル領域１２ｃのスピン偏極した電子７２ｃはゲート電極６０中に流入することはできない。したがって、ゲート電極６０は、チャネル領域１２ｃのスピン偏極した電子７２ｃに対しては、絶縁膜として機能することになる。
【００３９】
一方、ゲート電極６０中には、チャネル領域１２ｃに注入された電子７２ｃと反平行な方向にスピン偏極した自由電子７０ｃが存在するのであるから、ゲート電極６０は、静電的には金属とみなすことができる。自由に移動できる電荷によって遮蔽され、ゲート電極６０中には電界が侵入することはない。すなわち、ゲート電極６０は、チャネル領域１２ｃのスピン偏極した電子７２ｃに対しては無限大の誘電率を持った絶縁膜として機能し、しかも、静電的には空乏化のおそれのないメタルゲートとしても機能するのである。このように、ハーフメタル強磁性金属のゲート電極６０は、メタルゲート電極と同時に、そのまま、誘電率が実効的に無限大のゲート絶縁膜として作用する。
【００４０】
本実施形態においては、ゲート電極６０の誘電率が実効的に無限大なので、ゲート電圧の支配力は、チャネル領域１２ｃに直接伝達され、このハーフメタル強磁性金属のゲート電極６０の膜厚は任意に厚くできる。ハーフメタル強磁性金属のゲート電極６０の膜厚を厚くすれば、チャネル領域１２ｃに注入されたスピン偏極した電子７２ｃが、量子力学的トンネル機構によってゲート電極６０を貫通することはできなくなる。よって、ゲート電極６０は実効的に無限大の誘電率を具備しながら、同時に、十全な絶縁性を保持できる。
【００４１】
ゲート電極６０は、誘電率が実効的に無限大のゲート絶縁膜として作用するのであるから、ゲート電極６０を、他の絶縁膜を介することなく直接チャネル領域１２ｃと接して形成すれば、ゲート電圧のチャネル領域への静電的支配力を極大化できる。また、ゲート電極６０は、静電的には、金属として振舞うので、ここに空乏層が形成されることはない。したがって、ゲート電圧のチャネル領域への静電的支配力の極大化は維持される。
【００４２】
ところで、チャネル領域１２ｃのスピン偏極した電子７２ｃは、ゲート電極に流入することなく、ドレイン電極に至るが、ドレイン電極５０ｂ中には、チャネル領域１２ｃに注入された電子７２ｃのスピン偏極方向と平行な方向にスピン偏極した自由電子７０ｂのみが存在している。当然、チャネル領域１２ｃのスピン偏極した電子７２ｃは自由にドレイン電極５０ｂ中に流入できる。したがって、ドレイン電極５０ｂは、チャネル領域１２ｃのスピン偏極した電子７２ｃに対しては、通常の電極として機能することになる。
【００４３】
なお、チャネル領域１２ｃは埋め込み絶縁膜１１の上に形成されているので、チャネル領域１２ｃを流れる電流は、ソース電極５０ａから流出したスピン偏極した電子７２ａによるものに限られる。
【００４４】
また、チャネル領域１２ｃは埋め込み絶縁膜１１の上に形成されており、ゲート電極６０中のスピン偏極した電子７０ｃは、ソース電極５０ａおよびドレイン電極５０ｂいずれにも流入することはできないので、ゲート電極６０から、ソース電極５０ａまたはドレイン電極５０ｂへのリーク電流が発生することもない。
【００４５】
次に、図１０を参照して、本実施形態の半導体装置の動作原理をより詳しく説明する。ゲート電極６０はチャネル領域１２ｃに直接に接しており、通常観測されているように、ハーフメタル強磁性金属のゲート電極６０のフェルミレヴェルはチャネル領域１２ｃのバンドギャップ中央付近に固定（ピンニング）されることになる。チャネル領域１２ｃを流れるスピン偏極した伝導電子７２ｃにとって、ハーフメタル強磁性金属のゲート電極６０中には遷移できる電子状態がなく、ハーフメタル強磁性金属のゲート電極６０は絶縁膜（図中の矩形バリア層に対応）として振舞う。ただし、ハーフメタル強磁性金属のゲート電極６０には、チャネル領域１２ｃに注入された電子７２ｃと反平行な方向にスピン偏極した自由電子７０ｃが存在しており、ハーフメタル強磁性金属のゲート電極６０中に電界が侵入することはない。したがって、矩形バリア層に電圧降下は見られず、バリア層の上端は水平となる。
【００４６】
また、ハーフメタル強磁性金属のゲート電極６０は誘電率が無限大で、電圧降下が見られないのだから、この膜厚は任意に厚くできる。チャネル領域１２ｃを流れるスピン偏極した電子７２ｃにとっては、水平なバリアが厚く形成されることになるので、ＦＮ（Fowler-Nordheim）トンネル注入、直接トンネルいずれの量子力学的伝導機構も遮断される。よって、ハーフメタル強磁性金属のゲート電極６０の絶縁性は担保される。
【００４７】
一方、ゲート電極６０中のスピン偏極した自由電子７０ｃは、チャネル領域１２ｃとなる半導体との間に形成されるショットキー障壁に阻害されてチャネル領域１２ｃに注入されることはない。
【００４８】
このようにして、良好な絶縁性を確保しつつ、極めて高い誘電率を具備したゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能を同時に具現し、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくした電界効果型トランジスタを有する半導体装置が実現される。
【００４９】
本実施形態の半導体装置は、ｎ型電界効果トランジスタを有していたが、ｎ型のソース領域およびドレイン領域をｐ型のソース領域およびドレイン領域に換えれば、ｐ型電界効果トランジスタを有する半導体装置となる。そして、本実施形態の上記動作説明は、チャネルに注入される荷電担体が正孔であるｐ型電界効果トランジスタを有する半導体装置にも同様に当てはまる。
【００５０】
また、本実施形態においては、ソース領域およびドレイン領域上にそれぞれハーフメタル強磁性金属の電極が形成されていたが、電荷が注入される側の電極のみ、すなわちソース電極のみを、ハーフメタル強磁性金属で形成してもよい。
【００５１】
（第１変形例）
次に、第１実施形態の第１変形例による半導体装置を、図１１を参照して説明する。本変形例の半導体装置は、図８に示す第１実施形態の半導体装置において、ソース電極５０ａ、ドレイン電極５０ｂ、およびゲート電極６０上にそれぞれ、ソース電極５０ａ、ドレイン電極５０ｂ、およびゲート電極６０の磁化を強固に且つ安定的に固着するために、反強磁性層９０ａ、９０ｂ、および９０ｃを設けた構成を有している。この反強磁性層９０ａ、９０ｂ、９０ｃの材料としては、例えば、ＦｅＭｎ、ＰｔＭｎ、ＮｉＭｎ、ＩｒＭｎ、ＮｉＯ、Ｆｅ２Ｏ３などが用いられる。
【００５２】
本変形例においては、ソース電極５０ａ、ドレイン電極５０ｂ、およびゲート電極６０の磁化を強固に且つ安定的に固着するために、反強磁性層９０ａ、９０ｂ、および９０ｃのNeel温度程度に昇温して磁場中で冷却を行うことが効果的である。このため、反強磁性層９０ａ、９０ｂと、反強磁性層９０ｃとは異なるNeel温度を持つ材料とすることが好ましい。異なるNeel温度を持つ反強磁性層を各電極に付加することで、適切な温度で磁化の付与を行うことが可能となり、各電極への個別的な磁化の付与を行うことができる。
【００５３】
この第１変形例の半導体装置も、第１実施形態と同様に、良好な絶縁性を確保しつつ極めて高い誘電率を有するゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能とを備え、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることができる。なお、本変形例においてはソース電極５０ａおよびドレイン電極５０ｂと、ゲート電極６０の両方に反強磁性層を設けたが、ソース電極５０ａおよびドレイン電極５０ｂと、またはゲート電極６０の一方のみに反強磁性層を設けてもよい。
【００５４】
（第２変形例）
次に、第１実施形態の第２変形例による半導体装置を、図１２を参照して説明する。本変形例の半導体装置は、図８に示す第１実施形態の半導体装置において、ハーフメタル強磁性金属のソース電極５０ａ上に、例えばＲｕからなる非磁性層８０ａと、強磁性層８２ａとの積層膜を設けるとともに、ハーフメタル強磁性金属のドレイン電極５０ｂ上に、例えばＲｕからなる非磁性金属層８０ｂと、強磁性層８２ｂとの積層膜を設けた構成となっている。そして、強磁性層８２ａは、非磁性層８０ａを介してハーフメタル強磁性金属のソース電極５０ａと、強磁性結合または反強磁性結合し、強磁性層８２ｂは、非磁性層８０ｂを介してハーフメタル強磁性金属のドレイン電極５０ｂと、強磁性結合または反強磁性結合している。
【００５５】
本変形例の半導体装置のように、ソースおよびドレイン電極５０ａ、５０ｂ上に、それぞれ非磁性層を挟んで、ソースおよびドレイン電極５０ａ、５０ｂと、強磁性結合または反強磁性結合する強磁性層を設けることにより、強磁性結合または反強磁性結合している積層構造の体積が、ハーフメタル強磁性金属のソースおよびドレイン電極５０ａ、５０ｂの単体に比べて増加する。このため、微細化した場合の、ソースおよびドレイン電極５０ａ、５０ｂの磁化に関する熱擾乱に対する耐性を増加させることができる。
【００５６】
この第２変形例の半導体装置も、第１実施形態と同様に、良好な絶縁性を確保しつつ極めて高い誘電率を有するゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能とを備え、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることができる。
【００５７】
なお、本変形例において、例えばＲｕからなる非磁性金属層８０ｂと、強磁性層８２ｂとの積層膜を複数回積層するように構成してもよい。
【００５８】
また、本変形例において、図１１に示す第１変形例のように、強磁性層８２ａ、８２ｂ上にそれぞれ反強磁性層を設け、強磁性結合または反強磁性結合している構造の磁化を強固に且つ安定的に固着するように構成してもよい。
【００５９】
（第３変形例）
次に、第１実施形態の第３変形例による半導体装置を、図１３を参照して説明する。本変形例の半導体装置は、図８に示す第１実施形態の半導体装置において、ソース領域１２ａとソース電極５０ａとの間にトンネルバリア層１３ａを設けるとともに、ドレイン領域１２ｂとドレイン電極５０ｂとの間にトンネルバリア層１３ｂを設けた構成となっている。
【００６０】
このトンネルバリア層１３ａ、１３ｂは、半導体層すなわち、ソース領域１２ａおよびドレイン領域１２ｂへの強磁性体金属の拡散を防止し、かつ注入される電子のスピン偏極率を保持するために設けられる。このトンネルバリア層１３ａ、１３ｂとしては、例えば、自然酸化膜またはＭｇＯを用いことができる。なお、ソース電極５０ａおよびドレイン電極５０ｂのハーフメタル強磁性金属材料として、Ｍｎを例えば数原子％以上導入したＳｉＣを用いた場合は、トンネルバリア層を設けなくとも、ソース領域１２ａおよびドレイン領域１２ｂへの強磁性体金属の拡散を防止する必要がないとともに注入される電子のスピン偏極率を保持することができる。
【００６１】
この第３変形例の半導体装置も、第１実施形態と同様に、良好な絶縁性を確保しつつ極めて高い誘電率を有するゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能とを備え、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることができる。
【００６２】
また、第１実施形態およびその第１乃至第２変形例の半導体装置において、第３変形例のように、ソース領域１２ａとソース電極５０ａとの間にトンネルバリア層１３ａを設けるとともに、ドレイン領域１２ｂとドレイン電極５０ｂとの間にトンネルバリア層１３ｂを設けるように構成してもよい。
【００６３】
また、第１実施形態およびその第１乃至第３変形例の半導体装置においては、ゲート電極６０はチャネル領域１２ｃ上に直接形成することが望ましいが、チャネル領域１２ｃとなる半導体層との間には、強磁性金属の拡散を防止する目的および半導体層との間の界面特性を改善する目的で、極めて薄いＭｇＯのようなバリア膜を更に設けても良い。勿論このバリア膜は、金属などの物質の移動を制限する機能、半導体層との界面の結晶欠陥（ダングリングボンド等）を電気的に不活化する（パッシベーション）機能を保持していれば良く、必ずしも電気的絶縁性を具備する必要はないことは言うまでもない。このような極薄バリア膜が電気的絶縁性を具備していないということは、このバリア膜内で電圧降下が起こらないということであるから、ゲート電圧のチャネル領域への支配力は低減されることはない。
【００６４】
（第２実施形態）
次に、本発明の第２実施形態による半導体装置を、図１４を参照して説明する。第１実施形態およびその第１乃至第３変形例の半導体装置においては、ソース電極５０ａおよびドレイン電極５０ｂをそれぞれソース領域１２ａおよびドレイン領域１２ｂ上に積層した構成であった。しかし、第２実施形態の半導体装置は、図１４に示すように、ソース領域１２ａおよびドレイン領域１２ｂは、ゲート側壁２２の直下にのみに存在し、ソース領域１２ａおよびドレイン領域１２ｂの、チャネル領域１２ｃと接する側面と反対側の側面にそれぞれ接するように、ハーフメタル強磁性金属のソース電極５０ａおよびドレイン電極５０ｂが設けられた構成となっている。すなわち、ソース電極５０ａおよびドレイン電極５０ｂは、埋め込み酸化膜１１上に形成された構成となっている。この構成は、第１実施形態の製造工程で説明したダミーゲート２０の左右にゲート側壁２２を形成する際、不純物領域もエッチング除去し、その後、上記第１実施形態と同じ工程を経ることで容易に形成できる。
【００６５】
この第２実施形態の半導体装置も、第１実施形態と同様に、良好な絶縁性を確保しつつ極めて高い誘電率を有するゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能とを備え、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることができる。
【００６６】
上記第１実施形態およびその各種変形例、ならびに第２実施形態の半導体装置においてはｎ型電界効果型トランジスタを備えていたが、ｎ型電界効果トランジスタの代わりにｐ型電界効果型トランジスタを備えるように構成してもよい。また、複数組の電界効果トランジスタを備えるように構成してもよいことは云うまでもない。
【００６７】
（第３実施形態）
次に、本発明の第３実施形態による半導体装置を、図１５を参照して説明する。図１５は、本実施形態の半導体装置の断面図である。本実施形態の半導体装置は、ｎ型電界効果型トランジスタ１と、ｐ型電界効果型トランジスタ１Ａとを備え、相補的電界効果トランジスタ回路を構成している。
【００６８】
ｎ型電界効果トランジスタ１は、第１実施形態で説明したｎ型電界効果トランジスタである。すなわち、シリコン半導体基板１０上に埋め込み絶縁膜１１が形成され、この埋め込み絶縁膜１１上に半導体のチャネル領域１２ｃが形成されている。また、埋め込み絶縁膜１１上には、チャネル領域１２ｃを挟むようにｎ型の半導体のソース領域１２ａおよびドレイン領域１２ｂが形成されている。すなわち、ソース領域１２ａとドレイン領域１２ｂとの間に、チャネル領域１２ｃが形成された構成となっている。
【００６９】
ソース領域１２ａ上にはハーフメタル強磁性金属のソース電極５０ａが設けられ、ドレイン領域１２ｂ上にはハーフメタル強磁性金属のドレイン電極５０ｂが設けられている。そして、ソース電極５０ａの磁化６４ａの向きとドレイン電極５０ｂの磁化６４ｂの向きは略平行であるとともに、膜面に略平行となっている。
【００７０】
また、チャネル領域１２ｃ上にはハーフメタル強磁性金属のゲート電極６０が設けられている。そして、ゲート電極６０の磁化６４ｃの向きは、ソース、ドレイン電極５０ａ、５０ｂの磁化６４ａ、６４ｂの向きと略反平行であるとともに、膜面に略平行となっている。なお、ゲート電極６０の側面には絶縁体からなるゲート側壁２２が設けられている。
【００７１】
一方、ｐ型電界効果トランジスタ１Ａは、埋め込み絶縁膜１１上に形成された半導体のチャネル領域１２Ａｃを有している。また、埋め込み絶縁膜１１上には、チャネル領域１２Ａｃを挟むようにｐ型の半導体のソース領域１２Ａａおよびドレイン領域１２Ａｂが形成されている。すなわち、ソース領域１２Ａａとドレイン領域１２Ａｂとの間に、チャネル領域１２Ａｃが形成された構成となっている。
【００７２】
ソース領域１２Ａａ上にはハーフメタル強磁性金属のソース電極５０Ａａが設けられ、ドレイン領域１２Ａｂ上にはハーフメタル強磁性金属のドレイン電極５０Ａｂが設けられている。そして、ソース電極５０Ａａの磁化６４Ａａの向きとドレイン電極５０Ａｂの磁化６４Ａｂの向きは略平行であるとともに、膜面に略平行となっている。
【００７３】
また、チャネル領域１２Ａｃ上にはハーフメタル強磁性金属のゲート電極６０Ａが設けられている。そして、ゲート電極６０Ａの磁化６４Ａｃの向きは、ソース、ドレイン電極５０Ａａ、５０Ａｂの磁化６４Ａａ、６４Ａｂの向きと略反平行であるとともに、膜面に略平行となっている。
【００７４】
なお、ゲート電極６０Ａの側面には絶縁体からなるゲート側壁２２Ａが設けられている。そして、本実施形態においては、ｎ型電界効果トランジスタ１およびｐ型電界効果トランジスタ１Ａは、層間絶縁膜３５によって覆われている。
【００７５】
また、本実施形態のようにｎ型電界効果型トランジスタ１と、ｐ型電界効果型トランジスタ１Ａとを備え、これらのｎ型電界効果型トランジスタ１とｐ型電界効果型トランジスタ１Ａとが、図１５に示すように隣接して配置される場合には、ｎ型電界効果トランジスタ１のドレイン電極５０ｂと、このドレイン電極５０ｂに隣接するｐ型電界効果トランジスタ１Ａのソース電極５０Ａａとは、それぞれの磁化６４ｂ、６４Ａａの向きが略反平行となるようにしておくことが好ましい。このようにすると、各ハーフメタルの電極の端部に現れる反磁場の効果が低減され、各電極の磁化を安定化することができる。なお、図示しないが、各トランジスタ間は、非磁性金属配線で接続すればよい。
【００７６】
この第３実施形態の半導体装置も、第１実施形態と同様に、良好な絶縁性を確保しつつ極めて高い誘電率を有するゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能とを備え、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることができる。
【００７７】
なお、上記第１乃至第３実施形態およびその変形例においては、ソース電極５０ａ、ドレイン電極５０ｂ、およびゲート電極６０、それぞれの磁化の向きは、膜面に略平行であったが、略垂直であってもよい。この場合も、ソース電極５０ａおよびドレイン電極５０ｂの磁化の向きと、ゲート電極６０の磁化の向きは略反平行であることは云うまでもない。
【００７８】
また、上記第１乃至第３実施形態およびその変形例においては、電界効果型トランジスタが形成される半導体基板はＳＯＩ基板であったが、バルクのＳｉ基板であってもよい。また、Ｓｉ基板の代わりに、Ｇｅ基板、ＳｉとＧｅとの混晶層を有するＳｉＧｅ基板、またはＧａＡｓのような半導体基板、或いはこれら化合物半導体とＳｉが同一基体上に形成された複合基板などを使用することが可能である。
【００７９】
（第４実施形態）
次に、本発明の第４実施形態による半導体装置を図１６乃至図２０を参照して説明する。本実施形態の半導体装置は、ＳＯＩ基板上に形成されたＦｉｎ構造のｎ型電界効果型トランジスタを備えている。図１６乃至図１８は、本実施形態による半導体装置の製造工程を説明する鳥瞰図である。
【００８０】
本実施形態の半導体装置は、以下のように製造される。第１実施形態では、埋め込み絶縁膜１１の上面に広がった素子形成領域となるＳＯＩ層１２を形成していた。しかし、本実施形態では、公知の技術を用いて、ＳＯＩ層１２を薄い壁（Ｆｉｎ）状に加工する。このＦｉｎ状ＳＯＩ層には、その厚さ方向に関して、対向する、略平行な、一対の側面が形成される。本実施形態ではこの一対の側面は、基板上面と略垂直に交差する。さらに、一対の両側面を跨ぐように、この一部を覆う、例えば炭素からなるダミーゲート２０を形成する（図１６）。続いて、ダミーゲート２０の両側のＳＯＩ層１２にｎ型の不純物を導入し、熱処理を行うことにより、ソース領域１２ａおよびドレイン領域１２ｂが、一対の両側面に平行でかつ基板の上面に平行な方向に（即ち、水平方向）互いに対向して離間するように形成される（図１６）。このソース領域１２ａと、ドレイン領域１２ｂとの間に挟まれ、ダミーゲート２０に覆われたＳＯＩ層１２の領域がチャネル領域となる。
【００８１】
次に、チャネル領域を挟んで互いに対向し、それぞれソース領域１２ａおよびドレイン領域１２ｂのみに接している、ＳＯＩ層の一対の端面に接するように、ハーフメタル強磁性金属のソース電極５０ａおよびドレイン電極５０ｂを形成する（図１７）。ソース電極５０ａおよびドレイン電極５０ｂは、公知のリソグラフィ技術および堆積技術を用いて行うことができる。
【００８２】
次に、公知の技術を用いて、炭素からなるダミーゲート２０を選択的に除去する。その後、ダミーゲート２０が除去された場所に、ハーフメタル強磁性金属のゲート電極６０を公知の技術を用いて形成する（図１８）。したがって、ゲート電極６０は、チャネル領域を覆うように、チャネル領域に接する対向するＳＯＩ層の一対の両側面に接して形成される。
【００８３】
その後、ソース電極５０ａおよびドレイン電極５０ｂと、ゲート電極６０とに、互いに反平行となる磁化を付与する。例えば、ソース電極５０ａおよびドレイン電極５０ｂの磁化の向きを、埋め込み絶縁膜１１の上面に略垂直でかつ上記上面に向かう方向とした場合、ゲート電極６０の磁化の向きは、埋め込み絶縁膜１１の上面に略垂直でかつ上記上面に背向するものとする。
【００８４】
以下、このように形成された本実施形態に係るトランジスタの動作を図１９乃至図２０を参照して説明する。図１９は、図１８に示す平面３００での断面図を示し、図２０は図１９に示す切断線Ｂ−Ｂで切断した断面における本実施形態のトランジスタがＯＮの場合（ゲート電極に正電圧を印加した場合）の電子のエネルギーバンド図である。
【００８５】
今、ゲート電極６０に所定の電圧を印加することによってトランジスタをＯＮ状態とし、また、ソース電極５０ａおよびドレイン電極５０ｂにそれぞれ所定の電圧を印加することによってソース電極５０ａからドレイン電極５０ｂに電子を流す場合を考える。このとき、ハーフメタルソース電極５０ａから供給され、ソース領域１２ａに注入される電子は、当然、ソース電極５０ａ内の自由電子７０ａと同じ方向にスピン偏極されている。引き続きチャネル領域１２ｃへと流出していく電子７２ｃも、当然、ソース電極５０ａ内の自由電子７０ａと同じスピン偏極を保っている。
【００８６】
しかし、ハーフメタル強磁性金属のゲート電極６０中には、チャネル領域１２ｃに注入される電子７２ｃと反平行な方向にスピン偏極した自由電子７０ｃのみが存在できるようになっている。これは、ゲート電極６０中のフェルミレヴェルの近傍には、チャネル領域１２ｃに注入されるスピン偏極した電子７２ｃに適合した電子状態が存在しないことに由来する。当然、チャネル領域１２ｃのスピン偏極した電子７２ｃはゲート電極６０中に流入することはできない。したがって、ゲート電極６０は、チャネル領域１２ｃのスピン偏極した電子７２ｃに対しては、絶縁膜として機能することになる。
【００８７】
一方、ゲート電極６０中には、チャネル領域１２ｃに注入された電子７２ｃと反平行な方向にスピン偏極した自由電子７０ｃが存在するのであるから、ゲート電極６０は、静電的には金属とみなすことができる。自由に移動できる電荷によって遮蔽され、ゲート電極６０中には電界が侵入することはない。すなわち、ゲート電極６０は、チャネル領域１２ｃのスピン偏極した電子７２ｃに対しては無限大の誘電率を持った絶縁膜として機能し、しかも、静電的には空乏化のおそれのないメタルゲートとしても機能する。このように、ハーフメタル強磁性金属のゲート電極６０は、メタルゲート電極と同時に、そのまま、誘電率が実効的に無限大のゲート絶縁膜として作用する。
【００８８】
本実施形態においては、ゲート電極６０の誘電率が実効的に無限大なので、ゲート電圧の支配力は、チャネル領域１２ｃに直接伝達され、このハーフメタル強磁性金属のゲート電極６０の膜厚は任意に厚くできる。ハーフメタル強磁性金属のゲート電極６０の膜厚を厚くすれば、チャネル領域１２ｃに注入されたスピン偏極した電子７２ｃが、量子力学的トンネル機構によってゲート電極６０を貫通することはできなくなる。よって、ゲート電極６０は実効的に無限大の誘電率を具備しながら、同時に、十全な絶縁性を保持できる。
【００８９】
ゲート電極６０は、誘電率が実効的に無限大のゲート絶縁膜として作用するのであるから、ゲート電極６０を、他の絶縁膜を介することなく直接チャネル領域１２ｃと接して形成すれば、ゲート電圧のチャネル領域への静電的支配力を極大化できる。また、ゲート電極６０は、静電的には、金属として振舞うので、ここに空乏層が形成されることはない。したがって、ゲート電圧のチャネル領域への静電的支配力の極大化は維持される。
【００９０】
他方、チャネル領域１２ｃのスピン偏極した電子７２ｃは、ゲート電極に流入することなく、ドレイン電極に至るが、ドレイン電極５０ｂ中には、チャネル領域１２ｃに注入された電子７２ｃのスピン偏極方向と平行な方向にスピン偏極した自由電子７０ｂのみが存在するので、チャネル領域１２ｃのスピン偏極した電子７２ｃは自由にドレイン電極５０ｂ中に流入できる。したがって、ドレイン電極５０ｂは、チャネル領域１２ｃのスピン偏極した電子７２ｃに対しては、通常の電極として機能することになる。
【００９１】
なお、チャネル領域１２ｃは埋め込み絶縁膜１１の上に形成されているので、チャネル領域１２ｃを流れる電流は、ソース電極５０ａから流出したスピン偏極した電子７２ａによるものに限られる。
【００９２】
また、チャネル領域１２ｃは埋め込み絶縁膜１１の上に形成されており、ゲート電極６０中の偏極した電子７０ｃは、ソース電極５０ａおよびドレイン電極５０ｂいずれにも流入することはできないので、ゲート電極６０から、ソース電極５０ａまたはドレイン電極５０ｂへのリーク電流が発生することもない。
【００９３】
次に、図２０を参照して、本実施形態に係るトランジスタの動作原理をより詳しく説明する。ゲート電極６０はチャネル領域の両側面に直接に接しており、通常観測されているように、ハーフメタル強磁性金属のゲート電極６０のフェルミレヴェルはチャネル領域のバンドギャップ中央付近に固定（ピンニング）されることになる。チャネル領域の両面がピンニングされているので、チャネル領域の、伝導帯端Ｅｃおよび価電子帯端Ｅｖのエネルギーレヴェルと、ゲート電極６０のフェルミレヴェルの相対位置は完全に固定される。したがって、チャネル領域の伝導帯端Ｅｃおよび価電子帯端Ｅｖのエネルギーレヴェルは、ゲート電圧の変化に完全に追随して変化することになる。すなわち、ゲート電圧のチャネル領域への静電的支配力は極大化される。もちろん、チャネル領域を流れるスピン偏極した電子７２ｃにとって、ゲート電極６０中には遷移できる電子状態がなく、ゲート電極６０は絶縁膜（図中のチャネル領域を挟撃している矩形バリア層に対応）として振舞う。ただし、ゲート電極６０には、チャネル領域に注入された電子７２ｃと反平行な方向にスピン偏極した自由電子７０ｃは存在しており、ゲート電極６０中に電界が侵入することはない。したがって、矩形バリアに電圧降下は見られず、バリアの上端は水平となる。また、ゲート電極６０は誘電率が無限大で、電圧降下が見られないので、この膜厚は任意に厚くできる。チャネル領域を流れるスピン偏極した電子７２ｃにとって、水平なバリアが厚く形成されることになるので、ＦＮトンネル注入、直接トンネルいずれの量子力学的伝導機構も遮断される。よって、ゲート電極６０の絶縁性は担保される。
【００９４】
加えて、チャネル領域の両側面にエネルギーバリアが形成されているので、このエネルギーバリアに挟まれた薄壁状（Ｆｉｎ状）のチャネル領域の厚さを、チャネル領域を伝導する電子の波動函数の、チャネル厚さ方向（チャネル両側面に垂直な方向）の広がり程度以下に薄くすれば、シリコン層中の伝導帯の電子状態のエネルギー縮退を解除することが可能となる。この結果、チャネル領域には、有効質量の小さな、即ち、高速の電子のみが誘起され、チャネル領域の移動度が上昇し、素子の高速化が達成される（S.Takagi, et. al. Jpn. J. Appl. Phys., Vol.37, p.1289 (1998)参照）。
【００９５】
その上、チャネル領域を伝導する電子の波動函数の絶対値は、ゲート電極６０との界面より離れたシリコン層（チャネル領域）の中央部で大きくなるので、ゲート電極６０との界面散乱の影響を受けにくくなり、チャネル領域の移動度はさらに向上する。
【００９６】
一方、ゲート電極６０中のスピン偏極した自由電子７０ｃは、半導体（チャネル領域）との間に形成されるショットキー障壁に阻害されてチャネル領域に注入されることはない。
【００９７】
このようにして、良好な絶縁性を確保しつつ、極めて高い誘電率を具備したゲート絶縁膜機能と、空乏層が形成されることのない金属性のゲート電極機能を同時に具現し、ゲート電圧のチャネル領域への静電的支配力を大きくした電界効果型トランジスタを備えた  半導体装置が実現される。
【００９８】
なお、本実施形態において、第１実施形態の第１変形例に示すように、ソース電極５０ａ、ドレイン電極５０ｂ、およびゲート電極６０上にそれぞれ、ソース電極５０ａ、ドレイン電極５０ｂ、およびゲート電極６０に磁化を固着するために、反強磁性層を設けて設けてもよい。
【００９９】
また、本実施形態において、第１実施形態の第２変形例に示すように、ソース電極５０ａおよびドレイン電極５０ｂ上にそれぞれ、例えばＲｕからなる非磁性層と、強磁性層との積層膜を設け、この強磁性層と、ハーフメタル強磁性層の電極とを上記非磁性層を介して強磁性結合または反強磁性結合するように構成してもよい。
【０１００】
また、ゲート電極６０はチャネル領域上に直接接することが望ましいが、チャネル領域となる半導体層との間には、強磁性金属の拡散を防止する目的および半導体層との間の界面特性を改善する目的で、極めて薄いＭｇＯのようなバリア膜を更に設けても良い。勿論このバリア膜は、金属などの物質の移動を制限する機能、半導体層との界面の結晶欠陥（ダングリングボンド等）を電気的に不活化する（パッシベーション）機能を保持していれば良く、必ずしも電気的絶縁性を具備する必要はないことは言うまでもない。このような極薄バリア膜が電気的絶縁性を具備していないということは、このバリア膜内で電圧降下が起こらないということであるから、ゲート電圧のチャネル領域への支配力は低減されることはない。
【０１０１】
なお、本実施形態の半導体装置においてはＦｉｎ型のｎ型電界効果型トランジスタを備えていたが、ｎ型電界効果トランジスタの代わりにＦｉｎ型のｐ型電界効果型トランジスタを備えるように構成してもよい。また、Ｆｉｎ型のｎ型電界効果型トランジスタと、Ｆｉｎ型のｐ型電界効果型トランジスタを同一基板上に形成するように構成してもよい。複数組のＦｉｎ型の電界効果トランジスタを備えるように構成してもよいことは云うまでもない。
【０１０２】
また、第４実施形態においては、Ｆｉｎ型の電界効果型トランジスタが形成される半導体基板はＳＯＩ基板であったが、バルクのＳｉ基板であってもよい。また、Ｓｉ基板の代わりに、Ｇｅ基板、ＳｉとＧｅの混晶層を有するＳｉＧｅ基板、またはＧａＡｓのような半導体基板、或いはこれら化合物半導体とＳｉが同一基体上に形成された複合基板などを使用することが可能である。
【０１０３】
以上、詳述してきた様に、本発明の一実施形態によれば、ゲート電極を第一の方向に磁化したハーフメタル強磁性体により形成し、ソース、ドレイン電極を第一の方向と反平行な方向に磁化したハーフメタル強磁性体により形成した構成を備えている。これにより、
（１）ソース電極からチャネル領域に注入されたスピン偏極した電子は、ゲート電極に流入することはできない。したがって、チャネル領域に存在するスピン偏極電子から見れば、ハーフメタルゲート電極は絶縁膜として機能する。
（２）ゲート電極には、チャネル領域に存在するスピン偏極電子と反平行にスピン偏極した電子が、自由電子として存在するので、静電的には、金属、すなわち、誘電率が実効的に無限大の物質として機能する。
（３）チャネル領域に注入されたスピン偏極した電子は、この電子のスピン偏極方向と整合した方向に磁化したドレイン電極に流入することは可能となるので、チャネル電流が発生する。一方、ゲート電極中のスピン偏極した電子は、チャネル領域を経て、ソース電極、ドレイン電極いずれにも流入することはできない。よって、ゲート電極から、ソース電極またはドレイン電極へのリーク電流が発生することはない。
（４）ゲート電極は、誘電率が実効的に無限大のゲート絶縁膜として作用するので、ゲート電極を、他の絶縁膜を介することなく直接チャネル領域と接して形成すれば、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることができる。
（５）ゲート電極の誘電率が実効的に無限大なので、ゲート電圧の支配力は、チャネル領域に直接伝達され、このゲート電極（ゲート絶縁膜）の膜厚は任意に厚くできる。ゲート電極の膜厚を厚くすれば、チャネル領域に注入されたスピン偏極した電子が、量子力学的トンネル機構によってゲート電極（ゲート絶縁膜）を貫通することはできなくなる。よって、十全な絶縁性を保持できる。
（６）ゲート電極は、静電的には、金属として振舞うので、ここに空乏層が形成されることはない。
（７）ゲート電極を、チャネル領域の両側面に形成すれば、ピンニングにより、チャネル領域の伝導帯端Ｅｃ、価電子帯端Ｅｖのエネルギーレヴェルと、ゲート電極のフェルミレヴェルの相対位置は完全に固定される。したがって、チャネル領域の伝導帯端Ｅｃ、価電子帯端Ｅｖのエネルギーレヴェルは、ゲート電圧の変化に完全に追随して変化することになる。すなわち、ゲート電圧のチャネル領域への静電的支配力は極大化される。
（８）ゲート電極を、チャネル領域の両側面に形成する場合、チャネル領域の厚さを、チャネル領域を伝導する電子の波動函数のチャネル厚さ方向（チャネル両側面に垂直な方向）の広がり程度以下に薄くすれば、シリコン層（チャネル領域）中の導伝帯の電子状態のエネルギー縮退が解除される。これにより、チャネル領域には、有効質量の小さな、即ち、高速の電子のみが誘起され、チャネル領域の移動度が上昇し、素子の高速化が達成される。また、チャネル領域を伝導する電子の波動函数の絶対値は、ゲート電極との界面より離れたチャネル領域の中央部で大きくなるので、ゲート電極との界面散乱の影響を受けにくくなり、チャネル領域の移動度はさらに向上する。
【０１０４】
このようにして、良好な絶縁性を確保しつつ、極めて高い誘電率を具備したゲート絶縁膜機能と、空乏層が形成されることのない金属性のゲート電極機能を同時に具現し、ゲート電極のチャネル領域への静電的支配力を可及的に大きくした電界効果型トランジスタを備えた半導体装置が実現される。
【図面の簡単な説明】
【０１０５】
【図１】本発明の第１実施形態による半導体装置の製造工程を示す断面図。
【図２】第１実施形態による半導体装置の製造工程を示す断面図。
【図３】第１実施形態による半導体装置の製造工程を示す断面図。
【図４】第１実施形態による半導体装置の製造工程を示す断面図。
【図５】第１実施形態による半導体装置の製造工程を示す断面図。
【図６】第１実施形態による半導体装置の製造工程を示す断面図。
【図７】第１実施形態による半導体装置の製造工程を示す断面図。
【図８】第１実施形態による半導体装置の製造工程を示す断面図。
【図９】第１実施形態の半導体装置の動作を説明するための断面図。
【図１０】図９に示す切断線Ａ−Ａで切断した断面における第１実施形態のトランジスタがＯＮの場合のエネルギーバンド図。
【図１１】第１実施形態の第１変形例による半導体装置の断面図。
【図１２】第１実施形態の第２変形例による半導体装置の断面図。
【図１３】第１実施形態の第３変形例による半導体装置の断面図。
【図１４】第２実施形態による半導体装置の断面図。
【図１５】第３実施形態による半導体装置の断面図。
【図１６】第４実施形態による半導体装置の製造工程を示す斜視図。
【図１７】第４実施形態による半導体装置の製造工程を示す斜視図。
【図１８】第４実施形態による半導体装置の製造工程を示す斜視図。
【図１９】第４実施形態の半導体装置の動作を説明するための断面図。
【図２０】図１９に示す切断線Ｂ−Ｂで切断した断面における第４実施形態のトランジスタがＯＮの場合のエネルギーバンド図。
【符号の説明】
【０１０６】
１０  シリコン半導体基板
１１  シリコン酸化膜（埋め込み酸化膜（ＢＯＸ）
１２  シリコン半導体層
１２ａ  ソース領域
１２ｂ  ドレイン領域
１２ｃ  チャネル領域
１３ａ  トンネルバリア層
１３ｂ  トンネルバリア層
２０  ダミーゲート
２２  ゲート側壁
３０  層間絶縁膜
３２  層間絶縁膜
４０ａ、４０ｂ  ソース、ドレイン領域に至る開口
５０  ハーフメタル強磁性体金属
５０ａ  ソース電極
５０ｂ  ドレイン電極
５４  溝
６０  ゲート電極
６４ａ  ソース電極の磁化
６４ｂ  ドレイン電極の磁化
６４ｃ  ゲート電極の磁化
７０ａ  ソース電極内の自由電子
７０ｂ  ドレイン電極内の自由電子
７２ａ  ソース領域に注入された偏極された電子
７２ｂ  ドレイン領域に注入された偏極された電子
７２ｃ  チャネル領域に注入された偏極された電子
【図１】
2010147409.tif 000003
【図２】
2010147409.tif 000004
【図３】
2010147409.tif 000005
【図４】
2010147409.tif 000006
【図５】
2010147409.tif 000007
【図６】
2010147409.tif 000008
【図７】
2010147409.tif 000009
【図８】
2010147409.tif 000010
【図９】
2010147409.tif 000011
【図１０】
2010147409.tif 000012
【図１１】
2010147409.tif 000013
【図１２】
2010147409.tif 000014
【図１３】
2010147409.tif 000015
【図１４】
2010147409.tif 000016
【図１５】
2010147409.tif 000017
【図１６】
2010147409.tif 000018
【図１７】
2010147409.tif 000019
【図１８】
2010147409.tif 000020
【図１９】
2010147409.tif 000021
【図２０】
2010147409.tif 000022