(57)【要約】      （修正有）【課題】半導体装置のスタチックバーンインにおいて、十分なスクリーニング効果を得ることができるＤＣストレスを与える。【解決手段】半導体装置では、論理回路のスタンバイレベルを入力信号に応じて論理反転させる反転手段を設る事により、スタンバイ信号の生成部が出力する論理レベルを変化させることなく、テストモード信号を用いて周辺回路に供給される信号レベルを“Ｌ”と“Ｈ”との間で変更することができる。これによって、スタンバイ時にその入力が“Ｌ”レベルに固定されていたトランジスタに対しても、“Ｈ”レベルを供給することができる。【選択図】図１
2010217132.tif 000002
【特許請求の範囲】
【請求項１】
論理回路のスタンバイレベルを、入力信号に応じて論理反転させる反転手段を設けたことを特徴とする半導体装置。
【請求項２】
前記反転手段は、
前記入力信号に応じてオン又はオフし、前記スタンバイレベルを決定するスタンバイ信号の前記論理回路への入力を許可又は阻止する第１のスイッチ部と、
前記スタンバイ信号を論理反転させて反転スタンバイ信号とするスタンバイ信号用インバータと、
前記入力信号に応じてオフ又はオンし、前記反転スタンバイ信号の前記論理回路への入力を阻止又は許可する第２のスイッチ部と、
を有していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のスイッチ部と前記第２のスイッチ部とは、前記入力信号を論理反転させて反転入力信号を生成する入力信号用インバータを共有し、
前記第１のスイッチは、前記入力信号に応じてオン又はオフする第１のＰＭＯＳと前記反転入力信号に応じてオン又はオフする第１のＮＭＯＳとを有し、
前記第２のスイッチは、前記反転入力信号に応じてオフ又はオンする第２のＰＭＯＳと前記入力信号に応じてオフ又はオンする第２のＮＭＯＳとを有している、
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記入力信号はテストモード信号であることを特徴とする請求項１、２又は３に記載の半導体装置。
【請求項５】
論理回路のスタンバイレベルを入力信号に応じて論理反転させるステップを含むことを特徴とするバーンイン方法。
【請求項６】
前記スタンバイレベルを決定するスタンバイ信号を論理反転させて反転信号を生成するステップと、
前記スタンバイ信号及び前記反転信号のいずれか一方を選択して前記論理回路へ入力させるステップと、
を含むことを特徴とする請求項５に記載のバーンイン方法。
【請求項７】
前記入力信号はテストモード信号であることを特徴とする請求項５又は６に記載のバーンイン方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそのバーンイン方法に関する。
【背景技術】
【０００２】
半導体装置の初期不良をスクリーニングするためのバーンイン工程では、通常動作時よりも高い電圧をデバイスに印加する。このような高電圧バイアスされたトランジスタにオン電流を流すと、ゲート酸化膜中にキャリアが捕獲されトランジスタ特性が劣化するという問題（ホットキャリア効果）を生じる。それゆえ、過渡状態のないＤＣストレスを印加するテストモード（スタチックバーンイン）が存在している（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１２５０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
スタチックバーンインは、半導体装置のうち、半導体記憶装置のアレイ部のような構成（同一形状のトランジスタが配列された構成）に対しては有効に作用する。しかしながら、周辺回路のような論理回路、つまり、異なる形状のトランジスタが互いに接続されて構成される回路、に対しては、各ノードに対して一方向のバイアスしか印加することができないため、十分なスクリーニング効果を得ることができないという問題点がある。
【課題を解決するための手段】
【０００５】
本願発明の一形態によれば、論理回路のスタンバイレベルを入力信号に応じて論理反転させる反転手段を設けたことを特徴とする半導体装置が提供される。
【０００６】
また、本発明の他の形態によれば、論理回路のスタンバイレベルを入力信号に応じて論理反転させるステップを含むことを特徴とするバーンイン方法が提供される。
【発明の効果】
【０００７】
論理回路のスタンバイレベルを入力信号に応じて論理反転させる反転手段を設けたことで、論理回路の各ノードに論理ロウレベル又はハイレベルを選択的に与えることができる。これにより、スタチックバーンインにおいて、十分なスクリーニング効果を得ることができるＤＣストレスを与えることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の半導体装置の一実施の形態に係る半導体記憶装置の一部を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１０】
図１は、本発明の半導体装置の一実施の形態に係る半導体記憶装置に含まれる周辺回路の一部を示す回路図である。ここでは、周辺回路の一部（論理回路）として、４段のインバータ１１，１２，１３及び１４からなる遅延回路１５を例示している。
【００１１】
本発明の半導体装置の例として、図１の半導体記憶装置に対するスタチックバーンイン工程では、周辺回路をスタンバイ状態にしておくため、図示しない半導体記憶装置の制御回路から周辺回路に対して論理レベル“Ｌ（ロウレベル）”を持つスタンバイ信号が供給される。本実施の形態に係る半導体記憶装置は、このスタンバイ信号をテストモード信号（入力信号）に応じて論理反転する反転手段として反転回路１６を備えている。
【００１２】
詳述すると、反転回路１６は、テストモード信号が“Ｌ”レベルのときスタンバイ信号を通過させ、テストモード信号が“Ｈ（ハイレベル）”のときスタンバイ信号の通過を阻止する第１のスイッチ部１７と、スタンバイ信号を論理反転させて、反転スタンバイ信号を生成するインバータ１８と、テストモード信号が“Ｌ”レベルのとき、その反転スタンバイ信号を通過させ、テストモード信号が“Ｈ”レベルのとき反転スタンバイ信号の通過を阻止する第２のスイッチ部１９と、を含む。
【００１３】
第１のスイッチ部１７及び第２のスイッチ部１９は、テストモード信号を論理反転させるインバータ２０を共有している。また、第１のスイッチ部１７及び第２のスイッチ部１９は、一対のトランジスタ（ＰＭＯＳ（Ｐ型ＭＯＳトランジスタ）及びＮＭＯＳ（Ｎ型ＭＯＳトランジスタ））からなる第１のスイッチ２１及び第２のスイッチ２２をそれぞれ有している。
【００１４】
なお、テストモード信号は、外部から半導体記憶装置に与えられたコマンドを、半導体記憶装置の内部のコマンドデコーダ（図示せず）によってデコードすることにより得られるものである。
【００１５】
次に、図１の半導体記憶装置の動作について説明する。
【００１６】
スタチックバーンイン工程が実施されるとき、ここでは、図示しない制御回路から遅延回路１５に向けて“Ｌ”レベルのスタンバイ信号が出力されたとする。このとき、テストモード信号が“Ｌ”レベルであれば、インバータ２０の出力は“Ｈ”レベルとなり、第１のスイッチ２１を構成する第１のＰＭＯＳ及び第１のＮＭＯＳはともにオンし、第２のスイッチ２２を構成する第２のＰＭＯＳ及び第２のＮＭＯＳはともにオフする。その結果、“Ｌ”レベルのスタンバイ信号は、第１のスイッチ２１を介して遅延回路１５に供給され、その反転スタンバイ信号は、第２のスイッチ２２によって阻止される。こうして、遅延回路１５を構成する４つのインバータ１１，１２，１３及び１４の入力ノードには、論理レベル（スタンバイレベル）“Ｌ”、“Ｈ”、“Ｌ”及び“Ｈ”がそれぞれ入力される。
【００１７】
一方、テストモード信号が“Ｈ”レベルのとき、インバータ２０の出力は“Ｌ”レベルとなり、第１のスイッチ２１を構成する第１のＰＭＯＳ及び第１のＮＭＯＳはともにオフし、第２のスイッチ２２を構成する第２のＰＭＯＳ及び第２のＮＭＯＳはともにオンする。その結果、“Ｌ”レベルのスタンバイ信号は、第１のスイッチ２１によって阻止され、その反転スタンバイ信号は、第２のスイッチ２２を介して遅延回路１５に供給される。こうして、遅延回路１５を構成する４つのインバータ１１，１２，１３及び１４の入力ノードには、論理レベル（スタンバイレベル）“Ｈ”、“Ｌ”、“Ｈ”及び“Ｌ”がそれぞれ入力される。
【００１８】
スタチックバーンイン工程中に、遅延回路１５のインバータ１１〜１４を構成する各トランジスタに対して、十分なＤＣストレスを印加するため、スタチックバーンイン工程の途中でテストモード信号のレベルを“Ｌ”から“Ｈ”、又“Ｈ”から“Ｌ”へ変化させる。このテストモード信号の論理レベル変化は、比較的長い周期（数ｍｓ〜数ｓ）で周期的に行うことができる。この周期は、不良の収束度や、各ノードの電圧レベルが所望のレベルに達するのに要する時間等に基づいて定めることができる。なお、スタチックバーンイン工程中は、各信号の論理レベル“Ｈ”が通常動作時に比べて高くなるように、電源電圧を高くしてある。
【００１９】
以上のように、本実施の形態では、スタンバイ信号の生成部が出力する論理レベル（ここでは、スタンバイ時に“Ｌ”レベル）を変化させることなく、テストモード信号を用いて周辺回路に供給される信号レベルを“Ｌ”と“Ｈ”との間で変更することができる。これによって、従来、スタンバイ時にその入力が“Ｌ”レベルに固定されていたトランジスタに対しても、本発明では“Ｈ”レベルを供給することができる。すなわち、従来のスタチックバーンイン工程では、スタンバイ時にトランジスタはオンまたはオフに固定されていたのに対し、本発明では、各トランジスタをオンとオフの両方の状態とすることができる。換言すると一方向のＤＣストレスした与えることができなかった周辺回路に対して両方向のＤＣストレスを与えることができる。しかも、生成部が出力するスタンバイ信号を“Ｌ”レベルに維持したままなので、他の回路（例えば、アレイ部）のトランジスタにオン電流を生じさせて、ホットキャリア効果を生じさせることもない。よって、アレイ部へのスタチックバーンインと平行して周辺回路へのスタチックバーンインを行うことができる。
【００２０】
以上本発明についていくつかの実施の形態に即して説明したが、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、半導体記憶装置の周辺回路としての遅延回路を例示したが、スタンバイモードを有する各種の半導体装置において、スタンバイ信号を受ける論理回路に対しても同様に適用することができる。
【符号の説明】
【００２１】
１１，１２，１３，１４    インバータ
１５    遅延回路
１６    反転回路
１７    第１のスイッチ部
１８    インバータ
１９    第２のスイッチ部
２０    インバータ
２１    第１のスイッチ
２２    第２のスイッチ
【図１】
2010217132.tif 000003