(57)【要約】      （修正有）【課題】比較照合時における不一致を防ぐことができる、レイアウトデータ検証装置、レイアウトデータ検証方法、及びレイアウトデータ検証プログラムを提供する。【解決手段】照合手段は、マスクデータに基づいて、単一のトランジスタとして表現されるべき領域を仮想デバイス領域として識別し、仮想デバイス領域データを生成する、仮想デバイス領域生成手段と、前記マスクデータと前記仮想デバイス領域データとに基づいて、前記マスクレイアウトパターンに記載される回路の接続関係を、レイアウト側回路情報として抽出する、レイアウト側回路情報抽出手段と、回路図データに基づいて、前記回路図に記載される回路の接続関係を、回路図側回路情報として抽出する、回路図側回路情報抽出手段と、前記レイアウト側回路情報を前記回路図側回路情報と比較することにより、前記回路図と前記マスクレイアウトパターンとが等価か否かを判定する、比較手段とを備える。【選択図】図７
2010182233.tif 000002
【特許請求の範囲】
【請求項１】
回路図を示す回路図データを取得する回路図データ取得手段と、
マスクレイアウトパターンを示すマスクデータを取得するマスクデータ取得手段と、
前記回路図データと前記マスクデータとに基づいて、前記回路図と前記マスクレイアウトパターンとが等価か否かを照合する照合手段と、
を具備し、
前記照合手段は、
前記マスクデータに基づいて、単一のトランジスタとして表現されるべき領域を仮想デバイス領域として識別し、仮想デバイス領域データを生成する、仮想デバイス領域生成手段と、
前記マスクデータと前記仮想デバイス領域データとに基づいて、前記マスクレイアウトパターンに記載される回路の接続関係を、レイアウト側回路情報として抽出する、レイアウト側回路情報抽出手段と、
前記回路図データに基づいて、前記回路図に記載される回路の接続関係を、回路図側回路情報として抽出する、回路図側回路情報抽出手段と、
前記レイアウト側回路情報を前記回路図側回路情報と比較することにより、前記回路図と前記マスクレイアウトパターンとが等価か否かを判定する、比較手段とを備える
レイアウトデータ検証装置。
【請求項２】
請求項１に記載されたレイアウトデータ検証装置であって、
前記マスクデータは、階層化されたデータであり、
前記照合手段は、更に、
階層化された前記マスクデータを展開し、展開後マスクデータを生成する階層構造展開手段を備え、
前記仮想デバイス領域生成手段は、前記展開後マスクデータに基づいて、前記仮想デバイス領域データを生成する
レイアウトデータ検証装置。
【請求項３】
請求項１又は２に記載されたレイアウトデータ検証装置であって、
前記マスクレイアウトパターンは、
単一のベース領域と、複数のエミッタ領域又は複数のコレクタ領域とを含むトランジスタ領域と、
前記トランジスタ領域を囲むように配置されるガードリング層とを含んでおり、
前記仮想デバイス領域生成手段は、前記ガードリング層の位置を識別することにより、前記仮想デバイス領域を識別する
レイアウトデータ検証装置。
【請求項４】
請求項３に記載されたレイアウトデータ検証装置であって、
前記トランジスタ領域には、少なくとも一のエミッタ領域と、少なくとも一のコレクタ領域とが含まれており、
前記エミッタ領域の数と前記コレクタ領域の数とは異なっている
レイアウトデータ検証装置。
【請求項５】
請求項３に記載されたレイアウトデータ検証装置であって、
前記マスクレイアウトパターンは、前記トランジスタ領域を複数含んでおり、
前記複数のトランジスタ領域の各々には、少なくとも一のエミッタ領域と、少なくとも一のコレクタ領域とが含まれており、
前記複数のトランジスタ領域間において、前記エミッタ領域または前記コレクタ領域の数が異なっている
レイアウトデータ検証装置。
【請求項６】
請求項３乃至５のいずれかに記載されたレイアウトデータ検証装置であって、
前記仮想デバイス領域生成手段は、前記ベース領域の形状に関係なく、前記ガードリング層を基準として、前記仮想デバイス領域を生成する
レイアウトデータ検証装置。
【請求項７】
コンピュータにより、回路図を示す回路図データを取得するステップと、
コンピュータにより、マスクレイアウトパターンを示すマスクデータを取得するステップと、
コンピュータにより、前記回路図データと前記マスクデータとに基づいて、前記回路図と前記マスクレイアウトパターンとが等価か否かを照合するステップと、
を具備し、
前記照合するステップは、
前記マスクデータに基づいて、単一のトランジスタとして表現されるべき領域を仮想デバイス領域として識別し、仮想デバイス領域データを生成するステップと、
前記マスクデータと前記仮想デバイス領域データとに基づいて、前記マスクレイアウトパターンに記載される回路の接続関係を、レイアウト側回路情報として抽出するステップと、
前記回路図データに基づいて、前記回路図に記載される回路の接続関係を、回路図側回路情報として抽出するステップと、
前記レイアウト側回路情報を前記回路図側回路情報と比較することにより、前記回路図と前記マスクレイアウトパターンとが等価か否かを判定するステップとを備える
レイアウトデータ検証方法。
【請求項８】
請求項７に記載されたレイアウトデータ検証方法であって、
前記マスクデータは、階層化されたデータであり、
前記照合するステップは、更に、
階層化された前記マスクデータを展開し、展開後マスクデータを生成するステップを備え、
前記仮想デバイス領域データを生成するステップは、前記展開後マスクデータに基づいて、前記仮想デバイス領域データを生成するステップを含んでいる
レイアウトデータ検証方法。
【請求項９】
請求項７又は８に記載されたレイアウトデータ検証方法であって、
前記マスクレイアウトパターンは、
単一のベース領域と、複数のエミッタ領域又は複数のコレクタ領域とを含むトランジスタ領域と、
前記トランジスタ領域を囲むように配置されるガードリング層とを含んでおり、
前記仮想デバイス領域データを生成するステップは、前記ガードリング層の位置を識別することにより、前記仮想デバイス領域を識別するステップを含んでいる
レイアウトデータ検証方法。
【請求項１０】
請求項９に記載されたレイアウトデータ検証方法であって、
前記トランジスタ領域には、少なくとも一のエミッタ領域と、少なくとも一のコレクタ領域とが含まれており、
前記エミッタ領域の数と前記コレクタ領域の数とは異なっている
レイアウトデータ検証方法。
【請求項１１】
請求項９に記載されたレイアウトデータ検証方法であって、
前記マスクレイアウトパターンは、前記トランジスタ領域を複数含んでおり、
前記複数のトランジスタ領域の各々には、少なくとも一のエミッタ領域と、少なくとも一のコレクタ領域とが含まれており、
前記複数のトランジスタ領域間において、前記エミッタ領域または前記コレクタ領域の数が異なっている
レイアウトデータ検証方法。
【請求項１２】
請求項９乃至１１のいずれかに記載されたレイアウトデータ検証方法であって、
前記仮想デバイス領域データを生成するステップは、前記ベース領域の形状に関係なく、前記ガードリング層を基準として、前記仮想デバイス領域を生成するステップを含んでいる
レイアウトデータ検証方法。
【請求項１３】
請求項７乃至１２の何れかに記載されたレイアウトデータ検証方法を、コンピュータにより実現するための、レイアウトデータ検証プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レイアウトデータ検証装置、レイアウトデータ検証方法、及びレイアウトデータ検証プログラムに関する。
【背景技術】
【０００２】
半導体集積回路の製造時には、レイアウトパターンが設計される。レイアウトパターンの設計時には、まず、回路図が作成される。続いて、この回路図に基づいて、マスクレイアウトパターンが設計される。設計されたマスクレイアウトパターンからは、回路接続情報が抽出され、回路図と対応しているか否かが照合される。
【０００３】
関連技術が、特許文献１（特開２００１−２９８０８８号公報）に記載されている。
【０００４】
図１は、特許文献１に記載されたレイアウトデータの検証方法を示すフローチャートである。まず、デジタイズが行われ、マスクレイアウトパターンがデジタルデータ（図形データ）としてコンピュータ内に取り込まれる（ステップＳ１０１）。次いで、取り込んだマスクレイアウトパターンのデータに対して階層構造の展開が行われる（ステップＳ１０２）。次いで、展開されたマスクレイアウトパターンに対して回路接続情報の抽出処理が行われる（ステップＳ１０３）。これにより、マスクレイアウトパターンから回路接続情報が抽出される。一方、回路図設計時に作成された回路図からは、階層表現による回路接続情報が抽出される（ステップＳ１０４）。次いで、抽出した回路接続情報の階層構造が展開され、回路図側の回路接続情報が得られる（ステップＳ１０５）。最後に、マスクレイアウトパターンから抽出された回路接続情報と、回路図側の回路接続情報とが比較照合される（ステップＳ１０６）。マスクレイアウトパターンに具現化された回路が回路図上の回路と等価であれば、両者は一致するはずである。したがって、ここで不一致が生じた場合には、その箇所にマスクレイアウトパターンの誤りが存在すると判断することができる。
【０００５】
ところで、回路図内には、バイポーラトランジスタが含まれることがある。バイポーラトランジスタには、一つのベース領域に対して、複数のエミッタ領域が配置される場合がある。このような場合、回路図において一つのトランジスタの回路シンボルとして表現されるパターンが、マスクレイアウトパターンから抽出された回路接続情報中において複数の回路シンボルとして表現されることがある。そのため、照合時に不一致が生じることがあった。
【０００６】
そこで、特許文献１に記載されたレイアウトデータの検証方法では、集積回路マスクレアレイアウトパターンにおけるベース層を基に、素子の接続情報が抽出される。
【０００７】
図２Ａ乃至図２Ｃは、特許文献１に記載されるレイアウトデータの検証方法を説明するための説明図である。図２Ａには、マスクレイアウトパターン１０１が示されている。マスクレイアウトパターン１０１では、ベース層Ｂ内に、１個のエミッタホールＥＨ及びエミッタ領域Ｅが形成されている。マスクレイアウトパターン１０１からは、ベース層Ｂを基に、素子の接続情報として、１つの回路シンボル１０７が抽出される。図２Ｂには、マスクレイアウトパターン１０２が示されている。マスクレイアウトパターン１０２では、ベース層Ｂ内に、２個のエミッタホールＥＨ及びエミッタ領域が形成されている。ベース層Ｂを基にすることにより、マスクレイアウトパターン１０２からも、素子の接続情報として、１つの回路シンボル１０８が抽出される。図２Ｃには、マスクレイアウトパターン１０３が示されている。マスクレイアウトパターン１０３では、ベース層Ｂ内に、３個のエミッタホールＥＨ及びエミッタ領域が形成されている。ベース層Ｂを基にすることにより、マスクレイアウトパターン１０３からも、素子の接続情報として、１つの回路シンボル１０９が抽出される。一方、図３は、回路図側の回路接続情報を示している。図３に示されるように、回路図側の回路接続情報も、１つの回路シンボル１１０として表現される。
【０００８】
すなわち、特許文献１に記載されたレイアウトデータの検証方法によれば、ベース層を基に回路接続情報が抽出されるので、抽出される回路シンボル数がエミッタ領域（エミッタホール）の数と関係しなくなる。そのため、回路図側で表現された回路シンボルの数とマスクレイアウトパターンから抽出された回路シンボルの数とが一致するようになる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−２９８０８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、同一のベース層上に配置される複数のエミッタ間において、接続情報が異なる場合がある。このようなパターンは、回路図では、複数のエミッタに対応して、別々の回路シンボルとして表現される。しかしながら、マスクレイアウトパターンから抽出される回路接続情報では、ベース層を基に抽出されるため、一つの回路シンボルとして表現されてしまう。その結果、照合時に不一致が生じてしまう。この点について、以下に、図４及び図５を参照して説明する。
【００１１】
図４は、マスクレイアウトパターン１０４の一例を示す概念図である。このマスクレイアウトパターン１０４では、一のベース層（Ｎｗｅｌｌ）内に、２つのリング状のＮｄｉｆｆ層（Ｎ型不純物拡散層）が配置されている。各Ｎｄｉｆｆ層内には、複数のＰｄｉｆｆ層（Ｐ型不純物拡散層）が配置されている。複数のＰｄｉｆｆ層は、エミッタ認識層を有するエミッタ領域と、エミッタ認識層を有さないコレクタ領域とを含んでいる。ベース層（Ｎｗｅｌｌ）は、電位Ｂを保有するものとする。また、一方のＮｄｉｆｆ層中にあるエミッタ領域は電位Ｅ１を保有し、コレクタ領域は電位Ｃ１を保有するものとする。また、他方のＮｄｉｆｆ層中にあるエミッタ領域は電位Ｅ２を保有し、コレクタ領域は電位Ｃ２を保有するものとする。すなわち、二つのＮｄｉｆｆ層間において、エミッタ領域及びコレクタ領域は、接続先が別であるものとする。
【００１２】
図４に示されるマスクレイアウトパターン１０４からは、Ｎｗｅｌｌ層がベース層に指定される。ベース層（Ｎｗｅｌｌ）を基に回路接続情報が抽出される場合、ベース層が共通であるので、一つの回路シンボル１０５として表現されることになる。
【００１３】
一方、図５は、回路図から抽出された回路接続情報を示す図である。一方のＮｄｉｆｆ層内と他方のＮｄｉｆｆ層内とは、電位が異なるため、別々の回路シンボルに区別される。すなわち、回路図側からは、２つの回路シンボルが抽出される。このため、レイアウト側の回路接続情報と回路図側の回路接続情報とを比較照合する際に、バイポーラトランジスタの部分で不一致が生じてしまうことがわかる。このような不一致を防ぐためには、バイポーラトランジスタ部分のマスクレイアウトパターンを変更したり、予めベース層を分割したりする必要がある。
【課題を解決するための手段】
【００１４】
本発明に係るレイアウトデータ検証装置は、回路図を示す回路図データを取得する回路図データ取得手段と、マスクレイアウトパターンを示すマスクデータを取得するマスクデータ取得手段と、前記回路図データと前記マスクデータとに基づいて、前記回路図と前記マスクレイアウトパターンとが等価か否かを照合する照合手段とを具備する。前記照合手段は、前記マスクデータに基づいて、単一のトランジスタとして表現されるべき領域を仮想デバイス領域として識別し、仮想デバイス領域データを生成する、仮想デバイス領域生成手段と、前記マスクデータと前記仮想デバイス領域データとに基づいて、前記マスクレイアウトパターンに記載される回路の接続関係を、レイアウト側回路情報として抽出する、レイアウト側回路情報抽出手段と、前記回路図データに基づいて、前記回路図に記載される回路の接続関係を、回路図側回路情報として抽出する、回路図側回路情報抽出手段と、前記レイアウト側回路情報を前記回路図側回路情報と比較することにより、前記回路図と前記マスクレイアウトパターンとが等価か否かを判定する、比較手段とを備える。
【００１５】
上述の発明によれば、仮想デバイス領域生成手段によって、単一のトランジスタとして表現されるべき領域が、仮想デバイス領域として識別される。そのため、比較照合時における不一致を防ぐことができる。
【００１６】
本発明に係るレイアウトデータ検証方法は、コンピュータにより、回路図を示す回路図データを取得するステップと、コンピュータにより、マスクレイアウトパターンを示すマスクデータを取得するステップと、コンピュータにより、前記回路図データと前記マスクデータとに基づいて、前記回路図と前記マスクレイアウトパターンとが等価か否かを照合するステップとを具備する。前記照合するステップは、前記マスクデータに基づいて、単一のトランジスタとして表現されるべき領域を仮想デバイス領域として識別し、仮想デバイス領域データを生成するステップと、前記マスクデータと前記仮想デバイス領域データとに基づいて、前記マスクレイアウトパターンに記載される回路の接続関係を、レイアウト側回路情報として抽出するステップと、前記回路図データに基づいて、前記回路図に記載される回路の接続関係を、回路図側回路情報として抽出するステップと、前記レイアウト側回路情報を前記回路図側回路情報と比較することにより、前記回路図と前記マスクレイアウトパターンとが等価か否かを判定するステップとを備える。
【００１７】
本発明に係るレイアウトデータ検証プログラムは、上述のレイアウトデータ検証方法を、コンピュータにより実現するための、プログラムである。
【発明の効果】
【００１８】
本発明によれば、比較照合時における不一致を防ぐことができる、レイアウトデータ検証装置、レイアウトデータ検証方法、及びレイアウトデータ検証プログラムが提供される。
【図面の簡単な説明】
【００１９】
【図１】レイアウトデータの検証方法を示すフローチャートである。
【図２Ａ】レイアウトデータの検証方法を説明するための説明図である。
【図２Ｂ】レイアウトデータの検証方法を説明するための説明図である。
【図２Ｃ】レイアウトデータの検証方法を説明するための説明図である。
【図３】回路図側の回路接続情報を示す図である。
【図４】マスクレイアウトパターンの一例を示す概念図である。
【図５】回路図から抽出された回路接続情報を示す図である。
【図６】第１の実施形態に係るレイアウト検証システムを示す概略図である。
【図７】レイアウト検証装置の概略ブロック図である。
【図８】第１の実施形態に係るレイアウト検証方法を示すフローチャートである。
【図９】マスクレイアウトパターンの一例を示す図である。
【図１０】第２の実施形態におけるマスクレイアウトパターンを示す概念図である。
【図１１】第３の実施形態におけるマスクレイアウトパターンを示す概念図である。
【図１２】第４の実施形態におけるマスクレイアウトパターンを示す概念図である。
【発明を実施するための形態】
【００２０】
（第１の実施形態）
以下に、図面を参照しつつ、本発明の第１の実施形態について説明する。図６は、本実施形態に係るレイアウト検証システム１を示す概略図である。
【００２１】
図６に示されるように、レイアウト検証システム１は、キーボード４と、マウス５と、処理装置２と、記憶装置３と、表示装置６とを備えている。キーボード４は、文字キー、数字キー、機能指示キー等を備えている。ユーザは、キーボード４を用いて、各種情報を処理装置２に入力することができる。マウス５は、マウスカーソルの示す位置データ等を処理装置２に入力する。ユーザは、キーボード４及びマウス５等の入力装置によって、レイアウトデータの検証の実行指示を処理装置２に入力することができる。処理装置２は、ＣＰＵ、メモリ（ＲＯＭ及びＲＡＭ）等を備えるコンピュータにより実現される。処理装置２には、レイアウトデータ検証プログラムがインストールされている。処理装置２は、記憶装置３にアクセス可能に接続されている。記憶装置３０は、ＨＤＤ（ハードディスク装置）等により実現される。表示装置３１は、ＣＲＴ、ＬＣＤ等のディスプレイ装置により実現される。表示装置３１により、処理装置２における検証結果が表示される。
【００２２】
図７は、レイアウト検証装置の概略ブロック図である。レイアウト検証装置は、記憶装置３と、処理装置２とによって実現される。
【００２３】
記憶装置３には、回路図データ８と、マスクレイアウトデータ７とが格納されている。
【００２４】
回路図データ８は、所望の機能が果たされるように設計された回路図を示している。この回路図内には、ラテラルＰＮＰ型のバイポーラトランジスタが含まれているものとする。
【００２５】
マスクレイアウトデータ７は、回路図に基づいて作成された、マスクレイアウトパターンを示すデータである。一般的に、現在の半導体集積回路の設計時には、階層構造をもったデータが用いられる。すなわち、マスクレイアウトデータ７は、一平面上にすべての図形パターンが展開された状態のものではない。マスクレイアウトデータ７は、上位階層と下位階層のデータを含んでいる。上位階層のデータ中には、セルが含まれている。そして、下位階層にはセルの詳細パターンが記載されている。
【００２６】
処理装置２には、デジタイズ部１０と、照合部９と、回路図データ取得部１７とが設けられている。これらは、レイアウトデータ検証プログラムによって実現される。デジタイズ部１０は、マスクレイアウトデータ７を取得し、デジタルデータ（図形データ）として照合部９に通知する。回路図データ取得部１７は、回路図データ８を取得して、照合部９に通知する。
【００２７】
照合部９は、デジタルデータと回路図データ８とに基づいて、マスクレイアウトパターンが回路図と等価であるか否かを検証する。照合部９は、階層構造展開部１１と、仮想デバイス領域生成部１２と、回路情報抽出部１３と、比較部１４と、階層構造展開部１５と、階層化回路接続情報抽出部１６とを備えている。
【００２８】
図８は、本実施形態に係るレイアウト検証方法を示すフローチャートである。
【００２９】
まず、デジタイズ部１０により、マスクレイアウトデータ７が処理装置２に取り込まれる。デジタイズ部１０は、マスクレイアウトデータ７を、デジタルデータ（図形データ）として照合部９に通知する（ステップＳ１）。
【００３０】
階層構造展開部１１により、階層構造で表現されたデジタルデータが展開され、展開後マスクデータが生成される。展開後マスクデータでは、一平面上に全ての図形パターンが表現されている（ステップＳ２）。
【００３１】
仮想デバイス領域生成部１２が、展開後マスクデータに基づいて、仮想デバイス領域を識別する。そして、仮想デバイス領域を示す仮想デバイス領域データを生成し、回路情報抽出部１３に通知する。ここで、仮想デバイス領域とは、一つのトランジスタとして表現されるべき領域である（ステップＳ３）。
【００３２】
回路情報抽出部１３が、展開後マスクデータに基づいて、回路接続情報を抽出する。具体的には、回路情報抽出部１３は、各回路素子を認識する演算を行う。例えば、バイポーラトランジスタについては、ベース拡散層の図形パターンとポリシリコン層の図形パターンとの間でＡＮＤ演算を行うことにより得られる図形パターンを、エミッタ層として認識する。このような図形演算により、展開後マスクデータ中における各回路素子を認識する。続いて、回路情報抽出部１３は、各節点について等電位であるか否かの認識を行い、各回路素子同士の接続情報を得る。回路情報抽出部１３は、マスクレイアウトパターンの各層間の位相演算を行うことにより、等電位であるか否かを認識する。例えば、２つの異なる図形パターンとして与えられた２つの配線層が重なる領域において、コンタクトホールの図形パターンが存在すれば、この２つの配線層は等電位であると認識する。
【００３３】
ここで、回路情報抽出部１３は、仮想デバイス領域データを参照し、一つのバイポーラトランジスタとして表現するべき領域を決定する。回路情報抽出部１３は、抽出した回路接続情報を、レイアウト側回路接続情報として、比較部１４に通知する（ステップＳ４）。
【００３４】
一方で、回路図データ取得部１７によって取得された回路図データ８からは、階層化回路接続情報抽出部１６によって、階層化された回路接続情報（階層化回路接続情報）が抽出される。通常、回路図も階層構造をもった形で表現される。また、回路図は、一般的に、コンピュータを利用して作成される。すなわち、階層化回路情報抽出部１６は、回路図データから、階層表現を残したまま、回路接続情報を抽出する。このような抽出処理としては、公知の技術を用いることができる。そのため、ここでは詳しい説明は省略する。抽出された階層化回路接続情報は、階層構造展開部１５に通知される（ステップＳ５）。
【００３５】
階層構造展開部１５は、階層化回路接続情報を展開し、回路図側回路接続情報として、比較部１４に通知する（ステップＳ６）。
【００３６】
比較部１４は、レイアウト側回路接続情報と回路図側回路接続情報とを比較することにより、マスクレイアウトデータに記されるマスクレイアウトパターンが、回路図データに記される回路図と等価であるか否かを照合する。このような照合処理は、ＬＶＳ照合処理とも呼ばれる。マスクレイアウトパターンに具現化された回路が、回路図上の回路と等価であれば、両者は一致することになる（ステップＳ７）。
【００３７】
上述の方法によれば、仮想デバイス領域生成部１２が、一つのトランジスタとして表現するべき領域を識別するため、レイアウト側回路接続情報と回路図側回路接続情報とを一致させることができる。これにより、本来同一のパターンが異なるパターンと判定されてしまうことが防止される。以下に、仮想デバイス領域生成部１２における動作を詳述する。
【００３８】
一つのベースに対してエミッタ領域が複数存在するバイポーラトランジスタ（マルチエミッタ構造のバイポーラトランジスタ）や、一つのベースに対してコレクタ領域が複数存在するバイポーラトランジスタ（マルチエミッタ構造のバイポーラトランジスタ）では、一つの回路シンボルとして表現されるべきトランジスタ領域は、ガードリング層によって取り囲まれている。ガードリング層は、隣接する回路素子同士の影響を排除するために設けられた領域である。本実施形態ではこの点に着目し、仮想デバイス領域生成部１２が、ガードリング層によって囲まれた領域を仮想デバイス領域として識別する。そして、回路接続情報抽出部１３は、仮想デバイス領域が一つのトランジスタ領域として表現されるように、回路接続情報を抽出する。
【００３９】
図９を参照して、仮想デバイス領域生成部１２の処理を具体的に説明する。
【００４０】
図９には、ラテラルＰＮＰ型のバイポーラトランジスタのマスクレイアウトパターン１８の一例が示されている。マスクレイアウトパターン１８には、矩形状のＮｗｅｌｌ層（ベース層１９）と、Ｎｄｉｆｆ層（ガードリング層２０）と、複数のエミッタ領域２１と、複数のコレクタ領域２６とが含まれている。ガードリング層２０は、幅を有しており、１辺を共有する２つのリング形状に配置されている。ガードリング層２０により囲まれた領域の一方には、複数（３個）のエミッタ領域２１−１と、複数（３個）のコレクタ領域２６−１とが配置されている。ガードリング層２０により囲まれた領域の他方にも、複数（３個）のエミッタ領域２１−２と、複数（３個）のコレクタ領域２６−２とが配置されている。各エミッタ領域２１と各コレクタ領域２６とは、いずれも矩形状のＰｄｉｆｆ層により形成されている。エミッタ領域２１はエミッタ認識層を有しており、コレクタ領域２６にはエミッタ認識層が含まれていない。回路接続情報抽出部１３は、Ｐｄｉｆｆ層のうち、エミッタ認識層を有する層をエミッタ領域２１と識別することができ、エミッタ認識層を有さない層をコレクタ領域２６と識別することができる。
【００４１】
複数のエミッタ領域２１−１は、いずれも、同じ電位Ｅ１が供給されるように設計されている。一方、複数のエミッタ領域２１−２は、いずれも、同じ電位Ｅ２が供給されるように設計されている。ここで、電位Ｅ１と電位Ｅ２とは異なっている。すなわち、複数のエミッタ領域２１−１と複数のエミッタ領域２１−２とでは、接続先が異なっているものとする。また、複数のコレクタ領域２６−１は、いずれも、同じ電位Ｃ１が供給されるように設計されている。複数のコレクタ領域２６−２は、いずれも、同じ電位Ｃ２が供給されるように設計されている。電位Ｃ１と電位Ｃ２とは異なっている。複数のコレクタ領域２６−１と複数のコレクタ領域２６−２とでは、接続先が異なっているものとする。
【００４２】
図９に示されるようなマスクレイアウトパターン１８が与えられた場合、仮想デバイス領域生成部１２は、Ｎｄｉｆｆ層をガードリング層２０として識別する。そして、ガードリング層２０の内側の二つの領域を、それぞれ、仮想デバイス領域２４Ａ及び仮想デバイス領域２４Ｂとして識別する。
【００４３】
回路接続情報抽出部１３は、マスクレイアウトパターン１８から回路接続情報を抽出する際に、各仮想デバイス領域２４が一つの回路シンボル（１つのトランジスタ）として表現されるように、抽出を行う。すなわち、抽出された回路接続情報において、仮想デバイス領域２４Ａと仮想デバイス領域２４Ｂとは、別々のトランジスタとして表現される。また、各仮想デバイス領域２４は、エミッタ領域２１やコレクタ領域２６が複数配置されていたとしても、一つのトランジスタとして表現される。
【００４４】
以上説明したように、本実施形態によれば、仮想デバイス領域生成部１２によって、一つのトランジスタとして表現される領域が識別される。すなわち、同一ベース層上に形成される複数のエミッタ領域（又はコレクタ領域）の接続先が別々であれば、接続先毎に別々のトランジスタとして識別される。また、同一ベース層上に形成される複数のエミッタ領域（又はコレクタ領域）の接続先が同じであれば、同じトランジスタとして識別される。そのため、回路図側から抽出された回路接続情報と、マスクレイアウトパターン側から抽出された回路接続情報とを一致させることができる。
【００４５】
また、特許文献１（特開２００１−２９８０８８号公報）に記載されるように、ベース層を基に回路シンボルを抽出する場合には、同一ベース層上に形成された別の接続先を有する複数のエミッタ（又はコレクタ）を区別するために、ベース層を分割する必要がある。その結果、ベース層の面積が増加してしまうことがある。これに対して、本実施形態によれば、そのようなベース層分割処理を行う必要がない。その結果、バイポーラトランジスタ部分の面積を増加させることなく、照合時の不一致を防止できる。また、レイアウトの修正などの工程を経る必要がないので、検証工程における工数を削減できる。
【００４６】
尚、本実施形態では、ＰＮＰバイポーラトランジスタを例に挙げて説明した。ただし、ＮＰＮバイポーラトランジスタの場合でも、ベース層、ガードリング層、エミッタ領域、及びコレクタ領域の導電型を逆にすることにより、同様の作用効果を奏することが理解される。
【００４７】
（第２の実施形態）
続いて、第２の実施形態について説明する。本実施形態では、第１の実施形態に対して、マスクレイアウトパターンが異なるものとする。その他の点については、第１の実施形態と同様であるものとする。
【００４８】
図１０は、本実施形態で処理が行われるマスクレイアウトパターンを示す概念図である。このマスクレイアウトパターンでは、仮想デバイス領域２４Ａ内に、５つのエミッタ領域２１−１と、１つのコレクタ領域２６−１とが設けられているものとする。また、仮想デバイス領域２４Ｂ内には、１つのエミッタ領域２１−２と、５つのコレクタ領域２６−２とが設けられているものとする。すなわち、各仮想デバイス領域２４内において、エミッタ領域２１とコレクタ領域２６の数とが異なっている。
【００４９】
上述のようなマスクレイアウトパターンに対しても、回路情報抽出部１３は、各仮想デバイス領域２４が一つのバイポーラトランジスタに表現されるように、回路接続情報を抽出する。すなわち、抽出される回路シンボル数は、各仮想デバイス領域２４内に含まれるエミッタ領域２１やコレクタ領域２６の数と関係しない。そのため、マスクレイアウトパターンから抽出される回路接続情報を、回路図側から抽出される回路接続情報に一致させることができる。
【００５０】
（第３の実施形態）
続いて、第３の実施形態について説明する。本実施形態では、第１の実施形態に対して、マスクレイアウトパターンが異なるものとする。その他の点については、第１の実施形態と同様であるものとする。
【００５１】
図１１は、本実施形態で処理が行われるマスクレイアウトパターンを示す概念図である。既述の実施形態では、各エミッタ領域２１及び各コレクタ領域２６は、矩形状であった。これに対して、本実施形態では、各エミッタ領域２１及び各コレクタ領域２６の形状が、八角形である。
【００５２】
図１１に示されるようなマスクレイアウトパターンに対しても、ガードリング層２０によって囲まれる領域が、仮想デバイス領域２４Ａ及び仮想デバイス領域２４Ｂとして識別される。回路情報抽出部は、各仮想デバイス領域２４が単一のトランジスタ（単一の回路シンボル）として表現されるように、回路接続情報を抽出する。このようにして抽出された回路接続情報は、回路図側の回路接続情報に一致する。
【００５３】
すなわち、本実施例のように、各エミッタ領域２１及び各コレクタ領域２６が矩形状ではない場合であっても、仮想デバイス領域２４を識別することにより、照合時の不一致を防止することができる。
【００５４】
（第４の実施形態）
続いて、第４の実施形態について説明する。本実施形態では、第１の実施形態に対して、マスクレイアウトパターンが異なるものとする。その他の点については、第１の実施形態と同様であるものとする。
【００５５】
図１２は、本実施形態で処理が行われるマスクレイアウトパターンを示す概念図である。既述の実施形態では、ベース領域１９が矩形状である場合について説明した。これに対して、本実施形態では、ベース領域１９の形状が矩形状ではなく、二つの矩形が一部で重なったような形状となっている。
【００５６】
図１２に示されるようなマスクレイアウトパターンに対しても、ガードリング層２０によって囲まれる領域が、仮想デバイス領域２４Ａ及び仮想デバイス領域２４Ｂとして識別される。回路情報抽出部は、各仮想デバイス領域２４が単一のトランジスタ（単一の回路シンボル）として表現されるように、回路接続情報を抽出する。このようにして抽出された回路接続情報は、回路図側の回路接続情報に一致する。
【００５７】
すなわち、本実施例のように、ベース領域１９が矩形状ではない場合であっても、仮想デバイス領域２４を識別することにより、照合時の不一致を防止することができる。
【符号の説明】
【００５８】
１  レイアウト検証システム
２  レイアウト検証装置
３  記憶装置
４  キーボード
５  マウス
６  ディスプレイ
７  マスクレイアウトデータ
８  回路図データ
９  照合部
１０  デジタイズ部
１１  階層構造展開部
１２  仮想デバイス領域生成部
１３  回路情報抽出部
１４  比較部
１５  階層構造展開部
１６  階層化回路接続情報抽出部
１７  回路図データ取得部
１８  マスクレイアウトパターン
１９  ベース領域
２０  ガードリング層
２１  エミッタ領域
２２  Ｐ型拡散層
２４Ａ  仮想デバイス領域
２４Ｂ  仮想デバイス領域
２５  回路シンボル
２６  コレクタ領域
１０１    マスクレイアウトパターン
１０２    マスクレイアウトパターン
１０３    マスクレイアウトパターン
１０４    マスクレイアウトパターン
１０５    回路シンボル
１０６    回路シンボル
１０７    回路シンボル
１０８    回路シンボル
１０９    回路シンボル
１１０    回路シンボル
【図１】
2010182233.tif 000003
【図２Ａ】
2010182233.tif 000004
【図２Ｂ】
2010182233.tif 000005
【図２Ｃ】
2010182233.tif 000006
【図３】
2010182233.tif 000007
【図４】
2010182233.tif 000008
【図５】
2010182233.tif 000009
【図６】
2010182233.tif 000010
【図７】
2010182233.tif 000011
【図８】
2010182233.tif 000012
【図９】
2010182233.tif 000013
【図１０】
2010182233.tif 000014
【図１１】
2010182233.tif 000015
【図１２】
2010182233.tif 000016