(57)【要約】【課題】高精度の抵抗回路が設計できるように比精度良く多結晶シリコン抵抗が作成できる方法を提供する。【解決手段】多結晶シリコン抵抗を構成する低濃度不純物領域の低濃度不純物領域を覆う金属部分の占有面積を調節する構成をもつことで、抵抗値のあわせ込みをおこなったあともさらに比精度のあわせ込みを行える半導体装置。【選択図】図１
2010182954.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に配置された低濃度不純物領域と高濃度不純物領域とを有する多結晶シリコンからなる、同一形状を有する複数の抵抗体と、
前記複数の抵抗体上に形成された第２の絶縁膜と、
前記第２の絶縁膜の前記高濃度不純物領域上に形成されたコンタクトホールと、
前記コンタクトホールに接続しかつ前記多結晶シリコンからなる複数の抵抗体を接続する金属配線からなる第１の金属部分と、
前記第２の絶縁膜上であって、前記複数の抵抗体から１つまたは複数の抵抗体を接続してなる抵抗群における前記低濃度不純物領域の上を覆うように配置された第２の金属部分と、
前記第２の金属部分の面積を増加するために前記第２の金属部分に隣接して配置された、前記第２の金属部分とは電気的な切断が可能な第３の金属部分と、を有する半導体装置
【請求項２】
前記第２金属部分と前記第３の金属部分とはヒューズを介して接続されている請求項１記載の半導体装置。
【請求項３】
前記第２金属部分と前記第３の金属部分とはレーザーで切断できる金属部分接続部を介して接続されている請求項１記載の半導体装置。
【請求項４】
前記第２の金属部分の面積をレーザーによるトリミングで増加可能な請求項１記載の半導体装置。
【請求項５】
前記第２の金属部分は、抵抗群全体を覆うように配置されている請求項１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多結晶シリコンからなる抵抗を有するブリーダー抵抗回路及びそのブリーダー抵抗回路を有する半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路において用いられる抵抗には、単結晶シリコン半導体基板に、半導体基板と逆導電型の不純物を注入した拡散抵抗や、不純物を注入した多結晶シリコンからなる多結晶シリコン抵抗が用いられる。そのうち多結晶シリコン抵抗は、周囲を絶縁膜で囲まれているためにリーク電流が少ない事、グレイン境界に存在する欠陥により高い高抵抗値が得られる事などの利点があるため幅広い半導体集積回路に採用されている。
【０００３】
図２（ａ）および（ｂ）に従来の多結晶シリコン抵抗回路の模式平面図及び断面図を示す。多結晶シリコン抵抗は、絶縁膜上にLPCVD法などにより堆積した多結晶シリコン薄膜に、Ｐ型もしくはＮ型の不純物を注入し、その後フォトリソグラフィ技術にて抵抗形状に加工することで作成する。不純物の注入は多結晶シリコン抵抗の抵抗率を決定するためで、その所望の抵抗率に応じ、1×1017/cm3から1×1020/cm3までの濃度のＰ型もしくはＮ型の不純物を注入する。また、抵抗体の両側の端子はコンタクトホール及び金属配線を形成し、その電位を取り出すようにしているが、この部分での多結晶シリコンと金属配線との間で、良好なオーミックコンタクトを得るために抵抗体の端子となる部分の多結晶シリコンには1×1020/cm3以上となるような高濃度の不純物を、パターニングされたフォトレジストを用いて選択的に注入している。
【０００４】
このため、多結晶シリコンを用いた抵抗体は、図２（ａ）の模式平面図及び図２（ｂ）の模式断面図のように、半導体基板１０１上の絶縁膜１０２に形成した低濃度不純物領域１０４及び高濃度不純物領域１０５からなる多結晶シリコン１０３で構成され、高濃度不純物領域１０５上に設けられたコンタクトホール１０６を介して金属配線１０７により電位を取り出すようにしている。
【０００５】
また、図２（ｂ）に示すように、上述低濃度不純物領域１０４及び高濃度不純物領域１０５からなる多結晶シリコン１０３の上部に金属を構成する。理由として、半導体プロセスにおいて、多結晶シリコン抵抗値に影響を及ぼす水素の多結晶シリコンへの拡散を防止するためである。多結晶シリコンは、比較的結晶性の高いグレインと、結晶性の低い、すなわち準位密度の多い、グレイン間のグレイン境界から成る。多結晶シリコン抵抗の抵抗値は、このグレイン境界に多数存在する準位にキャリアである電子もしくはホールがトラップされる事で抵抗値のほとんどが決まる。しかるに半導体作製プロセスにおいて拡散係数の高い水素が発生すると、この水素は容易に多結晶シリコンまで到達し、準位にトラップされ抵抗値を変動させてしまう。このような水素発生プロセスとしては、例えば金属電極形成後の水素雰囲気によるシンタリング工程や、アンモニアガスを用いるプラズマ窒化膜形成工程である。多結晶シリコン抵抗上に金属配線を覆うことで、このような水素拡散による多結晶シリコンの抵抗値変動を抑制することができる。
【０００６】
多結晶シリコンの抵抗値を安定させるこのような方法は、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平２００２−０７６２８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、このような多結晶シリコン抵抗値の安定化のための方法には次のような問題があった。すなわち、半導体製造工程において多結晶シリコンへ及ぼされる水素以外の影響、例えばプラズマによるチャージや、熱・応力などの影響を多結晶シリコン上の金属は敏感に受けやすいということである。これらの影響が上部の金属を介して、多結晶シリコンに作用を及ぼし、その結果抵抗値を変動させてしまうといった問題を有していた。
【０００９】
また、それらは上部の金属の電位と下部の抵抗体の電位差によっても変化することもある。これは、抵抗体に不純物を多数注入した多結晶シリコンを用いていることにより、上記電位差がその多結晶シリコン抵抗の不純物濃度を変化せしめるからと考えられる。よって、この上部の金属部分の電位のとり方によっても抵抗値の変動に影響を及ぼすこととなる。
【００１０】
ブリーダー抵抗を使用する回路、例えばボルテージディデクターやボルテージレギュレーターのような回路において、そのブリーダー抵抗値の比によって出力電流・電圧値をきめているが、上記の抵抗値が微小であっても変化がある場合は抵抗群の比精度が悪くなり、その出力電流・電圧値において所望の値を得ることが出来ない。特に精度が求められるような製品においては歩留を落とす原因となる。
【課題を解決するための手段】
【００１１】
本発明は、上記の問題を解決し、従来よりも多結晶シリコン抵抗を比精度よく実現する方法を提供することを目的とする。
【００１２】
上記課題を解決するために本発明では以下のような手段をとった。
【００１３】
まず、半導体基板と、半導体基板上に形成した第１の絶縁膜と、第１の絶縁膜上に形成し低濃度不純物領域と高濃度不純物領域とを有する多結晶シリコンからなる同一形状の複数の抵抗体と、複数の抵抗体上に形成した第２の絶縁膜と、第２の絶縁膜の高濃度不純物領域上に形成したコンタクトホールと、コンタクトホールに接続し、かつ多結晶シリコンからなる複数の抵抗体を接続する第１の金属配線と、第２の絶縁膜上であって１つまたは複数の抵抗体からなる抵抗群における前記低濃度不純物領域上を覆う第２の金属部分を有する抵抗体を有する半導体装置とする。
【００１４】
また、その抵抗体をいくつか持ち合わせた抵抗群として、それらをヒューズトリミングで所望の値を得るような構成をもつ半導体装置とする。
【００１５】
そして、半導体装置において第２の金属部分をトリミングによって面積の変更が行えるような構成をもつ半導体装置とする。
【発明の効果】
【００１６】
本発明による半導体装置の抵抗比の合わせこみを行なうことで、より安定した抵抗比をもつ多結晶シリコン抵抗を作製することが出来る。本発明の抵抗回路を採用することで、抵抗回路の構成にもよるが、はじめにトリミング加工して得た値を元にさらにトリミングを行うため、高精度な比精度をもつブリーダー抵抗を提供できる
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施例を示す半導体装置の模式平面図である。
【図２】本発明の第２の実施例を示す半導体装置の模式平面図である。
【図３】従来の多結晶シリコン抵抗回路の模式図である。
【００１８】
（ａ）従来の多結晶シリコン抵抗回路の模式平面図である。
【００１９】
（ｂ）従来の多結晶シリコン抵抗回路の模式断面図である。
【図４】抵抗体の第２の金属の表面積と抵抗比を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２１】
図１は、本発明の第１の実施例を示す半導体装置の平面模式図である。抵抗群は従来と同様、半導体基板１０１上の第１の絶縁膜１０２に形成した低濃度不純物領域１０４及び高濃度不純物領域１０５からなる多結晶シリコン１０３で構成され、第２の絶縁膜１２０の高濃度不純物領域１０５上に設けられたコンタクトホール１０６を介して第１の金属部分１０８を有する金属配線１０７により電位を取り出すようにしている。また、多結晶シリコン１０３は第２の金属部分１０９で覆うものとする。この第２の金属部分は、多結晶シリコン抵抗体と第１の金属とが接続されている、多結晶シリコンからなるトリミング用のヒューズに、同様に接続され、このヒューズをカットすることにより、面積を変更するような構成を持たせる。その接続の様子を図１に示す。この場合、１つの単位抵抗体のみを覆う第２の金属部分１０９は何処にも接続しないか基板に接続するものとする。ここで、本発明は、従来の技術で半導体装置のレイアウトを行なったことで起こる抵抗体の抵抗比のズレを、以下に示すように低濃度不純物領域の面積を増減させ、抵抗比を合わせこむものである。
【００２２】
従来の技術の説明で述べたように、半導体製造工程中に金属がうける影響には次のものがある。
【００２３】
半導体製造工程における多結晶シリコンへの水素以外の影響、例えばプラズマによるチャージや、熱・応力などの影響を多結晶シリコン上の金属が敏感に受けてしまいやすい。そのためこれらの影響が上部の金属を介して、多結晶シリコンに作用を及ぼし、結果抵抗値は変動してしまう。以上の影響は上部つまり第２の金属の面積によって変化する。よって、第２の金属の面積によって抵抗値が変化してしまうことがわかる。
【００２４】
図４はある多結晶シリコン抵抗の抵抗値を１としたときの比（抵抗比）が第２の金属部分の面積に依存している様子を表した図である。図４より第２の金属部分の面積と多結晶シリコン抵抗の抵抗値は比例関係にあることが明らかである。よって、第２の金属部分の面積を増加させることにより、抵抗値を増加させることが可能であることがわかる。
【００２５】
本発明は、この関係を利用し、この第２の金属部分の面積を変化させることで抵抗値を合わせこむことを特徴とする。これを、上述抵抗値の合わせこみを行った後で行う。上述のあわせ込みで所望の抵抗値を得られず、値がずれてしまった場合の救済策である。よって、はじめにトリミング加工して得た値を元に、さらにトリミングを行うため、高精度な比精度をもつブリーダー抵抗を提供できる。
【００２６】
図４より、第２の金属部分の面積を５０μｍ2増加させると、１％抵抗比が増加することがわかる。これを利用して面積の増加を考えたレイアウトを作製する。
【００２７】
例えば、図１のように低濃度不純物領域と高濃度不純物領域をもつ多結晶シリコン抵抗の上部に第２の金属を配置し、抵抗群全体に覆う。このレイアウトは、この多結晶シリコン抵抗作製工程後にある、ＢＰＳＧなどからなる層間膜作製時のデンシファイ工程や、金属配線作製時の金属アニール等の熱処理における、多結晶シリコン抵抗への水素の拡散を防止する効果がある。この第２の金属部分１０９に面積を調節するための第３の金属部分１１０を接続する。接続は多結晶シリコンからなるトリミング用のヒューズ１１１を用いて行う。なお、第３の金属部分１１０は第２の金属部分１０９と同じ材質であったほうが工程は簡便であり、たとえばアルミ合金は好適である。
【００２８】
図１に示すように、第３の金属部分１１０は複数からなり、個々の第３の金属部分１１０どうしの間はトリミング用ヒューズで接続されている。必要に応じて、第３の金属部分１１０に接続されているトリミング用ヒューズ１１１をヒューズカットすることで金属部分の面積が変化し所望の抵抗比を得ることが出来る。図１では第３の金属部分１１０を２個配置した構成としたが、第３の金属部分１１０の一つの占有領域をより小さくして、第３の金属部分１１０の個数をより増やせば、より細かな調整が可能となる。
【００２９】
第２図は、本発明の第２の実施例を示す半導体装置の平面模式図である。図１と異なる点は、第３の金属部分の接続の仕方であって、第１の実施例ではヒューズを使ったのに対し、本実施例では第３の金属部分と同じ材質からなる金属部分接続部１１２により第２の金属部分１０９との接続や第３の金属部分１１０どうしの接続を行っていることである。必要に応じて、金属部分接続部１１２をレーザーなどにより切断することで金属部分の面積が変化し所望の抵抗比を得ることが出来る。
【００３０】
以上説明したように、第２の金属部分に第３の金属部分を接続して面積を可変とすることで抵抗比を調整することができる。
【符号の説明】
【００３１】
１０１  シリコン半導体基板
１０２  第１の絶縁膜
１０３  多結晶シリコン
１０４  低濃度不純物領域
１０５  高濃度不純物領域
１０６  コンタクトホール
１０７  金属配線
１０８  第１の金属部分
１０９  第２の金属部分
１１０  第３の金属部分
１１１  ヒューズ
１１２  金属部分接続部
１２０  第２の絶縁膜
【図１】
2010182954.tif 000003
【図２】
2010182954.tif 000004
【図３】
2010182954.tif 000005
【図４】
2010182954.tif 000006