(57)【要約】【課題】  ２次元空間フィルタ装置において、画素データを演算過程で多く保持せずに、積算器を削減し、回路規模を大型化させないようにする。【解決手段】  第１〜第４の積和算器５、７、９、１１は、フィルタマトリクスの左右対称の対象軸とこの左側又は右側において、副走査方向の１列分の個々の画素に対して対応する個々の係数を積算するとともに、積算結果を和算して各列分の積和算する。シフト器Ｚ１、Ｚ２、Ｚ３、Ｚ４は、それら各列の積和結果データを各々シフトする。第１の総加算器１７は、これら各シフト器Ｚ１〜Ｚ４をシフトされる積和結果データであって、それら各列の対称位置にある互いに絶対値が等しい数値が積算される積和算結果データどうし全体を加算する。【選択図】  図１
2010055268.tif 000002
【特許請求の範囲】
【請求項１】
縦横に複数配列された要素に対して、所定の軸を対称軸として互いに左右対称位置には互いに絶対値が等しい数値が割り当てられるフィルタマトリクスを、画像を形成する個々の画素を中心にして重畳し、互いに重畳される前記フィルタマトリクスの個々の前記数値を前記画素に積算し、この積算後の画素データを互いに加算し、前記画素を順次変更して前記積算および前記加算を行う２次元空間フィルタ装置であり、
前記左右対称の対象軸とこの左側又は右側において、副走査方向の１列分の個々の前記画素に対して対応する個々の前記係数を積算するとともに結果を和算して各列分の積和算をする複数の積和算器と、
前記各列の前記積和結果データを各々シフトする複数のシフト器と、
これら各シフト器をシフトされる前記積和結果データであって、前記各列の対称位置にある互いに絶対値が等しい数値が積算される前記積和算結果データどうし全体を加算する第１の総加算器と、
を具備することを特徴とする２次元空間フィルタ装置。
【請求項２】
前記シフト器は、パイプラインで形成された請求項１記載の２次元空間フィルタ装置。
【請求項３】
縦横に複数配列された要素に対して、所定の軸を対称軸として互いに上下対称位置には互いに絶対値が等しい数値が割り当てられるフィルタマトリクスを、画像を形成する個々の画素を中心にして重畳し、互いに重畳される前記フィルタマトリクスの個々の前記数値を前記画素に積算し、この積算後の画素データを互いに加算し、前記画素を順次変更して前記積算および前記加算を行う２次元空間フィルタ装置であり、
副走査方向の１列分の個々の前記画素に対し、結果が等しくなるような画素どうしを前記対象軸の上下で和算する複数の和算器と、
これら各和算器からの和算結果データに対して対応する個々の前記係数を積算する複数の積算器と、
前記積算結果データどうし全体を加算する第２の総和算器と、
を具備することを特徴とする２次元空間フィルタ装置。
【請求項４】
前記請求項１又は２記載の構成に、前記請求項３記載の構成を具備する２次元空間フィルタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は２次元空間フィルタ装置に係り、所定の空間フィルタを用いて画像上を２次元的に走査して該画像にフィルタリング処理する機能を有し、例えば複合機ＭＦＰ：Multi Function Peripheral）等の画像形成装置に搭載して好適する２次元空間フィルタ装置の改良に関する。
【背景技術】
【０００２】
従来、画像形成装置においては、２次元空間フィルタを用いて画像の平滑化処理、エッジ抽出処理等の各種のフィルタリング処理が行われている。
【０００３】
このフィルタ処理としては、例えば画像を単純平滑化する処理を例示にすれば、図７Ａに示すように、多数の画素Ｓ０、Ｓ１、……、Ｓ８からなるある画像上に、同図Ｂに示すような縦横に３要素ずつ配列した各要素に数値（フィルタ係数）が割り当てられたフィルタマトリクス（空間フィルタ又は演算子）が、画素Ｓ０を中心に重畳され、互いに重畳された各要素および各画素毎に同図Ｂの数値と各画素データ（Ｓ０〜Ｓ８）とを積算するとともに、その積算後のデータを互いに加算処理するものである。
【０００４】
すなわち、次の式（１）が演算され、
Ｓ０’＝１×Ｓ１＋１×Ｓ２＋１×Ｓ３＋１×Ｓ４＋１×Ｓ０＋１×Ｓ５＋１×Ｓ６＋１×Ｓ８＋１×Ｓ８     …  （１）
この演算後の画素データＳ０’が画素Ｓ０に対応する新たな画素データとされる訳である。
【０００５】
このようなフィルタ処理以外にも、重み付け平滑化処理するもの、エッジ成分の抽出に有用なソーベル演算処理するもの等がある。
【０００６】
ところが、そのようなフィルタ処理を行うには、例えば縦横に３要素ずつからなる各要素に数値が割り当てられたフィルタマトリクスでは、上述したように３×３の９個の積算器が必要であり、回路規模が増大化し易い難点があった。
【０００７】
そこで、例えば特開平５−１３５１６９号公報（特許文献１）に示す２次元空間フィルタ回路が提案されている。
【０００８】
すなわち、この特許文献１は、演算子を構成する複数の要素のうち、縦軸、横軸又は対角斜軸に対称位置にある複数の要素に割り当てられた、互いに絶対値が等しい数値が掛算される複数の画素データを、必要に応じて該複数の画素データのうちの一方の画素データの符号を反転して互いに加算する加算器を備えた構成を有し、従来フィルタの要素数だけ必要とされていた回路規模の大きな掛算器の数を削減することが可能で、回路規模の小規模化を図るものである。
【特許文献１】特開平５−１３５１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した特許文献１は、例えば上述したように３×３のフィルタマトリクス構成であったとき、３×３の９個の画素データを入力し、対称性を利用して同一係数で掛け算する画素データを先に加算しておき、加算された画素データと係数を掛けるものであるから、９個の画素データを入力する必要があるうえ、入力画素と、これから１画素分で遅延させたもの、更に、２画素分遅延させた画像データを準備する必要もあり、依然として構成が複雑で、回路構成の簡素化の余地がある。
【００１０】
本発明はそのような課題を解決するためになされたもので、フィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を削減することが容易で、回路規模を大型化させ難い２次元空間フィルタ装置の提供を目的とする。
【課題を解決するための手段】
【００１１】
そのような課題を解決するために本発明の２次元空間フィルタ装置に係る第１の構成は、縦横に複数配列された要素に対して、所定の軸を対称軸として互いに左右対称位置には互いに絶対値が等しい数値が割り当てられるフィルタマトリクスを、画像を形成する個々の画素を中心にして重畳し、互いに重畳されるそのフィルタマトリクスの個々の数値をそれら画素に積算し、この積算後の画素データを互いに加算し、それら画素を順次変更して積算および加算を行う２次元空間フィルタ装置であり、その左右対称の対象軸とこの左側又は右側において、副走査方向の１列分の個々の画素に対して対応する個々の係数を積算するとともに結果を和算して各列分の積和算をする複数の積和算器と、それら各列の積和結果データを各々シフトする複数のシフト器と、これら各シフト器をシフトされる積和結果データであって、それら各列の対称位置にある互いに絶対値が等しい数値が積算される積和算結果データどうし全体を加算する第１の総加算器と、を具備している。
【００１２】
本発明に係る第１の構成において、上記シフト器をパイプラインで形成する構成が可能である。
【００１３】
本発明の２次元空間フィルタ装置に係る第２の構成は、縦横に複数配列された要素に対して、所定の軸を対称軸として互いに上下対称位置には互いに絶対値が等しい数値が割り当てられるフィルタマトリクスを、画像を形成する個々の画素を中心にして重畳し、互いに重畳されるそのフィルタマトリクスの個々の数値をそれら画素に積算し、この積算後の画素データを互いに加算し、それら画素を順次変更して積算および加算を行う２次元空間フィルタ装置であり、副走査方向の１列分の個々の画素に対し、結果が等しくなるような画素どうしをその対象軸の上下で和算する複数の和算器と、これら各和算器からの和算結果データに対して対応する個々の前記係数を積算する複数の積算器と、それらの積算結果データどうし全体を加算する第２の総和算器と、を具備している。
【００１４】
本発明の２次元空間フィルタ装置に係る第３の構成は、上述した第１および第２の構成を有して構成されている。
【発明の効果】
【００１５】
このような本発明の２次元空間フィルタ装置に係る第１の構成では、左右対称の対象軸とこの左側又は右側において、複数の積和算器にて、副走査方向の１列分の個々の画素に対して対応する個々の係数を積算するとともに結果を和算し、それら各列の積和結果データを複数のシフト器で各々シフトし、これら各シフト器をシフトされる積和結果データにあって、それら各列の対称位置にある互いに絶対値が等しい数値が積算される積和算結果データどうし全体を第１の総加算器で加算するから、左右対称の画素に対するフィルタ処理において、フィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を削減することが容易で、回路規模を大型化させ難い。
【００１６】
本発明に係る第１の構成において、上記シフト器をパイプラインで形成する構成では、更に構成の簡素化が容易である。
【００１７】
本発明の２次元空間フィルタ装置に係る第２の構成では、副走査方向の１列分の個々の画素に対し、結果が等しくなるような画素どうしをその対象軸の上下で複数の和算器によって和算し、これら各和算器からの和算結果データに対して対応する個々の係数を複数の積算器で積算し、それらの積算結果データどうし全体を第２の総和算器で加算するから、上下対称の画素に対するフィルタ処理において、フィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を削減することが容易で、回路規模を大型化させ難い。
【００１８】
本発明の２次元空間フィルタ装置に係る第３の構成は、上述した第１および第２の構成を有して構成されているから、上下対称および左右対称の何れの画素に対するフィルタ処理において、フィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を削減することが容易で、回路規模を大幅に小型化させ易い。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る２次元空間フィルタ装置の実施の形態を図面を参照して説明する。
【００２０】
図１は本発明の２次元空間フィルタ装置に係る第１の構成を示す概略ブロック図であり、左右に対称なフィルタマトリクスを用いる構成である。
【００２１】
まず、本発明の２次元空間フィルタ装置に係る第１の構成を説明する前に、フィルタマトリクスを説明しておく。
【００２２】
図２は、縦横７×７の４９個の画素（Ａ１、Ａ２、……、Ｇ６、Ｇ７）からなる画像をマトリクス状にして示すものであり、図３Ａは一例としてガウシアンフィルタを例にした場合のフィルタの各要素（Ｇ０Ａ１、Ｇ０Ａ２、……、Ｇ０Ｇ６、Ｇ０Ｇ７）をマトリクス状にして示す演算子であり、図３Ｂは、このフィルタマトリクス（Ｇ０Ａ１〜Ｇ０Ｇ７）に対応したフィルタ係数を係数マトリクス状にして示している。
【００２３】
図３Ｂからも分かるように、ガウシアンフィルタにおける係数マトリクスでは、左右、上下および斜めの４本の対称軸を持っており、４９個のフィルタ係数が、図４に示すように、１０個のフィルタ係数を用いてフィルタ処理可能となり、最適化される。
【００２４】
そして、図２において、画像中の画素（Ｄ４）が中心の画素になっており、これにフィルタマトリクス（Ｇ０Ｄ４）を対応させるように重ね合わせ、中心画素（Ｄ４）の画素データをフィルタ処理して注目画素データ（ＧＡＵ）として求めるとすれば、本来、次の（２）式で求めることになるが、本発明の構成では、後述するように簡素化した方法で求めることになる。
【００２５】
ＧＡＵ＝Ａ１×Ｇ０Ａ１＋Ａ２×Ｇ０Ａ２＋Ａ３×Ｇ０Ａ３＋Ａ４×Ｇ０Ａ４＋Ｂ１×Ｇ０Ｂ１＋Ｂ２×Ｇ０Ｂ２＋・・・・・・＋Ｇ７×Ｇ０Ｇ７  …（２）
【００２６】
図１において、バッファ１は、図２の画素（Ａ１〜Ｇ７）における副走査方向（図中縦方向：Ａ１、Ｂ１、Ｃ１、Ｄ１、Ｅ１、Ｆ１、Ｇ１方向）の１列分の各画素毎の画素データをＡ１からＢ１〜Ｇ１の順に入力するとともに、Ａ１〜Ｇ１の入力順にＦＩＦＯ（フィフォ：first-in first-out）方式で、バッファ３に出力する機能を有している。
【００２７】
バッファ１は、１列分の画素データ（Ａ１〜Ｇ１）をバッファ３に出力し、バッファ３から画素データ（Ａ１〜Ｇ１）が出力されると、次の１列分の画素データ（Ａ２〜Ｇ２）をバッファ３に出力し、順次これを繰り返す機能を有している。
【００２８】
バッファ３は、副走査方向の１列分の各画素毎の画素データ（Ａ１〜Ｇ１、Ａ２〜Ｇ２、Ａ３〜Ｇ３、Ａ４〜Ｇ４、Ａ５〜Ｇ５、Ａ６〜Ｇ６、Ａ７〜Ｇ７）を一時的に保持するフリップフロップＦＦＡ、ＦＦＢ、ＦＦＣ、ＦＦＤ、ＦＦＥ、ＦＦＦ、ＦＦＧ等から形成されている。
【００２９】
バッファ３は、１列分の画素データ（Ａ１〜Ｇ１）を一時的に保持完了したとき、１列分の画素データ（Ａ１〜Ｇ１）を一度に第１の積和算器５に出力し、次の１列分の画素データ（Ａ２〜Ｇ２）をバッファ１から入力し、これらを第２の積和算器７に出力し、次の１列分の画素データ（Ａ３〜Ｇ３）をバッファ１から入力し、これらを第３の積和算器９に出力し、更に、次の１列分の画素データ（Ａ４〜Ｇ４）をバッファ１から入力し、これらを第４の積和算器１１に出力し、順次これを繰り返す機能を有している。
【００３０】
第１の積和算器５は、１列分の画素データ（Ａ１〜Ｇ１）とこれらに対応するフィルタマトリクス（Ｇ０Ａ１〜Ｇ０Ｇ７）のフィルタ係数（図３Ｂ参照）を積算するとともに、積算値を加算して積和算結果データを第１のシフト器Ｚ１に出力する機能を有している。
【００３１】
すなわち、画素データ（Ａ１）にはフィルタマトリクス（Ｇ０Ａ１）のフィルタ係数（０）が積算され、画素データ（Ｂ１）にはフィルタ係数（１）が、画素データ（Ｃ１）にはフィルタ係数（２）が、画素データ（Ｄ１）にはフィルタ係数（４）が、画素データ（Ｅ１）にはフィルタ係数（２）が、画素データ（Ｆ１）にはフィルタ係数（１）が、画素データ（Ｇ１）にはフィルタ係数（０）が順次積算され、それら各積算値が加算される。
【００３２】
第２の積和算器７は、同様に、１列分の画素データ（Ａ２〜Ｇ２）とこれらに対応するフィルタマトリクス（Ｇ０Ａ２〜Ｇ０Ｇ２）のフィルタ係数を積算するとともに、積算値を加算して第２のシフト器Ｚ２に出力する機能を有している。
【００３３】
第３の積和算器９は、同様に、１列分の画素データ（Ａ３〜Ｇ３）とこれらに対応するフィルタマトリクス（Ｇ０Ａ３〜Ｇ０Ｇ３）のフィルタ係数を積算するとともに、積算値を加算して積和算結果データを第３のシフト器Ｚ３に出力する機能を有している。
【００３４】
第４の積和算器１１は、１列分の画素データ（Ａ４〜Ｇ４）とこれらに対応するフィルタマトリクス（Ｇ０Ａ４〜Ｇ０Ｇ４）のフィルタ係数を積算するとともに、積算値を加算して積和算結果データを第４のシフト器Ｚ４に出力する機能を有している。
【００３５】
第１〜第４の積和算器５〜１１は、例えば図５に示すように、バッファ３を形成するフリップフロップＦＦＡ〜ＦＦＧからの画素データに対し、フィルタマトリクス（Ｇ０Ａ１〜Ｇ０Ｇ１）のフィルタ係数を積算器１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ、１３ｇで積算し、各積算値の総和を和算器１５で算出する構成が可能である。
【００３６】
図１に戻って、第１のシフト器Ｚ１は、従来公知のシフトレジスタからなる８個の単位シフト器Ｚ１ａ、Ｚ１ｂ、Ｚ１ｃ、Ｚ１ｄ、Ｚ１ｅ、Ｚ１ｆ、Ｚ１ｇ、Ｚ１ｈを直列接続してなり、第１の積和算器５から入力した積和算結果データを所定のタイミングで順次単位シフト器Ｚ１ａ〜Ｚ１ｈをシフトする機能を有するとともに、第２番目および第８番目の単位シフト器Ｚ１ｂ、Ｚ１ｈから積和算結果データを第１の総加算器１７に出力する機能を有している。
【００３７】
第２番目の単位シフト器Ｚ１ｂからの積和算結果データは画素データ（Ａ１〜Ｇ１）に該当し、第８番目の単位シフト器Ｚ１ｈからの積和算結果データは画素データ（Ａ７〜Ｇ７）に該当する。
【００３８】
第２のシフト器Ｚ２は、同様のシフトレジスタからなる７個の単位シフト器Ｚ２ａ、Ｚ２ｂ、Ｚ２ｃ、Ｚ２ｄ、Ｚ２ｅ、Ｚ２ｆ、Ｚ２ｇを直列接続してなり、第２の積和算器７から入力した積和算結果データを所定のタイミングで順次単位シフト器Ｚ２ａ〜Ｚ２ｇをシフトする機能を有するとともに、第３番目および第７番目の単位シフト器Ｚ２ｃ、Ｚ２ｇから積和算結果データを第１の総加算器１７に出力する機能を有している。
【００３９】
第３番目の単位シフト器Ｚ２ｃからの積和算結果データは画素データ（Ａ２〜Ｇ２）に該当し、第７番目の単位シフト器Ｚ１ｇからの積和算結果データは画素データ（Ａ６〜Ｇ６）に該当する。
【００４０】
第３のシフト器Ｚ３は、同様のシフトレジスタからなる６個の単位シフト器Ｚ３ａ、Ｚ３ｂ、Ｚ３ｃ、Ｚ３ｄ、Ｚ３ｅ、Ｚ３ｆを直列接続してなり、第３の積和算器９から入力した積和算結果データを所定のタイミングで順次単位シフト器Ｚ３ａ〜Ｚ３ｆをシフトする機能を有するとともに、第４番目および第６番目の単位シフト器Ｚ３ｄ、Ｚ３ｆから積和算結果データを第１の総加算器１７に出力する機能を有している。
【００４１】
第４番目の単位シフト器Ｚ３ｄからの積和算結果データは画素データ（Ａ３〜Ｇ３）に該当し、第６番目の単位シフト器Ｚ１ｆからの積和算結果データは画素データ（Ａ５〜Ｇ５）に該当する。
【００４２】
第４のシフト器Ｚ４は、同様のシフトレジスタからなる５個の単位シフト器Ｚ４ａ、Ｚ４ｂ、Ｚ４ｃ、Ｚ４ｄ、Ｚ４ｅを直列接続してなり、第４の積和算器１１から入力した積和算結果データを所定のタイミングで順次単位シフト器Ｚ４ａ〜Ｚ４ｅをシフトする機能を有するとともに、第５番目の単位シフト器Ｚ４ｅから積和算結果データを第１の総加算器１７に出力する機能を有している。
【００４３】
第５番目の単位シフト器Ｚ４ｅからの積和算結果データは画素データ（Ａ４〜Ｇ４）に該当する。
【００４４】
第１の総加算器１７は、シフト器Ｚ１、Ｚ２、Ｚ３、Ｚ４からの積和算結果データを入力して総和を算出して出力する機能を有しており、フィルタマトリクス全体の総和を出力するものである。
【００４５】
次に、フィルタマトリクスが左右対称の例である上述した第１の構成の動作を簡単に説明する。
【００４６】
バッファ１には、副走査方向の１列分の各画素の画素データ（Ａ１〜Ｇ１、Ａ２〜Ｇ２、Ａ３〜Ｇ３、Ａ４〜Ｇ４、Ａ５〜Ｇ５、Ａ６〜Ｇ６、Ａ７〜Ｇ７）が順次入力され、個々の１列分の各画素毎の画素データがバッファ３に順次出力される。
【００４７】
バッファ３において、フリップフロップＦＦＡ〜ＦＦＧに対し、１列分の各画素データ（Ａ１〜Ｇ１、Ａ２〜Ｇ２、Ａ３〜Ｇ３、Ａ４〜Ｇ４、Ａ５〜Ｇ５、Ａ６〜Ｇ６、Ａ７〜Ｇ７）が一時的に保持完了したとき、１列分の画素データ（Ａ１〜Ｇ１）が一度に第１の積和算器５に出力され、次の１列分の画素データ（Ａ２〜Ｇ２）が第２の積和算器７に出力され、次の１列分の画素データ（Ａ３〜Ｇ３）が第３の積和算器９に出力され、更に、次の１列分の画素データ（Ａ４〜Ｇ４）が第４の積和算器１１に出力される。
【００４８】
第１〜第４の積和算器５〜１１は、１列分の画素データ（Ａ１〜Ｇ４）とこれらに対応するフィルタマトリクス（Ｇ０Ａ１〜Ｇ０Ｇ４）のフィルタ係数を積算するとともに、積算値を加算して積和算結果データを第１〜第４のシフト器Ｚ１〜Ｚ４に出力する。
【００４９】
第１のシフト器Ｚ１は、第１の積和算器５から入力した積和算結果データを順次単位シフト器Ｚ１ａ〜Ｚ１ｈをシフトする過程で、第２番目および第８番目の単位シフト器Ｚ１ｂ、Ｚ１ｈから、画素データ（Ａ１〜Ｇ１）に該当する積和算結果データと、画素データ（Ａ７〜Ｇ７）に該当する積和算結果データを第１の総加算器１７に出力する。
【００５０】
第２のシフト器Ｚ２は、第２の積和算器７から入力した積和算結果データを順次単位シフト器Ｚ２ａ〜Ｚ２ｇをシフトする過程で、第３番目および第７番目の単位シフト器Ｚ２ｃ、Ｚ２ｇから、画素データ（Ａ２〜Ｇ２）に該当する積和算結果データと、画素データ（Ａ６〜Ｇ６）に該当する積和算結果データを第１の総加算器１７に出力する。
【００５１】
第３のシフト器Ｚ３は、第３の積和算器９から入力した積和算結果データを順次単位シフト器Ｚ３ａ〜Ｚ３ｆをシフトする過程で、第４番目および第６番目の単位シフト器Ｚ３ｄ、Ｚ３ｆから、画素データ（Ａ３〜Ｇ３）に該当する積和算結果データと、画素データ（Ａ５〜Ｇ５）に該当する積和算結果データを第１の総加算器１７に出力する。
【００５２】
すなわち、第１〜第３のシフト器Ｚ１〜Ｚ３からは、左右対称の対象軸の左側又は右側における画素に係る積和算結果データが得られる。
【００５３】
第４のシフト器Ｚ４は、第４の積和算器１１から入力した積和算結果データを順次単位シフト器Ｚ４ａ〜Ｚ４ｅをシフトする過程で、第５番目の単位シフト器Ｚ４ｅから画素データ（Ａ４〜Ｇ４）に該当する積和算結果データを第１の総加算器１７に出力する。
【００５４】
すなわち、第４のシフト器Ｚ４からは、左右対称の対象軸上の画素に係る積和算結果データが得られる。
【００５５】
そして、第１の総加算器１７は、第１〜第４のシフト器Ｚ１〜Ｚ４からの積和算結果データを入力して総和を算出して出力する。この総和値は、例えば図２の画素Ｄ４の演算値として使用され、他の画素についても、同様に順次算出される。
【００５６】
そのため、７×７の４９個の画素データを入力して保持することなく、画像データとマトリクステーブルを１列分だけ積和演算した結果データをシフトすることでフィルタが実現できるうえ、積算器の数が４９個から２８個に大幅に減少する。
【００５７】
このように、本発明の２次元空間フィルタ装置に係る第１の構成は、フィルタマトリクスの左右対称の対象軸とこの左側又は右側において、副走査方向の１列分の個々の画素に対して対応する個々の係数を積算するとともに結果を和算して各列分の積和算する第１〜第４の積和算器５〜１１と、それら各列の積和結果データを各々シフトする複数の第１〜第４のシフト器（シフト器）Ｚ１〜Ｚ４と、これら各シフト器Ｚ１〜Ｚ４をシフトされる積和結果データであって、それら各列の対称位置にある互いに絶対値が等しい数値が積算される積和算結果データどうし全体を加算する第１の総加算器１７とを具備している。
【００５８】
そのため、左右対称の位置にある画素に対するフィルタ処理において、フィルタ処理する画素データを演算過程で多く保持する必要がないうえ、積算器や掛算器を減少させることが容易で、回路規模を大型化させ難い利点がある。
【００５９】
また、単位シフト器Ｚ１〜Ｚ４の数に関し、フィルタマトリクス係数の合計値が入力画像の深度より小さい場合には、参照マトリクスの７×７個を作成するよりも、本発明に係る第１の構成のように、演算結果をシフトする構造の方が回路規模が小さくなって有利である。
【００６０】
しかも、各シフト器Ｚ１〜Ｚ４を従来公知のパイプラインで形成することが可能であり、実施が容易であるうえ、一層簡単な構成に寄与する。
【００６１】
次に、本発明の２次元空間フィルタ装置に係る第２の構成を説明する。
【００６２】
図６は、本発明の２次元空間フィルタ装置に係る第２の構成を示す概略ブロック図であり、上下に対称なフィルタマトリクスを用いる構成である。なお、上述した図５と共通する部分には同一の符号を付す。
【００６３】
図６において、バッファ３は、上述したようにフリップフロップＦＦＡ〜ＦＦＧからなり、バッファ１からの１列毎の画素データを入力して一時的に保持するものである。
【００６４】
バッファ３において、各フリップフロップＦＦＡとＦＦＥは和算器１９ａに接続されており、フリップフロップＦＦＢとＦＦＦは和算器１９ｂに接続されており、フリップフロップＦＦＣとＦＦＧは和算器１９ｃに接続されており、それら和算器１９ａ〜１９ｃは各々の画素データを加算し、上述した積算器１３ａ、１３ｂ、１３ｃ、１３ｄに出力する機能を有している。
【００６５】
積算器１３ａ〜１３ｄは、和算器１９ａ〜１９ｃからの加算結果に対し、フィルタマトリクス（Ｇ０Ａ１〜Ｇ０Ｄ１）のフィルタ係数で積算し、第２の総加算器としての総加算器１５に出力する機能を有している。
【００６６】
総加算器１５は、積算器１３ａ〜１３ｄの積算結果データの総和を算出する機能を有している。
【００６７】
次に、フィルタマトリクスが上下対称の例である上述した第２の構成の動作を簡単に説明する。
【００６８】
バッファ１を介して１列分の各画素毎の画素データ（Ａ１〜Ｇ１、Ａ２〜Ｇ２、Ａ３〜Ｇ３、Ａ４〜Ｇ４、Ａ５〜Ｇ５、Ａ６〜Ｇ６、Ａ７〜Ｇ７）がバッファ３に順次入力されると、バッファ３のフリップフロップＦＦＡ〜ＦＦＧにおいて、１列分の各画素データ（Ａ１〜Ｇ１、Ａ２〜Ｇ２、Ａ３〜Ｇ３、Ａ４〜Ｇ４、Ａ５〜Ｇ５、Ａ６〜Ｇ６、Ａ７〜Ｇ７）が一時的に保持され、１列分の画素データ（Ａ１〜Ｇ１）が和算器１９ａ〜１９ｃに出力される。
【００６９】
和算器１９ａでは、各々の画素データ（Ａ１〜Ａ７とＥ１〜Ｅ７）が加算され、和算器１９ｂでは、各々の画素データ（Ｂ１〜Ｂ７とＦ１〜Ｆ７）が加算され、和算器１９ｃでは、各々の画素データ（Ｃ１〜Ｃ７とＧ１〜Ｇ７）が加算され、それらが積算器１３ａ〜１３ｄに出力される。
【００７０】
すなわち、和算器１９ａ〜１７ｃからは、上下対称の対象軸の上側又は下側において、各列の対称位置にある互いに絶対値が等しい数値が積算された和算結果データが得られる。
【００７１】
積算器１３ａ〜１３ｄは、和算器１９ａ〜１７ｃからの加算結果に対し、フィルタマトリクス（Ｇ０Ａ１〜Ｇ０Ｄ１）のフィルタ係数を積算し、総加算器１５において、積算器１３ａ〜１３ｄからの積算結果データの総和を算出する。
【００７２】
そして、第２の総加算器１５からの総和値は、例えば図２の画素Ｄ４の演算値として使用され、他の画素についても、同様に順次算出される。
【００７３】
そのため、上下対称性の利用により画像データとマトリクステーブルを１列だけ積和を行う際に、積算器の数を７個から４個に減少することが可能であり、全体としては、上下対称性を利用した計算が４個あるため、積算器を２８個から１６個に減少することが可能である。
【００７４】
このように、本発明の２次元空間フィルタ装置に係る第２の構成は、副走査方向の１列分の個々の画素に対し、結果が等しくなるような画素どうしをその対象軸の上下で和算する複数の和算器１９ａ〜１９ｃと、これら各和算器１９ａ〜１９ｃからの和算結果データに対して対応する個々の係数を積算する複数の積算器１３ａ〜１３ｄと、それらの積算結果データどうし全体を加算する第２の総和算器１５とを具備している。
【００７５】
そのため、ガウシアンフィルタ係数の上下対称性を利用することで、上下対称の画素に対するフィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を減少させることが容易で、回路規模を大型化させ難い。
【００７６】
ところで、本発明の２次元空間フィルタ装置においては、第３の構成として、上述した第１および第２の構成を有して構成することが可能であり、上下対称および左右対称の何れの画素に対するフィルタ処理において、フィルタ処理する画素データを多く保持しなくとも、積算器や掛算器を大幅に減少することが容易で、回路規模を小型化させ易い利点がある。
【００７７】
なお、本発明の２次元空間フィルタ装置においては、ガウシアンフィルタに限らず、種々のフィルタ処理に実施可能である。
【図面の簡単な説明】
【００７８】
【図１】本発明の２次元空間フィルタ装置に係る第１の構成の実施の形態を示す概略ブロック図である。
【図２】本発明の２次元空間フィルタ装置に用いるマトリクスを説明する図である。
【図３】本発明の２次元空間フィルタ装置に用いるマトリクスを説明する図である。
【図４】本発明の２次元空間フィルタ装置に用いるマトリクスを説明する図である。
【図５】図１の２次元空間フィルタ装置に用いる積和算器の構成例を示すブロック図である。
【図６】本発明の２次元空間フィルタ装置に係る第２の構成の実施の形態を示す概略ブロック図である。
【図７】一般的な２次元空間フィルタ装置の動作を説明する図である。
【符号の説明】
【００７９】
１、３  バッファ
５  第１の積和算器
７  第２の積和算器
９  第３の積和算器
１１  第４の積和算器
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ、１３ｇ  積算器
１５  加算器（第２の総加算器）
１７  第１の総加算器
１９ａ、１９ｂ、１９ｃ  和算器
Ｚ１  第１のシフト器
Ｚ１ａ、Ｚ１ｂ、Ｚ１ｃ、Ｚ１ｄ、Ｚ１ｅ、Ｚ１ｆ、Ｚ１ｇ、Ｚ１ｈ、Ｚ２ａ、Ｚ２ｂ、Ｚ２ｃ、Ｚ２ｄ、Ｚ２ｅ、Ｚ２ｆ、Ｚ２ｇ、Ｚ３ａ、Ｚ３ｂ、Ｚ３ｃ、Ｚ３ｄ、Ｚ３ｅ、Ｚ３ｆ、Ｚ４ａ、Ｚ４ｂ、Ｚ４ｃ、Ｚ４ｄ、Ｚ４ｅ  単位シフト器
Ｚ２  第２のシフト器
Ｚ３  第３のシフト器
Ｚ４  第４のシフト器
【図１】
2010055268.tif 000003
【図２】
2010055268.tif 000004
【図３】
2010055268.tif 000005
【図４】
2010055268.tif 000006
【図５】
2010055268.tif 000007
【図６】
2010055268.tif 000008
【図７】
2010055268.tif 000009