(57)【要約】【課題】セレクトゲートのしきい値変動が少ない不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】シリコン基板１１上にトンネル絶縁膜及びチャージ膜を形成し、複数の素子分離絶縁膜１２を形成して、シリコン基板１１の上層部分をメモリストリング方向に延びる半導体部分１３に区画する。次に、セレクトゲート領域Ｒｓｇからチャージ膜及びトンネル絶縁膜を除去し、素子分離絶縁膜１２の上面１２ａ及び半導体部分１３の上面１３ａを連続した平坦面とするか、又は、上面１２ａを上面１３ａよりも上方に位置させる。次に、メモリセル領域Ｒｍｃ及びセレクトゲート領域ＲｓｇにＣＶＤ法により堆積膜１８を形成し、メモリセル領域Ｒｍｃから堆積膜１８を除去し、チャージ膜上及び堆積膜１８上にブロック絶縁膜１６を形成し、ブロック絶縁膜１６上にワード電極ＷＬ及びセレクトゲート電極ＳＧを形成する。【選択図】図２
2010182713.tif 000002
【特許請求の範囲】
【請求項１】
メモリセル領域及びセレクトゲート領域が設定された不揮発性半導体記憶装置であって、
半導体基板と、
前記半導体基板の上層部分に埋め込まれ、前記メモリセル領域から前記セレクトゲート領域に向かう第１方向に延び、前記上層部分を前記第１方向に延びる半導体部分に区画する複数の素子分離絶縁膜と、
前記メモリセル領域における前記半導体部分上に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜上に設けられたチャージ膜と、
前記第１方向に対して交差する第２方向に延び、前記セレクトゲート領域における前記半導体部分の直上域及び前記素子分離膜の直上域の双方に連続的に設けられた絶縁性の堆積膜と、
前記メモリセル領域の前記チャージ膜上及び前記素子分離絶縁膜上に前記第２方向に沿って連続的に設けられると共に、前記セレクトゲート領域の前記堆積膜上に設けられたブロック絶縁膜と、
前記ブロック絶縁膜上に設けられた電極と、
を備え、
前記セレクトゲート領域における前記電極の下面は平坦、又は、前記素子分離絶縁膜の直上域が前記半導体部分の直上域よりも上方に位置した形状であることを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記トンネル絶縁膜にバーズビークが形成されていないことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
メモリセル領域及びセレクトゲート領域が設定された不揮発性半導体記憶装置の製造方法であって、
前記メモリセル領域及び前記セレクトゲート領域の双方において半導体基板上にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜上にチャージ膜を形成する工程と、
前記チャージ膜、前記トンネル絶縁膜及び前記半導体基板の上層部分に複数の素子分離絶縁膜を形成して、前記チャージ膜及び前記トンネル絶縁膜を前記メモリセル領域から前記セレクトゲート領域に向かう第１方向に延びる部分に区画すると共に、前記半導体基板の上層部分を前記第１方向に延びる半導体部分に区画する工程と、
前記セレクトゲート領域から前記チャージ膜及び前記トンネル絶縁膜を除去すると共に、前記素子分離絶縁膜の上層部分を除去し、前記素子分離絶縁膜の上面及び前記半導体部分の上面を連続した平坦面とするか、又は、前記半導体部分の上面を前記素子分離絶縁膜の上面よりも下方に位置させる工程と、
前記メモリセル領域及び前記セレクトゲート領域に絶縁材料を堆積させる工程と、
前記メモリセル領域から前記絶縁材料を除去することにより、前記セレクトゲート領域における前記半導体部分の直上域及び前記素子分離膜の直上域に連続した堆積膜を形成する工程と、
前記チャージ膜上及び前記堆積膜上にブロック絶縁膜を形成する工程と、
前記ブロック絶縁膜上に電極膜を形成する工程と、
前記電極膜、前記ブロック絶縁膜、前記堆積膜、前記チャージ膜及び前記トンネル絶縁膜を選択的に除去することにより、前記第１方向に対して交差する第２方向に延びるパターンに加工する工程と、
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項４】
前記堆積膜を形成する工程は、化学気相成長法によってシリコン酸化物を堆積させる工程を有することを特徴とする請求項３記載の不揮発性半導体記憶装置の製造方法。
【請求項５】
前記化学気相成長法として、原子層堆積法又は熱化学気相成長法を用いることを特徴とする請求項４記載の不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
不揮発性半導体記憶装置として、ＮＡＮＤ型フラッシュメモリが開発されている。ＮＡＮＤ型フラッシュメモリにおいては、シリコン基板の上層部分が素子分離絶縁膜によって一方向に延びるアクティブエリアに区画されており、各アクティブエリアに沿って複数個のメモリセルが形成されており、これらのメモリセルからなるメモリストリングの両側にセレクトゲートトランジスタが形成されている。そして、各メモリセルに、トンネル電流を通電可能なトンネル絶縁膜と、電荷蓄積能力を持つチャージ膜とが設けられている（例えば、特許文献１参照。）。
【０００３】
従来、このようなＮＡＮＤ型フラッシュメモリにおいては、メモリセルに形成するトンネル絶縁膜及びチャージ膜と同じ膜を利用して、セレクトゲートトランジスタのゲート絶縁膜を構成していた。しかし、セレクトゲートトランジスタのゲート絶縁膜中にチャージ膜が含まれていると、フラッシュメモリの書込・読出動作に伴い、セレクトゲートトランジスタのチャージ膜に電荷が蓄積されてしまい、セレクトゲートトランジスタのしきい値が変動してしまう。
【０００４】
そこで、セレクトゲートトランジスタのゲート絶縁膜として、チャージ膜を含まない専用の絶縁膜を形成する技術が提案されている。すなわち、シリコン基板上の全面にトンネル絶縁膜及びチャージ膜を形成した後、セレクトゲート領域からトンネル絶縁膜及びチャージ膜を除去し、改めて熱酸化法によってセレクトゲート領域におけるアクティブエリアの一部を酸化して、ゲート絶縁膜を形成する。その後、メモリセル領域に残留したチャージ膜及びセレクトゲート領域に形成された熱酸化膜を覆うようにブロック絶縁膜を形成し、その上に電極を形成する。
【０００５】
しかしながら、この技術においては、シリコンからなるアクティブエリアの上層部分を熱酸化すると、酸化に伴う体積膨張により、熱酸化膜の上面が周囲の素子分離絶縁膜の上面に対して突出してしまう。これにより、セレクトゲート領域においては、電極の下面が熱酸化膜の形状を反映して湾曲し、電極の下面におけるアクティブエリアの直上域と素子分離絶縁膜の直上域との境界付近に、凸状の角部が形成される。この結果、セレクトゲートトランジスタの動作時に、この角部に電界が集中してしまい、熱酸化膜とブロック絶縁膜との界面等に存在するチャージトラップに電荷が蓄積されて、セレクトゲートのしきい値が変動してしまう。
【０００６】
また、この問題に加えて、メモリセル領域では、熱酸化の熱により酸化種が拡散し、トンネル絶縁膜にバーズビークが形成されてしまう。この結果、メモリセルのトンネル絶縁膜の実効的な膜厚が厚くなる。これにより、メモリセルの書込・消去速度が低下し、繰り返し書込・消去のストレス（Endurance）に対する耐性が劣化するという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１１６５５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、セレクトゲートのしきい値変動が少ない不揮発性半導体記憶装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、メモリセル領域及びセレクトゲート領域が設定された不揮発性半導体記憶装置であって、半導体基板と、前記半導体基板の上層部分に埋め込まれ、前記メモリセル領域から前記セレクトゲート領域に向かう第１方向に延び、前記上層部分を前記第１方向に延びる半導体部分に区画する複数の素子分離絶縁膜と、前記メモリセル領域における前記半導体部分上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられたチャージ膜と、前記第１方向に対して交差する第２方向に延び、前記セレクトゲート領域における前記半導体部分の直上域及び前記素子分離膜の直上域の双方に連続的に設けられた絶縁性の堆積膜と、前記メモリセル領域の前記チャージ膜上及び前記素子分離絶縁膜上に前記第２方向に沿って連続的に設けられると共に、前記セレクトゲート領域の前記堆積膜上に設けられたブロック絶縁膜と、前記ブロック絶縁膜上に設けられた電極と、を備え、前記セレクトゲート領域における前記電極の下面は平坦、又は、前記素子分離絶縁膜の直上域が前記半導体部分の直上域よりも上方に位置した形状であることを特徴とする不揮発性半導体記憶装置が提供される。
【００１０】
本発明の他の一態様によれば、メモリセル領域及びセレクトゲート領域が設定された不揮発性半導体記憶装置の製造方法であって、前記メモリセル領域及び前記セレクトゲート領域の双方において半導体基板上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上にチャージ膜を形成する工程と、前記チャージ膜、前記トンネル絶縁膜及び前記半導体基板の上層部分に複数の素子分離絶縁膜を形成して、前記チャージ膜及び前記トンネル絶縁膜を前記メモリセル領域から前記セレクトゲート領域に向かう第１方向に延びる部分に区画すると共に、前記半導体基板の上層部分を前記第１方向に延びる半導体部分に区画する工程と、前記セレクトゲート領域から前記チャージ膜及び前記トンネル絶縁膜を除去すると共に、前記素子分離絶縁膜の上層部分を除去し、前記素子分離絶縁膜の上面及び前記半導体部分の上面を連続した平坦面とするか、又は、前記半導体部分の上面を前記素子分離絶縁膜の上面よりも下方に位置させる工程と、前記メモリセル領域及び前記セレクトゲート領域に絶縁材料を堆積させる工程と、前記メモリセル領域から前記絶縁材料を除去することにより、前記セレクトゲート領域における前記半導体部分の直上域及び前記素子分離膜の直上域に連続した堆積膜を形成する工程と、前記チャージ膜上及び前記堆積膜上にブロック絶縁膜を形成する工程と、前記ブロック絶縁膜上に電極膜を形成する工程と、前記電極膜、前記ブロック絶縁膜、前記堆積膜、前記チャージ膜及び前記トンネル絶縁膜を選択的に除去することにより、前記第１方向に対して交差する第２方向に延びるパターンに加工する工程と、を備えたことを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、セレクトゲートのしきい値変動が少ない不揮発性半導体記憶装置及びその製造方法を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る不揮発性半導体記憶装置を例示する平面図である。
【図２】図１に示すＡ−Ａ’線による断面図である。
【図３】図１に示すＢ−Ｂ’線による断面図である。
【図４】図１に示すＣ−Ｃ’線による断面図である。
【図５】（ａ）〜（ｃ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図６】（ａ）〜（ｃ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図７】（ａ）〜（ｃ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図８】（ａ）〜（ｃ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図９】（ａ）〜（ｃ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図１０】（ａ）〜（ｃ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図１１】（ａ）〜（ｃ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図１２】本実施形態の変形例に係る不揮発性半導体記憶装置を例示する断面図である。
【図１３】（ａ）〜（ｃ）は、本変形例に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図１４】（ａ）〜（ｃ）は、本実施形態の比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図１５】（ａ）〜（ｃ）は、本比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図１６】（ａ）〜（ｃ）は、本比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【図１７】（ａ）〜（ｃ）は、本比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１は、本実施形態に係る不揮発性半導体記憶装置を例示する平面図であり、
図２は、図１に示すＡ−Ａ’線による断面図であり、
図３は、図１に示すＢ−Ｂ’線による断面図であり、
図４は、図１に示すＣ−Ｃ’線による断面図である。
なお、図１においては、図示の便宜上、いくつかの部材を選択的に示している。
【００１４】
図１及び図２に示すように、本実施形態に係る不揮発性半導体記憶装置１においては、シリコン基板１１が設けられている。また、シリコン基板１１の上面に対して垂直な方向（以下、「高さ方向」という）から見て、シリコン基板１１にはメモリセル領域Ｒｍｃ及びセレクトゲート領域Ｒｓｇが設定されている。セレクトゲート領域Ｒｓｇは、メモリセル領域Ｒｍｃを挟む位置に配置されている。以下、メモリセル領域Ｒｍｃからセレクトゲート領域Ｒｓｇに向かう方向を「メモリストリング方向」という。
【００１５】
シリコン基板１１の上層部分には、メモリストリング方向に延びるストライプ状の素子分離絶縁膜１２が複数本、相互に離隔して平行に埋め込まれている。これにより、素子分離絶縁膜１２は、シリコン基板１１の上層部分を複数本の半導体部分１３に区画している。素子分離絶縁膜１２は、例えば、シリコン酸化物により形成されている。また、各半導体部分１３は、後述するメモリセル及びセレクトゲートトランジスタのアクティブエリアとなる部分であり、その形状はメモリストリング方向に延びるストライプ状であり、ドナー又はアクセプタとなる不純物が導入されている。
【００１６】
図２に示すように、半導体部分１３の上面１３ａには、セレクトゲート領域Ｒｓｇとメモリセル領域Ｒｍｃとの境界部分に段差Ｄがあり、セレクトゲート領域Ｒｓｇにおける上面１３ａの位置は、メモリセル領域Ｒｍｃにおける上面１３ａの位置Ｓよりも下方である。
【００１７】
図３に示すように、メモリセル領域Ｒｍｃにおいては、素子分離絶縁膜１２の上面１２ａの位置は、半導体部分１３の上面１３ａの位置Ｓよりも上方である。一方、図４に示すように、セレクトゲート領域Ｒｓｇにおいては、素子分離絶縁膜１２の上面１２ａの位置は、半導体部分１３の上面１３ａの位置とほぼ等しい。すなわち、セレクトゲート領域Ｒｓｇにおいては、素子分離絶縁膜１２の上面１２ａ及び半導体部分１３の上面１３ａはほぼ連続した平坦面を構成している。
【００１８】
図２及び図３に示すように、メモリセル領域Ｒｍｃにおいては、半導体部分１３上に、トンネル絶縁膜１４が設けられている。トンネル絶縁膜１４は、通常は絶縁膜であるが所定の駆動電圧が印加されたときにはトンネル電流を流す膜であり、例えば、シリコン酸化膜である。トンネル絶縁膜１４の膜厚は、例えば、ＥＯＴ（Equivalent  Oxide  Thickness）換算で０．５〜１０ｎｍ（ナノメートル）である。
【００１９】
トンネル絶縁膜１４は、半導体部分１３の直上域のみにメモリストリング方向に沿って断続的に形成されており、素子分離絶縁膜１２の直上域には形成されていない。すなわち、高さ方向から見て、トンネル絶縁膜１４はマトリクス状に配列されている。また、トンネル絶縁膜１４の膜厚は均一である。
【００２０】
なお、トンネル絶縁膜１４として、単層のシリコン酸化膜の代わりに、ＥＯＴ換算で同等の膜厚を有するＯＮＯ膜（Oxide-Nitride-Oxide膜）すなわち、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜がこの順に積層された３層膜を用いてもよく、下層側からシリコン酸化膜及びシリコン窒化膜がこの順に積層された２層膜（以下、（ＳｉＮ膜／ＳｉＯ２膜）と表記する）を用いてもよく、（ＳｉＯ２膜／高誘電率絶縁膜／ＳｉＯ２膜）の３層膜を用いてもよく、（高誘電率絶縁膜／ＳｉＯ２膜）の２層膜を用いてもよい。なお、高誘電率絶縁膜とは、シリコン酸化膜よりも誘電率が高い絶縁膜を指す。又は、上記以外の構成の単層膜若しくは積層膜を用いてもよい。
【００２１】
トンネル絶縁膜１４の直上域には、チャージ膜１５が形成されている。チャージ膜１５は電荷蓄積能力を持つ膜である。チャージ膜１５は、例えばシリコン窒化物により形成されており、膜厚は３〜５０ｎｍである。チャージ膜１５の上面は、素子分離絶縁膜１２の上面よりも上方にある。
【００２２】
なお、チャージ膜１５には、シリコン窒化膜の代わりに、ＨｆＡｌＯ膜を用いてもよい。又は、チャージ膜１５には、高誘電率絶縁膜を含む積層膜を用いてもよい。高誘電率絶縁膜には、例えば、Ａｌ２Ｏ３膜、ＭｇＯ膜、ＳｒＯ膜、ＢａＯ膜、ＴｉＯ膜、Ｔａ２Ｏ５膜、ＢａＴｉＯ３膜、ＢａＺｒＯ膜、ＺｒＯ２膜、ＨｆＯ２膜、Ｙ２Ｏ３膜、ＺｒＳｉＯ膜、ＨＳｉＯ膜、ＬａＡｌＯ膜等がある。この場合、高誘電率絶縁膜を含む積層膜の構成は、例えば、（ＳｉＮ膜／高誘電率絶縁膜／ＳｉＮ膜）、（ＨｆＡｌＯ膜／高誘電率絶縁膜／ＳｉＮ膜）、（ＳｉＮ膜／高誘電率絶縁膜／ＨｆＡｌＯ膜）、（ＨｆＡｌＯ膜／高誘電率絶縁膜／ＨｆＡｌＯ膜）とすることができる。
【００２３】
また、メモリセル領域Ｒｍｃにおいては、ブロック絶縁膜１６が設けられている。ブロック絶縁膜１６は、不揮発性半導体装置１の駆動電圧の範囲内で電圧が印加されても実質的に電荷を通過させない膜であり、例えば高誘電率絶縁膜により構成されている。例えば、ブロック絶縁膜１６はアルミナ（Ａｌ２Ｏ３）により形成されており、膜厚は５〜３０ｎｍである。
【００２４】
図１〜図３に示すように、ブロック絶縁膜１６は、シリコン基板１１の上面に平行な方向のうち、メモリストリング方向に対して直交する方向（以下、「電極方向」という）に沿ってストライプ状に延び、複数のチャージ膜１５の直上域を通過している。一方、メモリストリング方向におけるチャージ膜１５間の領域には、ブロック絶縁膜１６は設けられていない。上述の如く、チャージ膜１５の上面は素子分離絶縁膜１２の上面に対して突出しているため、ブロック膜１６の上面も、このチャージ膜１５の突出を反映して、チャージ膜１５の直上域において突出している。
【００２５】
なお、ブロック絶縁膜１６には、アルミナ膜の代わりに、高誘電率絶縁膜又はその積層膜を用いることもできる。高誘電率絶縁膜としては、例えば、ＭｇＯ膜、ＳｒＯ膜、ＳｉＮ膜、ＢａＯ膜、ＴｉＯ膜、Ｔａ２Ｏ５膜、ＢａＴｉＯ３膜、ＢａＺｒＯ膜、ＺｒＯ２膜、ＨｆＯ２膜、Ｙ２Ｏ３膜、ＺｒＳｉＯ膜、ＨｆＳｉＯ膜、ＬａＡｌＯ膜等を用いることができる。また、これらの高誘電率絶縁膜を含む積層膜には、（Ａｌ２Ｏ３膜／高誘電率絶縁膜）、（高誘電率絶縁膜／Ａｌ２Ｏ３膜）、（ＳｉＯ２膜／高誘電率絶縁膜／ＳｉＯ２膜）、（ＳｉＯ２膜／高誘電率絶縁膜）、（高誘電率絶縁膜／ＳｉＯ２膜）、（高誘電率絶縁膜／ＳｉＯ２膜／高誘電率絶縁膜）等を用いることができる。
【００２６】
更に、ブロック絶縁膜１６上には、ワード電極ＷＬが設けられている。ワード電極ＷＬは導電性材料、例えば、金属又は不純物が導入されたポリシリコンにより形成されており、例えば、アクセプタとなる不純物が高濃度に導入されたＰ＋型多結晶シリコン膜と金属シリサイド膜との積層膜によって構成されている。また、ブロック絶縁膜１６の膜厚は、例えば、１０〜５００ｎｍである。
【００２７】
ワード電極ＷＬの形状も、ブロック絶縁膜１６と同様に、電極方向に延びるストライプ状である。ワード電極ＷＬの下面には、ブロック絶縁膜１６の上面に対応した凹凸が形成されており、ワード電極ＷＬの下面のうちチャージ膜１５の直上域は、素子分離絶縁膜１２の直上域よりも上方にある。
【００２８】
なお、ワード電極ＷＬは、上述のＰ＋型多結晶シリコン膜と金属シリサイド膜との積層膜の代わりに、単層のＰ＋型多結晶シリコン膜若しくはドナーとなる不純物が高濃度に導入された単層のＮ＋型多結晶シリコン膜によって構成してもよい。又は、（金属膜／多結晶シリコン）の積層膜、（金属膜／窒化金属膜）の積層膜等によって構成してもよい。これらの場合、例えば、金属シリサイドにはＣｏＳｉ、ＮｉＳｉ、ＷＳｉ、ＭｏＳｉ、ＴｉＳｉ等を用いることができ、金属にはタングステン（Ｗ）等を用いることができ、窒化金属にはＷＮ、ＴａＮ、ＴｉＮ等を用いることができ、炭化金属にはＴａＣ等を用いることができる。
【００２９】
一方、図２及び図４に示すように、セレクトゲート領域Ｒｓｇにおいては、トンネル絶縁膜１４及びチャージ膜１５は設けられておらず、シリコン基板１１上には堆積膜１８が設けられている。堆積膜１８は、電極方向に沿ってストライプ状に延びている。堆積膜１８は、堆積技術によって成膜された絶縁膜であり、例えば、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法によって堆積されたシリコン酸化膜であり、例えば、ＡＬＤ（Atomic Layer Deposition：原子層堆積）法によって形成された膜又は熱ＣＶＤ法によって形成されたＨＴＯ膜（high temperature oxide膜：高温酸化膜）である。
【００３０】
堆積膜１８はＣＶＤ法等の堆積技術によって形成されているため、熱酸化法によって形成された熱酸化膜とは組成が異なり、１×１０２０ｃｍ−３以上の水素原子（Ｈ）、１×１０１９ｃｍ−３以上の窒素原子（Ｎ）、及び、１×１０１９ｃｍ−３以上の塩素原子（Ｃｌ）のうち、少なくとも１種を含んでいる。これらの元素の含有は、例えば、ＴＥＭ（transmission electron microscopy：透過電子顕微鏡法）−ＥＤＸ（energy dispersive X-ray spectroscopy：エネルギー分散型X線分光法）を用いて堆積膜１８を分析することにより、確認することができる。また、堆積膜１８は堆積技術によって形成されているため、堆積膜１８全体にわたって厚さが均一である。
【００３１】
堆積膜１８上にはブロック絶縁膜１６が形成されている。ブロック絶縁膜１６も、電極方向に沿ってストライプ状に形成されており、その全体にわたって厚さが均一である。ブロック絶縁膜１６上には、セレクトゲート電極ＳＧが形成されている。セレクトゲート電極ＳＧも、電極方向に沿ってストライプ状に形成されており、ワード電極ＷＬと同じ材料によって同じ厚さに形成されている。
【００３２】
そして、上述の如く、セレクトゲート領域Ｒｓｇにおいては、素子分離絶縁膜１２の上面１２ａが半導体部分１３の上面１３ａと同じ高さにあり、連続した平坦面を構成している。また、この平坦面上に堆積膜１８が均一の厚さに堆積されており、その上には、ブロック絶縁膜１６が均一の厚さに成膜されている。このため、セレクトゲート電極ＳＧの下面ＳＧａはほぼ平坦である。
【００３３】
また、不揮発性半導体記憶装置１においては、ワード電極ＷＬ及びセレクトゲート電極ＳＧを埋め込むように層間絶縁膜（図示せず）が設けられており、この層間絶縁膜内にコンタクトが形成されており、この層間絶縁膜上には配線（図示せず）等が設けられている。
【００３４】
本実施形態に係る不揮発性半導体記憶装置１においては、高さ方向から見て、メモリストリング方向に延びる半導体部分１３と、電極方向に延びるワード電極ＷＬとの交差部分毎に、トンネル絶縁膜１４、チャージ膜１５、ブロック絶縁膜１６からなる積層膜が介在しており、半導体部分１３がアクティブエリアとして機能し、ワード電極ＷＬがゲート電極として機能することにより、ＭＡＮＯＳ（Metal-Alumina-Nitride-Oxide-Silicon）型のメモリセルが形成されている。そして、半導体部分１３を共有する複数個のメモリセルが直列に接続されてメモリストリングが形成されている。
【００３５】
一方、高さ方向から見て、半導体部分１３とセレクトゲート電極ＳＧとの交差部分には、堆積膜１８及びブロック絶縁膜１６が介在しており、半導体部分１３がチャネルとして機能し、堆積膜１８及びブロック絶縁膜１６からなる積層膜がゲート絶縁膜として機能し、セレクトゲート電極ＳＧがゲート電極として機能することにより、セレクトゲートトランジスタが形成されている。これにより、メモリストリングの両端にセレクトゲートトランジスタが接続されている。
【００３６】
次に、本実施形態に係る不揮発性半導体記憶装置の製造方法について説明する。
図５〜図１１は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、各図の（ａ）は図１に示すＡ−Ａ’線による断面図に相当し、各図の（ｂ）は図１に示すＢ−Ｂ’線による断面図に相当し、各図の（ｃ）は図１に示すＣ−Ｃ’線による断面図に相当する。
【００３７】
先ず、図５（ａ）〜（ｃ）に示すように、シリコン基板１１を用意する。シリコン基板１１には、メモリセル領域Ｒｍｃが設定されており、このメモリセル領域Ｒｍｃを挟む位置にセレクトゲート領域Ｒｓｇが設定されている。このとき、シリコン基板１１の上面の高さ方向における位置を、位置Ｓとする。
【００３８】
そして、メモリセル領域Ｒｍｃ及びセレクトゲート領域Ｒｓｇの双方において、シリコン基板１１上にトンネル絶縁膜１４を形成する。トンネル絶縁膜１４は熱酸化により形成する。
【００３９】
次に、トンネル絶縁膜１４上の全面に、チャージ膜１５を形成する。チャージ膜１５は、例えば、シリコン窒化物を堆積させることにより形成する。その後、チャージ膜１５上に、シリコン酸化物からなるパッド酸化膜５１を形成し、次いで、シリコン窒化物からなるストッパ膜５２を形成する。チャージ膜１５、パッド酸化膜５１、ストッパ膜５２は、メモリセル領域Ｒｍｃ及びセレクトゲート領域Ｒｓｇの双方に形成する。
【００４０】
次に、図６（ａ）〜（ｃ）に示すように、ストッパ膜５２上にレジスト膜５３を形成し、リソグラフィによってパターニングして、素子分離絶縁膜１２（図１〜図４参照）を形成する予定の領域を開口させる。そして、このパターニングされたレジスト膜５３をマスクとして、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等の異方性エッチングを施し、チャージ膜１５及びトンネル絶縁膜１４を選択的に除去すると共に、シリコン基板１１の上層部分を選択的に除去し、メモリストリング方向に延びる溝５４を形成する。その後、レジスト膜５３を除去する。これにより、チャージ膜１５及びトンネル絶縁膜１４、並びにシリコン基板１１の上層部分が、素子分離絶縁膜１２によって電極方向に沿って分断される。
【００４１】
次に、図７（ａ）〜（ｃ）に示すように、溝５４の内面を洗浄し、加工時の堆積物（デポ物）を除去する。そして、溝５４内に絶縁材料、例えば、シリコン酸化物を埋め込んで、素子分離絶縁膜１２を形成する。この結果、シリコン基板１１の上層部分が、素子分離絶縁膜１２により、メモリストリング方向に延びる複数本の半導体部分１３に区画される。なお、素子分離絶縁膜１２を形成する材料は、シリコン酸化物には限定されない。次に、ストッパ膜５２をストッパとしてＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）を施し、ストッパ膜５２上の絶縁材料を除去し、上面を平坦化する。
【００４２】
次に、図８（ａ）〜（ｃ）に示すように、熱燐酸によるウェットエッチングを施して、ストッパ膜５２（図７参照）を剥離する。その後、素子分離絶縁膜１２を上面側からエッチングし、素子分離絶縁膜１２の上面をパッド酸化膜５１の上面よりも下方であってチャージ膜１５の上面よりも上方の位置まで落とし込む。なお、このエッチングはウェットエッチングでもドライエッチングでもよい。
【００４３】
次に、図９（ａ）〜（ｃ）に示すように、全面にレジスト膜５５を成膜する。そして、リソグラフィにより、レジスト膜５５をセレクトゲート領域Ｒｓｇから除去してメモリセル領域Ｒｍｃに残留させる。これにより、セレクトゲート領域Ｒｓｇにおいて、素子分離絶縁膜１２及びパッド酸化膜５１を露出させる。
【００４４】
次に、このレジスト膜５５をマスクとしてエッチングを施す。このエッチングも、ウェットエッチングでもドライエッチングでもよい。これにより、セレクトゲート領域Ｒｓｇにおいて、素子分離絶縁膜１２の上層部分を除去すると共に、パッド酸化膜５１、チャージ膜１５、トンネル絶縁膜１４を除去し、更に、半導体部分１３の上層部分を除去する。このとき、高さ方向において、素子分離絶縁膜１２の上面１２ａの位置と半導体部分１３の上面１３ａの位置とを実質的に等しくし、両上面が連続した平坦面を形成するようにする。また、セレクトゲート領域Ｒｓｇにおける上面１２ａ及び１３ａの位置を、メモリセル領域Ｒｍｃにおける半導体部分１３の上面１３ａの位置Ｓよりも下方とする。これにより、上面１３ａにおいて、メモリセル領域Ｒｍｃとセレクトゲート領域Ｒｓｇとの境界領域に段差Ｄが形成される。その後、レジスト膜５５を剥離する。
【００４５】
次に、図１０（ａ）〜（ｃ）に示すように、熱ＣＶＤ又はＡＬＤ等の堆積技術によってシリコン酸化物を堆積させ、メモリセル領域Ｒｍｃ及びセレクトゲート電極Ｒｓｇの双方に堆積膜１８を形成する。ＣＶＤ等の堆積技術によってシリコン酸化膜を形成する場合には、シリコンソースガスとしては、シリコン水素化物、シリコン塩化物、又はシリコン含有有機系ガス等を用い、酸化剤には、酸素ガス、オゾン、水蒸気、又は亜酸化窒素等を用いる。このため、堆積膜１８中には、１×１０２０ｃｍ−３以上の水素原子、又は、１×１０１９ｃｍ−３以上の塩素原子若しくは窒素原子が含まれる。その後、全面にレジスト膜５６を成膜し、リソグラフィによって選択的に除去し、メモリセル領域Ｒｍｃ及びメモリセル領域Ｒｍｃとセレクトゲート領域Ｒｓｇとの境界領域において開口させる。ここで、レジスト膜５６は、セレクトゲートトランジスタのゲート絶縁膜が形成される予定の領域に残留していればよい。
【００４６】
次に、図１１（ａ）〜（ｃ）に示すように、レジスト膜５６（図１０参照）をマスクとして、例えばＢＨＦ（buffered hydrofluoric acid：バッファードフッ酸）を用いたウェットエッチングを行い、メモリセル領域Ｒｍｃ及び境界領域から、堆積膜１８を除去する。その後、レジスト膜５６を除去する。次に、全面に例えばアルミナを堆積させて、ブロック絶縁膜１６を形成する。その結果、ブロック絶縁膜１６は、メモリセル領域Ｒｍｃにおいては、チャージ膜１５の上面上及び素子分離絶縁膜１２の上面１２ａ上に連続して形成され、セレクトゲート領域Ｒｓｇにおいては、堆積膜１８の上面上に形成されることになる。次に、全面に例えばＰ＋型多結晶シリコン等の導電材料を堆積させて、電極膜５７を形成する。
【００４７】
次に、図１〜図４に示すように、全面にレジスト膜（図示せず）を成膜し、リソグラフィによりパターニングして、ワード電極ＷＬ及びセレクトゲート電極ＳＧが形成される予定の領域に残留させる。そして、このレジスト膜をマスクとしてエッチングを行い、電極膜５７、ブロック絶縁膜１６、堆積膜１８、チャージ膜１５、トンネル絶縁膜１４を選択的に除去することにより、これらの膜を電極方向に延びるパターンに加工する。これにより、電極膜５７がメモリストリング方向に沿って分断されて、電極方向に延びるワード電極ＷＬ及びセレクトゲート電極ＳＧが形成される。
【００４８】
このとき、メモリセル領域Ｒｍｃにおいては、ワード電極ＷＬの直下域のみにブロック絶縁膜１６、チャージ膜１５及びトンネル絶縁膜１４が残留してメモリセルが形成される。一方、セレクトゲート領域Ｒｓｇにおいては、セレクトゲート電極ＳＧの直下域のみにブロック絶縁膜１６及び堆積膜１８が残留してセレクトゲートトランジスタが形成される。そして、セレクトゲート領域Ｒｓｇにおいては、半導体部分１３の上面１３ａ及び素子分離絶縁膜１２の上面１２ａが連続した平坦面を形成しており、堆積膜１８及びブロック絶縁膜１６がそれぞれ均一な厚さに堆積されているため、セレクトゲート電極ＳＧの下面ＳＧａは平坦になる。
【００４９】
次に、ワード電極ＷＬ及びセレクトゲート電極ＳＧを埋め込むように層間絶縁膜（図示せず）を形成し、この層間絶縁膜内にコンタクトを形成し、この層間絶縁膜上に配線（図示せず）等を形成する。これにより、本実施形態に係る不揮発性半導体記憶装置１が製造される。
【００５０】
次に、本実施形態の作用効果について説明する。
図２及び図４に示すように、本実施形態に係る不揮発性半導体記憶装置１においては、セレクトゲート領域Ｒｓｇにはチャージ膜１５が設けられていない。このため、セレクトゲートトランジスタの動作に伴ってチャージ膜１５中に電荷が蓄積されることがなく、セレクトゲートトランジスタのしきい値が変動することがない。これにより、セレクトゲートトランジスタの誤動作を防止できる。
【００５１】
また、上述の如く、セレクトゲート領域Ｒｓｇにおいては、半導体部分１３の上面１３ａと素子分離絶縁膜１２の上面１２ａとが連続した平坦面を構成しており、堆積膜１８及びブロック絶縁膜１６が均一な膜厚で形成されているため、セレクトゲート電極ＳＧの下面ＳＧａはほぼ平坦になっている。このため、セレクトゲートトランジスタの動作に伴って半導体部分１３とセレクトゲート電極ＳＧとの間の一部分、特に素子分離絶縁膜との境界付近に電界が集中することがなく、堆積膜１８とブロック絶縁膜１６との界面等に存在するトラップサイトに電荷が蓄積されることを抑制できる。この結果、セレクトゲートトランジスタのしきい値が変動することを防止でき、セレクトゲートトランジスタの誤動作を防止できる。
【００５２】
更に、本実施形態においては、堆積膜１８及びブロック絶縁膜１６をＣＶＤ法等の堆積技術によって形成している。このため、トンネル絶縁膜１４を形成した後、熱酸化処理を行う必要がない。これにより、熱酸化工程において、トンネル絶縁膜１４にバーズビーク（Bird's Beak）が形成されることがない。なお、「バーズビーク」とは、鳥のくちばしに似た形状の酸化膜であり、例えば、シリコン膜とシリコン酸化膜との界面に周囲から酸素が侵入して、シリコン膜が端縁側から酸化されて体積が膨張することによって形成される。本実施形態においては、バーズビークが形成されないため、トンネル絶縁膜１４の膜厚が不均一になることがなく、メモリセルの特性が変動することがない。
【００５３】
次に、本実施形態の変形例について説明する。
図１２は、本変形例に係る不揮発性半導体記憶装置を例示する断面図である。
なお、図１２は、図４に相当する断面を示している。
【００５４】
図１２に示すように、本変形例に係る不揮発性半導体記憶装置２においては、セレクトゲート領域Ｒｓｇにおいて、素子分離絶縁膜１２の上面１２ａが半導体部分１３の上面１３ａよりも上方に位置している。これにより、素子分離絶縁膜１２の上面１２ａ及び半導体部分１３の上面１３ａは、上面１２ａが上方に突出し上面１３ａが下方に凹んだ連続的な凹凸面を構成している。高さ方向における上面１２ａと上面１３ａとの距離（高低差）は、チャージ膜１５の膜厚以下である。
【００５５】
そして、この凹凸面上には、堆積膜１８及びブロック絶縁膜１６がそれぞれほぼ均一な膜厚で形成されており、その上にはセレクトゲート電極ＳＧが設けられている。このため、セレクトゲート電極ＳＧの下面ＳＧａには、上面１２ａ及び１３ａの凹凸を反映させた凹凸が形成されている。すなわち、セレクトゲート電極ＳＧの下面ＳＧａは、素子分離絶縁膜１２の直上域が相対的に上方に位置し、半導体部分１３の直上域が相対的に下方に位置した凹凸面となっている。本変形例における上記以外の構成は、前述の実施形態と同様である。
【００５６】
次に、本変形例に係る不揮発性半導体記憶装置２の製造方法について説明する。
図１３（ａ）〜（ｃ）は、本変形例に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
図１３（ａ）〜（ｃ）は、それぞれ、図１に示すＡ−Ａ’線による断面図、Ｂ−Ｂ’線による断面図、Ｃ−Ｃ’線による断面図に相当する。
【００５７】
先ず、前述の実施形態と同様に、図５〜図８に示す工程を実施する。次に、図１３（ａ）〜（ｃ）に示すように、レジスト膜５５を全面に成膜した後、リソグラフィによってセレクトゲート領域Ｒｓｇから除去し、メモリセル領域Ｒｍｃに残留させる。これにより、セレクトゲート領域Ｒｓｇにおいて、素子分離絶縁膜１２及びパッド酸化膜５１を露出させる。
【００５８】
次に、レジスト膜５５をマスクとしてエッチングを施し、セレクトゲート領域Ｒｓｇにおいて、素子分離絶縁膜１２の上層部分を除去すると共に、パッド酸化膜５１、チャージ膜１５、トンネル絶縁膜１４を除去し、更に、半導体部分１３の上層部分を除去する。このとき、高さ方向において、半導体部分１３の上面１３ａの位置を素子分離絶縁膜１２の上面１２ａの位置よりも下方とし、上面１２ａが上面１３ａに対して上方に突出した凹凸面を形成する。
【００５９】
以後の工程は、前述の実施形態と同様である。すなわち、図１０及び図１１に示すように、ＣＶＤ法等により全面にシリコン酸化物等を堆積させて堆積膜１８を形成し、この堆積膜１８をセレクトゲート領域Ｒｓｇ以外の領域から除去する。その後、全面にアルミナ等からなるブロック絶縁膜１６を形成し、導電材料からなる電極膜５７を形成する。次に、メモリセル領域Ｒｍｃにおいては、電極膜５７、ブロック絶縁膜１６、チャージ膜１５及びトンネル絶縁膜１４をパターニングして、電極方向に延びるワード電極ＷＬ及びその直下の積層膜のパターンを形成し、セレクトゲート電極Ｒｓｇにおいては、電極膜５７、ブロック絶縁膜１６及び堆積膜１８をパターニングして、電極方向に延びるセレクトゲート電極ＳＧ及びその直下の積層膜のパターンを形成する。これにより、本変形例に係る不揮発性半導体記憶装置２が製造される。本変形例における上記以外の製造方法は、前述の実施形態と同様である。
【００６０】
次に、本変形例の作用効果について説明する。
図１２に示すように、本変形例に係る不揮発性半導体記憶装置２においては、セレクトゲート領域Ｒｓｇにおいて、素子分離絶縁膜１２の上面１２ａが半導体部分１３の上面１３ａに対して上方にせり出しており、上面１２ａ及び１３ａによって凹凸面が形成されている。そして、この凹凸面上に、堆積膜１８及びブロック絶縁膜１６がそれぞれほぼ均一な厚さに堆積されることにより、セレクトゲート電極ＳＧの下面ＳＧａは、素子分離絶縁膜１２の直上域が半導体部分１３の直上域よりも上方に位置した凹凸面となる。このため、セレクトゲート電極ＳＧの下面ＳＧａには、半導体部分１３に向かって先鋭化した角部は形成されず、電界が集中することを防止できる。本変形例における上記以外の作用効果は、前述の実施形態と同様である。
【００６１】
次に、本実施形態の比較例について説明する。
図１４〜図１７は、本比較例に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、各図の（ａ）は図１に示すＡ−Ａ’線による断面図に相当し、各図の（ｂ）は図１に示すＢ−Ｂ’線による断面図に相当し、各図の（ｃ）は図１に示すＣ−Ｃ’線による断面図に相当する。
【００６２】
先ず、前述の図５〜図９に示す工程を実施する。その後、図１４（ａ）〜（ｃ）に示すように、ＢＨＦ等を用いてパッド酸化膜５１（図９参照）を除去する。これにより、メモリセル領域Ｒｍｃにおいては素子分離絶縁膜１２及びチャージ膜１５が露出し、セレクトゲート領域Ｒｓｇにおいては素子分離絶縁膜１２及び半導体部分１３が露出する。すなわち、セレクトゲート領域Ｒｓｇにおいては、シリコンからなる半導体部分１３が露出する。
【００６３】
なお、メモリセル領域Ｒｍｃにおいては、チャージ膜１５の上面は素子分離絶縁膜１２の上面１２ａよりも上方に位置している。また、セレクトゲート領域Ｒｓｇにおいては、素子分離絶縁膜１２の上面１２ａと半導体部分１３の上面１３ａとは同じ高さにあり、連続した平坦面を構成しているか、又は、上面１２ａが上面１３ａよりも下方に位置した凹凸面を構成している。高さ方向におけるこれらの面の位置は、メモリセル領域Ｒｍｃにおける半導体部分１３の上面１３ａの位置Ｓよりも下方である。
【００６４】
次に、図１５（ａ）〜（ｃ）に示すように、熱酸化処理を行う。これにより、セレクトゲート領域Ｒｓｇにおいて露出している半導体部分１３の上層部分が熱酸化され、熱酸化膜６１が形成される。このとき、熱酸化膜６１は、酸化前の半導体部分１３の上層部分に比べて体積が膨張するため、熱酸化膜６１の上面６１ａは、周囲の素子分離絶縁膜１２の上面１２ａに対して上方に突出する。
【００６５】
また、このとき、メモリセル領域Ｒｍｃにおいては、半導体部分１３とトンネル絶縁膜１４との界面に周囲の素子分離絶縁膜１２側から酸化種が拡散により侵入し、半導体部分１３の上面が端縁側から酸化されることにより、トンネル絶縁膜１４に楔形のバーズビーク（Bird's Beak）６２が形成される。
【００６６】
以後の製造方法は、前述の実施形態と同様である。すなわち、図１６（ａ）〜（ｃ）に示すように、全面にブロック絶縁膜１６を形成し、その後、電極膜５７を形成する。そして、図１７（ａ）〜（ｃ）に示すように、電極膜５７（図１６参照）、ブロック絶縁膜１６、チャージ膜１５、トンネル絶縁膜１４、熱酸化膜６１を、メモリストリング方向に沿って分断し、メモリセル及びセレクトゲートトランジスタを形成する。これにより、本比較例に係る不揮発性半導体記憶装置１０１が製造される。
【００６７】
図１７（ｃ）に示すように、本比較例においては、熱酸化膜６１が周囲の素子分離絶縁膜１２に対して上方に突出するため、セレクトゲート電極ＳＧの下面ＳＧａが熱酸化膜６１の形状を反映して湾曲する。すなわち、セレクトゲート電極ＳＧの下面ＳＧａにおける素子分離絶縁膜１２の直上域は、半導体部分１３の直上域と比較して下方に変位する。これにより、下面ＳＧａには角部６３が形成される。この結果、セレクトゲートトランジスタの動作に伴い、角部６３に電界が集中し、熱酸化膜６１とブロック絶縁膜１６との界面等に存在するトラップサイトに強い電界が印加され、電荷が蓄積される。このため、セレクトゲートトランジスタの動作に伴ってしきい値が変動し、セレクトゲートトランジスタの誤動作が生じやすくなる。
【００６８】
また、図１５（ａ）〜（ｃ）に示す熱酸化処理に伴い、メモリセル領域Ｒｍｃにおいて、トンネル絶縁膜１４にバーズビーク６２が形成される。これにより、トンネル絶縁膜の実効的な膜厚が増大し、メモリセルの特性が変動する。これにより、メモリセルの誤動作が発生しやすくなる。
【００６９】
これに対して、上述の如く、本実施形態によれば、セレクトゲートトランジスタのゲート絶縁膜を堆積法によって形成しているため、ゲート絶縁膜を半導体部分１３上及び素子分離絶縁膜１２上に均一な膜厚で形成することができ、セレクトゲート電極ＳＧの下面ＳＧａを平坦又は素子分離絶縁膜１２の直上域が半導体部分１３の直上域よりも上方に位置した形状にすることができる。これにより、図１７（ｃ）に示す角部６３のように、セレクトゲート電極ＳＧの下面ＳＧａに半導体部分１３に向かう角部が形成されない。従って、特定の部分に電界が集中することがなく、電荷の蓄積を防止することができ、セレクトゲートのしきい値変動を抑制することができる。また、熱酸化処理を行わないため、バーズビークが形成されず、メモリセルの信頼性が高い。
【００７０】
以上、実施形態を参照して本発明を説明したが、本発明はこの実施形態に限定されるものではない。すなわち、前述の実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。例えば、前述の実施形態及びその変形例においては、セレクトゲートトランジスタのゲート絶縁膜を堆積膜１８とブロック絶縁膜１６の積層膜によって構成する例を示したが、本発明はこれに限定されない。例えば、セレクトゲートトランジスタのゲート絶縁膜は、堆積膜１８のみによって構成してもよく、ブロック絶縁膜１６以外の他の絶縁膜と堆積膜１８との積層膜によって構成してもよい。
【符号の説明】
【００７１】
１、２  不揮発性半導体記憶装置、１１  シリコン基板、１２  素子分離絶縁膜、１２ａ  上面、１３  半導体部分、１３ａ  上面、１４  トンネル絶縁膜、１５  チャージ膜、１６  ブロック絶縁膜、１８  堆積膜、５１  パッド酸化膜、５２  ストッパ膜、５３  レジスト膜、５４  溝、５５  レジスト膜、５６  レジスト膜、５７  電極膜、６１  熱酸化膜、６２  バーズビーク、６３  角部、１０１  不揮発性半導体記憶装置、Ｄ  段差、Ｒｍｃ  メモリセル領域、Ｒｓｇ  セレクトゲート領域、Ｓ  位置、ＳＧ  セレクトゲート電極、ＳＧａ  下面、ＷＬ  ワード電極
【図１】
2010182713.tif 000003
【図２】
2010182713.tif 000004
【図３】
2010182713.tif 000005
【図４】
2010182713.tif 000006
【図５】
2010182713.tif 000007
【図６】
2010182713.tif 000008
【図７】
2010182713.tif 000009
【図８】
2010182713.tif 000010
【図９】
2010182713.tif 000011
【図１０】
2010182713.tif 000012
【図１１】
2010182713.tif 000013
【図１２】
2010182713.tif 000014
【図１３】
2010182713.tif 000015
【図１４】
2010182713.tif 000016
【図１５】
2010182713.tif 000017
【図１６】
2010182713.tif 000018
【図１７】
2010182713.tif 000019