(57)【要約】【課題】配線基板に形成できる外部接続端子の数に制限が存在し、且つ外部接続端子間のピッチの変更が困難な従来の半導体装置の課題を解決する。【解決手段】半導体素子１０よりも広面積の配線基板２０の半導体素子搭載面には、その周縁近傍に形成された半導体素子１０の周縁近傍に形成された電極端子１２に電気的に接続される周縁ヴィア２６と、半導体素子１０の中央部及びその近傍に形成された電極端子１２に対応する複数のエリアパッドとが設けられ、前記エリアパッドの各々は、前記エリアパッドに対応するように、配線基板２０の他面側の中央部及びその近傍に格子状に配設された外部接続端子用パッドに、前記外部接続端子用パッドに囲まれている配線基板２０を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続され、且つ前記複数のエリアパッドが、前記エリアパッド用ヴィアの一つを共用している。【選択図】図１
2010153831.tif 000002
【特許請求の範囲】
【請求項１】
一面側の全面に亘って電極端子が形成された半導体素子が搭載される半導体装置用の配線基板であって、
前記配線基板の一面側に形成された、前記半導体素子よりも広面積の半導体素子搭載面には、前記半導体素子の周縁近傍に形成された電極端子の各々と電気的に接続される、前記半導体素子搭載面の周縁近傍に形成された周縁ヴィアと、前記半導体素子の中央部及びその近傍に形成された電極端子と対応する複数のエリアパッドとを具備し、
前記エリアパッドの各々は、前記エリアパッドに対応するように、前記配線基板の他面側に格子状に形成された外部接続端子用パッドに、前記格子状に配設された外部接続端子用パッドに囲まれて配線基板を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続され、
且つ前記複数のエリアパッドが、前記エリアパッド用ヴィアの一つを共用していることを特徴とする配線基板。
【請求項２】
エリアパッド用ヴィアの端部の一方が、外部接続端子用パッドに直接接続されている請求項１記載の配線基板。
【請求項３】
配線基板が、両面側に配線パターンが形成された単一の配線基板である請求項１又は請求項２記載の配線基板。
【請求項４】
エリアパッド用ヴィアの一つを共用している複数のエリアパッドが、電源用パッド又は接地用パッドである請求項１〜３のいずれか一項記載の配線基板。
【請求項５】
周縁ヴィアと電気的に接続される半導体素子の電極端子が、信号用電極端子である請求項１〜４のいずれか一項記載の配線基板。
【請求項６】
請求項１〜５のいずれか一項記載の配線基板の半導体素子搭載面に、半導体素子が搭載されていることを特徴とする半導体装置。
【請求項７】
半導体素子が、中央部には、主として電源用電極端子と接地用電極端子との一方又は両方が混在して形成され、且つ周縁部には、主として信号用電極端子が形成されている半導体素子である請求項６記載の半導体装置。
【請求項８】
請求項１〜５のいずれか一項記載の配線基板の半導体素子搭載面に搭載される半導体素子であって、
前記半導体素子の中央部には、主として電源用電極端子と接地用電極端子との一方又は両方が混在して形成され、且つ前記半導体素子の周縁部には、主として信号用電極端子が形成されていることを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板、半導体装置、及び半導体素子に関する。
【背景技術】
【０００２】
図１２（ａ）に示す従来の半導体素子１０２が搭載される配線基板１００の一面側には、搭載される半導体素子１０２よりも広面積の半導体素子搭載面に形成されている。この半導体素子搭載面には、半導体素子１０２の周縁近傍に形成された電極端子と接続するパッド１０４，１０４・・が形成されている。
かかるパッド１０４，１０４・・の各々からは、搭載される半導体素子１０２よりも外側の半導体素子搭載面の周縁近傍に形成された、配線基板１００を貫通する周縁ヴィア１０６に配線パターン１０８によって引き出されている。
かかる半導体素子搭載面に対して裏面側には、図１２（ｂ）に示す様に、外部接続用パッド１１４，１１４・・が格子状に配設されており、周縁ヴィア１０６，１０６・・に接続されたパッド１１０から配線パターン１１２を経由して対応する外部接続用パッド１１４に接続されている。
【０００３】
ところで、近年、半導体装置の高性能化・小型化が進展し、半導体素子の電極端子が高密度化し、図１０に示す様に、半導体素子２００の一面側全面に電極端子２０２，２０２・・が形成されるようになってきた。
図１０に示す半導体素子２００を搭載する配線基板では、その半導体素子搭載面に、半導体素子２００の電極端子２０２，２０２・・に対応するエリアパッドを形成し、且つエリアパッドの各々から配線基板の周縁近傍に形成された周縁ヴィア１０６まで配線パターン１０８を引き出すことを要する。
しかし、半導体素子２００の電極端子２０２，２０２・・に対応するエリアパッド間のピッチが狭いため、エリアパッド間に形成できる配線パターンの本数には制限がある。従って、形成できない配線パターンは、配線基板を多層にして、周縁ヴィア１０６まで配線パターンを引き出すことが必要となる。
この様に、配線基板を多層とすることなく、一面側の全面に電極端子２０２，２０２・・が形成された半導体素子２００を基板に搭載した半導体装置が、下記特許文献１に提案されている。
かかる半導体装置を図１１に示す。図１１に示す半導体装置では、半導体素子２００の電極端子２０２，２０２・・各々と対応する基板２０４に形成された外部接続端子２０６２０６・・とが、はんだバンプ２０８によって電気的に接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２８４５３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１１に示す半導体装置では、配線パターンを基板に引き回すことなく、半導体素子２００の電極端子２０２，２０２・・の各々と対応する外部接続端子２０６とを電気的に接続できる。
しかしながら、図１１に示す半導体装置では、半導体素子２００の電極端子２０２の直下に基板２０４の外部接続端子２０６が形成されている。このため、半導体素子２００の電極端子２０２，２０２間のピッチと基板２０４の外部接続端子２０６，２０６間のピッチとが同一ピッチであり、基板２０４に形成できる外部接続端子２０６の数には限界が存在する。
また、基板２０４に形成する外部接続端子２０６，２０６間のピッチは、半導体装置が実装される実装基板の実装パッドとの関係でも変更することが要請される。
しかし、図１１に示す半導体装置では、この要請に応えるには、半導体素子２００の電極端子２０２，２０２間のピッチから変更することを要するため、極めて困難である。
そこで、本発明は、配線基板に形成できる外部接続端子の数に制限が存在し、且つ外部接続端子間のピッチの変更が困難な従来の半導体装置の課題を解決し、配線基板に形成できる外部接続端子の数の制限を解消し、且つ外部接続端子間のピッチの変更を容易に行うことのできる配線基板、半導体装置、及び半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者等は、前記課題を解決すべく検討した結果、配線基板の一面側に形成した半導体素子よりも広面積に形成した半導体素子搭載面に、半導体素子の周縁部に形成した電極端子と電気的に接続する、半導体素子搭載面の周縁近傍に形成した周縁ヴィアと、半導体素子の中央部及びその近傍に形成した電極端子に対応するエリアパッドとを併設すること、及びエリアパッドの各々を、配線基板の他面側に形成した外部接続端子用パッドに、複数の外部接続端子用パッドに囲まれて配線基板を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続することによって、半導体素子搭載面に形成する配線パターンを最小限にでき、且つ配線基板の他面側の全面に亘って外部接続端子用パッドを形成できることを見出した。
【０００７】
すなわち、本発明者等は、前記課題を解決する手段として、一面側の全面に亘って電極端子が形成された半導体素子が搭載される半導体装置用の配線基板であって、前記配線基板の一面側に形成された、前記半導体素子よりも広面積の半導体素子搭載面には、前記半導体素子の周縁近傍に形成された電極端子の各々と電気的に接続される、前記半導体素子搭載面の周縁近傍に形成された周縁ヴィアと、前記半導体素子の中央部及びその近傍に形成された電極端子と対応する複数のエリアパッドとを具備し、前記エリアパッドの各々は、前記エリアパッドに対応するように、前記配線基板の他面側に格子状に形成された外部接続端子用パッドに、前記格子状に配設された外部接続端子用パッドに囲まれて配線基板を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続され、且つ前記複数のエリアパッドが、前記エリアパッド用ヴィアの一つを共用している配線基板を提案できる。
【０００８】
本発明者等が提供した課題を解決する手段において、下記の好ましい態様を上げることができる。
エリアパッド用ヴィアの端部の一方を、外部接続端子用パッドに直接接続することによって、エリアパッドと対応する外部接続端子用パッドとの接続距離を更に短縮できる。この配線基板としては、両面側に配線パターンが形成された単一の配線基板を好適に用いることができる。
また、エリアパッド用ヴィアの一つを共用している複数のエリアパッドを、電源用パッド又は接地用パッドとすることによって、容易にエリアパッド用ヴィアを共用でき、電源用パッド又は接地用パッドと対応する外部接続用パッドとの接続距離を可及的に短くできる。
更に、周縁ヴィアと電気的に接続される半導体素子の電極端子を、信号用電極端子とすることによって、電源用パッド又は接地用パッドを可及的に配線基板の中央部及びその近傍に集中して形成できる。
【０００９】
また、本発明者等は、前記課題を解決する手段として、前述した配線基板の半導体素子搭載面に、半導体素子が搭載されている半導体装置を提供できる。
かかる本発明者等が提供した半導体装置において、半導体素子として、中央部に主として電源用電極端子と接地用電極端子との一方又は両方を混在して形成し、且つ周縁部に主として信号用電極端子を形成している半導体素子を好適に用いることができる。
更に、本発明者等は、前記課題を解決する手段として、前述した配線基板の半導体素子搭載面に搭載される半導体素子であって、前記半導体素子の中央部には、主として電源用電極端子と接地用電極端子との一方又は両方が混在して形成され、且つ前記半導体素子の周縁部には、主として信号用電極端子が形成されている半導体素子を提供できる。
【発明の効果】
【００１０】
本発明者等が提案した配線基板では、その半導体素子搭載面に、搭載する半導体素子の中央部及びその近傍に形成された電極端子に対応する複数のエリアパッドと、半導体素子の周縁近傍に形成された電極端子と電気的に接続される周縁ヴィアとを併設する。
つまり、半導体素子の中央部及びその近傍に形成された電極端子は、配線基板のエリアパッドに接続でき、半導体素子の周縁近傍に形成された電極端子は、配線基板の周縁近傍に形成された、配線基板を貫通する周縁ヴィアに電気的に接続できる。
かかる複数のエリアパッドの各々は、配線基板を貫通するエリアパッド用ヴィアを介して配線基板の他面側に形成されて対応する外部接続用パッドと接続されている。また、周縁ヴィアは、配線基板の周縁近傍に形成されている。
しかも、配線基板の複数のエリアパッドの各々は、エリアパッドに対応するように、配線基板の他面側に格子状に形成した外部接続端子用パッドに、外部接続端子用パッドに囲まれて配線基板を貫通する直近のエリアパッド用ヴィアと配線パターンとを経由して電気的に接続し、且つエリアパッドが、エリアパッド用ヴィアの一つを共用している。
このため、搭載する半導体素子よりも広面積の配線基板の他面側の全面には、必要な外部接続用パッドを形成でき、配線基板に形成できる外部接続端子の数の制限を解消でき、且つ外部接続端子間のピッチの変更を容易に行うことができる。
更に、エリアパッドと対応する外部接続端子用パッドとの接続距離を可及的に短縮でき、エリアパッドを電源用パッドとしたとき、電圧等の揺らぎを防止できる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る半導体素子及び配線基板の一例を説明する正面図である。
【図２】図１に示す配線基板２０の中央部及びその近傍に形成されたエリアパッド２２、エリアパッド用ヴィア３０及び外部接続端子用パッド２８の配置状況の一例を説明する説明図である。
【図３】図２に示すエリアパッド２２と外部接続端子用パッド２８とが接続された状態を説明する部分斜視図である。
【図４】図１に示す配線基板２０の中央部及びその近傍に形成されたエリアパッド２２、エリアパッド用ヴィア３０及び外部接続端子用パッド２８の配置状況の他の例を説明する説明図である。
【図５】図４に示すエリアパッド２２と外部接続端子用パッド２８とが接続された状態を説明する部分斜視図である。
【図６】図１に示す配線基板２０の中央部及びその近傍に形成されたエリアパッド２２、エリアパッド用ヴィア３０及び外部接続端子用パッド２８の配置状況の他の例を説明する説明図である。
【図７】図６に示すエリアパッド２２と外部接続端子用パッド２８とが接続された状態を説明する部分斜視図である。
【図８】図１に示す配線基板２０の中央部及びその近傍に形成されたエリアパッド２２、エリアパッド用ヴィア３０及び外部接続端子用パッド２８の配置状況の他の例を説明する説明図である。
【図９】図８に示すエリアパッド２２と外部接続端子用パッド２８とが接続された状態を説明する部分斜視図である。
【図１０】従来の半導体素子を説明する正面図である。
【図１１】図１０に示す半導体素子を搭載した従来の半導体装置を説明する縦断面図である。
【図１２】従来の配線基板を説明する正面図及び背面図である。
【発明を実施するための形態】
【００１２】
本発明に係る配線基板に搭載する半導体素子の一例を図１（ａ）に示す。図１（ａ）に示す半導体素子１０では、その一面側の全面に、電極端子１２，１２・・が形成されている。かかる電極端子１２，１２・・のうち、点線で囲まれている中央部及びその近傍に形成された電極端子１２，１２・・は、主として電源用電極端子と接地用電極端子とから成る。
また、半導体素子１０の周縁側（点線の外側）に二列に形成されている電極端子１２，１２・・は、主として信号用電極端子である。
【００１３】
かかる半導体素子１０を搭載する配線基板２０の半導体素子搭載面の状態を図１（ｂ）に示す。図１（ｂ）に示す配線基板２０は、両面側に配線パターンが形成された単一の樹脂基板によって形成されている。この配線基板２０の一面側に形成された半導体素子搭載面は、図１（ｂ）に示す様に、半導体素子１０よりも広面積であって、周縁近傍に配線基板２０を貫通する周縁ヴィア２６，２６・・が形成されている。かかる周縁ヴィア２６，２６・・の各々には、半導体素子１０の周縁側に二列に形成された電極端子１２，１２・・と対応して形成された周縁パッド２２ａ，２２ａ・・から引き出された配線パターン２４が接続されている。この周縁パッド２２ａ，２２ａ・・の各々に対応する半導体素子１０の電極端子１２，１２・・は、主として信号用電極端子である。
かかる周縁ヴィア２６，２６・・は、配線基板２０の周縁近傍に形成されている。このため、例えば、周縁ヴィア２６，２６・・と配線基板２０の他面側に形成した外部接続用パッドとを直接接続することができる。
尚、配線基板２０を実装する実装基板の所定箇所と周縁ヴィア２６，２６・・の各々とをワイヤボンディングによっても接続できる。
【００１４】
また、搭載された半導体素子１０に形成された電極端子１２，１２・・のうち、点線で囲まれている中央部及びその近傍に形成された電極端子１２，１２・・は、主として電源用電極端子と接地用電極端子とから成り、配線基板２０の半導体搭載面のほぼ中央部［図１（ｂ）の点線で囲まれている領域］に形成された複数のエリアパッド２２，２２・・に接続される。
一方、半導体素子１０の周縁側に二列に形成されている電極端子１２，１２・・は、周縁パッド２２ａ，２２ａ・・を介して配線基板２０の周縁近傍に形成された周縁ヴィア２６，２６・・に電気的に接続されている。
このため、配線基板２０の他面側には、半導体素子１０が搭載される搭載面［図１（ｂ）の一点鎖線で囲まれた領域］に対応する領域の全面に亘って、配線基板２０の一面側に形成したエリアパッド２２，２２・・に対応する外部接続端子用パッドを形成できる。従って、搭載する半導体素子１０に必要な数の外部接続用パッドを形成でき、且つ外部接続端子間のピッチの変更にも容易に対応できる。
かかる外部接続端子用パッドの配列状態を図２に示す。図２に示す外部接続端子用パッド２８，２８・・は、配線基板２０の他面側に格子状に形成されている。
この様に、格子状に形成された外部接続端子用パッド２８，２８・・によって囲まれた領域の中央部近傍に形成された、配線基板２０を貫通するエリアパッド用ヴィア３０は、直近のエリアパッド２２と配線パターンによって接続されている。図２に示す配線基板２０では、配線基板２０の他面側に形成した外部接続端子用パッド２８に対応して、配線基板２０の一面側にエリアパッド２２を形成している。更に、外部接続端子用パッド２８，２８の中間に相当する位置にも、エリアパッド２２を形成している。
【００１５】
かかるエリアパッド２２と外部接続端子用パッド２８とが接続された状態を図３（ａ）に示す。図３（ａ）では、エリアパッド２２と外部接続端子用パッド２８とが１：１で接続されている状態を示す。配線基板２０の他面側に形成された外部接続端子用パッド２８に対応して配線基板２０の一面側に形成されたエリアパッド２２は、配線基板２０の一面側に形成された配線パターン３４によって直近のエリアパッド用ヴィア３０の端部の一方に接続される。このエリアパッド用ヴィア３０は、スルーホールヴィアであって、その他方の端部は、配線基板２０の他面側に形成された配線パターン３４によって外部接続端子用パッド２８に接続される。この外部接続端子用パッド２８には、はんだボール３２から成る外部接続端子が装着されている。
この様に、エリアパッド２２は、直近のエリアパッド用ヴィア３０によって対応する外部接続端子用パッド２８との接続距離を可及的に短縮できる。
【００１６】
エリアパッド２２，２２・・は、半導体素子１０の主として電源用端子と接地用端子とから成る電極端子１２，１２・・と接続される。このため、隣接するエリアパッド２２，２２が共に、半導体素子１０の電源用端子又は接地用端子と接続されるエリアパッドである場合がある。この場合には、図３（ｂ）に示す様に、エリアパッド２２，２２が１本のエリアパッド用ヴィア３０を共用できる。この様に、１本のエリアパッド用ヴィア３０を共用することによって、エリアパッド用ヴィア３０の数を減少でき、且つ外部接続端子用パッド２８の個数も減少できる。
また、図３（ｃ）に示す様に、エリアパッド２２，２２と外部接続端子用パッド２８，２８とが1本のエリアパッド用ヴィア３０を共用してもよい。
尚、配線基板２０には、図３（ａ）（ｂ）（ｃ）に示す三種の接続タイプが混在して形成されていてもよい。
【００１７】
図１（ｂ）に示す配線基板２０の半導体素子搭載面に、図１（ａ）に示す半導体素子１０を搭載して半導体装置を得たとき、半導体素子１０の中央部及びその近傍に形成された電源用電極端子又は接地用電極端子は、配線基板２０のエリアパッド２２，２２・・に接続される。
かかるエリアパッド２２，２２・・の各々と対応する外部接続端子用パッド２８との接続距離は、図２及び図３に示す様に、可及的に短縮できる。このため、得られた半導体装置では、電源用電極端子から供給される電圧等の揺らぎを可及的に防止でき、半導体装置の性能の向上を図ることができる。
【００１８】
図２及び図３に示すエリアパッド用ヴィア３０は、格子状に形成された外部接続端子用パッド２８，２８・・によって囲まれた領域の中央部近傍に形成されていたが、図４に示す様に、外部接続端子用パッド２８，２８・・の各々に、エリアパッド用ヴィア３０を直接接続してもよい。図４に示すエリアパッド２２と外部接続端子用パッド２８とが接続された状態を図５に示す。図５（ａ）は、エリアパッド２２と外部接続端子用パッド２８とが１：１で接続された状態を示し、図５（ｂ）は、エリアパッド２２，２２が１本のエリアパッド用ヴィア３０を共用している状態を示す。
図４及び図５に示すエリアパッド２２と外部接続端子用パッド２８との接続距離は、図２及び図３に示すエリアパッド２２と外部接続端子用パッド２８との接続距離よりも更に短縮できる。
【００１９】
図２〜図５に示す配線基板２０では、スルーホールヴィアであるエリアパッド用ヴィア３０の端部の一方は、その中空部が解放されている状態であるが、図６に示す様に、エリアパッド２２，２２・・の各々を、エリアパッド用ヴィア３０の端部の一方に直接接続してもよい。図６に示すエリアパッド２２と外部接続端子用パッド２８との接続の状態を図７に示す。図７（ａ）は、エリアパッド２２と外部接続端子用パッド２８とが１：１で接続された状態を示し、図７（ｂ）は、エリアパッド２２，２２が１個の外部接続端子用パッド２８を共用している状態を示す。
かかるエリアパッド用ヴィア３０としては、中実のヴィアを形成することによって、エリアパッド用ヴィア３０の両端部の各々に、エリアパッド２２と外部接続端子用パッド２８とを容易に形成できる。
図７に示す様に、エリアパッド２２，２２・・の各々は、エリアパッド用ヴィア３０の端部の一方に直接接続されている。更に、外部接続端子用パッド２８，２８・・の各々には、エリアパッド用ヴィア３０の他方の端部が直接接続されている。このため、エリアパッド２２と外部接続端子用パッド２８との接続距離を最も短縮できる。
【００２０】
また、図６及び図７に示す様に、エリアパッド用ヴィア３０の両端部の各々に、エリアパッド２２と外部接続端子用パッド２８とを形成することが困難な場合には、図８に示す様に、格子状に配設された外部接続端子用パッド２８，２８・・によって囲まれている中央部に形成したエリアパッド用ヴィア３０の一端部に外部接続端子用パッド２８を接続してもよい。この場合、外部接続端子用パッド２８，２８・・に対応する配線基板２０の半導体素子搭載面には、エリアパッド２２を形成することを要しない。図８に示すエリアパッド２２と外部接続端子用パッド２８との接続の状態を図９に示す。図９（ａ）は、エリアパッド２２と外部接続端子用パッド２８とが１：１で接続された状態を示し、図９（ｂ）は、エリアパッド２２，２２が１個の外部接続端子用パッド２８を共用している状態を示す。
【符号の説明】
【００２１】
１０  半導体素子
１２  電極端子
２０  配線基板
２２  エリアパッド
２２ａ  周縁パッド
２４  配線パターン
２６  外周縁ヴィア
２８  外部接続端子用パッド
３０  エリアパッド用ヴィア
３２  はんだボール
３４  配線パターン
【図１】
2010153831.tif 000003
【図２】
2010153831.tif 000004
【図３】
2010153831.tif 000005
【図４】
2010153831.tif 000006
【図５】
2010153831.tif 000007
【図６】
2010153831.tif 000008
【図７】
2010153831.tif 000009
【図８】
2010153831.tif 000010
【図９】
2010153831.tif 000011
【図１０】
2010153831.tif 000012
【図１１】
2010153831.tif 000013
【図１２】
2010153831.tif 000014