(57)【要約】【課題】幅広なコモン配線を採用してフォトリソグラフィー法によりスリットを形成しても、コモン配線上に位置するスリット状開口が結合したり、隣接するスリット間に位置する帯状画素電極部分が細くなったり、切断されることがなくなるようにしたＦＦＳモードの液晶表示パネルを提供すること。【解決手段】コモン配線１７と平面視で重なる画素電極２２の重複部分２２Ａを挟んで隣接する２つのスリット状開口間２２ＳＡ間の最短距離Ｌ１を、コモン配線１７と平面視で重ならない画素電極２２部分の任意の２つの隣接するスリット状開口２２ＳＡないし２２ＳＢ間の最短距離Ｌ２よりも長く（Ｌ１>Ｌ２）形成する。【選択図】  図２
2010217635.tif 000002
【特許請求の範囲】
【請求項１】
第１透明基板と第２透明基板との間に液晶層が挟持されており、前記第１透明基板の液
晶層側には、絶縁膜を挟んで互いに異なる層に形成され、表示領域を各サブ画素領域に区
画する複数の信号線及び走査線と、前記走査線間に平行に、前記走査線と同層に形成され
た複数のコモン配線と、前記各サブ画素領域に配置され、絶縁膜を挟んで互いに異なる層
に形成された共通電極及び複数のスリット状開口が形成された画素電極と、を備えた液晶
表示パネルであって、
前記コモン配線は、前記信号線と平面視で交差する部分の幅よりも前記サブ画素領域に
おける幅が広く形成されており、前記コモン配線と平面視で重なる画素電極部分の幅は、
前記コモン配線と平面視で重ならない画素電極部分の幅よりも広くされている、ことを特
徴とする液晶表示パネル。
【請求項２】
前記画素電極に形成される複数のスリット状開口は前記サブ画素領域の列方向の中央部
を境として互いに逆方向に傾斜しており、前記コモン配線は前記サブ画素領域の列方向中
央部に形成されていることを特徴とする請求項１に記載の液晶表示パネル。
【請求項３】
前記画素電極のコモン配線を挟んで隣接する２つのスリット状開口間の最短距離は、そ
の他の部分の隣接する２つのスリット状開口間の距離の１．５倍以上とされている、こと
を特徴とする請求項１に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コモン配線と導通された共通電極と、複数のスリット状開口が形成された画
素電極とで液晶層に電界を印加するＦＦＳ（Fringe Field Switching）モードの液晶表示
パネルに関する。詳しくは、本発明は、コモン配線が共通電極の表面又は裏面に直接接触
するように形成されているとともに、このコモン配線が部分的に幅広に形成されているＦ
ＦＳモードの液晶表示パネルに関する。
【背景技術】
【０００２】
液晶表示パネルとしては、表面にそれぞれ電極が形成された一対の透明基板で液晶層を
狭持する縦電界方式のものが広く知られている。この縦電界方式の液晶表示パネルは、一
方の透明基板に配置された画素電極と他方の透明基板に配置された共通電極に電圧を印加
することによって液晶層に電界を発生させ、これにより液晶が再配列される特性を利用し
て種々の情報を表示するものである。縦電界方式の液晶表示パネルとしてはＴＮ（Twiste
d Nematic）モードのものが一般的であるが、視野角が狭いという問題点を有することか
ら、ＶＡ（Vertical Alignment）モード、ＭＶＡ（Multidomain Vertical Alignment）モ
ード等、種々の改良されたモードのものも開発されている。
【０００３】
一方、縦電界方式の液晶表示パネルとは異なり、一方の透明基板上にのみ画素電極及び
共通電極を配置した横電界方式の液晶表示パネルも知られている。この横電界方式の液晶
表示パネルは、ＩＰＳ（In-Plane Switching）モードのものとＦＦＳモードのものとに大
別される。
【０００４】
ＩＰＳモードの液晶表示パネルは、画素電極及び共通電極を同一層に配置し、液晶層に
印加する電界方向を基板にほぼ平行にすることで液晶分子を基板に平行な方向（横方向）
に再配列させるものであり、前述の縦電界方式の液晶表示パネルと比して非常に広い視野
角が得られることで知られている。ＩＰＳモードの液晶表示パネルは、液晶層に電界を発
生させるための画素電極と共通電極が同一層に横並びで配置されているため、画素電極上
の液晶分子が十分駆動されず、透過率等の低下を招いてしまうといった問題点を有してい
る。
【０００５】
このようなＩＰＳモードの液晶表示パネルの問題点を解決するために、ＦＦＳモードの
液晶表示パネルが開発されている。このＦＦＳモードの液晶表示パネルは、液晶層に電圧
を印加するための一対の電極がそれぞれ異なる層に配置されたものである。
【０００６】
このＦＦＳモードの液晶表示パネルは、ＩＰＳモードの液晶表示パネルよりも広視野角
かつ高コントラストであり、更に低電圧駆動ができると共により高透過率であるため明る
い表示が可能となるという特徴を有する。加えて、ＩＰＳモードの液晶表示パネルよりも
画素電極と共通電極との重畳面積が平面視で大きいためにより大きな補助容量が副次的に
得られることから、別途補助容量電極を設ける必要がないので、ＩＰＳモードの液晶表示
パネルよりも高い開口率が得られるという特徴も有する。
【０００７】
図５Ａは、従来のＦＦＳモードの液晶表示パネルの一例を示す１サブ画素領域分の概略
平面図である。なお、以下では上電極が画素電極として作動し、下電極が共通電極として
作動するものとして説明する。図５Ａに示されるように、ＦＦＳモードの液晶表示パネル
は、アレイ基板上には、走査線１０１と信号線１０２で区画されるサブ画素領域を覆うよ
うに画素電極１０３と共通電極（図示省略）が形成され、画素電極１０３にはフリンジ電
界を発生するために複数のスリット状開口（以下、単に「スリット」という）が形成され
る。このようなスリットを有する液晶表示パネルとしては、例えば図５Ａに示されるよう
に、１サブ画素領域内で列方向上下でスリットＳの傾斜方向を反転させて中央に位置する
スリットをくの字形状としていわゆるデュアルドメイン化を図ったもの等があり、その他
にも、より良好な画像を得るために種々のスリット形状ないしスリット配置とした液晶表
示パネルが提案されている（下記特許文献１参照）。
【０００８】
なお、図５Ａに示されているようなデュアルドメイン化されているＦＦＳモードの液晶
表示パネルにおいては、列方向中央部は液晶の傾斜方向が互いに反対方向となる領域の境
界となるために正常な画像表示ができないので、図５Ａにおいて参照符号１０４'で示し
たように、コモン配線を列方向中央部に配置することも行われている（下記特許文献１参
照）。更に、ＦＦＳモードの液晶表示パネルでは、明るい表示となるようにするため、画
素電極に形成するスリットの幅をスリット間に存在している画素電極部分の幅よりも広く
することが一般的に行われている。
【０００９】
また、サブ画素領域には、アルミニウム等の金属材料からなるコモン配線１０４Ａが形
成されている。これは、画素電極及び共通電極に広く採用されているＩＴＯ（Indium Tin
Oxide）、ＩＺＯ（Indium Zinc Oxide）等の透明導電性材料の電気抵抗が一般的な金属
材料に比して大きいため、共通電極とコモン配線１０４Ａとを導通させることにより、共
通電極に印加されるコモン電位の安定化を図るためである。
【００１０】
このコモン配線１０４Ａは、走査線１０１や信号線１０２と短絡しないように、例えば
、走査線１０１と信号線１０２との間に介在されるゲート絶縁膜（図示省略）の下層にお
いて、走査線１０１と平行に、そして信号線１０２と平面視で交差するように形成されて
いる。そして、このコモン配線１０４Ａは、ＴＦＴ等を避けてサブ画素領域を覆う共通電
極で被覆されることにより、或いは共通電極の表面に形成されることにより、共通電極と
導通されている。（下記特許文献２及び３参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−２６４２３１号公報
【特許文献２】特開２００８−３０４７４４号公報
【特許文献３】特開２００８−３１０２１０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
近年の液晶表示パネルの小型化、高精細化の進展に伴い、各サブ画素領域のサイズが小
さくなってきている。このような状況に対応させるために、コモン配線の太さを細くする
と、コモン配線の抵抗が大きくなると共にコモン配線と共通電極との間の接触面積が小さ
くなって接触抵抗が大きくなるので、共通電極の電位が不安定となる。そのため、コモン
配線はある程度の太さを維持する必要がある。
【００１３】
そこで、図５Ｂに示されているように、各サブ画素領域内でのコモン配線１０４Ｂの太
さを太くすることが考えられる。なお、図５Ｂにおいては、信号線１０２とコモン配線１
０４Ｂとの交差部におけるコモン配線１０４の太さが細くされているが、これは信号線１
０２とコモン配線１０４Ｂとの間に形成される寄生容量抑制のためである。このような構
成とすると、コモン配線１０４Ｂと共通電極との間の接触面積が増加し、しかも、コモン
配線１０４Ｂの電気抵抗の低減化を図ることができ、共通電極に印加される基準電位が安
定化される。
【００１４】
しかしながら、このような幅広なコモン配線１０４Ｂを形成すると、図５Ｂに示されて
いるように、コモン配線１０４Ｂと平面視で重なる画素電極１０３に形成不良箇所Ｐが生
じ、隣接するスリット同士Ｓ１及びＳ２ないしＳ１及びＳ３が繋がってしまうと共に、隣
接するスリット間に形成されるべき画素電極１０３部分が切断されてしまうという新たな
問題が生じることが見出された。
【００１５】
このような問題点が生じる理由について、図６を参照して説明する。なお、図６Ａ〜図
６Ｃは、幅広に形成されたコモン配線をサブ画素領域の中央に配置した場合のフォトリソ
グラフィー法による画素電極へのスリット形成工程を示す模式断面図である。
【００１６】
コモン配線１０４Ｂは、透明基板１０６の表面に走査線（図示省略）と同一層に形成さ
れている。コモン配線１０４Ｂの上層には、コモン配線１０４Ｂの表面を被覆する共通電
極と、走査線と、スイッチング素子としてのＴＦＴのゲート電極と、共通電極等の表面を
被覆するゲート絶縁膜とが形成されている。更に、ゲート絶縁膜の表面には、信号線と、
ＴＦＴのソース電極及びドレイン電極と、パッシベーション膜がそれぞれ形成されている
（いずれも図示省略）。なお、これら共通電極、ゲート絶縁膜、パッシベーション膜等は
図６Ａ〜図６Ｃにおいては構造物１０７として示されている。
【００１７】
そして、上電極へのフォトリソグラフィー法によるスリット形成工程においては、図６
Ａに示されるように、上電極となる透明導電性膜１０８の表面全体にレジストを塗布して
、このレジスト膜１０９の表面全体を上電極用パターンが形成されたマスク部材１１０を
用い、その上部から紫外線ＵＶを照射して露光処理を行っている。
【００１８】
しかしながら、幅広に形成されたコモン配線１０４Ｂの上方は、ＩＴＯやＩＺＯからな
る共通電極、画素電極や、窒化ケイ素や酸化ケイ素からなるゲート絶縁膜、パッシベーシ
ョン膜といった透明性材料でしか覆われていない。このため、上方から照射された紫外線
ＵＶは、金属材料からなるコモン配線１０４Ｂの表面で反射され、反射した紫外線Ｒ−Ｕ
Ｖはコモン配線１０４Ｂの上方にある非露光予定のレジスト部分を下方から露光してしま
うことになる。その結果、図６Ｂに示されるように、現像後のコモン配線１０４Ｂの上方
にあるレジストパターン１０９Ｂの断面形状は、他の領域のレジストパターン１０９Ａ、
１０９Ｃに比べると、予定した形状よりもずっと細いものとなってしまう。これは、コモ
ン配線１０４Ｂによって反射する紫外線Ｒ−ＵＶがレジストを余分に露光することを予測
してマスクを予め大きく設けるといった対策では確実に回避できない現象である。
【００１９】
そして、上述のような理由により、透明導電性膜１０８のエッチング処理後には、図６
Ｃに示されるように、コモン配線１０４Ｂの上方のスリットＳ１が予定したよりも幅広と
なる結果、図５Ｂに示したように画素電極１０３に形成不良箇所Ｐが生じ、隣接するスリ
ット同士が繋がってしまう（スリット間の画素電極が分断される）現象が発生する。この
ような現象は、画素電極の電気抵抗値の上昇の要因ともなり、良好な画像表示の妨げとな
ってしまう。
【００２０】
本発明者は、上述の問題点を解決すべく種々検討を重ねた結果、コモン配線が形成され
る領域は、バックライトからの光を透過しないので画像表示に寄与しない領域であって、
しかも、ブラックマトリクス等により遮光される領域であるから、コモン配線と平面視で
重なる位置にスリットを形成しなければ、上述のような画素電極の形成不良を抑制するこ
とができることを見出し、本発明を完成するに至ったものである。
【００２１】
すなわち、本発明は、幅広なコモン配線の上方に位置する画素電極の部分に、スリット
やスリット間の画素電極部分の形成不良が生じ難いＦＦＳモードの液晶表示パネルを提供
することを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明の液晶表示パネルは、第１透明基板と第２透明基板
との間に液晶層が挟持されており、前記第１透明基板の液晶層側には、絶縁膜を挟んで互
いに異なる層に形成され、表示領域を各サブ画素領域に区画する複数の信号線及び走査線
と、前記走査線間に平行に、前記走査線と同層に形成された複数のコモン配線と、前記各
サブ画素領域に配置され、絶縁膜を挟んで互いに異なる層に形成された共通電極及び複数
のスリット状開口が形成された画素電極と、を備えた液晶表示パネルであって、前記コモ
ン配線は、前記信号線と平面視で交差する部分の幅よりも前記サブ画素領域における幅が
広く形成されており、前記コモン配線と平面視で重なる画素電極部分の幅は、前記コモン
配線と平面視で重ならない画素電極部分の幅よりも広くされていることを特徴とする。
【００２３】
本発明の液晶表示パネルは、前記第１透明基板の液晶層側には、絶縁膜を挟んで互いに
異なる層に形成され、表示領域を各サブ画素領域に区画する複数の信号線及び走査線と、
前記走査線間に平行に、前記走査線と同層に形成された複数のコモン配線と、前記各サブ
画素領域に配置され、絶縁膜を挟んで互いに異なる層に形成された共通電極及び複数のス
リット状開口が形成された画素電極と、を備えており、ＦＦＳモードの液晶表示パネルと
して作動する。
【００２４】
そして、本発明の液晶表示パネルでは、前記コモン配線は、前記信号線と平面視で交差
する部分の幅よりも前記サブ画素領域における幅が広く形成されており、前記コモン配線
と平面視で重なる画素電極部分の幅は、前記コモン配線と平面視で重ならない画素電極部
分の幅よりも広くされている。このような構成とすることにより、フォトリソグラフィー
法を適用して画素電極を形成する際に、コモン配線の上方のレジストが余分に露光されて
しまっても、帯状画素電極部分の幅が狭くなることが抑制され、また、コモン配線と重な
らない部分では、正常に露光されるため、帯状画素電極部分の幅が狭くなることがなく、
隣接するスリット同士が繋がってしまうこともなくなる。そのため、本発明の液晶表示パ
ネルによれば、サブ画素領域内のコモン配線を太くしたことによってコモン配線の電気抵
抗が小さくなり、しかも隣接するスリット同士が繋がってしまうことに起因する画素電極
の電気抵抗値の上昇が抑制されるため、画素電極に印加されるコモン電位が劣化せず、良
好な表示画質が得られる液晶表示パネルとなる。
【００２５】
また、本発明の液晶表示パネルにおいては、前記画素電極に形成される複数のスリット
状開口は前記サブ画素領域の列方向の中央部を境として互いに逆方向に傾斜しており、前
記コモン配線は前記サブ画素領域の列方向中央部に形成されていることが好ましい。
【００２６】
また、本発明の液晶表示装置においては、画素電極に形成される複数のスリット状開口
がサブ画素領域の列方向の中央部を境として互いに逆方向に傾斜しているので、サブ画素
領域の列方向中央部を境として液晶分子の配向方向が異なる２つのドメインが形成される
から、視野角が非常に広くなる。しかも、２つのドメインの境界部であるサブ画素領域の
列方向の中央部は正常な画像表示ができない領域である。本発明の液晶表パネルにおいて
は、このサブ画素領域の列方向の中央部にコモン配線を形成しているので、コモン配線が
表示画質及び表示の明るさに悪影響を及ぼすことが抑制されるだけでなく、コモン配線と
走査線との間の短絡も抑制されるようになる。
【００２７】
また、本発明の液晶表示パネルにおいては、前記画素電極のコモン配線を挟んで隣接す
る２つのスリット状開口間の最短距離は、その他の部分の隣接する２つのスリット状開口
間の距離の１．５倍以上とされていることが好ましい。
【００２８】
画素電極のコモン配線を挟んで隣接する２つのスリット状開口間の最短距離がその他の
部分の隣接する２つのスリット状開口間の距離の１．５倍以上とされていれば、フォトリ
ソグラフィー法を適用して画素電極を形成する際にコモン配線の上方のレジストが余分に
露光されてしまっても、コモン配線を挟んで隣接する２つのスリット状開口同士が繋がっ
てしまうことがなくなる。なお、画素電極のコモン配線を挟んで隣接する２つのスリット
状開口間の最短距離の上限値、その他の部分の隣接する２つのスリット状開口間の距離の
１．５倍以上であれば任意であるが、あまり大きくても液晶分子に表示に有効なフリンジ
電界を与えることができなくなって表示が暗くなるので、２倍以下が好ましい。
【図面の簡単な説明】
【００２９】
【図１】本実施形態の液晶表示パネルのアレイ基板を示す模式平面図である。
【図２】本実施形態の液晶表示パネルの１サブ画素領域分の平面図である。
【図３】図２のIII−III線断面図である。
【図４】本実施形態の液晶表示パネルの製造手順を示す工程図である。
【図５】図５Ａは従来の液晶表示パネルの１サブ画素領域の平面図であり、図５Ｂは従来の液晶表示パネルにおいてコモン配線を幅広とした場合の１サブ画素領域の平面図である。
【図６】液晶表示パネルにおける画素電極へのスリット形成工程を示す図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための液晶表示パネルを例示したものであって、本発
明をこの液晶表示パネルに特定することを意図するものではなく、特許請求の範囲に含ま
れるその他の実施形態にも等しく適応し得るものである。なお、この明細書における説明
のために用いられた各図面においては、各層や各部材を図面上で認識可能な程度の大きさ
とするため、各層や各部材毎に縮尺を異ならせて表示しており、必ずしも実際の寸法に比
例して表示されているものではない。
【００３１】
本実施形態に係るＦＦＳモードの液晶表示パネル１０を図１〜図４を用いて説明する。
この液晶表示パネル１０の概略構成は、図３に示すように、液晶層ＬＣがアレイ基板ＡＲ
及びカラーフィルター基板ＣＦとで狭持され、液晶層ＬＣの厚みは柱状スペーサー（図示
省略）によって均一に維持されている。そして、アレイ基板ＡＲの背面及びカラーフィル
ター基板ＣＦの前面にはそれぞれ偏光板が形成されており、更に、アレイ基板ＡＲの背面
側にはバックライトが配置（いずれも図示省略）されている。
【００３２】
この液晶表示パネル１０は、図１に示すように、各種の画像が表示される表示領域ＤＡ
と、表示領域ＤＡを取り囲む額縁領域ＰＦとを備え、この額縁領域ＰＦの一端部にドライ
バーＩＣを載置するためのドライバー接続用端子部Ｄｒと、外部機器と接続するための外
部機器接続用端子部ＴＰとが形成されている。そして、額縁領域ＰＦには、表示領域ＤＡ
の走査線をドライバー接続用端子部Ｄｒへ引き回す走査線引き回し配線１１と、信号線を
ドライバー接続用端子部Ｄｒへと引き回す信号線引き回し配線１２と、共通電極となる下
電極と導通されるコモン配線をドライバー接続用端子部Ｄｒ及び外部機器接続用端子部Ｔ
Ｐへと引き回すコモン引き回し配線１３とが形成されている。
【００３３】
次に、図２及び図３を参照してアレイ基板ＡＲの詳細構成について説明する。アレイ基
板ＡＲは、ガラスや石英、プラスチック等の透明性絶縁材料からなる第１透明基板１４を
基体としている。この第１透明基板１４の液晶層ＬＣ側には、複数の走査線１５及び信号
線１６が互いに交差するように配置されており、これにより表示領域ＤＡが複数のサブ画
素領域に区画されている。
【００３４】
走査線１５は、アルミニウム、アルミニウム合金、モリブデン等の金属材料からなり、
第１透明基板１４の表面において行方向に互いに平行となるように形成されている。走査
線１５の一部は部分的に幅広とされ、走査線１５と信号線１６との交差部近傍まで延在さ
れて、ＴＦＴのゲート電極Ｇを構成している。また、この走査線１５の形成時に、図１に
示した額縁領域ＰＦの走査線引き回し配線１１が同時一体形成され、これにより走査線１
５がドライバー接続用端子部Ｄｒと導通されている。
【００３５】
また、第１透明基板１４の表面には、コモン配線１７が形成されている。このコモン配
線１７は、走査線１５と同一材料で同時形成されるものであり、走査線１５と信号線１６
との間に介在されるゲート絶縁膜１９の下層において、走査線１５との接触を避けて走査
線１５と平行に、かつ信号線１６と平面視で交差するように形成されている。本実施形態
では、コモン配線１７と走査線１５との間の短絡を抑制する目的も含めて、コモン配線１
７はサブ画素領域のほぼ中央に配置されている。そして、このコモン配線１７の形成時に
、図１に示した額縁領域ＰＦのコモン引き回し配線１３が同時一体形成され、これにより
コモン配線１７がドライバー接続用端子部Ｄｒ及び外部機器接続用端子部ＴＰと導通され
ている。
【００３６】
また、それぞれのサブ画素領域毎に、第１透明基板１４の露出した表面と共にコモン配
線１７の表面を被覆するように、ＩＴＯやＩＺＯからなる共通電極１８が形成されている
。そして、上記走査線１５、ゲート電極Ｇ、共通電極１８及び露出している第１透明基板
１４の表面は、窒化ケイ素や酸化ケイ素等の透明性絶縁材料からゲート絶縁膜１９で被覆
されている。更に、ゲート絶縁膜１９の表面には平面視でゲート電極Ｇと重なる位置に非
晶質シリコンや多結晶シリコン等からなる半導体層２０が形成されている。
【００３７】
また、ゲート絶縁膜１９の表面には、アルミニウム、アルミニウム合金、モリブデン等
の金属材料からなる複数の信号線１６が、列方向に互いに平行となるように形成されてい
る。この信号線１６の一部はＴＦＴ形成領域まで延在されており、この延在部分は、半導
体層２０の表面と部分的に接触されており、ＴＦＴのソース電極Ｓを構成している。また
、この信号線１６の形成時に、図１に示した額縁領域ＰＦの信号線引き回し配線１２が同
時一体形成され、これにより信号線１６がドライバー接続用端子部Ｄｒと導通されている
。
【００３８】
更に、ゲート絶縁膜１９の表面には、ＴＦＴを構成するドレイン電極Ｄが形成されてい
る。このドレイン電極Ｄは、信号線１６及びソース電極Ｓと同一の材料でこれらと同時に
形成され、チャネル領域を形成するためにソース電極Ｓと所定距離隔てて半導体層２０と
部分的に接触されている。そして、上記ゲート電極Ｇ、ゲート絶縁膜１９、半導体層２０
、ソース電極Ｓ及びドレイン電極Ｄによってスイッチング素子としてのＴＦＴが構成され
る。
【００３９】
上述した信号線１６、ソース電極Ｓ、ドレイン電極Ｄ、ＴＦＴのチャネル領域、露出し
ているゲート絶縁膜１９の表面は、例えば窒化ケイ素や酸化ケイ素等の透明性絶縁材料か
らなるパッシベーション膜２１で被覆されている。そして、このパッシベーション膜２１
を覆うようにして、サブ画素領域毎に複数のスリット２２Ｓが設けられた画素電極２２が
形成されている。この画素電極２２は、共通電極１８と同じく、ＩＴＯないしＩＺＯ等の
透明導電性材料からなり、パッシベーション膜２１を貫通してドレイン電極Ｄに達するよ
うに設けられたコンタクトホール２１ＣＨを経てドレイン電極Ｄと導通されている。更に
、画素電極２２の表面は配向膜（図示省略）で被覆されている。なお、画素電極２２及び
スリット２２Ｓの具体的構成については後述する。
【００４０】
次にカラーフィルター基板ＣＦについて説明する。図３に示されるように、カラーフィ
ルター基板ＣＦは、ガラスや石英、プラスチック等の透明性絶縁材料からなる第２透明基
板２３を基体としている。この第２透明基板２３には、サブ画素領域毎に異なる色の光（
Ｒ、Ｇ、Ｂあるいは無色）を透過するカラーフィルター層２４とブラックマトリクス２５
が形成されている。この例では、ブラックマトリクス２５は、ＴＦＴ形成領域や走査線の
上方領域のみならず、コモン配線１７の上方にも配置されている。また、カラーフィルタ
ー層２４とブラックマトリクス２５を覆うようにしてトップコート層２６が形成されてお
り、トップコート層２６を覆うようにして配向膜（図示省略）が形成されている。
【００４１】
そして、上述のように形成されたアレイ基板ＡＲとカラーフィルター基板ＣＦと対向配
置させ、周縁部をシール材（図示省略）によってシールし、液晶層ＬＣをアレイ基板ＡＲ
とカラーフィルター基板ＣＦの間に形成された密封エリア内に封止することにより本実施
形態の液晶表示パネル１０が得られる。
【００４２】
ここで、本実施形態のＦＦＳモードの液晶表示パネル１０におけるコモン配線１７、画
素電極２２及びスリット２２Ｓの具体的構成について詳細に説明する。この画素電極２２
の複数のスリット２２Ｓは、図２に示されるように、サブ画素領域の列方向中央部を中心
として上側と下側とで傾斜方向が互いに反対方向となっており、これによりデュアルドメ
イン化を達成している。そして、コモン配線１７は、正常な画像表示ができない領域であ
る２つのドメインの境界部、すなわち、サブ画素領域の列方向中央部に形成されている。
このような構成とすると、コモン配線１７と走査線１５との間の短絡を抑制することもで
きるようになる。また、画素電極２２の各スリット２２Ｓの間には帯状画素電極部分２２
Ａ，２２Ｂが形成されている。ここでは、表示が明るくなるようにするため、各スリット
２２Ｓの幅は、コモン配線１７と平面視で重ならないスリット２２ＳＢ間に存在している
帯状画素電極部分２２Ｂの幅よりも広くされている。
【００４３】
また、本実施形態の液晶表示パネル１０では、コモン配線１７と平面視で重なる帯状画
素電極部分２２Ａが、その他の帯状画素電極部分２２Ｂよりも幅広となされている。すな
わち、幅広なコモン配線１７と平面視で重なる帯状画素電極部分２２Ａを挟んで隣接する
２つのスリット２２ＳＡ間の最短距離Ｌ１は、幅広なコモン配線１７と平面視で重ならな
い部分の任意の２つの隣接するスリット２２ＳＢ間の最短距離Ｌ２よりも長くなっている
。より具体的には、この例ではＬ１はＬ２の約１．５倍程度とされている。
【００４４】
このように、サブ画素領域の中央にスリットを形成せず、Ｌ１>Ｌ２となる構成とする
ことにより、フォトリソグラフィー法を適用して画素電極を形成する際に、コモン配線１
７の上方のレジストが余分に露光されてしまっても、その他の部分では正常に露光される
から、帯状画素電極部分２２Ａないし２２Ｂの幅が狭くなることが抑制され、また、隣接
するスリット２２ＳＡないし２２ＳＢ同士が繋がってしまうことがなくなる。それによっ
て、画素電極２２の電気抵抗値の上昇が抑制されるため、良好な画像表示が可能となると
いう効果も生じる。なお、幅広なコモン配線１７が形成される領域は、バックライトの光
を透過しないので画像表示に寄与しない領域としてブラックマトリクス等により遮光され
る領域であるから、上述のように、コモン配線１７の上方にはスリットを形成しなくても
特段の不利はない。
【００４５】
なお、この例では、幅広なコモン配線１７の上方領域にもスリット２２ＳＡの一部が差
し掛かって形成されている例を示したが、このコモン配線１７の上方領域にはスリットを
全く形成しないようにしてもよい。また、この例では、スリットの形状は全てバー状とさ
れているが、走査線１５或いは信号線１６に対して全て「く」字状となるように屈曲部を
有する形状とするなど、様々な形状のものを適用することができる。更に、スリットの配
置として、サブ画素領域の列方向中央部を中心として上側と下側とで傾斜方向が反転され
ている例を示したが、一方向のみに傾いているものとしてもよく、この場合においてはコ
モン配線１７をサブ画素の列方向上下に位置している走査線の何れか一方側に寄せて配置
してもよい。
【００４６】
次に、図４を参照して、本実施形態の液晶表示パネル１０の製造工程について説明する
。まず、第１透明基板１４の表面全体に亘って例えばＡｌ／Ｍｏの２層構造の金属薄膜を
形成した後、フォトリソグラフィー法及びエッチング法によって、複数本の走査線１５と
、複数本の幅広なコモン配線１７とを、図２に示したように互いが平行になるように、か
つコモン配線１７がサブ画素領域の中央に位置するように形成する。この際、走査線１５
の一部が部分的に幅広とされて走査線１５と信号線１６との交差部近傍まで延在されるこ
とによりＴＦＴのゲート電極Ｇが同時に形成される（図４Ａ）。
【００４７】
次いで、上記工程により得られた基板の表面全体を、スパッタリング法によって例えば
ＩＴＯからなる透明導電性膜で被覆し、フォトリソグラフィー法及びエッチング法によっ
て下電極となる共通電極１８を形成する（図４Ｂ）。この共通電極１８はコモン配線１７
の幅広部分と直接接触されることにより導通されているが、走査線１５ないしゲート電極
Ｇとは導通されないように、かつ信号線１６と平面視で重複しないようにサブ画素領域毎
に独立したものとして形成されている。
【００４８】
次いで、上記工程により得られた基板の表面全体を、プラズマＣＶＤ法によって窒化ケ
イ素又は酸化ケイ素からなるゲート絶縁膜１９で被覆する（図４Ｃ）。
【００４９】
次いで、プラズマＣＶＤ法により、たとえばアモルファス・シリコン（以下「ａ−Ｓｉ
」という。）層及びオーミット層となるｎ＋ａ−Ｓｉ層をゲート絶縁膜１９の表面全体に
亘って形成した後に、フォトリソグラフィー法及びエッチング法によって、ＴＦＴ形成領
域にａ−Ｓｉ層及びｎ＋ａ−Ｓｉ層からなる半導体層２０を形成する（図４Ｄ）。
【００５０】
次いで、上記工程により得られた基板の表面全体を、例えばＭｏ／Ａｌ／Ｍｏの３層構
造の金属薄膜で被覆した後、フォトリソグラフィー法及びエッチング法によって、ＴＦＴ
のソース電極Ｓ（信号線１６の一部）とドレイン電極Ｄを形成する（図４Ｅ）。このソー
ス電極Ｓ部分及びドレイン電極Ｄ部分は、いずれも半導体層２０の表面に部分的に重なっ
ており、両電極間に被覆されていない半導体層２０の露出領域がＴＦＴのチャネル領域Ｔ
ＦＴ−ｃｈとなる。
【００５１】
次いで、上記工程により得られた基板の表面全体を、プラズマＣＶＤ法によって、窒化
ケイ素又は酸化ケイ素からなるパッシベーション膜２１で被覆した後、ドレイン電極Ｄと
接触する箇所のパッシベーション膜２１にプラズマエッチング法によってコンタクトホー
ル２１ＣＨを形成してドレイン電極Ｄの一部を露出させる（図４Ｆ）。
【００５２】
次いで、上記工程により得られた基板の表面全体を、スパッタリング法によって例えば
ＩＴＯからなる透明導電性膜２２０で被覆する（図４Ｇ）。そして、フォトリソグラフィ
ー法及びエッチング法によって、図２に示したように、幅広なコモン配線１７と平面視で
重なる帯状画素電極部分２２Ａが、その他の帯状画素電極部分２２Ｂよりも幅広となった
スリット２２ＳＡを有する画素電極２２を形成する（図４Ｈ）。なお、このような幅広な
帯状画素電極部分２２Ａは、露光時にコモン配線１７と平面視で重なる領域に配置される
マスクのパターン部分を、通常よりも若干大きくすることにより容易に形成することがで
きる。また、この際に画素電極２２が、パッシベーション膜２１のコンタクトホール２１
ＣＨを経てドレイン電極と導通される。
【００５３】
更に、この表面全体に亘り所定の配向膜（図示せず）を形成することによりアレイ基板
ＡＲが完成される。そして、このようにして製造されたアレイ基板ＡＲと別途製造された
カラーフィルター基板ＣＦとを対向させ、周囲をシール材でシールして両基板間に液晶を
注入することにより実施例に係るＦＦＳモードの液晶表示パネル１０が得られる。
【符号の説明】
【００５４】
１０…液晶表示パネル  １１…走査線引き回し配線  １２…信号線引き回し配線  １３
…コモン引き回し配線  １４…第１透明基板  １５…走査線  １６…信号線  １７…コモ
ン配線  １８…共通電極  １９…ゲート絶縁膜  ２０…半導体層  ２１…パッシベーショ
ン膜  ２１ＣＨ…コンタクトホール  ２２…画素電極  ２２Ａ，２２Ｂ…帯状画素電極部
分  ２２Ｓ、２２ＳＡ、２２ＳＢ…画素電極のスリット  ２３…第２透明基板  ２４…カ
ラーフィルター層  ２５…ブラックマトリクス  ２６…トップコート層  ＡＲ…アレイ基
板  ＬＣ…液晶層  ＣＦ…カラーフィルター基板  ＤＡ…表示領域  ＰＦ…額縁領域  Ｄ
ｒ…ドライバー接続用端子部  ＴＰ…外部機器接続用端子部
【図１】
2010217635.tif 000003
【図２】
2010217635.tif 000004
【図３】
2010217635.tif 000005
【図４】
2010217635.tif 000006
【図５】
2010217635.tif 000007
【図６】
2010217635.tif 000008