(57)【要約】【課題】短時間で出力電圧が昇圧規定電圧に達し、その後は小さいリップル幅を有するチャージポンプ回路を提供する。【解決手段】チャージポンプ回路１００は、制御部１０と発振回路２０と昇圧部３０とを有する。発振回路２０は、予め定められた周期のパルス信号を出力する。昇圧部３０は、電圧を昇圧するｎ（ｎ≧１）個の昇圧回路を備え、発振回路２０から出力されるパルス信号に応じて電荷量を出力する。制御部１０は、昇圧部３０から出力される電圧と、予め定められた規定電圧とを比較し、昇圧部３０から出力される電圧が規定電圧より大きくなると、昇圧部３０からのパルス信号一周期あたりの供給電荷量を減少させる。【選択図】図１
2010288185.tif 000002
【特許請求の範囲】
【請求項１】
予め定められた周期のパルス信号を出力する発振回路と、
電圧を昇圧するｎ（ｎ≧１）個の並列に接続された昇圧回路を備え、前記パルス信号が入力されると昇圧された電圧を出力する昇圧部と、
前記昇圧部から出力される昇圧された電圧と、予め定められた規定電圧とを比較し、前記昇圧部から出力される電圧が前記規定電圧を超えると、以降の昇圧動作における前記パルス信号一周期あたりの前記昇圧部から出力される電荷量を減少させる制御部と、
を有することを特徴とするチャージポンプ回路。
【請求項２】
前記ｎ個の昇圧回路は、
予め定められた、第１の電圧と第１の電圧より低い第２の電圧とのいずれか一方を出力する電源回路を有し、
前記電源回路から出力される電圧を用いて昇圧し、
前記制御部は、
前記昇圧部から出力される電圧が前記規定電圧を超えると、前記ｎ個の昇圧回路が有する前記電源回路が出力する電圧を前記第１の電圧から前記第２の電圧に切り替えさせ、
前記電源回路は、
非反転入力端子に予め定められた基準電圧が入力され、反転入力端子には出力電圧を分圧した電圧が入力される第１の増幅器と、
非反転入力端子に前記第１の増幅器の出力電圧が入力され、反転入力端子には前記第２の電圧が入力される第２の増幅器と、
前記第１の電圧が供給される電源端子と、前記第２の電圧が出力される出力端子に接続され、かつゲート端子が前記第２の増幅器の出力に接続される駆動トランジスタとを有し、
前記制御部からの切り替え要求に応じて前記第１の電圧又は前記第２の電圧のいずれかを前記出力端子へ出力することを特徴とする請求項１記載のチャージポンプ回路。
【請求項３】
前記ｎ個の昇圧回路は、
前記パルス信号に応じて、相補な第１、第２のクロックを生成するクロック生成回路と、
電源ノードと出力ノードとの間に直列に接続される複数の整流素子と、
前記複数の整流素子の複数の接続ノードにそれぞれ一端が接続された容量素子と、を有し、
前記複数の接続ノードの前記電源ノードから奇数番目の接続ノードに接続される前記容量素子の他端は前記第１のクロック信号を受け、
前記複数の接続ノードの前記電源ノードから偶数番目の接続ノードに接続される前記容量素子の他端は前記第２のクロック信号を受け、
前記制御部は、
前記昇圧部から出力される電圧が前記規定電圧を超えると、前記クロック生成回路の駆動能力を下げることを特徴とする請求項１または請求項２記載のチャージポンプ回路。
【請求項４】
前記制御部は、
前記昇圧部から出力される電圧が前記規定電圧を超えると、前記発振回路から出力される前記パルス信号の周波数を下げ、前記昇圧部へ供給することを特徴とする請求項１乃至請求項３記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧した電圧を出力するチャージポンプ回路に関する。
【背景技術】
【０００２】
近年、フラッシュメモリなどに代表される不揮発性半導体メモリにおいては、不揮発性半導体メモリを構成する記憶セルに対して、供給される外部印加電圧（電源電圧）Ｖｄｄよりも高い電圧を印加する必要がある。記憶セルに情報を記憶させる（書き込み）ときや、記憶セルに記憶されている情報を消す（消去）ときに用いられる電源電圧Ｖｄｄより数倍高い電圧は、不揮発性半導体メモリに備えられた内部昇圧用チャージポンプ回路によって、電源電圧Ｖｄｄを数倍高い電圧に昇圧して供給される。このようなチャージポンプ回路に関連した技術が、例えば、特許文献１及び特許文献２に記載されている。
【０００３】
図１０は、このような従来例に係るチャージポンプ回路９００の構成を示す概略ブロック図である。チャージポンプ回路９００は、制御部９１と発振回路２０と昇圧部９３とを具備している。負荷容量Ｃｌｏａｄは、チャージポンプ回路９００の負荷となる容量である。例えば、チャージポンプ回路９００が不揮発性半導体メモリの内部昇圧回路として用いられる場合、負荷容量Ｃｌｏａｄは、記憶領域の大きさに比例して増加する。
制御部９１は、外部から入力された昇圧開始信号により動作を開始すると共に、昇圧部９３が出力する出力電圧Ｖｏｕｔを検出して、パルス信号Ｔｏｓを出力するか否かを示す動作信号Ｃｏｍｐｏｕｔを発振回路２０に対して出力する。発振回路２０は、外部から入力される昇圧開始信号と、制御部９１が出力する動作信号Ｃｏｍｐｏｕｔとに基づいて、パルス信号Ｔｏｓを昇圧部９３に出力する。昇圧部９３は、発振回路２０が出力するパルス信号Ｔｏｓを用いて電源電圧Ｖｄｄを昇圧して出力電圧Ｖｏｕｔを出力する。
【０００４】
制御部９１は、基準回路１１と検出回路１２とコンパレータ回路１３とを備えている。基準回路１１は、予め定められた基準電圧Ｖｒｅｆをコンパレータ回路１３に出力する。検出回路１２は、出力電圧Ｖｏｕｔに応じて、上記基準電圧Ｖｒｅｆとの比較に用いる検出電圧Ｖａを出力する。また、検出回路１２は、例えば、直列に接続された抵抗を用いた分圧回路からなり、出力電圧Ｖｏｕｔを、出力電圧Ｖｏｕｔに比例する比較用の検出電圧Ｖａに変換して出力する。ここで、基準電圧Ｖｒｅｆは、昇圧規定電圧Ｖｌｏａｄ（規定電圧）に応じて定められ、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄと一致するときの検出電圧Ｖａと同じ電圧となるように定められる。また、昇圧規定電圧Ｖｌｏａｄとは、チャージポンプ回路９００に求められる出力電圧である。
コンパレータ回路１３は、基準回路１１が出力する基準電圧Ｖｒｅｆと、検出回路１２が検出した検出電圧Ｖａとを比較して、発振回路２０に動作信号Ｃｏｍｐｏｕｔを出力する。
【０００５】
発振回路２０は、コンパレータ回路１３からＬレベルの動作信号Ｃｏｍｐｏｕｔが入力されると、周期的にパルス信号Ｔｏｓを出力する。発振回路２０は、例えば、リング・オシレータ回路により構成される。
昇圧部９３は、ｎ個の昇圧回路９３１ａ１〜昇圧回路９３１ａｎを備えている。昇圧回路９３１ａ１〜９３１ａｎは、並列に接続されている。なお、昇圧回路９３１ａ１〜９３１ａｎは、同じ構成を有しており、以下、昇圧回路９３１ａ１〜９３１ａｎのいずれか１つ、あるいは、全てを代表して示すときには、昇圧回路９３１ａという。各昇圧回路９３１ａは、発振回路２０が出力するパルス信号Ｔｏｓ（パルス信号ｃｋ）が入力され、入力されたパルス信号ｃｋに応じて電源電圧Ｖｄｄを昇圧して出力する。各昇圧回路９３１ａの出力は、チャージポンプ回路９００の出力端子９４を介して負荷容量Ｃｌｏａｄに接続される。
【０００６】
次に、図１１は、従来例に係る昇圧回路９３１ａの構成を示した概略図である。昇圧回路９３１ａは、図示するようにＤｉｃｋｓｏｎ方式の電圧を昇圧する回路である。昇圧回路９３１ａは、ｉ個の順方向に直列接続されたダイオード９３２ａ１〜ダイオード９３２ａｉと、ダイオード９３２ａ１〜９３２ａｉそれぞれの間の接続点に一端が接続されたコンデンサ９３３ａ１〜コンデンサ９３３ａｊと、入力されたパルス信号ｃｋを反転するインバータ９３４とを含んで構成される。
直列接続されたダイオード９３２ａ１〜９３２ａｉの初段のダイオード９３２ａ１には、電源電圧Ｖｄｄが供給される。また、直列接続されたダイオード９３２ａ１〜９３２ａｉの最終段（ダイオード９３２ａｉ）からは、昇圧された電圧が出力される。コンデンサ９３３ａ１〜９３３ａｊの他端それぞれには、インバータ９３４が出力するパルス信号ｃｋを反転した信号と、パルス信号ｃｋとが交互に入力される。
このように構成された昇圧回路９３１ａでは、入力されるパルス信号ｃｋの電圧が変化するたびに、ダイオード９３２ａ１〜９３２ａｉのうちの１つを介して隣接するコンデンサ９３３ａ１〜９３３ａｊの間で蓄積された電荷が次のコンデンサへ移動し、移動するたびに出力電圧が昇圧される。
【０００７】
次に、チャージポンプ回路９００の動作を説明する。図１２は、チャージポンプ回路９００の動作を示した波形図である。図示するように、時刻ｔ０において、検出回路１２は、出力電圧Ｖｏｕｔが０Ｖであるのに応じた検出電圧Ｖａを出力する。コンパレータ回路１３は、昇圧開始信号がＬ（Ｌｏｗ）レベルからＨ（Ｈｉｇｈ）レベルに変化すると、検出回路１２が出力した検出電圧Ｖａと、基準回路１１から出力される基準電圧Ｖｒｅｆとを比較することにより、検出電圧Ｖａが基準電圧Ｖｒｅｆより低いことを検出して、パルス信号Ｔｏｓの出力を示すＬレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。発振回路２０は、コンパレータ回路１３から出力されたＬレベルの動作信号Ｃｏｍｐｏｕｔと昇圧開始信号とに応じて、一定周期のパルス信号Ｔｏｓを出力する。昇圧回路９３１ａでは、発振回路２０から出力されたパルス信号Ｔｏｓにより昇圧が行われて、チャージポンプ回路９００の出力電圧Ｖｏｕｔが上昇する。また、出力電圧Ｖｏｕｔの上昇に伴い、検出電圧Ｖａも上昇する。
【０００８】
時刻ｔ１において、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄより高くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより高くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより高いことを検出して、Ｈレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。発振回路２０は、Ｈレベルの動作信号Ｃｏｍｐｏｕｔが入力されると、Ｌレベルのパルス信号Ｔｏｓを昇圧回路９３１ａに出力する。昇圧回路９３１ａは、入力されるパルス信号ＴｏｓがＬレベルの状態を維持するので、昇圧動作を停止する。昇圧回路９３１ａが、昇圧動作を停止すると、負荷容量Ｃｌｏａｄに蓄積された電荷がリークして、出力電圧Ｖｏｕｔが徐々に低下する。
【０００９】
時刻ｔ２において、チャージポンプ回路９００の出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄより低くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより低くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより低いことを検出して、Ｌレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。発振回路２０は、コンパレータ回路１３から出力されたＬレベルの動作信号Ｃｏｍｐｏｕｔに応じて、一定周期のパルス信号Ｔｏｓを出力する。昇圧回路９３１ａでは、発振回路２０から出力されたパルス信号Ｔｏｓにより昇圧が再び行われて、チャージポンプ回路９００の出力電圧Ｖｏｕｔが上昇する。また、出力電圧Ｖｏｕｔの上昇に伴い、検出電圧Ｖａも上昇する。
【００１０】
時刻ｔ３において、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄより高くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより高くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより高いことを検出して、Ｈレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。発振回路２０は、Ｈレベルの動作信号Ｃｏｍｐｏｕｔが入力されると、Ｌレベルのパルス信号Ｔｏｓを昇圧回路９３１ａに出力する。昇圧回路９３１ａは、入力されるパルス信号ＴｏｓがＬレベルの状態を維持するので、昇圧動作を停止する。昇圧回路９３１ａが、昇圧動作を停止すると、負荷容量Ｃｌｏａｄに蓄積された電荷がリークして、出力電圧Ｖｏｕｔが徐々に低下する。
【００１１】
以降、上述した時刻ｔ１より時刻ｔ３までの動作が繰り返される。上述のように、チャージポンプ回路９００は、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄを含む範囲で変化し、負荷容量Ｃｌｏａｄに電荷を供給する。なお、時刻ｔ０から時刻ｔ１までのチャージポンプ回路９００の状態を昇圧動作状態といい、時刻ｔ１以降のチャージポンプ回路９００の状態を昇圧後電圧維持状態という。また、昇圧後電圧維持状態における、出力電圧Ｖｏｕｔの変動幅をリップルという。
【００１２】
例えば、負荷容量Ｃｌｏａｄ＝１００ｐＦ、昇圧規定電圧Ｖｌｏａｄ＝７Ｖ、昇圧時間Ｔｌｏａｄ≦２．８μｓ、発振回路２０の出力するパルス信号Ｔｏｓの周期Ｔｏｓｃ＝２００ｎｓの場合のリップル幅を求めると以下のようになる。
負荷容量Ｃｌｏａｄ＝（負荷電荷Ｑｌｏａｄ／昇圧規定電圧Ｖｌｏａｄ）＝（昇圧電流Ｉｃｈａｒｇｅ×昇圧時間Ｔｌｏａｄ）／昇圧規定電圧Ｖｌｏａｄより、
昇圧電流Ｉｃｈａｒｇｅ＝（負荷容量Ｃｌｏａｄ×昇圧規定電圧Ｖｌｏａｄ／昇圧時間Ｔｌｏａｄ）＝（１００ｐＦ×７Ｖ／２．８μｓ）＝２５０μＡとなる。
よって、負荷電荷Ｑｌｏａｄ＝（昇圧電流Ｉｃｈａｒｇｅ×昇圧時間Ｔｌｏａｄ）＝（２５０μＡ×２．８μｓ）＝７００ｐＣとなる。
一方、昇圧時間Ｔｌｏａｄ（２．８μｓ）のうち、周期Ｔｏｓｃ（２００ｎｓ）で動作する昇圧回路９３１ａは、１４回（＝２．８μｓ／２００ｎｓ）動作する。昇圧時間Ｔｌｏａｄ（２．８μｓ）を満たすために、チャージポンプ回路９００がパルス信号Ｔｏｓの１周期で出力する電荷量（出力電荷Ｑｐｕｍｐ）は、５０ｐＣ（＝負荷電荷Ｑｌｏａｄ／１４回＝７００ｐＣ／１４回）である必要がある。
【００１３】
出力電荷Ｑｐｕｍｐが５０ｐＣの場合、昇圧後電圧維持状態においてパルス信号Ｔｏｓの１周期あたりの出力電圧Ｖｏｕｔの変化量ΔＶｌｏａｄは、負荷電荷Ｑｌｏａｄ／負荷容量Ｃｌｏａｄ＝５０ｐＣ／１００ｐＦ＝０．５Ｖとなる。このとき、チャージポンプ回路９００は、昇圧規定電圧Ｖｌｏａｄに対して、７．１％のリップル幅を有する電圧を供給する。また、上述の計算過程から分かるように、昇圧時間Ｔｌｏａｄを短くすると、リップル幅が大きくなる。
【００１４】
チャージポンプ回路９００は、昇圧動作状態の期間、すなわち、昇圧開始信号がＬレベルからＨレベルに変化して昇圧動作が開始されてから、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄに到達するまでに要する時間間隔は、昇圧時間として定められ、一般的に短いことが要求される。一方、昇圧後電圧維持状態におけるリップルの幅は、チャージポンプ回路９００が供給する電圧により変化し、また動作する記憶セルなどの回路特性によりリップルの幅が規定され、一般的に、小さいことが要求される。
チャージポンプ回路９００の設計では、昇圧時間を満たすように昇圧部９３が出力する電荷量を定める。ここで、昇圧動作状態の期間を短くするには、パルス信号Ｔｏｓの１周期あたりに昇圧部９３が出力する電荷量を多くする。しかし、パルス信号Ｔｏｓの１周期あたりに昇圧部９３が出力する電荷量を多くすると、昇圧後電圧維持状態におけるリップル幅が大きくなる。このように、昇圧時間を短くすることとリップル幅を小さくすることとは、相反する関係である。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００４−２２２３９６号公報
【特許文献２】特開２００６−４２５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上述のように、短時間のうちに出力電圧Ｖｏｕｔを昇圧規定電圧Ｖｌｏａｄにすることと、リップル幅を小さくするということの両方を共に満たすことは、相反するために難しいという問題がある。
【００１７】
本発明は、上記問題を解決すべくなされたもので、その目的は、昇圧動作状態においては短時間で出力電圧が昇圧規定電圧に達し、昇圧後電圧維持状態においては小さいリップル幅を有するチャージポンプ回路を提供することにある。
【課題を解決するための手段】
【００１８】
上記問題を解決するために、本発明は、予め定められた周期のパルス信号を出力する発振回路と、電圧を昇圧するｎ（ｎ≧１）個の並列に接続された昇圧回路を備え、前記パルス信号が入力されると昇圧された電圧を出力する昇圧部と、前記昇圧部から出力される昇圧された電圧と、予め定められた規定電圧とを比較し、前記昇圧部から出力される電圧が前記規定電圧を超えると、以降の昇圧動作における前記パルス信号一周期あたりの前記昇圧部から出力される電荷量を減少させる制御部と、を有することを特徴とするチャージポンプ回路である。
【００１９】
また、本発明は、上記に記載の発明において、前記ｎ個の昇圧回路は、予め定められた、第１の電圧と第１の電圧より低い第２の電圧とのいずれか一方を出力する電源回路を有し、前記電源回路から出力される電圧を用いて昇圧し、前記制御部は、前記昇圧部から出力される電圧が前記規定電圧を超えると、前記ｎ個の昇圧回路が有する前記電源回路が出力する電圧を前記第１の電圧から前記第２の電圧に切り替えさせ、前記電源回路は、非反転入力端子に予め定められた基準電圧が入力され、反転入力端子には出力電圧を分圧した電圧が入力される第１の増幅器と、非反転入力端子に前記第１の増幅器の出力電圧が入力され、反転入力端子には前記第２の電圧が入力される第２の増幅器と、前記第１の電圧が供給される電源端子と、前記第２の電圧が出力される出力端子に接続され、かつゲート端子が前記第２の増幅器の出力に接続される駆動トランジスタとを有し、前記制御部からの切り替え要求に応じて前記第１の電圧又は前記第２の電圧のいずれかを前記出力端子へ出力することを特徴とする。
【００２０】
また、本発明は、上記に記載の発明において、前記ｎ個の昇圧回路は、前記パルス信号に応じて、相補な第１、第２のクロックを生成するクロック生成回路と、電源ノードと出力ノードとの間に直列に接続される複数の整流素子と、前記複数の整流素子の複数の接続ノードにそれぞれ一端が接続された容量素子と、を有し、前記複数の接続ノードの前記電源ノードから奇数番目の接続ノードに接続される前記容量素子の他端は前記第１のクロック信号を受け、前記複数の接続ノードの前記電源ノードから偶数番目の接続ノードに接続される前記容量素子の他端は前記第２のクロック信号を受け、前記制御部は、前記昇圧部から出力される電圧が前記規定電圧を超えると、前記クロック生成回路の駆動能力を下げることを特徴とする。
【００２１】
また、本発明は、前記制御部は、前記昇圧部から出力される電圧が前記規定電圧を超えると、前記発振回路から出力される前記パルス信号の周波数を下げ、前記昇圧部へ供給することを特徴とする。
【発明の効果】
【００２２】
この発明によれば、昇圧動作状態において、昇圧部が供給する電荷量をチャージポンプ回路に要求される昇圧時間を満たすように設定し、昇圧後電圧維持状態において、昇圧部が供給する電荷量をチャージポンプ回路に要求されるリップル幅を満たすように設定することができる。その結果、チャージポンプ回路は、上述の昇圧時間とリップル幅との相反する要求を満たすことが可能となる。
【図面の簡単な説明】
【００２３】
【図１】第１実施形態に係るチャージポンプ回路の構成を示すブロック図である。
【図２】第１実施形態に係る昇圧回路の構成を示した概略図である。
【図３】第１実施形態に係るチャージポンプ回路の動作を示した波形図である。
【図４】第２実施形態に係るチャージポンプ回路の構成を示すブロック図である。
【図５】第２実施形態に係る昇圧回路の構成を示した概略図である。
【図６】第２実施形態に係るチャージポンプ回路の動作を示した波形図である。
【図７】第３実施形態に係るチャージポンプ回路の構成を示すブロック図である。
【図８】第３実施形態に係る昇圧回路の構成を示した概略図である。
【図９】第３実施形態に係るチャージポンプ回路の動作を示した波形図である。
【図１０】従来例に係るチャージポンプ回路の構成を示すブロック図である。
【図１１】従来例に係る昇圧回路の構成を示した概略図である。
【図１２】従来例に係るチャージポンプ回路の動作を示した波形図である。
【発明を実施するための形態】
【００２４】
（第１実施形態）
以下、本発明の実施形態によるチャージポンプ回路につき、図面を参照して説明する。
図１は、第１実施形態に係るチャージポンプ回路１００の構成を示す概略ブロック図である。この図において、図１０の各部と対応する部分には同一の符号を付し、当該部分の説明を省略する。図示するように、チャージポンプ回路１００は、制御部１０と発振回路２０と昇圧部３０とを具備している。負荷容量Ｃｌｏａｄは、チャージポンプ回路１００の負荷となる容量である。
制御部１０は、外部から入力された昇圧開始信号により動作を開始すると共に、昇圧部３０が出力する出力電圧Ｖｏｕｔを検出して、パルス信号Ｔｏｓを出力するか否か示す動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。また、制御部１０は、昇圧動作状態と昇圧後電圧維持状態とを切り替える昇圧信号Ｃｏｎｔを昇圧部３０に出力する。
発振回路２０は、外部から入力される昇圧開始信号と、制御部１０が出力する動作信号Ｃｏｍｐｏｕｔとに基づいて、パルス信号Ｔｏｓを昇圧部３０に出力する。昇圧部３０は、発振回路２０が出力するパルス信号Ｔｏｓと、制御部１０が出力する昇圧信号Ｃｏｎｔとを用いて昇圧した電圧を出力する。
【００２５】
制御部１０は、基準回路１１、検出回路１２、コンパレータ回路１３、フリップフロップ１４及びインバータ１５を備えている。フリップフロップ１４は、セット・リセット−フリップフロップであり、セット端子Ｓに昇圧開始信号の論理反転信号が入力され、リセット端子Ｒにコンパレータ回路１３から出力される動作信号Ｃｏｍｐｏｕｔが入力され、出力端子Ｑが昇圧部３０に接続されており、昇圧信号Ｃｏｎｔを昇圧部３０に対して出力する。
【００２６】
昇圧部３０は、複数の昇圧回路３１ａ１〜昇圧回路３１ａｎを備えている。昇圧回路３１ａ１〜３１ａｎは、並列に接続され、それぞれに発振回路２０から出力されるパルス信号Ｔｏｓ（パルス信号ｃｋ）が入力され、制御部１０から出力される昇圧信号Ｃｏｎｔ（ゲート信号ｇａｔｅ）が入力される。なお、昇圧回路３１ａ１〜３１ａｎは、同じ構成を有しており、以下、昇圧回路３１ａ１〜３１ａｎのいずれか１個、あるいは、全てを代表して示すときには、昇圧回路３１ａという。
【００２７】
次に、図２は、第１実施形態に係る昇圧回路３１ａの構成を示した概略図である。昇圧回路３１ａは、図示するように、Ｄｉｃｋｓｏｎ方式の電圧を昇圧する回路である。昇圧回路３１ａは、Ｎチャネル型トランジスタ３１１ａ１〜Ｎチャネル型トランジスタ３１１ａｉ、コンデンサ３１２ａ１〜コンデンサ３１２ａｊ、インバータ３１３、インバータ３１４及び電源回路３４から構成される。
Ｎチャネル型トランジスタ３１１ａ１〜３１１ａｉは、ソース及びドレインのいずれか一方とゲートが接続されたダイオード素子として用いられ、順方向に直列接続されている。順方向に直列接続されたＮチャネル型トランジスタ３１１ａ１〜３１１ａｉの最終段であるＮチャネル型トランジスタ３１１ａｉは、ソース及びドレインのうちゲートと接続されていない一方が出力端子Ｐｏｕｔと接続されている。Ｎチャネル型トランジスタ３１１ａ１は、ソース及びドレインのいずれか一方に電源電圧Ｖｄｄが入力され、他方がＮチャネル型トランジスタ３１１ａ２のゲートと接続され、ゲートに電源回路３４の出力端子３４５が接続されている。コンデンサ３１２ａ１〜３１２ａｊは、一端がＮチャネル型トランジスタ３１１ａ１〜３１１ａｉそれぞれの間の接続点に接続され、他端にインバータ３１３、３１４のいずれか一方の出力端が交互に接続される。なお、以下において、Ｎチャネル型トランジスタ３１１ａ１〜３１１ａｉのいずれか１個、あるいは、全てを代表して示すときには、Ｎチャネル型トランジスタ３１１ａという。また、コンデンサ３１２ａ１〜３１２ａｊのいずれか１個、あるいは、全てを代表して示すときには、コンデンサ３１２ａという。
【００２８】
インバータ３１３及びインバータ３１４は、電源端子が電源回路３４の出力端子３４５と接続されている。これにより、インバータ３１３は、入力されるパルス信号ｃｋを反転すると共に、波高値を電源回路３４から入力される電圧に変換（レベルシフト）したパルス信号を出力する。また、インバータ３１４は、インバータ３１３から入力されるパルス信号を反転すると共に、波高値を電源回路３４から入力される電圧に変換（レベルシフト）したパルス信号を出力する。
電源回路３４は、入力されるゲート信号ｇａｔｅの論理レベルにより、電源電圧Ｖｄｄ（第１の電圧）とそれより低い電圧（第２の電圧）とのいずれかを選択して出力する。
【００２９】
また、電源回路３４は、コンパレータ回路３４０、抵抗３４１、抵抗３４２、コンパレータ回路３４３、Ｐチャネル型トランジスタ３４４、インバータ３４６、インバータ３４７、スイッチＳＷ１及びスイッチＳＷ２を有している。コンパレータ回路３４０（第１の増幅器）は、非反転入力端子に基準電圧Ｖｒｅｆ２が入力され、反転入力端子に抵抗３４１及び抵抗３４２の間の接続点Ｊ２の電圧が入力される。接続点Ｊ２の電圧は、コンパレータ回路３４０とコンパレータ回路３４３との接続点Ｊ３の電圧を、抵抗３４１及び抵抗３４２により分圧した電圧である。コンパレータ回路３４３（第２の増幅器）は、非反転入力端子にコンパレータ回路３４０の接続点Ｊ３の電圧が入力され、反転入力端子に接続点Ｊ１の電圧が入力され、出力電圧がＰチャネル型トランジスタ３４４のゲート電圧となる。Ｐチャネル型トランジスタ３４４は、ソース及びドレインのいずれか一方に電源電圧Ｖｄｄが印加され、他方に接続点Ｊ１の電圧が印加される。
ここで、抵抗３４１、抵抗３４２の抵抗値を、それぞれＲｘ、Ｒｙとすると、分圧電圧（接続点Ｊ２の電圧）は、接続点Ｊ３の電圧×Ｒｙ／（Ｒｘ＋Ｒｙ）となる。コンパレータ回路３４０は、非反転入力端子及び反転入力端子の電圧が等しくなるように、出力電圧（接続点Ｊ３の電圧）を決定するので、接続点Ｊ３の電圧＝基準電圧Ｖｒｅｆ２×（Ｒｘ＋Ｒｙ）／Ｒｙとなる。また、コンパレータ回路３４３も、非反転入力端子及び反転入力端子の電圧が等しくなるように、出力電圧（Ｐチャネル型トランジスタ３４４のゲート電圧）を決定するので、接続点Ｊ１の電圧＝基準電圧Ｖｒｅｆ２×（Ｒｘ＋Ｒｙ）／Ｒｙとなる。
スイッチＳＷ１は、一端に電源電圧Ｖｄｄが入力され、他端に出力端子３４５の電圧が入力される。スイッチＳＷ２は、一端に接続点Ｊ１の電圧が入力され、他端に出力端子３４５の電圧が入力される。スイッチＳＷ１及びスイッチＳＷ２は、インバータ３４６、インバータ３４７、及び入力されるゲート信号ｇａｔｅの論理レベルにより切り替えられる。ゲート信号ｇａｔｅがＬレベルのとき、スイッチＳＷ２がオン、スイッチＳＷ１がオフし、ゲート信号ｇａｔｅがＨレベルのとき、スイッチＳＷ２がオフ、スイッチＳＷ１がオンする。すなわち、電源回路３４は、Ｈレベルのゲート信号ｇａｔｅが入力されると、出力端子３４５へ電源電圧Ｖｄｄ（第１の電圧）を出力する。また、Ｌレベルのゲート信号ｇａｔｅが入力されると、Ｖｒｅｆ２×（Ｒｘ＋Ｒｙ）／Ｒｙの電圧（降圧電圧Ｖｒｒ：第２の電圧）を出力する。
【００３０】
上述のように構成された昇圧回路３１ａにおいては、入力されるゲート信号ｇａｔｅがＨレベルの場合、入力されるパルス信号ｃｋの電圧が電源電圧Ｖｄｄと接地電圧の間で変化するたびに、インバータ３１３は接続点ＪＩ１の電圧を、接地電圧と電源電圧Ｖｄｄの間で変化させる。また、インバータ３１４は、接続点ＪＩ１の電圧を反転させ、電源電圧Ｖｄｄと接地電圧の間で出力電圧を変化させる。これにより、Ｎチャネル型トランジスタ３１１ａ（ダイオード素子）を１つ介して隣接するコンデンサ３１２ａの間で蓄積された電荷が移動する。また、電荷が移動するたびに、Ｎチャネル型トランジスタ３１１ａの各接続点の電圧は、流入される電荷により電源電圧Ｖｄｄ分ずつ加算され昇圧される。
また、昇圧回路３１ａにおいては、入力されるゲート信号ｇａｔｅがＬレベルの場合、入力されるパルス信号ｃｋの電圧が電源電圧Ｖｄｄと接地電圧の間で変化するたびに、インバータ３１３は接続点ＪＩ１の電圧を、接地電圧と降圧電圧Ｖｒｒの間で変化させる。また、インバータ３１４は、接続点ＪＩ１の電圧を反転させ、降圧電圧Ｖｒｒと接地電圧の間で出力電圧を変化させる。これにより、Ｎチャネル型トランジスタ３１１を１つ介して隣接するコンデンサ３１２ａの間で蓄積された電荷が移動する。また、電荷が移動するたびに、Ｎチャネル型トランジスタ３１１ａの各接続点の電圧は、流入される電荷により降圧電圧Ｖｒｒ分ずつ加算され昇圧される。
【００３１】
次に、チャージポンプ回路１００の動作を説明する。図３は、第１実施形態に係るチャージポンプ回路１００の動作を示した波形図である。横軸方向は、時間を示し、縦軸方向は、それぞれの信号の電圧（レベル）を示す。
【００３２】
図示するように、時刻ｔ０において、検出回路１２は、出力電圧Ｖｏｕｔが０Ｖであるのに応じた検出電圧Ｖａを出力する。コンパレータ回路１３は、昇圧開始信号がＬ（Ｌｏｗ）レベルからＨ（Ｈｉｇｈ）レベルに変化すると、検出回路１２が出力した検出電圧Ｖａと、基準回路１１から出力される基準電圧Ｖｒｅｆとを比較することにより、検出電圧Ｖａが基準電圧Ｖｒｅｆより低いことを検出して、パルス信号Ｔｏｓの出力を示すＬレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。フリップフロップ１４は、昇圧開始信号がＬレベルからＨレベルに遷移したのに応じてセット状態となり、出力端子ＱからＨレベルの昇圧信号Ｃｏｎｔを出力する。
発振回路２０は、コンパレータ回路１３から出力されたＬレベルの動作信号Ｃｏｍｐｏｕｔと昇圧開始信号のＨレベルに応じて、一定周期のパルス信号Ｔｏｓを出力する。このとき、昇圧回路３１ａ１〜３１ａｉは、パルス信号Ｔｏｓ（パルス信号ｃｋ）が入力される。
【００３３】
昇圧部３０に備えられた昇圧回路３１ａにおいては、発振回路２０から出力されたパルス信号Ｔｏｓにより昇圧が行われて、チャージポンプ回路１００の出力電圧Ｖｏｕｔが上昇する。ここで、昇圧回路３１ａでは、入力される昇圧信号ＣｏｎｔがＨレベルであるので、入力されるパルス信号Ｔｏｓの電圧が電源電圧Ｖｄｄと接地電圧の間で変化するたびに、インバータ３１３は接続点ＪＩ１の電圧を、接地電圧と電源電圧Ｖｄｄの間で変化させる。また、インバータ３１４は、接続点ＪＩ１の電圧を反転させ、電源電圧Ｖｄｄと接地電圧の間で出力電圧を変化させる。これにより、Ｎチャネル型トランジスタ３１１ａを１つ介して隣接するコンデンサ３１２ａの間で蓄積された電荷が移動する。また、電荷が移動するたびに、Ｎチャネル型トランジスタ３１１ａの接続点の電圧は、流入される電荷により電源電圧Ｖｄｄ分ずつ加算され昇圧される。そして、出力電圧Ｖｏｕｔが上昇し、これに伴い検出回路１２の検出電圧Ｖａも上昇する。
【００３４】
時刻ｔ１において、チャージポンプ回路１００の出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄ（規定電圧）より高くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより高くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより高いことを検出して、Ｈレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。フリップフロップ１４は、動作信号ＣｏｍｐｏｕｔがＬレベルからＨレベルに遷移したのに応じて、リセット状態に変化して、出力端子ＱからＬレベルの昇圧信号Ｃｏｎｔを出力する。
発振回路２０は、Ｈレベルの動作信号Ｃｏｍｐｏｕｔが入力されると、Ｌレベルのパルス信号Ｔｏｓを昇圧回路３１ａに出力する。昇圧回路３１ａは、入力されるパルス信号ＴｏｓがＬレベルの状態を維持するので、昇圧動作を停止する。昇圧回路３１ａが、昇圧動作を停止すると、検出回路１２などのＤＣ電流パスにより、負荷容量Ｃｌｏａｄに蓄積された電荷がリークして、出力電圧Ｖｏｕｔが徐々に低下する。
また、昇圧回路３１ａにおいては、入力される昇圧信号ＣｏｎｔがＬレベルとなるので、電源回路３４のスイッチＳＷ１がオフし、スイッチＳＷ２がオンする。これにより、インバータ３１３及びインバータ３１４の電源電圧は降圧電圧Ｖｒｒとなる。
【００３５】
時刻ｔ２において、チャージポンプ回路１００の出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄより低くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより低くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより低いことを検出して、Ｌレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。発振回路２０は、コンパレータ回路１３から出力されたＬレベルの動作信号Ｃｏｍｐｏｕｔに応じて、一定周期のパルス信号Ｔｏｓを出力する。このとき、昇圧回路３１ａにおいては、入力される昇圧信号ＣｏｎｔがＬレベルであるので、入力されるパルス信号Ｔｏｓの電圧が電源電圧Ｖｄｄと接地電圧の間で変化するたびに、インバータ３１３は接続点ＪＩ１の電圧を、接地電圧と降圧電圧Ｖｒｒの間で変化させる。また、インバータ３１４は、接続点ＪＩ１の電圧を反転させ、降圧電圧Ｖｒｒと接地電圧の間で出力電圧を変化させる。これにより、Ｎチャネル型トランジスタ３１１を１つ介して隣接するコンデンサ３１２ａの間で蓄積された電荷が移動する。また、電荷が移動するたびに、Ｎチャネル型トランジスタ３１１ａの接続点の電圧は、流入される電荷により降圧電圧Ｖｒｒ分ずつ加算され昇圧される。
しかし、出力電圧Ｖｏｕｔの上昇は、昇圧部３０から出力される電荷がＶｒｒ／Ｖｄｄとなるため、昇圧動作状態に比べ緩やかな上昇となる。また、出力電圧Ｖｏｕｔの緩やかな上昇に伴い、検出電圧Ｖａも緩やかに上昇する。
【００３６】
時刻ｔ３において、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄより高くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより高くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより高いことを検出して、Ｈレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。発振回路２０は、Ｈレベルの動作信号Ｃｏｍｐｏｕｔが入力されると、Ｌレベルのパルス信号Ｔｏｓを昇圧回路３１ａに出力する。昇圧回路３１ａは、入力されるパルス信号ＴｏｓがＬレベルの状態を維持するので、昇圧動作を停止する。昇圧回路３１ａが昇圧動作を停止することにより、検出回路１２などのＤＣ電流パスにより、負荷容量Ｃｌｏａｄに蓄積された電荷がリークして、出力電圧Ｖｏｕｔが徐々に低下する。
【００３７】
以降、上述した時刻ｔ１より時刻ｔ３までの動作が繰り返される。上述のように、チャージポンプ回路１００は、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄを含む範囲で変化し、負荷容量Ｃｌｏａｄに電荷を供給する。
上述したように、チャージポンプ回路１００は、昇圧後電圧維持状態において昇圧回路３１ａが昇圧に用いる電圧を、昇圧動作状態に対して（Ｖｒｒ／Ｖｄｄ）倍にすることで、負荷容量Ｃｌｏａｄに出力される電荷量を、昇圧動作状態の（Ｖｒｒ／Ｖｄｄ）倍にする。これにより、昇圧後電圧維持状態において発生するリップルの幅を小さくすることができる。
【００３８】
このような構成を用いることで、昇圧動作状態における昇圧時間の要求を満たすために、パルス信号Ｔｏｓの１周期あたりに昇圧部３０が出力する電荷量を増やしても、昇圧後電圧維持状態における昇圧部３０が出力するパルス信号Ｔｏｓの１周期あたり電荷量を、昇圧動作状態の（Ｖｒｒ／Ｖｄｄ）倍に減らすことが可能となり、昇圧後電圧維持状態において、出力電圧Ｖｏｕｔの昇圧規定電圧Ｖｌｏａｄを越える分の電圧値を小さいものとすることができる。例えば、上述した昇圧後電圧維持状態において電荷量を減らさない場合（従来技術）との比較を行うと次のようになる。上述の従来技術においては、負荷容量Ｃｌｏａｄ＝１００ｐＦ、昇圧規定電圧Ｖｌｏａｄ＝７Ｖ、昇圧時間Ｔｌｏａｄ≦２．８μｓ、発振回路２０の出力するパルス信号Ｔｏｓの周期Ｔｏｓｃ＝２００ｎｓの場合、リップル幅が０．５Ｖであると述べた。この場合、昇圧規定電圧Ｖｌｏａｄを越える電圧は０．４９Ｖであった。第１実施形態のチャージポンプ回路１００を同一条件でシミュレーションにより算出したところ（Ｖｄｄ＝３．９Ｖ、Ｖｒｒ＝３．０Ｖ）、昇圧規定電圧Ｖｌｏａｄを越える電圧は０．２０Ｖとなり、従来技術に比べて約６０％の振幅改善効果を示した。
【００３９】
なお、チャージポンプ回路１００は、抵抗３４１、抵抗３４２の分圧比により、昇圧後電圧維持状態における出力する電荷量を変更することができる。これにより、チャージポンプ回路１００は、第１の実施形態に比べ細やかなリップル幅の調整を行うことが可能である。
また、電源回路３４を増幅器２段からなる構成としたため、電源電圧（第１の電圧）の電圧変動に対する影響を少ないものとすることができる。すなわち、コンパレータ回路３４３の非反転入力端子に、電源電圧と接地電圧の間に直列接続された抵抗３４１及び抵抗３４２から構成される分圧回路の分圧電圧を直接入力する構成とした場合、電源電圧Ｖｄｄの変動の影響が分圧回路の分圧ノード（抵抗の接続点）を介して、降圧電圧Ｖｒｒに伝わる。しかし、本実施形態における電源回路３４においては、コンパレータ回路３４３の非反転入力端子には、コンパレータ回路３４０の出力電圧が入力される構成とし、分圧回路はコンパレータ回路３４０の出力と接地端子の間に設ける構成としている。そのため、分圧回路の分圧電圧（接続点Ｊ２の電圧）はＶｄｄの電圧変動の影響を受けないため、電源電圧Ｖｄｄの電圧変動による降圧電圧Ｖｒｒの電圧変動を少なくすることができる。
【００４０】
（第２実施形態）
図４は、第２実施形態に係るチャージポンプ回路２００の構成を示す概略ブロック図である。この図において、図１の各部と対応する部分には同一の符号を付し、当該部分の説明を省略する。図示するように、チャージポンプ回路２００は、制御部１０ａと発振回路２０と昇圧部４０とを具備している。負荷容量Ｃｌｏａｄは、チャージポンプ回路２００の負荷となる容量である。
制御部１０ａは、外部から入力された昇圧開始信号により動作を開始すると共に、昇圧部４０が出力する出力電圧Ｖｏｕｔを検出して、パルス信号Ｔｏｓを出力するか否か示す動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。また、制御部１０ａは、昇圧動作状態と昇圧後電圧維持状態とを切り替える昇圧信号Ｃｏｎｔを昇圧部４０に出力する。
発振回路２０は、外部から入力される昇圧開始信号と、制御部１０ａが出力する動作信号Ｃｏｍｐｏｕｔとに基づいて、パルス信号Ｔｏｓを昇圧部４０に出力する。昇圧部４０は、発振回路２０が出力するパルス信号Ｔｏｓと、制御部１０ａが出力する昇圧信号Ｃｏｎｔとを用いて昇圧した電圧を出力する。
【００４１】
制御部１０ａは、基準回路１１、検出回路１２、コンパレータ回路１３、フリップフロップ１４及びインバータ１５を備えている。フリップフロップ１４は、セット・リセット−フリップフロップであり、セット端子Ｓに昇圧開始信号の論理反転信号が入力され、リセット端子Ｒにコンパレータ回路１３から出力される動作信号Ｃｏｍｐｏｕｔが入力され、出力端子Ｑが昇圧部４０に接続されており、昇圧信号Ｃｏｎｔを昇圧部４０に対して出力する。
【００４２】
昇圧部４０は、複数の昇圧回路４１ａ１〜昇圧回路４１ａｎを備えている。昇圧回路４１ａ１〜４１ａｎは、並列に接続され、それぞれに発振回路２０から出力されるパルス信号Ｔｏｓ（パルス信号ｃｋ）、制御部１０ａから出力される昇圧信号Ｃｏｎｔ（ゲート信号ｇａｔｅ）が入力される。なお、昇圧回路４１ａ１〜４１ａｎは、同じ構成を有しており、以下、昇圧回路４１ａ１〜４１ａｎのいずれか１個、あるいは、全てを代表して示すときには、昇圧回路４１ａという。
【００４３】
次に、図５は、第２実施形態に係る昇圧回路４１ａの構成を示した概略図である。昇圧回路４１ａは、図示するように、Ｄｉｃｋｓｏｎ方式の電圧を昇圧する回路である。昇圧回路４１ａは、電源電圧Ｖｄｄが供給される電源端子と出力端子Ｐｏｕｔとの間に順方向に直列接続されたｉ個のＮチャネル型トランジスタ３１１ａ１〜Ｎチャネル型トランジスタ３１１ａｉ、Ｎチャネル型トランジスタ３１１ａ１〜３１１ａｉそれぞれの間の接続点に一端が接続されたコンデンサ３１２ａ１〜コンデンサ３１２ａｊ、インバータ３１５、インバータ３１６、インバータ３１７、インバータ３１８、スイッチＳＷ３及びスイッチＳＷ４から構成される。Ｎチャネル型トランジスタ３１１ａ１〜３１１ａｉは、ソース及びドレインのいずれか一方とゲートとが接続されて、ダイオード素子として用いられている。
【００４４】
順方向に直列接続されたＮチャネル型トランジスタ３１１ａ１〜３１１ａｉの初段のＮチャネル型トランジスタ３１１ａ１は、アノードに電源電圧Ｖｄｄが供給される。また、順方向に直列接続されたＮチャネル型トランジスタ３１１ａ１〜３１１ａｉの最終段（Ｎチャネル型トランジスタ３１１ａｉ）のカソードから昇圧された電圧が出力される。コンデンサ３１２ａ１〜３１２ａｊの他端それぞれには、インバータ３１５及びインバータ３１６、或いはインバータ３１５のみが出力するパルス信号ｃｋを反転した信号と、インバータ３１７及びインバータ３１８、或いはインバータ３１８のみが出力するパルス信号ｃｋと同相の信号とが交互に入力される。
スイッチＳＷ３は、一端にインバータ３１６の出力電圧が入力され、他端に接続点ＪＩ２の電圧（インバータ３１５の出力電圧）が入力される。また、スイッチＳＷ４は、一端にインバータ３１８の出力電圧が入力され、他端に接続点ＪＩ２ａの電圧（インバータ３１７の出力電圧）が入力される。スイッチＳＷ３及びスイッチＳＷ４は、入力される昇圧信号Ｃｏｎｔの論理レベルにより切り替えられる。昇圧信号ＣｏｎｔがＬレベルのとき、スイッチＳＷ３、スイッチＳＷ４はいずれもオフし、昇圧信号ＣｏｎｔがＨレベルのとき、スイッチＳＷ３、スイッチＳＷ４はいずれもオンする。
【００４５】
すなわち、順方向に直列接続されたＮチャネル型トランジスタ３１１ａ１〜３１１ａｉの接続ノードのうちの奇数番目の接続ノードに接続される容量素子（コンデンサ３１２ａ１、３１２ａ３…）の他端は、Ｈレベルの昇圧信号Ｃｏｎｔが入力されると、インバータ３１５及びインバータ３１６により、パルス信号ｃｋを反転した信号が入力される。また、偶数番目の接続ノードに接続される容量素子（コンデンサ３１２ａ２、３１２ａ４…）の他端は、インバータ３１７及びインバータ３１８により、パルス信号ｃｋと同相の信号が入力される。
一方、順方向に直列接続されたＮチャネル型トランジスタ３１１ａ１〜３１１ａｉの接続ノードのうちの奇数番目の接続ノードに接続される容量素子（コンデンサ３１２ａ１、３１２ａ３…）の他端は、Ｌレベルの昇圧信号Ｃｏｎｔが入力されると、インバータ３１５のみにより、パルス信号ｃｋを反転した信号が入力される。また、偶数番目の接続ノードに接続される容量素子（コンデンサ３１２ａ２、３１２ａ４…）の他端は、インバータ３１７のみにより、パルス信号ｃｋと同相の信号が入力される。従って、スイッチＳＷ３及びスイッチＳＷ４がオフする場合、コンデンサ３１２ａ１〜３１２ａｊの他端を駆動するインバータの駆動能力は、スイッチＳＷ３及びスイッチＳＷ４がオンする場合に比べて、下がった状態となる。これにより、接続点ＪＩ２及び接続点ＪＩ２ａの電圧変化は緩やかになり、Ｎチャネル型トランジスタ３１１ａ１〜３１１ａｉの接続ノード間における蓄積された電荷の移動速度は遅くなる。
【００４６】
上述のように構成された昇圧回路３１ａにおいては、入力されるゲート信号ｇａｔｅがＨレベルの場合、入力されるパルス信号ｃｋの電圧が電源電圧Ｖｄｄと接地電圧の間で変化するたびに、インバータ３１５及びインバータ３１６は、接続点ＪＩ２の電圧を、接地電圧と電源電圧Ｖｄｄの間で変化させる。また、インバータ３１７及びインバータ３１８は、接続点ＪＩ２の電圧を反転させ、接続点ＪＩ２ａの電圧を電源電圧Ｖｄｄと接地電圧の間で出力電圧を変化させる。これにより、Ｎチャネル型トランジスタ３１１ａを１つ介して隣接するコンデンサ３１２ａの間で蓄積された電荷が移動する。また、電荷が移動するたびに、Ｎチャネル型トランジスタ３１１ａの接続点の電圧は、流入される電荷により電源電圧Ｖｄｄ分ずつ加算され昇圧される。
また、昇圧回路３１ａにおいては、入力されるゲート信号ｇａｔｅがＬレベルの場合、入力されるパルス信号ｃｋの電圧が電源電圧Ｖｄｄと接地電圧の間で変化するたびに、インバータ３１５のみが、接続点ＪＩ２の電圧を、接地電圧と電源電圧Ｖｄｄの間で変化させる。また、インバータ３１７のみが、接続点ＪＩ２の電圧を反転させ、接続点ＪＩ２ａの電圧を電源電圧Ｖｄｄと接地電圧の間で出力電圧を変化させる。これにより、Ｎチャネル型トランジスタ３１１ａを１つ介して隣接するコンデンサ３１２ａの間で蓄積された電荷が移動するが、Ｈレベルの昇圧信号Ｃｏｎｔが入力される場合に比べて、コンデンサを駆動するインバータの駆動能力が下がるため、コンデンサ間の電荷の移動速度が遅くなり、加算される電圧が緩やかに上昇することとなる。また、電荷が移動するたびに、Ｎチャネル型トランジスタ３１１ａの接続点の電圧は、流入される電荷により電源電圧Ｖｄｄ分ずつ加算され昇圧される。これにより、Ｎチャネル型トランジスタ３１１ａｉのカソード（出力端子Ｐｏｕｔ）から出力される昇圧された電圧も緩やかに上昇することとなる。
【００４７】
次に、チャージポンプ回路２００の動作を説明する。図６は、第２実施形態に係るチャージポンプ回路２００の動作を示した波形図である。横軸方向は、時間を示し、縦軸方向は、それぞれの信号の電圧（レベル）を示す。
【００４８】
図示するように、時刻ｔ０において、検出回路１２は、出力電圧Ｖｏｕｔが０Ｖであるのに応じた検出電圧Ｖａを出力する。コンパレータ回路１３は、昇圧開始信号がＬ（Ｌｏｗ）レベルからＨ（Ｈｉｇｈ）レベルに変化すると、検出回路１２が出力した検出電圧Ｖａと、基準回路１１から出力される基準電圧Ｖｒｅｆとを比較することにより、検出電圧Ｖａが基準電圧Ｖｒｅｆより低いことを検出して、パルス信号Ｔｏｓの出力を示すＬレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。フリップフロップ１４は、昇圧開始信号がＬレベルからＨレベルに遷移したのに応じてセット状態となり、出力端子ＱからＨレベルの昇圧信号Ｃｏｎｔを出力する。
発振回路２０は、コンパレータ回路１３から出力されたＬレベルの動作信号Ｃｏｍｐｏｕｔと昇圧開始信号のＨレベルに応じて、一定周期のパルス信号Ｔｏｓを出力する。このとき、昇圧回路４１ａ１〜４１ａｉは、パルス信号Ｔｏｓ（パルス信号ｃｋ）が入力される。
昇圧部４０に備えられた昇圧回路４１ａでは、発振回路２０から出力されたパルス信号ｃｋ（パルス信号Ｔｏｓ）により昇圧が行われて、チャージポンプ回路２００の出力電圧Ｖｏｕｔが上昇する。ここで、昇圧回路４１ａでは、入力される昇圧信号ＣｏｎｔがＨレベルであるので、インバータ３１５及びインバータ３１６は、接続点ＪＩ２の電圧を、接地電圧と電源電圧Ｖｄｄの間で変化させる。また、インバータ３１７及びインバータ３１８は、接続点ＪＩ２の電圧を反転させ、接続点ＪＩ２ａの電圧を電源電圧Ｖｄｄと接地電圧の間で出力電圧を変化させる。これにより、Ｎチャネル型トランジスタ３１１ａを１つ介して隣接するコンデンサ３１２ａの間で蓄積された電荷が移動する。また、電荷が移動するたびに、Ｎチャネル型トランジスタ３１１ａの接続点の電圧は、流入される電荷により電源電圧Ｖｄｄ分ずつ加算され昇圧される。そして、出力電圧Ｖｏｕｔが上昇し、これに伴い検出回路１２の検出電圧Ｖａも上昇する。
【００４９】
時刻ｔ１において、チャージポンプ回路２００の出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄ（規定電圧）より高くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより高くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより高いことを検出して、Ｈレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。フリップフロップ１４は、動作信号ＣｏｍｐｏｕｔがＬレベルからＨレベルに遷移したのに応じて、リセット状態に変化して、出力端子ＱからＬレベルの昇圧信号Ｃｏｎｔを出力する。
発振回路２０は、Ｈレベルの動作信号Ｃｏｍｐｏｕｔが入力されると、Ｌレベルのパルス信号Ｔｏｓを昇圧回路４１ａに出力する。昇圧回路４１ａは、入力されるパルス信号ＴｏｓがＬレベルの状態を維持するので、昇圧動作を停止する。昇圧回路４１ａが、昇圧動作を停止すると、検出回路１２などのＤＣ電流パスにより、負荷容量Ｃｌｏａｄに蓄積された電荷がリークして、出力電圧Ｖｏｕｔが徐々に低下する。
また、昇圧回路４１ａにおいては、入力される昇圧信号ＣｏｎｔがＬレベルとなるので、スイッチＳＷ３及びスイッチＳＷ４がオフし、接続点ＪＩ２にはインバータ３１５のみが、接続点ＪＩ２ａにはインバータ３１６のみが接続される。すなわち、クロック生成回路の駆動能力が昇圧動作状態に比べて下がることとなる。
【００５０】
時刻ｔ２において、チャージポンプ回路２００の出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄより低くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより低くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより低いことを検出して、Ｌレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。発振回路２０は、コンパレータ回路１３から出力されたＬレベルの動作信号Ｃｏｍｐｏｕｔに応じて、一定周期のパルス信号ｃｋ（パルス信号Ｔｏｓ）を出力する。このとき、昇圧回路４１ａでは、入力される昇圧信号ＣｏｎｔがＬレベルであるので、入力されるゲート信号ｇａｔｅがＬレベルの場合、入力されるパルス信号ｃｋの電圧が電源電圧Ｖｄｄと接地電圧の間で変化するたびに、インバータ３１５のみが、接続点ＪＩ２の電圧を、接地電圧と電源電圧Ｖｄｄの間で変化させる。また、インバータ３１７のみが、接続点ＪＩ２の電圧を反転させ、接続点ＪＩ２ａの電圧を電源電圧Ｖｄｄと接地電圧の間で出力電圧を変化させる。すなわち、クロック生成回路の駆動能力を下げることで、接続点ＪＩ２及びＪＩ２ａの電圧変化を、図６に示すように昇圧動作状態に比べて緩やかなものとする。これにより、Ｎチャネル型トランジスタ３１１ａを１つ介して隣接するコンデンサ３１２ａの間で蓄積された電荷が移動するが、Ｈレベルの昇圧信号Ｃｏｎｔが入力される場合に比べて、コンデンサ間の電荷の移動速度が遅くなり、加算される電圧が緩やかに上昇することとなる。また、電荷が移動するたびに、Ｎチャネル型トランジスタ３１１ａの接続点の電圧は、流入される電荷により電源電圧Ｖｄｄ分ずつ加算され昇圧されるが、その電圧変化も緩やかなものとなる。これにより、Ｎチャネル型トランジスタ３１１ａｉのカソード（出力端子Ｐｏｕｔ）から出力される昇圧された電圧も緩やかに上昇することとなる。
【００５１】
時刻ｔ３において、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄより高くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより高くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより高いことを検出して、Ｈレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。発振回路２０は、Ｈレベルの動作信号Ｃｏｍｐｏｕｔが入力されると、Ｌレベルのパルス信号Ｔｏｓを昇圧回路４１ａに出力する。昇圧回路４１ａは、入力されるパルス信号ＴｏｓがＬレベルの状態を維持するので、昇圧動作を停止する。昇圧を停止すると、検出回路１２などのＤＣ電流パスにより、負荷容量Ｃｌｏａｄに蓄積された電荷がリークして、出力電圧Ｖｏｕｔが徐々に低下する。
【００５２】
以降、上述した時刻ｔ１より時刻ｔ３までの動作が繰り返される。上述のように、チャージポンプ回路２００は、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄを含む範囲で変化し、負荷容量Ｃｌｏａｄに電荷を供給する。
上述したように、チャージポンプ回路２００は、昇圧後電圧維持状態において昇圧回路４１ａが昇圧に用いるコンデンサを駆動するクロック生成回路の駆動能力を下げることで、負荷容量Ｃｌｏａｄに出力される電荷量を下げる。これにより、昇圧後電圧維持状態において発生するリップルの幅を小さくすることができる。
【００５３】
このような構成を用いることで、昇圧動作状態における昇圧時間の要求を満たすため、パルス信号Ｔｏｓの１周期あたりに昇圧部４０が出力する電荷量を増やしても、昇圧後電圧維持状態における昇圧部４０が出力するパルス信号Ｔｏｓの１周期あたり電荷量を、昇圧動作状態の電荷量に比べて減らすことが可能となり、昇圧後電圧維持状態において、出力電圧Ｖｏｕｔの昇圧規定電圧Ｖｌｏａｄを越える分の電圧値を小さいものとすることができる。例えば、第１実施形態と同様に、第２実施形態のチャージポンプ回路２００を同一条件でシミュレーションにより算出したところ（インバータ駆動能力を下げるためインバータ回路のチャンネル幅Ｗを１／２倍にした）、昇圧規定電圧Ｖｌｏａｄを越える電圧は０．３０Ｖとなり、従来技術に比べて約３９％の振幅改善効果を示した。
【００５４】
なお、チャージポンプ回路２００は、クロック生成回路を構成するインバータの駆動能力の比率を適宜変えることで、インバータ昇圧後電圧維持状態における出力する電荷量を変更することができる。例えば、トランジスタのゲート幅（Ｗ）とゲート長（Ｌ）との比率Ｗ／Ｌを、インバータ３１６とインバータ３１５との間、インバータ３１８とインバータ３１７との間の各々においてｍ：ｎとし、クロック生成回路の駆動力を、昇圧動作状態と昇圧後電圧維持状態で（ｍ＋ｎ）：ｎとすることで、細やかなリップル幅の調整を行うことが可能である。
【００５５】
（第３実施形態）
図７は、第３実施形態に係るチャージポンプ回路３００の構成を示す概略ブロック図である。この図において、図１の各部と対応する部分には同一の符号を付し、当該部分の説明を省略する。図示するように、チャージポンプ回路３００は、制御部１０ｂと発振回路２０と昇圧部５０とを具備している。負荷容量Ｃｌｏａｄは、チャージポンプ回路３００の負荷となる容量である。
制御部１０ｂは、外部から入力された昇圧開始信号により動作を開始すると共に、昇圧部５０が出力する出力電圧Ｖｏｕｔを検出して、パルス信号Ｔｏｓを出力するか否か示す動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。
発振回路２０は、外部から入力される昇圧開始信号と、制御部１０ｂが出力する動作信号Ｃｏｍｐｏｕｔとに基づいて、パルス信号Ｔｏｓを分周回路２１等に出力する。
【００５６】
制御部１０ｂは、基準回路１１、検出回路１２、コンパレータ回路１３、フリップフロップ１４、インバータ１５、分周回路２１、ＮＡＮＤ回路２２、ＮＡＮＤ回路２３、インバータ２４及びＮＡＮＤ回路２５を備えている。フリップフロップ１４は、セット・リセット−フリップフロップであり、セット端子Ｓに昇圧開始信号の論理反転信号が入力され、リセット端子Ｒにコンパレータ回路１３から出力される動作信号Ｃｏｍｐｏｕｔが入力され、出力端子Ｑが分周回路２１、ＮＡＮＤ回路２２及びインバータ２４に接続されており、昇圧信号Ｃｏｎｔをこれらの回路に対して出力する。分周回路２１は、昇圧信号Ｃｏｎｔの論理レベルに応じて、パルス信号Ｔｏｓの周波数を下げたパルス信号ＴｏｓＨＬＦをＮＡＮＤ回路２３に対して出力する。すなわち、分周回路２１、ＮＡＮＤ回路２２、ＮＡＮＤ回路２３、インバータ２４及びＮＡＮＤ回路２５から構成される回路は、昇圧信号Ｃｏｎｔの論理レベルがＨレベルの場合、パルス信号Ｔｏｓと同一周波数のパルス信号Ｔｏｓ２を出力し、昇圧信号Ｃｏｎｔの論理レベルがＬレベルの場合、パルス信号Ｔｏｓを低周波数化したパルス信号Ｔｏｓ２を昇圧部５０に出力する。
【００５７】
昇圧部５０は、ＮＡＮＤ回路２５が出力するパルス信号Ｔｏｓ２を用いて昇圧した電圧を出力する。
昇圧部５０は、複数の昇圧回路５１ａ１〜昇圧回路５１ａｎを備えている。昇圧回路５１ａ１〜５１ａｎは、並列に接続され、それぞれに制御部１０ｂから出力されるパルス信号Ｔｏｓ２（パルス信号ｃｋ）が入力される。なお、昇圧回路５１ａ１〜５１ａｎは、同じ構成を有しており、以下、昇圧回路５１ａ１〜５１ａｎのいずれか１個、あるいは、全てを代表して示すときには、昇圧回路５１ａという。
【００５８】
次に、図８は、第３実施形態に係る昇圧回路５１ａの構成を示した概略図である。昇圧回路５１ａは、図示するように、Ｄｉｃｋｓｏｎ方式の電圧を昇圧する回路である。昇圧回路５１ａは、電源電圧Ｖｄｄが供給される電源端子と出力端子Ｐｏｕｔとの間に、順方向に直列接続されたｉ個のＮチャネル型トランジスタ３１１ａ１〜Ｎチャネル型トランジスタ３１１ａｉ、Ｎチャネル型トランジスタ３１１ａ１〜３１１ａｉそれぞれの間の接続点に一端が接続されたコンデンサ３１２ａ１〜コンデンサ３１２ａｊから構成される。Ｎチャネル型トランジスタ３１１ａ１〜３１１ａｉは、ソース及びドレインのいずれか一方とゲートとが接続されて、ダイオード素子として用いられている。
順方向に直列接続されたＮチャネル型トランジスタ３１１ａ１〜３１１ａｉの初段のＮチャネル型トランジスタ３１１ａ１は、アノードに電源電圧Ｖｄｄが供給される。また、順方向に直列接続されたＮチャネル型トランジスタ３１１ａ１〜３１１ａｉの最終段（Ｎチャネル型トランジスタ３１１ａｉ）のカソードから昇圧された電圧が出力される。コンデンサ３１２ａ１〜３１２ａｊの他端それぞれには、インバータ３１９が出力するパルス信号ｃｋを反転した信号と、インバータ３１９、３２０を介したパルス信号ｃｋと同相の信号とが交互に入力される。
【００５９】
上述のように構成された昇圧回路５１ａにおいては、上述の昇圧信号Ｃｏｎｔの論理レベルがＨレベルの場合、入力されるパルス信号ｃｋの電圧が電源電圧Ｖｄｄと接地電圧の間で変化するたびに、インバータ３１９は接続点ＪＩ３の電圧を、接地電圧と電源電圧Ｖｄｄの間で変化させる。また、インバータ３２０は、接続点ＪＩ３の電圧を反転させ、電源電圧Ｖｄｄと接地電圧の間で出力電圧を変化させる。これにより、Ｎチャネル型トランジスタ３１１ａを１つ介して隣接するコンデンサ３１２ａの間で蓄積された電荷が移動する。また、電荷が移動するたびに、Ｎチャネル型トランジスタ３１１ａの接続点の電圧は、流入される電荷により電源電圧Ｖｄｄ分ずつ加算され昇圧される。
また、昇圧回路５１ａにおいては、上述の昇圧信号Ｃｏｎｔの論理レベルがＬレベルの場合、入力されるパルス信号ｃｋの周波数が下がり、接続点ＪＩ３が接地電圧と電源電圧との間で繰り返す電圧変化の繰返し周期は伸びる。これにより、コンデンサ間の電荷の移動速度が遅くなり、電源電圧Ｖｄｄに加算される電圧が緩やかに上昇することとなり、結果としてＮチャネル型トランジスタ３１１ａｉのカソードから出力される昇圧された電圧も緩やかに上昇することとなる。
【００６０】
次に、チャージポンプ回路３００の動作を説明する。図９は、第３実施形態に係るチャージポンプ回路３００の動作を示した波形図である。横軸方向は、時間を示し、縦軸方向は、それぞれの信号の電圧（レベル）を示す。
【００６１】
図示するように、時刻ｔ０において、検出回路１２は、出力電圧Ｖｏｕｔが０Ｖであるのに応じた検出電圧Ｖａを出力する。コンパレータ回路１３は、昇圧開始信号がＬ（Ｌｏｗ）レベルからＨ（Ｈｉｇｈ）レベルに変化すると、検出回路１２が出力した検出電圧Ｖａと、基準回路１１から出力される基準電圧Ｖｒｅｆとを比較することにより、検出電圧Ｖａが基準電圧Ｖｒｅｆより低いことを検出して、パルス信号Ｔｏｓの出力を示すＬレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。フリップフロップ１４は、昇圧開始信号がＬレベルからＨレベルに遷移したのに応じてセット状態となり、出力端子ＱからＨレベルの昇圧信号Ｃｏｎｔを出力する。
発振回路２０は、コンパレータ回路１３から出力されたＬレベルの動作信号Ｃｏｍｐｏｕｔと昇圧開始信号のＨレベルに応じて、一定周期のパルス信号Ｔｏｓを、分周回路２１に対して出力する。
制御部１０ｂは、昇圧信号Ｃｏｎｔの論理レベルがＨレベルであるので、パルス信号Ｔｏｓと同一周波数のパルス信号Ｔｏｓ２を昇圧部５０に対して出力する。
昇圧部５０に備えられた昇圧回路５１ａでは、制御部１０ｂから出力されたパルス信号Ｔｏｓ２により昇圧が行われて、チャージポンプ回路３００の出力電圧Ｖｏｕｔが上昇する。また、出力電圧Ｖｏｕｔの上昇に伴い、検出回路１２の検出電圧Ｖａも上昇する。
【００６２】
時刻ｔ１において、チャージポンプ回路３００の出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄ（規定電圧）より高くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより高くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより高いことを検出して、Ｈレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。フリップフロップ１４は、動作信号ＣｏｍｐｏｕｔがＬレベルからＨレベルに遷移したのに応じて、リセット状態に変化して、出力端子ＱからＬレベルの昇圧信号Ｃｏｎｔを出力する。
発振回路２０は、Ｈレベルの動作信号Ｃｏｍｐｏｕｔが入力されると、Ｌレベルのパルス信号Ｔｏｓを制御部１０ｂに出力する。制御部１０ｂは、パルス信号Ｔｏｓ２の論理レベルをＬレベルにする。
昇圧回路５１ａは、入力されるパルス信号Ｔｏｓ２がＬレベルの状態を維持するので、昇圧動作を停止する。昇圧回路５１ａが、昇圧動作を停止すると、検出回路１２などのＤＣ電流パスにより、負荷容量Ｃｌｏａｄに蓄積された電荷がリークして、出力電圧Ｖｏｕｔが徐々に低下する。
【００６３】
時刻ｔ２において、チャージポンプ回路３００の出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄより低くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより低くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより低いことを検出して、Ｌレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。発振回路２０は、コンパレータ回路１３から出力されたＬレベルの動作信号Ｃｏｍｐｏｕｔに応じて、一定周期のパルス信号Ｔｏｓを出力する。制御部１０ｂは、昇圧信号ＣｏｎｔがＬレベルであるので、パルス信号Ｔｏｓを低周波数化したパルス信号Ｔｏｓ２を昇圧部５０に出力する。このとき、昇圧回路５１ａでは、入力されるパルス信号Ｔｏｓ２の電圧が変化するたびに、Ｎチャネル型トランジスタ３１１ａを１つ介して隣接するコンデンサ３１２ａの間で蓄積された電荷が移動する。また、電荷が移動するたびに、Ｎチャネル型トランジスタ３１１ａの接続点の電圧は、流入される電荷により電源電圧Ｖｄｄ分ずつ加算され昇圧される。
しかし、出力電圧Ｖｏｕｔの上昇は、入力されるパルス信号Ｔｏｓ２の周波数が昇圧動作状態に比べ下がり、接続点ＪＩ３が接地電圧と電源電圧との間で繰り返す電圧変化の繰返し周期は伸びる。これにより、電圧昇圧部５０から単位時間あたり（パルス信号Ｔｏｓの１周期あたり）に出力される電荷量が減少し、昇圧動作状態に比べ緩やかな上昇となる。また、出力電圧Ｖｏｕｔの緩やかな上昇に伴い、検出電圧Ｖａも緩やかに上昇する。
【００６４】
時刻ｔ３において、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄより高くなると、検出回路１２から出力される検出電圧Ｖａが基準電圧Ｖｒｅｆより高くなる。コンパレータ回路１３は、検出電圧Ｖａが基準電圧Ｖｒｅｆより高いことを検出して、Ｈレベルの動作信号Ｃｏｍｐｏｕｔを発振回路２０に出力する。発振回路２０は、Ｈレベルの動作信号Ｃｏｍｐｏｕｔが入力されると、Ｌレベルのパルス信号Ｔｏｓを制御部１０ｂに出力する。制御部１０ｂはＬレベルのパルス信号Ｔｏｓ２を昇圧回路５１ａに出力する。昇圧回路５１ａは、入力されるパルス信号Ｔｏｓ２がＬレベルの状態を維持するので、昇圧動作を停止する。昇圧回路５１ａが、昇圧動作を停止すると、検出回路１２などのＤＣ電流パスにより、負荷容量Ｃｌｏａｄに蓄積された電荷がリークして、出力電圧Ｖｏｕｔが徐々に低下する。
【００６５】
以降、上述した時刻ｔ１より時刻ｔ３までの動作が繰り返される。上述のように、チャージポンプ回路３００は、出力電圧Ｖｏｕｔが昇圧規定電圧Ｖｌｏａｄを含む範囲で変化し、負荷容量Ｃｌｏａｄに電荷を供給する。
上述したように、チャージポンプ回路３００は、昇圧後電圧維持状態において、昇圧部５０から単位時間あたり（パルス信号Ｔｏｓの１周期あたり）に出力される電荷量が減少するため、負荷容量Ｃｌｏａｄに出力される電荷量を下げる。これにより、昇圧後電圧維持状態において発生するリップルの幅を小さくすることができる。
【００６６】
このような構成を用いることで、昇圧動作状態における昇圧時間の要求を満たすため、パルス信号Ｔｏｓの１周期あたりに昇圧部５０が出力する電荷量を増やしても、昇圧後電圧維持状態における昇圧部５０が出力するパルス信号Ｔｏｓの１周期あたり電荷量を、昇圧動作状態の電荷量に比べて減らすことが可能となり、昇圧後電圧維持状態において、出力電圧Ｖｏｕｔの昇圧規定電圧Ｖｌｏａｄを越える分の電圧値を小さいものとすることができる。例えば、第１実施形態、第２実施形態と同様に、第３実施形態のチャージポンプ回路３００を同一条件でシミュレーションにより算出したところ（分周回路２１によりパルス信号Ｔｏｓの周波数を１／２倍にした）、昇圧規定電圧Ｖｌｏａｄを越える電圧は０．２４Ｖとなり、従来技術に比べて約５０％の振幅改善効果を示した。
【００６７】
なお、チャージポンプ回路３００は、昇圧動作状態と昇圧後電圧維持状態の間で、分周回路２１の周波数変更度合いを変えることで、昇圧後電圧維持状態における出力する電荷量を変更することができる。これにより、チャージポンプ回路３００は、従来に比べ細やかなリップル幅の調整を行うことが可能である。
【００６８】
なお、第１実施形態、第２実施形態及び第３実施形態のチャージポンプ回路を適宜組み合わせる構成としてもよい。例えば、第１実施形態における電源回路、第２実施形態におけるインバータ駆動能力の変更、第３実施形態における低周波数化を組み合わせる構成としてもよい。この構成の効果を確認するため、従来技術と同一条件でシミュレーションにより算出したところ、昇圧規定電圧Ｖｌｏａｄを越える電圧は０．１４Ｖとなり、従来技術に比べて約７２％の振幅改善効果を示した。これにより、リップル幅をさらに小さくすることが実証された。
【符号の説明】
【００６９】
１００，２００，３００，９００…チャージポンプ回路、
１０，１０ａ，１０ｂ，９１…制御部、
１１…基準回路、１２…検出回路、１３…コンパレータ回路、
１４…フリップフロップ、１５…インバータ、２０…発振回路、
３０，４０，５０，９３…昇圧部、
Ｃｏｍｐｏｕｔ…動作信号、Ｃｏｎｔ…昇圧信号、Ｔｏｓ，ＴｏｓＨＬＦ，Ｔｏｓ２…パルス信号、
ｃｋ…パルス信号、Ｑ，Ｐｏｕｔ…出力端子、ｇａｔｅ…ゲート信号、
３１ａ，３１ａ１，３１ａｎ…昇圧回路、
３１２ａ，３１２ａ１，３１２ａ２，３１２ａｊ…コンデンサ、
３１１，３１１ａ，３１１ａ１，３１１ａ２，３１１ａｉ…Ｎチャネル型トランジスタ、
３１３，３１４，３４６，３４７…インバータ、
３４１，３４２…抵抗、３４０，３４３…コンパレータ回路、
３４５…出力端子、Ｊ１，Ｊ２，Ｊ３，ＪＩ１，ＪＩ２，ＪＩ２ａ，ＪＩ３…接続点、
ＳＷ１，ＳＷ２…スイッチ、３４…電源回路、
３４４…Ｐチャネル型トランジスタ、
４１ａ，４１ａ１，４１ａｎ…昇圧回路、
３１５，３１６，３１７，３１８…インバータ、
ＳＷ３，ＳＷ４…スイッチ、
２１…分周回路、２２，２３，２５…ＮＡＮＤ回路、２４…インバータ、
５１ａ，５１ａ１，５１ａｎ…昇圧回路、
３１９，３２０…インバータ、
９３１ａ，９３１ａ１，９３１ａｎ…昇圧回路、
９３２ａ１，９３２ａｉ…ダイオード、
９３３ａ１，９３３ａｊ…コンデンサ、
９３４…インバータ、９４…出力端子、
Ｖｌｏａｄ…昇圧規定電圧、Ｖａ…検出電圧、Ｖｒｒ…降圧電圧
【図１】
2010288185.tif 000003
【図２】
2010288185.tif 000004
【図３】
2010288185.tif 000005
【図４】
2010288185.tif 000006
【図５】
2010288185.tif 000007
【図６】
2010288185.tif 000008
【図７】
2010288185.tif 000009
【図８】
2010288185.tif 000010
【図９】
2010288185.tif 000011
【図１０】
2010288185.tif 000012
【図１１】
2010288185.tif 000013
【図１２】
2010288185.tif 000014