(57)【要約】【課題】擬似輪郭を効率的に抑制する。【解決手段】表示装置は、マトリクス型に配置した画素を有し、映像信号の画素データに応じてデジタル駆動する。ドライバは、１つの画素に対する画素データを複数のビットデータとして対応するサブフレームに割り付けるとともに、１フレームを所定数の単位フレームから構成し、ビットデータを各画素に供給して各画素をデジタル駆動する。データ解析回路５−５は、入力データを解析し、擬似輪郭が発生しやすさを解析する。この解析結果に基づきリフレッシュレート制御回路５−６がドライバを制御して１フレームの単位フレーム数を変更させる。【選択図】図２
2010122493.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス型に配置した画素を映像信号の画素データに応じてデジタル駆動して表示を行う表示装置であって、
１つの画素に対する画素データを複数のビットデータとして対応するサブフレームに割り付けるとともに、１フレームを所定数の単位フレームから構成し、ビットデータを各画素に供給して各画素をデジタル駆動するドライバと、
前記映像信号を解析し、擬似輪郭の発生しやすさを解析する解析回路と、
１フレームの単位フレーム数を変更する変換回路と、
を含み、
前記ドライバは、前記解析回路による解析結果に基づき、１フレームの単位フレーム数を変更することを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記解析回路は、対象画素の画素データとその周辺の画素データと比較して、擬似輪郭が発生しやすいか否かを判定することを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置において、
前記解析回路は、対象画素の画素データとその周辺の画素データとをビット毎に比較して、擬似輪郭が発生しやすいか否かを判定することを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置において、
前記解析回路は、対象画素の画素データとその周辺の画素データとをビット毎に論理演算して、変化するビット数が多いか否かにより擬似輪郭が発生しやすいか否かを判定することを特徴とする表示装置。
【請求項５】
請求項４に記載の表示装置において、
前記解析回路は、前記論理演算の結果における変化するビット数についてビット位置による重み付け加算して、その結果により変化するビット数が多いか否かを判定することを特徴とする表示装置。
【請求項６】
請求項１に記載の表示装置において、
前記ドライバは、前記解析回路の解析結果に基づき、単位フレーム数をステップ的に変化させることを特徴とする表示装置。
【請求項７】
請求項１に記載の表示装置において、
前記ドライバは、前記解析回路の解析結果に基づき、単位フレーム数を連続的に変化させることを特徴とする表示装置。
【請求項８】
請求項１に記載の表示装置において、
前記ドライバは、いずれのラインも選択されていない期間に動作を停止することを特徴とする表示装置。
【請求項９】
請求項１に記載の表示装置において、
各画素は、複数のサブ画素を含み、各サブ画素は、サブフレームにおいて、１つの画素についての異なるビットデータによって駆動されることを特徴とする表示装置。
【請求項１０】
請求項１〜８のいずれか１つに記載の表示装置において、
前記画素は、有機ＥＬ素子を含むことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス型に配置した画素を映像信号の画素データに応じてデジタル駆動して表示を行う表示装置に関する。
【背景技術】
【０００２】
昨今、有機ＥＬディスプレイの開発が積極的に行われている。自発光素子である有機ＥＬをディスプレイに用いると、高コントラスト化に有利であり、また高速応答であるため、動きの激しい動画をぼやけさせることなく表示することができる。
【０００３】
現状では、高精細化、高解像度化の要求から、有機ＥＬ素子が薄膜トランジスタ（ＴＦＴ）で駆動されるアクティブマトリクス型が主流になりつつあり、低温ポリシリコンＴＦＴなどが形成された基板上に有機ＥＬ素子を形成して作製される。低温ポリシリコンＴＦＴは電子などのキャリアの移動度が高く、安定動作するため、有機ＥＬの駆動素子として適しているが、閾値や移動度などの特性ばらつきが大きく、飽和領域で定電流駆動すると、画素間で輝度がばらつき、輝度ムラとなって表示に現れることが課題となっていた。そこで、ＴＦＴを線形領域で動作させ、スイッチとして用いることで表示ムラを低減するデジタル駆動が提案されている。
【０００４】
デジタル駆動では、画素は発光するか否かの２値で制御されるため、複数のサブフレームを用いて多階調化されるか（サブフレーム型デジタル駆動）、もしくは複数のサブ画素を用いて面積階調などにより多階調化される（サブ画素型デジタル駆動）。
【０００５】
【特許文献１】特開２００５−２７５３１５号公報
【特許文献２】特開２００５−３３１８９１号公報
【特許文献３】特開平１１−０７３１５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のサブフレーム型デジタル駆動では擬似輪郭が発生しやすく、特に静止画において高速な視線移動による擬似輪郭を抑制することが難しい。特許文献１には周波数を高くして擬似輪郭を抑制する方法が開示されているものの、周波数を高くすると消費電力が増加するという課題がある。
【０００７】
また、特許文献３に記載のサブ画素を用いた面積階調制御では、導入できるサブ画素数に限りがあり、多階調化が困難であるという課題がある。
【課題を解決するための手段】
【０００８】
本発明は、マトリクス型に配置した画素を映像信号の画素データに応じてデジタル駆動して表示を行う表示装置であって、１つの画素に対する画素データを複数のビットデータとして対応するサブフレームに割り付けるとともに、１フレームを所定数の単位フレームから構成し、ビットデータを各画素に供給して各画素をデジタル駆動するドライバと、前記映像信号を解析し、擬似輪郭の発生しやすさを解析する解析回路と、１フレームの単位フレーム数を変更する変換回路と、を含み、前記ドライバは、前記解析回路による解析結果に基づき、１フレームの単位フレーム数を変更することを特徴とする。
【０００９】
また、前記解析回路は、対象画素の画素データとその周辺の画素データと比較して、擬似輪郭が発生しやすいか否かを判定することが好適である。
【００１０】
また、前記解析回路は、対象画素の画素データとその周辺の画素データとをビット毎に比較して、擬似輪郭が発生しやすいか否かを判定することが好適である。
【００１１】
また、前記解析回路は、対象画素の画素データとその周辺の画素データとをビット毎に論理演算して、変化するビット数が多いか否かにより擬似輪郭が発生しやすいか否かを判定することが好適である。
【００１２】
また、前記解析回路は、前記論理演算の結果における変化するビット数についてビット位置による重み付け加算して、その結果により変化するビット数が多いか否かを判定することが好適である。
【００１３】
また、前記ドライバは、前記解析回路の解析結果に基づき、単位フレーム数をステップ的に変化させることが好適である。
【００１４】
また、前記ドライバは、前記解析回路の解析結果に基づき、単位フレーム数を連続的に変化させることが好適である。
【００１５】
また、前記ドライバは、いずれのラインも選択されていない期間に動作を停止することが好適である。
【００１６】
また、各画素は、複数のサブ画素を含み、各サブ画素は、サブフレームにおいて、１つの画素についての異なるビットデータによって駆動されることが好適である。
【００１７】
また、前記画素は、有機ＥＬ素子を含むことが好適である。
【発明の効果】
【００１８】
本発明によれば、擬似輪郭の発生を効果的に防止することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２０】
図１には、本実施形態の表示装置１０１の全体構成が示されている。表示装置１０１は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの色を発する画素１がマトリクス状に配置された画素アレイ２、画素１の各行に対し配置された選択ライン６を選択駆動する選択ドライバ４、画素１の各列に対し配置されたデータライン７を駆動するデータドライバ５、データドライバ５の出力をＲＧＢいずれかのデータライン７に接続するマルチプレクサ３から構成されている。
【００２１】
ここで、画素１は、ＲＧＢの３種類の画素で構成されてフルカラー化できるフルカラー単位画素となるが、ここにＷ（白）を発する画素１をさらに導入し、ＲＧＢＷとしてフルカラー単位画素としてもよい。この場合にはＷのデータライン７、マルチプレクサ３がさらに導入される。なお、この例では、各列にＲＧＢＷのいずれか１つの色の画素１が配列されるストライプタイプを採用したが、デルタタイプでもかまわない。
【００２２】
図１に示されるデータドライバ５は、入力回路５−１、フレームメモリ５−２、出力回路５−３、タイミング制御回路５−４から構成され、メモリ内蔵型データドライバとして動作する。外部より入力されるドット単位のデータはタイミング制御回路５−４に入力され、入力データに応じた制御信号が生成されて、入力回路５−１、フレームメモリ５−２、出力回路５−３に供給される。
【００２３】
タイミング制御回路５−４から出力されるドット単位のデータは、入力回路５−１でライン単位に変換され、フレームメモリ５−２にライン単位で格納される。フレームメモリ５−２に格納されたデータは、ライン単位で読み出されて出力回路５−３へ転送される。マルチプレクサ３は、例えばＲ→Ｇ→Ｂの順に選択され、ＲＧＢの各データライン７が出力回路５−３に順に接続されると、対応するデータがライン単位でＲ→Ｇ→Ｂの順でそれぞれのデータライン７へ出力される。
【００２４】
このようにマルチプレクサ３を用いると、データドライバ５の出力本数はフルカラー単位画素数（ＲＧＢの３色またはＲＧＢＷの４色からなるフルカラー単位画素数）のみでよく、構成が簡略化されるため、携帯端末用によく用いられている。例えば、２４０＊３２０のＱＶＧＡの場合、データドライバ５の出力本数は２４０で済み、出力回路５−３の回路規模を小さくできるため、低コスト化に有利である。マルチプレクサ３を省略するとデータドライバ５の出力はＲＧＢすべてのデータライン７へ接続する必要があるため、２４０＊３＝７２０必要となる。
【００２５】
選択ドライバ４は、データが出力されるラインの選択ライン６を、データライン７にデータが出力されるタイミングで選択する。これにより、該当するラインの画素１にデータドライバ５からのデータが適切に書き込まれる。データが書き込まれると、選択ドライバ４は該当ラインの選択を解除し、次に選択されるべきラインを選択し、このような選択、解除する動作を繰り返す。すなわち、選択ドライバ４は一度に１ラインのみ選択するように動作する。
【００２６】
選択ドライバ４はしばしば低温ポリシリコンＴＦＴで画素と同じ基板上に作製されるが、別に設けられたドライバＩＣとして提供されてもよいし、データドライバ５の内部に組み込まれていてもよい。
【００２７】
図２には、タイミング制御回路５−４の内部構成が示されている。ドット単位の入力データはタイミング制御回路５−４内部のデータ解析回路５−５に入力され、映像にどのようなデータが含まれているかが解析される。その解析結果に基づき、タイミング制御回路５−４内部のリフレッシュレート制御回路５−６により最適なリフレッシュレートが生成される制御信号が出力される。リフレッシュレート制御回路５−６により生成される制御信号は、フレームメモリ５−２、出力回路５−３、選択ドライバ４に供給され、表示装置１０１は映像データに応じたリフレッシュレートで映像を表示する。
【００２８】
図３には、擬似輪郭が発生しやすいパターンの例が示されている。この表示例には、各サブフレームＳＦ０〜ＳＦ５がそれぞれ１：２：４：８：１６：３２に重み付けされた、６ビット階調表示時において、ＳＦ０〜ＳＦ４が発光の階調データ“３１”と、ＳＦ５が発光の階調データ“３２”が隣接されて表示されているクリティカルトランジションが含まれている。視線移動がない場合、図３の上段のように階調間での干渉がないため擬似輪郭は発生しないが、リフレッシュレートが通常の６０Ｈｚ程度では視線移動により、図３の下段のように発光が隣接する画素に干渉し合い、本来の表示とは異なる階調が表示されているように見える。
【００２９】
つまり、図３の下段の場合、領域（Ａ）においては階調データ“３１”、領域（Ｃ）においては階調データ“３２”の表示となり、上段と見え方は一致するが、両者が干渉し合う領域（Ｂ）においては本来より明るい階調に見えるため、これが擬似輪郭となって不自然な表示を引き起こす。
【００３０】
図４にはその擬似輪郭を改善するため、２４０Ｈｚ（４倍速）で駆動した際の隣接画素の発光の様子が示されている。領域（Ｂ）においては、４倍速と高速になると視線移動によって両者が干渉する時間が短くなるため、擬似輪郭を抑制することができる。発明者の実験によれば３〜４倍速で表示すると十分に擬似輪郭を抑制することができたため、最大でも４倍速駆動ができれば良好な表示を得られることが分かっている。
【００３１】
しかし、４倍速にする場合、通常のリフレッシュレートの４倍となり、データドライバ５の消費電力が増加する。特に多階調化に伴い、サブフレーム数が多くなるとさらに消費電力が増加してしまうため、常に積極的に４倍速化することは好ましくない。
【００３２】
本実施形態では、データ解析回路５−５により、映像にクリティカルトランジションがどの程度含まれるか解析し、リフレッシュレート制御回路５−６により、必要に応じてリフレッシュレートを高速化することができる。
【００３３】
例えば、メール画面やメニュー表示など、主にテキスト情報を表示する場合には白地に黒文字を使う場合が多いが、このような場合にはクリティカルトランジションを多く含まないため、４倍速とする必要はなく、通常のリフレッシュレートか、もしくは２倍速程度の低倍速表示でよい。つまりこのような表示の場合には消費電力を低減できる。しかし、自然画やグレースケールを多用するグラフィクス表示の場合にはクリティカルトランジションが多く含まれ、３〜４倍の高倍速表示が望ましい。このような場合には消費電力は高いが、より高倍速化して高画質を維持するように制御するほうがよい。このように表示映像に応じてリフレッシュレートを可変することでデータドライバ５の消費電力を低減することができる。
【００３４】
クリティカルトランジションを検出するには例えば次のような方法が考えられる。各画素とその上下左右あるいは斜めをも含めた周辺画素群の各ビットデータをそれぞれＯＲ演算し、元のデータと比較した結果、著しく異なる場合をクリティカルトランジションと定義するとよい。例えば、階調データ“３１（０１１１１１）”の画素の周りに階調データ“３２（１０００００）”の画素がある場合を考える。両者のビットＯＲ演算結果は“６３（１１１１１１）”となるため、本来の“３１”とは２倍程度の差となる。これは図３で示した擬似輪郭が顕著に表れるクリティカルトランジションとなるため、通常のリフレッシュレートでは不十分であるということが分かる。隣接画素の階調データが“３１（０１１１１１）”と“３０（０１１１１０）”の場合には、ビットＯＲ演算結果は“３１（０１１１１１）”であり、元のデータとほとんど差がないため、クリティカルトランジションではなく、通常のリフレッシュレートで十分であると分かる。
【００３５】
隣接画素の階調データが“３３（１００００１）”と“３０（０１１１１０）”のように連続していない場合でも、ビットＯＲ演算結果が“６３（１１１１１１）”となるためクリティカルトランジションとなり、ビットＯＲ演算とデータの比較により容易にクリティカルトランジションを検出できる。
【００３６】
ビットＯＲ演算以外にもＸＯＲのようなその他のビット演算を用いることで同様にあらゆるクリティカルトランジションを検出できる。この場合、ビット同士の相違が検出されるため、いずれのビットデータが異なるのかを知ることができる。
【００３７】
ビット演算はＲＧＢ各色で行うとよいが、さらにＲと隣接Ｇ、隣接Ｂのように異なる色同士でクリティカルトランジションを検出してもよい。また検出は、２画素、３画素離れた広範囲な画素を用いて行ってもよい。
【００３８】
隣接画素間に１画素でもクリティカルトランジションが存在すると、視線移動により擬似輪郭が発生するため、この画素は擬似輪郭が発生しやすい画素としてカウントされる。同様な検出作業を全画素で繰り返すと、映像内にクリティカルトランジションが検出された画素（ＣＴ画素）がどの程度存在するかを知ることができる。データ解析回路５−５において、このようにＣＴ画素を算出し、その結果に基づいてどの程度のリフレッシュレートでデジタル駆動するのかを判定する。
【００３９】
図５Ａ〜図５Ｃには、判定の例が示されている。図５Ａの例は、ＣＴ画素が画素全体の５％を越えていれば４倍速とし、それ以下であれば標準のリフレッシュレート、例えば２倍速程度の低倍速で駆動するように制御する閾値型変換法がある。また、図５Ｂの例は、ＣＴ画素が５％未満では標準の２倍速、それ以上で１０％未満であれば３倍速、それ以上であれば４倍速とするステップ型である。このステップ型では基本周波数の自然数倍であるため、動画などのリフレッシュレートが固定されている場合には都合がよい。
【００４０】
さらに、図５Ｃでは、連続的にリフレッシュレートを制御する連続型になっている。つまり、リフレッシュレートを自然数倍でなく、ＣＴ画素数に応じて例えば２．８倍、３．２倍などとしてもよい。連続型の場合、ＣＴ画素数に比例して増加させる方法以外にも、２次関数や指数関数など非線形に増加させてもよい。
【００４１】
図５Ａ〜図５ＣのようなＣＴ画素数とリフレッシュレートの変換法はレジスタなどで構成されたルックアップテーブルなどによりデータ解析回路５−５に登録され、任意に設定が可能である。
【００４２】
また、クリティカルトランジションには、ビットデータによって発生が予想される擬似輪郭の程度が異なることが分かっている。つまり、ＭＳＢが関係する階調データ“３１”と“３２”は顕著な擬似輪郭が発生しやすいが、階調データ“１５”と“１６”では程度はやや弱まる。このように程度の差を反映して、予想される擬似輪郭を数値化し、これに基づいてリフレッシュレートを変化させてもよい。例えば、階調データ“３２”付近のデータが元になるＣＴ画素数Ｎ５に重み係数Ｗ５を割り当て、階調データ“１６”付近のデータが元になる場合にはＣＴ画素数Ｎ４にＷ４、階調データ“８”ではＣＴ画素数Ｎ３にＷ３、階調データ“４”ではＣＴ画素数Ｎ２にＷ２、階調データ“２”ではＣＴ画素数Ｎ１にＷ１を割り当てる。Ｗ５＞Ｗ４＞Ｗ３＞Ｗ２＞Ｗ１として、映像に対して擬似輪郭度Ｐ＝Ｗ５＊Ｎ５＋Ｗ４＊Ｎ４＋Ｗ３＊Ｎ３＋Ｗ２＊Ｎ２＋Ｗ１＊Ｎ１を定義し、適切にＷ１〜Ｗ５を設定することでクリティカルトランジションの程度に応じた擬似輪郭度を算出できる。
【００４３】
そして、重み付け演算によって擬似輪郭度を元に閾値型、ステップ型あるいは連続型でリフレッシュレート変換を行い、擬似輪郭を効果的に抑制できる。ただし、擬似輪郭の程度を予測するのに前述のＣＴ画素数や擬似輪郭度以外の方法を用いてリフレッシュレートを変更してもよい。
【００４４】
図６には、画素１の構成が示されている。このように、画素１は、有機ＥＬ素子１０、駆動トランジスタ１１、選択トランジスタ１２、保持容量１３から構成されている。有機ＥＬ素子１０のアノードは駆動トランジスタ１１のドレイン端子、カソードは全画素共通のカソード電極９に接続されている。駆動トランジスタ１１のソース端子は全画素共通の電源ライン８、ゲート端子は一端が電源ライン８に接続された保持容量１３の他端と選択トランジスタ１２のソース端子に接続されており、選択トランジスタ１２のゲート端子は選択ライン６、ドレイン端子はデータライン７に接続されている。ただし、電源ライン８、カソード電極９は図１の全体構成図では、図示を省略してある。
【００４５】
選択ドライバ４により、選択ライン６が選択される（Ｌｏｗとされる）と、選択トランジスタ１２が導通し、データライン７に供給されたデータ電位が駆動トランジスタ１１のゲート端子に導かれ、駆動トランジスタ１１をオンオフ制御する。例えば、データライン７上のデータ電位がＬｏｗのときには駆動トランジスタ１１は導通し、有機ＥＬ素子１０に電流が流れて発光し、Ｈｉｇｈのときには駆動トランジスタ１１はオフし、有機ＥＬには電流が流れず、消灯する。駆動トランジスタ１１のゲート端子に導かれたデータ電位は保持容量１３に保持されるため、選択ドライバ４により、選択トランジスタ１２が非選択駆動されても（Ｈｉｇｈとされても）、駆動トランジスタ１１のオンオフ動作は維持され、有機ＥＬ素子１０は発光状態、消灯状態を次のサブフレームでアクセスされるまで継続する。
【００４６】
なお、図６では、駆動トランジスタ１１、選択トランジスタ１２をｐチャネルトランジスタ（ＴＦＴ）としたが、これに限定されるわけではない。また、画素１の構成には、各種の公知のものを採用することができる。
【００４７】
図７Ａ、図７Ｂには、４倍速デジタル駆動のタイミングチャートが示してある。図７Ａには、６サブフレームによる６ビット階調表示可能な単位フレーム期間のサブフレーム構成が示されている。すなわち、単位フレームのみでも６ビット階調を表示できる。サブフレームは、下位ビットＳＦ０から開始され、上位ビットのＳＦ５が終わると６ビット表示される。ただし、サブフレームは下位ビットから上位ビットまで順に行う必要はなく、上位ビットから下位ビットの順であっても、さらにランダムな順序であってもよい。
【００４８】
図１の表示装置を用いて、図７Ａのような駆動を行うには、期間Ｔにおいて、複数ラインＬ０〜Ｌ４は時分割で選択される必要があり、ビットデータがそれに対応したラインに書き込まれるように制御する必要がある。つまり、期間Ｔにおいて、ラインＬ０にはビット０、ラインＬ１にはビット１、ラインＬ２にはビット２、ラインＬ３にはビット３、ラインＬ４にはビット４のデータが書き込まれるように、時分割選択が行われる必要がある。このような制御方法の一例は特許文献２に詳細に示されているため、ここでの説明は省略する。
【００４９】
図７Ａに示される単位フレーム期間が、例えばフレーム期間の１／４であれば、図７Ｂに示すように１フレーム期間に４単位フレームが導入され、４倍速表示が行われる。つまり、この単位フレーム期間を変えることでリフレッシュレートを変化させることができる。
【００５０】
図８Ａ〜図８Ｃには、単位フレーム期間の変更例が示されている。４倍速を最大リフレッシュレートとすると、最小単位フレームは図８Ａのようになっている。リフレッシュレートを下げる場合、すなわち単位フレーム周期を増加させる場合、図８Ｂのように水平期間を一定とし、各サブフレーム期間ＳＦ０〜ＳＦ５の比を１：２：４：８：１６：３２に維持し、各サブフレームの間隔を広げるとよい（サブフレーム期間拡張法）。これにより、リフレッシュレートが減少するため、消費電力が低減される。図８Ｂのサブフレーム期間拡張法により、サブフレーム間隔が疎になると、期間ｔのようにいずれのラインも選択されない期間が頻繁に現れるようになる。その期間でクロックなどの制御信号を停止し、マルチプレクサ３、選択ドライバ４、データドライバ５及びメモリアクセスなどの動作を停止させることでさらに低消費電力化を行うとより効果的である。
【００５１】
また、図８Ｃのようにサブフレーム間隔は変化させず、水平期間を拡張して単位フレーム間隔を広げてもよい（水平期間拡張法）。水平期間拡張法により、水平期間が長くなるため、全ラインが各サブフレームを終える時間は長くなるが、同様にリフレッシュレートが減少するため消費電力が削減される。
【００５２】
このように、単位フレーム周期を変化させることで容易にリフレッシュレートを変えることができるが、映像の内容に応じてリフレッシュレートが移行する期間の配慮は必要である。サブフレーム期間拡張法の場合、水平期間を一定にしているため、リフレッシュレートに関わらず全ラインの書き込みが終了する時間Ｔｂ（＝Ｔａ）は同じであり、移行により映像の乱れは少ない。しかし、水平期間拡張法ではリフレッシュレートに依存して全ラインの書き込み期間Ｔｃ（≠Ｔａ）が異なる。すなわち、リフレッシュレートを変換する前と変換した後の移行期間で、あるラインと別のラインで発光期間が異なり、映像の乱れが生じやすい。したがって、リフレッシュレートの移行は瞬時に行ってもよいが、できる限りスムーズに、徐々にリフレッシュレートを変換していく処理を行うことが望ましい。例えば、データ解析回路５−５が２倍速から４倍速に切り替えるように判断した際には、リフレッシュレート制御回路５−６は、次のフレームで２倍速から４倍速へ即座に切り替えるのではなく、続く数フレームで一旦２倍速から４倍速の間、例えば３倍速に変換して、４倍速に移行するように制御するとよい。連続的にリフレッシュレートを切り替えない場合、このような制御により、擬似輪郭の生じやすい映像とそうでない映像が交互に入力されて、リフレッシュレートの切り替わりを頻繁に促しても、チャタリングによるリフレッシュレートの頻繁な移行が抑制され、不自然な表示を防止できる。
【００５３】
このような駆動タイミングの変更は、フレームメモリ５−２からのデータ読み出し制御信号、マルチプレクサ３をスイッチする制御信号、選択ドライバ４のクロックなどの変更により適切に行われ、それらはリフレッシュレート制御回路５−６により生成される。
【００５４】
さらに、効果的に擬似輪郭を抑制するため、例えば発光期間の長いサブフレームＳＦ５をいくつかのサブフレームに分割してもよい。例えばＳＦ５を同じ２つの期間に分割し、ＳＦ５−１、ＳＦ５−２とすると、ＳＦ５によるデータ“３２”はデータ“１６”で２分割される。こうすればデータ“３２”はＳＦ０〜ＳＦ４によるデータ“１６”とＳＦ５−１のデータ“１６”で表現できるため、クリティカルトランジションによる影響を緩和できる。ＳＦ５の分割は３分割、４分割でもよいし、分割する割合も様々に設定できる。
【００５５】
画面サイズが大きくなり、解像度が増える場合には次のようにサブ画素を用いてリフレッシュレートを変更するとよい。図９の画素は、図６の画素１をサブ画素として、選択ライン６を共通化し、３つ並べて一画素とした例であり、サブ画素１−１は上位ビット、サブ画素１−２は中位ビット、サブ画素１−３は下位ビットのデータに対応した発光強度を生成する。サブ画素間で異なる発光強度を得るには各サブ画素の有機ＥＬ素子１０−１，１０−２，１０−３の発光面積を異なるようにしてもよいが、図９のようにサブ画素間で異なる電源ラインを設け、サブ画素１−１の電源ライン８−１にはＶＤＤ１、サブ画素１−２の電源ライン８−２にはＶＤＤ２、サブ画素１−３の電源ライン８−３にはＶＤＤ３のように異なる電源電位を供給することで調整可能な構成とするほうが望ましい。例えば、３つのサブ画素で１２ビットの階調表示を実現するには、各サブ画素が１２÷３＝４ビット階調を生成すればよい。ただし、上位ビットに対応したサブ画素１−１は１２ビットのうちの上位４ビットであるビット１１〜８、中位ビットに対応したサブ画素１−２は次の４ビットであるビット７〜４、下位ビットに対応したサブ画素１−３は残りの下位４ビットであるビット３〜０に対応するため、同じ発光期間に対する発光強度比は２５６：１６：１に設定する必要がある。最大２５６：１の発光強度比を発光面積比で生成することは精度的に難しいし、一度作製したあとでは調整が効かない。図９のようにサブ画素個別に電源電位を設定できる構成とするほうが容易に精度良く発光強度比を調整できる。
【００５６】
サブ画素間で共通の選択ライン６を選択状態とし、サブ画素それぞれのデータライン７−１，７−２，７−３に上位４ビット、中位４ビット、下位４ビットのうちのいずれかのビットデータが供給されることで３つのサブ画素に同時にビットデータが書き込まれる。例えば上位、中位、下位４ビットのうち、ビット２のサブフレームＳＦ２が開始されると、データライン７−１，７−２，７−３にはそれぞれ上位ビット２（ビット１０）、中位ビット２（ビット６）、下位ビット２（ビット２）のデータが供給され、サブ画素に書き込まれる。
【００５７】
図９の画素を用いて１２ビット階調表示を行うサブフレーム構成の例が図１０に示されている。前述のように、サブ画素は４ビット階調、つまり１：２：４：８のサブフレーム期間を有するＳＦ０〜ＳＦ３により構成されている。図１０Ａには４ビット階調表示可能な単位フレームが示され、図１０Ｂのように、１フレーム期間に４回繰り返されることで擬似輪郭を抑制する。より効果的に擬似輪郭を低減するために、ＭＳＢのサブフレームＳＦ３をさらに分割してもよい。
【００５８】
ここにおいても、図７と同様に、期間ＴにおいてラインＬ０〜Ｌ３が時分割選択されるが、ラインＬ０にはビット０、ラインＬ１にはビット１、ラインＬ２にはビット２、ラインＬ３にはビット３が書き込まれるように制御される。
【００５９】
また、図９のように、選択ライン６を共通化して複数のサブ画素１−１，１−２，１−３を導入することにより、１つのサブフレームにデータライン７−１，７−２，７−３にビットデータを転送できる。従って、サブフレーム数を少なくしつつも多階調化することができる。この場合、４倍速駆動しても、１６サブフレームで１２ビット階調を生成できる。これを単一画素で実現しようとすると、１２＊４＝４８サブフレーム必要となり、図９の場合に比べ３倍の速度での駆動が必要になる。
【００６０】
ディスプレイが高解像度化するとライン数が増加し、１ラインの選択時間を短くしなければならない。また大画面化すれば配線負荷が増えるため、１ラインの選択時間を短縮できなくなる。したがって、高解像度化し、大画面化すると、サブフレームを増加させることは困難になり、４８サブフレームを導入して４倍速１２ビット階調を生成することは極めて難しい。しかし、サブ画素を３つ導入すれば、１６サブフレームで４倍速１２ビット階調を実現できるため、高解像度化、大画面化しても十分駆動が可能となる。
【００６１】
サブ画素を３つ導入できない場合には、２つのサブ画素を導入すればよい。サブ画素１−１で上位４ビット、サブ画素１−２で下位４ビットとして、ビットデータを上位ビットと下位ビットの２つに分割すると、１６サブフレーム（単位フレームでは４サブフレーム）で８ビット階調を実現できる。４つ導入できる場合には、上位ビット、上中位ビット、中下位ビット、下位ビットの４つに分割されるため、１２サブフレーム（単位フレームでは３サブフレーム）で１２ビット階調を実現できる。
【００６２】
図１１には、図１０の画素を導入した表示装置１０２の全体構成が示されている。同じ符号が付された構成要素は図１と同じ動作を行うため、説明は省略する。表示装置１０２では、単位画素に対し、３つのサブ画素１−１〜１−３が導入されているため、それらに対応するデータライン７−１〜７−３が存在し、その数は表示装置１０１の３倍になる。そのため、データドライバ５の出力数もそれに対応する必要がある。
【００６３】
表示装置１０２は大型なものを想定しているため、表示装置１０１で導入されていたマルチプレクサ３は省略されている。マルチプレクサ３があると、マルチプレクサ３のオン抵抗により、高速駆動ができなくなるからである。つまり、データライン７−１〜７−３は直接データドライバ５の出力に接続される。そのため、ＲＧＢそれぞれのデータライン７−１〜７−３に対してもその分データドライバ５は出力数を確保されている。例えばフルハイビジョンの場合、水平解像度は１９２０であるため、データドライバ５の出力数は１９２０＊３（ＲＧＢ）＊３＝１７２８０備える。これだけの出力数を１つのドライバＩＣで供給するのは一般的ではないため、複数のＩＣで出力数はまかなわれる。例えば７２０出力のドライバＩＣであれば、２４個でよい。
【００６４】
データドライバ５は、表示アレイ２のデータラインと同じ数の出力数を備える出力回路５−３とデータドライバ５に入力されるドット単位のデータをライン単位に変換する入力回路５−１からなる単純なデジタル回路のみで構成されている。このため、出力数が３倍となっても低コスト化しやすい。またフレームメモリはデータドライバ５の外部に設けられるため、低コストな汎用品を用いることが可能である。データドライバ５に、低コストにフレームメモリを導入できれば図１のようなメモリ内臓型データドライバを用いてもよい。
【００６５】
外部から入力されるドット単位のデータはまずタイミング制御回路５−４に入力され、内部のデータ解析回路５−５により入力映像内にクリティカルトランジションがどれだけ存在するか解析された後、映像に適したリフレッシュレートをリフレッシュレート制御回路５−６に設定する。この際のクリティカルトランジションによるリフレッシュレートの制御は前述と同様に行われ、その移行期間においてもスムーズにリフレッシュレートが変換されるように制御される。リフレッシュレート制御回路５−６は設定されたリフレッシュレートで各タイミング信号を生成し、データドライバ５、フレームメモリ５−２、選択ドライバ４に供給する。
【００６６】
入力データは、タイミング制御回路５−４を介して一旦フレームメモリ５−２に格納され、図１０のようにサブフレームが開始されると、それに対応したビットデータが読み出されてデータドライバ５にタイミング制御回路５−４を介して入力される。例えばデータが１２ビットの場合、ＳＦ２が開始されると、フレームメモリ５−２から該当するラインの各サブ画素に書き込むビット１０、ビット６、ビット２データが読み出され、入力回路５−１に転送される。入力回路５−１はドット単位で入力される各サブ画素のデータを１ライン分格納し、ラインデータに変換して出力回路５−３に転送する。出力回路５−３は、入力回路５−１からのラインデータをライン単位で各サブ画素のデータライン７−１〜７−３に供給し、選択ドライバ４により選択されたラインの画素には、サブフレームに対応したビットデータが書き込まれる。つまりここではＳＦ２のビット１０、ビット６、ビット２のデータがそれぞれのサブ画素１−１，１−２，１−３に書き込まれる。この動作を図１０のように各ライン、各サブフレームで繰り返し、リフレッシュ制御回路５−６によって生成されたタイミングで倍速駆動が行われ、多階調化が維持されて擬似輪郭が抑制される。
【００６７】
以上のような本実施形態の構成は、有機ＥＬディスプレイに限定されず、比較的応答の速いプラズマディスプレイやフィールドエミッションディスプレイ、無機ＥＬディスプレイなどの自発光型ディスプレイにおいて、デジタル駆動で駆動される場合にも適用できることは言うまでもない。
【図面の簡単な説明】
【００６８】
【図１】本実施形態の表示装置１０１の全体構成を示す図である。
【図２】タイミング制御回路５−４の内部構成を示す図である。
【図３】擬似輪郭が発生しやすいパターンを示す図である。
【図４】４倍速で駆動した際の隣接画素の発光の様子を示す図である。
【図５Ａ】閾値型の擬似輪郭発生についての判定の例を示す図である。
【図５Ｂ】ステップ型の擬似輪郭発生についての判定の例を示す図である。
【図５Ｃ】連続型の擬似輪郭発生についての判定の例を示す図である。
【図６】画素１の構成を示す図である。
【図７Ａ】４倍速デジタル駆動の単位フレームの駆動のタイミングチャートである。
【図７Ｂ】４倍速デジタル駆動の１フレームの駆動のタイミングチャートである。
【図８Ａ】単位フレーム期間の変更方法の一例を示すタイミングチャートである。
【図８Ｂ】単位フレーム期間の変更方法の他の例を示すタイミングチャートである。
【図８Ｃ】単位フレーム期間の変更方法のさらに他の例を示すタイミングチャートである。
【図９】選択ライン６を共通化し、サブ画素を３つ並べて一画素とした画素の構成を示す図である。
【図１０Ａ】図９の画素を用いて１２ビット階調表示を行う単位フレームの駆動のタイミングチャートである。
【図１０Ｂ】図９の画素を用いて１２ビット階調表示を行う１フレームの駆動のタイミングチャートである。
【図１１】図９の画素を導入した表示装置の全体構成を示す図である。
【符号の説明】
【００６９】
１  画素、１−１〜１−３  サブ画素、２  画素アレイ、３  マルチプレクサ、４  選択ドライバ、５  データドライバ、５−１  入力回路、５−２  フレームメモリ、５−３  出力回路、５−４  タイミング制御回路、５−５  データ解析回路、５−６  リフレッシュレート制御回路、６  選択ライン、７  データライン、８  電源ライン、９  カソード電極、１０  有機ＥＬ素子、１１  駆動トランジスタ、１２  選択トランジスタ、１３  保持容量、１０１,１０２  表示装置。
【図１】
2010122493.tif 000003
【図２】
2010122493.tif 000004
【図３】
2010122493.tif 000005
【図４】
2010122493.tif 000006
【図５Ａ】
2010122493.tif 000007
【図５Ｂ】
2010122493.tif 000008
【図５Ｃ】
2010122493.tif 000009
【図６】
2010122493.tif 000010
【図７Ａ】
2010122493.tif 000011
【図７Ｂ】
2010122493.tif 000012
【図８Ａ】
2010122493.tif 000013
【図８Ｂ】
2010122493.tif 000014
【図８Ｃ】
2010122493.tif 000015
【図９】
2010122493.tif 000016
【図１０Ａ】
2010122493.tif 000017
【図１０Ｂ】
2010122493.tif 000018
【図１１】
2010122493.tif 000019