(57)【要約】【課題】複数のゲート電極を有する自己整列電界効果トランジスタ構造体を提供する。【解決手段】本発明は、自己整列電界効果トランジスタ構造体に関することである。本発明の実施形態による自己整列電界効果トランジスタ構造体は、基板上に配置された活性領域パターンと、活性領域パターンを間に置いて互いに対向する第１ゲート電極及び第２ゲート電極と、活性領域パターンに連結され、第１及び第２ゲート電極を連結する線に対して、対称とされるように配置されたソース電極及びドレーン電極と、を含み、第１及び第２ゲート電極と、ソース及びドレーン電極は、基板の同一の平面上に配置される。【選択図】図４
2010153830.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配置された活性領域パターンと、
前記活性領域パターンを間に置いて互いに対向する第１ゲート電極及び第２ゲート電極と、
前記活性領域パターンに連結され、前記第１及び第２ゲート電極を連結する線に対して、対称とされるように配置されたソース電極及びドレーン電極と、を含み、
前記第１及び第２ゲート電極と、前記ソース及びドレーン電極は、前記基板の同一の平面上に配置されたことを特徴とする自己整列電界効果トランジスタ構造体。
【請求項２】
前記活性領域パターンは、前記同一の平面上に配置されたことを特徴とする請求項１に記載の自己整列電界効果トランジスタ構造体。
【請求項３】
前記第１ゲート電極を囲む第１ゲート絶縁パターンと、
前記第２ゲート電極を囲む第２ゲート絶縁パターンと、をさらに含むことを特徴とする請求項１に記載の自己整列電界効果トランジスタ構造体。
【請求項４】
前記第１及び第２ゲート絶縁パターンと、前記ソース及びドレーン電極は、前記活性領域パターンを囲むように配置されたことを特徴とする請求項３に記載の自己整列電界効果トランジスタ構造体。
【請求項５】
前記第１及び第２ゲート絶縁パターンの上部の高さは、前記第１及び第２ゲート電極の上部面の高さ、そして前記ソース及びドレーン電極の上部面の高さに比べて高いことを特徴とする請求項３に記載の自己整列電界効果トランジスタ構造体。
【請求項６】
前記活性領域パターンの上部面の高さは、前記第１及び第２ゲート絶縁パターンの上部面の高さに比べて低く、前記ソース及びドレーン電極の上部面の高さに比べて高いことを特徴とする請求項３に記載の自己整列電界効果トランジスタ構造体。
【請求項７】
前記第１及び第２ゲート電極は、前記第１及び第２ゲート絶縁パターンによって自己整列されて形成されたことを特徴とする請求項３に記載の自己整列電界効果トランジスタ構造体。
【請求項８】
前記ソース及びドレーン電極は、前記活性領域パターンと前記第１及び第２ゲート絶縁パターンによって自己整列されて形成されたことを特徴とする請求項３に記載の自己整列電界効果トランジスタ構造体。
【請求項９】
前記第１及び第２ゲート電極と、前記ソース及びドレーン電極は、同一の導電性物質を含むことを特徴とする請求項１に記載の自己整列電界効果トランジスタ構造体。
【請求項１０】
前記第１及び第２ゲート電極と、前記ソース及びドレーン電極は、アルミニウムＡｌ、銅Ｃｕ、モリブデンＭｏ、タングステンＷ、クロムＣｒ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ポリアニリンＰＡＮＩ、伝導性高分子（例えば、ＰＥＤＯＴ）、炭素ナノチューブＣＮＴ、ピロリジン、グラファイト、有機物、高分子半導体のうち、少なくとも何れか一つを含むことを特徴とする請求項９に記載の自己整列電界効果トランジスタ構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ構造体に関し、より詳細には、複数のゲート電極を有する自己整列電界効果トランジスタ構造体に関する。
【背景技術】
【０００２】
一般的に半導体素子及び表示素子は、スイッチング素子として、多様な種類のトランジスタ構造体を有する。例えば、半導体素子は、スイッチング素子としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを使用することができる。液晶表示素子は、スイッチング素子として薄膜トランジスタＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｏｒ）を使用することができる。前記薄膜トランジスタのうち、多結晶質シリコンを活性層に使用した薄膜トランジスタは、キャリアの移動速度が速くて高速動作が可能である。これによって、ポリシリコン薄膜トランジスタは、ＣＭＯＳ−ＴＦＴ（Ｃｏｍｐｌｅｍｅｎｔａｔｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＴＦＴ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅａａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、そしてＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に使われることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】韓国特許公開第２００８−００４７４５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、ゲート電極及びソース/ドレーン電極との間の重複キャパシタを最小化して、動作速度を向上させる自己整列電界効果トランジスタ構造体を提供することである。
【０００５】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、動作速度を向上させることができる自己整列電界効果トランジスタ構造体を提供することである。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明の実施形態による自己整列電界効果トランジスタ構造体は、基板上に配置された活性領域パターンと、前記活性領域パターンを間に置いて互いに対向する第１ゲート電極及び第２ゲート電極と、前記活性領域パターンに連結され、前記第１及び第２ゲート電極を連結する線に対して対称になるように配置されたソース電極及びドレーン電極と、を含み、前記第１及び第２ゲート電極、そして前記ソース及びドレーン電極は、前記基板の同一の平面上に配置される。
【０００７】
本発明の実施形態によると、前記活性領域パターンは、前記同一の平面上に配置されることができる。
【０００８】
本発明の実施形態によると、前記第１ゲート電極を囲む第１ゲート絶縁パターンと、前記第２ゲート電極を囲む第２ゲート絶縁パターンと、をさらに含むことができる。
【０００９】
本発明の実施形態によると、前記第１及び第２ゲート絶縁パターンと、前記ソース及びドレーン電極は、前記活性領域パターンを囲むように配置されることができる。
【００１０】
本発明の実施形態によると、前記第１及び第２ゲート絶縁パターンの上部面の高さは、前記第１及び第２ゲート電極の上部面の高さ、そして前記ソース及びドレーン電極の上部面の高さに比べて高い。
【００１１】
本発明の実施形態によると、前記活性領域パターンの上部面の高さは、前記第１及び第２ゲート絶縁パターンの上部面の高さに比べて低く、前記ソース及びドレーン電極の上部面の高さに比べて高い。
【００１２】
本発明の実施形態によると、前記第１及び第２ゲート電極は、前記第１及び第２ゲート絶縁パターンによって自己整列(ｓｅｌｆ−ａｌｉｇｎ)されて形成されることができる。
【００１３】
本発明の実施形態によると、前記ソース及びドレーン電極は、前記活性領域パターンと、前記第１及び第２ゲート絶縁パターンによって自己整列されて形成されることができる。
【００１４】
本発明の実施形態によると、前記第１及び第２ゲート電極と、前記ソース及びドレーン電極は、同一の導電性物質を含むことができる。
【００１５】
本発明の実施形態によると、前記第１及び第２ゲート電極と、前記ソース及びドレーン電極は、アルミニウムＡｌ、銅Ｃｕ、モリブデンＭｏ、タングステンＷ、クロムＣｒ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ポリアニリンＰＡＮＩ、伝導性高分子（例えば、ＰＥＤＯＴ）、炭素ナノチューブＣＮＴ、ピロリジン、グラファイト、有機物、高分子半導体のうち、少なくとも何れか一つを含むことができる。
【発明の効果】
【００１６】
本発明による自己整列電界効果トランジスタ構造体は、活性領域パターンの両側に配置されるゲート電極を有することができる。これによって、前記自己整列電界効果トランジスタ構造体は、漏洩電流が減少され、駆動特性が向上されて動作速度が増加されることができる。
【００１７】
本発明による自己整列電界効果トランジスタ構造体は、基板の同一の平面上に配置された活性領域パターン、ゲート電極及びソース/ドレーンを具備して前記基板と前記ゲート電極との間、そして前記基板と前記ソース/ドレーンとの間の二重ゲート電極を具備して、寄生キャパシタンスの発生を防止することができる。
【００１８】
本発明による自己整列電界効果トランジスタ構造体は、基板とソース/ドレーンの接触抵抗を減少させることによって、自己整列電界効果トランジスタ構造体の動作速度を向上させることができる。
【００１９】
本発明による自己整列電界効果トランジスタ構造体は、インプリント方法に同時に形成されたゲート導電膜及びソース/ドレーンを有することができる。これによって、本発明は、自己整列電界効果トランジスタ構造体の製造過程を単純化させることができる。
【００２０】
本発明による自己整列電界効果トランジスタ構造体は、ゲート絶縁パターンによって自己整列されたゲート導電膜及びソース/ドレーンを有することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態による自己整列電界効果トランジスタ構造体を示す図である。
【図２】図１に示したＩ−Ｉ’ 線に沿って切断した断面図である。
【図３】図１に示したＩＩ−ＩＩ’ 線に沿って切断した断面図である。
【図４】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成方法を示すフローチャートである。
【図５】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図６】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図７】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図８】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図９】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図１０Ａ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図１０Ｂ】図１０Ａに示した点線Ｉ−Ｉ’に沿って切断した断面を示す図である。
【図１１Ａ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図１１Ｂ】図１１Ａに示した点線Ｉ−Ｉ’に沿って切断した断面を示す図である。
【図１２Ａ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図１２Ｂ】図１２Ａに示した点線Ｉ−Ｉ’に沿って切断した断面を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態による自己整列電界効果トランジスタ構造体及びその形成方法を添付した図面を参照して詳細に説明する。本発明は、ここで説明される実施形態に限定されずに、異なる形態に具体化されることができる。ここで紹介される実施形態は、開示された内容が徹底で、完全になるように、又、当業者に本発明の思想が十分に伝えられるようにするために提供されることである。
【００２３】
各々の図面において、基板、層、領域の厚さは、本発明の技術的な特徴を明確に示すために誇張されることがある。“何れの対象物は、他の対象物上に位置される”と言及される場合に、前記の何れの対象物は、前記の他の対象物の表面に接触されて配置される場合と前記の他の対象物と離隔されて配置される場合の全てを含むことができる。前記の何れの対象物が前記の他の対象物と離隔されて配置される場合には、前記の何れの対象物と前記の他の対象物との間には、また他の対象物がさらに配置されることができる。そして、明細書の全体にかけて同一の参照番号は同一の構成要素を示す。
【００２４】
図１は、本発明の一実施形態による自己整列電界効果トランジスタ構造体を示す図である。図２は、図１に示したＩ−Ｉ’ 線に沿って切断した断面図であり、図３は、図１に示したＩＩ−ＩＩ’ 線に沿って切断した断面図である。
【００２５】
図１から図３を参照すると、本発明の一実施形態による自己整列電界効果トランジスタ構造体１００は、基板１１０上に配置された活性領域パターン１３２と、ゲート絶縁パターン１４２と、ゲート電極１５２と、ソース/ドレーン１５４と、を含むことができる。
【００２６】
前記基板１１０は、前記自己整列電界効果トランジスタ構造体１００を形成するためのベースであることができる。前記基板１１０は、半導体基板と、透明基板と、プラスチック基板のうち、何れか一つであることができる。一例として、前記基板１１０は、表示素子製造用ガラス基板(ｇｌａｓｓ)又はプラスチック基板を含むことができる。前記基板１１０上には、緩衝膜１２０が形成されることができる。前記緩衝膜１２０は、前記基板１１０を保護するための絶縁膜を含むことができる。前記緩衝膜１２０は、酸化膜を含むことができる。
【００２７】
前記活性領域パターン１３２は、前記ゲート絶縁パターン１４２及び前記ソース/ドレーン１５４によって囲まれるように配置されることができる。前記活性領域パターン１３２の上部面の高さＨ２は、前記ゲート絶縁パターン１４２の上部面の高さＨ１に比べて低いことがある。又、前記活性領域パターン１３２の上部面の高さＨ２は、前記ソース/ドレーン１５４の上部面の高さＨ４に比べて高いことがある。前記活性領域パターン１３２は、チャンネル(ｃｈａｎｎｅｌ）が形成されることができる導電性物質を含むことができる。前記活性領域パターン１３２は、ポリシリコン(ｐｏｌｙ−ｓｉｌｉｃｏｎ)、マイクロ結晶シリコン(μｃ−Ｓｉｌｉｃｏｎ)、ポリアニリン(Ｐｏｌｙａｎｉｌｉｎｅ：ＰＡＮＩ)、伝導性高分子(例えば、ＰＥＤＯＴ)、炭素ナノチューブＣＮＴ（Ｃａｒｂｏｎ  Ｎａｎｏ  Ｔｕｂｅ）、ピロリジン（Ｐｙｒｒｏｌｉｄｉｎe）、グラファイト（Ｇｒａｐｈｉｔｅ）のうち、少なくとも何れか一つを含むことができる。
【００２８】
前記ゲート絶縁パターン１４２は、前記活性領域パターン１３２と前記ゲート電極１５２を区画させることができる。前記ゲート絶縁パターン１４２は、第１ゲート絶縁パターン１４４と、第２ゲート絶縁パターン１４６と、を含むことができる。前記第１及び第２ゲート絶縁パターン１４４、１４６は、前記活性領域パターン１３２を間に置いて互いに対向されるように配置されることができる。前記第１及び第２ゲート絶縁パターン１４４、１４６は、前記活性領域パターン１３２を基準に互いに対称に配置されることができる。前記第１及び第２ゲート絶縁パターン１４４、１４６は、開放された上部１４４ａ、１４６ｂを各々有することができる。一方、前記ゲート絶縁パターン１４２の上部面の高さＨ１は、前記ゲート電極１５２の高さＨ３より高いことがある。これによって、前記第１及び第２ゲート絶縁パターン１４４、１４６は、前記ゲート電極１５２によって完全に満たされない第１及び第２内部空間１４４ｂ、１４６ｂを各々有することができる。前記ゲート絶縁パターン１４２は、絶縁物質に形成されることができる。一例として、前記ゲート絶縁パターン１４２は、 ＳＯＧ膜(Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ)及びアルミニウム酸化膜のような酸化物を含むことができる。前記ＳＯＧ膜は、シリコン酸化膜を含むことができる。他の例として、前記レジスト１４２は、シリコン酸化膜と、アルミニウム窒化膜と、有機物と、無機物のうち、何れか一つを含むことができる。前記有機物は、ポリビニールピロリドンＰＶＰ（Ｐｏｌｙｖｉｎｙｌ  Ｐｙｒｒｏｌｉｄｏｎｅ）、ポリメタクリル酸メチルＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌｍｅｔａｈｃｒｙｌａｔｅ）、ハイドロジェン-シルセスシオキサンＨＳＱ（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｓ  Ｑｕｉｔｏｘａｎｅ）、アクリル系物質のうち、何れか一つでありうる。
【００２９】
前記ゲート電極１５２は、前記基板１１０上に複数個が配置されることができる。一例として、前記ゲート電極１５２は、第１ゲート電極１５２ａと、第２ゲート電極１５２ｂと、を含むことができる。前記第１ゲート電極１５２ａと、前記第２ゲート電極１５２ｂは、前記活性領域パターン１３２の両側に配置されることができる。例えば、前記第１及び第２ゲート電極１５２ａ、１５２ｂは、前記活性領域パターン１３２を間に置いて互いに対向されるように配置されることができる。この際、前記第１ゲート電極１５２ａは、前記第１内部空間１４４ｂに配置され、前記第２ゲート電極１５２ｂは、前記第２内部空間１４６ｂに配置されることができる。これによって、前記第１ゲート電極１５２ａは、前記第１ゲート絶縁パターン１４４によって囲まれるように配置され、前記第２ゲート電極１５２ｂは、前記第２ゲート絶縁パターン１４６によって囲まれるように配置されることができる。
【００３０】
前記ソース/ドレーン１５４は、前記活性領域パターン１３２と、前記ゲート絶縁パターン１４２に隣接するように配置されることができる。一例として、前記ソース/ドレーン１５４は、前記活性領域パターン１３２を間に置いて、前記第１及び第２ゲート電極１５２ａ、１５２ｂを連結する線２０に対して対称に配置されたソース電極１５４ａと、ドレーン電極１５４ｂを含むことができる。前記ソース/ドレーン１５４の上部面の高さＨ４は、前記ゲート絶縁パターン１４２の上部面の高さＨ１に比べて低いことができる。これによって、前記ソース電極１５４ａと、前記ドレーン電極１５４ｂは、ゲート絶縁パターン１４２によって前記ゲート電極１５２と電気的に分離されることができる。又、前記ソース/ドレーン１５４の上部面の高さＨ４は、前記活性領域パターン１３２の上部面の高さＨ２に比べて低いことができる。
【００３１】
前記ゲート電極１５２は、前記ゲート絶縁パターン１４２によって自己整列されて形成されることができる。例えば、上述したように前記ゲート絶縁パターン１４２の上部面の高さＨ１は、前記ゲート電極１５２の上部面の高さＨ３に比べて高いことがある。これによって、前記ゲート絶縁パターン１４２が形成された前記基板１１０に導電性物質を塗布して、前記導電性物質が前記第１及び第２内部空間１４４ｂ、１４６ｂへ流入されるようにすることによって、前記ゲート絶縁パターン１４２によって自己整列された前記ゲート電極１５２が形成されることができる。又、前記ソース/ドレーン１５４は、前記活性領域パターン１３２及び前記ゲート絶縁パターン１４２によって自己整列されて形成されることができる。例えば、上述したように、前記活性領域パターン１３２の上部面の高さＨ２及び前記ゲート絶縁パターン１４２の上部面の高さＨ１は、前記ソース/ドレーン１５４の上部面の高さＨ４に比べて高いことがある。これによって、前記活性領域パターン１３２及び前記ゲート絶縁パターン１４２が形成された前記基板１１０に前記導電性物質を塗布して、前記導電性物質が前記活性領域パターン１３２及び前記ゲート絶縁パターン１４２によって自己整列されながら前記基板１１０上に塗布されることができる。
【００３２】
一方、前記ゲート電極１５２及び前記ソース/ドレーン１５４は、前記導電性物質を前記基板１１０に塗布して形成されるので、前記第１及び第２ゲート電極１５２ａ、１５２ｂ、そして前記ソース及びドレーン電極１５４ａ、１５４ｂは、同時に又は同一の導電性物質に形成されることができる。前記導電性物質は、金属物質と、有機物質と、を含むことができる。一例として、前記導電性物質は、アルミニウムＡｌ、銅Ｃｕ、モリブデンＭｏ、タングステンＷ、クロムＣｒ、銀Ａｇ、金Ａｕ、白金Ｐｔのうち、少なくとも何れか一つを含むことができる。又、前記導電性物質は、ポリアニリンＰＡＮＩ(Ｐｏｌｙａｎｉｌｉｎｅ)、伝導性高分子(例えば、ＰＥＤＯＴ)、炭素ナノチューブＣＮＴ（Ｃａｒｂｏｎ  Ｎａｎｏ  Ｔｕｂｅ）、ピロリジン、グラファイトのうち、少なくとも何れか一つの有機伝導体を含むことができる。他の例として、前記導電性物質は有機物、高分子半導体物質を含むことができる。
【００３３】
又、前記ゲート電極１５２及び前記ソース/ドレーン１５４は、前記基板１１０の同一の平面上に配置されることができる。さらに、前記活性領域パターン１３２は、前記ゲート電極１５２及び前記ソース/ドレーン１５４と同一の平面上に配置されることができる。これによって、前記自己整列電界効果トランジスタ構造体１００は、前記基板１１０と前記ゲート電極１５２との間、そして前記基板１１０と前記ソース/ドレーン１５４との間での寄生キャパシタンス(Ｐａｒａｓｉｔｉｃ  Ｃａｐａｃｉｔａｎｃｅ）の発生を防止することができる。
【００３４】
続いて、本発明の実施形態による自己整列電界効果トランジスタ構造体の形成過程を詳細に説明する。ここで、上述した本発明の実施形態による自己整列電界効果トランジスタ構造体に対して重複される説明は省略、或いは簡素化することができる。
【００３５】
図４は、本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成方法を示すフローチャートである。図５から図９は、本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。図１０Ａ、図１１Ａ、図１２Ａは、本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図であり、図１０Ｂ、図１１Ｂ、図１２Ｂの各々は、図１０Ａ、図１１Ａ，図１２Ａの各々に示した点線Ｉ−Ｉ’ に沿って切断した断面を示す図である。
【００３６】
図４及び図５を参照すると、モールド１８０を準備することができる(ステップ１１０)。一例として、前記モールド１８０を準備することは、溝１８４が形成された前面１８１を有する透光板１８２を準備することを含むことができる。前記透光板１８２は、光が透過することができる透明板でありうる。例えば、前記透光板１８２は、透明有機物(例えば、Ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ：ＰＤＭＳ、Ｐｏｌｙｉｓｏｐｒｅｎｅ：ＰＩ、弗素樹脂(Ｔｅｆｌｏｎ))と、ガラス(ｇｌａｓｓ)と、を含むことができる。前記溝１８４は、上述の図１から図３を参照して説明したゲート絶縁パターン１４２を形成するためのことでありうる。これによって、前記溝１８４は、前記ゲート絶縁パターン１４２に相応する形状に形成されることができる。例えば、前記溝１８４は、第１ゲート絶縁パターン１４４(図１乃至図３に示す)に相応する形状を有する第１溝１８４ａと、第２ゲート絶縁パターン１４６(図１乃至図３に示す)に相応する形状を有する第２溝１８４ｂと、を含むことができる。
【００３７】
前記透光板１８２の前面１８１には、遮光膜１８６が形成されることができる。前記遮光膜１８６は、前記光を遮断することができる物質で形成されることができる。例えば、前記遮光膜１８６は、金属膜を含むことができる。より具体的に、前記遮光膜１８６は、クロムＣｒ、アルミニウムＡｌ、チタンＴｉ、銀Ａｇ 、金Ａｕ、タングステンＷ、ニッケルＮｉ、銅Ｃｕのうち、少なくとも何れか一つを含む物質に形成されることができる。
【００３８】
図４及び図６を参照すると、レジスト板１９０を準備することができる(ステップ１２０)。前記レジスト板１９０を準備することは、レジスト１９４(ｒｅｓｉｓｔ)が形成された前面を有するプレート１９２を準備することを含むことができる。前記レジスト１９４は、図１から図３を参照して説明したゲート絶縁パターン１４２を形成するための物質を含むことができる。一例として、前記レジスト１９４は、光硬化性フォトイニシエーター（Ｐｈｏｔｏ  ｉｎｉｔｉａｔｏｒ）及びモノマー（ｍｏｎｏｍｅｒ）などを含むことができる。例えば、前記レジスト１９４は、ポリビニールピロリドンＰＶＰ（Ｐｏｌｙｖｉｎｙｌ  Ｐｙｒｒｏｌｉｄｏｎｅ）、ポリメタクリル酸メチルＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌｍｅｔａｈｃｒｙｌａｔｅ）、ハイドロジェン-シルセスシオキサンＨＳＱ（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｓ  Ｑｕｉｔｏｘａｎｅ）などの有機物、又はアルミニウム酸化膜のような酸化物を含むことができる。又、前記レジスト１９４は、無機物(例えば、シリコン酸化膜、シリコン窒化膜、アルミニウム窒化膜)と、他の有機物(例えば、ポリイミド及びアクリル系の物質）と、を含むことができる。
【００３９】
図４及び図７を参照すると、レジスト加工物１４１を形成することができる(ステップ１３０)。前記レジスト加工物１４１を形成することは、インプリント工程(ｉｍｐｒｉｎｔ  ｐｒｏｃｅｓｓ）を実行することを含むことができる。前記インプリント工程は、モールドを使用し、前記モールドに形成された薄膜を基板上にスタンプ(ｓｔａｍｐ)する。これが、前記インプリント工程が前記基板に薄膜を形成する工程であることがある。一例として、前記レジスト加工物１４１を形成することは、レジスト板１９０にモールド１８０を圧搾させることを含むことができる。前記モールド１８０を前記レジスト板１９０に圧搾させる過程で、プレート１９２上のレジスト１９４が透明板１８２の溝１８４内部に満たされることができる。これによって、前記モールド１８０に、上述の図１から図３を参照して説明したゲート絶縁パターン１４２の形状を有するレジスト加工物１４１を形成することができる。
【００４０】
一方、前記インプリント工程を実行する過程で、前記モールド１８０及び前記レジスト板１９０を熱処理することが付加されることができる。前記モールド１８０及び前記レジスト板１９０を熱処理することは、前記レジスト１９４が效果的に前記溝１８４に埋めたてるようにするためのことでありうる。
【００４１】
図４及び図８を参照すると、基板１１０を準備することができる(ステップ１４０)。一例として、前記基板１１０を準備することは、透明基板を準備することを含むことができる。例えば、前記基板１１０を準備することは、表示素子製造用ガラス基板(例えば、ｇｌａｓｓ）を準備することを含むことができる。前記基板１１０を準備することは、前記基板１１０上に緩衝膜１２０を形成することをさらに含むことができる。前記緩衝膜１２０を形成することは、前記基板１１０に酸化膜を形成することを含むことができる。
【００４２】
図４及び図９を参照すると、基板１１０上にレジスト加工物１４１を位置させることができる(ステップ１５０)。一例として、モールド１８０の前面１８１と前記基板１１０の前面１１１が互いに面するように、前記モールド１８０と前記基板１１０を整列させることができる。そして、前記モールド１８０を前記基板１１０に密着させることができる。これによって、前記レジスト加工物１４１は、前記基板１１０の緩衝膜１２０上に配置されることができる。
【００４３】
一方、前記レジスト加工物１４１を硬化させることができる(ステップ１６０)。前記レジスト加工物１４１を硬化させることは、前記レジスト加工物１４１を光処理すること及び熱処理することのうち、少なくとも何れか一つを実行することを含むことができる。一例として、前記レジスト加工物１４１を光処理することは、前記モールド１８０と前記基板１１０が互いに密着された状態で、前記モールド１８０に向かって光１０を照射することを含むことができる。ここで、前記モールド１８０と前記基板１１０が密着されると、前記透光板１８２に形成された遮光膜１８６は、前記レジスト加工物１４１が配置された前記基板１１０の領域以外の領域を覆うことができる。これに反して、前記レジスト加工物１４１は、前記透光板１８２に選択的に露出されることができる。前記光１０は、前記モールド１８０の後面１８９から前記前面１８１に向かう方向に照射されることができる。これによって、前記モールド１８０に向かって照射された前記光１０は、前記透光板１８２を透過した後、露出された前記レジスト加工物１４１を選択的に硬化させることができる。一方、前記光１０は、遮光膜１８６によって前記基板１１０に照射されることが遮断されることができる。これによって、前記活性領域パターン１２２及び前記第１絶縁膜１２４は、前記光１０によって処理されないことによって、硬化されないことができる。前記モールド１８０と前記基板１１０を密着する過程で、前記モールド１８０の前面１８１上に付いているレジスト残留物(図示せず）が前記基板１１０上に残留することができる。前記レジスト残留物は、前記遮光膜１８６によって前記光１０に照射されないことによって、硬化されないことができる。
【００４４】
図４、図１０Ａ及び図１０Ｂを参照すると、ゲート絶縁パターン１４２を形成することができる(ステップ１７０)。一例として、前記基板１１０上に前記レジスト加工物１４１を残しながら、前記基板１１０から前記モールド１８０(図９に示す)を離隔させることができる。これによって、前記基板１１０上には、順に積層された前記緩衝膜１２０と、前記第１及び第２ゲート絶縁パターン１４４、１４６が配置されることができる。
【００４５】
レジスト残留物(図示せず）を除去することができる(ステップ１８０)。上述したように、基板１１０上には前記レジスト残留物が残留することができる。前記レジスト残留物は、後続工程の際に形成されるソース/ドレーン１５４(図１２Ａ及び図１２Ｂに示す）の接触抵抗を増加させる要因に作用することができる。これによって、前記レジスト残留物を除去する工程が実行されることができる。一例として、前記レジスト残留物を除去することは、前記基板１１０を液処理することを含むことができる。例えば、前記液処理することは、多様な種類のケミカルを前記基板１１０に供給する湿式洗浄工程を実行して行われることができる。この際、前記ケミカルには、前記ゲート絶縁パターン１４２に比べて前記レジスト残留物に対してエッチング速度が速い液を使用することができる。上述したように、前記ゲート絶縁パターン１４２を光処理する過程で、前記基板１１０上の前記レジスト残留物(図示せず）は、前記遮光膜１８６によって前記光１０に照射されないことによって、硬化されないことができる。これによって、前記基板１１０を液処理する過程で、前記ケミカルは、前記レジスト残留物を選択的にエッチングし、前記第１及び第２ゲート絶縁パターン１４４、１４６は、エッチングしないことができる。
【００４６】
図４、図１１Ａ及び図１１Ｂを参照すると、活性領域パターン１３２を形成することができる(ステップ１９０)。一例として、前記活性領域パターン１３２を形成することは、前記基板１１０の前面を覆うチャンネル形成膜を形成することと、第１領域１１２以外の前記基板１１０の領域(以下、第２領域：１１４)上のチャンネル形成膜を除去することを含むことができる。前記チャンネル形成膜は、ポリシリコンを含むことができる。前記第１領域１１２は、前記活性領域パターン１３２が形成される前記基板１１０の領域であることができる。前記第２領域１１４上のチャンネル形成膜を除去することは、前記第２領域１１４を露出させるフォトレジストパターンを形成することと、前記フォトレジストパターンをエッチングマスクにして前記チャンネル形成膜をパターニングすることを含むことができる。他の例として、前記活性領域パターン１３２を形成することは、前記基板１１０上に前記第１領域１１２を露出させる絶縁膜(図示せず）を形成することと、前記第１領域１１２に前記チャンネル形成物質を埋めたてることと、前記絶縁膜を除去することと、を含むことができる。前記チャンネル形成物質は、液状の有機物半導体及びポリシリコンのうち、何れか一つであることができる。前記絶縁膜は、前記活性領域パターン１３２を形成した後に除去されることができる。前記絶縁膜を除去することは、前記第１及び第２ゲート絶縁パターン１４４、１４６に対してエッチング選択性を有するエッチング工程を実行して行われることができる。また他の例として、前記活性領域パターン１３２を形成することは、前記基板１１０の前記第２領域１１４上にチャンネル形成物質を供給して、前記第２領域１１４から前記第１領域１１２へ前記チャンネル形成物質を流入させることを含むことができる。その後、前記第２領域１１４上のチャンネル形成物質を選択的に除去して、前記基板１１０上に前記活性領域パターン１３２を形成させることができる。前記チャンネル形成物質は、液状の導電性物質を含むことができる。例えば、前記導電性物質は、液状の有機物半導体及びポリシリコンのうち、何れか一つを含むことができる。
【００４７】
図４、図１２Ａ及び図１２Ｂを参照すると、ゲート電極１５２及びソース/ドレーン１５４を形成させることができる(ステップ２００)。例えば、前記ゲート電極１５２及び前記ソース/ドレーン１５４を形成することは、前記基板１１０上に導電性物質３０を供給することを含むことができる。前記導電性物質３０は、金属物質を含むことができる。例えば、前記導電性物質３０は、アルミニウムＡｌ、銅Ｃｕ、モリブデンＭｏ、タングステンＷ、クロムＣｒ、銀Ａｇ、金Ａｕ、白金Ｐｔのうち、少なくとも何れか一つを含むことができる。又、前記導電性物質３０は、ポリアニリンＰＡＮＩ(Ｐｏｌｙａｎｉｌｉｎｅ)、伝導性高分子(例えば、ＰＥＤＯＴ)、炭素ナノチューブＣＮＴ（Ｃａｒｂｏｎ  Ｎａｎｏ  Ｔｕｂｅ）、ピロリジン（Ｐｙｒｒｏｌｉｄｉｎe）、グラファイト（Ｇｒａｐｈｉｔｅ）のうち、何れか一つの有機伝導体を含むことができる。又は、前記導電性物質は、有機物と、高分子半導体物質と、を含むことができる。
【００４８】
前記導電性物質３０を供給することの以前に、前記活性領域パターン１３２を覆う保護膜１３４を形成することを実行することができる。前記保護膜１３４は、前記活性領域パターン１３２の上部面に前記導電性物質３０が覆われることを防止するためのことでありうる。前記保護膜１３４を形成することは、前記活性領域パターン１３２の上部面を覆う絶縁膜を形成することを含むことができる。
【００４９】
前記導電性物質３０を供給することは、塗布器１７０を使用して行われることができる。一例として、前記塗布器１７０は、液状の導電性物質３０を前記基板１１０上に一定量ずつ複数回を供給することができる。他の例として、前記塗布器１７０は、前記基板１１０の前面１１１に前記導電性物質３０を噴射するスプレー(ｓｐｒａｙ)を含むことができる。前記塗布器１７０によって前記基板１１０に供給された前記導電性物質３０の一部は、前記第１ゲート絶縁パターン１４４の開放された上部１４４ａを通じて第１内部空間１４４ｂに供給されることができる。前記第１内部空間１４４ｂに流入される前記導電性物質３０は、前記第１ゲート絶縁パターン１４４によって自己整列されて第１ゲート電極１５２ａに形成されることができる。前記導電性物質３０の異なる一部は、前記第２ゲート絶縁パターン１４６の開放された上部１４６ａを通じて第２内部空間１４６ｂに供給されることができる。前記第２内部空間１４６ｂに流入される前記導電性物質３０は、前記第１ゲート絶縁パターン１４６によって自己整列されて第２ゲート電極１５２ｂに形成されることができる。前記導電性物質３０のまた異なる一部は、前記ゲート絶縁パターン１４２の外部に供給されてソース/ドレーン１５４に形成されることができる。例えば、前記活性領域パターン１３２の上部面の高さＨ２及び前記ゲート絶縁パターン１４２の上部面の高さＨ１は、前記ゲート電極１５２の上部面の高さＨ３及び前記ソース/ドレーン１５４の上部面の高さＨ４に比べて高い。従って、前記ゲート絶縁パターン１４２の外部に供給された前記導電性物質３０は、活性領域パターン１３２及び前記ゲート絶縁パターン１４２によって自己整列されながら前記基板１１０上に塗布されてソース/ドレーン膜を形成することができる。そして、前記ソース/ドレーン膜の一部をパターニングすることのよって、前記基板１１０上に前記ソース及びドレーン電極１５４ａ、１５４ｂを形成することができる。これによって、前記活性領域パターン１３２に隣接し、前記活性領域パターン１３２及び前記ゲート絶縁パターン１４２によって自己整列されたソース及びドレーン電極１５４ａ、１５４ｂが形成されることができる。
【００５０】
一方、前記導電性物質３０の供給量は、前記ゲート絶縁パターン１４２の第１及び第２内部空間１４４ｂ、１４６ｂから前記導電性物質３０が溢れないように調節されることができる。これは、前記ゲート電極１５２及び前記ソース/ドレーン１５４が電気的に連結されないようにするためのことでありうる。又、前記導電性物質３０の供給量は、前記ゲート絶縁パターン１４２の上部面の高さＨ１及び活性領域パターン１３２の上部面の高さＨ２に比べて前記ソース及びドレーン電極１５４ａ、１５４ｂの上部面の高さＨ３が低いように調節されることができる。これは、前記ソース/ドレーン１５４が前記ゲート絶縁パターン１４２及び前記活性領域パターン１３２によって自己整列されるようにするためのことでありうる。
【００５１】
上述したように、本発明の実施形態による自己整列電界効果トランジスタ構造体１００は、活性領域パターン１３２を基準に対称に配置された第１及び第２ゲート電極１５２ａ、１５２ｂを有することができる。前記自己整列電界効果トランジスタ構造体１００は、前記ゲート電極１５２ａ、１５２ｂによって前記活性領域パターン１３２のチャンネル形成を制御して、スイッチング素子としての安定的で、精密な動作が可能であることができる。
【００５２】
前記自己整列電界効果トランジスタ構造体１００は、前記ゲート電極１５２及び前記ソース/ドレーン１５４が前記基板１１０の互いに同一の平面上に配置されることができる。これによって、前記自己整列電界効果トランジスタ構造体１００は、前記基板１１０とゲート電極１５２、そして前記基板１１０とソース/ドレーン１５４との間に寄生キャパシタンスの発生を防止してトランジスタの動作速度を向上させることができる。
【００５３】
前記ゲート絶縁パターン１４２によって自己整列されたゲート電極１５２と、ソース/ドレーン１５４と、を含むことができる。本発明は、前記ゲート電極１５２及びソース/ドレーン１５４は、インプリント方式によって同時に形成されることによって、前記自己整列電界効果トランジスタ構造体１００の形成過程を単純化することができる。
【００５４】
又、本発明の実施形態による自己整列電界効果トランジスタ構造体１００は、前記基板１１０と前記ソース/ドレーン１５４との間のレジスト残留物が残留しないことができる。これによって、本発明による自己整列電界効果トランジスタ構造体１００は、前記基板１１０と前記ソース/ドレーン１５４との間の二重ゲート構造に漏洩電流を減少させ、駆動特性を向上させて前記自己整列電界効果トランジスタ構造体１００の動作速度を向上させることができる。
【００５５】
上述した説明は、本発明の概念を例示することである。又、上述した内容は、本発明の概念を当業者が容易に理解することができるように具現した例を示し、説明することであるだけで、本発明は、異なる組合、変更及び環境で使われることができる。即ち、本発明は、本明細書に開示された発明の範囲、記述した開示内容と均等な範囲及び/又は当業界の技術又は知識の範囲内で変更及び修正などが可能である。又、上述した実施形態は、当業界に知らされた異なる状態での実施、そして発明の具体的な適用分野及び用途で要求される多様な変更も可能である。従って、上述した発明の詳細な説明は、開示された実施形態は本発明を制限せず、添付された特許請求の範囲は異なる実施状態も含む。
【符号の説明】
【００５６】
１００      自己整列電界効果トランジスタ構造体
１１０      基板
１２０      緩衝膜
１３２      活性領域パターン
１４２      ゲート絶縁パターン
１４４      第１ゲート絶縁パターン
１４６      第２ゲート絶縁パターン
１５２      ゲート電極
１５２ａ      第１ゲート電極
１５２ｂ      第２ゲート電極
１５４      ソース/ドレーン
１５４ａ      ソース電極
１５４ｂ      ドレーン電極
１７０      塗布器
１８０      モールド
１９０      レジスト板
【図１】
2010153830.tif 000003
【図２】
2010153830.tif 000004
【図３】
2010153830.tif 000005
【図４】
2010153830.tif 000006
【図５】
2010153830.tif 000007
【図６】
2010153830.tif 000008
【図７】
2010153830.tif 000009
【図８】
2010153830.tif 000010
【図９】
2010153830.tif 000011
【図１０Ａ】
2010153830.tif 000012
【図１０Ｂ】
2010153830.tif 000013
【図１１Ａ】
2010153830.tif 000014
【図１１Ｂ】
2010153830.tif 000015
【図１２Ａ】
2010153830.tif 000016
【図１２Ｂ】
2010153830.tif 000017