(57)【要約】【課題】軽負荷状態において高い効率を保ちつつ、広い電流範囲において出力電圧の制御が容易なＤＣ−ＤＣコンバータ用集積回路及びこれを用いたＤＣ−ＤＣコンバータを提供する。【解決手段】スイッチング端子と、帰還端子と、ハイサイドトランジスタと、前記スイッチング端子の電圧と第１の基準電圧とを比較可能な電圧検出器と、前記帰還端子の電圧と第２の基準電圧とから誤差信号を生成可能なエラーアンプと、前記スイッチング端子の電圧が前記第１の基準電圧よりも高いことを前記電圧検出器が検出した場合、前記帰還端子の電圧が前記第２の基準電圧よりも高いことが前記誤差信号により検出された次の周期において前記ハイサイドトランジスタをオフとし、前記帰還端子の電圧が前記第２の基準電圧よりも低いことが前記誤差信号により検出された次の周期において前記ハイサイドトランジスタをオンとする制御回路と、を備えたことを特徴とするＤＣ−ＤＣコンバータ用集積回路が提供される。【選択図】図１
2010035370.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング端子と、
帰還端子と、
オン状態において前記スイッチング端子を介して電圧を出力可能なハイサイドトランジスタと、
前記スイッチング端子の電圧と第１の基準電圧とを比較可能な電圧検出器と、
前記帰還端子の電圧と第２の基準電圧とから誤差信号を生成可能なエラーアンプと、
前記ハイサイドトランジスタのオフ状態において前記スイッチング端子の電圧が前記第１の基準電圧よりも高いことを前記電圧検出器が検出した場合、前記帰還端子の電圧が前記第２の基準電圧よりも高いことが前記誤差信号により検出された次の周期において前記ハイサイドトランジスタをオフとし、前記帰還端子の電圧が前記第２の基準電圧よりも低いことが前記誤差信号により検出された次の周期において前記ハイサイドトランジスタをオンとする制御を可能とした制御回路と、
を備えたことを特徴とするＤＣ−ＤＣコンバータ用集積回路。
【請求項２】
前記ハイサイドトランジスタのオフ状態において前記スイッチング端子の電圧が前記第１の基準電圧よりも低いことを前記電圧検出器が検出した場合、前記制御回路は前記ハイサイドトランジスタを毎周期オンに制御可能とすることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ用集積回路。
【請求項３】
前記制御回路は、ローサイドスイッチ制御端子を介して外付けトランジスタをオンまたはオフに切替える制御信号を出力可能としたことを特徴とする請求項２記載のＤＣ−ＤＣコンバータ用集積回路。
【請求項４】
出力端子と、
請求項１または２に記載のＤＣ−ＤＣコンバータ用集積回路と、
前記スイッチング端子と前記出力端子との間に介挿されたインダクタと、
前記出力端子と接地との間に介挿され、前記インダクタとともに平滑回路を構成する出力キャパシタと、
前記ハイサイドトランジスタのオフ状態において、前記出力キャパシタからの逆流電流を阻止可能とするように前記スイッチング端子と前記接地との間に介挿されたダイオードと、
接続点電圧が前記帰還端子へ帰還可能であるように直列に接続され、前記出力端子と前記接地との間に介挿された電圧検出抵抗と、
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
出力端子と、
請求項３記載のＤＣ−ＤＣコンバータ用集積回路と、
前記スイッチング端子と前記出力端子との間に介挿されたインダクタと、
前記出力端子と接地との間に介挿され、前記インダクタと共に平滑回路を構成する出力キャパシタと、
前記ローサイドスイッチ制御端子を介して出力された前記制御信号により、前記ハイサイドトランジスタに対して相補的にオンまたはオフに切替えられ、前記スイッチング端子と前記接地との間に介挿されたローサイドトランジスタと、
接続点電圧が前記帰還端子へ帰還可能であるように直列に接続され、前記出力端子と前記接地との間に介挿された電圧検出抵抗と、
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ用集積回路及びＤＣーＤＣコンバータに関する。
【背景技術】
【０００２】
小型且つ高電力変換効率を有するＤＣ−ＤＣコンバータ及びスイッチングレギュレータは、ノートパソコンや携帯電話など電子機器の小型化及び高性能化にとって不可欠である。
【０００３】
降圧型ＤＣ−ＤＣコンバータを構成する場合、ＭＯＳＦＥＴスイッチをオンまたはオフに切替え、ＬＣフィルタにより出力電圧を平滑化することにより、一定電圧が出力可能となる。この場合、発振回路、制御ロジック、ドライバ、及びＭＯＳＦＥＴなどをＣＭＯＳ集積回路化すると、ＤＣ−ＤＣコンバータの小型化及び低消費電力化が容易となる。
【０００４】
また、ＤＣ−ＤＣコンバータは広い負荷電流範囲にわたって電力変換効率を高く保つことが必要である。しかしながら、定格負荷において高効率であっても、軽負荷において効率が低下することがある。
【０００５】
広範囲の負荷電流に対して、高い電力変換効率を実現するスイッチングレギュレータに関する技術開示例がある（特許文献１）。この技術開示例では、第２のスイッチがオン状態の場合、出力ノードの電位が所定の電位を越えているときには、第２のスイッチをオフ状態とすることにより、負荷電流が小さいときの電力変換効率を改善している。
【０００６】
しかしながら、この技術開示例を用いても、軽負荷不連続モード動作において出力電圧が上昇する問題が生じることがある。
【特許文献１】特開２０００−９２８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
軽負荷状態において高い効率を保ちつつ、広い負荷電流範囲において出力電圧の制御が容易なＤＣ−ＤＣコンバータ用集積回路及びこれを用いたＤＣ−ＤＣコンバータを提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、スイッチング端子と、帰還端子と、オン状態において前記スイッチング端子を介して電圧を出力可能なハイサイドトランジスタと、前記スイッチング端子の電圧と第１の基準電圧とを比較可能な電圧検出器と、前記帰還端子の電圧と第２の基準電圧とから誤差信号を生成可能なエラーアンプと、前記ハイサイドトランジスタのオフ状態において前記スイッチング端子の電圧が前記第１の基準電圧よりも高いことを前記電圧検出器が検出した場合、前記帰還端子の電圧が前記第２の基準電圧よりも高いことが前記誤差信号により検出された次の周期において前記ハイサイドトランジスタをオフとし、前記帰還端子の電圧が前記第２の基準電圧よりも低いことが前記誤差信号により検出された次の周期において前記ハイサイドトランジスタをオンとする制御を可能とした制御回路と、を備えたことを特徴とするＤＣ−ＤＣコンバータ用集積回路が提供される。
【０００９】
また、本発明の他の一態様によれば、出力端子と、上記のＤＣ−ＤＣコンバータ用集積回路と、前記スイッチング端子と前記出力端子との間に介挿されたインダクタと、前記出力端子と接地との間に介挿され、前記インダクタとともに平滑回路を構成する出力キャパシタと、前記ハイサイドトランジスタのオフ状態において、前記出力キャパシタからの逆流電流を阻止可能とするように前記スイッチング端子と前記接地との間に介挿されたダイオードと、接続点電圧が前記帰還端子へ帰還可能であるように直列に接続され、前記出力端子と前記接地との間に介挿された電圧検出抵抗と、を備えたことを特徴とするＤＣ−ＤＣコンバータが提供される。
【００１０】
また、本発明のさらに他の一態様によれば、出力端子と、ローサイドスイッチ制御端子をさらに備えた上記のコンバータ用集積回路と、前記スイッチング端子と前記出力端子との間に介挿されたインダクタと、前記出力端子と接地との間に介挿され、前記インダクタと共に平滑回路を構成する出力キャパシタと、前記ローサイドスイッチ制御端子を介して出力された制御信号により、前記ハイサイドトランジスタに対して相補的にオンまたはオフに切替えられ、前記スイッチング端子と前記接地との間に介挿されたローサイドトランジスタと、接続点電圧が前記帰還端子へ帰還可能であるように直列に接続され、前記出力端子と前記接地との間に介挿された電圧検出抵抗と、を備えたことを特徴とするＤＣ−ＤＣコンバータが提供される。
【発明の効果】
【００１１】
軽負荷状態において高い効率を保ちつつ、広い負荷電流範囲において出力電圧の制御が容易なＤＣ−ＤＣコンバータ用集積回路及びこれを用いたＤＣ−ＤＣコンバータが提供される。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００１３】
図１は、本発明の第１の実施形態にかかるＤＣ−ＤＣコンバータのブロック図である。
ＤＣ−ＤＣコンバータ１０は、集積回路（ＩＣ）チップ２０、インダクタ４０、出力キャパシタ４２、電圧検出抵抗４３、４４、及びダイオード（ＤＩ）４６を有している。ＤＣ−ＤＣコンバータ１０の出力電圧（ＶＯ）端子と接地（ＧＮＤ）との間には、負荷５０が接続される。
【００１４】
ＩＣチップ２０は、例えばＣＭＯＳ集積回路とし、ＮチャネルＭＯＳＦＥＴなどのハイサイドトランジスタＭ１（以下、トランジスタＭ１）、制御回路２２、スイッチング端子（ＬＸ端子）の電圧検出器３６、誤差増幅器（エラーアンプ）３８、及び比較器（コンパレータ）３９などを有している。なお、ハイサイドトランジスタＭ１は、ＭＯＳＦＥＴに限定されず接合型ＦＥＴであってもよい。
【００１５】
また、制御回路２２は、トランジスタＭ１を駆動するドライバ３４、クロック信号を生成する発振器２４、クロック信号に基づいて  オン信号を生成可能なオン信号発生器２６、オン信号発生器２６からの信号が入力されドライバ３４を制御可能な第２制御ロジック３２、及びオン信号発生器２６を制御可能な第１制御ロジック２８、などを有している。
【００１６】
入力電圧（ＶＩＮ）端子は、トランジスタＭ１の一方の端子へ接続される。また、トランジスタＭ１の他方の端子が接続されたＬＸ端子は、インダクタ４０及びダイオード４６に接続されている。トランジスタＭ１のオン状態において、ＬＸ端子電圧ＶＬＸは、Ｈｉｇｈレベルとなり、インダクタ電流ＩＬが流れ出力キャパシタ４２を充電し、且つ負荷５０へ電流を供給可能とする。
【００１７】
図１に表すＤＣ−ＤＣコンバータはダイオード整流方式である。すなわち、トランジスタＭ１がオフである期間、インダクタ４０に蓄積されたエネルギーは出力キャパシタ４２、負荷５０、及びダイオード４６を通過しつつ消費される。出力電圧ＶＯは、インダクタ４０と、出力キャパシタ４２と、により構成された平滑回路４１により目標電圧近傍において平滑化される。
【００１８】
また、出力ＶＯ端子とＧＮＤとの間には、直列接続された電圧検出抵抗４３、４４が介挿されており、その接続点Ｂの帰還電圧ＶＦＢは、ＶＦＢ端子を介して、エラーアンプ３８の反転入力端子に入力される。
【００１９】
この場合、ＲＦＢ１とＲＦＢ２との抵抗値比率を変化させると、出力電圧ＶＯを目標電圧値に設定可能である。また、出力電圧ＶＯは次式により設定可能である。
ＶＯ＝ＶＦＢ×（１＋ＲＦＢ１／ＲＦＢ２）
なお、図１の場合、ＶＩＮ＞ＶＯであるので降圧型ＤＣ−ＤＣコンバータである。
【００２０】
図２は、本実施形態にかかる集積回路及びこれを用いたＤＣ−ＤＣコンバータの動作を説明する波形図である。すなわち、図２（ａ）は重負荷状態、図２（ｂ）は軽負荷状態をそれぞれ表す。  
発振器２４の発振周波数をｆＯＳＣ（Ｈｚ）とすると、その周期Ｔ（ｓｅｃ）は次式で表される。
Ｔ＝１／ｆＯＳＣ
なお、発振周波数ｆＯＳＣは、例えば４００〜８００ｋＨｚの範囲にすることができる。
【００２１】
また、ドライバ３４によりトランジスタＭ１をオンとする期間Ｔｏｎを変化させると目標の出力電圧ＶＯを得ることができる。
【００２２】
図２（ａ）のように高い負荷電流とされる重負荷の場合、トランジスタＭ１は、デューティが高いパルスにより第２制御ロジック３２を介しドライバ３４によりオンとされる。トランジスタＭ１のオン状態において、ＬＸ端子電圧ＶＬＸは入力電圧ＶＩＮからトランジスタＭ１の僅かなオン抵抗による電圧降下分を減算したＨｉｇｈレベルとなり、インダクタ４０を流れるインダクタ電流ＩＬは増加して行く。
【００２３】
制御回路２２によりドライバ３４がトランジスタＭ１をオフとすると、ＬＸ端子電圧ＶＬＸにはインダクタ４０による逆起電力を生じ、略マイナスＶＦ（但し、ＶＦはダイオード４６の順方向電圧）となる。これによりインダクタ電流ＩＬは減少に転じるが、インダクタ４０に蓄積されたエネルギーがゼロになるまで電流の方向は変わらない。キャパシタ４２、負荷５０、及び電圧検出抵抗４３、４４を通過した電流はダイオード４６を通過して還流可能である。
【００２４】
インダクタ電流ＩＬがゼロとなる前にトランジスタＭ１がオンとなるとインダクタ電流ＩＬは再び増加するので不連続とはならず、図２（ａ）は連続モード動作（ＣＣＭ：Continuous  Control  Mode）である。なお、ダイオード４６をシリコンｐｎ接合とするとＶＦは約０．７Ｖである。また、シリコンショットキーバリアとすると、ＶＦは０．２３〜０．５Ｖとなり、順方向電圧降下による電力損失を低減できる。
【００２５】
重負荷動作の場合、トランジスタＭ１がオン状態ではダイオード４６がオフとなり、トランジスタＭ１がオフ状態ではダイオード４６がオンとなるよう、互いに相補的にオンまたはオフに制御される。インダクタ電流ＩＬがゼロに到達する前にトランジスタＭ１が再びオンに転じるので、インダクタ電流ＩＬが逆流することはない。このようにして、出力電圧ＶＯは目標電圧を保つことが可能となる。なお、通常、入力電圧ＶＩＮは、例えば２．７〜５．５Ｖなどの範囲とし、出力電圧ＶＯは、例えば０．８Ｖ以上とできる。
【００２６】
また、図２（ｂ）に表す低い負荷電流である軽負荷の場合、オン信号発生器２６からの信号により、第２制御ロジック３２はドライバ３４を介して、短いオン時間Ｔｏｎの期間だけトランジスタＭ１をオンとする。時間ｔ１でトランジスタＭ１がオンに転じると、インダクタ電流ＩＬが流れ始め時間とともに増加する。
【００２７】
その後、短いオン時間Ｔｏｎが経過した時間ｔ２においてトランジスタＭ１はオフに転じる。このために、インダクタ４０の逆起電力によりＬＸ端子電圧ＶＬＸは、略マイナスＶＦとなる。インダクタ電流ＩＬが減少し始め、時間ｔ３で略ゼロになるとインダクタ４０に蓄積されたエネルギーは消費され、ＬＸ端子電圧ＶＬＸが略ＧＮＤ電位となる。この状態において、ＬＸ端子はハイインピーダンスとなるが、出力キャパシタ４２に電荷が蓄積されているので、ＬＸ端子のキャパシタとインダクタンスＬとの共振回路によりＬＸ端子電圧ＶＬＸが振動しながら減衰し、出力電圧ＶＯに向かって行く。なお、オン時間Ｔｏｎの最小オン時間は、例えば６０ｎｓｅｃ（ナノ秒）などとできる。
【００２８】
また、トランジスタＭ１がオフ状態であり且つダイオード４６が逆流電流を阻止する向きに接続されているので、ＩＣチップ２０及びダイオード４６で無駄に電力を消費することを抑制でき、軽負荷状態の効率を高めることが可能である。図２（ｂ）の軽負荷状態は、インダクタ電流ＩＬがゼロとなる「不連続モード（ＤＣＭ：Discontinuous  Control  Mode）」を表している。
【００２９】
ＬＸ端子に接続されている電圧検出器３６はコンパレータからなり、第１の入力端子にはＬＸ端子電圧ＶＬＸを、第２の入力端子には第１の基準電圧Ｖｒｅｆ１を、それぞれ入力する。第１の基準電圧Ｖｒｅｆ１を、例えばＧＮＤと出力電圧ＶＯとの間である０．２〜０．３Ｖの範囲に設定すると、電圧検出器３６はＤＣ−ＤＣコンバータが不連続動作モードであることを検出し、その出力を第１制御ロジック２８へ入力する。
【００３０】
他方、出力電圧ＶＯは、直列接続された電圧検出抵抗４３、４４により分割される。その中間の接続点Ｂの帰還電圧ＶＦＢは、ＶＦＢ端子を介してエラーアンプ３８の反転入力端子に入力される。また、第２の基準電圧Ｖｒｅｆ２は非反転入力端子に入力される。
【００３１】
ＬＸ端子電圧ＶＬＸが第１の基準電圧Ｖｒｅｆ１よりも高く且つ帰還電圧ＶＦＢが第２の基準電圧Ｖｒｅｆ２よりも高い場合、エラーアンプ３８からの誤差信号がコンパレータ３９の一方の端子に入力され、コンパレータ３９の出力は第１制御ロジック２８へ入力され、ｔ４から始まる周期において第１制御ロジック２８がＴｏｎ信号をマスクするようにＴｏｎ信号発生器２６を制御する。このために、第２制御ロジック３２はトランジスタＭ１のオフが継続するように制御し、帰還電圧ＶＦＢは低下を続ける。
【００３２】
他方、ＬＸ端子電圧ＶＬＸが第１の基準電圧Ｖｒｅｆ１よりも高く且つ時間ｔ９で帰還電圧ＶＦＢが第２の基準電圧Ｖｒｅｆ２よりも低くなると、エラーアンプ３８は、コンパレータ３９に強制オン信号を出力する。このために、コンパレータ３８の出力が入力された第１制御ロジック２８は、ｔ６から始まる周期においてＴｏｎ発生器２６にＴｏｎ信号を生成させ、第２制御ロジック３２及びドライバ３４を介してトランジスタＭ１をオンとする。このようにして、帰還電圧ＶＦＢは第２の基準電圧Ｖｒｅｆ２近傍に安定した状態を保ち、出力電圧ＶＯは目標電圧値を精度よく保つことが可能となる。
【００３３】
なお、トランジスタＭ１と同一導電型を有するトランジスタＭ２と抵抗３１との直列回路が、トランジスタＭ１と並列に接続されており、抵抗３１の両端の電圧により、トランジスタＭ１がオンであるかオフであるかを電流検出アンプ３０により検出し、その出力はコンパレータ３９の他方の端子へ入力される。
【００３４】
図３は、比較例にかかるＤＣ−ＤＣコンバータを表す。すなわち、図３（ａ）はブロック図、図３（ｂ）は軽負荷状態における動作波形図を表す。この比較例では、図３（ａ）に表すようにＬＸ端子電圧検出器及び第１制御ロジックを有しておらず、Ｔｏｎ発生器１２６の出力及びコンパレータ１３７の出力が第２制御ロジック１３２へ入力されている。
【００３５】
比較例の場合、Ｔｏｎ発生器１２６は毎周期Ｔｏｎ信号を発生し、第２制御ロジック１３２は、毎周期ごとにドライバ１３４を介してトランジスタＭ１１をオンとする。ｔ２でトランジスタＭ１１がオフに転じると、インダクタ１４０の逆起電力によりＬＸ端子電圧ＶＬＸは、一旦マイナスＶＦに低下する。さらにインダクタ電流ＩＬが減少するに従いＬＸ端子電圧ＶＬＸは変化し、ｔ３でインダクタ電流ＩＬがゼロとなるとインダクタ１４０の蓄積エネルギーが消費されゼロになる。なお、ダイオード１４６は、ｔ２〜ｔ３の間でのみオンとされる。
【００３６】
時間ｔ３以降、インダクタ１４０のインダクタンスと、ＬＸ端子が有するキャパシタと、によりＬＸ端子電圧ＶＬＸが振動しつつ出力電圧ＶＯに向かう。但し、比較例の場合、ＬＸ端子には電圧検出器が接続されていないので、ＬＸ端子電圧ＶＬＸを検出することはできない。期間（ｔ１〜ｔ３）で充電された出力キャパシタ１４２の電荷は、逆流経路がないので電荷は保たれている。続いて、時間ｔ４において、Ｔｏｎ信号によりトランジスタＭ１１が再びオンとされると、出力キャパシタ１４２がさらに充電されるので出力電圧ＶＯ及び帰還電圧ＶＦＢが上昇する。最小オン時間で制御可能な範囲を越えた軽負荷状態となると、システムの制御が困難となり帰還電圧ＶＦＢ及び出力電圧ＶＯが上昇する問題が生じる。
【００３７】
これに対して、本実施形態ではＬＸ端子電圧ＶＬＸを検出することにより、軽負荷且つ不連続モード動作状態において次の周期のオン信号を無効とし、トランジスタＭ１をオンとしない周期を設ける。このために、軽負荷においても出力電圧ＶＯの上昇を抑制し、出力電圧ＶＯの変動を±２％以下とするなど、動作を安定にできる。
【００３８】
この場合、ＬＸ端子の電圧検出器３６は、高精度及び高速性を必要とせず簡単な回路の追加でよい。また、第１の基準電圧Ｖｒｅｆ１は、出力電圧ＶＯとＧＮＤの間の電圧範囲内に設定するが、高い精度を必要としない。このため、電圧検出器３６を設けてもＩＣチップ２０の構成が複雑となることはない。
【００３９】
また、ダイオード４６により逆流電流を抑制し、軽負荷であっても高変換効率が容易となる。この結果、ノートパソコン及び携帯電話など電子機器の小型化及び低消費電力化が容易となる。
【００４０】
図４は、第２の実施形態にかかるＤＣ−ＤＣコンバータを表す図である。すなわち、図４（ａ）はブロック図、図４（ｂ）は軽負荷状態の動作波形図である。  
集積回路２０にローサイドスイッチ制御端子ＬＳＧを設けると、外付けローサイドトランジスタＭ３（以下、トランジスタＭ３）をドライバ３４によりオンまたはオフに切替可能となり、同期整流型ＤＣ−ＤＣコンバータとして動作可能である。
ＬＳＧ端子は、例えばＮチャネルＭＯＳＦＥＴなどからなるトランジスタＭ３のゲートに接続され、ドライバ３４を介してトランジスタＭ３を制御可である。また、トランジスタＭ３には破線で表す寄生ダイオードＤＩＰが並列に接続されていると見なすことができる。
【００４１】
時間ｔ１２において、トランジスタＭ１はオンからオフに転じるが、トランジスタＭ３は相補的にオフからオンに転じる。ＬＸ端子電圧ＶＬＸは、時間ｔ１２において一旦マイナスＶＦＰ（寄生ダイオードＤＩＰの順方向電圧）となるが、時間ｔ１３においてインダクタ電流ＩＬがゼロになるとともにＧＮＤに戻る。トランジスタＭ３がオンであるので出力キャパシタ４２に蓄積された電荷が、トランジスタＭ３を介して時間ｔ１３から逆流を始める。
【００４２】
時間ｔ１４で再びトランジスタＭ１がオンに転じると、ｔ１４〜ｔ１５の期間においてインダクタ電流ＩＬは再び増加する。ｔ１３〜ｔ１４の期間、ＬＸ端子電圧ＶＬＸは、例えば０〜０．１ＶのようにＧＮＤよりも僅かに高い状態となるが、インダクタ電流ＩＬはトランジスタＭ３を介して逆流可能であるので図２に表す実施形態のように出力電圧ＶＯ近傍に上昇し振動することはない。
【００４３】
この場合、第１の基準電圧Ｖｒｅｆ１を、例えば０．２〜０．３Ｖに設定すると、電圧検出器３６がＶＬＸ＜Ｖｒｅｆ１であることを検出可能である。このために、Ｔｏｎ信号を毎周期生成するように、第１制御ロジック２８がＴｏｎ発生器２６を制御し、トランジスタＭ１を毎周期オンとできる。すなわち、連続動作モード状態において、同期整流型ＤＣ−ＤＣコンバータの制御が容易となる。
【００４４】
なお、ＭＯＳＦＥＴなどのスイッチングトランジスタの電圧降下はダイオードの順方向電圧ＶＦよりも小さいので、重負荷状態において同期整流型コンバータの効率はダイオード整流型インバータの効率よりも高くすることが容易である。
【００４５】
このように、本実施形態の集積回路２０を用いてダイオード整流型及び同期整流型ＤＣ−ＤＣコンバータをそれぞれ構成すると、集積回路２０のチップの共通部品化が可能となり、主要部品数を削減し、工程管理が容易となる。
【００４６】
以上、図面を参照しつつ、本発明の実施の形態について説明した。しかしながら本発明はこれらの実施形態には限定されない。例えば、ＤＣ−ＤＣコンバータを構成するトランジスタ、そのドライバ、ＬＸ端子電圧検出器、制御回路、インダクタ、キャパシタ、平滑回路、抵抗、整流素子の配置、サイズ、形状、材質などに関して当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
【図面の簡単な説明】
【００４７】
【図１】第１の実施形態にかかるＤＣ−ＤＣコンバータのブロック図
【図２】第１の実施形態にかかるＤＣ−ＤＣコンバータの動作波形図
【図３】比較例にかかるＤＣ−ＤＣコンバータを表す図
【図４】第２の実施形態にかかるＤＣ−ＤＣコンバータを表す図
【符号の説明】
【００４８】
１０  ＤＣ−ＤＣコンバータ、２０  集積回路、２２  制御回路、３６  電圧検出器、３８  エラーアンプ、４０  インダクタ、４１  平滑回路、４２  出力キャパシタ、４３、４４  電圧検出抵抗、４６  ダイオード、ＶＩＮ  入力電圧、ＶＯ  出力電圧、ＶＦＢ  帰還電圧、ＬＸ（端子）  スイッチング（端子）、ＬＳＧ（端子）  ローサイドスイッチ制御（端子）、Ｍ１  ハイサイドトランジスタ、Ｍ３  ローサイドトランジスタ、Ｖｒｅｆ１  第１の基準電圧、Ｖｒｅｆ２  第２の基準電圧
【図１】
2010035370.tif 000003
【図２】
2010035370.tif 000004
【図３】
2010035370.tif 000005
【図４】
2010035370.tif 000006