(57)【要約】      （修正有）【課題】電磁誘導により非接触で信号伝送を行うにあたり、安定な信号伝送を可能とする信号伝送方法と受信器と送信器と半導体装置を提供する。【解決手段】送信装置は、送信クロックに同期して送信データの値に対応した向きの電流を送信コイルに供給する。受信装置は、電磁誘導により受信コイルに誘起される信号について互いに異なるタイミングにおける信号間の差分をとり、差分演算を実施し、信号伝送を実現することにより、より大きな振幅の信号を得ることで安定的な信号伝送を可能とした。【選択図】図１
2010147557.tif 000002
【特許請求の範囲】
【請求項１】
電磁誘導により受信コイルに誘起される信号について互いに異なるタイミングにおける信号間の差分をとり、信号の復元を行う回路を備えた受信器。
【請求項２】
電磁誘導により前記受信コイルに誘起される信号と、電磁誘導により前記受信コイルに誘起される信号を所定時間遅延させた遅延信号と、の差分をとる回路を備え、前記差分演算結果に基づき、信号を復元する請求項１に記載の受信器。
【請求項３】
前記受信コイルの少なくとも一端に入力が接続された遅延回路と、
前記受信コイルの少なくとも一端の信号と前記遅延回路の出力信号とを差動入力する差動増幅器と、
を備え、
前記差動増幅器の出力に基づき、信号を復元する請求項２に記載の受信器。
【請求項４】
前記差動増幅器の出力信号をクロック信号に応答してサンプリングするサンプリングラッチを備えた請求項３に記載の受信器。
【請求項５】
電磁誘導により前記受信コイルに誘起される信号を第１のクロック信号でサンプリングした信号と、電磁誘導により前記受信コイルに誘起される信号を前記第１のクロック信号から所定の遅延時間遅延した第２のクロック信号でサンプリングした信号と、の差分をとる回路を備え、
前記差分演算結果に基づき、信号を復元する請求項１に記載の受信器。
【請求項６】
前記第１のクロック信号を遅延させて前記第２のクロック信号を生成する遅延回路と、
前記受信コイルの少なくとも一端に一端が接続され前記第１のクロック信号に基づきオン・オフ制御される第１のスイッチと、
前記受信コイルの少なくとも一端に一端が接続され前記第２のクロック信号に基づきオン・オフ制御される第２のスイッチと、
前記第１及び第２のスイッチの他端に差動入力が接続された差動増幅器と、
を備え、
前記差動増幅器の出力に基づき、信号を復元する請求項５に記載の受信器。
【請求項７】
前記差動増幅器の出力信号をクロック信号に応答してサンプリングするサンプリングラッチを備えた請求項５の受信器。
【請求項８】
前記第１のクロック信号を遅延させて前記第２のクロック信号を生成する遅延回路と、
前記受信コイルの少なくとも一端の信号と所定の比較信号とを入力し前記第１のクロック信号に応答して比較結果を出力する第１の比較器と、
前記受信コイルの少なくとも一端の信号と所定の比較信号とを入力し前記第２のクロック信号に応答して比較結果を出力する第２の比較器と、
を備えた請求項５に記載の受信器。
【請求項９】
前記遅延回路の遅延時間が、前記受信コイルと電磁結合する送信コイルに入力される送信電流の幅の半分である、請求項３、６、８のいずれか１項に記載の受信器。
【請求項１０】
前記サンプリングラッチの差動出力を受けるＳＲフリップフロップを備えた請求項４又は７に記載の受信器。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の受信器の前記受信コイルと電磁結合する送信コイルを備え、
送信クロックに同期して送信データの値に対応した向きの電流を、前記送信コイルに供給する、送信器。
【請求項１２】
請求項１１記載の送信器と、請求項１乃至１０のいずれか１項に記載の受信器と、を備えた信号伝送システム。
【請求項１３】
請求項１乃至１０のいずれか１項に記載の受信器を備えた半導体装置。
【請求項１４】
請求項１１記載の送信器と、請求項１乃至１０のいずれか１項に記載の受信器を備えた半導体装置。
【請求項１５】
前記送信器を備えたチップと、前記受信器を備えたチップとが、それぞれ別のチップである請求項１４記載の半導体装置。
【請求項１６】
電磁誘導により受信コイルに誘起される信号について互いに異なるタイミングの信号間の差分をとり、信号を復元することで、信号伝送を行う、信号伝送方法。
【請求項１７】
電磁誘導により前記受信コイルに誘起される信号と、電磁誘導により前記コイルに誘起される信号を所定時間遅延させた遅延信号との差分をとり、信号を復元する請求項１６記載の信号伝送方法。
【請求項１８】
電磁誘導により前記受信コイルに誘起される信号を、互いに所定の時間離間した第１、第２のクロック信号でそれぞれサンプリングした信号の差分をとり、信号を復元する請求項１６記載の信号伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送方法、半導体装置に関し、特に耐ノイズ、低消費電力に好適な信号伝送方法及び受信器と送信器と半導体装置に関するものである。
【背景技術】
【０００２】
近時、半導体装置に組み込まれる回路の高集積化に伴い、複数の半導体チップを積層し各半導体チップ上に形成されたコイル間の電磁誘導によってデータ伝送を実現する半導体装置が提案されている。
【０００３】
これらの半導体装置は、一方の半導体チップに形成されたコイルが磁界信号を発生し、もう一方の半導体チップに形成されたコイルには、送信コイルに入力された電流信号の微分値に比例した信号が誘起され、誘起した信号を受信することによって、チップ間の信号伝送を非接触で行うものである。
【０００４】
以下それぞれについて詳しく説明する。
【０００５】
図９は、特許文献１に記載された半導体装置の断面構成を模式的に示す図である。この半導体装置は、半導体チップ１００、１０１の表面にコイル１０２、１０３が形成されており、半導体チップ１００と半導体チップ１０１とはコイル１０２、１０３で電磁結合している。
【０００６】
図１０は、特許文献２に記載された半導体装置の断面構成を模式的に示す図である。この半導体装置は、送信装置Ｓとそれにつながる送信コイルＳＰＳとが配置された半導体チップＬｎと、受信装置Ｅとそれにつながる受信コイルＳＰＥとが配置された半導体チップＬｎ＋ｘとが積層されたものであり、送信コイルＳＰＳと受信コイルＳＰＥとの間で信号伝送を行う。特許文献２では、各半導体チップ間の相互調整及び表面平坦度に極端に高い必要条件を課すことなく、一のチップの内部から垂直方向に隣接するチップの内部に直接に確実に信号を接続できる旨が記載されている。
【０００７】
図１１は、非特許文献１に記載された半導体装置の構成を模式的に示す斜視図である。この半導体装置は、複数の半導体チップ３００、３０１、３０２、３０３が積層されたものであり、半導体チップ３００、３０１、３０２、３０３にそれぞれ形成されたコイル３０４、３０５、３０７を上下方向の同じ位置に重ねて配置し、さらに送信回路Ｔｘと受信回路Ｒｘをその近くに配置することによって、上下の半導体チップ間の信号伝送を行う。非特許文献１では、低消費電力、広帯域のインターフェースが実現できる旨が記載されている。
【０００８】
また、特許文献３においては、上記各文献に記載の先行技術にある、受信コイルで受ける磁界信号の波形が、半導体装置内外から受信コイルに混入するノイズの波形と非常によく似た形であるため、信号とノイズとを分離することが難しいという課題を、送信コイルに入力される電流信号の波形を三角波とすることで、データ伝送を容易化できる旨が記載されている。
【０００９】
図１２は、特許文献２に記載されている送信装置Ｓと受信装置Ｅ（図１０参照）の入出力信号の波形である。図１２中の符号Ｕ２０１、ＩＬ、Ｕ２０３、Ｕ２０４は、図１０に示した各入出力端子と一致する。符号Ｕ２０１は送信装置Ｓの入力電圧信号波形であり、符号ＩＬは送信コイルＳＰＳを流れる電流信号波形であり、符号Ｕ２０３は受信コイルＳＰＥに誘起される電圧信号波形であり、符号Ｕ２０４は受信装置Ｅから出力される電圧信号波形である。送信装置Ｓには、符号Ｕ２０１のようにデジタルのクロック信号やデータ信号等、矩形波の信号が入力されるが、送信コイルＳＰＳを流れる電流信号波形ＩＬや受信コイルＳＰＥで誘起される電圧信号波形Ｕ２０３は、パルス幅の狭い、急峻なピークをもつ波形となる。
【００１０】
送信コイルＳＰＳに流れる電流信号波形ＩＬは、送信装置Ｓに入力される矩形波の立ち上がり時と立ち下がり時にのみ電流が流れるような、急峻でパルス幅の狭い波形になる。これは、送信装置Ｓの回路構成から理解できる。
【００１１】
図１３は、特許文献２に記載された送信装置Ｓである。インバータ２０５の先に、インバータ２０６と２０７と送信コイルＳＰＳがループを構成している。インバータ２０５の出力電圧と、インバータ２０７の出力電圧とは同相であるが、インバータ２０６と２０７の遅延時間分のずれが生ずる。このずれの間に送信コイルＳＰＳに電流が流れる構成になっているため、ＩＬのような電流波形となる。
【００１２】
一方、受信コイルＳＰＥには、ファラデーの電磁誘導の法則により受信磁界の微分値が電圧として誘起されるため、図１２に示すように、ＩＬの微分信号
2010147557.tif 000003
が誘起されることになる。
【００１３】
この結果、受信装置Ｅには、パルス幅の狭い急峻なピークをもつ電圧信号Ｕ２０３が入力されることになる。
【００１４】
同様に、非特許文献１に記載された半導体装置においても、パルス幅の狭い急峻なピークをもつ電圧信号が受信回路に入力されることになる。
【００１５】
図１４は、非特許文献１に記載されている送／受信回路とその各入出力点での電流信号波形又は電圧信号波形である。特許文献２と同様に、送信データＴｘｄａｔａは、デジタル信号による矩形波であるが、送信コイルを流れる電流ＩＴは、矩形波の立ち上がり時と立ち下がり時にのみ電流が流れる波形になっている。
【００１６】
図１５は、この送信回路Ｔｘの構成を示す図である。送信データＴｘｄａｔａ３０８が送信回路Ｔｘに入力した際、その信号と、遅延バッファ（Ｄｅｌａｙ  Ｂｕｆｆｅｒ）３１０を介してコイルに入力した信号との時間ずれが生じる。このずれの間に送信コイルに電流ＩＴが流れる構成になっている。なお、非特許文献１中には明記されていないが、受信電圧ＶＲが送信コイルを流れる電流ＩＴの微分値であることは、図１４のＶＲの波形から容易に推測できる。
【００１７】
また、特許文献４では、特許文献１−３のように複数の半導体チップを積層した半導体装置ではなく、図１６に示すように、同一半導体装置内に形成された異なるコイル間を電磁誘導を用いて信号を伝送する旨が記載されている。
【００１８】
さらに、非特許文献２では、図１７に示すように、半導体装置上に形成されたコイルと誘起基板上に形成されたコイル間で、電磁誘導を用いて信号を伝送する旨が記載されている。
【００１９】
【特許文献１】特開平７−２２１２６０号公報
【特許文献２】特開平８−２３６６９６号公報
【特許文献３】国際公開第２００７／２９４３５号パンフレット
【特許文献４】米国特許第４７８５３４５号公報
【非特許文献１】Noriyuki Miura、 et al.,“Analysis and Design of Transceiver Circuit and Inductor Layout for Inductive Inter-chip Wireless Superconnect”, IEEE 2004 Symposium on VLSI Circuits Digest of Technical Papers, pp.246-249(2004).
【非特許文献２】Hiroki Ichikuro, et al.,“An Attachable Wireless Chip Access Interface for Arbitrary Data Rate Using Pulse-Based Inductive-Coupling through LSI Package”, IEEE International Solid State Circuits Conference 2007 Digest of Technical Papers, pp.360-361,608(2007).
【発明の開示】
【発明が解決しようとする課題】
【００２０】
以下に本発明による関連技術の分析を与える。
【００２１】
関連技術においては、送信コイルに流れる電流の微分値の極性は必ず変極点を持つため、受信コイルの両端に誘起される信号の極性も正から負、または負から正に変化する。
【００２２】
信号受信機では、誘起された信号の極性が正であるか、負であるかを判断し、信号伝送を行っているため、受信タイミングのわずかなずれにより、誤受信が発生し、安定な信号伝送ができなくなる。
【００２３】
また、安定的に信号伝送を実現するためには、十分な受信信号強度が必要であることから、送受信コイルの占有面積が大きくなり、受信器の消費電力が大きくなる。あるいは、信号伝送距離が制限される。
【００２４】
本発明の目的は、電磁誘導により非接触で信号伝送を行うにあたり、安定な信号伝送を可能とする信号伝送方法と受信器と送信器と半導体装置を提供することにある。
【課題を解決するための手段】
【００２５】
本願で開示される発明は、概略以下の構成とされる。
【００２６】
本発明によれば、電磁誘導により受信コイルに誘起される信号について互いに異なるタイミングにおける信号間の差分をとり、信号の復元を行う受信器が提供される。
【００２７】
本発明によれば、前記受信器の前記受信コイルと電磁結合する送信コイルを備え、送信クロックに同期して送信データの値に対応した向きの電流を、前記送信コイルに供給する、送信器が提供される。
【００２８】
本発明によれば、前記送信器と、前記受信器と、を備えた信号伝送システムが提供される。
【００２９】
本発明によれば、前記送信器と、前記受信器を備えた半導体装置が提供される。
【００３０】
本発明によれば、電磁誘導により受信コイルに誘起される信号について互いに異なるタイミングの信号間の差分をとり、信号を復元することで、信号伝送を行う信号伝送方法が提供される。
【発明の効果】
【００３１】
本発明によれば、電磁誘導により非接触で信号伝送を行うにあたり、安定な信号伝送が可能となる。
【発明を実施するための最良の形態】
【００３２】
本発明の実施の形態について説明する。本発明においては、受信コイルに誘起された信号とその誘起された信号との差分をとり、差分演算結果を用いて信号伝送を実現することにより、より大きな振幅の信号を得ることで、安定的な信号伝送を可能としている。
【００３３】
また、本発明においては、送信コイルに入力された電流波形の形状に合わせた信号遅延量とすることで、送信コイルから発せられる電磁信号以外の要因で受信コイルに誘起されるノイズとの切り分けを容易化し、信号受信に必要なＳ／Ｎ（信号対雑音）比の実現を容易化している。このため、
送受信コイルの占有面積の削減、
送受信に要する電力の削減、
信号伝送距離の拡大、
の少なくとも１つが実現可能となる。
【００３４】
図８を参照して、本実施形態の半導体装置の構成を説明する。図８を参照すると、電磁誘導により非接触で信号伝送を行う半導体チップ（１、２）は、受信コイル（１１）、送信コイル（２５）を対向させるように配置される。チップ（１）において、受信コイル（１１）に、受信クロックを入力する受信器（１０）が接続され、受信器（１０）から受信データが出力される。チップ（２）において、送信データと送信クロックを入力する送信器（２０）に送信コイル（２５）が接続されている。
【００３５】
図８では、送信コイル（２５）と送信器（２０）とが半導体チップ（２）に備えられ、受信コイル（１１）と受信器（１０）とが半導体チップ（１）に備えられた例を示したが、本発明はかかる構成に限定されるものでないことは勿論である。例えば、半導体チップ（２）上に、送信コイル（２５）、送信器（２０）、及び、受信コイル（１１）を備え、半導体チップ（１）上に受信器（１０）を備えてもよい。あるいは、半導体チップ（２）上に送信器（２０）を備え、半導体チップ（１）上に、送信コイル（２５）、受信コイル（１１）、及び、受信器（１０）を備えた構成としてもよい。また、送受信コイルを半導体チップ（１、２）に備えた構成とすることは必ずしも必要とされず、例えば、半導体チップとは異なる基板上に、送信コイルと受信コイルの少なくともいずれかのコイルを備え、半導体チップ（１、２）上に形成された送信器（２０）、または、受信器（１０）と、送信コイル（２５）、または、受信コイル（１１）とを電気的に接続し、送信コイル（２５）と受信コイル（１１）を対向させて、電磁誘導を用いて信号を伝送させてもよい。
【００３６】
本発明においては、電磁誘導により受信コイル（１１）に誘起される信号と、電磁誘導により受信コイル（１１）に誘起される信号を所定時間遅延させた遅延信号と、の差分をとる差動増幅器（１３）を備え、前記差分演算結果に基づき、信号を復元する。すなわち、受信コイル（１１）の一端に入力が接続された遅延回路（１２）と、受信コイルの一端の信号と前記遅延回路（１２）の出力信号とを差動入力する差動増幅器（１３）と、前記差動増幅器の出力をクロック信号に応答してサンプリングするラッチ（１４）とを備えている（図１参照）。図１において、差動増幅器の出力を、クロック信号に応答してサンプリングするラッチにより、アナログ信号からデジタル信号に送信信号を復元しているが、信号復元手段は、クロック信号に応答するサンプリングラッチに限定されるものではなく、非同期の増幅器やその他一般的な信号復元手段を用いてもかまわない。また本実施の形態においては、図１において、受信コイルの一端の遅延装置と差動増幅器を接続させた、シングルエンド型の構成例を示したが、本発明はシングルエンド型に限定されるものではなく、受信コイルの両端に前記遅延装置と差動増幅器を接続させた構成であってもかまわない。
【００３７】
あるいは、本発明の別の形態においては、電磁誘導により受信コイル（１１）に誘起される信号を第１のクロック信号でサンプリングした信号と、電磁誘導により前記受信コイルに誘起される信号を前記第１のクロック信号から所定の遅延時間遅延した第２のクロック信号でサンプリングした信号と、の差分をとる差動増幅器（１３）を備え、前記差分演算結果に基づき、信号を復元する。本発明においては、第１のクロック信号を遅延させて第２のクロック信号を生成する遅延回路（１２）と、前記受信コイルの一端に一端が接続され前記第１のクロック信号に基づきオン・オフ制御される第１のスイッチ（サンプリングスイッチ）（１７−１）と、前記受信コイルの一端に一端が接続され前記第２のクロック信号に基づきオン・オフ制御される第２のスイッチ（サンプリングスイッチ）（１７−２）と、前記第１及び第２のスイッチの他端に差動入力が接続された差動増幅器（１３）と、前記差動増幅器の出力をクロック信号に応答してサンプリングするラッチ（１４）とを備えている（図４参照）。
【００３８】
本発明のさらに別の形態においては、第１のクロック信号を遅延させて前記第２のクロック信号を生成する遅延回路（１２）と、前記受信コイルの一端の信号と所定の比較信号とを入力し前記第１のクロック信号に応答して比較結果を出力する第１の比較器（１４−１）と、前記受信コイルの一端の信号と所定の比較信号とを入力し前記第２のクロック信号に応答して比較結果を出力する第２の比較器（１４−２）と備えている（図６参照）。以下、本発明の半導体装置における受信器、送信器の実施例について図面を参照して説明する。
【実施例】
【００３９】
図１は、本発明の一実施例の受信器の構成を示す図である。図１を参照すると、本実施例は、一端が抵抗を介してＧＮＤ（グランド）に接続された受信コイル１１と、受信コイル１１の他端に入力が接続された遅延回路１２と、受信コイル１１の他端と遅延回路１２の出力に差動入力が接続された差動増幅器１３と、差動増幅器１３の差動出力信号からディジタル信号を復元するサンプリングラッチ１４とを備えている。サンプリングラッチ１４の出力は、入力と出力を襷掛け接続した２入力否定論理積（ＮＡＮＤ）回路１５−１、１５−２よりなるＳＲ（セット・リセット）フリップフロップに入力され、ＳＲフリップフロップの出力をインバータ１６−１、１６−２で反転した信号が出力される。なお、遅延回路１２は遅延時間制御信号により遅延時間が可変に設定される。本実施例において、遅延回路１２の遅延時間は、例えば受信コイル１１と電磁結合する送信コイル（図８の２５）に入力される送信電流の幅の半分程度とされる。なお、図１では、単に、説明の簡単のため、受信コイル１１の一端をＧＮＤに接続し、受信コイル１１の他端を遅延回路１２、差動増幅器１３を接続させた、シングルエンド型の構成例を示したが、受信コイルの一端と他端の両端にそれぞれ、遅延回路と差動増幅器を接続させた、ディファレンシャル型構成としてもよいことは勿論である。
【００４０】
図２は、図１の回路の動作を説明するタイミング波形図である。図２には、送信データ、送信器（図８の２０）から送信コイル（図８の２５）に入力される電流、受信コイル１１に誘起される電圧Ｖｒｘ、遅延信号Ｖｄｅｌａｙ、Ｖout＝Ｖｒｘ−Ｖｄｅｌａｙ、受信クロック、サンプリングラッチ出力、受信クロックで受信した受信信号のタイミング波形が示されている。
【００４１】
図２に示したように、送信コイル（図８の２５）に電流が流れると、受信コイル１１には、ファラデーの法則に従い、送信コイルに流れる電流値が増加している間、正の向きの電圧Ｖｒｘが受信コイル１１に誘起される。この時、受信コイル１１に誘起される電圧Ｖｒｘの大きさは、電流の時間変化量に比例した値となる。その後、送信コイルに流れる電流がＩｍａｘとなったとき、送信コイルに流れる電流を増加から減少に転じる。この時、電流の変化量が負となるので、受信コイル１１には負の電圧が誘起される。この時の信号の大きさは、前述と同様に、電流の時間変化量に比例した大きさとなる。受信コイル１１に誘起された信号Ｖｒｘは、差動増幅器１３と遅延回路１２とに入力される。遅延回路１２では、入力された電圧Ｖｒｘを遅延時間Ｔｄｅｌａｙだけ遅延させ、遅延信号Ｖｄｅｌａｙを出力する。遅延回路１２の出力は差動増幅器１３に入力される。
【００４２】
差動増幅器１３では、受信コイル１１に誘起される電圧Ｖｒｘと、遅延信号Ｖｄｅｌａｙとの差分をとり、差分演算結果Ｖｒｘ−Ｖｄｅｌａｙを出力する。遅延回路１２から出力される遅延信号Ｖｄｅｌａｙは、電圧Ｖｒｘよりも遅延時間Ｔｄｅｌａｙだけ前に受信コイル１１に誘起された電圧に相等する。
【００４３】
差分演算結果Ｖout＝Ｖｒｘ−Ｖｄｅｌａｙをサンプリングラッチ１４でサンプリングすることで、送信信号を復元する。サンプリングラッチ１４の差動出力のうちの正転信号のＨｉｇｈからＬｏｗへの遷移で、ＳＲフリップフロップのＮＡＮＤ１５−１の出力がセットされ、サンプリングラッチ１４の差動出力のうちの反転信号のＨｉｇｈからＬｏｗへの遷移で、ＳＲフリップフロップのＮＡＮＤ１５−１の出力がリセットされる。
【００４４】
受信コイル１１に誘起される電圧は、極性が連続的に正から負、または、負から正へと変化するので、ＶｒｘとＶｄｅｌａｙの極性は逆となる。Ｖout=Ｖｒｘ−Ｖｄｅｌａｙは、Ｖｒｘよりも大きな振幅を得ることができ、信号受信が容易となる。また、受信コイル１１に送信コイルより発せされた電磁信号以外の要因で生じたホワイトノイズなどのノイズ信号は、遅延回路１２と差動増幅器１３により、ノイズ成分は削減されるため（差動増幅器１３によるコモンモード信号除去）、ノイズ耐性を向上し、信号伝送を安定化、容易化する。
【００４５】
本実施例では、同期型のサンプリングラッチ１４を用いて信号復元する例を示したが、本発明は、サンプリングラッチ１４に限定されるものではない。非同期の比較器や信号増幅器等の信号復元回路を用いてもよい。
【００４６】
図３は、本実施例における送信器（図８の２０）の構成の一例を示す図である。図３を参照すると、この送信回路は、送信コイル２５と、送信コイル２５に電流量を供給するｐＭＯＳトランジスタ２７−１、ｎＭＯＳトランジスタ２６−１、ｐＭＯＳトランジスタ２７−２、ｎＭＯＳトランジスタ２６−２と、トランジスタ２７−１、２６−１、２７−２、２６−２のオン・オフを制御する論理回路で構成されている。
【００４７】
ｐＭＯＳトランジスタ２７−１とｎＭＯＳトランジスタ２６−１は電源とグランド間に直列に接続され、ドレイン同士が接続され送信コイル２５の一端に接続され、ｐＭＯＳトランジスタ２７−２とｎＭＯＳトランジスタ２６−２は電源とグランド間に直列に接続され、ドレイン同士が接続され送信コイル２５の他端に接続されている。
【００４８】
送信クロックを入力し、遅延時間制御信号に応じて遅延時間を可変させる遅延回路２１と、送信クロックと、遅延回路２１の遅延信号の反転の否定論理積をとる論理ゲート２２と、送信データを反転しｐＭＯＳトランジスタ２７−１のゲートに供給するインバータ２３−１と、送信データと論理回路（ゲート）２２の出力の否定論理和をｎＭＯＳトランジスタ２６−１のゲートに供給する否定論理和回路（ＮＯＲ）２４−１と、送信データ反転信号を反転しｐＭＯＳトランジスタ２７−２のゲートに供給するインバータ２３−２と、送信データ反転信号と論理回路（ゲート）２２の出力の否定論理和をｎＭＯＳトランジスタ２６−２のゲートに供給する否定論理和回路（ＮＯＲ）２４−２と、を備えている。
【００４９】
遅延回路２１の遅延量Ｔｄｅｌａｙは、送信コイル２５に流れる電流波形の時間方向の幅の半分とすると、最も効果的に信号伝送が可能となる。
【００５０】
送信データが図２に示したようなタイミング波形を有する場合、送信データが０（Ｌｏｗ）のとき、クロック信号の立ち上がりエッジを受け、論理回路（ゲート）２２から遅延回路２１の遅延時間のパルス幅のワンショットＬｏｗパルスが生成され、インバータ２３−１の出力はＨｉｇｈ、ＮＯＲ回路２４−１の出力がＨｉｇｈとなり、ｎＭＯＳトランジスタ２６−１がオンする。送信データ反転信号はＨｉｇｈ、インバータ２３−２の出力はＬｏｗであるため、ｐＭＯＳトランジスタ２７−２はオンし、送信データ反転信号がＨｉｇｈのため、ＮＯＲ回路２４−２の出力はＬｏｗであるため、ｎＭＯＳトランジスタ２６−２はオフする。電源、ｐＭＯＳトランジスタ２７−２、送信コイル２５、ｎＭＯＳトランジスタ２６−１、グランドに電流が流れる。
【００５１】
送信データが０（Ｌｏｗ）から１（Ｈｉｇｈ）に変化すると、クロック信号の立ち上がりエッジを受け、論理回路（ゲート）２２から、遅延回路２１の遅延時間のパルス幅のワンショットＬｏｗパルスが生成され、インバータ２３−１の出力はＬｏｗ、ＮＯＲ回路２４−１の出力がＬｏｗとなり、ｐＭＯＳトランジスタ２７−１がオンする。送信データ反転信号はＬｏｗ、インバータ２３−２の出力はＨｉｇｈであるため、ｐＭＯＳトランジスタ２７−２はオフし、論理回路（ゲート）２２から遅延回路２１の遅延時間のパルス幅のワンショットＬｏｗパルスと送信データ反転信号はＬｏｗを受けるＮＯＲ回路２４−２の出力はＨｉｇｈとなり、ｎＭＯＳトランジスタ２６−２はオンする。電源、ｐＭＯＳトランジスタ２７−１、送信コイル２５、ｎＭＯＳトランジスタ２６−２、グランドに電流が流れる。
【００５２】
次に、本発明の第２に実施例について説明する。前記実施例では、受信コイルに誘起される信号Ｖｒｘを遅延させて、サンプリングしていたが、信号Ｖｒｘを遅延させるかわりに、サンプリングクロックと遅延時間相等分遅れた別のサンプリングクロックで信号Ｖｒｘをサンプリングするようにしてもよい。
【００５３】
図４は、本発明の第２の実施例の構成を示す図である。本実施例は、アナログのサンプリングスイッチからなる第１、第２のスイッチ１７−１、１７−２を備え、遅延回路１２は、受信クロックを遅延させた受信クロック２を生成する。第１のスイッチ１７−１は受信クロック１で、受信コイル１１に誘起された信号Ｖｒｘを取り込んで受信信号１（Ｖｒｘ）を出力する。第２のスイッチ１７−２は受信クロック２で、受信コイル１１に誘起された信号Ｖｒｘを取り込んで受信信号２（Ｖｄｅｌａｙ）を出力する。遅延回路１２は遅延制御信号により遅延時間が可変に設定される。差動増幅器１３と、差動増幅器１３の後段のサンプリングラッチ１４、ＳＲフリップフロップ（ＮＡＮＤ１５−１、１５−２）、インバータ１６−１、１６−２は前記実施例と同様である。
【００５４】
図５は、本発明の第２の実施例の動作を説明するタイミング波形図である。図５に示すように、基本動作は、前記実施例の動作を示す図２のタイミング波形図とほぼ同様である。受信コイル１１に誘起された信号Ｖｒｘを、受信クロック１と、受信クロック１と遅延Ｔｄｅｌａｙを持つ受信クロック２でサンプリングされた信号を用いる。受信クロック１と受信クロック２の間に遅延は、前記実施例１の遅延回路１２と同様に生成することができる。第１のスイッチ１７−１と、第２のスイッチ１７−２は、受信コイル１１に誘起された信号Ｖｒｘを、受信クロック１と受信クロック２で取り込み、受信信号１と、受信信号２を出力する。差動増幅器１３によって、受信信号１と、受信信号２の差分を求め、受信信号を復元する。
【００５５】
次に、本発明の第３に実施例について説明する。図６は、本発明の第３の実施例の構成を示す図である。本実施例においては、比較器１４−１、１４−２を備えている。すなわち、受信コイル１１の一端の電圧と比較信号（比較用の基準電圧）を受信クロック１に応答して電圧比較する比較器１４−１と、受信クロック１を遅延させる遅延回路１２と、受信コイル１１の一端の電圧と比較信号を、遅延回路１２からの受信クロック２に応答して電圧比較する比較器１４−２とを備えている。比較器１４−１の出力はＮＡＮＤ回路１５−１、１５−２からなるＳＲフリップフロップと、インバータ１６−１、１６−２を介して受信信号１として演算装置１８に入力される。比較器１４−２の出力はＮＡＮＤ回路１５−３、１５−４からなるＳＲフリップフロップと、インバータ１６−３、１６−４を介して受信信号２として演算装置１８に入力される。比較器１４−１、１４−２は、図１、図４のサンプリングラッチ１４と同一回路で構成し、一方の入力に受信コイル１１に誘起された信号Ｖｒｘを受け、一方の入力に比較信号を受ける構成としてもよい。
【００５６】
受信コイル１１に誘起される電圧Ｖｒｘを、受信クロック１、２に応答して、比較信号と電圧比較によって、ディジタルデータに変換し、変換したデータを演算装置１８で差分処理することで、アナログ遅延・演算器の場合と同様の効果が得られる。
【００５７】
図７は、第３の実施例の動作を説明するためのタイミング波形図である。図７において、送信データから受信クロック１、２までは、図５と同様である。図７の受信データ１、２は、図６のインバータ１６−１、１６−３の出力である。出力信号は演算装置１８の出力である。受信コイル１１に誘起される電圧Ｖｒｘを比較器１４−１、１４−２において、受信クロック１、２に応答して、それぞれ比較信号と電圧比較することによってディジタルデータに変換し、変換したデータ（受信データ１、受信データ２）を演算装置１８で差分演算処理することで、受信コイル１１で受信した信号（送信データ）の復元が行われる。
【００５８】
上記した実施例によれば、電磁誘導によって誘起される信号の増幅が可能であり、また、電磁誘導によって誘起される信号以外のノイズ成分の削減ができるので、送受信コイルの占有面積の削減、送受信に要する電力の削減、信号伝送距離の拡大のいずれか、またはそれぞれが可能となる。
【００５９】
図１、図４、図６の各実施例では、受信コイルの一端に遅延回路、差動増幅器を接続させたシングルエンド型の構成例を示したが、本発明は、シングルエンド型に限定されるものでなく、受信コイルの両端にそれぞれ遅延回路と差動増幅器を接続させた、ディファレンシャル型の構成としてもよいことは勿論である。
【００６０】
なお、上記の特許文献１−４、非特許文献１、２の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施例の受信器の構成を示す図である。
【図２】本発明の第１の実施例の受信器の動作を説明するためのタイミング波形図である。
【図３】本発明の一実施例の送信器の構成を示す図である。
【図４】本発明の第２の実施例の受信器の構成を示す図である。
【図５】本発明の第２の実施例の受信器の動作を説明するためのタイミング波形図である。
【図６】本発明の第３の実施例の受信器の構成を示す図である。
【図７】本発明の第３の実施例の受信器の動作を説明するためのタイミング波形図である。
【図８】本発明の実施例の半導体装置の構成を示す図である。
【図９】特許文献１（図４）に記載された半導体装置の図である。
【図１０】特許文献２(図１)に記載された半導体装置の図である。
【図１１】非特許文献２に記載された半導体装置の斜視図である。
【図１２】特許文献２(図２)に記載されている入力装置と出力装置の信号波形図である  。
【図１３】特許文献２(図３)に記載されている送信回路である。
【図１４】非特許文献２に記載されている送／受信回路とその各入出力点での電流波形又は電圧波形である。
【図１５】非特許文献２に記載されている送信回路である。
【図１６】特許文献４に記載されている信号伝送装置である。
【図１７】非特許文献２に記載されている信号伝送装置である。
【符号の説明】
【００６２】
１  チップ
２  チップ
１０  受信器
１１  受信コイル
１２  遅延回路
１３  差動増幅器
１４  サンプリングラッチ
１４−１、１４−２  比較器
１５−１、１５−２、１５−３、１５−４  ＮＡＮＤ
１６−１、１６−２、１６−３、１６−４  インバータ
１７−１  第１のスイッチ
１７−２  第２のスイッチ
１８  演算装置
２０  送信器
２１  遅延回路
２２  論理ゲート
２３−１、２３−２  インバータ
２４−１、２４−２  ＮＯＲ
２５  送信コイル
２６−１、２６−２  ｎＭＯＳトランジスタ
２７−１、２７−２  ｐＭＯＳトランジスタ
【図１】
2010147557.tif 000004
【図２】
2010147557.tif 000005
【図３】
2010147557.tif 000006
【図４】
2010147557.tif 000007
【図５】
2010147557.tif 000008
【図６】
2010147557.tif 000009
【図７】
2010147557.tif 000010
【図８】
2010147557.tif 000011
【図９】
2010147557.tif 000012
【図１０】
2010147557.tif 000013
【図１１】
2010147557.tif 000014
【図１２】
2010147557.tif 000015
【図１３】
2010147557.tif 000016
【図１４】
2010147557.tif 000017
【図１５】
2010147557.tif 000018
【図１６】
2010147557.tif 000019
【図１７】
2010147557.tif 000020