(57)【要約】【課題】間欠発振動作時にスイッチング素子に流れる電流のピーク値を調整した場合でも過電流保護レベルの変動が少ないスイッチング電源装置を提供する。【解決手段】ターンオン信号を生成するターンオン制御回路１８と、出力電圧Ｖoutの大きさを表すフィードバック電流ＩFBを参照して、スイッチング素子２に流れる電流ＩDに対して、Ｖoutが大きいほど小さい制限レベル値を示す第１基準電圧ＶEAOを生成するフィードバック制御回路１１と、過電流保護レベル値を表す第２基準電圧ＶLRを生成する過電流保護レベル設定回路４１と、電流検出端子ＩＳと、Ｖoutが大きいほど大きいオフセット電流ＩISを電流検出端子ＩＳから流出させるオフセット電流生成回路４４と、電流検出端子ＩＳに印加された電圧と、ＶEAOおよびＶLRとの比較によりターンオフ信号を生成するターンオフ制御回路１２とを備える。【選択図】図１
2010288378.tif 000002
【特許請求の範囲】
【請求項１】
入力直流電圧をスイッチング素子にてスイッチングすることにより前記入力直流電圧を調整された出力直流電圧に変換して負荷に供給するスイッチング電源装置を制御するための半導体装置であって、
前記スイッチング素子を周期的にターンオンさせるためのターンオン信号を生成するターンオン制御回路と、
前記出力直流電圧の大きさを示すフィードバック信号を参照することにより、前記スイッチング素子に流れる電流に対する、前記出力直流電圧が大きいほど小さい制限レベル値を示す第１基準電圧を生成するフィードバック制御回路と、
前記スイッチング素子に流れる電流が大きいほど大きいセンス電圧が印加される電流検出端子と、
前記フィードバック信号によって示される前記出力直流電圧が大きいほど大きいオフセット電流を前記電流検出端子から流出させるオフセット電流生成回路と、
前記電流検出端子に印加されたセンス電圧と前記第１基準電圧とを比較することにより、前記スイッチング素子をターンオフさせるためのターンオフ信号を生成するターンオフ制御回路と、
前記ターンオン信号および前記ターンオフ信号に従って、前記スイッチング素子をオンオフさせる駆動回路と
を備える半導体装置。
【請求項２】
さらに、
前記スイッチング素子に流れる電流に対する過電流保護レベル値を示す第２基準電圧を生成する過電流保護レベル設定回路と、
前記第１基準電圧があらかじめ定められた基準を満たす程度に小さい場合に、前記スイッチング素子をオフ状態に固定する間欠発振制御回路と
を備え、
前記ターンオフ制御回路は、前記電流検出端子に印加された電圧と、前記第１基準電圧および前記第２基準電圧とを比較することにより、前記ターンオフ信号を生成する
請求項１に記載の半導体装置。
【請求項３】
前記オフセット電流生成回路は、前記フィードバック信号が変化するにつれて値が連続的に変化するように前記オフセット電流を生成する
請求項１または請求項２に記載の半導体装置。
【請求項４】
前記オフセット電流生成回路は、前記第１基準電圧が小さくなるにつれて値が連続的に大きくなるように前記オフセット電流を生成する
請求項３に記載の半導体装置。
【請求項５】
前記オフセット電流生成回路は、前記第１基準電圧が前記第２基準電圧よりも大きい場合に前記オフセット電流の値を０にする
請求項２から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記間欠発振制御回路は、前記ターンオン信号をマスクするためのイネーブル信号を出力することによって前記スイッチング素子をオフ状態に固定し、
前記オフセット電流生成回路は、前記イネーブル信号によって前記スイッチング素子がオフ状態に固定されている期間、前記オフセット電流の値を０にする
請求項２または請求項５に記載の半導体装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載の半導体装置と、
前記半導体装置からの制御により入力直流電圧をスイッチングするスイッチング素子と、
前記入力直流電圧を前記スイッチング素子にてスイッチングすることにより生成された入力交流電圧を出力交流電圧に変換する変換器と、
前記出力交流電圧を前記出力直流電圧に変換する整流および平滑回路と、
前記出力直流電圧の大きさを表すフィードバック信号を生成する出力電圧検出回路と、
前記スイッチング素子に流れる電流が大きいほど大きな電圧を生成する電流検出回路と、
前記電流検出回路の出力と前記電流検出端子とを接続するオフセット調整用抵抗と
を備えるスイッチング電源装置。
【請求項８】
前記オフセット調整用抵抗は抵抗素子である
ことを特徴とする請求項７に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力直流電圧をスイッチング素子にてスイッチングすることにより調整された出力直流電圧を生成するスイッチング電源装置およびスイッチング電源制御用の半導体装置に関する。
【背景技術】
【０００２】
従来から、家電製品等の一般家庭用機器には、その電源装置として、消費電力の低減化による電力効率の向上等の目的から、トランジスタなどのスイッチング素子によるスイッチング動作を利用して出力電圧を制御する半導体装置を有するスイッチング電源装置が広く用いられている。
【０００３】
特に近年、さらに地球温暖化防止対策の見地から、家電製品等の機器においては、それらの動作待機（スタンバイ）時における消費電力削減が注目され、スタンバイ時における消費電力をより低減されたスイッチング電源装置が強く要求されている。
【０００４】
一般的に、スタンバイ負荷などの負荷が軽い状態では、スイッチング電源としてのエネルギー損失は、スイッチング動作によるスイッチング損失が支配的である。負荷が軽い状態での電源効率を改善するための技術の一つとして、軽負荷時に間欠発振制御でスイッチング電源装置を動作させることが挙げられる。
【０００５】
図１４は、従来の間欠発振制御回路を有する半導体装置を備えたスイッチング電源装置８００の構成の一例を示すブロック図である。
【０００６】
図１５は、スイッチング電源装置８００の動作の一例を示すタイミングチャートである。
【０００７】
図１４および図１５を参照しながら、スイッチング電源装置８００の間欠発振時の動作を簡単に説明する。なお、スイッチング電源装置８００は、通常動作中は電流モードのＰＷＭ制御を、例えば、１００ｋＨｚのスイッチング周波数で実行をしているものとする。
【０００８】
図１４のスイッチング電源装置８００では、図１５の負荷変動状態のように定格負荷状態から出力の負荷電流Ｉoutが小さくなると、それに伴い出力電圧Ｖoutが上昇する。出力電圧検出回路５からＦＢ端子にフィードバック信号（例えば、出力電圧Ｖoutが高くなるほど大きくなる流出方向の電流ＩFB）が入力され、フィードバック制御回路１１は、電流ＩFBの大きさに基づき、出力電圧Ｖoutが高いほどスイッチング素子２に流れる電流ＩDに対して小さな制限値を示す制御信号ＶEAOを出力する。
【０００９】
さらに負荷が小さくなると、間欠発振制御回路１６が動作し、スイッチング動作の停止と実行とを交互に指示するＥｎａｂｌｅ信号がターンオン制御回路１８に入力され、図１５の第１待機状態のようにスイッチング素子２のスイッチング動作の停止と実行とを繰り返す間欠発振制御へと切り替わる。また、第１待機状態よりもさらに出力負荷電流が小さくなると、第１待機状態よりもさらに停止期間の長い第２待機状態となる。つまり、負荷が軽くなればなるほど、スイッチング素子２のスイッチング動作の実行期間と停止期間とからなる間欠周期は長くなるよう制御される。このように、軽負荷時に間欠発振制御を行うことにより軽負荷時の電源効率を改善している。
【００１０】
このような動作において、通常動作時は１００ｋＨｚでスイッチングしていたとしても、間欠発振制御状態となると、スイッチング素子２のスイッチングの実行期間と停止期間とを切り替える間欠制御の周波数は、例えば、２０ｋＨｚ以下の可聴周波数領域となってしまう。その結果として、スイッチング電源において一般に使用されるトランスやコンデンサから音鳴りが発生することがある。また、間欠制御の周波数が低下するほど出力リップルが大きくなり、出力電圧の安定性が悪化し、所望の電源仕様を満たせない場合がでてくる。
【００１１】
すなわち、軽負荷時に間欠発振制御を行うことは、軽負荷時の電源効率を改善するためには有効な手段であるが、間欠制御の周波数が低下するため、可聴周波数領域となってトランス等から音が発生したり、出力リップルが大きくなったりといった欠点がある。
【００１２】
この対策としてよく知られた技術は、間欠発振時のスイッチング素子のピーク電流値を低下させることであるが、間欠発振時のピーク電流値を下げ過ぎると間欠発振時のスイッチング回数が増加するため、電源効率の改善効果は薄れる。すなわち、軽負荷時の電源効率と、トランスの音鳴り、または、出力リップルとの間には、間欠発振時のスイッチング素子のピーク電流値によって決定されるトレードオフ関係が存在する。
【００１３】
また、トランスを接着あるいは含浸することで音鳴りが低減できる場合は、ある程度大きなピーク電流値が許容できることや、間欠発振時のスイッチング回数を過度に増加させないために必要なピーク電流値は、想定される負荷によって様々であることから、間欠発振時のスイッチング素子のピーク電流値の最適値は、スイッチング電源装置によって異なる。よって、間欠発振時のスイッチング素子のピーク電流値を、スイッチング電源装置の設計者が自由に、かつ容易に設定できることが望ましい。
【００１４】
このような要望に応えるために有用な、スイッチング電源装置が非特許文献１に開示されている。
【００１５】
図１６は、非特許文献１に開示されている技術を従来のスイッチング電源装置８００に応用したスイッチング電源装置９００の構成例を示すブロック図である。
【００１６】
スイッチング電源装置９００では、スイッチング素子電流検出端子ＩＳの内部に定電流源４４４が内蔵され、スイッチング素子電流検出端子ＩＳから定電流が流出するという、非特許文献１に開示される構成が、スイッチング電源装置８００に対して追加されている。
【００１７】
スイッチング素子２を流れる電流を検出するスイッチング素子電流検出回路（電流検出用抵抗４６）とスイッチング素子電流検出端子ＩＳの間に挿入されたオフセット調整用抵抗４５の値と定電流源４４４の電流値との積で発生する電圧によるオフセット効果により、オフセット調整用抵抗４５の抵抗値が大きいほど、スイッチング素子電流検出値が見かけ上大きくなる。
【００１８】
これにより、間欠発振時のスイッチング素子２のピーク電流値をオフセット調整用抵抗４５の抵抗値によって電源装置設計者が容易に調整することができ、軽負荷時に最適な間欠発振制御を行うスイッチング電源装置を実現することができる。
【先行技術文献】
【非特許文献】
【００１９】
【非特許文献１】富士電機株式会社  カタログ「Ｆｕｊｉ  Ｓｗｉｔｃｈｉｎｇ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｃｏｎｔｒｏｌ  ＩＣ  ＦＡ５５４０／５５４１／５５４２  Ａｐｐｌｉｃａｔｉｏｎ  Ｎｏｔｅ」（Ｊｕｌｙ  ２００７）
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、非特許文献１に開示される技術を応用した従来のスイッチング電源装置９００では、間欠発振時のスイッチング素子のピーク電流値を調整するのと同時に、間欠発振時以外のスイッチング素子のピーク電流値も調整されてしまうので、例えば次のような不具合が生じる。
【００２１】
すなわち、スイッチング電源装置に過電流保護機能が備わっている場合、過電流保護が働くスイッチング素子の最大ピーク電流値も調整される。これは、定電流源の電流値やオフセット調整用抵抗の抵抗値が製造ばらつきや温度特性によって変動した場合に、過電流保護レベルが変動し、スイッチング電源装置の最大出力にばらつきが生じることを意味している。
【００２２】
図１７は、スイッチング電源装置９００における、フィードバック電流ＩFBに対する、スイッチング素子に流れるピーク電流値ＩDPおよびオフセット電流ＩISを示すグラフである。ピーク電流値ＩDPは、オフセット調整用抵抗Ｒisの３種類の値について示されている。
【００２３】
オフセット調整用抵抗を変えることにより、間欠発振時（ＩFB＝ＩFB1）のスイッチング素子のピーク電流値が変化している一方で、過電流保護が働く時（ＩFB＜ＩFB0）のスイッチング素子の最大ピーク電流値も変化してしまう。
【００２４】
本発明は、このような事情に鑑みてなされたものであり、間欠発振動作時にスイッチング素子に流れる電流のピーク値を容易に調整でき、かつ前記ピーク値を調整した場合でも過電流保護レベルの変動が少ないスイッチング電源装置およびスイッチング電源制御用の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記の課題を解決するために、本発明のスイッチング電源制御用の半導体装置は、入力直流電圧をスイッチング素子にてスイッチングすることにより前記入力直流電圧を調整された出力直流電圧に変換して負荷に供給するスイッチング電源装置を制御するための半導体装置であって、前記スイッチング素子を周期的にターンオンさせるためのターンオン信号を生成するターンオン制御回路と、前記出力直流電圧の大きさを示すフィードバック信号を参照することにより、前記スイッチング素子に流れる電流に対する、前記出力直流電圧が大きいほど小さい制限レベル値を示す第１基準電圧を生成するフィードバック制御回路と、前記スイッチング素子に流れる電流が大きいほど大きな電圧が印加される電流検出端子と、前記フィードバック信号によって示される前記出力直流電圧が大きいほど大きいオフセット電流を前記電流検出端子から流出させるオフセット電流生成回路と、前記電流検出端子に印加された電圧と前記第１基準電圧とを比較することにより、前記スイッチング素子をターンオフさせるためのターンオフ信号を生成するターンオフ制御回路と、前記ターンオン信号および前記ターンオフ信号に従って、前記スイッチング素子をオンオフさせる駆動回路とを備える。
【００２６】
また、前記スイッチング電源制御用の半導体装置は、さらに、前記スイッチング素子に流れる電流に対する過電流保護レベル値を示す第２基準電圧を生成する過電流保護レベル設定回路と、前記第１基準電圧があらかじめ定められた基準を満たす程度に小さい場合に、前記スイッチング素子をオフ状態に固定する間欠発振制御回路とを備え、前記ターンオフ制御回路は、前記電流検出端子に印加された電圧と、前記第１基準電圧および前記第２基準電圧とを比較することにより、前記ターンオフ信号を生成してもよい。
【００２７】
また、前記オフセット電流生成回路は、前記フィードバック信号が変化するにつれて値が連続的に変化するように前記オフセット電流を生成してもよい。
【００２８】
また、前記オフセット電流生成回路は、前記第１基準電圧が小さくなるにつれて値が連続的に大きくなるように前記オフセット電流を生成してもよい。
【００２９】
また、前記オフセット電流生成回路は、前記第１基準電圧が前記第２基準電圧よりも大きい場合に前記オフセット電流に値を０にしてもよい。
【００３０】
また、前記間欠発振制御回路は、前記ターンオン信号をマスクするためのイネーブル信号を出力することによって前記スイッチング素子をオフ状態に固定し、前記オフセット電流生成回路は、前記イネーブル信号によって前記スイッチング素子がオフ状態に固定されている期間、前記オフセット電流の値を０にすることを特徴とする。
【００３１】
本発明は、スイッチング電源制御用の半導体装置として実現できるだけでなく、スイッチング電源制御用の半導体装置を用いたスイッチング電源装置として実現することもできる。
【発明の効果】
【００３２】
本発明のスイッチング電源制御用の半導体装置によれば、スイッチング素子に流れる電流が大きいほど大きいセンス電圧が印加される電流検出端子を備え、オフセット電流生成回路は、フィードバック信号によって示される出力直流電圧が大きいほど大きいオフセット電流を電流検出端子から流出させる。
【００３３】
このような構成において、センス電圧を生成する電流検出回路の出力と電流検出端子との間に、所望の抵抗値を持つオフセット調整用抵抗を挿入することにより、センス電圧にオフセット電流とオフセット調整用抵抗とで決まるオフセット電圧が加算された電圧が、電流検出端子に印加される。従って、スイッチング素子に流れる電流値が見かけ上大きく検出される分、スイッチング素子に流れる電流値が小さく調整される。
【００３４】
オフセット電流は、出力直流電圧が大きい軽負荷の状態では大きくなるので、例えばスイッチング素子によるスイッチング動作を間欠的に行うほど負荷が軽い状態において、スイッチング素子に流れる電流のピーク値はオフセット調整用抵抗の抵抗値に応じて適切に調整される。
【００３５】
また、オフセット電流は、出力直流電圧が小さい重負荷の状態では小さく（好ましくは０に）なるので、過電流保護が働くほど負荷が重い状態において、スイッチング素子に流れる電流のピーク値は、オフセット調整用抵抗にほとんど影響されないかまたは全く影響されない。
【００３６】
その結果、間欠発振動作時にスイッチング素子に流れる電流のピーク値を容易に調整でき、かつ前記ピーク値を調整した場合でも過電流保護レベルの変動が少ないスイッチング電源装置およびスイッチング電源制御用の半導体装置が得られる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態１のスイッチング電源装置の一構成例を示す回路図
【図２】実施の形態１のフィードバック制御回路とオフセット電流生成回路の一構成例を示す回路図
【図３】実施の形態１の間欠発振制御回路の一構成例を示す回路図
【図４】実施の形態１のターンオン制御回路の一構成例を示す回路図
【図５】実施の形態１のスイッチング電源装置におけるフィードバック電流に対する、フィードバック制御回路の出力電圧と、間欠発振制御回路の出力信号と、スイッチング素子に流れるピーク電流を示すグラフ
【図６】実施の形態１のスイッチング電源装置におけるフィードバック電流に対する、オフセット電流と、オフセット調整用抵抗を変化させた時のスイッチング素子に流れる電流を示すグラフ
【図７】本発明の実施の形態２のスイッチング電源装置の一構成例を示す回路図
【図８】実施の形態２のフィードバック制御回路とオフセット電流生成回路の一構成例を示す回路図
【図９】実施の形態２のスイッチング電源装置におけるフィードバック電流に対する、オフセット電流と、オフセット調整用抵抗を変化させた時のスイッチング素子に流れる電流を示すグラフ
【図１０】本発明の実施の形態３のスイッチング電源装置の一構成例を示す回路図
【図１１】実施の形態３のスイッチング電源装置におけるフィードバック電流に対する、オフセット電流と、オフセット調整用抵抗を変化させた時のスイッチング素子に流れる電流を示す模式図
【図１２】実施の形態３のスイッチング電源装置におけるフィードバック電流に対する、オフセット電流と、オフセット調整用抵抗を変化させた時のスイッチング素子に流れる電流を示すグラフ
【図１３】本発明の変形例のスイッチング電源装置の一構成例を示す回路図
【図１４】従来のスイッチング電源装置の一構成例を示す回路図
【図１５】従来のスイッチング電源装置におけるスイッチング素子の間欠発振の様子を説明するためのタイミングチャート
【図１６】従来の他のスイッチング電源装置の一構成例を示す回路図
【図１７】従来の他のスイッチング電源装置におけるフィードバック電流に対する、オフセット電流と、オフセット調整用抵抗を変化させた時のスイッチング素子に流れる電流を示すグラフ
【発明を実施するための形態】
【００３８】
以下、本発明の実施の形態を示す半導体装置およびスイッチング電源装置について、図面を参照しながら具体的に説明する。
【００３９】
（実施の形態１）
本発明の実施の形態１のスイッチング電源装置を説明する。
【００４０】
図１は、本実施の形態１のスイッチング電源装置１００の一構成例を示す回路図である。スイッチング電源装置１００の制御回路３は、１チップのスイッチング電源制御用の半導体装置によって実現される。
【００４１】
図１において、トランス１は一次巻線１ａ、二次巻線１ｂ、及び補助巻線１ｃを有し、一次巻線１ａと二次巻線１ｂの極性は逆になっている。二次巻線１ｂから得られた交流電圧は、ダイオード６ａとコンデンサ６ｂとで構成される出力電圧生成部６にて出力直流電圧に変換され、負荷７へ供給される。スイッチング電源装置１００はフライバック型となっている。
【００４２】
一次巻線１ａにはパワーＭＯＳＦＥＴなどのスイッチング素子２の第１の端子（ドレイン）が接続されており、第２の端子（ソース）はスイッチング素子電流検出回路である電流検出用抵抗４６に接続されている。また、スイッチング素子２の第３の端子、すなわち制御電極（ゲート）には、制御回路３の出力信号が入力され、オンオフのスイッチング制御がなされる。
【００４３】
制御回路３を実現する半導体装置は、外部入出力端子として、ＶＩＮ端子、ＧＮＤ端子、ＶＣＣ端子、ＦＢ端子、ＯＵＴ端子、及びＩＳ端子の６つの端子を有している。
【００４４】
ＶＩＮ端子は、入力電圧Ｖinの高電位側に接続される。
ＧＮＤ端子は、制御回路３のグランド（接地）と接続されている端子であり、入力電圧Ｖinの低電位側に接続される。
【００４５】
ＶＣＣ端子は、ダイオード４ａとコンデンサ４ｂとで構成される整流平滑回路４の出力と、制御回路３に内蔵されたレギュレータ８を接続する端子であり、スイッチング素子２のスイッチング動作により補助巻線１ｃに発生する交流電圧を整流および平滑し、補助電源電圧ＶＣＣとして制御回路３に入力する端子である。
【００４６】
ＦＢ端子は、出力電圧検出回路５から出力されるフィードバック信号（例えば、フォトトランジスタによる電流など）を制御回路３のフィードバック制御回路１１に入力するための端子である。
【００４７】
ＯＵＴ端子は、制御回路３の出力端子であり、スイッチング素子２の制御電極（ゲート）に接続される。
【００４８】
ＩＳ端子は、スイッチング素子２と電流検出用抵抗４６との接続点にオフセット調整用抵抗４５を介して接続される。
【００４９】
レギュレータ８は、ＶＩＮ端子、ＶＣＣ端子、起動停止回路１０および制御回路３の内部回路電圧源９との間に接続されており、トランス１を介して入力電圧Ｖinが印加されると、ＶＩＮ端子からＶＣＣ端子を介して補助電源電圧ＶＣＣを出力する整流平滑回路４のコンデンサ４ｂに電流を供給し、補助電源電圧ＶＣＣを上昇させる。
【００５０】
なお、ＶＣＣ端子電圧が起動電圧まで達すると、ＶＩＮ端子からＶＣＣ端子への電流供給はカットされ、内部回路への電流供給は補助電源電圧ＶＣＣを出力する整流平滑回路４のコンデンサ４ｂより行なわれる。また、ＶＣＣ端子電圧が停止電圧まで低下した場合は、起動前と同様に、ＶＩＮ端子からＶＣＣ端子へ電流供給がなされ、再びＶＣＣ端子電圧は上昇する。内部回路電圧源９は、レギュレータ８により、一定電圧となるように制御されている。
【００５１】
起動停止回路１０は、ＶＣＣ端子電圧をモニターしており、ＶＣＣ端子電圧の大きさによって、スイッチング素子２の発振および停止を制御している。ＶＣＣ端子電圧が起動電圧に達すると、ＮＡＮＤ回路２０の入力の一方にＨレベルを出力し、ＶＣＣ端子電圧が停止電圧まで低下すると、Ｌレベルを出力する。
【００５２】
フィードバック制御回路１１は、出力電圧検出回路５から出力され制御回路３のＦＢ端子に入力されるフィードバック信号（例えば、ＦＢ端子から出力電圧検出回路５へ流出する電流ＩFB）に応じて、出力電圧Ｖoutを一定に安定させるようスイッチング素子２に流れる電流の制限レベル値を決定し、決定された制限レベル値を表す電圧ＶEAOを比較器１３のマイナス入力へ出力する。
【００５３】
なお、フィードバック制御回路１１からの出力電圧ＶEAOは、負荷が軽く出力電圧Ｖoutが上昇すると、スイッチング素子２に流れる電流を低下させ、また、負荷が重く出力電圧Ｖoutが低下すると、スイッチング素子２に流れる電流を上昇させるよう制御される。
【００５４】
図２は、フィードバック制御回路１１およびオフセット電流生成回路４４の具体的な回路構成の一例を示す回路図である。
【００５５】
ここで、フィードバック制御回路１１の詳細について、図２を参照して説明する。オフセット電流生成回路４４の詳細については、後ほど説明する。
【００５６】
フィードバック制御回路１１は、定電流源２３および２４、Ｐ型ＭＯＳＦＥＴ２５および２６、Ｎ型ＭＯＳＦＥＴ２７、２８、２９および３１、定電圧源３０および３４、抵抗３２、ＮＰＮバイポーラトランジスタ３３から構成される。
【００５７】
Ｎ型ＭＯＳＦＥＴ２９および３１、抵抗３２、ＮＰＮバイポーラトランジスタ３３は、ＩＶコンバータを構成している。また、Ｐ型ＭＯＳＦＥＴ２５と２６の対、およびＮ型ＭＯＳＦＥＴ２８と２９の対は、それぞれカレントミラー回路となっている。
【００５８】
なお、定電流源２３および２４はＦＢ端子がＧＮＤとショートした際に電流制限をかけるためのものである。ＦＢ端子から流出する電流ＩFBからＩＶコンバータにより電圧変換される電圧ＶEAOは、抵抗３２に流れる電流によって決定され、式１に従い変化する。
【００５９】
ＶEAO＝ＶR0−Ｖbe−Ｒ0×Ｉ0                （式１）
ここで、
ＶEAO：ＩＶコンバータの出力電圧
ＶR0：定電圧源３４の定電圧値
Ｖbe：ＮＰＮバイポーラトランジスタのＢＥ間電圧
Ｒ0：抵抗３２の抵抗値
Ｉ0：抵抗３２に流れる電流
【００６０】
式１から、抵抗３２に流れる電流Ｉ0が大きい程、電圧ＶEAOが低下することがわかる。つまり、ＦＢ端子から流出する電流ＩFBが大きい程ＶEAOが低下し、それに伴いスイッチング素子２に流れる電流が低下する。また、ＦＢ端子から流出する電流ＩFBが小さくなるとＶEAOは上昇し、それに伴いスイッチング素子２に流れる電流は上昇する。
【００６１】
再び図１を参照して、過電流保護レベル設定回路４１は、スイッチング素子２に流れる電流の過電流保護レベル値ＩLIMITを設定するため、例えば、スイッチング素子電流検出回路からの出力電圧の最大値に対応する電圧ＶLIMITを出力する定電圧源と、定電流源とＰ型ＭＯＳＦＥＴから構成されるレベルシフト回路を有する。
【００６２】
ターンオフ制御回路１２は、３つの電圧信号が入力される比較器１３と、駆動回路２１の出力信号Ｇａｔｅが入力されるオン時ブランキングパルス発生回路１４と、比較器１３の出力とオン時ブランキングパルス発生回路１４の出力とが入力されるＡＮＤ回路１５から構成される。
【００６３】
スイッチング素子２の電流検出回路であるスイッチング素子電流検出回路は、例えば、電流検出用抵抗４６のみで構成され、スイッチング素子２に流れる電流と電流検出用抵抗４６の抵抗値との積で決まるセンス電圧を出力する。センス電圧には、オフセット電圧加算回路４３にてオフセット電圧が加算され、オフセット電圧が加算されたセンス電圧がレベルシフト回路４２を介して比較器１３のプラス入力へ出力される。
【００６４】
比較器１３は、オフセット電圧が加算されたセンス電圧がフィードバック制御回路１１の出力電圧ＶEAOまたは過電流保護レベル設定回路４１の出力電圧ＶLRと等しくなった時に、ＡＮＤ回路１５の一方の入力へＨレベルの信号を出力する。なお、オフセット電圧加算回路４３の具体的な回路構成例については、後述の動作説明で詳細を説明する。
【００６５】
オン時ブランキングパルス発生回路１４は、駆動回路２１からスイッチング素子２をオンさせるＧａｔｅ信号の出力後、一定のブランキング時間の間、ＡＮＤ回路１５の他方の入力へＬレベルのブランキング信号を出力することにより、スイッチング素子２自身の容量による容量性スパイク電流等の誤検出により、スイッチング素子２が誤ってターンオフされてしまわないようにしている。ブランキング解除後、オン時ブランキングパルス発生回路１４からＡＮＤ回路１５の前記他方の入力にＨレベルのブランキング信号が出力される。
【００６６】
スイッチング素子２がターンオンした時からオン時ブランキングパルス発生回路１４によって設定されたブランキング時間が経過した後、かつ、フィードバック制御回路１１からの電圧ＶEAOまたは過電流保護レベル設定回路４１からの電圧ＶLRにより決定される値の電流がスイッチング素子２に流れたとき、ＡＮＤ回路１５の入力信号は共にＨレベルとなるため、ＡＮＤ回路１５からの出力信号はＨレベルとなる。
【００６７】
図３は、間欠発振制御回路１６の具体的な回路構成の一例を示す回路図である。
間欠発振制御回路１６は、定電流源３５および３６、抵抗３７、比較器３８、ならびに、Ｐ型ＭＯＳＦＥＴ３９から構成される。定電流源３５および３６はそれぞれＩ1およびＩ2の定電流を出力し、抵抗３７は抵抗値Ｒを持つ。
【００６８】
間欠発振制御回路１６は、フィードバック制御回路１１からの出力電圧ＶEAOを比較器３８の基準電圧ＶRと比較し、比較結果を示すＥｎａｂｌｅ信号を出力する。比較器の基準電圧ＶRは次のようなヒステリシスを持って、ＶR1とＶR1よりも高いＶR2との間を切り替わる。すなわち、ＶEAOがＶR2を上回ると、Ｅｎａｂｌｅ信号はＨレベルとなって、Ｐ型ＭＯＳＦＥＴ３９はオフ状態となり、基準電圧ＶRは、
ＶR1＝Ｒ×Ｉ1                    （式２）
に切り替わる。ＶEAOがＶR1を下回ると、Ｅｎａｂｌｅ信号はＬレベルとなって、Ｐ型ＭＯＳＦＥＴ３９はオン状態となり、基準電圧ＶRは、
ＶR2＝Ｒ×（Ｉ1＋Ｉ2）            （式３）
に切り替わる。間欠発振制御回路１６は、基準電圧ＶRのヒステリシスにしたがって、ＶEAOが高い場合、つまり、出力負荷が重い時にはスイッチング動作を実行することを指示するＨレベルのＥｎａｂｌｅ信号を出力し、ＶEAOが低い場合、つまり、出力負荷が軽い場合にスイッチング動作を停止することを指示するＬレベルのＥｎａｂｌｅ信号を出力する。
【００６９】
図４は、ターンオン制御回路１８の具体的な回路構成の一例を示す回路図である。
ターンオン制御回路１８には、クロック生成器６９が設けられており、クロック生成器６９からＴｕｒｎＯｎ信号の基となるクロックパルスが出力されている。なお、このクロックパルスは固定周波数であっても可変周波数であっても、さらにランダムな周期のパルスであっても構わない。このクロックパルスはインバータ７０を介してＮＯＲ回路７３の一方の入力へ入力される。また、Ｅｎａｂｌｅ信号がインバータ７１を介してＮＯＲ回路７３の他方の入力に入力される。ＮＯＲ回路７３は、Ｅｎａｂｌｅ信号がスイッチング動作を実行することを指示するＨレベルの間のみ、クロックパルスをＴｕｒｎＯｎ信号として出力する。
【００７０】
再び図１を参照して、ＴｕｒｎＯｎ信号は、ＲＳフリップフロップ１９のセット入力Ｓに入力される。
【００７１】
スイッチング電源装置１００が起動を完了した状態になると、起動停止回路１０は、ＮＡＮＤ回路２０の一方の入力へＨレベルの信号を出力する。また、ターンオン制御回路１８によりＲＳフリップフロップ１９のセット入力ＳにはＨレベルのＴｕｒｎＯｎ信号が入力されるため、ＲＳフリップフロップ１９の出力ＱはＨレベルとなり、ＮＡＮＤ回路２０の他方の入力へＨレベルの信号が入力される。
【００７２】
この時、ＮＡＮＤ回路２０の出力信号はＬレベルとなるため、駆動回路２１の出力信号はＨレベルとなり、スイッチング素子２はターンオンする。
【００７３】
一方、スイッチング素子２のターンオン後、オン時ブランキング時間後に出力電圧検出回路５からのフィードバック信号ＩFBに応じた電流、または、過電流保護レベル設定回路４１で設定された過電流保護レベルの電流ＩLIMITがスイッチング素子２に流れると、ＡＮＤ回路１５からのＨレベルの信号は、ＲＳフリップフロップ１９のリセット入力Ｒへ入力される。
【００７４】
したがって、ＲＳフリップフロップ１９の出力Ｑは、Ｌレベルへと切り替り、ＮＡＮＤ回路２０の一方の入力がＬレベルとなるため、駆動回路２１の出力信号はＬレベルとなり、スイッチング素子２はターンオフする。
【００７５】
以上のような信号処理により、スイッチング素子２のスイッチング動作が行なわれる。
なお、トランス１の二次巻線１ｂには、ダイオード６ａとコンデンサ６ｂで構成される出力電圧生成部６が接続されており、スイッチング素子２のスイッチング動作により二次巻線１ｂに誘起した交流電圧をこの出力電圧生成部６により整流平滑することによって出力電圧Ｖoutが生成され、出力電圧Ｖoutが負荷７に供給される。
【００７６】
また、出力電圧検出回路５は、例えばＬＥＤおよびツェナーダイオード等で構成され、出力電圧Ｖoutの電圧レベルを検出し、その出力電圧Ｖoutが所定の電圧に安定するように制御回路３がスイッチング素子２のスイッチング動作を制御するのに必要なフィードバック信号を出力する。
【００７７】
このスイッチング電源装置では、商用の交流電源が、ダイオードブリッジなどの整流器により整流されて、入力コンデンサにて平滑化されることにより、入力電圧Ｖinに変換されて、電力変換用のトランス１の一次巻線１ａに与えられている。
【００７８】
以上のように構成された図１に示す制御回路３およびスイッチング電源装置１００の動作を説明する。
【００７９】
商用電源からの交流電源は、ダイオードブリッジなどの整流器と入力コンデンサとにより、整流および平滑化されて、入力電圧Ｖinに変換される。この入力電圧Ｖinは、制御回路３のＶＩＮ端子に印加され、レギュレータ８を介して、ＶＣＣ端子に接続されているコンデンサ４ｂに起動用充電電流が流れる。この充電電流により制御回路３のＶＣＣ端子電圧が起動停止回路１０で設定された起動電圧に達すると、スイッチング素子２によるスイッチング動作の制御が開始される。
【００８０】
起動中、図１には明記していないが、起動停止回路１０からの出力信号を基に起動パルスが発生し、スイッチング素子２がターンオンする。またこの時、二次側の出力電圧Ｖoutは、起動時低いため、出力電圧検出回路５からのフィードバック信号はフィードバック制御回路１１には入力されない。したがって、フィードバック制御回路１１内のＩＶコンバータの変換電圧ＶEAOは高く、スイッチング素子２を流れる電流は、過電流保護レベル設定回路４１で設定された過電流保護レベルの電流ＩLIMITで制御される。
【００８１】
一旦、スイッチング素子２がターンオンすると、スイッチング素子２に電流が流れ、スイッチング素子２に流れる電流の大きさに応じた電圧がオフセット電圧加算回路４３とレベルシフト回路４２を介して比較器１３のプラス入力に入力される。オン時ブランキングパルス発生回路１４によるブランキング時間後、レベルシフト回路４２からの出力信号が比較器１３のマイナス入力に印加される電圧以上に上昇すると、ＡＮＤ回路１５の２つの入力には共にＨレベルの信号が入力されるため、ＡＮＤ回路１５はＲＳフリップフロップ１９のリセット入力ＲにＨ信号を出力し、スイッチング素子２はターンオフする。
【００８２】
スイッチング素子２のターンオフ後、ターンオン制御回路１８によって、ＲＳフリップフロップ１９のセット入力ＳにＨレベルのＴｕｒｎＯｎ信号が出力され、スイッチング素子２は再びターンオンする。
【００８３】
以上のようなスイッチング動作が繰り返されて、出力電圧Ｖoutが上昇していく。出力電圧Ｖoutが出力電圧検出回路５で予め定められている電圧以上になると、出力電圧検出回路５は、フィードバック信号として制御回路３のＦＢ端子から電流ＩFBを流出するよう制御する。電流ＩFBの大きさに応じて、フィードバック制御回路１１内のＩＶコンバータからの出力電圧ＶEAOが低下する。電圧ＶEAOが、過電流保護レベル設定回路４１の出力電圧ＶLRよりも低下すると、スイッチング素子２に流れる電流は減少する。
【００８４】
このようにして、スイッチング素子２のオンデューティは適切な状態に変化していく。つまり、スイッチング素子２のターンオンは、ターンオン制御回路１８からの出力パルス信号により行なわれ、ターンオフはスイッチング素子２に流れる電流が、ＦＢ端子から流出する電流ＩFBにより決定される電流レベルまたは過電流保護レベルに達することにより行なわれる。
【００８５】
すなわち、負荷７への電流供給が小さい軽負荷時には、スイッチング素子２に電流が流れる期間が短くなり、重負荷時には、スイッチング素子２に電流が流れる期間が長くなることになる。
【００８６】
このように、制御回路３は、スイッチング電源装置の負荷７に供給される電力に応じて、スイッチング素子２に流れる電流を制御し、オンデューティを変化させるといった制御を行う。
【００８７】
図５は、スイッチング電源装置１００がこのようなスイッチング動作を実行するときの、ＦＢ端子から流出する電流ＩFBに対する、フィードバック制御回路１１の出力電圧ＶEAO、間欠発振制御回路１６の出力信号Ｅｎａｂｌｅ、およびスイッチング素子２を流れるピーク電流ＩDPの関係を示すグラフである。
【００８８】
図５において、電流ＩFBに対する、電圧ＶEAO、Ｅｎａｂｌｅ信号、およびピーク電流ＩDPが任意単位で表されている。図５におけるＩFBは、右に行くほど、ＦＢ端子から流出する電流ＩFBが大きくなり、負荷７への電流供給が小さい（出力電圧Ｖoutが高い）ことを表している。なお、Ｅｎａｂｌｅ信号およびピーク電流ＩDPには、間欠発振制御回路１６によって与えられるヒステリシス特性が明示されている。また、センス電圧に加算されるオフセット電圧は、便宜的に固定されているとして説明する。
【００８９】
負荷７への電流供給が小さい軽負荷状態では、出力電圧Ｖoutの上昇に伴って流出する電流ＩFBが増加するので、フィードバック制御回路１１内のＩＶコンバータからの電圧ＶEAOが低下する。
【００９０】
電流ＩFBの絶対値がＩFB1Lまで増加したとき、電圧ＶEAOが間欠発振制御回路１６内の比較器３８の基準電圧ＶR1よりも低下し、間欠発振制御回路１６の出力信号ＥｎａｂｌｅはＨレベルからＬレベルへと切り替わる。その結果、スイッチング素子２によるスイッチング動作は停止し、ＩDPLまで減少していたピーク電流ＩDPは０となる。
【００９１】
スイッチング動作が停止すると、出力電圧Ｖoutは降下するので、電流ＩFBが減少し、フィードバック制御回路１１内のＩＶコンバータからの電圧ＶEAOが上昇する。
【００９２】
電流ＩFBの絶対値がＩFB1Hまで減少したとき、電圧ＶEAOが間欠発振制御回路１６内の比較器３８の基準電圧ＶR2よりも上昇し、間欠発振制御回路１６の出力信号ＥｎａｂｌｅはＬレベルからＨレベルへと切り替わる。その結果、スイッチング素子２によるスイッチング動作がピーク電流ＩDPHで実行される。
【００９３】
負荷７への電流供給が大きく、電流ＩFBの絶対値がＩFB0よりも小さい状態では、スイッチング素子２に流れるピーク電流ＩDPは、過電流保護レベルの電流ＩLIMITに制限される。
【００９４】
ここで、オフセット電圧加算回路４３の詳細について、図１および図２を参照して説明する。
【００９５】
オフセット電圧加算回路４３は、スイッチング素子２と電流検出用抵抗４６との接続点に接続されたオフセット調整用抵抗４５と、オフセット電流生成回路４４とで構成される。
【００９６】
オフセット電流生成回路４４は、図２に示すように、フィードバック制御回路１１内のＮ型ＭＯＳＦＥＴ２８とともにカレントミラー回路を構成するＮ型ＭＯＳＦＥＴ５１と、Ｐ型ＭＯＳＦＥＴ５２および５３とで構成される。オフセット電流生成回路４４は、フィードバック信号として制御回路３のＦＢ端子から流出する電流ＩFBの絶対値に比例した電流ＩISをＩＳ端子に流出する。
【００９７】
オフセット電流ＩISは、オフセット調整用抵抗４５と電流検出用抵抗４６に流れる。オフセット電流ＩISと、オフセット調整用抵抗４５および電流検出用抵抗４６とによるオフセット電圧が発生し、電流検出用抵抗４６からの出力信号であるセンス電圧にオフセット電圧が加算されて、レベルシフト回路４２に入力される。
【００９８】
ここで、通常は、電流検出用抵抗４６（例えば、０．１Ω）はオフセット調整用抵抗４５（例えば、数ｋΩ）よりも非常に小さいため、オフセット電流ＩISと電流検出用抵抗４６により発生する電圧は無視することができ、オフセット電圧はオフセット電流ＩISと、オフセット調整用抵抗４５とから発生する電圧のみを考慮すればよい。したがって、ＩＳ端子に印加される電圧ＶISは、電流検出用抵抗４６の抵抗値をＲS、オフセット調整用抵抗４５の抵抗値をＲIS、スイッチング素子を流れる電流をＩDとすると、
ＶIS＝ＲS×ＩD＋ＲIS×ＩIS            （式４）
となる。
【００９９】
なお、オフセット電流ＩISは半導体装置である制御回路３の内部で設定され、通常は半導体装置の設計者によって設計されるが、オフセット調整用抵抗４５の抵抗値は、スイッチング電源装置の設計者が自由に変更することができる。すなわち、オフセット電圧加算回路４３により加算されるオフセット電圧の値は、スイッチング電源装置設計者によって自由に設定される。
【０１００】
オフセット電圧加算回路４３により、フィードバック信号として制御回路３のＦＢ端子から流出する電流ＩFBの絶対値が大きいほど大きいオフセット電圧が、電流検出用抵抗４６からのセンス電圧に加算される。その結果、実際よりも大きな電流がスイッチング素子２に流れているように見える信号が、レベルシフト回路４２に入力される。実際の電流からの見かけの増分は、電流ＩFBの絶対値が大きいほど、つまりスイッチング素子２のピーク電流ＩDPが小さいほど大きくなる。
【０１０１】
レベルシフト回路４２はＰ型ＭＯＳＦＥＴの閾値電圧Ｖｔｈ分だけ入力された電圧をシフトし、比較器１３へ出力する。すなわち、オフセット電圧加算回路４３が無い場合に比べて、オフセット電圧に対応する分だけ、スイッチング素子２を流れる電流が小さいところで比較器１３の出力は反転し、スイッチング素子２を流れる電流は制限される。
【０１０２】
オフセット電圧加算回路４３により加算されるオフセット電圧の値は、フィードバック信号として制御回路３のＦＢ端子から流出する電流ＩFBによって決まるオフセット電流ＩISと、オフセット調整用抵抗４５の抵抗値から決定される。ＦＢ端子から流出する電流ＩFBが小さいほどオフセット電流ＩISが小さくなるので、スイッチング電源装置の負荷が重いほどオフセット電流ＩISが小さくなる。
【０１０３】
すなわち、スイッチング電源装置の負荷が重いほどオフセット電圧加算回路４３により加算されるオフセット電圧の値は小さくなり、オフセット電圧加算の影響が小さくなる。よって、過電流保護が働くスイッチング素子の最大ピーク電流値に対するオフセット電圧加算の影響を小さくできる。
【０１０４】
これにより、オフセット電流ＩISの電流値やオフセット調整用抵抗４５の抵抗値ＲISが製造ばらつきや温度特性によって変動した場合の過電流保護精度に与える影響を小さくできるので、固定的なオフセット電圧を用いる場合に比べて、スイッチング電源装置の最大出力ばらつきを抑えることができる。
【０１０５】
図６は、スイッチング電源装置１００において、ＦＢ端子から流出する電流ＩFBに対する、オフセット電流ＩISおよびスイッチング素子２を流れるピーク電流ＩDPの関係を示すグラフである。ピーク電流ＩDPは、３種類（０Ω、１ｋΩ、２ｋΩ）のオフセット調整用抵抗４５の抵抗値ＲISで決定されるオフセット電圧が加算された場合をそれぞれ示している。なお、ピーク電流ＩDPおよびオフセット電流ＩISが有しているヒステリシス特性の記載は省略されている。
【０１０６】
以上から、実施の形態１の制御回路３およびスイッチング電源装置１００によれば、間欠発振時のスイッチング素子２のピーク電流をオフセット調整用抵抗４５によって自由に設定でき、かつオフセット調整用抵抗４５を変更した場合の過電流保護レベルの変動を抑えることができるので、過電流保護の精度を保って、軽負荷時の間欠発振動作を最適化することができる。
【０１０７】
（実施の形態２）
本発明の実施の形態２のスイッチング電源装置を説明する。なお、図面や説明が本発明の実施の形態１と重複する場合は、適宜記載を省略する。
【０１０８】
図７は、実施の形態２のスイッチング電源装置２００の一構成例を示す回路図である。スイッチング電源装置２００の制御回路１０３は、１チップのスイッチング電源制御用の半導体装置によって実現される。制御回路１０３では、実施の形態１の制御回路３から、オフセット電流生成回路１４４が変更されている。
【０１０９】
図８は、オフセット電流生成回路１４４の一構成例を示す回路図である。便宜上、フィードバック制御回路１１とともに示す。
【０１１０】
実施の形態１のオフセット電流生成回路４４は、出力電圧検出回路５からのフィードバック信号、つまり、ＦＢ端子から流出する電流ＩFBに比例した電流をオフセット電流ＩISとしてＩＳ端子へ供給していた。
【０１１１】
これに対し、実施の形態２のオフセット電流生成回路１４４では、Ｐ型ＭＯＳＦＥＴ５３のドレインとＧＮＤとの間に定電流シンク回路５６が挿入され、また、Ｐ型ＭＯＳＦＥＴ５３のドレインとＩＳ端子間にはダイオード５７が挿入されている。定電流シンク回路５６とダイオード５７とにより、電流ＩFBに比例した電流から所定の電流ＩIS0が差し引かれてオフセット電流ＩISとしてＩＳ端子へ供給される。すなわち、ＦＢ端子より流出する電流ＩFBが所定量以下では、オフセット電流ＩISは０となり、所定量以上では、ＩFBに比例した電流がオフセット電流ＩISとして供給される。
【０１１２】
よって、電流ＩFBが所定量以下の領域では、オフセット電圧加算回路１４３により加算されるオフセット量が０となり、オフセット電圧加算の影響がなくなる。
【０１１３】
また、スイッチング素子２を流れるピーク電流値が最大となる時、すなわち、ＦＢ端子より流出する電流ＩFBがＩFB0以下である時に、オフセット電流ＩISが０となるように定電流シンク回路５６に流れる電流ＩIS0を設定すれば、過電流保護が働くスイッチング素子の最大ピーク電流値に対するオフセット電圧加算の影響をなくすことができる。
【０１１４】
さらに、オフセット電流生成回路１４４では、Ｐ型ＭＯＳＦＥＴ５２と５３の対で構成されるカレントミラー回路と内部回路電源電圧との間にＰ型ＭＯＳＦＥＴ５４が挿入される。Ｐ型ＭＯＳＦＥＴ５４のゲートには、インバータ５５を介してＥｎａｂｌｅ信号が入力される。
【０１１５】
そのため、Ｅｎａｂｌｅ信号がＬレベルである期間、すなわち、間欠発振制御回路１６によってスイッチング動作が停止している期間は、Ｐ型ＭＯＳＦＥＴ５２、５３に電流が供給されず、オフセット電流ＩISが０となる。こうすることで、オフセット電圧の加算が不要な期間におけるオフセット電圧加算回路１４３による消費電流を削減することができる。
【０１１６】
なお、オフセット電圧加算回路１４３による消費電流をさらに削減するために、スイッチング素子２がターンオフしてからターンオンするまでの期間はオフセット電流ＩISを０としてもよい。この場合は、Ｅｎａｂｌｅ信号の代わりに、駆動回路２１からのＧａｔｅ信号をインバータ５５に入力すればよい。
【０１１７】
図９は、スイッチング電源装置２００において、ＦＢ端子から流出する電流ＩFBに対する、オフセット電流ＩISと、スイッチング素子２を流れるピーク電流ＩDPの関係を示すグラフである。ピーク電流ＩDPは、図６と同様、オフセット調整用抵抗４５の３種類の抵抗値（ＲIS＝０Ω、１ｋΩ、２ｋΩ）について示している。なお、ピーク電流ＩDPおよびオフセット電流ＩISが有しているヒステリシス特性の記載は省略されている。
【０１１８】
以上から、実施の形態２に係る制御回路１０３およびスイッチング電源装置２００によれば、間欠発振時のスイッチング素子２のピーク電流をオフセット調整用抵抗４５によって自由に設定でき、かつオフセット調整用抵抗４５を変更した場合の過電流保護レベルの変動を抑えることができるので、過電流保護の精度を保ちながら、軽負荷時の間欠発振動作を最適化することができる。
【０１１９】
なお、スイッチング電源装置２００において、オフセット電圧の加算が過電流保護の精度に与える影響は、実施の形態１で説明したスイッチング電源装置１００と同等以下にすることができ、特に、ＩFB≦ＩFB0の領域でＩISが０となるように設定し、過電流保護の精度に全く影響が出ないようにすることができる。
【０１２０】
間欠発振制御回路１６によってスイッチング動作が停止している期間は、オフセット電圧加算回路１４３による消費電流を削減することができ、スタンバイ時におけるスイッチング電源装置の消費電力を削減することができる。
【０１２１】
（実施の形態３）
本発明の実施の形態３のスイッチング電源装置を説明する。なお、図面や説明が本発明の実施の形態１または実施の形態２と重複する場合は、適宜記載を省略する。
【０１２２】
図１０は、実施の形態３のスイッチング電源装置３００の一構成例を示す回路図である。スイッチング電源装置３００の制御回路２０３は、１チップのスイッチング電源制御用の半導体装置によって実現される。制御回路２０３では、実施の形態１の制御回路３から、オフセット電流生成回路２４４と、フィードバック制御回路２１１が変更されている。
【０１２３】
図１１は、オフセット電流生成回路２４４と、フィードバック制御回路２１１の一構成例を示す回路図である。
【０１２４】
実施の形態３のオフセット電流生成回路２４４は、フィードバック制御回路２１１内のＩＶコンバータにて電流ＩFBから変換された電圧ＶEAOと過電流保護レベル設定回路４１の出力電圧ＶLRが入力され、オフセット電流ＩISを出力する。フィードバック制御回路２１１は、図２および図８に示されるフィードバック制御回路１１と比べて、電流ＩFBをミラーするためにＮ型ＭＯＳＦＥＴ２８のゲートから引き出される配線が省略される。
【０１２５】
オフセット電流生成回路２４４は、電圧ＶEAOに応じた電流を生成するためのＮＰＮバイポーラトランジスタ２５８、２６０、定電流シンク回路２５９、抵抗２６１と、抵抗２６１を流れる電流をミラーするためのＰ型ＭＯＳＦＥＴ２６２、２６３およびＮ型ＭＯＳＦＥＴ２６４、２６５と、電圧ＶLRに応じた電流を生成するためのＮＰＮバイポーラトランジスタ２６６、２６８、定電流シンク回路２６７、抵抗２６９と、抵抗２６９を流れる電流をミラーするためのＰ型ＭＯＳＦＥＴ２７０、２７１と、Ｐ型ＭＯＳＦＥＴ２７１を流れる電流ＩM1とＮ型ＭＯＳＦＥＴ２６５を流れる電流ＩM2の差分電流（ＩM1−ＩM2）をミラーするためのＮ型ＭＯＳＦＥＴ２７２、２７３およびＰ型ＭＯＳＦＥＴ２７４、２７５とで構成される。
【０１２６】
以下にオフセット電流生成回路２４４の動作を説明する。ＶEAO≧ＶLRの場合には、ＩM1≦ＩM2となるように設定することでＮ型ＭＯＳＦＥＴ２７２には電流が流れず、オフセット電流ＩISは０となる。ＶEAO＜ＶLRの場合には、ＩM1＞ＩM2となり、Ｎ型ＭＯＳＦＥＴ２７２に電流が流れ、Ｐ型ＭＯＳＦＥＴ２７４、２７５によって増幅された電流がオフセット電流ＩISとしてＩＳ端子へ供給される。なお、オフセット電流ＩISは、
ＩIS＝α×（ＩM1−ＩM2）＝β×（ＶLR−ＶEAO）            （式５）
となる。ただし、αおよびβは、オフセット電流生成回路２４４内のカレントミラー回路のミラー比によって決定される。また、ＶLRは過電流保護レベル設定回路４１で生成され、一定の電圧であるので、ＶEAO＜ＶLRの場合には、ＶEAOが低いほどオフセット電流ＩISは大きくなる。
【０１２７】
図１２は、スイッチング電源装置３００において、ＦＢ端子から流出する電流ＩFBに対する、オフセット電流ＩISと、スイッチング素子２を流れるピーク電流ＩDPの関係を示すグラフである。ピーク電流ＩDPは、図６と同様、オフセット調整用抵抗４５の３種類の抵抗値（ＲIS＝０Ω、１ｋΩ、２ｋΩ）について示している。なお、ピーク電流ＩDPおよびオフセット電流ＩISが有しているヒステリシス特性の記載は省略されている。
【０１２８】
以上から、実施の形態３に係る制御回路２０３およびスイッチング電源装置３００によれば、間欠発振時のスイッチング素子２のピーク電流をオフセット調整用抵抗４５によって自由に設定でき、かつオフセット調整用抵抗４５を変更した場合の過電流保護レベルの変動を抑えることができるので、過電流保護の精度を保ちながら、軽負荷時の間欠発振動作を最適化することができる。
【０１２９】
なお、スイッチング電源装置３００において、オフセット電圧の加算が過電流保護の精度に与える影響は、実施の形態２で説明したスイッチング電源装置２００と同等であり、特に、ＩFB≦ＩFB0の領域でＩISが０となるように設定し、過電流保護の精度に全く影響が出ないようにすることができる。
【０１３０】
なお、実施の形態２のオフセット電流生成回路１４４と同様に、Ｐ型ＭＯＳＦＥＴ２７４と２７５の対で構成されるカレントミラー回路と内部回路電源電圧との間にＰ型ＭＯＳＦＥＴを挿入し、間欠発振制御回路１６によってスイッチング動作が停止している期間は、オフセット電圧加算回路２４３による消費電流を削減してもよい。
【０１３１】
以上、本発明のスイッチング電源制御用の半導体装置およびスイッチング電源装置について、実施の形態に基づいて説明した。本発明は、これらの実施の形態に限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施し、また異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０１３２】
例えば、出力電圧Ｖoutの検出を、補助巻線１ｃの電圧を利用して行う変形例が考えられる。
【０１３３】
図１３は、そのような変形例に係るスイッチング電源装置５００の一構成例を示す回路図である。スイッチング電源装置５００の制御回路５０３では、実施の形態１の制御回路３から、出力電圧検出回路５０５が追加されている。出力電圧検出回路５０５は、制御回路５０３のＶＣＣ端子に印加される電圧を利用して、出力電圧Ｖoutを検出することにより、フィードバック信号をフィードバック制御回路１１へ出力する。
【０１３４】
また、ＩＳ端子とＧＮＤ端子間に抵抗素子や容量素子などを接続したり、フィルタ回路を挿入したりしてもよい。
【産業上の利用可能性】
【０１３５】
本発明のスイッチング電源制御用の半導体装置およびスイッチング電源装置はＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータなどのスイッチング電源装置等に利用できる。
【符号の説明】
【０１３６】
１    トランス
１ａ    一次巻線
１ｂ    二次巻線
１ｃ    補助巻線
２    スイッチング素子
３、１０３、２０３、４０３    制御回路（半導体装置）
４    整流平滑回路
４ａ、６ａ、５７    ダイオード
４ｂ、６ｂ    コンデンサ
５    出力電圧検出回路
６    出力電圧生成部
７    負荷
８    レギュレータ
９    内部回路電圧源
１０    起動停止回路
１１    フィードバック制御回路
１２    ターンオフ制御回路
１３、３８    比較器
１４    オン時ブランキングパルス発生回路
１５    ＡＮＤ回路
１６    間欠発振制御回路
１８    ターンオン制御回路
１９    ＲＳフリップフロップ
２０    ＮＡＮＤ回路
２１    駆動回路
２３、２４、３５、３６、４４４    定電流源
２５、２６、３９、５２、５３、５４、２６２、２６３、２７０、２７１、２７４、２７５    Ｐ型ＭＯＳＦＥＴ
２７〜２９、３１、５１、２６４、２６５、２７２、２７３    Ｎ型ＭＯＳＦＥＴ
３０、３４    定電圧源
３２、３７、４５、４６、２６１、２６９    抵抗
３３、２５８、２６０、２６６、２６８    ＮＰＮバイポーラトランジスタ
４１    過電流保護レベル設定回路
４２    レベルシフト回路
４３、１４３、２４３、４４３    オフセット電圧加算回路
４４、１４４、２４４    オフセット電流生成回路
５５、７０、７１    インバータ
５６、２５９、２６７    定電流シンク回路
６９    クロック生成器
７３    ＮＯＲ回路
【図１】
2010288378.tif 000003
【図２】
2010288378.tif 000004
【図３】
2010288378.tif 000005
【図４】
2010288378.tif 000006
【図５】
2010288378.tif 000007
【図６】
2010288378.tif 000008
【図７】
2010288378.tif 000009
【図８】
2010288378.tif 000010
【図９】
2010288378.tif 000011
【図１０】
2010288378.tif 000012
【図１１】
2010288378.tif 000013
【図１２】
2010288378.tif 000014
【図１３】
2010288378.tif 000015
【図１４】
2010288378.tif 000016
【図１５】
2010288378.tif 000017
【図１６】
2010288378.tif 000018
【図１７】
2010288378.tif 000019