(57)【要約】【課題】各ゲート駆動回路が対応する画素電極のΔVpに差がある場合に、横方向にブロック状の異常画像（Y−Block）という現象が起きる。【解決手段】本発明の１つの実施例が液晶ディスプレイにおけるゲート駆動電圧制御装置を提供した。この液晶ディスプレイにおけるゲート駆動電圧制御装置は、導通電圧とカットオフ電圧をそれぞれゲート駆動回路に出力する導通電圧出力端とカットオフ電圧出力端と、前記導通電圧出力端に結合し、前記導通電圧に前記カットオフ電圧に似る波形収差を生じさせるように前記導通電圧に収差影響を印加する制御装置と、を備える。【選択図】図３
2010217892.tif 000002
【特許請求の範囲】
【請求項１】
液晶ディスプレイにおけるゲート駆動電圧制御装置であって、
導通電圧とカットオフ電圧をゲート駆動回路にそれぞれ出力する導通電圧出力端とカットオフ電圧出力端と、
前記導通電圧出力端に結合し、前記導通電圧に前記カットオフ電圧に似る波形収差を生じさせるように前記導通電圧に収差影響を印加する制御装置と、を備えることを特徴とするゲート駆動電圧制御装置。
【請求項２】
請求項１に記載の液晶ディスプレイにおけるゲート駆動電圧制御装置において、
前記制御回路が前記導通電圧出力端と前記カットオフ出力端との間に設置されて両者を結合し、前記導通電圧に前記カットオフ電圧の収差が影響させるようにすることを特徴とするゲート駆動電圧制御装置。
【請求項３】
請求項２に記載の液晶ディスプレイにおけるゲート駆動電圧制御装置において、前記制御回路が電気容量であることを特徴とするゲート駆動電圧制御装置。
【請求項４】
請求項３に記載の液晶ディスプレイにおけるゲート駆動電圧制御装置において、前記電気容量の一端が前記導通電圧出力端と前記ゲート駆動回路とに接続し、前記電気容量の他端が前記カットオフ電圧出力端とゲート駆動回路とに接続することを特徴とするゲート駆動電圧制御装置。
【請求項５】
請求項２に記載の液晶ディスプレイにおけるゲート駆動電圧制御装置において、前記制御回路がRC回路であることを特徴とするゲート駆動電圧制御装置。
【請求項６】
請求項１に記載の液晶ディスプレイにおけるゲート駆動電圧制御装置において、前記カットオフ電圧に類似する波形収差を有する共通電圧を出力する共通電圧出力端を更に備えることを特徴とするゲート駆動電圧制御装置。
【請求項７】
請求項６に記載の液晶ディスプレイにおけるゲート駆動電圧制御装置において、前記制御回路が前記導通電圧出力端と前記共通電圧出力端との間に設置されて両者を結合し、前記導通電圧に前記共通電圧の収差が影響させるようにすることを特徴とするゲート駆動電圧制御装置。
【請求項８】
請求項７に記載の液晶ディスプレイにおけるゲート駆動電圧制御装置において、前記制御回路が電気容量であることを特徴とするゲート駆動電圧制御装置。
【請求項９】
請求項８に記載の液晶ディスプレイにおけるゲート駆動電圧制御装置において、前記電気容量の一端が前記導通電圧出力端と前記ゲート駆動回路とに接続し、前記電気容量の他端が前記共通電圧出力端とゲート駆動回路とに接続することを特徴とするゲート駆動電圧制御装置。
【請求項１０】
請求項７に記載の液晶ディスプレイにおけるゲート駆動電圧制御装置において、前記制御回路がRC回路であることを特徴とするゲート駆動電圧制御装置。
【請求項１１】
液晶ディスプレイであって、請求項１に記載の液晶ディスプレイゲート駆動電圧制御装置を備えることを特徴とする液晶ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイにおけるゲート駆動電圧制御装置に関する。
【背景技術】
【０００２】
液晶ディスプレイが、液晶パネルとバックライトモジュールとからなる。バックライトモジュールが液晶パネルに平面光を提供する。液晶パネルがアレイ基板、カラーフィルム基板及び液晶層で構成される。互いに対向するアレイ基板とカラーフイルム基板との間に液晶を注入することによって液晶層が得られる。
【０００３】
アレイ基板が複数の画素ユニットを備える。各画素ユニットがゲートライン、データライン、薄膜トランジスタ（以下、TFTと略称する）、画素電極及び共通電極ラインなどで形成される。ゲートライン、データライン、共通電極ラインを総称して信号ラインという。例えば、ゲートラインと共通電極ラインが基板に横方向に設置され、データラインが基板に縦方向に設置され、ゲートラインとデータラインとの交差点にTFTが設置される。TFTがアクティブ素子であるスイッチ素子となり、ゲート電極、ゲート絶縁層、アクティブ層、TFTチャンネル、ソース電極、ドレイン電極、パッシベーション層などで構成される。ゲート電極がゲートラインに接続または一体され、ソース電極がデータラインに接続または一体され、ドレイン電極が一般的にパッシベーション層のビアーホールによって画素電極に接続される。ゲートラインに導通電圧を入力するとき、アクティブ層が導電になり、データラインのデータ信号がソース電極からTFTチャンネルを介してドレイン電極に達し、最終的に画素電極内に入力される。信号を得た画素電極は、共通電極（それが共通電極ラインに接続する）と共に液晶を回転駆動する電界を形成する。
【０００４】
液晶ディスプレイの駆動に用いる液晶ディスプレイ駆動装置が、バックライトモジュール駆動回路（BLU Controller）、タイミング制御回路（Timing Controller）、ゲート駆動回路（Gate Driver）及びデータ駆動回路（Data Driver）などを備える。
【０００５】
現在、液晶ディスプレイの薄型化及びコストの低減が業界の発展傾向になった。液晶ディスプレイ技術の発展に従って、ゲート駆動印刷回路板なしの液晶ディスプレイが現れた（以下、GATE PCB-less LCDと略称する）。GATE PCB-less LCDにおいて、元々ゲート駆動集積回路板で伝送する信号をアレイ基板を形成するガラス基板に直接形成された回路パターンで伝送する。即ち、ゲート駆動回路をアレイ基板に配設した。従って、ゲート駆動集積回路板を単独に配置する必要がなくて薄型化及びコストの低減の目的に達成した。
【０００６】
GATE PCB-less LCは、ソース駆動回路板によって、ゲート駆動回路にゲートラインを駆動するためのカットオフ電圧（以下、Voffと略称する）と導通電圧（以下、Vonと略称する）、及び共通電極ラインを駆動するための共通電圧（以下、Vcomと略称する）を出力する。ソース駆動回路板とゲート駆動回路板とを接続するアレイ基板上の配線の抵抗により、各ゲート駆動回路（各ゲート駆動回路が1つのゲートラインに信号を伝送する）に伝送するVoffの間、及び各共通電極ラインに伝送するVcomの間に一定の偏差がある。また、アレイ基板のデータラインと共通電極との間に蓄積容量が形成され、且つゲートラインとデータラインとの間に寄生容量が形成される場合に、Vcom とVoffがデータラインの影響を受けて一定の収差（ripple）が生じ、且つVcom とVoffが受ける収差の程度や波形が似ている。このようなVcom とVoffとの偏差及び収差が第１のゲート駆動回路と第２のゲート駆動回路との間に最も明らかである。なぜならば、第１のゲート駆動回路と第２のゲート駆動回路とを通る電流の量が最も大きく、これによる電圧の低下も最も大きいからである。一方、ゲートラインのVonの持続時間が短いので、偏差及び収差に影響されなく、各ゲート駆動回路が出力したVonがほぼ同じであり、比較的安定である。
【０００７】
図１は従来のGATE PCB-less LCDにおけるVoffの波形図である。
【０００８】
図１において、実線ａとａ’が第１のゲート駆動回路のVoffの波形であり、点線ｂとｂ’が第２のゲート駆動回路のVoffの波形である。そこで、aとｂが正極性データ信号（Positive DATA）の場合のVoff波形を表し、a’とｂ’が負極性データ信号（Negative DATA）の場合のVoff波形を表す。図１に示すように、GATE PCB-less LCDのゲート駆動回路が後にすればするほどVoffの偏差及び収差がひどくなる。
【０００９】
各ゲート駆動回路のVonが安定であるが、Voffに偏差及び収差が生じるため、各ゲート駆動回路のVonとVoffとの差も異なる。VonとVoffとの差がΔVgという。ΔVgが画素電極の充電特性を影響する要因である。
【００１０】
図２が第１および第２のゲート駆動回路においてΔVgの差を示す模式図である。図２において、ａが第１のゲート駆動回路のVoff波形であり、ｂが第２のゲート駆動回路のVoff波形であり、ｄが第１および第２のゲート駆動回路のVon波形であり、ΔVｇ−１が第１のゲート駆動回路のΔVgであり、ΔVg−2が第２のゲート駆動回路のΔVgである。図2に示すように、ΔVｇ−１＞ΔVg−2、即ち、両者に差がある。このΔVgの差によって画素電極充電量の収差量（以下、ΔVpと略称する）にも差異が生じる。画素電極とゲートラインとで形成された寄生容量によってΔVpが生じる。ゲートラインがVonとVoffとの間に転換するとき、寄生容量によって画素充電量に収差が生じる。
以下はΔVpとΔVgの関係である。即ち、
ΔVp＝Cgd＊ΔVg/Ctot    (式1)
Ctot＝Cgd＋Clc＋Cs      (式2)
それにおいて、Cgdがゲートラインとドレイン電極との間の寄生容量であり、Clcが液晶容量であり、Csが液晶容量に並列する蓄積容量である。Cgd、Clc及びCsが定数であるため、ΔVpとΔVgが正比例をなす。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
各ゲート駆動回路が対応する画素電極のΔVpに差がある場合に、横方向にブロック状の異常画像（Y−Block）という現象が起きる。Y−Block現象とは、各ゲート駆動回路の駆動領域の間にグレー度に差が生じる現象である。このY−Block現象は各ゲート駆動回路の間にΔVgの差がある場合に生じ、ΔVgの差がない場合に生じない。Y−Block現象が液晶ディスプレイの質を低下する要因である。Y−Block現象がデータ信号の極性に関係なく、ΔVgの差があると生じる。
【課題を解決するための手段】
【００１２】
本発明の１つの実施例が液晶ディスプレイにおけるゲート駆動電圧制御装置を提供した。この液晶ディスプレイにおけるゲート駆動電圧制御装置は、導通電圧とカットオフ電圧をゲート駆動回路にそれぞれ出力する導通電圧出力端とカットオフ電圧出力端と、前記導通電圧出力端に結合し、前記導通電圧に前記カットオフ電圧に似る波形収差を生じさせるように前記導通電圧に収差影響を印加する制御装置と、を備える。
本発明の他の実施例が液晶ディスプレイを提供した。この液晶ディスプレイは前述の液晶ディスプレイゲート駆動電圧制御装置を備える。
【図面の簡単な説明】
【００１３】
【図１】従来のGATE PCB-less LCDにおけるVoffの波形図である。
【図２】第１および第２のゲート駆動回路においてΔVgの差を示す模式図である。
【図３】本発明の液晶ディスプレイゲート駆動電圧制御装置の第１の実施例の構成を示す模式図である。
【図４】本発明の液晶ディスプレイゲート駆動電圧制御装置の第２の実施例の構成を示す模式図である。
【図５】本発明の液晶ディスプレイゲート駆動電圧制御装置の第１の実施例と第２の実施例を採用するときに生じる電圧の波形図である。
【発明を実施するための形態】
【００１４】
本発明の実施例の液晶ディスプレイゲート駆動電圧制御装置によれば、GATE PCB-less LCDに適用し、導通電圧出力端、カットオフ電圧出力端、共通電圧出力端及び制御回路を備える。制御回路は、導通電圧出力端が出力するVonを、共通電圧出力端が出力したVcomまたはカットオフ電圧出力端が出力するVoffの収差により影響させることに用いる。該制御回路が導通電圧出力端とカットオフ電圧出力端のと間に設置されて両者を結合する。それによって、VonがVoffに適当する収差を生じる。VcomとVoffとが類似の波形収差を有する場合に、制御回路が導通電圧出力端と共通電圧出力端の間に設置されて両者を結合する。それによって、Vcomの収差がVonを影響し、VonもVoffに相当する収差を生じる。これらの場合に、液晶ディスプレイのアレイ基板上の各駆動回路の間に、ΔVg（VonとVoffの差）がVoffの収差の変化に従って変化することなく、相対的な安定を保持でき、それに応じて画素電極充電量の収差量ΔVgも安定し、各ゲート駆動回路の領域の間に生じたY-Block現象を改善する効果を得られる。
【００１５】
以下、図面を通って、本発明の実施例に対して更に詳しく説明する。
図３は本発明の液晶ディスプレイにおけるゲート駆動電圧制御装置の第１の実施例の構成を示すが模式図である。図３に示すように、本発明の液晶ディスプレイにおけるゲート駆動電圧制御装置は、導通電圧出力端１１、共通電圧出力端１２及び制御回路１３を備える。本実施例の制御回路が、例えば、電気容量１３である。導通電圧出力端１１と共通電圧出力端１２とが電気容量１３によって結合する。具体的には、電気容量１３の一端が導通電圧出力端１１とゲート駆動回路１００とに接続し、電気容量１３の他端が共通電圧出力端１２とゲート駆動回路１００とに接続する。本実施例において、アレイ基板のデータラインと共通電極との間に蓄積容量が形成され、ゲートラインとデータラインとの間に寄生容量が形成されるため、VcomとVoffとが受ける収差の程度と波形とは類似する。共通電圧出力端１２は、液晶ディスプレイパネルに共通電圧を提供するのに用いられる。この実施例において、共通電圧出力端１２は、ゲート駆動回路１００に接続して液晶ディスプレイパネルに共通電圧を提供するが、他の実施例において、共通電圧出力端１２は、ゲート駆動回路１００に接続する必要がなく、直接液晶ディスプレイパネルに共通電圧を提供してもよい。
それで、共通電圧出力端１２が出力したVcomを導通電圧出力端１１が出力したVonの基準電圧にして、VcomとVonとを互いに連動してVcomの収差がVonを影響する。それによって、VonがVcomに類似の波形収差を有する。また、このとき、VcomとVoffとが類似の収差現象を有するため、VonとVoffとも互いに類似の波形収差を有する。従って、液晶ディスプレイのアレイ基板の各駆動回路の間に、VonとVoffとの差ΔVgが相対的に安定な値を保持できるため、Y-Block現象が改善できる。
【００１６】
図４は本発明の液晶ディスプレイゲート駆動電圧制御装置の第２の実施例の構成を示す模式図である。図４に示すように、本発明の第２の実施例の液晶ディスプレイにおけるゲート駆動電圧制御装置は、導通電圧出力端１１、カットオフ電圧出力端１４及び電気容量１３を備える。導通電圧出力端１１とカットオフ電圧出力端１４とが電気容量１３によって結合する。具体的には、電気容量１３の一端が導通電圧出力端１１とゲート駆動回路１００とに接続し、電気容量１３の他端がカットオフ電圧出力端１４とゲート駆動回路１００とに接続する。
それで、カットオフ電圧出力端１４が出力したVoffを導通電圧出力端１１が出力したVonの基準電圧にして、VoffとVonとを互いに連動してVoffの収差がVonを影響する。それによって、VonがVoffに類似の波形収差を有する。従ってVonとVoffの差ΔVgが相対的に安定な値を保持できるため、相応の液晶ディスプレイのY-Block現象が改善できる。
【００１７】
図５は本発明の液晶ディスプレイゲート駆動電圧制御装置の第１の実施例と第２の実施例を採用するときに生じる電圧の波形図である。図５において、ａが第１のゲート駆動回路のVoffの波形であり、ｂが第２のゲート駆動回路のVoffの波形であり、ｄ１が第２の第１のゲート駆動回路のVonの波形であり、ｄ２が第２の第２のゲート駆動回路のVonの波形である。ΔVg−１’が第１のゲート駆動回路のΔVgであり、ΔVg−2’が第２のゲート駆動回路のΔVgである。図４に示すように、設置された電気容量などのような制御回路が与えた影響によって、VoffまたはVcomの波形がVonを影響してΔVg−１’とΔVg−2’とを近くするため、明らかなΔVpの変化が生じなく、相応に液晶ディスプレイのY-block現象も改善される。
本発明は１つの電気容量を有する簡単な回路で発明の目的を実現したが、共通電圧またはカットオフ電圧の収差が導通電圧を影響して導通電圧を共通電圧またはカットオフ電圧に類似する波形収差を有するようにし、各ゲート駆動回路の間のΔVgの差を解除する各回路接続方法、例えば、RC回路はいずれも本発明の保護範囲内に属する。
本発明のもう１つの実施例が液晶ディスプレイを提供した。該液晶ディスプレイは、例えば、図３または図４の液晶ディスプレイおけるゲート駆動電圧制御装置を備える。
以上の実施例は本発明の技術案を説明するものに過ぎず、限定的なものではない。より良い実施例を参照しながら本発明を詳しく説明したが、当業者が分かるべきは、本発明の技術案を補正または均等な変更をすることができ、この補正または均等な変更によって補正後の技術案を本発明の技術案の精神と範囲から逸脱することができない。
【符号の説明】
【００１８】
１００  ゲート駆動回路
１１  導通電圧出力端
１２  共通電圧出力端
１３  電気容量
１４  カットオフ電圧出力端
【図１】
2010217892.tif 000003
【図２】
2010217892.tif 000004
【図３】
2010217892.tif 000005
【図４】
2010217892.tif 000006
【図５】
2010217892.tif 000007