(57)【要約】      （修正有）【課題】ＣＭＰ法において発生する研磨屑等による歩留まりの低下を解消する半導体装置の製造方法を提供する。【解決手段】一面側に絶縁膜２１を形成し、前記絶縁膜の最外周部に凹部２２ａを設け、前記凹部を埋めるとともに前記絶縁膜を覆う金属層２４を形成した半導体基板を用意し、酸化剤を含む研磨液を供給しながら、化学的機械的研磨によって前記一面を覆う金属層を除去するとともに前記凹部に埋め込まれた前記金属層の一部を除去する。【選択図】図２
2010182869.tif 000002
【特許請求の範囲】
【請求項１】
一面側に絶縁膜を形成し、前記絶縁膜の最外周部に凹部を設け、前記凹部を埋めるとともに前記絶縁膜を覆う金属層を形成した半導体基板を用意し、
酸化剤を含む研磨液を供給しながら、化学的機械的研磨によって前記一面を覆う金属層を除去するとともに前記凹部に埋め込まれた前記金属層の一部を除去することを特徴とする半導体装置の製造方法。
【請求項２】
一面側に絶縁膜を形成し、前記絶縁膜の最外周部に凹部を設け、前記凹部を埋めるとともに前記絶縁膜を覆う金属層を形成した半導体基板を用意し、
酸化剤を含む研磨液を供給しながら、前記一面を覆う金属層を除去するとともに前記凹部に埋め込まれた前記金属層の一部を除去する条件で、前記半導体基板を化学的機械的研磨することを特徴とする半導体装置の製造方法。
【請求項３】
前記凹部に埋め込まれた前記金属層の一部が除去されて形成された前記絶縁膜上の窪み部に、前記化学的機械的研磨によって生じた研磨屑を捕捉させることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
請求項２における前記条件が、前記一面を覆う前記金属層は除去するが前記凹部に埋められた金属層は除去しない条件に対して、研磨液中の酸化剤濃度を高めた条件であることを特徴とする半導体装置の製造方法。
【請求項５】
前記半導体基板を保持するとともに、前記半導体基板の最外周部に隣接するリテーナリングを有する研磨ヘッドと、前記研磨ヘッドに対して相対移動する研磨パッドとを用いて前記半導体基板を化学的機械的研磨する際の条件として、前記一面を覆う金属層は除去するが前記凹部に埋められた金属層は除去しない条件に対して、前記リテーナリングの押圧力を高めた条件とすることを特徴とする請求項２または請求項４に記載の半導体装置の製造方法。
【請求項６】
前記半導体基板を化学的機械的研磨する際の条件として、前記一面を覆う金属層は除去するが前記凹部に埋められた金属層は除去しない条件に対して、前記研磨パッドと前記半導体基板との相対移動速度を高めた条件とすることを特徴とする請求項２、請求項４または請求項５の何れかに記載の半導体装置の製造方法。
【請求項７】
前記半導体基板を、有効チップの形成領域である有効チップ領域と、非有効チップの形成領域であって前記有効チップ領域の外側に位置する非有効チップ領域とに区画し、前記凹部を前記非有効チップ領域に設けることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項８】
前記凹部を、前記半導体基板の端部に隣接する前記非有効チップの境界部に沿って前記非有効チップ内に設けることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記凹部が、前記境界部に沿って設けた溝部または複数の穴部であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記凹部を、前記非有効チップのスクライブライン上またはダイシングライン上に設けることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１１】
前記凹部が、前記スクライブラインまたは前記ダイシングラインに沿って設けられた溝部または複数の穴部であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記絶縁膜の最外周部以外の全面にさらに前記凹部を設け、前記最外周部に設けた凹部をダミー凹部とすることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に形成された絶縁膜等の表面を平坦化処理する方法として、ＣＭＰ法がある。このＣＭＰ法による平坦化処理は、例えば、ＳＴＩ（Shallow Trench Isolation）技術による素子分離形成工程や、ダマシンプロセスと呼ばれるＣｕ、Ｗ等を用いた多段配線形成工程等にて行われている。
【０００３】
図８に、ＣＭＰ法を行う際に用いるＣＭＰ装置を示す。図８（ａ）において、符号１２１は研磨ヘッドを示し、符号１２２は半導体基板を示し、符号１２３はリテーナリングを示し、符号１２４はネオプレンゴムなどからなるメンブレンを示し、符号１２５は研磨パッドを示し、符号１２６は周辺加圧部を示し、符号１２８はドレッサを示し、符号１２９はプラテンを示している。また、図８（ｂ）において、符号１２７はスラリ供給口を示している。
【０００４】
図８（ａ）に示すＣＭＰ装置を用いて半導体基板１２２を研磨するには、まず、半導体基板１２２を研磨ヘッド１２１におけるリテーナリング１２３の内側にチャッキングし、プラテン１２９上に貼り付けられた研磨パッド１２５上に搬送する。次に、研磨パッド１２５をドレッサ１２８にてドレス処理する。次に、スラリ供給口１２７からスラリを供給し、研磨パッド１２５を回転させてスラリを研磨パッド１２５の全面に拡散させる。次に、自転している研磨パッド１２５上に研磨ヘッド１２１を降下させ、リテーナリング１２３を研磨パッド１２５に接触させる。その後、研磨ヘッド１２１内のメンブレン１２４で隔てられた気室内を加圧する。このことにより、メンブレン１２４が膨らんで、半導体基板１２２の全面に荷重が負荷され、半導体基板１２２の表面が研磨される。半導体基板１２２の研磨の際には、周辺加圧部１２６の加圧量を調整することで、半導体基板１２２の全面に渡って研磨が均一に行われるように調整する。
【０００５】
ＣＭＰ法による研磨処理を実際の被研磨物に対して行った様子を図９に示す。図９(ａ)において、図示略の半導体基板上にＳｉＯ２膜等の絶縁膜１１６が積層されている。この絶縁膜１１６には複数の凹部１１６ａが設けられている。また、絶縁膜１１６及び凹部１１６ａの表面には、ＴｉＮ/Ｔｉ膜１１７が積層されている。更に、Ｗ膜（タングステン膜）１１８が凹部１１６ａを埋めるとともに絶縁膜１１６の表面を覆うように形成されている。
図９（ａ）に示す半導体基板に対してＣＭＰ法による研磨処理を行い、ＴｉＮ/Ｔｉ膜１１７およびＷ膜１１８の一部を除去して表面に絶縁膜１１６を露出させると、図９（ｂ）に示すように、絶縁膜１１６の上面においてＷ膜１１８とＴｉＮ/Ｔｉ膜１１７が除去されて、Ｗ膜１１８及び絶縁膜１１６の研磨面が全面に渡って平坦面になるのが理想的である。
【０００６】
しかし、実際には、図１０に示すように、絶縁膜１１６の中央部分において符号Ａで示す深さの窪みが生じる。深さＡは最大で２０ｎｍ程度になる。このような現象をエロージョンという。エロージョンは、Ｗ膜１１８の存在密度が高い場所において、Ｗ膜１１８と絶縁膜（ＳｉＯ２膜）１１６の選択比が異なる（Ｗ：ＳｉＯ２＝１００：１）ために、研磨レートが速いＷ膜１１８と共に絶縁膜（ＳｉＯ２膜）１１６が研磨されるために生じる現象である。また、図１１に示すようなボイド１１８ａがＷ膜１１８中に存在する場合は、ＣＭＰ処理後にボイド上部が開口した際に、図１２に示すようにボイド１１８ａ内部に研磨屑等の異物１１４が入り込み、歩留が低下する問題が生じる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２１８２号公報
【特許文献２】特開２００３−２７３０５１号公報
【特許文献３】特開２００４−３１１５７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１〜３には、ＣＭＰ法におけるエロージョンを防止する手段が開示されている。しかし、これらの手段によっても、研磨屑等による歩留まりの低下を解消できない問題があった。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法は、一面側に絶縁膜を形成し、前記絶縁膜の最外周部に凹部を設け、前記凹部を埋めるとともに前記絶縁膜を覆う金属層を形成した半導体基板を用意し、酸化剤を含む研磨液を供給しながら、化学的機械的研磨によって前記一面を覆う金属層を除去するとともに前記凹部に埋め込まれた前記金属層の一部を除去することを特徴とする。
また、本発明の半導体装置の製造方法は、一面側に絶縁膜を形成し、前記絶縁膜の最外周部に凹部を設け、前記凹部を埋めるとともに前記絶縁膜を覆う金属層を形成した半導体基板を用意し、酸化剤を含む研磨液を供給しながら、前記一面を覆う金属層を除去するとともに前記凹部に埋め込まれた前記金属層の一部を除去する条件で、前記半導体基板を化学的機械的研磨することを特徴とする。
【発明の効果】
【００１０】
本発明の半導体装置の製造方法によれば、研磨屑等による歩留まりの低下を解消できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施形態である半導体装置の製造方法に用いられる半導体基板を示す平面模式図である。
【図２】図２は、図１の半導体基板の要部を示す断面図である。
【図３】図３は、図１の半導体基板の要部を示す平面模式図である。
【図４】図４は、本発明の実施形態である半導体装置の製造方法に用いられるＣＭＰ装置を示す図であって、（ａ）は側面断面図であり、（ｂ）は平面図である。
【図５】図５は、本発明の実施形態である半導体装置の製造方法によって加工された半導体基板の要部を示す図であって、（ａ）は加工直後の状態を示す断面模式図であり、（ｂ）は研磨屑が捕捉された様子を示す断面模式図である。
【図６】図６は、本発明の実施形態である半導体装置の製造方法に用いる半導体基板の要部の別の例を示す平面模式図である。
【図７】図７は、本発明の実施形態である半導体装置の製造方法に用いる半導体基板の要部の他の例を示す平面模式図である。
【図８】図８は、従来の半導体装置の製造方法に用いるＣＭＰ装置を示す模式図であって、（ａ）は断面図であり、（ｂ）は平面図である。
【図９】図９は、従来の半導体装置の製造方法を説明する工程図であって、（ａ）は研磨処理前の半導体基板の断面図であり、（ｂ）は研磨処理後の半導体基板の断面図であって理想的に研磨された状態を示す断面図である。
【図１０】図１０は、従来の研磨処理後の半導体基板の断面図であって、実際に研磨された状態を示す断面図である。
【図１１】図１１は、従来の半導体装置の製造方法を説明する工程図であって、研磨処理前の半導体基板の別の例を示す断面図である。
【図１２】図１２は、図１０の半導体基板を研磨した際の問題点を説明する断面模式図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面を参照して説明する。
本発明の半導体装置の製造方法は、所定の加工を施した半導体基板を用意し、この半導体基板に対して化学的機械的研磨を行うことで、半導体基板の最外周部において過剰エロージョンを生じさせ、半導体基板の絶縁膜の最外周部にある凹部内の金属層を一部除去するというものである。更に、金属層の一部が除去されて形成された絶縁膜上の窪み部に、化学的機械的研磨によって生じた研磨屑を捕捉させるというものである。以下、詳細に説明する。
【００１３】
先ず、図１に示すように、半導体基板１を用意する。この半導体基板１には、半導体装置を備えた複数の半導体チップ２が形成されている。半導体チップ２は、複数の有効チップ２ａと、半導体基板１の端部１ａの近くに形成された複数の非有効チップ２ｂとに分けられる。ここで、有効チップ２ａとは、１枚の半導体基板１に作り込まれている半導体チップ２のうち、チップ全体が半導体基板１に収まっているものをいう。また、非有効チップ２ｂとは、１枚の半導体基板１に作り込まれている半導体チップ２のうち、チップの一部のみが半導体基板１に収まっているものをいう。そして、図１に示す半導体基板１は、有効チップ２ａの形成領域である有効チップ領域１２ａと、非有効チップ２ｂの形成領域であって有効チップ領域１２ａの外側に位置する非有効チップ領域１２ｂとに区画されている。非有効チップ領域１２ｂは、有効チップ領域１２ａを囲む環状の領域であって半導体基板１の最外周部１ｂに設けられている。また、有効チップ２ａのうち、有効チップ領域１２ａの最外周部１ｂ側に位置する半導体チップを特に最外周有効チップ２ｃと呼ぶ。最外周有効チップ２ｃは、非有効チップ２ｂに隣接している。
【００１４】
次に、図２に半導体基板１の断面図を示す。図２には、半導体基板１上に積層された酸化シリコン等からなる絶縁膜２１を示している。この絶縁膜２１は、半導体基板１上に備えられた図示略のトランジスタ等の半導体装置を覆うように半導体基板１のほぼ全面にＣＶＤ法等によって形成される。絶縁膜２１には、複数の凹部２２が設けられている。凹部２２は、フォトリソグラフィ技術とエッチング技術により形成される。なお、凹部２２は、半導体基板１の最外周部１ｂ上の絶縁膜２１のみならず、絶縁膜２１の全面に設けられる。即ち、絶縁膜２１の最外周部以外の部分にも凹部２２を設ける。凹部２２のうち、半導体基板１の最外周部１ｂに配置される凹部２２をダミー凹部２２ａと呼ぶ。なお、凹部のパターニングをステッパーで行う場合は、同一のレチクルを使用するために、ダミー凹部２２ａに対応する凹部が有効チップ領域１２ａ内の有効チップ２ａにも形成される。しかし、この場合であっても、過剰エロージョンを生じさせるのは半導体基板１の最外周部１ｂに配置されたダミー凹部２２ａのみであり、有効チップ２ａに形成されたダミー凹部２２ａには過剰エロージョンが生じない。上記と同じ理由で、ダミー凹部２２ａ以外の凹部２２は、有効チップ領域１２ａと非有効チップ領域１２ｂの両方に形成される。ダミー凹部２２ａは、形成位置が特定の位置である以外は、深さ、形状などが凹部２２と同じである。
【００１５】
図２に示すように、凹部２２及びダミー凹部２２ａの内面には、バリアメタルとしてＴｉＮ膜／Ｔｉ膜の積層膜２３が形成される。この積層膜２３は、絶縁膜２１の一面２１ａにも形成される。更に積層膜２３には、凹部２２及びダミー凹部２２ａを埋めるとともに、絶縁膜２１を覆う金属層２４が形成される。金属層２４は例えばＷ膜（タングステン膜）などからなる。
【００１６】
図３には、非有効チップ領域１２ｂの部分拡大図を示す。なお、図３のＸ−Ｘ’線に対応する断面図が図２の断面図となる。図３には、非有効チップ２ｂを区画する境界部を一点鎖線Ｌ１で示している。また、図３に示す非有効チップ２ｂに対する半導体基板１の端部１ａの方向を矢印Ｍで示している。図３に示すように、非有効チップ２ｂには、凹部２２とダミー凹部２２ａが形成されている。ダミー凹部２２ａは、半導体基板１の端部１ａに隣接する非有効チップ２ｂの境界部Ｌ１に沿って非有効チップ２ｂ内に設けられる。図３では、境界部Ｌ１に沿って設けた複数の穴部２２ｂをダミー凹部２２ａとしている。なお、図３では図示を省略するが、有効チップ２ａには、凹部２２とダミー凹部２２ａに対応する凹部とが形成される。このダミー凹部２２ａに対応する凹部は、有効チップ２ａの境界部に設けられる。
【００１７】
以上のようにして、一面側に絶縁膜２１を形成し、絶縁膜２１の最外周部にダミー凹部２２ａを設け、ダミー凹部２２ａを埋めるとともに絶縁膜２１を覆う金属層２４を形成した半導体基板１を用意する。
【００１８】
次に、用意した半導体基板１に対して化学的機械的研磨処理（以下、ＣＭＰ（Chemical Mechanical Polish）処理という）を行う。図４には、ＣＭＰ処理を行う際に用いるＣＭＰ装置を示す。図４（ａ）に示すＣＭＰ装置３１は、回転軸３２ａを中心に回転自在とされたプラテン３２と、プラテン３２上に貼り付けられた研磨パッド３３と、研磨パッド３３上に載置されて研磨パッド３３をドレス処理するドレッサ３４と、半導体基板１を保持して半導体基板１を研磨パッド３３に押し付ける研磨ヘッド３５とを具備して構成されている。研磨パッド３３には、例えばポリウレタン製の研磨パッド３３が用いられる。研磨ヘッド３５には、半導体基板１の最外周部１ｂに隣接するリテーナリング３７と、半導体基板１の最外周部１ｂに対する押圧力を調整する周辺加圧部３８と、半導体基板１の全面に対する押圧力を調整するネオプレンゴムなどからなるメンブレン３９とから構成されている。また、図４（ｂ）に示すように、研磨パッド３３のほぼ中心部に研磨液を供給するスラリ供給口４０が備えられている。
【００１９】
次に、図４に示すＣＭＰ装置３１を用いた半導体基板１のＣＭＰ処理について説明する。まず、半導体基板１を研磨ヘッド３５のリテーナリング３７の内側に、金属層２４を下側にしてチャッキングする。次に、プラテン３２上に貼り付けられた研磨パッド３３上に半導体基板１を搬送する。次に、研磨パッド３３をドレッサ３４にてドレス処理する。次に、スラリ供給口４０から酸化剤を含む研磨液を供給し、研磨パッド３３をプラテン３２と共に回転させ、回転に伴って生じる遠心力の作用で研磨液を研磨パッド３３の全面に拡散させる。次に、回転している研磨パッド３３上に研磨ヘッド３５を半導体基板１とともに降下させ、リテーナリング３７を研磨パッド３３に接触させる。その後、研磨ヘッド３５内のメンブレン３９で隔てられた気室内を加圧する。このことにより、メンブレン３９が膨らみ、半導体基板１の全面に荷重が負荷され、研磨パッド３３に対して半導体基板１が相対移動されつつ半導体基板１が研磨される。
【００２０】
ＣＭＰ処理の処理条件は、酸化剤を含む研磨液を供給しつつ、絶縁膜２１の一面２１ａを覆う金属層２４を除去するとともにダミー凹部２２ａに埋め込まれた金属層２４の一部を除去する処理条件で行う。即ち、半導体基板の最外周部において過剰エロージョンを生じさせる条件で行う。研磨液に含まれる酸化剤としては例えば過酸化水素がよい。また、研磨液には、脱イオン水にシリカを研磨剤として含むものがよい。
この処理条件は、絶縁膜２１の一面２１ａを覆う金属層２４は除去するがダミー凹部２２ａに埋められた金属層２４は除去しない従来の条件（過剰エロージョンを生じさせない条件）に対し、研磨液中の酸化剤濃度を高めた条件とする。研磨液には酸化剤を含有するものが好ましく、本実施形態における研磨液中の酸化剤の含有量は、従来の濃度に比べて高濃度にするとよい。例えば、ダミー凹部２２ａに埋められた金属層２４を除去しない従来の条件での酸化剤濃度が２質量％であった場合に、本実施形態では酸化剤濃度を３〜５質量％の範囲にするとよい。
【００２１】
また、別の処理条件として、過剰エロージョンを生じさせない条件に対し、リテーナリング２７による研磨パッド３３の押圧力を高めた条件とする。例えば、過剰エロージョンを生じさせない条件におけるリテーナリング３７の押圧力が２００ｈＰａであった場合に、本実施形態では押圧力を２００〜３００ｈＰａの範囲にするとよい。
【００２２】
また、更に別の処理条件として、過剰エロージョンを生じさせない条件に対し、研磨パッド３３と半導体基板１との相対移動速度を高めた条件とする。例えば、過剰エロージョンを生じさせない条件におけるプラテン３２の回転速度が９０ｒｐｍであった場合に、本実施形態では回転速度を１００〜１２０ｒｐｍの範囲にするとよい。
【００２３】
以上のような処理条件で半導体基板１をＣＭＰ処理することによって、図５（ａ）に示すように、絶縁層２１の一面２１ａを覆う金属層２４が除去されるとともにダミー凹部２２ａに埋め込まれた金属層２４の一部が除去される。このようにして、ダミー凹部２２ａには、過剰エロージョンが生じる。図５（ａ）の符号Ｂに示す通常のＣＭＰ処理で生じるエロージョン深さＢ（図１０の符号Ａに対応する深さ）が１５ｎｍであった場合に、符号Ｃに示す過剰エロージョン深さＣはその４倍の６０ｎｍ程度になる。過剰エロージョンによって、ダミー凹部２２ａに埋め込まれた金属層２４が一部除去されることで、絶縁膜２１に窪み部２１ｂが設けられる。この窪み部２１ｂには、引き続き行われるＣＭＰ処理によって生じた研磨屑５１が捕捉される。
【００２４】
一方、ダミー凹部２２ａ以外の凹部２２では、過剰エロージョンが生じることなく、絶縁膜２１の一面２１ａ上の金属槽２４のみが除去され、凹部２２内の金属層２４はそのまま残存する。この残存した金属層２４は、例えば半導体装置のコンタクトプラグ等として用いられる。なお、ダミー凹部２２ａ以外の凹部には、有効チップ領域１２ａに設けられたダミー凹部２２ａに対応する凹部も含まれる。この凹部には過剰エロージョンが生じないため、金属層２４がそのまま残存するが、この凹部はダミー凹部２２ａと同等のものであるため、コンタクトプラグ等には用いられない。
【００２５】
これまで説明したように、ＣＭＰ処理の処理条件を従来の条件から変更することにより、図５（ａ）に示すような過剰エロージョン部（窪み部２１ｂ）を、図１に示す半導体基板１の最外周の非有効チップ２ｂに形成できる。これは、非有効チップ２ｂとその内側における最外周有効チップ２ｃとの間における研磨条件のズレを利用したものである。つまり、最外周に位置する非有効チップ２ｂでは、研磨パッド３３に滴下された研磨液が最初に研磨材として消耗されるため、研磨液に含まれる酸化剤による金属層２４の酸化作用が最初に働くことになる。これに対して、その内側の最外周有効チップ２ｃでは、すでに酸化剤が非有効チップ２ｂに作用したことで劣化しているために、その酸化作用が非有効チップ２ｂに対するものよりも少なくなる。酸化剤濃度を向上させることは、非有効チップ２ｂとその他の部分との酸化作用の程度差をさらに広げて、非有効チップ２ｂにおける酸化作用を向上させることになる。更にリテーナリング３７の押圧力とプラテン３２の回転数を向上させることで、リテーナリング３７と研磨パッド３３との摩擦熱が高まり、リテーナリング３７近傍の非有効チップ２ｂの酸化作用が増幅し、金属層２４が研磨され易くなる。このようにして過剰エロージョンが生じ、窪み部２１ｂが形成されることになる。
【００２６】
なお、半導体基板の最外周部に設ける凹部は、図３に示すものに限定されるものではない。
例えば、図６に示すように、非有効チップ２ｂに凹部２２とダミー凹部１２２ａを形成する。ダミー凹部１２２ａは非有効チップ２ｂの境界部Ｌ１に沿って非有効チップ２ｂ内に設ける。そして、ダミー凹部１２２ａは、境界部Ｌ１に沿って設けた溝部１２２ｂとする。このように、ダミー凹部１２２ａを溝部としてもよい。
また、図７に示すように、ダミー凹部２２２ａを、非有効チップ２ｂのダイシングラインＬ２上またはスクライブラインＬ３上に設けてもよい。この場合のダミー凹部２２２ａは、図７に示すようにダイシングラインＬ２またはスクライブラインＬ３に沿って設けた複数の穴部２２２ｂでもよく、ダイシングラインＬ２またはスクライブラインＬ３上に沿って設けた溝部でもよい。
なお、図６及び図７に示す例では、図３の場合と同様に、有効チップ２ａにもダミー凹部２２ａ及び凹部２２が形成されるが、有効チップ２ａのダミー凹部２２ａには過剰エロージョンを生じさせない。
【００２７】
以上説明したように、本実施形態の半導体装置の製造方法によれば、酸化剤を含む研磨液を供給しながら、絶縁膜２１を覆う金属層２４を除去するとともにダミー凹部２２ａに埋め込まれた金属層２４の一部を除去する条件で、半導体基板１を化学的機械的研磨することで、半導体基板の最外周部１ｂに過剰エロージョンを生じさせることができる。
また、酸化剤を含む研磨液を供給しながら、化学的機械的研磨によって絶縁膜２１を覆う金属層を除去するとともにダミー凹部２２ａに埋め込まれた金属層２４の一部を除去するので、金属層２４が除かれて生じた窪みに研磨屑５１を捕捉させることができる。
過剰エロージョンによって生じた絶縁膜２１上の窪み部２１ｂに、化学的機械的研磨によって生じた研磨屑５１を捕捉させることで、ＣＭＰ処理に伴う欠陥の発生を抑制し、歩留まりを向上できる。
【００２８】
また、化学的機械的研磨の条件として、絶縁膜２１を覆う金属層２４は除去するがダミー凹部２２ａに埋められた金属層２４は除去しない条件に対して、研磨液中の酸化剤濃度を高めた条件とすることで、最外周部１ｂにおけるダミー凹部２２ａとそのダミー凹部２２ａに隣接する凹部との間で研磨条件の差が大きくなり、ダミー凹部に対して過剰エロージョンを生じさせることができる。
更に、リテーナリング３７の押圧力を高めるか、または、研磨パッド３３と半導体基板１との相対移動速度を高めることで、最外周部１ｂにおけるダミー凹部２２ａとそのダミー凹部２２ａに隣接する凹部との間で研磨条件の差がより大きくなり、ダミー凹部に対して過剰エロージョンを生じさせることができる。
【００２９】
また、本実施形態の半導体装置の製造方法によれば、半導体基板１を、有効チップ領域１２ａと非有効チップ領域１２ｂとに区画し、非有効チップ領域１２ｂにダミー凹部２２ａを設け、このダミー凹部２２ａに対して過剰エロージョンを生じさせるので、有効チップ領域１２ａにある有効チップには過剰エロージョンを生じさせるおそれがなく、半導体装置の歩留まりを向上できる。
また、半導体基板１の端部１ａに隣接する非有効チップ２ｂの境界部Ｌ１に沿ってダミー凹部２２ａを設け、このダミー凹部２２ａに対して過剰エロージョンを生じさせるので、過剰エロージョンを生じさせるダミー凹部２２ａを半導体基板１の最外周側に限定し、過剰エロージョンの拡大を防止できる。
また、図３または図６に示すダミー凹部２２ａ、１２２ａは、いずれの場合も内側の凹部２２との間隔は任意となる。従って図７に示す通り、ダミー凹部２２２ａを非有効チップ２ｂ内に設置する必要は無く、半導体基板１の端部１ａに近いスクライブラインＬ２またはダイシングラインＬ３にダミー凹部２２２ａを設けても、十分その役割を果すことが可能である。そうすることで、チップ面積の縮小化を図ることが可能となる。
【００３０】
ＣＭＰ処理プロセスにおける研磨パッド３３は弾性体であるため、研磨対象膜が２種以上（金属層２４と絶縁膜２１）で密な混成状態でかつその研磨選択比に違いがあれば、エロージョンによる膜減りは避けることが出来ない現象である。また研磨パッド３３上には半導体基板１及び研磨パッド３２等の研磨屑５１が散在しているため、半導体基板１上への転写も避けられない。本発明では、凹部２２の周辺部にダミー凹部２２ａを配置し、過剰エロージョン現象を利用して深孔（窪み部２１ｂ）を形成し、その深孔で研磨屑５１の捕捉を行うことで欠陥発生率の低減を可能とした。深孔化によってボイド深さが短縮されるので、捕捉された研磨屑５１の洗浄除去が容易となって、次工程に持ち込まれることはない。
【符号の説明】
【００３１】
１…半導体基板、１ａ…半導体基板の端部、１ｂ…最外周部、２ａ…有効チップ、２ｂ…非有効チップ、１２ａ…有効チップ領域、１２ｂ…非有効チップ領域、２１…絶縁膜、２１ｂ…窪み部、２２…凹部、２２ａ…ダミー凹部（凹部）、２２ｂ、２２２ｂ…穴部、２４…金属層、３３…研磨パッド、３５…研磨ヘッド、３７…リテーナリング、５１…研磨屑、１２２ｂ…溝部、Ｌ１…非有効チップの境界部、Ｌ２…スクライブライン、Ｌ３…ダイシングライン
【図１】
2010182869.tif 000003
【図２】
2010182869.tif 000004
【図３】
2010182869.tif 000005
【図４】
2010182869.tif 000006
【図５】
2010182869.tif 000007
【図６】
2010182869.tif 000008
【図７】
2010182869.tif 000009
【図８】
2010182869.tif 000010
【図９】
2010182869.tif 000011
【図１０】
2010182869.tif 000012
【図１１】
2010182869.tif 000013
【図１２】
2010182869.tif 000014