(57)【要約】【課題】連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板を提供する。【解決手段】上記第１のトランジスタ５は、上記半導体膜５ａにおける、結晶の長軸方向Ｄ２と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向Ｄ１とのなす角が、上記第２のトランジスタ６における上記なす角より大きく、上記第１のトランジスタ５に設けられた絶縁膜における絶縁膜容量の和Ｃａは、上記第２のトランジスタ６に設けられた絶縁膜における絶縁膜容量の和Ｃａより大きい。【選択図】図１
2010122512.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
上記基板に設けられた、連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、
上記半導体膜と接するように形成された少なくとも１層以上の絶縁膜と、
ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第１のトランジスタと第２のトランジスタとが設けられた表示装置用基板において、
上記ソース領域及びドレイン領域と、上記第１のトランジスタ及び第２のトランジスタのチャンネル領域とは、上記半導体膜に形成されており、
上記第１のトランジスタのゲート電極及び第２のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、
上記第１のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第２のトランジスタにおける上記なす角よりも大きく、
上記第１のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和は、上記第２のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きいことを特徴とする表示装置用基板。
【請求項２】
上記第１のトランジスタにおける上記なす角は略９０度であり、上記第２のトランジスタにおける上記なす角は、略０度であることを特徴とする請求項１に記載の表示装置用基板。
【請求項３】
上記第１のトランジスタは、
上記半導体膜を、その両面から挟む第１の絶縁膜と第２の絶縁膜とを備えたダブルゲート構造を有することを特徴とする請求項１または２に記載の表示装置用基板。
【請求項４】
上記第２のトランジスタの上記ゲート電極と接する絶縁膜の膜厚より、
上記第１のトランジスタの上記ゲート電極と接する絶縁膜の膜厚が薄いことを特徴とする請求項１から３の何れか１項に記載の表示装置用基板。
【請求項５】
上記第１のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第２のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、
上記第１のトランジスタのキャリア移動度と、上記第２のトランジスタのキャリア移動度との比の逆比であることを特徴とする請求項１から４の何れか１項に記載の表示装置用基板。
【請求項６】
上記第１のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第２のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、
上記第１のトランジスタのオン電流量と、上記第２のトランジスタのオン電流量との比の逆比であることを特徴とする請求項１から４の何れか１項に記載の表示装置用基板。
【請求項７】
請求項１から６の何れか１項に記載の表示装置用基板を備えていることを特徴とする表示装置。
【請求項８】
基板に、
連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、
ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第１のトランジスタと第２のトランジスタと、
上記半導体膜と接するように形成された少なくとも１層以上の絶縁膜とが設けられており、
上記ソース領域及びドレイン領域と、上記第１のトランジスタ及び第２のトランジスタのチャンネル領域とが、上記半導体膜に形成されており、
上記第１のトランジスタのゲート電極及び第２のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、
上記第１のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第２のトランジスタにおける上記なす角よりも大きい表示装置用基板の製造方法において、
上記第１のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和が、上記第２のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きくなるように、上記各絶縁膜を形成することを特徴とする表示装置用基板の製造方法。
【請求項９】
上記第１のトランジスタにおける上記なす角が略９０度であり、上記第２のトランジスタにおける上記なす角が略０度であることを特徴とする請求項８に記載の表示装置用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置用基板および表示装置用基板の製造方法に関し、さらには、上記表示装置用基板を備えた表示装置に関するものである。
【背景技術】
【０００２】
近年、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴと称する）において、半導体膜としては非晶質シリコン（ａ−Ｓｉ）や多結晶シリコン（Ｐｏｌｙ−Ｓｉ）が広く用いられている。多結晶シリコン（Ｐｏｌｙ−Ｓｉ）は非晶質シリコン（ａ−Ｓｉ）と比較して電子移動度が大きいため、ＴＦＴの高速動作が可能であり、従来は外付けの集積回路を使用していた周辺駆動回路もガラス基板上に集積する、いわゆるモノリシック化が可能となるため、画素を駆動するＴＦＴ以外にも広く用いられるようになっている。
【０００３】
多結晶シリコン（Ｐｏｌｙ−Ｓｉ）などの多結晶半導体膜を形成する方法としては、高温の熱処理に耐えられる高価な石英基板を用いて、高温熱処理により、非晶質シリコン（ａ−Ｓｉ）を結晶化する方法があるが、基板が高価であるため、大型化が大変困難である。
【０００４】
したがって、比較的安価なガラス基板を用いて、非晶質シリコン（ａ−Ｓｉ）を結晶化する方法が注目されるようになった。
【０００５】
このようなガラス基板を用いる方法においては、ガラス基板の熱変形を避けるために、一般的にレーザアニールが用いられる。
【０００６】
上記レーザアニールの特徴としては、輻射加熱或いは伝導加熱を利用する高温熱処理法と比較して処理時間を大幅に短縮できることや、半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどが挙げられている。
【０００７】
また、上記レーザアニール法に適用されるレーザ発振装置は、エキシマレーザに代表される気体レーザ発振装置、ＹＡＧレーザに代表される固体レーザ発振装置があり、これら装置は、レーザ光の照射によって半導体膜の表面層を数１０ナノ〜数１０マイクロ秒程度のごく短時間加熱して結晶化させるものとして知られている。
【０００８】
さらに、レーザはその発振方法により、パルス発振と連続発振の２種類に大別される。パルス発振レーザは出力エネルギーが比較的高いため、ビームスポットの幅を広くして量産性を上げることができる。特に、ビームスポットの形状を光学系を用いて加工し、長さ１０ｃｍ以上の線状にすると、基板へのレーザ光の照射を効率的に行うことができ、量産性をさらに高めることができる。そのため、非晶質半導体膜の結晶化には、パルス発振レーザが広く用いられている。
【０００９】
一方、一般的に連続発振レーザは、パルス発振レーザに比べてその最大出力エネルギーが小さいため、ビームスポットのサイズが小さく、幅が数１０μｍ程度から数ｍｍ程度である。したがって、上記ビームスポットを複数回走査して、結晶化する必要がある。
【００１０】
しかし、近年、非晶質半導体膜の結晶化においてパルス発振レーザよりも連続発振レーザを用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出された。半導体膜内の結晶粒径が大きくなると、該半導体膜を用いて形成されるＴＦＴの電子移動度が高くなるため、連続発振レーザはにわかに脚光を浴び始めている。
【００１１】
図１１（ａ）は、ＣＷ（Ｃｏｎｔｉｎｕａｌ  Ｗａｖｅ）固体レーザビーム１０２を複数回走査して、表示装置の画素領域および駆動回路形成領域１０１を結晶化する模様を示す概略図である。上図において、矢印は上記連続発振レーザビーム１０２の走査方向を示す。
【００１２】
また、図１１（ｂ）は、上記固体レーザで結晶化された半導体膜の端面形状およびそのＥＢＳＤ（Ｅｌｅｃｔｒｏｎ  ＢａｃｋＳｃａｔｔｅｒ  Ｄｉｆｆｒａｃｔｉｏｎ）の結果を示す。図示されているように、上記レーザビーム１０２の走査方向に沿って、結晶粒が細長く成長している。したがって、レーザビーム１０２の走査方向に沿って、結晶粒界が存在する。また、ＥＢＳＤの結果においての色の違いは、形成された結晶ドメインの結晶方位の違いを示している。
【００１３】
図１１（ｂ）に図示されているように、上記固体レーザで結晶化された半導体膜は、エキシマレーザで結晶化された半導体膜に比べて、結晶粒径が大きく、表面凹凸も小さいという利点があるものの、結晶粒が細長いために結晶異方性が存在し、結晶の成長方向によってその特性が異なるという課題がある。
【００１４】
図１２は、ＴＦＴの半導体チャネル膜における結晶の成長方向によってＴＦＴ素子の特性が異なることを示す図である。すなわち、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向とが平行である場合と垂直である場合とにおいての移動度の差を示している。図示されているように、上記半導体チャネル長方向と上記結晶の粒界とが略平行である場合と、略垂直である場合とでは、その移動度に略２倍の差が存在することとなる。これは、上記半導体チャネル長方向と上記結晶の粒界とが略垂直である場合には、キャリアの移動が上記結晶の粒界によって妨げられているからである。
【００１５】
上記のような、ＴＦＴの半導体膜における結晶の成長方向によるＴＦＴ素子の特性ばらつきは、実用上において、設計およびプロセス制約となっており、これらの改善が強く要求されている。
【００１６】
例えば、特許文献１には、エキシマレーザを用いて、多結晶シリコン薄膜の結晶粒を絶縁基板の面内において、特定の方向に異方成長させるとともに、薄膜トランジスタのゲート長方向に対して上記結晶粒が、ほぼ４５度となるようにすることで、結晶異方性による薄膜トランジスタ素子の特性ばらつきを抑制する技術が掲載されている。
【００１７】
図１３（ａ）は、具体的なエキシマレーザの照射方法を示す図である。
【００１８】
上図において、１１５はエキシマレーザのビーム形状を示しており、矢印１１６はエキシマレーザの走査方向を示している。また、１１１は、ガラス等の透明性を有する絶縁基板であり、絶縁基板１１１上の画素部１１２、ゲート駆動回路（ゲートドライバ）部１１３、ソース駆動回路（ソースドライバ）部１１４には、各々多結晶シリコン薄膜をトランジスタの能動層として用いた薄膜トランジスタ群が形成されている。
【００１９】
図示されているように、上記エキシマレーザのビーム形状１１５は帯状に整形されており、エネルギーは長手方向において均一であり、短手方向においては強度分布を有する。このレーザビームを照射しながら、その長手方向と略直交する方向に基板またはレーザビームを移動させながら、照射加熱することにより、非晶質シリコン薄膜の多結晶化を行う。このとき、短手方向においては強度分布を有するエキシマレーザを用いて、上記のような加熱処理を行うと、多結晶化されたシリコン薄膜の結晶粒は円形形状とはならず、走査方向に細長い楕円形状となり、結晶粒子拡大部分に図示されているように、シリコン結晶粒１２５は明らかに長手方向と短手方向とが存在するような形状となる。
【００２０】
また、図１３（ｂ）は、薄膜トランジスタのゲート長方向と結晶粒の関係を示すＴＦＴの平面概念図である。
【００２１】
１２１、１２２、１２３は、それぞれソース電極、ドレイン電極、ゲート電極を示しており、１２４は、ポリシリコン薄膜を、１２５は、シリコン結晶粒（細長いポリシリコン微結晶）を示す。図示されているように、薄膜トランジスタのゲート長方向と結晶粒の長手方向とがほぼ４５度となるように薄膜トランジスタが形成されている。
【００２２】
このような構成であるため、アレイ基板内において、全てのＴＦＴの特性ばらつきが少ないＴＦＴアレイ基板を作製することができ、したがって、表示均一性に優れた液晶表示装置を製造できるとともに、設計も大幅に容易になると記載されている。
【００２３】
特許文献２には、ＣＷ（Ｃｏｎｔｉｎｕａｌ  Ｗａｖｅ）レーザとして半導体励起（ＬＤ励起）の固体レーザ（ＤＰＳＳレーザ）を用いて結晶化を行った高い移動度を実現できる多結晶半導体膜とダブルゲート構造を組み合わせることにより、Ｓｉ−ＭＯＳＦＥＴに匹敵する特性を有するＴＦＴを形成することができると記載されている。
【特許文献１】特開２０００−２４３９６８号公報（公開日：２０００年９月８日）
【特許文献２】特開２００４−３４３０１８号公報（公開日：２００４年１２月２日）
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかしながら、上記特許文献１に記載されている構成においては、ＴＦＴアレイ基板内の全ての薄膜トランジスタのゲート長方向と結晶粒の長手方向とがほぼ４５度となるように薄膜トランジスタを形成しているため、ＴＦＴの特性ばらつきが少ないＴＦＴアレイ基板を作製することはできるが、個々の薄膜トランジスタそのものの特性があまり向上されないため、回路部において要求される高速駆動能力を満足させることはできない。
【００２５】
また、上記特許文献２においては、ＴＦＴの特性を向上させることのみに着目しているため、結晶粒の長軸とソース・ドレイン間を結ぶ方向とが略平行である場合については、記載されているが、結晶粒の長軸とソース・ドレイン間を結ぶ方向とが略垂直である場合については、何の記載もない。
【００２６】
したがって、上記構成によっては、ＴＦＴの半導体チャネル膜における結晶の成長方向によるＴＦＴ素子の特性ばらつきに起因して生じる、実用上における設計およびプロセス制約を改善することはできない。
【００２７】
本発明は、上記の問題点に鑑みてなされたものであり、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性（半導体膜の結晶の長軸方向と、トランジスタにおけるソース領域からドレイン領域に向かう方向（半導体チャネル長方向）とのなす角が均一ではないこと）が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板、および表示装置用基板の製造方法を提供することを目的とする。
【００２８】
また、上記表示装置用基板を備えることにより、より小型化および集積度を向上させることができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２９】
本発明の表示装置用基板は、上記の課題を解決するために、基板と、上記基板に設けられた、連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、上記半導体膜と接するように形成された少なくとも１層以上の絶縁膜と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第１のトランジスタと第２のトランジスタとが設けられた表示装置用基板において、上記ソース領域及びドレイン領域と、上記第１のトランジスタ及び第２のトランジスタのチャンネル領域とは、上記半導体膜に形成されており、上記第１のトランジスタのゲート電極及び第２のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、上記第１のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第２のトランジスタにおける上記なす角よりも大きく、上記第１のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和は、上記第２のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きいことを特徴としている。
【００３０】
また、本発明の表示装置用基板の製造方法は、上記の課題を解決するために、基板に、連続発振レーザビーム又は擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向が異なる第１のトランジスタと第２のトランジスタと、上記半導体膜と接するように形成された少なくとも１層以上の絶縁膜とが設けられており、上記ソース領域及びドレイン領域と、上記第１のトランジスタ及び第２のトランジスタのチャンネル領域とが、上記半導体膜に形成されており、上記第１のトランジスタのゲート電極及び第２のトランジスタのゲート電極は、上記絶縁膜と接するように形成されており、上記第１のトランジスタにおける、上記半導体チャネル長方向と上記半導体膜の結晶の長軸方向とのなす角は、上記第２のトランジスタにおける上記なす角よりも大きい表示装置用基板の製造方法において、上記第１のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和が、上記第２のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きくなるように、上記各絶縁膜を形成することを特徴としている。
【００３１】
既に上述したように、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜においては、結晶粒が細長いために結晶異方性が存在し、結晶の成長方向によってその特性が異なることから、上記結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である上記半導体チャネル長方向とが、略平行である場合は、略垂直である場合に比べて、その移動度が２倍近くとなる。このような、結晶の異方性によるトランジスタの特性差を考慮すると、実用上においては、上記結晶の長軸方向と上記半導体チャネル長方向とをある一定方向に揃えて用いることが必要となるため、設計およびプロセス上の制約が大きくなっている。
【００３２】
本発明は、上記半導体膜に接するように設けられた少なくとも、一つ以上の絶縁膜の絶縁膜容量の和を調整することにより、上記結晶の異方性による特性差を抑制する構成となっている。これは、上記絶縁膜の絶縁膜容量の和を増加させると、上記半導体膜に及ぼす電界効果も大きくなり、移動度などを向上させることができるためである。
【００３３】
上記構成によれば、上記第１のトランジスタは、上記半導体膜における、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である上記半導体チャネル長方向とのなす角が、上記第２のトランジスタにおける上記なす角より大きい。そのため、上記第１のトランジスタは、その移動度が、上記第２のトランジスタに相対的に劣るトランジスタとなる。
【００３４】
そして、上記の構成によれば、特性の劣る第１のトランジスタの絶縁膜容量の和が、上記第２のトランジスタの絶縁膜容量の和よりも大きくなるように絶縁膜を設ける構成となっている。
【００３５】
このような構成であるため、結晶の異方性によって生じる移動度の差などのトランジスタ間の特性差を抑制することができる。そのため、実用上の設計および製造プロセスにおいて、例えば、レーザビームの走査方向や半導体チャネル長方向などにある程度の自由度を持たせることができる。
【００３６】
したがって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができる。そして、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させることができる表示装置用基板および表示装置用基板の製造方法を実現することができる。
【００３７】
なお、上記絶縁膜容量の和とは、上記半導体チャネル膜に接するように設けられている絶縁膜が一枚構成である場合には、その一枚の絶縁膜の容量をいい、上記絶縁膜が二枚構成である場合には、その二枚の絶縁膜のそれぞれの容量の和をいう。
【００３８】
なお、上記絶縁膜容量の和を増加（または、減少）させる方法としては、上記半導体チャネル膜に接するように設けられる絶縁膜を一枚構成から二枚構成とする（または、二枚構成から一枚構成とする）、上記絶縁膜の膜厚を薄くする（または、厚くする）、誘電率の高い（または、低い）絶縁膜を用いるなどを例として挙げることができるが、これに限定されることはなく、これらの組み合わせによっても、上記絶縁膜容量の和を調整することはできる。
【００３９】
なお、上記擬似連続発振レーザビームとは、パルス発振型であるが、レーザビーム（あるいはステージ）走査方向に結晶が連続的に成長するように、周波数が数１０ＭＨｚ以上の高周波パルスのものをいう。
【００４０】
本発明の表示装置用基板及びその製造方法は、上記第１のトランジスタにおける上記なす角は略９０度であり、上記第２のトランジスタにおける上記なす角は、略０度であることが好ましい。
【００４１】
上記構成及び方法によれば、上記基板上に上記トランジスタを集積度高く設けることが可能となるため、より小型化された表示装置用基板および表示装置用基板の製造方法を実現することができる。
【００４２】
本発明の表示装置用基板において、上記第１のトランジスタは、上記半導体膜を、その両面（上下）から挟むような第１の絶縁膜と第２の絶縁膜とを備えたダブルゲート構造を有することが好ましい。
【００４３】
本発明の表示装置用基板では、上記第１のトランジスタは、上記半導体膜における、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である上記半導体チャネル長方向とのなす角が、上記第２のトランジスタにおける上記なす角より大きく、その移動度が相対的に劣るトランジスタとなる。
【００４４】
ここで、上記構成によれば、このような第１のトランジスタにおいては、その絶縁膜容量の和が大きくなるように上記半導体膜を上下から挟むように第１の絶縁膜と第２の絶縁膜とを設け、さらに、それぞれの絶縁膜と接するように、ゲート電極が設けられているいわゆるダブルゲート構造を有することとなる。
【００４５】
そして、上記のような構成であるため、移動度が相対的に劣る半導体膜を有する上記第１のトランジスタにおいての絶縁膜容量の和は、移動度が、相対的に優れた半導体膜を有する上記第２のトランジスタにおいての絶縁膜容量の和より、大きくなる。
【００４６】
したがって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板を実現することができる。
【００４７】
本発明の表示装置用基板において、上記第２のトランジスタの上記ゲート電極と接するに絶縁膜の膜厚より、上記第１のトランジスタの上記ゲート電極と接する絶縁膜の膜厚が薄いことが好ましい。
【００４８】
上記構成によれば、上記半導体膜に接するように設けられた絶縁膜の膜厚を変えることにより、上記絶縁膜容量の和が変わる構成となっている。
【００４９】
したがって、移動度が相対的に劣る半導体膜を有する上記第１のトランジスタにおいての絶縁膜の膜厚は、移動度が、相対的に優れた半導体膜を有する上記第２のトランジスタにおいての絶縁膜の膜厚より薄く設けられる構成となっている。そして、絶縁膜の膜厚を薄くし、絶縁膜容量を増加させると、上記半導体膜に及ぼす電界効果も大きくなり、移動度などを向上させることができる。
【００５０】
よって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板を実現することができる。
【００５１】
本発明の表示装置用基板において、上記第１のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第２のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、上記第１のトランジスタのキャリア移動度と、上記第２のトランジスタのキャリア移動度との比の逆比であることを特徴とする。
【００５２】
また、本発明の表示装置用基板において、上記第１のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和と、上記第２のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和との比が、上記第１のトランジスタのオン電流量と、上記第２のトランジスタのオン電流量との比の逆比であることを特徴とする。
【００５３】
上記構成によれば、上記半導体膜における、上記結晶の長軸方向と、上記半導体チャネル長方向とが、例えば略垂直である場合と略平行である場合とにおいて、その移動度またはオン電流量の比が１／２（略平行である場合の移動度またはオン電流量が、略垂直である場合の移動度またはオン電流量の２倍である）であった場合、上記各場合においての絶縁膜容量の和の比は、その逆比である２（平行である場合の絶縁膜容量の和が、垂直である場合の絶縁膜容量の和の１／２倍である）となる。そして、トランジスタのゲート電極と接する絶縁膜における絶縁膜容量の和と、トランジスタの移動度又はオン電流量とは、反比例する。
【００５４】
よって、上記構成によれば、結晶異方性による移動度またはオン電流量のばらつきを、絶縁膜容量の和を調整することによって補正することができるので、同一基板内の全てのトランジスタにおいて、略均一な移動度またはオン電流量を示す表示装置用基板を実現することができる。
【００５５】
本発明の表示装置は、上記の課題を解決するために、上記表示装置用基板を備えていることを特徴としている。
【００５６】
上記構成によれば、結晶異方性によるトランジスタの特性差を抑制することができる表示装置用基板を備えているため、小型化および集積度を向上させることができる表示装置を実現することができる。
【発明の効果】
【００５７】
本発明の表示装置用基板は、上記第１のトランジスタは、上記半導体膜における、結晶の長軸方向と、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向とのなす角が、上記第２のトランジスタにおける上記なす角より大きく、上記第１のトランジスタに設けられた絶縁膜における絶縁膜容量の和は、上記第２のトランジスタに設けられた絶縁膜における絶縁膜容量の和より大きいものである。
【００５８】
また、本発明の表示装置は、以上のように、上記表示装置用基板を備えているものである。
【００５９】
また、本発明の表示装置用基板の製造方法は、以上のように、上記第１のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和が、上記第２のトランジスタの上記ゲート電極と接する絶縁膜における絶縁膜容量の和より大きくなるように、上記各絶縁膜を形成する方法である。
【００６０】
それゆえ、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜において、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板、および表示装置用基板の製造方法を実現できるという効果を奏する。
【００６１】
さらには、上記表示装置用基板を備えることにより、より小型化および集積度を向上させることができる表示装置を実現できるという効果を奏する。
【発明を実施するための最良の形態】
【００６２】
以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。
【００６３】
〔実施の形態１〕
以下、図１〜６に基づいて、本発明の一実施の形態の表示装置に備えられた第１のトランジスタ５と第２のトランジスタ６の構成について説明する。また、本実施の形態においては、上記表示装置としてアクティブマトリクス型の液晶表示装置を一例に挙げて説明を行うが、本発明がこれに限定されることはない。
【００６４】
図１は、本発明の一実施の形態の液晶表示装置２１に備えられた表示装置用基板１の概略構成を示す平面図である。
【００６５】
表示装置用基板１は、図示しないマトリクス状に配置された多数の画素によって構成される表示領域２を有している。上記各画素には、後述する画素電極１５を制御するため、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向Ｄ１と結晶の長軸方向Ｄ２とが、略垂直である第１のトランジスタ（画素ＴＦＴ）５または、上記半導体チャネル長方向Ｄ１と結晶の長軸方向Ｄ２とが、略平行である第２のトランジスタ（画素ＴＦＴ）６が形成されている。また、デュアルゲート構成を用いた場合には、上記表示領域２に、第１のトランジスタ（画素ＴＦＴ）５と第２のトランジスタ（画素ＴＦＴ）６とが両方とも存在し得る。
【００６６】
なお、上記画素電極１５と第１のトランジスタ（画素ＴＦＴ）５または、第２のトランジスタ（画素ＴＦＴ）６とは、図示しないゲートバスラインとデータラインとの交差点に対応するようにマトリクス状に設けられている。
【００６７】
さらに、上記表示装置用基板１の端側領域（３ａ〜３ｄ）に設けられている駆動回路においては、第１のトランジスタ（駆動ＴＦＴ）５と第２のトランジスタ（駆動ＴＦＴ）６とが両方とも存在する。
【００６８】
以下、非晶質半導体膜の結晶化を行うレーザビーム４（レーザ光）について詳しく説明する。
【００６９】
非晶質半導体膜の結晶化の際には各種のレーザビーム、電子ビームなどが使用可能であるが、本実施の形態においては、レーザ発振機から出射された、連続発振レーザビームを使用した。
【００７０】
レーザは、固体レーザ、半導体レーザ、または、気体レーザとに分類することができる。
【００７１】
上記固体レーザとしては、例えば、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、チタンサファイアレーザ等がある。
【００７２】
また、上記気体レーザとしては、例えば、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ等が挙げられる。また、レーザ作用をする活性種としては、例えば、３価のイオン（Ｃｒ３＋、Ｎｄ３＋、Ｙｂ３＋、Ｔｍ３＋、Ｈｏ３＋、Ｅｒ３＋、Ｔｉ３＋）を使用することができる。
【００７３】
その他に、半導体レーザやディスクレーザ、ファイバーレーザを使用することもできる。
【００７４】
なお、レーザの発振方式は、連続発振型でもよいし、パルス発振型でもよいが、パルス発振型の場合は、レーザビーム（あるいはステージ）走査方向に結晶が連続的に成長するように、周波数数１０ＭＨｚ以上の高周波パルス、いわゆる擬似連続発振レーザビームを用いる。レーザビームの照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、材料の性質や厚さ、レーザビーム走査速度などを考慮して適宜調整する。
【００７５】
本実施の形態においては、上記非晶質半導体膜として、非晶質シリコン膜（ａ−Ｓｉ膜）を用い、連続発振固体レーザ（ＣＷ固体レーザ）を利用して、図１に図示されているように、数ｍｍの小径レーザビーム４を１０μｍ程度オーバーラップさせながら一定ピッチで、一定走査方向に順次走査し、上記基板１上の非晶質シリコン膜（ａ−Ｓｉ）の全面結晶化を行い上記レーザビーム４の走査方向に沿って、結晶粒が細長く成長している多結晶シリコン膜（Ｐｏｌｙ−Ｓｉ膜）を得た。
【００７６】
しかしながら、既に上述したように、上記多結晶シリコン膜（Ｐｏｌｙ−Ｓｉ膜）における結晶の成長方向によって、トランジスタの特性が大きく異なることが知られている。すなわち、図１２に図示されているように、半導体チャネル長方向Ｄ１と結晶の長軸方向Ｄ２とが、平行である場合と垂直である場合とにおいての移動度の差は、略２倍である。これは、キャリアの移動が上記結晶の粒界によって妨げられているからである。
【００７７】
以上のようなトランジスタの半導体膜における結晶の成長方向による特性ばらつきは、大きな問題であり、実用上においては、上記半導体チャネル長方向Ｄ１と上記結晶の長軸方向Ｄ２とをある一定方向に揃える必要性があるため、設計およびプロセス上において、大きな制約となっている。
【００７８】
このような問題点を改善するため、本実施の形態の液晶表示装置２１に備えられた表示装置用基板１に設けられた第１のトランジスタ５と第２のトランジスタ６においては、半導体膜５ａ、６ａに接するように設けられる少なくとも、一つ以上の絶縁膜の絶縁膜容量の和Ｃａを調整することにより、上記結晶の異方性によるトランジスタの特性差を抑制する構成となっている。これは、上記絶縁膜の絶縁膜容量の和Ｃａを増加させると、上記半導体膜５ａ、６ａに及ぼす電界効果も大きくなり、移動度などを向上させることができるためである。
【００７９】
すなわち、上記第１のトランジスタ５は、上記半導体膜５ａにおける、上記半導体チャネル長方向Ｄ１と上記結晶の長軸方向Ｄ２とのなす角が、上記第２のトランジスタ６における上記なす角より大きく、その移動度が相対的に劣るトランジスタとなる。このような第１のトランジスタ５においては、その絶縁膜容量の和Ｃａが大きくなるように絶縁膜を設ける構成となっている。
【００８０】
このような構成であるため、結晶の異方性によって生じる移動度の差などのトランジスタの特性差を抑制することができるので、実用上の設計および製造プロセスにおいて、例えば、レーザビーム４の走査方向や半導体チャネル長方向Ｄ１などにある程度の自由度を有することとなる。
【００８１】
したがって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜５ａ、６ａにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させることができる表示装置用基板１および表示装置用基板１の製造方法を実現することができる。
【００８２】
また、上記表示装置用基板１上に上記トランジスタ５、６を集積度高く設けることを考慮すると、図１に図示されているように、上記第１のトランジスタ５における上記半導体チャネル長方向Ｄ１と上記結晶の長軸方向Ｄ２とのなす角は略９０度であり、上記第２のトランジスタにおける上記なす角は、略０度であることが好ましい。
【００８３】
上記構成によれば、上記基板上に上記トランジスタを集積度高く設けることが可能となるため、より小型化された表示装置用基板１および表示装置用基板１の製造方法を実現することができる。
【００８４】
なお、上記絶縁膜容量の和Ｃａとは、上記半導体膜に接するように設けられている絶縁膜が一枚構成である場合には、その一枚の絶縁膜の容量をいい、上記絶縁膜が二枚構成である場合には、その二枚の絶縁膜のそれぞれの容量の和をいう。
【００８５】
図２は、本発明の一実施の形態の液晶表示装置２１に備えられた第１のトランジスタ５と第２のトランジスタ６の概略構成を示す断面図および平面図である。
【００８６】
上記表示装置用基板１において、上記第１のトランジスタ５は、上記半導体膜５ａを上下から挟むような第１の絶縁膜７と第２の絶縁膜８とを備えたダブルゲート構造を有することが好ましい。
【００８７】
上記第１のトランジスタ５においては、図２（ａ）に図示されているように、上記半導体チャネル長方向Ｄ１と上記結晶の長軸方向Ｄ２とが、略垂直である半導体膜５ａを上下から挟むような第１の絶縁膜７と第２の絶縁膜８とが設けられている。
【００８８】
一方、上記第２のトランジスタ６においては、図２（ｂ）に図示されているように、上記半導体チャネル長方向Ｄ１と上記結晶の長軸方向Ｄ２とが、略平行である半導体膜６ａに接するように、上記第１の絶縁膜７が設けられている。
【００８９】
上記構成によれば、基板９に設けられた上記第１のトランジスタ５は、上記半導体チャネル長方向Ｄ１と上記結晶の長軸方向Ｄ２とのなす角が、上記基板９に設けられた上記第２のトランジスタ６における上記なす角より大きく、その移動度が相対的に劣るトランジスタとなる。このような第１のトランジスタ５においては、その絶縁膜容量の和Ｃａが大きくなるように上記半導体膜５ａを上下から挟むように第１の絶縁膜７と第２の絶縁膜８とを設け、さらに、それぞれの絶縁膜７、８と接するように、トップゲート電極５ｂとボトムゲート電極５ｅとが設けられているいわゆるダブルゲート構造を用いている。
【００９０】
したがって、移動度が相対的に劣る半導体膜５ａを有する上記第１のトランジスタ５においての絶縁膜容量の和Ｃａは、移動度が、相対的に優れた半導体膜６ａを有する上記第２のトランジスタ６においての絶縁膜容量の和Ｃａより、大きくなる。
【００９１】
よって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜５ａ、６ａにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板１を実現することができる。
【００９２】
図３は、ダブルゲート構造を有する第１のトランジスタ５の製造プロセスを説明するための概略工程図である。
【００９３】
本実施形態においては、基板９として、ガラス基板を用いているが、これに限定されることはなく、上記基板９としては、上記ガラス以外にも、石英、プラスチック、シリコンウェハー、金属、セラミックなどからなるものを用いることができる。
【００９４】
先ず、図３（ａ）に示すように、上記基板９の上面は下地保護膜１０によって覆われている。下地保護膜１０としてはシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜などの絶縁性物質からなる膜を用いることが可能であり、上記基板９からの不純物イオンの拡散を効果的に抑制するという観点からは、シリコン窒化膜、シリコン窒化酸化膜等の窒素を含む無機絶縁膜であることが好ましい。
【００９５】
さらには、上記下地保護膜１０としては、上記各膜の積層膜を用いても構わない。この下地保護膜１０は上記基板９からの不純物イオンの拡散やレーザ照射時の発熱による基板９へのダメージを防ぐための膜である。
【００９６】
下地保護膜１０の厚さは、積層膜の場合も含めて、全体として１００ｎｍ〜２μｍ程度である。
【００９７】
続いて、図３（ｂ）に示すように、上記下地保護膜１０上に、例えばネガ型の感光性レジストを塗布し、フォトリソ工程により、上記ボトムゲート電極５ｅ形状の溝を有するレジストパターンを形成し、その後、上記レジストパターンをマスクとして、上記下地保護膜１０をエッチングする。さらに、上記ボトムゲート電極５ｅ形状の溝を埋めるように上記下地保護膜１０上に、導電膜をスパッタ法により形成した後、例えば、化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、上記下地保護膜１０をストッパーとして上記導電膜を研磨し、上記溝内のみに上記導電膜を残すことにより、膜厚７０〜３００ｎｍ（好ましくは１００〜２００ｎｍ）のボトムゲート電極５ｅを形成した。上記ボトムゲート電極５ｅの材質としては特に限定されないが、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、又は、これら高融点金属を主成分とする合金材料若しくは化合物材料を用いることができる。
【００９８】
次に、図３（ｃ）に示すように、平坦化された上記ボトムゲート電極５ｅと上記下地保護膜１０上に、膜厚１００〜５００ｎｍ（好ましくは１５０〜３００ｎｍ）の第２絶縁膜８を形成する。上記絶縁膜８としては、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法又はスパッタ法によって形成されたシリコンを含む無機絶縁膜（例えばシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜）を用いることができる。また、上記絶縁膜８は複数の層が積層された構造であってもよい。
【００９９】
次に、図３（ｄ）に示すように、上記絶縁膜８上に、島状の半導体膜をパターン形成する。まず、スパッタ法、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法又はプラズマＣＶＤ法によって非晶質半導体膜を成膜した後、ＣＷ固体レーザ法等で非晶質半導体膜を結晶化させることで多結晶化された半導体膜５ａを形成する。その後、得られた上記多結晶化された半導体膜５ａをフォトリソ工程により所望の形状にパターニングすることで、膜厚２０〜１００ｎｍ（好ましくは３０〜７０ｎｍ）の半導体膜５ａを形成することができる。なお、半導体膜５ａの材質としては特に限定されないが、例えば、シリコン、シリコンゲルマニウム（ＳｉＧｅ）合金等を用いることができる。なお、本実施の形態においては、上記半導体膜５ａとして、非晶質シリコン膜（ａ−Ｓｉ）の結晶化を行い、結晶粒が細長く成長している多結晶シリコン膜（Ｐｏｌｙ−Ｓｉ膜）を用いている。
【０１００】
次に、図３（ｅ）に示すように、上記半導体膜５ａを覆うように膜厚３０〜１５０ｎｍ（好ましくは５０〜１００ｎｍ）の第１絶縁膜７を形成する。また、上記第１絶縁膜７も複数の層が積層された構造であってもよい。上記半導体膜５ａの材質をシリコンとした場合には、半導体膜５ａとの界面における界面準位を低減するという観点からは、上記第１絶縁膜７と上記第２絶縁膜８とはシリコン酸化膜であることが好ましい。なお、必要があれば、引き続いて第１のトランジスタ５の閾値電圧を制御する目的で、上記絶縁膜７を介して、半導体層５ａの全面に不純物をイオン注入法又はイオンドーピング法によりドーピング（チャネルドーピング）する。チャネルドーピングに使用される不純物の例としては、Ｎチャネル型ＴＦＴとする場合は、ホウ素（Ｂ）等のIII族元素を用いることができ、Ｐチャネル型ＴＦＴとする場合は、リン（Ｐ）等のＶ族元素を用いることができる。また、大面積基板を処理する場合の不純物の添加方法としては、イオンドーピング法が好適である。
【０１０１】
続いて、図３（ｆ）に示すように、導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによって、膜厚１００〜５００ｎｍ（好ましくは１５０〜３００ｎｍ）のトップゲート電極５ｂを形成する。
【０１０２】
次に、図３（ｇ）に示すように、上記トップゲート電極５ｂをマスクとし、ボロン（Ｂ）、リン（Ｐ）等の不純物をイオン注入法または、イオンドーピング法によりドーピングを行い、上記半導体膜５ａに低濃度ソース領域５ｆ、５ｃ（５ｃは高濃度ソース領域となる）と低濃度ドレイン領域５ｇ、５ｄ（５ｄは高濃度ドレイン領域となる）とを形成する。なお、上記ゲート電極５ｂによってマスクされた領域がチャネル領域５ｈとなる。さらに、上記ゲート電極５ｂを覆うように膜厚２０〜１５０ｎｍ（好ましくは３０〜１００ｎｍ）のキャップ膜１１を形成した後、上記キャップ膜１１をマスクとして上記半導体膜５ａに自己整合的にボロン（Ｂ）、リン（Ｐ）等の不純物をイオン注入法又はイオンドーピング法によりドーピングを行い、高濃度ソース領域５ｃと高濃度ドレイン領域５ｄとを形成する。その後、上記半導体膜５ａの活性化工程を経て、チャネル領域５ｈを除く領域に、ソース・ドレイン領域として機能する高濃度不純物領域５ｃ、５ｄを形成する。また、上記半導体膜５ａの活性化工程としては、例えば、アニールオーブン等を用いて熱処理を行ってもよいし、エキシマレーザ等を照射してもよい。上記キャップ膜１１としては特に限定されず、例えば、プラズマＣＶＤ法又はスパッタ法によって形成されたシリコンを含む絶縁膜（例えば、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜など）を用いることができる。
【０１０３】
さらには、図３（ｈ）に示すように、スパッタ法やプラズマＣＶＤ法などを使用してシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜など、あるいはその積層からなる第１層間絶縁膜１３を３０ｎｍから１５００ｎｍ程度成膜する。
【０１０４】
さらに、３００℃〜５５０℃で３０分から１２時間程度の熱処理を行うことにより、水素化を行う。これは上記第１層間絶縁膜１３に含まれる水素により、上記半導体膜５ａのダングリングボンドなどの欠陥を終端するための工程である。水素プラズマや、水素が３〜１００％含まれる雰囲気中で３００〜４５０℃で熱処理を行うことによっても、水素化をすることができる。その後に、上記第１層間絶縁膜１３に、上記半導体膜５ａの高濃度ソース領域５ｃ及び高濃度ドレイン領域５ｄに通じるコンタクトホールを形成した後、スパッタ法などにより、基板の上側全面に金属膜１２を形成する。金属膜１２としては、例えば、Ｔｉ１００ｎｍ、Ａｌ３５０ｎｍ、Ｔｉ１００ｎｍの積層膜を形成し、感光性レジストを使用して、上記金属膜１２の上に、所望のソースおよびドレイン電極用のレジストパターンを形成する。次に、レジストパターンをマスクにして上記金属膜１２をエッチングすることにより、ソース電極およびドレイン電極を形成する。その後、レジストパターンを除去する。なお、本発明の一実施の形態においては、金属膜１２をＴｉ／Ａｌ／Ｔｉの積層としているが、特に限定はされず、低抵抗金属であるＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄなどから選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料で、必要に応じて積層構造として形成しても良い。
【０１０５】
次いで、図３（ｉ）に示すように、第２の層間絶縁膜１４として、透明絶縁膜である、シリコン酸化膜や感光性アクリル樹脂等を使用する。本実施の形態においては、感光性アクリル樹脂を使用し、コンタクトホールのパターンを形成した。
【０１０６】
最後に、透明な画素電極１５としては、ＩＴＯ、ＩＺＯなどの透明導電膜をスパッタ法などで例えば１００ｎｍ程度形成し、感光性レジストを使用して、所望のパターンを形成し、レジストパターンをマスクにして、透明導電膜をエッチングすることにより、パターニングを行う。
【０１０７】
図４は、本発明の一実施の形態の液晶表示装置２１に備えられた第１のトランジスタ５と、第２のトランジスタ６の多様な構成条件においての移動度を示す図である。
【０１０８】
図４に図示されているように、膜厚が７５ｎｍである第１絶縁膜７とトップゲート電極５ｂまたはトップゲート電極６ｂを備えた構成において、上記半導体チャネル長方向Ｄ１と上記結晶の長軸方向Ｄ２とが、平行である場合（図中のＢ）と垂直である場合（図中のＤ）とでは、その移動度は略２倍の差がある。上記それぞれの場合に、第１絶縁膜７の膜厚が７５ｎｍであり、第２絶縁膜８の膜厚が４００ｎｍであるダブルゲート構造を用いた場合、図中のＢはＡへ、図中のＤはＣへとある程度の移動度の改善効果は得られるが、図中のＢとＣの移動度を等しいレベルまで改善することはできなかった。
【０１０９】
そこで、本発明者らは、上記第２絶縁膜８の膜厚を上記第１絶縁膜７の膜厚である７５ｎｍまで薄くして行った場合、図中のＣがＢと匹敵する移動度を有するようになることを分かった。これは、図中のＥは、膜厚が７５ｎｍである第１絶縁膜７と第２絶縁膜８とを有するため、その絶縁膜容量の和Ｃａが、膜厚が７５ｎｍである第１絶縁膜７のみを有する図中Ｂの絶縁膜容量の和Ｃａの２倍となるため、上記半導体膜５ａに及ぼす電界効果も大きくなり、移動度を向上させることができるからである。この性質を利用すると、上記第１のトランジスタ５と第２のトランジスタ６とにおいての、結晶異方性による移動度の差をなくすことができる。
【０１１０】
したがって、上記第１のトランジスタ５または、上記第２のトランジスタ６に設けられた上記絶縁膜７、８は、上記各トランジスタ５、６における絶縁膜容量の和Ｃａが、上記各トランジスタ５、６における上記半導体膜５ａ、６ａのキャリア移動度の比と反比例するように、設けられていることが好ましい。
【０１１１】
上記構成は、結晶異方性による移動度のばらつきを、絶縁膜容量の和Ｃａを調整することによって補正する構成であるため、同一基板内の全てのトランジスタ５、６において、略均一な移動度を示す表示装置用基板１を実現することができる。
【０１１２】
図５は、ダブルゲート構造の第１のトランジスタ５において、ボトムゲート電極５ｅの電位を制御することによって、閾値電圧が変わることを示す図である。
【０１１３】
図示されているように、ボトムゲート電極５ｅの電位を＋５Ｖから−５Ｖに変化させて行くに連れて、閾値電圧も−１．２Ｖから＋１Ｖへ徐々に変わっていくことが分かる。
【０１１４】
したがって、このようなダブルゲート構造を用いた構成においては、ボトムゲート電極５ｅの電位を制御することで、閾値電圧可変の第１のトランジスタ５を実現できるとともに、さらには、上記ボトムゲート電極５ｅの電位を固定すれば、バックチャネル電位変動の影響を無くし、特性がより均一な第１のトランジスタ５を実現できる。
【０１１５】
図６は、本発明の一実施の形態の液晶表示装置２１の概略構成を示す断面図である。
【０１１６】
上記液晶表示装置２１は、上記第１のトランジスタ５と上記第２のトランジスタ６とを備えた表示装置用基板１を用いたものである。
【０１１７】
図６に示すように、液晶表示装置２１は、上記基板１と、これに対向する対向電極を備えるカラーフィルタ基板１７とを備え、これらの基板の間に液晶層１６がシール材によって封入された構成を有する液晶表示パネルを備えている。
【０１１８】
さらに、上記基板１とカラーフィルタ基板１７とには偏向板１８が備えられている。
【０１１９】
また、液晶表示パネルの背面（上記基板１側）には、バックライト２０が配置されており、バックライト２０は、上記液晶表示パネルへ向かって光を照射するようになっている。
【０１２０】
さらには、上記バックライト２０の出射面側には、光学シート１９を設けることができる。上記光学シート１９は、例えば、拡散板と複合機能光学シートとから構成されており、上記複合機能光学シートは、拡散、屈折、集光および偏光を含む各種光学的機能から選択された複数の光学的機能を備えている。
【０１２１】
上記光学シート１９は、液晶表示装置の価格や性能によって適宜組み合わせて使用することが好ましい。
【０１２２】
上記液晶表示装置２１は、上記第１のトランジスタ５と上記第２のトランジスタ６とを備えている構成であるため、結晶異方性による半導体装置の特性差を抑制することができるとともに、小型化および集積度が向上された液晶表示装置２１を実現することができる。
【０１２３】
本実施の形態においては、表示装置として液晶表示装置２１を例に挙げて説明をしたが、上記第１のトランジスタ５と上記第２のトランジスタ６とを備えている表示装置であれば例えば、有機ＥＬ表示装置などであってもよい。
【０１２４】
〔実施の形態２〕
次に、図７〜１０に基づいて、本発明の第２の実施形態について説明する。なお、本実施の形態において説明すること以外の構成は、上記実施の形態１と同じである。また、説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【０１２５】
図７は、本発明の他の実施の形態の液晶表示装置２１に備えられた表示装置用基板１の概略構成を示す平面図である。
【０１２６】
図示されているように、上記表示装置用基板１の表示領域２には、ソース領域からドレイン領域に向かう方向である半導体チャネル長方向Ｄ１と結晶の長軸方向Ｄ２とが、略垂直である第１のトランジスタ（画素ＴＦＴ）５または、上記半導体チャネル長方向Ｄ１と結晶の長軸方向Ｄ２とが、略平行である第２のトランジスタ（画素ＴＦＴ）６が形成されている。また、デュアルゲート構成を用いた場合には、上記表示領域２に、第１のトランジスタ（画素ＴＦＴ）５と第２のトランジスタ（画素ＴＦＴ）６とが両方とも存在し得る。
【０１２７】
さらに、上記表示装置用基板１の端側領域（３ａ〜３ｄ）に設けられている駆動回路においては、第１のトランジスタ（駆動ＴＦＴ）５と第２のトランジスタ（駆動ＴＦＴ）６とが両方とも存在する。
【０１２８】
図７に図示されているように、本実施の形態においては、上記第２のトランジスタ６に設けられた絶縁膜７の膜厚より、上記第１のトランジスタ５に設けられた絶縁膜７の膜厚が薄いことが好ましい。
【０１２９】
上記構成によれば、上記半導体膜５ａ、６ａに接するように設けられた絶縁膜７の膜厚を変えることにより、上記絶縁膜容量の和Ｃａが変わる構成となっている。
【０１３０】
したがって、移動度が相対的に劣る半導体膜５ａを有する上記第１のトランジスタ５においての絶縁膜７の膜厚は、移動度が、相対的に優れた半導体膜６ａを有する上記第２のトランジスタ６においての絶縁膜７の膜厚より薄く設けられる構成となっている。絶縁膜７の膜厚を薄くし、絶縁膜容量Ｃａを増加させると、上記半導体膜５ａに及ぼす電界効果も大きくなり、移動度などを向上させることができるからである。
【０１３１】
よって、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜５ａ、６ａにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができ、実用上の設計およびプロセス制約を緩和することができるので、小型化および集積度を向上させた表示装置用基板１を実現することができる。
【０１３２】
図８は、第１のトランジスタ５と第２のトランジスタ６とにおける、絶縁膜７の膜厚変化によるオン電流量の変化を示す図である。
【０１３３】
図示されているように、上記半導体チャネル長方向Ｄ１と上記結晶の長軸方向Ｄ２とが、平行である場合のオン電流量が垂直である場合のオン電流量の２倍である場合、オン電流量が小さい垂直である場合の第１のトランジスタ５においての絶縁膜７の膜厚を平行である場合の第２のトランジスタ６の絶縁膜７の膜厚の１／２とすることにより、上記トランジスタ５、６のオン電流量をほぼ均一とすることができる。これは、絶縁膜７の膜厚を薄くすることにより、絶縁膜容量を増加させ、上記半導体膜５ａに及ぼす電界効果を大きくすることにより、オン電流量を向上させることができるからである。
【０１３４】
上記構成によれば、結晶異方性によるオン電流量のばらつきを、絶縁膜容量の和Ｃａを調整することによって補正する構成であるため、同一基板内の全てのトランジスタ５、６が略均一なオン電流量を示す表示装置用基板１を実現することができる。
【０１３５】
図９は、絶縁膜７の膜厚を半導体膜５ａ、６ａ上において、それぞれ異なるように設ける工程の一例を説明するための図である。
【０１３６】
実施の形態１において、既に説明したように、半導体膜５ａ、６ａを形成後、得られた上記半導体膜５ａ、６ａをフォトリソ工程により所望の形状にパターニングする。次に、上記半導体膜５ａ、６ａを覆うように１層目の絶縁膜７ａを形成する。その後、半導体膜５ａを覆う１層目の絶縁膜７ａ上には、導電膜をスパッタ法により形成した後、フォトリソ工程により導電膜を所望の形状にパターニングすることによって、ゲート電極５ｂを形成する。さらに、その上から２層目の絶縁膜７ｂを形成し、半導体膜６ａを覆う２層目の絶縁膜７ｂ上には上記と同様にゲート電極６ｂを形成することにより、絶縁膜７の膜厚を半導体膜５ａ、６ａ上において、それぞれ異なるように設けることができる。
【０１３７】
図１０は、絶縁膜７の膜厚を半導体膜５ａ、６ａ上において、それぞれ異なるように設ける工程のさらに他の一例を説明するための図である。
【０１３８】
実施の形態１において、既に説明したように、半導体膜５ａ、６ａを形成後、得られた上記半導体膜５ａ、６ａをフォトリソ工程により所望の形状にパターニングする。次に、上記半導体膜５ａ、６ａを覆うように絶縁膜７ｂを形成する。その後、フォトリソ工程により、半導体膜６ａを覆う絶縁膜７ｂ上のみに、感光性レジスト２２を形成し、上記感光性レジスト２２をマスクとして上記半導体膜５ａのみを覆う絶縁膜７ｂのエッチングを行う。上記工程により、絶縁膜７の膜厚を半導体膜５ａ、６ａ上において、それぞれ異なるように設けることができる。
【０１３９】
上記絶縁膜容量の和Ｃａを調整する方法としては、上記各実施の形態で上述した方法以外にも誘電率の高い（または、低い）絶縁膜を用いるなどの方法を用いることもできる。また、これらの各方法の組み合わせによっても、絶縁膜容量の和Ｃａを調整することができるのはもちろんである。
【０１４０】
本発明の一実施の形態の表示装置に備えられた表示装置用基板１は、連続発振レーザビーム、あるいは擬似連続発振レーザビームによりレーザアニーリングされることによって多結晶化された半導体膜５ａ、６ａにおいて、結晶異方性が存在したとしても、その結晶異方性によるトランジスタの特性差を抑制することができるとともに、実用上の設計およびプロセス制約を緩和することのできる表示装置用基板１である。
【０１４１】
また、本発明の一実施の形態の表示装置は、上記表示装置用基板を備えることにより、より小型化および集積度を向上させることができる表示装置である。
【０１４２】
本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１４３】
本発明は、液晶表示装置、有機ＥＬ表示装置などのアクティブマトリクス型表示装置に適用することができる。
【図面の簡単な説明】
【０１４４】
【図１】本発明の一実施の形態の液晶表示装置に備えられた表示装置用基板の概略構成を示す平面図である。
【図２】本発明の一実施の形態の液晶表示装置に備えられた第１のトランジスタと第２のトランジスタの概略構成を示す断面図および平面図である。
【図３】本発明の一実施の形態の液晶表示装置に備えられたダブルゲート構造を有する第１のトランジスタの製造プロセスを説明するための概略工程図である。
【図４】本発明の一実施の形態の液晶表示装置に備えられた第１のトランジスタと、第２のトランジスタの多様な構成条件においての移動度を示す図である。
【図５】本発明の一実施の形態の液晶表示装置に備えられたダブルゲート構造の第１のトランジスタにおいて、ボトムゲート電極の電位を制御することによって、閾値電圧が変わることを示す図である。
【図６】本発明の一実施の形態の液晶表示装置の概略構成を示す断面図である。
【図７】本発明の他の実施の形態の液晶表示装置に備えられた表示装置用基板の概略構成を示す平面図である。
【図８】本発明の他の実施の形態の液晶表示装置に備えられた第１のトランジスタと第２のトランジスタとにおける、絶縁膜の膜厚変化によるオン電流量の変化を示す図である。
【図９】絶縁膜の膜厚を半導体膜５上において、それぞれ異なるように設ける工程の一例を説明するための図である。
【図１０】絶縁膜の膜厚を半導体膜上において、それぞれ異なるように設ける工程のさらに他の一例を説明するための図である。
【図１１】ＣＷ固体レーザビームを複数回走査して、表示装置の画素領域および駆動回路形成領域を結晶化する模様および結晶化された半導体膜を示す図である。
【図１２】結晶の成長方向によってトランジスタの特性が異なることを示す図である。
【図１３】従来技術においてのエキシマレーザの照射方法および薄膜トランジスタのゲート長方向と結晶粒の関係を示す図である。
【符号の説明】
【０１４５】
１                          表示装置用基板
４                          レーザビーム
５                          第１のトランジスタ
６                          第２のトランジスタ
５ａ、６ａ                  半導体膜
５ｂ、５ｅ、６ｂ            ゲート電極
５ｃ、６ｃ                  ソース領域
５ｄ、６ｄ                  ドレイン領域
７、８                      絶縁膜
９                          基板
Ｃａ                        絶縁膜容量の和
Ｄ１                        半導体チャネル長方向
Ｄ２                        結晶の長軸方向
【図１】
2010122512.tif 000003
【図２】
2010122512.tif 000004
【図３】
2010122512.tif 000005
【図４】
2010122512.tif 000006
【図５】
2010122512.tif 000007
【図６】
2010122512.tif 000008
【図７】
2010122512.tif 000009
【図８】
2010122512.tif 000010
【図９】
2010122512.tif 000011
【図１０】
2010122512.tif 000012
【図１２】
2010122512.tif 000013
【図１３】
2010122512.tif 000014
【図１１】
2010122512.tif 000015