(57)【要約】      （修正有）【課題】透明有機導電体よりなる抵抗膜を使った座標入力装置において、抵抗膜のコンタクトに際して生じる火花放電による損傷を回避する。【解決手段】第１の抵抗膜を担持する第１の基板と、第２の抵抗膜を担持し、第１の基板に対し、第２の抵抗膜が第１の抵抗膜から離間して対向するように配設された第２の基板と、第１の抵抗膜および第２の抵抗膜にそれぞれ第１の電圧および第２の電圧を印加する駆動回路とを備え、第１および第２の基板の一方を押圧し、押圧点に対応するそれぞれの部分を接触させ、押圧点の座標を読み取る座標入力装置において、第１および第２の抵抗膜の一方が透明有機導電膜よりなり、駆動回路は、第１の抵抗膜と第２の抵抗膜が押圧点において接触するまでの間の第１の期間は、第１の電圧と第２の電圧の電圧差を３Ｖ以内に設定し、第１の抵抗膜と第２の抵抗膜が押圧点において接触した後の第２の期間は、電圧差を３Ｖを超えて増大させる。【選択図】図７
2010182005.tif 000002
【特許請求の範囲】
【請求項１】
第１の抵抗膜を担持する第１の基板と、
第２の抵抗膜を担持し、前記第１の基板に対し、前記第２の抵抗膜が前記第１の抵抗膜から離間して対向するように配設された第２の基板と、
前記第１の抵抗膜および前記第２の抵抗膜にそれぞれ第１の電圧および第２の電圧を印加する駆動回路と、を備える座標入力装置であって、
前記第１の抵抗膜および前記第２の抵抗膜の一方が透明有機導電膜よりなり、
前記駆動回路は、前記第１の抵抗膜と前記第２の抵抗膜が離間している第１の期間は、前記第１の電圧と前記第２の電圧の電圧差を３Ｖ以内に設定し、前記第１の抵抗膜と前記第２の抵抗膜が押圧点において接触した後の第２の期間は前記電圧差を、３Ｖを超えて増大させることを特徴とする座標入力装置。
【請求項２】
前記駆動回路は、前記第１の期間から前記第２の期間に移行すると、前記第１の電圧と前記第２の電圧の一方、あるいは両方を変化させることを特徴とする請求項１記載の座標入力装置。
【請求項３】
前記駆動回路は、さらに前記第２の期間の後の第３の期間において、前記第１の抵抗膜に前記第１の電圧を印加し、前記押圧点のＸ座標を、前記第２の抵抗膜の電位を測定することにより求め、次に前記第２の抵抗膜に前記第１の電圧を印加し、前記押圧点のＹ座標を、前記第１の抵抗膜の電位を測定することにより求めることを特徴とする請求項１〜３のうち、いずれか一項記載の座標入力装置。
【請求項４】
前記第１の電圧は、前記第１の期間〜前記第３の期間において、３Ｖ以上で１０Ｖ以下の範囲にあることを特徴とする請求項３記載の座標入力装置。
【請求項５】
前記透明有機導電膜はポリアニリン系の透明有機導電膜であることを特徴とする請求項１〜４のうち、いずれか一項記載の座標入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に座標入力装置に係り、特に抵抗膜を有する座標入力装置に関する。
【背景技術】
【０００２】
近年の携帯型情報機器の普及および進展に伴い、電子手帳やＰＤＡ（Personal Digital Assistants）、さらに携帯電話、ＰＨＳ、電卓、時計、ＧＰＳ（Global Positioning System, 全地球位置情報システム）などの携帯型あるいは移動式情報処理装置において、また銀行ＡＴＭシステムや自動販売機、ＰＯＳ（Point Of Sales）システムなど、固定式情報処理装置においても、データ入力を、画面をペンないし指で押圧することにより行う座標入力装置の、マン−マシンインターフェースへの採用が拡がっている。
【０００３】
これらの高機能情報処理装置では、半導体技術の進歩により、装置の小型化および多機能化が進んでおり、特に、携帯電話やＰＤＡ、ノートパソコンなどの携帯情報端末では、その入力装置または表示装置の、筐体中に占める割合が増加している。
【０００４】
このような座標入力装置として、第１の方向に対向する電極対を形成した第１の抵抗膜と、前記第１の方向に直交する第２の方向に対向する電極対を形成した第２の抵抗膜とを微少距離だけ離間して配設し、前記第１の抵抗膜と第２の抵抗膜を、入力面上の一点においてペンなどの押圧ツール、あるいは指などで押圧して接触させ、かかる接触点のＸ座標およびＹ座標を、前記第１の抵抗膜の抵抗値、および前記第２の抵抗膜の抵抗値を測定することで算出する構成の座標入力装置（座標入力装置）が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１０９９９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような抵抗膜を有する座標入力装置では、特に一方の抵抗膜に透明有機導電膜を使い他方の抵抗膜に、これとは異なる透明導電膜を使った場合、異導電体接触による接触抵抗の増大が発生し、入力感度の低下や、座標入力時間の遅れなどが発生しやすい。また前記第１および第２の抵抗膜の双方に透明有機導電膜を使った場合には、透明有機導電膜の抵抗値が高いため、やはり接触抵抗が増大する問題が発生する。
【０００７】
このような接触抵抗に起因する座標入力装置の動作信頼性を確保し、読み取り精度を向上させるには、前記第１および第２の抵抗体の接触部に、ある程度の電流を、ある程度の時間、連続して流す必要がある。これは、上記のような抵抗膜を有する座標入力装置がキャパシタの性質を有し、このため、押圧点の座標を読み取る際、あらかじめ第１および第２の抵抗膜に蓄積された電荷を放電させる必要があるためである。
【０００８】
しかし、連続的な接触を繰り返していると、特に抵抗膜として有機導電体を使った場合、有機導電体が焼き切れてしまう問題が発生しやすい。すなわち、このような抵抗膜を使った座標入力装置では、入力面がペンなどの押圧ツールで押圧され前記第１の抵抗膜と第２の抵抗膜との間に電流が流れる際、前記第１の抵抗膜と第２の抵抗膜との接触面積が、押圧の開始時点では非常に小さいため、電流密度が非常に大きくなり、特に前記第１あるいは第２の抵抗膜の少なくとも一方に電圧耐性の低い透明有機導電膜を使っている場合には、前記透明有機導電膜が焼き切れる問題が発生しやすい。また、このような押圧の開始時点では、近接した第１の抵抗膜と第２の抵抗膜の間に局所的な電界強度の増大およびこれに伴う火花放電が発生し、さらに前記第１の抵抗膜と第２の抵抗膜との接触の瞬間には大きな過渡電圧が発生し、抵抗膜の損傷が発生しやすい。
【０００９】
この問題を解決するため、特許文献１では透明有機導電膜全体に印加される電圧を５V以下、好ましくは１V以下に制限することを提案している。しかし、この方法は、大きな面積の座標入力装置の場合、大きな電圧を印加することが必要となるため、適用が困難である。
【課題を解決するための手段】
【００１０】
一の側面によれば、第１の抵抗膜を担持する第１の基板と、第２の抵抗膜を担持し、前記第１の基板に対し、前記第２の抵抗膜が前記第１の抵抗膜から離間して対向するように配設された第２の基板と、前記第１の抵抗膜および前記第２の抵抗膜にそれぞれ第１の電圧および第２の電圧を印加する駆動回路と、を備える座標入力装置は、前記第１の抵抗膜および前記第２の抵抗膜の一方が透明有機導電膜よりなり、前記駆動回路は、前記第１の抵抗膜と前記第２の抵抗膜が離間している第１の期間は、前記第１の電圧と前記第２の電圧の電圧差を３Ｖ以内に設定し、前記第１の抵抗膜と前記第２の抵抗膜が押圧点において接触した後の第２の期間は前記電圧差を、３Ｖを超えて増大させることを特徴とする。
【発明の効果】
【００１１】
前記第１の抵抗膜と前記第２の抵抗膜が前記押圧点において接触するまでの間は、前記第１の電圧と前記第２の電圧の電圧差を３Ｖ以内に設定することにより、前記第１および第２の抵抗膜のいずれかが透明有機導電膜であっても、抵抗膜の火花放電などによる損傷を抑制することができ、座標入力装置を繰り返し操作した場合でも、座標検出特性の劣化を抑制することができる。また前記第１の抵抗膜と前記第２の抵抗膜が前記押圧点において接触した後は、前記第１の電圧と前記第２の電圧の電圧差を、３Ｖを超えて増大させることにより、高精度の座標読み取りを行うことが可能となる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態による座標入力装置の構成を示す分解斜視図である。
【図２】図１の座標入力装置の動作を説明する図である。
【図３】図１の座標入力装置の動作を説明する図である。
【図４】図１の座標入力装置の全体構成を示す図である。
【図５】図１の座標入力装置の押圧点近傍を拡大して示す図である。
【図６】図１の座標入力装置の駆動回路を示す図である。
【図７】図１の座標入力装置の動作フローチャートを示す図である。
【図８】第２の実施形態による座標入力装置で使われる駆動回路を示す図である。
【図９】図８の座標入力装置の動作フローチャートの例を示す図である。
【図１０】図８の座標入力装置の動作フローチャートの他の例を示す図である。
【図１１】図８の一変形例を示す図である。
【発明を実施するための形態】
【００１３】
［第１の実施形態］
図１は、第１の実施形態による座標入力装置４０の構成を示す。
【００１４】
図１を参照するに、座標入力装置４０は、上面にＩＴＯ（Ｉｎ2Ｏ3・ＳｎＯ2：インジウム・スズ酸化物）よりなる透明導電膜３２を担持したガラス基板２１と、前記ガラス基板２１にスペーサ部材２３を介して対向して形成され、前記ガラス基板２１に面する側に透明有機導電膜４２を担持した例えばポリエチレンテレフタレート系の透明樹脂基板２２とより構成され、前記透明有機導電膜４２と透明導電膜３２とは、前記スペーサ部材２３により、例えば７００μｍ程度の間隔を隔てて配設されている。
【００１５】
さらに前記透明導電膜３２の、Ｙ軸方向に対向する一対の縁部には、Ｘ軸方向に連続的に延在する電極パターン３３Ａ，３４Ａが形成され、前記電極パターン３３Ａは前記ガラス基板２１上の配線パターン３３により、前記ガラス基板２１上の端子部３３Ｔ，３３Ｓに引き出される。同様に、前記電極パターン３４Ａは前記ガラス基板２１上の配線パターン３４により、前記ガラス基板２１上の端子部３４Ｔ，３４Ｓに引き出される。
【００１６】
また前記透明有機導電膜４２の、Ｘ軸方向に対向する一対の縁部には、Ｙ軸方向に連続的に延在する電極パターン４３Ａ，４４Ａが形成され、前記電極パターン４３Ａは前記透明樹脂基板２２上の配線パターン４３により、前記樹脂基板２２上の端子部４３Ｔおよび４３Ｓに引き出される。同様に、前記電極パターン４４Ａは前記透明樹脂基板２１上の配線パターン４４により、前記ガラス基板２１上の端子部４４Ｔおよび４４Ｓに引き出される。
【００１７】
さらに前記ガラス基板２１上には、前記透明樹脂基板２２上の端子部４３Ｔ，４３Ｓにコンタクトする配線パターン３５および３８が形成されており、前記配線パターン３５および３８は、前記透明樹脂基板４２上の電極パターン４３Ａを、それぞれ前記ガラス基板２１上の端子部３５Ｔ，３８Ｔへと、引き出す。同様に前記ガラス基板２１上には、前記透明樹脂基板２２上の端子部４４Ｔ，４４Ｓにコンタクトする配線パターン３６，３７が形成されており、前記配線パターン３６，３７は、前記透明樹脂基板４２上の電極パターン４４Ａを、それぞれ前記ガラス基板２１上の端子部３６Ｔ，３７Ｔへと引き出す。
【００１８】
本実施形態では、前記基板２１，２２は、従来の典型的なサイズである１３４ｍｍ×７９ｍｍよりも大きい、２１４ｍｍ×２８５ｍｍのサイズを有していてもよい。
【００１９】
図２，３は、図１の座標入力装置４０の動作を示す図である。
【００２０】
図２を参照するに、前記透明樹脂基板２２の表面が、ある押圧点（Ｘ１，Ｙ１）においてスタイラスペン４０Ｐにより押圧され、これにより前記透明樹脂基板２２に担持されている透明有機導電膜４２が、前記ガラス基板２１に担持されているＩＴＯ膜３２に前記押圧点（Ｘ１，Ｙ１）においてコンタクトする。
【００２１】
そこで図２の状態では、前記電極４３Ａおよび４４Ａの一方、図２Ａの例では電極４３Ａに電源電圧Ｖｃｃを供給し、他方を接地して、前記押圧点（Ｘ１，Ｙ１）において抵抗分割（ＲＸ１，ＲＸ２）により生じる電圧降下を、前記透明有機導電膜４２に前記押圧点（Ｘ１，Ｙ１）においてコンタクトするＩＴＯ膜３２の電位Ｖｓｘを測定することにより求める。これにより、前記押圧点のＸ座標が求められる。
【００２２】
次に図３の状態において、前記電極３３Ａおよび３４Ａの一方、図２Ｂの例では電極３３Ａに電源電圧Ｖｃｃを供給し、他方を接地して、前記押圧点（Ｘ１，Ｙ１）において抵抗分割（ＲＹ１，ＲＹＸ２）により生じる電圧降下を、前記透明有機導電膜４２に前記押圧点（Ｘ１，Ｙ１）においてコンタクトする透明有機導電膜４２の電位Ｖｓｙを測定することにより求める。これにより、前記押圧点のＹ座標が求められる。
【００２３】
図４は、駆動回路５１、Ａ／Ｄ変換器５２および制御／処理装置（ＣＰＵ）５３までも含めた、前記座標入力装置４０の全体構成を示す図である。
【００２４】
前記駆動回路５１は、前記図２の状態において、前記ＣＰＵ５３の制御の下、前記電極パターン４３Ａと４４Ａに、それぞれ前記端子４３Ｔおよび４４Ｔを介して座標読み取り電圧を印加し、また前記図３の状態において、前記ＣＰＵ５３の制御の下、前記電極パターン３３Ａと３４Ａに、それぞれ端子３３Ｔおよび３４Ｔを介して座標読み取り電圧を印加する。
【００２５】
前記Ａ／Ｄ変換器５２は、前記図２の状態においては前記端子３３Ｓ，３３Ｔ，３４Ｓ，３４Ｔに現れる電圧をＡ／Ｄ変換して前記ＣＰＵ５３に送り、また図３の状態においては前記端子４３Ｓ，４３Ｔ，４４Ｓ，４４Ｔに現れる電圧をＡ／Ｄ変換して前記ＣＰＵ５３に送る。
【００２６】
さらに前記ＣＰＵ５３は、前記Ａ／Ｄ変換器５２からの出力に基づいて、前記押圧点のＸ座標およびＹ座標を算出する。
【００２７】
図５は、前記透明有機導電膜４２の一部を、スタイラスペン４０Ｐで押圧した場合の、前記透明有機導電膜４２とＩＴＯ膜３２のコンタクトの様子を拡大して示す図である。
【００２８】
図５を参照するに、透明有機導電膜４２は、先端が０．８Ｒのスタイラスペン４０Ｐで押圧した場合、前記押圧点近傍において破線で示すように径が略５０μｍ程度の領域が局所的に変形し、前記ＩＴＯ膜３２に近接する。
【００２９】
本発明の発明者は、前記透明有機導電膜４２とＩＴＯ膜３２の間に印加されている電圧が３Ｖを超えている場合、前記透明有機導電膜４２の変形領域と、これに対向するＩＴＯ膜３２との間で火花放電が発生し、前記ＩＴＯ膜３２、および特に耐熱性に劣る透明有機導電膜４２に、損傷が発生することを見出した。押圧のたびにこのような損傷が発生すると、座標入力装置は、わずかな回数の使用で動作不良を生じ、あるいは動作不能となってしまう。
【００３０】
一方本発明の発明者はさらに、前記透明有機導電膜４２とＩＴＯ膜３２とがコンタクトした後では、前記電圧を、３Ｖを超えて増大させても、透明有機導電膜４２およびＩＴＯ膜３２のいずれにも損傷は発生しないことを見出している。前記３Ｖの臨界値は、前記透明有機導電膜４２としてＰＥＤＯＴ／ＰＳＳを使った場合のものであるが、ＰＥＤＯＴ／ＰＳＳ以外にもポリアニリンなど、ポリチオフェン系の他の透明有機導電膜においても、同様な約３Ｖの臨界値が確認されている。この約３Ｖの臨界値は、透明有機導電膜一般においても成立するものと考えられる。
【００３１】
図６は、上記の課題を解決するために前記図１の座標入力装置４０にいて使われる、駆動電圧印加のための、上記の知見に基づいた回路構成を示す図である。
【００３２】
図６を参照するに、前記駆動回路５１は直流電圧Ｖ１および直流電圧Ｖ２をそれぞれ発生させる直流電圧源５１ａ，５１ｂと、前記透明有機導電膜４２とＩＴＯ膜３２のコンタクトを検出する検出回路５１Ａと、前記検出回路５１Ａの出力信号を処理する、例えばデジタルシグナルプロセッサよりなる制御回路５１Ｂとを含み、前記直流電圧Ｖ１，Ｖ２が、スイッチＳＷ１〜ＳＷ３を介して、前記透明有機導電膜４２上の電極４３ＡおよびＩＴＯ膜３２上の電極３３Ａに供給される。ここで前記直流電圧Ｖ１は３Ｖ以下に、また直流電圧Ｖ２は、電圧Ｖ１＋Ｖ３が３Ｖを超えるように設定されている。
【００３３】
スイッチＳＷ１が端子１を選択している場合、前記直流電圧源５１ａの直流電圧Ｖ１が、前記スイッチＳＷ２およびＳＷ３を介して前記透明有機導電膜４３ＡとＩＴＯ膜３２の間に印加され、一方前記スイッチＳＷ１が端子２を選択している場合には、直流電圧Ｖ１＋Ｖ２が、前記透明有機導電膜４３ＡとＩＴＯ膜３２の間に印加される。
【００３４】
より詳細には、前記スイッチＳＷ１が端子１を選択している場合で、かつ前記スイッチＳＷ２が端子４を、スイッチＳＷ３が端子６を選択している場合には、前記直流電圧Ｖ１の正電圧が電極４３Ａを介して透明有機導電膜４２に印加され、前記直流電圧Ｖ１の負電圧が電極３３Ａを介してＩＴＯ膜３２に印加される。またこの状態では、前記透明有機導電膜４２の電極４４Ａは接地され、ＩＴＯ膜３２の電極３４Ａは前記電極３３Ａに短絡される。一方前記スイッチＳＷ１が端子１を選択している場合で、かつ前記スイッチＳＷ２が端子５を、スイッチＳＷ３が端子７を選択している場合には、前記直流電圧Ｖ１の負電圧が電極４３Ａを介して透明有機導電膜４２に印加され、前記直流電圧Ｖ１の正電圧が電極３３Ａを介してＩＴＯ膜３２に印加される。この状態でも、前記透明有機導電膜４２の電極４４Ａは接地され、ＩＴＯ膜３２の電極３４Ａは前記電極３３Ａに短絡される。
【００３５】
さらに前記スイッチＳＷ１が端子２を選択している場合で、かつ前記スイッチＳＷ２が端子４を、スイッチＳＷ３が端子６を選択している場合には、前記直流電圧Ｖ１＋Ｖ２の正電圧が電極４３Ａを介して透明有機導電膜４２に印加され、前記直流電圧Ｖ１の負電圧が電極３３Ａを介してＩＴＯ膜３２に印加される。また前記透明有機導電膜４２の電極４４Ａよび前記ＩＴＯ膜３２の電極３４Ａは接地される。一方前記スイッチＳＷ１が端子２を選択している場合で、かつ前記スイッチＳＷ２が端子５を、スイッチＳＷ３が端子７を選択している場合には、前記直流電圧Ｖ１の負電圧が電極４３Ａを介して透明有機導電膜４２に印加され、前記直流電圧Ｖ１＋Ｖ２の正電圧が電極３３Ａを介してＩＴＯ膜３２に印加される。また前記透明有機導電膜４２の電極４４Ａよび前記ＩＴＯ膜３２の電極３４Ａは接地される。この場合も、前記透明有機導電膜４２の電極４４Ａよび前記ＩＴＯ膜３２の電極３４Ａは接地される。
【００３６】
そこで図６の電圧印加回路では、前記検出回路５１Ａにより前記透明有機導電膜４２とＩＴＯ膜３２のコンタクトが検出され、前記コンタクトの検出前までは前記制御回路５１Ｂが前記スイッチＳＷ１に端子１を選択させ、コンタクトの検出後では前記制御回路５１Ｂが前記スイッチＳＷ１に端子２を選択させる。これにより、前記透明有機導電膜４２とＩＴＯ膜３２がコンタクトする前は、前記透明有機導電膜４２とＩＴＯ膜３２の間に印加される電圧が３Ｖ以下に抑制され、押圧点における透明有機導電膜４２あるいはＩＴＯ膜３２の損傷が回避され、一方前記透明有機導電膜４２とＩＴＯ膜３２がコンタクトした後は、前記透明有機導電膜４２とＩＴＯ膜３２の間に印加される電圧が３Ｖを超えて増大され、前記押圧点において透明有機導電膜４２あるいはＩＴＯ膜３２上に蓄積されていた電荷が前記透明有機導電膜４２から前記ＩＴＯ膜３２へと、あるいはその逆方向へと、前記押圧点を介して流れて放電し、前記透明有機導電膜４２とＩＴＯ膜３２の電位が安定する。
【００３７】
この状態でさらに前記スイッチＳＷ１が端子３を選択し、前記押圧点の座標の読み取りが行われる。
【００３８】
より具体的には前記スイッチＳＷ２が端子４を、またスイッチＳＷ３が端子６を選択していた場合には、前記ＩＴＯ膜３２の電位が前記電極３３Ａから前記スイッチＳＷ３を介して前記Ａ／Ｄ変換器５２に送られ、前記押圧点のＸ座標が読み取られる。この状態では、前記透明有機導電膜４２の電極４４Ａは接地されており、前記ＩＴＯ膜３２の電極３４Ａは前記電極３３Ａと短絡されている。
【００３９】
また前記スイッチＳＷ２が端子５を、スイッチＳＷ３が端子７を選択していた場合には、前記透明有機導電膜４２の電位が前記電極４３Ａから前記スイッチＳＷ３を介して前記Ａ／Ｄ変換器５２に送られ、前記押圧点のＹ座標が読み取られる。この状態では、前記ＩＴＯ膜４２の電極３４Ａは接地されており、前記透明有機導電膜４２の電極４４Ａは前記電極４３Ａと短絡されている。
【００４０】
表１に、上記電圧印加シーケンスをまとめて示す。
【表１】
2010182005.tif 000003
なお前記表１では、電圧Ｖ１を＋３Ｖ，電圧Ｖ２を＋２Ｖとしているが、上記の特定の値に限定されるものではないことは明らかである。コンタクト前に透明有機導電膜４２とＩＴＯ膜３２の間に印加される電圧が３Ｖを超えないことが肝要であり、前記電圧Ｖ１は３Ｖを超えないことが要求されるが、電圧Ｖ２は任意の値をとることができる。なお図６において正負の極性を反転させてもよいことは自明である。
【００４１】
図７は、前記表１の動作を行うための、制御回路５１Ｂの制御動作を示すフローチャートである。
【００４２】
図７を参照するに、ステップ１において直流電圧源５１ａ，５１ｂの発生する直流電圧Ｖ１，Ｖ２をそれぞれ３Ｖおよび２Ｖに設定し、ステップ２でスイッチ１を、端子１を選択するように、スイッチ２を、端子４を選択するように、さらにスイッチ３を、端子６を選択するように設定する。これにより、前記透明有機導電膜４２とＩＴＯ膜３２の間に３Ｖの駆動電圧が印加される。
【００４３】
次にステップ３において前記検出回路５１Ａにより、スタイラスピン４０Ｐの押圧による前記透明有機導電膜４２と前記ＩＴＯ膜３２のコンタクトを検出する。かかるコンタクトの検出は、コンタクトの瞬間に生じる前記駆動電圧Ｖ１の変動、あるいは駆動電流の変動を検出することにより行うことができる。ステップ３は一般に、０．０５秒から０．１秒程度の時間行えば十分である。
【００４４】
ステップ３は、前記コンタクトが検出されるまで繰り返され、検出されるとステップ４において前記スイッチ４を制御し、コンタクト２を選択させる。
【００４５】
これにより前記ＩＴＯ膜３２は接地され、ステップ５においてＩＴＯ膜３２の電極３３Ａ，４３Ａに現れる電圧がゼロであることが確認されると、すなわち、前記ＩＴＯ膜３２および透明有機導電膜４２に蓄積した電荷が放電したことが確認されると、ステップ６においてスイッチ１を、端子３を選択するように設定し、ステップ７において、前記ＩＴＯ膜３２の電位を検出することにより、前記押圧点のＸ座標の読み取りがなされる。
【００４６】
次にステップ８においてスイッチ２において端子５を選択し、スイッチ７において端子７を選択し、さらにステップ９において前記透明有機導電膜４２の電位を検出することにより、前記押圧点のＹ座標の読み取りがなされる。
【００４７】
［第２の実施形態］
図８は、前記図１〜４の座標印加装置４０において使われる第２の実施形態による電圧印加回路の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００４８】
図８を参照するに、スイッチＳＷ１では端子２が省略され、そのかわり直流電圧源５１ａおよび５１ｂが、制御回路５１Ｂにより制御される電圧可変電圧源とされている。
【００４９】
図９は、図８の電圧印加回路の動作を示すフローチャートである。
【００５０】
図９を参照するに、ステップ１１〜１３までは、図７のステップ１〜３までと同じであり、説明を省略する。
【００５１】
ステップ１４において本実施形態においては前記電圧Ｖ２を２Ｖのまま、前記電圧Ｖ１を５Ｖに増大させる。この状態で前記スイッチＳＷ１は端子１を選択しており、前記透明有機導電膜４２の電極４３Ａには７Ｖ（＝２Ｖ＋５Ｖ）の電圧が印加される。
【００５２】
この状態でステップ１５において前記電極３３Ａ，４３Ａの電圧が、前記電圧Ｖ２に等しい２Ｖにて安定したことを確認した後、先に図７で説明したステップ６〜９に対応するステップ１６〜１９が実行され、押圧点のＸ座標とＹ座標が順次読み出される。
【００５３】
以下の表２に、上記図８の回路における電圧印加シーケンスをまとめて示す。
【表２】
2010182005.tif 000004
以下、本発明を実施例について説明する。
【実施例１】
【００５４】
図１〜４に示す座標入力装置４０において、抵抗膜３２として蒸着したＩＴＯ膜を使い、抵抗膜４２として、式
【化１】
2010182005.tif 000005
で表されるＰＥＤＯＴ／ＰＳＳを使い、図６の電圧印加回路において前記電圧Ｖ１を＋３Ｖに、前記電圧Ｖ２を＋２Ｖに設定し、先端が２Ｒのスタイラスペン４０Ｐで繰り返し０．５秒間の連続押圧を行い、座標検出ができなくなる押圧回数を求めた。電圧印加および座標検出は、図７のフローチャートおよび前記表１の電圧印加シーケンスに従って行った。
【００５５】
その結果、１００万回の押圧を行っても、安定した座標の読み取りが可能であることが確認された。
【実施例２】
【００５６】
図１〜４に示す座標入力装置４０において、抵抗膜３２として蒸着したＩＴＯ膜を使い、抵抗膜４２として、ＰＥＤＯＴ／ＰＳＳを使い、図８の電圧印加回路において前記電圧Ｖ１を＋３Ｖに、前記電圧Ｖ２を＋２Ｖに設定し、先端が２Ｒのスタイラスペン４０Ｐで繰り返し０．５秒間の連続押圧を行い、座標検出ができなくなる押圧回数を求めた。電圧印加および座標検出は、図９のフローチャートおよび前記表２の電圧印加シーケンスに従って行った。
【００５７】
その結果、１００万回の押圧を行っても、安定した座標の読み取りが可能であることが確認された。
【実施例３】
【００５８】
図１〜４に示す座標入力装置４０において、抵抗膜３２として蒸着したＩＴＯ膜を使い、抵抗膜４２として、ＰＥＤＯＴ／ＰＳＳを使い、図８の電圧印加回路において前記電圧Ｖ１を＋３Ｖに、前記電圧Ｖ２を＋７Ｖに設定し、先端が２Ｒのスタイラスペン４０Ｐで繰り返し０．５秒間の連続押圧を行い、座標検出ができなくなる押圧回数を求めた。電圧印加および座標検出は、図９のフローチャートを変更した図１０のフローチャートに従って行った。ただし図１０中、図９に対応する部分には同一の符号を付し、説明を省略する。
【００５９】
図１０を参照するに、本実施例ではステップ１１において電圧Ｖ１を３Ｖに、電圧Ｖ２を７Ｖに設定しており、その結果、前記透明有機導電膜４２の電極４３Ａには１０Ｖの高い電圧が印加されている。ただし透明有機導電膜４２とＩＴＯ膜３２の間に印加される電圧は３Ｖに過ぎない。
【００６０】
さらに本実施例ではステップ１３におけるコンタクトの検出の後、ステップ１４において前記電圧Ｖ２を５Ｖに下げ、電圧Ｖ１を５Ｖに上げた。さらにステップ１５において、前記透明有機導電膜４２およびＩＴＯ膜３２の電位が５Ｖで安定したことが確認されると、ステップ１６以降のプロセスにより、前記押圧点のＸ座標およびＹ座標が求めた。
【００６１】
本実施例の座標入力装置においても、１００万回の押圧を行っても、安定した座標の読み取りが可能であることが確認された。
【００６２】
表３は、実施例３における電圧印加シーケンスをまとめて示す。
【表３】
2010182005.tif 000006
表３よりわかるように、本実施例では、前記電極３３Ａ，４３Ａに印加される電圧が１０Ｖを超えないように電圧Ｖ１，Ｖ２を制御している。
【００６３】
本実施例では、前記透明有機導電膜４２あるいはＩＴＯ膜３２には、電極４３Ａと接地されている電極４４Ａの間、あるいは電極３３Ａと接地されている電極３４Ａとの間には１０Ｖの大きな電圧が印加されるため、前記座標入力装置４０が、例えば４３２ｍｍ×２５９ｍｍ、あるいはそれ以上のサイズを有するものであっても、高い精度での座標検出が可能となる。
【実施例４】
【００６４】
図１〜４に示す座標入力装置４０において、抵抗膜３２として蒸着したＩＴＯ膜を使い、抵抗膜４２として、ＰＥＤＯＴ／ＰＳＳを使い、図８の電圧印加回路において前記電圧Ｖ１を＋３Ｖに、前記電圧Ｖ２を＋７Ｖに設定し、先端が２Ｒのスタイラスペン４０Ｐで繰り返し０．５秒間の連続押圧を行い、座標検出ができなくなる押圧回数を求めた。電圧印加および座標検出は、前記図１０のフローチャートを以下のように変更して行った。
【００６５】
すなわち本実施例ではステップ１１において電圧Ｖ１を３Ｖに、電圧Ｖ２を７Ｖに設定しており、その結果、前記透明有機導電膜４２の電極４３Ａには１０Ｖの高い電圧が印加されている。ただし透明有機導電膜４２とＩＴＯ膜３２の間に印加される電圧は３Ｖに過ぎない。
【００６６】
さらに本実施例ではステップ１３におけるコンタクトの検出の後、ステップ１４において前記電圧Ｖ２を０Ｖに下げ、電圧Ｖ１を１０Ｖに上げた。さらにステップ１５において、前記透明有機導電膜４２およびＩＴＯ膜３２の電位が接地電位で安定したことが確認されると、ステップ１６以降のプロセスにより、前記押圧点のＸ座標およびＹ座標を求めた。
【００６７】
本実施例の座標入力装置においても、１００万回の押圧を行っても、安定した座標の読み取りが可能であることが確認された。
【００６８】
表４は、実施例４における電圧印加シーケンスをまとめて示す。
【表４】
2010182005.tif 000007
表４よりわかるように、本実施例では、前記電極３３Ａ，４３Ａに印加される電圧が１０Ｖを超えないように電圧Ｖ１，Ｖ２を制御している。
【００６９】
本実施例では、前記透明有機導電膜４２あるいはＩＴＯ膜３２には、電極４３Ａと接地されている電極４４Ａの間、あるいは電極３３Ａと接地されている電極３４Ａとの間には１０Ｖの大きな電圧が印加されるため、前記座標入力装置４０が、例えば４３２ｍｍ×２５９ｍｍ、あるいはそれ以上のサイズを有するものであっても、高い精度での座標検出が可能となる。
【実施例５】
【００７０】
図１〜４に示す座標入力装置４０において、抵抗膜３２として蒸着したＩＴＯ膜を使い、抵抗膜４２として、ＰＥＤＯＴ／ＰＳＳを使い、図８の電圧印加回路において前記電圧Ｖ１を＋３Ｖに、前記電圧Ｖ２を＋７Ｖに設定し、先端が２Ｒのスタイラスペン４０Ｐで繰り返し０．５秒間の連続押圧を行い、座標検出ができなくなる押圧回数を求めた。電圧印加および座標検出は、前記図１０のフローチャートを、以下のように変更して行った。
【００７１】
すなわち本実施例ではステップ１１において電圧Ｖ１を３Ｖに、電圧Ｖ２を７Ｖに設定しており、その結果、前記透明有機導電膜４２の電極４３Ａには１０Ｖの高い電圧が印加されている。ただし透明有機導電膜４２とＩＴＯ膜３２の間に印加される電圧は３Ｖに過ぎない。
【００７２】
さらに本実施例ではステップ１３におけるコンタクトの検出の後、ステップ１４において前記電圧Ｖ１を３Ｖのまま前記電圧Ｖ２を０Ｖに下げた。さらにステップ１５において、前記透明有機導電膜４２およびＩＴＯ膜３２の電位が接地電位で安定したことが確認されると、ステップ１６以降のプロセスにより、前記押圧点のＸ座標およびＹ座標を求めた。
【００７３】
本実施例の座標入力装置においても、１００万回の押圧を行っても、安定した座標の読み取りが可能であることが確認された。
【００７４】
表５は、実施例５における電圧印加シーケンスをまとめて示す。
【表５】
2010182005.tif 000008
表５よりわかるように、本実施例では、前記電極３３Ａ，４３Ａに印加される電圧が１０Ｖを超えないように電圧Ｖ１，Ｖ２を制御している。
（比較例１）
図１〜４に示す座標入力装置４０において、抵抗膜３２として蒸着したＩＴＯ膜を使い、抵抗膜４２としてＰＥＤＯＴ／ＰＳＳを使い、図６の電圧印加回路において前記電圧Ｖ１を＋５Ｖに、前記電圧Ｖ２を＋２Ｖに設定し、先端が２Ｒのスタイラスペン４０Ｐで繰り返し０．５秒間の連続押圧を行い、座標検出ができなくなる押圧回数を求めた。電圧印加および座標検出は、図７のフローチャートに従って行った。この場合には、透明有機導電膜４２とＩＴＯ膜３２の間に、前記３Ｖを超える５Ｖの電圧が印加されている。
【００７５】
その結果、１０万回の押圧で、座標の読み取りができなくなることが確認された。
（比較例１）
図１〜４に示す座標入力装置４０において、抵抗膜３２として蒸着したＩＴＯ膜を使い、抵抗膜４２としてＰＥＤＯＴ／ＰＳＳを使い、図６の電圧印加回路において前記電圧Ｖ１を＋３．５Ｖに、前記電圧Ｖ２を＋２Ｖに設定し、先端が２Ｒのスタイラスペン４０Ｐで繰り返し０．５秒間の連続押圧を行い、座標検出ができなくなる押圧回数を求めた。電圧印加および座標検出は、図７のフローチャートに従って行った。この場合には、透明有機導電膜４２とＩＴＯ膜３２の間に、前記３Ｖを超える３．５Ｖの電圧が印加されている。
【００７６】
その結果、１０万回の押圧で、座標の読み取りができなくなることが確認された。
【００７７】
なお上記実施例１〜実施例５では前記電極３３Ａあるいは４３Ａに印加される電圧の最大値を１０Ｖに設定しているが、本発明はこれに限定されるものではない。一方、前記電極３３Ａ，４３Ａに印加される電圧が３Ｖを切ると、座標検出精度が低下するので、前記電極３３Ａ，４３Ａに印加される電圧は３Ｖ以上であることが好ましい。
【００７８】
以上説明したように、本発明によれば、透明有機導電膜４２とＩＴＯ膜３２が押圧によりコンタクトする直前において、両者の間に印加される電圧を３Ｖ以下に抑制しておくことにより、コンタクト直前に生じる異常な電界強度の増大に伴う特に透明有機導電膜４２の損傷を回避することが可能となり、座標入力装置は１００万回を超える押圧の後でも、正しい入力座標の読み取りが可能である。またコンタクトの後で両者の間に印加される電圧を増大させることにより、透明有機導電膜４２およびＩＴＯ膜３２に蓄積していた電荷を効率よく、かつ透明有機導電膜４２やＩＴＯ膜３２を損傷させることなく放電させることができ、その後の座標の読み取りを高い精度と信頼性をもって行うことが可能となる。
【００７９】
なお以上の説明では前記抵抗膜３２はＩＴＯ膜であるとして説明したが、前記抵抗膜３２を透明有機導電膜により形成することも可能である。
【００８０】
なお前記図８の回路は、図１１に示すように、直流電圧Ｖ１＋Ｖ２＝Ｖ３を発生させる直流電圧源５１ｃと、直流電圧Ｖ２を発生させる直流電圧源５１ｄを使うように変形することも可能である。
【００８１】
本発明において、前記透明有機導電膜４２としては、前記透明有機導電膜を製造する際に使われる水などの溶媒に可溶な染料、金属イオン、フッ素系添加剤を含むものを使うことができる。またその際には、添加物の総量が、膜の安定性の観点から、前記透明有機導電膜の固形分濃度に対し１〜３０ｗｔ％の範囲とすることが好ましい。
【００８２】
前記フッ素系添加剤は、前記透明有機導電膜の耐湿性を改善するために使われるものであり、四フッ化エチレン、ポリテトラフルオロエチレン、トラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体、テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体、テトラフルオロエチレン・エチレン共重合体、ポリビニリデンフルオライド、ポリクロロトリフルオロエチレン、ロロトリフルオエチレン・エチレン共重合体、フルオロカーボン、パーフルオロブチルスルホン酸塩、パーフルオロアルキル基含有カルボン酸塩、パーフルオロアルキル基含有リン酸エステル等のフッ素樹脂等を用いることが可能である。前記フッ素系添加剤は、複数のフッ素系添加剤を混合して使うことが可能である。
【００８３】
また前記染料は、透明有機導電膜の着色を補償するために使われる黄色あるいはマゼンタ染料であり、直接染料（アゾ系染料）、酸性染料（アントラキノン系、アゾ系）、塩基性染料（トリフェニルメタン系、オキサジン系、アジン系、チアジン系）反応染料、金属錯塩染料などを使うことが可能である。また前記染料を複数混合して使うことも可能である。
【００８４】
さらに前記金属イオンは、前記透明有機導電膜の抵抗値を低減し、放電による損傷を抑制するために使われるものであり、Ｎａ，Ｍｇ，Ｋ，Ａｌ，Ｍｎ，Ｚｎ，Ｃｒ，Ｆｅ，Ｃｄ，Ｃｏ，Ｎｉ，Ｓｎ，Ｐｂ，Ｃｕ，Ｈｇ，Ａｇ，Ｐｔ，Ａｕ，Ｂａ，Ｓｒ，Ｓｂ，Ｂｉ，Ｐｄよりなる群から選ばれる１つ以上の金属元素のイオンを使うことが可能である。また複数の金属イオンを混合して使うことも可能である。
【００８５】
また前記染料、金属イオン、およびフッ素系添加剤は、それぞれの単体を混合物の形で組み合わせて使うことができる。あるいは複数の染料、金属イオンおよびフッ素系添加第を混合物の形で組み合わせて使いことも可能である。
【００８６】
さらに前記混合物にシランカップリング剤を加えることも可能である。またさらに前記シランカップリング剤に加えて、低分子量エポキシ樹脂を加えることも可能である。
【００８７】
前記透明有機導電膜の基板としては、ポリエステル系樹脂、ポリカーボネート系樹脂、ノルボルネン系樹脂、ポリメタクリル酸系樹脂などの樹脂、あるいはガラスを使うことも可能である。また前記透明有機導電膜の基板として、紫外線遮断機能を有する樹脂基板を使うことも可能である。
【００８８】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【符号の説明】
【００８９】
２１  ガラス基板
２２  樹脂基板
２３  スペーサ
３２  透明導電膜
３３Ａ，３４Ａ，４３Ａ，４４Ａ  電極
３３〜３８，４３，４４  配線パターン
４０  座標入力装置
４０Ｐ  スタイラスピン
４２  透明有機導電膜
４３Ｓ，４３Ｔ，４４Ｓ，４４Ｔ  端子部
５１  駆動回路
５１Ａ  コンタクト検出回路
５１Ｂ  制御回路
５１ａ，５１ｂ  直流電圧源
ＳＷ１〜ＳＷ３  スイッチ
【図１】
2010182005.tif 000009
【図２】
2010182005.tif 000010
【図３】
2010182005.tif 000011
【図４】
2010182005.tif 000012
【図５】
2010182005.tif 000013
【図６】
2010182005.tif 000014
【図７】
2010182005.tif 000015
【図８】
2010182005.tif 000016
【図９】
2010182005.tif 000017
【図１０】
2010182005.tif 000018
【図１１】
2010182005.tif 000019