(57)【要約】【課題】回路の動作率を基に、統計的に作成した電流モデルを使用して回路シミュレーションを行い、短時間で電流波形に含まれるスペクトルを解析する。【解決手段】部分回路動作電流解析部１０において部分回路の電流波形をデータベース（ＤＢ）化し、回路動作率解析部２０における高速なシミュレータから得られた部分回路の動作率と、ＤＢ化された部分回路の動作とから、電流波形整形部５０によって電流波形を作成し、回路シミュレーション部６０によって複数回シミュレーションしている。そのため、電流波形の変動を高速に得ることができ、スペクトル解析部７０において効率良く信号のスペクトル解析を行うことができる。【選択図】図１
2010049325.tif 000002
【特許請求の範囲】
【請求項１】
部分回路の電流波形をデータベース化する第１の処理と、
指定した前記部分回路をシミュレーションして前記部分回路の動作率を求める第２の処理と、
前記部分回路の動作率と前記データベース化された前記部分回路の動作とから、電流波形を作成し、作成された前記電流波形を複数回シミュレーションして動作時の前記電流波形を求める第３の処理と、
を有することを特徴とする電流波形解析方法。
【請求項２】
請求項１記載の電流波形解析方法は、更に、
前記第３の処理で求めた前記電流波形に対してスペクトル解析を行う第４の処理を有することを特徴とする電流波形解析方法。
【請求項３】
前記第１の処理では、各種条件毎に作成した前記電流波形を用いて前記データベース化することを特徴とする請求項１又は２記載の電流波形解析方法。
【請求項４】
前記第１の処理では、実際の回路から得られた前記部分回路の前記電流波形を用いて前記データベース化することを特徴とする請求項１又は２記載の電流波形解析方法。
【請求項５】
前記第３の処理では、乱数と前記動作率を用いて前記部分回路の動作を決定することを特徴とする請求項１〜４のいずれか１項に記載の電流波形解析方法。
【請求項６】
前記第３の処理において、前記データベース化された前記部分回路の電流波形は、１クロックサイクルを基準に数サイクル同じ繰り返しで構成されることを特徴とする請求項１〜５のいずれか１項に記載の電流波形解析方法。
【請求項７】
前記第３の処理では、レイアウト情報に基づいて解析した前記部分回路における遅延情報を、前記部分回路の動作率に加え、前記電流波形を作成することを特徴とする請求項１〜６のいずれか１項に記載の電流波形解析方法。
【請求項８】
前記第３の処理では、前記部分回路の階層を変えて前記電流波形を求めることを特徴とする請求項１〜７のいずれか１項に記載の電流波形解析方法。
【請求項９】
前記第４の処理では、前記第３の処理で求めた前記電流波形を用いて、指定した階層のノード電流に対して前記スペクトル解析を行うことを特徴とする請求項２〜８のいずれか１項に記載の電流波形解析方法。
【請求項１０】
部分回路の動作電流波形を解析してデータベース化する部分回路動作電流解析部と、
指定した前記部分回路をシミュレーションして前記部分回路の動作率を求める回路動作率解析部と、
前記部分回路の動作率と前記データベース化された前記部分回路の動作とから、電流波形を作成し、作成された前記電流波形を複数回シミュレーションして動作時の前記電流波形を求めるシミュレーション部と、
を有することを特徴とする電流波形解析装置。
【請求項１１】
請求項１０記載の電流波形解析装置は、更に、
前記シミュレーション部で求めた前記電流波形に対してスペクトル解析を行うスペクトル解析部を有することを特徴とする電流波形解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速に回路の電流波形を解析するための電流解析方法及びその装置、例えば、大規模集積回路（以下「ＬＳＩ」という。）等の回路動作における電流波形を回路設計後、及びレイアウト終了後に高速に見積もり、その電流波形に含まれるスペクトルを解析する回路シミュレーション手法に関するものである。
【背景技術】
【０００２】
図１７は、従来の電流波形解析方法を示すフローチャートである。
この電流波形解析方法では、先ず、テストベクタ（test  ector；電子回路の設計において設計された回路が満足に仕様を満たしているかを評価するために用いるデータ）１と、回路ネットリスト２と、回路を構成するトランジスタの特性等のプロセス情報３とを、シミュレーション処理Ｓ１へ入力する。すると、このシミュレーション処理Ｓ１では、トランジスタベースシミュレーション、あるいは電流モデルによるシミュレーションにより、回路を構成する全てのトランジスタを一定期間動作させ、電源端子から出力される電流波形４をモニタする。次に、得られた電流波形４に対し、スペクトル解析処理Ｓ２により、高速フーリエ変換（ＦＦＴ）や離散フーリエ変換（ＤＦＴ）を行う（以下、フーリエ変換を使用した解析を「スペクトル解析」という。）ことで、その電流に含まれるスペクトルを分析し、スペクトル解析結果５を求めている。
【０００３】
このような電流波形解析方法に関連する技術が、例えば、次のような文献に記載されている。
【０００４】
【特許文献１】特開２００２−３０４４３４号公報
【特許文献２】特開２００５−０３１８５０号公報
【０００５】
特許文献１には、不要電磁放射（ＥＭＩ）シミュレーション用の半導体集積回路電源モデルの作成方法の技術が記載されている。この技術は、可変抵抗と負荷容量による記述形式で表現されたシミュレーションモデルにおいて、半導体集積回路で発生する放射電磁界をシミュレーションするためのものであり、定直流電圧と可変抵抗により電源端子間に実際に流れる電流の変化を表すモデルを作成している。
【０００６】
又、特許文献２には、プリント基板の影響を考慮して半導体集積回路内部の電源ノイズを解析すると共に、半導体集積回路から発生するプリント基板上の電源ノイズを解析することが可能な電源ノイズ解析方法の技術が記載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１７に示すような従来の電流波形解析方法を用い、例えば、トランジスタで構成されるＬＳＩに対してシミュレーションを行い、所望の電流波形を得ようとすると、時間が膨大になるため、解析に必要な電流波形データを取得することが難しかった。
【０００８】
これに関連して、特許文献１の請求項６等や、特許文献２の図５等に記載された技術によると、部分的な回路ブロックを電流源モデルで定義して高速化を図っているが、その電流源モデルの動作状態を記述する方法に関しては最適なものがなかった。
【０００９】
つまり、従来の方法では、電流源モデルを作成することによりシミュレーションの高速化が図れることが分かっているが、回路の動作率を基に、統計的に作成した電流モデルを使用して回路シミュレーションを行い、短時間で電流波形に含まれるスペクトルを解析する方法がなかった。
【課題を解決するための手段】
【００１０】
本発明の電流波形解析方法は、部分回路の電流波形をデータベース（以下「ＤＢ」という。）化する第１の処理と、指定した前記部分回路をシミュレーションして前記部分回路の動作率を求める第２の処理と、前記部分回路の動作率と前記ＤＢ化された前記部分回路の動作とから、電流波形を作成し、作成された前記電流波形を複数回シミュレーションして動作時の前記電流波形を求める第３の処理とを有している。更に、前記第３の処理で求めた前記電流波形に対してスペクトル解析を行う第４の処理を行っても良い。
【００１１】
本発明の電流波形解析装は、部分回路の動作電流波形を解析してＤＢ化する部分回路動作電流解析部と、指定した前記部分回路をシミュレーションして前記部分回路の動作率を求める回路動作率解析部と、前記部分回路の動作率と前記ＤＢ化された前記部分回路の動作とから、電流波形を作成し、作成された前記電流波形を複数回シミュレーションして動作時の前記電流波形を求めるシミュレーション部とを有している。更に、前記シミュレーション部で求めた前記電流波形に対してスペクトル解析を行うスペクトル解析部を設けても良い。
【発明の効果】
【００１２】
本発明によれば、部分回路の電流波形をＤＢ化し、シミュレーションにより得られた部分回路の動作率と、ＤＢ化された部分回路の動作とから、電流波形を作成し、複数回シミュレートしているので、電流波形の変動を高速に得ることができ、従って、効率良く信号のスペクトル解析を行うことができる。
【発明を実施するための最良の形態】
【００１３】
本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００１４】
（実施例１の電流波形解析装置及び方法の全体説明）
図１（Ａ）、（Ｂ）は、本発明の実施例１における電流波形解析装置とこれを用いた電流波形解析方法の全体を示す概略図であり、同図（Ａ）には部分回路動作電流解析フローチャートが示され、更に、同図（Ｂ）には回路動作電流波形解析フローチャートが示されている。
【００１５】
本実施例１の電流波形解析装置は、部分回路電流モデルを作成する部分回路動作電流解析部１０と、回路動作率解析部２０と、電源線（信号線）寄生素子ネットワーク解析部３１及び回路位置情報解析部３２を有する解析部３０と、回路合成部４０と、シミュレーション部（例えば、電流波形整形部５０及び回路シミュレーション部６０）と、スペクトル解析部７０とを備えている。
【００１６】
図１における部分回路とは、ゲートレベルの回路（例えば、インバータ、否定論理積ゲート（ＮＯＲ）、フリップフロップ等で構成されたロジック回路）、アナログ回路、ユーザが指定したブロック（例えば、随時読み書き可能なメモリ（以下「ＲＡＭ」という。）、読み出し専用メモリ（以下「ＲＯＭ」という。）、マイクロコントローラ（ＭＣＵ）等）をいう。
【００１７】
本実施例１の電流波形解析方法では、図１（Ａ）のフローチャートに従い、図１（Ｂ）で使用する部分回路の動作電流波形をＤＢ化する。そして、図１（Ｂ）に示された一連の解析フローチャートに従い、解析対象ＬＳＩの電流波形解析を行う。
【００１８】
図１（Ｂ）の電流波形解析処理では、図１（Ａ）の処理で作成した部分回路の電流波形ＤＢを回路全体の電流波形を求めるために使用する。一般的に、ゲートレベルの部分回路は動作パタンが限定されているため、予め電流波形のＤＢを作成することができる。そのため、図１（Ｂ）の処理とは別にＤＢを作成しておくことができ、図１（Ｂ）の処理で解析する回路が変更になった場合においても、部分回路の動作が異ならない限り、図１（Ａ）のＤＢを変更する必要はない。以下、図１（Ａ）、（Ｂ）に示すフローチャート内の各部分ブロックにおける処理内容を説明する。
【００１９】
図１（Ａ）において、第１の処理が開始されると、部分回路動作電流解析部１０では、部分回路における電源電流の変動をプロセス条件、電圧条件、温度条件、負荷条件、及び、動作条件（入力時の電圧、入力信号のパタン）毎にシミュレーションし、部分回路の電流モデルを作成して電流波形をＤＢ化し、第１の処理を終了する。
【００２０】
図１（Ｂ）において、処理が開始されると、回路動作率解析部２０では、第２の処理として、Verilog-HDL等の回路記述言語によって記述された回路に対し、動作条件（入力信号のパタン、クロック周波数等）を与えてシミュレーションし、指定した部分回路の動作率を得て、次の解析部３０の処理へ進む。解析部３０において、電源線（信号線）寄生素子ネットワーク解析部３１、及び回路位置情報解析部３２は、レイアウト情報があれば配線抵抗、配線容量等の寄生素子情報と接続する部分回路同士がどの程度遅延を持っているかを解析する。レイアウト情報がない場合は、寄生素子情報がないものとし、次の回路合成部４０の処理へ進む。
【００２１】
回路合成部４０では、解析部３０で解析された寄生素子、遅延情報と回路ネット、パッケージ素子情報、伝送線路情報等の部品を組み合わせ、シミュレーション用ネットを作成し、次のシミュレーション部（例えば、電流波形整形部５０及び回路シミュレーション部６０）の第３の処理へ進む。電流波形整形部５０では、部分回路動作電流解析部１０で得た電流波形、及び、解析部３０で得た遅延情報から、各部分回路の電流波形を整形し、回路シミュレーション部６０の処理へ進む。
【００２２】
回路シミュレーション部６０では、回路動作率解析部２０で得た動作率と、電流波形整形部５０で作成した部分回路毎の電流波形とから、部分回路の動作電流を作成して回路シミュレーションを行い、動作時の電流波形を得て、次のスペクトル解析部７０の第４の処理へ進む。スペクトル解析部７０では、回路シミュレーション部６０で得た電流波形に対してスペクトル解析を行い、第４の処理を終了する。
【００２３】
次に、図１（Ａ）、（Ｂ）の各部分ブロックにおける処理内容を、図２〜図１５を参照しつつ、詳細に説明する。
【００２４】
本実施例１の電流波形解析方法は、図１の各部分ブロックにおいて以下のような手順で実行される。
【００２５】
（部分回路動作電流解析部１０の処理）
図２は、図１中の部分回路動作電流解析部１０の動作を示す図である。更に、図３は、図２の部分回路動作電流解析部１０における電流波形の作成例を示す図である。
【００２６】
部分回路動作電流解析部１０では、シミュレーションによる解析に必要な部分回路のネットリスト１１、各種条件（例えば、部分回路動作条件、電圧条件、温度条件、負荷条件、プロセス条件）１２、及びトランジスタモデル１３を入力とし、実測した部分回路（実部分回路）に対する動作電流波形、もしくはシミュレーションによって得られた動作電流波形を求め、部分回路毎の電流波形をＤＢ１４へ保存する。ここで、回路動作による電流波形作成部分は、部分回路シミュレーション１０ａと、実部分回路の電流測定結果１０ｂとを有している。実際の回路から得られた部分回路の電流波形を用いた場合は、より精度の良い解析ができる。
【００２７】
（回路動作率解析部２０の処理）
図４は、図１中の回路動作率解析部２０の動作を示す図である。図５は、そのデータベースフォーマットの例を示す図である。
【００２８】
回路動作率解析部２０では、高速なシミュレータを使用し、解析対象のＬＳＩ回路ネットリスト２１、及び解析対象のＬＳＩ回路動作条件２２を入力とし、回路シミュレーション部６０内の部分回路動作設定部で回路の動作、非動作を決定するために使用する部分回路毎の動作率を求め、この動作率をＤＢ２３へ保存してＤＢ化する。この回路全体の記述には、Verilog-HDLやＣ言語のような回路記述言語を用い、高速に回路をシミュレーションする。この時、部分回路は階層構造を持ち、部分回路の階層毎に、インバータ等の基本的な論理を構成するゲートセルレベルの部分回路になるまで、階層毎に動作率を解析し、ＤＢ２３へ保存する。
【００２９】
この時、動作率を、次式のように、部分回路が動作した回数とクロックサイクルを乗じた時間を、解析対象ＬＳＩの回路全体の動作時間で除した割合と定義する。
【００３０】
【数１】
2010049325.tif 000003
【００３１】
クロックサイクルは、回路が動作する基本周期を持つ波形の１周期とする。但し、クロック波形の立ち上がり、立ち下り波形の両方をトリガとして動作する部分回路を含む場合は、クロックサイクルは基本周期の半分とする。このＤＢ２３のフォーマット例が図５に示されている。
【００３２】
（解析部３０の処理）
図６は、図１中の解析部３０の動作を示す図である。更に、図７は、図６の電源線（信号線）寄生素子ネットワーク解析部３１による解析例を示す図である。
【００３３】
解析部３０内の電源線（信号線）寄生素子ネットワーク解析部３１では、回路レイアウト情報３３を入力とし、実際のＬＳＩのレイアウトデータから寄生素子抽出ツールを用いて配線の寄生素子３６−１，３６−２，３６−３，３６−４として寄生抵抗、寄生容量を抽出し、各部分回路３７−１，３７−２へ接続するネットワークを作成し、電源線（信号線）寄生素子ネットワーク、及び部分回路への接続情報をＤＢ３４へ保存する。この電源線（信号線）寄生素子ネットワーク解析部３１による解析例が、図７の太線部分で示されている。なお、図７の寄生素子３６−２，３６−４には、端子３８−１，３８−２が接続されている。
【００３４】
解析部３０内の回路位置情報解析部３２では、解析対象ＬＳＩ回路ネットリスト２１、及び回路レイアウト情報３３を入力とし、ゲートセルのセル内遅延、セル間の寄生素子による遅延を解析し、回路位置による遅延情報をＤＢ３５へ保存する。回路は入力から出力まで各部分を経由することから遅延を持って動作しており、部分回路がいつ動作するのか遅延値をもって示す必要がある。
【００３５】
（回路合成部４０の処理）
図８は、図１中の回路合成部４０の動作を示す図である。
【００３６】
回路合成部４０では、電源線（信号線）寄生素子ネットワーク解析部３１で作成されてＤＢ３４に保存された電源線（信号線）寄生素子ネットワーク、及び部分回路への接続情報と、解析対象ＬＳＩ回路ネットリスト２１と、特性データ４１とを入力し、これらを追加したシミュレーション用の全体ネットリストを作成し、ＤＢ３６へ保存する。
【００３７】
特性データ４１としては、ＬＳＩパッケージ特性データ（即ち、ＬＳＩパッケージ端子に寄生する抵抗、容量、インダクタンスの条件）と、プリント回路基板（以下「ＰＣＢ」という。）伝送線路特性データ（即ち、ＬＳＩを配置するＰＣＢのインピーダンス条件、ＰＣＢ上に配線される配線の伝送線路条件）と、ソケット特性データ（即ち、ＰＣＢ同士を接続するためのソケットの端子に寄生する抵抗、容量、インダクタンスの条件）とがある。
【００３８】
（電流波形整形部５０の処理）
図９は、図１中の電流波形整形部５０の動作を示す図である。
【００３９】
電流波形整形部５０では、部分回路毎の電流波形が保存されたＤＢ１４から、部分回路として使用する階層と動作条件の電流波形データを選択し、回路動作率解析部１０の解析で使用したクロックサイクルと同じになるように電流波形に対して、回路位置情報解析部３２で得られたＤＢ３５中の回路位置による遅延情報（遅延値）を追加し、以下の（１）〜（３）の手順の補正方法により、波形の補正を行う。
【００４０】
（１）補正手順１
ＤＢ１４から部分回路で使用する電流波形を選択する。
【００４１】
（２）補正手順２
ＤＢ３５の遅延情報から選択した部分回路の遅延情報を取り出し、ＤＢ１４の電流波形の０時間部分に対し、遅延時間分を増減させる。遅延時間が負の場合は、負の値をそのまま用いる。
【００４２】
（３）補正手順３
補正手順（２）で作成した波形に対し、クロックサイクルに足りない時間だけ電圧０の波形を追加する。クロックサイクルを超える場合は、超えた時間部分を削除しＤＢ５１へ保存する。
【００４３】
図１０（Ａ）〜（Ｅ）は、図９における部分回路の電流波形整形及び生成例を示す図であり、同図（Ａ）はオリジナル波形を示す図、同図（Ｂ）は遅延２ｎｓ、クロック１５ｎｓの例を示す図、同図（Ｃ）は遅延がマイナスの例を示す図、同図（Ｄ）は遅延２ｎｓ、クロック５ｎｓの例を示す図、及び、同図（Ｅ）は同図（Ｂ）の補正した波形の繰り返しの例を示す図である。
【００４４】
図１０（Ａ）のように、部分回路動作電流解析部１０でＤＢ１４化された電流波形を５ｎｓとし、１５ｎｓを１クロックサイクルとした動作で解析され、且つ前段の回路からの信号遅延が２ｎｓであるとした場合は、図１０（Ｂ）のように補正される。前段からの遅延が−２ｎｓである場合は、図１０（Ｃ）のように補正される。又、遅延時間が２ｎｓで、５ｎｓを１クロックサイクルとした場合は、図１０（Ｄ）のように、２ｎｓの遅延補正後に５ｎｓを越えた部分を削除する。補正後にスペクトル解析時の精度を上げるために、図１０（Ｅ）のように、数クロックサイクル分同じ波形を繰り返し、部分回路の電流波形として整形する。アナログ回路に関しても、図１０（Ａ）〜（Ｅ）と同様に整形する。
【００４５】
（回路シミュレーション部６０の処理）
図１１は、図１中の回路シミュレーション部６０の動作を示す図である。
【００４６】
回路シミュレーション部６０では、ＤＢ３６のシミュレーション用全体ネットリストを用いて、ＤＢ５１における整形された部分回路毎の電流波形と、ＤＢ２３における動作回路毎の動作率とによって生成された入力情報を用いて、部分回路動作設定部６１による部分回路動作設定処理Ｓ６１、回路シミュレーション処理Ｓ６２、及び指定回数の判定処理Ｓ６３により、繰り返しシミュレーションし、回路全体の電流波形をＤＢ６２へ保存する。
【００４７】
部分回路動作設定部６１では、ＤＢ２３の動作率より部分回路毎の動作、非動作が設定される。つまり、動作率１は全時間クロックサイクル毎に回路が動作することを意味し、０はまったく動作しないことを意味する。
【００４８】
図１２（Ａ）、（Ｂ）は、図１１における部分回路の動作例を示す図であり、同図（Ａ）は合成された回路例を示す図、及び同図（Ｂ）は部分回路の動作例を示す図である。
【００４９】
図１２（Ａ）では、電源線（信号線）寄生素子ネットワーク解析部３１において解析された図７の解析例に対し、回路合成部４０で合成された回路例が示されている。
【００５０】
伝送線路４２−１は、パッケージ特性情報４３−１を介して端子３８−１に接続されている。端子３８−２は、パッケージ特性情報４３−２を介して、伝送線路４２−２に接続されている。
【００５１】
この回路例では、伝送線路４２−１から流入した電流Ｉ１が、パッケージ特性情報４３−１により電流Ｉ２となって端子３８−１へ流入する。流入した電流Ｉ２は、寄生素子３６−２で電流Ｉ３となって部分回路３７−２へ入力されると共に、寄生素子３６−１で電流Ｉ４となって部分回路３７−１へ入力される。部分回路３７−１，３７−２から出力される電流Ｉ５，Ｉ６は、寄生素子３６−３，３６−４を経由して電流Ｉ７となり、端子３８−２から出力される。端子３８−２から出力された電流Ｉ７は、パッケージ特性情報４３−２で電流Ｉ８となり、伝送線路４２−２へ送出される。
【００５２】
本実施例１では、回路の動作を決定するために、図１２（Ｂ）のように、０〜１の実数乱数値に対し、回路動作率解析部２０で得られた動作率を閾値として定義し、この閾値を越えた部分回路３７−１，３７−２を非動作とし、以下となった部分回路３７−１，３７−２を動作とする。但し、０の場合は動作しないとする。例えば、ある部分回路３７−１の動作率を０．９とし、この操作を１００回繰り返して行ったとすると、この部分回路３７−１は１００回中９０回だけ動作することを意味し、言い換えると、回路動作時間を１００％とすると、９０％の時間だけ連続か、不連続かで動作していることを意味する。同様に、ある部分回路３７−２の動作率を０．５とし、この操作を１００回繰り返して行ったとすると、この部分回路３７−２は１００回中５０回だけ動作することを意味し、回路動作時間を１００％とすると、５０％の時間だけ連続か、不連続かで動作していることを意味する。
【００５３】
図１１の部分回路動作設定部６１により、指定した回数になるまで部分回路３７−１，３７−２の動作が決定され繰り返される。即ち、解析の終了条件を繰り返し数としている。この時の電流波形は、図１２（Ａ）の「電流（数値）Ｉ１〜Ｉ８」で示される階層化されたノード毎に、ＤＢ６２へ保存される。
【００５４】
（スペクトル解析部７０の処理）
図１３は、図１中のスペクトル解析部７０の動作を示す図である。
【００５５】
スペクトル解析部７０では、回路シミュレーション部６０で得られたＤＢ６２の電流波形を用いて、指定した階層のノード電流Ｉ１〜Ｉ８に対しスペクトル解析を行う。この解析後、各スペクトルのピーク周波数からなるスペクトル解析結果をＤＢ７１へ保存する。そのため、回路に流れる電流のスペクトルを統計的に見積もることができる。
【００５６】
（実施例１の効果）
本実施例１によれば、部分回路動作電流解析部１０において部分回路の電流波形をＤＢ１４へ保存することによりＤＢ化し、回路動作率解析部２０における高速なシミュレータから得られた部分回路の動作率と、ＤＢ１４に保存された部分回路の動作とから、電流波形整形部５０によって電流波形を作成し、回路シミュレーション部６０によって複数回シミュレーションしているので、電流波形の変動を高速に得ることができ、スペクトル解析部７０において効率良く信号のスペクトル解析を行うことができる。
【００５７】
例として、３０００段のインバータ回路を用いた回路へ適用した結果を図１４−１、図１４−２、及び図１５に示す。
【００５８】
図１４−１、図１４−２は、従来方法と本実施例１のスペクトル解析結果の例を示す図である。更に、図１５は、従来方法と本実施例１の電流波形解析方法との比較を示す図である。
【００５９】
例えば、６０００個のトランジスタを使用したネットに対し、本実施例１の方法を適用した３０００段の部分回路で構成したネットをＳＰＩＣＥシミュレータにてシミュレートした。クロックサイクルを６０ＭＨｚとし解析を行い、図１４−１、図１４−２に示すように、３倍高調波である１８０ＭＨｚのスペクトルの大きさも図中の丸印のように従来方法とほぼ一致することを確認した。従って、本実施例１では、トランジスタのみの回路シミュレーションに対し、高速に実行できる。
【００６０】
又、図１５に示すように、実行時間、メモリの使用量も削減できることを確認した。従って、本実施例１では、トランジスタのみの回路シミュレーションに対し、少ないメモリで実行できる。
【実施例２】
【００６１】
図１６は、本発明の実施例２を示す電流波形解析装置における部分回路の階層構造説明図である。
【００６２】
本実施例２の電流波形解析装置は、実施例１を示す図１の電流波形解析装置に対して、全体の解析に関する構成は同一であるが、次の点が異なっている。
【００６３】
実施例１の電流波形解析装置では、図８の回路合成部４０及び図９の電流波形整形部５０で選択する部分回路の階層を任意とし、図１６に示す階層１の部分を使用している。つまり、実施例１では、一番下の階層となる部分回路８０−１〜８０−ｎ（例えば、ゲートレベルのインバータ等の回路）を用いて電流波形解析処理を行っている。これに対し、本実施例２の電流波形解析装置では、階層０の一番上の階層となる部分回路（例えば、ＲＡＭ、ＲＯＭ等のブロック回路）９０を用いて電流波形解析処理を行う構成になっている。
【００６４】
そのため、本実施例２の電流波形解析方法では、図８の回路合成部４０及び図９の電流波形整形部５０で選択する部分回路の階層を最上位置とする部分回路９０に限定し、図１に示す処理手順でスペクトル解析を行う。
【００６５】
本実施例２によれば、部分回路最上位の階層０を使用しているので、部分回路の個数が減少し、回路シミュレーション時間の短縮、及び使用メモリの削減が可能となる。つまり、部分回路の階層を変えて電流モデルを作成することで、シミュレーション時間、及び使用メモリを削減できる。従って、更に大規模なＬＳＩへの適用が期待できる。
【００６６】
（変形例）
本発明は、上記実施例に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
【００６７】
（ａ）  電源線（信号線）寄生素子ネットワーク解析部３１において、電源線（信号線）寄生素子ネットワークを回路レイアウト情報３３から得て回路を構成したが、寄生素子がないネットワークにおいても適用可能である。
【００６８】
（ｂ）  実施例１、２では、一般的なＬＳＩにおいて適用した例を示したが、本発明の電流波形解析方法及び電流波形解析装置は、部分回路の大きさを限定しないことから、各種電子機器で構成された機器、装置へも適用可能である。
【００６９】
（ｃ）  図１の部分回路動作電流解析部１０及び回路動作率解析部２０において、予め部分回路の電流波形データベース１４及び動作率が分かっている場合は、各部分回路の動作率を求めることなく、回路の電流波形を見積もることができる。つまり、図１の部分回路動作電流解析部１０において、予め一定の動作をする回路が明らかである場合は、その部分回路に対しては、回路動作率解析部２０での動作率を適用せず、電流波形整形部５０において一定の入力電流波形を作成することで、精度の向上が期待できる。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施例１における電流波形解析装置とこれを用いた電流波形解析方法の全体を示す概略図である。
【図２】図１中の部分回路動作電流解析部１０の動作を示す図である。
【図３】図２の部分回路動作電流解析部１０における電流波形の作成例を示す図である。
【図４】図１中の回路動作率解析部２０の動作を示す図である。
【図５】データベースフォーマットの例を示す図である。
【図６】図１中の解析部３０の動作を示す図である。
【図７】図６の電源線（信号線）寄生素子ネットワーク解析部３１による解析例を示す図である。
【図８】図１中の回路合成部４０の動作を示す図である。
【図９】図１中の電流波形整形部５０の動作を示す図である。
【図１０】図９における部分回路の電流波形整形及び生成例を示す図である。
【図１１】図１中の回路シミュレーション部６０の動作を示す図である。
【図１２】図１１における部分回路の動作例を示す図である。
【図１３】図１中のスペクトル解析部７０の動作を示す図である。
【図１４−１】従来方法と本実施例１のスペクトル解析結果の例を示す図である。
【図１４−２】従来方法と本実施例１のスペクトル解析結果の例を示す図である。
【図１５】従来方法と本実施例１の電流波形解析方法との比較を示す図である。
【図１６】本発明の実施例２を示す電流波形解析装置における部分回路の階層構造説明図である。
【図１７】従来の電流波形解析方法を示すフローチャートである。
【符号の説明】
【００７１】
１０      部分回路動作電流解析部
２０      回路動作率解析部
３０      解析部
３１      電源線（信号線）寄生素子ネットワーク解析部
３２      回路位置情報解析部
４０      回路合成部
５０      電流波形整形部
６０      回路シミュレーション部
７０      スペクトル解析部
【図１】
2010049325.tif 000004
【図２】
2010049325.tif 000005
【図３】
2010049325.tif 000006
【図４】
2010049325.tif 000007
【図５】
2010049325.tif 000008
【図６】
2010049325.tif 000009
【図７】
2010049325.tif 000010
【図８】
2010049325.tif 000011
【図９】
2010049325.tif 000012
【図１０】
2010049325.tif 000013
【図１１】
2010049325.tif 000014
【図１２】
2010049325.tif 000015
【図１３】
2010049325.tif 000016
【図１４−１】
2010049325.tif 000017
【図１４−２】
2010049325.tif 000018
【図１５】
2010049325.tif 000019
【図１６】
2010049325.tif 000020
【図１７】
2010049325.tif 000021