(57)【要約】【課題】良好な画像表示が可能なアクティブマトリクス型表示装置を提供する。【解決手段】表示装置は、表示素子１６と、画素回路１８と、複数の映像信号線と、信号線駆動回路１５と、を備えている。各画素回路は、駆動トランジスタＤＲＴと、出力スイッチＢＣＴと、第１スイッチＴＣＴと、駆動トランジスタの第１端子と第１スイッチの第１端子との間に接続された第１保持容量Ｃ１と、駆動トランジスタの制御端子と第１スイッチの第１端子との間に接続された第２保持容量Ｃ２と、第１端子が初期化電源２２に接続され、第２端子が駆動トランジスタの制御端子に接続され、制御端子がキャンセル時間制御用の走査線に接続された初期化スイッチＩＳＴと、第１端子がリセット電源２３に接続され、第２端子が第１スイッチの第１端子に接続され、制御端子がリセット時間制御用の走査線に接続されたリセットスイッチＲＳＴと、映像信号線から映像電圧信号を取り込む画素スイッチＳＳＴと、を備えている。【選択図】  図２
2010122320.tif 000002
【特許請求の範囲】
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線に複数階調の映像電圧信号を出力する第１電圧供給部、リセット電圧信号を出力するリセット電源、および初期化リセット電圧信号を出力する初期化電源を有する信号線駆動回路と、を具備し、
前記各画素回路は、  
第１端子が高電位電圧電源に接続され第２端子が前記表示素子に接続される駆動トランジスタと、
トランジスタにより形成され、第１端子が前記駆動トランジスタの第２端子に接続され、第２端子が前記表示素子に接続された出力スイッチと、
トランジスタにより形成され、前記駆動トランジスタの制御端子と第２端子との間の接続、非接続を制御する第１スイッチと、
前記駆動トランジスタの第１端子と前記第１スイッチの第１端子との間に接続された第１保持容量と、
前記駆動トランジスタの制御端子と前記第１スイッチの第１端子との間に接続された第２保持容量と、
トランジスタにより形成され、第１端子が前記初期化電源に接続され、第２端子が前記駆動トランジスタの制御端子に接続され、制御端子がキャンセル時間制御用の走査線に接続された初期化スイッチと、
トランジスタにより形成され、第１端子が前記リセット電源に接続され、第２端子が前記第１スイッチの第１端子に接続され、制御端子がリセット時間制御用の走査線に接続されたリセットスイッチと、
トランジスタにより形成され、前記映像信号線と前記リセットスイッチの第２端子との間に接続され、前記映像信号線から映像電圧信号を取り込む画素スイッチと、を備えているアクティブマトリクス型表示装置。
【請求項２】
前記画素回路は、前記初期化スイッチを通して前記駆動トランジスタの制御端子に初期化リセット電圧を印加し、前記リセットスイッチを通して前記第１スイッチの第１端子にリセット電圧を印加するリセット期間と、前記リセットスイッチを開放し、前記第２保持容量から前記第１スイッチおよび前記駆動トランジスタを通して電流を流すキャンセル期間と、前記画素スイッチを通して取り込んだ映像電圧信号を前記駆動トランジスタの制御端子に書き込む書き込み期間と、前記駆動トランジスタから前記出力スイッチを通して前記表示素子に駆動電流を供給する発光期間と、を有している請求項２又は３に記載のアクティブマトリクス型表示装置。
【請求項３】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線に複数階調の映像電圧信号を出力する第１電圧供給部、およびリセット電圧信号を出力するリセット電源を有する信号線駆動回路と、を具備し、
前記各画素回路は、  
第１端子が高電位電圧電源線に接続され第２端子が前記表示素子に接続される駆動トランジスタと、
トランジスタにより形成され、第１端子が前記駆動トランジスタの第２端子に接続され、第２端子が前記表示素子に接続された出力スイッチと、
トランジスタにより形成され、前記駆動トランジスタの制御端子と第２端子との間の接続、非接続を制御する第１スイッチと、
前記駆動トランジスタの第１端子と前記第１スイッチの第１端子との間に接続された第１保持容量と、
前記駆動トランジスタの制御端子と前記第１スイッチの第１端子との間に接続された第２保持容量と、
トランジスタにより形成され、第１端子が前記高電位電圧電源線に接続され、第２端子が前記駆動トランジスタの制御端子と前記第２保持容量との間に接続され、制御端子がキャンセル時間制御用の走査線に接続された初期化スイッチと、
トランジスタにより形成され、第１端子が前記リセット電源に接続され、第２端子が前記第１スイッチの第１端子に接続され、制御端子がリセット時間制御用の走査線に接続されたリセットスイッチと、
トランジスタにより形成され、前記映像信号線と前記リセットスイッチの第２端子との間に接続され、前記映像信号線から映像電圧信号を取り込む画素スイッチと、を備えているアクティブマトリクス型表示装置。
【請求項４】
前記画素回路は、２つの電極を有し、一方の電極が前記リセット時間制御用の走査線に接続され、他方の電極が前記画素スイッチの第２端子に接続される第３保持容量を備えている請求項２に記載のアクティブマトリクス型表示装置。
【請求項５】
前記画素回路は、前記初期化スイッチを通して前記駆動トランジスタの制御端子に初期化リセット電圧を印加し、前記リセットスイッチを通して前記第１スイッチの第１端子にリセット電圧を印加するリセット期間と、前記リセットスイッチを開放し、前記第２保持容量から前記第１スイッチおよび前記駆動トランジスタを通して電流を流すキャンセル期間と、前記画素スイッチを通して取り込んだ映像電圧信号を前記駆動トランジスタの制御端子に書き込む書き込み期間と、前記駆動トランジスタから前記出力スイッチを通して前記表示素子に駆動電流を供給する発光期間と、を有している請求項３又は４に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に関し、特に電圧信号にて信号書き込みを行うアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されている。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の映像信号線、各走査線を駆動する走査線駆動回路、各映像信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成され、有機ＥＬ素子の発光輝度を制御することにより表示動作を行う。各画素回路は、有機ＥＬ素子と電源線との間に直列に接続され、有機ＥＬ素子に流れる電流のオンオフ制御を行う出力スイッチ、出力スイッチと電源線との間に設けられ有機ＥＬ素子に流す電流量を映像信号に基づいて制御する駆動トランジスタ、駆動トランジスタのゲート制御電位を保持する第１保持容量、および映像信号に応じて駆動トランジスタのゲート電位を変化させる第２保持容量等を備えている。
【０００５】
画素回路の駆動方式としては、電圧信号により行なう方式（例えば、特許文献１および２）が知られている。
【特許文献１】米国特許第６，２２９，５０６  Ｂ１号明細書
【特許文献２】特開２００５−３１６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示されているような表示装置では、画素回路内にある２つの容量比のばらつきにより、局所的な表示ムラが発生する問題がある。また、必要となる電圧ドライバＩＣの信号振幅が大きくなり、製造コストが増加する問題もある。
【０００７】
特許文献２に開示されているような表示装置では、キャンセル期間が１水平期間以下に設定される駆動方式であるため、トランジスタ特性のばらつきを補償しきれず、表示ムラが発生する問題がある。
【０００８】
この発明は、上記課題に鑑みなされたもので、その目的は、容量ばらつきやトランジスタ特性のばらつきに起因する表示ムラを抑制し、良好な画像表示を行うことが可能なアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、前記映像信号線に複数階調の映像電圧信号を出力する第１電圧供給部、リセット電圧信号を出力するリセット電源、および初期化リセット電圧信号を出力する初期化電源を有する信号線駆動回路と、を具備し、  
前記各画素回路は、第１端子が高電位電圧電源に接続され第２端子が前記表示素子に接続される駆動トランジスタと、トランジスタにより形成され、第１端子が前記駆動トランジスタの第２端子に接続され、第２端子が前記表示素子に接続された出力スイッチと、トランジスタにより形成され、前記駆動トランジスタの制御端子と第２端子との間の接続、非接続を制御する第１スイッチと、前記駆動トランジスタの第１端子と前記第１スイッチの第１端子との間に接続された第１保持容量と、前記駆動トランジスタの制御端子と前記第１スイッチの第１端子との間に接続された第２保持容量と、トランジスタにより形成され、第１端子が前記初期化電源に接続され、第２端子が前記駆動トランジスタの制御端子に接続され、制御端子がキャンセル時間制御用の走査線に接続された初期化スイッチと、
トランジスタにより形成され、第１端子が前記リセット電源に接続され、第２端子が前記第１スイッチの第１端子に接続され、制御端子がリセット時間制御用の走査線に接続されたリセットスイッチと、トランジスタにより形成され、前記映像信号線と前記リセットスイッチの第２端子との間に接続され、前記映像信号線から映像電圧信号を取り込む画素スイッチと、を備えている。
【発明の効果】
【００１０】
上記構成によれば、容量ばらつきやトランジスタ特性のばらつきに起因する表示ムラを抑制し、高品位の画像表示を行うことが可能なアクティブマトリクス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下図面を参照しながら、この発明の第１の実施形態に係る有機ＥＬ表示装置について詳細に説明する。  
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図１に示すように、有機ＥＬ表示装置は、例えば、２型以上のアクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０およびこの有機ＥＬパネル１０の動作を制御するコントローラ１２を備えている。
【００１２】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線（リセット時間制御用ゲート配線）Ｓｇａ（１〜ｍ）、第２走査線（キャンセル時間制御用ゲート配線）Ｓｇｂ（１〜ｍ）、第３走査線（信号書き込み制御用ゲート配線）Ｓｇｃ（１〜ｍ）、第４走査線（ＥＬ発光制御用ゲート配線）Ｓｇｄ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）、表示画素ＰＸの列毎に接続されたｎ本の第１信号線Ｙ（１〜ｎ）およびｎ本の第２信号線Ｚ（１〜ｎ）を備えている。
【００１３】
また、有機ＥＬパネル１０は、第１、第２、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、複数の映像信号線Ｘ、複数の第１信号線Ｙ（１〜ｎ）および第２信号線Ｚ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂ、および信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成され、コントローラ１２とともに制御部を構成している。
【００１４】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１５】
図２に表示画素ＰＸの等価回路を示す。画素回路１８は、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、第１スイッチＴＣＴ、キャパシタとしての第１保持容量Ｃ１および第２保持容量Ｃ２、出力スイッチＢＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴ、を備えている。
【００１６】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、第１スイッチＴＣＴ、出力スイッチＢＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴは、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００１７】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、第１スイッチＴＣＴ、出力スイッチＢＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴの各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００１８】
画素回路１８において、駆動トランジスタＤＲＴおよび出力スイッチＢＣＴは、高電位の電圧電源線Ｖｄｄと低電位の基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量の駆動電流を有機ＥＬ素子に出力する。ここでは、駆動トランジスタＤＲＴは、そのソースが電圧電源線Ｖｄｄに接続され、ドレインが有機ＥＬ素子１６の陽極に接続される。電圧電源線Ｖｄｄおよび基準電圧電源線Ｖｓｓは、例えば、＋５Ｖおよび−３Ｖの電位にそれぞれ設定される。電圧電源線Ｖｄｄおよび基準電圧電源線Ｖｓｓは、信号線駆動回路１５に接続され、信号線駆動回路から電源電圧を供給される。
【００１９】
出力スイッチＢＣＴは、そのソースが駆動トランジスタＤＲＴのドレインに接続され、ドレインが有機ＥＬ素子１６の一方の電極、ここでは陽極、に接続され、そのゲートは第４走査線Ｓｇｄ（１〜ｍ）に接続されている。出力スイッチＢＣＴは、第４走査線Ｓｇｄ（１〜ｍ）からの制御信号ＢＧ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタＤＲＴと有機ＥＬ素子１６との接続、非接続を制御する。
【００２０】
画素スイッチＳＳＴは、そのソースが映像信号線Ｘ（１〜ｎ）に接続され、ドレインが第２保持容量Ｃ２を介して、駆動トランジスタＤＲＴのゲートに接続されている。画素スイッチＳＳＴのゲートは、第３走査線ＳＧｃ（１〜ｍ）に接続され、第３走査線Ｓｇｃ（１〜ｍ）から供給される制御信号ＳＧ（１〜ｍ）によりオン、オフ制御される。そして、画素スイッチＳＳＴは、制御信号ＳＧ（１〜ｍ）に応答して、画素回路１８と映像信号線Ｘ（１〜ｎ）との接続、非接続を制御し、対応する映像信号線Ｘ（１〜ｎ）から階調映像電圧信号を画素回路１８に取り込む。
【００２１】
第１スイッチＴＣＴは、駆動トランジスタＤＲＴのドレインと画素スイッチＳＳＴのドレインとの間に接続され、そのゲートは、第２走査線Ｓｇｂ（１〜ｍ）に接続されている。第１スイッチＴＣＴは、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号ＴＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、駆動トランジスタＤＲＴのドレイン、画素スイッチＳＳＴのドレイン間の接続、非接続を制御する。また、第１スイッチＴＣＴは、第１保持容量Ｃ１および第２保持容量Ｃ２からの電流リークを規制する。
【００２２】
第１保持容量Ｃ１は、２つの電極を有し、電圧電源線Ｖｄｄと第１スイッチＴＣＴのソースとの間に接続され、映像信号により決定される駆動トランジスタのゲート制御電位を保持する。
【００２３】
第２保持容量Ｃ２は、２つの電極を有し、駆動トランジスタＤＲＴのゲートと第１スイッチＴＣＴのソースとの間に接続され、映像信号に応じて駆動トランジスタＤＲＴのゲート電位を変化させる。すなわち、映像信号は、電荷保存の法則により、第２保持容量Ｃ２を介して駆動トランジスタＤＲＴのゲート電位に伝達される。また、第２保持容量Ｃ２は、映像信号により決定される駆動トランジスタＤＲＴのゲート制御電位を第１保持容量Ｃ１と共に保持する。
【００２４】
第１リセットスイッチとして機能する初期化スイッチＩＳＴは、そのソースが第１信号線Ｙ（１〜ｎ）に接続され、ドレインが駆動トランジスタＤＲＴのゲートと第２保持容量Ｃ２との間に接続されている。初期化スイッチＩＳＴのゲートは、キャンセル時間制御用の走査線として機能する第２走査線Ｓｇｂ（１〜ｍ）に接続されている。初期化スイッチＩＳＴは、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号ＴＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、対応する第１信号線Ｙ（１〜ｎ）から供給される初期化リセット電圧信号ＶINI を画素回路１８に供給し、駆動トランジスタＤＲＴのゲート電位を１垂直周期毎にＶINI 電位に設定する。すなわち、初期化スイッチＩＳＴは、第２走査線Ｓｇｂ（１〜ｍ）からの制御号制御信号ＴＧ（１〜ｍ）に応じてオン、オフされ、駆動トランジスタＤＲＴのゲート電位の前フレームの情報を初期化する。
【００２５】
第２リセットスイッチとして機能する基準リセットスイッチＲＳＴは、そのソースが第２信号線Ｚ（１〜ｎ）に接続され、ドレインが画素スイッチＳＳＴのドレインと第１スイッチＴＣＴのソースとの間に接続され、更に、そのゲートは、リセット時間制御用の走査線として機能する第１走査線Ｓｇａ（１〜ｍ）に接続されている。基準リセットスイッチＲＳＴは、第１査線Ｓｇａ（１〜ｍ）からの制御信号ＲＧ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、対応する第２信号線Ｚ（１〜ｎ）から供給されるリセット電圧信号ＶRESET を画素回路１８に供給し、第２保持容量Ｃ２の一方の電極、ここでは、駆動トランジスタＤＲＴと反対側の電極、の電位を一定値（ＶRET ）に保持する。すなわち、基準リセットスイッチＲＳＴは、第１走査線Ｓｇａ１からの制御号ＲＧに応じてオン、オフされ、画素スイッチＳＳＴのドレイン電位の前フレーム情報を初期化する。
【００２６】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００２７】
走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および図２に示すように、出力バッファを介して各行の表示画素ＰＸに４種類の制御信号、すなわち、制御信号ＲＧ（１〜ｍ）、ＴＧ（１〜ｍ）、ＳＧ（１〜ｍ）、ＢＧ（１〜ｍ）を供給する。これにより、各第１、第２、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）、Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）は、互いに異なる１水平走査期間において、それぞれ制御信号ＲＧ（１〜ｍ）、ＴＧ（１〜ｍ）、ＳＧ（１〜ｍ）、ＢＧ（１〜ｍ）により駆動される。
【００２８】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して電圧信号とし、複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。信号線駆動回路１５は、各映像信号線Ｘ（１〜ｎ）に接続された第１電圧供給部２０を備えている。電圧源として機能する第１電圧供給部２０は、映像信号に応じた複数階調の階調電圧信号Ｖｓｉｇを映像信号線Ｘ（１〜ｎ）に出力する。
【００２９】
図１および図２に示すように、信号線駆動回路１５は、表示画素ＰＸの１列毎に、初期化リセット電圧信号ＶINI を供給する第２電圧供給部（初期化電源）２２、リセット電圧信号ＶRET を供給する第３電圧供給部（リセット電源）２３を有している。第２電圧供給部２２は、第１信号線Ｙ（１〜ｎ）に接続され、初期化リセットスイッチＩＳＴを介して画素回路１８に初期化リセット電圧信号ＶINI を供給する。第３電圧供給部２３は、第２信号線Ｚ（１〜ｎ）に接続され、基準リセットスイッチＲＳＴを介して画素回路１８にリセット電圧信号ＶRET を供給する。
【００３０】
次に、以上のように構成された有機ＥＬ表示装置の動作について説明する。図４は、表示動作時の動作表示時の走査線駆動回路１４ａ、１４ｂの制御信号のタイミングチャートを示している。  
走査線駆動回路１４ａ、１４ｂは、例えば、スタート信号（ＳＴＶ１〜５）とクロック（ＣＫＶ１〜５）とから各水平走査期間Ｈに対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ、ＢＧとして出力する。
【００３１】
画素回路１８の動作は、１）リセット動作、２）キャンセル動作、３）書き込み動作、４）発光動作に分けられる。  
図３および図４に示すように、まず、リセット動作を行う。リセット動作では、表示画素ＰＸに対し、走査線駆動回路１４ａ、１４ｂから、出力スイッチＢＣＴおよび画素スイッチＳＳＴをオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号ＢＧ、ＳＧが出力される。これと同時に又は続いて、走査線駆動回路１４ａ、１４ｂから初期化スイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴをそれぞれオン状態とするレベル（オン電位）、ここではローレベルの制御信号ＲＧ、ＴＧが出力される。これにより、出力スイッチＢＣＴ、画素スイッチＳＳＴがそれぞれオフ（非導通状態）、初期化スイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴがオン（導通状態）となり、リセット動作が開始される。
【００３２】
リセット期間において、第２電圧供給部２２から出力された初期化リセット電圧信号ＶINI は、第１信号線Ｙ、初期化スイッチＩＳＴを通して駆動トランジスタＤＲＴのゲートに印加される。これにより、駆動トランジスタＤＲＴのゲート電位は、初期化リセット電圧信号ＶINI に対応する電位にリセットされ、前フレームの情報が初期化される。また、第３電圧供給部２３から出力された基準リセット電圧信号ＶRST は、第２信号線Ｚ、基準リセットスイッチＲＳＴを通して第２保持容量Ｃ２の入力側の電極（駆動トランジスタと反対側の電極）に印加される。これにより、第２保持容量Ｃ２の入力側の電極電位は、基準リセット電圧信号ＶRST に対応する電位にリセットされ、前フレームの情報が初期化される。
【００３３】
続いて、図３および図５に示すように、制御信号ＲＧがオフ電位（ハイレベル）となり、基準リセットスイッチＲＳＴがオフとなる。制御信号ＴＧはオン電位、制御信号ＳＧ、ＢＧはそれぞれオフ電位に維持される。これにより、画素スイッチＳＳＴ、出力スイッチＢＣＴ、基準リセットスイッチＲＳＴがオフ状態、第１スイッチＴＣＴおよび初期化スイッチＩＳＴはオン状態となり、閾値オフセットのキャンセル動作が開始される。
【００３４】
キャンセル期間において、駆動トランジスタＤＲＴのゲート電位はＶINI に固定される。また、第１スイッチＴＣＴはオン状態にあり、駆動トランジスタＤＲＴのゲート、ドレイン間が短絡状態となっている。この状態を保つことにより、画素スイッチＳＳＴのドレイン電位および第２保持容量Ｃ２の駆動トランジスタＤＲＴと反対側の電極電位は、リセット期間に書き込まれた基準リセット電圧信号ＶRST に対応する電位を初期値とし、駆動トランジスタＤＲＴのソース−ドレインを通って電圧電源線Ｖｄｄへ流れ込む電流分を徐々に減少させながら、駆動トランジスタのＴＦＴ特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。キャンセル終了時点での画素スイッチＳＳＴのドレイン電位は、ＶINI −Ｖth（駆動トランジスタの閾値電圧）となる。これにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、キャンセル点に到達する。また、第１、第２保持容量Ｃ１、Ｃ２にはキャンセル点に相当する電位差が蓄えられる。  
なお、ＶINI −Ｖth ＞ Ｖｄｄの関係を満たすように、ＶINI を設定する。
【００３５】
この後、図３および図６に示すように、信号書き込み動作では、表示画素ＰＸの制御信号ＳＧが画素スイッチＳＳＴをオン状態とするオン電位、制御信号ＴＧが第１スイッチＴＣＴおよび初期化リセットスイッチＩＳＴをオフ状態とするオフ電位、制御信号ＲＧが基準リセットスイッチＲＳＴをオフ状態とするオフ電位、制御信号ＢＧが出力スイッチＢＣＴをオフ状態とするオフ電位となる。これにより、初期化リセットスイッチＩＳＴ、基準リセットスイッチＲＳＴ、出力スイッチＢＣＴ、第１スイッチＴＣＴがオフ（非導通状態）、画素スイッチＳＳＴがオン（導通状態）となり、信号書き込み動作が開始される。
【００３６】
映像電圧信号書き込み期間において、信号線駆動回路１５の第１電圧供給部２０から映像信号線Ｘに、階調映像電圧信号Ｖsig が出力され、画素スイッチＳＳＴを介して信号電位Ｖsig が画素回路１８に書き込まれる。すなわち、画素スイッチＳＳＴのドレインがＶsig 電位となる。
【００３７】
映像電圧信号Ｖsig を書き込むことにより、第２保持容量Ｃ２の画素スイッチＳＳＴ側の電極電位は、キャンセル動作後の電位（ＶINI − Ｖth）から映像電圧信号Ｖsig に変位する。この電位変化に伴い、電荷保存の法則により、駆動トランジスタＤＲＴのゲート電位はＶsig ＋ Ｖthとなる。この際、白−黒階調を達成するのに必要な駆動トランジスタＤＲＴのＶｇｓをＶｇｓ０とすると、白−黒階調を達成するのに必要なＶsig 振幅はＶｇｓ０と等しくなる。これにより、信号線駆動回路におけるドライバＩＣのＶsig 振幅を従来よりも小さくすることができ、低コスト化につながる。
【００３８】
次に、図３および図７に示すように、制御信号ＳＧがオフ電位（ハイレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、階調映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、制御信号ＢＧが出力スイッチＢＣＴをオン状態とするレベル（オン電位）となる。これにより、スイッチＩＳＴ、ＲＳＴ、ＳＳＴ、ＴＣＴがオフ（非導通状態）、出力スイッチＢＣＴのみがオン（導通状態）となり、発光動作が開始される。
【００３９】
発光期間において、駆動トランジスタＤＲＴは、第２保持容量Ｃ２に書込まれたゲート制御電圧により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが出力スイッチＢＣＴを通して有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作を行う。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。  
上述したリセット動作、キャンセル動作、映像電圧信号書き込み動作、および発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００４０】
上記のように構成された有機ＥＬ表示装置によれば、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として  
Ｉｅ＝βｘ（Ｖｓｉｇ−Ｖｄｄ）2 となり（β＝μＣｏｘＷ／２Ｌ）、  
トランジスタの閾値Ｖｔｈや保持容量Ｃ１、Ｃ２の容量比に依存しない値となる。従って、閾値および保持容量の容量比のばらつき影響を受けず、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことができる。
【００４１】
また、電圧映像信号Ｖsig の変化分を駆動トランジスタのゲート電位変化と等しくすることができ、信号線駆動回路におけるドライバＩＣのＶsig 振幅を小さくすることができる。これにより、ドライバＩＣのコストを低減し、製造コストの低減を図ることが可能となる。
【００４２】
次に、第２の実施形態に係る有機ＥＬ表示装置について説明する。なお、第２の実施形態において、前述した第１の実施形態と同一の部分には、同一の参照符号を付してその説明を省略し、異なる構成部分について、詳細に説明する。  
図８は、第２の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路および信号線駆動回路の一部を示している。
【００４３】
図８に示すように、第２の実施形態によれば、信号線駆動回路１５における第２電圧供給部を省略し、電圧電源線Ｖｄｄを初期化リセット電圧信号ＶINI を供給する電源として用いている。そして、第１リセットスイッチとして機能する初期化スイッチＩＳＴのソースは、駆動トランジスタＤＲＴのソースと第１保持容量Ｃ１との間で、電圧電源線Ｖｄｄに接続されている。画素回路１８の他の構成は、前述した第１の実施形態と同一である。
【００４４】
有機ＥＬ表示装置の通常表示時の動作について説明する。図９は、表示動作時の動作表示時の走査線駆動回路の制御信号のタイミングチャートを示している。画素回路１８の動作は、１）リセット動作、２）キャンセル動作、３）書き込み動作、４）発光動作に分けられる。  
図９および図１０に示すように、まず、リセット動作を行う。リセット動作では、表示画素ＰＸに対し、走査線駆動回路から、出力スイッチＢＣＴおよび画素スイッチＳＳＴをオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号ＢＧ、ＳＧが出力される。これと同時に又は続いて、走査線駆動回路から初期化スイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴをそれぞれオン状態とするレベル（オン電位）、ここではローレベルの制御信号ＲＧ、ＴＧが出力される。これにより、出力スイッチＢＣＴ、画素スイッチＳＳＴがそれぞれオフ（非導通状態）、初期化スイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴがオン（導通状態）となり、リセット動作が開始される。
【００４５】
リセット期間において、電圧電源線Ｖｄｄから初期化リセット電圧信号として、電源電圧Ｖｄｄが、初期化スイッチＩＳＴを通して駆動トランジスタＤＲＴのゲートに印加される。これにより、駆動トランジスタＤＲＴのゲート電位は、初期化リセット電圧信号Ｖｄｄに対応する電位にリセットされ、前フレームの情報が初期化される。また、第３電圧供給部２３から出力された基準リセット電圧信号ＶRST は、第２信号線Ｚ、基準リセットスイッチＲＳＴを通して第２保持容量Ｃ２の入力側の電極（駆動トランジスタと反対側の電極）に印加される。これにより、第２保持容量Ｃ２の入力側の電極電位は、基準リセット電圧信号ＶRST に対応する電位にリセットされ、前フレームの情報が初期化される。
【００４６】
続いて、図９および図１１に示すように、制御信号ＲＧがオフ電位（ハイレベル）となり、基準リセットスイッチＲＳＴがオフとなる。制御信号ＴＧはオン電位、制御信号ＳＧ、ＢＧはそれぞれオフ電位に維持される。これにより、画素スイッチＳＳＴ、出力スイッチＢＣＴ、基準リセットスイッチＲＳＴがオフ状態、第１スイッチＴＣＴおよび初期化スイッチＩＳＴはオン状態となり、閾値オフセットのキャンセル動作が開始される。
【００４７】
キャンセル期間において、駆動トランジスタＤＲＴのゲート電位はＶｄｄに固定される。また、第１スイッチＴＣＴはオン状態にあり、駆動トランジスタＤＲＴのゲート、ドレイン間が短絡状態となっている。この状態を保つことにより、画素スイッチＳＳＴのドレイン電位および第２保持容量Ｃ２の駆動トランジスタＤＲＴと反対側の電極電位は、リセット期間に書き込まれた基準リセット電圧信号ＶRST に対応する電位を初期値とし、駆動トランジスタＤＲＴのソース−ドレインを通って電圧電源線Ｖｄｄへ流れ込む電流分を徐々に減少させながら、駆動トランジスタのＴＦＴ特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。キャンセル終了時点での画素スイッチＳＳＴのドレイン電位は、Ｖｄｄ−Ｖth（駆動トランジスタの閾値電圧）となる。これにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、キャンセル点に到達する。また、第１、第２保持容量Ｃ１、Ｃ２にはキャンセル点に相当する電位差が蓄えられる。  
この後、図９および図１２に示すように、信号書き込み動作では、表示画素ＰＸの制御信号ＳＧが画素スイッチＳＳＴをオン状態とするオン電位、制御信号ＴＧが第１スイッチＴＣＴおよび初期化リセットスイッチＩＳＴをオフ状態とするオフ電位、制御信号ＲＧが基準リセットスイッチＲＳＴをオフ状態とするオフ電位、制御信号ＢＧが出力スイッチＢＣＴをオフ状態とするオフ電位となる。これにより、初期化リセットスイッチＩＳＴ、基準リセットスイッチＲＳＴ、出力スイッチＢＣＴ、第１スイッチＴＣＴがオフ（非導通状態）、画素スイッチＳＳＴがオン（導通状態）となり、信号書き込み動作が開始される。
【００４８】
映像電圧信号書き込み期間において、信号線駆動回路の第１電圧供給部２０から映像信号線Ｘに、階調映像電圧信号Ｖsig が出力され、画素スイッチＳＳＴを介して信号電位Ｖsig が画素回路１８に書き込まれる。すなわち、画素スイッチＳＳＴのドレインがＶsig 電位となる。
【００４９】
映像電圧信号Ｖsig を書き込むことにより、第２保持容量Ｃ２の画素スイッチＳＳＴ側の電極電位は、キャンセル動作後の電位（Ｖｄｄ− Ｖth）から映像電圧信号Ｖsig に変位する。この電位変化に伴い、電荷保存の法則により、駆動トランジスタＤＲＴのゲート電位はＶsig ＋ Ｖthとなる。この際、白−黒階調を達成するのに必要な駆動トランジスタＤＲＴのＶｇｓをＶｇｓ０とすると、白−黒階調を達成するのに必要なＶsig 振幅はＶｇｓ０と等しくなる。これにより、信号線駆動回路におけるドライバＩＣのＶsig 振幅を従来よりも小さくすることができ、低コスト化につながる。
【００５０】
次に、図９および図１３に示すように、制御信号ＳＧがオフ電位（ハイレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、階調映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、制御信号ＢＧが出力スイッチＢＣＴをオン状態とするレベル（オン電位）となる。これにより、スイッチＩＳＴ、ＲＳＴ、ＳＳＴ、ＴＣＴがオフ（非導通状態）、出力スイッチＢＣＴのみがオン（導通状態）となり、発光動作が開始される。
【００５１】
発光期間において、駆動トランジスタＤＲＴは、第２保持容量Ｃ２に書込まれたゲート制御電圧により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが出力スイッチＢＣＴを通して有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作を行う。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。  
上述したリセット動作、キャンセル動作、映像電圧信号書き込み動作、および発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００５２】
上記のように構成された有機ＥＬ表示装置においても、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として  
Ｉｅ＝βｘ（Ｖｓｉｇ−Ｖｄｄ）2 となり（β＝μＣｏｘＷ／２Ｌ）、  
トランジスタの閾値Ｖｔｈや保持容量Ｃ１、Ｃ２の容量比に依存しない値となる。従って、閾値および保持容量の容量比のばらつき影響を受けず、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことができる。
【００５３】
また、電圧映像信号Ｖsig の変化分を駆動トランジスタのゲート電位変化と等しくすることができ、信号線駆動回路におけるドライバＩＣのＶsig 振幅を小さくすることができる。これにより、ドライバＩＣのコストを低減し、製造コストの低減を図ることが可能となる。更に、第２の実施形態によれば、独立した初期化リセット用の電源を省略することができ、製造コストの低減を図ることができる。
【００５４】
次に、第３の実施形態に係る有機ＥＬ表示装置について説明する。なお、第３の実施形態において、前述した第１および第２の実施形態と同一の部分には、同一の参照符号を付してその説明を省略し、異なる構成部分について、詳細に説明する。  
図１４は、第３の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路および信号線駆動回路の一部を示している。
【００５５】
図１４に示すように、第３の実施形態によれば、信号線駆動回路１５における第２電圧供給部を省略し、電圧電源線Ｖｄｄを初期化リセット電圧信号ＶINI を供給する電源として用いている。第１リセットスイッチとして機能する初期化スイッチＩＳＴのソースは、駆動トランジスタＤＲＴのソースと第１保持容量Ｃ１との間で、電圧電源線Ｖｄｄに接続されている。
【００５６】
また、画素回路１８は、第３保持容量Ｃ３を備えている。第３保持容量Ｃ３は、２つの電極を持ち、第１走査線Ｓｇａ１と画素スイッチＳＳＴのドレインとの間に接続されている。第３保持容量Ｃ３は、キャンセル期間初期における画素スイッチＳＳＴのドレイン電位をリセット期間終了時点のリセット信号電位ＶRST を、  
（ＶＧＨ−ＶＧＬ）ＸＣ３／（Ｃ１＋Ｃ２＋Ｃ３）だけ変化させる役割を担う。ここで、ＶＧＨは制御信号ＲＧのハイレベル電位、ＶＧＬは制御信号ＲＧのローレベル電位を示している。  
画素回路１８の他の構成は、前述した第１の実施形態と同一である。
【００５７】
有機ＥＬ表示装置の通常表示時の動作について説明する。図１５は、表示動作時の動作表示時の走査線駆動回路の制御信号のタイミングチャートを示している。画素回路１８の動作は、１）リセット動作、２）キャンセル動作、３）書き込み動作、４）発光動作に分けられる。  
図１５および図１６に示すように、まず、リセット動作を行う。リセット動作では、表示画素ＰＸに対し、走査線駆動回路から、出力スイッチＢＣＴおよび画素スイッチＳＳＴをオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号ＢＧ、ＳＧが出力される。これと同時に又は続いて、走査線駆動回路から初期化スイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴをそれぞれオン状態とするレベル（オン電位）、ここではローレベルの制御信号ＲＧ、ＴＧが出力される。これにより、出力スイッチＢＣＴ、画素スイッチＳＳＴがそれぞれオフ（非導通状態）、初期化スイッチＩＳＴ、第１スイッチＴＣＴおよび基準リセットスイッチＲＳＴがオン（導通状態）となり、リセット動作が開始される。
【００５８】
リセット期間において、電圧電源線Ｖｄｄから初期化リセット電圧信号として、電源電圧Ｖｄｄが、初期化スイッチＩＳＴを通して駆動トランジスタＤＲＴのゲートに印加される。これにより、駆動トランジスタＤＲＴのゲート電位は、初期化リセット電圧信号Ｖｄｄに対応する電位にリセットされ、前フレームの情報が初期化される。また、第３電圧供給部２３から出力された基準リセット電圧信号ＶRST は、第２信号線Ｚ、基準リセットスイッチＲＳＴを通して第２保持容量Ｃ２の入力側の電極（駆動トランジスタと反対側の電極）に印加される。これにより、第２保持容量Ｃ２の入力側の電極電位は、基準リセット電圧信号ＶRST に対応する電位にリセットされ、前フレームの情報が初期化される。
【００５９】
この際、第３保持容量Ｃ３が設けられていることから、リセット期間終了時点の第２保持容量Ｃ２の入力側の電位は、リセット信号電位ＶRST から  
（ＶＧＨ−ＶＧＬ）ＸＣ３／（Ｃ１＋Ｃ２＋Ｃ３）だけ上がる。
【００６０】
続いて、図１５および図１７に示すように、制御信号ＲＧがオフ電位（ハイレベル）となり、基準リセットスイッチＲＳＴがオフとなる。制御信号ＴＧはオン電位、制御信号ＳＧ、ＢＧはそれぞれオフ電位に維持される。これにより、画素スイッチＳＳＴ、出力スイッチＢＣＴ、基準リセットスイッチＲＳＴがオフ状態、第１スイッチＴＣＴおよび初期化スイッチＩＳＴはオン状態となり、閾値オフセットのキャンセル動作が開始される。
【００６１】
キャンセル期間において、駆動トランジスタＤＲＴのゲート電位はＶｄｄに固定される。また、第１スイッチＴＣＴはオン状態にあり、駆動トランジスタＤＲＴのゲート、ドレイン間が短絡状態となっている。この状態を保つことにより、画素スイッチＳＳＴのドレイン電位および第２保持容量Ｃ２の駆動トランジスタＤＲＴと反対側の電極電位は、リセット期間に書き込まれた基準リセット電圧信号ＶRST に対応する電位に、第３保持容量Ｃ３の突き上げ電位（ＶＧＨ−ＶＧＬ）ＸＣ３／（Ｃ１＋Ｃ２＋Ｃ３）を加えた初期電位から、駆動トランジスタＤＲＴのソース−ドレインを通って電圧電源線Ｖｄｄへ流れ込む電流分を徐々に減少させながら、駆動トランジスタのＴＦＴ特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。キャンセル終了時点での画素スイッチＳＳＴのドレイン電位は、Ｖｄｄ−Ｖth（駆動トランジスタの閾値電圧）となる。これにより、駆動トランジスタＤＲＴのゲート、ソース間電圧は、キャンセル点に到達する。また、第１、第２保持容量Ｃ１、Ｃ２にはキャンセル点に相当する電位差が蓄えられる。  
この後、図１５および図１８に示すように、信号書き込み動作では、表示画素ＰＸの制御信号ＳＧが画素スイッチＳＳＴをオン状態とするオン電位、制御信号ＴＧが第１スイッチＴＣＴおよび初期化リセットスイッチＩＳＴをオフ状態とするオフ電位、制御信号ＲＧが基準リセットスイッチＲＳＴをオフ状態とするオフ電位、制御信号ＢＧが出力スイッチＢＣＴをオフ状態とするオフ電位となる。これにより、初期化リセットスイッチＩＳＴ、基準リセットスイッチＲＳＴ、出力スイッチＢＣＴ、第１スイッチＴＣＴがオフ（非導通状態）、画素スイッチＳＳＴがオン（導通状態）となり、信号書き込み動作が開始される。
【００６２】
映像電圧信号書き込み期間において、信号線駆動回路の第１電圧供給部２０から映像信号線Ｘに、階調映像電圧信号Ｖsig が出力され、画素スイッチＳＳＴを介して信号電位Ｖsig が画素回路１８に書き込まれる。すなわち、画素スイッチＳＳＴのドレインがＶsig 電位となる。
【００６３】
映像電圧信号Ｖsig を書き込むことにより、第２保持容量Ｃ２の画素スイッチＳＳＴ側の電極電位は、キャンセル動作後の電位（Ｖｄｄ− Ｖth）から映像電圧信号Ｖsig に変位する。この電位変化に伴い、電荷保存の法則により、駆動トランジスタＤＲＴのゲート電位はＶsig ＋ Ｖthとなる。この際、白−黒階調を達成するのに必要な駆動トランジスタＤＲＴのＶｇｓをＶｇｓ０とすると、白−黒階調を達成するのに必要なＶsig 振幅はＶｇｓ０と等しくなる。これにより、信号線駆動回路におけるドライバＩＣのＶsig 振幅を従来よりも小さくすることができ、低コスト化につながる。
【００６４】
次に、図１５および図１９に示すように、制御信号ＳＧがオフ電位（ハイレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、階調映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、制御信号ＢＧが出力スイッチＢＣＴをオン状態とするレベル（オン電位）となる。これにより、スイッチＩＳＴ、ＲＳＴ、ＳＳＴ、ＴＣＴがオフ（非導通状態）、出力スイッチＢＣＴのみがオン（導通状態）となり、発光動作が開始される。
【００６５】
発光期間において、駆動トランジスタＤＲＴは、第２保持容量Ｃ２に書込まれたゲート制御電圧により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが出力スイッチＢＣＴを通して有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作を行う。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。  
上述したリセット動作、キャンセル動作、映像電圧信号書き込み動作、および発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００６６】
上記のように構成された有機ＥＬ表示装置においても、発光期間において、有機ＥＬ素子１６に流れる電流Ｉｅは、駆動トランジスタＤＲＴの飽和領域の電流値として  
Ｉｅ＝βｘ（Ｖｓｉｇ−Ｖｄｄ）2 となり（β＝μＣｏｘＷ／２Ｌ）、  
トランジスタの閾値Ｖｔｈや保持容量Ｃ１、Ｃ２の容量比に依存しない値となる。従って、閾値および保持容量の容量比のばらつき影響を受けず、これらのばらつきに起因する表示不良、スジムラ、ざらつき感の発生を抑制し、高品位の画像表示を行うことができる。
【００６７】
また、電圧映像信号Ｖsig の変化分を駆動トランジスタのゲート電位変化と等しくすることができ、信号線駆動回路におけるドライバＩＣのＶsig 振幅を小さくすることができる。これにより、ドライバＩＣのコストを低減し、製造コストの低減を図ることが可能となる。更に、第３の実施形態によれば、第３保持容量を設けることにより、キャンセル動作開始時のリセット電位を保持容量の突き上げ電位分だけ上げることができ、リセット電圧電源の小型化を図ることができる。
【００６８】
前述した第１ないし第３の実施形態において、画素回路を構成する画素スイッチＳＳＴ、第１スイッチＴＣＴ、出力スイッチＢＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴは、オン、オフ動作ができればよく、Ｐチャネル型に限らず、Ｎチャネル型のトランジスタを用いてもよい。同様に、駆動トランジスタＤＲＴは、Ｐチャネル型に限らず、Ｎチャネル型のトランジスタを用いることもできる。
【００６９】
図２０は、第４の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路および信号線駆動回路の一部を示し、図２１は、有機ＥＬ表示装置における制御信号の電位変化を示すタイミングチャートである。
【００７０】
図２０に示すように、第４の実施形態によれば、画素回路１８は、前述した第１の実施形態における有機ＥＬ表示装置の画素回路と同一の回路構成を有し、画素スイッチＳＳＴ、第１スイッチＴＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴは、Ｎチャネル型のトランジスタにより形成されている。図２１に示すように、画素スイッチＳＳＴ、第１スイッチＴＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴをオン、オフを制御する制御信号の電位変化は、第１の実施形態の場合と、ハイー、ローが逆に設定されている。
【００７１】
図２０は、第４の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路および信号線駆動回路の一部を示し、図２１は、有機ＥＬ表示装置における制御信号の電位変化を示すタイミングチャートである。
【００７２】
図２２は、第５の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路および信号線駆動回路の一部を示している。  
図２２に示すように、第５の実施形態によれば、画素回路１８は、前述した第２の実施形態における有機ＥＬ表示装置の画素回路と同一の回路構成を有し、画素スイッチＳＳＴ、第１スイッチＴＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴは、Ｎチャネル型のトランジスタにより形成されている。画素スイッチＳＳＴ、第１スイッチＴＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴをオン、オフを制御する制御信号の電位変化は、図２１に示した第４の実施形態と同一である。
【００７３】
図２３は、第６の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路および信号線駆動回路の一部を示している。  
図２３に示すように、第６の実施形態によれば、画素回路１８は、前述した第３の実施形態における有機ＥＬ表示装置の画素回路と同一の回路構成を有し、画素スイッチＳＳＴ、第１スイッチＴＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴは、Ｎチャネル型のトランジスタにより形成されている。画素スイッチＳＳＴ、第１スイッチＴＣＴ、初期化スイッチＩＳＴ、基準リセットスイッチＲＳＴをオン、オフを制御する制御信号の電位変化は、図２１に示した第４の実施形態と同一である。  
第４、第５、第６の実施形態において、有機ＥＬ表示装置の他の構成は、前述した第１、第２、第３の実施形態とそれぞれ同一であり、その詳細な説明は省略する。そして、第４、第５、第６の実施形態においても、前述した第１、第２、第３の実施形態とそれぞれ同一の作用効果を得ることができる。
【００７４】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００７５】
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。トランジスタおよびスイッチの形状、寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００７６】
【図１】図１は、本発明の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置における制御信号の電位変化を示すタイミングチャートである。
【図４】図４は、前記有機ＥＬ表示装置のリセット動作時における表示画素の等価回路を示す平面図である。
【図５】図５は、前記有機ＥＬ表示装置のキャンセル動作時における表示画素の等価回路を示す平面図である。
【図６】図６は、前記有機ＥＬ表示装置の信号電流書き込み時における表示画素の等価回路を示す平面図である。
【図７】図７は、前記有機ＥＬ表示装置の通常駆動動作において、発光動作時における表示画素の等価回路を示す平面図である。
【図８】図８は、第２の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図９】図９は、前記有機ＥＬ表示装置における制御信号の電位変化を示すタイミングチャートである。
【図１０】図１０は、前記有機ＥＬ表示装置のリセット動作時における表示画素の等価回路を示す平面図である。
【図１１】図１１は、前記有機ＥＬ表示装置のキャンセル動作時における表示画素の等価回路を示す平面図である。
【図１２】図１２は、前記有機ＥＬ表示装置の信号電流書き込み時における表示画素の等価回路を示す平面図である。
【図１３】図１３は、前記有機ＥＬ表示装置の通常駆動動作において、発光動作時における表示画素の等価回路を示す平面図である。
【図１４】図１４は、第３の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図１５】図１５は、前記有機ＥＬ表示装置における制御信号の電位変化を示すタイミングチャートである。
【図１６】図１６は、前記有機ＥＬ表示装置のリセット動作時における表示画素の等価回路を示す平面図である。
【図１７】図１７は、前記有機ＥＬ表示装置のキャンセル動作時における表示画素の等価回路を示す平面図である。
【図１８】図１８は、前記有機ＥＬ表示装置の信号電流書き込み時における表示画素の等価回路を示す平面図である。
【図１９】図１９は、前記有機ＥＬ表示装置の通常駆動動作において、発光動作時における表示画素の等価回路を示す平面図である。
【図２０】図２０は、第４の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図２１】図２１は、第４の実施形態に係る有機ＥＬ表示装置における制御信号の電位変化を示すタイミングチャートである。
【図２２】図２２は、第５の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図２３】図２３は、第６の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【符号の説明】
【００７７】
８…絶縁基板、１０…有機ＥＬパネル、１１…表示領域、１２…コントローラ、
１４ａ、１４ｂ…走査線駆動回路、１５…信号線駆動回路、１６…有機ＥＬ素子、
１８…画素回路、２０…第１電圧供給部、２２…第２電圧供給部、
２３…第３電圧供給部、ＳＳＴ…画素スイッチ、ＤＲＴ…駆動トランジスタ、
ＴＣＴ…第１スイッチ、ＩＳＴ…初期化リセットスイッチ、
ＲＳＴ…基準リセットスイッチ、ＢＣＴ…出力スイッチ、Ｘ…映像信号線、
Ｙ…第１信号線、Ｚ…第２信号線
【図１】
2010122320.tif 000003
【図２】
2010122320.tif 000004
【図３】
2010122320.tif 000005
【図４】
2010122320.tif 000006
【図５】
2010122320.tif 000007
【図６】
2010122320.tif 000008
【図７】
2010122320.tif 000009
【図８】
2010122320.tif 000010
【図９】
2010122320.tif 000011
【図１０】
2010122320.tif 000012
【図１１】
2010122320.tif 000013
【図１２】
2010122320.tif 000014
【図１３】
2010122320.tif 000015
【図１４】
2010122320.tif 000016
【図１５】
2010122320.tif 000017
【図１６】
2010122320.tif 000018
【図１７】
2010122320.tif 000019
【図１８】
2010122320.tif 000020
【図１９】
2010122320.tif 000021
【図２０】
2010122320.tif 000022
【図２１】
2010122320.tif 000023
【図２２】
2010122320.tif 000024
【図２３】
2010122320.tif 000025