(57)【要約】【課題】  多層回路基板を製造する過程で、チップ抵抗器の抵抗値の低下を防ぐことができる多層回路基板を提供する。【解決手段】  表面にチップ抵抗器１１が配置された回路基板３の上に、プリプレグ７，９を介して重ね合わされた別の回路基板５を含む基板積層体を加熱加圧して多層回路基板を作る。チップ抵抗器１１として、絶縁性基板１８の表面にＡｕを含むガラスペーストを用いて形成された一対の表面電極部２７，２７間に抵抗体ペーストが印刷形成された抵抗体２３を有するものを用いる。【選択図】  図１
2010182891.tif 000002
【特許請求の範囲】
【請求項１】
表面にチップ抵抗器が配置された回路基板の上に、電気絶縁性を有するシート材料に熱硬化性樹脂を含浸してなるプリプレグを介して重ね合わされた別の回路基板を含む基板積層体が、加熱加圧されて構成された多層回路基板であって、
前記チップ抵抗器として、絶縁性基板の表面にＡｕを導電性成分として含む一対の表面電極部間に抵抗体ペーストが印刷形成された抵抗体を有するものを用いたことを特徴とする多層回路基板。
【請求項２】
前記一対の表面電極は、Ａｕを導電性成分として含むガラスペーストを用いて形成されており、
前記チップ抵抗器は、前記絶縁性基板の裏面に前記一対の表面電極部と対向する位置に形成された一対の裏面電極部と、前記一対の表面電極部と前記一対の裏面電極部とに跨るように前記絶縁性基板の両側面に沿って形成された一対の側面電極部とを備えていることを特徴とする請求項１に記載の多層回路基板。
【請求項３】
前記抵抗体の表面が絶縁材料からなるオーバーコート層によって覆われている請求項１または２に記載の多層回路基板。
【請求項４】
前記チップ抵抗器は、一対の表面電極部が前記回路基板の電極に対向して接続されるように配置されている請求項３に記載の多層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ抵抗器を内装する多層回路基板に関するものである。
【背景技術】
【０００２】
特開２００４−１１９５００号公報等には、表面にチップ抵抗器が配置された回路基板の上に、電気絶縁性を有するシート材料に熱硬化性樹脂を含浸してなるプリプレグを介して積層された別の回路基板を含む基板積層体を用いて構成された多層回路基板が示されている。この種の多層回路基板は、内部にチップ抵抗器を配置した状態で、回路基板の上にプリプレグを介して重ね合わされた別の回路基板を含む基板積層体を真空雰囲気中において加熱加圧して製造する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１１９５００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のこの種の多層回路基板では、多層回路基板を製造した後に、内装したチップ抵抗器の設計通りの抵抗値が正確に得られないことが問題となっていた。そして最近まで、この問題の発生原因がどこにあるのか分からなかった。
【０００５】
本発明の目的は、設計通りの抵抗値を得ることができる多層回路基板を提供することにある。
【課題を解決するための手段】
【０００６】
本発明が改良の対象とする多層回路基板は、表面にチップ抵抗器が配置された回路基板の上に、電気絶縁性を有するシート材料に熱硬化性樹脂を含浸してなるプリプレグを介して重ね合わされた別の回路基板を含む基板積層体が、加熱加圧されて構成されている。発明者は、設計通りの抵抗値が得られない原因を種々検討していていく中で、多層回路基板の内部に実装されたチップ抵抗器の抵抗値が、実装前より変化していることを発見した。チップ抵抗器の表面電極中のＡｇが抵抗体内に拡散すると、Ａｇによって抵抗体の導電率が高くなり、チップ抵抗器の抵抗値が低下する。そこで実際に実装したチップ抵抗器を分析したところ、チップ抵抗器の電極中の導電性成分であるＡｇが、抵抗体中に拡散していることを発見した。このようなＡｇの拡散は、普通に使用されるチップ抵抗器では見られない。推測ではあるが、この拡散は、多層回路基板の製造過程でチップ抵抗器が加圧された状態に置かれることが原因で発生するものと考えられる。そこで発明者は、チップ抵抗器の電極材料について検討し、実験を重ねた結果、Ａｕを導電性成分として含む電極を用いる導電性成分が抵抗体中に拡散することがないことを見いだした。本発明は、発明者のこのような研究の結果に基づくものである。
【０００７】
そこで本発明では、チップ抵抗器として、絶縁性基板の表面にＡｕを導電性成分として含む一対の表面電極部間に抵抗体ペーストが印刷形成された抵抗体を有するものを用いる。Ａｕは、基板積層体を加熱加圧しても、抵抗体内に拡散することがないことが確認されている。そのため、多層回路基板を製造する過程で、加圧された状態でチップ抵抗器が置かれた場合でも、チップ抵抗器の抵抗値の低下を防ぐことができる。
【０００８】
チップ抵抗器は種々のタイプの電極部を有するものを採用することができる。例えば、一対の表面電極部は、Ａｕを導電性成分として含むガラスペーストを用いて形成することができる。このようなガラスペーストを用いて一対の表面電極部を形成すると、印刷により表面電極部を形成できるので、チップ抵抗器の単価が安くなり、結果として多層回路基板の価格を下げることができる。またチップ抵抗器は、一対の表面電極部だけを電極部として有するものでもよいが、一対の表面電極部に加えて、絶縁性基板の裏面に一対の表面電極部と対向する位置に形成された一対の裏面電極部と、一対の表面電極部と一対の裏面電極部とに跨るように絶縁性基板の両側面に沿って形成された一対の側面電極部とを備えていてもよい。このようなチップ抵抗器は、電極部の面積を大きくすることができ、チップ抵抗器の電極部を回路基板上の電極にしっかりと接続できる。
【０００９】
抵抗体の表面は、絶縁材料からなるオーバーコート層によって覆うのが好ましい。このようにすれば、オーバーコート層によって、抵抗体が損傷したり、外部の影響で抵抗値が変化するのを防ぐことができる。
【００１０】
チップ抵抗器は、一対の表面電極部が回路基板の電極に対向して接続されるように配置するのが好ましい。このようにすれば、チップ抵抗器の絶縁性基板に多層回路基板の積層方向にクラックが生じるのを防ぐことができる。これは、一対の表面電極部に接続される回路基板の２つの電極の間の空隙部にオーバーコート層の一部が入り込み、チップ抵抗器の多層回路基板の積層方向に加わる力が抑制されるためと考えられる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施の形態の多層回路基板を組み立てる前の断面図である。
【図２】本発明の一実施の形態の多層回路基板を組み立た後の断面図である。
【図３】図１に示す多層回路基板内に配置されたチップ抵抗器１１の一部破断した状態の斜視図である。
【図４】（Ａ）は、多層回路基板製造後の比較例１の１ｋΩのチップ抵抗器の抵抗体と表面電極との接合部分のＳＥＭ写真であり、（Ｂ）は、多層回路基板製造後の比較例１の１００ｋΩのチップ抵抗器の抵抗体と表面電極との接合部分のＳＥＭ写真であり、（Ｃ）及び（Ｄ）は、図４（Ａ）及び（Ｂ）のそれぞれの部分拡大図であり、（Ｅ）は、図４（Ａ）及び（Ｃ）の抵抗体の成分を示すスペクトルであり、（Ｆ）は、図４（Ｂ）及び（Ｄ）の抵抗体の成分を示すスペクトルである。
【図５】（Ａ）は、多層回路基板製造後の比較例１の１ｋΩのチップ抵抗器の抵抗体ＳＥＭ写真であり、図５（Ｂ）〜（Ｆ）は、図５（Ａ）中に含まれるＡｌ，Ｓｉ，Ｐｂ，Ｒｕ，Ａｇの分布（マッピング）を示す図である。
【図６】（Ａ）は、多層回路基板製造後の実施例１の１ｋΩのチップ抵抗器の抵抗体ＳＥＭ写真であり、図５（Ｂ）〜（Ｆ）は、図５（Ａ）中に含まれるＡｌ，Ｓｉ，Ｐｂ，Ｒｕ，Ａｇの分布（マッピング）を示す図である。
【図７】本発明の他の実施の形態の多層回路基板の断面図である。
【図８】本発明のさらに他の実施の形態の多層回路基板の断面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の多層回路基板の一実施の形態の詳細に説明する。図１は本実施の形態の多層回路基板を組み立てる前の断面図であり、図２は、組み立てた後の断面図である。図２に示すように、多層回路基板１は、２つの回路基板３，５と、２つのプリプレグ７，９と、少なくとも一つのチップ抵抗器１１とを有している。なおチップ抵抗器１１は、その構成部材の一部を省略して描いている。また、図１には、多層回路基板中に実装される他の電子部品は示していない。
【００１３】
回路基板３，５は、プリプレグ７，９を介して積層されている。図１の下方に位置する回路基板３は、絶縁基板１３の両面に回路パターン１５が形成されて構成されている。図１の上方に位置する回路基板５も回路基板３と同様に、絶縁基板１７の両面に回路パターン１９が形成されて構成されている。絶縁基板１３，１７は、どのようなものでもよいが、例えばガラス繊維を主成分とする電気絶縁性を有する織布及び／または不織布のシート材料に、エポキシ、ポリイミド、テフロン（登録商標）、及び種々の複合樹脂等の熱硬化性樹脂または熱可塑性樹脂を含浸させこれを硬化させたものを用いることができる。回路パターン１５，１９は、いずれも銅箔により形成されている。図１の下方に位置する回路基板３の回路パターン１５は、一対の電極１５ａ，１５ｂを含んでいる。そして回路基板３上には、一対の電極１５ａ，１５ｂに跨ってチップ抵抗器１１が実装されている。
【００１４】
プリプレグ７，９は、２つの回路基板３，５を接合する目的で、両回路基板３，５の間に配置されて、回路基板３，５とともに積層されている。プリプレグ７，９としては、いずれもガラス繊維を主成分とする電気絶縁性を有する織布及び／または不織布のシート材料に、エポキシ、ポリイミド、テフロン（登録商標）、及び種々の複合樹脂等の熱硬化性樹脂または熱可塑性樹脂を含浸させて構成されたものを用いている。図１の下方に位置するプリプレグ７には、チップ抵抗器１１を収容する孔部７ａが形成されている。
【００１５】
チップ抵抗器１１は、図３に示すように、絶縁性基板１８と一対の電極１９，１９と一対のメッキ層２１，２１と、抵抗体２３と、オーバーコート層２５とを有している。なお、図３では、図１と上下を逆にした状態でチップ抵抗器１１を描いている。絶縁性基板１８は、セラミックからなり、直方体形状を有している。一対の電極１９，１９は、一対の表面電極部２７，２７と一対の裏面電極部２９，２９と一対の側面電極部３１，３１とをそれぞれ有している。一対の表面電極部２７，２７は、絶縁性基板１８の表面の長手方向の両端部に形成されており、Ａｕを導電性成分として含むガラスペーストを用いてパターンを印刷形成したのち、印刷したガラスペーストを焼成することにより形成されている。一対の裏面電極部２９，２９は、絶縁性基板１８の裏面の長手方向の両端部に形成されており、Ａｇ，Ｃｕ等の導電性成分として含むガラスペーストを用いて印刷と焼成により形成されている。一対の側面電極部３１，３１は、一対の表面電極部２７，２７と一対の裏面電極部２９，２９とに跨るように絶縁性基板１８の両側面に沿って形成されており、Ａｇ，Ｎｉ，Ｃｕ等を含む熱硬化性樹脂ペーストまたはガラスペーストが塗布され、これが焼成されて形成されている。また、一対の裏面電極部２９，２９は、薄膜形成技術を用いて薄膜により形成することもできる。本例では、絶縁性基板１８は、多数個取り用の大型基板を分割することにより形成される。一対の表面電極部２７，２７及び一対の裏面電極部２９，２９は、多数個取り用の基板に多数個分の電極をまとめて印刷して形成される。
【００１６】
抵抗体２３は、一対の表面電極部間にＲｕＯを含む抵抗体ペーストが印刷し、これを焼成して形成されている。抵抗体２３を印刷した後、ガラス材料からなる内側オーバーコート層３７により抵抗体２３を全体的に覆う。そしてレーザトリミングにより抵抗値調整を行った後に、内側オーバーコート層３７を外側オーバーコート層３９により覆う。外側オーバーコート層３９は、ガラス材料または樹脂材料を用いて形成されている。トリミング後の抵抗値の変化を抑制するためには、焼成温度の低い樹脂材料により外側オーバーコート層３９を形成するのが好ましい。本実施の形態では、オーバーコート層２５が内側オーバーコート層３７と外側オーバーコート層３９とにより構成されている。
【００１７】
オーバーコート層２５を形成した後に、一対の表面電極部、一対の裏面電極部及び一対の側面電極の外表面を覆う一対のメッキ層２１，２１を形成する。メッキ層を形成する際に、オーバーコート層２５は、メッキ液から抵抗体２３を保護する機能を果たす。一対のメッキ層２１，２１は、一対の内側メッキ層３３，３３と一対の外側メッキ層３５，３５とをそれぞれ有している。一対の内側メッキ層３３，３３は、一対の表面電極部２７，２７の一部と一対の裏面電極部２９，２９と一対の側面電極部３１，３１とを覆っており、Ｎｉメッキにより形成されている。一対の外側メッキ層３５，３５は、一対の内側メッキ層３３，３３を覆っており、Ｓｎメッキにより形成されている。本例では、一対の表面電極部２７，２７が回路基板３の電極１５ａ，１５ｂ上に位置する（一対の表面電極部２７，２７と回路基板３の電極１５ａ，１５ｂとが対向する）ように配置された状態で、一対の外側メッキ層３５，３５が回路基板３の電極１５ａ，１５ｂに半田付け接続されている。
【００１８】
図１に示す実施の形態の多層回路基板は、以下のようにして製造した。まず一対の表面電極部２７，２７が回路基板３の電極１５ａ，１５ｂ上に位置するように１以上のチップ抵抗器１１を回路基板３上に配置し、その他の電子部品も回路基板３上に配置した。そしてリフローを用いて、電子部品の半田付け作業を行った。半田付け作業では、チップ抵抗器１１の一対の外側メッキ層３５，３５を回路基板３の電極１５ａ，１５ｂに直接半田付け接続した。
【００１９】
次に、プリプレグ７の孔部７ａ内にチップ抵抗器１１が配置されるように、プリプレグ７，９を回路基板３の上に重ね合わせた。更に、プリプレグ７，９を介して回路基板５を回路基板３の上に重ね合わせて基板積層体を形成した。
【００２０】
次に、基板積層体を４．０ｋＰａ以下の真空雰囲気中において１８５℃で４０分間加熱し、且つ基板積層体の積層方向（図１の矢印Ａ）に２．５ＭＰａで加圧成形して多層回路基板を完成した。
【００２１】
本例の多層回路基板１によれば、多層回路基板１の内部に配置されたチップ抵抗器１１の一対の表面電極部２７，２７をＡｕを導電性成分として含むガラスペーストを用いて形成したため、基板積層体を真空雰囲気中において加熱加圧しても、一対の表面電極部２７，２７内の導電性成分（Ａｕ）が抵抗体２３内に拡散しない。そのため、多層回路基板１を製造する過程で、チップ抵抗器１１の抵抗値が低下することを防ぐことができる。また、本例の多層回路基板では、チップ抵抗器１１の絶縁性基板１８に多層回路基板の積層方向にクラックが生じるのを防ぐことができる。
【００２２】
次に試験を行うため、下記の表１に示す表面電極ペースト及び抵抗体ペーストを用いて、表面電極部及び抵抗体の成分が異なる実施例１，２及び比較例１，２のチップ抵抗器を作った。なお、表１中の抵抗体ペーストにおける汎用ペーストは、ＲｕＯを主成分として含む抵抗体ペーストであり、耐高電力ペーストは、ＲｕＯを主成分とし、汎用ペーストに比べて高電力に対する耐性が高いペーストである。
【表１】
2010182891.tif 000003
【００２３】
そして、各チップ抵抗器について、１ｋΩ、１０ｋΩ、１００ｋΩの抵抗値のものをそれぞれ作って、図３に示す形態の多層回路基板を作り、多層回路基板の製造前と製造後の抵抗値の変化率を測定した。なお、多層回路基板は、基板積層体を４．０ｋＰａ以下の真空雰囲気中において１８５℃で４０分間加熱し、且つ基板積層体の積層方向に２．５ＭＰａで１時間加圧成形して作った。表２はその測定結果を示している。
【表２】
2010182891.tif 000004
【００２４】
表２より、実施例１及び２は、比較例１及び２に比べてマイナス変化率が小さいのが分かる。特に、比較例１の１０ｋΩの多層回路基板では、マイナス変化率が−７．９％であり、比較例２の１００ｋΩの多層回路基板では、マイナス変化率が−１２．３％であり、マイナス変化率が著しく大きくなっているのが分かる。
【００２５】
図４（Ａ）は、多層回路基板製造後の比較例１の１ｋΩのチップ抵抗器の抵抗体と表面電極との接合部分のＳＥＭ写真であり、図４（Ｂ）は、多層回路基板製造後の比較例１の１００ｋΩのチップ抵抗器の抵抗体と表面電極との接合部分のＳＥＭ写真であり、図４（Ｃ）及び（Ｄ）は、図４（Ａ）及び（Ｂ）のそれぞれの部分拡大図である。各図においてＡ１は樹脂材料からなる外側オーバーコート層であり、Ａ２はガラス材料からなる内側オーバーコート層であり、Ａ３は抵抗体であり、Ａ４はＡｇを導電性成分として含む表面電極部であり、Ａ５はセラミックからなる絶縁性基板である。図４（Ａ）〜（Ｄ）より、抵抗体Ａ３内に表面電極部Ａ４のＡｇ（Ａ６）が拡散しているのが分かる。特に１００ｋΩのチップ抵抗器では、拡散が著しいのが分かる。また、図４（Ｅ）は、図４（Ａ）及び（Ｃ）の抵抗体の成分を示すスペクトルであり、図４（Ｆ）は、図４（Ｂ）及び（Ｄ）の抵抗体の成分を示すスペクトルである。図４（Ｅ）及び（Ｆ）より、抵抗体中にＡｇが拡散しているのが分かる。なお、図４（Ｅ）及び（Ｆ）中のＰｂ及びＲｕは、抵抗体に当初から含まれる成分であり、Ｓｉ及びＡｌは、絶縁性基板に含まれていた成分であり、Ａｕは、ＳＥＭ写真を撮影する際に用いられる金スパッタの成分である。
【００２６】
図５（Ａ）は、多層回路基板製造後の比較例１の１ｋΩのチップ抵抗器の抵抗体のＳＥＭ写真であり、図５（Ｂ）〜（Ｆ）は、図５（Ａ）中に含まれるＡｌ，Ｓｉ，Ｐｂ，Ｒｕ，Ａｇの分布（マッピング）を示す図である。図５（Ａ）〜（Ｆ）からも抵抗体中にＡｇが拡散しているのが分かる。
【００２７】
図６（Ａ）は、多層回路基板製造後の実施例１の１ｋΩのチップ抵抗器の抵抗体のＳＥＭ写真であり、図６（Ｂ）〜（Ｆ）は、図６（Ａ）中に含まれるＡｌ，Ｓｉ，Ｐｂ，Ｒｕ，Ａｕの分布（マッピング）を示す図である。図６（Ａ）及び図６（Ｆ）において、Ａ１２はガラス材料からなる内側オーバーコート層であり、Ａ１３は抵抗体であり、Ａ１４はＡｕを導電性成分として含む表面電極部である。図６（Ｆ）において抵抗体Ａ１３内にＡｕが拡散した場合、抵抗体Ａ１３内には、Ａｕが白く映し出される。しかしながら、図６（Ｆ）では抵抗体Ａ１３全体が黒く映し出されている。このため、図６（Ｆ）から抵抗体Ａ１３内にＡｕが拡散していないのが分かる。
【００２８】
なお、チップ抵抗器１１は、図７に示すように、図１に示す実施の形態に対して上下を逆にして回路基板３に接続しても構わない。この場合、抵抗体２３が回路基板５と対向するように、チップ抵抗器１１が回路基板３上に配置された状態で、一対の外側メッキ層３５，３５が回路基板３の電極１５ａ，１５ｂに半田部２０により半田付け接続されることになる。
【００２９】
図８は、本発明のさらに他の実施の形態の多層回路基板の断面図である。本例で用いるチップ抵抗器１１１は、絶縁性基板１１８と一対の表面電極部１２７，１２７と抵抗体１２３とを有しており、一対の裏面電極部及び一対の側面電極部を有していない。本例の多層回路基板１０１は、チップ抵抗器１１１以外の部材は、図１に示す実施の形態の多層基板１と同じ構造を有しているので、図１に示す部材と共通する部材には、図１の符号に１００を加えた符号を付して説明を省略する。本例では、オーバーコート層１２５によって覆われた抵抗体１２３が回路基板１０３と対向するように（図７において抵抗体１２３が下方に位置するように）チップ抵抗器１０１を回路基板１０３上に配置し、一対の表面電極部１２７，１２７を回路基板１０３の電極１１５ａ，１１５ｂに半田部１２０により半田付け接続して、チップ抵抗器１１１を回路基板１０３上に接続している。
【産業上の利用可能性】
【００３０】
本例の多層回路基板によれば、多層回路基板の内部に配置されたチップ抵抗器の一対の表面電極部をＡｕを導電性成分として含むものから形成したため、基板積層体を加熱加圧しても、一対の表面電極部内の導電正成分（Ａｕ）が抵抗体内に拡散しない。そのため、多層回路基板を製造する過程で、チップ抵抗器の抵抗値が低下するのを防ぐことができ、多層回路基板から設計通りの抵抗値を得ることが可能になる。
【符号の説明】
【００３１】
１  多層回路基板
３，５  回路基板
７，９  プリプレグ
１１  チップ抵抗器
１８  絶縁性基板
２３  抵抗体
２５  オーバーコート層
２７  表面電極部
２９  裏面電極部
３１  側面電極部
【図１】
2010182891.tif 000005
【図２】
2010182891.tif 000006
【図３】
2010182891.tif 000007
【図７】
2010182891.tif 000008
【図８】
2010182891.tif 000009
【図４】
2010182891.tif 000010
【図５】
2010182891.tif 000011
【図６】
2010182891.tif 000012