(57)【要約】【課題】比較的高い周波数領域まで高い変動除去比が得られる定電圧回路を提供する。【解決手段】入力端子と出力端子との間に直列に接続された出力トランジスタＱ１と、出力トランジスタＱ１を駆動するための制御信号を生成する制御トランジスタＱ２と、出力電圧ＯＵＴをレベルシフトするレベルシフト回路Ｄ１と、レベルシフト回路Ｄ１によりレベルシフトされた電圧をベースに受けて該電圧の変動分が示される信号をコレクタに出力する第３トランジスタＱ３とを備え、制御トランジスタＱ２のベースに出力電圧ＯＵＴが印加され、制御トランジスタＱ２のエミッタに第３トランジスタＱ３のコレクタ電圧が入力され、制御トランジスタＱ２のコレクタに出力トランジスタＱ１を駆動するための制御信号が生成される構成である。【選択図】図１
2010055450.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に直列に接続された出力トランジスタと、
該出力トランジスタを駆動するための制御信号を生成する制御トランジスタと、
前記出力端子の電圧をレベルシフトするレベルシフト回路と、
該レベルシフト回路によりレベルシフトされた電圧をベースに受けて該電圧の変動分が示される信号をコレクタに出力する第３トランジスタと、
を備え、
前記制御トランジスタのベースに前記出力端子の電圧が印加され、前記制御トランジスタのエミッタに前記第３トランジスタのコレクタ電圧が入力され、前記制御トランジスタのコレクタに前記制御信号が生成されることを特徴とする定電圧回路。
【請求項２】
前記レベルシフト回路は、
前記出力端子と基準電位点との間に接続されたツェナーダイオードであり、
該ツェナーダイオードの一端に前記出力端子の電圧を受けて他端に前記レベルシフトされた電圧を出力する構成であることを特徴とする請求項１記載の定電圧回路。
【請求項３】
前記第３トランジスタのコレクタが抵抗を介して前記出力端子に接続されていることをと特徴とする請求項１記載の定電圧回路。
【請求項４】
前記制御トランジスタにより生成された制御信号を増幅する増幅回路を備え、
前記増幅回路により増幅された信号によって前記出力トランジスタが駆動される構成であることを特徴とする請求項１記載の定電圧回路。
【請求項５】
前記出力トランジスタはバイポーラトランジスタであることを特徴とする請求項１記載の定電圧回路。
【請求項６】
入力端子と出力端子との間に直列に接続された出力トランジスタと、
前記出力端子と基準電位点との間に直列に接続されたツェナーダイオードおよび第１の抵抗と、
コレクタが第の２抵抗を介して前記出力端子に接続され、ベースが前記ツェナーダイオードと前記第１の抵抗との結節点に接続され、エミッタが前記基準電位点に接続された第３トランジスタと、
コレクタに前記入力端子側から電流が供給され、ベースが前記出力端子に接続され、エミッタが前記第３トランジスタのコレクタに接続された制御トランジスタと、
を備え、
前記制御トランジスタのコレクタに前記出力トランジスタを駆動するための制御信号が生成される構成であることを特徴とする定電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、出力トランジスタを駆動して定電圧を出力する定電圧回路に関する。
【背景技術】
【０００２】
従来、誤差増幅回路としてオペアンプを使用し、該オペアンプで出力電圧と基準電圧との差分をとって、その出力に基づいて出力トランジスタを駆動するようにした定電圧回路が知られている（例えば、特許文献１参照）。
【０００３】
また、図７に示すように、オペアンプを用いずに、出力電圧の帰還によって出力トランジスタを駆動して定電圧を出力する定電圧回路がある。図７において、Ｑ５１は出力トランジスタ、Ｑ５２は出力トランジスタを駆動するための制御トランジスタ、Ｄ５１は基準電圧を発生させるツェナーダイオードである。
【０００４】
図７の定電圧回路によれば、例えば負荷変動や電源電圧ＩＮの変動があって出力電圧ＯＵＴが上昇すると、制御トランジスタＱ５２のベース電圧が上がりコレクタ電流が増加する。すると、バイアス抵抗Ｒ１を通じて供給される出力トランジスタＱ５１のベース電流が減少するので、出力電圧ＯＵＴが低下する方向に作用が働く。出力電圧ＯＵＴが低下した場合は、逆の動作により出力電圧ＯＵＴが上昇する方向に作用が働く。このような制御トランジスタＱ５２の帰還制御によって出力電圧ＯＵＴが安定する。出力電圧ＯＵＴは、ツェナーダイオードＤ１のツェナー電圧と制御トランジスタＱ５２のベース・エミッタ間電圧Ｖｂｅの和で決まる。
【特許文献１】特開平１０−１９８４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般にオペアンプは周波数特性が良くない。従って、誤差増幅回路にオペアンプを用いた定電圧回路では、負荷変動や電源電圧変動に対する出力電圧の変動除去比は、周波数がさほど高くない段階で低下してしまう。
【０００６】
図７に示した定電圧回路では、オペアンプを用いた定電圧回路と比較すれば上記変動除去比は中広域の周波数帯域においてフラットで良好な特性となるが、近年の電子機器の高性能化や高音質化の要求に伴って、より広い周波数帯域に対して特性がフラットで高い変動除去比が得られる定電圧回路が要求されている。
【０００７】
このような観点から、図７の定電圧回路について検討すると、例えば、次のような欠点を有すると考えられた。例えば、制御トランジスタＱ５２のエミッタはツェナーダイオードＤ５１により定電圧化される一方、制御トランジスタＱ５２のベースに出力電圧ＯＵＴの変動が伝わってくる。すなわち、制御トランジスタＱ５２によりエミッタ接地回路の動作がなされる。そして、制御トランジスタＱ５２のベース・エミッタ間電圧Ｖｂｅが変動し、トランジスタ動作点が変動するため動作が不安定となる。
【０００８】
また、出力電圧ＯＵＴの変動は制御トランジスタＱ５２のベースに入力されることで、この出力電圧ＯＵＴの変動を小さくするような制御が行われるが、ツェナーダイオードＤ５１により抵抗Ｒ５３の一端側が安定化されることにより、制御トランジスタＱ５２のベースに伝わる出力電圧ＯＵＴの変動分が抑制されて、出力電圧ＯＵＴを安定化させる制御動作が鈍化されてしまう。
【０００９】
この発明の目的は、比較的高い周波数領域まで高い変動除去比が得られる定電圧回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１記載の発明は、
入力端子と出力端子との間に直列に接続された出力トランジスタと、
該出力トランジスタを駆動するための制御信号を生成する制御トランジスタと、
前記出力端子の電圧をレベルシフトするレベルシフト回路と、
該レベルシフト回路によりレベルシフトされた電圧をベースに受けて該電圧の変動分が示される信号をコレクタに出力する第３トランジスタと、
を備え、
前記制御トランジスタのベースに前記出力端子の電圧が印加され、前記制御トランジスタのエミッタに前記第３トランジスタのコレクタ電圧が入力され、前記制御トランジスタのコレクタに前記制御信号が生成されることを特徴とする定電圧回路である。
【００１１】
請求項２記載の発明は、請求項１記載の定電圧回路において、
前記レベルシフト回路は、
前記出力端子と基準電位点との間に接続されたツェナーダイオードであり、
該ツェナーダイオードの一端に前記出力端子の電圧を受けて他端に前記レベルシフトされた電圧を出力する構成であることを特徴としている。
【００１２】
請求項３記載の発明は、請求項１記載の定電圧回路において、
前記第３トランジスタのコレクタが抵抗を介して前記出力端子に接続されていることをと特徴としている。
【００１３】
請求項４記載の発明は、請求項１記載の定電圧回路において、
前記制御トランジスタにより生成された制御信号を増幅する増幅回路を備え、
前記増幅回路により増幅された信号によって前記出力トランジスタが駆動される構成であることを特徴としている。
【００１４】
請求項５記載の発明は、請求項１記載の定電圧回路において、
前記出力トランジスタはバイポーラトランジスタであることを特徴としている。
【００１５】
請求項６記載の発明は、
入力端子と出力端子との間に直列に接続された出力トランジスタと、
前記出力端子と基準電位点との間に直列に接続されたツェナーダイオードおよび第１の抵抗と、
コレクタが第の２抵抗を介して前記出力端子に接続され、ベースが前記ツェナーダイオードと前記第１の抵抗との結節点に接続され、エミッタが前記基準電位点に接続された第３トランジスタと、
コレクタに前記入力端子側から電流が供給され、ベースが前記出力端子に接続され、エミッタが前記第３トランジスタのコレクタに接続された制御トランジスタと、
を備え、
前記制御トランジスタのコレクタに前記出力トランジスタを駆動するための制御信号が生成される構成であることを特徴とする定電圧回路である。
【発明の効果】
【００１６】
本発明に従うと、比較的高い周波数領域まで例えば負荷変動や電源電圧変動に対する高い変動除去比を得ることができるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１８】
図１は、本発明の実施形態の定電圧回路の基本的な構成例を示す回路図である。
【００１９】
本発明の実施形態の定電圧回路１は、出力電圧ＯＵＴの変動を帰還させて出力トランジスタＱ１を制御することで安定化された出力電圧ＯＵＴを供給する回路である。この定電圧回路は、電源電圧ＩＮが入力される入力端子と出力電圧ＯＵＴを出力する出力端子との間に直列に接続された出力トランジスタＱ１と、入力端子側から出力トランジスタＱ１のベース端子にベース電流を供給するバイアス抵抗Ｒ１と、出力トランジスタＱ１の駆動制御を行う制御トランジスタＱ２と、出力電圧ＯＵＴをレベルシフトさせた電圧を生成するレベルシフト回路としてのツェナーダイオードＤ１と、該ツェナーダイオードＤ１によりレベルシフトされた電圧をベース端子に受けてこの電圧の変動が示される信号をコレクタ端子に出力する第３トランジスタＱ３と、第３トランジスタＱ３のベース端子とエミッタ端子間に接続されるバイアス抵抗Ｒ３と、第３トランジスタＱ３のコレクタに接続されるコレクタ抵抗Ｒ２等を備えている。
【００２０】
出力トランジスタＱ１は、例えばバイポーラトランジスタにより構成され、ベース電流に応じて出力端子側に電流を供給して出力電圧ＯＵＴを出力するものである。
【００２１】
ツェナーダイオードＤ１は、そのカソード端子が定電圧回路１の出力端子に接続され、アノード端子が上記バイアス抵抗Ｒ３を介してグラウンド（基準電位点）に接続されている。ツェナーダイオードＤ１に電流が流れることで、バイアス抵抗Ｒ３との結節点に出力電圧ＯＵＴからツェナー電圧分のレベルをシフトさせた電圧が出力される。
【００２２】
第３トランジスタＱ３は、ベース端子がツェナーダイオードＤ１とバイアス抵抗Ｒ３の結節点に接続され、エミッタ端子がグラウンドに接続され、コレクタ端子がコレクタ抵抗Ｒ２を介して定電圧回路１の出力端子に接続されている。第３トランジスタＱ３のベース端子には、出力電圧ＯＵＴをツェナー電圧でレベルシフトした電圧、すなわち、出力電圧ＯＵＴの変動成分が入力されるので、第３トランジスタＱ３のコレクタ端子にも出力電圧ＯＵＴの変動成分が出力されることとなる。
【００２３】
制御トランジスタＱ２は、ベース端子が定電圧回路１の出力端子に接続され、エミッタ端子が第３トランジスタＱ３のコレクタ端子に接続され、コレクタ端子に出力トランジスタＱ１を駆動するための制御信号が出力される。図１の例では、制御トランジスタＱ２のコレクタ端子が出力トランジスタＱ１のベース端子に接続されて、制御トランジスタＱ２により出力トランジスタＱ１のベース端子の駆動が直接行うように構成している。
【００２４】
上記のように構成された定電圧回路１によれば次のように動作する。
【００２５】
すなわち、入力端子に電源電圧ＩＮが入力されると、バイアス抵抗Ｒ１を介して出力トランジスタＱ１のベース端子にベース電流が供給される。これにより、出力トランジスタＱ１が駆動されてコレクタ電流が流れ、出力端子に出力電圧ＯＵＴが出力される。出力電圧ＯＵＴはツェナーダイオードＤ１のツェナー電圧と第３トランジスタＱ３のベース・エミッタ間電圧Ｖｂｅの和で安定される。
【００２６】
ここで、例えば電源電圧変動や負荷変動があって出力電圧ＯＵＴが変動すると、この変動成分がツェナーダイオードＤ１のアノード端子に出力されて、第３トランジスタＱ３のベース端子に入力される。さらに、第３トランジスタＱ３はその変動成分を増幅してコレクタ端子に出力する。
【００２７】
制御トランジスタＱ２では、ベース端子に変動成分を含んだ出力電圧ＯＵＴが入力される一方、エミッタ端子に第３トランジスタＱ３により増幅されたこの変動成分の信号が入力される。
【００２８】
すなわち、制御トランジスタＱ２のベース端子とエミッタ端子とに出力電圧ＯＵＴの変動成分が同相で入力されることとなる。つまり、第３トランジスタＱ３は制御トランジスタＱ２にカスコード接続され、制御トランジスタＱ２にブートストラップの作用を及ぼした状態になる。このような作用により、制御トランジスタＱ２の動作点が固定されてトランジスタ動作が安定化され、周波数特性も向上される。
【００２９】
さらに、制御トランジスタＱ２のベース電圧（出力電圧ＯＵＴ）は、制御トランジスタＱ２のエミッタ端子に入力される電圧（第３トランジスタＱ３のコレクタ出力）よりも安定化されている。そのため、制御トランジスタＱ２のベース端子は交流的に接地された状態と見なすことができ、その結果、制御トランジスタＱ２はベース接地増幅回路の動作を行うことになる。ベース接地増幅回路はエミッタ接地増幅回路に比べて周波数特性が非常に良好であり、ベース接地増幅回路としての動作により、制御トランジスタＱ２は、高い周波数領域の変動電圧に対しても利得を落とすことなく動作する。
【００３０】
そして、上記のような動作により制御トランジスタＱ２のコレクタ電流を増減させるので、出力トランジスタＱ１のベース電流が減少または増加されて、出力電圧ＯＵＴが安定される方向に作用が働く。
【００３１】
なお、抵抗Ｒ２の抵抗値を小さめの値に設定することで、Ｒ２に流れる電流を大きくして、制御トランジスタＱ２のベース電圧とエミッタ電圧との交流的な電位差を大きくすることができる。それにより、出力電圧ＯＵＴの変動に基づく制御トランジスタＱ２の動作をより大きくさせて、出力トランジスタＱ１のベース電流の増減量をより多くさせ、出力電圧ＯＵＴを安定化させる性能をより向上させることもできる。
【００３２】
また、上記の動作中、ツェナーダイオードＤ１が電流を通過／遮断させるときにスイッチングノイズを発生することがあるが、ツェナーダイオードＤ１の電流経路は、制御トランジスタＱ２と分離されているので、ノイズが直に制御トランジスタＱ２に伝わることがなく、それにより出力電圧ＯＵＴの変動に対する制御トランジスタＱ２の正確な制御が得られる。
【００３３】
図２には、シミュレーションに使用した本実施形態の定電圧回路の具体例を示す回路図を、図３には、図２の定電圧回路において電源電圧変動除去比のシミュレーション結果を示したグラフを、図４には、図２の定電圧回路において負荷変動除去比のシミュレーション結果を示したグラフを、それぞれ示す。図３と図４のグラフは、変動成分の周波数をＤＣ領域から４００ｋＨｚまで変化させた場合の変動除去比の値を示している。また、図３と図４のグラフには、比較のため、図８に示す従来の定電圧回路のシミュレーション結果も記している。
【００３４】
図２において、Ｒ１００は負荷抵抗、Ｃ１００は出力容量、Ｖ１００は電源電圧、Ｖ１０１は負荷変動を表わしている。
【００３５】
また、図２の定電圧回路１Ａでは、制御トランジスタＱ２から出力よされる制御信号を増幅して、出力トランジスタＱ１のベース端子に出力する増幅回路（ＰＮＰトランジスタＱ４とバイアス抵抗Ｒ４）を設けている。また、ツェナーダイオードＤ１にバイパスコンデンサＣ１１を並列接続し、入力端子から出力トランジスタＱ１にベース電流を供給する回路として接合型ＦＥＴをダイオード接続したものを用いている。
【００３６】
このような定電圧回路１Ａでシミュレーションを行ったところ、電源電圧変動除去比（電源電圧ＩＮの変動振幅／出力電圧ＯＵＴの変動振幅）は、図３に示すように、ＤＣ領域から４００ｋＨｚ程度の変動成分までほぼフラットに１０３ｄＢの特性が得られた。図８の従来例の回路と比較して２０ｄＢの改善がなされた。
【００３７】
また、負荷変動に対する変動除去比（負荷変動Ｖ１０１の変動振幅／出力電圧ＯＵＴの変動振幅）は、図４に示すように、ＤＣ領域から４００ｋＨｚ程度の変動成分までほぼフラットに９４ｄＢの特性が得られた。図８の従来例の回路と比較して２０ｄＢの改善がなされた。
【００３８】
以上のように、この実施形態の定電圧回路１，１Ａによれば、例えば図７，８の従来回路と比較して、第３トランジスタＱ３の１石を追加するだけで、次の４つの改善が得られている。
１．レベルシフト回路（ツェナーダイオードＤ１）の電流経路と、制御トランジスタＱ２の電流経路とが分離され、レベルシフト回路のノイズが制御トランジスタＱ２に直に伝わらない。
２．制御トランジスタＱ２のベース端子、エミッタ端子、コレクタ端子が同相で動作するため、動作点が安定して、比較的高い周波数領域まで安定したトランジスタ動作が得られる。
３．制御トランジスタＱ２がベース接地増幅回路として動作するため、周波数特性が大幅に改善されている。
４．誤差増幅の機能を持たせたことにより、出力トランジスタＱ１のベース電流をより幅広く制御できる。
【００３９】
そして、このような構成により、電源電圧変動除去比や負荷変動に対する変動除去比の大幅な向上が図られている。また、周波数特性も向上されＤＣ領域から４００ｋＨｚ程度の領域まで電源電圧変動除去比や負荷変動の変動除去比が高い値のままほぼフラットになっている。
【００４０】
［変形例１］
図５は、本発明に係る定電圧回路の第１変形例を示す回路図である。
【００４１】
この第１変形例の定電圧回路１Ｂは、図１に示した定電圧回路１と同様の構成により、負電圧の電源電圧ＩＮを入力して負電圧の出力電圧ＯＵＴを出力するように変形したものである。
【００４２】
この定電圧回路１Ｂは、図１の定電圧回路１の極性を逆転させた構成であり、図１のＮＰＮトランジスタＱ１〜Ｑ３に対応するトランジスタとして、ＰＮＰ接合の出力トランジスタＱ２１、制御トランジスタＱ２２、第３トランジスタＱ２３が設けられている。また、図１の抵抗Ｒ１〜Ｒ３に対応させて抵抗Ｒ２１〜Ｒ２３が設けられている。レベルシフト回路としてのツェナーダイオードＤ２１は、全体回路の極性が逆になっているのでアノード端子が出力端子に接続されている。
【００４３】
このような構成の定電圧回路１Ｂにより、図１の回路と同様の効果で、負の定電圧を供給することができる。
【００４４】
［変形例２］
図６は、本発明に係る定電圧回路の第２変形例を示す回路図である。
【００４５】
第２変形例の定電圧回路１Ｃは、出力電圧ＯＵＴをレベルシフトするツェナーダイオードＤ１ａ〜Ｄ１ｄと、レベルシフトされた出力電圧ＯＵＴの変動分を受けてこれを帰還させるトランジスタＱ３ａ〜Ｑ３ｄをカスコード接続して複数段設けたものである。
【００４６】
このように出力電圧ＯＵＴの変動成分を帰還させる段数を増やすことで、より性能を向上させることができる。
【００４７】
なお、本発明は、上記実施形態や第１と第２の変形例に限られるものではなく、様々な変更が可能である。例えば、出力電圧ＯＵＴをレベルシフトさせる回路としてツェナーダイオードを用いた構成を示したが、基準電圧を発生させる種々の回路に変更可能である。その他、実施の形態で具体的に示した細部は発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態の定電圧回路の基本的な構成例を示す回路図である。
【図２】シミュレーションに用いた実施形態の定電圧回路の具体例を示す回路図である。
【図３】本実施形態の定電圧回路における電源電圧変動除去比の周波数特性を示したグラフである。
【図４】本実施形態の定電圧回路における負荷変動除去比の周波数特性を示したグラフである。
【図５】本発明に係る定電圧回路の第１変形例を示す回路図である。
【図６】本発明に係る定電圧回路の第１変形例を示す回路図である。
【図７】従来の定電圧回路の一例を示す回路図である。
【図８】シミュレーションに用いた従来の定電圧回路の具体例を示す回路図である。
【符号の説明】
【００４９】
１，１Ａ〜１Ｃ    定電圧回路
Ｑ１    出力トランジスタ
Ｑ２    制御トランジスタ
Ｑ３    第３トランジスタ
Ｒ１    バイアス抵抗
Ｒ２    コレクタ抵抗
Ｒ３    バイアス抵抗
Ｄ１    ツェナーダイオード（レベルシフト回路）
Ｑ４    トランジスタ（増幅回路）
Ｒ４    バイアス抵抗（増幅回路） 
【図１】
2010055450.tif 000003
【図２】
2010055450.tif 000004
【図３】
2010055450.tif 000005
【図４】
2010055450.tif 000006
【図５】
2010055450.tif 000007
【図６】
2010055450.tif 000008
【図７】
2010055450.tif 000009
【図８】
2010055450.tif 000010