(57)【要約】【課題】プロセスの再現性を向上させることが可能な薄膜トランジスタの製造方法を提供する。【解決手段】薄膜トランジスタ１では、基板１１上に、ゲート絶縁膜１３を間にして、ゲート電極１２と酸化物半導体膜１５とが設けられ、この酸化物半導体膜１５に接してソース電極１４Ａおよびドレイン電極１４Ｂが配設されている。酸化物半導体膜１５を、ＤＣスパッタ法を用いて成膜すると共に、その際の直流電圧Ｖdcをキャリア密度Ｄに応じて設定する。直流電圧Ｖdcとキャリア密度Ｄとの間の比例関係を利用することにより、キャリア密度Ｄを制御し易くなる。酸素分圧の調節によってキャリア密度を制御する場合に比べ、制御結果がＭＦＣ等の他の機器の精度に左右されにくくなる。【選択図】図１
2010147160.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極の一方の側に、ゲート絶縁膜を介して、酸化亜鉛（ＺｎＯ）を含む酸化物半導体膜を形成する工程と、
前記酸化物半導体膜に接してソース電極およびドレイン電極を形成する工程とを含み、
前記酸化物半導体膜をスパッタ法を用いて形成すると共にその際の電圧をキャリア密度に応じて設定する
薄膜トランジスタの製造方法。
【請求項２】
前記スパッタ法はＤＣスパッタ法である
請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記スパッタ法における電圧を、２５０Ｖ以上４５０Ｖ以下とする
請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記キャリア密度を、１．０×１０12／cm3以上１．０×１０19／cm3以下とする
請求項１に記載の薄膜トランジスタの製造方法。
【請求項５】
前記ゲート電極上に前記ゲート絶縁膜を介して前記ソース電極および前記ドレイン電極を形成したのち、前記酸化物半導体膜を形成する
請求項１に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体膜を用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）の製造方法に関する。
【背景技術】
【０００２】
従来、薄膜トランジスタのチャネル層には、シリコン（Ｓｉ）に代表される半導体が用いられ、ドナーやアクセプタなどのイオン・インプランテーションにより、キャリア密度の制御が行われている。また、近年では、このシリコンと比較して電子移動度が大きく、優れた電気特性を有する半導体として、酸化亜鉛（ＺｎＯ）等の金属酸化物を主成分とした半導体（以下、酸化物半導体という）が注目されている。
【０００３】
このような酸化物半導体では、ドナーやアクセプタなどの材料および膜中の酸素欠損などに起因してキャリアを発生するが、特に成膜中に生じる酸素欠損は、キャリア密度をコントロールする上で大きな障害となっている。
【０００４】
そこで、酸化物半導体膜を例えばスパッタ法により成膜する際に、ＭＦＣ（Mass Flow Controller）を用いて酸素の流量を調節することにより、キャリア密度を制御する手法が提案されている（非特許文献１，２）。スパッタ法を用いた成膜過程では、スパッタ装置内に反応性ガスとして酸素（Ｏ2）を投入するが、この酸素の流量を調節することにより装置内の酸素分圧を制御することができる。酸素分圧とキャリア密度との間には、一定の相関があることがわかっているため、上記のようなキャリア密度の制御が可能となる。
【非特許文献１】H.Masuda他，「Transparent thin-film transistor using ＺｎＯ as an active channel layer and their electrical properties」，Minolta co.,Ltd
【非特許文献２】P.F.Carcia他，「Transparent ＺｎＯ thin-film transistor fabricated by rf magnetron sputtering」，DuPont Research and Development
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、酸素分圧とキャリア密度との関係は、一般に曲線を描き、線形性に欠けるものである。また、上記非特許文献１，２の手法では、ＭＦＣなどの機器を使用して酸素の流量を調節するため、スパッタ装置内部を所望の酸素分圧に保持できるかどうかは、使用される機器の精度に左右され易い。このため、目的とするキャリア密度との間で誤差が生じ易く、プロセスの再現性が低下してしまうという問題がある。
【０００６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、プロセスの再現性を向上させることが可能な薄膜トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の薄膜トランジスタの製造方法は、ゲート電極の一方の側にゲート絶縁膜を介して酸化亜鉛（ＺｎＯ）を含む酸化物半導体膜を形成する工程と、酸化物半導体膜に接してソース電極およびドレイン電極を形成する工程とを含み、酸化物半導体膜をスパッタ法を用いて形成すると共にその際の電圧をキャリア密度に応じて設定するものである。
【０００８】
本発明の薄膜トランジスタの製造方法では、酸化亜鉛を含む酸化物半導体膜を形成する際に、スパッタ法を用いると共にその電圧をキャリア密度に応じて設定する。スパッタ法における電圧とキャリア密度との間には相関があり、この関係は線形性を示す。
【発明の効果】
【０００９】
本発明の薄膜トランジスタの製造方法によれば、酸化亜鉛を含む酸化物半導体膜を、スパッタ法を用いて形成すると共にその際の電圧をキャリア密度に応じて設定する。すなわち、電圧のキャリア密度に対する線形性を利用することができ、これによりキャリア密度を制御し易くなる。また、酸素分圧を調節してキャリア密度を制御する場合に比べ、制御結果がＭＦＣなどの機器の精度に左右されにくい。よって、プロセスの再現性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
（１）実施の形態：ボトムゲート型の積層構造においてソース・ドレイン電極の上に酸化物半導体膜を形成した例
（２）変形例：ボトムゲート型の積層構造において酸化物半導体膜上にソース・ドレイン電極を形成した例
（３）適用例１：薄膜トランジスタ１を用いた表示装置の一例
（４）適用例２〜６：適用例１の表示装置を搭載した電子機器の例
【００１１】
＜実施の形態＞
［薄膜トランジスタ１の構成］
図１は、本発明の一実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、例えば液晶ディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイなどの駆動素子として機能し、例えばボトムゲート型の構造（逆スタガー構造）を有している。
【００１２】
薄膜トランジスタ１は、基板１１上の選択的な領域にゲート電極１２を有し、このゲート電極１２の上に、ゲート絶縁膜１３を介してソース電極１４Ａ，ドレイン電極１４Ｂおよび酸化物半導体膜１５がそれぞれ形成されたものである。本実施の形態では、ゲート絶縁膜１３上に、ソース電極１４Ａおよびドレイン電極１４Ｂが、所定の間隙１４０を形成するように互いに対向して配設されている。酸化物半導体膜１５は、これらのソース電極１４Ａおよびドレイン電極１４Ｂに接すると共に間隙１４０を覆うように形成されている。なお、この酸化物半導体膜１５上に、酸化物半導体膜１５を覆うように、チャネル保護膜が設けられていてもよい。保護膜としては、酸化物半導体膜１５への水素などの浸入を抑制したり、機械的な損傷を防止するためのシリコン窒化膜やシリコン酸化膜などから構成されている。
【００１３】
基板１１は、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などが挙げられる。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体膜１５を成膜するため、安価なプラスチックフィルムを用いることができる。
【００１４】
ゲート電極１２は、薄膜トランジスタ１にゲート電圧を印加するための電極である。このゲート電極１２は、例えばＩＴＯ（酸化インジウム錫）、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＧＺＯ（ガリウムドープ酸化亜鉛）などの透明導電膜から構成されている。ゲート電極１２の厚みは、例えば５０ｎｍ〜２００ｎｍである。
【００１５】
ゲート絶縁膜１３は、シリコン酸化膜、シリコン窒化膜またはシリコン窒化酸化膜などにより構成され、厚みは例えば５０ｎｍ〜５００ｎｍである。
【００１６】
ソース電極１４Ａおよびドレイン電極１４Ｂはいずれも、ＩＴＯ，ＡＺＯ，ＧＺＯなどの透明導電膜により構成され、厚みは例えば５０ｎｍ〜２００ｎｍである。
【００１７】
酸化物半導体膜１５は、チャネル層として機能するものである。この酸化物半導体膜１５は、酸化亜鉛を主成分とする透明な酸化物半導体、例えばアルミニウムがドープされたＡＺＯ、ガリウムがドープされたＧＺＯ、あるいは酸化インジウムガリウム亜鉛（ＩＧＺＯ）などにより構成されている。酸化物半導体膜１５の厚みは、例えば２０ｎｍ〜２００ｎｍである。このような酸化物半導体膜１５におけるキャリア密度Ｄは、１．０×１０19／cm3以下であることが望ましく、例えば１．０×１０12／cm3以上１．０×１０19／cm3以下である。以下では、この酸化物半導体膜１５として、上記酸化物半導体のうちＡＺＯを用いた場合を例に挙げて説明する。
【００１８】
［薄膜トランジスタ１の製造方法］
薄膜トランジスタ１は、例えば次のようにして製造することができる。すなわち、まず基板１１上の全面に例えばスパッタ法を用いて、ゲート電極１２の材料となる透明導電膜を形成する。こののち、図２（Ａ）に示したように、基板１１上に形成した透明導電膜を、例えばフォトリソグラフィ法を用いてパターニングすることにより、ゲート電極１２を形成する。
【００１９】
続いて、図２（Ｂ）に示したように、基板１１上に、ゲート電極１２を覆うようにして、上述した材料よりなるゲート絶縁膜１３を例えばスパッタ法を用いて形成する。
【００２０】
次いで、図２（Ｃ）に示したように、ゲート絶縁膜１３上に、ソース電極１４Ａおよびドレイン電極１４Ｂとなる透明導電膜１４−１を、例えばスパッタ法を用いて形成する。こののち、図２（Ｄ）に示したように、透明導電膜１４−１を、例えばフォトリソグラフィ法を用いてパターニングして間隙１４０を形成する。これにより、ゲート絶縁膜１３上にソース電極１４Ａおよびドレイン電極１４Ｂを形成する。
【００２１】
（酸化物半導体膜１５の成膜工程）
続いて、ゲート絶縁膜１３上に、上述した材料および厚みからなる酸化物半導体膜１５を、例えばターゲットを使用したスパッタ法を用いて形成する。スパッタ法としては、ＤＣ（直流）スパッタ法が望ましく、この際、例えば図３に示したようなＤＣスパッタ装置２を利用することができる。
【００２２】
ＤＣスパッタ装置２は、電源２０、真空チャンバー２１、排気ポンプ２２、基板ホルダ２３、ターゲット装着台２４およびこれらの駆動制御を行う制御装置（図示せず）を備えたＤＣマグネトロンスパッタ装置である。このＤＣスパッタ装置２では、基板ホルダ２３に被成膜対象としての基板Ａを、ターゲット装着台２４上に成膜原料となるターゲットＢを、それぞれ互いに向かい合うように設置できるようになっている。
【００２３】
電源２０は、ターゲットＢに対して直流電圧Ｖdcを印加するための直流電源である。真空チャンバー２１には、反応性ガスやスパッタリングガスをチャンバー内部へ導入するためのガス導入口２５が設けられている。ここでは、反応性ガスとして酸素ガス、スパッタリングガスとしてはアルゴンガスをそれぞれ用いる。ガス導入口２５は、Ｏ2ガス流量コントローラ２５ａおよびＡｒガス流量コントローラ２５ｂを介して、酸素ガス供給源およびアルゴンガス供給源（いずれも図示せず）に接続されている。これらの酸素ガスおよびアルゴンガスは、混合ガスとして真空チャンバー２１内に導入される。排気ポンプ２２は、ゲートバルブ２２ａと共に真空チャンバー２１の排気を行うものである。ターゲット装着台２４の下方には、カソード冷却水を循環させるための冷却管２６や、図示しない磁石などが配設されている。
【００２４】
このようなＤＣスパッタ装置２を用いて、酸化物半導体膜１５を成膜する際には、まず、基板ＡおよびターゲットＢを上述した所定の位置に設置する。このとき、基板Ａとして、ソース電極１４Ａおよびドレイン電極１４Ｂが形成された基板１１を用いると共に、ターゲットＢとして、例えば酸化亜鉛にアルミナ（Ａｌ2Ｏ3）を２重量％ドープしたＡＺＯ焼成体を使用する。続いて、真空チャンバー２１内を、真空度が例えば１．０×１０-4Ｐａ以下となるまで排気したのち、酸素とアルゴンとの混合ガスを真空チャンバー２１内に導入する。このとき、ＤＣスパッタ装置２内における酸素ガスの比率を例えば１．０〜５．０％程度とし、この比率を例えばＭＦＣを用いて成膜中一定に保つようにする。
【００２５】
次いで、ターゲットＢに対して直流電圧Ｖdcを印加する。この際、直流電圧Ｖdcを、所望のキャリア密度Ｄに応じて設定し、成膜中は一定に保持する。ここで、直流電圧Ｖdcとキャリア密度Ｄとの間には相関があり、この関係は線形性（比例関係）を示す。その一例を図４に示す。具体的には、キャリア密度Ｄを１．０×１０12／cm3以上１．０×１０19／cm3以下とするためには、そのキャリア密度Ｄの値に応じて直流電圧Ｖdcを２５０Ｖ以上４５０Ｖ以下の範囲で選択すればよい。例えば、チャネル層として好適なキャリア密度Ｄ（１．０×１０16／cm3）を得るためには、直流電圧Ｖdcを約３５０Ｖに設定すればよい。
【００２６】
このような電圧印加により、基板ＡとターゲットＢとの間にはプラズマ放電Ｐが生じ、このプラズマ放電Ｐにより、ターゲットＢの粒子が弾き飛ばされて基板Ａの表面、すなわち基板１１上のソース電極１４Ａおよびドレイン電極１４Ｂの表面に付着する。これにより、ＡＺＯよりなる酸化物半導体膜１５を形成する。
【００２７】
最後に、成膜した酸化物半導体膜１５を、例えばフォトリソグラフィ法を用いてパターニングすることにより、図１に示した薄膜トランジスタ１を完成する。
【００２８】
［薄膜トランジスタ１の作用・効果］
上記のような薄膜トランジスタ１では、図示しない配線層を通じてゲート電極１２に所定のしきい値電圧以上の電圧（ゲート電圧）が印加されると、ソース電極１４Ａとドレイン電極１４Ｂとの間隙１４０において、酸化物半導体膜１５中に電流（ドレイン電流）が生じる。
【００２９】
本実施の形態では、このような酸化物半導体膜１５をＤＣスパッタ法を用いて成膜すると共に、その際の直流電圧Ｖdcをキャリア密度Ｄに応じて設定する。すなわち、直流電圧Ｖdcを調節することにより、キャリア密度Ｄを制御するようにしている。ここで、従来では、このキャリア密度を、スパッタ法における酸素ガスの流量（分圧）を調節することにより制御する手法が用いられている。この手法は、キャリア密度と酸素分圧との間に相関があることを利用したものである。図５（Ａ）に、酸素ガス比とキャリア密度（／ｃｍ3）との関係を示す。また、図５（Ｂ）には、酸素分圧とキャリア密度および移動度（モビリティ）との関係（非特許文献１より抜粋）、図５（Ｃ）には、酸素分圧と抵抗値との関係（非特許文献２より抜粋）を示す。このように、キャリア密度と酸素分圧との関係は、一般に曲線となり、線形性に欠けるものである。これに対し、本実施の形態では、直流電圧Ｖdcとキャリア密度Ｄとの比例関係を利用することができるため、従来に比べキャリア密度Ｄを制御し易くなる。
【００３０】
また、従来のように酸素分圧によってキャリア密度を制御する場合には、ＭＦＣを用いて酸素流量を調節する必要があるため、その制御結果がＭＦＣの精度に左右され易い。この点、本実施の形態では、直流電圧Ｖdcの調節によりキャリア密度Ｄを制御するため、制御結果がスパッタ装置以外の機器の精度に左右されにくい。以上により、プロセスの再現性を向上させることが可能となる。
【００３１】
ちなみに、直流電圧Ｖdcではなく、ＤＣパワー（電力）を用いてキャリア密度Ｄを制御する手法も考えられる。このＤＣパワーとキャリア密度Ｄとの間にも、比例関係があるため、酸素分圧を用いる場合に比べキャリア密度Ｄを制御し易くなる。ところが、スパッタ法を用いた成膜過程では、プラズマ放電を繰り返し行うことによって、ターゲットＢが消耗してしまう。このため、図６（Ａ）に示したように、一定のＤＣパワー下においては、成膜時間が長くなるに従って、直流電圧Ｖdcが減少する（図６（Ａ）中の実線）。一方、直流電流は増大する（図６（Ａ）中の点線）。すなわち、ターゲットＢの使用初期と使用後期との間では、直流電圧Ｖdcに差が生じる。この結果、図６（Ｂ）に示したように、ターゲットＢの使用初期（図６（Ｂ）中の黒丸）、使用中期（図６（Ｂ）中の黒三角）および使用後期（図６（Ｂ）中の黒四角）の間で、ＤＣパワーとキャリア密度Ｄとの比例関係が異なるものとなってしまう。このように、ターゲットＢの使用状態によって、ＤＣパワーに対するキャリア密度Ｄが変動するため、プロセスの再現性の点において改善の余地がある。これに対し、本実施の形態では、キャリア密度Ｄに応じて設定した直流電圧Ｖdcを成膜中一定に保持するため、このようなターゲットＢの消耗に拘らず、図４に示したような一定の比例関係を安定して保つことができる。
【００３２】
＜変形例＞
図７は、上記実施の形態の薄膜トランジスタ１の変形例に係る薄膜トランジスタ３の断面構成を表すものである。薄膜トランジスタ３は、上記実施の形態の薄膜トランジスタ１と同様、例えば液晶ディスプレイや有機ＥＬディスプレイなどの駆動用素子として機能し、ボトムゲート型の構造を有するものである。本変形例では、酸化物半導体膜３１と、ソース電極３２Ａおよびドレイン電極３２Ｂ以外の構成は、上記実施の形態の薄膜トランジスタ１と同様の構成となっている。以下では、薄膜トランジスタ１と同様の構成要素については同一の符号を付し、適宜説明を省略する。
【００３３】
薄膜トランジスタ３では、ゲート絶縁膜１３上に、酸化物半導体膜３１が形成され、この酸化物半導体膜３１の表面に、ソース電極３２Ａおよびドレイン電極３２Ｂが、所定の間隙１４０を形成するように互いに対向して配設されている。本変形例においても、ソース電極３２Ａおよびドレイン電極３２Ｂの間隙１４０における酸化物半導体膜３１を覆うように、保護膜が設けられていてもよい。
【００３４】
この薄膜トランジスタ３は、例えば次のようにして製造することができる。まず、上記実施の形態の薄膜トランジスタ１と同様にして、基板１１上にゲート電極１２、ゲート絶縁膜１３をこの順に形成する。こののち、図８（Ａ）に示したように、ゲート絶縁膜１３上に、酸化物半導体膜３１を、上記実施の形態の酸化物半導体膜１５と同様に、例えばＤＣスパッタ装置２を用いたＤＣスパッタ法により成膜する。続いて、図８（Ｂ）に示したように、形成した酸化物半導体膜３１上に、ソース電極３２Ａおよびドレイン電極３２Ｂとなる透明導電膜３２−１を、例えばスパッタ法を用いて形成する。最後に、形成した透明導電膜３２−１を、例えばフォトリソグラフィ法を用いてパターニングすることにより間隙１４０を形成する。これにより、図７に示した薄膜トランジスタ３を完成する。
【００３５】
本変形例のように、ゲート絶縁膜１３とソース電極３２Ａおよびドレイン電極３２Ｂとの間に、酸化物半導体膜３１が形成されていてもよい。すなわち、酸化物半導体膜３１は、ゲート電極１２上にゲート絶縁膜１３を介して設けられると共に、ソース電極３２Ａおよびドレイン電極３２Ｂに接して形成されていれば、上記実施の形態と同様の効果を得ることができる。但し、上記実施の形態の薄膜トランジスタ１のように、酸化物半導体膜１５をできるだけ後の工程で成膜する方が、キャリア密度Ｄの変動が生じにくいため望ましい。
【００３６】
＜適用例１＞
図９は、上記実施の形態の薄膜トランジスタ１を駆動素子として用いた表示装置（表示装置４０）の回路構成を示すものである。表示装置４０は、例えば液晶ディスプレイや有機ＥＬディスプレイなどであり、駆動パネル５０上に、マトリクス状に配設された複数の画素１０Ｒ，１０Ｇ，１０Ｂと、これらの画素１０Ｒ，１０Ｇ，１０Ｂを駆動するための各種駆動回路とが形成されたものである。画素１０Ｒ，１０Ｇ，１０Ｂはそれぞれ、赤色（Ｒ：Red），緑色（Ｇ：Green）および青色（Ｂ：Blue）の色光を発する液晶表示素子や有機ＥＬ素子などである。これら３つの画素１０Ｒ，１０Ｇ，１０Ｂを一つのピクセルとして、複数のピクセルにより表示領域１１０が構成されている。駆動パネル５０上には、駆動回路として、例えば映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０と、画素駆動回路１５０とが配設されている。この駆動パネル５０には、図示しない封止パネルが貼り合わせられ、この封止パネルにより画素１０Ｒ，１０Ｇ，１０Ｂおよび上記駆動回路が封止されている。
【００３７】
図１０は、画素駆動回路１５０の等価回路図である。画素駆動回路１５０は、上記薄膜トランジスタ１として、トランジスタＴｒ１，Ｔｒ２が配設されたアクティブ型の駆動回路である。トランジスタＴｒ１，Ｔｒ２の間にはキャパシタＣｓが設けられ、第１の電源ライン（Ｖcc）および第２の電源ライン（ＧＮＤ）の間において、画素１０Ｒ（または画素１０Ｇ，１０Ｂ）がトランジスタＴｒ１に直列に接続されている。このような画素駆動回路１５０では、列方向に信号線１２０Ａが複数配置され、行方向に走査線１３０Ａが複数配置されている。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介してトランジスタＴｒ２のソース電極に画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介してトランジスタＴｒ２のゲート電極に走査信号が順次供給されるようになっている。このような表示装置４０は、例えば次の適用例２〜６に示した電子機器に搭載することができる。
【００３８】
＜適用例２＞
図１１は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有している。
【００３９】
＜適用例３＞
図１２は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有している。
【００４０】
＜適用例４＞
図１３は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有している。
【００４１】
＜適用例５＞
図１４は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。
【００４２】
＜適用例６＞
図１５は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。
【００４３】
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、酸化物半導体膜として、ＡＺＯを用いた場合を例に挙げて説明したが、他の酸化物半導体を用いるようにしてもよい。例えば、ＧＺＯやＩＧＺＯを用いるようにしてもよく、このような場合であっても、本発明と同等の効果を得ることができる。
【００４４】
また、上記実施の形態等では、薄膜トランジスタとして、ボトムゲート構造を例に挙げて説明したが、これに限定されず、トップゲート構造であってもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施の形態に係る薄膜トランジスタの断面構造を表すものである。
【図２】図１に示した薄膜トランジスタの製造方法を工程順に示す図である。
【図３】図１に示した酸化物半導体膜を形成する際に用いるＤＣスパッタ装置の概略構成を表す模式図である。
【図４】直流電圧とキャリア密度との関係を表す特性図である。
【図５】従来例に係るキャリア密度の制御方法を説明するための特性図である。
【図６】比較例に係るキャリア密度の制御方法を説明するための特性図である。
【図７】変形例に係る薄膜トランジスタの断面構造を表すものである。
【図８】図６に示した薄膜トランジスタの製造方法を工程順に示す図である。
【図９】適用例１に係る表示装置の回路構成を表す図である。
【図１０】図８に示した画素駆動回路の一例を表す等価回路図である。
【図１１】適用例２の外観を表す斜視図である。
【図１２】（Ａ）は適用例３の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１３】適用例４の外観を表す斜視図である。
【図１４】適用例５の外観を表す斜視図である。
【図１５】（Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【００４６】
１，３…薄膜トランジスタ、２…ＤＣスパッタ装置、１１…基板、１２…ゲート電極、１３…ゲート絶縁膜、１４Ａ，３２Ａ…ソース電極、１４Ｂ，３２Ｂ…ドレイン電極、１５，３１…酸化物半導体膜、４０…表示装置、５０…駆動パネル、１０Ｒ，１０Ｇ，１０Ｂ…画素、１１０…表示領域、１２０…信号線駆動回路、１３０…走査線駆動回路、１５０…画素駆動回路、Ｔｒ１，Ｔｒ２…トランジスタ。
【図１】
2010147160.tif 000003
【図２】
2010147160.tif 000004
【図３】
2010147160.tif 000005
【図４】
2010147160.tif 000006
【図５】
2010147160.tif 000007
【図６】
2010147160.tif 000008
【図７】
2010147160.tif 000009
【図８】
2010147160.tif 000010
【図９】
2010147160.tif 000011
【図１０】
2010147160.tif 000012
【図１１】
2010147160.tif 000013
【図１２】
2010147160.tif 000014
【図１３】
2010147160.tif 000015
【図１４】
2010147160.tif 000016
【図１５】
2010147160.tif 000017