(57)【要約】      （修正有）【課題】トランジスタを用いた多段増幅回路の高周波特性を改善する。【解決手段】１段目の負荷抵抗器７０１とトランジスタ７０４の間にインダクタ１２０１−１〜１２０１−ｎを直列に接続し、２段目に並列に設けられたトランジスタ１２０３−１〜１２０３−ｎのゲートをインダクタ１２０１−１〜１２０１−ｎにそれぞれ接続する。【選択図】図１２
2010147735.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタ手段と、
負荷抵抗器手段と、
前記負荷抵抗器手段と前記第１のトランジスタ手段の間に直列に接続された複数のインダクタ手段と、
並列に設けられ、前記複数のインダクタ手段と接続された複数の第２のトランジスタ手段と
を備えることを特徴とする増幅回路。
【請求項２】
前記複数のインダクタ手段と前記複数の第２のトランジスタ手段のゲートが配線手段又はインダクタ手段によりそれぞれ接続されることを特徴とする付記１記載の増幅回路。
【請求項３】
前記複数の第２のトランジスタ手段のうち隣接する第２のトランジスタ手段のドレイン同士がインダクタ手段又は配線手段により接続されることを特徴とする付記１記載の増幅回路。
【請求項４】
前記複数の第２のトランジスタ手段のうち隣接する第２のトランジスタ手段のソース同士がインダクタ手段又は配線手段により接続されることを特徴とする付記１記載の増幅回路。
【請求項５】
第１及び第２の差動トランジスタ手段と、
第１及び第２の負荷抵抗器手段と、
前記第１の負荷抵抗器手段と前記第１の差動トランジスタ手段の間に直列に接続された複数の第１のインダクタ手段と、
前記第２の負荷抵抗器手段と前記第２の差動トランジスタ手段の間に直列に接続された複数の第２のインダクタ手段と、
並列に設けられ、前記複数の第１のインダクタ手段と接続された複数の第３の差動トランジスタ手段と、
並列に設けられ、前記複数の第２のインダクタ手段と接続された複数の第４の差動トランジスタ手段と
を備えることを特徴とする差動増幅回路。
【請求項６】
前記複数の第１のインダクタ手段と前記複数の第３の差動トランジスタ手段のゲートが配線手段又はインダクタ手段によりそれぞれ接続され、前記複数の第２のインダクタ手段と前記複数の第４の差動トランジスタ手段のゲートが配線手段又はインダクタ手段によりそれぞれ接続されることを特徴とする付記７記載の差動増幅回路。
【請求項７】
前記複数の第３の差動トランジスタ手段のうち隣接する第３の差動トランジスタ手段のドレイン同士がインダクタ手段又は配線手段により接続され、前記複数の第４の差動トランジスタ手段のうち隣接する第４の差動トランジスタ手段のドレイン同士がインダクタ手段又は配線手段により接続されることを特徴とする付記７記載の差動増幅回路。
【請求項８】
前記複数の第３の差動トランジスタ手段のうち隣接する第３の差動トランジスタ手段のソース同士がインダクタ手段又は配線手段により接続され、前記複数の第４の差動トランジスタ手段のうち隣接する第４の差動トランジスタ手段のソース同士がインダクタ手段又は配線手段により接続されることを特徴とする付記７記載の差動増幅回路。
【請求項９】
送信信号を生成する信号生成手段と、
信号光を前記送信信号で変調して光信号を生成する変調手段とを備え、
前記信号生成手段は、
第１のトランジスタ手段と、
負荷抵抗器手段と、
前記負荷抵抗器手段と前記第１のトランジスタ手段の間に直列に接続された複数のインダクタ手段と、
並列に設けられ、前記複数のインダクタ手段と接続された複数の第２のトランジスタ手段とを含むことを特徴とする光送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気信号を増幅する増幅回路と、増幅回路を含む光送信機に関する。
【背景技術】
【０００２】
近年、インターネット等の普及により通信ネットワークの通信量は増加の一途をたどっており、それに伴い大容量フォトニックネットワークの構築が求められている。現在のフォトニックネットワークでは１０Ｇｂ／ｓベースの通信が主流であるが、さらなる大容量化に対応するためには、４０Ｇｂ／ｓベースのような、より高速な通信を行う光送受信機が必要となる。より高速な光送受信機を実現するためには、より高速な駆動回路や増幅回路が必要になる。
【０００３】
従来の高速増幅回路としては、負荷抵抗器に直列にシャントインダクタを挿入した構造のソース接地増幅回路が広く用いられている。図１は、２段ソース接地増幅回路の構成例を示している。図１の２段ソース接地増幅回路は、抵抗器１０１、１０４、インダクタ１０２、１０５、及びトランジスタ１０３、１０６を備える。抵抗器１０１及び１０４は負荷抵抗器であり、インダクタ１０２及び１０５はシャントインダクタである。
【０００４】
抵抗器１０１、インダクタ１０２、及びトランジスタ１０３は１段目の増幅器を構成する。抵抗器１０１の一方の端子は電源電位ＶＤＤに接続され、他方の端子にはインダクタ１０２が直列に接続されている。インダクタ１０２はトランジスタ１０３のドレインに接続され、トランジスタ１０３のソースは接地電位に接続されている。
【０００５】
抵抗器１０４、インダクタ１０５、及びトランジスタ１０６は２段目の増幅器を構成する。抵抗器１０４の一方の端子は電源電位ＶＤＤに接続され、他方の端子にはインダクタ１０５が直列に接続されている。インダクタ１０５はトランジスタ１０６のドレインに接続され、トランジスタ１０６のソースは接地電位に接続されている。２段目の増幅器を追加することで、１段目の増幅器のみの場合より増幅率を上げることができる。
【０００６】
１段目のトランジスタ１０３のドレインは、点Ａで２段目のトランジスタ１０６のゲートに接続されている。入力信号はトランジスタ１０３のゲートに供給され、１段目の増幅器の出力信号はトランジスタ１０３のドレインから点Ａに出力され、２段目の増幅器の出力信号はトランジスタ１０６のドレインから出力される。
【０００７】
図１のような構造を用いることにより、高周波信号の利得低下をインダクタ１０２及び１０５により補うことができる。このため、増幅帯域を高周波側へ拡大し、高速信号の特性を改善することができる。
【０００８】
差動トランジスタのドレインとゲート接地トランジスタのソースとの間、負荷抵抗と電源との間、及びソースフォロアトランジスタのソースと出力端との間にそれぞれインダクタを挿入した差動増幅回路も知られている。
【０００９】
入力整合回路に２つのコイルを挿入することで２つの周波数について入力整合をとる高周波増幅器も知られている。
また、別の高速増幅回路として分布定数型増幅回路が挙げられる。図２は、分布定数型増幅回路の構成例を示している。図２の分布定数型増幅回路は、プリドライバ２０１、差動増幅器２０２−１〜２０２−６、抵抗器２０３〜２０６、２１１〜２１４、入力伝送路２０７、２０８、及び出力伝送路２０９、２１０を備える。
【００１０】
抵抗器２０５及び２０６は負荷抵抗器であり、抵抗器２１１及び２１２はそれぞれ入力伝送路２０７及び２０８に含まれる終端抵抗器であり、抵抗器２１３及び２１４はそれぞれ出力伝送路２０９及び２１０に含まれる終端抵抗器である。プリドライバ２０１に入力された信号は入力伝送路２０７及び２０８を介して差動増幅器２０２−１〜２０２−６に供給され、増幅された信号は出力伝送路２０９及び２１０を介して出力される。このような分布定数型増幅回路によれば、広帯域にわたって一定の利得が得られる。
【特許文献１】特開２００５−０７３２３４号公報
【特許文献２】特開平１０−２４２７７６号公報
【非特許文献１】Yves Baeyens et al., “High Gain-Bandwidth Differential Distributed InP D-HBT Driver Amplifiers with Large (11.3 Vpp) Output Swing at 40 Gb/s”, IEEE Journal of Solid State Circuits, Vol. 39, No. 10, October 2004, pp. 1697-1705.
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した従来の増幅回路には、次のような問題がある。
図１に示したように、１段目と同様の増幅器を２段目に接続した場合、２段目のトランジスタ１０６のゲートとソースの間の入力寄生容量１０７が、点Ａにおける信号の高周波特性を劣化させることがある。この劣化分はインダクタ１０１のインダクタンスを大きくすることでいくらかは補償することができる。しかし、インダクタ１０１により補償できる範囲には限界があり、入力寄生容量１０７が大きい場合、高周波帯域の増幅特性が劣化する。
【００１２】
なお、図１の構成に限らず、トランジスタを用いた一般的な多段増幅回路においても、同様の問題が生じると考えられる。
また、図２に示したような分布定数型増幅回路では、高速信号を長距離伝送するために、抵抗器２０５、２０６、２１１、２１２と入力伝送路２０７、２０８におけるインピーダンス整合が必要となる。このため、抵抗器２０５及び２０６の抵抗値が制限されたり、抵抗器２０５及び２０６と並列に見える抵抗器２１１及び２１２を設けることにより、振幅が低下したりする等の問題がある。
【００１３】
なお、図２の構成に限らず、インピーダンス整合が必要な一般的な分布定数型増幅回路においても、同様の問題が生じると考えられる。
本発明の課題は、トランジスタを用いた多段増幅回路の高周波特性を改善することである。
【課題を解決するための手段】
【００１４】
開示の増幅回路は、第１のトランジスタ手段、負荷抵抗器手段、複数のインダクタ手段、及び複数の第２のトランジスタ手段を備える。
複数のインダクタ手段は、負荷抵抗器手段と第１のトランジスタ手段の間に直列に接続される。複数の第２のトランジスタ手段は並列に設けられ、複数のインダクタ手段と接続される。
【００１５】
複数の第２のトランジスタ手段を並列に設けることで、後段の増幅器の入力寄生容量を低減することができる。したがって、前段の増幅器の高周波特性が改善される。
開示の差動増幅回路は、第１及び第２の差動トランジスタ手段、第１及び第２の負荷抵抗器手段、複数の第１のインダクタ手段、複数の第２のインダクタ手段、複数の第３のトランジスタ手段、及び複数の第４のトランジスタ手段を備える。
【００１６】
複数の第１のインダクタ手段は、第１の負荷抵抗器手段と第１の差動トランジスタ手段の間に直列に接続され、複数の第２のインダクタ手段は、第２の負荷抵抗器手段と第２の差動トランジスタ手段の間に直列に接続される。
【００１７】
複数の第３の差動トランジスタ手段は並列に設けられ、複数の第１のインダクタ手段と接続される。複数の第４の差動トランジスタ手段は並列に設けられ、複数の第２のインダクタ手段と接続される。
【００１８】
複数の第３の差動トランジスタ手段を並列に設け、複数の第４の差動トランジスタ手段を並列に設けることで、後段の差動増幅器の入力寄生容量を低減することができる。したがって、前段の差動増幅器の高周波特性が改善される。
【発明の効果】
【００１９】
トランジスタを用いた多段増幅回路の高周波特性が改善され、出力信号の波形を改善することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照しながら、実施形態を詳細に説明する。
図３は、図１に示した２段ソース接地増幅回路の等価回路の例を示している。図３の等価回路では、１段目のトランジスタ１０３が電流Ｉを供給する電流源３０１に置き換えられている。この場合、１段目の増幅器は入力寄生容量１０７を持つ２段目の増幅器を駆動することになる。２段目のトランジスタ１０６のゲートに相当する点Ａにおける負荷インピーダンスＺは、次式により表される。
【数１】
2010147735.tif 000003
【数２】
2010147735.tif 000004
Ｒは抵抗器１０１の抵抗値、Ｌはインダクタ１０２のインダクタンス、Ｃは入力寄生容量１０７の値、ωは入力信号の角周波数を表す。
【００２１】
ωが大きい高周波帯域では（２）式の分子のω2 Ｌ2 が無視できないため、Ｌを大きくすることで負荷インピーダンスＺの絶対値を大きくすることができる。しかし、Ｌを一定値以上大きくした場合、（２）式の分子のω2 Ｌ2 より分母のω4 Ｃ2 Ｌ2 の影響の方が支配的となり、負荷インピーダンスＺの絶対値は周波数が高くなるに連れて小さくなる。このため、Ｌを大きくしても、点Ａにおける信号振幅が一定値以上となる帯域を高周波側に拡大できる幅には限界がある。
【００２２】
図４は、異なるＬの値に対して（２）式に基づき計算される、点Ａにおける信号振幅の周波数特性を示している。ここでは、Ｌ＝０，１００，５００，１０００，２０００，５０００（ｐＨ）の６個の値を用いている。例えば、曲線４０２は、Ｌ＝５００（ｐＨ）の場合の信号振幅を表す。
【００２３】
直線４０１は、曲線４０２が表す信号振幅の３ｄＢ帯域の最大周波数を示している。３ｄＢ帯域とは、信号振幅が最大値の約半分になる２つの周波数の間の帯域である。図４で
は、Ｌを一定値以上大きくしても、３ｄＢ帯域幅が高周波側に広がらないことが分かる。
【００２４】
（２）式からも分かるように、３ｄＢ帯域幅は２段目の入力寄生容量１０７の値Ｃによって決まる。Ｃが小さいほど分母のω4 Ｃ2 Ｌ2 の影響が小さくなるため、点Ａにおける信号振幅は大きくなり、３ｄＢ帯域幅が高周波側に拡大される。
【００２５】
入力寄生容量１０７の値Ｃは、トランジスタ１０６のサイズが小さくなるほど小さくなる。そこで、２段目のトランジスタ１０６をサイズの小さい複数のトランジスタに分割し、それらのトランジスタを接続することで、２段目の入力寄生容量を小さくすることが考えられる。
【００２６】
図５は、図３のトランジスタ１０６を２個のトランジスタに分割した構成例を示している。図５の等価回路は、図３の等価回路のインダクタ１０２をインダクタ５０１に置き換え、トランジスタ１０６をトランジスタ５０３及び５０４に置き換えた構成を有する。
【００２７】
トランジスタ５０３のゲートはインダクタ５０１に接続され、トランジスタ５０４のゲートは電流源３０１に接続され、電流源３０１とインダクタ５０１の間にはインダクタ５０２が接続されている。したがって、トランジスタ５０３及び５０４のゲート同士はインダクタ５０２を介して接続されることになる。
【００２８】
トランジスタ５０３及び５０４のサイズ（ゲート幅）をトランジスタ１０６のサイズの１／２とすると、トランジスタ５０３及び５０４の入力寄生容量５０５及び５０６の値Ｃ’はＣ／２となる。
【００２９】
この場合、１段目の増幅器は入力寄生容量５０５及び５０６を持つ２段目の増幅器を駆動することになり、その値Ｃ’は図３の入力寄生容量１０７の値Ｃより小さいため、２段目の増幅器の負荷インピーダンスも小さくなると期待される。インダクタ５０１及び５０２のインダクタンスをともにＬ’とすると、トランジスタ５０４のゲートに相当する点Ａ’における負荷インピーダンスＺ’は、次式により表される。
【数３】
2010147735.tif 000005
【数４】
2010147735.tif 000006
【００３０】
図６は、異なるＬ’の値に対して（４）式に基づき計算される、点Ａ’における信号振幅の周波数特性を示している。ここでは、Ｌ’＝０，１００，５００，１０００，２０００，５０００（ｐＨ）の６個の値を用いている。例えば、曲線６０２は、Ｌ’＝５００（ｐＨ）の場合の信号振幅を表す。
【００３１】
直線６０１は、曲線６０２が表す信号振幅の３ｄＢ帯域の最大周波数を示している。この場合、直線６０１が示す３ｄＢ帯域は、図４の直線４０１が示す３ｄＢ帯域より高周波側に広がっていることが分かる。（４）式によれば、Ｌ’＝５００（ｐＨ）に限らず、Ｌ’の値を適切に設定することで、図４の場合より３ｄＢ帯域を拡大することができる。
【００３２】
なお、トランジスタ５０３及び５０４のサイズは必ずしも同じである必要はなく、そのサイズを異ならせても構わない。例えば、トランジスタ５０３のサイズをトランジスタ１０６のサイズの２／３とし、トランジスタ５０４のサイズをトランジスタ１０６のサイズの１／３としてもよい。さらに、インダクタ５０１及び５０２のインダクタンスを異ならせても構わない。
【００３３】
図７は、実施形態の２段ソース接地増幅回路の構成例を示している。図７の２段ソース接地増幅回路は、抵抗器７０１、７０５、インダクタ７０２、７０３、７０６、７０７、及びトランジスタ７０４、７０８、７０９を備える。抵抗器７０１及び７０５は負荷抵抗器であり、インダクタ７０２、７０３、及び７０６は帯域拡大のためのシャントインダクタである。
【００３４】
抵抗器７０１、インダクタ７０２、７０３、及びトランジスタ７０４は１段目の増幅器を構成する。抵抗器７０１の一方の端子は電源電位ＶＤＤに接続され、他方の端子にはインダクタ７０２及び７０３が直列に接続されている。インダクタ７０３はトランジスタ７０４のドレインに接続され、トランジスタ７０４のソースは接地電位に接続されている。
【００３５】
抵抗器７０５、インダクタ７０６、７０７、及びトランジスタ７０８、７０９は２段目の増幅器を構成する。抵抗器７０５の一方の端子は電源電位ＶＤＤに接続され、他方の端子にはインダクタ７０６が直列に接続されている。インダクタ７０６はトランジスタ７０８のドレインに接続され、トランジスタ７０８のドレインとトランジスタ７０９のドレインはインダクタ７０７により接続されている。トランジスタ７０８及び７０９のソースは接地電位に接続されている。
【００３６】
１段目のトランジスタ７０４のドレインは、点Ｐで２段目のトランジスタ７０８のゲートに接続され、２段目のトランジスタ７０９のゲートは、点Ｑでインダクタ７０２とインダクタ７０３の間に接続されている。したがって、並列に接続されたトランジスタ７０８及び７０９のゲート同士はインダクタ７０３を介して接続され、そのドレイン同士はインダクタ７０７を介して接続されることになる。インダクタ７０７は、２段目の増幅器内での信号タイミングを調整するために設けられる。
【００３７】
入力信号はトランジスタ７０４のゲートに供給され、１段目の増幅器の出力信号は点Ｐ及びＱに出力され、２段目の増幅器の出力信号はトランジスタ７０９のドレインから出力される。このとき、２段目のトランジスタ７０８及び７０９は、それぞれのゲートとソースの間に入力寄生容量７１０及び７１１を有する。
【００３８】
トランジスタ７０８及び７０９のサイズの比率は特に限定されるものではなく、インダクタ７０２及び７０３のインダクタンスは、トランジスタ７０８及び７０９のサイズに応じて決めればよい。
【００３９】
また、インダクタ７０２及び７０３とトランジスタ７０８及び７０９のゲートの接続方法は図７の接続方法に限定されるものではなく、トランジスタ７０８及び７０９のゲートの接続先を互いに入れ替えても構わない。
図７の構成によれば、図５の等価回路の場合と同様に、高周波側に信号帯域を拡大することができ、高速信号の波形を改善することができる。
【００４０】
図８は、図１及び図７の２段ソース接地増幅回路の周波数特性の比較を示している。曲線８０１及び８０２は、それぞれ図１及び図７の２段ソース接地増幅回路の出力信号の周波数特性を表す。
【００４１】
ここでは、図７のトランジスタ７０８及び７０９のサイズは図１のトランジスタ１０６のサイズの１／２とし、入力寄生容量７１０及び７１１の値はＣ／２とし、インダクタ７０２及び７０３のインダクタンスは同じであるものとする。図７の２段ソース接地増幅回路の信号帯域の方が、図１の２段ソース接地増幅回路の信号帯域より、高周波側に拡大されていることが分かる。
【００４２】
図９及び図１０は、それぞれ図１及び図７の２段ソース接地増幅回路の出力信号の波形を示している。図７の２段ソース接地増幅回路の出力信号の方が、図１の２段ソース接地増幅回路の出力信号より、波形が改善されていることが分かる。
【００４３】
図１１は、１段目の増幅器と２段目の増幅器をインダクタで接続した２段ソース接地増幅回路の構成例を示している。図１１の２段ソース接地増幅回路は、図７の２段ソース接地増幅回路にインダクタ１１０１及び１１０２を追加した構成を有する。
【００４４】
インダクタ１１０１の一方の端子は１段目のインダクタ７０２とインダクタ７０３の間に接続され、他方の端子は２段目のトランジスタ７０９のゲートに接続されている。また、インダクタ１１０２の一方の端子は１段目のトランジスタ７０４のドレインに接続され、他方の端子は２段目のトランジスタ７０８のゲートに接続されている。
【００４５】
このように、１段目の増幅器と２段目の増幅器をインダクタで接続することで、２段目のトランジスタ７０８及び７０９の入力寄生容量に起因する１段目の増幅器の高周波特性の劣化をさらに低減し、高速信号の波形をさらに改善することができる。
【００４６】
図１２は、２段目のトランジスタをｎ個（ｎは２以上の整数）のトランジスタに分割した２段ソース接地増幅回路の構成例を示している。図１２の２段ソース接地増幅回路は、図７の２段ソース接地増幅回路において、トランジスタ７０８及び７０９をトランジスタ１２０３−１〜１２０３−ｎに置き換えた構成を有する。さらに、インダクタ７０２及び７０３はインダクタ１２０１−１〜１２０１−ｎに置き換えられ、インダクタ７０７はインダクタ１２０２−１〜１２０２−（ｎ−１）に置き換えられている。
【００４７】
抵抗器７０１、インダクタ１２０１−１〜１２０１−ｎ、及びトランジスタ７０４は１段目の増幅器を構成する。抵抗器７０１の一方の端子は電源電位ＶＤＤに接続され、他方の端子にはインダクタ１２０１−１〜１２０１−ｎが直列に接続されている。インダクタ１２０１−ｎはトランジスタ７０４のドレインに接続され、トランジスタ７０４のソースは接地電位に接続されている。
【００４８】
抵抗器７０５、インダクタ７０６、１２０２−１〜１２０２−（ｎ−１）、及びトランジスタ１２０３−１〜１２０３−ｎは２段目の増幅器を構成する。抵抗器７０５の一方の端子は電源電位ＶＤＤに接続され、他方の端子にはインダクタ７０６が直列に接続されている。インダクタ７０６はトランジスタ１２０３−ｎのドレインに接続され、トランジスタ１２０３−ｉ（ｉ＝ｎ，ｎ−１，．．．，２）のドレインとトランジスタ１２０３−（ｉ−１）のドレインはインダクタ１２０２−（ｉ−１）により接続されている。トランジスタ１２０３−１〜１２０３−ｎのソースは接地電位に接続されている。
【００４９】
１段目のトランジスタ７０４のドレインは、２段目のトランジスタ１２０３−ｎのゲートに接続され、２段目のトランジスタ１２０３−（ｉ−１）のゲートは、インダクタ１２０１−ｉとインダクタ１２０１−（ｉ−１）の間に接続されている。したがって、並列に接続されたトランジスタ１２０３−ｉ及び１２０３−（ｉ−１）のゲート同士はインダクタ１２０１−ｉを介して接続され、そのドレイン同士はインダクタ１２０２−（ｉ−１）を介して接続されることになる。インダクタ１２０２−１〜１２０２−（ｎ−１）は、２段目の増幅器内での信号タイミングを調整するために設けられる。
【００５０】
入力信号はトランジスタ７０４のゲートに供給され、１段目の増幅器の出力信号はトランジスタ１２０３−１〜１２０３−ｎのゲートに出力され、２段目の増幅器の出力信号はトランジスタ１２０３−１のドレインから出力される。
【００５１】
トランジスタ１２０３−１〜１２０３−ｎのサイズの比率は特に限定されるものではなく、インダクタ１２０１−１〜１２０１−ｎのインダクタンスは、トランジスタ１２０３−１〜１２０３−ｎのサイズに応じて決めればよい。
【００５２】
また、インダクタ１２０１−１〜１２０１−ｎとトランジスタ１２０３−１〜１２０３−ｎのゲートの接続方法は図１２の接続方法に限定されるものではなく、トランジスタ１２０３−１〜１２０３−ｎのゲートの接続先を互いに入れ替えても構わない。
【００５３】
図１２の構成によれば、図７の２段ソース接地増幅回路の場合と同様に、高周波側に信号帯域を拡大することができ、高速信号の波形を改善することができる。
さらに、図７及び図１２の２段ソース接地増幅回路は、分布定数型回路ではなく集中定数型回路で構成されるため、インピーダンス整合や終端抵抗器による終端なしでも実現することができる。
【００５４】
図１３は、図１２においてｎ＝４の場合のトランジスタ１２０３−１のゲートにおける信号振幅の周波数特性を示している。ここでは、インダクタ１２０１−１〜１２０１−ｎのインダクタンスをすべてＬ’’とし、Ｌ’’＝０，１００，５００，１０００，２０００，５０００（ｐＨ）の６個の値を用いている。例えば、曲線１３０２は、Ｌ’’＝５００（ｐＨ）の場合の信号振幅を表す。
【００５５】
直線１３０１は、曲線１３０２が表す信号振幅の３ｄＢ帯域の最大周波数を示している。この場合、直線１３０１が示す３ｄＢ帯域は、図６の直線６０１が示す３ｄＢ帯域より高周波側に広がっていることが分かる。Ｌ’’＝５００（ｐＨ）に限らず、Ｌ’’の値を適切に設定することで、図６の場合より３ｄＢ帯域を拡大することができる。２段目のトランジスタの分割数ｎが大きいほど信号帯域をより拡大できると期待される。
【００５６】
なお、図１２の２段ソース接地増幅回路において、インダクタ１２０２−１〜１２０２−（ｎ−１）を配線のインダクタンスで代用することも可能である。この場合、２段ソース接地増幅回路の構成は図１４のようになる。
【００５７】
図１２及び図１４の２段ソース接地増幅回路においても、図１１に示したように、１段目の増幅器と２段目の増幅器をインダクタで接続することで、高周波特性をさらに改善することができる。
【００５８】
以上の実施形態ではソース接地増幅回路の例を説明したが、２段目の増幅器にソースフォロワトランジスタを用いた場合でも、ソースフォロワトランジスタを複数のトランジスタに分割することで高周波特性を改善することができる。
【００５９】
図１５は、２段目の増幅器にソースフォロワトランジスタを用いた２段増幅回路の構成例を示している。図１５の２段増幅回路は、抵抗器１５０１、インダクタ１５０２、１５０３、１５０７、トランジスタ１５０４、１５０５、１５０６、及び電流源１５０８を備える。抵抗器１５０１は負荷抵抗器であり、インダクタ１５０２及び１５０３は帯域拡大のためのシャントインダクタである。
【００６０】
抵抗器１５０１、インダクタ１５０２、１５０３、及びトランジスタ１５０４は１段目の増幅器を構成する。抵抗器１５０１の一方の端子は電源電位ＶＤＤに接続され、他方の端子にはインダクタ１５０２及び１５０３が直列に接続されている。インダクタ１５０３はトランジスタ１５０４のドレインに接続され、トランジスタ１５０４のソースは接地電位に接続されている。
【００６１】
トランジスタ１５０５、１５０６、インダクタ１５０７、及び電流源１５０８は２段目の増幅器を構成する。トランジスタ１５０５及び１５０６のドレインは電源電位ＶＤＤに接続され、トランジスタ１５０５のソースと接地電位の間には電流源１５０８が接続されている。電流源１５０８の代わりに抵抗器を用いてもよい。トランジスタ１５０５のソースとトランジスタ１５０６のソースはインダクタ１５０７により接続されている。
【００６２】
１段目のトランジスタ７０４のドレインは、点Ｘで２段目のトランジスタ１５０５のゲートに接続され、２段目のトランジスタ１５０６のゲートは、点Ｙでインダクタ１５０２とインダクタ１５０３の間に接続されている。したがって、並列に接続されたトランジスタ１５０５及び１５０６のゲート同士はインダクタ１５０３を介して接続され、そのソース同士はインダクタ１５０７を介して接続されることになる。インダクタ１５０７は、２段目の増幅器内での信号タイミングを調整するために設けられる。
【００６３】
入力信号はトランジスタ１５０４のゲートに供給され、１段目の増幅器の出力信号は点Ｘ及びＹに出力され、２段目の増幅器の出力信号はトランジスタ１５０５のソースから出力される。このとき、２段目のトランジスタ１５０５及び１５０６は、それぞれのゲートとソースの間に入力寄生容量１５０９及び１５１０を有する。
【００６４】
トランジスタ１５０５及び１５０６のサイズの比率は特に限定されるものではなく、インダクタ１５０２及び１５０３のインダクタンスは、トランジスタ１５０５及び１５０６のサイズに応じて決めればよい。
【００６５】
また、インダクタ１５０２及び１５０３とトランジスタ１５０５及び１５０６のゲートの接続方法は図１５の接続方法に限定されるものではなく、トランジスタ１５０５及び１５０６のゲートの接続先を互いに入れ替えても構わない。
図１５の構成によれば、入力寄生容量１５０９及び１５１０に起因する１段目の増幅器の高周波特性の劣化を低減し、高速信号の波形を改善することができる。
【００６６】
図１６は、２段目のソースフォロワトランジスタをｎ個（ｎは２以上の整数）のトランジスタに分割した２段増幅回路の構成例を示している。図１６の２段増幅回路は、図１５の２段増幅回路において、トランジスタ１５０５及び１５０６をトランジスタ１６０２−１〜１６０２−ｎに置き換えた構成を有する。さらに、インダクタ１５０２及び１５０３はインダクタ１６０１−１〜１６０１−ｎに置き換えられ、インダクタ１５０７はインダクタ１６０３−１〜１６０３−（ｎ−１）に置き換えられている。
【００６７】
抵抗器１５０１、インダクタ１６０１−１〜１６０１−ｎ、及びトランジスタ１５０４は１段目の増幅器を構成する。抵抗器１５０１の一方の端子は電源電位ＶＤＤに接続され、他方の端子にはインダクタ１６０１−１〜１６０１−ｎが直列に接続されている。インダクタ１６０１−ｎはトランジスタ１５０４のドレインに接続され、トランジスタ１５０４のソースは接地電位に接続されている。
【００６８】
トランジスタ１６０２−１〜１６０２−ｎ、インダクタ１６０３−１〜１６０３−（ｎ−１）、及び電流源１５０８は２段目の増幅器を構成する。トランジスタ１６０２−１〜１６０２−ｎのドレインは電源電位ＶＤＤに接続され、トランジスタ１６０２−ｎのソー
スと接地電位の間には電流源１５０８が接続されている。トランジスタ１６０２−ｉ（ｉ＝１，２，．．．，ｎ−１）のソースとトランジスタ１６０２−（ｉ＋１）のソースはインダクタ１６０３−ｉにより接続されている。
【００６９】
１段目のトランジスタ１５０４のドレインは、２段目のトランジスタ１６０２−ｎのゲートに接続され、２段目のトランジスタ１６０２−ｉのゲートは、インダクタ１６０１−ｉとインダクタ１６０１−（ｉ＋１）の間に接続されている。したがって、並列に接続されたトランジスタ１６０２−ｉ及び１６０２−（ｉ＋１）のゲート同士はインダクタ１６０１−（ｉ＋１）を介して接続され、そのソース同士はインダクタ１６０３−ｉを介して接続されることになる。インダクタ１６０３−１〜１６０３−（ｎ−１）は、２段目の増幅器内での信号タイミングを調整するために設けられる。
【００７０】
入力信号はトランジスタ１５０４のゲートに供給され、１段目の増幅器の出力信号はトランジスタ１６０２−１〜１６０２−ｎのゲートに出力され、２段目の増幅器の出力信号はトランジスタ１６０２−ｎのソースから出力される。
【００７１】
トランジスタ１６０２−１〜１６０２−ｎのサイズの比率は特に限定されるものではなく、インダクタ１６０１−１〜１６０１−ｎのインダクタンスは、トランジスタ１６０２−１〜１６０２−ｎのサイズに応じて決めればよい。
【００７２】
また、インダクタ１６０１−１〜１６０１−ｎとトランジスタ１６０２−１〜１６０２−ｎのゲートの接続方法は図１６の接続方法に限定されるものではなく、トランジスタ１６０２−１〜１６０２−ｎのゲートの接続先を互いに入れ替えても構わない。
【００７３】
図１６の構成によれば、図１５の２段増幅回路の場合と同様に、高周波側に信号帯域を拡大することができ、高速信号の波形を改善することができる。
なお、図１６の２段ソース接地増幅回路において、インダクタ１６０３−１〜１６０３−（ｎ−１）を配線のインダクタンスで代用することも可能である。この場合、２段増幅回路の構成は図１７のようになる。
【００７４】
次に、２段差動増幅回路において２段目のトランジスタを複数のトランジスタに分割する実施形態について説明する。
図１８は、２段目のトランジスタを分割しない場合の２段差動増幅回路の構成例を示している。図１８の２段差動増幅回路は、抵抗器１８０１−１、１８０１−２、１８０５−１、１８０５−２及びインダクタ１８０２−１、１８０２−２、１８０６−１、１８０６−２を備える。図１８の２段差動増幅回路は、トランジスタ１８０３−１、１８０３−２、１８０７−１、１８０７−２及び電流源１８０４、１８０５をさらに備える。
【００７５】
トランジスタ１８０３−１及び１８０３−２は１段目の差動トランジスタであり、トランジスタ１８０７−１及び１８０７−２は２段目の差動トランジスタである。抵抗器１８０１−１、１８０１−２、１８０５−１、及び１８０５−２は負荷抵抗器であり、インダクタ１８０２−１、１８０２−２、１８０６−１、及び１８０６−２はシャントインダクタである。
【００７６】
抵抗器１８０１−１、１８０１−２、インダクタ１８０２−１、１８０２−２、トランジスタ１８０３−１、１８０３−２、及び電流源１８０４は１段目の差動増幅器を構成する。抵抗器１８０１−ｊ（ｊ＝１，２）の一方の端子は電源電位ＶＤＤに接続され、他方の端子にはインダクタ１８０２−ｊが直列に接続されている。インダクタ１８０２−ｊはトランジスタ１８０３−ｊのドレインに接続され、トランジスタ１８０３−ｊのソースと接地電位の間には電流源１８０４が接続されている。電流源１８０４の代わりに抵抗器を
用いてもよい。
【００７７】
抵抗器１８０５−１、１８０５−２、インダクタ１８０６−１、１８０６−２、トランジスタ１８０７−１、１８０７−２、及び電流源１８０８は２段目の差動増幅器を構成する。抵抗器１８０５−ｊ（ｊ＝１，２）の一方の端子は電源電位ＶＤＤに接続され、他方の端子にはインダクタ１８０６−ｊが直列に接続されている。インダクタ１８０６−ｊはトランジスタ１８０７−ｊのドレインに接続され、トランジスタ１８０７−ｊのソースと接地電位の間には電流源１８０８が接続されている。電流源１８０８の代わりに抵抗器を用いてもよい。
【００７８】
１段目のトランジスタ１８０３−ｊのドレインは、２段目のトランジスタ１８０７−ｊのゲートに接続されている。１段目の差動増幅器は、トランジスタ１８０３−１及び１８０３−２のゲートに供給された信号の電位差を増幅して、トランジスタ１８０７−１及び１８０７−２のゲートに出力する。２段目の差動増幅器は、トランジスタ１８０７−１及び１８０７−２のゲートに供給された信号の電位差を増幅して、トランジスタ１８０７−１及び１８０７−２のドレインから出力信号を出力する。
【００７９】
図１９は、図１８のトランジスタ１８０７−１及び１８０７−２をそれぞれ２個ずつのトランジスタに分割した構成例を示している。図１９の２段差動増幅回路は、図１８の２段差動増幅回路において、トランジスタ１８０７−ｊ（ｊ＝１，２）をトランジスタ１９０４−ｊ及び１９０５−ｊに置き換えた構成を有する。さらに、インダクタ１８０２−ｊはインダクタ１９０１−ｊ及び１９０２−ｊに置き換えられ、インダクタ１９０３−１及び１９０３−２が追加されている。トランジスタ１９０４−ｊ及び１９０５−ｊは２段目の差動トランジスタである。
【００８０】
１段目のインダクタ１９０１−ｊ及び１９０２−ｊはシャントインダクタであり、抵抗器１８０１−ｊに直列に接続されている。インダクタ１９０２−ｊはトランジスタ１８０３−ｊのドレインに接続されている。
【００８１】
２段目のインダクタ１８０６−ｊはトランジスタ１９０４−ｊのドレインに接続され、トランジスタ１９０４−ｊのドレインとトランジスタ１９０５−ｊのドレインはインダクタ１９０３−ｊにより接続されている。トランジスタ１９０４−１、１９０４−２、１９０５−１、及び１９０５−２のソースと接地電位の間には電流源１８０８が接続されている。
【００８２】
１段目のトランジスタ１８０３−ｊのドレインは、２段目のトランジスタ１９０４−ｊのゲートに接続され、２段目のトランジスタ１９０５−ｊのゲートは、インダクタ１９０１−ｊとインダクタ１９０２−ｊの間に接続されている。したがって、並列に接続されたトランジスタ１９０４−ｊ及び１９０５−ｊのゲート同士はインダクタ１９０２−ｊを介して接続され、そのドレイン同士はインダクタ１９０３−ｊを介して接続されることになる。インダクタ１９０３−ｊは、２段目の差動増幅器内での信号タイミングを調整するために設けられる。
【００８３】
１段目の差動増幅器の出力信号はトランジスタ１９０４−１、１９０４−２、１９０５−１、及び１９０５−２のゲートに出力され、２段目の差動増幅器の出力信号はトランジスタ１９０５−１及び１９０５−２のドレインから出力される。
【００８４】
トランジスタ１９０４−ｊ及び１９０５−ｊのサイズの比率は特に限定されるものではなく、インダクタ１９０１−ｊ及び１９０２−ｊのインダクタンスは、トランジスタ１９０４−ｊ及び１９０５−ｊのサイズに応じて決めればよい。
【００８５】
また、インダクタ１９０１−ｊ及び１９０２−ｊとトランジスタ１９０４−ｊ及び１９０５−ｊのゲートの接続方法は図１９の接続方法に限定されるものではなく、トランジスタ１９０４−ｊ及び１９０５−ｊのゲートの接続先を互いに入れ替えても構わない。
図１９の構成によれば、図７の２段ソース接地増幅回路の場合と同様に、高周波側に信号帯域を拡大することができ、高速信号の波形を改善することができる。
【００８６】
図２０は、１段目の差動増幅器と２段目の差動増幅器をインダクタで接続した２段差動増幅回路の構成例を示している。図２０の２段差動増幅回路は、図１９の２段差動増幅回路にインダクタ２００１−１、２００１−２、２００２−１、及び２００２−２を追加した構成を有する。
【００８７】
インダクタ２００１−ｊ（ｊ＝１，２）の一方の端子は１段目のインダクタ１９０１−ｊとインダクタ１９０２−ｊの間に接続され、他方の端子は２段目のトランジスタ１９０５−ｊのゲートに接続されている。また、インダクタ２００２−ｊの一方の端子は１段目のトランジスタ１８０３−ｊのドレインに接続され、他方の端子は２段目のトランジスタ１９０４−ｊのゲートに接続されている。
【００８８】
このように、１段目の差動増幅器と２段目の差動増幅器をインダクタで接続することで、高周波特性をさらに改善することができる。
なお、２段差動増幅回路の場合も、図１２又は図１４の２段ソース接地増幅回路の場合と同様に、２段目のトランジスタをｎ個（ｎは２以上の整数）のトランジスタに分割した構成を採用することが可能である。また、図１５〜図１７の２段増幅回路の場合と同様に、２段目の差動増幅器にソースフォロワトランジスタを採用することも可能である。
【００８９】
以上説明した実施形態の各増幅回路の構成は、３段以上の多段増幅回路にも拡張することが可能である。これにより、２段目以降の増幅器の入力寄生容量に起因する高周波特性の劣化を低減することができる。
【００９０】
図２１は、実施形態の増幅回路を用いた光送信機の構成例を示している。図２１の光送信機２１０１は、電気ブロック２１１１及び光ブロック２１１２を備える。電気ブロック２１１１は、シリアライザ２１２１及びドライバ２１２２を含み、光ブロック２１１２は、光源２１３１及び変調器２１３２を含む。
【００９１】
シリアライザ２１２１は、複数の低速信号をシリアル化して高速信号を生成し、ドライバ２１２２は、高速信号を送信信号として光ブロック２１１２に出力する。シリアライザ２１２１は、例えば、１０Ｇｂ／ｓの４つの低速信号から４０Ｇｂ／ｓの高速信号を生成することができる。変調器２１３２は、光源２１３１から出力される信号光をドライバ２１２２から出力される送信信号で変調して光信号を生成し、光伝送路に出力する。
【００９２】
この場合、実施形態の増幅回路は、シリアライザ２１２１又はドライバ２１２２の内部で高速信号を増幅するために用いることができる。良好な高周波特性を有する増幅回路を採用することで、より高速な光送信機を実現することが可能になる。なお、実施形態の増幅回路は、光送信機に限らず、高速信号を扱う様々な装置に用いることができる。
【００９３】
開示の実施形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができるであろう。
【００９４】
以上、図３から図２０までを参照しながら説明した実施形態に関し、さらに以下の付記
を開示する。
（付記１）
第１のトランジスタ手段と、
負荷抵抗器手段と、
前記負荷抵抗器手段と前記第１のトランジスタ手段の間に直列に接続された複数のインダクタ手段と、
並列に設けられ、前記複数のインダクタ手段と接続された複数の第２のトランジスタ手段と
を備えることを特徴とする増幅回路。
（付記２）
前記複数のインダクタ手段と前記複数の第２のトランジスタ手段のゲートが配線手段又はインダクタ手段によりそれぞれ接続されることを特徴とする付記１記載の増幅回路。
（付記３）
前記複数の第２のトランジスタ手段のうち隣接する第２のトランジスタ手段のドレイン同士がインダクタ手段又は配線手段により接続されることを特徴とする付記１記載の増幅回路。
（付記４）
前記第１のトランジスタ手段及び前記複数の第２のトランジスタ手段はソース接地トランジスタであることを特徴とする付記３記載の増幅回路。
（付記５）
前記複数の第２のトランジスタ手段のうち隣接する第２のトランジスタ手段のソース同士がインダクタ手段又は配線手段により接続されることを特徴とする付記１記載の増幅回路。
（付記６）
前記第１のトランジスタ手段はソース接地トランジスタであり、前記複数の第２のトランジスタ手段はソースフォロワトランジスタであることを特徴とする付記５記載の増幅回路。
（付記７）
第１及び第２の差動トランジスタ手段と、
第１及び第２の負荷抵抗器手段と、
前記第１の負荷抵抗器手段と前記第１の差動トランジスタ手段の間に直列に接続された複数の第１のインダクタ手段と、
前記第２の負荷抵抗器手段と前記第２の差動トランジスタ手段の間に直列に接続された複数の第２のインダクタ手段と、
並列に設けられ、前記複数の第１のインダクタ手段と接続された複数の第３の差動トランジスタ手段と、
並列に設けられ、前記複数の第２のインダクタ手段と接続された複数の第４の差動トランジスタ手段と
を備えることを特徴とする差動増幅回路。
（付記８）
前記複数の第１のインダクタ手段と前記複数の第３の差動トランジスタ手段のゲートが配線手段又はインダクタ手段によりそれぞれ接続され、前記複数の第２のインダクタ手段と前記複数の第４の差動トランジスタ手段のゲートが配線手段又はインダクタ手段によりそれぞれ接続されることを特徴とする付記７記載の差動増幅回路。
（付記９）
前記複数の第３の差動トランジスタ手段のうち隣接する第３の差動トランジスタ手段のドレイン同士がインダクタ手段又は配線手段により接続され、前記複数の第４の差動トランジスタ手段のうち隣接する第４の差動トランジスタ手段のドレイン同士がインダクタ手段又は配線手段により接続されることを特徴とする付記７記載の差動増幅回路。
（付記１０）
前記複数の第３の差動トランジスタ手段のうち隣接する第３の差動トランジスタ手段のソース同士がインダクタ手段又は配線手段により接続され、前記複数の第４の差動トランジスタ手段のうち隣接する第４の差動トランジスタ手段のソース同士がインダクタ手段又は配線手段により接続されることを特徴とする付記７記載の差動増幅回路。
（付記１１）
送信信号を生成する信号生成手段と、
信号光を前記送信信号で変調して光信号を生成する変調手段とを備え、
前記信号生成手段は、
第１のトランジスタ手段と、
負荷抵抗器手段と、
前記負荷抵抗器手段と前記第１のトランジスタ手段の間に直列に接続された複数のインダクタ手段と、
並列に設けられ、前記複数のインダクタ手段と接続された複数の第２のトランジスタ手段とを含むことを特徴とする光送信機。
【図面の簡単な説明】
【００９５】
【図１】従来の２段ソース接地増幅回路の構成図である。
【図２】従来の分布定数型増幅回路の構成図である。
【図３】従来の２段ソース接地増幅回路の等価回路を示す図である。
【図４】信号振幅の周波数特性を示す図である。
【図５】第１の２段ソース接地増幅回路の等価回路を示す図である。
【図６】第１の２段ソース接地増幅回路における信号振幅の周波数特性を示す図である。
【図７】第２の２段ソース接地増幅回路の構成図である。
【図８】従来の２段ソース接地増幅回路と第２の２段ソース接地増幅回路の出力信号の周波数特性を示す図である。
【図９】従来の２段ソース接地増幅回路の出力信号の波形を示す図である。
【図１０】第２の２段ソース接地増幅回路の出力信号の波形を示す図である。
【図１１】第３の２段ソース接地増幅回路の構成図である。
【図１２】第４の２段ソース接地増幅回路の構成図である。
【図１３】第４の２段ソース接地増幅回路における信号振幅の周波数特性を示す図である。
【図１４】第５の２段ソース接地増幅回路の構成図である。
【図１５】第１の２段増幅回路の構成図である。
【図１６】第２の２段増幅回路の構成図である。
【図１７】第３の２段増幅回路の構成図である。
【図１８】第１の２段差動増幅回路の構成図である。
【図１９】第２の２段差動増幅回路の構成図である。
【図２０】第３の２段差動増幅回路の構成図である。
【図２１】光送信機の構成図である。
【符号の説明】
【００９６】
１０１、１０４、２０３〜２０６、２１１〜２１４、７０１、７０５、１５０１、１８０１−１、１８０１−２、１８０５−１、１８０５−２  抵抗器
１０２、１０５、５０１、５０２、７０２、７０３、７０６、７０７、１１０１、１１０２、１２０１−１〜１２０１−ｎ、１２０２−１〜１２０２−（ｎ−１）、１５０２、１５０３、１５０７、１６０１−１〜１６０１−ｎ、１６０３−１〜１６０３−（ｎ−１）、１８０２−１、１８０２−２、１８０６−１、１８０６−２、１９０１−１、１９０１−２、１９０２−１、１９０２−２、１９０３−１、１９０３−２、２００１−１、２００１−２、２００２−１、２００２−２  インダクタ
１０３、１０６、５０３、５０４、７０４、７０８、７０９、１２０３−１〜１２０３−ｎ、１５０４、１５０５、１５０６、１６０２−１〜１６０２−ｎ、１８０３−１、１８０３−２、１８０７−１、１８０７−２、１９０４−１、１９０４−２、１９０５−１、１９０５−２  トランジスタ
１０７、５０５、５０６、７１０、７１１、１５０９、１５１０  入力寄生容量
２０１  プリドライバ
２０２−１、２０２−２、２０２−６  差動増幅器
２０７、２０８  入力伝送路
２０９、２１０  出力伝送路
３０１、１５０８、１８０４、１８０８  電流源
４０１、６０１、１３０１  直線
４０２、６０２、８０１、８０２、１３０２  曲線
２１０１  光送信機
２１１１  電気ブロック
２１１２  光ブロック
２１２１  シリアライザ
２１２２  ドライバ
２１３１  光源
２１３２  変調器
【図２】
2010147735.tif 000007
【図３】
2010147735.tif 000008
【図５】
2010147735.tif 000009
【図１２】
2010147735.tif 000010
【図１４】
2010147735.tif 000011
【図１６】
2010147735.tif 000012
【図１７】
2010147735.tif 000013
【図１８】
2010147735.tif 000014
【図１９】
2010147735.tif 000015
【図２０】
2010147735.tif 000016
【図２１】
2010147735.tif 000017
【図１】
2010147735.tif 000018
【図４】
2010147735.tif 000019
【図６】
2010147735.tif 000020
【図７】
2010147735.tif 000021
【図８】
2010147735.tif 000022
【図９】
2010147735.tif 000023
【図１０】
2010147735.tif 000024
【図１１】
2010147735.tif 000025
【図１３】
2010147735.tif 000026
【図１５】
2010147735.tif 000027