(57)【要約】【課題】短時間で同期を確立可能なパイプライン処理装置を提供することを課題とする。【解決手段】ダミー信号生成回路１３が、パイプライン処理回路１１への入力と同時にビデオ信号を入力し、このビデオ信号に含まれる同期信号の周期Ｔとビデオ信号がパイプライン処理回路１１に入力されてから出力されるまでの遅延時間Ｔｄとを用いて、パイプライン処理回路１１から出力されるビデオ信号と同位相の同期信号が挿入されたダミー信号を生成し、同期検出回路１５は、パイプライン処理回路でのビデオ信号の記憶処理中にダミー信号生成回路１３に接続し、このダミー信号生成回路１３で生成されたダミー信号から同期信号を検出する。【選択図】図１
2010049762.tif 000002
【特許請求の範囲】
【請求項１】
各データ間に同期信号が夫々挿入されたデータ信号を入力し、当該データ信号を記憶手段に記憶させる記憶処理が完了した後に読み出して出力する処理手段と、
前記処理手段への入力と同時に前記データ信号を入力し、当該データ信号に含まれる前記同期信号の周期と前記データ信号が前記処理手段に入力されてから出力されるまでの遅延時間とを用いて、前記処理手段から出力されるデータ信号と同位相の同期信号が挿入されたダミー信号を生成する生成手段と、
前記記憶処理中の場合に前記生成手段に接続され、当該生成手段で生成された前記ダミー信号から前記同期信号を検出する同期検出手段と、
を有することを特徴とするパイプライン処理装置。
【請求項２】
前記同期検出手段は、
前記記憶処理が完了した場合に前記処理手段に接続され、当該処理手段から出力されたデータ信号を前記検出した同期信号に同期させて出力することを特徴とする請求項１に記載のパイプライン処理装置。
【請求項３】
前記記憶処理中の場合には前記同期検出手段の接続先を前記生成手段とし、前記記憶処理が完了した場合には当該接続先を前記処理手段に切り替える切替手段を更に有することを特徴とする請求項２に記載のパイプライン処理装置。
【請求項４】
前記ダミー信号は、
前記遅延時間を前記同期信号の周期で除算した余りの時間を遅延させて生成されることを特徴とする請求項１乃至３のいずれか１項に記載のパイプライン処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ信号をパイプライン処理するパイプライン処理装置の技術に関する。
【背景技術】
【０００２】
通常、エンコーダやデコーダ、ポストフィルタやプレ解析部といったビデオ符号化装置やビデオ信号処理には、入力されたビデオ信号に対してパイプライン処理を行うパイプライン処理装置が形成されている。そして、このパイプライン処理装置は、図４に示すようにパイプライン処理回路１１と同期検出回路１５とを縦続的に接続することが一般的であった。
【０００３】
このパイプライン処理回路１１は、入力されたビデオ信号に対して、例えばビデオ信号の空間周波数特性を変更するフィルタ処理といった一定の加工処理を行うものである。また、入力されたビデオ信号に含まれる全てのフレームを記憶部（図示せず）に記憶させる処理が完了しなければ、同期検出回路１５に対して出力を開始できないという特徴も備えている。
【０００４】
一方、同期検出回路１５は、パイプライン処理回路１１から出力されたビデオ信号を入力し、このビデオ信号に挿入されている同期信号を検出して、この同期信号に基づいてビデオ信号に含まれる各フレームを順次出力するものである。
【０００５】
従って、パイプライン処理回路１１の加工処理に基づいて遅延する時間を遅延時間Ｔｄとし、同期検出回路１５で同期確立に要する時間を同期確立時間Ｔｓとした場合に、ビデオ信号がパイプライン処理装置１００に入力されてから同期が確立して出力されるまでに必要な時間は、遅延時間Ｔｄと同期確立時間Ｔｓとを合計した時間となっていた。
【０００６】
また、図５に示すように、複数のパイプライン処理回路及び同期検出回路を縦続的に複数段接続させる構成も一般的に採られていた。このような構成において、ビデオ信号がパイプライン処理装置１００に入力されてから同期が確立して出力されるまでに必要な時間は、第１のパイプライン処理回路１１ａにおける遅延時間をＴｄ１とし、第１の同期検出回路１５ａにおける同期確立時間をＴｓ１とすると共に、第２のパイプライン処理回路１１ｂにおける遅延時間をＴｄ２とし、第２の同期検出回路１５ｂにおける同期確立時間をＴｓ２とした場合に、遅延時間Ｔｄ１と同期確立時間Ｔｓ１との合計時間に対して、遅延時間Ｔｄ２と同期確立時間Ｔｓ２との合計時間を更に加えた時間となっていた。
【０００７】
図６は、図５に示すパイプライン処理装置を構成する各回路のタイムチャートを示す図である。なお、各回路から出力されるビデオ信号の信号ローレベルは無効状態を示し、信号ハイレベルは有効状態を示し、Ｆｎ（ｎは１以上の整数）はフレーム番号を示し、各フレーム間に記載された縦線は同期位置を示している。
【０００８】
まず、ビデオ信号（入力）が有効状態になり、遅延時間Ｔｄ１が経過した後に第１のパイプライン処理回路１１ａの出力が有効状態となる。その後、同期確立時間Ｔｓ１が経過した後に、第１の同期検出回路１５ａの出力が有効状態となる。そして、遅延時間Ｔｄ２が経過した後に第２のパイプライン処理回路１１ｂの出力が有効状態となり、同期確立時間Ｔｓ２が経過した後に第２の同期検出回路１５ｂの出力が有効状態となる。
【０００９】
この結果、従来のパイプライン処理装置１００では、ビデオ信号の入力から起算して、遅延時間Ｔｄ１＋同期確立時間Ｔｓ１＋遅延時間Ｔｄ２＋同期確立時間Ｔｓ２経過後にビデオ信号の出力が有効となる。
【００１０】
また、第１の同期検出回路１５ａ及び第２の同期検出回路１５ｂにおいて同期確立までに２フレームを必要とする場合、第１の同期検出回路１５ａではフレームＦ１及びフレームＦ２が失われてフレームＦ３から出力されることになる。同様に、第２の同期検出回路１５ｂではフレームＦ３及びフレームＦ４が失われてフレームＦ５から出力されることになる。
【００１１】
この結果、従来のパイプライン処理装置１００では、同期確立時間Ｔｓ１及び同期確立時間Ｔｓ２でフレームＦ１〜フレームＦ４の４つのフレームが失われ、フレームＦ５以降がビデオ信号として出力されることになる。
【００１２】
故に、パイプライン処理回路と同期検出回路とが縦続に接続されているため、ビデオ信号が入力されてから出力されるまでの遅延が非常に大きく、同期確立する以前に入力された数フレームが失われて出力されなくなるという問題があった。特に、パイプライン処理回路及び同期検出回路の段数が増加するに従って、このような遅延問題やフレーム損失問題が顕著に現れていた。
【００１３】
このフレーム損失問題に対し、特許文献１では、遅延器を用いて同期確立前の信号を遅延させることによりデータの損失を防止する技術が開示されている。
【特許文献１】特開平１０−００４４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、受信信号自身を遅延させるため、各回路の段数を増加した場合には、段数に比例して遅延時間が増大するという問題があった。また、パイプライン処理回路は、前述したようにビデオ信号の記憶が完了した後に次段への出力を開始するため、同期確立処理を開始するまでに時間がかかるという問題があった。
【００１５】
本発明は、上記に鑑みてなされたものであり、短時間で同期を確立可能なパイプライン処理装置を提供することを課題とする。
【課題を解決するための手段】
【００１６】
請求項１に記載の本発明は、各データ間に同期信号が夫々挿入されたデータ信号を入力し、当該データ信号を記憶手段に記憶させる記憶処理が完了した後に読み出して出力する処理手段と、前記処理手段への入力と同時に前記データ信号を入力し、当該データ信号に含まれる前記同期信号の周期と前記データ信号が前記処理手段に入力されてから出力されるまでの遅延時間とを用いて、前記処理手段から出力されるデータ信号と同位相の同期信号が挿入されたダミー信号を生成する生成手段と、前記記憶処理中の場合に前記生成手段に接続され、当該生成手段で生成された前記ダミー信号から前記同期信号を検出する同期検出手段と、を有することを要旨とする。
【００１７】
請求項２に記載の本発明は、前記同期検出手段が、前記記憶処理が完了した場合に前記処理手段に接続され、当該処理手段から出力されたデータ信号を前記検出した同期信号に同期させて出力することを要旨とする。
【００１８】
請求項３に記載の本発明は、前記記憶処理中の場合には前記同期検出手段の接続先を前記生成手段とし、前記記憶処理が完了した場合には当該接続先を前記処理手段に切り替える切替手段を更に有することを要旨とする。
【００１９】
請求項４に記載の本発明は、前記ダミー信号が、前記遅延時間を前記同期信号の周期で除算した余りの時間を遅延させて生成されることを要旨とする。
【発明の効果】
【００２０】
本発明によれば、短時間で同期を確立可能なパイプライン処理装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を用いて説明する。
【００２２】
図１は、本実施の形態に係るパイプライン処理装置のブロック構成を示す構成図である。このパイプライン処理装置１００は、パイプライン処理回路１１と、パイプライン処理回路１１に並列接続されたダミー信号生成回路１３と、パイプライン処理回路１１及びダミー信号生成回路１３の後段に位置する同期検出回路１５と、同期検出回路１５をパイプライン処理回路１１又はダミー信号生成回路に接続するスイッチ回路１７とを備えた構成である。
【００２３】
パイプライン処理回路１１は、各フレーム間に同期信号が夫々挿入されたビデオ信号に対して、例えばビデオ信号の空間周波数特性を変更するフィルタ処理といった一定の加工処理を行う機能を備えている。また、入力されたビデオ信号に含まれる全てのフレームを記憶部（図示せず）に記憶させる記憶処理が完了した後に読み出して、同期検出回路１５に対して出力を開始するという特徴も備えている。なお、パイプライン処理回路１１は、特許請求の範囲に記載された処理手段に相当する。
【００２４】
ダミー信号生成回路１３は、パイプライン処理回路１１への入力と同時にビデオ信号を入力し、入力したビデオ信号に含まれる同期信号の周期Ｔと、ビデオ信号がパイプライン処理回路１１に入力されてから出力されるまでの遅延時間Ｔｄとを用いて、パイプライン処理回路１１から出力されるビデオ信号と同位相の同期信号が挿入されたダミー信号を生成する機能を備えている。なお、ダミー信号生成回路１３は、特許請求の範囲に記載された生成手段に相当する。
【００２５】
同期検出回路１５は、パイプライン処理回路１１においてビデオ信号の記憶処理中の場合にはダミー信号生成回路１３に接続され、このダミー信号生成回路１３で生成されたダミー信号から同期信号を検出する機能を備えている。また、パイプライン処理回路１１での記憶処理が完了した場合にはパイプライン処理回路１１に接続され、このパイプライン処理回路１１から出力されたビデオ信号の各フレームを、ダミー信号から検出した同期信号に同期させて出力する機能を備えている。なお、同期検出回路１５は、特許請求の範囲に記載された同期検出手段に相当する。
【００２６】
スイッチ回路１７は、パイプライン処理回路１１においてビデオ信号の記憶処理中の場合には同期検出回路１５の接続先をダミー信号生成回路１３とし、パイプライン処理回路１１での記憶処理が完了した場合には該接続先をパイプライン処理回路１１に切り替える機能を備えている。なお、スイッチ回路１７は、特許請求の範囲に記載された切替手段に相当する。
【００２７】
続いて、図１に示すパイプライン処理装置１００の処理フローについて説明する。最初に、パイプライン処理回路１１が、入力したビデオ信号を記憶部（図示せず）に記憶させ、全てのフレームの記憶が完了した後に読み出して、所定の加工処理を施した後に出力を開始する（ステップＳ１０１）。ここで、ビデオ信号がパイプライン処理回路１１に入力されてから出力されるまでの時間を、前述したように遅延時間Ｔｄとする。
【００２８】
一方、ダミー信号生成回路１３は、パイプライン処理回路１１がビデオ信号を入力すると同時に該ビデオ信号を入力し、入力したビデオ信号から一定の位相を調整することにより、パイプライン処理回路１１と同じ位相を持つ擬似的なダミー信号を生成して出力する（ステップＳ１０２）。
【００２９】
ここで、ダミー信号の生成方法について具体的に説明する。ビデオ信号は、フレームを単位として同期信号が周期Ｔの間隔で繰り返し挿入された構造を備えている。また、前述したように、パイプライン処理回路１１においてビデオ信号の入力から出力までは遅延時間Ｔｄを必要とする。そこで、パイプライン処理回路１１で費やす遅延時間Ｔｄを、ビデオ信号における同期信号の周期Ｔで除算した余りの時間Ｔｄ’を遅延させて出力するダミー信号を生成する。これにより、パイプライン処理回路１１から出力されるビデオ信号の同期信号位置と同一の位置に同期信号を有するダミー信号を生成することが可能となる。なお、生成されたダミー信号は、同期検出回路１５での同期検出のみに利用されるので、同期信号位置以外に特定の条件を必要とするものではない。
【００３０】
そして、スイッチ回路１７は、パイプライン処理回路１１がビデオ信号を記憶部（図示せず）に記憶させている期間中、ダミー信号生成回路１３を選択し、その記憶処理が完了した後、パイプライン処理回路１１を選択して、ダミー信号生成回路１３で生成されたダミー信号又はパイプライン処理回路１１から出力されるビデオ信号を同期検出回路１５に出力する（ステップＳ１０３）。
【００３１】
ここで、スイッチ回路１７の切替動作について具体的に説明する。スイッチ回路１７は、パイプライン処理回路１１から出力される信号の有効状態／無効状態を同期信号の有無で判定する。上記周期Ｔと同じＴ時間以内に同期信号が出力される場合には有効状態とし、出力されない場合には無効状態とする。そして、スイッチ回路１７は、パイプライン処理回路１１へ入力する信号が無効状態から有効状態になった後に、遅延時間Ｔｄ以内の期間ではダミー信号生成回路１３が生成したダミー信号を選択する。この期間は、パイプライン処理回路１１におけるビデオ信号の記憶処理中に該当し、パイプライン処理回路１１から出力される信号が無効状態になっている期間に相当する。そして、この遅延時間Ｔｄが経過した後、スイッチ回路１７は、パイプライン処理回路１１から出力されるビデオ信号を選択する。この期間は、パイプライン処理回路１１での記憶処理が完了し、パイプライン処理回路１１から出力される信号が有効状態になっている期間に相当する。
【００３２】
最後に、同期検出回路１５は、パイプライン処理回路１１からビデオ信号が出力されない期間において、ダミー信号生成回路１３で生成されたダミー信号を用いて同期信号を検出し、ビデオ信号がパイプライン処理回路１１から送信される期間において、送信されたビデオ信号の各フレームを該同期信号を用いて同期させて出力する（ステップＳ１０４）。
【００３３】
従って、同期検出回路１５において同期検出に要する時間を同期確立時間Ｔｓとする場合、パイプライン処理装置１００にビデオ信号が入力されてから同期が確立して出力されるまでに必要な時間は、遅延時間Ｔｄと同期確立時間Ｔｓのうち大きい方の値（Ｍａｘ（Ｔｄ，Ｔｓ））となる。よって、図４に示す従来方式の遅延時間Ｔｄ＋同期確立時間Ｔｓよりも短時間で同期を確立することが可能となる。
【００３４】
また、図２に示すように、図１に示す各回路の接続構成を縦続的に複数段接続させることも可能である。図２に示すパイプライン処理装置１００は、第１のパイプライン処理回路１１ａと、第１のパイプライン処理回路１１ａに並列接続された第１のダミー信号生成回路１３ａと、第１のパイプライン処理回路１１ａ及び第１のダミー信号生成回路１３ａの後段に位置する第１の同期検出回路１５ａと、第１の同期検出回路１５ａを第１のパイプライン処理回路１１ａ又は第１のダミー信号生成回路１３ａに接続する第１のスイッチ回路１７ａと、第１の同期検出回路１５ａから出力されたビデオ信号を入力する第２のパイプライン処理回路１１ｂと、第２のパイプライン処理回路１１ｂに並列接続された第２のダミー信号生成回路１３ｂと、第２のパイプライン処理回路１１ｂ及び第２のダミー信号生成回路１３ｂの後段に位置する第２の同期検出回路１５ｂと、第２の同期検出回路１５ｂを第２のパイプライン処理回路１１ｂ又は第２のダミー信号生成回路１３ｂに接続する第２のスイッチ回路１７ｂとを備えた構成である。
【００３５】
ここで、第１のパイプライン処理回路１１ａにおける遅延時間をＴｄ１とし、第１のダミー信号生成回路１３ａにおける同期確立時間をＴｓ１とすると共に、第２のパイプライン処理回路１１ｂにおける遅延時間をＴｄ２とし、第２のダミー信号生成回路１３ｂにおける同期確立時間をＴｓ２とした場合、パイプライン処理装置１００にビデオ信号が入力されてから同期が確立して出力されるまでに必要な時間は、上記と同様に、遅延時間Ｔｄ１と同期確立時間Ｔｓ１のうち大きい方の値（Ｍａｘ（Ｔｄ１，Ｔｓ１））と、遅延時間Ｔｄ２と同期確立時間Ｔｓ２のうち大きい方の値（Ｍａｘ（Ｔｄ２，Ｔｓ２））との合計時間となる。よって、図５に示す従来方式の遅延時間Ｔｄ１＋同期確立時間Ｔｓ１＋遅延時間Ｔｄ２＋同期確立時間Ｔｓ２よりも短時間で同期を確立することが可能となる。
【００３６】
図３は、図２に示すパイプライン処理装置を構成する各回路のタイムチャートを示す図である。なお、各回路から出力されるビデオ信号の信号ローレベルは無効状態を示し、信号ハイレベルは有効状態を示し、Ｆｎ（ｎは１以上の整数）はフレーム番号を示し、各フレーム間に記載された縦線は同期位置を示している。
【００３７】
まず、ビデオ信号（入力）が有効状態になり、遅延時間Ｔｄ１が経過した後に第１のパイプライン処理回路１１ａの出力が有効状態となる。このとき、第１のダミー信号生成回路１３ａも同時に動作しており、この第１のダミー信号生成回路１３ａは同期位置の調整のみを行うので、ビデオ信号の入力からＴｄ’の早いタイミングでダミー信号の出力が有効となる。また、第１の同期検出回路１５ａは、第１のスイッチ回路１７ａにより第１のダミー信号生成回路１３ａに接続されているので、ダミー信号の有効後、Ｔｓ１後に同期が確立する。したがって、第１の同期検出回路１５ａにおいて、Ｍａｘ（Ｔｄ１，Ｔｄ１’＋Ｔｓ１）の時間で同期が確立することになる。また、第２のパイプライン処理回路１１ｂ、第２のダミー信号生成回路１３ｂ、第２のスイッチ回路１７ｂ、第２の同期検出回路１５ｂについても同様のタイムチャートとなる。
【００３８】
この結果、パイプライン処理装置１００にビデオ信号が入力されてから同期が確立して出力されるまでに必要な時間は、Ｍａｘ（Ｔｄ１，Ｔｄ１’＋Ｔｓ１）とＭａｘ（Ｔｄ２，Ｔｄ２’＋Ｔｓ２）との合計時間となり、従来のパイプライン処理装置よりも短時間で同期を確立することが可能となる。なお、Ｔｄ１’はＴｄ１よりも十分に小さい時間であり、Ｔｄ２’はＴｄ２よりも十分に小さい時間であるので、Ｍａｘ（Ｔｄ１，Ｔｄ１’＋Ｔｓ１）は前述のＭａｘ（Ｔｄ１，Ｔｓ１）に略等しい値となり、Ｍａｘ（Ｔｄ２，Ｔｄ２’＋Ｔｓ２）は前述のＭａｘ（Ｔｄ２，Ｔｓ２）に略等しい値となる。
【００３９】
また、第１の同期検出回路１５ａにおいて同期確立までに２フレームを必要とする場合であっても、第１の同期検出回路１５ａは、ダミー信号を用いて予め同期を検出しているので、フレームＦ１及びフレームＦ２を失うことなく先頭のフレームＦ１から出力を開始することができる。同様に、第２の同期検出回路１５ｂにおいて同期確立までに２フレームを必要とする場合であっても、第２の同期検出回路１５ｂは、ダミー信号を用いて予め同期を検出しているので、フレームＦ１及びフレームＦ２を失うことなく先頭のフレームＦ１から出力を開始することができる。
【００４０】
この結果、本実施の形態に係るパイプライン処理装置１００は、同期確立時間Ｔｓ１及び同期確立時間Ｔｓ２でフレームＦ１〜フレームＦ４の４つのフレームを損失することなく、先頭フレームからのビデオ信号を出力することができる。
【００４１】
なお、本実施の形態では、パイプライン処理回路とダミー信号生成回路と同期検出回路とスイッチ回路とが１段又は２段に縦続された場合について説明したが、３段以上の場合であっても同様の効果を得ることが可能である。
【００４２】
また、本実施の形態では、パイプライン処理装置１００に入力される信号が各フレーム間に同期信号が夫々挿入されたビデオ信号であるとして説明したが、同様のデータ構造を備えた信号、即ち、各データ間に同期信号が夫々挿入されたデータ信号についても適用することが可能である。
【００４３】
本実施の形態によれば、従来のパイプライン処理装置に対して、パイプライン処理回路に並列接続されたダミー信号生成回路と、同期検出回路への接続先をパイプライン処理回路又はダミー信号生成回路のいずれかを選択するスイッチとを更に設け、パイプライン処理回路でビデオ信号が記憶されている期間ではダミー信号生成回路を選択し、この記憶処理が完了した後の期間ではパイプライン処理回路を選択する。ダミー信号生成回路は、ビデオ信号に含まれる同期信号の周期と、ビデオ信号がパイプライン処理回路を通過する遅延時間とを用いて、パイプライン処理回路の出力と同一位相のダミー信号を生成する。故に、パイプライン処理回路でのビデオ信号の記憶処理と同期検出処理とを略同時に開始可能とするので、ビデオ信号を入力してから同期を確立して出力するまでの全体時間を短縮することができる。また、ダミー信号を用いて予め同期を検出しているので、フレームの損失を防止することができる。
【００４４】
最後に、本実施の形態で説明したパイプライン処理装置１００は、コンピュータで構成され、各機能ブロックの各処理はプログラムで実行されるようになっている。また、本実施の形態で説明したパイプライン処理装置１００の各動作をプログラムとして例えばＣＤ（Compact Disk）やＦＤ（Floppy（登録商標） Disk）等の記録媒体に記録して、この記録媒体をコンピュータに組み込んだり、若しくは記録媒体に記録されたプログラムを、任意の通信回線を介してコンピュータにダウンロードしたり、又は記録媒体からインストールし、該プログラムでコンピュータを動作させることにより、上述した各処理をパイプライン処理装置１００として機能させることができるのは勿論である。また、このような記録媒体を用いることにより、その流通性を高めることが可能となることも付言しておく。
【図面の簡単な説明】
【００４５】
【図１】本実施の形態に係るパイプライン処理装置のブロック構成を示す構成図である。
【図２】図１に示す各回路の接続構成を縦続的に複数段接続させた構成を示す構成図である。
【図３】図２に示すパイプライン処理装置を構成する各回路のタイムチャートを示す図である。
【図４】従来のパイプライン処理装置のブロック構成を示す構成図である。
【図５】図４に示す各回路の接続構成を縦続的に複数段接続させた構成を示す構成図である。
【図６】図５に示すパイプライン処理装置を構成する各回路のタイムチャートを示す図である。
【符号の説明】
【００４６】
１１…パイプライン処理回路
１１ａ…第１のパイプライン処理回路
１１ｂ…第２のパイプライン処理回路
１３…ダミー信号生成回路
１３ａ…第１のダミー信号生成回路
１３ｂ…第２のダミー信号生成回路
１５…周期検出回路
１５ａ…第１の周期検出回路
１５ｂ…第２の周期検出回路
１７…スイッチ回路
１７ａ…第１のスイッチ回路
１７ｂ…第２のスイッチ回路
１００…パイプライン処理装置
Ｓ１０１〜Ｓ１０４…ステップ
【図１】
2010049762.tif 000003
【図２】
2010049762.tif 000004
【図３】
2010049762.tif 000005
【図４】
2010049762.tif 000006
【図５】
2010049762.tif 000007
【図６】
2010049762.tif 000008