(57)【要約】【課題】配線積層部のコプラナリティを改善することにより、信頼性に優れた部品内蔵配線基板を製造することが可能な部品内蔵配線基板の製造方法を提供すること。【解決手段】配線基板は、収容工程、樹脂層形成工程、固定工程、配線積層部形成工程及びはんだバンプ形成工程などを経て製造される。収容工程では、収容穴部９０内に部品１０１を収容する。樹脂層形成工程では、樹脂層９２で収容穴部９０の内壁面９１と部品側面１０６との隙間を埋める。固定工程では、樹脂層９２を硬化させて部品１０１を固定する。配線積層部形成工程では配線積層部を形成し、はんだバンプ形成工程では導体層上にはんだバンプ４５を形成する。なお、固定工程後であって、配線積層部形成工程において最外層の樹脂絶縁層を積層する前には、はんだの融点と同程度の温度に加熱する加熱工程を行う。【選択図】図１３
2010153721.tif 000002
【特許請求の範囲】
【請求項１】
第１主面及び第２主面を有し、少なくとも前記第１主面にて開口する収容穴部を有するコア基板を準備するコア基板準備工程と、
第１部品主面、第２部品主面及び部品側面を有する部品を準備する部品準備工程と、
前記コア基板準備工程及び前記部品準備工程後、前記第２主面と前記第２部品主面とを同じ側に向けた状態で、前記収容穴部内に前記部品を収容する収容工程と、
前記収容工程後、樹脂層で前記収容穴部の内壁面と前記部品側面との隙間を埋める樹脂層形成工程と、
前記樹脂層形成工程後、前記樹脂層を硬化させて前記部品を固定する固定工程と、
前記固定工程後、前記第１主面側及び前記第２主面側の少なくとも一方に、樹脂絶縁層及び導体層を積層した構造を有する配線積層部を形成する配線積層部形成工程と、
前記配線積層部形成工程後、最外層の樹脂絶縁層上に形成された導体層上に半導体集積回路素子搭載用のはんだバンプを形成するはんだバンプ形成工程と
を含む部品内蔵配線基板の製造方法において、
前記固定工程後であって、前記配線積層部形成工程において前記最外層の樹脂絶縁層を積層する前に、はんだの融点と同程度の温度に加熱する加熱工程を行う
ことを特徴とする部品内蔵配線基板の製造方法。
【請求項２】
前記固定工程後かつ前記配線積層部形成工程前に、前記樹脂層を薄くすることにより、前記樹脂層の表面を前記第１主面上に形成された第１主面側導体層の表面と同じ高さに合わせる高さ合わせ工程を行い、
前記加熱工程は、前記配線積層部形成工程において前記樹脂層の表面上に最内層の樹脂絶縁層を貼付した後で実行される
ことを特徴とする請求項１に記載の部品内蔵配線基板の製造方法。
【請求項３】
前記高さ合わせ工程では、前記樹脂層の一部を機械的に除去することを特徴とする請求項２に記載の部品内蔵配線基板の製造方法。
【請求項４】
前記配線積層部形成工程は、
前記第１主面側及び前記第２主面側の少なくとも一方に、最内層の樹脂絶縁層を貼付する絶縁層貼付工程と、
前記絶縁層貼付工程後、前記最内層の樹脂絶縁層上に前記導体層を形成するとともに、前記コア基板及び前記最内層の樹脂絶縁層を貫通する貫通孔内に前記第１主面側及び前記第２主面側を電気的に接続するスルーホール導体を形成する導体形成工程と、
前記導体形成工程後、前記スルーホール導体の空洞部を充填樹脂で穴埋めする穴埋め工程とを含み、
前記加熱工程は、前記穴埋め工程の直後に実行される
ことを特徴とする請求項１乃至３のいずれか１項に記載の部品内蔵配線基板の製造方法。
【請求項５】
前記加熱工程では、前記最外層の樹脂絶縁層が積層されていない状態にある部品内蔵配線基板を、リフロー炉内に配置して加熱することを特徴とする請求項１乃至４のいずれか１項に記載の部品内蔵配線基板の製造方法。
【請求項６】
前記樹脂層形成工程において形成される前記樹脂層は、前記第１主面上及び前記第１部品主面上に形成される樹脂シートであり、
前記樹脂層形成工程では、前記樹脂シートの加熱、及び、前記コア基板及び前記部品に対する前記樹脂シートの押圧を行うことにより、前記樹脂シートの一部で前記収容穴部の内壁面と前記部品側面との隙間を埋める
ことを特徴とする請求項１乃至５のいずれか１項に記載の部品内蔵配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部にコンデンサなどの部品が収容されている部品内蔵配線基板の製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。その一例として、高分子材料製のコア基板内にコンデンサを埋め込むとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている（例えば特許文献１参照）。
【０００３】
上記従来の配線基板の製造方法の一例を以下に説明する。まず、第１主面２０１及び第２主面２０２の両方にて開口する収容穴部２０３を有する高分子材料製のコア基板２０４を準備する（図１５参照）。併せて、第１コンデンサ主面２０５及び第２コンデンサ主面２０６にそれぞれ複数の表層電極２０７を突設したコンデンサ２０８（図１６，図１７参照）を準備する。次に、第２主面２０２側に粘着テープ２０９を貼り付けるテーピング工程を行い、収容穴部２０３の第２主面２０２側の開口をあらかじめシールする。そして、収容穴部２０３内にコンデンサ２０８を収容する収容工程を行い、第２コンデンサ主面２０６を粘着テープ２０９の粘着面に貼り付けて仮固定する（図１６参照）。次に、収容穴部２０３の内壁面とコンデンサ２０８の側面との隙間Ａ１を、第１主面２０１に接する樹脂層２１０の一部で埋めて樹脂層２１０を硬化収縮させることにより、コンデンサ２０８を固定する（図１７参照）。この後、コア基板２０４の第１主面２０１側及び第２主面２０２側に対して、樹脂絶縁層の形成及び導体層の形成を交互に行うことで、ビルドアップ層を形成する。さらに、一方のビルドアップ層の表面に形成されたパッド上に、はんだペーストを印刷してリフローすることにより、ＩＣチップ搭載用のはんだバンプを形成する。その結果、所望の配線基板が得られる。
【０００４】
なお、配線基板上へのＩＣチップの搭載は以下のように行われる。まず、ＩＣチップ側の接続端子と、ＩＣチップ搭載用のはんだバンプとを位置合わせする。そして、加熱してはんだバンプをリフローすることにより、はんだバンプと接続端子とを接合する。これにより、配線基板上にＩＣチップが搭載される。
【特許文献１】特開２００７−１０３７８９号公報（図１など）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、樹脂層２１０の熱膨張係数は、通常、コア基板２０４やコンデンサ２０８の熱膨張係数よりも大きくなっている。このため、はんだバンプの形成時や配線基板上へのＩＣチップの搭載時にはんだをリフローすると、樹脂層２１０が、リフロー時の熱によって再び硬化収縮してコア基板２０４やコンデンサ２０８よりも大きく変形し、樹脂層２１０にヒケが生じる可能性がある。これに伴い、樹脂層２１０の表面上に形成されるビルドアップ層（特には最外層の樹脂絶縁層）の表面が平坦な状態を維持できなくなってコプラナリティ（Coplanarity ）が悪化するため、個々のはんだバンプの高さにバラツキが生じてしまう。その結果、ＩＣチップとの間に接続不良が発生する可能性があるため、信頼性が低下してしまう。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、その目的は、配線積層部のコプラナリティを改善することにより、信頼性に優れた部品内蔵配線基板を製造することが可能な部品内蔵配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
そして上記課題を解決するための手段としては、第１主面及び第２主面を有し、少なくとも前記第１主面にて開口する収容穴部を有するコア基板を準備するコア基板準備工程と、第１部品主面、第２部品主面及び部品側面を有する部品を準備する部品準備工程と、前記コア基板準備工程及び前記部品準備工程後、前記第２主面と前記第２部品主面とを同じ側に向けた状態で、前記収容穴部内に前記部品を収容する収容工程と、前記収容工程後、樹脂層で前記収容穴部の内壁面と前記部品側面との隙間を埋める樹脂層形成工程と、前記樹脂層形成工程後、前記樹脂層を硬化させて前記部品を固定する固定工程と、前記固定工程後、前記第１主面側及び前記第２主面側の少なくとも一方に、樹脂絶縁層及び導体層を積層した構造を有する配線積層部を形成する配線積層部形成工程と、前記配線積層部形成工程後、最外層の樹脂絶縁層上に形成された導体層上に半導体集積回路素子搭載用のはんだバンプを形成するはんだバンプ形成工程とを含む部品内蔵配線基板の製造方法において、前記固定工程後であって、前記配線積層部形成工程において前記最外層の樹脂絶縁層を積層する前に、はんだの融点と同程度の温度に加熱する加熱工程を行うことを特徴とする部品内蔵配線基板の製造方法がある。
【０００８】
従って、上記の部品内蔵配線基板の製造方法によると、最外層の樹脂絶縁層を積層する前に行われる加熱工程において、はんだをリフローさせる必要がないにもかかわらず、敢えてはんだの融点と同程度の温度に加熱する熱履歴を加えることにより、樹脂層をあらかじめ硬化収縮させている。従って、加熱工程後に積層される最外層の樹脂絶縁層の厚さを調整すれば、樹脂絶縁層の表面を平坦にすることができる。しかも、配線積層部形成工程後の工程（例えば、はんだバンプ形成工程や半導体集積回路素子を搭載する工程など）ではんだをリフローしたとしても、リフロー時の熱によって樹脂層が再び硬化収縮しにくくなるため、最外層の樹脂絶縁層の表面を平坦な状態に維持することができる。ゆえに、配線積層部の表面のコプラナリティが改善され、個々のはんだバンプの高さがバラツキにくくなるため、はんだバンプと半導体集積回路素子との接続信頼性が向上する。
【０００９】
ここで、本明細書で述べられている「コプラナリティ」とは、「日本電子機械工業会規格ＥＩＡＪ  ＥＤ−７３０４  ＢＧＡ規定寸法の測定方法」で定義されている端子最下面均一性であり、配線積層部の表面の均一性を示す指標である。
【００１０】
以下、部品内蔵配線基板の製造方法について説明する。
【００１１】
コア基板準備工程では、上記部品内蔵配線基板を構成するコア基板を、従来周知の手法により作製し、あらかじめ準備しておく。コア基板は、例えば第１主面及びその反対側に位置する第２主面を有する板状に形成されており、部品を収容するための収容穴部を有している。この収容穴部は、第１主面側のみにて開口する非貫通穴であってもよく、あるいは第１主面側及び第２主面側の両方にて開口する貫通穴であってもよい。
【００１２】
コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
【００１３】
また、部品準備工程では、上記部品内蔵配線基板を構成する部品を、従来周知の手法により作製し、あらかじめ準備しておく。部品は、第１部品主面、第２部品主面及び部品側面を有している。部品の形状は、任意に設定することが可能であるが、例えば、第１部品主面の面積が部品側面の面積よりも大きい板状であることが好ましい。このようにすれば、収容穴部内に部品を収容した際に、収容穴部の内壁面と部品側面との距離が小さくなるため、収容穴部内に配置される樹脂層の体積をそれ程大きくしなくても済む。また、部品の平面視での形状としては、複数の辺を有する平面視多角形状であることが好ましい。平面視多角形状としては、例えば、平面視略矩形状、平面視略三角形状、平面視略六角形状などを挙げることができるが、特には、一般的な形状である平面視略矩形状であることが好ましい。ここで、「平面視略矩形状」とは、平面視で完全な矩形状のみをいうのではなく、角部が面取りされた形状や、辺の一部が曲線となっている形状も含むものとする。
【００１４】
なお、好適な前記部品としては、コンデンサ、半導体集積回路素子（ＩＣチップ）、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。さらに、ＩＣチップとしては、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。
【００１５】
また、好適なコンデンサの例としては、チップコンデンサや、誘電体層を介して複数の内部電極層が積層配置された構造を有し、前記複数の内部電極層に接続される複数のコンデンサ内ビア導体と、前記複数のコンデンサ内ビア導体における少なくとも前記第２部品主面側の端部に接続された複数の表層電極とを備えるコンデンサなどを挙げることができる。なお、コンデンサは、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることが好ましい。このような構造であれば、コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、コンデンサ全体の小型化が図りやすくなり、ひいては部品内蔵配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
【００１６】
コンデンサを構成する前記誘電体層としては、セラミック誘電体層、樹脂誘電体層、セラミック−樹脂複合材料からなる誘電体層などが挙げられる。前記セラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。また、前記樹脂誘電体層としては、エポキシ樹脂、接着剤を含んだ四フッ化エチレン樹脂（ＰＴＦＥ）などの樹脂が好適に使用される。さらに、前記セラミック−樹脂複合材料からなる誘電体層としては、セラミックとして、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどが好適に使用され、樹脂材料として、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、不飽和ポリエステルなどの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂、及び、ニトリルブタジエンゴム、スチレンブタジエンゴム、フッ素ゴムなどのラテックスが好適に使用される。
【００１７】
前記内部電極層、前記コンデンサ内ビア導体、前記表層電極としては特に限定されないが、例えば誘電体層がセラミック誘電体層である場合にはメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。
【００１８】
続く収容工程では、前記第２主面と前記第２部品主面とを同じ側に向けた状態で、前記収容穴部内に前記部品を収容する。なお、前記収容工程、前記樹脂層形成工程及び前記固定工程を、前記収容穴部の前記第１主面側開口または前記第２主面側開口を粘着面を有する粘着テープで塞いだ状態で行い、前記固定工程後かつ前記加熱工程前に前記粘着テープを除去してもよい。また、部品は、完全に埋設された状態で収容穴部内に収容されていてもよいし、一部分が収容穴部の開口部から突出した状態で収容穴部内に収容されていてもよいが、完全に埋設された状態で収容穴部内に収容されることが好ましい。このようにすれば、収容工程が終了した際に、収容穴部の開口部からの部品の突出を防止できる。しかも、前記部品内蔵配線基板が、樹脂絶縁層及び導体層を前記第１主面側及び前記第２主面側の少なくとも一方に積層した構造を有する配線積層部を備えているため、最内層の樹脂絶縁層の表面を平坦にすることができ、配線積層部の寸法精度が向上する。
【００１９】
続く樹脂層形成工程では、樹脂層で前記収容穴部の内壁面と前記部品側面との隙間を埋める。なお、前記樹脂層形成工程において前記収容穴部の内壁面と前記部品側面との隙間を埋める樹脂層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などが挙げられる。さらに、樹脂層を形成するための高分子材料として、上記の樹脂にガラスフィラーを添加した材料等を使用してもよい。
【００２０】
なお、前記樹脂層形成工程において形成される前記樹脂層は、前記第１主面上及び前記第１部品主面上に形成される樹脂シートであり、前記樹脂層形成工程では、前記樹脂シートの加熱、及び、前記コア基板及び前記部品に対する前記樹脂シートの押圧を行うことにより、前記樹脂シートの一部で前記収容穴部の内壁面と前記部品側面との隙間を埋めるようにしてもよい。このようにすれば、樹脂層が液状である場合に比べて、樹脂層で収容穴部の内壁面と部品側面との隙間を埋める際の取り扱いが容易になる。逆に、樹脂層が液状であれば、部品への樹脂層の追従性が向上する。
【００２１】
また、前記樹脂層は、前記樹脂絶縁層と実質的に同一組成の樹脂材料によって形成されていることが好ましい。このようにすれば、樹脂層の形成に際して樹脂絶縁層とは別の材料を準備しなくても済む。よって、部品内蔵配線基板の製造に必要な材料が少なくなるため、部品内蔵配線基板の低コスト化を図ることが可能となる。
【００２２】
続く固定工程では、前記樹脂層を硬化させて前記部品を固定する。なお、樹脂層が熱硬化性樹脂である場合、樹脂層を硬化させる工程としては、未硬化状態の樹脂層を加熱することなどが挙げられる。また、樹脂層が熱可塑性樹脂である場合、樹脂層を硬化させる工程としては、前記樹脂層形成工程において加熱した樹脂層を冷却することなどが挙げられる。
【００２３】
続く配線積層部形成工程では、樹脂絶縁層及び導体層を積層した構造を有する配線積層部を形成する。前記配線積層部は、前記第１主面側のみに形成されてもよいし、前記第２主面側のみに形成されてもよいが、前記第１主面側及び前記第２主面側の両方に形成されることが好ましい。このように構成すれば、第１主面側に形成された配線積層部及び第２主面側に形成された配線積層部の両方に電気回路を形成できるため、部品内蔵配線基板のよりいっそうの高機能化を図ることができる。
【００２４】
前記樹脂絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【００２５】
一方、前記導体層は、導電性の金属材料などによって形成することが可能である。導体層を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、導体層は、導電性が高く安価な銅からなることが好ましい。また、導体層は、めっきによって形成されることが好ましい。このようにすれば、導体層を簡単かつ低コストで形成することができる。しかし、導体層は、金属ペーストを印刷することによって形成されていてもよい。
【００２６】
また、前記固定工程後であって、前記配線積層部形成工程において前記最外層の樹脂絶縁層を積層する前には、はんだの融点と同程度の温度に加熱する加熱工程を行う。ここで、「はんだの融点」とは、加熱したときにはんだ全体が完全な液体状態になる温度（液相線温度）を言う。また、「はんだの融点と同程度の温度」とは、例えば、はんだの融点±２５℃以内の温度をいう。なお、はんだの加熱温度は、１８０℃以上２８０℃以下であることが好ましい。仮に、はんだの加熱温度が２８０℃よりも高くなると、最外層の樹脂絶縁層が積層されていない状態にある部品内蔵配線基板が、熱によって変形してしまう可能性がある。一方、はんだの加熱温度が１８０℃未満であると、樹脂層が十分に硬化収縮しないため、配線積層部形成工程後の工程ではんだバンプをリフローすると、リフロー時の熱によって樹脂層が再び硬化収縮しやすくなる。
【００２７】
前記加熱工程では、前記最外層の樹脂絶縁層が積層されていない状態にある部品内蔵配線基板を、ヒータなどの加熱手段を用いて加熱してもよいが、特には、リフロー炉内に配置して加熱することが好ましい。このようにすれば、はんだバンプの形成や半導体集積回路素子の搭載などに用いられるリフロー炉とは別に加熱手段を準備しなくても済むため、部品内蔵配線基板の製造コストを低減することができる。また、リフロー炉を用いれば、特に加熱温度を調整しなくても、はんだの融点と同程度の温度に確実かつ容易に加熱することができる。よって、部品内蔵配線基板を容易に製造することができる。
【００２８】
また、前記固定工程後かつ前記配線積層部形成工程前に、前記樹脂層を薄くすることにより、前記樹脂層の表面を前記第１主面上に形成された第１主面側導体層の表面と同じ高さに合わせる高さ合わせ工程を行い、前記加熱工程は、前記配線積層部形成工程において前記樹脂層の表面上に最内層の樹脂絶縁層を貼付した後で実行されることが好ましい。このようにする場合、高さ合わせ工程を行って、樹脂層の表面を第１主面上に形成された第１主面側導体層の表面と同じ高さに合わせているため、高さ合わせ工程後の配線積層部形成工程において第１主面側に配線積層部を形成する場合に、厚さのバラツキの小さい樹脂絶縁層を形成することができる。その結果、配線積層部の表面のコプラナリティが改善されるため、最外層の樹脂絶縁層上に形成された導体層（及びはんだバンプ）と半導体集積回路素子との接続信頼性が向上する。
【００２９】
なお、前記高さ合わせ工程において、前記樹脂層を薄くすることにより、前記樹脂層の表面を前記第１主面上に形成された第１主面側導体層の表面と同じ高さに合わせる方法としては、前記樹脂層の一部を機械的に除去する方法や、前記樹脂層の一部を化学的に除去する方法などを挙げることができる。しかし、前記高さ合わせ工程では、前記樹脂層の一部を機械的に除去することが好ましい。このようにすれば、樹脂層の一部を化学的に除去する場合よりも低コストかつ簡単に高さ合わせ工程を行うことができる。
【００３０】
なお、前記樹脂層の一部を機械的に除去する方法としては、前記樹脂層の一部を切断する方法や、前記樹脂層の表面を研磨する方法などが挙げられる。前記樹脂層の表面を研磨する方法としては、サンドペーパーを取り付けたベルトサンダー装置による研磨、円板状の不織布などの外周面に研磨剤を塗布し、回転させながら樹脂層の表面に押し当てるバフ研磨などが挙げられる。一方、前記樹脂層の一部を化学的に除去する方法としては、前記樹脂層の一部を、エッチング液によって除去する方法などが挙げられる。
【００３１】
なお、前記配線積層部形成工程は、前記第１主面側及び前記第２主面側の少なくとも一方に、最内層の樹脂絶縁層を貼付する絶縁層貼付工程と、前記絶縁層貼付工程後、前記最内層の樹脂絶縁層上に前記導体層を形成するとともに、前記コア基板及び前記最内層の樹脂絶縁層を貫通する貫通孔内に前記第１主面側及び前記第２主面側を電気的に接続するスルーホール導体を形成する導体形成工程と、前記導体形成工程後、前記スルーホール導体の空洞部を充填樹脂で穴埋めする穴埋め工程とを含み、前記加熱工程は、前記穴埋め工程の直後に実行されることが好ましい。このようにすれば、加熱工程を行うことにより、樹脂層に加えて充填樹脂が硬化収縮する。このため、配線積層部形成工程後の工程ではんだバンプをリフローしたとしても、リフロー時の熱によって樹脂層及び充填樹脂が再び硬化収縮しにくくなる。よって、配線積層部の表面の平坦度がより低く保持されるため、配線積層部のコプラナリティがより確実に改善される。ゆえに、個々のはんだバンプの高さがよりいっそうバラツキにくくなるため、はんだバンプと半導体集積回路素子との接続信頼性がよりいっそう向上する。また、スルーホール導体が形成された状態、即ち、コア基板がスルーホール導体によって補強された状態で加熱工程を行うため、コア基板に反りが生じにくい。また、加熱工程時の熱がスルーホール導体を介して全体に上手く伝わるため、樹脂層がより確実に硬化収縮する。このため、配線積層部形成工程後の工程ではんだバンプをリフローしたとしても、リフロー時の熱によって樹脂層が再び硬化収縮しにくくなる。
【００３２】
ここで、貫通孔を形成する方法としては従来周知の方法を採用することができ、具体例としては、レーザー加工、ドリル加工、パンチング加工などがある。なお、貫通孔（及びスルーホール導体）の数及び形状は特に限定されない。
【００３３】
また、前記充填樹脂は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。樹脂層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などが挙げられる。さらに、樹脂層を形成するための高分子材料として、上記の樹脂にガラスフィラーを添加した材料等を使用してもよい。
【００３４】
続くはんだバンプ形成工程では、最外層の樹脂絶縁層上に形成された導体層上に半導体集積回路素子搭載用のはんだバンプを形成する。その結果、部品内蔵配線基板が完成する。
【００３５】
はんだバンプの形成材料となるはんだ合金としては、搭載される半導体集積回路素子の接続端子等の材質等に応じて適宜選択すればよいが、９０Ｐｂ−１０Ｓｎ（融点３０１℃）、９５Ｐｂ−５Ｓｎ（融点３１４℃）、４０Ｐｂ−６０Ｓｎ（融点２３８℃）等のＰｂ−Ｓｎ系はんだなどが挙げられる。特に、前記複数のはんだバンプは鉛フリーはんだからなることが好ましい。このようにすれば、はんだバンプに鉛が含まれていないため、部品内蔵配線基板の環境への負荷を低くすることができる。ここで、鉛フリーはんだとしては、Ｓｎ−Ａｇ系はんだ（融点２２１℃）、Ｓｎ−Ｓｂ系はんだ（融点２４０℃）、Ｓｎ−Ｚｎ系はんだ（融点２２２℃）、Ｓｎ−Ａｇ−Ｉｎ系はんだ（融点２２５℃）、Ｓｎ−Ａｇ−Ｃｕ系はんだ（融点２１８℃）などが挙げられる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の部品内蔵配線基板を具体化した一実施形態を図面に基づき詳細に説明する。
【００３７】
図１に示されるように、本実施形態の部品内蔵配線基板（以下「配線基板」という）１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、略矩形板状のコア基板１１と、コア基板１１の第１主面１２（図１では下面）上に形成される第１ビルドアップ層３１（配線積層部）と、コア基板１１の第２主面１３（図１では上面）上に形成される第２ビルドアップ層３２（配線積層部）とからなる。
【００３８】
本実施形態のコア基板１１は、縦２５ｍｍ×横２５ｍｍ×厚さ１．０ｍｍの平面視略矩形板状である。コア基板１１は、平面方向（ＸＹ方向）における熱膨張係数が１０〜３０ｐｐｍ／℃程度（具体的には１８ｐｐｍ／℃）となっている。なお、コア基板１１の熱膨張係数は、０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。コア基板１１は、ガラスエポキシからなる基材１６１と、基材１６１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材１６４と、同じく基材１６１の上面及び下面に形成され、銅からなる導体層１６３とによって構成されている。
【００３９】
図１に示されるように、コア基板１１には、複数のスルーホール導体１６が第１主面１２、第２主面１３及び導体層１６３を貫通するように形成されている。かかるスルーホール導体１６は、コア基板１１の第１主面１２側と第２主面１３側とを接続導通するとともに、導体層１６３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの充填樹脂１７で埋められている。また、コア基板１１の第１主面１２には、銅からなる第１主面側導体層１４がパターン形成され、コア基板１１の第２主面１３には、同じく銅からなる第２主面側導体層１５がパターン形成されている。各導体層１４，１５は、スルーホール導体１６に電気的に接続されている。さらに、コア基板１１は、第１主面１２の中央部及び第２主面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴である。
【００４０】
図１に示されるように、収容穴部９０内には、図２〜図４に示すセラミックコンデンサ１０１（部品）が埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コア基板１１の第１主面１２と第１コンデンサ主面１０２（図１では下面）とを同じ側に向け、かつ、コア基板１１の第２主面１３と第２コンデンサ主面１０３（図１では上面）とを同じ側に向けた状態で収容されている。本実施形態のセラミックコンデンサ１０１は、縦１４．０ｍｍ×横１４．０ｍｍ×厚さ０．８ｍｍの平面視略矩形状をなす板状物である。
【００４１】
図１〜図４に示されるように、本実施形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４の熱膨張係数は、８〜１２ｐｐｍ／℃程度であり、具体的には９．５ｐｐｍ／℃程度となっている。なお、セラミック焼結体１０４の熱膨張係数は、３０℃〜２５０℃間の測定値の平均値をいう。また、セラミック焼結体１０４は、第１部品主面である１つの第１コンデンサ主面１０２（図１では下面）、第２部品主面である１つの第２コンデンサ主面１０３（図１では上面）、及び、部品側面である４つのコンデンサ側面１０６を有している。セラミック焼結体１０４は、セラミック誘電体層１０５を介して電源用内部電極層１４１とグランド用内部電極層１４２とを交互に積層配置した構造を有している。セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層１４１及びグランド用内部電極層１４２間の誘電体として機能する。電源用内部電極層１４１及びグランド用内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。
【００４２】
図１〜図４に示されるように、セラミック焼結体１０４には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、全面にわたってアレイ状（例えば格子状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４の第１コンデンサ主面１０２及び第２コンデンサ主面１０３間を連通する複数のコンデンサ内ビア導体１３１，１３２が、ニッケルを主材料として形成されている。各電源用コンデンサ内ビア導体１３１は、各電源用内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各グランド用コンデンサ内ビア導体１３２は、各グランド用内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各電源用コンデンサ内ビア導体１３１及び各グランド用コンデンサ内ビア導体１３２は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、コンデンサ内ビア導体１３１，１３２を５列×５列で図示したが、実際にはさらに多くの列が存在している。
【００４３】
そして図２に示されるように、セラミック焼結体１０４の第１コンデンサ主面１０２上には、複数の第１電源用電極１１１（表層電極）と複数の第１グランド用電極１１２（表層電極）とが突設されている。なお、各第１グランド用電極１１２は、第１コンデンサ主面１０２上において個別に形成されているが、一体に形成されていてもよい。第１電源用電極１１１は、複数の電源用コンデンサ内ビア導体１３１における第１コンデンサ主面１０２側の端面に対して直接接続され、第１グランド用電極１１２は、複数のグランド用コンデンサ内ビア導体１３２における第１コンデンサ主面１０２側の端面に対して直接接続されている。また、セラミック焼結体１０４の第２コンデンサ主面１０３上には、複数の第２電源用電極１２１（表層電極）と複数の第２グランド用電極１２２（表層電極）とが突設されている。なお、各第２グランド用電極１２２は、第２コンデンサ主面１０３上において個別に形成されているが、一体に形成されていてもよい。第２電源用電極１２１は、複数の電源用コンデンサ内ビア導体１３１における第２コンデンサ主面１０３側の端面に対して直接接続され、第２グランド用電極１２２は、複数のグランド用コンデンサ内ビア導体１３２における第２コンデンサ主面１０３側の端面に対して直接接続されている。よって、電源用電極１１１，１２１は電源用コンデンサ内ビア導体１３１及び電源用内部電極層１４１に導通しており、グランド用電極１１２，１２２はグランド用コンデンサ内ビア導体１３２及びグランド用内部電極層１４２に導通している。また、電極１１１，１１２，１２１，１２２は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって被覆されている。
【００４４】
例えば、電極１１１，１１２側から通電を行い、電源用内部電極層１４１−グランド用内部電極層１４２間に電圧を加えると、電源用内部電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、セラミック焼結体１０４では、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２がそれぞれ隣接して配置され、かつ、電源用コンデンサ内ビア導体１３１及びグランド用コンデンサ内ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００４５】
図１に示されるように、前記コア基板１１の第１主面１２上及びセラミックコンデンサ１０１の第１コンデンサ主面１０２上には、高分子材料（本実施形態では、熱硬化性樹脂であるエポキシ樹脂）からなる樹脂層９２が形成されている。そして、前記収容穴部９０の内壁面９１とセラミックコンデンサ１０１のコンデンサ側面１０６との隙間は、樹脂層９２の一部で埋められている。即ち、樹脂層９２は、セラミックコンデンサ１０１をコア基板１１に固定する機能を有している。また、樹脂層９２の完全硬化状態での熱膨張係数は、１０〜６０ｐｐｍ／℃程度であり、具体的には２０ｐｐｍ／℃程度となっている。なお、樹脂層９２の完全硬化状態での熱膨張係数は、３０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。さらに、セラミックコンデンサ１０１は、四隅に面取り寸法０．５５ｍｍ以上（本実施形態では面取り寸法０．６ｍｍ）の面取り部を有している。これにより、温度変化に伴う樹脂層９２の変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、樹脂層９２のクラックの発生を防止できる。
【００４６】
図１に示されるように、前記第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３３，３５と、銅からなる導体層４１とを交互に積層した構造を有している。即ち、樹脂絶縁層３３，３５は、樹脂層９２と実質的に同一組成の樹脂材料によって形成されている。これにより、樹脂絶縁層３３，３５の熱膨張係数は、樹脂層９２の完全硬化状態での熱膨張係数と同じ値となっており、１０〜６０ｐｐｍ／℃程度（具体的には２０ｐｐｍ／℃程度）となっている。なお、樹脂絶縁層３３，３５の熱膨張係数は、３０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。また、樹脂絶縁層３３，３５内には、それぞれ銅めっきによって形成されたビア導体４７が設けられている。第１層の樹脂絶縁層３３の下面上にある導体層４１の一部には、前記スルーホール導体１６の下端が電気的に接続されている。さらに、第２層の樹脂絶縁層３５の下面上における複数箇所には、ビア導体４７を介して導体層４１に電気的に接続されるパッド４８（導体層）が格子状に形成されている。また、樹脂絶縁層３５の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、パッド４８を露出させる開口部４０が形成されている。
【００４７】
図１に示されるように、前記第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３４，３６と、銅からなる導体層４２とを交互に積層した構造を有している。即ち、樹脂絶縁層３４，３６は、樹脂層９２と実質的に同一組成の樹脂材料によって形成されている。これにより、樹脂絶縁層３４，３６の熱膨張係数は、樹脂層９２の完全硬化状態での熱膨張係数と同じ値となっており、１０〜６０ｐｐｍ／℃程度（具体的には２０ｐｐｍ／℃程度）となっている。なお、樹脂絶縁層３４，３６の熱膨張係数は、３０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。また、樹脂絶縁層３４，３６内には、それぞれ銅めっきによって形成されたビア導体４３が設けられている。なお、第１層の樹脂絶縁層３４の表面上にある導体層４２の一部には、スルーホール導体１６の上端が電気的に接続されている。また、樹脂絶縁層３４，３６内に設けられたビア導体４３の一部は、前記セラミックコンデンサ１０１の電極１２１，１２２に接続されている。さらに、第２層の樹脂絶縁層３６の表面上における複数箇所には、ビア導体４３を介して導体層４２に電気的に接続される端子パッド４４（導体層）がアレイ状に形成されている。また、樹脂絶縁層３６の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。本実施形態のはんだバンプ４５は、融点が２１８℃のＳｎ−Ａｇ−Ｃｕ系はんだからなっている。
【００４８】
図１に示されるように、各はんだバンプ４５は、ＩＣチップ２１（半導体集積回路素子）の面接続端子２２に電気的に接続されている。本実施形態のＩＣチップ２１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．９ｍｍの平面視矩形状をなす板状物であって、熱膨張係数が３〜４ｐｐｍ／℃程度（具体的には３．５ｐｐｍ／℃程度）のシリコンからなる。なお、各端子パッド４４及び各はんだバンプ４５からなる領域は、ＩＣチップ２１を搭載可能なＩＣチップ搭載領域２３である。ＩＣチップ搭載領域２３は、第２ビルドアップ層３２の表面３９に設定されている。
【００４９】
次に、本実施形態の配線基板１０の製造方法を図５〜図１４に基づいて説明する。
【００５０】
コア基板準備工程Ｓ１では、コア基板１１の中間製品を従来周知の手法により作製し、あらかじめ準備しておく。
【００５１】
コア基板１１の中間製品は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚さ０．８ｍｍの基材１６１の両面に銅箔が貼付された銅張積層板（図示略）を準備する。次に、銅張積層板の両面の銅箔のエッチングを行って導体層１６３を例えばサブトラクティブ法によってパターニングする。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材１６１の上面及び下面と導体層１６３とを粗化した後、基材１６１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ８０μｍ）を熱圧着により貼付し、サブ基材１６４を形成する。
【００５２】
次に、上側のサブ基材１６４の上面に第１主面側導体層１４（例えば５０μｍ）をパターン形成するとともに、下側のサブ基材１６４の下面に第２主面側導体層１５（例えば５０μｍ）をパターン形成する。具体的には、上側のサブ基材１６４の上面及び下側のサブ基材１６４の下面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。次に、基材１６１及びサブ基材１６４からなる積層体に対してルータを用いて孔あけ加工を行い、収容穴部９０となる貫通孔を所定位置に形成し、コア基板１１の中間製品を得る（図６参照）。なお、コア基板１１の中間製品とは、コア基板１１となるべき領域を平面方向に沿って縦横に複数配列した構造の多数個取り用コア基板である。
【００５３】
また、コンデンサ準備工程Ｓ２（部品準備工程）では、セラミックコンデンサ１０１を従来周知の手法により作製し、あらかじめ準備しておく。
【００５４】
セラミックコンデンサ１０１は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極層１４１となる電源用内部電極部と、グランド用内部電極層１４２となるグランド用内部電極部とが形成される。次に、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
【００５５】
さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように電源用電極１１１，１２１及びグランド用電極１１２，１２２を形成する。
【００５６】
この後、グリーンシート積層体の乾燥を行い、各電極１１１，１１２，１２１，１２２をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。
【００５７】
次に、得られたセラミック焼結体１０４が有する各電極１１１，１１２，１２１，１２２に対して無電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各電極１１１，１１２，１２１，１２２の上に銅めっき層が形成され、セラミックコンデンサ１０１が完成する。
【００５８】
続く収容工程Ｓ３では、まず、収容穴部９０の第２主面１３側開口を、剥離可能な粘着テープ１７１でシールする。この粘着テープ１７１は、支持台（図示略）によって支持されている。次に、マウント装置（ヤマハ発動機株式会社製）を用いて、第１主面１２と第１コンデンサ主面１０２とを同じ側に向け、かつ、第２主面１３と第２コンデンサ主面１０３とを同じ側に向けた状態で、収容穴部９０内にセラミックコンデンサ１０１を収容する（図７参照）。このとき、セラミックコンデンサ１０１の第２コンデンサ主面１０３側が粘着テープ１７１の粘着面に貼り付けられて仮固定される。
【００５９】
続く樹脂層形成工程Ｓ４では、第１主面１２上及び第１コンデンサ主面１０２上に樹脂層９２を形成するとともに、樹脂層９２の一部で収容穴部９０の内壁面９１とセラミックコンデンサ１０１のコンデンサ側面１０６との隙間を埋める（図８参照）。詳述すると、第１主面１２上及び第１コンデンサ主面１０２上に、樹脂層９２となる図示しない樹脂シート（厚さ２００μｍ）をラミネートする。具体的には、樹脂シートを１４０〜１５０℃に加熱するとともに、第１主面１２及び第１コンデンサ主面１０２に対して樹脂シートを０．７５ＭＰａで１２０秒間押圧する。これにより、樹脂シート（樹脂層９２）の一部で内壁面９１とコンデンサ側面１０６との隙間が埋められる。
【００６０】
続く固定工程Ｓ５では、樹脂層９２を硬化させることにより、セラミックコンデンサ１０１を収容穴部９０内に固定する。具体的には、加熱処理（キュアなど）を行うと、樹脂層９２が硬化して、セラミックコンデンサ１０１がコア基板１１に固定される。そして、固定工程Ｓ５後、粘着テープ１７１を剥離する。即ち、前記収容工程Ｓ３、樹脂層形成工程Ｓ４及び固定工程Ｓ５は、収容穴部９０の前記第２主面１３側開口を粘着テープ１７１で塞いだ状態で行われる。
【００６１】
続く高さ合わせ工程Ｓ６では、樹脂層９２を薄くすることにより、樹脂層９２の表面を前記第１主面側導体層１４の表面と同じ高さに合わせる（図９参照）。具体的に言うと、ベルトサンダー装置を用いて、第１主面側導体層１４の表面よりも上方に位置している樹脂層９２の表面を研磨して低くする。その結果、樹脂層９２の一部が機械的に除去される。
【００６２】
続く粗化工程Ｓ７では、樹脂層９２の表面及び裏面の粗化（ＣＺ処理）を行う。同時に、第１主面１２に形成された第１主面側導体層１４の表面や、第２主面１３に形成された前記第２主面側導体層１５の表面の粗化も行う。また、樹脂層９２の裏面から露出している電極１２１，１２２の表面の粗化も行う。そして、粗化工程Ｓ７が終了したら、洗浄工程を実施する。また、必要に応じて、シランカップリング剤（信越化学工業株式会社製）を用いて、第１主面１２及び第２主面１３に対してカップリング処理を行ってもよい。
【００６３】
続く配線積層部形成工程Ｓ８では、従来周知の手法に基づいて第１主面１２側の上に第１ビルドアップ層３１を形成するとともに、第２主面１３の上に第２ビルドアップ層３２を形成する。具体的に言うと、絶縁層貼付工程Ｓ８−１において、樹脂層９２の表面及び第１主面側導体層１４の表面に熱硬化性エポキシ樹脂を被着（貼付）して、第１主面１２側に最内層の樹脂絶縁層３３を形成する（図１０参照）。また、樹脂層９２の裏面及び第２主面側導体層１５の表面に熱硬化性エポキシ樹脂を被着（貼付）して、第２主面１３側に最内層の樹脂絶縁層３４を形成する（図１０参照）。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。
【００６４】
さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体４３が形成されるべき位置にビア孔１８１を形成する（図１１参照）。具体的には、樹脂絶縁層３４を貫通するビア孔１８１を形成し、セラミックコンデンサ１０１の第２コンデンサ主面１０３に突設された電極１２１，１２２の表面を露出させる。さらに、ドリル機を用いて孔あけ加工を行い、コア基板１１及び樹脂絶縁層３３，３４を貫通する貫通孔１９１を所定位置にあらかじめ形成しておく（図１１参照）。
【００６５】
次に、導体形成工程Ｓ８−２において、樹脂絶縁層３３，３４の表面上、ビア孔１８１の内面、及び、貫通孔１９１の内面に対する無電解銅めっきを行った後に電解銅めっきを行う。これにより、貫通孔１９１内にスルーホール導体１６が形成されるとともに、各ビア孔１８１の内部にビア導体４３が形成される。その後、穴埋め工程Ｓ８−３を実施する。具体的には、スルーホール導体１６の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、充填樹脂１７を形成する（図１２参照）。次に、貫通孔１９１の開口部からの充填樹脂１７の突出部分を研磨した後、従来公知の手法（例えばサブトラクティブ法）に従ってエッチングによるパターニングを行う。これにより、樹脂絶縁層３３上に導体層４１がパターン形成されるとともに、樹脂絶縁層３４上に導体層４２がパターン形成される（図１３参照）。
【００６６】
次に、加熱工程Ｓ８−４を実施する。加熱工程Ｓ８−４は、前記固定工程Ｓ５後であって、配線積層部形成工程Ｓ８において最外層の樹脂絶縁層３５，３６を積層する前、より詳しくは穴埋め工程Ｓ８−３の直後に実行される。具体的に言うと、まず、最外層の樹脂絶縁層３５，３６が積層されていない状態にある配線基板１０をリフロー炉（図示略）内に配置する。この状態において、配線基板１０を、はんだの融点（２２５℃）と同程度の温度（本実施形態では平均２４０℃、最高２６０℃）で２０分間加熱する。即ち、加熱工程では、樹脂層形成工程での樹脂シートの加熱温度（１４０〜１５０℃）よりも１００℃以上高い温度に加熱する。なお、本実施形態では配線基板１０を加熱する加熱手段としてリフロー炉を用いているが、乾燥炉などの他の加熱手段を用いてもよい。
【００６７】
次に、樹脂絶縁層３３，３４上に熱硬化性エポキシ樹脂を被着して、ビア導体４３，４７が形成されるべき位置にビア孔１８２，１８３を有する最外層の樹脂絶縁層３５，３６を形成する（図１４参照）。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、ビア導体４３，４７が形成されるべき位置にビア孔１８２，１８３が形成される。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔１８２，１８３の内部にビア導体４３，４７を形成するとともに、樹脂絶縁層３５上にパッド４８を形成し、樹脂絶縁層３６上に端子パッド４４を形成する。
【００６８】
次に、樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。
【００６９】
続くはんだバンプ形成工程Ｓ９では、最外層の樹脂絶縁層３６上に形成された端子パッド４４上に、はんだペーストを印刷する。次に、はんだペーストが印刷された配線基板１０をリフロー炉内に配置して、はんだの融点より１０〜４０℃高い温度に加熱する。この時点で、はんだペーストが溶融し、半球上に盛り上がった形状のＩＣチップ２１搭載用のはんだバンプ４５が形成される。なお、この状態のものは、配線基板１０となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。さらに、多数個取り用配線基板を分割すると、個々の製品である配線基板１０が多数個同時に得られる。
【００７０】
その後、配線基板１０を構成する第２ビルドアップ層３２のＩＣチップ搭載領域２３にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、各はんだバンプ４５とを位置合わせするようにする。そして、２２０℃〜２４０℃程度の温度に加熱して各はんだバンプ４５をリフローすることにより、各はんだバンプ４５と面接続端子２２とを接合し、配線基板１０側とＩＣチップ２１側とを電気的に接続する。その結果、ＩＣチップ搭載領域２３にＩＣチップ２１が搭載される（図１参照）。
【００７１】
従って、本実施形態によれば以下の効果を得ることができる。
【００７２】
（１）本実施形態の配線基板１０の製造方法によれば、最外層の樹脂絶縁層３５，３６を積層する前に行われる加熱工程Ｓ８−４において、はんだをリフローさせる必要がないにもかかわらず、敢えてはんだの融点と同程度の温度に加熱する熱履歴を加えることにより、樹脂層９２をあらかじめ硬化収縮させている。従って、加熱工程Ｓ８−４後に積層される最外層の樹脂絶縁層３５，３６の厚さを調整すれば、樹脂絶縁層３５，３６の表面を平坦にすることができる。しかも、配線積層部形成工程Ｓ８後の工程（例えば、はんだバンプ形成工程Ｓ９やＩＣチップ２１を搭載する工程など）ではんだをリフローしたとしても、リフロー時の熱によって樹脂層９２が再び硬化収縮しにくくなるため、樹脂絶縁層３５，３６の表面を平坦な状態に維持することができる。ゆえに、第２ビルドアップ層３２の表面３９のコプラナリティが改善され、個々のはんだバンプ４５の高さがバラツキにくくなるため、はんだバンプ４５とＩＣチップ２１との接続信頼性が向上する。また、第１ビルドアップ層３１の表面上（パッド４８上）にマザーボード搭載用のはんだバンプを形成する場合、第１ビルドアップ層３１の表面のコプラナリティが改善され、個々のはんだバンプの高さがバラツキにくくなるため、はんだバンプとマザーボードとの接続信頼性が向上する。
【００７３】
（２）本実施形態では、固定工程Ｓ５後かつ配線積層部形成工程Ｓ８前に高さ合わせ工程Ｓ６が行われ、加熱工程Ｓ８−４は、配線積層部形成工程Ｓ８において樹脂層９２の表面上に最内層の樹脂絶縁層３３，３４を貼付した後（具体的には穴埋め工程Ｓ８−３の直後）に実行される。即ち、高さ合わせ工程Ｓ６を行って、樹脂層９２の表面を第１主面側導体層１４の表面と同じ高さに合わせているため、高さ合わせ工程Ｓ６後の配線積層部形成工程Ｓ８において第１ビルドアップ層３１を形成する場合に、厚さのバラツキの小さい樹脂絶縁層３３，３５を形成することができる。また、樹脂絶縁層３３，３４が銅からなる導体層４１，４２によって保護された状態で加熱が行われるので、樹脂絶縁層３３，３４の厚さのバラツキを最小限に抑えることができる。その結果、第１ビルドアップ層３１の表面３９のコプラナリティが改善されるため、最外層の樹脂絶縁層３６上に形成された端子パッド４４（及びはんだバンプ４５）とＩＣチップ２１との接続信頼性が向上する。さらに、上記の樹脂絶縁層３４，３６を貫通するビア導体４３用のビア孔１８１，１８２を複数形成し、各ビア孔１８１，１８２内にビア導体４３を形成する場合、ビア孔１８１，１８２の深さのバラツキが小さくなるため、各ビア孔１８１，１８２内にビア導体４３を確実に形成することができる。その結果、電極１２１，１２２とビア導体４３とを確実に導通させることができる。従って、不良品の発生を防止でき、信頼性に優れた配線基板１０を得ることができる。
【００７４】
（３）本実施形態では、ＩＣチップ搭載領域２３がセラミックコンデンサ１０１の真上の領域内に位置しているため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１は高剛性で熱膨張率が小さいセラミックコンデンサ１０１によって支持される。よって、上記ＩＣチップ搭載領域２３においては、第２ビルドアップ層３２が変形しにくくなるため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１をより安定的に支持できる。従って、大きな熱応力に起因するＩＣチップ２１のクラックや接続不良を防止することができる。ゆえに、ＩＣチップ２１として、熱膨張差による応力（歪）が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい１０ｍｍ角以上の大型のＩＣチップや、脆いとされるＬｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。
【００７５】
（４）本実施形態では、セラミックコンデンサ１０１がＩＣチップ搭載領域２３に搭載されたＩＣチップ２１の直下に配置されるため、セラミックコンデンサ１０１とＩＣチップ２１とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ１０１によるＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００７６】
（５）本実施形態では、収容穴部９０の内壁面９１とセラミックコンデンサ１０１のコンデンサ側面１０６との隙間が、樹脂絶縁層３４とは別の樹脂層９２で埋められることにより、セラミックコンデンサ１０１がコア基板１１に固定されている。これにより、樹脂層９２の機能をセラミックコンデンサ１０１を固定する機能に特化できるため、配線基板１０の信頼性向上を図ることができる。
【００７７】
なお、本実施形態を以下のように変更してもよい。
【００７８】
・上記実施形態では、穴埋め工程Ｓ８−３の直後に加熱工程Ｓ８−４が実行されていたが、加熱工程Ｓ８−４を実行するタイミングを変更してもよい。例えば、固定工程Ｓ５後かつ高さ合わせ工程Ｓ６前に、加熱工程Ｓ８−４を実行してもよい。また、高さ合わせ工程Ｓ６後かつ粗化工程Ｓ７前、粗化工程Ｓ７後かつ絶縁層貼付工程Ｓ８−１前、絶縁層貼付工程Ｓ８−１後かつ導体形成工程Ｓ８−２前、導体形成工程Ｓ８−２後かつ穴埋め工程Ｓ８−３前などに、加熱工程Ｓ８−４を実行してもよい。
【００７９】
・上記実施形態の樹脂層形成工程Ｓ４では、樹脂層９２（樹脂シート）の一部で収容穴部９０の内壁面９１とセラミックコンデンサ１０１のコンデンサ側面１０６との隙間を埋めていた。しかし、ディスペンサ装置（Ａｓｙｍｔｅｋ社製）を用いて、樹脂層９２となる液状の樹脂を充填することにより、内壁面９１とコンデンサ側面１０６との隙間を埋めるようにしてもよい。
【００８０】
・上記実施形態において、高さ合わせ工程Ｓ６を省略するとともに、樹脂層形成工程Ｓ４において第１主面１２上及び第１コンデンサ主面１０２上に樹脂層９２を形成する工程を省略してもよい。
【００８１】
・上記実施形態の導体形成工程Ｓ８−２において、充填樹脂１７を研磨した後、再度無電解めっきを行うようにしてもよい。この無電解めっきを行うと、スルーホール導体１６及び充填樹脂１７の第１主面１２側の端面と、スルーホール導体１６及び充填樹脂１７の第２主面１３側の端面との両方にそれぞれ蓋めっき層が形成されるとともに、ビア導体４３の上にめっき層が形成される。その後、従来公知の手法（例えばサブトラクティブ法）に従ってエッチングによるパターニングを行うことにより、めっき層は導体層４１，４２の一部となる。
【００８２】
・上記実施形態のはんだバンプ形成工程Ｓ９では、ＩＣチップ２１搭載用のはんだバンプ４５のみを形成していたが、それに加えて、樹脂絶縁層３５上に形成されたパッド４８上にマザーボード搭載用のはんだバンプを形成してもよい。
【００８３】
・上記実施形態では、収容穴部９０内に収容される部品としてセラミックコンデンサ１０１が用いられていたが、ＤＲＡＭ、ＳＲＡＭ、チップコンデンサ、レジスターなどを部品として用いてもよい。
【００８４】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００８５】
（１）第１主面及び第２主面を有し、前記第１主面及び前記第２主面にて開口する収容穴部を有するコア基板を準備するコア基板準備工程と、第１部品主面、第２部品主面及び部品側面を有する部品を準備する部品準備工程と、前記コア基板準備工程及び前記部品準備工程後、前記第２主面と前記第２部品主面とを同じ側に向けた状態で、前記収容穴部内に前記部品を収容する収容工程と、前記収容工程後、樹脂層で前記収容穴部の内壁面と前記部品側面との隙間を埋める樹脂層形成工程と、前記樹脂層形成工程後、前記樹脂層を硬化させて前記部品を固定する固定工程と、前記固定工程後、前記第１主面側及び前記第２主面側の少なくとも一方に、樹脂絶縁層及び導体層を積層した構造を有する配線積層部を形成する配線積層部形成工程と、前記配線積層部形成工程後、最外層の樹脂絶縁層上に形成された導体層上に半導体集積回路素子搭載用のはんだバンプを形成するはんだバンプ形成工程とを含む部品内蔵配線基板の製造方法において、前記固定工程後であって、前記配線積層部形成工程において前記最外層の樹脂絶縁層を積層する前に、はんだの融点と同程度の温度に加熱する加熱工程を行い、前記収容工程、前記樹脂層形成工程及び固定工程は、前記収容穴部の前記第２主面側開口を粘着面を有する粘着テープで塞いだ状態で行われ、前記固定工程後かつ前記加熱工程前に前記粘着テープを除去することを特徴とする部品内蔵配線基板の製造方法。
【００８６】
（２）第１主面及び第２主面を有し、少なくとも前記第１主面にて開口する収容穴部を有するコア基板を準備するコア基板準備工程と、第１コンデンサ主面、第２コンデンサ主面及びコンデンサ側面を有し、誘電体層を介して複数の内部電極層が積層配置された構造を有し、前記複数の内部電極層に接続される複数のコンデンサ内ビア導体、及び、前記複数のコンデンサ内ビア導体における少なくとも前記第２コンデンサ主面側の端部に接続された複数の表層電極を備え、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサを部品として準備する部品準備工程と、前記コア基板準備工程及び前記部品準備工程後、前記第２主面と前記第２コンデンサ主面とを同じ側に向けた状態で、前記収容穴部内に前記コンデンサを収容する収容工程と、前記収容工程後、樹脂層で前記収容穴部の内壁面と前記コンデンサ側面との隙間を埋める樹脂層形成工程と、前記樹脂層形成工程後、前記樹脂層を硬化させて前記コンデンサを固定する固定工程と、前記固定工程後、前記第１主面側及び前記第２主面側の少なくとも一方に、樹脂絶縁層及び導体層を積層した構造を有する配線積層部を形成する配線積層部形成工程と、前記配線積層部形成工程後、最外層の樹脂絶縁層上に形成された導体層上に半導体集積回路素子搭載用のはんだバンプを形成するはんだバンプ形成工程とを含む部品内蔵配線基板の製造方法において、前記固定工程後であって、前記配線積層部形成工程において前記最外層の樹脂絶縁層を積層する前に、はんだの融点と同程度の温度に加熱する加熱工程を行うことを特徴とする部品内蔵配線基板の製造方法。
【図面の簡単な説明】
【００８７】
【図１】本発明を具体化した一実施形態の配線基板を示す概略断面図。
【図２】セラミックコンデンサを示す概略断面図。
【図３】セラミックコンデンサの内層における接続を説明するための概略説明図。
【図４】セラミックコンデンサの内層における接続を説明するための概略説明図。
【図５】配線基板の製造工程の概略を示すフローチャート。
【図６】配線基板の製造方法の説明図。
【図７】配線基板の製造方法の説明図。
【図８】配線基板の製造方法の説明図。
【図９】配線基板の製造方法の説明図。
【図１０】配線基板の製造方法の説明図。
【図１１】配線基板の製造方法の説明図。
【図１２】配線基板の製造方法の説明図。
【図１３】配線基板の製造方法の説明図。
【図１４】配線基板の製造方法の説明図。
【図１５】従来技術における配線基板の製造方法の説明図。
【図１６】同じく、配線基板の製造方法の説明図。
【図１７】同じく、配線基板の製造方法の説明図。
【符号の説明】
【００８８】
１０…部品内蔵配線基板（配線基板）
１１…コア基板
１２…第１主面
１３…第２主面
１４…第１主面側導体層
１６…スルーホール導体
１７…充填樹脂
２１…半導体集積回路素子としてのＩＣチップ
３１…配線積層部としての第１ビルドアップ層
３２…配線積層部としての第２ビルドアップ層
３３，３４，３５，３６…樹脂絶縁層
４１，４２…導体層
４４…導体層としての端子パッド
４５…はんだバンプ
４８…導体層としてのパッド
９０…収容穴部
９１…収容穴部の内壁面
９２…樹脂層
１０１…部品としてのセラミックコンデンサ
１０２…第１部品主面としての第１コンデンサ主面
１０３…第２部品主面としての第２コンデンサ主面
１０６…部品側面としてのコンデンサ側面
１９１…貫通孔
Ｓ１…コア基板準備工程
Ｓ２…部品準備工程としてのコンデンサ準備工程
Ｓ３…収容工程
Ｓ４…樹脂層形成工程
Ｓ５…固定工程
Ｓ６…高さ合わせ工程
Ｓ８…配線積層部形成工程
Ｓ８−１…絶縁層貼付工程
Ｓ８−２…導体形成工程
Ｓ８−３…穴埋め工程
Ｓ８−４…加熱工程
Ｓ９…はんだバンプ形成工程
【図１】
2010153721.tif 000003
【図２】
2010153721.tif 000004
【図３】
2010153721.tif 000005
【図４】
2010153721.tif 000006
【図５】
2010153721.tif 000007
【図６】
2010153721.tif 000008
【図７】
2010153721.tif 000009
【図８】
2010153721.tif 000010
【図９】
2010153721.tif 000011
【図１０】
2010153721.tif 000012
【図１１】
2010153721.tif 000013
【図１２】
2010153721.tif 000014
【図１３】
2010153721.tif 000015
【図１４】
2010153721.tif 000016
【図１５】
2010153721.tif 000017
【図１６】
2010153721.tif 000018
【図１７】
2010153721.tif 000019