(57)【要約】【課題】表示領域の周辺にＣＭＯＳＴＦＴ用いて駆動回路を形成した表示装置において、ＣＭＯＳＴＦＴを構成するＰＭＯＳＴＦＴの特性を安定化させる。【解決手段】ＣＭＯＳＴＦＴにおける右側のＰＭＯＳＴＦＴにおいて、Ｎ型のチャネル領域８とチャネル幅方向周辺にＰ型領域７ｂが形成されている。Ｐ型であるソース領域１４において、第１のＮ型領域１２ｂをチャネル領域のＰ型領域７ｂに接して形成し、第１のＮ型領域１２ｂに接してそれよりも不純物密度の大きい第２のＮ型領域１１ａを形成する。第１および第２のＮ型領域とＰ型であるソース領域１４に形成されるＰＮ接合によってチャネル部周辺のＰ型領域７ｂを通過する電流を抑制し、ＰＭＯＳＴＦＴの特性を安定化する。【選択図】図１
2010122521.tif 000002
【特許請求の範囲】
【請求項１】
画素電極と画素部ＴＦＴ含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはｎ−Ｓｉ膜が形成され、前記ｎ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が積層され、前記ｎ＋Ｓｉ膜の上にはソース電極あるいはドレイン電極が形成されていることを特徴とする液晶表示装置。
【請求項２】
前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
画素電極と画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはリンをイオン注入したｎ−Ｓｉ膜が形成され、前記リンをイオン注入したｎ−Ｓｉ膜は前記微結晶Ｓｉまたは前記ｐｏｌｙ−Ｓｉとは異なる層に形成されたａ−Ｓｉ膜と接続し、前記ａ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が形成され、前記ｎ＋Ｓｉ膜の上にはソース電極またはドレイン電極が形成されていることを特徴とする液晶表示装置。
【請求項４】
前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
画素電極と画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側には当初はｎ＋Ｓｉ膜であったものをボロンをイオン注入することによってｎ−Ｓｉ膜に変換された膜が形成され、前記ボロンをイオン注入したｎ−Ｓｉ膜は前記ボロンをイオン注入されていない前記ｎ＋Ｓｉ膜と接続し、前記ボロンを注入されていない前記ｎ＋Ｓｉの上にはソース電極あるいはドレイン電極が形成されていることを特徴とする液晶表示装置。
【請求項６】
前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
画素電極と複数の画素部ＴＦＴ含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはｎ−Ｓｉ膜が形成され、前記ｎ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が積層され、前記ｎ＋Ｓｉ膜の上にはソース電極あるいはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。
【請求項８】
前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項７に記載の有機ＥＬ表示装置。
【請求項９】
画素電極と複数の画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはリンをイオン注入したｎ−Ｓｉ膜が形成され、前記リンを注入したｎ−Ｓｉ膜は前記微結晶Ｓｉまたは前記ｐｏｌｙ−Ｓｉとは異なる層に形成されたａ−Ｓｉ膜と接続し、前記ａ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が形成され、前記ｎ＋Ｓｉ膜の上にはソース電極またはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。
【請求項１０】
前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項９に記載の有機ＥＬ表示装置。
【請求項１１】
画素電極と複数の画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、
前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、
前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側には当初はｎ＋Ｓｉ膜であったものをボロンをイオン注入することによってｎ−Ｓｉ膜に変換された膜が形成され、前記ボロンをイオン注入したｎ−Ｓｉ膜は前記ボロンをイオン注入されていない前記ｎ＋Ｓｉ膜と接続し、前記ボロンを注入されていない前記ｎ＋Ｓｉの上にはソース電極あるいはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。
【請求項１２】
前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする請求項１１に記載の有機ＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に、表示領域周辺に薄膜トランジスタによる駆動回路を形成した液晶表示装置または有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は薄型にできることから色々な分野に用途が広がっている。液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板に画素電極と対応する場所にカラーフィルタ等が形成されたカラーフィルタ基板が対向し、ＴＦＴ基板とカラーフィルタ基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
ＴＦＴ基板には、縦方向に延在し、横方向に配列したデータ線と、横方向に延在して縦方向に配列した走査線とが存在し、データ線と走査線とで囲まれた領域に画素が形成される。画素は主として画素電極とスイッチング素子である薄膜トランジスタ（ＴＦＴ）から構成される。このようにマトリクス状に形成された多くの画素によって表示領域が形成される。
【０００４】
表示領域の外側には走査線を駆動する走査線駆動回路、データ線を駆動するデータ線駆動回路が設置される。表示領域を確保したまま、表示装置全体を小さくしたいという要求等から、表示領域周辺にＴＦＴによって駆動回路を形成する技術が開発されている。駆動回路を形成するＴＦＴはキャリアの移動度が大きい必要があるので、ＴＦＴにはｐｏｌｙ−Ｓｉ半導体膜が使用される。
【０００５】
近年、ａ−ＳｉＴＦＴとｐｏｌｙ−ＳｉＴＦＴとの中間の性能をもつ、いわゆる微結晶ＳｉＴＦＴの要求が高まっている。それは、ｐｏｌｙ−ＳｉＴＦＴほどのＴＦＴ性能は必要がないが、ａ−ＳｉＴＦＴより高性能なＴＦＴが必要とされる製品分野である。この場合、当然、ｐｏｌｙ−ＳｉＴＦＴより低コスト化が必要であり、ａ−ＳｉＴＦＴのａ−Ｓｉチャネル部分を微結晶Ｓｉに変更する程度であることが望まれている。
【０００６】
また、ａ−ＳｉＴＦＴで用いられているボトムゲート構造は、チャネル膜下にゲート電極があるため、基板下からのバックライト光によってＴＦＴのオフ電流が増加するいわゆるフォトコンが発生しにくい。従って、画素ＴＦＴとして構造的に優れていると言える。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ボトムゲート型ＴＦＴにおいては、ゲート電極とソース・ドレイン電極とが平面的にオーバーラップしているが、チャンネル部をｐｏｌｙ−Ｓｉあるいは微結晶Ｓｉで形成すると、ＴＦＴをＯＦＦしたときに、ドレイン電界が強くなり、ＯＦＦ電流が大きくなるという問題もある。この問題の解決法として、ＮＭＯＳＬＴＰＳ−ＴＦＴで用いられているような、チャネルとソース・ドレイン間に段階緩和層であるＬＤＤ領域を設けることが考えられる。
【０００８】
ＬＤＤ領域には、フォトリソグラフィのレジストパターンを用いてｎ−インプラ（注入）を行うことが考えられるが、フォトリソグラフィ工程が１工程増加することと、インプラ工程が必要であるという問題がある。
【０００９】
なお、ボトムゲート方式においては、チャネルエッチングが必要であるが、通常レーザーによって結晶化するｐｏｌｙ−Ｓｉ層は、５０μｍ程度の厚さであるので、チャネルエッチングが困難であるという問題がある。
【００１０】
本発明の課題は、ボトムゲートタイプで、ＯＮ電流が大きく、ＯＦＦ電流の小さい、微結晶ＴＦＴ、あるいは、ｐｏｌｙ−ＳｉＴＦＴを実現することである。
【課題を解決するための手段】
【００１１】
本発明は上記課題を克服するものであり、具体的な手段は次のとおりである。
【００１２】
（１）画素電極と画素部ＴＦＴ含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはｎ−Ｓｉ膜が形成され、前記ｎ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が積層され、前記ｎ＋Ｓｉ膜の上にはソース電極あるいはドレイン電極が形成されていることを特徴とする液晶表示装置。
【００１３】
（２）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（１）に記載の液晶表示装置。
【００１４】
（３）画素電極と画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはリンをイオン注入（インプラ）したｎ−Ｓｉ膜が形成され、前記リンをインプラしたｎ−Ｓｉ膜は前記微結晶Ｓｉまたは前記ｐｏｌｙ−Ｓｉとは異なる層に形成されたａ−Ｓｉ膜と接続し、前記ａ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が形成され、前記ｎ＋Ｓｉ膜の上にはソース電極またはドレイン電極が形成されていることを特徴とする液晶表示装置。
【００１５】
（４）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（１）に記載の液晶表示装置。
【００１６】
（５）画素電極と画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された液晶表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側には当初はｎ＋Ｓｉ膜であったものをボロン（ホウ素、Ｂ）をイオンインプラすることによってｎ−Ｓｉ膜に変換された膜が形成され、前記ボロンをイオンインプラしたｎ−Ｓｉ膜は前記ボロンをイオンインプラされていない前記ｎ＋Ｓｉ膜と接続し、前記ボロンをインプラされていない前記ｎ＋Ｓｉの上にはソース電極あるいはドレイン電極が形成されていることを特徴とする液晶表示装置。
【００１７】
（６）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（５）に記載の液晶表示装置。
【００１８】
（７）画素電極と複数の画素部ＴＦＴ含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはｎ−Ｓｉ膜が形成され、前記ｎ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が積層され、前記ｎ＋Ｓｉ膜の上にはソース電極あるいはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。
【００１９】
（８）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（７）に記載の有機ＥＬ表示装置。
【００２０】
（９）画素電極と複数の画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側にはリンをイオンインプラしたｎ−Ｓｉ膜が形成され、前記リンをインプラしたｎ−Ｓｉ膜は前記微結晶Ｓｉまたは前記ｐｏｌｙ−Ｓｉとは異なる層に形成されたａ−Ｓｉ膜と接続し、前記ａ−Ｓｉ膜の上にはｎ＋Ｓｉ膜が形成され、前記ｎ＋Ｓｉ膜の上にはソース電極またはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。
【００２１】
（１０）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（９）に記載の有機ＥＬ表示装置。
【００２２】
（１１）画素電極と複数の画素部ＴＦＴを含む画素がマトリクス状に形成された表示領域と、ドライバＴＦＴを含むドライバ回路が前記表示領域の外側に形成された有機ＥＬ表示装置であって、前記画素部ＴＦＴ、または、前記ドライバＴＦＴは、チャンネル部に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉを用いたボトムゲート型ＴＦＴであり、前記前記ボトムゲート型ＴＦＴは、ゲート電極と前記ゲート電極を覆うゲート絶縁膜を有し、前記ゲート絶縁膜の上に微結晶Ｓｉまたはｐｏｌｙ−Ｓｉからなるチャンネル部が形成され、前記チャンネル部の両側には当初はｎ＋Ｓｉ膜であったものをボロンをイオンインプラすることによってｎ−Ｓｉ膜に変換された膜が形成され、前記ボロンをイオンインプラしたｎ−Ｓｉ膜は前記ボロンをイオンインプラされていない前記ｎ＋Ｓｉ膜と接続し、前記ボロンをインプラされていない前記ｎ＋Ｓｉの上にはソース電極あるいはドレイン電極が形成されていることを特徴とする有機ＥＬ表示装置。
【００２３】
（１２）前記ｎ−Ｓｉ膜は前記ゲート電極と平面的にはオーバーラップして形成されていることを特徴とする（１１）に記載の有機ＥＬ表示装置。
【発明の効果】
【００２４】
本発明の構成によれば、液晶表示装置または有機ＥＬ表示装置において、表示領域における画素部ＴＦＴ、または、表示領域の外側における駆動回路に形成されるドライバＴＦＴを、チャンネル部を微結晶Ｓｉまたはｐｏｌｙ−Ｓｉによって形成し、ＯＦＦ時にゲート電極の影響が大きい部分はｎ−Ｓｉ膜によって形成するので、ＯＮ電流が大きく、ＯＦＦ電流の小さいＴＦＴを得ることが出来る。
【００２５】
本発明によれば、液晶表示装置または有機ＥＬ表示装置において、画素部ＴＦＴもドライバＴＦＴも基本的には同じ構成を有するので、駆動部にＯＮ電流の大きな、したがって、回路を高速で動作させるＴＦＴを微結晶Ｓｉまたはｐｏｌｙ−Ｓｉでチャンネル部を形成したボトム型ＴＦＴを形成することが出来る。
【００２６】
さらに、液晶表示装置においては、画素部にＯＦＦ電流の小さなａ−ＳｉＴＦＴを形成し、駆動回路部にＯＮ電流が大きく、ＯＦＦ電流の小さい微結晶Ｓｉあるいはｐｏｌｙ−ＳｉＴＦＴを形成することが出来る。
【発明を実施するための最良の形態】
【００２７】
具体的な実施例を説明する前に液晶表示装置の概要を説明する。図７は液晶表示装置の例である。図７において、液晶表示装置１００内の大部分は画像が形成される表示領域１０２によって占められている。本発明のＴＦＴはＯＦＦ電流が小さくＯＮ電流が大きいので、表示領域１０２内の画素に形成されたＴＦＴも、表示領域周辺に形成された駆動回路に使用されるＴＦＴも基本的には同じ構造で、かつ、同じプロセスで形成することが出来る。また、表示領域１０２に内の画素部ＴＦＴをａ−Ｓｉで形成し、表示領域周辺の駆動回路に形成されるドライバＴＦＴに対し本発明のボトムゲート型ＴＦＴを使用することも出来る。
【００２８】
液晶表示装置に対して入力表示データ１０９、入力信号群１１０がホストである携帯電話本体、コンピュータ等から転送され、コントロールＩＣ１０３に入力される。コントロールＩＣ１０３からはゲートドライバ制御信号群がゲートドライバ回路に出力される。ゲートドライバ回路１０５は本発明によるボトムゲート型微結晶ＴＦＴが用いられる。ゲートドライバ制御信号群は１ラインの走査期間を規定するシフト信号、先頭ラインの走査開始を規定するスタート信号で構成される。ゲートドライバ回路は画面の両側に形成され、左右のゲートドライバ回路１０５からは走査信号線１０７が交互に表示領域に延在している。
【００２９】
コントロールＩＣ１０３からはデータドライバ制御信号群１１２は本発明によるボトムゲート型微結晶ＴＦＴが用いられる。データドライバ制御信号群１１２は表示データ、表示データに基づく階調電圧の出力タイミングを規定する出力信号、ソース電圧の極性を決定する交流化信号、表示データと同期したクロック信号等で構成される。階調電圧生成回路１０４からは階調電圧１１３がデータドライバ回路１７０に出力される。データドライバ回路１７０ではデータドライバ制御信号に基づき、階調電圧生成回路からの階調電圧を選択し、適当なタイミングで画像表示電圧をデータ信号線１０８に出力する。
【００３０】
表示領域内において、走査信号線およびデータ信号線によって囲まれた部分に画素１４が形成される。画素１４は、ソース電極、ゲート電極、ドレイン電極からなるＴＦＴと、液晶層、対向電極から構成される。走査信号をゲート電極に印加することでＴＦＴのスイッチング動作を行い、ＴＦＴが開状態ではデータ電圧がドレイン電極を介して液晶層の一方と接続したソース電極に書き込まれ、閉状態ではソース電極に書き込まれた電圧が保持される。このソース電極の電圧をＶｓとし、対向電極の電圧をＶｃｏｍとする。液晶層はソース電極電圧Ｖｓと対向電極電圧Ｖｃｏｍの電位差に基づき偏光方向を変えるとともに、液晶層の上下に配置された偏光板を介することで、裏面に配置されたバックライトからの透過光量が変化し、画像表示を行う。
【００３１】
以下に実施例に従い、図面を用いて、本発明の内容を詳細に説明する。以下の説明では、微結晶Ｓｉをチャンネル部に用いたＴＦＴについて説明するが、通常のｐｏｌｙ−Ｓｉ型ＴＦＴの場合にも同様にして適用することが出来る。なお、微結晶Ｓｉはｐｏｌｙ−Ｓｉに含まれる概念であり、微結晶Ｓｉは、結晶粒は０．３μｍ程度あるいはそれよりも小さい結晶の場合であり、ｐｏｌｙ−Ｓｉはそれ以上の場合である。以後微結晶Ｓｉを用いたＴＦＴを微結晶ＴＦＴとよび、ｐｏｌｙ−Ｓｉを用いたＴＦＴはｐｏｌｙ−ＳｉＴＦＴと呼ぶ。
【実施例１】
【００３２】
図１および図２は本発明による微結晶ＴＦＴを製作するプロセスである。図１（ａ）において、ＴＦＴ基板１にゲート電極メタル２が全面にスパッタリング等によって形成される。ゲート電極メタル２は単層でもよいし、多層でもよい。ゲート電極メタル２としては抵抗の小さいＡｌが比較的多く使用されるが、特に限定は無い。
【００３３】
図１（ｂ）において、ゲート電極メタル２を加工するパターンを有するフォトレジスト３を用いてゲート電極メタル２を例えば、ウェットエッチングにて加工する。ドライエッチングによって加工しても良い。その後、フォトレジスト３を除去し、図１（ｃ）に示すように、ゲート絶縁膜およびｎ＋Ｓｉ膜７とｎ−Ｓｉ膜６、さらにソース・ドレイン電極を構成するソース・ドレインメタル８を被着する。
【００３４】
図１（ｃ）において、ゲート絶縁膜は2層で形成されており、第１層はシリコン窒化膜４、第２層はシリコン酸化膜５である。シリコン酸化膜５の上にはｎ−Ｓｉ膜６が１００ｎｍ〜１５０ｎｍの厚さで形成される。さらに、ｎ−Ｓｉ膜６の上に、ｎ＋Ｓｉ膜７が５０ｎｍの厚さで形成される。ｎ＋Ｓｉ膜７の上にはソース・ドレインメタル８が３００ｎｍ程度の厚さに形成される。ソース・ドレインメタル８は単層でも多層でもよい。ソース・ドレインメタル８の基材はＡｌで形成し、膜の接着性を上げるためとＡｌのヒロックを抑制するために、Ａｌ膜の上下をＭｏあるいはＣｒ等でサンドイッチする構成が多く使用される。
【００３５】
その後、ＴＦＴのチャンネル部を形成するために、図１（ｄ）に示すように、フォトレジスト９を形成する。このフォトレジスト９を用いて、ソース・ドレインメタル８をウェットエッチングによって加工する。その後、図１（ｅ）に示すように、ｎ＋Ｓｉ膜７およびｎ−Ｓｉ膜層６をドライエッチングによって加工する。このドライエッチングはソース・ドレインメタル８をレジストにして行われる。
【００３６】
その後、図２（ａ）に示すように、フォトレジスト９を用いてソース・ドレインメタル８をウェットエッチングによってサイドエッチングする。サイドエッチングの量は０．５〜１μｍ程度である。このサイドエッチングによってｎ＋Ｓｉ膜７およびｎ−Ｓｉ膜６が０．５〜１μｍ程度ソース・ドレインメタル８からせり出すことになる。
【００３７】
その後、図２（ｂ）に示すように、フォトレジスト９を除去し、ｎ＋Ｓｉ膜７をドライエッチングする。このとき、オーバーエッチングされることにより、ｎ−Ｓｉ膜６もエチングされ、ｎ−Ｓｉ膜６の膜厚が薄くなる。ｎ＋Ｓｉ膜７のドライエッチングはソース・ドレインメタル８をレジストとして行われる。
【００３８】
その後、図２（ｃ）に示すように、ａ−Ｓｉ膜１０を５０ｎｍ程度の厚さにＣＶＤによって被着する。被着したａ−Ｓｉ膜１０に対し、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒａｍａｌ  Ａｎｎｅａｌｉｎｇ）によって微結晶Ｓｉ膜とする。ＲＴＡは赤外線等によって、ａ−Ｓｉ膜１０の温度を急激に上昇させ、ａ−Ｓｉを微結晶化する工程である。ａ−Ｓｉの微結晶化はレーザーアニーリングによって行うことも出来る。また、CVD法により直接微結晶Ｓｉを成膜しても良い。
【００３９】
ａ−Ｓｉ膜１０の脱水素化が必要な場合は、この処理を微結晶化前に行う。本実施例においては、ＴＦＴのアクティブ層としてａ−Ｓｉ膜を微結晶化したものを用いているが、この他にアクティブ層としてａ−ＳｉＧｅ、ａ−Ｇｅ、ａ−ＳｉＣ、ａ−ＳｉＧｅＣ等のＳｉとＧｅ、あるいはＣとの混晶を用いてもよい。
【００４０】
その後、図２（ｄ）に示すように、ソース・ドレイン間をまたがり、チャンネル部を形成するようなフォトレジストパターン１１を形成して、微結晶Ｓｉ膜１０１をドライエッチングする。そうすると、必要な部分のみに微結晶Ｓｉ膜１０１が形成される。
【００４１】
その後、フォトレジスト１１を除去し、全面にパッシベーション膜１２としての、シリコン窒化膜１２を被着する。シリコン窒化膜１２は３００ｎｍ程度形成される。これで、ＴＦＴは完成したことになる。なお、画素部においては、シリコン窒化膜１２の上にさらに平坦化膜として、あるいは有機パッシベーション膜として、アクリル樹脂等の透明樹脂を厚さ２μｍ程度形成する場合もある。その上に画素電極が形成され、その上に液晶に初期配向を与えるための配向膜を形成することになる。
【００４２】
図２（ｅ）に示すような微結晶ＴＦＴは、ｎ−Ｓｉ膜６を電界緩和領域として使用しているので、ＴＦＴがＯＦＦのときにも、ｎ−Ｓｉ膜６において、正孔はブロックされてＯＦＦ電流が増加することを抑制することが出来る。
【００４３】
図１および図２において、電界緩和領域としての、ｎ−Ｓｉ膜６はゲート電極メタル２とオーバーラップして形成されているが、ｎ−Ｓｉ膜６がゲート電極メタル２とオーバーラップしない構造とすることは、図１（ｄ）におけるフォトレジスト９のパターンを変えることによって行うことが出来る。この場合は、ＴＦＴのＯＦＦ電流はさらに減少するが、ＯＮ電流も減少する。ｎ−Ｓｉ膜６をゲート電極メタル２とオーバーラップさせるか否かはＴＦＴの使用目的によって決めれば良い。
【実施例２】
【００４４】
図３および図４は、ｎ−Ｓｉ膜を電界緩和層として用いる他の構成の製造方法であり、本発明の第２の実施例である。図３（ａ）において、ＴＦＴ基板１にゲート電極メタル２が全面にスパッタリング等によって形成されることは実施例１と同様である。また、図３（ｂ）において、ゲート電極メタル２を加工するパターンを有するフォトレジスト３を用いてゲート電極メタル２を例えば、ウェットエッチングにて加工することも実施例１と同様である。
【００４５】
その後、フォトレジスト３を除去し、図３（ｃ）に示すように、ゲート絶縁膜の上に、インプラ用ａ−Ｓｉ膜２０を被着する。実施例１においては、ゲート絶縁膜の上にはｎ−Ｓｉ膜６が被着されているが、実施例２ではこの点が異なる。続いてｎ＋Ｓｉ膜７を被着し、その上にソース・ドレインメタル８を被着する。図３（ｃ）において、ゲート絶縁膜の構成、ｎ＋Ｓｉ膜７の構成、ソース・ドレインメタル８の構成は実施例１と同様である。
【００４６】
その後、ＴＦＴのチャンネル部を形成するために、図３（ｄ）に示すように、フォトレジスト９を形成する。このフォトレジスト９を用いて、ソース・ドレインメタル８をウェットエッチングによって加工する。その後、図３（ｅ）に示すように、ｎ＋Ｓｉ膜７およびインプラ用ａ−Ｓｉ膜２０をドライエッチングによって加工する。このドライエッチングはソース・ドレインメタル８をレジストにして行われる。
【００４７】
その後、図４（ａ）に示すように、フォトレジスト９を用いてソース・ドレインメタル８をウェットエッチングによってサイドエッチングする。サイドエッチングの量は０．５〜１μｍ程度である。このサイドエッチングによってｎ＋Ｓｉ膜７およびインプラ用ａ−Ｓｉ膜２０が０．５〜１μｍ程度ソース・ドレインメタル８からせり出すことになる。これは実施例１と同様である。
【００４８】
その後、図４（ｂ）に示すように、フォトレジスト９を除去し、ｎ＋Ｓｉ膜７をドライエッチングする。このとき、オーバーエッチングされることにより、ａ−Ｓｉ膜２０もエッチングされ、ａ−Ｓｉ膜２０の膜厚が薄くなる。ｎ＋Ｓｉ７膜およびインプラ用ａ−Ｓｉ膜２０のドライエッチングはソース・ドレインメタル８をレジストとして行われる。図４（ｂ）の状態では、薄くなったインプラ用ａ−Ｓｉ膜２０がソース・ドレインメタル８よりも０．５〜１μｍ程度せり出した形となっている。
【００４９】
この状態で、ソース・ドレインメタル８をマスクとして、リン（Ｐ）のイオンインプラを行い、ソース・ドレインメタル８からせり出しているインプラ用ａ−Ｓｉ膜をｎ−Ｓｉ膜２１に変換する。全面にＰをドープすることによる不純物濃度は１×１０１６ｃｍ−２〜１×１０１７ｃｍ−２程度とする。ソース・ドレインメタル８の下はａ−Ｓｉ膜２０のままである。
【００５０】
その後、図４（ｃ）に示すように、ａ−Ｓｉ膜１０を５０ｎｍ程度の厚さにＣＶＤによって被着する。被着したａ−Ｓｉ膜１０に対し、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）によって微結晶Ｓｉ膜１０１とする。ＲＴＡは赤外線等によって、ａ−Ｓｉ膜１０の温度を急激に上昇させ、ａ−Ｓｉを微結晶化する工程である。ａ−Ｓｉの微結晶化はレーザーアニーリングによって行うことも出来る。また、CVD法により直接微結晶Ｓｉを成膜しても良い。これは実施例１と同様である。また、アクティブ層はａ−Ｓｉに限らず、ａ−ＳｉＧｅ等でもよいことは実施例１と同様である。
【００５１】
その後、図４（ｄ）に示すように、ソース・ドレイン間をまたがり、チャンネル部を形成するようなフォトレジストパターン１１を形成して、微結晶Ｓｉ膜１０１をドライエッチングする。そうすると、必要な部分のみに微結晶Ｓｉ膜１０１が形成される。
【００５２】
その後、フォトレジスト１１を除去し、全面にパッシベーション膜としての、シリコン窒化膜１２を被着する。シリコン窒化膜１２は３００ｎｍ程度形成される。これで、ＴＦＴは完成したことになる。
【００５３】
本実施例は、実施例１に比べて電界緩和層をイオンインプラを用いて形成している。そのため、インプラ工程が増加するが、電界緩和層の不純物濃度の調整精度がＣＶＤ法で形成する場合よりも優れている。また、フォトリソグラフィ工程は実施例１と同様である。
【実施例３】
【００５４】
図５および図６は、ｎ−Ｓｉ膜を電界緩和層として用いるさらに他の構成の製造方法であり、本発明の第３の実施例である。図５（ａ）において、ＴＦＴ基板１にゲート電極メタル２が全面にスパッタリング等によって形成されることは実施例１と同様である。また、図５（ｂ）において、ゲート電極メタル２を加工するパターンを有するフォトレジスト３を用いてゲート電極メタル２を例えば、ウェットエッチングにて加工することも実施例１と同様である。
【００５５】
その後、フォトレジスト３を除去し、図５（ｃ）に示すように、ゲート絶縁膜の上に、ｎ＋Ｓｉ膜７を被着する。ｎ＋Ｓｉ膜７は５０ｎｍ程度の厚さに形成する。ゲート絶縁膜とｎ＋Ｓｉ膜７の間に、実施例１ではｎ−Ｓｉ膜６が、実施例２ではインプラ用ａ−Ｓｉ膜２０が形成されていたが、本実施例においては、これらの膜は存在せず、ゲート絶縁膜の上に直接ｎ＋Ｓｉ膜７が形成されている。ｎ＋Ｓｉ膜７の上にソース・ドレインメタル８を被着する。
【００５６】
その後、ＴＦＴのチャンネル部を形成するために、図５（ｄ）に示すように、フォトレジスト９を形成する。このフォトレジスト９を用いて、ソース・ドレインメタル８をウェットエッチングによって加工する。その後、図５（ｅ）に示すように、ｎ＋Ｓｉ膜７をドライエッチングによって加工する。このドライエッチングはソース・ドレインメタル８をレジストにして行われる。
【００５７】
その後、図６（ａ）に示すように、フォトレジスト９を用いてソース・ドレインメタル８をウェットエッチングによってサイドエッチングする。サイドエッチングの量は０．５〜１μｍ程度である。このサイドエッチングによってｎ＋Ｓｉ膜７が０．５〜１μｍ程度ソース・ドレインメタル８からせり出すことになる。これは実施例１、実施例２と同様である。
【００５８】
その後、図６（ｂ）に示すように、フォトレジスト９を除去し、ｎ＋Ｓｉ膜７をドライエッチングする。このドライエッチングはチャンネル部の下部となるゲート絶縁膜の表面を清浄にする、あるいは、ｎ＋Ｓｉ膜７の表面を清浄にする程度でよい。プロセスによっては、このドライエッチングは不要である。
【００５９】
その後、図６（ｂ）に示すように、ボロンをソース・ドレインメタル８をマスクにしてイオンインンプラする。これによってソース・ドレインメタル８で覆われた以外のｎ＋Ｓｉ膜は、ｎ−Ｓｉ膜７１に変換される。ｎ−Ｓｉ膜７１におけるｎ−の濃度は１×１０１６ｃｍ−２〜１×１０１７ｃｍ−２程度とする。ソース・ドレインメタル８の下側はｎ＋Ｓｉ膜７のままである。
【００６０】
その後、図６（ｃ）に示すように、ａ−Ｓｉ膜１０を５０ｎｍ程度の厚さにＣＶＤによって被着する。被着したａ−Ｓｉ膜１０に対し、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）によって微結晶Ｓｉ膜とする。ＲＴＡは赤外線等によって、ａ−Ｓｉ膜の温度を急激に上昇させ、ａ−Ｓｉを微結晶化する工程である。ａ−Ｓｉの微結晶化はレーザーアニーリングによって行うことも出来る。これは実施例１と同様である。また、アクティブ層はａ−Ｓｉに限らず、ａ−ＳｉＧｅ等でもよいことは実施例１と同様である。
【００６１】
その後、図６（ｄ）に示すように、ソース・ドレイン間をまたがり、チャンネル部を形成するようなフォトレジストパターン１１を形成して、微結晶Ｓｉ膜１０１をドライエッチングする。そうすると、必要な部分のみに微結晶Ｓｉ膜１０１が形成される。
【００６２】
その後、フォトレジスト１１を除去し、全面にパッシベーション膜としての、シリコン窒化膜１２を被着する。シリコン窒化膜１２は３００ｎｍ程度形成される。これで、ＴＦＴは完成したことになる。
【００６３】
本実施例は、実施例１に比べて電界緩和層をイオンインプラを用いて形成している。そのため、インプラ工程が増加するが、電界緩和層の不純物濃度の調整精度がＣＶＤ法で形成する場合よりも優れている。また、本実施例では、実施例２に比較して、順電流はｎ−Ｓｉ膜およびｎ＋Ｓｉ膜を通ってソース・ドレインメタル８に到達する。これに対して、実施例２においては、順電流はａ−Ｓｉ膜の際を通るので、抵抗が大きい。したがって、本実施例は実施例２に比較して順電流を大きくとることが出来る。
【００６４】
以上説明したボトムゲート型の微結晶ＴＦＴまたはｐｏｌｙ−ＳｉＴＦＴを駆動回路部に形成することで、ＯＮ電流が大きく、ＯＦＦ電流が小さいＴＦＴによって優れた駆動特性を有する駆動回路を得ることができ、同時に、表示領域にａ−ＳｉＴＦＴを形成することで、ＯＦＦ電流の小さなＴＦＴを形成することが出来る。すなわち、チャンネル部が異なる材質の膜から形成されるＴＦＴを同じ基板に、大きなプロセスの変動を伴うことなく実現することが出来る。
【実施例４】
【００６５】
本発明は液晶表示装置に限らず、ＴＦＴを用いる他の表示装置、例えば、有機ＥＬ表示装置等にも適用することができる。有機ＥＬ表示装置では、表示領域周辺に形成されるドライバ回路に本発明による微結晶ＴＦＴを使用することが出来る。また、有機ＥＬ表示装置では各画素における制御回路にも複数のＴＦＴを使用し、また、微結晶ＴＦＴを使用することによって高速動作が可能になる。したがって、有機ＥＬ表示装置における本発明の適用範囲は広い。
【００６６】
図８は有機ＥＬ表示装置の全体図である。有機ＥＬ表示装置は素子基板２１０が完成したあと、有機ＥＬ層を水分から保護するために、図示しない乾燥剤とともに図示しない背面ガラスによって気密封止される。図８は背面ガラスが取り付けられる前の、素子基板２１０の平面図である。素子基板２１０の中央の大部分には表示領域２２１が形成されている。有機ＥＬ表示装置においても、駆動回路を表示領域２２１周辺に作りこむことによっていわゆる額縁を小さくすることが出来る。
【００６７】
表示領域２２１の両側に本発明のボトムゲート型微結晶ＴＦＴを含むゲートドライバ回路２２３が配置されている。各ゲートドライバ回路２２３からはゲート信号線が延在している。左側のゲートドライバ回路２２３からのゲート信号線２２４と右側のゲートドライバ回路２２３からのゲート信号線２２５とは交互に配置されている。
【００６８】
表示領域２２１の下側には本発明によるボトムゲート型微結晶ＴＦＴを含むデータドライバ回路２２６が配置され、このデータドライバ回路２２６からは表示領域２２１側にデータ信号線２２７が延在している。表示領域２２１の上側には電流供給母線２２８が配置され、この電流供給母線２２８からは表示領域２２１側に電流供給線２２９が延在している。
【００６９】
データ信号線２２７と電流供給線２２９は交互に配置され、データ信号線２２７、電流供給線２２９、および前記ゲート信号線２２４、ゲート信号線２２５で囲まれた各領域において一つの画素ＰＸの領域を構成する。
【００７０】
表示領域の上側にはコンタクトホール群２３０が形成されている。コンタクトホール群２３０は表示領域全域に形成される有機ＥＬ層の上部電極を、絶縁膜の下に形成されていて端子まで延在する配線と電気的に接続する役割を有する。
【００７１】
表示領域２２１、ゲートドライバ回路２２３、データドライバ回路２２６、電流供給母線２２８を囲むようにして封着材２３２が形成され、この部分に背面ガラスと素子基板２００を封止する枠となる部分が封着される。封着材の外側の部分２１０には端子部２３１が形成され、この端子２３１から、ゲートドライバ回路２２３、データドライバ回路２２６、電流供給母線２２８等に信号または電流が供給される。
【００７２】
図９は図８に示す画素ＰＸの駆動回路である。図９において、電源線３５１からＯＬＥＤ駆動ＴＦＴ３０３、点灯ＴＦＴスイッチ３０２、有機ＥＬ発光素子（ＯＬＥＤ素子３０１）が直列に接続され、ＯＬＥＤ素子３０１の一端はアースに接続されている。ＯＬＥＤ素子３０１に流れる電流を制御することによってＯＬＥＤ素子３０１の発光を制御し、画像が形成される。ＯＬＥＤ素子３０１に電流を流すか否かは点灯ＴＦＴスイッチ３０２によって制御される。
【００７３】
ＯＬＥＤ素子３０１からの発光強度の階調は信号線３５４からの信号に応じてＯＬＥＤ駆動ＴＦＴ３０３によって制御される。ＯＬＥＤ駆動ＴＦＴ３０３はＰＭＯＳＴＦＴである。一方、他のＴＦＴはＮＭＯＳＴＦＴである。
【００７４】
実施例１５において、信号線５３４からの信号は保持容量３０４に蓄えられ、この保持容量３０４の電位に応じてＯＬＥＤ駆動ＴＦＴ３０３に流れる電流が制御されることによって階調表示を行う。しかし、ＴＦＴは製造ばらつきによってスレッショルド電圧ＶＴＨが変化する。このＶＴＨのばらつきを補償するために、あらかじめリセットＴＦＴスイッチ３０５によって、図９に示す電圧Ｖ１０と電圧Ｖ１２の差をＯＬＥＤ駆動ＴＦＴ３０３のＶＴＨにそろえることによってＯＬＥＤ駆動ＴＦＴ３０３に信号電圧に応じた電流を流し、ＯＬＥＤ素子３０１に階調に応じた発光をさせる。
【００７５】
このように、各画素においても、複数のＴＦＴを含むので、本発明のように、特性の均一な微結晶ＴＦＴによって画素回路を形成する利点は大きい。
【図面の簡単な説明】
【００７６】
【図１】実施例１において、本発明のＴＦＴを形成する前半のプロセスである。
【図２】実施例１において、本発明のＴＦＴを形成する後半のプロセスである。
【図３】実施例２において、本発明のＴＦＴを形成する前半のプロセスである。
【図４】実施例２において、本発明のＴＦＴを形成する後半のプロセスである。
【図５】実施例３において、本発明のＴＦＴを形成する前半のプロセスである。
【図６】実施例３において、本発明のＴＦＴを形成する後半のプロセスである。
【図７】液晶表示装置の構成を示す模式図である。
【図８】有機ＥＬ表示装置の模式平面図である。
【図９】有機ＥＬ表示装置の画素部の駆動回路である。
【符号の説明】
【００７７】
１…ＴＦＴ基板、  ２…ゲート電極メタル、  ３…フォトレジスト、  ４…シリコン窒化膜、  ５…シリコン酸化膜、  ６…ｎ−Ｓｉ膜、  ７…ｎ＋Ｓｉ、  ８…ソース・ドレインメタル、  ９…フォトレジスト、  １０…ａ−Ｓｉ膜、  １１…フォトレジスト、  １２…パッシベーション膜、  ２０…インプラ用ａ−Ｓｉ膜、  ２１…Ｐインプラｎ−Ｓｉ膜、  ７１…ボロンインプラｎ−Ｓｉ膜。
【図１】
2010122521.tif 000003
【図２】
2010122521.tif 000004
【図３】
2010122521.tif 000005
【図４】
2010122521.tif 000006
【図５】
2010122521.tif 000007
【図６】
2010122521.tif 000008
【図７】
2010122521.tif 000009
【図８】
2010122521.tif 000010
【図９】
2010122521.tif 000011