(57)【要約】【課題】  半導体メモリの試験パターンに含まれるアドレスの規則性の乱れを検出する。【解決手段】  メモリアクセス試験のために生成されたアドレスＡＤがメモリ試験装置ＴＳＴ、ＷＳに入力される。メモリ試験装置ＴＳＴ、ＷＳは、異なるアドレスＡＤの間の変化を検出する。メモリ試験装置ＴＳＴ、ＷＳは、これら変化が異なるときに、異なることを示す情報を出力する。これにより、アドレスＡＤの規則性の乱れを検出でき、メモリアクセス試験に使用されるアドレスＡＤに誤りの可能性があることを検証できる。この結果、メモリアクセス試験を実行するためのプログラムＴＰＲＧのデバッグ効率を向上できる。【選択図】    図１
2010055311.tif 000002
【特許請求の範囲】
【請求項１】
メモリアクセス試験のために生成されたアドレスの検証を行うメモリアドレス検証方法において、
メモリ試験装置に前記アドレスを入力し、
前記メモリ試験装置は、異なる前記アドレスの間の変化を検出し、
前記変化が異なる場合に、異なることを示す情報を出力すること
を特徴とするメモリアドレス検証方法。
【請求項２】
前記アドレスは第１アドレスと第２アドレスと第３アドレスと第４アドレスとを含み、
前記第１アドレスと前記第２アドレスとの間の第１変化を検出し、
前記第２アドレスと前記第３アドレスとの間の第２変化を検出し、
前記第３アドレスと前記第４アドレスとの間の第３変化を検出し、
前記第１変化と前記第２変化と前記第３変化に基づいて異なる変化を検出すること
を特徴とする請求項１に記載のメモリアドレス検証方法。
【請求項３】
メモリアクセス試験のために生成されたアドレスの検証を行うアドレス検証方法において、
メモリ試験装置に前記アドレスを入力し、
前記アドレスに対してフーリエ変換を行うことで周波数情報を算出し、
前記周波数情報に基づいて前記アドレスの変化を検出して前記アドレス変化を示す情報を出力すること
を特徴とするメモリアドレス検証方法。
【請求項４】
一のアドレス群における強度が０より大きい複数の所定の周波数情報以外の周波数情報において、他のアドレス群の強度が０よりも大きい場合に、前記アドレスの変化を検出すること
を特徴とする請求項３に記載のメモリアドレス検証方法。
【請求項５】
一のアドレス群における複数の所定の周波数情報における強度と、他のアドレス群における前記複数の所定の周波数情報における強度とが異なる場合に、前記アドレスの変化を検出すること
を特徴とする請求項３に記載のメモリアドレス検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリの試験プログラム内に記述されるメモリアドレスの検証方法に関する。
【背景技術】
【０００２】
半導体メモリの素子構造が微細化し、その記憶容量が大きくなるのに伴い、半導体メモリを試験するためにメモリ試験装置に格納される試験プログラム（試験パターン）は複雑になってきている。このため、試験プログラムの記述の誤りは、見つけ難くなってきており、試験プログラムの検証時間は増加している。例えば、無効なデータの読み出しを禁止するために、データの書き込みパターンが現れる前にデータの読み出しパターンが現れたとき、アクセスの順序が適切でないと判定する手法が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２０００−０２９７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般に、半導体メモリの試験プログラムは、マーチングパターンやギャロッピングパターンなどのアドレスを規則的に変化させる試験パターンを含む。規則的に変化するアドレスの試験パターンに誤りがあるとき、メモリ試験装置による半導体メモリの試験において、隣接するメモリセル間のショート不良などのマージン不良を検出できない。しかしながら、試験パターンに含まれるアドレスの規則性の乱れを検出する手法は提案されていない。
【０００４】
本発明の目的は、半導体メモリの試験パターンに含まれるアドレスの規則性の乱れを検出することである。
【０００５】
本発明のさらなる目的は、アドレスの規則性の乱れを検出することにより、メモリアクセス試験を実行するためのプログラムのデバッグ効率を向上することである。
【課題を解決するための手段】
【０００６】
本発明の一形態では、メモリアクセス試験のために生成されたアドレスがメモリ試験装置に入力される。メモリ試験装置は、異なるアドレスの間の変化を検出する。メモリ試験装置は、これら変化が異なるときに、異なることを示す情報を出力する。
【発明の効果】
【０００７】
上記手法により、アドレスの規則性の乱れを検出でき、メモリアクセス試験に使用されるアドレスに誤りの可能性があることを検証できる。この結果、メモリアクセス試験を実行するためのプログラムのデバッグ効率を向上できる。
【発明を実施するための最良の形態】
【０００８】
以下、実施形態を図面を用いて説明する。
【０００９】
図１は、一実施形態における試験システムＴＳＹＳを示している。例えば、試験システムＴＳＹＳは、ＬＳＩテスタＴＳＴおよびプローバＰＲＢを含む。ＬＳＩテスタＴＳＴは、ＤＲＡＭやＳＲＡＭ等の半導体メモリＭＥＭのメモリアクセス試験のための試験プログラムＴＰＲＧおよびチェックプログラムＣＰＲＧを動作させるコンピュータを内蔵している。
【００１０】
試験プログラムＴＰＲＧは、メモリＭＥＭの回路記述から生成され、あるいは、設計者により設計される。チェックプログラムＣＰＲＧ（メモリアドレス検証プログラム）は、後述するように、試験プログラムＴＰＲＧ（試験パターン）に含まれるアドレスの規則性の乱れを検出する。アドレスは、アクセスされるメモリセルを選択するためにメモリＭＥＭに供給される。そして、ＬＳＩテスタＴＳＴは、アドレスにより選択したメモリセルにデータを書き込み、アドレスにより選択したメモリセルからデータが読み出し、メモリＭＥＭを試験する。
【００１１】
ＬＳＩテスタＴＳＴは、キーボードやマウス等の入力デバイスＩＮＤと、ディスプレイやプリンタ等の出力デバイスＯＵＴＤを接続している。プローバＰＲＢは、試験するメモリＭＥＭをＬＳＩテスタＴＳＴに接続するための装置である。プローバＰＲＢは、試験プログラムＴＰＲＧの実行によりＬＳＩテスタＴＳＴから出力される信号（アドレスを含む試験パターン）をメモリＭＥＭに供給し、メモリＭＥＭからの信号をＬＳＩテスタＴＳＴに供給する。プローバＰＲＢに接続されるメモリＭＥＭは、ウエハ状態でもよく、パッケージ状態でもよい。
【００１２】
試験システムＴＳＹＳは、通信線ＣＬを介してＬＳＩテスタＴＳＴに接続されるワークステーションＷＳを有してもよい。通信線ＣＬは、有線または無線のいずれでもよい。なお、ワークステーションＷＳとＬＳＩテスタＴＳＴ間の情報は、通信線ＣＬを設けずに、光ディスクなどの記録媒体を介して伝達されてもよい。ワークステーションＷＳは、試験プログラムＴＰＲＧおよびチェックプログラムＣＰＲＧを動作させるコンピュータを内蔵している。ワークステーションＷＳは、キーボードやマウス等の入力デバイスＩＮＤと、ディスプレイやプリンタ等の出力デバイスＯＵＴＤを接続している。ワークステーションＷＳは、メモリＭＥＭを直接試験せず、仮想のＬＳＩテスタとして動作する。試験プログラムＴＰＲＧは、ＬＳＩテスタＴＳＴおよびワークステーションＷＳのいずれでもデバッグできる。
【００１３】
試験プログラムＴＰＲＧおよびチェックプログラムＣＰＲＧは、コンピュータによりアクセスされるハードディスク等に格納されている。試験プログラムＴＰＲＧおよびチェックプログラムＣＰＲＧは、光ディスク等の記録媒体に記録され、記録媒体からＬＳＩテスタＴＳＴまたはワークステーションＷＳのハードディスクに転送されてもよい。
【００１４】
一般に、試験プログラムＴＰＲＧは、ソースプログラムＳＰＲＧと、このソースプログラムＳＰＲＧをコンパイルすることにより得られるオブジェクトプログラムＯＰＲＧとの少なくともいずれかを含む。チェックプログラムＣＰＲＧは、ソースプログラムＳＰＲＧまたはオブジェクトプログラムＯＰＲＧに記述されたアドレスを入力し、異なるアドレスの間の変化を検出する。そして、チェックプログラムＣＰＲＧは、これらアドレスの変化が異なるときに、アドレスの規則性の乱れを検出し、その情報をワーニングリストＷＬＩＳＴとして出力する。すなわち、メモリアクセス試験に使用されるアドレスの検証が行われる。チェックプログラムＣＰＲＧは、ＬＳＩテスタＴＳＴまたはワークステーションＷＳのいずれのコンピュータで実行されてもよい。チェックプログラムＣＰＲＧを実行するコンピュータは、メモリ試験装置として動作する。なお、チェックプログラムＣＰＲＧは、ソースプログラムＳＰＲＧからオブジェクトプログラムＯＰＲＧへのコンパイル中に、このコンパイルに同期して実行されてもよい。
【００１５】
図２は、図１の試験システムＴＳＹＳで使用される試験プログラムＴＰＲＧの記述例を示している。図２に示した記述は、例えば、オブジェクトプログラムＯＰＲＧを出力デバイスＯＵＴＤに出力して可視化した記述である。記述中のＳＴＥＰはプログラムの行番号を示す。ＳＴＥＰは、コンピュータが１回で処理する単位である。ＰＣ、ＸＡＤ、ＹＡＤ、ＤＴの値は１６進数で示される。
【００１６】
ＰＣは、上記コンピュータにより実行されるオブジェクトプログラムＯＰＲＧのプログラムカウンタの値を示す。ＸＡＤは、メモリＭＥＭのワード線を選択するためのロウアドレスを示す。ＹＡＤは、メモリＭＥＭのビット線を選択するためのコラムアドレスを示す。ＤＴは、データ信号を示す。ＴＳは、各ステップＳＴＥＰの実行に使用されるタイミング記述ファイルの種類を示す。
【００１７】
ＣＭＤは、メモリＭＥＭに供給されるアクセスコマンド（読み出しコマンド、書き込みコマンドなど）を示す。ＣＭＤ欄の”Ｃ”を除く各ビットは、メモリＭＥＭの制御端子の論理レベルを示している。例えば、制御端子は、チップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、コラムアドレスストローブ信号／ＣＡＳ、ライトイネーブル信号／ＷＥ等である。図中の右側に示したグラフは、図のプログラム記述にしたがって変化するアドレスＸＡＤ、ＹＡＤを示している。
【００１８】
図３は、図１に示したチェックプログラムＣＰＲＧの例を示している。チェックプログラムＣＰＲＧは、例えば、入力ルーチンＣＰＲＧＩ、メインルーチンＣＰＲＧＭ１および出力ルーチンＣＰＲＧＯを含む。入力ルーチンＣＰＲＧＩは、図２に示したプログラム記述、開始ステップＳＴＥＰｓ、終了ステップＳＴＥＰｅ、チェックするアドレスの種類（ＸＡＤまたはＹＡＤ）、および入力コマンドＣＭＤを参照するか否かを、メインルーチンＣＰＲＧＭ１を実行するためのパラメータとして受ける。
【００１９】
開始ステップＳＴＥＰｓは、チェックを開始するステップ番号ＳＴＥＰを示す。終了ステップＳＴＥＰｅは、チェックを終了するステップ番号ＳＴＥＰを示す。入力コマンドＣＭＤを参照するとき、その入力コマンドＣＭＤを含むステップＳＴＥＰのアドレスのみが検証される。例えば、入力コマンドＣＭＤを参照するとき、その入力コマンドの真理値が、メインルーチンＣＰＲＧＭ１に入力される。なお、入力コマンドＣＭＤの指定は必須ではなく、全ての入力コマンドＣＭＤに対応するアドレスを常に検証してもよい。
【００２０】
メインルーチンＣＰＲＧＭ１は、まず、入力されたパラメータにしたがって、プログラム記述（ＴＰＲＧ）中のアドレスをトレースする。次に、メインルーチンＣＰＲＧＭ１は、アドレスの変化を検出することで、アドレスの規則性の乱れを検出し、検出したアドレスを含むステップＳＴＥＰ内の情報をワークエリア等に保存する。出力ルーチンＣＰＲＧＯは、ワークエリアに保存された情報を、検証結果としてワーニングリストＷＬＩＳＴに出力する。メインルーチンＣＰＲＧＭ１の詳細は、図５に示す。
【００２１】
図４は、図３に示したチェックプログラムＣＰＲＧの実行結果の例を示している。この例では、開始ステップＳＴＥＰｓ＝０、終了ステップＳＴＥＰｅ＝２６、チェックするアドレス＝ＹＡＤが、入力ルーチンＣＰＲＧＩによりパラメータとして入力される。入力コマンドＣＭＤの指定はない。実行結果として得られるワーニングリストＷＬＩＳＴ中のアドレスＸＡＤ、ＹＡＤは、図の右側にＸ印で示したように、アドレスＹＡＤの変化点のみを含む。ワーニングリストＷＬＩＳＴは、試験プログラムＴＰＲＧ内のアドレスに誤りの可能性があることを示している。テストプログラムＴＰＲＧを設計する設計者等は、ワーニングリストＷＬＩＳＴからテストプログラムＴＰＲＧのアドレスに誤りがないかどうかを確認する。ワーニングリストＷＬＩＳＴは、アドレスの切り替わり点のみを示すため、アドレスが所望の切り替わり値まで到達しているか否かを容易に確認できる。ワーニングリストＷＬＩＳＴにより、図２に示した試験プログラムＴＰＲＧ全体のアドレス記述を確認する場合に比べて、デバッグ効率を向上できる。この例では、確認する量を図２の約６０％にできる。
【００２２】
図５は、図３に示したチェックプログラムＣＰＲＧの例を示している。図では、メインルーチンＣＰＲＧＭ１のみを示している。なお、メインルーチンＣＰＲＧＭ１は、設定された開始ステップＳＴＥＰｓから開始される。また、チェックすべきコマンドＣＭＤが指定されるとき、その入力コマンドＣＭＤを含むステップＳＴＥＰのアドレスＡＤのみを用いて図のフローが実施される。
【００２３】
まず、ステップ１００において、カウンタ値ｎがゼロにリセットされる。ステップ１０２において、プログラム記述中のｎ番目のステップＳＴＥＰのアドレスＡＤ（ＸＡＤまたはＹＡＤ）が１６進数（ＨＥＸ）から１０進数（ＤＥＣ）に変換される。変換の理由は、１６進数から１０進数に変換することで、ステップ１０４以降の処理を容易にするためである。ステップ１０４において、変換されたアドレスＡＤ（ＤＥＣ）がアドレスＡｎとして保持される。ステップ１０６において、カウンタ値ｎが０でないとき、処理はステップ１０８に移行する。カウンタ値ｎが０のとき、処理はステップ１１８に移行する。ステップ１０６により、カウンタ値ｎが０のときに、実在しないアドレスＡＤ（＝−１）を用いてステップ１０８の処理が実施されることが禁止される。
【００２４】
ステップ１０８において、２つのアドレスＡｎ、Ａ（ｎ−１）の差Ｄｎ（第ｎ変化）が求められる。差Ｄｎは、ｎ番目のアドレス変化を示す。ステップ１１０において、カウンタ値ｎが１より大きいとき、処理はステップ１１２に移行する。カウンタ値ｎが１以下のとき、処理はステップ１１８に移行する。ステップ１１０により、カウンタ値ｎが０、１のときに、実在しないアドレスＡＤ（＝−１）を用いてステップ１１２の処理が実施されることが禁止される。
【００２５】
ステップ１１２において、ｎ番目のアドレス変化Ｄｎと、ｎ−１番目のアドレス変化Ｄ（ｎ−１）との割合Ｒｎ（第ｎ割合）が求められる。割合Ｒｎは、互いに隣接する２つの差Ｄｎの比率を示す。ステップ１１４において、カウンタ値ｎが２より大きいとき、処理はステップ１１６に移行する。カウンタ値ｎが２以下のとき、処理はステップ１１８に移行する。ステップ１１４により、カウンタ値ｎが０、１、２のときに、実在しないアドレスＡＤ（＝−１）を用いてステップ１１６の処理が実施されることが禁止される。
【００２６】
ステップ１１６において、ｎ番目の割合Ｒｎと、ｎ−１番目の割合Ｒ（ｎ−１）とが比較される。具体的には、割合Ｒｎ、Ｒ（ｎ−１）が同じか否かが求められる。割合Ｒｎ、Ｒ（ｎ−１）が互いに異なるとき、チェックプログラムＣＰＲＧは、アドレスＡＤの変化の程度が異なると判断し、処理をステップ１１８に移行する。すなわち、チェックプログラムＣＰＲＧは、試験プログラムＴＰＲＧ内のアドレスに誤りの可能性があることを検出する。割合Ｒｎ、Ｒ（ｎ−１）が互いに同じとき、チェックプログラムＣＰＲＧは、アドレスＡＤの変化の程度が同じであると判断し、処理をステップ１２０に移行する。すなわち、チェックプログラムＣＰＲＧは、試験プログラムＴＰＲＧ内のアドレスに誤りの可能性がないことを検出する。
【００２７】
ステップ１１８において、ｎ番目のステップＳＴＥＰの記述がワーニングリストＷＬＩＳＴに追加され、処理は、ステップ１２０に移行する。ステップ１２０において、カウンタ値ｎが１増加される。ステップ１２２において、現在のステップＳＴＥＰが最終ステップＳＴＥＰｅのとき、メインルーチンＣＰＲＧＭ１は終了する。現在のステップＳＴＥＰが最終ステップＳＴＥＰｅでないとき、処理は、ステップ１０２に戻る。
【００２８】
図６は、図５に示したチェックプログラムＣＰＲＧの実行例を示している。この例では、開始ステップＳＴＥＰｓ＝０、終了ステップＳＴＥＰｅ＝２０、チェックするアドレスＡＤ＝ＹＡＤ、入力コマンドＣＭＤの指定なし（Ｎｏｎｅ）がパラメータとして入力される。アドレスＡＤは、ＳＴＥＰ＝１４まで１ずつ増加し、ＳＴＥＰ＝１５で１５増加し、その後、再び１ずつ増加する。破線枠で示した領域は、初期値群ＶＩＮＩＴを示している。初期値群ＶＩＮＩＴは、ワーニングリストＷＬＩＳＴに追加され、図５に示したステップ１０６、１１０、１１４により演算対象から除外される。
【００２９】
例えば、チェックプログラムＣＰＲＧは、カウンタ値ｎ＝１２において、アドレスＡ１２からＡ１５を、それぞれ第１アドレスから第４アドレスとする。差Ｄ１３は、第２アドレスＡ１３と第１アドレスＡ１２との変化（第１変化）を示す。差Ｄ１４は、第３アドレスＡ１４と第２アドレスＡ１３との変化（第２変化）を示す。差Ｄ１５は、第４アドレスＡ１５と第３アドレスＡ１４との変化（第３変化）を示す。割合Ｒ１４（＝１）は、第１変化Ｄ１３と第２変化Ｄ１４との比率（第１割合）を示す。割合Ｒ１５（＝１５）は、第２変化Ｄ１４と第３変化Ｄ１５との比率（第２割合）を示す。チェックプログラムＣＰＲＧは、割合Ｒ１４、Ｒ１５を比較するために、比Ｒ１５／Ｒ１４を求める。そして、比Ｒｎ／Ｒ（ｎ−１）が１でないＳＴＥＰの記述（下線部）をワーニングリストＷＬＩＳＴに加える。
【００３０】
第１アドレスから第４アドレス、第１変化から第３変化および第１割合から第２割合は、図５に示したカウンタ値ｎが増加する毎に、それぞれ１つずつずれていく。例えば、カウンタ値ｎ＝１３のとき、第１アドレスはＡ１３であり、第１変化はＤ１４であり、第１割合はＲ１５である。
【００３１】
なお、比Ｒｎ／Ｒ（ｎ−１）を求めずに、比Ｒｎが前回までの値と異なるときに、アドレスの規則性が乱れたことを検出してもよい。このとき、比Ｒ１５とＲ１６に対応するＳＴＥＰ＝１５、１６の記述がワーニングリストＷＬＩＳＴに加えられる。あるいは、割合Ｒｎを求めずに、差Ｄｎが前回までの値と異なるときに、アドレスの規則性が乱れたことを検出してもよい。このとき、差Ｄ１５に対応するＳＴＥＰ＝１５の記述がワーニングリストＷＬＩＳＴに加えられる。
【００３２】
図７は、図５に示したチェックプログラムＣＰＲＧの別の実行例を示している。この例では、開始ステップＳＴＥＰｓ＝５、終了ステップＳＴＥＰｅ＝２０、チェックするアドレスＡＤ＝ＹＡＤ、入力コマンドＣＭＤの指定なし（Ｎｏｎｅ）がパラメータとして入力される。アドレスＡＤは、ＳＴＥＰ＝１５まで２倍ずつ増加し、ＳＴＥＰ＝１６で１に戻り、その後、再び２倍ずつ増加する。初期値群ＶＩＮＩＴの領域は、図６と同じである。初期値群ＶＩＮＩＴは、ワーニングリストＷＬＩＳＴに追加される。この例では、開始ステップＳＴＥＰｓ＝５であるため、一点鎖線の枠で示したＳＴＥＰ＝０から４に対応する領域の演算は行われない（Ｍａｓｋ）。
【００３３】
例えば、チェックプログラムＣＰＲＧは、カウンタ値ｎ＝８において、アドレスＡ８からＡ１１を、それぞれ第１アドレスから第４アドレスとする。差Ｄ９は、第２アドレスＡ９と第１アドレスＡ８との第１変化を示す。差Ｄ１０は、第３アドレスＡ１０と第２アドレスＡ９との第２変化を示す。差Ｄ１１は、第４アドレスＡ１１と第３アドレスＡ１０との第３変化を示す。割合Ｒ１０（＝２）は、第１変化Ｄ９と第２変化Ｄ１０との比率を示す。割合Ｒ１１（＝−２）は、第２変化Ｄ１０と第３変化Ｄ１１との比率を示す。チェックプログラムＣＰＲＧは、割合Ｒ１０、Ｒ１１を比較するために、比Ｒ１１／Ｒ１０を求める。そして、比Ｒｎ／Ｒ（ｎ−１）が１でないＳＴＥＰの記述（下線部）をワーニングリストＷＬＩＳＴに加える。なお、図６と同様に、比Ｒｎ／Ｒ（ｎ−１）を求めずに、比Ｒｎが前回までの値と異なるときに、アドレスの規則性が乱れたことを検出し、その情報をワーニングリストＷＬＩＳＴに出力してもよい。
【００３４】
図８は、図５に示したチェックプログラムＣＰＲＧの別の実行例を示している。この例では、開始ステップＳＴＥＰｓ＝０、終了ステップＳＴＥＰｅ＝２０、チェックするアドレスＡＤ＝ＹＡＤ、入力コマンドＣＭＤ＝ＡＣＴＶがパラメータとして入力される。ＡＣＴＶコマンドは、例えば、ＤＲＡＭにおいてワード線を活性化するためのコマンドである。ＡＣＴＶコマンドは、低レベルのチップセレクト信号／ＣＳ、低レベルのロウアドレスストローブ信号／ＲＡＳ、高レベルのコラムアドレスストローブ信号／ＣＡＳおよび高レベルのライトイネーブル信号／ＷＥにより認識される。なお、指定するコマンドＣＭＤは、書き込みコマンドまたは読み出しコマンドでもよい。
【００３５】
この例では、ＡＣＴＶコマンドとともに供給されるアドレスＡＤのみを用いて演算が行われる。ＡＣＴＶコマンドとともに供給されるアドレスＡＤは、ＳＴＥＰ＝１３までほぼ２倍ずつ増加し、ＳＴＥＰ＝１６で０に戻り、ＳＴＥＰ＝１８からほぼ２倍ずつ増加する。初期値群ＶＩＮＩＴの領域は、図６と同じである。初期値群ＶＩＮＩＴは、ワーニングリストＷＬＩＳＴに追加される。
【００３６】
例えば、チェックプログラムＣＰＲＧは、カウンタ値ｎ＝４において、アドレスＡ４からＡ７を、それぞれ第１アドレスから第４アドレスとする。差Ｄ５は、第２アドレスＡ５と第１アドレスＡ４との第１変化を示す。差Ｄ６は、第３アドレスＡ６と第２アドレスＡ５との第２変化を示す。差Ｄ７は、第４アドレスＡ７と第３アドレスＡ６との第３変化を示す。割合Ｒ６（＝２）は、第１変化Ｄ５と第２変化Ｄ６との比率を示す。割合Ｒ７（＝−２）は、第２変化Ｄ６と第３変化Ｄ７との比率を示す。チェックプログラムＣＰＲＧは、割合Ｒ６、Ｒ７を比較するために、比Ｒ７／Ｒ６を求める。そして、比Ｒｎ／Ｒ（ｎ−１）が１でないＳＴＥＰの記述（下線部）をワーニングリストＷＬＩＳＴに加える。なお、図６と同様に、比Ｒｎ／Ｒ（ｎ−１）を求めずに、比Ｒｎが前回までの値と異なるときに、アドレスの規則性が乱れたことを検出し、その情報をワーニングリストＷＬＩＳＴに出力してもよい。
【００３７】
以上、この実施形態では、試験プログラムＴＰＲＧの記述に含まれる複数のアドレスＡＤの間の変化を順次に検出することで、アドレスＡＤの規則性の乱れを検出できる。これにより、メモリアクセス試験に使用されるアドレスＡＤに誤りの可能性があることを検証できる。この結果、メモリアクセス試験を実行するためのプログラムのデバッグ効率を向上できる。
【００３８】
アドレスＡＤの変化を比Ｒｎとして順次に検出することで、例えば、アドレスＡＤが２倍ずつ変化するときにも、アドレスＡＤの規則性の乱れを検出できる。着目するコマンドＣＭＤを指定することで、指定したコマンドＣＭＤとともに供給されるアドレスＡＤのみを演算できる。したがって、アドレスＡＤの規則性の乱れを、コマンドＣＭＤの種類毎に検出できるため、例えば、データの書き込みアドレスのみに着目して、試験プログラムＴＰＲＧのアドレスを検証できるため、デバッグ効率を向上できる。
【００３９】
図９は、別の実施形態におけるチェックプログラムＣＰＲＧの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態のチェックプログラムＣＰＲＧは、図１に示したＬＳＩテスタＴＳＴまたはワークステーションＷＳに内蔵されるコンピュータにより実行される。試験プログラムＴＰＲＧおよびチェックプログラムＣＰＲＧは、コンピュータによりアクセスされるハードディスク等に格納されている。図では、メインルーチンＣＰＲＧＭ２のみを示している。入力ルーチンＣＰＲＧＩおよび出力ルーチンＣＰＲＧＯは、図３と同じである。なお、メインルーチンＣＰＲＧＭ２は、設定された開始ステップＳＴＥＰｓから開始される。また、チェックすべきコマンドＣＭＤが指定されるとき、その入力コマンドＣＭＤを含むステップＳＴＥＰのアドレスＡＤのみを用いて図のフローが実施される。
【００４０】
この例では、図５のステップ１１４、１１６の代わりにステップ１２４が設けられている。ステップ１２４では、チェックプログラムＣＰＲＧは、比Ｒｎが前回までの値と異なるときに、アドレスの規則性が乱れたことを検出し、処理をステップ１１８に移行する。その他の動作は、図５と同じである。
【００４１】
ここで、この実施形態のチェックプログラムＣＰＲＧを図６から図８に適用することを考える。図６では、例えば、カウンタ値ｎが１５のとき、Ｒ３−Ｒ１４（第１割合）とＲ１５（第２割合）とが比較され、Ｒ１５に対応するＳＴＥＰ＝１５の記述がワーニングリストＷＬＩＳＴに加えられる。同様に、カウンタ値ｎが１６のとき、Ｒ３−Ｒ１４（第１割合）とＲ１６（第２割合）とが比較され、Ｒ１６に対応するＳＴＥＰ＝１６の記述がワーニングリストＷＬＩＳＴに加えられる。
【００４２】
図７では、例えば、カウンタ値ｎが１１のとき、Ｒ３−Ｒ１０（第１割合）とＲ１１（第２割合）とが比較され、Ｒ１１に対応するＳＴＥＰ＝１６の記述がワーニングリストＷＬＩＳＴに加えられる。同様に、カウンタ値ｎが１２のとき、Ｒ３−Ｒ１０（第１割合）とＲ１２（第２割合）とが比較され、Ｒ１２に対応するＳＴＥＰ＝１７の記述がワーニングリストＷＬＩＳＴに加えられる。図８では、例えば、カウンタ値ｎが７のとき、Ｒ３−Ｒ６（第１割合）とＲ７（第２割合）とが比較され、Ｒ７に対応するＳＴＥＰ＝１６の記述がワーニングリストＷＬＩＳＴに加えられる。同様に、カウンタ値ｎが８のとき、Ｒ３−Ｒ６（第１割合）とＲ８（第２割合）とが比較され、Ｒ８に対応するＳＴＥＰ＝１８の記述がワーニングリストＷＬＩＳＴに加えられる。
【００４３】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、より簡易な演算により、アドレスＡＤの規則性の乱れを検出でき、メモリアクセス試験に使用されるアドレスＡＤに誤りの可能性があることを検証できる。
【００４４】
図１０は、別の実施形態におけるチェックプログラムＣＰＲＧの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態のチェックプログラムＣＰＲＧは、図１に示したＬＳＩテスタＴＳＴまたはワークステーションＷＳに内蔵されるコンピュータにより実行される。試験プログラムＴＰＲＧおよびチェックプログラムＣＰＲＧは、コンピュータによりアクセスされるハードディスク等に格納されている。図では、メインルーチンＣＰＲＧＭ３のみを示している。入力ルーチンＣＰＲＧＩおよび出力ルーチンＣＰＲＧＯは、図３と同じである。なお、メインルーチンＣＰＲＧＭ３は、設定された開始ステップＳＴＥＰｓから開始される。また、チェックすべきコマンドＣＭＤが指定されるとき、その入力コマンドＣＭＤを含むステップＳＴＥＰのアドレスのみを用いて図のフローが実施される。
【００４５】
この例では、図５のステップ１１０、１１２、１１４、１１６の代わりにステップ１２６が設けられている。ステップ１２６では、チェックプログラムＣＰＲＧは、差Ｄｎが前回までの値と異なるときに、アドレスの規則性が乱れたことを検出し、処理をステップ１１８に移行する。その他の動作は、図５と同じである。ここで、この実施形態のチェックプログラムＣＰＲＧを図６に適用することを考える。図６では、例えば、カウンタ値ｎが１５のとき、Ｄ３−Ｄ１４（第１変化）とＤ１５（第２変化）とが比較され、Ｄ１５に対応するＳＴＥＰ＝１５の記述がワーニングリストＷＬＩＳＴに加えられる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
【００４６】
図１１は、別の実施形態におけるチェックプログラムＣＰＲＧの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態のチェックプログラムＣＰＲＧは、図３に示したメインルーチンＣＰＲＧＭ１に加えてメインルーチンＣＰＲＧＭ４を有している。その他の構成は、図３と同じである。なお、メインルーチンＣＰＲＧＭ１の代わりに、図９に示したメインルーチンＣＰＲＧＭ２または図１０に示したメインルーチンＣＰＲＧＭ３を用いてもよい。
【００４７】
チェックプログラムＣＰＲＧは、図１に示したＬＳＩテスタＴＳＴまたはワークステーションＷＳに内蔵されるコンピュータにより実行される。試験プログラムＴＰＲＧおよびチェックプログラムＣＰＲＧは、コンピュータによりアクセスされるハードディスク等に格納されている。入力ルーチンＣＰＲＧＩは、プログラム記述、開始ステップＳＴＥＰｓ、終了ステップＳＴＥＰｅ、チェックするアドレスの種類（ＸＡＤまたはＹＡＤ）、指定された入力コマンドＣＭＤおよびサンプル数ＳＡを、メインルーチンＣＰＲＧＭ４を実行するためのパラメータとして受ける。サンプル数ＳＡは、後述するフーリエ変換を行う単位となるアドレスＡＤの数を示し、メインルーチンＣＰＲＧＭ４のみで使用される。出力ルーチンＣＰＲＧＯは、図１２に示す”Ｗａｒｎｉｎｇ”欄を生成することを除き、図３と同じである。
【００４８】
メインルーチンＣＰＲＧＭ４は、メインルーチンＣＰＲＧＭ１によりトレースされたアドレスＡＤの複数個（ＳＡ）を順次に保持する。メインルーチンＣＰＲＧＭ４は、保持した複数のアドレスＡＤをデジタル値とみなし、ステップ番号ＳＴＥＰを周波数とみなす。メインルーチンＣＰＲＧＭ４は、これらアドレスＡＤおよびステップ番号ＳＴＥＰを用いてフーリエ変換を実施し、周波数情報を算出する。そして、メインルーチンＣＰＲＧＭ４は、フーリエ変換により得られる周波数情報の強度分布からアドレスＡＤの変化の情報（特異点）を検出し、検出したアドレスを含むステップＳＴＥＰ内の情報をワークエリア等に保存する。すなわち、フーリエ変換により、アドレスＡＤの規則性の乱れが検出され、メモリアクセス試験に使用されるアドレスＡＤに誤りの可能性があることが検証される。
【００４９】
図１２は、図１１に示したチェックプログラムＣＰＲＧの実行結果の例を示している。実行結果として得られるワーニングリストＷＬＩＳＴは、新たに”Ｗａｒｎｉｎｇ”欄が追加されたことを除き、図４と同じである。メインルーチンＣＰＲＧＭ４は、フーリエ変換により、アドレスＡＤの規則性の乱れを検出したときに、その情報を出力ルーチンＣＰＲＧＯに出力する。出力ルーチンＣＰＲＧＯは、”Ｗａｒｎｉｎｇ”欄において、規則性に乱れがあると判定されたアドレスＡＤに対応する位置に”＊”を示す。これにより、誤りの可能性があるアドレスＡＤをさらに絞り込むことができ、デバッグ効率を向上できる。
【００５０】
図１３は、図１１に示したチェックプログラムＣＰＲＧの例を示している。図では、メインルーチンＣＰＲＧＭ４のみを示している。なお、メインルーチンＣＰＲＧＭ４は、設定された開始ステップＳＴＥＰｓから開始される。また、チェックすべきコマンドＣＭＤが指定されるとき、その入力コマンドＣＭＤを含むステップＳＴＥＰのアドレスＡＤのみを用いて図のフローが実施される。
【００５１】
まず、ステップ２００において、カウンタ値ｎがカウンタ値ｍにコピーされる。カウンタ値ｎの初期値は、図５に示したように０である。ステップ２０２において、プログラム記述中のｎ番目のステップＳＴＥＰのアドレスＡｎがアドレスＡｍにコピーされる。アドレスＡｎは、メインルーチンＣＰＲＧＭ１により求められる。ステップ２０４において、カウンタ値ｍがサンプル数ＳＡに達したとき、処理はステップ２０６に移行する。カウンタ値ｍがサンプル数ＳＡより少ないとき、処理はステップ２００に戻る。ステップ２００、２０２では、メインルーチンＣＰＲＧＭ１により更新されたカウンタ値ｎを用いて処理が行われる。
【００５２】
ステップ２０６を開始する時点において、メインルーチンＣＰＲＧＭ４は、サンプル数ＳＡと等しい数のアドレスＡＤ等の情報を保持している。そして、メインルーチンＣＰＲＧＭ４は、保持しているアドレスＡＤを用いてフーリエ変換を実施する。ステップ２０８において、メインルーチンＣＰＲＧＭ４は、フーリエ変換により得られた周波数情報に基づいて、アドレスＡＤの特異点を抽出する。特異点の抽出方法は、図１４で説明する。ステップ２１０において、特異点があるとき、すなわち、試験プログラムＴＰＲＧ内のアドレスに誤りの可能性があるとき、処理はステップ２１２に移行する。特異点がないとき、処理はステップ２１６に移行する。
【００５３】
ステップ２１２において、特異点が検出されたアドレスＡＤに対応するステップＳＴＥＰが、“Ｗａｒｎｉｎｇ”としてワーニングリストＷＬＩＳＴに追加される。ステップＳ２１４において、メインルーチンＣＰＲＧＭ４は、特異点が検出されたアドレスＡＤを、理想値に変更する。ここで、理想値とは、そのアドレスＡＤが特異点として検出されないための値である。この処理により、次のアドレスＡＤの群を用いたフーリエ変換で前回の特異点に伴って特異点が連続して検出されることを防止できる。なお、ステップ２１４は必須ではなく、省略できる。このとき、同じアドレスＡＤを原因とする複数個の特異点は連続して検出される。
【００５４】
ステップ２１６において、現在のステップＳＴＥＰが最終ステップＳＴＥＰｅのとき、メインルーチンＣＰＲＧＭ４は終了する。現在のステップＳＴＥＰが最終ステップＳＴＥＰｅでないとき、処理は、ステップ２１８に移行する。ステップ２１８において、カウンタ値ｎがカウンタ値ｍにコピーされる。ステップ２２０において、現在のｎ番目のステップＳＴＥＰのアドレスＡｎがアドレスＡｍにコピーされる。このとき、メインルーチンＣＰＲＧＭ１によりカウンタ値ｎは更新されている。そして、ステップ２０６において、最新のサンプル数ＳＡのアドレスＡＤを用いて、次のフーリエ変換が行われる。
【００５５】
図１４は、図１３に示したチェックプログラムＣＰＲＧの実行例を示している。この例では、開始ステップＳＴＥＰｓ＝０、終了ステップＳＴＥＰｅ＝２６、チェックするアドレスＡＤ＝ＹＡＤ、入力コマンドＣＭＤの指定なし、サンプル数ＳＡ＝１５がパラメータとして入力される。アドレスＹＡＤを囲む破線枠は、フーリエ変換ＦＴ１、ＦＴ２を行うために抽出されるサンプルの単位（アドレス群）である。フーリエ変換ＦＴ１は、アドレス群Ａ０−Ａ１４を用いて行われる。次のフーリエ変換ＦＴ２は、アドレスＡＤを１つずらしたアドレス群Ａ１−Ａ１５を用いて行われる。以降のフーリエ変換は、アドレスＹＡＤを順次にずらしながらステップＳＴＥＰ２６まで行われる。
【００５６】
この例では、フーリエ変換で用いるアドレス群ＡＤは、区間０から２πの間をｎ等分した点で定義された式（１）：関数ｆ（ｘｎ）と見なされる。関数ｆ（ｘｎ）を、フーリエ変換により、周期関数の重ね合わせに分解して式（２）が得られる。式（２）中の符号ａは強度を示す。図の右上および左上の分布は、周波数情報ωに対する強度Ｉに関する情報を示している。
【００５７】
図の右上の分布は、アドレス群Ａ０−Ａ１４を用いたフーリエ変換ＦＴ１の結果ＲＦＴ１（周波数情報に対する強度に関する情報）を示している。結果ＲＦＴ１では、黒い菱形で示したピーク点は、特定の周波数ωのみに現れ、ピーク点の強度Ｉは、すべて１００以上である。図の右下の分布は、アドレス群Ａ１−Ａ１５を用いたフーリエ変換ＦＴ２の結果ＲＦＴ２を示している。結果ＲＦＴ２では、黒い菱形で示したピーク点は、多数の周波数ωで現れ、１０以下の強度Ｉを有するピーク点が多数存在する。
【００５８】
メインルーチンＣＰＲＧＭ４は、図１３に示したステップ２０８において、次の条件（１）、（２）のいずれかを用いて、アドレスＡＤの規則性の乱れを検出する。
（１）あるアドレス群での強度が０より大きい複数の周波数情報（例えば、ω＝０、１２８、２５６、３８４）がある。これら周波数を除く周波数において、他のアドレス群で強度が０より大きい周波数情報が存在するとき、他のアドレス群は、特異点を有するアドレスＡＤを含む。前のアドレス群に特異点を有するアドレスＡＤが存在しないとき、他のアドレス群の最後のアドレスＡＤは特異点を有する。換言すれば、強度が０より大きい周波数情報が、所定数以上（例えば、１０００以上）存在するとき、そのアドレス群は、特異点を有するアドレスＡＤを含む。
（２）あるアドレス群での強度が所定の閾値（例えば、強度＝１０）より低い複数の周波数情報が存在するとき、そのアドレス群は、特異点を有するアドレスＡＤを含む。前のアドレス群に特異点を有するアドレスＡＤが存在しないとき、着目したアドレス群の最後のアドレスＡＤは特異点を有する。換言すれば、一のアドレス群における複数の所定の周波数情報における強度と、他のアドレス群における複数の所定の周波数情報における強度とが異なる場合に、アドレスＡＤの規則性の乱れが検出される。
【００５９】
図に示した例では、結果ＲＦＴ１は、条件（１）、（２）を満足しない。結果ＲＦＴ２は、条件（１）または（２）を満足する。これより、２番目のフーリエ変換ＦＴ２に用いたアドレス群のうち最後のアドレスＹＡＤ＝２は、規則性の乱れを持つと検出される。そして、図１２に示したように、対応するステップＳＴＥＰ＝１５に”＊”が示される。このように、フーリエ変換ＦＴ１、ＦＴ２の結果ＲＦＴ１、ＲＦＴ２に含まれる情報（周波数情報ωと強度Ｉ）を比較することにより、アドレスＡＤの規則性の乱れを検出できる。
【００６０】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、フーリエ変換により周波数情報ωに対する強度Ｉの分布を求め、強度分布からアドレスＡＤの特異点を検出することで、誤りの可能性があるアドレスＡＤをさらに絞り込むことができる。この結果、試験プログラムＴＰＲＧのデバッグ効率を向上できる。フーリエ変換では、規則性の有無により強度分布の波形が全く異なるため、アドレスＡＤの特異点を確実に検出できる。
【００６１】
図１５は、別の実施形態におけるチェックプログラムＣＰＲＧの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態のメインルーチンＣＰＲＧＭ５は、図１１に示したメインルーチンＣＰＲＧＭ４に、図３に示したメインルーチンＣＰＲＧＭ１の”アドレスをトレース”の処理を追加している。チェックプログラムＣＰＲＧは、メインルーチンＣＰＲＧＭ１を有していない。その他の構成は、図１１に示したメインルーチンＣＰＲＧＭ２と同じである。
【００６２】
チェックプログラムＣＰＲＧは、図１に示したＬＳＩテスタＴＳＴまたはワークステーションＷＳに内蔵されるコンピュータにより実行される。試験プログラムＴＰＲＧおよびチェックプログラムＣＰＲＧは、コンピュータによりアクセスされるハードディスク等に格納されている。
【００６３】
図１６は、図１５に示したチェックプログラムＣＰＲＧの実行結果の例を示している。この例では、開始ステップＳＴＥＰｓ＝０、終了ステップＳＴＥＰｅ＝２６、チェックするアドレス＝ＹＡＤ、サンプル数ＳＡ＝１５が、入力ルーチンＣＰＲＧＩによりパラメータとして入力される。入力コマンドＣＭＤの指定はない。この実施形態では、メインルーチンＣＰＲＧＭ１は存在せず、実行されない。このため、指定されたすべてのステップＳＴＥＰ０−２６のプログラム記述が、ワーニングリストＷＬＩＳＴに出力される。そして、アドレスＡＤの規則性の乱れがあり、誤りの可能性があるアドレスＡＤに対応するステップＳＴＥＰ１５に”＊”が示される。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
【００６４】
なお、上述した実施形態では、差Ｄｎと比Ｒｎとを求め、これら値を演算することでアドレスＡＤの規則性の乱れを検出する例について述べた。しかし、他の演算手法を用いて、アドレスＡＤの規則性の乱れを検出してもよい。
【００６５】
図１から図１６に示した実施形態に関して、さらに以下の付記を開示する。
（付記１）
メモリアクセス試験のために生成されたアドレスの検証を行うメモリアドレス検証方法において、
メモリ試験装置に前記アドレスを入力し、
前記メモリ試験装置は、異なる前記アドレスの間の変化を検出し、
前記変化が異なる場合に、異なることを示す情報を出力すること
を特徴とするメモリアドレス検証方法。
（付記２）
前記アドレスは第１アドレスと第２アドレスと第３アドレスとを含み
前記第１アドレスと前記第２アドレスとの間の第１変化を検出し、
前記第２アドレスと前記第３アドレスとの間の第２変化を検出し、
前記第１変化と前記第２変化とを比較すること
を特徴とする付記１に記載のメモリアドレス検証方法。
（付記３）
前記アドレスは第１アドレスと第２アドレスと第３アドレスと第４アドレスとを含み、
前記第１アドレスと前記第２アドレスとの間の第１変化を検出し、
前記第２アドレスと前記第３アドレスとの間の第２変化を検出し、
前記第３アドレスと前記第４アドレスとの間の第３変化を検出し、
前記第１変化と前記第２変化と前記第３変化に基づいて異なる変化を検出すること
を特徴とする付記１に記載のメモリアドレス検証方法。
（付記４）
前記第１変化に対する第２変化の第１割合を算出し、
前記第２変化に対する第３変化の第２割合を算出し、
前記第１割合と前記第２割合とを比較することで前記異なる変化を検出すること
を特徴とする付記３に記載のメモリアドレス検証方法。
（付記５）
メモリアクセス試験のために生成されたアドレスの検証を行うアドレス検証方法において、
メモリ試験装置に前記アドレスを入力し、
前記アドレスに対してフーリエ変換を行うことで周波数情報を算出し、
前記周波数情報に基づいて前記アドレスの変化を検出して前記アドレス変化を示す情報を出力すること
を特徴とするメモリアドレス検証方法。
（付記６）
前記メモリ試験装置に、前記フーリエ変換を行う単位となるアドレスのサンプル数を入力すること
を特徴とする付記５に記載のメモリアドレス検証方法。
（付記７）
一のアドレス群における強度が０より大きい複数の所定の周波数情報以外の周波数情報において、他のアドレス群の強度が０よりも大きい場合に、前記アドレスの変化を検出すること
を特徴とする付記５又は付記６に記載のメモリアドレス検証方法。
（付記８）
一のアドレス群における複数の所定の周波数情報における強度と、他のアドレス群における前記複数の所定の周波数情報における強度とが異なる場合に、前記アドレスの変化を検出すること
を特徴とする付記５又は付記６に記載のメモリアドレス検証方法。
（付記９）
前記アドレスをサンプリングして第１サンプルと第２サンプルとを抽出し、
前記第１サンプルに対してフーリエ変換を行い、周波数情報に対する強度に関する第１情報を得て、
前記第２サンプルに対してフーリエ変換を行い、周波数情報に対する強度に関する第２情報を得て、
前記第１情報と前記第２情報とを比較することで前記アドレスの変化を検出すること
を特徴とする付記５、付記６、付記７又は付記８に記載のメモリアドレス検証方法。
（付記１０）
メモリアクセス試験のために生成されたアドレスの検証を行うメモリアドレス検証を行うメモリアドレス検証プログラムにおいて、
前記プログラムを動作させるコンピュータに前記アドレスを入力し、
前記コンピュータは、異なる前記アドレスの間の変化を検出し、
前記変化が異なる場合に、異なることを示す情報を出力すること
を特徴とするメモリアドレス検証プログラム。
（付記１１）
前記アドレスは第１アドレスと第２アドレスと第３アドレスと第４アドレスとを含み、
前記第１アドレスと前記第２アドレスとの間の第１変化を検出し、
前記第２アドレスと前記第３アドレスとの間の第２変化を検出し、
前記第３アドレスと前記第４アドレスとの間の第３変化を検出し、
前記第１変化と前記第２変化と前記第３変化に基づいて異なる変化を検出すること
を特徴とする付記１０に記載のメモリアドレス検証プログラム。
（付記１２）
メモリアクセス試験のために生成されたアドレスの検証を行うメモリアドレス検証プログラムにおいて、
前記プログラムを動作させるコンピュータに前記アドレスを入力し、
前記コンピュータは、前記アドレスに対してフーリエ変換を行うことで周波数情報を算出し、
前記周波数情報に基づいて前記アドレスの変化を検出して前記アドレス変化を示す情報を出力すること
を特徴とするメモリアドレス検証プログラム。
（付記１３）
前記アドレスをサンプリングして第１サンプルと第２サンプルとを抽出し、
前記第１サンプルに対してフーリエ変換を行い、周波数情報に対する強度に関する第１情報を得て、
前記第２サンプルに対してフーリエ変換を行い、周波数情報に対する強度に関する第２情報を得て、
前記第１情報と前記第２情報とを比較することで前記アドレスの変化を検出すること
を特徴とする付記１２に記載のメモリアドレス検証プログラム。
【００６６】
以上の詳細な説明により、実施形態の特徴点及び利点は明らかになるであろう。これは、特許請求の範囲がその精神及び権利範囲を逸脱しない範囲で前述のような実施形態の特徴点及び利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良及び変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物及び均等物に拠ることも可能である。
【図面の簡単な説明】
【００６７】
【図１】一実施形態における試験システムを示している。
【図２】図１の試験システムで使用される試験プログラムの記述例を示している。
【図３】図１に示したチェックプログラムの例を示している。
【図４】図３に示したチェックプログラムの実行結果の例を示している。
【図５】図３に示したチェックプログラムの例を示している。
【図６】図５に示したチェックプログラムの実行例を示している。
【図７】図５に示したチェックプログラムの別の実行例を示している。
【図８】図５に示したチェックプログラムの別の実行例を示している。
【図９】別の実施形態におけるチェックプログラムの例を示している。
【図１０】別の実施形態におけるチェックプログラムの例を示している。
【図１１】別の実施形態におけるチェックプログラムの例を示している。
【図１２】図１１に示したチェックプログラムの実行結果の例を示している。
【図１３】図１１にチェックプログラムの例を示している。
【図１４】図１２に示したチェックプログラムの実行例を示している。
【図１５】別の実施形態におけるチェックプログラムの例を示している。
【図１６】図１５に示したチェックプログラムの実行結果の例を示している。
【符号の説明】
【００６８】
ＣＬ‥通信線；ＣＰＲＧ‥チェックプログラム；ＣＰＲＧＩ‥入力ルーチン；ＣＰＲＧＭ１−５‥メインルーチン；ＣＰＲＧＯ‥出力ルーチン；ＦＴ１−２‥フーリエ変換；ＩＮＤ‥入力デバイス；ＭＥＭ‥半導体メモリ；ＯＰＲＧ‥オブジェクトプログラム；ＯＵＴＤ‥出力デバイス；ＰＲＢ‥プローバ；ＲＦＴ１−２‥結果；ＳＰＲＧ‥ソースプログラム；ＴＰＲＧ‥試験プログラム；ＴＳＴ‥ＬＳＩテスタ；ＴＳＹＳ‥試験システム
【図１】
2010055311.tif 000003
【図２】
2010055311.tif 000004
【図３】
2010055311.tif 000005
【図４】
2010055311.tif 000006
【図５】
2010055311.tif 000007
【図６】
2010055311.tif 000008
【図７】
2010055311.tif 000009
【図８】
2010055311.tif 000010
【図９】
2010055311.tif 000011
【図１０】
2010055311.tif 000012
【図１１】
2010055311.tif 000013
【図１２】
2010055311.tif 000014
【図１３】
2010055311.tif 000015
【図１４】
2010055311.tif 000016
【図１５】
2010055311.tif 000017
【図１６】
2010055311.tif 000018