(57)【要約】      （修正有）【課題】固体撮像装置において、不要な信号電荷をＣＣＤレジスタで転送させないようにする。【解決手段】画素列１で生成される信号電荷を、シフトゲート２を介して蓄積列３に蓄積し、蓄積列における電荷蓄積時間をバリアゲート４で制御し、蓄積列から転送された信号電荷を所定の方向にＣＣＤレジスタ５で転送し、信号電荷を信号出力部で検出し、ＣＣＤレジスタに対してバリアゲートの反対側に、ＣＣＤレジスタの延長方向に沿うように配置されたクリアゲートと、クリアゲートに隣接して配置されたドレインとにより、ＣＣＤレジスタにより画素列の特定部分で生成された信号電荷を転送、出力した後に、画素列の特定部分以降で生成された信号電荷をクリアゲートを介してドレインに排出する。【選択図】図１
2010147598.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部を有する画素列と、
前記画素列で生成される信号電荷量を制御するシフトゲートと、
前記シフトゲートを介して前記画素列から転送される信号電荷を蓄積する蓄積列と、
前記蓄積列における信号電荷の蓄積時間を制御するバリアゲートと、
前記バリアゲートを介して前記蓄積列から信号電荷が転送され、この転送された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、
前記ＣＣＤレジスタで転送される信号電荷を検出して信号を出力する信号出力部と、
前記ＣＣＤレジスタに対して前記バリアゲートの反対側に設けられ、前記ＣＣＤレジスタの延長方向に沿うように配置されたクリアゲートと、
前記クリアゲートに隣接して配置されたドレインとを具備し、
前記ＣＣＤレジスタにより前記画素列の特定部分で生成された信号電荷を転送し、前記信号出力部から信号を出力した後に、前記画素列の特定部分以降で生成された信号電荷を前記クリアゲートを介して前記ドレインに排出することを特徴とする固体撮像装置。
【請求項２】
光電変換部を有する画素列と、
前記画素列で生成される信号電荷量を制御するシフトゲートと、
前記シフトゲートを介して前記画素列から転送される信号電荷を蓄積する蓄積列と、
前記蓄積列における信号電荷の蓄積時間を制御するバリアゲートと、
前記バリアゲートを介して前記蓄積列から信号電荷が転送され、この転送された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、
前記ＣＣＤレジスタで転送される信号電荷を検出して信号を出力する信号出力部と、
前記ＣＣＤレジスタに対して前記バリアゲートの反対側に設けられ、前記ＣＣＤレジスタの延長方向に沿うように配置されたクリアゲートと、
前記クリアゲートに隣接して配置されたドレインとを具備し、
前記ＣＣＤレジスタにより前記画素列で生成された信号電荷を転送し、前記信号出力部から信号を出力した後に、前記蓄積列における蓄積電荷を前記バリアゲートを介して前記ＣＣＤレジスタに転送しかつ前記クリアゲートを介して前記ドレインに排出することを特徴とする固体撮像装置。
【請求項３】
光電変換部を有する画素列と、
前記画素列で生成される信号電荷量を制御するシフトゲートと、
前記シフトゲートを介して前記画素列から転送される信号電荷を蓄積する蓄積列と、
前記蓄積列における信号電荷の蓄積時間を制御するバリアゲートと、
前記バリアゲートを介して前記蓄積列から信号電荷が転送され、この転送された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、
前記ＣＣＤレジスタで転送される信号電荷を検出して信号を出力する信号出力部と、
前記ＣＣＤレジスタに対して前記バリアゲートの反対側に設けられ、前記ＣＣＤレジスタの延長方向に沿うように配置されたクリアゲートと、
前記クリアゲートに隣接して配置されたドレインとを具備し、
第１の期間の冒頭に、予め前記画素列で生成された信号電荷を前記シフトゲート、前記蓄積列及び前記バリアゲートを介して前記ＣＣＤレジスタに転送しかつ前記クリアゲートを介して前記ドレインに排出し、前記第１の期間終了後の第２の期間に、前記第１の期間に前記画素列で生成された信号電荷を、前記シフトゲート、前記蓄積列及び前記バリアゲートを介して前記ＣＣＤレジスタに転送し、かつ前記ＣＣＤレジスタで転送した後に前記信号出力部から信号を出力することを特徴とする固体撮像装置。
【請求項４】
光電変換部を有する画素列と、
前記画素列で生成される信号電荷量を制御するシフトゲートと、
前記シフトゲートを介して前記画素列から転送される信号電荷を蓄積する蓄積列と、
前記蓄積列における信号電荷の蓄積時間を制御するバリアゲートと、
前記バリアゲートを介して前記蓄積列から信号電荷が転送され、この転送された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、
前記ＣＣＤレジスタで転送される信号電荷を検出して信号を出力する信号出力部と、
前記ＣＣＤレジスタに対して前記バリアゲートの反対側に設けられ、前記ＣＣＤレジスタの延長方向に沿うように配置されたクリアゲートと、
前記クリアゲートに隣接して配置されたドレインとを具備し、
前記画素列で生成された信号電荷から所望する読み取り解像度に応じて一部を選択し、この選択した一部の信号電荷を前記蓄積列及び前記バリアゲートを介して前記ＣＣＤレジスタに転送しかつ前記クリアゲートを介して前記ドレインに排出した後、前記画素列で生成された残りの信号電荷を前記ＣＣＤレジスタで転送し、前記信号出力部から信号として出力することを特徴とする固体撮像装置。
【請求項５】
前記画素列は互いにピッチをずらして画素が配列された複数列の画素列を含み、所望する読み取り解像度に応じて前記複数列の画素列のうち一部の画素列の信号電荷を選択して前記ドレインに排出することを特徴とする請求項４記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換部を有する画素列で生成される信号電荷を所定の方向に順次転送するＣＣＤレジスタを備えたＣＣＤリニアイメージセンサ等の固体撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤリニアイメージセンサは、スキャナやマルチファンクションプリンタ（ＭＦＰ）等に広く用いられている。このＣＣＤリニアイメージセンサでは、近年、高速化及び高解像度化の要求が高くなっている。従来のＣＣＤリニアイメージセンサでは、フィルムスキャン等の一部の信号電荷のみ必要とする場合でも、一度ＣＣＤレジスタ内の全ての信号電荷を浮遊拡散領域に転送して、信号として読み出す必要があり、読み取り時間を短縮することができない。また、画素列で生成された信号電荷を一時的に蓄積する蓄積列で発生する暗電流が大きいため、読み取り画像に縦筋が発生し、さらに、高解像度化の要求により、低解像度時の読み取り時間が増加するという問題がある。
【０００３】
なお、特許文献１には、２本の水平転送レジスタを有し、一方の水平転送レジスタのイメージ部と反対側に隣接して掃き出し用電極およびドレイン部からなる電荷排出部を設けた構成のＣＣＤエリアセンサにおいて、２本の水平転送レジスタのそれぞれを２つの転送チャネルおよび分配用電極からなる複合チャネル構造にした固体撮像装置が開示されている。
【特許文献１】特開平９−２４６５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、上記のような事情を考慮してなされたものであり、その目的は、不要な信号電荷をＣＣＤレジスタで転送する必要がなく、もって読み取り時間の短縮を図ることができる固体撮像装置を提供することである。
【０００５】
本発明の他の目的は、蓄積列で発生する暗電流を低減でき、もって読み取り画像に縦筋が発生することを防ぐことができる固体撮像装置を提供することである。
【０００６】
本発明のさらに他の目的は、低解像度時の読み取り時間の短縮を図ることができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の固体撮像装置は、光電変換部を有する画素列と、前記画素列で生成される信号電荷量を制御するシフトゲートと、前記シフトゲートを介して前記画素列から転送される信号電荷を蓄積する蓄積列と、前記蓄積列における信号電荷の蓄積時間を制御するバリアゲートと、前記バリアゲートを介して前記蓄積列から信号電荷が転送され、この転送された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、前記ＣＣＤレジスタで転送される信号電荷を検出して信号を出力する信号出力部と、前記ＣＣＤレジスタに対して前記バリアゲートの反対側に設けられ、前記ＣＣＤレジスタの延長方向に沿うように配置されたクリアゲートと、前記クリアゲートに隣接して配置されたドレインとを具備し、前記ＣＣＤレジスタにより前記画素列の特定部分で生成された信号電荷を転送し、前記信号出力部から信号を出力した後に、前記画素列の特定部分以降で生成された信号電荷を前記クリアゲートを介して前記ドレインに排出することを特徴とする。
【０００８】
本発明の固体撮像装置は、光電変換部を有する画素列と、前記画素列で生成される信号電荷量を制御するシフトゲートと、前記シフトゲートを介して前記画素列から転送される信号電荷を蓄積する蓄積列と、前記蓄積列における信号電荷の蓄積時間を制御するバリアゲートと、前記バリアゲートを介して前記蓄積列から信号電荷が転送され、この転送された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、前記ＣＣＤレジスタで転送される信号電荷を検出して信号を出力する信号出力部と、前記ＣＣＤレジスタに対して前記バリアゲートの反対側に設けられ、前記ＣＣＤレジスタの延長方向に沿うように配置されたクリアゲートと、前記クリアゲートに隣接して配置されたドレインとを具備し、前記ＣＣＤレジスタにより前記画素列で生成された信号電荷を転送し、前記信号出力部から信号を出力した後に、前記蓄積列における蓄積電荷を前記バリアゲートを介して前記ＣＣＤレジスタに転送しかつ前記クリアゲートを介して前記ドレインに排出することを特徴とする。
【０００９】
本発明の固体撮像装置は、光電変換部を有する画素列と、前記画素列で生成される信号電荷量を制御するシフトゲートと、前記シフトゲートを介して前記画素列から転送される信号電荷を蓄積する蓄積列と、前記蓄積列における信号電荷の蓄積時間を制御するバリアゲートと、前記バリアゲートを介して前記蓄積列から信号電荷が転送され、この転送された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、前記ＣＣＤレジスタで転送される信号電荷を検出して信号を出力する信号出力部と、前記ＣＣＤレジスタに対して前記バリアゲートの反対側に設けられ、前記ＣＣＤレジスタの延長方向に沿うように配置されたクリアゲートと、前記クリアゲートに隣接して配置されたドレインとを具備し、第１の期間の冒頭に、予め前記画素列で生成された信号電荷を前記シフトゲート、前記蓄積列及び前記バリアゲートを介して前記ＣＣＤレジスタに転送しかつ前記クリアゲートを介して前記ドレインに排出し、前記第１の期間終了後の第２の期間に、前記第１の期間に前記画素列で生成された信号電荷を、前記シフトゲート、前記蓄積列及び前記バリアゲートを介して前記ＣＣＤレジスタに転送し、かつ前記ＣＣＤレジスタで転送した後に前記信号出力部から信号を出力することを特徴とする。
【００１０】
本発明の固体撮像装置は、光電変換部を有する画素列と、前記画素列で生成される信号電荷量を制御するシフトゲートと、前記シフトゲートを介して前記画素列から転送される信号電荷を蓄積する蓄積列と、前記蓄積列における信号電荷の蓄積時間を制御するバリアゲートと、前記バリアゲートを介して前記蓄積列から信号電荷が転送され、この転送された信号電荷を所定の方向に順次転送するＣＣＤレジスタと、前記ＣＣＤレジスタで転送される信号電荷を検出して信号を出力する信号出力部と、前記ＣＣＤレジスタに対して前記バリアゲートの反対側に設けられ、前記ＣＣＤレジスタの延長方向に沿うように配置されたクリアゲートと、前記クリアゲートに隣接して配置されたドレインとを具備し、前記画素列で生成された信号電荷から所望する読み取り解像度に応じて一部を選択し、この選択した一部の信号電荷を前記蓄積列及び前記バリアゲートを介して前記ＣＣＤレジスタに転送しかつ前記クリアゲートを介して前記ドレインに排出した後、前記画素列で生成された残りの信号電荷を前記ＣＣＤレジスタで転送し、前記信号出力部から信号として出力することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、不要な信号電荷をＣＣＤレジスタで転送する必要がなく、もって読み取り時間の短縮を図ることができる固体撮像装置を提供することができる。
【００１２】
また、本発明によれば、蓄積列で発生する暗電流を低減でき、もって読み取り画像に縦筋が発生することを防ぐことができる固体撮像装置を提供することができる。
【００１３】
さらに、本発明によれば、低解像度時の読み取り時間の短縮を図ることができる固体撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の固体撮像装置を実施の形態により説明する。図１は、本発明を半導体基板内に形成されるリニアイメージセンサに実施した場合の第１の実施形態の構成を示す平面図であり、図２は図１中のＡ−Ｂ線に沿った基板表面上の断面構造を基板内のポテンシャル状態と共に示す図である。
【００１５】
図１に示すように、本実施形態に係るリニアイメージセンサは、画素列１、シフトゲート２、蓄積列３、バリアゲート４、ＣＣＤレジスタ５、浮遊拡散領域６、リセットゲート７、リセットドレイン８からなる通常の良く知られたリニアイメージセンサの構成に加えて、クリアゲート９及びドレイン１０が追加されている。
【００１６】
画素列１では、それぞれ光電変換を行なって信号電荷を生成するフォトダイオード等からなる複数の画素が一例に配列されている。これら複数の画素は互いに隣接する４個を１組としており、読み取り時の解像度に応じて、各組の４個の画素の信号電荷が単独に、あるいは他の画素の信号電荷と加算された状態でＣＣＤレジスタ５で転送される。シフトゲート２は、画素列１内の複数の画素の配列方向に沿うように延長して配置されており、画素列１で生成される信号電荷量を制御する。蓄積列３では、シフトゲート２に対して画素列１と反対側に配置され、それぞれ信号電荷を蓄積する複数の蓄積部が一例に配列されている。バリアゲート４は、蓄積列３の複数の蓄積部に隣接して配置され、それぞれ４個を１組とする複数のバリアゲート電極により構成され、蓄積列３における信号電荷の蓄積時間を制御する。ＣＣＤレジスタ５は、バリアゲート４に隣接して配置された複数の転送段及び出力段の転送電極を有し、蓄積列３から信号電荷が転送され、この転送された信号電荷を所定の方向に順次転送する。浮遊拡散領域６は、ＣＣＤレジスタ５の出力段の転送電極に隣接して設けられ、ＣＣＤレジスタ５により転送された信号電荷を検出して信号を出力する。リセットゲート７は、浮遊拡散領域６に隣接して設けられ、信号出力後の浮遊拡散領域６における信号電荷をリセットドレイン８に排出する。浮遊拡散領域６、リセットゲート７、及びリセットドレイン８は、ＣＣＤレジスタ５により転送された信号電荷を検出して信号を出力する信号出力部を構成している。
【００１７】
クリアゲート９は、ＣＣＤレジスタ５に対してバリアゲート４の反対側に、ＣＣＤレジスタ５の延長方向に沿うように延長して配置されており、ＣＣＤレジスタ５における信号電荷等の電荷をドレイン１０側に転送制御する。ドレイン１０は、クリアゲート９に隣接して配置され、クリアゲート９を介して転送された電荷を排出する。
【００１８】
次に、上記のように構成されたリニアイメージセンサの動作を、図３乃至図５のタイミング波形図を参照して説明する。
【００１９】
図３のタイミング波形図は、例えばフィルムスキャン等のように、フィルム上で画像が存在している露光部分が光電変換されて生成された信号電荷のみを信号として読み出し、画像が存在していない未露光部分が光電変換されて生成された信号電荷については読み出しを行わない高速読み出し動作時の場合である。なお、図３及び後述する図４、図５のそれぞれにおいて、ＳＨはシフトゲート２に供給されるシフトパルス、ＢＧ１〜ＢＧ４は４個を１組とするバリアゲート電極のそれぞれに供給されるバリアパルス、Ｐ１及びＰ２はＣＣＤレジスタ５の各転送電極に供給される２相の転送パルス、ＰＡはＣＣＤレジスタ５の出力段の転送電極に供給される出力パルス、ＣＬＲはクリアゲート９に供給されるクリアパルスである。
【００２０】
入射光に応じて画素列１により信号電荷が生成され、各画素に信号電荷が蓄積される。その後、シフトゲート２をハイレベル（ＳＨ＝Ｈ）にすることにより、信号電荷がシフトゲート２に転送され、蓄積される。次に、シフトゲート２をロウレベル（ＳＨ＝Ｌ）にすることにより、シフトゲート２で蓄積された信号電荷が蓄積列３に転送され、蓄積される。次に、まず、最初にバリアゲート４に供給されるバリアパルスＢＧ１がハイレベルになり、このバリアパルスＢＧ１が供給されるバリアゲートに隣接している蓄積列３の信号電荷がＣＣＤレジスタ５に並列的に転送される。次に、ＣＣＤレジスタ５に転送パルスＰ１、Ｐ２及び出力パルスＰＡが順次供給されて、ＣＣＤレジスタ５の信号電荷が浮遊拡散領域６まで順次転送され、信号出力として出力される。ここで、ＣＣＤレジスタ５の信号電荷のうち一部の信号電荷だけを画像として読み出したい場合には、必要な信号電荷を浮遊拡散領域６に転送し、信号出力として出力させた後に、クリアゲート９をハイレベル（ＣＬＲ＝Ｈ）にし、ＣＣＤレジスタ５への転送パルスＰ１、Ｐ２をロウレベルにすることにより、ＣＣＤレジスタ５の信号電荷をクリアゲート９に転送する。次に、クリアゲート９をロウレベル（ＣＬＲ＝Ｌ）にしてドレイン１０に排出する。その後、同様にバリアパルスＢＧ２、ＢＧ３、ＢＧ４を順次ハイレベルにして、上記と同様に蓄積列３に蓄積されている信号電荷をＣＣＤレジスタ５に転送し、浮遊拡散領域６まで順次転送して、信号出力として出力し、必要な信号電荷を信号出力として出力させた後に、クリアゲート９をハイレベル（ＣＬＲ＝Ｈ）にし、ＣＣＤレジスタ５の信号電荷をクリアゲート９を介してドレイン１０に排出する。
【００２１】
すなわち、図１のリニアイメージセンサでは、クリアゲート９にクリアパルスＣＬＲを供給するタイミングを制御して、ＣＣＤレジスタ５により画素列１の特定部分で生成された信号電荷を転送し、信号出力部から信号を出力した後に、画素列１の特定部分以降で生成された信号電荷をクリアゲート９を介してドレイン１０に排出することにより、読み出しが不要な信号電荷については読み出しを行わない高速読み出しが実現できる。
【００２２】
また、図３のタイミング波形図で示されるように図１のリニアイメージセンサを動作させることにより、画素数が固定されている画素列１の画素数を実質的に変化させることが可能になり、画素数に応じて画素列１における信号電荷の積分時間を短縮することができる。
【００２３】
ところで、図３のタイミング波形図で示される読み出し動作時に、バリアゲート４を開いて、蓄積列３の信号電荷をＣＣＤレジスタ５に転送した後は、蓄積列３に暗電流による電荷が蓄積される。この暗電流による蓄積電荷をそのままにしておくと、次の信号電荷の読み出し時に、画素列１から転送される信号電荷に暗電流による蓄積電荷が上乗せされ、読み取り画像に縦筋ノイズが発生する。
【００２４】
そこで、次に、図４のタイミング波形図を参照して、蓄積列３における暗電流による蓄積電荷を除去する場合の動作を説明する。なお、図４中のタイミング波形図において、バリアパルスＢＧ１〜ＢＧ４がそれぞれ一度ハイレベルになり、次にハイレベルになるまでの期間Ｔ１〜Ｔ４に上記のような暗電流が発生する。
【００２５】
入射光に応じて画素列１により信号電荷が生成され、各画素に信号電荷が蓄積される。その後、シフトゲート２をハイレベルにすることにより、信号電荷がシフトゲート２に転送され、蓄積される。次に、シフトゲート２をロウレベル（ＳＨ＝Ｌ）にすることにより、シフトゲート２で蓄積された信号電荷が蓄積列３に転送され、蓄積される。その後は、図３に示す読み出し動作の場合と同様に、最初にバリアゲート４に供給されるバリアパルスＢＧ１がハイレベルになり、このバリアパルスＢＧ１が供給されるバリアゲートに隣接している蓄積列３の信号電荷がＣＣＤレジスタ５に並列的に転送される。次に、ＣＣＤレジスタ５に転送パルスＰ１、Ｐ２及び出力パルスＰＡが順次供給されて、ＣＣＤレジスタ５の信号電荷が浮遊拡散領域６まで順次転送され、信号出力として出力される。以下、同様に、バリアパルスＢＧ２、ＢＧ３、ＢＧ４を順次ハイレベルにして、蓄積列３に蓄積されている信号電荷をＣＣＤレジスタ５に転送し、浮遊拡散領域６まで順次転送して、信号出力として出力する。なお、本例では、図３の場合と異なり、画素列１で生成された信号電荷の全てをＣＣＤレジスタ５で転送し、信号出力として出力している。しかし、例えばフィルムスキャン等のような高速読み出しを行なう場合には、図３の場合と同様に、クリアゲート９にクリアパルスＣＬＲを供給するタイミングを制御することにより、ＣＣＤレジスタ５により画素列１の特定部分で生成された信号電荷を転送し、信号出力部から信号を出力した後に、画素列１の特定部分以降で生成された信号電荷をクリアゲート９を介してドレイン１０に排出するようにしてもよい。
【００２６】
そして、画素列１で生成された信号電荷の全てをＣＣＤレジスタ５で転送し、信号出力として出力した後、まず、バリアパルスＢＧ３、ＢＧ４をハイレベル、及び転送パルスＰ２をハイレベルにし、期間Ｔ３、Ｔ４で発生した暗電流を、転送パルスＰ２で制御されるＣＣＤレジスタ５の転送電極に転送する。次に、転送パルスＰ１をハイレベル、転送パルスＰ２をロウレベルにし、転送パルスＰ２で制御される転送電極の信号電荷を、転送パルスＰ１で制御される次段の転送電極に転送する。それと同時にバリアパルスＢＧ１、ＢＧ２をハイレベル、及び転送パルスＰ１をハイレベルにし、期間Ｔ１、Ｔ２で発生した暗電流を、転送パルスＰ１で制御されるＣＣＤレジスタ５の転送電極に転送する。これにより、転送パルスＰ１で制御されるＣＣＤレジスタ５の各転送電極には、期間Ｔ１〜Ｔ４に蓄積列３で蓄積された暗電流による電荷が加算される。この後、クリアパルスＣＬＲをハイレベルにしてＣＣＤレジスタ５の電荷をクリアゲート９に転送し、次に、クリアゲート９をロウレベルにしてドレイン１０に排出する。
【００２７】
すなわち、図１のリニアイメージセンサでは、バリアゲート４にバリアパルスＢＧ１〜ＢＧ４を供給するタイミング、及びクリアゲート９にクリアパルスＣＬＲを供給するタイミングを制御して、ＣＣＤレジスタ９により画素列１で生成された信号電荷を転送し、信号出力部から信号を出力した後に、蓄積列３における蓄積電荷をバリアゲート４を介してＣＣＤレジスタ５に転送しかつクリアゲート９を介してドレイン１０に排出することにより、蓄積列３における暗電流を低減でき、読み取り画像での縦筋ノイズの発生が抑制できる。
【００２８】
ところで、図１のリニアイメージセンサにおいて、信号出力部の出力レベルを調整するには、画素列１における入射光量を調節する必要があり、一般には光学系の絞りを制御することにより行われている。しかし、このような制御は機械的なものであり、装置全体のコスト等の観点から電子的に行なうことが望ましい。
【００２９】
図５のタイミング波形図は、図１のリニアイメージセンサにおいて、信号出力部の出力レベルの調整をクリアゲート９及びドレイン１０を用いて行ないながら、読み出しを行なう場合の動作を示している。この読み出し動作では、積分時間２及び積分時間１が連続して繰り返される。まず、積分時間２において、入射光に応じて画素列１により信号電荷が生成され、各画素に信号電荷が蓄積される。次の積分時間１の冒頭に、シフトゲート２をハイレベルにすることにより、信号電荷がシフトゲート２に転送され、蓄積される。続いて、シフトゲート２をロウレベル（ＳＨ＝Ｌ）にすることにより、シフトゲート２で蓄積された信号電荷が蓄積列３に転送され、蓄積される。次に、まず、バリアゲート４に供給されるバリアパルスＢＧ３、ＢＧ４がハイレベル、及び転送パルスＰ２をハイレベルにすることにより、バリアパルスＢＧ３、ＢＧ４が供給されるバリアゲートに隣接している蓄積列３の信号電荷がＣＣＤレジスタ５に並列的に転送される。次に、バリアゲート４に供給されるバリアパルスＢＧ１、ＢＧ２がハイレベル、転送パルスＰ１をハイレベル、及び転送パルスＰ２をロウレベルにすることにより、バリアパルスＢＧ１、ＢＧ１が供給されるバリアゲートに隣接している蓄積列３の信号電荷がＣＣＤレジスタ５に並列的に転送される。この後、クリアパルスＣＬＲをハイレベルにしてＣＣＤレジスタ５の電荷をクリアゲート９に転送し、次に、クリアゲート９をロウレベルにしてドレイン１０に排出する。
【００３０】
一方、積分時間１においてシフトゲート２がロウレベルとなっている期間に、入射光に応じて画素列１により信号電荷が生成され、各画素に信号電荷が蓄積される。その後、シフトゲート２をハイレベル（ＳＨ＝Ｈ）にすることにより、信号電荷がシフトゲート２に転送され、蓄積される。続いて、積分時間２においてシフトゲート２をロウレベル（ＳＨ＝Ｌ）にすることにより、シフトゲート２で蓄積された信号電荷が蓄積列３に転送され、蓄積される。その後は、図４に示すタイミング波形図を用いて説明した場合と同様に、最初にバリアゲート４に供給されるバリアパルスＢＧ１がハイレベルになり、このバリアパルスＢＧ１が供給されるバリアゲートに隣接している蓄積列３の信号電荷がＣＣＤレジスタ５に並列的に転送される。次に、ＣＣＤレジスタ５に転送パルスＰ１、Ｐ２及び出力パルスＰＡが順次供給されて、ＣＣＤレジスタ５の信号電荷が浮遊拡散領域６まで順次転送され、信号出力として出力される。以下、同様に、バリアパルスＢＧ２、ＢＧ３、ＢＧ４を順次ハイレベルにして、蓄積列３に蓄積されている信号電荷をＣＣＤレジスタ５に転送し、浮遊拡散領域６まで順次転送して、信号出力として出力する。
【００３１】
ここで、信号出力部の出力レベルは、積分時間１の長さに応じて変化する。従って、積分時間１の長さを調節することにより、信号出力部の出力レベルを電子的に調整することができる。
【００３２】
なお、本例では、図３の場合と異なり、画素列１で生成された信号電荷の全てをＣＣＤレジスタ５で転送し、信号出力として出力している。しかし、例えばフィルムスキャン等のような高速読み出しを行なう場合には、図３の場合と同様に、クリアゲート９にクリアパルスＣＬＲを供給するタイミングを制御することにより、ＣＣＤレジスタ５により画素列１の特定部分で生成された信号電荷を転送し、信号出力部から信号を出力した後に、画素列１の特定部分以降で生成された信号電荷をクリアゲート９を介してドレイン１０に排出するようにしてもよい。
【００３３】
すなわち、図１のリニアイメージセンサでは、バリアゲート４にバリアパルスＢＧ１〜ＢＧ４を供給するタイミング、及びクリアゲート９にクリアパルスＣＬＲを供給するタイミングを制御して、第１の期間（積分時間１）の冒頭に、予め画素列１で生成された信号電荷をシフトゲート２、蓄積列３及びバリアゲート４を介してＣＣＤレジスタ５に転送しかつクリアゲート９を介してドレイン１０に排出し、第１の期間終了後の第２の期間（積分時間２）に、第１の期間（積分時間１）に画素列１で生成された信号電荷を、シフトゲート２、蓄積列３及びバリアゲート４を介してＣＣＤレジスタ５に転送し、かつＣＣＤレジスタ５で転送した後に信号出力部から信号を出力することにより、第１の期間（積分時間１）の長さを調節して、信号出力部の出力レベルを調整することができる。
【００３４】
図６は、本発明を半導体基板内に形成されるリニアイメージセンサに実施した場合の第２の実施形態の構成を示す平面図である。本実施形態のリニアイメージセンサが図１に示す第１の実施形態のものと異なる点は、画素列が、互いにピッチをずらして画素が配列された複数列（本例では４列）の画素列１ａ〜１ｄから構成されていることである。４列の画素列１ａ〜１ｄは、画素列１ａと１ｂ、画素列１ｃと１ｄに分けられ、一方の画素列１ａと１ｂに対してそれぞれ３つのシフトゲート２ａ〜２ｃ、２つの蓄積列３ａ〜３ｂ、バリアゲート４ａ、ＣＣＤレジスタ５ａ、クリアゲート９ａ、及びドレイン１０ａが配置され、他方の画素列１ｃと１ｄに対してそれぞれ３つのシフトゲート２ｄ〜２ｆ、２つの蓄積列３ｃ〜３ｄ、バリアゲート４ｂ、ＣＣＤレジスタ５ｂ、クリアゲート９ｂ、及びドレイン１０ｂが配置される。浮遊拡散領域６は、２つのＣＣＤレジスタ５ａ及び５ｂそれぞれの出力段の転送電極に隣接して設けられ、２つのＣＣＤレジスタ５ａ及び５ｂにより転送された信号電荷を検出して信号を出力する。
【００３５】
図７は、図６のリニアイメージセンサにおいて、４列全ての画素列１ａ〜１ｄの信号電荷を読み出す高解像度時の読み出し動作を示すタイミング波形図である。なお、図７及び後述する図８のそれぞれにおいて、ＳＨ１はシフトゲート２ａ及び２ｄに供給されるシフトパルス、ＳＨ２はシフトゲート２ｂ及び２ｅに供給されるシフトパルス、ＳＨ３はシフトゲート２ｃ及び２ｆに供給されるシフトパルス、ＢＧ１〜ＢＧ４はバリアゲート４ａ、４ｂにおいてそれぞれ４個を１組とするバリアゲート電極のそれぞれに供給されるバリアパルス、Ｐ１及びＰ２はＣＣＤレジスタ５ａ、５ｂの各転送電極に供給される２相の転送パルス、ＰＡ及びＰＢはＣＣＤレジスタ５ａ、５ｂの出力段の転送電極にそれぞれ供給される出力パルス、ＣＬＲはクリアゲート９ａ、９ｂに供給されるクリアパルスである。
【００３６】
入射光に応じて４列の画素列１ａ〜１ｄのそれぞれで信号電荷が生成され、各画素に信号電荷が蓄積される。その後、シフトゲート２ｂ及び２ｅをハイレベル（ＳＨ２＝Ｈ）にすることにより、画素列１ｂ及び１ｄの信号電荷がシフトゲート２ｂ及び２ｅに転送され、蓄積される。次に、シフトゲート２ｂ及び２ｅをロウレベル（ＳＨ２＝Ｌ）にすることにより、シフトゲート２ｂ及び２ｅで蓄積された信号電荷が蓄積列３ａ及び３ｃにそれぞれ転送され、蓄積される。次に、シフトゲート２ａ及び２ｄをハイレベル（ＳＨ１＝Ｈ）にすることにより、画素列１ａ及び１ｃの信号電荷がシフトゲート２ａ及び２ｄにそれぞれ転送され、蓄積される。これと同時に、シフトゲート２ｃ及び２ｆをハイレベル（ＳＨ３＝Ｈ）にすることにより、画素列１ｂ及び１ｄの信号電荷がシフトゲート２ｃ及び２ｆにそれぞれ転送され、蓄積される。次に、シフトゲート２ａ及び２ｄをロウレベル（ＳＨ１＝Ｌ）にすることにより、画素列１ａの信号電荷が画素列１ｂに転送され、かつ画素列１ｃの信号電荷が画素列１ｄに転送され、それぞれ蓄積される。また、シフトゲート２ａ及び２ｄをロウレベル（ＳＨ１＝Ｌ）にすると同時にシフトゲート２ｃ及び２ｆをロウレベル（ＳＨ３＝Ｌ）にすることにより、画素列１ｂの信号電荷が蓄積列３ｂに転送され、かつ画素列１ｄの信号電荷が蓄積列３ｄに転送され、それぞれ蓄積される。次に、シフトゲート２ｂ及び２ｅをハイレベル（ＳＨ２＝Ｈ）にすることにより、画素列１ａ及び１ｃの信号電荷が、シフトゲート２ｂ及び２ｅに転送され、蓄積される。続いて、シフトゲート２ｂ及び２ｅをロウレベル（ＳＨ２＝Ｌ）にすることにより、画素列１ａ及び１ｃの信号電荷が、蓄積列３ａ及び３ｃにそれぞれ転送され、蓄積される。
【００３７】
この後は、例えば図４のタイミング波形図に示される動作と同様に、まず、最初にバリアゲート４ａ及び４ｂに供給されるバリアパルスＢＧ１がハイレベルになり、このバリアパルスＢＧ１が供給されるバリアゲートに隣接している蓄積列３ｂ及び３ｄに蓄積されている画素列１ｂ及び１ｄの信号電荷がＣＣＤレジスタ５ａ及び５ｂに並列的に転送される。次に、ＣＣＤレジスタ５ａ及び５ｂに転送パルスＰ１、Ｐ２及び出力パルスＰＡ及びＰＢが順次供給されて、ＣＣＤレジスタ５ａ及び５ｂの信号電荷が浮遊拡散領域６まで順次転送され、信号出力として出力される。その後、バリアゲート４ａ及び４ｂに供給されるバリアパルスＢＧ２、ＢＧ３、ＢＧ４を順次ハイレベルにして、上記と同様に蓄積列３ｂ及び３ｄに蓄積されている画素列１ｂ及び１ｄの信号電荷をＣＣＤレジスタ５に転送し、浮遊拡散領域６まで順次転送して、信号出力として出力する。
【００３８】
画素列１ｂ及び１ｄの信号電荷の読み出しが終了すると、シフトゲート２ｃ及び２ｆをハイレベル（ＳＨ３＝Ｈ）にすることにより、画素列１ａ及び１ｃの信号電荷が、シフトゲート２ｃ及び２ｆに転送され、蓄積される。続いて、シフトゲート２ｃ及び２ｆをロウレベル（ＳＨ３＝Ｌ）にすることにより、画素列１ａ及び１ｃの信号電荷が、蓄積列３ｂ及び３ｄにそれぞれ転送され、蓄積される。
【００３９】
この後は、先に説明した場合と同様に、まず、最初にバリアゲート４ａ及び４ｂに供給されるバリアパルスＢＧ１がハイレベルになり、このバリアパルスＢＧ１が供給されるバリアゲートに隣接している蓄積列３ｂ及び３ｄに蓄積されている画素列１ａ及び１ｃの信号電荷がＣＣＤレジスタ５ａ及び５ｂに並列的に転送される。次に、ＣＣＤレジスタ５ａ及び５ｂに転送パルスＰ１、Ｐ２及び出力パルスＰＡ及びＰＢが順次供給されて、ＣＣＤレジスタ５ａ及び５ｂの信号電荷が浮遊拡散領域６まで順次転送され、信号出力として出力される。その後、バリアゲート４ａ及び４ｂに供給されるバリアパルスＢＧ２、ＢＧ３、ＢＧ４を順次ハイレベルにして、上記と同様に蓄積列３ｂ及び３ｄに蓄積されている画素列１ａ及び１ｃの信号電荷をＣＣＤレジスタ５に転送し、浮遊拡散領域６まで順次転送して、信号出力として出力する。このようにして、４列全ての画素列１ａ〜１ｄの信号電荷を読み出すことにより、高解像度の読み出しを行なうことができる。
【００４０】
ところで、図６のリニアイメージセンサでは、所望する読み取り解像度に応じて、４列の画素列１ａ〜１ｄのうち一部の画素列の信号電荷のみを読み出すことができる。すなわち、低解像度時は、画素列１ａ及び１ｂの信号電荷のみを読み出せば良い。この際、他の画素列１ｂ及び１ｄの信号電荷をＣＣＤレジスタで転送すると、不要な信号電荷の転送に要する無駄な時間だけ読み出し時間が長くなる。そこで、本実施形態のリニアイメージセンサでは、読み出しが不要の画素列の信号電荷をＣＣＤレジスタで転送することなく、クリアゲート９ａ及び９ｂを介してドレイン１０ａ及び１０ｂに排出する。
【００４１】
以下、この場合の動作を図８のタイミング波形図を用いて説明する。まず、入射光に応じて４列の画素列１ａ〜１ｄのそれぞれで信号電荷が生成され、各画素に信号電荷が蓄積された後、図７で説明した場合と同様にシフトパルスＳＨ１〜ＳＨ３によりシフトゲート２ａ〜２ｆを制御して、画素列１ｂ及び１ｄの信号電荷を蓄積列３ｂ及び３ｄに蓄積し、かつ画素列１ａ及び１ｃの信号電荷を蓄積列３ａ及び３ｃに蓄積しておく。
【００４２】
次に、バリアゲート４ａ及び４ｂに供給されるバリアパルスＢＧ１及びＢＧ３がハイレベル、及びＣＣＤレジスタ５ａ及び５ｂの転送電極に供給される転送パルスＰ１及びＰ２がハイレベルになり、両バリアパルスＢＧ１及びＢＧ３が供給されるバリアゲートに隣接している蓄積列３ｂ及び３ｄに蓄積されている画素列１ｂ及び１ｄの信号電荷がＣＣＤレジスタ５ａ及び５ｂに並列的に転送される。続いて、クリアゲート９ａ及び９ｂをハイレベル（ＣＬＲ＝Ｈ）にしてからロウレベル（ＣＬＲ＝Ｌ）にすることにより、ＣＣＤレジスタ５ａ及び５ｂの信号電荷をクリアゲート９ａ及び９ｂを介してドレイン１０ａ及び１０ｂに排出する。次に、バリアゲート４ａ及び４ｂに供給されるバリアパルスＢＧ２及びＢＧ４がハイレベル、及びＣＣＤレジスタ５ａ及び５ｂの転送電極に供給される転送パルスＰ１及びＰ２がハイレベルになり、両バリアパルスＢＧ２及びＢＧ４が供給されるバリアゲートに隣接している蓄積列３ｂ及び３ｄに蓄積されている画素列１ｂ及び１ｄの信号電荷がＣＣＤレジスタ５ａ及び５ｂに並列的に転送される。続いて、クリアゲート９ａ及び９ｂをハイレベル（ＣＬＲ＝Ｈ）にしてからロウレベル（ＣＬＲ＝Ｌ）にすることにより、ＣＣＤレジスタ５ａ及び５ｂの信号電荷をクリアゲート９ａ及び９ｂを介してドレイン１０ａ及び１０ｂに排出する。このようにして、読み出しが不要の画素列１ｂ及び１ｄの信号電荷をＣＣＤレジスタ５ａ及び５ｂで転送することなく、クリアゲート９ａ及び９ｂを介してドレイン１０ａ及び１０ｂに排出できる。
【００４３】
この後は、先に説明した場合と同様に、シフトゲート２ｃ及び２ｆをハイレベル（ＳＨ３＝Ｈ）にすることにより、画素列１ａ及び１ｃの信号電荷が、シフトゲート２ｃ及び２ｆに転送、蓄積され、続いて、シフトゲート２ｃ及び２ｆをロウレベル（ＳＨ３＝Ｌ）にすることにより、画素列１ａ及び１ｃの信号電荷が、蓄積列３ｂ及び３ｄにそれぞれ転送され、蓄積された後、ＣＣＤレジスタ５ａ及び５ｂに転送され、かつＣＣＤレジスタ５ａ及び５ｂにより順次転送されて、信号出力部から信号として出力される。このようにして、解像度に応じた必要な画素列１ａ及び１ｃのみの信号電荷の読み出しを行なうことができる。
【００４４】
本実施形態のリニアイメージセンサでは、読み出しが不要な画素列の信号電荷をＣＣＤレジスタで転送することなく、クリアゲートを介してドレインに排出できるので、低解像度時の読み取り時間の短縮を図ることができる。
【００４５】
以上、実施形態を用いて本発明を説明したが、本発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することができる。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出し得る。例えば実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００４６】
【図１】第１の実施形態のリニアイメージセンサの構成を示す平面図。
【図２】図１中のＡ−Ｂ線に沿った基板表面上の断面構造を基板内のポテンシャル状態と共に示す図。
【図３】図１のリニアイメージセンサの動作の一例を示すタイミング波形図。
【図４】図１のリニアイメージセンサの動作の一例を示すタイミング波形図。
【図５】図１のリニアイメージセンサの動作の一例を示すタイミング波形図。
【図６】第２の実施形態のリニアイメージセンサの構成を示す平面図。
【図７】図６のリニアイメージセンサの動作の一例を示すタイミング波形図。
【図８】図６のリニアイメージセンサの動作の一例を示すタイミング波形図。
【符号の説明】
【００４７】
１、１ａ〜１ｄ…画素列、２、２ａ〜２ｆ…シフトゲート、３、３ａ〜３ｄ…蓄積列、４、４ａ、４ｂ…バリアゲート、５、５ａ、５ｂ…ＣＣＤレジスタ、６…浮遊拡散領域、７…リセットゲート、８…リセットドレイン、９、９ａ、９ｂ…クリアゲート、１０、１０ａ、１０ｂ…ドレイン。
【図１】
2010147598.tif 000003
【図２】
2010147598.tif 000004
【図３】
2010147598.tif 000005
【図４】
2010147598.tif 000006
【図５】
2010147598.tif 000007
【図６】
2010147598.tif 000008
【図７】
2010147598.tif 000009
【図８】
2010147598.tif 000010