(57)【要約】【課題】電荷消去特性及び電荷保持特性に優れた半導体装置を提供する。【解決手段】半導体領域１０１と、半導体領域の表面に形成されたトンネル絶縁膜１０２と、トンネル絶縁膜の表面に形成された電荷蓄積絶縁膜１０３と、電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜１０４と、ブロック絶縁膜の表面に形成された制御ゲート電極１０５と、を具備する半導体装置であって、トンネル絶縁膜は、半導体領域の表面に形成され、シリコン及び酸素を含有する第１の領域１０２ａと、第１の領域の表面に形成され、シリコン及び窒素を含有する第２の領域１０２ｂと、電荷蓄積絶縁膜の裏面に形成され、シリコン及び酸素を含有する第３の領域１０２ｄと、第２の領域と第３の領域との間に形成され、シリコン、窒素及び酸素を含有し、第２の領域の窒素濃度よりも低い窒素濃度を有し、第３の領域の酸素濃度よりも低い酸素濃度を有する第４の領域１０２ｃと、を含む。【選択図】      図１
2010147103.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域と、前記半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を具備する半導体装置であって、
前記トンネル絶縁膜は、前記半導体領域の表面に形成され、シリコン及び酸素を主成分として含有する第１の領域と、前記第１の領域の表面に形成され、シリコン及び窒素を主成分として含有する第２の領域と、前記電荷蓄積絶縁膜の裏面に形成され、シリコン及び酸素を主成分として含有する第３の領域と、前記第２の領域と前記第３の領域との間に形成され、シリコン、窒素及び酸素を含有し、前記第２の領域の窒素濃度よりも低い窒素濃度を有し、前記第３の領域の酸素濃度よりも低い酸素濃度を有する第４の領域と、を含むことを特徴とする半導体装置。
【請求項２】
前記第４の領域の窒素濃度は、前記第２の領域と前記第４の領域との境界から前記第３の領域と前記第４の領域との境界に向かって減少することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２の領域及び前記第４の領域の窒素濃度は、前記第１の領域と前記第２の領域との境界から前記第３の領域と前記第４の領域との境界に向かって減少することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第４の領域及び前記第３の領域の酸素濃度は、前記第２の領域と前記第４の領域との境界から前記電荷蓄積絶縁膜と前記第３の領域との境界に向かって増加することを特徴とする請求項１記載の半導体装置。
【請求項５】
半導体領域と、前記半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を具備し、
前記トンネル絶縁膜が、前記半導体領域の表面に形成され、シリコン及び酸素を主成分として含有する第１の領域と、前記第１の領域の表面に形成され、シリコン及び窒素を主成分として含有する第２の領域と、前記電荷蓄積絶縁膜の裏面に形成され、シリコン及び酸素を主成分として含有する第３の領域と、前記第２の領域と前記第３の領域との間に形成され、シリコン、窒素及び酸素を含有し、前記第２の領域の窒素濃度よりも低い窒素濃度を有し、前記第３の領域の酸素濃度よりも低い酸素濃度を有する第４の領域と、を含む半導体装置の製造方法であって、
前記第４の領域を形成する工程は、前記第２の領域を形成する工程と、第３の領域を形成する工程との間に第４の領域となる絶縁膜を堆積することで行われることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
現在、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体記憶装置が開発されている（例えば、特許文献１を参照）。この電荷トラップ型の不揮発性半導体記憶装置では、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。代表的な電荷トラップ型の不揮発性半導体記憶装置としては、ＭＯＮＯＳ型或いはＳＯＮＯＳ型の不揮発性半導体記憶装置が知られており、電荷蓄積絶縁膜の材料としては、シリコン窒化膜等が用いられる。
【０００３】
上述した電荷トラップ型の不揮発性半導体記憶装置では、電荷消去速度の増加を目的とした、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜からなる積層構造（ＯＮＯ構造）を有するトンネル絶縁膜が提案されている（例えば、特許文献２を参照）。しかし、電荷消去特性及び電荷保持特性が共に優れた不揮発性半導体記憶装置が必ずしも提案されているとは言えなかった。
【特許文献１】特開２００４−１５８８１０号公報
【特許文献２】特開２００６−２１６２１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、電荷消去特性及び電荷保持特性に優れた半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明の第一の視点にかかる半導体装置は、半導体領域と、前記半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を具備する半導体装置であって、前記トンネル絶縁膜は、前記半導体領域の表面に形成され、シリコン及び酸素を主成分として含有する第１の領域と、前記第１の領域の表面に形成され、シリコン及び窒素を主成分として含有する第２の領域と、前記電荷蓄積絶縁膜の裏面に形成され、シリコン及び酸素を主成分として含有する第３の領域と、前記第２の領域と前記第３の領域との間に形成され、シリコン、窒素及び酸素を含有し、前記第２の領域の窒素濃度よりも低い窒素濃度を有し、前記第３の領域の酸素濃度よりも低い酸素濃度を有する第４の領域と、を含むことを特徴とする。
【０００６】
本発明の第二の視点にかかる半導体装置の製造方法は、半導体領域と、前記半導体領域の表面に形成されたトンネル絶縁膜と、前記トンネル絶縁膜の表面に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜と、前記ブロック絶縁膜の表面に形成された制御ゲート電極と、を具備し、前記トンネル絶縁膜が、前記半導体領域の表面に形成され、シリコン及び酸素を主成分として含有する第１の領域と、前記第１の領域の表面に形成され、シリコン及び窒素を主成分として含有する第２の領域と、前記電荷蓄積絶縁膜の裏面に形成され、シリコン及び酸素を主成分として含有する第３の領域と、前記第２の領域と前記第３の領域との間に形成され、シリコン、窒素及び酸素を含有し、前記第２の領域の窒素濃度よりも低い窒素濃度を有し、前記第３の領域の酸素濃度よりも低い酸素濃度を有する第４の領域と、を含む半導体装置の製造方法であって、前記第４の領域を形成する工程は、前記第２の領域を形成する工程と、第３の領域を形成する工程との間に第４の領域となる絶縁膜を堆積することで行われることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、電荷消去特性及び電荷保持特性に優れた半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態に係る半導体装置（電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体記憶装置）について説明する。
【０００９】
（第１の実施形態）
図１〜図３を用いて、第１の実施形態に係る半導体装置の基本的な構成について概略的に説明する。
【００１０】
図１は、本発明の第１の実施形態に係る半導体装置の構成を模式的に示した断面図であり、主としてメモリセルトランジスタの構成を示した図である。図１（ａ）はチャネル長方向（ビット線方向）に沿った断面図であり、図１（ｂ）はチャネル幅方向（ワード線方向）に沿った断面図である。
【００１１】
図１（ａ）及び図１（ｂ）に示すように、半導体基板（シリコン基板）１０１の表面にはトンネル絶縁膜１０２が形成され、トンネル絶縁膜１０２の表面には電荷蓄積絶縁膜１０３が形成されている。電荷蓄積絶縁膜１０３の表面にはブロック絶縁膜１０４が形成され、ブロック絶縁膜１０４の表面には制御ゲート電極１０５が形成されている。そして、メモリセルトランジスタを覆うように層間絶縁膜１０６が形成されている。また、隣接するメモリセルトランジスタ間には素子分離絶縁膜１０７が形成されている。
【００１２】
また、トンネル絶縁膜１０２は、半導体基板１０１の表面に形成された酸化膜（第１の領域）１０２ａと、酸化膜１０２ａの表面に形成された窒化膜（第２の領域）１０２ｂと、窒化膜１０２ｂの表面に形成された酸窒化膜（第４の領域）１０２ｃと、酸窒化膜１０２ｃの表面に形成された酸化膜（第３の領域）１０２ｄと、を具備している。
【００１３】
酸化膜１０２ａ及び酸化膜１０２ｄは、シリコン及び酸素を主成分として含有する例えばシリコン酸化膜である。窒化膜１０２ｂは、シリコン及び窒素を主成分として含有する例えばシリコン窒化膜である。酸窒化膜１０２ｃは、シリコン、窒素及び酸素を主成分として含有する例えばシリコン酸窒化膜である。
【００１４】
図２は、窒化膜１０２ｂ及び酸窒化膜１０２ｃの深さ方向の窒素濃度分布を示している。図２（ａ）は、第１の実施形態のトンネル絶縁膜１０２の構成を概略的に示した断面図である。図２（ｂ）は、窒化膜１０２ｂ及び酸窒化膜１０２ｃにおける窒素濃度分布を示している。
【００１５】
図２に示すように、酸窒化膜１０２ｃの窒素濃度は、窒化膜１０２ｂと酸窒化膜１０２ｃとの境界から酸化膜１０２ｄと酸窒化膜１０２ｃとの境界に向かって減少している。酸素濃度は逆に、窒化膜１０２ｂと酸窒化膜１０２ｃとの境界から酸化膜１０２ｄと酸窒化膜１０２ｃとの境界に向かって増加している。また、（Ａ）の窒素濃度分布は窒素濃度が一定の割合で減少している場合の分布であり、（Ｂ）の分布は（Ａ）の分布の場合と比較して窒素が多く、酸素が少ない場合の分布である。また、（Ｃ）の分布は（Ａ）の分布の場合と比較して窒素が少なく、酸素が多い場合である。
【００１６】
図３は、メモリセルトランジスタの電荷消去動作時と電荷消去動作後について示したエネルギーバンド図である。図３（ａ）は比較例（トンネル絶縁膜がＯＮＯ構造）の電荷消去動作時のエネルギーバンド図であり、図３（ｂ）は、第１の実施形態のメモリセルトランジスタの電荷消去動作時のエネルギーバンド図であり、図３（ｃ）は、第１の実施形態のメモリセルトランジスタの電荷消去後（電荷保持時）のエネルギーバンド図である。
【００１７】
図３（ａ）に示すように、トンネル絶縁膜１０２が、酸化膜１０２ａ、窒化膜１０２ｂ及び酸化膜１０２ｅのＯＮＯ構造であった場合、窒化膜１０２ｂの価電子帯端よりも酸化膜１０２ｅの価電子帯端の方が正孔（ホール）に対するエネルギー障壁が高いため、電荷消去動作時（正孔注入時）には正孔に対する酸化膜１０２ｅの障壁によって電荷蓄積絶縁膜１０３への正孔の注入が妨げられる。そのため、窒化膜１０２ｂのポテンシャル井戸に正孔がトラップされる。
【００１８】
本実施形態のトンネル絶縁膜１０２では、窒化膜１０２ｂと酸化膜１０２ｄとの間に酸窒化膜１０２ｃが形成されている。このため、図３（ｂ）に示すように、正孔は障壁に遮られることなく電荷蓄積絶縁膜１０３に注入され、正孔がトンネル絶縁膜１０２内にトラップされることがなくなる。そのため、正孔トラップに起因する消去特性の飽和が抑制され、良好な消去特性を得ることができる。
【００１９】
また本実施形態では、図３（ｃ）に示すように、電荷保持時には酸窒化膜１０２ｃ及び酸化膜１０２ｄが正孔に対して障壁として機能するため、電荷保持特性の劣化を抑制することが可能である。
【００２０】
その結果、本実施形態では良好な電荷消去特性及び電荷保持特性を有するメモリセルトランジスタを得ることが可能である。
【００２１】
なお、図３（ｂ）及び図３（ｃ）に示すように、（Ｂ）（図２の（Ｂ）に対応）の場合、消去動作時に低電界側から正孔に対する障壁が小さくなることで、消去速度が向上する。また、（Ｃ）（図２の（Ｃ）に対応）の場合、電荷蓄積絶縁膜１０３に蓄積された正孔に対するトンネル絶縁膜１０２側のエネルギー障壁が高くなることで、消去時の電荷保持特性が向上する。
【００２２】
図１、図４〜図７を用いて、第１の実施形態に係る半導体装置の基本的な製造方法について概略的に説明する。
【００２３】
図４〜図７は、本発明の第１の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。図４（ａ）〜図７（ａ）はビット線方向に沿った断面図であり、図４（ｂ）〜図７（ｂ）はワード線方向に沿った断面図である。
【００２４】
まず、図４に示すように、所望の不純物をドーピングした半導体基板１０１の表面を７００℃の酸素雰囲気に晒すことで、酸化膜（第１の領域）１０２ａとして厚さ１．５ｎｍ程度のシリコン酸化膜を形成する。さらに、ＡＬＤ（Atomic Layer Deposition）法を用いて厚さ３．５ｎｍ程度のシリコン窒化膜を堆積する。その後、基板温度７００℃の酸素ラジカルを含む雰囲気で、シリコン窒化膜の少なくとも表面領域を酸化し、窒化膜（第２の領域）１０２ｂ及び酸窒化膜（第４の領域）１０２ｃとして、図２（ｂ）に示すような窒素濃度分布をもつシリコン窒化膜及びシリコン酸窒化膜を形成する。その後、ジクロロシランとオゾンガスを用いて、基板温度５５０℃でＡＬＤ法を用いて、酸化膜（第３の領域）１０２ｄとして厚さ０．５ｎｍ程度のシリコン酸化膜を堆積する。これにより、厚さ６ｎｍ程度の酸化膜１０２ａ、窒化膜１０２ｂ、酸窒化膜１０２ｃ及び酸化膜１０２ｄからなる積層構造のトンネル絶縁膜１０２が形成される。
【００２５】
続いて、ＣＶＤ（Chemical Vapor Deposition）法を用いて電荷蓄積絶縁膜１０３となる厚さ５ｎｍ程度のシリコン窒化膜を堆積し、さらに電荷蓄積絶縁膜１０３上にＣＶＤ法を用いて加工マスク材１０８を堆積する。
【００２６】
次に、図５に示すように、レジストマスク（図示せず）を用いたＲＩＥ（Reactive Ion Etching）法により、加工マスク材１０８、電荷蓄積絶縁膜１０３、トンネル絶縁膜１０２を順次エッチングし、さらに、露出した半導体基板を深さ１００ｎｍ程度エッチングして、素子分離溝１０７ａを形成する。
【００２７】
次に、図６に示すように、塗布法によって、シリコン酸化膜を形成し、ＣＭＰ（chemical mechanical polishing）法によって平坦化して素子分離絶縁膜１０７を形成する。その後、加工マスク材１０８を除去し、ＡＬＤ法によってブロック絶縁膜１０４となる厚さ１３ｎｍ程度のアルミナ膜を堆積する。次に、ＣＶＤ法によって制御ゲート電極１０５となる不純物をドーピングした多結晶シリコンを堆積し、加工マスク材１０９を堆積する。
【００２８】
次に、図７に示すように、レジストマスク（図示せず）を用いたＲＩＥ法により、加工マスク材１０９、制御ゲート電極膜１０５、ブロック絶縁膜１０４及び電荷蓄積絶縁膜１０３を順次エッチングして、幅および間隔が約２０ｎｍ程度の複数のゲート構造を形成する。このとき、トンネル絶縁膜１０２の表面が露出する。続いて、イオン注入法と熱アニールによりソース／ドレイン用の不純物拡散層（図示せず）を形成する。
【００２９】
次に、図１に示すように、加工マスク材１０９を除去し、塗布法を用いて層間絶縁膜１０６となるシリコン酸化膜を形成し、ＣＭＰ法によって平坦化する。その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。
【００３０】
上記第１の実施形態によれば、酸化膜１０２ａ上に形成したシリコン窒化膜を酸化することで、所望の窒素濃度分布を持った酸窒化膜１０２ｃを形成することができる。
【００３１】
その結果、本実施形態では良好な電荷消去特性及び電荷保持特性を有するメモリセルトランジスタを得ることが可能である。
【００３２】
次に、図８〜図１３を用いて、第１の実施形態の変形例に係る半導体装置の基本的な構成について概略的に説明する。なお、各図中の（Ａ）の窒素濃度分布は窒素濃度が一定の割合で減少している場合の分布であり、各図中の（Ｂ）の分布は（Ａ）の分布の場合と比較して窒素が多く、酸素が少ない場合の分布である。また、各図中の（Ｃ）の分布は（Ａ）の分布の場合と比較して窒素が少なく、酸素が多い場合である。
【００３３】
図９、図１１、図１３は、メモリセルトランジスタの電荷消去動作時と電荷消去動作後（電荷保持時）について示したエネルギーバンド図である。
【００３４】
（変形例１）
図８（ａ）は、トンネル絶縁膜１０２の構成を概略的に示した断面図である。図８（ｂ）は、酸窒化膜１０２ｆにおける窒素濃度分布を示している。
【００３５】
図８（ａ）に示すように、本変形例では、上述した実施形態と同様に酸化膜１０２ａ（第１の領域）及び酸化膜１０２ｄ（第３の領域）を有しており、上述した実施形態で窒化膜１０２ｂ及び酸窒化膜１０２ｃであった領域を酸窒化膜（シリコン酸窒化膜）１０２ｆとしている。その他の基本的な構成は上述した実施形態と同様である。
【００３６】
図８（ｂ）に示すように、酸窒化膜１０２ｆの窒素濃度は、酸化膜１０２ａと酸窒化膜１０２ｆとの境界から酸化膜１０２ｄと酸窒化膜１０２ｆとの境界に向かって減少している。酸素濃度は逆に、酸化膜１０２ａと酸窒化膜１０２ｆとの境界から酸化膜１０２ｄと酸窒化膜１０２ｆとの境界に向かって増加している。なお、酸窒化膜１０２ｆが形成された領域は、仮想的に２つの領域からなり、窒素濃度が一定値以上（あるいは酸素濃度が一定値以下）の領域が第２の領域１０２ｆ１に対応し、窒素濃度が一定値よりも低い（あるいは酸素濃度が一定値よりも高い）領域が第４の領域１０２ｆ２に対応する。
【００３７】
図９（ａ）は、本変形例のメモリセルトランジスタの電荷消去動作時のエネルギーバンド図であり、図９（ｂ）は、本変形例のメモリセルトランジスタの電荷消去後（電荷保持時）のエネルギーバンド図である。
【００３８】
図９（ａ）に示すように、電荷消去動作時には、上述した実施形態と同様に、図３（ａ）に示すような障壁がなくなるため、正孔がポテンシャル井戸にトラップされることなく電荷蓄積絶縁膜１０３に注入される。これにより、第１の実施形態と同様、正孔トラップに起因する消去特性の飽和が抑制され、良好な消去特性を得ることができる。
【００３９】
また、図９（ｂ）に示すように電荷保持時には、酸窒化膜１０２ｆ及び酸化膜１０２ｄが正孔に対して障壁として機能するため、電荷保持特性の劣化を抑制することが可能である。
【００４０】
（変形例２）
図１０（ａ）は、トンネル絶縁膜１０２の構成を概略的に示した断面図である。図１０（ｂ）は、窒化膜１０２ｂ及び酸窒化膜１０２ｇにおける窒素濃度分布を示している。
【００４１】
図１０（ａ）に示すように、本変形例では、上述した実施形態と同様に酸化膜１０２ａ（第１の領域）及び窒化膜１０２ｂ（第２の領域）を有しており、上述した実施形態で酸窒化膜１０２ｃ及び酸化膜１０２ｄであった領域を酸窒化膜（シリコン酸窒化膜）１０２ｇとしている。その他の基本的な構成は上述した実施形態と同様である。
【００４２】
図１０（ｂ）に示すように、酸窒化膜１０２ｇの窒素濃度は、窒化膜１０２ｂと酸窒化膜１０２ｇとの境界から電荷蓄積絶縁膜１０３と酸窒化膜１０２ｇとの境界に向かって減少している。酸素濃度は逆に、窒化膜１０２ｂと酸窒化膜１０２ｇとの境界から電荷蓄積絶縁膜１０３と酸窒化膜１０２ｇとの境界に向かって増加している。なお、酸窒化膜１０２ｇが形成された領域は仮想的に２つの領域からなり、酸素濃度が一定値以上（あるいは窒素濃度が一定値以下）の領域が第３の領域１０２ｇ１に対応し、酸素濃度が一定値よりも低い（あるいは窒素濃度が一定値よりも高い）領域が第４の領域１０２ｇ２に対応する。
【００４３】
図１１（ａ）は、本変形例のメモリセルトランジスタの電荷消去動作時のエネルギーバンド図であり、図１１（ｂ）は、本変形例のメモリセルトランジスタの電荷消去後（電荷保持時）のエネルギーバンド図である。
【００４４】
図１１（ａ）に示すように、電荷消去動作時には、上述した実施形態と同様に、図３（ａ）に示すような障壁がなくなるため、正孔がポテンシャル井戸にトラップされることなく電荷蓄積絶縁膜１０３に注入される。これにより、第１の実施形態と同様、正孔トラップに起因する消去特性の飽和が抑制され、良好な消去特性を得ることができる。
【００４５】
また、図１１（ｂ）に示すように電荷保持時には、酸窒化膜１０２ｇが正孔に対して障壁として機能するため、電荷保持特性の劣化を抑制することが可能である。
【００４６】
（変形例３）
図１２（ａ）は、トンネル絶縁膜１０２の構成を概略的に示した断面図である。図１２（ｂ）は、酸窒化膜１０２ｈにおける窒素濃度分布を示している。
【００４７】
図１２（ａ）に示すように、本変形例では、上述した実施形態と同様に酸化膜１０２ａを有しており、上述した実施形態で窒化膜１０２ｂ、酸窒化膜１０２ｃ及び酸化膜１０２ｄであった領域を酸窒化膜（シリコン酸窒化膜）１０２ｈとしている。その他の基本的な構成は上述した実施形態と同様である。
【００４８】
図１２（ｂ）に示すように、酸窒化膜１０２ｈの窒素濃度は、酸化膜１０２ａと酸窒化膜１０２ｈとの境界から電荷蓄積絶縁膜１０３と酸窒化膜１０２ｈとの境界に向かって減少している。酸素濃度は逆に、酸化膜１０２ａと酸窒化膜１０２ｈとの境界から電荷蓄積絶縁膜１０３と酸窒化膜１０２ｈとの境界に向かって増加している。なお、酸窒化膜１０２ｈが形成された領域は仮想的に３つの領域からなり、窒素濃度が一定値以上（あるいは酸素濃度が一定値以下）の領域が第２の領域１０２ｈ１に対応し、酸素濃度が一定値よりも高い（あるいは、窒素濃度が一定値よりも低い）領域が第３の領域１０２ｈ２に対応し、第２の領域１０２ｈ１と第３の領域１０２ｈ２との間の領域が第４の領域１０２ｈ３に対応する。
【００４９】
図１３（ａ）は、本変形例のメモリセルトランジスタの電荷消去動作時のエネルギーバンド図であり、図１３（ｂ）は、本変形例のメモリセルトランジスタの電荷消去後（電荷保持時）のエネルギーバンド図である。
【００５０】
図１３（ａ）に示すように、電荷消去動作時には、上述した実施形態と同様に、図３（ａ）に示すような障壁がなくなるため、正孔がポテンシャル井戸にトラップされることなく電荷蓄積絶縁膜１０３に注入される。これにより、第１の実施形態と同様、正孔トラップに起因する消去特性の飽和が抑制され、良好な消去特性を得ることができる。
【００５１】
また、図１３（ｂ）に示すように電荷保持時には、酸窒化膜１０２ｈが正孔に対して障壁として機能するため、電荷保持特性の劣化を抑制することが可能である。
【００５２】
なお、上述した各変形例では、酸化膜１０２ａ上に形成されたシリコン窒化膜を酸化量を制御して酸化することで、図８（ｂ）、図１０（ｂ）及び図１２（ｂ）に示すような窒素濃度分布を有するシリコン酸窒化膜を形成するこが可能である。
【００５３】
また、酸化膜１０２ａ上に形成されたシリコン窒化膜の酸化時における酸化温度を低温から高温（７００度以上）へと制御することで、図２、図８、図１０及び図１２中の（Ｂ）、（Ａ）または（Ｃ）に示す窒素濃度分布を有するシリコン酸窒化膜を形成することができる。
【００５４】
また、上述した実施形態では、窒化膜を酸化することで、所望の窒素濃度分布を有する酸窒化膜を形成した。しかし、ＡＬＤ法を用いた製造方法でも所望の窒素濃度分布を有する酸窒化膜を形成することが可能である。以下に、形成方法の一例を説明する。
【００５５】
まず、Ｓｉソースガス（例えばＳｉＨ２Ｃｌ２）を用い、１原子層分のシリコンを形成する。次に、活性酸素（例えばＯ２ラジカル、Ｏラジカル、Ｏ３等）を流量ｘで供給し、シリコン層を酸化する。続いて、窒化系ガス（例えばＮＨラジカル、ＮＨ３等）を流量ｙで供給し、シリコン酸化膜を窒化する。これにより、シリコン酸窒化膜が形成される。そして、該酸窒化膜上に１原子層分のシリコン層を形成し、流量ｘ及び流量ｙを適宜変更することで、窒素濃度及び酸素濃度が変化した酸窒化膜が形成される。このようにして、所望の膜厚になるまで濃度に変化を与えた酸窒化膜を堆積することで、所望の窒素濃度分布及び酸素濃度分布を有する酸窒化膜を形成することが可能である。
【００５６】
なお、上述した実施形態では、ＣＶＤ法を用いて窒化膜１０２ｂを形成しているが、厚めに形成した酸化膜１０２ａを直接アンモニアガス雰囲気で熱窒化することにより、窒化膜１０２ｂを形成してもよい。この場合には、窒化膜１０２ｂ中に水素が含有されるため、正孔のトラップ密度が減少する。そのため消去飽和現象をさらに抑制できる。さらには、水素原子を含んだ窒素系ガス、例えばＮＨ３ガスを用いたプラズマにより、厚めに形成した酸化膜１０２ａを直接窒化することによって、窒化膜１０２ｂを形成しても良い。なお、希ガスと窒化系ガスの混合ガスを用いたプラズマによって酸化膜１０２ａを窒化することで、窒化膜１０２ｂを形成してもよい。プラズマを用いた場合には、低温での窒化が可能となり、酸化膜１０２ａへの窒素の拡散が抑制され、低電界リーク電流の増加を抑制することができる。
【００５７】
（第２の実施形態）
第２の実施形態は、３次元積層技術ＢｉＣＳ（Bit Cost Scalable）を用いた３次元構造を有する不揮発性半導体記憶装置である。
【００５８】
図１４及び図１５を用いて、本発明の第２の実施形態に係る半導体装置の基本的な構成について概略的に説明する。
【００５９】
図１４は、本発明の第２の実施形態に係るメモリセルトランジスタの構成を示した図である。図１４（ａ）は、チャネル長方向に沿った断面図であり、図１４（ｂ）は、斜視図である。
【００６０】
図１４に示すように、円柱状の半導体領域（シリコン領域）２０１の表面、すなわち周囲にはトンネル絶縁膜２０２が形成されている。トンネル絶縁膜２０２の表面には電荷蓄積絶縁膜２０３が形成され、電荷蓄積絶縁膜２０３の表面にはブロック絶縁膜２０４が形成されている。ブロック絶縁膜２０４の表面には制御ゲート電極２０５が形成され、ブロック絶縁膜２０４及び制御ゲート電極２０５は層間絶縁膜２０６に覆われている。
【００６１】
また、トンネル絶縁膜２０２は、半導体領域２０１の表面に形成された酸化膜（第１の領域）２０２ａと、酸化膜２０２ａの表面に形成された窒化膜（第２の領域）２０２ｂと、窒化膜２０２ｂの表面に形成された酸窒化膜（第４の領域）２０２ｃと、酸窒化膜２０２ｃの表面に形成された酸化膜（第３の領域）２０２ｄと、を具備している。
【００６２】
酸化膜２０２ａ及び酸化膜２０２ｄは、シリコン及び酸素を主成分として含有する例えばシリコン酸化膜である。窒化膜２０２ｂは、シリコン及び窒素を主成分として含有する例えばシリコン窒化膜である。酸窒化膜２０２ｃは、シリコン、窒素及び酸素を主成分として含有する例えばシリコン酸窒化膜である。
【００６３】
なお、メモリセルトランジスタの幅および隣接メモリセルトランジスタの間隔は、ともに５０ｎｍ程度である。
【００６４】
図１５は、本発明の第２の実施形態に係るメモリセルトランジスタが縦方向（チャネル長線方向）に連続して設けられている構造を示している。図１５（ａ）は、チャネル長方向に沿った断面図であり、図１５（ｂ）は、チャネル長方向に垂直な方向に沿った断面図である。
【００６５】
図１５に示すように、図１４で説明したメモリセルトランジスタが、半導体基板２００上に連続して積層されている。
【００６６】
また、図１５では、メモリセルトランジスタを２層形成している場合を示しているが、必要に応じて何層積層しても構わない。
【００６７】
上述した第１の実施形態と同様に、本実施形態のトンネル絶縁膜２０２では、窒化膜２０２ｂと酸化膜２０２ｄとの間に酸窒化膜２０２ｃが形成されている。このため、第１の実施形態と同様に、正孔は障壁に遮られることなく電荷蓄積絶縁膜２０３に注入され、正孔がトンネル絶縁膜２０２内にトラップされることがなくなる。そのため、正孔トラップに起因する、消去特性の飽和が抑制され、良好な消去特性を得ることができる。
【００６８】
また本実施形態では、第１の実施形態と同様に、電荷保持時には酸窒化膜２０２ｃ及び酸化膜２０２ｄが正孔に対して障壁として機能するため、電荷保持特性の劣化を抑制することが可能である。
【００６９】
その結果、本実施形態では第１の実施形態と同様に、良好な電荷消去特性及び電荷保持特性を有するメモリセルトランジスタを得ることが可能である。
【００７０】
図１５〜図１８を用いて、第２の実施形態に係る半導体装置の基本的な製造方法について概略的に説明する。
【００７１】
図１５〜図１８は、本発明の第２の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。図１５（ａ）〜図１８（ａ）はチャネル長方向に沿った断面図であり、図１５（ｂ）〜図１８（ｂ）はチャネル長方向に垂直な方向に沿った断面図である。
【００７２】
まず、図１６に示すように、半導体基板２００の表面に、ＣＶＤ法を用いて層間絶縁膜２０６となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極２０５となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。なお、この制御ゲート電極２０５としては、例えば窒化タンタル等の金属材料を用いても良い。
【００７３】
次に、図１７に示すように、レジストマスク（図示せず）を用いたＲＩＥ法により、層間絶縁膜２０６と、制御ゲート電極２０５とを選択的にエッチング除去して、半導体基板２００を露出させる。これにより、層間絶縁膜２０６及び制御ゲート電極２０５の積層構造に、直径６０ｎｍ程度の円筒状の溝２０７が形成される。その後、溝２０７の内壁にＣＶＤ法を用いて、ブロック絶縁膜２０４となる厚さ１０ｎｍ程度のアルミニウムと酸素を主成分として含有する例えばアルミナ膜を堆積する。また、このブロック絶縁膜２０４は、シリコン及び酸素を主成分として含有する例えばシリコン酸化膜でも良い。
【００７４】
次に、図１８に示すように、ＡＬＤ法を用いて電荷蓄積絶縁膜２０３となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。続いて、厚さ４ｎｍ程度のシリコン酸化膜を成膜し、ＮＨ３ガスを用いたプラズマにより、該シリコン酸化膜の表面を１．５ｎｍ程度窒化し、窒素濃度に分布をもつシリコン酸窒化膜を形成する。これにより、酸化膜２０２ｄ及び酸窒化膜２０２ｃが形成される。その後、ＡＬＤ法を用いて窒化膜２０２ｂとなる厚さ２ｎｍ程度のシリコン窒化膜形成し、ＡＬＤ法を用いて酸化膜２０２ａとなる厚さ１．５ｎｍ程度のシリコン酸化膜を形成する。これにより、酸化膜２０２ａ、窒化膜２０２ｂ、酸窒化膜２０２ｃ及び酸化膜２０２ｄからなる積層構造のトンネル絶縁膜２０２が形成される。
【００７５】
次に、図１５に示すように、レジストマスク（図示せず）を用いたＲＩＥ法により、溝２０７の底面部に形成されたブロック絶縁膜２０４、電荷蓄積絶縁膜２０３、トンネル絶縁膜２０２及び半導体基板２００の表面を選択的にエッチング除去する。その後、ＣＶＤ法を用いて、チャネル領域となる不純物をドーピングしたシリコン膜を堆積し、６００℃程度の窒素雰囲気で熱処理を行うことで半導体領域２０１を形成する。その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。
【００７６】
上記第２の実施形態によれば、ブロック絶縁膜２０４の表面に形成したシリコン酸化膜を窒化することで、所望の窒素濃度分布を持った酸窒化膜２０２ｃを形成することができる。
【００７７】
その結果、本実施形態では第１の実施形態と同様に、良好な電荷消去特性及び電荷保持特性を有するメモリセルトランジスタを得ることが可能である。
【００７８】
なお、上述した第２の実施形態では、トンネル絶縁膜２０２が、酸化膜２０２ａ、窒化膜２０２ｂ、酸窒化膜２０２ｃ及び酸化膜２０２ｄからなる積層構造であった。しかし、第１の実施形態の各変形例と同様に、第２の実施形態においても同様の変形例を適用させることが可能である。
【００７９】
なお、上述した実施形態では、酸化膜を窒化することで、所望の窒素濃度分布を有する酸窒化膜を形成した。しかし、ＡＬＤ法を用いた製造方法でも所望の窒素濃度分布を有する酸窒化膜を形成することが可能である。以下に、形成方法の一例を説明する。
【００８０】
まず、Ｓｉソースガス（例えばＳｉＨ２Ｃｌ２）を用い、１原子層分のシリコンを形成する。次に、活性酸素（例えばＯ２ラジカル、Ｏラジカル、Ｏ３等）を流量ｘで供給し、シリコン層を酸化する。続いて、窒化系ガス（例えばＮＨラジカル、ＮＨ３等）を流量ｙで供給し、シリコン酸化膜を窒化する。これにより、シリコン酸窒化膜が形成される。そして、該酸窒化膜上に１原子層分のシリコン層を形成し、流量ｘ及び流量ｙを適宜変更することで、窒素濃度及び酸素濃度が変化した酸窒化膜が形成される。このようにして、所望の膜厚になるまで濃度に変化を与えた酸窒化膜を堆積することで、所望の窒素濃度分布及び酸素濃度分布を有する酸窒化膜を形成することが可能である。
【００８１】
上述した第２の実施形態では、ブロック絶縁膜２０４の表面に形成した酸化膜をプラズマを用いて窒化することで、酸窒化膜２０２ｃを形成しているが、ＡＬＤ法を用いて窒化膜２０２ｂを形成する際に、同時に酸窒化膜２０２ｃを形成しても良い。形成方法の例としては、窒化膜２０２ｂを形成する前に、例えばＮＨ３等の窒化系のガスを用いた、プラズマ窒化、または７００度の熱による熱窒化等がある。この場合、酸窒化膜２０２ｃ及び窒化膜２０２ｂを大気に触れることなく連続して形成することができるため、酸窒化膜２０２ｃ及び窒化膜２０２ｂの間にシリコン酸化膜が形成されることがなくなり、正孔のエネルギー障壁が高くなることが防止される。そのため、消去飽和現象をさらに抑制することができる。
【００８２】
なお、実際の不揮発性半導体記憶装置では、複数のメモリセルトランジスタがワード線方向及びビット線方向に配列されている。代表的には、上述した不揮発性半導体記憶装置として、直列接続された複数のメモリセルトランジスタをセレクトトランジスタ間に設けた構成を有するＮＡＮＤ型不揮発性メモリがあげられる。
【００８３】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図２】本発明の第１の実施形態に係るトンネル絶縁膜の窒素濃度分布を示した図である。
【図３】本発明の第１の実施形態に係るトンネル絶縁膜のエネルギーバンド図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図８】本発明の第１の実施形態の変形例１に係るトンネル絶縁膜の窒素濃度分布を示した図である。
【図９】本発明の第１の実施形態の変形例１に係るトンネル絶縁膜のエネルギーバンド図である。
【図１０】本発明の第１の実施形態の変形例２に係るトンネル絶縁膜の窒素濃度分布を示した図である。
【図１１】本発明の第１の実施形態の変形例２に係るトンネル絶縁膜のエネルギーバンド図である。
【図１２】本発明の第１の実施形態の変形例３に係るトンネル絶縁膜の窒素濃度分布を示した図である。
【図１３】本発明の第１の実施形態の変形例３に係るトンネル絶縁膜のエネルギーバンド図である。
【図１４】本発明の第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図１５】本発明の第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。
【図１６】本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図１７】本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図１８】本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【符号の説明】
【００８５】
１０１…半導体基板
１０２…トンネル絶縁膜
１０２ａ…シリコン酸化膜
１０２ｂ…シリコン窒化膜
１０２ｃ…シリコン酸窒化膜
１０２ｄ…シリコン酸化膜
１０３…電荷蓄積絶縁膜
１０４…ブロック絶縁膜
１０５…制御ゲート電極
１０６…層間絶縁膜
１０７…素子分離絶縁膜
２００…半導体基板
２０１…半導体領域
２０２…トンネル絶縁膜
２０２ａ…シリコン酸化膜
２０２ｂ…シリコン窒化膜
２０２ｃ…シリコン酸窒化膜
２０２ｄ…シリコン酸化膜
２０３…電荷蓄積絶縁膜
２０４…ブロック絶縁膜
２０５…制御ゲート電極
２０６…層間絶縁膜
【図１】
2010147103.tif 000003
【図２】
2010147103.tif 000004
【図３】
2010147103.tif 000005
【図４】
2010147103.tif 000006
【図５】
2010147103.tif 000007
【図６】
2010147103.tif 000008
【図７】
2010147103.tif 000009
【図８】
2010147103.tif 000010
【図９】
2010147103.tif 000011
【図１０】
2010147103.tif 000012
【図１１】
2010147103.tif 000013
【図１２】
2010147103.tif 000014
【図１３】
2010147103.tif 000015
【図１４】
2010147103.tif 000016
【図１５】
2010147103.tif 000017
【図１６】
2010147103.tif 000018
【図１７】
2010147103.tif 000019
【図１８】
2010147103.tif 000020