(57)【要約】【課題】ビアスタブによる反射の影響を低減するプリント配線板、プリント配線板設計方法、プリント配線板設計プログラムを提供する。【解決手段】複数の絶縁層と導体層とが多層状に設けられたプリント配線板であって、複数の絶縁層のうちの第１絶縁層の誘電正接よりも大きい誘電正接を有する第２絶縁層と、複数の導体層のいずれかの引出し線に接続される第１ビアと、を有し、第１ビアにより形成されるスタブが第２絶縁層を貫通して設けられている。【選択図】図３
2010182982.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層と導体層とが多層状に設けられたプリント配線板であって、
前記複数の絶縁層のうちの第１絶縁層の誘電正接よりも大きい誘電正接を有する第２絶縁層と、
前記複数の導体層のいずれかの引出し線に接続される第１ビアと、
を備え、
前記第１ビアにより形成されるスタブが前記第２絶縁層を貫通して設けられている、
プリント配線板。
【請求項２】
更に、
スタブを形成しない部分が、前記第２絶縁層を貫通する第２ビア
を備え、
前記第２ビアにおけるスタブを形成しない部分と前記第２ビアに接続されない導体層との距離は、前記第１ビアにおけるスタブと前記第１ビアに接続されない導体層との距離より大きい、
請求項１に記載のプリント配線板。
【請求項３】
前記第２絶縁層は、前記導体層毎の配線長に基づく評価値が所定条件を満たす導体層より、前記第１ビアのスタブ側に設けられている、
請求項１または請求項２に記載のプリント配線板。
【請求項４】
前記所定条件は、前記評価値が最大となることである、
請求項１乃至請求項３のいずれかに記載のプリント配線板。
【請求項５】
複数の絶縁層と導体層とが多層状に設けられたプリント配線板の設計を行うプリント配線板設計方法であって、
前記複数の絶縁層のうちの第１絶縁層の誘電正接よりも大きい誘電正接を有する第２絶縁層と、前記複数の導体層のいずれかの引出し線に接続されるビアとを有するプリント配線板の設計データを記憶部から取得し、
前記ビアにおける前記第２絶縁層を貫通する部分が、前記ビアにより形成されるスタブであるか否かの判定を行い、
前記ビアにおける前記第２絶縁層を貫通する部分と前記ビアに接続されない導体層との距離を決定する、
ことを行うプリント配線板設計方法。
【請求項６】
前記複数の絶縁層のうちその誘電正接が小さい第１絶縁層と、前記複数の導体層のいずれかの引出し線に接続されるビアとを有するプリント配線板の設計データを記憶部から取得し、
前記導体層毎の配線長に基づく評価値が所定条件を満たす導体層より、前記第１ビアのスタブ側に、前記第２絶縁層を配置するように、前記設計データを変更して前記記憶部へ格納する、
請求項５に記載のプリント配線板設計方法。
【請求項７】
複数の絶縁層と導体層とが多層状に設けられたプリント配線板の設計をコンピュータに実行させるプリント配線板設計プログラムであって、
前記複数の絶縁層のうちの第１絶縁層の誘電正接よりも大きい誘電正接を有する第２絶縁層と、前記複数の導体層のいずれかの引出し線に接続されるビアとを有するプリント配線板の設計データを記憶部から取得し、
前記ビアにおける前記第２絶縁層を貫通する部分が、前記ビアにより形成されるスタブであるか否かの判定を行い、
前記ビアにおける前記第２絶縁層を貫通する部分と前記ビアに接続されない導体層との距離を決定する、
ことをコンピュータに実行させる配線板設計プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層の基板を有するプリント配線板、プリント配線板設計方法、プリント配線板設計プログラムに関するものである。
【背景技術】
【０００２】
近年、電子機器に求められる情報処理量は増加の一途をたどっており、電子機器内の信号速度は、益々速くなっている。それに伴い、プリント配線板の層数および板厚も増加する傾向にある。そのため、スルーホールにおけるビアスタブが長くなり、この部分における高周波（例えば数ＧＨｚ）成分の共振による信号品質の劣化が問題となっている。ここで、ビアスタブは、ビア（via）におけるスタブ部分（開放配線の部分）である。そこで、ドリルでスルーホールのビアスタブを切削除去する技術（バックドリル）が提供されている。
【０００３】
なお、従来技術として、スルーホールのビアスタブを削減した多層プリント配線板や、表面をフラットに形成することができる多層配線板がある（例えば、特許文献１、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３８２２１２３号公報
【特許文献２】特開平８−９７５６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述のバックドリルを用いた場合、切削する製造プロセスが追加で必要になるため、コストが増大する。また、バックドリルによりスルーホールの多くの部分の壁面が切削されて剥き出しになるため、吸湿によりプリント配線板の特性が劣化する可能性がある。
【０００６】
本発明は上述した問題点を解決するためになされたものであり、ビアスタブによる反射の影響を低減するプリント配線板、プリント配線板設計方法、プリント配線板設計プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本発明の一態様は、複数の絶縁層と導体層とが多層状に設けられたプリント配線板であって、複数の絶縁層のうちの第１絶縁層の誘電正接よりも大きい誘電正接を有する第２絶縁層と、複数の導体層のいずれかの引出し線に接続される第１ビアと、を有し、第１ビアにより形成されるスタブが第２絶縁層を貫通して設けられている。
【０００８】
また、本発明の一態様は、複数の絶縁層と導体層とが多層状に設けられたプリント配線板の設計を行うプリント配線板設計方法であって、複数の絶縁層のうちの第１絶縁層の誘電正接よりも大きい誘電正接を有する第２絶縁層と、複数の導体層のいずれかの引出し線に接続されるビアとを有するプリント配線板の設計データを記憶部から取得し、ビアにおける第２絶縁層を貫通する部分が、ビアにより形成されるスタブであるか否かの判定を行い、ビアにおける第２絶縁層を貫通する部分とビアに接続されない導体層との距離を決定することを行う。
【０００９】
また、本発明の一態様は、複数の絶縁層と導体層とが多層状に設けられたプリント配線板の設計をコンピュータに実行させるプリント配線板設計プログラムであって、複数の絶縁層のうちの第１絶縁層の誘電正接よりも大きい誘電正接を有する第２絶縁層と、複数の導体層のいずれかの引出し線に接続されるビアとを有するプリント配線板の設計データを記憶部から取得し、ビアにおける第２絶縁層を貫通する部分が、ビアにより形成されるスタブであるか否かの判定を行い、ビアにおける第２絶縁層を貫通する部分とビアに接続されない導体層との距離を決定することをコンピュータに実行させる。
【発明の効果】
【００１０】
開示のプリント配線板、プリント配線板設計方法、プリント配線板設計プログラムによれば、ビアスタブによる反射の影響を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】プリント配線板の構成の一例を示す断面図である。
【図２】比較例のバックドリルの一例を示す断面図である。
【図３】ビアスタブが高損失部を貫通するビアの構成の一例を示す断面図である。
【図４】接続経路部が高損失部を貫通するビアの構成の一例を示す断面図である。
【図５】ビアクリアランスの一例を示す平面図である。
【図６】プリント配線板の層構成の一例を示す断面図である。
【図７】ビアクリアランス径の制御の一例を示す図である。
【図８】本発明を適用しない場合のプリント配線板製造方法の一例を示すフローチャートである。
【図９】プリント配線板製造方法の第１の例を示すフローチャートである。
【図１０】ビアスタブにおける共振抑制の効果の一例を示すグラフである。
【図１１】ビアスタブにおける共振抑制の効果の一例を示す表である。
【図１２】ビアクリアランス径制御の効果の一例を示すグラフである。
【図１３】ビアクリアランス径制御の効果の一例を示す表である。
【図１４】プリント配線板製造方法の第２の例を示すフローチャートである。
【図１５】高損失部配置処理の一例を示すフローチャートである。
【図１６】高損失部配置処理より配置された高損失部の位置の一例を示す断面図である。
【図１７】複数の高損失部が配置されたプリント配線板の一例を示す断面図である。
【図１８】本発明が適用されるコンピュータシステムの一例を示す図である。
【発明を実施するための形態】
【００１２】
図１は、プリント配線板の構成の一例を示す断面図である。この図に示されるプリント配線板は、基板２にスルーホールを有する多層基板である。プリント配線板は、導体として、ビアをスルーホール表面に有し、基板２内部でビア３ａと接続された引出し線４を層間に有する。プリント配線板の上面に、部品の端子１が実装される。ビア３ａのうち、引出し線４と端子１の間は、接続経路部７ｂであり、引出し線４と端子１の実装面の裏面との間は、一方の端が電気的に接続されていない（開放されている）ビアスタブ７ａである。ビアスタブ７ａの開放端（ビア３ａの下端）において信号の反射が発生する。
（比較例）
ここでは、本発明の実施の形態の比較例として、ビアスタブ７ａを切削除去する技術であるバックドリルについて説明する。
【００１３】
図２は、比較例のバックドリルの一例を示す断面図である。この図において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。この図において、左側は、バックドリル前の断面図であり、右側は、バックドリル後の断面図である。バックドリルにより、ビアスタブ７ａは切削除去される。
【００１４】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００１５】
（実施の形態１）
本実施の形態のプリント配線板について以下に説明する。
【００１６】
本実施の形態のプリント配線板は、多層基板を有する。通常損失部（第１絶縁層）と高損失部（第２絶縁層）とがこの基板を形成する。基板のうち、通常損失部は、通常の基板の絶縁材料が用いられた部分である。高損失部は、誘電正接が通常損失部より大きい絶縁材料が用いられた部分である。誘電正接の大きい絶縁材料を使用したプリント配線板は、高周波における損失が大きい。高損失部の材料は、例えば、通常損失部の材料に炭素繊維をフィラーとして混ぜたものである。
【００１７】
図３は、ビアスタブが高損失部を貫通するビアの構成の一例を示す断面図である。この図において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。スルーホールにビア３ａ（第１ビア）が設けられる。このビアの中間部分には、中間の信号層を通る引出し線４が接続される。このビアのうち、引出し線４より上の部分は、他方の端が部品の端子１に接続される接続経路部７ｂであり、引出し線４より下の部分は、ビアスタブ７ａである。
【００１８】
この例のように、ビアスタブ７ａが長い場合、ビアスタブ７ａにおける反射が大きい。ビアスタブ７ａにおける反射が大きい場合、そのビアスタブ７ａが貫通する基板の一部に高損失部２ｂを設けることによって、ビアスタブ７ａの充放電時における高周波成分の損失が大きくなる。高損失部２ｂにより、ビアスタブ７ａの開放端に向かう高周波成分、開放端から反射して戻ってくる高周波成分が減衰するため、反射を抑制することができる。
【００１９】
一方、ビアスタブに比べて接続経路部が長く、接続経路部が高損失部を貫通するビアが存在する場合がある。図４は、接続経路部が高損失部を貫通するビアの構成の一例を示す断面図である。この図において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。この例のように、ビア３ｂ（第２ビア）において、ビアスタブ７ｄが短い場合、ビアスタブ７ｄにおける反射が小さい。この例のように、接続経路部７ｃが高損失部２ｂを通る場合、不必要に高周波成分の損失を増加させてしまい、信号品質を劣化させる原因となる。
【００２０】
このような信号品質の劣化を回避するための手段として、本実施の形態のプリント配線板の設計ではビアクリアランス径を制御する。
【００２１】
ビアクリアランス（あるいは逃げ）は、ビアに垂直な方向における、ビアから他の導体（ベタ層等）までの最短距離である。ビアクリアランス径は、ビアに垂直な方向における、ビアの軸から他の導体（ベタ層６等）までの最短距離である。ベタ層は、グランド等のための広域の導体パターン（ベタパターン）を有する層である。信号層は、ベタ層に比べて細い導体パターンであって信号のための導体パターン（信号線パターン）を有する層である。
【００２２】
図５は、ビアクリアランスの一例を示す平面図である。この図は、ビア３ａ，３ｂをプリント配線板表面上から見た平面図である。ビアクリアランス径を変化させることで見かけ上のビアスタブ７ａの容量（静電容量）成分が変わる。つまり、高損失部２ｂを通るビアスタブ７ａにおいては、ビアクリアランス径を小さくし、ビアスタブ７ａの容量成分を大きくする。容量成分が大きい部分は充放電のエネルギーが大きく、誘電損失による高周波成分の減衰も大きい。一方、高損失部２ｂを通る接続経路部７ｂにおいては、逆にビアクリアランス径を大きくし、容量成分を小さくすることで高周波成分の減衰を少なくする。
【００２３】
本実施の形態のプリント配線板の層構成について以下に説明する。
【００２４】
図６は、プリント配線板の層構成の一例を示す断面図である。この図は、全８層のプリント配線板を示す。このプリント配線板の基板は、４層と５層の間に高損失部が組み込まれ、その他の部分に通常損失部が用いられる。１層、３層、６層、８層には、信号層５が組み込まれる。２層、４層、５層、７層には、ベタ層６が組み込まれる。
【００２５】
ビアクリアランス径の制御について以下に説明する。
【００２６】
図７は、ビアクリアランス径の制御の一例を示す図である。この図において、上側は、１層の上から見た平面図であり、下側は、断面図である。左側は、ビアスタブが高損失部を通るビアを示し、右側は、接続経路部が高損失部を通るビアを示す。ここでは、上述のプリント配線板の例での４層と５層のベタパターンに対するビアクリアランス径制御の例を示す。ビアクリアランス径制御は、スタブが高損失部を通るビアのビアクリアランス径を小さくし、接続経路部が高損失部を通るビアのビアクリアランス径を大きくする。
【００２７】
ビアクリアランス径は、以下の計算式で算出される。
【００２８】
ビアスタブが高損失部を通るビア：
ビアクリアランス径  ＝  ドリル径＋製造限界導体間隙
接続経路部が高損失部を通るビア：
ビアクリアランス径  ＝  ドリル径＋製造限界導体間隙×係数
【００２９】
設計者は、該当プリント配線板の配線ルールなどを基に、ビアクリアランス径の計算式中の「係数」に、可能な限りの最大値を設定することとする。例えば、初期値は「３」とする。
【００３０】
本発明を適用しない場合のプリント配線板製造方法について以下に説明する。
【００３１】
プリント配線板設計装置は、ＣＰＵ（Central Processing Unit）及び記憶部を有する。プリント配線板設計プログラムは、記憶部に格納され、ＣＰＵにより実行される。
【００３２】
図８は、本発明を適用しない場合のプリント配線板製造方法の一例を示すフローチャートである。この製造方法において、プリント配線板設計装置は、記憶部からプリント配線板の設計データを示すＣＡＤデータを取得し（Ｓ１０）、ＣＡＤデータに基づいて製造データを生成し（Ｓ１１）、プリント配線板製造装置は、製造データに基づいてプリント配線板を製造し（Ｓ１５）、バックドリル処理を行い（Ｓ１６）、このフローは終了する。このプリント配線板製造方法は、プリント配線板製造が終わった後に、バックドリル処理を施し、ビアスタブによる反射の影響を回避する。
【００３３】
本実施の形態のプリント配線板製造方法について以下に説明する。
【００３４】
図９は、プリント配線板製造方法の第１の例を示すフローチャートである。この図は、本実施の形態の製造方法のうち、ビアスタブに関連する処理のみを表す。この製造方法において、プリント配線板設計装置は、記憶部からプリント配線板の設計データを示すＣＡＤデータを取得し（Ｓ１０）、ＣＡＤデータにおいて高損失部を通るビアの部分がビアスタブであるか接続経路部であるかをチェックし（Ｓ２２）、そのチェック結果に基づいてビアクリアランス径を変化させてビアクリアランス径を決定し（Ｓ２３）、どのビアがどういうビアクリアランス径にすべきかを判断して製造データを生成する。次に、プリント配線板製造装置は、このようにして生成された製造データに基づいてプリント配線板を製造し（Ｓ２５）、このフローは終了する。プリント配線板設計プログラムは、上述のＳ２２、Ｓ２３をプリント配線板設計装置のＣＰＵに実行させる。
【００３５】
本実施の形態の設計フローによれば、高周波信号のビアスタブによる波形品質低下を防止できる。本発明を適用しない場合の設計フローと比較すると、本実施の形態の設計フローによれば、プリント配線板製造後のプリント配線板の改変処理が不要になる。
【００３６】
なお、プリント配線板設計装置は、基板設計ＣＡＤデータにおけるプリント配線板の配線結果をチェックだけでなく、基板設計ＣＡＤにおいて配線を引きながらＳ２２、Ｓ２３を行っても良い。
【００３７】
本実施の形態の効果について以下に説明する。
【００３８】
ここで、プリント配線板における通常損失部は、ＦＲ４（難燃性グレードの一つ、ガラス基材エポキシ樹脂を用いる銅張り積層板）とし、誘電率を４．３、誘電正接を０．０２とする。高損失部の材料は、誘電正接を２．３とする。
【００３９】
図１０は、ビアスタブにおける共振抑制の効果の一例を示すグラフである。このグラフにおいて、横軸は、周波数［Ｈｚ］を表し、縦軸は、透過率（透過特性）［ｄＢ］を表す。Ａは、通常損失部のみの多層基板を通るビアスタブの透過率を示し、Ｂは、通常損失部中に高損失部が設けられた多層基板を通るビアスタブの透過率を示す。９ＧＨｚ付近に共振周波数が存在する。
【００４０】
図１１は、ビアスタブにおける共振抑制の効果の一例を示す表である。この表は、該当層の誘電正接、共振深さを、上述のＡとＢについて示す。Ａと比較すると、Ｂは、共振周波数における共振の深さを約８ｄＢ削減することが可能となる。つまり、通常損失部だけを通るビアスタブに比べて、高損失部を通るビアスタブは、共振が抑制される。
【００４１】
図１２は、ビアクリアランス径制御の効果の一例を示すグラフである。このグラフにおいて、横軸は、周波数［Ｈｚ］を表し、縦軸は、透過率（透過特性）［ｄＢ］を表す。Ｃは、ビアクリアランス径が１．２４ｍｍのビアの透過率を示し、Ｄは、ビアクリアランス径が２．２４ｍｍのビアの透過率を示す。
【００４２】
図１３は、ビアクリアランス径制御の効果の一例を示す表である。この表は、該当層のビアクリアランス径、５ＧＨｚにおける損失を、上述のＣとＤについて示す。ＣよりＤの透過率が高い。つまり、ビアクリアランス径が大きくなると、そのビアの透過率が高くなる（損失が低くなる）。
【００４３】
（実施の形態２）
プリント配線板の層間の配線密度の分布、各層の配線長により、実装効率を高めるための、基板への高損失部の挿入位置が異なる。この挿入位置を判定することで、設計工数を削減することが可能となる。
【００４４】
図１４は、プリント配線板製造方法の第２の例を示すフローチャートである。プリント配線板製造方法の第１の例と比較すると、このプリント配線板製造方法の第２の例は、Ｓ２２の前に、高損失部配置処理を行う（Ｓ２１）。
【００４５】
図１５は、高損失部配置処理の一例を示すフローチャートである。まず、プリント配線板設計装置は、ＣＡＤデータにおけるプリント配線板の各層の平均配線長を層内平均配線長として算出する（Ｓ３１）。次に、プリント配線板設計装置は、層内平均配線長の最大値を最大層内平均配線長として算出し、最大層内平均配線長に対する各層の層内平均配線長の比を層内平均配線長比として算出する（Ｓ３２）。次に、プリント配線板設計装置は、各層の配線数を層内配線数として計数する（Ｓ３３）。次に、プリント配線板設計装置は、層内配線数の最大値を最大層内配線数として算出し、最大層内配線数に対する各層の層内配線数を層内配線数比として算出する（Ｓ３４）。次に、プリント配線板設計装置は、各層について、層内平均配線長比×層内配線数比を評価値として算出する（Ｓ３５）。次に、プリント配線板設計装置は、評価値が最大となる層のスタブ側に高損失部を配置し（Ｓ３６）、このフローは終了する。なお、評価値は、各層の層配線長であっても良い。
【００４６】
この高損失部配置処理によれば、平均配線長と配線数の相対的な指標となる値をもとめ、それらを掛け合わせた結果が最も大きい層を、配線が最も多い層とし、この層のビアスタブ側に高損失部を配置することにより、高損失部の効果を大きくすることができる。なお、Ｓ３６において、プリント配線板設計装置は、評価値が最大となる層に対して、基板表面までの距離が長い側に高損失部を配置しても良い。
【００４７】
図１６は、高損失部配置処理より配置された高損失部の位置の一例を示す断面図である。この図において、図３と同一符号は図３に示された対象と同一又は相当物を示しており、ここでの説明を省略する。評価値が最大となる層が５層であり、且つ５層の下側にビアスタブが存在する場合、５層のビアスタブ側に高損失部が配置される。
【００４８】
上述した各実施の形態において、基板に複数の高損失部２ｂを設けることで、より多くの配線について特性を向上させることが可能となる。図１７は、複数の高損失部が配置されたプリント配線板の一例を示す断面図である。この図において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。このプリント配線板は、通常損失部２ａの間に、２つの高損失部２ｂを有する。
【００４９】
なお、高損失部が層全体でなく、ビアスタブ近傍等、特定の領域だけに設けられても良い。また、高損失部は、通常損失部の間だけではなく、ビアスタブ側の基板表面に設けられても良い。
【００５０】
上述した各実施の形態によれば、プリント配線板の製造において、スルーホールの分岐形状による高周波成分の反射を抑制する。プリント配線板を積層する際、所定の層に誘電正接が大きい（損失が大きい）絶縁材料を組み込むことにより、プリント配線板製造の工程を増やすことなく、低いコストでビアスタブによる反射を抑制したスルーホールを実現し、プリント配線板における信号の波形品質を改善することができる。ビアクリアランス径をコントロールすることにより、更に波形品質を改善することができる。
【００５１】
なお、本発明は以下に示すようなコンピュータシステムにおいて適用可能である。図１８は、本発明が適用されるコンピュータシステムの一例を示す図である。この図に示すコンピュータシステム９００は、ＣＰＵやディスクドライブ等を内蔵した本体部９０１、本体部９０１からの指示により画像を表示するディスプレイ９０２、コンピュータシステム９００に種々の情報を入力するためのキーボード９０３、ディスプレイ９０２の表示画面９０２ａ上の任意の位置を指定するマウス９０４及び外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードする通信装置９０５を有する。通信装置９０５は、ネットワーク通信カード、モデムなどが考えられる。
【００５２】
上述したような、プリント配線板設計装置を構成するコンピュータシステムにおいて上述した各ステップを実行させるプログラムを、プリント配線板設計プログラムとして提供することができる。このプログラムは、コンピュータシステムにより読み取り可能な記録媒体に記憶させることによって、プリント配線板設計装置を構成するコンピュータシステムに実行させることが可能となる。上述した各ステップを実行するプログラムは、ディスク９１０等の可搬型記録媒体に格納されるか、通信装置９０５により他のコンピュータシステムの記録媒体９０６からダウンロードされる。また、コンピュータシステム９００に少なくともプリント配線板設計機能を持たせるプリント配線板設計プログラムは、コンピュータシステム９００に入力されてコンパイルされる。このプログラムは、コンピュータシステム９００を、プリント配線板設計機能を有するプリント配線板設計システムとして動作させる。また、このプログラムは、例えばディスク９１０等のコンピュータ読み取り可能な記録媒体に格納されていても良い。ここで、コンピュータシステム９００により読み取り可能な記録媒体としては、ＲＯＭやＲＡＭ等のコンピュータに内部実装される内部記憶装置、ディスク９１０やフレキシブルディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータシステム並びにそのデータベースや、通信装置９０５のような通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
【００５３】
本発明は、その精神または主要な特徴から逸脱することなく、他の様々な形で実施することができる。そのため、前述の実施の形態は、あらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、何ら拘束されない。更に、特許請求の範囲の均等範囲に属する全ての変形、様々な改良、代替および改質は、全て本発明の範囲内のものである。
【００５４】
以上の実施の形態１〜２に関し、更に以下の付記を開示する。
（付記１）
複数の絶縁層と導体層とが多層状に設けられたプリント配線板であって、
前記複数の絶縁層のうちの第１絶縁層の誘電正接よりも大きい誘電正接を有する第２絶縁層と、
前記複数の導体層のいずれかの引出し線に接続される第１ビアと、
を備え、
前記第１ビアにより形成されるスタブが前記第２絶縁層を貫通して設けられている、
プリント配線板。
（付記２）
更に、
スタブを形成しない部分が、前記第２絶縁層を貫通する第２ビア
を備え、
前記第２ビアにおけるスタブを形成しない部分と前記第２ビアに接続されない導体層との距離は、前記第１ビアにおけるスタブと前記第１ビアに接続されない導体層との距離より大きい、
付記１に記載のプリント配線板。
（付記３）
前記第２絶縁層は、前記導体層毎の配線長に基づく評価値が所定条件を満たす導体層より、前記第１ビアのスタブ側に設けられている、
付記１に記載のプリント配線板。
（付記４）
前記所定条件は、前記評価値が最大となることである、
付記３に記載のプリント配線板。
（付記５）
前記ビアは、基板内に設けられた穴の内壁の全てを覆う導体である、
付記１に記載のプリント配線板。
（付記６）
前記スタブは、一方の端が電気的に接続されていない、
付記１に記載のプリント配線板。
（付記７）
複数の絶縁層と導体層とが多層状に設けられたプリント配線板の設計を行うプリント配線板設計方法であって、
前記複数の絶縁層のうちの第１絶縁層の誘電正接よりも大きい誘電正接を有する第２絶縁層と、前記複数の導体層のいずれかの引出し線に接続されるビアとを有するプリント配線板の設計データを記憶部から取得し、
前記ビアにおける前記第２絶縁層を貫通する部分が、前記ビアにより形成されるスタブであるか否かの判定を行い、
前記ビアにおける前記第２絶縁層を貫通する部分と前記ビアに接続されない導体層との距離を決定する、
ことを行うプリント配線板設計方法。
（付記８）
前記ビアにおける前記第２絶縁層を貫通する部分が、前記ビアにより形成されるスタブでない場合の前記距離は、前記ビアにおける前記第２絶縁層を貫通する部分が、前記ビアにより形成されるスタブである場合の前記距離より大きくする、
付記７に記載のプリント配線板設計方法。
（付記９）
前記第１絶縁層と、前記複数の導体層のいずれかの引出し線に接続されるビアとを有するプリント配線板の設計データを記憶部から取得し、
前記導体層毎の配線長に基づく評価値が所定条件を満たす導体層より、前記第１ビアのスタブ側に、前記第２絶縁層を配置するように、前記設計データを変更して前記記憶部へ格納する、
付記７に記載のプリント配線板設計方法。
（付記１０）
前記所定条件は、前記評価値が最大となることである、
付記９に記載のプリント配線板設計方法。
（付記１１）
複数の絶縁層と導体層とが多層状に設けられたプリント配線板の設計をコンピュータに実行させるプリント配線板設計プログラムであって、
前記複数の絶縁層のうちの第１絶縁層の誘電正接よりも大きい誘電正接を有する第２絶縁層と、前記複数の導体層のいずれかの引出し線に接続されるビアとを有するプリント配線板の設計データを記憶部から取得し、
前記ビアにおける前記第２絶縁層を貫通する部分が、前記ビアにより形成されるスタブであるか否かの判定を行い、
前記ビアにおける前記第２絶縁層を貫通する部分と前記ビアに接続されない導体層との距離を決定する、
ことをコンピュータに実行させる配線板設計プログラム。
（付記１２）
前記ビアにおける前記第２絶縁層を貫通する部分が、前記ビアにより形成されるスタブでない場合の前記距離は、前記ビアにおける前記第２絶縁層を貫通する部分が、前記ビアにより形成されるスタブである場合の前記距離より大きくする、
ことをコンピュータに実行させる付記１１に記載のプリント配線板設計プログラム。
（付記１３）
前記第１絶縁層と、前記複数の導体層のいずれかの引出し線に接続されるビアとを有するプリント配線板の設計データを記憶部から取得し、
前記導体層毎の配線長に基づく評価値が所定条件を満たす導体層より、前記第１ビアのスタブ側に、前記第２絶縁層を配置するように、前記設計データを変更して前記記憶部へ格納する、
付記１１に記載のプリント配線板設計プログラム。
（付記１４）
前記所定条件は、前記評価値が最大となることである、
付記１３に記載のプリント配線板設計プログラム。
【符号の説明】
【００５５】
１  端子
２ａ  通常損失部
２ｂ  高損失部
３ａ，３ｂ  ビア
４  引出し線
７ａ，７ｄ  ビアスタブ
７ｂ，７ｃ  接続経路部
【図１】
2010182982.tif 000003
【図２】
2010182982.tif 000004
【図３】
2010182982.tif 000005
【図４】
2010182982.tif 000006
【図５】
2010182982.tif 000007
【図６】
2010182982.tif 000008
【図７】
2010182982.tif 000009
【図８】
2010182982.tif 000010
【図９】
2010182982.tif 000011
【図１０】
2010182982.tif 000012
【図１１】
2010182982.tif 000013
【図１２】
2010182982.tif 000014
【図１３】
2010182982.tif 000015
【図１４】
2010182982.tif 000016
【図１５】
2010182982.tif 000017
【図１６】
2010182982.tif 000018
【図１７】
2010182982.tif 000019
【図１８】
2010182982.tif 000020