(57)【要約】      （修正有）【課題】制御モードが非線形制御モードから線形制御モードへ移行した際の出力の変動を抑制する。【解決手段】線形制御モード時に、スイッチ回路１１、１２を線形制御するための線形制御指令値を出力電圧の誤差error(n)に基づいて形成し、非線形制御モード時に、スイッチ回路１１、１２を非線形制御するための非線形制御指令値を形成する指令値形成手段６４、６５を有する。指令値形成手段６４、６５は、非線形制御モード時に、非線形制御モードにおける負荷電流に適応する線形制御指令値を予測し、非線形制御モードから線形制御モードに移行する際に、線形制御指令値の初期値として予測した線形制御指令値を使用するように構成される。【選択図】図１
2010259280.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ回路のスイッチング動作によって直流電圧の変換を行うＤＣ−ＤＣコンバータ部と、
前記ＤＣ−ＤＣコンバータ部の負荷電流を検出する電流検出手段と、
前記スイッチ回路のスイッチング動作を制御するデジタル制御部と、を有し、前記デジタル制御部は、
前記ＤＣ−ＤＣコンバータ部の出力電圧の誤差を検出する誤差検出手段と、
前記出力電圧の誤差がゼロもしくは実質的にゼロとみなせる定常状態時に線形制御モードを指示し、前記出力電圧の誤差が発生したときに非線形制御モードを指示する制御モード指示手段と、
前記線形制御モード時に、前記スイッチ回路を線形制御するための線形制御指令値を前記出力電圧の誤差に基づいて形成し、前記非線形制御モード時に、前記スイッチ回路を非線形制御するための非線形制御指令値を形成する指令値形成手段と、
前記線形制御指令値および非線形制御指令値に基づいて、ＰＷＭ制御パルスを生成するパルス生成手段と、
を備え、
前記指令値形成手段は、前記非線形制御モード時に、該非線形制御モードでの前記負荷電流に適応する前記線形制御指令値を予測し、前記非線形制御モードから前記線形制御モードに移行する際に、該線形制御指令値の初期値として前記予測した線形制御指令値を使用するように構成されていることを特徴とするスイッチング電源装置。
【請求項２】
前記指令値形成手段は、前記非線形制御指令値をキャパシタ・チャージバランス理論に基づいて形成するように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記指令値形成手段は、
前記出力電圧の誤差がゼロもしくは実質的にゼロでかつ前記負荷電流がゼロであるときの前記線形制御指令値である第１制御指令値と、
前記出力電圧の誤差がゼロもしくは実質的にゼロでかつ前記ＤＣ−ＤＣコンバータ部に擬似的負荷電流としての定電流が強制的に流されているときの前記線形制御指令値である第２制御指令値と、
前記非線形制御モードおける前記負荷電流と、
前記擬似的負荷電流としての定電流と、
に基づいて前記初期値として使用する線形制御指令値を予測するように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項４】
前記擬似的負荷電流としての定電流が１Ａに設定されることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記指令値形成手段は、前記第１制御指令値および前記第２制御指令値を起動時に記憶手段に記憶し、前記制御モード指示手段が非線形制御モードを指示する毎に、前記記憶した第１、第２制御指令値と、前記非線形制御モードおける前記負荷電流と、前記擬似的負荷電流としての定電流とを用いて前記初期値としての線形制御指令値を演算によって予測するように構成されていることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項６】
前記指令値形成手段は、前記第１制御指令値と、前記第２制御指令値と、前記非線形制御モードおける前記負荷電流としての所定の複数の負荷電流と、前記擬似的負荷電流としての定電流とに基づいて、前記初期値として使用する線形制御指令値を前記所定の複数の負荷電流のそれぞれについて予測演算するとともに、前記所定の複数の負荷電流とそれらに対応する前記線形制御指令値の予測演算結果をルックアップテーブルに格納し、前記制御モード指示手段が非線形制御モードを指示する毎に、前記非線形制御モードおける前記負荷電流に基づいて、その負荷電流に適応する前記線形制御指令値の予測演算結果を前記ルックアップテーブルから読み出すように構成されていることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項７】
前記擬似的負荷電流としての定電流を流すための定電流回路を備え、前記制御モード指示手段は、前記起動時において前記定電流回路を作動させるとともに、前記ＤＣ−ＤＣコンバータ部の負荷を非動作状態にするように構成されていることを特徴とする請求項５に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特に、制御モードが非線形制御モードから線形制御モードへ移行した時点において使用する線形制御指令値を非線形制御モードでの負荷電流に応じて予測設定する技術に関するものである。
【背景技術】
【０００２】
ＤＣ‐ＤＣ型のスイッチング電源装置は、入力電力から希望の出力電力を得る電力変換装置としての機能を有し、様々な電子機器に電力を供給する電源装置として広く用いられている。このスイッチング電源装置では、電力を変換・調整するための手段としてスイッチング素子が用いられる。
ところで、電源装置の負荷となるＩＣ（集積回路）は、近年、半導体プロセスの微細化により高密度化・高集積化されて、高機能化および低電圧大電流化が進んでいる。これに伴い、電源装置に対する電圧要求精度も高くなり、このため、非常に高精度な電源装置が要求される状況になっている。
【０００３】
一方、ＩＣが高機能化すると、その消費電流が大きく変動する。そして、このようなＩＣを負荷とする電源装置は、上記消費電流の急激な増加および減少に伴って、それぞれ出力電圧が過渡的に低下および上昇する。しかし、このような場合においても、電源装置の出力電圧の値は許容範囲内に維持されなければならず、このため、電源装置には負荷変動に対する高速応答性が要求される。
【０００４】
従来、ＤＣ‐ＤＣ型スイッチング電源装置の制御部は、アナログ回路で構成され、その制御方式として線形のフィードバック制御（ＰＩＤ制御・ＰＩ制御等）が採用されている。しかし、従来の線形制御は、過渡特性が負帰還ループの帯域幅で制限されるため、高速な過渡応答の実現が困難であり、結果として、巨大なデカップリングキャパシタを用いて急激な電流変化の影響を抑えている。
【０００５】
また、低電圧・大電流の条件下では、電源装置とＩＣ間の配線のインピーダンスによる電圧降下や、電源装置とＩＣ間の配線インダクタンスによる過渡的な電圧変化によって、ＩＣへの印加電圧が許容範囲を超えてしまう可能性がある。これを抑制するため、電源装置をその負荷となるＩＣの直近に配置する分散配置方式が主流となっている。
しかし、負荷となるＩＣの高機能化により、該ＩＣからは多数のデータバスやアドレスバスが導出されているので、巨大なデカップリングキャパシタを必要とする電源装置をＩＣの近傍に配置することは理想的ではない。そのため、電源装置には、外付けのデカップリングキャパシタが少ない状態でも、十分な高速負荷応答を発揮できるような性能が必要となる。
【０００６】
このような要求を満たす電源装置として、キャパシタ・チャージバランス理論をベースとする非線形制御方式を採用した電源装置が報告されている（例えば、非特許文献１〜４参照）。
上記非線形制御方式は、偏差の変化に対して制御量（スイッチング電源装置においては、スイッチ素子を制御するためのデューティ比もしくはＰＷＭパルス幅）を線形に変化させるのではなく、非線形に変化させる制御方式である。
【０００７】
図６に過渡時（負荷電流変化時）におけるＰＷＭパルスの変化と、それによるインダクタ電流および出力電圧の変化とを、線形制御の場合と非線形制御の場合のそれぞれについて示す。
図示のように、報告されている非線形制御方式の電源装置は、定常状態時には線形制御で動作し、負荷電流の変動等に起因して電圧変動が発生する過渡時には、制御形態を非線形制御に切り替えて、この非線形制御で動作する。
【０００８】
前述したように、線形制御の過渡特性は、帰還ループの帯域幅で制限される。従って、線形制御では、図示のように電圧変動に対して除々にしか制御量（デューティ比もしくはＰＷＭパルス幅）が変化せず、このため過渡時の電圧変動が大きくなってしまう。
これに対し、報告されている非線形制御は、図示のように、過渡時の最初から最大の制御量（最大もしくは最小のＰＷＭパルス幅）を与えるため、線形制御の帯域幅による制限を超えた制御が可能となり、その結果、過渡特性の優れた電源装置が実現できる。なお、図６に示すＰＷＭパルスに関し、最大パルス幅と記してある部分はデューティ比が１００％のパルスに相当し、最小パルス幅と記してある部分はデューティ比が０％のパルスに相当している。
【０００９】
前記したキャパシタ・チャージバランス理論とは、ＤＣ‐ＤＣ型のスイッチング電源装置の定常状態におけるモデリングおよび解析を目的とした理論であって、「定常状態で動作しているＤＣ‐ＤＣ型スイッチング電源装置では、１スイッチング周期における出力キャパシタのキャパシタ電流（出力キャパシタの放電電荷量もしくは充電電荷量に相当）の平均値がゼロでなければならない」という条件を利用したものである。
上記非線形制御方式は、この考え方を上記過渡時の電圧変動に拡張したものである。すなわち、この非線形制御方式では、図６に示したように、過渡時の電圧変動を１回のスイッチング動作で回復させる制御が実行される。
【００１０】
１回のスイッチング動作で電圧変動を回復させるためには、スイッチングサイクルの最初と最後における出力電圧が等しくなくてはならない。そこで、この条件を満たされるように、出力キャパシタの放電電荷量と充電電荷量が等しくなるＰＷＭパルスのＯＮ期間とＯＦＦ期間が求められ、それに基づく制御が実行される。図６に示した波形で説明すると、この図６における△１と△２の面積が等しくなるようなＯＮ期間とＯＦＦ期間に基づく制御が実行される。電圧が回復した後は、再び従来の線形制御に戻され、この線形制御による安定な動作が行なわれる。
【００１１】
上記したように、各先行技術文献で報告されている電源装置の制御部は、線形制御と非線形制御の２つの制御モードでの動作が可能な構成を有し、定常時には線形制御モードでの動作が、過渡時にはチャージ・バランス理論をベースとした非線形制御モードでの動作が、また、過渡状態が終了した定常状態には、再び線形制御モードでの動作がそれぞれ実行される。従って、この制御部は、非線形制御モードで動作している間、過渡状態となる直前の定常状態における制御量（デューティ比もしくはＰＷＭパルス幅）を保持し、再度線形制御モードで動作を行うときには、その保持した制御量を用いて線形制御を開始することになる。
【００１２】
一方、負荷電流が急変した場合にも安定した出力電圧が保証されるように構成されたデジタル制御方式のスイッチング電源装置も開示されている（例えば、特許文献１、２参照）。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】G. Feng, W. Eberle and Y. Liu “A new digital control algorithm to achieve optimal dynamic performance in DC-DC converters” in Proc. IEEE PESC, 2005, pp.2744-2748.
【非特許文献２】G. Feng,  E. Meyer and Y. Liu “High performance digital control algorithms for DC-DC converters based on the principle of capacitor charge balance” in Proc. IEEE PESC, 2006, pp.1740-1743.
【非特許文献３】E. Meyer and Y. Liu “A quick capacitor charge balance control method to achieve optimal dynamic response for buck converters” in Proc. IEEE PESC, 2007, pp.1549-1555.
【非特許文献４】Ｚ. Zhao, V. Smolyakov and A. Prodic “Continuous-time digital signal processing based controller for high-frequency DC-DC converters” in Proc. IEEE APEC, 2007, pp.882-886.
【特許文献】
【００１４】
【特許文献１】特開２００４‐３０４８７３号公報
【特許文献２】特開２００４‐３０４９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
上述したように、非特許文献１〜４で報告されている電源装置の制御部は、負荷電流の変化に伴って線形制御モードから非線形制御モードに切り替わる際、その切り替えの直前における線形制御モード時の制御量（デューティ比もしくはＰＷＭパルス幅）を記憶保持し、非線形制御モードでの動作期間の後、再び線形制御モードに戻ると同時に上記記憶保持した制御量を用いて線形制御を開始するように動作する。
すなわち、上記制御部は、変化する前の負荷電流が流れている定常状態（線形制御状態）での制御量を、負荷電流が変化する過渡期間において記憶保持し、その過渡期間後の定常状態での制御（線形制御）を上記保持した制御量を用いて開始する。
【００１６】
ＤＣ‐ＤＣ型のスイッチング電源におけるデューティ比は、理想的な状態においては入力電圧と出力電圧の比で決まる。すなわち、例えば、図７に示した降圧形のＤＣ‐ＤＣコンバータ回路のデューティ比をＤs、入力電圧をＶin、出力電圧をＶoutとすると、上記デューティ比Ｄsは、出力用スイッチ素子Ｓ（例えば、ＭＯＳＦＥＴが使用される）のオン抵抗、インダクタＬの等価抵抗および配線等の抵抗からなる抵抗成分がゼロである理想状態において、
Ｄs＝Ｖout／Ｖin        ・・・（１）
で表される。この理想状態でのデューティ比Ｄsは、出力電流によらず一定の値を示す。しかし、実際のスイッチング電源装置においては、上記抵抗成分による損失が存在するため、そのデューティ比Ｄsが上記理想状態におけるデューティ比と異なることになる。
なお、図７において、Ｄiはダイオードを、Ｃはキャパシタを、Ｒは負荷をそれぞれ示している。
【００１７】
図８に、上記抵抗成分を考慮した降圧形ＤＣ‐ＤＣコンバータ（スイッチング電源装置）の等価回路、特にデューティ比Ｄsで動作している定常時の状態を示す同等価回路を示す。この図８においては、図７に示すスイッチ素子Ｓのオン抵抗がＲds_on1で、ダイオードＤi（もしくは、ダイオードＤiに替わる同期整流スイッチ）のオン抵抗がＲds_on2で、インダクタＬの等価抵抗がＲＬで、また、定常時の出力電流（負荷電流）がＩsでそれぞれ示されている。
【００１８】
ここで、上記抵抗Ｒds_on1、Ｒds_on2およびＲＬがゼロであるとすると、出力電圧Ｖoutが上記（１）式の関係に基づく理想値Ｄs・Ｖinを示すことになる。また、上記抵抗Ｒds_on1、Ｒds_on2およびＲＬがゼロでない場合には、当該抵抗による電圧降下分だけ出力電圧Ｖoutが低くなる。
上記出力電流Ｉsは、負荷電流であるが、スイッチＳがオンしてインダクタＬを流れる電流が増加するときの平均インダクタ電流や、スイッチＳがオフしてインダクタＬを流れる電流が減少するときの平均インダクタ電流でもある。
【００１９】
スイッチＳがオン、ダイオードＤiがオフのときの（平均）降下電圧ΔＶ1は、
ΔＶ1＝（Ｒds_on1＋ＲＬ）・Ｉs      ・・・（２）
であり、このとき、Ｄs・Ｖin−ΔＶ1＝Ｖoutという関係が成立する。
一方、スイッチＳがオフ、ダイオードＤiがオンのときの（平均）降下電圧ΔＶ2は、
ΔＶ2＝（Ｒds_on2＋ＲＬ）・Ｉs      ・・・（３）
であり、このとき、Ｄs・Ｖin−ΔＶ2＝Ｖoutという関係が成立する。
従って、抵抗成分による降下電圧の時間平均ΔＶは、
ΔＶ＝Ｄs・ΔＶ1＋（１−Ｄs）・ΔＶ2
＝〔Ｄs・Ｒds_on1＋（１−Ｄs）・Ｒds_on2＋ＲＬ〕・Ｉs
＝Ｒeq・Ｉs    ・・・（４）
ただし、Ｒeq＝Ｄs・Ｒds_on1＋（１−Ｄs）・Ｒds_on2＋ＲＬ
となる。この結果、実際の出力電圧Ｖoutは、以下に示すように、上記理想出力電圧Ｄs・Ｖinから上記降下電圧の時間平均ΔＶを減じることによって与えられる。
Ｄs・Ｖin−ΔＶ＝Ｖout      ・・・（５）
【００２０】
上記（４）、（５）式より次式が導かれる。
Ｄs・Ｖin−Ｒeq・Ｉs＝Ｖout      ・・・（６）
この（６）式は、「希望する出力電圧Ｖoutを得るためには、理想出力電圧Ｄs・Ｖinを高めに設定する必要がある」ということを示している。
（６）式から明らかなように、スイッチング電源装置における実際のデューティ比Ｄsは、入力電圧Ｖinと出力電圧Ｖoutだけではなく、抵抗成分Ｒeqと出力電流Ｉsにも依存している。
従って、定常時のデューティ比Ｄsは、負荷電流Ｉsに応じて異なり、ＭＯＳスイッチＳのオン抵抗やインダクタＬの等価抵抗等の抵抗成分が大きなスイッチング電源ほど、理想状態におけるデューティ比Ｄsとの差が大きくなる。
また、理想状態でのデューティ比Ｄsは、負荷電流（出力電流）Ｉsが変化しても一定の値を示すことになる。しかし、実際のデューティ比Ｄsは、出力電流がΔＩout変化した時のその変化量ΔＤsが
ΔＤs＝（Ｒeq／Ｖin）・ΔＩout      ・・・（７）
となるため、出力電流の変化量ΔＩoutに比例して変化する。従って、上記デューティ比Ｄsの変化量ΔＤsは、例えばスイッチング電源装置によって駆動される負荷がＩＣの場合、このＩＣの消費電流の大電流化に伴って無視できない大きさを示すことになる。
【００２１】
以上の事実より、「過渡状態から定常状態への移行時に用いる制御量として、電流が変化する以前の制御量を用いる」という前述した従来技術の手法では、電流が変化した後の最適な制御量とは異なる制御量で線形制御が開始されることになり、このため、最適制御量との誤差に起因する出力電圧の変動が発生する。
図９にその様子を示す。この図９は、負荷電流Ｉout（Ｉs）がＩout1からＩout2へ増加（Ｉout1＜Ｉout2）した場合を示している。負荷電流Ｉout1が定常的に流れている期間（スイッチング電源装置は定常状態）は、線形制御モードで動作している。従って、図８の場合と同様に抵抗成分をＲeqとすると、このときのデューティ比Ｄs1は、（６）式の関係に基づいて
Ｄs1＝（Ｖout／Ｖin）＋（Ｒeq／Ｖin）・Ｉout1    ・・・（８）
となる。
【００２２】
その後、負荷電流がIout1からIout2に変化すると、出力電圧Ｖoutが過渡的に変動する。このため、制御部は、非線形制御モードへ移行して制御を行うと同時に、デューティ比Ｄs1を記憶保持する。非線形制御の結果、出力電圧Ｖoutが所定の値まで回復すると、制御部は再度線形制御モードに移行し、保持したデューティ比Ｄs1を用いて線形制御を行う。しかし、この時の負荷電流はＩout2である。この負荷電流Ｉout2が定常的に流れている期間の最適なデューティ比Ｄs 2は、
Ｄs2＝（Ｖout／Ｖin）＋（Ｒeq／Ｖin）・Ｉout2    ・・・（９）
である。従って、Ｉout1 ＜ Ｉout2の場合、Ｄs1 ＜ Ｄs2となる。
【００２３】
上述したように、デューティ比Ｄs1はＩout2に対する最適デューティ比Ｄs2よりも小さな値となる。このため、制御部がデューティ比Ｄs1を用いて制御を開始した場合、負荷電流Iout2に対して出力電圧Ｖoutを所定の値に維持することができず、図示のように該出力電圧Ｖoutが変動し始める。制御部は、この変動を検出し、再び出力電圧を所定の値まで回復させようと動作するが、線形制御モードでの動作であることから、その過渡特性が帰還ループの帯域幅で制限され、結果として、出力電圧Ｖoutの大きな変動を発生させてしまうことになる。
【００２４】
一方、特許文献１、２には、制御ループのゲインを上げても発振を伴わない安定な出力を確保する技術は記載されているものの、負荷電流と抵抗成分による上記した時比率の変化（制御量の誤差）に対応するための技術については何ら記載されていない。
【００２５】
本発明は、このような状況に鑑み、制御モードが非線形制御モードから線形制御モードへ移行した時点において使用する線形制御指令値を、非線形制御モードでの負荷電流に応じて予測設定することができるスイッチング電源装置を提供することを目的としている。
【課題を解決するための手段】
【００２６】
本発明は、スイッチ回路のスイッチング動作によって直流電圧の変換を行うＤＣ−ＤＣコンバータ部と、前記ＤＣ−ＤＣコンバータ部の負荷電流を検出する電流検出手段と、前記スイッチ回路のスイッチング動作を制御するデジタル制御部と、を有する。
前記デジタル制御部は、前記ＤＣ−ＤＣコンバータ部の出力電圧の誤差を検出する誤差検出手段と、前記出力電圧の誤差がゼロもしくは実質的にゼロとみなせる定常状態時に線形制御モードを指示し、前記出力電圧の誤差が発生したときに非線形制御モードを指示する制御モード指示手段と、前記線形制御モード時に、前記スイッチ回路を線形制御するための線形制御指令値を前記出力電圧の誤差に基づいて形成し、前記非線形制御モード時に、前記スイッチ回路を非線形制御するための非線形制御指令値を形成する指令値形成手段と、前記線形制御指令値および非線形制御指令値に基づいて、ＰＷＭ制御パルスを生成するパルス生成手段と、を備えている。
前記指令値形成手段は、前記非線形制御モード時に、該非線形制御モードでの前記負荷電流に適応する前記線形制御指令値を予測し、前記非線形制御モードから前記線形制御モードに移行する際に、該線形制御指令値の初期値として前記予測した線形制御指令値を使用するように構成される。
【００２７】
前記指令値形成手段は、たとえば、前記非線形制御指令値をキャパシタ・チャージバランス理論に基づいて形成するように構成される。
また、前記指令値形成手段は、前記出力電圧の誤差がゼロでもしくは実質的にゼロかつ前記負荷電流がゼロであるときの前記線形制御指令値である第１制御指令値と、前記出力電圧の誤差がゼロもしくは実質的にゼロでかつ前記ＤＣ−ＤＣコンバータ部に擬似的負荷電流としての定電流が強制的に流されているときの前記線形制御指令値である第２制御指令値と、前記非線形制御モードおける前記負荷電流と、前記擬似的負荷電流としての定電流と、に基づいて前記初期値として使用する線形制御指令値を予測するように構成することができる。
前記擬似的負荷電流としての定電流は、例えば１Ａに設定される。
【００２８】
前記指令値形成手段は、例えば、前記第１制御指令値および前記第２制御指令値ように構成される。
また、前記指令値形成手段は、前記第１制御指令値と、前記第２制御指令値と、前記非線形制御モードおける前記負荷電流としての所定の複数負荷電流と、前記擬似的負荷電流としての定電流とに基づいて、前記初期値として使用する線形制御指令値を前記前記所定の複数の負荷電流のそれぞれについて予測演算するとともに、前記所定の複数の負荷電流とそれらに対応する前記線形制御指令値の予測演算結果をルックアップテーブルに格納し、前記制御モード指示手段が非線形制御モードを指示する毎に、前記非線形制御モードおける前記負荷電流に基づいて、その負荷電流に適応する前記線形制御指令値の予測演算結果を前記ルックアップテーブルから読み出すように構成してもよい。
【００２９】
前記擬似的負荷電流としての定電流を流すための定電流回路が備えられ、前記制御モード指示手段は、前記起動時において前記定電流回路を作動させるとともに、前記ＤＣ−ＤＣコンバータ部の負荷を非動作状態にするように構成することができる。
【発明の効果】
【００３０】
本発明によれば、制御モードが非線形制御モードから線形制御モードへ移行した時点において使用する線形制御指令値が、非線形制御モードでの負荷電流に応じた指令値として予測設定されるので、出力変動が抑制される。したがって、高速な負荷過渡応答性が得られて、負荷側からの非常に高い電源精度要求にも対応することができる。さらに、巨大なデカップリングキャパシタを用いることなく高速負荷応答を実現することが可能となるため、実装面積を低減することが可能となる。また、キャパシタは劣化部品であり、時間の経過により劣化し、不具合の原因となるため、このキャパシタの使用を少なくすることは、信頼性の向上にもつながる。
【図面の簡単な説明】
【００３１】
【図１】本発明に係る降圧形スイッチング電源装置の実施形態を示す回路図である。
【図２】負過電流とデューティ比との関係を示すグラフである。
【図３】デューティ比予測回路の構成を例示したブロック図である。
【図４】線形制御の開始時の最適デューティ比の予測算出に使用されるデューティ比の検出手順を示すフローチャートである。
【図５】本発明に係る降圧形スイッチング電源装置の作用を示す波形図である。
【図６】過渡時におけるＰＷＭパルスの変化と、それによるインダクタ電流および出力電圧の変化とを、線形制御の場合と非線形制御の場合のそれぞれについて示す波形図である。
【図７】降圧形のＤＣ‐ＤＣコンバータ回路の従来例を示す回路図である。
【図８】抵抗成分を考慮した降圧形ＤＣ‐ＤＣコンバータの等価回路図である。
【図９】従来の降圧形のＤＣ‐ＤＣコンバータ回路の作用を示す波形図である。
【発明を実施するための形態】
【００３２】
図１に、本発明に係る降圧形スイッチング電源装置の一実施形態を示す。
このスイッチング電源装置は、ＤＣ-ＤＣコンバータ部１０、該ＤＣ-ＤＣコンバータ部１０の出力電流Ｉout(t)を検出する電流検出器２０、ＤＣ-ＤＣコンバータ部１０の負荷３０に並列接続された定電流回路４０、誤差検出回路５０、および制御部６０によって構成されている。
【００３３】
ＤＣ-ＤＣコンバータ部１０は、出力スイッチ素子１１，１２、インダクタ１３、出力キャパシタ１４等を有する。本実施形態では、スイッチ素子１１および１２としてそれぞれＰ型ＭＯＳＦＥＴおよびＮ型ＭＯＳＦＥＴを使用しているが、双方のスイッチ素子１１、１２をＮ型ＭＯＳＦＥＴで構成してもよい。
【００３４】
定電流回路４０は、制御部６０からのＯＮ/ＯＦＦ信号で制御されるスイッチ素子４１と、このスイッチ素子４１に直列接続した定電流源４２とを備えている。本実施形態では、この定電流回路４０をスイッチング電源装置内（チップ内）に配置しているが、別の実施形態として、スイッチング電源装置外に配置（外付け）してもよい。
誤差検出回路５０は、ＤＣ-ＤＣコンバータ部１０の出力電圧Ｖoutの誤差（基準電圧Ｖrefとの偏差）を検出し、その誤差に対応するエラー信号error(t)を出力する。
【００３５】
制御部６０は、アナログデジタル変換器（以下、ＡＤＣと略称する）６１，６２、モード制御回路６３、デジタル制御回路６４、デューティ比予測回路６５、デジタルＰＷＭ回路６６およびデッドタイム制御回路６７を備えている。
ＡＤＣ６１は、誤差検出回路５０から出力されるエラー信号error(t)をデジタルエラー信号error(n)に変換し、またＡＤＣ６２は、電流検出器２０によって検出されるＤＣ-ＤＣコンバータ部１０の出力電流Ｉout(t) をデジタル電流信号Ｉout(n)に変換する。
【００３６】
モード制御回路６３は、制御部３０全体の制御モードを選択するモード信号（例えば、“Ｌo”で線形制御モードを選択し、“Ｈi”で非線形制御モードを選択）を出力する。
デジタル制御回路６４は、モード制御回路６３から出力されるモード信号に基づいて、そのモード信号に対応する制御信号duty(n)を生成する。
デューティ比予測回路６５は、ＡＤＣ６２から出力されるデジタル電流信号Ｉout(n) と、デジタル制御回路６４から与えられる後述のデューティ比Ｄ0,   Ｄ’を示す信号とに基づいて予測制御信号Ｄsを算出する。
デジタルＰＷＭ回路６６は、デジタル制御回路６４から出力される制御信号duty(n)を、この制御信号duty(n)に対応するデューティ比のＰＷＭパルスに変換する。
【００３７】
本実施形態に係るスイッチング電源装置は、負荷３０に流れる電流が変化しない定常状態において、線形制御モードで動作する。このとき、誤差検出回路５０は、ＤＣ-ＤＣコンバータ部１０の出力電圧Ｖoutを基準電圧Ｖrefと比較して、それらの差に対応する誤差信号error(t)を生成する。この誤差信号error(t) （＝Ｖref-Ｖout）は、ＡＤＣ６１によってサンプリングされ、２進のデジタルエラー信号error(n)に変換される。なお、上記サンプリングは、スイッチ素子１１，１２のスイッチング周期Ｔsごとに行われる。そして、エラー信号error(n)におけるnは、現在のスイッチング周期を示す。
【００３８】
線形制御モードで動作している制御部６０では、入力される上記エラー信号error(n)に基づき、デジタル制御回路６４によって制御信号duty(n)が算出される。この制御信号duty(n)の算出には、ＰＩＤ（Proportional, Integral, and Derivative）制御もしくはＰＩ（Proportional, and Integral）制御が用いられる。
デジタル制御回路６４で算出された制御信号duty(n)は、デジタルＰＷＭ回路６６に入力されるので、該デジタルＰＷＭ回路６６がＤＣ-ＤＣコンバータ部１０の出力スイッチ素子１１，１２を制御するためのＰＷＭパルスを順次生成する。したがって、誤差信号error(t) がゼロになるように、つまり、ＤＣ-ＤＣコンバータ部１０の出力電圧Ｖoutが基準電圧Ｖrefに一致するように上記出力スイッチ素子１１，１２がＰＷＭ制御されることになる。なお、デッドタイム制御回路６７は、上記ＰＷＭパルスに対して周知のデッドタイム制御処理を施す。
【００３９】
ここで、負荷電流が急変して出力電圧Ｖoutが過渡的に変動すると、エラー信号error(t)が増大するので、デジタルエラー信号error(n)も増大する。
モード制御回路６３は、デジタルエラー信号error(n)を監視し、このデジタルエラー信号error(n)が設定した値以上変化した場合に、過渡状態であると、つまり、負荷電流が変化したと判断する。そして、この場合、非線形制御モードを選択するようにモード信号を“Ｌo”から“Ｈi”に切り替える。
【００４０】
非線形制御モードにおいて、デジタル制御回路６４は、デューティ比予測回路６５を介してデジタル電流信号Ｉout(n)を得ながら前述したチャージ・バランス理論に基づいてオン期間とオフ期間を算出し、オン期間およびオフ期間にそれぞれ制御信号duty(n)＝１００％およびduty(n)＝０％を出力する。また、同時に、デューティ比予測回路６５が負荷電流を示す上記デジタル電流信号Ｉout(n)に応じた非線形制御終了直後のデューティ比を予測する。
そして、非線形制御によって、出力電圧Ｖoutが再び設定した値内に回復すると、モード制御回路６３が制御モードを線形制御モードに戻す（モード信号を“Ｈi”から“Ｌo”に切り替える）。これにより、デジタル制御回路６４は、デューティ比予測回路６５で予測されたデューティ比を用いて線形制御を開始する。
【００４１】
次に、上記デューティ比予測回路６５で実行されるデューティ比予測について説明する。
ある負過電流Ｉsにおける最適なデューティ比Ｄsは、前記（６）式を変形した下式で表される。
Ｄs＝（Ｖout／Ｖin）＋（Ｒeq／Ｖin）・Ｉs  ・・・（１０）
で表される。
ここで、Ｖout／Ｖinは負荷電流Ｉsが０Ａ（Ｉs＝０）のときのデューティ比である。そこで、このＶout／ＶinをＤ0とすると、（１０）式は、
Ｄs＝（Ｒeq／Ｖin）・Ｉs＋Ｄ0  ・・・（１１）
と表される。
【００４２】
この（１１）式は、図２に示すような傾きＲeq／Ｖin、切片Ｄ0の直線を表す。従って、ＲeqとＶinを検出して上記傾きＲeq／Ｖinを求めれば、負荷電流Ｉsに対する最適なデューティ比Ｄsを求めることが可能となる。しかし、抵抗成分Ｒeqの検出は非常に困難であり、さらに抵抗成分Ｒeqと入力電圧Ｖinの両方を検出することは、回路規模を増大させるという不都合をもたらす。
【００４３】
本実施形態では、上記抵抗成分Ｒeqと入力電圧Ｖinを個別に検出するのではなく、図１に示したような定電流回路４０を配置することによってＲeq／Ｖinを直接検出するようにしている。
図２に示す関係から明らかなように、Ｒeq／Ｖinは、上記直線上の任意の１点に関するデューティ比と負荷電流が既知であれば算出することができる。定電流回路４０は、既知の定電流Ｉsinkを既知の負荷電流Ｉsとして強制的に流すために設けられている。ここで、上記既知の定電流Ｉsinkに対する定常状態のデューティ比をＤ’とすると、
Ｒeq／Ｖinは、Ｉsinkおよびデューティ比Ｄ’を用いて
Ｒeq／Ｖin＝（Ｄ’−Ｄ0）／Ｉsink  ・・・（１２）
と表される。そして、（１１）、（１２）式から
Ｄs＝〔（Ｄ’−Ｄ0）・Ｉs／Ｉsink〕＋Ｄ0  ・・・（１３）
という関係が得られる。そこで、デューティ比Ｄ0とデューティ比Ｄ’とを検出すれば、負荷電流Ｉsに対する最適なデューティ比Ｄsを予測算出することが可能となる。
【００４４】
この最適なデューティ比Ｄsの予測算出に使用するデューティ比Ｄ0、Ｄ’の検出は、後述するように、線形制御モードで動作しているデジタル制御回路６４から出力されるデジタル信号duty(n)をレジスタに格納するだけで実現することができる。つまり、複雑な検出回路を追加することなく実現することができる。図３に示すレジスタ６４１および６４２は、デジタル制御回路６４に内蔵されたものであり、それぞれに上記デューティ比Ｄ’およびＤ0を示すデータが格納される。
なお、例えば、ＩsinkをＩsink＝０[Ａ]（＝負荷３０に電流が流れないようにした状態で定電流回路４０内のスイッチ４１をオフさせる）とＩsink＝１[Ａ]（＝定電流源４２の出力を１Ａとし、負荷３０に電流が流れないようにした状態でスイッチ４１をオンさせる）とすると、（１３）式は
Ｄs＝（Ｄ’−Ｄ0）・Ｉs＋Ｄ0             ・・・（１４）
となる。この場合、最適デューティ比Ｄsの計算が加減算と乗算だけになるため簡素化される。
また、ＤＤ’＝Ｄ’／Ｉsink、ＤＤ0＝Ｄ0／Ｉsinkとすれば、（１３）式は
Ｄs＝（ＤＤ’−ＤＤ0）・Ｉs＋Ｄ0   ・・・（１５）
となる。この場合、ＤＤ’＝Ｄ’／Ｉsink、ＤＤ0＝Ｄ0／Ｉsinkの計算を最初に行っておけば、最適デューティ比Ｄsの計算は加減算と乗算だけにすることができる。
【００４５】
デューティ比予測回路６５は、（１３）式もしくは（１４）式に基づいてデューティ比Ｄsを算出する。デューティ比予測回路６５の動作としては、以下の２つが想定される
（１）負荷電流Ｉsの過渡変化によって制御モードが非線形制御モード（過渡モード）に切り替えられる毎に、上記過渡変化した負荷電流Ｉs（電流検出器２０によって検出される）と上記検出したデューティ比Ｄ’、Ｄ0とを用いてその負荷電流Ｉsに適応するデューティ比Ｄsを計算する。
（２）予め設定した種々の負荷電流Ｉsに適応するデューティ比Ｄsを上記検出したデューティ比Ｄ’およびＤ0を用いて予め計算し、その計算結果をルックアップテーブル（ＬＵＴ）に格納する。そして、上記過渡変化した負荷電流Ｉsに適応するデューティ比Ｄsのデータを上記ルックアップテーブルから読み出す。
【００４６】
デューティ比予測回路６５は、動作（１）の場合に加減算器と乗算器で構成され、動作（２）の場合に加減算器、乗算器および上記ルックアップテーブルで構成される。動作（２）のための回路規模は、動作（１）のためのそれより大きくなるが、負荷電流Ｉsが過渡変化する毎にデューティ比Ｄsの計算処理を行わなくても良いので、消費電流を低減することが可能となる。
デューティ比予測回路６５は、仕様に応じて最適な構成で実現することができる。
【００４７】
図３に、上記動作（１）を実行するデューティ比予測回路６５の構成例を示す。このデューティ比予測回路６５は、（１４）式に基づいて構成したものであり、減算器、加算器、乗算器およびレジスタを備えている。
このデューティ比予測回路６５では、最初に、デジタル制御回路６４のレジスタ６４１および６４２にそれぞれ格納されている前記デューティ比Ｄ’およびＤ0を用いて減算Ｄ’−Ｄ0が実行される。この減算は、加算器６５１とインバータ６５２とで構成された減算器において行われる。次に、図１に示すＡＤＣ６２でＡ／Ｄ変換された電流信号Ｉout（n）（過渡変化した負荷電流Ｉsを示す）と上記減算結果（Ｄ’−Ｄ0）との乗算が乗算器６５３によって実行され、その後、加算器６５４で上記乗算結果（Ｄ’−Ｄ0）・Ｉsとデューティ比Ｄ0の加算が実行される。加算器６５４の加算結果であるデューティ比Ｄsは、最終的にレジスタ６５５に格納され、図１に示すデジタル制御回路６４へ出力される。
【００４８】
この動作（１）を実行するデューティ比予測回路６５では、前記したように、負荷電流Ｉsの過渡変化によって制御モードが非線形制御モード（過渡モード）に切り替えられる毎に該負荷電流Ｉsに応じたデューティ比Ｄsが計算される。
なお、図３において、ｋはデューティ比Ｄ’、Ｄ0を示すデータのビット長を、ｍは上記電流信号Ｉout（n）のビット長を、Ｃｋは加算器６５１，６５４のOverflow Carry信号を、TLはレジスタ６５５の書き込みタイミング信号をそれぞれ示している。
【００４９】
動作（２）を実行するデューティ比予測回路６５は、上記最終段のレジスタ６５５（最終的な計算結果Ｄsを格納して出力するレジスタ）の代わりに前記ルックアップテーブルを配置した構成を持たせればよい。前記したように、このルックアップテーブルには、種々の負荷電流Ｉsに対応するデューティ比Ｄsのデータが格納されるので、過渡変化した負荷電流Ｉsとこのルックアップテーブルの格納データとに基づいて、その負荷電流Ｉsに適応するデューティ比Ｄsが該ルックアップテーブルから読み出される。
【００５０】
前述したように、非線形制御モードにおいては、デジタル制御回路６４がチャージ・バランス理論に基づいて規定されるオン期間とオフ期間にそれぞれ制御信号duty(n)＝１００％およびduty(n)＝０％を出力する。そして、非線形制御によってデジタルエラー信号error(n)がゼロになると、モード制御回路６３が線形制御モードを指示するモード信号を出力する。これにより、デジタル制御回路６４は、デューティ比予測回路６５で予測されたデューティ比Ｄs を入力して、このデューティ比Ｄsの値を初期値とする線形制御指令信号duty(n)を出力する。この結果、過渡変化した負荷電流に適応する制御量での線形ＰＷＭ制御が実行されて、出力電圧Ｖoutの変動が抑制される。
なお、デジタル制御回路６４は、その後、デジタルエラー信号error(n)を基に求めたＰＩＤもしくはＰＩ制御のための線形制御指令信号duty(n)を出力する。そして、再度、非線形制御モードに移行し、その後、非線形制御モードから線形制御モードに移行する状態が生じた場合には、上記と同様に、線形制御の開始時点でデューティ比予測回路６５で予測されたデューティ比Ｄsの値を初期値とする線形制御指令信号duty(n)を出力する。
【００５１】
次に、上記デューティ比Ｄ’、Ｄ0を検出するための手順について説明する。図４にこのデューティ比Ｄ’、Ｄ0の検出手順の一例を示す。この手順は、スイッチング電源装置の起動時に実行される。
すなわち、スイッチング電源が起動（例えば、Enable信号が“Ｌo”から“Ｈi”へ変化）されると、モード制御回路６３は、デジタル制御回路６４の動作モードを線形制御モードに固定するとともに、負荷３０へ動作禁止信号（例えば、Ready＝“Ｌo”）を出力し、さらに、定電流回路４０内のスイッチ素子４１を非導通状態にする信号（例えば、on／off＝“Ｌo”）を出力する（ステップ１００〜１０２）。
【００５２】
以上に処理により、負荷電流Ｉsが０Ａの状態となる。起動されたスイッチング電源の出力電圧Ｖoutは、デジタルエラー信号error(n)に基づくデジタル制御回路６４の出力によって除々に上昇され、予め設定された基準電圧Ｖrefまで上昇する。Ｄ’とＤ0はいずれも定常状態におけるデューティ比であるので、このデューティ比Ｄ’とＤ0を検出するには定常状態にあることを認識しなければならない。
【００５３】
図１に示したように、ＡＤＣ６１は基準電圧Ｖrefに対する出力電圧Ｖoutの誤差をＡＤ変換するため、このＡＤＣ６１の出力が“０”であることは、上記誤差が生じていないこと、すなわち、定常状態であることを意味する。なぜなら、負荷電流が過渡変化しない定常状態では、その過渡変化に起因する出力電圧Ｖoutの変動が生じないからである。
そこで、デジタル制御回路６４は、ＡＤＣ６１の出力信号であるerror(n)をモニターし（ステップ１０３）、この信号error(n)が“０”になったことに基づいて定常状態を認識する（ステップ１０４）。そして、その定常状態の認識時点でその出力duty(n)を負荷電流が０Ａのときのデューティ比Ｄ0として図３に示すレジスタ６４２へ格納する(ステップ１０５)。
【００５４】
デジタル制御回路６４がデューティ比Ｄ0の格納を完了すると、モード制御回路６３は、定電流回路４０内のスイッチ素子４１を導通状態（on／off＝“Ｈi”）にして強制的に定電流Ｉsinkを流す（ステップ１０６）。ここでは、Ｉsink＝１Ａとしている。
その後、デジタル制御回路６４は、再びＡＤＣ６１の出力信号error(n)をモニターし（ステップ１０７）、信号error[n]が“０”になったことに基づいて定常状態を認識する（ステップ１０８）。そして、その定常状態の認識時点でその出力duty(n)を負荷電流が１Ａのときのデューティ比Ｄ’として図３に示すレジスタ６４１へ格納する（ステップ１０９）。
【００５５】
デューティ比Ｄ’の格納が完了すると、モード制御回路６３は再び定電流回路４０内のスイッチ素子４１を非導通状態とし、かつ、負荷３０に動作許可信号（例えば、Ready＝“Ｈi”）を出力する（ステップ１１０、１１１）。なお、負荷３０は、例えば、マイクロプロセッサを含む電子回路であり、モード制御回路６３からのReady信号に基づいてその動作、不動作が指示される。そして、その不動作時には、ＤＣ-ＤＣコンバータの負荷電流が０になる。
なお、ステップ１０４，１０８における信号error[n]が“０”になることの検出に関し、ＡＤＣ６１の量子化誤差などにより必ずしもerror[n]が“０”にならないことが想定される場合は、小さな値の定数δを用いて、error[n]＜δであればerror[n]が実質的に“０”であるとみなすようにしてもよい。
さらに、スイッチング電源装置の状態が遷移するとき、エラー信号error(t)が発振しながら収束する場合は、error[n]＝“０”もしくはerror[n]＜δの状態が規定回数検出されたら、error[n]が実質的に“０”であるとみなすようにすればよい。
以上のerror[n]が実質的に“０”であるとみなす方式は、上述の非線形制御の終了タイミングの決定にも使うことができる。
【００５６】
上記したように、本実施形態によれば、制御モードが非線形制御モードから線形制御モードへ移行した時点において使用する線形制御指令値が、非線形制御モードでの負荷電流に応じた指令値として予測設定されるので、出力変動が抑制される。したがって、図９に示すような高速な過渡応答性を有するスイッチング電源を実現することが可能となる。
【符号の説明】
【００５７】
１０  ＤＣ-ＤＣコンバータ部
１１，１２  出力スイッチ素子
１３  インダクタ
１４  出力キャパシタ
２０  電流検出器
３０  負荷
４０  定電流回路
４１  スイッチ素子
４２  定電流源
５０  誤差検出回路
６０  制御部
６１，６２  アナログデジタル変換器（ＡＤＣ）
６３  モード制御回路
６４  デジタル制御回路
６５  デューティ比予測回路
６６  デジタルＰＷＭ回路
６７  デッドタイム制御回路
【図１】
2010259280.tif 000003
【図２】
2010259280.tif 000004
【図３】
2010259280.tif 000005
【図４】
2010259280.tif 000006
【図５】
2010259280.tif 000007
【図６】
2010259280.tif 000008
【図７】
2010259280.tif 000009
【図８】
2010259280.tif 000010
【図９】
2010259280.tif 000011