(57)【要約】【課題】絶縁性基板上に設けられた第１の半導体デバイス部と、絶縁性基板からその上面までの高さが高い第２の半導体デバイス部とを接続する配線層が断線することを防止する半導体装置およびその製造方法を提供する。【解決手段】絶縁性基板１０からその上面までの高さが高い駆動回路部６０と、駆動回路部６０と所定の距離を隔てて絶縁性基板１０上に設けられたＴＦＴ３５とを接続する配線層３０によって接続する前に、ＴＦＴ３５と駆動回路部６０との間にＳＯＧ膜２６を形成する。そして、さらに駆動回路部６０の上面に形成されたＳＯＧ膜２６をエッチバックすることによって除去することによって駆動回路部６０の上面と絶縁性基板１０との間の段差を緩和し、駆動回路部６０の底部近傍で配線層３０が断線することを防止する。【選択図】図１４
2010147046.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、
前記絶縁性基板上に設けられた第１の半導体デバイス部と、
前記第１の半導体デバイス部と所定の距離を隔てて前記絶縁性基板上に設けられ、前記絶縁性基板から上面までの段差が前記絶縁性基板から前記第１の半導体デバイス部の上面までの段差と同じまたはそれよりも大きな第２の半導体デバイス部とを備える半導体装置の製造方法であって、
前記絶縁性基板に前記第１の半導体デバイス部を形成する第１の形成工程と、
前記絶縁性基板に前記第１の半導体デバイス部と所定の距離を隔てて前記第２の半導体デバイス部を形成する第２の形成工程と、
前記第１および前記第２の半導体デバイス部を平坦化膜で覆うとともに、前記第１の半導体デバイス部の側面と前記第２の半導体デバイス部の側面とによって挟まれた空間を傾斜面を有する平坦化膜で埋める平坦化工程と、
前記第１の半導体デバイス部と前記第２の半導体デバイス部とを接続する配線層を前記平坦化膜の表面に形成する配線工程とを有することを特徴とする、半導体装置の製造方法。
【請求項２】
前記平坦化工程と前記配線工程との間に、前記平坦化膜をエッチバックするエッチバック工程を含むことを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記エッチバック工程は、前記第２の半導体デバイス部の上面が露出するまで行うことを特徴とする、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記平坦化膜はＳＯＧ膜であることを特徴とする、請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記平坦化膜は、ポリイミド系樹脂膜、アクリル系樹脂膜、エポキシ系樹脂膜または感光性樹脂膜のいずれかであることを特徴とする、請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第２の半導体デバイス部は、単結晶半導体層を含むことを特徴とする、請求項１から５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第２の形成工程は、
少なくとも前記第２の半導体デバイス部が設けられるべき前記絶縁性基板の表面を露出させる表面露出工程と、
前記絶縁性基板の露出した表面に前記第２の半導体デバイス部を貼り付ける貼付け工程とを含むことを特徴とする、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１の半導体デバイス部は、前記絶縁性基板に形成された薄膜トランジスタを含むことを特徴とする、請求項１から７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記第１の半導体デバイス部は、単結晶半導体層を含むことを特徴とする、請求項１から７のいずれかに記載の半導体装置の製造方法。
【請求項１０】
絶縁性基板と、
前記絶縁性基板上に設けられた第１の半導体デバイス部と、
前記第１の半導体デバイス部と所定の距離を隔てて前記絶縁性基板上に設けられ、前記絶縁性基板から上面までの段差が前記絶縁性基板から前記第１の半導体デバイス部の上面までの段差と同じまたはそれよりも大きな側面を有する第２の半導体デバイス部と、
前記第１の半導体デバイス部の上面および前記第２の半導体デバイス部の上面と同じ高さで前記第１の半導体デバイス部の側面と前記第２の半導体デバイス部の側面とによって挟まれた空間を埋める、傾斜した表面を有する平坦化膜と、
前記平坦化膜の表面に形成され、前記第１の半導体デバイス部と前記第２の半導体デバイス部とを接続する配線層とを有することを特徴とする、半導体装置。
【請求項１１】
第１の絶縁性基板と、前記第１の絶縁性基板に対向して設けられた第２の絶縁性基板と、前記第１の絶縁性基板と前記第２の絶縁性基板との間に挟持された液晶層とを備えた液晶表示装置であって、
前記第１の絶縁性基板は、
薄膜トランジスタが形成された複数の画素形成部を含む表示部と、
前記表示部と所定の距離を隔てて第１の絶縁性基板上に設けられ、前記第１の絶縁性基板から上面までの段差が前記絶縁性基板から前記表示部の上面までの段差よりも大きな、前記画素形成部を駆動する駆動回路部と、
前記表示部と前記駆動回路部との側面を囲むとともに、前記表示部と前記駆動回路部とによって挟まれた空間を埋める、傾斜した表面を有する平坦化膜と、
前記平坦化膜の表面に形成され、前記薄膜トランジスタと前記駆動回路部とを接続する配線層とを備えることを特徴とする、液晶表示装置。
【請求項１２】
前記配線層は、アルミニウムまたはアルミニウム合金からなる金属層であることを特徴とする、請求項１１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法並びに液晶表示装置に関する。
【背景技術】
【０００２】
近年、アクティブマトリクス型の液晶表示装置において、アモルファスシリコンＴＦＴ（Thin Film Transistor ：以下「ＴＦＴ」という）やポリシリコンＴＦＴによって構成される駆動回路部を画素形成部とともにガラス基板上に形成した液晶パネルが使用されるようになってきた。特に、ポリシリコンＴＦＴは、移動度が高く高速動作が可能なため、駆動回路部を構成する素子として用いられている。
【０００３】
しかし、単結晶シリコン層に形成されたＴＦＴと異なり、ポリシリコンＴＦＴには、結晶性が不完全なためにバンドギャップ内に準位が生じたり、結晶粒界付近の欠陥のために移動度が低下したりするなどの問題がある。このようなポリシリコンＴＦＴを用いて、高性能の駆動回路部を構成することは難しい。
【０００４】
そこで、特許文献１には、単結晶シリコン層に形成されたＭＯＳトランジスタによって構成される高性能の駆動回路部を液晶パネルのガラス基板に貼り付けた液晶表示装置が開示されている。
【特許文献１】特表平７−５０３５５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、ガラス基板上に形成された画素形成部のＴＦＴと、画素形成部から所定の距離だけ離してガラス基板上に貼り付けられた駆動回路部とを配線層によって接続する場合に、次のような問題が生じる。単結晶シリコン層に形成された駆動回路部はＴＦＴよりも高さが高いので、駆動回路部を画素形成部と同じガラス基板上に形成した場合、駆動回路部の側面に大きな段差が生じる。このような段差がある状態でＴＦＴと駆動回路部とを接続する配線層を形成すれば、駆動回路部の底部近傍で配線層のステップカバレッジが悪くなり、配線層が断線しやすくなるという問題が生じる。
【０００６】
そこで、本発明は、絶縁性基板上に設けられた第１の半導体デバイス部と、絶縁性基板からその上面までの高さが高い第２の半導体デバイス部とを接続する配線層が断線することを防止する半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明は、絶縁性基板と、
前記絶縁性基板上に設けられた第１の半導体デバイス部と、
前記第１の半導体デバイス部と所定の距離を隔てて前記絶縁性基板上に設けられ、前記絶縁性基板から上面までの段差が前記絶縁性基板から前記第１の半導体デバイス部の上面までの段差と同じまたはそれよりも大きな第２の半導体デバイス部とを備える半導体装置の製造方法であって、
前記絶縁性基板に前記第１の半導体デバイス部を形成する第１の形成工程と、
前記絶縁性基板に前記第１の半導体デバイス部と所定の距離を隔てて前記第２の半導体デバイス部を形成する第２の形成工程と、
前記第１および前記第２の半導体デバイス部を平坦化膜で覆うとともに、前記第１の半導体デバイス部の側面と前記第２の半導体デバイス部の側面とによって挟まれた空間を傾斜面を有する平坦化膜で埋める平坦化工程と、
前記第１の半導体デバイス部と前記第２の半導体デバイス部とを接続する配線層を前記平坦化膜の表面に形成する配線工程とを有することを特徴とする。
【０００８】
第２の発明は、第１の発明において、
前記平坦化工程と前記配線工程との間に、前記平坦化膜をエッチバックするエッチバック工程を含むことを特徴とする。
【０００９】
第３の発明は、第２の発明において、
前記エッチバック工程は、前記第２の半導体デバイス部の上面が露出するまで行うことを特徴とする。
【００１０】
第４の発明は、第１から第３のいずれかの発明において、
前記平坦化膜はＳＯＧ膜であることを特徴とする。
【００１１】
第５の発明は、第１から第３のいずれかの発明において、
前記平坦化膜は、ポリイミド系樹脂膜、アクリル系樹脂膜、エポキシ系樹脂膜または感光性樹脂膜のいずれかであることを特徴とする。
【００１２】
第６の発明は、第１から第５のいずれかの発明において、
前記第２の半導体デバイス部は、単結晶半導体層を含むことを特徴とする。
【００１３】
第７の発明は、第６の発明において、
前記第２の形成工程は、
少なくとも前記第２の半導体デバイス部が設けられるべき前記絶縁性基板の表面を露出させる表面露出工程と、
前記絶縁性基板の露出した表面に前記第２の半導体デバイス部を貼り付ける貼付け工程とを含むことを特徴とする。
【００１４】
第８の発明は、第１から第７のいずれかの発明において、
前記第１の半導体デバイス部は、前記絶縁性基板に形成された薄膜トランジスタを含むことを特徴とする。
【００１５】
第９の発明は、第１から第７のいずれかの発明において、
前記第１の半導体デバイス部は、単結晶半導体層を含むことを特徴とする。
【００１６】
第１０の発明は、絶縁性基板と、
前記絶縁性基板上に設けられた第１の半導体デバイス部と、
前記第１の半導体デバイス部と所定の距離を隔てて前記絶縁性基板上に設けられ、前記絶縁性基板から上面までの段差が前記絶縁性基板から前記第１の半導体デバイス部の上面までの段差と同じまたはそれよりも大きな側面を有する第２の半導体デバイス部と、
前記第１の半導体デバイス部の上面および前記第２の半導体デバイス部の上面と同じ高さで前記第１の半導体デバイス部の側面と前記第２の半導体デバイス部の側面とによって挟まれた空間を埋める、傾斜した表面を有する平坦化膜と、
前記平坦化膜の表面に形成され、前記第１の半導体デバイス部と前記第２の半導体デバイス部とを接続する配線層とを有することを特徴とする。
【００１７】
第１１の発明は、第１の絶縁性基板と、前記第１の絶縁性基板に対向して設けられた第２の絶縁性基板と、前記第１の絶縁性基板と前記第２の絶縁性基板との間に挟持された液晶層とを備えた液晶表示装置であって、
前記第１の絶縁性基板は、
薄膜トランジスタが形成された複数の画素形成部を含む表示部と、
前記表示部と所定の距離を隔てて第１の絶縁性基板上に設けられ、前記第１の絶縁性基板から上面までの段差が前記絶縁性基板から前記表示部の上面までの段差よりも大きな、前記画素形成部を駆動する駆動回路部と、
前記表示部と前記駆動回路部との側面を囲むとともに、前記表示部と前記駆動回路部とによって挟まれた空間を埋める、傾斜した表面を有する平坦化膜と、
前記平坦化膜の表面に形成され、前記薄膜トランジスタと前記駆動回路部とを接続する配線層とを備えることを特徴とする。
【００１８】
第１２の発明は、第１の発明において、
前記配線層は、アルミニウムまたはアルミニウム合金からなる金属層であることを特徴とする。
【発明の効果】
【００１９】
上記第１の発明によれば、絶縁性基板上に設けられた第１の半導体デバイス部および第２の半導体デバイス部を覆うとともに、それらの側面によって挟まれた空間を傾斜面を有する平坦化膜で埋める。平坦化膜の表面は緩やかに傾斜しているので、その表面に形成される、第１の半導体デバイス部と第２の半導体デバイス部とを接続する配線層の断線を防止することができる。
【００２０】
上記第２の発明によれば、平坦化膜をエッチバックすることによって、第１の半導体デバイス部と第２の半導体デバイス部との間に形成される平坦化膜の表面の傾斜をより緩やかにすることができるので、その表面に形成される配線層の断線をより防止することができる。
【００２１】
上記第３の発明によれば、第２の半導体デバイス部の上面に形成されていた平坦化膜がエッチバックによって完全に除去されるので、配線層と接続するためのコンタクトホールを第２の半導体デバイス部の上面に開孔する際にエッチングすべき膜厚が薄くなる。同時に、第１の半導体デバイス部上の平坦化膜の一部も同時に除去されるので、第１の半導体デバイス部の上面にコンタクトホールを開孔する際にエッチングすべき膜厚も薄くなる。このため、コンタクトホールのエッチング時間を短縮することができる。また、第１の半導体デバイス部と第２の半導体デバイス部との間に形成される平坦化膜の表面の傾斜をより一層緩和することができるので、平坦化層の表面に形成される配線層の断線をより一層防止することができる。
【００２２】
上記第４の発明によれば、平坦化膜としてＳＯＧ膜を使用することにより、第１の半導体デバイス部と第２の半導体デバイス部との間に傾斜の緩やかな平坦化膜を容易かつ確実に形成することができる。
【００２３】
上記第５の発明によれば、平坦化膜としてポリイミド系樹脂膜、アクリル系樹脂膜、エポキシ系樹脂膜または感光性樹脂膜のいずれかを使用することにより、第１の半導体デバイス部と第２の半導体デバイス部との間に傾斜の緩やかな平坦化膜を容易かつ確実に形成することができる。
【００２４】
上記第６の発明によれば、第２の半導体デバイス部は単結晶半導体層を含むので、高さが高くなり、第１の半導体デバイス部との高さの差が大きくなる。しかし、平坦化工程によって、第１の半導体デバイス部と第２の半導体デバイス部との間に傾斜の緩やかな表面を有する平坦化膜を形成することができるので、配線層の断線を防止することができる。
【００２５】
上記第７の発明によれば、露出した絶縁性基板の表面に、単結晶半導体層を含む第２の半導体デバイス部を貼り付けるので、絶縁性基板上に第２の半導体デバイス部を容易に形成することができる。
【００２６】
上記第８の発明によれば、第１の半導体デバイス部は高さの低い薄膜トランジスタを含むため、第２の半導体デバイス部との高さの差が大きくなる。しかし、平坦化工程によって、第１の半導体デバイス部と第２の半導体デバイス部との間に傾斜の緩やかな表面を有する平坦化膜を形成することができるので、配線層の断線を防止することができる。
【００２７】
上記第９の発明によれば、第１の半導体デバイス部の高さは第２の半導体デバイス部の高さと同程度であるが、平坦化工程によって、第１の半導体デバイス部と第２の半導体デバイス部との間に傾斜の緩やかな凹面形状の平坦化膜を形成することができるので、第１の半導体デバイス部と第２の半導体デバイス部とを接続する配線層の断線を防止することができる。
【００２８】
上記第１０の発明によれば、半導体装置は第１の発明と同様の効果を奏する。
【００２９】
上記第１１の発明によれば、表示部と駆動回路部とによって挟まれた空間を、傾斜した表面を有する平坦化膜で埋め、画素形成部の薄膜トランジスタと駆動回路部とを接続する配線層を平坦化膜の表面に形成するので、配線層の断線を防止することができる。
【００３０】
上記第１２の発明によれば、画素形成部に含まれる薄膜トランジスタと画素形成部を駆動する駆動回路部とを接続するための配線層を抵抗率の低いアルミニウムまたはアルミニウム合金を含む金属層によって形成するので、配線層の配線抵抗を小さくすることができる。このため、配線層を伝わる信号の遅延を防止することができる。
【発明を実施するための最良の形態】
【００３１】
＜１．第１の実施形態＞
＜１．１  液晶パネルの構成＞
図１は、本発明の第１の実施形態に係る半導体装置が設けられる液晶パネルの概略的構成を示す図である。より詳しくは、図１（Ａ）は液晶パネルの断面図であり、図１（Ｂ）は液晶パネルを構成するＴＦＴ基板の平面図である。
【００３２】
図１（Ａ）に示すように、液晶パネルは、画素形成部が形成された基板（以下、「ＴＦＴ基板」という）１０と、ＴＦＴ基板１０に対向して配置されるカラーフィルタ基板（以下、「ＣＦ基板」という）１１と、ＴＦＴ基板１０とＣＦ基板１１によって挟持される液晶層１２とを備えている。また、図１（Ｂ）に示すように、ＴＦＴ基板１０には、マトリクス状に配置された複数の画素形成部（図示しない）からなる表示部１４と、各画素形成部を駆動する走査信号線駆動回路部１５およびデータ信号線駆動回路部１６が形成されている。
【００３３】
各画素形成部はスイッチング素子として機能するＴＦＴおよびＴＦＴのドレイン電極に接続された透明な画素電極（いずれも図示しない）を有している。ＣＦ基板１１には、ＴＦＴ基板１０の画素電極に対向して設けられた透明な共通電極やカラーフィルタ（いずれも図示しない）が形成されている。液晶層１２は、ＴＦＴ基板１０とＣＦ基板１１との間に設けられたシール部材１３によって封止されている。
【００３４】
画素形成部は、画素電極と、画素電極と対向して設けられた共通電極との間に液晶層１２を挟持する構造の容量を有する。画素形成部は、この容量に与えられた信号電圧を保持するホールド型の素子で、保持する信号電圧に応じて決まる透過率で光を透過させる。
【００３５】
このような液晶パネルにおいて、単結晶シリコン層に形成された走査信号線駆動回路部１５およびデータ信号線駆動回路部１６をＴＦＴ基板１０上に設けた場合、ＴＦＴ基板１０の表面から走査信号線駆動回路部１５およびデータ信号線駆動回路部１６の上面までの高さ（段差）が高くなる。この段差のために、走査信号線駆動回路部１５およびデータ信号線駆動回路部１６と表示部１４内の各画素形成部に形成されたＴＦＴとを接続する配線層（図示しない）が、走査信号線駆動回路部１５と表示部１４とによって挟まれた領域１７、および、データ信号線駆動回路部１６と表示部１４とによって挟まれた領域１８で断線しやすくなる。そこで、領域１７、１８に平坦化膜を形成し、平坦化膜の表面に配線層を形成すれば、配線層の断線を防止することができる。以下、平坦化膜の形成について具体的に説明するが、説明の便宜上、表示部１４をＴＦＴとし、走査信号線駆動回路部１５およびデータ信号線駆動回路部１６を駆動回路部として説明する。
【００３６】
＜１．２  半導体装置の構成＞
図１４は、絶縁性基板上に形成された第１の半導体デバイス部であるＴＦＴと第２の半導体デバイス部である駆動回路部とを含む半導体装置の断面図である。
【００３７】
図１４に示すように、ガラス基板等の絶縁性基板（ＴＦＴ基板）１０の表面にベースコート膜２０が形成されている。ベースコート膜２０の上面にＴＦＴ３５が形成されている。ＴＦＴ３５は、半導体層２１と、半導体層２１を覆うように形成されたゲート絶縁層２２と、ゲート絶縁層２２を介して半導体層２１の一部と対向するように形成されたゲート電極２３と、ゲート電極２３を含むＴＦＴ３５の全体を覆うように形成された層間絶縁膜２４とを含む。半導体層２１は、ソース領域と、ドレイン領域と、ソース領域およびドレイン領域に挟まれたチャネル領域とを含む。
【００３８】
駆動回路部６０は、単結晶シリコン層に形成された複数のＭＯＳトランジスタを含み、絶縁性基板１０に貼り付けられている。図１０は、駆動回路部の構成を示す断面図である。図１０を参照して、駆動回路部６０の構成を詳細に説明する。駆動回路部６０内には、下から順に保護膜７９、絶縁膜７５および単結晶シリコン層７４が積層され、単結晶シリコン層７４の表面に素子分離膜であるロコス酸化膜（Local Oxidation of Silicon）６４が形成されている。ロコス酸化膜６４に挟まれた単結晶シリコン層７４の表面（活性領域）には、ソース／ドレイン領域６８と、ソース／ドレイン領域６８によって挟まれたチャネル領域７０とが形成されている。ソース／ドレイン領域６８およびチャネル領域７０を覆うようにゲート絶縁膜６５が形成され、チャネル領域７０の上方のゲート絶縁膜６５上にゲート電極６６が形成されている。また、ロコス酸化膜６４上には、ＴＦＴ３５と接続するための接続パッド６７が形成されている。そして、ゲート電極６６および接続パッド６７を含む単結晶シリコン層７４の全体に、ＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨法）などによって表面が平坦化された層間絶縁膜７２が形成されている。
【００３９】
ＭＯＳトランジスタ８０のソース／ドレイン領域６８は、単結晶シリコン層７４の裏面の絶縁膜７５上からそれぞれ開孔されたコンタクトホール７６を介して絶縁膜７５上に設けられたソース端子やドレイン端子などの端子７８に接続されている。各端子７８は保護膜７９内で接続されて所定の配線が形成され、さらに単結晶シリコン層７４およびロコス酸化膜６４に開孔されたスルーホール７７を介して接続パッド６７に接続されている。
【００４０】
再び図１４に戻り、上述のようにして形成されたＴＦＴ３５および駆動回路部６０を含む絶縁性基板１０の全体を覆うようにほぼ一様な厚さの保護膜２５が形成されている。駆動回路部６０は、単結晶シリコン層７４を含むので、その底面から上面までの高さは高く、しかもその側面は絶縁性基板１０に対して垂直であるため、絶縁性基板１０の表面と駆動回路部６０の上面との間に大きな段差が生じている。
【００４１】
そこで、駆動回路部６０の上面と同じ高さまでその側面を囲み、さらにＴＦＴ３５に向かって緩やかに傾斜する表面を有する絶縁性の平坦化膜となるＳＯＧ膜２６が形成されている。つまり、ＳＯＧ膜２６は駆動回路部６０の周囲で最も高く、ＴＦＴ３５に向かって徐々に低くなるように傾斜している。このように、駆動回路部６０の上面と絶縁性基板１０との間に生じる段差は、急激に変化するのではなく、ＳＯＧ膜２６によって緩和されている。なお、コンタクトホール２８を開孔する際のエッチング時間を短縮するために、駆動回路部６０の上面にＳＯＧ膜２６は形成されていない。
【００４２】
さらにＳＯＧ膜２６上に、窒化シリコンなどからなる絶縁膜２７がほぼ一様な厚みで絶縁性基板１０の全体を覆うように形成されている。絶縁膜２７の上面に、アルミニウム（Ａｌ）またはアルミニウム合金からなり、コンタクトホール２８、２９を介してそれぞれＴＦＴ３５のソース領域と駆動回路部６０の接続パッド６７を接続する配線層３０が形成されている。このとき、駆動回路部６０の上面と、駆動回路部６０とＴＦＴ３５によって挟まれた絶縁性基板１０との間に生じる段差は、ＳＯＧ膜２６によって緩和されているので、その表面に形成される配線層３０も断線しにくくなる。特に、ＴＦＴ３５と駆動回路部６０とを接続する配線層３０は、駆動回路部６０の側面の底部近傍で断線しやすいが、底部近傍はＳＯＧ膜２６によって埋め込まれているので、この部分での配線層３０の断線を防止することができる。また、ＴＦＴ３５のドレイン領域はコンタクトホール２９を介して絶縁膜２７上に形成されたドレイン電極３１に接続されている。
【００４３】
配線層３０を含む絶縁性基板１０の全体を覆うようにパッシベーション膜３２、平坦化膜となる感光性樹脂膜３３が順に形成されている。そして、感光性樹脂膜３３の上部に形成されたＩＴＯ（Indium Tin Oxide）等の透明金属からなる画素電極３６が、感光性樹脂膜３３およびパッシベーション膜３２を貫通するコンタクトホールによってドレイン電極３１に接続されている。
【００４４】
＜１．３  駆動回路部の製造方法＞
半導体装置の製造方法について説明する前に、駆動回路部６０の製造方法について説明する。図２〜図１０は、駆動回路部の各製造工程を示す断面図である。
【００４５】
まず、図２に示すように、シリコン基板６１の表面に酸化膜６２および窒化シリコン膜６３を順に形成する。そして、フォトリソグラフィ技術を用いて、ロコス酸化膜が形成される領域の窒化シリコン膜６３をエッチングにより除去する。窒化シリコン膜６３が除去された開口部を有するシリコン基板６１を熱酸化すれば、図３に示すように、窒化シリコン膜６３が熱酸化に対するマスクとなり、開口部に膜厚の厚いロコス酸化膜６４が形成される。その後、窒化シリコン膜６３および酸化膜６２を順に除去して、シリコン基板６１の表面を露出させる。
【００４６】
次に、図４に示すように、露出したシリコン基板６１の表面にゲート酸化膜６５を形成する。そして、ゲート酸化膜６５上に導電膜を積層し、フォトリソグラフィ技術を用いて積層した導電膜をパターニングしてゲート電極６６を形成する。
【００４７】
図５に示すように、形成されたゲート電極６６をマスクとしてシリコン基板６１に自己整合的にリン等のＮ型不純物イオンをイオン注入した後、熱処理を施すことにより不純物イオンを活性化させてソース／ドレイン領域６８を形成する。なお、必要に応じてソース／ドレイン領域６８をＬＤＤ（Lightly Doped Drain）構造としてもよい。
【００４８】
図６に示すように、シリコン基板６１を覆うように層間絶縁膜７２を形成し、層間絶縁膜７２の表面をＣＭＰ法によって平坦化する。さらに、図７に示すように、水素イオンや、ヘリウムなどの不活性ガスイオンからなる剥離用イオンをシリコン基板６１に注入して、シリコン基板６１中に剥離用イオンが含まれる剥離層７３を形成する。次に、シリコン基板６１を熱処理し、シリコン基板６１の一部を剥離層７３に沿って分離する。
【００４９】
続いて図８に示すように、剥離層７３をエッチングによって除去することにより、単結晶シリコン層７４を形成する。単結晶シリコン層７４の裏面に絶縁膜７５を形成した後に、ＭＯＳトランジスタのソース／ドレイン領域６８に達するコンタクトホール７６を開孔する。このとき、ロコス酸化膜６４を貫通してロコス酸化膜６４の上部に形成された接続パッド６７に達するスルーホール７７も開孔する。そして、図９に示すように、コンタクトホール７６とスルーホール７７の内部を埋め込むとともに絶縁膜７５上に導電膜を形成する。フォトリソグラフィ技術を用いて導電膜をパターニングしてソース端子やドレイン端子などの端子７８を形成するとともに、それらを接続する配線を形成する。この結果、駆動回路部６０の出力端子は、スルーホール７７を介して接続パッド６７に接続される。その後、図１０に示すように、各端子７８および配線を含む単結晶シリコン層７４の裏面全体を覆うように保護膜７９を積層し、積層した保護膜７９の表面をＣＭＰ法によって平坦化する。このようにして駆動回路部６０が製造される。
【００５０】
＜１．４  半導体装置の製造方法＞
次に、本発明に係る半導体装置の製造方法について説明する。図１１（ａ）〜図１４は、半導体装置の製造方法を示す断面図である。
【００５１】
まず、図１１（ａ）に示すように、絶縁性基板１０の全体にベースコート膜２０を形成する。ベースコート膜２０は、絶縁性基板１０上に窒化シリコン膜を形成し、続いてＴＥＯＳガスを原料ガスとするプラズマＣＶＤ法により、ＴＥＯＳ（Tetraethoxysilane：テトラエトキシシラン）酸化膜を形成する。ベースコート膜２０の上面にアモルファスシリコンまたは多結晶シリコンからなる半導体膜を積層し、フォトリソグラフィ技術を用いて半導体膜をパターニングしてＴＦＴの活性層となる半導体層２１を形成する。
【００５２】
次に、半導体層２１を含む絶縁性基板１０の全体を覆うようにゲート絶縁膜２２を積層する。さらに、ゲート絶縁膜２２上に導電膜を積層し、フォトリソグラフィ技術を用いてパターニングすることによりゲート電極２３を形成する。ゲート電極２３をマスクとして半導体層２１にリン等のＮ型不純物イオンを注入して、ソース領域およびドレイン領域を形成した後に、ゲート電極２３を含む絶縁性基板１０の全体を層間絶縁膜２４で覆う。
【００５３】
図１１（ｂ）に示すように、駆動回路部６０を貼り付ける絶縁性基板１０の領域上に積層されている層間絶縁膜２４およびベースコート膜２０をエッチングにより除去して、絶縁性基板１０の表面を露出させる。
【００５４】
図１１（ｃ）に示すように、露出した絶縁性基板１０の表面と、駆動回路部６０の表面の保護膜７９とが接触するように駆動回路部６０を絶縁性基板１０に貼り付ける。駆動回路部６０を絶縁性基板１０に貼り付けるとき、接着剤を使用しなくても、駆動回路部６０を絶縁性基板１０にわずかな力で押しつけることによって接着させることができる。そして、次工程で形成されるＳＯＧ膜に含まれる水分がＴＦＴ３５の側面および駆動回路部６０の側面から浸入しないように、ＴＦＴ３５および駆動回路部６０含む絶縁性基板１０の全体に保護膜２５を形成する。
【００５５】
図１２（ａ）に示すように、保護膜２５上にＳＯＧ膜２６を形成する。具体的には、スリット塗布方式によって、シリコン化合物を有機溶剤に溶解した溶液を絶縁性基板１０上に滴下する。溶液は凹部に溜まりやすいので、有機溶媒に溶解したシリコン化合物の被膜も、凹部で厚く、凸部で薄く形成される。このため、駆動回路部６０の上面を完全に覆うように溶液を滴下することにより、絶縁性基板１０は、ＴＦＴ３５と駆動回路部６０とによって挟まれた凹部に厚く、駆動回路部６０の上部で薄いシリコン化合物の被膜によって覆われる。次に、窒素雰囲気中で、３００〜５００℃の温度で熱処理をする。その結果、有機溶剤が蒸発するとともにシリコン化合物の重合反応が促進され、駆動回路部６０の上面からＴＦＴ３５に向かって緩やかに傾斜し、それらの間に挟まれた絶縁性基板１０上の凹部を埋めるＳＯＧ膜２６が形成されるので、駆動回路部６０の側面の段差が緩和される。
【００５６】
次に、図１２（ｂ）に示すように、駆動回路部６０の上面に形成された保護膜２５の表面が露出するまで、ＳＯＧ膜２６をエッチバックする。エッチバックは、ＳＯＧ膜２６の全面を、３フッ化メタン（ＣＨＦ3）、フッ化炭素（ＣＦ4）およびアルゴン（Ａｒ）を主成分とするガスを用いた異方性エッチングによって行われる。このエッチバックによって、ＳＯＧ膜２６の表面の段差はさらに緩和されるので、駆動回路部６０の側面の段差も緩和される。
【００５７】
図１３に示すように、エッチバックされたＳＯＧ膜２６を覆うように絶縁膜２７を形成する。この絶縁膜２７は、後述の配線層のパターニング時に使用するフォトレジストを酸素プラズマによって除去するときに、ＳＯＧ膜２６にクラックが発生することを防止する役割を有する。そして、駆動回路部６０の接続パッドおよびＴＦＴ３５のソース／ドレイン領域にそれぞれ達するコンタクトホール２８、２９を開孔し、コンタクトホール２８、２９の内部および絶縁膜２７上に、スパッタ法またはＣＶＤ（Chemical Vaper Deposition）法を用いてアルミニウムまたはアルミニウムの合金からなる金属膜を形成する。続いて、フォトリソグラフィ法を用いて、金属膜をパターニングして配線層３０を形成する。
【００５８】
図１４に示すように、配線層３０を含む絶縁性基板１０の全体にパッシベーション膜３２を形成し、続いて平坦化膜となる感光性樹脂膜３３を、膜厚が１〜４μｍ程度となるように形成する。その後、感光性樹脂膜３３にドレイン電極３１の到達するコンタクトホール３４を形成し、ＩＴＯ等の透明金属膜をコンタクトホール３４の内部および感光性樹脂膜３３の上面に形成し、フォトリソグラフィ技術を用いて透明金属膜をパターニングすることにより、感光性樹脂膜３３の上面にドレイン電極３１に接続された画素電極３６を形成する。このようにして、絶縁性基板１０上に半導体装置が形成される。
【００５９】
＜１．４  効果＞
上記第１の実施形態によれば、絶縁性基板１０上に形成されたＴＦＴ３５と駆動回路部６０とを配線層３０によって接続する場合、ＴＦＴ３５と駆動回路部６０との間にＳＯＧ膜２６を形成し、駆動回路部６０の上面に形成されたＳＯＧ膜２６をエッチバックすることによって除去する。このとき、配線層３０と接続するためのコンタクトホールを駆動回路部６０の上面に開孔する際にエッチングすべき膜厚が薄くなると同時に、ＴＦＴ３５上のＳＯＧ膜２６の膜厚も同時に薄くなる。このため、駆動回路部６０およびＴＦＴ３５に開孔するコンタクトホール２８、２９のエッチング時間を短縮することができる。
【００６０】
また、ＳＯＧ膜２６の表面をエッチバックすることによって、駆動回路部６０からＴＦＴ３５に向かうＳＯＧ膜２６の表面の傾斜がより一層緩やかになるので、ＳＯＧ膜２６の表面に形成される配線層３０の断線を防止することができる。
【００６１】
液晶表示パネルの画素電極３６を透明金属で形成し、駆動回路部６０とＴＦＴ３５とを接続する配線層３０をアルミニウムまたはアルミニウム合金からなる金属層によって形成することにより、配線層３０の配線抵抗を小さくすることができるので、配線層を伝わる信号の遅延を防止することができる。
【００６２】
＜２．  第２の実施形態＞
＜２．１  半導体装置の構成＞
図１７は、本発明の第２の実施形態に係る半導体装置の断面図である。本実施形態に係る半導体装置に含まれる構成要素のうち、第１の実施形態に係る半導体装置と異なる構成要素を中心に説明し、第１の実施形態に係る半導体装置と同じ構成要素については同じ参照符号を付することとする。
【００６３】
図１７に示す半導体装置では、第１の実施形態の画素形成部に形成されたＴＦＴ３５の代わりに、駆動回路部６０と同様の構造を有する第１および第２の駆動回路部１６０、１７０が、互いに所定の距離を隔てて絶縁性基板１０上に貼り付けられている。第１および第２の駆動回路部１６０、１７０はいずれも、第１の実施形態の駆動回路部６０と同様に単結晶のシリコン基板を用いて形成されているので、絶縁性基板１０上から駆動回路部１６０、１７０の上面までの高さが高く、しかも駆動回路部１６０、１７０は、その側面が絶縁性基板１０に対して垂直になるように絶縁性基板１０にそれぞれ貼付けられている。
【００６４】
このような第１の駆動回路部１６０と第２の駆動回路部１７０とを配線層１３０によって接続する場合、配線層１３０は第１の駆動回路部１６０と第２の駆動回路部１７０によって挟まれた領域上にも配線される必要がある。しかし、第１および第２の駆動回路部１６０、１７０の上面とそれらによって挟まれた領域との間に大きな段差があるので、スパッタ法またはＣＶＤ法を用いて形成される金属膜のステップカバレッジは悪くなる。このため、金属膜をパターニングして形成される配線層１３０は第１および第２の駆動回路部１６０、１７０の底部近傍で断線しやすくなる。
【００６５】
そこで、本実施形態に係る半導体装置では、第１および第２の駆動回路部１６０、１７０の上面と同じ高さまでその側面を囲み、なだらかに傾斜する平坦化膜となるＳＯＧ膜１２６が形成されている。したがって、第１の駆動回路部１６０と第２の駆動回路部１７０とによって挟まれた領域では、第１の実施形態の場合と異なり、ＳＯＧ膜１２６の表面は凹面になるが、ＳＯＧ膜１２６がない場合に比べて段差が大幅に緩和される。このため、第１の駆動回路部６０の接続パッド６７と第２の駆動回路部１６０の接続パッド６７とを接続する配線層１３０がそれらの間にある段差によって断線することがなくなる。
【００６６】
なお、第１の実施形態に係る半導体装置の場合と同様に、配線層１３０を覆うようにパッシベーション膜１３２および感光性樹脂膜１３３が形成されるが、第１の実施形態と異なり、感光性樹脂膜１３３上に画素電極３６は形成されていない。
【００６７】
＜２．２  半導体装置の製造方法＞
第１および第２の駆動回路部１６０、１７０の製造方法は、第１の実施形態の駆動回路部６０の製造方法と同一であるため、その説明を省略する。
【００６８】
図１５（ａ）〜図１７は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。図１５（ａ）に示すように、絶縁性基板１０の表面に第１の駆動回路部１６０と第２の駆動回路部１７０とを所定の距離だけ離して貼り付ける。絶縁性基板１０に第１および第２の駆動回路部１６０、１７０を貼り付けるとき、第１の実施形態の駆動回路部６０と同様に、接着剤を使用しなくても、第１および第２の駆動回路部１６０、１７０をわずかな力で絶縁性基板１０に押しつけることによって接着させることができる。そして、接着された第１および第２の駆動回路部１６０、１７０を含む絶縁性基板１０の全体を保護膜１２５によって覆う。
【００６９】
次に、図１５（ｂ）に示すように、第１および第２の駆動回路部１６０、１７０を含む絶縁性基板１０の全体に平坦化膜となるＳＯＧ膜１２６を形成する。具体的には、スリット塗布方式によって、シリコン化合物を有機溶剤に溶解した溶液を第１および第２の駆動回路部１６０、１７０の上面が完全に覆われるまで滴下する。溶液は、凹部に溜まりやすいので、有機溶媒に溶解したシリコン化合物の被膜も、第１および第２の駆動回路部１６０、１７０によって挟まれた凹部で厚く、それらの上面である凸部で薄く形成される。このように、第１および第２の駆動回路部１６０、１７０の周囲だけでなく、それらの上面もシリコン化合物の被膜によって覆われる。次に、窒素雰囲気中で、３００〜５００℃の温度で熱処理をする。その結果、有機溶剤が蒸発するとともにシリコン化合物の重合反応が促進され、第１および第２の駆動回路部１６０、１７０からそれらの周辺に向かって緩やかに傾斜するＳＯＧ膜１２６が形成される。また、第１の駆動回路部１６０と第２の駆動回路部１７０とによって挟まれた領域上にも、表面が凹面のＳＯＧ膜１２６が形成される。このようなＳＯＧ膜１２６を形成することによって、第１および第２の駆動回路部１６０、１７０とそれらによって挟まれた領域における絶縁性基板１０との間の大きな段差は緩和される。
【００７０】
次に、図１６に示すように、第１および第２の駆動回路部１６０、１７０の上面に形成された保護膜１２５の表面が露出するまで、ＳＯＧ膜１２６をエッチバックする。エッチバックは、ＳＯＧ膜１２６の全面を、３フッ化メタン（ＣＨＦ3）、フッ化炭素（ＣＦ4）およびアルゴン（Ａｒ）を主成分とするガスを用いた異方性エッチングによって行われる。このエッチバックによって、ＳＯＧ膜１２６の表面の段差はさらに緩和されるので、第１および第２の駆動回路部１６０、１７０とそれらによって挟まれた領域との間の段差も緩和される。そして、エッチバックされたＳＯＧ膜１２６を覆うように絶縁膜１２７を形成する。
【００７１】
図１７に示すように、第１の駆動回路部１６０に形成された接続パッドと、第２の駆動回路部１７０に形成された接続パッドとにそれぞれ達するコンタクトホール２８を開孔し、コンタクトホール２８の内部および絶縁膜１２７上に、アルミニウムまたはアルミニウムの合金からなる金属膜をスパッタ法またはＣＶＤ法を用いて形成する。続いて、フォトリソグラフィ法を用いて、金属膜をパターニングして配線層１３０を形成する。配線層１３０を含む絶縁性基板１０の全体にパッシベーション膜１３２を形成し、さらにパッシベーション膜１３２の上面に平坦化膜となる感光性樹脂膜１３３を形成する。このようにして、絶縁性基板１０上に半導体装置が形成される。
【００７２】
＜２．３  効果＞
上記第２の実施形態によれば、第１の実施形態に係る半導体装置と同様に、絶縁性基板１０上に形成された第１の駆動回路部１６０と第２の駆動回路部１７０を配線層１３０によって接続する場合、第１の駆動回路部１６０と第２の駆動回路部１７０との間にＳＯＧ膜１２６を形成すれば、それらの間のＳＯＧ膜１２６の表面は緩やかに傾斜した凹面になる。そこで、このようなＳＯＧ膜１２６の表面に、第１の駆動回路部１６０と第２の駆動回路部１７０とを接続するための配線層１３０を形成することにより、配線層１３０の断線を防止することができる。
【００７３】
＜３．  変形例＞
第１の実施形態の駆動回路部６０、第２の実施形態の第１および第２の駆動回路部１６０、１７０の周囲に生じた段差を緩和するための平坦化膜としてＳＯＧ膜２６、１２６を用いたが、ＳＯＧ膜２６、１２６の代わりにポリイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、感光性樹脂などの樹脂膜を用いてもよい。この場合も、第１および第２の実施形態で説明したように、平坦化膜としてＳＯＧ膜２６、１２６を用いた場合と同様の効果を奏する。
【００７４】
また、第１の実施形態では駆動回路部６０の上面の保護膜２５の表面が露出するまでＳＯＧ膜２６をエッチバックし、第２の実施形態では第１および第２の駆動回路部１６０、１７０の上面の保護膜１２５の表面が露出するまでＳＯＧ膜１２６をエッチバックした。しかし、いずれの実施形態においても各駆動回路部６０、１６０、１７０の上面の保護膜２５、１２５の表面がそれぞれ露出するまでエッチバックする必要はなく、ＳＯＧ膜２６、１２６を各駆動回路部６０、１６０、１７０の上面に残した状態でエッチバックをやめてもよい。この場合、駆動回路部６０からＴＦＴ３５に向かうＳＯＧ膜２６の表面の傾斜、または、第１の駆動回路部１６０と第２の駆動回路部１７０との間のＳＯＧ膜１２６の表面の傾斜は、エッチバックを行わない場合に比べて少しきつくなるが、ＳＯＧ膜２６、１２６の表面にそれぞれ形成される配線層３０、１３０の断線を防止することができる。
【００７５】
また、第１の実施形態の駆動回路部６０、第２の実施形態の第１の駆動回路部１６０および第２の駆動回路部１７０を、剥離用イオンをシリコン基板６１に注入することによって、シリコン基板６１よりも薄い膜厚の単結晶シリコン層７４とした後に絶縁性基板１０に貼り付けたが、シリコン基板６１の状態で絶縁性基板１０に貼り付けてもよい。この場合、単結晶シリコン層７４を貼り付けるよりも段差が大きくなり、配線層３０、１３０が断線しやすくなるので、配線層３０、１３０が断線しないようにＳＯＧ膜２６、１２６を形成する必要がある。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１の実施形態に係る半導体装置が配置される液晶パネルの概略的構成を示す図である。
【図２】上記実施形態に係る半導体装置に含まれる駆動回路部の製造工程を示す断面図である。
【図３】上記実施形態に係る半導体装置に含まれる駆動回路部の製造工程を示す断面図である。
【図４】上記実施形態に係る半導体装置に含まれる駆動回路部の製造工程を示す断面図である。
【図５】上記実施形態に係る半導体装置に含まれる駆動回路部の製造工程を示す断面図である。
【図６】上記実施形態に係る半導体装置に含まれる駆動回路部の製造工程を示す断面図である。
【図７】上記実施形態に係る半導体装置に含まれる駆動回路部の製造工程を示す断面図である。
【図８】上記実施形態に係る半導体装置に含まれる駆動回路部の製造工程を示す断面図である。
【図９】上記実施形態に係る半導体装置に含まれる駆動回路部の製造工程を示す断面図である。
【図１０】上記実施形態に係る半導体装置に含まれる駆動回路部の製造工程を示す断面図である。
【図１１】本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１２】上記実施形態に係る半導体装置の製造工程を示す断面図である。
【図１３】上記実施形態に係る半導体装置の製造工程を示す断面図である。
【図１４】上記実施形態に係る半導体装置の製造工程を示す断面図である。
【図１５】本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１６】上記実施形態に係る半導体装置の製造工程を示す断面図である。
【図１７】上記実施形態に係る半導体装置の製造工程を示す断面図である。
【符号の説明】
【００７７】
１０…絶縁性基板（ＴＦＴ基板）
１２…ＣＦ基板
１３…液晶層
１４…表示部
１５…走査信号線駆動回路部
１６…データ信号線駆動回路部
２１…半導体層
２２…ゲート絶縁膜
２３…ゲート電極
２６、１２６…ＳＯＧ膜
３０、１３０…配線層
３５…ＴＦＴ
６０、１６０、１７０…駆動回路部
７４…単結晶シリコン層
【図１】
2010147046.tif 000003
【図２】
2010147046.tif 000004
【図３】
2010147046.tif 000005
【図４】
2010147046.tif 000006
【図５】
2010147046.tif 000007
【図６】
2010147046.tif 000008
【図７】
2010147046.tif 000009
【図８】
2010147046.tif 000010
【図９】
2010147046.tif 000011
【図１０】
2010147046.tif 000012
【図１１】
2010147046.tif 000013
【図１２】
2010147046.tif 000014
【図１３】
2010147046.tif 000015
【図１４】
2010147046.tif 000016
【図１５】
2010147046.tif 000017
【図１６】
2010147046.tif 000018
【図１７】
2010147046.tif 000019