(57)【要約】【課題】暗電流の発生を低減し、ＳＮ比の向上が図られたグローバルシャッタ機能を有する固体撮像装置とその製造方法、及びその固体撮像装置を用いた電子機器、並びに、駆動方法を提供する。【解決手段】信号電荷を生成する受光部と、信号電荷を蓄積保持する蓄積容量部とを有するＣＭＯＳ型の固体撮像装置において、電子シャッタ調整層を形成する。この電子シャッタ調整層は、基板内の受光部に対向する領域であって、蓄積容量部から所望のオフセット領域だけ離した領域に形成されるものである。そして、受光期間において、第１の電位を基板に印加し、非受光期間において、第２の電位を基板に印加する基板電圧電源を有する。この固体撮像装置では、受光期間において、受光部で生成された信号電荷が垂れ流し的に蓄積容量部に蓄積される。【選択図】図２
2010182887.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
受光期間に前記基板に第１の電位を印加し、非受光期間に前記基板に第２の電位を印加する基板電圧電源と、
前記基板の表面側に形成され、受光した光に応じた信号電荷を生成する受光部と、前記受光部に隣接して形成され、前記基板に第１の電位が印加されたときに、前記受光部で生成された信号電荷が転送され、前記信号電荷を蓄積保持する蓄積容量部と、前記受光部と前記蓄積容量部に形成された暗電流抑制部と、前記基板内の前記受光部に対向する領域であって、前記蓄積容量部から所定のオフセット領域だけ離した領域に形成され、前記基板に第２の電位が印加されたときに前記受光部で生成された信号電荷が前記基板の裏面側に掃き出されるように基板の電位分布を調整する電子シャッタ調整層と、前記蓄積容量部に蓄積された信号電荷が転送されるフローティングディフュージョン部と、を含んで構成される複数の画素と、
を含む固体撮像装置。
【請求項２】
前記基板は、第１導電型の半導体基板と、前記半導体基板上に形成された第２導電型の半導体ウェル層から構成され、
前記受光部は、第２導電型からなる暗電流抑制部と第１導電型の不純物領域からなる接合面と前記第１導電型の不純物領域と前記第１導電型の不純物領域下部に形成された第２導電型の不純物領域との接合面を有して、前記半導体ウェル層に形成され、
前記蓄積容量部は、第１導電型の不純物領域と第２導電型の不純物領域との接合面を有して構成され、
前記電子シャッタ調整層は、前記半導体基板と前記半導体ウェル層との間に、第１導電型の不純物領域により形成される
請求項１記載の固体撮像装置。
【請求項３】
前記蓄積容量部の静電ポテンシャルは、前記受光部の静電ポテンシャルよりも深く形成される
請求項２記載の固体撮像装置。
【請求項４】
前記オフセット領域上部の、前記受光部と前記蓄積容量部の間の領域の静電ポテンシャルは、前記受光期間と前記非受光期間とで、略等しい値を維持する
請求項３記載の固体撮像装置。
【請求項５】
前記蓄積容量部の光入射側上部に遮光膜を有し、前記遮光膜の端部は前記受光部側に張り出した張り出し部を有する
請求項４記載の固体撮像装置。
【請求項６】
前記受光部と前記フローティングディフュージョン部との間に転送ゲート部を有し、
前記遮光膜は、さらに、前記転送ゲート部および前記フローティングディフュージョン部の光入射側上部にも形成される
請求項５記載の固体撮像装置。
【請求項７】
前記受光部及び前記蓄積容量部の前記暗電流抑制部は、前記受光部及び前記蓄積容量部の光入射側表面に形成された第２導電型の不純物領域により構成される
請求項６記載の固体撮像装置。
【請求項８】
前記受光部の前記暗電流抑制部は、前記受光部の光入射側表面に形成された第２導電型の不純物領域により構成され、
前記電荷蓄積容量部の前記暗電流抑制部は、前記電荷蓄積容量部の光入射側上部に形成された暗電流抑制電極と、前記暗電流抑制電極に直流電圧を印加する直流電圧電源により構成される
請求項６記載の固体撮像装置。
【請求項９】
前記暗電流抑制電極は、前記遮光膜と電気的に接続される
請求項６記載の固体撮像装置。
【請求項１０】
前記フローティングディフュージョン部は、隣接する複数の蓄積容量部に共有されており、前記フローティングディフュージョン部には、隣接する複数の蓄積容量部から順次信号電荷が転送される
請求項１記載の固体撮像装置。
【請求項１１】
前記フローティングディフュージョン部に蓄積された信号電荷をリセットするリセットトランジスタと、前記グローティングディフュージョン部に転送された信号電荷を増幅する増幅トランジスタとを、さらに有して構成される
請求項１記載の固体撮像装置。
【請求項１２】
第１導電型の半導体基板を準備する工程、
前記半導体基板上に第２導電型の半導体ウェル層を形成する工程、
前記半導体ウェル層の表面側に、受光部、受光部に隣接する蓄積容量部、及び転送ゲート部を介して前記蓄積容量部に隣接するフローティングディフュージョン部を形成する工程、
前記半導体ウェル層を形成する前、又は後に、前記半導体基板と前記半導体ウェル層との間の、前記受光部に対向する領域であって、前記蓄積容量部から所望のオフセット距離だけ離した領域に第１導電型からなる電子シャッタ調整層を形成する工程、
前記蓄積容量部及び受光部上部の光入射側に暗電流抑制部を形成する工程、
を有する固体撮像装置の製造方法。
【請求項１３】
前記半導体ウェル層は、前記半導体基板上に形成された第２導電型のエピタキシャル成長層により構成される
請求項１２記載の固体撮像装置の製造方法。
【請求項１４】
前記半導体ウェル層は、前記半導体基板上に第１導電型のエピタキシャル成長層を形成した後、前記エピタキシャル成長層の所望の領域に、第２導電型の不純物をイオン注入して形成される
請求項１２記載の固体撮像装置。
【請求項１５】
基板と、
受光期間に前記基板に第１の電位を印加し、非受光期間に前記基板に第２の電位を印加する基板電圧電源と、
前記基板の表面側に形成され、受光した光に応じた信号電荷を生成する受光部と、前記受光部に隣接して形成され、前記基板に第１の電位が印加されたときに、前記受光部で生成された信号電荷が転送され、前記信号電荷を蓄積保持する蓄積容量部と、前記受光部と前記蓄積容量部に形成された暗電流抑制部と、前記基板内の前記受光部に対向する領域であって、前記蓄積容量部から所定のオフセット領域だけ離した領域に形成され、前記基板に第２の電位が印加されたときに前記受光部で生成された信号電荷が前記基板の裏面側に掃き出されるように基板の電位分布を調整する電子シャッタ調整層と、前記蓄積容量部に蓄積された信号電荷が転送されるフローティングディフュージョン部と、を含んで構成される複数の画素と、を含んで構成される固体撮像装置の駆動方法であって、
前記基板電圧電源により、前記基板に第１の電位を印加することにより、全画素の受光部で生成された信号電荷の前記蓄積容量部への転送を開始し、
前記基板電圧電源により、前記基板に第２の電位を印加することにより、全画素の受光部で生成された信号電荷の前記蓄積容量部への転送を終了し、前記受光部で生成された信号電荷を前記基板側に掃き出すとともに、画素毎に、前記蓄積容量部に蓄積された信号電荷を前記フローティングディフュージョン部へ転送する
固体撮像装置の駆動方法。
【請求項１６】
前記信号電荷の前記蓄積容量部への転送の開始及び終了は、前記半導体ウェル層に形成された全画素において同時刻になされる
請求項１５記載の固体撮像装置の駆動方法。
【請求項１７】
光学レンズと、
基板と、受光期間に前記基板に第１の電位を印加し、非受光期間に前記基板に第２の電位を印加する基板電圧電源と、前記基板の表面側に形成され、受光した光に応じた信号電荷を生成する受光部と、前記受光部に隣接して形成され、前記基板に第１の電位が印加されたときに、前記受光部で生成された信号電荷が転送され、前記信号電荷を蓄積保持する蓄積容量部と、前記受光部と前記蓄積容量部に形成された暗電流抑制部と、前記基板内の前記受光部に対向する領域であって、前記蓄積容量部から所定のオフセット領域だけ離した領域に形成され、前記基板に第２の電位が印加されたときに前記受光部で生成された信号電荷が前記基板の裏面側に掃き出されるように基板の電位分布を調整する電子シャッタ調整層と、前記蓄積容量部に蓄積された信号電荷が転送されるフローティングディフュージョン部と、を含んで構成され、前記光学レンズに集光された光が入射される固体撮像装置と
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、ＣＭＯＳ型の固体撮像装置とその製造方法、並びに駆動方法に関する。また、その固体撮像装置を用いた電子機器に関する。
【背景技術】
【０００２】
従来、一般的なＣＭＯＳ型固体撮像装置では、二次元マトリクス状に配列された各画素の受光部で生成・蓄積された信号電荷を、行毎に順次読み出す方式が採られている。この場合、各画素の受光部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まるため、画素毎に露光のタイミングが異なる。このため、このようなＣＭＯＳ型固体撮像装置を用いて速い動きの被写体を撮像する場合には、被写体が歪んで撮像されるという問題がある。
【０００３】
以上のような問題を解決するために、近年、信号電荷の蓄積の同時刻性を実現する同時撮像機能（グローバルシャッタ機能）が提案されており、また、グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置の用途も多くなってきている。
【０００４】
グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、通常、受光部で生成された信号電荷を読み出し時まで蓄えておくために、遮光性を持った電荷蓄積部を有することが必要となる（例えば特許文献１参照）。
従来、提案されてきたグローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置の構成例を以下に示す。
【０００５】
（１）  ＦＤ（フローティングディフュージョン）部を電荷蓄積部としても用い、電荷蓄積部を別途設けないＣＭＯＳ型固体撮像装置が提案されている。この場合、ＦＤ部と、受光部とＦＤ部の間の転送を行う読み出しゲートは遮光されている。このような構成のＣＭＯＳ型固体撮像装置では、まず、全受光部をリセットする。受光部のリセットは、読み出しゲートとＦＤ部を用いる方式や、受光部に専用のリセットゲート・ドレイン構造を設ける方式等により行われる。その後、読み出しゲートをオフすることで受光が始まり、受光期間終了時に、直前にリセットされたＦＤ部に全画素同時に読み出しゲートをオンして信号電荷を受光部から転送する。次いで、信号電荷の転送後に読み出しゲートをオフする。そして、ＦＤ部に蓄積された信号電荷をライン順次的に画素アンプで読み出し、信号線を通してカラム回路側に出力する。このような読み出し方法では、受光部は、次のフレームの受光動作をほぼ連続的に行えるので、特に、動画撮像の場合はこの方式が多く使われる。
【０００６】
また、上述の構成では別途電荷蓄積部を構成せずに、電荷蓄積部の機能をＦＤ部にもたせることにより、簡単な構造とすることができ、受光部の開口面積を大きくとることができる。しかし、このような構造を有するＣＭＯＳ型固体撮像装置では、一般に、ＦＤ部におけるリーク電流が、同面積のＨＡＤ（Hole-Accumulation Diode）構造（ＨＡＤ：登録商標）に比べると１０３〜１０５くらい大きい。このため、Ｓ／Ｎ比に関しては、課題が多く残る構造といえる。
【０００７】
（２）  各画素において、受光部と、ＦＤ部の間に電荷蓄積部が構成されるＣＭＯＳ型固体撮像装置が提案されている。この場合、受光部と電荷蓄積部との間の電荷の転送を行う転送ゲートと、電荷蓄積部とＦＤ部の間の電荷の転送を行う読み出しゲートとが構成される。
【０００８】
このような構造を有するＣＭＯＳ型固体撮像装置では、まず、全画素において同時的に受光部をリセットする。次に、転送ゲートをオフした状態で、受光部にて全画素同時に光電変換と信号電荷の蓄積を行う。次に、転送ゲートを全画素で同時にオンすることで、受光部から電荷蓄積部へ信号電荷を転送する。信号電荷の転送を行った後、転送ゲートをオフし、受光期間を終了する（あるいは引き続き、次のフレームの受光と信号電荷の蓄積が行われる）。その後、電荷蓄積部に蓄えられた信号電荷は、ライン順次的に読み出しゲートのオン／オフを行うことにより、ＦＤ部に読み出される。
【０００９】
以上のような蓄積、転送方式を有するＣＭＯＳ型固体撮像装置では、読み出しの自由度が大きく、暗電流の低減がしやすいという利点がある。一方、各画素で、受光部の蓄積容量と電荷蓄積部の蓄積容量との両方を確保するためにスペースの制約が大きく、取り扱い電荷量が確保しにくいというデメリットがある。
【００１０】
（３）  上記（１）と（２）の中間的方式として、（２）の構造を有するＣＭＯＳ型固体撮像装置において、信号電荷の転送方式を変えた構成が提案されている。この転送方式では、転送ゲートをオンしている間、受光部から電荷蓄積部に光電変換された信号電荷を転送し、電荷蓄積部にて信号電荷が蓄積される。電荷蓄積部に蓄積された信号電荷は、ライン順次的に読み出しゲートのオン／オフを行うことにより、ＦＤ部に読み出される。
【００１１】
この方式では、転送ゲートが受光中にオンとされるため、転送ゲート下の絶縁膜、及びシリコン界面からの暗電流が生成しやすいという欠点がある。
【００１２】
以上のように、従来のＣＭＯＳ型固体撮像装置を実現するためには、電荷蓄積部の遮光性や、電荷蓄積部の飽和電荷容量（Ｑｓ）、受光部の開口率、受光部のＱｓ（受光部でも信号電荷を蓄積するタイプにおいて）等、解決すべき課題が多く存在する。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−１１１５９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述の点に鑑み、本発明は、暗電流の発生を低減し、ＳＮ比の向上が図られたグローバルシャッタ機能を有する固体撮像装置とその製造方法、及びその固体撮像装置を用いた電子機器、並びに、駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の固体撮像装置は、基板と、受光期間と非受光期間とで異なる電位を基板に印加する基板電圧電源を有する。また、基板には、受光部、蓄積容量部、暗電流抑制部、フローティングディフュージョン部を含んで構成される複数の画素が形成される。
受光部は、基板表面側に形成されるものであり、受光した光に応じて信号電荷を生成する。蓄積容量部は、受光部に隣接する領域に形成され、基板に第１の電位が印加されたときに、受光部で生成された信号電荷が転送され、前記信号電荷を蓄積保持するものである。
暗電流抑制部は受光部及び蓄積容量部に形成されるものである。
電子シャッタ調整層は、基板内の受光部に対向する領域であって、蓄積容量部から所望のオフセット領域だけ離した領域に形成された層である。この電子シャッタ調整層は、基板に第２の電位が印加されたときに受光部で生成された信号電荷が基板の裏面側に掃き出されるように基板の電位分布を調整する層である。
【００１６】
本発明の固体撮像装置では、受光期間と、非受光期間とで基板内のポテンシャル分布が変化される。特に、電子シャッタ調整層の効果により、受光部下部のポテンシャル分布が変化される。これにより、受光部において生成された信号電荷が、受光期間中には、蓄積容量部に転送され、非受光期間中には、基板裏面側に掃き出される。
【００１７】
本発明の固体撮像装置の製造方法は、第１導電型の半導体基板を準備する工程、半導体基板上に第２導電型の半導体ウェル層を形成する工程を有する。さらに、半導体ウェル層の表面側に、受光部、受光部に隣接する蓄積容量部、及び転送ゲート部を介して蓄積容量部に隣接するフローティングディフュージョン部を形成する工程を有する。そして、半導体ウェル層を形成する前、又は後に、半導体基板と半導体ウェル層との間の、受光部に対向する領域であって、蓄積容量部から所望のオフセット領域だけ離した領域に、第１導電型からなる電子シャッタ調整層を形成する工程を有する。また、蓄積容量部及び受光部上部の光入射側に暗電流抑制部を形成する工程を有する。
【００１８】
また、本発明の固体撮像装置の駆動方法は、上述した本発明の固体撮像装置において、まず、基板電圧電源により、基板に第１の電位を印加することにより、受光部で生成された信号電荷の蓄積容量部への転送を開始する。次に、基板電圧電源により、基板に第２の電位を印加することにより、受光部で生成された信号電荷の蓄積容量部への転送を終了し、その後に、受光部で生成された信号電荷を基板側に掃き出す。受光部において、基板側に信号電荷を掃き出している間、画素毎に信号電荷をフローティングディフュージョン部へ転送する。
【００１９】
本発明の固体撮像装置の駆動方法では、半導体基板に第１の電位を印加している時には、受光部で生成された信号電荷が垂れ流し的に蓄積容量部に蓄積される。また、第２の電位を印加している時には、受光部で生成された信号電荷は蓄積容量部に転送されずに、半導体基板側に掃き出される。すなわち、半導体基板に印加する電位を変化させることにより、信号電荷の蓄積容量部への転送を制御することができる。
【００２０】
また、本発明の電子機器は、光学レンズと、固体撮像装置と、信号処理回路とを含んで構成される。この、本発明の電子機器では、上述した本発明の固体撮像装置が適用される。
【発明の効果】
【００２１】
本発明によれば、グローバルシャッタ機能を有するＣＭＯＳ型の固体撮像装置において、暗電流の抑制、及びＳ／Ｎ比の向上が図られ、また、これにより、画質が向上した電子機器が得られる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係る固体撮像装置の概略構成図である。
【図２】本発明の第１の実施形態に係る固体撮像装置の概略断面構成図である。
【図３】本発明の第１の実施形態に係る固体撮像装置の基板の電位である。
【図４】Ａ〜Ｃ  本発明の第１の実施形態に係る固体撮像装置の製造工程図（その１）である。
【図５】Ｄ〜Ｆ  本発明の第１の実施形態に係る固体撮像装置の製造工程図（その２）である。
【図６】Ａ〜Ｃ  本発明の第１の実施形態に係る固体撮像装置の駆動時における信号電荷の転送の様子を示した図である。
【図７】本発明の第２の実施形態に係る固体撮像装置の概略断面図である。
【図８】本発明の第３の実施形態に係る固体撮像装置の概略平面図である。
【図９】本発明の第４の実施形態に係る電子機器の概略構成図である。
【発明を実施するための形態】
【００２３】
以下に、本発明の実施形態に係る固体撮像装置とその製造方法、駆動方法、及び電子機器の一例を、図１〜図９を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置の例
１．１固体撮像装置全体の構成
１．２固体撮像装置の断面構成
１．３固体撮像装置の製造方法
１．４固体撮像装置の駆動方法
２．第２の実施形態：固体撮像装置の例
３．第３の実施形態：固体撮像装置の例（レイアウト例）
４．第４の実施形態：電子機器の例
【００２４】
〈１．第１の実施形態〉
［１．１  固体撮像装置全体の構成］
図１に、本発明の第１の実施形態に係る固体撮像装置の概略構成を示す。
図１に示す固体撮像装置１は、シリコンからなる半導体基板１１上に配列された複数の画素２から構成される撮像領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００２５】
画素２は、フォトダイオードからなる受光部と、受光部で生成された信号電荷を蓄積する蓄積容量部と、複数のＭＯＳトランジスタとから構成され、半導体基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成するＭＯＳトランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。
【００２６】
撮像領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。そして、撮像領域３は、実際に光を受光し、光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、有効画素領域の周囲に形成され、黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成される。
【００２７】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２８】
垂直駆動回路４は、例えばシフトレジスタによって構成され、撮像領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。
【００２９】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
【００３０】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００３１】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
【００３２】
［１．２  固体撮像装置の断面構成］
図２に、本実施形態例の固体撮像装置１における１画素分の概略断面構成を示す。本実施形態例では、本発明における第１導電型をＮ型とし、第２導電型をＰ型として説明する。
【００３３】
本実施形態例の固体撮像装置１は、半導体基板１２と半導体ウェル層１３からなる基板と、遮光膜３１と、図示しない基板電圧電源とを有して構成されている。また、半導体ウェル層１３には、受光部１９と、蓄積容量部２０と、電子シャッタ調整層１４と、第１及び第２の暗電流抑制部１８，２３と、ＦＤ部２５と、複数のＭＯＳトランジスタとからなる画素が形成されている。また図２では、複数のＭＯＳトランジスタのうち、転送ゲート部２６を構成する転送トランジスタＴｒ１のみを図示し、アンプトランジスタＴｒ３、リセットランジスタＴｒ２、選択トランジスタＴｒ４の構成は回路図として描いている。
【００３４】
半導体基板１２は、例えばシリコンからなるＮ型のＣＺ基板により構成されている。また、半導体基板１２には、図示しない基板電圧電源が接続されている。基板電圧電源は、受光部１９における受光期間と、蓄積容量部２０からＦＤ部２５への信号電荷の転送期間とで、異なる基板電圧Ｖｓｕｂを半導体基板１２に供給する。この基板電圧電源は素子の外部に持つことができるが、固体撮像装置１内部に基板電圧発生回路として持つ構成も可能である。
【００３５】
半導体ウェル層１３は、半導体基板１２上に形成されたＰ−型のエピタキシャル層により構成されている。本実施形態例では、半導体ウェル層１３の、半導体基板１２に面する側とは反対側の面が受光面とされる。
【００３６】
受光部１９は、Ｎ型の低濃度不純物領域（Ｎ−領域）１７と、Ｐ型の低濃度不純物領域（Ｐ−領域）１６とから構成されている。Ｎ−領域１７は、半導体ウェル層１３の受光面側に形成されている。Ｐ−領域１６は、Ｎ−領域１７に対して受光面とは反対側の領域に、Ｎ−領域１７に接するように形成されている。すなわち、本実施形態例の受光部１９は、第１の暗電流抑制部１８とＮ−領域１７とＰ−領域１６との接合面を有して構成されるフォトダイオードから構成されている。受光部１９では、受光面から入射した光がフォトダイオード領域において光電変換し、光量に応じた信号電荷が生成される。
【００３７】
蓄積容量部２０は、第２の暗電流抑制部２３とＮ型の不純物領域（Ｎ領域）２２とＰ型の高濃度不純物領域（Ｐ＋領域）２１とから構成されており、半導体ウェル層１３に形成された受光部１９に隣接して形成されている。Ｎ領域２２は、半導体ウェル層１３の受光面側であって、受光部１９を構成するＮ−領域１７に対して水平方向に隣接する領域に形成されている。Ｐ＋領域２１は、Ｎ領域２２に対して受光面とは反対側の領域に、Ｎ領域２２に接するように形成されている。すなわち、蓄積容量部２０では、第２の暗電流抑制部２３とＮ領域２２、およびＮ領域２２とＰ＋領域２１との接合面により電位の井戸が形成され、受光部１９で生成された信号電荷はＮ領域２２に蓄積される。ここで、蓄積容量部２０の静電ポテンシャルは、受光部１９の静電ポテンシャルよりも深くなるように構成されている。
【００３８】
第１の暗電流抑制部１８は、半導体ウェル層１３に形成された受光部１９の受光面側の最表面に形成されている。また、第２の暗電流抑制部２３は、蓄積容量部２０の受光面側の最表面に形成されている。この第１及び第２の暗電流抑制部１８，２３は、Ｐ型の高濃度不純物領域からなり、受光部１９から蓄積容量部２０に渡り一体に形成されている。第１及び第２の暗電流抑制部１８，２３では、受光面の界面で発生する暗電流をＰ型の高濃度不純物領域の多数キャリアである正孔により再結合させて抑制する。すなわち、本実施形態例の受光部１９及び蓄積容量部２０では、ＨＡＤ（Hole-Accumulation Diode）構造（ＨＡＤ：登録商標）、いわゆる埋め込みフォトダイオードが構成されている。
【００３９】
電子シャッタ調整層１４は、半導体基板１２の、半導体ウェル層１３に面する側の受光部１９に対向する領域に、Ｎ型の高濃度不純物領域により形成されている。また、この電子シャッタ調整層１４は、蓄積容量部２０が形成された領域から、受光部１９側へ、水平方向に所定のオフセット領域２４だけ離して形成されている。このオフセット領域２４は、後述するように、半導体基板１２、及び半導体ウェル層１３の電位分布が最適化されるように決定されるものである。
【００４０】
ＦＤ部２５は、半導体ウェル層１３の受光面側に、Ｎ型の高濃度不純物領域により形成されている。また、ＦＤ部２５と、蓄積容量部２０との間には、転送ゲート部２６が構成されている。
【００４１】
転送ゲート部２６は、ＭＯＳトランジスタからなる転送トランジスタＴｒ１により構成されるものであり、転送トランジスタＴｒ１は、ソースを蓄積容量部２０、ドレインをＦＤ部２５として構成されている。転送ゲート部２６が構成された半導体ウェル層１３の上部には、ゲート絶縁膜２９を介して、転送トランジスタＴｒ１の転送ゲート電極２８が形成されている。転送ゲート電極２８に転送パルスφＴＲＧを印加することにより、転送ゲート部２６にチャネル領域２７が形成され、蓄積容量部２０に蓄積された信号電荷が、ＦＤ部２５に転送される。
【００４２】
半導体ウェル層１３のＦＤ部２５側には、Ｐ型の高濃度不純物領域により、隣接する画素を分離するチャネルストップ領域１５ａが形成されている。また、半導体ウェル層１３の受光部１９側にも、Ｐ型の高濃度不純物領域により、隣接する画素を分離するチャネルストップ領域１５ｂが形成されている。このチャネルストップ領域１５ａ，１５ｂで囲まれる領域により単位画素が構成される。また、図２では回路図に示すが、転送トランジスタＴｒ１の他に、リセットトランジスタＴｒ２、アンプトランジスタＴｒ３、選択トランジスタＴｒ４（必要に応じて）が単位画素内の半導体ウェル層１３に形成される。
【００４３】
リセットトランジスタＴｒ２は、ソースがＦＤ部２５に接続されており、ドレインが電源電圧３６に接続されている。また、リセットゲート電極３３には、リセットパルスφＲＳＧが印加される図示しないリセット配線が接続されている。
【００４４】
アンプトランジスタＴｒ３は、ソースが電源電圧３６に接続されており、ドレインが選択トランジスタＴｒ４のソースに接続されている。また、アンプゲート電極３５には、ＦＤ部２５が接続されている。
【００４５】
選択トランジスタＴｒ４は、ソースがアンプトランジスタＴｒ３のドレインに接続されており、ソースが列信号線３７に接続されている。また、選択ゲート電極３４には、選択パルスφＳＥＬが印加される図示しない選択配線が接続されている。
【００４６】
図２では、選択トランジスタＴｒ４を構成する例としたが、選択トランジスタＴｒ４は構成しない例としてもよい。
【００４７】
遮光膜３１は、半導体ウェル層１３上に形成された転送ゲート電極２８等の電極配線上部の、受光部１９を除く面を、層間絶縁膜３０を介して被覆するように形成されている。このとき、蓄積容量部２０上部の遮光膜３１の端部は、受光部１９側に所定の領域だけ張り出した張り出し部３１ａを有して形成されている。
【００４８】
次に、図３を用いて、本実施形態例の固体撮像装置１が有するポテンシャルプロファイルについて説明する。以下の説明において、半導体基板１２と半導体ウェル層１３を区別せずに説明する場合には「基板」と総称する。
【００４９】
図３は、図２のＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’線上に沿う基板の電位を示した電位分布図である。Ａ−Ａ’は、受光部１９と電子シャッタ調整層１４を含む、基板の垂直方向における電位分布で、Ｂ−Ｂ’は受光部１９と、オフセット領域２４を含む、基板の垂直方向における電位分布である。また、Ｃ−Ｃ’は、蓄積容量部２０を含む、基板の垂直方向における電位分布である。
【００５０】
図３で示す一点鎖線は、基板電圧Ｖｓｕｂを第１の電位（以下、Ｌｏｗ）に設定したときの、Ａ−Ａ’線上に沿う電位Ｖａｌである。また、図３で示す二点鎖線は、基板電圧Ｖｓｕｂを第１の電位よりも高い電位である第２の電位（以下、Ｈｉｇｈ）に設定したときの、Ａ−Ａ’線上に沿う電位Ｖａｈである。また、図３に示す破線は、基板電圧ＶｓｕｂをＨｉｇｈに設定したときのＢ−Ｂ’線上に沿う電位Ｖｂｈである。また、図３に示す実線は、Ｃ−Ｃ’線上に沿う電位Ｖｃである。
【００５１】
図３に示すように、基板電圧ＶｓｕｂがＬｏｗに設定されている場合には、Ａ−Ａ’線上に沿う電位Ｖａｌは、受光部１９を構成するＮ−領域１７における電位がＰ−領域１６や半導体ウェル層１３よりも深くなるように構成されている。すなわち、受光部１９のＮ−領域１７において、浅い電位の井戸が形成されている。このＮ−領域１７の不純物濃度は、従来用いられている一般的なＨＡＤ構造を有する受光部よりも１Ｖ程度浅いポテンシャルに設定されている。
【００５２】
また、基板電圧ＶｓｕｂがＬｏｗの場合、図示しないが、Ｂ−Ｂ’線上に沿う電位も、Ａ−Ａ’線上に沿う電位Ｖａｌと同様とされる。図３では、受光部１９を構成するＰ−領域１６下部の半導体ウェル層１３で、半導体ウェル領域が一部ニュートラル（空乏化していない）状態に描かれているが、空乏化していてもよい。
【００５３】
次に、基板電圧ＶｓｕｂがＨｉｇｈに設定されている場合には、Ａ−Ａ’線上に沿う電位Ｖａｈは、Ｎ型の高濃度不純物領域からなる電子シャッタ調整層１４の効果で、全体的に深い方に引っ張られる。そして、半導体基板１２側に向けてより深くなるように、電位Ｖａｈが変化される。また、Ｂ−Ｂ’線上では、オフセット領域２４により電子シャッタ調整層１４が形成されていないので、半導体基板１２側で若干電位が深くなるのみで、受光部１９付近における電位Ｖｂｈは、基板電圧ＶｓｕｂがＬｏｗのときの略同じ値で維持される。
【００５４】
また、Ｃ−Ｃ’線上に沿う電位Ｖｃは、蓄積容量部２０を構成するＮ領域２２とＰ＋領域２１との接合面の効果により、受光部１９よりも深い電位の井戸が形成されるような構成とされている。
【００５５】
［１．３  固体撮像装置の製造方法］
図４，図５を用いて、以上の構成を有する固体撮像装置１の製造方法を説明する。図４，図５において、図２に対応する部分には、同一符号を付し重複説明を省略する。
【００５６】
まず、図４Ａに示すように、例えばＣＺ基板等のＮ型の半導体基板１２を準備し、その半導体基板１２上部の所定の位置に、Ｎ型の不純物を高濃度にイオン注入することにより、電子シャッタ調整層１４を形成する。
【００５７】
次に、図４Ｂに示すように、エピタキシャル成長法を用いて、Ｐ−型のエピタキシャル成長層からなる半導体ウェル層１３を形成する。
【００５８】
次に、図４Ｃに示すように、半導体ウェル層１３表面に、Ｎ型の不純物を高濃度にイオン注入することにより、ＦＤ部２５を形成し、また、Ｐ型の不純物を高濃度にイオン注入することにより、チャネルストップ領域１５ａ，１５ｂを形成する。なお、ＦＤ部２５や図示しない各トランジスタのソース・ドレイン領域は、後述するように、各トランジスタのゲート電極（ゲート電極２８など）の形成の後に形成してもよい。
【００５９】
次に、図５Ｄに示すように、半導体ウェル層１３表面の所定に位置に、Ｐ型の不純物、及びＮ型の不純物を低濃度にイオン注入することにより、Ｐ−領域１６及びＮ−領域１７からなる受光部１９を形成する。また、半導体ウェル層１３表面の所定の位置に、Ｐ型の不純物を高濃度にイオン注入し、Ｎ型の不純物をイオン注入することにより、Ｐ＋領域２１及びＮ領域２２からなる蓄積容量部２０を形成する。その後、受光部１９及び蓄積容量部２０上部に、Ｐ型の不純物を高濃度にイオン注入することにより、第１及び第２の暗電流抑制部１８，２３を形成する。
【００６０】
次に、図５Ｅに示すように、半導体ウェル層１３上部にゲート絶縁膜２９を形成し、ゲート絶縁膜２９上に、転送ゲート電極２８を形成する。転送ゲート電極２８は、ＦＤ部２５と、蓄積容量部２０の間の領域に構成される転送ゲート部２６上部に、パターニングにより形成する。また、図示していないが、この工程において、他のＭＯＳトランジスタのゲート電極等も形成される。なお、本実施形態例における造工程の順番とは異なり、ゲート絶縁膜２９の形成とゲート電極２８等の形成の後に、ソース・ドレイン領域、ＦＤ領域２５、第１及び第２暗電流抑制部１８、２３を形成する場合もある。ソース・ドレイン領域やＦＤ部２５、第１及び第２暗電流抑制部１８、２３は浅い濃度プロファイルが好ましいため、ゲート絶縁膜２９やゲート電極２８の形成時の高温プロセス以降に形成することが多く行われている。
【００６１】
そして、図５Ｆに示すように、所望の電極が形成された後、受光部１９を除く領域に、層間絶縁膜３０を介して遮光膜３１を形成する。また、蓄積容量部２０上部に形成される遮光膜３１の受光部１９側端部は、受光部１９側に張り出した張り出し部３１ａを有するように形成する。この遮光膜３１は、所望の配線層を兼ねる構成としてもよい。
【００６２】
その後、上層には、所望の配線層や、平坦化膜、カラーフィルタ、オンチップレンズ等、従来の固体撮像装置と同様の層が形成され、また、半導体基板１２に、可変である基板電圧電源を接続することにより、本実施形態例の固体撮像装置１が完成する。なお、基板電圧電源は、基板電圧発生回路として固体撮像装置１のチップ内に内蔵することもできる。
【００６３】
本実施形態例では、半導体ウェル層１３を、Ｐ−型のエピタキシャル成長層より構成する例としたが、Ｎ−型のエピタキシャル成長層で構成してもよい。その場合には、前記Ｎ−型のエピタキシャル成長層内に、マトリックス状に配置された画素領域を含むようにＰ型の不純物をイオン注入してＰウエル（半導体ウェル層１３に相当する）を形成する。さらに、受光部１９を構成するＰ−領域１６のプロファイルを機能実現上、本実施形態例と異なるようにする必要がある。
【００６４】
また、電子シャッタ調整層１４は、半導体ウェル層１３を形成した後、Ｎ型の不純物を高エネルギーで高濃度にイオン注入することにより形成してもよい。また、本実施形態例では、電子シャッタ調整層１４は、半導体基板１２側に埋め込んで形成したが、半導体基板１２に接するように半導体ウェル層１３に形成してもよい。
【００６５】
また、本実施形態例では、ゲート絶縁膜２９を、半導体ウェル層１３全面に形成する例としたが、転送ゲート部２６上のゲート絶縁膜２９と、受光部１９や、蓄積容量部２０上に形成される他の絶縁膜を別々に形成してもよい。
【００６６】
また、受光部１９や、蓄積容量部２０は、図５Ｅに示す工程の後に形成してもよく、さらに、第１及び第２の暗電流抑制部１８，２３を、図５Ｅに示す工程の後に形成してもよい。
また、本実施形態例では図示しないが、上述の工程に加えて、アンプトランジスタ、選択トランジスタ、リセットトランジスタとその配線、及び画素エリア外の駆動回路部、制御回路部、読み出し回路部等を形成する工程を含む。
【００６７】
［１．４  固体撮像装置の駆動方法］
次に、本実施形態例の固体撮像装置１の駆動方法について説明する。まず、本実施形態例の固体撮像装置１における実際の駆動に先立ち、受光部１９及び蓄積容量部２０における信号電荷の生成、蓄積の原理を、図３に示した電位図を用いて説明する。
【００６８】
図３に示すように、基板電圧ＶｓｕｂがＬｏｗに設定されている場合には、Ａ−Ａ’線上に沿う電位Ｖａｌは、Ｎ−領域１７における電位がＰ−領域１６や半導体ウェル層１３よりも深くなっている。また、基板電圧ＶｓｕｂがＬｏｗの場合、図示しないが、Ｂ−Ｂ’線上に沿う電位も、Ａ−Ａ’線上に沿う電位Ｖａｌと同様になる。また、Ｃ−Ｃ’線上に沿う電位Ｖｃは、第２の暗電流抑制部２３と蓄積容量部２０を構成するＮ領域２２とＰ＋領域２１との接合面の効果で、受光部１９よりも深い電位の井戸が形成されている。
【００６９】
このため、基板電圧ＶｓｕｂがＬｏｗに設定されているとき受光部１９で生成された信号電荷は、受光部１９に蓄積されることなく、垂れ流し的に蓄積容量部２０に転送され、蓄積容量部２０で蓄積保持される。
【００７０】
次に、基板電圧ＶｓｕｂがＨｉｇｈに設定されている場合には、Ａ−Ａ’線上に沿う電位Ｖａｈは、Ｎ型の高濃度不純物領域により電子シャッタ調整層１４が形成されているので、電位は全体的に深い方に引っ張られる。また、Ｂ−Ｂ’線上では、電子シャッタ調整層１４が形成されていないので、半導体基板１２側で若干電位が深くなるのみで、受光部付近における電位Ｖｂｈは、基板電圧ＶｓｕｂがＬｏｗのときと変わらない。
【００７１】
このため、基板電圧ＶｓｕｂがＨｉｇｈに設定されているとき、受光部１９で生成された信号電荷は、Ａ−Ａ’線上に沿う電位Ｖａｈが、Ｂ−Ｂ’線上に沿う電位Ｖｂｈよりも深く形成されるので、蓄積容量部２０に転送されない。また、Ａ−Ａ’線上に沿う電位Ｖａｈは、電子シャッタ調整層１４の効果で、Ｐ−型の半導体ウェル層１３のバリアーが押し下げられ、半導体基板１２側に向けて深くなっている。このため、受光部１９で生成された信号電荷は半導体基板１２側に掃き出される。すなわち、基板電圧ＶｓｕｂがＨｉｇｈに設定されている場合には、受光部１９で光電変換された信号電荷は、蓄積容量部２０に流れ込まず、半導体基板１２側に掃き出される。
【００７２】
さらに、このとき、Ｂ−Ｂ’線上に沿う電位Ｖｂｈのうち、受光部１９付近における電位がオフセット領域２４の効果により、基板電圧ＶｓｕｂがＬｏｗのときと近い値に維持される。これにより、蓄積容量部２０に蓄積保持された信号電荷が、受光部１９側に逆流することがない。また、これにより、蓄積容量部２０に蓄積された信号電荷は、基板電圧ＶｓｕｂがＨｉｇｈになっても、受光部１９における電位Ｖｃの浅い位置付近までの信号電荷量を保持することができる。
【００７３】
以上の信号電荷の生成、蓄積の原理に基づいて、本実施形態例の固体撮像装置１の駆動方法を、図６Ａ〜図６Ｃを用いて説明する。図６Ａ〜図６Ｃは、固体撮像装置１における、１画素分のリセットトランジスタＴｒ２、転送トランジスタＴｒ１、受光部１９、蓄積容量部２０における電位の井戸を概略的に示し、信号電荷３２の転送の様子を概略的に示したものである。図６Ａ〜図６Ｃにおいて、図２に対応する部分には同一符号を付し重複説明を省略する。
【００７４】
まず、基板電圧電源により、基板電圧ＶｓｕｂをＬｏｗにする。これにより、信号電荷の生成及び蓄積が全画素同時に開始される。以下、この動作が行われる期間を「受光期間」とする。
受光期間時には、前述したように、基板電圧ＶｓｕｂがＬｏｗである場合、図６Ａに示すように、受光部１９に入射した光Ｌの光電変換によって生成された信号電荷が垂れ流し的に蓄積容量部２０に蓄積保持される。これにより、固体撮像装置１の全画素において、同時刻の光の光電変換による信号電荷が、蓄積容量部２０に蓄積保持される。
【００７５】
この受光期間中、強く過剰な光量の光Ｌが受光部１９に入射した場合には、蓄積容量部から溢れる信号電荷が出てくる。この場合は、転送ゲート部のチャネル領域を通り、ＦＤ部２５や、さらに、リセットトランジスタＴｒ２のドレインに接続される電源電圧３６に吸収され、リセットされる。また、過剰な光量により生成された信号電荷の一部は、半導体基板１２側に溢れる場合もある。
【００７６】
次に、基板電圧電源により、基板電圧ＶｓｕｂをＨｉｇｈにする。これにより、固体撮像装置１の全画素において、基板の電位のプロファイルが、図３で示したように変化し、受光部１９に入射して光電変換された信号電荷３２は、図６Ｂに示すように半導体基板１２側に掃き出されて蓄積容量部２０には転送されない。つまり、基板電圧ＶｓｕｂをＨｉｇｈにすることにより、全画素同時刻で受光期間が終了する。そして、受光期間終了後、蓄積容量部２０に蓄積された信号電荷をＦＤ部に読み出す「読み出し期間（非受光期間）」が開始される。
【００７７】
その後、図６Ｃに示すように、画素毎に転送ゲート電極２８をオンすることにより、蓄積容量部２０に蓄積保持されていた信号電荷３２をライン順次的に、ＦＤ部２５に読み出し転送する。このＦＤ部２５への信号電荷の読み出し時においても、基板電圧Ｖｓｕｂは、Ｈｉｇｈに設定されているので、受光部１９に引き続き入射する光Ｌの光電変換により生成された信号電荷３２は、半導体基板１２側に掃き出される。
【００７８】
ＦＤ部２５に読み出された信号電荷３２は、その後、図２に示したアンプトランジスタＴｒ３により増幅され、選択トランジスタＴｒ４により選択的に列信号線３７に出力される。列信号線３７に出力された画素信号は、図１に示したカラム信号処理回路５を介して水平信号線１０に入力され、さらに出力回路７を介して出力される。ＦＤ部に転送されてきた信号電荷３２は、その後、リセットトランジスタＴｒ２にリセットパルスφＲＳＴが印加されることにより、電源電圧にリセットされる。
【００７９】
このように、本実施形態例の固体撮像装置１では、基板電圧ＶｓｕｂをＬｏｗにすることにより、全画素同時刻で受光期間が開始され、受光部１９で光電変換された信号電荷３２は垂れ流し的に蓄積容量部２０に転送される。そして、基板電圧ＶｓｕｂをＨｉｇｈにすると同時に、受光期間が終了し、読み出し期間（非受光期間）が開始される。この読み出し期間では、受光部１９で光電変換された信号電荷３２は、半導体基板１２側に掃き出される。
【００８０】
本実施形態例の固体撮像装置１では、ＦＤ部２５において信号電荷３２の蓄積をする構成ではないため、ＦＤ部２５におけるＣＤＳ動作が可能となる。すなわち、ＦＤ部２５のリセットに続いて、非信号（ベースノイズ）のサンプリングを行い、引き続き転送ゲート電極２８をオン／オフして、信号電荷３２のＦＤ部２５への転送を行った後、信号レベルの読み取りを行うことで、ＣＤＳが可能となる。
【００８１】
また、本実施形態例の固体撮像装置１では、基板電圧Ｖｓｕｂを変えることで、信号電荷３２の蓄積容量部２０への転送と、半導体基板１２側への掃き出しを制御することができる。すなわち、電子シャッタ調整層１４、及びオフセット領域２４の効果により、基板電圧Ｖｓｕｂを変化させるのみで、電子シャッタの機能が得られる。これにより、グローバルシャッタ機能を有する固体撮像装置１が構成される。
【００８２】
従来の固体撮像装置では、受光部において、信号電荷の生成と蓄積が行われていた。本実施形態例の固体撮像装置１によれば、受光部１９で信号電荷３２の蓄積を行わないため、受光部１９の静電ポテンシャルを、従来のような信号電荷の生成、蓄積の両方を行う受光部の静電ポテンシャルに比較して、数ボルト浅く形成することができる。これにより、受光部１９の電界を低減できる。これにより、電界起因の暗電流増を低減することができる。
【００８３】
また、従来のグローバルシャッタ機能を有する固体撮像装置では、受光部からの信号電荷の読み出しを転送ゲート電極にて行うので、読み出しのタイミングで受光部からの読み出しゲート部がホールピニングから原理的に外れるという問題があった。また、転送ゲート電極と、蓄積容量部上に形成された電極が一体の電極構造にあっては、蓄積容量部も、読み出しのタイミングで原理的にホールピニングから外れる。
本実施形態例の固体撮像装置１では、受光部１９及び蓄積容量部２０には、ＨＡＤ構造による暗電流抑制部１８，２３が形成されており、表面が常に正孔でみたされている。このため、基板を構成するシリコンや、ゲート絶縁膜２９を構成する酸化膜界面から発生する暗電流を従来型のグローバルシャッタ機能付き固体撮像装置に比べ、抑制できる。
【００８４】
また、ＦＤ部２５は、高濃度のＮ＋領域と、配線のコンタクト部を有することで、一般的にリーク電流（暗電流）の高い領域である。しかし、本実施形態例の固体撮像装置１では、ＦＤ部２５で蓄積を行わないため、リーク電流を低減し、Ｓ／Ｎ比の向上が図られる。さらに、受光部１９から蓄積容量部２０への信号電荷の転送は、垂れ流し的に行われ、受光部１９から蓄積容量部２０間に、転送ゲート部を持たない。これにより、受光部１９から蓄積容量部２０の信号電荷転送時に生ずる表面空乏化がなく、暗電流の低減が可能である。さらに、従来の、受光部から蓄積容量部へ信号電荷を転送するための転送ゲート部を有する構造のグローバルシャッタ機能を有する固体撮像装置に比べ、本実施形態例の固体撮像装置１では、受光部１９や蓄積容量部２０の面積を拡大できる。また、面積を拡大した蓄積容量部２０は、蓄積容量部の電位を比較的浅く構成することができ、蓄積容量部の電界に起因する暗電流発生を抑え、またＦＤへの読み出し電圧を低く構成できるというメリットもある。
【００８５】
また、従来の固体撮像装置のように、受光部で光電変換し、かつ受光中の信号電荷を受光部で蓄積する方式では、受光部の取り扱い電荷量に応じてＱ＝ＣＶの式で与えられる受光部の静電ポテンシャル（信号電荷が空の時）が必要である。さらに、蓄積容量部に信号電荷の転送を行うためには、蓄積容量部のチャネル電位（信号電荷が空の時）を受光部のそれよりも十分低く（深く）設定するか、あるいは、転送ゲート部内に、トランスファーとストレージのステップポテンシャルを構成する必要がある。前者の場合には、転送パルスφＴＲＧや、ＦＤ部の動作点振幅が大きくなってしまう。また、後者の場合には、転送ゲート内のストレージ容量を受光部と同等になる構造にする必要があり、画素部全体の取り扱い電荷量を減少させてしまう。
【００８６】
これに対し、本実施形態例の固体撮像装置１は、受光部１９における基板の電位が浅く形成され、受光部１９から蓄積容量部２０への垂れ流し転送を行う。このため、蓄積容量部２０は、垂れ流し転送が可能な深さの基板電位を有する構成とされ、また、蓄積容量部２０を構成するＮ領域２２の下部を比較的アクセプター（正孔）濃度の高い層にすることで、単位面積あたりの静電容量を高くしている。このような構成が可能な理由は、受光部１９と蓄積容量部２０とを分けることで、蓄積容量部２０において空乏層を伸ばす必要がなくなるからである。通常、固体撮像装置では、受光部は入射光により光電変換した電荷を広く取り込む必要から、受光部の空乏層を伸ばすことを行っている。可視光用の受光部ではシリコンの可視光に対する吸収特性から通常３ミクロン程度の空乏層とされている。本実施形態例の固体撮像装置では、蓄積容量部２０を信号電荷の蓄積に特化できるため、空乏層を伸ばす必要がない。そして、単位面積あたりの静電容量を高くすることができるので、蓄積容量部２０の静電ポテンシャル（信号電荷が空のとき）を浅く形成することができる。このため、蓄積容量部２０において、信号電荷のたまる一番浅い位置を、基板表面から、浅い位置に設定することができるので、蓄積容量部２０からＦＤ部２５へ信号電荷を読み出すときの転送パルスφＴＲＧの転送振幅の低電圧化が可能となる。
【００８７】
また、本実施形態例によれば、蓄積容量部２０は、遮光膜３１により遮光されており、受光期間中、及び受光前後の期間においても、入射光が蓄積容量部２０に透過し、光電変換することを防いでいる。本実施形態例では、ＦＤ部２５や、転送ゲート部２６上にも遮光膜３１を設け、ＦＤ部２５や転送ゲート部２６も遮光する例としているがこの遮光膜３１を構成しない例としてもよい。従来の、ＦＤ部において信号電荷の蓄積を行うグローバルシャッタ機能を有する固体撮像装置では、ＦＤ部上に遮光膜が必要であった。しかしながら、本実施形態例においては、ＦＤ部２５において信号電荷の蓄積は行わないので、ＦＤ部２５、及び転送ゲート部２６における遮光膜３１は必ずしも必要ではない。ただし下記同様、スミア防止の点で、転送ゲート部は遮光されていることが好ましい。
【００８８】
また、本実施形態例によれば、遮光膜３１が、蓄積容量部２０から受光部１９側に張り出し部３１ａを有するように形成されている。このため、基板電圧ＶｓｕｂがＨｉｇｈとなって、受光期間が終了した後も、入射光のうち、蓄積容量部２０近傍に入射した光が、蓄積容量部２０に一種のスミアとして入り込むことを抑制する。したがって、入射光が蓄積容量部２０にスミアとして入り込むことを抑制するために、転送ゲート部２６上に遮光膜３１を形成し遮光性を確保することは、スミア防止の観点から好ましい。
【００８９】
このように、本実施形態例によれば、画面内同時刻の光電変換が可能なグローバルシャッタの機能を有するＣＭＯＳ型の固体撮像装置において、暗電流が抑制され、かつ、Ｓ／Ｎ比の向上が図られる。
【００９０】
〈２．第２の実施形態〉
図７に、本発明の第２の実施形態に係る固体撮像装置の概略断面構成を示す。本実施形態例の固体撮像装置における全体構成は、図１と同様であるから省略する。また、図７において、図２に対応する部分には同一符号を付し重複説明を省略する。
【００９１】
本実施形態例の固体撮像装置５１は、第１の実施形態と、第２の暗電流抑制部の構成を一部変更した例である。
【００９２】
本実施形態例では、蓄積容量部２０における第２の暗電流抑制部４３が、暗電流抑制電極４１と直流電圧電源４２とで構成されている。暗電流抑制電極４１は、半導体ウェル層１３の蓄積容量部２０上部に、ゲート絶縁膜２９を介して形成されている。直流電圧電源４２は、暗電流抑制電極４１に接続されており、常時、暗電流抑制電極４１に負電圧を印加している。
【００９３】
この固体撮像装置５１においても、図７のＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’線上に沿う基板の電位は、第１の実施形態で説明した図３と同様のプロファイルを有するものである。
【００９４】
また、固体撮像装置５１における第２の暗電流抑制部４３は、第１の実施形態で示した製造方法において、図５Ｅに示す工程で第２の暗電流抑制部２３を形成せずに、図５Ｆに示す工程で、暗電流抑制電極４１を形成することにより形成することができる。その他の製造工程は、第１の実施形態と同様である。
【００９５】
本実施形態例の固体撮像装置５１では、暗電流抑制電極４１が常時負電圧のバイアス電圧が印加されることで、蓄積容量部２０を構成するＮ領域２２の表面が反転し、正孔で満たされる。これにより、蓄積容量部２０の界面で発生する暗電流が、常時、正孔に吸収されるので、蓄積容量部２０における暗電流を抑制することができる。本実施形態例では、暗電流抑制電極４１に負電圧のバイアス電圧を印加する構成としたが、暗電流抑制電極４２と、遮光膜３１とを電気的に接続し、暗電流抑制電極４１と、遮光膜３１とに負電圧を印加する構成としてもよい。
【００９６】
本実施形態例の固体撮像装置５１においても、第１の実施形態と同様の駆動方法により、駆動される。このため、暗電流の抑制や、Ｓ／Ｎ比の向上が図られる等、第１の実施形態と同様の効果を得ることができる。
【００９７】
〈３．第３の実施形態〉
図８に、本発明の第３の実施形態に係る固体撮像装置５２の概略平面構成を示す。また、本実施形態例の固体撮像装置の全体構成は、図１と同様であり、また、画素の断面構成は、図２または、図７と同様である。本実施形態例では、画素のレイアウトの一例を示すものであり、図８において、図２，図７に対応する部分には同一符号を付し重複説明を省略する。
【００９８】
図８では、隣接する４つの画素２を図示しており、それぞれの画素２は、第１の実施形態、又は第２の実施形態の固体撮像装置の構成を有するものである。
【００９９】
本実施形態例の固体撮像装置５２は、垂直方向及び水平方向に隣接する４つの画素２で、１つのＦＤ部２５を共有する例である。すなわち、１つのＦＤ部２５に対して、４つの蓄積容量部２０が隣接して形成されており、それぞれの蓄積容量部２０に接続されて受光部１９が形成されている。それぞれの蓄積容量部２０と、ＦＤ部２５との間には転送ゲート電極２８が形成されている。
【０１００】
ＦＤ部２５を共有する４つの画素２では、基板電圧ＶｓｕｂをＬｏｗにすることで、受光期間が開始され、受光部１９において同時刻に光電変換された信号電荷が、それぞれの蓄積容量部２０に垂れ流し的に転送される。そして、基板電圧ＶｓｕｂをＨｉｇｈにすると共に、受光期間が終了し、受光部１９からの信号電荷は、蓄積容量部２０には転送されなくなり、第１及び第２の実施形態のように、半導体基板１２側に掃き出される。基板電圧ＶｓｕｂをＨｉｇｈに設定している間に、それぞれの蓄積容量部２０に蓄積された信号電荷は、それぞれの転送ゲート電極２８への転送パルスφＴＲＧの印加により順にＦＤ部２５に読み出され、第１の実施形態と同様にして出力される。この場合、図示しないが、ＦＤ部２５に接続されるアンプトランジスタ、リセットトランジスタ、選択トランジスタ（必要に応じて）も、４画素で共有される。
【０１０１】
従来の、ＦＤ部において信号電荷の蓄積を行うグローバルシャッタ機能を有する固体撮像装置では、単位画素毎にＦＤ部を形成する必要があった。このため、複数の画素でＦＤ部を共有することができなかった。本実施形態例の固体撮像装置５２は、信号電荷の蓄積は、蓄積容量部２０でなされ、蓄積容量部２０に蓄積された信号電荷は転送ゲート電極２８のオン／オフによってＦＤ部２５に読み出されるので、複数画素で、ＦＤ部２５を共有することができる。このため、画素２毎の蓄積容量部２０の面積や、受光部１９の面積を大きく設定でき、感度や取り扱い電荷量を大きくできる。
【０１０２】
本実施形態例では、４つの画素２で１つのＦＤ部２５を共有する例としたが、２つの画素２で１つのＦＤ部２５を共有する例としてもよく、複数画素の共有が可能である。
本実施形態例の固体撮像装置５２においても、第１及び第２の実施形態における固体撮像装置１，５１と同様の効果を得ることができる。
【０１０３】
上述の第１〜第３の実施形態では、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明した。しかしながら、本発明はＣＭＯＳ型イメージセンサへの適用に限られるものではない。また画素アレイ部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に限定するものでもない。
【０１０４】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【０１０５】
さらに、本発明は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１０６】
上述の第１〜第３の実施形態では、第１導電型をＮ型、第２導電型をＰ型として説明したが、第１導電型をＰ型、第２導電型をＮ型として構成してもよい。その場合は、固体撮像装置に印加される所望のパルスは、上述の例とは逆極性のパルスが印加される。
【０１０７】
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【０１０８】
〈４．第４の実施形態〉
図９に本発明の第３の実施形態に係る電子機器２００の概略構成を示す。
本実施形態例の電子機器２００は、上述した本発明の第１の実施形態における固体撮像装置１をカメラに用いた場合の実施形態を示す。
【０１０９】
図９に、本実施形態例に係る電子機器２００の概略断面構成を示す。本実施形態に係る電子機器２００は、静止画撮影が可能なデジタルカメラを例としたものである。
【０１１０】
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
【０１１１】
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。シャッタ装置は強烈な入射光を撮像する用途やスミアを極小レベルに低減する必要がある用途で特に必要になるが、用途によっては必要としない。また本例はデジタルスチルカメラの例であるが、本構造の撮像素子は画面内同一時刻で受光するグローバルシャッタ機能を有する動画撮像装置としての利用も可能である。
【０１１２】
本実施形態例の電子機器２００では、グローバルシャッタ機能を有するＣＭＯＳ型の固体撮像装置１が用いられているので、全画素において同時刻で撮像された映像信号が得られる。これにより、動く被写体を撮影する際に発生してしまう歪みを低減することができる。また、固体撮像装置１では、暗電流の抑制や、Ｓ／Ｎ比の向上が図られるため、本実施形態例の電子機器２００では、それらに起因した画質の向上が図られる。
【０１１３】
このように、固体撮像装置１を適用できる電子機器としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
【０１１４】
本実施形態例においては、固体撮像装置１をカメラに用いる構成としたが、前述した第２及び第３の実施形態における固体撮像装置を用いることもできる。
【符号の説明】
【０１１５】
１・・固体撮像装置
２・・画素
３・・撮像領域
４・・垂直駆動回路
５・・カラム信号処理回路
６・・水平駆動回路
７・・出力回路
８・・制御回路
１０・・水平信号線
１２・・半導体基板
１３・・半導体ウェル層
１４・・電子シャッタ調整層
１５ａ・・チャネルストップ領域
１５ｂ・・チャネルストップ領域
１８・・第１の暗電流抑制部
１９・・受光部
２０・・蓄積容量部
２３・・第２の暗電流抑制部
２４・・オフセット領域
２５・・ＦＤ部
２６・・転送ゲート部
２７・・チャネル領域
２８・・転送ゲート電極
２９・・ゲート絶縁膜
【図１】
2010182887.tif 000003
【図２】
2010182887.tif 000004
【図３】
2010182887.tif 000005
【図４】
2010182887.tif 000006
【図５】
2010182887.tif 000007
【図６】
2010182887.tif 000008
【図７】
2010182887.tif 000009
【図８】
2010182887.tif 000010
【図９】
2010182887.tif 000011
【手続補正書】
【提出日】平成22年1月21日(2010.1.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００９５
【補正方法】変更
【補正の内容】
【００９５】
本実施形態例の固体撮像装置５１では、暗電流抑制電極４１が常時負電圧のバイアス電圧が印加されることで、蓄積容量部２０を構成するＮ領域２２の表面が反転し、正孔で満たされる。これにより、蓄積容量部２０の界面で発生する暗電流が、常時、正孔に吸収されるので、蓄積容量部２０における暗電流を抑制することができる。本実施形態例では、暗電流抑制電極４１に負電圧のバイアス電圧を印加する構成としたが、暗電流抑制電極４１と、遮光膜３１とを電気的に接続し、暗電流抑制電極４１と、遮光膜３１とに負電圧を印加する構成としてもよい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正の内容】
【０１０８】
〈４．第４の実施形態〉
図９に本発明の第４の実施形態に係る電子機器２００の概略構成を示す。
本実施形態例の電子機器２００は、上述した本発明の第１の実施形態における固体撮像装置１をカメラに用いた場合の実施形態を示す。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
受光期間に前記基板に第１の電位を印加し、非受光期間に前記基板に第２の電位を印加する基板電圧電源と、
前記基板の表面側に形成され、受光した光に応じた信号電荷を生成する受光部と、前記受光部に隣接して形成され、前記基板に第１の電位が印加されたときに、前記受光部で生成された信号電荷が転送され、前記信号電荷を蓄積保持する蓄積容量部と、前記受光部と前記蓄積容量部に形成された暗電流抑制部と、前記基板内の前記受光部に対向する領域であって、前記蓄積容量部から所定のオフセット領域だけ離した領域に形成され、前記基板に第２の電位が印加されたときに前記受光部で生成された信号電荷が前記基板の裏面側に掃き出されるように基板の電位分布を調整する電子シャッタ調整層と、前記蓄積容量部に蓄積された信号電荷が転送されるフローティングディフュージョン部と、を含んで構成される複数の画素と、
を含む固体撮像装置。
【請求項２】
前記基板は、第１導電型の半導体基板と、前記半導体基板上に形成された第２導電型の半導体ウェル層から構成され、
前記受光部は、第２導電型からなる暗電流抑制部と第１導電型の不純物領域からなる接合面と前記第１導電型の不純物領域と前記第１導電型の不純物領域下部に形成された第２導電型の不純物領域との接合面を有して、前記半導体ウェル層に形成され、
前記蓄積容量部は、第１導電型の不純物領域と第２導電型の不純物領域との接合面を有して構成され、
前記電子シャッタ調整層は、前記半導体基板と前記半導体ウェル層との間に、第１導電型の不純物領域により形成される
請求項１記載の固体撮像装置。
【請求項３】
前記蓄積容量部の静電ポテンシャルは、前記受光部の静電ポテンシャルよりも深く形成される
請求項２記載の固体撮像装置。
【請求項４】
前記オフセット領域上部の、前記受光部と前記蓄積容量部の間の領域の静電ポテンシャルは、前記受光期間と前記非受光期間とで、略等しい値を維持する
請求項３記載の固体撮像装置。
【請求項５】
前記蓄積容量部の光入射側上部に遮光膜を有し、前記遮光膜の端部は前記受光部側に張り出した張り出し部を有する
請求項４記載の固体撮像装置。
【請求項６】
前記受光部と前記フローティングディフュージョン部との間に転送ゲート部を有し、
前記遮光膜は、さらに、前記転送ゲート部および前記フローティングディフュージョン部の光入射側上部にも形成される
請求項５記載の固体撮像装置。
【請求項７】
前記受光部及び前記蓄積容量部の前記暗電流抑制部は、前記受光部及び前記蓄積容量部の光入射側表面に形成された第２導電型の不純物領域により構成される
請求項６記載の固体撮像装置。
【請求項８】
前記受光部の前記暗電流抑制部は、前記受光部の光入射側表面に形成された第２導電型の不純物領域により構成され、
前記電荷蓄積容量部の前記暗電流抑制部は、前記電荷蓄積容量部の光入射側上部に形成された暗電流抑制電極と、前記暗電流抑制電極に直流電圧を印加する直流電圧電源により構成される
請求項６記載の固体撮像装置。
【請求項９】
前記暗電流抑制電極は、前記遮光膜と電気的に接続される
請求項６記載の固体撮像装置。
【請求項１０】
前記フローティングディフュージョン部は、隣接する複数の蓄積容量部に共有されており、前記フローティングディフュージョン部には、隣接する複数の蓄積容量部から順次信号電荷が転送される
請求項１記載の固体撮像装置。
【請求項１１】
前記フローティングディフュージョン部に蓄積された信号電荷をリセットするリセットトランジスタと、前記グローティングディフュージョン部に転送された信号電荷を増幅する増幅トランジスタとを、さらに有して構成される
請求項１記載の固体撮像装置。
【請求項１２】
第１導電型の半導体基板を準備する工程、
前記半導体基板上に第２導電型の半導体ウェル層を形成する工程、
前記半導体ウェル層の表面側に、受光部、受光部に隣接する蓄積容量部、及び転送ゲート部を介して前記蓄積容量部に隣接するフローティングディフュージョン部を形成する工程、
前記半導体ウェル層を形成する前、又は後に、前記半導体基板と前記半導体ウェル層との間の、前記受光部に対向する領域であって、前記蓄積容量部から所望のオフセット距離だけ離した領域に第１導電型からなる電子シャッタ調整層を形成する工程、  前記蓄積容量部及び受光部上部の光入射側に暗電流抑制部を形成する工程、
を有する固体撮像装置の製造方法。
【請求項１３】
前記半導体ウェル層は、前記半導体基板上に形成された第２導電型のエピタキシャル成長層により構成される
請求項１２記載の固体撮像装置の製造方法。
【請求項１４】
前記半導体ウェル層は、前記半導体基板上に第１導電型のエピタキシャル成長層を形成した後、前記エピタキシャル成長層の所望の領域に、第２導電型の不純物をイオン注入して形成される
請求項１２記載の固体撮像装置の製造方法。
【請求項１５】
基板と、
受光期間に前記基板に第１の電位を印加し、非受光期間に前記基板に第２の電位を印加する基板電圧電源と、
前記基板の表面側に形成され、受光した光に応じた信号電荷を生成する受光部と、前記受光部に隣接して形成され、前記基板に第１の電位が印加されたときに、前記受光部で生成された信号電荷が転送され、前記信号電荷を蓄積保持する蓄積容量部と、前記受光部と前記蓄積容量部に形成された暗電流抑制部と、前記基板内の前記受光部に対向する領域であって、前記蓄積容量部から所定のオフセット領域だけ離した領域に形成され、前記基板に第２の電位が印加されたときに前記受光部で生成された信号電荷が前記基板の裏面側に掃き出されるように基板の電位分布を調整する電子シャッタ調整層と、前記蓄積容量部に蓄積された信号電荷が転送されるフローティングディフュージョン部と、を含んで構成される複数の画素と、を含んで構成される固体撮像装置の駆動方法であって、
前記基板電圧電源により、前記基板に第１の電位を印加することにより、全画素の受光部で生成された信号電荷の前記蓄積容量部への転送を開始し、
前記基板電圧電源により、前記基板に第２の電位を印加することにより、全画素の受光部で生成された信号電荷の前記蓄積容量部への転送を終了し、前記受光部で生成された信号電荷を前記基板側に掃き出すとともに、画素毎に、前記蓄積容量部に蓄積された信号電荷を前記フローティングディフュージョン部へ転送する
固体撮像装置の駆動方法。
【請求項１６】
前記信号電荷の前記蓄積容量部への転送の開始及び終了は、前記半導体ウェル層に形成された全画素において同時刻になされる
請求項１５記載の固体撮像装置の駆動方法。
【請求項１７】
光学レンズと、
基板と、受光期間に前記基板に第１の電位を印加し、非受光期間に前記基板に第２の電位を印加する基板電圧電源と、前記基板の表面側に形成され、受光した光に応じた信号電荷を生成する受光部と、前記受光部に隣接して形成され、前記基板に第１の電位が印加されたときに、前記受光部で生成された信号電荷が転送され、前記信号電荷を蓄積保持する蓄積容量部と、前記受光部と前記蓄積容量部に形成された暗電流抑制部と、前記基板内の前記受光部に対向する領域であって、前記蓄積容量部から所定のオフセット領域だけ離した領域に形成され、前記基板に第２の電位が印加されたときに前記受光部で生成された信号電荷が前記基板の裏面側に掃き出されるように基板の電位分布を調整する電子シャッタ調整層と、前記蓄積容量部に蓄積された信号電荷が転送されるフローティングディフュージョン部と、を含んで構成され、前記光学レンズに集光された光が入射される固体撮像装置と
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
を含む電子機器。