(57)【要約】【課題】低電圧で動作させることが可能なミキサ回路の提供。【解決手段】この発明は、ＭＯＳトランジスタＱ１０などを含むミキサ回路である。ＭＯＳトランジスタＱ１０のゲートには、入力信号Ｖｉｎが入力される。ＭＯＳトランジスタＱ１０のバルクには、入力信号Ｖｉｎとは周波数の異なる信号であるローカル信号ＶＬｏが入力される。ＭＯＳトランジスタＱ１０のソースからは、入力信号Ｖｉｎとローカル信号ＶＬｏが混合された信号が出力信号Ｖｏｕｔとして出力される。【選択図】  図１
2010288121.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタを備えたミキサ回路であって、
前記ＭＯＳトランジスタのゲートには第１の入力信号が入力され、前記ＭＯＳトランジスタのバルクには第２の入力信号が入力され、
前記ＭＯＳトランジスタのドレインまたは前記ソースから出力信号が出力され、
前記第１の入力信号と前記第２の入力信号とは周波数が異なる信号であることを特徴とするミキサ回路。
【請求項２】
第１のキャパシタと、第２のキャパシタとを、さらに備え、
前記ゲートには前記第１のキャパシタを介して前記第１の入力信号が入力され、
前記バルクには前記第２のキャパシタを介して前記第２の入力信号が入力されることを特徴とする請求項１に記載のミキサ回路。
【請求項３】
前記バルクに印加させるバイアスを生成する第１のバイアス回路を、さらに備えたことを特徴とする請求項１または請求項２に記載のミキサ回路。
【請求項４】
前記ゲートに印加させるバイアスを生成する第２のバイアス回路を、さらに備えたことを特徴とする請求項１乃至請求項３のうちのいずれかの請求項に記載のミキサ回路。
【請求項５】
前記ＭＯＳトランジスタのドレインまたはソースに接続され、前記出力信号をフィルタリングするフィルタ回路を、さらに備えたことを特徴とする請求項１乃至４のうちのいずれかの請求項に記載のミキサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧であることを必要とするアプリケーションに好適であるミキサ回路に関する。
【背景技術】
【０００２】
従来、２つの信号を混合するミキサ回路の一例としては、図２に示すようなギルバートセルが知られている（例えば非特許文献１の１５６頁参照）。
このギルバートセルは、図２に示すように、２組の差動対を構成する上段側のＭＯＳトランジスタＱ１〜Ｑ４と、１組の差動対を構成する下段側のＭＯＳトランジスタＱ５、Ｑ６と、負荷抵抗ＲＤ１、ＲＤ２と、差動対のＭＯＳトランジスタに電流を供給する定電流源Ｉ１と、を備えている。
このような構成のギルバートセルでは、ＭＯＳトランジスタＱ１〜Ｑ４に入力信号Ｖｉｎが入力され、ＭＯＳトランジスタＱ５、Ｑ６にローカル信号ＶＬｏが入力され、入力信号Ｖｉｎとローカル信号ＶＬｏとが混合され、この混合された信号が出力信号Ｖｏｕｔとして出力される。
【０００３】
ここで、通常は、差動対を構成するＭＯＳトランジスタＱ１〜Ｑ４と、差動対を構成するＭＯＳトランジスタＱ５、Ｑ６は、それぞれ飽和領域で動作させている。
しかし、従来のミキサ回路では、図２に示すように、上段側のＭＯＳトランジスタＱ１〜Ｑ４と下段側のＭＯＳトランジスタＱ５、Ｑ６とが２段積みになっている。しかも、この２段積みのＭＯＳトランジスタを飽和領域で動作させるには、電源電圧ＶＤＤを高くする必要があるので、低電圧で動作させるには限界があった。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】アナログＣＭＯＳ集積回路の設計、ＢｅｈｚａｄＲａｚａｖｉ著／黒田  忠広  監訳、  基礎編
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、低電圧で動作させることが可能なミキサ回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記の課題を解決し本発明の目的を達成するために、各発明は以下のような構成からなる。
第１の発明は、ＭＯＳトランジスタを備えたミキサ回路であって、前記ＭＯＳトランジスタのゲートには第１の入力信号が入力され、前記ＭＯＳトランジスタのバルクには第２の入力信号が入力され、前記ＭＯＳトランジスタのドレインまたは前記ソースから出力信号が出力され、前記第１の入力信号と前記第２の入力信号とは周波数が異なる信号である。
第２の発明は、第１の発明において、第１のキャパシタと、第２のキャパシタとを、さらに備え、前記ゲートには前記第１のキャパシタを介して前記第１の入力信号が入力され、前記バルクには前記第２のキャパシタを介して前記第２の入力信号が入力される。
【０００７】
第３の発明は、第１または第２の発明において、前記バルクに印加させるバイアスを生成する第１のバイアス回路を、さらに備えている。
第４の発明は、第１〜第３の発明のうちの何れにおいて、前記ゲートに印加させるバイアスを生成する第２のバイアス回路を、さらに備えている。
第５の発明は、第１〜第４の発明のうちの何れにおいて、前記ＭＯＳトランジスタのドレインまたはソースに接続され、前記出力信号をフィルタリングするフィルタ回路を、さらに備えている。
【発明の効果】
【０００８】
このような構成の本発明によれば、低電圧で動作させることが可能なミキサ回路を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明のミキサ回路の実施形態の構成例を示す回路図である。
【図２】従来のミキサ回路の一例を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について、図面を参照して説明する。
（ミキサ回路の実施形態）
図１は、本発明のミキサ回路の実施形態の回路例を示す回路図である。
このミキサ回路に係る実施形態の概要は、図１に示すように、Ｎ型のＭＯＳトランジスタＱ１０と、抵抗またはインダクタなどからなる負荷ＲＬとを備え、ＭＯＳトランジスタＱ１０のゲート端子には入力信号Ｖｉｎが入力され、ＭＯＳトランジスタＱ１０のバルク端子には入力信号としてローカル信号ＶＬｏが入力され、入力信号Ｖｉｎとローカル入力信号ＶＬｏとは周波数が異なる信号からなる。
【００１１】
入力信号Ｖｉｎとローカル入力信号ＶＬｏとはＭＯＳトランジスタＱ１０で混合され、この混合された信号が、出力信号ＶｏｕｔとしてＭＯＳトランジスタＱ１０のドレイン端子から出力される。
さらに詳述すると、この実施形態は、ＭＯＳトランジスタＱ１０および負荷ＲＬの他に、第１入力端子１と、第２入力端子２と、出力端子３と、電源端子４と、第１キャパシタＣ１と、第２キャパシタＣ２と、第１バイアス回路５と、第２バイアス回路６と、をさらに備えている。
【００１２】
ＭＯＳトランジスタＱ１０は、ゲート端子、ソース端子、ドレイン端子、およびバルク端子（基板端子）を有している。ＭＯＳトランジスタＱ１０と負荷ＲＬとは直列に接続され、負荷ＲＬの一端は電源端子４に接続され、ＭＯＳトランジスタＱ１０のソース端子はグランドに接続されている。電源端子４には、電源電圧ＶＤＤが印加される。
入力端子１とＭＯＳトランジスタＱ１０のゲート端子の間には、交流成分を通過させるための第１キャパシタＣ１が接続されている。従って、入力端子１に供給される入力信号Ｖｉｎは、第１キャパシタＣ１を介してＭＯＳトランジスタＱ１０のゲート端子に供給されるようになっている。
【００１３】
入力端子２とＭＯＳトランジスタＱ１０のバルク端子の間には、交流成分を通過させるための第２キャパシタＣ２が接続されている。従って、入力端子２に供給されるローカルＶＬｏは、第２キャパシタＣ２を介してＭＯＳトランジスタＱ１０のバルク端子に供給されるようになっている。
出力端子３は、ＭＯＳトランジスタＱ１０のドレイン端子に接続されて出力信号Ｖｏｕｔを出力するようになっている。
【００１４】
第１バイアス回路５は、所定のバイアス電圧を生成し、この生成されるバイアス電圧がＭＯＳトランジスタＱ１０のゲート端子に印加されるように構成される。このため、第１バイアス回路５は、抵抗Ｒ１とバイアス電源ＶＢ１とが直列に接続され、抵抗Ｒ１の一端側がＭＯＳトランジスタＱ１０のゲート端子に接続され、バイアス電源ＶＢ１の一端側がグランドに接続されている。
第２バイアス回路６は、所定のバイアス電圧を生成し、この生成されるバイアス電圧がＭＯＳトランジスタＱ１０のバルク端子に印加されるように構成される。このため、第２バイアス回路６は、抵抗Ｒ２とバイアス電源ＶＢ２とが直列に接続され、抵抗Ｒ２の一端側がＭＯＳトランジスタＱ１０のバルク端子に接続され、バイアス電源ＶＢ２の一端側がグランドに接続されている。
【００１５】
次に、このように構成される実施形態の動作例について、図１を参照して説明する。
まず、ＭＯＳトランジスタＱ１０のゲート端子に信号を入力した場合に、ドレイン電流Ｉｄは（１）式で表すことができる。
【００１６】
【数１】
2010288121.tif 000003
【００１７】
ここで、μはキャリア移動度、Ｃはゲート容量、Ｗはチャネル幅、Ｌはチャネル長、Ｖｇｓはゲート・ソース間電圧、Ｖｔｈはしきい値電圧である。
（１）式は、ＭＯＳトランジスタＱ１０が飽和領域で動作し、バルク端子がグランド（ＧＮＤ）に接続されている場合である。また、（１）式では、簡単のためにＭＯＳトランジスタＱ１０のチャネル長変調効果を無視している。
【００１８】
次に、ＭＯＳトランジスタＱ１０のバルク端子に信号を入力した場合を考える。ＭＯＳトランジスタＱ１０のしきい値電圧Ｖｔｈは（２）式で表されるので、しきい値電圧Ｖｔｈはソース端子に対するバルク端子の電圧であるバルク・ソース間電圧Ｖｂｓによって変化することがわかる。
【００１９】
【数２】
2010288121.tif 000004
【００２０】
（２）式において、Ｖｔｈ０はバルク・ソース間電圧Ｖｂｓが０〔Ｖ〕時のしきい値電圧、Φｆはフェルミポテンシャル、γは基板バイアス係数を表し、何れもＭＯＳトランジスタＱ１０の製造プロセスによって決まる定数である。また、反転層が形成されるため、２Φｆ−Ｖｂｓ＞０とする。
次に、（２）式を（１）式に代入すると、（３）式が得られる。
【００２１】
【数３】
2010288121.tif 000005
【００２２】
ここで、ＶｇｓとＶｂｓを、以下の（４）、（５）式のようにおくものとする。
Ｖｇｓ＝ｖ１×ｃｏｓ（ω１×ｔ）・・・（４）
Ｖｂｓ＝ｖ２×ｃｏｓ（ω２×ｔ）・・・（５）
ここで、ｖ１、ｖ２は最大値、ω１、ω２は角周波数である。
次に、（４）、（５）式を（３）式に代入する。そして、ω１およびω２の２変数を含む項のみを取り出すと、（３）式は次の（６）式のように整理される。
【００２３】
【数４】
2010288121.tif 000006
【００２４】
ここで、−１＜ｖ２／（２×Φｆ）＜１であるので、（６）式のルートの中を級数展開すると、次の（７）式が得られる。
【００２５】
【数５】
2010288121.tif 000007
【００２６】
ここで、−１＜ｖ２／（２×Φｆ）＜１であるので、ｃｏｓｉｎｅの３次以上の項は無視した。
次に、（７）式を（６）式に代入し、ω１とω２を含む２次の項のみを取り出すと、次の（８）式が得られる。
【００２７】
【数６】
2010288121.tif 000008
【００２８】
（８）式によれば、ＭＯＳトランジスタＱ１０のゲート端子とバルク端子に（４）、（５）式で示すような異なる周波数の信号を入力すると、（ω１＋ω２）と（ω１−ω２）の周波数成分を含む新たな信号が生成されることがわかる。
換言すると、ＭＯＳトランジスタＱ１０のゲート端子に角周波数がω１の入力信号Ｖｉｎが入力され、そのバルク端子に角周波数がω２のローカル信号ＶＬｏが入力された場合には、これらの信号がミキシング（混合）されて、角周波数が（ω１＋ω２）と（ω１−ω２）の成分を含む信号が生成される。そして、この生成信号に応じた電圧がＭＯＳトランジスタＱ１０の出力信号Ｖｏｕｔとして出力される。
【００２９】
ここで、出力信号Ｖｏｕｔは、（ω１＋ω２）と（ω１−ω２）の２つの周波数成分を含むが、後段にフィルタ回路を設けてフィルタリングすることにより、（ω１＋ω２）と（ω１−ω２）のうちの何れか一方を選択的に出力することができる。
以上のように、この実施形態によれば、従来のようにＭＯＳトランジスタを２段積みにすることなく、１段のＭＯＳトランジスタでミキサ回路が実現できるので、電源電圧ＶＤＤを従来よりも低くすることができ、超低電圧での動作が可能となる。
【００３０】
（ミキサ回路の他の実施形態）
図１の実施形態では、上記のように、ＭＯＳトランジスタＱ１０の出力信号Ｖｏｕｔは（ω１＋ω２）と（ω１−ω２）の周波数成分を含むが、これらのうちの１つを出力することはできない。
そこで、実施形態の変形例として、ＭＯＳトランジスタＱ１０の後段に、出力信号Ｖｏｕｔをフィルタリングするフィルタ回路を設けるようにした。従って、フィルタ回路は、ＭＯＳトランジスタＱ１０のドレイン端子に接続される。このようにすれば、フィルタ回路は、出力信号Ｖｏｕｔに含まれる（ω１＋ω２）と（ω１−ω２）の２つの周波数成分のうちの一方を選択して出力する。
【００３１】
また、図１の実施形態では、ＭＯＳトランジスタＱ１０としてＮ型のＭＯＳトランジスタに適用した場合について説明したが、これに代えてＰ型のＭＯＳトランジスタに適用することも可能である。
さらに、図１の実施形態では、ＭＯＳトランジスタＱ１０はソース端子を接地させた場合について説明したが、これに代えてドレイン端子を接地させるようにしても良い。この場合には、図１に示す負荷ＲＬはＭＯＳトランジスタＱ１０のソース端子側に接続され、出力信号Ｖｏｕｔはソース端子から出力することになる。また、このときには、フィルタ回路はソース端子に接続される。
【産業上の利用可能性】
【００３２】
本発明のミキサ回路は、低電圧で動作する各種の通信機器のミキサ回路として適用することができる。
【符号の説明】
【００３３】
Ｑ１０・・・ＭＯＳトランジスタ
Ｃ１、Ｃ２・・・キャパシタ
Ｖｉｎ・・・入力信号
ＶＬｏ・・・ローカル信号
５、６・・・バイアス回路
【図１】
2010288121.tif 000009
【図２】
2010288121.tif 000010