(57)【要約】      （修正有）【課題】電源線や接地線の電気抵抗やインダクタンスの低減を実現し得る半導体装置及びその製造方法を提供する。【解決手段】柱状体５６ａ，５６ｃを有する型５６を絶縁層３８に押しつけることにより、柱状体により絶縁層を貫き、絶縁層を貫く開口部を形成する工程と、開口部内に導電体を埋め込む工程と、導電体が埋め込まれた絶縁層を回路基板上に配する工程と、導電体が埋め込まれた絶縁層上に半導体素子を実装し、半導体素子の複数の電極が導電体により共通接続される工程とを有している。【選択図】図３
2010147418.tif 000002
【特許請求の範囲】
【請求項１】
柱状体を有する型を絶縁層に押しつけることにより、前記柱状体により前記絶縁層を貫き、前記絶縁層を貫く開口部を形成する工程と、
前記開口部内に導電体を埋め込む工程と、
前記導電体が埋め込まれた前記絶縁層を回路基板上に配する工程と、
前記導電体が埋め込まれた前記絶縁層上に半導体素子を実装し、前記半導体素子の複数の電極が前記導電体により共通接続される工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
柱状の導電体を含む導電層を絶縁層に押しつけ、前記導電体により前記絶縁層を貫く工程と、
前記絶縁層の表面が露出するまで前記導電層を研磨することにより、前記絶縁層内に前記導電体を埋め込む工程と、
前記導電体が埋め込まれた前記絶縁層を回路基板上に配する工程と、
前記導電体が埋め込まれた前記絶縁層上に半導体素子を実装し、前記半導体素子の複数の電極が前記導電体により共通接続される工程と
を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記導電体により前記絶縁層を貫く工程の後、前記導電層を研磨する工程の前に、熱処理を行うことにより前記絶縁層を硬化させる工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記導電体により共通接続される前記半導体素子の前記複数の電極は、電源用の電極又は接地用の電極である
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記導電体の上層部の断面積と前記導電体の下層部の断面積とが互いに等しい
ことを特徴とする半導体装置の製造方法。
【請求項６】
回路基板上に形成された絶縁層と、
絶縁層を貫く開口部内に埋め込まれた導電体と、
前記導電体が埋め込まれた前記絶縁層上に実装された半導体素子とを有し、
前記半導体素子の複数の電極が、前記導電体により共通接続されている
ことを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記導電体により共通接続されている前記半導体素子の前記複数の電極は、電源用の電極又は接地用の電極である
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近時、回路基板上にＬＳＩ等の半導体素子（半導体チップ）が搭載され、回路基板の下面に半田バンプ（半田ボール）が形成されたＢＧＡ（Ball Grid Array）パッケージが注目されている。
【０００３】
このような半導体装置に用いられる回路基板は、高密度実装等を実現すべく、更なる微細化が要求されている。
【０００４】
かかる回路基板のビア（開口部）は、例えば、ドリル、レーザ、フォトリソグラフィ技術等により形成される。配線の微細化に伴い、ビアの径も小さくなる傾向にある。
【特許文献１】特開２００６−３５１９６３号公報
【特許文献２】特開２０００−２２３６１４号公報
【特許文献３】特開２００３−１４２６２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
径の小さいビアは電気抵抗やインダクタンスが比較的大きい。信号線の場合には、径の小さいビアを用いたとしても、特段の問題は生じない。しかし、安定した動作を確保するためには、電源線や接地線（グラウンド線）については、電気抵抗やインダクタンスを十分に低減することが好ましい。
【０００６】
本発明の目的は、微細化を図りつつ、電源線や接地線の電気抵抗やインダクタンスの低減を実現し得る半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の一観点によれば、柱状体を有する型を絶縁層に押しつけることにより、前記柱状体により前記絶縁層を貫き、前記絶縁層を貫く開口部を形成する工程と、前記開口部内に導電体を埋め込む工程と、前記導電体が埋め込まれた前記絶縁層を回路基板上に配する工程と、前記導電体が埋め込まれた前記絶縁層上に半導体素子を実装し、前記半導体素子の複数の電極が前記導電体により共通接続される工程とを有することを特徴とする半導体装置の製造方法が提供される。
【０００８】
実施形態の他の観点によれば、柱状の導電体を含む導電層を絶縁層に押しつけ、前記導電体により前記絶縁層を貫く工程と、前記絶縁層の表面が露出するまで前記導電層を研磨することにより、前記絶縁層内に前記導電体を埋め込む工程と、前記導電体が埋め込まれた前記絶縁層を回路基板上に配する工程と、前記導電体が埋め込まれた前記絶縁層上に半導体素子を実装し、前記半導体素子の複数の電極が前記導電体により共通接続される工程とを有することを特徴とする半導体装置の製造方法が提供される。
【０００９】
実施形態の更に他の観点によれば、回路基板上に形成された絶縁層と、絶縁層を貫く開口部内に埋め込まれた導電体と、前記導電体が埋め込まれた前記絶縁層上に実装された半導体素子とを有し、前記半導体素子の複数の電極が、前記導電体により共通接続されていることを特徴とする半導体装置が提供される。
【発明の効果】
【００１０】
開示の半導体装置及びその製造方法によれば、半導体素子の複数の電源用電極等を共通接続するサイズの大きい導電体が絶縁層に埋め込まれているため、微細化を図りつつ、電源線等の電気抵抗等を十分に低減することができる。
【発明を実施するための最良の形態】
【００１１】
［第１実施形態］
第１実施形態による半導体装置及びその製造方法を図１乃至図６を用いて説明する。
【００１２】
（半導体装置）
まず、本実施形態による半導体装置について図１を用いて説明する。図１は、本実施形態による半導体装置を示す断面図及び平面図である。図１（ａ）は本実施形態による半導体装置を示す断面図（その１）である。図１（ｂ）は、本実施形態による半導体装置の一部を示す平面図である。図１（ａ）は、図１（ｂ）のＡ−Ａ′断面に対応している。図２は、本実施形態による半導体装置を示す断面図（その２）である。図２は、図１（ｂ）のＢ−Ｂ′断面に対応している。
【００１３】
図１及び図２に示すように、回路基板（パッケージ基板、支持基板、コア層）１０には、貫通孔（開口部、ビアホール）１２ａ〜１２ｃが形成されている。貫通孔１２ａ（図１（ａ）参照）は、電源用の導電体（貫通電極、ビア）１４ａを埋め込むためのものである。貫通孔１２ｂ（図２参照）は、接地用（グラウンド用）の導電体１４ｂを埋め込むためのものである。貫通孔１２ｃは、信号用の導電体１４ｃを埋め込むためのものである。貫通孔１２ａ〜１２ｃの径は、例えば１５０〜３００μｍ程度である。回路基板１０としては、例えばガラスエポキシ基板等が用いられている。なお、回路基板１０は、ガラスエポキシ基板に限定されるものではない。例えば、セラミック基板等を、回路基板１０として用いてもよい。
【００１４】
貫通孔１２ａ〜１２ｃ内には、導電体１４ａ〜１４ｃがそれぞれ埋め込まれている。導電体１４ａ〜１４ｃの材料としては、例えばＣｕ（銅）等が用いられている。電源線や接地線の電気抵抗やインダクタンスは、十分に低く設定することが好ましい。このため、回路基板１０には、電源用の導電体１４ａ（図１（ａ）参照）や接地用の導電体１４ｂ（図２参照）が多数埋め込まれている。
【００１５】
導電体１４ａ〜１４ｃが埋め込まれた回路基板１０の上面側には、配線１６ａ〜１６ｃが形成されている。配線１６ａ〜１６ｃの材料としては、例えばＣｕ等が用いられている。回路基板１０に埋め込まれた多数の電源用の導電体１４ａは、配線１６ａにより互いに電気的に接続されている。これにより、回路基板１０に埋め込まれた多数の電源用の導電体１４ａが、並列に接続されている。また、回路基板１０に埋め込まれた多数の接地用の導電体１４ｂは、配線１６ｂにより互いに電気的に接続されている。これにより、回路基板１０に埋め込まれた多数の接地用の導電体１４ｂが、並列に接続されている。また、信号用の配線１６ｃは、回路基板１０に埋め込まれた信号用の導電体１４ｃに接続されている。
【００１６】
導電体１４ａ〜１４ｃが埋め込まれた回路基板１０の下面側には、配線１８ａ〜１８ｃが形成されている。配線１８ａ〜１８ｃの材料としては、例えばＣｕ等が用いられている。回路基板１０に埋め込まれた多数の電源用の導電体１４ａは、配線１８ａにより互いに電気的に接続されている。また、回路基板１０に埋め込まれた多数の電源用の導電体１４ｂは、配線１８ｂにより互いに電気的に接続されている。また、信号用の配線１８ｃは、回路基板１０に埋め込まれた信号用の導電体１４ｃに接続されている。
【００１７】
回路基板１０の上面側には、配線１６ａ〜１６ｃを覆うように絶縁層２０が形成されている。絶縁層２０の厚さは、例えば５〜５０μｍ程度とする。絶縁層２０の材料としては、例えば樹脂が用いられている。より具体的には、絶縁層２０の材料として、エポキシ樹脂やポリイミド樹脂等が用いられている。
【００１８】
絶縁層２０には、配線１６ａ〜１６ｃにそれぞれ達する開口部（ビアホール）２２ａ〜２２ｃが形成されている。開口部２２ａ〜２２ｃ内には、導電体（ビア）２４ａ〜２４ｃが埋め込まれている。導電体２４ａ〜２４ｃの材料としては、例えばＣｕ等が用いられている。上述したように、電源線や接地線の電気抵抗やインダクタンスは、十分に低く設定することが好ましい。このため、絶縁層２０には電源用の導電体２４ａや接地用の導電体２４ｂが多数埋め込まれている。電源用の導電体２４ａは、配線１６ａにより互いに電気的に接続されている。接地用の導電体２４ｂは、配線１６ｂにより互いに電気的に接続されている。信号用の導電体２４ｃは、信号用の配線１６ｃに接続されている。
【００１９】
回路基板１０の下面側には、配線１８ａ〜１８ｃを覆うように絶縁層２６が形成されている。絶縁層２６の厚さは、例えば５〜５０μｍ程度とする。絶縁層２６の材料としては、例えば樹脂が用いられている。より具体的には、絶縁層２６の材料として、エポキシ樹脂やポリイミド樹脂等が用いられている。
【００２０】
絶縁層２６には、配線１８ａ〜１８ｃに達する開口部（ビアホール）２８ａ〜２８ｃが形成されている。開口部２８ａ〜２８ｃ内には、導電体（ビア）３０ａ〜３０ｃが埋め込まれている。導電体３０ａ〜３０ｃの材料としては、例えばＣｕ等が用いられている。
【００２１】
絶縁層２６の下面側には、電極パッド３２が形成されている。電極パッド３２は、導電体３０ａ〜３０ｃにそれぞれ接続されている。電極パッド３２のピッチは、例えば１ｍｍ程度である。電極パッド３２の下面側には、半田バンプ３４が形成されている。
【００２２】
導電体２４ａ〜２４ｃが埋め込まれた絶縁層２０上には、配線（導電膜）３６ａ〜３６ｃが形成されている。配線３６ａ〜３６ｃの材料としては、例えばＣｕ等が用いられている。絶縁層２０に埋め込まれた多数の電源用の導電体２４ａは、配線（導電膜）３６ａにより互いに電気的に接続されている。また、絶縁層２０に埋め込まれた多数の接地用の導電体２４ｂは、配線（導電膜）３６ｂにより互いに電気的に接続されている。また、信号用の配線３６ｃは、絶縁層２０に埋め込まれた信号用の導電体２４ｃに接続されている。
【００２３】
配線３６ａ〜３６ｃ等が形成された絶縁層２０上には、絶縁層３８が形成されている。絶縁層３８の厚さは、例えば５〜５０μｍ程度とする。絶縁層３８の材料としては、例えば樹脂が用いられている。より具体的には、絶縁層３８の材料として、例えばエポキシ樹脂やポリイミド樹脂等が用いられている。
【００２４】
絶縁層３８には、配線（導電膜）３６ａ〜３６ｃに達する開口部（ビアホール）４０ａ〜４０ｃが形成されている。開口部４０ａ〜４０ｃは、絶縁層３８を貫くように形成されている。後述するように、本実施形態では、柱状体（凸状体、凸部）５６ａ〜５６ｃを有する型５６を絶縁層３８に押しつけ、柱状体により絶縁層３８を貫くことにより、絶縁層３８に開口部４０ａ〜４０ｃが形成されている。本実施形態では、柱状体５６ａ〜５６ｃを有する型５６を用いて開口部４０ａ〜４０ｃを形成するため、径（サイズ）の異なる開口部４０ａ〜４０ｃを容易に形成することが可能である。電源用の導電体４２ａを埋め込むための開口部４０ａは、径の比較的大きい柱状体５６ａにより形成される。また、接地用の導電体４２ｂを埋め込むための開口部４０ｂは、径の比較的大きい柱状体５６ｂにより形成される。信号用の導電体４２ｃを埋め込むための開口部４０ｃは、径の比較的小さい柱状体５６ｃにより形成される。電源用の導電体４２ａを埋め込むための開口部４０ａの径は、例えば２ｍｍ×０．２ｍｍとする。接地用の導電体４２ｂを埋め込むための開口部４０ｂの径は、例えば２ｍｍ×０．２ｍｍとする。信号用の導電体４２ｃを埋め込むための開口部４０ｃの径は、例えば０．１ｍｍφとする。
【００２５】
開口部４０ａ〜４０ｃ内には、導電体（ビア）４２ａ〜４２ｃが埋め込まれている。図１（ｂ）に示すように、電源用の導電体４２ａと接地用の導電体４２ｂとは交互に設けられている。電源用の導電体４２ａや接地用の導電体４２ｂの断面積（回路基板１０の上面と平行な断面の断面積）は、信号用の導電体４２ｃの断面積（回路基板１０の上面と平行な断面の断面積）の例えば３倍以上となっている。また、電源用の導電体４２ａや接地用の導電体４２ｂの断面積（回路基板１０の上面と平行な断面の断面積）を、信号用の導電体４２ｃの断面積（回路基板１０の上面と平行な断面の断面積）の例えば１０倍以上とすることが更に好ましい。
【００２６】
導電体４２ａ〜４２ｃが埋め込まれた絶縁層３８上には、ソルダーレジスト膜４４が形成されている。
【００２７】
ソルダーレジスト膜４４には、導電体４２ａ〜４２ｃに達する開口部４６が形成されている。開口部４６は、半導体素子２の電極４８ａ〜４８ｃに対応するように形成されている。
【００２８】
ソルダーレジスト膜４４の開口部４６内には、電極パッド５０が形成されている。電極パッド５０は、例えば半田ペーストにより形成されている。電極パッド５０は、半導体素子２の電極４８ａ〜４８ｃに対応するように形成されている。電源用の導電体４２ａ上には、複数の電極パッド５０が形成されている。接地用の導電体４２ｂ上には、複数の電極パッド５０が形成されている。
【００２９】
電極パッド５０が形成された絶縁層３８上には、半導体素子（半導体チップ）２が実装されている。半導体素子２の電極４８ａ〜４８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた導電体４２ａ〜４２ｃに電気的に接続されている。より具体的には、半導体素子２の複数の電源用の電極４８ａは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた電源用の導電体４２ａに電気的に接続されている。複数の電源用の電極４８ａは、絶縁層３８に埋め込まれた電源用の導電体４２ａにより共通接続されている。半導体素子２の複数の接地用の電極４８ｂは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた接地用の導電体４２ｂに電気的に接続されている。半導体素子２の複数の接地用の電極４８ｂは、絶縁層３８に埋め込まれた接地用の導電体４２ｂにより共通接続されている。半導体素子２の信号用電極４８ｃは、半田バンプ５２及び電極パッド５０を介して、信号用の導電体４２ｃに電気的に接続されている。
【００３０】
このように、本実施形態では、後述するように、柱状体５６ａ〜５６ｃを有する型５６を絶縁層３８に押し付けることにより、径の異なる開口部４０ａ〜４０ｃを形成し、開口部４０ａ〜４０ｃ内に導電体４２ａ〜４２ｃを埋め込む。このため、本実施形態によれば、径の異なる導電体４２ａ〜４２ｃを絶縁層３８に容易に埋め込むことが可能である。径の比較的大きい導電体４２ａ、４２ｂは、電源用や接地用の導電体として用いられる。一方、径の比較的小さい導電体４２ｃは、信号用の導電体として用いられる。このため、本実施形態によれば、微細化、高集積化を図りつつ、電源線や接地線の電気抵抗やインダクタンスを十分に低減することができる。
【００３１】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図３乃至図６を用いて説明する。図３乃至図６は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００３２】
まず、台座（支持基板）５４上に、導電膜を形成する。台座５４としては、例えばシリコンウェハ等を用いることができる。導電膜の膜厚は、例えば５μｍ程度とする。導電膜の材料としては、例えばＣｕ等を用いることができる。
【００３３】
次に、フォトリソグラフィ技術を用い、導電膜をパターニングする。これにより、電源用の複数の導電体２４ａ（図１（ａ）参照）に接続される配線（導電膜）３６ａ、接地用の複数の導電体２４ｂ（図２参照）に接続される配線（導電膜）３６ｂ、及び、信号用の導電体２４ｃに接続される配線（導電膜）３６ｃが形成される（図３（ａ）参照）。
【００３４】
次に、配線３６ａ〜３６ｃが形成された台座５４上に、絶縁層３８を形成する（図３（ｂ）参照）。樹脂層３８の厚さは、例えば１０μｍ程度とする。絶縁層３８の材料としては、例えば樹脂を用いる。より具体的には、絶縁層３８の材料として、例えばエポキシ樹脂やポリイミド樹脂等を用いる。絶縁層３８としては、例えば半硬化状態の絶縁層を形成する。半硬化状態の絶縁層は、例えば絶縁層３８を形成するための液体の樹脂材料を台座上に塗布し、この後、熱処理により樹脂材料を半硬化させることにより得ることが可能である。
【００３５】
なお、硬化していない絶縁層３８を全面に形成し、後工程において、型５６を絶縁層３８に押し付けながら、絶縁層３８を硬化させるようにしてもよい。
【００３６】
次に、柱状体（凸状体、凸部）５６ａ〜５６ｃが形成された型（インプリント型）５６を用意する（図３（ｃ）参照）。かかる型５６は、後工程において絶縁層３８に開口部４０ａ〜４０ｃを形成するためのものである。従って、柱状体５６ａ〜５６ｃの形状は、絶縁層３８に形成すべき開口部４０ａ〜４０ｃの形状に応じて設定される。型５６の材料としては、例えばシリコン等を用いることができる。型５６の加工を行う際には、例えば異方性エッチング等を用いることができる。
【００３７】
柱状体５６ｃの先端部（下端部）は尖っていることが好ましい。柱状体５６ｃの先端部を尖らせるのは、後工程において型５６を絶縁層３８に押しつけて絶縁層３８に開口部４０ａ、４０ｃを形成する際に、絶縁層３８が柱状体５６ｃにより貫通されやすいようにするためである。また、同様の観点から、柱状体５６ａの先端部（下端部）を尖らせるようにしてもよい。具体的には、柱状体５６ａの下端部に、断面が鋸歯状の凹凸を形成することが好ましい。
【００３８】
電源用の導電体４２ａを形成するための柱状体５６ａの径は、例えば２ｍｍ×０．２ｍｍとする。接地用の導電体４２ｂを形成するための柱状体５６ｂの径は、例えば２ｍｍ×０．２ｍｍとする。信号用の導電体４２ｃを形成するための柱状体５６ｃの径は、例えば０．１ｍｍφとする。
【００３９】
なお、型５６の材料はシリコンに限定されるものではない。例えば、型５６の材料として、ニッケル、ニッケル合金等の金属を用いてもよい。
【００４０】
次に、柱状体５６ａ〜５６ｃが形成された型５６を絶縁層３８に押し付ける（型押し、インプリント）（図３（ｂ）及び図３（ｄ）参照）。これにより、柱状体５６ａ〜５６ｃにより絶縁層３８が貫通され、開口部（ビアホール）４０ａ〜４０ｃが絶縁層３８に形成される。柱状体５６ａ、５６ｂにより絶縁層３８を貫くことにより開口部４０ａ、４０ｂが形成されるため、開口部４０ａ、４０ｂの下部の断面積と開口部４０ａ、４０ｂの上部の断面積とは互いに等しくなる。本実施形態では、柱状体５６ａ〜５６ｃを有する型５６を絶縁層３８に押しつけることにより、絶縁層３８に開口部４０ａ〜４０ｃを形成する。このため、形成すべき開口部４０ａ〜４０ｃの径に応じて柱状体５６ａ〜５６ｃの径を適宜設定することにより、様々なサイズの開口部４０ａ〜４０ｃを絶縁層３８に形成することが可能である。例えば、電源用の導電体４２ａを埋め込むための開口部４０ａや、接地用の導電体４２ｂを埋め込むための開口部４０ｂは、十分に大きな径で形成することが可能である。一方、信号用の導電体４２ｃを埋め込むための開口部４０ｃは、比較的小さい径で形成することが可能である。
【００４１】
次に、熱処理を行うことにより、絶縁層３８を硬化させる。熱処理温度は、例えば３００℃程度とする。熱処理時間は、例えば６０分程度とする。
【００４２】
次に、型５６を台座５４上から取り外す。こうして、絶縁層３８に、電源用の導電体４２ａを埋め込むための開口部４０ａ、接地用の導電体４２ｂを埋め込むための開口部４０ｂ及び信号用の導電体４２ｃを埋め込むための開口部４０ｃが形成される（図４（ａ）参照）。下端部が尖っている柱状体５６ｃを用いて開口部４０ｃを形成するため、絶縁層３８が柱状体５６ｃにより確実に貫かれ、開口部４０ｃ内に配線３６ｃの上面が確実に露出される。
【００４３】
次に、電気めっき法により、開口部４０ａ〜４０ｃ内及び絶縁層３８上に導電膜４２を形成する（図４（ｂ）参照）。導電膜４２の膜厚は、例えば２０μｍ程度とする。導電膜４２としては、例えばＣｕ膜等を形成する。
【００４４】
次に、例えばＣＭＰ法（Chemical Mechanical Polishing、化学的機械的研磨）により、絶縁層３８の上面が露出するまで導電膜４２を研磨する（図４（ｃ）参照）。これにより、開口部４０ａ〜４０ｃ内に導電体４２ａ〜４２ｃが埋め込まれる。電源用の導電体４２ａや接地用の導電体４２ｂの断面積（回路基板１０の上面と平行な断面の断面積）は、信号用の導電体４２ｃの断面積（回路基板１０の上面と平行な断面の断面積）の例えば３倍以上とすることが好ましい。また、電源用の導電体４２ａや接地用の導電体４２ｂの断面積を、信号用の導電体４２ｃの断面積の例えば１０倍以上とすることが更に好ましい。
【００４５】
本実施形態では、電源用の導電体４２ａや接地用の導電体４２ｂの径が比較的大きい。このような径の比較的大きい導電体４２ａ、４２ｂは、半導体素子２の複数の電源用の電極４８ａや複数の接地用の電極４８ｂを共通接続することが可能である。本実施形態によれば、電源用の導電体４２ａや接地用の導電体４２ｂとして径の比較的大きい導電体が形成されているため、電源線や接地線の電気抵抗やインダクタンスを十分に低減することができる。
【００４６】
次に、全面に、例えばスピンコート法により、ソルダーレジスト膜４４を形成する。ソルダーレジスト膜４４の膜厚は、例えば１０μｍ程度とする。
【００４７】
次に、フォトリソグラフィ技術を用い、導電体４２ａ〜４２ｃに達する開口部４６をソルダーレジスト膜４４に形成する（図４（ｄ）参照）。開口部４６は、半導体素子２の電極４８ａ〜４８ｃにそれぞれ対応するように形成される。電源用の導電体４２ａ上には、複数の開口部４６が形成される。また、接地用の導電体４２ｂ上にも、複数の開口部４６が形成される。開口部４６のピッチは、例えば１７６μｍ程度とする。
【００４８】
次に、ソルダーレジスト膜４４に形成された開口部４６内に、電極パッド５０を形成する（図５（ａ）参照）。電極パッド５０の材料としては、例えば半田ペーストを用いる。電極パッド５０の材料として半田ペーストを用いる場合には、電極パッド５０は例えば印刷法により形成することができる。電極パッド５０は、半導体素子２の電極４８ａ〜４８ｃに対応するように形成される。電源用の導電体４２ａ上には、複数の電極パッド５０が形成される。接地用の導電体４２ｂ上にも、複数の電極パッド５０が形成される。
【００４９】
次に、導電体４２ａ〜４２ｃ等が埋め込まれた絶縁層３８を支持している台座５４を除去する（図５（ｂ）参照）。台座５４の除去は、例えばウエットエッチング等により行うことが可能である。エッチング液としては、台座５４の材料がシリコンウェハである場合には例えばフッ酸等を用いる。なお、ＣＭＰ法等により台座５４を除去することも可能である。
【００５０】
次に、図５（ｃ）に示すように、絶縁層２０、２６、導電体１４ａ〜１４ｃ、２４ａ〜２４ｃ、３０ａ〜３０ｃ及び半田バンプ３４等が形成された回路基板（パッケージ基板）１０を用意する。
【００５１】
回路基板１０としては、例えばガラスエポキシ基板等が用いられている。なお、回路基板１０は、ガラスエポキシ基板に限定されるものではない。例えば、セラミック基板等を、回路基板１０として用いてもよい。
【００５２】
回路基板１０には、貫通孔１２ａ〜１２ｃが形成されている。貫通孔１２ａ〜１２ｃの径は、例えば１５０〜３００μｍ程度とする。貫通孔１２ａ〜１２ｃ内には、導電体１４ａ〜１４ｃが埋め込まれている。導電体１４ａ〜１４ｃの材料としては、例えばＣｕ等が用いられている。電源線や接地線の電気抵抗やインダクタンスは、十分に低く設定することが好ましい。このため、回路基板１０には電源用の導電体１４ａ（図１（ａ）参照）や接地用の導電体１４ｂ（図２参照）が多数埋め込まれている。また、回路基板１０には、信号用の導電体１２ｃも埋め込まれている。
【００５３】
導電体１２ａ〜１２ｃが埋め込まれた回路基板１０の上面側には、配線１６ａ〜１６ｃが形成されている。配線１６ａ〜１６ｃの材料としては、例えばＣｕ等が用いられている。回路基板１０に埋め込まれた多数の電源用の導電体１２ａは、配線１６ａにより並列に接続されている。また、回路基板１０に埋め込まれた多数の接地用の導電体１２ｂは、配線１６ｂにより並列に接続されている。また、信号用の配線１６ｃは、回路基板１０に埋め込まれた信号用の導電体１２ｃに接続されている。
【００５４】
導電体１２ａ〜１２ｃが埋め込まれた回路基板１０の下面側には、配線１８ａ〜１８ｃが形成されている。配線１８ａ〜１８ｃの材料としては、例えばＣｕ等が用いられている。回路基板１０に埋め込まれた多数の電源用の導電体１２ａは、配線１８ａにより並列に接続されている。また、回路基板１０に埋め込まれた接地用の導電体１２ｂは、配線１８ｂにより並列に接続されている。また、信号用の配線１８ｃは、回路基板１０に埋め込まれた信号用の導電体１４ｃに接続されている。
【００５５】
回路基板１０の上面側には、配線１６ａ〜１６ｃを覆うように絶縁層２０が形成されている。絶縁層２０の厚さは、例えば５〜５０μｍ程度とする。絶縁層２０の材料としては、例えば樹脂が用いられている。より具体的には、絶縁層２０の材料として、エポキシ樹脂やポリイミド樹脂等が用いられている。
【００５６】
絶縁層２０には、配線１６ａ〜１６ｃに達する開口部２２ａ〜２２ｃが形成されている。開口部２２ａ〜２２ｃ内には、導電体２４ａ〜２４ｃが埋め込まれている。導電体２４ａ〜２４ｃの材料としては、例えばＣｕ等が用いられている。上述したように、電源線や接地線の電気抵抗やインダクタンスは、十分に低く設定することが好ましい。このため、絶縁層２０には電源用の導電体２４ａや接地用の導電体２４ｂが多数埋め込まれている。
【００５７】
回路基板１０の下面側には、配線１８ａ〜１８ｃを覆うように絶縁層２６が形成されている。絶縁層２６の厚さは、例えば５〜５０μｍ程度とする。絶縁層２６の材料としては、例えば樹脂が用いられている。より具体的には、絶縁層２６の材料として、エポキシ樹脂やポリイミド樹脂等が用いられている。
【００５８】
絶縁層２６には、配線１８ａ〜１８ｃに達する開口部２８ａ〜２８ｃがそれぞれ形成されている。開口部２８ａ〜２８ｃ内には、導電体３０ａ〜３０ｃがそれぞれ埋め込まれている。導電体３０ａ〜３０ｃの材料としては、例えばＣｕ等が用いられている。
【００５９】
絶縁層２６の下面側には、電極パッド３２が形成されている。電極パッド３２は、導電体３０ａ〜３０ｃにそれぞれ接続されている。電極パッド３２のピッチは、例えば１ｍｍ程度とする。電極パッド３２の下面側には、半田バンプ３４が形成されている。
【００６０】
次に、このような回路基板（パッケージ基板）１０上に、導電体４２ａ〜４２ｃ、配線３６ａ〜３６ｃ等が埋め込まれた絶縁層３８を載置する（図５（ｃ）及び図６（ａ）参照）。
【００６１】
次に、加圧しながら加熱することにより、導電体４２ａ〜４２ｃ、配線３６ａ〜３６ｃ等が埋め込まれた絶縁層３８を回路基板１０上に貼り付ける。これにより、回路基板１０上に形成された絶縁層２０の上面と絶縁層３８の下面とが接合される。また、絶縁層２０に埋め込まれた導電体２４ａ〜２４ｃの上面と絶縁層３８に埋め込まれた配線３６ａ〜３６ｃの下面とが接合される。
【００６２】
次に、絶縁層３８、導電体４２ａ〜４２ｃ等が設けられた回路基板１０上に、半導体素子２を実装する。半導体素子２の電極４８ａ〜４８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた導電体４２ａ〜４２ｃに電気的に接続される。より具体的には、半導体素子２の複数の電源用電極４８ａは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた電源用の導電体４２ａに電気的に接続される。半導体素子２の複数の電源用の電極４８ａは、絶縁層３８に埋め込まれた電源用の導電体４２ａにより共通接続される。また、半導体素子２の複数の接地用電極４８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた導電体４２ｂに電気的に接続される。半導体素子２の複数の接地用電極４８ｂは、絶縁層３８に埋め込まれた接地用の導電体４２ｂにより共通接続される。半導体素子２の信号用電極４８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた信号用の導電体４２ｃに電気的に接続される。
【００６３】
こうして、本実施形態による半導体装置が製造される。
【００６４】
このように、本実施形態では、柱状体５６ａ〜５６ｃを有する型５６を絶縁層３８に押し付けることにより、径の異なる開口部４０ａ〜４０ｃを形成し、開口部４０ａ〜４０ｃ内に導電体４２ａ〜４２ｃを埋め込む。このため、本実施形態によれば、径の異なる導電体４２ａ〜４２ｃを絶縁層３８に容易に埋め込むことが可能である。径の比較的大きい導電体４２ａ、４２ｂは、電源用や接地用の導電体として用いられる。一方、径の比較的小さい導電体４２ｃは、信号用の導電体として用いられる。このため、本実施形態によれば、微細化、高集積化を図りつつ、電源線や接地線の電気抵抗やインダクタンスを十分に低減することができる。
【００６５】
［第２実施形態］
第２実施形態による半導体装置及びその製造方法を図７乃至図１４を用いて説明する。図１乃至図６に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００６６】
本実施形態による半導体装置及びその製造方法は、柱状の導電体６２ａ〜６２ｃを有する導電層（型）６２を絶縁層３８に押し付けることにより、絶縁層３８に柱状の導電体６２ａ〜６２ｃを埋め込むことに主な特徴がある。
【００６７】
（半導体装置）
まず、本実施形態による半導体装置について図７及び図８を用いて説明する。図７は、本実施形態による半導体装置を示す断面図及び平面図である。図７（ａ）は本実施形態による半導体装置を示す断面図（その１）である。図７（ｂ）は、本実施形態による半導体装置の一部を示す平面図である。図７（ａ）は、図７（ｂ）のＡ−Ａ′断面に対応している。図８は、本実施形態による半導体装置を示す断面図（その２）である。図８は、図７（ｂ）のＢ−Ｂ′断面に対応している。
【００６８】
図７及び図８に示すように、配線３６ａ〜３６ｃが埋め込まれた絶縁層３８には、導電体（ビア）６２ａ〜６２ｃが埋め込まれている。電源用の導電体６２ａは、配線３６ａに接続されている。接地用の導電体６２ｂは、配線３６ｂに接続されている。信号用の導電体６２ｃは、配線３６ｃに接続されている。
【００６９】
後述するように、本実施形態では、柱状の導電体（凸状体、凸部）６２ａ〜６２ｃを有する型６２を絶縁層３８に押しつけ、柱状の導電体６２ａ〜６２ｃにより絶縁層３８を貫くことにより、絶縁層３８中に導電体６２ａ〜６２ｃを埋め込む。本実施形態では、柱状の導電体６２ａ〜６２ｃを有する導電層６２を絶縁層３８に押し付けることにより導電体６２ａ〜６２ｃを埋め込むため、径（サイズ）の異なる導電体６２ａ〜６２ｃを容易に絶縁層３８に埋め込むことが可能である。
【００７０】
電源用の導電体６２ａの上部の断面積と下部の断面積とは互いに等しくなっている。また、接地用の導電体６２ｂの上部の断面積と下部の断面積とは互いに等しくなっている。
【００７１】
電源用の導電体６２ａの径は、比較的大きく設定されている。電源用の導電体６２ａの径は、例えば２ｍｍ×０．２ｍｍとする。また、接地用の導電体６２ｂの径も、比較的大きく設定されている。接地用の導電体６２ｂの径は、例えば２ｍｍ×０．２ｍｍとする。信号用の導電体６２ｃの径は、比較的小さく設定されている。信号用の導電体６２ｃの径は、例えば０．１ｍｍとする。
【００７２】
図７（ｂ）に示すように、電源用の導電体６２ａと接地用の導電体６２ｂとは交互に設けられている。電源用の導電体６２ａや接地用の導電体６２ｂの断面積（回路基板１０の上面と平行な断面の断面積）は、信号用の導電体６２ｃの断面積（回路基板１０の上面と平行な断面の断面積）の例えば３倍以上となっている。また、電源用の導電体６２ａや接地用の導電体６２ｂの断面積（回路基板１０の上面と平行な断面の断面積）を、信号用の導電体６２ｃの断面積（回路基板１０の上面と平行な断面の断面積）の例えば１０倍以上とすることが更に好ましい。
【００７３】
電源用の導電体６２ａの下端部には、断面が鋸歯状の凹凸が形成されている。また、接地用の導電体６２ｂの下端部には、断面が鋸歯状の凹凸が形成されている。また、信号用の導電体６２ｃの下端部は尖っている。導電体６２ａ〜６２ｃの下端部をこのような形状に設定しているのは、導電体６２ａ〜６２ｃにより絶縁層３８を貫きやすくするとともに、導電体６２ａ〜６２ｃと配線３６ａ〜３６ｃとの電気的接続を確実にするためである。
【００７４】
電極パッド５０等が形成された絶縁層３８上には、半導体素子（半導体チップ）２が実装されている。半導体素子２の電極４８ａ〜４８ｃは、半田バンプ５２及び電極パッド５０等を介して、絶縁層３８に埋め込まれた導電体６２ａ〜６２ｃに電気的に接続されている。より具体的には、半導体素子２の複数の電源用の電極４８ａは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた電源用の導電体６２ａに電気的に接続されている。複数の電源用の電極４８ａは、絶縁層３８に埋め込まれた電源用の導電体６２ａにより共通接続されている。半導体素子２の複数の接地用の電極４８ｂは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた接地用の導電体６２ｂに電気的に接続されている。半導体素子２の複数の接地用の電極４８ｂは、絶縁層３８に埋め込まれた接地用の導電体６２ｂにより共通接続されている。半導体素子２の信号用電極４８ｃは、半田バンプ５２及び電極パッド５０を介して、信号用の導電体６２ｃに電気的に接続されている。
【００７５】
このように、本実施形態では、柱状の導電体６２ａ〜６２ｃを有する導電層６２を絶縁層３８に押し付けることにより、絶縁層３８に柱状の導電体６２ａ〜６２ｃを埋め込む。本実施形態においても、径の比較的大きい導電体６２ａ、６２ｂと径の比較的小さい導電体６２ｃとを絶縁層３８に容易に埋め込むことが可能である。径の比較的大きい導電体６２ａ、６２ｂは、電源用や接地用の導電体として用いられる。一方、径の比較的小さい導電体６２ｃは、信号用の導電体として用いられる。このため、本実施形態によっても、微細化、高集積化を図りつつ、電源線や接地線の電気抵抗やインダクタンスを十分に低減することができる。
【００７６】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図９乃至図１４を用いて説明する。図９乃至図１４は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００７７】
まず、開口部（凹部）５８ａ〜５８ｃが形成された型６０を用意する（図９（ａ）参照）。型６０の材料としては、例えばシリコン等を用いる。型６０の加工を行う際には、例えば異方性エッチング等を用いることができる。開口部５８ａ〜５８ｃは、絶縁層３８に埋め込まれる導電体６２ａ〜６２ｃの形状に対応するように形成されている。
【００７８】
電源用の導電体６２ａや接地用の導電体６２ｂを形成するための開口部５８ａ、５８ｂの底部には、断面が鋸歯状の凹凸が形成されている。開口部５８ａ、５８ｂの底部にこのような断面が鋸歯状の凹凸を形成するのは、柱状の導電体６２ａ、６２ｂの底部に断面が鋸歯状の凹凸を形成するためである。柱状の導電体６２ａ、６２ｂの底部に断面が鋸歯状の凹凸を形成するのは、後工程において柱状の導電体６２ａ〜６２ｃを有する導電層６２を絶縁層３８に押しつける際に、絶縁層３８が柱状の導電体６２ａ、６２ｂにより貫通されやすいようにするためである。また、柱状の導電体６２ａ、６２ｂの底部に断面が鋸歯状の凹凸を形成するのは、後工程において柱状の導電体６２ａ、６２ｂにより絶縁層３８を貫通させた際に、柱状の導電層６２ａ、６２ｂが配線３６ａ、３６ｂに確実に接続されるようにするためである。
【００７９】
また、信号用の導電体６２ｃを形成するための開口部５８ｃの底部は、下方に向かって径が徐々に小さくなるように形成されている。開口部５８ｃの底部をこのような形状にするのは、柱状の導電体（凸部）６２ｃの底部の先端を尖らせるためである。柱状の導電体６２ｃの底部の先端を尖らせるのは、後工程において導電体６２ａ〜６２ｃを有する導電層６２を絶縁層３８に押しつける際に、絶縁層３８が柱状の導電体６２ｃにより貫通されやすいようにするためである。また、柱状の導電体６２ｃの底部の先端を尖らせるのは、後工程において柱状の導電体６２ｃにより絶縁層３８を貫通させた際に、柱状の導電体６２ｃが配線３６ｃに確実に接続されるようにするためである。
【００８０】
電源用の導電体６２ａを形成するための開口部５８ａの径は、例えば２ｍｍ×０．２ｍｍとする。接地用の導電体６２ｂを形成するための開口部５８ｂの径は、例えば２ｍｍ×０．２ｍｍとする。信号用の導電体６２ｃを形成するための開口部５８ｃの径は、例えば０．１ｍｍとする。
【００８１】
電源用の導電体６２ａや接地用の導電体６２ｂの断面積（回路基板１０の上面と平行な断面の断面積）は、信号用の導電体６２ｃの断面積（回路基板１０の上面と平行な断面の断面積）の例えば３倍以上とすることが好ましい。また、電源用の導電体６２ａや接地用の導電体６２ｂの断面積を、信号用の導電体６２ｃの断面積の例えば１０倍以上とすることが更に好ましい。
【００８２】
なお、型６０の材料はシリコンに限定されるものではない。例えば、型６０の材料として、ニッケル、ニッケル合金等の金属を用いてもよい。
【００８３】
次に、型６０の開口部５８ａ〜５８ｃ内及び上面に、離型剤を塗布する。型６０に離型剤を塗布するのは、後工程において導電層６２が型６０から容易に分離されるようにするためである。
【００８４】
次に、例えば電気めっき法により、型６０上に、導電層６２を形成する（図９（ｂ）参照）。導電層６２の材料としては、例えばＣｕを用いる。こうして、型６０の開口部５８ａ〜５８ｃ内及び型６０上に導電層６２が形成される。
【００８５】
次に、導電層６２上に支持基板（支持体）６４を取り付ける（図９（ｃ）参照）。これにより、導電層６２が支持基板６４により支持される。支持基板６４としては、例えば樹脂基板等を用いることができる。
【００８６】
次に、開口部５８ａ〜５８ｃが形成された型６０から、導電層６２を分離する（図１０（ａ）参照）。開口部５８ａ〜５８ｃが形成された型６０には離型剤が塗布されているため、型６０から導電層６２が容易に分離される。導電層６２は、支持基板６４により支持された状態で、型６０から分離される。こうして、柱状の導電体（凸部、凸状体）６２ａ〜６２ｃを有する導電層６２が形成される。導電層６２は、後工程において、絶縁層３８に柱状の導電体６２ａ〜６２ｃを埋め込むためのものである。
【００８７】
次に、台座（支持基板）５４上に、導電膜を形成する。台座５４としては、例えばシリコンウェハ等を用いることができる。導電膜の材料としては、例えばＣｕ等を用いることができる。
【００８８】
次に、フォトリソグラフィ技術を用い、導電膜をパターニングする。これにより、電源用の複数の導電体２４ａ（図７（ａ）参照）に接続される配線（導電膜）３６ａ、接地用の複数の導電体２４ｂ（図８参照）に接続される配線（導電膜）３６ｂ、及び、信号用の導電体２４ｃに接続される配線（導電膜）３６ｃが形成される（図１０（ｂ）参照）。
【００８９】
次に、配線３６ａ〜３６ｃが形成された台座５４上に、絶縁層３８を形成する（図１０（ｃ）参照）。絶縁層３８の材料としては、例えば樹脂を用いる。より具体的には、絶縁層３８の材料として、例えばエポキシ樹脂やポリイミド樹脂等を用いる。絶縁層３８としては、例えば半硬化状態の絶縁層を形成する。半硬化状態の絶縁層は、例えば絶縁層３８を形成するための液体の樹脂材料を台座上に塗布し、この後、熱処理により樹脂材料を半硬化させることにより得ることが可能である。
【００９０】
なお、硬化していない絶縁層３８を全面に形成し、後工程において、柱状の導電体６２ａ〜６２ｃを有する導電層６２を絶縁層３８に押し付けながら、絶縁層３８を硬化させるようにしてもよい。
【００９１】
次に、柱状の導電体６２ａ〜６２ｃが形成された導電層６２を絶縁層３８に押し付ける（図１１（ａ）及び図１１（ｂ）参照）。これにより、柱状の導電体６２ａ〜６２ｃにより絶縁層３８が貫通され、柱状の導電体６２ａ〜６２ｃが絶縁層３８に埋め込まれる。柱状の導電体６２ａ〜６２ｃは、配線３８ａ〜３８ｃにそれぞれ接続される。
【００９２】
本実施形態では、柱状の導電体６２ａ〜６２ｃを有する導電層６２を絶縁層３８に押しつけることにより、絶縁層３８に柱状の導電体６２ａ〜６２ｃを埋め込む。このため、型６０を用いて形成する導電体６２ａ〜６２ｃの径を適宜設定することにより、様々なサイズの導電体６２ａ〜６２ｃを絶縁層３８に埋め込むことが可能である。例えば、電源用の導電体６２ａや、接地用の導電体６２ｂは、十分に大きな径で形成することが可能である。一方、信号用の導電体６２ｃは、比較的小さい径で形成することが可能である。
【００９３】
次に、熱処理を行うことにより、絶縁層３８を硬化させる。熱処理温度は、例えば３００℃程度とする。熱処理時間は、例えば６０分程度とする。
【００９４】
次に、支持基板６４を導電層６２上から取り外す（図１２（ａ）参照）。こうして、絶縁層３８を貫く導電体６２ａ、６２ｂ、６２ｃを有する導電層６２が、絶縁層３８上に形成される。
【００９５】
次に、例えばＣＭＰ法により、絶縁層３８の上面が露出するまで導電層６２を研磨する（図１２（ｂ）参照）。これにより、絶縁層３８内に導電体６２ａ〜６２ｃが埋め込まれる。
【００９６】
次に、全面に、例えばスピンコート法により、ソルダーレジスト膜４４を形成する。
【００９７】
次に、フォトリソグラフィ技術を用い、導電体６２ａ〜６２ｃに達する開口部４６をソルダーレジスト膜４４に形成する（図１２（ｃ）参照）。開口部４６は、半導体素子２の電極４８ａ〜４８ｃにそれぞれ対応するように形成される。電源用の導電体６２ａ上には、複数の開口部４６が形成される。また、接地用の導電体６２ｂ上にも、複数の開口部４６が形成される。開口部４６のピッチは、例えば１７６μｍ程度とする。
【００９８】
次に、ソルダーレジスト膜４４に形成された開口部４６内に、電極パッド５０を形成する（図１３（ａ）参照）。電極パッド５０の材料としては、例えば半田ペーストを用いる。電極パッド５０は、半導体素子２の電極４８ａ〜４８ｃに対応するように形成される。電源用の導電体６２ａ上には、複数の電極パッド５０が形成される。接地用の導電体６２ｂ上にも、複数の電極パッド５０が形成される。
【００９９】
次に、導電体６２ａ〜６２ｃ等が埋め込まれた絶縁層３８を支持している台座５４を除去する（図１３（ｂ）参照）。
【０１００】
次に、図１３（ｃ）に示すように、絶縁層２０、２６、導電体１４ａ〜１４ｃ、２４ａ〜２４ｃ、３０ａ〜３０ｃ及び半田バンプ３４等が形成された回路基板（パッケージ基板）１０を用意する。
【０１０１】
次に、このような回路基板１０上に、導電体６２ａ〜６２ｃ及び配線３６ａ〜３６ｃ等が埋め込まれた絶縁層３８を載置する（図１３（ｃ）及び図１４（ａ）参照）。
【０１０２】
次に、加圧しながら加熱することにより、導電体６２ａ〜６２ｃ等が埋め込まれた絶縁層３８を回路基板１０上に貼り付ける。これにより、回路基板１０上に形成された絶縁層２０の上面と絶縁層３８の下面とが接合される。また、絶縁層２０に埋め込まれた導電体２４ａ〜２４ｃの上面と絶縁層３８に埋め込まれた配線３６ａ〜３６ｃの下面とが接合される。
【０１０３】
次に、絶縁層３８、導電体６２ａ〜６２ｃ等が設けられた回路基板１０上に、半導体素子２を実装する。半導体素子２の電極４８ａ〜４８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた導電体６２ａ〜６２ｃに電気的に接続される。より具体的には、半導体素子２の複数の電源用電極４８ａは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた電源用の導電体６２ａに電気的に接続される。半導体素子２の複数の電源用の電極４８ａは、絶縁層３８に埋め込まれた電源用の導電体６２ａにより共通接続される。また、半導体素子２の複数の接地用電極５８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた導電体６２ｂに電気的に接続される。半導体素子２の複数の接地用電極４８ｂは、絶縁層３８に埋め込まれた接地用の導電体６２ｂにより共通接続される。半導体素子２の信号用電極４８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた信号用の導電体６２ｃに電気的に接続される。
【０１０４】
こうして、本実施形態による半導体装置が製造される。
【０１０５】
このように、柱状の導電体６２ａ〜６２ｃを有する導電層６２を絶縁層３８に押し付けることにより、絶縁層３８に柱状の導電体６２ａ〜６２ｃを埋め込むようにしてもよい。本実施形態においても、径の比較的大きい導電体６２ａ、６２ｂと径の比較的小さい導電体６２ｃとを絶縁層３８に容易に埋め込むことが可能である。径の比較的大きい導電体６２ａ、６２ｂは、電源用や接地用の導電体として用いられる。一方、径の比較的小さい導電体６２ｃは、信号用の導電体として用いられる。このため、本実施形態によっても、微細化、高集積化を図りつつ、電源線や接地線の電気抵抗やインダクタンスを十分に低減することができる。
【０１０６】
［第３実施形態］
第３実施形態による半導体装置及びその製造方法について図１５乃至図２３を用いて説明する。図１乃至図１４に示す第１又は第２実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１０７】
本実施形態による半導体装置及びその製造方法は、絶縁層３８に電子部品４が埋め込まれており、導電体４２ａ〜４２ｃ上に更に導電体７２ａ〜７２ｃが形成されていることに主な特徴がある。
【０１０８】
（半導体装置）
まず、本実施形態による半導体装置について図１５及び図１６を用いて説明する。図１５は、本実施形態による半導体装置を示す断面図及び平面図である。図１５（ａ）は本実施形態による半導体装置を示す断面図（その１）である。図１５（ｂ）は、本実施形態による半導体装置の一部を示す平面図である。図１５（ａ）は、図１５（ｂ）のＡ−Ａ′断面に対応している。図１６は、本実施形態による半導体装置を示す断面図（その２）である。図１６は、図１５（ｂ）のＢ−Ｂ′断面に対応している。
【０１０９】
図１５及び図１６に示すように、導電体２２ａ〜２２ｃ等が埋め込まれた絶縁層２０上には、配線３６ａ〜３６ｃが形成されている。また、絶縁層２０上には、電子部品４が実装されている。電子部品４としては、例えば、ＬＳＩ等の半導体素子（半導体チップ）や、キャパシタ等が実装される。電子部品４の上面には、電極６８が形成されている。
【０１１０】
配線３６ａ〜３６ｃ及び電子部品４が形成された絶縁層２０上には、絶縁層３８が形成されている。絶縁層３８には、導電体４２ａ〜４２ｃが埋め込まれている。
【０１１１】
導電体４２ａ〜４２ｃ等が埋め込まれた絶縁層３８上には、絶縁層６８が形成されている。絶縁層６８の厚さは、例えば５〜５０μｍ程度とする。絶縁層６８の材料としては、例えば樹脂等が用いられている。より具体的には、絶縁層６８の材料として、エポキシ樹脂やポリイミド樹脂等が用いられている。
【０１１２】
絶縁層６８には、導電体４２ａ〜４２ｃに達する開口部７０ａ〜７０ｃが形成されている。開口部７０ａ〜７０ｃは、絶縁層６８を貫くように形成されている。後述するように、本実施形態では、柱状体（凸状体、凸部）７４ａ〜７４ｃを有する型７４を絶縁層６８に押しつけ、柱状体７４ａ〜７４ｃにより絶縁層６８を貫くことにより、絶縁層６８に開口部７０ａ〜７０ｃが形成されている。本実施形態では、柱状体７４ａ〜７４ｃを有する型７４を用いて開口部７０ａ〜７０ｃを形成するため、径（サイズ）の異なる開口部７０ａ〜７０ｃを容易に形成することが可能である。
【０１１３】
電源用の導電体７２ａを埋め込むための開口部７０ａは、径の比較的大きい柱状体７４ａにより形成される。また、接地用の導電体７２ｂを埋め込むための開口部７０ｂも、径の比較的大きい柱状体７４ｂにより形成される。信号用の導電体７２ｃを埋め込むための開口部７０ｃは、径の比較的小さい柱状体７４ｃにより形成される。
【０１１４】
電源用の導電体７２ａを埋め込むための開口部７０ａの径は、電源用の導電体４２ａを埋め込むための開口部４０ａの径と等しく設定する。接地用の導電体７２ｂを埋め込むための開口部７０ｂの径は、接地用の導電体４２ｂを埋め込むための開口部４０ｂの径と等しく設定する。信号用の導電体７２ｃを埋め込むための開口部７０ｃの径は、例えば信号用の導電体４２ｃを埋め込むための開口部４０ｃの径と等しく設定する。
【０１１５】
開口部７０ａ〜７０ｃ内には、導電体７２ａ〜７２ｃが埋め込まれている。図１５（ｂ）に示すように、電源用の導電体７２ａと接地用の導電体７２ｂとは交互に設けられている。電源用の導電体７２ａや接地用の導電体７２ｂの断面積（回路基板１０の上面と平行な断面の断面積）は、信号用の導電体７２ｃの断面積（回路基板１０の上面と平行な断面の断面積）の例えば３倍以上となっている。また、電源用の導電体７２ａや接地用の導電体７２ｂの断面積（回路基板１０の上面と平行な断面の断面積）を、信号用の導電体７２ｃの断面積（回路基板１０の上面と平行な断面の断面積）の例えば１０倍以上とすることが更に好ましい。
【０１１６】
電源用の導電体７２ａの上部の断面積と下部の断面積とは互いに等しくなっている。また、接地用の導電体７２ｂの上部の断面積と下部の断面積とは互いに等しくなっている。
【０１１７】
信号用の導電体７２ｃの下端部は尖っている。導電体７２ｃの下端部をこのような形状に設定しているのは、導電体７２ｃにより絶縁層６８を貫きやすくするとともに、導電体７２ｃと絶縁層３８に埋め込まれた導電体４２ｃとの電気的接続を確実にするためである。
【０１１８】
導電体７２ａ〜７２ｃが埋め込まれた絶縁層６８上には、ソルダーレジスト膜４４が形成されている。
【０１１９】
ソルダーレジスト膜４４には、導電体７２ａ〜７２ｃに達する開口部４６が形成されている。開口部４６は、半導体素子２の電極４８ａ〜４８ｃに対応するように形成されている。
【０１２０】
ソルダーレジスト膜４４の開口部４６内には、電極パッド５０が形成されている。電源用の導電体７２ａ上には、複数の電極パッド５０が形成されている。接地用の導電体７２ｂ上には、複数の電極パッド５０が形成されている。
【０１２１】
電極パッド５０が形成された絶縁層６８上には、半導体素子（半導体チップ）２が実装されている。半導体素子２の電極４８ａ〜４８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層６８に埋め込まれた導電体７２ａ〜７２ｃに電気的に接続されている。より具体的には、半導体素子２の複数の電源用の電極５８ａは、半田バンプ５２及び電極パッド５０を介して、絶縁層６８に埋め込まれた電源用の導電体７２ａに電気的に接続されている。複数の電源用の電極４８ａは、絶縁層３８に埋め込まれた電源用の導電体７２ａにより共通接続されている。半導体素子２の複数の接地用の電極４８ｂは、半田バンプ５２及び電極パッド５０を介して、絶縁層３８に埋め込まれた接地用の導電体７２ｂに電気的に接続されている。半導体素子２の複数の接地用の電極４８ｂは、絶縁層３８に埋め込まれた接地用の導電体７２ｂにより共通接続されている。
【０１２２】
半導体素子２の信号用電極４８ｃは、半田バンプ５２及び電極パッド５０、信号用の導電体７２ｃ、信号用の導電体４２ｃを介して、電子部品４の電極６６に電気的に接続されている。
【０１２３】
本実施形態のように、樹脂層３８に電子部品４を更に埋め込むようにしてもよい。また、本実施形態のように、電源用の導電体４２ａ上に電源用の導電体７２ａを更に形成し、接地用の導電体４２ｂ上に接地用の導電体７２ｂを更に形成し、信号用の導電体４２ｃ上に信号用の導電体７２ｂを更に形成するようにしてもよい。このように形成した場合にも、半導体素子２の複数の電源用の電極４８ａは、電源用の導電体７２ａにより共通接続される。半導体素子２の複数の接地用の電極４８ｂは、接地用の導電体７２ｂにより共通接続される。半導体素子２の信号用の電極４８ｃは、信号用の導電体７２ｃ及び信号用の導電体４２ｃを介して、電子部品４の電極６６に電気的に接続される。本実施形態によっても、微細化、高集積化を図りつつ、電源線や接地線の電気抵抗やインダクタンスを十分に低減することができる。
【０１２４】
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法について図１７乃至図２３を用いて説明する。図１７乃至図２３は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１２５】
まず、台座（支持基板）５４上に、導電膜を形成する（図１７（ａ）参照）。台座５４としては、例えばシリコンウェハ等を用いることができる。導電膜の膜厚は、例えば５μｍ程度とする。導電膜の材料としては、例えばＣｕ等を用いることができる。
【０１２６】
次に、フォトリソグラフィ技術を用い、導電膜をパターニングする。これにより、電源用の複数の導電体２４ａ（図１５（ａ）参照）に接続される配線（導電膜）３６ａ、接地用の複数の導電体２４ｂ（図１６参照）に接続される配線（導電膜）３６ｂ、及び、信号用の導電体２４ｃに接続される配線（導電膜）３６ｃが形成される（図１７（ａ）参照）。
【０１２７】
また、台座５４上に、電子部品４を配置する。電子部品４としては、例えば、ＬＳＩ等の半導体素子（半導体チップ）や、キャパシタ等が挙げられる。電子部品４の上面には、電極６８が形成されている。
【０１２８】
次に、配線３６ａ〜３６ｃ及び電子部品４が形成された台座５４上に、絶縁層３８を形成する（図１７（ｂ）参照）。樹脂層３８の厚さは、例えば１０μｍ程度とする。絶縁層３８の材料としては、例えば樹脂を用いる。より具体的には、絶縁層３８の材料として、例えばエポキシ樹脂やポリイミド樹脂等を用いる。
【０１２９】
絶縁層３８としては、例えば半硬化状態の絶縁層を形成する。半硬化状態の絶縁層は、例えば絶縁層３８を形成するための液体の樹脂材料を台座上に塗布し、この後、熱処理により樹脂材料を半硬化させることにより得ることが可能である。
【０１３０】
なお、硬化していない絶縁層３８を全面に形成し、後工程において、型５６を絶縁層３８に押し付けながら、絶縁層３８を硬化させるようにしてもよい。
【０１３１】
次に、柱状体５６ａ〜５６ｃが形成された型５６を用意する（図１７（ｃ）参照）。型５６は、後工程において絶縁層３８に開口部４０ａ〜４０ｃを形成するためのものである。従って、柱状体５６ａ〜５６ｃの形状は、絶縁層３８に形成すべき開口部４０ａ〜４０ｃの形状に応じて設定される。
【０１３２】
次に、柱状体５６ａ〜５６ｃが形成された型５６を絶縁層３８に押し付ける（図１７（ｃ）及び図１７（ｄ）参照）。これにより、柱状体５６ａ〜５６ｃにより絶縁層３８が貫通され、開口部（ビアホール）４０ａ〜４０ｃが絶縁層３８に形成される。
【０１３３】
次に、熱処理を行うことにより、絶縁層３８を硬化させる。熱処理温度は、例えば３００℃程度とする。熱処理時間は、例えば６０分程度とする。
【０１３４】
次に、型５６を台座５４上から取り外す。こうして、絶縁層３８に、電源用の導電体４２ａを埋め込むための開口部４０ａ、接地用の導電体４２ｂを埋め込むための開口部４０ｂ及び信号用の導電体４２ｃを埋め込むための開口部４０ｃが形成される（図１８（ａ）参照）。下端部が尖っている柱状５６ｃを用いて開口部４０ｃを形成するため、絶縁層３８が柱状体５６ｃにより確実に貫かれ、開口部４０ｃ内に配線３６ｃの上面や電極６６の上面が確実に露出される。
【０１３５】
次に、電気めっき法により、開口部４０ａ〜４０ｃ内及び絶縁層３８上に導電膜４２を形成する（図１８（ｂ）参照）。導電膜４２の膜厚は、例えば２０μｍ程度とする。導電膜４２としては、例えばＣｕ膜等を形成する。
【０１３６】
次に、例えばＣＭＰ法により、絶縁層３８の上面が露出するまで導電膜４２を研磨する（図１８（ｃ）参照）。これにより、開口部４０ａ〜４０ｃ内に導電体４２ａ〜４２ｃが埋め込まれる。
【０１３７】
次に、導電体４２ａ〜４２ｃ及び電子部品４が埋め込まれた絶縁層３８上に、絶縁層６８を形成する（図１８（ｄ）参照）。樹脂層６８の厚さは、例えば１０μｍ程度とする。絶縁層６８の材料としては、例えば樹脂を用いる。より具体的には、絶縁層６８の材料として、例えばエポキシ樹脂やポリイミド樹脂等を用いる。
【０１３８】
絶縁層６８としては、例えば半硬化状態の絶縁層を形成する。半硬化状態の絶縁層は、例えば絶縁層６８を形成するための液体の樹脂材料を全面に塗布し、この後、熱処理により樹脂材料を半硬化させることにより得ることが可能である。
【０１３９】
なお、硬化していない絶縁層６８を全面に形成し、後工程において、型７４を絶縁層６８に押し付けながら、絶縁層６８を硬化させるようにしてもよい。
【０１４０】
次に、柱状体７４ａ〜７４ｃが形成された型７４を用意する（図１９（ａ）参照）。型７４は、後工程において絶縁層６８に開口部７０ａ〜７０ｃを形成するためのものである。従って、柱状体７４ａ〜７４ｃの形状は、絶縁層６８に形成すべき開口部７０ａ〜７０ｃの形状に応じて設定される。
【０１４１】
次に、柱状体７４ａ〜７４ｃが形成された型７４を絶縁層６８に押し付ける（図１９（ａ）及び図１９（ｂ）参照）。これにより、柱状体７４ａ〜７４ｃにより絶縁層６８が貫通され、開口部７０ａ〜７０ｃが絶縁層６８に形成される。
【０１４２】
次に、熱処理を行うことにより、絶縁層６８を硬化させる。熱処理温度は、例えば３００℃とする。熱処理時間は、例えば６０分程度とする。
【０１４３】
次に、型７４を台座５４上から取り外す。こうして、絶縁層６８に、電源用の導電体７２ａを埋め込むための開口部７０ａ、接地用の導電体７２ｂを埋め込むための開口部７０ｂ及び信号用の導電体７２ｃを埋め込むための開口部７０ｃが形成される（図２０（ａ）参照）。下端部が尖っている柱状体７４ｃを用いて開口部７０ｃを形成するため、絶縁層６８が柱状体７４ｃにより確実に貫かれ、開口部７０ｃ内に導電体４２ｃの上面が確実に露出される。
【０１４４】
次に、電気めっき法により、開口部７０ａ〜７０ｃ内及び絶縁層６８上に導電膜７２を形成する（図２０（ｂ）参照）。導電膜７２の膜厚は、例えば２０μｍ程度とする。導電膜７２としては、例えばＣｕ膜等を形成する。
【０１４５】
次に、例えばＣＭＰ法により、絶縁層６８の上面が露出するまで導電膜７２を研磨する（図２０（ｃ）参照）。これにより、開口部７０ａ〜７０ｃ内に導電体７２ａ〜７２ｃが埋め込まれる。
【０１４６】
次に、全面に、例えばスピンコート法により、ソルダーレジスト膜４４を形成する（図２１（ａ）参照）。
【０１４７】
次に、フォトリソグラフィ技術を用い、導電体７２ａ〜７２ｃに達する開口部４６をソルダーレジスト膜４４に形成する（図２１（ａ）参照）。開口部４６は、半導体素子２の電極４８ａ〜４８ｃにそれぞれ対応するように形成される。電源用の導電体７２ａ上には、複数の開口部４６が形成される。また、接地用の導電体７２ｂ上にも、複数の開口部４６が形成される。開口部４６のピッチは、例えば１７６μｍ程度とする。
【０１４８】
次に、ソルダーレジスト膜４４に形成された開口部４６内に、電極パッド５０を形成する（図２１（ｂ）参照）。電極パッド５０は、半導体素子２の電極４８ａ〜４８ｃに対応するように形成される。電源用の導電体７２ａ上には、複数の電極パッド５０が形成される。接地用の導電体７２ｂ上にも、複数の電極パッド５０が形成される。
【０１４９】
次に、導電体４２ａ〜４２ｃ、７２ａ〜７２ｃ、配線３６ａ〜３６ｃ等が埋め込まれた絶縁層３８、６８を支持している台座５４を除去する（図２１（ｃ）参照）。
【０１５０】
次に、図２２（ａ）に示すように、絶縁層２０、２６、導電体１４ａ〜１４ｃ、２４ａ〜２４ｃ、３０ａ〜３０ｃ及び半田バンプ３４等が形成された回路基板（パッケージ基板）１０を用意する。
【０１５１】
次に、このような回路基板（パッケージ基板）１０上に、導電体４２ａ〜４２ｃ、７２ａ〜７２ｃ、配線３６ａ〜３６ｃ等が埋め込まれた絶縁層３８、６８を載置する（図２２（ａ）及び図２２（ｂ）参照）。
【０１５２】
次に、加圧しながら加熱することにより、導電体４２ａ〜４２ｃ、７２ａ〜７２ｃ、配線３６ａ〜３６ｃ等が埋め込まれた絶縁層３８、６８を、回路基板１０上に貼り付ける。これにより、回路基板１０上に形成された絶縁層２０の上面と絶縁層３８の下面とが接合される。また、絶縁層２０に埋め込まれた導電体２４ａ〜２４ｃの上面と絶縁層３８に埋め込まれた配線３６ａ〜３６ｃの下面とが接合される。
【０１５３】
次に、絶縁層６８、導電体７２ａ〜７２ｃ等が設けられた回路基板１０上に、半導体素子２を実装する。半導体素子２の電極４８ａ〜４８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層６８に埋め込まれた導電体７２ａ〜７２ｃに電気的に接続される。より具体的には、半導体素子２の複数の電源用電極４８ａは、半田バンプ５２及び電極パッド５０を介して、絶縁層６８に埋め込まれた電源用の導電体７２ａに電気的に接続される。半導体素子２の複数の電源用の電極４８ａは、絶縁層６８に埋め込まれた電源用の導電体７２ａにより共通接続される。また、半導体素子２の複数の接地用電極４８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層６８に埋め込まれた導電体７２ｂに電気的に接続される。半導体素子２の複数の接地用の電極４８ｂは、絶縁層６８に埋め込まれた接地用の導電体７２ｂにより共通接続される。半導体素子２の信号用の電極４８ｃは、半田バンプ５２及び電極パッド５０を介して、絶縁層６８に埋め込まれた信号用の導電体７２ｃに電気的に接続される。
【０１５４】
こうして、本実施形態による半導体装置が製造される。
【０１５５】
本実施形態のように、樹脂層３８に電子部品４を更に埋め込むようにしてもよい。そして、電源用の導電体４２ａ上に電源用の導電体７２ａを更に形成し、接地用の導電体４２ｂ上に接地用の導電体７２ｂを更に形成し、信号用の導電体４２ｃ上に信号用の導電体７２ｂを更に形成するようにしてもよい。このように形成した場合にも、半導体素子２の複数の電源用の電極４８ａは、電源用の導電体７２ａにより共通接続される。半導体素子２の複数の接地用の電極４８ｂは、接地用の導電体７２ｂにより共通接続される。半導体素子２の信号用の電極４８ｃは、信号用の導電体７２ｃ及び信号用の導電体４２ｃを介して、電子部品４の電極６６に電気的に接続される。本実施形態によっても、微細化、高集積化を図りつつ、電源線や接地線の電気抵抗やインダクタンスを十分に低減することができる。
【０１５６】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【０１５７】
例えば、第３実施形態では、柱状体５６ａ〜５６ｃを有する型５６を用いて絶縁層３８に開口部４０ａ〜４０ｃを形成し、かかる開口部４０ａ〜４０ｃ内に導電体４２ａ〜４２ｃを埋め込む場合を例に説明したが、これに限定されるものではない。例えば、第２実施形態において上述したように、柱状の導電体を有する導電層を絶縁層３８に押しつけることにより、絶縁層３８に柱状の導電体を埋め込むようにしてもよい。
【０１５８】
また、第３実施形態では、柱状体７４ａ〜７４ｃを有する型７４を用いて絶縁層６８に開口部７０ａ〜７０ｃを形成し、かかる開口部７０ａ〜７０ｃ内に導電体７２ａ〜７２ｃを埋め込む場合を例に説明したが、これに限定されるものではない。例えば、第２実施形態において上述したように、柱状の導電体を有する導電層を絶縁層６８に押しつけることにより、絶縁層６８に柱状の導電体を埋め込むようにしてもよい。
【図面の簡単な説明】
【０１５９】
【図１】第１実施形態による半導体装置を示す断面図及び平面図である。
【図２】第１実施形態による半導体装置を示す断面図である。
【図３】第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図４】第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図５】第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図６】第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図７】第２実施形態による半導体装置を示す断面図及び平面図である。
【図８】第２実施形態による半導体装置を示す断面図である。
【図９】第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１０】第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１１】第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１２】第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１３】第２実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図１４】第２実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図１５】第３実施形態による半導体装置を示す断面図及び平面図である。
【図１６】第３実施形態による半導体装置を示す断面図である。
【図１７】第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１８】第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１９】第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図２０】第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図２１】第３実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図２２】第３実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図２３】第３実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【符号の説明】
【０１６０】
２…半導体素子
４…電子部品
１０…回路基板
１２ａ〜１２ｃ…貫通孔
１４ａ〜１４ｃ…導電体
１６ａ〜１６ｃ…配線
１８ａ〜１８ｃ…配線
２０…絶縁層
２２ａ〜２２ｃ…開口部
２４ａ〜２４ｃ…導電体
２６…絶縁層
２８ａ〜２８ｃ…開口部
３０ａ〜３０ｃ…導電体
３２…電極パッド
３４…半田バンプ
３６ａ〜３６ｃ…配線
３８…絶縁層
４０ａ〜４０ｃ…開口部
４２ａ〜４２ｃ…導電体
４４…ソルダーレジスト膜
４６…開口部
４８ａ〜４８ｃ…電極
５０…電極パッド
５２…半田バンプ
５４…台座
５６…型
５６ａ〜５６ｃ…柱状体
５８ａ〜５８ｃ…開口部
６０…型
６２…導電層
６２ａ〜６２ｃ…導電体
６４…支持基板
６６…電極
６８…絶縁層
７０ａ〜７０ｃ…開口部
７２ａ〜７２ｃ…導電体
７４…型
７４ａ〜７４ｃ…柱状体
【図１】
2010147418.tif 000003
【図２】
2010147418.tif 000004
【図３】
2010147418.tif 000005
【図４】
2010147418.tif 000006
【図５】
2010147418.tif 000007
【図６】
2010147418.tif 000008
【図７】
2010147418.tif 000009
【図８】
2010147418.tif 000010
【図９】
2010147418.tif 000011
【図１０】
2010147418.tif 000012
【図１１】
2010147418.tif 000013
【図１２】
2010147418.tif 000014
【図１３】
2010147418.tif 000015
【図１４】
2010147418.tif 000016
【図１５】
2010147418.tif 000017
【図１６】
2010147418.tif 000018
【図１７】
2010147418.tif 000019
【図１８】
2010147418.tif 000020
【図１９】
2010147418.tif 000021
【図２０】
2010147418.tif 000022
【図２１】
2010147418.tif 000023
【図２２】
2010147418.tif 000024
【図２３】
2010147418.tif 000025