(57)【要約】【課題】ＥＭＩ評価において、電界を発生する周波数の特定を可能にする集積回路１０を提供する。【解決手段】外部接続端子１１と、各外部接続端子１１と接続された、デジタル信号を入出力するデジタル信号回路１２と、発生するＥＭＩ評価用のアナログ信号の周波数を可変可能な信号発生回路２１と、信号発生回路２１と、各外部接続端子１１との間に配設されたアナログ信号の伝送を入切するスイッチ回路１４と、所定の周波数のアナログ信号が所定の外部接続端子１１に出力されるように信号発生回路２１とスイッチ回路１４とを制御する制御回路２６と、を具備する。具備する。【選択図】図１
2010217026.tif 000002
【特許請求の範囲】
【請求項１】
複数の外部接続端子と、
各外部接続端子と接続された、デジタル信号を入出力するデジタル信号回路と、
発生するＥＭＩ評価用のアナログ信号の周波数を可変可能な信号発生回路と、
前記信号発生回路と前記各外部接続端子との間に配設された前記アナログ信号の伝送を入切するスイッチ回路と、
所定の周波数の前記アナログ信号が所定の外部接続端子に出力されるように前記信号発生回路と前記スイッチ回路とを制御する制御回路と、を具備することを特徴とする集積回路。
【請求項２】
配線板に実装され、実装された前記配線板の回路に前記アナログ信号を出力することを特徴とする請求項１に記載の集積回路。
【請求項３】
前記制御回路が、前記各外部接続端子に前記アナログ信号を時系列的に順に出力するように制御することを特徴とする請求項１または請求項２に記載の集積回路。
【請求項４】
複数の前記信号発生回路を具備し、
前記制御回路が、前記各外部接続端子に前記周波数の異なる前記アナログ信号を同時に出力するように制御することを特徴とする請求項１または請求項２に記載の集積回路。
【請求項５】
複数の外部接続端子を有する集積回路が実装された配線板のＥＭＩ評価方法であって、
前記配線板にＥＭＩ評価を行うＥＭＩ評価システムホストを配設するホスト配設ステップと、
各外部接続端子と接続された、デジタル信号を入出力するデジタル信号回路と、発生するＥＭＩ評価用のアナログ信号の周波数を可変可能な信号発生回路と、前記信号発生回路と前記各外部接続端子との間に配設された前記アナログ信号の伝送を入切するスイッチ回路と、所定の周波数の前記アナログ信号が所定の外部接続端子に出力されるように前記信号発生回路と前記スイッチ回路とを制御する制御回路と、レジスタとを具備する前記集積回路の前記レジスタに、前記ＥＭＩ評価システムホストから送信されるＥＭＩ評価条件を設定する評価条件設定ステップと、
前記制御回路と前記信号発生回路とを起動する起動ステップと、
前記ＥＭＩ評価条件に基づき前記信号発生回路が所定周波数のアナログ信号を出力するアナログ信号発生ステップと、
前記ＥＭＩ評価条件に基づき、前記制御回路が、前記スイッチ回路を切り替え、前記アナログ信号を前記外部接続端子に出力するスイッチ切り替えステップと、
ＥＭＩ評価システムホストが、前記配線板から放射される前記所定の周波数の電磁波の強度を評価するＥＭＩ評価ステップと、
前記ＥＭＩ評価条件に基づき、前記信号発生回路が発生するアナログ信号の周波数を変更する周波数変更ステップとを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ、抵抗およびコンデンサーなどの回路部品が1つの基板上に集積回路製作技術を用いて製作されたＣＰＵ等の集積回路および集積回路が実装された配線板のＥＭＩ評価方法に関し、特に電磁ノイズの評価にも用いることのできる集積回路およびＥＭＩ評価方法に関する。
【背景技術】
【０００２】
近年、集積回路が実装されたプリント配線板等からの電磁ノイズが周囲の電子システムに悪影響を与えることが懸念されるようになってきている。このため、プリント配線板等から発せられる電磁ノイズを評価するＥＭＩ（Electro Magnetic Interference）評価技術の開発が行われている。
【０００３】
特開２００１−８３１９８号公報において、出願人は被評価デバイスである半導体デバイスを動作させるための特定のクロック信号を供給する発信器を有するＥＭＩ評価装置を開示している。
【０００４】
公知のＥＭＩ評価方法ではプリント配線板等を動作状態にして放射する電磁ノイズを評価する。しかし、電界が放射しやすい周波数、言い換えれば被評価デバイスであるプリント配線板等がアンテナとして強い電界を発生する周波数の特定が難しいという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−８３１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、ＥＭＩ評価において電界が放射する周波数の特定を可能にする集積回路およびＥＭＩ評価方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、複数の外部接続端子と、各外部接続端子と接続された、デジタル信号を入出力するデジタル信号回路と、発生するＥＭＩ評価用のアナログ信号の周波数を可変可能な信号発生回路と、信号発生回路と各外部接続端子との間に配設されたアナログ信号の伝送を入切するスイッチ回路と、所定の周波数のアナログ信号が所定の外部接続端子に出力されるように信号発生回路とスイッチ回路とを制御する制御回路と、を具備することを特徴とする集積回路が提供される。
【０００８】
また、本発明の別の一態様によれば、複数の外部接続端子を有する集積回路が実装された配線板のＥＭＩ評価方法であって、配線板にＥＭＩ評価を行うＥＭＩ評価システムホストを配設するホスト配設ステップと、各外部接続端子と接続された、デジタル信号を入出力するデジタル信号回路と、発生するＥＭＩ評価用のアナログ信号の周波数を可変可能な信号発生回路と、信号発生回路と各外部接続端子との間に配設されたアナログ信号の伝送を入切するスイッチ回路と、所定の周波数のアナログ信号が所定の外部接続端子に出力されるように信号発生回路とスイッチ回路とを制御する制御回路と、レジスタとを具備する集積回路のレジスタに、ＥＭＩ評価システムホストから送信されるＥＭＩ評価条件を設定する評価条件設定ステップと、制御回路と信号発生回路とを起動する起動ステップと、ＥＭＩ評価条件に基づき信号発生回路が所定周波数のアナログ信号を出力するアナログ信号発生ステップと、ＥＭＩ評価条件に基づき、制御回路が、スイッチ回路を切り替え、アナログ信号を外部接続端子に出力するスイッチ切り替えステップと、ＥＭＩ評価システムホストが、配線板から放射される所定の周波数の電磁波の強度を評価するＥＭＩ評価ステップと、ＥＭＩ評価条件に基づき、信号発生回路が発生するアナログ信号の周波数を変更する周波数変更ステップとを有するＥＭＩ評価方法が提供される。
【発明の効果】
【０００９】
本発明によれば、ＥＭＩ評価において電界が発生される周波数の特定を可能にする集積回路およびＥＭＩ評価方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態の集積回路によるＥＭＩ評価のときの構成図である。
【図２】第１の実施の形態の集積回路の動作を説明するための説明図である。
【図３】第１の実施の形態の集積回路によるＥＭＩ評価のときの構成図である。
【図４】第１の実施の形態の集積回路が実装されたマザーボードのＥＭＩ評価の流れについて説明するためのフローチャートである。
【図５】第２の実施の形態の集積回路によるＥＭＩ評価のときの構成図である。
【図６】第２の実施の形態の集積回路の動作を説明するための説明図である。
【発明を実施するための形態】
【００１１】
＜第１の実施の形態＞  
以下、図面を参照して本発明の第１の実施の形態の集積回路１０について説明する。  
図１に示すように、本実施の形態の集積回路であるＣＰＵ１０は、主機能である各種のデジタル信号処理を行うデジタル信号回路１２Ａ〜１２Ｘと、デジタル信号を外部接続端子１１Ａ〜１１Ｘを介して実装されたマザーボード３０の回路に出力するためのＩ／Ｏバッファ１３Ａ〜１３Ｘとを有する。なお、以下、同じ機能を有する複数の構成要素のそれぞれを示すときは、符号の末尾のアルファベット１文字を省略する。なお、アルファベット１文字でＸは２以上の数を意味している。
【００１２】
ＥＭＩ評価のための評価システムホスト４０はＣＰＵ１０のレジスタ１５に評価指示データを送信するとともに、受信部４１を用いてＣＰＵ１０およびマザーボード３０から放射される電磁波を評価する。
【００１３】
ＣＰＵ１０は、その主機能である各種のデジタル信号処理を行う複数のデジタル信号回路１２に加えて、ＥＭＩ評価用の負電圧成分を有しない正弦波のアナログ信号を発生する信号発生制御部２０とを具備する。信号発生制御部２０は、信号発生回路２１と信号発生回路２１を制御する制御回路２６とを有する。信号発生回路２１は、ＶＣＯ（Voltage Controlled Oscillator）２２と、変換器２５と、比較器２４と、ＤＡＣ（Ｄ／Ａコンバータ）２４とを有する。
【００１４】
ＶＣＯ２２はＤＡＣ２４から入力される電圧（制御電圧）に応じて出力するアナログ信号の周波数を制御する発振器である。変換器２５と、比較器２４とはＶＣＯ２２が安定した所定周波数のアナログ信号を出力するための安定回路を構成する。
【００１５】
なお、信号発生回路２１が発生するアナログ信号の周波数は、ＥＭＩ評価のときの周波数として業界で規定されている範囲の周波数であり、例えば３０ＭＨｚから１８ＧＨｚの範囲である。
【００１６】
評価システムホスト４０からのＥＭＩ評価条件等がＣＰＵ１０に送信され、レジスタ１５が設定される。制御回路２６は、制御回路２７のＯＮ／ＯＦＦ制御信号を出力するとともに、ＤＡＣ２３にデジタル信号で電圧情報、すなわち信号発生回路２１が発振するアナログ信号の周波数、を送信する。ＤＡＣ２３は入力されたデジタル信号をアナログ電圧信号に変換し、ＶＣＯ２２に出力する。
【００１７】
ここで、制御回路２７は、Ｉ／Ｏバッファ１３およびスイッチ回路１４に切り替え信号を出力し、ＶＣＯ２２が発信したアナログ信号をスイッチ回路１４を介して接続端子１１に出力する。なお、説明を容易にするために、制御回路２６と制御回路２７とを別の構成要素として説明しているが、一体の制御回路である。もちろん制御回路２６と制御回路２７とは、独立した２個の回路であってもよい。また、スイッチ回路１４等は複数の回路を１個の回路を兼用していてもよい。
【００１８】
ここで、ＣＰＵ１０が信号発生回路２１と各外部接続端子１１との間に配設されたスイッチ回路１４を有しているのは、アナログ信号はデジタル信号のためのＩ／Ｏバッファ１３を介しては伝送できないためである。また、各外部接続端子１１のいずれかが互いに接続されていてもよい。
【００１９】
そして、本実施の形態のＣＰＵ１０の制御回路２７は、各外部接続端子１１にアナログ信号を時系列的に順に出力するように、信号発生回路２１とスイッチ回路１４とを制御する。
【００２０】
すなわち、図２に示すように、本実施形態のＣＰＵ１０では、端子１１Ａに周波数ｆ１のアナログ信号が出力されているときには、他の端子１１には信号発生回路からのアナログ信号は出力されない。評価システムホスト４０から指定された設定により、所定時間の間、所定の端子１１Ａに所定の周波数ｆ１のアナログ信号が出力された後、別の所定の端子１１Ｂに所定の周波数ｆ１のアナログ信号が出力される。上記動作は端子を変えながら繰り返し行われる。
【００２１】
また、評価システムホスト４０の設定により、信号発生回路２１は周波数ｆ１の出力の後、発信する周波数をｆ２、さらにはｆ３と変化していく。そして、この間も、いずれかの端子１１にのみアナログ信号が出力される。なお、各端子１１にアナログ信号を出力する時間と、出力するアナログ信号の周波数の数および間隔等とは、評価システムホスト４０により設定される。さらに、信号発生回路２１は端子ごとに異なる周波数のアナログ信号を出力してもよい。
【００２２】
ここで、図３は、ある端子１１を介してのアナログ信号の伝送経路を説明するための図である。図３に示すように、信号発生回路２１から出力されたアナログ信号は、ＳＷ１４がＯＮ、すなわち伝送が可能な場合、端子１１を介して、接続されているＣＰＵ１０内のデジタル信号回路１２と、マザーボード３０の回路と、そしてマザーボード３０の端子３１とケーブル５０で接続されているデバイス５１の回路とにまで伝送される。図３では伝送経路を模式的に太線で表示しているが、電気的に接続している範囲の回路にアナログ信号は伝送される。
【００２３】
ここで、電気回路には、それぞれ固有の共振周波数が存在する。そしてＥＭＩ障害で問題となる電磁波の周波数は電気回路の共振周波数、すなわち、電気回路がアンテナとして電磁波を放射する周波数である。
【００２４】
ここで、図４のフローチャートを用いて、本実施の形態の集積回路１０が実装されたマザーボード３０のＥＭＩ評価の流れについて説明する。
【００２５】
＜ステップＳ１０＞  ＥＭＩ評価システム配設ステップ
集積回路１０が実装されたマザーボード３０に評価システムホスト４０が接続され、受信部４１がマザーボード３０の近傍に配置される。なお、ＥＭＩ評価は、電波暗室等の外乱ノイズがない場所で行うことが好ましい。
【００２６】
＜ステップＳ１１＞  評価条件設定ステップ
評価システムホスト４０から評価条件がＣＰＵ１５のレジスタ１５に送信され登録される。
【００２７】
＜ステップＳ１２＞  起動ステップ
レジスタ１５が設定されると、制御回路２６に電源が供給される。制御回路２６は制御回路２７および信号発生回路２１に対して起動し所定の動作を行う指示である制御信号を送信する。
【００２８】
＜ステップＳ１３＞  アナログ信号発生ステップ
信号発生回路２１はレジスタ１５から入力した所定のデジタル信号をＤＡＣ２３でアナログ電圧信号に変換し、ＶＣＯ２２に出力する。ＶＣＯ２２は入力された電圧に基づいた周波数のアナログ信号を出力する。変換器２５はＶＣＯ２２から出力されたアナログ信号を周波数をパラメータとするデジタル信号に変換し、比較器２４に送信する。比較器２４はレジスタ１５からの設定周波数と変換器２５からの発生周波数とを比較する。さらに比較器２４はＤＡＣ２３に出力するデジタル信号を適宜修正し、設定周波数と発生周波数とが同じになるように制御する。すなわち比較器２４と変換器２５とで周波数安定化回路を構成している。
【００２９】
＜ステップＳ１４＞スイッチ切り替え
制御回路２７は、外部接続端子１１Ａに信号発生回路２１からのアナログ信号を出力するために、スイッチ１４Ａを切り替える。このとき、他のスイッチ１４Ｂ〜１４Ｘは通常状態、すなわちアナログ信号を遮断し、Ｉ／Ｏバッファ１３Ｂ〜１３Ｘからのデジタル信号が出力される状態となっている。
【００３０】
＜ステップＳ１５＞ＥＭＩ評価  
評価システムホスト４０は受信部４１を用いてマザーボード３０から放出される電磁波の強度を評価する。このとき評価システムホスト４０は評価する電磁波の周波数は信号発生回路が発振したアナログ信号の周波数に固定しておいてよい。
【００３１】
＜ステップＳ１６＞全接続端子への出力完了判断
スイッチ１４Ａを介した回路（伝送路）から出される電磁波の強度評価が完了すると、アナログ信号を出力する全ての外部接続端子１１への出力が完了する（Ｓ１６：Ｙｅｓ）まで、制御回路２７は、ステップ１４からの処理を繰り返す。例えば、制御回路２７はステップＳ１４で、外部接続端子１１Ａを通常状態に戻し、外部接続端子１１Ｂに信号発生回路２１からのアナログ信号を出力するために、スイッチ１４Ｂを切り替える。そして、ステップＳ１５で評価システムホスト４０は受信部４１を用いてマザーボード３０から放出される電磁波の強度を評価する。
【００３２】
＜ステップＳ１７、Ｓ１８＞周波数変更
全ての外部接続端子１１を介した回路（伝送路）から出される、それぞれの電磁波の強度評価が完了する（Ｓ１６：Ｙｅｓ）と、制御回路２６は信号発生回路２１から出力するアナログ信号の周波数をレジスタの設定に従って変更する。そして、全周波数でのアナログ信号出力が完了する（Ｓ１７：Ｙｅｓ）まで、ステップＳ１３からの処理を繰り返し行う。
【００３３】
＜ステップＳ１９、Ｓ２０＞評価完了、ＥＭＩ評価
レジスタ１５に設定された全ての周波数における電磁波の強度評価が完了すると、ＣＰＵ１０を用いたＥＭＩ評価は完了する。すなわち、ＣＰＵ１０が実装されたマザーボード３０から放射されやすい電磁波の周波数の評価が完了する。
【００３４】
評価システムホスト４０とマザーボート３０との接続が解除されると、ＣＰＵ１０のスイッチ１４は通常状態となる。
【００３５】
マザーボード３０に電力を供給し起動し、実動作モードとする。放射されやすい電磁波の周波数が判明しているため、評価システムホスト４０は、その周波数帯を中心に電磁波を評価する。
【００３６】
以上の説明のように、本実施の形態のＥＭＩ評価方法は、
複数の外部接続端子１１を有する集積回路であるＣＰＵ１０が実装された配線板であるマザーボード３０のＥＭＩ評価方法であって、マザーボード３０にＥＭＩ評価を行うＥＭＩ評価システムホスト４０を配設するホスト配設ステップと、各外部接続端子１１と接続された、デジタル信号を入出力するデジタル信号回路１２と、発生するＥＭＩ評価用のアナログ信号の周波数を可変可能な信号発生回路２１と、信号発生回路２１と各外部接続端子１１との間に配設されたアナログ信号の伝送を入切するスイッチ回路１４と、所定の周波数のアナログ信号が所定の外部接続端子１１に出力されるように信号発生回路２１とスイッチ回路１４とを制御する制御回路２６、２７と、レジスタ１５とを具備するＣＰＵ１０のレジスタ１５に、ＥＭＩ評価システムホスト４０から送信されるＥＭＩ評価条件を設定する評価条件設定ステップと、
制御回路２７と信号発生回路２１とを起動する起動ステップと、
ＥＭＩ評価条件に基づき信号発生回路２１が所定周波数のアナログ信号を出力するアナログ信号発生ステップと、
ＥＭＩ評価条件に基づき、制御回路２７が、スイッチ回路１４を切り替え、アナログ信号を外部接続端子１１に出力するスイッチ切り替えステップと、
ＥＭＩ評価システムホスト４０が、マザーボード３０から放射される所定の周波数の電磁波の強度を評価するＥＭＩ評価ステップと、
ＥＭＩ評価条件に基づき、信号発生回路２１が発生するアナログ信号の周波数を変更する周波数変更ステップとを有する。
【００３７】
ＣＰＵ１０は、ＥＭＩ評価で問題となる周波数のアナログ信号を、各外部接続端子１１と接続されている種々の回路の伝送路に印加する。このため、評価システムホスト４０は、ＣＰＵ１０からのアナログ信号を用いただけでは電気回路が実動作したときに発生する電磁波の強度を評価することはできないが、電磁波の周波数を検出できる。このため、実動作評価のときに評価する周波数を限定することができるため、効率良くＥＭＩ評価を行うことができる。
【００３８】
さらに、ＣＰＵ１０は、各端子１１にアナログ信号を時系列的に順に出力するように制御するために、それぞれの伝送経路が放射する電磁波の周波数を検知できる。このため、実動作において強い電磁波が確認された場合に、その周波数から電磁波の発生している伝送経路を知ることができる。このためＥＭＩ対策を行う場合に、対策を行うべき回路を特定しやすい。
【００３９】
なお、図３の説明ではデバイス５１がマザーボード３０と接続されている状態での使用について説明したが、マザーボード３０のみでのＥＭＩ評価を行ってもよいし、デバイス５１にさらに別のデバイスが接続されている状態で行ってもよい。
【００４０】
ここで、デバイスを接続するケーブル等は電磁波を放射しやすい。しかし、実動作では、ケーブル等を流れる信号は、例えば、Ｅｔｈｅｒｎｅｔ(登録商標)などでは矩形波であるため、放射される電磁波は高周波成分を含んでおり、周波数の特定が困難である。本実施の形態のＣＰＵ１０は、アナログ信号として正弦波の信号を用いるため、周波数の特定が可能である。
【００４１】
なお、本実施の形態のＣＰＵ１０は、負電圧成分を有しないアナログ信号を用いるため、デジタル信号回路にアナログ信号が印加されてもデジタル信号回路に障害が生じることはない。
【００４２】
以上の説明のように、本実施の形態の集積回路であるＣＰＵ１０は、ＣＰＵ１０の本来の機能を有し、さらにＥＭＩ評価において電界が発生される周波数の特定を可能にすることができる。
【００４３】
すなわち、一般的にデジタル回路１２のＩ／Ｏバッファはトランジスタを非線形領域で動作させるために、低周波信号であっても多くの高周波成分を含む。このため基本周波数のみの正弦波を意図的に発生させることは困難である。これに対して本実施の形態の集積回路１０では線形領域のみで動作するＩ／Ｏバッファとしてのスイッチ回路を１４有するため基本周波数のみでの信号伝達が行える。このため、ＥＭＩ評価における共振周波数の探索が可能となる。
【００４４】
＜第２の実施の形態＞  
以下、図面を用いて本発明の第２の実施の形態の集積回路であるＣＰＵ１０Ａについて説明する。なお、本実施の形態の集積回路１０Ａは第１の実施の形態の集積回路１０と類似しているため同じ機能を有する構成要素には同じ符号を付し説明は省略する。
【００４５】
図５に示すように、本実施の形態の集積回路１０Ａは、複数の信号発生回路２１を有する。このため、ＣＰＵ１０Ａの制御回路２７Ａは、各外部接続端子１１に周波数の異なるアナログ信号を同時に出力するように制御する。
【００４６】
すなわち、図６に示すように、ある時間ｔ１からｔ２の間に、端子１１Ａには周波数ｆ１のアナログ信号を出力し、端子１１Ｂには周波数ｆ２のアナログ信号を出力し、端子１１Ｘには周波数ｆｘの信号を出力する。そして、時間ｔ３からｔ４においては、端子１１Ａには周波数ｆ２のアナログ信号を出力し、端子１１Ｂには周波数ｆｘのアナログ信号を出力し、端子１１Ｘには周波数ｆ１の信号を出力する。
【００４７】
本実施の形態のＣＰＵ１０Ａは、第１の実施の形態のＣＰＵ１０が有する効果を有し、さらに同時に複数の周波数のアナログ信号を出力できるために、ＥＭＩ評価の時間を短縮することができる。
【００４８】
なお、同時に出力するアナログ信号の周波数は、逓倍でないことが好ましい。周波数が逓倍のアナログ信号では、それぞれ異なる伝送経路に出力されても、評価システムホスト４０が、どの伝送経路から電磁波が放出されたのかを検知することが困難なためである。
【００４９】
また上記説明では、１個の外部接続端子１１ごとにアナログ信号を出力する集積回路について説明したが、複数の外部接続端子１１を１つの端子グループとして電気的に接続してもよい。外部端示数が多い場合には、個々の端子の評価を行うには時間を要する。端子グループごとにアナログ信号を出力する集積回路は評価を行う時間を短縮可能である。
【００５０】
また、集積回路としてはＣＰＵ１０に限られるものではなく、集積回路が実装される配線板もマザーボードに限られるものではない。
【００５１】
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【符号の説明】
【００５２】
１０、１０Ａ…ＣＰＵ
１１…外部接続端子
１２…デジタル信号回路
１３…Ｉ／Ｏバッファ
１４…スイッチ回路
１５…レジスタ
２０…信号発生制御部
２１…信号発生回路
２２…ＶＣＯ
２３…ＤＡＣ
２４…比較器
２５…変換器
２６、２６Ａ…制御回路
２７、２７Ａ…制御回路
３０…マザーボード
３１…外部接続端子
４０…評価システムホスト
４１…受信部
５１…デバイス
【図１】
2010217026.tif 000003
【図２】
2010217026.tif 000004
【図３】
2010217026.tif 000005
【図４】
2010217026.tif 000006
【図５】
2010217026.tif 000007
【図６】
2010217026.tif 000008