(57)【要約】【課題】低暗電流の固体撮像素子を提供する。【解決手段】Ｎ型シリコン基板１に形成されたウェル層であって、光電変換素子３ａ〜３ｂ及び光電変換素子３ａ〜３ｂで発生した電荷に応じた信号を読み出す読み出し部（垂直電荷転送部１１、水平電荷転送部１２、浮遊拡散層１３、ソースフォロアアンプ１４）を含むＰウェル層２と、Ｎ型シリコン基板１に形成されたＰウェル層３と、光電変換素子３ａ〜３ｂが形成される領域上方に設けられ、光電変換素子３ａの上方に開口を有する遮光膜９とを備え、遮光膜９が、Ｐウェル層３と接触する接触部１５を有する。【選択図】図１
2010182790.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された前記半導体基板と反対導電型のウェル層であって、光電変換素子及び前記光電変換素子で発生した電荷に応じた信号を読み出す読み出し部を含む第１のウェル層と、
前記半導体基板に形成された前記反対導電型の第２のウェル層と、
前記光電変換素子が形成される領域上方に設けられ、前記光電変換素子の上方に開口を有する遮光膜とを備え、
前記遮光膜が、前記第２のウェル層と接触する接触部を有する固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記半導体基板と前記遮光膜との間に設けられる絶縁膜を備え、
前記絶縁膜が、酸化膜容量換算膜厚で２００ｎｍ以下である固体撮像素子。
【請求項３】
請求項１又は２記載の固体撮像素子を備える撮像装置。
【請求項４】
半導体基板内に、前記半導体基板と反対導電型の第１のウェル層を形成する第１の工程と、
前記半導体基板内に、前記反対導電型の第２のウェル層を形成する第２の工程と、
前記第１のウェル層に、光電変換素子及び前記光電変換素子で発生した電荷に応じた信号を読み出す読み出し部を形成する第３の工程と、
前記第３の工程後に前記半導体基板を覆っている材料層のうち、前記第２のウェル層と重なる部分の一部に開口を形成して前記第２のウェル層を露出させる第４の工程と、
前記開口から露出する前記第２のウェル層に接触するように前記半導体基板上に遮光材料を成膜し、前記光電変換素子の上方に開口を形成して遮光膜を形成する第５の工程とを有する固体撮像素子の製造方法。
【請求項５】
請求項４記載の固体撮像素子の製造方法であって、
前記遮光膜と前記半導体基板との間の絶縁膜を、酸化膜容量換算膜厚で２００ｎｍ以下にする固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びこれを備える撮像装置、この固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
ＣＣＤイメージセンサでは、特有のノイズであるスミアをできるだけ少なくするために、遮光膜とシリコン基板との距離はできる限り小さくなるように設計されている。例えば、最新の２μｍ□程度のサイズの画素では、遮光膜とシリコン基板間の酸化膜の酸化膜容量換算膜厚は、ゲート絶縁膜の酸化膜容量換算膜厚の２倍程度の１００ｎｍ程度であり、とても薄くなっている。
【０００３】
一般的な構成のＣＣＤイメージセンサでは、Ｐウェル層内に光電変換素子等の素子を形成後、ポリシリコン等の転送電極を基板上に形成し、この上に絶縁膜を形成後、遮光膜を形成する。その後、遮光膜上に絶縁膜を形成し、この絶縁膜にコンタクトホールを形成し、このコンタクトホールに、Ｐウェル層に接続されるアルミ配線を埋め込むことで、遮光膜をグランド電位に固定するのが一般的な製造工程である。
【０００４】
上記製造工程において、遮光膜を形成してから、遮光膜をＰウェル層に接続するまでの間には、層間絶縁膜堆積やコンタクトホールを形成する工程等が存在し、この間、遮光膜はフローティング状態となっている。そのため、この間の工程による遮光膜のチャージアップ等により、遮光膜の電位とＰウェル層の電位とが別々になってしまう場合がある。
【０００５】
このように、微細化が進んだ固体撮像素子においては、遮光膜とＰウェル層間の距離の縮小や、遮光膜電位とＰウェル層電位が別々になってしまうこと等から、遮光膜とシリコン基板とこの間のゲート絶縁膜とにより、寄生ＭＯＳ電界効果が無視できないような構造になってしまっている。この寄生ＭＯＳ電界効果により、暗電流が増加してＳＮ比が劣化する等の弊害が生じてしまう。
【０００６】
従来、寄生ＭＯＳ電界効果の出現を抑制するために、製造時に遮光膜とシリコン基板とを同電位にする様々な構成が提案されている（特許文献１〜５参照）。しかし、いずれの構成も、光電変換素子やＣＣＤが作りこまれる半導体基板に遮光膜が接触する構成のため、素子の使用時には遮光膜の電位を変化させることができない。
【０００７】
特許文献６には、遮光膜にマイナス電圧を印加できるようにしておくことで、低スミア、低読み出し電圧、低暗電流を実現した固体撮像素子が提案されており、特許文献１〜５の構成ではこのような利点を活かすことができない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開昭６３−１４２８５９号公報
【特許文献２】特開平７−９４６９９号公報
【特許文献３】特開平１１−１７７０７８号公報
【特許文献４】特開２００７−１８９０２２号公報
【特許文献５】特開２００２−１４１４９０号公報
【特許文献６】特開２００３−３７２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情に鑑みてなされたものであり、低暗電流の固体撮像素子、これを備えた撮像装置、及びこの固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の固体撮像素子は、半導体基板に形成された前記半導体基板と反対導電型のウェル層であって、光電変換素子及び前記光電変換素子で発生した電荷に応じた信号を読み出す読み出し部を含む第１のウェル層と、前記半導体基板に形成された前記反対導電型の第２のウェル層と、前記光電変換素子が形成される領域上方に設けられ、前記光電変換素子の上方に開口を有する遮光膜とを備え、前記遮光膜が、前記第２のウェル層と接触する接触部を有する。
【００１１】
本発明の撮像装置は、前記固体撮像素子を備える。
【００１２】
本発明の固体撮像素子の製造方法は、半導体基板内に、前記半導体基板と反対導電型の第１のウェル層を形成する第１の工程と、前記半導体基板内に、前記反対導電型の第２のウェル層を形成する第２の工程と、前記第１のウェル層に、光電変換素子及び前記光電変換素子で発生した電荷に応じた信号を読み出す読み出し部を形成する第３の工程と、前記第３の工程後に前記半導体基板を覆っている材料層のうち、前記第２のウェル層と重なる部分の一部に開口を形成して前記第２のウェル層を露出させる第４の工程と、前記開口から露出する前記第２のウェル層に接触するように前記半導体基板上に遮光材料を成膜し、前記光電変換素子の上方に開口を形成して遮光膜を形成する第５の工程とを有する。
【発明の効果】
【００１３】
本発明によれば、低暗電流の固体撮像素子、これを備えた撮像装置、及びこの固体撮像素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態を説明するための固体撮像素子の平面模式図
【図２】図１に示すＡ−Ａ’線断面模式図
【図３】図１に示すＢ−Ｂ’線断面模式図
【図４】図１に示す固体撮像素子の製造方法を説明するための断面模式図
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態について図面を参照して説明する。
【００１６】
図１は、本発明の一実施形態を説明するための固体撮像素子の平面模式図である。図２は、図１に示すＡ−Ａ’線断面模式図である。図３は、図１に示すＢ−Ｂ’線断面模式図である。この固体撮像素子は、携帯電話機や電子内視鏡等に内蔵される撮像装置、デジタルカメラやデジタルビデオカメラ等の撮像装置に搭載して用いられる。
【００１７】
Ｎ型シリコン基板１にはその表面部にＰウェル層２とＰウェル層３が隙間を空けて形成されている。Ｐウェル層２には、行方向とこれに直交する列方向に二次元状（図１の例では正方格子状）に配列された複数の光電変換素子が形成されている。複数の光電変換素子には、被写体からの光を検出するための受光用の光電変換素子３ａ（図１中実線で示してある）と、受光用の光電変換素子３ａの黒レベルを検出するための黒レベル検出用の光電変換素子３ｂ（図１中破線で示してある）とが含まれる。
【００１８】
各光電変換素子は、Ｐウェル層２の表面に形成されたＮ型不純物層で構成されている。このＮ型不純物層とＰウェル層２とのＰＮ接合により、光に応じて電荷を発生してこれを蓄積する光電変換素子であるフォトダイオードが構成されている。Ｎ型不純物層の表面部には暗電流抑制等のために高濃度のＰ型不純物層５が形成されている。
【００１９】
複数の光電変換素子の配置は、行方向に配列された複数の光電変換素子からなるラインを列方向に複数配列したものとなっている。このラインには、黒レベル検出用の光電変換素子３ｂと受光用の光電変換素子３ａとが含まれる。各ラインは、その両端に例えば２つずつ黒レベル検出用の光電変換素子３ｂが配置され、その間に受光用の光電変換素子３ａが複数配置された構成となっている。
【００２０】
各光電変換素子で発生した電荷は、列方向に並ぶ複数の光電変換素子からなる列毎に設けられた垂直電荷転送部１１に読み出され、ここで列方向に転送される。垂直電荷転送部１１は、Ｐウェル層２内に形成されたＮ型不純物層からなる電荷転送チャネル４と、その上方にＯＮＯ膜や酸化シリコン膜等のゲート絶縁膜６を介して形成された転送電極７とから構成されている。
【００２１】
複数の垂直電荷転送部１１の端部には水平電荷転送部１２が設けられている。水平電荷転送部１２は、垂直電荷転送部１１から転送されてきた電荷を行方向に転送する。水平電荷転送部１２の端部には浮遊拡散層１３が接続され、浮遊拡散層１３にはソースフォロアアンプ１４が接続されている。水平電荷転送部１２を転送されてきた電荷は浮遊拡散層１３とソースフォロアアンプ１４により、その電荷量に応じた電圧信号に変換されて出力される。水平電荷転送部１２、浮遊拡散層１３、ソースフォロアアンプ１４もＰウェル層２に形成されている。なお、垂直電荷転送部１１、水平電荷転送部１２、浮遊拡散層１３、及びソースフォロアアンプ１４が、各光電変換素子で発生した電荷に応じた電圧信号を外部に読み出す読み出し部を構成している。この読み出し部は、図１に示したようなＣＣＤ回路に限らず、ＣＭＯＳ回路であっても良い。
【００２２】
受光用の光電変換素子３ａ、黒レベル検出用の光電変換素子３ｂ、及び垂直電荷転送部１１が形成される領域の上方には、タングステン等からなる遮光膜９が形成されている。遮光膜９は、受光用の光電変換素子３ａの上方にのみ開口が形成されており、受光用の光電変換素子３ａ以外を遮光して、黒レベル検出用の光電変換素子３ｂ、及び垂直電荷転送部１１に光が入射するのを防止する。
【００２３】
遮光膜９は、Ｐウェル層３上方にも延びて形成され、Ｐウェル層３と接触する接触部１５を有している。接触部１５は、Ｐウェル層３の表面上に行方向に並べて複数設けられている。
【００２４】
図２に示すように、Ｐウェル層２上にはゲート絶縁膜６が形成され、この上にポリシリコン等からなる転送電極７が形成されている。転送電極７上には酸化膜や窒化膜等の絶縁膜８が形成され、この上に遮光膜９が形成されている。遮光膜９上にはＢＰＳＧ膜等の酸化膜１０が形成され、酸化膜１０上には、図示しない層内レンズやカラーフィルタやマイクロレンズが形成されている。
【００２５】
また、図３に示すように、Ｐウェル層３上にもゲート絶縁膜６が形成され、この上に絶縁膜８が形成され、この上に遮光膜９が形成され、この上に酸化膜１０が形成されている。
【００２６】
図３に示すように、Ｐウェル層３表面上のゲート絶縁膜６及び絶縁膜８には開口が形成されており、この開口を介してＰウェル層３と遮光膜９の接触部１５とが接触している。なお、図３に示したように、接触部１５をＰウェル層３に直接接触させず、Ｐウェル層３の表面に高濃度のＰ型不純物層を設けて、ここに接触部１５を接触させることが好ましい。
【００２７】
次に、このような構成の固体撮像素子の製造方法について説明する。
【００２８】
図４は、図１に示す固体撮像素子の製造方法を説明するための断面模式図である。図４では、Ｐウェル層３付近の製造時の断面を模式的に示してある。まず、Ｎｅｐｉ層を成長させたＮ型シリコン基板１に、Ｐウェル層２とＰウェル層３をイオン注入等により隙間を空けて形成する。次に、Ｎ型シリコン基板１全体にゲート絶縁膜６を形成し、Ｐウェル層２に、光電変換素子３ａ，３ｂ，３ｃと読み出し部等の素子領域を作り込んだのち、Ｎ型シリコン基板１全体に熱ＣＶＤ（ＨＴＯ)または熱ＴＥＯＳ−ＣＶＤ等で絶縁膜８を堆積し、図４（ａ）の構造ができあがる。
【００２９】
次に、レジストパターニング、エッチングを行い、Ｐウェル層３を覆う材料層（ゲート絶縁膜６及び絶縁膜８）のうちの一部にのみコンタクトホールを形成する（図４（ｂ））。
【００３０】
次に、ＣＶＤ又はＰＶＤにてタングステンを成膜し、フォトリソ及びエッチングにより受光用の光電変換素子３ａの上方のみに開口を形成して遮光膜９を形成する。この工程により、遮光膜９はコンタクトホールを介してＰウェル層３と接触するため、この接触部分が接触部１５となる。また、遮光膜９は、その形成時にＰウェル層３と接触することになるため、以降の製造工程中も遮光膜９とＰウェル層３は同電位の状態が維持される。なお、遮光膜９は、タングステンと窒化チタンの積層構造や、タングステン、窒化チタン、チタンの積層構造としても良く、遮光性と導電性を満たせば、その他の膜構造でも良い。
【００３１】
次に、ＢＰＳＧ、熱ＴＥＯＳ、プラズマＴＥＯＳ、ＨＤＰ−ＳｉＯ、ＳＯＧ等の埋め込み性及び平坦性の良い酸化膜１０(層間絶縁膜)を堆積し、図４（ｃ）の構造ができあがる。なお、酸化膜１０は、単層であっても積層であっても、いくつかの堆積方法の組み合わせであってもよいし、絶縁膜であれば、酸化膜でなくても良い。
【００３２】
その後、コンタクトホール形成、メタルデポ、レジストパターニング、エッチングを行う。図４に示した断面領域では、メタルはデポされたのち、完全に除去されるので、図示していない。メタルデポは、通常、ＡｌまたはＡｌＳｉＣｕ等のＡｌ合金のスパッタにより成膜する。このメタル層は、単層でも積層でも良い。その他、ＴｉＮ／Ｔｉ等のバリアメタル構造や、ＴｉＮ／Ｔｉ／ＴｉＳｉ等のシリサイド構造や、ＴｉＮ等バリアメタルによるサンドイッチ構造等、一般的なメタル構造であれば特に構造は限定しない。
【００３３】
図示しないが、その後、下凸層内レンズ、上凸層内レンズ、平坦化層成膜、カラーフィルタ形成、マイクロレンズ形成等の一般的な光学系構造を形成してデバイスができあがる。これらの、光学系構造は、必要とするイメージセンサの用途・性能により決められる物であって、必須の構造ではない。
【００３４】
このように構成された固体撮像素子では、Ｐウェル層３とＰウェル層２との間にＮ型シリコン基板１が存在するため、寄生のＰＮＰバイポーラ構造が構成される。このため、Ｐウェル層３とＰウェル層２はほぼ同電位となり、Ｐウェル層３は遮光膜９と接触しているため、固体撮像素子の製造時に、Ｐウェル層２と遮光膜９を常に同電位にしておくことができる。この結果、プラズマ・サージ等による寄生ＭＯＳ電界効果の出現を抑制することができる。
【００３５】
ところで、Ｐウェル層２に形成される光電変換素子や読み出し部の動作電圧には、光電変換素子から垂直電荷転送部１１に電荷を読み出す際に転送電極７に印加するハイレベルの電圧ＶＨ（一般には１５Ｖ）と、垂直電荷転送部１１の電荷転送チャネル４に電位井戸を形成するために転送電極７に印加するミドルレベルの電圧ＶＭ（一般には０Ｖ）と、電荷転送チャネル４に電位バリアを形成するために転送電極７に印加するローレベルの電圧ＶＬ（一般には−８Ｖ）と、Ｐウェル層２をグランドに落とすための接地電圧とが含まれる。
【００３６】
これらの動作電圧のうち、ゲート絶縁膜６に最大の電界がかかるのは、電圧ＶＬを転送電極７に印加したときである。電圧ＶＬを転送電極７に印加したときには、ピニング状態となり、電圧ＶＬがほぼ全てゲート絶縁膜６にかかるからである。
【００３７】
このことを考慮すると、遮光膜９とＮ型シリコン基板１との間の絶縁膜は、ゲート絶縁膜６と同等かそれ以上の厚みとなるため、製造中に遮光膜９とＰウェル層２との間に８Ｖ（電圧ＶＬ相当）のバイアスがかかっても、絶縁破壊等の問題は発生しない。つまり、製造中に遮光膜９とＰウェル層２とを同電位にしなくとも寄生ＭＯＳ電界効果を抑制することは充分に可能であり、遮光膜９とＰウェル層２間の電位差が電圧ＶＬの絶対値以下となるように設計を行っておけば良い。
【００３８】
また、図１に示した固体撮像素子によれば、その使用時には、遮光膜９とＰウェル層２の電位をそれぞれ独立に制御することができるため、特許文献１に開示されているような遮光膜９電位を可変制御する技術を採用することができ、寄生ＭＯＳ電界効果が出現している場合でも、これを利用した利点を活かすことができる。
【００３９】
なお、光電変換素子の配列は正方格子配列に限らず、図１に示すラインのうちの奇数ラインを偶数ラインに対して光電変換素子配列ピッチの１／２だけ行方向にずらした所謂ハニカム配列であっても良い。また、以上の説明では電子をキャリアとする構造を示したが、正孔をキャリアとする場合には、図１〜図４及びその説明においてＮ型とＰ型を逆にすれば良い。
【００４０】
なお、寄生ＭＯＳ電界効果が出始めるだろうと推測される遮光膜９とＮ型シリコン基板１との間にある絶縁膜の厚さは、酸化膜容量換算膜厚で２００ｎｍ以下となるときである。このため、この絶縁膜が酸化膜容量換算膜厚で２００ｎｍ以下となる固体撮像素子において、図１に示した構成は特に有効となる。
【００４１】
以上説明したように、本明細書には以下の事項が開示されている。
【００４２】
開示された固体撮像素子は、半導体基板に形成された前記半導体基板と反対導電型のウェル層であって、光電変換素子及び前記光電変換素子で発生した電荷に応じた信号を読み出す読み出し部を含む第１のウェル層と、前記半導体基板に形成された前記反対導電型の第２のウェル層と、前記光電変換素子が形成される領域上方に設けられ、前記光電変換素子の上方に開口を有する遮光膜とを備え、前記遮光膜が、前記第２のウェル層と接触する接触部を有する。
【００４３】
この構成により、製造時には遮光膜と第１のウェル層とを同電位にすることが可能なため、プラズマ・サージ等による影響を抑えることができ、それにより、暗電流ノイズ等のノイズを増加させにくいＳＮ比の高い素子を提供することができる。また、使用時には、遮光膜と第１のウェル層のそれぞれの電位を独立に制御可能であるため、ＣＣＤ型の場合には、低スミア及び低読み出し電圧を実現することができる。
【００４４】
開示された固体撮像素子は、前記半導体基板と前記遮光膜との間に設けられる絶縁膜を備え、前記絶縁膜が、酸化膜容量換算膜厚で２００ｎｍ以下である。
【００４５】
開示された撮像装置は、前記固体撮像素子を備える。
【００４６】
開示された固体撮像素子の製造方法は、半導体基板内に、前記半導体基板と反対導電型の第１のウェル層を形成する第１の工程と、前記半導体基板内に、前記反対導電型の第２のウェル層を形成する第２の工程と、前記第１のウェル層に、光電変換素子及び前記光電変換素子で発生した電荷に応じた信号を読み出す読み出し部を形成する第３の工程と、前記第３の工程後に前記半導体基板を覆っている材料層のうち、前記第２のウェル層と重なる部分の一部に開口を形成して前記第２のウェル層を露出させる第４の工程と、前記開口から露出する前記第２のウェル層に接触するように前記半導体基板上に遮光材料を成膜し、前記光電変換素子の上方に開口を形成して遮光膜を形成する第５の工程とを有する。
【００４７】
開示された固体撮像素子の製造方法は、前記遮光膜と前記半導体基板との間の絶縁膜を、酸化膜容量換算膜厚で２００ｎｍ以下にする。
【符号の説明】
【００４８】
１  Ｎ型シリコン基板
２、３  Ｐウェル層
３ａ  受光用の光電変換素子
３ｂ  黒レベル検出用の光電変換素子
９  遮光膜
１１  垂直電荷転送部
１２  水平電荷転送部
１３  浮遊拡散層
１４  ソースフォロアアンプ
１５  接触部
【図１】
2010182790.tif 000003
【図２】
2010182790.tif 000004
【図３】
2010182790.tif 000005
【図４】
2010182790.tif 000006