(57)【要約】【課題】拡大された底部トレンチに、確実に分離膜を充填することで、トレンチ分離の縮小効果を維持しつ、高耐圧の分離膜を形成する技術を提供することを課題とする。【解決手段】基板に形成された上部トレンチと前記上部トレンチの下に形成された底部トレンチとからなるトレンチを備え、前記底部トレンチが、前記上部トレンチより広い幅を有し、かつＳＯＧ膜又は熱酸化膜で埋め込まれ、前記上部トレンチが酸化膜で埋め込まれていることを特徴とする半導体装置により上記課題を解決する。【選択図】図２
2010153598.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された上部トレンチと前記上部トレンチの下に形成された底部トレンチとからなるトレンチを備え、前記底部トレンチが、前記上部トレンチより広い幅を有し、かつＳＯＧ膜又は熱酸化膜で埋め込まれ、前記上部トレンチが酸化膜で埋め込まれていることを特徴とする半導体装置。
【請求項２】
前記上部トレンチが、その側壁に酸化防止膜を備える請求項１に記載の半導体装置。
【請求項３】
前記基板がシリコン基板であり、前記熱酸化膜及び酸化膜がシリコン酸化膜であり、前記上部トレンチが、その側壁に酸化防止膜を備える請求項１又は２に記載の半導体装置。
【請求項４】
前記底部トレンチが、前記上部トレンチの幅より０．４〜１.０μｍ広い幅を有する請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記底部トレンチが２００〜５００ｎｍの深さを有し、前記上部トレンチが前記底部トレンチの深さの１〜２倍の深さを有する請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
更に、底部トレンチの下部の基板にフィールド反転防止領域を備える請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
基板の所定の位置を異方性エッチングして上部トレンチを形成する工程と、
前記等方性エッチングにより、前記上部トレンチの下に前記上部トレンチより広い幅を有する底部トレンチを形成する工程と、
前記底部トレンチをＳＯＧ膜又は熱酸化膜で埋め込む工程と、
前記上部トレンチを酸化膜で埋め込む工程とを含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記等方性エッチングが、前記上部トレンチの側壁に酸化防止膜を形成し、次いで前記酸化防止膜をマスクとして行われる請求項７に記載の半導体装置の製造方法。
【請求項９】
前記底部トレンチを形成する工程と、前記底部トレンチを埋め込む工程との間に、前記底部トレンチの下部の基板にフィールド反転防止領域形成用のイオンを注入する工程を有する請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記等方性エッチングが、２００〜５００ｎｍの深さの前記底部トレンチを形成するように行われる請求項７〜９のいずれか１つに記載の半導体装置の製造方法。
【請求項１１】
前記酸化防止膜が、前記上部トレンチの全面に酸化防止膜形成用膜を形成し、次いで異方性エッチングにて前記上部トレンチの底部の酸化防止膜形成用膜のみを除去することにより形成され、
前記底部トレンチを熱酸化膜で埋め込む工程が、前記上部トレンチの側壁に形成された酸化防止膜をマスクとして、前記底部トレンチの全面を選択酸化する工程からなる請求項８〜１０のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。更に詳しくは、本発明は、微細な加工ルールでも適用可能なトレンチを備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の高性能化、高機能化に伴い、半導体装置上に搭載されるトランジスタのような素子数は近年飛躍的に増加している。更なる素子数の増加を実現するために、より微細な分離領域の形成技術が必要となっている。例えば、０．２５μｍ以降の加工ルールにおいては、分離領域の形成技術としてトレンチ分離技術が主流となっている。
しかしながら、液晶ドライバーのような高耐圧を要求されるトランジスタ間を分離するには、トレンチの底部に形成されるフィールド反転防止領域と、トランジスタのソース・ドレイン領域との距離を確保しなければならない。この距離を確保する必要性の観点から、上記トレンチ分離技術による分離領域の幅の縮小を十分活用できず、結局、分離幅を拡大しなければならないと言う、ジレンマに陥っていた。
【０００３】
上記ジレンマを図４（ａ）〜（ｃ）で具体的に説明する。図中、２０１は分離膜、２０２は反転防止領域、２０３はソース・ドレイン領域、２０４はドリフト層、２０５はウェル、２０６はトレンチを意味する。図４（ａ）は、トレンチ分離技術により分離膜２０１の幅を小さくした場合を示している。図４（ａ）では、ドリフト層２０４と反転防止領域２０２との距離Ａが近いため、両層間の耐圧を確保できなかった。そのため、図４（ｂ）に示すように、分離膜の幅と深さを大きくすることで、耐圧を確保している。図４（ｃ）は、距離Ａと耐圧との関係を示すグラフであり、距離Ａが広い方が高い耐圧を得られることが示されている。
【０００４】
上記課題を解決する方法として、特開平１−５８６６１号公報（特許文献１）に示す技術が提案されている。この技術では、図１に示すように、トレンチを上部トレンチ２０６ａと底部トレンチ２０６ｂとの２つの部位に分け、底部トレンチ２０６ｂの幅を上部トレンチ２０６ａの幅より大きくしている。大きくすることで、トレンチの幅を大きくすることなく、ドリフト層と反転防止層との距離Ａを稼いでいる。
【特許文献１】特公平１−５８６６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記公報では、拡大した底部トレンチ２０６ｂを、ＣＶＤ法によりＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｏｕｓ  Ｓｉｌｉｃｏｎ  Ｇｒａｓｓ）膜２０１ｂで埋め込んでいる。しかし、ＣＶＤ法では、堆積メカニズム上、底部トレンチ２０６ｂを十分にＢＰＳＧ膜２０１ｂで充填する前に、上部トレンチ２０６ａが塞がることで、底部トレンチ２０６ｂに空洞２０７が生じることがあった。
【０００６】
この空洞は、その後の熱処理に於いて、膨張し、トレンチが形成される基板にストレスを与え、基板に結晶欠陥を引き起こすという問題を生じていた。更に、膨張により、分離膜、分離膜上に形成されるポリシリコン層及びアルミ二ウム合金等の金属層に、クラック状の亀裂が発生することがあった。そのため、ポリシリコンやアルミ二ウム合金等で形成される配線層の高抵抗化や断線が生じるという問題があった。
これらの問題は、トレンチ幅が微細になればなるほど、顕著になるため、トレンチ幅を微細にすることによる効果を打ち消してしまっていた。
【課題を解決するための手段】
【０００７】
本発明の発明者は、以上の点を鑑み、拡大された底部トレンチに、確実に分離膜を充填することで、トレンチ分離の縮小効果を維持しつ、高耐圧の分離膜を形成する技術を見出し本発明に至った。
かくして本発明によれば、基板に形成された上部トレンチと前記上部トレンチの下に形成された底部トレンチとからなるトレンチを備え、前記底部トレンチが、前記上部トレンチより広い幅を有し、かつＳＯＧ膜又は熱酸化膜で埋め込まれ、前記上部トレンチが酸化膜で埋め込まれていることを特徴とする半導体装置が提供される。
【０００８】
また、本発明によれば、基板の所定の位置を異方性エッチングして上部トレンチを形成する工程と、
前記等方性エッチングにより、前記上部トレンチの下に前記上部トレンチより広い幅を有する底部トレンチを形成する工程と、
前記底部トレンチをＳＯＧ膜又は熱酸化膜で埋め込む工程と、
前記上部トレンチを酸化膜で埋め込む工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明では、拡大された底部トレンチの埋め込みに、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｒａｓｓ）膜又は熱酸化膜を用いることにより、空洞を発生させることなく、分離膜を形成することが可能になる。そのため、トレンチ分離技術の縮小効果を維持しつ、高耐圧な分離膜を形成できる。
また、上部トレンチの側壁に形成された酸化防止膜をマスクとして、底部トレンチの全面を選択酸化することにより、底部トレンチの拡大と分離膜の充填を同時に行うことができる。
【発明を実施するための最良の形態】
【００１０】
本発明の半導体装置は、基板に形成された上部トレンチと前記上部トレンチの下に形成された底部トレンチとからなるトレンチを備えている。本発明は、０．２５μｍ以降の加工ルールに適用することが特に有用である。
基板としては、トレンチを形成することが望まれるものであれば特に限定されない。例えば、シリコン、ゲルマニウム等の元素半導体、シリコンゲルマニウムのような化合物半導体等の半導体基板が挙げられる。半導体基板は、内部を流れる電流量に多少が生ずるが、単結晶、多結晶又はアモルファスのいずれの半導体からなる基板であってもよい。
【００１１】
トレンチは、上部トレンチと底部トレンチとからなる。また、底部トレンチは、上部トレンチより広い幅を有している。
上部トレンチは、０．１μｍ以上の幅と、０．４〜１．２μｍの深さを有していることが好ましい。深さが０．４μｍより浅い場合、所望の耐圧向上が得られなくなることがある。深さが１．２μｍより深い場合、絶縁体での埋め込みが出来なくなることがある。より好ましい深さは、０．４〜０．６μｍである。
【００１２】
底部トレンチは、０．５μｍ以上の幅と、０．２〜０．５μｍの深さを有していることが好ましい。幅が０．５μｍより狭い場合、所望の耐圧向上が得られなくなることがある。また、深さが０．２μｍより浅い場合、所望の耐圧向上が得られなくなることがある。深さが０．５μｍより深い場合、絶縁体での埋め込みが出来なくなることがある。より好ましい深さは、０．２〜０．３μｍである。
更に、底部トレンチ幅が上部トレンチの幅より０．４〜１.０μｍ広い幅を有することが好ましい。底部トレンチと上部とレンチ幅の差が、０．４μｍより小さい場合、所望の耐圧向上が得られなくなることがある。１．０μｍより大きくしても、耐圧は向上しない。
更にまた、上部トレンチは、底部トレンチの深さの１〜２倍の深さを有することが好ましい。上部トレンチの深さが、１倍より小さい場合、所望の耐圧向上が得られなくなることがある。
【００１３】
上記トレンチは、異方性エッチングと等方性エッチングとを組み合わせることで形成できる。即ち、異方性エッチングにより上部トレンチを、等方性エッチングにより底部トレンチを形成できる。具体的には、基板上のトレンチ形成領域に開口部を有するマスク（例えば、酸化シリコン、窒化シリコン等からなるマスク）を用いて、基板を異方性エッチングすることにより、上部トレンチを形成し、続いて、等方性エッチングすることにより、上部トレンチの下部に底部トレンチを形成できる。エッチングの条件は、特に限定されず、上部トレンチ及び下部トレンチの形状、基板及びエッチャントの種類等に応じて適宜設定できる。
【００１４】
更に、異方性エッチング後、等方性エッチング前に、上部トレンチの側壁に酸化防止膜を形成してもよい。酸化防止膜を形成することで、等方性エッチング時に上部トレンチの側壁がエッチングされることを防止できる。酸化防止膜は、例えば、窒化シリコン膜等が挙げられる。酸化防止膜の厚さは、例えば、５０〜２００ｎｍとすることができる。この範囲であることで、等方性エッチング時のエッチング防止と、後のトレンチの埋め込み時の上部トレンチの側壁の酸化を防止できる。
底部トレンチの下面の基板には、フィールド反転防止領域を形成してもよい。このフィールド反転防止領域は、公知の方法で形成でき、所望する耐圧に応じて、イオン注入種、イオン注入エネルギー及び濃度を適宜設定できる。
【００１５】
上部トレンチは酸化膜で埋め込まれ、底部トレンチはＳＯＧ膜又は熱酸化膜で埋め込まれている。本発明では、底部トレンチを上記膜で埋め込むことで、従来の埋め込みの際に形成されていた空洞の発生を防止している。
ＳＯＧ膜は、公知の方法で形成できる。例えば、Ｓｉ（ＯＨ）4、ＭＳＱ等のケイ素化合物を、アルコール等の溶媒に溶解又は分散させて得られた溶液又は分散液を、回転塗布法のような方法で塗布した後、得られた塗膜を４００〜４５０℃で熱処理することにより形成できる。ここで、底部トレンチの埋め込み性を向上させる観点から、ケイ素化合物は、溶液又は分散液中に、２〜４重量％の割合で含まれていることが好ましい。
ＳＯＧ膜での底部トレンチの埋め込み量は、底部トレンチに空洞部を発生させないの観点から、ＳＯＧ膜の上面の最下部分が、底部トレンチの上面より上に位置するような量であることが好ましい。
【００１６】
熱酸化膜は、公知の方法で形成できる。また、熱酸化膜は、基板がシリコンを含む場合（例えば、シリコン基板の場合）に特に有用である。この場合、熱酸化膜はシリコン酸化膜となる。更に、上部トレンチの側壁に酸化防止膜が形成されている場合、酸化防止膜をマスクとして、底部トレンチの全面を選択酸化できるので、より容易に底部トレンチを熱酸化膜で埋め込むことができる。熱酸化膜は、底部トレンチの表面に存在する酸化可能な物質（例えば、Ｓｉ）の酸化物からなるため、ＬＯＣＯＳ膜と同様、等方性エッチングにより形成された底部トレンチの領域をより広げることができる。そのため、素子分離能をより向上できる。熱酸化膜の形成は、例えば、酸化性雰囲気（例えば、空気中、酸素雰囲気中）下で、９５０〜１１００℃で行うことができる。
熱酸化膜での底部トレンチの埋め込み量は、底部トレンチに空洞部を発生させない観点から、熱酸化膜の上面の最下部分が、底部トレンチの上面より上に位置するような量であることが好ましい。
【００１７】
上部トレンチを埋め込む酸化膜は、公知の方法により形成できる。例えば、ＣＶＤ法、蒸着法、スパッタ法等が挙げられる。埋め込まれた酸化膜は、必要に応じて、ＣＭＰ法のような公知の方法で、平坦化処理に付してもよい。
上部トレンチを酸化膜で埋め込むことで、トレンチをＳＯＧ膜又は熱酸化膜と酸化膜とで埋め込んだ分離膜が形成できる。
この後、所望に応じて、分離膜が存在しない領域の基板に、公知の方法により素子（例えば、トランジスタ、キャパシタ、抵抗等）を形成できる。
以下、本発明を実施の形態によりより具体的に説明する。
【００１８】
実施の形態１
実施の形態１を図２（ａ）〜（ｇ）の概略工程断面図を用いて説明する。
（１）シリコン基板１０１を熱酸化し、５０〜２００ｎｍの熱酸化膜１０２を形成する。この熱酸化膜１０２上に、例えばＣＶＤ法により、１００〜２００ｎｍのシリコン窒化膜１０３を堆積する。次に、所定のパターンにて、トレンチを形成する領域のシリコン窒化膜１０３を除去して開口を形成し、パターニングに用いたフォトレジストを除去する。この後、パターニングされたシリコン窒化膜１０３をマスクとして、熱酸化膜１０２及びシリコン基板１０１をエッチングすることで、深さが約０．４〜１．２μｍの上部トレンチ１ａを形成する（図２（ａ））。
なお、上部トレンチ１ａの深さは、所望の耐圧により、可変可能であり、〜１０ｖであれば０．４〜０．５μｍ、１０〜２０ｖであれば０．５〜０．７μｍ、２０〜４０ｖであれば０．７〜１．０μｍ、４０ｖ以上であれば１．０〜１．２μｍに設定できる。
上部トレンチ１ａの幅は、０．４μｍである。
【００１９】
（２）次に、上部トレンチ１ａの内壁を熱酸化することで、１０〜５０ｎｍの酸化膜１０４を形成し、更に、ＣＶＤ法により、シリコン窒化膜１０５を、５０〜２００ｎｍ形成する。この後、異方性の全面エッチバックにて、上部トレンチ１ａの側壁にのみ、シリコン窒化膜１０５を残し、底面のシリコン窒化膜を除去する。次に、ＨＦ系のエッチャントにより、上部トレンチ１ａの底部に露出した、酸化膜１０４を除去する（図２（ｂ））。
【００２０】
（３）続いて、等方性のケミカルウェトエッチ（ＨＦ＋ＨＮＯ3等のエッチャントを使用）、もしくはケミカルドライエッチにて、上部トレンチ１ａの底部のシリコンを選択的に等方性エッチングすることで底部トレンチ１ｂが形成できる。
底部トレンチ１ｂの幅は、０.８〜１．４μｍである。
次に、フィールド反転防止領域形成用のレジストパターンを形成し、ＮＭＯＳ形成領域に対しては、Ｐ型不純物（例えば、１０〜２０ｋｅｖ／５Ｅ１２〜１Ｅ１３ｉｏｎｓ／ｃｍ2のボロン）、ＰＭＯＳ形成領域に対しては、Ｎ型不純物（例えば、５０〜１００ｋｅｖ／５Ｅ１２〜１Ｅ１３ｉｏｎｓ／ｃｍ2のリン）を、トレンチ溝幅に沿ってイオン注入し、フィールド反転防止領域２及び３を形成する（図２（ｃ））。
【００２１】
ここで、従来では、トレンチ底部のフィールド反転防止領域とソース・ドレイン領域との距離を確保する必要がある場合には、結局、分離幅を形成可能な幅より大きくしなければならなかった。これに対して、本発明では、分離幅を拡大することなく、半導体装置の面積を大きくすることなく、等方性エッチングにより形成された底部トレンチ１ｂにフィールド反転防止領域を形成できるので、この領域とソース・ドレイン領域との距離を制御できる。
【００２２】
図５に底部トレンチ形成のためのシリコンエッチング量（トレンチ深さ方向のエッチング量）と、フィールド反転防止領域とソース・ドレイン領域との耐圧との関係を示す。図５よりシリコンエッチング量が２００〜５００ｎｍ程度の間で耐圧が向上し、５００ｎｍを超えると耐圧が一定になることが示されている。図５から、シリコンエッチング量を制御することで、所望の耐圧が得られることが分かる。
【００２３】
（４）次に、熱酸化により、底部トレンチ１ｂの表面に露出したシリコンに、厚さ５０〜１００ｎｍの酸化膜１０６を形成する。続いて、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｒａｓｓ）膜１０７を回転塗布法により形成する。ＳＯＧ膜１０７の厚さは、底部トレンチ形成のためのシリコンエッチング量により可変するが、底部トレンチ１ｂが、完全に、ＳＯＧ膜１０７で充填されうる厚さであることが望まれる（図２（ｄ））。
【００２４】
（５）次に、埋め込み酸化膜１０８を例えばＨＤＰ法により堆積させることで、上部トレンチ１ａを酸化膜で完全に埋め込む。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、シリコン窒化膜１０３をストッパーとして、埋め込み酸化膜１０８を研磨し、その表面の平坦化を行なう（図２（ｅ））。
【００２５】
（６）次に、シリコン窒化膜１０３を例えば熱リン酸等により選択的に除去する。更に、所定のパターニングとイオン注入を繰り返す事により、Ｎウェル４及びＰウェル５の形成及び、ＮＭＯＳ／ＰＭＯＳトランジスタのＶｔｈ（しきい値）調整を行ない、各トランジスタのチャンネルプロファイルを決定する。この後、熱酸化膜１０２を希弗酸により除去する（図２（ｆ））。
【００２６】
（７）次いで、厚さ２０〜５０ｎｍの高電圧動作トランジスタ用のゲート酸化膜１０９を熱酸化法により形成する。その後、低電圧動作トランジスタ領域のゲート酸化膜１０９を公知の技術により除去し、低電圧動作トランジスタ用のゲート酸化膜１１０を熱酸化法により形成する。その後、公知の技術により、ゲート電極６及びソース／ドレイン領域７、コンタクト電極８、層間絶縁膜９、メタル配線１０を形成することで、２種類のゲート酸化膜を有する半導体装置を完成させる（図２（ｇ））。
【００２７】
実施の形態２
実施の形態２を図３（ａ）及び（ｂ）の概略工程断面図を用いて説明する。
実施の形態１の工程（１）〜（３）と同様にして、トレンチを形成する。
次に、フィールド反転防止領域形成用のレジストパターンを形成し、ＮＭＯＳ形成領域に対してはＰ型不純物（例えば、ボロン）、ＰＭＯＳ形成領域に対してはＮ型不純物（例えば、リン）を、トレンチ溝幅に沿ってイオン注入し、フィールド反転防止領域２及び３を形成する。なお、これらのイオン注入のエネルギーは、次工程での酸化膜厚を考慮し、酸化膜直下に濃度ピークがくるように設定される。
【００２８】
次に、熱酸化法により、底部トレンチの表面に露出したシリコンを２００〜６００ｎｍ酸化する。この酸化は、等方性に進み、底部トレンチが熱酸化膜１１１で充填されつつ、熱酸化前の底部トレンチの表面を越えて横方向及び縦方向に広がる（図３（ａ））。実施の形態２では、実施の形態１より、底部トレンチ１ｂの幅を１．２〜２倍程度広げることができる。
次に、工程（５）と同様にして、埋め込み酸化膜１０８を形成しかつその表面を平坦化する（図３（ｂ））。
この後、実施の形態１と同様にして、半導体装置を完成させる。
【図面の簡単な説明】
【００２９】
【図１】従来のトレンチの概略断面図である。
【図２】実施の形態１の概略工程断面図である。
【図３】実施の形態２の概略工程断面図である。
【図４】従来技術の課題の概略説明図である。
【図５】実施の形態１の底部トレンチ形成時のエッチング量と耐圧との関係を示すグラフである。
【符号の説明】
【００３０】
１ａ：上部トレンチ、１ｂ：底部トレンチ、２：フィールド反転防止領域（Ｐ）、３：フィールド反転防止領域（Ｎ）、４：Ｎウェル、５：Ｐウェル、６：ゲート電極、７：ソース・ドレイン拡散領域、８：コンタクト電極、９：層間絶縁膜、１０：メタル配線、１０１…シリコン基板、１０２…熱酸化膜、１０３…シリコン窒化膜、１０４…酸化膜、１０５…シリコン窒化膜、１０６…酸化膜、１０７…ＳＯＧ膜、１０８…埋め込み酸化膜、１０９…ゲート酸化膜（高電圧）、１１０…ゲート酸化膜（低電圧）１１１…熱酸化膜、２０１…分離膜、２０１ｂ…ＢＰＳＧ膜、２０２…反転防止領域、２０３…ソース・ドレイン領域、２０４…ドリフト層、２０５…ウェル、２０６…トレンチ、２０６ｂ…底部トレンチ、２０６ａ…上部トレンチ、２０７…空洞２０７
【図１】
2010153598.tif 000003
【図２】
2010153598.tif 000004
【図３】
2010153598.tif 000005
【図４】
2010153598.tif 000006
【図５】
2010153598.tif 000007