(57)【要約】【課題】アドレッシングの所要時間の短縮に有用な新規の駆動方法を提供する。【解決手段】フレームを輝度の重み付けをした複数のサブフレームに置き換え、サブフレームごとに書き込み形式のアドレッシングを行うプラズマディスプレイパネルの駆動方法は、複数のサブフレームの一部である複数の第１サブフレームのそれぞれに割り当てられるアドレス期間において、第１パルス幅のスキャンパルスを画面内の複数のセルにライン順次に印加し、複数のサブフレームから第１サブフレームを除いた残りである少なくとも１つの第２サブフレームに割り当てられるアドレス期間において、第１パルス幅よりも短い第２パルス幅のスキャンパルスを複数のセルにライン順次に印加する。【選択図】図６
2010049108.tif 000002
【特許請求の範囲】
【請求項１】
フレームを輝度の重み付けをした複数のサブフレームに置き換え、サブフレームごとに書き込み形式のアドレッシングを行うプラズマディスプレイパネルの駆動方法であって、
前記複数のサブフレームの一部である複数の第１サブフレームのそれぞれに割り当てられるアドレス期間において、第１パルス幅のスキャンパルスを画面内の複数のセルにライン順次に印加し、
前記複数のサブフレームから前記第１サブフレームを除いた残りである少なくとも１つの第２サブフレームに割り当てられるアドレス期間において、前記第１パルス幅よりも短い第２パルス幅のスキャンパルスを前記複数のセルにライン順次に印加する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第１パルス幅を、当該第１パルス幅のスキャンパルスの印加に呼応する放電の放電確率が９５％以上となるように選定し、
前記第２パルス幅を、当該第２パルス幅のスキャンパルスの印加に呼応する放電の放電確率が５０％以下となるように選定する
請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記複数の第１サブフレームのそれぞれに割り当てられるアドレス期間に続くサステイン期間において、前記第１パルス幅のスキャンパルスの印加に呼応する放電の放電確率と当該第１サブフレームの輝度の重みとに応じた数のサステインパルスを前記複数のセルに印加し、
前記第２サブフレームに割り当てられるアドレス期間に続くサステイン期間において、前記第２パルス幅のスキャンパルスの印加に呼応する放電の放電確率と当該第２サブフレームの輝度の重みとに応じた数のサステインパルスを前記複数のセルに印加する
請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第２サブフレームの輝度の重みが前記複数の第１サブフレームのいずれの輝度の重みよりも小さい
請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第２サブフレームにおけるサステインパルスの印加数が、前記複数の第１サブフレームのうちで最も輝度の重みの小さいサブフレームにおけるサステインパルスの印加数と等しい
請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
フレームを輝度の重み付けをした複数のサブフレームに置き換え、サブフレームごとに書き込み形式のアドレッシングを行うプラズマディスプレイパネルの駆動方法であって、
前記複数のサブフレームを複数の第１サブフレームと複数の第２サブフレームとに区分けし、
前記複数の第１サブフレームのそれぞれに割り当てられるアドレス期間において、第１パルス幅のスキャンパルスを画面内の複数のセルにライン順次に印加し、
前記複数の第２サブフレームのそれぞれに割り当てられるアドレス期間において、前記第１パルス幅よりも短い第２パルス幅のスキャンパルスを前記複数のセルにライン順次に印加する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項７】
前記フレームにおける輝度の重みの最も小さいサブフレームを前記複数の第２サブフレームのうちの一つとし、
前記複数の第１サブフレームのそれぞれに割り当てられるアドレス期間に続くサステイン期間において、前記第１パルス幅のスキャンパルスの印加に呼応する放電の放電確率と当該第１サブフレームの輝度の重みに応じた数のサステインパルスを前記複数のセルに印加し、
前記輝度の重みの最も小さいサブフレームを含む前記第２サブフレームのそれぞれに割り当てられるアドレス期間に続くサステイン期間において、前記第２パルス幅のスキャンパルスの印加に呼応する放電の放電確率と当該第２サブフレームの輝度の重みとに応じた数のサステインパルスを前記複数のセルに印加する
請求項５に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレームを複数のサブフレームに置き換えて表示するプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネルは、前面基板と背面基板とに挟まれ隔壁で区画されたガス封入空間をもち、ガス放電によって赤、緑および青の３色の紫外線励起型蛍光体を選択的に発光させてカラー表示を行う。蛍光体を発光させる表示放電は、いわゆる面放電形式の放電（以下、これを面放電という）である。面放電はマトリクス表示領域である画面の水平方向に沿って平行に延びる第１および第２の表示電極の電極間で生じる。表示電極は一般に前面基板に配列され、マトリクス表示の行にそれぞれ対応する表示ラインを画面内に定める。画面には表示ラインと交差するようにアドレス電極が配列され、表示ラインとアドレス電極との交点に表示素子であるセルが対応する。
【０００３】
プラズマディスプレイパネルのセルは２値発光素子であるので、中間調を表示するためにサブフレーム法が用いられる。これは、１フレームを輝度の重み付けをした複数のサブフレームに置き換え、サブフレーム単位の点灯の有無の組合せによって１フレームにおける各セルの総放電回数を設定する方法である。基本的には各サブフレームに対して重みが２n （ｎ＝０，１，２，３…）で表されるいわゆる“バイナリーの重み付け”を行う。例えばサブフレーム数が８であれば、階調レベルが「０」〜「２５５」の２５６階調の表示が可能である。
【０００４】
各サブフレームには少なくともアドレス期間とそれに続くサステイン期間とが割り当てられる。アドレス期間において、画面内のセルのうちの点灯すべきセルのみに適量の壁電荷を形成するライン順次のデータ書込み動作（アドレッシング）が行われる。アドレッシングには点灯すべきセルでアドレス放電を起こす書込み形式と、点灯すべきでないセルでアドレス放電を起こす消去形式とがある。サステイン期間においては、第１および第２の表示電極によって画面内のセルに一斉にサステインパルスが印加される。直前のアドレッシングで壁電荷が形成されたセルのみで表示放電が生じる。
【０００５】
アドレッシングでは第２の表示電極が行選択のためのスキャン電極として用いられ、アドレス電極が列選択のためのデータ電極として用いられる。書込み形式の場合、スキャン電極によってスキャンパルスの印加された選択行のセルのうち、点灯すべきセルにデータ電極によってアドレスパルスが印加される。スキャンパルスとアドレスパルスとが印加された点灯すべきセルにおいて壁電荷を形成するためのアドレス放電が生じる。
【０００６】
アドレス放電が起こらない放電ミスの低減に関して、プライミング粒子の残存量に依存する放電遅れ時間の長短に応じてスキャンパルスのパルス幅を増減する手法がある。また、スキャンパルスのパルス幅と電圧値とをサブフレームごとに制御するプラズマ表示装置が知られている（特許文献１）。これら既存の技術は、アドレス放電を確実に起こすことを前提としている。
【０００７】
また、アドレッシングの所要時間の短縮に関して、複数の表示ラインを同時に走査する方法がある（例えば、特許文献２）。２つの表示ラインを同時に走査すれば、所要時間は半分に縮まる。ただし回路構成は複雑になる。
【特許文献１】特開２００７−２６４４１４号公報
【特許文献２】特開２００２−１８２６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
フレーム周期で決まる１フレームに割り当て可能な限られた時間におけるアドレッシングの占める割合をより小さくすることは、プラズマディスプレイパネルの普遍的な課題の１つである。アドレッシングの所要時間を短縮すれば、サステイン期間を延ばして輝度を高めたり、サブフレーム数を増やして階調再現性を高めたりすることができる。
【０００９】
本発明は、このような事情に鑑みてなされ、アドレッシングの所要時間の短縮に有用な新規の駆動方法の提供を目的としている。本発明の他の目的は階調再現性を向上させることである。
【課題を解決するための手段】
【００１０】
上記目的を達成する方法は、フレームを輝度の重み付けをした複数のサブフレームに置き換え、サブフレームごとに書き込み形式のアドレッシングを行うプラズマディスプレイパネルの駆動方法であって、前記複数のサブフレームの一部である複数の第１サブフレームのそれぞれに割り当てられるアドレス期間において、第１パルス幅のスキャンパルスを画面内の複数のセルにライン順次に印加し、前記複数のサブフレームから前記第１サブフレームを除いた残りである少なくとも１つの第２サブフレームに割り当てられるアドレス期間において、前記第１パルス幅よりも短い第２パルス幅のスキャンパルスを前記複数のセルにライン順次に印加する。
【００１１】
第２パルス幅が第１パルス幅よりも短いので、第２サブフレームのアドレッシングに要する時間は第２サブフレームのアドレッシングに要する時間よりも短い。所要時間の差は単純計算で第２パルス幅と第１パルス幅との差に走査ライン数を乗じた値になる。第２サブフレームの数が多いほど、１フレームにおけるアドレッシングの所要時間はより短い。
【００１２】
第２パルス幅が第１パルス幅よりも短いので、第２パルス幅のスキャンパルスの印加に呼応する放電の放電確率は、第１パルス幅のスキャンパルスの印加に呼応する放電の放電確率よりも小さい。したがって、第２サブフレームのアドレッシングでは第１サブフレームのアドレッシングと比べて放電ミスが生じ易い。放電ミスが生じたセルはサステイン期間で点灯しない。しかし、積極的に放電ミスを起こすように、例えば放電確率が５０％となるように第２パルス幅を短くすることにより、アドレッシングの所要時間を大幅に短縮することができる。
【００１３】
アドレス期間での放電ミスを原因とするサステイン期間での非点灯は、表示輝度を低下させる。しかし、サステイン期間での放電回数を増やすことで表示輝度の低下を補うことができる。それは、点灯するセルでは輝度が上がって画面全体では非点灯セルでの輝度低下が打ち消されるからである。また、通常、連続するフレームの間で各セルの表示すべき階調が等しいことが多い。このような場合、各セルはアドレス期間に不規則に生じる放電ミスに起因して点灯したり点灯しなかったりするので、複数フレームにわたる時間でみると、点灯しないときの輝度低下が点灯するときの輝度で打ち消される。
【００１４】
好ましい態様において、上記駆動方法は、前記複数の第１サブフレームのそれぞれに割り当てられるアドレス期間に続くサステイン期間において、前記第１パルス幅のスキャンパルスの印加に呼応する放電の放電確率と当該第１サブフレームの輝度の重みとに応じた数のサステインパルスを前記複数のセルに印加し、前記第２サブフレームに割り当てられるアドレス期間に続くサステイン期間において、前記第２パルス幅のスキャンパルスの印加に呼応する放電の放電確率と当該第２サブフレームの輝度の重みとに応じた数のサステインパルスを前記複数のセルに印加する。
【００１５】
他の好ましい態様においては、前記第２サブフレームにおけるサステインパルスの印加数が、前記複数の第１サブフレームのうちで最も輝度の重みの小さいサブフレームにおけるサステインパルスの印加数と等しい。この態様によれば、第２サブフレームの輝度の重みが第１サブフレームに付与される重みの最小値よりも小さいので、より滑らかな階調再現が可能になる。
【発明の効果】
【００１６】
本発明によれば、複数の表示ラインを同時に選択しなくてもアドレッシングの所要時間を短縮することができる。
【発明を実施するための最良の形態】
【００１７】
図１は本発明の実施形態に係るプラズマディスプレイ装置７の構成図である。
【００１８】
プラズマディスプレイ装置７は、カラー表示の可能な画面１６を有する典型的なＡＣ型プラズマディスプレイパネル８と、プラズマディスプレイパネル８を駆動する駆動回路９とから構成される。
【００１９】
プラズマディスプレイパネル８の画面１６において、交互に配列された第１の表示電極Ｘおよび第２の表示電極Ｙが水平方向に延び、アドレス電極Ａが垂直方向に延びる。表示電極Ｘおよび表示電極Ｙは画面１６内に表示ラインを定め、各表示ラインにおいて面放電形式の表示放電を生じさせるための電極対を構成する。表示電極対とアドレス電極Ａとの交差部にそれぞれセルが画定される。なお、表示電極Ｘおよび表示電極Ｙは、パターニングされた透明導電膜とそれに重ねられた金属帯とからなる。
【００２０】
駆動回路９は、表示電極Ｘに駆動電圧を印加するＸドライバ９１、表示電極Ｙに駆動電圧を印加するＹドライバ９２、アドレス電極Ａに駆動電圧を印加するＡドライバ９３、およびプラズマディスプレイパネル８への駆動電圧の印加を制御するコントローラ９５を備える。Ｙドライバ９２は、スキャンパルスを印加するスキャンニング回路９２１およびサステインパルスを印加するサステイン回路９２２を有する
駆動回路９には、ＴＶチューナ、コンピュータなどの画像出力装置から所定フレームレートのカラー映像信号Ｓ１が入力される。このカラー映像信号Ｓ１は、コントローラ９５のデータ処理ブロックによってプラズマディスプレイパネル８による表示のためのサブフレームデータに変換される。この変換の以前または以後に見た目に自然な表示を実現するためのディザ法による画像データ処理が行われる。
【００２１】
プラズマディスプレイ装置７は、２値の点灯制御によってカラー再現を行うために、図２のように入力画像である時系列のフレームＦk-2，Ｆk-1，Ｆk，Ｆk+1（以下、入力順序を示す添字を省略する）を輝度の重み付けをした所定数ＮのサブフレームＳＦ1 ，ＳＦ2 ，ＳＦ3 ，ＳＦ4 ，…ＳＦN-1 ，ＳＦN  (以下、表示順序を示す添字を省略する)に分割する。言い換えると、各フレームＦをＮ個のサブフレームＳＦの集合に置き換える。輝度の重みＷ1 ，Ｗ2 ，Ｗ3 ，Ｗ4 ，…ＷN-1 ，ＷN は各サブフレームＳＦの表示放電の回数を規定する。このようなフレーム構成に合わせてフレーム転送周期であるフレーム期間ＴｆをＮ個のサブフレーム期間Ｔｓｆに分割し、各サブフレームＳＦに１つのサブフレーム期間を割り当てる。さらに、サブフレーム期間を、壁電荷の初期化のためのリセット期間、アドレッシングのためのアドレス期間、および表示放電を生じさせるサステイン期間に分ける。Ｎ個のサブフレームＳＦにおいてリセット期間・アドレス期間・サステイン期間の順序は共通である。
【００２２】
なお、テレビジョン表示のようにフレームを複数のフィールドに分けるインタレース表示においては、各フィールドを複数のサブフィールドに置き換える。その場合は、“フレーム”を“フィールド”と読み替え、“サブフレーム”を“サブフィールド”と読み替えればよい。
【００２３】
図３は各サブフレーム期間に適用される駆動波形の概要を示す。図示の波形は一例であり、振幅、極性およびタイミングを様々に変更することができる。
【００２４】
例示では、リセット期間にいわゆる鈍波リセットが行われる。鈍波リセットは、ランプ波形パルスに代表される鈍波パルスの印加によって微弱な放電を連続的に生じさせ、それによって壁電荷量を調整する操作である。本実施形態における鈍波リセット終了時の壁電荷量は表示放電に必要な量よりも少ない。
【００２５】
アドレス期間には書き込み形式のアドレッシングが行われる。表示電極Ｙに対して１本ずつ順にスキャンパルスが印加され、それによって表示ラインが順番に選択される。表示ラインの選択に同期して、選択ラインにおける点灯すべきセルに対応したアドレス電極Ａにアドレスパルスが印加される。表示電極Ｙおよびアドレス電極Ａによって選択された点灯すべきセルでアドレス放電を生じさせることによって所定量の壁電荷が形成される。
【００２６】
サステイン期間においては、表示電極Ｙと表示電極Ｘとに交互にサステインパルスが印加される。サステインパルスの振幅は面放電開始電圧より若干低いサステイン電圧である。アドレス期間に正しくアドレス放電が生じていたならば、サステインパルスの印加ごとに点灯すべきセルで表示放電としての面放電が生じる。
【００２７】
以下、プラズマディスプレイ装置７における駆動方法の特徴を説明する。
【００２８】
フレームＦに置き換わる複数のサブフレームＳＦは、複数の第１サブフレームと少なくとも１つの第２サブフレームとに区分けされる。複数の第１サブフレームのそれぞれに割り当てられるアドレス期間においては、図４（Ａ）に示す第１パルス幅Ｔ１のスキャンパルスＰｙ１が表示電極Ｙに印加され、それと同時に第１パルス幅Ｔ１のアドレスパルスＰａ１がアドレス電極Ａに印加される。一方、第２サブフレームに割り当てられるアドレス期間においては、図４（Ｂ）に示す第２パルス幅Ｔ２のスキャンパルスＰｙ２が表示電極Ｙに印加され、それと同時に第２パルス幅Ｔ２のアドレスパルスＰａ２がアドレス電極Ａに印加される。
【００２９】
ここで、アドレス放電の放電確率は図５に示されるようにパルス幅に依存する。実際には、１つのセルにおいてパルス印加から放電の開始までの放電遅れにはある程度のばらつきがある。十分な回数の放電について平均することによって放電確率が求まる。ただし、放電確率はセル構造にも依存する。図５はプラズマディスプレイパネル８に対する放電遅れの実測結果に基づいている。パルス幅を０から徐々に長くするとき、所定の長さ（図では０．５μｓ）を超えると放電が生じ、さら長くすると放電確率が１００％に近づく。アドレス放電の放電確率が９５％以上というのが、表示の観察においてセルが点灯していると認識し得る目安である。
【００３０】
第１パルス幅Ｔ１は、従来と同様にサステイン期間で点灯すべきセルがほぼ確実に点灯するように、アドレス放電の放電確率が９５％以上となる値に設定される。具体的には第１パルス幅Ｔ１は１μｓ程度とされる。以下の説明では第１パルス幅Ｔ１を１μｓとしたときの放電確率を便宜的に１（１００％）とみなす。
【００３１】
これに対して、第２パルス幅Ｔ２は、意図的に放電ミスを生じさせる目的で、例えば放電確率が５０％以上となるように、第１パルス幅Ｔ１よりも短い値に設定される。具体的には第２パルス幅Ｔ２は０．６５μｓ程度とされる。以下の説明では第２パルス幅Ｔ２を０．６５μｓとしたときの放電確率を便宜的に０．５（５０％）とみなす。
【実施例１】
【００３２】
図６（Ａ）は１フレームのサブフレーム構成の第１例を示す。本例および以降の実施例での想定は次のとおりである。画面１６は垂直解像度１０８０のフルハイビジョン仕様で、スキャンニングはシングルスキャンニング形式である。リセット期間として３００μｓを割り当てる。表示電極間に交番極性電圧を印加する一対のサステインパルスを１パルスとみなしたサステインパルス幅は１０μｓである。
【００３３】
第１例において、フレームは１，２，４，…６４，１２８のバイナリーの重み付けがなされた８個のサブフレームＳＦ１〜ＳＦ８から構成される。図では便宜的に重みの昇順に左から右にサブフレームＳＦ１〜ＳＦ８が配列されているが、この配列順序が表示順序と一致するとは限らない。例えば動偽輪郭を低減するために表示順序が最適化される。
【００３４】
８個のサブフレームＳＦ１〜ＳＦ８のうち、重みの大きい順に選ばれた５個のサブフレームＳＦ４〜ＳＦ８が上記の第１サブフレームであり、残りの３個のサブフレームＳＦ１ＳＦ３が上記の第２サブフレームである。
【００３５】
第１サブフレームについては、アドレス放電確率が１となるようにスキャンパルス幅が１．０μｓとされている。スキャンニングされる表示ラインの数は１０８０であるので、第１サブフレームである５個のサブフレームＳＦ４〜ＳＦ８のそれぞれにおけるアドレッシング所要時間は１０８０μｓとなる。
【００３６】
一方、第２サブフレームについては、アドレス放電確率が０．５となるようにスキャンパルス幅が０．６５μｓとされている。表示ラインの数は１０８０であるので、第２サブフレームである３個のサブフレームＳＦ１〜ＳＦ３のそれぞれにおけるアドレッシング所要時間は７０２μｓとなる。
【００３７】
したがって、１フレームにおけるアドレッシングの所要時間は７５０６（＝702×3＋1080×5）μｓである。これは図６（Ｂ）に示される比較例でのアドレッシングの所要時間と比べて、１１３４μｓ短い。比較例は、８個のサブフレームＳＦ１〜ＳＦ８の全てについてスキャンパルス幅を１．０μｓとする例である。
【００３８】
このように１フレームにおける一部のサブフレームにおいてアドレス放電確率を意図的に下げることにより、アドレッシングの所要時間を短縮することができる。しかし、上述したとおりアドレス放電が起きなければサステイン期間に点灯すべきセルが点灯しないので、第２サブフレームでは５０％の確率で点灯すべきセルが点灯しない。点灯しない場合にはフレームの輝度が低下する。
【００３９】
輝度の低下を補うため、第２サブフレームではサステインパルス数がスキャンパルス幅に依存するアドレス放電確率を考慮して設定されている。第２サブフレームのサステインパルス数は、輝度の重みにアドレス放電確率の逆数を乗じた値である。本例ではアドレス放電確率が０．５であるので、第２サブフレームであるサブフレームＳＦ１〜ＳＦ３のそれぞれのサステインパルス数は順に２，４，８である。
【００４０】
第１サブフレームについても、厳密にはアドレス放電確率を考慮してサステインパルス数が設定されている。ただし、アドレス放電確率は１であるので、輝度の重みにアドレス放電確率の逆数を乗じた値は輝度の重みに等しい。サブフレームＳＦ４〜ＳＦ８のそれぞれのサステインパルス数は順に８，１６，３２，６４，１２８である。サブフレームＳＦ４のサステインパルス数（８）は第２サブフレームであるサブフレームＳＦ３のサステインパルス数と等しい。
【００４１】
なお、サステインパルス数とは、上述のとおり１パルスとみなしたサステインパルス対の数を意味する。サステインパルス対を印加の単位とすることにより、サステイン期間終了時の壁電荷の極性がサブフレーム間で一致するので、全サブフレームに共通のリセット波形を適用することができる。ただし、真に１つのパルスを印加の単位とすることもできる。
【００４２】
ここで再び比較例と比べると、第１例の第２サブフレームのサステインパルス数が比較例のサブフレームＳＦ１〜ＳＦ３のサステインパルス数よりも多いのに起因して、第１例のサステイン所要時間が比較例のそれよりも長い。しかし、その差は僅か７０μｓである。アドレッシングとサステインとリセットの所要時間の合計でみると、第１例の方が比較例よりも１０６４μｓも短い。表示ライン数が多いほど本例のアドレッシング短縮効果は大きく、輝度の重みの比較的に小さいサブフレームのサステインパルス数を増やしてもその影響は小さい。また、輝度の重みの比較的に小さいサブフレームの非点灯の表示品質への影響は、輝度の重みの比較的に大きいサブフレームの非点灯の影響よりも小さい。
【実施例２】
【００４３】
図７は１フレームのサブフレーム構成の第２例を示す。第２例は上記第１例にサブフレームＳＦ０を追加したものであり、第１例で短縮されるアドレッシングの所要時間を階調再現性の向上に貢献させるものである。
【００４４】
第２例において、フレームは第１例と同様の８個のサブフレームＳＦ１〜ＳＦ８と、第２サブフレームである１個のサブフレームＳＦ０とから構成される。
【００４５】
サブフレームＳＦ０のサステインパルス数は最小値（１）である。サブフレームＳＦ０の放電確率は０．５であるので、サブフレームＳＦ０の輝度の重みは、サステインパルス印加の最小単位に対応する重み（１）よりも小さい０．５である。サブフレームＳＦ０を有するサブフレーム構成によれば、最小の輝度の重みが１であるサブフレーム構成による場合と比べて再現可能な中間調が多様になる。
【００４６】
第２例のサブフレーム数は第１例よりも多いが、リセット・アドレッシング・サステインの所要時間の合計は１３５３８μｓであって一般的なフレーム周期の１６６６７μｓよりも短いので、第２例は実用性を有する。
【実施例３】
【００４７】
図８は１フレームのサブフレーム構成の第３例を示す。第３例は階調再現性の向上に主眼をおいたものである。
【００４８】
第３例において、フレームは１，２，４，…６４，１２８のバイナリーの重み付けがなされた第１サブフレームである８個のサブフレームＳＦ１〜ＳＦ８と、第２サブフレームである１個のサブフレームＳＦ０とから構成される。
【００４９】
サブフレームＳＦ０のサステインパルス数は最小値（１）である。サブフレームＳＦ０の放電確率は０．５であるので、サブフレームＳＦ０の輝度の重みは、サステインパルス印加の最小単位に対応する重み（１）よりも小さい０．５である。このようなサブフレームＳＦ０を有するで、第３例は第２例と同様に階調再現性の向上に有用である。
【００５０】
以上の実施形態においてアドレス放電の放電確率は必ずしも０．５である必要はなく、放電確率を任意に選定することができる。放電確率を小さくするほど、アドレッシングの時間短縮効果は大きい。１フレームに対応するサブフレームの数、第１サブフレームと第２サブフレームとの個数の割合、パルス幅、表示ライン数などは例示に限らない。輝度の重み付けはバイナリーに限らず、冗長性をもつものでもよい。各サブフレームの輝度の重みとサステインパルス数とが比例しなくてもよい。
【００５１】
プラズマディスプレイパネル８の動作環境温度や累積使用時間によって変化する放電遅れ時間に応じて駆動パルス幅を制御する手法を適用し、第１サブフレームおよび第２サブフレームに係るスキャンパルス幅を適宜切り換えてもよい。それにより、動作環境が変化しても映像の品質を一定に保つことができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態に係るプラズマディスプレイ装置の構成図である。
【図２】フレーム分割の概要を示す図である。
【図３】各サブフレーム期間に適用される駆動波形の概要を示す図である。
【図４】第１および第２のスキャンパルスを示す図である。
【図５】パルス幅とアドレス放電確率との関係の一例を示す図である。
【図６】１フレームのサブフレーム構成の第１例および比較例を示す図である。
【図７】１フレームのサブフレーム構成の第２例を示す図である。
【図８】１フレームのサブフレーム構成の第３例を示す図である。
【符号の説明】
【００５３】
８    プラズマディスプレイパネル
Ｆ    フレーム
ＳＦ０〜ＳＦ８    サブフレーム
Ｔ１    第１パルス幅
Ｐｙ１    スキャンパルス
Ｔ２１    第２パルス幅
Ｐｙ２    スキャンパルス
【図１】
2010049108.tif 000003
【図２】
2010049108.tif 000004
【図３】
2010049108.tif 000005
【図４】
2010049108.tif 000006
【図５】
2010049108.tif 000007
【図６】
2010049108.tif 000008
【図７】
2010049108.tif 000009
【図８】
2010049108.tif 000010