(57)【要約】【課題】比較的簡単な回路構成で任意のサブフィールド、任意の画像表示領域で同時書込みを行うことができる機能を有する走査電極駆動回路を備えたプラズマディスプレイ装置を提供する。【解決手段】走査パルス発生回路は、駆動電圧波形の数Ｎに等しい数のレジスタを有しそれらレジスタのデータをシフトするシフトレジスタ部７２ａ、７２ｂを備えるとともに、複数のシフトレジスタ部７２ａ、７２ｂから１つを選択するセレクタ部７３と、セレクタ部７３が選択したシフトレジスタ部７２ａ、７２ｂの出力を保持して走査パルスを発生するためのＮ個の制御パルスを発生するＮビットのラッチ部７４と、Ｎ個の制御パルスのそれぞれにもとづき走査パルスを発生するスイッチ部７８とを備えた。【選択図】図６
2010122556.tif 000002
【特許請求の範囲】
【請求項１】
複数Ｎ（Ｎは２以上の自然数）の走査電極を有するプラズマディスプレイパネルと、前記走査電極のそれぞれに印加する走査パルスを発生し複数Ｎの駆動電圧波形を出力する走査パルス発生回路と、を備えたプラズマディスプレイ装置であって、
前記走査パルス発生回路は、
前記駆動電圧波形の数Ｎに等しい数のレジスタを有しそれらレジスタのデータをシフトするシフトレジスタ部を複数備えるとともに、
複数の前記シフトレジスタ部から１つを選択するセレクタ部と、
前記セレクタ部が選択したシフトレジスタ部の出力を保持して前記走査パルスを発生するためのＮ個の制御パルスを発生するＮビットのラッチ部と、
前記Ｎ個の制御パルスのそれぞれにもとづき前記走査パルスを発生するスイッチ部と
を備えたことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記走査パルス発生回路は、複数ｎ（ｎはＮより小さい自然数）の出力を有する集積回路を複数用いて構成され、
前記集積回路のそれぞれは、
複数ｎのレジスタを有しそれらレジスタのデータをシフトするシフトレジスタ部を複数備えるとともに、
複数の前記シフトレジスタ部から１つを選択するセレクタ部と、
前記セレクタ部が選択したシフトレジスタ部の出力を保持して前記走査パルスを発生するためのｎ個の制御パルスを発生するｎビットのラッチ部と、
前記ｎ個の制御パルスのそれぞれにもとづき前記走査パルスを発生するスイッチ部と
を備えたことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
複数Ｎ（Ｎは２以上の自然数）の走査電極を有するプラズマディスプレイパネルと、前記走査電極のそれぞれに印加する走査パルスを発生し複数Ｎの駆動電圧波形を出力する走査パルス発生回路と、を備えたプラズマディスプレイ装置であって、
前記走査パルス発生回路は、
前記駆動電圧波形の数Ｎに等しい数のレジスタを有し、それらレジスタのデータをシフトするシフトレジスタ部と、
前記シフトレジスタ部のｉ（ｉ＝２、３、・・・、Ｎ）番目のレジスタのデータと（ｉ−１）番目のレジスタのデータとを演算してその結果を出力するＮビットのゲート部と、
前記ゲート部の出力を保持して前記走査パルスを発生するためのＮ個の制御パルスを発生するＮビットのラッチ部と、
前記Ｎ個の制御パルスのそれぞれにもとづき前記走査パルスを発生するスイッチ部と
を備えたことを特徴とするプラズマディスプレイ装置。
【請求項４】
前記走査パルス発生回路は、複数ｎ（ｎはＮより小さい自然数）の出力を有する集積回路を複数用いて構成され、
前記集積回路のそれぞれは、
複数ｎのレジスタを有し、それらレジスタのデータをシフトするシフトレジスタ部と、
前記シフトレジスタ部のｉ（ｉ＝２、３、・・・、ｎ）番目のレジスタのデータと（ｉ−１）番目のレジスタのデータとを演算してその結果を出力するｎビットのゲート部と、
前記ゲート部の出力を保持して前記走査パルスを発生するためのｎ個の制御パルスを発生するｎビットのラッチ部と、
前記ｎ個の制御パルスのそれぞれにもとづき前記走査パルスを発生するスイッチ部と
を備えたことを特徴とする請求項３に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルを用いた画像表示装置であるプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。
【０００３】
前面板には１対の走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、背面板には平行なデータ電極が複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。
【０００４】
パネルを駆動する方法としては、１フィールドを複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行うサブフィールド法が用いられる。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
【０００５】
初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。書込み期間では、走査電極のそれぞれに順に走査パルスを印加するとともにデータ電極に選択的に書込みパルスを印加して、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
【０００６】
上記のサブフィールド法では、パネルの大画面化、高精細度化等により走査電極の数が増加して書込み期間に要する時間が長くなると、維持放電させるための維持期間が十分に確保できなくなるという問題があった。
【０００７】
この問題を解決するための技術の１つとして、複数の走査電極に同時に走査パルスを印加するとともにデータ電極に選択的に書込みパルスを印加する、いわゆる同時書込みを行うことにより、書込み期間を短縮して維持時間を確保する駆動方法が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００６−２２０９０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、輝度重みの小さいサブフィールド等、特定のサブフィールドで同時書込みを行うと特定の画像表示時の垂直の解像度の低下が認識され、また特定の画像表示領域で同時書込みを行うと特定の画像表示領域の垂直の解像度の低下が認識され、画像表示品質が低下するという問題があった。
【０００９】
これらの問題を解決するためには、表示する画像信号に応じて任意のサブフィールドで、また任意の画像表示領域で同時書込みを行うことができる機能を備えた走査電極駆動回路が必要となる。
【００１０】
本発明は、上記課題に鑑みなされたものであり、比較的簡単な回路構成で任意のサブフィールド、任意の画像表示領域で同時書込みを行うことができる機能を有する走査電極駆動回路を備えたプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、複数Ｎ（Ｎは２以上の自然数）の走査電極を有するパネルと、走査電極のそれぞれに印加する走査パルスを発生し複数Ｎの駆動電圧波形を出力する走査パルス発生回路とを備えたプラズマディスプレイ装置であって、走査パルス発生回路は、駆動電圧波形の数Ｎに等しい数のレジスタを有しそれらレジスタのデータをシフトするシフトレジスタ部を複数備えるとともに、複数のシフトレジスタ部から１つを選択するセレクタ部と、セレクタ部が選択したシフトレジスタ部の出力を保持して走査パルスを発生するためのＮ個の制御パルスを発生するＮビットのラッチ部と、Ｎ個の制御パルスのそれぞれにもとづき走査パルスを発生するスイッチ部とを備えたことを特徴とする。この構成により、比較的簡単な回路構成で任意のサブフィールド、任意の画像表示領域で同時書込みを行うことができる機能を有する走査電極駆動回路を備えたプラズマディスプレイ装置を提供することができる。
【００１２】
また本発明のプラズマディスプレイ装置の走査パルス発生回路は、複数ｎ（ｎはＮより小さい自然数）の出力を有する集積回路を複数用いて構成され、集積回路のそれぞれは、複数ｎのレジスタを有しそれらレジスタのデータをシフトするシフトレジスタ部を複数備えるとともに、複数のシフトレジスタ部から１つを選択するセレクタ部と、セレクタ部が選択したシフトレジスタ部の出力を保持して走査パルスを発生するためのｎ個の制御パルスを発生するｎビットのラッチ部と、ｎ個の制御パルスのそれぞれにもとづき走査パルスを発生するスイッチ部とを備えた構成であってもよい。この構成により、回路をコンパクトにまとめることができ実装面積も小さくすることができる。
【００１３】
また本発明は、複数Ｎ（Ｎは２以上の自然数）の走査電極を有するパネルと、走査電極のそれぞれに印加する走査パルスを発生し複数Ｎの駆動電圧波形を出力する走査パルス発生回路とを備えたプラズマディスプレイ装置であって、走査パルス発生回路は、駆動電圧波形の数Ｎに等しい数のレジスタを有しそれらレジスタのデータをシフトするシフトレジスタ部と、シフトレジスタ部のｉ（ｉ＝２、３、・・・、Ｎ）番目のレジスタのデータと（ｉ−１）番目のレジスタのデータとを演算してその結果を出力するＮビットのゲート部と、ゲート部の出力を保持して走査パルスを発生するためのＮ個の制御パルスを発生するＮビットのラッチ部と、Ｎ個の制御パルスのそれぞれにもとづき走査パルスを発生するスイッチ部とを備えたことを特徴とする。この構成によっても、比較的簡単な回路構成で任意のサブフィールド、任意の画像表示領域で同時書込みを行うことができる機能を有する走査電極駆動回路を備えたプラズマディスプレイ装置を提供することができる。
【００１４】
また本発明のプラズマディスプレイ装置の走査パルス発生回路は、複数ｎ（ｎはＮより小さい自然数）の出力を有する集積回路を複数用いて構成され、集積回路のそれぞれは、複数ｎのレジスタを有しそれらレジスタのデータをシフトするシフトレジスタ部と、シフトレジスタ部のｉ（ｉ＝２、３、・・・、ｎ）番目のレジスタのデータと（ｉ−１）番目のレジスタのデータとを演算してその結果を出力するｎビットのゲート部と、ゲート部の出力を保持して走査パルスを発生するためのｎ個の制御パルスを発生するｎビットのラッチ部と、ｎ個の制御パルスのそれぞれにもとづき走査パルスを発生するスイッチ部とを備えた構成であってもよい。この構成により、回路をコンパクトにまとめることができ実装面積も小さくすることができる。
【発明の効果】
【００１５】
本発明によれば、比較的簡単な回路構成で任意のサブフィールド、任意の画像表示領域で同時書込みを行うことができる機能を有する走査電極駆動回路を備えたプラズマディスプレイ装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００１７】
（実施の形態１）
図１は、本発明の実施の形態１に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして表示電極対２４を覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
【００１８】
これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えば分圧比で１０％のキセノンを含む放電ガスが封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００１９】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００２０】
図２は、本発明の実施の形態１に用いるパネル１０の電極配列図である。パネル１０には、行方向に長いＮ行の走査電極ＳＣ１〜ＳＣＮ（図１の走査電極２２）およびＮ行の維持電極ＳＵ１〜ＳＵＮ（図１の維持電極２３）が配列され、列方向に長いＭ列のデータ電極Ｄ１〜ＤＭ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜Ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜Ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にＭ×Ｎ個形成されている。走査電極の数Ｎは、パネル１０の仕様により異なるが、例えばハイビジョンタイプのパネルであればＮ＝７６８、フルハイビジョンタイプのパネルであればＮ＝１０８０である。
【００２１】
次に、本実施の形態におけるプラズマディスプレイ装置の構成およびその動作について説明する。
【００２２】
図３は、本発明の実施の形態１におけるプラズマディスプレイ装置４０の回路ブロック図である。プラズマディスプレイ装置４０は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００２３】
画像信号処理回路４１は、画像信号をパネル１０で表示できる画素数および階調数の画像信号に変換し、さらにサブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた画像データに変換する。データ電極駆動回路４２は、画像データを各データ電極Ｄ１〜ＤＭに対応する書込みパルスに変換し、各データ電極Ｄ１〜ＤＭに印加する。
【００２４】
タイミング発生回路４５は水平同期信号、垂直同期信号をもとにして、各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。また詳細は後述するが、タイミング発生回路４５は書込み期間における書込み方法（単一書込みまたは同時書込み）を制御する。
【００２５】
走査電極駆動回路４３、維持電極駆動回路４４は、それぞれのタイミング信号にもとづき駆動電圧波形を作成し、走査電極ＳＣ１〜ＳＣＮ、維持電極ＳＵ１〜ＳＵＮのそれぞれに印加する。
【００２６】
図４は、本発明の実施の形態１における走査電極駆動回路４３の詳細を示す回路図である。走査電極駆動回路４３は、走査パルス発生回路５０と、走査パルス発生回路５０の基準電位Ｖｆｌに重畳された電圧Ｖｓｃの電源Ｅ５０と、基準電位Ｖｆｌを後述する所定の電圧に設定する電圧設定回路６０とを備えている。
【００２７】
走査パルス発生回路５０は、走査電極ＳＣ１〜ＳＣＮのそれぞれに印加する走査パルスを発生するスイッチ部およびその制御回路ブロックを有し、走査電極ＳＣ１〜ＳＣＮのそれぞれに駆動電圧波形を出力する。スイッチ部は、スイッチング素子ＱＬ１〜ＱＬＮ、スイッチング素子ＱＨ１〜ＱＨＮを有する。スイッチング素子ＱＬ１〜ＱＬＮは電源Ｅ５０の低圧側の電圧、すなわち基準電位Ｖｆｌを出力し、スイッチング素子ＱＨ１〜ＱＨＮは電源Ｅ５０の高圧側の電圧、すなわち基準電位Ｖｆｌに重畳された電圧Ｖｓｃを出力する。なお、図４には、スイッチング素子ＱＬ１〜ＱＬＮおよびスイッチング素子ＱＨ１〜ＱＨＮの制御回路ブロックは図示していない。
【００２８】
電圧設定回路６０は、維持パルス発生部６２と、波形発生部６３と、波形発生部６４と、クランプ部６５とを備えている。維持パルス発生部６２は、電圧Ｖｓｕｓまたは電圧０（Ｖ）を出力することにより維持パルスを発生する。波形発生部６３は、電圧Ｖｓｅｔの電源に接続されたミラー積分回路を有し、電圧Ｖｓｅｔに向かって緩やかに上昇する傾斜波形電圧を発生する。波形発生部６４は、負の電圧Ｖａｄの電源に接続されたミラー積分回路を有し、電圧Ｖａｄに向かって緩やかに降下する傾斜波形電圧を発生する。クランプ部６５は、走査パルス発生回路５０の基準電位Ｖｆｌを負の電圧Ｖａｄにクランプする。
【００２９】
このように構成された電圧設定回路６０を用いて、走査パルス発生回路５０の基準電位Ｖｆｌを、電圧Ｖａｄ、電圧Ｖｓｕｓ、電圧０（Ｖ）、上昇する傾斜波形電圧あるいは降下する傾斜波形電圧等の電圧に設定することができる。
【００３０】
なお図示していないが、電流の逆流を防止するためのスイッチング素子や、電流をバイパスするためのダイオード等を必要に応じて適宜設けている。
【００３１】
次に、パネル１０を駆動するための駆動方法について説明する。パネル１０は１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御する、いわゆるサブフィールド法によって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
【００３２】
初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。書込み期間では、走査電極に走査パルスを印加するとともにデータ電極に選択的に書込みパルスを印加して、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
【００３３】
図５は、本発明の実施の形態１におけるパネル１０の各電極に印加する駆動電圧波形図であり、２つのサブフィールドの駆動電圧波形を示している。
【００３４】
初期化期間では、まずその前半部において、データ電極Ｄ１〜ＤＭ、維持電極ＳＵ１〜ＳＵＮにそれぞれ電圧０（Ｖ）を印加する。そして維持パルス発生部６２を用いて基準電位Ｖｆｌを電圧０（Ｖ）とし、走査パルス発生回路５０のスイッチング素子ＱＨ１〜ＱＨＮをオンにして走査電極ＳＣ１〜ＳＣＮに電圧Ｖｓｃを印加する。次に波形発生部６３を動作させて電圧Ｖｓｅｔ＋Ｖｓｃに向かって緩やかに上昇する傾斜波形電圧を走査電極ＳＣ１〜ＳＣＮに印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣＮと維持電極ＳＵ１〜ＳＵＮ、データ電極Ｄ１〜ＤＭとの間でそれぞれ微弱な初期化放電が起こりそれぞれの電極上に壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層３３上、保護層２６上、蛍光体層３５上等に蓄積された壁電荷により生じる電圧を表す。
【００３５】
次に初期化期間の後半部では、維持電極ＳＵ１〜ＳＵＮに正の電圧Ｖｅ１を印加する。そして、維持パルス発生部６２を用いて基準電位Ｖｆｌを電圧Ｖｓｕｓにし、さらにスイッチング素子ＱＨ１〜ＱＨＮをオフ、スイッチング素子ＱＬ１〜ＱＬＮをオンにして走査電極ＳＣ１〜ＳＣＮに電圧Ｖｓｕｓを印加する。その後、波形発生部６３を動作させて電圧Ｖａｄに向かって緩やかに下降する傾斜波形電圧を走査電極ＳＣ１〜ＳＣＮに印加する。するとこの間に再び微弱な初期化放電が起こり、各電極上の壁電圧は書込み動作に適した値に調整される。
【００３６】
なお、初期化期間の動作としては、図５の２つ目のサブフィールドの初期化期間に示したように、初期化期間の後半部、すなわち緩やかに下降する傾斜波形電圧を走査電極ＳＣ１〜ＳＣＮに印加するだけでもよい。
【００３７】
続く書込み期間では、維持電極ＳＵ１〜ＳＵＮに電圧Ｖｅ２を印加する。そしてクランプ部６５を用いて基準電位Ｖｆｌを負の電圧Ｖａｄとするとともにスイッチング素子ＱＨ１〜ＱＨＮをオンにして、走査電極ＳＣ１〜ＳＣＮに電圧Ｖａｄ＋Ｖｓｃを印加する。
【００３８】
次に走査電極に走査パルスを印加するとともにデータ電極に選択的に書込みパルスを印加して放電セルで選択的に書込み放電を発生して壁電荷を形成する。ここで本実施の形態においては、走査電極ＳＣ１〜ＳＣＮのそれぞれに対して、必ずしも１つの走査電極毎に走査パルスを印加するのではなく、タイミング発生回路４５の制御にもとづき、１つの走査電極に走査パルスを印加するか、または２つの走査電極に同時に走査パルスを印加する。以下にその一例について説明する。
【００３９】
まず、例えばスイッチング素子ＱＨ１をオフにしスイッチング素子ＱＬ１をオンにすることにより、１行目の走査電極ＳＣ１に電圧Ｖａｄの走査パルスを印加する。そして、データ電極Ｄ１〜ＤＭのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜Ｍ）に正の書込みパルス電圧Ｖｄを印加する。すると１行目の放電セルのうち書込みパルスを印加した放電セルでは書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかった放電セルでは書込み放電は発生しない。このようにして選択的に書込み動作を行う。その後、スイッチング素子ＱＨ１をオン、スイッチング素子ＱＬ１をオフに戻す。このように１つの走査電極に走査パルスを印加して書込み動作を行うことを、「単一書込み」と称する。またこの間の書込み動作にともなう時間を、以下「書込み周期」と称する。書込み周期は本実施の形態においては１．０μｓである。しかし書込み周期はパネル１０の放電特性等にもとづき最適に設定することが望ましい。
【００４０】
次に、例えばスイッチング素子ＱＨ２およびスイッチング素子ＱＨ３をオフにしスイッチング素子ＱＬ２およびスイッチング素子ＱＬ３をオンにして２行目の走査電極ＳＣ２および３行目の走査電極ＳＣ３に走査パルス電圧Ｖａｄを印加する。そしてデータ電極Ｄ１〜ＤＭのうち２行目および３行目に発光させるべき放電セルのデータ電極Ｄｋに書込みパルス電圧Ｖｄを印加する。すると２行目および３行目の放電セルで選択的に書込み放電が起こる。その後、スイッチング素子ＱＨ２およびスイッチング素子ＱＨ３をオン、スイッチング素子ＱＬ２およびスイッチング素子ＱＬ３をオフに戻す。このように複数の走査電極に同時に走査パルスを印加して書込み動作を行うことを、「同時書込み」と称する。
【００４１】
このように同時書込みを行うと、１回の書込み周期の時間内に２本の走査電極に対する書込み動作を行えるので、書込み動作に要する時間が１／２に短縮される。しかしながらデータ電極Ｄｋを共有する放電セルには同じ書込みパルスが印加されるため垂直の解像度は低下する。
【００４２】
次に、例えばスイッチング素子ＱＨ４およびスイッチング素子ＱＨ５をオフにしスイッチング素子ＱＬ４およびスイッチング素子ＱＬ５をオンにして走査電極ＳＣ４および走査電極ＳＣ５で同時書込みを行う。その後、スイッチング素子ＱＨ４およびスイッチング素子ＱＨ５をオン、スイッチング素子ＱＬ４およびスイッチング素子ＱＬ５をオフに戻す。
【００４３】
次に、例えばスイッチング素子ＱＨ６をオフにしスイッチング素子ＱＬ６をオンにして走査電極ＳＣ６で単一書込みを行う。その後、スイッチング素子ＱＨ６をオン、スイッチング素子ＱＬ６をオフに戻す。
【００４４】
以下同様に、走査電極ＳＣｈ（ｈ＝１〜Ｎ）で単一書込み、または走査電極ＳＣｈおよび走査電極ＳＣｈ＋１で同時書込みを行う。以上の書込み動作をＮ行目の放電セルに至るまで行う。
【００４５】
その後、維持パルス発生部６２を用いて基準電位Ｖｆｌを電圧０（Ｖ）にするとともに、スイッチング素子ＱＬ１〜ＱＬＮをオンにして、走査電極ＳＣ１〜ＳＣＮに電圧０（Ｖ）を印加する。
【００４６】
続く維持期間では、維持電極ＳＵ１〜ＳＵＮに電圧０（Ｖ）を印加し、維持パルス発生部６２を用いて走査電極ＳＣ１〜ＳＣＮに電圧Ｖｓｕｓの維持パルスを印加する。すると、書込み放電を起こした放電セルでは維持放電が発生する。続いて走査電極ＳＣ１〜ＳＣＮに電圧０（Ｖ）を印加し、維持電極ＳＵ１〜ＳＵＮに電圧Ｖｓｕｓの維持パルスを印加する。すると、維持放電を起こした放電セルでは再び維持放電が発生する。
【００４７】
以下同様に、走査電極ＳＣ１〜ＳＣＮと維持電極ＳＵ１〜ＳＵＮとに交互に輝度重みに応じた数の維持パルスを印加し、それぞれの表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
【００４８】
続くサブフィールドおよびそれ以降のサブフィールドにおいて、維持パルス数を除いて上述した動作とほぼ同様の動作を行うため説明を省略する。
【００４９】
なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｓｅｔ＝３３０（Ｖ）、電圧Ｖｓｕｓ＝１９０（Ｖ）、電圧Ｖｓｃ＝１４０（Ｖ）、電圧Ｖａｄ＝−１８０（Ｖ）、電圧Ｖｅ１＝１６０（Ｖ）、電圧Ｖｅ２＝１７０（Ｖ）、電圧Ｖｄ＝６０（Ｖ）である。ただしこれらの電圧値は、単に一例を挙げたに過ぎず、パネル１０の特性やプラズマディスプレイ装置４０の仕様等に合わせて、適宜最適な値に設定することが望ましい。
【００５０】
以上、説明したように、本実施の形態においては、走査電極ＳＣ１〜ＳＣＮのそれぞれに対して、必ずしも１つの走査電極毎に走査パルスを印加するのではなく、１つの走査電極毎に走査パルスを印加するか、または２つの走査電極に同時に走査パルスを印加する。
【００５１】
次に、このように動作する走査パルス発生回路５０の詳細について説明する。走査パルス発生回路５０は、スイッチ部と、その制御回路ブロックとを備えている。スイッチ部は、図４に示したように、走査電極ＳＣ１〜ＳＣＮに対応してスイッチング素子ＱＨ１〜ＱＨＮおよびスイッチング素子ＱＬ１〜ＱＬＮを有する。すなわち、走査電極ＳＣ１に対してスイッチング素子ＱＨ１とスイッチング素子ＱＬ１とそれらの制御回路ブロック、走査電極ＳＣ２に対してスイッチング素子ＱＨ２とスイッチング素子ＱＬ２とそれらの制御回路ブロック、・・・、走査電極ＳＣＮに対してスイッチング素子ＱＨＮとスイッチング素子ＱＬＮとそれらの制御回路ブロックとを備えている。
【００５２】
スイッチ部の制御回路ブロックは、本実施の形態においては、複数のシフトレジスタ部と、セレクタ部と、ラッチ部と、出力制御部とを有する。
【００５３】
これらＮ組のスイッチング素子ＱＬｉ、ＱＨｉおよびそれらの制御回路ブロックは、ｎ組ずつまとめて集積回路化されている。以下、この集積回路を「走査ＩＣ」と呼ぶ。本実施の形態においては、ｎ＝６８組分のスイッチング素子とそれらの制御回路ブロックをまとめて１つの走査ＩＣとし、ｎ＝６８の出力を有する走査ＩＣを１６個使用して走査パルス発生回路５０を構成し、Ｎ＝１０８０本の走査電極ＳＣ１〜ＳＣ１０８０のそれぞれに走査パルスを供給している。このように多数の出力を持つ走査パルス発生回路５０をＩＣ化することにより回路をコンパクトにまとめることができ実装面積も小さくすることができる。
【００５４】
本実施の形態においては、走査パルス発生回路５０は複数の走査ＩＣで構成されているため、走査電極ＳＣ１〜ＳＣ６８に駆動電圧波形を印加する走査ＩＣの構成について詳細に説明する。走査電極ＳＣ６９〜ＳＣ１０８０に駆動電圧波形を印加する走査ＩＣの構成も同様である。
【００５５】
図６は、本発明の実施の形態１における走査ＩＣの詳細を示す回路ブロック図である。走査パルス発生回路５０を構成する走査ＩＣのそれぞれは、複数のシフトレジスタ部７２ａ、７２ｂと、セレクタ部７３と、ラッチ部７４と、出力制御部７６と、スイッチ部７８とを有する。
【００５６】
シフトレジスタ部７２ａ、７２ｂのそれぞれは、出力数ｎのレジスタを有しそれらレジスタのデータをシフトする。本実施の形態においては、１つの走査ＩＣが走査電極６８本分の走査パルスを発生することに対応して、６８ビットのレジスタを備えたシフトレジスタである。このシフトレジスタ部７２ａの出力を先頭から順にそれぞれ「Ｏａ１、Ｏａ２、・・・、Ｏａ６８」、シフトレジスタ部７２ｂの出力を先頭から順にそれぞれ「Ｏｂ１、Ｏｂ２、・・・、Ｏｂ６８」と記す。
【００５７】
シフトレジスタ部７２ａ、７２ｂのそれぞれのクロック入力端子には、詳細は後述するが、１書込み周期の間に１つまたは２つのクロックＣＫ１が入力される。入力するクロックＣＫ１の数は、単一書込み動作または同時書込み動作により制御される。またシフトレジスタ部７２ａはシリアルデータ入力端子ＤＩａを、シフトレジスタ部７２ｂはシリアルデータ入力端子ＤＩｂをそれぞれ有する。
【００５８】
セレクタ部７３は、複数のシフトレジスタ部７２ａ、７２ｂから１つを選択する。本実施の形態においては、制御信号ＳＥＬにもとづき、シフトレジスタ部７２ａの出力Ｏａ１〜Ｏａ６８のそれぞれとシフトレジスタ部７２ｂの出力Ｏｂ１〜Ｏｂ６８のそれぞれとのいずれかを選択して「Ｏ１、Ｏ２、・・・、Ｏ６８」として出力する。本実施の形態においては、制御信号ＳＥＬが「Ｌ」レベルであればシフトレジスタ部７２ａの出力Ｏａ１〜Ｏａ６８を選択し、制御信号ＳＥＬが「Ｈ」レベルであればシフトレジスタ部７２ｂの出力Ｏｂ１〜Ｏｂ６８を選択する。
【００５９】
ラッチ部７４は、セレクタ部７３が選択したシフトレジスタ部の出力を保持して走査パルスを発生するためのｎ個の制御パルスを発生する。本実施の形態においては、クロックＣＫ２を入力し、セレクタ部７３の出力「Ｏ１、Ｏ２、・・・、Ｏ６８」をラッチする６８ビットのラッチである。クロックＣＫ２は書込み周期と等しい周期のクロックである。以下、ラッチ部７４の６８ビットの出力をそれぞれ、制御パルス「Ｌ１、Ｌ２、・・・、Ｌ６８」と記す。
【００６０】
出力制御部７６は、２つの制御信号ＯＣ１、ＯＣ２とラッチ部７４の制御パルスＬｉとを入力し、対応するスイッチ部７８のスイッチング素子ＱＨｉ、ＱＬｉを制御する。
【００６１】
スイッチ部７８は、制御パルスのそれぞれにもとづき走査パルスを発生する。本実施の形態においては、電源Ｅ５０の高圧側の電圧を出力するスイッチング素子ＱＨ１〜ＱＨ６８と、電源Ｅ５０の低圧側の電圧を出力するスイッチング素子ＱＬ１〜ＱＬ６８とを有し、出力制御部７６の制御に従って、これらのスイッチング素子ＱＨ１〜ＱＨ６８、ＱＬ１〜ＱＬ６８をオン、オフ制御することによりハイインピーダンス、基準電位Ｖｆｌ、基準電位Ｖｆｌに重畳された電圧Ｖｓｃのいずれかをそれぞれ出力する。
【００６２】
図７は、本発明の実施の形態１における出力制御部７６の制御を示す図であり、２つの制御信号ＯＣ１、ＯＣ２および制御パルスＬ１〜Ｌ６８に応じてスイッチ部７８のそれぞれのスイッチング素子ＱＨ１〜ＱＨ６８、ＱＬ１〜ＱＬ６８を以下のように制御する。制御信号ＯＣ１、ＯＣ２がともに「Ｌ」レベルの場合には、スイッチング素子ＱＨ１〜ＱＨ６８、ＱＬ１〜ＱＬ６８をすべてオフにして、出力をハイインピーダンス状態とする。制御信号ＯＣ１が「Ｌ」レベル、制御信号ＯＣ２が「Ｈ」レベルの場合には、対応するラッチ部７４の制御パルスＬｉに従ってスイッチング素子ＱＨｉ、ＱＬｉを制御する。本実施の形態においては、ラッチ部７４のｉ番目の制御パルスＬｉが「Ｈ」レベルであればスイッチング素子ＱＨｉをオン、スイッチング素子ＱＬｉをオフに、ラッチ部７４のｉ番目の制御パルスＬｉが「Ｌ」レベルであればスイッチング素子ＱＨｉをオフ、スイッチング素子ＱＬｉをオンにする。制御信号ＯＣ１が「Ｈ」レベル、制御信号ＯＣ２が「Ｌ」レベルの場合には、対応するラッチ部７４の制御パルスにかかわらずスイッチング素子ＱＨ１〜ＱＨ６８をオフ、スイッチング素子ＱＬ１〜ＱＬ６８をオンにして基準電位Ｖｆｌを出力する。また、制御信号ＯＣ１、ＯＣ２がともに「Ｈ」レベルの場合には、対応するラッチ部７４の制御パルスにかかわらずスイッチング素子ＱＨ１〜ＱＨ６８をオン、スイッチング素子ＱＬ１〜ＱＬ６８をオフにして基準電位Ｖｆｌに重畳された電圧Ｖｓｃを出力する。
【００６３】
次に、走査パルス発生回路５０の動作について説明する。本実施の形態においては、走査パルス発生回路５０は複数の走査ＩＣで構成されているため、走査電極ＳＣ１〜ＳＣ６８に駆動電圧波形を印加する走査ＩＣの動作について詳細に説明する。走査電極ＳＣ６９〜ＳＣ１０８０に駆動電圧波形を印加する走査ＩＣの動作も同様である。
【００６４】
図８は、本発明の実施の形態１における走査ＩＣの動作を説明するためのタイミングチャートである。図８には、最初の書込み周期（時刻ｔ１〜ｔ３）において走査電極ＳＣ１に走査パルスを印加し、２番目の書込み周期（時刻ｔ３〜ｔ６）において走査電極ＳＣ２と走査電極ＳＣ３とに同時に走査パルスを印加し、３番目の書込み周期（時刻ｔ６〜ｔ９）において走査電極ＳＣ４と走査電極ＳＣ５とに同時に走査パルスを印加し、４番目の書込み周期（時刻ｔ９〜ｔ１０）において走査電極ＳＣ６に走査パルスを印加し、５番目の書込み周期（時刻ｔ１０〜ｔ１１）において走査電極ＳＣ７と走査電極ＳＣ８とに同時に走査パルスを印加し、６番目の書込み周期（時刻ｔ１１〜ｔ１２）において走査電極ＳＣ９に走査パルスを印加する例についてのタイミングチャートを示している。以下、このタイミングチャートに沿って順を追って説明する。
【００６５】
まず、シフトレジスタ部７２ａの入力端子ＤＩａを「Ｌ」レベル、シフトレジスタ部７２ｂの入力端子ＤＩｂを「Ｈ」レベルとして時刻ｔ０にクロックＣＫ１を入力し、続いて入力端子ＤＩａを「Ｈ」レベル、入力端子ＤＩｂを「Ｈ」レベルとして時刻ｔ０’にクロックＣＫ１を入力する。こうしてシフトレジスタ部７２ａの出力「Ｏａ１、Ｏａ２、Ｏａ３、Ｏａ４、Ｏａ５、・・・、Ｏａ６８」を「Ｌ、Ｈ、Ｈ、Ｈ、Ｈ、・・・、Ｈ」に、シフトレジスタ部７２ｂの出力「Ｏｂ１、Ｏｂ２、Ｏｂ３、Ｏｂ４、Ｏｂ５、・・・、Ｏｂ６８」を「Ｌ、Ｌ、Ｈ、Ｈ、Ｈ、・・・、Ｈ」にプリセットする。最初の書込み周期において単一書込みを行うために、セレクタ部７３に制御信号ＳＥＬとして「Ｌ」レベルを入力し、シフトレジスタ部７２ａの出力Ｏａ１〜Ｏａ６８を選択し出力する。そして時刻ｔ１においてクロックＣＫ２を入力する。するとラッチ部７４の制御パルスＬ１が「Ｌ」レベル、制御パルスＬ２〜Ｌ６８が「Ｈ」レベルとなり、最初の書込み周期において走査電極ＳＣ１に走査パルスが印加される。
【００６６】
次に、時刻ｔ２においてＣＫ１を入力する。するとシフトレジスタ部７２ａの出力が「Ｈ、Ｌ、Ｈ、Ｈ、Ｈ、・・・、Ｈ」となり、シフトレジスタ部７２ｂの出力が「Ｈ、Ｌ、Ｌ、Ｈ、Ｈ、・・・、Ｈ」となる。２番目の書込み周期において同時書込みを行うために、セレクタ部７３に制御信号ＳＥＬとして「Ｈ」レベルを入力し、シフトレジスタ部７２ｂの出力を選択する。そして時刻ｔ３においてクロックＣＫ２を入力する。するとラッチ部７４の制御パルスＬ２と出力Ｌ３とが「Ｌ」レベル、制御パルスＬ１、Ｌ４〜Ｌ６８が「Ｈ」レベルとなり、２番目の書込み周期において走査電極ＳＣ２および走査電極ＳＣ３に走査パルスが印加される。その後、時刻ｔ４においてＣＫ１を入力する。
【００６７】
次に、時刻ｔ５においてＣＫ１を入力する。するとシフトレジスタ部７２ａの出力が「Ｈ、Ｈ、Ｈ、Ｌ、Ｈ、Ｈ、・・・、Ｈ」となり、シフトレジスタ部７２ｂの出力が「Ｈ、Ｈ、Ｈ、Ｌ、Ｌ、Ｈ、・・・、Ｈ」となる。３番目の書込み周期において同時書込みを行うために、セレクタ部７３に制御信号ＳＥＬとして「Ｈ」レベルを入力し、シフトレジスタ部７２ｂの出力を選択する。そして時刻ｔ６においてクロックＣＫ２を入力する。するとラッチ部７４の制御パルスＬ４と出力Ｌ５とが「Ｌ」レベル、制御パルスＬ１〜Ｌ３、Ｌ６〜Ｌ６８が「Ｈ」レベルとなり、３番目の書込み周期において走査電極ＳＣ４および走査電極ＳＣ５に走査パルスが印加される。その後、時刻ｔ７においてＣＫ１を入力する。
【００６８】
次に、時刻ｔ８においてＣＫ１を入力する。するとシフトレジスタ部７２ａの出力が「Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｌ、Ｈ、Ｈ、・・・、Ｈ」となり、シフトレジスタ部７２ｂの出力が「Ｈ、Ｈ、Ｈ、Ｈ、Ｈ、Ｌ、Ｌ、Ｈ、・・・、Ｈ」となる。４番目の書込み周期においては同時書込みを行わないので、セレクタ部７３に制御信号ＳＥＬとして「Ｌ」レベルを入力し、シフトレジスタ部７２ａの出力を選択する。そして時刻ｔ９においてクロックＣＫ２を入力する。すると制御パルスＬ６が「Ｌ」レベル、制御パルスＬ１〜Ｌ５、Ｌ７〜Ｌ６８が「Ｈ」レベルとなり、６番目の書込み周期において走査電極ＳＣ６に走査パルスが印加される。
【００６９】
以下同様に単一書込みを行う場合には、書込み周期の間にクロックＣＫ１を１つ入力してシフトレジスタ部７２ａ、７２ｂを１ビット分シフトする。そしてセレクタ部７３の制御信号ＳＥＬを「Ｌ」レベルにしてシフトレジスタ部７２ａの出力を選択し、ラッチ部７４にクロックＣＫ２を入力してその出力をラッチする。
【００７０】
一方、同時書込みを継続する場合には、書込み周期の間にクロックＣＫ１を１つ入力してシフトレジスタ部７２ａ、７２ｂを１ビット分シフトする。そしてセレクタ部７３の制御信号ＳＥＬを「Ｈ」レベルにしてシフトレジスタ部７２ｂの出力を選択し、ラッチ部７４にクロックＣＫ２を入力してその出力をラッチする。そしてその後、クロックＣＫ１を１つ入力してシフトレジスタ部７２ａ、７２ｂを１ビット分シフトする。
【００７１】
このようにシフトレジスタ部７２ａ、７２ｂに入力するクロックＣＫ１の数、およびセレクタ部７３の制御信号ＳＥＬを制御することにより、任意のサブフィールドの任意の走査電極に対して、単一書込みまたは同時書込みを行うことができる。なおクロックＣＫ１を入力するタイミングは、回路が正常に動作する範囲であれば特に限定はない。
【００７２】
このように、本実施の形態においては、２つのシフトレジスタ部７２ａ、７２ｂを備え、書込み周期の期間にシフトレジスタ部７２ａ、７２ｂに入力するクロックＣＫ１の数とセレクタ部７３の制御信号ＳＥＬを制御することで、任意のサブフィールドの任意の走査電極に対して、単一書込みと同時書込みとのいずれかを行うことができる。
【００７３】
なお、本実施の形態においては、隣合う２本の走査電極で同時書込みを行うために、書込み期間の初めに、シフトレジスタ部７２ａの出力を「Ｌ、Ｈ、Ｈ、Ｈ、Ｈ、・・・、Ｈ」に、シフトレジスタ部７２ｂの出力を「Ｌ、Ｌ、Ｈ、Ｈ、Ｈ、・・・、Ｈ」にプリセットした。しかし本発明はこれに限定されるものではなく、シフトレジスタ部７２ｂの出力のプリセットのパターンにより、離れた位置の走査電極であっても同時書込みを行うことができ、また３本以上の走査電極で同時書込みを行うことができる。
【００７４】
また本実施の形態においては、２つのシフトレジスタ部７２ａ、７２ｂを備え、セレクタ部７３により２つのシフトレジスタ部７２ａ、７２ｂのいずれかの出力を選択する構成について説明したが、本発明はこれに限定されるものではない。３つ以上の複数のシフトレジスタ部を備え、セレクタ部によりそれら複数のシフトレジスタ部のいずれかの出力を選択する構成であってもよい。
【００７５】
また本実施の形態においては、走査ＩＣを複数用いて走査パルス発生回路５０を構成した場合について詳細に説明した。走査パルス発生回路を上記以外の構成とする場合であっても、走査パルス発生回路を、駆動電圧波形の数Ｎに等しい数のレジスタを有しそれらレジスタのデータをシフトするシフトレジスタ部を複数備えるとともに、複数のシフトレジスタ部から１つを選択するセレクタ部と、セレクタ部が選択したシフトレジスタ部の出力を保持して走査パルスを発生するためのＮ個の制御パルスを発生するＮビットのラッチ部と、Ｎ個の制御パルスのそれぞれにもとづき走査パルスを発生するスイッチ部とを備えた構成とすることで、本発明を適用することができる。
【００７６】
また本実施の形態において動作を説明したように、単一書込みおよび隣合う２本の走査電極での同時書込みのいずれかを行うだけであれば、回路構成を簡略化することができる。以下にその詳細について実施の形態２として説明する。
【００７７】
（実施の形態２）
実施の形態２における走査パルス発生回路５０は、スイッチ部と、その制御回路ブロックとを備えている。スイッチ部は、図４に示したように、走査電極ＳＣ１〜ＳＣＮに対応してスイッチング素子ＱＨ１〜ＱＨＮおよびスイッチング素子ＱＬ１〜ＱＬＮを有する。すなわち、走査電極ＳＣ１に対してスイッチング素子ＱＨ１とスイッチング素子ＱＬ１とそれらの制御回路ブロック、走査電極ＳＣ２に対してスイッチング素子ＱＨ２とスイッチング素子ＱＬ２とそれらの制御回路ブロック、・・・、走査電極ＳＣＮに対してスイッチング素子ＱＨＮとスイッチング素子ＱＬＮとそれらの制御回路ブロックとを備えている。
【００７８】
スイッチ部の制御回路ブロックは、シフトレジスタ部と、ゲート部と、ラッチ部と、出力制御部とを有する。
【００７９】
これらＮ組のスイッチング素子ＱＬｉ、ＱＨｉおよびそれらの制御回路ブロックは、ｎ組ずつまとめて集積回路化されている。この集積回路を走査ＩＣと呼ぶ。本実施の形態においては、ｎ＝６８組分のスイッチング素子とそれらの制御回路ブロックをまとめて１つの走査ＩＣとし、ｎ＝６８の出力を有する走査ＩＣを１６個使用して走査パルス発生回路５０を構成し、Ｎ＝１０８０本の走査電極ＳＣ１〜ＳＣ１０８０のそれぞれに走査パルスを供給している。このように多数の出力を持つ走査パルス発生回路５０をＩＣ化することにより回路をコンパクトにまとめることができ実装面積も小さくすることができる。
【００８０】
本実施の形態においては、走査パルス発生回路５０は複数の走査ＩＣで構成されているため、走査電極ＳＣ１〜ＳＣ６８に駆動電圧波形を印加する走査ＩＣの構成について詳細に説明する。走査電極ＳＣ６９〜ＳＣ１０８０に駆動電圧波形を印加する走査ＩＣの構成も同様である。
【００８１】
図９は、本発明の実施の形態２における走査ＩＣの詳細を示す回路ブロック図である。走査ＩＣは、シフトレジスタ部７２ａと、ゲート部８３と、ラッチ部７４と、出力制御部７６と、スイッチ部７８とを有する。
【００８２】
シフトレジスタ部７２ａは、実施の形態１におけるシフトレジスタ部７２ａと同一の構成であるため、同一の符号を付して説明を省略する。また、ラッチ部７４、出力制御部７６、スイッチ部７８もそれぞれ実施の形態１におけるラッチ部７４、出力制御部７６、スイッチ部７８と同一である。
【００８３】
ゲート部８３は、シフトレジスタ部７２ａのｉ（ｉ＝２、３、・・・、ｎ）番目のレジスタのデータと（ｉ−１）番目のレジスタのデータとを演算してその結果を出力する。本実施の形態においては、制御信号ＳＥＬにもとづき、制御信号ＳＥＬが「Ｌ」レベルであればシフトレジスタ部７２ａの出力Ｏａ１〜Ｏａ６８をそのまま「Ｏ１、Ｏ２、・・・、Ｏ６８」として出力する。また制御信号ＳＥＬが「Ｈ」レベルであればシフトレジスタ部７２ａのｉ−１番目の出力Ｏａｉ−１とシフトレジスタ部７２ａのｉ番目の出力Ｏａｉとの論理積を演算し、その結果をゲート部８３のｉ番目の出力Ｏｉとして出力する。ただしシフトレジスタ部７２ａの１番目の出力Ｏ１はそのままゲート部８３の１番目の出力Ｏ１として出力する。
【００８４】
このように図９に示した回路構成の走査ＩＣを用いても、図８に示したタイミングチャートと同じ動作を行うことができる。その理由は、以下のとおりである。
【００８５】
シフトレジスタ部７２ａのｉ番目の出力Ｏａｉが「Ｌ」レベル、それ以外の出力が「Ｈ」レベルである場合について考える。実施の形態２の走査ＩＣにおいて、制御信号ＳＥＬが「Ｌ」レベルであれば、ゲート部８３の出力はシフトレジスタ部７２ａの出力と等しく、ｉ番目の出力Ｏａｉが「Ｌ」レベル、それ以外の出力が「Ｈ」レベルである。一方、制御信号ＳＥＬが「Ｈ」レベルであれば、ゲート部８３の出力は、ｉ番目の出力Ｏｉおよびｉ＋１番目の出力Ｏｉ＋１が「Ｌ」レベルそれ以外の出力が「Ｈ」レベルとなる。これは、実施の形態１において、制御信号ＳＥＬが「Ｌ」レベルであればセレクタ部７３がシフトレジスタ部７２ａの出力を選択し、制御信号ＳＥＬが「Ｈ」レベルであればセレクタ部７３がシフトレジスタ部７２ｂの出力を選択した場合と同じ結果となる。
【００８６】
このように、単一書込みおよび隣合う２本の走査電極での同時書込みのいずれかを行うだけであれば、回路構成を簡略化することが可能である。
【００８７】
なお本実施の形態においては、走査ＩＣを複数用いて走査パルス発生回路５０を構成した場合について詳細に説明した。走査パルス発生回路を上記以外の構成とする場合であっても、走査パルス発生回路を、駆動電圧波形の数Ｎに等しい数のレジスタを有しそれらレジスタのデータをシフトするシフトレジスタ部と、シフトレジスタ部のｉ（ｉ＝２、３、・・・、Ｎ）番目のレジスタのデータと（ｉ−１）番目のレジスタのデータとを演算してその結果を出力するＮビットのゲート部と、ゲート部の出力を保持して走査パルスを発生するためのＮ個の制御パルスを発生するＮビットのラッチ部と、Ｎ個の制御パルスのそれぞれにもとづき走査パルスを発生するスイッチ部とを備えた構成とすることで、本発明を適用することができる。
【００８８】
また、本発明の実施の形態１、２においては、シフトレジスタ部にシリアルデータ入力端子を設け、シリアルデータを取り込んでシフトレジスタ部のプリセットを行うとして説明したが、本発明はこれに限定されるものではない。例えばシフトレジスタ部にプリセット信号入力端子を設け、書込み期間の初めにプリセット信号ＰＲを入力してシフトレジスタ部のプリセットを行ってもよい。
【００８９】
なお、本発明の実施の形態１、２において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
【産業上の利用可能性】
【００９０】
本発明は、比較的簡単な回路構成で任意のサブフィールド、任意の画像表示領域で同時書込みを行うことができる機能を有し、プラズマディスプレイ装置として有用である。
【図面の簡単な説明】
【００９１】
【図１】本発明の実施の形態１に用いるパネルの構造を示す分解斜視図
【図２】本発明の実施の形態１に用いるパネルの電極配列図
【図３】本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロック図
【図４】本発明の実施の形態１における走査電極駆動回路の詳細を示す回路図
【図５】本発明の実施の形態１におけるパネルの各電極に印加する駆動電圧波形図
【図６】本発明の実施の形態１における走査ＩＣの詳細を示す回路ブロック図
【図７】本発明の実施の形態１における出力制御部の制御を示す図
【図８】本発明の実施の形態１における走査ＩＣの動作を説明するためのタイミングチャート
【図９】本発明の実施の形態２における走査ＩＣの詳細を示す回路ブロック図
【符号の説明】
【００９２】
１０    パネル
２２    走査電極
２３    維持電極
２４    表示電極対
３２    データ電極
４０    プラズマディスプレイ装置
４１    画像信号処理回路
４２    データ電極駆動回路
４３    走査電極駆動回路
４４    維持電極駆動回路
４５    タイミング発生回路
５０    走査パルス発生回路
６０    電圧設定回路
６２    維持パルス発生部
６３，６４    波形発生部
６５    クランプ部
７２ａ，７２ｂ    シフトレジスタ部
７３    セレクタ部
７４    ラッチ部
７６    出力制御部
７８    スイッチ部
８３    ゲート部
ＱＨ１〜ＱＨＮ，ＱＬ１〜ＱＬＮ    スイッチング素子
【図１】
2010122556.tif 000003
【図２】
2010122556.tif 000004
【図３】
2010122556.tif 000005
【図４】
2010122556.tif 000006
【図５】
2010122556.tif 000007
【図６】
2010122556.tif 000008
【図７】
2010122556.tif 000009
【図８】
2010122556.tif 000010
【図９】
2010122556.tif 000011