(57)【要約】【課題】スイッチング素子のドライブ回路にパルストランスが用いられるインバータ回路において、パルストランスの小型化を図る。【解決手段】スイッチング素子には、ドライブ回路からパルストランスを介して駆動電圧が供給される。スイッチング素子がＪＦＥＴで構成されることにより、駆動電圧が小さくなり、パルストランスの小型化が図られる。【選択図】図３
2010035388.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子（11,21）と、該スイッチング素子（11,21）を駆動するドライブ回路（12,22）とを備え、上記ドライブ回路（12,22）では、パルストランス（25）を介してスイッチング素子（11,21）へ駆動電圧が印加されるインバータ回路であって、
上記スイッチング素子（11,21）は、ノーマリーオフ接合型電界効果トランジスタで構成されていることを特徴とするインバータ回路。
【請求項２】
請求項１において、
上記スイッチング素子（11,21）は、上アーム側スイッチング素子（11）と下アーム側スイッチング素子（21）とで構成され、
上記ドライブ回路（12,22）は、上記上アーム側スイッチング素子（11）を駆動する上アーム側ドライブ回路（12）と、上記下アーム側スイッチング素子（21）を駆動する下アーム側ドライブ回路（22）とで構成され、
上記パルストランス（25）は、上記上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）のうち上アーム側ドライブ回路（12）のみに用いられており、
上記上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）とへ電圧を供給する直流電源（8）を備え、
上記上アーム側ドライブ回路（12）では、該上アーム側ドライブ回路（12）の電圧降下を補償するように、上記パルストランス（25）の２次側コイルの巻数が１次側コイルの巻数よりも多くなっていることを特徴とするインバータ回路。
【請求項３】
請求項１において、
上記スイッチング素子（11,21）は、上アーム側スイッチング素子（11）と下アーム側スイッチング素子（21）とで構成され、
上記ドライブ回路（12,22）は、上記上アーム側スイッチング素子（11）を駆動する上アーム側ドライブ回路（12）と、上記下アーム側スイッチング素子（21）を駆動する下アーム側ドライブ回路（22）とで構成され、
上記パルストランス（25）は、上記上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）のうち上アーム側ドライブ回路（12）のみに用いられており、
上記上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）とへ電圧を供給する直流電源（8）と、
上記上アーム側ドライブ回路（12）の電圧降下を補償するように、上記直流電源（8）から下アーム側ドライブ回路（22）へ供給される電圧に対して所定の電圧降下を付与する電圧降下手段（50）とを更に備えていることを特徴とするインバータ回路。
【請求項４】
請求項３において、
上記直流電源（8）の電圧値は、上アーム側スイッチング素子（11）の最適駆動電圧に上アーム側ドライブ回路（12）の電圧降下量を加えた値以上に設定されていることを特徴とするインバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のドライブ回路にパルストランスが用いられるインバータ回路に関するものである。
【背景技術】
【０００２】
従来より、空気調和装置の圧縮機を駆動するモータ等の運転状態を制御するインバータ回路が知られている。この種のインバータ回路として、特許文献１には、スイッチング素子のドライブ回路にパルストランスを用いたものが開示されている。
【０００３】
このインバータ回路では、直列に接続される複数組のスイッチング素子が、直流電源に対して並列に接続され、各スイッチング素子に対応するドライブ回路が設けられている。上記スイッチング素子は、ＩＧＢＴ（インシュレーテッド・ゲート・バイポーラ・トランジスタ）で構成されている。また、インバータ回路には、上記ドライブ回路にパルストランスが用いられている。ドライブ回路では、パルストランスを介してスイッチング素子へ駆動電圧が印加される。このパルストランスにより、上下アームの絶縁がなされ、一つの直流電源で上下アームのスッチング素子をオン／オフさせることを可能としている。
【特許文献１】特開平５−３４４７４９号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に開示されているＩＧＢＴ構造のスイッチング素子は、その駆動電圧が比較的高い（例えば１５Ｖ）特性を有する。一方、このように駆動電圧が比較的高いドライブ回路にパルストランスを適用する場合、このパルストランスとして飽和磁束密度が比較的大きなものを採用する必要がある。その結果、飽和磁束密度を増大させるためにパルストランスが大型化してしまうという問題が生じる。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、その目的は、スイッチング素子のドライブ回路にパルストランスが用いられるインバータ回路において、パルストランスの小型化を図ることである。
【課題を解決するための手段】
【０００６】
第１の発明は、スイッチング素子（11,21）と、該スイッチング素子（11,21）を駆動するドライブ回路（12,22）とを備え、上記ドライブ回路（12,22）では、パルストランス（25）を介してスイッチング素子（11,21）へ駆動電圧が印加されるインバータ回路を対象とし、スイッチング素子（11,21）が、ノーマリーオフ接合型電界効果トランジスタで構成されていることを特徴とするものである。
【０００７】
第１の発明では、ドライブ回路（12,22）にパルストランスが用いられる。即ち、スイッチング素子へは、ドライブ回路（12,22）のパルストランス（25）を介して駆動電圧が印加される。このパルストランスにより、インバータ回路の絶縁が図られる。
【０００８】
ここで、本発明では、上記スイッチング素子（11,21）として、接合型電界効果トランジスタ（以下、ＪＦＥＴと略記する。JFET：Junction Field Effect Transistor）が用いられる。このＪＦＥＴは、上述したＩＧＢＴと比較すると、その最適な駆動電圧が例えば３．０Ｖと低い特性を有する。このため、本発明のドライブ回路（12,22）では、従来例のようにスイッチング素子がＩＧＢＴである場合と比較すると、パルストランス（25）の飽和磁束密度を低減させることができる。その結果、パルストランス（25）の小型化が可能となる。
【０００９】
第２の発明は、第１の発明において、上記スイッチング素子（11,21）は、上アーム側スイッチング素子（11）と下アーム側スイッチング素子（21）とで構成され、上記ドライブ回路（12,22）は、上記上アーム側スイッチング素子（11）を駆動する上アーム側ドライブ回路（12）と、上記下アーム側スイッチング素子（21）を駆動する下アーム側ドライブ回路（22）とで構成され、上記パルストランス（25）は、上記上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）のうち上アーム側ドライブ回路（12）のみに用いられており、上記上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）とへ電圧を供給する直流電源（8）を備え、上記上アーム側ドライブ回路（12）では、該上アーム側ドライブ回路（12）の電圧降下を補償するように、上記パルストランス（25）の２次側コイルの巻数が１次側コイルの巻数よりも大きくなっていることを特徴とするものである。
【００１０】
第２の発明では、上下のアームの各ドライブ回路（12,22）のうち、上アーム側スイッチング素子（11）を駆動する上アーム側ドライブ回路（12）にのみパルストランス（25）が用いられる。また、各ドライブ回路（12,22）へは、直流電源（8）からの電圧が供給される。ところで、上アーム側ドライブ回路（12）にパルストランス（25）を用いるようにすると、上アーム側ドライブ回路（12）では、直流電源（8）からの供給電圧に対して所定の電圧降下が生じてしまう。ここで、本発明では、スイッチング素子（11,21）としてゲート駆動電圧が比較的低いＪＦＥＴを用いている。このため、上記の電圧降下により駆動電圧が低下してしまうと、上アーム側スイッチング素子（11）のゲート駆動電圧に対する電圧降下の影響が大きくなり、上アーム側スイッチング素子（11）のオン抵抗も顕著となってしまう。
【００１１】
そこで、第２の発明では、上アーム側ドライブ回路（12）のパルストランス（25）において、２次側のコイルの巻数を１次側のコイルの巻数よりも多くしている。これにより、パルストランス（25）では、所定の昇圧効果を得ることができるので、上記の電圧降下の影響を小さくできる。その結果、本発明では、上アーム側ドライブ回路（12）の駆動電圧と、下アーム側ドライブ回路（22）の駆動電圧とをバランスさせることができる。
【００１２】
第３の発明は、第１の発明において、上記スイッチング素子（11,21）は、上アーム側スイッチング素子（11）と下アーム側スイッチング素子（21）とで構成され、上記ドライブ回路（12,22）は、上記上アーム側スイッチング素子（11）を駆動する上アーム側ドライブ回路（12）と、上記下アーム側スイッチング素子（21）を駆動する下アーム側ドライブ回路（22）とで構成され、上記パルストランス（25）は、上記上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）のうち上アーム側ドライブ回路（12）のみに用いられており、上記上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）とへ電圧を供給する直流電源（8）と、上記上アーム側ドライブ回路（12）の電圧降下を補償するように、上記直流電源（8）から下アーム側ドライブ回路（22）へ供給される電圧に対して所定の電圧降下を付与する電圧降下手段（50）とを更に備えていることを特徴とするものである。
【００１３】
第３の発明では、上下のアームの各ドライブ回路（12,22）のうち、上アーム側スイッチング素子（11）を駆動する上アーム側ドライブ回路（12）にのみパルストランス（25）が用いられる。また、各ドライブ回路（12,22）へは、直流電源（8）からの電圧が供給される。
【００１４】
ところで、上アーム側ドライブ回路（12）にパルストランス（25）を用いるようにすると、上アーム側ドライブ回路（12）では、直流電源（8）からの供給電圧に対して所定の電圧降下が生じてしまう。ここで、本発明では、スイッチング素子（11,21）としてゲート駆動電圧が比較的低いＪＦＥＴを用いている。このため、上記の電圧降下により駆動電圧が低下してしまうと、上アーム側スイッチング素子（11）のゲート駆動電圧に対する電圧降下の影響が大きくなり、上アーム側スイッチング素子（11）のオン抵抗も顕著となってしまう。一方、下アーム側ドライブ回路（22）では、パルストランス（25）を用いていないため、上アーム側ドライブ回路（12）のような電圧降下が生じない。従って、上アームと下アームとでは、駆動電圧がアンバランスしてしまうという問題が生じてしまう。
【００１５】
そこで、本発明では、上アーム側ドライブ回路（12）の電圧降下を下アーム側でも補償するように、下アーム側に電圧降下手段（50）が設けられる。この電圧降下手段（50）により、下アーム側では、直流電源（8）から下アーム側ドライブ回路（22）へ供給される電圧に対して所定の電圧降下が付与される。これにより、本発明では、上アーム側ドライブ回路（12）の駆動電圧と、下アーム側ドライブ回路（22）の駆動電圧とをバランスさせることができる。
【００１６】
第４の発明は、第３の発明において、上記直流電源（8）の電圧値は、上アーム側スイッチング素子（11）の最適駆動電圧に上アーム側ドライブ回路（12）の電圧降下量を加えた値以上に設定されていることを特徴とするものである。
【００１７】
第４の発明では、直流電源（8）の電圧値が、上アーム側ドライブ回路（12）の電圧降下量を考慮して設定される。つまり、本発明の直流電源（8）の電圧値は、上アーム側の最適な駆動電圧に、上アーム側ドライブ回路（12）の電圧降下量を加えた値に設定される。このため、直流電源（8）から上アーム側ドライブ回路（12）へ電圧が供給される際に電圧降下が生じても、上アーム側スイッチング素子（11）へ最適な駆動電圧を供給できる。また、このようにして直流電源（8）の電圧値を高めに設定したとしても、直流電源（8）から下アーム側ドライブ回路（22）へ供給される電圧は電圧降下手段（50）により降下するので、下アーム側スイッチング素子（21）の駆動電圧が過剰となることも回避できる。
【発明の効果】
【００１８】
本発明では、ドライブ回路（12,22）にパルストランス（25）が適用されるインバータ回路において、スイッチング素子（11,21）をＪＦＥＴで構成している。これにより、例えばＩＧＢＴと比較して、スイッチング素子（11,21）の駆動電圧を低減できるので、パルストランス（25）の飽和磁束密度の低減、ひいてはパルストランス（25）の小型化を図ることができる。
【００１９】
第２の発明では、上アーム側ドライブ回路（12）の電圧降下を補償するように、パルストランス（25）の２次側のコイルの巻数を１次側のコイルの巻数よりも多くしている。これにより、上下アームの駆動電圧のアンバランスを解消することができ、駆動電圧を最適な値に設定できる。また、第３の発明では、上アーム側ドライブ回路（12）の電圧降下を補償するように、下アーム側の駆動電圧に所定の電圧降下を付与する電圧降下手段（50）を設けるようにしている。これにより、上下アームの駆動電圧のアンバランスを解消することができ、駆動電圧を最適な値に設定できる。その結果、上記の第２や第３の発明では、各スイッチング素子（11,21）のオン抵抗の増大、並びにオン損失の増大を防止できる。また、両者のスイッチング素子（11,21）の駆動電圧が所定の上限電圧値を越えてしまうことを回避でき、これらのスイッチング素子（11,21）を確実に動作させることができる。
【００２０】
特に、第４の発明では、上アーム側ドライブ回路（12）の電圧降下を考慮して直流電源（8）の電圧値を設定しているので、両者のドライブ回路（12,22）の駆動電圧が最適な駆動電圧を下回ってしまうことを確実に回避できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【００２２】
《発明の実施形態１》
本発明の実施形態１に係るインバータ回路（10）は、例えば空気調和装置や冷凍装置等の冷媒回路に接続される圧縮機の電動機（多相モータ）等の負荷を駆動するために用いられる。
【００２３】
図１に示すインバータ回路（10）は、電源（1）から供給される直流電圧を三相交流電圧に変換して電動機（6）へ供給するものである。インバータ回路（10）は、６つのスイッチング素子（11,21）が三相ブリッジ結線されている。即ち、インバータ回路（10）には、３組のアームが設けられ、各アームには上アーム側スイッチング素子（11）と下アーム側スイッチング素子（21）とが直列に接続されている。
【００２４】
また、インバータ回路（10）には、上アーム側スイッチング素子（11）を駆動するための上アーム側ドライブ回路（12）と、下アーム側スイッチング素子（21）を駆動するための下アーム側ドライブ回路（22）とが設けられている。
【００２５】
実施形態１では、上記の各スイッチング素子（11,21）がＳｉＣのようなワイドバンドギャップ半導体を用いてＪＦＥＴ（unction Field Effect Transistor）構造を採用している。つまり、各スイッチング素子（11,21）は、ノーマリオフ形の接合型電界効果トランジスタで構成されている。このＪＦＥＴは、ＩＧＢＴと比較してオン抵抗が低い特性を有する。また、ＪＦＥＴは、例えばＩＧＢＴよりもゲート駆動電圧が低いスイッチング素子であり、このゲート駆動電圧は３．０Ｖ以下（即ち、３．０Ｖが電圧上限値）となっている。また、ＪＦＥＴは、寄生ダイオードがないため、上アーム側スイッチング素子（11）及び下アーム側スイッチング素子（21）のドレイン・ソース端子間には、それぞれ帰還用のダイオードをそれぞれのドレイン・ソース端子間に設けている。
【００２６】
更に、インバータ回路（10）には、制御回路（4）が設けられている。制御回路（4）は、設定された周波数に応じて、各スイッチング素子（11,21）をオン／オフさせるための信号を各ドライブ回路（12,22）へ出力する。
【００２７】
実施形態１では、上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）との双方にパルストランス（25）が用いられている。なお、実施形態１において、上下のアームのドライブ回路（12,22）のうちのいずれか一方にのみパルストランス（25）を用いるようにしても良い。
【００２８】
実施形態１に係るドライブ回路（12,22）の一例を図２に示す。ドライブ回路（12,22）では、１次側ドライブ回路（30）と２次側ドライブ回路（40）とがパルストランス（25）を介して接続されている。つまり、ドライブ回路（12,22）は、対応するスイッチング素子（11,21）に対してパルストランス（25）を介して駆動電圧を印加するように構成されている。
【００２９】
１次側ドライブ回路（30）には、ＡＮＤ回路（31,32）が設けられている。ＡＮＤ回路（31,32）には、位相の反転したクロック信号ＣＬ１、ＣＬ２が供給されている。２次側ドライブ回路（40）には、２つのダイオード（D1,D2）とコンデンサ（C1）と２つの抵抗（R1,R2）とトランジスタ（41）とが設けられている。上記２つのダイオード（D1,D2）は、順方向での電圧降下が比較的大きな、例えばＰＮ接合ダイオードで構成されている。
【００３０】
−スイッチング動作−
インバータ回路（10）のスイッチング素子（11,21）のスイッチング動作の一例について説明する。
【００３１】
例えば上アーム側スイッチング素子（11）をオンさせる際には、制御回路（4）から上アーム側ドライブ回路（22）へオン信号が入力される。これにより、１次側ドライブ回路（30）では、クロック信号ＣＬ１，ＣＬ２に応じて電源（図示省略）からパルストランス（25）の１次側へ電力が供給される。その結果、パルストランス（25）の２次側に誘電電力が生じ、交流パルスが生成される。この交流パルスは、ダイオード（D1）及びコンデンサ（C1）によって整流、平滑化され、直流電圧に変換される。この直流電圧は、ダイオード（D2）及び抵抗（R2）を通じて上アーム側スイッチング素子（11）へ駆動電圧として印加される。これにより、上アーム側スイッチング素子（11）がオンされる。
【００３２】
また、上アーム側スイッチング素子（11）をオフさせる際には、制御回路（4）から上アーム側ドライブ回路（22）へオフ信号が入力される。これにより、１次側ドライブ回路（30）では、パルストランス（25）の１次側への電力の供給が停止する。この状態では、コンデンサ（C1）にチャージされた電荷が抵抗（R1）によって放電され、トランジスタ（41）のベースがエミッタよりも低電位となり、ベース電流が流れてトランジスタ（41）がオンする。その結果、上アーム側スイッチング素子（11）のゲートに蓄えられていた電荷が、抵抗（R2）を通じてトランジスタ（41）へ流れ、上アーム側スイッチング素子（11）がオフされる。
【００３３】
−駆動電圧とパルストランスの関係について−
上述のように、本実施形態では、スイッチング素子（11,21）としてＪＦＥＴを用いている。ここで、ＪＦＥＴのゲート駆動電圧は、上記の如く３．０Ｖであり、例えばＩＧＢＴのゲート駆動電圧（１５．０Ｖ）と比較して極めて小さい。このため、ＪＦＥＴのドライブ回路（12,22）では、スイッチング素子（11,21）の駆動電圧を３．０Ｖと比較的小さな電圧値に設定することができる。その結果、本実施形態では、パルストランス（25）の小型化を図ることができる。
【００３４】
具体的には、例えば仮にＩＧＢＴのドライブ回路にパルストランスを適用した場合、パルストランスの１次電圧が１５．０Ｖであるのに対し、本実施形態のドライブ回路（11,21）では、パルストランス（25）の１次電圧を３．０Ｖとすることができる。その結果、本実施形態のパルストランス（25）のＥＴ積（パルストランスに印加する電圧Ｅと、この印加電圧の通電時間Ｔの積）は、ＩＧＢＴの１／５となる。一方、ＥＴ積は、以下の（１）式で表される。
【００３５】
ＥＴ[Ｖμs]＝ΔＢ×Ｎ×Ａｅ×１０６…（１）
ここで、ΔＢ：最大磁束密度Ｂｍ−残留磁束密度Ｂｒ[Tesla]で表され、例えばフェライトコアでは、ΔＢ＝０．２[Tesla]、Ｎ：トランスコイルの巻数、Ａｅ：コア（磁心）の断面積[ｍ２]を意味する。
【００３６】
従って、本実施形態では、上記のようにしてＥＴ積がＩＧＢＴの１／５になることで、トランスコイルの巻数をＩＧＢＴと同一として比較した場合に、コア断面積ＡｅもＩＧＢＴの１／５となり、パルストランスを大幅に小型化できる。
【００３７】
−実施形態１の効果−
上記実施形態１では、上下の各アームのドライブ回路（12,22）にパルストランス（25）が適用されるインバータ回路において、上下の各アームのスイッチング素子（11,21）をＪＦＥＴで構成している。これにより、例えばＩＧＢＴと比較して、スイッチング素子（11,21）の駆動電圧を低減できるので、パルストランス（25）の飽和磁束密度の低減、ひいてはパルストランス（25）の小型化を図ることができる。
【００３８】
《発明の実施形態２》
実施形態２に係るインバータ回路（10）には、上記実施形態１と同様の上下のスイッチング素子（11,21）を駆動するために、図３に示すような駆動装置（5）が用いられている。この駆動装置（5）では、直流電源（8）に対して上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）とが並列に接続されている。
【００３９】
駆動装置（5）の各アームでは、上アーム側スイッチング素子（11）のソース端子と下アーム側スイッチング素子（21）のドレイン端子とが互いに接続されている。上アーム側スイッチング素子（11）のドレイン端子は、端子（T1）を介して電源（1）の正極側と接続し、下アーム側スイッチング素子（21）のソース端子は、端子（T2）を介して電源（1）の負極側と接続している。また、上アーム側スイッチング素子（11）のソース端子、及び下アーム側スイッチング素子（21）のドレイン端子は、端子（T3）を介して対応する出力線（Ｕ相、Ｖ相、Ｗ相の何れか）と接続している。
【００４０】
上記上アーム側ドライブ回路（12）は、上記実施形態１と同様にして、１次側ドライブ回路（30）と２次側ドライブ回路（40）とがパルストランス（25）を介して互いに接続されている。一方、実施形態２の下アーム側ドライブ回路（22）では、パルストランスが用いられていない。即ち、駆動装置（5）では、上下アームのドライブ回路（12,22）のうち、上アーム側ドライブ回路（12）のみにパルストランス（25）が採用されている。
【００４１】
ここで、実施形態２においても、上記実施形態１と同様、スイッチング素子（11,21）がＪＦＥＴで構成されている。このため、上述のように、上アーム側ドライブ回路（12）の駆動電圧はＩＧＢＴと比較して小さくなるので、パルストランス（25）の小型化を図ることができる。
【００４２】
また、実施形態２の駆動装置（5）では、直流電源（8）の電圧が上アーム側ドライブ回路（12）と下アーム側ドライブ回路（22）とへ供給可能となっている。ここで、上アーム側ドライブ回路（12）の２次側ドライブ回路（40）には、上記実施形態１と同様にして、ダイオード（D1,D2）が設けられているため、直流電源（8）から上アーム側ドライブ回路（12）を介して上アーム側スイッチング素子（11）へ供給される駆動電圧に対して、上記ダイオード（D1,D2）の電圧降下が付与されてしまう。その結果、上アーム側スイッチング素子（11）の駆動電圧は、この電圧降下の分だけが低くなる。これに対し、下アーム側ドライブ回路（22）には、パルストランス（25）が用いられておらず、上アーム側ドライブ回路（12）のような電圧降下が生じないので、上アームと下アームとでは、駆動電圧にアンバランスが生じてしまう。
【００４３】
そこで、実施形態２の駆動装置（5）では、上アームと下アームの駆動電圧をバランスさせるように、下アーム側に所定の電圧降下手段（50）が設けられている。つまり、電圧降下手段（50）は、パルストランス（25）を有する上アーム側ドライブ回路（12）の電圧降下を補償するように、直流電源（8）から下アーム側ドライブ回路（22）へ供給される電圧に対して電圧降下を付与している。具体的には、ダイオード（D1,D2）の電圧降下量Ｖfが、例えば１．４Ｖである場合、電圧降下手段（50）は、下アーム側ドライブ回路（22）への供給電圧に対して、上記Ｖｆと同等の電圧降下（＝１．４Ｖ）を付与している。電圧降下手段（50）としては、所定の電圧降下を付与する要素部品として、ダイオードや抵抗等を採用することができる。
【００４４】
また、実施形態２では、上記電圧降下Ｖfを考慮して、直流電源（8）の電源電圧値が設定されている。つまり、スイッチング素子（11,21）の最適なゲート駆動電圧（即ち、最適駆動電圧）Ｖgが３．０Ｖである場合、直流電源（8）の電源電圧値Ｅ1は、Ｖg（＝３．０）に上記電圧降下Ｖf（＝１．４Ｖ）を加えた値（Ｖg＋Ｖf＝４．４Ｖ）に設定されている。なお、上アームや下アームに他の要素部品の電圧降下が生じる場合には、直流電源（8）の電源電圧値Ｅ１に、これらの電圧降下を更に加えるようにしても良い。即ち、このような場合には、直流電源（8）の電源電圧値は、最適駆動電圧Ｖgに電圧降下Ｖfを加えた値以上に設定される。
【００４５】
以上のように直流電源（8）の電源電圧値を設定することで、実施形態２の駆動装置（5）では、上アーム側スイッチング素子（11）と下アーム側スイッチング素子（21）とに、それぞれ３．０Ｖの駆動電圧を供給される。その結果、各スイッチング素子（11,21）では、供給される駆動電圧が最適駆動電圧よりも低くなってオン抵抗が増大したり、あるいは供給される駆動電圧が上限電圧値（３．０Ｖ）を越えて動作不良を招いたりすることを防止でき、インバータ回路（10）の効率や信頼性の向上を図ることができる。
【００４６】
−実施形態２の効果−
上記実施形態２では、上アーム側ドライブ回路（12）のみにパルストランス（25）が適用されるインバータ回路において、スイッチング素子（11,21）をＪＦＥＴで構成している。これにより、実施形態２においても、例えばＩＧＢＴと比較してスイッチング素子（11,21）の駆動電圧を低減できるので、パルストランス（25）の飽和磁束密度の低減、ひいてはパルストランス（25）の小型化を図ることができる。
【００４７】
また、実施形態２では、上アーム側ドライブ回路（12）の電圧降下を補償するように、下アーム側の駆動電圧に所定の電圧降下を付与する電圧降下手段（50）を設けるようにしている。これにより、上下アームの駆動電圧のアンバランスを解消することができる。また、上アーム側ドライブ回路（12）の電圧降下を考慮して直流電源（8）の電圧値を設定しているので、両者のドライブ回路（12,22）の駆動電圧を最適な駆動電圧とすることができる。その結果、各スイッチング素子（11,21）のオン抵抗の増大、並びにオン損失の増大を防止できる。また、両者のスイッチング素子（11,21）の駆動電圧が所定の上限電圧値を越えてしまうことを回避でき、これらのスイッチング素子（11,21）を確実に動作させることができる。
【００４８】
−実施形態２の変形例−
上記実施形態２の上アーム側ドライブ回路（12）のパルストランス（25）において、２次側コイルの巻数を１次側コイルの巻数よりも多くすることで、上アーム側ドライブ回路（12）の電圧降下を補償するようにしても良い。即ち、パルストランス（25）の２次側コイルの巻数を１次側コイルの巻数よりも多くすると、パルストランス（25）で所定の昇圧効果を得ることができる。これにより、上アーム側ドライブ回路（12）では、上述したダイオード（D1,D2）による電圧降下の分だけ、駆動電圧を高くすることができる。その結果、上記実施形態２のように下アーム側に電圧降下手段（50）を設けることなく、上下アームの駆動電圧をバランスさせることができる。
【産業上の利用可能性】
【００４９】
以上説明したように、本発明は、スイッチング素子のドライブ回路にパルストランスが用いられるインバータ回路に関して有用である。
【図面の簡単な説明】
【００５０】
【図１】実施形態１に係るインバータ回路の概略構成を示す回路図である。
【図２】実施形態に係るドライブ回路の概略構成を示す回路図である。
【図３】実施形態２に係るインバータ回路の駆動装置の要部を示す回路図である。
【符号の説明】
【００５１】
8      直流電源
10     インバータ回路
11     上アーム側スイッチング素子
12     上アーム側ドライブ回路
21     下アーム側スイッチング素子
22     下アーム側ドライブ回路
25     パルストランス
50     電圧降下手段
【図１】
2010035388.tif 000003
【図２】
2010035388.tif 000004
【図３】
2010035388.tif 000005