(57)【要約】【課題】高速掃き出し動作を行う固体撮像素子に対して、その消費電力の低下を図ることができるようにする。【解決手段】通常転送動作時には、低電位ＶＬと高電位ＶＭとの間を変化するパルスが、垂直転送パルスとして電極に印加される。即ち、パルスの電圧振幅Ｖ＝ＶＭ−ＶＬとなる。これに対して、高速掃き出し動作時には、中間電位ＶＸと高電位ＶＭとの間を変化するパルスが、垂直転送パルスとして電極に印加される。即ち、パルスの電圧振幅Ｖ＝ＶＭ−ＶＸ（＜ＶＭ−ＶＬ）となる。これにより、消費電流の削減を図ることができるようになる。本発明は、CCD固体撮像素子に適用することができる。【選択図】図２
2010147989.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配列された画素としての、光電変換を行う受光素子と、
垂直転送パルスにより駆動され、前記マトリクス状の列方向の前記受光素子の各信号電荷を垂直方向に転送する垂直転送レジスタと、
第１電位＜第２電位＜第３電位の関係が成立する３つの電位のうち、２つの電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加する垂直転送駆動部と
を備える固体撮像素子。
【請求項２】
前記垂直転送駆動部は、
露光により前記受光素子に蓄積された信号電荷を前記垂直転送レジスタが転送する第１の動作時においては、前記第１電位と前記第３電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加し、
前記第１の動作の前の第２の動作時には、前記第２電位と、前記第１電位または前記第２電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加する
請求項１に記載の固体撮像素子。
【請求項３】
前記垂直転送駆動部は、オン状態のときには電源の電位を出力し、オフ状態のときは出力を禁止するスイッチング素子を複数有しており、
電源の電位が前記第１電位であるスイッチング素子、電源の電位が前記第２電位であるスイッチング素子、および、電源の電位が前記第３電位であるスイッチング素子を少なくとも含むスイッチング素子群のスイッチング動作により、前記垂直転送パルスが形成される
請求項１に記載の固体撮像素子。
【請求項４】
前記垂直転送駆動部は、オン状態のときには電源の電位を出力し、オフ状態のときは出力を禁止するスイッチング素子を複数有しており、
前記第２電位と、前記第１電位と前記第３電位のうちの一方とを電源の電位として選択的に切り替えることができるスイッチング素子と、前記第１電位と前記第３電位のうち他方を電源の電位とするスイッチング素子とを少なくとも含むスイッチング素子群のスイッチング動作により、前記垂直転送パルスが形成される
請求項１に記載の固体撮像素子。
【請求項５】
前記垂直転送駆動部に対する入力信号に応じて、前記垂直転送駆動部の出力の電位が、前記第１電位と前記第３電位のうち一方から他方へ推移するまでの時間が制御され、
前記垂直転送駆動部の前記入力信号のタイミングの制御により、前記垂直転送駆動部の出力の電位が、前記第１電位、前記第２電位、および前記第３電位のうちの何れかの電位に推移されていくことで、前記垂直転送パルスが形成される
請求項１に記載の固体撮像素子。
【請求項６】
マトリクス状に配列された画素としての、光電変換を行う受光素子と、
垂直転送パルスに従って、前記マトリクス状の列方向の前記受光素子の各信号電荷を垂直方向に転送する垂直転送レジスタと
を備える固体撮像素子が、
第１電位＜第２電位＜第３電位の関係が成立する３つの電位のうち、２つの電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加することで、前記垂直転送レジスタを駆動する
固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子およびその駆動方法に関し、特に、高速掃き出し動作を行う固体撮像素子に対して、その消費電力の低下を図ることができるようになった固体撮像素子およびその駆動方法に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラやカムコーダなど、被写体を固体撮像素子で撮影して画像化する電子デバイスが増えてきている。このような固体撮像素子としては、CCD(Charge Coupled Device)固体撮像素子などが主流である。
【０００３】
このようなCCD固体撮像素子は、露光によって光電変換素子に蓄積された電荷をCCD構造の垂直転送レジスタに読み出す前に、垂直転送レジスタの残留電荷や、垂直転送レジスタに溢れ出したスミア電荷を高速に掃き出す動作を行っている（特許文献１乃至４参照）。以下、かかる動作を高速掃き出し動作と称する。
【特許文献１】特開200１-186418号公報
【特許文献２】特開2005-269060号公報
【特許文献３】特開平11-112883号公報
【特許文献４】特開2007-201706号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
現在、高速掃き出し動作を行う固体撮像素子に対して、その消費電力の低下が要求されている。しかしながら、特許文献１乃至４を含め従来の技術では、かかる要求に充分に応えられていない現状である。
【０００５】
本発明は、このような状況に鑑みてなされたものであり、高速掃き出し動作を行う固体撮像素子に対して、その消費電力の低下を実現できるようにするものである。
【課題を解決するための手段】
【０００６】
本発明の一側面の固体撮像素子は、マトリクス状に配列された画素としての、光電変換を行う受光素子と、垂直転送パルスにより駆動され、前記マトリクス状の列方向の前記受光素子の各信号電荷を垂直方向に転送する垂直転送レジスタと、第１電位＜第２電位＜第３電位の関係が成立する３つの電位のうち、２つの電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加する垂直転送駆動部とを備える。
【０００７】
前記垂直転送駆動部は、露光により前記受光素子に蓄積された信号電荷を前記垂直転送レジスタが転送する第１の動作時においては、前記第１電位と前記第３電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加し、前記第１の動作の前の第２の動作時には、前記第２電位と、前記第１電位または前記第２電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加する。
【０００８】
前記垂直転送駆動部は、オン状態のときには電源の電位を出力し、オフ状態のときは出力を禁止するスイッチング素子を複数有しており、電源の電位が前記第１電位であるスイッチング素子、電源の電位が前記第２電位であるスイッチング素子、および、電源の電位が前記第３電位であるスイッチング素子を少なくとも含むスイッチング素子群のスイッチング動作により、前記垂直転送パルスが形成される。
【０００９】
前記垂直転送駆動部は、オン状態のときには電源の電位を出力し、オフ状態のときは出力を禁止するスイッチング素子を複数有しており、前記第２電位と、前記第１電位と前記第３電位のうちの一方とを電源の電位として選択的に切り替えることができるスイッチング素子と、前記第１電位と前記第３電位のうち他方を電源の電位とするスイッチング素子とを少なくとも含むスイッチング素子群のスイッチング動作により、前記垂直転送パルスが形成される。
【００１０】
前記垂直転送駆動部に対する入力信号に応じて、前記垂直転送駆動部の出力の電位が、前記第１電位と前記第３電位のうち一方から他方へ推移するまでの時間が制御され、前記垂直転送駆動部の前記入力信号のタイミングの制御により、前記垂直転送駆動部の出力の電位が、前記第１電位、前記第２電位、および前記第３電位のうちの何れかの電位に推移されていくことで、前記垂直転送パルスが形成される。
【００１１】
本発明の一側面の固体撮像素子の駆動方法は、マトリクス状に配列された画素としての、光電変換を行う受光素子と、垂直転送パルスに従って、前記マトリクス状の列方向の前記受光素子の各信号電荷を垂直方向に転送する垂直転送レジスタとを備える固体撮像素子が、第１電位＜第２電位＜第３電位の関係が成立する３つの電位のうち、２つの電位から形成されるパルスを、前記垂直転送パルスとして前記垂直レジスタに印加することで、前記垂直転送レジスタを駆動する。
【００１２】
本発明の一側面の固体撮像素子およびその駆動方法においては、マトリクス状に配列された画素としての、光電変換を行う受光素子と、垂直転送パルスに従って、前記マトリクス状の列方向の前記受光素子の各信号電荷を垂直方向に転送する垂直転送レジスタとを備える固体撮像素子によって、第１電位＜第２電位＜第３電位の関係が成立する３つの電位のうち、２つの電位から形成されるパルスが、前記垂直転送パルスとして前記垂直レジスタに印加されることで、前記垂直転送レジスタが駆動される。
【発明の効果】
【００１３】
以上のごとく、本発明によれば、高速掃き出し動作を行う固体撮像素子に対して、その消費電力の低下を図ることができるようになる。
【発明を実施するための最良の形態】
【００１４】
＜１．本発明が適用された固体撮像素子の実施の形態＞
【００１５】
［本発明が適用された固体撮像素子の構成例］
【００１６】
図１は、本発明が適用された固体撮像素子としての、インターライン転送（ＩＴ）方式のCCD固体撮像素子の要部の構成例を示している。
【００１７】
即ち、図１には、CCD固体撮像素子１０のうち、撮像領域から水平転送レジスタ、さらに出力部に至るまでの要部が示されている。
【００１８】
CCD固体撮像素子１０において、画素となる複数の光電変換素子たる受光センサ１１は、マトリクス（行列）状に配列されている。各受光センサ１１の列に対して、複数のCCD構造の垂直転送レジスタ１３が形成されている。各垂直転送レジスタ１３の最終段に接続するようにCCD構造の水平転送レジスタ１４が形成されている。水平転送レジスタ１４の後段には、出力部１６、相関二重サンプリング（CDS）部１７、および出力端子ｔoutがその順番に電気的に接続されている。
【００１９】
垂直転送レジスタ１３は、１つの受光センサ１１に対して２つの垂直転送電極が対応するように形成されている。垂直転送レジスタ１３は、４相の垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４で信号電荷を垂直方向に転送駆動するように構成される。即ち、垂直転送駆動部１８は、４つの転送電極１２１、１２２、１２３、１２４に夫々垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４を印加する。このパルスの高さ（信号レベル）は、切替タイミング制御部１９によって制御される。図１の例では、受光センサ１１の位置に対応して転送電極１２１、１２３が形成される。垂直方向の最終に位置する受光センサ１１は、垂直転送パルスφＶ３が印加される転送電極１２３に対応している。
【００２０】
垂直転送レジスタ１３は、最終段の転送電極（φＶ４が印加される転送電極）１２４の後段に形成されたストレージゲート部及びホールドゲート部を介して水平転送レジスタ１４に接続される。各転送電極１２１乃至１２４、ストレージゲート部の転送電極２１及びホールドゲート部の転送電極２２は、夫々各垂直転送レジスタ１３に共通となるように、水平方向に延長して形成されている。転送電極２１，２３は、垂直転送パルスφＶｓｔｇ，φＶHLDで信号電荷を垂直方向に転送駆動するように構成される。即ち、垂直転送駆動部１８はまた、転送電極２１，２２に夫々垂直転送パルスφＶSTG，φＶHLDを印加する。パルスの電圧振幅（パルスの高さ）は、切替タイミング制御部１９によって制御される。
【００２１】
水平転送レジスタ１４は、各垂直転送レジスタ１３に対応して２つの水平転送電極１５１５１、１５２が対応するように形成されている。水平転送レジスタ１４は、２相の水平駆動パルスφＨ１，φＨ２で信号電荷を水平方向に転送駆動するように構成される。
【００２２】
［本発明が適用された固体撮像素子の動作の概略］
【００２３】
CCD固体撮像素子１０の受光センサ１１においては、受光された光が光電変換されて、その受光量に応じた信号電荷が蓄積される。この受光センサ１１の信号電荷は、例えば垂直ブランキング期間に受光センサ１１から垂直転送レジスタ１３へ読み出される。最下端に位置する受光センサ１１に対応した信号電荷は、垂直転送レジスタ１３と水平転送レジスタ１４間のストレージゲート部に転送される。
【００２４】
以後、水平ブランキング期間で、１水平ライン毎の信号電荷が順次垂直転送される。即ち、垂直転送駆動部１８は、転送電極１２１、１２２、１２３、１２４、２１、２２等に夫々垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４，φＶSTG，φＶHLDを印加する。これにより、いわゆる垂直ラインシフトが行われる。その結果、信号電荷が、水平転送レジスタ１４に順次転送されていく。そして、水平転送レジスタ１４に転送された信号電荷は、水平有効走査期間に水平方向に転送され、出力部１６及びＣＤＳ回路１７を通じて出力端子ｔoutから出力される。
【００２５】
CCD固体撮像素子１０は、通常転送動作の直前に、垂直転送レジスタ１３の残留電荷（暗電流）や、垂直転送レジスタ１３に溢れ出したスミア電荷を掃き出す動作、即ち高速掃き出し動作を行っている。
【００２６】
即ち、垂直転送駆動部１８は、転送電極１２１、１２２、１２３、１２４、２１、２２等に夫々垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４，φＶSTG，φＶHLD等を印加する。これにより、いわゆる垂直ラインシフトが行われる。その結果、残留電荷やスミア電荷が、水平転送レジスタ１４に順次転送されていく。そして、水平転送レジスタ１４に転送された残留電荷やスミア電荷は、水平方向に転送され、出力部１６及びＣＤＳ回路１７を通じて出力端子ｔoutから出力される（掃き出される）。
【００２７】
図２は、高速掃き出し動作と通常転送動作時における、垂直転送駆動部１８の転送パルスのタイミングチャートの例を示している。
【００２８】
図２のＡは、転送電極１２１、１２２、１２３、１２４、２１、２２等に夫々印加される垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４，φＶSTG，φＶHLD等の全体のタイミングチャートを示している。
【００２９】
図２のＢは、後述する切替タイミングである時刻t1付近の、所定の１つの電極に印加される垂直転送パルスのタイミングチャートの拡大図を示している。
【００３０】
図２のＢに示されるように、通常転送動作時には、低電位ＶＬと高電位ＶＭとの間を変化するパルスが、垂直転送パルスとして電極に印加される。即ち、パルスの電圧振幅Ｖ＝ＶＭ−ＶＬとなる。
【００３１】
これに対して、高速掃き出し動作時には、中間電位ＶＸと高電位ＶＭとの間を変化するパルスが、垂直転送パルスとして電極に印加される。即ち、パルスの電圧振幅Ｖ＝ＶＭ−ＶＸ（＜ＶＭ−ＶＬ）となる。これにより、消費電流の削減を図ることができるようになる。
【００３２】
具体的には、容量をＣと記述し、上述の如く電圧振幅をＶと記述し、周波数をｆと記述すると、消費電力Ｗは、ＣＶ2ｆに比例する。よって、従来の消費電力Ｗ（＝通常転送時の消費電力Ｗ）＝１とした場合には、図２の例の高速掃き出し時の消費電力Ｗ＝（ＶＭ−ＶＸ）2／（ＶＭ−ＶＬ）2と従来よりも低くなり、低消費電力を実現できる。
【００３３】
具体的には例えば、ＶＭ＝０Ｖ、ＶＬ＝−８Ｖ、ｆ＝５０ｋＨｚ、Ｃ（トータルのＣ）＝２０ｎＦ、ＶＸ＝−６Ｖとする。高速掃き出し動作の期間が全体の１０％であるとする。この場合、従来においては、通常転送動作時も高速掃き出し動作時も、電圧振幅Ｖ＝ＶＭ−ＶＬの垂直転送パルスが使用されていたため、消費電力Ｗ＝６４ｍＷになる。これに対して、図２の例では、高速掃き出し動作時には、電圧振幅Ｖ＝ＶＭ−ＶＸ（＜ＶＭ−ＶＬ）の垂直転送パルスが使用される。これにより、図２の例では、消費電力Ｗ＝６０．１ｍＷとなり、消費電流の削減を図れていることがわかる。
【００３４】
なお、中間電位ＶＸは、ＶＬ＜ＶＭ＜ＶＸの関係が成立する電位であって、残留電荷（案電流）やスミア電荷を許容できる電位であれば、特に限定されない。
【００３５】
また、高速掃き出し動作時のパルスの電圧振幅も、消費電力の削減を行えれば足り、図２の例に限定されない。例えば、図示はしないが、低電位ＶＬと中間電位ＶＸとの間を変化するパルスを、垂直転送パルスとして電極に印加するようにしてもよい。即ち、パルス電圧振幅Ｖ＝ＶＸ−ＶＬ（＜ＶＭ−ＶＬ）となる。この場合も、消費電力Ｗ＝（ＶＸ−ＶＬ）2／（ＶＭ−ＶＬ）2と従来よりも低くなり、即ち、上述の具体例では消費電力Ｗ＝６０．１ｍＷとなり、低消費電力を実現できる。
【００３６】
また、高速掃き捨て動作と通常転送との切替タイミング（図２の例では時刻t1）は、図１の切替タイミング制御部１９によって制御される。即ち、垂直転送駆動部１８は、切替タイミング制御部１９の制御に基づいて、図２に示されるように、各々の垂直転送パルスを、各垂直転送レジスタ１３の対応する電極にそれぞれ印加する。
【００３７】
以下、このような垂直転送駆動部１８の幾つかの構成例について説明する。
【００３８】
［垂直転送駆動部１８の第１の例］
【００３９】
図３は、垂直転送駆動部１８の第１の例の構成を示す図である。
【００４０】
ただし、図３においては、垂直転送駆動部１８のうち、垂直転送パルスφＶ１を出力する部分（以下、パルス出力部分と称する）のみが図示されている。即ち、実際には、垂直転送パルスφＶ２，φＶ３，φＶ４，φＶSTG，φＶHLD等の各々に対応するパルス出力部分として、図３の構成の回路がそれぞれ設けられることになる。
【００４１】
図３の例では、垂直転送駆動部１８のパルス出力部分は、スイッチング素子５１Ｍ乃至５１Ｘを含むように構成される。スイッチング素子５１Ｍは、オン状態のときには、電源の高電位ＶＭを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子５１Ｌは、オン状態のときには、電源の低電位ＶＬを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子５１Ｈは、オン状態のときには、電源の電位ＶＨを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子５１Ｘは、オン状態のときには、電源の中間電位ＶＸを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。
【００４２】
スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えは、切替タイミング制御部１９の制御によってなされる。
【００４３】
なお、図示はしないが、スイッチング素子５１Ｍ乃至５１Ｘの接続の形態は、後述する動作を行える形態であれば特に限定されない。
【００４４】
次に、図４乃至図６を参照して、図３の例の垂直転送駆動部１８のパルス出力部分の動作について説明する。
【００４５】
図４は、通常転送動作時における、図３の例の垂直転送駆動部１８のパルス出力部分の出力、即ち垂直転送パルスφＶ１のタイミングチャートの一例を示している。
【００４６】
時刻ta4においては、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｍのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１の電位は、高電位ＶＭとなっている。
【００４７】
その後、時刻tb4になると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｌのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc4になると、低電位ＶＬになる。
【００４８】
その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｍのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭになる。
【００４９】
以降、このような一連の動作が繰り返される。その結果、図２のＢの通常転送動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＬとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。
【００５０】
なお、図４は、図２のＢの一部の拡大図であるため、時刻tb4と時刻tc4との間の時間が長く描画されている。換言すると、図２のＢでは、時刻tb4と時刻tc4との間の時間は無視できるほどの短時間であるとして、垂直転送パルスφＶ１の電位は瞬時に切り替わるように描画されている。このことは、他の図においても同様とする。
【００５１】
図５は、高速掃き出し動作時における、図３の例の垂直転送駆動部１８のパルス出力部分の出力、即ち垂直転送パルスφＶ１のタイミングチャートの一例を示している。
【００５２】
時刻ta5においては、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｍのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１は電位は、高電位ＶＭとなっている。
【００５３】
その後、時刻tb5になると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｘのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc5になると、中間電位ＶＸになる。
【００５４】
その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｍのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭになる。
【００５５】
以降、このような一連の動作が繰り返される。その結果、図２のＢの高速掃き出し動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＸとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。
【００５６】
図６は、高速掃き出し動作時における、図３の例の垂直転送駆動部１８のパルス出力部分の出力、即ち垂直転送パルスφＶ１のタイミングチャートの一例であって、図５とは異なる例を示している。
【００５７】
時刻ta6においては、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｘのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１は電位は、中間電位ＶＸとなっている。
【００５８】
その後、時刻tb6になると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｌのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc6になると、低電位ＶＬになる。
【００５９】
その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子５１Ｍ乃至５１Ｘのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子５１Ｍ乃至５１Ｘのうち、スイッチング素子５１Ｘのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、中間電位ＶＸになる。
【００６０】
以降、このような一連の動作が繰り返される。その結果、図示はしないが、電圧振幅Ｖ＝ＶＸ−ＶＬとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。
【００６１】
［垂直転送駆動部１８の第２の例］
【００６２】
図７，図８は、垂直転送駆動部１８の第２の例の構成を示す図である。
【００６３】
ただし、図７，図８においては、垂直転送駆動部１８のうち、垂直転送パルスφＶ１のパルス出力部分のみが図示されている。即ち、実際には、垂直転送パルスφＶ２，φＶ３，φＶ４，φＶSTG，φＶHLD等の各々に対応するパルス出力部分として、図７または図８の構成の回路がそれぞれ設けられることになる。
【００６４】
図７の例では、垂直転送駆動部１８のパルス出力部分は、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓを含むように構成される。スイッチング素子７１Ｍは、オン状態のときには、電源の高電位ＶＭを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子７１Ｈは、オン状態のときには、電源の電位ＶＨを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子７１Ｓは、切替タイミング制御部１９の制御によって、電源の電位が低電位ＶＬまたは中間電位ＶＸに切り替えられる。よって、スイッチング素子７１Ｓは、オン状態のときには、低電位ＶＬと中間電位ＶＸのうち、電源の電位として切り替えられている方を出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。
【００６５】
一方、図８の例では、垂直転送駆動部１８のパルス出力部分は、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓを含むように構成される。スイッチング素子８１Ｌは、オン状態のときには、電源の低電位ＶＬを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子８１Ｈは、オン状態のときには、電源の電位ＶＨを出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。スイッチング素子８１Ｓは、切替タイミング制御部１９の制御によって、電源の電位が高電位ＶＭまたは中間電位ＶＸに切り替えられる。よって、スイッチング素子８１Ｓは、オン状態のときには、高電位ＶＭと中間電位ＶＸのうち、電源の電位として切り替えられている方を出力し、オフ状態のときには、電位０を出力する（出力を禁止する）。
【００６６】
スイッチング素子７１Ｍ．７１Ｈ，７１Ｓ，８１Ｌ，８１Ｈ，８１Ｓのオン／オフ状態の切り替えは、切替タイミング制御部１９の制御によってなされる。
【００６７】
なお、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓの接続の形態や、スイッチング素子８１Ｌ，７１Ｈ，７１Ｓの接続の形態は、後述する動作を行える形態であれば特に限定されない。
【００６８】
次に、図７または図８の例の垂直転送駆動部１８のパルス出力部分の動作について説明する。なお、出力波形自体は、図７の例では、図４と図５に示される波形となり、図８の例では、図４と図６に示される波形となる。よって、以下においても、図４乃至図６を参照して説明する。
【００６９】
はじめに、図７の例の垂直転送駆動部１８のパルス出力部分の動作について説明する。
【００７０】
通常転送動作の場合には、図４の例の動作が行われることになる。
【００７１】
図４には図示はしないが、高速掃き出し動作から通常転送動作に切り替えるタイミング（図２の例では時刻ｔ１）において、切替タイミング制御部１９は、スイッチング素子７１Ｓの電源の電位を、中間電位ＶＭから低電位ＶＬに切り替える。
【００７２】
その後は、図４に示されるように、通常転送動作時の時刻ta4においては、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｍのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１の電位は、高電位ＶＭとなっている。
【００７３】
その後、時刻tb4になると、切替タイミング制御部１９は、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｓのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc4になると、低電位ＶＬになる。
【００７４】
その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｍのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭになる。
【００７５】
以降、このような一連の動作が繰り返される。その結果、図２のＢの通常転送動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＬとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。
【００７６】
一方、高速掃き出し動作の場合には、図５の例の動作が行われることになる。
【００７７】
図５には図示はしないが、通常転送動作から高速掃き出し動作に切り替えるタイミングにおいて、切替タイミング制御部１９は、スイッチング素子７１Ｓの電源の電位を、低電位ＶＬから中間電位ＶＸに切り替える。
【００７８】
その後は、図５に示されるように、時刻ta5においては、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｍのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１の電位は、高電位ＶＭとなっている。
【００７９】
その後、時刻tb5になると、切替タイミング制御部１９は、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｓのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc5になると、中間電位ＶＸになる。
【００８０】
その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子７１Ｍ，７１Ｈ，７１Ｓのうち、スイッチング素子７１Ｍのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭになる。
【００８１】
以降、このような一連の動作が繰り返される。その結果、図２のＢの高速掃き出し動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＸとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。
【００８２】
次に、図８の例の垂直転送駆動部１８のパルス出力部分の動作について説明する。
【００８３】
通常転送動作の場合には、図４の例の動作が行われることになる。
【００８４】
図４には図示はしないが、高速掃き出し動作から通常転送動作に切り替えるタイミング（図２の例では時刻ｔ１）において、切替タイミング制御部１９は、スイッチング素子８１Ｓの電源の電位を、中間電位ＶＭから高電位ＶＭに切り替える。
【００８５】
その後は、図４に示されるように、通常転送動作時の時刻ta4においては、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｓのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１の電位は、高電位ＶＭとなっている。
【００８６】
その後、時刻tb4になると、切替タイミング制御部１９は、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｌのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc4になると、低電位ＶＬになる。
【００８７】
その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｓのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭになる。
【００８８】
以降、このような一連の動作が繰り返される。その結果、図２のＢの通常転送動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＬとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。
【００８９】
一方、高速掃き出し動作の場合には、図６の例の動作が行われることになる。
【００９０】
図６には図示はしないが、通常転送動作から高速掃き出し動作に切り替えるタイミングにおいて、切替タイミング制御部１９は、スイッチング素子８１Ｓの電源の電位を、高電位ＶＭから中間電位ＶＸに切り替える。
【００９１】
その後は、図６に示されるように、時刻ta6においては、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｓのみがオン状態とされ、それ以外はオフ状態とされている。このため、垂直転送パルスφＶ１の電位は、中間電位ＶＸとなっている。
【００９２】
その後、時刻tb6になると、切替タイミング制御部１９は、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｌのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は下降していき、時刻tc6になると、低電位ＶＬになる。
【００９３】
その後、図示はしないが、所定の切り替えタイミングになると、切替タイミング制御部１９は、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのオン／オフ状態の切り替えを制御する。これにより、スイッチング素子８１Ｌ，８１Ｈ，８１Ｓのうち、スイッチング素子８１Ｓのみがオン状態となり、それ以外はオフ状態となる。これにより、垂直転送パルスφＶ１の電位は上昇していき、中間電位ＶＸになる。
【００９４】
以降、このような一連の動作が繰り返される。その結果、図示はしないが、電圧振幅Ｖ＝ＶＸ−ＶＬとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。
【００９５】
［垂直転送駆動部１８の第３の例］
【００９６】
垂直転送駆動部１８の第３の例では、垂直ラインシフトを水平有効走査期間中に行うための技術として、特許文献３に開示されている次のような技術が採用されていることが前提となる。
【００９７】
即ち、各垂直転送レジスタ１３に印加される垂直転送パルスφＶ１乃至φＶ４等の立ち上がり及び立ち下がりにおいて、いわゆるトランジェントによるクロストークノイズの影響を無くす必要がある。このため、垂直ラインシフトの垂直転送パルスφＶ１乃至φＶ４等の立ち上がり及び立ち下がりの傾きΔＶ／ΔＴ（ΔＶはパルス電圧、ΔＴは時間である）を小さくする技術が特許文献３に開示されている。このようなトランジェントスピードを遅くする技術を、以下、低ＳＲ駆動技術と称する。ここで、トランジェントスピードΔＶ／ΔＴは、垂直転送パルスφＶ１乃至φＶ４等が印加されときに発生するクロストークノイズが、図１のCDS部１７で除去できる程度に低速とする。
【００９８】
図９は、低ＳＲ駆動技術が適用された場合の、通常転送動作時における垂直転送パルスφＶ１のタイミングチャートの一例を示している。
【００９９】
垂直転送駆動部１８は、垂直転送パルスφＶ１として、図９に示されるような波形を出力する構成を有しているとする。また、この場合、垂直転送パルスφＶ１乃至φＶ４等の立ち上がり及び立ち下がり部分では、例えば、切替タイミング制御部１９から電位VDDの入力信号が入力され続けるとする。
【０１００】
図１０は、高速掃き捨て動作時における、垂直転送駆動部１８の入力信号の一例のタイミングチャートを示している。
【０１０１】
図１１は、低ＳＲ駆動技術が適用された場合の、高速掃き出し動作時における垂直転送パルスφＶ１のタイミングチャートの一例を示している。
【０１０２】
時刻ta10の前後においては、図１０に示されるように、電位VDDの入力信号が垂直転送駆動部１８に入力され続けている。よって、垂直転送パルスφＶ１の電位は、図１１に示されるように、高電位ＶＭから下降し続けている。ただし、その電位は、中間電位ＶＸ以上となっているとする。
【０１０３】
その後、時刻tb10になると、図１０に示されるように、垂直転送駆動部１８の入力信号の電位が、電位VDDから電位VSSに一旦落とされて、再度電位VDDに引き上げられる。すると、図１１に示されるように、垂直転送パルスφＶ１の電位は、図１１に示されるように、中間電位ＶXにおいて、下降から上昇に転換することになる。その後の時刻tc10にも示されるように、垂直転送パルスφＶ１の電位は上昇していき、高電位ＶＭに再度戻る。
【０１０４】
以降、このような一連の動作が繰り返される。その結果、図２のＢの高速掃き出し動作時におけるパルス、即ち、電圧振幅Ｖ＝ＶＭ−ＶＸとなるパルスが、垂直転送パルスφＶ１として、垂直転送レジスタ１３の転送電極１２１に印加される。
【０１０５】
また、図示はしないが入力信号を電位VDDから電位VSSに切り替えるタイミングを制御することで、図１２に示されるように、電圧振幅Ｖ＝ＶＸ−ＶＬとなるパルスを作り出すことも容易にできる。
【０１０６】
図１２は、高速掃き捨て動作時の垂直転送駆動部１８のうち、垂直転送パルスφＶ１のパルス出力部分に対する出力信号、即ち、垂直転送パルスφＶ１の別の例のタイミングチャートを示している。
【０１０７】
以上、本発明が適用される固体撮像素子についいて説明した。ここで、上述の特許文献１乃至４に記載の発明と比較しつつ、本発明の効果について説明する。
【０１０８】
上述した特許文献１乃至３に記載の発明で、高速掃き捨て動作時に、各電極に交互に垂直転送パルスを供給するといった手法（以下、従来の手法と称する）を採用している。しかしながら、特許文献１乃至３に記載の発明では、高速掃き捨て動作も通常転送動作も特に区別せずに、同一の電圧振幅Ｖ＝ＶＭ−ＶＬの垂直転送パルスが採用されている。即ち、特許文献１乃至３には、中間電位ＶＸについては開示は勿論示唆もされていない。よって、高速掃き捨て時の消費電力が大きかった。
【０１０９】
これに対して、本発明が適用される固体撮像素子は、中間電位ＶＸ（ＶＭ＞ＶＸ＞ＶＬ）を積極的に作り出すことができる。これにより、高速掃き捨て動作に各電極に交互に供給する垂直転送パルスとして、従来より低い電圧振幅Ｖ＝ＶＸ−ＶＬまたはＶＭ−ＶＸを採用することができる。その結果、消費電力の削減を図ることができるようになる。
【０１１０】
また、特許文献４に記載の発明では、高速掃き捨て動作時の手法としては、従来の手法を採用しておらず、電極V3、V4、V7、V8に高電位ＶＭと低電位ＶＬの垂直転送パルスを高速で交互に供給することでスミアや残留電荷を消滅させるという手法を採用している。特許文献４に記載の手法を採用することで、結果として、中間電位が発生する。即ち、特許文献４に記載の手法は、積極的に所定の中間電位（例えば中間電位ＶＸ）を作り出す手法ではない。このため、特許文献４に記載の手法を用いて積極的に所定の中間電位（例えば中間電位ＶＸ）を作り出すためには、従来の手法を採用した場合と比べて、回路構成や制御が複雑のものとなってしまう。その結果、固体撮像素子をつくるためには、高コストになったり、回路規模が大きくなってしてしまう。また、このような複雑な回路構成や制御が必要となることは、消費電力の低減という点でもデメリットになる。
【０１１１】
これに対して、本発明が適用される固体撮像素子は、高速掃き捨て動作時に、各電極に交互に垂直転送パルスを供給するといった従来の手法をそのまま利用できる。よって、固体撮像素子の低コスト化や回路規模の縮小化を容易に実現できる。
【図面の簡単な説明】
【０１１２】
【図１】本発明が適用された固体撮像素子としての、インターライン転送（ＩＴ）方式のCCD固体撮像素子の要部の構成例を示す図である。
【図２】高速掃き出し動作と通常転送動作時における、垂直転送駆動部の転送パルスのタイミングチャートの例である。
【図３】垂直転送駆動部の第１の例の構成を示す図である。
【図４】通常転送動作時における垂直転送パルスのタイミングチャートの例である。
【図５】高速掃き出し動作時における垂直転送パルスのタイミングチャートの例である。
【図６】高速掃き出し動作時における垂直転送パルスのタイミングチャートの別の例である。
【図７】垂直転送駆動部１８の第２の例の構成を示す図である。
【図８】垂直転送駆動部１８の第２の例の構成を示す図である。
【図９】低ＳＲ駆動技術が適用された場合の、通常転送動作時における垂直転送パルスのタイミングチャートの例である。
【図１０】高速掃き捨て動作時における、垂直転送駆動部１８の入力信号のタイミングチャートの一例である。
【図１１】低ＳＲ駆動技術が適用された場合の、高速掃き出し動作時における垂直転送パルスのタイミングチャートの一例である。
【図１２】低ＳＲ駆動技術が適用された場合の、高速掃き出し動作時における垂直転送パルスのタイミングチャートの別の例である。
【符号の説明】
【０１１３】
１０  CCD固体撮像素子，  １１  受光センサ，  １２，１２１乃至１２４  電極，  １３  垂直転送レジスタ，  １４  水平転送レジスタ，  １５，１５１，１５２  電極，  １６  出力部，  １７  相関二重サンプリング（CDS）部，  １８  垂直転送駆動部，  １９  切替タイミング制御部，  ５１Ｌ，５１Ｍ，５１Ｈ，５１Ｘ，７１Ｍ，７１Ｈ，７１Ｓ，８１Ｌ，７１Ｈ，７１Ｓ  スイッチング素子
【図１】
2010147989.tif 000003
【図２】
2010147989.tif 000004
【図３】
2010147989.tif 000005
【図４】
2010147989.tif 000006
【図５】
2010147989.tif 000007
【図６】
2010147989.tif 000008
【図７】
2010147989.tif 000009
【図８】
2010147989.tif 000010
【図９】
2010147989.tif 000011
【図１０】
2010147989.tif 000012
【図１１】
2010147989.tif 000013
【図１２】
2010147989.tif 000014