(57)【要約】【課題】半導体デバイス、表示デバイス、フォトマスクなどに使用される薄膜において、成膜欠陥を低減できる成膜方法、及び成膜装置を提供する。【解決手段】薄膜作製を行うマグネトロンスパッタ成膜方法で、ターゲットの一部をマスクして成膜を行う成膜方法において、マスクが、ターゲットのスパッタ量よりもターゲット上への再付着（堆積）量が多い領域を含み、かつ、ターゲットのスパッタ量とターゲット上への再付着（堆積）量とが拮抗する領域を含むことを特徴とする成膜方法。【選択図】図１
2010215946.tif 000002
【特許請求の範囲】
【請求項１】
薄膜作製を行うマグネトロンスパッタ成膜方法で、ターゲットの一部をマスクして成膜を行う成膜方法において、
前記マスクが、前記ターゲットのスパッタ量よりも前記ターゲット上への再付着（堆積）量が多い領域を含み、かつ、前記ターゲットの前記スパッタ量と前記ターゲット上への再付着（堆積）量とが拮抗する領域を含むことを特徴とする成膜方法。
【請求項２】
前記マスクがさらに、前記ターゲットの前記スパッタ量が前記ターゲット上への再付着（堆積）量よりも多い領域の一部を含むことを特徴とする請求項１に記載の成膜方法。
【請求項３】
薄膜作製を行うマグネトロンスパッタ成膜装置で、ターゲットの一部をマスクして成膜を行う成膜装置において、
前記マスクが、前記ターゲットのスパッタ量よりも前記ターゲット上への再付着（堆積）量が多い領域を含み、かつ、前記ターゲットの前記スパッタ量と前記ターゲット上への再付着（堆積）量とが拮抗する領域を含むことを特徴とする成膜装置。
【請求項４】
前記マスクがさらに、前記ターゲットの前記スパッタ量が前記ターゲット上への再付着（堆積）量よりも多い領域の一部を含むことを特徴とする請求項３に記載の成膜装置。
【請求項５】
前記マスクが、電気的にアース（接地）されていることを特徴とする請求項３または４に記載の成膜装置。
【請求項６】
前記マスクが、カソードまたはアノードまたはアースに対して電気的に絶縁されていることを特徴とする請求項３または４に記載の成膜装置。
【請求項７】
請求項１または２に記載の成膜方法によって作製することを特徴とする薄膜。
【請求項８】
請求項７に記載の薄膜を用いて作製することを特徴とするフォトマスクブランク。             
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜、フォトマスクブランク、及びそれらを成膜する方法並びに成膜装置に関し、特に、半導体デバイス、表示デバイス、フォトマスクなどに使用される薄膜において、成膜欠陥を低減できる薄膜、フォトマスクブランク、及びそれらを成膜する方法並びに成膜装置に関する。
【背景技術】
【０００２】
半導体集積回路や表示デバイスなどに使用される配線や半導体のパターニングには、一般に可視光（ｇ線、ｈ線）または紫外光（ｉ線、ＫｒＦ、ＡｒＦ）を用いたフォトリソグラフィ法が広く用いられている。近年、半導体集積回路の微細化に伴い、その製造技術として電子線リソグラフィの他、液浸ＡｒＦ、ＥＵＶＬ（ｅｘｔｒｅｍｅ  ｕｌｔｒａｖｉｏｌｅｔ  ｌｉｔｈｏｇｒａｐｈｙ）、ナノインプリントリソグラフィなどに関する研究開発が盛んに行われている。
【０００３】
これらのデバイスまたはパターンを形成するためのマスクを構成する薄膜に欠陥が存在すると、動作不良や耐久性の低下など様々な問題を引き起こす。特にマスク上の欠陥は重大で、これはマスクパターンとともにウェハ面に転写されるため、デバイスの歩留りに直接影響する。ここで欠陥とは、露光した際に転写されるかあるいは１０％以上の寸法変化を与えるあらゆるマスク上の異常を言う。そのサイズは、該当世代において転写されてしまうと予測される最小サイズの明欠陥あるいは暗欠陥の面積の平方根として国際半導体技術ロードマップ（ＩＴＲＳ）に示されており、それによるとその大きさは２００８年では４６ｎｍ、２０１０年には３６ｎｍ以下に抑える必要があるとされている。これらの大きさの欠陥はマスク上に存在しないことが求められる。また半導体デバイスや表示デバイスそのものについても欠陥は当該素子の動作不良につながり、歩留りを低下させる原因になる。従って、欠陥を発生させないハンドリング技術及び成膜加工技術、さらには洗浄技術が重要になってくる。
【０００４】
フォトマスクや各種デバイスに用いられる薄膜の成膜法にはＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）のほか、スパッタ法や真空蒸着法が量産向けに使用されて、研究レベルではＰＬＤ（ｐｕｌｓｅｄ  ｌａｓｅｒ  ｄｅｐｏｓｉｔｉｏｎ）なども用いられている。これらの成膜法はそれぞれ要求される薄膜の性能によって使い分けられている。ＣＶＤは高品位な膜が得られるが材料をガスとして供給する必要が有り、材料の種類が限られるほか、一般に分子構造に金属を含むガスは人体または環境に有害であることが多く、除害装置や危険防止のための設備にコストがかかる。蒸着では活性化蒸着法など特殊な方法を除き一般に付着力が弱くまた緻密な膜が得られないため用途は限定される。ＰＬＤは極めて良質な薄膜が得られる利点があるが、大面積への成膜は困難であるため研究室レベルで材料開発の用途にとどまっている。スパッタ法はターゲットを準備できさえすればよく、大面積均一成膜も可能である。かつては成膜速度が遅いことが問題となったが、マグネトロンスパッタ法が開発されて成膜速度の問題は解決し、現在では量産の現場で様々な薄膜の作製に広く用いられている。
【０００５】
しかし、特にスパッタ法において、成膜起因の欠陥が発生し製品の歩留りを低下させる原因となっている。半導体回路の微細化や表示デバイスの高精細化に伴い、これまで問題視されなかった大きさの欠陥までもが製品に影響を及ぼすようになってきた。これに対応するため、側壁に付着した膜が剥がれて基板に付着しないように真空チャンバの構造を変更したり、真空から大気圧へまたは大気圧から真空へ移行する際にチャンバ内の塵を巻き上げないチャンバ構造にしたり、あるいはスパッタ法においては欠陥の原因の一つとなるアーキングを防止するためのパルス化ＤＣ電源を導入したり、カソード形状を変更したりするなど、様々な手段が採られてきた（例えば特許文献１参照）。
【０００６】
スパッタ法において成膜欠陥を発生させる原因の一つとされる放電中のアーキングと呼ばれる現象は、通常の成膜で使用されるグロー放電が何らかの原因により一時的にまたは永続的にアーク放電に移行する現象のことを指す。
【０００７】
アーキングが生じるメカニズムは幾つか解明されており（例えば非特許文献１参照）、成膜欠陥の一因であるパーティクルの発生源として大きな要因となり得る絶縁破壊によるアーキング発生メカニズムは次のように説明される。
【０００８】
ＤＣ電源を用いたＤＣスパッタ法による放電中、スパッタ粒子の一部やその反応生成物がターゲット表面に堆積するなどして、カソード上に非電導性の微小領域、あるいはターゲット材料に比べ高い比抵抗を持つ微小領域が形成されると、それらは微小なコンデンサを形成する。このコンデンサはプラズマポテンシャルに帯電するが、その小さな形状に対して掛けられている電界が高いために絶縁破壊を起こす。一旦絶縁破壊が起こるとその部分が荷電キャリアで満たされ、電流密度が局部的に増加し、プラズマをアーク状態に走らせる。アーキングが発生するとプラズマインピーダンスは急速に低下し有効エネルギーがすべてアーク放電に注入され、局所的に極めて高いエネルギー密度が発生する。これがターゲット表面を破裂させることになり、破片は基板側にも飛来し、成長中の膜にパーティクルとして埋め込まれたり、あるいは膜にダメージを与えたりする要因となる。
【０００９】
従ってスパッタ法ではアーキングを無くすことが高品質の膜を得るのに重要である。
【００１０】
しかしアーキング防止技術を含め前述したこれらの対策は一定の効果はあるものの、依然として微小な成膜欠陥は生じている。また金属ターゲットを用いた金属膜の成膜ではアーキングは発生していないにもかかわらず、パーティクルは観察されている。従って従来とは異なるメカニズムによるパーティクル発生源が示唆されていた。
【００１１】
そこで我々は、プラズマ中で成長する粒子に着目し、真空チャンバ内においてターゲット物質にイオン照射を行いターゲットの構成物質を基板に堆積させて薄膜作製を行う成膜方法において、さらにイオン照射がＯＮ（照射）とＯＦＦ（非照射）を繰り返してなる成膜方法において、繰り返しの最小単位、すなわち１周期に含まれるＯＦＦ時間を少なくとも１秒以上設けることを特徴とする成膜方法を発明した。すなわち、連続成膜ではなく、一定時間成膜後に一度成膜を停止し、少なくとも１秒以上経過後に、再び一定時間成膜を行い、これを繰り返して成膜を行うことで、微小な成膜欠陥を大幅に低減することに成功した（特願２００７−２４０６０８号参照）。
【００１２】
しかしながらこの技術を導入してもなお欠陥を皆無にするまでには至らなかった。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００３−２３１９６５号公報
【非特許文献】
【００１４】
【非特許文献１】Ｉ．  Ｓａｆｉ：  Ｓｕｒｆ．  Ｃｏａｔ．  Ｔｅｃｈｎｏｌ．  １２７  （２０００）  ２０３．
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、半導体デバイス、表示デバイス、フォトマスクなどに使用される薄膜において、成膜欠陥を低減できる成膜方法、及び成膜装置を提供することである。
【課題を解決するための手段】
【００１６】
本発明の請求項１に係る発明は、薄膜作製を行うマグネトロンスパッタ成膜方法で、ターゲットの一部をマスクして成膜を行う成膜方法において、マスクが、ターゲットのスパッタ量よりもターゲット上への再付着（堆積）量が多い領域を含み、かつ、ターゲットのスパッタ量とターゲット上への再付着（堆積）量とが拮抗する領域を含むことを特徴とする成膜方法としたものである。
【００１７】
本発明の請求項２に係る発明は、マスクがさらに、ターゲットのスパッタ量がターゲット上への再付着（堆積）量よりも多い領域の一部を含むことを特徴とする請求項１に記載の成膜方法としたものである。
【００１８】
本発明の請求項３に係る発明は、薄膜作製を行うマグネトロンスパッタ成膜装置で、ターゲットの一部をマスクして成膜を行う成膜装置において、マスクが、ターゲットのスパッタ量よりもターゲット上への再付着（堆積）量が多い領域を含み、かつ、ターゲットのスパッタ量とターゲット上への再付着（堆積）量とが拮抗する領域を含むことを特徴とする成膜装置としたものである。
【００１９】
本発明の請求項４に係る発明は、マスクがさらに、ターゲットのスパッタ量がターゲット上への再付着（堆積）量よりも多い領域の一部を含むことを特徴とする請求項３に記載の成膜装置としたものである。
【００２０】
本発明の請求項５に係る発明は、マスクが、電気的にアース（接地）されていることを特徴とする請求項３または４に記載の成膜装置としたものである。
【００２１】
本発明の請求項６に係る発明は、マスクが、カソードまたはアノードまたはアースに対して電気的に絶縁されていることを特徴とする請求項３または４に記載の成膜装置としたものである。
【００２２】
本発明の請求項７に係る発明は、請求項１または２に記載の成膜方法によって作製することを特徴とする薄膜としたものである。
【００２３】
本発明の請求項８に係る発明は、請求項７に記載の薄膜を用いて作製することを特徴とするフォトマスクブランクとしたものである。
【発明の効果】
【００２４】
本発明によれば、半導体デバイス、表示デバイス、フォトマスクなどに使用される薄膜において、成膜欠陥を低減できる成膜方法、及び成膜装置を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態に係るターゲットのスパッタ量とターゲット上への再付着（堆積）量とが拮抗する領域との境界を表す補助線と境界を含む形で設置されたマスク（遮蔽板）を示す成膜装置のターゲット断面模式図である。
【図２】ターゲット表面でターゲット構成物または堆積物がスパッタされる様子を示す図である。
【図３】従来の成膜で生じるターゲットの形状変化を示すターゲット断面の模式図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態を、図面を参照しつつ、説明する。
【００２７】
本発明の実施の形態に係る基本となる成膜法にはスパッタ法を用いることが好ましい。スパッタ法はグロー放電によって生成したＡｒイオンがターゲットを衝撃することによってターゲット構成物質を叩き出し（スパッタ）、これを基板に堆積させて成膜する成膜法である。電源にはＤＣ、ＭＦ（中波）、ＲＦのいずれを用いることもできるが、パルス化ＤＣ電源を用いると成膜欠陥の低減が図れると同時に生産性も高まり、好適である。アーキングが発生すると本発明の実施の形態に係る効果が充分に確認できないため、アーキングを抑制する様々な機構を導入することが望ましい。またスパッタ法の中でもマグネトロンスパッタ法が、本発明の実施の形態に係る最大の効果を得るために好適である。マグネトロンスパッタ法はターゲット裏面のマグネトロンによって効率的にスパッタガスのイオン化を引き起し、その結果として成膜速度を上げてスループットを上げられる反面、パーティクルによる欠陥を生じやすい。
【００２８】
ここで、本発明の実施の形態に係るマグネトロンスパッタ法について説明する。マグネトロンスパッタ法は、ターゲット裏面の磁石によってターゲット上には半円状の磁力線ができる。磁場とターゲット（カソード）にかかる電界によって電子は磁力線に沿って、らせん状に回転（サイクロイド運動）しながらターゲット表面を移動（ドリフト）する。磁力線がターゲット面から離れるに従って磁界強度が弱くなるので、ターゲットから離れる方向にドリフトする電子は進行方向に力を受ける。反対にターゲット面に向かう電子は同様の理由で押し戻されるように力を受ける（磁気鏡）。このようにして電子はターゲット表面に二点で交差する一本の湾曲した磁力線に沿って往復運動し、その間にスパッタガスと電離衝突してエネルギーを失い、やがてアノードにトラップされる。スパッタガスとの電子衝突電離はターゲット表面に平行な磁界成分が得られるところで効果的に行われるため、ターゲット上のイオン電流の分布は電子衝突電離したスパッタガスイオンの密度分布であり、ターゲット上で充分なエネルギーを有する高速電子の密度分布とほぼ等しい。磁場形状にもよるがこの分布は概ね正規分布に従うとされる。ターゲットはこの時イオン化したスパッタガスイオンによってスパッタされる。従ってこの密度分布の形状に沿ってターゲットにはスパッタエッチングされた形跡が刻まれる。
【００２９】
スパッタされて出てきたターゲット構成物（スパッタ粒子）は、基板のほか、チャンバ内壁やターゲット周りの各種シールド、あるいはターゲット上にも付着する。また酸素などの反応性ガスがチャンバ内にある時は、スパッタ粒子と反応性ガスとの間で生じる反応生成物が付着することもある。ここではこれらをまとめて堆積物と呼ぶことにする。
【００３０】
ある位置におけるターゲット上への堆積物の堆積速度をｖｄｅｐｏとし、その位置におけるターゲットのスパッタエッチング速度をｖｓｐとすると、イオン密度の分布から両者はターゲット上の位置（場所）に依存する量であることが判る。スパッタエッチングが盛んな部分、すなわち図３に示すｖｄｅｐｏ≪ｖｓｐを満たす領域３０２では、堆積物はすぐにスパッタエッチングされるため成膜欠陥に関して大きな問題とはならない。反対にターゲット外周部など堆積速度が非常に大きい領域、すなわち図３に示すｖｄｅｐｏ≫ｖｓｐを満たす領域３０１では、堆積物が絶縁性の場合でかつＤＣスパッタ法を行っている場合はアーキングを誘発する原因となり、それ故に成膜欠陥の原因となる。この領域におけるアーキング防止技術・機構は、公知の技術である。その中間領域、すなわち図３に示す堆積速度とスパッタ速度がほぼ拮抗する領域３０１と３０２の中間では、見かけ上ターゲットの厚さは変わっていないが、スパッタされていないわけではない。我々はこの領域がパーティクルによる成膜欠陥の発生源になっていると見出した。
【００３１】
我々が見出したパーティクル発生のメカニズムは次のとおりである。
【００３２】
スパッタ法では、図２（ａ）に示すように、スパッタリングではターゲットがイオン衝撃されることによりターゲット構成物質２０１が叩き出される。また、図２（ｂ）に示すように、ターゲット上ではスパッタされた粒子がターゲット表面に再付着（堆積）２０２することがあるが、堆積量よりもスパッタ量の方が多い領域ではターゲット上に堆積した粒子はすぐにスパッタされて飛散する。堆積量とスパッタ量が拮抗する領域では、ある程度堆積成長した堆積物のクラスタ２０３がそのまま飛散し、パーティクルとして基板へ到達して成膜欠陥となる可能性がある（図２（ｃ））。堆積量の方がスパッタ量よりも多い領域では、もはやターゲットのスパッタではなくむしろ堆積物のスパッタという形になる（図２（ｄ））。
【００３３】
従来のように堆積量の多い領域のみをマスクする方法はアーキング防止のためカソード電圧がかかるターゲット表面に絶縁物を堆積させないことを目的としていた。また堆積量とスパッタ量が拮抗する領域では堆積されないまたはスパッタされない領域であるとして、意識されていなかった。半導体デバイスや表示デバイスなどの微細化が進み、特にそれらを製造する際の原版となるフォトマスクでは微小サイズのパーティクルも許されず、クラスタ起因と思料される微小パーティクルの発生防止にはこの領域が重要と考えられるため、この部分を対処することが必要になる。
【００３４】
そこで、ターゲットのスパッタ量よりもターゲット上への再付着（堆積）量が多い領域のみならず、ターゲットのスパッタ量とターゲット上への再付着（堆積）量とが拮抗する領域も遮蔽することで、成膜時に生じる欠陥を低減することができる。
【００３５】
図１は、本発明の実施の形態に係るターゲット１０１のスパッタ量とターゲット上への再付着（堆積）量とが拮抗する領域との境界を表す補助線と境界を含む形で設置されたマスク（遮蔽板）１０２を示すターゲット断面模式図である。図１に示すように、本発明の実施の形態において、ターゲット１０１の一部をマスクして成膜するための遮蔽板１０２は、ターゲットのスパッタ量とターゲット上への再付着（堆積）量とが拮抗する領域１００を含むように設置する。
【００３６】
なおさらなる欠陥低減のため、ターゲットのスパッタ量とターゲット上への再付着（堆積）量とが拮抗する領域を含みさらにターゲットのスパッタ量がターゲット上への再付着（堆積）量よりも多い領域の一部まで含むように設置するとよい。ただしターゲットのスパッタ量がターゲット上への再付着（堆積）量よりも多い領域を広く遮蔽すると成膜速度の低下につながり、それはすなわち製造におけるスループットの低下につながる。従ってターゲットのスパッタ量がターゲット上への再付着（堆積）量よりも多い領域を遮蔽する場合は、その範囲は、ターゲットの大きさや形状にも依存するが、許容されるパーティクルの数や大きさ、成膜速度の低下によるコストアップなどに対して総合的に判断される。
【００３７】
遮蔽板１０２の材質は問わないが、真空チャンバに設置する防着板と同様の材料、表面形状が好ましい。これらは例えばアルミ溶射などの表面処理を施したステンレス鋼などが有効であるが、これに限定されるものではない。遮蔽板１０２はアースされることが望ましい。アースできない場所に設置する場合は、絶縁耐圧の高い絶縁碍子を仲介するなどして遮蔽板１０２をカソードから絶縁する。
【００３８】
スパッタ法でよく用いられるグロー放電プラズマでは、電界がプラズマ中のイオン及び電子にエネルギーを与える。そのエネルギーの大きさは粒子の質量の関数となる。電子の質量はイオンの質量より遥かに小さいため、電界の作用は主に電子に対してエネルギーを与えることになる。電子はその質量が非常に小さいためにプラズマ中のイオンや中性粒子などの他の粒子と比較して平均速度は非常に速い。初歩的な物理学から、壁に入射する粒子の数は単位面積当たりｎｃ／４で表される。ここでｎは粒子の密度、ｃは粒子の平均速度を表す。プラズマ中に電気的に絶縁された基板があると、基板には前述の式により電子やイオン、中性粒子が入射するが、前述のようにプラズマ中の電子の平均速度はイオンや他の粒子と比較して非常に速いため基板への入射量は電子の方が多く基板はプラズマに対して負に帯電し始める。やがて基板の負電位による反発のため電子の流入は幾分制限され、また基板が負電位であることからイオンが引き寄せられるようになり、やがて電子流入量とイオン流入量が平衡に達する負電位に落ち着く。この時の基板の電位はフローティングポテンシャル（Ｖｆ）と呼ばれ、同様にプラズマの電位はプラズマポテンシャル（Ｖｐ）と呼ばれる。
【００３９】
スパッタ法を用いた成膜ではＶｐとカソード電圧（Ｖｃ）との電位差でイオンが加速され、これがカソードを兼ねるターゲットを衝撃してスパッタリングを引き起こす。一般的な成膜条件ではＶｃは数百Ｖに達するのに対してＶｐとＶｆとの電位差は十数Ｖ程度であるためスパッタリングを引き起こすために必要なしきい値電圧に達しないかあるいは達しても電位差は小さいことから、マスクして成膜する機構がスパッタされる確率が非常に低くなる。このような構成を用いることでマスクして成膜する機構をターゲット上に直接設置することができるようになる。
【００４０】
すなわち、このようにすることで遮蔽板１０２はプラズマ中でカソード電圧（Ｖｃ）よりも大幅に電圧の低いフローティングポテンシャル（Ｖｆ）に帯電するにとどまり、遮蔽板１０２そのもののスパッタを抑制することができ、成膜中の膜への異種金属の混入などによる欠陥を防止することができる。
【００４１】
ターゲットの材料は問わない。ただし本発明の効果を最大限に発揮するためには他からのパーティクルの影響を極力抑えることが必要であることから、アーキングを発生しにくい材料、例えば金属ターゲットを用いるとよいが、これに限定されるものではない。
【００４２】
このようにターゲットのスパッタ量とターゲット上への再付着（堆積）量とが拮抗する領域を含む領域をマスクして成膜する方法によって、またそのような装置を用いることによって、成膜中のパーティクル由来の成膜欠陥を低減することができる。
【００４３】
本発明の実施の形態によって作製した薄膜は、成膜欠陥が極めて少ないものであるから、欠陥を嫌うあらゆる用途で使用できる。特にフォトマスクブランクや薄膜トランジスタなどは欠陥が歩留りの低下に直結するため、本発明の実施の形態によって作製した低欠陥薄膜をこれに適用することが歩留りの向上に効果的である。
【００４４】
基板にフォトマスクブランク用の基板を用い、ターゲットに遮光材を用いた場合には、本成膜法によって低欠陥密度のフォトマスクブランクを得ることができる。これをパターニングすることで低欠陥密度のフォトマスクが得られる。
【００４５】
同様に電極材、半導体材料、誘電体材料に適切なターゲットを選び本成膜法を適用して各層を形成しパターニングすることによって、高い歩留りで薄膜トランジスタを得ることができる。
【実施例】
【００４６】
以下に、本発明の成膜法の一例とこれを適用して作製したフォトマスクの一例について述べる。
【００４７】
成膜法にはマグネトロンスパッタ法を用いた。電源はパルス化ＤＣ電源を用い、パルスパラメータには２０ｋＨｚ、デューティ比９０％を用いた。これはＯＮ時間４５マイクロ秒、ＯＦＦ時間５マイクロ秒に相当する。このパルスに対しＯＮ時間３０秒、ＯＦＦ時間５分の長周期パルスを掛け合わせたパルスを、本実施例に係る成膜に用いるＤＣ出力とした。
【００４８】
基板にはフォトマスク用の６０２５規格の石英ガラス基板を用い、ターゲット１０１にはＴａを用いた。ターゲット１０１の表面を遮蔽する領域は、ターゲット１０１の表面をスパッタする量とターゲット１０１の表面に堆積する量が拮抗してターゲット１０１の厚さに変化が生じない領域を基準とし、これを含むようにさらにターゲット１０１のスパッタ量がターゲット１０１上への再付着（堆積）量よりも多い領域を５ｍｍ遮蔽した。
【００４９】
スパッタガスとしてＡｒを導入し、８００Ｗの電力を投入して成膜を開始した。長周期のパルスにおいて１２周期経過した時点で成膜を終了した。
【００５０】
このような方法によって、またはこのような方法を取り入れた装置を用いることによって、作製した薄膜には、０．３５μｍ以上の大きさの成膜欠陥が１４４ｃｍ２の範囲で２個観察されたのみであった。
【００５１】
（比較例）
一方、比較例として成膜した場合、すなわち、成膜条件等は前述のとおりで、装置構成のうち前述の遮蔽板１０２のみを設置しなかった場合、実施回数によってばらつきはあるが、０．３５μｍ以上の大きさの成膜欠陥が１４４ｃｍ２の範囲で２１〜１０５個観察された。
【００５２】
実施例及び比較例の場合でもアークカウンタは数値０を示し、アーキングは発生していないことを確認している。
【００５３】
また実施例によって得られた薄膜は、成膜欠陥が少ないことから、薄膜を一般的なフォトリソグラフィ法を用いてフォトマスクとして加工した結果、欠陥密度が低い極めて良好なフォトマスクが得られた。
【符号の説明】
【００５４】
１００・・・ターゲットのスパッタ量とターゲット上への再付着（堆積）量とが拮抗する領域の境界
１０１・・・ターゲット
１０２・・・マスク（遮蔽板）
２０１・・・スパッタ粒子
２０２・・・ターゲット表面に再付着（堆積）したスパッタ粒子
２０３・・・ターゲット表面に再付着（堆積）したスパッタ粒子の塊（クラスタ）
２０４・・・ターゲット表面に再付着（堆積）したスパッタ粒子の塊がスパッタされて出てきた粒子
３０１・・・ターゲットのスパッタ量よりもターゲット上への再付着（堆積）量が多い領域
３０２・・・ターゲットのスパッタ量がターゲット上への再付着（堆積）量よりも多い領域
３０３・・・新品購入時のターゲットの高さを表す補助線
【図１】
2010215946.tif 000003
【図２】
2010215946.tif 000004
【図３】
2010215946.tif 000005