(57)【要約】【課題】外部導体層の厚みを薄く制御することができるとともに、外部導体層の長さを容易に制御することが可能なセラミック電子部品の製造方法と製造装置を提供する。【解決手段】積層セラミックコンデンサの製造方法は、型部材１００に予め形成されためっき層１２０にセラミック素体チップ１の少なくとも一部の表面を接触させ、その接触した状態でセラミック素体チップ１を熱処理することにより、めっき層からなる外部導体層１２をセラミック素体チップ１の一部の表面上に形成する。【選択図】図５
2010147167.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体を有するセラミック電子部品の製造方法であって、
セラミック素体とは別の部材に予め形成されためっき層にセラミック素体の少なくとも一部の表面を接触させるステップと、
前記セラミック素体の少なくとも一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップと、
を備えたセラミック電子部品の製造方法。
【請求項２】
セラミック素体を有するセラミック電子部品の製造方法であって、
セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステップと、
前記型部材の凹部に前記セラミック素体の一部を嵌め入れることにより、前記型部材の凹部の内側表面に形成された前記めっき層にセラミック素体の一部の表面を接触させるステップと、
前記セラミック素体の一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップと、
前記外部導体層が形成された前記セラミック素体を前記型部材から分離するステップと、
を備えたセラミック電子部品の製造方法。
【請求項３】
前記型部材の凹部の内側表面にめっき層を形成するステップは、電解めっきによって行われ、前記型部材において、めっき層が形成される部分は導体からなり、めっき層が形成されない部分は絶縁体からなる、請求項２に記載のセラミック電子部品の製造方法。
【請求項４】
前記型部材の凹部の内側表面にめっき層を形成するステップは、無電解めっきによって行われ、前記型部材において、めっき層が形成される部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料からなり、めっき層が形成されない部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有しない材料からなる、請求項２に記載のセラミック電子部品の製造方法。
【請求項５】
前記セラミック素体の熱処理は、前記めっき層に含まれる金属と、前記セラミック素体に含まれる酸素とが反応して生成物を生じさせる温度以上で行われる、請求項１から請求項４までのいずれか１項に記載のセラミック電子部品の製造方法。
【請求項６】
前記セラミック素体は、積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部導体層とを含み、
前記内部導体層の一部の表面が前記セラミック素体の外表面に露出しており、
前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップにおいて、前記外部導体層が前記内部導体層に電気的に接続されるように形成される、請求項１から請求項５までのいずれか１項に記載のセラミック電子部品の製造方法。
【請求項７】
セラミック素体を有するセラミック電子部品の製造方法であって、
セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステップと、
前記型部材の凹部に前記セラミック素体の一部を嵌め入れることにより、前記型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一部の表面を接触させるステップと、
前記セラミック素体の一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステップと、
前記外部導体層が形成された前記セラミック素体を前記型部材から分離するステップと、
が連続して行われる、セラミック電子部品の製造方法。
【請求項８】
型部材の凹部の内側表面にめっき層を形成するステップでは、第１の型部材の凹部の内側表面にめっき層を形成し、第２の型部材の凹部の内側表面にめっき層を形成し、
前記型部材の凹部の内側表面に形成された前記めっき層にセラミック素体の一部の表面を接触させるステップでは、前記第１の型部材の凹部に前記セラミック素体の一方側の部分を嵌め入れることにより、前記第１の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一方側の部分の表面を接触させ、前記第２の型部材の凹部に前記セラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、前記第２の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の他方側の部分の表面を接触させる、請求項７に記載のセラミック電子部品の製造方法。
【請求項９】
前記めっき層の主成分が、ニッケルまたは銅である、請求項１から請求項８までのいずれか１項に記載のセラミック電子部品の製造方法。
【請求項１０】
セラミック素体を有するセラミック電子部品の製造装置であって、
セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステーションと、
前記型部材の凹部に前記セラミック素体の一部を嵌め入れることにより、前記型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一部の表面を接触させるステーションと、
前記セラミック素体の一部の表面が前記めっき層に接触した状態で前記セラミック素体を熱処理することにより、前記めっき層からなる外部導体層を前記セラミック素体の一部の表面上に形成するステーションと、
前記外部導体層が形成された前記セラミック素体を前記型部材から分離するステーションと、
が連続して配置されている、セラミック電子部品の製造装置。
【請求項１１】
型部材の凹部の内側表面にめっき層を形成するステーションは、
第１の型部材の凹部の内側表面にめっき層を形成するステーションと、
第２の型部材の凹部の内側表面にめっき層を形成するステーションとを含み、
前記型部材の凹部の内側表面に形成された前記めっき層にセラミック素体の一部の表面を接触させるステーションは、
前記第１の型部材の凹部に前記セラミック素体の一方側の部分を嵌め入れることにより、前記第１の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の一方側の部分の表面を接触させるステーションと、
前記第２の型部材の凹部に前記セラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、前記第２の型部材の凹部の内側表面に形成された前記めっき層に前記セラミック素体の他方側の部分の表面を接触させるステーションとを含む、請求項１０に記載のセラミック電子部品の製造装置。
【請求項１２】
複数のセラミック素体の各々の一部の表面にめっき層が形成された複数のセラミック電子部品であって、
上下面と、この上下面を接続する左右側面とを有する複数のセラミック素体と、
前記複数のセラミック素体の各々の上面の一方端部から、左側面または右側面の少なくともいずれか一方を経て、下面の一方端部まで延びるように各々のめっき層が形成された複数のめっき層とを備え、
前記複数のセラミック素体の各々の上面または下面のいずれかの一方端部に形成された前記複数のめっき層の長さの平均値に対する標準偏差の割合が３％以下であることを特徴とする、複数のセラミック電子部品。
【請求項１３】
前記複数のめっき層の厚みの平均値に対する標準偏差の割合が５％以下であることを特徴とする、請求項１２に記載の複数のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一般的にはセラミック電子部品の製造方法および製造装置に関し、特定的には積層セラミックコンデンサ等のチップ型のセラミック電子部品の製造方法および製造装置に関するものである。
【背景技術】
【０００２】
従来から、たとえば、積層セラミックコンデンサは、以下のようにして製造される。
【０００３】
まず、セラミック原料粉末を含むスラリーを準備する。このスラリーをシートに成形し、セラミックグリーンシートを作製する。セラミックグリーンシートの表面上には、内部電極層の原材料である導電性ペーストを所定のパターンに従って塗布する。この導電性ペーストは、金属粉末、溶剤およびワニスから構成される。
【０００４】
次に、導電ペーストが塗布された複数のセラミックグリーンシートを積層し、熱圧着することにより、一体化された生の積層体を作製する。この生の積層体を焼成することにより、セラミック積層体を作製する。このセラミック積層体の内部には、複数の内部電極層が形成されている。内部電極層の一部の端面は、セラミック積層体の外部表面に露出している。
【０００５】
次に、内部電極層の一部の端面が露出したセラミック積層体の外表面の上に、外部電極層の原材料である導電性ペーストを塗布した後、焼き付ける。この導電性ペーストは、金属粉末、ガラスフリット、溶剤およびワニスから構成される。これにより、特定の内部電極層に電気的に接続されるように、セラミック積層体の外表面の上に外部電極層が形成される。
【０００６】
最後に、半田付け性能を高めるために、必要に応じて外部電極層の表面にめっき層を形成する。
【０００７】
図１２は、従来の積層セラミックコンデンサを示す断面図である。
【０００８】
図１２に示すように、セラミック電子部品の一例である積層セラミックコンデンサ５は、直方体状のセラミック積層体５０を備えている。複数の内部電極層５１の各々の一方端面がセラミック積層体５０の外表面にまで到達するように形成されている。セラミック積層体５０の両側表面において複数の内部電極層５１の一方端面が互い違いに露出するように配置されている。外部電極層５２は、特定の内部電極層５１に電気的に接続されるように、セラミック積層体５０の両側表面の上に形成される。外部電極層５２の折り返し端部５３は、セラミック積層体５０の上下面の両端部まで延びるように形成されている。
【０００９】
ところで、近年、積層セラミックコンデンサには、小型化と大容量化が求められている。しかしながら、上記の製造方法によれば、導電性ペーストを塗布することによって外部電極層が形成されるので、外部電極層の厚みは数十〜数百μｍである。このため、厚い外部電極層は、積層セラミックコンデンサにおいてより小さな体積でより大きな容量を得るための障害になっている。そこで、外部導体層としての外部電極層の厚みを薄くすることが求められている。
【００１０】
たとえば、特開昭６３−１６９０１４号公報（以下、特許文献１という）には、チップコンデンサーの外部電極端子の形成方法として、従来例と発明例の二つの方法が記載されている。
【００１１】
特許文献１において従来例として記載された一つの方法では、チップコンデンサー素子の全表面に活性化層を付着させ、無電解めっきにより、チップコンデンサー素子の全表面に導電性金属層を析出させる。そして、導電性金属層の一部の上に形成された耐エッチング層をマスクとして、導電性金属層を選択的にエッチング除去することにより、外部電極を形成する。
【００１２】
特許文献１において発明例として記載されたもう一つの方法では、チップコンデンサー素子の相対する両端の側壁面に露出した内部電極層が短絡されるように、その側壁面全面に無電解めっきによって導電性金属層を析出させることにより、外部電極を形成する。
【特許文献１】特開昭６３−１６９０１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図１２に示すように、積層セラミックコンデンサ５を基板等に表面実装するために、外部電極層５２は、セラミック積層体５０の両側面だけでなく、セラミック積層体５０の上下面の両端部まで延びるように形成されている。この場合、セラミック積層体５０の上下面の両端部上に形成された外部電極層５２の折り返し端部５３の長さをほぼ一定の長さに制御する必要がある。
【００１４】
特許文献１に記載された外部電極端子の一つの形成方法では、マスクを用いて導電性金属層を選択的にエッチング除去することにより、外部電極を形成する。この形成方法では、図１２に示すような外部電極層５２の折り返し端部５３の長さをほぼ一定の長さに制御することができるが、その制御のためにマスキング工程とエッチング工程という煩雑な製造工程が必要になるという問題がある。また、このような煩雑な製造工程を行う必要があるので、チップコンデンサー素子の大きさが小さくなると、外部電極層５２の折り返し端部５３の長さをほぼ一定の長さに制御することが非常に困難になる。
【００１５】
また、特許文献１に記載された外部電極端子のもう一つの形成方法では、チップコンデンサー素子の両端側壁面に露出した内部電極層を利用して無電解めっきを行うため、図１２に示すようにセラミック積層体５０の両側面に外部電極層５２を形成することができるが、セラミック積層体５０の上下面の両端部まで延びるように外部電極層５２の折り返し端部５３を形成することができない。セラミック積層体５０の上下面の両端部まで延びるように外部電極層５２の折り返し端部５３を形成するためには、折り返し端部５３を形成する領域に活性化層を形成する必要がある。この場合、図１２に示すような外部電極層５２の折り返し端部５３の長さをほぼ一定の長さに制御する目的で、活性化層を選択的に形成するためにマスキング工程とエッチング工程という煩雑な製造工程が必要になるという問題がある。また、このような煩雑な製造工程を行う必要があるので、チップコンデンサー素子の大きさが小さくなると、外部電極層５２の折り返し端部５３の長さをほぼ一定の長さに制御することが非常に困難になる。
【００１６】
そこで、この発明の目的は、外部導体層の厚みを薄く制御することができるとともに、外部導体層の長さを容易に制御することが可能なセラミック電子部品の製造方法と製造装置を提供することである。
【課題を解決するための手段】
【００１７】
この発明の一つの局面に従ったセラミック電子部品の製造方法は、セラミック素体を有するセラミック電子部品の製造方法であって、以下のステップを備える。
【００１８】
（Ａ）セラミック素体とは別の部材に予め形成されためっき層にセラミック素体の少なくとも一部の表面を接触させるステップ。
【００１９】
（Ｂ）セラミック素体の少なくとも一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステップ。
【００２０】
この発明の一つの局面に従ったセラミック電子部品の製造方法では、セラミック素体とは別の部材にめっき層が予め形成されているので、めっき層の厚みや長さの寸法が予め定められている。このため、セラミック素体の少なくとも一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、セラミック素体の一部の表面上に形成されためっき層からなる外部導体層の厚みや長さの寸法においてバラツキが複数のセラミック電子部品間で小さく、外部導体層の厚みや長さを容易に制御することができる。また、外部導体層がめっき層からなるので、外部導体層の厚みを薄くすることができる。さらに、セラミック素体とは別の部材に予め形成されているめっき層がセラミック素体の一部の表面上に転写されることにより、外部導体層が形成されるので、めっき層の厚みを薄くしても、外部導体層に欠陥が生じ難い。
【００２１】
なお、この発明の一つの局面に従ったセラミック電子部品の製造方法では、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するために、セラミック素体をめっき液に浸漬する必要がないので、めっき液がセラミック素体に浸入することによる信頼性の低下を防止することができる。
【００２２】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法は、セラミック素体を有するセラミック電子部品の製造方法であって、以下のステップを備える。
【００２３】
（Ｃ）セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステップ。
【００２４】
（Ｄ）型部材の凹部にセラミック素体の一部を嵌め入れることにより、型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステップ。
【００２５】
（Ｅ）セラミック素体の一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステップ。
【００２６】
（Ｆ）外部導体層が形成されたセラミック素体を型部材から分離するステップ。
【００２７】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、この発明の一つの局面に従った製造方法で得られる作用効果に加えて、以下の作用効果を得ることができる。
【００２８】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、型部材の凹部にセラミック素体の一部を嵌め入れることにより、型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させる。型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させた状態で、セラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成する。このため、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層が予め形成された凹部を有する型部材を用いるだけで、セラミック素体の両側面に外部導体層を形成することができるだけでなく、セラミック素体の上下面の両端部まで延びるように外部導体層の両端部を容易に形成することができる。
【００２９】
なお、凹部を有する型部材を用いることにより、予め形成されためっき層とセラミック素体の一部の表面とを容易に接触させることができる。
【００３０】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、型部材の凹部の内側表面にめっき層を形成するステップは、電解めっきによって行われ、型部材において、めっき層が形成される部分は導体からなり、めっき層が形成されない部分は絶縁体からなることが好ましい。
【００３１】
この場合、型部材の凹部の内側表面において導体の部分のみに選択的にめっき層を電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層の選択的形成、または、めっき層のパターニングが可能となる。これにより、外部導体層としての外部電極が多数個、セラミック素体の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【００３２】
なお、めっき層が形成される部分は、型部材の凹部の内側表面の全部でもよく、一部分でもよい。
【００３３】
この発明のもう一つの局面に従ったセラミック電子部品の製造方法では、型部材の凹部の内側表面にめっき層を形成するステップは、無電解めっきによって行われ、型部材において、めっき層が形成される部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料からなり、めっき層が形成されない部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有しない材料からなることが好ましい。
【００３４】
この場合、型部材の凹部の内側表面において触媒活性を有する材料からなる部分のみに選択的にめっき層を無電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層の選択的形成、または、めっき層のパターニングが可能となる。これにより、外部導体層としての外部電極が多数個、セラミック素体の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【００３５】
なお、めっき層が形成される部分は、型部材の凹部の内側表面の全部でもよく、一部分でもよい。
【００３６】
この発明の一つの局面、または、もう一つの局面に従ったセラミック電子部品の製造方法では、セラミック素体の熱処理は、めっき層に含まれる金属と、セラミック素体に含まれる酸素とが反応して生成物を生じさせる温度以上で行われることが好ましい。
【００３７】
この場合、生成物の存在により、めっき層とセラミック素体とを強固に密着させることができる。これにより、めっき層からなる外部導体層のセラミック素体に対する密着性を高めることができる。
【００３８】
この発明の一つの局面、または、もう一つの局面に従ったセラミック電子部品の製造方法では、セラミック素体は、積層された複数のセラミック層と、複数のセラミック層の間に配置された複数の内部導体層とを含み、内部導体層の一部の表面がセラミック素体の外表面に露出していることが好ましい。そして、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステップにおいて、外部導体層が内部導体層に電気的に接続されるように形成されることが好ましい。
【００３９】
この場合、たとえば、チップ型の積層セラミックコンデンサの製造に本発明の製造方法を適用することができるので、積層セラミックコンデンサにおいてより小さな体積でより大きな容量を得ることが可能になる。
【００４０】
この発明の別の局面に従ったセラミック電子部品の製造方法は、セラミック素体を有するセラミック電子部品の製造方法であって、上記のステップ（Ｃ）、（Ｄ）、（Ｅ）および（Ｆ）が連続して行われる。
【００４１】
このようにすることにより、セラミック電子部品の製造方法において量産性に優れた外部導体層の形成方法を提供することができる。
【００４２】
この発明の別の局面に従ったセラミック電子部品の製造方法においては、（Ｃ）型部材の凹部の内側表面にめっき層を形成するステップでは、第１の型部材の凹部の内側表面にめっき層を形成し、第２の型部材の凹部の内側表面にめっき層を形成することが好ましい。そして、（Ｄ）型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステップでは、第１の型部材の凹部にセラミック素体の一方側の部分を嵌め入れることにより、第１の型部材の凹部の内側表面に形成されためっき層にセラミック素体の一方側の部分の表面を接触させ、第２の型部材の凹部にセラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、第２の型部材の凹部の内側表面に形成されためっき層にセラミック素体の他方側の部分の表面を接触させることが好ましい。
【００４３】
このようにすることにより、セラミック電子部品の製造方法において、さらに量産性に優れた外部導体層の形成方法を提供することができる。
【００４４】
この発明のセラミック電子部品の製造方法において、めっき層の主成分は、ニッケル（Ｎｉ）または銅（Ｃｕ）であることが好ましい。
【００４５】
この発明に従ったセラミック電子部品の製造装置は、セラミック素体を有するセラミック電子部品の製造装置であって、以下のステーションが連続して配置されている。
【００４６】
（Ｇ）セラミック素体の一部を嵌め入れることが可能な型部材の凹部の内側表面にめっき層を形成するステーション。
【００４７】
（Ｈ）型部材の凹部にセラミック素体の一部を嵌め入れることにより、型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステーション。
【００４８】
（Ｉ）セラミック素体の一部の表面がめっき層に接触した状態でセラミック素体を熱処理することにより、めっき層からなる外部導体層をセラミック素体の一部の表面上に形成するステーション。
【００４９】
（Ｊ）外部導体層が形成されたセラミック素体を型部材から分離するステーション。
【００５０】
このようにすることにより、セラミック電子部品の製造装置において量産性に優れた外部導体層の形成装置を提供することができる。
【００５１】
この発明のセラミック電子部品の製造装置では、（Ｇ）型部材の凹部の内側表面にめっき層を形成するステーションは、第１の型部材の凹部の内側表面にめっき層を形成するステーションと、第２の型部材の凹部の内側表面にめっき層を形成するステーションとを含むことが好ましい。そして、（Ｈ）型部材の凹部の内側表面に形成されためっき層にセラミック素体の一部の表面を接触させるステーションは、第１の型部材の凹部にセラミック素体の一方側の部分を嵌め入れることにより、第１の型部材の凹部の内側表面に形成されためっき層にセラミック素体の一方側の部分の表面を接触させるステーションと、第２の型部材の凹部にセラミック素体の一方側と反対側の他方側の部分を嵌め入れることにより、第２の型部材の凹部の内側表面に形成されためっき層にセラミック素体の他方側の部分の表面を接触させるステーションとを含むことが好ましい。
【００５２】
このようにすることにより、セラミック電子部品の製造装置において、さらに量産性に優れた外部導体層の形成装置を提供することができる。
【００５３】
この発明の製造方法を用いて製造された複数のセラミック電子部品は、複数のセラミック素体の各々の一部の表面にめっき層が形成された複数のセラミック電子部品であって、複数のセラミック素体と、複数のめっき層とを備える。複数のセラミック素体は、上下面と、この上下面を接続する左右側面とを有する。複数のめっき層は、複数のセラミック素体の各々の上面の一方端部から、左側面または右側面の少なくともいずれか一方を経て、下面の一方端部まで延びるように各々のめっき層が形成されている。複数のセラミック素体の各々の上面または下面のいずれかの一方端部に形成された複数のめっき層の長さの平均値に対する標準偏差の割合が３％以下である。
【００５４】
このように本発明の製造方法を用いて製造されたセラミック電子部品においては、外部導体層を構成するめっき層の両端部の長さを制御することができる。
【００５５】
この発明の製造方法を用いて製造された複数のセラミック電子部品において、複数のめっき層の厚みの平均値に対する標準偏差の割合が５％以下であることが好ましい。
【００５６】
このようにすることにより、外部導体層を構成するめっき層の厚みも制御することができる。
【発明の効果】
【００５７】
以上のようにこの発明によれば、外部導体層の厚みを薄く制御することができるとともに、外部導体層の長さを容易に制御することが可能となる。これにより、たとえば、チップ型の積層セラミックコンデンサ等のセラミック電子部品の小型化、ひいては大容量化を実現することが容易になる。
【発明を実施するための最良の形態】
【００５８】
以下、この発明の実施の形態を図面に基づいて説明する。
【００５９】
図１〜図９は、この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの製造工程を順に示す概略的な断面図である。
【００６０】
図１〜図９を用いて、積層セラミックコンデンサにおいて、電解めっき層からなる外部導体層を形成する方法について説明する。
【００６１】
まず、図１に示すように、型部材１００の表面において、めっき層を形成すべきでない部分にはセラミック層１１０を形成しておく。めっき層を形成すべき部分は、型部材１００の材質、たとえば、ステンレス鋼のままにしておく。めっき層を形成すべきでない部分も型部材１００の材質であるステンレス鋼のままにしておいてもよい。しかし、この場合、型部材１００を繰り返し使用することによって、不要な電解めっき層がその部分に堆積されることになるので好ましくない。セラミック層１１０は、絶縁体の一例であり、たとえば、アルミナ、ジルコニア等のセラミック材料から形成される。型部材１００の材質としてのステンレス鋼は、導体の一例であり、他の金属材料でもよい。ただし、型部材１００の材質としての金属材料は、後工程で行なわれる熱処理温度よりも高い融点を有する必要がある。なお、型部材１００は、後述の直方体形状のセラミック素体チップの一部を嵌め入れることが可能な凹部を有する。
【００６２】
次に、図２に示すように、電解めっき法により、型部材１００の凹部の内側表面にめっき層１２０、たとえば、銅めっき層を形成する。めっき層１２０は、ニッケルめっき層でもよい。
【００６３】
その後、図３に示すように、凹部を取り囲むようにリング形状のチップ案内支持治具２００をセラミック層１１０の上に載置する。
【００６４】
そして、図４に示すように、積層セラミックコンデンサのセラミック素体チップ１の一方の側部がチップ案内支持治具２００の内周面によって案内され、セラミック素体チップ１の一部を型部材１００の凹部に嵌め入れる。これにより、型部材１００の凹部の内側表面に形成されためっき層１２０にセラミック素体チップ１の一部の表面、すなわち、外部導体層を形成すべき表面を接触させることができる。また、一部が型部材１００の凹部に嵌め入れられたセラミック素体チップ１は、チップ案内支持治具２００によって支持され、倒れることがない。
【００６５】
なお、セラミック電子部品の一例である積層セラミックコンデンサのセラミック素体チップ１は、直方体状のセラミック積層体１０を備えている。複数の内部導体層１１の各々の一方端面がセラミック積層体１０の外表面にまで到達するように形成されている。セラミック積層体１０の両側表面において複数の内部導体層１１の一方端面が互い違いに露出するように配置されている。
【００６６】
図５に示すように、チップ案内支持治具２００を型部材１００から取り外した後、セラミック素体チップ１の表面がめっき層１２０に接触した状態で、型部材１００とセラミック素体チップ１を熱処理炉３００内に入れることにより、熱処理する。この熱処理は、めっき層１２０に含まれる金属と、セラミック素体チップ１に含まれる酸素とが反応して生成物を生じさせる温度以上で行われる。たとえば、めっき層１２０に含まれる金属が銅の場合、１０６５℃以上の温度で熱処理が行なわれることにより、めっき層１２０とセラミック素体チップ１との界面付近で、上記の生成物として銅の酸化物であるＣｕ２Ｏ、ＣｕＯが生じる。
【００６７】
このようにして、セラミック素体チップ１の表面がめっき層１２０に接触した状態でセラミック素体チップ１を熱処理することにより、図８に示すようにめっき層からなる外部導体層１２がセラミック素体チップ１の片側表面上に形成される。上記の生成物の存在により、めっき層１２０とセラミック素体チップ１とを強固に密着させることができる。そして、冷却した後、外部導体層１２が形成されたセラミック素体チップ１を型部材１００から分離する。
【００６８】
上記の実施の形態では、めっき層からなる外部導体層１２をセラミック素体チップ１の片側表面上に形成する場合について説明した。めっき層からなる外部導体層１２をセラミック素体チップ１の両側表面上に形成する場合には、まず、図６に示すように、チップ案内支持治具２００を型部材１００から取り外す。もう一つの型部材４００を準備し、型部材４００の表面においてめっき層を形成すべきでない部分にはセラミック層４１０を形成しておく。電解めっき法により、型部材４００の凹部の内側表面にめっき層４２０、たとえば、銅めっき層を形成しておく。積層セラミックコンデンサのセラミック素体チップ１の反対側の他方の側部をもう一つの型部材４００の凹部に嵌め入れる。これにより、型部材４００の凹部の内側表面に形成されためっき層４２０にセラミック素体チップ１の一部の表面としてもう一方の側部の表面を接触させることができる。このようにして、外部導体層を形成すべきセラミック素体チップ１の両側の表面を接触させることができる。
【００６９】
そして、図７に示すように、セラミック素体チップ１の両側の表面がめっき層１２０、４２０に接触した状態で、型部材１００とセラミック素体チップ１を熱処理炉５００内に入れることにより、熱処理する。このようにして、セラミック素体チップ１の両側表面がめっき層１２０、４２０に接触した状態でセラミック素体チップ１を熱処理することにより、図９に示すように、めっき層からなる外部導体層１２、４２がセラミック素体チップ１の両側表面上に形成される。そして、冷却した後、外部導体層１２、４２が形成されたセラミック素体チップ１を型部材１００、４００から分離する。
【００７０】
なお、積層セラミックコンデンサにおいて、無電解めっき層からなる外部導体層を形成する場合には、図１に示すように、型部材１００の表面において、めっき層を形成すべきでない部分にはセラミック層１１０を形成してもよいが、めっき層を形成すべきでない部分を、無電解めっき浴に含まれる還元剤の一例であるホルムアルデヒドに対して触媒活性を有しない材料の一例である型部材１００の材質、たとえば、ステンレス鋼のままにしておいてもよい。めっき層を形成すべき部分には、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料として、たとえば、銅めっきの場合、触媒物質であるパラジウム（Ｐｄ）粒子を含む材料を付与しておく。次に、図２に示すように、無電解めっき法により、型部材１００の凹部の内側表面にめっき層１２０、たとえば、銅めっき層を形成する。その後の製造工程は、電解めっき層からなる外部導体層を形成する場合と同様である。
【００７１】
以上のように、この発明の一つの実施の形態として、積層セラミックコンデンサの製造方法では、セラミック素体チップ１とは別の部材にめっき層１２０、４２０が予め形成されているので、めっき層１２０、４２０の厚みや長さの寸法が予め定められている。このため、セラミック素体チップ１の少なくとも一部の表面がめっき層１２０、４２０に接触した状態でセラミック素体チップ１を熱処理することにより、セラミック素体チップ１の一部の表面上に形成されためっき層からなる外部導体層１２、４２の厚みや長さの寸法においてバラツキが複数の積層セラミックコンデンサ間で小さく、外部導体層１２、４２の厚みや長さを容易に制御することができる。また、外部導体層１２、４２がめっき層からなるので、外部導体層１２、４２の厚みを薄くすることができる。さらに、セラミック素体チップ１とは別の部材に予め形成されているめっき層１２０、４２０がセラミック素体チップ１の一部の表面上に転写されることにより、外部導体層１２、４２が形成されるので、めっき層１２０、４２０の厚みを薄くしても、外部導体層１２、４２に欠陥が生じ難い。
【００７２】
なお、この発明の積層セラミックコンデンサの製造方法では、めっき層からなる外部導体層１２、４２をセラミック素体チップ１の一部の表面上に形成するために、セラミック素体チップ１をめっき液に浸漬する必要がないので、めっき液がセラミック素体チップ１に浸入することによる信頼性の低下を防止することができる。
【００７３】
また、上述した本発明の一つの実施の形態としての積層セラミックコンデンサの製造方法をもう一つの局面から見れば、上記の作用効果に加えて、以下の作用効果を得ることができる。
【００７４】
型部材１００、４００の凹部にセラミック素体チップ１の一部を嵌め入れることにより、型部材１００、４００の凹部の内側表面に形成されためっき層１２０、４２０にセラミック素体チップ１の一部の表面を接触させる。型部材１００、４００の凹部の内側表面に形成されためっき層１２０、４２０にセラミック素体チップ１の一部の表面を接触させた状態で、セラミック素体チップ１を熱処理することにより、めっき層からなる外部導体層１２、４２をセラミック素体チップ１の一部の表面上に形成する。このため、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層１２０、４２０が予め形成された凹部を有する型部材１００、４００を用いるだけで、図１０に示すようにセラミック素体チップ１の両側面に外部導体層１２、４２を形成することができるだけでなく、セラミック素体チップ１の上下面の両端部まで延びるように外部導体層１２、４２の折り返し端部を容易に形成することができる。
【００７５】
なお、凹部を有する型部材１００、４００を用いることにより、予め形成されためっき層１２０、４２０とセラミック素体チップ１の一部の表面とを容易に接触させることができる。
【００７６】
この発明の積層セラミックコンデンサの製造方法では、型部材１００、４００の凹部の内側表面にめっき層１２０、４２０を形成するステップは、電解めっきによって行われ、型部材１００、４００において、めっき層１２０、４２０が形成される部分は導体からなり、めっき層が形成されない部分は絶縁体からなる場合、型部材１００、４００の凹部の内側表面において導体の部分のみに選択的にめっき層１２０、４２０を電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層１２０、４２０の選択的形成、または、めっき層１２０、４２０のパターニングが可能となる。これにより、外部導体層１２、４２としての外部電極が多数個、セラミック素体チップ１の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【００７７】
なお、めっき層１２０、４２０が形成される部分は、型部材１００、４００の凹部の内側表面の全部でもよく、一部分でもよい。
【００７８】
また、この発明の積層セラミックコンデンサの製造方法では、型部材１００、４００の凹部の内側表面にめっき層を形成するステップは、無電解めっきによって行われ、型部材１００、４００において、めっき層１２０、４２０が形成される部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有する材料からなり、めっき層が形成されない部分は、無電解めっき浴に含まれる還元剤に対して触媒活性を有しない材料からなる場合、型部材１００、４００の凹部の内側表面において触媒活性を有する材料からなる部分のみに選択的にめっき層１２０、４２０を無電解めっきによって容易に形成することができる。また、マスキング工程とエッチング工程という煩雑な製造工程を用いないで、めっき層１２０、４２０の選択的形成、または、めっき層１２０、４２０のパターニングが可能となる。これにより、外部導体層１２、４２としての外部電極が多数個、セラミック素体チップ１の外表面上に形成される多端子のセラミック電子部品を製造する場合にも本発明の製造方法を適用することができる。
【００７９】
なお、この場合も、めっき層１２０、４２０が形成される部分は、型部材１００、４００の凹部の内側表面の全部でもよく、一部分でもよい。
【００８０】
さらに、上述した積層セラミックコンデンサの製造方法では、セラミック素体チップ１の熱処理が、めっき層１２０、４２０に含まれる金属と、セラミック素体チップ１に含まれる酸素とが反応して生成物を生じさせる温度以上で行われることによって、生成物の存在により、めっき層１２０、４２０とセラミック素体チップ１とを強固に密着させることができる。これにより、めっき層からなる外部導体層１２、４２のセラミック素体チップ１に対する密着性を高めることができる。
【００８１】
さらにまた、チップ型の積層セラミックコンデンサの製造に本発明の製造方法を適用することにより、積層セラミックコンデンサにおいてより小さな体積でより大きな容量を得ることが可能になる。
【００８２】
図１０は、この発明の一つの実施の形態としての製造方法によって得られた積層セラミックコンデンサを示す断面図である。
【００８３】
図１０に示すように、めっき層からなる外部導体層１２、４２がセラミック素体チップ１の両側表面上に形成されている。セラミック素体チップ１は、積層された複数のセラミック層と、複数のセラミック層の間に配置された複数の内部導体層１１とを含む。内部導体層１１の一部の表面がセラミック素体チップ１の外表面に露出している。具体的には、セラミック積層体１０の両側表面において複数の内部導体層１１の一方端面が互い違いに露出している。めっき層からなる外部導体層１２、４２が、露出している内部導体層１１の一方端面に電気的に接続されるように形成されている。
【００８４】
この発明の製造方法を用いて複数のセラミック電子部品の一例である積層セラミックコンデンサが製造された場合について説明する。複数の積層セラミックコンデンサは、複数のセラミック素体チップ１の各々の一部の表面にめっき層からなる外部導体層１２、４２が形成されている。複数のセラミック素体チップ１は、上下面と、この上下面を接続する左右側面とを有する。複数の外部導体層１２、４２は、複数のセラミック素体チップ１の各々の上面の一方端部から、左側面または右側面の少なくともいずれか一方を経て、下面の一方端部まで延びるように各々の外部導体層１２、４２が形成されている。図１０に示すように、複数のセラミック素体チップ１の各々の上面または下面のいずれかの一方端部に形成された複数の外部導体層１２、４２の長さＳの平均値に対する標準偏差の割合が３％以下であることが好ましく、１％以下であることがさらに好ましい。複数の外部導体層１２、４２の厚みＴの平均値に対する標準偏差の割合が５％以下であることが好ましく。１％以下であることがさらに好ましい。
【００８５】
このように本発明の製造方法を用いて製造された積層セラミックコンデンサにおいては、外部導体層１２、４２を構成するめっき層の厚みと、めっき層の両端部の長さとを制御することができる。
【００８６】
図１１は、この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの製造装置の概略的な構成を示すブロック図である。
【００８７】
図１１に示すように、積層セラミックコンデンサの製造装置においては、各ステーションとして、めっき部Ｓ１、水洗部Ｓ２、乾燥部Ｓ３、治具セット部Ｓ４、チップ挿入部Ｓ５、治具取外部Ｓ６、鋳型セット部Ｓ７、熱処理部Ｓ８、チップ取出部Ｓ９が環状に連続して配置されている。
【００８８】
めっき部Ｓ１は、図１に示されるような型部材１００が準備され、図２に示されるように型部材１００の凹部の内側表面にめっき層１２０を形成するステーションである。水洗部Ｓ２は、めっき層１２０を形成した後、型部材１００を水洗するステーションである。乾燥部Ｓ３は、水洗された型部材１００を乾燥させるステーションである。
【００８９】
治具セット部Ｓ４は、図３に示すように、凹部を取り囲むようにリング形状のチップ案内支持治具２００をセラミック層１１０の上に載置するステーションである。
【００９０】
チップ挿入部Ｓ５は、図４に示すように、積層セラミックコンデンサのセラミック素体チップ１の一方の側部がチップ案内支持治具２００の内周面によって案内され、セラミック素体チップ１の一部を型部材１００の凹部に嵌め入れることにより、型部材１００の凹部の内側表面に形成されためっき層１２０にセラミック素体チップ１の一部の表面、すなわち、外部導体層を形成すべき表面を接触させるステーションである。
【００９１】
治具取外部Ｓ６は、チップ案内支持治具２００を型部材１００から取り外すステーションである。鋳型セット部Ｓ７は、図６に示すように、積層セラミックコンデンサのセラミック素体チップ１の反対側の他方の側部をもう一つの型部材４００の凹部に嵌め入れることにより、型部材４００の凹部の内側表面に形成されためっき層４２０にセラミック素体チップ１の一部の表面としてもう一方の側部の表面を接触させるステーションである。
【００９２】
熱処理部Ｓ８は、図７に示すように、セラミック素体チップ１の両側の表面がめっき層１２０、４２０に接触した状態で、型部材１００とセラミック素体チップ１を熱処理炉５００内に入れることにより、熱処理するステーションである。
【００９３】
チップ取出部Ｓ９は、図９に示すように、外部導体層１２、４２が形成されたセラミック素体チップ１を型部材１００、４００から分離するステーションである。
【００９４】
分離された型部材１００、４００は、めっき部Ｓ１に移動して、繰り返し使用される。
【００９５】
このようにして、セラミック電子部品の一例である積層セラミックコンデンサの製造方法または製造装置において、量産性に優れた外部導体層の形成方法または形成装置を提供することができる。
【実施例】
【００９６】
以下、図１１に示された装置を用いて、図１〜図９に示すように各製造工程を行なって、電解めっき法と無電解めっき法によって、図１０に示すように、積層セラミックコンデンサのセラミック素体チップ１の両側の表面にめっき層からなる外部導体層１２、４２を形成した。
【００９７】
積層セラミックコンデンサのセラミック素体チップ１は、大きさが１ｍｍ×０．５ｍｍ×０．５ｍｍの角柱形状であった。積層セラミックコンデンサには、２つの外部電極端子として外部導体層１２、４２を形成した。セラミック積層体１０の主成分はＢａＴｉＯ３であり、セラミック積層体１０を構成する各セラミック層の厚みは２μｍであった。内部電極としての内部導体層１１の主成分はＮｉであり、各内部導体層１１の厚みは１μｍであった。
【００９８】
外部導体層１２、４２を構成するめっき層を電解めっき法で形成する場合、図２に示されるように型部材１００の凹部の内壁面にめっき層１２０を形成する条件は、以下の通りであった。電解めっき浴は、ピロリン酸系電解Ｃｕめっき浴で、ｐＨが８．６、浴温が５８℃、ピロリン酸濃度が２３８ｇ／Ｌ、銅イオン濃度が３４ｇ／Ｌであった。バレルめっき条件としては、３００ｍＬの水平バレルを用いて、回転数を２０ｒｐｍ、直径が０．７ｍｍのはんだボール体積を７０ｍＬ、チップ体積を３０ｍＬ、通電条件を電流１０Ａで１８０分間、めっき膜厚の目標値を５μｍとした。
【００９９】
外部導体層１２、４２を構成するめっき層を無電解めっき法で形成する場合、図２に示されるように型部材１００の凹部の内壁面にめっき層１２０を形成する条件は、以下の通りであった。無電解めっき浴の組成は、硫酸銅が０．０４モル／Ｌ、還元剤としてホルムアルデヒドが０．１６モル／Ｌ、酒石酸が０．１モル／Ｌ、ポリエチレングリコールが１．０ｇ／Ｌ、水酸化ナトリウムが０．１２５モル／Ｌであった。
【０１００】
図１１のめっき部Ｓ１にて、電解めっき法または無電解めっき法によって型部材１００の凹部の内壁面に形成されためっき層１２０の厚みは約５μｍであった。乾燥部Ｓ３では、温度３００℃で３分間、水洗された型部材１００を乾燥させた。
【０１０１】
また、図１１の熱処理部Ｓ８にて、図７で示される熱処理工程は、温度１７００℃で酸素濃度が５０ｐｐｍの熱処理炉の内部にセラミック素体チップ１と型部材１００、４００を１０秒間保持することによって行なわれた。
【０１０２】
以上のようにして、図１０に示すように、めっき層からなる外部導体層１２、４２が形成された積層セラミックコンデンサのセラミック素体チップ１を多数個作製した。
【０１０３】
得られた多数のセラミック素体チップ１にて、外部導体層１２、４２の折り返し端部の長さＳと、外部導体層１２、４２の厚みを任意の５０点測定した。その結果、外部導体層１２、４２が電解めっき層または無電解めっき層のいずれで形成されても、長さＳの平均値または目標値０．１ｍｍに対する標準偏差の割合が０．９％、厚みＴの平均値または目標値５μｍに対する標準偏差の割合が０．８％であり、１％以下であった。このことから、本発明の製造方法を用いて製造された積層セラミックコンデンサにおいては、外部導体層１２、４２を構成するめっき層の厚みと、めっき層の両端部の長さとを制御することができることがわかる。
【０１０４】
今回開示された実施の形態や実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は以上の実施の形態や実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものであることが意図される。
【図面の簡単な説明】
【０１０５】
【図１】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第１の製造工程を示す概略的な断面図である。
【図２】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第２の製造工程を示す概略的な断面図である。
【図３】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第３の製造工程を示す概略的な断面図である。
【図４】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第４の製造工程を示す概略的な断面図である。
【図５】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第５の製造工程を示す概略的な断面図である。
【図６】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第４の製造工程の変形例を示す概略的な断面図である。
【図７】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第５の製造工程の変形例を示す概略的な断面図である。
【図８】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第６の製造工程を示す概略的な断面図である。
【図９】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの第７の製造工程を示す概略的な断面図である。
【図１０】この発明の一つの実施の形態としての製造方法によって得られた積層セラミックコンデンサを示す断面図である。
【図１１】この発明の一つの実施の形態として、セラミック電子部品の一例である積層セラミックコンデンサの製造装置の概略的な構成を示すブロック図である。
【図１２】従来の積層セラミックコンデンサを示す断面図である。
【符号の説明】
【０１０６】
１：セラミック素体チップ、１０：セラミック積層体、１１：内部導体層、１２，４２：外部導体層、１００，４００：型部材、１１０，４１０：セラミック層、１２０，４２０：めっき層。
【図１】
2010147167.tif 000003
【図２】
2010147167.tif 000004
【図３】
2010147167.tif 000005
【図４】
2010147167.tif 000006
【図５】
2010147167.tif 000007
【図６】
2010147167.tif 000008
【図７】
2010147167.tif 000009
【図８】
2010147167.tif 000010
【図９】
2010147167.tif 000011
【図１０】
2010147167.tif 000012
【図１１】
2010147167.tif 000013
【図１２】
2010147167.tif 000014