(57)【要約】【課題】    厚い配線を形成すると、絶縁膜との間に剥離が生じやすい。【解決手段】    半導体装置は、複数の半導体素子を形成した半導体基板と、半導体基板上方において、半導体基板表面とほぼ平行な第１レベルに延在する第１の配線パターンであって、異なるレベルの配線またはパッドとの接続領域を含む平面形状を有し、第１の厚さを有する主配線領域と主配線領域の側壁から１つ以上の段差を形成して外側に張り出し、第１の厚さより薄い第２の厚さを有し、主配線領域から連続する張り出し配線領域とを有する第１の配線パターンと、第１の配線パターンを囲む第１の絶縁領域と、を有する。【選択図】  図５−１
2010153543.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上方に形成された絶縁膜と、
前記絶縁膜中に形成された第１の厚さを有する主配線領域と、
前記主配線領域の側壁から１つ以上の段差を形成して外側に張り出し、前記第１の厚さより薄い第２の厚さを有する張り出し配線領域と、
を有する半導体装置。
【請求項２】
前記絶縁膜と前記主配線領域の間にバリアメタル膜を有する請求項１記載の半導体装置。
【請求項３】
前記絶縁膜と前記張り出し配線領域の間にバリアメタル膜を有する請求項１または２記載の半導体装置。
【請求項４】
前記主配線領域と前記張り出し配線領域上に形成された絶縁キャップ層をさらに有する請求項１〜３のいずれか１項記載の半導体装置。
前記半導体装置が多層配線を有し、前記第１の配線パターンが、６００ｎｍを超える前記第１の厚さを有する上層配線である請求項３記載の半導体装置。
【請求項５】
前記主配線領域と前記張り出し配線領域は、銅を含む材料からなる請求項１〜４のいずれか１項記載の半導体装置。
【請求項６】
前記第１の厚さは、６００ｎｍ以上である請求項１〜５のいずれか１項記載の半導体装置。
【請求項７】
前記張り出し配線領域の第２の厚さが、６６０ｎｍ以下である請求項１〜６のいずれか１項記載の半導体装置。
【請求項８】
前記張り出し配線領域の張り出し量が、１５０ｎｍ以上である請求項１〜７のいずれか１項記載の半導体装置。
【請求項９】
前記半導体基板上方の絶縁膜中に半導体基板表面とほぼ平行に延在し、異なるレベルの配線またはパッドとの接続領域を含む平面形状を有し、第１の厚さを有する主配線領域と、前記主配線領域の側壁から１つ以上の段差を形成して外側に張り出し、前記第１の厚さより薄い第２の厚さを有する張り出し配線領域とを形成する、
半導体装置の製造方法。
【請求項１０】
前記主配線領域と前記張り出し配線領域とを形成する工程が、層間絶縁膜を形成し、層間絶縁膜に上部で階段的に配線幅が拡がる配線用トレンチを形成し、配線用トレンチ表面にバリアメタル層を形成し、バリアメタル層の上に銅を含む材料からなる配線層を形成し、前記層間絶縁膜上の不要金属層を除去して前記トレンチ内に前記主配線領域と前記張り出し配線領域とを残す工程を含み、
前記主配線領域、前記張り出し配線領域、前記層間絶縁膜の上に絶縁性キャップ層を形成する工程をさらに含む請求項９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に厚い配線を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置は、世代ごとに構成素子であるＭＯＳトランジスタの縮小化、高集積化が進められている。トランジスタの微細化と共に、トランジスタに接続される配線の幅は縮小する傾向にある。集積回路の動作速度は、配線の抵抗と寄生容量により制限される。狭い配線の抵抗を低く抑えるため、アルミニウムに代わって、銅ないし銅合金が用いられるようになった。
【０００３】
銅配線は、パターニングの精度を上げることが難しい。そのため、層間絶縁膜に配線用トレンチを形成し、トレンチ内に銅配線を埋め込むダマシン法が用いられる。また、銅が絶縁膜中に拡散すると絶縁特性を低下させる性質を有する。銅の拡散を防止するために、トレンチ表面にバリアメタル層を形成し、その凹部に銅配線を埋め込み、層間絶縁膜上の不要金属層を化学機械研磨（ＣＭＰ）などで除去し、銅配線表面を覆って層間絶縁膜上に、銅拡散防止機能を有するＳｉＮ，ＳｉＣＮ，ＳｉＣ等の絶縁キャップ層を形成する。
【０００４】
高集積化と共に、ダマシン銅配線にもボイドなどの問題が生じ、その対策が研究されている。
【０００５】
特開２００１−１５５０８号は、トレンチを導電材料で埋込む際に、トレンチのアスペクト比が大きくなると、トレンチを完全に導電材料で埋込むことができず、導電層内に導電材料が充填されない、いわゆるボイドと呼ばれる空洞部分が生じることを指摘し、トレンチを規定する側壁間の距離を、半導体基板から遠ざかるにつれて徐々に大きくすることを提案する。
【０００６】
特開２００６−２０３０１９号は、配線パターンの微細化に伴い、ビア側面上部及びトレンチ側面上部では、バリアメタル膜が厚くなり、ビア側面下部及びトレンチ側面下部では、バリアメタル膜が薄くなり、シード層が十分堆積できず、電解めっきによるＣｕ膜の埋め込みが困難となり、ビアの内部にボイド等の埋め込み不良が発生することを指摘し、トレンチの底部の角に丸みをつけることを提案する。
【０００７】
特開２００６−２８７０８６号は、電界集中及び物理的なストレスにより配線及びビアプラグが損傷することを指摘し、ビアホールの底面及び側面を覆うバリアメタル膜を、ビアホールの下端部においてビアホールの側面を覆う部分の膜厚を、ビアホールの底面を覆う部分の膜厚よりも厚くすることを提案する。
【０００８】
高集積化と共に配線層の多層化も進み、１０層を超える多層配線も用いられている。配線構造は、トランジスタに近い下層配線ほど幅が狭く、また厚さも薄い配線が用いられ、上層になるほど幅が広く、厚さも厚い配線が配置される傾向を持つ。集積度の向上に伴い、より多くの電力をチップに投入する必要も生じる。より低抵抗の電源配線が要求され、上層配線の厚さは増大する傾向もある。
【０００９】
また、小型化携帯装置等において、ＤＣ−ＤＣコンバータを設け、パワーアンプの出力が低いときは電圧を低くして消費電力を低減する構成もある。このような用途では、例えば１００ｍＡオーダの電流を流せるインダクタが求められる。他の用途で、大電流を流せるインダクタが求められることもある。
【００１０】
【特許文献１】特開２００１−１５５０８号公報
【特許文献２】特開２００６−２−３０１９号公報
【特許文献３】特開２００６−２８７０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
大電流を流せる配線を得るため、厚さ数ミクロンといった厚い配線を形成することが望まれることもある。従来用いられなかったこのような厚い配線を形成すると、新たな問題が生じた。
【課題を解決するための手段】
【００１２】
本発明の１観点によれば、
複数の半導体素子を形成した半導体基板と、
前記半導体基板上方において、半導体基板表面とほぼ平行な第１レベルに延在する第１の配線パターンであって、異なるレベルの配線またはパッドとの接続領域を含む平面形状を有し、第１の厚さを有する主配線領域と前記主配線領域の側壁から１つ以上の段差を形成して外側に張り出し、前記第１の厚さより薄い第２の厚さを有し、前記主配線領域から連続する張り出し配線領域とを有する第１の配線パターンと、
前記第１の配線パターンを囲む第１の絶縁領域と、
を有する半導体装置
が提供される。
【発明の効果】
【００１３】
新たな問題を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
本発明者は、予備実験として、従来用いられなかった厚さ３．３μｍの厚い配線を、従来の厚い配線である厚さ０．６μｍの配線と共に試作した。
【００１５】
図１Ａに示すように、シリコン基板を含む下部構造ＬＳ上に、厚さ約０．８μｍの酸化シリコンの第１の層間絶縁膜ＩＤ１を形成し、深さ約０．６μｍの第１のトレンチＴＲ１をエッチングした。バリアメタル膜ＢＭ１として、平坦部上の厚さ約２０ｎｍ程度のＴａ膜をスパッタリングで堆積し、メッキシード層として、平坦部上の厚さ５０ｎｍ程度のＣｕ膜をスパッタリングで堆積し、トレンチＴＲ１を埋め込むように第１のＣｕ配線層Ｗ１をメッキで形成し、第１の層間絶縁膜ＩＤ１上の不要金属層を化学機械研磨（ＣＭＰ）で除去した。表面を平坦化した第１のＣｕ配線層Ｗ１の厚さは０．６μｍである。第１のＣｕ配線層Ｗ１を覆って、層間絶縁膜ＩＤ１上に銅拡散防止機能を有する第１の絶縁性キャップ膜ＣＡＰ１として、厚さ１４０ｎｍ程度のＳｉＣ膜を堆積した。
【００１６】
第１の絶縁性キャップ膜ＣＡＰ１の上に、第２の層間絶縁膜ＩＤ２として、厚さ約３．８μｍの酸化シリコン膜を堆積し、デュアルダマシン形状（ビア孔付き）の第２のトレンチＴＲ２をエッチングした。ビア孔の深さは約０．６μｍ、配線トレンチの深さは約３．３μｍである。バリアメタル膜ＢＭ２として、平坦部上の厚さ約２０ｎｍ程度のＴａ膜、メッキシード層として、平坦部上の厚さ５０ｎｍ程度のＣｕ膜、をスパッタリングで堆積し、トレンチＴＲ２を埋め込むように第２のＣｕ配線層Ｗ２をメッキで形成し、第２の層間絶縁膜ＩＤ２上の不要金属層をＣＭＰで除去した。表面を平坦化した第２のＣｕ配線層Ｗ２の配線部分の厚さは、３．３μｍである。第２のＣｕ配線層Ｗ２を覆って、第２の層間絶縁膜ＩＤ２上に銅拡散防止機能を有する第２の絶縁性キャップ膜ＣＡＰ２として、厚さ７０ｎｍ程度のＳｉＣ膜を堆積し、その上に酸化シリコン膜ＩＤ３を堆積した。
【００１７】
図１Ｂは、第２のＣｕ配線層Ｗ２の周辺部の拡大図である。厚い第２のＣｕ配線層Ｗ２のエッジ部近傍で第２のＣｕ配線層Ｗ２とその上の第２のキャップ層ＣＡＰ２との界面に剥離ＰＦが生じた。下方の第１のＣｕ配線層Ｗ１とその上の第１のキャップ層ＣＡＰ１との界面には剥離は生じなかった。厚さ０．６μｍの銅配線とキャップ層との界面には剥離は生じず、厚さ３．３μｍの銅配線とキャップ層との界面には剥離が生じたことから、配線の厚さが厚くなると、剥離が生じやすくなると推測される。剥離は半導体装置の信頼性を低下させ、寿命を短くする原因となるので、剥離を生じさせることなく、厚い配線を形成する技術が望まれる。
【００１８】
本発明者は、剥離の原因を究明するため、応力解析を行なった。応力解析においては、図１Ｂに示すように、Ｃｕ配線のエッジ部近傍で、銅配線とキャップ層との界面に微小な剥離（亀裂）が発生した状況を仮定し、その亀裂の進展しやすさを応力拡大係数という指標を用いて評価する。指標が大きいことは剥離が大きくなりやすいことを示す。このやり方は破壊力学でよく用いられる手法である。銅配線の厚さｔを、従来用いていた厚い配線の厚さ０．６μｍ（６００ｎｍ）（モデルＭ１）から、９００ｎｍ間隔で、１５００ｎｍ（モデルＭ２）、２４００ｎｍ（モデルＭ３）、３３００ｎｍ（モデルＭ４）と変化させ、応力拡大係数を算出した。
【００１９】
図１Ｃは、銅配線層の厚さに対して、応力拡大係数がどのように変化するかを示したグラフである。横軸が銅配線層の厚さｔを単位（ｎｍ）で示し、縦軸が応力拡大係数κiを単位（Ｐａ・μｍ−２）で示す。銅配線の厚さｔの増大と共に応力拡大係数κiが増大することが判る。全体として、上に凸の形状を描いている。厚さｔが６００ｎｍから１５００ｎｍに増加する時の応力拡大係数κiの増加が最も大きい。厚さ６００ｎｍより厚い銅配線を形成すると、印加される応力が急激に大きくなることが予測される。９００ｎｍ毎の配線膜厚増加に対する応力拡大係数κiの増加は、厚さの増大と共に、徐々に小さくなっている。厚さ６００ｎｍの銅配線では剥離が生ぜず、厚さ３３００ｎｍの銅配線では剥離が生じた実験結果と符合させると、厚さ６００ｎｍの銅配線に対応する応力拡大係数κｉ＝１．１６Ｅ８Ｐａ・μｍ−２では剥離が生じないが、厚さ３３００ｎｍの銅配線に対応する応力拡大計数κｉ＝２．１２Ｅ８Ｐａ・μｍ−２では剥離が生じることになる。
【００２０】
剥離の原因について考察してみる。このモデルにおいて、Ｃｕは周囲の絶縁物ＳｉＯ２，ＳｉＣより熱膨張係数が大きい。銅配線層を形成した後、例えば４００℃程度の温度でキャップ層、層間絶縁膜を堆積し、その後常温に降温する。降温工程で銅配線はキャップ層、層間絶縁膜より大きく収縮する。
【００２１】
図２Ａは、厚さ３３００ｎｍの銅配線Ｗ２を埋め込んだ第２の層間絶縁膜ＩＤ２上に第２のキャップ層ＣＡＰ２，第３の層間絶縁膜ＩＤ３を成膜した状態を簡略化して示す。温度は約４００℃である。昇温中の熱膨張は取り敢えず無視する。
【００２２】
図２Ｂに示すように、その後常温に降温する。降温に伴って、銅配線も絶縁膜も熱収縮する。銅配線の収縮量は絶縁膜の収縮量よりも、約１桁大きい。厚さ３３００ｎｍの銅配線の場合、熱収縮量の差は高さ方向で１０ｎｍオーダにもなる。第２の層間絶縁膜で囲まれた第２の銅配線が相対的に高さ１０ｎｍオーダ低くなると、第２のキャップ層ＣＡＰ２は１０ｎｍオーダの相対的高さ変化に曝されることになると考えられる。従って、銅配線のエッジ近傍のキャップ層ＣＡＰ２に大きな応力が印加されることになり、キャップ層ＣＡＰ２が銅配線Ｗ２表面から剥離する原因となろう。金属配線と絶縁膜とが横方向に並び、それらの表面を他の絶縁膜が覆うところで応力が大きくなることが推測される。
【００２３】
そこで、本発明者は、層間絶縁膜と接する配線パターン側壁部において、実質的に歪発生の原因となる配線高さを低減することを考えた。より具体的には、配線パターン側壁部において、外側に歪緩和領域を設ける。歪緩和領域においては、下部は周辺の絶縁膜とし、上部を配線パターンから連続して階段状に配線が張り出す張り出し配線領域とする。張り出し配線領域は、縮小された厚さを有するので、温度変化により生じる高さ変化（熱膨張量、熱収縮量）も小さくなる。
【００２４】
図３Ａに示すように、層間絶縁膜ＩＤにステップ形状を有するトレンチＴＲをエッチングする。トレンチの全深さをｔとした時、側壁は、下面から一旦（ｔ−ｈ）の高さまで立ち上がり、外側に幅Ｌ張り出してから、残りの高さｈ立ち上がる。トレンチＴＲに銅配線Ｗを埋め込み、ＣＭＰで不要部を除去した後、銅拡散防止機能を有する絶縁性キャップ層ＣＡＰを堆積し、さらにその上に層間絶縁膜ＩＤを堆積する。全厚さｔの主配線領域ＭＷの外側に、幅Ｌ，高さｈの張り出し配線領域ＥＸＷが形成され、歪緩和領域ＲＬを構成する。
【００２５】
歪緩和領域ＲＬにおいては、厚さ（ｔ−ｈ）の層間絶縁膜の上に厚さｈの張り出し配線領域ＥＸＷが配置される。厚さ（ｔ−ｈ）の層間絶縁膜は、その外側の層間絶縁膜と同じ材料なので、温度変化による熱収縮量（熱膨張量）は外側の層間絶縁膜と同じである。厚さｈの張り出し配線領域ＥＸＷは、その外側の層間絶縁膜より温度変化による高さ変化、例えば降温による熱収縮率、は大きいが、厚さｈは配線の全厚さｔより小さいので、高さ変化の絶対値は小さくなる。厚さｈの選択により、熱膨張量、熱収縮量は所望の値まで小さくできる。従って、例えば幅Ｌの張り出し配線領域ＥＸＷにおける降温による表面の落ち込み量は、低減する。全厚さｔの主配線領域ＭＷは、幅Ｌの張り出し配線領域ＥＸＷに連続し、連続した表面を形成している。従って、急激な表面高さの変化は生じにくいであろう。配線Ｗと層間絶縁膜ＩＤを覆って、絶縁性キャップ層ＣＡＰを形成した時、絶縁性キャップ層ＣＡＰの受ける歪は小さくなると予測される。
【００２６】
図３Ｂは、この考えに基づく配線の構造を示す断面図である。層間絶縁膜ＩＤに上部で階段状に外側に拡がる張り出し部を有するトレンチＴＲを２回のエッチングで形成する。トレンチの全深さをｔとする。張り出し部の幅をＬ，高さをｈとする。トレンチ表面を覆うようにバリアメタル膜ＢＭを例えば厚さ２０ｎｍ、銅シード層を例えば厚さ５０ｎｍ、スパッタリングで堆積し、銅をトレンチの深さ以上メッキで成膜する。層間絶縁膜ＩＤ上の不要金属層をＣＭＰで除去する。以下、バリアメタル膜ＢＭの厚さは微小なので無視する。全深さｔのトレンチ主部分に主配線領域ＭＷが形成され、その外側に連続するトレンチの張り出し部に張り出し配線領域ＥＸＷが形成される。
【００２７】
例として、主配線領域ＭＷの配線厚さｔを３３００ｎｍとする。張り出し配線領域ＥＸＷの配線高さｈを主配線領域ＭＷの厚さｔの１０％として、３３０ｎｍとする。張り出し配線領域ＥＸＷの幅ＬをモデルＭ５では１００ｎｍ、モデルＭ６では３００ｎｍとする。これらのモデルに対して、上述の応力拡大係数を算出した。
【００２８】
図４Ａは、張り出し配線領域ＥＸＷの幅Ｌを１００ｎｍ、３００ｎｍとしたモデルＭ５，Ｍ６の応力拡大係数κiを幅Ｌに対して示すグラフである。図１Ｃに示した、幅Ｌ＝０のモデルＭ１〜Ｍ４の応力拡大係数κiを併せて示す。モデルＭ４〜Ｍ６は、ｔ＝３３００ｎｍで、高さｈ＝３００ｎｍの張り出し配線領域ＥＸＷの幅Ｌが、０，１００，３００（ｎｍ）の時の応力拡大係数κiを示す。幅Ｌの増加と共に応力拡大係数κiが減少している。ｔ＝３３００ｎｍ、Ｌ＝１００ｎｍのＭ５の応力拡大係数κiは、ｔ＝２４００ｎｍ、Ｌ＝０ｎｍのＭ３の応力拡大係数κiより小さくなる。ｔ＝３３００ｎｍ、Ｌ＝３００ｎｍのＭ６の応力拡大係数κiは、ｔ＝１５００ｎｍ、Ｌ＝０ｎｍのＭ２の応力拡大係数κiより小さくなる。同じ配線厚さｔ＝３３００ｎｍでＬ＝０（ｎｍ）のＭ４と比べた時、Ｍ６：Ｌ＝３００ｎｍのκi減少量は、Ｍ５：Ｌ＝１００ｎｍのκi減少量の３倍より大きく、張り出し配線領域ＥＸＷの幅Ｌは１００ｎｍより大きくすること、例えば１５０ｎｍ以上にすること、が好ましいであろうことを示している。
【００２９】
張り出し配線領域ＥＸＷの高さｈを主配線領域の厚さｔの２０％、６６０ｎｍとした時の応力拡大係数も算出した。
【００３０】
図４Ｂは、張り出し配線領域ＥＸＷの高さｈを６６０ｎｍ、張り出し配線領域ＥＸＷの幅Ｌを１００ｎｍ、３００ｎｍとしたモデルＭ７，Ｍ８の応力拡大係数κiを張り出し配線領域ＥＸＷの高さｈが３３０ｎｍのモデルＭ５，Ｍ６の応力拡大係数κiと併せて示すグラフである。張り出し配線領域ＥＸＷの高さｈを増加すると、応力拡大係数κiは増大し、応力緩和効果が減少することを示している。張り出し配線領域ＥＸＷの高さｈが３３０ｎｍの場合は、幅Ｌを１００ｎｍから３００ｎｍに増大すると、応力拡大係数の減少が大きいが、高さｈが６６０ｎｍに増大した場合は、幅Ｌを１００ｎｍから３００ｎｍに増大しても得られる応力拡大係数の減少は小さくなっている。張り出し配線領域の高さをさらに高くすると、得られる効果はさらに小さくなることも予想される。張り出し配線領域ＥＸＷの高さｈをさらに変化させた時の応力拡大係数の変化を調べた。
【００３１】
図４Ｃは、張り出し配線領域ＥＸＷの幅Ｌを１００ｎｍとし、高さｈを１５０ｎｍ（Ｍ９），３３０ｎｍ（Ｍ５），６６０ｎｍ（Ｍ７），９００ｎｍ（Ｍ１０）とした時の応力拡大係数の変化を示すグラフである。横軸は張り出し配線領域ＥＸＷの高さｈ（ｎｍ）を示し、縦軸は応力拡大係数を示す。モデルＭ５，Ｍ７の応力拡大係数を結ぶ直線を想定すると、高さｈを増加したモデルＭ１０の応力拡大係数は該直線（リニア近似）より高くなり、高さｈを減少したモデルＭ９の応力拡大係数は該直線（リニア近似）より低くなる。高さｈを大きくすると、歪緩和効果は小さくなる傾向を強め、高さｈを小さくすると歪緩和効果は大きくなる傾向を強めるようである。
【００３２】
張り出し配線領域の高さｈはある程度以下に抑えることが歪緩和のためには好ましいであろう。但し、張り出し配線領域の高さを小さくすると、配線としての機能は減少し、基板面積の利用効率の点からは好ましくない場合もあろう。
【００３３】
現実に銅配線上に剥離が生じるか否かは、算出した応力拡大係数に対向できる密着性が界面に備わっているかどうかに依存する。すなわち、現実的な限界値は、用いるプロセスや材料に依存する。非常に密着性の高いプロセスを用いた場合、銅配線の高さ２４００ｎｍでは、張り出し配線領域を設けなくても剥離現象を回避することができた。段差のない銅配線の高さ２４００ｎｍは、図１Ｃ，４Ａに示すように、応力拡大係数κi＝１．５３７Ｅ８Ｐａ／μｍ２に対応する。
【００３４】
この値を、剥離現象の起こる臨界値の目安とすると、図４Ａは、張り出し配線領域の幅Ｌを１００ｎｍ以上とすることにより剥離現象を回避することが可能となることを示すと考えられる。幅Ｌを１５０ｎｍ以上とすれば、製造工程の偏差に対しても安定な歩留まりを期待できよう。厚さ６００ｎｍの配線は剥離を生じないこと、図４Ｂ，４Ｃは、張り出し配線領域の高さｈを６６０ｎｍ以下とすれば、剥離現象を回避することが可能であることを示すと考えられる。
【００３５】
以上の検討結果に基づく実施例を、以下説明する。
（実施例１）
図５Ａは、実施例１による半導体装置の上層配線の構造を示す。ダマシン配線の側壁に１段構造の張り出し配線領域を設けている。複数のトランジスタを形成したシリコン基板、下層配線を含む下部構造ＬＳの上に、下地絶縁膜ＬＤとしてＳｉＣ膜が形成されている。下地絶縁膜ＬＤの上に、ＳｉＯ２膜１１、ＳｉＣ膜１２が積層され、層間絶縁膜を構成している。ＳｉＣ膜１２、ＳｉＯ２膜１１をエッチングして配線パターンを収容するトレンチが形成されている。トレンチは、主トレンチの外側に張り出し部を有する。トレンチ内に、バリアメタル膜１４、銅配線層１５が埋め込まれて銅配線を構成している。銅配線は、厚さｔが３３００ｎｍの主配線領域ＭＷ、その外側に連続して形成され、高さｈが３３０ｎｍ、幅Ｌが３００ｎｍの張り出し配線領域ＥＸＷを有する。銅配線、層間絶縁膜を覆って、ＳｉＣ膜１６、ＳｉＯ２膜１７、ＳｉＮ膜１８が積層されている。なお、作成サンプルにおいては、主配線領域の幅は１０μｍ、配線長は１００μｍとした。
【００３６】
図５Ｂ−５Ｈは、図５Ａに示す半導体装置の製造工程の例を示す。
【００３７】
図５Ｂに示すように、下部構造ＬＳの上に、下地絶縁膜ＬＤとして厚さ５０ｎｍのＳｉＣ膜が形成されている。化学気相堆積（ＣＶＤ）により、下地絶縁膜ＬＤの上に、厚さ３２００ｎｍのＳｉＯ２膜１１、厚さ１００ｎｍのＳｉＣ膜１２を成膜する。
【００３８】
図５Ｃに示すように、基板上に幅１０．６μｍの開口を有するレジストマスクＲＭ１を形成し、ＳｉＣ膜１２の全厚さ１００ｎｍをドライエッチし、さらにＳｉＯ２膜１１を深さ２３０ｎｍエッチング時間を制御したドライエッチングによりコントロールエッチする。形成されるトレンチの深さは３３０ｎｍとなる。その後レジストマスクＲＭ１は除去する。
【００３９】
図５Ｄに示すように、基板上に、レジストマスクＲＭ１の開口より両側でそれぞれ３００ｎｍ幅を狭くした、幅１０μｍの開口を有するレジストマスクＲＭ２を形成する。レジストマスクＲＭ２をエッチングマスクとし、ＳｉＯ２膜１１の残り厚さをドライエッチする。その後レジストマスクＲＭ２は除去する。深さ３３００ｎｍ、幅１０μｍの中央部の両側にそれぞれ幅３００ｎｍ、高さ３３０ｎｍの張り出し部を有するトレンチが形成される。
【００４０】
図５Ｅに示すように、スパッタリングでバリアメタル膜として平坦部上の厚さ約２０ｎｍのＴａ膜１４を成膜し、その上にメッキシード層として平坦部上の厚さ約２０ｎｍのＣｕ膜１５Ｓを成膜する。スパッタリングは基板温度が室温で行なう。
【００４１】
図５Ｆに示すように、Ｃｕ膜１５Ｓの上にＣｕ膜を電解メッキし、銅層１５を得る。銅層１５は、トレンチを完全に埋め込む厚さを有するように電解メッキする。１００℃〜３５０℃の熱処理を行ない、Ｃｕ膜中のグレイン成長を実施する。
【００４２】
図５Ｇに示すように、化学機械研磨（ＣＭＰ）により、ＳｉＣ膜１２表面より上の銅層１５を除去する。主配線領域ＭＷの外側に張り出し配線領域ＥＸＷを備えた銅配線が形成される。主配線領域ＭＷと、その外側の張り出し配線領域ＥＸＷとはＳｉＣ膜１２表面と面一の表面を有する。
【００４３】
図５Ｈに示すように、Ｃｕ膜１５、ＳｉＣ膜１２を覆って基板上に、絶縁性銅拡散防止膜として厚さ５０ｎｍのＳｉＣ膜１６、上部絶縁膜として厚さ５００ｎｍのＳｉＯ２膜１７、パッシベーション膜として厚さ５０ｎｍのＳｉＮ膜１８をＣＶＤで成膜する。その後、必要に応じて、レジストマスクを用いたエッチングにより、銅配線の上の絶縁膜に開口を形成し、Ａｌ膜を成膜し、端子となるパッドを形成する。この際、４００℃、３０分の熱処理を加える。このようにして上部配線が形成される。
【００４４】
本実施例にしたがって、本例サンプルを作成した。張り出し配線領域ＥＸＷのない比較例サンプルも作成した。比較例においては、張り出し配線領域を持たない点以外は本例サンプルと同等である。
【００４５】
作成した配線の信頼性試験を行った。温度２５０℃、電流密度１ＭＡ／ｃｍ２で、エレクトロマイグレーション試験を行った。２００時間の試験後、本例サンプル、比較例サンプルいずれにも故障は発生しなかった。しかし、比較例では抵抗が僅かに変化したものがあった。抵抗が変化したサンプルを故障解析したところ、Ｃｕ膜とその上のＳｉＣ膜の界面で剥がれが発生していることが判った。本例サンプルには、抵抗変化は全くなく、調べた限り、界面における剥がれもなかった。
【００４６】
なお、上記実施例では主絶縁膜のＳｉＯ２膜をＣＶＤで形成しているが、その他の気相方法、ＳＯＤ（spin-on deposition)等の液相塗布法、等を用いてもよい。主絶縁膜としてＳｉＯ２膜を用いたが、他の絶縁材料を用いることもできる。例えば、インダクタンスとしての性能を向上するため、ＳｉＯ２より誘電率の高いＳｉＮやＳｉＣＮを用いてもよい。下層配線の絶縁膜と同じ材料、例えばＳｉＯ２より誘電率の低いＳｉＯＣ等を用いてもよい。バリアメタル膜としてＴａを用いたが、ＴａＮ膜、Ｔａ膜とＴａＮ膜の積層などを用いてもよい。その他、種々の変更、置換が可能である。
（実施例２）
実施例１ではトレンチの段差部分をコントロールエッチによって作成した。エッチストッパ構造を用いれば、段差構造をより容易に、かつ安定性よく作成することができる。
【００４７】
図６Ａは、実施例２による半導体装置の上層配線の構造を示す。実施例１同様、複数のトランジスタを形成したシリコン基板、下層配線を含む下部構造ＬＳの上に、下地絶縁膜ＬＤとしてＳｉＣ膜が形成されている。下地絶縁膜ＬＤの上に、厚さ３０００ｎｍのＳｉＯ２膜２１、ハードマスクとして機能する厚さ３３０ｎｍのＳｉＮ膜２２が積層され、層間絶縁膜を構成している。ＳｉＮ膜２２、ＳｉＯ２膜２１の界面で段差を形成したトレンチが形成されている。トレンチの張り出し部はＳｉＮ膜２２をエッチングすることで形成され、ＳｉＮ膜２２の厚さと同じ高さｈ＝３３０ｎｍを有する。トレンチ内に、バリアメタル膜１４、銅配線層１５が埋め込まれて銅配線を構成している点は実施例１と同様である。銅配線は、厚さｔが３．３μｍの主配線領域ＭＷ、その外側に連続して形成され、高さｈが３３０ｎｍ、幅Ｌが３００ｎｍの張り出し配線領域ＥＸＷを有する。張出し配線領域ＥＸＷの側面は、ＳｉＮ膜２２のみに接する。銅配線、ＳｉＮ膜２２を覆って、銅拡散防止機能を有する厚さ７０ｎｍのＳｉＣ膜で形成されたキャップ膜２６、厚さ５００ｎｍのＳｉＯ２膜２７、厚さ５０ｎｍのＳｉＮ膜２８が積層されている。実施例１同様、絶縁膜に開口を形成し、Ａｌ端子を形成する。
【００４８】
図６Ｂ−６Ｆは、図６Ａに示す半導体装置の製造工程の例を示す。
【００４９】
図６Ｂに示すように、下部構造ＬＳの上に、下地絶縁膜ＬＤとして厚さ５０ｎｍのＳｉＣ膜が形成されている。下地絶縁膜ＬＤの上に、化学気相堆積（ＣＶＤ）により、厚さ３０００ｎｍのＳｉＯ２膜２１、厚さ３３０ｎｍのＳｉＮ膜２２を成膜する。ＳｉＯ２膜２１、ＳｉＮ膜２２はエッチング特性が異なり、ＳｉＮ膜のエッチングにおいて、ＳｉＯ２膜をエッチストッパとすることができる。
【００５０】
図６Ｃに示すように、基板上に幅１０μｍの開口を有するレジストマスクＲＭ３を形成し、熱燐酸をエッチング液としたウェットエッチングで、ＳｉＮ膜２２の全厚さ３３０ｎｍをエッチする。ＳｉＯ２膜２１は、熱燐酸でエッチされず、エッチングを自動的に停止させる。ＳｉＮ膜２２は、ウェットエッチングで連続的にエッチされるので、滑らかな側面が得られる。その後レジストマスクＲＭ３は除去する。
【００５１】
図６Ｄに示すように、エッチされたＳｉＮ膜２２をハードマスクとして、ＳｉＯ２膜２１をドライエッチする。レジストマスクは用いないが、エッチング自身は、図５Ｄのドライエッチングと同様である。
【００５２】
図６Ｅに示すように、基板上に、レジストマスクＲＭ３の開口より両側でそれぞれ３００ｎｍ幅を広くした、幅１０．６μｍの開口を有するレジストマスクＲＭ４を形成する。開口内に、両側でそれぞれ幅３００ｎｍずつのＳｉＮ膜２２が露出する。熱燐酸をエッチング液としたウェットエッチングで、ＳｉＮ膜２２をエッチする。ＳｉＣ膜ＬＤ，ＳｉＯ２膜２１は、熱燐酸でエッチされない。ＳｉＮ膜２２のみがエッチされ、トレンチの張出し部を形成する。実施例１のように張り出し部の中間深さに異なる層の界面が存在すると、界面に基づく凹凸が形成されやすい。本実施例では、単一層をウェットエッチングするので、側面に凹凸が形成されることなく、シャープな側面を形成することができる。その後レジストマスクＲＭ４は除去する。深さ３．３μｍ、幅１０μｍのトレンチ中央部の両側にそれぞれ幅３００ｎｍ、高さ３３０ｎｍのトレンチ張り出し部を有する段差構造のトレンチが形成される。
【００５３】
図６Ｆに示すように、実施例１同様、スパッタリングでバリアメタル膜として平坦部上の厚さ約２０ｎｍのＴａ膜１４を成膜する。この後、実施例１と同様の工程により、トレンチ内にＣｕ層１５を埋め込む。Ｃｕ層１５を覆って、ＳｉＮ層２２上に、ＣＶＤにより、絶縁性銅拡散防止膜として機能する厚さ５０ｎｍのＳｉＮ膜２６を堆積し、その上にＣＶＤにより、厚さ５００ｎｍのＳｉＯ２膜２７、厚さ５０ｎｍのＳｉＮ膜２８を堆積する。
【００５４】
本実施例にしたがって、本例サンプルを作成した。張り出し配線領域ＥＸＷのない比較例サンプルも作成した。作成サンプルにおいては主配線領域の幅は１０μｍ、配線長は１００μｍとした。比較例においては、張り出し配線領域を持たない点以外は本例サンプルと同等である。
【００５５】
作成したサンプルに温度サイクル試験を行なった。温度サイクルは、−８０℃から１２５℃までの温度サイクルを繰り返した。比較例サンプルにおいては、およそ１％のサンプルでＣｕ／ＳｉＮ界面で剥がれが発生していることが判った。本例サンプルでは、Ｃｕ／ＳｉＮ界面での剥がれが全く発生していなかった。
【００５６】
厚い配線側壁の段差構造は、１段に限らない。任意の段数の段差構造を用いることができる。以下、２段の段差構造の場合を例に取って説明する。
（実施例３）
図７Ａは、実施例３による半導体装置の上層配線の構造を示す。ダマシン配線の側壁に２段構造の張り出し配線領域を設けている。実施例１同様、下部構造ＬＳの上に、下地絶縁膜ＬＤとしてＳｉＣ膜が形成され、下地絶縁膜ＬＤの上に、厚さ３２００ｎｍのＳｉＯ２膜１１、厚さ１００ｎｍのＳｉＣ膜１２が積層され、層間絶縁膜を構成している。ＳｉＣ膜１２、ＳｉＯ２膜１１をエッチングして、側壁に２段の段差構造を有するトレンチが形成されている。トレンチは、主トレンチの外側に２段構造の張り出し部を有する。主トレンチに続く、張り出し部第１段は、幅Ｌ１＝１５０ｎｍ、高さｈ１＝３３０ｎｍである。第１段に続く第２段も、幅Ｌ２＝１５０ｎｍ、高さｈ２＝３３０ｎｍである。表面からの第１段の深さは６６０ｎｍとなる。
【００５７】
トレンチ内に、バリアメタル膜１４、銅配線層１５が埋め込まれて銅配線を構成している。銅配線は、厚さｔが３３００ｎｍの主配線領域ＭＷ、その外側に連続して形成され、各段の高さｈが３３０ｎｍ、幅Ｌが１５０ｎｍの２段構造の張り出し配線領域ＥＸＷを有する。銅配線、層間絶縁膜を覆って、銅拡散防止膜として機能する厚さ５０ｎｍのＳｉＣ膜１６、厚さ５００ｎｍのＳｉＯ２膜１７、厚さ５０ｎｍのＳｉＮ膜１８が積層されている。本実施例の構造は、実施例１の１段の段差構造を２段の段差構造で置き換えたものに相当する。
【００５８】
図７Ｂ−７Ｆは、図７Ａに示す半導体装置の製造工程の例を示す。
【００５９】
図７Ｂに示すように、下部構造ＬＳの上に、下地絶縁膜ＬＤとして厚さ５０ｎｍのＳｉＣ膜が形成されている。化学気相堆積（ＣＶＤ）により、下地絶縁膜ＬＤの上に、厚さ３２００ｎｍのＳｉＯ２膜２１、厚さ１００ｎｍのＳｉＣ膜２２を成膜する。
【００６０】
図７Ｃに示すように、基板上に幅１０．６μｍの開口を有するレジストマスクＲＭ１を形成し、ＳｉＣ膜１２の全厚さ１００ｎｍをドライエッチし、さらにＳｉＯ２膜１１を深さ２３０ｎｍエッチング時間を制御したドライエッチングによりコントロールエッチする。形成されるトレンチの深さは３３０ｎｍとなる。その後レジストマスクＲＭ１は除去する。ここまでの工程は、実施例１と同様である。
【００６１】
図７Ｄに示すように、基板上に、レジストマスクＲＭ１の開口より両側でそれぞれ１５０ｎｍ幅を狭くした、幅１０．３μｍの開口を有するレジストマスクＲＭ５を形成する。レジストマスクＲＭ５をエッチングマスクとし、ＳｉＯ２膜１１を厚さ３３０ｎｍコントロールエッチする。その後レジストマスクＲＭ５は除去する。
【００６２】
図７Ｅに示すように、基板上に、レジストマスクＲＭ１の開口より両側でそれぞれ３００ｎｍ幅を狭くした、幅１０μｍの開口を有するレジストマスクＲＭ２を形成する。レジストマスクＲＭ２をエッチングマスクとし、ＳｉＯ２膜１１の残り厚さをドライエッチする。その後レジストマスクＲＭ２は除去する。
【００６３】
深さ３３００ｎｍ、幅１０μｍのトレンチ中央部の両側にそれぞれ各段が幅１５０ｎｍ、高さ３３０ｎｍの２段構造のトレンチ張り出し部を有する張り出し部付きトレンチが形成される。
【００６４】
図７Ｆに示すように、スパッタリングでバリアメタル膜として平坦部上の厚さ約２０ｎｍのＴａ膜１４を成膜し、その上にメッキシード層として平坦部上の厚さ約５０ｎｍのＣｕ膜を成膜する。スパッタリングは基板温度が室温で行なう。Ｃｕシード膜の上にＣｕ膜を電解メッキし、銅層１５を得る。銅層１５は、トレンチを完全に埋め込む厚さを有するように電解メッキする。１００℃〜３５０℃の熱処理を行ない、Ｃｕ膜中のグレイン成長を実施する。その後、実施例１同様の工程により、図７Ａの構造を得る。
【００６５】
本実施例による本例サンプルと、張出し配線領域のない比較例サンプルとを作成した。作成サンプルにおいて、主配線領域の幅は１０μｍ、配線長は１００μｍとした。本例サンプルと比較例サンプルにエレクトロマイグレーション試験を行なった。温度３００℃で１．５ＭＡ／ｃｍ２の電流を流した。実施例１のサンプルのエレクトロマイグレーション試験と比べると、温度、電流密度共に、より厳しい条件である。１６８時間の試験後に、どちらのサンプルにも故障は生じなかった。但し、比較例のサンプルでは１０％のサンプルで抵抗が変化し、その配線を故障解析したところ、Ｃｕ／ＳｉＣ界面で剥がれが発生していることが判った。本例サンプルでは、抵抗変化は全くなく、調べた限りＣｕ／ＳｉＣ界面での剥がれはなかった。
【００６６】
張出し配線領域のない、従来型の配線を形成した場合、配線が直角に曲がるコーナ部で、銅配線とその上の銅拡散防止膜との間に剥がれが見つかる確率が高かった。コーナ部では、配線が直角に曲がり、配線領域の側壁とその外側の層間絶縁膜との界面が直角に曲がっている。そのため、直線部より複雑な応力分布が発生する。これらの要因により、コーナ部で剥がれが生じ易いと考えられる。そこで、配線コーナ部に工夫を施した構造を検討した。
（実施例４）
図８Ａは、実施例４による配線の平面パターンを示す平面図である。配線１５は、Ｘ方向に沿う直進部とＹ方向に沿う直進部とが接続され、屈曲位置で方向が９０度変わっている。配線１５は、全厚さを有する主配線領域ＭＷと、主配線領域ＭＷに連続して、その外側に形成され、上面から中間深さまでの低減した厚さを有する張り出し配線領域ＥＸＷを有し、張り出し配線領域ＥＸＷの幅は、配線の屈曲部で配線の直進部より広くなっている。
【００６７】
図８Ｂは、図８Ａの切断線ＡＢに沿う、配線直進部の断面構造を示す。図５Ａに示した断面構造同様、主配線領域ＭＷは厚さ３３００ｎｍ、幅１０μｍを有し、張り出し配線領域ＥＸＷは厚さ３３０ｎｍ、幅ＬＳ３００ｎｍを有する。
【００６８】
図８Ｃは、図８Ａの切断線ＣＤに沿う、配線屈曲部（９０度）の断面構造を示す。主配線領域ＭＷの特性は直進部と変わらない。張り出し配線領域ＥＸＷは、厚さは直進部と同じ３３０ｎｍであり、幅ＬＣが、Ｘ方向、Ｙ方向共に６００ｎｍに広げられている。屈曲部での張り出し配線領域の幅ＬＣは、直進部での張り出し配線領域の幅ＬＳの２倍に増大している。屈曲部の張り出し配線領域の幅を増大することにより、屈曲部で剥がれやすい現象を抑制することができるであろう。
【００６９】
本実施例による例のサンプルと張り出し配線領域を有さない比較例サンプルとを作成し、温度サイクル試験を行った。配線形状は、共に、２つの直線部が角度９０度で接続されるパターンである。温度サイクルは、−８０℃から１２５℃までの温度サイクルを繰り返した。比較例サンプルにおいては、およそ１％のサンプルでＣｕ／ＳｉＣ界面で剥がれが発生していることが判った。
【００７０】
なお、本実施例では、マスク作成の便宜から、配線屈曲部での拡大した張り出し配線領域は矩形を基本形状としている。屈曲部の形状、拡大した張り出し配線領域の形状はこれらに制限されるものではない。
【００７１】
図９Ａは、屈曲部で拡大した張り出し配線領域ＥＸＷの形状を円状とした場合を示す。図９Ｂ，９Ｃは、配線がＴ形に接続され、異なる方向に沿う張り出し配線領域ＥＸＷの接続部の幅を円状、矩形状に拡大した構成を示す。図９Ｄ，９Ｅは、配線が交差し、異なる方向に沿う張り出し配線領域ＥＸＷの接続（交差）部の幅を円状、及び矩形状に拡大した構成を示す。
【００７２】
インダクタを形成する場合は、長い配線長を必要とする場合があり、所定面積にインダクタを収めるためにはループ状（ないしスパイラル）形状等も用いられる。
【００７３】
図１０Ａ，１０Ｂはインダクタ配線の形状例を示す。
【００７４】
図１０Ａにおいては、直線状の配線を９０度で接続し、矩形状（四角形状）のループ状配線を形成した構成を示す。接続部における張り出し配線領域の幅が実施例４同様に矩形状に拡大されている。なお、配線を三角形状に配置する場合も、接続部に張り出し配線領域を設けることにより、剥がれ抑制効果が得られよう。多角形形状の配線を形成する場合に、接続部の張り出し配線領域の幅を拡大することは剥がれを抑制するのに有効であろう。
【００７５】
図１０Ｂは、直線状の配線を鈍角で接続し、八角形状のループ状配線を形成した構成を示す。接続部における張り出し配線領域の幅が円状に拡大されている。接続部の角度が鈍角になればなるほど直線に近くなり、剥がれが生じにくくなると期待される。
【００７６】
インダクタの高容量化は、配線の厚さを厚くするのみでなく、周辺の絶縁膜の誘電率を高くすることでも実施できる。例えば、酸化シリコンに代えより誘電率の高い窒化シリコン等を用いることが考えられる。
【００７７】
図１１Ａは、下部構造ＬＳを覆う下地絶縁膜ＩＤの上に、ＳｉＮ膜３１、ＳｉＯ２膜３２、ＳｉＮ等のハードマスク膜３３を積層した層間絶縁膜構造を示す。実施例２同様、エッチング特性の異なる材料をエッチストッパとして用いることにより、異なる材料の界面で段差を構成し、実施例３同様、２段構成の張り出し配線構造を形成している。
【００７８】
図１１Ｂは、下部構造ＬＳを覆う下地絶縁膜ＩＤの上に、ＳｉＯ２とＦｅＰｔとを同時スパッタすることにより、金属ナノドットを含む、比誘電率ε＝１０〜１２という高誘電率絶縁膜４１を形成している。高誘電率絶縁膜４１の上にＳｉＮ，ＳｉＣ等のハードマスク膜４２を形成し、高誘電率絶縁膜４１と共に層間絶縁膜を構成する。実施例２同様のエッチストッパ機能を得ることも可能である。
【００７９】
配線材料は、銅に限らず、Ａｌ，Ａｌ合金も用いられる。絶縁材料と比較した場合、Ａｌ等の金属も大きな熱膨張係数の差を有する。厚い配線を絶縁膜で囲む場合、熱膨張係数の差に基づく応力が印加され、剥がれの原因となりうる。主配線領域の外側に張り出し配線領域を設けることにより、熱膨張係数の差に基づく歪を緩和する効果が期待できる。
（実施例５）
図１２Ａは、Ａｌ配線の構造を示す。複数のトランジスタを形成したシリコン基板、下層配線を含む下部構造ＬＳの上に、厚さ５０ｎｍのＴｉＮバリアメタル膜５７、厚さ３３００ｎｍのＡｌ膜５８、厚さ５０ｎｍのＴｉＮバリアメタル膜の積層でＡｌ配線が形成されている。Ａｌ配線の断面形状は、前述の実施例同様、矩形断面の主配線領域ＭＷとその上部に連続して外側に張り出す張り出し配線領域ＥＸＷを有する。張り出し配線領域ＥＸＷは、例えば幅３００ｎｍ。高さ３３０ｎｍを有する。Ａｌ配線を囲むようにＳｉＯ２等の絶縁膜５１が形成されている。
【００８０】
図１２Ｂ−１２Ｇは、図１２Ａに示す半導体装置の製造工程の例を示す。
【００８１】
図１２Ｂに示すように、下部構造ＬＳの上に、スパッタリングで厚さ５０ｎｍのＴｉＮ膜５７、厚さ３μｍのＡｌ膜５８−１を形成する。Ａｌ膜５８−１の上に幅１０μｍの主配線領域の平面形状を有するレジストマスクＲＭ６を形成する。レジストマスクＲＭ６をエッチングマスクとして、Ａｌ膜５８−１、ＴｉＮ膜５７を、ドライエッチング等によりパターニングする。その後、レジストマスクＲＭ６は除去する。
【００８２】
図１２Ｃに示すように、基板全面上に、プラズマＣＶＤ等によりＳｉＯ２膜５１−１を堆積し、パターニングされたＡｌ膜５８−１、ＴｉＮ膜５７を覆う。
【００８３】
図１２Ｄに示すように、化学機械研磨（ＣＭＰ）によりＳｉＯ２膜５１−１を研磨して、Ａｌ膜５８−１表面を露出すると共に、表面を平坦化する。
【００８４】
図１２Ｅに示すように、スパッタリングにより、基板上に、厚さ３３０ｎｍのＡｌ膜５８−２、厚さ５０ｎｍのＴｉＮ膜５９を堆積する。ＴｉＮ膜５９の上に幅１０．６μｍの張り出し配線領域の輪郭を有するレジストマスクＲＭ７を形成する。レジストマスクＲＭ７をエッチングマスクとして、ＴｉＮ膜５９、Ａｌ膜５８−２をドライエッチング等によりパターニングする。その後、レジストマスクＲＭ７は除去する。
【００８５】
図１２Ｆに示すように、上部で張り出し領域を有するＡｌ配線が形成される。張り出し配線領域は、ＴｉＮ膜５９、Ａｌ膜５８−２で形成される。主配線領域では、下部Ａｌ膜５８−１、上部Ａｌ膜５８−２により、Ａｌ膜５８が形成され、その上下にＴｉＮ膜５７，５９が積層される。
【００８６】
図１２Ｇに示すように、パターニングしたＴｉＮ膜５７、Ａｌ膜５８−１を包み込むように、プラズマＣＶＤ等によりＳｉＯ２膜５１−２を堆積する。下部ＳｉＯ２膜５１−１、上部ＳｉＯ２膜５１−２により、配線を包み込むＳｉＯ２膜５１が形成される。
【００８７】
本実施例による例のサンプルを、張り出し配線領域を有さない比較例サンプルと共に作成し、温度サイクル試験を行った。
【００８８】
図１２Ｈは比較例のサンプルの構成を示す断面図である。
【００８９】
温度サイクルは、−８０℃から１２５℃までの温度サイクルを繰り返した。比較例サンプルにおいては、およそ０．１％のサンプルにおいてＡｌ側面で剥がれが発生していた。本例サンプルでは、上面やバリアメタルのない側面でも剥がれが全く発生していなかった。
【００９０】
Ａｌ配線は、下地絶縁層の上面で絶縁層と並ぶ。これらの関係から、銅配線の上面がＡｌ配線の底面に相当するとも考えられる。張り出し配線領域を主配線領域の上面外側に設ける代わりに、底面外側に設けることにより同様の効果が得られるとも考えられる。
【００９１】
図１３は、Ａｌ配線の他の構造を示す。下地構造ＬＳの上に、厚さ５０ｎｍのＴｉＮバリアメタル層５７、厚さ３．３μｍのＡｌ膜５８、厚さ５０ｎｍのＴｉＮバリアメタル膜の積層でＡｌ配線が形成されている。Ａｌ配線の断面形状は矩形断面の主配線領域ＭＷとその底部に連続して外側に張り出す張り出し配線領域ＥＸＷを有する。張り出し配線領域ＥＸＷは、例えば幅３００ｎｍ。高さ３３０ｎｍを有する。Ａｌ配線を囲むようにＳｉＯ２等の絶縁膜５２が形成されている。本構造の場合、ＴｉＮ膜５７、Ａｌ膜５８、ＴｉＮ膜５９を連続的に成膜し、上部からコントロールエッチすることで主配線領域の形状を画定し、幅を拡げたレジストマスクを形成して張り出し配線領域の形状を画定することができる。成膜工程を分割する必要がなくなる。
【００９２】
図１４は、半導体集積回路装置の構成例を示す。Ｓｉ基板１０１に素子分離領域１０２が形成され、多数の活性領域が画定される。活性領域内にはｎチャネルＭＯＳトランジスタ、ｐチャネルＭＯＳトランジスタが形成されている。トランジスタを含む層をトランジスタ層ＴＲと呼ぶ。トランジスタ層ＴＲの上に多層層間絶縁膜が形成され、その中に多層配線が配置される。多層配線を下層配線ＷＲ１，中層配線ＷＲ２，上層配線ＷＲ３に分けると、上層配線ほど配線幅が広く、配線厚が厚くなり、配線ピッチが緩やかになる。下層配線、中層配線は銅配線で形成され、上層配線は銅配線とＡｌ配線で形成される。上述の実施例による配線は主に上層配線に採用される。
【００９３】
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、置換、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９４】
以下、本発明の特徴を付記する。
【００９５】
（付記１）
半導体基板と、
前記半導体基板上方に形成された絶縁膜と、
前記絶縁膜中に形成された第１の厚さを有する主配線領域と、
前記主配線領域の側壁から１つ以上の段差を形成して外側に張り出し、前記第１の厚さより薄い第２の厚さを有する張り出し配線領域と、
を有する半導体装置。
【００９６】
（付記２）
前記張り出し配線領域は、前記主配線領域と面一の上面を有する付記１記載の半導体装置。
【００９７】
（付記３）
前記絶縁膜と前記主配線領域の間にバリアメタル膜を有する付記１または２記載の半導体装置。
【００９８】
（付記４）
前記絶縁膜と前記張り出し配線領域の間にバリアメタル膜を有する付記１〜３の何れか１項記載の半導体装置。
【００９９】
（付記５）
前記主配線領域と前記張り出し配線領域上に形成された絶縁キャップ層をさらに有する付記１〜４のいずれか１項記載の半導体装置。
【０１００】
（付記６）
前記主配線領域と前記張り出し配線領域は、銅を含む材料からなる付記１〜５のいずれか１項記載の半導体装置。
【０１０１】
（付記７）
前記第１の厚さは、６００ｎｍ以上である付記１〜６のいずれか１項記載の半導体装置。
【０１０２】
（付記８）
前記張り出し配線領域の第２の厚さが、６６０ｎｍ以下である付記１〜７のいずれか１項記載の半導体装置。
【０１０３】
（付記９）
前記張り出し配線領域の張り出し量が、１５０ｎｍ以上である付記１〜８のいずれか１項記載の半導体装置。
【０１０４】
（付記１０）
前記主配線領域が複数の直線部分を接続位置で接続した平面形状を有し、前記張り出し配線領域の張り出し量が前記接続位置周辺でその他の位置より大きい付記１〜９の何れか１項記載の半導体装置。
【０１０５】
（付記１１）
前記接続位置周辺の前記張り出し配線領域が、角型または円弧型の平面形状を有する付記１０記載の半導体装置。
【０１０６】
（付記１２）
前記主配線領域と前記張り出し配線領域が、全体としておおむね四角形状ないし八角形状のインダクタを構成する付記１〜１１のいずれか１項記載の半導体装置。
【０１０７】
（付記１３）
前記絶縁膜が、金属微粒子を含む付記１２記載の半導体装置。
【０１０８】
（付記１４）
前記半導体基板上方の絶縁膜中に半導体基板表面とほぼ平行に延在し、異なるレベルの配線またはパッドとの接続領域を含む平面形状を有し、第１の厚さを有する主配線領域と、前記主配線領域の側壁から１つ以上の段差を形成して外側に張り出し、前記第１の厚さより薄い第２の厚さを有する張り出し配線領域とを形成する、
半導体装置の製造方法。
【０１０９】
（付記１５）
前記主配線領域と前記張り出し配線領域とを形成する工程が、層間絶縁膜を形成し、層間絶縁膜に上部で階段的に配線幅が拡がる配線用トレンチを形成し、配線用トレンチ表面にバリアメタル層を形成し、バリアメタル層の上に銅を含む材料からなる配線層を形成し、前記層間絶縁膜上の不要金属層を除去して前記トレンチ内に前記主配線領域と前記張り出し配線領域とを残す工程を含み、
前記主配線領域、前記張り出し配線領域、前記層間絶縁膜の上に銅拡散防止機能を有する絶縁性キャップ層を形成する工程をさらに含む付記１４記載の半導体装置の製造方法。
【０１１０】
（付記１６）
前記主配線領域と前記張り出し配線領域とを形成する工程が、下層層間絶縁膜上に下部配線パターンを形成し、前記下部配線パターンを覆って下部絶縁膜を形成し、前記下部絶縁膜を上方から除去して前記下部配線パターンを露出し、前記下部配線パターン上に配線幅が下部配線パターンより広い上部配線パターンを形成し、上部配線パターンを覆って上部絶縁膜を形成する工程を含む、
付記１４記載の半導体装置の製造方法。
【図面の簡単な説明】
【０１１１】
【図１】図１Ａ，１Ｂは、予備実験で作成した配線構造の断面図、及びその部分拡大図、図１Ｃは算出した応力拡大係数を銅配線の厚さに対して示すグラフである。
【図２】図２Ａ，２Ｂは、ダマシン銅配線を形成した後、上部絶縁層を形成する工程を解析する概略断面図である。
【図３】図３Ａは、考察した配線構造を概略的に示す断面図、図３Ｂはこの考えに基づき作成する配線構造の断面図である。
【図４】図４Ａ，４Ｂ，４Ｃは算出した応力拡大係数を、配線厚さｔ、張り出し幅Ｌ，張り出し高さｈに対して示すグラフである。
【図５−１】と、
【図５−２】と、
【図５−３】図５Ａは実施例１による半導体装置の概略断面図、図５Ｂ−５Ｈは、図５Ａの配線構造の製造工程を示す概略断面図である。
【図６−１】と、
【図６−２】図６Ａは実施例２による半導体装置の概略断面図、図６Ｂ−６Ｆは、図６Ａの配線構造の製造工程を示す概略断面図である。
【図７−１】と、
【図７−２】図７Ａは実施例３による半導体装置の概略断面図、図７Ｂ−７Ｆは、図７Ａの配線構造の製造工程を示す概略断面図である。
【図８】図８Ａは実施例４による配線構造の概略平面図，図８Ｂ，８Ｃは２箇所における断面構造を示す概略断面図である。
【図９】図９Ａ−９Ｅは、実施例４の変形例による配線構造を示す概略平面図である。
【図１０】図１０Ａ，１０Ｂは、実施例４の更なる変形例による配線構造を示す概略平面図である。
【図１１】図１１Ａ，１１Ｂは、インダクタの変形例を示す概略断面図である。
【図１２−１】と、
【図１２−２】図１２Ａは実施例５による半導体装置の概略断面図、図１２Ｂ−１２Ｇは、図１２Ａの配線構造の製造工程を示す概略断面図、図１２Ｈは比較例の配線構造を示す概略断面図である。
【図１３】実施例５の変形例の構造を示す概略断面図である。
【図１４】多層配線を有する半導体装置の構成を示す概略断面図である。
【符号の説明】
【０１１２】
ＬＳ    下部構造、
ＩＤ    層間絶縁膜、
Ｗ    配線、
ＢＭ    バリアメタル、
ＴＲ    トレンチ、
ＣＡＰ    キャップ層、
ＭＷ    主配線領域、
ｔ    主配線領域の厚さ、
ＥＸＷ    張り出し配線領域、
Ｌ    張り出し配線領域の幅、
ｈ    張り出し配線領域の高さ、
ＬＤ    下地絶縁膜、
１１    酸化シリコン膜、
１２    ハードマスク膜、
１４    バリアメタル膜、
１５    銅層、
１６    キャップ膜、
１７    絶縁膜、
１８    パッシベーション膜、
ＲＭ    レジストマスク、
２１，２２  （エッチング特性の異なる）絶縁膜、
５８    Ａｌ配線、
５７，５９  ＴｉＮ膜。    
【図１】
2010153543.tif 000003
【図２】
2010153543.tif 000004
【図３】
2010153543.tif 000005
【図４】
2010153543.tif 000006
【図５−１】
2010153543.tif 000007
【図５−２】
2010153543.tif 000008
【図５−３】
2010153543.tif 000009
【図６−１】
2010153543.tif 000010
【図６−２】
2010153543.tif 000011
【図７−１】
2010153543.tif 000012
【図７−２】
2010153543.tif 000013
【図８】
2010153543.tif 000014
【図９】
2010153543.tif 000015
【図１０】
2010153543.tif 000016
【図１１】
2010153543.tif 000017
【図１２−１】
2010153543.tif 000018
【図１２−２】
2010153543.tif 000019
【図１３】
2010153543.tif 000020
【図１４】
2010153543.tif 000021