(57)【要約】【課題】端子間の接合性に優れ高い信頼性を備えたものにするとともに、端子の狭ピッチ化も容易に対応できる電子装置、電子装置の製造方法、電子機器を提供する。【解決手段】本発明の半導体装置１は、半導体基板１０と、半導体基板１０に形成された貫通孔７内に設けられるとともに半導体基板１０の能動面１０Ａ側に部分的に突出する貫通電極５と、を有し、貫通電極５は、樹脂コア９と、樹脂コア９の少なくとも一部を覆う導電膜１５と、を有する。【選択図】図１
2010153822.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に形成された貫通孔内に設けられるとともに前記基板の一面側に部分的に突出する貫通電極と、を有し、
前記貫通電極は、樹脂コアと、前記樹脂コアの少なくとも一部を覆う導電膜と、を有することを特徴とする電子装置。
【請求項２】
前記貫通電極の先端が、外方に向かって凸となる曲面状になっていることを特徴とする請求項１記載の電子装置。
【請求項３】
前記貫通電極が、先端に向かって細くなるテーパ形状になっていることを特徴とする請求項１または２記載の電子装置。
【請求項４】
前記導電膜が、展延性を有する単体または複数の金属膜により形成されていることを特徴とする請求項１ないし３のいずれか一項に記載の電子装置。
【請求項５】
前記基板が導電性を有しており、
前記貫通孔内に設けられるとともに前記基板の前記一面側に部分的に突出する下地層によって、前記貫通電極の突出部分の基部側の側面が覆われていることを特徴とする請求項１ないし４のいずれか一項に記載の電子装置。
【請求項６】
前記貫通孔が一方向に長手の平面形状を有しており、
前記貫通電極は、前記貫通孔に沿って延びる前記樹脂コアと、
前記樹脂コアの表面に形成された複数の前記導電膜とを有することを特徴とする請求項１ないし５のいずれか一項に記載の電子装置。
【請求項７】
前記基板の前記一面側と反対側の他面上に前記導電膜と導通する電極端子が形成されていることを特徴とする請求項１ないし６のいずれか一項に記載の電子装置。
【請求項８】
基板の一面側からビアを形成する工程と、
前記ビア内に導電膜を形成する工程と、
前記ビア内に前記導電膜を介して樹脂を充填する工程と、
前記基板を薄くして前記ビアを貫通させる工程と、を備えたことを特徴とする電子装置の製造方法。
【請求項９】
前記基板が導電性を有する場合、
前記ビアの内面に下地層を形成した後、該下地層上に前記導電膜を形成し、
さらに、前記基板を薄くして前記ビアを貫通させた後、前記基板の他面側に突出した前記下地層を除去して前記導電膜を露出させることを特徴とする請求項８記載の電子装置の製造方法。
【請求項１０】
前記ビアを形成する工程において、前記ビアの底面を曲面状に形成することを特徴とする請求項８記載の電子装置の製造方法。
【請求項１１】
前記ビアを形成する工程において、前記ビアの内面をテーパ形状に形成することを特徴とする請求項８記載の電子装置の製造方法。
【請求項１２】
前記ビアを形成する工程において、前記ビアを一方向に長手の平面形状に形成し、
前記導電膜を形成する工程の後に、前記導電膜を複数の領域にパターニングする工程を有することを特徴とする請求項８記載の電子装置の製造方法。
【請求項１３】
前記下地層を除去する際、前記貫通電極の突出部分の基部側に前記下地層を部分的に残すことを特徴とする請求項９記載の電子装置の製造方法。
【請求項１４】
前記基板上に前記導電膜と導通する電極端子を形成する工程を有することを特徴とする請求項８または９記載の電子装置の製造方法。
【請求項１５】
前記請求項１ないし７のいずれか一項に記載の電子装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、電子装置の製造方法、電子機器に関するものである。
【背景技術】
【０００２】
従来、積層型半導体装置では、バンプの接合に高精度な位置決めが要求されるため、フリップチップボンダーを用いた加熱加圧による接合がなされている。しかしながら、バンプの接合にハンダを用いた場合、加熱加圧によってハンダが接合部分からはみ出してしまい、接合不良を生じやすいという問題があった。
【０００３】
特許文献１では、シリコン基板から突出した裏面端子の側面に絶縁膜が形成されているため、接合時において過剰なハンダが端子周辺にはみ出してシリコン基板とショートするおそれがある。また、リフローボンディングなどの無加重の接合方法を用いた場合であっても、特許文献１のように裏面端子の先端が平坦面であると、接合強度が弱くなるという問題もあった。
【０００４】
これを解決するために、特許文献２に示すような裏面端子側面のＣｕも露出させ、シリコン基板側の基部は絶縁膜で覆った構成が提案されている。この端子側面のＣｕ露出部がハンダ接合に寄与し、形成されるハンダ形状は裏面端子周辺部から半導体基板（シリコン基板）の能動面上の端子まで裾をひく形状となる。したがって、はみ出したハンダによる半導体基板とのショートや端子間におけるショートを回避できる。また、接合面積が増えるため接合強度も向上した。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−５３２１８号公報
【特許文献２】特開２００４−２９７０１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２記載の方法であってもハンダ量のコントロールが難しいため、接合不良を完全に回避することは困難である。また、小型化の要求に答えるべく狭ピッチ化が進められているが、従来の構造はハンダ接合のため狭ピッチ化が難しいという問題が残っている。
【０００７】
本発明は、上記従来技術の問題点に鑑み成されたものであって、端子間の接合性に優れ高い信頼性を備えたものにするとともに、端子の狭ピッチ化も容易に対応できる電子装置、電子装置の製造方法、電子機器を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、上記課題を解決するために、半導体基板と、前記半導体基板に形成された貫通孔内に設けられるとともに、前記半導体基板の能動面と反対側の裏面に部分的に突出する貫通電極と、を有し、前記貫通電極は、樹脂コアと、前記樹脂コアの少なくとも一部を覆う導電膜と、ことを特徴とする。
【０００９】
本発明によれば、半導体基板の裏面側に貫通電極が部分的に突出しており、他の電子素子を実装する場合には、貫通電極を構成している導電膜の内側の樹脂コアの樹脂変形を利用した接続となる。このため、後に実装される電子素子側の端子に対する貫通電極の接触面積が広がって接続信頼性が良好となる。また、樹脂コアの弾性変形により、貫通電極と端子との接合強度が向上するとともに圧着も樹脂のみで可能となる。
本発明の半導体装置では、ハンダなど低融点金属を用いた接合に問題とされていた、ハンダのはみ出しによる半導体基板とのショートや端子間のショートも回避できることになるので、従来に比べて接続信頼性が向上する。
【００１０】
また、前記貫通電極の突出部分の先端が、外方に向かって凸となる曲面状になっていることが好ましい。
本発明によれば、電子素子側の端子との接合時において貫通電極が容易に変形するようになる。
【００１１】
また、前記貫通電極の前記突出部分が、先端に向かって細くなるテーパ形状になっていることが好ましい。
本発明によれば、電子素子側の端子に対する貫通電極の接触面積をより広げることができるので、接続信頼性がさらに向上したものとなる。
【００１２】
また、前記導電膜が、展延性を有する単体または複数の金属膜により形成されていることが好ましい。
本発明によれば、展延性を有する単体または複数の金属膜により形成された導電膜であれば、樹脂コアとともに変形し易い。
【００１３】
また、前記貫通孔内に設けられるとともに前記基板の一面側に部分的に突出する下地層によって、前記貫通電極の突出部分の基部側の側面が覆われていることが好ましい。
本発明によれば、変形した貫通電極と半導体基板との間のショートを回避することができる。
【００１４】
また、前記貫通孔が一方向に長手の平面形状を有しており、前記貫通電極は、前記貫通孔に沿って延びる前記樹脂コアと、前記樹脂コアの表面に形成された複数の前記導電膜とを有することが好ましい。
本発明によれば、一つの貫通孔の開口内に複数の貫通電極が設けられていることから、狭ピッチ化が可能となり装置の小型化が図れる。
【００１５】
また、前記半導体基板の前記能動面上に前記導電膜と導通する電極端子が形成されていることが好ましい。
本発明によれば、裏面側に突出した貫通電極の先端を、電子素子側の端子と接続するための端子として機能させることができる。
【００１６】
本発明の半導体装置の製造方法は、半導体基板の能動面側からビアを形成する工程と、前記ビアの内面に下地層を形成する工程と、前記下地層上に導電膜を形成する工程と、前記ビア内に樹脂を充填する工程と、前記半導体基板を薄くする工程と、前記開口から突出した前記下地層を除去して前記導電膜を露出させる工程と、を備えたことを特徴とする。
【００１７】
本発明によれば、半導体基板の裏面から突出する樹脂コアバンプ構造の半導体装置を得ることができる。これにより、ハンダなど低融点金属を用いた接合に問題とされていた、ハンダのはみ出しによる半導体基板とのショートや、端子間のショートも回避できることになる。このように、接続信頼性の高い半導体装置が得られる。
また、樹脂コアバンプを形成する工程と貫通電極を形成する工程とが一つになるため、大幅なコスト削減が可能となる。
【００１８】
また、前記ビアを形成する工程において、前記ビアの底面を曲面状に形成することが好ましい。
本発明によれば、貫通電極の先端を曲面状に形成することができるので、接合時に変形し易く且つ接合強度も確実に得られる端子となる。
【００１９】
また、前記ビアを形成する工程において、前記ビアをテーパ形状に形成することが好ましい。
本発明によれば、電子素子側の端子との接触面積をより広げることが可能な貫通電極を形成することができるので、接続信頼性がさらに向上する。
【００２０】
また、前記下地層を除去する工程において、前記貫通電極の突出部分の基部側に前記下地層を部分的に残すことが好ましい。
本発明によれば、電子素子との接合時において、変形した貫通電極（導電膜）と半導体基板との間のショートを回避することができる。
【００２１】
また、前記ビアを形成する工程において、前記ビアを一方向に長手の平面形状に形成し、前記下地層上に導電膜を形成する工程の後に、前記導電膜を複数の領域にパターニングする工程を有することが好ましい。
本発明によれば、一つの貫通孔内に複数の貫通電極を形成することができるので、端子の狭ピッチ化が可能となり、装置の小型化が図れる。
【００２２】
また、前記半導体基板の前記能動面上に前記導電膜と導通する電極端子を形成する工程を有することが好ましい。
本発明によれば、樹脂コアバンプの形成と同時に半導体基板の表裏導通が得られるので、製造工程を短縮することができる。
【００２３】
本発明の電子機器は、先に記載の半導体装置を備えたことを特徴とする。
本発明によれば、接続信頼性が向上した電子機器が得られる。
【００２４】
本発明の電子装置は、基板と、前記基板に形成された貫通孔内に設けられるとともに前記基板の一面側に部分的に突出する貫通電極と、を有し、前記貫通電極は、樹脂コアと、前記樹脂コアの少なくとも一部を覆う導電膜と、を有することが好ましい。
【００２５】
本発明によれば、基板の一面側に貫通電極が部分的に突出しており、他の電子素子を実装する場合には、貫通電極を構成している導電膜の内側の樹脂コアの樹脂変形を利用した接続となる。このため、後に実装される電子素子側の端子に対する貫通電極の接触面積が広がって接続信頼性が良好となる。また、樹脂コアの弾性変形により、貫通電極と端子との接合強度が向上するとともに圧着も樹脂のみで可能となる。
【００２６】
また、前記貫通電極の先端が、外方に向かって凸となる曲面状になっていることが好ましい。
本発明によれば、電子素子側の端子との接合時において貫通電極が容易に変形するようになる。
【００２７】
また、前記貫通電極が、先端に向かって細くなるテーパ形状になっていることが好ましい。
本発明によれば、電子素子側の端子に対する貫通電極の接触面積をより広げることができるので、接続信頼性がさらに向上したものとなる。
【００２８】
また、前記導電膜が、展延性を有する単体または複数の金属膜により形成されていることが好ましい。
本発明によれば、展延性を有する単体または複数の金属膜により形成された導電膜であれば、樹脂コアとともに変形し易い。
【００２９】
また、前記基板が導電性を有しており、前記貫通孔内に設けられるとともに前記基板の前記一面側に部分的に突出する下地層によって、前記貫通電極の突出部分の基部側の側面が覆われていることが好ましい。
本発明によれば、変形した貫通電極と基板との間のショートを回避することができる。
【００３０】
また、前記貫通孔が一方向に長手の平面形状を有しており、
前記貫通電極は、前記貫通孔に沿って延びる前記樹脂コアと、
前記樹脂コアの表面に形成された複数の前記導電膜とを有することが好ましい。
本発明によれば、一つの貫通孔の開口内に複数の貫通電極が設けられていることから、狭ピッチ化が可能となり装置の小型化が図れる。
【００３１】
また、前記基板の前記一面側とは反対側の他面上に前記導電膜と導通する電極端子が形成されていることが好ましい。
本発明によれば、基板上に形成される集積回路と貫通電極とを接続させるための端子として機能する。
【００３２】
本発明の電子装置の製造方法は、基板の表面側からビアを形成する工程と、前記ビア内に導電膜を形成する工程と、前記ビア内に前記導電膜を介して樹脂を充填する工程と、前記基板を薄くして前記ビアを貫通させる工程と、を備えたことを特徴とする。
【００３３】
本発明によれば、基板の裏面側から突出する樹脂コアバンプ構造の電子装置を得ることができる。これにより、ハンダなど低融点金属を用いた接合に問題とされていた、ハンダのはみ出しによる基板とのショートや、端子間のショートも回避できることになる。このように、接続信頼性の高い電子装置が得られる。
【００３４】
また、前記基板が導電性を有する場合、前記ビアの内面に下地層を形成した後、該下地層上に前記導電膜を形成し、さらに、前記基板を薄くして前記ビアを貫通させた後、前記基板の裏面側に突出した前記下地層を除去して前記導電膜を露出させることが好ましい。
本発明によれば、導電性を有する基板を用いた場合でも、ビア内に下地層を形成することによって、導電膜との絶縁性が確保されて、接続信頼性の高い電子装置が得られる。
また、絶縁性の基板の場合は下地層を形成する必要がないので、製造工程が削減でき、低コスト化が可能である。
【００３５】
また、前記ビアを形成する工程において、前記ビアの底面を曲面状に形成することが好ましい。
本発明によれば、貫通電極の先端を曲面状に形成することができるので、接合時に変形し易く且つ接合強度も確実に得られる端子となる。
【００３６】
また、前記ビアを形成する工程において、前記ビアの内面をテーパ形状に形成することが好ましい。
本発明によれば、電子素子側の端子との接触面積をより広げることが可能な貫通電極を形成することができるので、接続信頼性がさらに向上する。
【００３７】
また、前記ビアを形成する工程において、前記ビアを一方向に長手の平面形状に形成し、
前記導電膜を形成する工程の後に、前記導電膜を複数の領域にパターニングする工程を有することが好ましい。
本発明によれば、一つの貫通孔内に複数の貫通電極を形成することができるので、端子の狭ピッチ化が可能となり、装置の小型化が図れる。
【００３８】
また、前記下地層を除去する際、前記貫通電極の突出部分の基部側に前記下地層を部分的に残すことが好ましい。
本発明によれば、電子素子との接合時において、変形した貫通電極（導電膜）と半導体基板との間のショートを回避することができる。
【００３９】
また、前記基板上に前記導電膜と導通する電極端子を形成する工程を有することが好ましい。
本発明によれば、樹脂コアバンプの形成と同時に基板の表裏導通が得られるので、製造工程を短縮することができる。
【００４０】
本発明の電子機器は、前記請求項１ないし７のいずれか一項に記載の電子装置を備えたことを特徴とする。
本発明によれば、接続信頼性が向上した電子機器が得られる。
【図面の簡単な説明】
【００４１】
【図１】第１実施形態の半導体装置の概略構成を示す断面図。
【図２】第１実施形態の半導体装置の製造方法のフローチャート図。
【図３】第１実施形態の半導体装置の製造方法の工程を示す断面図。
【図４】第１実施形態の半導体装置の製造方法の工程を示す断面図。
【図５】第１実施形態の半導体装置の製造方法の工程を示す断面図。
【図６】第１実施形態の半導体装置の製造方法の工程を示す断面図。
【図７】第１実施形態の半導体装置の製造方法の工程を示す断面図。
【図８】第２実施形態の半導体装置の概略構成図を示す図。
【図９】第２実施形態の半導体装置の製造方法を説明するための工程図。
【図１０】電子機器の一例である回路基板を示す斜視図。
【図１１】電子機器の一例である携帯電話を示す斜視図。
【図１２】水晶振動子を収容した水晶振動子パッケージの概略構成を示す断面図。
【発明を実施するための形態】
【００４２】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００４３】
[第１実施形態]
以下に、本発明の電子装置に係る第１実施形態の半導体装置およびその製造方法について説明する。
（第１実施形態の半導体装置）
図１は、本実施形態の半導体装置１（電子装置）の概略構成を示す断面図である。
図１に示すように、半導体装置１は、シリコンウエハを切断して得たシリコン基材の一方の面上に、図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路などが公知の方法によって形成された半導体基板１０を備えている。ここで、半導体基板１０における、集積回路などが形成された面を能動面１０Ａとし、能動面１０Ａとは反対側の面を裏面１０Ｂとする。半導体基板１０は、例えば、矩形のシリコン基板（Ｓｉ）などからなる。また、例えばセラミックス基板や樹脂基板、ガラス基板などの絶縁性基板上に半導体素子が形成された半導体装置であってもよい。
【００４４】
さらに、本実施形態の半導体装置１は、半導体基板１０の能動面１０Ａと裏面１０Ｂとを貫通する複数の貫通電極５と、能動面１０Ａ上に複数の電極パッド３００（電極端子）裏面１０Ｂ側に複数のバンプ電極５Ａと、を有している。
【００４５】
電極パッド３００は、例えばＡｌからなるものを用いている。電極パッド３００としては、例えば、複数の金属膜が積層されているものでも良く、電極パッド３００に必要とされる電気的特性などに応じて適宜材料の変更が可能である。この電極パッド３００は、能動面１０Ａ上に形成された集積回路に接続されている。これ以外にも、能動面１０Ａ上に再配置配線用の電極パッド３が形成されている。
【００４６】
貫通電極５は、半導体基板１０の板厚方向を貫通する貫通孔７内に配置されている。この貫通電極５は、貫通孔７内に配置される樹脂コア９と、その表面を覆う導電膜１５とにより構成され、貫通孔７の開口７Ｂから半導体基板１０の裏面１０Ｂに部分的に突出した状態となっている。そして、この突出した部分が、後述する電子素子６０側の端子６１（図６（ｏ））と電気的に接合するバンプ電極５Ａとなっている。本実施形態におけるバンプ電極５Ａは、導電膜１５とその内側の樹脂コア９をコアとする、所謂樹脂コアバンプである。
【００４７】
本実施形態の貫通孔７は円筒形状をなし、内面７ａ側から順に下地層１１、金属層１３、導電膜１５が配置されているとともに、中央に樹脂コア９が埋め込まれている。
下地層１１は、ＳｉＯ２（酸化シリコン）からなるもので、これに限らず、窒化膜、エポキシなどの樹脂系材料からからなるものでもよい。下地層１１は、金属層１３と半導体基板１０との電流リークの発生、および酸素や水分などによる半導体基板１０の浸食などを防止するために設けられるものであって、貫通孔７の内面だけでなく能動面１０Ａの電極パッド３００の一部分を除き、略全体を覆うようにして形成されている
【００４８】
金属層１３は、ＴｉＷ（チタンタングステン）などの金属材料からなり、導電膜１５と下地層１１との密着性を確保して双方を良好に接着させるように機能するものである。金属層１３は、貫通孔７の内面７ａだけでなく、能動面１０Ａ側における貫通孔７近傍の下地層１１の一部を覆うようにして形成されており、電極パッド３の下層にも延設されている。
【００４９】
これら下地層１１および金属層１３は、各々の端部１１ｂ，１３ｂが貫通孔７内から延長されて裏面１０Ｂから突出しており、図１に示すようにバンプ電極５Ａの突出長さの途中まで延出している。すなわち、裏面１０Ｂに近いバンプ電極５Ａの基部の側面を覆った状態となっている。
【００５０】
導電膜１５は、例えばＡｕ、ＴｉＷ、Ｃｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＮｉＶ、Ａｌ、Ｐｄ、鉛フリーハンダなどの展延性を有する金属膜の単層あるいは複数種を積層したものからなる。導電膜１５は、後述する電子素子側の端子に接合することで樹脂コア９とともに弾性変形することから、特に展延性に優れたＡｕを用いるのが好ましい。
【００５１】
この導電膜１５は、能動面１０Ａ上に金属層１３を覆うようにして形成された電極パッド３と電気的に導通した状態となっている。
【００５２】
樹脂コア９は、貫通孔７内を埋め込むようにしてその中心部に配置され、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、シリコーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂などの感光性絶縁樹脂や熱硬化性絶縁樹脂などで形成されている。樹脂コア９の材質（硬度）や形状については、バンプ電極５Ａの形状などによって適宜選択、設計される。
【００５３】
本実施形態の半導体装置１では、バンプ電極５Ａの先端が半球状とされており、電子素子を実装する際にバンプ電極５Ａが変形することで電子素子側の電極端子と電気的且つ良好に接続される。
【００５４】
（半導体装置の製造方法）
次に、半導体装置１の製造方法について図２〜図６を用いて説明する。図２は、半導体装置１の製造方法のフローチャート図、図３〜図６は、半導体装置１の製造方法の工程図である。ここで、本実施形態においては、半導体装置１を形成するに際して、Ｗ−ＣＳＰ（Wafer level Chip Scale Package）技術を用いることで、シリコンウエハ１００上に複数の半導体装置１を同時に一括して形成し、再配置配線を形成した後に、半導体装置１に個片化する製造方法について説明する。
なお、半導体装置１を製造する途中工程を示す図３〜図６においては、図を簡略化し、シリコンウエハ１００上に形成した１つの半導体装置１を示している。なお、以下の製造工程の説明に用いるシリコンウエハ１００と半導体基板１０とは同じものとする。
【００５５】
まず、図３（ａ）に示すように、集積回路が形成された半導体基板１０の能動面１０Ａ側からビア７ｂを形成する（Ｓ１）。本実施形態では、板厚が６２５μｍのシリコン基材の所定の位置に、直径５０μｍ、深さ１００μｍのビア７ｂをドライエッチングにより形成した。この際、ビア７ｂの底面が曲面となるように調整した。また、エッチングには、フォトレジストマスクや、ハードマスクとしてＳｉＯ２膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウェットエッチング、レーザ加工、あるいはこれらを併用しても良い。
【００５６】
次に、図３（ｂ）に示すように、半導体基板１０の能動面１０Ａおよびビア７ｂの内面を覆う下地層１１を形成する（Ｓ２）。ここでは、ＣＶＤ法を用いてＳｉＯ２膜を３０００Å以上の膜厚となるように成膜する。なお、本実施形態ではＳｉＯ２を用いたが、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及びオゾンＣＶＤを用いて形成したＴＥＯＳ（Ｏ３−ＴＥＯＳ）を用いることもできる。
【００５７】
次に、図３（ｃ）に示すように、下地層１１上にＴｉＷ膜１３Ａを形成する（Ｓ３）。ここでは、半導体基板１０の能動面１０Ａおよびビア７ｂ内に、スパッタ法を用いてＴｉＷ膜１３Ａを１０００Åの膜厚で成膜する。
続けて、図３（ｄ）に示すように、金属層１３上にＡｕ膜１５Ａを形成する（Ｓ４）。ここでは、半導体基板１０の能動面１０Ａおよびビア７ｂ内に、スパッタ法を用いてＡｕ膜１５Ａを５０００Åの膜厚で成膜する。
【００５８】
その後、図３（ｅ）に示すように、周知のフォトリソグラフィおよびエッチング法によりＡｕ膜１５ＡとＴｉＷ膜１３Ａとを同時にパターニングする。このとき、能動面１０Ａ上のビア７ｂ近傍の領域を一部残すようにしてその他の部分のＡｕ膜１５ＡおよびＴｉＷ膜１３Ａを除去する。これにより、ビア７ｂ内を覆う導電膜１５と、能動面１０Ａ上のビア７ｂ近傍において導電膜１５と電気的に接続する電極パッド３とが形成される（Ｓ５）。また、導電膜１５および電極パッド３の下層にはこれらと同じ形状の金属層１３が形成される。
【００５９】
ここで、ＴｉＷのスパッタ膜上にＡｕのスパッタ膜が密着して形成されることから、金属層１３によって下地層１１と導電膜１５または電極パッド３との密着性が確保されたものとなる。なお、必要であれば、Ａｕめっきなどで抵抗値を下げる手立てをしても良い。また、後の工程においてビア７ｂ内に充填される樹脂材料との密着性を確保するためにさらに別の金属層を形成してもよい。
【００６０】
次に、図３（ｆ）に示すように、ビア７ｂの内部に樹脂材料を充填し、樹脂コア９を形成する（Ｓ６）。ここでは、ポリイミドを用いた。本実施形態では、ビア７ｂの底面が曲面状になっているので気泡などを樹脂内に混入させることなく充填できる。
【００６１】
次に、図３（ｇ）に示すように、半導体基板１０の能動面１０Ａ上に電極パッド３よりも厚い第１層間絶縁層１７を形成する（Ｓ７）。ここでは、エポキシ樹脂、ポリイミド樹脂などの感光性樹脂を能動面１０Ａ上に塗布し、露光、現像することで、感光性樹脂層に電極パッド３の一部を露出させる開口１７ａを形成する。また、ドライエッチングなどを用いて開口１７ａを形成しても良い。このようにして、能動面１０Ａ上に第１層間絶縁層１７を形成する。
【００６２】
次に、図４（ｈ）に示すように、第１層間絶縁層１７上に、開口１７ａを介して電極パッド３に接続する再配置配線１９を形成する（Ｓ８）。再配置配線１９は、Ｃｕ、Ｃｒ、Ｔｉ、Ｎｉ、ＴｉＷ、Ａｕ、Ａｇ、Ａｌ、ＮｉＶ、Ｗ、ＴｉＮ、Ｐｄのうち少なくとも１つを含む材料で形成されており、例えばスパッタ法により形成される。また、これらの材料のうち少なくとも２つの材料を積層することで配線層を形成してもよい。
【００６３】
次に、図４（ｉ）に示すように、第１層間絶縁層１７上に第２層間絶縁層２１を形成する（Ｓ９）。材料としては、第１層間絶縁層１７と同じ材料を用いることができる。まず、第１層間絶縁層１７の全面を覆うようにして感光性樹脂を塗布する。その後、露光、現像を行うことで、感光性樹脂層に再配置配線の一部を露出させる開口２１ａを形成する。
【００６４】
次に、図４（ｊ）に示すように、半導体基板１０の厚みを裏面１０Ｂ側から薄くする（Ｓ１０）。
まず、電極パッド３が形成された半導体基板１０の能動面１０Ａ側を、接着剤１２１を介して設けたガラス基板などからなる支持部材１２０によって支持する。そして、支持部材１２０に半導体基板１０を貼り付けた状態で、半導体基板１０の裏面１０Ｂ側から、例えばＣＭＰ（化学的機械的研磨）を行うことにより、半導体基板１０を所定の厚さになるまで研磨する。具体的には、下地層１１が露出する直前まで加工する。支持部材１２０によって補強しておくことにより、半導体基板１０の反りを矯正し、且つ加工またはハンドリング時に発生するクラックを防止することができる。
【００６５】
次に、図５（ｋ）に示すように、ドライエッチングあるいはウェットエッチングなどにより、選択的に半導体基板１０を薄くすることでビア７ｂを貫通させて貫通孔７とし、後に貫通電極５となる部分５０を半導体基板１０の裏面１０Ｂ側から所定の突出量で突出させる（Ｓ１１）。エッチングには、シリコンに対する下地層１１のエッチング速度が十分遅いものを使用することが望ましい。ドライエッチングの場合には誘導結合プラズマエッチング（ＩＣＰ）などが利用でき、ウェットエッチングの場合には、エッチャントとしてＨＦ、ＨＮＯ３やそれらの混合液およびＫＯＨなどを使用することによって上記部分５０の突出が可能となる。この部分５０の突出量Ｌ１としては、ポスト長さＬの２％〜２０％程度とした。
【００６６】
次に、図５（ｌ）に示すように、下地層１１の露出した部分を除去して下層の金属層１３を部分的に露出させる（Ｓ１２）。下地層１１の除去には、ドライエッチングあるいはウェットエッチングなどを用いて行う。ドライエッチングの場合には、リアクティブイオンエッチング（ＲＩＥ）が利用でき、その場合のガスとしては、ＣＦ４、Ｏ２などを使用する。ウェットエッチングの場合、ＴｉＷ層を侵さずに下地層１１を除去できるエッチャントを選定する必要がある。下地層１１がＳｉＯ２の場合には、希フッ酸を使用する。
【００６７】
また、前工程において部分５０をシリコン基材から突出させる際、ウェットエッチングによって金属層１３が露出するまで下地層１１を除去してもよい。この場合、一つの工程で、下地層１１の除去および金属層１３の露出を行うことが可能である。
【００６８】
次に、図５（ｍ）に示すように、再度シリコンエッチングを行って半導体基板１０を選択的に薄くすることにより、下地層１１の端部１１ｂを所定の突出量で突出させる（Ｓ１３）。ドライエッチングの場合には、ＩＣＰ、ＲＩＥを用いて行う。この際、下地層１１の突出量Ｌ２としては、ポスト長さＬの２％〜２０％程度とした。
【００６９】
次に、図５（ｎ）に示すように、金属層１３の露出部分を除去して導電膜１５を露出させる（Ｓ１４）。下地層１１から露出した金属層１３を除去することによって、その端部１３ｂが下地層１１の端部１１ｂと一致することになる。
ここで、金属層１３がＴｉＷからなることからウェットエッチングを用いて除去し、導電膜１５を露出させる。Ａｕは酸化膜が形成されないため、電子素子を実装するまで露出させた状態であっても、実装時の接続信頼性を確保できる。
これにより、半導体基板１０を貫通する貫通電極５と、半導体基板１０の裏面１０Ｂから突出するバンプ電極５Ａと、が形成される。また、同時に貫通電極５によって半導体基板１０の表裏導通が得られることになる。
【００７０】
次に、図６（ｏ）に示すように、半導体装置１上に、半導体装置１との対向面にバンプ電極５Ａと同じ端子配列を有したメモリＩＣ等の電子素子６０を積層する工程について述べる。
半導体装置１上に電子素子６０を積層するには、まず、半導体装置１の上面（裏面１０Ｂ）側に、例えば熱硬化性を有する樹脂５３を配置し（Ｓ１５）、例えば半硬化状態となるように加熱処理しておく。その後、樹脂５３を挟み込むようにして、半導体装置１の電極バンプと、積層する電子素子６０に形成された電極端子６１とが平面視で重なるように、双方の位置合わせを行って半導体装置１上に電子素子６０を積層させる。
【００７１】
次に、図６（ｐ）に示すように、半導体装置１のバンプ電極５Ａと電子素子６０の電極端子６１とが対向した状態で、双方を接合させる方向に加熱加圧することにより（Ｓ１６）、樹脂５３を押しつぶしながら電極端子６１にバンプ電極５Ａの導電膜１５を導電接触させる。
【００７２】
その後、さらに加圧力を高めると（Ｓ１７）、図６（ｑ）に示すように、バンプ電極５Ａが電極端子６１に圧着してバンプ電極５Ａ（導電膜１５および樹脂コア９）が変形し、電極端子６１に対する接触面積が広がることで双方が確実に電気的に接続される。このとき、バンプ電極５Ａは、その先端が半球状となっていることから容易に変形する。そして、貫通孔７の裏面側開口７Ａから突出する下地層１１の端部１１ｂによって、例えば変形したバンプ電極５Ａと半導体基板１０との電気的なショートが回避されるようになっている。
【００７３】
なお、電子素子６０の押圧による荷重は、バンプ電極５Ａの変形によって吸収されるので、積層時における半導体装置１の破損は防止される。
【００７４】
電子素子６０を積層した後、軟化した樹脂５３が硬化するまで放置する（Ｓ１８）。このとき、樹脂を積極的に冷却して硬化させても良い。樹脂５３を硬化させることにより、半導体装置１同士の接着状態が保持される。なお、光硬化性樹脂を採用しても良い。この場合は、光を照射することで接着機能を発現する。
【００７５】
次に、図７（ｒ）に示すように、半導体基板１０を支持している支持部材１２０を剥離した後、第２層間絶縁層２１に設けられた開口２１ａ部分に、例えば鉛フリーハンダからなるハンダボール２３を形成する（Ｓ１９）。なお、ハンダボール２３を設ける代わりに、はんだペーストを開口２１ａから露出する再配置配線１９上に印刷する形態でもよい。
【００７６】
その後、ダイシングラインＤに沿ってシリコンウエハ１００を切断することで、複数の半導体装置１に個片化する（Ｓ２０）。
このようにして半導体装置１を製造する。
【００７７】
本実施形態の半導体装置１によれば、電子素子６０を実装する際、電子素子６０が半導体装置１に対して相対的に加圧されることでバンプ電極５Ａが圧縮変形することにより、電極端子６１に対する接触面積が広がって接続強度が確保された状態とされている。これにより、接合時の接続信頼性が向上する。
【００７８】
また、樹脂コア９の弾性変形によって電極端子６１に対する弾性復元力（反発力）が生じることから、バンプ電極５Ａと電極端子６１との接合強度が高くなり、導電接続状態の信頼性が向上する。
【００７９】
また、上述した本実施形態の製造工程によれば、バンプ電極５Ａを形成する工程と、表裏導通を図る工程とが一つになるため、製造時間を短縮できるとともに工程数削減に伴う大幅なコスト削減が可能となる。
【００８０】
さらに、本実施形態における接合構造は、ハンダなど低融点金属を用いた接合において問題とされていた、ハンダのはみ出しによる半導体基板１０（シリコン基板）とのショートや端子間のショートも回避できることになる。これにより、接続信頼性の高い半導体装置が得られる。また、端子の狭ピッチ実装が可能になるため装置全体のさらなる小型化を実現することができる。
【００８１】
なお、金属層１３は、下地層１１と導電膜１５との密着性を確保するためのものであり、下地層１１に対して密着性の良い材料によって導電膜１５を形成する場合には、必ずしも設ける必要はない。
【００８２】
また、第１実施形態では、バンプ電極５Ａの先端を半球状に曲面化させたが、平坦面になっていても良い。
【００８３】
また、半導体装置１上に電子素子６０としての半導体チップを複数積層させる場合には、下層側の半導体チップと同じ端子配列を有した半導体チップを順次積層させていくことで、下層側の半導体チップと上層側の半導体チップとの端子接続を良好に行える。
【００８４】
（第２実施形態の半導体装置）
次に、本発明の電子装置に係る第２実施形態の半導体装置について説明する。図８（ａ）は、第２実施形態の半導体装置３０（電子装置）の概略構成断面図であって、図８（ｂ）は、第２実施形態の半導体装置３０における接続部３８を拡大して示す斜視図である。なお、以下に示す本実施形態の半導体装置３０は、先の第１実施形態と略同様であるが、貫通電極３２（バンプ電極３２Ａ）の構成および製造方法において異なる。よって、以下の説明では、貫通電極３２（バンプ電極３２Ａ）とその製造方法について詳しく説明し、共通な箇所の説明は省略する。また、説明に用いる各図面において、図１〜図７と共通の構成要素には同一の符号を付すものとする。
【００８５】
本実施形態は、図８（ａ），（ｂ）に示すように、半導体基板１０に設けられた一つの貫通孔３４内に複数の貫通電極３２を有した接続部３８を有している。
【００８６】
これら複数の貫通電極３２は、一方向に長手の平面形状を有する貫通孔３４内にその延在方向に沿って延びる樹脂コア４１と、貫通孔３４の長手方向に等間隔に配置され樹脂コア４１の表面（開口３４Ｂから突出した端部表面も含む）を部分的に覆う帯状の導電膜４３と、からなるもので、半導体基板１０の表裏導通が得られる構成となっている。
そして、これら貫通電極３２の、貫通孔３４から裏面１０Ｂ側に突出した各々の端部が本実施形態のバンプ電極３２Ａとなっている。
このような接続部３８において、導電膜４３同士の間の樹脂コア４１の表面が部分的に露出した状態となっている。
【００８７】
貫通孔３４は、平面視矩形状を呈するとともに、横断面が板厚方向裏面１０Ｂ側に向かって先細るテーパ形状となっている。テーパ角度は適宜設定され、図８に示すものに限ったものではない。
貫通孔３４内には、下地層１１と、複数の金属層４２および複数の導電膜４３と、貫通孔３４内の隙間を埋めるようにして樹脂コア４１が配置されている。そして、樹脂コア４１の端部４１ｂ表面が、貫通孔３４の長手方向に沿って等間隔に複数配列された帯状の導電膜４３の各々によって部分的に覆われている。
【００８８】
下地層１１は、半導体基板１０の能動面１０Ａと貫通孔３４の内面全体を覆うとともに、貫通孔７内から裏面１０Ｂ側へ突出する端部１１ｂにより接続部３８（各バンプ電極３２Ａ）の基部を囲うようにして形成されている。
【００８９】
金属層４２および導電膜４３は略同じ幅で形成されており、その長手方向において部分的に積層した構成となっている。各金属層４２は、それぞれの一方の端部４２ｂが貫通孔３４の裏面１０Ｂ側の開口３４Ｂから突出し、各々の端部４２ｂが下地層１１の端部１１ｂと同じ位置まで延長されていている。本実施形態では、導電膜４３と下地層１１とが平面的に重なる領域に金属層４２を設けることで、下地層１１に対する導電膜４３の密着性が確保されたものとなっている。
【００９０】
また、金属層４２は、貫通孔３４の能動面１０Ａ側の開口３４Ａから引き出されて、少なくとも能動面１０Ａ上に形成される電極パッド３の形成領域を含む大きさで、開口３４Ａ近傍の下地層１１を部分的に覆うようにして形成されている。これら金属層４２上に電極パッド３がそれぞれ形成されることで、電極パッド３と下地層１１との密着性が確保されたものとなっている。
電極パッド３は、貫通孔３４の長手方向に沿って複数設けられ、各々が導電膜４３と接合（導通）している。
【００９１】
上記した構成のバンプ電極３２Ａにあっては、樹脂コア４１の端部４１ｂにおける導電膜４３で覆われている部分が後述する電子素子６０の電極端子６１と接続する領域となり、この領域における導電膜４３の一部が電極として実質的に機能するようになっている。つまり、各導電膜４３の露出部分とその内側に位置する樹脂コア４１とともにそれぞれが独立してバンプ電極３２Ａとして機能するようになっている。
【００９２】
次に、第２実施形態の半導体装置３０の製造方法について図８（ａ），（ｂ）を参照して説明する。なお、電子素子の実装工程における説明は図９（ａ），（ｂ）を用いて行う。なお、以下の説明において、先の第１実施形態と同一の工程については図３〜図７を参照するとともに、説明を一部省略する。
【００９３】
半導体基板１０の能動面１０Ａ側から板厚方向裏面１０Ｂ側に向かって縮小する断面視テーパ形状のビアを形成する。ここで、ビアの底部における幅を５０μｍ、基板の面方向における長さを２００μｍとし、平面視において矩形状を呈するようにドライエッチングなどにより形成する。この際、ビアの底部が曲面となるように調整した。
【００９４】
次に、半導体基板１０の能動面１０Ａおよびビアの内面を覆うようにして、ＳｉＯ２からなる下地層１１、ＴｉＷのスパッタ膜、Ａｕのスパッタ膜を形成する。
【００９５】
その後、ＴｉＷ膜およびＡｕ膜を同時にパターニングすることで、貫通孔の幅方向に延在するとともに長手方向に等間隔おいて複数並ぶ帯状の導電膜４３と、各々の導電膜４３に接合する電極パッド３を形成する。このとき、ＴｉＷ膜も同時にパターニングすることで、電極パッド３および導電膜４３と重なる領域のＴｉＷ膜を部分的に残すようにして、電極パッド３および導電膜４３の下層にそれぞれ金属層４２が形成される。
【００９６】
本実施形態では、Ａｕ膜上に感光性レジストをスプレーコートし、露光および現像を行った後、レジストをマスクにして、Ａｕ膜およびＴｉＷ膜に対するウェットエッチングを行うことにより、金属層４２および導電膜４３を帯状（配線状）に、電極パッド３を所定形状にパターン形成した。ここで、導電膜４３および金属層４２による複数の積層体のピッチを２０μｍとした。
【００９７】
なお、金属層４２および導電膜４３の形成方法としては、フォトリソグラフィによって各膜をエッチングすることにより形成してもよいし、あるいは導電性液体をインクジェットにより能動面１０Ａ上に吐出して複数の金属層４２および導電膜４３を直接形成するようにしてもよい。
【００９８】
次に、貫通孔３４内に樹脂を充填して樹脂コア４１を形成した後、裏面１０Ｂ側から半導体基板１０を薄くしてビアを貫通させて下地層１１を露出させる。そして、露出した下地層１１を除去すると、複数の金属層４２と、これら金属層４２間の樹脂コア４１の一部が露出する。下地層１１の除去には、ドライエッチングやウェットエッチングを用いて行い、下地層１１の端部１１ｂが貫通孔３４の裏面１０Ｂ側の開口３４Ｂから所定量突出するように除去する。
【００９９】
次に、露出した金属層４２をウェットエッチングにより除去し、下層の導電膜４３を露出させる。このとき、金属層４２間にて露出する樹脂コア４１も若干除去されるが、その表面が導電膜４３の表面よりも突出している場合には、樹脂コア４１に対して部分的にエッチングを行うようにする。少なくとも導電膜４３の表面よりも樹脂コア９の表面が突出していなければ良く、樹脂コア９の表面よりも導電膜４３の表面が突出している方がより好ましい。これにより、電子素子６０側の電極端子６１との接続を良好に行えるようになる。
【０１００】
このようにして、半導体基板１０の厚さ方向を貫通する貫通孔３４内に貫通電極３２が複数形成され、同時に半導体基板１０の裏面１０Ｂから突出するバンプ電極３２Ａが複数形成される。これにより、半導体基板１０の裏面１０Ｂ側に電子素子６０に接続する接続部３８が構成される。
【０１０１】
この後の、第１層間絶縁層１７、再配置配線１９、第２層間絶縁層２１、ハンダボール２３などの形成工程、およびダイシング工程は、先の実施形態と同様である（図３（ｇ）〜図７参照）ことから説明を省略する。
【０１０２】
次に、図９（ａ）に示すように、個片化された本実施形態の半導体装置３０上に電子素子６０を積層する。半導体装置３０と電子素子６０とを、互いの電極端子６１とバンプ電極３２Ａとがそれぞれ対向するように位置決めし、半導体装置３０上に配置された接着用の樹脂５３を挟み込むようにして加熱加圧する。すると、図９（ｂ）に示すように、バンプ電極３２Ａの各導電膜４３が各電極端子６１にそれぞれ導電接触し、さらなる加圧によって接続部３８が電子素子６０に圧迫されて圧縮変形する。変形したバンプ電極３２Ａは、電極端子６１に対する接触面積が広がった状態となるので双方が確実に電気的に接続される。このとき、貫通孔３４の裏面側開口３４Ｂから突出する下地層１１によって、変形したバンプ電極３２Ａと半導体基板１０との電気的なショートが回避されるようになっている。
【０１０３】
また、樹脂コア９は、導電膜４３に覆われることなく露出している部分が電子素子６０に直接接合するようになる。ここで、樹脂コア４１の材料を半導体装置３０と電子素子６０との接合に設けられる樹脂５３と同じ、加熱により接着性を発揮する熱接着性を有する絶縁性のものを採用することによって、樹脂コア４１に対して電子素子６０に接着する機能を付与させることができる。これにより、樹脂５３と樹脂コア４１との接着によってバンプ電極３２Ａの電極端子６１に対する導電接触状態が保持されようになる。
このようにして、電子素子６０を半導体装置３０上に実装する。
【０１０４】
本実施形態によれば、一つの貫通孔３４（開口３４Ｂ）内に複数のバンプ電極３２Ａを配列形成することができるので、およそ２０μｍ以下のさらなる狭ピッチ化が可能である。これによって装置の大幅な小型化が見込めるようになる。また、樹脂コア９による接合強度も確保されるため信頼性の高い半導体装置１を得ることができる。
さらに、本実施形態では、各バンプ電極３２Ａがテーパ形状となっているので、バンプ電極３２Ａと電子素子６０側の電極端子６１との接触面積をより広げることができ、接続信頼性がさらに向上する。
【０１０５】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもなく、上記各実施形態を組み合わせても良い。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１０６】
例えば、先の実施形態では、シリコンウエハ１００上に半導体装置１,３０を同時に一括して形成する場合について説明したが、半導体装置１,３０を半導体基板１０上に個々に形成してもよい。
【０１０７】
また、本実施形態では、半導体装置１上に同じ端子の配置を有したメモリＩＣ等の電子素子６０を複数積層するようにしたが、異種の端子配置を有した半導体チップや電子素子を積層してもよい。
【０１０８】
また、先の各実施形態では、半導体基板１０としてシリコン基材等を用いる構成について述べたが、金属基板などの導電性を有する基板を用いてもよい。導電性を有する基板を用いたとしても貫通孔７内には下地層１１が形成されていることから、貫通電極５との絶縁性は確保されたものとなる。
【０１０９】
なお、先の各実施形態においては、貫通孔７内に酸化シリコンからなる下地層１１が設けられた構成について述べたが、金属層１３との電流リークの発生がなく、酸素や水分などによる基板の浸食などのおそれがない基板を用いる場合には、必ずしも必要ではない。例えば、樹脂基板やセラミックス基材やガラス基板など、絶縁性の基板を用いる場合には、貫通孔７内に金属層１３を直接形成することも可能である。
【０１１０】
なお、電子素子として、弾性表面波素子、水晶振動子、圧電振動子、圧電音叉等を接続するようにしてもよい。
【０１１１】
以上、本発明の電子装置に係る半導体装置の各実施形態について述べた。次に、本発明の電子装置に係る水晶振動子パッケージの実施形態について述べる。
【０１１２】
（水晶振動子パッケージ）
以下に、本発明の電子装置に係る水晶振動子パッケージについて説明する。
図１２は、水晶振動子を収容した水晶振動子パッケージの概略構成を示す断面図である。
図１２に示すように、水晶振動子パッケージ２００は、セラミック材料のベース２１１と蓋部２１２とからなるパッケージ２１３と、パッケージ２１３の内部に気密に封止された音叉型水晶振動片２１４とを備えている。ベース２１１は、略矩形状のセラミック薄板からなる底板部２１５と、形状の異なる複数枚のセラミック薄板を積層してなる矩形状の枠体部２１６とを一体に積層接合して、水晶振動片２１４を収容するキャビティ２１７を形成する薄い箱型となっている。
【０１１３】
水晶振動片２１４は、その基端部２１４ａにおいて、キャビティ２１７の底部に形成された樹脂コアバンプ構造とされたバンプ電極２１９に接続され、接着剤２１８により肩持ちで略水平に固着されている。また、水晶振動片２１４の振動腕先端部２１４ｂに対応する位置のキャビティ２１７の底面には、凹部２２０が形成されている。凹部２２０は、外部からの衝撃等で水晶振動片２１４の振動腕が下向きに振れても振動腕先端部２１４ｂがベース２１１に衝突しないための逃げとして機能する。
【０１１４】
蓋部２１２は、ガラス又はセラミックス等の絶縁材料からなる矩形薄板で形成され、ベース２１１の上端面に、ろう材２２２によって気密に接合されている。蓋部２１２の接合後にパッケージ２１３の外側からレーザー光を照射して周波数調整できるように、透明なガラス製の蓋を用いてもよい。
【０１１５】
ベース２１１には、パッケージ２１３の外部とキャビティ２１７の内部とを連通する貫通孔２２３が設けられている。貫通孔２２３は、それぞれ底板部２１５と枠体部２１６を構成するセラミック薄板に形成され、ベース２１１の底面に開口するとともにキャビティ２１７の底面に開口する円形の孔である。
【０１１６】
蓋部２１２とベース２１１とを接合するろう材として、ベース２１１の上端面のシール領域に対応する略矩形状のろう材２２２を用意し、これを蓋部２１２とベース２１１との間に挟み込んで加熱することで接合することができる。
【０１１７】
本実施形態の水晶振動子パッケージ２００には、バンプ電極２１９及び接着剤２１８を介して水晶振動片２１４と電気的に接続される外部接続端子２３０が設けられている。バンプ電極２１９は、キャビティ２１７の底面に形成された貫通孔２２３内に設けられており、貫通孔２２３の内壁２２３ａを覆う導電膜２３１と、この導電膜２３１を介して貫通孔２２３内に配置された樹脂コア２３２とにより構成され、キャビティ２１７の底面側の貫通孔２２３の開口２２３Ａから部分的に突出した状態となっている。この突出した部分が水晶振動片２１４の基端部２１４ａと電気的に接合するバンプ電極２１９となっており、樹脂コア２３２の表面が導電膜２３１によって覆われた、いわゆる樹脂コアバンプ構造となっている。
このバンプ電極２１９は先端２１９aが半球状とされており、水晶振動片２１４の基端部２１４ａに接続する際にこの先端２１９aが変形することで水晶振動片２１４の基端部２１４ａと電気的且つ良好に接続される。
また、図示しないが、樹脂コアバンプ構造を補強するために、底板部２１５の下方に、樹脂コア２３２を覆い、且つ、外部端子２３０が露出するように、シリコン基板等の補強基板を設けてもよい。
【０１１８】
このような水晶振動子パッケージ２００によれば、樹脂コアバンプ構造とされたバンプ電極２１９を設けることによって、例えば水晶振動片を実装する際、バンプ電極２１９が圧縮変形することにより、水晶振動片側の電極端子に対する接触面積が広がって接合時の信頼性が確保されるとともに、変形後の樹脂コア２３２の弾性復元力によってバンプ電極２１９と電極端子との接合強度が高くなり、導電接続状態の信頼性が向上する。さらに、接続部分面積が従来の導電性接着剤を使用した場合と比較し格段に小さく出来き、その上、基板および隣り合う電極同士のショート防止が可能なため電極同士の微細ピッチ化が可能となる。これにより、水晶振動片の接続部面積を小さくできることから、振動部を大きくすることが出来る。よって振動特性の向上も可能となる。
また、本実施形態の水晶振動子パッケージ２００は、従来の構成よりも小型化されたものとなる。
【０１１９】
（電子機器）
次に、本発明の半導体装置を備えた回路基板１５０（電子機器）について説明する。図１０は、本発明の一実施形態による回路基板の概略構成を示す斜視図である。図１０に示す通り、この実施形態の回路基板１５０には、半導体装置１上に半導体チップ等が積層された積層体２が搭載されている。回路基板１５０は、例えばガラスエポキシ基板等の有機系基板からなるもので、例えば銅等からなる配線パターン（図示せず）が所望の回路となるように形成され、更にこれら配線パターンに電極パッド（図示せず）が設けられている。
そして、この電気パッドに半導体装置１のハンダボール２３が電気的に接続されることにより、積層体２は回路基板１５０上に実装されている。
【０１２０】
本発明の回路基板１５０によれば、インターポーザ基板を不要とした半導体装置１を備えた積層体２を回路基板１５０上に実装することができる。
また、再配置配線での断線を防止し、小型化及び薄型化が図られた半導体装置１を備えているので、この半導体装置１を含む積層体２を備えた回路基板１５０自体も小型で信頼性が高いものとなる。
【０１２１】
次に、本発明の回路基板１５０を備えた電子機器について説明する。図１１は、本発明の一実施形態による電子機器としての、携帯電話４００を示したものである。回路基板１５０は、携帯電話４００の内部に設けられている。
本発明の携帯電話４００によれば、前述した小型で信頼性の高い回路基板１５０を備えているので、この回路基板１５０を備えた電子機器自体も小型で信頼性が高いものとなる。
【０１２２】
なお、電子機器は、携帯電話４００に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【符号の説明】
【０１２３】
１…半導体装置（電子装置）、３…電極パッド（電極端子）、５，３２…貫通電極、５Ａ、３２Ａ…バンプ電極、７、３４…貫通孔、７Ａ，３４Ａ…開口、７Ｂ、３４Ｂ…開口、７ｂ…ビア、９…樹脂コア、１０…半導体基板、１０Ａ…能動面、１０Ｂ…裏面、１１…下地層、１３…金属層、１５…導電膜、１５０…回路基板（電子機器）、２００…水晶振動子パッケージ（電子装置）、３００…電極パッド、４００…携帯電話（電子機器）
【図１】
2010153822.tif 000003
【図２】
2010153822.tif 000004
【図３】
2010153822.tif 000005
【図４】
2010153822.tif 000006
【図５】
2010153822.tif 000007
【図６】
2010153822.tif 000008
【図７】
2010153822.tif 000009
【図８】
2010153822.tif 000010
【図９】
2010153822.tif 000011
【図１０】
2010153822.tif 000012
【図１１】
2010153822.tif 000013
【図１２】
2010153822.tif 000014