(57)【要約】      （修正有）【課題】電極を形成後において、半導体装置のテストを安定的に実施することができるとともに信頼性の高い半導体装置の製造方法を提供すること。【解決手段】半導体装置の製造方法は、基板１１上に第一のパッド部１２と、第二のパッド部１３とを形成する工程と、第二のパッド部１３上に第一の絶縁膜１５を形成するとともに、第一のパッド部１２上には第一の絶縁膜１５を設けない工程と、第一のパッド部１２上および第二のパッド部１３上に金属膜１６を形成する工程と、第一のパッド部１２上に、金属膜１６を介して電極１７を形成する工程と、第二のパッド部１３上の金属膜１６を選択的に除去する工程と、第二のパッド部１３上の第一の絶縁膜１５を除去する工程とを含む。【選択図】図６
2010153750.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第一のパッド部と、第二のパッド部とを形成する工程と、
前記第二のパッド部上に第一の絶縁膜を形成するとともに、前記第一のパッド部上には第一の絶縁膜を設けない工程と、
前記第一のパッド部上および前記第二のパッド部上に金属膜を形成する工程と、
前記第一のパッド部上に、前記金属膜を介して電極を形成する工程と、
前記第二のパッド部上の前記金属膜を選択的に除去する工程と、
前記第二のパッド部上の前記第一の絶縁膜を除去する工程とを含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第二のパッド部上の前記第一の絶縁膜を除去する前記工程の後段で、
前記第二のパッド部に対し、テスト装置のプローブを接触させて、半導体装置のテストを行う半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記第二のパッド部上に第一の絶縁膜を形成するとともに、第一のパッド部上には第一の絶縁膜を設けない前記工程では、
前記第一のパッド部および前記第二のパッド部を被覆する第一の絶縁膜を形成した後、前記第一のパッド部上の前記第一の絶縁膜を選択的に除去するとともに、前記第二のパッド部上に前記第一の絶縁膜を残す半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
前記基板上に前記第一のパッド部と、前記第二のパッド部とを形成した後、前記第一のパッド部および第二のパッド部を被覆する第二の絶縁膜を形成する工程と、
前記第二の絶縁膜を選択的に除去して、前記第一のパッド部表面、前記第二のパッド部表面が露出する開口を形成する工程とを含み、
前記第二のパッド部上に第一の絶縁膜を形成するとともに、第一のパッド部上には第一の絶縁膜を設けない前記工程は、前記第二の絶縁膜に開口を形成する前記工程の後段で実施され、
前記第二のパッド部上の前記第一の絶縁膜を除去する前記工程では、
前記第一の絶縁膜をプラズマエッチングにより除去する半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置の製造方法において、
前記第二のパッド部は、半導体装置のテストを行う際に使用するテスト用のパッドである半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法において、
前記第一のパッド部上および前記第二のパッド部上に金属膜を形成する前記工程では、
スパッタリング法により、前記金属膜を形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、基板上に、テスト用のパッドと、バンプ電極が形成されるバンプ電極用のパッドとが形成された半導体装置が知られている（特許文献１〜４）。
このような半導体装置においては、テスト用のパッドにテスト装置のプローブを接触させて、半導体装置の特性測定等のテストを行うことができる。バンプ電極に直接プローブを接触させてしまうと、バンプ電極が変形し、他の電子機器との接合に不具合が生じる等の問題があるが、テスト用のパッドを形成しておけば、このような問題を解消することができる。
以上のような半導体装置は、図８〜図１０に示すように、たとえば、以下のような方法で製造されている。
図８に示すように、基板１００上に最上層配線１０３を形成し、さらに、この最上層配線１０３上に第一のパッシベーション膜１０１を形成する。その後、第一のパッシベーション膜１０１に開口を形成する。この開口からは、最上層配線１０３の一部（プローブ接触領域、ボンディング領域）が露出する。
次に、バリアメタル膜１０２を形成し、さらに、図９に示すように、レジスト１０４を設けてボンディング領域上にバンプ１０５を形成する。
さらに、図１０に示すように、プローブ接触領域上のバリアメタル膜１０２を除去する（特許文献３の従来技術参照）。
【０００３】
また、次のような製造方法も提案されている。図１１〜図１４を参照して説明する。
基板１００上に最上層配線１０３を形成し、さらに、この最上層配線１０３上に第一のパッシベーション膜１０１を形成する。その後、第一のパッシベーション膜１０１に開口を形成する（図１１参照）。
その後、第一のパッシベーション膜１０１の開口から露出した最上層配線１０３のプローブ接触領域１０３Ａにプローブを接触させテストを行う（図１２参照）。このとき、プローブ接触領域１０３Ａにプローブの接触跡Ｈが形成される。
次に、図１３に示すように第二のパッシベーション膜１０６を形成し、ボンディング領域１０３Ｂ上の第二のパッシベーション膜１０６を除去する。次いで、図１４に示すように、バリアメタル１０７を形成し、ボンディング領域１０３Ｂを除いてバリアメタル１０７を除去する。その後、ボンディング領域１０３Ｂ上にバンプ１０８を形成する（特許文献３の実施形態参照）。
【０００４】
【特許文献１】特開２００１−１２７２５６号公報
【特許文献２】特開２００２−９０４２２号公報
【特許文献３】特開２００６−２１０４３８号公報
【特許文献４】特開平７−２０１８８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献３の従来技術に記載された方法では、最上層配線１０３のプローブ接触領域１０３Ａのバリアメタル膜１０２を完全に除去しようとした場合には、バリアメタル膜１０２の除去の際に、最上層配線１０３がエッチングされてしまうため、テストを正常に行うことが難しい。
一方で、特許文献３の実施形態に記載された方法では、最終的にプローブ接触領域１０３Ａが第二のパッシベーション膜１０６にて被覆されてしまうので、第二のパッシベーション膜１０６形成前の段階でしか、テストを行うことができず、半導体装置製造後には、テストを行うことができない。特許文献３においては、プローブ接触領域１０３Ａを第二のパッシベーション膜１０６で覆う構成を半導体装置の必須の構成としている。
これに加え、特許文献３の実施形態に記載された方法では、バリアメタル１０７を除去する際に、最上層配線１０３のボンディング領域１０３Ｂがエッチングされてしまう可能性がある。
【課題を解決するための手段】
【０００６】
本発明によれば、基板上に第一のパッド部と、第二のパッド部とを形成する工程と、前記第二のパッド部上に第一の絶縁膜を形成するとともに、第一のパッド部上には第一の絶縁膜を設けない工程と、前記第一のパッド部上および第二のパッド部上に金属膜を形成する工程と、前記第一のパッド部上に、前記金属膜を介して電極を形成する工程と、前記第二のパッド部上の金属膜を選択的に除去する工程と、前記第二のパッド部上の前記第一の絶縁膜を除去する工程とを含む半導体装置の製造方法が提供される。
【０００７】
この発明によれば、第二のパッド部上に第一の絶縁膜を形成した状態で、第一のパッド部上および第二のパッド部上に金属膜を形成している。
その後、第二のパッド部上の金属膜を除去している。金属膜を除去する際、金属膜と、第二のパッド部との間には、第一の絶縁膜が存在するため、第二のパッド部が保護されることとなる。従って、金属膜除去により第二のパッド部が影響をうけてしまうことが防止される。これにより安定的に半導体装置のテストを行うことができ、信頼性の高い半導体装置を得ることができる。
これに加え、金属膜を除去する際には、第一のパッド部上には、電極が形成されているため、金属膜除去により第一のパッド部が影響をうけてしまうことが防止される。これにより半導体装置の信頼性を向上させることができる。
さらに、本発明では、第二のパッド部上の第一の絶縁膜を除去しているため、半導体装置を組み立てた後に、第二のパッド部を使用して、半導体装置の特性テストを安定的に行うことができる。
【発明の効果】
【０００８】
本発明によれば、電極を形成後において、半導体装置のテストを安定的に実施することができるとともに信頼性の高い半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。
図１から図７を参照して、本実施形態について説明する。
はじめに、本実施形態の概要について説明する。
本実施形態の半導体装置の製造方法は、
基板１１上に第一のパッド部１２と、第二のパッド部１３とを形成する工程と、
第二のパッド部１３上に第一の絶縁膜１５を形成するとともに、第一のパッド部１２上には第一の絶縁膜１５を設けない工程と、
第一のパッド部１２上および第二のパッド部１３上に金属膜１６を形成する工程と、
第一のパッド部１２上に、金属膜１６を介して電極１７を形成する工程と、
第二のパッド部１３上の金属膜１６を選択的に除去する工程と、
第二のパッド部１３上の第一の絶縁膜１５を除去する工程とを含む。
【００１０】
次に、図１から図７を参照して、本実施形態の半導体装置１の製造方法について、詳細に説明する。
はじめに、図１に示すように、基板１１を用意する。
この基板１１は、図示しないが、基体としての半導体基板と、半導体基板上に積層された絶縁層と、絶縁層中に形成された配線とを備えるものである。
この基板１１上に、第一のパッド部１２と、第二のパッド部１３とを形成する。具体的には、図示しないが、基板１１表面を被覆する金属層を形成し、この金属層上に第一のパッド部１２、第二のパッド部１３となる領域以外の領域が開口したマスクを形成する。そして、プラズマエッチングにより、マスクの開口から露出した金属層を選択的に除去する。その後、前記マスクを除去する。
第一のパッド部１２、第二のパッド部１３は、いずれも金属（たとえば、アルミニウム膜）で構成されている。
【００１１】
次に、基板１１上に絶縁膜（第二の絶縁膜１４）を形成する。この絶縁膜１４はパッシベーション膜であり、たとえば、ＳｉＮ膜、ポリイミド膜である。その後、この絶縁膜１４に開口を形成して、第一のパッド部１２、第二のパッド部１３表面を露出させる（図１参照）。
その後、図２に示すように、基板１１上に絶縁膜（第一の絶縁膜）１５を形成する。この絶縁膜１５は、絶縁膜１４、絶縁膜１４から露出する第一のパッド部１２表面、絶縁膜１４から露出する第二のパッド部１３表面を被覆する。絶縁膜１５としては、後述するプラズマエッチングでのエッチングレートが、絶縁膜１４よりも速く、かつ、エッチングレートが絶縁膜１４と大きく異なるものが好ましく、たとえば、ＳｉＯ２膜である。
絶縁膜１５は、第一のパッド部１２表面、第二のパッド部１３表面に直接接している。
【００１２】
次に、図３に示すように、絶縁膜１５上にマスクＭ１を形成する。このマスクＭ１はフォトレジスト膜であり、第一のパッド部１２表面に応じた位置に開口が形成されている。そして、マスクＭ１の開口から露出する絶縁膜１５を選択的に除去して、第一のパッド部１２表面を露出させる。このとき、たとえば、プラズマエッチングを使用して、絶縁膜１５を選択的に除去する。本実施形態では、絶縁膜１４に形成された第一のパッド部１２を露出させるための開口の内側を覆う絶縁膜１５と、この開口周縁の絶縁膜１５を選択的に除去している。なお、第二のパッド部１３上には、絶縁膜１５が残ることとなる。
【００１３】
その後、前記マスクＭ１を除去し、図４に示すように、金属膜１６を形成する。金属膜１６は、スパッタリング法により形成されるため、絶縁膜１５上および第一のパッド部１２表面上、さらには、絶縁膜１５の第一のパッド部１２を露出させるための開口の内面を覆っている。ここで、金属膜１６は、たとえば、バリア性の膜と、このバリア性の膜の上に積層され、バンプ１７を形成するためのシード膜とを有するものである。バリア性の膜としては、Ｔｉ膜、ＴｉＮ膜等の金属膜があげられる。シード膜としては、バンプ１７の材料と同じ金属、たとえば、金等があげられる。
【００１４】
次に、図５に示すように、金属膜１６上に、マスクＭ２を形成する。このマスクＭ２は、フォトレジストである。絶縁膜１４の第一のパッド部１２を露出させるための開口内を覆う金属膜１６およびこの開口の周縁を覆っている金属膜１６を露出させ、他の領域を被覆するようにマスクＭ２が形成される。
次に、マスクＭ２の開口部分、すなわち、第一のパッド部１２上に突起電極としてのバンプ１７が形成される。バンプ１７は、たとえば、メッキ法により形成することができ、バンプ１７の材料としては、半田、銅、金等があげられる。このバンプ１７は、絶縁膜１４に形成された第一のパッド部１２を露出させるための開口の内側を埋め込むとともに、この開口から突出して開口周縁を覆っている。
【００１５】
その後、図６に示すようにマスクＭ２を除去する。さらに、バンプ１７が形成された以外の領域、具体的には、絶縁膜１５上および第二のパッド部１３上の金属膜１６をエッチングにより、選択的に除去する。
金属膜１６の除去方法としては、ウェットエッチングがあげられる。このとき、第一のパッド部１２上には、バンプ１７が形成されているため、第一のパッド部１２がエッチングされてしまうことが防止できる。また、第二のパッド部１３上には絶縁膜１５が形成されているので、第二のパッド部１３がエッチングされてしまうことが防止できる。
【００１６】
次に、図７に示すように、第二のパッド部１３上の絶縁膜１５を除去する。このとき、異方性エッチング、たとえば、プラズマエッチング法にて、絶縁膜１５を除去する。
以上により、半導体装置１が得られる。
【００１７】
その後、半導体装置１のテストを行う。第二のパッド部１３上にテスト装置のプローブを接触させ、半導体装置１の特性のテストを行う。第二のパッド部１３はテスト用のパッドである。なお、本実施形態では、絶縁膜１５を形成する前段では、第二のパッド部１３上にテスト装置のプローブを接触させて行う半導体装置１の特性のテストは行わない。
【００１８】
次に、本実施形態の作用効果について説明する。
本実施形態では、第二のパッド部１３上に絶縁膜１５を残した状態で、第一のパッド部１２上および第二のパッド部１３上に金属膜１６を形成している。
その後、第二のパッド部１３上の金属膜１６を除去している。金属膜１６を除去する際、金属膜１６と、第二のパッド部１３との間には、絶縁膜１５が存在するため、第二のパッド部１３が保護されることとなる。従って、金属膜除去により第二のパッド部１３が影響をうけてしまうことが防止される。これにより安定的に半導体装置１のテストを行うことができ、信頼性の高い半導体装置１を得ることができる。
これに加え、金属膜１６を除去する際には、第一のパッド部１２上には、バンプ１７が形成されているため、金属膜１６の除去により第一のパッド部１２が影響をうけてしまうことが防止される。これにより半導体装置１の信頼性を向上させることができる。
【００１９】
さらに、本実施形態では、第二のパッド部１３上の絶縁膜１５を除去しているため、半導体装置１を組み立てた後に、第二のパッド部１３を使用して、半導体装置１の特性テストを安定的に行うことができる。
【００２０】
また、本実施形態では、絶縁膜１５をプラズマエッチングにて除去している。プラズマエッチングは、異方性のエッチングであるため、バンプ１７直下の絶縁膜１４が除去されてしまうことを防止できる。
【００２１】
ここで、前述したように、特許文献３の実施形態には、最上層配線１０３のプローブ接触領域１０３Ａ上にパッシベーション膜１０６を形成した後、パッシベーション膜１０６上のバリアメタル１０７を形成し、除去する点が開示されている（図１１〜図１４）。
特許文献３では、最上層配線１０３のプローブ接触領域１０３Ａ上にパッシベーション膜１０６を形成する理由として、プローブでテストした際、プローブ接触領域１０３Ａが薄くなるため、保護が必要であるとしている。また、パッシベーション膜１０６を設けることで、プローブでテストした際、プローブ接触領域１０３Ａで生じる切りくずが外部に移動することを抑制する必要があるとしている。
従って、特許文献３では、パッシベーション膜１０６形成前に、プローブを使用したテストを行うことが前提となっており、特許文献３では、パッシベーション膜１０６形成前にテストしないならば、パッシベーション膜１０６を形成する工程自体想定できない。
これに対し、本実施形態では、絶縁膜１５を形成する前には、プローブによるテストを行っていないにもかかわらず、第二のパッド部１３を金属膜除去の際のエッチングから保護する観点から、絶縁膜１５を設けている。従って、本実施形態の製造方法は、課題の項で述べた点に加えて、このような点においても、特許文献３に記載された半導体装置１の製造方法とは思想が大きくことなるものである。
【００２２】
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、前記実施形態では、第一のパッド部１２と、第二のパッド部１３とがつながっていない構造としたが、これに限らず、第一のパッド部と、第二のパッド部とが接続されていてもよい。
さらに、前記実施形態では、第一の絶縁膜１５を、第一のパッド部１２上および第一のパッド部１３上に形成した後、第一のパッド部１２上の第一の絶縁膜１５を選択的に除去したが、これに限らず、たとえば、第二のパッド部１２上にのみ、第一の絶縁膜１５を形成してもよい。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態にかかる半導体装置の製造工程を示す断面図である。
【図２】半導体装置の製造工程を示す断面図である。
【図３】半導体装置の製造工程を示す断面図である。
【図４】半導体装置の製造工程を示す断面図である。
【図５】半導体装置の製造工程を示す断面図である。
【図６】半導体装置の製造工程を示す断面図である。
【図７】半導体装置の製造工程を示す断面図である。
【図８】従来の半導体装置の製造工程を示す断面図である。
【図９】従来の半導体装置の製造工程を示す断面図である。
【図１０】従来の半導体装置の製造工程を示す断面図である。
【図１１】従来の半導体装置の製造工程を示す断面図である。
【図１２】従来の半導体装置の製造工程を示す断面図である。
【図１３】従来の半導体装置の製造工程を示す断面図である。
【図１４】従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
【００２４】
１    半導体装置
１１    基板
１２    第一のパッド部
１３    第二のパッド部
１４    絶縁膜（第二の絶縁膜）
１５    絶縁膜（第一の絶縁膜）
１６    金属膜
１７    電極（バンプ）
２１    パッド部
１００    基板
１０１    パッシベーション膜
１０２    バリアメタル膜
１０３    最上層配線
１０３Ａ    プローブ接触領域
１０３Ｂ    ボンディング領域
１０４    レジスト
１０５    バンプ
１０６    パッシベーション膜
１０７    バリアメタル
１０８    バンプ
Ｈ    接触跡
Ｍ１    マスク
Ｍ２    マスク
【図１】
2010153750.tif 000003
【図２】
2010153750.tif 000004
【図３】
2010153750.tif 000005
【図４】
2010153750.tif 000006
【図５】
2010153750.tif 000007
【図６】
2010153750.tif 000008
【図７】
2010153750.tif 000009
【図８】
2010153750.tif 000010
【図９】
2010153750.tif 000011
【図１０】
2010153750.tif 000012
【図１１】
2010153750.tif 000013
【図１２】
2010153750.tif 000014
【図１３】
2010153750.tif 000015
【図１４】
2010153750.tif 000016