(57)【要約】 【課題】  １つの伸張回路によって、一の伸張処理と他の伸張処理とを効率的に行うことのできる画像データ処理装置を提供する。【解決手段】  画像データ処理装置２１は、入力手段によって入力された原稿１ページ分の画像データを予め定めるバンド幅で分割し、バンド単位で画像データを処理するように構成される。これにより、ＤＭＡ連携を行う画像データ処理装置２１であっても、１バンド分の画像データの伸張処理と次に伸張されるべき符号化された１バンド分の画像データの伸張処理との間に、予め符号化された所定の符号化画像データの伸張処理を行うことができる。【選択図】      図６
2010147611.tif 000002
【特許請求の範囲】
【請求項１】
入力手段によって入力された原稿１ページ分の画像データを予め定めるバンド幅で分割し、１バンド分の画像データ毎に符号化して圧縮する圧縮回路と、
符号化された１バンド分の画像データ毎に復号化して伸張する伸張回路と、
復号化された１バンド分の画像データに対して予め定める画像処理を行う画像処理回路と、
圧縮回路からメモリへの画像データのＤＭＡ方式による転送と、メモリから伸張回路への画像データのＤＭＡ方式による転送とを連携して行う第１のＤＭＡコントローラ対と、
伸張回路からメモリへの画像データのＤＭＡ方式による転送と、メモリから画像処理回路への画像データのＤＭＡ方式による転送とを連携して行う第２のＤＭＡコントローラ対と、
伸張回路が、符号化された１バンド分の画像データの伸張処理と次に伸張されるべき符号化された１バンド分の画像データの伸張処理との間に、予め符号化された所定の符号化画像データの伸張処理を行うように制御するアクセス制御手段とを備えることを特徴とする画像データ処理装置。
【請求項２】
前記予め符号化された所定の符号化画像データは、画像データ処理装置に備えられる表示画面に表示される画像のデータであることを特徴とする請求項１に記載の画像データ処理装置。
【請求項３】
前記圧縮回路は、ＪＰＥＧ方式で画像データを符号化して圧縮し、前記伸張回路は、ＪＰＥＧ方式で符号化された画像データを復号化して伸張することを特徴とする請求項１または２に記載の画像データ処理装置。
【請求項４】
前記圧縮回路は、前記予め符号化された所定の符号化画像データの符号化に使用された量子化テーブルとは異なる量子化テーブルを使用して、前記１バンド分の画像データを符号化して圧縮することを特徴とする請求項３に記載の画像データ処理装置。
【請求項５】
前記圧縮回路は、前記予め符号化された所定の符号化画像データの符号化に使用されたハフマン符号化テーブルとは異なるハフマン符号化テーブルを使用して、前記１バンド分の画像データを符号化して圧縮することを特徴とする請求項３に記載の画像データ処理装置。
【請求項６】
前記圧縮回路は、前記予め符号化された所定の符号化画像データの符号化に使用されたサンプリング比とは異なるサンプリング比を使用して、前記１バンド分の画像データを符号化して圧縮することを特徴とする請求項３に記載の画像データ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データに対し圧縮、伸張、および所定の画像処理を行う機能を有し、かつダイレクトメモリアクセス（略称ＤＭＡ）方式によって画像データを転送することができる画像データ処理装置に関する。
【背景技術】
【０００２】
複写装置、スキャナ装置、プリンタ装置およびファクシミリ装置などの機能を１つにまとめた複合装置には、画像データを処理する画像データ処理装置が搭載されている。画像データ処理装置には、画像データを符号化して圧縮する圧縮回路、符号化された画像データを復号化して伸張する伸張回路、および復号化された画像データに対して予め定める画像処理を行う画像処理回路など画像データを処理するための複数の回路が備えられる。
【０００３】
たとえば画像が形成された原稿を複写する場合、画像データ処理装置では、入力手段によって入力された原稿１ページ分の画像データ（以下、「原画像データ」という）に対し、先ず圧縮回路にて原画像データを圧縮し、次に伸張回路にて前記圧縮された画像データ（以下、「符号化画像データ」という）を伸張し、さらに画像処理回路にて前記伸張された画像データ（以下、「復号化画像データ」という）に対し所定の画像処理を施し印刷用の画像データを生成するという一連の処理が行われる。
【０００４】
このとき、一の回路から次の回路へ転送される所定の画像データは、一旦メモリに記憶される。通常、メモリと前記各回路との間での画像データの転送は、ＣＰＵを介さずにデータの転送が可能なＤＭＡ（Direct Memory Access）方式によって行われている。以下、このような画像データの転送をＤＭＡ転送と記す。このＤＭＡ転送を制御するＤＭＡコントローラは、メモリから所定の回路へまたは所定の回路からメモリへの画像データの転送が完了すると、前記複合装置の全体の制御を司るＣＰＵに対して、割り込み信号の送信を行う。
【０００５】
しかし、メモリと各回路との間で画像データの転送が行われる度に割り込み信号の送信が行われると、割り込みの多発によってＣＰＵの負荷が増大してしまうという問題がある。そこで、一のＤＭＡ転送を制御するＤＭＡコントローラと他のＤＭＡ転送を制御するＤＭＡコントローラとの間で、相互に画像データの転送の終了を通知する信号を送信することによって、ＣＰＵへの割り込みの回数を減らし、ＣＰＵへの負荷の増大を防止することが行われている。以下、この技術をＤＭＡ連携と記す場合がある。
【０００６】
このＤＭＡ連携を利用した画像データ処理装置において、一旦圧縮回路からメモリへの原稿１ページ分の符号化画像データの転送が開始されると、伸張回路は、その符号化画像データが伸張処理され、さらに復号化画像データが画像処理回路へ転送されるまでは、他の符号化画像データを伸張処理することができないという問題がある。
【０００７】
たとえば、ＨＤＤ（Hard Disc Drive）などに予め保存されている表示画面への表示用の符号化画像データ（以下、「表示用符号化画像データ」という）を表示画面に表示するために、表示用符号化画像データに対して伸張処理を行う必要がある場合であっても、前記ＤＭＡ連携を利用した画像データ処理装置においては、ＤＭＡ連携による画像データの転送が開始されていれば、伸張回路は、表示用符号化画像データの伸張処理を行うことができない。このように、原稿を複写するために行われる画像データの処理と他の画像データの伸張処理とがバッティングした場合には、他の画像データの伸張処理が開始されるまでに要する時間が不所望に増大してしまうという問題がある。
【０００８】
このような問題に対し、前記他の画像データを伸張処理するための専用ハードウェアを備えることによって、伸張回路の動作状態とは関係なく他の画像データの伸張処理を行うように、画像データ処理装置を構成することが考えられる。また、たとえば特許文献１には、伸張処理を行う画像処理部を２つ設けることによって、２つの異なる伸張処理を同時に行うように構成することが開示される。しかしながら、専用ハードウェアを備える構成および画像処理部を２つ設ける構成では、回路規模が大きくなってしまい、画像データ処理装置のコストアップにつながってしまう。したがって、伸張回路を１つだけ備えるようにしてコストアップを抑制し、かつ前述する問題が解決されるような画像データ処理装置が求められている。
【０００９】
そこで現状では、ＣＰＵを用い、ソフトウェアによって表示用符号化画像データを伸張処理するという方法が採用されている。しかしながら、このような方法では、ＣＰＵへの負荷が増大してしまうという問題だけでなく、伸張回路における伸張処理と比較して伸張処理に要する処理時間が増大してしまうという問題が生じている。
【００１０】
【特許文献１】特開２００６−１０８８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、前述する問題に鑑みてなされたものであり、１つの伸張回路によって、一の伸張処理と他の伸張処理とを効率的に行うことのできる画像データ処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、入力手段によって入力された原稿１ページ分の画像データを予め定めるバンド幅で分割し、１バンド分の画像データ毎に符号化して圧縮する圧縮回路と、
符号化された１バンド分の画像データ毎に復号化して伸張する伸張回路と、
復号化された１バンド分の画像データに対して予め定める画像処理を行う画像処理回路と、
圧縮回路からメモリへの画像データのＤＭＡ方式による転送と、メモリから伸張回路への画像データのＤＭＡ方式による転送とを連携して行う第１のＤＭＡコントローラ対と、
伸張回路からメモリへの画像データのＤＭＡ方式による転送と、メモリから画像処理回路への画像データのＤＭＡ方式による転送とを連携して行う第２のＤＭＡコントローラ対と、
伸張回路が、符号化された１バンド分の画像データの伸張処理と次に伸張されるべき符号化された１バンド分の画像データの伸張処理との間に、予め符号化された所定の符号化画像データの伸張処理を行うように制御するアクセス制御手段とを備えることを特徴とする画像データ処理装置である。
【００１３】
また本発明は、前記予め符号化された所定の符号化画像データは、画像データ処理装置に備えられる表示画面に表示される画像のデータであることを特徴とする。
【００１４】
また本発明は、前記圧縮回路は、ＪＰＥＧ方式で画像データを符号化して圧縮し、前記伸張回路は、ＪＰＥＧ方式で符号化された画像データを復号化して伸張することを特徴とする。
【００１５】
また本発明は、前記圧縮回路は、前記予め符号化された所定の符号化画像データの符号化に使用された量子化テーブルとは異なる量子化テーブルを使用して、前記１バンド分の画像データを符号化して圧縮することを特徴とする。
【００１６】
また本発明は、前記圧縮回路は、前記予め符号化された所定の符号化画像データの符号化に使用されたハフマン符号化テーブルとは異なるハフマン符号化テーブルを使用して、前記１バンド分の画像データを符号化して圧縮することを特徴とする。
【００１７】
また本発明は、前記圧縮回路は、前記予め符号化された所定の符号化画像データの符号化に使用されたサンプリング比とは異なるサンプリング比を使用して、前記１バンド分の画像データを符号化して圧縮することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、入力手段によって入力された原稿１ページ分の画像データを予め定めるバンド幅で分割し、バンド単位で画像データを処理するように構成されているので、ＤＭＡ連携を行う画像データ処理装置であっても、符号化された１バンド分の画像データの伸張処理と次に伸張されるべき符号化された１バンド分の画像データの伸張処理との間に、予め符号化された所定の符号化画像データの伸張処理を行うことができる。したがって、その予め符号化された所定の符号化画像データの伸張処理が開始されるまでに要する時間を可及的に短縮することができる。すなわち、１つの伸張回路によって、一の伸張処理と他の伸張処理とを効率的に行うことができる。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明の一実施形態の画像データ処理装置２１を簡略化して示すブロック図である。画像データ処理装置２１は、複写装置、スキャナ装置、プリンタ装置およびファクシミリ装置などの機能を１つにまとめた複合装置などに搭載される。画像データ処理装置２１は、画像データを処理するために用いられる。
【００２０】
画像データ処理装置２１は、後述の中央演算処理装置（Central Processing Unit、略称ＣＰＵ）２２を介さない転送方式であるダイレクトメモリアクセス（Direct Memory 
Access、略称ＤＭＡ）方式によって画像データを転送（以下、「ＤＭＡ転送」という）することができるように構成され、さらに、一のＤＭＡ転送と他のＤＭＡ転送とを連携して行うことができるように構成されている。
【００２１】
以下、画像データ処理装置２１において、ＤＭＡ転送が連携して行われるＤＭＡ連携について説明する。
【００２２】
画像データ処理装置２１は、ＣＰＵ２２と、メモリ２３と、複数（本実施の形態では４つ）のＤＭＡコントローラ（以下、「ＤＭＡＣ」という）２４と、複数（本実施の形態では４つ）のセレクタ２５とを含む。以下、各ＤＭＡＣ２４を第１〜第４のＤＭＡＣ２４ａ〜２４ｄと記載する場合がある。また各セレクタ２５を第１〜第４のセレクタ２５ａ〜２５ｄと記載する場合がある。
【００２３】
メモリ２３は、画像データなどのデータの書き込みおよびデータの読み出しが可能である。メモリ２３は、たとえばランダムアクセスメモリ（Random Access Memory、略称ＲＡＭ）によって実現される。
【００２４】
各ＤＭＡＣ２４は、ＤＭＡ方式によるデータ転送を制御する。各ＤＭＡＣ２４は、共通のメモリ２３にアクセスする。各ＤＭＡＣ２４は、メモリ２３への画像データの書き込みおよびメモリ２３からの画像データの読み出しの少なくとも一方を行う。各ＤＭＡＣ２４は、前記書き込みおよび読み出しの少なくとも一方が終了すると、終了通知を出力する。
【００２５】
各ＤＭＡＣ２４は、後述の各セレクタ２５からの起動指令に応答して起動する。換言すると、各ＤＭＡＣ２４は、後述の各セレクタ２５からの起動指令に応答して、メモリ２３への画像データの書き込みおよびメモリ２３からの画像データの読み出しの少なくとも一方を開始する。
【００２６】
詳細に述べると、第１のＤＭＡＣ２４ａは、第１のセレクタ２５ａからの起動指令に応答して起動する。第２のＤＭＡＣ２４ｂは、第２のセレクタ２５ｂからの起動指令に応答して起動する。第３のＤＭＡＣ２４ｃは、第３のセレクタ２５ｃからの起動指令に応答して起動する。第４のＤＭＡＣ２４ｄは、第４のセレクタ２５ｄからの起動指令に応答して起動する。
【００２７】
ＣＰＵ２２は、画像データ処理装置２１を含む複合装置全体の動作を制御する制御手段である。ＣＰＵ２２は、メモリ２３への画像データの書き込みおよびメモリ２３からの画像データの読み出しの開始指令を出力する。またＣＰＵ２２は、このＣＰＵ２２からの開始指令および各ＤＭＡＣ２４からの終了通知のいずれを選択するかを示す選択指令を出力する。
【００２８】
セレクタ２５は、起動指令部である。各セレクタ２５は、各ＤＭＡＣ２４をそれぞれ起動させる起動指令を出力する。各セレクタ２５は、ＣＰＵ２２からの開始指令または各ＤＭＡＣ２４からの終了通知のいずれかに応答して起動指令を出力する。
【００２９】
詳細に述べると、第１のセレクタ２５ａは、ＣＰＵ２２からの開始指令、または第２のＤＭＡＣ２４ｂからの終了通知に応答して起動指令を出力する。第２のセレクタ２５ｂは、ＣＰＵ２２からの開始指令、または第１のＤＭＡＣ２４ａからの終了通知に応答して起動指令を出力する。第３のセレクタ２５ｃは、ＣＰＵ２２からの開始指令、または第４のＤＭＡＣ２４ｄからの終了通知に応答して起動指令を出力する。第４のセレクタ２５ｂは、ＣＰＵ２２からの開始指令、または第３のＤＭＡＣ２４ｃからの終了通知に応答して起動指令を出力する。そして、各セレクタ２５が、ＣＰＵ２２からの開始指令および所定のＤＭＡＣ２４からの終了通知のいずれに応答するかは、ＣＰＵ２２からの選択指令によって決定される。
【００３０】
図２は、各ＤＭＡＣ２４によるメモリ２３への画像データの書き込みおよびメモリ２３からの画像データの読み出しを説明するための図である。
【００３１】
第１のＤＭＡＣ２４ａは、メモリ２３へ画像データを書き込むように設定され、開始アドレスがＡ番地に設定され、転送バイト数がＮバイトに設定される。第２のＤＭＡＣ２４ｂは、メモリ２３から画像データを読み出すように設定され、開始アドレスがＡ番地に設定され、転送バイト数がＮバイトに設定される。第３のＤＭＡＣ２４ｃは、メモリ２３へ画像データを書き込むように設定され、開始アドレスがＢ番地に設定され、転送バイト数がＭバイトに設定される。第４のＤＭＡＣ２４ｄは、メモリ２３から画像データを読み出すように設定され、開始アドレスがＢ番地に設定され、転送バイト数がＭバイトに設定される。
【００３２】
なお、後述するように、第１および第２のＤＭＡＣ２４ａ，２４ｂによって転送される画像データは、ＪＰＥＧ圧縮回路４１のＪＰＥＧ圧縮処理部５１において符号化された画像データであり、第３および第４のＤＭＡＣ２４ｃ，２４ｄによって転送される画像データは、ＪＰＥＧ伸張回路４２のＪＰＥＧ伸張処理部５２において復号化された画像データである。したがって、前記転送バイト数は、符号化された画像データまたは復号化された画像データのデータサイズによって決定される。
【００３３】
第１のセレクタ２５ａは、ＣＰＵ２２からの開始指令に応答して起動指令を出力するように設定される。第２のセレクタ２５ｂは、第１のＤＭＡＣ２４ａからの終了通知に応答して起動指令を出力するように設定される。第３のセレクタ２５ｃは、ＣＰＵ２２からの開始指令に応答して起動指令を出力するように設定される。第４のセレクタ２５ｄは、第３のＤＭＡＣ２４ｃからの終了通知に応答して起動指令を出力するように設定される。
【００３４】
このように各ＤＭＡＣ２４および各セレクタ２５が設定されるとき、ＣＰＵ２２が開始指令を出力すると、第１のセレクタ２５ａは、ＣＰＵ２２からの開始指令に応答して起動指令を出力する。第１のＤＭＡＣ２４ａは、第１のセレクタ２５ａからの起動指令に応答して起動する。第１のＤＭＡＣ２４ａは、メモリ２３へ画像データを書き込む。このとき画像データは、メモリ２３のＡ番地から順にＮバイト分、書き込まれる。第１のＤＭＡＣ２４ａは、メモリ２３へのデータの書き込みを終了すると、終了通知を出力する。
【００３５】
第２のセレクタ２５ｂは、第１のＤＭＡＣ２４ａからの終了通知に応答して起動指令を出力する。第２のＤＭＡＣ２４ｂは、第２のセレクタ２５ｂからの起動指令に応答して起動する。第２のＤＭＡＣ２４ｂは、メモリ２３から画像データを読み出す。このとき画像データは、メモリ２３のＡ番地から順にＮバイト分、読み出される。第２のＤＭＡＣ２４ｂは、メモリ２３からの画像データの読み出しを終了すると、終了通知を出力する。
【００３６】
同様に、ＣＰＵ２２が開始指令を出力すると、第３のセレクタ２５ｃは、ＣＰＵ２２からの開始指令に応答して起動指令を出力する。第３のＤＭＡＣ２４ｃは、第３のセレクタ２５ｃからの起動指令に応答して起動する。第３のＤＭＡＣ２４ｃは、メモリ２３へ画像データを書き込む。このとき画像データは、メモリ２３のＢ番地から順にＭバイト分、書き込まれる。第３のＤＭＡＣ２４ｃは、メモリ２３への画像データの書き込みを終了すると、終了通知を出力する。
【００３７】
第４のセレクタ２５ｄは、第３のＤＭＡＣ２４ｃからの終了通知に応答して起動指令を出力する。第４のＤＭＡＣ２４ｄは、第４のセレクタ２５ｂからの起動指令に応答して起動する。第４のＤＭＡＣ２４ｄは、メモリ２３から画像データを読み出す。このとき画像データは、メモリ２３のＢ番地から順にＭバイト分、読み出される。第４のＤＭＡＣ２４ｄは、メモリ２３からの画像データの読み出しを終了すると、終了通知を出力する。
【００３８】
図３は、画像データ処理装置２１の全体の構成を示すブロック図である。画像データ処理装置２１は、前記メモリ２３と、メモリ２３を制御するメモリコントローラ３１と、アービタ＆セレクタ３２と、複数（本実施の形態では４つ）の内部ブロック３３と、前記ＣＰＵ２２とを含む。以下、各内部ブロック３３を第１〜第４の内部ブロック３３ａ〜３３ｄと記載する場合がある。
【００３９】
アービタ＆セレクタ３２は、メモリコントローラ３１と各内部ブロック３３との間に介在する。アービタ＆セレクタ３２は、各内部ブロック３３のバス使用権の調停を行う。換言すると、アービタ＆セレクタ３２は、各内部ブロック３３のいずれか１つを選択し、選択した内部ブロック３３にバス使用権を割り当てる。
【００４０】
各内部ブロック３３は、前記ＤＭＡＣ２４と、前記セレクタ２５とを含む。詳細に述べると、第１の内部ブロック３３ａは、第１のＤＭＡＣ２４ａと、第１のセレクタ２５ａとを含む。第２の内部ブロック３３ｂは、第２のＤＭＡＣ２４ｂと、第２のセレクタ２５ｂとを含む。第３の内部ブロック３３ｃは、第３のＤＭＡＣ２４ｃと、第３のセレクタ２５ｃとを含む。第４の内部ブロック３３ｄは、第４のＤＭＡＣ２４ｄと、第３のセレクタ２５ｄとを含む。
【００４１】
各内部ブロック３３のＤＭＡＣ２４は、アービタ＆セレクタ３２を介してメモリコントローラ３１を制御し、これによってメモリ２３にアクセスすることができる。換言すると、各内部ブロック３３のＤＭＡＣ２４は、アービタ＆セレクタ３２を介してメモリコントローラ３１を制御し、これによってメモリ２３への画像データの書き込みおよびメモリ２３からの画像データの読み出しの少なくとも一方を行うことができる。
【００４２】
各内部ブロック３３は、それぞれ異なる機能を有する。第１の内部ブロック３３ａは、第１の内部ブロック３３ａが含まれるＪＰＥＧ圧縮回路４１からメモリ２３へ、符号化された画像データを出力するための機能を有する。第２の内部ブロック３３ｂは、メモリ２３から第２の内部ブロック３３ｂが含まれるＪＰＥＧ伸張回路４２へ、符号化された画像データを入力するための機能を有する。第３の内部ブロック３３ｃは、第３の内部ブロック３３ｃが含まれるＪＰＥＧ伸張回路４２からメモリ２３へ、復号化された画像データを出力するための機能を有する。第４の内部ブロック３３ｄは、メモリ２３から第４の内部ブロック３３ｄが含まれる画像処理回路４３へ、復号化された画像データを入力するための機能を有する。
【００４３】
図４は、第１および第２の内部ブロック３３ａ，３３ｂの構成を示すブロック図である。各内部ブロック３３は類似するので、以下では第１および第２の内部ブロック３３ａ，３３ｂについて説明し、第３および第４の内部ブロック３３ｃ，３３ｄについては説明を省略する。第１の内部ブロック３３ａは、レジスタ３６ａと、制御回路３７ａと、前記第１のＤＭＡＣ２４ａと、前記第１のセレクタ２５ａとを含む。また、第２の内部ブロック３３ｂは、レジスタ３６ｂと、制御回路３７ｂと、前記第２のＤＭＡＣ２４ｂと、前記第２のセレクタ２５ｂとを含む。
【００４４】
ＣＰＵ２２は、ＣＰＵアドレスＣＰＵ＿ＡＤＲを各レジスタ３６ａ，３６ｂに与える。ＣＰＵアドレスＣＰＵ＿ＡＤＲは、各レジスタ３６ａ，３６ｂのアドレスを示す。ＣＰＵ２２は、ＣＰＵデータＣＰＵ＿ＤＡＴＡを各レジスタ３６ａ，３６ｂに与える。このＣＰＵデータＣＰＵ＿ＤＡＴＡは、各制御回路３７ａ，３７ｂ、第１および第２のＤＭＡＣ２４ａ，２４ｂ、ならびに第１および第２のセレクタ２５ａ，２５ｂの設定条件を示す。またＣＰＵ２２は、ＣＰＵデータＣＰＵ＿ＤＡＴＡを各レジスタ３６ａ，３６ｂから与えられる。このＣＰＵデータＣＰＵ＿ＤＡＴＡは、各制御回路３７ａ，３７ｂ、第１および第２のＤＭＡＣ２４ａ，２４ｂ、ならびに第１および第２のセレクタ２５ａ，２５ｂのステータスを示す。
【００４５】
各レジスタ３６ａ，３６ｂは、ＣＰＵアドレスＣＰＵ＿ＡＤＲをデコードする。各レジスタ３６ａ，３６ｂは、ＣＰＵ２２によるライト時、すなわち書き込み時には、ＣＰＵアドレスＣＰＵ＿ＡＤＲによって指定されるアドレスに、ＣＰＵデータＣＰＵ＿ＤＡＴＡをラッチする。また各レジスタ３６ａ，３６ｂは、ＣＰＵ２２によるリード時、すなわち読み出し時には、ＣＰＵアドレスＣＰＵ＿ＡＤＲによって指定されるアドレスから、ＣＰＵデータＣＰＵ＿ＤＡＴＡを転送する。
【００４６】
制御回路３７ａは、レジスタ３６ａに記憶されている制御回路３７ａの設定条件に基づいて、データを演算する。また制御回路３７ａは、この制御回路３７ａのステータスをレジスタ３６ａに与える。制御回路３７ａは、ＪＰＥＧ圧縮回路４１のＪＰＥＧ圧縮処理部５１を制御する。制御回路３７ａは、ＪＰＥＧ圧縮処理部５１から符号化された画像データを与えられる。制御回路３７ａは、ＪＰＥＧ圧縮処理部５１から与えられる符号化された画像データを記憶するバッファ回路を含む。
【００４７】
第１のＤＭＡＣ２４ａは、レジスタ３６ａに記憶されている第１のＤＭＡＣ２４ａの設定条件に基づいて、符号化された画像データを転送する。第１のＤＭＡＣ２４ａの設定条件は、開始アドレスと、転送バイト数とを示す。第１のＤＭＡＣ２４ａは、この第１のＤＭＡＣ２４ａのステータスをレジスタ３６ａに与える。
【００４８】
第１のＤＭＡＣ２４ａは、後述の第１のセレクタ２５ａからの起動指令Ｄ＿ＴＲＧ１に応答して起動する。第１のＤＭＡＣ２４ａは、制御回路３７ａ内のバッファ回路に記憶される符号化された画像データを読み出して、この符号化された画像データをメモリ２３に書き込む。
【００４９】
詳細に述べると、第１のＤＭＡＣ２４ａは、ＤＭＡアドレスＤＭＡ＿ＡＤＲ１をアービタ＆セレクタ３２を介してメモリコントローラ３１に与える。このＤＭＡアドレスＤＭＡ＿ＡＤＲ１は、メモリ２３のアドレスを示す。第１のＤＭＡＣ２４ａは、ＤＭＡ制御信号ＤＭＡ＿ＣＯＮＴ１をアービタ＆セレクタ３２を介してメモリコントローラ３１に与える。このＤＭＡ制御信号ＤＭＡ＿ＣＯＮＴ１は、メモリ２３への書き込み指令を示す。また第１のＤＭＡＣ２４ａは、ＤＭＡ制御信号ＤＭＡ＿ＣＯＮＴ１をアービタ＆セレクタ３２を介してメモリコントローラ３１から与えられる。このＤＭＡ制御信号ＤＭＡ＿ＣＯＮＴ１は、メモリコントローラ３１のステータスを示す。
【００５０】
このような第１のＤＭＡＣ２４ａは、ＤＭＡアドレスＤＭＡ＿ＡＤＲ１によってメモリ２３のアドレスを指定する。そして第１のＤＭＡＣ２４ａは、ＤＭＡ制御信号ＤＭＡ＿ＣＯＮＴ１によって書き込みを指令する。このようにして、第１のＤＭＡＣ２４ａは、メモリ２３の指定されるアドレスへの符号化された画像データの書き込みを行うことができる。この符号化された画像データが、図４におけるＤＭＡデータＤＭＡ＿ＤＡＴＡ１に相当する。
【００５１】
第１のＤＭＡＣ２４ａは、メモリ２３への符号化された画像データの書き込みが終了すると、終了通知ＤＭＡ＿ＥＮＤ１を出力するとともに、割り込み信号ＩＮＴＲ１を出力する。前記第１のＤＭＡＣ２４ａの設定条件は、割り込み信号ＩＮＴＲ１をマスクするか否かをも示す。割り込み信号ＩＮＴＲ１がマスクされるとき、第１のＤＭＡＣ２４ａは、前記書き込みが終了しても、割り込み信号ＩＮＴＲ１を出力しない。
【００５２】
割り込み信号ＩＮＴＲ１は、ＯＲ回路３９に与えられる。ＯＲ回路３９には、第１および第２の内部ブロック３３ａ，３３ｂの各ＤＭＡＣ２４ａ，２４ｂからの割り込み信号ＩＮＴＲ１，ＩＮＴＲ２が与えられる。ＯＲ回路３９は、これらの割り込み信号ＩＮＴＲ１，ＩＮＴＲ２のいずれか１つが与えられると、割り込み信号ＩＮＴＲを出力する。この割り込み信号ＩＮＴＲは、ＣＰＵ２２に与えられる。
【００５３】
第１のセレクタ２５ａは、レジスタ３６ａに記憶されている第１のセレクタ２５ａの設定条件である選択指令に基づいて、起動指令を出力する。第１のセレクタ２５ａは、ＣＰＵ２２からレジスタ３６ａを介して与えられる開始指令ＤＭＡ＿ＴＲＧ１、および第２の内部ブロック３３ｂの第２のＤＭＡＣ２４ｂからの終了通知ＤＭＡ＿ＥＮＤ２のいずれか１つに応答して起動指令Ｄ＿ＴＲＧ１を出力する。
【００５４】
また、制御回路３７ｂは、レジスタ３６ｂに記憶されている制御回路３７ｂの設定条件に基づいて、データを演算する。制御回路３７ｂは、この制御回路３７ｂのステータスをレジスタ３６ｂに与える。制御回路３７ｂは、ＪＰＥＧ伸張回路４２のＪＰＥＧ伸張処理部５２を制御する。制御回路３７ｂは、ＪＰＥＧ伸張処理部５２へ符号化された画像データを与える。制御回路３７ｂは、メモリ２３から与えられる符号化された画像データを記憶するバッファ回路を含む。
【００５５】
第２のＤＭＡＣ２４ｂは、レジスタ３６ｂに記憶されている第２のＤＭＡＣ２４ｂの設定条件に基づいて、符号化された画像データを転送する。第２のＤＭＡＣ２４ｂの設定条件は、開始アドレスと、転送バイト数とを示す。第２のＤＭＡＣ２４ｂは、この第２のＤＭＡＣ２４ｂのステータスをレジスタ３６ｂに与える。
【００５６】
第２のＤＭＡＣ２４ｂは、後述の第２のセレクタ２５ｂからの起動指令Ｄ＿ＴＲＧ２に応答して起動する。第２のＤＭＡＣ２４ｂは、メモリ２３に記憶される符号化された画像データを読み出して、この符号化された画像データを制御回路３７ｂ内のバッファ回路に書き込む。
【００５７】
詳細に述べると、第２のＤＭＡＣ２４ｂは、ＤＭＡアドレスＤＭＡ＿ＡＤＲ２をアービタ＆セレクタ３２を介してメモリコントローラ３１に与える。このＤＭＡアドレスＤＭＡ＿ＡＤＲ２は、メモリ２３のアドレスを示す。第２のＤＭＡＣ２４ｂは、ＤＭＡ制御信号ＤＭＡ＿ＣＯＮＴ２をアービタ＆セレクタ３２を介してメモリコントローラ３１に与える。このＤＭＡ制御信号ＤＭＡ＿ＣＯＮＴ２は、メモリ２３からの読み出し指令を示す。また第２のＤＭＡＣ２４ｂは、ＤＭＡ制御信号ＤＭＡ＿ＣＯＮＴ２をアービタ＆セレクタ３２を介してメモリコントローラ３１から与えられる。このＤＭＡ制御信号ＤＭＡ＿ＣＯＮＴ２は、メモリコントローラ３１のステータスを示す。
【００５８】
このような第２のＤＭＡＣ２４ｂは、ＤＭＡアドレスＤＭＡ＿ＡＤＲ２によってメモリ２３のアドレスを指定する。そして第２のＤＭＡＣ２４ｂは、ＤＭＡ制御信号ＤＭＡ＿ＣＯＮＴ２によって読み出しを指令する。このようにして、第２のＤＭＡＣ２４ｂは、メモリ２３の指定されるアドレスからの符号化された画像データの読み出しを行うことができる。この符号化された画像データが、図４におけるＤＭＡデータＤＭＡ＿ＤＡＴＡ２に相当する。
【００５９】
第２のＤＭＡＣ２４ｂは、メモリ２３からの符号化された画像データの読み出しが終了すると、終了通知ＤＭＡ＿ＥＮＤ２を出力するとともに、割り込み信号ＩＮＴＲ２を出力する。前記第２のＤＭＡＣ２４ｂの設定条件は、割り込み信号ＩＮＴＲ２をマスクするか否かをも示す。割り込み信号ＩＮＴＲ２がマスクされるとき、第２のＤＭＡＣ２４ｂは、前記書き込みが終了しても、割り込み信号ＩＮＴＲ２を出力しない。割り込み信号ＩＮＴＲ２は、ＯＲ回路３９に与えられる。
【００６０】
第２のセレクタ２５ｂは、レジスタ３６ｂに記憶されている第２のセレクタ２５ｂの設定条件である選択指令に基づいて、起動指令を出力する。第２のセレクタ２５ｂは、ＣＰＵ２２からレジスタ３６ｂを介して与えられる開始指令ＤＭＡ＿ＴＲＧ２、および第１の内部ブロック３３ａの第１のＤＭＡＣ２４ａからの終了通知ＤＭＡ＿ＥＮＤ１のいずれか１つに応答して起動指令Ｄ＿ＴＲＧ２を出力する。
【００６１】
図５は、ＣＰＵ２２のＤＭＡ関連動作を説明するためのフローチャートである。同図は、各ＤＭＡＣ２４ａ，２４ｂが、第１のＤＭＡＣ２４ａ、第２のＤＭＡＣ２４ｂの順で起動されることを想定している。なお、第３および第４のＤＭＡＣ２４ｃ，２４ｄについては、第１および第２のＤＭＡＣ２４ａ，２４ｂと類似するので説明を省略する。
【００６２】
所定の動作開始指令が入力されると、ステップｓ０で、ＣＰＵ２２は、ＤＭＡ関連動作を開始し、ステップｓ１に進む。ステップｓ１で、ＣＰＵ２２は、第１および第２の内部ブロック３３ａ，３３ｂの各制御回路３７ａ，３７ｂの設定条件を、第１および第２の内部ブロック３３ａ，３３ｂの各レジスタ３６ａ，３６ｂに与えることによって、第１および第２の内部ブロック３３ａ，３３ｂの各制御回路３７ａ，３７ｂのレジスタ設定を行い、ステップｓ２に進む。
【００６３】
ステップｓ２で、ＣＰＵ２２は、第１のＤＭＡＣ２４ａの設定条件を、第１の内部ブロック３３ａのレジスタ３６ａに与えることによって、第１のＤＭＡＣ２４ａのレジスタ設定を行い、ステップｓ３に進む。ステップｓ３で、ＣＰＵ２２は、第２のＤＭＡＣ２４ｂの設定条件を、第２の内部ブロック３３ｂのレジスタ３６ｂに与えることによって、第２のＤＭＡＣ２４ｂのレジスタ設定を行い、ステップｓ４に進む。これらのステップｓ２，ｓ３では、開始アドレスおよび転送バイト数などが設定される。
【００６４】
ステップｓ４で、ＣＰＵ２２は、第１および第２のセレクタ２５ａ，２５ｂの設定条件である選択指令を、第１および第２の内部ブロック３３ａ，３３ｂの各レジスタ３６ａ，３６ｂに与え、ステップｓ５に進む。図５においては、第１の内部ブロック３３ａのレジスタ３６ａには、ＣＰＵ２２からの開始指令を選択することを示す選択指令が与えられる。第２の内部ブロック３３ｂのレジスタ３６ｂには、第１のＤＭＡＣ２４ａからの終了通知を選択することを示す選択指令が与えられる。このようにＣＰＵ２２は、第１および第２の内部ブロック３３ａ，３３ｂの各レジスタ３６ａ，３６ｂに選択指令を与えることによって、第１および第２のＤＭＡＣ２４ａ，２４ｂを連携するための連携設定を行う。
【００６５】
ステップｓ５で、ＣＰＵ２２は、第１および第２の内部ブロック３３ａ，３３ｂの各レジスタ３６ａ，３６ｂに対して、不要な割り込み信号をマスクするための設定を行い、ステップｓ６に進む。不要な割り込み信号とは、起動されるべき第１および第２のＤＭＡＣ２４ａ，２４ｂのうち、最後に起動される第２のＤＭＡＣ２４ｂを除く第１のＤＭＡＣ２４ａからの割り込み信号である。図５においては、第１のＤＭＡＣ２４ａからの割り込み信号がマスクされる。
【００６６】
ステップｓ６で、ＣＰＵ２２は、開始指令を出力し、これによって第１のＤＭＡＣ２４ａの開始ビットを設定し、ステップｓ７に進む。ステップｓ７で、ＣＰＵ２２は、ＤＭＡＣ２４による割り込み信号、図５においては第２のＤＭＡＣ２４ｂによる割り込み信号を与えられると、ステップｓ８に進む。ステップｓ８で、ＣＰＵ２２は、ＤＭＡ関連動作を終了する。
【００６７】
前記ステップｓ６で、ＣＰＵ２２が開始指令を出力すると、ＣＰＵ２２からの開始指令に応答して、第１のセレクタ２５ａが起動指令を出力する。第１のＤＭＡＣ２４ａは、第１のセレクタ２５ａからの起動指令に応答して起動する。この第１のＤＭＡＣ２４ａからの終了通知に応答して第２のセレクタ２５ｂが起動指令を出力する。第２のＤＭＡＣ２４ｂは、第２のセレクタ２５ｂからの起動指令に応答して起動する。第２のＤＭＡＣ２４ｂは、メモリ２３からの符号化された画像データの読み出しが終了すると、割り込み信号を出力する。割り込み信号は、ＯＲ回路３９に与えられる。ＯＲ回路３９は、割り込み信号をＣＰＵ２２に与える。
【００６８】
このようにＣＰＵ２２が開始指令を出力してから、ＣＰＵ２２が割り込み信号を与えられるまでの間、ＣＰＵ２２を介さずに、第１および第２のＤＭＡＣ２４ａ，２４ｂによって、メモリ２３へ符号化された画像データを書き込むとともに、メモリ２３から符号化された画像データを読み出すことができる。この間、ＣＰＵ２２は、別の処理を実行することができる。
【００６９】
上記の説明のように、第１のＤＭＡコントローラ対である第１のＤＭＡＣ２４ａと第２のＤＭＡＣ２４ｂとによって、ＪＰＥＧ圧縮回路４１からメモリ２３への符号化された画像データのＤＭＡ転送と、メモリ２３からＪＰＥＧ伸張回路４２への符号化された画像データのＤＭＡ転送とが連携して行われる。同様に、第２のＤＭＡコントローラ対である第３のＤＭＡＣ２４ｃと第４のＤＭＡＣ２４ｄとによって、ＪＰＥＧ伸張回路４２からメモリ２３への復号化された画像データのＤＭＡ転送と、メモリ２３から画像処理回路４３への復号化された画像データのＤＭＡ転送とが連携して行われる。
【００７０】
図６は、画像データ処理装置２１が搭載される複合装置４０の構成を概略的に示すブロック図である。複合装置４０は、画像データ処理装置２１と、画像表示部４４と、記憶部４５と、画像入力部４６と、画像出力部４７とを含んで構成される。
【００７１】
画像表示部４４は、ＬＣＤ（Liquid Crystal Display）モジュール５４と、ＬＣＤ制御回路５５と、ＶＲＡＭ（Video Random Access Memory）５６とを含んで構成される。ＬＣＤモジュール５４は、画像を表示する表示画面を構成し、たとえばプリンタ機能を設定するためのＧＵＩ（Graphical User Interface）画像などが表示される。ＶＲＡＭ５６は、前記表示画面に表示される画像の画像データ（以下、「表示用画像データ」という）が一時的に記憶されるメモリである。ＬＣＤ制御回路５５は、ＶＲＡＭ５６への表示用画像データの書き込み、ＶＲＡＭ５６からの表示用画像データの読み出し、ＬＣＤモジュール５４への表示用画像データの転送、およびメモリ２３からの表示用画像データの読み出しなどの制御を行うための回路である。
【００７２】
記憶部４５は、ＨＤＤ（Hard Disc Drive）５７と、ＨＤＤ制御回路５８とを含んで構成される。ＨＤＤ５７は、二次記憶装置であり、本実施形態では、画像表示部４４の表示画面に表示される画像（たとえば、プリンタ機能の設定用のＧＵＩ画像）の符号化された画像データ（以下、「表示用符号化画像データ」という）が予め記憶される。ＨＤＤ制御回路５８は、ＨＤＤ５７への画像データなどのデータの書き込み、ＨＤＤ５７からのデータの読み出し、およびインターフェース（図示せず）とのデータの入出力などの制御を行うための回路である。
【００７３】
画像入力部４６は、原稿に形成されるアナログ画像を走査して読み取り、ＲＧＢのデジタル画像データまたは輝度信号と色差信号とで構成されるデジタル画像データなどの画像データ（以下、「原画像データ」という）をメモリ２３に出力する機能を有する。画像出力部４７は、後述する画像処理回路４３によって出力用に処理された画像データ（以下、「出力用画像データ」という）をメモリ２３から読み出し、紙などの記録用紙に出力用画像データを印刷する機能を有する。
【００７４】
以下、画像データ処理装置２１について詳細に説明する。画像データ処理装置２１は、前記メモリ２３と、前記メモリコントローラ３１と、前記ＣＰＵ２２と、ＪＰＥＧ圧縮回路４１と、ＪＰＥＧ伸張回路４２と、画像処理回路４３とを含む。
【００７５】
ＪＰＥＧ圧縮回路４１は、画像データをＪＰＥＧ方式で符号化して圧縮し、符号化された画像データである符号化画像データを生成する機能を有するＪＰＥＧ圧縮処理部５１と、前記第１の内部ブロック３３ａとを含んで構成される。
【００７６】
特に、本実施形態におけるＪＰＥＧ圧縮処理部５１は、画像入力部４６から出力されてメモリ２３に記憶されている原稿１ページ分の原画像データに対して、その原画像データを１バンド毎にメモリ２３から読み出す機能を有する。さらに、所定の圧縮用のパラメータを用いて、その読み出された１バンド分相当の原画像データであるバンド画像データ毎に符号化する処理を行う機能を有する。なお、１バンド分に相当する原画像データとは、複数のライン画像データ（主走査方向１ライン分の画像データ）によって構成される原画像データを、予め定めるライン数に相当するバンド幅毎に分割したデータのことである。以下、符号化されたバンド画像データを符号化バンド画像データと称する。
【００７７】
図７は、ＪＰＥＧ圧縮処理部５１において符号化された符号化画像データの構成を示す図である。符号化された符号化画像データは、符号データにヘッダ情報が付加されて構成される。なお、ＪＰＥＧ圧縮処理部５１における圧縮処理には標準的に定められたＪＰＥＧ圧縮アルゴリズムが用いられ、付加されるヘッダ情報は標準的に定められたデータ形式のものである。ここで、標準的なヘッダ情報とは、符号化に用いられた圧縮用のパラメータである量子化テーブルＱ、ハフマン符号化テーブルＨ、およびサンプリング比Ｓなどが規定のマーカ記号で区分けされて順に記述されているものをいう。
【００７８】
ＪＰＥＧ伸張回路４２は、符号化された符号化画像データを復号化して伸張し、復号化された復号化画像データを生成する機能を有するＪＰＥＧ伸張処理部５２と、前記第２および第３の内部ブロック３３ｂ，３３ｃとを含んで構成される。ＪＰＥＧ伸張処理部５２は、より詳細には、符号化バンド画像データを復号化して復号化バンド画像データを生成するとともに、表示用符号化画像データを復号化して表示用画像データを生成する。
【００７９】
画像処理回路４３は、ＪＰＥＧ伸張回路４２において復号化された復号化画像データのうち、復号化バンド画像データに対して、フィルタ処理、変倍処理、回転処理などの予め定める画像処理を行う機能を有する画像処理部５３と、前記第４の内部ブロック３３ｄとを含んで構成される。
【００８０】
図８は、ＪＰＥＧ伸張回路４２の構成を概略的に示すブロック図である。ＪＰＥＧ伸張回路４２は、設定レジスタ６１と、アクセス制御手段であるアクセス制御アービタ６２と、前記第２のＤＭＡＣ２４ｂと、前記第３のＤＭＡＣ２４ｃと、量子化テーブル格納ＲＡＭ６３と、ハフマン符号化テーブル格納ＲＡＭ６４と、前記ＪＰＥＧ伸張処理部５２とを含んで構成される。
【００８１】
設定レジスタ６１は、各種設定用のレジスタが配置される。具体的には、第２および第３のＤＭＡＣ２４ｂ，２４ｃの設定、第１のＤＭＡＣ２４ａと第２のＤＭＡＣ２４ｂとのＤＭＡ連携の有効または無効の設定、第３のＤＭＡＣ２４ｃと第４のＤＭＡＣ２４ｄとのＤＭＡ連携の有効または無効の設定、表示用符号化画像データのＪＰＥＧ伸張処理の開始の設定、表示用符号化画像データのＤＭＡ転送の設定などのためのレジスタが含まれる。表示用符号化画像データのＤＭＡ転送の設定とは、第２のＤＭＡＣ２４ｂに対する設定条件である開始アドレスおよび転送バイト数の設定を示す。前記レジスタ３６ｂ，３６ｃは、第２および第３のＤＭＡＣ２４ｂ，２４ｃの設定用のレジスタに相当する。
【００８２】
アクセス制御アービタ６２は、前記設定レジスタ６１における設定に基づいて、符号化バンド画像データのＪＰＥＧ伸張処理と表示用符号化画像データのＪＰＥＧ伸張処理との調停を制御する。このアクセス制御アービタ６２には、前述の第２のセレクタ２５ｂおよび第３のセレクタ２５ｃが含まれる。
【００８３】
アクセス制御アービタ６２は、前述のように、メモリ２３への符号化された画像データの書き込みが終了したことを示す終了通知を、第１のＤＭＡＣ２４ａから受信する。この終了通知が、後述する符号化バンド画像データの伸張処理開始要求に相当する。アクセス制御アービタ６２は、第２のＤＭＡＣ２４ｂに対して、メモリ２３からＪＰＥＧ伸張処理部５２への符号化バンド画像データの転送処理の許可を通知する。このとき、ＪＰＥＧ伸張回路４２において、表示用符号化画像データの伸張処理が行われている場合には、アクセス制御アービタ６２は、表示用符号化画像データの伸張処理が完了し、表示用画像データがメモリ２３へ転送されるのを待って、符号化バンド画像データの転送処理の許可を通知する。
【００８４】
また、アクセス制御アービタ６２は、ＣＰＵ２２による表示用符号化画像データのＤＭＡ転送の開始の設定に基づいて、第２のＤＭＡＣ２４ｂに対して、メモリ２３からＪＰＥＧ伸張処理部５２への表示用符号化画像データの転送処理の許可を通知する。なお、ＣＰＵ２２による表示用符号化画像データのＤＭＡ転送の開始の設定が、後述する表示用符号化画像データの伸張処理開始要求に相当する。このとき、ＪＰＥＧ伸張回路４２において、符号化バンド画像データの伸張処理が行われている場合には、アクセス制御アービタ６２は、符号化バンド画像データの伸張処理が完了し、復号化バンド画像データがメモリ２３へ転送されるのを待って、表示用符号化画像データの転送処理の許可を通知する。
【００８５】
第２のＤＭＡＣ２４ｂは、設定レジスタ６１およびアクセス制御アービタ６２に従って、メモリ２３からＪＰＥＧ伸張処理部５２への、符号化バンド画像データおよび表示用符号化画像データのＤＭＡ転送を制御する。第１のＤＭＡＣ２４ａと第２のＤＭＡＣ２４ｂとのＤＭＡ連携が有効である場合には、前記第２のセレクタ２５ｂは、ＪＰＥＧ圧縮処理部５１からメモリ２３への１バンド分の符号化バンド画像データの転送が完了したことを通知する終了通知を第１のＤＭＡＣ２４ａから受信し、第２のＤＭＡＣ２４ｂは、メモリ２３からＪＰＥＧ伸張処理部５２への１バンド分の符号化バンド画像データの転送が完了したことを通知する終了通知を第１のセレクタ２５ａに送信する。これにより、前述するようなＤＭＡ連携が行われる。第２のＤＭＡＣ２４ｂは、アクセス制御アービタ６２からの転送処理の許可に応答して、メモリ２３からＪＰＥＧ伸張処理部５２へ符号化バンド画像データまたは表示用符号化画像データを転送する。
【００８６】
ＪＰＥＧ伸張処理部５２は、第２のＤＭＡＣ２４ｂから転送される符号化画像データを伸張処理し、復号化画像データを第３のＤＭＡＣ２４ｃに出力する。また、前記伸張処理に際し、符号化画像データのヘッダ情報を解析して、量子化テーブル格納ＲＡＭ６３およびハフマン符号化テーブル格納ＲＡＭ６４に量子化テーブルＱおよびハフマン符号化テーブルＨを格納するとともに、設定レジスタ６１にサンプリング比Ｓを設定する機能を有する。
【００８７】
量子化テーブル格納ＲＡＭ６３は、符号化画像データにおける量子化テーブルＱが格納されるＲＡＭである。また、ハフマン符号化テーブル格納ＲＡＭ６４は、符号化画像データにおけるハフマン符号化テーブルＨが格納されるＲＡＭである。ＪＰＥＧ伸張処理部５２は、量子化テーブル格納ＲＡＭ６３およびハフマン符号化テーブル格納ＲＡＭ６４に格納した量子化テーブルおよびハフマン符号化テーブル、ならびに後述するように設定レジスタ６１に設定したサンプリング比に基づいて、符号化画像データを復号化して伸張する。
【００８８】
第３のＤＭＡＣ２４ｃは、設定レジスタ６１およびアクセス制御アービタ６２に従って、ＪＰＥＧ伸張処理部５２からメモリ２３への、符号化バンド画像データおよび表示用符号化画像データのＤＭＡ転送を制御する。第３のＤＭＡＣ２４ｃと第４のＤＭＡＣ２４ｄとのＤＭＡ連携が有効である場合には、前記第３のセレクタ２５ｃは、メモリ２３から画像処理回路４３への１バンド分の復号化バンド画像データの転送が完了したことを通知する終了通知を第４のＤＭＡＣ２４ｄから受信し、第３のＤＭＡＣ２４ｃは、ＪＰＥＧ伸張処理部５２からメモリ２３への１バンド分の復号化バンド画像データの転送が完了したことを通知する終了通知を第４のセレクタ２５ｄに送信する。これにより、前述するようなＤＭＡ連携が行われる。
【００８９】
以下、画像入力部４６から出力された原稿１ページ分の原画像データが、画像データ処理装置２１において処理される工程について説明する。
【００９０】
ＪＰＥＧ圧縮回路４１のＪＰＥＧ圧縮処理部５１は、ＣＰＵ２２からの指令に基づいて、画像入力部４６から出力されメモリ２３に記憶されている原画像データに対して、所定のバンド幅で分割した第１のバンド画像データをメモリ２３から読み出す。そして、その第１のバンド画像データを符号化して圧縮処理し、圧縮処理が完了するとＣＰＵ２２に対して圧縮完了通知を与える。
【００９１】
原画像データの処理の際には、設定レジスタ６１において、第１のＤＭＡＣ２４ａと第２のＤＭＡＣ２４ｂとのＤＭＡ連携、および第３のＤＭＡＣ２４ｃと第４のＤＭＡＣ２４ｄとのＤＭＡ連携が、いずれも有効となるように予め設定されている。したがって、圧縮完了通知を受けたＣＰＵ２２は、図５に示されるＤＭＡ関連動作を開始させる。これにより、圧縮処理された第１の符号化バンド画像データ（ＢＡＮＤ１）は、ＣＰＵ２２を介さずに、第１のＤＭＡＣ２４ａによって、ＪＰＥＧ圧縮処理部５１からメモリ２３へＤＭＡ転送されたあと、第２のＤＭＡＣ２４ｂによって、メモリ２３からＪＰＥＧ伸張処理部５２へＤＭＡ転送される。ＤＭＡ関連動作が終了し、割り込み信号が与えられたＣＰＵ２２は、ＪＰＥＧ伸張回路４２に対して、所定の伸張処理を行う旨の指令を与える。ＪＰＥＧ伸張回路４２における伸張処理については後述する。
【００９２】
ＪＰＥＧ伸張回路４２は、第１の符号化バンド画像データを復号化して伸張処理し、伸張処理が完了するとＣＰＵ２２に対して伸張完了通知を与える。伸張完了通知を受けたＣＰＵ２２は、ＤＭＡ関連動作を開始させる。これにより、伸張処理された第１の復号化バンド画像データは、ＣＰＵ２２を介さずに、第３のＤＭＡＣ２４ｃによって、ＪＰＥＧ伸張処理部５２からメモリ２３へＤＭＡ転送されたあと、第４のＤＭＡＣ２４ｄによってメモリ２３から画像処理部５３へＤＭＡ転送される。ＤＭＡ関連動作が完了し、割り込み信号が与えられたＣＰＵ２２は、画像処理回路４３に対して、所定の画像処理を行う旨の指令を与える。第１の復号化バンド画像データは、画像処理部５３において所定の画像処理が施されたあと、メモリ２３へ転送される。
【００９３】
所定の画像処理が施された第１の出力用バンド画像データがメモリ２３へ転送されると、ＣＰＵ２２に対して割り込み信号が与えられる。この割り込み信号が与えられたＣＰＵ２２は、ＪＰＥＧ圧縮回路４１に対して、次のバンド画像データである第２のバンド画像データをメモリ２３から読み出すように指令を与える。このようにして、原画像データは、画像データ処理装置２１において、バンド単位で順次処理される。そして、複数の出力用バンド画像データが生成され、メモリ２３に記憶される。画像出力部４７は、メモリ２３から複数の出力用バンド画像データを読み出し、これらを結合して原稿１ページ分に相当する出力用画像データを生成し、記録用紙にその出力用画像データを印刷する。
【００９４】
図９は、ＪＰＥＧ伸張回路４２における符号化バンド画像データの伸張処理を示すフローチャートである。
【００９５】
ステップｓ１０で処理が開始される。ステップｓ１１で、第１のＤＭＡＣ２４ａは、アクセス制御アービタ６２に対して、符号化バンド画像データの伸張処理開始要求を行い、ステップｓ１２に進む。ステップｓ１２で、第２のＤＭＡＣ２４ｂは、アクセス制御アービタ６２からの転送処理の許可が通知されると、ステップｓ１３に進む。
【００９６】
ステップｓ１３で、メモリ２３から符号化バンド画像データの読み出しが開始され、ステップｓ１４に進む。ステップｓ１４で、ＪＰＥＧ伸張処理部５２は、読み出された符号化バンド画像データのヘッダ情報を解析し、量子化テーブルＱおよびハフマン符号化テーブルＨを、量子化テーブル格納ＲＡＭ６３およびハフマン符号化テーブル格納ＲＡＭ６４に格納するとともに、サンプリング比Ｓを設定レジスタ６１に設定して、ステップｓ１５に進む。
【００９７】
ステップｓ１５で、ＪＰＥＧ伸張処理部５２は、ヘッダ情報に記載の量子化テーブルＱ、ハフマン符号化テーブルＨおよびサンプリング比Ｓに基づいて、符号化バンド画像データの伸張処理を行い、伸張処理が終了するとステップｓ１６に進む。ステップｓ１６で、復号化された復号化バンド画像データがメモリ２３に書き込まれ、ステップｓ１７に進む。ステップｓ１７で、符号化バンド画像データの伸張処理開始要求が解除されて、ステップｓ１８に進む。ステップｓ１８では、原稿１ページ分に相当する符号化バンド画像データの伸張処理が全て完了していると、ステップｓ１９に進む。また、伸張処理が全て完了していない場合には、ステップｓ１１に戻る。ステップｓ１９で、ＪＰＥＧ伸張回路４２は、原稿１ページ分に相当する符号化バンド画像データの伸張処理を終了する。
【００９８】
次に、画像データ処理装置２１において、ＨＤＤ５７に予め記憶されている表示用符号化画像データを伸張処理し、ＬＣＤモジュール５４の表示画面に表示する工程について説明する。なお、この工程においては、第１のＤＭＡＣ２４ａと第２のＤＭＡＣ２４ｂとのＤＭＡ連携および第３のＤＭＡＣ２４ｃと第４のＤＭＡＣ２４ｄとのＤＭＡ連携が無効となるように、予め設定されている。
【００９９】
ＣＰＵ２２は、所定の動作開始指令が入力されると、ＨＤＤ５７から所定の表示用符号化画像データを読み出し、メモリ２３に書き込むように制御する。メモリ２３に前記表示用符号化画像データが書き込まれると、ＣＰＵ２２は、設定レジスタ６１における表示用符号化画像データのＤＭＡ転送の設定用レジスタに、開始アドレスと転送バイト数とを設定する。さらに、表示用符号化画像データのＤＭＡ転送の開始の設定を行う。すなわち、アクセス制御アービタ６２に対して、表示用符号化画像データの伸張処理開始要求を行う。第２のＤＭＡＣ２４ｂは、前記伸張処理開始要求に対するアクセス制御アービタ６２からの転送処理の許可が通知されると、メモリ２３から表示用符号化画像データの読み出しを開始する。ＪＰＥＧ伸張処理部５２は、読み出された表示用符号化画像データのヘッダ情報を解析し、量子化テーブルＱおよびハフマン符号化テーブルＨを、量子化テーブル格納ＲＡＭ６３およびハフマン符号化テーブル格納ＲＡＭ６４に格納するとともに、サンプリング比Ｓを設定レジスタ６１に設定する。
【０１００】
ＪＰＥＧ伸張処理部５２は、ヘッダ情報に記載の量子化テーブルＱ、ハフマン符号化テーブルＨおよびサンプリング比Ｓに基づいて、符号化バンド画像データの伸張処理を行い、伸張処理が終了すると、復号化された表示用画像データをＤＭＡ転送によって所定の転送先であるＶＲＡＭ５６へ転送する。そして、表示用符号化画像データの伸張処理開始要求が解除される。なお、転送先の設定は設定レジスタ６１によって予め行われる。ＶＲＡＭ５６へ転送された表示用画像データは、ＬＣＤ制御回路５５を介してＬＣＤモジュール５４へ転送され、表示画面に表示される。
【０１０１】
ここで、符号化バンド画像データおよび表示用符号化画像データにおけるヘッダ情報について説明する。本実施形態では、表示画面へ表示するための画像データが、予め符号化されてＨＤＤ５７に記憶されている。このとき、符号化に用いられた圧縮用のパラメータは、量子化テーブルＱ２、ハフマン符号化テーブルＨ２、およびサンプリング比Ｓ２であり、これらの圧縮用のパラメータを含むヘッダ情報が付加されてなる表示用符号化画像データが、前述のようにＨＤＤ５７に記憶される。
【０１０２】
これに対し、前述のようにバンド単位で読み出されるバンド画像データは、ＪＰＥＧ圧縮処理部５１において、表示用符号化画像データが符号化される際に用いられた圧縮用のパラメータとは異なる圧縮用のパラメータ、すなわち量子化テーブルＱ１、ハフマン符号化テーブルＨ１、およびサンプリング比Ｓ１を用いて符号化される。したがって、符号化バンド画像データのヘッダ情報には、量子化テーブルＱ１、ハフマン符号化テーブルＨ１、およびサンプリング比Ｓ１が含まれる。
【０１０３】
このように、予め符号化された表示用符号化画像データの符号化に使用された圧縮用のパラメータとは異なる圧縮用のパラメータを使用して、バンド画像データを符号化して圧縮することによって、符号化バンド画像データの伸張処理に使用される量子化テーブルＱ１、ハフマン符号化テーブルＨ１、およびサンプリング比Ｓ１とは関係なく、異なるパラメータ、すなわち量子化テーブルＱ２、ハフマン符号化テーブルＨ２、およびサンプリング比Ｓ２が付加される表示用符号化画像データの伸張処理を、一の符号化バンド画像データの伸張処理と次の符号化バンド画像データの伸張処理との間に行うことができる。
【０１０４】
図１０は、ＪＰＥＧ伸張回路４２において伸張処理される符号化画像データを時系列的に示す図である。バンド単位で符号化された符号化バンド画像データは、通常は、図１０（ａ）に示すように、第１の符号化バンド画像データ（ＢＡＮＤ１）、第２の符号化バンド画像データ（ＢＡＮＤ２）、第３の符号化バンド画像データ（ＢＡＮＤ３）、第４の符号化バンド画像データ（ＢＡＮＤ４）の順に伸張処理される。
【０１０５】
これに対し、ＪＰＥＧ伸張回路４２において符号化バンド画像データの伸張処理が行われている間に、表示用符号化画像データの伸張処理を行う旨の動作開始指令がＣＰＵ２２に対して入力されると、たとえば図１０（ｂ）に示すように、第２の符号化バンド画像データの伸張処理と第３の符号化バンド画像データの伸張処理との間に、表示用符号化画像データの伸張処理が行われる。各符号化バンド画像データの伸張処理と伸張処理との間に、他の符号化画像データの伸張処理を行うか否かは、アクセス制御アービタ６２によって制御される。
【０１０６】
図１１は、画像データ処理装置２１のＪＰＥＧ伸張回路４２における全体的な処理の流れを示すフローチャートである。ステップｓ２０で、処理が開始される。ステップｓ２１では、表示用符号化画像データの伸張処理開始要求が、ＣＰＵ２２からアクセス制御アービタ６２に対して与えられていればステップｓ２８に進み、与えられていなければステップｓ２２に進む。
【０１０７】
ステップｓ２２では、符号化バンド画像データの伸張処理開始要求が、第１のＤＭＡＣ２４ａからアクセス制御アービタ６２に対して与えられていればステップｓ２３に進み、与えられていなければステップｓ２１に進む。ステップｓ２３では、ＪＰＥＧ伸張回路４２において表示用符号化画像データの伸張処理が行われていればステップｓ２７に進み、行われていなければステップｓ２４に進む。
【０１０８】
ステップｓ２７では、ＪＰＥＧ伸張処理部５２において復号化された表示用画像データが、第３のＤＭＡＣ２４ｃによるＪＰＥＧ伸張処理部５２からメモリ２３へのＤＭＡ転送が終了するとステップｓ２４に進む。すなわち、表示用符号化画像データに対する伸張処理の許可が先行して行われている場合には、その表示用符号化画像データが復号化され、ＪＰＥＧ伸張処理部５２からメモリ２３へＤＭＡ転送されるまで、アクセス制御アービタ６２は、符号化バンド画像データの転送処理の許可を通知しない。
【０１０９】
ステップｓ２４では、アクセス制御アービタ６２は、第２のＤＭＡＣ２４ｂに対し、符号化バンド画像データの転送処理の許可を通知する。転送処理の許可が通知されると、第２のＤＭＡＣ２４ｂは、メモリ２３からＪＰＥＧ伸張処理部５２へ符号化バンド画像データをＤＭＡ転送する。転送された符号化バンド画像データは、ＪＰＥＧ伸張処理部５２において伸張処理され復号化される。復号化された復号化バンド画像データは、第３のＤＭＡＣ２４ｃによって、ＪＰＥＧ伸張処理部５２からメモリ２３へＤＭＡ転送される。
【０１１０】
ステップｓ２５で、ＪＰＥＧ伸張処理部５２からメモリ２３への復号化バンド画像データのＤＭＡ転送が終了すると、ステップｓ２６に進む。ステップｓ２６では、原画像データ１ページ分の符号化バンド画像データの伸張処理が完了していれば、ステップｓ３２に進み処理が終了される。完了していなければ、ステップｓ２１に戻る。
【０１１１】
またステップｓ２８では、ＪＰＥＧ伸張回路４２において符号化バンド画像データの伸張処理が行われていればステップｓ３１に進み、行われていなければステップｓ２９に進む。
【０１１２】
ステップｓ３１では、ＪＰＥＧ伸張処理部５２において復号化された復号化バンド画像データが、第３のＤＭＡＣ２４ｃによるＪＰＥＧ伸張処理部５２からメモリ２３へのＤＭＡ転送が終了するとステップｓ２４に進む。すなわち、符号化バンド画像データに対する伸張処理の許可が先行して行われている場合には、その符号化バンド画像データが復号化され、ＪＰＥＧ伸張処理部５２からメモリ２３へＤＭＡ転送されるまで、アクセス制御アービタ６２は、表示用符号化画像データの転送処理の許可を通知しない。
【０１１３】
ステップｓ２９では、アクセス制御アービタ６２は、第２のＤＭＡＣ２４ｂに対し、表示用符号化画像データの転送処理の始許可を通知する。転送処理の許可が通知されると、第２のＤＭＡＣ２４ｂは、メモリ２３からＪＰＥＧ伸張処理部５２へ表示用符号化画像データをＤＭＡ転送する。転送された表示用符号化画像データは、ＪＰＥＧ伸張処理部５２において伸張処理され復号化される。復号化された表示用画像データは、第３のＤＭＡＣ２４ｃによって、ＪＰＥＧ伸張処理部５２からメモリ２３へＤＭＡ転送される。
【０１１４】
ステップｓ３０で、ＪＰＥＧ伸張処理部５２からメモリ２３への表示用画像データのＤＭＡ転送が終了すると、ステップｓ２６に進む。前述のように、ステップｓ２６では、原画像データ１ページ分の符号化バンド画像データの伸張処理が完了していれば、ステップｓ３２に進み処理が終了される。完了していなければ、ステップｓ２１に戻る。
【０１１５】
前述するように、画像データ処理装置２１は、画像入力部４６によって入力された原稿１ページ分の原画像データを予め定めるバンド幅で分割し、バンド単位で原画像データを処理するように構成されているので、画像データ処理装置２１が前述のようなＤＭＡ連携を行うように構成されている場合であっても、符号化された１バンド分のバンド画像データの伸張処理と次に伸張されるべき符号化された１バンド分のバンド画像データの伸張処理との間に、予め符号化された表示用符号化画像データの伸張処理を行うことができる。したがって、表示用符号化画像データの伸張処理を行うための所定の動作開始指令がＣＰＵ２２に入力されてから、その予め符号化された表示用符号化画像データの伸張処理が開始されるまでに要する時間を可及的に短縮することができる。すなわち、１つのＪＰＥＧ伸張回路４２によって、符号化バンド画像データの伸張処理と表示用符号化画像データの伸張処理とを効率的に行うことができる。
【０１１６】
さらには、所定の符号化画像データが、画像データ処理装置２１に備えられるＬＣＤモジュール５４の表示画面に表示される画像の符号化画像データ、すなわち表示用符号化画像データであるので、所定の動作開始指令がＣＰＵ２２に入力されてから、表示用画像データが表示画面に表示されるまでに要する時間を可及的に短縮することができる。
【０１１７】
図１２は、本実施形態の画像データ処理装置２１が搭載される複合装置４０の一例である画像形成装置１００の構成例を示す図である。画像形成装置１００は、画像データ処理装置２１で処理された出力用画像データに応じて、所定の記録用紙に対して多色および単色の画像を形成するもので、装置本体１１０と、自動原稿処理装置１２０とを含んで構成されている。装置本体１１０は、露光ユニット１、現像器２、感光体ドラム３、クリーナユニット４、帯電器５、中間転写ベルトユニット６、定着ユニット７、給紙カセット８１、排紙トレイ９１等を有して構成されている。
【０１１８】
装置本体１１０の上部には、原稿が載置される透明ガラスからなる原稿載置台９２が設けられ、原稿載置台９２の上側には自動原稿処理装置１２０が取り付けられている。自動原稿処理装置１２０は、原稿載置台９２の上に自動で原稿を搬送する。また自動原稿処理装置１２０は矢印Ｍ方向に回動自在に構成され、原稿載置台９２の上を開放することにより原稿を手置きで置くことができるようになっている。
【０１１９】
画像形成装置１００において扱われる原画像データは、ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色を用いたカラー画像に応じたものである。したがって、現像器２、感光体ドラム３、帯電器５、クリーナユニット４は、各色に応じた４種類の潜像を形成するようにそれぞれ４個ずつ設けられ、それぞれブラック、シアン、マゼンタ、イエローに設定され、これらによって４つの画像ステーションが構成されている。
【０１２０】
帯電器５は、感光体ドラム３の表面を所定の電位に均一に帯電させるための帯電手段であり、チャージャ型の他、接触型のローラ型やブラシ型の帯電器が用いられることもある。
【０１２１】
露光ユニット１は、レーザ出射部および反射ミラーなどを備えたレーザスキャニングユニット（ＬＳＵ）として構成される。露光ユニット１には、レーザビームを走査するポリゴンミラーと、ポリゴンミラーによって反射されたレーザ光を感光体ドラム３に導くためのレンズおよびミラーなどの光学要素とが配置されている。また露光ユニット１としては、このほかに発光素子をアレイ状に並べた、たとえばＥＬおよびＬＥＤ書込みヘッドを用いる手法も採用できる。
【０１２２】
露光ユニット１は、帯電された感光体ドラム３を、画像データ処理装置２１で処理された出力用画像データに応じて露光することによって、感光体ドラム３の表面に、出力用画像データに応じた静電潜像を形成する機能を有する。現像器２はそれぞれの感光体ドラム３の表面に形成された静電潜像を４色（ＹＭＣＫ）のトナーにより顕像化するものである。またクリーナユニット４は、現像・画像転写後における感光体ドラム３上の表面に残留したトナーを、除去・回収する。
【０１２３】
感光体ドラム３の上方に配置されている中間転写ベルトユニット６は、中間転写ベルト１６１、中間転写ベルト駆動ローラ１６２、中間転写ベルト従動ローラ１６３、中間転写ローラ１６４、および中間転写ベルトクリーニングユニット１６５を備えている。中間転写ローラ１６４は、ＹＭＣＫ用の各色に対応して４本設けられている。
【０１２４】
中間転写ベルト駆動ローラ１６２、中間転写ベルト従動ローラ１６３、および中間転写ローラ１６４は、中間転写ベルト１６１を張架して回転駆動させる。また各中間転写ローラ１６４は、感光体ドラム３のトナー像を、中間転写ベルト１６１上に転写するための転写バイアスを与える。
【０１２５】
中間転写ベルト１６１は、各感光体ドラム３に接触するように設けられている、そして、感光体ドラム３に形成された各色のトナー像を中間転写ベルト１６１に順次重ねて転写することによって、中間転写ベルト１６１上に多色カラーのトナー像を形成する機能を有している。中間転写ベルト１６１は、たとえば厚さ１００μｍ〜１５０μｍ程度のフィルムを用いて無端状に形成されている。
【０１２６】
感光体ドラム３から中間転写ベルト１６１へのトナー像の転写は、中間転写ベルト１６１の裏側に接触している中間転写ローラ１６４によって行われる。中間転写ローラ１６４には、トナー像を転写するために高電圧の転写バイアス（トナーの帯電極性（−）とは逆極性（＋）の高電圧）が印加されている。中間転写ローラ１６４は、直径８〜１０ｍｍの金属（たとえばステンレスなど）軸をベースとし、その表面が導電性の弾性材（たとえばＥＰＤＭおよび発泡ウレタンなど）によって覆われているローラである。この導電性の弾性材によって、中間転写ベルト１６１に対して均一に高電圧を印加することができる。転写電極としてローラ形状を使用しているが、それ以外にブラシなども用いることが可能である。
【０１２７】
前述のように、各感光体ドラム３の表面において各色相に応じて顕像化された静電潜像は、中間転写ベルト１６１で積層される。このように、積層された画像情報は中間転写ベルト１６１の回転によって、後述の記録用紙と中間転写ベルト１６１との接触位置に配置される転写ローラ１０によって記録用紙上に転写される。
【０１２８】
このとき、中間転写ベルト１６１と転写ローラ１０とは所定ニップで圧接されると共に、転写ローラ１０にはトナーを記録用紙に転写させるための電圧が印加される（トナーの帯電極性（−）とは逆極性（＋）の高電圧）。さらに、転写ローラ１０は前記ニップを定常的に得るために、転写ローラ１０または前記中間転写ベルト駆動ローラ１６２のいずれか一方を硬質材料（たとえば金属など）とし、他方を弾性ローラなどの軟質材料（たとえば弾性ゴムローラまたは発泡性樹脂ローラなど）が用いられる。
【０１２９】
また、前述するように、感光体ドラム３に接触することによって中間転写ベルト１６１に付着したトナー、または転写ローラ１０によって記録用紙上に転写が行われず中間転写ベルト１６１上に残存したトナーは、次工程でトナーの混色を発生させる原因となるために、中間転写ベルトクリーニングユニット１６５によって除去・回収されるように設定されている。中間転写ベルトクリーニングユニット１６５には、中間転写ベルト１６１に接触する、たとえばクリーニング部材としてクリーニングブレードが備えられており、クリーニングブレードが接触する中間転写ベルト１６１は、裏側から中間転写ベルト従動ローラ１６３で支持されている。
【０１３０】
給紙カセット８１は、画像形成に使用する記録用紙を蓄積しておくためのトレイであり、装置本体１１０の露光ユニット１の下側に設けられている。また手差し給紙カセット８２にも画像形成に使用する記録用紙を置くことができる。また、装置本体１１０の上方に設けられている排紙トレイ９１は、印刷済みの記録用紙をフェイスダウンで集積するためのトレイである。
【０１３１】
また装置本体１１０には、給紙カセット８１および手差し給紙カセット８２の記録用紙を転写ローラ１０および定着ユニット７を経由させて排紙トレイ９１に送るための、略鉛直方向に延びる用紙搬送路Ｒが設けられている。給紙カセット８１または手差し給紙カセット８２から排紙トレイ９１までの用紙搬送路Ｒの近傍には、ピックアップローラ１１ａ，１１ｂ、複数の搬送ローラ１２ａ〜１２ｄ，レジストローラ１３、転写ローラ１０、および定着ユニット７などが配されている。
【０１３２】
搬送ローラ１２ａ〜１２ｄは、記録用紙の搬送を促進・補助するための小型のローラであり、用紙搬送路Ｒに沿って複数設けられている。またピックアップローラ１１ａは、給紙カセット８１の端部近傍に備えられ、給紙カセット８１から記録用紙を１枚ずつピックアップして用紙搬送路Ｒに供給する。同様にピックアップローラ１１ｂは、手差し給紙カセット８２の端部近傍に備えられ、手差し給紙カセット８２から記録用紙を１枚ずつピックアップして用紙搬送路Ｒに供給する。
【０１３３】
また、レジストローラ１３は、用紙搬送路Ｒを搬送されている記録用紙を一旦保持するものである。そして、感光体ドラム３上のトナー像の先端と記録用紙の先端を合わせるタイミングで記録用紙を転写ローラ１０に搬送する機能を有している。
【０１３４】
定着ユニット７は、ヒートローラ７１および加圧ローラ７２を備えており、ヒートローラ７１および加圧ローラ７２は、記録用紙を挟んで回転するようになっている。またヒートローラ７１は、図示しない温度検出器からの信号に基づいて制御部によって所定の定着温度となるように設定されており、加圧ローラ７２とともにトナーを記録用紙に熱圧着することにより、記録用紙に転写された多色トナー像を溶融・混合・圧接し、記録用紙に対して熱定着させる機能を有している。またヒートローラ７１を外部から加熱するための外部加熱ベルト７３が設けられている。
【０１３５】
次にシート搬送経路を詳細に説明する。前述するように、画像形成装置１００には予め記録用紙を収納する給紙カセット８１、および手差し給紙カセット８２が設けられている。これら給紙カセット８１，８２から記録用紙を給紙するために、各々ピックアップローラ１１ａ，１１ｂが配置され、記録用紙を１枚ずつ用紙搬送路Ｒに導くようになっている。
【０１３６】
各給紙カセット８１，８２から搬送される記録用紙は、用紙搬送路Ｒの搬送ローラ１２ａによってレジストローラ１３まで搬送され、記録用紙の先端と中間転写ベルト１６１上の画像情報の先端を整合するタイミングで転写ローラ１０に搬送され、記録用紙上に画像情報が書き込まれる。その後、記録用紙は定着ユニット７を通過することによって記録用紙上の未定着トナーが熱で溶融・固着され、その後に配された搬送ローラ１２ｂを経て排紙トレイ９１上に排出される。
【０１３７】
上記の搬送経路は、記録用紙に対する片面印字要求のときのものであるが、これに対して両面印字要求の時は、上記のように片面印字が終了し定着ユニット７を通過した記録用紙の後端が最終の搬送ローラ１２ｂで把持されたときに、搬送ローラ１２ｂが逆回転することによって記録用紙を搬送ローラ１２ｃ，１２ｄに導く。そしてその後レジストローラ１３を経て記録用紙の裏面に印字が行われた後に記録用紙が排紙トレイ９１に排出される。
【図面の簡単な説明】
【０１３８】
【図１】本発明の一実施形態の画像データ処理装置２１を簡略化して示すブロック図である。
【図２】各ＤＭＡＣ２４によるメモリ２３への画像データの書き込みおよびメモリ２３からの画像データの読み出しを説明するための図である。
【図３】画像データ処理装置２１の全体の構成を示すブロック図である。
【図４】第１および第２の内部ブロック３３ａ，３３ｂの構成を示すブロック図である。
【図５】ＣＰＵ２２のＤＭＡ関連動作を説明するためのフローチャートである。
【図６】画像データ処理装置２１が搭載される複合装置４０の構成を概略的に示すブロック図である。
【図７】ＪＰＥＧ圧縮処理部５１において符号化された符号化画像データの構成を示す図である。
【図８】ＪＰＥＧ伸張回路４２の構成を概略的に示すブロック図である。
【図９】ＪＰＥＧ伸張回路４２における符号化バンド画像データの伸張処理を示すフローチャートである。
【図１０】ＪＰＥＧ伸張回路４２において伸張処理される符号化画像データを時系列的に示す図である。
【図１１】画像データ処理装置２１のＪＰＥＧ伸張回路４２における全体的な処理の流れを示すフローチャートである。
【図１２】本実施形態の画像データ処理装置２１が搭載される複合装置４０の一例である画像形成装置１００の構成例を示す図である。
【符号の説明】
【０１３９】
２２  ＣＰＵ
２３  メモリ
２４  ＤＭＡＣ
４１  ＪＰＥＧ圧縮回路
４２  ＪＰＥＧ伸張回路
４３  画像処理回路
４４  画像表示部
４５  記憶部
４６  画像入力部
４７  画像出力部
【図１】
2010147611.tif 000003
【図２】
2010147611.tif 000004
【図３】
2010147611.tif 000005
【図４】
2010147611.tif 000006
【図５】
2010147611.tif 000007
【図６】
2010147611.tif 000008
【図７】
2010147611.tif 000009
【図８】
2010147611.tif 000010
【図９】
2010147611.tif 000011
【図１０】
2010147611.tif 000012
【図１１】
2010147611.tif 000013
【図１２】
2010147611.tif 000014