(57)【要約】      （修正有）【課題】積層された半導体チップの上段側が傾き、ワイヤの接合不良が発生することや、上段側の半導体チップの下面と樹脂表面との間に隙間が発生し、パッケージがクラックすることを防止できる半導体装置を提供する。【解決手段】配線基板２上にマイコンチップ１がフリップチップ接合され、マイコンチップ１上にマイコンチップ１より外形寸法が大きなメモリチップ７が積層されるＳＩＰ１１において、配線基板２上のマイコンチップ１の周囲にダム２ｆが形成され、マイコンチップ１とダム２ｆとの間に第１封止体４が配置され、メモリチップ７の迫り出し部７ｄが第１封止体４により支持され、接着層を有するＤＡＦ６を介してマイコンチップ１上に搭載され、第１封止体４の表面に形成された凹凸がＤＡＦ６の前記接着層に吸収されるため、上段側のメモリチップ７が下段側のマイコンチップ１に対して傾いて配置されることを防止し、ＳＩＰ１１の信頼性を向上できる。【選択図】図２
2010147225.tif 000002
【特許請求の範囲】
【請求項１】
上面、前記上面に形成された複数の第１ボンディングリード、前記複数の第１ボンディングリードの周囲に形成された複数の第２ボンディングリード、前記上面とは反対側の下面、及び前記下面に形成された複数のランドを有する配線基板と、
第１主面、前記第１主面に形成された複数の第１電極パッド、及び前記第１主面とは反対側の第１裏面を有し、前記配線基板の前記上面上に搭載された第１半導体チップと、
前記配線基板の前記複数の第１ボンディングリードと前記第１半導体チップの前記複数の第１電極パッドとをそれぞれ電気的に接続する複数の第１接合部材と、
前記第１半導体チップの周囲に位置するように、前記配線基板の前記上面に配置された支持部材と、
前記第１半導体チップと前記支持部材との間に位置し、前記第１半導体チップ及び前記複数の第１接合部材を封止する第１封止体と、
第２主面、前記第２主面に形成された複数の第２電極パッド、及び前記第２主面とは反対側の第２裏面を有し、前記第１半導体チップ上に搭載された第２半導体チップと、
前記配線基板の前記複数の第２ボンディングリードと前記第２半導体チップの前記複数の第２電極パッドとをそれぞれ電気的に接続する複数の第２接合部材と、
前記支持部材、前記第２半導体チップ及び前記複数の第２接合部材を封止する第２封止体と、
を含み、
前記第２半導体チップの外形寸法は、前記第１半導体チップの外形寸法よりも大きく、
前記第２半導体チップは、接着層を有する接着材を介して前記第１半導体チップ上に搭載され、
前記第２半導体チップの一部は、前記第１封止体によって支持されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記接着材は、フィルム状接着材であることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、前記フィルム状接着材の接着層の厚さは、前記第１封止体の表面の凹凸の高低差より厚いことを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、前記第２半導体チップの前記複数の第２電極パッドは、前記第２半導体チップの前記第１半導体チップより迫り出した迫り出し部に形成されていることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、前記第２半導体チップの前記複数の第２電極パッドは、前記支持部材と平面的に重なる位置に設けられていることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置において、前記第２半導体チップが有する前記複数の第２電極パッドの数は、前記第１半導体チップが有する前記複数の第１電極パッドの数より少ないことを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、前記支持部材の高さは、前記第１半導体チップの実装高さと同じであることを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、前記支持部材は、ポリイミド系テープ材によって形成されていることを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置において、前記支持部材は、ポッティング樹脂からなり、前記ポッティング樹脂の粘度は、前記第１封止体を形成する第１樹脂の粘度より高いことを特徴とする半導体装置。
【請求項１０】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）上面、前記上面に形成された複数の第１ボンディングリード、前記複数の第１ボンディングリードの周囲に形成された複数の第２ボンディングリード、前記上面とは反対側の下面、及び前記下面に形成された複数のランドを有する配線基板を準備する工程；
（ｂ）第１主面、前記第１主面に形成された複数の第１電極パッド、及び前記第１主面とは反対側の第１裏面を有する第１半導体チップを、前記配線基板の前記上面上に搭載する工程；
（ｃ）前記配線基板の前記複数の第１ボンディングリードと前記第１半導体チップの前記複数の第１電極パッドとを、複数の第１接合部材を介してそれぞれ電気的に接続する工程；
（ｄ）前記第１半導体チップ及び前記複数の第１接合部材を第１樹脂で封止する工程；
（ｅ）第２主面、前記第２主面に形成された複数の第２電極パッド、及び前記第２主面とは反対側の第２裏面を有する第２半導体チップを前記第１半導体チップ上に搭載する工程；
（ｆ）前記配線基板の前記複数の第２ボンディングリードと前記第２半導体チップの前記複数の第２電極パッドとを、複数の第２接合部材を介してそれぞれ電気的に接続する工程；
（ｇ）前記第２半導体チップ及び前記複数の第２接合部材を第２樹脂で封止する工程；
ここで、
前記配線基板の前記上面には、前記第１半導体チップの周囲に位置するように支持部材が配置されており、
前記（ｄ）工程では、前記第１樹脂が前記第１半導体チップと前記支持部材との間に位置するように、前記第１半導体チップ及び前記複数の第１接合部材を前記第１樹脂で封止し、
前記（ｅ）工程では、前記第２半導体チップの一部が第１封止体によって支持されるように、接着層を有する接着材を介して、前記第２半導体チップを前記第１半導体チップ上に搭載し、
前記（ｇ）工程では、前記支持部材も前記第２樹脂で封止し、
前記第２半導体チップの外形寸法は、前記第１半導体チップの外形寸法よりも大きいことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、前記接着材は、フィルム状接着材であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、前記（ｅ）工程で、前記第２半導体チップは、熱を印加しながら前記フィルム状接着材を介して前記第１半導体チップ上に積層することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１０記載の半導体装置の製造方法において、前記（ｄ）工程は、前記配線基板の前記上面と前記第１半導体チップの前記第１裏面との間に前記第１樹脂を充填する（ｄ１）工程と、前記第１半導体チップの周辺部に前記第１樹脂を充填する（ｄ２）工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法において、前記第１接合部材は突起電極であり、前記第１半導体チップを、前記突起電極を介して前記配線基板上にフリップチップ接合することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１０記載の半導体装置の製造方法において、前記支持部材によって囲まれた領域の空間部に、前記空間部の体積と同じ体積の前記第１樹脂を供給することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造技術に関し、特に、チップ積層タイプの半導体装置の信頼性向上に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体装置の高集積化及び実装基板（マザーボード）の小型化を実現するために、複数の半導体チップを１つの半導体装置内に搭載することが有効とされている。
【０００３】
このような半導体装置の構造は、例えば、特許文献１及び２に示すように、小さいサイズ（寸法）の半導体チップ上に、大きいサイズの半導体チップを積層するものである。
【特許文献１】特開２００１−３２００１４号公報
【特許文献２】特開２００２−２２２９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年では、１つの半導体装置で１つのシステムを構築するＳＩＰ（System In Package)型の半導体装置（以下、ＳＩＰとも呼ぶ）の要求が高まっている。ここで、ＳＩＰには、メモリ系の半導体チップ（以下、メモリチップとも呼ぶ）と、このメモリチップを制御するコントローラ系の半導体チップ（以下、マイコンチップとも呼ぶ）が混載される。
【０００５】
本願発明者は、このようなＳＩＰについて検討した結果、以下の課題を見出した。
【０００６】
まず、マイコンチップは、チップシュリンクに伴い、サイズ（外形寸法）が小さくなる傾向にある。一方、メモリチップは、大容量化に伴い、サイズ（外形寸法）が大きくなる傾向にある。
【０００７】
そのため、前記特許文献１及び２に示すように、小さいサイズの半導体チップ（例えば、マイコンチップ）上に、大きいサイズの半導体チップ（例えば、メモリチップ）を積層すると、上段側の半導体チップの周縁部の下段チップからの迫り出し量（突出量）が大きくなる。
【０００８】
そして、上段側の半導体チップにおいて、この迫り出した部分に位置する電極パッド（ボンディングパッド）にワイヤを接続する際、ボンディングツール（キャピラリ）の荷重により、上段側の半導体チップの周縁部が撓み、上段側の半導体チップにクラックが発生することがわかった。このクラックは、半導体チップの薄型化も影響している。
【０００９】
そこで、本願発明者は、前記特許文献１の図１に示すように、上段側の半導体チップの周縁部の下側に台部材を配置する構造について検討した。
【００１０】
これにより、上段側の半導体チップにおけるワイヤボンディング工程により発生するクラックを抑制することができた。
【００１１】
しかしながら、前記特許文献１の図１に示す構造の場合、ワイヤボンディング工程の後に行われる、封止体を形成する工程では、上段側の半導体チップの周縁部（電極パッドが形成された領域）と中央部（下段の半導体チップと平面的に重なる領域）との間の領域の下面（裏面）側は、台部材、又は下段の半導体チップで支持されていない。
【００１２】
そのため、封止体を形成するために成型金型（図示しない）内に供給された樹脂（封止樹脂）の圧力（樹脂圧力）により、支持されていない領域において、上段側の半導体チップにクラックが発生することがわかった。
【００１３】
そこで、本願発明者は、前記特許文献１の図１及び前記特許文献２に示すように、上段側の半導体チップにおいて、下段側の半導体チップから迫り出した部分の下面側に樹脂を配置する構成について検討した。
【００１４】
しかしながら、樹脂の表面（上段側の半導体チップの下面と対向する面）は、平坦ではない（凹凸が形成される）。
【００１５】
そのため、前記特許文献１及び２のように、上段側の半導体チップを積層すると、積層された上段側の半導体チップが下段側の半導体チップに対して傾いてしまい、ワイヤの接合不良が発生することが課題である。
【００１６】
また、上段側の半導体チップの下面と樹脂の表面との間に、隙間が発生し、パッケージクラックが発生することが課題である。
【００１７】
本発明の目的は、半導体装置における信頼性の向上を図ることができる技術を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００２０】
すなわち、本発明は、配線基板上に第１半導体チップが搭載され、さらに第１半導体チップ上に第２半導体チップが積層される半導体装置において、第１半導体チップの周囲に位置するように配線基板上に支持部材が配置され、第１半導体チップと支持部材との間に位置し、かつ第１半導体チップを封止する第１封止体を有しており、第２半導体チップの外形寸法は、第１半導体チップの外形寸法よりも大きい。さらに、第２半導体チップは、接着層を有する接着材を介して第１半導体チップ上に搭載され、第２半導体チップの一部は、第１封止体によって支持されている。
【００２１】
また、本発明は、配線基板上の第１半導体チップが搭載され、さらに第１半導体チップ上に第２半導体チップが積層される半導体装置の製造方法において、配線基板の上面には、第１半導体チップの周囲に位置するように支持部材が配置されており、接着層を有する接着材を介して第２半導体チップを第１半導体チップ上に搭載する工程、第１樹脂が第１半導体チップと支持部材との間に位置するように第１半導体チップを第１樹脂で封止する工程、を有するものである。さらに、第２半導体チップの外形寸法は、第１半導体チップの外形寸法よりも大きく、第２半導体チップの一部は第１封止体によって支持される。
【発明の効果】
【００２２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２３】
配線基板上に第１半導体チップが搭載され、かつ第１半導体チップ上に第１半導体チップより外形寸法が大きな第２半導体チップが積層された半導体装置において、第１半導体チップの周囲に配置された支持部材と第１半導体チップとの間に第１封止体が配置され、第２半導体チップが、接着層を有する接着材を介して第１半導体チップ上に搭載されているため、第１封止体の表面に形成された凹凸は接着材の接着層に吸収される。これにより、上段側の第２半導体チップが下段側の第１半導体チップに対して傾いて配置されることを防止でき、ワイヤの接合不良の発生を低減して半導体装置の信頼性を向上できる。
【００２４】
また、第１封止体の表面に形成された凹凸は接着材の接着層に吸収されるため、上段側の第２半導体チップの下面と第１封止体の表面との間に隙間が形成されることを防止することができる。その結果、パッケージクラックの発生を低減して半導体装置の信頼性を向できる。
【発明を実施するための最良の形態】
【００２５】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２６】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２７】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２９】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を封止体を透過して示す平面図、図２は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図３は図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図４は図２のＡ部の構造を拡大して示す部分拡大断面図である。また、図５は図１に示す半導体装置の下段側の半導体チップの構造の一例を示す平面図、図６は図１に示す半導体装置の上段側の半導体チップの構造の一例を示す平面図、図７は図１に示す半導体装置の回路ブロック構成の一例を示す回路ブロック図である。
【００３０】
図１〜図３に示す本実施の形態１の半導体装置は、サイズ（外形寸法）が小さな半導体チップの上に、これよりサイズ（外形寸法）が大きな半導体チップを積層して成る半導体パッケージであり、本実施の形態１では、その一例として、下段側にコントローラ系の半導体チップが搭載され、一方、上段側にメモリ系の半導体チップが積層されたＳＩＰ１１を取り上げて説明する。すなわち、本実施の形態１のＳＩＰ１１では、下段側に図５に示すマイコンチップ（第１半導体チップ）１が搭載され、上段側に図６に示すメモリチップ（第２半導体チップ）７が搭載されており、上段側のメモリチップ７は、下段側のマイコンチップ１よりサイズ（外形寸法）が大きいとともに、メモリチップ７はマイコンチップ１によって制御される。
【００３１】
ＳＩＰ１１の構成について説明すると、配線基板２と、配線基板２の上面上に搭載されたマイコンチップ１と、マイコンチップ１上に搭載されたメモリチップ７と、マイコンチップ１と配線基板２を電気的に接続する複数の金バンプ（第１接合部材、突起電極）３と、メモリチップ７と配線基板２を電気的に接続する複数のワイヤ（第２接合部材）９と、配線基板２の下面２ｂに設けられた複数の外部接続用端子である半田ボール５とから成る。
【００３２】
さらに、ＳＩＰ１１は、マイコンチップ１の周囲に位置するように配線基板２の上面２ａに配置されたダム（支持部材）２ｆと、マイコンチップ１とダム２ｆとの間に位置し、かつマイコンチップ１及び複数の金バンプ３を封止する第１封止体４と、ダム２ｆ、メモリチップ７及び複数のワイヤ９を封止する第２封止体１０とを有している。
【００３３】
なお、配線基板２は、上面２ａ、上面２ａに形成された複数の第１ボンディングリード２ｃ、複数の第１ボンディングリード２ｃの周囲に形成された複数の第２ボンディングリード２ｄ、上面２ａとは反対側の下面２ｂ、及び下面２ｂに形成された複数のランド２ｅを有している。
【００３４】
また、下段側のマイコンチップ１は、図５に示すように、平面形状が方形状（本実施の形態１では四角形）から成る主面（第１主面）１ａ、主面１ａの周縁部（各辺に沿って）に形成された複数の第１パッド（第１電極パッド）１ｃ、及び主面１ａとは反対側の裏面（第１裏面）１ｂを有している。
【００３５】
したがって、複数の金バンプ３は、配線基板２の複数の第１ボンディングリード２ｃとマイコンチップ１の複数の第１パッド１ｃとをそれぞれ電気的に接続している。すなわち、マイコンチップ１は、図２に示すように、その主面１ａが配線基板２の上面２ａと対向するようにフェイスダウン実装され、複数の第1パッド１ｃは、導電性の接合部材である複数の金バンプ３を介して配線基板２の上面２ａの複数の第１ボンディングリード２ｃとそれぞれ電気的に接続されている。
【００３６】
また、配線基板２の上面２ａにマイコンチップ１を囲むように形成されたダム２ｆは、例えば、ソルダレジスト膜（絶縁層又は絶縁膜）によって形成されている。また、このダム２ｆは、図９に示すように、マイコンチップ１の第１パッド１ｃの配列に合わせて略四角形を成すように配置された複数の第１ボンディングリード２ｃの配列の外側に、枠状（リング状）に形成されている。
【００３７】
これにより、ダム２ｆによって囲まれた領域において、マイコンチップ１と金バンプ３を除いた図１４に示す空間部１４に樹脂が充填されて第１封止体４が形成され、第１封止体４によってマイコンチップ１や複数の金バンプ３が樹脂封止されている。すなわち、配線基板２とマイコンチップ１との間、及びマイコンチップ１の側面１ｄの周囲（ダム２ｆの内側）に充填された樹脂によって第１封止体４が形成され、この第１封止体４によってフリップチップ接合部やマイコンチップ１が保護されている。
【００３８】
一方、上段側のメモリチップ７は、図６に示すように、平面形状が方形状（本実施の形態１では、長方形）から成る主面（第２主面）７ａ、主面７ａに形成された複数の第２パッド（第２電極パッド）７ｃ、及び主面７ａとは反対側の裏面（第２裏面）７ｂを有している。なお、メモリチップ７の主面７ａに形成された複数の第２パッド７ｃは、長方形を成す主面７ａの対向する２つの短辺それぞれに沿って形成されている。また、メモリチップ７は、図１及び図２に示すように、フェイスアップ実装により、マイコンチップ１上に主面７ａを上方に向けて積層されている。
【００３９】
したがって、複数のワイヤ９（例えば、金ワイヤ）は、配線基板２の上面２ａのダム２ｆの外側に形成された複数の第２ボンディングリード２ｄと、メモリチップ７の複数の第２パッド７ｃとをそれぞれ電気的に接続している。すなわち、フェイスアップ実装されたメモリチップ７は、導電性の接合部材であるワイヤ９を介して配線基板２と電気的に接続されている。
【００４０】
これにより、ダム２ｆの外側及びメモリチップ７の上方に形成された第２封止体１０によって、複数のワイヤ９やメモリチップ７が樹脂封止されている。
【００４１】
また、配線基板２の下面２ｂに設けられた複数のランド２ｅのそれぞれには、外部接続用端子である半田ボール５が接続されている。
【００４２】
なお、配線基板２の上面２ａには、下段側のマイコンチップ１と金バンプ３を介して電気的に接続する複数の第１ボンディングリード２ｃ、及び上段側のメモリチップ７とワイヤ９を介して電気的に接続する複数の第２ボンディングリード２ｄが形成されている。一方、配線基板２の下面２ｂには、複数の外部接続用端子である半田ボール５と電気的に接続する複数のランド２ｅが形成されている。
【００４３】
したがって、配線基板２に形成された表層の配線やスルーホール配線等を介して、上面２ａ側の第１ボンディングリード２ｃや第２ボンディングリード２ｄと、これらに対応する下面２ｂ側のランド２ｅとが電気的に接続されている。
【００４４】
また、図７の回路ブロック図に示すように、本実施の形態１では、下段側のマイコンチップ１が、上段側のメモリチップ７の制御を行っている。そのため、マイコンチップ１は、外部機器等と電気的に接続するための外部インターフェイス（外部インターフェイス用パッド）だけでなく、メモリチップ７と電気的に接続するための内部インターフェイス（内部インターフェイス用パッド）も有している。一方、メモリチップ７は、信号のやり取りを外部機器と直接的に行わない。そのため、両者の電極パッド数の違いは明らかであり、図５及び図６に示すように、マイコンチップ１の方がメモリチップ７より電極パッド数が多い。すなわち、ＳＩＰ１１において、マイコンチップ１が有する複数の第１パッド１ｃの数は、メモリチップ７が有する複数の第２パッド７ｃの数より多い。言い換えれば、メモリチップ７が有する複数の第２パッド７ｃの数は、マイコンチップ１が有する複数の第１パッド１ｃの数より少ない。
【００４５】
ここで、ワイヤ９により配線基板２と半導体チップを電気的に接続する場合、隣り合うワイヤ同士がショートしないように、隣り合うワイヤ９の間隔を広げておく必要がある。そのため、半導体チップの電極パッドの数が多いと、対応する配線基板側のボンディングリードの数も多くなるだけでなく、間隔を広げている分だけ、配線基板２のサイズ（外形寸法）も大きくなってしまう。すなわち、半導体装置の小型化が困難となる。
【００４６】
一方、フリップチップ実装方式であれば、半導体チップの電極パッドのピッチと同じピッチにより、配線基板２のボンディングリードを配列することが出来る。そのため、配線基板２のサイズ（外形寸法）の小型化を実現できる。
【００４７】
そこで、本実施の形態１では、電極パッドの数が多いマイコンチップ１を下段側に配置し、かつフリップチップ実装方式により配線基板上に搭載している。
【００４８】
また、本実施の形態１のＳＩＰ１１では、図５及び図６に示すように、上段側のメモリチップ７の主面７ａ（又は裏面７ｂ）の外形寸法は、下段側のマイコンチップ１の主面１ａ（又は裏面１ｂ）の外形寸法よりも大きく、図２及び図３に示すように、メモリチップ７は、マイコンチップ１よりも外側に迫り出した迫り出し部（突出部）７ｄを有している。特に、主面７ａが長方形のメモリチップ７の長手方向については、マイコンチップ１より大幅に長いため、図２に示すようにその迫り出し量（オーバーハング量、突出量）も大きく、この迫り出し部７ｄに複数の第２パッド７ｃが配置されている。
【００４９】
そこで、ＳＩＰ１１では、図９に示すように、配線基板２の上面２ａの第１ボンディングリード２ｃの四角形配列の外側に枠状のダム２ｆを形成し、さらに図２に示すようにこのダム２ｆ内に第１封止体４をダム２ｆ及びマイコンチップ１の裏面１ｂと略同じ高さになるように形成している。これにより、この第１封止体４とダム２ｆをメモリチップ７の迫り出し部７ｄを支える土台としている。特に、迫り出し部７ｄのアスペクト比（〔迫り出し量／チップ厚さ〕の比）が１０を越える場合には、チップ厚に対する迫り出し量の割合が大きいため、この迫り出し部７ｄの下部に前記土台を形成することは、非常に有効である。
【００５０】
また、ＳＩＰ１１では、上段側のメモリチップ７は、図４に示す接着層６ｂを有するフィルム状接着材であるＤＡＦ（Die Attach Film)６を介してマイコンチップ１上に搭載されており、その際、マイコンチップ１より迫り出したメモリチップ７の迫り出し部７ｄも、図２に示すように、ＤＡＦ６を介して第１封止体４とダム２ｆとによって支えられている。なお、図３に示すように、迫り出し量が小さなメモリチップ７の幅方向の迫り出し部７ｄも、ＤＡＦ６を介して第１封止体４によって支えられている。
【００５１】
ここで、本実施の形態１で用いられるＤＡＦ６は、図４に示すように、基材６ａの両面に接着層６ｂが形成されて成る接着材であるが、基材６ａを有していない接着層６ｂのみから成る接着材であってもよい。
【００５２】
このようにＳＩＰ１１では、上段側のメモリチップ７の迫り出し部７ｄが第１封止体４やダム２ｆによって支えられているが、その際、第１封止体４の表面には、図４に示すように約１０μｍ程度の高低差の凹凸４ａが樹脂によって形成されている。すなわち、ダム２ｆ内に形成された樹脂の表面の平坦度は低い。
【００５３】
そこで、本実施の形態１のＳＩＰ１１では、上段側のメモリチップ７が接着層６ｂを有するＤＡＦ６を介してマイコンチップ１上に搭載されており、第１封止体４の表面に形成された凹凸４ａをＤＡＦ６の接着層６ｂによって吸収させる。したがって、ＤＡＦ６の接着層６ｂの厚さは、第１封止体４の表面の凹凸４ａの高低差（約１０μｍ）より厚くなければならず、２０μｍ程度あるいは２０μｍ以上であることが好ましい。
【００５４】
なお、メモリチップ７のダイボンディング時には熱を印加するため、接着層６ｂを含むＤＡＦ６そのものが柔らかくなり、接着層６ｂが樹脂表面の凹凸４ａに倣って凹凸４ａを吸収することができる。
【００５５】
したがって、上段側のメモリチップ７が下段側のマイコンチップ１に対して傾いて配置されることを防止でき、これにより、ワイヤ９の接合不良の発生を低減することができる。
【００５６】
その結果、ＳＩＰ（半導体装置）１１の信頼性を向上させることができる。
【００５７】
また、第１封止体４の表面に形成された凹凸４ａはＤＡＦ６の接着層６ｂに吸収されるため、上段側のメモリチップ７の裏面７ｂと第１封止体４の表面との間に隙間が形成されることを防止することができ、これにより、パッケージクラックの発生を低減することができる。その結果、ＳＩＰ１１の信頼性を向上させることができる。
【００５８】
また、本実施の形態１のＳＩＰ１１においては、上段側のメモリチップ７は、例えば、厚さ９０μｍ〜１００μｍと薄型化されたチップである。したがって、チップ厚が薄くなって、かつ迫り出し量（オーバーハング量）が増えると、ワイヤボンディング時にチップ迫り出し部が撓んでボンダビリティー（ワイヤ接合強度）が低下するが、本実施の形態１のＳＩＰ１１では、メモリチップ７の迫り出し部７ｄに形成されたパッドの下側（下部）がダム２ｆで支えられている。そのため、ワイヤボンディング工程で使用するキャピラリによりこのパッド領域に荷重が加わったとしても、下側（配線基板側）に向かってメモリチップ７が撓むのを抑制できる。その結果、ボンダビリティーの低下を抑制することができる。
【００５９】
また、メモリチップ７において、マイコンチップ１とダム２ｆで支えられていない箇所が存在すると、モールド工程における樹脂注入時の樹脂注入圧によってチップクラックが発生するが、本実施の形態１のＳＩＰ１１では、図２に示すように、このメモリチップ７の一部（マイコンチップ１とダム２ｆと平面的に重ならない領域）の下部が第１封止体４で支えられているため、チップクラックの発生を抑制することができる。
【００６０】
また、チップ厚が薄くなって、かつ迫り出し量が増えると、チップ迫り出し部の下部の隙間（チップ迫り出し部と基板の隙間）にモールド樹脂が入りにくくなり、モールド樹脂の充填性が低下するが、本実施の形態１のＳＩＰ１１では、メモリチップ７の迫り出し部７ｄの下部が第１封止体４とダム２ｆとで支えられ、迫り出し部７ｄの下部に隙間が形成されることは無いため、モールド樹脂の充填性が低下することを抑制できる。
【００６１】
また、ＳＩＰ１１では、上段側のメモリチップ７の複数の第２パッド７ｃは、ダム２ｆと平面的に重なる位置に設けられている。すなわち、図１及び図２に示すように、メモリチップ７の主面７ａに設けられた複数の第２パッド７ｃは、ソルダレジスト膜等によって形成されたダム２ｆの上部に配置されており、メモリチップ７の第２パッド７ｃを含むその周辺の箇所は、ダム２ｆによって支持されている。なお、ダム２ｆの幅は、例えば、３００〜４００μｍであり、また、メモリチップ７の各第２パッド７ｃは、主面７ａの端部から約１００μｍ入り込んだ位置に形成されている。
【００６２】
このようにメモリチップ７の複数の第２パッド７ｃが、ダム２ｆと平面的に重なる位置に設けられていることにより、ワイヤボンディング時に熱が印加されて第１封止体４が柔らかくなった際にも、各第２パッド７ｃはそれらの下部のダム２ｆによって支えられるため、ボンダビリティーを低下させることなくワイヤボンディングを行うことができる。
【００６３】
また、ダム２ｆは、図２及び図３に示すように、マイコンチップ１の実装高さと同じ高さに形成されていることが好ましい。つまり、ダム２ｆによって囲まれた領域において、マイコンチップ１と金バンプ３を除いた図１４に示す空間部１４に樹脂を充填することで、マイコンチップ１や複数の金バンプ３を封止する第１封止体４が形成される。その際、マイコンチップ１の実装高さ（マイコンチップ１の裏面１ｂの高さ）とダム２ｆの高さとに差があると、第１封止体４の表面が平坦になりにくいとともに、傾斜し易く、積層したメモリチップ７の下部に隙間や段差が形成されたり、メモリチップ７が傾いて取り付けられたりする。
【００６４】
したがって、マイコンチップ１の実装高さとダム２ｆの高さを同じにすることで、メモリチップ７の下部に隙間や段差が形成されてパッケージクラックが発生したり、メモリチップ７が傾いて取り付けられてボンダビリティーが低下したりすることを低減できる。
【００６５】
次に、本実施の形態１のＳＩＰ（半導体装置）１１の製造方法について説明する。
【００６６】
図８は図１に示す半導体装置の組み立てで用いられる多数個取り基板の構造の一例を示す部分平面図、図９は図８に示す基板のデバイス領域の構造の一例を示す平面図、図１０は図９に示す基板の構造の一例を示す断面図、図１１は図１の半導体装置の組み立てにおけるはんだコート後の構造の一例を示す平面図、図１２は図１１の構造の一例を示す断面図である。また、図１３は図１の半導体装置の組み立てにおけるフリップチップ接合後の構造の一例を示す平面図、図１４は図１３の構造の一例を示す断面図、図１５は図１の半導体装置の組み立てにおける第１樹脂充填後の構造の一例を示す平面図、図１６は図１５の構造の一例を示す断面図、図１７は図１の半導体装置の組み立てにおける第２樹脂充填後の構造の一例を示す平面図、図１８は図１７の構造の一例を示す断面図である。さらに、図１９は図１の半導体装置の組み立てにおける上段チップ搭載後の構造の一例を示す平面図、図２０は図１９の構造の一例を示す断面図、図２１は図１の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図、図２２は図２１の構造の一例を示す断面図である。また、図２３は図１の半導体装置の組み立ての樹脂モールディング工程における樹脂充填時の構造の一例を示す部分断面図、図２４は図１の半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す平面図、図２５は図２４の構造の一例を示す断面図、図２６は図１の半導体装置の組み立てにおけるボールマウント後の構造の一例を示す平面図、図２７は図２６の構造の一例を示す断面図である。
【００６７】
まず、図８に示す基板を準備する。図８に示す基板は、１つのＳＩＰ１１を形成可能なデバイス領域１２ａが複数形成された多数個取り基板１２であり、この多数個取り基板１２を用いてＳＩＰ１１を組み立てる。ただし、組み立ての詳細については、図８に示す１つのデバイス領域１２ａのみが示された配線基板２の図を用いて説明する。
【００６８】
ここでは、図９及び図１０に示す上面２ａ、上面２ａに形成された複数の第１ボンディングリード２ｃ、複数の第１ボンディングリード２ｃの周囲に形成された複数の第２ボンディングリード２ｄ、上面２ａとは反対側の下面２ｂ、及び下面２ｂに形成された図２に示す複数のランド２ｅを有する配線基板２を準備する。
【００６９】
なお、配線基板２の上面２ａには、マイコンチップ１の複数の第１パッド１ｃの配列に対応した複数の第１ボンディングリード２ｃが、上面２ａの略中央部に四角形を成す配列で絶縁膜の開口部２ｇに露出して形成されており、さらにその外側周囲にソルダレジスト膜等からなるダム２ｆが枠状（リング状）に形成されている。すなわち、ここで準備する配線基板２は予めダム２ｆが形成された配線基板２である。ダム２ｆは、例えば、エポキシ系の樹脂等から成り、その高さは、例えば、１００〜１３０μｍである。また、ダム２ｆの外側には、上面２ａの対向する２辺それぞれに沿って複数の第２ボンディングリード２ｄが絶縁膜の開口部２ｇに１列に並んで露出して形成されている。
【００７０】
その後、図１１及び図１２に示す半田コートを行う。ここでは、各第１ボンディングリード２ｃに半田材８を塗布する。
【００７１】
その後、図１４に示す主面１ａ、主面１ａに形成された図５に示す複数の第１パッド１ｃ、及び主面１ａとは反対側の裏面１ｂを有するマイコンチップ１を、配線基板２の上面２ａ上に配置する。尚、マイコンチップ１を準備する段階で、マイコンチップ１の複数の第１パッド１ｃ上に、複数の金バンプ３をそれぞれ接合しておく。
【００７２】
その後、図１３及び図１４に示す下段側の半導体チップであるマイコンチップ１のフリップチップ接合を行う。ここでは、配線基板２の複数の第１ボンディングリード２ｃとマイコンチップ１の複数の第１パッド１ｃとを、複数の金バンプ３を介してそれぞれ電気的に接続する。すなわち、各第１パッド１ｃ上に突起電極である金バンプ３が形成されたマイコンチップ１を、その主面１ａを配線基板２の上面２ａと対向させて配置し、熱と荷重を付与して各金バンプ３とこれに対応する第１ボンディングリード２ｃ（半田材８）とを接合してフリップチップ実装を行う。
【００７３】
なお、マイコンチップ１のフリップチップ接合は、金バンプ３に対する金−金接合であってもよい。その場合、配線基板２の第１ボンディングリード２ｃ上に、予め金めっきを形成しておき、金−金接合によるフリップチップ接合でマイコンチップ１を搭載してもよい。
【００７４】
マイコンチップ１のフリップチップ接合完了後、第１樹脂１３がマイコンチップ１とダム２ｆとの間に位置するように、マイコンチップ１及び複数の金バンプ３を第１樹脂１３で封止する。
【００７５】
まず、図１５及び図１６に示す第１の（下段側チップの下部の）樹脂充填を行う。ここでは、配線基板２の上面２ａとマイコンチップ１の主面１ａとの間に第１樹脂１３を充填して、マイコンチップ１の側面１ｄ及び複数の金バンプ（第１接合部材）３を第１樹脂１３で封止する。すなわち、第１樹脂１３によるアンダーフィルの充填を行う。例えば、マイコンチップ１の外周部に対してノズル等を介して第１樹脂１３を上方から滴下し、側面１ｄを介して第１樹脂１３をマイコンチップ１の主面１ａと配線基板２の上面２ａとの間に浸透させて第１封止体４を形成する。これは、金バンプ３の高さが大きければ、次工程で説明する第1封止体４のみを充填すればよいが、金バンプ３の高さが小さくなると、下段の半導体チップ（本実施の形態１では、マイコンチップ１）の主面と配線基板２の主面との間の隙間が小さくなり、下段の半導体チップの主面と配線基板２の主面との間において、樹脂の未充填不良が発生する虞がある。そこで、図１６に示すように、ノズル２４の先端を、ダム２ｆの表面よりも配線基板２の主面（上面２ａ）側に位置するように、下段の半導体チップの主面と配線基板２の主面との間に接近させて、樹脂を供給している。
【００７６】
その後、図１７及び図１８に示す第２の（下段側チップの周囲の）樹脂充填を行う。ここでは、マイコンチップ１の周辺部に第１樹脂１３を充填する。その際、第１樹脂１３をマイコンチップ１の周辺部にノズル２４を介して滴下する。つまり、マイコンチップ１とダム２ｆの間の領域に第１樹脂１３を滴下して前記第１の樹脂充填で形成した第１封止体４上に前記第２の樹脂充填による第１封止体４を形成する。このとき、図１８に示すように、ノズル２４の先端の位置は、先の樹脂供給工程におけるノズル２４の先端の位置よりも、配線基板２の主面（上面２ａ）から離した位置に配置している。言い換えれば、ダム２ｆの表面よりも上側にノズル２４の先端が位置するように、ノズル２４を配置し、樹脂をダム２ｆ内に供給している。これにより、供給された樹脂がノズル２４に付着するのを抑制できる。
【００７７】
なお、ダム２ｆによって囲まれた領域のマイコンチップ１や複数の金バンプ３を除く空間部１４に、この空間部１４の体積（容積）と同じ体積の第１樹脂１３を、前記第１の樹脂充填と前記第２の樹脂充填とで２工程に分けて供給して、これにより第１封止体４が形成される。
【００７８】
さらに、ダム２ｆの高さをマイコンチップ１の実装高さと同じにしておくことで、図１８に示すように、第１封止体４の高さとダム２ｆの高さとマイコンチップ１の実装高さを略同じにすることができる。
【００７９】
ただし、第１封止体４の表面には、図４に示すような、約１０μｍ程度の高低差の凹凸４ａが形成されている。
【００８０】
なお、ダム２ｆの内側の領域の空間部１４に１回の樹脂充填により第１封止体４を形成しようとすると、マイコンチップ１と配線基板２の間にボイドが形成されてしまうが、本実施の形態１のように、ダム２ｆの内側に第１封止体４を形成する樹脂充填工程を２工程に分けて行うことにより、マイコンチップ１の主面１ａと配線基板２の上面２ａとの間にボイドが形成されることを低減できる。すなわち、マイコンチップ１と配線基板２の間のアンダーフィル塗布工程と、その周辺領域の樹脂塗布工程とに２回に分けて第１樹脂１３を充填することで、マイコンチップ１と配線基板２の間の樹脂の充填性を向上することができ、マイコンチップ１と配線基板２の間にボイドが形成されることを低減できる。
【００８１】
その後、図１９及び図２０に示すように上段側チップのマウントを行う。ここでは、主面７ａ、主面７ａに形成された図６に示す複数の第２パッド７ｃ、及び主面７ａとは反対側の裏面７ｂを有するメモリチップ７を、その主面７ａを上方に向けてフェイスアップ実装でマイコンチップ１上に搭載する。
【００８２】
ここで、本実施の形態１のＳＩＰ１１では、メモリチップ７の外形寸法が、マイコンチップ１の外形寸法より大きいため、メモリチップ７を上段側にして両者を実装すると、上段側のメモリチップ７はマイコンチップ１よりその端部が迫り出す。すなわち、メモリチップ７はマイコンチップ１から迫り出す迫り出し部７ｄを有している。ＳＩＰ１１では、特に、両者のチップ厚が薄く（例えば、約９０〜１００μｍ）、メモリチップ７の迫り出し量（オーバーハング量）が大きな場合（アスペクト比が１０を越える場合）のチップ組み合わせとなっている。
【００８３】
したがって、ＳＩＰ１１では、マイコンチップ１上に積層したメモリチップ７の迫り出し部７ｄを、図２０に示すようにダム２ｆと第１封止体４で支える構造となっている。
【００８４】
なお、メモリチップ７を搭載する際には、図４に示すような接着層６ｂを有するＤＡＦ６を介して、熱を印加しながらマイコンチップ１上に積層する。すなわち、裏面７ｂに接着層６ｂを有するＤＡＦ６が予め貼り付けられたメモリチップ７を、そのＤＡＦ６を介して熱を印加しながらマイコンチップ１上に搭載する。
【００８５】
これにより、第１封止体４の表面に凹凸４ａが形成されていても、ＤＡＦ６の接着層６ｂが熱によって柔らかくなるため、接着層６ｂが容易に凹凸４ａを吸収することができ、メモリチップ７がマイコンチップ１に対して傾いて配置されることを防止できる。その結果、ＳＩＰ１１の信頼性を向上させることができる。
【００８６】
その後、図２１及び図２２に示すワイヤボンディングを行う。ここでは、図６に示すメモリチップ７の複数の第２パッド７ｃと、これらに対応する配線基板２の複数の第２ボンディングリード２ｄとを、複数のワイヤ９を介してそれぞれ電気的に接続する。すなわち、メモリチップ７と配線基板２とをワイヤ接続する。
【００８７】
なお、上段側のメモリチップ７の複数の第２パッド７ｃは、ダム２ｆと平面的に重なる位置に設けられている。すなわち、図２及び図２１に示すように、メモリチップ７の主面７ａに設けられた複数の第２パッド７ｃは、ソルダレジスト膜等によって形成されたダム２ｆの上部に配置されており、メモリチップ７の第２パッド７ｃを含むその周辺の箇所は、ダム２ｆによって支持されている。
【００８８】
このようにメモリチップ７の複数の第２パッド７ｃが、ダム２ｆと平面的に重なる位置に設けられていることにより、ワイヤボンディング時に熱が印加されて第１封止体４が柔らかくなった際にも、各第２パッド７ｃはそれらの下部のダム２ｆによって支えられるため、ボンダビリティーを低下させることなくワイヤボンディングを行うことができる。
【００８９】
その後、図２４及び図２５に示すように、樹脂モールディングを行う。ここでは、メモリチップ７、複数のワイヤ９及びダム２ｆをモールド用の第２樹脂１５でトランスファーモールド等によって封止して第２封止体１０を形成する。その際、図２３に示すように、樹脂成形金型１６の下型１６ｃ上にワイヤボンディング済みの多数個取り基板１２を配置し、多数個取り基板１２の複数のデバイス領域１２ａを上型１６ａの１つのキャビティ１６ｂで覆い、この状態でキャビティ１６ｂ内に第２樹脂１５を供給して第２封止体１０を形成する。なお、第２樹脂１５は、例えば、エポキシ系の熱硬化性樹脂であり、モールド用樹脂であるため、第１樹脂１３より粘度が高い。
【００９０】
その後、図２６及び図２７に示すように、ボールマウントを行う。ここでは、配線基板２の下面２ｂに複数の外部接続用端子である半田ボール５を接合する。すなわち、図２に示すように、配線基板２の下面２ｂに設けられた複数のランド２ｅにそれぞれ半田ボール５を取り付ける。
【００９１】
その後、個片化を行ってＳＩＰ１１の組み立て完了となる。
【００９２】
（実施の形態２）
図２８は本発明の実施の形態２の半導体装置の組み立てで用いられる多数個取り基板のデバイス領域の構造の一例を示す平面図、図２９は図２８に示す基板の構造の一例を示す断面図、図３０は本発明の実施の形態２の半導体装置の組み立てにおけるテープダム貼り付け後の構造の一例を示す平面図、図３１は図３０の構造の一例を示す断面図である。また、図３２は本発明の実施の形態２の組み立てにおけるはんだコート後の構造の一例を示す平面図、図３３は図３２の構造の一例を示す断面図、図３４は本発明の実施の形態２の半導体装置の組み立てにおけるフリップチップ接合後の構造の一例を示す平面図、図３５は図３４の構造の一例を示す断面図である。さらに、図３６は本発明の実施の形態２の半導体装置の組み立てにおける第１樹脂充填後の構造の一例を示す平面図、図３７は図３６の構造の一例を示す断面図、図３８は本発明の実施の形態２の半導体装置の組み立てにおける第２樹脂充填後の構造の一例を示す平面図、図３９は図３８の構造の一例を示す断面図である。また、図４０は本発明の実施の形態２の半導体装置の組み立てにおける上段チップ搭載後の構造の一例を示す平面図、図４１は図４０の構造の一例を示す断面図、図４２は本発明の実施の形態２の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図、図４３は図４２の構造の一例を示す断面図である。さらに、図４４は本発明の実施の形態２の半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す平面図、図４５は図４４の構造の一例を示す断面図、図４６は本発明の実施の形態２の半導体装置の組み立てにおけるボールマウント後の構造の一例を示す平面図、図４７は図４６の構造の一例を示す断面図である。
【００９３】
本実施の形態２の半導体装置は、実施の形態１のＳＩＰ１１と同様のＳＩＰ１８であり、図３１に示すように、支持部材として、テープダム１７を採用したものである。テープダム１７は、例えば、耐熱性が高いポリイミド系テープ材等によって形成されていることが好ましい。耐熱性が高いポリイミド系テープ材の一例としては、カプトンテープである。
【００９４】
なお、本実施の形態２のＳＩＰ１８の支持部材以外の部分の構造については、実施の形態１のＳＩＰ１１と同様であるため、その重複説明は省略する。
【００９５】
次に、本実施の形態２のＳＩＰ（半導体装置）１８の製造方法について説明する。
【００９６】
まず、図２８及び図２９に示す基板を準備する。なお、実施の形態２においても、組み立ての詳細については、実施の形態１と同様に１つのデバイス領域１２ａのみが示された配線基板２の図を用いて説明する。
【００９７】
ここでは、図２８及び図２９に示す上面２ａ、上面２ａに形成された複数の第１ボンディングリード２ｃ、複数の第１ボンディングリード２ｃの周囲に形成された複数の第２ボンディングリード２ｄ、上面２ａとは反対側の下面２ｂ、及び下面２ｂに形成された図２に示す複数のランド２ｅを有する配線基板２を準備する。
【００９８】
なお、配線基板２の上面２ａには、マイコンチップ１の複数の第１パッド１ｃの配列に対応した複数の第１ボンディングリード２ｃが、上面２ａの略中央部に四角形を成す配列で絶縁膜の開口部２ｇに露出して形成されている。また、上面２ａの対向する２辺それぞれに沿って複数の第２ボンディングリード２ｄが絶縁膜の開口部２ｇに１列に並んで露出して形成されている。
【００９９】
その後、図３０及び図３１に示すテープダム１７の貼り付けを行う。すなわち、配線基板２の上面２ａには、その略中央部に四角形を成す配列で絶縁膜の開口部２ｇに露出して複数の第１ボンディングリード２ｃが形成されており、その外側周囲に、例えば、耐熱性が高いポリイミド系テープ材によって形成された枠状（リング状）のテープダム１７を貼り付ける。テープダム１７の外側には、対向する２辺に沿って複数の第２ボンディングリード２ｄがそれぞれ１列に並んで形成されている。つまり、枠状のテープダム１７は、複数の第１ボンディングリード２ｃの外側で、かつ複数の第２ボンディングリード２ｄの内側に配置されている。
【０１００】
なお、テープダム１７は、例えば、熱圧着によって配線基板２の上面２ａに貼り付けられる。また、テープダム１７の高さは、例えば、１００〜１３０μｍである。
【０１０１】
その後、図３２及び図３３に示す半田コートを行う。ここでは、各第１ボンディングリード２ｃに半田材８を塗布する。
【０１０２】
その後、図３５に示す主面１ａ、主面１ａに形成された図５に示す複数の第１パッド１ｃ、及び主面１ａとは反対側の裏面１ｂを有するマイコンチップ１を、配線基板２の上面２ａ上に配置する。
【０１０３】
その後、図３４及び図３５に示す下段側の半導体チップであるマイコンチップ１のフリップチップ接合を行う。ここでは、配線基板２の複数の第１ボンディングリード２ｃと図５に示すマイコンチップ１の複数の第１パッド１ｃとを、複数の金バンプ３を介してそれぞれ電気的に接続する。すなわち、各第１パッド１ｃ上に突起電極である金バンプ３が形成されたマイコンチップ１を、その主面１ａを配線基板２の上面２ａと対向させて配置し、熱と荷重を付与して各金バンプ３とこれに対応する第１ボンディングリード２ｃ（半田材８）とを接合してフリップチップ実装を行う。
【０１０４】
なお、マイコンチップ１のフリップチップ接合は、金バンプ３に対する金−金接合であってもよい。その場合、配線基板２の第１ボンディングリード２ｃ上に、予め金めっきを形成しておき、金−金接合によるフリップチップ接合でマイコンチップ１を搭載してもよい。
【０１０５】
マイコンチップ１のフリップチップ接合完了後、第１樹脂１３がマイコンチップ１とテープダム１７との間に位置するように、マイコンチップ１及び複数の金バンプ３を第１樹脂１３で封止する。
【０１０６】
まず、図３６及び図３７に示す第１の（下段側チップの下部の）樹脂充填を行う。ここでは、配線基板２の上面２ａとマイコンチップ１の主面１ａとの間に第１樹脂１３を充填して、マイコンチップ１の側面１ｄ及び複数の金バンプ（第１接合部材）３を第１樹脂１３で封止する。すなわち、第１樹脂１３によるアンダーフィルの充填を行う。例えば、マイコンチップ１の外周部に対して図示しないノズル等を介して第１樹脂１３を上方から滴下し、側面１ｄを介して第１樹脂１３をマイコンチップ１の主面１ａと配線基板２の上面２ａとの間に浸透させて第１封止体４を形成する。
【０１０７】
その後、図３８及び図３９に示す第２の（下段側チップの周囲の）樹脂充填を行う。ここでは、マイコンチップ１の周辺部に第１樹脂１３を充填する。その際、第１樹脂１３をマイコンチップ１の周辺部に滴下する。つまり、マイコンチップ１とテープダム１７の間の領域に第１樹脂１３を滴下して前記第１の樹脂充填で形成した第１封止体４上に前記第２の樹脂充填による第１封止体４を形成する。
【０１０８】
なお、テープダム１７によって囲まれた領域のマイコンチップ１や複数の金バンプ３を除く空間部１４に、この空間部１４の体積（容積）と同じ体積の第１樹脂１３を、前記第１の樹脂充填と前記第２の樹脂充填とで２工程に分けて供給して、これにより第１封止体４が形成される。
【０１０９】
さらに、テープダム１７の高さをマイコンチップ１の実装高さと同じにしておくことで、図３９に示すように、第１封止体４の高さとテープダム１７の高さとマイコンチップ１の実装高さを略同じにすることができる。
【０１１０】
ただし、第１封止体４の表面には、図４に示すような、約１０μｍ程度の高低差の凹凸４ａが形成されており、平坦度が低い状態となっている。
【０１１１】
なお、テープダム１７の内側の領域の空間部１４に１回の樹脂充填により第１封止体４を形成しようとすると、マイコンチップ１と配線基板２の間にボイドが形成されてしまうが、実施の形態１と同様に、テープダム１７の内側に第１封止体４を形成する樹脂充填工程を２工程に分けて行うことにより、マイコンチップ１の主面１ａと配線基板２の上面２ａとの間にボイドが形成されることを低減できる。すなわち、マイコンチップ１と配線基板２の間のアンダーフィル塗布工程と、その周辺領域の樹脂塗布工程とに２回に分けて第１樹脂１３を充填することで、マイコンチップ１と配線基板２の間の樹脂の充填性を向上することができ、マイコンチップ１と配線基板２の間にボイドが形成されることを低減できる。
【０１１２】
その後、図４０及び図４１に示すように上段側チップのマウントを行う。ここでは、主面７ａ、主面７ａに形成された図６に示す複数の第２パッド７ｃ、及び主面７ａとは反対側の裏面７ｂを有するメモリチップ７を、その主面７ａを上方に向けてフェイスアップ実装でマイコンチップ１上に搭載する。
【０１１３】
なお、本実施の形態２においても、メモリチップ７の外形寸法が、マイコンチップ１の外形寸法より大きいため、メモリチップ７を上段側にして両者を実装すると、上段側のメモリチップ７はマイコンチップ１よりその端部が迫り出す。すなわち、メモリチップ７はマイコンチップ１から迫り出す迫り出し部７ｄを有している。特に、両者のチップ厚が薄く（例えば、約９０〜１００μｍ）、メモリチップ７の迫り出し量（オーバーハング量）が大きな場合（アスペクト比が１０を越える場合）のチップ組み合わせとなっている。
【０１１４】
したがって、ＳＩＰ１８においても、マイコンチップ１上に積層したメモリチップ７の迫り出し部７ｄを、図４１に示すようにテープダム１７と第１封止体４で支える構造となっている。
【０１１５】
なお、メモリチップ７を搭載する際には、図４に示すような接着層６ｂを有するＤＡＦ６を介して、熱を印加しながらマイコンチップ１上に積層する。すなわち、裏面７ｂに接着層６ｂを有するＤＡＦ６が予め貼り付けられたメモリチップ７を、そのＤＡＦ６を介して熱を印加しながらマイコンチップ１上に搭載する。
【０１１６】
これにより、第１封止体４の表面に凹凸４ａが形成されていても、ＤＡＦ６の接着層６ｂが熱によって柔らかくなるため、接着層６ｂが容易に凹凸４ａを吸収することができ、メモリチップ７がマイコンチップ１に対して傾いて配置されることを防止できる。その結果、ＳＩＰ１８の信頼性を向上させることができる。
【０１１７】
その後、図４２及び図４３に示すワイヤボンディングを行う。ここでは、図６に示すメモリチップ７の複数の第２パッド７ｃと、これらに対応する配線基板２の複数の第２ボンディングリード２ｄとを、複数のワイヤ９を介してそれぞれ電気的に接続する。すなわち、メモリチップ７と配線基板２とをワイヤ接続する。
【０１１８】
なお、上段側のメモリチップ７の複数の第２パッド７ｃは、テープダム１７と平面的に重なる位置に設けられている。すなわち、図４０に示すように、本実施の形態２のメモリチップ７の主面７ａに設けられた複数の第２パッド７ｃは、耐熱性の高いポリイミド系テープ材等によって形成されたテープダム１７の上部に配置されており、メモリチップ７の第２パッド７ｃを含むその周辺の箇所は、テープダム１７によって支持されている。
【０１１９】
このようにメモリチップ７の複数の第２パッド７ｃが、テープダム１７と平面的に重なる位置に設けられていることにより、ワイヤボンディング時に熱が印加されて第１封止体４が柔らかくなった際にも、耐熱性の高いポリイミド系のテープダム１７は柔らかくならないため、各第２パッド７ｃはそれらの下部のテープダム１７によって支えられ、その結果、ボンダビリティーを低下させることなくワイヤボンディングを行うことができる。
【０１２０】
その後、図４４及び図４５に示すように、樹脂モールディングを行う。ここでは、メモリチップ７、複数のワイヤ９及びテープダム１７をモールド用の第２樹脂１５でトランスファーモールド等によって封止して第２封止体１０を形成する。その際、本実施の形態２においても、実施の形態１の図２３のように、樹脂成形金型１６の下型１６ｃ上にワイヤボンディング済みの多数個取り基板１２を配置し、多数個取り基板１２の複数のデバイス領域１２ａを上型１６ａの１つのキャビティ１６ｂで覆い、この状態でキャビティ１６ｂ内に第２樹脂１５を供給して第２封止体１０を形成する。なお、第２樹脂１５は、例えば、エポキシ系の熱硬化性樹脂であり、モールド用樹脂であるため、第１樹脂１３より粘度が高い。
【０１２１】
その後、図４６及び図４７に示すように、ボールマウントを行う。ここでは、配線基板２の下面２ｂに複数の外部接続用端子である半田ボール５を接合する。すなわち、実施の形態１の図２に示すように、配線基板２の下面２ｂに設けられた複数のランド２ｅにそれぞれ半田ボール５を取り付ける。
【０１２２】
その後、個片化を行ってＳＩＰ１８の組み立て完了となる。
【０１２３】
（実施の形態３）
図４８は本発明の実施の形態３の半導体装置の組み立てで用いられる多数個取り基板のデバイス領域の構造の一例を示す平面図、図４９は図４８に示す基板の構造の一例を示す断面図、図５０は本発明の実施の形態３の半導体装置の組み立てにおける樹脂ダム形成後の構造の一例を示す平面図、図５１は図５０の構造の一例を示す断面図である。また、図５２は本発明の実施の形態３の組み立てにおけるはんだコート後の構造の一例を示す平面図、図５３は図５２の構造の一例を示す断面図、図５４は本発明の実施の形態３の半導体装置の組み立てにおけるフリップチップ接合後の構造の一例を示す平面図、図５５は図５４の構造の一例を示す断面図である。さらに、図５６は本発明の実施の形態３の半導体装置の組み立てにおける第１樹脂充填後の構造の一例を示す平面図、図５７は図５６の構造の一例を示す断面図、図５８は本発明の実施の形態３の半導体装置の組み立てにおける第２樹脂充填後の構造の一例を示す平面図、図５９は図５８の構造の一例を示す断面図である。また、図６０は本発明の実施の形態３の半導体装置の組み立てにおける上段チップ搭載後の構造の一例を示す平面図、図６１は図６０の構造の一例を示す断面図、図６２は本発明の実施の形態３の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図、図６３は図６２の構造の一例を示す断面図である。さらに、図６４は本発明の実施の形態３の半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す平面図、図６５は図６４の構造の一例を示す断面図、図６６は本発明の実施の形態３の半導体装置の組み立てにおけるボールマウント後の構造の一例を示す平面図、図６７は図６６の構造の一例を示す断面図である。
【０１２４】
本実施の形態３の半導体装置は、実施の形態１のＳＩＰ１１と同様のＳＩＰ２０であり、図５１に示すように、支持部材として、樹脂ダム１９を採用したものである。樹脂ダム１９は、例えば、エポキシ樹脂等のポッティング樹脂からなり、前記ポッティング樹脂の粘度は、樹脂ダム１９の内側に配置される第１封止体４を形成する第１樹脂１３の粘度より高い。
【０１２５】
なお、本実施の形態３のＳＩＰ２０の支持部材以外の部分の構造については、実施の形態１のＳＩＰ１１と同様であるため、その重複説明は省略する。
【０１２６】
次に、本実施の形態３のＳＩＰ（半導体装置）２０の製造方法について説明する。
【０１２７】
まず、図４８及び図４９に示す基板を準備する。なお、実施の形態３においても、組み立ての詳細については、実施の形態１と同様に１つのデバイス領域１２ａのみが示された配線基板２の図を用いて説明する。
【０１２８】
ここでは、図４８及び図４９に示す上面２ａ、上面２ａに形成された複数の第１ボンディングリード２ｃ、複数の第１ボンディングリード２ｃの周囲に形成された複数の第２ボンディングリード２ｄ、上面２ａとは反対側の下面２ｂ、及び下面２ｂに形成された図２に示す複数のランド２ｅを有する配線基板２を準備する。
【０１２９】
なお、配線基板２の上面２ａには、マイコンチップ１の複数の第１パッド１ｃの配列に対応した複数の第１ボンディングリード２ｃが、上面２ａの略中央部に四角形を成す配列で絶縁膜の開口部２ｇに露出して形成されている。また、上面２ａの対向する２辺それぞれに沿って複数の第２ボンディングリード２ｄが絶縁膜の開口部２ｇに１列に並んで露出して形成されている。
【０１３０】
その後、図５０及び図５１に示す樹脂ダム１９の塗布を行う。すなわち、配線基板２の上面２ａには、その略中央部に四角形を成す配列で絶縁膜の開口部２ｇに露出して複数の第１ボンディングリード２ｃが形成されており、その外側周囲に、例えば、第１樹脂１３より粘度の高いポッティング樹脂である第２樹脂１５をディスペンサーから枠状（リング状）に塗布することで、枠状（リング状）の樹脂ダム１９を形成する。樹脂ダム１９の外側には、対向する２辺に沿って複数の第２ボンディングリード２ｄがそれぞれ１列に並んで形成されている。つまり、枠状の樹脂ダム１９は、複数の第１ボンディングリード２ｃの外側で、かつ複数の第２ボンディングリード２ｄの内側に配置されている。
【０１３１】
なお、樹脂ダム１９は、例えば、ディスペンサーから第２樹脂１５を滴下して形成する。樹脂ダム１９の高さは、例えば、１００〜１３０μｍである。
【０１３２】
その後、図５２及び図５３に示す半田コートを行う。ここでは、各第１ボンディングリード２ｃに半田材８を塗布する。
【０１３３】
その後、図５５に示す主面１ａ、主面１ａに形成された図５に示す複数の第１パッド１ｃ、及び主面１ａとは反対側の裏面１ｂを有するマイコンチップ１を、配線基板２の上面２ａ上に配置する。
【０１３４】
その後、図５４及び図５５に示す下段側の半導体チップであるマイコンチップ１のフリップチップ接合を行う。ここでは、配線基板２の複数の第１ボンディングリード２ｃと図５に示すマイコンチップ１の複数の第１パッド１ｃとを、複数の金バンプ３を介してそれぞれ電気的に接続する。すなわち、各第１パッド１ｃ上に突起電極である金バンプ３が形成されたマイコンチップ１を、その主面１ａを配線基板２の上面２ａと対向させて配置し、熱と荷重を付与して各金バンプ３とこれに対応する第１ボンディングリード２ｃ（半田材８）とを接合してフリップチップ実装を行う。
【０１３５】
なお、マイコンチップ１のフリップチップ接合は、金バンプ３に対する金−金接合であってもよい。その場合、配線基板２の第１ボンディングリード２ｃ上に、予め金めっきを形成しておき、金−金接合によるフリップチップ接合でマイコンチップ１を搭載してもよい。
【０１３６】
マイコンチップ１のフリップチップ接合完了後、第１樹脂１３がマイコンチップ１と樹脂ダム１９との間に位置するように、マイコンチップ１及び複数の金バンプ３を第１樹脂１３で封止する。
【０１３７】
まず、図５６及び図５７に示す第１の（下段側チップの下部の）樹脂充填を行う。ここでは、配線基板２の上面２ａとマイコンチップ１の主面１ａとの間に第１樹脂１３を充填して、マイコンチップ１の側面１ｄ及び複数の金バンプ（第１接合部材）３を第１樹脂１３で封止する。すなわち、第１樹脂１３によるアンダーフィルの充填を行う。例えば、マイコンチップ１の外周部に対して図示しないノズル等を介して第１樹脂１３を上方から滴下し、側面１ｄを介して第１樹脂１３をマイコンチップ１の主面１ａと配線基板２の上面２ａとの間に浸透させて第１封止体４を形成する。
【０１３８】
その後、図５８及び図５９に示す第２の（下段側チップの周囲の）樹脂充填を行う。ここでは、マイコンチップ１の周辺部に第１樹脂１３を充填する。その際、第１樹脂１３をマイコンチップ１の周辺部に滴下する。つまり、マイコンチップ１と樹脂ダム１９の間の領域に第１樹脂１３を滴下して前記第１の樹脂充填で形成した第１封止体４上に前記第２の樹脂充填による第１封止体４を形成する。
【０１３９】
なお、樹脂ダム１９によって囲まれた領域のマイコンチップ１や複数の金バンプ３を除く空間部１４に、この空間部１４の体積（容積）と同じ体積の第１樹脂１３を、前記第１の樹脂充填と前記第２の樹脂充填とで２工程に分けて供給して、これにより第１封止体４が形成される。
【０１４０】
さらに、樹脂ダム１９の高さをマイコンチップ１の実装高さと同じにしておくことで、図５９に示すように、第１封止体４の高さと樹脂ダム１９の高さとマイコンチップ１の実装高さを略同じにすることができる。
【０１４１】
ただし、第１封止体４の表面には、図４に示すような、約１０μｍ程度の高低差の凹凸４ａが形成されており、平坦度が低い状態となっている。
【０１４２】
なお、樹脂ダム１９の内側の領域の空間部１４に１回の樹脂充填により第１封止体４を形成しようとすると、マイコンチップ１と配線基板２の間にボイドが形成されてしまうが、実施の形態１と同様に、樹脂ダム１９の内側に第１封止体４を形成する樹脂充填工程を２工程に分けて行うことにより、マイコンチップ１の主面１ａと配線基板２の上面２ａとの間にボイドが形成されることを低減できる。すなわち、マイコンチップ１と配線基板２の間のアンダーフィル塗布工程と、その周辺領域の樹脂塗布工程とに２回に分けて第１樹脂１３を充填することで、マイコンチップ１と配線基板２の間の樹脂の充填性を向上することができ、マイコンチップ１と配線基板２の間にボイドが形成されることを低減できる。
【０１４３】
その後、図６０及び図６１に示すように上段側チップのマウントを行う。ここでは、主面７ａ、主面７ａに形成された図６に示す複数の第２パッド７ｃ、及び主面７ａとは反対側の裏面７ｂを有するメモリチップ７を、その主面７ａを上方に向けてフェイスアップ実装でマイコンチップ１上に搭載する。
【０１４４】
なお、本実施の形態３においても、メモリチップ７の外形寸法が、マイコンチップ１の外形寸法より大きいため、メモリチップ７を上段側にして両者を実装すると、上段側のメモリチップ７はマイコンチップ１よりその端部が迫り出す。すなわち、メモリチップ７はマイコンチップ１から迫り出す迫り出し部７ｄを有している。特に、両者のチップ厚が薄く（例えば、約９０〜１００μｍ）、メモリチップ７の迫り出し量（オーバーハング量）が大きな場合（アスペクト比が１０を越える場合）のチップ組み合わせとなっている。
【０１４５】
したがって、ＳＩＰ２０においても、マイコンチップ１上に積層したメモリチップ７の迫り出し部７ｄを、図６１に示すように樹脂ダム１９と第１封止体４で支える構造となっている。
【０１４６】
なお、メモリチップ７を搭載する際には、図４に示すような接着層６ｂを有するＤＡＦ６を介して、熱を印加しながらマイコンチップ１上に積層する。すなわち、裏面７ｂに接着層６ｂを有するＤＡＦ６が予め貼り付けられたメモリチップ７を、そのＤＡＦ６を介して熱を印加しながらマイコンチップ１上に搭載する。
【０１４７】
これにより、第１封止体４の表面に凹凸４ａが形成されていても、ＤＡＦ６の接着層６ｂが熱によって柔らかくなるため、接着層６ｂが容易に凹凸４ａを吸収することができ、メモリチップ７がマイコンチップ１に対して傾いて配置されることを防止できる。その結果、ＳＩＰ２０の信頼性を向上させることができる。
【０１４８】
その後、図６２及び図６３に示すワイヤボンディングを行う。ここでは、メモリチップ７の複数の第２パッド７ｃと、これらに対応する配線基板２の複数の第２ボンディングリード２ｄとを、複数のワイヤ９を介してそれぞれ電気的に接続する。すなわち、メモリチップ７と配線基板２とをワイヤ接続する。
【０１４９】
なお、上段側のメモリチップ７の複数の第２パッド７ｃは、樹脂ダム１９と平面的に重なる位置に設けられている。すなわち、図６０に示すように、本実施の形態３のメモリチップ７の主面７ａに設けられた複数の第２パッド７ｃは、樹脂ダム１９の上部に配置されており、メモリチップ７の第２パッド７ｃを含むその周辺の箇所は、樹脂ダム１９によって支持されている。
【０１５０】
このようにメモリチップ７の複数の第２パッド７ｃが、樹脂ダム１９と平面的に重なる位置に設けられていることにより、各第２パッド７ｃが樹脂ダム１９によって支えられるため、ワイヤボンディングにおけるボンダビリティーを低下させることなくワイヤボンディングを行うことができる。
【０１５１】
その後、図６４及び図６５に示すように、樹脂モールディングを行う。ここでは、メモリチップ７、複数のワイヤ９及び樹脂ダム１９をモールド用の第２樹脂１５でトランスファーモールド等によって封止して第２封止体１０を形成する。その際、本実施の形態３においても、実施の形態１の図２３のように、樹脂成形金型１６の下型１６ｃ上にワイヤボンディング済みの多数個取り基板１２を配置し、多数個取り基板１２の複数のデバイス領域１２ａを上型１６ａの１つのキャビティ１６ｂで覆い、この状態でキャビティ１６ｂ内に第２樹脂１５を供給して第２封止体１０を形成する。なお、第２樹脂１５は、例えば、エポキシ系の熱硬化性樹脂であり、モールド用樹脂であるため、第１樹脂１３より粘度が高い。
【０１５２】
その後、図６６及び図６７に示すように、ボールマウントを行う。ここでは、配線基板２の下面２ｂに複数の外部接続用端子である半田ボール５を接合する。すなわち、実施の形態１の図２に示すように、配線基板２の下面２ｂに設けられた複数のランド２ｅにそれぞれ半田ボール５を取り付ける。
【０１５３】
その後、個片化を行ってＳＩＰ２０の組み立て完了となる。
【０１５４】
（実施の形態４）
図６８は本発明の実施の形態４の半導体装置の構造の一例を封止体を透過して示す平面図、図６９は図６８のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図７０は図６８のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【０１５５】
本実施の形態４の半導体装置は、実施の形態１のＳＩＰ１１と同様のＳＩＰ２２であるが、ＳＩＰ１１と異なる点は、下段側のマイコンチップ１が配線基板２に対してワイヤ接続されている点である。つまり、本実施の形態４のＳＩＰ２２では、下段側のマイコンチップ１も、上段側のメモリチップ７も両者とも、半導体チップ（マイコンチップ１、メモリチップ７）の裏面１ｂ、７ｂが配線基板２の主面（上面２ａ）と対向するように搭載するように、配線基板２上に搭載されている(フェイスアップ実装方式)。そして、両者とも配線基板２に対してワイヤを介して電気的に接続されている。
【０１５６】
なお、上段側のメモリチップ７は、スペーサチップ２１を介してマイコンチップ１上に積層されている。すなわち、配線基板２の上面２ａにダイボンド材２３を介してフェイスアップ実装で搭載された下段側のマイコンチップ１上にスペーサチップ２１が積層され、このスペーサチップ２１上に上段側のメモリチップ７がＤＡＦ６を介してフェイスアップ実装で積層されている。
【０１５７】
したがって、支持部材であるダム２ｆは、スペーサチップ２１と同じ高さに形成されている。
【０１５８】
本実施の形態４のＳＩＰ２２においても、下段側のマイコンチップ１より上段側のメモリチップ７の方がチップサイズが大きい。そこで、スペーサチップ２１は、上段側のメモリチップ７の迫り出し部７ｄの下部で、下段側のマイコンチップ１のワイヤ接続のワイヤループの高さを確保するためのスペーサ部材であり、下段側のマイコンチップ１と上段側のメモリチップ７の間にスペーサチップ２１を介在させることで、マイコンチップ１に接続する第１ワイヤ９ａのワイヤループ形成用の空間をメモリチップ７の迫り出し部７ｄの下部に形成している。
【０１５９】
これにより、マイコンチップ１が第１ワイヤ９ａによってワイヤ接続可能となる。また、ダム２ｆの内側に第１樹脂１３（図１６参照）を充填することで第１封止体４が形成され、この第１封止体４によって複数の第１ワイヤ９ａやマイコンチップ１が樹脂封止されている。
【０１６０】
また、上段側のメモリチップ７は、複数の第２ワイヤ９ｂを介して配線基板２と電気的に接続されており、ダム２ｆ及びメモリチップ７の外側の領域に形成された第２封止体１０によって複数の第２ワイヤ９ｂやメモリチップ７が樹脂封止されている。
【０１６１】
また、配線基板２の下面２ｂには複数の外部接続用端子である半田ボール５が搭載されている。
【０１６２】
本実施の形態４のＳＩＰ２２においても、上段側のメモリチップ７の迫り出し部７ｄが第１封止体４あるいは第１封止体４とダム２ｆによって支えられている。その際、実施の形態１のＳＩＰ１１と同様に、メモリチップ７は、図４に示すような接着層６ｂを有するＤＡＦ６を介してスペーサチップ２１上に搭載されている。したがって、第１封止体４の表面に形成された凹凸４ａをＤＡＦ６の接着層６ｂによって吸収させることができる。
【０１６３】
これにより、実施の形態１と同様に、上段側のメモリチップ７が下段側のマイコンチップ１に対して傾いて配置されることを防止でき、第２ワイヤ９ｂの接合不良の発生を低減することができる。
【０１６４】
その結果、ＳＩＰ（半導体装置）２２の信頼性を向上させることができる。
【０１６５】
なお、本実施の形態４のＳＩＰ２２のその他の構造と、ＳＩＰ２２によって得られる他の効果については、実施の形態１のＳＩＰ１１と同様であるため、その重複説明は省略する。
【０１６６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１６７】
例えば、前記実施の形態１〜４では、ＳＩＰ型の半導体装置について説明したが、前記半導体装置はこれに限定されるものではなく、例えば、大きさ（サイズ）が異なる半導体チップを複数準備し、小さいサイズの半導体チップ上に、大きいサイズの半導体チップを搭載する半導体装置に適用しても、有効な技術である。
【０１６８】
また、図６に示すメモリチップ７は、主面７ａの対向する２つの辺に沿って複数の第２パッド７ｃが設けられている場合を示したが、主面７ａの４つの辺の何れか１辺のみに沿って複数の第２パッド７ｃが設けられている構造であってもよい。
【０１６９】
また、図５に示すマイコンチップ１（下段側）と図６に示すメモリチップ７（上段側）の大小関係について、必ずしもマイコンチップ１の４辺がメモリチップ７の４辺全てよりも小さくなくてもよく、マイコンチップ１の対向する何れか２辺のみがメモリチップ７の対向する何れか２辺より小さいという大小関係であってもよい。すなわち、本実施の形態の半導体装置では、上段側に積層された半導体チップにおいて、少なくとも対向する何れか２辺に迫り出し部が形成されていればよい。
【産業上の利用可能性】
【０１７０】
本発明は、サイズの大きな半導体チップを小さな半導体チップの上に積層して成る電子装置に好適である。
【図面の簡単な説明】
【０１７１】
【図１】本発明の実施の形態１の半導体装置の構造の一例を封止体を透過して示す平面図である。
【図２】図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図３】図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【図４】図２のＡ部の構造を拡大して示す部分拡大断面図である。
【図５】図１に示す半導体装置の下段側の半導体チップの構造の一例を示す平面図である。
【図６】図１に示す半導体装置の上段側の半導体チップの構造の一例を示す平面図である。
【図７】図１に示す半導体装置の回路ブロック構成の一例を示す回路ブロック図である。
【図８】図１に示す半導体装置の組み立てで用いられる多数個取り基板の構造の一例を示す部分平面図である。
【図９】図８に示す基板のデバイス領域の構造の一例を示す平面図である。
【図１０】図９に示す基板の構造の一例を示す断面図である。
【図１１】図１の半導体装置の組み立てにおけるはんだコート後の構造の一例を示す平面図である。
【図１２】図１１の構造の一例を示す断面図である。
【図１３】図１の半導体装置の組み立てにおけるフリップチップ接合後の構造の一例を示す平面図である。
【図１４】図１３の構造の一例を示す断面図である。
【図１５】図１の半導体装置の組み立てにおける第１樹脂充填後の構造の一例を示す平面図である。
【図１６】図１５の構造の一例を示す断面図である。
【図１７】図１の半導体装置の組み立てにおける第２樹脂充填後の構造の一例を示す平面図である。
【図１８】図１７の構造の一例を示す断面図である。
【図１９】図１の半導体装置の組み立てにおける上段チップ搭載後の構造の一例を示す平面図である。
【図２０】図１９の構造の一例を示す断面図である。
【図２１】図１の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図である。
【図２２】図２１の構造の一例を示す断面図である。
【図２３】図１の半導体装置の組み立ての樹脂モールディング工程における樹脂充填時の構造の一例を示す部分断面図である。
【図２４】図１の半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す平面図である。
【図２５】図２４の構造の一例を示す断面図である。
【図２６】図１の半導体装置の組み立てにおけるボールマウント後の構造の一例を示す平面図である。
【図２７】図２６の構造の一例を示す断面図である。
【図２８】本発明の実施の形態２の半導体装置の組み立てで用いられる多数個取り基板のデバイス領域の構造の一例を示す平面図である。
【図２９】図２８に示す基板の構造の一例を示す断面図である。
【図３０】本発明の実施の形態２の半導体装置の組み立てにおけるテープダム貼り付け後の構造の一例を示す平面図である。
【図３１】図３０の構造の一例を示す断面図である。
【図３２】本発明の実施の形態２の組み立てにおけるはんだコート後の構造の一例を示す平面図である。
【図３３】図３２の構造の一例を示す断面図である。
【図３４】本発明の実施の形態２の半導体装置の組み立てにおけるフリップチップ接合後の構造の一例を示す平面図である。
【図３５】図３４の構造の一例を示す断面図である。
【図３６】本発明の実施の形態２の半導体装置の組み立てにおける第１樹脂充填後の構造の一例を示す平面図である。
【図３７】図３６の構造の一例を示す断面図である。
【図３８】本発明の実施の形態２の半導体装置の組み立てにおける第２樹脂充填後の構造の一例を示す平面図である。
【図３９】図３８の構造の一例を示す断面図である。
【図４０】本発明の実施の形態２の半導体装置の組み立てにおける上段チップ搭載後の構造の一例を示す平面図である。
【図４１】図４０の構造の一例を示す断面図である。
【図４２】本発明の実施の形態２の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図である。
【図４３】図４２の構造の一例を示す断面図である。
【図４４】本発明の実施の形態２の半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す平面図である。
【図４５】図４４の構造の一例を示す断面図である。
【図４６】本発明の実施の形態２の半導体装置の組み立てにおけるボールマウント後の構造の一例を示す平面図である。
【図４７】図４６の構造の一例を示す断面図である。
【図４８】本発明の実施の形態３の半導体装置の組み立てで用いられる多数個取り基板のデバイス領域の構造の一例を示す平面図である。
【図４９】図４８に示す基板の構造の一例を示す断面図である。
【図５０】本発明の実施の形態３の半導体装置の組み立てにおける樹脂ダム形成後の構造の一例を示す平面図である。
【図５１】図５０の構造の一例を示す断面図である。
【図５２】本発明の実施の形態３の組み立てにおけるはんだコート後の構造の一例を示す平面図である。
【図５３】図５２の構造の一例を示す断面図である。
【図５４】本発明の実施の形態３の半導体装置の組み立てにおけるフリップチップ接合後の構造の一例を示す平面図である。
【図５５】図５４の構造の一例を示す断面図である。
【図５６】本発明の実施の形態３の半導体装置の組み立てにおける第１樹脂充填後の構造の一例を示す平面図である。
【図５７】図５６の構造の一例を示す断面図である。
【図５８】本発明の実施の形態３の半導体装置の組み立てにおける第２樹脂充填後の構造の一例を示す平面図である。
【図５９】図５８の構造の一例を示す断面図である。
【図６０】本発明の実施の形態３の半導体装置の組み立てにおける上段チップ搭載後の構造の一例を示す平面図である。
【図６１】図６０の構造の一例を示す断面図である。
【図６２】本発明の実施の形態３の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図である。
【図６３】図６２の構造の一例を示す断面図である。
【図６４】本発明の実施の形態３の半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す平面図である。
【図６５】図６４の構造の一例を示す断面図である。
【図６６】本発明の実施の形態３の半導体装置の組み立てにおけるボールマウント後の構造の一例を示す平面図である。
【図６７】図６６の構造の一例を示す断面図である。
【図６８】本発明の実施の形態４の半導体装置の構造の一例を封止体を透過して示す平面図である。
【図６９】図６８のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図７０】図６８のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【符号の説明】
【０１７２】
１  マイコンチップ（第１半導体チップ）
１ａ  主面（第１主面）
１ｂ  裏面（第１裏面）
１ｃ  第１パッド（第１電極パッド）
１ｄ  側面
２  配線基板
２ａ  上面
２ｂ  下面
２ｃ  第１ボンディングリード
２ｄ  第２ボンディングリード
２ｅ  ランド
２ｆ  ダム（支持部材）
２ｇ  開口部
３  金バンプ（第１接合部材）
４  第１封止体
４ａ  凹凸
５  半田ボール
６  ＤＡＦ（フィルム状接着材）
６ａ  基材
６ｂ  接着層
７  メモリチップ（第２半導体チップ）
７ａ  主面（第２主面）
７ｂ  裏面（第２裏面）
７ｃ  第２パッド（第２電極パッド）
７ｄ  迫り出し部
８  半田材
９  ワイヤ（第２接合部材）
９ａ  第１ワイヤ
９ｂ  第２ワイヤ
１０  第２封止体
１１  ＳＩＰ（半導体装置）
１２  多数個取り基板
１２ａ  デバイス領域
１３  第１樹脂
１４  空間部
１５  第２樹脂
１６  樹脂成形金型
１６ａ  上型
１６ｂ  キャビティ
１６ｃ  下型
１７  テープダム（支持部材）
１８  ＳＩＰ（半導体装置）
１９  樹脂ダム（支持部材）
２０  ＳＩＰ（半導体装置）
２１  スペーサチップ
２２  ＳＩＰ（半導体装置）
２３  ダイボンド材
２４  ノズル
【図１】
2010147225.tif 000003
【図２】
2010147225.tif 000004
【図３】
2010147225.tif 000005
【図４】
2010147225.tif 000006
【図５】
2010147225.tif 000007
【図６】
2010147225.tif 000008
【図７】
2010147225.tif 000009
【図８】
2010147225.tif 000010
【図９】
2010147225.tif 000011
【図１０】
2010147225.tif 000012
【図１１】
2010147225.tif 000013
【図１２】
2010147225.tif 000014
【図１３】
2010147225.tif 000015
【図１４】
2010147225.tif 000016
【図１５】
2010147225.tif 000017
【図１６】
2010147225.tif 000018
【図１７】
2010147225.tif 000019
【図１８】
2010147225.tif 000020
【図１９】
2010147225.tif 000021
【図２０】
2010147225.tif 000022
【図２１】
2010147225.tif 000023
【図２２】
2010147225.tif 000024
【図２３】
2010147225.tif 000025
【図２４】
2010147225.tif 000026
【図２５】
2010147225.tif 000027
【図２６】
2010147225.tif 000028
【図２７】
2010147225.tif 000029
【図２８】
2010147225.tif 000030
【図２９】
2010147225.tif 000031
【図３０】
2010147225.tif 000032
【図３１】
2010147225.tif 000033
【図３２】
2010147225.tif 000034
【図３３】
2010147225.tif 000035
【図３４】
2010147225.tif 000036
【図３５】
2010147225.tif 000037
【図３６】
2010147225.tif 000038
【図３７】
2010147225.tif 000039
【図３８】
2010147225.tif 000040
【図３９】
2010147225.tif 000041
【図４０】
2010147225.tif 000042
【図４１】
2010147225.tif 000043
【図４２】
2010147225.tif 000044
【図４３】
2010147225.tif 000045
【図４４】
2010147225.tif 000046
【図４５】
2010147225.tif 000047
【図４６】
2010147225.tif 000048
【図４７】
2010147225.tif 000049
【図４８】
2010147225.tif 000050
【図４９】
2010147225.tif 000051
【図５０】
2010147225.tif 000052
【図５１】
2010147225.tif 000053
【図５２】
2010147225.tif 000054
【図５３】
2010147225.tif 000055
【図５４】
2010147225.tif 000056
【図５５】
2010147225.tif 000057
【図５６】
2010147225.tif 000058
【図５７】
2010147225.tif 000059
【図５８】
2010147225.tif 000060
【図５９】
2010147225.tif 000061
【図６０】
2010147225.tif 000062
【図６１】
2010147225.tif 000063
【図６２】
2010147225.tif 000064
【図６３】
2010147225.tif 000065
【図６４】
2010147225.tif 000066
【図６５】
2010147225.tif 000067
【図６６】
2010147225.tif 000068
【図６７】
2010147225.tif 000069
【図６８】
2010147225.tif 000070
【図６９】
2010147225.tif 000071
【図７０】
2010147225.tif 000072