(57)【要約】【課題】  回路構成の改良により帰還制御ループの位相余裕を大きくし、もって定電圧電源の安定性を向上させる。【解決手段】  エラーアンプＥＡの入力側に第１のソースフォロワ回路３を追加設置し、第１位相補償回路１と第２の位相補償回路２によって帰還信号に対して位相補正を施す回路位置を、第１のソースフォロワ回路３の入力側と出力側とに分離する。このような構成とすることで、第２の位相補償回路２が帰還信号に対して位相補正をする位置のインピーダンスを第１のソースフォロワ回路３によって変化させ、第２の位相補償回路２による位相補正作用を向上させる。【選択図】  図１
2010217964.tif 000002
【特許請求の範囲】
【請求項１】
その主電流路が回路の入出力端子間に接続された制御トランジスタと、出力電圧に応じた帰還信号の供給を受け、該出力電圧を安定化させるための駆動信号を該制御トランジスタに供給するエラーアンプとを備えた定電圧回路において、
その他端に該出力電圧に応じた第１の帰還信号を得るために、その一端が該回路の出力端子に接続された抵抗と、
該回路の出力端子と該抵抗の他端との間に接続された第１のコンデンサを具える第１の位相補償回路と、
該抵抗の他端から該第１の帰還信号の供給を受け、その出力側に生じた第２の帰還信号を該エラーアンプの所定の入力端子に供給するフォロワ回路と、
その一端が該フォロワ回路の出力側に接続された第２のコンデンサと、該第２のコンデンサの他端と該制御トランジスタの電流出力側端子との間に設けられたインピーダンス回路と、を具える第２の位相補償回路と、  
を具備することを特徴とする定電圧回路。
【請求項２】
前記第２の位相補償回路が、その電流出力側端子が前記第２のコンデンサの他端に接続された前記制御トランジスタと連動する補助トランジスタを更に具える
ことを特徴とする、請求項１に記載した定電圧回路。
【請求項３】
前記エラーアンプの前記第２の帰還信号の供給を受ける入力端子とは反対側の入力端子が、基準電圧の供給を受ける第２のフォロワ回路の出力側に接続される
ことを特徴とする、請求項１あるいは請求項２に記載した定電圧回路。
【請求項４】
前記インピーダンス回路が、回路の基準電位点にゲートを接続し、前記第２のコンデンサの他端と前記制御トランジスタの電流出力側端子との間に主電流路を接続したトランジスタを具える
ことを特徴とする、請求項１乃至請求項３に記載した定電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
出力電圧を帰還制御する定電圧回路に関するものであり、更に詳しくは、帰還制御ループに十分な位相余裕が得られるようにするための位相補償の改良に関するものである。
【背景技術】
【０００２】
シリーズレギュレータ・タイプの定電圧回路はスイッチングレギュレータ・タイプの定電圧回路に比べ、回路の動作効率は低いものの、出力電圧が変化した際の応答速度が早い。このため応答速度が重視される場面ではシリーズレギュレータ・タイプの定電圧回路が用いられている。
従来におけるシリーズレギュレータ・タイプの定電圧回路の一例を図２に示した。図２の定電圧回路は以下のような回路構成となっている。
【０００３】
外部の電源供給源に接続される入力端子ＩＮと外部負荷に接続される出力端子ＯＵＴとの間に制御トランジスタＭ１の主電流路を接続する。制御用トランジスタＭ１のゲートにエラーアンプＥＡの出力端子を接続し、エラーアンプＥＡの非反転入力端子（＋）を基準電圧源ＶＲに接続する。出力端子ＯＵＴとグランド（＝回路の基準電位点、以下グランドで統一する）との間に電圧検出用の抵抗Ｒ１とＲ２を直列に接続し、抵抗Ｒ１とＲ２の接続点をエラーアンプＥＡの反転入力端子（−）に接続する。エラーアンプＥＡの出力端子にトランジスタＭ２のゲートを接続し、トランジスタＭ２の主電流路の一端を入力端子ＩＮに接続する。
【０００４】
トランジスタＭ２の主電流路の他端と出力端子ＯＵＴの間にトランジスタＭ３の主電流路を接続し、トランジスタＭ３のゲートをグランドに接続する。抵抗Ｒ１とＲ２の接続点と出力端子ＯＵＴとの間にコンデンサＣ１を接続し、抵抗Ｒ１とＲ２の接続点とトランジスタＭ２の主電流路の他端との間にコンデンサＣ２を接続する。なお、トランジスタＭ１とＭ２はＮチャネル型のＭＯＳＦＥＴ、トランジスタＭ３はＰチャネル型のＭＯＳＦＥＴとする。
【０００５】
以上のような構成を持つ図２の定電圧回路は、トランジスタＭ１の主電流路から出て、抵抗Ｒ１とＲ２の接続点、エラーアンプＥＡの反転入力端子、エラーアンプＥＡの出力端子を経て、トランジスタＭ１のゲートに戻るルートで帰還制御ループが構築されている。図２の回路は、この帰還制御ループにより、抵抗Ｒ１とＲ２の接続点の電圧が基準電圧源ＶＲの電圧（以下、基準電圧と言う）と等しくなるようにトランジスタＭ１を通過する電流を制御し、出力端子ＯＵＴの出力電流を安定化する。
【０００６】
ここで、図２の回路中のコンデンサＣ１は第１の位相補償回路１を構成し、コンデンサＣ２とトランジスタＭ２及びトランジスタＭ３は第２の位相補償回路２を構成している。この２つの位相補償回路はエラーアンプＥＡ（の反転入力端子）に供給される帰還信号の位相をシフトさせ、トランジスタＭ１、抵抗Ｒ１、Ｒ２およびエラーアンプＥＡからなる帰還制御ループが発振状態になるのを防いでいる。図２の回路の各部の動作作用、特に各位相補償回路の動作作用は、特許文献1及び特許文献２に詳細に説明されているので、ここでの説明は省略する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−３２１３３号公報
【特許文献２】特開２００４−２１５７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
近年の電子機器は、省電力化のため、その機能が必要なときだけ回路装置に電源を供給する部分が多くなっている。このため、使用中の電子機器の内部では、様々な回路装置に対する電源供給がそれぞれの状況に応じてオンオフされる。このような場面では回路の応答速度の方が重視されるため、電子機器の内部には、回路装置に対する電源供給用として、図２に示すような回路構成を持つシリーズレギュレータ・タイプの定電圧回路が設置されることが多い。
【０００９】
図２に示す構成を持つ定電圧回路は、２つの位相補償回路の作用により、高い応答速度を維持しながら発振状態になり難くなっている。しかし、電子機器の操作性や利便性の向上のため、定電圧回路には更なる高速応答が要求されており、要求仕様と各位相補償回路の設定によっては、この位相補正では位相余裕が十分でなく、発振状態になる可能性が生じてきていた。
そこで本発明は、回路構成の改良により帰還制御ループの位相余裕を大きくし、もって定電圧電源の安定性向上を目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するための本発明は、  その主電流路が回路の入出力端子間に接続された制御トランジスタと、出力電圧に応じた帰還信号の供給を受け、出力電圧を安定化させるための駆動信号を制御トランジスタに供給するエラーアンプとを備えた定電圧回路において、  その他端に出力電圧に応じた第１の帰還信号を得るために、その一端が回路の出力端子に接続された抵抗と、  回路の出力端子と抵抗の他端との間に接続された第１のコンデンサを具える第１の位相補償回路と、  抵抗の他端から第１の帰還信号の供給を受け、出力側に生じた第２の帰還信号をエラーアンプの所定の入力端子に供給するフォロワ回路と、  その一端がフォロワ回路の出力側に接続された第２のコンデンサと、第２のコンデンサの他端と制御トランジスタの電流出力側端子との間に設けられたインピーダンス回路と、を具える第２の位相補償回路と、  を具備することを特徴とする。
【発明の効果】
【００１１】
第１の位相補償回路と第２の位相補償回路の位相補正を施す回路位置をソースフォロワ回路で分離したことにより、特にソースフォロワ回路出力側で行われる第２の位相補償回路による位相補正作用が高まる。その結果、帰還制御ループの位相余裕が大きくなり、定電圧電源の安定性が向上する。
【図面の簡単な説明】
【００１２】
【図１】本発明による定電圧回路の回路図。
【図２】従来の定電圧回路の一例の回路図。
【図３】図１の回路のボード線図。
【図４】図２の回路のボード線図。
【発明を実施するための形態】
【００１３】
本発明の定電圧回路は、エラーアンプの入力側にソースフォロワ回路を追加設置し、２つの位相補償回路によって帰還信号に対して位相補正を施す回路位置を、ソースフォロワ回路の入力側と出力側とに分離した構成を特徴としている。具体的には、図１の回路図に示すように第１の位相補償回路１と第２の位相補償回路２の出力側を第１のソースフォロワ回路３によって分離する。このよう構成とすることで、第２の位相補償回路２によって位相補正を受ける位置のインピーダンスを第１のソースフォロワ回路３によって変化させ、第２の位相補償回路２による位相補正作用を向上させる。
【実施例】
【００１４】
帰還制御ループの位相余裕が大きく、安定性の向上した、本発明による定電圧回路の回路図を図１に示した。図１の定電圧回路は以下のような回路構成となっている。なお、図１中の回路構成要素で図２中に示された回路の構成要素と同じものには、同じ参照符号を付与してある。
【００１５】
入力端子ＩＮとグランドの間にトランジスタＭ４の主電流路と定電流ＣＳ１を直列に接続し、第１のソースフォロワ回路３を構成する。同様に、入力端子ＩＮとグランドの間にトランジスタＭ５の主電流路と定電流ＣＳ２を直列に接続し、第２のソースフォロワ回路４を構成する。入力端子ＩＮと出力端子ＯＵＴとの間に制御トランジスタＭ１の主電流路を接続し、制御用トランジスタＭ１のゲートにエラーアンプＥＡの出力端子を接続する。
【００１６】
エラーアンプＥＡの反転入力端子（−）を第１のソースフォロワ回路３の出力側、すなわちトランジスタＭ４の主電流路と定電流ＣＳ１の接続点に接続する。同様に、エラーアンプＥＡの非反転入力端子（＋）を第２のソースフォロワ回路４の出力側、すなわちトランジスタＭ５の主電流路と定電流ＣＳ２の接続点に接続する。出力端子ＯＵＴとグランドとの間に電圧検出用の抵抗Ｒ１とＲ２を直列に接続し、抵抗Ｒ１とＲ２の接続点を第１のソースフォロワ回路３の入力側、すなわちトランジスタＭ４のゲートに接続する。第１のソースフォロワ回路３の入力側、すなわちトランジスタＭ４のゲートと出力端子ＯＵＴとの間にコンデンサＣ１を接続し、第１の位相補償回路１を構成する。なお、第２のソースフォロワ回路４の入力側、すなわちトランジスタＭ５のゲートは基準電圧源ＶＲに接続する。
【００１７】
エラーアンプＥＡの出力端子にトランジスタＭ２のゲートを接続し、トランジスタＭ２の主電流路の一端を入力端子ＩＮに接続する。トランジスタＭ２の主電流路の他端と出力端子ＯＵＴの間にトランジスタＭ３の主電流路を接続し、トランジスタＭ３のゲートをグランドに接続する。そして、第１のソースフォロワ回路３の出力側、すなわちトランジスタＭ４の主電流路と定電流ＣＳ１の接続点とトランジスタＭ２の主電流路の他端との間にコンデンサＣ２を接続する。このコンデンサＣ２とトランジスタＭ２およびＭ３により第２の位相補償回路２を構成する。なお、トランジスタＭ１、Ｍ２、Ｍ４およびＭ５はＮチャネル型のＭＯＳＦＥＴ、トランジスタＭ３はＰチャネル型のＭＯＳＦＥＴとする。
【００１８】
以上のような構成とした図１の定電圧回路では、その帰還制御ループにおいて次のような動作作用が生じる。すなわち、抵抗Ｒ１とＲ２の接続点に生じた信号は第１の位相補償回路１によって位相補正を受ける。この１回目の位相補正を受けた帰還信号（＝第１の帰還信号）は第１のソースフォロワ回路３に供給され、第１のソースフォロワ回路３は入力された第１の帰還信号と略同一の信号を出力しようとする。ここで第１のソースフォロワ回路３の出力側に生じた信号は、第２の位相補償回路２によって２回目の位相補正を受ける。この２回の位相補正を受けた帰還信号（＝第２の帰還信号）がエラーアンプＥＡに供給され、出力電圧を安定化するための帰還制御ループの動作が実行される。
【００１９】
周知のように、ソースフォロワ回路やエミッタフォロワ回路は、性質の異なる２つの回路を結合する際のインピーダンス変換器として使用される。その際、ソースフォロワ回路やエミッタフォロワ回路は、前段回路から見た後段回路側の入力インピーダンス、あるいは後段回路から見た前段回路側の出力インピーダンスを変化させ、信号の伝達率を高める。図１の回路においても第１のソースフォロワ回路３の出力側に上記の作用が発現し、第２の位相補償回路２による位相補正作用が高まり、帰還制御ループの位相余裕が大きくなる。なお、図１の回路において、出力電圧を安定化するための回路各部の動作は、エラーアンプＥＡの入力側がソースフォロワ回路（３、４）を介して結合されている点が異なるだけで、基本的には図２の従来回路と同一である。
【００２０】
図１に示す構成の定電圧回路と図２に示す構成の定電圧回路を実際に作成し、特性を測定した結果を図３と図４に示す。図３が図１の構成を持つ定電圧回路のボード線図であり、図４が図２の構成を持つ定電圧回路のボード線図である。当然、それぞれの定電圧回路を構成する各回路素子は、トランジスタＭ４、Ｍ５、定電流源ＣＳ１、ＣＳ２を構成するものを除き、同一のものを使用している。
【００２１】
図４から判るように、図２の回路の場合、ゲインが０ｄＢとなる周波数における信号の位相は１〜２度しかなく、位相余裕がほとんど無い。これを図１のように回路構成を変更すると、図３に示すように、ゲインが０ｄＢになる周波数における信号の位相がおよそ３８度になり、位相余裕が大きくなる。このように、本発明の回路構成にすれば位相余裕を大きくでき、定電圧回路の安定度を向上させることができる。
【００２２】
なお、図３と図４のゲイン線図同士を見比べると、図１の本発明による定電圧回路は、図２の従来回路よりも、若干、ゲインが０ｄＢになるときの周波数が低くなっている。つまり使用帯域が狭くなっている。これは、特性の変化を直接比較するため、それぞれの定電圧回路を構成する各回路素子に同じものを使用したためであり、図１の回路で図２の回路と同等の帯域を得たい場合には、回路素子、特に位相補償回路を構成する回路素子に適切な大きさのものを適用すれば良い。
【００２３】
ところで、図１の本発明の回路では、エラーアンプＥＡの反転入力端子側に第１のソースフォロワ回路３を設置すると共に、エラーアンプＥＡの非反転入力端子側に第２のフォースフォロワ回路４を設置している。このようにソースフォロワ回路を２つ設けると回路の対称性が増し、製品毎の特性のバラツキを抑えられる点で有利である。しかし、特性のバラツキが問題にならない場合には第２のフォースフォロワ回路４を省略し、エラーアンプＥＡの非反転入力端子を基準電圧源ＶＲに直接接続することもある。
【００２４】
また、図１の回路において、第２の位相補償回路２は制御トランジスタＭ１と連動するトランジスタＭ２を具えているが、特許文献１の図１に示された回路のように省略されることもある。更に、トランジスタＭ３については、特許文献１や特許文献２に示されているように、抵抗やその他半導体素子のような何らかのインピーダンスを有する素子や、それらの複合回路に置き換えても良い。
【符号の説明】
【００２５】
１    第１の位相補償回路
２    第２の位相補償回路
３    第１のソースフォロワ回路（フォロワ回路）
４    第２のソースフォロワ回路
Ｃ１  コンデンサ（第１のコンデンサ）
Ｃ２  コンデンサ（第２のコンデンサ）
ＩＮ  入力端子
ＯＵＴ  出力端子
ＥＡ  エラーアンプ
Ｍ１  制御トランジスタ
Ｍ２  トランジスタ（補助トランジスタ）
Ｍ３  トランジスタ（インピーダンス回路）
ＶＲ  基準電圧源
Ｒ１  抵抗
【図１】
2010217964.tif 000003
【図２】
2010217964.tif 000004
【図３】
2010217964.tif 000005
【図４】
2010217964.tif 000006