(57)【要約】【課題】通信ポート単位で消費電力を低減させることができる記憶制御装置を提案する。【解決手段】記憶制御装置は、複数の通信ポート１８を有し、これらの通信ポートを介して接続可能なホスト装置２との通信を制御するホスト通信制御部１０と、複数の記憶装置との通信を制御する記憶装置通信制御部１６と、ホスト装置と記憶装置との間で送受信されるデータを、ホスト通信制御部１０と記憶装置通信制御部１６との間で転送させる複数のＤＭＡ１１１と、ＤＭＡ１１１で転送されるデータを一時的に記憶する複数のキャッシュメモリ１２と、一の通信ポートのホスト装置との接続状況および一の通信ポートに入出力されるデータ量に基づいて、一の通信ポートに対して予め対応付けられているＤＭＡ１１１およびキャッシュメモリ１２を停止させる省電力制御部１１０と、を有する。【選択図】図２
2010055152.tif 000002
【特許請求の範囲】
【請求項１】
複数の通信ポートを有し、当該通信ポートを介して接続可能なホスト装置との通信を制御する第一通信制御部と、
複数の記憶装置との通信を制御する第二通信制御部と、
前記ホスト装置と前記記憶装置との間で送受信されるデータを、前記第一通信制御部と前記第二通信制御部との間で転送させる複数のデータ転送部と、
前記データ転送部で転送されるデータを一時的に記憶する複数の一時記憶部と、
前記通信ポートごとの前記ホスト装置との接続状況に基づいて、前記通信ポートに対して予め対応付けられている前記データ転送部および前記一時記憶部の一部を停止させる省電力制御部と、
を備えることを特徴とする記憶制御装置。
【請求項２】
前記省電力制御部は、前記接続状況、および前記通信ポートごとに入出力されるデータ量に基づいて、前記通信ポートに対して予め対応付けられている前記データ転送部および前記一時記憶部の一部を停止させることを特徴とする請求項１記載の記憶制御装置。
【請求項３】
前記省電力制御部は、
前記接続状況を示す接続状況信号を前記通信ポートから受信し、受信した前記接続状況信号に基づいて、当該接続状況信号に対応する一の通信ポートが動作しているか否かを判定する通信ポート動作判定部と、
前記通信ポート動作判定部によって前記一の通信ポートが動作していると判定された場合に、前記一の通信ポートに入出力されるデータ量が所定値以下となる少データ量状態が所定時間以上継続しているか否かを判定するデータ量判定部と、を有し、
前記データ量判定部によって前記少データ量状態が前記所定時間以上継続していると判定された場合に、前記一の通信ポートに対して予め対応付けられている前記データ転送部および前記一時記憶部を停止させることを特徴とする請求項２記載の記憶制御装置。
【請求項４】
前記所定時間には、第一の停止下限時間と、当該第一の停止下限時間よりも長い時間である第二の停止下限時間とが含まれ、
前記省電力制御部は、
前記データ量判定部によって前記少データ量状態が前記第一の停止下限時間以上継続していると判定された場合に、前記一の通信ポートに対応する前記データ転送部を停止し、
前記データ量判定部によって前記少データ量状態が前記第二の停止下限時間以上継続していると判定された場合には、前記一の通信ポートに対応する前記データ転送部に加え、前記一の通信ポートに対応する前記一時記憶部をさらに停止させることを特徴とする請求項３記載の記憶制御装置。
【請求項５】
前記所定時間には、第一の停止下限時間と、当該第一の停止下限時間よりも長い時間である第二の停止下限時間と、当該第二の停止下限時間よりも長い時間である第三の停止下限時間とが含まれ、
前記省電力制御部は、
前記データ量判定部によって前記少データ量状態が前記第一の停止下限時間以上継続していると判定された場合に、前記一の通信ポートに対応する前記データ転送部を停止し、
前記データ量判定部によって前記少データ量状態が前記第二の停止下限時間以上継続していると判定された場合には、前記一の通信ポートに対応する前記データ転送部に加え、前記一の通信ポートに対応する前記一時記憶部のリフレッシュをさらに停止させ、
前記データ量判定部によって前記少データ量状態が前記第三の停止下限時間以上継続していると判定された場合には、前記一の通信ポートに対応する前記データ転送部に加え、前記一の通信ポートに対応する前記一時記憶部の電源をさらに停止させることを特徴とする請求項３記載の記憶制御装置。
【請求項６】
前記省電力制御部は、
前記一の通信ポートに入出力されるデータ量が、前記所定値よりも大きな値である第二の所定値以下となるデータ量状態が第二の所定時間以上継続しているか否かを判定する第二のデータ量判定部をさらに有し、
前記第二のデータ量判定部によって前記データ量状態が前記第二の所定時間以上継続していると判定された場合に、前記一の通信ポートを識別する情報に対応付けて、当該一の通信ポートに入出力されるデータ量に余裕があることを示す余裕有情報をメモリに記憶させることを特徴とする請求項３記載の記憶制御装置。
【請求項７】
前記省電力制御部は、
前記一の通信ポート用の前記データ転送部および前記一時記憶部を停止させる際に、前記記憶された前記余裕有情報に対応する他の通信ポートが存在するか否かを判定する余裕通信ポート判定部をさらに有し、
前記余裕通信ポート判定部によって前記余裕有情報に対応する他の通信ポートが存在すると判定された場合に、前記一の通信ポートに入出力されるデータを、前記他の通信ポートに対応する前記データ転送部によって転送させ、前記他の通信ポートに対応する前記一時記憶部に記憶させることを特徴とする請求項６記載の記憶制御装置。
【請求項８】
前記省電力制御部は、
前記一の通信ポートに対応する前記データ転送部および前記一時記憶部を停止させた後に、当該一の通信ポートに入出力されるデータ量が前記所定値を超えた場合に、当該一の通信ポートに対応する前記データ転送部および前記一時記憶部を起動させることを特徴とする請求項３記載の記憶制御装置。
【請求項９】
前記省電力制御部は、
前記接続状況を示す接続状況信号を前記通信ポートから受信し、受信した前記接続状況信号に基づいて、当該接続状況信号に対応する一の通信ポートが動作しているか否かを判定する通信ポート動作判定部を有し、
前記通信ポート動作判定部によって前記一の通信ポートが動作していないと判定された場合に、当該一の通信ポートに対して予め対応付けられている前記データ転送部および前記一時記憶部を停止させることを特徴とする請求項１記載の記憶制御装置。
【請求項１０】
前記省電力制御部は、
前記一の通信ポートに対応する前記データ転送部および前記一時記憶部を停止させた後に、前記通信ポート動作判定部によって当該一の通信ポートが動作していると判定された場合に、当該一の通信ポートに対応する前記データ転送部および前記一時記憶部を起動させることを特徴とする請求項９記載の記憶制御装置。
【請求項１１】
前記省電力制御部は、前記通信ポート、前記データ転送部および前記一時記憶部とそれぞれ電気的に接続されていることを特徴とする請求項１〜１０のいずれか１項に記載の記憶制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶制御装置に関する。
【背景技術】
【０００２】
記憶制御装置は、複数の記憶装置の記憶領域上に、データを入出力するための論理的な領域である複数の論理ボリュームを作成し、作成した論理ボリュームをホスト装置に提供する機能を有する。このような記憶制御装置には、論理ボリュームに対するデータの入出力をホスト装置からの要求に応じて制御するコントローラが備えられている。近年、記憶制御装置における記憶領域の大容量化が進行しており、記憶制御装置に対して消費電力の更なる低減化が要求されている。
【０００３】
下記特許文献１には、記憶制御装置に設けられた複数のコントローラの電源を記憶制御装置の負荷に応じて制御することで、消費電力を低減する技術が開示されている。
【特許文献１】特開２００７−１０２４０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１では、複数のコントローラの電源を制御する際に、コントローラ単位で制御している。したがって、コントローラが複数の通信ポートを有する場合には、全通信ポートの動作が終了しなければ、コントローラの電源を停止させることができない。言い換えると、動作している通信ポートが一つでもある場合には、動作していない通信ポートがあるにも関わらず、その通信ポートを有するコントローラは稼働し続けることとなり、電力が余分に消費されてしまう。
【０００５】
本発明は、上述した問題点を解消するためになされたものであり、通信ポート単位で消費電力を低減させることができる記憶制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決するため、本発明に係る記憶制御装置は、複数の通信ポートを有し、当該通信ポートを介して接続可能なホスト装置との通信を制御する第一通信制御部と、複数の記憶装置との通信を制御する第二通信制御部と、ホスト装置と記憶装置との間で送受信されるデータを、第一通信制御部と第二通信制御部との間で転送させる複数のデータ転送部と、データ転送部で転送されるデータを一時的に記憶する複数の一時記憶部と、通信ポートごとのホスト装置との接続状況に基づいて、通信ポートに対して予め対応付けられているデータ転送部および一時記憶部の一部を停止させる省電力制御部と、を備えることを特徴とする。
【０００７】
これにより、ホスト装置と接続されていない通信ポートに対応するデータ転送部および一時記憶部を停止させることが可能となる。
【０００８】
上記記憶制御装置において、上記省電力制御部は、接続状況および通信ポートごとに入出力されるデータ量に基づいて、通信ポートに対して予め対応付けられているデータ転送部および一時記憶部の一部を停止させることができる。
【０００９】
これにより、入出力されるデータ量が少ない通信ポートに対応するデータ転送部および一時記憶部を停止させることが可能となる。
【００１０】
上記記憶制御装置において、上記省電力制御部は、接続状況を示す接続状況信号を通信ポートから受信し、受信した接続状況信号に基づいて、当該接続状況信号に対応する一の通信ポートが動作しているか否かを判定する通信ポート動作判定部と、通信ポート動作判定部によって一の通信ポートが動作していると判定された場合に、一の通信ポートに入出力されるデータ量が所定値以下となる少データ量状態が所定時間以上継続しているか否かを判定するデータ量判定部と、を有し、データ量判定部によって少データ量状態が所定時間以上継続していると判定された場合に、一の通信ポートに対して予め対応付けられているデータ転送部および一時記憶部を停止させることができる。
【００１１】
これにより、動作している通信ポートであっても、少データ量状態が所定時間以上継続している通信ポートに対応するデータ転送部および一時記憶部を停止させることが可能となる。
【発明の効果】
【００１２】
本発明によれば、通信ポート単位で消費電力を低減させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して、本発明に係る記憶制御装置の好適な実施形態について説明する。
【００１４】
まず、実施形態における記憶制御装置を含むストレージシステムの構成について説明する。図１は、ストレージシステムの全体構成を示す図である。同図に示すように、ストレージシステム１は、各ホスト装置２が記憶制御装置３を介して複数の記憶装置４に接続されることにより構成されている。
【００１５】
ホスト装置２は、例えばＣＰＵ（Central Processing Unit）やメモリなどの情報処理資源を備えたコンピュータであり、具体的には、パーソナルコンピュータ、ワークステーションまたはメインフレームなどが該当する。ホスト装置２は、記憶制御装置３にアクセスするための通信ポート（例えば、ＬＡＮカードやホストバスアダプタに設けられたポート）を有する。ホスト装置２は、この通信ポートを介してデータの入出力要求コマンドを記憶制御装置３に送信する。
【００１６】
記憶制御装置３は、それぞれ異なるホスト装置２が接続された０系および１系のコントローラ６と、これらコントローラ６間を通信可能な状態に接続するコントローラ間接続経路５とを有する。
【００１７】
コントローラ間接続経路５としては、例えば、ＰＣＩ（Peripheral Component Interconnect）−Ｅｘｐｒｅｓｓ規格に準拠したバスを適用することができる。０系および１系のコントローラ６間における各種データやコマンドのやり取りは、コントローラ間接続経路５を介して行なわれる。
【００１８】
コントローラ６は、自コントローラに接続されたホスト装置２からの要求に応じて記憶装置４に対するデータの入出力を制御する機能を有する。コントローラ６は、ホスト通信制御部１０（第一通信制御部）と、データ転送制御部１１と、キャッシュメモリ１２（一時記憶部）と、ブリッジ１３と、ローカルメモリ１４と、マイクロプロセッサ１５と、記憶装置通信制御部１６（第二通信制御部）と、スイッチ１７とを有する。
【００１９】
ホスト通信制御部１０は、ホスト装置２との間の通信を制御するインタフェースである。ホスト通信制御部１０は、複数の通信ポート１８を有する。本実施形態では、通信ポート１８として、光トランシーバとしてのＳＦＰ（Small Form-Factor Pluggable）に設けられたポートを用いる。このＳＦＰは、ホスト通信制御部１０のスロットに着脱可能なモジュールである。
【００２０】
ホスト通信制御部１０には、複数のマイクロプロセッサ１５との間で通信を行い得るマルチＣＰＵ機能が搭載されている。これによりホスト通信制御部１０は、０系のコントローラ６内のマイクロプロセッサ１５、および１系のコントローラ６内のマイクロプロセッサ１５と通信することができる。
【００２１】
データ転送制御部１１は、０系および１系のコントローラ６間のデータ転送と、０系または１系のコントローラ６内の各要素間でのデータ転送とを制御する機能とを有する。このデータ転送制御部１１の詳細については、後述する。
【００２２】
キャッシュメモリ１２は、揮発性メモリであり、主としてホスト装置２と記憶装置４との間や、０系および１系のコントローラ６間で転送されるデータを一時的に記憶するために用いられる。
【００２３】
ブリッジ１３は、自系のマイクロプロセッサ１５およびローカルメモリ１４をそれぞれ自系のデータ転送制御部１１に接続する中継装置であり、例えば、ローカルメモリ１４およびマイクロプロセッサ１５のデータ転送を行うマイクロプロセッサから構成される。ローカルメモリ１４は、各種制御プログラムを格納するために用いられるほか、ホスト装置２から与えられるリードコマンドやライトコマンド等の各種コマンドを一時的に保持するために用いられる。
【００２４】
マイクロプロセッサ１５は、それぞれ自系のコントローラ６全体の動作を制御する機能を有する。マイクロプロセッサ１５は、ローカルメモリ１４に格納されたリードコマンドやライトコマンドを、当該ローカルメモリ１４に格納された順番で処理する。マイクロプロセッサ１５は、ローカルメモリ１４に保持されたライトコマンドやリードコマンドに応じて、予め自己に対して排他的に割り当てられた論理ボリュームに対するデータの入出力等の処理を行う。マイクロプロセッサ１５自体を制御するマイクロプログラムは同じコントローラ６内のローカルメモリ１４に保存される。
【００２５】
記憶装置通信制御部１６は、各記憶装置４との通信を制御するインタフェースである。スイッチ１７は、通信相手となる記憶装置４を切り替えるためのスイッチである。スイッチ１７としては、例えば、ＳＡＳ−ＥｘｐａｎｄｅｒやＦＣループスイッチを適用することができる。なお、スイッチ１７に代えて、例えばＦＣループで記憶装置４と接続することもできる。
【００２６】
記憶装置４は、例えば、ハードディスクドライブであり、具体的には、ＦＣハードディスクドライブ、ＳＡＳハードディスクドライブおよび／またはＳＡＴＡハードディスクドライブ等が搭載されたディスクアレイ装置などが該当する。複数のハードディスクドライブが提供する記憶領域上には、データを読み書きするための論理的な記憶領域である論理ボリュームを複数設定することができる。
【００２７】
論理ボリュームについては、複数の記憶装置４間でＲＡＩＤ技術を適用することで信頼性および応答性を高めることができる。具体的には、「ＲＡＩＤ０」、「ＲＡＩＤ１」、「ＲＡＩＤ３」、「ＲＡＩＤ５」、「ＲＡＩＤ６」または「ＲＡＩＤ０＋１」等の様々なＲＡＩＤレベルを論理ボリュームごとに設定することができる。
【００２８】
図２を参照して、上述したコントローラ６のデータ転送制御部１１について詳細に説明する。データ転送制御部１１は、省電力制御部１１０と、複数のＤＭＡ（Direct Memory Access）１１１Ａ〜１１１Ｉ（データ転送部）とを有する。省電力制御部１１０は、通信ポート１８Ａ〜１８Ｄ、ＤＭＡ１１１Ａ〜１１１Ｄおよびキャッシュメモリ１２Ａ〜１２Ｄとそれぞれ電気的に接続されている。
【００２９】
省電力制御部１１０は、通信ポート１８Ａ〜１８Ｄごとのホスト装置２との接続状況、および通信ポート１８Ａ〜１８Ｄごとに入出力されるデータ量に基づいて、ＤＭＡ１１１Ａ〜１１１Ｄおよびキャッシュメモリ１２Ａ〜１２Ｄの稼働／停止を制御する機能を有する。この省電力制御部１１０の詳細については後述する。
【００３０】
ＤＭＡ１１１Ａ〜１１１Ｉは、ホスト装置２と記憶装置４との間で送受信されるデータを、ホスト通信制御部１０と記憶装置通信制御部１６との間で転送させる機能を有する。ＤＭＡ１１１Ａ〜１１１Ｄは、ホスト通信制御部１０用のＤＭＡであり、ＤＭＡ１１１Ｅ〜１１１Ｈは、記憶装置通信制御部１６用のＤＭＡであり、ＤＭＡ１１１Iは、キャッシュメモリ１２用のＤＭＡである。
【００３１】
各通信ポート１８Ａ〜１８Ｄには、特定のＤＭＡ１１１Ａ〜１１１Ｄおよびキャッシュメモリ１２Ａ〜１２Ｄがそれぞれ対応付けられており、一の通信ポート１８を介して入出力されるデータは、当該一の通信ポート１８に対応付けられた特定のＤＭＡ１１１およびキャッシュメモリ１２を用いて転送される。例えば、通信ポート１８Ａは、ＤＭＡ１１１Ａおよびキャッシュメモリ１２Ａと対応付けられており、通信ポート１８Ａを介して入出力されるデータは、通信ポート１８Ａに対応付けられたＤＭＡ１１１Ａおよびキャッシュメモリ１２Ａを用いて転送される。同様に、通信ポート１８Ｂは、ＤＭＡ１１１Ｂおよびキャッシュメモリ１２Ｂと対応付けられており、通信ポート１８Ｃは、ＤＭＡ１１１Ｃおよびキャッシュメモリ１２Ｃと対応付けられており、通信ポート１８Ｄは、ＤＭＡ１１１Ｄおよびキャッシュメモリ１２Ｄと対応付けられている。これらの対応関係は、例えば、各通信ポート１８を識別する情報に対応付けて、ＤＭＡ１１１Ａを識別する情報およびキャッシュメモリ１２Ａを識別する情報をそれぞれローカルメモリ１４に記憶させることで設定することができる。
【００３２】
図３を参照して、上述したデータ転送制御部１１の省電力制御部１１０について詳細に説明する。省電力制御部１１０は、データモニタ部１１０１と、判定部１１０２（通信ポート動作判定部、データ量判定部、第二のデータ量判定部、余裕通信ポート判定部）と、データパススイッチ部１１０３と、停止信号生成部１１０４と、クロックスイッチ部１１０５と、電源スイッチ部１１０６と、を有する。この省電力制御部１１０は、マイクロプロセッサ１５によって制御される。
【００３３】
データモニタ部１１０１は、各通信ポート１８Ａ〜１８Ｄに入出力されるデータをモニタリングする。データモニタ部１１０１は、モニタリングしているデータのデータ量と、当該データに含まれるリンク情報とを判定部１１０２に送信する。リンク情報とは、通信ポート１８とホスト装置２との間の接続が確立しているか否かを示す接続状況信号をいう。
【００３４】
判定部１１０２は、データモニタ部１１０１から送信されるリンク情報と、各通信ポート１８Ａ〜１８Ｄから送信されるＳＦＰの装着の有無を示す装着状況情報（接続状況信号）とに基づいて、各通信ポート１８〜１８Ｄが動作しているか否かを判定する。具体的には、リンク情報が、通信ポート１８とホスト装置２との間の接続が確立していることを示し、かつ、装着状況情報が、ＳＦＰが装着されていることを示す場合に、判定部１１０２は、当該通信ポート１８が動作していると判定する。
【００３５】
判定部１１０２は、通信ポート１８が動作していると判定した場合に、動作している一の通信ポート１８に入出力されるデータ量が、例えば、２００MB／ｓ（第二の所定値）以下となるデータ量状態が、１０μｓ（第二の所定時間）以上継続しているか否かを判定する。省電力制御部１１０は、判定部１１０２によって上記データ量状態が１０μｓ以上継続していると判定された場合に、判定された一の通信ポート１８を識別する情報に対応付けて、当該一の通信ポート１８に入出力されるデータ量に余裕があることを示す余裕有情報をローカルメモリ１４に記憶させる。
【００３６】
判定部１１０２は、通信ポート１８が動作していると判定した場合に、動作している一の通信ポート１８に入出力されるデータ量が所定値以下となる少データ量状態が所定時間以上継続しているか否かを判定する。省電力制御部１１０は、判定部１１０２によって上記少データ量状態が所定時間以上継続していると判定された場合に、判定された一の通信ポート１８に対応するＤＭＡ１１１およびキャッシュメモリ１２を停止させる。
【００３７】
ここで、例えば、上記所定値を１００MB／ｓとし、上記所定時間を１０μｓ（第一の停止下限時間）、１ｍｓ（第二の停止下限時間）、１０ｍｓ（第三の停止下限時間）とした場合には、以下のようにＤＭＡ１１１およびキャッシュメモリ１２を停止させることができる。なお、上記所定値および上記所定時間は、ＤＭＡ１１１およびキャッシュメモリ１２を停止させるか否かを判定する際の判定基準として用いられるものであり、システムごとに最適な値を設定することができる。
【００３８】
省電力制御部１１０は、判定部１１０２によって少データ量状態が１０μｓ以上継続していると判定された場合には、一の通信ポートに対応するＤＭＡ１１１を停止する。省電力制御部１１０は、判定部１１０２によって少データ量状態が１ｍｓ以上継続していると判定された場合には、一の通信ポートに対応するＤＭＡ１１１に加え、一の通信ポートに対応するキャッシュメモリ１２のリフレッシュを停止させる。省電力制御部１１０は、判定部１１０２によって少データ量状態が１０ｍｓ以上継続していると判定された場合には、一の通信ポートに対応するＤＭＡ１１１に加え、一の通信ポートに対応するキャッシュメモリ１２の電源を停止させる。
【００３９】
これは、復帰時の処理効率を向上させるために、復帰に要する時間を考慮して、入出力データ量が少ない状態が継続している時間に応じて、停止対象や停止内容を段階的に変えたものである。復帰に要する時間は、ＤＭＡの起動に要する時間が最も短く、キャッシュメモリの起動に要する時間が最も長くなる。したがって、入出力データ量が少ない状態が継続している時間が短いときには、復帰に要する時間が短い対象を停止させ、入出力データ量が少ない状態が継続している時間が長い場合には、復帰に要する時間が長い対象も停止させることで、省電力と処理効率の両立を図ることとしたものである。なお、ＤＭＡ１１１およびキャッシュメモリ１２を停止させるしくみについては、後述する。
【００４０】
判定部１１０２は、一の通信ポート１８に対応するＤＭＡ１１１およびキャッシュメモリ１２を停止させる際に、ローカルメモリ１４に記憶された上記余裕有情報に対応する他の通信ポート１８が存在するか否かを判定する。すなわち、入出力されるデータ量に余裕がある他の通信ポート１８が存在するか否かを判定する。
【００４１】
データパススイッチ部１１０３は、判定部１１０２によって余裕有情報に対応する他の通信ポート１８が存在すると判定された場合に、一の通信ポート１８に入出力されるデータを、当該他の通信ポート１８に対応するＤＭＡ１１１によって転送させ、他の通信ポート１８に対応するキャッシュメモリ１２に記憶させる。つまり、一の通信ポート１８に入出力されるデータのデータパスを、一の通信ポート１８に対応して予め設定されている一の通信ポート１８用のデータパスから、他の通信ポート１８に対応して予め設定されている他の通信ポート１８用のデータパスに切り換える。省電力制御部１１０は、データパスが切り換えられた場合に、パス切換済フラグ（以下、フラグを「ＦＬＧ」という。）をＯＮにする。パス切換済ＦＬＧとは、一の通信ポート１８のデータパスが他の通信ポート１８用のデータパスに切り換えられているか否かを示すフラグである。パス切換済ＦＬＧは、各通信ポート１８を識別する情報に対応付けてそれぞれローカルメモリ１４に記憶される。
【００４２】
省電力制御部１１０は、一の通信ポート１８に対応するＤＭＡ１１１およびキャッシュメモリ１２が停止した後に、当該一の通信ポート１８に入出力されるデータ量が１００MB／ｓ（所定値）を超えた場合に、一の通信ポート１８に入出力されるデータのデータパスを、他の通信ポート１８用のデータパスから、当該一の通信ポート１８用のデータパスに切り換えるとともに、当該一の通信ポート１８に対応するＤＭＡ１１１およびキャッシュメモリ１２を起動させる。つまり、ＤＭＡ１１１およびキャッシュメモリ１２を停止させた一の通信ポート１８において、少データ量状態が解消された場合には、当該一の通信ポート１８用のデータパスに戻してデータ転送を行う。
【００４３】
以下において、判定部１１０２による判定結果に応じてＤＭＡ１１１およびキャッシュメモリ１２を停止／起動させるしくみについて具体的に説明する。
【００４４】
第一に、判定部１１０２によって少データ量状態が１０μｓ以上継続していると判定された場合には、データパススイッチ部１１０３は、一の通信ポート１８に入出力されるデータを転送する際に用いるＤＭＡ１１１を、一の通信ポート１８に対応して予め設定されているＤＭＡ１１１から、余裕有情報が設定されている他の通信ポート１８に対応して予め設定されているＤＭＡ１１１に切り換える。この処理に続いて、停止信号生成部１１０４は、判定された一の通信ポート１８に対応するＤＭＡ１１１を停止させるためのクロック停止信号を生成し、クロックスイッチ部１１０５にクロック停止信号を送信する。クロックスイッチ部１１０５は、このクロック停止信号に対応するＤＭＡ１１１を停止させる。
【００４５】
ＤＭＡ１１１を停止させた後に、判定部１１０２によって少データ量状態が解消されたと判定された場合に、停止信号生成部１１０４は、判定された一の通信ポート１８に対応するＤＭＡ１１１を起動させるためのクロック再開信号を生成し、クロックスイッチ部１１０５に当該クロック再開信号を送信する。クロックスイッチ部１１０５は、このクロック再開信号に対応するＤＭＡ１１１を起動させる。この処理に続いて、データパススイッチ部１１０３は、判定された一の通信ポート１８に対応するＤＭＡ１１１を、余裕有情報が設定されている他の通信ポート１８に対応して予め設定されているＤＭＡ１１１から、当該一の通信ポート１８に対応して予め設定されているＤＭＡ１１１に切り換える。
【００４６】
図４を参照して、データパススイッチ部１１０３がＤＭＡ１１１を切り換えるしくみについて説明する。データパススイッチ部１１０３には、ＤＭＡ１１１Ａ〜１１１Ｄと同数のスイッチＳＷ１〜ＳＷ４が設けられており、各スイッチＳＷ１〜ＳＷ４は、各ＤＭＡ１１１Ａ〜１１１Ｄとそれぞれ相互に電気的に接続可能な状態に設計されている。
【００４７】
各ＤＭＡ１１１Ａ〜１１１Ｄには、予めパラメタが設定されている。パラメタとしては、例えば、ＤＭＡが使用する通信ポート、転送先のアドレス、データエラーチェック用コードの有無等が設定される。各ＤＭＡ１１１Ａ〜１１１Ｄは、自ＤＭＡに対応して設定されているパラメタの内容に従ってデータを転送する。
【００４８】
システム起動時には、通信ポート１８Ａに対応するスイッチＳＷ１はＤＭＡ１１１Ａと接続され、通信ポート１８Ｂに対応するスイッチＳＷ２はＤＭＡ１１１Ｂと接続され、通信ポート１８Ｃに対応するスイッチＳＷ３はＤＭＡ１１１Ｃと接続され、通信ポート１８Ｄに対応するスイッチＳＷ４はＤＭＡ１１１Ｄと接続されている。その後、例えば、ＤＭＡ１１１Ａを停止させることとなり、通信ポート１８Ｂに余裕有情報が設定されていると判定された場合には、スイッチＳＷ１は、その接続先をＤＭＡ１１１ＡからＤＭＡ１１１Ｂに切り換える。この処理と並行して、省電力制御部１１０は、ＤＭＡ１１１Ａ用のパラメタの内容を、ＤＭＡ１１１Ｂ用のパラメタの内容に変更する。その後、停止させたＤＭＡ１１１Ａを起動させることとなった場合には、スイッチＳＷ１は、その接続先をＤＭＡ１１１ＢからＤＭＡ１１１Ａに切り換える。この処理と並行して、省電力制御部１１０は、ＤＭＡ１１１Ａ用のパラメタの内容を、ＤＭＡ１１１Ａ用のパラメタの内容に戻す。
【００４９】
図５を参照して、クロックスイッチ部１１０５がＤＭＡ１１１を停止／起動させるしくみについて説明する。クロックスイッチ部１１０５には、ＤＭＡ１１１Ａ〜１１１Ｄと同数の停止信号受信部Ｓｒ１〜Ｓｒ４およびクロック送信部ＣＳ１〜ＣＳ４と、メインクロック部ＭＣが設けられている。各ＤＭＡ１１１Ａ〜１１１Ｄには、各クロック送信部ＣＳ１〜ＣＳ４に対応付けられたクロック受信部Ｃｒ１〜Ｃｒ４がそれぞれ設けられている。各クロック送信部ＣＳ１〜ＣＳ４は、自クロック送信部に対応するクロック受信部に対し、システムのメインクロックをそれぞれ送信する。システムのメインクロックは、メインクロック部ＭＣによって受信される。
【００５０】
いずれかの停止信号受信部Ｓｒ１〜Ｓｒ４が上記クロック停止信号を受信した場合には、クロック停止信号を受信した停止信号受信部Ｓｒに対応するクロック送信部ＣＳは、メインクロックの送信を中止する。これにより、メインクロックを受信できなくなったクロック受信部Ｃｒに対応するＤＭＡ１１１が停止する。
【００５１】
いずれかの停止信号受信部Ｓｒ１〜Ｓｒ４が上記クロック再開信号を受信した場合には、クロック再開信号を受信した停止信号受信部Ｓｒに対応するクロック送信部ＣＳは、メインクロックの送信を再開する。これにより、メインクロックを受信できるようになったクロック受信部Ｃｒに対応するＤＭＡ１１１が起動する。
【００５２】
第二に、判定部１１０２によって少データ量状態が１ｍｓ以上継続していると判定された場合（少データ量状態が１０ｍｓ以上継続している場合は除く）には、省電力制御部１１０は、判定された一の通信ポート１８に対応するキャッシュメモリ１２に記憶されているダーティデータを、記憶装置４上の所定の記憶領域に退避させる。ダーティデータとは、キャッシュメモリ１２に書き込まれたデータのうち、まだ記憶装置４に書き込まれていないデータのことをいう。この処理と並行して、省電力制御部１１０は、一の通信ポート１８に入出力されるデータを転送する際に用いるキャッシュメモリ１２を、一の通信ポート１８に対応して予め設定されているキャッシュメモリ１２から、余裕有情報が設定されている他の通信ポート１８に対応して予め設定されているキャッシュメモリ１２に切り換える。この処理に続いて、停止信号生成部１１０４は、判定された一の通信ポート１８に対応するキャッシュメモリ１２のリフレッシュを停止させるためのリフレッシュ停止信号を生成し、電源スイッチ部１１０６に当該リフレッシュ停止信号を送信する。電源スイッチ部１１０６は、リフレッシュ停止信号に対応するキャッシュメモリ１２のリフレッシュを停止させる。
【００５３】
キャッシュメモリ１２のリフレッシュを停止させた後に、判定部１１０２によって少データ量状態が解消されたと判定された場合に、停止信号生成部１１０４は、判定された一の通信ポート１８に対応するキャッシュメモリ１２のリフレッシュ機能を起動させるためのリフレッシュ再開信号を生成し、電源スイッチ部１１０６に当該リフレッシュ再開信号を送信する。電源スイッチ部１１０６は、このリフレッシュ再開信号に対応するキャッシュメモリ１２のリフレッシュ機能を起動させる。この処理に続いて、省電力制御部１１０は、判定された一の通信ポート１８に対応するキャッシュメモリ１２を、余裕有情報が設定されている他の通信ポート１８に対応して予め設定されているキャッシュメモリ１２から、当該一の通信ポート１８に対応して予め設定されているキャッシュメモリ１２に切り換える。
【００５４】
第三に、判定部１１０２によって少データ量状態が１０ｍｓ以上継続していると判定された場合には、省電力制御部１１０は、判定された一の通信ポート１８に対応するキャッシュメモリ１２に記憶されているダーティデータを、記憶装置４上の所定の記憶領域に退避させる。この処理と並行して、省電力制御部１１０は、一の通信ポート１８に入出力されるデータを転送する際に用いるキャッシュメモリ１２を、一の通信ポート１８に対応して予め設定されているキャッシュメモリ１２から、余裕有情報が設定されている他の通信ポート１８に対応して予め設定されているキャッシュメモリ１２に切り換える。これらの処理に続いて、停止信号生成部１１０４は、判定された一の通信ポートに対応するキャッシュメモリ１２の電源を停止させるための電源停止信号を生成し、電源スイッチ部１１０６に当該電源停止信号を送信する。電源スイッチ部１１０６は、電源停止信号に対応するキャッシュメモリ１２の電源を停止させる。
【００５５】
キャッシュメモリ１２の電源を停止させた後に、判定部１１０２によって少データ量状態が解消されたと判定された場合に、停止信号生成部１１０４は、判定された一の通信ポート１８に対応するキャッシュメモリ１２を起動させるための起動信号を生成し、電源スイッチ部１１０６に当該起動信号を送信する。電源スイッチ部１１０６は、この起動信号に対応するキャッシュメモリ１２の電源を投入して起動させる。この処理に続いて、省電力制御部１１０は、判定された一の通信ポート１８に対応するキャッシュメモリ１２を、余裕有情報が設定されている他の通信ポート１８に対応して予め設定されているキャッシュメモリ１２から、当該一の通信ポート１８に対応して予め設定されているキャッシュメモリ１２に切り換える。
【００５６】
図６を参照して、省電力制御部１１０の電源スイッチ部１１０６がキャッシュメモリ１２を停止／起動させるしくみについて説明する。電源スイッチ部１１０６には、キャッシュメモリ１２Ａ〜１２Ｄと同数の停止信号受信部ｒ１〜ｒ４および停止指示部ｉ１〜ｉ４が設けられている。各キャッシュメモリ１２Ａ〜１２Ｄには、各停止指示部ｉ１〜ｉ４に対応付けられた停止部Ｓ１〜Ｓ４がそれぞれ設けられている。
【００５７】
いずれかの停止信号受信部ｒ１〜ｒ４が上記リフレッシュ停止信号を受信した場合には、リフレッシュ停止信号を受信した停止信号受信部ｒに対応する停止指示部ｉは、リフレッシュを停止させる制御信号を自停止指示部ｉに対応する停止部Ｓに送信する。この制御信号を受信した停止部Ｓに対応するキャッシュメモリ１２は、リフレッシュを停止する。
【００５８】
いずれかの停止信号受信部ｒ１〜ｒ４が上記リフレッシュ再開信号を受信した場合には、リフレッシュ再開信号を受信した停止信号受信部ｒに対応する停止指示部ｉは、リフレッシュを再開させる制御信号を自停止指示部ｉに対応する停止部Ｓに送信する。この制御信号を受信した停止部Ｓに対応するキャッシュメモリ１２は、リフレッシュ機能を起動する。
【００５９】
いずれかの停止信号受信部ｒ１〜ｒ４が上記電源停止信号を受信した場合には、電源停止信号を受信した停止信号受信部ｒに対応する停止指示部ｉは、電源を停止させる制御信号を自停止指示部ｉに対応する停止部Ｓに送信する。この制御信号を受信した停止部Ｓに対応するキャッシュメモリ１２は、キャッシュメモリの電源を停止する。
【００６０】
いずれかの停止信号受信部ｒ１〜ｒ４が上記起動信号を受信した場合には、起動信号を受信した停止信号受信部ｒに対応する停止指示部ｉ１〜ｉ４は、電源を投入させる制御信号を自停止指示部ｉに対応する停止部Ｓに送信する。この制御信号を受信した停止部Ｓに対応するキャッシュメモリ１２は、キャッシュメモリの電源を投入して起動する。
【００６１】
次に、図７を参照して、ストレージシステム１における省電力制御処理について説明する。図７は、本実施形態における省電力制御処理を説明するためのフローチャートである。この省電力制御処理では、各通信ポート１８Ａ〜１８Ｄに関連する処理を一ポートずつ順番に処理する。ここでは、通信ポート１８Ａに関する処理を開始するところから説明する。
【００６２】
最初に、判定部１１０２は、通信ポート１８Ａに関するリンク情報および装着状況情報に基づいて、通信ポート１８Ａが動作しているか否かを判定する（ステップＳ１１）。この判定がＮＯである場合（ステップＳ１１；ＮＯ）には、処理を後述するステップＳ１８に移行する。
【００６３】
一方、上記ステップＳ１１において、通信ポート１８Ａが動作していると判定された場合（ステップＳ１１；ＹＥＳ）に、判定部１１０２は、通信ポート１８Ａに対応するパス切換済ＦＬＧがＯＮであるか否かを判定する（ステップＳ１２）。この判定がＮＯである場合（ステップＳ１２；ＮＯ）に、省電力制御部１１０は、後述するパス余裕判定処理を実行し（ステップＳ１３）、後述する省電力処理を実行する（ステップＳ１４）。
【００６４】
一方、上記ステップＳ１２において、通信ポート１８Ａのパス切換済ＦＬＧがＯＮであると判定された場合（ステップＳ１２；ＹＥＳ）に、判定部１１０２は、通信ポート１８Ａに入出力されるデータ量が１００MB／ｓ以上であるか否かを判定する（ステップＳ１５）。この判定がＮＯである場合（ステップＳ１５；ＮＯ）には、処理を後述するステップＳ１８に移行する。
【００６５】
一方、上記ステップＳ１５において、通信ポート１８Ａに入出力されるデータ量が１００MB／ｓ以上であると判定された場合（ステップＳ１５；ＹＥＳ）に、省電力制御部１１０は、後述するパス復帰処理を実行し（ステップＳ１６）、通信ポート１８Ａに対応するパス切換済ＦＬＧをＯＦＦにする（ステップＳ１７）。
【００６６】
続いて、全ての通信ポート１８Ａ〜１８Ｄに関する処理が終了していない場合（ステップＳ１８；ＮＯ）には、次の通信ポートに処理対象を移行させる（ステップＳ１９）。ここでは、処理対象が通信ポート１８Ｂに移行することになる。
【００６７】
一方、テップＳ１８において、全ての通信ポート１８Ａ〜１８Ｄに関する処理が終了した場合（ステップＳ１８；ＹＥＳ）には、次回の省電力制御処理が開始されるまで待機する（ステップＳ２０）。
【００６８】
次に、図８を参照して、上述したパス余裕判定処理について説明する。図８は、図７のステップＳ１３におけるパス余裕判定処理の内容を説明するためのフローチャートである。
【００６９】
最初に、判定部１１０２は、通信ポート１８Ａに入出力されるデータ量が２００MB／ｓ以下となる状態が、１０μｓ以上継続しているか否かを判定する（ステップＳ１０１）。この判定がＹＥＳの場合（ステップＳ１０１；ＹＥＳ）に、省電力制御部１１０は、通信ポート１８Ａに対応するパス切換済ＦＬＧをＯＮにする（ステップＳ１０２）。一方、この判定がＮＯの場合（ステップＳ１０１；ＮＯ）に、省電力制御部１１０は、通信ポート１８Ａに対応するパス切換済ＦＬＧをＯＦＦにする（ステップＳ１０３）。
【００７０】
次に、図９を参照して、上述した省電力処理について説明する。図９は、図７のステップＳ１４における省電力処理の内容を説明するためのフローチャートである。
【００７１】
最初に、判定部１１０２は、通信ポート１８Ａに入出力されるデータ量が１００MB／ｓ以下となる少データ量状態であるか否かを判定する（ステップＳ２０1）。この判定がＮＯの場合（ステップＳ２０１；ＮＯ）には、省電力処理を終了する。
【００７２】
一方、ステップＳ２０1において、通信ポート１８Ａに入出力されるデータ量が少データ量状態であると判定された場合（ステップＳ２０１；ＹＥＳ）に、判定部１１０２は、少データ量状態が１０ｍｓ以上継続しているか否かを判定する（ステップＳ２０２）。この判定がＹＥＳである場合（ステップＳ２０２；ＹＥＳ）に、省電力制御部１１０は、後述するＤＭＡ停止処理を実行し（ステップＳ２０３）、後述するキャッシュ電源停止処理を実行して（ステップＳ２０４）から省電力処理を終了する。
【００７３】
一方、ステップＳ２０２において、少データ量状態が１０ｍｓ未満であると判定された場合（ステップＳ２０２；ＮＯ）に、判定部１１０２は、少データ量状態が１ｍｓ以上継続しているか否かを判定する（ステップＳ２０５）。この判定がＹＥＳである場合（ステップＳ２０５；ＹＥＳ）に、省電力制御部１１０は、後述するＤＭＡ停止処理を実行し（ステップＳ２０６）、後述するリフレッシュ停止処理を実行して（ステップＳ２０７）から省電力処理を終了する。
【００７４】
一方、ステップＳ２０５において、少データ量状態が１ｍｓ未満であると判定された場合（ステップＳ２０５；ＮＯ）に、判定部１１０２は、少データ量状態が１０μｓ以上継続しているか否かを判定する（ステップＳ２０８）。この判定がＹＥＳである場合（ステップＳ２０８；ＹＥＳ）に、省電力制御部１１０は、後述するＤＭＡ停止処理を実行して（ステップＳ２０９）、省電力処理を終了する。
【００７５】
次に、図１０を参照して、上述したＤＭＡ停止処理について説明する。図１０は、図９のステップＳ２０３，Ｓ２０６およびＳ２０９におけるＤＭＡ停止処理の内容を説明するためのフローチャートである。ここでは、通信ポート１８Ｂに対して余裕有情報が設定されている場合について説明する。
【００７６】
最初に、判定部１１０２は、ローカルメモリ１４に記憶された余裕有情報に対応する他の通信ポート１８Ｂ〜１８Ｄが存在するか否かを判定する。（ステップＳ１００１）。この判定がＮＯの場合（ステップＳ１００１；ＮＯ）には、ＤＭＡ停止処理を終了する。
【００７７】
一方、ステップＳ１００１において、余裕有情報に対応する他の通信ポート１８Ｂが存在すると判定された場合（ステップＳ１００１；ＹＥＳ）に、データパススイッチ部１１０３のスイッチＳＷ１は、その接続先の割り当てをＤＭＡ１１１Ａから、他の通信ポート１８Ｂに対応するＤＭＡ１１１Ｂに変更させる（ステップＳ１００２）。
【００７８】
続いて、クロックスイッチ部１１０５は、停止信号生成部１１０４によって生成されたクロック停止信号に対応するＤＭＡ１１１Ａを停止させる（ステップＳ１００３）。
【００７９】
続いて、省電力制御部１１０は、通信ポート１８Ａに対応するパス切換済ＦＬＧをＯＮにして（ステップＳ１００４）、ＤＭＡ停止処理を終了する。
【００８０】
次に、図１１を参照して、上述したキャッシュ電源停止処理について説明する。図１１は、図９のステップＳ２０４におけるキャッシュ電源停止処理の内容を説明するためのフローチャートである。ここでは、通信ポート１８Ｂに対して余裕有情報が設定されている場合について説明する。
【００８１】
最初に、判定部１１０２は、ローカルメモリ１４に記憶された余裕有情報に対応する他の通信ポート１８Ｂ〜１８Ｄが存在するか否かを判定する。（ステップＳ２００１）。この判定がＮＯの場合（ステップＳ２００１；ＮＯ）には、キャッシュ電源停止処理を終了する。
【００８２】
一方、ステップＳ２００１において、余裕有情報に対応する他の通信ポート１８Ｂが存在すると判定された場合（ステップＳ２００１；ＹＥＳ）に、省電力制御部１１０は、通信ポート１８Ａに対応するキャッシュメモリ１２Ａに記憶されているダーティデータを、記憶装置４上の所定の記憶領域に退避させる（ステップＳ２００２）。
【００８３】
続いて、省電力制御部１１０は、通信ポート１８Ａに対するキャッシュメモリの割り当てを、キャッシュメモリ１２Ａから、他の通信ポート１８Ｂに対応するキャッシュメモリ１２Ｂに変更させる（ステップＳ２００３）。
【００８４】
続いて、電源スイッチ部１１０６は、停止信号生成部１１０４によって生成された電源停止信号に対応するキャッシュメモリ１２Ａの電源を停止させ（ステップＳ２００４）、キャッシュ電源停止処理を終了する。
【００８５】
次に、図１２を参照して、上述したリフレッシュ停止処理について説明する。図１２は、図９のステップＳ２０７におけるリフレッシュ停止処理の内容を説明するためのフローチャートである。ここでは、通信ポート１８Ｂに対して余裕有情報が設定されている場合について説明する。
【００８６】
最初に、判定部１１０２は、ローカルメモリ１４に記憶された余裕有情報に対応する他の通信ポート１８Ｂ〜１８Ｄが存在するか否かを判定する。（ステップＳ３００１）。この判定がＮＯの場合（ステップＳ３００１；ＮＯ）には、リフレッシュ停止処理を終了する。
【００８７】
一方、ステップＳ３００１において、余裕有情報に対応する他の通信ポート１８Ｂが存在すると判定された場合（ステップＳ３００１；ＹＥＳ）に、省電力制御部１１０は、通信ポート１８Ａに対応するキャッシュメモリ１２Ａに記憶されているダーティデータを、記憶装置４上の所定の記憶領域に退避させる（ステップＳ３００２）。
【００８８】
続いて、省電力制御部１１０は、通信ポート１８Ａのキャッシュメモリの割り当てを、キャッシュメモリ１２Ａから、他の通信ポート１８Ｂに対応するキャッシュメモリ１２Ｂに変更させる（ステップＳ３００３）。
【００８９】
続いて、電源スイッチ部１１０６は、停止信号生成部１１０４によって生成されたリフレッシュ停止信号に対応するキャッシュメモリ１２Ａのリフレッシュを停止させ（ステップＳ３００４）、リフレッシュ停止処理を終了する。
【００９０】
次に、図１３を参照して、上述したパス復帰処理について説明する。図１３は、図７のステップＳ１６におけるパス復帰処理の内容を説明するためのフローチャートである。
【００９１】
最初に、判定部１１０２は、通信ポート１８Ａに対応するＤＭＡ１１１Ａが停止中であるか否かを判定する（ステップＳ３０１）。この判定がＮＯである場合（ステップＳ３０１；ＮＯ）には、処理を後述するステップＳ３０４に移行する。
【００９２】
一方、ステップＳ３０１において、ＤＭＡ１１１Ａが停止中であると判定された場合（ステップＳ３０１；ＹＥＳ）に、省電力制御部１１０は、ＤＭＡ１１１Ａを起動させ（ステップＳ３０２）、通信ポート１８Ａに対応するＤＭＡの割り当てを、通信ポート１８Ａに対応付けて予め設定されているＤＭＡ１１１Ａに戻す（ステップＳ３０３）。
【００９３】
続いて、判定部１１０２は、通信ポート１８Ａに対応するキャッシュメモリ１２Ａがリフレッシュ停止中または電源停止中であるか否かを判定する（ステップＳ３０４）。この判定がＮＯである場合（ステップＳ３０４；ＮＯ）には、パス復帰処理を終了する。
【００９４】
一方、ステップＳ３０４において、キャッシュメモリ１２Ａがリフレッシュ停止中または電源停止中であると判定された場合（ステップＳ３０４；ＹＥＳ）に、省電力制御部１１０は、キャッシュメモリ１２Ａのリフレッシュ機能を起動させ、またはキャッシュメモリ１２Ａの電源を投入して起動させる（ステップＳ３０５）。
【００９５】
続いて、省電力制御部１１０は、通信ポート１８Ａに対応するキャッシュメモリの割り当てを、通信ポート１８Ａに対応付けて予め設定されているキャッシュメモリ１２Ａに戻して（ステップＳ３０６）、パス復帰処理を終了する。
【００９６】
上述してきたように、実施形態における記憶制御装置３では、入出力データ量が少ない一の通信ポート１８に対応するＤＭＡ１１１およびキャッシュメモリ１２を停止させることができる。これにより、通信ポート単位で消費電力を低減させることが可能となる。
【００９７】
また、実施形態における記憶制御装置３では、ＤＭＡ１１１およびキャッシュメモリ１２を停止させる際に、一の通信ポート１８に入出力されるデータを、入出力データ量に余裕のある他の通信ポート１８に対応するＤＭＡ１１１およびキャッシュメモリ１２を用いて転送させることができる。これにより、一部のＤＭＡ１１１およびキャッシュメモリ１２を停止させた場合であっても、データ転送を確実に行うことができる。
【００９８】
また、実施形態における記憶制御装置３では、少データ量状態の継続時間が１０μｓ以上である場合には、ＤＭＡ１１１のみを停止させ、少データ量状態の継続時間が１ｍｓ以上である場合には、ＤＭＡ１１１に加え、キャッシュメモリ１２のリフレッシュを停止させ、少データ量状態の継続時間が１０ｍｓ以上である場合には、ＤＭＡ１１１に加え、キャッシュメモリ１２の電源を停止させているため、停止状態からの復帰に要する時間が比較的短いものから段階的に停止させることができ、復帰時の処理効率を向上させることができる。
【００９９】
[変形例]
なお、上述した実施形態においては、ＤＭＡ１１１およびキャッシュメモリ１２を停止させるときに、各通信ポート１８のデータ量を条件にしているが、必ずしもデータ量を条件にする必要はない。例えば、通信ポートのリンクが確立しているか否かを条件にして、ＤＭＡ１１１およびキャッシュメモリ１２を停止させることとしてもよい。また、ＳＦＰが装着されているか否かを条件にして、ＤＭＡ１１１およびキャッシュメモリ１２を停止させることとしてもよい。さらに、これらの条件を組み合わせることとしてもよい。つまり、各通信ポート１８の接続状況に応じて、システム全体としてデータ転送を確実に行うことができる範囲で、ＤＭＡ１１１およびキャッシュメモリ１２を停止させることができればよい。
【０１００】
ここで、記憶制御装置３では、省電力制御部１１０を、通信ポート１８Ａ〜１８Ｄ、ＤＭＡ１１１Ａ〜１１１Ｄおよびキャッシュメモリ１２Ａ〜１２Ｄとそれぞれ電気的に接続させており、省電力制御処理をハードウェアで制御することを可能としている。したがって、通信ポートに対応するＳＦＰの装着状況に応じてＤＭＡ１１１Ａ〜１１１Ｄやキャッシュメモリ１２Ａ〜１２Ｄを停止させることができる。これにより、省電力制御処理をホスト装置２側の主導で実行するのではなく、記憶制御装置３側の主導で実行させることができる。
【０１０１】
図１４を参照して、ＳＦＰが装着されているか否かを条件にしてＤＭＡ１１１およびキャッシュメモリ１２を停止させる場合の省電力制御処理について説明する。図１４は、本変形例における省電力制御処理を説明するためのフローチャートである。この省電力制御処理では、各通信ポート１８Ａ〜１８Ｄに関連する処理を一ポートずつ順番に処理する。ここでは、通信ポート１８Ａに関する処理を開始するところから説明する。
【０１０２】
最初に、判定部１１０２は、通信ポート１８Ａに関する装着状況情報に基づいて、通信ポート１８Ａに対応するＳＦＰが装着されているか否かを判定する（ステップＳ２１）。この判定がＮＯである場合（ステップＳ２１；ＮＯ）に、判定部１１０２は、通信ポート１８Ａに対応する省電力ＦＬＧがＯＮであるか否かを判定する（ステップＳ２２）。この判定で省電力ＦＬＧがＯＦＦであると判定された場合（ステップＳ２１；ＮＯ）に、省電力制御部１１０は、通信ポート１８Ａに対応するキャッシュメモリ１２Ａの電源を停止させるとともに、通信ポート１８Ａに対応するＤＭＡ１１１Ａを停止させる（ステップＳ２３）。そして、省電力制御部１１０は、通信ポート１８Ａに対応する省電力ＦＬＧをＯＮにする（ステップＳ２４）。
【０１０３】
一方、上記ステップＳ２１において、通信ポート１８Ａに対応するＳＦＰが装着されていると判定された場合（ステップＳ２１；ＹＥＳ）に、判定部１１０２は、通信ポート１８Ａに対応する省電力ＦＬＧがＯＮであるか否かを判定する（ステップＳ２５）。この判定で省電力ＦＬＧがＯＮであると判定された場合（ステップＳ２５；ＹＥＳ）に、省電力制御部１１０は、通信ポート１８Ａに対応するＤＭＡ１１１Ａを起動させるとともに、通信ポート１８Ａに対応するキャッシュメモリ１２Ａの電源を投入して起動させる（ステップＳ２３）。そして、省電力制御部１１０は、通信ポート１８Ａに対応する省電力ＦＬＧをＯＦＦにする（ステップＳ２７）。
【０１０４】
続いて、全ての通信ポート１８Ａ〜１８Ｄに関する処理が終了していない場合（ステップＳ２８；ＮＯ）には、次の通信ポートに処理対象を移行させ（ステップＳ２９）、一方、全ての通信ポート１８Ａ〜１８Ｄに関する処理が終了した場合（ステップＳ２８；ＹＥＳ）には、次回の省電力制御処理が開始されるまで待機する（ステップＳ３０）。
【０１０５】
このように、ＳＦＰが装着されているか否かを条件にしてＤＭＡ１１１およびキャッシュメモリ１２を停止させることとした場合には、一の通信ポート１８に対応するＳＦＰが装着されているか否かを判定し、ＳＦＰが装着されていない場合に、この一の通信ポート１８に対応するＤＭＡ１１１およびキャッシュメモリ１２を停止させることができる。これにより、通信ポート単位で消費電力を低減させることが可能となる。さらに、例えば、データ量をモニタリングすることや、データパスを切り換える必要がなくなるため、システム構成を簡素にすることができる。なお、通信ポートのリンクが確立しているか否かを条件にしてＤＭＡ１１１およびキャッシュメモリ１２を停止させる場合も、これと同様に処理することができ、同様の効果が得られる。
【０１０６】
また、上述した実施形態においては、一のキャッシュメモリ１２に対して自キャッシュメモリ分の記憶領域のみを割り当てているが、一のキャッシュメモリ１２に対して自キャッシュメモリ分の記憶領域に加え、他のキャッシュメモリ分の記憶領域も予め割り当てておくこととしてもよい。例えば、図１５に示すように、キャッシュメモリ１２ごとに、全てのキャッシュメモリ１２Ａ〜１２Ｄ分の記憶領域を均等に割り当てておくこととしてもよい。また、例えば、図１６に示すように、キャッシュメモリ１２ごとに、全体の半分の記憶領域を自キャッシュメモリ分の記憶領域に割り当て、残りの半分の領域を他のキャッシュメモリ分の記憶領域に割り当てておくこととしてもよい。ここで、記憶領域の割合は、キャッシュメモリ分の記憶領域を均等に割り当てた場合が最も高い性能を確保することができるが、他の割合であってもよい。
【０１０７】
このように、各キャッシュメモリ１２に予め全てのキャッシュメモリ分の記憶領域を確保しておくことで、例えば、キャッシュメモリ１２Ａのリフレッシュや電源を停止するときに、キャッシュメモリ１２Ａのデータを、他のキャッシュメモリ１２Ｂに予め割り当てられているキャッシュメモリ１２Ａ分の記憶領域に書き込ませることができる。これにより、ダーティデータを記憶装置４に書き込むことなく、他のキャッシュメモリの予め定められた記憶領域に書き込ませることができるため、処理速度を向上させることができるとともに、省電力制御処理をコントローラ６内で実行させることができる。
【０１０８】
また、上述した実施形態においては、キャッシュメモリとして揮発性メモリを採用しているが、不揮発性メモリを採用することとしてもよい。この場合には、リフレッシュは不要となるため、上述したリフレッシュに関する処理も不要となる。一方、不揮発性メモリを採用した場合には、電源を停止してもキャッシュメモリ内のデータが保持されるため、キャッシュメモリの電源を停止するときに、キャッシュメモリのダーティデータを記憶装置４に書き込む処理を省くことができる。
【０１０９】
また、上述した実施形態においては、一の通信ポートに対応するＤＭＡ１１１Ａ〜１１１Ｄおよびキャッシュメモリ１２Ａ〜１２Ｄを停止させているが、停止対象はこれに限定されない。例えば、ＤＭＡ１１１Ｅ〜１１１Ｉについても各通信ポートのデータ量に応じて停止させることとしてもよい。また、一の通信ポートに対応する論理ボリュームを停止させることとしてもよい。この場合には、論理ボリュームが通信ポート１８ごとに割り当てられるように設計することが要件となる。
【図面の簡単な説明】
【０１１０】
【図１】本実施形態におけるストレージシステムの全体構成を示すブロック図である。
【図２】図１に示すデータ転送制御部およびその周辺の構成を示すブロック図である。
【図３】図２に示す省電力制御部の詳細構成を示すブロック図である。
【図４】図３に示すデータパススイッチ部がＤＭＡを切り換えるしくみを説明するためのブロック図である。
【図５】図３に示すクロックスイッチ部がＤＭＡを停止／起動させるしくみを説明するためのブロック図である。
【図６】図３に示す電源スイッチ部がキャッシュメモリを停止／起動させるしくみを説明するためのブロック図である。
【図７】省電力制御処理を説明するためのフローチャートである。
【図８】図７に示すパス余裕判定処理を説明するためのフローチャートである。
【図９】図７に示す省電力処理を説明するためのフローチャートである。
【図１０】図９に示すＤＭＡ停止処理を説明するためのフローチャートである。
【図１１】図９に示すキャッシュ電源停止処理を説明するためのフローチャートである。
【図１２】図９に示すリフレッシュ停止処理を説明するためのフローチャートである。
【図１３】図７に示すパス復帰処理を説明するためのフローチャートである。
【図１４】変形例における省電力制御処理を説明するためのフローチャートである。
【図１５】キャッシュメモリの記憶領域の割り当て状態を示す概念図である。
【図１６】キャッシュメモリの記憶領域の割り当て状態を示す概念図である。
【符号の説明】
【０１１１】
１…ストレージシステム、２…ホスト装置、３…記憶制御装置、４…記憶装置、６…コントローラ、１０…ホスト通信制御部、１１…データ転送制御部、１２…キャッシュメモリ、１４…ローカルメモリ、１５…マイクロプロセッサ、１６…記憶装置通信制御部、１８…通信ポート、１１０…省電力制御部、１１０１…データモニタ部、１１０２…判定部、１１０３…データパススイッチ部、１１０４…停止信号生成部、１１０５…クロックスイッチ部、１１０６…電源スイッチ部、１１１…ＤＭＡ。
【図１】
2010055152.tif 000003
【図２】
2010055152.tif 000004
【図３】
2010055152.tif 000005
【図４】
2010055152.tif 000006
【図５】
2010055152.tif 000007
【図６】
2010055152.tif 000008
【図７】
2010055152.tif 000009
【図８】
2010055152.tif 000010
【図９】
2010055152.tif 000011
【図１０】
2010055152.tif 000012
【図１１】
2010055152.tif 000013
【図１２】
2010055152.tif 000014
【図１３】
2010055152.tif 000015
【図１４】
2010055152.tif 000016
【図１５】
2010055152.tif 000017
【図１６】
2010055152.tif 000018