(57)【要約】【課題】低周波数での測定のみが行える汎用テスタを使用して、半導体装置の出力回路の高周波信号出力動作を確認可能にすること。【解決手段】高周波信号の出力回路16を備える半導体装置10の出力動作を、低周波信号の強度検出機能を備えるテスタ2で確認する測定方法であって、半導体装置の出力回路16から所定のデューティ比で高周波信号を出力し、出力された高周波信号を低周波信号に変換し、低周波信号の信号強度をテスタで測定し、測定した信号強度に基づいて、出力回路からの高周波信号の出力動作を確認する。【選択図】図２
2010217027.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号の出力回路を備える半導体装置の出力動作を、低周波信号の強度検出機能を備えるテスタで確認する測定方法であって、
前記半導体装置の前記出力回路から所定のデューティ比で高周波信号を出力し、
出力された前記高周波信号を低周波信号に変換し、
前記低周波信号の信号強度を前記テスタで測定し、
測定した前記信号強度に基づいて、前記出力回路からの前記高周波信号の出力動作を確認することを特徴とする測定方法。
【請求項２】
前記半導体装置は、
ローパスフィルタと、
前記出力回路の出力を、そのまま出力するか、前記ローパスフィルタを経由して出力するかを、切り替える切替回路と、を備え、
前記高周波信号から前記低周波信号への変換は、前記ローパスフィルタにより行われることを特徴とする請求項１に記載の測定方法。
【請求項３】
前記半導体装置は、ローパスフィルタの一端が接続される外部端子を備え、
測定時に前記半導体装置はボードに搭載され、
前記ボードは、
複数のローパスフィルタと、
前記複数のローパスフィルタを、前記ローパスフィルタの一端が接続される前記外部端子と前記半導体装置の前記出力回路の出力の間に接続するかを切り替えるボード切替回路と、を備えることを特徴とする請求項２に記載の測定方法。
【請求項４】
前記半導体装置は、
一端が前記出力回路の出力に、他端が出力端子に接続された抵抗と、
一端が低電位側電源に接続された容量と、
前記容量の他端を、前記抵抗の他端に接続するか接続しないかを切り替える切替回路と、を備え、
前記高周波信号から前記低周波信号への変換は、前記抵抗と前記容量が形成するローパスフィルタにより行われることを特徴とする請求項１に記載の測定方法。
【請求項５】
前記高周波信号は、前記所定のデューティ比に対応するパラレルデータをシリアルデータに変換して前記出力回路から出力した信号であり、
前記所定のデューティ比を変化させるように前記パラレルデータを変化させ、前記所定のデューティ比を変化させた時の前記信号強度に基づいて、前記出力回路からの前記高周波信号の出力動作を確認することを特徴とする請求項１から４のいずれか１項に記載の測定方法。
【請求項６】
前記高周波信号の周波数が前記高周波信号から前記低周波信号への変換のカットオフ周波数より低くなるように前記パラレルデータを設定し、前記高周波信号の周波数と前記信号強度の関係から、前記高周波信号の立ち上がり時間の不足または立下り時間の不足を検出することを特徴とする請求項５に記載の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を出力する半導体装置からの出力動作を確認する測定技術に関する。
【背景技術】
【０００２】
半導体装置（デバイス）の製造工程では、不良品を除くための選別試験が行われる。選別試験では、半導体装置の入力に所定の信号を印加して動作させ、その時の出力信号によって良否を判定する動作試験が行われる。
【０００３】
図１の（Ａ）は、高周波信号を出力する、すなわち出力信号を高速で出力する出力回路を備える半導体装置の出力動作を、テスタで測定する場合の構成を示す図である。図１の（Ａ）に示すように、半導体装置１０は、内部回路１１と、試験用回路であるテストモードブロック１２と、トランスミッタ・ドライバ（Ｔｘマクロ）を有する出力回路１６と、を備える。テストモードブロック１２は、半導体装置１０内でテストパターン信号を生成するためのパターン発生回路１３と、内部回路１１で生成された通常動作時に出力される通常データとパターン発生回路１３で生成されたテストパターン信号のいずれかを選択するセレクタ１４と、セレクタ１４からのパラレル信号をシリアル信号に変換するマルチプレクサ１５と、を備える。図１の（Ａ）では、出力回路１６は、テストモードブロック１２から出力される高速シリアル信号Ｄａｔａ−ｉｎを受け、差動信号として高速シリアル信号Ｄａｔａ−ｏｕｔ−ｐとＤａｔａ−ｏｕｔ−ｎを出力する。高速シリアル信号Ｄａｔａ−ｏｕｔ−ｐとＤａｔａ−ｏｕｔ−ｎは、例えば１ＧＨｚの信号である。
【０００４】
図１の（Ａ）に示すように、動作試験では、高速信用用テスタ１を半導体装置１０の出力端子に接続し、出力回路１６からの出力信号を測定する。具体的には、セレクタ１４はテストモード信号に応じてパターン発生回路１３で生成されたテストパターン信号を選択し、テストパターン信号をシリアル信号に変換した信号を出力回路１６から出力する。高速信用用テスタ１は、出力信号の変化を検出し、検出信号をパラレル信号に変換して、テストパターン信号と一致するかを測定する。パターン発生回路１３は、複数種類のテストパターン信号を発生するようになっており、各種のテストパターン信号に対応した出力信号について測定を行う。
【０００５】
なお、通常動作時には、セレクタ１４は、テストモード信号に応じて内部回路１１で生成された通常データを選択する。これにより、通常データをシリアル信号に変換した出力信号が、出力回路１６から出力される。
【０００６】
図１の（Ａ）では、テストモードブロック１２にパターン発生回路１３を設けて、半導体装置１０内でテストパターン信号を生成するようにしたが、図１に示すように、テストパターン信号を半導体装置１０の外部、例えば、測定装置から供給することも可能である。この場合、テストパターン信号は多数ビットのパラレルデータ信号であり、半導体装置の通常のデータ入出力端子などを介して比較的低速で入力できる。
【０００７】
前述のように、出力回路１６は、高速で出力信号を出力するため、出力信号の変化を検出するには、テスタとして高速信号専用テスタを使用する必要がある。半導体製造ラインなどで使用される現状の動作試験用の汎用テスタは、測定可能な信号周波数は１００ＭＨｚ程度であり、１ＧＨｚといった高速信号を測定することはできない。そのため、図１のような高周波信号を出力する半導体装置の出力信号を測定するためには、専用テスタが必要であった。
【０００８】
しかし、高速信号専用テスタは汎用テスタより非常に高価である。そのため、試験コストの削減を考えると巨額な高速信号専用テスタへの投資を回避し、安価な汎用テスタを使用して動作試験を可能にする技術が要望されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特表２００３−５３２３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
実施形態の測定方法および半導体装置によれば、半導体装置の高速出力信号の周波数での測定が行えない安価な汎用テスタを使用して、半導体装置の出力回路の高周波信号出力動作を確認可能にする。
【課題を解決するための手段】
【００１１】
実施形態の測定方法は、高周波信号の出力回路を備える半導体装置の出力動作を、低周波信号の強度検出機能を備えるテスタで確認する測定方法であって、半導体装置の出力回路から所定のデューティ比で高周波信号を出力し、出力された高周波信号を低周波信号に変換し、低周波信号の信号強度をテスタで測定し、測定した信号強度に基づいて、出力回路からの高周波信号の出力動作を確認する。
【発明の効果】
【００１２】
実施形態の測定方法によれば、半導体装置の出力回路の高周波信号出力動作を、安価な汎用テスタを使用して確認できるようになる。
【図面の簡単な説明】
【００１３】
【図１】図１は、半導体装置の出力回路の高周波信号出力動作を、高価な高速信号専用テスタを使用して測定する従来例の測定方法の構成を示す図である。
【図２】図２は、第１実施形態の半導体装置と、その出力回路の高周波信号出力動作を、安価な汎用テスタを使用して測定する測定方法の構成を示す図である。
【図３】図３は、第１実施形態において、テストパターンに応じた出力波形を示す図である。
【図４】図４は、第１実施形態において、特定の不良を検出する方法を説明する図である。
【図５】図５は、第２実施形態における半導体装置の出力回路の高周波信号出力動作を、安価な汎用テスタを使用して測定する測定方法の構成を示す図である。
【図６】図６は、第３実施形態の半導体装置と、その出力回路の高周波信号出力動作を、安価な汎用テスタを使用して測定する測定方法の構成を示す図である。
【図７】図７は、第４実施形態における半導体装置の出力回路の高周波信号出力動作を、安価な汎用テスタを使用して測定する測定方法の構成を示す図である。
【図８】図８は、第５実施形態における半導体装置の出力回路の高周波信号出力動作を、安価な汎用テスタを使用して測定する測定方法の構成を示す図である。
【図９】図９は、第１実施形態の変形例を示す図である。
【発明を実施するための形態】
【００１４】
図２は、第１実施形態の半導体装置と、その出力回路の高周波信号出力動作を、安価な汎用テスタを使用して測定する測定方法の構成を示す図である。
【００１５】
第１実施形態では、半導体装置１０の出力に汎用テスタ２を接続して、半導体装置１０の出力回路１６の高周波信号出力動作を、安価な汎用テスタ２を使用して確認する。汎用テスタ２は、機能として、ＡＣ試験機能、ＤＣ試験機能、コンパレータ（比較）機能を有する。汎用テスタ２の試験機能は、例えば１００ＭＨｚまでのＡＣ信号を検出できるが、それ以上の高周波信号が入力されると、汎用テスタ２の出力は不定値になり、測定結果は“Ｆａｉｌ”（不能）になる。
【００１６】
第１実施形態の半導体装置１０は、出力回路１６の出力信号線に、バイパス回路を設けたことが図１の（Ａ）の構成と異なる。テストモードブロック１２は、図１の（Ａ）に示す構成を備える。なお、テストモードブロック１２が図１の（Ｂ）に示す構成を備えることも可能である。
【００１７】
バイパス回路は、両方の出力信号線の途中に設けたスイッチとして動作するトランジスタ２４Ａと２４Ｂと、トランジスタ２２Ａとローパスフィルタ（ＬＰＦ）２１Ａとトランジスタ２３Ａを直列に接続した正信号バイパス経路と、トランジスタ２２Ｂとローパスフィルタ（ＬＰＦ）２１Ｂとトランジスタ２３Ｂを直列に接続した負信号バイパス経路と、テストモード信号を反転するインバータ２５と、を備える。正信号バイパス経路は、トランジスタ２４Ａの両側に接続され、負信号バイパス経路は、トランジスタ２４Ｂの両側に接続される。トランジスタ２２Ａ〜２４Ａおよび２２Ｂ〜２４Ｂは、テストモード信号により制御され、スイッチとして動作する。具体的には、テストモード信号が“Ｌ”の時にテストモードとなり、“Ｈ”の時に通常モードとなる。テストモード時には、テストモードブロックのセレクタ１４はテストパターン信号を選択し、トランジスタ２２Ａ、２３Ａ、２２Ｂおよび２３Ｂがオン（導通）状態になり、トランジスタ２４Ａおよび２４Ｂがオフ（遮断）状態になる。したがって、出力回路１６の出力は、正信号バイパス経路および負信号バイパス経路を介して出力される。通常モード時には、テストモードブロックのセレクタ１４は通常データを選択し、トランジスタ２２Ａ、２３Ａ、２２Ｂおよび２３Ｂがオフ状態になり、トランジスタ２４Ａおよび２４Ｂがオン状態になる。したがって、出力回路１６の出力は、トランジスタ２４Ａおよび２４Ｂを介して出力される。ここでは、通常モード時の出力信号をＤａｔａ−ｏｕｔ−ｐ／ｎで、テストモード時の出力信号をＬＰＦ−ｏｕｔ−ｐ／ｎで示す。
【００１８】
第１実施形態で、パターン発生回路１３が“１０１０…１０１０”のテストパターンを発生した場合の出力波形を図３の（Ａ）に、“１００…１００”のテストパターンを発生した場合の出力波形を図３の（Ｂ）に示す。例として、差動出力のＶＯＨを１．０Ｖ、ＶＯＬを０Ｖとする。通常モード時に、データ出力速度が２ＧｂｐｓのＴｘマクロからなる出力回路１６に“１０１０…１０１０”のテストパターンを入力すると、Ｄａｔａ−ｏｕｔ−ｐとして１ＧＨｚの“１０１０…１０１０”のパターン信号が出力される。これに対して、テストモードに切り替え、出力回路（Ｔｘ）１６の出力がカットオフ周波数１ＭＨｚのＬＰＦ２１Ａが接続されると、ＬＰＦ２１Ａからの高速出力信号ＬＰＦ−ｏｕｔ−ｐは、電源電圧の１／２のＤＣ信号（０．５Ｖ）となる。
【００１９】
また、図３の（Ｂ）に示したように、Ｔｘマクロの入力Ｄａｔａ−ｉｎにテストパターン “１００…１００”を入力すると、Ｄａｔａ−ｏｕｔ−ｐは電源電圧の１／３のＤＣ信号（０．３３Ｖ）となる。
【００２０】
入力するテストパターンが“１００…１００Ｗでなくて、”０１０…０１０“や”００１…００１“であるといった場合も、ＤＣ信号は電源電圧の１／３となってしまうが、テストモードブロック１２に含まれるマルチプレクサ（ＭＵＸ）１５からの出力を低速試験によって確認することで、ソースデータの伝送エラーを発見できる。たとえば、テストパターン“１０１０…１０１０”を入力した場合と、テストパターン“１１１０…１１１０”を入力した場合では、４ビットのうち、２ビット目で“Ｈ”と“Ｌ”が反転する。つまり、入力１Ｖの場合に出力は０．５Ｖであったものが０．７５Ｖになるため、０．２５Ｖの差を検出できる。同様に全ビットで反転を確認できるようにパターンを入力することで伝送エラーを検出する。
【００２１】
以上のことは、負の出力信号Ｄａｔａ−ｏｕｔ−ｎについても同様である。
【００２２】
ここで、テストパターンと、ＬＰＦ通過後の出力の関係を説明する。
【００２３】
第１実施形態では、カットオフ周波数以上の周波数で出力信号が出力されている。高速信号出力の平準化回路としてＬＰＦを使用すると、ＬＰＦのカットオフ周波数で出力波形が平準化される。出力回路（Ｔｘマクロ）１６の出力Ｄａｔａ−ｏｕｔ−ｐ／ｎはＬＰＦのカットオフ周波数により平準化され、ＬＰＦ−ｏｕｔ−ｐ／ｎは、次の式（１）に示すように入力パターンに依存して電源電圧が除算された形で得られる。
【００２４】
｛（ＶＯＨ−ＶＯＬ）／（入力信号のデューティ比）｝＋ＶＯＬ・・・（１）
したがって、テストパターンにおいて、１単位ビット長における“１”のデータの割合、すなわちデューティ比を変化すると、それに応じて出力のＤＣレベルが変化する。このＤＣ成分を測定することで、出力回路（Ｔｘマクロ）が高速信号を出力していることを試験できる。
【００２５】
このほか、図４に示すように入力波形のパターンにより特定の不良を検出できる。半導体装置の駆動能力が足りずに、出力波形の立ち上がり時間Ｔｒまたは立下り時間Ｔｆが動作周波数に対して不十分である場合には以下のような不良を検出できる。“１００…１００”パターンを入力すると、立ち上がり時間が不十分なため出力がＶＨまでしか出力されない。この出力がＬＰＦ２１Ａによって平準化されると、そのレベルは、｛（ＶＨ−ＶＯＬ）／３＋ＶＯＬ｝となり、次の式（２）に示すように立ち上がり時間が十分な場合に比べて（ＶＯＨ−ＶＨ）／３だけ出力が低くなる。
｛（ＶＯＨ−ＶＯＬ）／３＋ＶＯＬ｝−｛（ＶＨ−ＶＯＬ）／３＋ＶＯＬ｝・・・（２）
これによりＴｒが不十分であることが分かる。また、“１１０…１１０”パターンを入力するとＴｆが不十分であることが分かる。
【００２６】
なお、第１実施形態では、デバイスの設計段階で、半導体装置１０内にＬＰＦ２１Ａ、２１Ｂを設けるように設計する必要がある。
【００２７】
図５は、第２実施形態における半導体装置の出力回路の高周波信号出力動作を、汎用テスタを使用して測定する測定方法の構成を示す図である。
【００２８】
通常、半導体装置の動作試験では、試験対象の半導体装置１０を、試験用のボード３０に搭載し、テスタをボード３０の端子に接続して行う。第２実施形態では、ボード３０上の半導体装置１０の出力信号線に接続される信号線に、バイパス回路を設ける。
【００２９】
バイパス回路は、両方の信号線の途中に設けたスイッチ３４Ａと３４Ｂと、スイッチ３２Ａとローパスフィルタ（ＬＰＦ）３１Ａとスイッチ３３Ａを直列に接続した正信号バイパス経路と、スイッチ３２Ｂとローパスフィルタ（ＬＰＦ）３１Ｂとスイッチ３３Ｂを直列に接続した負信号バイパス経路と、を備える。正信号バイパス経路は、スイッチ３４Ａの両側に接続され、負信号バイパス経路は、スイッチ３４Ｂの両側に接続される。スイッチ３２Ａ〜３４Ａおよび３２Ｂ〜３４Ｂは、例えばオペレータにより手動で操作される。具体的には、テストモード時には、テストモードブロックのセレクタ１４はテストパターン信号を選択し、スイッチ３Ａ、３３Ａ、３２Ｂおよび３３Ｂが導通状態になり、スイッチ３４Ａおよび３４Ｂが遮断状態になる。したがって、半導体装置１０の出力回路１６の出力は、正信号バイパス経路および負信号バイパス経路を介して汎用テスタ２に入力される。通常モード時には、テストモードブロックのセレクタ１４は通常データを選択し、スイッチ３Ａ、３３Ａ、３２Ｂおよび３３Ｂが遮断状態になり、スイッチ３４Ａおよび３４Ｂが導通状態になる。したがって、出力回路１６の出力は、スイッチ３４Ａおよび３４Ｂを介して出力される。ここでも、通常モード時の出力信号をＤａｔａ−ｏｕｔ−ｐ／ｎで、テストモード時の出力信号をＬＰＦ−ｏｕｔ−ｐ／ｎで示す。
【００３０】
第２実施形態は、バイパス回路が試験用のボード３０上に設けられている以外は、第１実施形態と同じであるので、詳しい説明は省略する。一般に、ＬＰＦを形成するには、特に低周波数をカットオフ周波数とするＬＰＦを形成するには大きな容量値の容量を必要とする。大きな容量値の容量を半導体装置１０に設けるとその分面積が大きくなり、その分半導体装置１０が大型化し、集積度が低下するという問題を生じる。そのため、高集積度が要求される半導体装置１０の場合には、従来と同様の構成を有し、第２実施形態で試験することが望ましい。
【００３１】
図６は、第３実施形態の半導体装置と、その出力回路の高周波信号出力動作を、汎用テスタを使用して測定する測定方法の構成を示す図である。
【００３２】
第３実施形態の半導体装置１０は、出力回路１６の出力信号線に、バイパス回路を設け、汎用テスタ２で高周波信号の出力を確認する。
【００３３】
第３実施形態の２本の出力信号線は、それぞれ抵抗を有する。ここではこの抵抗の抵抗値をＲで示す。この抵抗は、例えば、出力回路（Ｔｘマクロ）１６の内部抵抗である。バイパス回路は、この抵抗と低電位側電源との間に直列に接続されたトランジスタ２６Ａと容量値Ｃの容量で形成される正信号バイパス経路と、抵抗と低電位側電源との間に直列に接続されたトランジスタ２６Ｂと容量値Ｃの容量で形成される負信号バイパス経路と、を備える。トランジスタ２６Ａおよび２６Ｂは、テストモード信号により制御され、テストモード時にオン（導通）状態になり、通常モード時にオフ状態になるスイッチとして動作する。抵抗値Ｒの抵抗と容量値Ｃの容量は、ローパスフィルタＬＰＦを形成する。したがって、出力回路１６の出力は、通常モード時には抵抗を介して出力され、テストモード時にはＬＰＦを介して出力される。ここでは、通常モード時およびテストモード時の両方とも、出力信号をＤａｔａ−ｏｕｔ−ｐ／ｎで示す。
【００３４】
上記のように、第３実施形態において、出力回路１６の出力は、テストモード時にはＬＰＦを介して出力されるので、その動作は第１実施形態と同じである。
【００３５】
第３実施形態では、デバイスの設計段階で、半導体装置１０内に容量を設けるように設計する必要がある。
【００３６】
第３実施形態で、図６に示した容量並列接続の場合の時定数は、抵抗値と容量値の変更によりカットオフ周波数を可変にし、出力回路１６から出力される出力信号の動作周波数よりも低く設定する。たとえば、抵抗値５０Ωの場合に、容量２μＦを並列接続すると１００ＭＨｚ以上の周波数をカットオフできるので、第１実施形態と同様にＤＣ成分を測定できる。
【００３７】
図７は、第４実施形態において、半導体装置の出力回路の高周波信号出力動作を、汎用テスタを使用して測定する測定方法の構成を示す図である。第４実施形態は、バイパス回路を形成するスイッチ３６Ａおよび３６Ｂと容量値Ｃの容量を、試験用ボード３０に設けた以外は、第３実施形態と同じである。したがって、これ以上の説明は省略する。
【００３８】
図８は、第５実施形態において、半導体装置の出力回路の高周波信号出力動作を、汎用テスタを使用して測定する測定方法の構成を示す図である。第５実施形態は、バイパス回路を形成するトランジスタ２６Ａおよび２６Ｂと容量値Ｃの容量の組を複数組（ここでは３組）設けた以外は、第４実施形態と同じである。
【００３９】
第５実施形態では、出力回路（Ｔｘマクロ）１６の出力信号線に接続する容量値を変化することができる。上記のように、抵抗と容量を接続したＬＰＦでは、カットオフ周波数は抵抗値と容量値の積で決定される。そのため、第５実施形態では、接続する容量を選択することにより、出力信号をカットオフする周波数を決定できる。例えば、Ｒの値が５０Ω、接続する容量値が０．２μＦであれば、カットオフ周波数は１０ＭＨｚである。また、Ｒの値が５０Ω、接続する容量値が２０μＦであれば、カットオフ周波数は１ＧＭＨｚである。なお、容量値を１：２：４にすれば、カットオフ周波数を１段ずつ７段階で設定できる。また、容量値を１０倍ずつ異なるように設定してもよい。
【００４０】
第５実施形態では、接続する容量の組合せを変化させ、その時の出力信号のレベルを測定することにより、動作周波数の最低値を確認できる。また、第５実施形態では、カットオフ周波数を選択できるので、さまざまな動作周波数に対応でき、汎用性が増す。
【００４１】
以上、第１から第５実施形態を説明したが、これらの実施形態において実際に測定を行うプロセスを説明する。
【００４２】
まず、測定対象の半導体装置１０を、試験用のボードに搭載する。第２、第４および第５実施形態であれば、試験用のボード３０に半導体装置１０の出力をＤＣ信号などの低周波信号に変換するＬＰＦなどの回路が搭載されている。そして、試験用のボードの端子に汎用テスタ２を接続して、試験を開始する。
【００４３】
測定には汎用テスタ２をＡＣ試験モードに設定して行う。汎用テスタ２は、ＡＣ試験中にスイッチを切り替えるとＤＣ試験に切り替わる。そこで、高周波信号の出力試験では、汎用テスタ２をＤＣ試験に切り替え、パターン発生回路１３で発生したパターン信号を選択するようにセレクタ１４を切り替えてＤＣ試験を開始する。さらに、第５実施形態であれば、容量の接続数を増減させて最大動作周波数の確認を行う。
【００４４】
なお、ＬＰＦや容量の増設を考える場合について、第１実施形態を例として説明する。この場合、図９に示すように、半導体装置１０に増設用の出力端子（ピン）を用意しておく。この増設用の出力端子は、トランジスタ２２ＡとＬＰＦ２１Ａの接続ノードに接続される。ボード３０には、複数のＬＰＦ４１Ａおよび複数のスイッチ４２Ａを備える増設用ＬＰＦユニットが設けられ、スイッチ４２Ａを切り替えることにより、並列に接続するＬＰＦ４１Ａの個数が設定できるようになっている。増設用ＬＰＦユニットは、スイッチ４３Ａおよび４４Ａを介して、増設用の出力端子およびボードのＤａｔａ−ｏｕｔ−ｐ／ｎに接続される。テストモード時に、スイッチ４３Ａおよび４４Ａをオンすれば、半導体装置１０のＬＰＦ２１Ａに増設用ＬＰＦユニットを並列に接続した状態になる。通常モード時および増設用ＬＰＦユニットを使用しない時には、スイッチ４３Ａおよび４４Ａをオフする。このような構成によれば、ＬＰＦのカットオフ周波数の値を各種の値に変更可能になる。
【００４５】
なお、図９では、図示の都合で正信号バイパス経路のみを示しているが、負信号バイパス経路についても同様である。また、第２実施形態に図９の構成を適用して、ボード３０に増設用の容量ユニットを設けることも可能である。
【００４６】
以上、実施形態を説明したが、開示の技術は、記載した実施形態に限定されるものでなく、各種の変形例が可能であることは、当業者には容易に理解されることである。
【００４７】
以下、実施形態に関し、更に以下の付記を開示する。
（付記１）
高周波信号の出力回路を備える半導体装置の出力動作を、低周波信号の強度検出機能を備えるテスタで確認する測定方法であって、
前記半導体装置の前記出力回路から所定のデューティ比で高周波信号を出力し、
出力された前記高周波信号を低周波信号に変換し、
前記低周波信号の信号強度を前記テスタで測定し、
測定した前記信号強度に基づいて、前記出力回路からの前記高周波信号の出力動作を確認することを特徴とする測定方法。
（付記２）
前記半導体装置は、
所定のデューティ比に対応するパラレルデータを発生するパターン発生回路と、
前記パラレルデータと通常データの一方を選択する選択回路と、
前記選択回路で選択したデータをシリアルデータに変換するマルチプレクサと、を備え、前記出力回路は、前記マルチプレクサの出力を前記高周波信号として出力することを特徴とする付記１に記載の測定方法。
（付記３）
前記半導体装置は、
外部から供給される所定のデューティ比に対応するパラレルデータと通常データの一方を選択する選択回路と、
前記選択回路で選択したデータをシリアルデータに変換するマルチプレクサと、を備え、前記出力回路は、前記マルチプレクサの出力を前記高周波信号として出力することを特徴とする付記１に記載の測定方法。
（付記４）
前記半導体装置は、
ローパスフィルタと、
前記出力回路の出力を、そのまま出力するか、前記ローパスフィルタを経由して出力するかを、切り替える切替回路と、を備え、
前記高周波信号から前記低周波信号への変換は、前記ローパスフィルタにより行われることを特徴とする付記１から３のいずれかに記載の測定方法。
（付記５）
前記半導体装置は、ローパスフィルタの一端が接続される外部端子を備え、
測定時に前記半導体装置はボードに搭載され、
前記ボードは、
複数のローパスフィルタと、
前記複数のローパスフィルタを、前記ローパスフィルタの一端が接続される前記外部端子と前記半導体装置の前記出力回路の出力の間に接続するかを切り替えるボード切替回路と、を備えることを特徴とする付記４に記載の測定方法。
（付記６）
測定時に前記半導体装置はボードに搭載され、
前記ボードは、
ローパスフィルタと、
前記半導体装置の前記出力回路の出力を、そのまま前記テスタに入力するか、前記ローパスフィルタを経由して入力するかを、切り替える切替回路と、を備え、
前記高周波信号から前記低周波信号への変換は、前記ローパスフィルタにより行われることを特徴とする付記１から３のいずれかに記載の測定方法。
（付記７）
前記半導体装置は、
一端が前記出力回路の出力に、他端が出力端子に接続された抵抗と、
一端が低電位側電源に接続された容量と、
前記容量の他端を、前記抵抗の他端に接続するか接続しないかを切り替える切替回路と、を備え、
前記高周波信号から前記低周波信号への変換は、前記抵抗と前記容量が形成するローパスフィルタにより行われることを特徴とする付記１から３のいずれかに記載の測定方法。
（付記８）
測定時に前記半導体装置はボードに搭載され、
前記ボードは、
一端が低電位側電源に接続された複数の容量と、
前記複数の容量の他端を、前記半導体装置の前記出力回路の出力に接続するかを切り替えるボード切替回路と、を備えることを特徴とする付記７に記載の測定方法。
（付記９）
測定時に前記半導体装置はボードに搭載され、
前記半導体装置は、一端が前記出力回路の出力に、他端が出力端子に接続された抵抗を備え、
前記ボードは、
一端が低電位側電源に接続された容量と、
前記容量の他端を、前記抵抗の他端に接続するか接続しないかを切り替える切替回路と、を備え、
前記高周波信号から前記低周波信号への変換は、前記抵抗と前記容量が形成するローパスフィルタにより行われることを特徴とする付記１から３のいずれかに記載の測定方法。
（付記１０）
前記ボードは、一端が低電位側電源に接続された複数の容量を備え、
前記切替回路は、前記複数の容量の他端を、前記抵抗の他端に接続するか接続しないかを切り替え、前記ローパスフィルタのカットオフ周波数を切替可能であることを特徴とする付記９に記載の測定方法。
（付記１１）
前記高周波信号は、前記所定のデューティ比に対応するパラレルデータをシリアルデータに変換して前記出力回路から出力した信号であり、
前記所定のデューティ比を変化させるように前記パラレルデータを変化させ、前記所定のデューティ比を変化させた時の前記信号強度に基づいて、前記出力回路からの前記高周波信号の出力動作を確認することを特徴とする付記１から１０のいずれか１項に記載の測定方法。
（付記１２）
前記高周波信号の周波数が前記高周波信号から前記低周波信号への変換のカットオフ周波数より低くなるように前記パラレルデータを設定し、前記高周波信号の周波数と前記信号強度の関係から、前記高周波信号の立ち上がり時間の不足または立下り時間の不足を検出することを特徴とする付記１１に記載の測定方法。
（付記１３）
前記高周波信号は、差動信号である付記１から１２のいずれかに記載の測定方法。
（付記１４）
所定のデューティ比に対応するパラレルデータと通常データの一方を選択する選択回路と、
前記選択回路で選択したデータをシリアルデータに変換するマルチプレクサと、
前記マルチプレクサの出力を前記高周波信号として出力する出力回路と、
ローパスフィルタと、
前記出力回路の出力を、そのまま出力するか、前記ローパスフィルタを経由して出力するかを、切り替える切替回路と、を備えることを特徴とする半導体装置。
（付記１５）
所定のデューティ比に対応するパラレルデータと通常データの一方を選択する選択回路と、
前記選択回路で選択したデータをシリアルデータに変換するマルチプレクサと、
前記マルチプレクサの出力を前記高周波信号として出力する出力回路と、
一端が前記出力回路の出力に、他端が出力端子に接続された抵抗と、
一端が低電位側電源に接続された容量と、
前記容量の他端を、前記抵抗の他端に接続するか接続しないかを切り替える切替回路と、を備えることを特徴とする半導体装置。
（付記１６）前記パラレルデータを発生するパターン発生回路を備えることを特徴とする付記１４または１５に記載の半導体装置。
【符号の説明】
【００４８】
２    汎用テスタ
１０    半導体装置
１１    内部回路
１２    テストモードブロック
１３    パターン発生回路
１４    セレクタ
１５    マルチプレクサ
１６    出力回路（Ｔｘマクロ）
２１Ａ、２１Ｂ、３１Ａ、３１Ｂ    ローパスフィルタ（ＬＰＦ）
２２Ａ〜２４Ａ、２２Ｂ〜２４Ｂ    トランジスタ
３２Ａ〜３４Ａ、３２Ｂ〜３４Ｂ    スイッチ
【図１】
2010217027.tif 000003
【図２】
2010217027.tif 000004
【図３】
2010217027.tif 000005
【図４】
2010217027.tif 000006
【図５】
2010217027.tif 000007
【図６】
2010217027.tif 000008
【図７】
2010217027.tif 000009
【図８】
2010217027.tif 000010
【図９】
2010217027.tif 000011