(57)【要約】【課題】  ダイシングラインに沿って深部に至る深い不純物拡散領域を形成することによって必要な耐圧を確保する技術において、深い不純物拡散領域８を短時間の熱処理で製造可能な技術を提供する。【解決手段】半導体基板４に不純物拡散領域を形成する際に、注入エネルギーを変えながら複数回に亘って不純物を注入する工程と、その後に半導体基板４を熱処理する工程を備えている。複数の深さＬ１〜Ｌ５に不純物を注入しておいてから熱処理をするので、深い不純物拡散領域８を短時間の熱処理で形成することができる。このバイポーラトランジスタ２の場合、複数の深さＬ１〜Ｌ５において不純物濃度のピークが観測される。【選択図】  図１
2010153432.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面にエミッタ電極を形成するとともに半導体基板の裏面にコレクタ電極を形成した縦型のバイポーラトランジスタの製造方法であり、
半導体基板の平面視において、バイポーラトランジスタとして機能する半導体構造を形成する範囲よりも外側であり、ダイシングしてチップに分割したときのチップ側面よりも内側である範囲の半導体基板に、注入エネルギーを変えながら複数回に亘って不純物を注入する工程と、
その後に半導体基板を熱処理する工程を備えていることを特徴とする縦型のバイポーラトランジスタの製造方法。
【請求項２】
半導体基板の表面にエミッタ電極を形成するとともに半導体基板の裏面にコレクタ電極を形成した縦型のバイポーラトランジスタであり、
半導体基板の平面視において、バイポーラトランジスタとして機能する半導体構造が形成されている範囲よりも外側であり、ダイシングしてチップに分割したチップ側面よりも内側である範囲に、不順物拡散領域が形成されており、
その不純物拡散領域の不純物濃度を半導体基板の深さ方向に観測すると、複数の深さにおいて不純物濃度のピークが観測されることを特徴とする縦型のバイポーラトランジスタ。
【請求項３】
前記範囲において半導体基板の表面から深さ方向に伸びるトレンチが形成されており、最も浅い深さに不純物濃度のピークを持つ不純物拡散層が、トレンチの底面近傍の深さに不純物濃度のピークを持つことを特徴とする請求項２の縦型のパイポーラトランジスタ。
【請求項４】
前記不純物拡散領域がチップ側面に露出していることを特徴とする請求項２または３の縦型のバイポーラトランジスタ。
【請求項５】
前記範囲の半導体基板を深さ方向に観測すると、同一導電型の不純物拡散層が連続して観測されることを特徴とする請求項２から４のいずれか１項に記載の縦型のバイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の表面にエミッタ電極を形成し、半導体基板の裏面にコレクタ電極を形成した縦型のバイポーラトランジスタに関する。例えば、縦型のＩＧＢＴ、縦型のサイリスタ、あるいは縦型のＧＴＯ等に関する。
【背景技術】
【０００２】
バイポーラトランジスタは、ゲート電極にオン電圧を印加しない限り、エミッタ・コレクタ間に順方向の高電圧が印加されても絶縁状態を維持する能力が求められる(順方向耐圧)。またバイポーラトランジスタのターンオフ時等にエミッタ・コレクタ間に逆方向の電圧が印加されることがあることから逆方向の高電圧が印加されても絶縁状態を維持する能力が求められる(逆方向耐圧)。
【０００３】
バイポーラトランジスタは、半導体基板をダイシングしてチップに分割して製造する。縦型のバイポーラトランジスタの場合、半導体基板の裏面全体に不純物拡散層を形成することが普通である。このために、半導体基板をダイシングして縦型のバイポーラトランジスタを製造すると、不純物拡散層とそれ以外の半導体領域の境界に位置しているｐｎ接合界面がチップ側面(ダイシング面)に露出する。ｐｎ接合界面がチップ側面に露出すると逆方向耐圧が低下する。
特許文献１に、ダイシングラインに沿って不純物拡散層を形成し、その後にダイシングする技術が開示されている。この技術によると、チップ側面の全域に不純物拡散層が露出することになり、ｐｎ接合界面がチップ側面に露出することを防止できる。この技術によると、逆方向耐圧が必要とされる場合に、空乏層がチップ側面に到達することを防止できる。空乏層がチップ側面に到達することを防止できれば、チップ側面で絶縁が破られることを防止できる。ダイシングラインに沿って不純物拡散層を形成すると、高い順方向耐圧と高い逆方向耐圧を実現することができる。
【０００４】
【特許文献１】特開２００５−１９１１６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ダイシングラインに沿って不純物拡散層を形成することによって耐圧を確保する技術では、半導体基板の表面から深部に至る深い不純物拡散層を形成する必要がある（後記するように、深さ方向に不連続的に不純物拡散層が形成されていてもよいが、不純物拡散層が深部にまで達している必要がある）。不純物拡散層が浅ければ、それよりも深部のチップ側面に空乏層が到達し、その近傍で絶縁が破れやすいからである。
特許文献１の技術では、半導体基板の表面から不純物を拡散する。半導体基板の深部に至る深い不純物拡散層を形成するためには、長時間の熱処理を必要とする。特許文献１の場合、深さ１２０μｍまで拡散するのに８０〜１００時間の熱処理を必要とし、深さ１８０μｍまで拡散するのに２４０時間の熱処理を必要とする（段落０００９参照）。
熱処理に要する時間は、半導体装置の製造コストに直結する。従って、より短時間の熱処理ですむ技術が必要とされている。
本発明では、ダイシングラインに沿って深部に至る深い不純物拡散領域を形成することによって必要な耐圧を確保する技術において、半導体基板の深部に至る深い不純物拡散領域を形成するのに必要な熱処理時間を短縮化できる技術を提供する。
【課題を解決するための手段】
【０００６】
本発明は、半導体基板の表面にエミッタ電極を形成するとともに半導体基板の裏面にコレクタ電極を形成した縦型のバイポーラトランジスタに関する。本発明のバイポーラトランジスタは、半導体基板を平面視したときに、バイポーラトランジスタとして機能する半導体構造が形成されている範囲よりも外側であり、ダイシングしてチップに分割したチップ側面よりも内側である範囲の半導体基板に、不順物拡散領域が形成されている。
【０００７】
本発明の製造方法は、半導体基板に不純物拡散領域を形成する際に、注入エネルギーを変えながら複数回に亘って不純物を注入する工程と、その後に半導体基板を熱処理する工程を備えている。
この製造方法では、複数の深さに不純物を注入しておいてから熱処理をする。深部に注入した不純物を拡散することから、深部に至る深い不純物拡散領域を短時間の熱処理で形成することができる。短時間の熱処理で形成できることから、縦型バイポーラトランジスタの製造コストを低減することができる。
【０００８】
本発明の縦型バイポーラトランジスタは、不純物拡散領域の不純物濃度を半導体基板の深さ方向に観測すると、複数の深さにおいて不純物濃度のピークが観測されるという特徴を備えている。
特許文献１のバイポーラトランジスタの場合、半導体基板の表面から不純物を拡散して不純物拡散領域を形成するので、不純物拡散領域の不純物濃度を半導体基板の深さ方向に観測すると、半導体基板の表面近傍において最大濃度を持ち、深くなるにつれて不純物濃度が一様に減少する。すなわち、深さ方向に沿った濃度プロファイルを観測すると、表面近傍に１個のピークを備えている。この濃度プロファイルの不純物拡散層を形成するためには長時間の熱処理を必要とし、製造コストがアップする。
本発明のバイポーラトランジスタの場合、複数の深さにおいて不純物濃度のピークが観測される。この濃度プロファイルは、複数の深さに不純物を注入してから熱処理することで得られる。複数の深さに不純物を注入してから熱処理する方式で製造できることから、半導体基板の深部に達している深い不純物拡散領域を短時間の熱処理で形成することができる。本発明のバイポーラトランジスタは、短時間の熱処理で製造することができ、安価に製造することができる。
【０００９】
半導体基板を平面視したときに、バイポーラトランジスタとして機能する半導体構造が形成されている範囲よりも外側であり、ダイシングしてチップに分割したチップ側面よりも内側である範囲に、半導体基板の表面から深さ方向に伸びるトレンチが形成されており、最も浅い深さに不純物濃度のピークを持つ不純物拡散層が、トレンチの底面近傍の深さに不純物濃度のピークを持つ構造としてもよい。
トレンチを形成すると、トレンチの底面に小さな注入エネルギーで不純物を注入することができる。トレンチの底面近傍に不純物濃度のピークを持つ不純物拡散層を小さな注入エネルギーで製造することができる。小さな注入エネルギーですむことから、半導体基板の表面側に近い深さに不純物拡散層を形成する際に、半導体基板の表面側から不純物を注入することができる。
トレンチを形成すると、トレンチ内に不純物を含む物質を充填して熱処理することによって、トレンチの底面近傍に不純物濃度のピークを持つ不純物拡散層を形成することもできる。不純物の注入工程を省略することもできる。
トレンチを形成しない場合、トレンチの底面に対応する深さに不純物濃度のピークを持つ不純物拡散層を形成する場合、トレンチの深さに等しい距離を不純物が透過するだけの高い注入エネルギーで不純物を半導体基板の表面側から注入する必要がある。この場合、半導体素子を形成する領域に損傷が発生しやすい。したがって不純物を半導体基板の裏面側から注入する必要が生じる。半導体基板の裏面側からトレンチの底面に対応する深さに不純物を注入する場合、非常に高い注入エネルギーを必要とする。
半導体基板の表面にトレンチを形成し、トレンチの底面を利用して不純物拡散層を形成すると、不純物の注入に要する最高エネルギーを低減することができ、小型の注入装置で製造することが可能となる。
【００１０】
不純物拡散領域が、チップ側面に露出していてもよいし、チップ側面に露出していなくてもよい。不純物拡散領域内でダイシングすれば、不純物拡散領域がチップ側面に露出する。隣接する不純物拡散領域の間隔内でダイシングすれば、不純物拡散領域がチップ側面に露出しない。
【００１１】
不純物拡散領域を深さ方向に観測したときに、異なる深さに不純物濃度のピークを持つ不純物拡散層が深さ方向に不連続であってもよいし、連続していてもよい。前者の場合でも、隣接する不純物拡散層同士の間隔が一定距離以内に管理されていれば、空乏層がチップ側面に到達するのを阻止できる。隣接する不純物拡散層同士が不連続であっても、チップ側面で絶縁が破られる現象が抑制される。深さを異にする２つの不純物拡散層が深さ方向に不連続であっても、その不連続距離が適切に管理されていれば、チップ側面の近傍に位置する不純物拡散領域によって耐圧を向上させる効果が得られる。深さを異にする２つの不純物拡散層が深さ方向に不連続である構造は、より短時間の熱処理で製造することができる。
【００１２】
深さを異にする２つの不純物拡散層の間に存在する領域の不純物濃度が半導体基板の不純物濃度に等しくてもよいが、それよりも濃くてもよい。すなわち、深さを異にする２つの不純物拡散層（この場合は半導体基板と反対導電型を有する）の間に、半導体基板と同一導電型の不純物を注入して拡散した層を形成してもよい。この場合、高い耐圧が必要とされるときに、半導体基板と同一導電型の不純物高濃度層によって、空乏層がチップ側面に到達することを確実に防止できる。不純物拡散層によって耐圧を向上させる効果が顕著に得られる。
【００１３】
不純物拡散層を深さ方向に観測したときに、異なる深さに不純物濃度のピークを持つ不純物拡散層が深さ方向に連続していると、半導体基板を深さ方向に観測したときに、同一導電型の不純物拡散層が連続して観測される。この場合でも、チップ側面で絶縁が破られる現象が抑制される。深さを異にする２つの不純物拡散層が深さ方向に連続していると、チップ側面の近傍に位置する不純物拡散層によって耐圧を向上させる効果が確実に得られる。
【発明の効果】
【００１４】
請求項１の製造方法によると、高い順方向耐圧と高い逆方向耐圧を持つ縦型のバイポーラトランジスタを短時間で安価に製造することができる。
【００１５】
請求項２の縦型のバイポーラトランジスタは、チップ側面またはその内側に不純物拡散領域が形成されているために、高い耐圧が必要とされるときに（順方向耐圧と逆方向耐圧のいずれであっても）、空乏層がチップ側面に到達することを防止できる。不純物拡散領域によって耐圧を向上させる効果が得られる。請求項２のバイポーラトランジスタは、複数の深さに不純物を注入してから短時間の熱処理を実施することで製造することができ、安価に製造することができる。
【００１６】
請求項３のバイポーラトランジスタは、トレンチの底面近傍に不純物濃度のピークを持つ不純物拡散層を小さな注入エネルギーで製造することができる。小型の注入装置で、本発明の不純物拡散層を製造することができる。
【００１７】
請求項４のバイポーラトランジスタによると、耐圧に優れた縦型のバイポーラトランジスタをより安価に製造することができる。
【００１８】
請求項５のバイポーラトランジスタによると、耐圧に優れた縦型のバイポーラトランジスタが確実に得られる。
【発明を実施するための最良の形態】
【００１９】
本明細書で開示される技術の特徴を以下に整理しておく。
（１）不純物拡散領域は、チップ側面に露出していてもよいし露出していなくてもよい。
（２）チップ側面は、絶縁物質で被覆されていてもよいし被覆されていなくてもよい。
（３）深さを異にする不純物拡散層が、深さ方向に連続していてもよいし深さ方向に不連続であってもよい。
（４）半導体基板の裏面に形成されているコレクタ領域と、バイポーラトランジスタのチップ側面の近傍に形成されている不純物拡散領域は、同一導電型であってもよいし反対導電型であってもよい。
同一導電型である場合、不純物拡散領域の不純物濃度が半導体基板の不純物濃度よりも濃く、チップ側面に向けて伸びる空乏層が不純物拡散領域内で停止する。
反対導電型の場合、エミッタ・コレクタ間に高い逆方向電圧がかかった際に、不純物拡散領域から半導体基板に向けて空乏層を広げる。
いずれであっても、チップ側面に空乏層が到達するのを不純物拡散領域によって阻止する。
（５）コレクタ領域と不純物拡散領域は同一導電型であり、両者が導通していることが好ましい。この場合、特に高い逆方向耐圧を実現する。
（６）半導体基板の表面から深さ方向に伸びるトレンチに導電体が充填されており、その導電体が、トレンチの底面に対応する深さに不純物濃度のピークをもつ不純物拡散層と導通している。この場合、トレンチに充填されている導電体によって空乏層がチップ側面に向けて伸びることが抑制される。
（７）チップ側面と半導体基板表面が、斜交している。不純物拡散領域とベベル効果の両者によって、空乏層がチップ側面に向けて伸びることが抑制される。
【実施例】
【００２０】
（実施例１）
本発明を縦型のＩＧＢＴに適用した実施例１を図１を参照して説明する。実施例１のＩＧＢＴ２は、半導体基板４の表面に形成されているエミッタ電極３０と、半導体基板４の裏面に形成されているコレクタ電極１４を備えている。エミッタ電極３０とコレクタ電極１４が半導体基板４の表裏に分かれて形成されており、縦型である。
【００２１】
半導体基板４を平面視するとほぼ矩形状であり、中心範囲ＡにはＩＧＢＴとして機能する半導体構造が形成されており、中心範囲Ａを一巡する周辺範囲Ｂには周辺耐圧を確保する半導体構造が形成されており、周辺範囲Ｂをさらに一巡する外周範囲Ｃには不純物拡散領域８が形成されている。不純物拡散領域8は、チップ側面４ａに露出している。
【００２２】
中心範囲Ａには、トレンチゲート電極２４を利用する縦型のＩＧＢＴ構造が形成されている。半導体基板４の裏面にコレクタ電極１４が形成されている。半導体基板４内には、裏面から順に、ｐ型のコレクタ領域１２、ｎ型のバッファ領域１０、ｎ型のドリフト領域３４、ｐ型のベース領域３２、ｎ型のエミッタ領域２０、ｐ型のベースコンタクト領域２８が形成されている。また半導体基板４の表面からベース領域３２を貫通してドリフト領域３４に達するトレンチ２１が形成されており、トレンチ２１内にトレンチゲート電極２４が充填されている。参照番号２２,２６は、絶縁膜である。エミッタ領域２０は、絶縁膜２２を挟んでトレンチゲート電極２４に向かい合う位置に形成されている。ベースコンタクト領域２８は、一対のエミッタ領域２０の間隔において半導体基板４の表面に露出している。半導体基板４の表面にはエミッタ電極３０が形成されている。エミッタ電極３０は、エミッタ領域２０とベースコンタクト領域２８に導通している。トレンチゲート電極２４は絶縁膜２６によってエミッタ電極３０から絶縁されている。トレンチゲート電極２４は、図示しない断面において半導体基板４の表面に露出し、エミッタ電極３０とは異なる電圧を印加可能となっている。
【００２３】
縦型のＩＧＢＴは、コレクタ電極１４を正電圧に接続し、エミッタ電極３０を接地し、トレンチゲート電極２４に印加する電圧をオン電圧とオフ電圧の間で切換える。トレンチゲート電極２４にオン電圧を印加すると、絶縁膜２２を挟んでトレンチゲート電極２４に向かい合う位置のベース領域３２に反転層が形成され、コレクタ電極１４からエミッタ電極３０に電流が流れる。ドリフト領域３４に伝導度変調現象が生じることから、ドリフト領域３４の不純物濃度が薄くても、オン電圧は低い。
【００２４】
トレンチゲート電極２４にオフ電圧を印加すると(オン電圧を印加するのをやめると)、ペース領域３２とドリフト領域３４の界面から、ペース領域３２とドリフト領域３４の双方に向けて空乏層が広がる。その空乏層が広く広がるほど、高い順方向耐圧が得られる。
【００２５】
周辺範囲Ｂには、ｐ型のフィールドリング１８が形成されている。フィールドリング１８は、ペース領域３２とドリフト領域３４の界面からドリフト領域３４に向けて広がる空乏層をチップ側面４ａに向けて広げることによって、中心範囲Ａの周囲に電界集中部位が形成されるのを防止する。
【００２６】
耐圧を高めるために、空乏層をチップ側面４ａに向けて広げることは有効であるが、空乏層がチップ側面４ａにまで達すると、チップ側面４ａに沿って電流が流れてしまう。そこで本実施例では外周範囲Ｃに不純物拡散領域８を形成している。不純物拡散領域8は、縦型のバイポーラトランジスタが形成されている中心範囲Ａの外側であり、半導体基板４をダイシングしたチップ側面４ａよりも内側の範囲に形成されている。本実施例では周辺範囲Ｂが設けられているので、周辺範囲Ｂの外側であり、チップ側面４ａよりも内側の範囲にｐ型の不純物拡散領域８が形成されている。
【００２７】
不純物拡散領域８は、深さが異なる複数の不純物拡散層８ａ〜８ｅで構成されている。不純物拡散層８ａは、半導体基板４の表面に対応する深さＬ１において不純物濃度のピークを備えている。不純物拡散層８ｂは、それよりも深部に位置する深さＬ２において不純物濃度のピークを備えている。不純物拡散層８ｃは、さらに深部に位置する深さＬ３において不純物濃度のピークを備えている。不純物拡散層８ｄは、さらに深部に位置する深さＬ４において不純物濃度のピークを備えている。不純物拡散層８ｅは、半導体基板４の裏面に近い深さＬ５において不純物濃度のピークを備えている。不純物拡散層８ｅは、半導体基板４の裏面に露出し、コレクタ領域に１２に導通している。不純物拡散層８ａは、半導体基板４の表面に露出している。不純物拡散層８ａ〜８ｅは、相互に導通しており、全体として不純物拡散領域８を形成している。不純物拡散領域８は、外周領域Ｃに沿ってチュップの周囲を一巡しており、半導体基板４の表面から裏面に達している。不純物拡散領域８は、コレクタ領域１２と同電位に維持される。
【００２８】
Ｄ―Ｄ線に沿って不純物濃度を観測すると、すなわち、不順物拡散領域８が形成されている外周範囲Ｃにおいて、半導体基板４の不純物濃度を半導体基板の深さ方向に観測すると、複数の深さにおいて不純物濃度のピークが観測される。すなわち、前記した深さＬ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５の各々において、不純物濃度がピークとなっている。
【００２９】
不純物拡散領域８は、下記の方法で製造することができる。
１）半導体基板４の裏面側にステンシルマスクを配置する。そのステンシルマスクは、高速で移動するｐ型不純物（この場合にはボロン）を遮蔽する材質でできており、外周範囲Ｃに対応する開口を備えている。
２）そのステンシルマスク越しに、半導体基板４の裏面に向けて、ボロンを注入する。
２ａ）最初に、半導体基板の裏面から進行して図１のＬ１のレベルで停止する注入エネルギーでボロンを注入する。
２ｂ）次に、半導体基板の裏面から進行して図１のＬ２のレベルで停止する注入エネルギーでボロンを注入する。２ａでの注入エネルギーよりは低い注入エネルギーとする。
２ｃ）次に、半導体基板の裏面から進行して図１のＬ３のレベルで停止する注入エネルギーでボロンを注入する。２ｂでの注入エネルギーよりは低い注入エネルギーとする。
２ｄ）次に、半導体基板の裏面から進行して図１のＬ４のレベルで停止する注入エネルギーでボロンを注入する。２ｃでの注入エネルギーよりは低い注入エネルギーとする。
２ｅ）次に、半導体基板の裏面から進行して図１のＬ５のレベルで停止する注入エネルギーでボロンを注入する。２ｄでの注入エネルギーよりは低い注入エネルギーとする。
３）次に、半導体基板４を熱処理する。
【００３０】
上記の方法によると、短時間の熱処理時間で、相互に導通した不純物拡散層８ａ〜８ｅを製造することができる。
例えば、半導体基板４の厚みが１８０μｍの場合、特許文献１のように半導体基板の表面から不純物を拡散させる方法によると、裏面にまで拡散するのに２４０時間の熱処理を必要とする。これに対して、本方法によると、Ｌ１のレベルを半導体基板の表面に置き、Ｌ２のレベルを半導体基板の表面から４０μｍの深さに置き、Ｌ３のレベルを半導体基板の表面から８０μｍの深さに置き、Ｌ４のレベルを半導体基板の表面から１２０μｍの深さに置き、Ｌ５のレベルを半導体基板の表面から１６０μｍの深さに置くことができ、その場合には、不純物(ボロン)が２０μｍだけ拡散すれば、不純物拡散層８ａ〜８ｅが相互に導通し、半導体基板４の表面から裏面に至る拡散領域８を形成することができる。１８０μｍ拡散させるのに２４０時間が必要なのに対し、２０μｍ拡散させるには４時間ですむ。本方法によると、拡散領域を形成するのに必要な熱処理時間を大幅に短縮化できる。
熱処理時間をさらに短縮するためには、半導体拡散領域８を構成する半導体拡散層の層数を増大させればよい。層数を増大すれば必要な拡散距離がさらに短くなる。
【００３１】
本実施例の方法によると、熱処理時間は短時間ですむ反面、異なる深さに不純物を注入する必要がある。不純物注入装置を複数回運転するのに必要なコストに比して、熱処理時間を短縮化することによって減少できるコストの方がはるかに大きい。本方法によると、トータルな製造コストを低減することができる。
本実施例の製造方法によると、注入範囲を限定して半導体基板の深部に不純物を注入する必要がある。ステンシルマスクを利用すると、高いエネルギーを持っている不純物イオンを遮蔽することができ、注入範囲を限定して半導体基板の深部に不純物を注入することができる。
【００３２】
図１のバイポーラトランジスタの場合、ゲートオフ時に、コレクタ電極１４に正の高電圧が印加されると、ベース領域３２とドリフト領域３４のｐｎ接合界面から、ベース領域３２とドリフト領域３４の双方に空乏層が伸びる。この空乏層が広く広がるほど高い順方向耐圧が得られるが、空乏層がチップ側面４ａに到達してしまうと、チップ側面４ａに沿って電流が流れてしまう。図１のバイポーラトランジスタの場合、フィールドリング１８によって空乏層を広く広げる一方において、不純物拡散領域８によって空乏層がチップ側面４ａに到達してしまうことを防止する。
【００３３】
図１のバイポーラトランジスタの場合、逆電圧が印加されると、すなわちコレクタ電極１４よりも高い電圧がエミッタ電極３０に印加されると、バッファ領域１０とコレクタ領域１２のｐｎ接合界面から、バッファ領域１０とコレクタ領域１２の双方に空乏層が伸びる。この空乏層が広く広がるほど高い逆方向耐圧が得られるが、空乏層がチップ側面４ａに到達してしまうと、チップ側面４ａに沿って電流が流れてしまう。図１のバイポーラトランジスタの場合、不純物拡散領域８によって空乏層がチップ側面４ａに到達してしまうことを防止する。
【００３４】
実施例１では、中心範囲ＡにＩＧＢＴが形成されているが、本発明の不純物拡散領域８によって耐圧が向上する効果は、ＩＧＢＴに限られない。中心範囲ＡにサイリスタまたはＧＴＯが形成されている場合にも、不純物拡散領域８によって耐圧が向上する効果が得られる。
実施例１では、不純物拡散領域８がチップ側面に露出しているが、露出していなくてもよい。
【００３５】
（実施例２）
図２は、実施例２の縦型バイポーラトランジスタを示す。中心範囲Ａと周辺範囲Ｂの断面は実施例１と同一なので、図示を省略する。また実施例１と同一部材には同一番号を付して重複説明を省略する。以下では、実施例１との相違点のみを説明する。実施例３以降も同じである。
【００３６】
実施例２の不純物拡散領域４８は、５層の不純物拡散層４８ａ〜４８ｅで構成されている。不純物拡散領域４８は、周辺範囲Ｂよりは外側に形成されているが、チップ側面４ａよりは内側に形成されている。不純物拡散領域４８はチップ側面４ａに露出していない。
実施例１の縦型バイポーラトランジスタ２は、ダイシングラインに沿って不純物拡散領域８を形成するのに対し、実施例２の縦型バイポーラトランジスタ４２は、ダイシングラインの内側に沿って不純物拡散領域４８を形成し、隣接する不純物拡散領域４８間の間隔をダイシングする。いずれであっても、順方向耐圧が必要とされるときと逆方向耐圧が必要とされるときの双方において、空乏層がチップ側面４ａに達することを防止する。
【００３７】
（実施例３）
実施例３のバイポーラトランジスタ５２の場合、６層の不純物拡散層５８ａ〜５８ｆで不純物拡散領域５８が形成されている。深さ方向に隣接する不純物拡散層は必ずしも接触していない。
不純物拡散層の輪郭を正確に測定することは難しい。この場合、ｎ型の半導体基板内にｐ型の不純物拡散層が形成されるので、ｎ型不純物濃度よりもｐ型不順物濃度の方が高い範囲を不純物拡散層とすることができる。この定義に従って測定すると、深さ方向に隣接する不純物拡散層の間にｎ型の領域が観測されるのにもかかわらず（すなわち深さ方向に隣接する不純物拡散層は必ずしも接触していないにもかかわらず）、深さ方向に隣接する不純物拡散層の電位が同一に維持されることがある。深さ方向に隣接する不純物拡散層の間に存在するｎ型の領域の厚みを一定値以下に管理すると、深さ方向に隣接する不純物拡散層の電位が同一に維持される。この場合、深さ方向に隣接する２つの不純物拡散層から伸びる空乏層が連続する。空乏層がチップ側面４ａにまで到達することを防止できる。不連続な不純物拡散領域５８によって、順方向耐圧が必要とされるときと逆方向耐圧が必要とされるときの双方において、空乏層がチップ側面４ａに達することを防止することができる。
【００３８】
(実施例４)
実施例４は、実施例３に対してｎ型の不純物拡散層６６ａ〜６６ｅを付加した構成を備えている。不純物拡散層６６ａ〜６６ｅでのｎ型不純物濃度は半導体基板４のｎ型不純物濃度よりも高い。この場合、ｐ型の不純物拡散層６８ａ〜６８ｆとｎ型の不純物拡散層６６ａ〜６６ｅの双方によって、空乏層がチップ側面４ａに達することを確実に防止することができる。
【００３９】
(実施例５)
実施例５では、実施例３の不純物拡散層５８ａ、５８ｂに代えて、トレンチ７４に充填されている導体７６を用いている。トレンチ７４は、半導体基板４の表面から、不純物拡散層７８ｃが不純物濃度のピークを持つ深さＬ３にまで伸びている。不純物拡散層７８ｃはトレンチ内の導体７６に導通している。この構造によっても、空乏層がチップ側面４ａに達することを防止することができる。
【００４０】
図７は、実施例５の製造方法を説明している。最初に、半導体基板４の表面から深さ方向に伸びるトレンチ７４を形成する。トレンチ７４は、ＩＧＢＴ構造を実現するトレンチ２１(図１参照)と同時に作成してもよい。トレンチ７４は、深さＬ３にまで伸びている。
次に、半導体基板４の表面を熱酸化して絶縁膜７５を形成する。
次に、選択的にエッチングしてトレンチ７４の底面に形成された絶縁膜７５を除去する（この状態が（Ａ）に図示されている）。
次に、トレンチ７４の底面に低い注入エネルギーでｐ型の不純物(この場合はボロン)を注入する。参照番号７３は、トレンチ７４の底面に不純物を注入する様子を示している。
次に、半導体基板４の裏面側に、ステンシルマスク７７を配置する。ステンシルマスク７７は、高速で移動するｐ型不純物（この場合にはボロン）を遮蔽する材質でできており、外周範囲Ｃに対応する範囲に開口７７ａが形成されている。
次に、ステンシルマスク７７越しに半導体基板４の裏面に向けて、ボロンを注入する。最初は、半導体基板の裏面から進行して図７のＬ４のレベルで停止する注入エネルギーでボロンを注入する。矢印７９ｄがその注入過程を模式的に示している。次に、半導体基板の裏面から進行して図７のＬ５のレベルで停止する注入エネルギーでボロンを注入する。矢印７９ｅがその注入過程を模式的に示している。次に、半導体基板の裏面から進行して図７のＬ６のレベルで停止する注入エネルギーでボロンを注入する。矢印７９ｆがその注入過程を模式的に示している。（この状態が（Ｂ）に図示されている）。ボロンの注入処理ごとに、ステンシルマスク７７の水平方向の位置がずれてもよい。不純物拡散層の水平方向の位置は、それほどに厳密に管理する必要がないからである。
次に、半導体基板４を熱処理する。この熱処理では、レベルＬ３から拡散する不純物拡散層７８ｃとレベルＬ４から拡散する不純物拡散層７８ｄが実質的に導通し、レベルＬ４から拡散する不純物拡散層７８ｄとレベルＬ５から拡散する不純物拡散層７８ｅが実質的に導通し、レベルＬ５から拡散する不純物拡散層７８ｅとレベルＬ６から拡散する不純物拡散層７８ｆが実質的に導通するだけ拡散させればよい。拡散処理は短くてすみ、短時間の熱処理ですむ。
【００４１】
トレンチ７４を利用しない場合、半導体基板の裏面側から図３のレベルＬ１にまで不純物が侵入するだけの高い注入エネルギーを必要とする。小型の注入装置しか利用できなければ、製造することができない。
トレンチ７４を利用しないで注入エネルギーを下げようとすると、半導体基板の表面側から図３のレベルＬ３に不純物を注入することが考えられる。しかしながら、半導体基板の表面側から図３のレベルＬ３にまで不純物が侵入するエネルギーで注入すると、半導体素子を形成する領域に損傷が発生しやすい。実際には、採用することができない。従ってトレンチ７４を利用しない場合、半導体基板の裏面側から図３のレベルＬ１にまで不純物が侵入するだけの高い注入エネルギーを必要とする。小型の注入装置しか利用できなければ、不純物拡散領域を製造することができない。
トレンチ７４を利用すると、小型の注入装置しか利用できない条件でも、不純物拡散領域７８を製造することができる。
【００４２】
（実施例６）
図６に示すように、チップ側面４ｂを半導体基板４の表面ないし裏面に対して斜めに交差させてもよい。図６の場合、チップ側面４ｂが表面に対して鈍角をなしているが、チップ側面が裏面に対して鈍角をなすようにしてもよい。
チップ側面４ｂが半導体基板４の表面ないし裏面に斜交していると、ベベル効果によって空乏層がチップ側面４ｂに到達しづらい。本発明の不純物拡散領域８８と斜交するチップ側面４ｂを組み合わせて用いることも有効である。
チップ側面４ｂは、図６に示すように、絶縁膜８９で被覆してもよいし、被覆しなくてもよい。
【００４３】
上記実施例では、本明細書で開示される技術を縦型ＩＧＢＴに適用した例を説明した。しかしながら、本明細書で開示される技術は、その他の半導体装置、例えば、又は縦型サイリスタ、縦型のＧＴＯにも適用することができる。
【００４４】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４５】
【図１】実施例１の半導体装置２の要部断面を示す。
【図２】実施例２の半導体装置４２の要部断面図を。
【図３】実施例３の半導体装置５２の要部断面図を示す。
【図４】実施例４の半導体装置６２の要部断面図を。
【図５】実施例５の半導体装置７２の要部断面図を示す。
【図６】実施例６の半導体装置８２の要部断面図を示す。
【図７】実施例５の半導体装置７２の製造方法を示す。
【符号の説明】
【００４６】
４：半導体基板
４ａ，４ｂ：チップ側面
８ａ〜８ｅ、４８ａ〜４８ｅ、５８ａ〜５８ｆ、６８ａ〜６８ｆ、７８ｃ〜７８ｆ、８８ａ〜８８ｄ：不純物拡散層
８，４８，５８，６８，７８，８８：不純物拡散領域
Ａ：中心範囲
Ｂ：周辺範囲
Ｃ：外周範囲
【図１】
2010153432.tif 000003
【図２】
2010153432.tif 000004
【図３】
2010153432.tif 000005
【図４】
2010153432.tif 000006
【図５】
2010153432.tif 000007
【図６】
2010153432.tif 000008
【図７】
2010153432.tif 000009