(57)【要約】【課題】  チップセレクト信号（識別信号）をアクティブ側に論理確定した上で、ハーネスが断線したときであっても、そのエラー（異常）を検出・特定することにより、不適切な状態のまま通信を続けて不具合を拡大させることを防止する。【解決手段】  シリアル通信装置のＣＰＵ１１（マスタ制御部）は、複数のデバイス（スレーブ制御部）２０〜２３のレジスタに各々値の書き込みを行った後、そのレジスタ内の値を読み出して期待値と照合することにより、複数のデバイス２０〜２３との間のハーネス１〜４によるシリアル通信の異常を検出し、その異常であるシリアル通信を特定する。【選択図】        図１
2010122736.tif 000002
【特許請求の範囲】
【請求項１】
マスタ制御部と複数のスレーブ制御部との間のシリアル方式による通信であるシリアル通信に用いる信号線として、少なくとも送受信データ，クロック信号，識別信号用の３種類の信号線を用いると共に、前記複数のスレーブ制御部が各々データ保持用のレジスタを有するシリアル通信装置であって、
前記マスタ制御部に、前記複数のスレーブ制御部の前記レジスタに各々値の書き込みを行った後、該レジスタ内の値を読み出して期待値と照合することにより、前記シリアル通信の異常を検出し、その異常であるシリアル通信を特定する異常検出手段を設けたことを特徴とするシリアル通信装置。
【請求項２】
請求項１に記載のシリアル通信装置において、
前記スレーブ制御部を少なくとも３つ備え、
前記マスタ制御部の前記異常検出手段は、前記マスタ制御部とシリアル通信する２つのスレーブ制御部の異なる組み合わせを前記少なくとも３つのスレーブ制御部の中から順番に選択し、その２つのスレーブ制御部の前記レジスタに各々値の書き込みを行った後、該レジスタ内の値を読み出して期待値と照合することにより、異常であるシリアル通信を特定することを特徴とするシリアル通信装置。
【請求項３】
請求項１に記載のシリアル通信装置において、
前記スレーブ制御部を少なくとも３つ備え、
前記マスタ制御部の前記異常検出手段は、前記少なくとも３つのスレーブ制御部の同じアドレスの前記レジスタに各々異なる値の書き込みを行うことを特徴とするシリアル通信装置。
【請求項４】
請求項１に記載のシリアル通信装置において、
前記スレーブ制御部を少なくとも３つ備え、
前記マスタ制御部の前記異常検出手段は、前記少なくとも３つのスレーブ制御部の異なるアドレスの前記レジスタに各々値の書き込みを行うことを特徴とするシリアル通信装置。
【請求項５】
請求項１乃至４のいずれか一項に記載のシリアル通信装置を備えたことを特徴とする画像形成装置。
【請求項６】
請求項５に記載の画像形成装置において、
前記シリアル通信装置の前記マスタ制御部に、前記異常検出手段によって前記シリアル通信の異常が検出された場合に、当該画像形成装置を停止させる装置停止手段を設けたことを特徴とした画像形成装置。
【請求項７】
請求項５に記載の画像形成装置において、
フルカラー画像形成を行うため、１つのマスタ色の作像を行うマスタ色作像手段および各々異なるスレーブ色の作像を行う複数のスレーブ色作像手段とを備え、
前記シリアル通信装置の前記複数のスレーブ制御部は、前記マスタ色作像手段および前記複数のスレーブ色作像手段を各々制御する手段であり、
前記シリアル通信装置の前記マスタ制御部に、前記異常検出手段によって前記シリアル通信の異常が検出され、その異常であるシリアル通信として前記複数のスレーブ色作像手段のいずれかを制御するスレーブ制御部とのシリアル通信が特定された場合に、該複数のスレーブ色作像手段によるスレーブ色の作像を前記複数のスレーブ制御部に禁止させるスレーブ色作像禁止手段を設けたことを特徴とする画像形成装置。
【請求項８】
請求項７に記載の画像形成装置において、
前記マスタ色とは黒色であることを特徴とする画像形成装置。
【請求項９】
請求項５乃至８のいずれか一項に記載の画像形成装置において、
前記シリアル通信装置の前記マスタ制御部に、当該画像形成装置の電源ＯＮ時，スリープ状態からの復帰時，又はドアクローズ時に、前記異常検出手段に動作開始を指示する動作開始指示手段を設けたことを特徴とした画像形成装置。
【請求項１０】
請求項７又は８に記載の画像形成装置において、
前記シリアル通信装置の前記マスタ制御部に、少なくとも前記マスタ色作像手段によるマスタ色の作像を開始するタイミング又はその直前に、前記異常検出手段に動作開始を指示する動作開始指示手段を設けたことを特徴とした画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、シリアル通信（シリアル方式による通信）を行うシリアル通信装置、およびそれを備えた複写機，プリンタ，ファクシミリ装置等の画像形成装置に関する。
【背景技術】
【０００２】
シリアル通信装置やそれを有する画像形成装置（以下「機器」ともいう）では、機器の電源がＯＮになった後、機器内部のＬＳＩが全て正常動作しているかどうかの動作確認として、ＬＳＩのレジスタのＷ（書き込み）／Ｒ（読み出し）が正常にできるかどうか等の初期制御が一般的に行われている（例えば特許文献１参照）。
【特許文献１】特開２００５−２０２６４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１記載のものでは、回り込み防止のため、チップセレクト信号をアクティブ側に論理確定し、その上でハーネス（シリアル通信線）が断線したときのエラーが適切に検出できないという問題があった。
この発明は、上記の点に鑑みてなされたものであり、チップセレクト信号（識別信号）をアクティブ側に論理確定した上で、ハーネスが断線したときであっても、そのエラー（異常）を検出・特定することにより、不適切な状態のまま通信を続けて不具合を拡大させることを防止することを目的とする。
【課題を解決するための手段】
【０００４】
この発明は、上記の目的を達成するため、シリアル通信装置およびそれを備えた画像形成装置を提供する。
この発明によるシリアル通信装置は、マスタ制御部と複数のスレーブ制御部との間のシリアル方式による通信であるシリアル通信に用いる信号線として、少なくとも送受信データ，クロック信号，識別信号用の３種類の信号線を用いると共に、上記複数のスレーブ制御部が各々データ保持用のレジスタを有するシリアル通信装置であって、上記マスタ制御部に、上記複数のスレーブ制御部の上記レジスタに各々値の書き込みを行った後、該レジスタ内の値を読み出して期待値と照合することにより、上記シリアル通信の異常を検出し、その異常であるシリアル通信を特定する異常検出手段を設けたものである。
【０００５】
さらに、上記スレーブ制御部を少なくとも３つ備え、上記マスタ制御部の上記異常検出手段が、上記マスタ制御部とシリアル通信する２つのスレーブ制御部の異なる組み合わせを上記少なくとも３つのスレーブ制御部の中から順番に選択し、その２つのスレーブ制御部の上記レジスタに各々値の書き込みを行った後、該レジスタ内の値を読み出して期待値と照合することにより、異常であるシリアル通信を特定するようにするとよい。
【０００６】
あるいは、上記スレーブ制御部を少なくとも３つ備え、上記マスタ制御部の上記異常検出手段が、上記少なくとも３つのスレーブ制御部の同じアドレスの上記レジスタに各々異なる値の書き込みを行うようにしてもよい。
あるいはまた、上記スレーブ制御部を少なくとも３つ備え、上記マスタ制御部の上記異常検出手段が、上記少なくとも３つのスレーブ制御部の異なるアドレスの上記レジスタに各々値の書き込みを行うようにしてもよい。
【０００７】
この発明による画像形成装置は、上述したシリアル通信装置を備えたものである。
そして、上記シリアル通信装置の上記マスタ制御部に、上記異常検出手段によって上記シリアル通信の異常が検出された場合に、当該画像形成装置を停止させる装置停止手段を設けるとよい。
【０００８】
また、フルカラー画像形成を行うため、１つのマスタ色（例えば黒色）の作像を行うマスタ色作像手段および各々異なるスレーブ色の作像を行う複数のスレーブ色作像手段とを備え、上記シリアル通信装置の上記複数のスレーブ制御部を、上記マスタ色作像手段および上記複数のスレーブ色作像手段を各々制御する手段とし、上記シリアル通信装置の上記マスタ制御部に、上記異常検出手段によって上記シリアル通信の異常が検出され、その異常であるシリアル通信として上記複数のスレーブ色作像手段のいずれかを制御するスレーブ制御部とのシリアル通信が特定された場合に、該複数のスレーブ色作像手段によるスレーブ色の作像を上記複数のスレーブ制御部に禁止させるスレーブ色作像禁止手段を設けるとよい。
【０００９】
さらに、上記シリアル通信装置の上記マスタ制御部に、当該画像形成装置の電源ＯＮ時，スリープ状態からの復帰時，又はドアクローズ時に、上記異常検出手段に動作開始を指示する動作開始指示手段を設けるとよい。
あるいは、上記シリアル通信装置の上記マスタ制御部に、少なくとも上記マスタ色作像手段によるマスタ色の作像を開始するタイミング又はその直前に、上記異常検出手段に動作開始を指示する動作開始指示手段を設けるとよい。
【発明の効果】
【００１０】
この発明によれば、シリアル通信装置のマスタ制御部が、複数のスレーブ制御部のレジスタに各々値の書き込みを行った後、そのレジスタ内の値を読み出して期待値と照合することにより、シリアル通信（マスタ制御部と複数のスレーブ制御部との間のシリアル方式による通信）の異常を検出し、その異常であるシリアル通信を特定するので、識別信号（チップセレクト信号）をアクティブ側に論理確定した上でシリアル通信線（ハーネス）が断線したときであっても、その異常（エラー）を検出・特定でき、不適切な状態のまま通信を続けて不具合を拡大させることを防止することができる。
【発明を実施するための最良の形態】
【００１１】
以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
図１は、この発明を実施するシリアル通信装置の構成例（マスタ制御部とスレーブ制御部との接続例）を示す回路図である。
【００１２】
このシリアル通信装置は、マスタ制御部に相当するＣＰＵボード１０と、それに接続するスレーブ制御部に相当する複数のデバイス（ＤＥＶ０〜３）２０〜２３と、ＯＲ回路１２とを備え、ＣＰＵボード１０から各デバイス（ＤＥＶ０〜３）２０〜２３を制御することができる。
各デバイス（ＤＥＶ０〜３）２０〜２３は、各々データ保持用のレジスタを備え、後述する作像部（作像手段）を制御することができる。
なお、デバイス２０〜２３に、作像手段を構成する装置を加えることにより、複写機，プリンタ，ファクシミリ装置等の画像形成装置を構成する。また、各デバイスは３つ又は５つ以上であってもよい。
【００１３】
ＣＰＵボード１０に搭載するＣＰＵ１１と各デバイス（ＤＥＶ０〜３）２０〜２３とは、シリアル通信（シリアル方式による通信）に用いるハーネス（信号線）１〜４によって接続されている。そして、ＣＰＵ１１と各デバイス（ＤＥＶ０〜３）２０〜２３との間は、次の４本の信号で送受信する。ＣＰＵ１１から各デバイス（ＤＥＶ０〜３）２０〜２３へ送信する信号は、／送信データ（「／」は負論理を示す），クロック信号，／チップセレクト信号（識別信号）である。各デバイス（ＤＥＶ０〜３）２０〜２３からＣＰＵ１１へ送信する信号は、ＣＰＵ１１から見て／受信データである（各デバイス２０〜２３からは送信データ）。なお、各信号の「／」は、説明の都合上、省略する場合もある。
【００１４】
このシリアル通信装置の動作としては、チップセレクト信号がアサートしているデバイス（スレーブデバイス）に対し、クロック信号が入力されるとき、データのリード（読み出し）又はライト（書き込み）が行われ、チップセレクト信号がネゲートしているときはスレーブデバイスが動作しない。
【００１５】
図２は、図１のＣＰＵボード１０と各デバイス（ＤＥＶ０〜３）２０〜２３とが異なる電源を用いる要部構成例を示す回路図である。
各デバイス（ＤＥＶ０〜３）２０〜２３は、スイッチ５により任意に電源が切断される。スイッチ５としては、インタロックスイッチ等が上げられ、各デバイス（ＤＥＶ０〜３）２０〜２３としては、レーザビーム等の光ビームを用いる光ビーム走査装置（作像手段を構成する）など、安全を考慮する必要がある装置を制御するデバイスが挙げられる。
【００１６】
例えば、各デバイス（ＤＥＶ０〜３）２０〜２３の電源が切断されているときに、その各デバイス（ＤＥＶ０〜３）２０〜２３の入力部分で論理確定用にプルアップ処理されていると、ＣＰＵボード１０から負論理だとＨレベルであるネゲート信号が入力されたとき、プルアップ抵抗を介して電源の回りこみが生じてしまう。よって、論理確定用としては図１に示すようにプルダウン抵抗Ｒを用いるプルダウン処理を施す。
【００１７】
そうすれば、ハーネス１〜４のいずれかで断線の故障が起こったとき、ＣＰＵ１１（マスタ制御部）からみて、送信信号，クロック信号，チップセレクト信号がＬレベルとなる。送信信号がＬレベルとなったときは、アドレスおよびデータがすべて０となる。クロック信号がＬレベルのままになったときは、アドレスおよびデータの送受信ができない。これらの故障は、従来の特定のレジスタをリードライトするという制御により、インタフェース（シリアル通信）に問題があることが分かる。
【００１８】
しかし、チップセレクト信号がＬレベルのとき、デバイス（ＤＥＶ０）２０に対して送受信するはずであるのに、デバイス（ＤＥＶ２）２２のチップセレクト信号を送信するためのハーネス２が断線していると、デバイス（ＤＥＶ２）２２に関してもレジスタへのリードライトを実施してしまう。その結果、誤動作の原因となる。つまり、プルダウン条件で使用するとき、ハーネス断線によるチップセレクト信号の誤動作を検出し、エラーと判断する必要がある。
【００１９】
誤動作は、次のような動作である。
ライト時は他のデバイス（ＤＥＶ）のレジスタに書き込もうとしているのに、断線を生じているデバイス（ＤＥＶ）のレジスタにもライトしてしまう。リード時は他のデバイス（ＤＥＶ）のアドレスのデータを読み込んでいるのに、断線を生じているデバイス（ＤＥＶ）のデータも、ＯＲ回路１２でＯＲされてＣＰＵ１１へ送信されてしまう。
【００２０】
図３は、図１のＣＰＵ１１によるインタフェースの異常検出処理（異常であるインタフェースを特定する処理を含む）の一例を示すフローチャートである。
図４は、図３の各リードライト処理のサブルーチンの一例を示すフローチャートである。
【００２１】
この実施形態では、各デバイス（ＤＥＶ０〜３）２０〜２３は４つであるため、ＣＰＵ１１が、図３に示すように、ＣＰＵ１１とシリアル通信する（ＣＰＵ１１がリードライトする）２つのデバイスの異なる組み合わせ（以下に示す４つの組み合わせのいずれか）を各デバイス（ＤＥＶ０〜３）２０〜２３の中から順番に選択し、その選択した２つのデバイスのレジスタに対してリードライト処理を行う。
【００２２】
（１）ＤＥＶ０，１の組み合わせ
（２）ＤＥＶ１，２の組み合わせ
（３）ＤＥＶ２，３の組み合わせ
（４）ＤＥＶ３，０の組み合わせ
【００２３】
すなわち、選択した２つのデバイスのレジスタに対してリードライト処理を行う場合、図４に示すように、まずデータの初期化、つまり全てのデバイス（ＤＥＶ０〜３）２０〜２３のレジスタのアドレス「０ｘ０００１」に「０ｘ００００」の書き込みを行う。
次に、選択した２つのデバイスのレジスタのアドレス「０ｘ０００１」に各々「０ｘＡ０００」，「０ｘ０Ａ００」の書き込みを行った後、その各レジスタ内の値（データ）を各々読み出して期待値と照合することにより、インタフェースの異常を検出してその異常であるインタフェースを特定する。つまり、読み出した値と期待値とが一致しなかった場合に、インタフェースの異常と判断して、その異常であるインタフェースを特定するエラー処理を行う。
【００２４】
ここで、例えばデバイス（ＤＥＶ０）２０とデバイス（ＤＥＶ１）２１のレジスタのアドレス「０ｘ０００１」に各々「０ｘＡ０００」，「０ｘ０Ａ００」の書き込みを行うと、通常はデバイス（ＤＥＶ０）２０には「０ｘＡ０００」が書き込まれ、デバイス（ＤＥＶ１）２１には「０ｘ０Ａ００」が書き込まれる。
しかし、図１に示したような構成で、ＣＰＵ１１とデバイス（ＤＥＶ０）２０との間のハーネス１が断線していると、次のようなこととなる。
【００２５】
すなわち、ＣＰＵ１１がデバイス（ＤＥＶ０）２０のレジスタに「０ｘＡ０００」を書き込んだ後に、デバイス（ＤＥＶ１）２１のレジスタに「０ｘ０Ａ００」を書き込むと、デバイス（ＤＥＶ０）２０のレジスタ内の「０ｘＡ０００」がデバイス（ＤＥＶ１）２１のレジスタへの「０ｘ０Ａ００」の書き込みで上書きされる。
その後、リード動作により読み出せば、デバイス（ＤＥＶ０）２０のレジスタから読み出された値は「０ｘ０Ａ００」、デバイス（ＤＥＶ１）２１のレジスタから読み出された値も「０ｘ０Ａ００」となり、期待値と一致しない。
【００２６】
また、ＣＰＵ１１とデバイス（ＤＥＶ１）２１との間のハーネス２が断線していると、デバイス（ＤＥＶ０）２０のレジスタに「０ｘＡ０００」を書き込んだ後に、デバイス（ＤＥＶ１）２１に「０ｘ０Ａ００」を書き込むと、デバイス（ＤＥＶ０）２０のレジスタ内の値は「０ｘＡ０００」、デバイス（ＤＥＶ１）２１のレジスタ内の値は「０ｘ０Ａ００」となる。
その後、リード動作により読み出せば、デバイス（ＤＥＶ０）２０のレジスタからの読み出しでＯＲ回路１２でＯＲされ、デバイス（ＤＥＶ０）２０から読み出された値は「０ｘＡＡ００」となり、デバイス（ＤＥＶ１）２１のレジスタから読み出された値は「０ｘ０Ａ００」となり、期待値と一致しない。
【００２７】
読み出しで「Ａ」が１つで期待値と一致しなかったときには、期待値と一致しないデバイス（ＤＥＶ）とＣＰＵ１１とのインタフェースに不具合があり、読み出しで「Ａ」が２つになったときには、「Ａ」が２つにならなかったデバイス（ＤＥＶ）とＣＰＵ１１とのインタフェースが不良となる。
このように、デバイス（ＤＥＶ）とＣＰＵ１１とを接続するためのチップセレクト信号が断線しているかどうかを検出（判断）することができる。もちろん、他の信号が断線していたとしても、読み取る値が異常になるため、エラーと判断できる。
【００２８】
図５は、図１のＣＰＵ１１によるインタフェースの異常検出処理（異常であるインタフェースを特定する処理を含む）の他の例を示すフローチャートである。
ＣＰＵ１１は、図５に示すように、全てのデバイス（ＤＥＶ０〜３）２０〜２３のレジスタのアドレス「０ｘ０００１」に「０ｘ００００」の書き込み（データの初期化）を行った後、デバイス（ＤＥＶ０）２０のレジスタからデバイス（ＤＥＶ３）２３のレジスタまで各々同じアドレス「０ｘ０００１」に異なる値「０ｘＡ０００」「０ｘ０Ａ００」「０ｘ００Ａ０」「０ｘ０００Ａ」を順次書き込み、その後各デバイス（ＤＥＶ０〜３）２０〜２３のレジスタ内の値を順次読み出して期待値と照合し、読み出した値と期待値とが一致しなかった場合に、インタフェースの異常と判断して、その異常であるインタフェースを特定するエラー処理を行う。
【００２９】
ここで、デバイス（ＤＥＶ１）２１へのチップセレクト信号送信のためのハーネス２が断線している場合、各デバイス（ＤＥＶ０〜３）２０〜２３のレジスタに書き込んだ値は次のようになる。
ＤＥＶ０:０ｘＡ０００
ＤＥＶ１:０ｘ０００Ａ
ＤＥＶ２:０ｘ００Ａ０
ＤＥＶ３:０ｘ０００Ａ
【００３０】
また、各デバイス（ＤＥＶ０〜３）２０〜２３のレジスタから読み出した値は、次のようになる。
ＤＥＶ０:０ｘＡ００Ａ
ＤＥＶ１:０ｘ０００Ａ
ＤＥＶ２:０ｘ００ＡＡ
ＤＥＶ３:０ｘ０００Ａ
【００３１】
よって、期待値と一致しておらず、ハーネス２が断線していることを判断できる。
図５に示した処理では、１つのデバイスのレジスタ内の値を読み出しては期待値と照合し、一致しない場合にエラー処理を行うようにしているが、全てのデバイスのレジスタ内の値を順次読み出し、期待値との照合を全て完了した後、期待値と一致しない値があった場合に、エラー処理を行うようにしても良い。
【００３２】
図６は、図１のＣＰＵ１１によるインタフェースの異常検出処理（異常であるインタフェースを特定する処理を含む）の更に他の例を示すフローチャートである。
ＣＰＵ１１は、図６に示すように、全てのデバイス（ＤＥＶ０〜３）２０〜２３のレジスタのアドレス「０ｘ０００１」〜「０ｘ０００４」に「０ｘ００００」の書き込み（データの初期化）を行った後、デバイス（ＤＥＶ０）２０のレジスタからデバイス（ＤＥＶ３）２３のレジスタまで各々異なるアドレス「０ｘ０００１」「０ｘ０００２」，「０ｘ０００３」，「０ｘ０００４」に各々異なる値「０ｘＡ０００」「０ｘ０Ａ００」「０ｘ００Ａ０」「０ｘ０００Ａ」を順次書き込み、その後各デバイス（ＤＥＶ０〜３）２０〜２３のレジスタ内の値を順次読み出して期待値と照合し、読み出した値と期待値とが一致しなかった場合に、インタフェースの異常と判断して、その異常であるインタフェースを特定するエラー処理を行う。
【００３３】
ここで、デバイス（ＤＥＶ１）２１へのチップセレクト信号送信のためのハーネス２が断線している場合、各デバイス（ＤＥＶ０〜３）２０〜２３のレジスタの異なるアドレスに書き込んだ値は、以下の表１に示すようになる。なお、その各値は、同じ値であってもよい。
【００３４】
【表１】
2010122736.tif 000003
【００３５】
また、各デバイス（ＤＥＶ０〜３）２０〜２３のレジスタから読み出した値は、以下の表２に示すようになる。
【００３６】
【表２】
2010122736.tif 000004
【００３７】
よって、デバイス（ＤＥＶ１）２１とＣＰＵ１１との間のチップセレクト信号送信のためのハーネス２が断線しており、各デバイス（ＤＥＶ０〜３）２０〜２３のレジスタ内のアドレス「０ｘ０００１」〜「０ｘ０００４」から値を読み出したときは、書き込んでいないアドレスからも値を読み出すことになる。このようなとき、エラーと判断する。
【００３８】
このように、ＣＰＵ（マスタ制御部）が複数のデバイス（スレーブ制御部）のレジスタに各々値の書き込みを行った後、そのレジスタ内の値を読み出して期待値と照合することにより、シリアル通信の異常を検出し、その異常であるシリアル通信を特定するので、チップセレクト信号をアクティブ側に論理確定した上でハーネス（シリアル通信線）が断線したときであっても、その異常（エラー）を検出・特定でき、不適切な状態のまま通信を続けて不具合を拡大させることを防止することができる。
【００３９】
図７は、上述した３種類のインタフェースの異常検出処理のいずれかを行う図１に示したシリアル通信装置を備えた画像形成装置の構成例を示す図である。
この画像形成装置はタンデム型のフルカラー画像形成装置であり、作像手段を構成するＹ（イエロー），Ｍ（マゼンタ），Ｃ（シアン），Ｋ（ブラック）の４色分の像担持体１０１（１０１Ｙ，１０１Ｍ，１０１Ｃ，１０１Ｋ）や、それに関係する装置をもつ。
ここで、各像担持体１０１としては、感光体ドラムあるいは感光体ベルトがあり、その各像担持体１０１の表面を各々帯電装置１０２（１０２Ｙ，１０２Ｍ，１０２Ｃ，１０２Ｋ）で帯電させ、その各帯電面に光ビーム走査装置（光書込部）１０３で光ビームを照射することによって静電潜像を作成する。
【００４０】
光ビームを照射する光源としてはＬＤ（レーザダイオード）、ＬＥＤ（発光ダイオード）、又はＥＬ（エレクトロルミネセンス）等によるものが上げられる。
各像担持体１０１の帯電面に各々形成された静電潜像は、各々各現像装置１０４（１０４Ｙ，１０４Ｍ，１０４Ｃ，１０４Ｋ）で現像して可視像を形成し、その各可視像を一次転写装置１０５（１０５Ｙ，１０５Ｍ，１０５Ｃ，１０５Ｋ）で中間媒体１０６上に転写する。
【００４１】
その転写後に各像担持体１０１に残留する可視像（現像剤）は、各像担持体１０１上の各クリーニング装置１０７（１０７Ｙ，１０７Ｍ，１０７Ｃ，１０７Ｋ）で各々クリーニングされ、各除電装値１０８（１０８Ｙ，１０８Ｍ，１０８Ｃ，１０８Ｋ）で各像担持体１０１の表面が各々除電される。
ここで、各クリーニング装置１０７としては、クリーングブレードやクリーニングブラシ等があり、中間媒体１０６としては中間転写ベルトが挙げられる。中間転写ベルトの材質としてはポリイミド製のものが用いられることが多い。
【００４２】
各像担持体１０１上で作られた各色の可視像は、中間媒体（中間転写ベルト）１０６上で重ね合わされてフルカラー画像となり、二次転写装置１０９で転写紙Ｓ上に転写される。その後、定着装置１１０で定着される。
二次転写装置１０９による転写後に中間媒体１０６上に残留する可視像は、クリーニング装置１１１でクリーニングされる。
ここで、像担持体１０１Ｋやそれに関係する装置が、１つのマスタ色（黒色）の作像を行うマスタ色作像手段に相当する。他の３つの像担持体１０５Ｙ，１０５Ｍ，１０５Ｃやそれらに関係する装置が、スレーブ色の作像を行うスレーブ色作像手段に相当する。
【００４３】
図８は、図７に示した画像形成装置の制御系の構成例（コントローラと書込制御部との接続例）を示す図である。なお、ここでは光ビーム走査装置１０３を「レーザビーム走査装置」としている。また、図示の都合上、書込制御部や、作像手段を構成するＬＤや像担持体を１セットのみ示している。
制御部２００は、ＣＰＵ（中央処理装置）やその周辺ＡＳＩＣ（Application Specific Integrated Circuit）からなる。
この制御部２００は、コントローラ２０１からデータを受けて、書込制御部２０２を介して光ビーム走査装置１０３（レーザビーム走査装置）内の各ＬＤを駆動している。
【００４４】
制御部２００はまた、ある一定のタイミングで書込制御部２０２（ＬＤドライバ）へ画像データを送信せねばならず、当該制御部２００に予め設定されたタイミングで書込制御部２０２へ画像データを送信している。
書込制御部２０２は、制御部２００からの画像データに応じて光ビーム走査装置１０３内の各ＬＤ２０２ａを各々変調駆動して対応するレーザビームを射出させ、ポリゴンモータ２０３によって回転するポリゴンミラーにより偏向し、副走査方向に回転する像担持体１０１の帯電面を主走査方向に走査（スキャン）して静電潜像を作成する。
ポリゴンモータ２０３は、制御部２００に接続されている。
【００４５】
制御部２００は、各像担持体１０１の軸方向（主査走査方向）の外側で各々レーザビームを検知する各水平同期センサ２０４からの同期検知信号に基づいて、一回あるいは特定のスキャンタイミングで同期をとっており、これによって一定のタイミングで各像担持体１０１の帯電面に静電潜像を作成することができる。
この制御部２００は、コントローラ２０１からプリントスタート信号を受信すると、プリント（画像形成）の準備をはじめ、その準備が整ったら書込制御部２０２へプリントスタート信号を送信する。
書込制御部２０２は、プリントスタート信号を受け取り次第、プリントを開始する。
【００４６】
ここで、制御部２００が図１のＣＰＵボード１０（マスタ制御部）に相当する。書込制御部２０２および他の図示しない３つの書込制御部がデバイス２０〜２３（スレーブ制御部）に相当する。
書込制御部２０２は、マスタ色作像手段を構成する像担持体等の駆動を制御する。
他の図示しない３つの書込制御部は、３つのスレーブ色作像手段を各々構成する像担持体等の駆動を各々制御する。
【００４７】
制御部２００は、この発明に関わる処理として、上述した３種類のインタフェース（シリアル通信）の異常検出処理のいずれかを行うことにより、いずれかの書込制御部とのインタフェースの異常を検出した場合に、当該画像形成装置を停止させる。あるいは、いずれかの書込制御部とのインタフェースの異常を検出し、その異常であるインタフェースとして３つのスレーブ色作像手段を各々構成する像担持体等のいずれかを制御する書込制御部（スレーブ制御部）とのインタフェースを特定した場合に、その各スレーブ色作像手段を各々構成する像担持体等によるスレーブ色の作像を対応する各書込制御部（スレーブ制御部）に禁止させ、マスタ色作像手段を構成する像担持体等によるマスタ色（黒色）の作像のみを書込制御部２０２（マスタ制御部）に行わせる。
【００４８】
インタフェースの異常検出処理は、当該画像形成装置の電源ＯＮ時，スリープ状態からの復帰時，又はドアクローズ時に開始するようにするとよい。
あるいは、少なくともマスタ色作像手段を構成する像担持体等によるマスタ色の作像を開始するタイミング（ＬＤ等の点灯タイミング，ポリゴンモータのＯＮタイミング，コントローラからのプリントスタート信号の送信タイミング，制御部からのプリントスタート信号送信のタイミング）又はその直前に開始するようにしてもよい。
【００４９】
このように、チップセレクト信号送信用のハーネスが断線し、制御部がいずれかの書込制御部との間のインタフェースの異常を検出した場合に、機械を停止させたり、スレーブ色の作像を禁止することにより、更なる故障が起きることを防ぐことができる。
【産業上の利用可能性】
【００５０】
以上の説明から明らかなように、この発明によれば、シリアル通信装置のマスタ制御部が、識別信号をアクティブ側に論理確定した上でシリアル通信線が断線したときであっても、その異常を検出・特定できるため、不適切な状態のまま通信を続けて不具合を拡大させることを防止することができる。よって、更なる故障が起きることを回避可能にしたシリアル通信装置およびそれを備えた画像形成装置を提供できる。
【図面の簡単な説明】
【００５１】
【図１】この発明の一実施形態であるこの発明を実施するシリアル通信装置の構成例を示す回路図である。
【図２】図１のＣＰＵボード１０と各デバイス（ＤＥＶ０〜３）２０〜２３とが異なる電源を用いる要部構成例を示す回路図である。
【図３】図１のＣＰＵ１１によるインタフェースの異常検出処理の一例を示すフロー図である。
【図４】図３の各リードライト処理のサブルーチンの一例を示すフロー図である。
【００５２】
【図５】図１のＣＰＵ１１によるインタフェースの異常検出処理の他の例を示すフロー図である。
【図６】同じく異常検出処理の更に他の例を示すフロー図である。
【図７】図１に示したシリアル通信装置を有する画像形成装置の構成例を示す図である。
【図８】図７に示した画像形成装置の制御系の構成例を示す図である。
【符号の説明】
【００５３】
１〜４：ハーネス    ５：スイッチ    １０：ＣＰＵボード    １１：ＣＰＵ
１２：ＯＲ回路    ２０〜２３：デバイス    
１０１（１０１Ｙ，１０１Ｍ，１０１Ｃ，１０１Ｋ：像担持体
１０２（１０２Ｙ，１０２Ｍ，１０２Ｃ，１０２Ｋ）：帯電装置
１０３：光ビーム走査装置（光書込部）
１０４（１０４Ｙ，１０４Ｍ，１０４Ｃ，１０４Ｋ）：各現像装置
１０５（１０５Ｙ，１０５Ｍ，１０５Ｃ，１０５Ｋ）：転写装置    １０３：中間媒体
１０７（１０７Ｙ，１０７Ｍ，１０７Ｃ，１０７Ｋ），１１１：クリーニング装置
１０８（１０８Ｙ，１０８Ｍ，１０８Ｃ，１０８Ｋ）：除電装値
１０９：二次転写装置    １１０：定着装置    ２００：制御部
２０１：コントローラ    ２０２：書込制御部    ２０３：ポリゴンモータ
２０４：水平同期センサ
【図１】
2010122736.tif 000005
【図２】
2010122736.tif 000006
【図３】
2010122736.tif 000007
【図４】
2010122736.tif 000008
【図５】
2010122736.tif 000009
【図６】
2010122736.tif 000010
【図７】
2010122736.tif 000011
【図８】
2010122736.tif 000012