(57)【要約】【課題】高速処理に対応可能なアナログデジタル変換器を提供する。【解決手段】デジタル信号に変換されるアナログ信号の電圧値とランプ波とを比較するコンパレータ４と、コンパレータによる比較処理が完了した時点でのカウント値を計数するカウンタ５と、全てのカウンタ５による比較処理が完了した時点を判定する判定回路９とを備えるアナログデジタル変換器であって、判定回路９によって全てのカウンタ５による比較処理が完了したと判定するとアナログデジタル変換処理を終了する。【選択図】図１
2010153981.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号に変換されるそれぞれのアナログ信号に対応して設けられ、デジタル信号に変換されるアナログ信号の電圧値と所定の参照信号の電圧値とを比較する比較部と、
各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、
全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える
アナログデジタル変換装置。
【請求項２】
先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部を備え、
前記比較部は、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項１に記載のアナログデジタル変換装置。
【請求項３】
前記参照信号生成部は、前記ダウンカウントの参照信号が最小電圧値に達しても前記比較部による比較処理が完了していない場合には同参照信号生成部の最大電圧値からダウンカウントの参照信号を生成し、若しくは、前記アップカウントの参照信号が最大電圧値に達しても前記比較部による比較処理が完了していない場合には同参照信号生成部の最小電圧値からアップカウントの参照信号を生成する
請求項２に記載のアナログデジタル変換装置。
【請求項４】
先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を最大電圧値として記憶し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値を最小電圧値として記憶する電圧値記憶部と、
該電圧値記憶部に記憶された前記最大電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶部に記憶された前記最小電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部を備え、
前記比較部は、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項１に記載のアナログデジタル変換装置。
【請求項５】
先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を最大電圧値として記憶し、若しくは、先のタイミングでデジタル信号に変換された複数のアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を最小電圧値として記憶する電圧値記憶部と、
該電圧値記憶部に記憶された前記最大電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶部に記憶された前記最小電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部を備え、
前記比較部は、後のタイミングでデジタル信号に変換されるアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項１に記載のデジタルアナログ変換装置。
【請求項６】
デジタル信号に変換されるそれぞれのアナログ信号の電圧値と、所定の参照信号とを比較する比較工程と、
それぞれの比較工程が完了した時点のカウント値を計数するカウント計数工程と、
全ての比較工程が完了した時点を判定する判定工程とを備える
アナログデジタル変換方法。
【請求項７】
前記判定工程により全ての比較工程が完了したと判定した時点、若しくは、前記判定工程により全ての比較工程が完了したと判定した時点から所定期間が経過した時点で、前記比較工程若しくは前記カウント計数工程の少なくとも一方を停止する
請求項６に記載のアナログデジタル変換方法。
【請求項８】
前記判定工程により全ての比較工程が完了したと判定した時点、若しくは、前記判定工程により全ての比較工程が完了したと判定した時点から所定期間が経過した時点で、前記比較工程及び前記カウント計数工程を停止する
請求項６に記載のアナログデジタル変換方法。
【請求項９】
入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、
読み出しが行われるそれぞれの画素に対応して設けられ、読み出しが行われた画素で生成されたアナログ信号の電圧値と、所定の参照信号の電圧値を比較する比較部と、
各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、
全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える
撮像装置。
【請求項１０】
先のタイミングで読み出しが行われた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、先のタイミングで読み出しが行われた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部を備え、
前記比較部は、後のタイミングで読み出しが行われた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項９に記載の撮像装置。
【請求項１１】
先のタイミングで読み出しが行われた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を最大電圧値として記憶し、若しくは、先のタイミングで読み出しが行われた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値を最小電圧値として記憶する電圧値記憶部と、
該電圧値記憶部に記憶された前記最大電圧値よりも所定電圧だけ大きな電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶部に記憶された前記最小電圧値よりも所定電圧だけ小さな電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部とを備え、
前記比較部は、後のタイミングで読み出しが行われた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項９に記載の撮像装置。
【請求項１２】
先のタイミングで読み出しが行われた複数の画素で生成されたアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ大きな電圧値を最大電圧値として記憶し、若しくは、先のタイミングで読み出しが行われた複数の画素で生成されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を最小電圧値として記憶する電圧値記憶部と、
該電圧値記憶部に記憶された前記最大電圧値を初期電圧値としたダウンカウントの参照信号を生成し、若しくは、前記電圧値記憶部に記憶された前記最小電圧値を初期電圧値としたアップカウントの参照信号を生成する参照信号生成部とを備え、
前記比較部は、後のタイミングで読み出しが行われた画素で生成されたアナログ信号の電圧値と、前記参照信号生成部で生成された参照信号の電圧値とを比較する
請求項９に記載の撮像装置。
【請求項１３】
後のタイミングで読み出しが行われた画素は、先のタイミングで読み出しが行われた画素と隣接している
請求項１０、請求項１１または請求項１２に記載の撮像装置。
【請求項１４】
先のタイミングで読み出しが行われた画素と、後のタイミングで読み出しが行われた画素は同一画素である
請求項１０、請求項１１または請求項１２に記載の撮像装置。
【請求項１５】
マトリクス状に配列された画素で入射光に応じたアナログ信号を蓄積する蓄積工程と、
読み出しが行われた前記画素で生成されたアナログ信号の電圧値と、所定の参照信号とを比較する比較工程と、
それぞれの比較工程が完了した時点のカウント値を計数するカウント計数工程と、
全ての比較工程が完了した時点を判定する判定工程とを備える
撮像装置の駆動方法。
【請求項１６】
入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、
該画素アレイ部に入射光を導く光学系と、
読み出しが行われるそれぞれの画素に対応して設けられ、読み出しが行われた画素で生成されたアナログ信号の電圧値と、所定の参照信号の電圧値を比較する比較部と、
各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、
全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える
カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログデジタル変換装置及びその変換方法、並びに撮像装置及びその駆動方法、並びにカメラに関する。詳しくは、アナログ信号を時間に変換することによって、アナログ値をデジタル値に変換するアナログデジタル変換装置及びその変換方法に係るものである。また、こうしたアナログデジタル変換装置を備える撮像装置及びその駆動方法、並びにこうしたアナログデジタル変換装置を備えるカメラに係るものである。
【背景技術】
【０００２】
図１３は従来のＣＭＯＳ型イメージセンサを説明するための模式図であり、ここで示すＣＭＯＳ型イメージセンサは、画素アレイ部２０２と、垂直走査回路２０３と、カラム信号処理部２０４と、水平走査回路２０６を有する（例えば、特許文献１参照。）。
【０００３】
ここで、画素アレイ部２０２は、光電変換素子を有する多数の画素２０１がマトリクス状に配列されて構成されており、垂直走査回路２０３は、画素アレイ部２０２の各画素を１行ずつ選択して各画素のシャッタ動作や読み出し動作を制御する。
【０００４】
また、カラム信号処理部２０４は、画素アレイ部２０２からの信号を１行ずつ読み出して、列毎に所定の信号処理を行う。
【０００５】
更に、水平走査回路２０６は、カラム信号処理部の信号を１行ずつ選択して水平信号線２０５に導く様に構成されており、データ信号処理部（図示せず）によって、水平信号線２０５からの信号を意図した出力形態にデータ変換を行う。
【０００６】
ところで、画素アレイ部２０２の各画素２０１からは、信号電荷に応じた電気信号が順に読み出されることとなる。即ち、各画素２０１から読み出されたアナログの電気信号を、アナログデジタル変換器（ＡＤＣ：Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）にてデジタル信号に変換して外部に出力する方式が一般に採用されている。
【０００７】
以下、図面を用いて従来のＡＤＣの一例について説明を行う。
図１４で示す従来のＡＤＣ３０１は、カウンタクロック供給線３０２と、コンパレータ３０４と、カウンタ３０５から構成されている。
【０００８】
ここで、カウンタクロック供給線３０２にはカウンタクロックが供給され、デジタルアナログ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）３０３はカウンタクロック供給線３０２と接続されている。また、コンパレータ３０４はＤＡＣ３０３と接続されており、カウンタ３０５はコンパレータ３０４及びカウンタクロック供給線３０２と接続されている。
【０００９】
上記したＤＡＣ３０３には、カウンタクロック供給線３０２を介してカウンタクロック（図１５中の"カウンタクロック"参照。）が入力される。そして、カウンタクロックの立ち上がりタイミング及び立ち下がりタイミングでその出力値が一定割合で減少するランプ波（アナログ信号）を出力する様に構成されている（図１５中の"ＤＡＣ出力（ランプ波）"参照。）。なお、ＤＡＣ３０３から出力されるランプ波は全てのコンパレータ３０４に共通して供給される。
【００１０】
また、上記したコンパレータ３０４では、画素アレイ部２０２（画素２０１）から読み出されたアナログ信号である画素出力（図１５中の"画素出力値"参照。）とランプ波が入力される。そして、画素出力とランプ波の関係が「（ランプ波）＞（画素出力）」の場合にはハイレベル（Ｈレベル）信号を出力し、「（ランプ波）＜（画素出力）」の場合にはローレベル（Ｌレベル）信号を出力する様に構成されている（図１５中の"コンパレータ出力"参照。）。
【００１１】
更に、上記したカウンタ３０５はＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔｅ  Ｒａｔｅ）カウンタであり、入力されるカウンタクロックの立ち上がりタイミング及び立ち下がりタイミングの両方でカウントを行う様に構成されている（図１５中の"カウンタ出力"参照。）。また、上記したカウンタ３０５は、コンパレータ３０４からの出力信号がＬレベルとなったタイミングでカウントが停止する様に構成されている。
【００１２】
上記の様に構成されたＡＤＣは、コンパレータの出力がＨレベル信号からＬレベル信号に反転したタイミング、即ち、ランプ波が画素出力よりも小さくなったタイミングでカウントを停止する。そして、その時のカウント値を画素出力のデジタル値として出力し、画素出力（電気信号）を時間に変換することでアナログ信号（画素出力）をデジタル値（カウント値）に変換することができる。
【００１３】
以下、図１６を参照して具体的に説明を行う。ここで、図中符号Ｖは画素出力（アナログ値）を示し、図中符号Ｌはランプ波の波形を示している。
【００１４】
上記の様に構成されたＡＤＣでは、画素のリセットレベルをデジタル変換するために、ＤＡＣから出力されるランプ波とリセットレベルの交点Ｐ（出力値が同一となったタイミング）のカウント値を決定する。また、画素の信号レベルをデジタル変換するために、ＤＡＣから出力されるランプ波と信号レベルとの交点Ｄ（出力値が同一となったタイミング）のカウント値を決定する。
以上の様にして、画素出力（電気信号）を時間に変換し、アナログ値（画素出力）をデジタル値（カウント値）に変換しているのである。
【００１５】
ここで、従来のＡＤＣでは、ＤＡＣからの出力波形（ランプ波）は画素出力によらず常に同一である。即ち、どの様な画素出力値であったとしても、リセットレベルをデジタル変換するために要する期間（Ｐ相読み出し期間）及び信号レベルをデジタル変換するために要する期間（Ｄ相読み出し期間）は一定である。
【００１６】
【特許文献１】特開平１０−１２６６９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
ところで、水平方向に一様な画像でない限り、画素出力（電気信号）は列毎に異なるために、全ての列の画素出力に対応ができるようなランプ波を用いて走査を行う必要がある。
【００１８】
しかしながら、全ての列のアナログ値（画素出力）をデジタル値（カウント値）に変換した後の空走査時間は明らかに無駄である。具体的には、Ａ列における画素出力Ｖａ、Ｂ列における画素出力Ｖｂ、Ｃ列における画素出力Ｖｃをデジタル変換するとした場合に、ランプ波ＬがＶａ、Ｖｂ及びＶｃを横切った後の空走査期間（図１７中符号Ｘで示す期間）は明らかに無駄であると言える。
【００１９】
本発明は以上の点に鑑みて創案されたものであって、ランプ波の空走査を低減することができるＡＤＣ及びその変換方法、並びにこうしたＡＤＣを備える撮像装置及びその駆動方法、並びにこうしたＡＤＣを備えるカメラを提供することを目的とするものである。
【課題を解決するための手段】
【００２０】
上記の目的を達成するために、本発明に係るアナログデジタル変換器は、デジタル信号に変換されるそれぞれのアナログ信号に対応して設けられ、デジタル信号に変換されるアナログ信号の電圧値と所定の参照信号の電圧値とを比較する比較部と、各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える。
【００２１】
また、上記の目的を達成するために、本発明に係る撮像装置は、入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、読み出しが行われるそれぞれの画素に対応して設けられ、読み出しが行われた画素で生成されたアナログ信号の電圧値と、所定の参照信号の電圧値を比較する比較部と、各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える。
【００２２】
更に、上記の目的を達成するために、本発明に係るカメラは、入射光に応じたアナログ信号を蓄積する画素がマトリクス状に配列された画素アレイ部と、該画素アレイ部に入射光を導く光学系と、読み出しが行われるそれぞれの画素に対応して設けられ、読み出しが行われた画素で生成されたアナログ信号の電圧値と、所定の参照信号の電圧値を比較する比較部と、各比較部に対応して設けられ、同比較部による比較処理が完了した時点のカウント値を計数するカウンタと、全ての前記比較部が、その比較処理を完了した時点を判定する判定部とを備える。
【００２３】
ここで、判定部により全ての比較部が比較処理を完了した時点を判定することによって、全てのアナログデジタル変換処理が完了したタイミングを判定することができる。
【００２４】
また、上記の目的を達成するために、本発明に係るアナログデジタル変換方法は、デジタル信号に変換されるそれぞれのアナログ信号の電圧値と、所定の参照信号とを比較する比較工程と、それぞれの比較工程が完了した時点のカウント値を計数するカウント計数工程と、全ての比較工程が完了した時点を判定する判定工程とを備える。
【００２５】
更に、上記の目的を達成するために、本発明に係る撮像装置の駆動方法は、マトリクス状に配列された画素で入射光に応じたアナログ信号を蓄積する蓄積工程と、読み出しが行われた前記画素で生成されたアナログ信号の電圧値と、所定の参照信号とを比較する比較工程と、それぞれの比較工程が完了した時点のカウント値を計数するカウント計数工程と、全ての比較工程が完了した時点を判定する判定工程とを備える。
【００２６】
ここで、全ての比較工程が完了した時点を判定する判定工程によって、全てのアナログデジタル変換処理が完了したタイミングを判定することができる。
【発明の効果】
【００２７】
本発明を適用したＡＤＣ及びその駆動方法、並びに撮像装置及びその駆動方法、並びにカメラでは、ランプ波の空走査期間を低減することができる。
【発明を実施するための最良の形態】
【００２８】
以下、発明を実施するための最良の形態（以下、「実施の形態」と称する。）について説明を行う。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第１の実施の形態の変形例（１）（フレームレートを固定する場合）
３．第１の実施の形態の変形例（２）（ランプ波をリセットしない場合）
４．第１の実施の形態の変形例（３）（アップカウントの場合）
５．第２の実施の形態
６．第２の実施の形態の変形例
７．第３の実施の形態
【００２９】
＜１．第１の実施の形態＞
［撮像装置について］
図１は本発明を適用した撮像装置の一例であるＣＭＯＳ型イメージセンサを説明するための模式図である。ここで示すＣＭＯＳ型イメージセンサは、主として、画素アレイ部２２と、垂直走査回路２３と、カラム信号処理部２４と、判定回路９と、水平走査回路２６とを有する。
【００３０】
［画素アレイ部について］
ここで、画素アレイ部２２は、光電変換素子を有する多数の画素２１がマトリクス状に配列されて構成されており、垂直走査回路２３は、画素アレイ部２２の各画素を１行ずつ選択して各画素のシャッタ動作や読み出し動作を制御する。
【００３１】
また、画素アレイ部２２の各画素２１は、図２で示す様に、光電変換素子１１に加えて、転送トランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４及び選択トランジスタ１５の４つのトランジスタを有する回路構成となっている。ここでは、これらトランジスタ１２〜１５として、ｎチャネル型のＭＯＳトランジスタを用いた回路例を示している。なお、光電変換素子としては、例えばフォトダイオードが考えられる。
【００３２】
ここで、転送トランジスタ１２は、フォトダイオード１１のカソード電極とフローティングディフュージョン部（ＦＤ部）１６との間に接続され、転送ゲートパルスＴＧが与えられる転送制御線１７にゲート電極が接続されている。また、リセットトランジスタ１３は、電源Ｖｄｄにドレイン電極が、ＦＤ部１６にソース電極が、リセットパルスＲＳが与えられるリセット制御線１８にゲート電極がそれぞれ接続されている。
【００３３】
更に、増幅トランジスタ１４は、ＦＤ部１６にゲート電極が、電源Ｖｄｄにドレイン電極が、選択トランジスタ１５のドレイン電極にソース電極がそれぞれ接続されている。また、選択トランジスタ１５は、選択パルスＳＥＬが与えられる選択制御線１９にゲート電極が接続され、垂直信号線３０にソース電極がそれぞれ接続されている。なお、垂直信号線３０は同垂直信号線に定電流を供給する定電流源３１と接続されると共に、カラム信号処理部２４とも接続されている。
【００３４】
図３は増幅トランジスタ１４及び選択トランジスタ１５を除く画素部分の断面構造を示す模式図である。
【００３５】
ｐ型基板１３１の表層部にｎ型拡散領域１３２，１３３，１３４が形成されている。また、ｐ型基板１３１の上には、ｎ型拡散領域１３２とｎ型拡散領域１３３との間の上方にゲート電極１３５が、ｎ型拡散領域１３３とｎ型拡散領域１３４との間の上方にゲート電極１３６が、それぞれ図示しないゲート酸化膜（ＳｉＯ２）を介して形成されている。
【００３６】
図２との対応関係において、フォトダイオード１１は、ｐ型基板１３１とｎ型拡散領域１３２とのｐｎ接合によって形成されている。転送トランジスタ１２は、ｎ型拡散領域１３２及びｎ型拡散領域１３３とその間のゲート電極１３５とによって形成されている。リセットトランジスタ１３は、ｎ型拡散領域１３３及びｎ型拡散領域１３４とその間のゲート電極１３６とによって形成されている。
【００３７】
ｎ型拡散領域１３３はＦＤ部１６となり、増幅トランジスタ１４のゲート電極と電気的に接続される。リセットトランジスタ１３のドレイン領域となるｎ型拡散領域１３４には電源電位Ｖｄｄが与えられる。そして、フォトダイオード１１を除くｐ型基板１３１の上面は、遮光層１３７によって覆われている。
【００３８】
次に、図３の断面図を基にして、図４の波形図を用いて画素２１の回路動作について説明を行う。
【００３９】
図３に示す様に、フォトダイオード１１に光が照射されると、光の強さに応じて電子（−）と正孔（＋）の対が誘起される（光電変換）。また、図４において、時刻Ｔ１で選択トランジスタ１５のゲート電極に選択パルスＳＥＬが印加され、同時にリセットトランジスタ１３のゲート電極にリセットパルスＲＳが印加される。その結果、リセットトランジスタ１３が導通状態になり、時刻Ｔ２でＦＤ部１６が電源電位Ｖｄｄにリセットされる。
【００４０】
ＦＤ部１６がリセットされると、このリセット時のＦＤ部１６の電位がリセットレベルとして増幅トランジスタ１４を介して信号線３０に出力される。このリセットレベルは、画素２１の固有のノイズ成分に対応したものとなる。リセットパルスＲＳは所定の期間（時刻Ｔ１〜Ｔ３）のみアクティブ（"Ｈ"レベル）状態となる。ＦＤ部１６は、リセットパルスＲＳがアクティブ状態から非アクティブ状態（"Ｌ"レベル）状態に遷移した後もリセットされた状態を保っている。このリセット状態にある期間がリセット期間となる。
【００４１】
次に、選択信号ＳＥＬがアクティブ状態のままで、時刻Ｔ４で転送トランジスタ１２のゲート電極に転送ゲートパルスＴＧが印加される。すると、転送トランジスタ１２が導通状態となり、フォトダイオード１１で光電変換され、蓄積された信号電荷がＦＤ部１６に転送される。その結果、ＦＤ部１６の電位が信号電荷の電荷量に応じて変化する（時刻Ｔ４〜Ｔ５）。このときのＦＤ部１６の電位が信号レベルとして増幅トランジスタ１４を介して信号線３０に出力される（信号読み出し期間）。そして、信号レベルとリセットレベルとの差分ＲＳＩ１が、ノイズ成分を除去した純粋な画素信号レベルとなる。
【００４２】
なお、通常、明るい物体を撮像した方が、暗い物体を撮像するよりもフォトダイオード１１に蓄積される電荷が多いので、垂直信号線３０上におけるレベル差ＲＳＩ１は大きくなる。
【００４３】
ところで、画素アレイ部２２の各画素２１からは、信号電荷に応じた電気信号が順に読み出されることとなる。そして、各画素２１から読み出されたアナログの電気信号を、ＡＤＣにてデジタル信号に変換して外部に出力する方式が一般に採用されているのは、上記した通りである。なお、ＡＤＣにてデジタル信号に変換して外部に出力する点については、例えば、特開２０００−１５２０８２号公報や特開２００２−２３２２９１号公報に記載がなされている。
【００４４】
［カラム信号処理部について］
また、カラム信号処理部２４は、画素アレイ部２２からの信号を１行ずつ読み出して、列毎に所定の信号処理を行う。なお、信号処理としては、例えば、ＣＤＳ処理（画素トランジスタの閾値のバラツキに起因する固定パターンノイズを除去する処理）、ＡＧＣ（オートゲインコントロール）処理、アナログデジタル変換処理等がある。
【００４５】
ここで、アナログデジタル変換処理については、各垂直信号線３０に対応して設けられたＡＤＣ１によって行われる。そして、各ＡＤＣ１はコンパレータ４と、カウンタ５とを有する。なお、各垂直信号線３０には、負荷として機能するＭＯＳトランジスタ６が接続されている。
【００４６】
ここで、カウントクロック供給線（図示せず）にはカウントクロックが供給され、ＤＡＣ３はカウンタクロック供給線と接続されている。また、コンパレータ４はＤＡＣ３と接続されており、カウンタ５はコンパレータ４及びカウンタクロック供給線と接続されている。
【００４７】
上記したＤＡＣ３には、カウンタクロック供給線を介してカウンタクロックが入力される。そして、カウンタクロックの立ち上がりタイミング及び立ち下がりタイミングでその出力値が一定割合で減少するダウンカウントのランプ波（アナログ信号）を出力する様に構成されている。具体的には固定された所定の初期電圧値（ランプ波スタート電圧値）から一定割合で減少するダウンカウントのランプ波を出力することが可能に構成されている。なお、ＤＡＣ３から出力されるランプ波は全てのコンパレータ４に共通して供給されることとなる。
【００４８】
また、上記したコンパレータ４では、画素アレイ部２２（画素２１）から読み出されたアナログ信号である画素出力とランプ波が入力される。そして、画素出力とランプ波の関係が「（ランプ波）＞（画素出力）」の場合にはＨレベル信号を出力し、「（ランプ波）＜（画素出力）」の場合にはＬレベル信号を出力する様に構成されている。
【００４９】
更に、上記したカウンタ５はＤＤＲカウンタであり、入力されるカウンタクロックの立ち上がりタイミング及び立ち下がりタイミングの両方でカウントを行う様に構成されている。また、上記したカウンタ５は、コンパレータ４からの出力信号がＬレベルとなったタイミングでカウントが停止する様に構成されている。
【００５０】
上記の様に構成されたカラム信号処理部２４では、コンパレータ４の出力がＨレベル信号からＬレベル信号に反転したタイミング、即ち、ランプ波が画素出力よりも小さくなったタイミングでカウントを停止する。そして、その時のカウント値を画素出力のデジタル値として出力し、画素出力（電気信号）を時間に変換することでアナログ信号（画素出力）をデジタル値（カウント値）に変換することができる。
【００５１】
［判定回路について］
また、判定回路９は、全てのコンパレータ５の出力がＨレベル信号からＬレベル信号に反転したタイミングを判定する様に構成されている。具体的には、全てのコンパレータ５の出力の論理積を取ることで、デジタル変換を行う全てのアナログ信号についてデジタル変換が終了したタイミングを検出する様に構成されている。
【００５２】
更に、判定回路９により全てのアナログデジタル変換が終了したタイミングを検出した場合には、アナログデジタル変換処理を停止せしめる。なお、アナログデジタル変換処理を停止せしめるタイミングとしては、判定回路により全てのアナログデジタル変換処理が終了した直後であっても良いし、アナログデジタル変換処理が終了した後の所定期間経過後であっても良い。
【００５３】
［水平走査回路について］
更に、水平走査回路２６は、カラム信号処理部２４の信号の１つずつを選択して水平信号線２５に導く様に構成されており、データ信号処理部（図示せず）によって、水平信号線２５からの信号を意図した出力形態にデータ変換を行う。
【００５４】
［撮像装置の駆動方法］
以下、図５を参照して上記した本発明を適用したＣＭＯＳ型イメージセンサにおけるアナログデジタル変換方法について説明を行う。即ち、本発明を適用したアナログデジタル変換方法の一例及び本発明を適用した撮像装置の駆動方法の一例について説明を行う。ここで、図５中符号ＶａはＡ列における画素出力を示しており、ＶｂはＢ列における画素出力を示しており、ＶｃはＣ列における画素出力を示しており、図中符号Ｌはランプ波の波形を示している。なお、図５では説明の便宜上、Ｖａ、Ｖｂ及びＶｃの全てを示しているが、実際には、Ｖａのデジタル変換はＡ列に対応するＡＤＣ１で行い、Ｖｂのデジタル変換はＢ列に対応するＡＤＣ１で行い、Ｖｃのデジタル変換はＣ列に対応するＡＤＣ１で行う。
【００５５】
本発明を適用した撮像装置の駆動方法の一例では、画素出力値ＶａのリセットレベルＰａをデジタル変換するために、リセットレベルＰａとランプ波Ｌの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波Ｌの減少と共にカウントを開始し、画素出力値ＶａのリセットレベルＰａとランプ波Ｌとの交点のカウント値を画素出力値ＶａのリセットレベルＰａのカウント値（デジタル値）として決定する。
【００５６】
具体的には、図５中符号ｔ１で示すタイミングでランプ波Ｌの減少と共にカウントを開始する。そして、画素出力値ＶａのリセットレベルＰａとランプ波Ｌとの交点（符号Ｐａで示す点）でカウントを停止し、その時のカウント値を画素出力値ＶａのリセットレベルＰａのカウント値（デジタル値）として決定する。
【００５７】
上記したＶａと同様に、画素出力値ＶｂのリセットレベルＰｂをデジタル変換するために、リセットレベルＰｂとランプ波Ｌの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波Ｌの減少と共にカウントを開始し、画素出力値ＶｂのリセットレベルＰｂとランプ波Ｌとの交点のカウント値を画素出力値ＶｂのリセットレベルＰｂのカウント値（デジタル値）として決定する。
【００５８】
具体的には、図５中符号ｔ１で示すタイミングでランプ波Ｌの減少と共にカウントを開始する。そして、画素出力値ＶｂのリセットレベルＰｂとランプ波Ｌとの交点（符号Ｐｂで示す点）でカウントを停止し、その時のカウント値を画素出力値ＶｂのリセットレベルＰｂのカウント値（デジタル値）として決定する。
【００５９】
上記したＶａ及びＶｂと同様に、画素出力値ＶｃのリセットレベルＰｃをデジタル変換するために、リセットレベルＰｃとランプ波Ｌの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波Ｌの減少と共にカウントを開始し、画素出力値ＶｃのリセットレベルＰｃとランプ波Ｌとの交点のカウント値を画素出力値ＶｃのリセットレベルＰｃのカウント値（デジタル値）として決定する。
【００６０】
具体的には、図５中符号ｔ１で示すタイミングでランプ波Ｌの減少と共にカウントを開始する。そして、画素出力値ＶｃのリセットレベルＰｃとランプ波Ｌとの交点（符号Ｐｃで示す点）でカウントを停止し、その時のカウント値を画素出力値ＶｃのリセットレベルＰｃのカウント値（デジタル値）として決定する。
【００６１】
そして、全ての画素出力値のリセットレベルのデジタル変換が終了したことを判定回路によって検出すると、リセットレベルをデジタル変換するための各処理を停止し、リセットレベルをデジタル変換処理するＰ相読み出し期間を打ち切って終了する。具体的には、図５中符号ｔ２で示すタイミングでリセットレベルをデジタル変換するための各処理を停止する。
【００６２】
続いて、画素出力値Ｖａの信号レベルＤａをデジタル変換するために、信号レベルＤａとランプ波Ｌの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波Ｌの減少と共にカウントを開始し、画素出力値Ｖａの信号レベルＤａとランプ波との交点のカウント値を画素出力値Ｖａの信号レベルＤａのカウント値（デジタル値）として決定する。
【００６３】
具体的には、図５中符号ｔ３で示すタイミングでランプ波Ｌの減少と共にカウントを開始する。そして、画素出力値Ｖａの信号レベルＤａとランプ波Ｌとの交点（符号Ｄａで示す点）でカウントを停止し、その時のカウント値が画素出力値Ｖａの信号レベルＤａのカウント値（デジタル値）として決定する。
【００６４】
上記したＶａと同様に、画素出力値Ｖｂの信号レベルＤｂをデジタル変換するために、信号レベルＤｂとランプ波Ｌの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波Ｌの減少と共にカウントを開始し、画素出力値Ｖｂの信号レベルＤｂとランプ波Ｌとの交点のカウント値を画素出力値Ｖｂの信号レベルＤｂのカウント値（デジタル値）として決定する。
【００６５】
具体的には、図５中符号ｔ３で示すタイミングでランプ波Ｌの減少と共にカウントを開始する。そして、画素出力値Ｖｂの信号レベルＤｂとランプ波Ｌとの交点（符号Ｄｂで示す点）でカウントを停止し、その時のカウント値が画素出力値Ｖｂの信号レベルＤｂのカウント値（デジタル値）として決定する。
【００６６】
上記したＶａ及びＶｂと同様に、画素出力値Ｖｃの信号レベルＤｃをデジタル変換するために、信号レベルＤｃとランプ波Ｌの交点（出力値が同一となったタイミング）のカウント値を決定する。即ち、ランプ波Ｌの減少と共にカウントを開始し、画素出力値Ｖｃの信号レベルＤｃとランプ波Ｌとの交点のカウント値を画素出力値Ｖｃの信号レベルＤｃのカウント値（デジタル値）として決定する。
【００６７】
具体的には、図５中符号ｔ３で示すタイミングでランプ波Ｌの減少と共にカウントを開始する。そして、画素出力値Ｖｃの信号レベルＤｃとランプ波Ｌとの交点（符号Ｄｃで示す点）でカウントを停止し、その時のカウント値が画素出力値Ｖｃの信号レベルＤｃのカウント値（デジタル値）として決定する。
【００６８】
そして、全ての画素出力値の信号レベルのデジタル変換が終了したことを判定回路によって検出すると、信号レベルをデジタル変換するための各処理を停止し、Ｄ相読み出し期間を打ち切って終了する。具体的には、図５中符号ｔ４で示すタイミングで信号レベルをデジタル変換するための各処理を停止する。
【００６９】
本発明を適用したＣＭＯＳ型イメージセンサでは、全ての画素出力値のリセットレベルのデジタル変換が終了した時点で、Ｐ相読み出し期間を打ち切るために、Ｐ相読み出し期間の短縮化が実現し、結果としてアナログデジタル変換時間の短縮化が可能となる。同様に、本発明を適用したＣＭＯＳ型イメージセンサでは、全ての画素出力値の信号レベルのデジタル変換が終了した時点で、Ｄ相読み出し期間を打ち切るために、Ｄ相読みし期間の短縮化が実現し、結果としてアナログデジタル変換期間の短縮化が可能となる。
【００７０】
また、アナログデジタル変換期間の短縮化によって、同一画素数の読み出し期間が短くなり、フレームレートを向上させることができる。更に、同一画素数を読み出すにあたって必要とされる消費電力をも下げることができる。
【００７１】
＜２．第１の実施の形態の変形例（１）＞
上記した第１の実施の形態では、全ての画素出力値のリセットレベルのデジタル変換が終了した時点でＰ相読み出し期間を打ち切り、画素出力値の信号レベルのデジタル変換を行うＤ相読み出し期間を開始している場合を例に挙げて説明を行っている。しかしながら、必ずしもフレームレートを変動させる必要はなく、フレームレートを固定したい場合には、全ての画素出力値のリセットレベルのデジタル変換が終了したとしてもＰ相読み出し期間を打ち切る必要はない。
【００７２】
例えば、図６で示す様に、全ての画素出力値のリセットレベルのデジタル変換が終了した時点で、ＤＡＣ３、カウンタ５、コンパレータ４及び負荷ＭＯＳ６の動作を停止させ、この状態でＰ相読み出し期間を継続することで、消費電力の低減が実現することとなる。同様に、図６で示す様に、全ての画素出力値の信号レベルのデジタル変換が終了した時点で、ＤＡＣ３、カウンタ、コンパレータ４及び負荷ＭＯＳ６の動作を停止させ、この状態でＤ相読み出し期間を継続することで、消費電力の低減が実現することとなる。
【００７３】
＜３．第１の実施の形態の変形例（２）＞
上記した第１の実施の形態では、Ｄ相読み出し期間において、ランプ波Ｌは初期電圧値から減少させる場合を例に挙げて説明を行っている。しかしながら、一般に画素出力値のリセットレベルよりも画素出力値の信号レベルは大きい。従って、図７（ａ）で示す様にＤ相読み出し期間において、Ｐ相読み出し期間が打ち切られた際のランプ波Ｌの出力値から引き続いて減少させても良い。なお、この様な駆動方法を採用することによって、更にＤ相読み出し期間の短縮化が実現することとなる。
【００７４】
ここで、上述の通り、一般に画素出力値のリセットレベルよりも画素出力値の信号レベルは大きいが、画素出力値のリセットレベルよりも画素出力値の信号レベルが小さな場合も考えられる。こういった場合には、図７（ｂ）で示す様に、Ｄ相読み出し期間において、ランプ波Ｌが下がりきった後に初期電圧値からランプ波Ｌを減少させれば充分である。
【００７５】
＜４．第１の実施の形態の変形例（３）＞
上記した第１の実施の形態では、ダウンカウントのランプ波を使用する場合を例に挙げて説明を行っているが、必ずしもダウンカウントである必要はなく、アップカウントのランプ波であっても良い。
【００７６】
＜５．第２の実施の形態＞
上記した第１の実施の形態は、Ｐ相読み出し期間及びＤ相読み出し期間の終点の最適化を図ることによって、フレームレートの向上を実現することができるものである。ここで、第２の実施の形態では、Ｐ相読み出し期間及びＤ相読み出し期間の終点の最適化を図ると共に、ランプ波Ｌの初期電圧値の最適化を図ることによって、更なるフレームレートの向上を実現するものである。
【００７７】
［撮像装置について］
図８は本発明を適用した撮像装置の他の一例であるＣＭＯＳ型イメージセンサを説明するための模式図である。ここで示すＣＭＯＳ型イメージセンサは、上記した第１の実施の形態のＣＭＯＳ型イメージセンサに、メモリ８が付加された構成を採っている。
【００７８】
［メモリについて］
ここで、メモリ８には、先のタイミングで各ＡＤＣによってデジタル変換を行ったアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を記憶することが可能に構成されている。
【００７９】
そして、メモリ８に記憶された電圧値よりも所定電圧だけ高い電圧値を初期電圧値（ランプ波スタート電圧値）とし、この初期電圧値から一定割合で減少するダウンカウントのランプ波がＤＡＣ３から出力されることとなる。
【００８０】
［ランプ波について］
以下、図９を参照して上記した本発明を適用したＣＭＯＳ型イメージセンサのＤＡＣ３で出力されるランプ波について説明を行う。ここで、図９中符号Ｖ（Ｎ−１）は第（Ｎ−１）行目の画素出力値（アナログ値）のうち、最大の電圧値を示す画素出力値を示しており、例えば、上記した第１の実施の形態の図５で示す画素出力値Ｖａに相当する画素出力値である。また、図中符号Ｌ（Ｎ−１）は第（Ｎ−１）行目の画素出力時のランプ波の波形を示し、図中符号ＬＮは第Ｎ行目の画素出力時のランプ波の波形を示している。
【００８１】
更に、第（Ｎ−１）行目の画素出力値Ｖ（Ｎ−１）のリセットレベルの出力値をＰ（Ｎ−１）で示し、第（Ｎ−１）行目の画素出力値Ｖ（Ｎ−１）の信号レベルの出力値をＤ（Ｎ−１）で示している。
【００８２】
また、以下では、第（Ｎ−１）行目の画素で生成された信号電荷のアナログデジタル変換を行い、その後に、第Ｎ行目の画素で生成された信号電荷のアナログデジタル変換を行う場合を例に挙げて説明を行う。即ち、先のタイミングで第（Ｎ−１）行目の画素で生成された信号電荷のアナログデジタル変換がなされ、後のタイミングで第Ｎ行目の画素で生成された信号電荷のアナログデジタル変換がなされる場合を例に挙げて説明を行う。
【００８３】
上記の様に構成されたＤＡＣでは、リセットレベルの出力値Ｐ（Ｎ−１）及び信号レベルの出力値Ｄ（Ｎ−１）がメモリ８に記憶され、メモリ８に記憶されたＰ（Ｎ−１）及びＮ（Ｎ−１）に基づいて第Ｎ行目の画素出力時のランプ波ＬＮが生成されることとなる。
【００８４】
具体的には、図９で示す様に、Ｐ（Ｎ−１）よりも所定電圧（ｄ１）だけ大きな電圧値を初期電圧ＤＰとし、この初期電圧値ＤＰからダウンカウントを開始するランプ波を生成する。この様にして、第Ｎ行目の画素出力値のリセットレベルの出力値のデジタル変換期間（Ｐ相読み出し期間）のランプ波ＬＮを生成する。また、Ｄ（Ｎ−１）よりも所定電圧（ｄ２）だけ大きな電圧値を初期電圧ＤＤとし、この初期電圧値ＤＤからダウンカウントを開始するランプ波を生成する。この様にして、第Ｎ行目の画素出力値の信号レベルのデジタル変換期間（Ｄ相読み出し期間）のランプ波ＬＮを生成する。
【００８５】
ここで、「所定電圧ｄ１」は、先のタイミングでデジタル変換を行ったアナログ信号と後のタイミングでデジタル変換を行ったアナログ信号とのリセットレベルの差分として一般に考えられる電圧値である。そして、この様な所定電圧ｄ１をＰ（Ｎ−１）と加算して初期電圧値ＤＰが決定されている。従って、後のタイミングでデジタル変換を行ったアナログ信号は初期電圧値ＤＰ以下となると考えられる。
【００８６】
同様に、「所定電圧ｄ２」は、先のタイミングでデジタル変換を行ったアナログ信号と後のタイミングでデジタル変換を行ったアナログ信号の信号レベルの差分として一般に考えられる電圧値である。そして、この様な所定電圧値ｄ２をＤ（Ｎ−１）と加算して初期電圧値ＤＤが決定されている。従って、後のタイミングでデジタル変換を行ったアナログ信号は初期電圧値ＤＤ以下となると考えられる。
【００８７】
［撮像装置の駆動方法について］
上記の様にして生成されたランプ波ＬＮを利用するという点を除いては、上記した第１の実施の形態における撮像装置の駆動方法と同一であるために、ここでは撮像装置の駆動方法については省略する。
【００８８】
本発明を適用したＣＭＯＳ型イメージセンサでは、第Ｎ行目の画素出力値のデジタル変換時に利用するランプ波ＬＮを生成するにあたって、第（Ｎ−１）行目の画素出力値から初期電圧値を決定しているために、更にアナログデジタル変換期間の短縮化が可能となる。
即ち、第（Ｎ−１）行目の画素出力値から第Ｎ行目の画素出力値の範囲を予測し、予測範囲を走査するランプ波ＬＮを生成することによって、更にアナログデジタル変換期間の短縮化が可能となる。
【００８９】
ここで、第Ｎ行目の画素出力値ＶＮをデジタル変換するにあたって、ランプ波Ｌ（Ｎ−１）を利用する場合は、画素出力値ＶＮのリセットレベルのカウント値を決定するために図１０（ａ）中符号Ｔ１で示すＰ相読み出し期間が必要となる。また、画素出力値ＶＮの信号レベルのカウント値を決定するために図１０（ａ）中符号Ｔ２で示すＤ相読み出し期間が必要となる。
【００９０】
なお、「第Ｎ行目の画素出力値ＶＮをデジタル変換するにあたって、ランプ波Ｌ（Ｎ−１）を利用する場合」とは、第（Ｎ−１）行目の画素出力値から第Ｎ行目の画素出力値の範囲を予測しない場合を意味している。
【００９１】
これに対して、第Ｎ行目の画素出力値ＶＮをデジタル変換するにあたって、ランプ波ＬＮを利用する場合は、画素出力値ＶＮのリセットレベルのカウント値を決定するために図１０（ｂ）中符号Ｔ３で示すＰ相読み出し期間で良い。また、画素出力値ＶＮの信号レベルのカウント値を決定するために図１０（ｂ）中符号Ｔ４で示すＤ相読み出し期間で良い。
【００９２】
なお、「第Ｎ行目の画素出力値ＶＮをデジタル変換するにあたって、ランプ波ＬＮを利用する場合」とは、第（Ｎ−１）行目の画素出力値から第Ｎ行目の画素出力値の範囲を予測する場合を意味している。
【００９３】
ここで、第Ｎ行目の画素出力値のリセットレベルが予測範囲（ｄ１）以上に高電圧であり、初期電圧値ＤＰよりも高い電圧値であった場合には、ランプ波ＬＮとの交点が存在しないこととなり、リセットレベルのカウント値が決定できないこととなる。
かかる場合には、ＤＡＣ３の最大電圧値（＞初期電圧値）からダウンカウントのランプ波を出力することでリセットレベルとの交点を検出すべく対応すれば充分である。
【００９４】
同様に、第Ｎ行目の画素出力値の信号レベルが予測範囲（ｄ２）以上に高電圧であり、初期電圧値ＤＤよりも高い電圧値であった場合には、ランプ波ＬＮとの交点が存在しないこととなり、信号レベルのカウント値が決定できないこととなる。
かかる場合には、ＤＡＣ３の最大電圧値（＞初期電圧値）からダウンカウントのランプ波を出力することで信号レベルとの交点を検出すべく対応すれば充分である。
【００９５】
具体的には、図１１で示す様に、第Ｎ行目の画素出力値の信号レベルをデジタル変換するために、図１１中符号ｔ５で示すタイミングでランプ波の減少を開始し、ランプ波と信号レベルとの交点が見つからないままＤＡＣの最小電圧値に達したとする。かかる場合には、ＤＡＣの最大電圧値からダウンカウントのランプ波を出力する。こうすることによって、ランプ波と信号レベルとの交点Ｄが見つかり、第Ｎ行目の画素出力値の信号レベルのカウント値が決定することとなる。
【００９６】
＜６．第２の実施の形態の変形例＞
上記した第２の実施の形態では、メモリ８に先のタイミングで各ＡＤＣによってデジタル変換を行ったアナログ信号のうち、最大の電圧値を示すアナログ信号の電圧値を記憶する場合を例に挙げて説明を行っている。しかしながら、先のタイミングでデジタル変換を行ったアナログ信号を基準として後のタイミングのランプ波が生成できれば充分であり、メモリ８に初期電圧値を記憶可能に構成しても良い。即ち、最大の電圧値を示すアナログ信号の電圧値に所定電圧ｄ１やｄ２を加算した初期電圧値ＤＰやＤＤを記憶可能に構成しても良い。
【００９７】
また、上記した第２の実施の形態では、先のタイミングで第（Ｎ−１）行目の画素で生成された信号電荷が読み出され、後のタイミングで第Ｎ行目の画素で生成された信号電荷が読み出される場合を例に挙げて説明を行っている。しかしながら、必ずしも第（Ｎ−１）行目の画素で生成された信号電荷が先のタイミングで読み出される必要はない。従って、先のタイミングで第Ｎ行目の画素で生成された信号電荷が読み出され、後のタイミングで第（Ｎ−１）行目の画素で生成された信号電荷が読み出されても良い。
【００９８】
更に、上記した第２の実施の形態では、第（Ｎ−１）行目に属する画素と第Ｎ行目に属する画素といった具合に、隣接する画素を対象として後のタイミングでデジタル変換されるアナログ信号の範囲を予測する場合を例に挙げて説明を行っている。しかしながら、必ずしも隣接する画素に基づいてアナログ信号の範囲を予測する必要はなく、第（Ｎ−３）行目に属する画素と第Ｎ行目に属する画素といった具合に、隣接しない画素に基づいてアナログ信号の範囲を予測しても良い。但し、隣接する２画素の場合には、一般に差分が小さいと考えられるが故に、隣接する画素に基づいてアナログ信号の範囲を予測した方がアナログデジタル変換期間のより一層の短縮化が期待できるものである。
【００９９】
また、上記した第２の実施の形態では、上述の様に、第（Ｎ−１）行目に属する画素と第Ｎ行目に属する画素といった具合に、同一フレーム内の画素を対象としてアナログ信号の予測を行う場合を例に挙げて説明を行っている。しかしながら、必ずしも同一フレーム内の画素を対象とする必要はなく、例えば、同一画素における先のフレームのアナログ信号に基づいて、同一画素における後のフレームのアナログ信号を予測しても良い。
【０１００】
また、上記した第２の実施の形態では、ダウンカウントのランプ波を使用する場合を例に挙げて説明を行っているが、必ずしもダウンカウントである必要はなく、アップカウントのランプ波であっても良い。なお、アップカウントのランプ波を用いる場合には、先のタイミングでデジタル変換されたアナログ信号のうち、最小の電圧値を示すアナログ信号の電圧値よりも所定電圧だけ小さな電圧値を初期電圧とする。
【０１０１】
＜７．第３の実施の形態＞
［カメラの構成］
図１２は本発明を適用したカメラの一例であるＣＭＯＳ型カメラ５０を説明するための模式図であり、ここで示すＣＭＯＳ型カメラ５０は、上記した第１の実施の形態のＣＭＯＳ型イメージセンサを撮像デバイスとして用いたものである。
【０１０２】
本発明を適用したＣＭＯＳ型カメラ５０では、光はレンズ５１等の光学系及びメカニカルシャッタ５２を経てＣＭＯＳ型イメージセンサ５３の撮像エリアに入射することとなる。なお、メカニカルシャッタ５２は、ＣＭＯＳ型固体撮像装置５３の撮像エリアへの光の入射を遮断して露光期間を決めるためのものである。
【０１０３】
ここで、ＣＭＯＳ型イメージセンサ５３は、上記した第１の実施の形態に係るＣＭＯＳ型イメージセンサが用いられる。
【０１０４】
また、ＣＭＯＳ型イメージセンサ５３の出力信号は、次段の信号処理装置（ＤＳＰ：Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）５５によって、自動ホワイトバランス調整等の種々の信号処理が行われた後、撮像信号として外部に導出されることとなる。なお、メカニカルシャッタ５２の開閉制御、ＤＳＰ５５の制御等は中央演算装置（ＣＰＵ）５６によって行われることとなる。
【０１０５】
本発明を適用したＣＭＯＳ型カメラ５０では、上述した本発明を適用したＣＭＯＳ型イメージセンサを採用しているために、Ｐ相読み出し期間及びＤ相読み出し期間の短縮化が実現し、結果としてアナログデジタル変換期間の短縮化が実現することとなる。
【図面の簡単な説明】
【０１０６】
【図１】本発明を適用した撮像装置の一例であるＣＭＯＳ型イメージセンサを説明するための模式図である。
【図２】画素アレイ部を説明するための模式図である。
【図３】増幅トランジスタ及び選択トランジスタを除く画素部分の断面構造を示す模式図である。
【図４】画素の回路動作を説明するための模式図である。
【図５】本発明を適用したアナログデジタル変換方法の一例を説明するための模式図である。
【図６】第１の実施の形態の変形例（１）を説明するための模式図である。
【図７（ａ）】第１の実施の形態の変形例（２）を説明するための模式図（１）である。
【図７（ｂ）】第１の実施の形態の変形例（２）を説明するための模式図（２）である。
【図８】本発明を適用した撮像装置の他の一例であるＣＭＯＳ型イメージセンサを説明するための模式図である。
【図９】本発明を適用したＣＭＯＳ型イメージセンサのＤＡＣで出力されるランプ波を説明するための模式図である。
【図１０】Ｐ相読み出し期間及びＤ相読み出し期間の短縮を説明するための模式図である。
【図１１】ＤＡＣの最大電圧値からダウンカウントのランプ波を生成する場合を説明するための模式図である。
【図１２】本発明を適用したカメラの一例であるＣＭＯＳ型カメラを説明するための模式図である。
【図１３】従来のＣＭＯＳ型イメージセンサを説明するための模式図である。
【図１４】従来のＡＤＣを説明するための模式図である。
【図１５】従来のＡＤＣの原理を説明するための模式図である。
【図１６】従来のアナログデジタル変換を説明するための模式図である。
【図１７】従来のアナログデジタル変換における空走査期間を説明するための模式図である。
【符号の説明】
【０１０７】
１    ＡＤＣ
４    コンパレータ
５    カウンタ
６    ＭＯＳトランジスタ
８    メモリ
９    判定回路
１１    光電変換素子
１２    転送トランジスタ
１３    リセットトランジスタ
１４    増幅トランジスタ
１５    選択トランジスタ
１６    ＦＤ部
１７    転送制御線
１８    リセット制御線
１９    選択制御線
２１    画素
２２    画素アレイ部
２３    垂直走査回路
２４    カラム信号処理部
２５    水平信号線
２６    水平走査回路
３０    垂直信号線
３１    定電流源
５０    ＣＭＯＳ型カメラ
５１    レンズ
５２    メカニカルシャッタ
５３    ＣＭＯＳ型イメージセンサ
５５    ＤＳＰ
５６    ＣＰＵ
１３１    ｐ型基板
１３２、１３３、１３４    ｎ型拡散領域
１３５、１３６    ゲート電極
１３７    遮光層
【図１】
2010153981.tif 000003
【図２】
2010153981.tif 000004
【図３】
2010153981.tif 000005
【図４】
2010153981.tif 000006
【図５】
2010153981.tif 000007
【図６】
2010153981.tif 000008
【図７（ａ）】
2010153981.tif 000009
【図７（ｂ）】
2010153981.tif 000010
【図８】
2010153981.tif 000011
【図９】
2010153981.tif 000012
【図１０】
2010153981.tif 000013
【図１１】
2010153981.tif 000014
【図１２】
2010153981.tif 000015
【図１３】
2010153981.tif 000016
【図１４】
2010153981.tif 000017
【図１５】
2010153981.tif 000018
【図１６】
2010153981.tif 000019
【図１７】
2010153981.tif 000020