(57)【要約】【課題】ホールド状態で十分長い時間が経過しても、不具合を起こさないように静電型アクチュエータを駆動できるＭＥＭＳを提供する。【解決手段】基板１２上の下部電極１５、基板との間に空洞が存在するように配置された上部電極１７、及び上部電極と下部電極間に配置された第１絶縁膜４２を有する静電型アクチュエータと、基板上に下部電極と離隔して形成された第一の電極１８Ａ，１８Ｂと、上部電極との間に絶縁体を介して形成され、第一の電極と対向するように配置された第二の電極１９と、静電型アクチュエータの上部電極１７に駆動電圧が印加されている間は下部電極１５を接地電圧とし、下部電極１５に駆動電圧が印加されている間は上部電極１７を接地電圧とするバイアス回路２３を有する。バイアス回路２３により駆動電圧及び接地電圧を上部電極１５及び下部電極１７に印加することにより、第一の電極と第二の電極との間の距離を変化させる。【選択図】図３０Ａ
2010280057.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された下部電極、前記基板との間に空洞が存在するように配置された上部電極、及び前記上部電極と前記下部電極との間に配置された第１絶縁膜を有する静電型アクチュエータと、
前記基板上に、前記下部電極と離隔して形成された第一の電極と、
前記上部電極との間に絶縁体を介して形成され、前記第一の電極と対向するように配置された第二の電極と、
前記静電型アクチュエータの前記上部電極に駆動電圧が印加されている間は前記下部電極を接地電圧とし、前記下部電極に前記駆動電圧が印加されている間は前記上部電極を前記接地電圧とするバイアス回路を具備し、
前記バイアス回路により前記駆動電圧及び前記接地電圧を前記上部電極及び前記下部電極に印加することにより、前記静電型アクチュエータは、前記第一の電極と前記第二の電極との間の距離を変化させることを特徴とするMicro-Electro-Mechanical Systems（ＭＥＭＳ）。
【請求項２】
前記静電型アクチュエータの前記第１絶縁膜中に蓄積された電荷量を検出する検出回路と、
前記検出回路により検出された前記電荷量の検出結果を格納する記憶回路とを具備し、
前記バイアス回路は、前記記憶回路に格納された前記検出結果に基づいて、前記静電型アクチュエータを駆動するための前記駆動電圧を変化させることを特徴とする請求項１に記載のＭＥＭＳ。
【請求項３】
前記検出回路による前記電荷量の検出は、前記静電型アクチュエータにおける、前記上部電極を、前記第１絶縁膜を介した前記下部電極側への接続状態から離すためのプルアウト電圧をモニタすることによって行われ、
前記バイアス回路は、前記検出回路によりモニタされた前記プルアウト電圧に基づいて、前記静電型アクチュエータを駆動させるときの、前記上部電極と前記下部電極による前記第１絶縁膜への電界の向きを決定することを特徴とする請求項２に記載のＭＥＭＳ。
【請求項４】
前記第一の電極と前記第二の電極との間には第２絶縁膜が配置されており、前記第一の電極、前記第二の電極、及び前記第２絶縁膜により可変容量素子を形成することを特徴とする請求項１乃至３のいずれかに記載のＭＥＭＳ。
【請求項５】
前記第一の電極及び前記第二の電極によりスイッチを形成することを特徴とする請求項１乃至３のいずれかに記載のＭＥＭＳ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクチュエータを利用したマイクロマシンもしくはＭＥＭＳ（Micro-Electro-Mechanical Systems）技術に関するものであり、例えば静電型アクチュエータを利用したスイッチや可変容量素子などを含む半導体集積回路、ＭＥＭＳ、及び静電型アクチュエータの駆動方法に関するものである。
【背景技術】
【０００２】
静電型アクチュエータを利用したＭＥＭＳスイッチの構造は、例えば特許文献１に開示されている。ＭＥＭＳスイッチを閉状態にするには、静電型アクチュエータの上部電極と下部電極との間に電位差をかけ、これら電極間の静電引力が、上部電極が固着された梁のばね力を上回るようにする。通常、閉状態にするには、上部電極と下部電極間に２０Ｖ以上の電位差をかける必要がある。以下、この電位差の絶対値を電圧Ｖｓと呼ぶ。
【０００３】
閉状態のＭＥＭＳスイッチでは、静電型アクチュエータの上部電極と下部電極が絶縁膜を介して接した状態となる。この際、上部電極と下部電極との間に２０Ｖ以上の電位差があるため、ＦＮトンネルもしくはプール・フレンケル機構により絶縁膜に電荷が注入されトラップされる。この現象を、静電型アクチュエータのダイエレクトリック・チャージングという。
【０００４】
ダイエレクトリック・チャージングにより絶縁膜にたまった電荷量が十分大きくなると、上部電極と下部電極との間の電位差を０Ｖとしても、絶縁膜中の電荷に上部電極が引き寄せられ、スイッチを閉状態から開状態にできなくなる。この現象を、ダイエレクトリック・チャージングによるスティクションという。
【０００５】
スティクションを抑制するために、上部電極と下部電極間の電圧のバイアス方法が次の非特許文献１に記載されている。このバイアス方法のポイントは以下の３点である。
【０００６】
（１）ホールド電圧Ｖｈを電圧Ｖｓよりも低くする。
【０００７】
（２）上部電極と下部電極への駆動電圧の正負を毎回反転させる（バイポーラ・アクチュエーション）。
【０００８】
（３）スイッチのホールド状態において、振幅Ｖｈの正負のパルスを印加し続ける。
【０００９】
ここでホールド電圧Ｖｈとは、開状態にあるスイッチを閉状態にした後、その閉状態（ホールド状態）を保つために必要な上部電極と下部電極間の電位差のことである。上部電極と下部電極間の静電引力は両電極間距離の逆数の２乗に比例するため、ホールド電圧Ｖｈは電圧Ｖｓよりも低くすることが可能である。
【００１０】
前記（１）〜（３）の３点からなるバイアス方法により、絶縁膜中にトラップされる電荷量を削減することは可能であるが、完全になくすことはできない。なぜなら、正のパルスと負のパルスを与えている期間で、注入される電荷量が異なるためである。これはチャージ注入機構が対称でないことによる。したがって、ホールド状態において十分長い時間、正電圧のパルスと負電圧のパルスのスイッチングを繰り返すと、絶縁膜中の電荷量が徐々に増え、ついにはスティクションを起こしてしまう。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許第５５７８９７６号明細書
【非特許文献】
【００１２】
【非特許文献１】G.M.Rebeiz, "RF MEMS Theory, Design, and Technology", Wiley-Interscience, 2003, pp.190-191.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明はこうした状況を鑑みてなされたものであり、ホールド状態で十分長い時間が経過しても、不具合を起こさないように静電型アクチュエータを駆動させることのできる半導体集積回路、ＭＥＭＳ、及び静電型アクチュエータの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
実施態様のＭＥＭＳは、基板上に形成された下部電極、前記基板との間に空洞が存在するように配置された上部電極、及び前記上部電極と前記下部電極との間に配置された第１絶縁膜を有する静電型アクチュエータと、前記基板上に、前記下部電極と離隔して形成された第一の電極と、前記上部電極との間に絶縁体を介して形成され、前記第一の電極と対向するように配置された第二の電極と、前記静電型アクチュエータの前記上部電極に駆動電圧が印加されている間は前記下部電極を接地電圧とし、前記下部電極に前記駆動電圧が印加されている間は前記上部電極を前記接地電圧とするバイアス回路を具備し、前記バイアス回路により前記駆動電圧及び前記接地電圧を前記上部電極及び前記下部電極に印加することにより、前記静電型アクチュエータは、前記第一の電極と前記第二の電極との間の距離を変化させることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ホールド状態で十分長い時間が経過しても、不具合を起こさないように静電型アクチュエータを駆動させることの可能な半導体集積回路、ＭＥＭＳ、及び静電型アクチュエータの駆動方法を提供できる。
【図面の簡単な説明】
【００１６】
【図１Ａ】静電型アクチュエータにおいて上部電極に電圧Ｖｓを印加し、下部電極を接地電圧としたときのＣＶ特性を示す図である（第一種のチャージ注入の場合）。
【図１Ｂ】静電型アクチュエータにおいて下部電極に電圧Ｖｓを印加し、上部電極を接地電圧としたときのＣＶ特性を示す図である（第一種のチャージ注入の場合）。
【図１Ｃ】静電型アクチュエータにおいて上部電極に電圧Ｖｓを印加し、下部電極を接地電圧としたときのＣＶ特性を示す図である（第二種のチャージ注入の場合）。
【図１Ｄ】静電型アクチュエータにおいて下部電極に電圧Ｖｓを印加し、上部電極を接地電圧としたときのＣＶ特性を示す図である（第二種のチャージ注入の場合）。
【図１Ｅ】本発明の実施形態を実現する半導体集積回路の構成を示す概略図である。
【図２】実施形態における静電型アクチュエータを接触型スイッチに適用した場合のＭＥＭＳ部の断面図である。
【図３】実施形態における前記静電型アクチュエータを可変容量素子に適用した場合のＭＥＭＳ部の断面図である。
【図４】実施形態における前記静電型アクチュエータと静電型以外のアクチュエータとを組み合わせたハイブリッド型アクチュエータを利用したＭＥＭＳ部の断面図である。
【図５】本発明の第１実施形態の半導体集積回路の構成を示す概略図である。
【図６Ａ】第１実施形態の半導体集積回路における電荷蓄積量検出回路の回路図である。
【図６Ｂ】図６Ａに示した前記電荷蓄積量検出回路の変形例の回路図である。
【図７】第１実施形態の半導体集積回路における電圧生成回路の出力電圧の電圧波形図である（モード１）。
【図８】第１実施形態の半導体集積回路における電荷蓄積量の検出動作時の電圧波形図である（モード１）。
【図９】第１実施形態の半導体集積回路における電圧生成回路の出力電圧の電圧波形図である（モード２）。
【図１０】第１実施形態の半導体集積回路における電荷蓄積量の検出動作時の電圧波形図である（モード２）。
【図１１Ａ】第１実施形態の半導体集積回路の動作を示すフローチャートである（第一種のチャージ注入の場合）。
【図１１Ｂ】第１実施形態の半導体集積回路の動作を示すフローチャートである（第一種のチャージ注入でＶmonL＝ＶmonH＝Ｖmonの場合）。
【図１１Ｃ】図１１Ｂに示した半導体集積回路における連続動作時の上部電極と下部電極に印加される電圧波形図である。
【図１１Ｄ】第１実施形態の半導体集積回路の動作を示すフローチャートである（第２種のチャージ注入の場合）。
【図１１Ｅ】第１実施形態の半導体集積回路の動作を示すフローチャートである（第２種のチャージ注入でＶmonL＝ＶmonH＝Ｖmonの場合）。
【図１２Ａ】第１実施形態の半導体集積回路の静電型アクチュエータにおけるＣＶ特性を示す図である（モード１）。
【図１２Ｂ】第１実施形態の半導体集積回路の静電型アクチュエータにおけるＣＶ特性を示す図である（モード２）。
【図１３】第１実施形態の半導体集積回路における連続動作時の上部電極と下部電極に印加される電圧波形図である。
【図１４】第１実施形態の変形例の半導体集積回路の構成を示す概略図である。
【図１５】第１実施形態の変形例の半導体集積回路における連続動作時の上部電極と下部電極に印加される電圧波形図である。
【図１６Ａ】第１実施形態の半導体集積回路における上部電極と下部電極に印加されるホールド電圧としてのバイポーラ状の電圧波形図である。
【図１６Ｂ】第１実施形態の半導体集積回路における電圧生成回路の出力電圧の他の変形例を示す電圧波形図である。
【図１７】本発明の第２実施形態の半導体集積回路における電荷蓄積量検出回路の回路図である。
【図１８】第２実施形態の半導体集積回路における電荷蓄積量検出回路の検出動作時の波形図である。
【図１９】第２実施形態の半導体集積回路の動作を示すフローチャートである。
【図２０Ａ】本発明の第３実施形態における電圧生成回路の出力電圧の電圧波形図である。
【図２０Ｂ】第３実施形態における電圧生成回路の第１変形例としての出力電圧の電圧波形図である。
【図２０Ｃ】第３実施形態における電圧生成回路の第２変形例としての出力電圧の電圧波形図である。
【図２０Ｄ】第３実施形態における電圧生成回路の第３変形例としての出力電圧の電圧波形図である。
【図２１】第３実施形態の半導体集積回路の動作を示すフローチャートである。
【図２２Ａ】第３実施形態の半導体集積回路における絶縁膜中の電荷蓄積量の推移を示す模式図である。
【図２２Ｂ】第１実施形態の半導体集積回路における絶縁膜中の電荷蓄積量の推移を示す模式図である。
【図２３】本発明の第４実施形態の半導体集積回路の動作を示すフローチャートである。
【図２４】第４実施形態の半導体集積回路における電圧生成回路の第１の出力波形図である。
【図２５】第４実施形態の半導体集積回路における電圧生成回路の第２の出力波形図である。
【図２６Ａ】図２３中のモード３における電圧波形図である。
【図２６Ｂ】図２３中のモード３におけるフローチャートである。
【図２７Ａ】図２３中のモード４における電圧波形図である。
【図２７Ｂ】図２３中のモード４におけるフローチャートである。
【図２８】本発明の第５実施形態の半導体集積回路が備えたテストモードの動作を示すフローチャートである。
【図２９】本発明の第６実施形態の半導体集積回路が備えたテストモードの動作を示すフローチャートである。
【図３０Ａ】本発明の第７実施形態のＭＥＭＳ可変容量素子を含む半導体集積回路の構成を示す概略図である。
【図３０Ｂ】第７実施形態における前記ＭＥＭＳ可変容量素子の平面図である。
【図３１Ａ】本発明の第８実施形態のＭＥＭＳスイッチを含む半導体集積回路の構成を示す概略図である。
【図３１Ｂ】第８実施形態における前記ＭＥＭＳスイッチの平面図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照してこの発明の実施形態について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１８】
通常、静電型アクチュエータを駆動して上部電極を下に下げる、すなわち上部電極を下部電極側に動かし、上部電極を下部電極上の絶縁膜に接触させるには次の２通りの方法がある。
【００１９】
（ａ）上部電極に電圧Ｖｓを印加し、下部電極を接地電圧とする。
【００２０】
（ｂ）下部電極に電圧Ｖｓを印加し、上部電極を接地電圧とする。
【００２１】
前述したように、上部電極が下に下がった状態では下部電極上に配置された絶縁膜に高電界がかかるため、ダイエレクトリック・チャージングが起こる。しかし、前記（ａ）と（ｂ）では絶縁膜に印加される電界の向きが異なるため、絶縁膜に注入される電荷の符号が異なる。例えば、絶縁膜として、シリコン窒化膜（ＳｉＮ）とシリコン酸化膜（ＳｉＯ２）の積層膜を採用した場合、（ａ）の場合に絶縁膜に電子が注入され、上部電極を絶縁膜から離すためのプルアウト電圧が下がる。このときのＣＶ特性の変化の様子を図１Ａに示す。ここで、電圧“Ｖtop−Ｖbtm”は上部電極と下部電極間の電位差であり、容量Ｃesは上部電極と下部電極との間に配置された絶縁膜の容量である。また（ｂ）の場合は、図１Ｂに示すようにＣＶ特性が変化する。したがって、Ｖｓ＞０とすると、いずれの場合も電圧“Ｖtop−Ｖbtm”の絶対値に対してプルアウト電圧Ｖpoが低下する方向に動く。したがって電圧“Ｖtop−Ｖbtm”の符号を変えないまま動作を続けると、最終的にはスティクションが起こる。本発明の実施形態のポイントは、絶縁膜に注入された電荷量に応じて前記（ａ）、（ｂ）のバイアス方法を使い分けて、スティクションによる不良を防ぐことにある。言い換えれば、絶縁膜に注入された電荷量に応じて上部電極と下部電極間の電界の向きを変えることにより、絶縁膜に注入された電荷量を一定の範囲に保つことにある。
【００２２】
なお、前記絶縁膜に印加される電界の向きと絶縁膜に注入される電荷の符号は絶縁膜の種類やトラップの場所により異なる可能性があるが、以下では主として図１Ａ及び１Ｂに示したようにＣＶ特性が変化する場合を想定して説明をする。このように電圧“Ｖtop−Ｖbtm”の絶対値に対してプルアウト電圧Ｖpoが低下する方向に動くケースを、第一種のチャージ注入と呼ぶことにする。しかし明らかに、図１Ｃ及び１Ｄに示すようにＣＶ特性が変化する場合、すなわち電圧“Ｖtop−Ｖbtm”の絶対値に対してプルアウト電圧Ｖpoが上昇する方向に動く場合（第二種のチャージ注入と呼ぶ）にも本発明の実施形態は適用できる。図１Ｃ及び１Ｄに示すようにＣＶ特性が変化する場合は、駆動電圧が上昇して、プルインしなくなる、すなわち上部電極が絶縁膜に接触しなくなるという不良が起こる。
【００２３】
図１Ｅは、以下に説明する本発明の第１実施形態から第６実施形態を実現する半導体集積回路の構成を示す図である。この半導体集積回路は、ＭＥＭＳ部１０と回路部２０から構成されている。ＭＥＭＳ部１０と回路部２０は同一半導体チップ内に形成されていてもよいし、別々のチップに分かれていてもよい。回路部２０は、電荷蓄積量検出回路２１、記憶回路２２、バイアス回路２３、コントローラ２４を含む。ノードＮtopはバイアス回路２３と上部電極１７との間を接続するノードであり、ノードＮbotはバイアス回路２３と下部電極１５との間を接続するノードである。ノードＮ１は、電荷蓄積量検出回路２１とバイアス回路２３との間を接続するノードである。電荷蓄積量検出回路２１は、静電型アクチュエータにおける下部電極１５上の絶縁膜１６にトラップされた電荷蓄積量を検出する回路である。電荷蓄積量検出回路２１による電荷蓄積量の検出結果は、レジスタなどの記憶回路２２に格納される。バイアス回路２３は、記憶回路２２に格納された検出結果（電荷蓄積量）に基づき、静電型アクチュエータを駆動する駆動電圧（バイアス電圧）を下部電極１５と上部電極１７に供給する。
【００２４】
以下に、図１ＥにおけるＭＥＭＳ部１０について詳述する。
【００２５】
ＭＥＭＳ部１０は、静電型アクチュエータ１１を含んでいる。このＭＥＭＳ部１０は、半導体基板１２上のアンカー１３に弾性部材１４の一端が固定された構造を有しており、半導体基板１２と弾性部材１４との間には空洞３０が設けられている。半導体基板１２上には下部電極１５が形成され、下部電極１５上にはこの下部電極１５を覆うように絶縁膜１６が形成されている。弾性部材１４の一方の面上には下部電極１５と対向するように、上部電極１７が形成されている。このような構造を持つＭＥＭＳ部１０では、静電型アクチュエータ１１が駆動することにより、弾性部材１４の中央部が半導体基板１２に近づくように変形し、上部電極１７が下部電極１５側へ移動して上部電極１７が下部電極１５上の絶縁膜１６に接触する。このようにして、弾性部材１４と半導体基板１２との間の距離が変化する機構が、スイッチ及び可変容量素子に用いられている。
【００２６】
図１Ｅでは、ＭＥＭＳ部１０として静電型アクチュエータ１１のみを模式的に示しているが、本発明は静電型アクチュエータを含む多様なデバイス、例えばスイッチ、可変容量素子などに適用できる。
【００２７】
図２は、静電型アクチュエータを接触型スイッチに適用した場合のＭＥＭＳ部の断面図である。第１電極１８と第２電極１９により接触型スイッチが構成されている。半導体基板１２上には、下部電極１５に隣接して第１電極１８が形成され、この第１電極１８に対向する弾性部材１４の一方の面上には、上部電極１７に隣接して第２電極１９が形成されている。このような構造を持つＭＥＭＳ部では、静電型アクチュエータ１１が駆動することにより、上部電極１７が下部電極１５側へ移動して上部電極１７が下部電極１５上の絶縁膜１６に接触する。これにより、第１電極１８と第２電極１９とが接触して電気的に接続され、接触型スイッチが閉状態となる。一方、静電型アクチュエータ１１が駆動していないときは、下部電極１５と上部電極１７との間には空洞が形成されている。これにより、第１電極１８と第２電極１９とが非接触となり、接触型スイッチが開状態となる。
【００２８】
また、図３は静電型アクチュエータを可変容量素子に適用した場合のＭＥＭＳ部の断面図である。第１電極１８、第２電極１９、これら第１電極と第２電極との間に配置された絶縁膜１６により、可変容量素子が構成される。半導体基板１２上には、下部電極１５に隣接して第１電極１８が形成され、この第１電極１８を覆うように絶縁膜１６が配置されている。第１電極１８に対向する弾性部材１４の一方の面上には、上部電極１７に隣接して第２電極１９が形成されている。このような構造を持つＭＥＭＳ部では、静電型アクチュエータ１１が駆動することにより、上部電極１７が下部電極１５側へ移動して上部電極１７が下部電極１５上の絶縁膜１６に接触する。これにより、第１電極１８上の絶縁膜１６と第２電極１９とが接触し、可変容量素子が第１の容量を持つ状態となる。一方、静電型アクチュエータ１１が駆動していないときは、下部電極１５と上部電極１７との間には空洞が形成されている。これにより、第１電極１８上の絶縁膜１６と第２電極１９とが非接触となり、可変容量素子が前記第１の容量より小さい第２の容量を持つ状態となる。
【００２９】
また、図４に示すように、本発明は静電型アクチュエータと静電型以外のアクチュエータ３１を組み合わせたハイブリッド型のアクチュエータにも適用可能である。静電型以外のアクチュエータとしては、圧電型、または熱型、電磁型などがある。ハイブリッド型のアクチュエータを採用すると、静電型以外のアクチュエータ３１によっても上部電極１７を下部電極１５側へ移動することができるため、静電型アクチュエータ１１の駆動電圧を低下させることができる。
【００３０】
［第１実施形態］
本発明の第１実施形態の半導体集積回路について説明する。
【００３１】
図５は、第１実施形態の半導体集積回路の構成を示す図である。前述したように、この半導体集積回路は、ＭＥＭＳ部１０と回路部２０から構成されている。ＭＥＭＳ部１０は容量Ｃesを有する静電型アクチュエータ１１を含んでいる。回路部２０は、電荷蓄積量検出回路２１、記憶回路２２、バイアス回路２３、及びコントローラ２４を備えている。
【００３２】
バイアス回路２３は、電圧生成回路２５とスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４を含む。これらスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のスイッチングにより、電圧生成回路２５の出力電圧は、静電型アクチュエータ１１の上部電極１７（ノードＮtop）もしくは下部電極１５（ノードＮbot）に切り替えて出力される。このとき、電圧生成回路２５が接続されていない方の上部電極１７もしくは下部電極１５には、接地電圧ＧＮＤが供給される。すなわち、スイッチ素子ＳＷ１、ＳＷ４が閉状態のときはスイッチ素子ＳＷ２、ＳＷ３が開状態とされ、逆にスイッチ素子ＳＷ１、ＳＷ４が開状態のときはスイッチ素子ＳＷ２、ＳＷ３が閉状態とされる。どのスイッチ素子を開状態または閉状態にするかは、記憶回路２２に格納されたデータに基づいて行われる。前記データとは、電荷蓄積量検出回路２１によって検出された、絶縁膜１６中の電荷蓄積量を示すものである。
【００３３】
図６Ａは、回路部２０内の電荷蓄積量検出回路２１の回路図である。容量Ｃesは、静電型アクチュエータ１１の上部電極１７と下部電極１５間の容量である。静電型アクチュエータ１１の上部電極１７が下に下がった状態の容量Ｃesの値を容量Ｃdown、上に上がった状態の容量Ｃesの値を容量Ｃupとする。容量Ｃdownは容量Ｃupよりも大きい。固定容量Ｃrefの値は、おおむね容量Ｃupと容量Ｃdownの中間の値に設定する（Ｃref≒(Ｃup＋Ｃdown)／２）。
【００３４】
電荷蓄積量検出回路２１の接続関係は、以下のようになっている。上部電極１７には、スイッチ素子Ｓ５を介して電圧生成回路２５の出力電圧Ｖesが供給され、下部電極１５には接地電圧ＧＮＤが供給されている。また、固定容量Ｃrefを有するキャパシタの一方の電極にはスイッチ素子Ｓ６を介して出力電圧Ｖesが供給され、他方の電極には接地電圧が供給されている。一定容量Ｃ１を有する第１キャパシタの一方の電極にはスイッチ素子Ｓ１を介して一定電圧Ｖ１が供給され、他方の電極には接地電圧が供給されている。同様に、一定容量Ｃ１を有する第２キャパシタの一方の電極にはスイッチ素子Ｓ２を介して一定電圧Ｖ１が供給され、他方の電極には接地電圧が供給されている。
【００３５】
上部電極１７とスイッチ素子Ｓ５の接続点には、スイッチ素子Ｓ３の一端（ノードＮ１１）が接続され、スイッチ素子Ｓ３の他端は比較器ＣＰの正入力端子に接続されると共に、第１キャパシタＣ１の一方の電極とスイッチ素子Ｓ１の接続点に接続されている。固定容量Ｃrefを有するキャパシタの一方の電極とスイッチ素子Ｓ６の接続点には、スイッチ素子Ｓ４の一端（ノードＮ１２）が接続され、スイッチ素子Ｓ４の他端は比較器ＣＰの負入力端子に接続されると共に、第２キャパシタＣ１の一方の電極とスイッチ素子Ｓ２の接続点に接続されている。そして、比較器ＣＰの正入力端子と負入力端子に入力される電圧の比較結果に応じた出力電圧Ｖoutが、比較器ＣＰの出力端子から出力される。なお、図６Ａに示した電荷蓄積量検出回路２１には、図６Ｂに示すように、比較器ＣＰに換えてセンスアンプＳＡを配置した回路を用いてもよい。
【００３６】
また、ＭＥＭＳ部１０と回路部２０を別々の半導体チップで構成する場合、固定容量ＣrefはＭＥＭＳ部１０と同じチップ上に形成するのが望ましい。同じチップ上に形成されていないと寄生容量および寄生抵抗の値が異なり、電荷蓄積量の検出動作の精度が失われるためである。なお、一定電圧Ｖ１は後述する電圧ＶmonHおよび電圧ＶmonLよりも高い電圧である。
【００３７】
また、電圧生成回路２５の出力電圧Ｖesを上部電極１７に供給する期間をモード１、出力電圧Ｖesを下部電極１５に供給する期間をモード２と称する。プルアウト電圧はダイエレクトリック・チャージングによりモード１で下降し、モード２で上昇するものとする。本実施形態では、電圧印加シーケンスが終了する毎にプルアウト電圧をモニタし、プルアウト電圧が所定の範囲に収まるように、モード１とモード２を切り替える。これは、静電型アクチュエータ１１の絶縁膜中にトラップされた電荷量を適正な範囲に収めることを意味する。具体的には、以下のように実施する。
【００３８】
図７は、モード１における電圧生成回路２５の出力電圧Ｖesの電圧波形であり、図８はモード１における電荷蓄積量の検出動作時の電圧波形である。図９は、モード２における電圧生成回路２５の出力電圧Ｖesの電圧波形であり、図１０はモード２における電荷蓄積量の検出動作時の電圧波形である。図１１Ａは、第１実施形態の半導体集積回路の動作を示すフローチャートである。
【００３９】
図７、図９における期間Ｔ１、Ｔ２は、静電型アクチュエータ１１を駆動させている期間である。詳述すると、期間Ｔ１は上部電極１７を下部電極１５側へ移動している期間であり、期間Ｔ２は上部電極１７を絶縁膜１６に接触させたままホールドしている期間（ホールド期間）である。期間Ｔ２の長さはアプリケーションやデバイスの使用状況に応じて変化する。期間Ｔ１におけるダイエレクトリック・チャージングがさほど多くない場合は、期間Ｔ２のホールド電圧Ｖhを電圧Ｖs1または電圧Ｖs2にしてもよい。期間Ｔ３は、絶縁膜１６中の電荷蓄積量の検出動作に割り当てられている。期間Ｔ３は１００ｎsec程度にでき、期間Ｔ１（２０μs程度）および期間Ｔ２（１ｍｓ〜１Ｈ程度）の期間よりも十分小さい。したがって、期間Ｔ３の追加によるパフォーマンスの劣化は殆どない。期間Ｔ３の間中、電圧生成回路２５の出力電圧Ｖesはモード１では電圧ＶmonLに設定され、モード２では電圧ＶmonHに設定される。また図８、図１０において、スイッチＳ１、Ｓ２、…、Ｓ６は電圧波形が“Ｈ”レベルのとき閉状態になるものとする。
【００４０】
図７に示したモード１の電圧波形を続けて印加すると、図１２Ａに示すように、プルアウト電圧Ｖpoが徐々に低下する。電荷蓄積量検出回路２１による電荷蓄積量の検出動作の結果、プルアウト電圧Ｖpoが電圧ＶmonLよりも高ければ、それ以降もモード１を継続する。一方、プルアウト電圧Ｖpoが電圧ＶmonLよりも低くなったときは、それ以降、モード２に移行する。いずれのモードを実行するかを決定するための情報は記憶回路２２に格納する。すなわち、プルアウト電圧Ｖpoが電圧ＶmonLよりも高ければ、電荷蓄積量検出回路２１は記憶回路２２に第１のデータを格納し、プルアウト電圧Ｖpoが電圧ＶmonLよりも低いときは、記憶回路２２に第２のデータを格納する。コントローラ２４は、記憶回路２２に第１のデータが格納されている場合はモード１を実行し、第２のデータが格納されている場合はモード２を実行する。
【００４１】
なお、プルアウト電圧Ｖpoと電圧ＶmonLとの高低関係は、図６Ａに示した電荷蓄積量検出回路２１により検出できる。ノードＮ１１とノードＮ１２の電位差ΔＶは以下の式（１）のようになる。
【００４２】
【数１】
2010280057.tif 000003
【００４３】
したがって、図６Ａにおける比較器ＣＰの出力電圧Ｖoutをモニタすることにより、容量Ｃesと容量Ｃrefの大小がわかり、これからプルアウト電圧Ｖpoと電圧ＶmonLとの高低がわかる。
【００４４】
同様にして、モード２の電圧波形を続けて印加すると、図１２Ｂに示すように、プルアウト電圧Ｖpoが徐々に上昇する。プルアウト電圧Ｖpoが電圧ＶmonHを超えたら、それ以降はモード１に移行する。すなわち、プルアウト電圧Ｖpoが電圧ＶmonHよりも高ければ（絶対値が小さければ）、電荷蓄積量検出回路２１は記憶回路２２に第１のデータを格納し、プルアウト電圧Ｖpoが電圧ＶmonHよりも低いときは（絶対値が大きいときは）、記憶回路２２に第２のデータを格納する。コントローラ２４は、記憶回路２２に第１のデータが格納されている場合はモード１を実行し、第２のデータが格納されている場合はモード２を実行する。
【００４５】
以下に、図１１Ａに示したフローチャートを用いてモード１とモード２の動作を説明する。モード１では次のような動作となる。まず、スイッチ素子ＳＷ１〜ＳＷ４により電圧生成回路２５の出力先を上部電極１７に設定し、バイアス回路２３により上部電極１７に電圧Ｖｓを印加して（期間Ｔ１）、静電型アクチュエータ１１を駆動する（ステップＳ１）。続いて、バイアス回路２３により上部電極１７にホールド電圧Ｖhを印加し（期間Ｔ２）、静電型アクチュエータ１１をホールド状態にする（ステップＳ２）。
【００４６】
さらに、バイアス回路２３により上部電極１７に電圧ＶmonLを印加し（期間Ｔ３）、静電型アクチュエータの絶縁膜１６に蓄積された電荷蓄積量を、図６Ａに示した電荷蓄積量検出回路２１により検出する（ステップＳ３）。絶縁膜１６中の電荷蓄積量が所定の電荷量より大きいか否か、すなわち上部電極１７と下部電極１５間の容量Ｃesが固定容量Ｃrefより大きいか否かを検出する（ステップＳ４）。容量Ｃesが固定容量Ｃrefより大きくないとき、ステップＳ１へ移行し、静電型アクチュエータ１１を駆動し、さらにステップＳ２以降の処理を繰り返す。一方、容量Ｃesが固定容量Ｃrefより大きいとき、記憶回路２２に第２のデータを格納し、電圧生成回路２５の出力先が下部電極１５に切り替わるように、スイッチ素子ＳＷ１〜ＳＷ４を設定する（ステップＳ５）。
【００４７】
その後、モード２へ移行し、モード２では次のような動作となる。バイアス回路２３により下部電極１５に電圧Ｖｓを印加し（期間Ｔ１）、静電型アクチュエータ１１を駆動する（ステップＳ６）。続いて、バイアス回路２３により下部電極１５にホールド電圧Ｖhを印加し（期間Ｔ２）、静電型アクチュエータ１１をホールド状態にする（ステップＳ７）。
【００４８】
さらに、バイアス回路２３により下部電極１５に電圧ＶmonHを印加し（期間Ｔ３）、静電型アクチュエータの絶縁膜１６に蓄積された電荷蓄積量を、図６Ａに示した電荷蓄積量検出回路２１により検出する（ステップＳ８）。絶縁膜１６の電荷蓄積量が所定の電荷量より大きいか否か、すなわち上部電極１７と下部電極１５間の容量Ｃesが固定容量Ｃrefより大きいか否かを検出する（ステップＳ９）。容量Ｃesが固定容量Ｃrefより大きくないとき、ステップＳ６へ移行し、静電型アクチュエータ１１を駆動し、さらにステップＳ７以降の処理を繰り返す。一方、容量Ｃesが固定容量Ｃrefより大きいとき、記憶回路２２に第１のデータを格納し、電圧生成回路２５の出力先が上部電極１７に切り替わるように、スイッチ素子ＳＷ１〜ＳＷ４を設定する（ステップＳ１０）。その後、モード１へ移行する。
【００４９】
図１３に、半導体集積回路の連続動作時における、上部電極の電圧（Ｖtop）と下部電極の電圧（Ｖbtm）との電位差を示す。なお図１３において、電圧振幅の大きさである電圧Ｖs1とＶs2は必ずしも同じである必要はない。同様に、ホールド電圧Ｖh1とＶh2をモード１、２で変えてもよい。
【００５０】
以上説明したように、図１１Ａに示したフローチャートに従って動作させることにより、電圧“Ｖtop−Ｖbtm”が正または負の場合に、プルアウト電圧Ｖpoの絶対値をそれぞれ電圧ＶmonLまたは電圧ＶmonHの絶対値よりも大きくできる。これは、静電型アクチュエータ１１における絶縁膜１６中の電荷量を測定して、スティクションなどの不良を起こさないような範囲に絶縁膜１６中の電荷量を制御することに相当している。これにより、静電型アクチュエータ１１をホールド状態で十分長い時間保持しても、スティクションを起こさない静電型アクチュエータ１１を含む半導体集積回路を提供することができる。なお、電圧ＶmonL、電圧ＶmonHを異なる値にしているのは、スティクションを防ぐためのプルアウト電圧Ｖpoのマージンが電界の向きに応じて異なるケースを想定しているためである。しかし、絶縁膜１６の種類によっては、上記マージンが電界の向きに依らないとみなしてよい場合もある。その場合は、電圧ＶmonL、電圧ＶmonHを同じ値にしてもよい。すなわち、ＶmonL＝ＶmonH＝Ｖmonとしてよい。この場合のフローチャートを図１１Ｂに、また連続動作させたときの様子を図１１Ｃに示す。本発明の実施形態では、このようにプルアウト電圧Ｖpoの値に応じて上部電極１７と下部電極１５間の電界の向きを決定することを特徴としている。またプルアウト電圧Ｖpoは、あるモニタ電圧における容量値から判定している。
【００５１】
なお、前述した第２種のチャージ注入を本発明の実施形態に適用する場合は、図１１Ｄに示すフローチャートを採用すればよい。このときの電圧ＶmonL、電圧ＶmonHの値は、プルインしなくなる不良が発生しないようにマージンを考慮し決定する。なお、第２種のチャージ注入の場合も、前記マージンが電界の向きに依らないとみなしてよい場合は、ＶmonL＝ＶmonH＝Ｖmonとしてよい。この場合のフローチャートを図１１Ｅに示す。
【００５２】
次に、第１実施形態の変形例の半導体集積回路について説明する。
【００５３】
図１４は、第１実施形態の変形例の半導体集積回路の構成を示す図である。第１実施形態では、図５に示したスイッチ素子ＳＷ１〜ＳＷ４により、電圧生成回路２５の出力電圧の出力先を上部電極１７または下部電極１５に切り替えていた。これに対し、第１実施形態の変形例では、図１４に示すように、電圧生成回路２５の出力電圧の出力先を切り替えるためのスイッチ素子をなくし、電圧生成回路２５が正あるいは負の出力電圧を上部電圧１７に出力し、下部電極１５には接地電圧ＧＮＤが供給されるようにしている。このとき、上部電極１７と下部電極１５間に印加される印加電圧の波形を図１５に示す。その他の構成及び効果については、第１実施形態と同様である。なお、この変形例では、電圧生成回路２５の出力電圧が常に上部電極１７に供給されるようにしたが、これとは逆に電圧生成回路２５の出力電圧が常に下部電極１５に供給されるようにしてもよい。
【００５４】
また、前述した第１実施形態及びその変形例では、図７に示したように、モード１における期間Ｔ２にて一定のホールド電圧Ｖhを印加したが、図１６Ａに示すように、バイポーラ状の電圧波形を印加するようにしてもよい。バイポーラ状の電圧波形とは、ある一定期間（パルス幅）ごとに、正のホールド電圧（Ｖｈ）と負のホールド電圧（−Ｖｈ）とが交互に切り替わる波形をいう。
【００５５】
このようなバイポーラ状の電圧波形でダイエレクトリック・チャージングを完全になくすことはできないが、絶縁膜１６中に蓄積される電荷蓄積量を低減することは可能である。静電型アクチュエータ１１のホールド期間が長く、なおかつホールド期間中のダイエレクトリック・チャージングが無視できない場合はこのようなバイアス波形、すなわちバイポーラ状の電圧波形を印加することが有効である。なおここでは、バイポーラ状の電圧波形として、同一のパルス幅及び振幅を持つ正あるいは負のホールド電圧が交互に切り替わる波形を示したが、これに限るわけではなく、同一のパルス幅で振幅が徐々に変化する正あるいは負の電圧が交互に切り替わる波形（図２０Ｂのモード２参照）、または同一の振幅でパルス幅が徐々に変化する正あるいは負の電圧が交互に切り替わる波形（図２０Ｃのモード２参照）、振幅及びパルス幅の両方が徐々に変化する正あるいは負の電圧が交互に切り替わる波形（図２０Ｄのモード２参照）などを用いてもよい。さらに、前述した第１実施形態及びその変形例では、プルアウト電圧をモニタしてプルアウト電圧が所定の範囲に収まるようにアクチュエータの駆動を行ったが、プルアウト電圧の代わりにプルイン電圧をモニタしてプルイン電圧が所定の範囲に収まるようにアクチュエータの駆動を行ってもよい。図１６Ｂは、このときの電圧生成回路２５の出力電圧の電圧波形である。図１６Ｂに示すように、プルイン電圧のモニタは電圧印加シーケンスの開始の期間Ｔ０で実施される。すなわち、この期間Ｔ０に印加される出力電圧Ｖmonによりアクチュエータのプルインが起こるか否かを判定することで絶縁膜１６中に蓄積される電荷蓄積量を検出することができる。
【００５６】
［第２実施形態］
次に、本発明の第２実施形態の半導体集積回路について説明する。前記第１実施形態における構成と同様の部分には同じ符号を付す。
【００５７】
第１実施形態では、図６Ａに示した電荷蓄積量検出回路２１にて所定の電圧における容量値を検出することにより、絶縁膜１６中の電荷蓄積量をモニタした。しかし、電荷蓄積量検出回路２１の回路構成はこれ以外にもあり得る。この第２実施形態では、第１実施形態で用いた電荷蓄積量検出回路２１の他の回路構成例について説明する。
【００５８】
図１７は、第２実施形態における電荷蓄積量検出回路の回路図である。図１８は前記電荷蓄積量検出回路における検出動作時の波形であり、図１９は第２実施形態の半導体集積回路の動作を示すフローチャートである。
【００５９】
バイアス回路２３により上部電極１７に電圧Ｖｓを印加して、静電型アクチュエータ１１を駆動する（ステップＳ２１）。続いて、バイアス回路２３により上部電極１７にホールド電圧Ｖhを印加し、静電型アクチュエータ１１をホールド状態にする（ステップＳ２２）。そして、静電型アクチュエータの絶縁膜１６に蓄積された電荷蓄積量を、図１７に示した電荷蓄積量検出回路２１により検出する（ステップＳ２３）。絶縁膜１６に蓄積された電荷蓄積量より、電圧ＶＮ２３が電圧ＶrefLより高く、かつ電圧ＶrefHより低いか否かを検出する（ステップＳ２４）。ＶrefL＜ＶＮ２３＜ＶrefHが成り立つとき、ステップＳ２１へ移行し、ステップＳ２１以降の処理を繰り返す。一方、ＶrefL＜ＶＮ２３＜ＶrefHが成り立たないときは、記憶回路２２に第２のデータを格納し、電圧生成回路２５の出力先が下部電極１５に切り替わるように、スイッチ素子ＳＷ１〜ＳＷ４を設定する（ステップＳ２５）。その後、ステップＳ２１へ移行し、ステップＳ２１以降の処理を繰り返す。
【００６０】
この第２実施形態では、電荷蓄積量の検出モードにおいて、静電型アクチュエータ１１の印加電圧をホールド電圧Ｖhから徐々に降下させる。図１７に示すような電流源Ｉを利用した回路を採用すれば、ホールド電圧Ｖhのリニアな電圧降下が実現できる。ノードＮ２１の電圧が下がりプルアウト電圧に達すると、上部電極１７が上がり容量Ｃesが下がる。ノードＮ２１の電荷量が一定に保たれた状態で容量Ｃesが小さくなると、ノードＮ２１の電圧が上昇する。このノードＮ２１の電圧上昇分を比較器ＣＰ１で検出する。なお実際には、ノードＮ２１からは電流源回路に起因した電圧降下があるが、その効果は十分小さく、ノードＮ２１の電圧上昇を抑制するほどではない。
【００６１】
容量Ｃref1の値を容量Ｃdownと同程度にし、またノードＮ２１からの放電開始をノードＮ２２からの放電開始よりも早めれば、図１８に示すように、容量Ｃesの値が変化したときに比較器ＣＰ１の出力電圧Ｖout1が反転するようにできる。出力電圧Ｖout1の反転を受けてスイッチＳ１６を開き、ノードＮ２３からの放電を止める。このときのノードＮ２３の電圧ＶＮ２３は、静電型アクチュエータのプルアウト電圧を反映している。すなわち、電圧ＶＮ２３の高低がプルアウト電圧の高低に対応する。したがって、電圧ＶＮ２３から絶縁膜１６中の電荷蓄積量を求めることができる。不良を起こさない絶縁膜１６中の電荷蓄積量に対応する電圧ＶＮ２３の下限と上限をそれぞれ電圧ＶrefLと電圧ＶrefHとすれば、図１７、図１９に示すような回路及びフローチャートにより、絶縁膜１６中の電荷蓄積量を適正な値に保つことができる。その他の構成及び効果については、前述した第１実施形態と同様である。
【００６２】
［第３実施形態］
次に、本発明の第３実施形態の半導体集積回路について説明する。前記第１実施形態における構成と同様の部分には同じ符号を付す。
【００６３】
第１実施形態では、モード１及びモード２の最後に電荷蓄積量の検出動作を実施し、判定基準を超えた場合は、上部電極と下部電極間に印加する電圧を反転させていた。これに対し第３実施形態では、判定基準を超えた場合には絶縁膜１６中の電荷を引き抜く動作を集中して行う。
【００６４】
図２０Ａに、第３実施形態における電圧生成回路２５の出力電圧Ｖesの電圧波形を示す。この第３実施形態では、モード２が絶縁膜１６から電荷を引き抜く専用の動作に割り当てられている。すなわち、モード２では、ホールド電圧Ｖhを印加せず、電圧Ｖs2の印加と、電圧ＶmonHの印加による電荷蓄積量の検出動作のみを実施する。電圧Ｖs2と電圧ＶmonHの印加は、プルアウト電圧が電圧ＶmonHに達するまで繰り返す。図２１は、第３実施形態の半導体集積回路の動作を示すフローチャートである。
【００６５】
モード１では次のような動作となる。まず、スイッチ素子ＳＷ１〜ＳＷ４により電圧生成回路２５の出力先を上部電極１７に設定し、バイアス回路２３により上部電極１７に電圧Ｖｓを印加して（期間Ｔ１）、静電型アクチュエータ１１を駆動する（ステップＳ３１）。続いて、バイアス回路２３により上部電極１７にホールド電圧Ｖhを印加し（期間Ｔ２）、静電型アクチュエータ１１をホールド状態にする（ステップＳ３２）。
【００６６】
さらに、バイアス回路２３により上部電極１７に電圧ＶmonLを印加し（期間Ｔ３）、静電型アクチュエータの絶縁膜１６に蓄積された電荷蓄積量を、図６Ａに示した電荷蓄積量検出回路２１により検出する（ステップＳ３３）。絶縁膜１６の電荷蓄積量が所定の電荷量より大きいか否か、すなわち上部電極１７と下部電極１５間の容量Ｃesが固定容量Ｃrefより大きいか否かを検出する（ステップＳ３４）。容量Ｃesが固定容量Ｃrefより大きいとき、ステップＳ３１へ移行し、ステップＳ３１以降の処理を繰り返す。一方、容量Ｃesが固定容量Ｃrefより大きくないとき、記憶回路２２に第２のデータを格納し、電圧生成回路２５の出力先が下部電極１５に切り替わるように、スイッチ素子ＳＷ１〜ＳＷ４を設定する（ステップＳ３５）。
【００６７】
その後、モード２へ移行し、次のような動作となる。バイアス回路２３により下部電極１５に電圧Ｖｓを印加し（期間Ｔ１）、静電型アクチュエータ１１を駆動する（ステップＳ３６）。続いて、バイアス回路２３により下部電極１５に電圧ＶmonHを印加し（期間Ｔ３）、静電型アクチュエータの絶縁膜１６に蓄積された電荷蓄積量を、図６Ａに示した電荷蓄積量検出回路２１により検出する（ステップＳ３７）。絶縁膜１６の電荷蓄積量が所定の電荷量より大きいか否か、すなわち上部電極１７と下部電極１５間の容量Ｃesが固定容量Ｃrefより大きいか否かを検出する（ステップＳ３８）。容量Ｃesが固定容量Ｃrefより大きいとき、ステップＳ３６へ移行し、ステップＳ３６以降の処理を繰り返す。一方、容量Ｃesが固定容量Ｃrefより大きくないとき、記憶回路２２に第１のデータを格納し、電圧生成回路２５の出力先が上部電極１７に切り替わるように、スイッチ素子ＳＷ１〜ＳＷ４を設定する（ステップＳ３９）。その後、モード１へ移行する。なお、第１実施形態と同様の理由で、ＶmonL＝ＶmonH＝ Ｖmon としてもよい。
【００６８】
第１実施形態との差を明確にするため、図２２Ａに第３実施形態の絶縁膜１６中における電荷蓄積量の推移の模式図を示し、図２２Ｂに第１実施形態の絶縁膜１６中における電荷蓄積量の推移の模式図を示す。電荷量Ｑmaxと電荷量Ｑminは、不良を起こさないような電荷蓄積量の最大値と最小値である。すなわち、静電型アクチュエータ１１がスティクションを起こすことなく、ホールド電圧でプルインさせることのできる、絶縁膜１６中の電荷蓄積量の最大値と最小値である。第３実施形態では、絶縁膜１６中の電荷蓄積量が急激に減少するが、第１実施形態では絶縁膜１６中の電荷蓄積量が緩やかに減少する。
【００６９】
図２０Ａと図２１は、電荷蓄積量検出回路として図６Ａあるいは図６Ｂに示した回路を採用した場合に対応するものであるが、この第３実施形態は第２実施形態で述べた図１７の電荷蓄積量検出回路でも実現可能である。また、図２０Ａにおけるモード１とモード２の役割を交換してもよい。すなわち、ホールド電圧Ｖhを印加する期間をモード１からなくして、モード１を絶縁膜１６中の電荷量をモード２の初期値に戻すための専用の動作モードとし、モード２にてホールド電圧Ｖhを印加するようにしてもよい。また、図２０Ｂに示すように、モード２における電圧Ｖs2の電圧振幅を変化させてもよく、図２０Ｃに示すように、モード２における電圧Ｖs2のパルス幅を変化させてもよい。さらに、図２０Ｄに示すように、モード２における電圧Ｖs2の電圧振幅とパルス幅の両方を変化させてもよい。これらにより、絶縁膜１６からの電荷引き抜き量の制御が容易になり、電荷を過剰に引き抜く不良を抑制できる。なお、図２０Ｂ、図２０Ｃ、図２０Ｄに示した、電圧Ｖs2の電圧振幅あるいはパルス幅、あるいはその両方を変化させる手法は、この第３実施形態以外の実施形態にも適用することができる。
【００７０】
［第４実施形態］
次に、本発明の第４実施形態の半導体集積回路について説明する。前記第１実施形態における構成と同様の部分には同じ符号を付す。
【００７１】
前述した第１〜第３実施形態では、ホールド期間中のダイエレクトリック・チャージングが十分小さい場合を仮定している。しかし、ホールド期間が十分長い場合や、電荷がトラップされやすい絶縁膜を採用した場合は、ホールド期間中のダイエレクトリック・チャージングが無視できなくなる。このような場合、ホールド期間終了後にスティクションが起きる可能性がある。またこれとは逆に、ホールド電圧でプルインできない、すなわちホールド電圧でホールド状態を保持できない現象が起きる可能性もある。この第４実施形態では、このようなケースにも対処できる上部電極と下部電極間へのバイアス方法について説明する。
【００７２】
図２３は、第４実施形態の半導体集積回路の動作を示すフローチャートである。図２４及び図２５は、第４実施形態における電圧生成回路２５の出力波形である。
【００７３】
まず、バイアス回路２３により上部電極１７に電圧Ｖｓを印加して（期間Ｔ１）、静電型アクチュエータ１１を駆動する。続いて、バイアス回路２３により上部電極１７にホールド電圧Ｖhを印加し（期間Ｔ２）、静電型アクチュエータ１１をホールド状態にする。さらに、バイアス回路２３により上部電極１７に電圧ＶmonLを印加する（期間Ｔ３）（ステップＳ４１）。そして、プルアウト電圧Ｖpoが電圧ＶmonLより高いか否かを検出する（ステップＳ４２）。プルアウト電圧Ｖpoが電圧ＶmonLより高いとき、ステップＳ４１へ移行し、ステップＳ４１以降の処理を繰り返す。
【００７４】
一方、ステップＳ４２において、プルアウト電圧Ｖpoが電圧ＶmonLより高くないときは、さらにプルアウト電圧Ｖpoが０Ｖより高いか否かを検出する（ステップＳ４３）。プルアウト電圧Ｖpoが０Ｖより高くないとき、モード３を実行した後（ステップＳ４４）、ステップＳ４１へ移行し、ステップＳ４１以降の処理を繰り返す。
【００７５】
また、ステップＳ４３において、プルアウト電圧Ｖpoが０Ｖより高いときは、電圧生成回路２５の出力先を下部電極１５に切り替える（ステップＳ４５）。続いて、バイアス回路２３により下部電極１５に電圧Ｖｓを印加して（期間Ｔ１）、静電型アクチュエータ１１を駆動する（ステップＳ４６）。さらに、バイアス回路２３により下部電極１５にホールド電圧Ｖhを印加し（期間Ｔ５）、プルアウト電圧Ｖpoがホールド電圧Ｖhより低いか否かを検出する（ステップＳ４７）。プルアウト電圧Ｖpoがホールド電圧Ｖhより低くないとき、モード４を実行した後（ステップＳ４８）、ステップＳ４６へ移行し、ステップＳ４６以降の処理を繰り返す。
【００７６】
また、ステップＳ４７において、プルアウト電圧Ｖpoがホールド電圧Ｖhより低いときは、バイアス回路２３により下部電極１５にそのままホールド電圧Ｖhを印加し（期間Ｔ２）、ホールド時間が経過したら、バイアス回路２３により下部電極１５に電圧ＶmonHを印加する（期間Ｔ３）（ステップＳ４９）。そして、プルアウト電圧Ｖpoが電圧ＶmonHより低いか否かを検出する（ステップＳ５０）。プルアウト電圧Ｖpoが電圧ＶmonHより低いとき、ステップＳ４６へ移行し、ステップＳ４６以降の処理を繰り返す。一方、プルアウト電圧Ｖpoが電圧ＶmonHより低くないときは、電圧生成回路２５の出力先を上部電極１７に切り替え（ステップＳ５１）、ステップＳ４１へ移行し、ステップＳ４１以降の処理を繰り返す。
【００７７】
図２６Ａと図２６Ｂに、図２３中のモード３の電圧波形とフローチャートを示す。
【００７８】
モード３では次のような動作を行う。まず、バイアス回路２３により下部電極１５に電圧Ｖｓを印加する。続いて、バイアス回路２３により下部電極１５に電圧ＶmonHを印加する（ステップＳ６１）。そして、プルアウト電圧Ｖpoが電圧ＶmonHより高いか否かを検出する（ステップＳ６２）。プルアウト電圧Ｖpoが電圧ＶmonHより高くないとき、ステップＳ６１へ移行し、ステップＳ６１以降の処理を繰り返す。一方、プルアウト電圧Ｖpoが電圧ＶmonHより高いときは、モード３の処理を終了する。
【００７９】
図２７Ａと図２７Ｂに、図２３中のモード４の電圧波形とフローチャートを示す。
【００８０】
モード４では次のような動作を行う。まず、バイアス回路２３により上部電極１７に電圧Ｖｓを印加する。続いて、バイアス回路２３により上部電極１７に電圧ＶmonLを印加する（ステップＳ７１）。そして、プルアウト電圧Ｖpoが電圧ＶmonLより低いか否かを検出する（ステップＳ７２）。プルアウト電圧Ｖpoが電圧ＶmonLより低くないとき、ステップＳ７１へ移行し、ステップＳ７１以降の処理を繰り返す。一方、プルアウト電圧Ｖpoが電圧ＶmonLより低いときは、モード４の処理を終了する。
【００８１】
この第４実施形態では、前述した実施形態と同様に、プルアウト電圧Ｖpoと電圧ＶmonLとの高低を比較したあと、Ｖpo≦ＶmonLであることが判明した場合は、引き続いてプルアウト電圧Ｖpoと０Ｖとの高低を比較する。この比較は、静電型アクチュエータ１１にスティクションが起きているかどうかを判別するために実施する。プルアウト電圧Ｖpoが０Ｖ以下であるときは、スティクションが起きていると判定してモード３を実行する。モード３では、図２６Ａに示すような電圧波形を印加して図２６Ｂに示す動作を行う。これにより、プルアウト電圧Ｖpoを電圧ＶmonHより高くして、スティクションを解消する。ステップＳ４２、Ｓ４３に示した比較動作は、前述した実施形態の電荷蓄積量検出回路２１で実現可能であり、ステップＳ４２の比較動作は図２４中の期間Ｔ３に実施し、ステップＳ４３の比較動作は図２４中の期間Ｔ４に実施する。
【００８２】
一方、ホールド電圧Ｖhでホールド状態を保持できない不良が起きた場合は、図２７Ａに示すような電圧波形を上部電極１７と下部電極１５間に印加して図２７Ｂに示す動作を行う。これにより、プルアウト電圧Ｖpoを電圧ＶmonLより低くする。静電型アクチュエータ１１がホールド電圧Ｖhでホールド状態を保持しているかどうかは、図２５中の期間Ｔ５にて検出する。なお、モード３でプルアウト電圧Ｖpoを電圧ＶmonLの電圧レベルまで上げた後、上部電極１７と下部電極１５間に印加する電界を反転させるようなフローチャートを採用してもよい。なお、第１実施形態と同様の理由で、ＶmonL＝ＶmonH＝ Ｖmon としてもよい。
【００８３】
［第５実施形態］
次に、本発明の第５実施形態の半導体集積回路が備えた静電型アクチュエータの駆動方法について説明する。前記第１実施形態における構成と同様の部分には同じ符号を付す。
【００８４】
半導体集積回路に電源を投入した直後は、絶縁膜１６に蓄積されている電荷蓄積量がどの程度であるかわからない。このような場合に、プルアウト電圧が適正な範囲に収まっているかどうかをテストするテストモードがあると便利である。第５実施形態では、このテストモードについて述べる。
【００８５】
図２８は、第５実施形態の半導体集積回路が備えたテストモードの動作を示すフローチャートである。図６Ａまたは図１７に示した電荷蓄積量検出回路によりプルアウト電圧をモニタして、適正な範囲に収まっていない場合は、前述したモード３もしくはモード４を実行してプルアウト電圧を適正な範囲に収める。以下に、テストモードの動作を詳述する。
【００８６】
電源が投入されたり、あるいはコマンドが入力されると（ステップＳ８１）、電荷蓄積量検出回路２１によりプルアウト電圧Ｖpoがホールド電圧Ｖhより低いか否かを検出する（ステップＳ８２）。プルアウト電圧Ｖpoがホールド電圧Ｖhより低くないとき、モード４へ移行する（ステップＳ８３）。一方、プルアウト電圧Ｖpoがホールド電圧Ｖhより低いときは、さらに電荷蓄積量検出回路２１によりプルアウト電圧Ｖpoが０Ｖより高いか否かを検出する（ステップＳ８４）。プルアウト電圧Ｖpoが０Ｖより高くないとき、モード３へ移行する（ステップＳ８５）。一方、プルアウト電圧Ｖpoが０Ｖより高いときは、プルアウト電圧Ｖpoが適正な範囲に収まっているとして、テストモードを終了する。
【００８７】
なおここでは、プルアウト電圧をモニタしてプルアウト電圧が適正な範囲に収まるように調整したが、プルアウト電圧の代わりにプルイン電圧をモニタしてプルイン電圧が適正な範囲に収まるように調整してもよい。また、テストモードは、電源投入の検知信号を受けて、電源投入後に自動的に実行するようにしてもよいし、コントローラからのコマンドを受けてテストモードを実行するようにしてもよい。
【００８８】
［第６実施形態］
不揮発性メモリを備えていない半導体集積回路（システム）では、電源をオフすると、上部電極と下部電極間の印加電界の向きを記憶している記憶回路２２、例えばレジスタのデータが消えてしまう。したがって、電源投入時に、印加電界の向きを記憶しているレジスタのデータを決定する必要がある。第６実施形態はそのデータ決定方式に関するものである。
【００８９】
図２９は、第６実施形態の半導体集積回路が備えたテストモードの動作を示すフローチャートである。
【００９０】
電源投入（ステップＳ９１）後は、パワーオンリセット回路の出力信号を受けて、レジスタのデータを決まったデータ値、たとえば第１のデータにする（ステップＳ９２）。その後、静電型アクチュエータ１１を駆動させ（ステップＳ９３）、ホールド状態にする（ステップＳ９４）。その後、静電型アクチュエータ１１の絶縁膜１６に蓄積された電荷蓄積量を、電荷蓄積量検出回路２１により検出する（ステップＳ９５）。通常の動作時は、ホールド動作の期間をユーザーが決定するが、この場合はあらかじめ定められた期間Ｔphだけホールドする。期間Ｔphは長い期間である必要がないので、例えばここでは１msecとする。電荷蓄積量の検出動作の結果、レジスタには絶縁膜１６中の蓄積電荷量に応じたデータ値が入るため、これ以降のステップＳ９６、Ｓ９７の動作における不良の発生を抑制できる。
【００９１】
［第７実施形態］
第７実施形態では、静電型アクチュエータを利用したデバイスとして、可変容量素子（ＭＥＭＳ可変容量素子）への具体的な適用例について説明する。
【００９２】
図３０Ａは、第７実施形態のＭＥＭＳ可変容量素子４０を含む半導体集積回路の構成を示す図であり、図３０Ｂは前記ＭＥＭＳ可変容量素子４０の平面図である。前記ＭＥＭＳ可変容量素子４０の構造は以下のようになっている。半導体基板１２上に配置されたアンカー１３には、駆動用上部電極１７が固定されている。半導体基板１２上には駆動用下部電極１５とＲＦ用下部電極１８Ａ，１８Ｂが形成され、ＲＦ用下部電極１８Ａ，１８Ｂは駆動用下部電極１５間に配置されている。駆動用下部電極１５上には、駆動用下部電極１５を覆うように絶縁膜１６が形成され、ＲＦ用下部電極１８Ａ，１８Ｂ上にはＲＦ用下部電極１８Ａ，１８Ｂを覆うように絶縁膜４２が形成されている。これらＲＦ用下部電極１８Ａ，１８Ｂ、ＲＦ用上部電極１９、及び絶縁膜４２により、可変容量素子が構成される。また、ＲＦ用上部電極１９と駆動用上部電極１７との間には絶縁体４１が挿入されており、ＲＦ用上部電極１９と駆動用上部電極１７とは電気的にアイソレートされている。
【００９３】
ＲＦ用下部電極は、ＲＦ用上部電極１９と対向するように配置されており、ＲＦ用上部電極１９の下方で切断されて、図３０Ｂに示すように、ＲＦ用下部電極１８Ａ，１８Ｂを構成している。ＲＦ用下部電極１８Ａはポート１に、ＲＦ用下部電極１８Ｂはポート２にそれぞれ接続されている。したがって、駆動用上部電極１７及び下部電極１５で構成される静電アクチュエータによってＲＦ用上部電極１９とＲＦ用下部電極１８Ａ，１８Ｂとの間の距離を変えることにより、ポート１、２間の容量値を可変にできる。
【００９４】
この実施形態は、絶縁膜１６中の電荷量に応じて電圧“Ｖtop-Ｖbtm”の符号を変えることを特徴とする。これを実現する一例は、駆動用上部電極１７に印加される電圧Ｖtopを常に０Ｖとして、駆動用下部電極１５に印加される電圧Ｖbtmに正または負の電圧を印加する方式である。しかしこの場合、正負の高電圧を生成する回路が必要となる。このような回路を作るには、プロセス上のコストがかかる。したがって、電圧Ｖtopに正の高電圧を与えている場合は電圧Ｖbtmを０Ｖとし、電圧Ｖbtmに正の高電圧を与えている場合は電圧Ｖtopを０Ｖとする、という方法で駆動用上部電極１７と駆動用下部電極１５間の電界の向きを変えるのが望ましい。
【００９５】
ただしこの場合は、ＭＥＭＳ可変容量素子４０のＲＦ用上部電極１９と駆動用上部電極１７とを電気的に共有できない。なぜなら、ＲＦ用上部電極１９の電圧が駆動電極部（駆動用上部電極１７及び駆動用下部電極１５）の電界の向きに応じて変わるのは望ましくないためである。そこで、図３０Ａに示すように、ＲＦ用上部電極１９と駆動用上部電極１７との間に絶縁体４１を挿入し、ＲＦ用上部電極１９と駆動用上部電極１７との間を電気的にアイソレートする。このような構造にすると、駆動電極部のノイズがＲＦ用電極部に伝わらないようにできるという効果もある。
【００９６】
［第８実施形態］
第８実施形態では、静電型アクチュエータを利用したデバイスとして、スイッチ（ＭＥＭＳスイッチ）への具体的な適用例について説明する。
【００９７】
図３１Ａは、第８実施形態のＭＥＭＳスイッチ５０を含む半導体集積回路の構成を示す図であり、図３１Ｂは前記ＭＥＭＳスイッチ５０の平面図である。前述したＭＥＭＳ可変容量素子４０ではＲＦ用下部電極１８Ａ，１８Ｂ上に絶縁膜４２が形成されていたが、このＭＥＭＳスイッチ５０ではＲＦ用下部電極１８上に絶縁膜が形成されていないため、ＲＦ用上部電極１９が下方にさがったときに、ＲＦ用上部電極１９がＲＦ用下部電極１８と電気的に接触する。このため、駆動用上部電極１７及び下部電極１５で構成される静電アクチュエータによってＲＦ用上部電極１９を駆動することにより、ポート１、２間を電気的に短絡または開放できる。この実施形態でも、ＲＦ用上部電極１９と駆動用上部電極１７とが電気的にアイソレートされているため、これら電極の駆動方法に関して第７実施形態と同様の作用、効果を有する。
【００９８】
以上、前述した第１〜第８実施形態では、プルアウト電圧Ｖpoから絶縁膜１６中の電荷量を推定する場合を中心に説明したが、プルイン電圧をモニタして絶縁膜１６中の電荷量を推定するようにしてもよい。そのためには、電圧Ｖｓの電圧を変化させ、プルインするかどうかをモニタすればよい。この動作は、図６Ａあるいは図６Ｂに示した電荷蓄積量検出回路と同様の回路で実現できる。
【００９９】
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。例えば、図２３に示したフローチャートにおける絶縁膜中の電荷蓄積量の検出には、図６Ｂあるいは図１７に示した電荷蓄積量検出回路を利用してもよいし、この他にも様々な組み合わせが可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【０１００】
本発明の実施形態によれば、ホールド状態で十分長い時間が経過しても、不具合を起こさないように静電型アクチュエータを駆動させることのできる半導体集積回路及び静電型アクチュエータの駆動方法を提供することが可能である。
【０１０１】
本実施形態によれば、例えば以下の視点１乃至５に記載されるような半導体集積回路、ＭＥＭＳ及び静電型アクチュエータの駆動方法が提供可能である。
【０１０２】
［視点１］
上部電極、下部電極、前記上部電極と前記下部電極との間に配置された絶縁膜を有する静電型アクチュエータと、
前記静電型アクチュエータの前記絶縁膜中に蓄積された電荷量を検出する検出回路と、
前記検出回路により検出された前記電荷量の検出結果を格納する記憶回路と、
前記記憶回路に格納された前記検出結果に基づいて、前記静電型アクチュエータを駆動するための駆動電圧を変化させるバイアス回路と、
を具備することを特徴とする半導体集積回路。
【０１０３】
［視点２］
上部電極、下部電極、前記上部電極と前記下部電極との間に配置された絶縁膜を有する静電型アクチュエータと、
前記静電型アクチュエータにおける、前記上部電極を、前記絶縁膜を介した前記下部電極側への接続状態から離すためのプルアウト電圧をモニタする検出回路と、
前記検出回路によりモニタされた前記プルアウト電圧に基づいて、前記静電型アクチュエータを駆動させるときの、前記上部電極と前記下部電極による前記絶縁膜への電界の向きを決定するバイアス回路と、
を具備することを特徴とする半導体集積回路。
【０１０４】
［視点３］
上部電極、下部電極、前記上部電極と前記下部電極との間に配置された絶縁膜を有する静電型アクチュエータと、
前記静電型アクチュエータの前記絶縁膜中に蓄積された電荷量が所定の範囲内に入っているか否かを検出する検出回路と、
前記絶縁膜に蓄積された前記電荷量が所定の範囲内に入っていないことが検出されたとき、前記電荷量が所定の範囲内に入るように、前記上部電極と前記下部電極との間に駆動電圧を印加して、前記絶縁膜に対して電荷の注入及び引き抜きのいずれかを行うバイアス回路と、
を具備することを特徴とする半導体集積回路。
【０１０５】
［視点４］
基板上に形成された下部電極、前記基板との間に空洞が存在するように配置された上部電極、及び前記上部電極と前記下部電極との間に配置された第１絶縁膜を有する静電型アクチュエータと、
前記基板上に、前記下部電極と離隔して形成された第一の電極と、
前記上部電極との間に絶縁体を介して形成され、前記第一の電極と対向するように配置された第二の電極と、
前記静電型アクチュエータの前記上部電極に駆動電圧が印加されている間は前記下部電極を接地電圧とし、前記下部電極に前記駆動電圧が印加されている間は前記上部電極を前記接地電圧とするバイアス回路を具備し、
前記バイアス回路により前記駆動電圧及び前記接地電圧を前記上部電極及び前記下部電極に印加することにより、前記静電型アクチュエータは、前記第一の電極と前記第二の電極との間の距離を変化させることを特徴とするMicro-Electro-Mechanical Systems（ＭＥＭＳ）。
【０１０６】
［視点５］
上部電極、下部電極、前記上部電極と前記下部電極との間に配置された絶縁膜を有する静電型アクチュエータの駆動方法において、
電源の投入及びコマンドの入力のいずれかを検知するステップと、
前記電源の投入及びコマンドの入力のいずれかを検知したとき、前記絶縁膜中に蓄積された電荷量が所定の範囲内に入っているか否かを検出するステップと、
前記絶縁膜中に蓄積された前記電荷量が所定の範囲内に入っていないことが検出されたとき、前記電荷量が所定の範囲内に入るように、前記絶縁膜に対して電荷の注入及び引き抜きのいずれかを行うステップと、
を具備することを特徴とする静電型アクチュエータの駆動方法。
【符号の説明】
【０１０７】
１０…ＭＥＭＳ部、１１…静電型アクチュエータ、１２…半導体基板、１３…アンカー、１４…弾性部材、１５…下部電極、１６…絶縁膜、１７…上部電極、１８…第１電極、１９…第２電極、２０…回路部、２１…電荷蓄積量検出回路、２２…記憶回路、２３…バイアス回路、２４…コントローラ、２５…電圧生成回路、３０…空洞、３１…静電型以外のアクチュエータ、４０…ＭＥＭＳ可変容量素子、４１…絶縁体、４２…絶縁膜、５０…ＭＥＭＳスイッチ。
【図１Ａ】
2010280057.tif 000004
【図１Ｂ】
2010280057.tif 000005
【図１Ｃ】
2010280057.tif 000006
【図１Ｄ】
2010280057.tif 000007
【図１Ｅ】
2010280057.tif 000008
【図２】
2010280057.tif 000009
【図３】
2010280057.tif 000010
【図４】
2010280057.tif 000011
【図５】
2010280057.tif 000012
【図６Ａ】
2010280057.tif 000013
【図６Ｂ】
2010280057.tif 000014
【図７】
2010280057.tif 000015
【図８】
2010280057.tif 000016
【図９】
2010280057.tif 000017
【図１０】
2010280057.tif 000018
【図１１Ａ】
2010280057.tif 000019
【図１１Ｂ】
2010280057.tif 000020
【図１１Ｃ】
2010280057.tif 000021
【図１１Ｄ】
2010280057.tif 000022
【図１１Ｅ】
2010280057.tif 000023
【図１２Ａ】
2010280057.tif 000024
【図１２Ｂ】
2010280057.tif 000025
【図１３】
2010280057.tif 000026
【図１４】
2010280057.tif 000027
【図１５】
2010280057.tif 000028
【図１６Ａ】
2010280057.tif 000029
【図１６Ｂ】
2010280057.tif 000030
【図１７】
2010280057.tif 000031
【図１８】
2010280057.tif 000032
【図１９】
2010280057.tif 000033
【図２０Ａ】
2010280057.tif 000034
【図２０Ｂ】
2010280057.tif 000035
【図２０Ｃ】
2010280057.tif 000036
【図２０Ｄ】
2010280057.tif 000037
【図２１】
2010280057.tif 000038
【図２２Ａ】
2010280057.tif 000039
【図２２Ｂ】
2010280057.tif 000040
【図２３】
2010280057.tif 000041
【図２４】
2010280057.tif 000042
【図２５】
2010280057.tif 000043
【図２６Ａ】
2010280057.tif 000044
【図２６Ｂ】
2010280057.tif 000045
【図２７Ａ】
2010280057.tif 000046
【図２７Ｂ】
2010280057.tif 000047
【図２８】
2010280057.tif 000048
【図２９】
2010280057.tif 000049
【図３０Ａ】
2010280057.tif 000050
【図３０Ｂ】
2010280057.tif 000051
【図３１Ａ】
2010280057.tif 000052
【図３１Ｂ】
2010280057.tif 000053