(57)【要約】【課題】例えば約０．６Ｖ程度の低電圧であって温度変化に拘わらず安定した出力電圧を得ることができるようになされた温度特性に優れた低電圧動作定電圧回路を提供する。【解決手段】抵抗と、ダイオード接続されたバイポーラトランジスタとが直列に接続されて定電流が流れるように構成された抵抗・ダイオード直列回路を含むバンドギャップ基準電圧回路を基本構成要素として備える。前記抵抗・ダイオード直列回路に対して並列に接続され、該抵抗・ダイオード直列回路に流れる電流と同一の定電流が流れるように構成された出力回路を設ける。出力回路は、ダイオード接続されたＭＯＳトランジスタを備えるものとし、該ＭＯＳトランジスタにより該出力回路に流れる電流の正の温度係数を打ち消すように構成する。【選択図】  図１
2010049421.tif 000002
【特許請求の範囲】
【請求項１】
抵抗と、ダイオード接続されたバイポーラトランジスタとが直列に接続されて定電流が流れるように構成された抵抗・ダイオード直列回路を含むバンドギャップ基準電圧回路を基本構成要素として備えた低電圧動作定電圧回路において、
前記抵抗・ダイオード直列回路に対して並列に接続され、該抵抗・ダイオード直列回路に流れる電流と同一の定電流が流れるように構成された出力回路を設け、
該出力回路は、ダイオード接続されたＭＯＳトランジスタを備え、該ＭＯＳトランジスタにより該出力回路に流れる電流の正の温度係数を打ち消すように構成されていることを特徴とする、低電圧動作定電圧回路。
【請求項２】
ＭＯＳトランジスタと、ダイオード接続されたバイポーラトランジスタとが直列に接続された第１の直列回路と、ＭＯＳトランジスタと、抵抗と、ダイオード接続されたバイポーラトランジスタとが直列に接続された第２の直列回路とを備え、前記第１の直列回路のバイポーラトランジスタのコレクタ電圧と前記第２の直列回路の前記抵抗の一端の電圧とを比較し、第１の直列回路の電流と第２の直列回路の電流とが等しくなるように制御するようになされたバンドギャップ基準電圧回路を備えた低電圧動作定電圧回路において、
更に、第１のＭＯＳトランジスタ、ダイオード接続された第２のＭＯＳトランジスタとが直列に接続され、前記第１の直列回路および前記第２の直列回路に流れる電流と同一の定電流が流れるように制御される出力回路を備え、
前記第１および第２のＭＯＳトランジスタの接続点から出力電圧を得るようになされていることを特徴とする、低電圧動作定電圧回路。
【請求項３】
前記出力回路を構成する、前記ダイオード接続されたＭＯＳトランジスタは、その幅Ｗと長さＬとの比が適宜設定されて所望の温度特性を有するものである、請求項１または２に記載の低電圧動作定電圧回路。
【請求項４】
前記第１の直列回路を構成するバイポーラトランジスタの並列接続数と、第２の直列回路を構成するバイポーラトランジスタの並列接続数とが異なる、請求項２に記載の低電圧動作定電圧回路。
【請求項５】
前記バンドギャップ基準電圧回路は、差動増幅回路と、第１〜３の直列回路とで構成され、
前記差動増幅回路は、第１のＭＯＳトランジスタと、一対の第２のＭＯＳトランジスタと、更にＭＯＳトランジスタとダイオード接続されたＭＯＳトランジスタとからなりゲートどおしが接続された他の一対の第３のＭＯＳトランジスタとで構成され、
前記第１のＭＯＳトランジスタのソースは電源電圧端子に接続され、ドレインが前記一対の第２のＭＯＳトランジスタのソースに共通接続され、この一対の第２のＭＯＳトランジスタのドレインはそれぞれ前記他の一対の第３のＭＯＳトランジスタのドレインに接続されたものであり、前記他の一対の第３のＭＯＳトランジスタのソースはいずれも接地されたものであり、
前記第１の直列回路は、ＭＯＳトランジスタと、ダイオード接続されたバイポーラトランジスタとが直列に接続され、前記ＭＯＳトランジスタのソースは電源電圧端子に接続され、ドレインは前記ダイオード接続されたバイポーラトランジスタのコレクタに接続され、該ダイオード接続されたバイポーラトランジスタのエミッタは接地されたものであり、
前記第２の直列回路は、ＭＯＳトランジスタと、抵抗と、ダイオード接続されたバイポーラトランジスタとが直列に接続され、前記ＭＯＳトランジスタのソースは前記電源電圧端子に接続され、ドレインは前記抵抗の一端に接続され、該抵抗の他端は前記ダイオード接続されたバイポーラトランジスタのコレクタに接続され、該トランジスタのエミッタは接地されたものであり、
前記第３の直列回路は、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタとが直列に接続されたものであり、前記第１のＭＯＳトランジスタのソースは電源電圧端子に接続され、ドレインは前記第２のＭＯＳトランジスタのドレインに接続され、該第２のＭＯＳトランジスタのソースは接地されたものであり、
前記第１の直列回路を構成する前記ダイオード接続されたバイポーラトランジスタのコレクタが、前記差動増幅回路を構成する前記一対の第２のＭＯＳトランジスタの一方のＭＯＳトランジスタのゲートに接続されており、
前記第２の直列回路を構成する前記抵抗の一端が、前記差動増幅回路を構成する前記一対の第２のＭＯＳトランジスタの他方のＭＯＳトランジスタのゲートに接続されており、
前記第３の直列回路を構成する前記第１のＭＯＳトランジスタと、前記差動増幅回路を構成する前記第１のＭＯＳトランジスタとは、ゲートどおしが互いに接続されており、
前記第３の直列回路を構成する前記第２のＭＯＳトランジスタのゲートが、前記差動増幅回路を構成する前記他の一対の第３のＭＯＳトランジスタの一方のＭＯＳトランジスタのドレインに接続されており、
更に、前記第１ないし第３の直列回路を構成する前記ＭＯＳトランジスタのゲートどおしが共通接続されている、請求項１ないし４のいずれか１に記載の低電圧動作定電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、低電圧動作定電圧回路、例えば１Ｖ程度の低い電源電圧で作動し、０．６Ｖ程度の低い電圧であって温度変化に拘わらず安定した出力電圧を得ることができるようになされた温度特性に優れた低電圧動作定電圧回路に関する。
【背景技術】
【０００２】
近年、小型軽量化のため低電圧で駆動されるようになされた製品が多数存在する。この種の製品においては製品内の回路を駆動するには低電圧で安定した基準電圧が必要とされる。安定した出力電圧を得る回路として、従来より、正の温度係数を有する定電流源をつくり、抵抗に表れる電圧の正の温度係数とダイオード接続されたバイポーラトランジスタのベースエミッタ間電圧の負の温度係数とを打ち消すように構成されたバンドギャップ基準電圧回路が知られている。
【０００３】
従来既知のバイポーラトランジスタを用いた典型的なバンドギャップ基準電圧回路を図９に示す。この基準電圧回路においては、互いにベースが共通接続された単位エミッタ面積を有する第１トランジスタＱ１と、エミッタ抵抗Ｒ１を有するｍ（ｍは正数）倍のエミッタ面積を有する第２トランジスタＱ２と、ダイオード接続された第３トランジスタＱ３と、トランジスタＱ１とＱ２を自己バイアスするダイオード接続された第４トランジスタＱ４と第５トランジスタとからなるカレントミラー回路と、トランジスタＱ５のコレクタがベースに接続された第６トランジスタとを備えている。トランジスタＱ６のコレクタが抵抗Ｒ２を介してトランジスタＱ３を駆動して出力となる。
【０００４】
第３トランジスタＱ３のベースエミッタ間電圧ＶＢＥ３は負の温度特性を有し、同コレクタ電流Ｉは正の温度特性を有するため、抵抗Ｒ２の両端の温度特性は正となる。従って、抵抗Ｒ２とトランジスタＱ３とを直列に接続することにより、正の温度係数と負の温度係数とが相殺されて、温度変化にも拘わらず安定した出力電圧を得ることができる。
【特許文献１】特許第２７３４９６４号公報
【特許文献２】特許第２７４５６１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の基準電圧回路においては、基準電圧をエネルギーバンドギャップ電圧（約１．２Ｖ）と等しくしなければ、温度係数を零とすることができないため、出力電圧は１．２Ｖ程度しか取り出すことができず、また電源電圧はそれよりも高い（例えば２Ｖ）ものでなければない。従って、低い電源電圧で駆動することができない。また出力電圧が高いものであるため、例えば０．６Ｖ程度の低い基準電圧を必要とするマイコンのリセット回路等のための基準電圧源としては使用することができないという難を有するものであった。
【０００６】
本願発明は、上記従来技術の問題点に鑑み、例えば１Ｖ程度の低い電源電圧であっても駆動することができ、０．６Ｖ程度の低電圧であって温度変化に拘わらず安定した出力電圧を得ることができるようになされた温度特性に優れた低電圧動作定電圧回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
而して、本願発明に係る低電圧動作定電圧回路においては、バンドギャップ基準電圧回路を基本構成要素として備えた低電圧動作定電圧回路において、バンドギャップ基準電圧回路と同じ定電流が流れるようになされた出力回路を設け、この出力回路にダイオード接続されたＭＯＳトランジスタを設けることにより、これに流れる電流の正の温度係数を打ち消すようにしたものである。
【０００８】
即ち、この発明の第１の側面によると、抵抗と、ダイオード接続されたバイポーラトランジスタとが直列に接続されて定電流が流れるように構成された抵抗・ダイオード直列回路を含むバンドギャップ基準電圧回路を基本構成要素として備えた低電圧動作定電圧回路において、前記抵抗・ダイオード直列回路に対して並列に接続され、該抵抗・ダイオード直列回路に流れる電流と同一の定電流が流れるように構成された出力回路を設け、該出力回路は、ダイオード接続されたＭＯＳトランジスタを備え、該ＭＯＳトランジスタにより該出力回路に流れる電流の正の温度係数を打ち消すように構成されていることを特徴とするものである。
【０００９】
また、この発明の第２の側面によると、ＭＯＳトランジスタと、ダイオード接続されたバイポーラトランジスタとが直列に接続された第１の直列回路と、ＭＯＳトランジスタと、抵抗と、ダイオード接続されたバイポーラトランジスタとが直列に接続された第２の直列回路とを備え、前記第１の直列回路のバイポーラトランジスタのコレクタ電圧と前記第２の直列回路の前記抵抗の一端の電圧とを比較し、第１の直列回路の電流と第２の直列回路の電流とが等しくなるように制御するようになされたバンドギャップ基準電圧回路を備えた低電圧動作定電圧回路において、更に、第１のＭＯＳトランジスタ、ダイオード接続された第２のＭＯＳトランジスタとが直列に接続され、前記第１の直列回路および前記第２の直列回路に流れる電流と同一電流が流れるように制御される出力回路を備え、前記第１および第２のＭＯＳトランジスタの接続点から出力電圧を得るようになされていることを特徴とするものである。
【００１０】
前記出力回路を構成する、ダイオード接続されたＭＯＳトランジスタとして、用途に応じてその幅Ｗと長さＬとの比が適宜設定されたものを用いることにより、所望の温度特性を有するものを得ることができる。
【発明の効果】
【００１１】
この発明によれば、１つのＭＯＳトランジスタ素子によって、温度特性に優れた低い定電圧（例えば約０．６Ｖ）を容易かつ確実に得ることができる。また基本構成としてバンドギャップ基準定電圧回路と同じ回路構成を採用しているため、抵抗の誤差のばらつきやトランジスタの比のばらつきがキャンセルされ、製品に拘わらず同じ精度が得られるため、やっかいな調整を要することなく温度特性に優れた低い定電圧（例えば約０．６Ｖ）を容易かつ確実に得ることができる。また、回路規模も小さくすることができ、消費電流も少なくすることができる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明に係る実施形態を添付図面を参照しつつ詳細に説明するが、もとより、この発明は以下の実施形態に限定されるものではなく、本発明の趣旨の範囲内であれば、任意に構成を変更することができるものである。
【００１３】
図１に、本発明の一実施形態に係る低電圧動作定電圧回路を示す。この定電圧回路は、オペアンプ形式のバンドギャップ基準電圧回路を備え、出力端子ＶＯＵＴから０．６Ｖ程度の低電圧であって温度変化に拘わらず安定した出力電圧を得ることができる温度特性に優れたものである。特に、この回路は、微小電流の定電圧電源、例えばマイコン用のリセット回路のための基準電圧源等として好適に用いられるものである。この定電圧回路においては、トランジスタＱ５のコレクタ電流ＩＣ（Ｑ５）とトランジスタＱ６のコレクタ電流ＩＣ（Ｑ６）とが等しくなるように、ＭＯＳトランジスタＭ１１とＭ２６とで電圧を比較して、トランジスタＭ１２とＭ１とで構成されるカレントミラー回路から電流を供給する差動回路を設けたものである。
【００１４】
以下、この実施形態に係る低電圧動作定電圧回路について詳細に説明する。図１に破線で囲んだ部分１に示すように、この低電圧動作定電圧回路は基本構成回路としてバンドギャップ基準電圧回路を備えている。本発明に係る低電圧動作定電圧回路においては、バンドギャップ基準定電圧回路部分の具体的構成は特に限定されるものではなく、例えば、図３に示すバイポーラダイオードを用いたもの、図５および図６に示すオペアンプ形式のバンドギャップ基準定電圧回路、その他従来既知の各種バンドギャップ基準定電圧回路をも採用することができるものである。
【００１５】
先ず、図３に示すバイポーラダイオードを用いた改良されたバンドギャップ基準定電圧回路について説明する。なお、この回路は、バンドギャップ基準定電圧回路としてもそれ自体新規な構成を有するものであり、後述するように特有の作用効果を有するものである。
【００１６】
図３に示すように、この回路においては、ダイオード接続されたトランジスタＱ４１と、トランジスタＱ４５とが直列に接続されて第１直列回路を構成している。トランジスタＱ４１のエミッタは電源電圧Ｖｃｃに接続され、コレクタはトランジスタＱ４５のコレクタに接続され、トランジスタＱ４５のエミッタは接地されている。
【００１７】
また、トランジスタＱ４２と、互いに並列接続されたトランジスタＱ４６〜Ｑ４９とが直列に接続されて第２直列回路を構成している。トランジスタＱ４２のエミッタは電源電圧Ｖｃｃに接続され、コレクタはトランジスタＱ４６〜Ｑ４９のコレクタに接続され、トランジスタＱ４６〜Ｑ４９のエミッタは接地されている。第１直列回路を構成するトランジスタＱ４１と第２直列回路を構成するトランジスタＱ４２とはベースどおしが接続されてカレントミラー回路を構成している。
【００１８】
また、トランジスタＱ４３、抵抗Ｒ４２、およびダイオード接続されたトランジスタＱ５０〜Ｑ５３が直列に接続されて第３直列回路を構成している。トランジスタＱ４３のエミッタは電源電圧Ｖｃｃに接続され、コレクタは抵抗Ｒ４２を介して、ダイオード接続されたトランジスタＱ５０〜Ｑ５３のコレクタに接続され、トランジスタＱ５０〜５３のエミッタは接地されている。この第３直列回路を構成するトランジスタＱ４３のベースは第２直列回路を構成するトランジスタＱ４２のコレクタに接続されている。また、第２直列回路を構成するトランジスタＱ４６〜Ｑ４９と第３直列回路を構成するトランジスタＱ５０〜Ｑ５３とはベースどおしが接続されて、カレントミラー回路を構成している。
【００１９】
更に、第３直列回路を構成する抵抗４２の一端（トランジスタＱ４３のコレクタ側接続端子）が第１直列回路を構成するトランジスタＱ４５のベースに接続されている。また、トランジスタＱ４４、抵抗Ｒ４１、およびダイオード接続されたトランジスタＱ５４が直列に接続されて第４直列回路を構成している。トランジスタＱ４４のエミッタは電源電圧Ｖｃｃに接続され、コレクタは、抵抗Ｒ４１の一端に接続され、抵抗Ｒ４１の他端はダイオード接続されたトランジスタＱ５４のコレクタに接続されている。トランジスタＱ５４のエミッタは接地されている。そしてトランジスタＱ４４のベースは第３直列回路のトランジスタＱ４３のベースに接続されている。
【００２０】
上記回路において、第１直列回路を構成するトランジスタＱ４５のコレクタ電流ＩＣ（Ｑ４５）、第３直列回路を構成するトランジスタＱ５０〜Ｑ５３のコレクタ電流ＩＣ（Ｑ５０）および第４直列回路を構成するトランジスタＱ５４のコレクタ電流ＩＣ（Ｑ５４）は、電源電圧Ｖｃｃの変動に拘わらず相互にほぼ等しくなり、
ＩＣ（Ｑ４５）＝ＩＣ（Ｑ５０）＝ＩＣ（Ｑ５４）
上記の条件が成立して平衡状態となる。従って、この回路において、出力電圧ＶＯＵＴ１は定電圧特性となる。
【００２１】
この状態で、図４に示すように、バイポーラトランジスタＱ５５、抵抗Ｒ４３および、ダイオード接続されたバイポーラトランジスタＱ５６を直列接続した出力系統を追加すると、電流増加に伴って矢印で示したようにコレクタ電流の増加分の１／ｈｆｅに相当するベース電流が増加する。ところが、この改良された回路においては、この増加分は第２直列回路を構成するトランジスタＱ４６〜Ｑ４９のコレクタを流れるため、第３直列回路を構成する抵抗Ｒ４２への影響は小さく、従って出力電圧ＶＯＵＴ１およびＶＯＵＴ２の電圧低下を回避することができる。即ち、図３に示すようにトランジスタＱ４６〜Ｑ４９およびＱ５０〜Ｑ５３のカレントミラー回路に分離されていることで動作基準をトランジスタＱ５０〜Ｑ５３、抵抗Ｒ４２およびトランジスタＱ４５で受け持ち、トランジスタＱ４３、Ｑ４４（およびＱ５５）の駆動をトランジスタＱ４６〜Ｑ４９が受け持つようにすることで、次段への影響を小さくしたものである。
【００２２】
上述の次第で、図３に示す改良された新規な回路においては、出力系統として接続されるトランジスタＱ５５のコレクタ電流を定電流源としてみた場合、負荷抵抗（Ｒ４３、Ｑ５６）の変動に対する電流の変化が小さくなる。換言すると、定電流特性が良好なものとなる。
【００２３】
図５に示すバンドギャップ基準構成回路は、オペアンプ形式のものである。このバンドギャップ基準電圧回路（定電圧回路）は、左側の増幅回路と、その右側の第１〜４直列回路とで構成されている。
【００２４】
増幅回路を含む左側の部分は、バイポーラトランジスタＱ７およびＱ８と、ＭＯＳトランジスタＭ１１、Ｍ２６、Ｍ１２およびＭ１と、抵抗Ｒ１８とで構成されている。即ち、ダイオード接続されたバイポーラトランジスタＱ８と抵抗１８とが直列に接続されており、トランジスタＱ８のエミッタは電源電圧端子Ｖｃｃに接続され、コレクタが抵抗Ｒ１８の一端に接続されている。抵抗Ｒ１８の他端は接地されている。また、前記バイポーラトランジスタＱ８とベースどおしが接続されてカレントミラー回路を構成するバイポーラトランジスタＱ７は、そのエミッタが電源電圧端子Ｖｃｃに接続され、コレクタがＭＯＳトランジスタＭ１１およびＭ２６のソースに共通接続されている。ＭＯＳトランジスタＭ１１およびＭ２６のドレインはそれぞれＭＯＳトランジスタＭ１２およびダイオード接続されたＭ１のドレインに接続されている。これらＭＯＳトランジスタＭ１２およびＭ１のゲートどおしが接続されて、カレントミラー回路を形成している。ＭＯＳトランジスタＭ１２およびＭ１のソースはいずれも接地されている。
【００２５】
第１直列回路は、ダイオード接続されたバイポーラトランジスタＱ４と、ＭＯＳトランジスタＭ２とが直列に接続されたものであり、ダイオード接続されたバイポーラトランジスタＱ４のエミッタが電源電圧端子Ｖｃｃに接続され、コレクタがＭＯＳトランジスタＭ２のドレインに接続され、同トランジスタＭ２のソースが接地されている。また、ＭＯＳトランジスタＭ２のドレインとゲートは抵抗Ｒ０とコンデンサＣ０を介して接続されており、ゲートが増幅回路のＭＯＳトランジスタＭ１２のドレインに接続されている。
【００２６】
第２直列回路は、バイポーラトランジスタＱ１と、ダイオード接続されたバイポーラトランジスタＱ５とが直列に接続されたものであり、バイポーラトランジスタＱ１のエミッタは電源電圧端子Ｖｃｃに接続され、コレクタはダイオード接続されたバイポーラトランジスタＱ５のコレクタに接続されている。トランジスタＱ５のエミッタは接地されている。バイポーラトランジスタＱ１のコレクタは、増幅回路のＭＯＳトランジスタＭ２６のゲートに接続されている。
【００２７】
第３直列回路は、バイポーラトランジスタＱ０と、抵抗Ｒ１２と、ダイオード接続されたバイポーラトランジスタＱ６とが直列に接続されたものであり、バイポーラトランジスタＱ０のエミッタは電源電圧端子Ｖｃｃに接続され、コレクタは抵抗Ｒ１２の一端に接続されている。この抵抗Ｒ１２の他端は、ダイオード接続されたバイポーラトランジスタＱ６のコレクタに接続され、同トランジスタＱ６のエミッタは接地されている。バイポーラトランジスタＱ０のコレクタは、増幅回路のＭＯＳトランジスタＭ１１のゲートに接続されている。
【００２８】
第４直列回路は、バイポーラトランジスタＱ２と、抵抗Ｒ１０と、ダイオード接続されたバイポーラトランジスタＱ１１とが直列に接続されたものであり、バイポーラトランジスタＱ２のエミッタは電源電圧端子Ｖｃｃに接続され、コレクタは抵抗Ｒ１０の一端（図６において上端）に接続され、同抵抗Ｒ１０の他端は、バイポーラトランジスタＱ１１のコレクタに接続されている。トランジスタＱ１１のエミッタは接地されている。
【００２９】
上記直列回路１〜４を構成するバイポーラトランジスタＱ４、Ｑ１、Ｑ０、Ｑ２は、ベースが共通接続されている。なお、図中、ｍは並列接続されたトランジスタの数である。
【００３０】
この実施形態においては、第２直列回路を構成するバイポーラトランジスタＱ５と第３直列回路を構成するバイポーラトランジスタＱ６とのトランジスタの数の比は１：４に設定されている。もっとも、本発明においては、これらトランジスタの数の比は、この実施形態に示したものに限定されるものではなく、適宜任意に設定することを許容するものである。
【００３１】
この実施形態に係る上記バンドギャップ基準電圧回路１は、従来既知の定電流回路とその動作原理は同様である。即ち、第２直列回路のバイポーラトランジスタＱ５のコレクタ端子の電圧と第３直列回路の抵抗Ｒ１２の一端の電圧とが増幅回路のＭＯＳトランジスタＭ２６のゲートおよびＭＯＳトランジスタＭ１１のゲートにそれぞれ印加され両電圧が比較されて、第２直列回路の電流ＩＣ（Ｑ５）と第３直列回路の電流ＩＣ（Ｑ６）とが同じ値の定電流となるように制御されるものである。
【００３２】
なお、第２直列回路のトランジスタＱ５と第３直列回路のトランジスタＱ６のトランジスタの数（図中、ｍとして示している）の比は、この実施形態においては１：４に設定されているため、周知のように第３直列回路に流れる電流ＩＣ（Ｑ６）は次式で求められる。
【００３３】
ＩＣ（Ｑ６）＝（ＶＴｌｎ４）／Ｒ１２
但し、ＶＴは熱電圧(kT/q)、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の単位電荷である。
【００３４】
従って、第４直列回路にもＩＣ（Ｑ１１）＝（ＶＴｌｎ４）／Ｒ１２で特定された電流と同じ値の電流が流れる。
【００３５】
図６は、図５に示すバンドギャップ基準電圧回路の改良に係るものであって、ＰＳＲＲ（Power Supply Rejection Ratio）（電源電圧変動除去比）を改善したものである。図６に示す改良されたバンドギャップ基準電圧回路における差動増幅回路もオペアンプを含んで構成されてなるものである。この回路において、電源電圧が低い場合でも動作するようにするためにバイポーラトランジスタＱ７およびＱ４が用いられており、そのバイポーラトランジスタＱ７のエミッタは電源電圧端子Ｖｃｃに接続され、コレクタがＭＯＳトランジスタＭ１１およびＭ２６のソースに共通接続されている。ＭＯＳトランジスタＭ１１およびＭ２６のドレインはそれぞれＭＯＳトランジスタＭ１２およびダイオード接続されたＭ１のドレインに接続されている。これらＭＯＳトランジスタＭ１２およびＭ１のゲート同士が接続されて、カレントミラー回路を形成している。ＭＯＳトランジスタＭ１２およびＭ１のソースはいずれも接地されている。
【００３６】
上記差動増幅回路の右側には、図５に示したバンドギャップ基準電圧回路と同様の第１ないし第４直列回路が設けられており、対応箇所に同一符号を付してその説明を省略する。図５に示す回路においては、バイアス電流が電源電圧Ｖｃｃと抵抗Ｒ１８で発生する。このため電源電圧が変動するとバイアス電流も変動する。これにより、ＭＯＳトランジスタＭ１１とＭ２６の差動回路の共通接続されたソースの電圧が変動する。従って、ＭＯＳトランジスタＭ１１とＭ２６のゲートに同相の電圧変動が印加されるが、この差動増幅部では同相信号を打ち消す働きがあるため影響は小さくなる（図８の周波数特性図の１ｋＨｚ以下の部分）ものの、この値は使用するオペアンプ回路のＣＭＲＲ（Common Mode Rejection Ratio）特性に依存する。高域側でＰＳＲＲが悪化しているのはこのためである。これに対して、図６に示す回路においては、差動増幅部のバイアス電流に自身の定電流出力を用いている。従って、ＭＯＳトランジスタＭ１１およびＭ２６の差動回路の共通接続されたソースの電圧変動が小さくなり、同一アンプ構成であってもＰＳＲＲが改善される。高域側の周波数特性については図７に示すように単にバイパスコンデンサＣ２を付加するだけで図８の周波数特性図に示すようにＰＳＲＲが改善されて良好な特性が得られる。従って、低域側におけるＰＳＲＲの改善が重要である。
【００３７】
以上説明した３種類のバンドギャップ基準電圧回路の周波数特性を併せて図８に示す。この図から明らかなように図６および図７に示す回路が最もＰＳＲＲが改善されて良好な特性が得られていることがわかる。
【００３８】
図１に戻って、この実施形態に係る低電圧動作定電圧回路は、リセット回路専用の定電圧回路とするために、微小電流で動作させる目的で、図６に示すバンドギャップ基準電圧回路を構成するバイポーラトランジスタＱ７、Ｑ４、Ｑ１、Ｑ０およびＱ２をＭＯＳトランジスタＭ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７で置き換えたものである。また、各トランジスタＭ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７に流れる電流を減らすために、ダイオード接続されたバイポーラトランジスタＱ５およびＱ６の並列接続数の比を１：４から１：２に変更すると共に、抵抗Ｒ１２の値を８キロオームから３００キロオームに変更している。
【００３９】
以下、図１に示す低電圧動作定電圧回路について、詳細に説明する。図１に示すように、この定電圧回路は、左側の増幅回路とその右側の第１ないし第４直列回路とを備えている。
【００４０】
前記増幅回路は、オペアンプを含んで構成されており、ＭＯＳトランジスタＭ３、Ｍ１１、Ｍ２６、Ｍ１２およびＭ１を含んでいる。ＭＯＳトランジスタＭ３は、そのソースが電源電圧端子Ｖｃｃに接続され、ドレインがＭＯＳトランジスタＭ１１およびＭ２６のソースに共通接続されている。ＭＯＳトランジスタＭ１１およびＭ２６のドレインはそれぞれＭＯＳトランジスタＭ１２およびダイオード接続されたＭＯＳトランジスタＭ１のドレインに接続されている。これらＭＯＳトランジスタＭ１２およびＭ１は、ゲート同士が接続されてカレントミラー回路を形成している。ＭＯＳトランジスタＭ１２およびＭ１のソースはいずれも接地されている。
【００４１】
上記増幅回路の右側には、ＭＯＳトランジスタＭ４と、ＭＯＳトランジスタＭ２とが直列に接続された第１直列回路と、ＭＯＳトランジスタＭ５と、ダイオード接続されたバイポーラトランジスタＱ５とが直列に接続された第２直列回路と、ＭＯＳトランジスタＭ６と、抵抗Ｒ１２と、ダイオード接続されたバイポーラトランジスタＱ６とが直列に接続された第３直列回路と、ＭＯＳトランジスタＭ７と、ダイオード接続されたＭＯＳトランジスタＭ１９とが直列に接続された第４直列回路とが設けられている。図中、ｍは並列接続されたトランジスタの数である。
【００４２】
この実施形態においては、第２直列回路を構成するバイポーラトランジスタＱ５と第３直列回路を構成するバイポーラトランジスタＱ６とのトランジスタの数の比は１：２に設定されている。もっとも、本発明においては、これらトランジスタの数の比は、この実施形態に示したものに限定されるものではなく、適宜任意に設定することを許容するものである。
【００４３】
前記第１直列回路において、ＭＯＳトランジスタＭ４は、ダイオード接続されたものであり、そのソースは電源電圧端子Ｖｃｃに接続され、ドレインはＭＯＳトランジスタＭ２のドレインに接続され、同トランジスタＭ２のソースは接地されている。ＭＯＳトランジスタＭ２のドレインとゲートとは抵抗Ｒ０およびコンデンサＣ０を介して接続されている。
【００４４】
前記増幅回路におけるＭＯＳトランジスタＭ３と前記第１直列回路のＭＯＳトランジスタＭ４は、ゲートどおしが相互に接続されており、カレントミラー回路を形成している。また、ＭＯＳトランジスタＭ１１およびＭ２６のゲートは、それぞれ第３直列回路を構成する抵抗Ｒ１２の一端および第２直列回路を構成するダイオード接続されたバイポーラトランジスタＱ５のコレクタにそれぞれ接続されている。更に、増幅回路を構成するＭＯＳトランジスタＭ１２のドレインは、第１直列回路を構成するＭＯＳトランジスタＭ２のゲートに接続されている。
【００４５】
前記第１直列回路において、ＭＯＳトランジスタＭ４は、ソースが電源電圧端子Ｖｃｃに接続され、ドレインがＭＯＳトランジスタＭ２のドレインに接続されている。ＭＯＳトランジスタＭ２のソースは接地されている。
【００４６】
前記第２直列回路において、ＭＯＳトランジスタＭ５は、ソースが電源電圧端子Ｖｃｃに接続され、ドレインがダイオード接続されたバイポーラトランジスタＱ５のコレクタに接続されている。トランジスタＱ５のエミッタは接地されている。
【００４７】
前記第３直列回路においては、ＭＯＳトランジスタＭ６は、ソースが電源電圧端子Ｖｃｃに接続され、ドレインが抵抗Ｒ１２の一端に接続されている。この抵抗Ｒ１２の他端は、ダイオード接続されたバイポーラトランジスタＱ６のコレクタに接続され、同トランジスタＱ６のエミッタは接地されている。
【００４８】
第４直列回路においては、ＭＯＳトランジスタＭ７は、ソースが電源電圧端子Ｖｃｃに接続され、ドレインがダイオード接続されたＭＯＳトランジスタＱ１９のドレインに接続されている。トランジスタＭ１９のソースは接地されている。
【００４９】
前記第１直列回路のＭＯＳトランジスタＭ４、第２直列回路のＭＯＳトランジスタＭ５、第３直列回路のＭＯＳトランジスタＭ６および第４直列回路のＭＯＳトランジスタＭ７は、それぞれゲートどおしが共通接続されている。
【００５０】
ところで、従来のバンドギャップ基準定電圧回路においては、抵抗とダイオード接続されたバイポーラトランジスタとを直列接続したものを用いることにより、抵抗の両端に表れる電圧の正の温度特性と、トランジスタのベースエミッタ間電圧の負の温度特性とを相殺して、温度変化にも拘わらず安定した温度係数零の出力電圧を得るようにしている。しかしながら、トランジスタのベースエミッタ間電圧ＶＢＥが０．６Ｖ程度であるため、１．２Ｖ程度の出力電圧しか取り出すことができず、
例えばマイコンのリセット回路のための基準電圧源のような０．６Ｖ程度の基準電圧を必要とするものには使用することができないという難を有するものであった。そこで本発明にかかる実施形態おいては、従来の抵抗とダイオード接続されたバイポーラトランジスタとを直列接続したものに代えて、上述のとおり、ダイオード接続したＭＯＳトランジスタＭ１９を採用したものである。これにより、０．６Ｖ程度の低電圧でありながら、温度特性に優れた定電圧出力を得ることができる。
【００５１】
この実施形態に係る定電圧回路においては、第４直列回路以外は従来既知の定電流回路と同様の構成を有するものであるため、その原理も同様である。即ち、第２直列回路のバイポーラトランジスタＱ５のコレクタ端子の電圧と第３直列回路の抵抗Ｒ１２の一端の電圧とが増幅回路のＭＯＳトランジスタＭ２６およびＭ１１のゲートにそれぞれ印加され両電圧が比較されて、第２直列回路の電流ＩＣ（Ｑ５）と第３直列回路の電流ＩＣ（Ｑ６）とが同じ値の定電流となるように制御されるものである。
【００５２】
なお、第２直列回路のトランジスタＱ５と第３直列回路のトランジスタＱ６のトランジスタの数の比は、この実施形態においては電流を低減させる目的で１：２に設定されているため、周知のように第３直列回路に流れる電流ＩＣ（Ｑ６）は次式で求められる。
【００５３】
ＩＣ（Ｑ６）＝（ＶＴｌｎ２）／Ｒ１２
但し、ＶＴは熱電圧(kT/q)、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の単位電荷である。
【００５４】
更に、具体的には、この実施形態においては抵抗Ｒ１２として３００Ｋオームのものを採用している。従って、上式より、
ＩＣ（Ｑ６）＝（ＶＴｌｎ２）／Ｒ１２
＝ [ 1.3807E-23 × 300.15 ÷ 1.6021892E-19 )× 0.693147181 ]/R12 (27度)
＝ ( 5.97307E-05 × T)÷R12        
＝  1.7928E-02 ÷ R12
≒  0.059760589 （マイクロＡ ）      
となる。即ち、ＩＣ（Ｑ６）は、約６０ｎＡとなる。
【００５５】
本実施形態に係る回路においては、ＭＯＳトランジスタＭ３からＭ７まで同一値の電流が流れるため、回路全体としては上記電流値の５倍である３００ｎＡが消費電流となる。従って、電圧定格が緩く電源電流の厳しいリセット回路用として好適に使用することができるものである。
【００５６】
第４直列回路にもＩＣ（Ｑ６）＝（ＶＴｌｎ２）／Ｒ１２で特定された電流と同じ値の電流が流れる。ところで、この定電圧回路に特有な第４直列回路を構成するダイオード接続されたＭＯＳトランジスタＭ１９の温度特性は、同トランジスタの幅Ｗと長さＬとの比によって変わるものである。図２はＭＯＳトランジスタＭ１９の幅Ｗと長さＬを変更したときの温度特性の変化を示している。図２において、最上部の曲線が、ＭＯＳトランジスタＭ１９の幅Ｗが２．５マイクロメートル、長さＬが７０マイクロメートルの場合の出力温度特性曲線であり、最下部の曲線が、ＭＯＳトランジスタＭ１９の幅Ｗが２．５マイクロメートル、長さＬが６５マイクロメートルの場合の出力温度特性曲線である。このように幅Ｗと長さＬとを適宜変更することにより、所定の温度範囲において実用上差し支えない程度の定電圧を取り出すことができるものである。従って、用途に応じて最も適切な幅Ｗと長さＬとの比を設定することにより所望の温度特性を有する低電圧の定出力電圧を得ることができることがわかる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態に係る低電圧動作定電圧回路である。
【図２】本発明の実施形態に係る定電圧回路の出力温度特性図である。
【図３】バンドギャップ基準電圧回路の具体例である。
【図４】上記バンドギャップ基準電圧回路に出力系統を接続した状態を示す回路図である。
【図５】他のバンドギャップ基準電圧回路の具体例である。
【図６】更に他のバンドギャップ基準電圧回路の具体例である。
【図７】図８Ａに示すバンドギャップ基準電圧回路にバイパスコンデンサを付加した回路である。
【図８】上記各バンドギャップ基準電圧回路の周波数特性図である。
【図９】従来既知のバンドギャップ基準電圧回路である。
【符号の説明】
【００５８】
１  バンドギャップ基準電圧回路
Ｍ１〜Ｍ１９  ＭＯＳトランジスタ
Ｑ５、Ｑ６  バイポーラトランジスタ
Ｒ１２  抵抗
【図１】
2010049421.tif 000003
【図２】
2010049421.tif 000004
【図３】
2010049421.tif 000005
【図４】
2010049421.tif 000006
【図５】
2010049421.tif 000007
【図６】
2010049421.tif 000008
【図７】
2010049421.tif 000009
【図８】
2010049421.tif 000010
【図９】
2010049421.tif 000011