(57)【要約】【課題】熱電構造とシリコン貫通ビア（ＴＳＶ）を用いた冷却装置を提供する。【解決手段】集積回路（ＩＣ）チップを冷却する熱電構造であって、前記熱電構造は、第１電圧に接続されたＩＣチップの上部に形成された第１型超格子層、及び前記第１電圧と異なる第２電圧に接続されたＩＣチップの底部に形成された第２型超格子層を含み、有効伝導電流（ａｃｔｉｖｅ ｃｏｎｄｕｃｔｉｎｇ ｃｕｒｒｅｎｔ）がＩＣチップを冷却するため前記第１と第２型超格子層に流れる熱電構造。【選択図】図１
2010147465.tif 000002
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）チップを冷却する熱電構造であって、前記熱電構造は、
第１電圧に接続されたＩＣチップの上部に形成された第１型超格子層、及び
前記第１電圧と異なる第２電圧に接続されたＩＣチップの底部に形成された第２型超格子層を含み、
有効伝導電流（ａｃｔｉｖｅ ｃｏｎｄｕｃｔｉｎｇ ｃｕｒｒｅｎｔ）がＩＣチップを冷却するため前記第１と第２型超格子層を流れる熱電構造。
【請求項２】
前記第１型超格子層は、Ｐ型であり、前記第２型超格子層は、Ｎ型であり、前記第２電圧は、前記第１電圧より高い請求項１に記載の熱電構造。
【請求項３】
前記第１型超格子層は、Ｎ型であり、前記第２型超格子層は、Ｐ型であり、前記第２電圧は、前記第１電圧より低い請求項１に記載の熱電構造。
【請求項４】
前記第１と第２型超格子層は、ＩＣチップの第１と第２主電源金属層にそれぞれ接続され、前記有効伝導電流は、ＩＣチップの電源電流である請求項１に記載の熱電構造。
【請求項５】
前記第１型超格子層は、１つ以上のシリコン貫通ビアによって前記第１主電源金属層に接続される請求項４に記載の熱電構造。
【請求項６】
前記第２型超格子層の底部に形成された底部金属層を更に含み、前記第２電圧は、前記底部金属層に提供される請求項１に記載の熱電構造。
【請求項７】
前記底部金属層を前記第１型超格子層の上部の１つ以上のはんだボールに接続する１つ以上のシリコン貫通ビアを更に含む請求項６に記載の熱電構造。
【請求項８】
集積回路（ＩＣ）チップを冷却する熱電構造であって、前記熱電構造は、
第１電圧に接続されたＩＣチップの上部に形成されたＰ型超格子層、及び
前記第１電圧より高い第２電圧に接続されたＩＣチップの底部に形成されたＮ型超格子層を含み、
有効伝導電流がＩＣチップを冷却するため前記Ｎ型と前記Ｐ型超格子層を流れる熱電構造。
【請求項９】
前記Ｐ型超格子層は、ＩＣチップの接地電源（ＶＳＳ）金属層に接続され、前記Ｎ型超格子層は、ＩＣチップの高電圧電源（ＶＤＤ）金属層に接続され、前記有効伝導電流は、ＩＣチップの電源電流である請求項８に記載の熱電構造。
【請求項１０】
前記Ｐ型超格子層は、１つ以上のシリコン貫通ビアによって、ＶＳＳ金属層に接続され、前記Ｎ型超格子層は、１つ以上のシリコン貫通ビアによって、ＶＤＤ金属層に接続される請求項９に記載の熱電構造。
【請求項１１】
前記Ｎ型超格子層の底部に形成される底部金属層をさらに備え、前記第２電圧が底部金属層に提供される請求項８に記載の熱電構造。
【請求項１２】
集積回路（ＩＣ）チップを冷却する熱電構造であって、前記熱電構造は、
第１電圧に接続されたＩＣチップの上部に形成されたＮ型超格子層、及び
前記第１電圧より低い第２電圧に接続されたＩＣチップの底部に形成されたＰ型超格子層を含み、有効伝導電流がＩＣチップを冷却するため前記Ｎ型と前記Ｐ型超格子層を流れる熱電構造。
【請求項１３】
前記Ｎ型超格子層は、ＩＣチップの高電圧電源（ＶＤＤ）金属層に接続され、前記Ｐ型超格子層は、ＩＣチップの接地電源（ＶＳＳ）金属層に接続され、前記有効伝導電流は、ＩＣチップの電源電流である請求項１２に記載の熱電構造。
【請求項１４】
前記Ｎ型超格子層は、１つ以上のシリコン貫通ビアによって、ＶＤＤ金属層に接続され、前記Ｐ型超格子層は、１つ以上のシリコン貫通ビアによって、ＶＳＳ金属層に接続される請求項１３に記載の熱電構造。
【請求項１５】
前記Ｐ型超格子層の底部に形成される底部金属層をさらに備え、前記第２電圧が底部金属層に提供される請求項１２に記載の熱電構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の熱放散に関し、特に、熱電構造とシリコン貫通ビア（ＴＳＶ）を用いた冷却装置に関するものである。
【背景技術】
【０００２】
半導体製造技術の進歩に伴って、ますます多くの素子が所定のダイサイズに統合できるようになり、同時に集積回路（ＩＣ）がより早いクロック速度で動作することができるようになったが、これは、より高い電力消失を招くため、ダイ温度を上げる。上昇したダイ温度は、高温時の移動度が低下するため、ＩＣの性能に直接影響を与える。長期的には、ＩＣの品質と信頼度もエレクトロマイグレーションと酸化物破壊により影響される。ＩＣデバイスの寿命は、ダイ温度の増加に伴って指数関数的に減少する。
【０００３】
ＩＣチップは、通常、ファン、ヒートシンク、循環液、または熱電効果によって冷却される。ファン、ヒートシンクおよび循環液は、非常にかさばることがよくあり、ＩＣチップ内の不均一な温度分布を効果的に減少することができない。また、循環液は、時間が経つにつれ、漏洩の問題を有する。熱電効果は、電位によって作られた温度差のことを指す。しかし、流れている電気自体が熱電冷却効果を損なうジュール加熱を発生し、その冷却効果を低下させる。
【０００４】
そういうものであるから、所望されるものは、余分なジュール加熱を生じない、容易に組み立てられて、且つ空間をあまり占有しない、熱電冷却を用いた効果的な熱放散のパッケージングシステムである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
熱電構造とシリコン貫通ビア（ＴＳＶ）を用いた冷却装置を提供する。
【課題を解決するための手段】
【０００６】
本発明は、集積回路（ＩＣ）チップを冷却する熱電構造を提供する。熱電構造は、第１電圧に接続されたＩＣチップの上部に形成された第１型超格子層と、第１電圧と異なる第２電圧に接続されたＩＣチップの底部に形成された第２型超格子層を含み、電源電流（ｐｏｗｅｒ ｓｕｐｐｌｙ ｃｕｒｒｅｎｔ）が第１と第２型超格子層に流れてＩＣチップを冷却する。第１型超格子層がＰ型である場合、第２型超格子層は、Ｎ型であり、接地電源電圧（ｇｒｏｕｎｄ ｐｏｗｅｒ ｓｕｐｐｌｙ ｖｏｌｔａｇｅ）は、Ｐ型超格子層に接続され、高圧電源電圧は、Ｎ型超格子層に接続される。
【発明の効果】
【０００７】
本発明は、超格子冷却構造を有し、チップの主電源を用いて放熱する熱電冷却システムを提供することができる。本発明による熱電冷却システムは、フリップチップパッケージ構造とシリコン貫通ビア（ＴＳＶ）技術の利点を有する。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施例によるＩＣチップの熱電冷却器の断面図である。
【図２】本発明のもう一つの実施例によるフリップチップの熱電冷却器の断面図である。
【発明を実施するための形態】
【０００９】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
[実施例]
【００１０】
図１は、本発明の一実施例によるＩＣチップ１００の熱電冷却器の断面図である。ＩＣチップ１００は、基板１０２と通常、堆積されたポリシリコン層と誘電体層に挟設された金属配線を含む処理層１１０を有する従来のチップである。第１超格子層１２０は、処理層１１０の上に形成され、コンタクト１１６を介して処理層１１０内の接地（ＶＳＳ）面１１４に接続される。続いて、接地電源（ＶＳＳ）金属層１２５は、第１超格子層１２０上に配置され、チップ１００に電力を供給する。第２超格子層１３０は、基板１０２の底部に形成され、複数のシリコン貫通ビア（ＴＳＶｓ）１０６を介して処理層１１０内の高電圧電源（ＶＤＤ）に接続される。続いて、ＶＳＳ金属層１３５が第２超格子層１３０の底部に堆積され、チップ１００に電力を供給する。チップ１００の動作中、主電流は、ＶＳＳ金属層１３５から第２超格子層１３０とシリコン貫通ビア１０６を通過してＶＤＤ面１１２に流入し、ＶＳＳ面１１４から、接点１１６と第１超格子層１２０を通過してＶＳＳ金属層１２５に流出する。
【００１１】
超格子層１２０または１３０は、多種の物質が周期的に交代した層を有する材料である。例えば、超格子層は、分子線エピタキシ（ＭＢＥ）装置を用いてシリコン層とシリコンゲルマニウム層から成長することができる。本発明によれば、第１超格子層１２０は、Ｐ型であり、典型的には、Ｂｉ２Ｔｅ３とＳｂ２Ｔｅ３の交代層によって形成することができ、第１超格子層１２０の正孔（ホール）が冷媒の役割を果たす。正孔は電流と同じ方向、即ち、第１超格子層１２０の底部から上部に流れる。よって、チップ１００より発生した熱は、第１超格子層１２０より周囲にアクティブに（有効に）放散される。一方、第２超格子層１３０は、Ｎ型であり、典型的には、Ｂｉ２Ｔｅ３とＢｉ２Ｔｅ２.８３Ｓｅ０.１７の交代層によって形成することができ、第２超格子層１３０の電子が冷媒の役割を果たす。電子は電流と逆方向、即ち、第２超格子層１３０の上部から底部に流れる。よって、チップ１００より発生された熱は、第２超格子層１３０より周囲にアクティブに放散される。
【００１２】
チップ１００を構築する時、当業者は、第１緩衝層（図示せず）を処理層１１０と第１超格子層１２０の間に加えることができ、第２緩衝層（図示せず）を基板１０２と第２超格子層１３０の間に加えることもできる。第１緩衝層は、第１超格子層１２０と同じドーピング濃度を有することができ、処理層１１０と第１超格子層１２０間の格子不整合による歪み（ｓｔｒａｉｎ）を軽減することができる。同じように、第２緩衝層は、第２超格子層１３０と同じドーピング濃度を有することができ、基板１０２と第２超格子層１３０間の格子不整合による歪み（ｓｔｒａｉｎ）を軽減することができる。
【００１３】
電流が例えば、図１の第１超格子層１２０と第２超格子層１３０のように、異なる材料でできた回路に送られた時、熱は、ペルチェ効果により、１つの接点で吸収され、もう１つの接点で放たれることは、よく知られている。本発明の実施例によるチップ１００は、上部と底部から冷却され、余分なジュール加熱を伴うことなく、チップの主電源により完成される。また、第１超格子層１２０と第２超格子層１３０は、超格子構造の反応のように熱伝導率の減少とフォノン局在化により、周囲熱がチップ１００内に伝導して戻るのをブロックすることができる。
【００１４】
冷却効果は、下記の式を有する、性能指数（Ｚ）によって計算することができる：
Z＝（ゼーベック係数）２（電気伝導率）／（熱伝導率）  （式１）
式１では、電気伝導率は、超格子層１２０と１３０の大面積によって改善され、主電源をチップに伝導する抵抗を減少する。同時に、熱伝導率は、超格子層１２０と１３０によってフィードバック加熱をブロックすることにより減少される。よって、性能指数（Ｚ）と挟設された超格子構造を有するチップ１００の冷却効果は非常に高くなる。
【００１５】
図２は、本発明のもう一つの実施例によるフリップチップ２００の熱電冷却器の断面図である。フリップチップ２００では、超格子層１２０と１３０もチップ２００の上部と下部にそれぞれ形成される。上述のように、超格子層１２０と１３０は、チップ２００に改善した性能指数（Ｚ）を提供する。フリップチップ２００のはんだボールがチップの１つ側に全て配置されることから、ＶＤＤ金属層１３５は、チップ２００の上部に接続しなければならない。ここで複数のシリコン貫通ビア２２４は、ＶＤＤ金属層１３５をＶＤＤはんだボール２２８に接続するように用いられる。複数のシリコン貫通ビア２２４は、シリコン貫通ビアのプロセス中に形成された誘電体層２２６によって絶縁される。ＶＤＤはんだボール２０８は、ＶＳＳ電圧を超格子層１２０に伝導する。本実施例では、処理層１１０内の典型的信号線２１２は、シリコン貫通ビア２１４によって信号はんだボール２１８に接続される。シリコン貫通ビア２１４は、誘電体層２１６を介して絶縁される。各種のはんだボールは、誘電体層２０２によって絶縁される。フリップチップ２００は、本発明による、図２と図１に示されたような挟設された熱電冷却構造がシリコン貫通ビア（ＴＳＶ）プロセスにより、非常に容易に製造できることを示している。
【００１６】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することが可能である。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。
【符号の説明】
【００１７】
１００  ＩＣチップ
１０２  基板
１０６  シリコン貫通ビア
１１０  処理層
１１２  高電圧電源面
１１４  接地面
１１６  コンタクト
１２０  第１超格子層
１２５  ＶＳＳ金属層
１３０  第２超格子層
１３５  ＶＳＳ金属層  
２００  フリップチップ
２０２  誘電体層
２０８  ＶＳＳはんだボール
２１２  信号線
２１４  シリコン貫通ビア
２１６  誘電体層
２１８  信号はんだボール
２２４  シリコン貫通ビア
２２６  誘電体層
２２８  ＶＤＤはんだボール
【図１】
2010147465.tif 000003
【図２】
2010147465.tif 000004