(57)【要約】【課題】大型の基板上に膜質の良好な酸化窒化シリコンからなるゲート絶縁膜を形成可能な薄膜半導体装置の製造方法を提供する。【解決手段】ゲート絶縁膜５として用いられる窒化酸化シリコン膜を成膜するに際して、平行平板型のプラズマＣＶＤ装置を用い、一酸化二窒素ガス（Ｎ2Ｏ）とシランガス（ＳｉＨ4）とを成膜ガスとし、シランガス（ＳｉＨ4）流量に対する一酸化二窒素ガス（Ｎ2Ｏ）流量を２．５以上に設定する薄膜半導体装置の製造方法である。ゲート絶縁膜５は、窒化シリコン膜との積層膜であっても良い。【選択図】図２-a
2010147269.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜として用いられる窒化酸化シリコン膜を成膜するに際して、
平行平板型のプラズマＣＶＤ装置を用い、
一酸化二窒素ガス（Ｎ2Ｏ）とシランガス（ＳｉＨ4）とを成膜ガスとし、
シランガス（ＳｉＨ4）流量に対する一酸化二窒素ガス（Ｎ2Ｏ）流量を２．５以上に設定する
薄膜半導体装置の製造方法。
【請求項２】
前記窒化酸化シリコン膜を成膜するに際して、
シランガス（ＳｉＨ4）流量に対する一酸化二窒素ガス（Ｎ2Ｏ）流量を２．５以上６以下に設定する
請求項１に記載の薄膜半導体装置の製造方法。
【請求項３】
前記窒化酸化シリコン膜を成膜した後に、水素を含む雰囲気中での熱処理を行う
請求項１または２に記載の薄膜半導体装置の製造方法。
【請求項４】
前記窒化酸化シリコン膜を成膜する前に、ゲート電極を形成する工程を行ない、
前記ゲート絶縁膜上に半導体薄膜を成膜する
請求項１〜３の何れかに記載の薄膜半導体装置の製造方法。
【請求項５】
前記窒化酸化シリコン膜を成膜する前に、半導体薄膜を成膜する工程を行ない、
前記ゲート絶縁膜上にゲート電極を形成する工程を行なう
請求項１〜３の何れかに記載の薄膜半導体装置の製造方法。
【請求項６】
前記窒化酸化シリコン膜に対して窒化シリコン膜を積層成膜して前記ゲート絶縁膜を形成する
請求項１〜５の何れかに記載の薄膜半導体装置の製造方法。
【請求項７】
前記窒化酸化シリコン膜を成膜するに際して、キャリアガスとして窒素ガス（Ｎ2）を用いる
請求項１〜６の何れかに記載の薄膜半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜半導体装置の製造方法に関し、特には低温プロセスへの好適な薄膜半導体装置の製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイや有機ＥＬディスプレイ等のフラットパネルディスプレイには、画素電極の駆動用素子として薄膜トランジスタ（ＴＦＴ：thin film transistor）が設けられている。このうち、半導体薄膜として多結晶シリコン（poly-Ｓｉ）を用いたpoly-Ｓｉ ＴＦＴは、駆動回路を形成できることから、高機能な回路をパネルに内蔵することによりいわゆるシステム−オン−グラス化が可能になるため注目されている。このpoly-Ｓｉ ＴＦＴを低コストのガラス基板上へ形成することを実現するために、製造プロセスの温度を６００℃以下に抑えた、いわゆる低温poly-Ｓｉプロセスの開発が行われてきた。
【０００３】
ところで近年においては、液晶パネルの広視野角化や高速応答化等の液晶モードに対応した駆動電圧の高電圧化、また有機ＥＬパネルの駆動素子の小型化等にともない、ＴＦＴの駆動電流を大電流化する要求が高まっている。このため、ＴＦＴのゲート絶縁膜に対しては、高誘電率化（Ｈｉｇｈ−ｋ）とホットキャリア耐圧の向上とが期待されている。そこで、酸化窒化シリコン（ＳｉＮｘＯｙ）膜をゲート絶縁膜として用いる構成が検討されている。
【０００４】
酸化窒化シリコン（ＳｉＮｘＯｙ）からなるゲート絶縁膜をガラス基板上に成膜する方法としては、マイクロ波電子サイクロトロン共鳴吸収を利用したプラズマ分解によると共に、シラン（ＳｉＨ4）と一酸化二窒素（Ｎ2Ｏ）とを成膜ガスとして用いる方法が提案されている（下記特許文献１参照）。
【０００５】
【特許文献１】特開平２−１３９９２９号公報（特に第２頁右下欄、第３頁右上欄参照）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、マイクロ波電子サイクロトロン共鳴吸収を利用したプラズマ分解による成膜方法は、プラズマの指向性が強い。このため、得られる膜の段差被覆性が低く、特に大面積の基板上への成膜においては面内均一な成膜が困難である。
【０００７】
そこで本発明は、大型の基板上に膜質の良好な酸化窒化シリコンからなるゲート絶縁膜を形成可能な薄膜半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
このような目的を達成するための本発明は、ゲート絶縁膜として用いられる窒化酸化シリコン膜を成膜するに際して、平行平板型のプラズマＣＶＤ装置を用いる。そして、一酸化二窒素ガス（Ｎ2Ｏ）とシランガス（ＳｉＨ4）とを成膜ガスとし、シランガス（ＳｉＨ4）流量に対する一酸化二窒素ガス（Ｎ2Ｏ）流量を２．５以上に設定する。
【０００９】
このような方法であれば、平行平板型のプラズマＣＶＤ装置を用いることにより、マイクロ波電子サイクロトロン共鳴吸収を利用したプラズマ分解による成膜方法と比較して、大型の基板に対しても面内均一な窒化酸化シリコン膜の成膜が可能である。さらに、成膜ガスの流量比をＮ2Ｏ／ＳｉＨ4＝２．５以上に設定して窒化酸化シリコン膜を成膜することにより、これをゲート絶縁膜として用いた薄膜半導体装置におけるホットキャリア耐性の向上が図られ、閾値電圧のばらつきが抑制される。
【発明の効果】
【００１０】
以上説明したように本発明によれば、大型の基板上に膜質の良好な酸化窒化シリコンからなるゲート絶縁膜を形成することが可能で、これにより駆動電流の高い薄膜半導体装置を生産性良好に得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の各実施の形態を以下の順序で説明する。
＜酸化窒化シリコン膜の成膜方法＞
＜第１実施形態＞ボトムゲート型の薄膜トランジスタを作製する例
＜第２実施形態＞トップゲート型の薄膜トランジスタを作製する例
＜第３実施形態＞両面ゲート型の薄膜トランジスタを作製する例
＜第４実施形態＞ゲート電極を備えたＰＩＮ型ダイオードを作製する例
【００１２】
＜酸化窒化シリコン膜の成膜方法＞
先ず、本発明の薄膜半導体装置の製造方法に共通してゲート絶縁膜として用いられる酸化窒化シリコン（ＳｉＮｘＯｙ）膜の成膜方法を説明する。
【００１３】
ここでは、ゲート絶縁膜となるＳｉＮｘＯｙ膜の成膜に、平行平板型のプラズマＣＶＤ装置を用いるところが第１の特徴となる。このプラズマＣＶＤ装置は、例えば電極面積が２５００ｃｍ2程度であり、電極間距離が１４〜５０ｍｍ程度の範囲で可変であり、ＲＦ周波数に２７．１２ＭＨｚが印加される。
【００１４】
この成膜においては、成膜ガスとして、シランガス（ＳｉＨ4）および一酸化二窒素ガス（Ｎ2Ｏ）を用いるところが第２の特徴となる。このため、プラズマＣＶＤ装置における成膜チャンバには、成膜ガスとして用いられるシランガス（ＳｉＨ4）を導入するガス系統、一酸化二窒素ガス（Ｎ2Ｏ）を導入するガス系統、キャリアガス［例えば窒素ガス（Ｎ2）］を導入するガス系統が接続されている。
【００１５】
さらに、以上のようなプラズマＣＶＤ装置を用いたゲート絶縁膜としてのＳｉＮｘＯｙ膜の成膜は、ＳｉＨ4流量に対するＮ2Ｏ流量の流量比を、［Ｎ2Ｏ］／［ＳｉＨ4］＝２．５以上、好ましくは６．０以下に設定するところが第３の特徴となる。
【００１６】
ここで、ＳｉＮｘＯｙ膜の膜質は、ＳｉＨ4ガス流量に対するＮ2Ｏガス流量の流量比[Ｎ2Ｏ]／[ＳｉＨ4]に大きく依存する。図１には、[Ｎ2Ｏ]／[ＳｉＨ4]に対するＳｉＮｘＯｙ膜の屈折率と比誘電率の変化を示す。図１に示すように、[Ｎ2Ｏ]／[ＳｉＨ4]が大きくなるほど、酸素の供給量が増加してＳｉＮｘＯｙ膜における膜中の窒素成分比が小さくなるので、屈折率は酸化シリコン（ＳｉＯ2）の１.４６に近づくように低下する。しかしながら、[Ｎ２Ｏ]／[ＳｉＨ４]＝６．０でも、屈折率は１．５４であって、ＳｉＯ2の屈折率（１．４６）と比較して大きい値に保たれていることが確認される。
【００１７】
本発明においては、ＳｉＮｘＯｙ膜はゲート絶縁膜として成膜される。このようなＳｉＮｘＯｙ膜を成膜するための［Ｎ2Ｏ］／［ＳｉＨ4］流量比は、［Ｎ2Ｏ］／［ＳｉＨ4］＝２．５〜６．０に設定することが好ましい。この値は、ＳｉＮｘＯｙ膜を用いたゲート絶縁膜を有する薄膜トランジスタの特性から導き出された値であり、以降の第１実施形態において説明する。
【００１８】
以上のような特徴を有するゲート絶縁膜となるＳｉＮｘＯｙ膜の成膜条件は、次のようである。
基板温度    ：３５０℃以上、
電極間距離  ：２５ｍｍ、
ＳｉＨ４流量：１００〜２００ｓｃｃｍ、
Ｎ2Ｏ流量  ：０．３〜０．９ｓｌｍ、
Ｎ2流量    ：３〜５ｓｌｍ、
ＲＦ電力    ：１．０ｋＷ以上、
成膜雰囲気内圧力：１５０Ｐａ。
【００１９】
＜第１実施形態＞
次に、図２-a〜図２-cの断面工程図に基づいて、表示装置用の駆動パネルに設けられるＣＭＯＳ構成のプレーナ型ボトムゲート薄膜トランジスタ（半導体薄膜）の作製に、上述したゲート絶縁膜（ＳｉＮｘＯｙ膜）の成膜方法を適用した実施の形態を説明する。
【００２０】
先ず、図２-a（１）に示すように、絶縁性の基板１を用意する。この基板１には、例えば旭ガラス社製ＡＮ１００、コーニング社製Ｃｏｄｅ１７３７等が適宜用いられる。この基板１上に、ゲート電極３をパターン形成する。ここでは、Ｍｏ、Ｗ、Ｔａ、Ｃｕ等の金属膜をスパッタ成膜し、成膜した金属膜をパターニングしてゲート電極３とする。尚、ゲート電極（金属膜）の膜厚は３０〜２００ｎｍとする。
【００２１】
次に、図２-a（２）に示すように、上述したＳｉＮｘＯｙ膜の成膜方法を適用し、ゲート電極３を覆う状態で基板１上にゲート絶縁膜５を成膜する。ここでは、窒化シリコン（ＳｉＮｘ）膜上に、酸化窒化シリコン（ＳiＮｘＯｙ）膜を積層した２層構造のゲート絶縁膜５を成膜する。このうちの酸化窒化シリコン（ＳiＮｘＯｙ）膜の成膜に、上述したゲート絶縁膜（ＳｉＮｘＯｙ膜）の成膜方法が適用される。この際、平行平板型のＣＶＤ装置を用いることにより、例えば窒化シリコン（ＳｉＮｘ）膜を膜厚１０〜５０ｎｍで成膜し、これに連続して酸化窒化シリコン（ＳiＮｘＯｙ）膜を膜厚約５０ｎｍで成膜する。
【００２２】
尚、ゲート絶縁膜５は、積層膜である必要はなく、ＳiＮｘＯｙ膜単膜をゲート絶縁膜５として用いても良い。
【００２３】
次いで、このゲート絶縁膜５上に、半導体薄膜７を成膜する。ここでは非晶質シリコンまたは微結晶シリコンからなる半導体薄膜７を膜厚約４０ｎｍ程度に成膜する。その後は必要に応じて、半導体薄膜７に対して結晶化アニールを行い、多結晶シリコンとしても良い。結晶化アニールとしては、エキシマレーザーなどのパルスレーザー、Ａｒレーザーなどの気体レーザー、ＹＡＧなどの固体レーザー、ＧａＮなどの半導体レーザーを用いたレーザアニールが行なわれる。また、Ｘｅ（キセノン）アークランプなどを用いた急速加熱法（ＲＴＡ）であっても良い。さらには、プラズマジェット照射などのエネルギー照射によって、溶融再結晶化を行っても良く、または溶融させずに結晶性を助長してもよい。
【００２４】
尚、半導体薄膜７を結晶性シリコンからなるものとすることにより、ここで得られる薄膜トランジスタのキャリア移動度の向上を図ることが可能であり、このような薄膜トランジスタを用いて高機能な回路を構成することが可能である。そして半導体薄膜７の結晶化をレーザアニールなどの低温で行うことで、ゲート電極として比較的低融点のＡｌ、Ｃｕ、Ａｇ、Ａｕ等の金属を用いることが可能になる。
【００２５】
次に、図２-a（３）に示すように、プラズマＣＶＤ等の成膜方法により、半導体薄膜７上に酸化シリコン膜９を１〜１００ｎｍ程度の膜厚で成膜する。
【００２６】
この状態で、必要に応じて、ここで形成する薄膜トランジスタの閾値電圧（Ｖｔｈ）を制御する目的で、Ｂ＋イオンをドーズ量０．１Ｅ１２〜４Ｅ１２個／ｃｍ２程度で半導体薄膜７にイオン注入する。この際、イオンビームの加速電圧は２０〜２００ｋｅＶ程度に設定される。
【００２７】
またこの段階で、半導体薄膜７中に水素を拡散させるとともに、ゲート絶縁膜５−半導体薄膜７を構成するシリコンの界面に十分な水素を拡散させるための水素化処理を行うっても良い。これにより半導体薄膜７を構成するシリコンと、ゲート絶縁膜５の最表面を構成するＳｉＮｘＯｙ膜との界面（Ｓｉ／ＳｉＮｘＯｙ界面）における界面トラップ準位を低減させる。
【００２８】
また、Ｓｉ／ＳｉＮｘＯｙ界面はＳｉ／ＳｉＯ２界面よりもダングリングボンドが多く、またＳｉＮｘＯｙ膜中にも固定電荷が多い。このため、ＳｉＮｘＯｙ膜をゲート絶縁膜５として採用する本実施形態の構成では、薄膜トランジスタの閾値電圧（Ｖｔｈ）を正常化させるために、この水素化処理を行うことが好ましい。
【００２９】
以上のような水素化処理としては、フォーミングガス等の水素を含む雰囲気中のアニール、高圧水蒸気アニール、水素プラズマ等の方法が適用される。このような水素化熱処理の条件は、たとえばフォーミングガス中で４００℃１ｈ程度であり、高圧水蒸気アニールの場合は４００〜４５０℃、１〜２ＭＰａ、１〜２ｈ程度が好ましい。特に高圧水蒸気アニールを用いた場合は、水素化と同時に酸化の効果がある。このため、ＳｉＮｘＯｙ膜中の未反応Ｓｉを酸化させることによりＳｉＮｘＯｙ膜を改質し、膜中の固定電荷を消去する効果もある。
【００３０】
次に、図２-b（１）に示すように、ゲート電極３をマスクとした基板１側からの裏面露光により、酸化シリコン膜９上にレジストパターン２０１を形成する。そして、このレジストパターン２０１をマスクにしたイオン注入法により、半導体薄膜７中にｎ型のＭＯＳトランジスタのＬＤＤ拡散層７-1を形成するための不純物導入を行う。この際、例えばＰ＋イオンを用い、注入ドーズ量：６Ｅ１２〜５Ｅ１３個／ｃｍ2、加速電圧：２０〜２００ｋｅＶ程度に設定した質量分離または非質量分離型のイオン注入が行われる。イオン注入後にはレジストパターン２０１を剥離する。
【００３１】
次に、図２-b（２）に示すように、ｐチャンネル領域１ｐにおけるゲート電極３上部を覆い、かつｎチャンネル領域１ｎを覆うレジストパターン２０３を形成する。そして、このレジストパターン２０３をマスクにしたイオン注入によって、ｐチャンネルの薄膜トランジスタのソース・ドレイン７-2を形成するための不純物導入を行う。この際、例えばＢ＋イオンを用い、注入ドーズ量：１Ｅ１４〜３Ｅ１５個／ｃｍ2、加速電圧：５〜１００ｋｅＶ程度に設定した質量分離または非質量分離型のイオン注入が行われる。これにより、ｐチャンネルの薄膜トランジスタ（ｐＴＦＴ）を形成する。イオン注入後には、レジストパターン２０３を剥離する。
【００３２】
次いで、図２-b（３）に示すように、ｐチャンネル領域１ｐを覆い、かつｎチャンネル領域１ｎのゲート電極３上部を覆うレジストパターン２０５を形成する。そして、このレジストパターン２０５をマスクにしたイオン注入法によって、ｎチャンネルの薄膜トランジスタのソース・ドレイン７-3を形成するための不純物導入を行う。この際、例えば、Ｐ＋イオンを用い、注入ドーズ量：１Ｅ１５〜３Ｅ１５個／ｃｍ2、加速電圧１０〜２００ｋｅＶ程度で注入し、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）を形成する。イオン注入後には、レジストパターン２０５を剥離する。
【００３３】
以上のようなイオン注入の後には、赤外ランプ加熱、燃焼炉加熱等の急速加熱法（ＲＴＡ）、またはレーザーアニール法、６００℃以下のＮ2雰囲気中での炉アニール法等により、半導体薄膜７中に導入した不純物を活性化する。
【００３４】
その後、図２-b（４）に示すように、酸化シリコン膜９と半導体薄膜７とを島状にパターンエッチングし、各薄膜トランジスタｐＴＦＴ，ｎＴＦＴを素子分離する。
【００３５】
次に、図２-c（１）に示すように、素子分離された各薄膜トランジスタｐＴＦＴ，ｎＴＦＴを覆う状態で、例えば酸化シリコン膜１１-1と水素を含有する窒化シリコン膜１１-2とをこの順に積層成膜した２層構造の層間絶縁膜１１を成膜する。これらの成膜は、例えばプラズマＣＶＤ等によって行われる。
【００３６】
またこの段階で、不活性ガスまたはフォーミングガス中等でのアニール処理により、層間絶縁膜１１を構成する窒化シリコン膜１１-2中の水素を、半導体薄膜７中に拡散させる水素化工程を行う。アニール条件は例えば４００℃、２時間程度が好ましい。この水素化工程によりシリコンからなる半導体薄膜７中のダングリングボンドを消去し、ＴＦＴ特性の向上を図ることができる。
【００３７】
尚、この水素化工程は、窒化シリコン膜１１-2からの水素拡散に限定されることはなく、層間絶縁膜１１の成膜前に水素プラズマ雰囲気中に半導体薄膜７を晒すことでも達成できる。また前述のように水蒸気雰囲気での熱処理によっても達成できる。また窒化シリコン膜１１-2（層間絶縁膜１１）を成膜した後の水素化工程のみで、半導体薄膜７／ゲート絶縁膜５界面（Ｓｉ／ＳｉＮｘＯｙ界面）のトラップ準位が低減される場合は、図２-a（３）のＶｔｈインプラ工程後の水素化処理は省略しても良い。
【００３８】
次いで、図２-c（２）に示すように、層間絶縁膜１１および酸化シリコン膜９に、半導体薄膜７のソース／ドレイン７-2，７-3に達するコンタクトホール１３を形成する。その後、層間絶縁膜１１上に、このコンタクトホール１３を介してソース／ドレイン７-2，７-3に接続される配線電極１５を形成する。この配線電極１５の形成は、Ａｌ−Ｓｉ等の配線用電極材料をスパッタ成膜し、これをパターニングすることによって行う。
【００３９】
その後、図２-c（３）に示すように、例えばアクリル系有機樹脂からなる平坦化絶縁膜１７を約１μｍの膜厚で塗布形成する。次に、この平坦化絶縁膜１７に、配線電極１５に達するコンタクトホール１９を形成する。そして、このコンタクトホール１９を介して配線電極１５に接続された画素電極２１を、平坦化絶縁膜１７上に形成する。画素電極２１は、例えば透明導電性材料であるＩＴＯ（Indium Tin Oxide）をスパッタ成膜し、これをパターニングすることによって形成する。また、画素電極２１がＩＴＯからなる場合には、画素電極２１を窒素雰囲気中において約２２０℃で３０分間アニールする。
【００４０】
尚、ここでは、表示装置用の駆動パネルにおいて、画素電極２１の駆動用の画素トランジスタがｎチャンネル型の薄膜トランジスタｎＴＦＴであり、周辺回路がＣＭＯＳ構成であることとする。そして図面上においては、画素電極２１に接続された画素トランジスタ（薄膜トランジスタｎＴＦＴ）と、周辺回路に配置されたｐチャンネル型の薄膜トランジスタｐＴＦＴのみを示した。
【００４１】
以上により、駆動パネルの完成となる。以上の後は、例えば液晶表示装置であれば、画素電極を覆う状態で配向膜を形成する。そして、基板上に対向電極と配向膜とをこの順に成膜した対向基板を用意し、配向膜間に液晶層を封止して表示装置を完成させる。また、有機電界発光素子を用いた有機ＥＬ表示装置であれば、画素電極上に発光層を含む有機層を積層形成し、有機層上に電極を設け、必要に応じて電極上を保護膜で覆うことにより、表示装置を完成させる。
【００４２】
以上のような第１実施形態の製造方法によれば、図２-a（２）を用いて説明したゲート絶縁膜５の成膜において、上述したＳｉＮｘＯｙ膜の成膜方法を適用し、成膜ガスの流量比を［Ｎ2Ｏ］／［ＳｉＨ4］＝２．５以上に設定している。
【００４３】
ここで図３には、ゲート絶縁膜５（ＳｉＮｘＯｙ膜単層）を成膜するに際しての[Ｎ2Ｏ]／[ＳｉＨ4]流量比と、薄膜トランジスタの閾値電圧との関係を示す。この図３に示すように、ゲート絶縁膜となるＳｉＮｘＯｙ膜の成膜において[Ｎ2Ｏ]／[ＳｉＨ4]流量比を高くすることで、薄膜トランジスタｐＴＦＴ，ｎＴＦＴの閾値電圧Ｖｔｈがプラス側にシフトすることが分かる。これは、ＳｉＮｘＯｙ膜の成膜においては、[Ｎ2Ｏ]／[ＳｉＨ4]流量比が高いほど酸素の供給量が増加してＳｉＮｘＯｙ膜における膜中の窒素成分比が小さくなって酸化シリコン（ＳｉＯ2）の組成に近づくためである。つまり、図１に示した結果と合わせると、ＳｉＮｘＯｙ膜の高誘電率化およびホットキャリア耐性の向上と、膜中トラップ密度および膜中固定電荷の減少とはトレードオフの関係にある。
【００４４】
そして特に図３に示すように、[Ｎ2Ｏ]／[ＳｉＨ4]流量比が２．５未満になると急激に閾値電圧Ｖｔｈがマイナスシフトすることがわかる。この閾値電圧Ｖｔｈのマイナスシフトは、上述した水素化処理によってある程度回復する。またイオン注入等によるチャネルドーピングでもＶｔｈの値を調整することができる。しかしながら、[Ｎ2Ｏ]／[ＳｉＨ4]流量比が２．５未満になると急激なＶｔｈシフトが起こるために、前述の熱処理とチャネルドーピングを組み合わせた処理を行っても正常値に回復する限界を超える。従って、[Ｎ2Ｏ]／[ＳｉＨ4]流量比は２．５以上であることが必要である。
【００４５】
また、[Ｎ2Ｏ]／[ＳｉＨ4]流量比が６．０を超える場合は、先の図１に示したように、ＳｉＮｘＯｙ膜の屈折率や誘電率等の膜質がＳiＯ2膜に極めて近づくため、ホットキャリア耐圧や高誘電率膜としての効果はＳiＯ2膜に対する優位性が少なくなる。このため、[Ｎ2Ｏ]／[ＳｉＨ4]流量比は６以下であることが望ましいのである。
【００４６】
また図４には、ゲート絶縁膜（ＳｉＮｘＯｙ膜単層）を成膜するに際しての[Ｎ2Ｏ]／[ＳｉＨ4]流量比と、薄膜トランジスタの閾値電圧Ｖｔｈのばらつき標準偏差σとの関係を示す。これは基板サイズが３００ｍｍ×３５０ｍｍ内での３２点の薄膜トランジスタｐＴＦＴ，ｎＴＦＴの閾値電圧Ｖｔｈから算出した標準偏差σである。
【００４７】
この図４に示すように、ゲート絶縁膜となるＳｉＮｘＯｙ膜の成膜において[Ｎ2Ｏ]／[ＳｉＨ4]流量比が２．５未満である場合、薄膜トランジスタｐＴＦＴ，ｎＴＦＴの閾値電圧Ｖｔｈのばらつきが急激に増大する。これは、成膜時のＳｉＨ4流量が増大することにより、ＳｉＮｘＯｙ膜中で未反応のＳｉＨ4によってもたらされるＳｉダングリングボンドが急激に増大するためである。
【００４８】
従ってこの結果からも、[Ｎ2Ｏ]／[ＳｉＨ4]は２．５以上であることが必要であることがわかる。また成膜時のチャンバ圧力は３７０Ｐａを超えるとプラズマ放電が不安定になるため安定した成膜ができなくなる。従ってチャンバ圧力は３７０Ｐａ以下であることが必要である。以上を考慮した上で、成膜条件の１例として、たとえば基板温度４００℃以上、ＲＦ電力１．１ｋＷ、チャンバ圧力１５０〜２００Ｐa、上記ガス比[Ｎ２Ｏ]／[ＳｉＨ４]が３．３〜４．０の範囲が特に好ましいことが見出された。尚、このような成膜条件においてのＳｉＮｘＯｙ膜の成膜速度は約５ｎｍ／ｓであった。
【００４９】
以上のように、上述した第１実施形態においては、ゲート絶縁膜５となるＳｉＮｘＯｙ膜の成膜において[Ｎ2Ｏ]／[ＳｉＨ4]流量比を２．５〜６．０としたことにより、薄膜トランジスタｐＴＦＴ，ｎＴＦＴにおけるホットキャリア耐性の向上が図られ、閾値電圧のばらつきが抑制される。
【００５０】
また、上述したＳｉＮｘＯｙ膜の成膜方法では、平行平板型のプラズマＣＶＤ装置を用いることにより、マイクロ波電子サイクロトロン共鳴吸収を利用したプラズマ分解による成膜方法と比較して、大型の基板に対しても面内均一な窒化酸化シリコン膜の成膜が可能である。
【００５１】
以上の結果、大型の基板上に膜質の良好な酸化窒化シリコンからなるゲート絶縁膜を形成することが可能で、これにより駆動電流の高い薄膜トランジスタｐＴＦＴ，ｎＴＦＴ（薄膜半導体装置）を生産性良好に得ることができる。またこのようなに駆動電流の高い薄膜トランジスタを用いて表示装置を構成することにより、表示装置の高機能かつ小型化が達成可能となる。
【００５２】
ここで図５には、第１実施形態のようにして作製した薄膜トランジスタｎＴＦＴと、比較の薄膜トランジスタとについて、ホットキャリアストレスに対するＯｎ電流の時間変化を測定した結果を示す。尚、第１実施形態のようにして作製した薄膜トランジスタｎＴＦＴでは、ゲート絶縁膜５（ＳｉＮｘＯｙ膜単層）の成膜において[Ｎ2Ｏ]／[ＳｉＨ4]流量比＝３．３とした。一方、比較となる薄膜トランジスタは、ＳｉＯ2からなるゲート絶縁膜を用いた構成とした。何れの薄膜トランジスタともに、ＬＤＤ構造は用いていない。またストレス条件は、ドレインアバランシェホットキャリア条件である、ドレイン電圧＝１０Ｖ、ゲート電圧＝Ｖthに設定した。ドレインアバランシェホットキャリア劣化はゲート絶縁膜に対しては最も厳しい劣化モードとして知られている。
【００５３】
図５から明らかなように、第１実施形態を適用して作製された薄膜トランジスタｎＴＦＴでは、ホットキャリアストレスによる劣化が比較の薄膜トランジスタよりも小さいことが分かる。これにより、ゲート絶縁膜５にＳｉＮｘＯｙ膜を用いたことによる、ホットキャリア耐性の向上が確認された。
【００５４】
さらに図６には、水素化処理工程の違いによる各薄膜トランジスタにおけるゲート電圧に対するドレイン電流のグラフを示す。ここでは、上述した第１実施形態における図２-a（３）を用いて説明した薄膜トランジスタの閾値電圧（Ｖｔｈ）を制御のためのイオン注入後に、高圧水蒸気アニールによる水素化処理を行った場合と、ＳｉＮx膜の熱アニールによる水素化処理を行った場合とを比較した。
【００５５】
図６から明らかなように、通常の熱アニールによる水素化処理と比較して、高圧水蒸気アニールによる水素化処理を行なうことにより、薄膜トランジスタの閾値電圧Ｖｔｈがプラス側にシフトして正常値付近に回復することがわかる。これは高圧水蒸気アニールの酸化効果によりＳｉＮｘＯｙ膜中の未反応Ｓｉが酸化されることにより膜中の固定電荷が減少した効果と考えられる。また、高圧水蒸気アニールを行った薄膜トランジスタのサブスレショルドスイング（Ｓ値）が減少している（傾きが急峻になっている）ことから、この高圧水蒸気アニールは、チャネルＳｉ／ゲートＳｉＮｘＯｙ界面の界面準位をも減少させる効果があることもわかる。
【００５６】
＜第２実施形態＞
次に、図７-a〜図７-cの断面工程図に基づいて、表示装置用の駆動パネルに設けられるＣＭＯＳ構成のトップゲート型の薄膜トランジスタ（半導体薄膜）の作製に、上述したゲート絶縁膜（ＳｉＮｘＯｙ膜）の成膜方法を適用した実施の形態を説明する。尚、第１実施形態と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００５７】
先ず、図７-a（1）に示すように、基板１上に、バッファ層である窒化シリコン膜３１および酸化シリコン膜３３をこの順に成膜し、この上部に半導体薄膜７を成膜する。ここでは非晶質シリコンまたは微結晶シリコンからなる半導体薄膜７を膜厚約４０ｎｍ程度に成膜する。次いで、必要に応じて半導体薄膜７に対して結晶化アニールを行った後、半導体薄膜７を島状にパターニングして素子分離を行なう。結晶化アニールは、第１実施形態で説明したと同様に行われる。
【００５８】
次に、図７-a（２）に示すように、上述したＳｉＮｘＯｙ膜の成膜方法を適用してゲート絶縁膜５を成膜する。ここでは、述したＳｉＮｘＯｙ膜の成膜方法を適用してＳiＮｘＯｙ膜を成膜し、単層構造のゲート絶縁膜５を形成する。
【００５９】
この状態で、必要に応じて、ここで形成する薄膜トランジスタの閾値電圧（Ｖｔｈ）を制御する目的でのイオン注入を行っても良い。また、半導体薄膜７中に水素を拡散させるとともに、ゲート絶縁膜５−半導体薄膜７を構成するシリコンの界面に十分な水素を拡散させるための水素化処理を行っても良い。上記イオン注入および水素化処理は、第１実施形態において図２-a（３）を用いて説明したと同様に行なわれる。またさらに、ゲート絶縁膜５を構成するＳｉＮｘＯｙ膜の膜質を緻密化するような改質する工程を入れても良いことは、第１実施形態と同様である。
【００６０】
次に、図７-a（３）に示すように、ゲート絶縁膜５上にゲート電極３をパターン形成する。ここでは、Ｍｏ、Ｗ、Ｔａ、Ｃｕ等の金属膜をスパッタ成膜し、成膜した金属膜をパターニングしてゲート電極３とする。尚、ゲート電極（金属膜）の膜厚は９０ｎｍ程度であることとする。
【００６１】
次いで、図７-b（1）に示すように、ゲート電極３をマスクとしてイオン注入法により、半導体薄膜７中にｎ型のＭＯＳトランジスタのＬＤＤ拡散層７-1を形成するための不純物導入を行う。この際、例えばＰ＋イオンを用い、注入ドーズ量：６Ｅ１２〜５Ｅ１３個／ｃｍ2、加速電圧：２０〜２００ｋｅＶ程度に設定した質量分離または非質量分離型のイオン注入が行われる。
【００６２】
次に、図７-b（２）に示すように、ｎチャンネル領域１ｎを覆うレジストパターン２０３を形成する。そして、このレジストパターン２０３をマスクにしたイオン注入によって、ｐチャンネルの薄膜トランジスタのソース・ドレイン７-2を形成するための不純物導入を行う。この際、例えばＢ＋イオンを用い、注入ドーズ量：１Ｅ１４〜３Ｅ１５個／ｃｍ2、加速電圧：５〜１００ｋｅＶ程度に設定した質量分離または非質量分離型のイオン注入が行われる。これにより、ｐチャンネルの薄膜トランジスタ（ｐＴＦＴ）を形成する。イオン注入後には、レジストパターン２０３を剥離する。
【００６３】
先ず、図７-b（３）に示すように、ｐチャンネル領域１ｐを覆い、かつｎチャンネル領域１ｎのゲート電極３上部を覆うレジストパターン２０５を形成する。そして、このレジストパターン２０５をマスクにしたイオン注入法によって、ｎチャンネルの薄膜トランジスタのソース・ドレイン７-3を形成するための不純物導入を行う。この際、例えば、Ｐ＋イオンを用い、注入ドーズ量：１Ｅ１５〜３Ｅ１５個／ｃｍ2、加速電圧１０〜２００ｋｅＶ程度で注入し、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）を形成する。イオン注入後には、レジストパターン２０５を剥離する。
【００６４】
以上のようなイオン注入の後には、赤外ランプ加熱、燃焼炉加熱等の急速加熱法（ＲＴＡ）またはレーザーアニール法、６００℃以下のＮ2雰囲気中での炉アニール法等により、半導体薄膜７中に導入した不純物を活性化する。
【００６５】
この後の工程は、第１実施形態の図２-cを用いて説明した工程と同様である。
【００６６】
すなわち先ず図７-c（１）に示すように、形成された薄膜トランジスタｎＴＦＴを覆う状態で、例えば酸化シリコン膜１１-1と水素を含有する窒化シリコン膜１１-2とをこの順に積層成膜した２層構造の層間絶縁膜１１を成膜する。その後、水素化処理を行う。この水素化処理のみで半導体薄膜７／ゲート絶縁膜５界面（Ｓｉ／ＳｉＮｘＯｙ界面）のトラップ準位が低減される場合は、図７-a（２）のＶｔｈインプラ工程後の水素化処理は省略しても良い。
【００６７】
先ず、図７-c（２）に示すように、層間絶縁膜１１およびゲート絶縁膜５に、半導体薄膜７のソース／ドレイン７-2，７-3に達するコンタクトホール１３を形成し、さらにソース／ドレイン７-2，７-3に接続される配線電極１５を形成する。
【００６８】
先ず、図７-c（３）に示すように、平坦化絶縁膜１７を塗布形成し、配線電極１５に達するコンタクトホール１９を形成し、次いでコンタクトホール１９を介して配線電極１５に接続された画素電極２１を平坦化絶縁膜１７上に形成する。
【００６９】
以上により、駆動パネルの完成となるが、その後の表示装置の作製手順も、第１実施形態と同様である。
【００７０】
以上のような第２実施形態の製造方法であっても、図７-a（２）を用いて説明したゲート絶縁膜５の成膜において、上述したＳｉＮｘＯｙ膜の成膜方法が適用される。この結果、第１実施形態と同様に、駆動電流の高い薄膜トランジスタｐＴＦＴ，ｎＴＦＴ（薄膜半導体装置）を生産性良好に得ることができ、またこのようなに駆動電流の高い薄膜トランジスタを用いて表示装置を構成することにより、表示装置の高機能かつ小型化が達成可能となる。またこれ以外にも、第１実施形態で説明したと同様の効果を得ることができる。
【００７１】
＜第３実施形態＞
次に、図８-a〜図８-bの断面工程図に基づいて、表示装置用の駆動パネルに設けられるＣＭＯＳ構成の両面ゲート型の薄膜トランジスタ（半導体薄膜）の作製に、上述したゲート絶縁膜（ＳｉＮｘＯｙ膜）の成膜方法を適用した実施の形態を説明する。尚、第１実施形態と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００７２】
先ず、図８-a（１）に示すように、絶縁性の基板１上の第１ゲート電極３ａを覆う状態で、第１ゲート絶縁膜５ａおよび半導体薄膜７を成膜するまでを行なう。ここまでの工程は、第１実施形態において図２-a（１）〜（２）を用いて説明したと同様の手順にて行なう。すなわち、第１ゲート絶縁膜５ａの成膜には上述したＳｉＮｘＯｙ膜の成膜方法を適用することが重要である。このような第１ゲート絶縁膜５ａは、例えば窒化シリコン（ＳｉＮｘ）膜上に酸化窒化シリコン（ＳiＮｘＯｙ）膜を積層した２層構造として成膜しても良いし、酸化窒化シリコン（ＳiＮｘＯｙ）膜単層であっても良いことも第１実施形態と同様である。
【００７３】
その後、半導体薄膜７の上部に、上述したＳｉＮｘＯｙ膜の成膜方法を適用して第２ゲート絶縁膜５ｂを成膜する。
【００７４】
次に、図８-a（２）に示すように、第２ゲート絶縁膜５ｂ上に、第２ゲート電極３ｂを形成する。この際、第１ゲート電極３ａをマスクにした基板１側からの裏面露光によってここでの図示を省略したレジストパターンを形成し、これをマスクにした電極材料膜のエッチングによって第１ゲート電極３ａと同一形状の第２ゲート電極３ｂをパターン形成する。
【００７５】
その後は、図８-a（３）に示すように、ｎ型領域１ａに、ｎ型のＬＤＤ拡散層７-1およびソース・ドレイン７-3を形成するための不純物を導入してｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）を形成する。また、ｐ型領域１ｐに、ｐ型のソース・ドレイン７-2を形成するための不純物導入を行い、ｐチャンネルの薄膜トランジスタ（ｐＴＦＴ）を形成する。この工程は、第２実施形態において図７-b（１）〜（３）を用いて説明したと同様の手順で行なう。
【００７６】
次に、図８-a（４）に示すように、第２ゲート絶縁５ｂと半導体薄膜７とを島状にパターンエッチングし、各薄膜トランジスタｐＴＦＴ，ｎＴＦＴを素子分離する。尚、このようにして得られた両面ゲート構造の薄膜トランジスタｐＴＦＴ，ｎＴＦＴにおいては、第１ゲート電極３ａと第２ゲート電極３ｂとには、同一の電位を与えても良く、また異なる電位を与えてしきい電圧を意図的に制御することもできる。
【００７７】
以上の後は、第１実施形態および第２実施形態と同様の手順を行うことで、駆動パネルを完成させる。すなわち、図８-bに示すように、各薄膜トランジスタｐＴＦＴ，ｎＴＦＴを覆う層間絶縁膜１１を形成し、必要に応じて水素化処理を行う。次に、半導体薄膜７のソース／ドレイン７-2，７-3に接続される配線電極１５を形成し、さらに平坦化絶縁膜１７を塗布形成して配線電極１５に接続された画素電極２１を平坦化絶縁膜１７上に形成し、駆動パネルの完成となる。その後の表示装置の作製手順も、第１実施形態と同様である。
【００７８】
以上のような第３実施形態の製造方法であっても、図８-a（１）を用いて説明した第１ゲート絶縁膜５ａおよび第２ゲート絶縁膜５ｂの成膜において、上述したＳｉＮｘＯｙ膜の成膜方法が適用される。この結果、第１実施形態と同様に、駆動電流の高い薄膜トランジスタｐＴＦＴ，ｎＴＦＴ（薄膜半導体装置）を生産性良好に得ることができ、またこのようなに駆動電流の高い薄膜トランジスタを用いて表示装置を構成することにより、表示装置の高機能かつ小型化が達成可能となる。またこれ以外にも、第１実施形態で説明したと同様の効果を得ることができる。
【００７９】
尚、以上説明した第３実施形態においては、第１ゲート絶縁膜５ａおよび第２ゲート絶縁膜５ｂの一方のみがＳｉＮｘＯｙ膜を用いた構成され、もう一方がＳｉＯ2膜のみを用いて構成されていても良い。ただし、薄膜トランジスタｐＴＦＴ，ｎＴＦＴにおけるＯＮ電流の増大とホットキャリア耐圧の向上に著しく効果があることから、第１ゲート絶縁膜５ａおよび第２ゲート絶縁膜５ｂの両方共が、ＳｉＮｘＯｙ膜を用いて構成されていることが好ましい。
【００８０】
また上述した第１実施形態〜第３実施形態においては、薄膜トランジスタｐＴＦＴ，ｎＴＦＴをシングルゲート構造として図示しているが、画素トランジスタである薄膜トランジスタｎＴＦＴはソース／ドレインの間に複数のゲート電極を持つマルチゲート構造としても良い。マルチゲート構造の薄膜トランジスタｎＴＦＴは、シングルゲート構造の薄膜トランジスタｎＴＦＴと比較して、オフ電流を低減し易いという特徴がある。したがって、非晶質シリコンを用いた薄膜トランジスタと比較して、オフ電流が高い微結晶シリコンまたは多結晶シリコンを用いた薄膜トランジスタに有効である。
【００８１】
さらに、上述した第１実施形態〜第３実施形態においては、平坦化絶縁膜１７上に画素電極２１を形成する駆動パネルの構造を例示しているが、平坦化絶縁膜１７は必ずしも必要ではなく、層間絶縁膜１１上に直接、画素電極１７を形成しても良い。
【００８２】
＜第４実施形態＞
次に、図９の断面工程図に基づいて、ゲート電極を有するＰＩＮ型フォトダイオード（半導体薄膜）の作製に、上述したゲート絶縁膜（ＳｉＮｘＯｙ膜）の成膜方法を適用した実施の形態を説明する。尚、第１実施形態と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００８３】
先ず、図９（１）に示すように、絶縁性の基板１上のゲート電極３を覆う状態で、ゲート絶縁膜５、半導体薄膜７、および酸化シリコン膜９を成膜するまでを行なう。ここまでの工程は、第１実施形態において図２-a（１）〜（２）を用いて説明したと同様の手順にて行なう。すなわち、ゲート絶縁膜５の成膜には上述したＳｉＮｘＯｙ膜の成膜方法を適用することが重要である。このようなゲート絶縁膜５は、例えば窒化シリコン（ＳｉＮｘ）膜上に酸化窒化シリコン（ＳiＮｘＯｙ）膜を積層した２層構造として成膜しても良いし、酸化窒化シリコン（ＳiＮｘＯｙ）膜単層であっても良いことも第１実施形態と同様である。
【００８４】
その後は、図９（２）に示すように、ｎ型領域１ａにｎ型のＬＤＤ拡散層７-1およびｎ型拡散層７-3を形成するための不純物を導入し、ｐ型領域１ｐにｐ型拡散層７-2を形成するための不純物を導入する。この際、ゲート電極３上のｎ型領域１ｉには不純物が導入されないようにする。尚、ｎ型のＬＤＤ拡散層７-1の形成は省略しても良い。
【００８５】
以上により、ｎ型領域１ｉに対して、ゲート絶縁膜５を介してゲート電極３を設けたＰＩＮ型フォトダイオードＬＥＤを完成させる。
【００８６】
以上のような第４実施形態の製造方法であっても、図９（１）を用いて説明したゲート絶縁膜５の成膜において、上述したＳｉＮｘＯｙ膜の成膜方法が適用される。この結果、第１実施形態と同様に、駆動電流の高いＰＩＮ型フォトダイオードＬＥＤ（薄膜半導体装置）を生産性良好に得ることができる。
【００８７】
＜表示装置の回路構成＞
図１０には、第１実施形態〜第３実施形態のようにして作製される表示装置用の駆動パネルにおける回路構成の一例を示す。ここでは一例として有機電界発光素子を用いた表示装置の回路構成を説明する。
【００８８】
図１０に示すように、表示装置を構成する駆動パネル側の基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線４１と複数の信号線４３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１ｂには、走査線４１を走査駆動する走査線駆動回路４５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線４３に供給する信号線駆動回路４７とが配置されている。
【００８９】
走査線４１と信号線４３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。尚、これらの薄膜トランジスタＴｒ１,Ｔｒ２として、上述した薄膜トランジスタｎＴＦＴが用いられる。
【００９０】
そして、走査線駆動回路４５による駆動により、スイッチング用の薄膜トランジスタＴｒ１を介して信号線４３から書き込まれた映像信号が保持容量Ｃｓに保持される。また保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子ＥＬの画素電極（２１）に供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒ２は、共通の電源供給線（Ｖｃｃ）４９に接続されている。
【００９１】
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【００９２】
＜適用例＞
以上説明した本発明に表示装置は、図１１〜図１５に示す様々な電子機器の表示部に表示パネルとして用いることができる。例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号や電子機器内で生成した映像信号を、画像として表示するあらゆる分野の電子機器の表示部に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【００９３】
図１１は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。 
【００９４】
図１２は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【００９５】
図１３は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。 
【００９６】
図１４は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【００９７】
図１５は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【図面の簡単な説明】
【００９８】
【図１】[Ｎ2Ｏ]／[ＳｉＨ4]流量比と成膜されたＳｉＮｘＯｙ膜の屈折率と比誘電率の変化を示すグラフである。
【図２−ａ】第１実施形態の製造方法を示す断面工程図（その１）である。
【図２−ｂ】第１実施形態の製造方法を示す断面工程図（その２）である。
【図２−ｃ】第１実施形態の製造方法を示す断面工程図（その３）である。
【図３】ゲート絶縁膜（ＳｉＮｘＯｙ膜）成膜に際しての[Ｎ2Ｏ]／[ＳｉＨ4]流量比と薄膜トランジスタの閾値電圧との関係を示すグラフである。
【図４】ゲート絶縁膜（ＳｉＮｘＯｙ膜）成膜に際しての[Ｎ2Ｏ]／[ＳｉＨ4]流量比と薄膜トランジスタの閾値電圧のばらつき標準偏差σの関係を示すグラフである。
【図５】薄膜トランジスタのホットキャリアストレスに対するＯｎ電流の時間変化を示すグラフである。
【図６】水素化処理有り無しの各薄膜トランジスタにおけるゲート電圧に対するドレイン電流のグラフである。
【図７−ａ】第２実施形態の製造方法を示す断面工程図（その１）である。
【図７−ｂ】第２実施形態の製造方法を示す断面工程図（その２）である。
【図７−ｃ】第２実施形態の製造方法を示す断面工程図（その３）である。
【図８−ａ】第３実施形態の製造方法を示す断面工程図（その１）である。
【図８−ｂ】第３実施形態の製造方法を示す断面工程図（その２）である。
【図９】第４実施形態の製造方法を示す断面工程図である。
【図１０】第１実施形態〜第３実施形態のようにして作製される表示装置用の駆動パネルにおける回路構成の一例を示す図である。
【図１１】本発明が適用されるテレビを示す斜視図である。
【図１２】本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１３】本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。
【図１４】本発明が適用されるビデオカメラを示す斜視図である。
【図１５】本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【００９９】
１…ゲート絶縁膜、３…ゲート電極、３ａ…第１ゲート電極、３ｂ…第２ゲート電極、５…ゲート絶縁膜、５ａ…第１ゲート絶縁膜、５ｂ…第２ゲート絶縁膜、７…半導体薄膜、ＥＬＤ…ＰＩＮ型フォトダイオード（薄膜半導体装置）、ｐＴＦＴ…ｐチャンネル型の薄膜トランジスタ（薄膜半導体装置）、ｎＴＦＴ…ｎチャンネル型の薄膜トランジスタ（薄膜半導体装置）
【図１】
2010147269.tif 000003
【図２−ａ】
2010147269.tif 000004
【図２−ｂ】
2010147269.tif 000005
【図２−ｃ】
2010147269.tif 000006
【図３】
2010147269.tif 000007
【図４】
2010147269.tif 000008
【図５】
2010147269.tif 000009
【図６】
2010147269.tif 000010
【図７−ａ】
2010147269.tif 000011
【図７−ｂ】
2010147269.tif 000012
【図７−ｃ】
2010147269.tif 000013
【図８−ａ】
2010147269.tif 000014
【図８−ｂ】
2010147269.tif 000015
【図９】
2010147269.tif 000016
【図１０】
2010147269.tif 000017
【図１１】
2010147269.tif 000018
【図１２】
2010147269.tif 000019
【図１３】
2010147269.tif 000020
【図１４】
2010147269.tif 000021
【図１５】
2010147269.tif 000022