(57)【要約】【課題】    この種の有機電界効果トランジスタ（ＯＦＥＴ）としては、各種の形態が存在するが、いずれも、それぞれに長短を有するものである。  本発明は、トップコンタクト構造（ＴＣ）とボトムコンタクト構造（ＢＣ）の両構造に固有の欠点を克服するため、そして、局所的に有機物半導体層の面内配向を制御するため上記課題を解決した構造を提供することを目的とする。【解決手段】    本発明の有機電界効果トランジスタは、ソース電極及びドレイン電極が基板に埋め込まれてなることを特徴とし、有機電界効果トランジスタにおいて、前記基板には前記ソース電極及びドレイン電極のそれぞれの設置個所に凹所が形成され、当該凹所内に前記ソース電極及びドレイン電極が設置されてなり、前記凹所の両側壁が上部に向かうほど開くように傾斜させてあることを特徴とする。【選択図】  図１
2010147210.tif 000002
【特許請求の範囲】
【請求項１】
基板上にソース電極とドレイン電極が設けられ、これら基板、ソース電極及びドレイン電極の上に有機半導体層が設けられてなる有機電界効果トランジスタであって、前記ソース電極及びドレイン電極が基板に埋め込まれてなることを特徴とする有機電界効果トランジスタ。
【請求項２】
請求項１に記載の有機電界効果トランジスタにおいて、前記基板には前記ソース電極及びドレイン電極のそれぞれの設置個所に凹所が形成され、当該凹所内に前記ソース電極及びドレイン電極が設置されてなり、前記凹所の両側壁が上部に向かうほど開くように底面に対して傾斜させてあることを特徴とする有機電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にソース電極とドレイン電極が設けられ、これら基板、ソース電極及びドレイン電極の上に有機半導体層が設けられてなる有機電界効果トランジスタに関する。
【背景技術】
【０００２】
この種の有機電界効果トランジスタ（ＯＦＥＴ）としては、引用文献１から４に示されているとおり、各種の形態が存在するが、いずれも、それぞれに長短を有するものである。
発明者は、トップコンタクト構造（ＴＣ）とボトムコンタクト構造（ＢＣ）の両構造に固有の欠点を克服するため、そして、局所的に有機物半導体層の面内配向を制御するために特許文献４に示す発明を提案している。
当該発明では、絶縁層にソース電極及びドレイン電極（Ｓ／Ｄ）を埋め込むことを特徴とするボトムコンタクト型構造体を提供している。そのボトムコンタクト型構造体を採用することにより、ＯＦＥＴはＢＣおよびＴＣの両構造において、より高い移動度とより低いしきい電圧といった優れたデバイス特性を示している（非特許文献１を参照）。
この発明では、滑らかで平坦化された構造や絶縁層の凹部折れ曲がり線に起因する。滑らかなＳ／Ｄ電極と絶縁層の間の平坦性は、その領域での有機物半導体の成長を大いに改善する。凹部折れ曲がり線は有機結晶の選択成長（グラフォエピタキシー：ｇｒａｐｈｏｅｐｉｔａｘｙ）に導く。言い換えると、これらはソース電極から有機物半導体層への電荷注入能力を高め、伝導チャネルの電荷輸送を改善する。
しかしながら、ボトムゲート構造を有するボトムコンタクト型のＯＦＥＴでは、超薄膜絶縁層（典型的な厚さは１０ｎｍ以下）の中へＳ／Ｄ電極を埋め込むことはほとんど不可能である。
自己組織化単分子層のような超薄膜ゲート絶縁層（非特許文献２を参照）と大きなゲート容量を有しており、それ故、低い動作電圧を得ることが可能である。さらに、  トップゲート構造はＳｉ  ＦＥＴのような成熟した無機ＦＥＴに広く用いられている。それゆえ、その高性能ＯＦＥＴの実現は強く望まれるところである。
【特許文献１】特開２００７−０４２８５２
【特許文献２】特開２００７−２２７９０７
【特許文献３】特開２００８−２０５２８４
【特許文献４】特開２００８−０４１９１４
【非特許文献１】Xu, et al., Adv. Mater. 19, 371 (2007); Appl. Phys. Lett. 90, 223512 (2007)；Thin Solid Films 516, 2776 (2008)
【非特許文献２】Klauk, et al., Nature 445, 745 (2007)
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、このような実情に鑑み、上記課題を解決した構造を提供することを目的とする。
【課題を解決するための手段】
【０００４】
発明１の有機電界効果トランジスタは、ソース電極及びドレイン電極が基板に埋め込まれてなることを特徴とする。
発明２は、発明１の有機電界効果トランジスタにおいて、前記基板には前記ソース電極及びドレイン電極のそれぞれの設置個所に凹所が形成され、当該凹所内に前記ソース電極及びドレイン電極が設置されてなり、前記凹所の両側壁が上部に向かうほど開くように傾斜させてあることを特徴とする。
【発明の効果】
【０００５】
以上のように構成することで、前記課題を解決するに至ったものである。
具体的には、Ｓ／Ｄ電極が絶縁層に埋め込まれたボトムゲート・ボトムコンタクト型ＯＦＥＴと比較して、Ｓ／Ｄ電極が基板に埋め込まれたトップゲート構造・ボトムコンタクトアーキテクチャーの場合、絶縁層として超薄膜ゲート絶縁層を用いることができる。これにより、超薄膜ゲート絶縁層の利点を全て活用することができる利点がある。
さらに、発明２とすることで以下の利点がある。
通常のトップゲート・ボトムコンタクト型ＯＦＥＴと比較して、構造化された基板上における有機半導体の成長が、凹部の傾斜面の存在、並びに埋め込まれたＳ／Ｄ電極と基板のトップ表面との同一平面性により、改善される。このようにして、ソースから有機半導体へのキャリヤ注入が改善され、有機半導体とゲート絶縁層との間の界面におけるトラップ密度が減少する。
【発明を実施するための最良の形態】
【０００６】
本発明は、基板上にソース電極とドレイン電極が設けられ、これら基板、ソース電極及びドレイン電極の上に有機半導体層が設けられてなる有機電界効果トランジスタの改良に関するものである。
これら構成部分の材質や形状につては前記引用文献のみならず、各種の公知資料により各種のものが使用可能であることが明らかにされている。
従って、本願発明の趣旨に基づけば、以下に示す実施例を公知例に基づき改変するのは容易になしうることであり、それらも本発明の範疇に含まれるものである。
基板は、ソース電極、ドレイン電極、有機半導体層、ゲート絶縁膜、ゲート電極を形成する下地となるものであって、限定されるわけではないが、例えばシリコン、ガラス、プラスチックフィルムを好適に用いることができる。
ソース電極は、ドレイン電極との間に電界を印加し、有機半導体層にキャリアを注入することができるものであり、ドレイン電極は、ソース電極との間に電界を印加し、有機半導体層からキャリアを流れ込ませることができるものである。ソース電極、ドレイン電極は、構成において同じものを採用することができ、導電性を有する限りにおいて限定されるわけではないが、Ａｕ、Ｐｔ、Ａｌ、Ｃｕ、Ｃｒ又はこれらを複数積層させたものを好適に用いることができる。なお、ソース電極、ドレイン電極の厚さとしては、限定されるわけではないが、例えば１ｎｍ以上１μｍ以下の範囲内にあることが望ましく、より望ましくは１０ｎｍ以上１００ｎｍ以下の範囲内である。
有機半導体層は、ゲート電極により印加される電圧によりソース電極とドレイン電極との間に流れる電流を調整する機能を有する層であって、限定されるわけではないが、例えばペンタセンやＣ６０、フタロシアニン等の低分子やＰ３ＨＴ、ＭＥＨ−ＰＰＶ等の高分子を好適に用いることができる。なお、本実施形態に係る有機半導体層は、ソース電極、ドレイン電極、更には基板上のソース電極とドレイン電極の間の領域を覆うように形成されている。
ゲート絶縁層は有機半導体層の上に形成される。ゲート絶縁層は、形成される有機半導体層とゲート電極とを絶縁する機能を有する膜であって、絶縁性を有する限りにおいて限定されるわけではないが、例えば、超薄膜自己組織化絶縁性単分子層、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＢａｘＳｒ１−ｘＴｉＯ３（ＢＳＴ）等の無機絶縁物、又はＰＶＡ、ＰＶＰ、ＰＭＭＡ等の有機絶縁物を好適に用いることができる。
ゲート電極は、電圧を印加することで有機半導体層にキャリアを誘起させることができるものであって、導電性を有する限りにおいて限定されるわけではないが、例えばＡｕ、Ｐｔ、Ａｌ、Ｃｕ、Ｃｒ又はこれらを複数積層させたものを好適に用いることができる。またゲート電極の厚さとしては、限定されるわけではないが、例えば１ｎｍ以上１μｍ以下の範囲内にあることが望ましく、より望ましくは１０ｎｍ以上１００ｎｍ以下の範囲内である。
なお、ソース電極とドレイン電極は、ゲート絶縁膜を介してゲート電極と重畳するように形成されている。このようにすることで、ソース電極とドレイン電極の間のチャネル領域全体にゲート電極を対応させることができ、有機半導体層におけるキャリアの誘起を確実に行わせることができる。
そして、この両電極を設置する基板上の凹部の間隔（内内間隔）は、チャネルの長さに相当する。この長さは数ナノメートルまで縮小することができる。
【実施例】
【０００７】
本実施例では、図１に示す構造をもった、トップゲート／ボトムコンタクト型ＯＦＥＴを例示する。
図１において、基板（１）、ゲート絶縁膜（２）、ゲート電極（３）、有機物半導体（４）、ソース電極（５）、ドレイン電極（６）を表している。また、前記基板（１）に形成された溝状の凹部（９）（１０）は、前記ソース電極（５）と前記ドレイン電極（６）を埋め込む為のものである。
前記ゲート電極(3)の構造は、ゲート電極(3)とソース電極(5)の間の寄生容量、ならびにゲート電極(3)とドレイン電極(6)の間の寄生容量を減少させる。
前記凹部（９）（１０）の左右側壁（９ａ）（９ｂ）（１０ａ）（１０ｂ）は、上方ほど間隔が開くように、その底面に対して傾斜させてある。
以下に前記基板（１）に両電極（５）（６）を埋め込む方法を詳しく説明する。（図２参照）
＜Ｓｔｅｐ１＞
クリーンな基板（１）を準備する（図２ａ）。
本実施例では、厚さ５００μｍのシリコン（００１）基板を、（アセトン＋メタノール）超音波洗浄法にて清浄化して使用した。
＜Ｓｔｅｐ２＞
従来のリソグラフィを使用して基板（１）上のフォトレジストにパターニングする（図２ｂ）。
リソグラフ装置に前記基板（１）を装着し、その表面に凹部（９）（１０）に相当する箇所を解放するパターンにてフォトレジスト層（２０）を形成する。
実施例としては、ソース/ドレイン電極（９）（１０）を形成するために、１０μｍチャネル長のフォトマスクを用いてフォトレジストにパターニングした。
＜Ｓｔｅｐ３＞
フォトレジスト層（２０）によって保護されていない基板（１）上の領域の一部分をエッチングする（図２ｃ）。
エッチング法としてはドライエッチング（反応性イオンエッチング法）を使用し、凹部（９）（１０）に相当する箇所の深さが３０ｎｍとなるまでエッチング処理して、凹部（９）（１０）を基板（１）の表面に形成した。
基板に凹部を形成する方法としては、限定されるわけではないが、例えば基板が無機絶縁物の場合には化学エッチング法、反応性イオンエッチング法を、有機絶縁物の場合は精密な鋳型を用いて半溶融状態の絶縁膜に型押しを行うことで凹部形成と同時にテーパーを形成させることができるモールディング法を好適に用いることができる。なお、無機絶縁物に対する化学エッチングによる処理は、等方的なエッチング作用を利用して自発的になだらかなテーパーを形成することができるためより望ましい。エッチング処理については周知の方法を採用することができ、限定されるわけではない。
＜Ｓｔｅｐ４＞
前記凹部（９）（１０）およびフォトレジスト層（２０）上にＳ／Ｄ電極を構成する導電材料を付着させる（図２ｄ）。
当該導電材料は、金／クロムを用い、真空蒸着方法で、前記凹部（９）（１０）およびフォトレジスト層（２０）上に付着させた。
また、限定されるわけではないが、本手段において、ソース電極及びドレイン電極の高さと基板の高さをほぼ同じにすることが望ましい。これにより有機半導体層の平坦性を確保し、注入障壁や接触抵抗を低減させることができる。ここで「ほぼ同じ」とは、完全に同じであることを含むのはもちろんであるが、誤差範囲までも含む概念である。
＜Ｓｔｅｐ５＞
フォトレジスト層（２０）とその上に付着した導電材料を取り除き、基板（１）を洗浄する（図２ｅ）。
フォトレジスト層（２０）は、ＮＭＰ溶液にして除去し、その後アセトン＋メタノール液を用いて超音波洗浄法で基板（１）の表面を洗浄した。
＜Ｓｔｅｐ６＞
基板（１）に有機物半導体層（４）を形成する（図２ｆ）。
真空蒸着法により、ペンタンセンからなる厚さ４０ｎｍの有機物半導体層（４）を形成した。
有機半導体層を形成する方法としては、限定されるわけではないが、例えば真空蒸着法、分子線蒸着法、インクジェット法、スピンコート法を用いることができる。
＜Ｓｔｅｐ７＞
前記有機物半導体層（４）と基板（１）の表面とに絶縁層（２）を形成する（図２ｇ）。
スパッタ蒸着法により、ＳｉＯ２からなる厚さ５０ｎｍの絶縁層（２）を形成した。
ゲート絶縁膜の形成も、ゲート絶縁膜を形成できる限り限定されず、例えばゲート絶縁膜が無機絶縁物である場合はスパッタリング法、有機絶縁物である場合はスピンコート法を好適に用いることができる。  
＜Ｓｔｅｐ８＞
前記絶縁層（２）上にゲート電極（３）を形成する（図２ｈ）。
真空蒸着法により、アルミニウムからなる厚さ３０ｎｍのゲート電極（３）を形成した。
ゲート電極の形成は、ゲート電極を形成できる限り限定されるわけではないが、例えば真空蒸着法、スパッタリング法を好適に用いることができる。
【０００８】
構造化された基板上における有機半導体の成長が、凹部折れ曲がり線（傾斜面）の存在、並びに埋め込まれたＳ／Ｄ電極と基板のトップ表面との同一平面性により、改善された。これにより、ソースから有機半導体へのキャリヤ注入が改善されたことにより、移動度が向上した。
【図面の簡単な説明】
【０００９】
【図１】実施例のトップゲート／ボトムコンタクト型ＯＦＥＴを示す概略図で、（ａ）は正面図、（ｂ）は一部切り欠き斜視図、（ｃ）は凹部の構造を示す拡大正面図。
【図２】図１のＯＦＥＴの製造手順を示す概略正面図である。
【符号の説明】
【００１０】
（１） 基板
（２） ゲート絶縁膜（絶縁層）
（３） ゲート電極
（４） 有機物半導体層
（５） ソース電極
（６） ドレイン電極
（９）（１０）       溝状の凹部
（９ａ）（９ｂ）（１０ａ）（１０ｂ）      左右側壁
（２０）      フォトレジスト層
【図１】
2010147210.tif 000003
【図２】
2010147210.tif 000004