(57)【要約】【課題】  ＰＷＭ制御によってソレノイドを駆動する駆動装置において、設定により、ソレノイドを駆動する電流のディザ信号が歪むことによって駆動電流の中心値ずれが発生するのを抑制したＰＷＭ制御ソレノイド駆動装置あるいはそれを共通の半導体基板上に一体形成して成る半導体集積回路装置を提供する。【解決手段】  スイッチ用ＭＯＳ３００と、ソレノイド６００と、電流モニタ用抵抗７００と、フライバックダイオード８００とを含んで構成される駆動対象のソレノイド装置を駆動するソレノイド駆動装置として、基準鋸波発生器１００と、比較器２００と、ソレノイド電流制御信号発生回路４００と、ＰＩ制御回路５００と、信号振幅調整回路９００と、ディザ信号歪み検出回路１０００とを備えたＰＷＭ制御によるソレノイド駆動装置を構成する。【選択図】  図１
2010288033.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ用ＭＯＳドランジスタと、ソレノイドと、電流モニタ用抵抗と、フライバックダイオードとを備えて成るソレノイド装置をＰＷＭ制御によって駆動するＰＷＭ制御ソレノイド駆動装置であって、
基準鋸波発生器と、
ソレノイド電流制御信号発生回路と、
前記ソレノイド電流制御信号発生回路の出力であるソレノイド電流制御信号と前記電流モニタ用抵抗の出力であるソレノイド電流モニタ値とを入力し、かつ、前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値との差分を出力するＰＩ制御回路と、
前記基準鋸波発生器の出力と前記ＰＩ制御回路の出力とを入力し、かつ、前記基準鋸波発生器の出力と前記ＰＩ制御回路の出力との差分を前記スイッチ用ＭＯＳドランジスタのゲートに出力するよう構成された比較器と、
前記ソレノイド電流制御信号発生回路の入力に出力が接続されると共に、ディザ振幅設定値が入力されるディザ振幅調整回路と、
前記ディザ振幅調整回路の入力に出力が接続され、かつ、前記ＰＩ制御回路と共通に前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値とを入力するディザ信号歪み検出回路と
を具備して成り、
前記ソレノイドを駆動する電流のディザ信号の歪みを前記ディザ信号歪み検出回路によって検出すると共に、検出した結果に基づいて前記ディザ振幅設定値に対して前記ディザ振幅調整回路によるフィードバック制御を行うことにより、前記ディザ信号の歪みを補正する
ことを特徴とするＰＷＭ制御ソレノイド駆動装置。
【請求項２】
請求項１において、
前記ディザ振幅調整回路の出力信号は、前記ディザ信号の歪みに応じた減算、および前記ディザ振幅の設定と前記出力信号との帰還制御により生成される
ことを特徴とするＰＷＭ制御ソレノイド駆動装置。
【請求項３】
請求項２において、
前記ディザ信号の歪みは、前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値との差分を増幅し、その絶対値を積分することにより検出される
ことを特徴とするＰＷＭ制御ソレノイド駆動装置。
【請求項４】
請求項２において、
前記ディザ信号の歪みは、前記ソレノイド電流制御信号発生回路に入力されるソレノイド電流設定値と前記ソレノイド電流モニタ値との差分を積分し、その絶対値を増幅することにより検出される
ことを特徴とするＰＷＭ制御ソレノイド駆動装置。
【請求項５】
請求項1において、
前記電流モニタ用抵抗の出力を入力する端子と前記ＰＩ制御回路の入力端との間に接続され、前記電流モニタ用抵抗の出力を入力して増幅した結果を前記ＰＩ制御回路に出力する増幅器を更に具備して成り、
前記ＰＩ制御回路に入力される前記ソレノイド電流モニタ値は、前記増幅器によって増幅された値である
ことを特徴とするＰＷＭ制御ソレノイド駆動装置。
【請求項６】
請求項５において、
前記ディザ振幅調整回路の出力信号は、前記ディザ信号の歪みに応じた減算、および前記ディザ振幅の設定と前記出力信号との帰還制御により生成される
ことを特徴とするＰＷＭ制御ソレノイド駆動装置。
【請求項７】
請求項６において、
前記ディザ信号の歪みは、前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値が前記増幅器によって増幅された値との差分を増幅し、その絶対値を積分することにより検出される
ことを特徴とするＰＷＭ制御ソレノイド駆動装置。
【請求項８】
請求項６において、
前記ディザ信号の歪みは、前記ソレノイド電流制御信号発生回路に入力されるソレノイド電流設定値と前記ソレノイド電流モニタ値が前記増幅器によって増幅された値との差分を積分し、その絶対値を増幅することにより検出される
ことを特徴とするＰＷＭ制御ソレノイド駆動装置。
【請求項９】
スイッチ用ＭＯＳドランジスタと、ソレノイドと、電流モニタ用抵抗と、フライバックダイオードとを備えて成るソレノイド装置をＰＷＭ制御によって駆動する半導体集積回路装置であって、
基準鋸波発生器と、
ソレノイド電流制御信号発生回路と、
前記ソレノイド電流制御信号発生回路の出力であるソレノイド電流制御信号と前記電流モニタ用抵抗の出力であるソレノイド電流モニタ値とを入力し、かつ、前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値との差分を出力するＰＩ制御回路と、
前記基準鋸波発生器の出力と前記ＰＩ制御回路の出力とを入力し、かつ、前記基準鋸波発生器の出力と前記ＰＩ制御回路の出力との差分を前記スイッチ用ＭＯＳドランジスタのゲートに出力するよう構成された比較器と、
前記ソレノイド電流制御信号発生回路の入力に出力が接続されると共に、ディザ振幅設定値が入力されるディザ振幅調整回路と、
前記ディザ振幅調整回路の入力に出力が接続され、かつ、前記ＰＩ制御回路と共通に前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値とを入力するディザ信号歪み検出回路と
が共通の半導体基板上に一体的に形成されて成り、
前記ソレノイドを駆動する電流のディザ信号の歪みを前記ディザ信号歪み検出回路によって検出すると共に、検出した結果に基づいて前記ディザ振幅設定値に対して前記ディザ振幅調整回路によるフィードバック制御を行うことにより、前記ディザ信号の歪みを補正する
ことを特徴とする半導体集積回路装置。
【請求項１０】
請求項９において、
前記ディザ振幅調整回路の出力信号は、前記ディザ信号の歪みに応じた減算、および前記ディザ振幅の設定と前記出力信号との帰還制御により生成される
ことを特徴とする半導体集積回路装置。
【請求項１１】
請求項１０において、
前記ディザ信号の歪みは、前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値との差分を増幅し、その絶対値を積分することにより検出される
ことを特徴とする半導体集積回路装置。
【請求項１２】
請求項１０において、
前記ディザ信号の歪みは、前記ソレノイド電流制御信号発生回路に入力されるソレノイド電流設定値と前記ソレノイド電流モニタ値との差分を積分し、その絶対値を増幅することにより検出される
ことを特徴とする半導体集積回路装置。
【請求項１３】
請求項９において、
前記電流モニタ用抵抗の出力を入力する端子と前記ＰＩ制御回路の入力端との間に接続され、前記電流モニタ用抵抗の出力を入力して増幅した結果を前記ＰＩ制御回路に出力する増幅器が更に前記共通の半導体基板上に一体的に形成されて成り、
前記ＰＩ制御回路に入力される前記ソレノイド電流モニタ値は、前記増幅器によって増幅された値である
ことを特徴とする半導体集積回路装置。
【請求項１４】
請求項１３において、
前記ディザ振幅調整回路の出力信号は、前記ディザ信号の歪みに応じた減算、および前記ディザ振幅の設定と前記出力信号との帰還制御により生成される
ことを特徴とする半導体集積回路装置。
【請求項１５】
請求項１４において、
前記ディザ信号の歪みは、前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値が前記増幅器によって増幅された値との差分を増幅し、その絶対値を積分することにより検出される
ことを特徴とする半導体集積回路装置。
【請求項１６】
請求項１４において、
前記ディザ信号の歪みは、前記ソレノイド電流制御信号発生回路に入力されるソレノイド電流設定値と前記ソレノイド電流モニタ値が前記増幅器によって増幅された値との差分を積分し、その絶対値を増幅することにより検出される
ことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ制御によるソレノイドの駆動装置、特に油圧制御等に使用されるソレノイドを駆動するＰＷＭ制御ソレノイド駆動装置およびそれが半導体基板上に一体形成されて成る半導体集積回路装置に関する。
【背景技術】
【０００２】
従来、ＰＷＭ制御によって電磁弁を駆動する装置において任意のディザ電流の生成および調節を簡単に達成しようとする技術の試みとして、複数のパルス幅変調周期をディザ電流の１周期に設定し、ディザ電流を生成するためのオフセット用のデューティを得、目標とする電磁弁駆動電流を得るためのパルス幅変調デューティをディザ電流周期毎に算出し、複数回のパルス幅変調サイクルで所定のディザ電流波形が得られるように、１パルス幅変調周期毎にパルス幅変調デューティに対してオフセット用のデューティを加減算することによりパルス幅変調回路に与えるパルス幅変調のデューティを設定するものがあった（例えば、特許文献１参照）。
【０００３】
また、従来、負荷電流がピーク電流レベルに基づいて制御されるＰＷＭドライバとして、ターゲット値を与えるためのターゲットジェネレータと、負荷を通るピーク電流を表す信号をターゲット値と比較するための比較器と、比較の結果に応じて負荷を通る電流をスイッチングするようにトリガ信号を選択的に発生させるためのドライバ制御装置とを備えるものがあった（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−０１９１５６号公報
【特許文献２】特開平１０−１３５０３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電気を用いて物理的な力を制御する手法の一つとしてソレノイドを利用する方法がある。ソレノイドを含んで構成されるソレノイド装置（図７Ａ）を駆動するソレノイド駆動装置の中でも、構成の簡素化、低消費電力の点で、ＰＷＭ制御によるソレノイド駆動装置が一般的に良く用いられている。
【０００６】
図２は本発明に先立って本発明の発明者らが従来の技術に基づいて独自に検討したソレノイド駆動装置の回路ブロック構成を示す図である。ソレノイド駆動装置1100は、基準鋸波発生器100と、比較器200と、ソレノイド電流制御信号発生回路400と、ＰＩ制御回路500とから構成される。ソレノイド駆動装置1100は、その外部に接続されるスイッチ用ＭＯＳドランジスタ300、ソレノイド600、電流モニタ用抵抗700、およびフライバックダイオード800から成るソレノイド装置を駆動する。ソレノイド駆動装置1100において、比較器200には基準鋸波発生器100の出力とＰＩ制御回路500の出力とが入力され、比較器200による比較動作結果出力がスイッチ用ＭＯＳドランジスタ300のゲートに入力されると共に、ソレノイド600に流れる電流に対応し、電流モニタ用抵抗700によって検出される電圧信号であるソレノイド電流モニタ値Ｖ８が外部から入力され、ソレノイド電流設定信号Ｖ１、ディザ周波数設定信号Ｖ２、およびディザ振幅設定信号Ｖ３に基づいてソレノイド電流制御信号発生回路400によって発生するソレノイド電流制御信号Ｖ７と共にＰＩ制御回路500に帰還入力される。
【０００７】
同図の構成においては、ソレノイド電流制御信号Ｖ７とソレノイド電流モニタ値Ｖ８による帰還制御こそなされるものの、ソレノイド電流のディザに歪みが発生すると、図９に示すような駆動電流の中心値が、設定と異なる値に収束する現象が発生する。
【０００８】
ＰＷＭ制御によるソレノイドの駆動は、具体的には、ＰＷＭの振幅を任意に制御することで、ソレノイドに流れる電流値を変化させ(図７Ｂ)、稼動鉄心の制御を行う。一般的に、ソレノイドによる油圧制御等を行う場合、目標とする制御値に加えて、ディザと呼ばれる低周波の微小振動を印加する制御を行う(図８)。これは、常に油圧(ソレノイド)を微妙に動かし続ける事で、摩擦に起因するヒステリシス特性を改善し、かつ、応答性を向上するため用いられている。これらディザを含めたＰＷＭの制御はある程度、制御性や精度が要求されており、特許文献１や特許文献２に示されるように、ソレノイド電流設定、ディザ周波数、ディザ振幅等の制御設定を用意し、ＭＰＵ等で任意に設定できるようになっている。
【０００９】
しかし、その構成ゆえに、ソレノイド電流設定値とディザ振幅量の組み合わせによっては、図９に示すようにソレノイドを駆動する電流のディザ信号が歪み、駆動電流の中心値が、設定と異なる値に収束するという問題があった。対策としては、制御マップを用意し、歪を起こす電流値とディザの組み合わせに対しては、ディザ量を予め低減して制御信号を生成する等の手法があるが、制御ICやソレノイドの性能バラツキ等によって歪残りが発生し、また、テーブルマップの作成・調整等に時間やコストがかかる問題があった。
【００１０】
例えば、特許文献１の技術は、ＰＷＭ制御によって電磁弁を駆動する装置において任意のディザ電流の生成および調節を簡単に達成することを目的として、複数のパルス幅変調周期をディザ電流の１周期に設定し、ディザ電流を生成するためのオフセット用のデューティを得、目標とする電磁弁駆動電流を得るためのパルス幅変調デューティをディザ電流周期毎に算出し、複数回のパルス幅変調サイクルで所定のディザ電流波形が得られるように、１パルス幅変調周期毎にパルス幅変調デューティに対してオフセット用のデューティを加減算することによりパルス幅変調回路に与えるパルス幅変調のデューティを設定するものである。
【００１１】
しかし、同文献の技術においては、制御ICやソレノイドの性能バラツキ等によって発生する歪残りについて考慮されておらず、そのような性能バラツキ等によって歪残りが発生する可能性があるという問題があった。
【００１２】
また、例えば、特許文献２の技術は、負荷電流がピーク電流レベルに基づいて制御されるＰＷＭドライバとして、ターゲット値を与えるためのターゲットジェネレータと、負荷を通るピーク電流を表す信号をターゲット値と比較するための比較器と、比較の結果に応じて負荷を通る電流をスイッチングするようにトリガ信号を選択的に発生させるためのドライバ制御装置とを備えるものである。
【００１３】
しかし、同文献の技術においても、上述の特許文献１の技術と同様に、制御ICやソレノイドの性能バラツキ等によって発生する歪残りについて考慮されておらず、そのような性能バラツキ等によって歪残りが発生する可能性があるという問題があった。
【００１４】
これら従来のＰＷＭ制御によるソレノイド駆動においては、ソレノイド電流制御中心値とディザ制御量の組み合わせによって、ソレノイドを駆動する電流のディザ信号が歪み、駆動電流の中心値が、設定と異なる値に収束してしまう可能性があるという問題があった。
【課題を解決するための手段】
【００１５】
本発明の代表的なものの一例を示せば以下の通りである。すなわち、本発明のＰＷＭ制御ソレノイド駆動装置は、スイッチ用ＭＯＳドランジスタと、ソレノイドと、電流モニタ用抵抗と、フライバックダイオードとを備えて成るソレノイド装置をＰＷＭ制御によって駆動するＰＷＭ制御ソレノイド駆動装置であって、基準鋸波発生器と、ソレノイド電流制御信号発生回路と、前記ソレノイド電流制御信号発生回路の出力であるソレノイド電流制御信号と前記電流モニタ用抵抗の出力であるソレノイド電流モニタ値とを入力し、かつ、前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値との差分を出力するＰＩ制御回路と、前記基準鋸波発生器の出力と前記ＰＩ制御回路の出力とを入力し、かつ、前記基準鋸波発生器の出力と前記ＰＩ制御回路の出力との差分を前記スイッチ用ＭＯＳドランジスタのゲートに出力するよう構成された比較器と、前記ソレノイド電流制御信号発生回路の入力に出力が接続されると共に、ディザ振幅設定値が入力されるディザ振幅調整回路と、前記ディザ振幅調整回路の入力に出力が接続され、かつ、前記ＰＩ制御回路と共通に前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値とを入力するディザ信号歪み検出回路とを具備して成り、前記ソレノイドを駆動する電流のディザ信号の歪みを前記ディザ信号歪み検出回路によって検出すると共に、検出した結果に基づいて前記ディザ振幅設定値に対して前記ディザ振幅調整回路によるフィードバック制御を行うことにより、前記ディザ信号の歪みを補正することを特徴とする。
【００１６】
また、本発明の半導体集積回路装置は、スイッチ用ＭＯＳドランジスタと、ソレノイドと、電流モニタ用抵抗と、フライバックダイオードとを備えて成るソレノイド装置をＰＷＭ制御によって駆動する半導体集積回路装置であって、基準鋸波発生器と、ソレノイド電流制御信号発生回路と、前記ソレノイド電流制御信号発生回路の出力であるソレノイド電流制御信号と前記電流モニタ用抵抗の出力であるソレノイド電流モニタ値とを入力し、かつ、前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値との差分を出力するＰＩ制御回路と、前記基準鋸波発生器の出力と前記ＰＩ制御回路の出力とを入力し、かつ、前記基準鋸波発生器の出力と前記ＰＩ制御回路の出力との差分を前記スイッチ用ＭＯＳドランジスタのゲートに出力するよう構成された比較器と、前記ソレノイド電流制御信号発生回路の入力に出力が接続されると共に、ディザ振幅設定値が入力されるディザ振幅調整回路と、前記ディザ振幅調整回路の入力に出力が接続され、かつ、前記ＰＩ制御回路と共通に前記ソレノイド電流制御信号と前記ソレノイド電流モニタ値とを入力するディザ信号歪み検出回路とが共通の半導体基板上に一体的に形成されて成り、前記ソレノイドを駆動する電流のディザ信号の歪みを前記ディザ信号歪み検出回路によって検出すると共に、検出した結果に基づいて前記ディザ振幅設定値に対して前記ディザ振幅調整回路によるフィードバック制御を行うことにより、前記ディザ信号の歪みを補正することを特徴とする。
【発明の効果】
【００１７】
本発明のＰＷＭ制御ソレノイド駆動装置あるいは半導体集積回路装置によれば、デバイスやソレノイドの性能バラツキ等によって生ずる歪残りを低減することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用したＰＷＭ制御ソレノイド駆動装置の第一の実施例（実施例１）のブロック構成を示す図である。
【図２】従来技術に基づいて本発明に先立って検討したＰＷＭ制御ソレノイド駆動装置のブロック構成を示す図である。
【図３】本発明の図１（実施例１）のブロック構成におけるディザ振幅調整回路900およびディザ歪み検出回路1000の一構成例を示したＰＷＭ制御ソレノイド駆動装置の全体図である。
【図４】本発明を適用したＰＷＭ制御ソレノイド駆動装置の第ニの実施例（実施例２）のブロック構成を示す図である。
【図５】本発明を適用したＰＷＭ制御ソレノイド駆動装置の第三の実施例（実施例３）のブロック構成を示す図である。
【図６】本発明を適用したＰＷＭ制御ソレノイド駆動装置の第四の実施例（実施例４）のブロック構成を示す図である。
【図７Ａ】ＰＷＭ制御とソレノイドとの接続関係の一例を示した概略図である。
【図７Ｂ】図７Ａの接続関係におけるＰＷＭ制御とソレノイドの駆動電流との関係を示した特性図である。
【図８】ＰＷＭ制御におけるディザ応答の特性例を示す図である。
【図９】ソレノイド電流制御信号とディザ信号の歪みが発生したソレノイド駆動電流との関係を示す図である。
【発明を実施するための形態】
【００１９】
本発明は、ディザ歪みを補正する構成を有する点、すなわち、ソレノイドを駆動する電流のディザ信号の歪みを検出し、ディザ信号振幅設定に対するフィードバック制御を行う点を最も主要な特徴とする。具体的には、本発明のＰＷＭ制御ソレノイド駆動装置は、従来のソレノイド電流制御信号Ｖ７とソレノイド電流モニタ値Ｖ８による帰還制御に加えて、ディザ信号の歪みを検出し、ディザ振幅設定も帰還制御を行うよう構成される。
【００２０】
本発明のＰＷＭ制御ソレノイド駆動装置は、スイッチ用ＭＯＳドランジスタと、ソレノイドと、電流モニタ用抵抗と、フライバックダイオードとを備えて成るソレノイド装置をＰＷＭ制御によって駆動するＰＷＭ制御ソレノイド駆動装置であって、基準鋸波発生器と、ソレノイド電流制御信号発生回路と、ＰＩ制御回路と、比較器と、ディザ振幅調整回路と、ディザ信号歪み検出回路とを具備して構成される。ＰＩ制御回路は、ソレノイド電流制御信号発生回路の出力であるソレノイド電流制御信号と電流モニタ用抵抗の出力であるソレノイド電流モニタ値とを入力し、かつ、ソレノイド電流制御信号とソレノイド電流モニタ値との差分を出力する。比較器は、基準鋸波発生器の出力とＰＩ制御回路の出力とを入力し、かつ、基準鋸波発生器の出力とＰＩ制御回路の出力との差分をスイッチ用ＭＯＳドランジスタのゲートに出力するよう構成される。ディザ振幅調整回路は、ソレノイド電流制御信号発生回路の入力に出力が接続されると共に、ディザ振幅設定値が入力される。ディザ信号歪み検出回路は、ディザ振幅調整回路の入力に出力が接続され、かつ、ＰＩ制御回路と共通にソレノイド電流制御信号とソレノイド電流モニタ値とを入力する。
【００２１】
特に、ソレノイドを駆動する電流のディザ信号の歪みをディザ信号歪み検出回路によって検出すると共に、検出した結果に基づいてディザ振幅設定値に対してディザ振幅調整回路によるフィードバック制御を行うことにより、ディザ信号の歪みを補正することを特徴とする。
【００２２】
ここで、ディザ振幅調整回路の出力信号は、ディザ信号の歪みに応じた減算、およびディザ振幅の設定と出力信号との帰還制御により生成されるものとすれば好適である。
【００２３】
また、ディザ信号の歪みは、ソレノイド電流制御信号とソレノイド電流モニタ値との差分を増幅し、その絶対値を積分することにより検出されるものとするか、あるいは、ソレノイド電流制御信号発生回路に入力されるソレノイド電流設定値とソレノイド電流モニタ値との差分を積分し、その絶対値を増幅することにより検出されるものとするかのいずれかとすれば好適である。
【００２４】
本発明のＰＷＭ制御ソレノイド駆動装置は、電流モニタ用抵抗の出力を入力する端子とＰＩ制御回路の入力端との間に接続され、電流モニタ用抵抗の出力を入力して増幅した結果をＰＩ制御回路に出力する増幅器を更に具備して構成されるものとしてもよい。その場合、ＰＩ制御回路に入力されるソレノイド電流モニタ値は、増幅器によって増幅された値となる。また、この場合も、ディザ振幅調整回路の出力信号は上記と同様の制御によって生成されるものとすることができ、さらに、ディザ信号の歪みも、上記と同様の過程を経て検出されるものとすることができる。
【００２５】
本発明のＰＷＭ制御ソレノイド駆動装置は、上記の各構成要素が共通の半導体基板上に一体的に形成された半導体集積回路装置として構成されるものとするのが好適である。この場合、基準鋸波発生器と、ソレノイド電流制御信号発生回路と、ソレノイド電流制御信号発生回路の出力であるソレノイド電流制御信号と電流モニタ用抵抗の出力であるソレノイド電流モニタ値とを入力し、かつ、ソレノイド電流制御信号とソレノイド電流モニタ値との差分を出力するＰＩ制御回路と、基準鋸波発生器の出力とＰＩ制御回路の出力とを入力し、かつ、基準鋸波発生器の出力とＰＩ制御回路の出力との差分をスイッチ用ＭＯＳドランジスタのゲートに出力するよう構成された比較器と、ソレノイド電流制御信号発生回路の入力に出力が接続されると共に、ディザ振幅設定値が入力されるディザ振幅調整回路と、ディザ振幅調整回路の入力に出力が接続され、かつ、ＰＩ制御回路と共通にソレノイド電流制御信号とソレノイド電流モニタ値とを入力するディザ信号歪み検出回路とが、一部または全部、共通の半導体基板上に一体的に形成されることとなる。
【００２６】
半導体集積回路装置として構成される場合、本発明は、スイッチ用ＭＯＳドランジスタと、ソレノイドと、電流モニタ用抵抗と、フライバックダイオードとを備えて成るソレノイド装置をＰＷＭ制御によって駆動する半導体集積回路装置となり、また、特に、ソレノイドを駆動する電流のディザ信号の歪みをディザ信号歪み検出回路によって検出すると共に、検出した結果に基づいてディザ振幅設定値に対してディザ振幅調整回路によるフィードバック制御を行うことにより、ディザ信号の歪みを補正することを特徴とする半導体集積回路装置となる。
【００２７】
半導体集積回路装置として構成される場合も、ディザ振幅調整回路の出力信号は上記と同様の制御によって生成されるものとすることができ、さらに、ディザ信号の歪みも、上記と同様の過程を経て検出されるものとすることができるのは言うまでもない。
【００２８】
以下、本発明の実施例について図面を用いて詳細に説明する。
【実施例１】
【００２９】
図１は本発明を適用したＰＷＭ制御ソレノイド駆動装置の第一の実施例（実施例１）を示すブロック構成図である。本実施例のＰＷＭ制御ソレノイド駆動装置は、ＰＷＭ波形の生成に使用される基準鋸波発生器１００と、基準鋸波Ｖ４とＰＷＭ制御値Ｖ５に対応するデューティ比のＰＷＭ波Ｖ６を発生する比較器２００と、ソレノイド電流設定Ｖ１、ディザ信号周波数設定Ｖ２、ディザ信号振幅調整設定Ｖ９に基づいてソレノイド電流制御信号Ｖ７を発生するソレノイド電流制御信号発生回路４００と、ソレノイド電流制御信号Ｖ７とソレノイド電流モニタ値Ｖ８をＰＩ制御し、ＰＷＭ波の制御信号Ｖ５を生成するＰＩ制御回路５００と、ディザ信号振幅設定Ｖ３とディザ信号歪み検出値Ｖ１０に基づいてディザ信号振幅調整設定Ｖ９を生成するディザ振幅調整回路９００と、ソレノイド電流制御信号Ｖ７とソレノイド電流モニタ値Ｖ８からディザ信号歪みを検出するディザ歪み検出回路１０００を備えて構成される。基準鋸波発生器１００、比較器２００、ソレノイド電流制御信号発生回路４００、ＰＩ制御回路５００、ディザ振幅調整回路９００、およびディザ歪み検出回路１０００を共通の半導体基板上に一体形成することにより、ＰＷＭ制御ソレノイド駆動装置１１００を半導体集積回路装置として構成するのが好適であるが、本発明はこれに限定されない。ＰＷＭ制御ソレノイド駆動装置1100は、ＰＷＭ信号Ｖ６に基づいてＯｎ／Ｏｆｆ動作を行うスイッチ用ＭＯＳトランジスタ３００と、ソレノイド６００と、電流モニタ用抵抗７００と、フライバックダイオード８００とを含んで構成されるソレノイド装置が外部に接続されるよう、かつ、これを制御できるよう構成される。本実施例では従来の帰還制御に加えて、ディザ信号の歪みを検出し、ディザ振幅設定も帰還制御を行うよう構成される。この構成により、図９に示すような駆動電流の中心値が、設定と異なる値に収束する現象の発生を抑制し、各設定、ソレノイドの特性による影響を最小限に抑えてディザ信号の歪みを低減する。
【００３０】
図３に図１のブロック構成におけるディザ振幅調整回路900およびディザ歪み検出回路1000の一構成例を示す。これはあくまでも一構成例であって、本実施例および本発明はこれに限定されるものではない。図中の符号１００〜１０００はそれぞれ、図1の同符号に対応するブロックを示している。ディザ信号歪み検出回路１０００は、ソレノイド電流制御信号Ｖ７とソレノイド電流モニタ値Ｖ８とを入力し、かつ、それらの差分を出力する増幅器１０１０と、その出力に接続された整流器１０２０と、その出力と許容誤差設定Ｖ１１とを入力し、かつ、それらの差分を出力する増幅器１０３０と、その出力に接続された低域通過フィルタ（ＬＰＦ）１０４０とを備えて構成されている。ソレノイド電流制御信号Ｖ７とソレノイド電流モニタ値Ｖ８とを比較してその結果を整流器に通すことでディザ信号歪み量の絶対値を抽出すると共に、さらに増幅器1030とＬＰＦ1040とを通すことで積分平滑化を行っている。また、許容誤差設定Ｖ１１を設けることで帰還系の安定性や応答性を調整している。ディザ振幅調整回路９００は、コンダクタ増幅器９１０及び９４０、フィルタ抵抗９２０、フィルタ容量９３０、加算器９５０を備えて構成されている。コンダクタ増幅器９１０は、ディザ信号歪み検出回路１０００の出力であるＶ１０と接地電位ＧＮＤとを入力し、かつ、それらの差分を出力する。コンダクタ増幅器９４０は、ディザ信号振幅設定Ｖ３と加算器９５０とを入力し、かつ、それらの差分を出力する。コンダクタ増幅器９１０及び９４０の出力は、共に加算器９５０の一方の入力およびフィルタ抵抗９２０の一端に接続される。フィルタ抵抗９２０の他端はフィルタ容量９３０の一端に接続され、フィルタ容量９３０の他端は接地電位ＧＮＤに接続される。ディザ振幅の調整は、検出した歪みＶ１０が０となるよう、コンダクタ増幅器９１０、フィルタ９２０と９３０、加算器９５０を介して、ディザ信号振幅調整設定Ｖ９をディザ信号振幅設定Ｖ３より低減する帰還を働かせる。ただし、同帰還制御だけでは、歪みが生じてなくても、外乱等によって低減する機構が働くと、ディザ振幅を低減させる問題が発生する。そのため、ディザ信号振幅設定Ｖ３とディザ信号振幅調整設定Ｖ９とを比較してその結果の差分が０となるよう、コンダクタ増幅器９４０、抵抗９２０と容量９３０とで構成されるフィルタ、および加算器９５０の帰還制御機構を付加することでかかる問題を解消する。
【００３１】
以上、本実施例によれば、ソレノイド電流制御信号とソレノイド電流モニタ値による帰還制御に加えて、ソレノイド電流におけるディザ信号の歪みを検出し、ディザ振幅設定へ帰還制御を行うことで、ディザ信号歪みの発生を低減することが可能となる。ソレノイドを駆動する電流のディザ信号の歪みを検出し、自動的に補正するＰＷＭ制御を行うため、デバイスやソレノイドの性能バラツキ等によって生ずる歪残りを低減することができる。さらには、制御テーブルマップの作成・調整等の作業を軽減または削減することができる。
【実施例２】
【００３２】
図４は図３（実施例１）の構成においてディザ歪量の検出方法を変更した本発明の第二の実施例（実施例２）を示すブロック構成図である。図３における電流歪みは、図４に示すように、ソレノイド電流設定Ｖ１とソレノイド電流モニタ値Ｖ８とを用いて検出することも可能である。この場合、ディザ歪み検出回路1000において、ソレノイド電流設定Ｖ１とソレノイド電流モニタ値Ｖ８とを入力し、かつ、それらの差分を出力する増幅器1010と低域通過フィルタ（ＬＰＦ）1040とで積分平滑化を行ったのち、その結果を整流器に通した結果と許容誤差設定Ｖ１１とをさらに増幅器1030に入力してその差分をディザ振幅調整回路900に出力することでディザ信号歪み量絶対値抽出を行っている。また、許容誤差設定Ｖ１１を設けることで帰還系の安定性や応答性を調整している。ディザ振幅調整回路９００の構成および動作は上述の実施例１におけるディザ振幅調整回路９００と同様である。
【００３３】
実施例１の構成と同様に、基準鋸波発生器１００、比較器２００、ソレノイド電流制御信号発生回路４００、ＰＩ制御回路５００、ディザ振幅調整回路９００、およびディザ歪み検出回路１０００を共通の半導体基板上に一体形成することにより、ＰＷＭ制御ソレノイド駆動装置１１００を半導体集積回路装置として構成するのが好適であるが、本発明はこれに限定されない。
【００３４】
以上、本実施例によれば、ソレノイド電流制御信号とソレノイド電流モニタ値による帰還制御に加えて、ソレノイド電流におけるディザ信号の歪みを検出し、ディザ振幅設定へ帰還制御を行うことで、ディザ信号歪みの発生を低減することが可能となる。ソレノイドを駆動する電流のディザ信号の歪みを検出し、自動的に補正するＰＷＭ制御を行うため、デバイスやソレノイドの性能バラツキ等によって生ずる歪残りを低減することができる。さらには、制御テーブルマップの作成・調整等の作業を軽減または削減することができる。
【００３５】
本実施例は上述のように、ディザ歪み検出回路1000において、積分平滑化を行ったのちにディザ信号歪み量絶対値抽出を行うよう構成されるが、ディザ信号歪み量絶対値抽出を行ったのちに積分平滑化を行う実施例１の構成と同様の効果が得られる。
【実施例３】
【００３６】
図５は図３（実施例１）の構成に増幅器１２００を追加した一実施例である第三の実施例（実施例３）を示すブロック構成図である。図３の構成におけるソレノイド電流モニタ値Ｖ８は、図５に示すように、電流モニタ用抵抗７００の出力電圧を入力する端子とＰＩ制御回路５００の入力端との間に介在させる形で接続された増幅器１２００によって、電流モニタ用抵抗７００の出力電圧を増幅した値を用いるように変形することも可能である。この場合、増幅器１２００は電流モニタ用抵抗７００の出力電圧と接地電位ＧＮＤとを入力し、かつ、それらの差分を出力し、これをＶ８としてＰＩ制御回路５００およびディザ歪み検出回路１０００の増幅器１０１０に入力されるよう構成される。ディザ振幅調整回路９００およびディザ歪み検出回路１０００の構成および動作は、上述の実施例１におけるディザ振幅調整回路９００およびディザ歪み検出回路１０００と同様である。
【００３７】
ここで、基準鋸波発生器１００、比較器２００、ソレノイド電流制御信号発生回路４００、ＰＩ制御回路５００、ディザ振幅調整回路９００、およびディザ歪み検出回路１０００に加え、さらに増幅器１２００を共通の半導体基板上に一体形成することにより、ＰＷＭ制御ソレノイド駆動装置１１００を半導体集積回路装置として構成するのが好適であるが、本発明はこれに限定されない。
【００３８】
以上、本実施例によれば、ソレノイド電流制御信号とソレノイド電流モニタ値による帰還制御に加えて、ソレノイド電流におけるディザ信号の歪みを検出し、ディザ振幅設定へ帰還制御を行うことで、ディザ信号歪みの発生を低減することが可能となる。ソレノイドを駆動する電流のディザ信号の歪みを検出し、自動的に補正するＰＷＭ制御を行うため、デバイスやソレノイドの性能バラツキ等によって生ずる歪残りを低減することができる。さらには、制御テーブルマップの作成・調整等の作業を軽減または削減することができる。加えて、新たに増幅器を付加することで、電流モニタ用抵抗７００の定数選択制約を緩和し、かつ、モニタ値にフィルタを掛けることも可能となる。
【００３９】
尚、本実施例における、基準鋸波生成回路１００は三角波生成回路と、また、スイッチ用ＭＯＳトランジスタ３００はバイポーラトランジスタやリレー等と、それぞれ適宜、同等の機能も有するものと置き換えることが可能である。
【実施例４】
【００４０】
図６は図４（実施例２）の構成に増幅器を追加した一実施例である第四の実施例（実施例４）を示すブロック構成図である。図４の構成におけるソレノイド電流モニタ値Ｖ８は、図６に示すように、電流モニタ用抵抗７００の出力電圧を入力する端子とＰＩ制御回路５００の入力端との間に介在させる形で接続された増幅器によって、電流モニタ用抵抗７００の出力電圧を増幅した値を用いるように変形することも可能である。この場合、増幅器１２００は電流モニタ用抵抗７００の出力電圧と接地電位ＧＮＤとを入力し、かつ、それらの差分を出力し、これをＶ８としてＰＩ制御回路５００およびディザ歪み検出回路１０００の増幅器１０１０に入力されるよう構成される。ディザ振幅調整回路９００およびディザ歪み検出回路１０００の構成および動作は、上述の実施例２におけるディザ振幅調整回路９００およびディザ歪み検出回路１０００と同様である。
【００４１】
実施例３と同様に、基準鋸波発生器１００、比較器２００、ソレノイド電流制御信号発生回路４００、ＰＩ制御回路５００、ディザ振幅調整回路９００、およびディザ歪み検出回路１０００に加え、さらに増幅器１２００を共通の半導体基板上に一体形成することにより、ＰＷＭ制御ソレノイド駆動装置１１００を半導体集積回路装置として構成するのが好適であるが、本発明はこれに限定されない。
【００４２】
以上、本実施例によれば、ソレノイド電流制御信号とソレノイド電流モニタ値による帰還制御に加えて、ソレノイド電流におけるディザ信号の歪みを検出し、ディザ振幅設定へ帰還制御を行うことで、ディザ信号歪みの発生を低減することが可能となる。ソレノイドを駆動する電流のディザ信号の歪みを検出し、自動的に補正するＰＷＭ制御を行うため、デバイスやソレノイドの性能バラツキ等によって生ずる歪残りを低減することができる。さらには、制御テーブルマップの作成・調整等の作業を軽減または削減することができる。加えて、新たに増幅器を付加することで、電流モニタ用抵抗７００の定数選択制約を緩和し、かつ、モニタ値にフィルタを掛けることも可能となる。
【００４３】
本実施例は上述の実施例２と同様に、ディザ歪み検出回路1000において、積分平滑化を行ったのちにディザ信号歪み量絶対値抽出を行うよう構成されるが、ディザ信号歪み量絶対値抽出を行ったのちに積分平滑化を行う実施例３の構成と同様の効果が得られる。
【００４４】
尚、本実施例における、基準鋸波生成回路１００は三角波生成回路と、また、スイッチ用ＭＯＳトランジスタ３００はバイポーラトランジスタやリレー等と、それぞれ適宜、同等の機能も有するものと置き換えることが可能である。
【符号の説明】
【００４５】
１００  基準鋸波発生器、
２００  比較器、
３００  スイッチ用ＭＯＳトランジスタ、
４００  ソレノイド電流制御信号発生回路、
５００  ＰＩ制御回路、
６００  ソレノイド、
７００  電流モニタ用抵抗、
８００  フライバックダイオード、
９００  ディザ信号振幅調整回路、
１０００  ディザ信号歪み検出回路、
１１００  ＰＷＭ制御ソレノイド駆動装置（半導体集積回路装置）、
１２００  増幅器、
ＶＣＣ  ソレノイド駆動部電源、
Ｖ１  ソレノイド電流設定、
Ｖ２  ディザ信号周波数設定、
Ｖ３  ディザ信号振幅設定、
Ｖ４  基準鋸波、
Ｖ５  ＰＷＭ制御値、
Ｖ６  ＰＷＭ信号、
Ｖ７  ソレノイド電流制御信号、
Ｖ８  ソレノイド電流モニタ値、
Ｖ９  ディザ信号振幅調整設定、
Ｖ１０  ディザ信号歪み検出値、
Ｖ１１  許容誤差設定。
【図１】
2010288033.tif 000003
【図２】
2010288033.tif 000004
【図３】
2010288033.tif 000005
【図４】
2010288033.tif 000006
【図５】
2010288033.tif 000007
【図６】
2010288033.tif 000008
【図７Ａ】
2010288033.tif 000009
【図７Ｂ】
2010288033.tif 000010
【図８】
2010288033.tif 000011
【図９】
2010288033.tif 000012