(57)【要約】【課題】不揮発性メモリの記憶保持特性の向上を図ることができる技術を提供することにある。特に、第１電位障壁膜となる酸化シリコン膜をプラズマ成膜法で形成した場合であっても、酸化シリコン膜の膜質を改善して不揮発性メモリの記憶保持特性の向上を図ることができる不揮発性半導体記憶装置の製造技術を提供する。【解決手段】第１電位障壁膜ＥＶ１の主要構成要素である酸化シリコン膜ＯＸ１をプラズマ成膜法により形成した後、高温のプラズマ窒化処理と、一酸化窒素を含む雰囲気中での加熱処理とを組み合わせて実施することにより、酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させる。【選択図】図１
2010153789.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリセルを備え、
前記複数のメモリセルのそれぞれは、
（ａ）半導体基板上に形成された第１電位障壁膜と、
（ｂ）前記第１電位障壁膜上に形成された電荷蓄積膜と、
（ｃ）前記電荷蓄積膜上に形成された第２電位障壁膜と、
（ｄ）前記第２電位障壁膜上に形成されたゲート電極と、
（ｅ）前記ゲート電極に整合した前記半導体基板内に形成されたソース領域およびドレイン領域とを有し、
前記第１電位障壁膜は、酸化シリコン膜と、前記酸化シリコン膜上に形成された酸窒化シリコン膜との積層膜から構成されており、かつ、前記第１電位障壁膜と前記半導体基板との界面には、窒素原子が偏析している不揮発性半導体記憶装置であって、
前記第１電位障壁膜を構成する前記酸化シリコン膜は、水素ガスを含まない原料ガスを使用したプラズマ成膜法により形成されていることを特徴とする不揮発性半導体記憶装置。
【請求項２】
請求項１記載の不揮発性半導体記憶装置であって、
前記半導体基板はシリコンを主成分として形成されており、
前記窒素原子の密度は、前記半導体基板を構成するシリコンの表面密度に対して３％以上７％以下であることを特徴とする不揮発性半導体記憶装置。
【請求項３】
（ａ）水素ガスを含まない原料ガスを使用したプラズマ成膜法により、半導体基板上に第１酸化シリコン膜を形成する工程と、
（ｂ）前記（ａ）工程後、プラズマ窒化処理により、前記第１酸化シリコン膜の表面に窒素原子を導入する工程と、
（ｃ）前記（ｂ）工程後、一酸化窒素ガスを含む雰囲気中で前記半導体基板を加熱する加熱処理により、前記第１酸化シリコン膜の表面に導入した窒素原子と前記第１酸化シリコン膜を反応させて、前記第１酸化シリコン膜の表面に酸窒化シリコン膜を形成し、かつ、前記第１酸化シリコン膜と前記半導体基板との界面に窒素原子を偏析させる工程と、
（ｄ）前記（ｃ）工程後、前記酸窒化シリコン膜上に第１導体膜を形成する工程と、
（ｅ）前記（ｄ）工程後、前記第１導体膜上に第２酸化シリコン膜を形成する工程と、
（ｆ）前記（ｅ）工程後、前記第２酸化シリコン膜上に第２導体膜を形成する工程と、
（ｇ）前記第２導体膜、前記第２酸化シリコン膜、前記第１導体膜、前記酸窒化シリコン膜および前記第１酸化シリコン膜を順次加工することにより、前記第２導体膜からなるゲート電極と、前記第２酸化シリコン膜からなる第２電位障壁膜と、前記第１導体膜からなる電荷蓄積膜と、前記酸窒化シリコン膜と前記第１酸化シリコン膜からなる第１電位障壁膜とを形成する工程と、
（ｈ）前記（ｇ）工程後、前記半導体基板内に前記ゲート電極に整合したソース領域およびドレイン領域を形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項４】
（ａ）水素ガスを含まない原料ガスを使用したプラズマ成膜法により、半導体基板上に第１酸化シリコン膜を形成する工程と、
（ｂ）前記（ａ）工程後、プラズマ窒化処理により、前記第１酸化シリコン膜の表面に窒素原子を導入する工程と、
（ｃ）前記（ｂ）工程後、一酸化窒素ガスを含む雰囲気中で前記半導体基板を加熱する加熱処理により、前記第１酸化シリコン膜の表面に導入した窒素原子と前記第１酸化シリコン膜を反応させて、前記第１酸化シリコン膜の表面に酸窒化シリコン膜を形成し、かつ、前記第１酸化シリコン膜と前記半導体基板との界面に窒素原子を偏析させる工程と、
（ｄ）前記（ｃ）工程後、前記酸窒化シリコン膜上に窒化シリコン膜を形成する工程と、
（ｅ）前記（ｄ）工程後、前記窒化シリコン膜上に第２酸化シリコン膜を形成する工程と、
（ｆ）前記（ｅ）工程後、前記第２酸化シリコン膜上に導体膜を形成する工程と、
（ｇ）前記導体膜、前記第２酸化シリコン膜、前記窒化シリコン膜、前記酸窒化シリコン膜および前記第１酸化シリコン膜を順次加工することにより、前記導体膜からなるゲート電極と、前記第２酸化シリコン膜からなる第２電位障壁膜と、前記窒化シリコン膜からなる電荷蓄積膜と、前記酸窒化シリコン膜と前記第１酸化シリコン膜からなる第１電位障壁膜とを形成する工程と、
（ｈ）前記（ｇ）工程後、前記半導体基板内に前記ゲート電極に整合したソース領域およびドレイン領域を形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項５】
請求項３または請求項４記載の不揮発性半導体記憶装置の製造方法であって、
前記プラズマ窒化処理は、前記半導体基板の温度を７５０℃以上にして実施することを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項６】
請求項３または請求項４記載の不揮発性半導体記憶装置の製造方法であって、
前記一酸化窒素ガスを含む雰囲気中で前記半導体基板を加熱する前記加熱処理は、９５０℃以上１０５０℃以下の温度で前記半導体基板を加熱することを特徴とする不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置およびその製造技術に関し、特に、電荷蓄積膜を第１電位障壁膜と第２電位障壁膜で挟んだ構造を有する不揮発性半導体記憶装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開平９−１４８３２５号公報（特許文献１）には、面内膜厚均一性および電気的特性に優れた酸窒化シリコン膜を得ることを目的とする技術が記載されている。具体的には、酸素ガスを含む雰囲気中で半導体ウェハの温度をおよそ１１００℃に加熱して、半導体ウェハ上に所定膜厚の酸化シリコン膜を形成する。その後、およそ１０００℃に加熱した半導体ウェハ上にＮＨ３ガスを導入することにより、酸化シリコン膜に対して窒化処理を施して、酸窒化シリコン膜を形成する。続いて、真空度を２５Ｔｏｒｒ未満に保ちながら、半導体ウェハをおよそ１１００℃で３０秒保持することにより、酸窒化シリコン膜の脱水素処理を行なうとしている。
【０００３】
特開平６−２０９００９号公報（特許文献２）には、半導体基板の表面を窒化する工程と、窒化された半導体基板上に酸化シリコン膜を形成する工程と、酸化シリコン膜を高密度化させることにより、酸窒化シリコン膜を形成する工程とを備える半導体装置の製造方法が記載されている。
【０００４】
特開平６−２９１３３０号公報（特許文献３）には、不揮発性半導体記憶素子が記載されている。具体的に、不揮発性半導体記憶素子は、半導体基板の表面領域に、第１の絶縁膜として、トンネルシリコン窒化酸化膜とこのトンネルシリコン窒化酸化膜上に設けたトンネルシリコン酸化膜とからなる電荷注入可能なトンネル絶縁膜を有している。そして、第２の絶縁膜としてシリコン窒化膜、第３の絶縁膜としてシリコン酸化膜を順次積層したゲート絶縁膜とこのゲート絶縁膜上に設けたゲート電極とを備えるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１４８３２５号公報
【特許文献２】特開平６−２０９００９号公報
【特許文献３】特開平６−２９１３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来から存在する不揮発性メモリの代表的なものとして、シリコン基板（半導体基板）−第１電位障壁膜（下部絶縁層）−電荷蓄積膜−第２電位障壁膜（上部絶縁層）構造を有するＭＯＮＯＳ型（半導体基板−酸化シリコン膜−窒化シリコン膜−酸化シリコン膜−ゲート電極）不揮発性メモリや、フローティングゲート型（半導体基板−酸化シリコン膜−ポリシリコン膜−酸化シリコン膜−ゲート電極）不揮発性メモリが存在する。一般に、第１電位障壁膜（下部絶縁層）と第２電位障壁膜（上部絶縁層）には酸化シリコン膜が用いられることが多く、それぞれ、第１電位障壁膜はシリコントンネル酸化膜と呼ばれ、第２電位障壁膜はシリコンゲート絶縁膜と呼ばれている。また、電荷蓄積膜には窒化シリコン膜やポリシリコン膜（多結晶シリコン膜）が使用される。ここで、電荷蓄積膜上に形成されている第２電位障壁膜は、ゲート電極からのキャリアの流入を防止するために、充分なバリア高さ（障壁高さ）を有する。不揮発性メモリにおいて、データの書き込みは、ゲート電極に正の電圧を印加して電子を半導体基板から第１電位障壁膜（シリコントンネル酸化膜）を通して窒化シリコン膜中あるいはポリシリコン膜中に注入することで行なわれる。この不揮発性メモリの構造では、電荷蓄積膜に注入された電子のリークを十分なバリア高さを有する第１電位障壁膜と第２電位障壁膜で抑制することができるため、非常に優れた記憶保持特性を有するという特徴がある。
【０００７】
第１電位障壁膜（下部絶縁層）として、酸化シリコン膜を用いることで記憶保持特性の向上を実現できるが、その特性は酸化シリコン膜の膜質に大きく依存することが知られている。このため、不揮発性メモリの記憶保持特性と、第１電位障壁膜である酸化シリコン膜の膜質の関連性についての研究が進められている。以下に、不揮発性メモリの記憶保持特性が悪化するモデルを挙げる。すなわち、このモデルは、半導体基板から第１電位障壁膜（酸化シリコン膜）を介して電荷蓄積膜に電荷を注入することにより、第１電位障壁膜である酸化シリコン膜中にトラップ準位が生成される。すると、電荷蓄積膜中に蓄積されている電荷がそのトラップ準位を介して、半導体基板へと漏れ出すことで、不揮発性メモリの記憶保持特性が悪化するというモデルである。この記憶保持特性の悪化を抑制するには、第１電位障壁膜（酸化シリコン膜）中のトラップ準位を低減する必要があるが、その方法は確立されておらず、不揮発性メモリの製造工程における大きな課題となっている。
【０００８】
ここで、第１電位障壁膜を酸化シリコン膜から形成する場合、この酸化シリコン膜を半導体基板上に形成する方法として、水素／酸素法（水素ガスと酸素ガスとの混合雰囲気下で、半導体基板を１０００℃に５０秒間保持して行なう方法）と呼ばれる方法がある。この水素／酸素法で形成される酸化シリコン膜は、比較的酸化シリコン膜中に形成されるトラップ準位が少なく良好な膜質の膜を形成できる利点がある。しかし、水素／酸素法では、酸化シリコン膜の成膜速度が遅く、充分なスループットを得ることができない問題点がある。つまり、不揮発性メモリの製造を行なう量産工場では、膜質の信頼性を向上する必要もあるが、充分なスループットを確保することが最も最優先される事項となっている。
【０００９】
そこで、第１電位障壁膜である酸化シリコン膜を形成する方法として、プラズマを使用したプラズマ成膜法が使用される。このプラズマ成膜法によれば、酸化シリコン膜の成膜速度が水素／酸素法に比べて充分に速いため、スループットの向上を図ることができる利点がある。つまり、スループットの向上を最優先とする量産工場では、第１電位障壁膜となる酸化シリコン膜をプラズマ成膜法で形成することにより、スループットの向上を確保できる。しかし、プラズマ成膜法で形成される酸化シリコン膜は、水素／酸素法で形成される酸化シリコン膜よりも膜質が良くないことが知られている。
【００１０】
このことから、不揮発性メモリの製造工程においては、スループットを向上できる観点から、プラズマ成膜法を使用することで、第１電位障壁膜となる酸化シリコン膜を形成することを前提とした上で、さらに、酸化シリコン膜の膜質を改善するための手段を講じる必要があることがわかる。
【００１１】
本発明の目的は、不揮発性メモリの記憶保持特性の向上を図ることができる技術を提供することにある。特に、第１電位障壁膜となる酸化シリコン膜をプラズマ成膜法で形成した場合であっても、酸化シリコン膜の膜質を改善して不揮発性メモリの記憶保持特性の向上を図ることができる不揮発性半導体記憶装置の製造技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
代表的な実施の形態による不揮発性半導体記憶装置は、複数のメモリセルを備え、前記複数のメモリセルのそれぞれは、（ａ）半導体基板上に形成された第１電位障壁膜と、（ｂ）前記第１電位障壁膜上に形成された電荷蓄積膜と、（ｃ）前記電荷蓄積膜上に形成された第２電位障壁膜とを有する。さらに、（ｄ）前記第２電位障壁膜上に形成されたゲート電極と、（ｅ）前記ゲート電極に整合した前記半導体基板内に形成されたソース領域およびドレイン領域とを有する。このとき、前記第１電位障壁膜は、酸化シリコン膜と、前記酸化シリコン膜上に形成された酸窒化シリコン膜との積層膜から構成されており、かつ、前記第１電位障壁膜と前記半導体基板との界面には、窒素原子が偏析している。そして、前記第１電位障壁膜を構成する前記酸化シリコン膜は、水素ガスを含まない原料ガスを使用したプラズマ成膜法により形成されていることを特徴とするものである。
【００１５】
また、代表的な実施の形態による不揮発性半導体記憶装置の製造方法は、（ａ）水素ガスを含まない原料ガスを使用したプラズマ成膜法により、半導体基板上に第１酸化シリコン膜を形成する工程と、（ｂ）前記（ａ）工程後、プラズマ窒化処理により、前記第１酸化シリコン膜の表面に窒素原子を導入する工程とを有する。次に、（ｃ）前記（ｂ）工程後、一酸化窒素ガスを含む雰囲気中で前記半導体基板を加熱する加熱処理により、前記第１酸化シリコン膜の表面に導入した窒素原子と前記第１酸化シリコン膜を反応させて、前記第１酸化シリコン膜の表面に酸窒化シリコン膜を形成し、かつ、前記第１酸化シリコン膜と前記半導体基板との界面に窒素原子を偏析させる工程とを有する。さらに、（ｄ）前記（ｃ）工程後、前記酸窒化シリコン膜上に第１導体膜を形成する工程と、（ｅ）前記（ｄ）工程後、前記第１導体膜上に第２酸化シリコン膜を形成する工程と、（ｆ）前記（ｅ）工程後、前記第２酸化シリコン膜上に第２導体膜を形成する工程とを有する。そして、（ｇ）前記第２導体膜、前記第２酸化シリコン膜、前記第１導体膜、前記酸窒化シリコン膜および前記第１酸化シリコン膜を順次加工することにより、前記第２導体膜からなるゲート電極と、前記第２酸化シリコン膜からなる第２電位障壁膜と、前記第１導体膜からなる電荷蓄積膜と、前記酸窒化シリコン膜と前記第１酸化シリコン膜からなる第１電位障壁膜とを形成する工程とを有する。続いて、（ｈ）前記（ｇ）工程後、前記半導体基板内に前記ゲート電極に整合したソース領域およびドレイン領域を形成する工程とを備えることを特徴とするものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
不揮発性メモリの記憶保持特性の向上を図ることができる。特に、第１電位障壁膜となる酸化シリコン膜をプラズマ成膜法で形成した場合であっても、酸化シリコン膜の膜質を改善して不揮発性メモリの記憶保持特性の向上を図ることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態における不揮発性半導体記憶装置の構成を示す断面図である。
【図２】実施の形態における不揮発性半導体記憶装置の製造工程を示す断面図である。
【図３】図２に続く不揮発性半導体記憶装置の製造工程を示す断面図である。
【図４】図３に続く不揮発性半導体記憶装置の製造工程を示す断面図である。
【図５】図４に続く不揮発性半導体記憶装置の製造工程を示す断面図である。
【図６】図５に続く不揮発性半導体記憶装置の製造工程を示す断面図である。
【図７】図６に続く不揮発性半導体記憶装置の製造工程を示す断面図である。
【図８】プラズマ窒化処理における処理温度と、酸化シリコン膜の膜中に存在するトラップ準位の密度との相関関係を示した図である。
【図９】プラズマ窒化処理における処理温度と、半導体基板と酸化シリコン膜の界面に存在するトラップ準位の密度（界面トラップ密度）との相関関係を示す図である。
【図１０】プラズマ窒化処理において、窒素の１ｓ軌道の電子をＸＰＳ（Ｘ線光電子分光法）で測定した結果であり、酸化シリコン膜の膜厚が７ｎｍのものを測定した結果である。
【図１１】プラズマ窒化処理において、窒素の１ｓ軌道の電子をＸＰＳ（Ｘ線光電子分光法）で測定した結果であり、膜厚が７ｎｍの酸化シリコン膜をフッ酸によるエッチングで２ｎｍの膜厚にしたものを測定した結果である。
【図１２】プラズマ窒化処理後に、一酸化窒素を含む雰囲気中での加熱処理を実施した状態において、窒素の１ｓ軌道の電子をＸＰＳ（Ｘ線光電子分光法）で測定した結果であり、酸化シリコン膜の膜厚が７ｎｍのものを測定した結果である。
【図１３】プラズマ窒化処理後に、一酸化窒素を含む雰囲気中での加熱処理を実施した状態において、窒素の１ｓ軌道の電子をＸＰＳ（Ｘ線光電子分光法）で測定した結果であり、膜厚が７ｎｍの酸化シリコン膜をフッ酸によるエッチングで２ｎｍの膜厚にしたものを測定した結果である。
【図１４】プラズマ窒化処理後に、一酸化窒素を含む雰囲気中での加熱処理を実施した状態において、プラズマ窒化処理における処理温度と、酸化シリコン膜の膜中に存在するトラップ準位の密度との相関関係を示した図である。
【図１５】プラズマ窒化処理後に、一酸化窒素を含む雰囲気中での加熱処理を実施した状態において、プラズマ窒化処理における処理温度と、半導体基板と酸化シリコン膜の界面に存在するトラップ準位の密度（界面トラップ密度）との相関関係を示す図である。
【発明を実施するための形態】
【００１９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２３】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２４】
不揮発性半導体記憶装置には複数のメモリセルを有しており、複数のメモリセルのそれぞれの構成について説明する。図１は、本実施の形態におけるメモリセルの構成を示す断面図である。図１に示すように、半導体基板１Ｓ上にｐ型半導体領域からなるｐ型ウェルＰＷＬが形成されている。そして、このｐ型ウェルＰＷＬ上にメモリセルが形成されている。ｐ型ウェルＰＷＬは、ボロンなどのｐ型不純物を導入した半導体領域である。
【００２５】
メモリセルにおいては、半導体基板１Ｓ（ｐ型ウェルＰＷＬ）上に第１電位障壁膜ＥＶ１が形成されており、この第１電位障壁膜ＥＶ１上に電荷蓄積膜ＥＣが形成されている。
第１電位障壁膜ＥＶ１は、トンネル絶縁膜としての機能を有する。つまり、メモリセルは、半導体基板１Ｓから第１電位障壁膜ＥＶ１を介して電荷蓄積膜ＥＣに電子を注入したり、電荷蓄積膜ＥＣから電子を半導体基板１Ｓに放出することにより、情報の記憶や消去を行なうため、第１電位障壁膜ＥＶ１は、トンネル絶縁膜として機能する。
【００２６】
そして、この第１電位障壁膜ＥＶ１上に形成されている電荷蓄積膜ＥＣは、電荷を蓄積する機能を有している。具体的に、本実施の形態では、電荷蓄積膜ＥＣをポリシリコン膜ＰＦ１から形成している。本実施の形態におけるメモリセルは、電荷蓄積膜ＥＣに蓄積される電荷の有無によって、ゲート電極Ｇ下の半導体基板１Ｓ内を流れる電流を制御することにより、情報を記憶するようになっている。つまり、電荷蓄積膜ＥＣに蓄積される電荷の有無によって、ゲート電極Ｇ下の半導体基板１Ｓ内を流れる電流のしきい値電圧が変化することを利用して情報を記憶している。
【００２７】
次に、電荷蓄積膜ＥＣ上には、第２電位障壁膜ＥＶ２が形成されており、この第２電位障壁膜ＥＶ２上にゲート電極Ｇが形成されている。第２電位障壁膜ＥＶ２は、例えば、酸化シリコン膜ＯＸ２から形成されており、ゲート電極Ｇから電荷蓄積膜ＥＣへの電荷の注入を抑制するバリア障壁としての機能を有する。ゲート電極Ｇは、例えば、ポリシリコン膜ＰＦ２とコバルトシリサイド膜ＣＳの積層膜から構成されている。コバルトシリサイド膜ＣＳは、ゲート電極Ｇの低抵抗化のために形成される。
【００２８】
続いて、第１電位障壁膜ＥＶ１、電荷蓄積膜ＥＣ、第２電位障壁膜ＥＶ２およびゲート電極Ｇの両側の側壁には、例えば、酸化シリコン膜からなるサイドウォールＳＷが形成されている。そして、サイドウォールＳＷの直下にある半導体基板１Ｓ内には、ｎ型半導体領域である一対の浅い低濃度不純物拡散領域ＥＸが形成されており、この一対の浅い低濃度不純物拡散領域ＥＸに接する外側の領域に一対の深い高濃度不純物拡散領域ＭＳ、ＭＤが形成されている。この深い高濃度不純物拡散領域ＭＳ、ＭＤもｎ型半導体領域であり、深い高濃度不純物拡散領域ＭＳ、ＭＤの表面にはコバルトシリサイド膜ＣＳが形成されている。一対の浅い低濃度不純物拡散領域ＥＸと一対の深い高濃度不純物拡散領域ＭＳ、ＭＤによって、メモリセルのソース領域あるいはドレイン領域が形成される。ソース領域とドレイン領域を浅い低濃度不純物拡散領域ＥＸと深い高濃度不純物拡散領域ＭＳ、ＭＤで形成することにより、ソース領域とドレイン領域をＬＤＤ（Lightly Doped Drain）構造とすることができる。このようにして、本実施の形態におけるメモリセルが構成されている。
【００２９】
次に、本実施の形態におけるメモリセルの特徴構成について説明する。本実施の形態におけるメモリセルの特徴は、第１電位障壁膜ＥＶ１の構成にある。具体的に、本実施の形態において、第１電位障壁膜ＥＶ１は酸化シリコン膜ＯＸ１と、この酸化シリコン膜ＯＸ１の表面に形成された酸窒化シリコン膜ＳＯＸから形成され、かつ、第１電位障壁膜ＥＶ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させた構造をしている。
【００３０】
これにより、第１電位障壁膜ＥＶ１の主要構成要素である酸化シリコン膜ＯＸ１に発生しているトラップ準位（欠陥準位）を低減することができるのである。具体的には、酸化シリコン膜ＯＸ１の表面近傍に発生しているトラップ準位は、酸窒化シリコン膜ＳＯＸを形成することにより低減され、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に形成されているトラップ準位は、窒素Ｎ２を偏析させることにより、トラップ準位が窒素Ｎ２で埋め込まれることにより低減される。
【００３１】
本実施の形態では、第１電位障壁膜ＥＶ１内に存在するトラップ準位を低減することができるが、トラップ準位を低減することにより、メモリセルの記憶保持特性が向上することについて説明する。メモリセルでは、第１電位障壁膜ＥＶ１上に形成されている電荷蓄積膜ＥＣ内に電荷を蓄積することにより情報を記憶する。このため、記憶された情報を保持する観点からは、電荷蓄積膜ＥＣ内に蓄積された電荷を漏れ出させないようにすることが重要である。このため、メモリセルでは、電荷蓄積膜ＥＣを、電荷の放出に対するバリア障壁となる第１電位障壁膜ＥＶ１と第２電位障壁膜ＥＶ２で挟んだ構造をしている。
【００３２】
このとき、第１電位障壁膜ＥＶ１を構成する酸化シリコン膜ＯＸ１にトラップ準位が存在すると、電荷蓄積膜ＥＣ中に蓄積されている電荷がそのトラップ準位を介して、半導体基板１Ｓへと漏れ出す現象が生じる。つまり、酸化シリコン膜ＯＸ１にトラップ準位が存在すると、そのトラップ準位を中継地点として電荷が半導体基板１Ｓへ漏れ出すのである。したがって、酸化シリコン膜ＯＸ１中に多量のトラップ準位が生成されるほど、電荷蓄積膜ＥＣに蓄積された電荷がそのトラップ準位を介して半導体基板１Ｓに多量に漏れ出すことになる。電荷蓄積膜ＥＣに蓄積されている電荷が多量に半導体基板１Ｓに漏れ出すということは、電荷蓄積膜ＥＣに蓄積されるべき電荷量が少なくなることであり、これは、記憶されている情報が消失することを意味している。このように、第１電位障壁膜ＥＶ１を構成する酸化シリコン膜ＯＸ１にトラップ準位が存在すると、記憶保持特性が悪化することがわかる。言い換えれば、第１電位障壁膜ＥＶ１を構成する酸化シリコン膜ＯＸ１中に存在するトラップ準位を低減することができれば、メモリセルの記憶保持特性を向上させることができることがわかる。
【００３３】
そこで、本実施の形態では、第１電位障壁膜ＥＶ１を構成する酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させるように構成している。これにより、酸化シリコン膜ＯＸ１の表面に形成されているトラップ準位は、酸窒化シリコン膜ＳＯＸを形成することにより窒素原子で埋め込まれて低減されると考えられ、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に形成されるトラップ準位は、界面に偏析している窒素Ｎ２（窒素原子）によって埋め込まれて低減されると考えられる。したがって、第１電位障壁膜ＥＶ１を構成する酸化シリコン膜ＯＸ１に存在するトラップ準位を抑制することができる。この結果、メモリセルの記憶保持特性を向上することができるのである。
【００３４】
ここで、酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成すると、酸化シリコン膜ＯＸ１のトラップ準位を低減できることから、酸化シリコン膜ＯＸ１の全体を酸窒化シリコン膜ＳＯＸに代えることにより、第１電位障壁膜ＥＶ１内のトラップ準位を低減できるのではないかと考えられる。しかし、酸窒化シリコン膜ＳＯＸのバリア障壁の高さは、酸化シリコン膜ＯＸ１のバリア障壁の高さよりも低くなる特性がある。このことは、第１電位障壁膜ＥＶ１を酸化シリコン膜ＯＸ１ではなくて酸窒化シリコン膜ＳＯＸから構成すると、バリア障壁の高さが低くなることを意味し、このことは電荷蓄積膜ＥＣから電子が半導体基板１Ｓに漏れ出しやすくなることを意味している。つまり、第１電位障壁膜ＥＶ１を酸化シリコン膜ＯＸ１ではなく、酸窒化シリコン膜ＳＯＸから構成すると、第１電位障壁膜ＥＶ１のバリア障壁の高さが低くなる結果、メモリセルの記憶保持特性が悪化してしまうのである。
【００３５】
このように、バリア障壁を高くする観点から、第１電位障壁膜ＥＶ１として酸化シリコン膜ＯＸ１を採用することが望ましいのである。したがって、第１電位障壁膜ＥＶ１として、酸窒化シリコン膜ＳＯＸではなく、酸化シリコン膜ＯＸ１を採用しているのである。そして、酸化シリコン膜ＯＸ１に存在するトラップ準位を抑制することができれば、さらに、メモリセルの記憶保持特性を向上することができる観点から、本実施の形態では、第１電位障壁膜ＥＶ１を構成する酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させるように構成しているのである。すなわち、メモリセルの記憶保持特性の向上を図るために第１電位障壁膜ＥＶ１に要求される要素は、第１にバリア障壁の高さが充分に高いことと、第２にトラップ準位を抑制できることである。このことから、本実施の形態では、バリア障壁の高い酸化シリコン膜ＯＸ１を使用しつつ、トラップ準位を抑制するため、酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させるように構成しているのである。
【００３６】
なお、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させることにより、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に形成されるトラップ準位を抑制することができるが、偏析させる窒素Ｎ２の量が多すぎる場合には、この窒素Ｎ２による正の固定電荷の影響が大きくなり、メモリセルのしきい電圧が変動し、メモリセルの動作電圧の制御が困難になる。したがって、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に偏析させる窒素Ｎ２の量は、半導体基板１Ｓを構成するシリコンの表面第１層の原子数に対して３％〜７％の範囲内とすることが望ましい。言い換えれば、窒素Ｎ２の密度は、半導体基板１Ｓを構成するシリコンの表面密度に対して３％以上７％以下であることが望ましい。
【００３７】
本実施の形態におけるメモリセルは上記のように構成されており、以下に、その動作について説明する。本メモリセルの基本動作として、（１）書き込み、（２）消去、（３）読み出しの３動作を説明する。なお、本明細書では電荷蓄積膜内に電荷を増やす動作を書き込み動作、電荷を減らす動作を消去動作とする。
【００３８】
（１）書き込み動作時には、図１において、ソース領域とドレイン領域間に電位差を与える。この状態で、ゲート電極Ｇに対して高いゲートオーバードライブ電圧を加える。これにより、ゲート電極Ｇ下のｐ型ウェルＰＷＬの表面近傍にチャネル領域を形成する。この電圧条件では、ゲート電極Ｇ下のチャネル領域で強い電界が生じ、多くのホットエレクトロンが発生する。そして、第１電位障壁膜ＥＶ１を介して電荷蓄積膜ＥＣであるポリシリコン膜ＰＦ１にホットエレクトロンの一部を注入することで書き込みを行う。
【００３９】
（２）消去動作時には、ゲート電極Ｇに負電位を与え、ソース領域に正電位を与える。これにより、ソース領域端部のゲート電極Ｇとソース領域がオーバーラップした領域で強反転が生じるようにすることでバンド間トンネル現象を起こし、ホール（正孔）を生成することができる。このメモリセルにおいては、発生したホールがゲート電極Ｇに印加されたバイアス電圧（負電圧）により引かれ、電荷蓄積膜ＥＣであるポリシリコン膜ＰＦ１中に注入されることにより消去動作が行なわれる。すなわち、ホットエレクトロンを注入することにより上昇していたゲート電極Ｇのしきい値を、ホールを注入することにより引き下げることで消去を行う。
【００４０】
（３）読み出し動作時には、書き込み状態／消去状態により与えられるゲート電極Ｇのしきい値差を判別できる適切なゲート電位を印加する。これにより、書き込み状態では、ゲート電極Ｇ下のｐ型ウェルＰＷＬの表面にチャネルが形成されて電流が流れる。一方、消去状態では、ゲート電極Ｇ下のｐ型ウェルＰＷＬの表面にチャネルが形成されず、電流がほとんど流れないようにすることができる。このため、チャネルを流れる電流量により、メモリセルの書き込み状態と消去状態を判別できる。
【００４１】
あるいは、以下のようにして読み出し動作を行なうこともできる。例えば、本実施の形態におけるメモリセルにおいて、ゲート電極Ｇに電圧を印加して半導体基板１Ｓの表面近傍にチャネルを形成し、ソース領域とドレイン領域との間に流れる電流Ｉｄを計測する。この電流Ｉｄは、ゲート電極Ｇに印加する電圧Ｖｇに依存する。メモリセルが書き込み状態にあるのか、あるいは、消去状態にあるのかは、ある定められた電流Ｉｄを与える電圧Ｖｇの値で規定される。つまり、ある定められた電流Ｉｄを流すためにゲート電極Ｇに印加する電圧Ｖｇが増大する場合（しきい値が上昇する場合）には、書き込み状態と判断できる。一方、ある定められた電流Ｉｄを流すためにゲート電極Ｇに印加する電圧Ｖｇが減少する場合（しきい値が低下する場合）には、消去状態と判断することができる。このようにしても読み出し動作を行なうことができる。
【００４２】
続いて、本実施の形態における不揮発性半導体記憶装置の製造方法について図２〜図７を参照しながら説明する。まず、図２に示すように、ホウ素（Ｂ）などのｐ型不純物を導入したシリコン単結晶よりなる半導体基板１Ｓを用意する。このとき、半導体基板１Ｓは、略円盤形状をした半導体ウェハの状態になっている。そして、半導体基板１Ｓに素子分離領域を形成する（図２〜図７では図示されず）。素子分離領域は、素子が互いに干渉しないようにするために設けられる。この素子分離領域は、例えばＬＯＣＯＳ（local Oxidation of silicon）法やＳＴＩ（shallow trench isolation）法を用いて形成することができる。例えば、ＳＴＩ法では、以下のようにして素子分離領域を形成している。すなわち、半導体基板１Ｓにフォトリソグラフィ技術およびエッチング技術を使用して素子分離溝を形成する。そして、素子分離溝を埋め込むように半導体基板１Ｓ上に酸化シリコン膜を形成し、その後、化学的機械的研磨法（ＣＭＰ；chemical mechanical polishing）により、半導体基板１Ｓ上に形成された不要な酸化シリコン膜を除去する。これにより、素子分離溝内にだけ酸化シリコン膜を埋め込んだ素子分離領域を形成することができる。
【００４３】
続いて、半導体基板１Ｓに不純物を導入することにより、ｐ型ウェルＰＷＬを形成する。ｐ型ウェルＰＷＬは、例えばホウ素などのｐ型不純物をイオン注入法により半導体基板１Ｓに導入することで形成される。
【００４４】
次に、図３に示すように、半導体基板１Ｓ（ｐ型ウェルＰＷＬ）上に、例えば、膜厚が約７ｎｍの酸化シリコン膜ＯＸ１を形成する。本実施の形態では、酸化シリコン膜ＯＸ１を、水素ガス（Ｈ２）を含まない原料ガスを使用したプラズマ成膜法で形成している。
【００４５】
一般的に、酸化シリコン膜ＯＸ１は、例えば、水素／酸素法（水素ガスと酸素ガスとの混合雰囲気中で半導体基板１Ｓを１０００℃に５０秒間保持する方法）で形成される。なぜなら、水素／酸素法によれば、トラップ準位の少ない膜質の良好な酸化シリコン膜ＯＸ１を形成することができるからである。しかし、水素／酸素法では、酸化シリコン膜ＯＸ１の成膜速度が遅く、充分なスループットを得ることができない問題点がある。つまり、不揮発性半導体記憶装置の製造を行なう量産工場では、膜質の信頼性を向上する必要もあるが、充分なスループットを確保することが最も最優先される事項となっている。
【００４６】
さらに、水素／酸素法では、水素ガス（Ｈ２）を使用するため、酸化シリコン膜ＯＸ１の膜内に水素が導入されてしまう問題点もある。酸化シリコン膜ＯＸ１に水素が導入されると、この酸化シリコン膜ＯＸ１に導入された水素が様々な工程によって様々な領域に拡散し、不揮発性半導体記憶装置の特性を劣化させる原因となる。例えば、不揮発性半導体記憶装置が製造された後、酸化シリコン膜ＯＸ１に導入された水素が電荷蓄積膜に拡散すると、電荷蓄積膜に蓄積されている電子（−電荷）と水素イオン（＋電荷）が結合してしまう。すると、電荷蓄積膜に蓄積されている電子が減少することになり、書き込み状態にあるにもかかわらず、読み出し動作で消去状態にあると誤判断されるおそれがある。
【００４７】
そこで、本実施の形態では、酸化シリコン膜ＯＸ１を形成する方法として、水素フリー原料ガスを使用したプラズマ成膜法が使用される。即ち、水素無添加の原料ガスを用いて、非水素雰囲気下でプラズマ成膜を行う。このプラズマ成膜法によれば、酸化シリコン膜ＯＸ１の成膜速度が水素／酸素法に比べて充分に速いため、スループットの向上を図ることができる利点がある。つまり、スループットの向上を最優先とする量産工場では、酸化シリコン膜ＯＸ１をプラズマ成膜法で形成することにより、スループットの向上を確保できる。
【００４８】
さらに、プラズマの原料となる原料ガスに水素ガスを使用していないため、酸化シリコン膜ＯＸ１中に水素が導入されることを抑制することができる。このため、酸化シリコン膜ＯＸ１中に含まれる水素が拡散することにより、不揮発性半導体記憶装置の特性劣化を招くことを抑制することができるのである。例えば、本実施の形態におけるプラズマ成膜法では、シラン（ＳｉＨ４）と一酸化窒素（ＮＯ）を含むプラズマによって酸化シリコン膜ＯＸ１を形成することができる。このとき、シランには水素が含まれているので、生成される酸化シリコン膜ＯＸ１にも水素が導入されるように思われるが、プラズマ成膜法ではほとんど酸化シリコン膜ＯＸ１中に水素は導入されない。酸化シリコン膜ＯＸ１中にかなりの水素が導入されるのは、水素ガス（Ｈ２）を用いているときであり、本実施の形態では、水素ガスを用いていないため、酸化シリコン膜ＯＸ１中にほとんど水素を導入しないことができるのである。さらに、本実施の形態におけるプラズマ成膜法では、酸素プラズマだけを用いて酸化シリコン膜ＯＸ１を形成することもできる。
【００４９】
このように本実施の形態では、酸化シリコン膜ＯＸ１を形成する方法として、水素フリー原料ガスを使用したプラズマ成膜法（水素フリープラズマ成膜法）が使用されるが、酸化シリコン膜ＯＸ１を形成する別の方法として、水素フリー熱酸化法もある。そこで、改めて、水素フリープラズマ成膜法と、水素／酸素法と、水素フリー熱酸化法との相違点を説明する。具体的に、酸化シリコン膜ＯＸ１の成膜速度（スループット）の観点から水素フリープラズマ成膜法と、水素／酸素法と、水素フリー熱酸化法との相違点を説明する。
【００５０】
まず、水素フリー熱酸化法の特徴について説明する。水素フリー熱酸化法では、水素を含有しない酸素ガスを使用した熱処理で酸化シリコン膜ＯＸ１を形成する。このとき、酸素ガスが熱処理で充分に分解しきれないため、シリコン（半導体基板１Ｓ）内の酸素の拡散レートが遅くなる。このことは、シリコン（半導体基板１Ｓ）上に形成される酸化シリコン膜ＯＸ１の形成速度（スループット）が遅くなるということを意味する。特に、水素フリープラズマ成膜法と、水素／酸素法と、水素フリー熱酸化法のなかで、水素フリー熱酸化法が最も酸化シリコン膜の成膜速度（スループット）が遅くなる。
【００５１】
続いて、水素／酸素法の特徴について説明する。水素／酸素法では、酸素と水素の熱反応を利用してシリコン（半導体基板１Ｓ）上に酸化シリコン膜ＯＸ１を形成する。具体的に、熱処理によって、水素と酸素が反応し、ＯＨ（水酸基）が形成される。このＯＨ（水酸基）は、酸素（Ｏ２）よりもシリコン中の拡散レートが速いという性質がある。したがって、水素／酸素法によれば、ＯＨ（水酸基）によるシリコンの酸化が進みやすく、水素フリー熱酸化法に比べて、酸化シリコン膜ＯＸ１の成膜速度（スループット）が速くなる性質がある。
【００５２】
次に、水素フリープラズマ成膜法の特徴について説明する。水素フリープラズマ成膜法では、酸素を含む原料ガスをプラズマエネルギーで活性化させて酸化シリコン膜ＯＸ１を形成する。すなわち、原料ガスに含まれる酸素は、プラズマエネルギーにより、酸素ラジカルになる。この酸素ラジカルは、シリコン（半導体基板１Ｓ）中の拡散レートが高いという性質を有している。このことから、水素フリープラズマ成膜法では、拡散レートの高い酸素ラジカルが形成されるので、酸化シリコン膜ＯＸ１の成膜速度（スループット）が著しく速くなるという特徴がある。特に、水素フリープラズマ成膜法は、水素フリー熱酸化法や水素／酸素法に比べて、酸化シリコン膜ＯＸ１の成膜速度（スループット）が速くなる。以上のことから、酸化シリコン膜ＯＸ１の形成速度を上げてスループットを向上する観点からは、水素フリープラズマ成膜法が、水素／酸素法や水素フリー熱酸化法よりも優れていることがわかる。
【００５３】
一方、プラズマ成膜法で形成される酸化シリコン膜ＯＸ１は、水素／酸素法で形成される酸化シリコン膜ＯＸ１よりも膜質が良くないことが知られている。ここでいう酸化シリコン膜ＯＸ１の膜質が良くないとは、酸化シリコン膜ＯＸ１に生成されるトラップ準位の量が多くなることを言っている。
【００５４】
このことから、本実施の形態における不揮発性半導体記憶装置の製造工程においては、スループットを向上できる観点から、プラズマ成膜法を使用することで、酸化シリコン膜ＯＸ１を形成することを前提とした上で、さらに、酸化シリコン膜ＯＸ１の膜質（トラップ準位の生成量）を改善するための手段を講じる必要があることがわかる。
【００５５】
以下では、プラズマ成膜法で形成された酸化シリコン膜ＯＸ１の膜内に生成されるトラップ準位を低減するための工程について説明する。
【００５６】
図４に示すように、酸化シリコン膜ＯＸ１に対して、プラズマ窒化処理を施す。このプラズマ窒化処理によって、酸化シリコン膜ＯＸ１の表面に窒素Ｎ１を導入することができる。このときのプラズマ窒化処理では、半導体基板１Ｓを比較的高温に加熱した状態で実施する。具体的には、プラズマ窒化処理において、半導体基板１Ｓを７５０℃以上に加熱した状態で処理する。
【００５７】
このようにプラズマ窒化処理を高温で実施するのは以下に示す理由からである。第１の理由は、半導体基板１Ｓを高温に加熱した状態でないと、酸化シリコン膜ＯＸ１の表面に窒素Ｎ１が導入されないからである。つまり、プラズマ窒化処理で効率よく酸化シリコン膜ＯＸ１の表面に窒素Ｎ１を導入するため、半導体基板１Ｓを７５０℃以上で加熱しているのである。
【００５８】
第２の理由は、半導体基板１Ｓを低温にした状態でプラズマ窒化処理を実施する場合のほうが、半導体基板１Ｓを高温にした状態でプラズマ窒化処理を実施する場合よりも、酸化シリコン膜ＯＸ１にダメージが残るからである。ここでいう酸化シリコン膜ＯＸ１へのダメージとは、酸化シリコン膜ＯＸ１にトラップ準位が生成されることを意味している。なぜなら、低温でのプラズマ窒化処理と高温でのプラズマ窒化処理のどちらでも、プラズマを構成するイオンやラジカルが酸化シリコン膜ＯＸ１の表面に衝突してトラップ準位を生成するが、半導体基板１Ｓを高温に加熱することにより、トラップ準位を修復する修復処理が進むからである（アニール効果）。したがって、本実施の形態では、半導体基板１Ｓを比較的高温に加熱した状態でプラズマ窒化処理を実施しているのである。
【００５９】
このプラズマ窒化処理によって、酸化シリコン膜ＯＸ１の表面に窒素Ｎ１が導入されるが、この窒素Ｎ１は窒化シリコン膜に近い状態になっている。導入された窒素Ｎ１が窒化シリコン膜に近い状態になっているということは、この段階では、酸化シリコン膜ＯＸ１の表面にはトラップ準位が多数存在していることを示している。つまり、酸化シリコン膜ＯＸ１上に形成された窒化シリコン膜の内部は歪みが発生しており、シリコンと窒素との結合が切れたり曲がったりしてトラップ準位が形成されることになる。このことから、プラズマ窒化処理で酸化シリコン膜ＯＸ１の表面に窒素Ｎ１を導入しただけでは、酸化シリコン膜ＯＸ１の表面に形成されるトラップ準位を低減することはできない。
【００６０】
本実施の形態で実施しているプラズマ窒化処理は、酸化シリコン膜ＯＸ１の表面に窒素Ｎ１を導入するための工程であり、酸化シリコン膜ＯＸ１に形成されているトラップ準位を低減するには、以下に示す工程を実施する必要がある。なお、プラズマ窒化処理で酸化シリコン膜ＯＸ１の表面にだけ窒素Ｎ１が導入される現象は、プラズマ内にある窒素のエネルギーが比較的小さいことに起因しているからであると解釈されている。
【００６１】
次に、図５に示すように、１００％の一酸化窒素（ＮＯ）雰囲気下で、半導体基板１Ｓを９５０℃に１８０秒間保持する加熱処理を実施する。これにより、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２が導入されるとともに、酸化シリコン膜ＯＸ１の表面に導入されている窒素が酸化シリコン膜ＯＸ１と反応して酸窒化シリコン膜ＳＯＸが形成される。この一酸化窒素雰囲気中での加熱処理では、窒素Ｎ２が酸化シリコン膜ＯＸ１の内部を通過して半導体基板１Ｓと酸化シリコン膜ＯＸ１との界面に偏析する現象が生じるとともに、９５０℃という高い温度での加熱処理によって、プラズマ窒化処理で酸化シリコン膜ＯＸ１の表面に導入していた窒素が酸化シリコン膜ＯＸ１と反応することにより、酸窒化シリコン膜が形成される現象が生じる。特に、一酸化窒素ガス雰囲気中で加熱処理を施すことにより、半導体基板１Ｓと酸化シリコン膜ＯＸ１の界面に窒素Ｎ２が偏析するという現象が顕著に現れる。
【００６２】
これにより、酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させることができる。したがって、酸化シリコン膜ＯＸ１の表面に形成されているトラップ準位は、酸窒化シリコン膜ＳＯＸを形成することにより窒素原子で埋め込まれて低減されると考えられ、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に形成されるトラップ準位は、界面に偏析している窒素Ｎ２（窒素原子）によって埋め込まれて低減されると考えられる。このことから、酸化シリコン膜ＯＸ１に存在するトラップ準位を抑制することができる。
【００６３】
プラズマ窒化処理では、酸化シリコン膜ＯＸ１の表面に窒化シリコン膜に近い状態で窒素Ｎ１が導入されていたが、その後、一酸化窒素を含む雰囲気中での加熱処理により、この窒化シリコン膜に近い状態で導入されていた窒素Ｎ１を酸窒化シリコン膜ＳＯＸにすることができる。酸窒化シリコン膜によれば、窒化シリコン膜より内部に発生する歪みが少なく、窒素とシリコンとの間で形成される切れた結合に酸素が埋め込まれることによりトラップ準位が低減されると考えられている。したがって、酸化シリコン膜ＯＸ１の表面に形成されるトラップ準位は、酸窒化シリコン膜ＳＯＸを形成することにより低減することができるのである。
【００６４】
さらに、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面にも多数のトラップ準位が存在するが、上述した一酸化窒素を含む雰囲気中での加熱処理により、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に形成されているトラップ準位を窒素Ｎ２が埋め込むので、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面におけるトラップ準位を低減することができるのである。
【００６５】
以上のように、プラズマ窒化処理と、一酸化窒素を含む雰囲気中での加熱処理とを組み合わせることにより、酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させることができる。この結果、酸化シリコン膜ＯＸ１に存在するトラップ準位を低減することができる顕著な効果を得ることができるのである。
【００６６】
なお、一酸化窒素を含む雰囲気中での加熱処理において、一酸化窒素の濃度を１００％、半導体基板１Ｓの加熱温度を９５０℃、処理時間を１８０秒と記載しているが、これに限らず、例えば、半導体基板１Ｓと酸化シリコン膜ＯＸ１の界面に同量の窒素Ｎ２を導入できるように、一酸化窒素の濃度、半導体基板１Ｓの加熱温度および処理時間を所定値で組み合わせてもよい。
【００６７】
ただし、半導体基板１Ｓの加熱温度を９５０℃以下にすると、半導体基板１Ｓと酸化シリコン膜ＯＸ１の界面に窒素Ｎ２を導入することが難しい。一方、半導体基板１Ｓの温度を１０５０℃以上にすると、酸化シリコン膜ＯＸ１自体の熱劣化が進んでしまう。このことから、半導体基板１Ｓの加熱温度は、９５０℃以上１０５０℃以下であることが望ましい。
【００６８】
また、一酸化窒素の濃度は１００％でなくてもよい。ただし、低濃度の一酸化窒素を使用する場合は、酸化シリコン膜ＯＸ１の膜質に影響を与える活性ガスを一酸化窒素の希釈に用いることはできないため、アルゴン（Ａｒ）や窒素などの不活性ガスを希釈に用いる必要がある。さらに、半導体基板１Ｓと酸化シリコン膜ＯＸ１の界面に窒素Ｎ２を導入することができるガスであれば、一酸化窒素に換えて他のガス種を使用してもよい。ただし、アンモニアなど水素を含むガスは、かえって酸化シリコン膜ＯＸ１中のトラップ準位を増加させる作用があるため避けたほうがよい。
【００６９】
次に、図６に示すように、酸窒化シリコン膜ＳＯＸ上にポリシリコン膜ＰＦ１を形成する。ポリシリコン膜ＰＦ１は、例えば、モノシラン（ＳｉＨ４）雰囲気下で、半導体基板１Ｓを６５０℃に６０秒間保持するＣＶＤ（Chemical Vapor Deposition）法で形成することができる。ただし、その他の原料ガスを使用するＣＶＤ法を使用してもよい。ポリシリコン膜ＰＦ１の膜厚は、例えば、３ｎｍ〜６ｎｍである。
【００７０】
続いて、ポリシリコン膜ＰＦ１上に酸化シリコン膜ＯＸ２を形成する。この酸化シリコン膜ＯＸ２は、例えば、９５０℃の水蒸気雰囲気中で半導体基板１Ｓを６０秒間保持する方法で形成することができるが、その他の方法で形成してもよい。酸化シリコン膜ＯＸ２の膜厚は、例えば、３ｎｍ〜５ｎｍである。
【００７１】
その後、酸化シリコン膜ＯＸ２上にポリシリコン膜ＰＦ２を形成する。ポリシリコン膜ＰＦ２は、ＣＶＤ法を使用して形成することができる。具体的には、例えば、モノシランを原料として半導体基板１Ｓを６５０℃に保持するＣＶＤ法で形成することができる。
【００７２】
そして、図７に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、ポリシリコン膜ＰＦ２、酸化シリコン膜ＯＸ２、ポリシリコン膜ＰＦ１、酸窒化シリコン膜ＳＯＸおよび酸化シリコン膜ＯＸ１を順次加工する。これにより、ポリシリコン膜ＰＦ２からなるゲート電極Ｇと、酸化シリコン膜ＯＸ２からなる第２電位障壁膜ＥＶ２と、ポリシリコン膜ＰＦ１からなる電荷蓄積膜ＥＣと、酸窒化シリコン膜ＳＯＸと酸化シリコン膜ＯＸ１からなる第１電位障壁膜ＥＶ１とを形成することができる。
【００７３】
次に、図１に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、ゲート電極Ｇに整合した浅い低濃度不純物拡散領域ＥＸを形成する。浅い低濃度不純物拡散領域ＥＸは、リンや砒素などのｎ型不純物を導入したｎ型半導体領域である。
【００７４】
その後、半導体基板１Ｓ上に酸化シリコン膜を形成する。酸化シリコン膜は、例えば、ＣＶＤ法を使用して形成することができる。そして、酸化シリコン膜を異方性エッチングすることにより、サイドウォールＳＷを形成する。これにより、ゲート電極Ｇの両側の側壁にサイドウォールＳＷが形成される。これらのサイドウォールＳＷは、酸化シリコン膜の単層膜から形成するようにしたが、これに限らず、例えば、窒化シリコン膜と酸化シリコン膜の積層膜からなるサイドウォールＳＷを形成してもよい。
【００７５】
続いて、フォトリソグラフィ技術およびイオン注入法を使用することにより、サイドウォールＳＷに整合した深い高濃度不純物拡散領域ＭＳ、ＭＤを形成する。深い高濃度不純物拡散領域ＭＳ、ＭＤは、リンや砒素などのｎ型不純物を導入したｎ型半導体領域である。この深い高濃度不純物拡散領域ＭＳ、ＭＤと浅い低濃度不純物拡散領域ＥＸによってメモリセルのソース領域あるいはドレイン領域が形成される。このようにソース領域とドレイン領域を浅い低濃度不純物拡散領域ＥＸと深い高濃度不純物拡散領域ＭＳ、ＭＤで形成することにより、ソース領域およびドレイン領域をＬＤＤ（Lightly Doped Drain）構造とすることができる。
【００７６】
このようにして、深い高濃度不純物拡散領域ＭＳ、ＭＤを形成した後、１０００℃程度の熱処理を行なう。これにより、導入した不純物の活性化が行なわれる。
【００７７】
次に、半導体基板１Ｓ上にコバルト膜を形成した後、熱処理を施すことにより、ゲート電極Ｇを構成するポリシリコン膜ＰＦ２とコバルト膜を反応させて、コバルトシリサイド膜ＣＳを形成する。これにより、ゲート電極Ｇはポリシリコン膜ＰＦ２とコバルトシリサイド膜ＣＳの積層構造となる。同様に、深い高濃度不純物拡散領域ＭＳ、ＭＤの表面においてもシリコンとコバルト膜が反応してコバルトシリサイド膜ＣＳが形成される。
【００７８】
なお、本実施の形態では、コバルトシリサイド膜ＣＳを形成するように構成しているが、例えば、コバルトシリサイド膜ＣＳに代えてニッケルシリサイド膜やチタンシリサイド膜を形成するようにしてもよい。以上のようにして、本実施の形態における不揮発性半導体記憶装置を製造することができる。
【００７９】
本実施の形態によれば、高温のプラズマ窒化処理と、一酸化窒素を含む雰囲気中での加熱処理とを組み合わせて実施することにより、酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させることができる。この結果、酸化シリコン膜ＯＸ１に存在するトラップ準位を低減することができ、メモリセルの記憶保持特性の向上を図ることができる。
【００８０】
以下に、プラズマ窒化処理についての考察を説明する。まず、プラズマ窒化処理における処理温度とトラップ準位の密度との関係について説明する。図８は、プラズマ窒化処理における処理温度（半導体基板１Ｓの温度）と、酸化シリコン膜ＯＸ１の膜中に存在するトラップ準位の密度との相関関係を示した図である。一方、図９は、プラズマ窒化処理における処理温度（半導体基板１Ｓの温度）と、半導体基板１Ｓと酸化シリコン膜ＯＸ１の界面に存在するトラップ準位の密度（界面トラップ密度）との相関関係を示す図である。
【００８１】
図８および図９は、酸化シリコン膜ＯＸ１上に直径３００μｍのアルミニウム電極を形成し、このアルミニウム電極に負方向の電圧を印加することにより、５×１０−５Ａ／ｃｍ２の定電流を０．０１Ｃ／ｃｍ２だけ酸化シリコン膜ＯＸ１に流した場合の電圧値変化ΔＶｇと、界面トラップ密度とを測定したものである。
【００８２】
図８において、電圧値変化ΔＶｇは、酸化シリコン膜ＯＸ１中に蓄積された電子によるものであり、電圧値変化ΔＶｇは、酸化シリコン膜ＯＸ１内のトラップ準位の密度に相当するものである。つまり、酸化シリコン膜ＯＸ１内にトラップ準位が形成されると、そのトラップ準位に電子が捕獲される。この捕獲された電子により電圧値変化ΔＶｇが生じる。具体的には、例えば、酸化シリコン膜ＯＸ１内のトラップ準位が増えれば、それだけ、そのトラップ準位に捕獲される電子の数も多くなることから、これらの電子による電圧値変化ΔＶｇは大きくなる。したがって、酸化シリコン膜ＯＸ１内のトラップ準位の密度と、電圧値変化ΔＶｇは、比例する関係にあることが理解される。
【００８３】
そこで、図８を見ると、電圧値変化ΔＶｇは、プラズマ窒化処理の処理温度が高温であるほど低下していることがわかる（曲線１０１）。これは、プラズマ窒化処理の処理温度が高温になれば、酸化シリコン膜ＯＸ１中に存在するトラップ準位の密度が低くなることを示している。さらに、図９においても、界面トラップ密度は、プラズマ窒化処理の処理温度が高温であるほど低下していることがわかる（曲線１０２）。特に、界面トラップ密度は、プラズマ窒化処理の処理温度が７５０℃以上になると、急激に低下していることがわかる。このことから、プラズマ窒化処理は処理温度を７５０℃以上にして実施することが、酸化シリコン膜ＯＸ１中のトラップ準位を低減できる観点から望ましいことがわかる。特に、プラズマ窒化処理の処理温度を７５０℃以上にすると、図９から、界面トラップ密度を８×１０１１（／ｃｍ２）以下とすることができる。界面トラップ密度を８×１０１１（／ｃｍ２）以下とすることにより、リーク電流を充分に低減することができる。
【００８４】
以上のように、定電流ストレスによる実験結果から、プラズマ窒化処理の処理温度が高温であればあるほど酸化シリコン膜ＯＸ１に生成されるトラップ準位を抑制できることを意味している。このようにプラズマ窒化処理の処理温度が高温であるほど、プラズマ窒化処理で酸化シリコン膜ＯＸ１に形成されるトラップ準位（トラップ準位の密度）が低減されるのは、酸化シリコン膜ＯＸ１に導入されるプラズマダメージ（イオンやラジカルの衝突）が回復されるためである。
【００８５】
続いて、プラズマ窒化処理によって酸化シリコン膜ＯＸ１の表面に導入された窒素Ｎ１（図４参照）の化学結合状態を調べた結果について説明する。図１０および図１１は、窒素の１ｓ軌道の電子をＸＰＳ（Ｘ線光電子分光法）で測定した結果である。図１０は、酸化シリコン膜の膜厚が７ｎｍのものを測定した結果であり、図１１は、膜厚が７ｎｍの酸化シリコン膜をフッ酸によるエッチングで２ｎｍの膜厚にしたものを測定した結果である。つまり、図１１は、膜厚が７ｎｍの状態でプラズマ窒化処理したものを、膜厚が２ｎｍになるまでエッチングしたものであり、膜厚が７ｎｍの酸化シリコン膜の内部の状態を測定したものに対応している。
【００８６】
このとき、プラズマ窒化処理の処理温度は４５０℃、５５０℃、６７５℃、７５０℃、８００℃としている。図１０において、プラズマ窒化処理の処理温度を４５０℃、５５０℃、６７５℃、７５０℃、８００℃としているものを、それぞれ、曲線２０１〜曲線２０５で示している。同様に、図１１において、プラズマ窒化処理の処理温度を４５０℃、５５０℃、６７５℃、７５０℃、８００℃としているものを、それぞれ、曲線２０６〜曲線２１０で示している。
【００８７】
図１０に示すように、曲線２０１〜曲線２０５においては、ＸＰＳのピークが明瞭に観察されており、そのピークのエネルギー値（結合エネルギー値）から窒素Ｎ１は、窒化シリコン膜に近い化学結合状態にあることがわかる。一方、図１１に示すように、曲線２０６〜曲線２１０においては、ＸＰＳのピークが観測されていない。ここで、ＸＰＳは、酸化シリコン膜の表面から４ｎｍ程度の情報しか与えないことを考慮すると、図１０および図１１から、プラズマ窒化処理において、窒素Ｎ１は酸化シリコン膜ＯＸ１の表面付近にしか導入されていないことと、窒素Ｎ１は窒化シリコン膜に近い化学結合状態にあることが理解される。
【００８８】
以下に、一酸化窒素を含む雰囲気中の加熱処理ついての考察を説明する。まず、プラズマ窒化処理を施した後、一酸化窒素を含む雰囲気中での加熱処理を施すことにより、酸化シリコン膜ＯＸ１の構造がどのように変化するかについて説明する。図１２および図１３は、窒素の１ｓ軌道の電子をＸＰＳ（Ｘ線光電子分光法）で測定した結果である。図１２は、酸化シリコン膜の膜厚が７ｎｍのものを測定した結果であり、図１３は、膜厚が７ｎｍの酸化シリコン膜をフッ酸によるエッチングで２ｎｍの膜厚にしたものを測定した結果である。つまり、図１３は、膜厚が７ｎｍの状態において、一酸化窒素を含む雰囲気中で加熱処理したものを、膜厚が２ｎｍになるまでエッチングしたものであり、膜厚が７ｎｍの酸化シリコン膜の内部の状態を測定したものに対応している。
【００８９】
このとき、一酸化窒素を含む雰囲気中での加熱処理の処理温度は４５０℃、５５０℃、６７５℃、７５０℃、８００℃としている。図１２において、一酸化窒素を含む雰囲気中での加熱処理の処理温度を４５０℃、５５０℃、６７５℃、７５０℃、８００℃としているものを、それぞれ、曲線３０１〜曲線３０５で示している。同様に、図１３において、一酸化窒素を含む雰囲気中での加熱処理の処理温度を４５０℃、５５０℃、６７５℃、７５０℃、８００℃としているものを、それぞれ、曲線３０６〜曲線３１０で示している。
【００９０】
図１２に示すように、曲線３０１〜曲線３０５においては、ＸＰＳのピークが明瞭に観察されており、酸化シリコン膜ＯＸ１の表面近傍に窒素Ｎ１が存在していることが理解される。ただし、そのピークのエネルギー値（結合エネルギー値）は、図１０に示す曲線２０１〜曲線２０５のもとは異なっていることがわかる。これは、窒素Ｎ１が、一酸化窒素を含む雰囲気中での加熱処理によって、周囲の酸化シリコン膜ＯＸ１と反応することより、酸窒化シリコン膜ＳＯＸを形成していることを意味している（図５参照）。一方、図１３に示すように、曲線３０６〜曲線３１０においても、図１１に示す曲線２０６〜曲線２１０と異なり、ＸＰＳのピークが観測されている。ただし、そのピークのエネルギー値は、図１０に示す曲線２０１〜曲線２０５や図１２に示す曲線３０１〜曲線３０５のものとも異なっている。これは、一酸化窒素を含む雰囲気中の加熱処理によって、半導体基板１Ｓと酸化シリコン膜ＯＸ１との界面に窒素Ｎ２が導入されていることと、そのピークのエネルギー値から、この窒素Ｎ２は酸化シリコン膜ＯＸ１と反応しておらず、半導体基板１Ｓと酸化シリコン膜ＯＸ１の界面に偏析していることがわかる。
【００９１】
続いて、一酸化窒素を含む雰囲気中での加熱処理の効果を検証するために、酸化シリコン膜ＯＸ１内のトラップ準位の密度と、半導体基板１Ｓと酸化シリコン膜ＯＸ１との界面に存在するトラップ準位の密度（界面トラップ密度）を測定した結果を示す。
【００９２】
図１４は、プラズマ窒化処理における処理温度（半導体基板１Ｓの温度）と、酸化シリコン膜ＯＸ１の膜中に存在するトラップ準位の密度との相関関係を示した図である。図１４において、曲線４０１は、酸化シリコン膜ＯＸ１に対してプラズマ窒化処理を施した後、引き続き、一酸化窒素を含む雰囲気中で加熱処理を行ない、その後、曲線１０１と同様の測定を行なった結果である。
【００９３】
一方、図１５は、プラズマ窒化処理における処理温度（半導体基板１Ｓの温度）と、半導体基板１Ｓと酸化シリコン膜ＯＸ１の界面に存在するトラップ準位の密度（界面トラップ密度）との相関関係を示す図である。図１５において、曲線４０２は、酸化シリコン膜ＯＸ１に対してプラズマ窒化処理を施した後、引き続き、一酸化窒素を含む雰囲気中で加熱処理を行ない、その後、曲線１０２と同様の測定を行なった結果である。
【００９４】
図１４および図１５を見ると、曲線１０１、１０２と同様に、曲線４０１、４０２においても、プラズマ窒化処理が高温であるほど膜中のトラップ準位の密度に対応する電圧値変化ΔＶｇも、界面トラップ密度も低下する傾向にあることがわかる。さらに、曲線１０１、１０２と、曲線４０１、４０２とを比較すると、曲線４０１および曲線４０２の値が曲線１０１や曲線１０２の値よりも非常に小さくなっていることがわかる。
【００９５】
以上の傾向は、プラズマ窒化処理と、一酸化窒素を含む雰囲気中での加熱処理を組み合わせることで、酸化シリコン膜ＯＸ１内のトラップ準位の密度と界面トラップ密度の両方を大きく低減できることを意味している。このとき、プラズマ窒化処理の処理温度は、７５０℃以上において充分小さな値に飽和していることから、プラズマ窒化処理の処理温度は７５０℃以上にすることが望ましいことがわかる。
【００９６】
本実施の形態によれば、高温のプラズマ窒化処理と、一酸化窒素を含む雰囲気中での加熱処理とを組み合わせて実施することにより、酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させることができる。この結果、酸化シリコン膜ＯＸ１に存在するトラップ準位を低減することができるので、メモリセルの電荷蓄積能力を向上でき、それによって、メモリセルの記憶保持特性の向上を図ることができるのである。
【００９７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９８】
前記実施の形態では、電荷蓄積膜にポリシリコン膜を使用するフローティングゲート型不揮発性メモリについて説明したが、これに限らず、例えば、電荷蓄積膜に窒化シリコン膜を使用するＭＯＮＯＳ型不揮発性メモリにも適用することができる。
【産業上の利用可能性】
【００９９】
本発明は、不揮発性半導体記憶装置を製造する製造業に幅広く利用することができる。
【符号の説明】
【０１００】
１Ｓ  半導体基板
１０１、１０２  曲線
２０１〜２１０  曲線
３０１〜３１０  曲線
４０１、４０２  曲線
ＣＳ  コバルトシリサイド膜
ＥＣ  電荷蓄積膜
ＥＶ１  第１電位障壁膜
ＥＶ２  第２電位障壁膜
ＥＸ  浅い低濃度不純物拡散領域
Ｇ  ゲート電極
ＭＤ  深い高濃度不純物拡散領域
ＭＳ  深い高濃度不純物拡散領域
Ｎ１  窒素
Ｎ２  窒素
ＯＸ１  酸化シリコン膜
ＯＸ２  酸化シリコン膜
ＰＦ１  ポリシリコン膜
ＰＦ２  ポリシリコン膜
ＰＷＬ  ｐ型ウェル
ＳＯＸ  酸窒化シリコン膜
ＳＷ  サイドウォール
【図１】
2010153789.tif 000003
【図２】
2010153789.tif 000004
【図３】
2010153789.tif 000005
【図４】
2010153789.tif 000006
【図５】
2010153789.tif 000007
【図６】
2010153789.tif 000008
【図７】
2010153789.tif 000009
【図８】
2010153789.tif 000010
【図９】
2010153789.tif 000011
【図１０】
2010153789.tif 000012
【図１１】
2010153789.tif 000013
【図１２】
2010153789.tif 000014
【図１３】
2010153789.tif 000015
【図１４】
2010153789.tif 000016
【図１５】
2010153789.tif 000017