(57)【要約】      （修正有）【課題】不揮発性メモリは一般に、メモリコントローラとの間で書き込みを調整するために双方向通信を必要とするという事実があるにもかかわらず、ＤＲＡＭと不揮発性メモリの両方に共通の標準規格を使用することができる方法を提供する。【解決手段】不揮発性メモリ１２の或るパッケージコネクタ（ＺＱピン）は、読み出し時において、メモリコントローラ１０との通信を含まない１つの機能に使用でき、かつ書き込み時において、メモリコントローラ１０との通信に使用できる。特に、書き込み時におけるこれらの通信は、不揮発性メモリ１２が書き込みの準備ができるまで書き込みが保留されなければならないように、メモリ１２がビジーな時と、メモリ１２が書き込みの準備ができた時とを、メモリコントローラ１０に知らせるものであることが可能である。【選択図】図１
2010153018.tif 000002
【特許請求の範囲】
【請求項１】
読み出し時において第１の機能を提供するパッケージコネクタと、
書き込み時において前記第１の機能とは異なる第２の機能を提供し、前記パッケージコネクタを用いてメモリコントローラと、当該不揮発性メモリが書き込みの準備ができているかどうかについて通信する制御回路と、
を備えたことを特徴とする不揮発性メモリ。
【請求項２】
前記パッケージコネクタはキャリブレーションピンであることを特徴とする請求項１に記載の不揮発性メモリ。
【請求項３】
前記パッケージコネクタはＺＱピンであることを特徴とする請求項２に記載の不揮発性メモリ。
【請求項４】
前記ＺＱピンに選択的に結合可能な電流源を含むことを特徴とする請求項２に記載の不揮発性メモリ。
【請求項５】
前記ＺＱピンは接地された抵抗器に結合していることを特徴とする請求項４に記載の不揮発性メモリ。
【請求項６】
前記制御回路は、前記抵抗器を介して接地された前記電流源から電流を発生させることによって、レディ／ビジー信号を生成する、ことを特徴とする請求項５に記載の不揮発性メモリ。
【請求項７】
前記制御回路は、前記パッケージコネクタに第１の電位を発生させて、当該不揮発性メモリへの書き込み時において待機状態を指示する、ことを特徴とする請求項１に記載の不揮発性メモリ。
【請求項８】
前記制御回路は、前記パッケージコネクタに第２の電位を発生させて、前記メモリコントローラに当該不揮発性メモリへの書き込みを再試行すべきことを指示する、ことを特徴とする請求項７に記載の不揮発性メモリ。
【請求項９】
当該不揮発性メモリは相変化メモリであることを特徴とする請求項１に記載の不揮発性メモリ。
【請求項１０】
メモリコントローラとのデータ通信を含まない読み出し時における１つの機能に使用される、不揮発性メモリのパッケージコネクタを、書き込み時においてメモリコントローラとの通信に用いて、前記不揮発性メモリが書き込みの準備ができているかどうかを知らせることを含む、ことを特徴とする方法。
【請求項１１】
前記パッケージコネクタを用いて、前記不揮発性メモリがビジー状態にあり、書き込み不能である時を知らせることを含む、ことを特徴とする請求項１０に記載の方法。
【請求項１２】
キャリブレーションピンを前記パッケージコネクタとして用いることを含むことを特徴とする請求項１０に記載の方法。
【請求項１３】
ＺＱピンを前記キャリブレーションピンとして用いることを含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
抵抗器を介して接地するための接続路を含むピンを前記パッケージコネクタとして用いることを含むことを特徴とする請求項１０に記載の方法。
【請求項１５】
前記パッケージコネクタを用いて当該不揮発性メモリへの書き込みを再試行すべき時を知らせることを含むことを特徴とする請求項１０に記載の方法。
【請求項１６】
前記パッケージコネクタを読み出し時に前記不揮発性メモリのキャリブレーションに使用することを含むことを特徴とする請求項１５に記載の方法。
【請求項１７】
メモリと、
１つのモードにおいてレディ／ビジーピンとして使用され、かつ別のモードにおいて別の機能に使用される多重機能ピンと、
を備えたことを特徴とする装置。
【請求項１８】
前記多重機能ピンはキャリブレーションピンであることを特徴とする請求項１７に記載の装置。
【請求項１９】
前記多重機能ピンはＺＱピンであることを特徴とする請求項１８に記載の装置。
【請求項２０】
前記多重機能ピンは当該不揮発性メモリへの書き込みを再試行するための信号を提供することを特徴とする請求項１７に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、不揮発性メモリデバイスに関する。不揮発性メモリは、電力が切られたときでも情報を格納するデバイスである。
【背景技術】
【０００２】
不揮発性メモリの例としては、数例を挙げるとすれば、相変化メモリ（phase change memory）デバイス、フラッシュメモリ（flash memory）デバイスがある。一般に、不揮発性メモリデバイスはメモリコントローラを介してプロセッサベースシステムと通信する。
【０００３】
不揮発性メモリは、ＤＲＡＭ（dynamic random access memories）の代わりとして利用される可能性がある。例えば、ＳＤＲＡＭ（synchronous dynamic random access memory）は将来、不揮発性メモリで置き換えられる可能性がある。米国半導体標準化団体ＪＥＤＥＣ（米国バージニア州アーリントン２２２０１）は、ＤＲＡＭと不揮発性メモリの両方に対する低電力高速メモリ向けの“ＬＰＤＤＲ２”（Low Power Double Data Rate 2）と呼ばれる標準規格に取り組んでいる。ＬＰＤＤＲ２はピン数を減らしてメモリとホストプロセッサの両方のパッケージサイズを小さくし、それによりシステムコストを低減する。しかしながら、ピン数を減らせば、メモリとメモリコントローラとの間のシグナリングも制限される。
【図面の簡単な説明】
【０００４】
【図１】本発明の実施の一形態による装置の略構成図。
【図２】図１に示した実施形態のタイミング図。
【図３】本発明の実施の一形態による方法のフロー図。
【発明を実施するための形態】
【０００５】
ＤＲＡＭ（dynamic random access memory）デバイスは相変化メモリといった不揮発性メモリ技術で置き換えることができる。ＤＲＡＭは確定的な書き込み時間を有する。各ライトサイクルは、書き込むために必要な数のクロックサイクルで決まり、このためにＤＲＡＭは書き込み時または読み出し時にメモリコントローラと通信する必要のない受動素子となる。
【０００６】
不揮発性メモリの書き込み／プログラミング時間は不確定である。例えば、メモリコントローラが不揮発性メモリデバイスにデータを書き込みたい場合、不揮発性メモリデバイスは、バックグラウンドで何かを実行していて、あるいは先にプログラムされたデータをまだ検証していて、ビジー状態である可能性がある。この問題を克服するため、一部の不揮発性メモリデバイスはＲ／Ｂ（read/busy）出力ピンを有する場合がある。このＲ／Ｂ出力ピンは、メモリコントローラがメモリに書き込もうとしており、かつ不揮発性メモリがビジーである場合に、メモリコントローラに待機信号を送信するために使用される。それによりメモリコントローラは後で書き込みを再試行するよう勧告される。
【０００７】
しかしながら、ＬＰＤＤＲ２・ＪＥＤＥＣ標準規格は、システムコストの低減策として、ピン数を減らしてメモリとホストプロセッサの両方のパッケージサイズを小さくする。削除できる１つのピンはＲ／Ｂ出力ピンである。従って、本提案の下では、ＤＲＡＭの代わりになる不揮発性メモリの不確定な書き込み時間が問題となる。
【０００８】
提案されたＬＰＤＤＲ２・ＪＥＤＥＣ標準規格は、リードモード時にのみ、ＤＮＶ（data not valid）信号をメモリコントローラへ提供する。ＤＮＶ信号はリードモード時にのみＤＭ（input data mask/data not valid）ピンを利用する。ＤＭピンはライトモード時に、データをマスクするために使用されるからである。
【０００９】
ここで使用されるように、“パッケージコネクタ”は、ピン（pin）、プロング（prong）、ランド（land）、コンタクト（contact）、ターミナル（terminal）、プラグ（plug）、ボール（ball）、およびスプリング（spring）を含む、集積回路から出力信号を取得するために使用される任意のリード線または導体を含む。
【００１０】
実施形態によっては、ライトモード時に未使用の別のパッケージコネクタが、不揮発性メモリからメモリコントローラへの出力信号として使用される場合がある。１つの適切なパッケージコネクタはＺＱピンである。ＺＱピンは従来的には、メモリデバイスがその出力駆動強度を較正することができるようにするために使用される。ＺＱピンは外部抵抗器（一般的には２４０Ω）と結合している。ＺＱピンは従来的にはキャリブレーションモード時に使用されるだけで、従来的にはメモリコントローラとの通信を対象としていない。
【００１１】
ＺＱピンは、不揮発性メモリデバイスへの書き込み操作の際のＲ／Ｂ（read/busy）ピンとして、書き込み時にデータ通信に利用することができる。書き込み時において、キャリブレーションモードはオフである。
【００１２】
従って、ＺＱピンは次の様にして利用することができる。実施の一形態によれば、ＺＱ抵抗器に５ミリアンペアの電流を流すことができる。本例では、不揮発性メモリデバイスはＺＱピンのところに１．２ボルトを発生させる。ＺＱピンにこの電圧が存在することを利用して、メモリがビジーであることを知らせるためにメモリコントローラをインタラプトする。それは待機信号（wait signal）と見なすこともできる。ＺＱピンがハイ（high）にアサートされた場合、そのことは、実施の一形態によれば、不揮発性メモリデバイスがビジー状態であり、メモリコントローラは書き込みできないことを意味する。不揮発性メモリが書き込み準備が整ったら、実施の一形態によれば、ＺＱピンは再びロー（low）に引き下げられることができる。もちろん正反対の設定も利用できる。また、ＺＱピンから提供される信号は、再試行（retry）が短いか長いかに応じて、連続信号またはパルスである場合がある。
【００１３】
従って、図１を参照して説明すると、例えば相変化メモリ（phase change memory）である不揮発性メモリ１２は、図１においてＲ／Ｂ（read/busy）として示されたＺＱピンに結合した電流源１６を含む。不揮発性メモリはＲ／Ｂ信号をメモリコントローラ１０に伝達する。不揮発性メモリはアドレスおよびコマンド（Ａ／Ｃ）と他の信号（データ入力／出力（ＤＱ）、ＤＭ、およびデータストローブ（ＤＱＳ）信号など）も伝達する。クロック（ＣＬＫ）信号とクロックバー（ＣＬＫ−）信号もメモリコントローラから不揮発性メモリへ伝達されることがある。
【００１４】
メモリ１２は、電流源１６を制御する制御回路（control）１８を含むことができる。制御回路１８は、ハードウェア、ソフトウェア、またはファームウェアで実装することができる。制御回路１８は、例えば組込プロセッサまたはロジックであってよい。
【００１５】
従って、図２において、最上部にはクロックおよびクロックバー信号が示されており、その下にはコマンド／アドレス入力ＣＡ０−９と、更にその下には書き込みコマンド信号Ｃｍｄが示されている。最初の書き込みコマンド信号は不揮発性メモリへの書き込みの要求（リクエスト）を開始するが、Ｒ／Ｂ（read/busy）信号によって伝達されるように、その要求は不揮発性メモリによって拒絶されることを示していることに留意する。すなわち、不揮発性メモリデバイス内の電流Ｉはメモリコントローラ１０へのＲ／Ｂ（read/busy）線に、書き込みを再試行すべきことを示す高い電圧を発生させる。
【００１６】
コマンドタイミング図に点線で示したように、書き込みコマンド（ＣＭＤ）はそのあと再試行される。不揮発性メモリデバイスがもはやビジーでなく、次いで書き込みの準備が整った場合、点線で示すように、Ｒ／Ｂレベルが引き下げられて、電流源からの電流Ｉが停止されることがある。これにより、不揮発性メモリは今現在、再び書き込み準備が整っており、Ｃｍｄライン上の点線で示したように、別の書き込みコマンドを発行することによって、引き続き書き込みを再試行することができることが、メモリコントローラに合図される。
【００１７】
図３を参照して本発明の実施の一形態による方法の手続きを説明する。本手続きは、ハードウェア、ソフトウェア、またはファームウェアで実装することができる。実施形態によっては、実行されたときに本手続きを実行することを可能にする命令をコンピュータ読取り可能な媒体が格納する場合がある。例えば、本手続きは、図１に示した制御回路１８によって実行することができる。
【００１８】
最初に、菱形ブロック２２におけるチェックによって、メモリコントローラから書き込み要求が受信されたか否かが判定される。受信されていない場合には、リード（read）モードが実行される。ＺＱピンの場合、このことは、ブロック３０に示すように、キャリブレーションモードを実行することを意味する。
【００１９】
菱形ブロック２２において、書き込みが要求されたと判定された場合、菱形ブロック２４に示す様に、メモリが利用可能であり、かつ書き込み準備が整っているか否かが判定される。書き込み準備が整っている場合、実施の一形態によれば、ブロック２８に示す様に、ＺＱピンでレディ信号が提供される。書き込み準備が整っていない場合、もはやメモリが書き込みコマンドを実行するために占有されている状態でなくなるまでメモリコントローラに待機することを伝達するために、待機（wait）または再試行（retry）信号が発行される（ブロック２６）。メモリがフリーになり（菱形ブロック２４で判定）、かつ書き込みコマンドが実行可能になる（菱形ブロック２８で判定）時まで、このステップ以降、上記一連の手続きが繰り返される。
【００２０】
不揮発性メモリデバイスが相変化メモリであり、その製品が低電力ＤＤＲ（Double Data Rate）である場合の実施形態に関して説明がなされてきたが、これと同じ技術は、Ｒ／Ｂ（read/busy）専用ピンが理由がなんであれ利用できないどんな状況でも有用であると考えられる。
【００２１】
本明細書全体を通して、“実施の一形態”または“ある実施形態”と書いた場合には、その文言は、その実施形態に関連して述べた特定の特徴、構造、または特性が、本発明に包含される少なくとも１つの実装に含まれることを意味している。従って、“実施の一形態”または“ある実施形態”という文言が現れたとしても、斯かる文言は必ずしも同じ実施形態を指しているのではない。さらに、特定の特徴、構造、または特性は、示された特定の実施形態以外の他の適切な形態で具現化されることがある。そして全ての斯かる形態は、本願特許請求の範囲の請求項に包含されることが意図されている。
【００２２】
本発明は限定数の実施形態に関して説明されてきたが、当業者であれば、そこから多数の変更形態および変形形態を思いつくことであろう。本願特許請求の範囲の請求項は、全ての斯かる変更形態と変形形態を、本発明の真の精神と範囲の中に入るものとしてカバーすることが意図されている。
【符号の説明】
【００２３】
１０  メモリコントローラ
１２  不揮発性メモリ
１４  抵抗器
１６  電流源
１８  制御回路
【図１】
2010153018.tif 000003
【図２】
2010153018.tif 000004
【図３】
2010153018.tif 000005
【外国語明細書】
2010153018.tif 000006
2010153018.tif 000007
2010153018.tif 000008
2010153018.tif 000009
2010153018.tif 000010
2010153018.tif 000011
2010153018.tif 000012
2010153018.tif 000013
2010153018.tif 000014
2010153018.tif 000015
2010153018.tif 000016