(57)【要約】【課題】真空吸着時におけるＧａＮ基板の割れを防ぐことができる窒化物半導体装置の製造方法を得る。【解決手段】ｎ型ＧａＮ基板１０を基板ホルダ５６上に搭載した状態でｎ型ＧａＮ基板１０のＧａ面にＧａＮ系材料からなる半導体層１２をエピタキシャル成長させた後に、ｎ型ＧａＮ基板１０のＮ面を真空吸着装置７６で真空吸着する。しかし、半導体層１２をエピタキシャル成長させる際に、ｎ型ＧａＮ基板１０はＧａ面の中央が凹むように反り、半導体層１２の原料ガスがｎ型ＧａＮ基板１０のＮ面に回り込んでｎ型ＧａＮ基板１０のＮ面にエピデポ物５８が堆積する。そこで、半導体層１２をエピタキシャル成長させた後、かつｎ型ＧａＮ基板１０のＮ面を真空吸着する前に、エピデポ物５８を除去する。【選択図】図３
2010147117.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ基板を基板ホルダ上に搭載した状態で前記ＧａＮ基板のＧａ面にＧａＮ系材料からなる半導体層をエピタキシャル成長させた後に、前記ＧａＮ基板のＮ面を真空吸着装置で真空吸着する窒化物半導体装置の製造方法であって、
前記半導体層をエピタキシャル成長させる際に、前記ＧａＮ基板はＧａ面の中央が凹むように反り、前記半導体層の原料ガスが前記ＧａＮ基板のＮ面に回り込んで前記ＧａＮ基板のＮ面にエピデポ物が堆積し、
前記半導体層をエピタキシャル成長させた後、かつ前記ＧａＮ基板のＮ面を真空吸着する前に、前記エピデポ物を除去することを特徴とする窒化物半導体装置の製造方法。
【請求項２】
前記半導体層上にレジストを塗布する工程と、
前記ＧａＮ基板のＮ面を前記真空吸着装置で真空吸着した状態で前記レジストを露光する工程とを更に備えることを特徴とする請求項１に記載の窒化物半導体装置の製造方法。
【請求項３】
前記ＧａＮ基板のＮ面を研磨又は研削することにより、前記エピデポ物を除去することを特徴とする請求項１又は２に記載の窒化物半導体装置の製造方法。
【請求項４】
前記ＧａＮ基板のＮ面をドライエッチングすることにより、前記エピデポ物を除去することを特徴とする請求項１又は２に記載の窒化物半導体装置の製造方法。
【請求項５】
ＫＯＨを用いて前記ＧａＮ基板のＧａ面に対してＮ面を選択的にエッチングすることにより、前記エピデポ物を除去することを特徴とする請求項１又は２に記載の窒化物半導体装置の製造方法。
【請求項６】
前記エピデポ物は酸化しており、
ＨＣｌを用いて前記エピデポ物を除去することを特徴とする請求項１又は２に記載の窒化物半導体装置の製造方法。
【請求項７】
前記エピデポ物を除去する工程を行う前に前記半導体層を保護膜で覆う工程と、
前記エピデポ物を除去した後に、前記保護膜をウェットエッチングで除去する工程とを更に備えることを特徴とする請求項１〜６の何れか１項に記載の窒化物半導体装置の製造方法。
【請求項８】
前記半導体層はＡｌＧａＮを含むことを特徴とする請求項１〜７の何れか１項に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ基板を基板ホルダ上に搭載した状態でＧａＮ基板のＧａ面にＧａＮ系材料からなる半導体層をエピタキシャル成長させた後に、ＧａＮ基板のＮ面を真空吸着装置で真空吸着する窒化物半導体装置の製造方法に関し、特に真空吸着時におけるＧａＮ基板の割れを防ぐことができる窒化物半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
青色発光素子の材料としてＧａＮ系材料が注目されている（例えば、特許文献１参照）。ＧａＮ系材料からなる半導体層は、ＧａＮ基板を基板ホルダ上に搭載した状態でＧａＮ基板のＧａ面にエピタキシャル成長される。その後、ウェハの搬送や転写プロセスなどのために、ＧａＮ基板のＮ面を真空吸着装置で真空吸着する必要がある。
【０００３】
【特許文献１】特開２００８−２５１６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＧａＮ基板は元々Ｇａ面の中央が凹むように反っている。そして、ＧａＮ基板上に半導体層をエピタキシャル成長させると、半導体層が厚くなるにつれて半導体層の応力により反り量が増加していく。例えば５０ｍｍφウェハの場合、中心部と外周部との高さの差が４０μｍになる。このため、半導体層の原料ガスがＧａＮ基板のＮ面に回り込んでＧａＮ基板のＮ面に、原料ガスの構成物質を含む堆積物（以後、エピデポ物と称す）が堆積する。このエピデポ物により、ＧａＮ基板のＮ面を真空吸着装置で真空吸着した際に、ＧａＮ基板が割れるという問題があった。
【０００５】
また、ＧａＮはワイドギャップ半導体であるので、リッジ形成や電極のパターニングなどの転写プロセスで用いるｇ線（波長４３６ｎｍ）などの波長の長い光を透過させる。このため、ＧａＮ基板のＮ面にエピデポ物が有ると、乱反射を発生させ、転写プロセスが不安定になるという問題があった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は真空吸着時におけるＧａＮ基板の割れを防ぐことができる窒化物半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明は、ＧａＮ基板を基板ホルダ上に搭載した状態で前記ＧａＮ基板のＧａ面にＧａＮ系材料からなる半導体層をエピタキシャル成長させた後に、前記ＧａＮ基板のＮ面を真空吸着装置で真空吸着する窒化物半導体装置の製造方法であって、前記半導体層をエピタキシャル成長させる際に、前記ＧａＮ基板はＧａ面の中央が凹むように反り、前記半導体層の原料ガスが前記ＧａＮ基板のＮ面に回り込んで前記ＧａＮ基板のＮ面にエピデポ物が堆積し、前記半導体層をエピタキシャル成長させた後、かつ前記ＧａＮ基板のＮ面を真空吸着する前に、前記エピデポ物を除去することを特徴とする窒化物半導体装置の製造方法である。
【発明の効果】
【０００８】
本発明により、真空吸着時におけるＧａＮ基板の割れを防ぐことができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は、本発明の実施の形態１に係る窒化物半導体装置を示す断面図である。この窒化物半導体装置は、導波路リッジ型の青紫色レーザダイオードである。
【００１０】
ｎ型ＧａＮ基板１０のＧａ面上に、ＧａＮ系材料からなる半導体層１２として、層厚１μｍのｎ型ＧａＮバッファ層１４、層厚４００ｎｍのｎ型Al0.07Ga0.93Nクラッド層１６、層厚１０００ｎｍのｎ型Al0.045Ga0.955Nクラッド層１８、層厚３００ｎｍのｎ型Al0.015Ga0.985Nクラッド層２０、層厚８０ｎｍのｎ型ＧａＮ光ガイド層２２、層厚３０ｎｍのIn0.02Ga0.98Nからなるｎ側ＳＣＨ（Separate Confinement Heterostructure）層２４、活性層２６、層厚３０ｎｍのIn0.02Ga0.98Nからなるｐ側ＳＣＨ層２８、層厚２０ｎｍのｐ型Al0.2Ga0.8N電子障壁層３０、層厚１００ｎｍのｐ型ＧａＮ光ガイド層３２、層厚５００ｎｍのｐ型Al0.07Ga0.93Nクラッド層３４、及び層厚２０ｎｍのｐ型ＧａＮコンタクト層３６が順次積層されている。ｎ型不純物としてＳｉ、ｐ型不純物としてＭｇがドープされている。
【００１１】
活性層２６は、層厚５ｎｍのIn0.12Ga0.88Nウエル層、層厚８ｎｍのIn0.02Ga0.98Nバリア層、及び層厚５ｎｍのIn0.12Ga0.88Nウエル層を順次積層した２重量子井戸構造である。
【００１２】
ｐ型ＧａＮコンタクト層３６及びｐ型Al0.07Ga0.93Nクラッド層３４に凹部であるチャネル３８が形成されることで、ｐ型ＧａＮコンタクト層３６及びｐ型Al0.07Ga0.93Nクラッド層３４の一部により導波路リッジ４０が形成されている。チャネル３８の幅は１０μｍである。チャネル３８を介して導波路リッジ４０の両外側に形成された台状部は電極パッド基台４２である。
【００１３】
導波路リッジ４０はレーザダイオードの共振器端面となる劈開端面の幅方向の中央部分に配設され、共振器端面となる両劈開端面の間に延在している。導波路リッジ４０の長手方向の寸法、即ち共振器長は１０００μｍである。導波路リッジ４０の長手方向に直交する方向のリッジ幅は１μｍ〜数十μｍ、例えば１．５μｍである。チャネル３８の底面からの導波路リッジ４０の高さは０．５μｍである。
【００１４】
導波路リッジ４０の側壁と電極パッド基台４２の側壁とを含むチャネル３８の両側面及びチャネル３８の底面は、層厚２００ｎｍのＳｉＯ２膜４４により被覆されている。チャネル３８の両側面を被覆するＳｉＯ２膜４４の上端はｐ型ＧａＮコンタクト層３６の下面と同程度の高さになっている。ＳｉＯ２膜４４は導波路リッジ４０のｐ型ＧａＮコンタクト層３６の上表面には形成されていない。このＳｉＯ２膜４４の開口部４６により、ｐ型ＧａＮコンタクト層３６の上表面全体及びｐ型ＧａＮコンタクト層３６の両側面が露呈している。なお、ＳｉＯ２膜４４の代わりに、ＳｉＯｘ（０＜ｘ＜２），ＳｉＮ，ＳｉＯＮ，ＴｉＯ２，Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＡｌＮ，ＺｒＯ２，Ｎｂ２Ｏ５，ＭｇＯ，ＳｉＣなどからなる膜を用いてもよい。
【００１５】
ｐ型ＧａＮコンタクト層３６の上表面にはｐ型ＧａＮコンタクト層３６と接して電気的に接続されたｐ側電極４８が設けられている。ｐ側電極４８は、Ｐｄ単層、Ｐｄ／Ｔａ積層構造、又はＰｄ／Ｔａ／Ｐｄ積層構造からなる。このｐ側電極４８はｐ型ＧａＮコンタクト層３６の上表面及び両側面に密接し、このｐ型ＧａＮコンタクト層３６からさらにＳｉＯ２膜４４の上端を覆い、導波路リッジ４０の側壁上のＳｉＯ２膜４４を経てチャネル３８底部のＳｉＯ２膜４４の一部の上まで延在している。
【００１６】
また、電極パッド基台４２の上表面の上、及びチャネル３８内の電極パッド基台４２の側面上のＳｉＯ２膜４４とチャネル３８底部のＳｉＯ２膜４４の一部の表面上には、ＳｉＯ２膜５０が設けられている。なお、ＳｉＯ２膜５０の代わりに、ＳｉＯｘ（０＜ｘ＜２），ＳｉＮ，ＳｉＯＮ，ＴｉＯ２，Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＡｌＮ，ＺｒＯ２，Ｎｂ２Ｏ５などからなる膜を用いてもよい。
【００１７】
ｐ側電極４８の表面上にはｐ側電極４８と密着してパッド電極５２が設けられている。このパッド電極５２は、導波路リッジ４０の両側のチャネル３８内部のｐ側電極４８、ＳｉＯ２膜４４、及びＳｉＯ２膜５０の上に配設され、さらに電極パッド基台４２の上表面に配設されたＳｉＯ２膜５０の上にまで延在している。
ｎ型ＧａＮ基板１０の裏面には、真空蒸着法によりＴｉ、Ｐｔ及びＡｕ膜を順次積層したｎ側電極５４が設けられている。
【００１８】
本発明の実施の形態１に係る窒化物半導体装置の製造方法について図面を参照しながら説明する。
まず、図２に示すように、予めサーマルクリーニングなどにより表面を洗浄したｎ型ＧａＮ基板１０を基板ホルダ５６上に搭載する。この状態で、ｎ型ＧａＮ基板１０のＧａ面に、ＧａＮ系材料からなる半導体層１２として、ｎ型ＧａＮバッファ層１４、ｎ型Al0.07Ga0.93Nクラッド層１６、ｎ型Al0.045Ga0.955Nクラッド層１８、ｎ型Al0.015Ga0.985Nクラッド層２０、ｎ型ＧａＮ光ガイド層２２、In0.02Ga0.98Nで形成されたｎ側ＳＣＨ層２４、活性層２６、In0.02Ga0.98Nで形成されたｐ側ＳＣＨ層２８、ｐ型Al0.2Ga0.8N電子障壁層３０、ｐ型ＧａＮ光ガイド層３２、ｐ型Al0.07Ga0.93Nクラッド層３４、及びｐ型ＧａＮコンタクト層３６をＭＯＣＶＤ法によりエピタキシャル成長させる。成長温度は例えば１０００℃である。
【００１９】
ここで、ｎ型ＧａＮ基板１０は元々Ｇａ面の中央が凹むように反っている。そして、成長させた半導体層１２が厚くなるにつれて半導体層１２の応力により反り量が増加していく。特に半導体層１２がＡｌＧａＮを含む場合は反り量が大きくなる。これにより、図３に示すように、ｎ型ＧａＮ基板１０のＮ面の中央が基板ホルダ５６に接し、外周部が基板ホルダ５６から浮いた状態になる。従って、半導体層１２の原料ガスがｎ型ＧａＮ基板１０のＮ面に回り込んでｎ型ＧａＮ基板１０のＮ面に、層厚５〜６μｍのエピデポ物５８が堆積する。
【００２０】
次に、図４に示すように、半導体層１２を保護膜６０で覆う。保護膜６０として、ウェットエッチングで除去できる絶縁膜、金属、レジスト又はワックスなどの材料を用いる。具体的には、絶縁膜としてＳｉＯ２，ＳｉＮ，Ａｌ２Ｏ３，ＳｉＯＮなどを用いる。金属としてＡｕ，Ｃｒ，Ｔｉなどを用いる。ワックスとしてスカイコートBRT-55やスカイコートBD-357を用いる。レジストとしてMCPR2200XやMCPR4200XMなどのポジレジスト、AZ5214Eなどのイメージリバースレジスト、OMR-83-60cPやOMR-83-150cPなどのネガレジストを用いる。ワックスやレジストなどの有機系材料を用いる場合、トルエンなどの溶媒に溶かし、スピンコータでウェハ上に塗布した後、ベークで溶媒を飛ばすことで保護膜６０を形成する。ここで、スピンコータとは、ウェハを自転させながらレジスト等をノズルから噴射又は垂らし塗布する装置である。
【００２１】
次に、図５に示すように、Ｎ面を下にしてｎ型ＧａＮ基板１０をウェハキャリア６２で保持する。そして、研磨パッド６４が貼り付けられた研磨テーブル６６を中心軸の周りに回転させる。さらに、ノズル６８より研磨パッド６４上に研磨剤７０を流しながら、ウェハキャリア６２は、ｎ型ＧａＮ基板１０のＮ面を研磨パッド６４に押圧しながら回転すると共に往復運動を行う。こうしてｎ型ＧａＮ基板１０のＮ面を研磨することにより、エピデポ物５８を除去する。なお、研削によりエピデポ物５８を除去してもよい。その後、保護膜６０をウェットエッチングで除去する。この際、エッチング液として、保護膜６０がワックスの場合は炭化水素系溶液又は芳香族系溶液を用い、保護膜６０がレジストの場合は有機系溶剤を用いる。
【００２２】
次に、半導体層１２上の全面にレジスト７２をスピンコート法により塗布する。そして、図６に示すように、複数の吸引口７４が形成された真空吸着装置７６の吸着面をｎ型ＧａＮ基板１０のＮ面に密着させ、真空ポンプ７８により吸引口７４を通じて排気することで、ｎ型ＧａＮ基板１０のＮ面を真空吸着装置７６で真空吸着する。この状態でウェハを転写装置内に搬送する。
【００２３】
次に、図７に示すように、ｎ型ＧａＮ基板１０のＮ面を真空吸着した状態で、マスク８０を介してレジスト７２にｇ線などの光を照射して、レジスト７２を露光する（転写プロセス）。そして、現像処理を行うことで、図８に示すように、導波路リッジ４０の形状に対応した部分にレジスト７２を残し、チャネル３８の形状に対応した部分のレジスト７２を除去する。
【００２４】
次に、図９に示すように、レジスト７２をマスクとして、例えばＲＩＥ（Reactive Ion Etching）により、ｐ型ＧａＮコンタクト層３６とｐ型Al0.07Ga0.93Nクラッド層３４の一部とをｐ型ＧａＮコンタクト層３６の表面から一様にエッチングしてチャネル３８を形成する。エッチング深さは５００ｎｍである。チャネル３８を形成することにより、導波路リッジ４０及び電極パッド基台４２も形成される。
【００２５】
次に、図１０に示すように、レジスト７２を残したまま、ｎ型ＧａＮ基板１０上の全面にＳｉＯ２膜４４をＣＶＤ法やスパッタリング法等により形成する。ＳｉＯ２膜４４は導波路リッジ４０の頂部及び電極パッド基台４２上に残されたレジスト７２の上表面及び側面、チャネル３８の底面及び側面内部の表面を覆う。
【００２６】
次に、図１１に示すように、ｎ型ＧａＮ基板１０上の全面にレジストをスピンコート法により塗布し、導波路リッジ４０の頂部上及び電極パッド基台４２の頂部上における層厚（０．４μｍ）よりもチャネル３８における層厚（０．８μｍ）が厚くなるようにレジスト８２を形成する。具体的には、レジスト８２を基板上に滴下し、ウェハを自転させることにより均一な層厚にする。そして、レジスト８２の粘度及び滴下量、ウェハの回転数及び回転時間を適切に選択することにより、レジスト８２の層厚を制御する。
【００２７】
次に、図１２に示すように、Ｏ２プラズマを用いたドライエッチングによりレジスト８２をエッチバックし、チャネル３８のレジスト８２を残しながら導波路リッジ４０の頂部上及び電極パッド基台４２の頂部上におけるレジスト８２を完全に除去する。ここでは、レジスト８２の表面の高さがｐ型ＧａＮコンタクト層３６の下面と同程度の高さになるようにする。これにより、レジスト７２の上表面及び側面とｐ型ＧａＮコンタクト層３６の側面とを覆うＳｉＯ２膜４４が露呈される。
【００２８】
次に、図１３に示すように、レジスト８２をマスクとして、ＣＦ４を用いたドライエッチング、又はバッファードフッ酸等を用いたウェットエッチングにより、露呈したＳｉＯ２膜４４を除去する。即ち、レジスト８２の覆われたチャネル３８の側面及び底部のＳｉＯ２膜４４を残しつつ、導波路リッジ４０の頂部上及び電極パッド基台４２の頂部上に配設されたレジスト７２の上表面及び側面とｐ型ＧａＮコンタクト層３６の側面とに配設されたＳｉＯ２膜４４を完全に除去し、導波路リッジ４０の頂部上及び電極パッド基台４２の頂部上に配設されたレジスト７２を完全に露呈させる。ここではｐ型ＧａＮコンタクト層３６の側面をも露呈させ、開口部４６をＳｉＯ２膜４４に形成する。
【００２９】
次に、図１４に示すように、有機溶剤を用いたウェットエッチング、Ｏ２を用いたアッシング、又は硫酸と過酸化水素水との混合液を用いたウェットエッチングにより、レジスト７２及びレジスト８２を除去する。
【００３０】
次に、ウェハ全面にレジストを塗布し、ｎ型ＧａＮ基板１０のＮ面を真空吸着した状態でレジストを露光する。そして、現像処理を行うことで、導波路リッジ４０の最上層であるｐ型ＧａＮコンタクト層３６の上表面、導波路リッジ４０の側壁及びチャネル３８底部の一部を開口したレジスト（図示せず）を形成する。このレジスト上に、Ｐｄ単層、Ｐｄ／Ｔａ積層構造、又はＰｄ／Ｔａ／Ｐｄ積層構造からなる電極層を真空蒸着法により成膜する。その後、レジストとこのレジストの上に形成された電極層とをリフトオフ法を用いて除去することにより、図１５に示すように、導波路リッジ４０の頂部にｐ側電極４８を形成する。
【００３１】
次に、ウェハ全面にレジストを塗布し、ｎ型ＧａＮ基板１０のＮ面を真空吸着した状態でレジストを露光する。そして、現像処理を行うことで、ｐ側電極４８上を除く部分、即ち電極パッド基台４２の上表面、及びチャネル３８内の電極パッド基台４２側面とチャネル３８底部の一部に開口を有するレジスト（図示せず）を形成する。ウェハ全面に厚み１００ｎｍのＳｉＯ２膜を蒸着により形成する。リフトオフ法によりｐ側電極４８上に形成されたレジストとこのレジストの上に形成されたＳｉＯ２膜とを除去する。これにより、図１６に示すように、ＳｉＯ２膜５０を形成する。
【００３２】
次に、図１７に示すように、ｐ側電極４８、チャネル３８及びＳｉＯ２膜５０上に、Ｔｉ／Ｔａ／Ｔｉ／Ａｕ積層構造又はＴｉ／Ｍｏ／Ｔｉ／Ａｕ積層構造を真空蒸着法により形成してパッド電極５２を形成する。
【００３３】
次に、ｎ型ＧａＮ基板１０の裏面研磨を行ってｎ型ＧａＮ基板１０の厚みを４００μｍから１００μｍまで薄くする。そして、型ＧａＮ基板１０の裏面にｎ側電極５４を形成する。その後、ｎ型ＧａＮ基板１０を劈開してチップ状にする。以上の工程により実施の形態１に係る窒化物半導体装置が製造される。
【００３４】
以上説明したように、本実施の形態では、半導体層１２をエピタキシャル成長させた後、かつｎ型ＧａＮ基板１０のＮ面を真空吸着する前に、エピデポ物５８を除去する。これにより、真空吸着によるｎ型ＧａＮ基板１０の割れを防ぐことができる。
【００３５】
また、転写プロセスを行う前にｎ型ＧａＮ基板１０のＮ面のエピデポ物５８を除去することにより、乱反射を防いで安定に転写プロセスを行うことができる。
【００３６】
また、研磨又は研削によりエピデポ物５８を除去する際に、ｎ型ＧａＮ基板１０も削れてしまう。しかし、後の工程でｎ型ＧａＮ基板１０を裏面研磨で薄くするので問題は無い。
【００３７】
また、エピデポ物５８を除去する工程を行う前に半導体層１２を保護膜６０で覆うことにより、エピデポ物５８を除去する工程において半導体層１２がダメージを受けたり、半導体層１２にコンタミが付着したりするのを防ぐことができる。そして、保護膜６０をドライエッチングで除去すると半導体層１２までエッチングされてしまうため、保護膜６０の除去にはウェットエッチングを用いる。
【００３８】
実施の形態２．
実施の形態２では、図１８に示すように、ＳｉＣｌ４，Ｃｌ２，Ａｒなどのエッチングガスを用いてｎ型ＧａＮ基板１０のＮ面をドライエッチングすることにより、エピデポ物５８を除去する。その他の構成は実施の形態１と同じである。ＧａＮ系材料からなるエピデポ物５８はウェットエッチングしにくいが、ドライエッチングにより除去することができる。よって、実施の形態１と同様の効果を得ることができる。
【００３９】
実施の形態３．
実施の形態３では、図１９に示すように、ＫＯＨを用いてｎ型ＧａＮ基板１０のＧａ面に対してＮ面を選択的にエッチングすることにより、エピデポ物５８を除去する。ただし、保護膜６０として、絶縁膜や金属など、ＫＯＨに溶けない材料を用いる。その他の構成は実施の形態１と同じである。
【００４０】
ＫＯＨはｎ型ＧａＮ基板１０及び半導体層１２のＧａ面を腐食せず、ｎ型ＧａＮ基板１０のＮ面を選択的にエッチングする。これにより、リフトオフの要領でエピデポ物５８を剥離することができる。よって、実施の形態１と同様の効果を得ることができる。
【００４１】
実施の形態４．
実施の形態４では、図２０に示すように、ＨＣｌを用いてエピデポ物５８を除去する。その他の構成は実施の形態１と同じである。エピデポ物５８が酸化している場合はＨＣｌにより除去することができる。よって、実施の形態１と同様の効果を得ることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態１に係る窒化物半導体装置を示す断面図である。
【図２】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図３】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図４】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図５】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図６】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図７】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図８】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図９】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図１０】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図１１】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図１２】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図１３】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図１４】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図１５】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図１６】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図１７】本発明の実施の形態１に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図１８】本発明の実施の形態２に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図１９】本発明の実施の形態３に係る窒化物半導体装置の製造方法を説明するための断面図である。
【図２０】本発明の実施の形態４に係る窒化物半導体装置の製造方法を説明するための断面図である。
【符号の説明】
【００４３】
１０  ｎ型ＧａＮ基板
１２  半導体層
５６  基板ホルダ
５８  エピデポ物
６０  保護膜
７２  レジスト
７６  真空吸着装置
【図１】
2010147117.tif 000003
【図２】
2010147117.tif 000004
【図３】
2010147117.tif 000005
【図４】
2010147117.tif 000006
【図５】
2010147117.tif 000007
【図６】
2010147117.tif 000008
【図７】
2010147117.tif 000009
【図８】
2010147117.tif 000010
【図９】
2010147117.tif 000011
【図１０】
2010147117.tif 000012
【図１１】
2010147117.tif 000013
【図１２】
2010147117.tif 000014
【図１３】
2010147117.tif 000015
【図１４】
2010147117.tif 000016
【図１５】
2010147117.tif 000017
【図１６】
2010147117.tif 000018
【図１７】
2010147117.tif 000019
【図１８】
2010147117.tif 000020
【図１９】
2010147117.tif 000021
【図２０】
2010147117.tif 000022