(57)【要約】【課題】リカバリ特性を改善するプログラマブル遅延発生装置を実現することを目的にする。【解決手段】本発明は、入力時間信号により制御される第１のスイッチと、この第１のスイッチに接続される電流源と、入力時間信号に基づいてオン，オフする電荷注入回路と、電荷注入回路の出力端、第１のスイッチの他端の間の第１のキャパシタと、第１のスイッチの電圧とスレッショルド電圧とを比較して遅延時間信号を出力する比較器とを有するプログラマブル遅延発生装置に改良を加えたもので、入力時間信号に基づいて、第１のスイッチとの接続をオン、オフする第１の切替部と、この第１の切替部の他端に一端が接続される第２のキャパシタと、この第２のキャパシタの他端と一端が接続し、入力時間信号に基づいて、電荷注入回路に予め設定された時間切り替え後、第２の電圧に切り替えて、オンすると共に、オフする第２の切替部とを有することを特徴とする装置である。【選択図】図１
2010147513.tif 000002
【特許請求の範囲】
【請求項１】
一端が第１の電圧に接続し、入力時間信号により制御される第１のスイッチと、
この第１のスイッチの他端と第２の電圧との間に設けられる電流源と、
前記入力時間信号に基づいてオン，オフする電圧信号を出力する少なくとも１以上の電荷注入回路と、
この電荷注入回路の出力端と前記第１のスイッチの他端との間に設けられる少なくとも１以上の第１のキャパシタと、
前記第１のスイッチの他端の電圧とスレッショルド電圧とを比較して遅延時間信号を出力する比較器と
を有するプログラマブル遅延発生装置において、
一端が前記第１のスイッチの他端と接続し、前記入力時間信号に基づいてオン、オフする少なくとも１以上の第１の切替部と、
この第１の切替部の他端に一端が接続される少なくとも１以上の第２のキャパシタと、
この第２のキャパシタの他端と一端が接続し、前記入力時間信号に基づいて、前記電荷注入回路に予め設定された時間切り替え後、前記第２の電圧に切り替えて、オンすると共に、オフする少なくとも１以上の第２の切替部と
を有することを特徴とするプログラマブル遅延発生装置。
【請求項２】
前記第２の切替部は、
一端が前記第２のキャパシタの他端に接続し、他端が前記電荷注入回路の出力端に接続し、前記入力時間信号の立ち上がりにより、予め設定された時間だけオンする第２のスイッチと、
一端が前記第２のキャパシタの他端に接続し、他端が前記第２の電圧に接続し、第２のスイッチのオフにより、オンし、前記入力時間信号の立ち下がりによりオフする第３のスイッチと
を設けたことを特徴とする請求項１記載のプログラマブル遅延発生装置。
【請求項３】
前記第１の切替部は、
一端が前記第１のスイッチの他端と接続し、他端が前記第２のキャパシタの一端に接続し、前記第２のスイッチと連動し、オン、オフする第４のスイッチと、
一端が前記第１のスイッチの他端と接続し、他端が前記第２のキャパシタの一端に接続し、前記第３のスイッチに連動し、オン、オフする第５のスイッチと
を設けたことを特徴とする請求項２記載のプログラマブル遅延発生装置。
【請求項４】
前記第１、第２の切替部、前記第２のキャパシタを、前記電荷注入回路ごとに設けたことを特徴とする請求項１〜３のいずれかに記載のプログラマブル遅延発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣテスタやパルス発生装置などのタイミング信号を発生する場合に適用可能なプログラマブル遅延発生装置に関し、リカバリ特性を改善するプログラマブル遅延発生装置に関するものである。
【背景技術】
【０００２】
ＩＣテスタにおいて、タイミングを高分解能で設定するため、プログラマブル遅延発生装置（プログラマブルディレーライン；タイミング・バーニアとも呼ぶ）が用いられている。このようなプログラマブル遅延発生装置は、例えば、下記特許文献１等に示されている。以下、図４を用いて説明する。
【０００３】
【特許文献１】特開平７−２６４０２２号公報
【０００４】
図４において、入力端子１は入力時間信号Ｖｉが入力される。バッファアンプ２は、入力端子１を介して入力時間信号Ｖｉを入力する。スイッチ３は、バッファアンプ２の出力によりオン，オフされ、一端が第１の電圧ＶＤＤに接続する。そして、スイッチ３は例えばトランジスタにより構成され、バッファアンプ２を介して、入力時間信号Ｖｉをベースに入力し、入力時間信号Ｖｉがハイレベルのときにコレクタとエミッタ間に電流を流す。電流源４は、スイッチ３の他端に一端を接続し、他端を第２の電圧である負の電圧Ｖｓｓに接続する。電荷注入回路５は、入力端子１を介して入力時間信号Ｖｉを入力し、入力時間信号Ｖｉに基づいて設定信号に対応した電圧信号を出力する。キャパシタ（コンデンサ）６は、一端を電荷注入回路５に接続し、他端をスイッチ３と電流源４との共通接続点（ノード）Ｎに接続する。比較器（コンパレータ）７は、スイッチ３の他端（ノードＮ）の電圧と予め設定された電圧（スレッショルド電圧）Ｖｔｈとを比較して遅延時間信号Ｖｏを、出力端子８を介して出力する。
【０００５】
このような装置の動作を以下で説明する。図５は図４に示す装置の動作を示したタイミングチャートである。図５において、（ａ）は入力端子１に印加される入力時間信号Ｖｉ、（ｂ）はノードＮのノード電圧ＶＮ、（ｃ）は出力端子８から出力される遅延時間信号Ｖｏである。
【０００６】
時刻ｔ１のとき、入力時間信号Ｖｉがハイレベルからロウレベルに変わると、スイッチ３がオフになる。このとき、電荷注入回路５の出力は、ロウレベルからハイレベルになる。電荷注入回路５の出力がロウレベルからハイレベルに変わると、電荷注入回路５が出力する電圧がスイッチ３と電流源４のノードＮのノード電圧ＶＮを、コンデンサ６を介して上げる。そして、スイッチ３がオフなので、電流源４の電流によりコンデンサ６を放電させる。これにより、ノード電圧ＶＮは徐々に下がる。ノード電圧ＶＮが電圧Ｖｔｈに下がった時点（時刻ｔ２）で、コンパレータ７の遅延時間信号Ｖｏがハイレベルからロウレベルに変わる。さらに、ノード電圧ＶＮは下がって、一定の値、つまり、入力時間信号Ｖｉのロウレベルで決まる値になり、コンデンサ６の放電が終了する。
【０００７】
ここで、ノード電圧ＶＮの最高電位は、電荷注入回路５の出力により決まる。そして、コンデンサ６からの単位時間に放電する量は、電流源４の電流により決まるので、電流が一定ならば一定になる。これにより、ノード電圧ＶＮが電圧Ｖｔｈになる時間は、電荷注入回路５の出力電圧により決まり、出力電圧に比例して増加する。つまり、入力時間信号Ｖｉが立ち下がってから遅延時間信号Ｖｏが立ち下がるまでの時間、遅延時間ｔｄがＤ／Ａ変換器Ｉ１の電流値に比例する。そして、遅延時間ｔｄは、（電荷注入回路５の出力の振幅）×（コンデンサ６の容量）／（電流源４の電流値）で決まる。
【０００８】
時刻ｔ３のとき、入力時間信号Ｖｉがロウレベルからハイレベルに変わると、スイッチ３がオンになる。このとき、電荷注入回路５の出力は、ハイレベルからロウレベルになる。スイッチ３がオンで、電荷注入回路５の出力がロウレベルなので、コンデンサ６は電圧ＶＤＤにより短時間に充電され、時刻ｔ４のとき、電圧Ｖｔｈになり、遅延時間信号Ｖｏが立ち上がり、ノード電圧ＶＮが電圧ＶＤＤになるまで上昇する。実際は、スイッチ３を構成するトランジスタにより電圧降下を起こし、ＶＤＤより低い値になり、スイッチ３のオン抵抗、寄生容量、スイッチング特性などにより、リカバリ時間が決まる。
【０００９】
時刻ｔ５のとき、ノード電圧ＶＮが電圧ＶＤＤになる前に、再び、入力時間信号Ｖｉがハイレベルからロウレベルに変わると、スイッチ３がオフになる。このとき、電荷注入回路５の出力がロウレベルからハイレベルに変わると、電荷注入回路５が出力する電圧がノードＮのノード電圧ＶＮを、コンデンサ６を介して上がる。しかし、ノード電圧ＶＮが電圧ＶＤＤになる前に、変化したため、ノード電圧ＶＮの最高電位は、前回より低い電圧となってしまう。そして、スイッチ３がオフなので、電流源４の電流によりコンデンサ６を放電させる。これにより、ノード電圧ＶＮは徐々に下がる。ノード電圧ＶＮが電圧Ｖｔｈに下がった時点（時刻ｔ６）で、コンパレータ７の遅延時間信号Ｖｏがハイレベルからロウレベルに変わる。さらに、ノード電圧ＶＮは下がって、一定の値、つまり、入力時間信号Ｖｉのロウレベルで決まる値になり、コンデンサ６の放電が終了する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、高速化、入力時間信号Ｖｉの動作周波数を高くすると、再トリガ時間が短くなり、ノード電圧ＶＮがリカバリする前に、入力時間信号Ｖｉが変化し、遅延時間Ｔｄ１，Ｔｄ２が等しくならず、誤差が発生してしまう。
【００１１】
そこで、本発明の目的は、リカバリ特性を改善するプログラマブル遅延発生装置を実現することにある。
【課題を解決するための手段】
【００１２】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
一端が第１の電圧に接続し、入力時間信号により制御される第１のスイッチと、
この第１のスイッチの他端と第２の電圧との間に設けられる電流源と、
前記入力時間信号に基づいてオン，オフする電圧信号を出力する少なくとも１以上の電荷注入回路と、
この電荷注入回路の出力端と前記第１のスイッチの他端との間に設けられる少なくとも１以上の第１のキャパシタと、
前記第１のスイッチの他端の電圧とスレッショルド電圧とを比較して遅延時間信号を出力する比較器と
を有するプログラマブル遅延発生装置において、
一端が前記第１のスイッチの他端と接続し、前記入力時間信号に基づいてオン、オフする少なくとも１以上の第１の切替部と、
この第１の切替部の他端に一端が接続される少なくとも１以上の第２のキャパシタと、
この第２のキャパシタの他端と一端が接続し、前記入力時間信号に基づいて、前記電荷注入回路に予め設定された時間切り替え後、前記第２の電圧に切り替えて、オンすると共に、オフする少なくとも１以上の第２の切替部と
を有することを特徴とするものである。
また、請求項２記載の発明は、請求項１記載の発明であって、
前記第２の切替部は、
一端が前記第２のキャパシタの他端に接続し、他端が前記電荷注入回路の出力端に接続し、前記入力時間信号の立ち上がりにより、予め設定された時間だけオンする第２のスイッチと、
一端が前記第２のキャパシタの他端に接続し、他端が前記第２の電圧に接続し、第２のスイッチのオフにより、オンし、前記入力時間信号の立ち下がりによりオフする第３のスイッチと
を設けたことを特徴とするものである。
請求項３記載の発明は、請求項２記載の発明であって、
前記第１の切替部は、
一端が前記第１のスイッチの他端と接続し、他端が前記第２のキャパシタの一端に接続し、前記第２のスイッチと連動し、オン、オフする第４のスイッチと、
一端が前記第１のスイッチの他端と接続し、他端が前記第２のキャパシタの一端に接続し、前記第３のスイッチに連動し、オン、オフする第５のスイッチと
を設けたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明であって、
前記第１、第２の切替部、前記第２のキャパシタを、前記電荷注入回路ごとに設けたことを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、入力時間信号により、予め設定された時間、第１、第２の切替部が第２のキャパシタを並列に電気的に接続後、第１、第２の切替部が第２のキャパシタを第２の電圧に接続させ、放電させるので、第１スイッチの他端の電圧の立ち上がり特性を改善でき、リカバリ特性を改善できる。
【発明を実施するための最良の形態】
【００１４】
以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、図４と同一のものは同一符号を付し説明を省略する。
【００１５】
図１において、スイッチ９，１０は例えば半導体リレーで、一端がスイッチ３の他端と接続し、オン、オフする。キャパシタ（コンデンサ）１１は、スイッチ９，１０の他端に一端が接続さる。スイッチ１２は例えば半導体リレーで、一端がコンデンサ１１の他端に接続し、他端が電荷注入回路５の出力端に接続し、オン、オフする。スイッチ１３は例えば半導体リレーで、一端がコンデンサ１１の他端に接続し、他端が電圧Ｖｓｓに接続し、オン、オフする。制御部１４は、入力時間信号Ｖｉを入力し、スイッチ１０，１３に制御信号Φ１、スイッチ９，１３に制御信号Φ２を与え、制御する。
【００１６】
このような装置の動作を以下に説明する。図２は図１に示す装置の動作を示したタイミングチャートで、（ａ）は入力端子１に印加される入力時間信号Ｖｉ、（ｂ）は制御部１４が出力する制御信号Φ１、（ｃ）は制御部１４が出力する制御信号Φ２、（ｄ）はノードＮのノード電圧ＶＮ、（ｅ）は出力端子８から出力される遅延時間信号Ｖｏである。ここで、破線波形は、図４に示す装置のノード電圧ＶＮの波形を示す。
【００１７】
最初、制御部１４の制御信号Φ１がハイレベル、制御信号Φ２がロウレベルなので、スイッチ１０，１３がオンで、スイッチ９，１２がオフとなる。
【００１８】
時刻ｔ１のとき、入力時間信号Ｖｉがハイレベルからロウレベルに変わると、スイッチ３がオフになる。このとき、制御部１４の制御信号Φ１がハイレベルからロウレベルになり、スイッチ１０，１３がオフとなる。また、電荷注入回路５の出力は、ロウレベルからハイレベルになり、電荷注入回路５の出力がロウレベルからハイレベルに変わると、電荷注入回路５が出力する電圧がスイッチ３と電流源４のノードＮのノード電圧ＶＮを、コンデンサ６を介して上げる。そして、スイッチ３がオフなので、電流源４の電流によりコンデンサ６を放電させる。これにより、ノード電圧ＶＮは徐々に下がる。ノード電圧ＶＮが電圧Ｖｔｈに下がった時点（時刻ｔ２）で、コンパレータ７の遅延時間信号Ｖｏがハイレベルからロウレベルに変わる。さらに、ノード電圧ＶＮは下がって、一定の値、つまり、入力時間信号Ｖｉのロウレベルで決まる値になり、コンデンサ６の放電が終了する。
【００１９】
時刻ｔ３のとき、入力時間信号Ｖｉがロウレベルからハイレベルに変わると、スイッチ３がオンになる。このとき、制御部１４の制御信号Φ２がロウレベルからハイレベルになり、スイッチ９，１２がオンとなる。また、電荷注入回路５の出力は、ハイレベルからロウレベルになる。スイッチ３がオンで、電荷注入回路５の出力がロウレベルなので、コンデンサ６，１１は電圧ＶＤＤにより短時間に充電され、時刻ｔ４のとき、電圧Ｖｔｈになり、オーバーシュートして、電圧ＶＤＤになる。入力時間信号のＶｉの立ち上がりから予め決められた時間経過後、つまり、ノード電圧ＶＮが安定後、制御部１４は、制御信号Φ２をロウレベルにし、制御信号Φ１をハイレベルにする。この結果、スイッチ９，１２がオフとなり、スイッチ１０，１３がオンとなり、コンデンサ１１が放電する。
【００２０】
時刻ｔ５のとき、再び、入力時間信号Ｖｉがハイレベルからロウレベルに変わると、スイッチ３がオフになる。このとき、制御部１４の制御信号Φ１がハイレベルからロウレベルになり、スイッチ１０，１３がオフとなる。また、電荷注入回路５の出力がロウレベルからハイレベルに変わると、電荷注入回路５が出力する電圧がノードＮのノード電圧ＶＮを、コンデンサ６を介して上がる。そして、スイッチ３がオフなので、電流源４の電流によりコンデンサ６を放電させる。これにより、ノード電圧ＶＮは徐々に下がる。ノード電圧ＶＮが電圧Ｖｔｈに下がった時点（時刻ｔ６）で、コンパレータ７の遅延時間信号Ｖｏがハイレベルからロウレベルに変わる。さらに、ノード電圧ＶＮは下がって、一定の値、つまり、入力時間信号Ｖｉのロウレベルで決まる値になり、コンデンサ６の放電が終了する。
【００２１】
このように、入力時間信号Ｖｉがロウレベルからハイレベルになり、予め決められた時間、スイッチ９，１２がコンデンサ１１を並列に電気的に接続後、スイッチ１０，１３がコンデンサ１１を電圧Ｖｓｓに接続させ、放電させるので、ノード電圧ＶＮの立ち上がり特性を改善でき、リカバリ特性を改善できる。この結果、入力時間信号Ｖｉが高速になっても、遅延時間Ｔｄ１、Ｔｄ２が等しくなり、遅延時間の誤差ΔＴを抑制できる。
【００２２】
次に、本発明の他の実施例を図３に示し説明する。ここで、図４と同一のものは同一符号を付し説明を省略する。
【００２３】
図３において、電荷注入回路５１〜５ｎは、入力端子１を介して入力時間信号Ｖｉを入力し、入力時間信号Ｖｉに基づいてオン，オフする一定の振幅の電圧信号を出力する。キャパシタ（コンデンサ）６１〜６ｎは、それぞれ容量が異なり、それぞれ一端を電荷注入回路５１〜５ｎに接続し、他端を電流源４に接続する。スイッチ９１〜９ｎは、電荷注入回路５１〜５ｎごとに設けられ、それぞれ、一端がスイッチ３の他端と接続し、制御信号Φ２１〜Φ２ｎによりオン、オフする。スイッチ１０１〜１０ｎは、電荷注入回路５１〜５ｎごとに設けられ、それぞれ、一端がスイッチ３の他端と接続し、制御信号Φ１１〜Φ１ｎによりオン、オフする。キャパシタ（コンデンサ）１１１〜１１ｎは、電荷注入回路５１〜５ｎごとに設けられ、それぞれ、スイッチ９１〜９ｎ，１０１〜１０ｎの他端に一端が接続さる。スイッチ１２１〜１２ｎは、電荷注入回路５１〜５ｎごとに設けられ、それぞれ、一端がコンデンサ１１１〜１１ｎの他端に接続し、他端が電荷注入回路５１〜５ｎの出力端に接続し、制御信号Φ２１〜Φ２ｎによりオン、オフする。スイッチ１３１〜１３ｎは、電荷注入回路５１〜５ｎごとに設けられ、それぞれ、一端がコンデンサ１１１〜１１ｎの他端に接続し、他端が電圧Ｖｓｓに接続し、制御信号Φ１１〜Φ１ｎによりオン、オフする。制御部１４１は、制御部１４の代わりに設けられ、入力時間信号Ｖｉを入力し、制御信号Φ１１〜Φ１ｎ、Φ２１〜２ｎを出力する。制御部１５は、電荷注入回路５１〜５ｎをオン，オフし、電荷注入回路５１〜５ｎの出力の制御を行う。
【００２４】
このような装置の動作について以下に説明する。制御部１５は、例えば、電荷注入回路５１をオンにし、電荷注入回路５２〜５ｎをオフにする。そして、入力時間信号Ｖｉを入力し、図１と同様の動作を行わせ、制御部１４１は、電荷注入回路５１に対応するスイッチ９１，１０１，１２１,１３１をオン、オフし、その他はオフ、つまり、制御信号Φ１２〜１ｎ、Φ２２〜２ｎはロウレベルとする。遅延時間を変更するときは、所望の遅延時間に対応した容量を持つコンデンサ６１〜６ｎに接続する電荷注入回路５１〜５ｎを制御部９によりオンにして、図１と同様の動作を行わせ、電荷注入回路５１〜５ｎごとに設けられるコンデンサ１１１〜１１ｎの接続を行う。また、制御部１５が、電荷注入回路５１〜５ｎの内、複数の電荷注入回路をオンにして、所望の遅延時間を得てもよい。
【００２５】
なお、本発明はこれに限定されるものではなく、スイッチ９，１０は別々としたが、１つのスイッチとしてもよい。この場合、入力時間信号Ｖｏがハイレベルの間、オンとする。また、スイッチ１２，１３も切替スイッチで構成してもよい。
【００２６】
また、電荷注入回路５１〜５ｎごとに、スイッチ９１〜９ｎ、スイッチ１０１〜１０ｎ、コンデンサ１１１〜１１ｎ、スイッチ１２１〜１２ｎ、スイッチ１３１〜１３ｎを設けた構成を示したが、１組だけ設ける構成でもよい。
【００２７】
そして、バッファ２を設けた構成を示したが、バッファ２がない構成でもよい。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置の動作を示したタイミングチャートである。
【図３】本発明の他の実施例を示した構成図である。
【図４】従来のプログラマブル遅延発生装置の構成を示した図である。
【図５】図４に示す装置の動作を示したタイミングチャートである。
【符号の説明】
【００２９】
３，９，１０，１３，１４，９１〜９ｎ，１０１〜１０ｎ，１３１〜１３ｎ，１４１〜１４ｎ  スイッチ
４  電流源
５，５１〜５ｎ  電荷注入回路
６，１１，６１〜６ｎ，１１１〜１１ｎ  コンデンサ
７  コンパレータ
【図１】
2010147513.tif 000003
【図２】
2010147513.tif 000004
【図３】
2010147513.tif 000005
【図４】
2010147513.tif 000006
【図５】
2010147513.tif 000007