(57)【要約】【課題】液晶表示装置において、ラビング工程等の際に、ＴＦＴ基板上に形成された周辺回路が絶縁破壊されにくい液晶表示装置を提供する。【解決手段】画素回路と周辺回路が形成されたＴＦＴ基板と、ＴＦＴ基板に対向配置された対向基板ＣＦとを含み、対向基板ＣＦは、ＴＦＴ基板で画素回路が形成される領域を覆う透明導電膜ＴＬを有し、ＴＦＴ基板は、対向基板ＣＦに覆われない第１の辺に、透明導電膜ＴＬと導通する導通領域ＣＲと、端子領域ＴＲとを有し、端子領域ＴＲは、導通領域ＣＲと接続する接地端子ＡＴと、接地端子ＡＴと隣接して周辺回路に信号又は電源を提供する隣接端子ＮＴとを有し、隣接端子ＮＴは、第１の辺に対向する第２の辺に向かうように、ＴＦＴ基板の第３の辺に沿って敷設された第１の配線で周辺回路に接続され、第１の配線は、第３の辺の中間地点まで延設されてから、周辺回路に接続される、ことを特徴とする液晶表示装置。【選択図】図２
2010055005.tif 000002
【特許請求の範囲】
【請求項１】
画素回路とその周辺回路が形成されたＴＦＴ基板と、
前記ＴＦＴ基板との間に液晶層を挟持して前記ＴＦＴ基板に対向配置された、前記ＴＦＴ基板よりも面積が小さい対向基板とを含み、
前記ＴＦＴ基板は、ラビング処理が施された配向膜を有し、
前記対向基板は、前記液晶層に対して反対側の面に、前記ＴＦＴ基板において前記画素回路が形成される領域を少なくとも覆う透明導電膜を有し、
前記ＴＦＴ基板は、前記対向基板に覆われない第１の辺に、導電部材を介して前記透明導電膜と導通する導通領域と、フレキシブルプリント基板と接続する端子領域とを有し、
前記端子領域は、前記導通領域と接続して接地電位を提供する接地端子と、該接地端子と隣接して前記周辺回路に信号又は電源を提供する隣接端子とを有し、
前記隣接端子は、前記第１の辺から、前記第１の辺に対向する第２の辺に向かうように、第３の辺に沿って敷設された第１の配線によって、前記第３の辺に設けられた前記周辺回路に接続されているとともに、
前記第１の配線は、前記第１の辺から前記第２の辺に向かう方向において前記ＴＦＴ基板における前記第３の辺の中間地点となる位置まで少なくとも延設されてから、前記周辺回路に接続されている、
ことを特徴とする液晶表示装置。
【請求項２】
請求項１の液晶表示装置において、
前記隣接端子と接続する前記周辺回路は、前記第１の配線と接続する位置から前記前記第１の辺に向かうように敷設される第２の配線を含み、
前記隣接端子からの信号が直接供給される薄膜トランジスタのうち、ソース電極及びドレイン電極から絶縁されたゲート電極を有する第１の薄膜トランジスタは、前記第２の配線を介して前記ソース電極、前記ドレイン電極、前記ゲート電極のうちのいずれかの電極に接続されている、
ことを特徴とする液晶表示装置。
【請求項３】
請求項２の液晶表示装置において、
前記第２の配線は、前記第１の配線と接続する位置と、前記第１の薄膜トランジスタと接続する位置との間で、少なくとも１つのダイオード接続された第２の薄膜トランジスタに接続されている、
ことを特徴とする液晶表示装置。
【請求項４】
請求項１の液晶表示装置において、
前記第１の配線は、前記ＴＦＴ基板における前記画素回路が形成された領域よりも前記第２の辺側となる位置まで少なくとも延設されて、前記周辺回路に接続されている、
ことを特徴とする液晶表示装置。
【請求項５】
請求項１の液晶表示装置において、
前記画素回路は、複数の走査信号線を含み、
前記隣接端子は、前記走査信号線を駆動する回路のスタートパルスを供給する端子である、
ことを特徴とする液晶表示装置。
【請求項６】
請求項１の液晶表示装置において、
前記画素回路は、複数のコモン信号線を含み、
前記隣接端子に接続された前記周辺回路は、前記コモン信号線を交流化する回路である、
ことを特徴とする液晶表示装置。
【請求項７】
請求項１の液晶表示装置において、
前記周辺回路は、前記第１の配線に接続された前記周辺回路と対になって、前記画素回路が形成される領域を基準として該周辺回路と対称となる位置である第４の辺に設けられる対称周辺回路を含み、
前記対称周辺回路は、前記第１の辺から前記第２の辺に向かうように、前記第４の辺に沿って敷設された対称配線によって、信号又は電源が供給されているとともに、
前記対称配線は、前記第１の辺から前記第２の辺に向かう方向において前記ＴＦＴ基板における前記第４の辺の中間地点となる位置まで少なくとも延設されてから、前記対称周辺回路に接続されている、
ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対向基板の外側表面に透明導電膜が設けられた液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、液晶層と、液晶層を挟持する一対の透明基板（対向基板とＴＦＴ基板）と、を備える液晶パネルを含んで構成される。
【０００３】
ここで、横電解方式の液晶表示装置（IPS：In-Plane Switching）では、ＴＦＴ基板に画素電極及びコモン電極の双方が形成される。このような横電解方式の液晶表示装置では、特許文献１で示すように、液晶パネルの表示面側（対向基板側）からの静電気によって、液晶層を制御する電界に影響が及ぼされて表示の異常が発生することから、対向基板の外側表面（液晶層に対して反対側の面）に透明導電膜が静電気等から遮蔽するために設けられている。この透明導電膜は、例えば、特許文献１の図１２で示されるように、ＴＦＴ基板上に設けられた導通用端子（以下、導通領域）と導電部材を介して接続される。そして、透明導電膜には、導通領域を介して例えばフレキシブルプリント基板（以下、ＦＰＣ）から接地電位が提供されることとなる。
【特許文献１】特開平９−１０５９１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、液晶層の配向膜を形成するラビング工程時には、ラビング用の繊維によって導通領域に電荷が発生し、導通領域が広く形成されることで、より多くの電荷を発生しやすくなる。これにより、ＦＰＣから導通領域に接地電位を供給する端子に隣接する端子（以下、隣接端子）に突発的に電荷が流れ、隣接端子に接続された周辺回路において絶縁破壊が生じる場合がある。
【０００５】
具体的には、例えば、図６の画素回路の左側に設けられた周辺回路のレイアウト図において示すように、隣接端子ＮＴからの信号が直接供給される破線で示された薄膜トランジスタにおいて絶縁破壊が発生する。
【０００６】
そこで本発明は、上記課題に鑑みて、液晶表示装置において、ラビング工程等の際に、ＴＦＴ基板上に形成された周辺回路が絶縁破壊されにくい液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
（１）上記課題を解決するために、本発明に係る液晶表示装置は、画素回路とその周辺回路が形成されたＴＦＴ基板と、前記ＴＦＴ基板との間に液晶層を挟持して前記ＴＦＴ基板に対向配置された、前記ＴＦＴ基板よりも面積が小さい対向基板とを含み、前記ＴＦＴ基板は、ラビング処理が施された配向膜を有し、前記対向基板は、前記液晶層に対して反対側の面に、前記ＴＦＴ基板において前記画素回路が形成される領域を少なくとも覆う透明導電膜を有し、前記ＴＦＴ基板は、前記対向基板に覆われない第１の辺に、導電部材を介して前記透明導電膜と導通する導通領域と、フレキシブルプリント基板と接続する端子領域とを有し、前記端子領域は、前記導通領域と接続して接地電位を提供する接地端子と、該接地端子と隣接して前記周辺回路に信号又は電源を提供する隣接端子とを有し、前記隣接端子は、前記第１の辺から、前記第１の辺に対向する第２の辺に向かうように、第３の辺に沿って敷設された第１の配線によって、前記第３の辺に設けられた前記周辺回路に接続されているとともに、前記第１の配線は、前記第１の辺から前記第２の辺に向かう方向において前記ＴＦＴ基板における前記第３の辺の中間地点となる位置まで少なくとも延設されてから、前記周辺回路に接続されている、ことを特徴とする。
【０００８】
（２）（１）に記載の液晶表示装置において、前記隣接端子と接続する前記周辺回路は、前記第１の配線と接続する位置から前記前記第１の辺に向かうように敷設される第２の配線を含み、前記隣接端子からの信号が直接供給される薄膜トランジスタのうち、ソース電極及びドレイン電極から絶縁されたゲート電極を有する第１の薄膜トランジスタは、前記第２の配線を介して前記ソース電極、前記ドレイン電極、前記ゲート電極のうちのいずれかの電極に接続されている、ことを特徴とする。
【０００９】
（３）（２）に記載の液晶表示装置において、前記第２の配線は、前記第１の配線と接続する位置と、前記第１の薄膜トランジスタと接続する位置との間で、少なくとも１つのダイオード接続された第２の薄膜トランジスタに接続されている、ことを特徴とする。
【００１０】
（４）（１）から（３）の何れかに記載の液晶表示装置において、前記第１の配線は、前記ＴＦＴ基板における前記画素回路が形成された領域よりも前記第２の辺側となる位置まで少なくとも延設されて、前記周辺回路に接続されている、ことを特徴とする。
【００１１】
（５）（１）から（４）の何れかに記載の液晶表示装置において、前記画素回路は、複数の走査信号線を含み、前記隣接端子は、前記走査信号線を駆動する回路のスタートパルスを供給する端子である、ことを特徴とする。
【００１２】
（６）（１）から（５）の何れかに記載の液晶表示装置において、前記画素回路は、複数のコモン信号線を含み、前記隣接端子に接続された前記周辺回路は、前記コモン信号線を交流化する回路である、ことを特徴とする。
【００１３】
（７）（１）から（６）の何れかに記載の液晶表示装置において、前記周辺回路は、前記第１の配線に接続された前記周辺回路と対になって、前記画素回路が形成される領域を基準として該周辺回路と対称となる位置である第４の辺に設けられる対称周辺回路を含み、前記対称周辺回路は、前記第１の辺から前記第２の辺に向かうように、前記第４の辺に沿って敷設された対称配線によって、信号又は電源が供給されているとともに、前記対称配線は、前記第１の辺から前記第２の辺に向かう方向において前記ＴＦＴ基板における前記第４の辺の中間地点となる位置まで少なくとも延設されてから、前記対称周辺回路に接続されている、ことを特徴とする。
【発明の効果】
【００１４】
（１）に記載の液晶表示装置によれば、ラビング工程等の際に、ＴＦＴ基板上に形成された周辺回路が絶縁破壊されにくくなる。
【発明を実施するための最良の形態】
【００１５】
［実施形態１］
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１６】
図１は、本発明の一実施形態に係る液晶表示装置に含まれる液晶パネルの斜視図である。この液晶パネルは、ＩＰＳ（In-Plane Switching）方式の液晶表示装置であって、ＴＦＴ基板ＳＵＢと対向基板ＣＦとがガラス基板によって形成されて、これらの間に液晶層（図示せず）が挟持されている。
【００１７】
ＴＦＴ基板ＳＵＢには、液晶層側の面に、複数の画素をマトリクス状に配置した画素回路と、その周辺回路とが形成されている。ＴＦＴ基板ＳＵＢの画素回路では、例えば、Ｘ方向に延在して互いに等間隔を置いてＹ方向に並設される複数の走査信号線と、走査信号線と所定の間隔を置いて平行に設けられる複数のコモン信号線と、Ｙ方向に延在して互いに等間隔を置いてＸ方向に並設される複数の映像信号線とが形成されて、これらによって各画素のそれぞれが区画されている。そして区画された各画素には、ＭＩＳ（Metal-Insulator-Semiconductor）構造を有する薄膜トランジスタ（Thin Film Transistor）が形成されており、走査信号線からの信号によって薄膜トランジスタが駆動され、薄膜トランジスタを介して映像信号線からの信号が画素電極に供給される。また、コモン信号線にはコモン電極が接続されている。そして、画素電極とコモン電極との間の電位差によって横電界が発生し、この電界によって液晶を駆動して表示を行う。
【００１８】
また、対向基板ＣＦの液晶層側の面には、ＴＦＴ基板ＳＵＢ上に形成された各画素の配置に対向して光の３原色（ＲＧＢ）が配列されたカラーフィルタ層が設けられる。
【００１９】
ＴＦＴ基板ＳＵＢと対向基板ＣＦとの間には、液晶層が介在するように設けられる。この液晶層は、液体の流動性と固体（結晶）の光学的性質を併せ持ち、電圧等によって分子の向きが変えられて光の状態を制御することができる液晶分子を有している層であり、上述の横電界によって各画素における光の透過率が制御される。また、ＴＦＴ基板ＳＵＢと対向基板ＣＦとが互いに対向して液晶層を挟持する部分には、液晶層に含まれる液晶分子を所定の方向に配列させるための配向膜が形成される。
【００２０】
また、対向基板ＣＦの液晶層に対して反対側の面において、対向基板ＣＦが液晶層を挟持する領域を覆うように、例えば、ＩＴＯ（インジウム錫酸化物：Indium Tin Oxide）によって透明導電膜ＴＬが形成される。この透明導電膜ＴＬは、液晶パネルの外側からの静電気等が液晶層に影響を及ぼすのを防止するために、ＴＦＴ基板において画素回路が形成される領域を少なくとも覆うように、対向基板ＣＦに形成される。本実施形態における透明導電膜ＴＬは、図１で示すように液晶層に対して反対側の面において全面、あるいは、ほぼ全面（少なくとも表示領域を覆う領域）に渡って形成される。
【００２１】
図２は、図１の液晶パネルにおいて対向基板ＣＦからＴＦＴ基板ＳＵＢが露出している部分の上面図である。対向基板ＣＦは、ＴＦＴ基板ＳＵＢよりも面積が小さく形成されて、ＴＦＴ基板ＳＵＢの一部を覆っている。そして、ＴＦＴ基板ＳＵＢの対向基板ＣＦに覆われない領域が、ＴＦＴ基板ＳＵＢの第１の辺に形成されて、かかる領域に端子領域ＴＲが形成される。この端子領域ＴＲでは、上記の画素回路又はその周辺回路に信号又は電源を提供するための複数の端子がＴＦＴ基板の一辺に沿って並設されている。また、この端子領域ＴＲには、例えば、異方性導電層を介してＦＰＣが圧着接続されて、信号又は電源がＦＰＣからドライバ領域ＤＲのドライバ（例えば半導体チップ）や、周辺回路や、画素回路等に供給されることとなる。
【００２２】
さらに、端子領域ＴＲが形成されているＴＦＴ基板ＳＵＢの第１の辺には、静電気等の影響から液晶層を遮蔽する透明導電膜ＴＬに導電部材ＣＴを介して導通する導通領域（導電パッド）ＣＲが形成されている。この導通領域ＣＲは、図２で示すように、対向基板ＣＦとＴＦＴ基板ＳＵＢとの段差の近傍に形成されて、導通領域ＣＲと透明導電膜ＴＬは、例えば導電部材ＣＴの一種である導電樹脂または導電テープなどにより導通される。
【００２３】
さらに導通領域ＣＲは、端子領域ＴＲに形成された接地端子ＡＴに接続されており、ＦＰＣから接地電位が供給される。これにより、液晶パネルの外側で発生して透明導電膜ＴＬに帯電した静電気は、導電部材ＣＴ、導通領域ＣＲを経て取り除かれることとなる。図２で示すように、接地端子ＡＴは、端子領域ＴＲにおいて所定の間隔おきに並設される端子群のうちのひとつの端子であり、これに隣接する隣接端子ＮＴが存在する。ひとつの接地端子ＡＴに対して、その両側もしくは片側に隣接端子ＮＴが存在し、本実施形態では、接地端子ＡＴは、周辺回路と接続してこれらに信号又は電源を供給する隣接端子ＮＴ、および、端子形状がダミーとして形成されて周辺回路等と接続しないダミー隣接端子ＤＴと隣接している。端子領域ＴＲにおける端子は、対向基板ＣＦとＴＦＴ基板ＳＵＢとの間に設けられた画素回路及び周辺回路と、配線領域Ｃとドライバ領域ＤＲを経て接続される。
【００２４】
ところで、ＴＦＴ基板ＳＵＢに対向基板ＣＦを貼り合わせる工程の前には、ＴＦＴ基板ＳＵＢが液晶層を挟持する部分に配向膜が形成される。この配向膜は、まず、配向膜材料を塗布して焼成した後に、ラビング処理（ナイロン繊維布などで擦る処理）を施すことにより、液晶層に含まれる液晶分子を所定の方向に配列させるための配向規制力が付与される。
【００２５】
この際、導通領域ＣＲ等が形成されているＴＦＴ基板ＳＵＢの端部には、配向膜材料が塗布されず、導通領域ＣＲが露出しているために摩擦により静電気が発生する。ラビング処理を施すラビング工程時には、接地端子ＡＴはＦＰＣと接続しておらず、導通領域ＣＲに蓄積された静電気が突発的に接地端子ＡＴから隣接端子ＮＴに流れる場合がある。
【００２６】
そして、ＴＦＴ基板ＳＵＢ上の導通領域ＣＲは、導電部材ＣＴとの接続のために他の端子に比べて比較的面積が広く形成されており、導通領域ＣＲが広くなるほど隣接端子ＮＴに突発的に流れる静電気の量が増える。これにより、隣接端子ＮＴと接続する周辺回路において、隣接端子ＮＴとの配線間の距離が短い位置に形成されたスイッチング素子として機能する薄膜トランジスタに静電破壊が発生しやすくなる。特に、この静電破壊は、隣接端子ＮＴから信号が直接供給される薄膜トランジスタにおいて起こりやすく、隣接端子ＮＴからの配線長が短いほど起こりやすい。また、ダイオード接続された薄膜トランジスタ（ゲート電極とソース電極またはドレイン電極とが接続された状態の薄膜トランジスタ）よりも、非ダイオード接続のトランジスタ（ゲート電極がソース電極及びドレイン電極から絶縁された状態の薄膜トランジスタ）において起こりやすい。
【００２７】
図３は、ＴＦＴ基板ＳＵＢにおける画素回路形成領域（表示領域）ＩＲ、その側方に設けられる周辺回路領域Ｌと周辺回路領域Ｒ、導通領域ＣＲ、端子領域ＴＲ、ドライバ領域ＤＲ等の位置関係を模式的に示す図である。隣接端子ＮＴは、第１の配線ＦＣによってドライバ領域ＤＲを経て周辺回路領域Ｌにおけるいずれかの周辺回路と接続される。特に、第１の配線ＦＣは、端子領域ＴＲが存在するＴＦＴ基板ＳＵＢの第１の辺から、この第１の辺に対向する（ＴＦＴ基板ＳＵＢ上で第１の辺の反対側に存在する）第２の辺に向かう方向（以下、第１の方向）に向かいつつ周辺回路領域Ｌに沿うようにして敷設されて、周辺回路と接続する。尚、周辺回路領域Ｌは第３の辺に設けられており、周辺回路領域Ｒは第４の辺に設けられている。したがって、第１の配線ＦＣは、第３の辺に沿って敷設されている。そして、第１の配線ＦＣは、第１の方向においてＴＦＴ基板における第３の辺の中間地点となる位置まで少なくとも延設されてから、周辺回路領域Ｌにおけるいずれかの周辺回路に接続されている。第１の配線ＦＣが少なくとも当該中間地点まで延設されることにより、隣接端子ＮＴから第１の配線を介して信号が直接供給される薄膜トランジスタのうち、静電破壊されやすい薄膜トランジスタ（ソース電極とドレイン電極から絶縁されたゲート電極を有する第１の薄膜トランジスタ）の箇所に到達するまでの配線抵抗が増大し、静電破壊が防止されることとなる。この第１の配線ＦＣは、画素回路形成領域ＩＲよりもさらに第２の辺に近い位置まで延設されて、周辺回路領域Ｌにおける周辺回路と接続されてもよく、この場合には、第１の配線ＦＣの配線長をより長くできるため、静電破壊がより確実に防止されることとなる。
【００２８】
また、本実施形態では、図３で示すように、周辺回路領域Ｒにおけるいずれかの周辺回路に接続する対称配線ＸＣが設けられている。この対称配線ＸＣは、第１の配線ＦＣが接続される周辺回路に対して、画素回路形成領域ＩＲを基準として、周辺回路領域Ｒの対称となる位置に設けられた対称周辺回路に接続されている。そして対称配線ＸＣは、隣接端子ＮＴが提供する信号及び電源と同種類の制御対象を制御する信号及び電源を、対称周辺回路に提供する。
【００２９】
このとき、対称配線ＸＣは、第１の配線ＦＣと同様の位置まで延設されて周辺回路領域Ｒの対称周辺回路に接続されることが望ましい。こうすることで、第１の配線ＦＣが接続される周辺回路と対称配線ＸＣが接続される対称周辺回路におけるタイミングが揃えられる。
【００３０】
なお、対称配線ＸＣに接続される端子ＸＴは、接地端子ＡＴに隣接していない位置に設けられるため、配線ＸＣに接続される周辺回路領域Ｒの対称周辺回路では静電破壊が発生する恐れが少ない。したがって、第１の配線ＦＣと対称配線ＸＣによるタイミング等が問題とならない場合には、例えば配線ＸＣを、周辺回路領域Ｒの側方に沿うようにして敷設することなく端子領域ＴＲの近傍で対称周辺回路と接続させることとしてもよい。
【００３１】
図４は、隣接端子ＮＴから信号（例えばスタートパルス）が第１の配線ＦＣを介して供給される場合を示しており、本実施形態における隣接端子ＮＴから敷設される第１の配線ＦＣが、周辺回路に接続され、さらにスタートパルスが直接供給される回路ＳＴＤとコモン線駆動回路ＣＭ１とに接続される様子を示す図である。同図で示すように、第１の配線ＦＣは、接続点Ｐにおいて周辺回路に接続される。そして、第２の配線ＳＣが、接続点Ｐから、端子領域ＴＲが設けられている第１の辺に向かう方向（以下、第２の方向）に向かいつつ敷設されてスタートパルスが直接供給される回路ＳＴＤと、コモン線駆動回路ＣＭ１とに接続されている。
【００３２】
このスタートパルスが直接供給される回路ＳＴＤには、図４で示すように、ソース電極及びドレイン電極から絶縁されたゲート電極を有する第１の薄膜トランジスタと、いわゆるダイオード接続の薄膜トランジスタ（第２の薄膜トランジスタ）とが含まれている。第１の薄膜トランジスタはスイッチング素子として機能し、例えば予め定められた電圧よりも格段に大きな電圧がゲート電極に印加すると、これらの電極間に介在する絶縁膜が破壊されて回路がショートする場合がある（すなわち、静電破壊されやすい）。一方、第２の薄膜トランジスタでは、ゲート電極に大きな電圧がかけられても、ゲート電極に電圧が印加されることでソース電極及びドレイン電極間の抵抗が小さくなるために、ゲート電極と導通するいずれかの電極から他方の電極に電流が流れて絶縁膜が破壊されない（すなわち、静電破壊されにくい）。
【００３３】
周辺回路領域Ｌには、画素回路形成領域ＩＲにおいてＸ方向に並んだ画素に対応して、走査線駆動回路及びコモン線駆動回路が設けられ、スタートパルスが直接供給される回路ＳＴＤは、走査線駆動回路ＧＬ１〜ＧＬＮを順次走査駆動するためのきっかけとなるスタートパルスが直接供給される。各走査線駆動回路にはシフトレジスタ（図示せず）が設けられて、図４に記載されている配線とは別の配線から位相の１８０度異なる２つの信号を各走査線駆動回路が受け取って、駆動するべき走査線を順次選択する。走査線駆動回路ＧＬ１〜ＧＬＮは、ＧＬ１からＧＬＮの方向に向かって、順次走査を行う。
【００３４】
なお、接続点Ｐから、第２の辺に向かうようにして第３の配線ＴＣが敷設されている。この第３の配線ＴＣは、周辺回路領域Ｌにおける第２の辺に近い側に設けられて第１の辺から最も離れたいくつかの走査線駆動回路ＧＬＭ、ＧＬＮと接続している。そして、走査線駆動回路ＧＬＮが駆動された後は、再び走査線駆動回路ＧＬ１が駆動されることとなる。
【００３５】
コモン線駆動回路ＣＭ１は、図４で示すように、ソース電極及びドレイン電極から絶縁されたゲート電極を有する４つの第１の薄膜トランジスタを含んで形成されている。これらの第１の薄膜トランジスタは、上記のスタートパルスが直接供給される回路ＳＴＤに設けられたスイッチング素子として機能する第１の薄膜トランジスタと同様に、絶縁破壊が発生する場合がある（すなわち、静電破壊されやすい）。これらの第１の薄膜トランジスタも、スタートパルスが直接供給されるからである。
【００３６】
各コモン線駆動回路は、例えばハイ・ローといった２種類の電圧であるコモン電圧を交流化して切り替える機能を有しており、走査線が駆動されるタイミングに連動してコモン電圧が切り替えられる。コモン信号線は走査信号線と同期をとる必要があることから、本実施形態では、走査線駆動回路ＧＬ１とコモン線駆動回路ＣＭ１が並列に接続されている。なお、ここでは図示しないが、走査線駆動回路ＧＬ１以外の走査線駆動回路ＧＬ２〜ＧＬＮに対応して、コモン線駆動回路ＣＭ２〜ＣＭＮが設けられているが、これらにはスタートパルスが直接供給されて静電破壊が起こりやすい薄膜トランジスタは存在しないので説明を省略する。
【００３７】
接地端子ＡＴから隣接端子ＮＴに突発的に流れた静電気は、第１の配線ＦＣ、接続点Ｐ、第２の配線ＳＣを経ることにより、比較的長い距離の配線により信号の減衰が生じた状態で、スタートパルスが直接供給される回路ＳＴＤ及びコモン線駆動回路ＣＭ１に到達する。このため、これらの回路に設けられているスイッチング素子として機能する薄膜トランジスタに印加される電圧が低くなって、静電破壊が発生しにくくなる。
【００３８】
また図４で示すように、第２の配線ＳＣには、接続点Ｐとスタートパルスが直接供給される回路ＳＴＤとの間に、ダイオード接続された第２の薄膜トランジスタＤＩが設けられている。この第２の薄膜トランジスタＤＩは、例えば走査線駆動回路の数に応じた数を設けてもよい。第２の薄膜トランジスタＤＩには電荷が蓄積されることから、第２の配線の配線負荷が増大して、スタートパルスが直接供給される回路ＳＴＤ等で静電破壊が発生しにくくなる。
【００３９】
［実施形態２］
図５は、実施形態２におけるＴＦＴ基板ＳＵＢの周辺回路領域Ｌに形成されている周辺回路のレイアウトの一例を示す図である。上記の実施形態１では、第１の配線ＦＣが、第１の方向においてＴＦＴ基板ＳＵＢにおける第３の辺の中間地点となる位置まで少なくとも延設されて、周辺回路領域Ｌにおけるいずれかの周辺回路に接続される例を示した。一方、実施形態２では、図５のレイアウトが示すように、周辺回路領域Ｌにおける第２の辺側の端部において第１の配線ＦＣが周辺回路に接続されており、当該第２の辺側の端部から第２の配線ＳＣが第１の辺に向かう方向に向かって敷設される。実施形態２は、これ以外の点では実施形態１と略同様である。尚、周辺回路領域Ｌにおける第２の辺側の端部は、画素回路形成領域ＩＲの第２の辺側の端部よりも、さらに第２の辺に近い側に存在する。
【００４０】
なお、上記の実施形態１、２においては、同期を取るためにスタートパルスが直接供給される回路ＳＴＤとコモン線駆動回路ＣＭ１が第２の配線ＳＣに並列に接続されているが、同期を他の方法で取ることにより、スタートパルスが直接供給される回路ＳＴＤとコモン線駆動回路ＣＭ１とを並列で接続しないように設けてもよい。
【００４１】
なお、上記の実施形態１においては、第１の配線ＦＣが、第１の方向においてＴＦＴ基板ＳＵＢにおける第３の辺の中間地点となる位置まで少なくとも延設されるとしているが、画素回路形成領域ＩＲや周辺回路領域Ｌの中間地点となる位置まで少なくとも延設されることとしてもよい。また、周辺回路において絶縁破壊が発生しにくくなる配線長及び、周辺回路における信号等の遅延量を考慮して、第１の配線ＦＣが延設される位置を決定してもよい。
【００４２】
また、本発明は、コモン線駆動回路の存在しない液晶表示装置に適用してもよい。
【００４３】
さらに、本発明は、ＩＰＳ方式に限定されず、類似の構成を有する他の静電破壊が生じやすい液晶表示装置に適用してもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態に係るＴＦＴ基板と対向基板とを備えた液晶パネルの斜視図である。
【図２】図１の液晶パネルにおいて、対向基板からＴＦＴ基板が露出している部分の上面図である。
【図３】本発明の一実施形態に係るＴＦＴ基板において、画素回路と、その周辺回路と、ＦＰＣと接続する端子領域等とが形成されている位置を模式的に示す図である。
【図４】本発明の一実施形態に係る隣接端子から敷設される配線が接続される周辺回路の一部の様子を示す図である。
【図５】本発明の一実施形態に係るＴＦＴ基板ＳＵＢの周辺回路の一部のレイアウトを示す図である。
【図６】従来の液晶表示装置におけるＴＦＴ基板ＳＵＢの周辺回路の一部のレイアウトの一例を示す図である。
【符号の説明】
【００４５】
ＳＵＢ  ＴＦＴ基板、ＣＦ  対向基板、ＴＬ  透明導電膜、ＣＴ  導電部材、ＣＲ  導通領域、ＡＴ  接地端子、ＮＴ  隣接端子、ＤＴ  ダミー隣接端子、ＴＲ  端子領域、ＤＲ  ドライバ領域、Ｃ  配線領域、Ｌ  周辺回路領域、Ｒ  周辺回路領域、ＩＲ  画素回路形成領域、ＦＣ  第１の配線、ＸＣ  対称配線、ＳＣ  第２の配線、ＴＣ  第３の配線、ＧＬ１〜ＧＬＮ  走査線駆動回路、ＣＭ１  コモン線駆動回路、ＳＴＤ  スタートパルスが直接供給される回路、Ｐ  接続点、ＤＩ  ダイオード接続の薄膜トランジスタ。
【図１】
2010055005.tif 000003
【図２】
2010055005.tif 000004
【図３】
2010055005.tif 000005
【図４】
2010055005.tif 000006
【図５】
2010055005.tif 000007
【図６】
2010055005.tif 000008