(57)【要約】【課題】動作モード切換用パッドの配置自由度を向上させる。【解決手段】パッドに新規に設けたプルアップ回路、及びプルダウン回路のスイッチを排他的に（交互に）切り換えられるようにして、プルアップ回路接続時のパッド電位と、プルダウン回路接続時のパッド電位とのＥＯＲ演算を行う。それぞれの電位は時系列で測定されるため、先に測定された電位は一時的な記憶回路に格納しておき、次に測定された電位とＥＯＲ演算を行う。以上の演算処理により、パッケージピンとパッドが接続されている端子は「０」、ＯＰＥＮの端子は「１」の情報を得ることができるため、これらの情報を基に動作モードを切り換える。【選択図】図１
2010147938.tif 000002
【特許請求の範囲】
【請求項１】
内部端子に接続されるプルアップ回路と、
前記内部端子に接続されるプルダウン回路と、
前記内部端子に前記プルアップ回路が接続された際の電位と、前記内部端子に前記プルダウン回路が接続された際の電位とに基づいて、動作モードを切り換える動作モード切換回路と
を含む
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記プルアップ回路及び前記プルダウン回路は、所定のクロック信号に応じて交互にＯＮ／ＯＦＦし、
前記プルアップ回路は、ＯＮした際に、電源電位を供給し、
前記プルダウン回路は、ＯＮした際に、接地電位を供給する
半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
第１クロック信号を前記動作モード切換回路に出力する第１クロック出力回路と、
前記第１クロック信号が分周された第２クロック信号を前記プルアップ回路及び前記プルダウン回路に出力する第２クロック出力回路と
を更に含み、
前記動作モード切換回路は、
前記第１クロック信号に応じて、前記内部端子の電位を保持する記憶回路と、
前記内部端子の電位と前記記憶回路に保持された電位とに基づいて、前記動作モードを切り換える選択回路と
を含む
半導体装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の半導体装置であって、
前記内部端子が動作モード切換用端子である場合、前記動作モード切換用端子に接続可能な第１外部端子からの外部入力信号を入力する入力端子と、
第２外部端子からのリセット信号を入力するリセット端子と、
前記リセット信号に基づくリセット期間中に、前記動作モード切換回路の出力信号に基づいて前記動作モードを判定し、前記外部入力信号、及び前記動作モードに応じて動作する内部回路と
を更に含む
半導体装置。
【請求項５】
請求項４に記載の半導体装置であって、
他の内部端子に接続される他のプルアップ回路と、
前記他の内部端子に接続される他のプルダウン回路と、
前記他の内部端子に前記他のプルアップ回路が接続された際の電位と、前記他の内部端子に前記他のプルダウン回路が接続された際の電位とに基づいて、前記動作モードを切り換える他の動作モード切換回路と、
前記内部端子、前記他の内部端子、前記動作モード切換回路、前記他の動作モード切換回路、及び前記内部回路に接続され、前記動作モード切換回路の出力信号、及び前記他の動作モード切換回路の出力信号に基づいて、前記内部端子の入出力信号、前記他の内部端子の入出力信号、及び前記内部回路の入出力信号を選択して出力する入出力回路と
を更に含み、
前記内部回路は、２つの信号の電位に応じた３つの動作モードを規定し、前記動作モード切換回路の出力信号、及び前記他の動作モード切換回路の出力信号に基づいて、前記３つの動作モードのうちのいずれの動作モードかを判定し、前記判定された動作モードに応じて動作する
半導体装置。
【請求項６】
外部端子と、
基板と
を含み、
前記基板は、
前記外部端子に接続可能な内部端子と、
前記内部端子に接続されるプルアップ回路と、
前記内部端子に接続されるプルダウン回路と、
前記内部端子に前記プルアップ回路が接続された際の電位と、前記内部端子に前記プルダウン回路が接続された際の電位とに基づいて、動作モードを切り換える動作モード切換回路と
を含む
半導体装置。
【請求項７】
請求項６に記載の半導体装置であって、
前記プルアップ回路及び前記プルダウン回路は、所定のクロック信号に応じて交互にＯＮ／ＯＦＦし、
前記プルアップ回路は、ＯＮした際に、電源電位を供給し、
前記プルダウン回路は、ＯＮした際に、接地電位を供給する
半導体装置。
【請求項８】
請求項７に記載の半導体装置であって、
第１クロック信号を前記動作モード切換回路に出力する第１クロック出力回路と、
前記第１クロック信号が分周された第２クロック信号を前記プルアップ回路及び前記プルダウン回路に出力する第２クロック出力回路と
を更に含み、
前記動作モード切換回路は、
前記第１クロック信号に応じて、前記内部端子の電位を保持する記憶回路と、
前記内部端子の電位と前記記憶回路に保持された電位とに基づいて、前記動作モードを切り換える選択回路と
を含む
半導体装置。
【請求項９】
請求項６乃至８のいずれか一項に記載の半導体装置であって、
前記外部端子は、
前記内部端子が動作モード切換用端子である場合、前記動作モード切換用端子に接続可能であり、外部入力信号を出力する第１外部端子と、
リセット信号を出力する第２外部端子と
を含み、
前記基板は、
前記第１外部端子に接続された入力端子と、
前記第２外部端子に接続されたリセット端子と、
前記入力端子、前記リセット端子、及び前記動作モード切換回路に接続され、前記リセット信号に基づくリセット期間中に、前記動作モード切換回路の出力信号に基づいて前記動作モードを判定し、前記外部入力信号、及び前記動作モードに基づいて動作する内部回路と
を更に含む
半導体装置。
【請求項１０】
請求項９に記載の半導体装置であって、
前記基板は、
前記第１外部端子に接続可能な他の内部端子と、
前記他の内部端子に接続される他のプルアップ回路と、
前記他の内部端子に接続される他のプルダウン回路と、
前記他の内部端子に前記他のプルアップ回路が接続された際の電位と、前記他の内部端子に前記他のプルダウン回路が接続された際の電位とに基づいて、動作モードを切り換える他の動作モード切換回路と、
前記内部端子、前記他の内部端子、前記動作モード切換回路、前記他の動作モード切換回路、及び前記内部回路に接続され、前記動作モード切換回路の出力信号、及び前記他の動作モード切換回路の出力信号に基づいて、前記内部端子の入出力信号、前記他の内部端子の入出力信号、及び前記内部回路の入出力信号を選択して出力する入出力回路と
を更に含み、
前記内部回路は、２つの信号の電位に応じた３つの動作モードを規定し、前記動作モード切換回路の出力信号、及び前記他の動作モード切換回路の出力信号に基づいて、前記３つの動作モードのうちのいずれの動作モードかを判定し、前記判定された動作モードに応じて動作する
半導体装置。
【請求項１１】
半導体装置の内部端子をプルアップして前記内部端子の電位を測定し、
前記内部端子をプルダウンして前記内部端子の電位を測定し、
前記内部端子がプルアップされた際の前記内部端子の電位と、前記内部端子がプルダウンされた際の前記内部端子の電位とに基づいて、動作モードを切り換える
動作モ−ド切換方法。
【請求項１２】
請求項１１に記載の動作モ−ド切換方法であって、
所定のクロック信号に応じて、前記内部端子を交互にプルアップ／プルダウンし、
前記内部端子をプルアップする際は、電源電位を供給し、
前記内部端子をプルダウンする際は、接地電位を供給する
動作モ−ド切換方法。
【請求項１３】
請求項１２に記載の動作モ−ド切換方法であって、
第１クロック信号が分周された第２クロック信号に応じて、前記内部端子を交互にプルアップ／プルダウンし、
前記第１クロック信号に応じて、前記内部端子の電位を保持し、
前記内部端子の電位と前記保持された電位とに基づいて、前記動作モードを切り換える
動作モ−ド切換方法。
【請求項１４】
請求項１１乃至１３のいずれか一項に記載の動作モ−ド切換方法であって、
前記内部端子が動作モード切換用端子である場合、入力端子を介して、前記動作モード切換用端子に接続可能な第１外部端子からの外部入力信号を受信し、
リセット端子を介して、第２外部端子からのリセット信号を受信し、
前記リセット信号に基づくリセット期間中に、前記動作モード切換回路の出力信号に基づいて前記動作モードを判定し、前記外部入力信号、及び前記動作モードに応じて動作する
動作モ−ド切換方法。
【請求項１５】
請求項１１乃至１４のいずれか一項に記載の動作モ−ド切換方法であって、
他の内部端子をプルアップして前記他の内部端子の電位を測定し、
前記他の内部端子をプルダウンして前記他の内部端子の電位を測定し、
前記他の内部端子がプルアップされた際の前記他の内部端子の電位と、前記他の内部端子がプルダウンされた際の前記他の内部端子の電位とに基づいて、前記動作モードを切り換え、
前記動作モードに応じて、前記内部端子の入出力信号、及び前記他の内部端子の入出力信号を選択して出力する
動作モ−ド切換方法。
【請求項１６】
請求項１５に記載の動作モ−ド切換方法であって、
２つの端子の電位に応じた３つの動作モードを規定し、前記内部端子の電位、及び前記他の内部端子の電位に基づいて、前記３つの動作モードのうちのいずれの動作モードかを判定し、前記判定された動作モードに応じて動作する
動作モ−ド切換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に動作モードを切り換え可能な半導体装置に関する。
【背景技術】
【０００２】
半導体装置において、特定の機能を選択的に活性化させる技術がある。例えば、需要者（顧客）毎の仕様の違いを吸収するため、予め同一チップ内に異なる仕様の回路を複数用意しておき、動作モードを切り換えることで、同一の半導体装置により個々の需要に応じた機能を提供できるようにする。
【０００３】
関連する技術として、米国特許第５７５４８７９号明細書（特許文献１）に、ＶＤＤ端子（電源端子）、ＧＮＤ端子（接地端子）、ＲＥＳＥＴ端子（リセット端子）のような既存かつ特定の端子を利用してモード切換を行うための技術が開示されている。この関連技術では、特別な外部端子が必要ない。しかし、この関連技術では、３つのパッドを、同一の外部端子に対して接続可能にする必要がある。この場合、配線の交差等の問題を回避するため、特定の端子の近傍に、動作モード切換のための専用のパッドを３つまとめて設置する必要がある。また、これらのパッドは入出力用のパッドとして兼用することはできない。
【０００４】
また、特開２００４−０４７７２０号公報（特許文献２）に、パッケージピンのワイヤボンディングを切り換えることにより、２つの動作モードを切り換えるための技術が開示されている。この関連技術では、動作モード切換により、２つのパッドのうちの一方を動作モード切換とし、他方を入出力用のパッドとして使用することができる。しかし、この関連技術では、モードを切り換える際に、ピンの入力信号のレベルを切り換えている。すなわち、モードを切り換える際に、別途、特別な入力信号を用意する必要がある。
【０００５】
【特許文献１】米国特許第５７５４８７９号明細書
【特許文献２】特開２００４−０４７７２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
通常、動作モード切換用のパッドは、ＲＥＳＥＴ端子（リセット端子）やＶＤＤ端子（電源端子）等の特定の端子に近接配置しなければならないが、レイアウト上の制限を受けてしまうため、特定の端子の近傍にパッドを多数配置することができない。また、近年、半導体装置の微細化が進んでいる。微細化が進むと、配置できる内部回路の数が増加するため、パッドの数の増加も求められる。しかし、ボンディングの精度の問題があり、パッドの大きさや配置できる位置は決まっている。このため、半導体装置の微細化が進んでも、パッド配置の自由度が向上するものではない。従って、動作モード切換技術が重要である。しかし、現状の動作モード切換技術では、動作モード切換のための複数の専用パッドや、特別な外部環境の準備が必要である。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、内部端子に接続されるプルアップ回路と、内部端子に接続されるプルダウン回路と、内部端子にプルアップ回路が接続された際の電位と、内部端子にプルダウン回路が接続された際の電位とに基づいて、動作モードを切り換える動作モード切換回路とを具備する。なお、内部端子の例として、パッドが想定される。
【０００８】
或いは、本発明の半導体装置は、外部端子と、基板とを含む。基板は、外部端子に接続可能な内部端子と、内部端子に接続されるプルアップ回路と、内部端子に接続されるプルダウン回路と、内部端子にプルアップ回路が接続された際の電位と、内部端子にプルダウン回路が接続された際の電位とに基づいて、動作モードを切り換える動作モード切換回路とを含む。
【０００９】
本発明の動作モ−ド切換方法は、半導体装置内で実施される動作モ−ド切換方法であって、内部端子をプルアップして内部端子の電位を測定し、内部端子をプルダウンして内部端子の電位を測定し、内部端子がプルアップされた際の内部端子の電位と、内部端子がプルダウンされた際の内部端子の電位とに基づいて、動作モードを切り換える。
【００１０】
これにより、半導体装置の動作モードを切り換えるために、複数の専用パッドを用意したり、特別な端子や信号の準備を要求したりすることなく、ボンディングワイヤ等の外部端子の接続の有無に応じて、動作モードを切り換えることができるようになる。
【発明の効果】
【００１１】
動作モード切換用のパッドを、製品端子の仕様、又はパッド配置設計上の制限を受けることなく、多数配置することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明の第１実施形態について添付図面を参照して説明する。
図１を参照すると、本発明の半導体装置は、内部端子１１と、プルアップ回路１２と、プルダウン回路１３と、クロック発生回路１４と、動作モード切換回路１５と、内部回路１６を含む。
【００１３】
本発明の半導体装置の例として、シリコンチップ（ベアチップ）、パッケージ、或いはこれらを搭載したプリント基板やＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）チップ、電子機器（電気製品）、コンピュータ、携帯電話、自動車等が考えられる。通常、内部端子１１、プルアップ回路１２、プルダウン回路１３、クロック発生回路１４、動作モード切換回路１５、及び内部回路１６は、基板上に実装されている。この基板は、外部端子に接続される。基板の電極と外部端子を接続する方法としては，ワイヤボンディング、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）、フリップチップ等の方法がある。但し、実際には、これらの例に限定されない。
【００１４】
内部端子１１は、第１外部端子１と接続可能な基板の電極である。本実施形態では、内部端子１１は、動作モード切換用パッド（動作モード切換用端子）を想定している。第１外部端子１は、内部端子１１を含む基板と第１外部端子１とを接続し、基板に外部からの信号を与えたり、処理の結果を取り出したりする。第１外部端子１の例として、パッケージピン、リードフレーム、はんだボール（バンプ）等が考えられる。但し、実際には、これらの例に限定されない。
【００１５】
プルアップ回路１２は、内部端子１１に接続され、内部端子１１の電位を電源電位までプルアップするための回路である。すなわち、プルアップ回路１２は、内部端子１１に電源電位を供給（印加）するための回路である。
【００１６】
プルアップ回路１２は、プルアップ抵抗１２１と、スイッチ１２２を含む。
【００１７】
プルアップ抵抗１２１は、一方の側に電力供給されており、他方の側に接続された回路の電位をプルアップする。ここでは、プルアップ抵抗１２１は、内部端子１１がＯＰＥＮ（開放状態）の場合、内部端子１１の電位を示す信号を「Ｈｉｇｈ（高）」レベルにする。
【００１８】
スイッチ１２２は、クロック信号「φ／２」に応じて、ＯＮ／ＯＦＦを切り換える。スイッチ１２２の例として、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等が考えられる。但し、実際には、これらの例に限定されない。
【００１９】
プルダウン回路１３は、内部端子１１に接続され、内部端子１１の電位を接地電位までプルダウンするための回路である。すなわち、プルダウン回路１３は、内部端子１１に接地電位を供給（印加）するための回路である。
【００２０】
プルダウン回路１３は、プルダウン抵抗１３１と、スイッチ１３２を含む。
【００２１】
プルダウン抵抗１３１は、一方の側が接地されており、他方の側に接続された回路の電位をプルダウンする。ここでは、プルダウン抵抗１３１は、内部端子１１がＯＰＥＮの場合、内部端子１１の電位を示す信号を「Ｌｏｗ（低）」レベルにする。
【００２２】
スイッチ１３２は、クロック信号「φ／２」に応じて、ＯＮ／ＯＦＦを切り換える。スイッチ１３２の例として、ＭＯＳＦＥＴ等が考えられる。但し、実際には、これらの例に限定されない。
【００２３】
このとき、スイッチ１２２とスイッチ１３２は、クロック信号「φ／２」に応じて、排他的に（交互に）ＯＮ／ＯＦＦを切り換えられる。従って、スイッチ１３２は、スイッチ１２２と反対の動作となる。ここでは、スイッチ１２２がｐＭＯＳ（ｐ−ｃｈａｎｎｅｌ  ＭＯＳ）、スイッチ１３２がｎＭＯＳ（ｎ−ｃｈａｎｎｅｌ  ＭＯＳ）として説明する。但し、実際には、スイッチ１２２がｎＭＯＳ、スイッチ１３２がｐＭＯＳとしても良い。すなわち、スイッチ１２２及びスイッチ１３２は、クロック信号「φ／２」に応じて、プルアップ抵抗１２１とプルダウン抵抗１３１を交互に活性化する回路又は装置であれば良い。なお、スイッチ１２２及びスイッチ１３２を組み合わせたものを、１つのスイッチ回路とみなすこともできる。この場合、このスイッチ回路は、スイッチ１２２と、スイッチ１３２を含む。ここでは、スイッチ１２２及びスイッチ１３２をまとめて「スイッチ」と呼ぶ。
【００２４】
クロック発生回路１４は、必要に応じて、プルアップ回路１２、プルダウン回路１３、及び動作モード切換回路１５にクロック信号を出力する。
【００２５】
クロック発生回路１４は、発振回路１４１と、分周回路１４２を含む。
【００２６】
発振回路１４１は、クロック信号「φ」を発生させる。ここでは、発振回路１４１は、クロック信号「φ」を動作モード切換回路１５に出力する。なお、発振回路１４１は、内部クロックに基づくクロック信号を出力する回路や、クロック入力端子等を介して外部から入力したクロック信号を出力する回路でも良い。すなわち、発振回路１４１は、クロック信号「φ」の出力回路であれば良い。
【００２７】
分周回路１４２は、クロック信号「φ」を分周して、クロック信号「φ／２」を発生させる。ここでは、分周回路１４２は、クロック信号「φ／２」をスイッチ１２２、及びスイッチ１３２に出力する。なお、分周回路１４２は、クロック信号「φ／２」を発生させる発振回路でも良い。この場合、分周回路１４２は、クロック信号「φ」に応じてクロック信号「φ／２」を発生させると好適である。また、分周回路１４２は、クロック入力端子等を介して外部から入力したクロック信号「φ／２」を出力する回路でも良い。すなわち、分周回路１４２は、クロック信号「φ／２」の出力回路であれば良い。
【００２８】
動作モード切換回路１５は、内部端子１１がプルアップされた際の内部端子１１の電位と、内部端子１１がプルダウンされた際の内部端子１１の電位とに基づいて、動作モードを切り換える。
【００２９】
動作モード切換回路１５は、記憶回路１５１と、選択回路１５２と、記憶回路１５３を含む。
【００３０】
記憶回路１５１は、内部端子１１の電位を記憶するための回路である。ここでは、記憶回路１５１は、一方の入力側に現在の内部端子１１の電位を示す信号を入力し、他方の入力側にクロック信号「φ」を入力する。記憶回路１５１は、内部端子１１の電位を示す信号を保持し、クロック信号「φ」に応じて保持された信号を出力する。
【００３１】
選択回路１５２は、内部端子１１にプルアップ回路１２が接続された際の電位と、内部端子１１にプルダウン回路１３が接続された際の電位とに基づいて、第１外部端子１と内部端子１１との接続の有無を検出するための回路である。ここでは、選択回路１５２は、一方の入力側に現在の内部端子１１の電位を示す信号を入力し、他方の入力側に記憶回路１５１の出力信号を入力する。
【００３２】
記憶回路１５３は、選択回路１５２での検出結果を記憶するための回路である。ここでは、記憶回路１５３は、一方の入力側に選択回路１５２の出力信号を入力し、他方の入力側に記憶回路１５１と同じくクロック信号「φ」を入力する。記憶回路１５３は、選択回路１５２の出力信号を保持し、クロック信号「φ」に応じて保持された信号を出力する。
【００３３】
なお、記憶回路１５１及び記憶回路１５３の例として、フリップフロップ（Ｆ／Ｆ：ＦｌｉｐＦｌｏｐ）回路や、ラッチ（ｌａｔｃｈ）回路等が考えられる。すなわち、記憶回路１５１及び記憶回路１５３は、データを保持できる回路又は装置であれば良い。但し、実際には、これらの例に限定されない。ここでは、記憶回路１５１及び記憶回路１５３がフリップフロップ回路である場合を例に説明する。
【００３４】
また、選択回路１５２の例として、排他的論理和（ＥＯＲ，ＸＯＲ）演算回路を始めとする２入力の演算回路や、オペアンプ（Ｏｐｅｒａｔｉｏｎａｌ  Ａｍｐｌｉｆｉｅｒ）、比較回路（コンパレータ）等が考えられる。すなわち、選択回路１５２は、２つの入力信号に基づいて、１つの出力信号を生成する回路又は装置であれば良い。但し、実際には、これらの例に限定されない。ここでは、選択回路１５２が排他的論理和演算回路である場合を例に説明する。
【００３５】
内部回路１６は、動作モード切換回路１５の出力信号に基づいて、動作モードを判定し、動作モードに応じて動作する。すなわち、動作モード切換回路１５は、内部回路１６の動作モードを切り換える。また、内部回路１６は、動作モードの判定回路として機能する。
【００３６】
内部回路１６は、更に、入力端子２１、及びリセット端子３１と接続されている。入力端子２１は、第１外部端子１に接続されている。入力端子２１及びリセット端子３１の例として、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）パッド等が考えられる。第１外部端子１は、外部のＩ／Ｏ端子（入出力端子）である。すなわち、入力端子２１は、通常のＩ／Ｏパッドである。リセット端子３１は、第２外部端子３に接続されている。第２外部端子３は、外部のＲＥＳＥＴ端子（リセット端子）である。すなわち、リセット端子３１は、リセット信号を入力する。
【００３７】
ここでは、内部回路１６は、ＲＥＳＥＴ期間のように、通常、入出力信号を変化させない期間内に、動作モードを判定するものとする。また、内部回路１６は、入力端子２１を介して、第１外部端子１からの外部入力信号を受信し、外部入力信号と、判定された動作モードに応じて動作する。
【００３８】
＜動作モード判定タイミング（ＯＰＥＮ端子）＞
図２を参照して、外部端子と内部端子とが接続されていないＯＰＥＮ（開放状態）の場合の動作モード判定タイミングについて説明する。
【００３９】
ここでは、半導体装置内を流れる信号として、リセット信号「ＲＥＳＥＴ」、クロック信号「φ」、クロック信号「φ／２」、ＰＯＲＴ信号「ＰＯＲＴ」、ＦＦ１出力信号「ＦＦ１ＯＵＴ」、ＥＯＲ出力信号「ＥＯＲＯＵＴ」、ＦＦ２出力信号「ＦＦ２ＯＵＴ」を示す。
【００４０】
リセット信号「ＲＥＳＥＴ」は、内部回路を全て初期状態にするための信号である。ここでは、リセット信号「ＲＥＳＥＴ」は、「Ｌｏｗ」から「Ｈｉｇｈ」に変化する「ＲＥＳＥＴＢ」として説明する。通常、ＲＥＳＥＴ期間中は、リセット信号「ＲＥＳＥＴ」を変化させないため、同じ論理レベルの信号が供給される。図中では、リセット信号「ＲＥＳＥＴ」の電位が「Ｌｏｗ」レベルである期間が、ＲＥＳＥＴ期間である。本発明では、Ｉ／Ｏデータが偶然変化した瞬間の誤動作を防止するために、モードの設定はＲＥＳＥＴ期間のみ有効とする制御を行うものとする。従って、本発明では、ＲＥＳＥＴ期間が動作モード設定許可期間となる。
【００４１】
クロック信号「φ」は、一定の周期で「Ｈｉｇｈ」−「Ｌｏｗ」を繰り返す信号であり、記憶回路に供給されると、データ信号など記憶回路に供給された他の信号を、上記の周期に合わせて遅延させることができる。ここでは、クロック信号「φ」は、記憶回路１５１及び記憶回路１５３に供給される。
【００４２】
クロック信号「φ／２」は、クロック信号「φ」の周期を２倍にした信号であり、クロック信号「φ」の１度目の立ち上がりの際に立ち上がり、クロック信号「φ」の２度目の立ち上がりの際に立ち下がり、クロック信号「φ」の３度目の立ち上がりの際に再び立ち上がる。クロック信号「φ／２」は、スイッチ１２２及びスイッチ１３２のＯＮ／ＯＦＦを切り換えるための信号である。従って、クロック信号「φ／２」の電位に応じて、プルアップ回路１２及びプルダウン回路１３の有効／無効が決定する。
【００４３】
ＰＯＲＴ信号「ＰＯＲＴ」は、内部端子１１の電位を示す信号であり、記憶回路１５１及び選択回路１５２に供給される。ここでは、ＰＯＲＴ信号「ＰＯＲＴ」は、クロック信号「φ／２」の周期を反転した信号となっている。その理由は、ＯＰＥＮの場合、内部端子１１の電位は「Ｌｏｗ」レベルであり、クロック信号「φ／２」の電位が「Ｌｏｗ」レベルの際は、スイッチ１２２がＯＮになりプルアップ回路１２が有効となり、スイッチ１３２がＯＦＦになりプルダウン回路１３が無効となるため、ＰＯＲＴ信号「ＰＯＲＴ」の電位が「Ｈｉｇｈ」レベルになるからである。逆に、クロック信号「φ／２」の電位が「Ｈｉｇｈ」レベルの際は、スイッチ１２２がＯＦＦになりプルアップ回路１２が無効となり、スイッチ１３２がＯＮになりプルダウン回路１３が有効となるため、ＰＯＲＴ信号「ＰＯＲＴ」の電位が「Ｌｏｗ」レベルになる。
【００４４】
ＦＦ１出力信号「ＦＦ１ＯＵＴ」は、記憶回路１５１の出力信号を示す。ここでは、ＦＦ１出力信号「ＦＦ１ＯＵＴ」は、クロック信号「φ」の立ち下りの際に、ＰＯＲＴ信号「ＰＯＲＴ」の電位が「Ｈｉｇｈ」レベルであれば、立ち上がる。また、ＦＦ１出力信号「ＦＦ１ＯＵＴ」は、クロック信号「φ」の立ち下りの際に、ＰＯＲＴ信号「ＰＯＲＴ」の電位が「Ｌｏｗ」レベルであれば、立ち下がる。
【００４５】
ＥＯＲ出力信号「ＥＯＲＯＵＴ」は、選択回路１５２の出力信号を示す。ここでは、ＥＯＲ出力信号「ＥＯＲＯＵＴ」の電位は、ＦＦ１出力信号「ＦＦ１ＯＵＴ」の電位と、ＰＯＲＴ信号「ＰＯＲＴ」の電位との排他的論理輪により算出される。すなわち、ＥＯＲ出力信号「ＥＯＲＯＵＴ」の電位は、ＦＦ１出力信号「ＦＦ１ＯＵＴ」とＰＯＲＴ信号「ＰＯＲＴ」のいずれか一方の電位が「Ｈｉｇｈ」レベルで、他方の電位レベルが「Ｌｏｗ」レベルである場合、「Ｈｉｇｈ」レベルになる。また、ＥＯＲ出力信号「ＥＯＲＯＵＴ」の電位は、ＦＦ１出力信号「ＦＦ１ＯＵＴ」とＰＯＲＴ信号「ＰＯＲＴ」の電位が両方とも「Ｈｉｇｈ」レベル、又は両方とも「Ｌｏｗ」レベルである場合、「Ｌｏｗ」レベルになる。
【００４６】
ＦＦ２出力信号「ＦＦ２ＯＵＴ」は、記憶回路１５３の出力信号を示す。ここでは、ＦＦ２出力信号「ＦＦ２ＯＵＴ」は、クロック信号「φ」の立ち下りの際に、ＥＯＲ出力信号「ＥＯＲＯＵＴ」の電位が「Ｈｉｇｈ」レベルであれば、立ち上がる。なお、本発明では、２回目のクロック信号「φ」の立ち下りの際から動作モード設定許可期間の終了までの期間を、動作モード判定期間とする。
【００４７】
＜動作モード判定タイミング（ボンディング端子＿Ｈ）＞
図３を参照して、外部端子と内部端子とが接続されており、ボンディング端子からのＰＯＲＴ信号の電位が「Ｈｉｇｈ」レベルである場合の動作モード判定タイミングについて説明する。例えば、ＶＤＤ端子（電源端子）等に接続された事例を想定している。
【００４８】
半導体装置内を流れる信号の種類は、図２と同様である。また、リセット信号「ＲＥＳＥＴ」、クロック信号「φ」、及びクロック信号「φ／２」の動作も、図２と同様である。
【００４９】
ここでは、ＰＯＲＴ信号の電位が「Ｈｉｇｈ」レベルであるため、ＰＯＲＴ信号「ＰＯＲＴ」の電位は、「Ｈｉｇｈ」レベルである。
【００５０】
ＦＦ１出力信号「ＦＦ１ＯＵＴ」は、クロック信号「φ」の立ち下りの際に、ＰＯＲＴ信号「ＰＯＲＴ」の電位が「Ｈｉｇｈ」レベルであるため、立ち上がる。そして、ＦＦ１出力信号「ＦＦ１ＯＵＴ」は、ＰＯＲＴ信号「ＰＯＲＴ」の電位が常に「Ｈｉｇｈ」レベルであるため、電位が「Ｈｉｇｈ」レベルの状態を継続する。
【００５１】
ＥＯＲ出力信号「ＥＯＲＯＵＴ」の電位は、ＰＯＲＴ信号「ＰＯＲＴ」の電位が「Ｈｉｇｈ」レベルであるため、ＦＦ１出力信号「ＦＦ１ＯＵＴ」の電位が「Ｌｏｗ」レベルである間、「Ｈｉｇｈ」レベルである。しかし、ＥＯＲ出力信号「ＥＯＲＯＵＴ」の電位は、ＦＦ１出力信号「ＦＦ１ＯＵＴ」の電位が「Ｈｉｇｈ」レベルになった時点で、ＦＦ１出力信号「ＦＦ１ＯＵＴ」とＰＯＲＴ信号「ＰＯＲＴ」の電位が両方とも「Ｈｉｇｈ」レベルになるため、「Ｌｏｗ」レベルになる。
【００５２】
ＦＦ２出力信号「ＦＦ２ＯＵＴ」は、クロック信号「φ」の立ち下りの際に、ＥＯＲ出力信号「ＥＯＲＯＵＴ」の電位が「Ｌｏｗ」レベルであれば、立ち下がる。なお、本発明では、２回目のクロック信号「φ」の立ち下りの際から動作モード設定許可期間の終了までの期間を、動作モード判定期間とする。
【００５３】
＜動作モード判定タイミング（ボンディング端子＿Ｌ）＞
図４を参照して、外部端子と内部端子とが接続されており、ボンディング端子からのＰＯＲＴ信号の電位が「Ｌｏｗ」レベルである場合の動作モード判定タイミングについて説明する。例えば、ＧＮＤ端子（接地端子）等に接続された事例を想定している。
【００５４】
半導体装置内を流れる信号の種類は、図２と同様である。また、リセット信号「ＲＥＳＥＴ」、クロック信号「φ」、及びクロック信号「φ／２」の動作も、図２と同様である。
【００５５】
ここでは、ＰＯＲＴ信号の電位が「Ｌｏｗ」レベルであるため、ＰＯＲＴ信号「ＰＯＲＴ」の電位は、「Ｌｏｗ」レベルである。
【００５６】
ＦＦ１出力信号「ＦＦ１ＯＵＴ」は、クロック信号「φ」の立ち下りの際に、ＰＯＲＴ信号「ＰＯＲＴ」の電位が常に「Ｌｏｗ」レベルであるため、電位が「Ｌｏｗ」レベルの状態を継続する。
【００５７】
ＥＯＲ出力信号「ＥＯＲＯＵＴ」の電位は、ＰＯＲＴ信号「ＰＯＲＴ」及びＦＦ１出力信号「ＦＦ１ＯＵＴ」の電位が両方とも常に「Ｌｏｗ」レベルであるため、「Ｌｏｗ」レベルである。
【００５８】
ＦＦ２出力信号「ＦＦ２ＯＵＴ」は、クロック信号「φ」の立ち下りの際に、ＥＯＲ出力信号「ＥＯＲＯＵＴ」の電位が常に「Ｌｏｗ」レベルであるため、電位が「Ｌｏｗ」レベルの状態を継続する。なお、本発明では、２回目のクロック信号「φ」の立ち下りの際から動作モード設定許可期間の終了までの期間を、動作モード判定期間とする。図４における動作モード判定期間は、図２、図３に示す動作モード判定期間に相当する期間とする。
【００５９】
図５を参照して、本発明の半導体装置における電位の変遷について説明する。
図５の表には、「外部端子」、「内部端子」、「動作モード切換回路」が示されている。「外部端子」は第１外部端子１を示す。「内部端子」は内部端子１１を示す。「動作モード切換回路」は動作モード切換回路１５を示す。ここでは、内部回路１６は、動作モード切換回路１５の出力信号の電位が「Ｌｏｗ」レベルであれば、動作モードを「モード０」と判定し、動作モード切換回路１５の出力信号の電位が「Ｈｉｇｈ」レベルであれば、動作モードを「モード１」と判定するものとする。但し、実際には、これらの例に限定されない。
【００６０】
まず、第１外部端子１の電位が「Ｈｉｇｈ」レベルである場合について説明する。
第１外部端子１が内部端子１１にボンディングされている場合（ボンディング有の場合）、内部端子１１の電位は、プルアップ回路１２及びプルダウン回路１３に関係無く「Ｈｉｇｈ」レベルとなる。この場合、動作モード切換回路１５の入力信号の電位は、常に「Ｈｉｇｈ」レベルであるため、選択回路１５２の２つの入力信号の電位は、共に「Ｈｉｇｈ」レベルである。ここでは、選択回路１５２は排他的論理和演算回路としているため、動作モード切換回路１５の出力信号の電位は、「Ｌｏｗ」レベルとなる。内部回路１６は、動作モード切換回路１５の出力信号の電位が「Ｌｏｗ」レベルであるため、動作モードを「モード０」と判定する。
【００６１】
また、第１外部端子１が内部端子１１にボンディングされていない場合（ボンディング無の場合）、内部端子１１の電位は、プルアップ回路１２が接続されると「Ｈｉｇｈ」レベルとなり、プルダウン回路１３が接続されると「Ｌｏｗ」レベルとなる。この場合、動作モード切換回路１５の入力信号の電位は、クロック信号「φ／２」に応じて切り換わり、切り換わる前の電位は記憶回路１５１に記憶されるため、選択回路１５２の２つの入力信号の電位は、一方が「Ｈｉｇｈ」レベルとなり、他方が「Ｌｏｗ」レベルとなる。ここでは、選択回路１５２は排他的論理和演算回路としているため、動作モード切換回路１５の出力信号の電位は、「Ｈｉｇｈ」レベルとなる。内部回路１６は、動作モード切換回路１５の出力信号の電位が「Ｈｉｇｈ」レベルであるため、動作モードを「モード１」と判定する。
【００６２】
次に、第１外部端子１の電位が「Ｌｏｗ」レベルである場合について説明する。
第１外部端子１が内部端子１１にボンディングされている場合（ボンディング有の場合）、内部端子１１の電位は、プルアップ回路１２及びプルダウン回路１３に関係無く「Ｌｏｗ」レベルとなる。この場合、動作モード切換回路１５の入力信号の電位は、常に「Ｌｏｗ」レベルであるため、選択回路１５２の２つの入力信号の電位は、共に「Ｌｏｗ」レベルである。ここでは、選択回路１５２は排他的論理和演算回路としているため、動作モード切換回路１５の出力信号の電位は、「Ｌｏｗ」レベルとなる。内部回路１６は、動作モード切換回路１５の出力信号の電位が「Ｌｏｗ」レベルであるため、動作モードを「モード０」と判定する。
【００６３】
また、第１外部端子１が内部端子１１にボンディングされていない場合（ボンディング無の場合）、内部端子１１の電位は、プルアップ回路１２が接続されると「Ｈｉｇｈ」レベルとなり、プルダウン回路１３が接続されると「Ｌｏｗ」レベルとなる。この場合、動作モード切換回路１５の入力信号の電位は、クロック信号「φ／２」に応じて切り換わり、切り換わる前の電位は記憶回路１５１に記憶されるため、選択回路１５２の２つの入力信号の電位は、一方が「Ｈｉｇｈ」レベルとなり、他方が「Ｌｏｗ」レベルとなる。ここでは、選択回路１５２は排他的論理和演算回路としているため、動作モード切換回路１５の出力信号の電位は、「Ｈｉｇｈ」レベルとなる。内部回路１６は、動作モード切換回路１５の出力信号の電位が「Ｈｉｇｈ」レベルであるため、動作モードを「モード１」と判定する。
【００６４】
但し、実際には、これらの例に限定されない。
【００６５】
以下に、本発明の第２実施形態について添付図面を参照して説明する。
本実施形態では、図６に示すように、図１に示した回路構成を拡張して、複数の内部端子に対応した半導体装置について説明する。ここでは、発明の内容をわかりやすくするため、２個の内部端子が使用される場合を例に説明する。なお、３個以上の内部端子が使用される場合も、個々の回路の動作は基本的に同様である。
【００６６】
図６を参照すると、本発明の半導体装置は、内部端子１１（１１−ｘ、ｘ＝１〜ｎ：ｎは内部端子の個数）と、プルアップ回路１２（１２−ｘ、ｘ＝１〜ｎ）と、プルダウン回路１３（１３−ｘ、ｘ＝１〜ｎ）と、クロック発生回路１４と、動作モード切換回路１５（１５−ｘ、ｘ＝１〜ｎ）と、内部回路１６と、入出力回路１７を含む。
【００６７】
内部端子１１（１１−ｘ、ｘ＝１〜ｎ）、プルアップ回路１２（１２−ｘ、ｘ＝１〜ｎ）、プルダウン回路１３（１３−ｘ、ｘ＝１〜ｎ）、及び動作モード切換回路１５（１５−ｘ、ｘ＝１〜ｎ）は、内部端子１１毎に存在する。
【００６８】
クロック発生回路１４、内部回路１６、及び入出力回路１７は、半導体装置内で共有される回路とする。すなわち、クロック発生回路１４、内部回路１６、及び入出力回路１７は、半導体装置内に少なくとも１つ存在していれば良い。なお、実際には、クロック発生回路１４は、内部端子１１毎に存在していても良い。
【００６９】
本実施形態では、内部端子１１（１１−ｘ、ｘ＝１〜ｎ）は、動作モード切換用パッドとＩ／Ｏパッドの兼用パッドを想定している。すなわち、内部端子１１（１１−ｘ、ｘ＝１〜ｎ）は、第１実施形態と同じく動作モード切換用パッドとしての役割を持ち、更に、Ｉ／Ｏパッドとしての役割を持つ。但し、実際には、これらの例に限定されない。
【００７０】
プルアップ回路１２（１２−ｘ、ｘ＝１〜ｎ）、プルダウン回路１３（１３−ｘ、ｘ＝１〜ｎ）、クロック発生回路１４、動作モード切換回路１５（１５−ｘ、ｘ＝１〜ｎ）、及び内部回路１６は、図１に示されたプルアップ回路１２、プルダウン回路１３、クロック発生回路１４、動作モード切換回路１５、及び内部回路１６と、基本的に同様である。
【００７１】
入出力回路１７は、内部端子１１（１１−ｘ、ｘ＝１〜ｎ）、動作モード切換回路１５（１５−ｘ、ｘ＝１〜ｎ）、及び内部回路１６と接続する。ここでは、入出力回路１７は、動作モード切換回路１５（１５−ｘ、ｘ＝１〜ｎ）の出力信号に応じて、内部端子１１（１１−ｘ、ｘ＝１〜ｎ）の入出力信号や、内部回路１６の入出力信号を選択して出力先に出力する。すなわち、入出力回路１７は、動作モードに応じて、内部端子１１（１１−ｘ、ｘ＝１〜ｎ）や内部回路１６との間の入力信号及び出力信号を選択し、内部端子１１（１１−ｘ、ｘ＝１〜ｎ）や内部回路１６に出力する。
【００７２】
図７を参照して、本発明の半導体装置における電位の変遷について説明する。
図７の表には、「外部端子」、「内部端子１」、「動作モード切換回路１」、「内部端子２」、「動作モード切換回路２」、「入出力回路」が示されている。「外部端子」は第１外部端子１を示す。「内部端子１」は内部端子１１−１を示す。「動作モード切換回路１」は動作モード切換回路１５−１を示す。「内部端子２」は内部端子１１−２を示す。「動作モード切換回路２」は動作モード切換回路１５−２を示す。「入出力回路」は入出力回路１７を示す。ここでは、内部回路１６は、動作モード切換回路１５−１の出力信号の電位が「Ｌｏｗ」レベルであれば、内部端子１１−１側の回路の動作モードを「モード０」と判定し、動作モード切換回路１５−１の出力信号の電位が「Ｈｉｇｈ」レベルであれば、内部端子１１−１側の回路の動作モードを「モード１」と判定するものとする。同様に、内部回路１６は、動作モード切換回路１５−２の出力信号の電位が「Ｌｏｗ」レベルであれば、内部端子１１−２側の回路の動作モードを「モード０」と判定し、動作モード切換回路１５−２の出力信号の電位が「Ｈｉｇｈ」レベルであれば、内部端子１１−２側の回路の動作モードを「モード１」と判定するものとする。このとき、内部回路１６は、動作モード切換回路１５−１及び動作モード切換回路１５−２の両方の出力信号の電位に基づいて、半導体装置自体の総合的な動作モードを判定するようにしても良い。但し、実際には、これらの例に限定されない。
【００７３】
なお、図７に示す「外部端子」、「内部端子１」、「動作モード切換回路１」における電位の変遷は、図５に示す「外部端子」、「内部端子」、「動作モード切換回路」における電位の変遷と同じである。同様に、図７に示す「外部端子」、「内部端子２」、「動作モード切換回路２」における電位の変遷は、図５に示す「外部端子」、「内部端子」、「動作モード切換回路」における電位の変遷と同じである。
【００７４】
入出力回路１７は、内部端子１１−１及び内部端子１１−２と接続されている。従って、入出力回路１７と内部端子１１−１との間の電位は等しくなる。同様に、入出力回路１７と内部端子１１−２との間の電位は等しくなる。また、入出力回路１７は、動作モード切換回路１５−１の出力信号、及び動作モード切換回路１５−２の出力信号を受け取る。
【００７５】
まず、第１外部端子１の電位が「Ｈｉｇｈ」レベルである場合について説明する。
第１外部端子１が内部端子１１−１及び内部端子１１−２の両方にボンディングされている場合（内部端子１，２共にボンディング有の場合）、入出力回路１７と内部端子１１−１との間の電位、及び入出力回路１７と内部端子１１−２との間の電位は、共に「Ｈｉｇｈ」レベルとなる。
【００７６】
また、第１外部端子１が内部端子１１−１にボンディングされており、内部端子１１−２にボンディングされていない場合（内部端子１にボンディング有、内部端子２にボンディング無の場合）、入出力回路１７と内部端子１１−１との間の電位は、「Ｈｉｇｈ」レベルとなり、入出力回路１７と内部端子１１−２との間の電位は、プルアップされたりプルダウンされたりするため、「Ｈｉｇｈ」レベルと「Ｌｏｗ」レベルとが交互に切り換わる。
【００７７】
また、第１外部端子１が内部端子１１−１にボンディングされておらず、内部端子１１−２にボンディングされている場合（内部端子１にボンディング無、内部端子２にボンディング有の場合）、入出力回路１７と内部端子１１−１との間の電位は、プルアップされたりプルダウンされたりするため、「Ｈｉｇｈ」レベルと「Ｌｏｗ」レベルとが交互に切り換わり、入出力回路１７と内部端子１１−２との間の電位は、「Ｈｉｇｈ」レベルとなる。
【００７８】
また、第１外部端子１が内部端子１１−１及び内部端子１１−２の両方にボンディングされていない場合（内部端子１，２共にボンディング無の場合）、入出力回路１７と内部端子１１−１との間の電位、及び入出力回路１７と内部端子１１−２との間の電位は、共に、プルアップされたりプルダウンされたりするため、「Ｈｉｇｈ」レベルと「Ｌｏｗ」レベルとが交互に切り換わる。
【００７９】
次に、第１外部端子１の電位が「Ｌｏｗ」レベルである場合について説明する。
第１外部端子１が内部端子１１−１及び内部端子１１−２の両方にボンディングされている場合（内部端子１，２共にボンディング有の場合）、入出力回路１７と内部端子１１−１との間の電位、及び入出力回路１７と内部端子１１−２との間の電位は、共に「Ｌｏｗ」レベルとなる。
【００８０】
また、第１外部端子１が内部端子１１−１にボンディングされており、内部端子１１−２にボンディングされていない場合（内部端子１にボンディング有、内部端子２にボンディング無の場合）、入出力回路１７と内部端子１１−１との間の電位は、「Ｌｏｗ」レベルとなり、入出力回路１７と内部端子１１−２との間の電位は、プルアップされたりプルダウンされたりするため、「Ｈｉｇｈ」レベルと「Ｌｏｗ」レベルとが交互に切り換わる。
【００８１】
また、第１外部端子１が内部端子１１−１にボンディングされておらず、内部端子１１−２にボンディングされている場合（内部端子１にボンディング無、内部端子２にボンディング有の場合）、入出力回路１７と内部端子１１−１との間の電位は、プルアップされたりプルダウンされたりするため、「Ｈｉｇｈ」レベルと「Ｌｏｗ」レベルとが交互に切り換わり、入出力回路１７と内部端子１１−２との間の電位は、「Ｌｏｗ」レベルとなる。
【００８２】
また、第１外部端子１が内部端子１１−１及び内部端子１１−２の両方にボンディングされていない場合（内部端子１，２共にボンディング無の場合）、入出力回路１７と内部端子１１−１との間の電位、及び入出力回路１７と内部端子１１−２との間の電位は、共に、プルアップされたりプルダウンされたりするため、「Ｈｉｇｈ」レベルと「Ｌｏｗ」レベルとが交互に切り換わる。
【００８３】
次に、入出力回路１７と動作モードとの関係の例について説明する。
例えば、入出力回路１７は、動作モード切換回路１５−１の出力信号の電位が「Ｌｏｗ」レベル（動作モードが「モード０」）である場合、内部端子１１−１と第１外部端子１がボンディングされていることを示しているため、内部端子１１−１からの入力信号を受け付ける入力回路、或いは、内部端子１１−１に対して出力信号を生成する出力回路として機能する。また、入出力回路１７は、動作モード切換回路１５−１の出力信号の電位が「Ｈｉｇｈ」レベル（動作モードが「モード１」）である場合、内部端子１１−１と第１外部端子１がボンディングされていないことを示しているため、内部端子１１−１からの入力信号（内部端子１１−１の電位）を無視し、内部端子１１−１に対する出力信号を生成しないようにする。但し、実際には、これらの例に限定されない。
【００８４】
同様に、入出力回路１７は、動作モード切換回路１５−２の出力信号の電位が「Ｌｏｗ」レベル（動作モードが「モード０」）である場合、内部端子１１−２と第１外部端子１がボンディングされていることを示しているため、内部端子１１−２からの入力信号を受け付ける入力回路、或いは、内部端子１１−２に対して出力信号を生成する出力回路として機能する。また、入出力回路１７は、動作モード切換回路１５−２の出力信号の電位が「Ｈｉｇｈ」レベル（動作モードが「モード１」）である場合、内部端子１１−２と第１外部端子１がボンディングされていないことを示しているため、内部端子１１−２からの入力信号（内部端子１１−２の電位）を無視し、内部端子１１−２に対する出力信号を生成しないようにする。但し、実際には、これらの例に限定されない。
【００８５】
このとき、内部回路１６は、少数のパッドで多数の動作モードを設定できる。上記の例では、動作モード切換回路１５−１及び動作モード切換回路１５−２の出力信号の電位に基づく動作モードについて、「共に「Ｌｏｗ」レベル（共にモード０）」、「一方が「Ｌｏｗ」レベル、他方が「Ｈｉｇｈ」レベル（一方がモード０、他方がモード１」）、「共に「Ｈｉｇｈ」レベル（共にモード１）」の３つのパターンが考えられる。内部回路１６は、この３つのパターンに基づいて、３つの動作モードを規定することができる。従って、内部回路１６は、２つの信号の電位に応じた３つの動作モードを規定し、動作モード切換回路１５−１及び動作モード切換回路１５−２の出力信号の電位に基づいて、３つの動作モードを切り換えることができる。なお、動作モード切換回路１５−１及び動作モード切換回路１５−２の出力信号の電位は、内部端子１１−１及び内部端子１１−２の電位に基づいている。すなわち、本実施形態では、２つのパッドで３つの動作モードを切り換えることが可能となっている。これにより、動作モード切換用パッドの数より、動作モードの数を多くすることができる。
【００８６】
本実施形態では、任意の内部端子１１（１１−ｘ、ｘ＝１〜ｎ）を、外部端子の接続の有無に応じて、動作モード切換用パッドとして使用したり、通常のＩ／Ｏパッドとして使用したりすることが可能になる。すなわち、本実施形態では、半導体装置の使用時に、動作モード切換のための特別な端子や信号の準備を要求することなく、任意のパッドを、通常のＩ／Ｏパッド及び動作モード切換用パッドの兼用パッドとして使用できる。図１の例を参照して説明すると、内部端子１１（１１−ｘ、ｘ＝１〜ｎ）は、第１外部端子１（Ｉ／Ｏ端子）に接続された場合、入力端子２１となり、第２外部端子３（ＲＥＳＥＴ端子）に接続された場合、リセット端子３１となることができる。
【００８７】
以上のように、本発明では、動作モード切り換え用のパッド配置の制限（低自由度）に対して、パッケージピンの電位に関係なく、パッドとの接続の有無だけで判定できるようにした。
【００８８】
具体的には、パッドに新規に設けたプルアップ回路、及びプルダウン回路のスイッチを排他的に（交互に）切り換えられるようにして、プルアップ回路接続時のパッド電位と、プルダウン回路接続時のパッド電位とのＥＯＲ演算を行う。それぞれの電位は時系列で測定されるため、先に測定された電位は一時的な記憶回路に格納しておき、次に測定された電位とＥＯＲ演算を行う。以上の演算処理により、パッケージピンとパッドが接続されている端子は「０」、ＯＰＥＮの端子は「１」の情報を得ることができるため、これらの情報を基に動作モードを切り換える。
【００８９】
本発明の半導体装置は、第１のパッドにスイッチを介して接続されたプルアップ回路と、同じく第１のパッドにスイッチを介して接続されたプルダウン回路と、第１のパッドの電位を記憶する回路と、第１のパッドにプルアップ回路が接続されたときの電位とプルダウン回路が接続されたときの電位とを比較する回路と、第２のパッドにスイッチを介して接続されたプルアップ回路と、同じく第２のパッドにスイッチを介して接続されたプルダウン回路と、第２のパッドの電位を記憶する回路と、第２のパッドにプルアップ回路が接続されたときの電位とプルダウン回路が接続されたときの電位とを比較する回路を備える。
【００９０】
また、本発明の半導体装置は、プルアップ回路とプルダウン回路を排他的に（交互に）切り換えて、プルアップ回路接続時のパッド電位と、プルダウン回路接続時のパッド電位とを比較し、パッケージピンとパッドとの接続の有無を検出する。
【００９１】
また、本発明の半導体装置は、検出信号を用いて、動作モードを選択切り換えする。
【００９２】
本発明の半導体装置において、パッケージピンとパッドとの選択接続用の回路は、既知かつ固定電位の端子や、動作モード設定期間中に電位が変化するような特定の外部端子（例えばＲＥＳＥＴ端子やＶＤＤ端子）に隣接して配置する必要がないため、複数個所に配置することが可能である。従って、製品端子の仕様、又はパッド配置設計上の制限を受けることなく、多数配置することが可能であり、故に多数の動作モードの選択設定が可能となる。
【００９３】
本発明の半導体装置は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等のパッケージにも適用可能である。
【００９４】
以上、本発明の実施形態を詳述してきたが、実際には上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【図面の簡単な説明】
【００９５】
【図１】図１は、本発明の第１実施形態における半導体装置の回路構成例を示す図である。
【図２】図２は、動作モード判定タイミング（ＯＰＥＮ端子）を示す図である。
【図３】図３は、動作モード判定タイミング（ボンディング端子＿Ｈ）を示す図である。
【図４】図４は、動作モード判定タイミング（ボンディング端子＿Ｌ）を示す図である。
【図５】図５は、本発明の第１実施形態における半導体装置における電位の変遷を示す図である。
【図６】図６は、本発明の第２実施形態における半導体装置の回路構成例を示す図である。
【図７】図７は、本発明の第２実施形態における半導体装置における電位の変遷を示す図である。
【符号の説明】
【００９６】
１…  第１外部端子
３…  第２外部端子
１１（−ｘ、ｘ＝１〜ｎ）…  内部端子（パッド）
１２（−ｘ、ｘ＝１〜ｎ）…  プルアップ回路
１２１（−ｘ、ｘ＝１〜ｎ）…  プルアップ抵抗
１２２（−ｘ、ｘ＝１〜ｎ）…  スイッチ（ｐＭＯＳ）
１３（−ｘ、ｘ＝１〜ｎ）…  プルダウン回路
１３１（−ｘ、ｘ＝１〜ｎ）…  プルダウン抵抗
１３２（−ｘ、ｘ＝１〜ｎ）…  スイッチ（ｎＭＯＳ）
１４…  クロック発生回路
１４１…  発振回路（クロック信号「φ」出力回路）
１４２…  分周回路（クロック信号「φ／２」出力回路）
１５（−ｘ、ｘ＝１〜ｎ）…  動作モード切換回路
１５１（−ｘ、ｘ＝１〜ｎ）…  記憶回路（フリップフロップ）
１５２（−ｘ、ｘ＝１〜ｎ）…  選択回路（排他的論理和演算回路）
１５３（−ｘ、ｘ＝１〜ｎ）…  記憶回路（フリップフロップ）
１６…  内部回路
１７…  入出力回路
２１…  入力端子
３１…  リセット端子
【図１】
2010147938.tif 000003
【図２】
2010147938.tif 000004
【図３】
2010147938.tif 000005
【図４】
2010147938.tif 000006
【図５】
2010147938.tif 000007
【図６】
2010147938.tif 000008
【図７】
2010147938.tif 000009