(57)【要約】【課題】欠陥検査の画像処理に用いるＰＥの処理可能な画像ブロックのサイズを確保することができる欠陥検査装置および欠陥検査方法を提供する。【解決手段】表面にパターンが形成された半導体ウエハ１０を撮像し、得られた半導体ウエハ１０の画像を、半導体ウエハ表面のパターンの欠陥を検出する欠陥検出処理に用いるプロセッサエレメントの処理可能サイズ範囲内となるように複数の画像ブロックに分割し、複数のプロセッサエレメントのうち複数の画像ブロックを均等に分配できる数のプロセッサエレメントを用い、複数の画像ブロックに対して並列に欠陥検出処理を行う。【選択図】図５
2010216963.tif 000002
【特許請求の範囲】
【請求項１】
表面にパターンが形成された試料を撮像する撮像手段と、
前記撮像手段で撮影して得られた前記試料の画像を、前記試料表面のパターンの欠陥を検出する欠陥検出処理に用いるプロセッサエレメントの処理可能サイズ範囲内となるように複数の画像ブロックに分割する分割手段と、
複数の前記プロセッサエレメントを有し、該プロセッサエレメントのうち前記複数の画像ブロックを均等に分配できる数のプロセッサエレメントを用い、前記複数の画像ブロックに対して並列に欠陥検出処理を行う画像処理手段と
を備えたことを特徴とする欠陥検査装置。
【請求項２】
請求項１記載の欠陥検査装置において、
前記画像処理手段の欠陥検出処理に用いないプロセッサエレメントに、前記欠陥検出処理と異なる少なくとも１つの処理を前記欠陥検出処理と並列に行わせる手段を備えたことを特徴とする欠陥検査装置。
【請求項３】
請求項１記載の欠陥検査装置において、
前記画像処理手段の欠陥検出処理に用いないプロセッサエレメントの少なくとも一部を休止状態とする手段を備えたことを特徴とする欠陥検査装置。
【請求項４】
請求項１又は２記載の欠陥検査装置において、
前記複数のプロセッサエレメントが行う処理を、前記複数のプロセッサエレメントのそれぞれにおいて個別に設定する設定手段を備えたことを特徴とする欠陥検査装置。
【請求項５】
請求項１又は２記載の欠陥検査装置において、
前記複数のプロセッサエレメントの処理内容を個別に設定するための設定画面を表示する表示手段と、
前記表示手段に表示された設定画面に基づいて前記複数のプロセッサエレメントの処理内容を設定する設定手段と
を備えたことを特徴とする欠陥検査装置。
【請求項６】
請求項５記載の欠陥検査装置において、
前記設定画面は、前記複数のプロセッサエレメントで行う少なくとも１つの処理内容を登録する登録部と、
前記設定部で設定した処理内容を行う順序を設定する設定部と
を有することを特徴とする欠陥検査装置。
【請求項７】
請求項１又は２記載の欠陥検査装置において、
前記複数のプロセッサエレメントのそれぞれにおける稼動状態および処理状況を表示する表示手段を備えたことを特徴とする欠陥検査装置。
【請求項８】
表面にパターンが形成された試料を撮像する撮像手順と、
前記撮像手順で得られた前記試料の画像を、前記試料表面のパターンの欠陥を検出する欠陥検出処理に用いるプロセッサエレメントの処理可能サイズ範囲内となるように複数の画像ブロックに分割する手順と、
複数の前記プロセッサエレメントのうち前記複数の画像ブロックを均等に分配できる数のプロセッサエレメントを用い、前記複数の画像ブロックに対して並列に欠陥検出処理を行う手順と
を有することを特徴とする欠陥検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造プロセスで半導体の欠陥を検査する欠陥検査検装置および欠陥検査方法に関する。
【背景技術】
【０００２】
一般的な欠陥検査装置においては、検査対象である半導体ウエハの画像を取得し、画像処理することにより欠陥検出を行い、その欠陥の特徴（位置、大きさ、形状、種類など）を欠陥情報として出力することが行われている。
【０００３】
このような欠陥検査装置としては、例えば、センサにより半導体ウエハの画像を取得し、その画像を所定の数の画像ブロックに分割し、その分割した画像を複数のプロセッサエレメント（Processor Element：以下、ＰＥと記載する）で並列処理させることにより、高速な画像処理を実現するものが知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２７４１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来技術を用いた欠陥検査としては、例えば、半導体ウエハ上に形成されたチップ毎の画像を欠陥検査の単位画像として切り出し、その単位画像を画像処理に用いるＰＥの数の画像ブロックに分割し、その分割した画像を複数のＰＥで並列処理させることが考えられる。しかしながら、近年、半導体プロセスの微細化に伴ってチップサイズが小型化し、欠陥検査の単位画像のサイズが小さくなってきている。したがって、画像処理に用いるＰＥの数に分割した画像ブロックのサイズが各ＰＥにおいて画像処理を行うために必要な最小処理サイズを下回ってしまうことが懸念されており、その場合には、欠陥検査における画像処理が行えなかったり、検査結果に異常が生じたりすることが考えられる。
【０００６】
本発明は上記に鑑みてなされたものであり、欠陥検査の画像処理に用いるＰＥの処理可能な画像ブロックのサイズを確保することができる欠陥検査装置および欠陥検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、表面にパターンが形成された試料を撮像する撮像手段と、前記撮像手段で撮影して得られた前記試料の画像を、前記試料表面のパターンの欠陥を検出する欠陥検出処理に用いるプロセッサエレメントの処理可能サイズ範囲内となるように複数の画像ブロックに分割する分割手段と、複数の前記プロセッサエレメントを有し、該プロセッサエレメントのうち前記複数の画像ブロックを均等に分配できる数のプロセッサエレメントを用い、前記複数の画像ブロックに対して並列に欠陥検出処理を行う画像処理手段とを備えたものとする。
【発明の効果】
【０００８】
本発明によれば、欠陥検査の画像処理に用いるＰＥの処理可能な画像ブロックのサイズを確保することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施の形態に係る欠陥検査装置の全体構成を示す概略図である。
【図２】本発明の一実施の形態に係る欠陥検査装置の全体制御部をその周辺構成とともに抜き出して示す図である。
【図３】本発明の一実施の形態に係る欠陥検査装置における各データの流れを示す図である。
【図４】本発明の一実施の形態に係る欠陥検査装置における欠陥検査処理の設定画面の一例を示す図である。
【図５】本発明の一実施の形態に係る欠陥検査装置における検査処理手順を表したフローチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を図面を参照しつつ説明する。
【００１１】
図１は本実施の形態に係る欠陥検査装置の全体構成を示す図であり、図２は欠陥検査装置の全体制御部及びその周辺構成を抜き出して示す図である。
【００１２】
図１において、欠陥検査装置は、表面に半導体チップ１１のパターンが形成された検査対象の試料である半導体ウエハ（以下、ウエハと記載する）１０の画像を取得する画像取得部１１０と、画像取得部１１０からの画像に画像処理（後述）を施す画像処理部１００と、画像処理部１００に接続された外部装置１２０とにより概略構成されている。
【００１３】
画像取得部１１０は、ウエハ１０の表面からの光を受光して画像信号を取得するセンサ１２（例えば、ラインセンサ）と、センサ１２からの画像信号をデジタルの画像信号に変換し、画像処理部１００に入力するＡ／Ｄ変換回路１３とを備えている。画像処理部１００に入力される画像信号はウエハ１０の表面の連続的な二次元画像データである。以下、画像データ（画像信号）を単に画像と称する。
【００１４】
外部装置１２０は欠陥検査で用いるプログラムや設定値、検査条件などを入力するための入力装置と、それらのプログラム、設定値、検査条件や検査結果などを記憶する記憶部と、欠陥検査結果、検査条件を欠陥検査装置に入力するためのユーザーインターフェイス（例えば、グラフィカルユーザーインターフェイス：ＧＵＩ）を表示する表示装置とを含んでいる。検査条件や設定値などは入力装置からＧＵＩを通して欠陥検査装置の画像処理部１００に入力される。
【００１５】
画像処理部１００は、画像取得部１１０から入力された画像を記憶する画像メモリ１３０と、入力画像に画像処理（後述）を施す複数のマルチプロセッサユニット１５０，１５１と、画像処理部１００、画像取得部１１０、及び外部装置１２０を含む欠陥検査装置全体の動作を制御する全体制御部１４０とを備えている。なお、本実施の形態においては、２つのマルチプロセッサユニット１５０，１５１を代表して示し、その他のマルチプロセッサユニットについては図示を省略する。
【００１６】
画像メモリ１３０は、複数のチップ画像を記憶可能なメモリ空間を有している。画像メモリ１３０は、記憶された画像の所定の領域を検査画像として切出す切出し機能を有しており、全体制御部１４０からの指示信号により指定された領域を検査画像として切り出し、全体制御部１４０を介して複数のマルチプロセッサユニット１５０，１５１に入力される。
【００１７】
図２において、全体制御部１４０は、外部入出力インターフェイス１４１、プログラム管理制御部１４２、状態管理テーブル１４３、及び画像管理制御部１４４を備えており、マルチプロセッサユニット１５０は、分配制御部１５２と、複数のプロセッサエレメント（以下、ＰＥと記載する）１５４，１５５とを備えている。また、マルチプロセッサユニット１５１は、マルチプロセッサユニット１５０と同様の構成を有しており、分配制御部１５３、及び複数のＰＥ１５６，１５７を備えている。なお、本実施の形態においては、マルチプロセッサユニット１５０の複数のＰＥのうち２つのＰＥ１５４，１５５を代表して示し、また、マルチプロセッサユニット１５１の複数のＰＥのうち２つのＰＥ１５６，１５７を代表して示し、その他のＰＥについては図示および説明を省略する。
【００１８】
外部入出力インターフェイス１４１は、画像処理部１００に入出力されるデータの形式等を対応する形式に変換し、画像処理１００の内部と外部のデータ等のやり取りを可能にするものである。外部装置１２０は、外部入出力インターフェイス１４１を介して画像処理部１００の各部とデータのやり取りを行う。
【００１９】
プログラム管理制御部１４２は、外部装置１２０から外部入出力インターフェイス１４１を介して入力された欠陥検査用、或いは、オペレータが任意に入力したプログラムをその内部に登録しており、それらのプログラムに基づいて画像処理部１００の動作を制御するとともに、各ＰＥ１５４〜１５７へのプログラムのロード制御やその実行タイミングなどの制御を行う。なお、各ＰＥ１５４〜１５７においては、プログラム管理制御部１４２からの指示により、それぞれ異なるプログラムを実行することも可能である。
【００２０】
状態管理テーブル１４３は、プログラム管理制御部１４２に登録されたプログラムの登録状況、各ＰＥ１５４〜１５７におけるプログラムの実行状況などの状態を管理する。また、状態管理テーブル１４３は、プログラムの実行状況などを外部入出力インターフェイス１４１を介して外部装置１２０に出力する。
【００２１】
画像管理制御部１４４は、プログラム管理制御部１４２からの指令信号に基づいて、画像メモリ１３０にウエハ１０所定の領域の検査画像（例えば、半導体チップ１１の領域の画像）を切り出すように指示信号を送り、さらに、プログラム管理制御部１４２からの指令信号に基づいて、画像メモリ１３０からの検査画像を複数の画像ブロックに分割し、各ＰＥ１５４〜１５７に分配する。このとき、画像管理制御部１４４は、各マルチプロセッサユニッ１５０，１５１の分配制御部１５２，１５３に指示信号を送ることにより、分割した画像ブロックを画像管理部１４４から指定されたＰＥに入力する。
【００２２】
また、画像管理制御部１４４は、画像メモリ１３０から入力された検査画像のサイズに応じて分割する複数の画像ブロックのサイズを、各ＰＥ１５４〜１５７の処理可能サイズ範囲内となるように計算する。複数の画像ブロックのサイズを均等にした場合には、各画像ブロックのサイズを処理可能サイズ範囲内において大きくするに従って使用するＰＥの数が少なくなり、小さくするに従って使用するＰＥの数が多くなる。プログラム管理制御部１４２は、画像管理部１４４における計算結果（つまり、分割する画像ブロックの数）に基づいて、複数の画像ブロックを分配するＰＥを決定する。言い換えると、複数のＰＥのうち、のうち複数の画像ブロックを均等に分配できる数のＰＥを用いるということである。また、プログラム管理制御部１４２は、登録されたプログラムに応じて、画像ブロックを分配しないＰＥを、消費電力を抑制する休止状態としたり、他のプログラムを実行させたりする。
【００２３】
各ＰＥ１５４〜１５７は、プログラム管理制御部１４２からダウンロードしたプログラムを用いて、画像管理制御部１４４でサイズが計算され分配された画像ブロックに対して並列に欠陥検出処理を行う。欠陥検査結果はプログラム管理制御部１４２を介して外部装置１２０に送られ、表示部に表示される。このように各ＰＥ１５４〜１５７が分配された画像ブロックの欠陥検査処理を逐次繰り返すことにより、検査画像のリアルタイム検査処理を行う。
【００２４】
次に、欠陥検査装置におけるデータおよび指令（指令信号）の流れを図３を参照しつつ説明する。
【００２５】
図３は、本発明の一実施の形態に係る欠陥検査装置における各データおよび指令の流れを示す図である。
【００２６】
外部装置１２０により、オペレータが任意に作成した演算プログラムは、起動情報や実行パラメータを含めて画像処理装置１００の外部入出力インターフェイス１４１を介してプログラム管理制御部１４２に登録される。外部装置１２０のユーザーインターフェイスについては、外部入出力インターフェイス１４１への情報設定内容を満足するものであればその形態は問わない。例えば、前述したＧＵＩ(Graphical User Interface)を利用した操作画面上の入力ボックスやボタンコントロール等をオペレータの入力操作手段としてもよい。プログラムの登録情報は、状態管理テーブル１４３に反映され、外部入出力インターフェイス１４１を介して外部装置１２０からの参照が可能となる。参照情報の表示形態についてもユーザーインターフェイスの実装形態は任意である。
【００２７】
プログラム管理制御部１４２に登録されたプログラムは、プログラム管理制御部１４２により実行対象のＰＥが選択され、そのＰＥへのプログラムのロードおよび実行制御を行う。各ＰＥ１５４〜１５７に対する設定情報や実行状況は、プログラム管理制御部１４２を介して状態管理テーブル１４３に逐次反映され、外部入出力インターフェイス１４１を通じて外部装置１２０からの参照が可能となる。
【００２８】
次に、欠陥検査装置の外部装置１２０における設定画面について説明する。
【００２９】
図４は、本発明の一実施の形態に係る欠陥検査装置における欠陥検査処理の設定画面の一例を示す図である。
【００３０】
図４において、設定画面は、画像処理装置１００で用いる各種プログラムを登録するプログラム登録部２００と、プログラム登録部２００で登録した各プログラムの実行シーケンスを登録する実行シーケンス登録部３００とを有している。
【００３１】
プログラム登録部２００は、登録されたプログラムの管理に用いられる複数のプログラム番号２３０〜２３４と、各プログラム番号に対して登録するプログラムを選択する複数のプログラム選択ボタン２２０〜２２４と、複数のプログラム選択ボタン２２０〜２２４のそれぞれにおいて選択したプログラムの名称を表示する複数のプログラム名表示部２１０〜２１４とを有している。プログラム選択ボタン２２０〜２２４の何れかを選択すると、外部装置１２０に記憶されたプログラムの一覧が表示され、その一覧中のプログラムを選択することによりそのプログラムを登録する。例えば、プログラム番号２３０（Function1）のプログラム選択ボタン２２０を選択し、表示されたプログラムの一覧の中からプログラムExampleSEQ1を選択することにより、そのExampleSEQ1が登録され、選択したプログラムの名称がプログラム名称表示部２１０に表示される。
【００３２】
実行シーケンス登録部３００は、プログラム登録部２００で登録されたプログラムをグループ分けする複数のプログラムブロック３０１〜３０４により構成されている。各プログラムブロック３０１〜３０４にグループ分けされたプログラムは、それぞれのプログラムブロック３０１〜３０４内において上からの並びの順番に実行される。また、各プログラムブロック３０１〜３０４は、シーケンス接続された順番に実行される。例えば、図４に示す場合には、まずプログラムブロック３０１のプログラムが実行され、次いでプログラムブロック３０２とプログラムブロック３０４のプログラムが並列で実行され、次いでプログラムブロック３０５のプログラムが実行される。また、プログラムブロック３０２においては、Function2、Function3、Function4の順にプログラムが実行され、プログラムブロック３０４においては、Function100、Function110の順にプログラムが実行される。各プログラムの実行中は、設定画面上において現在実行中のプログラム番号を、例えば表示色変更や点滅表示することにより、オペレータに実行中のプログラムを認識させるようにする。
【００３３】
次に、本実施の形態における欠陥検査装置の処理手順を図５を参照しつつ説明する。
【００３４】
図５は、本発明の一実施の形態に係る欠陥検査装置における欠陥検査の処理手順を表したフローチャートである。
【００３５】
外部装置１２０から検査パラメータの設定および検査開始命令を通知すると、まず、登録済みの検査前処理が実行される（ステップＳ１０）。これは、図４の実行シーケンス登録部３００におけるプログラムブロック３０１のプログラム（Function1）の実行に相当する。なお、登録プログラムが無い場合は本シーケンスはスキップする。
【００３６】
登録済み検査前処理実行（ステップＳ１０）の処理が終了すると、プログラム管理制御部１４２と画像管理制御部１４４が入力される検査パラメータにしたがった画像分配制御や画像処理プログラムの起動などの検査前準備を行う検査パラメータ解析を行う（ステップＳ２０）。
【００３７】
検査パラメータ解析（ステップＳ２０）が終了すると、画像管理制御部１４４により検査画像を検査パラメータにしたがって画像ブロックに分割し各ＰＥ１５４〜１５７に画像を分配し（ステップＳ３０）、オペレータにより登録された画像処理用の検査アルゴリズムを実装した複数のプログラムに対し、検査パラメータに従ってプログラム管理制御部１４２が各ＰＥ１５４〜１５７で動作する実行プログラムを切替え（ステップＳ４０）、画像管理制御部１４４から入力される入力画像特性に見合った画像処理アルゴリズムによる検査処理を実行する（ステップＳ５０）。このステップＳ３０〜ステップＳ５０の処理は、図４のプログラムブロック３０２のプログラム（Function2,Function3,Function4）の実行に相当する。
【００３８】
また、上記の検査パラメータ解析（ステップＳ２０）の終了後、ステップＳ３０〜ステップＳ５０の処理と並列に、入力検査画像分配以降の検査動作を実行する（ステップＳ１００）。これは、図４のプログラムブロック３０４のプログラム（Function100,Function110）の実行に相当する。ステップＳ１００の処理では、外部装置１２０により特定のＰＥにロードされた任意のプログラムを実行する。実行タイミングはプログラム管理制御部１４２が制御し、ステップＳ１００における並列処理の登録プログラムが無い場合は本シーケンスはスキップする。
【００３９】
ステップＳ５０及びステップ１００の処理が終了すると、外部装置１２０により特定のＰＥにロードされたプログラムを実行する（ステップＳ６０）。これは、図４のプログラムブロック３０３のプログラム（Function5）の実行に相当する。なお、ステップＳ６０において、登録プログラムが無い場合は本シーケンスはスキップする。
【００４０】
上記の処理手順において、登録済み検査前処理実行（ステップＳ１０）、登録済み検査並列処理実行（ステップＳ１００）、及び、登録済み検査後処理実行（ステップＳ６０）においては、それぞれ複数のプログラムの登録、実行が可能である。
【００４１】
以上のように構成した本実施の形態における効果を説明する。
【００４２】
センサ１２によりウエハ１０の画像を取得し、その画像を所定の数の画像ブロックに分割し、その分割した画像を複数のＰＥ１５４〜１５７で並列処理させる場合、ウエハ１０上に形成されたチップ１１毎の画像を欠陥検査の検査画像として切り出し、その検査画像を画像処理に用いるＰＥ１５４〜１５７の数の画像ブロックに分割し、その分割した画像を複数のＰＥ１５４〜１５７で並列処理させることが考えられる。しかしながら、半導体プロセスの微細化に伴ってチップサイズが小型化し、欠陥検査の検査画像のサイズが小さくなってきている。したがって、画像処理に用いるＰＥ１５４〜１５７の数に分割した画像ブロックのサイズが各ＰＥ１５４〜１５７において画像処理を行うために必要な最小処理サイズを下回ってしまうことが懸念されており、その場合には、欠陥検査における画像処理が行えなかったり、検査結果に異常が生じたりすることが考えられる。
【００４３】
これに対し、本実施の形態における欠陥検査装置においては、画像取得部１１０で撮影して得られたウエハ１０の画像を、試料表面のパターンの欠陥を検出する欠陥検出処理に用いるＰＥ１５４〜１５７の処理可能サイズ範囲内となるように複数の画像ブロックに分割し、その複数の画像ブロックを均等に分配できる数のＰＥを用いて、複数の画像ブロックに対して並列に欠陥検出処理を行うよう構成したので、欠陥検査の画像処理に用いるＰＥの処理可能な画像ブロックのサイズを確保することができ、欠陥検査において画像処理が不可能になったり検査結果に異常が生じたりするのを抑制することができる。
【００４４】
また、画像処理に用いるＰＥの数を調整し、画像ブロックのサイズが各ＰＥの最小処理サイズを下回らないようにした場合には、画像処理に使用しないＰＥに、欠陥検出処理と異なる処理を並列に行わせるようにしたので、プロセッサリソースの使用効率の低下を抑制することができるとともに、画像処理装置の多機能化を図ることができる。
【符号の説明】
【００４５】
１０  半導体ウエハ
１１  半導体チップ
１２  センサ
１３  Ａ／Ｄ変換回路
１００  画像処理部
１１０  画像取得部
１２０  外部装置
１３０  画像メモリ
１４０  全体制御部
１４１  外部入出力インターフェイス
１４２  プログラム管理制御部
１４３  状態管理テーブル
１４４  画像管理制御部
１５０，１５１  マルチプロセッサユニット
１５２，１５３  分配制御部
１５４〜１５７  プロセッサエレメント
２００  プログラム設定部
３００  処理フロー設定部
【図１】
2010216963.tif 000003
【図２】
2010216963.tif 000004
【図３】
2010216963.tif 000005
【図４】
2010216963.tif 000006
【図５】
2010216963.tif 000007