(57)【要約】【課題】コンタクト抵抗低減、ゲート長短縮によるドレインコンダクタンス低下を防止できる半導体装置。【解決手段】  基板１０上に順次配置された窒化物系化合物半導体層からなるバッファ層１２,アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層１４と、ショットキー層１４上に配置されたソース電極１６およびドレイン電極１８と、ショットキー層１４に形成され,チャネルを細線状に分割する複数の溝２６と、溝２６およびチャネルを横断するゲート電極２０とを備え、溝２６の側壁部に対してソース電極１６との間で、オーミックコンタクトが形成されるため、ソース電極１６とショットキー層１４との間のコンタクト抵抗が低減でき、ゲート電極２０がショットキー層１４を囲むように形成され、２ＤＥＧ層２８内のキャリアの閉じ込め効果が高くなるため、ドレインコンダクタンスの低下を防止することができる。【選択図】図１
2010182830.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された窒化物系化合物半導体層からなるバッファ層と、
前記バッファ層上に配置され、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層と、
前記ショットキー層上に配置されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極間の前記ショットキー層に形成され、前記ソース電極および前記ドレイン電極間のチャネルを細線状に分割する複数の第１の溝と、
前記ソース電極および前記ドレイン電極間に配置され、前記複数の第１の溝および細線状に分割された前記チャネルを横断して配置されたゲート電極と
を備え、前記第１の溝は、前記ソース電極の下部の前記ショットキー層から前記ドレイン電極の下部の前記ショットキー層まで延伸して形成されることを特徴とする半導体装置。
【請求項２】
前記ソース電極および前記ドレイン電極の下部の前記ショットキー層に形成された前記第１の溝の深さが前記ゲート電極の下部の前記ショットキー層に形成された前記第１の溝の深さよりも深いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ソース電極の下部に形成された前記第１の溝の間の前記ショットキー層に形成された一個あるいは複数の第２の溝をさらに備えることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ドレイン電極の下部に形成された前記第１の溝の間の前記ショットキー層に形成された一個あるいは複数の第３の溝をさらに備えることを特徴とする請求項１〜３の内、いずれか１項に記載の半導体装置。
【請求項５】
基板と、
前記基板上に配置された窒化物系化合物半導体層からなるバッファ層と、
前記バッファ層上に配置され、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層と、
前記ショットキー層上に配置されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極間の前記ショットキー層に形成され、前記ソース電極および前記ドレイン電極間のチャネルを細線状に分割する複数の第１の溝と、
前記ソース電極および前記ドレイン電極間に配置され、前記複数の第１の溝および細線状に分割された前記チャネルを横断して配置されたゲート電極と、
前記ソース電極の下部の前記ショットキー層に形成された複数の第２の溝と
を備え、前記第１の溝と前記第２の溝は、互い違いに配置されることを特徴とする半導体装置。
【請求項６】
基板と、
前記基板上に配置された窒化物系化合物半導体層からなるバッファ層と、
前記バッファ層上に配置され、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層と、
前記ショットキー層上に配置されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極間の前記ショットキー層に形成され、前記ソース電極および前記ドレイン電極間のチャネルを細線状に分割する複数の第１の溝と、
前記ソース電極および前記ドレイン電極間に配置され、前記複数の第１の溝および細線状に分割された前記チャネルを横断して配置されたゲート電極と、
前記ドレイン電極の下部の前記ショットキー層に形成された複数の第３の溝と
を備え、前記第１の溝と前記第３の溝は、互い違いに配置されることを特徴とする半導体装置。
【請求項７】
前記第２の溝の深さが前記第１の溝の深さよりも深いことを特徴とする請求項５に記載の半導体装置。
【請求項８】
前記第３の溝の深さが前記第１の溝の深さよりも深いことを特徴とする請求項６に記載の半導体装置。
【請求項９】
基板と、
前記基板上に配置された窒化物系化合物半導体層からなるバッファ層と、
前記バッファ層上に配置され、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層と、
前記ショットキー層上に配置されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極間の前記ショットキー層に形成され、前記ソース電極および前記ドレイン電極間のチャネルを細線状に分割する複数の第１の溝と、
前記ソース電極および前記ドレイン電極間に配置され、前記複数の第１の溝および細線状に分割された前記チャネルを横断して配置されたゲート電極と
を備え、前記第１の溝は、前記ソース電極の下部の前記ショットキー層から前記ゲート電極の下部の前記ショットキー層まで延伸して形成されることを特徴とする半導体装置。
【請求項１０】
前記ソース電極の下部の前記ショットキー層に形成された前記第１の溝の深さが前記ゲート電極の下部の前記ショットキー層に形成された前記第１の溝の深さよりも深いことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記ソース電極の下部に形成された前記第１の溝の間の前記ショットキー層に形成された一個あるいは複数の第２の溝をさらに備えることを特徴とする請求項９または１０に記載の半導体装置。
【請求項１２】
前記基板は、ＳｉＣ基板、ＧａＡｓ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、Ｓｉ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にＧａＮエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板のいずれかを備えることを特徴とする請求項１〜１１の内、いずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に細線状チャネルを有し、超高周波動作に適する、窒化ガリウム（ＧａＮ）系電界効果型トランジスタからなる半導体装置に関する。
【背景技術】
【０００２】
ＧａＮなどの化合物半導体を用いた電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）は、優れた高周波特性を有しマイクロ波帯で動作する半導体装置として広く実用化されている。従来、マイクロ波帯で用いられているＦＥＴは、例えば、ＳｉＣ基板上にＧａＮバッファ層、ＡｌＧａＮショットキー層が堆積され、ＡｌＧａＮショットキー層上にソース電極，ドレイン電極、ゲート電極が配置された構成を備える。Ｋａ帯以上の高周波でＦＥＴの特性改善を図るにはゲート長の短縮化が有効である。しかし、サブハーフミクロン以下のゲート電極に対してはゲート長の短縮に伴い、ショートチャネル効果が顕著になり、ドレインコンダクタンスが低下してしまう。ドレインコンダクタンスの低下を防止する方法として、ショットキー層に溝を設け、チャネルを細線状に分割した半導体装置が提案されている（例えば、特許文献１参照。）。
【０００３】
しかしながら、特許文献１に開示された半導体装置では、溝の部分に配置されたゲート電極が半導体装置の動作に寄与しないため、単位ゲート電極幅当たりのゲート・ドレイン帰還容量の増大を招いてしまう。ゲート・ドレイン帰還容量の増大は、半導体装置の利得を低下させ、かつ不安定動作による半導体装置の発振を引き起こす可能性がある。
【０００４】
ソース電極およびドレイン電極は、ＡｌＧａＮショットキー層とオーミック接触を形成し、一方、ゲート電極は、ＡｌＧａＮショットキー層とショットキー接合を形成する。
【０００５】
このようなＦＥＴの高周波特性を改善する方法としては、寄生抵抗および寄生容量の低減が有効である。中でも、ゲート電極・ソース電極間の寄生抵抗であるソース抵抗の低減、ゲート電極・ソース電極間の寄生容量であるゲート容量の低減は、ＦＥＴの高周波特性向上にとってきわめて有効な手段である。
【０００６】
しかしながら、ＡｌＧａＮ／ＧａＮ系ＦＥＴは、ダメージの少ない半導体層のエッチングが困難である上、各半導体層の選択的なエッチングも難しく、更にはＡｌＧａＮ層／ＧａＮ層、共にアンドープ層で形成されていることから、ＡｌＧａＡｓ／ＧａＡｓ系ＦＥＴに比べて、ソース抵抗が大きく、中でもコンタクト抵抗が大きいという問題点がある。また、ゲート容量低減にはゲート長の短縮化が有効であるものの、上述の通り、サブハーフミクロン以下のゲート電極に対してはゲート長の短縮に伴いショートチャネル効果が顕著になり、ドレインコンダクタンスが低下するという問題点がある。
【０００７】
上述のように、従来のＡｌＧａＮ／ＧａＮ系ＦＥＴでは、コンタクト抵抗の低減によるソース抵抗の低減、ゲート長短縮によるゲート容量の低減が困難であるという問題点がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０５−２７５４６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、コンタクト抵抗低減、ゲート長短縮によるドレインコンダクタンス低下を防止でき、超高周波動作に適するＡｌＧａＮ／ＧａＮ系ＦＥＴの半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するための本発明の一態様によれば、基板と、前記基板上に配置された窒化物系化合物半導体層からなるバッファ層と、前記バッファ層上に配置され、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層と、前記ショットキー層上に配置されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極間の前記ショットキー層に形成され、前記ソース電極および前記ドレイン電極間のチャネルを細線状に分割する複数の第１の溝と、前記ソース電極および前記ドレイン電極間に配置され、前記複数の第１の溝および細線状に分割された前記チャネルを横断して配置されたゲート電極とを備え、前記第１の溝は、前記ソース電極の下部の前記ショットキー層から前記ドレイン電極の下部の前記ショットキー層まで延伸して形成される半導体装置が提供される。
【００１１】
本発明の他の態様によれば、基板と、前記基板上に配置された窒化物系化合物半導体層からなるバッファ層と、前記バッファ層上に配置され、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層と、前記ショットキー層上に配置されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極間の前記ショットキー層に形成され、前記ソース電極および前記ドレイン電極間のチャネルを細線状に分割する複数の第１の溝と、前記ソース電極および前記ドレイン電極間に配置され、前記複数の第１の溝および細線状に分割された前記チャネルを横断して配置されたゲート電極と、前記ソース電極の下部の前記ショットキー層に形成された複数の第２の溝とを備え、前記第１の溝と前記第２の溝は、互い違いに配置される半導体装置が提供される。
【００１２】
本発明の他の態様によれば、基板と、前記基板上に配置された窒化物系化合物半導体層からなるバッファ層と、前記バッファ層上に配置され、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層と、前記ショットキー層上に配置されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極間の前記ショットキー層に形成され、前記ソース電極および前記ドレイン電極間のチャネルを細線状に分割する複数の第１の溝と、前記ソース電極および前記ドレイン電極間に配置され、前記複数の第１の溝および細線状に分割された前記チャネルを横断して配置されたゲート電極と、前記ドレイン電極の下部の前記ショットキー層に形成された複数の第３の溝とを備え、前記第１の溝と前記第３の溝は、互い違いに配置される半導体装置が提供される。
【００１３】
本発明の他の態様によれば、基板と、前記基板上に配置された窒化物系化合物半導体層からなるバッファ層と、前記バッファ層上に配置され、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層と、前記ショットキー層上に配置されたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極間の前記ショットキー層に形成され、前記ソース電極および前記ドレイン電極間のチャネルを細線状に分割する複数の第１の溝と、前記ソース電極および前記ドレイン電極間に配置され、前記複数の第１の溝および細線状に分割された前記チャネルを横断して配置されたゲート電極とを備え、前記第１の溝は、前記ソース電極の下部の前記ショットキー層から前記ゲート電極の下部の前記ショットキー層まで延伸して形成される半導体装置が提供される。
【発明の効果】
【００１４】
本発明によれば、コンタクト抵抗低減、ゲート長短縮によるドレインコンダクタンス低下を防止できる、超高周波動作に適するＡｌＧａＮ／ＧａＮ系ＦＥＴの半導体装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施の形態に係る半導体装置の模式的平面パターン構成図。
【図２】図１のＩＩ−ＩＩ線に沿う模式的断面構造図。
【図３】図１のＩ−Ｉ線に沿う模式的断面構造図。
【図４】本発明の第１の実施の形態の変形例１に係る半導体装置の模式的平面パターン構成図。
【図５】本発明の第１の実施の形態の変形例２に係る半導体装置の模式的平面パターン構成図。
【図６】本発明の第２の実施の形態に係る半導体装置の模式的平面パターン構成図。
【発明を実施するための形態】
【００１６】
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１７】
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１８】
[第１の実施の形態]
本発明の第１の実施の形態に係る半導体装置の模式的平面パターン構成は、図１に示すように表される。また、図１のＩＩ−ＩＩ線に沿う模式的断面構造は、図２に示すように表され、図１のＩ−Ｉ線に沿う模式的断面構造は、図３に示すように表される。
【００１９】
第１の実施の形態に係る半導体装置は、図１〜図３に示すように、基板１０と、基板１０上に配置された窒化物系化合物半導体層からなるバッファ層１２と、バッファ層１２上に配置され、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層１４と、ショットキー層１４上に配置されたソース電極１６およびドレイン電極１８と、ソース電極１６およびドレイン電極１８間のショットキー層１４に形成され、ソース電極１６およびドレイン電極１８間のチャネルを細線状に分割する複数の溝２６と、ソース電極１６およびドレイン電極１８間に配置され、複数の溝２６および細線状に分割されたチャネルを横断して配置されたゲート電極２０とを備える。
【００２０】
溝２６は、図１〜図３に示すように、ソース電極１６の下部のショットキー層１４からドレイン電極１８の下部のショットキー層１４まで延伸して形成されている。
【００２１】
ソース電極１６とドレイン電極１８は、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層１４とオーミックコンタクトを形成しており、一方、ゲート電極２０は、窒化物系化合物半導体層からなるバッファ層１２およびアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層１４とショットキー接合を形成している。
【００２２】
複数の溝２６は、ショットキー層１４をエッチングにより除去することによって、形成する。
【００２３】
ソース電極１６およびドレイン電極１８は、ショットキー層１４とオーミック接触を形成し、例えば、アルミニウム（Ａｌ）、Ｔｉ／Ａｕ、Ｔｉ/Ａｌ/Ｎｉ/Ａｕなどで形成される。
【００２４】
一方、ゲート電極２０は、ショットキー層１４とショットキー接合を形成し、例えば、Ｐｔ/ＡｕあるいはＮｉ/Ａｕなどで形成することができる。
【００２５】
また、基板１０は、ＳｉＣ基板、ＧａＡｓ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、Ｓｉ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＧａＡｌＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にＧａＮエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板のいずれかを備えていてもよい。
【００２６】
図１〜図３に示される半導体装置は、バッファ層１２とショットキー層１４のヘテロ接合界面に形成された２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）層２８によって形成される電子の導通チャネルを備える高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）であり、電子の導通チャネルの幅は、ショットキー層１４が細線状に分割されることで、複数の溝２６によって制限される。
【００２７】
第１の実施の形態に係る半導体装置においては、図１〜図３に示すように、ドレイン電極１８の下部のショットキー層１４に形成された溝２６の深さは、ゲート電極２０の下部のショットキー層１４に形成された溝２６の深さよりも深く形成されていても良い。このように構成することによって、ドレイン電極１８を構成するオーミック金属はショットキー層１４を囲むように形成されるため、２ＤＥＧ層２８との空間的間隔が狭まり、ドレイン電極１８のコンタクト抵抗の低減が可能となる。
【００２８】
同様に、第１の実施の形態に係る半導体装置においては、ソース電極１６の下部のショットキー層１４に形成された溝２６の深さは、ゲート電極２０の下部のショットキー層１４に形成された溝２６の深さよりも深く形成されていても良い。このように構成することによって、ソース電極１６を構成するオーミック金属はショットキー層１４を囲むように形成されるため、２ＤＥＧ層２８との空間的間隔が狭まり、ソース電極１６のコンタクト抵抗の低減が可能となる。
【００２９】
第１の実施の形態に係る半導体装置によれば、ショットキー層１４に形成された溝２６の側壁部に対してもソース電極１６およびドレイン電極１８との間で、オーミックコンタクトが形成される。このため、ソース電極１６およびドレイン電極１８とショットキー層１４との間のコンタクト抵抗が低減できる。
【００３０】
第１の実施の形態に係る半導体装置においては、基板１０上に配置されたバッファ層１２とショットキー層１４をエッチングすることで、隣接する半導体装置間を素子分離している。すなわち、ショットキー層１４およびバッファ層１２の深さ方向の一部までエッチングすることで、素子分離している。
【００３１】
その他の素子分離方法としては、イオン注入により実施することもできる。イオン種としては、例えば、窒素（Ｎ）、アルゴン（Ａｒ）などを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約１×１０14 （ｉｏｎｓ／ｃｍ2）程度であり、加速エネルギーは、例えば、約１００ｋｅＶ〜２００ｋｅＶ程度である。
【００３２】
図３に示すように、ドレイン電極１８を構成するオーミック金属はショットキー層１４を囲むように形成されるため、２ＤＥＧ層２８との空間的間隔が狭まり、コンタクト抵抗の低減が可能となる。一方、図２に示すように、ゲート電極２０がショットキー層１４を囲むように形成されることによって、２ＤＥＧ層２８内のキャリアの閉じ込め効果が高くなる。このため、ゲート長短縮によるドレインコンダクタンスの低下を防止することができる。
【００３３】
第１の実施の形態に係る半導体装置によれば、ショットキー層１４に形成された溝２６の側壁部に対してもソース電極１６およびドレイン電極１８との間で、オーミックコンタクトが形成される。このため、ソース電極１６およびドレイン電極１８とショットキー層１４との間のコンタクト抵抗が低減できる。
【００３４】
さらに、溝２６を囲むようにゲート電極２０が配置されることによって、２ＤＥＧ層２８内のキャリアの閉じ込め効果が高くなる。このため、ゲート長短縮によるドレインコンダクタンス悪化を防止することができ、ＡｌＧａＮ／ＧａＮ系ＦＥＴの高周波特性の改善を図ることができる。
【００３５】
（変形例１）
第１の実施の形態の変形例１に係る半導体装置の模式的平面パターン構成は、図４に示すように表される。
【００３６】
変形例１に係る半導体装置においては、図４に示すように、ドレイン電極１８の下部のショットキー層１４にさらに、溝３０を形成し、ショットキー層１４に形成された溝３０の側壁部に対してもドレイン電極１８との間で、オーミックコンタクトが形成される。このため、ドレイン電極１８とショットキー層１４との間のコンタクト抵抗を、第１の実施の形態に比べて、さらに低減することができる。
【００３７】
同様に、変形例１に係る半導体装置においては、図４に示すように、ソース電極１６の下部のショットキー層１４にさらに、溝３２を形成し、ショットキー層１４に形成された溝３２の側壁部に対してもソース電極１６との間で、オーミックコンタクトが形成される。このため、ソース電極１６とショットキー層１４との間のコンタクト抵抗を、第１の実施の形態に比べて、さらに低減することができる。
【００３８】
第１の実施の形態の変形例１に係る半導体装置においても、溝３０の深さを、溝２６の深さよりも深く形成しても良い。同様に、溝３２の深さを、溝２６の深さよりも深く形成しても良い。
【００３９】
その他の構造は、図１〜図３に示す第１の実施の形態に係る半導体装置と同様であるため、重複した説明は省略する。
【００４０】
（変形例２）
第１の実施の形態の変形例２に係る半導体装置の模式的平面パターン構成は、図５に示すように表される。
【００４１】
変形例２に係る半導体装置においては、図５に示すように、ソース電極１６の下部のショットキー層１４に溝３６を形成し、ショットキー層１４に形成された溝３６の側壁部に対してソース電極１６との間で、オーミックコンタクトが形成される。このため、ソース電極１６とショットキー層１４との間のコンタクト抵抗を低減することができる。
【００４２】
同様に、変形例２に係る半導体装置においては、図５に示すように、ドレイン電極１８の下部のショットキー層１４に溝３４を形成し、ショットキー層１４に形成された溝３４の側壁部に対してドレイン電極１８との間で、オーミックコンタクトが形成される。このため、ドレイン電極１８とショットキー層１４との間のコンタクト抵抗を低減することができる。
【００４３】
変形例２に係る半導体装置においては、図５に示すように、ソース電極１６の下部のショットキー層１４に形成された複数の溝３６およびドレイン電極１８の下部のショットキー層１４に形成された複数の溝３４と、ソース電極１６およびドレイン電極１８間およびゲート電極２０の下部のショットキー層１４に形成された複数の溝２６とが互い違いに配置されている。このように、溝２６に対して溝３４、３６を互い違いに配置することによって、ソース電極１６およびドレイン電極１８と２ＤＥＧ層２８との空間的間隔が狭まり、コンタクト抵抗の低減が可能となる。
【００４４】
その他の構造は、図１〜図３に示す第１の実施の形態に係る半導体装置と同様であるため、重複した説明は省略する。
【００４５】
[第２の実施の形態]
本発明の第２の実施の形態に係る半導体装置の模式的平面パターン構成は、図６に示すように表される。
【００４６】
第２の実施の形態に係る半導体装置は、図６に示すように、基板１０と、基板１０上に配置された窒化物系化合物半導体層からなるバッファ層１２と、バッファ層１２上に配置され、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）からなるショットキー層１４と、ショットキー層１４上に配置されたソース電極１６およびドレイン電極１８と、ソース電極１６およびドレイン電極１８間のショットキー層に形成され、ソース電極１６およびドレイン電極１８間のチャネルを細線状に分割する複数の溝２６と、ソース電極１６およびドレイン電極１８間に配置され、複数の溝２６および細線状に分割されたチャネルを横断して配置されたゲート電極２０とを備える。
【００４７】
第２の実施の形態に係る半導体装置においては、溝２６は、ソース電極１６の下部のショットキー層１４からゲート電極２０の下部のショットキー層１４まで延伸して形成されている。
【００４８】
ソース電極１６の下部のショットキー層１４に形成された溝２６の深さがゲート電極２０の下部のショットキー層１４に形成された溝２６の深さよりも深く形成されていても良い。
【００４９】
その他の構造は、図１〜図３に示す第１の実施の形態に係る半導体装置と同様であるため、重複した説明は省略する。
【００５０】
第２の実施の形態に係る半導体装置によれば、ショットキー層１４に形成された溝２６の側壁部に対してもソース電極１６との間で、オーミックコンタクトが形成される。このため、ソース電極１６とショットキー層１４との間のコンタクト抵抗が低減できる。
【００５１】
さらに、溝２６を囲むようにゲート電極２０が配置されることによって、２ＤＥＧ層２８内のキャリアの閉じ込め効果が高くなる。このため、ゲート長短縮によるドレインコンダクタンス悪化を防止することができ、ＡｌＧａＮ／ＧａＮ系ＦＥＴの高周波特性の改善を図ることができる。
【００５２】
[その他の実施の形態]
上記のように、本発明は第１の実施の形態およびその変形例、および第２の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００５３】
なお、第１の実施の形態およびその変形例、および第２の実施の形態に係る半導体装置においては、ゲート電極２０およびソース電極１６をそれぞれ２本、ドレイン電極１８を１本のみ有する構成例を開示したが、平面パターン構成はこのような簡易な構成に限定されるものではない。例えば、ゲート電極２０、ソース電極１６およびドレイン電極１８ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極を備えるマルチフィンガー構造を備えていても良い。
【００５４】
また、本発明の半導体装置としては、ＦＥＴ、ＨＥＭＴに限らず、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）、ＬＤＭＯＳ（Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子、メムス（ＭＥＭＳ：Micro Electro Mechanical Systems）素子などにも適用できることは言うまでもない。
【００５５】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【００５６】
本発明の半導体装置は、内部整合型電力増幅素子、電力ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、マイクロ波電力増幅器、ミリ波電力増幅器、高周波ＭＥＭＳ素子などの幅広い分野に適用可能である。
【符号の説明】
【００５７】
１０…基板
１２…バッファ層（窒化物系化合物半導体層）
１４…ショットキー層（アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１））
１６…ソース電極
１８…ドレイン電極
２０…ゲート電極
２６、３４、３６…溝
２８…２次元電子ガス（２ＤＥＧ）層
【図１】
2010182830.tif 000003
【図２】
2010182830.tif 000004
【図３】
2010182830.tif 000005
【図４】
2010182830.tif 000006
【図５】
2010182830.tif 000007
【図６】
2010182830.tif 000008