(57)【要約】【課題】自己整列ゲート電極及びソース/ドレーンを有する自己整列電界効果トランジスタ構造体を提供する。【解決手段】本発明は、自己整列電界効果トランジスタ構造体に関することである。本発明の実施形態による自己整列電界効果トランジスタ構造体は、基板上に配置された活性領域と、活性領域上に配置された凹凸型のゲート絶縁パターンと、ゲート絶縁パターンによって自己整列されてゲート絶縁パターンの内部空間に配置されたゲート電極と、を含む。【選択図】図１
2010153829.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配置された活性領域と、
前記活性領域上に配置された凹凸型のゲート絶縁パターンと、
前記ゲート絶縁パターンによって自己整列されて、前記ゲート絶縁パターンの内部空間に配置されたゲート電極と、を含むことを特徴とする自己整列電界効果トランジスタ構造体。
【請求項２】
前記ゲート絶縁パターンは、側壁と、下部壁と、を含み、
前記側壁の高さは、前記ゲート電極の上部面の高さより高いことを特徴とする請求項１に記載の自己整列電界効果トランジスタ構造体。
【請求項３】
前記ゲート電極は、導電性物質を前記開放された上部を通じて前記内部空間に供給して形成されたことを特徴とする請求項１に記載の自己整列電界効果トランジスタ構造体。
【請求項４】
前記ゲート絶縁パターンによって自己整列されて、前記ゲート絶縁パターンに隣接した前記基板上に配置されたソース/ドレーンをさらに含むことを特徴とする請求項１に記載の自己整列電界効果トランジスタ構造体。
【請求項５】
前記ソース/ドレーンは、前記基板上に不純物イオンを注入して形成されたことを特徴とする請求項４に記載の自己整列電界効果トランジスタ構造体。
【請求項６】
前記ソース/ドレーンは、前記基板上に導電性物質を供給して形成されたことを特徴とする請求項４に記載の自己整列電界効果トランジスタ構造体。
【請求項７】
前記ゲート電極と前記ソース/ドレーンは、同一の導電性物質から形成されたことを特徴とする請求項６に記載の自己整列電界効果トランジスタ構造体。
【請求項８】
前記ゲート電極と前記ソース/ドレーンは、アルミニウムＡｌ、銅Ｃｕ、モリブデンＭｏ、タングステンＷ、クロムＣｒ、白金Ｐｔ、ポリアニリンＰＡＮＩ、伝導性高分子（例えば、ＰＥＤＯＴ）、炭素ナノチューブＣＮＴ、ピロリジン、グラファイトのうち、少なくとも何れか一つの物質を含むことを特徴とする請求項６に記載の自己整列電界効果トランジスタ構造体。
【請求項９】
前記基板は、ガラス基板を含み、
前記自己整列電界効果トランジスタ構造体は、表示素子のスイッチング素子を含むことを特徴とする請求項１に記載の自己整列電界効果トランジスタ構造体。
【請求項１０】
前記活性領域の幅は、前記ゲート絶縁パターンの下部幅より大きいことを特徴とする請求項１に記載の自己整列電界効果トランジスタ構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自己整列電界効果トランジスタ構造体に関し、より詳細には、自己整列ゲート電極及びソース/ドレーンを有する自己整列電界効果トランジスタ構造体に関する。
【背景技術】
【０００２】
一般的に半導体素子及び表示素子は、スイッチング素子として多様な種類の自己整列電界効果トランジスタ構造体を具備することができる。例えば、半導体素子は、スイッチング素子としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを使用することができる。液晶表示素子は、スイッチング素子として薄膜トランジスタＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｏｒ）を使用することができる。前記薄膜トランジスタのうち、多結晶質シリコンを活性層に使用した薄膜トランジスタは、キャリアの移動速度が速くて高速動作が可能である。これによって、ポリシリコン薄膜トランジスタは、ＣＭＯＳ−ＴＦＴ（Ｃｏｍｐｌｅｍｅｎｔａｔｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＴＦＴ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅａａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、そしてＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に使われることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特開第４６９４５６４号公報
【特許文献２】韓国特許公開第２００４−０９９５６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、動作速度を向上させた自己整列電界効果トランジスタ構造体を提供することである。
【０００５】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、スイッチング素子としての機能が向上された自己整列電界効果トランジスタ構造体を提供することである。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明の一実施形態による自己整列電界効果トランジスタ構造体は、基板上に配置された活性領域と、前記活性領域上に配置された凹凸型のゲート絶縁パターンと、前記ゲート絶縁パターンによって自己整列されて前記ゲート絶縁パターンの内部空間に配置されたゲート電極と、を含む。
【０００７】
本発明の実施形態によると、前記ゲート絶縁パターンは、側壁と、下部壁と、を含み、前記側壁の高さは、前記ゲート電極の上部面の高さより高い。
【０００８】
本発明の実施形態によると、前記ゲート電極は、導電性物質を前記開放された上部を通じて前記内部空間に供給して形成されることができる。
【０００９】
本発明の実施形態によると、前記ゲート絶縁パターンによって自己整列されて、前記ゲート絶縁パターンに隣接した前記基板上に配置されたソース/ドレーンをさらに含むことができる。
【００１０】
本発明の実施形態によると、前記ソース/ドレーンは、前記基板上に不純物イオンを注入して形成されることができる。
【００１１】
本発明の実施形態によると、前記ソース/ドレーンは、前記基板上に導電性物質を供給して形成されることができる。
【００１２】
本発明の実施形態によると、前記ゲート電極と前記ソース/ドレーンは、同一の導電性物質に形成されることができる。
【００１３】
本発明の実施形態によると、前記ゲート電極と前記ソース/ドレーンは、アルミニウムＡｌ、銅Ｃｕ、モリブデンＭｏ、タングステンＷ、クロムＣｒ、白金Ｐｔ、ポリアニリンＰＡＮＩ（Ｐｏｌｙａｎｉｌｉｎｅ）、伝導性高分子（例えば、ＰＥＤＯＴ）、炭素ナノチューブＣＮＴ（Ｃａｒｂｏｎ  Ｎａｎｏ  Ｔｕｂｅ）、ピロリジン（Ｐｙｒｒｏｌｉｄｉｎe）、グラファイト（Ｇｒａｐｈｉｔｅ）のうち、少なくとも何れか一つの物質を含むことができる。
【００１４】
本発明の実施形態によると、前記基板は、ガラス基板を含み、前記自己整列電界効果トランジスタ構造体は、表示素子のスイッチング素子を含むことができる。
【００１５】
本発明の実施形態によると、前記活性領域の幅は、前記ゲート絶縁パターンの下部幅より大きい。
【発明の効果】
【００１６】
本発明による自己整列電界効果トランジスタ構造体は、基板とソース/ドレーンとの間にレジスト残留物を残留させないことができる。これによって、本発明による自己整列電界効果トランジスタ構造体は、ソース/ドレーンの接触抵抗は低くなり動作速度が向上される。
【００１７】
本発明による自己整列電界効果トランジスタ構造体は、ゲート絶縁パターンによって自己整列されたゲート電極と、ソース/ドレーンと、を含むことができる。これによって、本発明による自己整列電界効果トランジスタ構造体は、その製造過程を単純にすることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態による自己整列電界効果トランジスタ構造体を示す図である。
【図２】図１に示したＩ−Ｉ’線に沿って切断した断面図である。
【図３】図１に示したＩＩ−ＩＩ’線に沿って切断した断面図である。
【図４】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成方法を示すフローチャートである。
【図５Ａ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図５Ｂ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図５Ｃ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図５Ｄ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図５Ｅ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図５Ｆ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図５Ｇ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図５Ｈ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図５Ｉ】本発明の一実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図６】本発明の他の実施形態による自己整列電界効果トランジスタ構造体を示す図である。
【図７】本発明の他の実施形態による自己整列電界効果トランジスタ構造体の形成方法を示すフローチャートである。
【図８Ａ】本発明の他の実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図８Ｂ】本発明の他の実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図８Ｃ】本発明の他の実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【図８Ｄ】本発明の他の実施形態による自己整列電界効果トランジスタ構造体の形成過程を説明するための図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態による自己整列電界効果トランジスタ構造体及びその形成方法を添付した図面を参照して詳細に説明する。本発明は、ここで説明される実施形態に限定されずに、異なる形態に具体化されることができる。ここで紹介される実施形態は、開示された内容が徹底で、完全になるように、又、当業者に本発明の思想が十分に伝えられるようにするために提供されることである。
【００２０】
各々の図面において、基板、層、領域の厚さは、本発明の技術的な特徴を明確に示すために誇張されている場合がある。“何れの対象物は、他の対象物上に位置される”と言及される場合に、前記の何れの対象物は、前記の他の対象物の表面に接触されて配置される場合と前記の他の対象物と離隔されて配置される場合の全てを含むことができる。前記の何れの対象物が前記の他の対象物と離隔されて配置される場合には、前記の何れの対象物と前記の他の対象物との間には、また他の対象物がさらに配置されることができる。そして、明細書の全体にかけて同一の参照番号は同一の構成要素を示す。
【００２１】
図１は、本発明の実施形態による自己整列電界効果トランジスタ構造体を示す平面図である。図２は、図１に示したＩ−Ｉ’線に沿って切断した断面図であり、図３は、図１に示したＩＩ−ＩＩ’線に沿って切断した断面図である。
【００２２】
図１から図３を参照すると、本発明による自己整列電界効果トランジスタ構造体１００は、基板１１０上に順に積層された活性領域１２２と、ゲート絶縁パターン１４２と、を含むことができる。又、前記自己整列電界効果トランジスタ構造体１００は、ゲート電極１５２と、ソース/ドレーン１５４と、をさらに含むことができる。
【００２３】
前記基板１１０は、前記自己整列電界効果トランジスタ構造体１００を形成するためのベースであることができる。前記基板１１０は、半導体基板と、透明基板と、プラスチック基板のうち、何れか一つであることができる。一例として、前記基板１１０は、表示素子製造用ガラス基板（ｇｌａｓｓ）又はフレキシブルプラスチック基板を含むことができる。
【００２４】
前記活性領域１２２は、前記基板１１０と前記ゲート絶縁パターン１４２との間に介在されることができる。前記活性領域１２２の幅Ｗ１は、前記ゲート絶縁パターン１４２の幅Ｗ２より大きい場合がある。これによって、前記活性領域１２２の上部面の一部は、前記ゲート絶縁パターン１４２によって覆わない場合がある。前記活性領域１２２は、チャンネル（ｃｈａｎｎｅｌ）を形成されることができる導電性物質を含むことができる。例えば、前記活性領域１２２は、ポリシリコン（ｐｏｌｙ−ｓｉｌｉｃｏｎ）及びマイクロ結晶シリコン（μｃ−Ｓｉｌｉｃｏｎ）、有機物伝導膜のうち、少なくとも何れか一つを含むことができる。
【００２５】
前記ゲート絶縁パターン１４２は、大体に凹凸形状の断面を有することができる。一例として、前記ゲート絶縁パターン１４２は、上下に垂直に配置された側壁１４２ａと、前記側壁１４２ａの下段を水平に連結する下部壁１４２ｂと、を含むことができる。前記側壁１４２ａと、前記下部壁１４２ｂは、大体に開放された上部１４３を有する凹凸形状の断面を形成することができる。前記側壁１４２ａの上部面の高さＨ１は、前記ゲート電極１５２の高さＨ２より高い場合がある。これによって、前記ゲート絶縁パターン１４２は、前記ゲート電極１５２によって完全に満たされない内部空間１４５を有することができる。前記ゲート絶縁パターン１４２は、絶縁物質に形成されることができる。例えば、前記ゲート絶縁パターン１４２は、シリコン酸化膜と、有機物と、無機物のうち、何れか一つを含むことができる。前記有機物は、ポリビニールピロリドンＰＶＰ（Ｐｏｌｙｖｉｎｙｌ  Ｐｙｒｒｏｌｉｄｏｎｅ）、ポリメタクリル酸メチルＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌｍｅｔａｈｃｒｙｌａｔｅ）、ハイドロジェン-シルセスシオキサンＨＳＱ（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｓ  Ｑｕｉｔｏｘａｎｅ）のうち、何れか一つであることができる。
【００２６】
前記ゲート電極１５２は、前記ゲート絶縁パターン１４２の内部空間１４５に配置されることができる。一例として、前記ゲート電極１５２の側面及び下部面は、前記ゲート絶縁パターン１４２によって囲まれることができる。これに反して、前記ゲート電極１５２の上部面は、前記内部空間１４５に露出されることができる。
【００２７】
前記ソース/ドレーン１５４は、前記ゲート電極１５２の外部で、前記ゲート電極１５２の第１壁１４２ａに隣接するように配置されることができる。尚、前記ソース/ドレーン１５４は、前記ゲート絶縁パターン１４２によって覆わない前記活性領域１２２を覆うことができる。この際、前記ソース/ドレーン１５４の上部面の高さＨ３は、前記ゲート絶縁パターン１４２の上部高さＨ１に比べて低い場合がある。これによって、前記ゲート絶縁パターン１４２によって前記ゲート電極１５２と前記ソース/ドレーン１５４は、電気的に分離されることができる。
【００２８】
一方、前記ゲート電極１５２及び前記ソース/ドレーン１５４は、前記ゲート絶縁パターン１４２によって自己整列されて形成されることができる。例えば、前記ゲート絶縁パターン１４２が形成された前記基板１１０の前面１１１に導電性物質を塗布することによって、前記ゲート電極１５２及び前記ソース/ドレーン１５４は、前記ゲート絶縁パターン１４２によって自己整列されて形成されることができる。これによって、前記ゲート電極１５２及び前記ソース/ドレーン１５４は、同一の導電性物質に形成され、同時に形成されることができる。一例として、前記導電性物質は、金属物質又は有機物質を含むことができる。例えば、前記導電性物質は、アルミニウムＡｌ、銅Ｃｕ、モリブデンＭｏ、タングステンＷ、クロムＣｒ及び白金Ｐｔ、ポリアニリンＰＡＮＩ、伝導性高分子（例えば、ＰＥＤＯＴ）、炭素ナノチューブＣＮＴ、ピロリジン、グラファイトのうち、少なくとも何れか一つを含むことができる。他の例として、前記導電性物質は、有機物と、高分子半導体物質と、を含むことができる。
【００２９】
続いて、本発明の実施形態による自己整列電界効果トランジスタ構造体の形成方法の一例を詳細に説明する。ここで、上述した本発明の一実施形態によるトランジスタに対して、重複される説明は省略される、或いは簡素化される場合がある。
【００３０】
図４は、本発明の実施形態による自己整列電界効果トランジスタ構造体の形成方法の一例を示すフローチャートである。図５Ａから図５Ｉは、本発明の一例による自己整列電界効果トランジスタ構造体の形成方法を説明するための図である。
【００３１】
図４及び図５Ａを参照すると、基板１１０を準備することができる（ステップ１１０）。一例として、前記基板１１０を準備することは、透明基板を準備することを含むことができる。例えば、前記基板１１０を準備することは、表示素子製造用のガラス基板（例えば、ｇｌａｓｓ）、又はプラスチックを準備することを含むことができる。
【００３２】
前記基板１１０上に活性領域１２２を形成することができる。前記活性領域１２２を形成することは、前記基板１１０上にチャンネル形成膜を形成すること及び前記チャンネル形成膜をパターニングすることを含むことができる。前記チャンネル形成膜は、多結晶シリコン膜を含むことができる。そして、隔離絶縁膜１２４を形成することができる。前記隔離絶縁膜１２４を形成することは、前記基板１１０上に前記活性領域１２２の上部面を露出させる絶縁膜パターンを形成することを含むことができる。この際、前記隔離絶縁膜１２４の上部面と前記活性領域１２２の上部面は、大体に共面（ｃｏｐｌａｎａｒ）を形成することができる。
【００３３】
図４及び図５Ｂを参照すると、モールド１８０を準備することができる（ステップ１２０）。一例として、前記モールド１８０を準備することは、溝１８４が形成された前面１８１を有する透光板１８２を準備することを含むことができる。前記透光板１８２は、光が透過することができる透明板であることができる。例えば、前記透光板１８２は、石英、ガラス、透明有機物（例えば、Ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ：ＰＤＭＳ、Ｐｏｌｙｉｓｏｐｒｅｎｅ：ＰＩ）を含むことができる。前記溝１８４は、上述の図１から図３を参照して説明した凹凸型のゲート絶縁パターン１４２を形成するためのことでありうる。これによって、前記溝１８４は、前記凹凸型のゲート絶縁パターン１４２に相応する形状に形成されることができる。例えば、前記溝１８４は、前記透光板１８２の内部に垂直に延びた垂直溝１８４ａと、前記垂直溝１８４ａを前記前面１８１上から水平に連結する水平溝１８４ｂと、を含むことができる。前記透光板１８２の前面１８１には、遮光膜１８６が形成されることができる。前記遮光膜１８６は、前記水平溝１８４ｂと同一である平面上に位置されるように形成されることができる。これに加えて、前記遮光膜１８６の厚さと前記水平溝１８４ｂの深さは、大体に同一であることができる。前記遮光膜１８６は、前記光を遮断することができる物質に形成されることができる。例えば、前記遮光膜１８６は、金属膜を含むことができる。より具体的に、前記遮光膜１８６は、クロムＣｒ、アルミニウムＡｌ、チタンＴｉ、銀Ａｇ、タングステンＷ、ニッケルＮｉ、銅Ｃｕのうち、少なくとも何れか一つを含む物質に形成されることができる。
【００３４】
図４及び図５Ｃを参照すると、レジスト板１９０を準備することができる（ステップ１３０）。前記レジスト板１９０を準備することは、レジスト１９４（ｒｅｓｉｓｔ）が形成された前面を有するプレート１９２を準備することを含むことができる。前記レジスト１９４は、図１から図３を参照して説明したゲート絶縁パターン１４２を形成するための物質を含むことができる。一例として、前記レジスト１９４は、光硬化性フォトイニシエーター（Ｐｈｏｔｏ  ｉｎｉｔｉａｔｏｒ）と、モノマー（ｍｏｎｏｍｅｒ）と、を含むことがありうる。例えば、前記レジスト１９４は、ポリビニールピロリドンＰＶＰ、ポリメタクリル酸メチルＰＭＭＡ、ハイドロジェン-シルセスシオキサンＨＳＱなどの有機物、又はアルミニウム酸化膜のような酸化物を含むことができる。又、前記レジスト１９４は、無機物（例えば、シリコン酸化膜、シリコン窒化膜、アルミニウム窒化膜）又は他の有機物（例えば、ポリイミド及びアクリル系の物質）を含むことができる。
【００３５】
図４、図５Ｄ及び図５Ｅを参照すると、凹凸型レジスト１４１を形成することができる（ステップ１４０）。前記ゲート絶縁パターン１４２を形成することは、インプリント工程（ｉｍｐｒｉｎｔ  ｐｒｏｃｅｓｓ）を実行することを含むことができる。前記インプリント工程は、モールドを使用して、前記モールドに形成された薄膜を基板上にスタンプ（ｓｔａｍｐ）する方式に前記基板に薄膜を形成する工程であることができる。一例として、前記ゲート絶縁パターン１４２を形成することは、レジスト板１９０にモールド１８０を圧搾させることを含むことができる。前記モールド１８０を前記レジスト板１９０に圧搾させる過程で、プレート１９２上のレジスト１９４が透明板１８２の溝１８４内部に満たされることができる。これによって、前記モールド１８０に凹凸型レジスト１４１が形成されることができる。
【００３６】
一方、前記インプリント工程を実行する過程で、前記モールド１８０及び前記レジスト板１９０を熱処理することが付加されることができる。前記モールド１８０及び前記レジスト板１９０を熱処理することは、前記レジスト１９４が効果的に前記溝１８４に埋めたてるようにするためのことである。
【００３７】
図４及び図５Ｆを参照すると、基板１１０上にゲート絶縁パターン１４２を位置させることができる（ステップ１５０）。一例として、モールド１８０の前面１８１と前記基板１１０の前面１１１が互いに面するように、前記モールド１８０と前記基板１１０を位置させることができる。前記モールド１８０を前記基板１１０に密着させることができる。この際、前記基板１１０に形成された隔離絶縁膜１２４をストッパに使用して前記モールド１８０を前記基板１１０に密着させることができる。又、活性領域１２２上に凹凸型レジスト１４１（図５Ｄに示す）が位置されるように、前記モールド１８０と前記基板１１０を互いに整列させることができる。そして、前記活性領域１２２上に前記凹凸型レジスト１４１を残しながら、前記基板１１０から前記モールド１８０を離隔させることができる。これによって、前記基板１１０上に、順に積層された前記活性領域１２２及び前記ゲート絶縁パターン１４２を配置することができる。
【００３８】
一方、前記ゲート絶縁パターン１４２を硬化させることができる（ステップ１６０）。前記ゲート絶縁パターン１４２を硬化させることは、前記ゲート絶縁パターン１４２を光処理すること及び熱処理することのうち、少なくとも何れか一つを実行することを含むことができる。一例として、前記ゲート絶縁パターン１４２を硬化させることは、前記ゲート絶縁パターン１４２を光処理することを含むことができる。前記ゲート絶縁パターン１４２を光処理することは、前記モールド１８０と前記基板１１０が互いに密着された状態で、前記モールド１８０に向かって光１０を照射することを含むことができる。ここで、前記モールド１８０と前記基板１１０が密着されると、前記透光板１８２に形成された遮光膜１８６は、前記ゲート絶縁パターン１４２が配置された前記基板１１０の領域以外の領域を覆うことができる。これに反して、前記ゲート絶縁パターン１４２は、前記透光板１８２に選択的に露出されることができる。前記光１０は、前記モールド１８０の後面１８９から前記前面１８１に向かう方向に照射されることができる。これによって、前記モールド１８０に向かって照射された前記光１０は、前記透光板１８２を透過した後、露出された前記ゲート絶縁パターン１４２を選択的に硬化させることができる。一方、前記光１０は、遮光膜１８６によって前記基板１１０に照射されることが遮断されることができる。これによって、前記活性領域１２２及び前記隔離絶縁膜１２４は、前記光１０によって処理されないことによって、硬化されないことができる。前記モールド１８０と前記基板１１０を密着する過程で、前記モールド１８０の前面１８１上に付いているレジスト残留物（図示せず）が前記基板１１０上に残留することができる。前記レジスト残留物は、前記遮光膜１８６によって前記光１０に照射されないことによって、硬化されないことができる。
【００３９】
図４及び図５Ｇを参照すると、絶縁膜(図５Ｆの１２４)及びレジスト残留物（図示せず）を除去することができる（ステップ１７０）。上述したように、基板１１０上には、前記レジスト残留物が残留することができる。前記レジスト残留物は、後続工程の際に形成されるソース/ドレーン１５４（図５Ｉに示す）の接触抵抗を増加させる要因に作用することができる。これによって、前記レジスト残留物を除去する工程が実行されることができる。一例として、前記絶縁膜１２４及びレジスト残留物を除去すると、前記基板１１０を現像液処理することを含むことができる。例えば、前記現像液処理すると、多様な種類の化学薬品２０を前記基板１１０に供給する湿式洗浄工程を実行して行うことができる。この際、前記化学薬品２０には、前記ゲート絶縁パターン１２２に比べて前記絶縁膜１２４及び前記レジスト残留物に対してエッチング速度が速い液を使用することができる。上述したように、前記ゲート絶縁パターン１４２を光処理している間、前記基板１１０上の前記絶縁膜１２４及びレジスト残留物（図示せず）には、光処理が行われない。これによって、前記基板１１０を現像液処理する過程で、前記化学薬品２０は、前記絶縁膜１２４及び前記レジスト残留物を選択的にエッチングし、前記ゲート絶縁パターン１４２は、エッチングしないことができる。
【００４０】
図４、図５Ｈ及び図５Ｉを参照すると、ゲート電極１５２及びソース/ドレーン１５４を形成させることができる（ステップ１８０）。例えば、前記ゲート電極１５２及び前記ソース/ドレーン１５４を形成することは、前記基板１１０上に導電性物質３０を供給することを含むことができる。一例として、前記導電性物質３０を供給することは、前記基板１１０上にアルミニウムＡｌ、銅Ｃｕ、モリブデンＭｏ、タングステンＷ、クロムＣｒ、白金Ｐｔ、ポリアニリンＰＡＮＩ、伝導性高分子（例えば、ＰＥＤＯＴ）、炭素ナノチューブＣＮＴ、ピロリジン、グラファイトのうち、少なくとも何れか一つを含む物質を供給することを含むことができる。他の例として、前記導電性物質３０を供給することは、有機物及び高分子半導体物質を供給することを含むことができる。
【００４１】
前記導電性物質３０を供給することは、塗布器１６０を使用して行われることができる。一例として、前記塗布器１６０は、液状の導電性物質３０を前記基板１１０上に一定量ずつ複数回を供給することができる。他の例として、前記塗布器１６０は、前記基板１１０の前面１１１に前記導電性物質３０を噴射するスプレー（ｓｐｒａｙ）を含むことができる。前記塗布器１６０によって前記基板１１０に供給された前記導電性物質３０の一部は、前記ゲート絶縁パターン１４２の開放された上部１４３を通じて内部空間１４５に供給されることができる。前記内部空間１４３に流入される前記導電性物質３０は、前記ゲート絶縁パターン１４２によって自己整列されてゲート電極１５２に形成されることができる。又、前記導電性物質３０の一部は、前記ゲート絶縁パターン１４２の外部に供給されて、前記基板１１０上で導電性膜１５０に形成されることができる。そして、前記導電性膜１５０をパターニングして、前記ゲート絶縁パターン１４２に隣接した前記ソース/ドレーン１５４を形成することができる。これによって、前記ゲート電極１５２及び前記ソース/ドレーン１５４は、前記ゲート絶縁パターン１４２によって自己整列（ｓｅｌｆ−ａｌｉｇｎ）されて形成されることができる。
【００４２】
一方、前記導電性物質３０の供給量は、前記ゲート絶縁パターン１４２の内部空間１４５から前記導電性物質３０があふれないように調節されることができる。これは、前記ゲート電極１５２及び前記ソース/ドレーン１５４が電気的に連結されないようにするためである。このために、前記ゲート絶縁パターン１４２の高さは、既設定された前記ゲート電極１５２及び前記ソース/ドレーン１５４の厚さより多少高いように提供されることができる。
【００４３】
上述したように、本発明の実施形態による自己整列電界効果トランジスタ構造体１００は、凹凸型のゲート絶縁パターン１４２と、前記ゲート絶縁パターン１４２によって自己整列されたゲート電極１５２と、ソース/ドレーン１５４と、を含むことができる。本発明では、前記ゲート電極１５２及びソース/ドレーン１５４は、インプリント方式によって同時に形成されることによって、前記自己整列電界効果トランジスタ構造体１００の形成過程を単純化することができる。
【００４４】
又、本発明の実施形態による自己整列電界効果トランジスタ構造体１００は、前記基板１１０と前記ソース/ドレーン１５４との間のレジスト残留物が残留しないことができる。これによって、本発明による自己整列電界効果トランジスタ構造体１００は、前記基板１１０と前記ソース/ドレーン１５４との間の接触抵抗を減少させることによって、スイッチング素子としての機能が向上されることができる。
【００４５】
以下、本発明の他の実施形態による自己整列電界効果トランジスタ構造体に対して詳細に説明する。図６は、本発明の他の実施形態による自己整列電界効果トランジスタ構造体を示す図である。
【００４６】
図６を参照すると、本発明の他の実施形態による自己整列電界効果トランジスタ構造体２００は、基板２１０上に順に積層されたスレッショルド電圧調節用のイオンが注入された活性領域２２２と、ゲート絶縁パターン２４２と、を含むことができる。又、前記トランジスタ２００は、ゲート電極２５２と、ソース/ドレーン２５４と、をさらに含むことができる。
【００４７】
前記基板２１０は、半導体基板、透明基板、プラスチック基板のうち、何れか一つでありうる。一例として、前記基板２１０は、半導体集積回路チップ製造用のウエハであることができる。前記基板２１０は、単結晶のバルクシリコン基板を含むことができる。又は、前記基板２１０は、硼素Ｂのようなｐ型の不純物が注入されたｐ型半導体基板を含むことができる。
【００４８】
前記活性領域２２２は、前記基板２１０と前記ゲート電極２５２との間に介在されることができる。前記活性領域２２２は、チャンネルが形成されることができる導電性物質を含むことができる。例えば、前記活性領域２２２は、多結晶シリコンを含むことができる。
【００４９】
前記ゲート絶縁パターン２４２は、大体に凹凸形状の断面を有することができる。一例として、前記ゲート絶縁パターン２４２は、上下に垂直に配置された側壁２４２ａと、下部壁２４２ｂと、を含むことができる。前記側壁２４２ａ及び前記下部壁２４２ｂは、大体に開放された上部２４３を有する凹凸形状の断面を形成することができる。前記ゲート絶縁パターン２４２は、絶縁物質に形成されることができる。例えば、前記ゲート絶縁パターン２４２は、シリコン酸化膜を含むことができる。
【００５０】
前記ゲート電極２５２は、前記ゲート絶縁パターン２４２の内部空間２４５に配置されることができる。一例として、前記ゲート電極２５２は、前記ゲート絶縁パターン２４２によって、側面及び下部面が囲まれるように配置されることができる。前記ソース/ドレーン２５４は、前記ゲート電極２５２の外部の前記基板１１０領域に配置されることができる。
【００５１】
続いて、本発明の他の実施形態による自己整列電界効果トランジスタ構造体の形成方法の一例を詳細に説明する。図７は、本発明の他の実施形態によるトランジスタ形成方法を示す順序図であり、図８Ａから図８Ｄは、本発明の他の実施形態によるトランジスタ形成過程を説明するための図である。
【００５２】
図７及び図８Ａを参照すると、基板２１０を準備することができる（ステップ２１０）。一例として、前記基板１１０を準備することは、半導体集積回路チップ製造用基板（例えば、ウエハ）を準備することを含むことができる。
【００５３】
前記基板２１０上に活性領域２２２を形成することができる（ステップ２２０）。一例として、前記活性領域２２２を形成することは、前記基板２１０上にポリシリコン膜を形成することと、前記ポリシリコン膜をパターニングすることと、を含むことができる。例えば、前記ポリシリコン膜を形成することは、化学的気相蒸着ＣＶＤ工程を実行することを含むことができる。他の例として、前記活性領域２２２を形成することは、前記基板２１０に不純物イオンをドーピングすることを含むことができる。
【００５４】
前記第１絶縁膜２２４（以下、隔離絶縁膜）を形成すること及び前記隔離絶縁膜２２４に前記活性領域２２２を露出させるトレンチ２２５を形成することを順に実行することができる（ステップ２３０）。そして、前記トレンチ２２５が形成された結果物を覆うゲート絶縁膜２４０をコンフォマルに形成すること及び第２絶縁膜を形成することを順に実行することができる（ステップ２４０）。前記ゲート絶縁膜２４０は、熱酸化工程又は化学的気相蒸着ＣＶＤ工程を実行して形成されることができる。前記ゲート絶縁膜２４０は、シリコン酸化膜、ハフニウム酸化膜、ハフニウムシリケート膜、ジルコニウム酸化膜、ジルコニウムシリケート膜、アルミニウム酸化膜、そしてアルミニウムシリケート膜のうち、何れか一つの材質に形成されることができる。前記第２絶縁膜２２６を形成することは、前記基板２１０上に前記隔離絶縁膜２２４に対してエッチング選択比を有する膜を形成することを含むことができる。
【００５５】
図７及び図８Ｂを参照すると、隔離絶縁膜２２４を露出させるエッチング工程を実行することができる（ステップ２５０）。前記エッチング工程を実行することは、前記隔離絶縁膜２２４をエッチング阻止膜に使用する平坦化工程及びにエッチバック工程を含むことができる。これによって、前記基板１１０上には、順に積層された活性領域２２２及びゲート絶縁パターン２４２を形成されることができる。
【００５６】
図７及び図８Ｃを参照すると、ゲート絶縁パターン２４２内の第２絶縁膜２２６を除去することができる。前記第２絶縁膜２２６を除去することは、前記第２絶縁膜２２６に比べて隔離絶縁膜２２４及び前記ゲート絶縁パターン２４２に対するエッチング速度が遅いエッチングレシピを有するエッチング工程を実行することを含むことができる。
【００５７】
ゲート電極２５２を形成することができる（ステップ２６０）。前記ゲート電極２５２を形成することは、隔離絶縁膜２２４が形成された基板２１０の前面２１１に導電膜を形成することと、前記隔離絶縁膜２２４を露出させるエッチング工程を実行することと、を含むことができる。前記エッチング工程は、前記隔離絶縁膜２２４をエッチング阻止膜に使用する平坦化工程及びエッチバック工程のうち、何れか一つを含むことができる。これによって、前記基板１１０上に、前記ゲート絶縁パターン２４２によって側壁及び下部壁が囲まれる前記ゲート電極２５２を形成することができる。
【００５８】
図７及び図８Ｄを参照すると、隔離絶縁膜２２４（図８Ｃに示す）を除去して、ソース/ドレーン２５４を形成することができる（ステップ２７０）。前記ソース/ドレーン２５４を形成することは、基板２１０の前面２１１にイオン注入工程を実行することを含むことができる。前記イオン注入工程を実行することは、ゲート絶縁パターン２４２に隣接する前記基板１１０領域に不純物イオンを注入することを含むことができる。これによって、前記ソース/ドレーン２５４は、前記ゲート絶縁パターン２４２及び前記ゲート電極２５２によって、自己整列されて形成されることができる。一方、前記ソース/ドレーン２５４を形成する前に、前記ゲート絶縁パターン２４２の側壁を覆うスペーサ（図示せず）が形成される。
【００５９】
上述した説明は、本発明の概念を例示することである。又、上述した内容は、本発明の概念を当業者が容易に理解することができるように具現した例を示し、説明することであるだけで、本発明は、異なる組合、変更及び環境で使われることができる。即ち、本発明は、本明細書に開示された発明の範囲、記述した開示内容と均等な範囲及び/又は当業界の技術又は知識の範囲内で変更及び修正などが可能である。又、上述した実施形態は、当業界に知らされた異なる状態の実施、そして発明の具体的な適用分野及び用途で要求される多様な変更も可能である。従って、上述した発明の詳細な説明は、開示された実施形態は本発明を制限せず、添付された特許請求の範囲は異なる実施状態も含む。
【符号の説明】
【００６０】
１００      自己整列電界効果トランジスタ構造体
１１０      基板
１２２      活性領域
１４２      ゲート絶縁パターン
１５２      ゲート電極
１５４      ソース/ドレーン
１８０      モールド
１９０      レジスト板
【図１】
2010153829.tif 000003
【図２】
2010153829.tif 000004
【図３】
2010153829.tif 000005
【図４】
2010153829.tif 000006
【図５Ａ】
2010153829.tif 000007
【図５Ｂ】
2010153829.tif 000008
【図５Ｃ】
2010153829.tif 000009
【図５Ｄ】
2010153829.tif 000010
【図５Ｅ】
2010153829.tif 000011
【図５Ｆ】
2010153829.tif 000012
【図５Ｇ】
2010153829.tif 000013
【図５Ｈ】
2010153829.tif 000014
【図５Ｉ】
2010153829.tif 000015
【図６】
2010153829.tif 000016
【図７】
2010153829.tif 000017
【図８Ａ】
2010153829.tif 000018
【図８Ｂ】
2010153829.tif 000019
【図８Ｃ】
2010153829.tif 000020
【図８Ｄ】
2010153829.tif 000021