(57)【要約】【課題】チップ面積を増大させることなく、接着剤が塗布されるべきではない領域への余剰ペーストの流れ込みを抑制することのできる、ＩＣチップの配線基板への実装構造を実現する。【解決手段】ガラス基板１０にイメージセンサチップ２０が実装された実装構造において、ガラス基板１０上の領域のうちバンプ２４との接着部分よりも外側の領域に、ＡＣＰ４０との馴染み性が比較的高い領域である馴染み良好領域３０が形成される。馴染み良好領域３０は、ガラス基板１０に積層されている絶縁層のうちの最上層に島状のパターニングが施されることによって形成される。【選択図】図１
2010182707.tif 000002
【特許請求の範囲】
【請求項１】
配線基板に集積回路チップが実装された実装構造であって、
前記配線基板と前記集積回路チップとを電気的に接続するための１以上の突起電極を含む複数の突起電極が前記集積回路チップに設けられ、
前記配線基板と前記集積回路チップとは、ペースト状の接着剤にて接着され、
前記配線基板上の領域のうち前記複数の突起電極との接着部分の外周領域である実装面外周領域に、前記ペースト状の接着剤との馴染み性の高い領域である馴染み良好領域が形成されていることを特徴とする、実装構造。
【請求項２】
前記集積回路チップは、前記複数の突起電極によって形成される矩形領域内に光を感知するセンサ部を備えるセンサチップであることを特徴とする、請求項１に記載の実装構造。
【請求項３】
前記実装面外周領域に前記ペースト状の接着剤が付着したときの接触角は、前記配線基板上の領域のうち前記複数の突起電極との接着部分よりも中央部側の領域に前記ペースト状の接着剤が付着したときの接触角よりも小さいことを特徴とする、請求項１または２に記載の実装構造。
【請求項４】
前記配線基板には１以上の金属層と１以上の絶縁層とが積層されており、
前記実装面外周領域における前記１以上の絶縁層のうちの最上層の絶縁層にパターニングが施されることによって得られる形状によって前記馴染み良好領域が形成されていることを特徴とする、請求項１から３までのいずれか１項に記載の実装構造。
【請求項５】
前記実装面外周領域に配置された複数の島状の凸部によって前記馴染み良好領域が形成されていることを特徴とする、請求項１から４までのいずれか１項に記載の実装構造。
【請求項６】
前記実装面外周領域に配置された複数のスリット状の凸部によって前記馴染み良好領域が形成されていることを特徴とする、請求項１から４までのいずれか１項に記載の実装構造。
【請求項７】
前記ペースト状の接着剤は、異方性導電ペーストであることを特徴とする、請求項１から６までのいずれか１項に記載の実装構造。
【請求項８】
配線基板に集積回路チップが実装された実装構造の製造方法であって、
基材上に１以上の金属層と１以上の絶縁層とを積層することにより前記配線基板を形成する配線基板形成工程と、
ペースト状の接着剤との馴染み性の高い領域である馴染み良好領域を前記配線基板上に形成する馴染み良好領域形成工程と、
前記配線基板と前記集積回路チップとを電気的に接続するための１以上の突起電極を含む複数の突起電極を前記集積回路チップに形成する突起電極形成工程と、
前記配線基板上の領域のうち前記配線基板と前記集積回路チップとが前記複数の突起電極を介して接続されるべき領域に前記ペースト状の接着剤を塗布するペースト状接着剤塗布工程と、
前記ペースト状接着剤塗布工程によって前記配線基板に塗布されたペースト状の接着剤を介して前記集積回路チップを前記配線基板に圧着させる圧着工程と
を含み、
前記馴染み良好領域形成工程では、前記配線基板上の領域のうち前記ペースト状接着剤塗布工程で前記ペースト状の接着剤が塗布されるべき領域の外周領域である実装面外周領域に、前記馴染み良好領域が形成されることを特徴とする、製造方法。
【請求項９】
前記馴染み良好領域形成工程では、前記配線基板形成工程で前記基材上に積層された前記実装面外周領域における前記１以上の絶縁層のうちの最上層の絶縁層にパターニングが施されることを特徴とする、請求項８に記載の製造方法。
【請求項１０】
前記馴染み良好領域形成工程では、複数の島状の凸部が前記実装面外周領域に形成されることを特徴とする、請求項８または９に記載の製造方法。
【請求項１１】
前記馴染み良好領域形成工程では、複数のスリット状の凸部が前記実装面外周領域に形成されることを特徴とする、請求項８または９に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の実装構造およびその製造方法に関し、より詳しくは、ペースト状の接着剤を用いたＩＣ（集積回路）チップの配線基板への実装構造およびその実装構造を得る製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化や薄型化への要求が高まっている。それに伴い、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：集積回路）チップを配線基板に実装する方法に関して、様々な提案がなされている。例えば、ごく小さい領域でＩＣチップの配線基板への実装を実現する手法として、「フリップチップ実装」と呼ばれる実装方法が知られている。フリップチップ実装とは、「ベアチップ」と呼ばれるパッケージ化されていないＩＣチップの表面（ひょうめん）に「バンプ」と呼ばれる突起電極を形成し、回路面を下に向けて配線基板に直接電気接続する実装方法である。例えば、携帯電話等に内蔵されているイメージセンサチップについても、フリップチップ実装による配線基板への実装が行われている。以下、図１９を参照しつつ、フリップチップ実装によって配線基板としてのガラス基板にイメージセンサチップを実装する方法について説明する。
【０００３】
まず、図１９（ａ）に示すように、イメージセンサチップ２０との電気的接続のための端子部を含む配線パターン１４が基材（板ガラス）１２上に形成されたガラス基板１０が準備される。また、集光用のマイクロレンズ２６がチップ本体２２に形成されたイメージセンサチップ２０が準備され、例えば電気めっきによる方法やワイヤボンディング装置を用いた方法により、図１９（ｂ）に示すように電極パッド上にバンプ２４が形成される。次に、イメージセンサチップ２０のチップ本体２２に形成されたバンプ２４とガラス基板１０上の端子部とを電気的に接続するためのペースト状の接着剤として、例えばＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ：異方性導電ペースト）４０が準備される。ＡＣＰ４０は、図１９（ｃ）に示すようにディスペンサ４２を用いてガラス基板１０上に塗布される。ガラス基板１０へのＡＣＰ４０の塗布は、図１９（ｄ）に示すように、マイクロレンズ２６が配置される領域の周囲に平面視でロの字型となるように行われる。その後、図１９（ｅ）に示すように、圧着ツール４４によるイメージセンサチップ２０のガラス基板１０への熱圧着が行われる。その熱圧着は、イメージセンサチップ２０のチップ本体２２に形成されたバンプ２４とガラス基板１０上の端子部とが位置合わせされた状態で行われる。以上のようにして、ガラス基板１０へのイメージセンサチップ２０の実装が行われる。
【０００４】
なお、本願発明に関連して、以下のような先行技術が知られている。特開平９−２３２５５１号公報には、イメージセンサチップ内の領域のうちのイメージエリヤ外の領域（センサ部の周囲）にレンズ除去部を形成することによりイメージエリヤ内へのペースト状の接着剤の流れ込みを防止する技術が開示されている。特開２００１−２５０８８９号公報には、回路基板の開口部の周囲にダム部を形成することにより受光領域への封止樹脂の流れ込みを防止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２３２５５１号公報
【特許文献２】特開２００１−２５０８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、ガラス基板１０上へのＡＣＰ４０の塗布後に、図２０（ａ）に示すようにイメージセンサチップ２０のガラス基板１０への熱圧着が行われる際に、ＡＣＰ４０の流動性の高さに起因して、図２０（ｂ）で符号４６で示すように、マイクロレンズ２６が設けられているセンサ部にＡＣＰ４０の一部が流れ込むことがある（このようにガラス基板１０上に塗布されたペースト状の接着剤のうち本来の接着に用いられず接着部分以外の領域に流れ出るものを以下「余剰ペースト」という）。マイクロレンズ２６は透明樹脂等で形成されていて空気との屈折率の違いによって集光する効果が得られるところ、上述のようにセンサ部に余剰ペーストが流れ込むと、センサとしての感度が低下する。その結果、撮像によって得られる画像の画質が低下する。上述した特開平９−２３２５５１号公報や特開２００１−２５０８８９号公報に開示された技術によると、センサ部への余剰ペーストの流れ込みは抑制されるが、センサ部の周囲にレンズ除去部やダム部を形成する必要があるので、チップ面積が増大する。
【０００７】
そこで本発明は、チップ面積を増大させることなく、接着剤が塗布されるべきではない領域への余剰ペーストの流れ込みを抑制することのできる、イメージセンサチップ等のＩＣチップの配線基板への実装構造を実現することを目的とする。
【課題を解決するための手段】
【０００８】
第１の発明は、配線基板に集積回路チップが実装された実装構造であって、
前記配線基板と前記集積回路チップとを電気的に接続するための１以上の突起電極を含む複数の突起電極が前記集積回路チップに設けられ、
前記配線基板と前記集積回路チップとは、ペースト状の接着剤にて接着され、
前記配線基板上の領域のうち前記複数の突起電極との接着部分の外周領域である実装面外周領域に、前記ペースト状の接着剤との馴染み性の高い領域である馴染み良好領域が形成されていることを特徴とする。
【０００９】
第２の発明は、第１の発明において、
前記集積回路チップは、前記複数の突起電極によって形成される矩形領域内に光を感知するセンサ部を備えるセンサチップであることを特徴とする。
【００１０】
第３の発明は、第１または第２の発明において、
前記実装面外周領域に前記ペースト状の接着剤が付着したときの接触角は、前記配線基板上の領域のうち前記複数の突起電極との接着部分よりも中央部側の領域に前記ペースト状の接着剤が付着したときの接触角よりも小さいことを特徴とする。
【００１１】
第４の発明は、第１から第３までのいずれかの発明において、
前記配線基板には１以上の金属層と１以上の絶縁層とが積層されており、
前記実装面外周領域における前記１以上の絶縁層のうちの最上層の絶縁層にパターニングが施されることによって得られる形状によって前記馴染み良好領域が形成されていることを特徴とする。
【００１２】
第５の発明は、第１から第４までのいずれかの発明において、
前記実装面外周領域に配置された複数の島状の凸部によって前記馴染み良好領域が形成されていることを特徴とする。
【００１３】
第６の発明は、第１から第４までのいずれかの発明において、
前記実装面外周領域に配置された複数のスリット状の凸部によって前記馴染み良好領域が形成されていることを特徴とする。
【００１４】
第７の発明は、第１から第６までのいずれかの発明において、
前記ペースト状の接着剤は、異方性導電ペーストであることを特徴とする。
【００１５】
第８の発明は、配線基板に集積回路チップが実装された実装構造の製造方法であって、
基材上に１以上の金属層と１以上の絶縁層とを積層することにより前記配線基板を形成する配線基板形成工程と、
ペースト状の接着剤との馴染み性の高い領域である馴染み良好領域を前記配線基板上に形成する馴染み良好領域形成工程と、
前記配線基板と前記集積回路チップとを電気的に接続するための１以上の突起電極を含む複数の突起電極を前記集積回路チップに形成する突起電極形成工程と、
前記配線基板上の領域のうち前記配線基板と前記集積回路チップとが前記複数の突起電極を介して接続されるべき領域に前記ペースト状の接着剤を塗布するペースト状接着剤塗布工程と、
前記ペースト状接着剤塗布工程によって前記配線基板に塗布されたペースト状の接着剤を介して前記集積回路チップを前記配線基板に圧着させる圧着工程と
を含み、
前記馴染み良好領域形成工程では、前記配線基板上の領域のうち前記ペースト状接着剤塗布工程で前記ペースト状の接着剤が塗布されるべき領域の外周領域である実装面外周領域に、前記馴染み良好領域が形成されることを特徴とする。
【００１６】
第９の発明は、第８の発明において、
前記馴染み良好領域形成工程では、前記配線基板形成工程で前記基材上に積層された前記実装面外周領域における前記１以上の絶縁層のうちの最上層の絶縁層にパターニングが施されることを特徴とする。
【００１７】
第１０の発明は、第８または第９の発明において、
前記馴染み良好領域形成工程では、複数の島状の凸部が前記実装面外周領域に形成されることを特徴とする。
【００１８】
第１１の発明は、第８または第９の発明において、
前記馴染み良好領域形成工程では、複数のスリット状の凸部が前記実装面外周領域に形成されることを特徴とする。
【発明の効果】
【００１９】
上記第１の発明によれば、集積回路チップの実装先としての配線基板において、集積回路チップに設けられた複数の突起電極との接着部分よりも外側の領域に、ペースト状の接着剤との馴染み性の高い領域である馴染み良好領域が形成されている。このため、ペースト状の接着剤を介して集積回路チップと配線基板とを接着させる際に、ペースト状の接着剤の余剰分（余剰ペースト）は、集積回路チップの実装領域の内部よりも外周部へと流れ出ようとする。これにより、集積回路チップの実装領域の内部への余剰ペーストの流れ込みが抑制される。また、集積回路チップの実装領域の内部には余剰ペーストの流れ込みを抑制するための構成要素を設ける必要がないので、集積回路チップの面積が増大することはない。
【００２０】
上記第２の発明によれば、ペースト状の接着剤を用いてセンサチップの配線基板への実装が行われる際、余剰ペーストは、センサチップの実装領域の内部よりも外周部へと流れ出ようとする。このため、センサ部への余剰ペーストの流れ込みが抑制される。これにより、センサ部に余剰ペーストが付着することに起因する撮像画像の画質の低下が抑制される。
【００２１】
上記第３の発明によれば、余剰ペーストは、より確実に集積回路チップの実装領域の内部よりも外周部へと流れ出ようとする。これにより、集積回路チップの実装領域の内部への余剰ペーストの流れ込みが効果的に抑制される。
【００２２】
上記第４の発明によれば、配線基板を形成する工程において最上層の絶縁層にパターニングを施す処理を追加するだけで、配線基板上にペースト状の接着剤との馴染み性の高い領域を形成することができる。
【００２３】
上記第５の発明によれば、集積回路チップの実装先としての配線基板において、集積回路チップに設けられた複数の突起電極との接着部分よりも外側の領域に、複数の島状の凸部が形成されている。このため、ペースト状の接着剤を介して集積回路チップと配線基板とを接着させる際に、余剰ペーストは、複数の島状の凸部が形成されていることによって（余剰ペーストの流れに）生じる毛細管現象によって、集積回路チップの実装領域の内部よりも外周部へと流れ出ようとする。これにより、集積回路チップの実装領域の内部への余剰ペーストの流れ込みが効果的に抑制される。
【００２４】
上記第６の発明によれば、集積回路チップの実装先としての配線基板において、集積回路チップに設けられた複数の突起電極との接着部分よりも外側の領域に、複数のスリット状の凸部が形成されている。このため、上記第５の発明と同様、集積回路チップの実装領域の内部への余剰ペーストの流れ込みが効果的に抑制される。
【００２５】
上記第７の発明によれば、ペースト状の接着剤として異方性導電ペーストが採用されている構成において、上記第１から第６までのいずれかの発明と同様の効果を奏する、集積回路チップの配線基板への実装構造が実現される
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態におけるイメージセンサチップのガラス基板への実装構造を示す断面図である。
【図２】上記実施形態に係る実装構造を含む液晶表示装置の側面図である。
【図３】上記実施形態における液晶表示装置の平面図である。
【図４】図３で符号９１で示す領域の拡大図である。
【図５】図１の部分拡大図である。
【図６】ガラス基板の一般的な製造方法について説明するための図である。
【図７】上記実施形態において、有機絶縁膜のパターニングについて説明するための断面図である。
【図８】上記実施形態におけるガラス基板の製造工程中のパターニングについて説明するための図である。
【図９】上記実施形態におけるガラス基板の製造工程中のパターニングについて説明するための図である。
【図１０】上記実施形態におけるガラス基板の製造工程中のパターニングについて説明するための図である。
【図１１】上記実施形態におけるガラス基板の製造工程中のパターニングについて説明するための図である。
【図１２】上記実施形態におけるガラス基板の製造工程中のパターニングについて説明するための図である。
【図１３】上記実施形態において、馴染み良好領域が形成されるべき領域に用いられることが好ましい有機絶縁膜の材料について説明するための図である。
【図１４】上記実施形態におけるイメージセンサチップのガラス基板への実装方法について説明するための図である。
【図１５】上記実施形態における効果について説明するための図である。
【図１６】上記実施形態の変形例について説明するためのガラス基板の平面図である。
【図１７】上記実施形態の変形例におけるガラス基板の製造工程中のパターニングについて説明するための図である。
【図１８】上記実施形態の変形例におけるガラス基板の製造工程中のパターニングについて説明するための図である。
【図１９】従来例におけるイメージセンサチップのガラス基板への実装方法について説明するための図である。
【図２０】従来例における課題について説明するための図である。
【発明を実施するための形態】
【００２７】
以下、添付図面を参照しつつ、本発明に係る実装構造が液晶表示装置の一部に含まれている例を一実施形態として説明する。具体的には、液晶表示装置を構成する配線基板としてのガラス基板に集積回路チップとしてのイメージセンサチップが実装されている例を挙げて説明する。
【００２８】
＜１．実装構造＞
図２は、本発明の一実施形態に係る実装構造を含む液晶表示装置の側面図である。また、図３は、この液晶表示装置の平面図である。この液晶表示装置は、画素電極（表示電極）を含みＴＦＴアレイが形成されたＴＦＴガラス基板７と、液晶層を介して画素電極との間に電圧を印加するための対向電極が形成された対向ガラス基板８とによって構成されている。ＴＦＴガラス基板７上の領域のうち表示領域外の所定領域には、カメラ機能を実現するためのイメージセンサチップ２０が実装されている。なお、以下においては、イメージセンサチップ２０の実装先としてのＴＦＴガラス基板７のことを単にガラス基板１０という。
【００２９】
図４は、図３で符号９１で示す領域の拡大図である。上述したように、ガラス基板１０には、イメージセンサチップ２０が実装されている。実装方式にはフリップチップ実装が採用されており、ガラス基板１０とイメージセンサチップ２０との接着にはペースト状の接着剤であるＡＣＰが採用されている。なお、このイメージセンサチップ２０の平面視での大きさは、例えば５ｍｍ×５ｍｍである。また、ガラス基板１０上において、イメージセンサチップ２０の実装領域の外周部には、ＡＣＰ４０との馴染み性が比較的高い領域（以下、「馴染み良好領域」という。）３０が形成されている。この馴染み良好領域３０は、ガラス基板１０上に図４に示すように配置された複数の島状の凸部３２によって形成されている。
【００３０】
図１は、本実施形態におけるイメージセンサチップ２０のガラス基板１０への実装構造を示す断面図である。この実装構造は、配線基板としてのガラス基板１０と、集積回路チップとしてのイメージセンサチップ２０とによって構成されている。ガラス基板１０には、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：インジウム錫酸化物）などの導電性薄膜による配線パターン１４が形成されている。配線パターン１４には、イメージセンサチップ２０との電気的接続のための複数の端子部が含まれている。イメージセンサチップ２０には、半導体素子などが集積されているチップ本体２２の底面から突出するように複数のバンプ２４が設けられている。また、イメージセンサチップ２０のチップ本体２２の中央部には、集光用のマイクロレンズ２６が形成されている。このような構成において、ガラス基板１０とイメージセンサチップ２０とは、ペースト状の接着剤であるＡＣＰ４０によって互いに接着されている。ところで、本実施形態においては、ガラス基板１０上の領域のうちのイメージセンサチップ２０が実装されている領域の外周部に上述した馴染み良好領域３０が形成されている。詳しくは、ガラス基板１０上の領域のうちバンプ２４との接着部分よりも外側の領域（実装面外周領域）に、馴染み良好領域３０が形成されている。図５は、図１の部分拡大図である。図５に示すように、馴染み良好領域３０には複数の島状の凸部３２が形成されている。
【００３１】
＜２．製造方法＞
次に、本実施形態に係る実装構造の製造方法について説明する。
【００３２】
＜２．１  ガラス基板の製造方法＞
初めに、ガラス基板１０の一般的な製造方法について図６を参照しつつ説明する。まず、図６（ａ）に示すように、基材（板ガラス）１２上にクロム，アルミニウム，チタン等の金属薄膜５０がスパッタリング法によって形成される。次に、金属薄膜５０にフォトレジストが塗布され、フォトリソグラフィー法によって所定の形状にパターニングされる。このとき、フォトレジストで保護されていなかった部分の金属薄膜５０は、図６（ｂ）に示すように、エッチング処理によって除去される。次に、プラズマＣＶＤ法あるいはスパッタリング法によって、図６（ｃ）に示すように、層間絶縁膜５２が形成される。その層間絶縁膜５２は、フォトリソグラフィー法によって所定の形状にパターニングされる（図６（ｄ）参照）。なお、金属薄膜５０の形成および層間絶縁膜５２の形成は必要に応じて繰り返される。
【００３３】
さらに、図６（ｅ）に示すように、層間絶縁膜５２上に合成樹脂からなる有機絶縁膜５４がスピンコーティング法によって形成される。その有機絶縁膜５４は、フォトリソグラフィー法によって所定の形状にパターニングされる（図６（ｆ）参照）。その後、ＩＴＯ膜５６がスパッタリング法によって形成され、図６（ｇ）に示すように所定の形状にパターニングされる。
【００３４】
本実施形態では、ガラス基板１０の製造工程において、馴染み良好領域３０が形成されるべき領域に平面視が図４に示すようなものとなり断面視が図７に示すようなものとなる複数の島状の凸部３２が形成されるよう、有機絶縁膜５４にパターニングが施される。なお、層間絶縁膜５２の表面（ひょうめん）部分からの有機絶縁膜５４の高さＨ１は、典型的には約２ミクロンとされる。
【００３５】
図８〜図１２は、本実施形態におけるガラス基板１０の製造工程中のパターニングについて説明するための図である。本実施形態においては、まず、基材１２上に形成された金属薄膜５０に図８に示すようなパターニング処理が施される。次に、基材１２上に積層された層間絶縁膜５２に図９に示すようなパターニング処理が施される。なお、図９の中央部の矩形領域はイメージセンサチップ２０のマイクロレンズ２６が配置される領域であり、当該矩形領域の両側の符号９２で示す領域はイメージセンサチップ２０のバンプ２４と接続するための端子部が配置される領域である。次に、基材１２上に積層された有機絶縁膜５４に図１０に示すようなパターニング処理が施される。さらに、基材１２上に積層されたＩＴＯ膜５６に図１１に示すようなパターニング処理が施される。なお、図１２は、図１１に示す状態において層間絶縁膜５２を取り除いた状態を模式的に示した図である。以上のようにして、ガラス基板１０の製造工程において金属薄膜５０，層間絶縁膜５２，有機絶縁膜５４，およびＩＴＯ膜５６にパターニング処理が施されることによって、本実施形態に係る実装構造を実現するための配線基板としてのガラス基板１０が作製される。
【００３６】
ところで、上述の製造工程において、馴染み良好領域３０が形成されるべき領域では、有機絶縁膜５６の材料にはＡＣＰ４０との濡れ性が比較的良好なものが用いられることが好ましい。ＡＣＰ４０との濡れ性の良否については、対象となる材料にＡＣＰ４０が付着したときの接触角によって判断される。すなわち、ガラス基板１０上の領域のうちバンプ２４との接着部分よりも中央部側の領域にＡＣＰ４０が付着したときの接触角をθ１（図１３（ａ）参照）とし、馴染み良好領域３０が形成されるべき領域に用いられる有機絶縁膜５６の材料にＡＣＰ４０が付着したときの接触角をθ２（図１３（ｂ）参照）としたときに、θ１よりもθ２の方が小さくなることが好ましい。
【００３７】
なお、本実施形態においては、上述したガラス基板１０を製造する工程によって配線基板形成工程が実現され、有機絶縁膜５４にパターニング処理を施す工程によって馴染み良好領域形成工程が実現されている。
【００３８】
＜２．２  イメージセンサチップのガラス基板への実装方法＞
次に、上述のようにして作製されたガラス基板１０にイメージセンサチップ２０を実装する方法について図１４を参照しつつ説明する。
【００３９】
まず、図１４（ａ）に示すように、基材（板ガラス）１２上にイメージセンサチップ２０との電気的接続のための端子部を含む配線パターン１４が形成されるとともに上述の馴染み良好領域３０が形成されたガラス基板１０が準備される。また、集光用のマイクロレンズ２６がチップ本体２２に形成されたイメージセンサチップ２０が準備され、例えば電気めっきによる方法やワイヤボンディング装置を用いた方法により、図１４（ｂ）に示すように電極パッド上にバンプ２４が形成される（突起電極形成工程）。次に、イメージセンサチップ２０のチップ本体２２に形成されたバンプ２４とガラス基板１０上の端子部とを電気的に接続するためのペースト状の接着剤として、例えばＡＣＰ４０が準備される。ＡＣＰ４０は、図１４（ｃ）に示すようにディスペンサ４２を用いてガラス基板１０上に塗布される（ペースト状接着剤塗布工程）。ガラス基板１０へのＡＣＰ４０の塗布は、図１４（ｄ）に示すように、マイクロレンズ２６が配置される領域の周囲に平面視でロの字型となるように行われる。その後、図１４（ｅ）に示すように、圧着ツール４４によるイメージセンサチップ２０のガラス基板１０への熱圧着が行われる（圧着工程）。その熱圧着は、イメージセンサチップ２０のチップ本体２２に形成されたバンプ２４とガラス基板１０上の端子部とが位置合わせされた状態で行われる。以上のようにして、ガラス基板１０へのイメージセンサチップ２０の実装が行われる。
【００４０】
＜３．作用および効果＞
本実施形態によれば、イメージセンサチップ２０の実装先としてのガラス基板１０において、イメージセンサチップ２０のバンプ２４との接着部分よりも外側の領域に複数の島状の凸部が形成されている。このため、ガラス基板１０へのイメージセンサチップ２０の実装に際して、ガラス基板１０上にＡＣＰ４０が塗布された後にガラス基板１０とイメージセンサチップ２０との圧着が行われたときに、ＡＣＰ４０の余剰ペーストは、複数の島状の凸部が形成されていることによって（余剰ペーストの流れに）生じる毛細管現象によって、イメージセンサチップ２０の実装領域の内部よりも外周部へと流れ出ようとする。このため、イメージセンサチップ２０の実装領域の内部すなわちマイクロレンズ２６が設けられているセンサ部への余剰ペーストの流れ込みが抑制される。
【００４１】
図１５は、本実施形態における効果について説明するための図である。従来、ＡＣＰ４０の余剰ペーストは、図１５（ａ）に示すように、バンプ２４を中心にイメージセンサチップ２０の実装領域の内部と外周部とに一様に流れていた。このため、余剰ペーストの流れがセンサ部にまで到達し、撮像画像の画質が低下することがあった。これに対し、本実施形態によれば、ＡＣＰ４０の余剰ペーストの大部分は、図１５（ｂ）に示すように、イメージセンサチップ２０の実装領域の外周部へと流れ出す。このため、余剰ペーストの流れはセンサ部には到達せず、撮像画像の画質低下が抑止される。
【００４２】
また、本実施形態においては、イメージセンサチップ２０の実装領域には、余剰ペーストの流れを抑止するための構成要素は設けられない。このため、イメージセンサチップ２０の面積を増大させることなく、センサ部への余剰ペーストの流れ込みを抑止することができる。
【００４３】
＜４．変形例＞
上記実施形態においては、図４に示すように配置された複数の島状の凸部３２によって馴染み良好領域３０が形成されていたが、本発明はこれに限定されない。例えば、図１６に示すように、イメージセンサチップ２０の実装領域を形成する矩形の各辺に対して垂直方向に延びる複数のスリット状の凸部３４によって馴染み良好領域３０が形成されていても良い。この場合、上述の製造工程において、ＩＴＯ膜５６のパターニングが終了したときのガラス基板１０の平面図が図１７に示すようなものとなるよう、金属薄膜５０，層間絶縁膜５２，有機絶縁膜５４，およびＩＴＯ膜５６にパターニング処理が施されていれば良い。なお、図１８は、図１７に示す状態において層間絶縁膜５２を取り除いた状態を模式的に示した図である。
【００４４】
＜５．その他＞
上記実施形態においては、ペースト状の接着剤としてＡＣＰ４０が採用されている例を挙げて説明しているが、本発明はこれに限定されない。ＡＣＰ４０以外のペースト状の接着剤が配線基板と集積回路チップとの接着に用いられていれば、本発明を適用することができる。
【００４５】
また、上記実施形態および変形例においては、馴染み良好領域３０が島状の凸部３２あるいはスリット状の凸部３４によって形成されている例を挙げて説明しているが、本発明はこれに限定されない。ペースト状の接着剤が毛細管現象によって（集積回路チップの実装領域と比較して）馴染み良好領域３０に流れ込みやすくなる形状であれば、馴染み良好領域３０を形成する凸部の形状は、島状，スリット状以外の形状であっても良い。
【符号の説明】
【００４６】
１０…配線基板
１２…（配線基板の）基材
１４…配線パターン
２０…イメージセンサチップ
２２…（イメージセンサチップの）チップ本体
２４…バンプ
２６…マイクロレンズ
３０…馴染み良好領域
３２…島状の凸部
３４…スリット状の凸部
４０…ＡＣＰ（異方性導電ペースト）
５０…金属薄膜
５２…層間絶縁膜
５４…有機絶縁膜
５６…透明導電膜（ＩＴＯ膜）
【図１】
2010182707.tif 000003
【図２】
2010182707.tif 000004
【図３】
2010182707.tif 000005
【図４】
2010182707.tif 000006
【図５】
2010182707.tif 000007
【図６】
2010182707.tif 000008
【図７】
2010182707.tif 000009
【図８】
2010182707.tif 000010
【図９】
2010182707.tif 000011
【図１０】
2010182707.tif 000012
【図１１】
2010182707.tif 000013
【図１２】
2010182707.tif 000014
【図１３】
2010182707.tif 000015
【図１４】
2010182707.tif 000016
【図１５】
2010182707.tif 000017
【図１６】
2010182707.tif 000018
【図１７】
2010182707.tif 000019
【図１８】
2010182707.tif 000020
【図１９】
2010182707.tif 000021
【図２０】
2010182707.tif 000022