(57)【要約】【課題】画素に対する階調制御を同時に開始（点灯を同時に開始）したとき発生する突入電流を表示ユニット間で異ならせて抑制し、誘導電圧の発生を防止した表示装置を提供する。【解決手段】ユニット制御部２１は、複数の画素４０のそれぞれに対応させて配置された画素制御部２２と、画素制御部２２の動作タイミング（画素４０の点灯タイミング、消灯タイミング）を調整するタイミング調整部２４と、タイミング制御回路２５と、カウンター２６と、階調クロック調整回路２７とを備える。階調クロック調整回路２７は、入力された階調クロックＣＬＫｇと、カウンター２６との間に配置され、入力された前段の階調クロックＣＬＫｇとは異なる階調クロックＣＬＫｇをカウンター２６に入力して階調制御開始パルスＰＳの位置を変更する。【選択図】図４
2010217568.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ複数の画素を有する複数の表示ユニットと、該表示ユニットのそれぞれに対応して配置され画像データが指定する階調に応じて前記画素の階調を制御するユニット制御部とを備え、前記ユニット制御部は、縦続接続とされ、前記画素の階調を制御する階調クロックと画像データとを順次後段のユニット制御部へ伝送する構成とされた表示装置であって、
階調クロックは、表示可能な階調の範囲を規定する仕様階調に対応させたパルスで確定された仕様階調パルス期間と、仕様階調パルス期間に対して追加されたパルスで確定された冗長パルス期間とを備えること
を特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
冗長パルス期間のパルス数は、前記表示ユニットの個数と同じ数以上とされていること
を特徴とする表示装置。
【請求項３】
請求項１または請求項２に記載の表示装置であって、
前記画素の階調制御を開始する階調制御開始位置は、仕様階調パルス期間で予め設定された階調制御開始パルスによって確定されること
を特徴とする表示装置。
【請求項４】
請求項１ないし請求項３のいずれか一つに記載の表示装置であって、
仕様階調パルス期間の先頭のパルスに対してパルス波形を解消する処理を施した階調クロックを次段の前記ユニット制御部へ伝送すること
を特徴とする表示装置。
【請求項５】
請求項１ないし請求項４のいずれか一つに記載の表示装置であって、
前記ユニット制御部は、前記表示ユニット内の画素に対応させて階調制御開始位置を異ならせる構成としてあること
を特徴とする表示装置。
【請求項６】
請求項１ないし請求項５のいずれか一つに記載の表示装置であって、
前記画素は、半導体発光素子で構成されていること
を特徴とする表示装置。
【請求項７】
請求項３ないし請求項６のいずれか一つに記載の表示装置であって、
前記ユニット制御部は、階調と階調に対応する点灯期間とを照合させた階調照合テーブルを備え、画像データが指定する階調に対応する点灯期間データを階調照合テーブルから抽出し、階調制御開始位置から点灯期間を開始する構成としてあること
を特徴とする表示装置。
【請求項８】
請求項７に記載の表示装置であって、
画像データは、階調をデータ番号で示し、前記階調照合テーブルは、データ番号と点灯期間とを照合させてあり、前記ユニット制御部は、データ番号に対応する点灯期間に応じて前記画素の階調を制御する構成としてあること
を特徴とする表示装置。
【請求項９】
請求項７または請求項８に記載の表示装置であって、
縦続接続された前記ユニット制御部の全てに対してシリアルにデータを伝送するシリアルデータ伝送経路を備え、前記階調照合テーブルは、前記シリアルデータ伝送経路を介して外部からデータの書き込みが可能な構成とされ、
全ての前記ユニット制御部の前記階調照合テーブルに対する外部からのデータの書き込みは、前記階調照合テーブルへの書き込みを実行する制御シーケンスモードで実行される構成としてあること
を特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素を有する複数の表示ユニットと、画素の階調を制御するユニット制御部とを備えた表示装置に関する。
【背景技術】
【０００２】
ＬＥＤ（半導体発光素子）を用いた表示装置（ＬＥＤ表示装置）は、ＬＥＤが発光する光を用いて文字や図形を表示するものであり、複数個のＬＥＤを平面的に配置して大画面の情報表示盤を構成する。ＬＥＤ表示装置の構成例として、ＬＥＤを例えば１６×１６のマトリックス状に配置し、計２５６個のＬＥＤを採用した表示装置などがある。
【０００３】
表示装置の裏面（表示画面の裏面）には、ＬＥＤの表示を制御する制御部が配置されている。配置されたＬＥＤは、例えば、赤色ＬＥＤと緑色ＬＥＤの二色発光構成であり、マトリックスの一列もしくは一行毎に点灯／消灯を繰り返すダイナミック点灯とされる場合がある。
【０００４】
マトリックスの一列もしくは一行毎に点灯状態／消灯状態を繰り返す場合、多数（例えば、１６個）の赤ＬＥＤ、多数（例えば、１６個）の緑ＬＥＤは、短時間で点灯／消灯を切り替えられる。
【０００５】
したがって、短時間で点灯／消灯を切り替えられるＬＥＤ表示装置では、ＬＥＤに供給される電流は、数十ｍＡ〜数Ａから０Ａまでの大きな変化を生じる。ＬＥＤに電流を供給する電源ラインにはインダクタンス成分があることから、大きな電流変化に伴う誘導電圧が発生する。
【０００６】
つまり、多数のＬＥＤに電流を同時に供給する電流オンのとき、同時スイッチングノイズが発生する。このときの課題を解決する手段を開示したものとして、例えば、特許文献１がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−１８６９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に開示された表示装置は、赤色ＬＥＤに対する駆動信号と、緑色ＬＥＤに対する駆動信号の間でタイミングをずらし、電流ラインにおける同時スイッチングのノイズを低減していた。特許文献１に開示された方法は、赤色ＬＥＤと緑色ＬＥＤに対して別々に駆動信号を供給することから、信号線が増えるという問題がある。
【０００９】
また、色によって駆動信号を分離するだけであることから、多数の表示ユニットを同時駆動するときに発生する突発電流に起因する誘導電圧（ノイズ）を大幅に減らすことは、困難である。
【００１０】
特許文献１では、さらに、色毎にさらに分割し、分割した個々の間で駆動信号のタイミングをずらすことが開示してある。しかし、色毎の分割では、最大でも色の数以上は分割できない。また、分割した色毎の制御線が増えてしまうという問題がある。
【００１１】
本発明はこのような状況に鑑みてなされたものであり、階調表示を行う複数の表示ユニットを有する表示装置であって、表示ユニットに伝送される階調処理を行う為の階調クロックに対して、追加されたパルスで構成される冗長パルス期間を付加することによって、表示ユニット（画素）に対する階調制御を開始する階調制御開始位置を冗長パルス期間のパルス数の範囲内で移動させ、画素に対する階調制御を同時に開始（点灯を同時に開始）したとき発生する突入電流を表示ユニット間で異ならせて抑制し、誘導電圧の発生を防止した表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る表示装置は、それぞれ複数の画素を有する複数の表示ユニットと、該表示ユニットのそれぞれに対応して配置され画像データが指定する階調に応じて前記画素の階調を制御するユニット制御部とを備え、前記ユニット制御部は、縦続接続とされ、前記画素の階調を制御する階調クロックと画像データとを順次後段のユニット制御部へ伝送する構成とされた表示装置であって、階調クロックは、表示可能な階調の範囲を規定する仕様階調に対応させたパルスで確定された仕様階調パルス期間と、仕様階調パルス期間に対して追加されたパルスで確定された冗長パルス期間とを備えることを特徴とする。
【００１３】
この構成により、画像データと階調クロックに基づいて表示ユニット（画素）に対する階調制御を開始する階調制御開始位置を冗長パルス期間のパルス数の範囲内で移動させることが可能となり、画素に対する階調制御を同時に開始（点灯を同時に開始）したとき発生する突入電流を表示ユニット間で異ならせて抑制し、誘導電圧（不要輻射）の発生を防止した表示装置とすることができる。
【００１４】
本発明に係る表示装置では、冗長パルス期間のパルス数は、前記表示ユニットの個数と同じ数以上とされていることを特徴とする。
【００１５】
この構成により、表示ユニット毎に画素に対する階調制御開始位置を異ならせることが可能となり、突入電流に起因する誘導電圧の発生を容易かつ確実に防止することができる。
【００１６】
本発明に係る表示装置では、前記画素の階調制御を開始する階調制御開始位置は、仕様階調パルス期間で予め設定された階調制御開始パルスによって確定されることを特徴とする。
【００１７】
この構成により、階調制御開始位置を容易かつ高精度に確定することが可能となり、制御性の良い階調制御を実行することができる。
【００１８】
本発明に係る表示装置では、仕様階調パルス期間の先頭のパルスに対してパルス波形を解消する処理を施した階調クロックを次段の前記ユニット制御部へ伝送することを特徴とする。
【００１９】
この構成により、次段の表示ユニットでの階調制御開始位置を消去した先頭のパルスに続く次のパルスの位置まで遅らせることが可能となり、複数の表示ユニットでの突入電流に起因する誘導電圧の発生を容易かつ確実に防止することができる。
【００２０】
本発明に係る表示装置では、前記ユニット制御部は、前記表示ユニット内の画素に対応させて階調制御開始位置を異ならせる構成としてあることを特徴とする。
【００２１】
この構成により、表示ユニット内の画素毎に階調制御開始位置を異ならせるので、表示ユニット内での突入電流の発生を容易かつ確実に防止することができる。
【００２２】
本発明に係る表示装置では、前記画素は、半導体発光素子で構成されていることを特徴とする。
【００２３】
この構成により、ＬＥＤを採用した消費電力の少ない表示装置に対する突入電流に起因する誘導電圧の発生を防止することができる。
【００２４】
本発明に係る表示装置では、前記ユニット制御部は、階調と階調に対応する点灯期間とを照合させた階調照合テーブルを備え、画像データが指定する階調に対応する点灯期間データを階調照合テーブルから抽出し、階調制御開始位置から点灯期間を開始する構成としてあることを特徴とする。
【００２５】
この構成により、ユニット制御部の回路構成を簡略化することができる。
【００２６】
本発明に係る表示装置では、画像データは、階調をデータ番号で示し、前記階調照合テーブルは、データ番号と点灯期間とを照合させてあり、前記ユニット制御部は、データ番号に対応する点灯期間に応じて前記画素の階調を制御する構成としてあることを特徴とする。
【００２７】
この構成により、画像データの構成を簡略化することが可能となり、ユニット制御部の回路構成を簡略化することができる。
【００２８】
本発明に係る表示装置では、縦続接続された前記ユニット制御部の全てに対してシリアルにデータを伝送するシリアルデータ伝送経路を備え、前記階調照合テーブルは、前記シリアルデータ伝送経路を介して外部からデータの書き込みが可能な構成とされ、全ての前記ユニット制御部の前記階調照合テーブルに対する外部からのデータの書き込みは、前記階調照合テーブルへの書き込みを実行する制御シーケンスモードで実行される構成としてあることを特徴とする。
【００２９】
この構成により、簡単な構成のシリアルデータ伝送経路を設けることにより、階調照合テーブルのデータの書き込みを外部から容易に実行することが可能となる。
【発明の効果】
【００３０】
本発明に係る表示装置は、それぞれ複数の画素を有する複数の表示ユニットと、該表示ユニットのそれぞれに対応して配置され画像データが指定する階調に応じて前記画素の階調を制御するユニット制御部とを備え、前記ユニット制御部は、縦続接続とされ、前記画素の階調を制御する階調クロックと画像データとを順次後段のユニット制御部へ伝送する構成とされた表示装置であって、階調クロックは、表示可能な階調の範囲を規定する仕様階調に対応させたパルスで確定された仕様階調パルス期間と、仕様階調パルス期間に対して追加されたパルスで確定された冗長パルス期間とを備える。
【００３１】
したがって、画像データと階調クロックに基づいて表示ユニット（画素）に対する階調制御を開始する階調制御開始位置を冗長パルス期間のパルス数の範囲内で移動させることが可能となり、画素に対する階調制御を同時に開始（点灯を同時に開始）したとき発生する突入電流を表示ユニット間で異ならせて抑制し、誘導電圧（不要輻射、不要ノイズ）の発生を防止した表示装置とすることができるという効果を奏する。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１に係る表示装置を模式的に示す正面図である。
【図２】本発明の実施の形態１に係る表示装置を構成する複数の表示ユニットが縦続接続されている状態を概念的に示す概略ブロック図である。
【図３】本発明の実施の形態１に係る表示装置を構成する表示ユニットの概略ブロックを示す概略ブロック図である。
【図４】本発明の実施の形態１に係る表示装置を構成するユニット制御部の概略回路ブロックを示す回路ブロック図である。
【図５Ａ】本発明の実施の形態１に係る表示装置の１段目のユニット制御部による画素の点灯状況を波形で説明する波形図である。
【図５Ｂ】本発明の実施の形態１に係る表示装置の２段目のユニット制御部による画素の点灯状況を波形で説明する波形図である。
【図５Ｃ】本発明の実施の形態１に係る表示装置の７段目のユニット制御部による画素の点灯状況を波形で説明する波形図である。
【図６】本発明の実施の形態１に係る表示装置の階調クロック調整回路の回路ブロックを示す回路構成図である。
【図７】本発明の実施の形態３に係る表示装置のユニット制御部が備える階調照合テーブルを模式的に示す説明図であり、（Ａ）は階調照合テーブルの内容を示すデータ図表、（Ｂ）は階調照合テーブルの配置状態を示す概略ブロック図である。
【図８】図７に示した階調照合テーブルの変形例を示す図表である。
【図９】本発明の実施の形態３に係る階調照合テーブルのデータの外部から書き込む状態を示す概略ブロック図である。
【図１０】比較例に係る表示装置を構成するユニット制御部の概略回路ブロックを示す回路ブロック図である。
【図１１】図１０に示した表示装置での点灯状況の例を波形で説明する波形図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３４】
＜実施の形態１＞
図１ないし図６に基づいて、本実施の形態に係る表示装置について説明する。また、本実施の形態に係る表示装置の動作に対する理解を容易にするため、図１０、図１１に基づいて、比較例に係る表示装置の動作を説明する。
【００３５】
図１は、本発明の実施の形態１に係る表示装置を模式的に示す正面図である。
【００３６】
本実施の形態に係る表示装置１０は、表示ユニット１１−１から表示ユニット１１−３２までの３２個の表示ユニット１１（（表示ユニット１１−１から表示ユニット１１−３２までの３２個が、横方向８列、縦方向４行で組み立てられている。表示ユニット１１−１〜表示ユニット１１−３２を区別する必要が無い場合は、単に表示ユニット１１とすることがある。））で構成されている。
【００３７】
表示装置１０は、表示画面１０ｄを有し、表示ユニット１１は、表示画面１０ｄを構成するユニット表示画面１１ｄを備える。ユニット表示画面１１ｄは、複数の画素４０（図３参照）を有し、画素４０は、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のいずれかを発光する半導体発光素子（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ。以下単にＬＥＤとすることがある。）で構成されている。
【００３８】
画素４０は、平面上に多数のＬＥＤを集積されたもの、砲弾型のランプを集合させたもの、チップ型に樹脂封止されたものなど種々の形態のものを対象とすることができる。
【００３９】
図２は、本発明の実施の形態１に係る表示装置を構成する複数の表示ユニットが縦続接続されている状態を概念的に示す概略ブロック図である。
【００４０】
表示装置１０を構成する各表示ユニット１１は、ユニット表示画面１１ｄと、ユニット制御部２１とを備える。ユニット制御部２１は、相互に縦続接続され、表示装置１０が備える主制御部２０から伝送される信号群ＳＧ（信号線ＳＧでもある。以下、単に信号として説明する。）によって制御されている。図では、例えば、Ｎ番目表示ユニット１１（Ｎ）が、次段のＮ＋１番目表示ユニット１１（Ｎ＋１）へ、データがシリアル伝送される状態を示す。
【００４１】
信号群ＳＧは、主制御部２０およびユニット制御部２１を同期させて動作（機能）させるデータクロックＣＬＫ（システムクロックＣＬＫともいう。）、画素４０の階調を制御するためのクロックである階調クロックＣＬＫｇ、画素４０の階調情報などを伝送する画像データＤＡＴｐ、ユニット制御部２１の内部回路に画像データを取り込んでラッチする機能を有するラッチ信号ＬＡＴ、表示期間を確保するブランク信号ＢＬＮＫなどで構成される。
【００４２】
画像データＤＡＴｐは、階調情報の他に画像信号（例えば、ＲＧＢの種別などを示す。）のビット情報を有する。
【００４３】
階調クロックＣＬＫｇは、所望の階調（例えば、表示輝度のレベルに対応する。）に応じて設定されたＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）方式によって画素ドライバー３８（図４参照）を制御し、点灯期間ＰＷｏｎ（図５Ａ〜図５Ｃ参照）での点灯電流Ｉｏｎ（図５Ａ〜図５Ｃ参照）を電流供給源５０から画素４０へ供給させる。
【００４４】
ホストとなる主制御部２０（信号源）から直列に各データがシリアル伝送される。つまり、画像データＤＡＴｐは、ユニット制御部２１内のパイプライン（シフトレジスタ３１（図４参照））を伝送されて次段のユニット制御部２１（表示ユニット１１）へ入力される。
【００４５】
データクロックＣＬＫ、ラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫは、主制御部２０から直接供給される。つまり、データクロックＣＬＫ、ラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫは、全てのユニット制御部２１に対して共通に供給され、シフトレジスタ３１による伝送はされない。
【００４６】
図３は、本発明の実施の形態１に係る表示装置を構成する表示ユニットの概略ブロックを示す概略ブロック図である。
【００４７】
上述したとおり、表示ユニット１１は、ユニット表示画面１１ｄおよびユニット制御部２１を備える。
【００４８】
ユニット制御部２１は、信号群ＳＧの処理を行うタイミング調整部２４、タイミング調整部２４からの信号に基づいて画素４０の点灯、消灯を制御する画素制御部２２を備える。画素４０は、ユニット表示画面１１ｄを構成する個数配置され、画素制御部２２は、各画素４０に個別に対応させて配置されている。なお、画素４０は、ＬＥＤで構成されている。本実施の形態では、１つの画素４０に１つのＬＥＤを対応させてある。
【００４９】
タイミング調整部２４は、各画素制御部２２に対する制御を行う。また、タイミング調整部２４は、タイミング制御回路２５、カウンター２６、階調クロック調整回路２７を備える。タイミング制御回路２５、カウンター２６、階調クロック調整回路２７の動作、作用については、図４ないし図５Ｃでさらに説明する。
【００５０】
画素制御部２２は、内部にシフトレジスタ３１（図４参照）を備え、画素４０を駆動する信号（画像データＤＡＴｐ。図４参照）が順次シフト伝送される構成としてある。なお、画素制御部２２は、画素４０を駆動するドライバーとして集積回路化され、いわゆるドライバーＩＣを構成している。いくつかの画素制御部２２をまとめて一つのＩＣ（ドライバーＩＣ）としてある。
【００５１】
つまり、画素制御部２２（シフトレジスタ３１）は、接続された画素４０の数だけ配置され、シフト量も画素４０の数とシフトレジスタ３１の接続状況とで決定される。
【００５２】
ここで、本実施の形態でのユニット制御部の動作を図４、図５Ａないし図５Ｃに基づいて説明する前に、本実施の形態に係るユニット制御部を適用する前の比較例でのユニット制御部の動作を図１０、図１１に基づいて説明する。なお、比較例ではあるが、構成要素としては同様な構成をとることから、本実施の形態に係る表示装置１０に対する符号と同一の符号を適用して説明する。
【００５３】
図１０は、比較例に係る表示装置を構成するユニット制御部の概略回路ブロックを示す回路ブロック図である。
【００５４】
図１１は、図１０に示した表示装置での点灯状況の例を波形で説明する波形図である。
【００５５】
信号群ＳＧ（ラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫ、階調クロックＣＬＫｇ、画像データＤＡＴｐ）を主制御部２０（ホストコントローラ）からユニット制御部２１（ドライバーＩＣ）へ送信して画素４０を点灯（表示）するときの動作状態について説明する。
【００５６】
ユニット制御部２１は、画素制御部２２とタイミング調整部２４を備える。画素制御部２２は、半導体発光素子（ＬＥＤ）で構成された各画素４０に１対１で対応させて配置されている。タイミング調整部２４は、タイミング制御回路２５とカウンター２６を備え、画素制御部２２に対するタイミング制御を実行する。
【００５７】
画素制御部２２は、シフトレジスタ３１、データレジスタ３２、コンパレータ３４、ＪＫ−ＦＦ３６、画素ドライバー３８を備える。つまり、シフトレジスタ３１、データレジスタ３２、コンパレータ３４、ＪＫ−ＦＦ３６、画素ドライバー３８で構成される一連の回路（画素制御部２２）に対応させて画素４０が配置され、画素４０は、画素ドライバー３８に直列に接続されている。
【００５８】
タイミング制御回路２５は、主制御部２０から伝送されるラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫに基づいてユニット制御部２１（タイミング調整部２４）で必要となる信号（カウンター２６をリセットするリセット信号Ｓｒｓ、シフトレジスタ３１のデータをデータレジスタ３２にラッチさせるレジスタラッチ信号ＬＡＴｒ）を生成する。
【００５９】
カウンター２６は、階調クロックＣＬＫｇをカウントし、カウント値ＣＴｎをコンパレータ３４に入力する。
【００６０】
コンパレータ３４は、カウンター２６のカウント値ＣＴｎと、データレジスタ３２の出力値ＤＡＴｒとを比較し、画像データＤＡＴｐが有する階調に対応するデータレジスタ３２の出力値ＤＡＴｒとカウント値ＣＴｎとが一致したとき、ＪＫ−ＦＦ３６をリセットして画素４０を消灯する。
【００６１】
ＪＫ−ＦＦ３６は、画素ドライバー３８のオンオフを制御し、画像データＤＡＴｐに応じて画素４０の点灯状態、消灯状態を画定する。画素ドライバー３８は、画素４０に接続された定電流回路３８ｃと、定電流回路３８ｃへの通電のオンオフを制御するスイッチングトランジスタ３８ｓとで構成される。なお、各画素４０は、電流を供給する電流供給源５０に接続されている。
【００６２】
シフトレジスタ３１は、入力した画像データＤＡＴｐを後段のシフトレジスタ３１へ転送し、データレジスタ３２は、シフトレジスタ３１のデータをラッチする。つまり、データレジスタ３２は、ラッチ回路として機能する。ユニット制御部２１は、通常ドライバーＩＣとしてＩＣ構成とされ、駆動対象としての画素４０の個数に応じて、単数または複数のＩＣで適宜構成されている。
【００６３】
まず、画像データＤＡＴｐのシフトレジスタ３１への入力と転送について説明する。
【００６４】
ラッチ信号ＬＡＴは、Ｌｏｗレベルにされる（転送タイミングＴｆ１参照）。また、ラッチ信号ＬＡＴに同期させて、ブランク信号ＢＬＮＫは、Ｌｏｗレベルにされる（転送タイミングＴｆ２参照）。なお、ラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫは、いずれも、主制御部２０によって直接的に制御される。
【００６５】
ラッチ信号ＬＡＴ＝Ｌｏｗレベル、ブランク信号ＢＬＮＫ＝Ｌｏｗレベルの状態で、主制御部２０から送信された画像データＤＡＴｐは、入力段のシフトレジスタ３１の入力端子ＤＴｉｎへ入力され、縦続接続された後段のシフトレジスタ３１へ順次転送される。出力段のシフトレジスタ３１から溢れた画像データＤＡＴｐは、次に接続されている次段の表示ユニット（次段のシフトレジスタ）へ入力される画像データＤＡＴｐとして出力端子ＤＴｏｕｔから出力される。
【００６６】
次に、画像データＤＡＴｐのラッチについて説明する。
【００６７】
全てのシフトレジスタ３１でのデータ転送が完了すると（例えば、２５６階調に対応する表示装置１０では、階調クロックＣＬＫｇは、パルスＰＮ１からパルスＰＮ２５６までの２５６パルスで必要な階調が得られる。）、主制御部２０は、ブランク信号ＢＬＮＫをＨｉｇｈレベルにして（レジスタラッチタイミングＴｒ７参照）、画像データＤＡＴｐの送信を停止する。
【００６８】
次に、主制御部２０は、ラッチ信号ＬＡＴをＨｉｇｈレベルにする（レジスタラッチタイミングＴｒ８参照）。
【００６９】
パルスＰＮ１からパルスＰＮ２５６までの２５６個のパルスで２５６階調（２５６の階調表示レベル）を表示することができる。階調表示レベルとは、階調表現のレベルであり、２５６階調によれば、２５６段階に区分した表示が可能となる。なお、パルスＰＮ１からパルスＰＮ２５６までのパルスを特に区別する必要がない場合は、以下、単にパルスＰＮとすることがある。
【００７０】
タイミング制御回路２５は、Ｈｉｇｈレベルにされたラッチ信号ＬＡＴに同期（レジスタラッチタイミングＴｒ８参照）させて、レジスタラッチ信号ＬＡＴｒをデータレジスタ３２のラッチ制御端子ＬＥへ送信し、データレジスタ３２にラッチを実行させる。つまり、データレジスタ３２は、シフトレジスタ３１に転送された画像データＤＡＴｐを入力してラッチする。
【００７１】
次に、階調の制御（点灯タイミング、カウンター２６の作用）について説明する。
【００７２】
タイミング制御回路２５は、主制御部２０からのラッチ信号ＬＡＴに同期して（転送タイミングＴｆ１参照）、カウンター２６をリセットするリセット信号Ｓｒｓをカウンター２６に送信し、カウンター２６は、カウント値ＣＴｎを０にリセットする。
【００７３】
また、タイミング制御回路２５は、カウント値ＣＴｎ＝０のタイミング（転送タイミングＴｆ３参照）で、全てのＪＫ−ＦＦ３６をセットする（ＪＫ−ＦＦ３６の出力ＱをＨｉｇｈレベルにする）。ＪＫ−ＦＦ３６の出力Ｑ＝Ｈｉｇｈレベルの状態では、画素ドライバー３８は、オン状態となって画素４０に定電流（点灯電流Ｉｏｎ）を供給し、画素４０は、点灯状態とされる。
【００７４】
つまり、ＪＫ−ＦＦ３６の出力ＱをＨｉｇｈレベルにしたとき、表示ユニット１１に配置された点灯対象の画素４０に同時に点灯電流Ｉｏｎが供給され、画素４０のオン状態への同時スイッチング（点灯タイミングＴｆ４）が行われる。すなわち、ＪＫ−ＦＦ３６をセットするタイミング（点灯タイミングＴｆ４）で電流供給源５０には画素４０の個数に応じた瞬間的な突入電流が発生し、誘導電圧を発生させる原因となる。
【００７５】
カウンター２６の作用について、さらに説明する。カウンター２６は、表示する画像データＤＡＴｐに対して仕様として規定された階調範囲（例えば、２５６階調に対応する場合は、２５６パルス）に対してカウントする形態とされ、点灯される画素４０に対して設定された階調に対応するカウント値ＣＴｎを出力する。
【００７６】
主制御部２０（ユニット制御部２１）は、ブランク信号ＢＬＮＫをＬｏｗレベルとした状態（転送タイミングＴｆ３参照）で、階調クロックＣＬＫｇをカウンター２６へ入力する。カウンター２６は、入力された階調クロックＣＬＫｇをカウントし、カウントしたカウント値ＣＴｎをコンパレータ３４の一方の入力端ＩｎＡへ入力する。また、データレジスタ３２は、出力値ＤＡＴｒをコンパレータ３４の他方の入力端ＩｎＢへ入力する。
【００７７】
コンパレータ３４は、カウント値ＣＴｎと、各データレジスタ３２の出力値ＤＡＴｒとを比較し、カウント値ＣＴｎと、各データレジスタ３２の出力値ＤＡＴｒとが一致したとき、コンパレータ３４の出力端ＥＱから、一致信号をＪＫ−ＦＦ３６に入力し、ＪＫ−ＦＦ３６をリセットする（ＪＫ−ＦＦ３６の出力ＱをＬｏｗレベルにする）。つまり、ＪＫ−ＦＦ３６の出力Ｑ＝Ｌｏｗレベルの状態では、画素ドライバー３８は、オフ状態となって画素４０への定電流は遮断され、画素４０は、消灯状態とされる。
【００７８】
カウンター２６でのカウント値ＣＴｎは、階調クロックＣＬＫｇの階調制御開始パルスＰＳ（パルスＰＮ１、つまり、階調制御開始位置ＳＰ１）からカウントを開始し、階調クロックＣＬＫｇのカウントに応じて順次繰り上がる。したがって、各ＪＫ−ＦＦ３６のＨｉｇｈ状態（画素４０の点灯状態）は、各データレジスタ３２の出力値ＤＡＴｒに対応する階調クロックＣＬＫｇのクロック数に応じたパルス幅ＰＷｏｎとなり、パルス幅ＰＷｏｎに対応する期間、点灯電流Ｉｏｎが流れる。つまり、パルス幅ＰＷｏｎは、点灯期間ＰＷｏｎとも言える。
【００７９】
図１１では、画像データＤＡＴｐに含まれる階調データ（階調表示レベル）が「６」（したがって、階調クロックＣＬＫｇのパルス数６に対応することとなる。）の場合を例示している。つまり、階調クロックＣＬＫｇが供給するパルスＰＮ１以降でのパルスをＰＷＭのためのパルス信号としてカウントする。ここでは、パルスＰＮ１（階調制御開始パルスＰＳ）、パルスＰＮ２、・・・、パルスＰＮ６とカウントされ、パルスＰＮ１からパルスＰＮ６までの６個のパルスがカウントされた状態を示す。
【００８０】
上述したとおり、階調制御開始パルスＰＳ（本比較例では、パルスＰＮ１）で画素４０への通電が開始され、画素４０は点灯を開始される。また、カウンター２６のカウント値ＣＴｎがデータレジスタ３２の出力値ＤＡＴｒと一致したとき、画素４０への通電は遮断され、画素４０は消灯される。
【００８１】
なお、データレジスタ３２の出力値ＤＡＴｒが０の場合は、点灯状態を指定する画像データＤＡＴｐが送信されていないことから、ＪＫ−ＦＦ３６はＬｏｗ状態に固定にされ、画素４０は点灯されない。
【００８２】
また、ブランク信号ＢＬＮＫがＨｉｇｈ状態（転送タイミングＴｒ７参照）になったとき、タイミング制御回路２５からの制御によってカウンター２６は動作を停止する。
【００８３】
上述したとおり、画素４０の点灯状態は、アナログ制御された状態となる。つまり、ＪＫ−ＦＦ３６から出力されるパルス幅ＰＷｏｎ（点灯期間ＰＷｏｎ）に応じた期間、定電流としての点灯電流Ｉｏｎが対応する画素４０に流され、画素４０は、期間（時間幅）に対応する発光輝度（アナログ量）での点灯を行う。
【００８４】
なお、データレジスタ３２の出力値ＤＡＴｒに対する処理を施している期間中に、次のフレームの画像データＤＡＴｐが主制御部２０からシフトレジスタ３１に入力され、ユニット制御部２１による画素４０の点灯、消灯の制御を連続的に実行することができる。
【００８５】
上述したとおり、比較例に係る表示装置１０（ユニット制御部２１）では、複数の表示ユニット１１のいずれも同一のタイミング位置で点灯が開始される。つまり、上述したとおり、電流供給源５０には表示ユニット１１での画素４０の個数、さらには表示装置１０での表示ユニット１１の個数に比例した瞬間的な突入電流が発生し、誘導電圧が発生する原因となる。
【００８６】
ラッチがオンになったとき、各画素制御部２２はシフトレジスタ３１のデータ（画像データＤＡＴｐ）をデータレジスタ３２でラッチし、データレジスタ３２でラッチしたデジタルデータとカウンター２６のカウント値ＣＴｎとをコンパレータ３４で比較する。コンパレータ３４での比較結果に基づいてデジタルデータをＤ／Ａ変換し、画素４０に対する点灯制御をＰＷＭによって行う。
【００８７】
つまり、データレジスタ３２にラッチされたデータは、画素４０を駆動するための画像データＤＡＴｐが示す階調データとして保持される。
【００８８】
したがって、階調クロックＣＬＫｇをカウントするカウンター２６とデータレジスタ３２が保持しているデジタルデータの値を比較し、両者が一致するまで電流を流すことによって、画素４０に対するＰＷＭを実行することが可能となる。また、カウンター２６とデータレジスタ３２とが一致すれば画素４０に対する点灯電流Ｉｏｎの供給は停止され、画素４０は消灯される。
【００８９】
上述した動作により、階調クロックＣＬＫｇの先頭のパルスＰＮ１（階調制御開始パルスＰＳ）から画像データＤＡＴｐが示す階調の値（階調データ）に達するまで点灯電流Ｉｏｎが画素４０に流される。したがって、階調データが示す階調に相当する時間幅（点灯期間ＰＷｏｎ）で、画素４０に点灯電流Ｉｏｎを供給することが可能となり、表示画面１０ｄ（ユニット表示画面１１ｄ）を構成する画素４０（ＬＥＤ）の階調を表現することができる。
【００９０】
時間幅（点灯期間ＰＷｏｎ）によって画素４０（ＬＥＤ）の発光輝度が決まることから、ＬＥＤで構成された表示ユニット１１（ユニット表示画面１１ｄ）での階調表示（階調表示は、表示画面の明暗として認識される。）を実行することができる。このような階調表示は、上述したとおり、パルス幅変調（ＰＷＭ）方式と呼ばれるＤ／Ａ変換の方法の一つである。
【００９１】
図４は、本発明の実施の形態１に係る表示装置を構成するユニット制御部の概略回路ブロックを示す回路ブロック図である。
【００９２】
本実施の形態に係るユニット制御部２１の構成は、比較例で示したユニット制御部２１とほぼ同様である。つまり、本実施の形態に係るユニット制御部２１は、複数の画素４０のそれぞれに対応させて配置された画素制御部２２と、画素制御部２２の動作タイミング（画素４０の点灯タイミング、消灯タイミング）を調整するタイミング調整部２４とを備える。
【００９３】
また、タイミング調整部２４は、図３で説明したとおり、タイミング制御回路２５、カウンター２６に加えて階調クロック調整回路２７を備える。なお、階調クロック調整回路２７は、全てのユニット制御部２１に設けても良く、あるいは突発電流の大きさを考慮して必要に応じた適宜の間隔で設けても良い。
【００９４】
本実施の形態では、階調クロック調整回路２７は、入力された階調クロックＣＬＫｇと、カウンター２６との間に配置されている。つまり、ユニット制御部２１の入力側に配置されている。したがって、入力された階調クロックＣＬＫｇが有するパルス波形を変更することが可能となり、前段の階調クロックＣＬＫｇとは異なる階調クロックＣＬＫｇをカウンター２６に入力して階調制御開始パルスＰＳ（図５Ａ〜図５Ｃ参照）の位置を変更する。
【００９５】
また、次段のユニット制御部２１へは、変更後の階調クロックＣＬＫｇを伝送することによって、次段のユニット制御部２１による次の変更を実行させることができる。
【００９６】
上述した比較例に係る表示装置１０では、全ての表示ユニット１１に同一の階調クロックＣＬＫｇが供給されるので、全ての表示ユニット１１は、同一のタイミング位置に階調制御開始パルスＰＳを形成し、点灯対象となる全ての画素４０は、階調制御開始パルスＰＳによって同時に点灯制御される。
【００９７】
これに対し、本実施の形態では、階調クロック調整回路２７によって表示ユニット１１毎に階調制御開始パルスＰＳの位置を変更することが可能となり、表示ユニット１１の同時点灯を回避して突発電流の発生を防止することができる。つまり、各ユニット制御部２１は、階調制御開始パルスＰＳの位置を変更することから、比較例で生じたような突発電流の発生を回避することができる。
【００９８】
なお、階調クロック調整回路２７の配置は、例示した入力側に限らず、出力側に配置することも可能である。つまり、前段の表示ユニット１１から伝送（入力）された階調クロックＣＬＫｇは、そのまま（階調制御開始パルスＰＳの位置を変更しないで）カウンター２６へ入力し、次段の表示ユニット１１への出力側に階調クロック調整回路２７を配置することによって、次段の表示ユニット１１へ伝送（出力）する階調クロックＣＬＫｇの波形を変更する形態とすることが可能である。このように階調クロック調整回路２７をユニット制御部２１の出力側に配置した場合であっても、本実施の形態と同様の動作を実現することができる。
【００９９】
また、上述したとおり、表示装置１０では、画素４０は、半導体発光素子で構成されている。この構成により、ＬＥＤを採用した消費電力の少ない表示装置１０に対する突入電流に起因する誘導電圧（不要輻射）の発生を防止することができる。なお、画素４０を構成する半導体発光素子（ＬＥＤ）は、赤、緑、青を発光する素子とすることができる。
【０１００】
以下、図５Ａないし図５Ｃに基づいて、階調クロック調整回路２７による作用、階調クロックＣＬＫｇに要求される条件について、さらに説明する。なお、画素制御部２２、タイミング制御回路２５、カウンター２６の基本的な動作は、比較例で説明したとおりであるので、適宜説明を省略し、以下では、本発明の主要部である階調クロック調整回路２７および階調クロックＣＬＫｇについて主に説明する。
【０１０１】
図５Ａは、本発明の実施の形態１に係る表示装置の１段目のユニット制御部による画素の点灯状況を波形で説明する波形図である。
【０１０２】
１段目のユニット制御部２１（１段目ユニット制御部）での各部の波形（ラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫ、カウンター２６へ入力される状態の階調クロックＣＬＫｇ、点灯電流Ｉｏｎ）を示す。なお、階調クロックＣＬＫｇは、変更を加えた場合（図５Ｂ、図５Ｃ）と区別するため、図５Ａでは、階調クロックＣＬＫｇ１と表示されている（なお、変更を加えた場合と区別する必要がない場合は、以下、単に階調クロックＣＬＫｇと記載することもある。）。
【０１０３】
本実施の形態に係るユニット制御部２１では、階調クロックＣＬＫｇ１は、表示可能な階調の範囲を規定する仕様階調（例えば、２５６階調）に対応させたパルスＰＮ（例えば、２５６階調に対応させたパルスＰＮ１からパルスＰＮ２５６までのパルス。）で確定された仕様階調パルス期間ＴＳと、仕様階調パルス期間ＴＳに対して追加されたパルスＰＮ（例えば、パルスＰＮ２５７からパルスＰＮ２６５までの９個のパルス。）で確定された冗長パルス期間ＴＲとを備える。
【０１０４】
また、階調制御開始パルスＰＳは、パルスＰＮ１と一致し、パルスＰＮ１に対応する階調制御開始位置ＳＰ１（以下、単に階調制御開始位置ＳＰとすることがある。）で点灯を開始する。画素４０を点灯させる点灯電流Ｉｏｎの点灯期間ＰＷｏｎは、例えば「階調＝５」の場合を示し、パルス幅ＰＷｏｎ１（点灯期間ＰＷｏｎ１）となっている。つまり、階調クロックＣＬＫｇ１のパルスＰＮ１からパルスＰＮ５までの５個のパルスをカウンター２６でカウントしたとき、画素４０の点灯状態を終了し、消灯する。
【０１０５】
冗長パルス期間ＴＲのパルス数は、表示装置１０を構成する表示ユニット１１（ユニット制御部２１）の個数に対応させたパルス数以上とすることで、各ユニット制御部２１での階調制御開始パルスＰＳの位置を変更することができる。つまり、本実施の形態では、パルスＰＮ２５７からパルスＰＮ２６５までの９個のパルスを追加していることから、表示ユニット１１−１ないし表示ユニット１１−８までの８個の表示ユニット１１に対し、それぞれでの階調制御開始パルスＰＳを異ならせることができる。
【０１０６】
なお、図５Ａに示す階調クロックＣＬＫｇ１は、１段目のユニット制御部２１に供給されることから、階調クロック調整回路２７を機能させない状態（階調クロック調整回路２７を設けない状態）としたときの波形として示す。つまり、階調クロック調整回路２７による波形処理が階調クロックＣＬＫｇに施されないことから、比較例（図１１参照）と同様の動作波形となり、ユニット制御部２１（１段目）は、比較例と同様の動作状態となる。
【０１０７】
また、次段（２段目）のユニット制御部２１へは、階調クロックＣＬＫｇ１がそのまま伝送され、次段のユニット制御部２１（階調クロック調整回路２７）によって階調クロックＣＬＫｇ２（図５Ｂ参照）に変更される。
【０１０８】
本実施の形態に係るユニット制御部２１では、比較例と異なり、２段目以降のユニット制御部２１と１段目のユニット制御部２１とは、階調制御開始パルスＰＳの位置がそれぞれ異ならせた状態としてある（図５Ｂ、図５Ｃ参照）。また、各ユニット制御部２１での階調制御開始パルスＰＳを異ならせることから、階調クロックＣＬＫｇが冗長パルス期間ＴＲで有するパルスＰＮの数は、ユニット制御部２１の個数に対応させて追加されている。
【０１０９】
例えば、横方向８列（図１参照）とされた表示ユニット１１−１、表示ユニット１１−２、・・・、表示ユニット１１−８の８個（ユニット制御部２１の８個）に対して、パルスＰＮ２５７、・・・、パルスＰＮ２６５の９個を追加した状態としてある。なお、階調クロックＣＬＫｇの仕様階調パルス期間ＴＳに冗長パルス期間ＴＲを追加する変更は、表示ユニット１１の段数に応じて適宜設定することが可能である。
【０１１０】
例えば、８個の表示ユニット１１（例えば、表示ユニット１１−１ないし表示ユニット１１−８）に対して２段毎に階調クロックＣＬＫｇを変更する場合は、１段目、２段目の表示ユニット１１には基本となる階調クロックＣＬＫｇをそのまま供給し、３段目、４段目に対して１回目の変更を加えた階調クロックＣＬＫｇを供給し、５段目、６段目に対して２回目の変更を加えた階調クロックＣＬＫｇを供給し、７段目、８段目に対して３回目の変更を加えた階調クロックＣＬＫｇを供給することが可能である。
【０１１１】
つまり、階調制御開始パルスＰＳの位置を４箇所に変更することで、８個の表示ユニット１１が同時に点灯される場合に比較して、突入電流を４分の１に抑制することができる。このときの追加のパルス数は、追加された階調制御開始パルスＰＳの位置に対応させて少なくとも３個とすれば良い。
【０１１２】
比較例では、全てのユニット制御部２１が同一の階調制御開始パルスＰＳ（階調制御開始位置ＳＰ１）で点灯され、全ての画素４０に対して同一のタイミングで点灯電流Ｉｏｎによる駆動がなされることから、点灯時の突発電流による誘導電圧が発生する恐れが生じる。
【０１１３】
これに対して、本実施の形態に係るユニット制御部２１では、２段目以降のユニット制御部２１に階調クロック調整回路２７を設け、各ユニット制御部２１での階調制御開始パルスＰＳの位置を異ならせることから、突発電流の発生を効果的に防止することができる。
【０１１４】
図５Ｂは、本発明の実施の形態１に係る表示装置の２段目のユニット制御部による画素の点灯状況を波形で説明する波形図である。
【０１１５】
１段目のユニット制御部２１に続く２段目のユニット制御部２１（２段目ユニット制御部）での各部の波形（ラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫ、カウンター２６へ入力される状態の階調クロックＣＬＫｇ、点灯電流Ｉｏｎ）を示す。なお、図５Ｂでは、階調クロックＣＬＫｇは、図５Ａで示した階調クロックＣＬＫｇ１と異なることを示すため、階調クロックＣＬＫｇ２と表示されている（なお、他の階調クロックＣＬＫｇと区別する必要がない場合は、以下、単に階調クロックＣＬＫｇと記載することもある。）。また、階調クロックＣＬＫｇ１と階調クロックＣＬＫｇ２との差異を比較して明確に示すため階調クロックＣＬＫｇ１を併せて示す。
【０１１６】
２段目のユニット制御部２１では、階調クロックＣＬＫｇ２は、階調クロック調整回路２７によって階調クロックＣＬＫｇ１に対してパルスＰＮ１を除去した波形とされている。つまり、階調クロックＣＬＫｇ２は、階調クロック調整回路２７によってパルスＰＮ１のパルス波形を解消する処理が施されている。
【０１１７】
また、次段（３段目）のユニット制御部２１へは、階調クロックＣＬＫｇ２がそのまま伝送され、次段のユニット制御部２１（階調クロック調整回路２７）によって階調クロックＣＬＫｇ３（不図示）に変更される。
【０１１８】
上述したとおり、２段目のユニット制御部２１では、階調クロックＣＬＫｇ２は、パルスＰＮ１を除去した波形とされている。したがって、階調制御開始パルスＰＳは、パルスＰＮ２と一致し、パルスＰＮ２に対応する階調制御開始位置ＳＰ２（以下、単に階調制御開始位置ＳＰとすることがある。）で画素４０の点灯を開始する。
【０１１９】
つまり、２段目のユニット制御部２１での階調制御開始位置ＳＰ２（点灯開始位置）は、１段目のユニット制御部２１での階調制御開始位置ＳＰ１に対して仕様階調パルス期間ＴＳで予め設定された階調制御開始パルスＰＳ（パルスＰＮ２）によって確定される構成としてある。したがって、２段目のユニット制御部２１は、１段目のユニット制御部２１に対して点灯開始位置を階調制御開始位置ＳＰ１（例えば、パルスＰＮ１の位置）から階調制御開始位置ＳＰ２（例えば、パルスＰＮ２の位置）へ移動させた状態となる。
【０１２０】
すなわち、画素４０の階調制御を開始する階調制御開始位置ＳＰは、仕様階調パルス期間ＴＳで予め設定された階調制御開始パルスＰＳによって確定される。この構成により、階調制御開始位置ＳＰを容易かつ高精度に確定することが可能となり、制御性の良い階調制御を実行することができる。
【０１２１】
なお、画素４０を点灯させる点灯電流Ｉｏｎの点灯期間ＰＷｏｎは、例えば「階調＝３」の場合を示し、パルス幅ＰＷｏｎ２（点灯期間ＰＷｏｎ２）となっている。つまり、階調クロックＣＬＫｇ２のパルスＰＮ２からパルスＰＮ４までの３個のパルスをカウンター２６でカウントしたとき、画素４０の点灯状態を終了し、消灯する。
【０１２２】
図５Ｃは、本発明の実施の形態１に係る表示装置の７段目のユニット制御部による画素の点灯状況を波形で説明する波形図である。
【０１２３】
例えば、７段目のユニット制御部２１（２段目ユニット制御部）での各部の波形（ラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫ、カウンター２６へ入力される状態の階調クロックＣＬＫｇ、点灯電流Ｉｏｎ）を示す。なお、図５Ｃでは、階調クロックＣＬＫｇは、図５Ａで示した階調クロックＣＬＫｇ１、図５Ｂで示した階調クロックＣＬＫｇ２と異なることを示すため、階調クロックＣＬＫｇ７と表示されている（なお、他の階調クロックＣＬＫｇと区別する必要がない場合は、以下、単に階調クロックＣＬＫｇと記載することもある。）。また、階調クロックＣＬＫｇ１と階調クロックＣＬＫｇ７との差異を比較して明確に示すため階調クロックＣＬＫｇ１を併せて示す。
【０１２４】
７段目のユニット制御部２１では、階調クロックＣＬＫｇ７は、階調クロック調整回路２７によって階調クロックＣＬＫｇ１に対してパルスＰＮ１、・・・、パルスＰＮ６を除去した波形とされている。つまり、階調クロックＣＬＫｇ７は、階調クロック調整回路２７によってパルスＰＮ１、・・・、パルスＰＮ６のパルス波形を解消する処理が施されている。
【０１２５】
また、次段（８段目）のユニット制御部２１へは、階調クロックＣＬＫｇ７がそのまま伝送され、次段のユニット制御部２１（階調クロック調整回路２７）によって階調クロックＣＬＫｇ８（不図示）に変更される。
【０１２６】
上述したとおり、７段目のユニット制御部２１では、階調クロックＣＬＫｇ７は、パルスＰＮ１、・・・、パルスＰＮ６を除去した波形とされている。したがって、階調制御開始パルスＰＳは、パルスＰＮ７と一致し、パルスＰＮ７に対応する階調制御開始位置ＳＰ７（以下、単に階調制御開始位置ＳＰとすることがある。）で画素４０の点灯を開始する。
【０１２７】
つまり、７段目のユニット制御部２１での階調制御開始位置ＳＰ７（点灯開始位置）は、１段目のユニット制御部２１での階調制御開始位置ＳＰ１に対して仕様階調パルス期間ＴＳで予め設定された階調制御開始パルスＰＳ（パルスＰＮ７）によって確定される構成としてある。したがって、７段目のユニット制御部２１は、１段目のユニット制御部２１に対して点灯開始位置を階調制御開始位置ＳＰ１（例えば、パルスＰＮ１の位置）から階調制御開始位置ＳＰ７（例えば、パルスＰＮ７の位置）へ移動させた状態となる。
【０１２８】
すなわち、本実施の形態では、ユニット制御部２１毎に階調クロックＣＬＫｇの１個のパルスに対応させて階調制御開始位置ＳＰを移動させている。したがって、上述したとおり、冗長パルス期間ＴＲが有するパルス数は、ユニット制御部２１の個数と同じ数以上であることが好ましい。
【０１２９】
また、画素４０の階調制御を開始する階調制御開始位置ＳＰは、仕様階調パルス期間ＴＳで予め設定された階調制御開始パルスＰＳによって確定される。この構成により、階調制御開始位置ＳＰを容易かつ高精度に確定することが可能となり、制御性の良い階調制御を実行することができる。
【０１３０】
なお、画素４０を点灯させる点灯電流Ｉｏｎの点灯期間ＰＷｏｎは、例えば「階調＝２５５」の場合を示し、パルス幅ＰＷｏｎ７（点灯期間ＰＷｏｎ７）となっている。つまり、階調クロックＣＬＫｇ７のパルスＰＮ７からパルスＰＮ２６１までの２５５個のパルスをカウンター２６でカウントしたとき、画素４０の点灯状態を終了し、消灯する。
【０１３１】
以上、図５Ａ、図５Ｂ、図５Ｃで説明したとおり、本実施の形態に係るユニット制御部２１では、縦続接続された順番に応じて階調制御開始位置ＳＰ（階調制御開始位置ＳＰ１、階調制御開始位置ＳＰ２、・・・、階調制御開始位置ＳＰ７）が変更される。
【０１３２】
つまり、各段で階調クロックＣＬＫｇから順々にパルスＰＮを１個ずつ削ることから、階調クロックＣＬＫｇのカウント開始タイミングが各段で移行する。したがって、実際にパルス幅変調されるとき、表示ユニット１１毎に点灯電流Ｉｏｎの立ち上がりタイミング（階調制御開始位置ＳＰ）が階調クロックＣＬＫｇのパルスＰＮ１個分ずつ移行する。
【０１３３】
したがって、比較例で生じたような、画素４０の同時点灯という問題を完全に解消することができる。また、階調データが同一の場合、比較例では、消灯タイミングが他のユニット制御部２１（表示ユニット１１）と同一のタイミングとなるが、本実施の形態では、点灯時のタイミングだけでなく、消灯時のタイミングも点灯時と同様に異なる。つまり、点灯時だけではなく、消灯時においても突発電流の発生を防止することが可能となる。
【０１３４】
上述したとおり、本実施の形態に係る表示装置１０は、それぞれ複数の画素４０を有する複数の表示ユニット１１と、表示ユニット１１のそれぞれに対応して配置され画像データＤＡＴｐが指定する階調に応じて画素４０の階調を制御するユニット制御部２１とを備え、ユニット制御部２１は、縦続接続とされ、画素４０の階調を制御する階調クロックＣＬＫｇと画像データＤＡＴｐとを順次後段のユニット制御部２１へ伝送する構成とされた表示装置１０である。
【０１３５】
また、本実施の形態に係る表示装置１０では、階調クロックＣＬＫｇは、表示可能な階調の範囲を規定する仕様階調に対応させたパルスＰＮで確定された仕様階調パルス期間ＴＳと、仕様階調パルス期間ＴＳに対して追加されたパルスＰＮで確定された冗長パルス期間ＴＲとを備える。
【０１３６】
したがって、画像データＤＡＴｐと階調クロックＣＬＫｇに基づいて表示ユニット１１（画素４０）に対する階調制御を開始する階調制御開始位置ＳＰを冗長パルス期間ＴＲのパルス数の範囲内で移動させることが可能となり、画素４０に対する階調制御を同時に開始（点灯を同時に開始）したとき発生する突入電流を表示ユニット１１間で異ならせて抑制し、誘導電圧（不要輻射、不要ノイズ）の発生を防止した表示装置１０とすることができる。
【０１３７】
また、突発電流の発生を抑制することができるので、同時スイッチングによるノイズの発生を防止し、電流供給源５０の安定性を向上させ、表示装置１０の安定した動作を実現することが可能となる。また、どのような表示パターン、どのような表示ユニットの構成に対しても同様に機能させることができる。
【０１３８】
また、上述したとおり、表示装置１０では、冗長パルス期間ＴＲのパルス数は、表示ユニット１１の個数と同じ数以上とされていることが好ましい。この構成により、表示ユニット１１毎に画素４０に対する階調制御開始位置ＳＰを異ならせることが可能となり、突入電流に起因する誘導電圧の発生を容易かつ確実に防止することができる。
【０１３９】
図５Ａないし図５Ｃで説明したとおり、例えば、２段目ではパルスＰＮ１のパルス波形を解消し、・・・、７段目ではパルスＰＮ６を解消している。つまり、本実施の形態に係る表示装置１０（階調クロック調整回路２７）では、仕様階調パルス期間ＴＳの先頭のパルスＰＮに対してパルス波形を解消する処理を施した階調クロックＣＬＫｇを次段のユニット制御部２１へ伝送する。
【０１４０】
したがって、次段の表示ユニット１１での階調制御開始位置ＳＰを消去した先頭のパルスＰＮに続く次のパルスＰＮの位置まで遅らせることが可能となり、複数の表示ユニット１１での突入電流に起因する誘導電圧の発生を容易かつ確実に防止することができる。
【０１４１】
図６に基づいて、階調クロック調整回路２７の機能を実現する回路構成を説明する。
【０１４２】
図６は、本発明の実施の形態１に係る表示装置の階調クロック調整回路の回路ブロックを示す回路構成図である。
【０１４３】
図５Ａないし図５Ｃで説明したとおり、本実施の形態に係る階調クロック調整回路２７は、階調クロックＣＬＫｇが有するパルスＰＮの先頭のパルスを順次除去し、カウンター２６および次段のユニット制御部２１へ伝送する階調クロックＣＬＫｇを形成する。
【０１４４】
階調クロック調整回路２７は、Ｄ−ＦＦ２７ｃへ入力されたラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫ、階調クロックＣＬＫｇ（処理の対象として入力される階調クロックＣＬＫｇＮ）に基づいて、入力した階調クロックＣＬＫｇＮに対して先頭のパルスＰＮを除去し、階調クロックＣＬＫｇＮ＋１として出力する。
【０１４５】
具体的な回路構成は、図６のとおりであり、ラッチ信号ＬＡＴは、インバータ２７ａを介してＤ−ＦＦ２７ｃのＳＥＴ端子へ入力され、ブランク信号ＢＬＮＫは、Ｄ−ＦＦ２７ｃのＤ端子へ入力され、階調クロックＣＬＫｇＮは、インバータ２７ｂを介してＤ−ＦＦ２７ｃのクロック端子ＣＫへ入力される。
【０１４６】
ラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫ、階調クロックＣＬＫｇＮの入力状態に応じてＤ−ＦＦ２７ｃは、マスク信号ＳＭを発生する。マスク信号ＳＭと階調クロックＣＬＫｇＮとのＡＮＤを取ることによって、階調クロックＣＬＫｇＮの先頭のパルスＰＮを除去することが可能となる。つまり、マスク信号ＳＭがオン（Ｈｉｇｈ）のとき、マスクされる信号階調クロックＣＬＫｇＮは、そのまま通過し、マスク信号ＳＭがオフ（Ｌｏｗ）のとき、マスクされる階調クロックＣＬＫｇＮは、ＡＮＤ回路２７ｄの出力がＬｏｗとなることから、消去された状態となる。
【０１４７】
つまり、上述したクロックを消す処理（仕様階調パルス期間ＴＳを構成するパルスＰＮの先頭のパルス波形を解消する処理）は、ラッチ信号ＬＡＴとブランク信号ＢＬＮＫが共にオンでセットされるマスク信号ＳＭを使い、階調クロックＣＬＫｇＮとマスク信号ＳＭとのＡＮＤを取って消去することができる。また、階調クロックＣＬＫｇＮの先頭のパルスＰＮを消去したとき、マスク信号ＳＭをリセットする。
【０１４８】
階調クロックＣＬＫｇＮの先頭のパルスＰＮを消去するという波形処理は、上述した論理を実行する論理回路を設けることにより容易に実現可能である。なお、図６で示す階調クロック調整回路は、一例であり、回路構成については、この構成に限らず、本実施の形態に係るパルス波形の整形を実現するものであれば良い。
【０１４９】
上述したとおり、本実施の形態に係る表示装置１０は、色毎の分割ではなく、縦続接続されている表示ユニット１１の段数に応じて階調制御開始位置ＳＰを設定するので、表示ユニット１１（ユニット制御部２１、具体的には、ＬＥＤ駆動回路）の個数に対応させて、同時スイッチングされる範囲を抑制することができる。
【０１５０】
また、表示ユニット１１毎に階調制御開始位置ＳＰを設定した場合は、同時スイッチングされる画素４０の個数は、表示ユニット１１を構成する画素４０の個数に限定されることから、同時スイッチングの影響を確実に抑制することができる。
【０１５１】
また、階調制御開始位置ＳＰは、階調クロックＣＬＫｇのパルスを増加させることで容易に設定することができるので、信号群ＳＧに対して特別な制御線（信号線）を増加させる必要が無く、通常のデータ伝送の形態を大きく変更する必要がない。
【０１５２】
ＬＥＤの発光色であるＲ（赤）Ｇ（緑）Ｂ（青）別のタイミングによる制御が不要であることから、信号位相調整のような特殊な回路構成が不要である。例えば、階調クロックＣＬＫｇの周期を変えて伝送した場合でも、各表示ユニット１１間の遅延割合は自動的に等間隔に設定されるので、ホスト側での特別のタイミング設定を実行する必要がなく、回路構成を簡略化することができる。
【０１５３】
Ｒ（赤）Ｇ（緑）Ｂ（青）別のタイミングによる制御を施さないことから、複数信号による干渉や不要輻射ノイズなどの問題が発生する恐れがない。また、Ｒ（赤）Ｇ（緑）Ｂ（青）別の制御信号を適用した場合に生じるＲＧＢ制御信号間の基板パターン引き回しによる遅延差集積による誤動作の恐れを抑制することができる。
【０１５４】
信号群ＳＧを構成する信号（画像データＤＡＴｐ、ラッチ信号ＬＡＴ、ブランク信号ＢＬＮＫ、階調クロックＣＬＫｇ）は、それぞれ個別の信号として制御性が良いことから、信頼性の高い表示装置とすることができる。
【０１５５】
＜実施の形態２＞
上述した実施の形態１に対して、種々の変形を施すことが可能である。変形例の一つを実施の形態２として以下に説明する。なお、基本的な構成は、実施の形態１で説明した表示装置１０と同様であるので、適宜符号を援用して説明する。
【０１５６】
実施の形態１では、表示ユニット１１（ユニット制御部２１）毎に階調制御開始パルスＰＳ（階調制御開始位置ＳＰ）を変更する形態とした。つまり、実施の形態１では、表示ユニット１１相互間では、突発電流の発生タイミングを異ならせることが可能である。
【０１５７】
しかし、同一の表示ユニット１１の内部にある画素４０相互間では、階調制御開始パルスＰＳ（階調制御開始位置ＳＰ）は同一であるから、一つの表示ユニット１１に含まれる画素４０の個数が多い場合には、同一タイミングでの点灯により突発電流が発生することが考えられる。本実施の形態に係る表示装置１０（ユニット制御部２１）では、このような場合の対策として、同一の表示ユニット１１内の画素４０に対して階調制御開始パルスＰＳ（階調制御開始位置ＳＰ）を変更したものである。
【０１５８】
本実施の形態に係るユニット制御部２１では、各画素４０に対応させて、例えば、カウンター２６および階調クロック調整回路２７を配置することによって、画素４０毎に階調制御開始パルスＰＳ（階調制御開始位置ＳＰ）を変更することが可能となる。なお、回路構成は実施の形態１で説明した回路構成に限る必要は無く、画素４０毎に階調制御開始パルスＰＳ（階調制御開始位置ＳＰ）を変更することができるものであれば良い。
【０１５９】
つまり、本実施の形態に係る表示装置１０では、ユニット制御部２１は、表示ユニット１１内の画素４０に対応させて階調制御開始位置ＳＰを異ならせる構成としてある。この構成により、表示ユニット１１内の画素４０毎に階調制御開始位置ＳＰを異ならせるので、表示ユニット１１内での突入電流の発生を容易かつ確実に防止することができる。
【０１６０】
なお、画素４０の全てを異なるタイミングで点灯制御する必要はなく、適宜の個数の群にまとめて制御することも可能である。ユニット制御部２１の回路構成の複雑さを考慮すれば、画素４０を適宜の個数の群にまとめて制御することが好ましい。
【０１６１】
＜実施の形態３＞
図７ないし図９に基づいて、本実施の形態に係る表示装置について説明する。なお、基本的な構成は、実施の形態１、実施の形態２で説明した表示装置１０と同様であるので、適宜符号を援用して説明する。
【０１６２】
実施の形態１、実施の形態２では、画像データＤＡＴｐ（階調データ）をシフトレジスタ３１へ伝送し、伝送された画像データＤＡＴｐをデータレジスタ３２にラッチし、データレジスタ３２にラッチした階調データに基づいて階調クロックＣＬＫｇをカウントし、各画素４０の点灯期間ＰＷｏｎに対応させて点灯電流Ｉｏｎを制御するというＰＷＭ方式とした。
【０１６３】
これに対し、シフトレジスタ３１を適用しないで、より直接的に点灯期間ＰＷｏｎを制御することも可能である。つまり、本実施の形態は、シフトレジスタ３１を用いないで点灯期間ＰＷｏｎを制御する方式に関する。
【０１６４】
図７は、本発明の実施の形態３に係る表示装置のユニット制御部が備える階調照合テーブルを模式的に示す説明図であり、（Ａ）は階調照合テーブルの内容を示すデータ図表、（Ｂ）は階調照合テーブルの配置状態を示す概略ブロック図である。なお、特徴部分であるユニット制御部のみを図示する。
【０１６５】
各表示ユニット１１が備えるユニット制御部２１は、シフトレジスタ３１の代わりに画像データ処理部６０を備え、画像データ処理部６０は階調照合テーブル６１を備える。また、主制御部２０から伝送された画像データＤＡＴｐは、画像データ処理部６０に入力される。
【０１６６】
階調照合テーブル６１は、画像データＤＡＴｐが指定する階調と、階調に対応する点灯期間データＤＰＷとを照合させてある。例えば、画像データＤＡＴｐが指定する階調が１、２、・・・、２５６（つまり、例えば２５６階調に対応する画像データＤＡＴｐ）であれば、階調「１、２、・・・、２５６」に対応させて点灯期間データＤＰＷは、「ＤＰＷ１、ＤＰＷ２、・・・、ＤＰＷ２５６」のようにして、メモリに記憶されている。なお、階調「１、２、・・・、２５６」には、階調クロックＣＬＫｇのパルス数を「１、２、・・・、２５６」として対応付けることが可能である（図７（Ａ）の参考図表参照。）。
【０１６７】
つまり、主制御部２０から伝送された画像データＤＡＴｐは、画像データ処理部６０が備える階調照合テーブル６１で点灯期間データＤＰＷと照合される。したがって、画像データ処理部６０は、階調照合テーブル６１を用いて、画像データＤＡＴｐが指定する階調に対応する点灯期間データＤＰＷを抽出することができる。
【０１６８】
階調照合テーブル６１で抽出された点灯期間データＤＰＷは、データレジスタ３２へ転送され、実施の形態１、実施の形態２と同様の処理によって、画素４０の点灯期間ＰＷｏｎが制御される。
【０１６９】
上述したとおり、本実施の形態に係る表示装置１０では、ユニット制御部２１は、画像データＤＡＴｐが指定する階調と階調に対応する点灯期間ＰＷｏｎとを照合させた階調照合テーブル６１を備え、画像データＤＡＴｐが指定する階調に対応する点灯期間データＤＰＷを階調照合テーブル６１から抽出し、階調制御開始位置ＳＰから点灯期間ＰＷｏｎを開始する構成としてある。したがって、シフトレジスタ３１を省略することから、ユニット制御部２１の回路構成を簡略化することができる。
【０１７０】
なお、階調照合テーブル６１は、例えば、マスクＲＯＭのように予め記憶内容を固定されたメモリで構成することが可能である。また、その他の構成は、実施の形態１、実施の形態２と同様であるので説明を省略する。
【０１７１】
図８は、図７に示した階調照合テーブルの変形例を示す図表である。
【０１７２】
階調照合テーブル６１は、上述したとおり、画像データＤＡＴｐが指定する階調と、階調に対応する点灯期間データＤＰＷとを照合させてある。本変形例では、画像データＤＡＴｐが指定する階調をデータ番号ＤＮｏで示したものである。
【０１７３】
たとえば、赤色の階調「１、２、・・・、２５６」を、データ番号ＤＮｏ「００１Ｒ、００２Ｒ、・・・、２５６Ｒ」として規定し、緑色の階調「１、２、・・・、２５６」を、データ番号ＤＮｏ「００１Ｇ、００２Ｇ、・・・、２５６Ｇ」として規定し、青色の階調「１、２、・・・、２５６」を、データ番号ＤＮｏ「００１Ｂ、００２Ｂ、・・・、２５６Ｂ」として規定する。
【０１７４】
また、階調照合テーブル６１では、データ番号ＤＮｏ「００１Ｒ、００１Ｇ、００１Ｂ」に点灯期間データ「ＤＰＷ１」、データ番号ＤＮｏ「００２Ｒ、００２Ｇ、００２Ｂ」に点灯期間データ「ＤＰＷ２」、・・・、データ番号ＤＮｏ「２５６Ｒ、２５６Ｇ、２５６Ｂ」に点灯期間データ「ＤＰＷ２５６」が対応させてあり、データ番号ＤＮｏに対応させて点灯期間データＤＰＷを抽出することができる。
【０１７５】
データ番号ＤＮｏに対応させて抽出された点灯期間データＤＰＷに応じて、図７と同様の処理が施され、画素４０の点灯時間ＰＷｏｎが制御される。
【０１７６】
上述したとおり、本変形例に係る表示装置１０では、画像データＤＡＴｐは、階調をデータ番号ＤＮｏで示し、階調照合テーブル６１は、データ番号ＤＮｏと点灯期間ＰＷｏｎとを照合させてあり、ユニット制御部２１は、データ番号ＤＮｏに対応する点灯期間ＰＷｏｎに応じて画素４０の階調を制御する構成としてある。
【０１７７】
したがって、画像データＤＡＴｐの構成を簡略化することが可能となり、ユニット制御部２１の回路構成を簡略化することができる。つまり、伝送する画像データＤＡＴｐのデータ量を抑制して表示ユニット１１の動作速度を抑制することが可能となり、不要輻射や消費電力を抑制することができる。
【０１７８】
図９は、本発明の実施の形態３に係る階調照合テーブルのデータの外部から書き込む状態を示す概略ブロック図である。
【０１７９】
本実施の形態に係る表示装置１０の階調照合テーブル６１は、シリアルデータ伝送経路６３に接続され、外部から階調照合テーブル６１へのデータの書き込みが可能な構成とされている。つまり、階調照合テーブル６１は、書き込み司令信号ＷＥおよび書き込みデータＷＤＴを伝送するシリアルデータ伝送経路６３に接続されている。
【０１８０】
階調照合テーブル６１に対してデータ書き込みモードを書き込み指令信号ＷＥに基づいて制御シーケンスで指定し、縦続接続されたシリアルデータ伝送経路６３を介して階調照合テーブル６１に必要なデータ（階調と点灯期間データとの照合表）を書き込むことができる。
【０１８１】
上述したとおり、本実施の形態に係る表示装置１０は、縦続接続されたユニット制御部２１の全てに対してシリアルにデータを伝送するシリアルデータ伝送経路６３を備え、階調照合テーブル６１は、シリアルデータ伝送経路６３を介して外部からデータの書き込みが可能な構成とされ、全てのユニット制御部２１の階調照合テーブル６１に対する外部からのデータの書き込みは、階調照合テーブル６１への書き込みを実行する制御シーケンスモードで実行される構成としてある。
【０１８２】
したがって、簡単な構成のシリアルデータ伝送経路６３を設けることにより、階調照合テーブル６１のデータの書き込みを外部から容易に実行することが可能となる。
【０１８３】
その他の構成は、図７の場合、実施の形態１、実施の形態２の場合と同様であるので、説明を省略する。
【符号の説明】
【０１８４】
１０  表示装置
１０ｄ  表示画面
１１、１１−１〜１１−３２  表示ユニット
１１ｄ  ユニット表示画面
２０  主制御部
２１  ユニット制御部
２２  画素制御部
２４  タイミング調整部
２５  タイミング制御回路
２６  カウンター
２７  階調クロック調整回路
３１  シフトレジスタ
３２  データレジスタ
３４  コンパレータ
３６  ＪＫ−ＦＦ
３８  画素ドライバー
３８ｃ  定電流回路
３８ｓ  スイッチングトランジスタ
４０  画素（半導体発光素子、ＬＥＤ）
５０  電流供給源
６０  画像データ処理部
６１  階調照合テーブル
６３  シリアルデータ伝送経路
ＢＬＮＫ  ブランク信号
ＣＬＫｇ  階調クロック
ＣＴｎ  カウント値
ＤＡＴｐ  画像データ
ＤＡＴｒ  出力値
ＤＮｏ  データ番号
ＤＰＷ  点灯期間データ
ＤＴｉｎ  入力端子
ＤＴｏｕｔ  出力端子
ＥＱ  出力端
ＩｎＡ  入力端
ＩｎＢ  入力端
Ｉｏｎ  点灯電流
ＬＡＴ  ラッチ信号
ＬＡＴｒ  レジスタラッチ信号
ＬＥ  ラッチ制御端子
ＰＮ、ＰＮ１〜ＰＮ２６５  パルス
ＰＳ  階調制御開始パルス
ＰＷｏｎ  点灯期間
ＰＷｏｎ１、ＰＷｏｎ２、ＰＷｏｎ７  パルス幅（点灯期間）
Ｑ  出力
ＳＧ  信号群
ＳＰ  階調制御開始位置
ＳＰ１、ＳＰ２、ＳＰ７  階調制御開始位置
Ｓｒｓ  リセット信号
Ｔｆ１、Ｔｆ２、Ｔｆ３、Ｔｆ４  転送タイミング
ＴＲ  冗長パルス期間
Ｔｒ７、Ｔｒ８  レジスタラッチタイミング
ＴＳ  仕様階調パルス期間
ＷＤＴ  書き込みデータ
ＷＥ  書き込み指令信号
【図１】
2010217568.tif 000003
【図２】
2010217568.tif 000004
【図３】
2010217568.tif 000005
【図４】
2010217568.tif 000006
【図５Ａ】
2010217568.tif 000007
【図５Ｂ】
2010217568.tif 000008
【図５Ｃ】
2010217568.tif 000009
【図６】
2010217568.tif 000010
【図７】
2010217568.tif 000011
【図８】
2010217568.tif 000012
【図９】
2010217568.tif 000013
【図１０】
2010217568.tif 000014
【図１１】
2010217568.tif 000015