(57)【要約】【課題】ＩＣチップと配線基板との接着部分が複雑な形状になる領域と端子間のピッチが狭小化した領域とが混在するときにＩＣチップの配線基板への実装を低コストで行う。【解決手段】配線基板１０にＩＣチップ２０が実装された実装構造において、比較的狭いピッチで比較的小さいサイズのバンプ２２ｂが配置されている領域では、ＡＣＦ３によって配線基板１０とＩＣチップ２０との接着が行われ、配線基板１０とＩＣチップ２０との接着部分の形状が矩形以外の形状となっている領域もしくは配線基板１０の厚さが一定とはなっていない領域では、ＡＣＰ４によって配線基板１０とＩＣチップ２０との接着が行われる。【選択図】図１
2010182705.tif 000002
【特許請求の範囲】
【請求項１】
配線基板に集積回路チップが実装された実装構造であって、
前記配線基板と前記集積回路チップとを電気的に接続するための１以上の突起電極を含む複数の突起電極が前記集積回路チップに設けられ、
前記複数の突起電極は、一群の突起電極である第１の突起電極群と、互いに隣接する突起電極間の間隔が前記第１の突起電極群以下とされている第２の突起電極群とからなり、
前記第１の突起電極群が配置されている第１の領域では、ペースト状の接着剤によって前記配線基板と前記集積回路チップとが接着され、
前記第２の突起電極群が配置されている第２の領域では、フィルム状の接着剤によって前記配線基板と前記集積回路チップとが接着されていることを特徴とする、実装構造。
【請求項２】
前記第２の領域には、前記第２の突起電極群として２００ミクロン以下のピッチで複数の突起電極が配置されていることを特徴とする、請求項１に記載の実装構造。
【請求項３】
前記第１の領域においては、前記配線基板と前記集積回路チップとの接着部分の形状が矩形以外の形状となっている、もしくは、前記配線基板の厚さが一定とはなっていないことを特徴とする、請求項１または２に記載の実装構造。
【請求項４】
前記集積回路チップの周縁部の４辺のうちの１辺およびその対辺のそれぞれに前記第２の突起電極群が配置され、
前記配線基板と前記集積回路チップとは、各第２の突起電極群毎に用意された前記フィルム状の接着剤によって、当該各第２の突起電極群を介して接着されていることを特徴とする、請求項１から３までのいずれか１項に記載の実装構造。
【請求項５】
前記集積回路チップに設けられている複数の突起電極は、前記配線基板と前記集積回路チップとの間で電気信号を伝達するための信号用突起電極と、前記信号用突起電極以外の突起電極であるダミー突起電極とからなり、
前記信号用突起電極は、前記第２の突起電極群のみに含まれていることを特徴とする、請求項１から４までのいずれか１項に記載の実装構造。
【請求項６】
前記配線基板と前記集積回路チップとの接着部分の形状が開口を有する形状であることを特徴とする、請求項１から５までのいずれか１項に記載の実装構造。
【請求項７】
前記集積回路チップはセンサーチップであることを特徴とする、請求項６に記載の実装構造。
【請求項８】
前記配線基板には、突起電極として前記第１の突起電極群と前記第２の突起電極群とが設けられた第１の集積回路チップと、突起電極として前記第２の突起電極群が設けられた第２の集積回路チップとが実装され、
前記第１の集積回路チップにおいて、前記第２の突起電極群は、当該第１の集積回路チップの周縁部の４辺のうち前記第２の集積回路チップに隣接する辺に設けられ、
前記第１の集積回路チップにおいて前記第２の突起電極群が設けられている領域と前記第２の集積回路チップにおいて前記第２の突起電極群が設けられている領域とでは、前記第１の集積回路チップおよび前記第２の集積回路チップと前記配線基板とが一片の前記フィルム状の接着剤によって接着されていることを特徴とする、請求項１から７までのいずれか１項に記載の実装構造。
【請求項９】
前記第１の集積回路チップに設けられている突起電極の高さと前記第２の集積回路チップに設けられている突起電極の高さとが異なるときに、高い方の突起電極が設けられている集積回路チップと前記配線基板との間に前記フィルム状の接着剤に積層するようにして前記ペースト状の接着剤が塗布されている領域があることを特徴とする、請求項８に記載の実装構造。
【請求項１０】
前記ペースト状の接着剤は、異方性導電ペーストであることを特徴とする、請求項１から９までのいずれか１項に記載の実装構造。
【請求項１１】
前記フィルム状の接着剤は、異方性導電フィルムであることを特徴とする、請求項１から１０までのいずれか１項に記載の実装構造。
【請求項１２】
前記配線基板は、ガラス基板であることを特徴とする、請求項１から１１までのいずれか１項に記載の実装構造。
【請求項１３】
一群の突起電極である第１の突起電極群と、互いに隣接する突起電極間の間隔が前記第１の突起電極群以下とされている第２の突起電極群とが設けられている集積回路チップの配線基板への実装方法であって、
前記配線基板上の領域のうち前記配線基板と前記集積回路チップとが前記第２の突起電極群を介して接続されるべき領域にフィルム状の接着剤を貼り付けるフィルム状接着剤貼り付け工程と、
前記配線基板上の領域のうち前記配線基板と前記集積回路チップとが前記第１の突起電極群を介して接続されるべき領域にペースト状の接着剤を塗布するペースト状接着剤塗布工程と、
前記フィルム状接着剤貼り付け工程によって前記配線基板に貼り付けられたフィルム状の接着剤と前記ペースト状接着剤塗布工程によって前記配線基板に塗布されたペースト状の接着剤とを介して前記集積回路チップを前記配線基板に圧着させる圧着工程と
を含むことを特徴とする、実装方法。
【請求項１４】
前記フィルム状接着剤貼り付け工程では、前記配線基板上の領域のうち、前記第２の突起電極群として前記集積回路チップに２００ミクロン以下のピッチで配置されている複数の突起電極を介して前記配線基板と前記集積回路チップとが接続されるべき領域に、前記フィルム状の接着剤が貼り付けられることを特徴とする、請求項１３に記載の実装方法。
【請求項１５】
前記ペースト状接着剤塗布工程では、前記配線基板上の領域のうち、前記配線基板と前記集積回路チップとが接着されるべき部分の形状が矩形以外の形状となっている領域、もしくは、前記配線基板の厚さが一定とはなっていない領域に、前記ペースト状の接着剤が塗布されることを特徴とする、請求項１３または１４に記載の実装方法。
【請求項１６】
前記集積回路チップの周縁部の４辺のうちの１辺を構成する第１周縁部およびその対辺を構成する第２周縁部に前記第２の突起電極群が配置され、
前記フィルム状接着剤貼り付け工程は、前記配線基板上の前記第１周縁部に対応する領域に前記フィルム状の接着剤を貼り付ける第１のフィルム状接着剤貼り付け工程と、前記配線基板上の前記第２周縁部に対応する領域に前記フィルム状の接着剤を貼り付ける第２のフィルム状接着剤貼り付け工程とからなることを特徴とする、請求項１３から１５までのいずれか１項に記載の実装方法。
【請求項１７】
突起電極として前記第１の突起電極群と前記第２の突起電極群とが設けられた第１の集積回路チップと、突起電極として前記第２の突起電極群が設けられた第２の集積回路チップとを前記配線基板に実装する、請求項１３から１６までのいずれか１項に記載の実装方法であって、
前記フィルム状接着剤貼り付け工程では、前記第１の集積回路チップにおいて前記第２の突起電極群が設けられている領域および前記第２の集積回路チップにおいて前記第２の突起電極群が設けられている領域のすべてが含まれるように、一片の前記フィルム状の接着剤が前記配線基板に貼り付けられることを特徴とする、実装方法。
【請求項１８】
前記圧着工程では、前記第１の集積回路チップの周縁部の４辺のうち前記第２の突起電極群が設けられている辺が前記第２の集積回路チップに隣接するように、前記第１の集積回路チップが前記配線基板上に配置されることを特徴とする、請求項１７に記載の実装方法。
【請求項１９】
前記第１の集積回路チップに設けられている突起電極の高さと前記第２の集積回路チップに設けられている突起電極の高さとが異なるときに、前記配線基板上の領域であって前記フィルム状接着剤貼り付け工程によって前記フィルム状の接着剤が貼り付けられた領域のうち高い方の突起電極が設けられている集積回路チップと対向する領域に、前記フィルム状の接着剤に積層するように前記ペースト状の接着剤を塗布する重ね塗り工程を更に含むことを特徴とする、請求項１７または１８に記載の実装方法。
【請求項２０】
前記ペースト状接着剤塗布工程では、前記ペースト状の接着剤として異方性導電ペーストが前記配線基板に塗布されることを特徴とする、請求項１３から１９までのいずれか１項に記載の実装方法。
【請求項２１】
前記フィルム状接着剤貼り付け工程では、前記フィルム状の接着剤として異方性導電フィルムが前記配線基板に貼り付けられることを特徴とする、請求項１３から２０までのいずれか１項に記載の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の実装方法および実装構造に関し、より詳しくは、導電性の接着剤を用いてＩＣ（集積回路）チップを配線基板に実装する方法およびその方法によって得られる実装構造に関する。
【背景技術】
【０００２】
近年、電子機器の小型化や薄型化への要求が高まっている。それに伴い、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：集積回路）チップを配線基板に実装する方法に関して、様々な提案がなされている。例えば、ごく小さい領域でＩＣチップの配線基板への実装を実現する手法として、「フリップチップ実装」と呼ばれる実装方法が知られている。フリップチップ実装とは、「ベアチップ」と呼ばれるパッケージ化されていないＩＣチップの表面（ひょうめん）に「バンプ」と呼ばれる突起電極を形成し、回路面を下に向けて配線基板に直接電気接続する実装方法である。
【０００３】
フリップチップ実装に際して、配線基板とＩＣチップとの接着には一般的に異方性導電材料が用いられる。異方性導電材料は、圧着部における厚さ方向に対しては導電性を有し、圧着部における面方向に対しては絶縁性を有する接続材料である。異方性導電性材料は、主に導電性粒子と接着剤とから構成されている。接着の際には、接着部分に熱と圧力が加えられることにより、接着剤が押し広げられる。このとき、対向する電極間に１個以上の導電性粒子が挟みこまれる（捕捉される）ことにより、対向する電極間が電気的に導通する。なお、導電性粒子の接着剤への充填量については、電極の接続面積や電極間スペースに応じて設計される。
【０００４】
異方性導電材料としては、典型的には、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ：異方性導電ペースト）と呼ばれるペースト状の接着剤とＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：異方性導電フィルム）と呼ばれるフィルム状の接着剤とが知られている。ＡＣＰおよびＡＣＦは、エポキシ樹脂などの熱硬化性樹脂から成る接着剤の中にニッケル粒子や金めっきプラスチック粒子などの導電性粒子を分散させた接着剤である。ＡＣＰについては、配線基板等への塗布がディスペンサを用いて行われるので、接着部分が複雑な形状や段差のある形状であっても、比較的容易に塗布が行われる。しかし、ＡＣＰはペースト状であるため、導電性粒子の流動性が高い。このため、ＡＣＰについては、接着の際に電極間に導電性粒子が捕捉されにくいという不利な点がある。これに対して、ＡＣＦは、フィルム状であって、所定幅でロール状に巻かれた状態で供給される。このため、接着部分の形状が例えば図１４（平面図）に示すような平面ロの字形状のときには、開口部を金型で切り抜くなどの工程が必要となりコスト増となる。また、接着部分の形状が図１５（断面図）に示すような段差のある形状のときには、ＡＣＦがフィルム状であることに起因して、高さの調整が困難となる。しかしながら、ＡＣＦについては、接着の際に電極間に導電性粒子が捕捉されやすく電気的導通が確実に確保されるという利点がある。
【０００５】
ところで、電子機器の小型化や薄型化に伴い、ＩＣチップの端子間のピッチの狭小化や電極パッドの微細化が進んでいる。そこで、導電性粒子の捕捉のされやすさの観点から、フリップチップ実装の際に接着剤としてＡＣＦが採用されることが多くなっている。以下、図１６を参照しつつ、フリップチップ実装によってＩＣチップを配線基板に実装する方法について説明する。
【０００６】
まず、図１６（ａ）に示すように、ＩＣチップ２０との電気的接続のための端子部を含む配線パターン１２が形成された配線基板１０が準備される。なお、この配線基板１０については、ガラス基板等の硬質基板であっても良いし、フレキシブル基板であっても良い。また、ベアチップ状態のＩＣチップ２０が準備され、例えば電気めっきによる方法やワイヤボンディング装置を用いた方法により、図１６（ｂ）に示すように電極パッド上にバンプ２２が形成される。
【０００７】
次に、ＩＣチップ２０上に形成されたバンプ２２と配線基板１０上の端子部とを電気的に接続するための接着剤として、ＡＣＦ３が準備される。ＡＣＦ３は、ＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ  Ｔｅｒｅｐｈｔｈａｌａｔｅ：ポリエチレンテレフタレート）フィルムなどのセパレータ３１上に形成され、また、セパレータ３１と共に送り出しリール３０にロール状に巻かれた状態で供給される。そして、図１６（ｃ）に示すように、送り出しリール３０からセパレータ３１と共にＡＣＦ３が巻き出され、ＩＣチップ２０のサイズに応じてＡＣＦ３の切断が行われる。その後、図１６（ｄ）に示すように、ＡＣＦ貼付けツール３２を下降させることにより、切断後のＡＣＦ３が配線基板１０に貼り付けられてセパレータ３１から分離される。さらに、図１６（ｅ）に示すように、圧着ツール５０によるＩＣチップ２０の配線基板１０への熱圧着が行われる。その熱圧着は、ＩＣチップ２０上に設けられたバンプ２２と配線基板１０上の端子部とが位置合わせされた状態で行われる。以上のようにして、配線基板１０へのＩＣチップ２０の実装が行われる。
【０００８】
なお、本願発明に関連して、以下のような先行技術が知られている。特開２００７−２７４８３号公報には、ＩＣチップのバンプと基板端子とが接触する部分には導電性粒子を多く含む異方性導電層を配置し、異方性導電層よりも少ない導電性粒子を含む接着フィルムを異方性導電層を覆うように配置することにより、高密度実装の際のショートを防止する技術が開示されている。特開２００２−１１０７４１号公報には、ＩＣチップの外周部全体にＡＣＦを形成し、ＩＣチップの４隅角部にＮＣＰ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ：非導電ペースト）を形成して、ＩＣチップを基板に熱圧着させることにより、ＩＣチップの４隅角部の割れを防止する技術が開示されている。特開平７−９９２１４号公報には、光学ガラスにＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープを接着し、当該ＴＡＢテープとＣＣＤの電極パッドとを異方性導電膜を介して電気的に接続することにより、ＣＣＤの実装プロセスを簡便にする技術が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−２７４８３号公報
【特許文献２】特開２００２−１１０７４１号公報
【特許文献３】特開平７−９９２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、電子機器の高機能化に伴い、配線基板１０とＩＣチップ２０との接着部分の形状に関し、端子間のピッチが狭小化した領域と図１４や図１５に示したような複雑な形状の領域とが混在することが生じつつある。例えば、ガラス基板１０上に液晶ドライバ２０ｂとＣＣＤセンサーチップ２０ａとを並べて配置した装置について、図１７（平面模式図）を参照しつつ説明する。液晶ドライバ２０ｂについては、全体において電極パッドの面積は小さくされ端子間のピッチは狭小化されている。一方、ＣＣＤセンサーチップ２０ａについては、符号９１で示す領域では、電極パッドの面積は小さくされ端子間のピッチは狭小化されているが、符号９２で示す領域では、電極パッドの面積は大きくされ端子間のピッチも比較的大きくされている。また、センサーチップ２０ａの中央部には、受光用のマイクロレンズ２４が設けられている。このような構成において、ＣＣＤセンサーチップ２０ａとガラス基板１０との接着にＡＣＰが採用されると、符号９１で示す領域において電極間に捕捉される導電性粒子が不足して電気的な導通が充分に確保されないことがある。一方、ＣＣＤセンサーチップ２０ａとガラス基板１０との接着にＡＣＦが採用されると、マイクロレンズ２４の領域に対応する開口部をＡＣＦに設ける必要が生じ、上述したように開口部を金型で切り抜くなどの工程が必要となりコスト増となる。
【００１１】
そこで本発明は、ＩＣチップと配線基板との接着部分が複雑な形状になる領域と端子間のピッチが狭小化した領域とが混在するときにＩＣチップの配線基板への実装を低コストで行うことを目的とする。
【課題を解決するための手段】
【００１２】
第１の発明は、配線基板に集積回路チップが実装された実装構造であって、
前記配線基板と前記集積回路チップとを電気的に接続するための１以上の突起電極を含む複数の突起電極が前記集積回路チップに設けられ、
前記複数の突起電極は、一群の突起電極である第１の突起電極群と、互いに隣接する突起電極間の間隔が前記第１の突起電極群以下とされている第２の突起電極群とからなり、
前記第１の突起電極群が配置されている第１の領域では、ペースト状の接着剤によって前記配線基板と前記集積回路チップとが接着され、
前記第２の突起電極群が配置されている第２の領域では、フィルム状の接着剤によって前記配線基板と前記集積回路チップとが接着されていることを特徴とする。
【００１３】
第２の発明は、第１の発明において、
前記第２の領域には、前記第２の突起電極群として２００ミクロン以下のピッチで複数の突起電極が配置されていることを特徴とする。
【００１４】
第３の発明は、第１または第２の発明において、
前記第１の領域においては、前記配線基板と前記集積回路チップとの接着部分の形状が矩形以外の形状となっている、もしくは、前記配線基板の厚さが一定とはなっていないことを特徴とする。
【００１５】
第４の発明は、第１から第３までのいずれかの発明において、
前記集積回路チップの周縁部の４辺のうちの１辺およびその対辺のそれぞれに前記第２の突起電極群が配置され、
前記配線基板と前記集積回路チップとは、各第２の突起電極群毎に用意された前記フィルム状の接着剤によって、当該各第２の突起電極群を介して接着されていることを特徴とする。
【００１６】
第５の発明は、第１から第４までのいずれかの発明において、
前記集積回路チップに設けられている複数の突起電極は、前記配線基板と前記集積回路チップとの間で電気信号を伝達するための信号用突起電極と、前記信号用突起電極以外の突起電極であるダミー突起電極とからなり、
前記信号用突起電極は、前記第２の突起電極群のみに含まれていることを特徴とする。
【００１７】
第６の発明は、第１から第５までのいずれかの発明において、
前記配線基板と前記集積回路チップとの接着部分の形状が開口を有する形状であることを特徴とする。
【００１８】
第７の発明は、第６の発明において、
前記集積回路チップはセンサーチップであることを特徴とする。
【００１９】
第８の発明は、第１から第７までのいずれかの発明において、
前記配線基板には、突起電極として前記第１の突起電極群と前記第２の突起電極群とが設けられた第１の集積回路チップと、突起電極として前記第２の突起電極群が設けられた第２の集積回路チップとが実装され、
前記第１の集積回路チップにおいて、前記第２の突起電極群は、当該第１の集積回路チップの周縁部の４辺のうち前記第２の集積回路チップに隣接する辺に設けられ、
前記第１の集積回路チップにおいて前記第２の突起電極群が設けられている領域と前記第２の集積回路チップにおいて前記第２の突起電極群が設けられている領域とでは、前記第１の集積回路チップおよび前記第２の集積回路チップと前記配線基板とが一片の前記フィルム状の接着剤によって接着されていることを特徴とする。
【００２０】
第９の発明は、第８の発明において、
前記第１の集積回路チップに設けられている突起電極の高さと前記第２の集積回路チップに設けられている突起電極の高さとが異なるときに、高い方の突起電極が設けられている集積回路チップと前記配線基板との間に前記フィルム状の接着剤に積層するようにして前記ペースト状の接着剤が塗布されている領域があることを特徴とする。
【００２１】
第１０の発明は、第１から第９までのいずれかの発明において、
前記ペースト状の接着剤は、異方性導電ペーストであることを特徴とする。
【００２２】
第１１の発明は、第１から第１０までのいずれかの発明において、
前記フィルム状の接着剤は、異方性導電フィルムであることを特徴とする。
【００２３】
第１２の発明は、第１から第１１までのいずれかの発明において、
前記配線基板は、ガラス基板であることを特徴とする。
【００２４】
第１３の発明は、一群の突起電極である第１の突起電極群と、互いに隣接する突起電極間の間隔が前記第１の突起電極群以下とされている第２の突起電極群とが設けられている集積回路チップの配線基板への実装方法であって、
前記配線基板上の領域のうち前記配線基板と前記集積回路チップとが前記第２の突起電極群を介して接続されるべき領域にフィルム状の接着剤を貼り付けるフィルム状接着剤貼り付け工程と、
前記配線基板上の領域のうち前記配線基板と前記集積回路チップとが前記第１の突起電極群を介して接続されるべき領域にペースト状の接着剤を塗布するペースト状接着剤塗布工程と、
前記フィルム状接着剤貼り付け工程によって前記配線基板に貼り付けられたフィルム状の接着剤と前記ペースト状接着剤塗布工程によって前記配線基板に塗布されたペースト状の接着剤とを介して前記集積回路チップを前記配線基板に圧着させる圧着工程と
を含むことを特徴とする。
【００２５】
第１４の発明は、第１３の発明において、
前記フィルム状接着剤貼り付け工程では、前記配線基板上の領域のうち、前記第２の突起電極群として前記集積回路チップに２００ミクロン以下のピッチで配置されている複数の突起電極を介して前記配線基板と前記集積回路チップとが接続されるべき領域に、前記フィルム状の接着剤が貼り付けられることを特徴とする。
【００２６】
第１５の発明は、第１３または第１４の発明において、
前記ペースト状接着剤塗布工程では、前記配線基板上の領域のうち、前記配線基板と前記集積回路チップとが接着されるべき部分の形状が矩形以外の形状となっている領域、もしくは、前記配線基板の厚さが一定とはなっていない領域に、前記ペースト状の接着剤が塗布されることを特徴とする。
【００２７】
第１６の発明は、第１３から第１５までのいずれかの発明において、
前記集積回路チップの周縁部の４辺のうちの１辺を構成する第１周縁部およびその対辺を構成する第２周縁部に前記第２の突起電極群が配置され、
前記フィルム状接着剤貼り付け工程は、前記配線基板上の前記第１周縁部に対応する領域に前記フィルム状の接着剤を貼り付ける第１のフィルム状接着剤貼り付け工程と、前記配線基板上の前記第２周縁部に対応する領域に前記フィルム状の接着剤を貼り付ける第２のフィルム状接着剤貼り付け工程とからなることを特徴とする。
【００２８】
第１７の発明は、突起電極として前記第１の突起電極群と前記第２の突起電極群とが設けられた第１の集積回路チップと、突起電極として前記第２の突起電極群が設けられた第２の集積回路チップとを前記配線基板に実装する、第１３から第１６までのいずれかの発明において、
前記フィルム状接着剤貼り付け工程では、前記第１の集積回路チップにおいて前記第２の突起電極群が設けられている領域および前記第２の集積回路チップにおいて前記第２の突起電極群が設けられている領域のすべてが含まれるように、一片の前記フィルム状の接着剤が前記配線基板に貼り付けられることを特徴とする。
【００２９】
第１８の発明は、第１７の発明において、
前記圧着工程では、前記第１の集積回路チップの周縁部の４辺のうち前記第２の突起電極群が設けられている辺が前記第２の集積回路チップに隣接するように、前記第１の集積回路チップが前記配線基板上に配置されることを特徴とする。
【００３０】
第１９の発明は、第１７または第１８の発明において、
前記第１の集積回路チップに設けられている突起電極の高さと前記第２の集積回路チップに設けられている突起電極の高さとが異なるときに、前記配線基板上の領域であって前記フィルム状接着剤貼り付け工程によって前記フィルム状の接着剤が貼り付けられた領域のうち高い方の突起電極が設けられている集積回路チップと対向する領域に、前記フィルム状の接着剤に積層するように前記ペースト状の接着剤を塗布する重ね塗り工程を更に含むことを特徴とする。
【００３１】
第２０の発明は、第１３から第１９までのいずれかの発明において、
前記ペースト状接着剤塗布工程では、前記ペースト状の接着剤として異方性導電ペーストが前記配線基板に塗布されることを特徴とする。
【００３２】
第２１の発明は、第１３から第２０までのいずれかの発明において、
前記フィルム状接着剤貼り付け工程では、前記フィルム状の接着剤として異方性導電フィルムが前記配線基板に貼り付けられることを特徴とする。
【発明の効果】
【００３３】
上記第１の発明によれば、配線基板に集積回路チップが実装された実装構造において、比較的狭いピッチで突起電極が配置されている領域（第２の領域）では、配線基板と集積回路チップとの接着にフィルム状の接着剤が採用され、比較的広いピッチで突起電極が配置されている領域（第１の領域）では、配線基板と集積回路チップとの接着にペースト状の接着剤が採用されている。このため、比較的狭いピッチで突起電極が配置されている領域があっても、すなわち、（接着部の）面積の小さい突起電極が配置されている領域があっても、当該領域において「電極間に導電性粒子が捕捉されず、配線基板と集積回路チップとの間の電気的な導通が確保されない」ということが抑制される。また、比較的広いピッチで突起電極が配置されている領域における（配線基板と集積回路チップとの）接着部の形状が複雑な形状となる場合に、フィルム状の接着剤が採用されたときに必要となる（接着剤の）切り貼り等の工程が不要となり、集積回路チップを配線基板に実装するのに要するコストが低減される。
【００３４】
上記第２の発明によれば、２００ミクロン以下のピッチで複数の突起電極が配置されている領域を有する構成において、上記第１の発明と同様の効果を奏する、集積回路チップの配線基板への実装構造が実現される。
【００３５】
上記第３の発明によれば、配線基板と集積回路チップとの接着部分が矩形以外の形状となっている領域あるいは配線基板の厚さが一定とはなっていない領域を有する構成において、上記第１または第２の発明と同様の効果を奏する、集積回路チップの配線基板への実装構造が実現される。
【００３６】
上記第４の発明によれば、比較的狭いピッチで配置された一群の突起電極である第２の突起電極群が、集積回路チップの周縁部の４辺のうちの１辺とその対辺とに設けられている。各第２の突起電極群はそれぞれフィルム状の接着剤によって貼り付けられているところ、それらの接着剤の幅は同じ幅となる。このため、２枚のフィルム状の接着剤をそれぞれ配線基板に貼り付けるための工程において貼り付け用のツールの場所を移動させるだけで良く、異なる２つの幅のフィルム状の接着剤を用意する必要や配線基板を回転させる工程を増やす必要がない。
【００３７】
上記第５の発明によれば、電気信号を伝達するための信号用突起電極が設けられている領域では、フィルム状の接着剤によって配線基板と集積回路チップとの接着が行われる。このため、配線基板と集積回路チップとの電気的導通に関し、高い信頼性が得られる。
【００３８】
上記第６の発明によれば、配線基板と集積回路チップとの接着部分が開口を有する形状となる構成において、上記第１から第５までのいずれかの発明と同様の効果を奏する、集積回路チップの配線基板への実装構造が実現される。
【００３９】
上記第７の発明によれば、上記第６の発明と同様の効果を奏する、センサーチップの配線基板への実装構造が実現される。
【００４０】
上記第８の発明によれば、突起電極の形状や配置の異なる２つの集積回路チップが配線基板に実装された実装構造において、一方の集積回路チップにおいて比較的狭いピッチで突起電極が配置されている領域と他方の集積回路チップにおいて比較的狭いピッチで突起電極が配置されている領域とでは、一片のフィルム状の接着剤によって配線基板と集積回路チップとの接着が行われている。このため、本来２回必要となるフィルム状の接着剤の配線基板への貼り付け工程を１回に削減することができる。これにより、突起電極の形状や配置の異なる２つの集積回路チップを配線基板に実装するのに要するコストが低減される。
【００４１】
上記第９の発明によれば、２つの集積回路チップに設けられている突起電極の高さが異なっていても、当該２つの集積回路チップは安定した状態で配線基板に実装される。
【００４２】
上記第１０の発明によれば、比較的広いピッチで突起電極が配置されている領域では、異方性導電ペーストによって配線基板と集積回路チップとの接着が行われる。このため、当該領域において、端子間の短絡を抑制しつつ、配線基板と集積回路チップとの機械的および電気的接続が容易に行われる。
【００４３】
上記第１１の発明によれば、比較的狭いピッチで突起電極が配置されている領域では、異方性導電フィルムによって配線基板と集積回路チップとの接着が行われる。このため、当該領域において、端子間の短絡を抑制しつつ、配線基板と集積回路チップとの機械的および電気的接続が容易に行われる。
【００４４】
上記第１２の発明によれば、上記第１から第１１までのいずれかの発明と同様の効果を奏する、集積回路チップのガラス基板への実装構造が実現される。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施形態におけるＩＣチップの実装構造を示す平面模式図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】上記第１の実施形態において、第２のエリアにおけるバンプの配置について説明するための図である。
【図４】上記第１の実施形態において、配線基板とＩＣチップとの接着について説明するための断面図である。
【図５】上記第１の実施形態における実装工程について説明するための図である。
【図６】上記第１の実施形態の第１の変形例におけるＩＣチップの実装構造を示す平面模式図である。
【図７】ＡＣＦについて説明するための図である。
【図８】上記第１の実施形態の第２の変形例におけるＩＣチップの実装構造を示す平面模式図である。
【図９】図８のＢ−Ｂ線断面図である。
【図１０】本発明の第２の実施形態におけるＩＣチップの実装構造を示す平面模式図である。
【図１１】図１０のＣ−Ｃ線断面図である。
【図１２】上記第２の実施形態における実装工程について説明するための図である。
【図１３】上記第２の実施形態において、第１のＩＣチップの配置について説明するための図である。
【図１４】ＡＣＦによる接着が困難な形状について説明するための図である。
【図１５】ＡＣＦによる接着が困難な形状について説明するための図である。
【図１６】従来例における実装工程について説明するための図である。
【図１７】従来例における課題について説明するための図である。
【発明を実施するための形態】
【００４６】
以下、添付図面を参照しつつ本発明の実施形態について説明する。
【００４７】
＜１．第１の実施形態＞
＜１．１  実装構造＞
図１は、本発明の第１の実施形態におけるＩＣチップ２０の配線基板１０への実装構造を示す平面模式図である。また、図２は、図１のＡ−Ａ線断面図である。本実施形態における実装構造は、ガラス基板である配線基板１０と、ＩＣチップ２０とによって構成されている。なお、このＩＣチップ２０は、パッケージ化されていない「ベアチップ」と呼ばれる状態のものである。また、ＩＣチップ２０の平面視での大きさは、例えば、５ｍｍ×５ｍｍである。配線基板１０には、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：インジウム錫酸化物）などの導電性薄膜による配線パターン１２が形成されている。配線パターン１２には、ＩＣチップ２０との電気的接続のための端子部が含まれている。ＩＣチップ２０には、半導体素子などが集積されているチップ本体の底面から突出するように複数のバンプ２２ａ，２２ｂが設けられている。そして、配線基板１０とＩＣチップ２０とは、ＡＣＦ３やＡＣＰ４などの異方性導電接着剤によって互いに接着されている。なお、図１では、配線パターン１２を省略している。
【００４８】
配線基板１０とＩＣチップ２０とが接着されている領域は、図１に示すように、２つの領域に分けられる。一方の領域（「第１のエリア」という。）においては、比較的サイズの大きいバンプ２２ａが平面コの字型に配置されている。他方の領域（「第２のエリア」という。）においては、比較的サイズの小さいバンプ２２ｂが比較的狭い間隔（ピッチ）で一列に配置されている。第２のエリアにおいては、具体的には、図３に示すようにピッチＬが２００ミクロン以下となるように一列に複数のバンプ２２ｂが配置されている。なお、以下においては、第１のエリアに配置されている一群のバンプ２２ａのように比較的サイズが大きくまた比較的複雑な形状（矩形以外の形状）をなすよう配置された一群のバンプのことを「第１のバンプ群」といい、第２のエリアに配置されている一群のバンプ２２ｂのように比較的サイズが小さくまた矩形をなすよう配置された一群のバンプのことを「第２のバンプ群」という。
【００４９】
以上のような構成において、配線基板１０とＩＣチップ２０とは、第１のエリアにおいてはＡＣＰ４によって接着され、第２のエリアにおいてはＡＣＦ３によって接着されている。すなわち、第１のバンプ群が配置されている領域（配線基板１０とＩＣチップ２０との接着部分の形状が図１４や図１５に示したような複雑な形状となる領域）においてはＡＣＰ４による接着が行われ、第２のバンプ群が配置されている領域（端子間のピッチが狭小化されている領域）においてはＡＣＦ３による接着が行われている。
【００５０】
図４は、配線基板１０とＩＣチップ２０との接着について説明するための断面図である。上述したように、配線基板１０上に形成された配線パターン１２には端子部１４が含まれており、ＩＣチップ２０にはバンプ２２が設けられている。配線基板１０とＩＣチップ２０とは、図４に示すように、端子部１４とバンプ２２とが位置合わせされた状態で異方性導電接着剤５によって互いに接着されている。異方性導電接着剤５は、エポキシ樹脂などの熱硬化性の絶縁性樹脂とニッケル粒子や金めっきプラスチック粒子などの導電性粒子６とによって構成されている。そして、端子部１４とバンプ２２との間に、図４で符号７で示すように導電性粒子６が捕捉されている。これにより、配線基板１０とＩＣチップ２０との間の電気的な導通が確保されている。なお、上述したように、第１のエリアにおいては異方性導電接着剤５としてＡＣＰ４が採用され、第２のエリアにおいては異方性導電接着剤５としてＡＣＦ３が採用されている。
【００５１】
＜１．２  実装方法＞
次に、図５を参照しつつ、配線基板１０へのＩＣチップ２０の実装方法（実装工程）について説明する。
【００５２】
まず、図５（ａ）に示すように、ＩＣチップ２０との電気的接続のための端子部を含む配線パターン１２が形成された配線基板１０が準備される。また、表面（ひょうめん）に電極パッド（不図示）が形成されたＩＣチップ２０が準備され、例えば電気めっきによる方法やワイヤボンディング装置を用いた方法により、図５（ｂ）に示すように電極パッド上にバンプ２２ａ，２２ｂが形成される。
【００５３】
次に、ＡＣＦ３が準備される。上述のように、ＡＣＦ３は、ＰＥＴフィルムなどのセパレータ３１上に形成され、また、セパレータ３１と共に送り出しリール３０にロール状に巻かれた状態で供給される。そして、図５（ｃ）に示すように、送り出しリール３０からセパレータ３１と共にＡＣＦ３が巻き出され、上記第２のエリアに応じたサイズでＡＣＦ３の切断が行われる。その後、図５（ｄ）に示すように、ＡＣＦ貼付けツール３２を下降させることにより、切断後のＡＣＦ３が配線基板１０に貼り付けられてセパレータ３１から分離される（フィルム状接着剤貼り付け工程）。なお、ＡＣＦ３の貼り付けが行われる際、例えば、ＡＣＦ貼付けツール３２は６０〜９０℃に加熱され、ＡＣＦ３は配線基板１０上に１〜４秒間、圧力１〜５ＭＰａで押圧される。
【００５４】
次に、ＡＣＰ４が準備される。ＡＣＰ４は、図５（ｅ）に示すようにディスペンサ４０を用いて、上記第１のエリアに図１に示すようにコの字型に塗布される（ペースト状接着剤塗布工程）。その後、図５（ｆ）に示すように、圧着ツール５０によるＩＣチップ２０の配線基板１０への熱圧着が行われる（圧着工程）。その熱圧着は、ＩＣチップ２０上に形成されたバンプ２２ａ，２２ｂと配線基板１０上の端子部とが位置合わせされた状態で行われる。なお、熱圧着が行われる際、例えば、圧着ツール５０は１８０〜２５０℃に加熱され、ＩＣチップ２０は配線基板１０上に５〜２０秒間、圧力６０〜２００ＭＰａで押圧される。以上のようにして、配線基板１０へのＩＣチップ２０の実装が行われる。
【００５５】
＜１．３  効果＞
本実施形態によれば、比較的小さいサイズのバンプ２２ｂが狭ピッチで配置されている領域においては、配線基板１０とＩＣチップ２０との接着にはＡＣＦ３が採用されている。このため、ＩＣチップ２０上に形成されたバンプ２２ｂと配線基板１０上の端子部との間に導電性粒子６が捕捉されずに配線基板１０−ＩＣチップ２０間の電気的な導通が確保されないということが抑制される。また、比較的大きいサイズのバンプ２２ａが配置され配線基板１０とＩＣチップ２０との接着部分が複雑な形状となる領域においては、配線基板１０とＩＣチップ２０との接着にはＡＣＰ４が採用されている。このため、仮にＡＣＦ３が採用されたときに必要となる（ＡＣＦ３の）切り貼り等の工程が不要となり、実装工程が短縮される。これにより、ＩＣチップ２０を配線基板１０に実装するのに要するコストが低減される。
【００５６】
また、本実施形態において接着剤として採用されているＡＣＦ３やＡＣＰ４は異方性導電材料である。この異方性導電材料は、圧着部における厚さ方向に対しては導電性を有し、圧着部における面方向に対しては絶縁性を有する接続材料である。このため、端子間の短絡を抑制しつつ、配線基板１０とＩＣチップ２０との機械的接続と電気的接続とをまとめて行うことができる。
【００５７】
＜１．４  変形例＞
＜１．４．１  第１の変形例＞
上記第１の実施形態においては、ＩＣチップ２０の周縁部の４辺のうちの１辺のみに第２のバンプ群が配置されていたが、本発明はこれに限定されない。図６に示すように、ＩＣチップ２０の周縁部の４辺のうちの１辺およびその対辺に第２のバンプ群が配置され、それ以外の辺に第１のバンプ群が配置された構成であっても良い。
【００５８】
本変形例においては、ＩＣチップ２０の周縁部の４辺のうちの１辺およびその対辺に対応する領域（第２のエリア）では、ＡＣＦ３によって配線基板１０とＩＣチップ２０とが接着されており、それ以外の辺に対応する領域（第１のエリア）では、ＡＣＰ４によって配線基板１０とＩＣチップ２０とが接着されている。
【００５９】
実装工程については、図６で符号８１で示す第２のエリアおよび図６で符号８２で示す第２のエリアにおいてそれぞれ上記第１の実施形態と同様にしてＡＣＦ３が配線基板１０に貼り付けられる。詳しくは、第２のエリア８１において図５（ｄ）に示すようにしてＡＣＦ３の貼り付けが行われた（第１のフィルム状接着剤貼り付け工程）後、第２のエリア８２において図５（ｄ）に示すようにしてＡＣＦ３の貼り付けが行われる（第２のフィルム状接着剤貼り付け工程）。すなわち、本変形例においては、ＡＣＦ３を貼り付ける工程が２回必要となる。しかしながら、第２のエリア８１と第２のエリア８２とでは、配線基板１０に貼り付けられるべきＡＣＦ３の幅が同じであるので、ＡＣＦ３の貼り付けが行われる工程において、リールの場所を移動させるだけで良い。
【００６０】
ところで、第１のエリアにおいても配線基板１０とＩＣチップ２０とをＡＣＦ３によって接着させようとすると、ＡＣＦ３の貼り付けが行われる工程において、２つの異なるリール幅のＡＣＦ３を準備することが必要となる。具体的には、第２のエリアでＡＣＦ３の貼り付けが行われる際には、図７（ａ）に示すようなＷ１の幅を有するＡＣＦ３が準備されなければならない。一方、第１のエリアでＡＣＦ３の貼り付けが行われる際には、図７（ｂ）に示すようなＷ２の幅を有するＡＣＦ３が準備されなければならない。このように、ＡＣＦ３の貼り付けが行われる工程において２つの異なるリール幅のＡＣＦ３が用いられることになるので、作業が非効率となる。また、仮に第１のエリアと第２のエリアとで同じリール幅のＡＣＦ３が使用できたとしても、第２のエリアにおいてＡＣＦ３を貼り付ける工程と第１のエリアにおいてＡＣＦ３を貼り付ける工程との間に配線基板１０を９０度回転させる工程が必要となる。
【００６１】
以上より、ＩＣチップ２０上において第１のバンプ群と第２のバンプ群とが図６に示すように配置されているときには、本変形例のように、第１のバンプ群が配置されている領域ではＡＣＰ４によって配線基板１０とＩＣチップ２０とが接着され、第２のバンプ群が配置されている領域ではＡＣＦ３によって配線基板１０とＩＣチップ２０とが接着されることが好ましい。このようにすることにより、比較的小さいサイズのバンプ２２ｂが狭ピッチで配置されている第２のバンプ群がＩＣチップ２０上において２箇所に配置されているときに、低コストでＩＣチップ２０を配線基板１０に実装することが可能となる。
【００６２】
＜１．４．２  第２の変形例＞
図８は、上記第１の実施形態の第２の変形例におけるＩＣチップ２０の配線基板１０への実装構造を示す平面模式図である。また、図９は、図８のＢ−Ｂ線断面図である。本変形例においては、ＩＣチップ２０としてＣＭＯＳセンサーチップが配線基板１０に実装されている。このため、ＩＣチップ２０の中央部に、受光用のマイクロレンズ２４が設けられている。なお、配線基板１０については、上記第１の実施形態と同様、ガラス基板が採用されている。
【００６３】
図８に示すように、比較的大きいサイズの一群のバンプ２２ａからなる第１のバンプ群は平面コの字型に配置され、比較的小さいサイズの一群のバンプ２２ｂからなる第２のバンプ群は矩形をなすよう二列に配置されている。第１のバンプ群が配置されている領域（第１のエリア）では、ＡＣＰ４によって配線基板１０とＩＣチップ２０とが接着され、第２のバンプ群が配置されている領域（第２のエリア）では、ＡＣＦ３によって配線基板１０とＩＣチップ２０とが接着されている。また、本変形例においては、ＩＣチップ２０に設けられているバンプは、電気信号を伝達するためのバンプ（以下、「信号用バンプ」という。）と電気信号を伝達する機能を有さないバンプ（以下、「ダミーバンプ」という。）とに分類される。本変形例においては、信号用バンプは全て第２のバンプ群に含まれている。なお、ダミーバンプは、例えば、ＩＣチップ２０が配線基板１０に安定した状態で実装されることを目的として設けられている。
【００６４】
ところで、ＡＣＦ３とＡＣＰ４とを比較すると、導電性粒子の捕捉のされやすさという点では、上述したようにＡＣＰ４よりもＡＣＦ３の方が優れている。また、ガラスへの密着性という点についても、ＡＣＰ４よりもＡＣＦ３の方が優れている。従って、配線基板１０としてガラス基板が採用されているときには、接着剤としてＡＣＰ４を用いるよりもＡＣＦ３を用いた方が信頼性が高くなる。本変形例においては、第２のバンプ群が配置されている領域においてはＡＣＦ３によって配線基板１０とＩＣチップ２０との接着が行われ、また、信号用バンプは全て第２のバンプ群に含まれている。このため、本変形例に係る構成によると、配線基板１０とＩＣチップ２０との電気的導通に関する高い信頼性が得られる。
【００６５】
なお、例えばグラウンドに接続するための多数の信号用バンプがＩＣチップ２０に設けられているような場合には、必ずしもそれらのバンプ全てが第２のバンプ群に含まれていなくても良く、それらのバンプの一部が第１のバンプ群に含まれていても良い。この理由は、グラウンドに接続するためのバンプが例えば１０個存在するときに、そのうちの１個のバンプで接続不良が生じても、一般に動作上の影響はあまり大きくはならないからである。
【００６６】
＜２．第２の実施形態＞
＜２．１  実装構造＞
図１０は、本発明の第２の実施形態におけるＩＣチップ２０ａ，２０ｂの配線基板１０への実装構造を示す平面模式図である。また、図１１は、図１０のＣ−Ｃ線断面図である。本実施形態における実装構造は、ガラス基板である配線基板１０と、ＣＭＯＳセンサーチップとして機能する第１のＩＣチップ２０ａと、液晶ドライバとして機能する第２のＩＣチップ２０ｂとによって構成されている。なお、これらＩＣチップ２０ａ，２０ｂは、パッケージ化されていない「ベアチップ」と呼ばれる状態のものである。配線基板１０には、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：インジウム錫酸化物）などの導電性薄膜による配線パターン１２が形成されている。配線パターン１２には、ＩＣチップ２０ａ，２０ｂとの電気的接続のための端子部が含まれている。第１のＩＣチップ２０ａには、受光用のマイクロレンズ２４が設けられている。また、第１のＩＣチップ２０ａには比較的大きいサイズの複数のバンプ２２ａ（第１のバンプ群）と比較的小さいサイズの複数のバンプ２２ｂ（第２のバンプ群）とが設けられ、第２のＩＣチップ２０ｂには比較的小さいサイズの複数のバンプ２２ｂ（第２のバンプ群）が設けられている。なお、本実施形態においては、図１１に示すように、第２のＩＣチップ２０ｂに設けられているバンプの高さよりも第１のＩＣチップ２０ａに設けられているバンプの高さの方が高くなっている。配線基板１０とＩＣチップ２０ａ，２０ｂとは、ＡＣＦ３やＡＣＰ４などの異方性導電接着剤によって互いに接着されている。
【００６７】
本実施形態においては、配線基板１０とＩＣチップ２０ａ，２０ｂとの接着が行われている領域は、図１０に示すように３つの領域（「第１のエリア」，「第２のエリア」，および「第３のエリア」）に分けられる。第１のエリアは配線基板１０と第１のＩＣチップ２０ａとの接着が行われる領域であって、当該第１のエリアには第１のバンプ群が平面コの字型に配置されている。第２のエリアは配線基板１０と第１のＩＣチップ２０ａとの接着が行われる領域であって、当該第２のエリアには第２のバンプ群が比較的狭い間隔（ピッチ）で一列に配置されている。第３のエリアは配線基板１０と第２のＩＣチップ２０ｂとの接着が行われる領域であって、当該第３のエリアには第２のバンプ群が比較的狭い間隔（ピッチ）で平面ロの字型に配置されている。
【００６８】
以上のような構成において、第１のエリアでは、配線基板１０と第１のＩＣチップ２０ａとはＡＣＰ４によって接着されている。第２のエリアでは、配線基板１０と第１のＩＣチップ２０ａとはＡＣＦ３とＡＣＰ４とによって接着されている。すなわち、第２のエリアでは、図１１に示すように、ＡＣＦ３に積層するようにＡＣＰ４が塗布されている。第３のエリアでは、配線基板１０と第２のＩＣチップ２０ｂとはＡＣＦ３によって接着されている。ここで、第２のエリアと第３のエリアとでは、一片のＡＣＦ３によって、第１のＩＣチップ２０ａおよび第２のＩＣチップ２０ｂが配線基板１０に接着されている。
【００６９】
＜２．２  実装方法＞
次に、図１２を参照しつつ、配線基板１０へのＩＣチップ２０ａ，２０ｂの実装方法（実装工程）について説明する。
【００７０】
まず、図１２（ａ）に示すように、ＩＣチップ２０ａ，２０ｂとの電気的接続のための端子部を含む配線パターン１２が形成された配線基板１０が準備される。また、表面（ひょうめん）に電極パッドが形成されたＩＣチップ２０ａ，２０ｂが準備され、例えば電気めっきによる方法やワイヤボンディング装置を用いた方法により、図１２（ｂ）に示すように電極パッド上にバンプ２２ａ，２２ｂが形成される。
【００７１】
次に、ＡＣＦ３が準備される。上述のように、ＡＣＦ３は、ＰＥＴフィルムなどのセパレータ３１上に形成され、また、セパレータ３１と共に送り出しリール３０にロール状に巻かれた状態で供給される。そして、図１２（ｃ）に示すように、送り出しリール３０からセパレータ３１と共にＡＣＦ３が巻き出され、第２のエリア内のバンプ２２ｂと第３のエリア内のバンプ２２ｂとが全て含まれるようなサイズとなるよう、ＡＣＦ３が切断される。その後、図１２（ｄ）に示すように、ＡＣＦ貼付けツール３２を下降させることにより、切断後のＡＣＦ３が配線基板１０に貼り付けられてセパレータ３１から分離される（フィルム状接着剤貼り付け工程）。次に、第３のエリアにおいて、圧着ツール５０による第２のＩＣチップ２０ｂの配線基板１０への熱圧着が行われる（圧着工程）。
【００７２】
次に、ＡＣＰ４が準備される。ＡＣＰ４は、図１２（ｅ）に示すようにディスペンサ４０を用いて、まず、上記第１のエリアに図１０に示すようにコの字型に塗布される（ペースト状接着剤塗布工程）。次いで、ＡＣＰ４は、図１２（ｆ）に示すように、上記第２のエリアにおいてＡＣＦ３に積層するように塗布される（重ね塗り工程）。なお、第１のエリアと第２のエリアとを比較すると、単位面積当たりのＡＣＰ４の塗布量は、第２のエリアよりも第１のエリアの方が多くされなければならない。このため、塗布圧力やニードル径が同じ場合、ディスペンサ４０の移動速度は、第２のエリアでの塗布時よりも第１のエリアでの塗布時の方が遅くされなければならない。ＡＣＰ４の塗布の終了後、図１２（ｇ）に示すように、圧着ツール５０による第１のＩＣチップ２０ａの配線基板１０への熱圧着が行われる（圧着工程）。以上のようにして、配線基板１０上に第１のＩＣチップ２０ａと第２のＩＣチップ２０ｂとが実装される。
【００７３】
＜２．３  効果＞
本実施形態によれば、第１のＩＣチップ２０ａに設けられている第２のバンプ群は、第２のＩＣチップ２０ｂに隣接するように配置されている。すなわち、第２のバンプ群２８は、図１３（ａ）や図１３（ｂ）に示すようには配置されず、図１３（ｃ）に示すように配置されている。このような配置にすることにより、第１のＩＣチップ２０ａ上の第２のバンプ群と第２のＩＣチップ２０ｂ上の第２のバンプ群とで矩形が形成されている。これにより、第２のエリアと第３のエリアとで、第１のＩＣチップ２０ａおよび第２のＩＣチップ２０ｂと配線基板１０とを一片のＡＣＦ３によって接着させることが可能となっている。このため、本来第１のＩＣチップ２０ａと第２のＩＣチップ２０ｂとでそれぞれ必要となるＡＣＦ３の配線基板１０への貼り付け工程を１回に削減することができる（配線基板１０にＡＣＦ３を貼り付ける工程が２回から１回に削減される）。以上より、バンプの形状や配置の異なる２つのＩＣチップ（本実施形態では、ＣＭＯＳセンサーチップと液晶ドライバ）を配線基板１０に実装するのに要するコストが低減される。
【００７４】
また、上記第１の実施形態と同様、比較的小さいサイズのバンプ２２ｂが狭ピッチで配置されている領域においては、配線基板１０とＩＣチップ２０ａ，２０ｂとの接着にはＡＣＦ３が採用されている。このため、配線基板１０とＩＣチップ２０ａ，２０ｂとの間の電気的な導通が確保されないということが抑制される。また、上記第１の実施形態と同様、比較的大きいサイズのバンプ２２ａが配置され配線基板１０とＩＣチップ２０ａ，２０ｂとの接着部分が複雑な形状となる領域においては、配線基板１０とＩＣチップ２０ａ，２０ｂとの接着にはＡＣＰ３が採用されている。このため、ＡＣＦ３の切り貼り等の工程が不要となり、実装工程が短縮される。以上より、バンプの形状や配置の異なる２つのＩＣチップの配線基板１０への実装が低コストで実現される。
【００７５】
さらに、本実施形態によれば、第１のＩＣチップ２０ａに設けられているバンプの高さと第２のＩＣチップ２０ｂに設けられているバンプの高さとが異なっているところ、ＡＣＦ３に積層するようにしてＡＣＰ４が塗布されることによって、それらバンプの高さの違いに対する調整が施されている。このため、２つのＩＣチップ２０ａ，２０ｂ間におけるバンプの高さの違いにかかわらず、当該２つのＩＣチップ２０ａ，２０ｂは安定した状態で配線基板１０に実装される。
【００７６】
＜３．その他＞
上記各実施形態においては、配線基板１０としてガラス基板が採用されている例を挙げて説明しているが、本発明はこれに限定されない。例えば、ガラス基板以外の硬質基板が配線基板１０として採用されていても良いし、フレキシブル基板が配線基板１０として採用されていても良い。
【００７７】
また、上記各実施形態においては、配線基板１０にＡＣＦ３が貼り付けられた後に配線基板１０にＡＣＰ４が塗布されているが、本発明はこれに限定されず、配線基板１０にＡＣＰ４が塗布された後に配線基板１０にＡＣＦ３が貼り付けられても良い。
【００７８】
さらに、上記各実施形態においては、第１のバンプ群が配置されている領域においては接着剤としてＡＣＰ４が採用されている例を挙げて説明しているが、本発明はこれに限定されない。配線基板１０とＩＣチップ２０との間に電気的な導通が必要とされないダミーバンプが配置されているような領域においては、接着剤として例えばＮＣＰが採用されていても良い。
【符号の説明】
【００７９】
３…ＡＣＦ（異方性導電フィルム）
４…ＡＣＰ（異方性導電ペースト）
５…異方性導電接着剤
６…導電性粒子
１０…配線基板
１２…配線パターン
１４…端子部
２０，２０ａ，２０ｂ…ＩＣチップ（集積回路チップ）
２２，２２ａ，２２ｂ…バンプ
２４…マイクロレンズ
３０…送り出しリール
３１…セパレータ
３２…ＡＣＦ貼付けツール
４０…ディスペンサ
５０…圧着ツール
【図１】
2010182705.tif 000003
【図２】
2010182705.tif 000004
【図３】
2010182705.tif 000005
【図４】
2010182705.tif 000006
【図５】
2010182705.tif 000007
【図６】
2010182705.tif 000008
【図７】
2010182705.tif 000009
【図８】
2010182705.tif 000010
【図９】
2010182705.tif 000011
【図１０】
2010182705.tif 000012
【図１１】
2010182705.tif 000013
【図１２】
2010182705.tif 000014
【図１３】
2010182705.tif 000015
【図１４】
2010182705.tif 000016
【図１５】
2010182705.tif 000017
【図１６】
2010182705.tif 000018
【図１７】
2010182705.tif 000019