(57)【要約】【課題】複数のアンテナおよび複数のチューナ部を搭載する通信装置において消費電力を低減したい。【解決手段】通信装置１１０は、第１チューナ部２０ａ、第２チューナ部２０ｂ、レベルシフタ部３０、復調部４０および固定電圧生成回路５０を備える。第１チューナ部２０ａの高電位側電源端子には電源電圧が供給され、第１チューナ部２０ａの低電位側電源端子と第２チューナ部２０ｂの高電位側電源端子とが接続され、第２チューナ部２０ｂの低電位側電源端子はグラウンドに接続される。固定電圧生成回路５０は、第１チューナ部２０ａの低電位側電源端子と第２チューナ部２０ｂの高電位側電源端子との接続点に接続され、その接続点電圧を固定電圧に固定する。【選択図】図１
2010035047.tif 000002
【特許請求の範囲】
【請求項１】
第１アンテナにより受信される信号の周波数を変換する第１チューナ部と、
第２アンテナにより受信される信号の周波数を変換する第２チューナ部と、
前記第１チューナ部により周波数変換された信号および前記第２チューナ部により周波数変換された信号を並列に受ける復調部と、
前記第１チューナ部と前記復調部との間に接続され、それらの間で送受信される信号の電圧レンジを、前記第２チューナ部と前記復調部との間で送受信される信号の電圧レンジに変換するレベルシフタと、
電源電圧を降圧して固定電圧を生成する固定電圧生成回路と、を備え、
前記第１チューナ部の高電位側電源端子には前記電源電圧が供給され、前記第１チューナ部の低電位側電源端子と前記第２チューナ部の高電位側電源端子とが接続され、前記第２チューナ部の低電位側電源端子はグラウンドに接続され、
前記固定電圧生成回路は、前記第１チューナ部の低電位側電源端子と前記第２チューナ部の高電位側電源端子との接続点に接続され、その接続点電圧を前記固定電圧に固定することを特徴とする通信装置。
【請求項２】
前記第１チューナ部は、第１高電位側電源端子と、第２高電位側電源端子と、それらの共通の低電位側電源端子である第１低電位側電源端子と、を有し、
前記第２チューナ部は、第３高電位側電源端子と、第４高電位側電源端子と、それらの共通の低電位側電源端子である第２低電位側電源端子と、を有し、
前記第１高電位側電源端子には第１電源電圧が供給され、前記第２高電位側電源端子には第２電源電圧が供給され、前記第１低電位側電源端子は前記固定電圧生成回路の出力端子および前記第３高電位側電源端子に接続され、前記第４高電位側電源端子には第３電源電圧が供給され、前記第２低電位側電源端子はグラウンドに接続されることを特徴とする請求項１に記載の通信装置。
【請求項３】
前記固定電圧生成回路は、
ソース端子に前記第１電源電圧が供給され、ドレイン端子が前記接続点に接続され、ゲート端子に、前記接続点電圧が前記固定電圧より低いとき導通させるための信号が印加される第１トランジスタと、
ソース端子が前記グラウンドに接続され、ドレイン端子が前記接続点に接続され、ゲート端子に、前記接続点電圧が前記固定電圧より高いとき導通させるための信号が印加される第２トランジスタと、を有し、
前記第２トランジスタの電流駆動能力が、前記第１トランジスタの電流駆動能力より高く設定されることを特徴とする請求項２に記載の通信装置。
【請求項４】
第１アンテナにより受信される信号の周波数を変換する第１チューナ部と、
第２アンテナにより受信される信号の周波数を変換する第２チューナ部と、
前記第１チューナ部により周波数変換された信号および前記第２チューナ部により周波数変換された信号を並列に受ける復調部と、
前記第１チューナ部と前記復調部との間に接続され、それらの間で送受信される信号の電圧レンジを、前記第２チューナ部と前記復調部との間で送受信される信号の電圧レンジに変換するレベルシフタと、
電源電圧を降圧して固定電圧を生成する固定電圧生成回路と、
高電位側端子が前記第１チューナ部の低電位側電源端子に接続された第１レギュレータと、
高電位側端子が前記第１レギュレータの低電位側端子に接続され、低電位側端子が前記第２チューナ部の高電位側電源端子に接続された第２レギュレータと、を備え、
前記第１チューナ部の高電位側電源端子には前記電源電圧が供給され、前記第２チューナ部の低電位側電源端子はグラウンドに接続され、
前記固定電圧生成回路は、前記第１レギュレータの低電位側端子と前記第２レギュレータの高電位側端子との接続点に接続され、その接続点電圧を前記固定電圧に固定することを特徴とする通信装置。
【請求項５】
前記固定電圧生成回路は、
ソース端子に前記電源電圧が供給され、ドレイン端子が前記接続点に接続され、ゲート端子に、前記接続点電圧が、上記固定電圧より低く設定されている第１閾値電圧より低いとき導通させるための信号が印加される第１トランジスタと、
ソース端子が前記グラウンドに接続され、ドレイン端子が前記接続点に接続され、ゲート端子に、前記接続点電圧が、上記固定電圧より高く設定されている第２閾値電圧より高いとき導通させるための信号が印加される第２トランジスタと、を有することを特徴とする請求項４に記載の通信装置。
【請求項６】
前記第１チューナ部は、第１高電位側電源端子と、第２高電位側電源端子と、それらの共通の低電位側電源端子である第１低電位側電源端子と、を有し、
前記第２チューナ部は、第３高電位側電源端子と、第４高電位側電源端子と、それらの共通の低電位側電源端子である第２低電位側電源端子と、を有し、
前記第１高電位側電源端子には第１電源電圧が供給され、前記第２高電位側電源端子には第２電源電圧が供給され、前記第１低電位側電源端子は前記第１レギュレータの高電位側端子に接続され、前記第３高電位側電源端子は前記第２レギュレータの低電位側端子に接続され、前記第４高電位側電源端子には第３電源電圧が供給され、前記第２低電位側電源端子はグラウンドに接続されることを特徴とする請求項４または５に記載の通信装置。
【請求項７】
前記第１チューナ部および前記第２チューナ部は、それぞれ電圧レベルの異なる複数の電源電圧を受けて動作する場合、それぞれの電源系のうち最も消費電力の大きい電源系を前記第１チューナ部と前記第２チューナ部との間で直列に接続することを特徴とする請求項１から６のいずれかに記載の通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のアンテナと複数のチューナ部を備える通信装置に関する。
【背景技術】
【０００２】
ダイバーシティ受信方式を採用した通信装置が普及している。ダイバーシティ受信方式は、同一の無線信号を複数のアンテナで受信し、複数の受信信号のうち電波状況の優れた信号を選択したり、複数の受信信号を合成したりすることにより、高品質な受信信号を得ることができる。
【０００３】
特許文献１は、アンテナおよびチューナ部をそれぞれ複数備え、ダイバーシティ受信するデジタル放送受信装置を開示する。
【特許文献１】特開２００６−３１１２５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
複数のアンテナを使用する場合、複数のチューナ部が必要となる。その際、アンテナの数と同数の独立のチューナ部を設けると、リアルタイム処理が可能となる。しかしながら、複数のアンテナおよび複数のチューナ部を使用する場合、単一のアンテナおよび単一のチューナ部を使用する場合と比較し、消費電力が増大する。このため、こうした消費電力の低減が求められている。特に、携帯電話機など電池駆動型の機器に適用される場合には、消費電力の低減がより強く求められる。
【０００５】
本発明はこうした状況に鑑みなされたものであり、その目的は、複数のアンテナおよび複数のチューナ部を搭載する通信装置において消費電力を低減することにある。
【課題を解決するための手段】
【０００６】
本発明のある態様の通信装置は、第１アンテナにより受信される信号の周波数を変換する第１チューナ部と、第２アンテナにより受信される信号の周波数を変換する第２チューナ部と、第１チューナ部により周波数変換された信号および第２チューナ部により周波数変換された信号を並列に受ける復調部と、第１チューナ部と復調部との間に接続され、それらの間で送受信される信号の電圧レンジを、第２チューナ部と復調部との間で送受信される信号の電圧レンジに変換するレベルシフタと、電源電圧を降圧して固定電圧を生成する固定電圧生成回路と、を備える。第１チューナ部の高電位側電源端子には電源電圧が供給され、第１チューナ部の低電位側電源端子と第２チューナ部の高電位側電源端子とが接続され、第２チューナ部の低電位側電源端子はグラウンドに接続され、固定電圧生成回路は、第１チューナ部の低電位側電源端子と第２チューナ部の高電位側電源端子との接続点に接続され、その接続点電圧を固定電圧に固定する。
【発明の効果】
【０００７】
本発明によれば、複数のアンテナおよび複数のチューナ部を搭載する通信装置において消費電力を低減することができる。
【発明を実施するための最良の形態】
【０００８】
（実施の形態１）
以下、本発明の実施の形態に係る通信装置として、ＯＦＤＭ（Orthogonal Frequency-Division Multiplexing）を採用したデジタル放送をダイバーシティ受信する通信装置を例に説明する。
図１は、本発明の実施の形態１に係る通信装置１１０の構成を示す図である。実施の形態１に係る通信装置１１０は、第１アンテナ１０ａ、第２アンテナ１０ｂ、第１チューナ部２０ａ、第２チューナ部２０ｂ、レベルシフタ部３０、復調部４０および固定電圧生成回路５０を備える。
【０００９】
第１チューナ部２０ａは、第１アンテナ１０ａにより受信される信号の周波数を変換する。第２チューナ部２０ｂは、第２アンテナ１０ｂにより受信される信号の周波数を変換する。復調部４０は、第１チューナ部２０ａにより周波数変換された信号および第２チューナ部２０ｂにより周波数変換された信号を並列に受ける。レベルシフタ部３０は、第１チューナ部２０ａと復調部４０との間に接続され、それらの間で送受信される信号の電圧レンジを、第２チューナ部２０ｂと復調部４０との間で送受信される信号の電圧レンジに変換する。
【００１０】
以下、より具体的に説明する。第１アンテナ１０ａと第１チューナ部２０ａとの間、および第２アンテナ１０ｂとの第２チューナ部２０ｂには、それぞれ図示しないバンドパスフィルタが設けられる。それぞれのバンドパスフィルタは、第１アンテナ１０ａおよび第２アンテナ１０ｂで受信される高周波信号のうち所望の受信チャンネルに対応する周波数の信号成分を抽出して、第１チューナ部２０ａおよび第２チューナ部２０ｂにそれぞれ出力する。第１チューナ部２０ａおよび第２チューナ部２０ｂは、それらの内部に含まれる図示しないミキサを用いて、それらに入力される高周波信号を中間周波数信号に変換する。第１チューナ部２０ａは変換した中間周波数信号ＩＦを第１容量Ｃ３３を介して、復調部４０に出力する。第２チューナ部２０ｂは変換した中間周波数信号ＩＦを直接、復調部４０に出力する。
【００１１】
レベルシフタ部３０は、第１チューナ部２０ａと復調部４０との間の信号線ごとに様々な形態のレベルシフタを有する。第１容量Ｃ３３もその一種である。第１容量Ｃ３３は直流成分をカットするため、第１チューナ部２０ａから復調部４０に中間周波数信号ＩＦの変化成分のみが伝達される。中間周波数信号ＩＦはアナログ信号で伝達されるため、第１容量Ｃ３３の挿入だけで、良好にレベルシフトすることができる。図１では中間周波数信号ＩＦを伝達する信号線の他に、Ｉ２Ｃでデジタル制御信号を伝達する信号線、およびＡＧＣ（Automatic Gain Control）信号を伝達する信号線を描いている。それらの信号線にそれぞれ挿入される第１レベルシフタ３１および第２レベルシフタ３２の詳細な構成は後述する。
【００１２】
復調部４０は、レベルシフタ部３０を介して第１チューナ部２０ａから入力される中間周波数信号ＩＦ、および第２チューナ部２０ｂから入力される中間周波数信号ＩＦをそれぞれＡ／Ｄ変換した後、ＯＦＤＭ復調する。その後、復調部４０はそれぞれの復調信号を解析して、ダイバーシティ信号処理を行う。たとえば、いずれかの復調信号を選択したり、両者を合成したりする。復調部４０は、ダイバーシティ信号処理した後の信号に対して、デインタリーブ処理および誤り訂正処理を行い、トランスポートストリームデータＤｏｕｔとして外部に出力する。なお、実施の形態では、第１チューナ部２０ａ、第２チューナ部２０ｂおよび復調部４０のそれぞれがワンチップ化されている。
【００１３】
本発明では第１チューナ部２０ａおよび第２チューナ部２０ｂの消費電力について注目する。実施の形態１では説明を単純化するため、第１チューナ部２０ａおよび第２チューナ部２０ｂが一種類の電源系で動作する例を説明する。
【００１４】
固定電圧生成回路５０は、電源電圧（図１では３．６Ｖ）を降圧して固定電圧（図１では１．８Ｖ）を生成する。固定電圧生成回路５０の詳細な構成は後述する。第１チューナ部２０ａの高電位側電源端子Ｖｄｄには電源電圧（図１では３．６Ｖ）が供給され、第１チューナ部２０ａの低電位側電源端子ＧＮＤと第２チューナ部２０ｂの高電位側電源端子Ｖｄｄとが接続され、第２チューナ部２０ｂの低電位側電源端子ＧＮＤはグラウンドに接続される。
【００１５】
固定電圧生成回路５０は、第１チューナ部２０ａの低電位側電源端子ＧＮＤと第２チューナ部２０ｂの高電位側電源端子Ｖｄｄとの接続点Ｎ１（以下、第１接続点Ｎ１と表記する）に接続され、その接続点電圧を固定電圧（図１では１．８Ｖ）に固定する。
【００１６】
（比較例）
図２は、上述の実施の形態１に係る通信装置１１０と比較すべき、比較例に係る通信装置２００の構成を示す図である。図１に示す通信装置１１０と図２に示す通信装置２００とを比較すると、第１アンテナ１０ａおよび第２アンテナ１０ｂへの電源供給方法が異なる。図２に示す通信装置２００では、第１アンテナ１０ａおよび第２アンテナ１０ｂに並列に電源電圧（図２では１．８Ｖ）が供給される。したがって、第１チューナ部２０ａと復調部４０との間でやりとりされる信号の電圧レンジと、第２チューナ部２０ｂと復調部４０との間でやりとりされる信号の電圧レンジが同じであるため、レベルシフタ部３０は設けられない。また、第１チューナ部２０ａと第２チューナ部２０ｂとが接続されないため、それらの間の第１接続点Ｎ１の電圧を固定する必要もなく、固定電圧生成回路５０も設けられない。
【００１７】
以上説明したように実施の形態１によれば、複数のチューナ部の電源系を直列に接続することにより、各チューナ部に流れる電源電流を複数のチューナ部で共有することができ、消費電力を低減することができる。これは、図１に示す通信装置１１０では、第１チューナ部２０ａに流れる電源電流が第２チューナ部２０ｂで再利用されるためである。一方、図２に示す通信装置２００では第１チューナ部２０ａおよび第２チューナ部２０ｂのそれぞれに電源電流が流れるため、消費電力が増大する。
【００１８】
（実施の形態２）
図３は、本発明の実施の形態２に係る通信装置１２０の構成を示す図である。実施の形態２に係る通信装置１２０では、第１チューナ部２０ａおよび第２チューナ部２０ｂが二種類の電源系で動作する例を説明する。第１チューナ部２０ａは、第１高電位側電源端子Ｖｄｄ１、第２高電位側電源端子Ｖｄｄ２、およびそれらの共通の低電位側電源端子である第１低電位側電源端子ＧＮＤ１を有する。第２チューナ部２０ｂは、第３高電位側電源端子Ｖｄｄ３、第４高電位側電源端子Ｖｄｄ４、およびそれらの共通の低電位側電源端子である第２低電位側電源端子ＧＮＤ２を有する。
【００１９】
第１高電位側電源端子Ｖｄｄ１には第１電源電圧（図３では３．６Ｖ）が供給され、第２高電位側電源端子Ｖｄｄ２には第２電源電圧（図３では４．６Ｖ）が供給される。第１低電位側電源端子ＧＮＤ１は固定電圧生成回路５０の出力端子および第３高電位側電源端子Ｖｄｄ３に接続される。第４高電位側電源端子Ｖｄｄ４には第３電源電圧（図３では２．８Ｖ）が供給され、第２低電位側電源端子ＧＮＤ２はグラウンドに接続される。
【００２０】
第１チューナ部２０ａおよび第２チューナ部２０ｂは、それぞれ電圧レベルの異なる複数の電源電圧（図３では、１．８Ｖと２．８Ｖ）を受けて動作する場合、それぞれの電源系のうち最も消費電力の大きい電源系（図３では、１．８Ｖ系）を第１チューナ部２０ａと第２チューナ部２０ｂとの間で直列に接続する。
【００２１】
図４は、実施の形態２に係る通信装置１２０の第１チューナ部２０ａの構成を示す図である。第１チューナ部２０ａは、１．８Ｖ電源ブロック２１および２．８Ｖ電源ブロック２７を有する。１．８Ｖ電源ブロック２１には、ＲＦアンプ２２、ミキサ２３、発振器２４、バンドパスフィルタ２５およびＩＦアンプ２６が含まれる。２．８Ｖ電源ブロック２７には入出力回路２８が含まれる。当然のことながら、第２チューナ部２０ｂの構成も同様である。ただし、ＩＦアンプ２６および入出力回路２８がレベルシフタ部３０を介さずに直接、復調部４０と接続される。
【００２２】
ＲＦアンプ２２は図示しないバンドパスフィルタを介して第１アンテナ１０ａから入力される高周波信号を増幅する。ＲＦアンプ２２はローノイズアンプで構成される。また、ＲＦアンプ２２のゲインは、復調部４０から出力される上記ＡＧＣ信号により適応的に制御される。発振器２４は基準周波数信号をミキサ２３に供給する。この信号の周波数はＰＬＬ回路により制御される。ミキサ２３はＲＦアンプ２２から出力される高周波信号と発振器２４から供給される基準周波数信号とを混合して、その高周波信号を中間周波数信号に変換する。バンドパスフィルタ２５はその中間周波数信号の所望の帯域の成分を抽出する。ＩＦアンプ２６は、バンドパスフィルタ２５により抽出された信号を増幅する。ＩＦアンプ２６のゲインも、復調部４０から出力される上記ＡＧＣ信号により適応的に制御される。入出力回路２８は、第１チューナ部２０ａと復調部４０との間でＩ２Ｃでやりとりされるデジタル制御信号を送受信するためのインタフェースである。
【００２３】
このように、第１チューナ部２０ａおよび第２チューナ部２０ｂ内では、ミキサ２３やＲＦアンプ２２など多数の回路要素が１．８Ｖ電源で動作し、入出力回路２８など少数の回路要素が２．８Ｖ電源で動作する。当然、前者の回路要素に流れる電流の合計が、後者の回路要素に流れる電流の合計より大きくなる。したがって、前者の回路要素に流れる電流を、第１チューナ部２０ａと第２チューナ部２０ｂで共有したほうが、消費電力低減の効果が大きくなる。
【００２４】
図３では、第１チューナ部２０ａおよび第２チューナ部２０ｂのそれぞれについて、低電位側電源端子が一つの例を示しているが、高電位側電源端子の数と対応した数の低電位側電源端子を設ければ、各電源系ごとに第１チューナ部２０ａと第２チューナ部２０ｂとを直列に接続することも可能である。
【００２５】
図５は、実施の形態２に係る固定電圧生成回路５０の構成を示す図である。固定電圧生成回路５０は、第１コンパレータＣＰ５１、第２コンパレータＣＰ５２、第１トランジスタＭ５１、第２トランジスタＭ５２および第２容量Ｃ５１を含む。第１トランジスタＭ５１は、ソース端子に第１電源電圧（図５では３．６Ｖ）が供給され、そのドレイン端子が第１接続点Ｎ１に接続され、ゲート端子に、第１接続点Ｎ１の電圧が上記固定電圧（１．８Ｖ）より低いとき導通させるための信号が印加される。第２トランジスタＭ５２は、ソース端子がグラウンドに接続され、ドレイン端子が第１接続点Ｎ１に接続され、ゲート端子に、第１接続点Ｎ１の電圧が上記固定電圧（１．８Ｖ）より高いとき導通させるための信号が印加される。
【００２６】
以下、より具体的に説明する。第１コンパレータＣＰ５１の反転入力端子には第１リファレンス電圧ｒｅｆ５１が印加される。第２コンパレータＣＰ５２の反転入力端子には第２リファレンス電圧ｒｅｆ５２が印加される。第１リファレンス電圧ｒｅｆ５１および第２リファレンス電圧ｒｅｆ５２は上記固定電圧（１．８Ｖ）に設定される。第１コンパレータＣＰ５１の非反転入力端子および第２コンパレータＣＰ５２の非反転入力端子は、第１接続点Ｎ１に接続される。
【００２７】
第１コンパレータＣＰ５１の出力端子は第１トランジスタＭ５１のゲート端子に接続される。第２コンパレータＣＰ５２の出力端子は第２トランジスタＭ５２のゲート端子に接続される。第１コンパレータＣＰ５１は、第１リファレンス電圧ｒｅｆ５１と、後述する第３接続点Ｎ３の電圧とを比較し、その結果に応じてハイレベル信号またはローレベル信号を第１トランジスタＭ５１のゲート端子に出力する。第２コンパレータＣＰ５２は、第２リファレンス電圧ｒｅｆ５２と、後述する第３接続点Ｎ３の電圧とを比較し、その結果に応じてハイレベル信号またはローレベル信号を第２トランジスタＭ５２のゲート端子に出力する。
【００２８】
第１トランジスタＭ５１は、Ｐチャンネル型のＭＯＳＦＥＴで構成される。第１トランジスタＭ５１のソース端子に電源電圧（図５では３．６Ｖ）が供給され、そのゲート端子は第１コンパレータＣＰ５１の出力端子に接続され、そのドレイン端子は第２トランジスタＭ５２のドレイン端子と接続される。
【００２９】
第２トランジスタＭ５２は、Ｎチャンネル型のＭＯＳＦＥＴで構成される。第２トランジスタＭ５２のソース端子はグラウンドに接続され、そのゲート端子は第２コンパレータＣＰ５２の出力端子に接続され、そのドレイン端子は第１トランジスタＭ５１のドレイン端子と接続される。
【００３０】
第１トランジスタＭ５１および第２トランジスタＭ５２の両ドレイン端子の接続点Ｎ３（以下、第３接続点Ｎ３と表記する）は、第１コンパレータＣＰ５１および第２コンパレータＣＰ５２の両非反転入力端子、ならびに第１接続点Ｎ１に接続される。第３接続点Ｎ３と第１接続点Ｎ１との間の経路とグラウンドとの間に第２容量Ｃ５１が接続される。第２容量Ｃ５１は第３接続点Ｎ３の電圧を平滑化する。
【００３１】
このような構成の固定電圧生成回路５０は、電源電圧（図５では３．６Ｖ）を降圧した電圧を第１接続点Ｎ１に供給しつつ、その電圧を固定するよう作用する。すなわち、第３接続点Ｎ３の電圧が、上記固定電圧（１．８Ｖ）のとき、第１コンパレータＣＰ５１はハイレベル信号を出力し、第１トランジスタＭ５１はオフ状態であり、第２コンパレータＣＰ５２はローレベル信号を出力し、第２トランジスタＭ５２はオフ状態である。
【００３２】
これに対し、第３接続点Ｎ３の電圧が上記固定電圧（１．８Ｖ）より高くなると、第２コンパレータＣＰ５２の出力信号がハイレベルに遷移し、第２トランジスタＭ５２がオンする。これにより、第３接続点Ｎ３の電荷を放電することができ、第３接続点Ｎ３の電圧を低下させることができる。
【００３３】
一方、第３接続点Ｎ３の電圧が上記固定電圧（１．８Ｖ）より低くなると、第１コンパレータＣＰ５１の出力信号がローレベルに遷移し、第１トランジスタＭ５１がオンする。これにより、第３接続点Ｎ３に電荷を充電することができ、第３接続点Ｎ３の電圧を上昇させることができる。
【００３４】
図６は、実施の形態２に係る第１チューナ部２０ａ、第２チューナ部２０ｂおよび固定電圧生成回路５０で使用される電圧およびそれらに流れる電流を説明するための図である。図６において矢印ａは第１チューナ部２０ａの電源動作範囲を示し、その範囲は１．８Ｖから４．６Ｖである。第１チューナ部２０ａの仮想グラウンドが１．８Ｖに設定され、２．８Ｖ電源系もその仮想グラウンドを共通に使用するためである。矢印ｂは第２チューナ部２０ｂの電源動作範囲を示し、その範囲は０Ｖから２．８Ｖである。
【００３５】
点線枠ｃは電源の縦積みブロックを示す。矢印ｄは第１チューナ部２０ａの１．８Ｖ電源系に流れる電流を示す。矢印ｅは第２チューナ部２０ｂの１．８Ｖ電源系に流れる電流を示す。矢印ｆは第１トランジスタＭ５１に流れる調整電流を示す。矢印ｇは第２トランジスタＭ５２に流れる調整電流を示す。矢印ｈは固定電圧生成回路５０内の無駄な電流パスを示す。矢印ｉは第１チューナ部２０ａの２．８Ｖ電源系に流れる電流を示す。矢印ｊは３．６Ｖから２．８Ｖを生成するために、図示しないレギュレータに流す電流を示す。矢印ｋは第２チューナ部２０ｂの２．８Ｖ電源系に流れる電流を示す。
【００３６】
上述したように、第１チューナ部２０ａでは、１．８Ｖ系電源の電流だけでなく、２．８Ｖ系電源の電流も仮想グラウンド（１．８Ｖ）、すなわち第１接続点Ｎ１に流れこむため、第１接続点Ｎ１に吐き出される電流は第２チューナ部２０ｂにより第１接続点Ｎ１から引き抜かれる電流より大きくなる。そこで、第２トランジスタＭ５２の電流駆動能力を、第１トランジスタＭ５１の電流駆動能力より高く設定する。具体的には、第２トランジスタＭ５２のサイズを第１トランジスタＭ５１のサイズより大きくする。たとえば、後者のゲート幅を前者のゲート幅より大きくする。これにより、第１トランジスタＭ５１が第１接続点Ｎ１に吐き出す電流より、第２トランジスタＭ５２が第１接続点Ｎ１から引き抜く電流を小さくする。これにより、仮想グラウンドの電圧レベルを１：１に分圧された電圧レベルに維持することができる。
【００３７】
以上説明したように実施の形態２によれば、各チューナ部が複数の電源系を有する場合も、それら電源系の一つについて実施の形態１と同様の議論があてはまる。その際、それら電源系のうち最も消費電力の大きい電源系を複数のチューナ部で共有すると、消費電力低減の効果が大きくなる。
【００３８】
（実施の形態３）
図７は、本発明の実施の形態３に係る通信装置１３０の構成を示す図である。実施の形態３に係る通信装置１３０は、実施の形態２に係る通信装置１２０の第１チューナ部２０ａと第２チューナ部２０ｂとの間に、第１レギュレータ６０および第２レギュレータ７０が挿入された構成である。
【００３９】
第１高電位側電源端子Ｖｄｄ１には第１電源電圧（図７では４．２Ｖ）が供給され、第２高電位側電源端子Ｖｄｄ２には第２電源電圧（図７では５．２Ｖ）が供給される。第１低電位側電源端子ＧＮＤ１は第１レギュレータ６０の高電位側端子に接続される。第１レギュレータ６０の低電位側端子は第２レギュレータ７０の高電位側端子および固定電圧生成回路５０の出力端子と接続される（以下、これらの接続点を第２接続点Ｎ２と表記する）。第３高電位側電源端子Ｖｄｄ３は第２レギュレータ７０の低電位側端子に接続される。第４高電位側電源端子Ｖｄｄ４には第３電源電圧（図７では２．８Ｖ）が供給される。第２低電位側電源端子ＧＮＤ２はグラウンドに接続される。
【００４０】
図８は、実施の形態３に係る固定電圧生成回路５０、第１レギュレータ６０および第２レギュレータ７０の構成を示す図である。固定電圧生成回路５０内の構成要素は、図５に示す固定電圧生成回路５０内の構成要素と同様である。第１トランジスタＭ５１は、そのソース端子に第１電源電圧（図８では４．２Ｖ）が供給され、そのドレイン端子が第２接続点Ｎ２に接続され、そのゲート端子に、第２接続点Ｎ２の電圧が、上記固定電圧（２．１Ｖ）より低く設定されている第１閾値電圧より低いとき導通させるための信号が印加される。第２トランジスタＭ５２は、そのソース端子がグラウンドに接続され、そのドレイン端子が第２接続点Ｎ２に接続され、そのゲート端子に、第２接続点Ｎ２の電圧が、上記固定電圧（２．１Ｖ）より高く設定されている第２閾値より高いとき導通させるための信号が印加される。
【００４１】
図８では第１リファレンス電圧ｒｅｆ５１が上記第１閾値電圧に設定され、第２リファレンス電圧ｒｅｆ５２が上記第２閾値電圧に設定される。これにより、第２接続点Ｎ２の電圧の小変動に対し、第１トランジスタＭ５１および第２トランジスタＭ５２のいずれもが導通しない不感帯を設定することができる。
【００４２】
第１レギュレータ６０は、第３コンパレータＣＰ６１および第３トランジスタＭ６１を含む。第３コンパレータＣＰ６１の反転入力端子には第３リファレンス電圧ｒｅｆ６１（２．４Ｖ）が印加される。第３コンパレータＣＰ６１の非反転入力端子は第１チューナ部２０ａの低電位側電源端子ＧＮＤ１および第３トランジスタＭ６１のドレイン端子（以下、それらの接続点を第４接続点Ｎ４と表記する）に接続される。第３コンパレータＣＰ６１の出力端子は第３トランジスタＭ６１のゲート端子に接続される。
【００４３】
第３トランジスタＭ６１はＰチャンネル型のＭＯＳＦＥＴで構成される。第３トランジスタＭ６１のソース端子は第２接続点Ｎ２に接続され、そのゲート端子は第３コンパレータＣＰ６１の出力端子と接続され、そのドレイン端子は第４接続点Ｎ４に接続される。
【００４４】
第１レギュレータ６０は以下のように動作する。第４接続点Ｎ４の電圧が第３リファレンス電圧ｒｅｆ６１（２．４Ｖ）より高いとき、第３コンパレータＣＰ６１はハイレベル信号を出力し、第３トランジスタＭ６１の抵抗成分を上昇させ、第４接続点Ｎ４の電圧を低下させる。一方、第４接続点Ｎ４の電圧が第３リファレンス電圧ｒｅｆ６１（２．４Ｖ）より低いとき、第３コンパレータＣＰ６１はローレベル信号を出力し、第３トランジスタＭ６１の抵抗成分を下降させ、第４接続点Ｎ４の電圧を上昇させる。
【００４５】
第２レギュレータ７０は、第４コンパレータＣＰ７１および第４トランジスタＭ７１を含む。第４コンパレータＣＰ７１の反転入力端子には第４リファレンス電圧ｒｅｆ７１（１．８Ｖ）が印加される。第４コンパレータＣＰ７１の非反転入力端子は第２チューナ部２０ｂの第３高電位側電源端子Ｖｄｄ３および第４トランジスタＭ７１のドレイン端子（以下、それらの接続点を第５接続点Ｎ５と表記する）に接続される。第４コンパレータＣＰ７１の出力端子は第４トランジスタＭ７１のゲート端子に接続される。
【００４６】
第４トランジスタＭ７１はＰチャンネル型のＭＯＳＦＥＴで構成される。第４トランジスタＭ７１のソース端子は第２接続点Ｎ２に接続され、そのゲート端子は第４コンパレータＣＰ７１の出力端子と接続され、そのドレイン端子は第５接続点Ｎ５に接続される。
【００４７】
第２レギュレータ７０は以下のように動作する。第４接続点Ｎ４の電圧が第４リファレンス電圧ｒｅｆ７１（１．８Ｖ）より高いとき、第４コンパレータＣＰ７１はハイレベル信号を出力し、第４トランジスタＭ７１の抵抗成分を上昇させ、第５接続点Ｎ５の電圧を低下させる。一方、第５接続点Ｎ５の電圧が第４リファレンス電圧ｒｅｆ７１（１．８Ｖ）より低いとき、第４コンパレータＣＰ７１はローレベル信号を出力し、第４トランジスタＭ７１の抵抗成分を下降させ、第５接続点Ｎ５の電圧を上昇させる。
【００４８】
図９は、実施の形態３に係る第１チューナ部２０ａ、第２チューナ部２０ｂおよび固定電圧生成回路５０で使用される電圧およびそれらに流れる電流を説明するための図である。図９において矢印ｌは第１チューナ部２０ａの電源動作範囲を示し、その範囲は２．４Ｖから５．２Ｖである。第１チューナ部２０ａの仮想グラウンドが２．４Ｖに設定され、２．８Ｖ電源系もその仮想グラウンドを共通に使用するためである。矢印ｍは第２チューナ部２０ｂの電源動作範囲を示し、その範囲は０Ｖから２．８Ｖである。
【００４９】
点線枠ｎは電源の縦積みブロックを示す。矢印ｏは第１チューナ部２０ａの１．８Ｖ電源系に流れる電流を示す。矢印ｐは第１レギュレータ６０に流れる電流を示す。矢印ｑは第２レギュレータ７０に流れる電流を示す。矢印ｒは第２チューナ部２０ｂの１．８Ｖ電源系に流れる電流を示す。矢印ｓは第１トランジスタＭ５１に流れる調整電流を示す。矢印ｔは第２トランジスタＭ５２に流れる調整電流を示す。矢印ｕは固定電圧生成回路５０内の無駄な電流パスを示す。矢印ｖは第１チューナ部２０ａの２．８Ｖ電源系に流れる電流を示す。矢印ｗは４．２Ｖから２．８Ｖを生成するために、図示しないレギュレータに流す電流を示す。矢印ｘは第２チューナ部２０ｂの２．８Ｖ電源系に流れる電流を示す。
【００５０】
実施の形態２のように固定電圧生成回路５０に不感帯を設けない場合（不感帯が非常に小さい場合も含む）、第１チューナ部２０ａの消費電力と第２チューナ部２０ｂの消費電力との差が一時的に増減することにより、第１トランジスタＭ５１による電流の吐き出しと、第２トランジスタＭ５２による電流の引き抜きが繰り返されてしまう。すなわち、第１トランジスタＭ５１および第２トランジスタＭ５２に無駄な調整電流が流れてしまう。
【００５１】
これに対し、実施の形態３のように固定電圧生成回路５０に不感帯を設けると、第１トランジスタＭ５１または第２トランジスタＭ５２は第２接続点Ｎ２の電圧が上記固定電圧（２．１Ｖ）から長期的に大きく離れたときのみ調整電流を流すことになる。ただしこの場合、第２チューナ部２０ｂの仮想電源とすべき、上記固定電圧（２．１Ｖ）のリップルが大きくなってしまう。そこで、第１レギュレータ６０および第２レギュレータ７０を追加して、第１チューナ部２０ａの第１低電位側電源端子ＧＮＤ１の電圧（２．４Ｖ）、および第２チューナ部２０ｂの第３高電位側電源端子Ｖｄｄ３の電圧（１．８Ｖ）のリップルを小さくする。
【００５２】
以上説明したように実施の形態３によれば、実施の形態２と同様の効果を奏する。それに加えて、第１レギュレータ６０および第２レギュレータ７０を追加したことにより、固定電圧生成回路５０に不感帯を設けることができ、固定電圧生成回路５０で消費される無駄な電力を低減することができる。
【００５３】
（実施の形態１〜３の共通の実施例）
以下、実施の形態１〜３に係るレベルシフタ部３０に使用される第１レベルシフタ３１、第２レベルシフタ３２について説明する。ここでは、復調部４０で使用されるデジタル信号のハイレベル信号の電圧が２．８Ｖ、そのローレベル信号の電圧が０Ｖ、第１チューナ部２０ａで使用されるデジタル信号のハイレベル信号の電圧が５．２Ｖ、そのローレベル信号の電圧が２．４Ｖとする例を説明する（実施の形態３の例）。
【００５４】
図１０は、実施例に係る第１レベルシフタ３１の構成を示す図である。第１レベルシフタ３１は復調部４０から第１チューナ部２０ａにＩ２Ｃでデジタル制御信号を伝達する信号線に挿入される。第１レベルシフタ３１は、第３容量Ｃ３１、第１インバータＩＮ３１、第２インバータＩＮ３２、第１抵抗Ｒ３１およびスイッチＳＷ３１を有する。第１インバータＩＮ３１、第２インバータＩＮ３２および第１抵抗Ｒ３１はラッチ回路を構成する。
【００５５】
第３容量Ｃ３１はＤＣカット容量であり、復調部４０から入力されるデジタル信号の直流成分をカットし、その変化分のみを第１インバータＩＮ３１の入力端子に伝達する。第１レベルシフタ３１の出力端子は、第１チューナ部２０ａのＩ２Ｃ端子および第２インバータＩＮ３２の入力端子に接続される。第２インバータＩＮ３２の出力端子は第１抵抗Ｒ３１を介して第１インバータＩＮ３１の入力端子に接続される。
【００５６】
スイッチＳＷ３１は一端に初期信号電圧ＶＨまたはＶＬが供給され、他方が第１インバータＩＮ３１の入力端子に接続される。スイッチＳＷ３１は、リセット信号ｒｓｔが入力されるとオンし、第１インバータＩＮ３１の入力端子に初期信号電圧ＶＨまたはＶＬを与える。ここでは、初期信号電圧として、５．２Ｖか２．４Ｖを与える。第３容量Ｃ３１により、復調部４０から入力されるデジタル信号の直流成分がカットされ、その変化分しか第１インバータＩＮ３１の入力端子に伝達されないため、その入力端子に初期信号電圧ＶＨまたはＶＬを与える必要がある。初期信号電圧ＶＨまたはＶＬが与えられれば、第１インバータＩＮ３１および第２インバータＩＮ３２の作用によりデータ（ハイレベル信号またはローレベル信号の電圧）が保持されるため、スイッチＳＷ３１はオフされる。
【００５７】
上記ラッチ回路は第１チューナ部２０ａの電源電圧範囲で動作する。ここでは、２．４Ｖ〜５．２Ｖの範囲で動作する。これにより、第１インバータＩＮ３１の出力端子から第１チューナ部２０ａのＩ２Ｃ端子に伝達されるデジタル信号は、レベルシフト、ここでは昇圧された後のデジタル信号となる。なお、第１チューナ部２０ａから復調部４０にＩ２Ｃでデジタル制御信号を伝達する信号線に挿入されるレベルシフタにも同様の構成を適用可能である。その場合、上記ラッチ回路は復調部４０の電源電圧範囲で動作する。
【００５８】
図１１は、実施例に係る第１レベルシフタ３１と比較すべき、比較例に係る第１レベルシフタ３９の構成を示す図である。この第１レベルシフタ３９は、実施例に係る第１レベルシフタ３１のラッチ回路の代わりに、第３容量Ｃ３１と第１チューナ部２０ａのＩ２Ｃ端子との間の信号線に第２抵抗Ｒ３２を介して第５リファレンス電圧ｒｅｆを加える構成を加えたものである。たとえば、この信号線に第１チューナ部２０ａの電源電圧範囲の中間電圧が印加される。ここでは、３．８Ｖが印加される。
【００５９】
ただし、この構成では第３容量Ｃ３１により、復調部４０から入力されるデジタル信号の直流成分がカットされ、その変化分しか当該信号線に伝達されないため、当該デジタル信号が長時間変化しない場合、ハイレベル信号またはローレベル信号の電圧が保持できなくなり、上記中間電圧になってしまう。この点、実施例に係る第１レベルシフタ３１では当該デジタル信号が長時間変化しない場合でも、上記ラッチ回路によりハイレベル信号またはローレベル信号の電圧が保持される。
【００６０】
図１２は、実施例に係る第１レベルシフタ３１の第２インバータＩＮ３２の構成例を示す図である。第５トランジスタＭ３１および第６トランジスタＭ３２は、プッシュプル回路を構成する。すなわち、第５トランジスタＭ３１はＰチャンネル型のＭＯＳＦＥＴで構成され、第６トランジスタＭ３２はＮチャンネル型のＭＯＳＦＥＴで構成される。第５トランジスタＭ３１および第６トランジスタＭ３２のゲート端子に同一の入力信号ＩＮが入力される。第５トランジスタＭ３１のドレイン端子と第６トランジスタＭ３２のドレイン端子とは接続され、その接続点から出力信号ＯＵＴが出力される。
【００６１】
図１２では、第５トランジスタＭ３１および第６トランジスタＭ３２のそれぞれのソース端子にダイオードが接続される。ここでは第５トランジスタＭ３１のソース端子と高電位側電源電圧ＶＨとの間に第７トランジスタＭ３３を挿入し、第６トランジスタＭ３２のソース端子と低電位側電源電圧ＶＬとの間に第８トランジスタＭ３４を挿入する。
【００６２】
第７トランジスタＭ３３はＰチャンネル型のＭＯＳＦＥＴで構成され、そのソース端子は高電位側電源電圧ＶＨに接続され、そのドレイン端子は第５トランジスタＭ３１のソース端子と接続され、そのゲート端子はそのドレイン端子とダイオード接続される。第８トランジスタＭ３４はＮチャンネル型のＭＯＳＦＥＴで構成され、そのソース端子は低電位側電源電圧ＶＬに接続され、そのドレイン端子は第６トランジスタＭ３２のソース端子と接続され、そのゲート端子はそのドレイン端子とダイオード接続される。
【００６３】
この構成によれば、出力信号ＯＵＴがローレベル信号のとき、その電圧が第８トランジスタＭ３４の閾値電圧分だけ高くなる。一方、ハイレベル信号のとき、その電圧が第７トランジスタＭ３３の閾値電圧分だけ低くなる。このように出力信号ＯＵＴの振幅を制限することができる。これにより、第２インバータＩＮ３２の出力信号ＯＵＴが第１インバータＩＮ３１の閾値電圧に到達しない可能性を低減することができる。また、その閾値電圧に到達するまでの時間を短縮することができ、高速化することもできる。
【００６４】
図１３は、実施例に係る第２レベルシフタ３２の構成を示す図である。第２レベルシフタ３２は復調部４０から第１チューナ部２０ａにＡＧＣ信号を伝達する信号線に挿入される。第１チューナ部２０ａ内のＲＦアンプ２２およびＩＦアンプ２６は中間周波数信号ＩＦの電圧レベルに応じて適応的に制御される。復調部４０内の図示しないＡＧＣ信号生成回路は、入力される中間周波数信号ＩＦの電圧レベルに応じてＰＷＭ信号形式のＡＧＣ信号を生成する。このＡＧＣ信号はデューティ比が高いほど、ＲＦアンプ２２およびＩＦアンプ２６のゲインを上げるよう作用し、デューティ比が低いほど、ＲＦアンプ２２およびＩＦアンプ２６のゲインを下げるよう作用する。
【００６５】
図１３に示す第２レベルシフタ３２の構成は、図１０に示す第１レベルシフタ３１の構成にＲＣ積分回路を追加したものである。すなわち、第１インバータＩＮ３１の出力端子と、第１チューナ部２０ａのＡＧＣ端子との間の信号線に第３抵抗Ｒ３３が直列に接続され、第３抵抗Ｒ３３と第１チューナ部２０ａのＡＧＣ端子との間の信号線と低電位側電源電圧ＶＬとの間に第４容量Ｃ３２が接続される。これにより、デューティ比に応じた電圧レベルを持つ信号に変換することができる。
【００６６】
図１４は、実施例に係る第２レベルシフタ３２と比較すべき、比較例に係る第２レベルシフタ３８の構成を示す図である。この第２レベルシフタ３８は、実施例に係る第２レベルシフタ３２の第３容量Ｃ３１および上記ラッチ回路の代わりに非反転増幅回路が追加されたものである。この非反転増幅回路は、オペアンプＯＰ３２、第４抵抗Ｒ３４および第５抵抗Ｒ３５で構成される。オペアンプＯＰ３２の反転入力端子は、第４抵抗Ｒ３４を介してグラウンドに接続されるとともに、第５抵抗Ｒ３５を介してオペアンプＯＰ３２の出力端子に接続される。オペアンプＯＰ３２の非反転入力端子は、上記ＲＣ積分回路の出力端子に接続される。
【００６７】
上記ＲＣ積分回路によりアナログ信号に変換されたＡＧＣ信号は、オペアンプＯＰ３２の非反転入力端子に入力される。このＡＧＣ信号は、第４抵抗Ｒ３４の抵抗値と第５抵抗Ｒ３５の抵抗値との比に応じて設定される増幅率で増幅され、出力される。
【００６８】
上記ＲＣ積分回路は復調部４０の電源電圧範囲で動作し、上記非反転増幅回路は第１チューナ部２０ａの電源電圧範囲と復調部４０の電源電圧範囲を合わせた範囲で動作する。ここでは、上記ＲＣ積分回路は０Ｖ〜２．８Ｖの範囲で動作し、上記非反転増幅回路は０Ｖ〜５．２Ｖの範囲で動作する。したがって、オペアンプＯＰ３２内のトランジスタは高耐圧なものである必要がある。この点、図１３に示す第２レベルシフタ３２を構成する上記ラッチ回路は、２．４Ｖ〜５．２Ｖの範囲で動作する。したがって、上記ラッチ回路内のトランジスタは、オペアンプＯＰ３２内のトランジスタほど高耐圧なものを使用する必要がない。
【００６９】
図１５は、実施例に係る第１チューナ部２０ａおよび第２チューナ部２０ｂの各電源端子に接続されるデカップリング容量の接続例を説明するための図である。図１５に示す例は第３実施の形態に準拠している。すなわち、第１チューナ部２０ａの第２高電位側電源端子Ｖｄｄ２には５．２Ｖ、第１チューナ部２０ａの第１高電位側電源端子Ｖｄｄ１には４．２Ｖ、第１チューナ部２０ａの第１低電位側電源端子ＧＮＤ１には２．４Ｖ、第２チューナ部２０ｂの第４高電位側電源端子Ｖｄｄ４には２．８Ｖ、第２チューナ部２０ｂの第３高電位側電源端子Ｖｄｄ３には１．８Ｖ、第２チューナ部２０ｂの第２低電位側電源端子ＧＮＤ２には０Ｖがそれぞれ供給される。
【００７０】
ここで、各電源電圧を供給する各電源線と０Ｖを供給するグラウンド線との間にそれぞれデカップリング容量を接続する。すなわち、５．２Ｖ電源線とグラウンド線との間に第５容量Ｃ２１を、４．２Ｖ電源線とグラウンド線との間に第６容量Ｃ２２を、２．４Ｖ電源線とグラウンド線との間に第７容量Ｃ２３を、２．８Ｖ電源線とグラウンド線との間に第８容量Ｃ２４を、１．８Ｖ電源線とグラウンド線との間に第９容量Ｃ２５をそれぞれ接続する。
【００７１】
図１６は、実施例に係るデカップリング容量の接続例と比較すべき、比較例に係るデカップリング容量の接続例を説明するための図である。比較例では、第１チューナ部２０ａおよび第２チューナ部２０ｂごとにデカップリング容量が独立して設けられる。第１チューナ部２０ａでは、５．２Ｖ電源線と第１チューナ部２０ａの仮想グラウンドである２．４Ｖ電源線との間に第１０容量Ｃ２６を、４．２Ｖ電源線と２．４Ｖ電源線との間に第１１容量Ｃ２７をそれぞれ接続する。第２チューナ部２０ｂでは、２．８Ｖ電源線とグラウンド線との間に第１２容量Ｃ２８を、１．８Ｖ電源線とグラウンド線との間に第１３容量Ｃ２９をそれぞれ接続する。
【００７２】
図１５の実施例に係る接続例と図１６の比較例に係る接続例を比較すると、後者では、全面的に低インピーダンスなグラウンド線（仮想グラウンド線を含む）用の配線層が二層必要となり、基板に積層される配線層の増加につながる。一方、前者では全面的に低インピーダンスなグラウンド線用の配線層が一層ですみ、その増加を抑制することができる。
【００７３】
以上、本発明をいくつかの実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００７４】
実施の形態１〜３では、アンテナおよびチューナ部が二つの例を説明したが、アンテナおよびチューナ部が三つ以上の構成において、三つ以上のチューナ部で電源電流を共有する構成も可能ある。当業者であれば容易に設計することができる。
【００７５】
図１７は、実施の形態３の変形例に係る通信装置１３０の構成を示す図である。この変形例では、復調部４０は、第１アンテナ１０ａおよび第２アンテナ１０ｂの受信状況に応じて、第１チューナ部２０ａおよび第２チューナ部２０ｂのうち優先すべきチューナ部の電源電圧を高くするよう制御する。優先すべきチューナ部とは、受信状況が良好な方のチューナ部であってもよいし、第１チューナ部２０ａおよび第２チューナ部２０ｂが選択的に使用される場合、使用中のチューナ部であってもよい。
【００７６】
図１７では、第２チューナ部２０ｂの電源電圧を１．８Ｖから１．９Ｖに上昇させ、第２チューナ部２０ｂの性能を向上させている。より具体的には、復調部４０は、第１レギュレータ６０内の第３コンパレータＣＰ６１に供給される第３リファレンス電圧ｒｅｆ６１を２．５Ｖに、第２レギュレータ７０内の第４コンパレータＣＰ７１に供給される第４リファレンス電圧ｒｅｆ７１を１．９Ｖに変更するための制御信号を出力する。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態１に係る通信装置の構成を示す図である。
【図２】実施の形態１に係る通信装置と比較すべき、比較例に係る通信装置の構成を示す図である。
【図３】本発明の実施の形態２に係る通信装置の構成を示す図である。
【図４】実施の形態２に係る通信装置の第１チューナ部の構成を示す図である。
【図５】実施の形態２に係る固定電圧生成回路の構成を示す図である。
【図６】実施の形態２に係る第１チューナ部、第２チューナ部および固定電圧生成回路で使用される電圧およびそれらに流れる電流を説明するための図である。
【図７】本発明の実施の形態３に係る通信装置の構成を示す図である。
【図８】実施の形態３に係る固定電圧生成回路、第１レギュレータおよび第２レギュレータの構成を示す図である。
【図９】実施の形態３に係る第１チューナ部、第２チューナ部および固定電圧生成回路で使用される電圧およびそれらに流れる電流を説明するための図である。
【図１０】実施例に係る第１レベルシフタの構成を示す図である。
【図１１】実施例に係る第１レベルシフタと比較すべき、比較例に係る第１レベルシフタの構成を示す図である。
【図１２】実施例に係る第１レベルシフタの第２インバータの構成例を示す図である。
【図１３】実施例に係る第２レベルシフタの構成を示す図である。
【図１４】実施例に係る第２レベルシフタと比較すべき、比較例に係る第２レベルシフタの構成を示す図である。
【図１５】実施例に係る第１チューナ部および第２チューナ部の各電源端子に接続されるデカップリング容量の接続例を説明するための図である。
【図１６】実施例に係るデカップリング容量の接続例と比較すべき、比較例に係るデカップリング容量の接続例を説明するための図である。
【図１７】実施の形態３の変形例に係る通信装置の構成を示す図である。
【符号の説明】
【００７８】
１０ａ  第１アンテナ、  １０ｂ  第２アンテナ、  ２０ａ  第１チューナ部、  ２０ｂ  第２チューナ部、  ２１  １．８Ｖ電源ブロック、  ２２  ＲＦアンプ、  ２３  ミキサ、  ２４  発振器、  ２５  バンドパスフィルタ、  ２６  ＩＦアンプ、  ２７  ２．８Ｖ電源ブロック、  ２８  入出力回路、  ３０  レベルシフタ部、  ３１  第１レベルシフタ、  ３２  第２レベルシフタ、  ４０  復調部、  ５０  固定電圧生成回路、  ６０  第１レギュレータ、  ７０  第２レギュレータ、  １１０  通信装置、  １２０  通信装置、  １３０  通信装置、  ２００  通信装置、  ＣＰ５１  第１コンパレータ、  ＣＰ５２  第２コンパレータ、  ＣＰ６１  第３コンパレータ、  ＣＰ７１  第４コンパレータ、  Ｍ５１  第１トランジスタ、  Ｍ５２  第２トランジスタ、  Ｍ６１  第３トランジスタ、  Ｍ７１  第４トランジスタ、  Ｍ３１  第５トランジスタ、  Ｍ３２  第６トランジスタ、  Ｍ３３  第７トランジスタ、  Ｍ３４  第８トランジスタ、  Ｃ３３  第１容量、  Ｃ５１  第２容量、  Ｃ３１  第３容量、  Ｃ３２  第４容量、  Ｃ２１  第５容量、  Ｃ２２  第６容量、  Ｃ２３  第７容量、  Ｃ２４  第８容量、  Ｃ２５  第９容量、  Ｃ２６  第１０容量、  Ｃ２７  第１１容量、  Ｃ２８  第１２容量、  Ｃ２９  第１３容量、  Ｒ３１  第１抵抗、  Ｒ３２  第２抵抗、  Ｒ３３  第３抵抗、  Ｒ３４  第４抵抗、  Ｒ３５  第５抵抗、  ＯＰ３２  オペアンプ、  ＩＮ３１  第１インバータ、  ＩＮ３２  第２インバータ、  ＳＷ３１  スイッチ。  
【図１】
2010035047.tif 000003
【図２】
2010035047.tif 000004
【図３】
2010035047.tif 000005
【図４】
2010035047.tif 000006
【図５】
2010035047.tif 000007
【図６】
2010035047.tif 000008
【図７】
2010035047.tif 000009
【図８】
2010035047.tif 000010
【図９】
2010035047.tif 000011
【図１０】
2010035047.tif 000012
【図１１】
2010035047.tif 000013
【図１２】
2010035047.tif 000014
【図１３】
2010035047.tif 000015
【図１４】
2010035047.tif 000016
【図１５】
2010035047.tif 000017
【図１６】
2010035047.tif 000018
【図１７】
2010035047.tif 000019