(57)【要約】【課題】直流電源ＰＮ間にスイッチ素子直列回路を接続し、直列接続点と直流電源中間点との間に双方向スイッチを設ける３レベル電力変換装置では、配線インダクタンスの低減が課題である。【解決手段】コンデンサ群は、スイッチ素子側から低電位側の第１のコンデンサ、高電位側の第２のコンデンサの順に配置し、第１のコンデンサはスイッチ素子側が正極端子に、遠方側が負極端子になるように、さらに第２のコンデンサはスイッチ素子側が正極端子に、遠方側が負極端子になるように設置する。【選択図】図１
2010288415.tif 000002
【特許請求の範囲】
【請求項１】
直流から交流、もしくは交流から直流に変換する電力変換回路であって、直流回路の正極にコレクタが接続されるダイオードが逆並列接続された第１のスイッチ素子と、直流回路の負極にエミッタが接続されるダイオードが逆並列接続された第２のスイッチ素子と、第１のスイッチ素子のエミッタと第２のスイッチ素子のコレクタの接続点と前記直流回路の中間電位点との間に接続された双方向スイッチ素子と、を備えた回路を１相分とした３レベルの電位を交流出力する電力用変換回路の直流回路における２直列接続されたコンデンサ群の配置方法において、
前記コンデンサ群は、スイッチ素子側から低電位側の第１のコンデンサ、高電位側の第２のコンデンサの順に配置され、さらに第１のコンデンサは、スイッチ素子の近傍側が正極端子に、遠方側が負極端子になるように設置し、さらに第２のコンデンサは、スイッチ素子の近傍側が正極端子に、遠方側が負極端子になるように設置することを特徴とする３レベル電力変換装置。
【請求項２】
直流から交流、もしくは交流から直流に変換する電力変換回路であって、直流回路の正極にコレクタが接続されるダイオードが逆並列接続された第１のスイッチ素子と、直流回路の負極にエミッタが接続されるダイオードが逆並列接続された第２のスイッチ素子と、第１のスイッチ素子のエミッタと第２のスイッチ素子のコレクタの接続点と前記直流回路の中間電位点との間に接続された双方向スイッチ素子と、を備えた回路を１相分とした３レベルの電位を交流出力する電力用変換回路の直流回路における２直列接続されたコンデンサ群の配置方法において、
前記コンデンサ群は、スイッチ素子側から高電位側の第２のコンデンサ、低電位側の第１のコンデンサの順に配置され、さらに第１のコンデンサは、スイッチ素子の近傍側が負極端子に、遠方側が正極端子になるように設置し、さらに第２のコンデンサは、スイッチ素子の近傍側が負極端子に、遠方側が正極端子になるように設置することを特徴とする３レベル電力変換装置。
【請求項３】
前記双方向スイッチ素子は、ダイオードが逆並列接続された半導体スイッチ素子を逆直列接続して構成したことを特徴とする請求項1又は２のいずれかに記載の３レベル電力変換装置。
【請求項４】
前記双方向スイッチ素子は、逆阻止形半導体スイッチ素子を逆並列接続して構成したことを特徴とする請求項1又は２のいずれかに記載の３レベル電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベル電力変換装置に適用する直流中間コンデンサの配置方法に関する。
【背景技術】
【０００２】
図３に、直流から交流に変換する電力変換回路である３レベルインバータの従来の技術を用いた回路例を示す。１、２、３、４（Ｃｄ１〜Ｃｄ４）は直並列に接続された大容量の電解コンデンサで、正側電位をＰｃ、負側電位をＮｃ、中点電位をＭｃとし、通常動作時は直流電圧変動がない平滑化された電圧である。一般に、本直流部を交流電源システムから構成する場合は、図示していないダイオード整流器やＰＷＭ（パルス幅変調）整流器を介して構成することが可能である。
【０００３】
５、６がＰｃ側（正極）電位に接続されているＩＧＢＴとダイオード、７、８がＮｃ側（負極）電位に接続されているＩＧＢＴとダイオードで、これらを３組用いて３相分を構成する。９〜１２がＭｃ電位と交流出力端子１３と間に接続された双方向スイッチ素子で、ダイオードが逆並列接続されたＩＧＢＴを逆直列接続した構成の例で、各相に適用される。本図では、ＩＧＢＴ９とＩＧＢＴ１１はエミッタ共通接続となっているが、コレクタ共通接続による構成、もしくは逆耐圧を有するＩＧＢＴ（逆阻止形ＩＧＢＴとも言う）を逆並列接続する構成でも実現できる。
【０００４】
１４、１５、１６が各相の交流出力に接続されたフィルタ用のリアクトル、１７が本システムの負荷である。本回路構成とすることで、出力端子１３（他相の交流出力端子も同様）には、Ｐｃ電位、Ｎｃ電位、およびＭｃ電位を出力することが可能となるため、３レベル出力のインバータとなる。図４に出力電圧波形例を示す。２レベル出力のインバータに対して、低次の高調波成分が少ないことが特徴であり、出力フィルタ１４〜１６の小型化が可能となる。
【０００５】
また本３レベルインバータの直流部を一般的な大容量電解コンデンサで構成する場合、最低限コンデンサを２個直列接続する必要があるが、さらに大容量化を図るためにはコンデンサを並列接続する必要がある。図７に電解コンデンサを２並列２直列（Ｃｄ１〜Ｃｄ４）接続した構造例を示す。
【０００６】
また、図５に３レベルインバータ用のＩＧＢＴモジュール例を、図６にその内部等価回路図を示す。各端子は、Ｐｃ電位に接続されるＣ１端子、Ｎｃ電位に接続されるＥ２端子、中間電位であるＭｃ電位に接続されるＭ端子、および負荷出力に接続されるＵ端子となる。
ここで、ＩＧＢＴ駆動用ゲート端子は省略してある。詳細は特許文献３に記載されているので、参照願いたい。
【０００７】
また、図７おいてＩＧＢＴモジュール１８、１９、２０と電解コンデンサＣｄ１〜Ｃｄ４との配線は、ＩＧＢＴモジュールの上アーム側のコレクタ端子Ｃ１と電解コンデンサＣｄ１、Ｃｄ３の正極端子２１、２２間を接続する導体２９と、ＩＧＢＴモジュールのＭ端子と直列接続された電解コンデンサの中間接続点間２３、２４、２５、２６とを接続する導体３０と、ＩＧＢＴモジュールの下アーム側のエミッタ端子Ｅ２と電解コンデンサの負極端子２７、２８とを接続する導体３１から構成される。
【０００８】
一般に、これら各導体は、スイッチング時のサージ電圧を抑制するために、低インダクタンス化を図る必要があり、そのために図７ｂ側面図に示すように絶縁物３２、３３を挟んだ３層を近接させたラミネート構造とする。
３レベルインバータにおける電解コンデンサの従来の配置と配線例は、特許文献１、特許文献２などに記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１１−８９２４７号公報
【特許文献２】特開２００９−２２０６２号公報
【特許文献３】特開２００８−１９３７７９号公報
【特許文献４】特開２００６−３０４５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図９に、導体２９、３０、３１の配線インダクタンス（Ｌｐ、Ｌｍ、Ｌｎ）に着目して描いた等価回路図を示す。ＩＧＢＴＴ１、Ｔ３、及び双方向スイッチ素子Ｔｕを内蔵したモジュールと、ＩＧＢＴＴ２、Ｔ４、及び双方向スイッチ素子Ｔｖを内蔵したモジュールで構成した単相出力３レベルインバータの回路である。
【００１１】
図１０〜図１３に基づいて、課題を説明する。図１０のようにＴ１とＴｖが導通状態で図示のような電流３４が流れている状態において、Ｔ１がターンオフすると、Ｔｕが導通し、電流経路３５（図１１）に転流する。その際過渡的に、インダクタンスＬｐ、ＬｍにはＩＧＢＴの電流変化率（ｄｉ／ｄｔ）に応じて、図１１に示す極性の向きに電圧が発生する。
【００１２】
その結果、Ｔ１のコレクタ−エミッタ間には最大で式（１）で示される電圧ＶCE(peak)が印加される。図１２にＴ１ターンオフ時のコレクタ電流（ｉｃ）とコレクタエミッタ間電圧（ＶCE）波形例を示す。
ＶCE(peak)＝Ｅｄ/２＋（Ｌｐ＋Ｌｍ）・ｄｉ／ｄｔ    ・・・式（１）
サージ電圧ΔＶ＝（Ｌｐ＋Ｌｍ）・ｄｉ／ｄｔ    ・・・式（２）
例えば、数１００ＡクラスのＩＧＢＴの場合、そのｄｉ／ｄｔは最大で５０００Ａ／μｓ程度となるため、Ｌｐ＋Ｌｍ＝１００ｎＨとすると、式（２）によるサージ電圧分ΔＶは５００Ｖとなる。
【００１３】
従って、Ｌｐ、Ｌｍ、あるいはＬｎの存在により、ＩＧＢＴターンオフ時のＩＧＢＴに印加されるピーク電圧値は、式（１）に基づくため、ＩＧＢＴチップ及び並列に接続されているＦＷＤチップは電圧耐量が高いものが必要となる。通常、電圧耐量が高いチップは、概ね電圧耐量比例でチップ面積が広くなるため、モジュールの大型化及びコストアップに繋がる。
【００１４】
通常、上記課題を解決するために、図７に示すように配線を３層のラミネート構造にし、極力導体を近接させることにより、 ＬｐとＬｍ間、あるいはＬｎとＬｍ間の相互インダクタンスＬMを大きくし、一巡のインダクタンス値を小さくすることで、サージ電圧の低減を図っている。
【００１５】
図１６に示すように、Ｌｐ、Ｌｍの両者の相互インダクタンスをＬMとすると、電流経路３４の一巡のインダクタンス値Ｌtotは、
Ｌtot＝Ｌｐ＋Ｌｍ−２ＬM    ・・・式（３）
となる。
【００１６】
ところが、３レベルインバータ回路の動作においては、図１３に示すように、Ｔ１とＴ４が導通状態で図示のような電流３６が流れている状態において、Ｔ１がターンオフするとＴ３のダイオードが導通し、図１４に示すような電流経路３７に転流するモード(２レベル動作モード)が発生する。その際過渡的に、インダクタンスＬｐ、ＬｎにはＩＧＢＴの電流変化率（ｄｉ／ｄｔ）に応じて、図中の極性の向きに電圧が発生する。
【００１７】
その結果、Ｔ１のコレクタ−エミッタ間には最大で、式（４）で示される電圧ＶCE(peak)が印加される。図１５にＴ１ターンオフ時のコレクタ電流（ｉｃ）とコレクタエミッタ間電圧（ＶCE）波形例を示す。
ＶCE(peak)＝Ｅｄ＋Ｌtot・ｄｉ／ｄｔ    ・・・式（４）
【００１８】
導体２９と導体３１とが近接構造となっていれば、式（３）と同様、相互インダクタンスの発生で式（４）のＬtotは十分小さくなり、ＶCE(peak)は高くなることはないが、図７の配線構造の場合、区間Ｄ１部分は導体２９と導体３１とはラミネート化されていないため、その区間において自己インダクタンス（図１７におけるＬｎ１）が大きくなる課題を有する。その結果、その分サージ電圧が高くなるとともに、さらに図１０、１１のような３レベル動作時と比べ直流電圧値が高い（コンデンサ２直列分の電圧Ｅｄとなる）ため、より高いサージ電圧がターンオフ時にＩＧＢＴに印加される。
【００１９】
また、特許文献１などに示されている図８（ａ）のような高電位側電解コンデンサと低電位側のコンデンサを、ＩＧＢＴモジュールに対して等距離配置構造とすれば、上記２レベル動作時の自己インダクタンスの増加の課題は解消されるが、大容量化のために電解コンデンサを並列接続する場合、図８（ｂ）のような配置となり、並列接続されている電解コンデンサ間（Ｃｄ１とＣｄ３、またはＣｄ２とＣｄ４）で、ＩＧＢＴモジュール間との配線距離に相違が生じ、並列接続されている電解コンデンサ間の電流アンバランスが生じるという課題を有する。
【００２０】
３レベルインバータにおいて、図１３〜１５に示すような動作モード（２レベル動作）とする制御方式については特許文献４などに示されている。
本発明の目的は、２レベル動作、３レベル動作に関わらず配線インダクタンスを低減するとともに、並列接続されている電解コンデンサ間の電流アンバランスを解消し、両者の両立化を図るものである
【課題を解決するための手段】
【００２１】
上述の課題を解決するために、第1の発明においては、直流から交流、もしくは交流から直流に変換する電力変換回路であって、直流回路の正極にコレクタが接続されるダイオードが逆並列接続された第１のスイッチ素子と、直流回路の負極にエミッタが接続されるダイオードが逆並列接続された第２のスイッチ素子と、第１のスイッチ素子のエミッタと第２のスイッチ素子のコレクタの接続点と前記直流回路の中間電位点との間に接続された双方向スイッチ素子と、を備えた回路を１相分とした３レベルの電位を交流出力する電力用変換回路の直流回路における２直列接続されたコンデンサ群の配置方法において、 前記コンデンサ群は、スイッチ素子側から低電位側の第１のコンデンサ、高電位側の第２のコンデンサの順に配置され、さらに第１のコンデンサは、スイッチ素子の近傍側が正極端子に、遠方側が負極端子になるように設置し、さらに第２のコンデンサは、スイッチ素子の近傍側が正極端子に、遠方側が負極端子になるように設置する。
【００２２】
第２の発明においては、直流から交流、もしくは交流から直流に変換する電力変換回路であって、直流回路の正極にコレクタが接続されるダイオードが逆並列接続された第１のスイッチ素子と、直流回路の負極にエミッタが接続されるダイオードが逆並列接続された第２のスイッチ素子と、第１のスイッチ素子のエミッタと第２のスイッチ素子のコレクタの接続点と前記直流回路の中間電位点との間に接続された双方向スイッチ素子と、を備えた回路を１相分とした３レベルの電位を交流出力する電力用変換回路の直流回路における２直列接続されたコンデンサ群の配置方法において、 前記コンデンサ群は、スイッチ素子側から高電位側の第２のコンデンサ、低電位側の第１のコンデンサの順に配置され、さらに第１のコンデンサは、スイッチ素子の近傍側が負極端子に、遠方側が正極端子になるように設置し、さらに第２のコンデンサは、スイッチ素子の近傍側が負極端子に、遠方側が正極端子になるように設置する。
【００２３】
第３の発明においては、前記双方向スイッチ素子は、ダイオードが逆並列接続された半導体スイッチ素子を逆直列接続して構成する。
第４の発明においては、前記双方向スイッチ素子は、逆阻止形半導体スイッチ素子を逆並列接続して構成する。
【発明の効果】
【００２４】
本発明では、３レベル電力変換回路用半導体モジュールと直並列接続された直流電源としての電解コンデンサの配置を、３レベル電力変換回路の３レベル動作モード及び２レベル動作モードのいずれでも配線インダクタンスが小さくなり、また並列接続される電解コンデンサ間の電流アンバランスが小さくなるような配置としている。その結果、ＩＧＢＴやＩＧＢＴに逆並列に接続された還流ダイオード（ＦＷＤ）がスイッチングする際に発生するサージ電圧値が低くなり、電圧定格の低いＩＧＢＴチップや還流ダイオードチップの適用が可能となり、小型で安価な電力用半導体モジュールを構成することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施例を示す構造図である。
【図２】本発明の第２の実施例を示す構造図である。
【図３】３レベルインバータの回路構成図である。
【図４】３レベルインバータ回路の出力電圧波形例である。
【図５】３レベル変換回路用半導体モジュールの外形図例である。
【図６】３レベル変換回路用半導体モジュールの内部回路図である。
【図７】従来の３レベル電力変換装置の第１の構造図例である。
【図８】従来の３レベル電力変換装置の第２の構造図例である。
【図９】配線インダクタンスに着目した等価回路図（単相分）である。
【図１０】３レベルの動作モード１を示す回路図である。
【図１１】３レベルの動作モード２を示す回路図である。
【図１２】ＩＧＢＴターンオフ時の電流、電圧波形（３レベル動作時）である。
【図１３】２レベルの動作モード１を示す回路図である。
【図１４】２レベルの動作モード２を示す回路図である。
【図１５】ＩＧＢＴターンオフ時の電流、電圧波形（２レベル動作時）である。
【図１６】従来配線構造の等価回路図（３レベル動作時、一相分）である。
【図１７】従来配線構造の等価回路図（２レベル動作時、一相分）である。
【発明を実施するための形態】
【００２６】
本発明の要点は、３レベル電力変換回路用半導体モジュールと直並列接続された直流電源としての電解コンデンサの配置を、３レベル電力変換回路の３レベル動作モード及び２レベル動作モードのいずれでも配線インダクタンスが小さくなり、また並列接続される電解コンデンサ間の電流アンバランスが小さくなるような配置としている点である。
【実施例１】
【００２７】
図１に、本発明の第1の実施例を示す。ａ）が上面図、ｂ）が側面図である。
図７または図８の従来配線構造例に対して、直流電源としての低電位側の電解コンデンサＣｄ２、Ｃｄ４を３レベル変換回路用ＩＧＢＴモジュール１８〜２０の近傍側に設置し、さらに電解コンデンサＣｄ２、Ｃｄ４の正極端子２５、２６をＩＧＢＴモジュールの近傍側となるように配置する。また、直流電源としての高電位側の電解コンデンサＣｄ１、Ｃｄ３はＩＧＢＴモジュール１８〜２０の遠方側に設置し、正極端子２１、２２はＩＧＢＴモジュール１８〜２０の近傍側となるように配置する。
【００２８】
ＩＧＢＴモジュール１８、１９、２０と電解コンデンサＣｄ１〜Ｃｄ４との配線は、ＩＧＢＴモジュールの上アーム側のコレクタ端子Ｃ１と電解コンデンサＣｄ１、Ｃｄ３の正極端子２１、２２間を接続する導体２９と、ＩＧＢＴモジュールのＭ端子と直列接続された電解コンデンサの中間接続点間２３、２４、２５、２６とを接続する導体３０と、ＩＧＢＴモジュールの下アーム側のエミッタ端子Ｅ２と電解コンデンサの負極端子２７、２８とを接続する導体３１から構成される。本構成とすることで、低電位側電解コンデンサの負極端子２７、２８と高電位側電解コンデンサの正極端子２１、２２との距離（Ｄ２）が短くなるため、２レベル動作時において問題となるＩＧＢＴモジュールのＣ１端子からＥ２端子までの導体のインダクタンス値を小さくすることが可能となる。
【００２９】
一方、本構成において、３レベル動作時におけるＣ１端子からＭ端子、及びＭ端子からＥ２端子までの導体のインダクタンス値は、図７の従来方式と同様にほぼラミネート化されているため、従来方式並に低減可能である。
また、並列接続された電解コンデンサＣｄ２とＣｄ４、及びＣｄ１とＣｄ３の各端子からＩＧＢＴモジュールまでの配線距離は、ほぼ均等となるため、電流アンバランスは小さく抑えられる。
【実施例２】
【００３０】
図２に、本発明の第２の実施例を示す。ａ）が上面図、ｂ）が側面図である。
図７または図８の従来配線構造例に対して、直流電源としての高電位側の電解コンデンサＣｄ１、Ｃｄ３を３レベル変換回路用ＩＧＢＴモジュール１８〜２０の近傍側に設置し、さらに電解コンデンサＣｄ１、Ｃｄ３の負極端子２３、２４をＩＧＢＴモジュールの近傍側となるように配置する。
【００３１】
また、低電位側の電解コンデンサＣｄ２、Ｃｄ４はＩＧＢＴモジュールの遠方側に設置し、負極端子２７、２８はＩＧＢＴモジュールの近傍側となるように配置する。ＩＧＢＴモジュール１８、１９、２０と電解コンデンサＣｄ１〜Ｃｄ４との配線は、ＩＧＢＴモジュールの上アーム側のコレクタ端子Ｃ１と電解コンデンサＣｄ１、Ｃｄ３の正極端子２１、２２間を接続する導体２９と、ＩＧＢＴモジュールのＭ端子と直列接続された電解コンデンサの中間接続点間２３、２４、２５、２６とを接続する導体３０と、ＩＧＢＴモジュールの下アーム側のエミッタ端子Ｅ２と電解コンデンサの負極端子２７、２８とを接続する導体３１から構成される。
【００３２】
本構成とすることで、低電位側電解コンデンサの負極端子２７、２８と高電位側電解コンデンサの正極端子２１、２２との距離（Ｄ２）が短くなるため、２レベル動作時において問題となるＩＧＢＴモジュールのＣ１端子からＥ２端子までの導体のインダクタンス値を小さくすることが可能となる。
【００３３】
一方、本構成において３レベル動作時におけるＣ１端子からＭ端子、及びＭ端子からＥ２端子までの導体のインダクタンス値は、図７の従来方式と同様にほぼラミネート化されているため、従来方式並に低減可能である。
【００３４】
また、並列接続された電解コンデンサＣｄ１とＣｄ３、及びＣｄ２とＣｄ４の各端子からＩＧＢＴモジュールまでの配線距離は、ほぼ均等となるため、電流アンバランスは小さく抑えられる。
【００３５】
尚、上記実施例においては、直流電源から交流を作り出すインバータ回路の例を説明したが、交流電源から直流を作り出すＰＷＭコンバータ回路においても同様に実現可能である。
また、双方向スイッチ素子として、ＩＧＢＴ９とＩＧＢＴ１１はエミッタ共通接続となっているが、コレクタ共通接続による構成、もしくは逆耐圧を有するＩＧＢＴ（逆阻止形ＩＧＢＴとも言う）を逆並列接続する構成でも実現できる。
また、コンデンサとして電解コンデンサを用いた例を示したが、フィルムコンデンサ、電気二重コンデンサなどを適用しても同様に実現可能である。
【符号の説明】
【００３６】
１（Ｃｄ１）、２（Ｃｄ２）、３（Ｃｄ３）、４(Ｃｄ4)・・・電解コンデンサ
５、７、９、１１、Ｔ１〜Ｔ４・・・ＩＧＢＴ
６、８、１０、１２・・・ダイオード          １４〜１６・・・リアクトル
１３・・・交流端子          １７・・・負荷
１８〜２０・・・ＩＧＢＴモジュール          ２９〜３１・・・導体
Ｔｕ、Ｔｖ・・・双方向スイッチ
【図１】
2010288415.tif 000003
【図２】
2010288415.tif 000004
【図３】
2010288415.tif 000005
【図４】
2010288415.tif 000006
【図５】
2010288415.tif 000007
【図６】
2010288415.tif 000008
【図７】
2010288415.tif 000009
【図８】
2010288415.tif 000010
【図９】
2010288415.tif 000011
【図１０】
2010288415.tif 000012
【図１１】
2010288415.tif 000013
【図１２】
2010288415.tif 000014
【図１３】
2010288415.tif 000015
【図１４】
2010288415.tif 000016
【図１５】
2010288415.tif 000017
【図１６】
2010288415.tif 000018
【図１７】
2010288415.tif 000019