(57)【要約】【課題】電源装置の負荷が重負荷から軽負荷に変化し、あるいは逆に軽負荷から重負荷に変化する場合に、その変化を確実に認識でき、それを認識した場合に電源装置の動作の停止、再開に迅速に応答可能な電源制御回路の提供。【解決手段】コンパレータ３は、電圧検出回路２の検出電圧ＶＤＥＴを基準電圧ＶＲＥＦと比較し、この比較結果に応じた電圧を出力信号Ｓ１を生成出力する。第１カウンタ４は、コンパレータ３の出力信号Ｓ１の立ち上がりでクロック信号ＣＬＫ２の計数動作を開始する。第２カウンタ５は、その出力信号Ｓ１の立ち下がりでクロック信号ＣＬＫ２の計数動作を開始する。制御信号生成回路６は、第１カウンタ４の計数値が第１設定値になったときには制御信号Ｓ２をＨレベルからＬレベルに変化させ、第２カウンタ５の計数値が第２設定値になったときには制御信号Ｓ２をＬレベルからＨレベルに変化させる。【選択図】図１
2010035302.tif 000002
【特許請求の範囲】
【請求項１】
電圧生成動作用クロック信号に基づいて所定の動作を行い、当該動作によって所望の出力電圧を生成出力する電源装置の電源制御回路であって、
前記電源装置の出力電圧の変動に基づいて前記電源装置の負荷の状態を検出する負荷状態検出手段と、
前記負荷状態検出手段が重負荷から軽負荷に変化したことを検出したときには、当該検出から第１設定時間の経過後に前記電圧生成動作用クロック信号による前記電源装置の動作を停止させ、前記負荷状態検出手段が軽負荷から重負荷に変化したことを検出したときには、当該検出から第２設定時間の経過後に前記電圧生成動作用クロック信号による前記電源装置の動作を再開させる制御手段と、
を備えることを特徴とする電源制御回路。
【請求項２】
電圧生成動作用クロック信号に基づいて所定の動作を行い、当該動作によって所望の出力電圧を生成出力する電源装置の電源制御回路であって、
前記出力電圧を分圧した分圧電圧を出力する分圧電圧出力手段と、
前記分圧電圧出力手段の前記分圧電圧を基準電圧と比較し、前記分圧電圧が前記基準電圧以上に変化するときに当該変化に応じた第１信号を出力し、前記分圧電圧が前記基準電圧以下に変化するときに当該変化に応じた第２信号を出力する比較手段と、
前記比較手段から前記第１信号の出力があるときに、その出力に基づいて時間の測定を開始する第１時間測定手段と、
前記比較手段から前記第２信号の出力があるときに、その出力に基づいて時間の測定を開始する第２時間測定手段と、
前記第１時間測定手段の測定時間が第１設定値になったときには、前記電圧生成動作用クロック信号による前記電源装置の動作を停止させ、前記第２時間測定手段の測定時間が第２設定値になったときには、前記電圧生成動作用クロック信号による前記電源装置の動作を再開させる制御手段と、
を備えることを特徴とする電源制御回路。
【請求項３】
前記制御手段は、
前記第１時間測定手段の測定時間が第１設定値になったときに、前記電圧生成動作用クロック信号による前記電源装置の動作を停止させ、前記第２時間測定手段の測定時間が第２設定値になったときに、前記電圧生成動作用クロック信号による前記電源装置の動作を再開させる制御動作を行う制御信号を生成する制御信号生成回路と、
前記制御信号生成回路で生成される前記制御信号によって、前記電圧生成動作用クロック信号を前記電源装置へ供給をするか否かを制御する論理素子と、
を備えることを特徴とする請求項２に記載の電源制御回路。
【請求項４】
前記電源装置はチャージポンプ回路からなることを特徴とする請求項１乃至請求項３のうちの何れかに記載の電源制御回路。
【請求項５】
前記比較手段は、ヒステリシス機能を有するコンパレータからなることを特徴とする請求項２乃至請求項４のうちの何れかに記載の電源制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＤＣ−ＤＣコンバータなどの電源装置に適用する電源制御回路に関する。
【背景技術】
【０００２】
従来、ＤＣ−ＤＣコンバータの１つであるチャージポンプ回路に関する技術として、例えば特許文献１に記載の発明が知られている。
特許文献１に記載の発明は、チャージポンプ回路をクロックで動作させるために、第１クロックを発振する第１発振手段と、第１クロックよりも低い周波数の第２クロックを発振する第２発振手段を備え、その２つの発振手段を切り換えることによってチャージポンプ回路を動作させている。これにより、チャージポンプ回路の昇圧を短時間で行うことができ、昇圧後の安定状態において消費電流を低減できる。
【０００３】
しかし、特許文献１の発明では、昇圧後に負荷の軽重状態に関係なく、コンデンサによるチャージポンプ動作（トランジスタのスイッチング動作）を常時行っている。このため、軽負荷の状態であってチャージポンプ動作が不要な場合でも、トランジスタがスイッチング動作を行っているので、その動作によって消費電流が流れることになる。したがって、軽負荷状態において、上記の消費電流による損失分の影響が相対的に大きくなり、軽負荷での電圧変動率が低下するという不具合がある。
【０００４】
このような不具合の解消に関して、例えば特許文献２に記載の発明が知られている。
特許文献２に記載の発明は、チャージポンプ回路の出力電圧と設定電圧とを比較する比較手段を有し、この出力によってチャージポンプ回路を駆動する発振回路の動作、停止を制御するものである。これにより、チャージポンプ回路を間欠動作させて、出力負荷変動特性を安定化できる。
しかし、特許文献２の発明では、比較手段の出力に基づいて発振回路の動作、停止を制御しているので、チャージポンプ回路の出力電圧にチャージポンプ動作の停止、再起動の頻繁な繰り返しによるリプル電圧ノイズが発生して出力電圧が安定しないという不具合が考えられる。また、発振回路の動作は起動、停止を伴うので、チャージポンプ回路の動作開始までに時間を要して負荷変動に対する応答性に欠けると考えられる。
【特許文献１】特開平１０−３１２６９５号公報
【特許文献２】特開２００１−３２６５６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、電源装置の負荷が重負荷から軽負荷に変化、あるいは逆に軽負荷から重負荷に変化する場合に、その変化を確実に認識でき、それを認識した場合に電源装置の動作の停止、再開に際して、出力電圧に過度なリプル電圧ノイズが発生することなく安定した出力電圧が得られる電源制御回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
第１の発明は、電圧生成動作用クロック信号に基づいて所定の動作を行い、当該動作によって所望の出力電圧を生成出力する電源装置の電源制御回路であって、前記電源装置の出力電圧の変動に基づいて前記電源装置の負荷の状態を検出する負荷状態検出手段と、前記負荷状態検出手段が重負荷から軽負荷に変化したことを検出したときには、当該検出から第１設定時間の経過後に前記電圧生成動作用クロック信号による前記電源装置の動作を停止させ、前記負荷状態検出手段が軽負荷から重負荷に変化したことを検出したときには、当該検出から第２設定時間の経過後に前記電圧生成動作用クロック信号による前記電源装置の動作を再開させる制御手段と、を備える。
【０００７】
第２の発明は、電圧生成動作用クロック信号に基づいて所定の動作を行い、当該動作によって所望の出力電圧を生成出力する電源装置の電源制御回路であって、前記出力電圧を分圧した分圧電圧を出力する分圧電圧出力手段と、前記分圧電圧出力手段の分圧電圧を基準電圧と比較し、前記分圧電圧が前記基準電圧以上に変化するときに当該変化に応じた第１信号を出力し、前記分圧電圧が前記基準電圧以下に変化するときに当該変化に応じた第２信号を出力する比較手段と、前記比較手段から前記第１信号の出力があるときに、その出力に基づいて時間の測定を開始する第１時間測定手段と、前記比較手段から前記第２信号の出力があるときに、その出力に基づいて時間の測定を開始する第２時間測定手段と、前記第１時間測定手段の測定時間が第１設定値になったときには、前記電圧生成動作用クロック信号による前記電源装置の動作を停止させ、前記第２時間測定手段の測定時間が第２設定値になったときには、前記電圧生成動作用クロック信号による前記電源装置の動作を再開させる制御手段と、を備える。
【０００８】
第３の発明は、第２の発明において、前記制御手段は、前記第１時間測定手段の測定時間が第１設定値になったときに、前記電圧生成動作用クロック信号による前記電源装置の動作を停止させ、前記第２時間測定手段の測定時間が第２設定値になったときに、前記電圧生成動作用クロック信号による前記電源装置の動作を再開させる制御動作を行う制御信号を生成する制御信号生成回路と、前記制御信号生成回路で生成される前記制御信号によって、前記電圧生成動作用クロック信号を前記電源装置へ供給をするか否かを制御する論理素子と、を備える。
【０００９】
第４の発明は、第１〜第３の発明において、前記電源装置はチャージポンプ回路からなる。
第５の発明は、第２〜第４の発明において、前記比較手段は、ヒステリシス機能を有するコンパレータからなる。
このような構成の本発明によれば、電源装置の負荷が重負荷から軽負荷に変化、あるいは逆に軽負荷から重負荷に変化する場合に、その変化を確実に認識でき、それを認識した場合に電源装置の動作の停止、再開に迅速に応答可能である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面を参照して説明する。
本発明の実施形態の電源制御回路は、図１に示すように、電源装置であるＤＣ−ＤＣコンバータ１に適用されるものである。
ＤＣ−ＤＣコンバータ１は、出力コンデンサＣ１を含み、電圧生成動作用クロック信号であるクロック信号ＣＬＫ１に基づいて所定の動作を行い、所望の出力電圧ＶＯＵＴを生成出力するようになっている。
ここで、ＤＣ−ＤＣコンバータ１が例えば昇圧式のＤＣ−ＤＣコンバータ（チャージポンプ回路）の場合には、スイッチング素子（スイッチング用のトランジスタ）と昇圧用のコンデンサを組み合わせた回路から構成され（図示せず）、クロック信号ＣＬＫ１によってスイッチング素子をオンオフ動作させて、所望の出力電圧ＶＯＵＴを生成出力するようになっている。
【００１１】
この実施形態に係る電源制御回路は、ＤＣ−ＤＣコンバータ１の出力電圧ＶＯＵＴの変動（変化）に基づいて負荷の状態を検出し、負荷の状態が重負荷（通常の負荷を含む）のときにはクロック信号ＣＬＫ１により動作させる。また、負荷の状態が重負荷から軽負荷に変化したことを検出したときには、その検出から第１設定時間の経過後にクロックＣＬＫ１によるＤＣ−ＤＣコンバータ１の動作を停止させる。一方、負荷の状態が軽負荷から重負荷に変化したことを検出したときには、その検出から第２設定時間の経過後にクロック信号ＣＬＫ１によるＤＣ−ＤＣコンバータ１の動作を再開させる。
このため、この実施形態に係る電源制御回路は、図１に示すように、電圧検出回路２と、コンパレータ（比較回路）３と、第１カウンタ４と、第２カウンタ５と、制御信号生成回路６と、アンドゲート７と、を備えている。
【００１２】
電圧検出回路２は、ＤＣ−Ｄコンバータ１の出力電圧ＶＯＵＴを検出するものであり、出力電圧ＶＯＵＴを抵抗Ｒ１、Ｒ２で分圧し、この分圧電圧を検出電圧ＶＤＥＴとする。
なお、本実施例では、出力電圧ＶＯＵＴを抵抗Ｒ１、Ｒ２で分圧して負荷状態を検出しているが、ＤＣ−Ｄコンバータ１の出力と負荷との間に直列に負荷電流検出用に抵抗素子を挿入して、その抵抗素子の両端の電圧を入力とした電流電圧変換回路にて負荷状態を検出することも可能である。
コンパレータ３は、電圧検出回路２の検出電圧ＶＤＥＴを基準電圧ＶＲＥＦと比較し、この比較結果に応じた電圧を出力信号Ｓ１として第１カウンタ４および第２カウンタ５にそれぞれ出力する。ここで、コンパレータ３は、比較動作の安定を確保するためにヒステリシス機能を有するものが好ましい。
【００１３】
第１カウンタ４は、コンパレータ３からの出力信号Ｓ１の立ち上がりでクロック信号ＣＬＫ２の計数動作を開始し、その出力信号Ｓ１の立ち下がりでリセット（初期化）される。第２カウンタ５は、コンパレータ３からの出力信号Ｓ１の立ち下がりでクロック信号ＣＬＫ２の計数動作を開始し、その出力信号Ｓ１の立ち上がりでリセットされる。
制御信号生成回路６は、ハイレベル信号（Ｈレベル信号）に基づいてアンドゲート７の出力制御を行う制御信号Ｓ２を生成して出力し、かつ、制御信号Ｓ２のレベルを第１カウンタ４および第２カウンタ５の計数値に従って後述のように変化させる。
すなわち、制御信号生成回路６は、ＤＣ−ＤＣコンバータ１の電源の投入時、あるいはその後であってＤＣ−ＤＣコンバータ１の負荷が重負荷（通常の負荷の場合を含む）の場合には、制御信号Ｓ２としてハイレベルの信号を出力する。
【００１４】
一方、制御信号生成回路６は、第１カウンタ４から出力される計数値が第１設定値になったときには制御信号Ｓ２をハイレベルからローレベルに変化させ、このローレベル信号を制御信号Ｓ２として出力する。さらに、第２カウンタ５から出力される計数値が第２設定値になったときには制御信号Ｓ２をローレベルからハイレベルに変化させ、このハイレベル信号を制御信号Ｓ２として出力する。
ここで、上記の第１設定値と第２設定値は、いずれも外部から任意に設定可能であり、その両者は同じ値でも異なる値でも良い。
【００１５】
アンドゲート７は、クロック信号ＣＬＫ１のＤＣ−ＤＣコンバータ１への通過（供給）を制御するものであり、その通過は制御信号生成回路６から出力される制御信号Ｓ２によって制御される。このため、クロック信号ＣＬＫ１は、制御信号Ｓ２がハイレベルのときにアンドゲート７を通過してＤＣ−ＤＣコンバータ１を動作させる。
なお、この実施形態では、クロック信号ＣＬＫ１の周波数をｆ１、クロック信号ＣＬＫ２の周波数をｆ２とすると、ｆ２＞ｆ１の関係にあるものとする。
【００１６】
次に、このように構成される実施形態の動作例について、図１および図２を参照して説明する。
いま、ＤＣ−ＤＣコンバータ１の出力電圧ＶＯＵＴが変動し、電圧検出回路２の検出電圧ＶＤＥＴが基準電圧ＶＲＥＦ以上になると（図２（Ａ）参照）、コンパレータ３の出力信号Ｓ１がローレベルからハイレベルに変化する（図２（Ｂ）参照）。これは、ＤＣ−ＤＣコンバータ１の負荷が重負荷（通常の負荷を含む）から軽負荷に変化し、その旨の信号が出力されたことを意味する。
【００１７】
コンパレータ３からの出力信号Ｓ１の立ち上がりで、第１カウンタ４はクロック信号ＣＬＫ２の計数動作を開始し（図２（Ｃ）参照）、その計数値は制御信号生成回路６に通知される。このとき、制御信号生成回路６が生成する制御信号Ｓ２はハイレベルのままであり（図２（Ｅ）参照）、このハイレベルの信号をアンドゲート７に出力しているので、アンドゲート７はクロック信号ＣＬＫ１をＤＣ−ＤＣコンバータに供給する。このため、ＤＣ−ＤＣコンバータ１は、クロック信号ＣＬＫ１による動作を行う（図２（Ｈ）参照）。
【００１８】
その後、第１カウンタ４からの計数値が設定値（この例では「４」）になると、すなわち出力信号Ｓ１の立ち上がりから所定時間Ｔ１が経過すると、制御信号生成回路６は制御信号Ｓ２をハイレベルからローレベルに変化させる（図２（Ｅ）参照）。これにより、アンドゲート７は、クロックＣＬＫ１をＤＣ−ＤＣコンバータに供給するのを停止する。このため、ＤＣ−ＤＣコンバータ１は、クロック信号ＣＬＫ１による動作を停止する（図２（Ｈ）参照）。
ここで、第１カウンタ４からの計数値が設定値になる以前に、コンパレータ３からの出力信号Ｓ１が立ち下がるような場合、例えばＤＣ−ＤＣコンバータ１の出力電圧ＶＯＵＴにノイズやリプルなどが含まれる場合には、第１カウンタ４はリセットされる。このため、ＤＣ−ＤＣコンバータ１は、クロック信号ＣＬＫ１による動作を継続して停止することはない。
【００１９】
次に、図２（Ａ）に示すように、電圧検出回路２の検出電圧ＶＤＥＴが基準電圧ＶＲＥＦ以下になると、コンパレータ３の出力信号Ｓ１がハイレベルからローレベルに変化する（図２（Ｂ）参照）。これは、ＤＣ−ＤＣコンバータ１の負荷が軽負荷から重負荷に変化し、その旨の信号が出力されたことを意味する。
コンパレータ３からの出力信号Ｓ１の立ち下がりで、第２カウンタ５はクロックＣＬＫ２の計数動作を開始し（図２（Ｄ）参照）、その計数値は制御信号生成回路６に通知される。このとき、制御信号生成回路６が生成する制御信号Ｓ２はローレベルのままであり（図２（Ｅ）参照）、このローレベルの信号をアンドゲート７に出力しているので、アンドゲート７はクロックＣＬＫ１をＤＣ−ＤＣコンバータ１に供給するのを停止したままである。このため、ＤＣ−ＤＣコンバータ１は、クロックＣＬＫ１による動作を停止したままである（図２（Ｈ）参照）。
【００２０】
その後、第２カウンタ５からの計数値が設定値（この例では「４」）になると、すなわち出力信号Ｓ１の立ち下がりから所定時間Ｔ１が経過すると、制御信号生成回路６は制御信号Ｓ２をローレベルからハイレベルに変化させる（図２（Ｅ）参照）。これにより、アンドゲート７は、クロック信号ＣＬＫ１をＤＣ−ＤＣコンバータ１に供給するのを再開する。このため、ＤＣ−ＤＣコンバータ１は、クロック信号ＣＬＫ１による動作を再開する（図２（Ｈ）参照）。
ここで、第２カウンタ５からの計数値が設定値になる以前に、コンパレータ３からの出力信号Ｓ１が立ち上がるような場合には、第２カウンタ５はリセットされる。このため、ＤＣ−ＤＣコンバータ１は、クロック信号ＣＬＫ１による動作は停止したままとなって再開されることはない。
【００２１】
以上のように、この実施形態によれば、軽負荷時において、ＤＣ−ＤＣコンバータに含まれるスイッチング素子の動作に伴う消費電流が削減されて、軽負荷時の電圧変換効率の低下を防止できる。
また、この実施形態によれば、ＤＣ−ＤＣコンバータの負荷が重負荷から軽負荷に変化、あるいは逆に軽負荷から重負荷に変化することを検出する場合に、その変化の検出時にＤＣ−ＤＣコンバータの出力電圧のノイズによる影響などを受けずにＤＣ−ＤＣコンバータの過度なオンオフ動作を繰り返すことなく確実に実施できる。従って、ＤＣ−ＤＣコンバータの動作の停止、再開を確実に実施することができるようになったので安定した出力電圧を得ることができる。
【００２２】
なお、上記の動作説明では、コンパレータ３からの出力信号Ｓ１の立ち上がりからの所定時間Ｔ１と、その出力信号Ｓ１の立ち下がりからの所定時間Ｔ１とを同じとして説明したが、それらを異なるようにしても良い。
また、図１の回路では、アンドゲート７に供給するクロック信号ＣＬＫ１とカウンタ４、５に供給するクロック信号ＣＬＫ２を別個のものとしている。しかし、クロック信号ＣＬＫ１として、クロック信号ＣＬＫ２を分周器で分周した信号を使用するようにしても良い。このようにすれば、クロック信号の信号源を共有化でいる。
【図面の簡単な説明】
【００２３】
【図１】本発明の電源制御回路の実施形態の構成を示す回路図である。
【図２】その実施形態の各部の波形例を示す波形図である。
【符号の説明】
【００２４】
１・・・ＤＣ−ＤＣコンバータ、２・・・電圧検出回路、３・・・コンパレータ、４・・・第１カウンタ、５・・・第２カウンタ、６・・・制御信号生成回路、７・・・アンドゲート
【図１】
2010035302.tif 000003
【図２】
2010035302.tif 000004