(57)【要約】【課題】窒化物半導体を用いた電界効果トランジスタにおいて、ノーマリーオフ型の電界効果トランジスタを提供する。【解決手段】窒化物半導体からなる第１の半導体層と、前記第１の半導体層の上に設けられ、前記第１の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第２の半導体層と、前記第２の半導体層の上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備え、前記ゲート電極の下の前記第２の半導体層に複数の第１の孔が形成され、前記複数の孔のそれぞれは、前記ゲート電極と電気的に接続された導電性の材料により充填されてなることを特徴とする半導体装置を提供する。【選択図】図１
2010114219.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体からなる第１の半導体層と、
前記第１の半導体層の上に設けられ、前記第１の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第２の半導体層と、
前記第２の半導体層の上に設けられたゲート電極、ソース電極、及びドレイン電極と、  を備え、
前記ゲート電極の下の前記第２の半導体層に複数の第１の孔が形成され、前記複数の孔のそれぞれは、前記ゲート電極と電気的に接続された導電性の材料により充填されてなることを特徴とする半導体装置。
【請求項２】
前記第１の半導体層は、窒化ガリウムを含み、
前記第２の半導体層は、窒化アルミニウムガリウムを含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の孔は、前記第２の半導体層を貫通してなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１の孔は、前記第２の半導体層を前記第１の半導体層まで貫通していないことを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記第１の半導体層は、貫通転位を有し、
前記第１の孔は、前記貫通転位の上に形成されていることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記第１の半導体層は、貫通転位を有し、
前記第１の孔の密度は、前記第１の半導体層における前記貫通転位の密度と略同一であることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記ソース電極の下の前記第２の半導体層に複数の第２の孔が形成され、前記第２の孔は、前記ソース電極と電気的に接続された導電性の材料により充填され、
前記ドレイン電極の下の前記第２の半導体層に複数の第３の孔が形成され、前記第３の孔は、前記ドレイン電極と電気的に接続された導電性の材料により充填されてなることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。
【請求項８】
前記ゲート電極の下の前記第２の半導体層における前記第１の孔の密度は、前記ソース電極の下の前記第２の半導体層における前記第２の孔の密度及び前記ドレイン電極の下の前記第２の半導体層における前記第３の孔の密度よりも高いことを特徴とする請求項７記載の半導体装置。
【請求項９】
前記ゲート電極の下の前記第２の半導体層における前記第１の孔の開口径の平均値は、前記ソース電極の下の前記第２の半導体層における前記第２の孔の開口径の平均値及び前記ドレイン電極の下の前記第２の半導体層における前記第３の孔の開口径の平均値よりも大きいことを特徴とする請求項７記載の半導体装置。
【請求項１０】
窒化物半導体からなる第１の半導体層と、前記第１の半導体層の上に設けられた前記第１の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第２の半導体層と、を有する積層体の前記第２の半導体層にエッチングを施して複数の孔を形成する工程と、
前記第２の半導体層の上にゲート電極を形成する工程と、
を備え、
前記ゲート電極を形成する工程は、前記複数の孔を導電性材料により充填する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
前記エッチングは、燐酸を用いたウェットエッチングであることを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記エッチングは、塩素を用いたドライエッチングであることを特徴とする請求項１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、より詳細には、窒化物半導体を用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化ガリウムなどの窒化物半導体を用いた半導体装置としては、例えば、青色〜紫外線領域で発光可能な発光ダイオードや半導体レーザなどの発光素子や、２次元電子ガスを利用した電界効果トランジスタなどの電子素子を挙げることができる。一例として、窒化ガリウム（ＧａＮ）と窒化アルミニウム・ガリウム（ＡｌＧａＮ）とのヘテロ接合を用いた高移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）は、携帯基地局用の高周波パワートランジスタなどへの応用が期待されている。
【０００３】
具体的には、ＡｌＧａＮ／ＧａＮヘテロ構造においては、（０００１）面上で自発分極及びピエゾ分極効果によりヘテロ界面に電荷が集中し、ドーパントの注入なしに１×１０１３／ｃｍ−２以上のシートキャリア濃度が得られる。ヘテロ界面にできる電子キャリア層を２次元電子ガス（2-dimensional electron gas：２−ＤＥＧ）と呼び、このキャリア層を利用することにより、電流密度の大きなヘテロ接合電界効果トランジスタを実現できる。
【０００４】
この電子キャリア層は、ＡｌＧａＮ／ＧａＮをｃ軸方向に成長させると自然にできる。このため、この系で作製したトランジスタは、ゲートに電圧を印加していないときにソース・ドレイン間で通電する（オン状態になる）「ノーマリーオン」の性質を持つ。しかし、ノーマリーオンのデバイスでは周辺回路が複雑になることや、安全性の観点から、ゲートに電圧を印加していないときにオフ状態になる「ノーマリーオフ」のデバイスが求められている。
【０００５】
ノーマリーオフデバイスの技術として、例えば、ゲート直下のＡｌＧａＮを薄くエッチングするリセス構造、ゲート直下にｐ−ＧａＮを選択成長する事で空乏層を広げるｐ−ＧａＮ構造、及びＩｎＧａＮ／ＡｌＧａＮ／ＧａＮにする事でバンドを制御する方法、などが提案されている。また、特許文献１では、ゲート直下の半導体層に、ソース電極からドレイン電極へ向かう方向に対して横切るように繰り返し配置された凹部を形成する技術が開示されている。
【特許文献１】特開２００６−３０３０３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、窒化物半導体を用いた電界効果トランジスタにおいて、ノーマリーオフ型の電界効果トランジスタを提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、窒化物半導体からなる第１の半導体層と、前記第１の半導体層の上に設けられ、前記第１の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第２の半導体層と、前記第２の半導体層の上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備え、前記ゲート電極の下の前記第２の半導体層に複数の第１の孔が形成され、前記複数の孔のそれぞれは、前記ゲート電極と電気的に接続された導電性の材料により充填されてなることを特徴とする半導体装置が提供される。
【０００８】
また、本発明の他の一態様によれば、窒化物半導体からなる第１の半導体層と、前記第１の半導体層の上に設けられた前記第１の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第２の半導体層と、を有する積層体の前記第２の半導体層にエッチングを施して複数の孔を形成する工程と、前記第２の半導体層の上にゲート電極を形成する工程と、を備え、前記ゲート電極を形成する工程は、前記複数の孔を導電性材料により充填する工程を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、窒化物半導体を用いた電界効果トランジスタにおいて、ノーマリーオフ型の電界効果トランジスタが提供される。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。  
（具体例１）
まず、本実施形態に係る半導体装置の一例（具体例１）について、図１〜図４を参照しつつ説明する。
【００１１】
図１及び図２は、具体例１に係る半導体装置１を例示する模式図である。  
図１（ａ）は、半導体装置１の模式平面図であり、図１（ｂ）及び図１（ｃ）は、図１（ａ）のＡ−Ａ線断面図である。  
図２（ａ）は、図１（ａ）のＢ−Ｂ’線断面図であり、図２（ｂ）及び図２（ｃ）は、図２（ａ）における破線部の拡大図である。
【００１２】
本実施形態に係る半導体装置１は、電界効果トランジスタであり、例えば高周波パワートランジスタなどに適用することができる。  
図１及び図２に表したように、半導体装置１は、窒化物半導体からなる第１の半導体層１０と、第１の半導体層１０の上に設けられ、第１の半導体層１０よりもアルミニウムの濃度が高い窒化物半導体からなる第２の半導体層２０と、第２の半導体層２０の上に設けられたゲート電極５０、ソース電極３０、及びドレイン電極３０と、を備える。  
そして、ゲート電極５０の下の第２の半導体層２０には、複数の第１の孔２０Ｈａ（以下、「ゲート下部孔２０Ｈａ」という）が形成されている。ゲート下部孔２０Ｈａのそれぞれは、ゲート電極５０と電気的に接続された導電性材料により充填されている。例えば、ゲート下部孔２０Ｈａは、ゲート電極５０と実質的に同種の材料により充填されているものとすることができる。
【００１３】
また、図１（ｂ）及び図２（ｂ）に表したように、ゲート下部孔２０Ｈａは、第２の半導体層２０を厚み方向に貫通していてよい。あるいは、図１（ｃ）及び図２（ｃ）に表したように、ゲート下部孔２０Ｈａは、第２の半導体層２０を第１の半導体層１０まで貫通していなくてもよい。
【００１４】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ，ｙ及びｚをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
【００１５】
第１の半導体層１０は、例えばサファイアやＳｉＣ、Ａｌ２Ｏ３、ＧａＮなどの基板１００の上に形成されている。第１の半導体層１０の材料としては、例えば窒化ガリウム（ＧａＮ）を含む材料が挙げられる。第２の半導体層２０の材料としては、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）を含む材料が挙げられる。第２の半導体層２０の厚さは、例えば２０ｎｍ程度とすることができる。  
また、ゲート電極５０下部の第２の半導体層２０の厚さを薄くした「リセス構造」にしてもよい。
【００１６】
第１の半導体層１０と第２の半導体層２０は、例えば、ＨＶＰＥ（hydride vapour phase epitaxy）、ＭＯＣＶＤ（metal-organic chemacal vapour deposition）、ＭＢＥ（molecular beam epitaxy）などの手法を用いてエピタキシャル成長により形成される。なお、基板１００と第１の半導体層１０との間には、図示しないＡｌＮなどからなるバッファ層が設けられていてもよい。
【００１７】
第２の半導体層２０の上には、ソース電極３０及びドレイン電極３０が設けられている。また、これらソース電極３０とドレイン電極３０との間には、ゲート電極５０が設けられている。
【００１８】
このように、窒化物半導体からなる第１の半導体層１０と第２の半導体層２０とを接触させることにより、そのヘテロ接合には、２ＤＥＧが形成される。この２ＤＥＧを利用することにより、電流密度の大きなヘテロ接合電界効果トランジスタを実現できる。
【００１９】
ゲート下部孔２０Ｈａの開口形状は、例えば丸状とすることができる。また、開口の直径は、例えば１０ｎｍ〜１５０ｎｍ程度とすることができる。
【００２０】
ゲート下部孔２０Ｈａは、例えば、塩素系ガスを用いたドライエッチングにより形成することが可能である。具体的には、第２の半導体層２０の上に図示しないマスクを形成し、このマスクに形成された開口に露出した第２の半導体層２０をエッチングすることにより、ゲート下部孔２０Ｈａを形成することができる。
【００２１】
または、マスクを用いることなく、ウェットエッチングによりゲート下部孔２０Ｈａを形成することが可能である。すなわち、後に詳述するように、熱燐酸によりエッチングすると、貫通転位などの欠陥の部分がコアとなり、優先的にエッチングされる。その結果として、図１及び図２に表したような複数のゲート下部孔２０Ｈａを形成することができる。すなわち、第１の半導体層１０と第２の半導体層２０は貫通転位を有し、ゲート下部孔２０Ｈａは貫通転位の部分に形成される。また、ゲート電極５０の下の第２の半導体層２０におけるゲート下部孔２０Ｈａの密度は、ゲート電極５０の下の第１の半導体層１０における貫通転位の密度と略同一になる。
【００２２】
図３及び図４は、貫通転位などの欠陥が存在する場合を例示する模式断面図である。  
例えば、図示しない基板の上にＧａＮ層（第１の半導体層）１０とＡｌＧａＮ層（第２の半導体層）２０をエピタキシャル成長した場合、これら半導体層を厚み方向に貫通する転位１０Ｄが形成されることがある。そして、本実施形態によれば、熱燐酸などのエッチャントを用いてＡｌＧａＮ層２０の貫通転位の部分を優先的にエッチングすることが可能となる。その場合、下地のＧａＮ層１０は殆どエッチングされない。従って、この場合には、ゲート下部孔２０Ｈａの下のＧａＮ層１０には、貫通転位１０Ｄが存在する。
【００２３】
なお、図３及び図４には、欠陥の一例として貫通転位１０Ｄが存在する場合を例示したが、本発明はこれには限定されない。すなわち、貫通転位以外の欠陥１０Ｄが存在していてもよく、あるいはこのような欠陥が存在していなくてもよい。
【００２４】
本実施形態によれば、複数のゲート下部孔２０Ｈａを介して、ゲート電極５０はＡｌ濃度が相対的に低い第１の半導体層１０に接触する。その結果として、第１の半導体層１０と第２の半導体層２０とのヘテロ接合を維持しつつ、次に説明するようにノーマリーオフ型にすることができる。
【００２５】
従来、ゲート電極５０に電圧を印加しない状態において、ソース電極３０とドレイン電極３０との間は、２ＤＥＧにより高い電流密度の電流が導通可能な状態（オン状態）になっている。そして、ゲート電極５０に所定の電圧を印加すると、その下において２ＤＥＧが空乏化し、ソース電極５０とドレイン電極３０との間（チャネル部）は、非導通状態（オフ状態）となる。しかし、ノーマリーオンのデバイスでは周辺回路が複雑になることがあり、また安全性確保のための追加的措置が必要となる場合がある。このため、ゲートに電圧を印加していないときにオフ状態になる「ノーマリーオフ」のデバイスが求められている。
【００２６】
そこで、本実施形態では、ゲート電極５０の下にゲート下部孔２０Ｈａを形成することにより、ノーマリーオフ型の実現を図ることとしている。以下、これについて図５を参照しつつ説明する。
【００２７】
図５は、本実施形態の効果を表す模式図である。図５（ａ）は模式断面図であり、図５（ｂ）は模式平面図である。
【００２８】
図５に表したように、複数のゲート下部孔２０Ｈａにはゲート電極５０と実質的に同種の導電性材料が存在する。ここで、ゲート電極５０及び第２の半導体層２０の材料を、これらが接合したときに接合部にショットキー障壁が現れるように選択することができる。ゲート電極５０の材料としては、導電性の材料を適宜選択することができ、例えばニッケルを用いることができる。また、これよりも仕事関数の高い材料、例えば金や白金などの貴金属を用いてもよく、ニッケルとこれら貴金属を併用してもよい。第２の半導体層２０の材料としては、前述したＡｌＧａＮの他、ＡｌＮやＡｌＧａＡｓなどを用いることができる。
【００２９】
この場合、半導体側において、電気キャリアの存在しない空乏層Ｄが広がる。このように、ゲート電極５０の下部全体において、第１の半導体層１０の第２の半導体層２０との界面近傍で空乏層Ｄを形成することにより、この場所の２ＤＥＧ層の濃度を低下させることができる。ゲート下部孔２０Ｈａの密度（サイズや濃度）を制御することにより、２ＤＥＧ層の濃度を制御することができる。これにより、しきい電圧を制御することが可能となる。
【００３０】
この結果、ゲート電極５０に電圧を印加していないときに、ソース電極３０下部とドレイン電極３０下部との間（チャネル部）の電気的導通を実質的に遮断することができ、オフ状態を実現することができる。すなわち、ノーマリーオフ型が実現され得る。
【００３１】
ゲート下部孔２０Ｈａの濃度については、熱燐酸処理を用いることにより、第２の半導体層２０の貫通転位の濃度と同程度の濃度にすることができる。また、ゲート下部孔２０Ｈａの濃度、サイズ、及び形状は、例えばエッチング処理の時間により制御され得る。これらにより、ゲート下部孔２０Ｈａの密度を制御することができる。
【００３２】
また、パターニングを用いることもできる。フォトリソグラフィーによるパターニングの後に、塩素系のドライエッチングやＴＭＡＨ（水酸化テトラメチルアンモニウム）などによるウェットエッチングを行うことで、所望の形状のゲート下部孔２０Ｈａを得ることができる。あるいは、イオン注入によるダメージ加工を行うことで、熱燐酸で形成されるゲート下部孔２０Ｈａを均一にすることができる。
【００３３】
なお、本実施形態では、第２の半導体層２０がゲート電極５０直下に存在するため、動作時における低いオン抵抗が確保される。
【００３４】
なお、空乏層Ｄは、ゲート下部孔２０Ｈａが存在する場所から例えば１０ｎｍ程度の距離まで広がる。このため、隣接するゲート下部孔２０Ｈａ間の距離Ｌは、２０ｎｍ以下とすることができる。これにより、チャネル部において空乏層Ｄをゲート下部全体に形成することができ、オフ状態を十全に確保することができる。
【００３５】
また、図１（ｂ）及び図２（ｂ）に表したようにゲート下部孔２０Ｈａを貫通型にすると、空乏層Ｄをより広く形成することができる。また、貫通型は、工程管理が容易であるという特徴も有する。
【００３６】
図１（ｃ）及び図２（ｃ）に表した非貫通型の場合は、第１の半導体層１０において空乏層Ｄを良好に形成するために、第１の半導体層１０／第２の半導体層２０界面からゲート下部孔２０Ｈａまでの距離を、例えば５ｎｍ以下にすることができる。
【００３７】
本実施形態は、ノーマリーオフに向けた他の形態と組み合わせてもよい。例えば、バンドを制御する方法や、空乏層を制御する他の方法である。前者には、無極性面を利用する方法やゲート電極５０と第２の半導体層２０との間にＩｎＧａＮ層を導入する方法などが挙げられる。後者には、リセス構造にする方法、ゲート電極５０と第２の半導体層２０との間に電気陰性度の高い材料からなる層（フッ素原子を有する層など）を導入する方法、ゲート電極５０と第２の半導体層２０との間にｐ−ＧａＮ層を導入する方法などが挙げられる。
【００３８】
（半導体装置１の製造方法）
次に、本実施形態に係る半導体装置１の製造方法について、図６及び図７を参照しつつ説明する。  
図６及び図７は、半導体装置１の製造方法を例示する模式工程断面図である。
【００３９】
本実施形態に係る半導体装置１の製造方法は、窒化物半導体からなる第１の半導体層１０と、第１の半導体層１０の上に設けられた第１の半導体層１０よりもアルミニウムの濃度が高い窒化物半導体からなる第２の半導体層２０と、を有する積層体を用意し（図６（ａ））、積層体の第２の半導体層２０にエッチングを行い複数の孔２０Ｈを形成する工程（図６（ｃ）及び図７（ａ））と、第２の半導体層２０の上にゲート電極５０を形成する工程（図７（ｂ））と、を備える。そして、ゲート電極５０を形成する工程（図７（ｂ））は、第２の半導体層２０の上に導電性材料を堆積して複数の孔２０Ｈを導電性材料により充填する工程を含む。
【００４０】
また、積層体を用意した（図６（ａ））後に、図６（ｂ）に表したようにソース電極３０及びドレイン電極３０を形成することができる。そして、これらをマスクとして用いてエッチングする（図６（ｃ））ことにより、図７に示したようにゲート電極５０の下部に選択的に孔２０Ｈ（ゲート下部孔２０Ｈａ）を形成することができる。
【００４１】
エッチングは、燐酸を用いたウェットエッチングであってよく、あるいは塩素を用いたドライエッチングであってよい。ゲート下部孔２０Ｈａの密度を制御する方法については、前述した通りである。
【００４２】
（実施例１）
次に、実施例１について、図８〜図１４を参照しつつ説明する。
【００４３】
図８（ａ）は、本実施形態と対比される比較例に係る半導体装置２を表す模式断面図である。図８（ａ）に表したように、比較例に係る半導体装置２は、ゲート下部孔２０Ｈａが形成されていない。
【００４４】
一方、図８（ｂ）は、実施例１に係る半導体装置１を表す模式断面図である。図８（ｂ）に表したように、実施例１に係る半導体装置１は、ゲート電極５０下部にゲート下部孔２０Ｈａが形成されている。また、ソース電極３０及びドレイン電極３０の下部に、それぞれ後述するソース下部孔２０Ｈｂ及びドレイン下部孔２０Ｈｂが形成されている。
【００４５】
ソース下部孔２０Ｈｂ及びドレイン下部孔２０Ｈｂの開口形状は、例えば丸状とすることができる。また、開口の直径は、例えば１０ｎｍ〜１５０ｎｍ程度とすることができる。
【００４６】
図９は、半導体装置１及び半導体装置２の製造工程を表す流れ図である。  
また、図１０及び図１１は、実施例１に係る半導体装置１の製造方法を例示する模式工程断面図である。  
また、図１２は、試作した半導体装置１の光学顕微鏡像である。
【００４７】
図９に表したように、比較例に係る半導体装置２の製造工程は概略次の通りである。まず、第１の半導体層（ＧａＮ層）１０及び第２の半導体層（ＡｌＧａＮ層）２０を形成した後に、素子分離を行う（工程Ｓ１）。素子分離は、塩素系ドライメサエッチングやイオン注入などにより行う。
【００４８】
その後、例えばＴｉ／Ａｌ系のソース電極３０及びドレイン電極３０を形成する（工程Ｓ３）。その後、必要に応じシンター（焼結）を行ってよい。その後、ゲート電極５０を形成する（工程Ｓ５）。その後、パッシベーション膜（保護膜）を形成する（工程Ｓ６）。その後、パッド電極を形成する（工程Ｓ７）。
【００４９】
一方、図９及び図１０（ａ）に表したように、実施例１に係る半導体装置１の製造工程の一例では、素子分離メサ加工（工程Ｓ１）と、ソース・ドレイン電極形成（工程Ｓ３）と、の間に熱燐酸処理（工程Ｓ２）が追加されている。これにより、図１０（ｂ）に表したように、第２の半導体層２０に孔２０Ｈが形成される。その後、図１０（ｃ）に表したように、ソース電極３０及びドレイン電極３０を形成する。これにより、ソース下部孔２０Ｈｂ及びドレイン下部孔２０Ｈｂが形成され、それぞれソース電極３０及びドレイン電極３０と実質的に同じ材料が充填される。なお、ソース下部孔２０Ｈｂ及びドレイン下部孔２０Ｈｂの効果については、具体例２に関して後述する。
【００５０】
また、図９及び図１１（ａ）に表したように、実施例１では比較例に対し、ソース・ドレイン電極形成（工程Ｓ３）と、ゲート電極形成（工程Ｓ５）と、の間に熱燐酸処理（工程Ｓ４）が追加されている。これにより、図１１（ｂ）及び（ｃ）に表したように、ゲート電極５０の下部においては、ソース電極３０下部及びドレイン電極３０下部に比べて孔２０Ｈのサイズすなわち開口径の平均値が大きくなる。また、孔２０Ｈの数が増えることもあり得る。これにより、ゲート電極５０下部の第２の半導体層２０には、ソース電極３０下部及びドレイン電極３０下部に比べて高い密度のゲート下部孔２０Ｈａが形成される。
【００５１】
その後、図１１（ｃ）に表したように、ゲート電極５０が形成される。これにより、ゲート下部孔２０Ｈａには、ゲート電極５０と実質的に同じ材料が充填される。
【００５２】
なお、ゲート下部孔２０Ｈａと、ソース下部孔２０Ｈｂ及びドレイン下部孔２０Ｈｂと、のサイズの差異の効果については、具体例２に関して後述する。  
以上の工程により、図１２に表した半導体装置１が作製される。
【００５３】
図１３は、半導体装置１及び半導体装置２の、ゲート電圧とドレイン電流との関係を表したグラフ図である。  
図１４は、半導体装置１及び半導体装置２の、ゲート電圧と相互コンダクタンスとの関係を表したグラフ図である。すなわち、図１３のグラフにおいてドレイン電流を微分したグラフ図である。
【００５４】
図１３及び図１４から、実施例１に係る半導体装置１では、比較例に係る半導体装置２に比べてしきい電圧が高いことがわかる。このように、ゲート下部孔２０Ｈａを形成することで、前述した機構によりしきい電圧を制御することができる。ゲート下部孔２０Ｈａのサイズや数を調節することにより、空乏層Ｄの存在領域を制御することができる。これにより、ノーマリーオフ型の電界効果トランジスタが提供され得る。
【００５５】
（実施例２）
次に、熱燐酸によるエッチング処理の効果について、実施例２を用いて図１５及び図１６を参照しつつ詳細に説明する。
【００５６】
図１及び図２に表した電界効果トランジスタとして、サファイア基板１００の上に、ＧａＮ層１０、とＡｌＧａＮ層２０をエピタキシャル成長させた。ＧａＮ層１０の厚みは、３０００ナノメータとし、ＡｌＧａＮ層２０の厚みは２０ナノメータとすることができる。
【００５７】
そして、熱燐酸によりエッチングし、ＡｌＧａＮ層２０に孔２０Ｈを形成した。なお、フォトレジストやＳｉＯ２などをマスクとしてパターニングすることで、ゲート電極５０の部分のみを選択的に熱燐酸によりエッチングできる。あるいは、ソース電極３０及びドレイン電極３０を形成し、これらをマスクとして用いることもできる。
【００５８】
孔２０Ｈを形成した後は、一般的に知られている電界効果トランジスタの製造方法と同様に、ソース電極３０、ドレイン電極３０の材料を蒸着し、シンターアニールを行う。そして、ゲート電極５０を形成するパターンのレジストを塗布し、ゲート電極５０の材料を蒸着してリフトオフによりゲート電極５０を形成することができる。
【００５９】
ソース電極３０及びドレイン電極３０としては、例えば、チタンを用いることができる。なお、チタンの上にアルミニウムなどを積層させてもよい。  
一方、ショットキー型のゲート電極５０としては、例えば、ニッケルを用いることができる。この場合も、ニッケルの上に金などを積層してもよい。
【００６０】
ここで、本発明者は、熱燐酸による孔２０Ｈの形成について、原子間力顕微鏡（atomic force micrography：ＡＦＭ）を用いて観察した。  
図１５は、熱燐酸によるエッチング効果を表すＡＦＭ像である。  
すなわち、図１５（ａ）及び（ｂ）は、それぞれエッチング前のＧａＮ層とＡｌＧａＮ層の表面のＡＦＭ像である。また、図１５（ｃ）及び（ｄ）は、熱燐酸によるエッチング後のＧａＮ層とＡｌＧａＮ層のＡＦＭ像（３ｍｍ×３ｍｍ）である。
【００６１】
ここで、熱燐酸は、濃度９８パーセント、温度７０℃の燐酸であり、エッチング時間は２０分間である。
【００６２】
図１５（ａ）及び（ｂ）に表したように、エッチング前のＧａＮ、ＡｌＧａＮには孔は存在していない。これに対して、熱燐酸によるエッチング後についてみると、図１５（ｃ）に表したように、ＧａＮの表面には殆ど変化が見られない。これに対して、図１５（ｄ）に表したように、ＡｌＧａＮの表面には複数の孔２０Ｈが開口していることが分かる。また、ＧａＮ、ＡｌＧａＮともに、熱燐酸によるウェットエッチング後も原子テラス構造が残っていることがわかる。
【００６３】
これらの結果から、孔２０Ｈは、ＡｌＧａＮ層を貫通する転位などの欠陥をコアとして、ＡｌＧａＮがエッチングされたことにより形成されたものと推測される。また、ＧａＮ層の場合には、エッチングされないことを考慮すると、アルミニウム（Ａｌ）が存在することにより、燐酸によるエッチングが促進されることが推測される。なお、貫通転位がＡｌＧａＮのエッチングを促進させる場合には、基板１００（図２参照）として、サファイアなどを用いたほうが有利であることも考えられる。すなわち、サファイアは、ＧａＮとの格子定数のミスマッチが比較的大きいために、ＧａＮなどの窒化物半導体層に貫通転位などの結晶欠陥が形成されやすい。本実施形態においては、これらの欠陥を利用して、ＡｌＧａＮ層２０に孔２０Ｈを形成することができる。
【００６４】
一方、ＧａＮが殆どエッチングされないことから、図１〜図４に例示したような積層構造において、第１の半導体層１０をエッチングストップ層として用いることができることが分かる。ここで、第１の半導体層１０がアルミニウムを含有している場合でも、第２の半導体層２０よりもアルミニウム濃度が低ければ、熱燐酸に対するエッチング速度は低いものと考えられる。従って、第２の半導体層２０に孔２０Ｈを形成し、その下の第１の半導体層１０によってエッチングの進行を抑制することが可能である。
【００６５】
次に、ＡｌＧａＮ層を９５℃の熱燐酸によりエッチングした結果について説明する。  
図１６は、９５℃の熱燐酸によりエッチングしたときのエッチング時間と、孔２０Ｈの深さと、孔２０Ｈの径と、の関係を表すグラフ図である。すなわち、同図の横軸は、エッチング時間（分）を表し、左側の縦軸は孔２０Ｈの深さ（ナノメータ）を表し、右側の縦軸は孔２０Ｈの直径（半値全幅）を表す。  
ここで、孔２０Ｈの深さと、直径（半値全幅）は、それぞれＡＦＭにより測定した。なお、ＡＦＭのプローブの先端部の曲率は、およそ２０ナノメータである。
【００６６】
図１６から、１０分間のエッチングで孔２０Ｈの深さは１０ナノメータ弱で直径（半値全幅）は１００ナノメータ程度であることが分かる。また、２０分間のエッチングにより、孔２０Ｈの深さは１０ナノメータを超え、直径（半値全幅）は１５０ナノメータ程度となり、３０分間のエッチングにより、孔２０Ｈの深さは２０ナノメータに達し、直径（半値全幅）は１５０ナノメータ程度であることが分かる。
【００６７】
この結果から、孔２０Ｈの深さがおよそ２０ナノメータで飽和していることが確認できる。これはＧａＮ層が９５℃の熱燐酸においてもエッチングされないことを示している。
【００６８】
このようにして作製した孔２０Ｈの上に、高仕事関数なゲートメタル（Ｎｉ，Ａｕ，Ｐｔ，Ｐｄなど）を成膜し、パッシベーション膜（ＳｉＮ）などを作製する。
【００６９】
なお、上記の方法で孔２０Ｈを作製した後に、絶縁膜を形成し、その後その上にゲート電極５０を成膜することができる。これにより、リーク電流の低減を図ることができる。また、ウェットエッチングを用いれば、ドライエッチングを用いた場合と比較して、プラズマダメージが抑制されることからリーク電流の低減効果が期待できる。
【００７０】
（具体例２）
次に、本実施形態の他の一例（具体例２）について、図８（ｂ）を参照しつつ説明する。
【００７１】
実施例１（図８（ｂ））に関して前述したように、本実施形態では、ゲート下部孔２０Ｈａに加え、ソース電極３０の下の第２の半導体層２０に複数のソース下部孔２０Ｈｂを形成し、ドレイン電極３０の下の第２の半導体層２０に複数のドレイン下部孔２０Ｈｂを形成することができる。ソース下部孔２０Ｈｂはソース電極３０と同種の材料により充填され、ドレイン下部孔２０Ｈｂはドレイン電極３０と同種の材料により充填されている。以下、かかる実施形態を具体例２とする。
【００７２】
具体例２の構成によれば、複数の孔２０Ｈｂを介して、電極３０は、Ａｌ濃度が相対的に低い第１の半導体層１０に接触する。その結果として、第１の半導体層１０と第２の半導体層２０とのヘテロ接合を維持しつつ、コンタクト抵抗を下げることができる。  
孔２０Ｈｂは、図８（ｂ）に表したように、第２の半導体層２０を貫通していてもよく、図示しないが第２の半導体層２０を貫通していなくてもよい。孔２０Ｈｂが第２の半導体層２０を貫通していない場合でも、そこに電極３０と同種の材料を充填することにより、第１の半導体層１０に接近させ、トンネル効果などによる電荷の移動が促進される。その結果として、コンタクト抵抗を下げることができる。
【００７３】
なお、図３及び図４に表したように、貫通転位などの欠陥１０Ｄが第１の半導体層１０に存在していてもよい。
【００７４】
従来、このようなトランジスタのソース電極とドレイン電極のコンタクトを形成する場合には、例えば、コンタクト部分のＡｌＧａＮ（第２の半導体層２０）をエッチングにより除去して、ＧａＮ（第１の半導体層１０）に電極を接触させる方法が提案されている。しかし、このように第２の半導体層２０を選択的に除去すると、プロセス的な負担となるばかりでなく、ＧａＮ（第１の半導体層１０）にダメージを与えてしまうことが多い。またさらに、第２の半導体層２０を除去してしまうと、その部分には２ＤＥＧが発生しないため、チャネル領域（ゲート３０の下の部分）に発生する２ＤＥＧを電極３０に効率よく取り出すことが困難となる。すなわち、ソース、ドレイン間の直列抵抗が高くなり、発熱などによりトランジスタの動作特性は低下する傾向が強い。
【００７５】
また一方、ソース電極３０とドレイン電極３０のコンタクト部分において、ＡｌＧａＮ（第２の半導体層２０）を高い濃度にドーピングする方法も提案されている。しかし、ＡｌＧａＮに高い濃度で不純物をドーピングしても、コンタクト抵抗を十分に下げることは容易でなく、改善の余地があった。
【００７６】
また一方、ソース電極３０とドレイン電極３０のコンタクト部分において、ＡｌＧａＮ（第２の半導体層２０）を高い濃度にドーピングする方法も提案されている。しかし、ＡｌＧａＮに高い濃度で不純物をドーピングしても、コンタクト抵抗を十分に下げることは容易でなく、改善の余地があった。
【００７７】
これに対して、具体例２によれば、第２の半導体層２０に複数の微細な孔２０Ｈｂを設け、電極３０の材料で充填することにより、ヘテロ接合を維持しつつ、コンタクト抵抗を顕著に下げることができる。
【００７８】
すなわち、ソース電極３０とドレイン電極３０の下においても、第１の半導体層１０と第２の半導体層２０のヘテロ接合が形成されているので、２ＤＥＧを発生させることができる。そして、孔２０Ｈｂを介して第１の半導体層１０との界面近くまで電極３０を接近させることにより、コンタクト抵抗を顕著に下げることができる。
【００７９】
本発明者はまた、このようにして形成した孔２０Ｈｂに電極を充填してコンタクト抵抗を測定した。  
ここで用いたウェーハは、サファイア基板の上にＧａＮ層１０とＡｌＧａＮ層（例えば、Ａｌ０．２８Ｇａ０．７２Ｎ層）２０をこの順に積層した構造を有する。ＧａＮ層１０の厚みは３２００ナノメータとし、ＡｌＧａＮ層２０の厚みは２０ナノメータとした。このヘテロ接合に生ずる２ＤＥＧのキャリア濃度は、およそ１．１５×１０１３ｃｍ−２であり、移動度は１２３５ｃｍ２／Ｖｓである。
【００８０】
このウェーハに対して、前処理として、アセトンボイルを２０分間、エタノールを用いた超音波洗浄を１０分間、純水による置換洗浄を３分間施した。その前処理の後に、以下の３種類のエッチャントを用いてエッチングを実施した。なお、エッチング時間は、いずれも２０分間とした。
（サンプル１）塩酸（３４パーセント）：純水＝１：２
（サンプル２）過酸化水素水：硫酸（９６パーセント）＝２：１  （１１０℃）
（サンプル３）熱燐酸（９８パーセント：９５℃）
このエッチングの後に、チタンを厚さ３０ナノメータ蒸着し、さらにアルミニウムを厚さ２００ナノメータ蒸着し、窒素雰囲気において８００℃で３０分間シンターアニールした。
【００８１】
そして、これらのサンプルについて、プローバでＩ−Ｖ（電流−電圧）測定してコンタクト抵抗を測定した。
【００８２】
その結果、上述した（１）〜（３）のエッチングによるサンプルのコンタクト抵抗（Ωｃｍ２）の相対値は、それぞれ以下の如くであった。
（サンプル１）２．９
（サンプル２）３．４
（サンプル３）０．３８
すなわち、熱燐酸を用いたサンプル３のコンタクト抵抗は、他の２種類のエッチングによるものと比較して１０分の１程度と低いことが分かった。これは、図１５（ｄ）に関して前述したように、ＡｌＧａＮ層２０に複数の孔２０Ｈｂが形成され、ここに電極３０の材料を充填することにより、下地のＧａＮ層１０とのコンタクトが飛躍的に向上したことによると考えられる。特に、本具体例の場合には、ＧａＮ層とその上のＡｌＧａＮ層とのヘテロ界面には２ＤＥＧが形成されるが、本具体例によれば、その２ＤＥＧを維持しつつ、電極による取り出しが可能となる。
【００８３】
このように、具体例２によれば、具体例１に関して前述した効果、すなわちノーマリーオフ型を実現できることの他、電極３０のコンタクト抵抗を下げる効果が得られる。
【００８４】
なお、ゲート電極５０の下の第２の半導体層２０におけるゲート下部孔２０Ｈａの密度（サイズ×濃度）を、ソース電極３０の下の第２の半導体層２０におけるソース下部孔２０Ｈｂの密度やドレイン電極３０の下の第２の半導体層２０におけるドレイン下部孔２０Ｈｂの密度よりも大きくすることができる。これにより、良好なコンタクト抵抗を得つつ、ノーマリーオフを十全に実現することができる。
【００８５】
（具体例３）
次に、本実施形態のさらに別の一例（具体例３）について、図１７及び図１８を参照しつつ説明する。  
図１７及び図１８は、リセス型の電界効果トランジスタの製造方法を例示する模式工程断面図である。
【００８６】
まず、図１７（ａ）に表したように、図６（ａ）に関して前述した要領で積層体を用意する。その後、エッチングなどによりリセス（凹部）Ｒを形成する。その後、図１７（ｂ）に表したように、熱燐酸処理を行う。これにより、図１７（ｃ）に表したように、孔２０Ｈが形成される。その後、図１８に表したように、ソース電極３０、ドレイン電極３０、及びゲート電極５０を形成する。
【００８７】
この製造方法によれば、具体例２に関して前述した効果、すなわち、ノーマリーオフ型を実現できる効果及び電極３０のコンタクト抵抗を下げる効果、が得られる。リセス構造により、ドレイン電極３０下部において空乏層が良好に形成されるため、ノーマリーオフ型が十全に実現され得る。
【００８８】
また、実施例１（図１０及び図１１）に関して前述した製造方法では、熱燐酸処理を２回行うのに対し、本具体例では１回行えばよい。このため、製造工程が簡素化される。
【００８９】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。  
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【００９０】
例えば、熱燐酸によるウエットエッチングの代わりに、燐酸を含むガスを用いたドライエッチングによっても、複数の孔２０Ｈを形成することが可能である。  
また、これまで、ショットキー型のゲート電極３０を用いた構造を例示したが、その代わりにゲート絶縁膜と、その上に設けたゲート電極と、を備えたものとしてもよい。また、ＡｌＧａＮ層２０の代わりに、ＡｌＮ層を用いてもよい。
【００９１】
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００９２】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【図面の簡単な説明】
【００９３】
【図１】具体例１に係る半導体装置１を例示する模式図である。
【図２】具体例１に係る半導体装置１を例示する模式図である。
【図３】貫通転位などの欠陥が存在する場合を例示する模式断面図である。
【図４】貫通転位などの欠陥が存在する場合を例示する模式断面図である。
【図５】本実施形態の効果を表す模式図である。
【図６】半導体装置１の製造方法を例示する模式工程断面図である。
【図７】半導体装置１の製造方法を例示する模式工程断面図である。
【図８】図８（ａ）は、本実施形態と対比される比較例に係る半導体装置２を表す模式断面図である。図８（ｂ）は、実施例１に係る半導体装置１を表す模式断面図である。
【図９】半導体装置１及び半導体装置２の製造工程を表す流れ図である。
【図１０】実施例１に係る半導体装置１の製造方法を例示する模式工程断面図である。
【図１１】実施例１に係る半導体装置１の製造方法を例示する模式工程断面図である。
【図１２】試作した半導体装置１の光学顕微鏡像である。
【図１３】半導体装置１及び半導体装置２の、ゲート電圧とドレイン電流との関係を表したグラフ図である。
【図１４】半導体装置１及び半導体装置２の、ゲート電圧と相互コンダクタンスとの関係を表したグラフ図である。
【図１５】熱燐酸によるエッチング効果を表すＡＦＭ像である。
【図１６】９５℃の熱燐酸によりエッチングしたときのエッチング時間と、孔２０Ｈの深さと、孔２０Ｈの径と、の関係を表すグラフ図である。
【図１７】リセス型の電界効果トランジスタの製造方法を例示する模式工程断面図である。
【図１８】リセス型の電界効果トランジスタの製造方法を例示する模式工程断面図である。
【符号の説明】
【００９４】
１  半導体装置、２  半導体装置、１０  第１の半導体層、１０Ｄ  貫通転位、２０  第２の半導体層、２０Ｈ  孔、２０Ｈａ  ゲート下部孔、２０Ｈｂ  ソース下部孔、ドレイン下部孔、３０  ソース電極、ドレイン電極、５０  ゲート電極、１００  基板、Ｄ  空乏層、Ｌ  距離、Ｒ  リセス（凹部）
【図１】
2010114219.tif 000003
【図２】
2010114219.tif 000004
【図３】
2010114219.tif 000005
【図４】
2010114219.tif 000006
【図５】
2010114219.tif 000007
【図６】
2010114219.tif 000008
【図７】
2010114219.tif 000009
【図８】
2010114219.tif 000010
【図９】
2010114219.tif 000011
【図１０】
2010114219.tif 000012
【図１１】
2010114219.tif 000013
【図１３】
2010114219.tif 000014
【図１４】
2010114219.tif 000015
【図１７】
2010114219.tif 000016
【図１８】
2010114219.tif 000017
【図１２】
2010114219.tif 000018
【図１５】
2010114219.tif 000019
【図１６】
2010114219.tif 000020