(57)【要約】【課題】被測定対象物の微細化に応じたプローブカードの微細化を実現することができる。【解決手段】導電性の接触端子部９０を備え、支持部９４から梁状に突出した構造を有する導電性のカンチレバー部９２と、カンチレバー部９２に電気的に接続される配線層９６を備え、カンチレバー部９２を支持する配線部３００とを含み、カンチレバー部９２と配線層９６との接続部が覆われるようにカンチレバー部９２と配線部３００とが絶縁樹脂によって接続されているプローブカード１００とする。【選択図】図１
2010203890.tif 000002
【特許請求の範囲】
【請求項１】
導電性の接触端子部を備え、支持部から梁状に突出した構造を有する導電性のカンチレバー部と、
前記カンチレバー部に電気的に接続される配線層を備え、前記カンチレバー部を支持する配線部と、を含み、
前記カンチレバー部と、前記配線層と、の接続部が覆われるように前記カンチレバー部と前記配線部とが絶縁樹脂によって接続されていることを特徴とするプローブカード。
【請求項２】
請求項１に記載のプローブカードにおいて、
前記配線層は、前記配線部に含まれる基板に形成されたスルーホールを通じて前記基板の表面と裏面を繋ぐように形成されていることを特徴とするプローブカード。
【請求項３】
第１の基板上に導電性の接触端子部を備える導電性のカンチレバー部を形成する工程と、
第２の基板に導電性の配線層を形成する工程と、
前記カンチレバー部と、前記配線層と、が電気的に接続され、その接続部が覆われるように絶縁樹脂によって前記第１の基板と前記第２の基板とを接続する工程と、
前記第１の基板をエッチングして除去する工程と、
を備えることを特徴とするプローブカードの製造方法。
【請求項４】
請求項３に記載のプローブカードの製造方法において、
前記配線層を形成する工程は、前記第２の基板の表面から裏面まで貫くスルーホールに導電性の材料を埋め込む工程を含むことを特徴とするプローブカードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路等の電気的特性を測定する際に用いられるプローブカード及びプローブカードの製造方法に関する。
【背景技術】
【０００２】
半導体集積回路等の電気特性を測定するためにプローブカードが広く用いられている。プローブカードは、金属製のプローブ針を有するコンタクタを備え、コンタクタの先端部に突出した接触端子部を電気回路の電極パッドに接触させることによって、電気回路へ信号を供給したり、電気回路から出力される信号を検出したりする。
【０００３】
特許文献１及び特許文献２には、高集積化及び微細化が進行した半導体集積回路等の測定対象物に対応することができるプローブカードの製造方法が開示されている。また、特許文献３には、コンタクタの長さ寸法を大きくすることなく、電極パッドに対する押圧箇所の変位量を大きくする技術が開示されている。また、特許文献４には、プローブの梁部に段差を設けて延伸させる技術が開示されている。
【０００４】
また、特許文献５には、微細化が進行した集積回路等の電気的特性の測定に適したプローブカードが開示されている。ここでは、支持部と、支持部に形成された導通部と、導通部に一部が電気的に接続され、支持部から突出するように延伸された梁部と、梁部の端部に形成された接触端子部とを備え、接触端子部の高さが接触端子部の最大幅の２倍以上としたプローブカードが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１２１４６９号公報
【特許文献２】特開２００３−１２１４７０号公報
【特許文献３】特開２００３−５７２６４号公報
【特許文献４】特開２００２−１５１５５７号公報
【特許文献５】特開２００８−２１６２０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、半導体集積装置の高集積化及び微細化が進み、上記特許文献５に記載の技術のように、電極パッドのサイズ及びピッチの変化に併せてプローブカードのさらなる微細化が望まれている。
【０００７】
一方、半導体集積装置の高集積化及び微細化が進んだ半導体集積装置に適したプローブカードを形成する場合においてもできるだけその構成が簡素であることが好ましい。すなわち、プローブカードの構成が複雑であれば、その製造工程も複雑化し、製造コストも増大するからである。
【０００８】
そこで、本発明は、上記従来の課題を鑑み、微細化が進行した集積回路等の電気的特性の測定に使用することができるプローブカード及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の１つの態様は、導電性の接触端子部を備え、支持部から梁状に突出した構造を有する導電性のカンチレバー部と、前記カンチレバー部に電気的に接続される配線層を備え、前記カンチレバー部を支持する配線部と、を含み、前記カンチレバー部と、前記配線層と、の接続部が覆われるように前記カンチレバー部と前記配線部とが絶縁樹脂によって接続されていることを特徴とするプローブカードである。
【００１０】
ここで、前記配線層は、前記配線部に含まれる基板に形成されたスルーホールを通じて前記基板の表面と裏面を繋ぐように形成されていることが好適である。
【００１１】
また、本発明の別の態様は、第１の基板上に導電性の接触端子部を備える導電性のカンチレバー部を形成する工程と、第２の基板に導電性の配線層を形成する工程と、前記カンチレバー部と、前記配線層と、が電気的に接続され、その接続部が覆われるように絶縁樹脂によって前記第１の基板と前記第２の基板とを接続する工程と、前記第１の基板をエッチングして除去する工程と、を備えることを特徴とするプローブカードの製造方法である。
【００１２】
ここで、前記配線層を形成する工程は、前記第２の基板の表面から裏面まで貫くスルーホールに導電性の材料を埋め込む工程を含むことが好適である。
【発明の効果】
【００１３】
本発明によれば、高集積化及び微細化された半導体集積装置の測定に適した簡易な構成のプローブカードを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態におけるプローブカードの構成を示す図である。
【図２】本発明の実施の形態におけるプローブ部の製造方法を示す断面図である。
【図３】本発明の実施の形態におけるプローブ部の製造方法を示す断面図である。
【図４】本発明の実施の形態におけるプローブ部の製造方法を示す断面図である。
【図５】本発明の実施の形態におけるプローブ部の製造方法を示す平面図である。
【図６】本発明の実施の形態における配線部の製造方法を示す断面図である。
【図７】本発明の実施の形態における配線部の製造方法を示す平面図である。
【図８】本発明の実施の形態における配線部の製造方法を示す平面図である。
【図９】本発明の実施の形態におけるプローブカードの製造方法を示す断面図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態におけるプローブカード１００は、図１の構造断面図に示すように、プローブ部２００及び配線部３００を含んで構成される。
【００１６】
プローブ部２００は、プローブカード１００のプローブ針を含む構成部であり、カンチレバー部（梁部）９２を含んで構成される。カンチレバー部９２には接触端子部９０が儲けられる。接触端子部９０は、測定対象物の電極パッドに直接接触させられる部分である。
【００１７】
カンチレバー部９２は、支持部９４から梁状に突出するように設けられる。本実施の形態におけるプローブカード１００では、複数のカンチレバー部９２が隣り合って配設される(図中、紙面奥行き方向に並設される)。例えば、各カンチレバー部９２は１０μｍ以下のピッチで並べて配置される。このような構成とすることによって、本実施の形態におけるプローブカード１００は微細化が進んだ半導体集積回路であっても測定対象とすることができる。各カンチレバー部９２は、配線部３００の表面に形成される配線９８に電気的に接続される。
【００１８】
また、カンチレバー部９２は、支持部９４から接触端子部９０に向かって、接触端子部９０が設けられた方向に向けて屈曲した形状に加工されている。このように屈曲部を設けることによって、測定対象物の表面に凹凸がある場合においても電極パッドへ接触端子部９０を確実に接触させることが可能となる。
【００１９】
接触端子部９０は、カンチレバー部９２の先端部に設けられる。本実施の形態では、接触端子部９０は、カンチレバー部９２の先端部の延伸方向に対して略垂直に突出するように構成される。接触端子部９０は、例えば、チタン等の弾性の高い金属の表面に金等の導電性の高い金属を被覆した多層構造することが好ましい。
【００２０】
なお、接触端子部９０の高さは接触端子部９０の最大幅の２倍以上とすることが好適である。例えば、カンチレバー部９２は５μｍ以下の幅に加工される。カンチレバー部９２が５μｍ以下の幅に加工されているので、その先端部に形成される接触端子部９０の最大幅も５μｍ以下となる。このとき、接触端子部９０の高さは２０μｍ以上とすることが好ましい。
【００２１】
配線部３００は、プローブ部２００から電気信号を受けて測定装置等へ出力したり、測定装置からの信号をプローブ部２００へ伝達したりする。配線部３００は、支持部９４、スルーホール配線９６及び配線９８を含んで構成される。支持部９４は、その端部から突出するようにカンチレバー部９２を支持する。支持部９４は、例えば、基板に絶縁部材をコーティングした構造とされる。また、配線部３００を表面から裏面へと貫くようにスルーホール配線９６が形成され、各カンチレバー部９２はスルーホール配線９６を介して配線部３００の表面に形成された配線９８に接続される。
【００２２】
以下、図２〜図９を参照して、本発明の実施の形態におけるプローブカード１００の製造方法を説明する。図２〜図５は、プローブ部２００の製造プロセスの各ステップのおける加工物の断面又は平面を示し、図６〜図８は、配線部３００の製造プロセスの各ステップのおける加工物の断面を示している。図９は、プローブ部２００と配線部３００の接続プロセスの各ステップにおける加工物の断面を示している。
【００２３】
ステップＳ１０では、基板１０を準備する。プローブカード１００は、段差加工を行う際の加工精度を確保するためにシリコン基板を用いて製造される。本実施の形態では、（１００）面のＣＺ−シリコン基板１０を用いる。シリコン基板の厚さは２００μｍ以上６００μｍ以下とすることが好適であり、３００μｍ以上４００μｍ以下とすることがより好適である。また、シリコン基板のタイプはＰ型及びＮ型のいずれでもよい。
【００２４】
ステップＳ１２では、シリコン基板１０の表裏面に酸化層１２を形成する。酸化層１２は、シリコン基板１０の表面及び裏面のクリーニング及び前処理を行った後に行うことが好ましい。酸化条件は特に限定されるものではなく、例えば、ウェット酸化法において基板温度１１００℃で１８０分の熱酸化形成処理とすればよい。また、酸化層１２の膜厚は水酸化テトラメチルアンモニウム（ＴＭＡＨ）等によりシリコンをエッチングする際のマスクとして機能する厚さとする。例えば、３０μｍのシリコンをエッチングするために、膜厚は０．５μｍ程度とすることが好適である。
【００２５】
ステップＳ１４では、シリコン基板１０の表面側に、シリコン基板１０の端部を残して酸化層１２の表面を被うようにレジスト層１４を形成する。レジスト層１４は、レジストの種類に応じたプリベーク、レジスト塗布、ポストベーク、露光、現像、水洗、乾燥及びポストベーク等の条件でフォトリソグラフィを行うことによりパターンニングすることができる。レジスト層１４の膜厚は、以下の酸化層１２のエッチングにおけるシリコン酸化層との選択比を考慮した厚さとする。例えば、４μｍ程度とすることが好適である。
【００２６】
ステップＳ１６では、レジスト層１４をマスクとして酸化層１２をエッチングする。エッチング処理には、反応性イオンエッチング（ＲＩＥ）又は化学ドライエッチング（ＣＤＥ）を適用することができる。これにより、レジスト層１４に覆われていない領域の酸化層１２が除去される。
【００２７】
ステップＳ１８では、レジスト層１４を除去する。レジスト層１４は、例えば、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）の混合溶液を用いて化学的に除去することができる。本実施の形態では、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）とを適宜な割合で混合し、８０℃程度に加熱してレジスト層１４を除去する。レジスト層１４を除去した後、水洗を行い、スピン乾燥させる。
【００２８】
ステップＳ２０では、シリコン基板１０の部分エッチングを行う。エッチング保護層となる酸化層１２の両端部に露出したシリコン基板１０をエッチングする。エッチング保護層となる酸化層１２の両端部のシリコン基板１０に所定の傾斜角（約５５°）を有する傾斜部１０ａが形成されるようにエッチングを行う。本実施の形態では、水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ）等を用いたエッチングを施す。より具体的には、例えば、２５％のＴＭＡＨで７０℃に加熱しながら３０μｍほどエッチングする。その後、純水で流水洗浄を１０分行い、スピン乾燥させる。
【００２９】
ステップＳ２２では、酸化層１２を除去する。エッチングには化学エッチングを用いることができる。例えば、フッ化アンモニウム（ＮＨ４Ｆ）の緩衝液を用いて室温で酸化層１２を除去する。その後、水洗し、スピン乾燥させる。
【００３０】
ステップＳ２４では、ステップＳ３０における窒化層エッチングを行う際の耐性膜として酸化層１６を形成する。酸化層１６は、シリコン基板１０の表面側に形成する。酸化層１６は、熱酸化法や化学気相法（ＣＶＤ）で形成することができる。酸化条件は特に限定されるものではなく、例えば、ウェット酸化法において基板温度１１００℃で１８０分程度の熱酸化形成処理とすればよい。また、酸化層１６の膜厚はステップＳ３０における窒化層エッチングの際の選択比を考慮した厚さとする。例えば、１．０μｍ程度とすることが好適である。
【００３１】
ステップＳ２６では、カンチレバー部９２の固定及び支持を補強するためのシリコン窒化層（Ｓｉ3Ｎ4）１８を酸化層１６の表面上に形成する。シリコン窒化層１８は、酸化層１６を覆うように表面側に形成する。シリコン窒化層１８は、例えば、厚さ１μｍ〜２μｍ程度とすることが好適である。シリコン窒化層１８は、化学気相法（ＣＶＤ）やスパッタリング等により形成することができる。シリコン窒化層１８の堆積方法がプレート方式であれば、シリコン基板１０の裏面へのシリコン窒化層の形成がないので以下のエッチングに反応性イオンエッチング（ＲＩＥ）を適用することができる。
【００３２】
ステップＳ２８では、シリコン窒化層１８のパターンを形成するためのレジスト層２０をシリコン窒化層１８の表面上に形成する。レジスト層２０は、断面が台形状となるように残されたシリコン基板１０の上面に、シリコン基板１０の傾斜部１０ａから所定の距離だけ離れた領域に矩形状に形成される。レジスト層２０の膜厚及び種類は、以下のシリコン窒化層１８のエッチングに対する耐性を備えるものとし、プリベーク、ポストベーク、露光、現像等のフォトリソグラフィの条件は適宜調整する。
【００３３】
ステップＳ３０では、レジスト層２０を利用して、シリコン窒化層１８をパターンニングする。すなわち、矩形パターンに形成されたレジスト層２０でマスクされた領域を除いた領域のシリコン窒化層１８を除去する。エッチング方法としては、例えば、リン酸溶液（Ｈ3Ｐ０4）等を用いたウエットエッチング法や反応性イオンエッチング，化学ドライエッチング等のドライエッチング法を適用することができる。ただし、酸化層１６が除去されないように、シリコン窒化層１８に対する高選択性が要求される。
【００３４】
ステップＳ３２では、レジスト層２０を除去する。レジスト層２０は、例えば、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）の混合溶液を用いて化学的に除去することができる。本実施の形態では、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）とを適宜な割合で混合し、８０℃程度に加熱してレジスト層２０を除去する。レジスト層１４を除去した後、水洗を行い、スピン乾燥させる。
【００３５】
ステップＳ３４では、酸化層１６をパターニングするためのレジスト層２２を形成する。レジスト層２２は、接触端子部９０を形成する領域を除いたシリコン基板１０の表面に形成する。すなわち、接触端子部９０を埋め込み形成する領域に穴２２ａを有するパターンのレジスト層２２を形成する。本実施の形態では、シリコン基板１０の傾斜部１０ａの上面からシリコン基板１０の端部に向かって延伸するカンチレバー部９２を複数並設して形成するので、シリコン基板１０の傾斜部１０ａの近傍の領域に傾斜部１０ａの下辺（紙面の奥行き方向）に沿って所定のピッチＰで複数の穴２２ａが位置するようにレジスト層２２をパターンニングする。穴２２ａは、酸化層１６の表面が露出するように設ける。
【００３６】
レジストの種類及び膜厚は、以下のディープ反応性イオンエッチング（ＲＩＥ）に対する耐性を考慮したものとし、プリベーク、ポストベーク、露光、現像等のフォトリソグラフィの条件は適宜調整する。
【００３７】
ステップＳ３６では、レジスト層２２をマスクとして利用して、エッチング法により酸化層１６をパターンニングする。すなわち、レジスト層２２に設けられた穴３０から露出した領域の酸化層１６を除去し、酸化層１６に穴１６ａを形成する。エッチング方法としては、例えば、反応性イオンエッチング（ＲＩＥ）を適用することができる。
【００３８】
ステップＳ３８では、接触端子部９０を埋め込み形成するためのトレンチ穴３２をシリコン基板１０に形成する。トレンチ穴３２は、レジスト層２２及び酸化層１６を利用して、反応性イオンエッチング（ＲＩＥ）を行って形成することができる。例えば、ボッシュプロセスを用いて形成することが好適である。ボッシュプロセスは、ドライの異方性エッチングプロセスである。ボッシュプロセスは、エッチングガス（ＳＦ6）を用いてシリコンをエッチングするプロセスと、デポジションガス（Ｃ4Ｆ8）を用いて側壁を保護するデポジションプロセスを交互に切替えて行うことによってシリコン基板１０に高アスペクト比のトレンチ穴３２を形成するプロセスである。このとき、レジスト層２２とシリコン基板１０とのエッチング速度の差（選択比）を考慮し、レジスト層２２の下の酸化層１６がエッチングされない条件とすることが好適である。また、形成されるトレンチ穴３２のスキャロップ（側壁の粗さ）ができるだけ小さくなるような条件とすることが好適である。
【００３９】
トレンチ穴３２の深さは、好ましくは２０μｍ〜３０μｍ以上となるようにすることが好適である。酸化層１６の膜厚を１．０μｍ程度として、ボッシュプロセスを適用することによって、シリコン基板１０に最大幅５μｍ以下かつ深さ２０μｍ以上のトレンチ穴３２を形成することができる。なお、加工精度を高めるためにトレンチ穴３２の深さは５０μｍ以下に抑えることが好ましい。
【００４０】
ステップＳ４０では、レジスト層２２を除去する。レジスト層２２は、例えば、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）の混合溶液を用いて化学的に除去することができる。本実施の形態では、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）とを適宜な割合で混合し、８０℃程度に加熱してレジスト層２０を除去する。レジスト層１４を除去した後、水洗を行い、スピン乾燥させる。さらに、酸素（Ｏ２）プラズマを用いたアッシング処理により、反応性イオンエッチング（ＲＩＥ）を行った際にトレンチ穴３２内の側面に付着した堆積物を除去することが好ましい。
【００４１】
ステップＳ４２では、スキャロップの低減処理を行う。スキャロップの低減処理は、シリコン酸化層形成処理及びエッチングの組み合わせとすることができる。表面洗浄等の前処理を行った後、酸化層３４を形成する。酸化層３４は、熱酸化法や化学気相法（ＣＶＤ）で形成することができる。酸化条件は特に限定されるものではないが、シリコン窒化層１８の膜端部のバード−ビーク量の低減、シリコン窒化層１８への損傷を低減させるため、酸化温度を低くすることが好適である。次に、形成した酸化層３４のエッチング処理を行う。エッチングには化学エッチングを用いることができる。例えば、フッ化アンモニウム（ＮＨ４Ｆ）の緩衝液を用いて室温で酸化層１２を除去する。このとき、酸化層３４の膜厚が０．１〜０．２μｍ程度残るようにエッチングすることが好適である。その後、さらに酸化層３４を形成する。酸化層３４は、一回目と同様に、熱酸化法や化学気相法（ＣＶＤ）で形成することができる。ここで、酸化層３４の膜厚は０．５μｍ程度とすることが好適である。ステップＳ４２での酸化処理及びエッチング処理はスキャロップが無くなるまで繰り返してもよい。
【００４２】
ステップＳ４４では、シード層３６の形成を行う。シード層３６は、スパッタ法、蒸着法、化学気相法（ＣＶＤ）、メッキ法、電鋳法で形成することができる。例えば、表面洗浄等の前処理を行った後、スパッタリングによりシード層３６を形成する。シード層３６は、表面全体に形成し、ニッケル、銅、チタン、パラジウム、白金、金及びタングステン等のうち少なくとも１つの金属、又は、その合金、又は、その化合物等の導電性の高い金属を含む材料で構成することが好適である。例えば、これに限定されるものではないが、チタン（Ｔｉ）−金（Ａｕ）の積層とする。この場合、チタン（Ｔｉ）層を０．１μｍ程度の膜厚で形成し、その後、金（Ａｕ）層を１．０μｍ程度の膜厚で形成することが好適である。このシード層３６は、最終的に導電性のコンタクト層として機能する。
【００４３】
ステップＳ４６では、レジスト層３８を形成する。レジスト層３８は、カンチレバー部９２のパターンを形成するために用いられる。レジスト層３８の膜厚は、段差エッジ部においても金属層４０の膜厚を形成可能な厚さとすることが好適である。レジスト層３８の種類は、以下の金属層４０を形成するメッキ処理に対する耐性を備えるものとし、プリベーク、ポストベーク、露光、現像等のフォトリソグラフィの条件は適宜調整する。
【００４４】
レジスト層３８は、所望のカンチレバー部９２の形状に合わせてパターンニングする。具体的には、図５の平面図に示すように、カンチレバー部９２がピッチＰで複数並列に、カンチレバー部９２が各トレンチ穴３２からシリコン基板１０の傾斜部を上がって、シリコン基板１０上に形成されたシリコン窒化層１８の表面上まで延伸されるように、シード層３６が露出する開口部を形成するようにパターニングする。
【００４５】
ステップＳ４８では、レジスト層３８に設けられた開口部を埋めるように金属層４０を形成する。金属層４０は、メッキ処理により形成することができる。シード層３６に電圧を印加してメッキ処理を適用することによって、レジスト層３８の開口部に露出したシード層３６の領域のみに金属層４０を形成することができる。
【００４６】
金属層４０は、例えば、ニッケル、コバルト、銅、チタン、パラジウム、白金、金及びタングステン等のうち少なくとも１つの金属、又は、その合金、又は、その化合物等の導電性部材により構成することが好適である。例えば、ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金の埋め込み層と金（Ａｕ）の表面層の積層構造とすることが好適である。この場合、ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金の埋め込み層の膜厚は金属層４０の機械的強度及び電気的特性からそれぞれを設定することが好適である。
【００４７】
ステップＳ５０では、裏面の酸化層１２の除去、レジスト層３８の除去及び金属層４０の側部のフェンスの除去を行う。裏面の酸化層１２のエッチングには化学エッチングを用いることができる。例えば、フッ化アンモニウム（ＮＨ４Ｆ）の緩衝液を用いて室温で酸化層１２を除去する。その後、水洗し、スピン乾燥させる。次に、レジスト層３８の除去を行う。レジスト層３８の除去にはレジストに合った剥離剤を用いることが好適である。さらに、脱脂、水洗及びスピン乾燥等の後処理を行った後、水酸化テトラメチルアンモニウム（ＴＭＡＨ）の希釈液を用いて、金属層４０の側部のフェンスを除去する。
【００４８】
ステップＳ５２では、シード層３６のエッチバック処理を行う。エッチバック処理には、例えば、イオンミリングを適用することができる。イオンミリングの処理条件は、金（Ａｕ）、チタン（Ｔｉ）、シリコン窒化層、シリコン酸化層のエッチング速度の差（選択比）を考慮して、露出したシード層３６のみがエッチングされるように設定することが好適である。
【００４９】
ステップＳ５４では、配線部３００との接合に用いられる絶縁性樹脂（ＮＣＰ）のストッパとなるレジスト層４２を形成する。レジストを塗布し、少なくともカンチレバー部９２の先端部、すなわち接触端子部９０を覆い、傾斜部１０ａの上面の少なくとも一部の領域が露出するようにレジスト層４２をパターンニングする。プリベーク、露光、現像及び水洗・スピン乾燥等のフォトリソグラフィの条件はレジスト種等に基づいて定める。レジスト層４２の種類は、配線部との接合に用いられる絶縁性樹脂（ＮＣＰ）のストッパとしての機能を発揮できるものであればよく、例えば、その膜厚は２０μｍ程度とすることが好適である。
【００５０】
以上の処理によって、プローブ部２００を形成することができる。次に、配線部３００の製造方法について図６〜図８を参照しつつ説明する。
【００５１】
ステップＳ６０では、基板５０を準備する。配線部３００は、段差加工を行う際の加工精度を確保するためにシリコン基板を用いて製造される。本実施の形態では、（１００）面の表面及び裏面が鏡面仕上げされたＣＺ−シリコン基板５０を用いる。シリコン基板の厚さは２００μｍ以上６００μｍ以下とすることが好適であり、３００μｍ以上４００μｍ以下とすることがより好適である。また、シリコン基板のタイプはＰ型及びＮ型のいずれでもよい。
【００５２】
ステップＳ６２では、シリコン基板５０上の表裏面に酸化層５２を形成する。酸化層５２は、シリコン基板５０の表面及び裏面のクリーニング及び前処理を行った後に行うことが好ましい。酸化条件は特に限定されるものではなく、例えば、ウェット酸化法において基板温度１１００℃で１８０分程度の熱酸化形成処理とすればよい。また、酸化層５２の膜厚は水酸化テトラメチルアンモニウム（ＴＭＡＨ）等によりシリコンをエッチングする際のマスクとして機能する厚さとする。例えば、５０μｍのシリコンをエッチングするために必要な膜厚は０．５μｍ程度とすることが好適である。
【００５３】
ステップＳ６４では、シリコン基板５０の表面側に、シリコン基板５０の端部を残して表面を覆うようにレジスト層５４を形成する。レジスト層５４は、レジストの種類に応じた、プリベーク、レジスト塗布、ポストベーク、露光、現像、水洗、乾燥及びポストベーク等の条件でフォトリソグラフィを行うことによりパターンニングすることができる。レジスト層５４の膜厚は、以下の酸化層５２のエッチングにおけるシリコン酸化層との選択比を考慮した厚さとする。
【００５４】
ステップＳ６６では、レジスト層５４をマスクとして酸化層５２をエッチングする。エッチング処理には、反応性イオンエッチング（ＲＩＥ）又は化学ドライエッチング（ＣＤＥ）を適用することが好適である。これにより、レジスト層５４に覆われていない領域の酸化層５２が除去される。
【００５５】
ステップＳ６８では、レジスト層５４を除去する。レジスト層５４は、例えば、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）の混合溶液を用いて化学的に除去することができる。本実施の形態では、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）とを適宜な割合で混合し、８０℃程度に加熱してレジスト層５４を除去する。レジスト層５４を除去した後、水洗を行い、スピン乾燥させる。
【００５６】
ステップＳ７０では、シリコン基板５０の部分エッチングを行う。エッチング保護層となる酸化層５２の両端部に露出したシリコン基板５０をエッチングする。エッチング保護層となる酸化層５２の両端部のシリコン基板５０に所定の傾斜角（約５５°）を有する傾斜部５０ａが形成されるようにエッチングを行う。本実施の形態では、水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ）等を用いたエッチングを施す。より具体的には、例えば、２５％のＴＭＡＨで７０℃に加熱しながら５０μｍほどエッチングし、その後、純水で流水洗浄を１０分行い、スピン乾燥させる。
【００５７】
ステップＳ７２では、シリコン基板５０の裏面に金属層５６を形成する。金属層５６は、アルミニウムとすることが好適である。金属層５６の膜厚は、シリコン基板５０のエッチング処理に対する耐性を考慮して設定することが好適であるが、例えば、０．１μｍ程度とする。
【００５８】
ステップＳ７４では、レジスト層５８を金属層５６上に形成する。レジスト層５８の膜厚及び種類は、シリコン基板５０へのホール形成のエッチングに対する耐性を備えたものとし、プリベーク、ポストベーク、露光、現像等のフォトリソグラフィの条件は適宜調整する。
【００５９】
レジスト層５８は、プローブ部２００のカンチレバー部９２の各々に対応する位置に配線用のスルーホールが形成されるように開口部を有するパターンにパターンニングする。カンチレバー部９２がピッチＰの間隔で設けられている場合、それに対応するように開口部も（紙面の奥行き方向に）ピッチＰの間隔で複数設けることが好適である。また、プリベーク、ポストベーク、露光、現像等のフォトリソグラフィの条件は適宜調整する。また、現像液をＮＭＤ３とすることによって、レジスト層５８の開口部に露出した領域の金属層５６（アルミニウム）もエッチングされ開口する。
【００６０】
ステップＳ７６では、レジスト層５８及び金属層５６をマスクとして裏面の酸化層５２に開口を形成するようにエッチングする。エッチング処理には、反応性イオンエッチング（ＲＩＥ）又は化学ドライエッチング（ＣＤＥ）を適用することが好適である。これにより、レジスト層５８及び金属層５６に覆われていない領域の酸化層５２が除去される。
【００６１】
ステップＳ７８では、スルーホール６０を形成する。酸化層５２、金属層５６及びレジスト層５８をマスクとして、シリコン基板５０をエッチングすることによってスルーホール６０を形成する。スルーホール６０は、シリコン基板５０の表面から裏面まで貫通するように形成する。
【００６２】
スルーホール６０は、反応性イオンエッチング（ＲＩＥ）を行って形成することができる。例えば、ボッシュプロセスを用いて形成することが好適である。ボッシュプロセスは、ドライの異方性エッチングプロセスである。ボッシュプロセスは、エッチングガス（ＳＦ6）を用いてシリコンをエッチングするプロセスと、デポジションガス（Ｃ4Ｆ8）を用いて側壁を保護するデポジションプロセスを交互に切替えて行うことによってシリコン基板５０に高アスペクト比のスルーホール６０を形成するプロセスである。このとき、レジスト層５８とシリコン基板５０とのエッチング速度の差（選択比）を考慮し、レジスト層５８の下の酸化層５２がエッチングされない条件とすることが好適である。また、形成されるスルーホール６０のスキャロップ（側壁の粗さ）ができるだけ小さくなるような条件とすることが好適である。
【００６３】
ステップＳ８０では、酸化層５２、金属層５６及びレジスト層５８を除去する。まず、アッシング処理によりエッチングの際に付着した付着物を除去する。その後、レジスト層５８を除去する。レジスト層５８は、例えば、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）の混合溶液を用いて化学的に除去することができる。本実施の形態では、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）とを適宜な割合で混合し、８０℃程度に加熱してレジスト層１４を除去する。レジスト層５８を除去した後、水洗を行い、スピン乾燥させる。さらに、酸化層５２及び金属層５６を除去する。エッチングには化学エッチングを用いることができる。例えば、フッ化アンモニウム（ＮＨ４Ｆ）の緩衝液を用いて室温で酸化層５２及び金属層５６を除去する。その後、水洗を行い、スピン乾燥させる。
【００６４】
ステップＳ８２では、シリコン基板５０の表面を酸化して酸化層６２を形成する。酸化層６２は、シリコン基板５０の表面及び裏面のクリーニング及び前処理を行った後に行うことが好ましい。また、酸化層６２の膜厚は、絶縁膜として機能する程度あればよく、例えば、１．５μｍ程度とすることが好適である。
【００６５】
ステップＳ８４では、シリコン基板５０とは別にシード基板３００ａを形成する。シード基板３００ａは、ウェハ状の基板６４を用いて形成する。基板６４の表面にレジスト層６６を形成する。レジスト層６６の膜厚及び種類は、シード基板３００ａに対する後処理を考慮して設定すればよい。次に、レジスト層６６上にシード層６８を形成する。シード層６８は、スパッタ法、蒸着法、化学気相法（ＣＶＤ）、メッキ法、電鋳法で形成することができる。例えば、表面洗浄等の前処理を行った後、スパッタリングによりシード層６８を形成する。シード層６８は、ニッケル、銅、チタン、パラジウム、白金、金及びタングステン等のうち少なくとも１つの金属、又はその合金、又はその化合物等の導電性の高い金属を含む材料で構成することが好適である。これに限定されるものではないが、例えば、チタン（Ｔｉ）−金（Ａｕ）の積層とすることが好適である。この場合、チタン（Ｔｉ）層を０．０５μｍ程度の膜厚で形成し、その後、金（Ａｕ）層を０．３μｍ程度の膜厚を形成することが好適である。次に、シード層６８上にレジスト層７０を形成する。レジスト層７０の膜厚及び種類は、シード基板３００ａに対する後処理を考慮して設定すればよい。
【００６６】
ステップＳ８６では、シリコン基板５０とシード基板３００ａとの貼り合わせを行う。シード基板３００ａを加熱しつつ、シリコン基板５０の傾斜部５０ａが設けられた面とシード基板３００ａのレジスト層７０が設けられた面とを接触及び加圧しながら、シリコン基板５０とシード基板３００ａとを貼り合わせる。
【００６７】
ステップＳ８８では、スルーホール６０を介してレジスト層７０を除去する。レジスト層７０の除去には酸素（Ｏ２）プラズマを用いたアッシング処理を適用することができる。シリコン基板５０の表面側からアッシング処理を行うことにより、シード層６８がストップ層として働き、スルーホール６０内に露出したレジスト層７０のみが除去される。
【００６８】
ステップＳ９０では、埋込層７２が形成される。埋込層７２は、導電性材料をスルーホール６０に埋め込んで形成する。例えば、埋込層７２は、金、銀、銅等の導電性の高い金属を含む材料とする。本実施の形態では、銅を埋込層７２とする。埋込層７２は、メッキにより形成することができる。例えば、シード基板３００ａ側に電圧を断続的に印加し、スルーホール６０内に均一に自動選択的（セルフアライメント）にシリコン基板５０の表面から裏面までスルーホール６０に銅を埋め込んで埋込層７２を形成する。
【００６９】
ステップＳ９２では、シード基板３００ａをシリコン基板５０から剥離する。まず、レジスト剥離剤を用いてレジスト層６６を除去し、剥離後、アセトン及びイソプロピルアルコール（ＩＰＡ）等でシリコン基板５０を洗浄し、純水中で超音波洗浄、及びスピン乾燥させることが好適である。
【００７０】
ステップＳ９４では、シリコン基板５０の裏面を研磨し、埋込層７２とシリコン基板５０の面を平坦にする。研磨には、例えば、化学的機械研磨（ＣＭＰ）を用いることが好適である。
【００７１】
ステップＳ９６では、下地層７４を形成する。下地層７４は、スパッタ法、蒸着法、化学気相法（ＣＶＤ）、メッキ法、電鋳法で形成することができる。例えば、表面洗浄等の前処理を行った後、スパッタリングにより下地層７４を形成する。下地層７４は、ニッケル、銅、チタン、パラジウム、白金、金及びタングステン等のうち少なくとも１つの金属、又はその合金、又はその化合物等の導電性の高い金属を含む材料で構成することが好適である。例えば、チタン（Ｔｉ）−金（Ａｕ）の積層とすることが好適である。この場合、チタン（Ｔｉ）層を０．１μｍ程度の膜厚で形成し、その後、金（Ａｕ）層を１．０μｍ程度の膜厚で形成することが好適である。
【００７２】
ステップＳ９８では、レジスト層７６を形成する。レジスト層７６は、配線層のパターンを形成するために用いられる。ポストベークを行った後、レジスト層７６を塗布する。レジスト層７６の種類は、以下の配線層７８を形成するメッキ処理に対する耐性を備えるものとし、プリベーク、ポストベーク、露光、現像等のフォトリソグラフィの条件は適宜調整する。例えば、レジスト層７６の膜厚は１０μｍ程度で形成することが好適である。また、レジスト層７６は、各カンチレバー部９２からの信号を伝達する配線パターンにパターンニングする。
【００７３】
ステップＳ１００では、配線層７８を形成する。配線層７８は、例えば、ニッケル、コバルト、銅、チタン、パラジウム、白金、金及びタングステン等のうち少なくとも１つの金属、又はその合金、又はその化合物等の導電性の高い金属を含む材料で構成することが好適である。ここでは、配線層７８は金とする。配線層７８の形成にはメッキ処理を適用することが好適である。メッキ処理により、シリコン基板５０の裏面のレジスト層７６に覆われていない領域及びシリコン基板５０の表面の埋込層７２が露出している領域に配線層７８を形成する。下地層７４及び埋込層７２に電圧を印加しつつメッキ処理を行うことによって、シリコン基板５０の裏面のレジスト層７６に覆われていない領域及びシリコン基板５０の表面の埋込層７２が露出している領域のみに自動選択的（セルフアライメント）に配線層７８を形成することができる。配線層７８の膜厚は、各カンチレバー部９２からの信号を伝達可能な厚さとし、例えば、５μｍ程度とすることが好適である。
【００７４】
ステップＳ１０２では、レジスト層７６を除去する。レジスト層７６は、レジスト剥離剤を用いて除去することができる。また、アセトン及びイソプロピルアルコール（ＩＰＡ）等でシリコン基板５０を洗浄し、純水中で超音波洗浄し、スピン乾燥させることが好適である。
【００７５】
ステップＳ１０４では、不要な領域の下地層７４を除去する。すなわち、配線層７８に覆われていない領域の下地層７４は不要であるので除去する。下地層７４の除去には、例えば、イオンミリングを適用することができる。
【００７６】
以上の処理によって、配線部３００を形成することができる。次に、プローブ部２００と配線部３００とを接続することによってプローブカード１００を形成する方法について図９を参照しつつ説明する。
【００７７】
上記製造処理により、プローブ部２００及び配線部３００は図９に示すように構成される。プローブ部２００及び配線部３００は、プローブ部２００の表面に形成された金属層４０と配線部３００の表面に形成された配線層７８とが対応する位置となるように向かい合わせて接合される。
【００７８】
ステップＳ１１０では、プローブ部２００と配線部３００とをアライメントする。プローブ部２００の表面のレジスト層４２で囲まれた領域に絶縁樹脂（ＮＣＰ）８０を塗布した状態で、プローブ部２００の表面に形成された金属層４０と配線部３００の表面に形成された配線層７８とが対応する位置となるように向かい合わせる。アライメントのために、プローブ部２００と配線部３００とのそれぞれ対応する位置に予めマーカーを形成しておいてもよい。
【００７９】
ステップＳ１１２では、プローブ部２００と配線部３００とを接合する。ステップＳ１１０でアライメントされた相対位置において、金属層４０と配線層７８とが接触した状態でプローブ部２００と配線部３００とを加圧して加熱することによって絶縁樹脂８０を固化させてプローブ部２００と配線部３００とを接合する。このとき、レジスト層４２が絶縁樹脂８０のストッパとなり、不要な領域まで絶縁樹脂８０が流れ出すことを防ぐことができる。
【００８０】
ステップＳ１１４では、シリコン基板１０をエッチングする。エッチング処理には、水酸化テトラメチルアンモニウム（ＴＭＡＨ）の希釈液によるケミカルエッチングを適用することができる。例えば、７０℃の水酸化テトラメチルアンモニウム（ＴＭＡＨ）の希釈液によりエッチングを行うことによりシリコン基板５０を完全に除去することができる。エッチングに要する時間は数時間〜数１０時間程度である。これにより、シード層３６が酸化層１６に覆われた状態で露出する。
【００８１】
ステップＳ１１６では、レジスト層４２を除去する。レジスト層４２は、レジスト剥離剤を用いて化学的に除去することができる。レジスト層４２を除去した後、水洗を行い、スピン乾燥させる。
【００８２】
ステップＳ１１８では、酸化層１６を除去する。酸化層１６のエッチングには化学エッチングを用いることができる。例えば、フッ化アンモニウム（ＮＨ４Ｆ）の緩衝液を用いて酸化層１６を除去する。これにより、シード層３６及び金属層４０が積層されたカンチレバー部９２が形成される。
【００８３】
以上のように、本実施の形態によれば、従来より簡易な製造方法により、被測定対象物の微細化に応じたプローブカード１００を実現することできる。
【符号の説明】
【００８４】
１０  シリコン基板、１０ａ  傾斜部、１２  酸化層、１４  レジスト層、１６  酸化層、１６ａ  穴、１８  シリコン窒化層、２０  レジスト層、２２  レジスト層、２２ａ  穴、３０  穴、３２  トレンチ穴、３４  酸化層、３６  シード層、３８  レジスト層、４０  金属層、４２  レジスト層、５０  シリコン基板、５０  基板、５０ａ  傾斜部、５２  酸化層、５４  レジスト層、５６  金属層、５８  レジスト層、６０  スルーホール、６２  酸化層、６４  基板、６６  レジスト層、６８  シード層、７０  レジスト層、７２  埋込層、７４  下地層、７６  レジスト層、７８  配線層、８０  絶縁樹脂、９０  接触端子部、９２  カンチレバー部、９４  支持部、９６  スルーホール配線、９６  配線層、１００  プローブカード、２００  プローブ部、３００  配線部、３００ａ  シード基板。
【図１】
2010203890.tif 000003
【図２】
2010203890.tif 000004
【図３】
2010203890.tif 000005
【図４】
2010203890.tif 000006
【図５】
2010203890.tif 000007
【図６】
2010203890.tif 000008
【図７】
2010203890.tif 000009
【図８】
2010203890.tif 000010
【図９】
2010203890.tif 000011