(57)【要約】【課題】セルトランジスタの動作速度が速く、しきい値の変動が小さい不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】シリコン基板１１上にそれぞれ複数のシリコン酸化膜１２及びシリコン膜１３を交互に積層して積層体１４を形成し、積層体１４にトレンチ１５を形成し、トレンチ１５の内面上にアルミナ膜１６、シリコン窒化膜１７、シリコン酸化膜１８をこの順に形成し、シリコン酸化膜１８上にチャネルシリコン結晶膜２０を形成する。次に、酸素ガス雰囲気中で熱処理を行い、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面にシリコン酸化物層２１ａを形成する。【選択図】図６
2010140997.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極上に、電荷蓄積膜、トンネル絶縁膜及びシリコン結晶からなるチャネル膜をこの順に形成する工程と、
酸素ガス雰囲気中で熱処理を行い、前記トンネル絶縁膜と前記チャネル膜との界面にシリコン酸化物層を形成する工程と、
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項２】
ゲート電極上に、電荷蓄積膜、トンネル絶縁膜及びシリコン結晶からなるチャネル膜をこの順に形成する工程と、
一酸化窒素ガス雰囲気中で熱処理を行い、前記トンネル絶縁膜と前記チャネル膜との界面にシリコン酸窒化物層を形成する工程と、
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項３】
基板上にそれぞれ複数の層間絶縁膜及び前記ゲート電極を交互に積層して積層体を形成する工程と、
前記積層体にトレンチを形成する工程と、
をさらに備え、
前記電荷蓄積膜、前記トンネル絶縁膜及び前記チャネル膜は、前記トレンチの内面上に形成し、
前記熱処理を行うときに、前記トレンチ内に、前記トレンチの外部に通じ、内面に前記チャネル膜が露出した空洞が形成されていることを特徴とする請求項１または２に記載の不揮発性半導体記憶装置の製造方法。
【請求項４】
前記熱処理の後、前記空洞の内面において前記チャネル膜を露出させる工程と、
前記空洞内にシリコンを埋め込む工程と、
をさらに備えたことを特徴とする請求項３記載の不揮発性半導体記憶装置の製造方法。
【請求項５】
基板と、
前記基板上に設けられ、それぞれ複数の層間絶縁膜及びゲート電極が交互に積層され、トレンチが形成された積層体と、
前記トレンチの内面上に設けられた電荷蓄積膜と、
前記電荷蓄積膜上に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜上に設けられ、シリコン結晶からなるチャネル膜と、
を備え、
前記トンネル絶縁膜と前記チャネル膜との界面に、シリコン酸化物層又はシリコン酸窒化物層が形成されていることを特徴とする不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置及びその製造方法に関し、特に、絶縁膜上にシリコンからなるチャネル膜を形成した不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、平面型の不揮発性半導体記憶装置に替わって、複数のＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）型メモリセルを３次元的に積層させた不揮発性半導体記憶装置が開発されている（例えば、特許文献１参照。）。この不揮発性半導体記憶装置を製造する際には、基板上にゲート電極及び層間絶縁膜を交互に形成して積層体を形成し、この積層体に積層方向に延びる貫通ホールを形成し、貫通ホールの内面上に電荷ブロック膜、電荷蓄積膜及びトンネル絶縁膜をこの順に形成し、その後、例えばＣＶＤ法（Chemical Vapor Deposition法：化学気相成長法）によりシリコンを堆積させている。これにより、貫通ホール内に垂直方向に延びるシリコンピラーが埋設され、これがメモリセルのチャネルとなる。
【０００３】
しかしながら、この製造方法では、トンネル絶縁膜上にシリコンを堆積させてシリコンピラーを形成しているため、トンネル絶縁膜とシリコンピラーとの界面に欠陥が高密度に導入され、この欠陥が界面準位や固定電荷を形成してしまう。これにより、メモリセルを構成するセルトランジスタの動作速度が遅くなり、また、長期間の使用によってセルトランジスタのしきい値が変動し、誤動作が発生する。
【０００４】
【特許文献１】特開２００８−１７１９１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、セルトランジスタの動作速度が速く、しきい値の変動が小さい不揮発性半導体記憶装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、ゲート電極上に、電荷蓄積膜、トンネル絶縁膜及びシリコン結晶からなるチャネル膜をこの順に形成する工程と、酸素ガス雰囲気中で熱処理を行い、前記トンネル絶縁膜と前記チャネル膜との界面にシリコン酸化物層を形成する工程と、を備えたことを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
【０００７】
本発明の他の一態様によれば、ゲート電極上に、電荷蓄積膜、トンネル絶縁膜及びシリコン結晶からなるチャネル膜をこの順に形成する工程と、一酸化窒素ガス雰囲気中で熱処理を行い、前記トンネル絶縁膜と前記チャネル膜との界面にシリコン酸窒化物層を形成する工程と、を備えたことを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
【０００８】
本発明のさらに他の一態様によれば、基板と、前記基板上に設けられ、それぞれ複数の層間絶縁膜及びゲート電極が交互に積層され、トレンチが形成された積層体と、前記トレンチの内面上に設けられた電荷蓄積膜と、前記電荷蓄積膜上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられ、シリコン結晶からなるチャネル膜と、を備え、前記トンネル絶縁膜と前記チャネル膜との界面に、シリコン酸化物層又はシリコン酸窒化物層が形成されていることを特徴とする不揮発性半導体記憶装置が提供される。
【発明の効果】
【０００９】
本発明によれば、セルトランジスタの動作速度が速く、しきい値の変動が小さい不揮発性半導体記憶装置及びその製造方法を実現することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
図１（ａ）及び（ｂ）乃至図６（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する図であり、各図の（ａ）は工程断面図であり、各図の（ｂ）は工程平面図である。
【００１１】
先ず、図１（ａ）及び（ｂ）に示すように、シリコン基板１１上に、例えばＣＶＤ法により、層間絶縁膜となるシリコン酸化膜１２と、ゲート電極となる不純物をドーピングしたシリコン膜１３とを交互に堆積させて、積層体１４を形成する。シリコン酸化膜１２及びシリコン膜１３の厚さは、例えばそれぞれ５０ｎｍ（ナノメートル）とする。なお、図１（ａ）には、シリコン膜１３が２枚のみ図示されているが、本実施形態はこれに限定されず、シリコン膜１３は何枚でもよい。
【００１２】
次に、図２（ａ）及び（ｂ）に示すように、積層体１４上にレジストマスク（図示せず）を形成し、これをマスクとしてＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）を施し、シリコン酸化膜１２及びシリコン膜１３を選択的に除去して、積層体１４にトレンチ１５を形成する。トレンチ１５の形状は溝状であり、その幅は例えば７０ｎｍ程度である。トレンチ１５の側面には、層間絶縁膜であるシリコン酸化膜１２及びゲート電極であるシリコン膜１３が露出する。また、トレンチ１５の底面にはシリコン基板１１が露出する。
【００１３】
次に、図３（ａ）及び（ｂ）に示すように、ＡＬＤ（Atomic Layer Deposition：原子層蒸着)法により、トレンチ１５の内面上に、電荷ブロック膜となる厚さが例えば１０ｎｍのアルミナ膜１６、電荷蓄積膜となる厚さが例えば５ｎｍのシリコン窒化膜１７、トンネル絶縁膜となる厚さが例えば５ｎｍのシリコン酸化膜１８をこの順に堆積させる。
【００１４】
次に、ＣＶＤ法により、シリコン酸化膜１８上に、不純物をドーピングした非晶質シリコン膜を例えば１０ｎｍの厚さに堆積させる。このとき、ＣＶＤの原料ガスには、例えばシラン（ＳｉＨ４）を用いる。また、非晶質シリコン膜はトレンチ１５内を完全には埋め込まずに、トレンチ１５内に空洞が残る。その後、温度が例えば５００℃以上の熱処理を施し、この非晶質シリコン膜を結晶化させ、多結晶シリコン膜１９とする。なお、ＣＶＤの成膜温度を調整すれば、シリコン酸化膜１８上に多結晶シリコンを堆積させることにより、多結晶シリコン膜１９を形成することもできる。
【００１５】
次に、図４（ａ）及び（ｂ）に示すように、積層体１４上にレジストマスク（図示せず）を形成し、これをマスクとしてＲＩＥを施し、多結晶シリコン膜１９を選択的に除去する。これにより、多結晶シリコン膜１９をトレンチ１５が延びる方向に沿って分断し、複数本のＵ字形のチャネルシリコン結晶膜２０とする。このとき、トレンチ１５内におけるアルミナ膜１６、シリコン窒化膜１７、シリコン酸化膜１８及びチャネルシリコン結晶膜２０が設けられていない部分は、空洞２３となる。空洞２３はトレンチ１５の外部に通じ、内面にチャネルシリコン結晶膜２０が露出している。なお、図４（ｂ）においては、チャネルシリコン結晶膜２０が３本のみ図示されているが、本実施形態はこれに限定されず、何本でもよい。
【００１６】
次に、図５（ａ）及び（ｂ）に示すように、酸素ガス（Ｏ２）雰囲気中で熱酸化処理を行う。この熱酸化処理の条件は、温度を例えば７００〜１２００℃とし、時間を例えば１分〜１時間とする。これにより、チャネル膜（チャネルシリコン結晶膜２０）とトンネル絶縁膜（シリコン酸化膜１８）との界面に、厚さが例えば０．２〜２ｎｍ程度のシリコン酸化物層２１ａが形成される。なお、この熱酸化処理により、チャネルシリコン結晶膜２０の露出面にもシリコン酸化物層２１ｂが形成される。シリコン酸化物層２１ｂの厚さは、チャネルシリコン結晶膜２０の厚さと熱処理条件に依存するが、概ね、シリコン酸化物層２１ａの厚さの１．５〜３倍程度となる。
【００１７】
次に、図６（ａ）及び（ｂ）に示すように、全面にシリコン酸化物を堆積又は塗布して、空洞２３内にシリコン酸化物２２を埋め込む。シリコン酸化物２２は素子分離絶縁膜を形成する。次に、ＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）を行い、積層体１４の上面上からシリコン酸化物２２及びシリコン酸化物層２１ｂを除去し、チャネルシリコン結晶膜２０の上面を露出させる。これにより、シリコン基板１１上にメモリアレイ部が形成される。メモリアレイ部においては、Ｕ字形のチャネルシリコン結晶膜２０ごとにＮＡＮＤストリングが構成されており、各ＮＡＮＤストリングにおいては、チャネルシリコン結晶膜２０が延びる方向に沿って複数のＭＯＮＯＳ型メモリセルトランジスタが配列され、直列に接続されている。その後、周知の技術により、選択ゲートトランジスタ、配線層及び周辺素子（いずれも図示せず）等を形成し、３次元積層構造の不揮発性半導体製造装置を製造する。
【００１８】
図６（ａ）及び（ｂ）に示すように、この不揮発性半導体記憶装置においては、シリコン基板１１上に、それぞれ複数の層間絶縁膜（シリコン酸化膜１２）及びゲート電極（シリコン膜１３）が交互に積層された積層体１４が設けられており、積層体１４にはトレンチ１５が形成されている。また、トレンチ１５の内面上には、電荷ブロック膜（アルミナ膜１６）、電荷蓄積膜（シリコン窒化膜１７）、トンネル絶縁膜（シリコン酸化膜１８）がこの順に設けられており、トンネル絶縁膜（シリコン酸化膜１８）上にはシリコン結晶からなるチャネルシリコン結晶膜２０が設けられている。そして、トンネル絶縁膜（シリコン酸化膜１８）とチャネル膜（チャネルシリコン結晶膜２０）との界面には、シリコン酸化物層２１ａが形成されている。
【００１９】
次に、本実施形態の作用効果について説明する。
本実施形態においては、３次元積層型の不揮発性半導体記憶装置を効率よく製造するために、層間絶縁膜（シリコン酸化膜１２）とゲート電極（シリコン膜１３）を交互に堆積させて積層体１４を形成した後、トレンチ１５を形成し、トレンチ１５の内面上に電荷ブロック膜（アルミナ膜１６）、電荷蓄積膜（シリコン窒化膜１７）、トンネル絶縁膜（シリコン酸化膜１８）を成膜し、その上にチャネル膜（チャネルシリコン結晶膜２０）を形成している。すなわち、図３（ａ）及び（ｂ）に示す工程において、シリコン酸化膜１８上に、ＣＶＤ法により非晶質シリコン膜を堆積させている。このとき、シリコン酸化膜１８と非晶質シリコン膜との界面には、ＣＶＤの原料ガス（例えばシラン）に起因する水酸基が残留したり、未結合手が発生したりして、欠陥が発生する。この欠陥は、非晶質シリコン膜が結晶化され、加工されてチャネルシリコン結晶膜２０となったときに、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面に残留し、界面準位や固定電荷を発生させる。
【００２０】
そこで、本実施形態においては、図５（ａ）及び（ｂ）に示す工程において、酸素ガス雰囲気中で熱処理を行っている。結晶状態のシリコンからなるチャネルシリコン結晶膜２０を酸素ガス雰囲気に晒した状態で熱処理を行うと、チャネルシリコン結晶膜２０の露出面にシリコン酸化物層２１ｂが生成されると共に、その反対面、すなわち、シリコン酸化膜１８との界面にもシリコン酸化物層２１ａが形成される。これは、酸素ガスはシリコン膜内では解離しにくく、拡散してシリコン膜の反対側の面に到達し、そこで解離して酸化反応が起こるためと考えられる。そして、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面にシリコン酸化物層２１ａが形成されることにより、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面に発生していた欠陥がシリコン酸化物層２１ａ内に取り込まれ、界面準位及び固定電荷が大幅に低減する。一例では、界面準位及び固定電荷の密度は、シリコン酸化物層２１ａを形成しない場合には１×１０１２ｃｍ−２以上であるが、シリコン酸化物層２１ａを形成すると１×１０１１ｃｍ−２以下まで減少する。
【００２１】
このように、本実施形態によれば、トンネル絶縁膜であるシリコン酸化膜１８とチャネル膜であるチャネルシリコン結晶膜２０との界面の状態が大幅に改善されるため、セルトランジスタの動作速度が向上する。また、長期間使用してもセルトランジスタのしきい値が変動しにくくなり、メモリの信頼性が向上する。
【００２２】
また、本実施形態においては、図５（ａ）及び（ｂ）に示す熱処理を行うときに、トレンチ１５内に、トレンチ１５の外部に通じ、内面にチャネルシリコン結晶膜２０が露出した空洞２３が形成されている。このため、雰囲気中の酸素ガスが空洞２３を介してチャネルシリコン結晶膜２０の全体に効率的に供給され、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面全体にシリコン酸化物層２１ａが形成される。
【００２３】
なお、上述の例では、非晶質シリコン膜を結晶化させて多結晶シリコン膜１９とし、分割加工してチャネルシリコン結晶膜２０とした後、酸素ガス雰囲気中で熱処理を行いシリコン酸化物層２１ａを形成しているが、本実施形態はこれには限定されず、酸素ガス雰囲気中での熱処理の前に、シリコン膜が結晶化されていればよい。例えば、非晶質シリコン膜を分割加工した後、結晶化させ、その後、酸素ガス雰囲気中の熱処理を行ってもよく、非晶質シリコン膜を結晶化させ、酸素ガス雰囲気中で熱処理した後、分割加工してもよい。但し、分割加工の後に酸素ガス雰囲気中の熱処理を行った方が、酸素ガスの供給効率が高いため、シリコン酸化物層２１ａが形成されやすく、また、分割加工時のダメージを回復させることができるため、望ましい。
【００２４】
次に、本発明の第２の実施形態について説明する。
図７（ａ）及び（ｂ）乃至図８（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、各図の（ｂ）は、（ａ）に示す領域Ｒの一部拡大図である。
【００２５】
先ず、前述の第１の実施形態と同様な方法により、図４（ａ）及び（ｂ）に示す構造体を作製する。次に、図７（ａ）に示すように、一酸化窒素ガス（ＮＯ）雰囲気中で熱酸窒化処理を行う。この熱酸窒化処理の条件は、温度を例えば７００〜１２００℃とし、時間を例えば１分〜１時間とする。なお、一酸化窒素ガス雰囲気とは、一酸化窒素ガスのみを含む雰囲気には限定されず、一酸化窒素ガスを含む雰囲気であればよい。
【００２６】
この熱酸窒化処理により、チャネルシリコン結晶膜２０とシリコン酸化膜１８との界面に、厚さが例えば０．２〜２ｎｍ程度のシリコン酸窒化物層２４ａが形成される。なお、このとき、チャネルシリコン結晶膜２０の露出面にもシリコン酸窒化物層２４ｂが形成される。このシリコン酸窒化物層２４ｂの厚さは、チャネルシリコン結晶膜２０の厚さと熱処理条件に依存するが、概ね、シリコン酸窒化物層２４ａの厚さの１．５〜３倍程度となる。チャネルシリコン結晶膜２０の露出面だけでなくシリコン酸化膜１８との界面にもシリコン酸窒化物層が形成される理由は、一酸化窒素ガスはシリコン膜内では解離しにくく、露出面からシリコン膜内に拡散してシリコン膜の反対面に到達し、そこで解離して酸化反応と窒化反応が起こるためであると考えられる。
【００２７】
また、このとき、図７（ｂ）に示すように、シリコン酸窒化物層２４ａ及び２４ｂにおいては、層厚方向で組成が傾斜する。すなわち、シリコン酸窒化物層２４ａ及び２４ｂのそれぞれにおいて、チャネルシリコン結晶膜２０側には窒素濃度が相対的に高い窒素リッチ層２４Ｎが形成され、チャネルシリコン結晶膜２０から遠い側には酸素濃度が相対的に高い酸素リッチ層２４Ｏが形成される。これは、熱酸窒化処理によりシリコン膜の表面にシリコン酸窒化物層を形成する過程で、シリコン酸窒化物層中の窒素原子はシリコン膜とシリコン酸窒化物層との界面に偏析しやすいためであると考えられる。
【００２８】
次に、図８（ａ）及び（ｂ）に示すように、前述の第１の実施形態と同様に、空洞２３内に素子分離絶縁膜としてシリコン酸化物２２を埋め込む。次に、ＣＭＰを行って積層体１４の上面上からシリコン酸化物２２及びシリコン酸窒化物層２４ｂを除去し、チャネルシリコン結晶膜２０の上面を露出させる。この結果、シリコン基板１１上にメモリアレイ部が形成される。その後、４００℃〜１０００℃程度の温度で熱アニール処理を行って、シリコン酸化物２２を緻密化する。これにより、シリコン酸化物２２のリーク電流を低減し、メモリ誤動作の発生頻度を低減できる。その後、選択ゲートトランジスタ、配線層及び周辺素子（いずれも図示せず）等を形成し、３次元積層構造の不揮発性半導体製造装置を製造する。
【００２９】
本実施形態に係る不揮発性半導体記憶装置においては、前述の第１の実施形態と比較して、トンネル絶縁膜（シリコン酸化膜１８）とチャネル膜（チャネルシリコン結晶膜２０）との界面には、シリコン酸化物層２１ａ（図６参照）の代わりに、シリコン酸窒化物層２４ａが形成されている。
【００３０】
次に、本実施形態の作用効果について説明する。
本実施形態においては、図７（ａ）及び（ｂ）に示す工程において、一酸化窒素ガス雰囲気中で熱酸窒化処理を行っている。これにより、チャネルシリコン結晶膜２０とシリコン酸化膜１８との界面に、シリコン酸窒化物層２４ａが形成される。そして、シリコン酸窒化物層２４ａは、チャネルシリコン結晶膜２０側に形成された窒素リッチ層２４Ｎと、シリコン酸化膜１８側に形成された酸素リッチ層２４Ｏとの積層膜となる。
【００３１】
この結果、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面に発生した欠陥が、窒素リッチ層２４Ｎ内に取り込まれ、界面準位及び固定電荷が大幅に低減する。一例では、界面準位及び固定電荷の密度は、シリコン酸窒化物層２４ａを形成しない場合には１×１０１２ｃｍ−２以上であるが、シリコン酸窒化物層２４ａを形成すると１×１０１１ｃｍ−２以下まで減少する。これにより、セルトランジスタの動作速度が向上する。また、窒素リッチ層２４Ｎがチャネルシリコン結晶膜２０に接して設けられているため、メモリセルに対してデータの書込／消去を繰り返し行っても、界面準位の増大のような界面状態の劣化が抑制されて、セルトランジスタの信頼性が飛躍的に向上する。
【００３２】
また、本実施形態によれば、シリコン酸化物２２を緻密化するための熱アニール処理の際に、チャネルシリコン結晶膜２０の表面がシリコン酸窒化物層２４ａ及び２４ｂによって覆われているため、チャネルシリコン結晶膜２０が酸化されて体積が減少することを抑制できる。これにより、セルトランジスタの誤動作の発生頻度を大幅に低減することができ、装置の信頼性が向上する。更に、チャネルシリコン結晶膜２０の両界面に窒素リッチ層２４Ｎが設けられているため、熱アニール時にチャネルシリコン結晶膜２０が凝集して変形することを防止できる。
【００３３】
なお、本実施形態においては、図７（ａ）及び（ｂ）に示す工程において、一酸化窒素ガス雰囲気の代わりに亜酸化窒素ガス雰囲気中で熱処理を行っても、同様な効果を得ることができる。この場合には、チャネルシリコン結晶膜２０の露出面に形成されるシリコン酸窒化物層２４ｂの膜厚が厚くなる傾向があるため、チャネルシリコン結晶膜２０の仕上がり膜厚を薄くしたい場合に好適である。
【００３４】
次に、本発明の第３の実施形態について説明する。
図９（ａ）及び（ｂ）乃至図１４（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する図であり、各図の（ａ）は工程断面図であり、各図の（ｂ）は工程平面図である。
本実施形態は、前述の第１の実施形態と比較して、トレンチの形状が溝形ではなく円柱形であること、及び、チャネルシリコン結晶層をシリコン基板に到達させることが異なっている。
【００３５】
先ず、図９（ａ）及び（ｂ）に示すように、前述の第１の実施形態と同様な方法により、シリコン基板１１上に積層体１４を形成する。
次に、図１０（ａ）及び（ｂ）に示すように、レジストマスク（図示せず）を用いてＲＩＥを行い、積層体１４に複数本のトレンチ２５を形成する。トレンチ２５の形状は積層体１４の積層方向に延びる円柱形とし、その内径は例えば７０ｎｍとする。また、積層体１４の積層方向から見て、トレンチ２５は例えばマトリクス状に配列させる。更に、各トレンチ２５の底面にはシリコン基板１１を露出させる。なお、図示の便宜上、各図には１本のトレンチ２５のみを示しているが、実際には多数のトレンチ２５を形成する。
【００３６】
次に、図１１（ａ）及び（ｂ）に示すように、ＡＬＤ法により、トレンチ２５の内面上に、アルミナ膜１６、シリコン窒化膜１７、シリコン酸化膜１８をこの順に堆積させる。これらの膜の厚さは、例えば、それぞれ１０ｎｍ、５ｎｍ、５ｎｍとする。装置の完成後、これらの膜は、それぞれ、電荷ブロック膜、電荷蓄積膜、トンネル絶縁膜として機能する。
【００３７】
次に、図１２（ａ）及び（ｂ）に示すように、積層体１４上にレジストマスク（図示せず）を形成し、これをマスクとしてＲＩＥを行うことにより、トレンチ２５の底面上からシリコン酸化膜１８、シリコン窒化膜１７、アルミナ膜１６を選択的に除去し、シリコン基板１１を露出させる。このとき、シリコン基板１１の上面が少し掘り込まれる。
【００３８】
次に、ＣＶＤ法により、トレンチ２５の内面上に、不純物をドーピングした非晶質シリコン膜を例えば１０ｎｍの厚さに堆積させる。その後、温度が例えば５００℃以上の熱処理を施して、この非晶質シリコン膜を結晶化させ、チャネルシリコン結晶膜３０とする。チャネルシリコン結晶膜３０の下端部はシリコン基板１１に接触する。また、チャネルシリコン結晶膜３０の形状は、底部が閉じた円筒形となり、その内部は空洞３３となる。すなわち、空洞３３はトレンチ２５の外部に通じ、内面にチャネルシリコン結晶膜３０が露出する。なお、ＣＶＤの成膜温度を調整すれば、トレンチ２５の内面上に多結晶シリコンを堆積させることにより、チャネルシリコン結晶膜３０を形成することもできる。
【００３９】
次に、図１３（ａ）及び（ｂ）に示すように、酸素ガス（Ｏ２）雰囲気中で熱酸化処理を行う。この熱酸化処理の条件は、温度を例えば７００〜１２００℃とし、時間を例えば１分〜１時間とする。これにより、チャネルシリコン結晶膜３０とシリコン酸化膜１８等との界面に、シリコン酸化物層３１ａが形成される。シリコン酸化物層３１ａの厚さは、例えば０．２〜２ｎｍ程度となる。なお、この熱酸化処理により、チャネルシリコン結晶膜３０の露出面にもシリコン酸化物層３１ｂが形成される。このシリコン酸化物層３１ｂの厚さは、チャネルシリコン結晶膜３０の厚さと熱処理条件に依存するが、概ね、シリコン酸化物層３１ａの厚さの１〜２倍程度となる。一方、チャネルシリコン結晶膜３０とシリコン基板１１との界面には、シリコン酸化物層はほとんど形成されない。
【００４０】
次に、図１４（ａ）及び（ｂ）に示すように、前述の第１の実施形態と同様な方法により、空洞３３内にシリコン酸化物２２を埋め込む。そして、ＣＭＰを行って積層体１４の上面上からシリコン酸化物層３０ｂを除去し、チャネルシリコン結晶膜３０の上面を露出させる。これにより、シリコン基板１１上にメモリアレイ部が形成される。その後、選択ゲートトランジスタ、配線層及び周辺素子（いずれも図示せず）等を形成し、３次元積層構造の不揮発性半導体製造装置を製造する。
【００４１】
図１４（ａ）及び（ｂ）に示すように、本実施形態において製造される不揮発性半導体記憶装置においては、シリコン基板１１上に、それぞれ複数の層間絶縁膜（シリコン酸化膜１２）及びゲート電極（シリコン膜１３）が交互に積層された積層体１４が設けられており、積層体１４には円柱形のトレンチ２５が形成されている。トレンチ２５の側面上には、電荷ブロック膜（アルミナ膜１６）、電荷蓄積膜（シリコン窒化膜１７）、トンネル絶縁膜（シリコン酸化膜１８）がこの順に設けられており、トレンチ２５の内部には、底部が閉じた円筒形のチャネルシリコン結晶膜３０が設けられており、シリコン基板１１に接続されている。チャネルシリコン結晶膜３０の内部は上部が開いた空洞３３となっており、その内部にはシリコン酸化物２２が埋め込まれている。そして、トンネル絶縁膜（シリコン酸化膜１８）とチャネル膜（チャネルシリコン結晶膜３０）との界面にはシリコン酸化物層３１ａが形成されており、素子分離絶縁膜（シリコン酸化物２２）とチャネル膜（チャネルシリコン結晶膜３０）との界面にはシリコン酸化物層３１ｂが形成されている。
【００４２】
次に、本実施形態の作用効果について説明する。
本実施形態によれば、メモリセルトランジスタのチャネルがシリコン基板１１に接続された３次元積層型の不揮発性半導体記憶装置を製造することができる。
また、本実施形態においては、前述の第１の実施形態と比較して、熱酸化処理条件が同じであれば、シリコン酸化物層３１ａの厚さに対するシリコン酸化物層３１ｂの厚さの比を小さくすることができる。例えば、前述の第１の実施形態においては、この比は１．５〜３であるが、本実施形態においては、１〜２とすることができる。これは、チャネルシリコン結晶膜３０の形状が円筒形であり、シリコン酸化膜１８と接する外側面は凸型の曲面であり、熱酸化処理時に露出面である内側面は凹型の曲面であるため、酸化反応の進行に伴って発生する応力が、外側面よりも内側面の方が大きいためであると考えられる。これにより、シリコン酸化物層３１ｂが厚くなることを抑制し、熱酸化処理後のチャネルシリコン結晶膜３０の厚さを確保して、所望のチャネル電流を得ることが可能となる。また、所望の厚さのシリコン酸化物層３１ａを形成するための熱酸化処理温度を低くできるため、元素の熱拡散を抑制することができる。この結果、メモリアレイ部の構造を高精度化することができ、メモリ誤動作が少ない不揮発性半導体記憶装置を製造することができる。
【００４３】
本実施形態における上記以外の作用効果は、前述の第１の実施形態と同様である。すなわち、本実施形態においても、トンネル絶縁膜（シリコン酸化膜１８）とチャネル膜（チャネルシリコン結晶膜３０）との界面にシリコン酸化物層３１ａを形成することにより、この界面の界面準位及び固定電荷を低減し、セルトランジスタが高速でしきい値変動が少ない不揮発性半導体記憶装置を製造することができる。本実施形態においても、前述の第１の実施形態と同様に、酸素ガス雰囲気中の熱処理により、界面準位及び固定電荷の密度を、例えば１×１０１２ｃｍ−２以上から１×１０１１ｃｍ−２以下まで低減することができる。
【００４４】
なお、本実施形態においては、前述の第１の実施形態と同様に、酸素ガス雰囲気中で熱処理を行ってチャネルシリコン結晶膜３０の表面を酸化する例を示したが、前述の第２の実施形態と同様に、一酸化窒素ガス雰囲気中で熱処理を行ってチャネルシリコン結晶膜３０の表面を酸窒化してもよい。これにより、前述の第２の実施形態と同様な作用効果を得ることができる。
【００４５】
次に、本発明の第４の実施形態について説明する。
図１５（ａ）及び（ｂ）並びに図１６（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する図であり、各図の（ａ）は工程断面図であり、各図の（ｂ）は工程平面図であり、
図１７は、本実施形態に係る不揮発性半導体記憶装置を例示する斜視図である。
なお、図１７においては、図示の便宜上、シリコン基板１１及びシリコン酸化膜１２は図示を省略している。
【００４６】
本実施形態は、前述の第３の実施形態と比較して、円筒形のチャネルシリコン結晶膜３０の内部に、シリコン酸化物２２（図１４参照）ではなく多結晶シリコンを埋め込む点が異なっている。
【００４７】
先ず、前述の第３の実施形態と同様な方法により、図１３（ａ）及び（ｂ）に示す構造体を作製する。そして、図１５（ａ）及び（ｂ）に示すように、希フッ酸溶液を用いてウェットエッチングを行い、チャネルシリコン結晶膜３０の露出面に形成されたシリコン酸化物層３１ｂを除去する。なお、一酸化窒素ガスを含む雰囲気中で熱酸窒化処理を行い、チャネルシリコン結晶膜３０の露出面にシリコン酸窒化物層を形成した場合は、リン酸溶液を用いたウェットエッチングにより、このシリコン酸窒化物層を除去する。これにより、空洞３３の内面において、チャネルシリコン結晶膜３０が露出する。
【００４８】
次に、図１６（ａ）及び（ｂ）に示すように、全面に不純物をドーピングした非晶質シリコンを堆積させて、空洞３３の内部に埋め込む。その後、ＣＭＰを行い、積層体１４上に堆積された非晶質シリコンを除去し、チャネルシリコン結晶膜３０の上面を露出させる。次に、例えば５００℃以上の温度で熱アニールを施し、非晶質シリコンを結晶化させ、多結晶シリコン３２とする。その後、選択ゲートトランジスタ、配線層及び周辺素子（いずれも図示せず）等を形成し、３次元積層構造の不揮発性半導体製造装置を製造する。
【００４９】
図１６（ａ）及び（ｂ）並びに図１７に示すように、本実施形態に係る不揮発性半導体記憶装置においては、トレンチ２５の側面上に形成された円筒形のチャネルシリコン結晶膜３０と、その内部に埋め込まれた多結晶シリコン３２とにより、シリコン基板１１に接続され、垂直方向に延びるシリコンピラーが構成される。そして、このシリコンピラーがセルトランジスタのチャネルとして機能する。
【００５０】
次に、本実施形態の作用効果について説明する。
本実施形態においては、前述の第３の実施形態と比較して、チャネルとなるシリコンピラーの断面積が大きくなるため、大きなセル電流を流すことができる。この結果、セルトランジスタの動作速度が大きく向上する。本実施形態における上記以外の作用効果は、前述の第３の実施形態と同様である。
【００５１】
次に、第４の実施形態の比較例について説明する。
図１８は、本比較例に係る不揮発性半導体記憶装置を例示する断面図である。
図１８に示すように、本比較例においても、前述の第４の実施形態と同様に、積層体１４にトレンチ２５を形成し、トレンチ２５の内面上に、アルミナ膜１６、シリコン窒化膜１７及びシリコン酸化膜１８をこの順に成膜する。次に、シリコン酸化膜１８上にＣＶＤにより非晶質シリコン膜を形成し、結晶化させて、円柱状のチャネルシリコン結晶膜４０とする。但し、本比較例においては、非晶質シリコン膜の形成後、酸素ガス雰囲気中又は一酸化窒素ガス雰囲気中における熱処理は行わず、従って、シリコン酸化膜１８とチャネルシリコン結晶膜４０との界面に、シリコン酸化物層又はシリコン酸窒化物層が形成されない。
【００５２】
本比較例においては、シリコン酸化膜１８上に非晶質シリコン膜を堆積させたときに導入された欠陥が最後まで残り、シリコン酸化膜１８とチャネルシリコン結晶膜４０との界面に界面準位及び固定電荷が発生する。この結果、セルトランジスタの動作速度が遅くなり、また、長期間の使用によるしきい値変動が顕著となって、メモリセルに誤動作が生じる。これに対して、前述の第１乃至第４の実施形態によれば、酸素ガス雰囲気中又は一酸化窒素ガス雰囲気中において熱処理を行い、トンネル絶縁膜を構成するシリコン酸化膜とチャネル膜を構成するチャネルシリコン結晶膜との界面にシリコン酸化物層又はシリコン酸窒化物層を形成しているため、この界面における界面準位及び固定電荷を減らすことができる。
【００５３】
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【図面の簡単な説明】
【００５４】
【図１】（ａ）は本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図２】（ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図３】（ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図４】（ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図５】（ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図６】（ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図７】（ａ）は本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）は（ａ）に示す領域Ｒの一部拡大図である。
【図８】（ａ）は第２の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）は（ａ）に示す領域Ｒの一部拡大図である。
【図９】（ａ）は本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図１０】（ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図１１】（ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図１２】（ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図１３】（ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図１４】（ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図１５】（ａ）は本発明の第４の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図１６】（ａ）は第４の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。
【図１７】第４の実施形態に係る不揮発性半導体記憶装置を例示する斜視図である。
【図１８】第４の実施形態の比較例に係る不揮発性半導体記憶装置を例示する断面図である。
【符号の説明】
【００５５】
１１  シリコン基板、１２  シリコン酸化膜、１３  シリコン膜、１４  積層体、１５  トレンチ、１６  アルミナ膜、１７  シリコン窒化膜、１８  シリコン酸化膜、１９  多結晶シリコン膜、２０  チャネルシリコン結晶膜、２１ａ、２１ｂ  シリコン酸化物層、２２  シリコン酸化物、２３  空洞、２４ａ、２４ｂ  シリコン酸窒化物層、２４Ｎ  窒素リッチ層、２４Ｏ  酸素リッチ層、２５  トレンチ、３０  チャネルシリコン結晶膜、３１ａ、３１ｂ  シリコン酸化物層、３２  多結晶シリコン、３３  空洞、４０  チャネルシリコン結晶膜、Ｒ  領域
【図１】
2010140997.tif 000003
【図２】
2010140997.tif 000004
【図３】
2010140997.tif 000005
【図４】
2010140997.tif 000006
【図５】
2010140997.tif 000007
【図６】
2010140997.tif 000008
【図７】
2010140997.tif 000009
【図８】
2010140997.tif 000010
【図９】
2010140997.tif 000011
【図１０】
2010140997.tif 000012
【図１１】
2010140997.tif 000013
【図１２】
2010140997.tif 000014
【図１３】
2010140997.tif 000015
【図１４】
2010140997.tif 000016
【図１５】
2010140997.tif 000017
【図１６】
2010140997.tif 000018
【図１７】
2010140997.tif 000019
【図１８】
2010140997.tif 000020