(57)【要約】【課題】回路が簡単で安定性が高い二乗検出回路。【解決手段】ゲート端子に平衡信号の一方が接続されソース端子が接地された第１の電界効果型トランジスタ１０３と、ゲート端子に平衡信号の他の一方が接続されソース端子が接地された第２の電界効果型トランジスタ１０４と、第１の電界効果型トランジスタ１０３のドレイン端子にソース端子が接続されゲート端子が第１の電位にバイアスされた第３の電界効果型トランジスタ１１３と、第２の電界効果型トランジスタ１０４のドレイン端子にソース端子が接続されゲート端子が第１の電位にバイアスされた第４の電界効果型トランジスタ１１４と、第３の電界効果型トランジスタ１１３のドレイン端子と第４の電界効果型トランジスタ１１４のドレイン端子とを接続して出力信号を出力する出力線と、を含む信号出力部１２０と、信号出力部１２０の出力線１１５と接続された信号加算部１２１と、を含む電子回路１。【選択図】図１
2010114710.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端子に平衡信号の一方が接続され、ソース端子が接地された第１の電界効果型トランジスタと、
ゲート端子に前記平衡信号の他の一方が接続され、ソース端子が接地された第２の電界効果型トランジスタと、
前記第１の電界効果型トランジスタのドレイン端子にソース端子が接続され、ゲート端子が第１の電位にバイアスされた第３の電界効果型トランジスタと、
前記第２の電界効果型トランジスタのドレイン端子にソース端子が接続され、ゲート端子が前記第１の電位にバイアスされた第４の電界効果型トランジスタと、
前記第３の電界効果型トランジスタのドレイン端子と前記第４の電界効果型トランジスタのドレイン端子とを接続して出力信号を出力する出力線と、
を含んで構成されるｎ個（ｎは１以上の整数）の信号出力部と、
前記ｎ個の信号出力部のそれぞれの前記出力線と接続され、前記ｎ個の信号出力部のそれぞれの前記出力線から出力される前記出力信号の総和に比例する信号を出力する信号加算部と、
を含むことを特徴とする電子回路。
【請求項２】
請求項１に記載の電子回路において、前記信号加算部は、ゲート端子が第２の電位にバイアスされた電界効果型トランジスタを含んで構成されることを特徴とする電子回路。
【請求項３】
ゲート端子が第１の電位にバイアスされ、ソース端子に平衡信号の一方が接続された第１の電界効果型トランジスタと、
ゲート端子が前記第１の電位にバイアスされ、ソース端子に前記平衡信号の他の一方が接続された第２の電界効果型トランジスタと、
前記第１の電界効果型トランジスタのドレイン端子にソース端子が接続され、ゲート端子が第２の電位にバイアスされた第３の電界効果型トランジスタと、
前記第２の電界効果型トランジスタのドレイン端子にソース端子が接続され、ゲート端子が前記第２の電位にバイアスされた第４の電界効果型トランジスタと、
前記第３の電界効果型トランジスタのドレイン端子と前記第４の電界効果型トランジスタのドレイン端子とを接続して出力信号を出力する出力線と、
を含んで構成されるｎ個（ｎは１以上の整数）の信号出力部と、
前記ｎ個の信号出力部のそれぞれの前記出力線と接続され、前記ｎ個の信号出力部のそれぞれの前記出力線から出力される前記出力信号の総和に比例する信号を出力する信号加算部と、
を含むことを特徴とする電子回路。
【請求項４】
請求項３に記載の電子回路において、前記信号加算部は、ゲート端子が第３の電位にバイアスされた電界効果型トランジスタを含んで構成されることを特徴とする電子回路。
【請求項５】
請求項１から４のいずれか一項に記載の電子回路を備えて構成されることを特徴とする電子装置。
【請求項６】
請求項５に記載の電子装置において、前記電子装置は、供給されたＵＷＢ信号が担うパルスを検出する信号処理部を備えることを特徴とする電子装置。
【請求項７】
請求項５または６に記載の電子装置において、
前記電子装置は、
互いに直交する第１及び第２の信号を発生するテンプレート信号発生部と、
前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、
前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、
前記第１の乗算信号から高周波成分を取り除いて第１の低域信号を出力する第１の低域抽出回路と、
前記第２の乗算信号から高周波成分を取り除いて第２の低域信号を出力する第２の低域抽出回路と、
を含んで構成されることを特徴とする電子装置。
【請求項８】
互いに直交する第１及び第２の信号を発生するテンプレート信号発生部と、
前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、
前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、
前記第１の乗算信号から高周波成分を取り除いて第１の低域信号を出力する第１の低域抽出回路と、
前記第２の乗算信号から高周波成分を取り除いて第２の低域信号を出力する第２の低域抽出回路と、
請求項１から４のいずれか一項に記載の電子回路と、
を含む電子装置のパルス検出方法であって、
前記第１の低域信号と前記第２の低域信号とを前記電子回路により二乗和出力しパルスを検出する、
ことを特徴とする電子装置のパルス検出方法。
【請求項９】
請求項８に記載の電子装置のパルス検出方法において、供給されたＵＷＢ信号が担うパルスを検出することを特徴とする電子装置のパルス検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路、電子回路を備えた電子装置、特にＵＷＢ（Ultra Wide Band）信号を受信する電子装置及び電子装置のパルス検出方法に関する。
【背景技術】
【０００２】
受信された信号の包絡線を検出しベースバンド信号を復調する回路は古くから使用されており様々な回路が考え出されている。包絡線は信号の尖頭値を結んだものであり交流成分の絶対値を平滑化して得られる。また信号を二乗し平滑化して包絡線検出に替える方法も古くからあり、「二乗検波」などと呼ばれている。例えば特許文献１には、信号の二乗値を得る二乗検出回路とそれを使った振幅検波の方法が記載されている。
【０００３】
また、ＵＷＢ信号、特に搬送波を用いないＩＲ（Impulse Radio）によるＵＷＢ通信（以下「ＵＷＢ−ＩＲ」通信と言う）においても包絡線検出を使った受信機があり、例えば特許文献２または特許文献３においてその有効性が記載されている。これらの特許文献２または特許文献３では、整流回路と積分回路が用いられているが、これは信号の交流成分の絶対値を平滑化して包絡線を求めるものである。以降、変調された搬送波（経時的に振幅が変化する高周波の信号）についてその包絡線を検出する作用を「包絡線検出」と呼ぶことにする。また、ＵＷＢ−ＩＲ受信機において二乗検波を用いた例は見当たらない。
【０００４】
【特許文献１】特開平４−１７０８０７号公報
【特許文献２】特開２００４−３２００８３号公報
【特許文献３】特開２００５−２５２７４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の特許文献１の二乗検出回路では、バイポーラトランジスタを使うものであり大規模な集積化に適するＭＯＳトランジスタを用いるものでない。また二乗特性は、コレクタ電流に比較して信号の電流変化が十分小さい小信号が入力された場合のみに近似的に得られるのであって、大きな信号では誤差が伴うという課題がある。大きな信号を扱おうとすると、必然的に消費電力が大きくなる。さらに、回路の動作速度はあまり速くなく、ＵＷＢ−ＩＲの信号のような素子の性能限界程度に高い周波数の信号を扱う場合には適さない。また、複数の信号の二乗和を得る機能もなく、周波数変換によってベースバンドまで落とし復調を行う場合には、高い精度の位相同期が必要となる。
【０００６】
また、よく知られているように電界効果型トランジスタのドレイン電流は、その動作域が飽和領域にあるとき、ゲート電圧と閾値電圧の差の二乗に比例する。つまり、ドレイン電流Ｉｄとゲート電圧Ｖｇの関係は、閾値電圧をＶｔ、βを定数とすると、
Ｉｄ＝（１／２）β（Ｖｇ−Ｖｔ）2  ・・・（式１）
となる。
【０００７】
従って、電界効果型トランジスタの（式１）の関係を用いて信号の二乗値を得ることは可能である。すなわち、入力信号ｖｉをＶｂでバイアスしてＶｂ＝Ｖｔとなるように調整すれば、
Ｉｄ＝（１／２）β（Ｖｂ＋ｖｉ−Ｖｔ）2＝（１／２）ｖｉ2  ・・・（式２）
となり、入力信号の二乗値を得ることができる。
【０００８】
しかしながら、この場合、Ｖｂ＝Ｖｔとなるように安定にバイアスすることが困難である。Ｖｂ≠Ｖｔの場合は、
Ｉｄ＝（１／２）ｖｉ2＋ｖｉ（Ｖｂ−Ｖｔ）＋（１／２）（Ｖｂ−Ｖｔ）2  ・・・（式３）
となり、（式３）のｖｉ（Ｖｂ−Ｖｔ）および（１／２）（Ｖｂ−Ｖｔ）2が誤差となる。（１／２）（Ｖｂ−Ｖｔ）2は直流成分であるので容易にコンデンサによって排除することが可能であるが、ｖｉ（Ｖｂ−Ｖｔ）は取り除くことが困難である。
【０００９】
また、Ｖｔは、テーリングなどと呼ばれる（式１）に従わない微小電流の存在などによって、正確な値を知るのが困難である上に、温度や電源電圧の変動に対しても変化する。さらに、Ｖｂ＝Ｖｔとなるバイアス点では、Ｉｄがきわめて微小の動作領域であり入力信号が微少である場合、動作は極めて不安定となる。
【００１０】
図１３に示す電子回路１３のように、２個の電界効果型トランジスタ１３０３，１３０４を用いて、上記誤差を除去する従来技術がある。すなわち、端子１３０１に入力される入力信号ｖｉをバラン（ＢＡＬＵＮ：Balance-Unbalance変換器）１３０２によって絶対値が等しく極性が逆の二つの信号±ｖｉに変換し、それぞれの電界効果型トランジスタ１３０３，１３０４のゲートに印加する。
【００１１】
この時、電界効果型トランジスタ１３０３のドレイン電流をＩｄ１、電界効果型トランジスタ１３０４のドレイン電流をＩｄ２とすると、
Ｉｄ１＝（１／２）β（Ｖｂ＋ｖｉ−Ｖｔ）2  ・・・（式４）
Ｉｄ２＝（１／２）β（Ｖｂ−ｖｉ−Ｖｔ）2  ・・・（式５）
が成り立つ。ここで、Ｖｂは、抵抗１３０７，１３０８を通して電源１３０９から電界効果型トランジスタ１３０３，１３０４のゲートに印加されるバイアス電圧の値である。
【００１２】
従って、抵抗１３１０に流れる電流Ｉ０は、
Ｉ０＝Ｉｄ１＋Ｉｄ２＝β｛ｖｉ2＋（Ｖｂ−Ｖｔ）2｝      ・・・（式６）
となる。
【００１３】
（式６）の右辺の（Ｖｂ−Ｖｔ）2は直流成分であり、変化分のみを取り出せば入力信号ｖｉの二乗値が取り出せる。（式１）に従う従来の技術では、誤差として直流成分のほかにｖｉ（Ｖｂ−Ｖｔ）が残ったが、（式６）に従う従来の電子回路１３の場合は、このような排除できない誤差を含まない。従って、バイアス電圧Ｖｂは、従来例のように正確に閾値電圧Ｖｔに一致させる必要がない。
【００１４】
しかしながら、上記（式１）または（式４）及び（式５）は一次近似式であり、実際は電界効果型トランジスタのチャネル長変調と呼ぶ現象などによって定電流特性を示さず、ドレイン電圧によって電流値が変化する。すなわち（式１）は、この効果を考慮して（式７）のように書き換えられなければならない。
Ｉｄ＝（１／２）β（Ｖｇ−Ｖｔ）2（１＋λＶｄ）  ・・・（式７）
【００１５】
（式７）において、Ｖｄは電界効果型トランジスタのソースから見たドレインの電圧、λはチャネル変調係数と呼ばれる定数である。このλは、電界効果型トランジスタのソースドレイン間に抵抗（ドレイン抵抗）が並列に接続されているように見える。（式６）におけるＩｄ１の一部は、電界効果型トランジスタ１３０４のドレイン抵抗に流れ込み、またＩｄ２の一部は、電界効果型トランジスタ１３０３のドレイン抵抗に流れ込んでしまい、抵抗１３１０へ流出する信号成分を減じてしまう。特に、近年の集積回路素子の微細化に伴い、λの値は大きくなる傾向にあり、この問題は深刻である。
【００１６】
特許文献２または特許文献３のいずれも、ＵＷＢ−ＩＲ通信についての原理的な提案が開示されているに留まり、現実の実施に当たって克服することが不可避である種々の課題や、それらの解決策についてはなんら開示されていない。
【００１７】
従来の技術における問題点は、ＵＷＢ−ＩＲ通信に適用されるような高周波信号（急峻で瞬時的なパルス）に対して有効に機能する包絡線検出回路が実現できなかった点である。
【００１８】
特許文献２には、演算増幅回路とＰＮ接合ダイオードによる包絡線検出回路を使った回路例が例示されている。しかしながら、ＰＮ接合ダイオードを使用する回路は、ＵＷＢのアナログフロントエンドのワンチップ化において多用されるＣＭＯＳ半導体プロセスによりオンチップ化することが困難であり、ＩＲに用いられるような極めて細いパルスを全波整流してその包絡線を検出することは現実には不可能に近い。
【００１９】
ＵＷＢでは、素子性能の限界に及ぶ高周波が用いられるのに対し、演算増幅回路の動作可能最高速度は素子性能の限界周波数の数分の一程度であり、動作速度が絶対的に不足するためである。さらに、この種の従来の全波整流回路では、入力信号が受信機で受信される信号レベルに比較し十分に大きくないと良好に動作しない。アンテナから得られる受信信号を前置低雑音増幅回路で増幅して得られる波高値数ｍＶ程度の信号を良好に検出することは不可能に近く、前置増幅の増幅度を上げるなどの対策が必要であるが、これも周波数が高いことやシステムの複雑さや消費電力の増大等々の困難を伴う。
【課題を解決するための手段】
【００２０】
本発明は、上述の課題を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【００２１】
［適用例１］
ゲート端子に平衡信号の一方が接続され、ソース端子が接地された第１の電界効果型トランジスタと、ゲート端子に前記平衡信号の他の一方が接続され、ソース端子が接地された第２の電界効果型トランジスタと、前記第１の電界効果型トランジスタのドレイン端子にソース端子が接続され、ゲート端子が第１の電位にバイアスされた第３の電界効果型トランジスタと、前記第２の電界効果型トランジスタのドレイン端子にソース端子が接続され、ゲート端子が前記第１の電位にバイアスされた第４の電界効果型トランジスタと、前記第３の電界効果型トランジスタのドレイン端子と前記第４の電界効果型トランジスタのドレイン端子とを接続して出力信号を出力する出力線と、を含んで構成されるｎ個（ｎは１以上の整数）の信号出力部と、前記ｎ個の信号出力部のそれぞれの前記出力線と接続され、前記ｎ個の信号出力部のそれぞれの前記出力線から出力される前記出力信号の総和に比例する信号を出力する信号加算部と、を含むことを特徴とする電子回路。
【００２２】
この構成によれば、電界効果型トランジスタの二乗特性によってゲートに入力された信号の二乗に比例した信号を取り出すことができる。電子回路は、電界効果型トランジスタで構成され、ＰＮ接合を用いないために通常のＣＭＯＳ半導体プロセスによるオンチップ化が可能である。第３及び第４の電界効果型トランジスタによって、第１及び第２の電界効果型トランジスタのドレイン電流が互いのドレイン抵抗に流れ込む上記課題も防ぐことができる。回路構成も極めてシンプルであり、さらに、ＭＯＳトランジスタの限界周波数程度の高周波高速動作が可能であり、ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。また、システム一体化が容易な二乗回路が実現できる。
【００２３】
［適用例２］
上記に記載の電子回路において、前記信号加算部は、ゲート端子が第２の電位にバイアスされた電界効果型トランジスタを含んで構成されることを特徴とする電子回路。
【００２４】
この構成によれば、第１の電位と異なる第２の電位にバイアスされた電界効果型トランジスタの高い小信号チャネル抵抗特性によって、電流の微小変化を小さな電圧降下で大きな電圧信号として得ることができる。
【００２５】
［適用例３］
ゲート端子が第１の電位にバイアスされ、ソース端子に平衡信号の一方が接続された第１の電界効果型トランジスタと、ゲート端子が前記第１の電位にバイアスされ、ソース端子に前記平衡信号の他の一方が接続された第２の電界効果型トランジスタと、前記第１の電界効果型トランジスタのドレイン端子にソース端子が接続され、ゲート端子が第２の電位にバイアスされた第３の電界効果型トランジスタと、前記第２の電界効果型トランジスタのドレイン端子にソース端子が接続され、ゲート端子が前記第２の電位にバイアスされた第４の電界効果型トランジスタと、前記第３の電界効果型トランジスタのドレイン端子と前記第４の電界効果型トランジスタのドレイン端子とを接続して出力信号を出力する出力線と、を含んで構成されるｎ個（ｎは１以上の整数）の信号出力部と、前記ｎ個の信号出力部のそれぞれの前記出力線と接続され、前記ｎ個の信号出力部のそれぞれの前記出力線から出力される前記出力信号の総和に比例する信号を出力する信号加算部と、を含むことを特徴とする電子回路。
【００２６】
この構成によれば、電界効果型トランジスタによるゲート接地回路の二乗特性によって、ソースに入力された信号の二乗に比例した信号を取り出すことができる。ゲート接地回路は、入力インピーダンスが低く、出力インピーダンスが高い良好な周波数特性を有する増幅回路を構成できる。第３及び第４の電界効果型トランジスタによって、第１及び第２の電界効果型トランジスタのドレイン電流が互いのドレイン抵抗に流れ込む上記課題も防ぐことができる。電子回路は、電界効果型トランジスタで構成され、ＰＮ接合を用いないために、通常のＣＭＯＳ半導体プロセスによるオンチップ化が可能である。回路構成も極めてシンプルであり、さらに、ＭＯＳトランジスタの限界周波数程度の高周波高速動作が可能であり、ＵＷＢ−ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。また、システム一体化が容易な二乗回路が実現できる。
【００２７】
［適用例４］
上記に記載の電子回路において、前記信号加算部は、ゲート端子が第３の電位にバイアスされた電界効果型トランジスタを含んで構成されることを特徴とする電子回路。
【００２８】
この構成によれば、第１の電位と異なる第２の電位にバイアスされた電界効果型トランジスタの高い小信号チャネル抵抗特性によって、電流の微小変化を小さな電圧降下で大きな電圧信号として得ることができる。
【００２９】
［適用例５］
上記に記載の電子回路を備えて構成されることを特徴とする電子装置。
【００３０】
この構成によれば、電子回路によって簡単に信号の二乗値を検出することができる。また、二乗検波を用いる受信装置などの簡単かつ低電力の電子装置を実現できる。
【００３１】
［適用例６］
上記に記載の電子装置において、前記電子装置は、供給されたＵＷＢ信号が担うパルスを検出する信号処理部を備えることを特徴とする電子装置。
【００３２】
この構成によれば、電子回路によって簡単に信号の二乗値を検出することができる。特に、ＵＷＢ信号が担うパルスを検出する受信装置で簡単かつ低電力の電子装置を実現できる。
【００３３】
［適用例７］
上記に記載の電子装置において、前記電子装置は、互いに直交する第１及び第２の信号を発生するテンプレート信号発生部と、前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、前記第１の乗算信号から高周波成分を取り除いて第１の低域信号を出力する第１の低域抽出回路と、前記第２の乗算信号から高周波成分を取り除いて第２の低域信号を出力する第２の低域抽出回路と、を含んで構成されることを特徴とする電子装置。
【００３４】
この構成によれば、直交する２つのテンプレート信号（第１の信号及び第２の信号）と受信信号を乗算し、高周波成分を取り除き高域を遮断することによって、それぞれのテンプレートと受信信号の相関値が得られる。これらの相関値の二乗の和は、受信信号の絶対値の二乗となるので、受信信号の絶対値を知ることができる。この場合、受信信号の搬送波との正確な同期は必要でない。上記の電子回路によって相関値の二乗の和が容易に求められるので、正確な搬送波との同期なしで信号の振幅を求めることができ、二乗検波の受信装置を簡易に構成できる。
【００３５】
［適用例８］
互いに直交する第１及び第２の信号を発生するテンプレート信号発生部と、前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、前記第１の乗算信号から高周波成分を取り除いて第１の低域信号を出力する第１の低域抽出回路と、前記第２の乗算信号から高周波成分を取り除いて第２の低域信号を出力する第２の低域抽出回路と、上記に記載の電子回路と、を含む電子装置のパルス検出方法であって、前記第１の低域信号と前記第２の低域信号とを前記電子回路により二乗和出力しパルスを検出する、ことを特徴とする電子装置のパルス検出方法。
【００３６】
この構成によれば、直交する２つのテンプレート信号（第１の信号及び第２の信号）と受信信号を乗算し、高周波成分を取り除き高域を遮断することによって、それぞれのテンプレートと受信信号の相関値が得られる。これらの相関値の二乗の和は、受信信号の絶対値の二乗となるので、受信信号の絶対値を知ることができる。この場合、受信信号の搬送波との正確な同期は必要でない。上記の電子回路によって相関値の二乗の和が容易に求められるので、正確な搬送波との同期なしで信号の振幅を求めることができ、パルス検出ができる。
【００３７】
［適用例９］
上記に記載の電子装置のパルス検出方法において、供給されたＵＷＢ信号が担うパルスを検出することを特徴とする電子装置のパルス検出方法。
【００３８】
この構成によれば、ＵＷＢ−ＩＲにおいてはその信号の占有周波数帯が極めて広いため、テンプレート信号の周波数精度も高くなくてよい。また、搬送波の正確な位相同期も周波数同期も不要で、容易にＵＷＢ−ＩＲのパルス検出ができる。
【発明を実施するための最良の形態】
【００３９】
以下、電子回路の実施形態について図面に従って説明する。
【００４０】
（第１実施形態）
＜電子回路の構成＞
先ず、第１実施形態に係る電子回路の構成について、図１を参照して説明する。図１は、第１実施形態に係る電子回路の構成を示す回路図である。
【００４１】
図１に示すように、電子回路１は、ｎ＝１個の信号出力部１２０と、信号加算部である電流電圧変換部１２１と、バラン（平衡−不平衡変換器、ＢＡＬＵＮ：Balance-Unbalance transformer）１０２と、コンデンサ１０５，１０６と、抵抗１０７，１０８と、バイアス電源１０９と、ＮＭＯＳトランジスタ１１３，１１４のゲート電位を第１の電位にバイアスするバイアス電源１１６と、から構成されている。
【００４２】
信号出力部１２０は、第１の電界効果型トランジスタであるＮＭＯＳトランジスタ１０３と、第２の電界効果型トランジスタであるＮＭＯＳトランジスタ１０４と、第３の電界効果型トランジスタであるＮＭＯＳトランジスタ１１３と、第４の電界効果型トランジスタであるＮＭＯＳトランジスタ１１４と、から構成されている。
【００４３】
入力端子１０１に入力された不平衡信号は、バラン１０２に入力され、２つの平衡信号ｂ１，ｂ２に分離されて出力される。一方の平衡信号ｂ１は、コンデンサ１０５を介してＮＭＯＳトランジスタ１０３のゲート端子に印加され、他方の平衡信号ｂ２は、コンデンサ１０６を介してＮＭＯＳトランジスタ１０４のゲート端子に印加される。ＮＭＯＳトランジスタ１０３のゲート端子は、抵抗１０７を介してバイアス電源１０９に接続され、ＮＭＯＳトランジスタ１０４のゲート端子は、抵抗１０８を介してバイアス電源１０９に接続されている。ＮＭＯＳトランジスタ１０３，１０４のソース端子は、接地されている。
【００４４】
ＮＭＯＳトランジスタ１１３のソース端子は、ＮＭＯＳトランジスタ１０３のドレイン端子に接続される。ＮＭＯＳトランジスタ１１４のソース端子は、ＮＭＯＳトランジスタ１０４のドレイン端子に接続される。ＮＭＯＳトランジスタ１１３，１１４のゲート端子は、バイアス電源１１６に接続されている。ＮＭＯＳトランジスタ１１３，１１４のドレイン端子は、出力線１１５に接続され、電流電圧変換部１２１に接続されるとともに出力端子１１２に接続されている。なお、ＮＭＯＳトランジスタ１０３，１０４，１１３，１１４は、電源電圧線１１１およびバイアス電源１０９，１１６の極性を逆にしてＰＭＯＳトランジスタで構成してもよい。
【００４５】
電流電圧変換部１２１は、出力線１１５と電源電圧線１１１との間に接続された抵抗１１０で構成されている。電流電圧変換部１２１は、信号出力部１２０で生成された出力線１１５から出力される出力信号であるＮＭＯＳトランジスタ１１３，１１４のドレイン電流の合計を抵抗１１０に流すことにより電圧に変換し、出力端子１１２から出力する。電源電圧線１１１は、電源電圧ＶＤＤが印加されている。電流電圧変換部１２１は、複数（ｎ個）の信号出力部１２０の電流の加算値を電圧に変換し出力することができる。
【００４６】
ここで、ＮＭＯＳトランジスタ１０３，１０４のチャネル幅Ｗ、チャネル長Ｌ、キャリア移動度μ、単位面積あたりのゲート容量Ｃ、ソース−ドレイン間の印加電圧Ｖｄ、ソース−ゲート間の印加電圧Ｖｇ、閾値電圧Ｖｔとすると、ＮＭＯＳトランジスタ１０３，１０４に流れるドレイン電流Ｉｄは、Ｖｄ≧Ｖｇ−Ｖｔの場合、
Ｉｄ＝（１／２）μＣ（Ｗ／Ｌ）（Ｖｇ−Ｖｔ）2  ・・・（式８）
となる。一方、Ｖｄ≦Ｖｇ−Ｖｔの場合、ドレイン電流Ｉｄのより良い近似式として上述した（式７）が用いられる。（式７）のβは、常数でありβ＝μＣ（Ｗ／Ｌ）である。
【００４７】
ＰＭＯＳトランジスタとＮＭＯＳトランジスタとではキャリア移動度が異なるため、同じサイズのトランジスタでは、同じ印加電圧に対して流せるドレイン電流はＮＭＯＳトランジスタの方が多いのが普通である。Ｗ／Ｌを調整することにより、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとのバランスを取ることが可能である。印加電圧に対して流せるドレイン電流の能力は、β＝μＣ（Ｗ／Ｌ）で決まる。
【００４８】
バイアス電源１０９のバイアス電圧をＶｂ１、入力端子１０１に入力された不平衡信号がバラン１０２によって変換されコンデンサ１０５を介してＮＭＯＳトランジスタ１０３のゲート端子に印加される電圧を＋ｖｉ、コンデンサ１０６を介してＮＭＯＳトランジスタ１０４のゲート端子に印加される電圧を−ｖｉ、とする。ＮＭＯＳトランジスタ１０３，１０４は、バイアス電圧Ｖｂに対して電源電圧ＶＤＤを十分高く設定すれば、Ｖｄ≧Ｖｇ−Ｖｔにて動作させることができ、上述した（式７）が適用できる。以下、（式７）の適用範囲でＮＭＯＳトランジスタ１０３，１０４，１１３，１１４が作動するように電源電圧ＶＤＤ、バイアス電源１０９のバイアス電圧Ｖｂ１及びバイアス電源１１６のバイアス電圧Ｖｂ２が設定されている場合について説明する。
【００４９】
ＮＭＯＳトランジスタ１０３のドレイン電流をＩｄ１、ＮＭＯＳトランジスタ１０４のドレイン電流をＩｄ２、ＮＭＯＳトランジスタ１０３のドレイン電圧をＶｄ１、ＮＭＯＳトランジスタ１０４のドレイン電圧をＶｄ２、とすると、
Ｉｄ１＝（１／２）β（Ｖｂ１＋ｖｉ−Ｖｔ）2（１＋λＶｄ１）  ・・・（式９）
Ｉｄ２＝（１／２）β（Ｖｂ１−ｖｉ−Ｖｔ）2（１＋λＶｄ２）  ・・・（式１０）
が成り立つ。
【００５０】
図１３における従来の例では、ＮＭＯＳトランジスタ１３０３，１３０４に電流を流そうとすると、抵抗１３１０によって出力線１３１３の電圧Ｖｄが下がる。これは、（式７）からＮＭＯＳトランジスタ１３０３，１３０４に流れる電流が減る方向に働くため、電子回路１３の感度を減少させていることが分かる。電子回路１３は、各々のＮＭＯＳトランジスタ１３０３，１３０４のドレイン抵抗と抵抗１３１０とが接続され、ＮＭＯＳトランジスタ１３０３，１３０４のチャネルに流れる電流をＮＭＯＳトランジスタ１３０３，１３０４のドレイン抵抗と負荷の抵抗１３１０で分流しているように見える。すなわち、抵抗１３１０による電圧降下分が直接反映され、電圧Ｖｄが大きく変化し、これが電子回路１３のゲイン低下の原因となっていた。
【００５１】
これに対し本第１実施形態の例では、抵抗１１０とＮＭＯＳトランジスタ１０３，１０４との間には、ＮＭＯＳトランジスタ１１３，１１４があり、抵抗１１０による電圧降下分がＮＭＯＳトランジスタ１０３，１０４から見えないようにしている。このように接続することによって、（式９）及び（式１０）におけるλを小さく見せることができる。
【００５２】
従って、（式９）及び（式１０）におけるλを近似的にλ≒０とすることが可能となり、抵抗１１０に流れる電流Ｉ０は、
Ｉ０≒Ｉｄ１＋Ｉｄ１＝β｛ｖｉ2＋（Ｖｂ１−Ｖｔ）2｝      ・・・（式１１）
となる。
【００５３】
ＮＭＯＳトランジスタ１１３，１１４は、ＮＭＯＳトランジスタ１０３，１０４を分離し、それぞれのドレイン抵抗をお互いに見えなくする。これによって（式７）に示したチャネル変調などによる効果の影響を減らし、出力線１１５から（式６）により近い値の電流を流すことができる。また、ＮＭＯＳトランジスタ１１３，１１４は、出力線１１５とＮＭＯＳトランジスタ１０３またはＮＭＯＳトランジスタ１０４のゲートも遮断するため、ミラー効果による入力インピーダンスの低下を防ぐことも可能となる。これによって良好な周波数特性を得ることができる。
【００５４】
（式１１）の右辺の（Ｖｂ１−Ｖｔ）2は直流成分であり、変化分のみを取り出せば入力信号ｖｉの二乗値が取り出せる。上述した（式１）に従う従来の技術では、誤差として直流成分のほかにｖｉ（Ｖｂ−Ｖｔ）が残ったが、（式８）に従う電子回路１の場合は、このような誤差を含まない。従って、バイアス電圧Ｖｂ１は、従来例のように正確に閾値電圧Ｖｔに一致させる必要がない。（Ｖｂ１−Ｖｔ）2の直流成分は、コンデンサにより簡単に排除できる。バイアス電圧Ｖｂ１をどのように選んでも、誤差項として簡単に排除できる直流成分しか残らないので、ＮＭＯＳトランジスタ１０３，１０４が安定に動作する領域に設定することが可能である。特に、雑音特性などを気にする場合は、ショットノイズなどのドレイン電流に依存するノイズをバイアス電圧Ｖｂ１の調整により低減させることができる。さらに、ＮＭＯＳトランジスタ１１３，１１４の働きにより、ＮＭＯＳトランジスタ１０３，１０４に流れる電流をＮＭＯＳトランジスタ１１３，１１４のドレイン抵抗によって分流することを防ぎ、感度低下を防ぐことができ、また出力線１１５からも絶縁するために周波数特性も改善する。
【００５５】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００５６】
本実施形態の入力信号の二乗値を求める電子回路１では、電界効果型トランジスタ（ＮＭＯＳトランジスタ１０３，１０４，１１３，１１４）によって構成できるため、半導体プロセスによるオンチップ化が可能であるという特徴がある。特に、電界効果型トランジスタの限界周波数程度の高周波高速動作が可能なので、ＵＷＢ−ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによって、システム一体化が容易な受信機の復調回路やパルス検出回路が実現できる。
【００５７】
また、振幅が等しく互いに逆極性の入力信号を得るために、本実施形態ではバラン１０２を用いているが、これに限定されない。平衡型のアンテナから得られる信号や、差動増幅器から得られる出力信号は、上記条件を満たすのでバラン１０２を省略できる。また、差動増幅器出力の動作レベルによって出力信号が適当な直流値によって偏倚されている場合は、コンデンサ１０５，１０６と抵抗１０７，１０８とバイアス電源１０９とを省略することも可能である。
【００５８】
（第２実施形態）
次に、第２実施形態に係る電子回路の構成について、図２を参照して説明する。図２は、第２実施形態に係る電子回路の構成を示す回路図である。
【００５９】
図２に示すように、電子回路２は、信号出力部１２０と電流電圧変換部２２１とによって構成される。電流電圧変換部２２１は、第１実施形態における電流電圧変換部１２１の抵抗１１０の替わりに、ゲート端子がバイアス電源２０２によって必ずしも第１の電位とは同一でない第２の電位にバイアスされたＰＭＯＳトランジスタ２０１で構成される。入力端子２１１から入力された入力信号は、バラン１０２により絶対値の等しい２つの平衡信号ｂ１，ｂ２となり、出力端子２１２から平衡信号ｂ１または平衡信号ｂ２の二乗値が出力される。なお、第１実施形態と同じ信号出力部１２０などは、説明を省略する。
【００６０】
ＰＭＯＳトランジスタ２０１が飽和領域で動作するようにバイアス電源２０２によって印加されるバイアス値を設定すると、ＰＭＯＳトランジスタ２０１は定電流領域で作動することになり、その出力インピーダンスは非常に高くなり、出力線１１５に流れる電流変化を大きな電圧変化として取り出すことができる。第１実施形態において抵抗１１０を大きくしても同様の効果が得られるが、抵抗１１０による電圧降下が大きく、電源電圧線１１１に印加される電源電圧ＶＤＤを非常に高くする必要がある。
【００６１】
この電子回路２では、ＰＭＯＳトランジスタ２０１による高抵抗の動インピーダンスによって、微弱な信号でも増幅し、信号の二乗値を振幅の大きな信号として取り出すことが可能となる。さらに、使用される素子は、いずれも半導体プロセスによるオンチップ化が可能であり、素子の限界周波数程度の高周波高速動作も可能なので、ＵＷＢ−ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによって、システム一体化が容易なパルス検出回路が実現できる。
【００６２】
信号出力部１２０を上記に述べた方法によってＰＭＯＳトランジスタで構成する場合は、電流電圧変換部２２１に使用されるＰＭＯＳトランジスタ２０１は、ＮＭＯＳトランジスタとなる。また、電流電圧変換部２２１は、複数（ｎ個）の信号出力部１２０の電流の加算値を電圧に変換し出力することもできる。
【００６３】
（第３実施形態）
次に、第３実施形態に係る電子回路の構成について、図３を参照して説明する。図３は、第３実施形態に係る電子回路の構成を示す回路図である。
【００６４】
図３に示すように、電子回路３は、ｎ＝１個の信号出力部３２０と、電流電圧変換部３２１と、バラン３０２と、コンデンサ３０５，３０６と、抵抗３０７，３０８と、第１の電位をバイアスするバイアス電源３０９と、第２の電位をバイアスするバイアス電源３１６と、から構成されている。信号出力部３２０は、第１の電界効果型トランジスタであるＮＭＯＳトランジスタ３０３と、第２の電界効果型トランジスタであるＮＭＯＳトランジスタ３０４と、第３の電界効果型トランジスタであるＮＭＯＳトランジスタ３１３と、第４の電界効果型トランジスタであるＮＭＯＳトランジスタ３１４と、から構成されている。
【００６５】
入力端子３０１に入力された不平衡信号は、バラン３０２に入力され、振幅が等しく互いに逆極性の２つの平衡信号ｂ１，ｂ２に分離されて出力される。一方の平衡信号ｂ１は、コンデンサ３０５を介してＮＭＯＳトランジスタ３０３のソース端子に印加され、他方の平衡信号ｂ２は、コンデンサ３０６を介してＮＭＯＳトランジスタ３０４のソース端子に印加される。ＮＭＯＳトランジスタ３０３のゲート端子及びＮＭＯＳトランジスタ３０４のゲート端子には、バイアス電源３０９が接続されて第１の電位であるバイアス電圧Ｖｂ１が印加されている。ＮＭＯＳトランジスタ３０３のソース端子は、抵抗３０７を介して接地され、ＮＭＯＳトランジスタ３０４のソース端子は、抵抗３０８を介して接地されている。
【００６６】
ＮＭＯＳトランジスタ３１３のソース端子は、ＮＭＯＳトランジスタ３０３のドレイン端子に接続されている。ＮＭＯＳトランジスタ３１４のソース端子は、ＮＭＯＳトランジスタ３０４のドレイン端子に接続されている。ＮＭＯＳトランジスタ３１３，３１４のゲート端子には、バイアス電源３１６が接続されて第２の電位であるバイアス電圧Ｖｂ２が印加されている。ＮＭＯＳトランジスタ３１３，３１４のドレイン端子は、出力線３１５に接続され、電流電圧変換部３２１に接続されるとともに出力端子３１２に接続されている。なお、ＮＭＯＳトランジスタ３０３，３０４，３１３，３１４は、電源電圧線３１１およびバイアス電源３０９，３１６の極性を逆にしてＰＭＯＳトランジスタで構成してもよい。
【００６７】
電流電圧変換部３２１は、出力線３１５と電源電圧線３１１との間に接続された抵抗３１０で構成されている。電流電圧変換部３２１は、信号出力部３２０で生成された出力線３１５から出力される出力信号であるＮＭＯＳトランジスタ３１３，３１４のドレイン電流の合計を抵抗３１０に流すことにより電圧に変換し、出力端子３１２から出力する。電源電圧線３１１は、電源電圧ＶＤＤが印加されている。電流電圧変換部３２１は、複数（ｎ個）の信号出力部３２０の電流の加算値を電圧に変換し出力することができる。
【００６８】
バラン３０２によって変換されコンデンサ３０５を介してＮＭＯＳトランジスタ３０３のソース端子に印加される電圧を＋ｖｉ、コンデンサ３０６を介してＮＭＯＳトランジスタ３０４のソース端子に印加される電圧を−ｖｉとする。バイアス電圧Ｖｂ１，Ｖｂ２及び電源電圧ＶＤＤを適当な電圧値に設定すれば、ＮＭＯＳトランジスタ３０３，３０４，３１３，３１４は飽和領域にて動作させることができ、上述した（式７）が適用できる。以下、（式７）の適用範囲でＮＭＯＳトランジスタ３０３，３０４，３１３，３１４が作動するように電源圧ＶＤＤ、バイアス電圧Ｖｂ１，Ｖｂ２が設定されている場合について説明する。
【００６９】
ＮＭＯＳトランジスタ３０３のドレイン電流をＩｄ１、ＮＭＯＳトランジスタ３０４のドレイン電流をＩｄ２、ＮＭＯＳトランジスタ３０３のドレイン電圧をＶｄ１、ＮＭＯＳトランジスタ３０４のドレイン電圧をＶｄ２、とすると
Ｉｄ１＝（１／２）β（Ｖｂ１−ｖｉ−Ｖｔ）2（１＋λＶｄ１）・・・（式１２）
Ｉｄ２＝（１／２）β（Ｖｂ１＋ｖｉ−Ｖｔ）2（１＋λＶｄ２）・・・（式１３）
が成り立つ。
【００７０】
抵抗３１０とＮＭＯＳトランジスタ３０３，３０４との間には、ＮＭＯＳトランジスタ３１３，３１４があり、抵抗３１０による電圧降下分がＮＭＯＳトランジスタ３０３，３０４から見えないようにしている。このように接続することによって、（式１２）及び（式１３）におけるλを小さく見せることができる。
【００７１】
従って、（式１２）及び（式１３）におけるλを近似的にλ≒０とすることが可能となり、抵抗３１０に流れる電流Ｉ０は、上述した（式１１）となる。
【００７２】
ＮＭＯＳトランジスタ３１３，３１４は、ＮＭＯＳトランジスタ３０３，３０４を分離し、それぞれのドレイン抵抗をお互いに見えなくする。これによって（式７）に示したチャネル変調などによる効果の影響を減らし、出力線３１５から（式６）により近い値の電流を流すことができる。また、ＮＭＯＳトランジスタ３１３，３１４は、出力線３１５とＮＭＯＳトランジスタ３０３またはＮＭＯＳトランジスタ３０４のゲートも遮断するため、ミラー効果による入力インピーダンスの低下を防ぐことも可能となる。これによって良好な周波数特性を得ることができる。
【００７３】
（式１１）右辺の（Ｖｂ１−Ｖｔ）2は直流成分であり、変化分のみを取り出せば入力信号ｖｉの二乗値が取り出せる。（式１）に従う従来の技術では、誤差として直流成分のほかにｖｉ（Ｖｂ１−Ｖｔ）が残ったが、（式１１）に従う本第３実施形態の場合は、このような誤差を含まない。従って、バイアス電圧Ｖｂ１は、従来例のように正確に閾値電圧Ｖｔに一致させる必要がない。（Ｖｂ１−Ｖｔ）2の直流成分は、コンデンサにより簡単に排除できる。バイアス電圧Ｖｂ１をどのように選んでも、誤差項としては簡単に排除できる直流成分しか残らないので、ＮＭＯＳトランジスタ３０３，３０４が安定に動作する領域に設定することが可能である。特に、雑音特性などを気にする場合は、ショットノイズなどのドレイン電流に依存するノイズをバイアス電圧Ｖｂ１の調整により低減することができる。
【００７４】
本第３実施形態の電子回路３は、カスコード接続のゲート接地型増幅回路をワイヤードオア接続したものと見ることができる。ゲート接地型増幅回路の特徴である低入力インピーダンス特性は、入力回路の整合設計を容易にする。
【００７５】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００７６】
本第３実施形態による信号の二乗値を求める電子回路３は、電界効果型トランジスタ（ＮＭＯＳトランジスタ３０３，３０４，３１３，３１４）によって構成できるため、半導体プロセスによるオンチップ化が可能であるという特徴がある。特に、電界効果型トランジスタの限界周波数程度の高周波高速動作が可能なので、ＵＷＢ−ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易な受信機の復調回路やパルス検出回路が実現できる。
【００７７】
また、振幅が等しく互いに逆極性の入力信号を得るために、本第３実施形態ではバラン３０２を用いているが、これに限定されない。平衡型のアンテナから得られる信号や、差動増幅器から得られる出力信号は、上記条件を満たすのでバラン３０２を省略できる。また、平衡型アンテナの出力信号のように直流成分が含まれない場合は、コンデンサ３０５，３０６と抵抗３０７，３０８とを省略することも可能である。
【００７８】
（第４実施形態）
次に、第４実施形態に係る電子回路の構成について、図４を参照して説明する。図４は、第４実施形態に係る電子回路の構成を示す回路図である。
【００７９】
図４に示すように、電子回路４は、信号出力部３２０と電流電圧変換部４２１によって構成される。電流電圧変換部４２１は第３実施形態における電流電圧変換部３２１の抵抗３１０の替わりに、ゲート端子がバイアス電源４０２によって必ずしも第１の電位及び第２の電位とは同一でない第３の電位にバイアスされたＰＭＯＳトランジスタ４０１で構成される。入力端子４１１から入力された入力信号は、バラン３０２により２つの平衡信号ｂ１，ｂ２となり、出力端子４１２から平衡信号ｂ１，ｂ２の二乗値が出力される。なお、第３実施形態と同じ信号出力部３２０などは、説明を省略する。
【００８０】
ＰＭＯＳトランジスタ４０１が飽和領域で動作するようにバイアス電源４０２によって印加されるバイアス値を設定すると、ＰＭＯＳトランジスタ４０１は定電流領域で作動することになり、その出力インピーダンスは非常に高くなり、出力線３１５に流れる電流変化を大きな電圧変化として取り出すことができる。第３実施形態において抵抗３１０を大きくしても同様の効果が得られるが、抵抗３１０による電圧降下が大きく、電源電圧線３１１に印加される電源電圧ＶＤＤを非常に高くする必要がある。
【００８１】
この電子回路４では、ＰＭＯＳトランジスタ４０１による高抵抗の動インピーダンスによって、微弱な信号でも増幅し、信号の二乗値を振幅の大きな信号として取り出すことが可能となる。さらに、使用される素子は、いずれも半導体プロセスによるオンチップ化が可能であり、素子の限界周波数程度の高周波高速動作も可能なので、ＵＷＢ−ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易なパルス検出回路が実現できる。
【００８２】
信号出力部３２０を上記に述べた方法によってＰＭＯＳトランジスタで構成する場合は、電流電圧変換部４２１に使用されるＰＭＯＳトランジスタ４０１は、ＮＭＯＳトランジスタとなる。また、電流電圧変換部４２１では、複数（ｎ個）の信号出力部３２０を用いてその各々の出力線３１５を並列に接続しそれらの電流の加算値を電圧に変換し出力することができる。
【００８３】
（第５実施形態）
次に、第５実施形態に係る電子回路の構成について、図５を参照して説明する。図５は、第５実施形態に係る電子回路の構成を示す回路図である。第５実施形態では、図１の信号出力部１２０をｎ＝２個並列に電流電圧変換部５２１に接続した二乗和回路の場合を示す。
【００８４】
図５に示すように、電子回路５は、図１の信号出力部１２０である信号出力部５２２，５２３と、電流電圧変換部５２１と、入力端子５２４と、バラン１０２と、コンデンサ１０５，１０６と、抵抗１０７，１０８と、バイアス電源１０９と、入力端子５２５と、バラン１５２と、コンデンサ１５５，１５６と、抵抗１５７，１５８と、バイアス電源１５９と、から構成されている。信号出力部５２２の出力線５１３と信号出力部５２３の出力線５１４とは、電流電圧変換部５２１及び出力端子５１５に並列に接続されている。電流電圧変換部５２１は、出力線５１３，５１４と電源電圧線５１１との間に接続された抵抗５１０とで構成され、信号出力部５２２，５２３で生成されたドレイン電流を加算し抵抗５１０によって電圧信号に変換し出力端子５１５から出力する。
【００８５】
各信号出力部５２２，５２３のバイアス電源はどちらも、図５に例示したバイアス電源１０９，１５９のように各信号出力部５２２，５２３で個別に持ってもよいし、共用しても良い。前者の場合は、各信号出力部５２２，５２３に異なるバイアス値を設定できる。信号出力部毎の定数のばらつきの補正や、意図的に動作点をずらして作動させることもできる。後者の場合は、バイアス電源の個数を減らし回路の簡略化ができる。
【００８６】
抵抗５１０の抵抗値は、２つの信号出力部５２２，５２３を並列に接続したと考え、個別の回路の場合の半分の抵抗値としてもよいし、個別の回路のときの抵抗値と同一の値をとってもよい。後者の同一抵抗値に設定した場合は、（式１１）における直流項β（Ｖｂ１−Ｖｔ）2による電圧降下分が倍になる。また前者の場合は、電圧降下分の増加はないが、目的とするβｖｉ2の項を電圧に変換して取り出そうとするとその振幅値は半分になってしまう。両者を勘案して、抵抗５１０の値を異なる適当な値に設定することも可能である。また、電流の変化分のみを取り出すために、抵抗５１０の代わりにインダクタンスを用いることもできる。インダクタンスを用いると、直流項β（Ｖｂ−Ｖｔ）2による電圧降下は除去することができる。
【００８７】
入力端子５２４に入力される信号をｖｉ１、入力端子５２５に入力される信号をｖｉ２とし、バラン１０２，１５２による振幅の損失分を無視すると、抵抗５１０に流れる電流Ｉ０は、信号出力部５２２の電流Ｉ０１と信号出力部５２３の電流Ｉ０２との合計となるので（式１１）を参照して、  Ｉ０＝Ｉ０１＋Ｉ０２＝β｛ｖｉ１2＋（Ｖｂ−Ｖｔ）2｝＋β｛ｖｉ２2＋（Ｖｂ−Ｖｔ）2｝＝β（ｖｉ１2＋ｖｉ２2）＋２β（Ｖｂ−Ｖｔ）2  ・・・（式１４）
となる。
【００８８】
（式１４）の右辺第１項は、ｖｉ１2とｖｉ２2の和でありこれが目的の出力となる。また、（式１４）の右辺第２項は、直流成分でありコンデンサによって容易に遮断できる。本第５実施形態では、ｎ＝２個の信号出力部５２２，５２３を持つ場合を例示したが、ｎがそれ以上の整数であってもよい。各信号出力部からのｎ本の出力線を並列に接続し、電流電圧変換部にて電流の総和を取り、抵抗５１０によって電圧信号に変換して出力端子５１５より出力する。この場合は、ｎ個の信号の二乗の和を出力信号として得ることができる。
【００８９】
バイアス電圧Ｖｂ１をどのように選んでも、誤差項としては簡単に排除できる直流成分しか残らないので、ＮＭＯＳトランジスタ１０３，１０４が安定に動作する領域に設定することが可能である。特に、雑音特性などを気にする場合は、ショットノイズなどのドレイン電流に依存するノイズをバイアス電圧Ｖｂの調整により低減させることができる。
【００９０】
信号出力部５２２，５２３は、第１実施形態で述べたようにＮＭＯＳトランジスタ１１３，１１４の働きにより、ＮＭＯＳトランジスタ１０３，１０４のドレイン電流を互いのドレイン抵抗による分流で感度低下することを防ぎ、また周波数特性を向上する。
【００９１】
本第５実施形態の電子回路５は、ソース接地型の第１実施形態の電子回路１をワイヤードオア接続したものである。
【００９２】
本第５実施形態による信号の二乗値を求める電子回路５は、電界効果型トランジスタによって構成できるため、半導体プロセスによるオンチップ化が可能であり、特に、電界効果型トランジスタの限界周波数程度の高周波高速動作が可能なので、ＵＷＢ−ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによって、システム一体化が容易な受信機の復調回路やパルス検出回路が実現できる。
【００９３】
（第６実施形態）
次に、第６実施形態に係る電子回路の構成について、図６を参照して説明する。図６は、第６実施形態に係る電子回路の構成を示す回路図である。第６実施形態では、図１の信号出力部１２０をｎ＝２個並列に電流電圧変換部６２１に接続した二乗和回路の場合を示す。信号出力部１２０などは第１実施形態と同じなので、同じ番号を付して説明を省略する。
【００９４】
図６に示すように、電子回路６は、図１の信号出力部１２０である信号出力部６２２，６２３と、電流電圧変換部６２１と、入力端子６２４と、バラン１０２と、コンデンサ１０５，１０６と、抵抗１０７，１０８と、バイアス電源１０９と、入力端子６２５と、バラン１５２と、コンデンサ１５５，１５６と、抵抗１５７，１５８と、バイアス電源１５９と、から構成されている。信号出力部６２２の出力線６１３と信号出力部６２３の出力線６１４とは、電流電圧変換部６２１及び出力端子６１５に並列に接続されている。電流電圧変換部６２１は、ゲート端子がバイアス電源６０２によってバイアスされたＰＭＯＳトランジスタ６０１が、出力線６１３，６１４と電源電圧線６１１との間に接続されている。電流電圧変換部６２１は、信号出力部６２２，６２３で生成されたドレイン電流を加算し電流電圧変換部６２１によって電圧信号に変換し出力端子６１５から出力する。
【００９５】
電流電圧変換部６２１のＰＭＯＳトランジスタ６０１は、バイアス電源６０２によって所定の電位でバイアスされており、ＰＭＯＳトランジスタ６０１が飽和領域で動作するようにバイアスすると、チャネルのインピーダンスを高くすることができる。この高抵抗の動インピーダンスによって、微弱な信号でも増幅して信号の二乗値を振幅の大きな信号として取り出すことが可能となる。さらに、使用される素子は、いずれも半導体プロセスによるオンチップ化が可能であり、素子の限界周波数程度の高周波高速動作も可能なので、ＵＷＢ−ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによってシステム一体化が容易なパルス検出回路が実現できる。
【００９６】
信号出力部６２２，６２３を上記に述べた方法によってＰＭＯＳトランジスタで構成する場合は、電流電圧変換部６２１に使用されるＰＭＯＳトランジスタ６０１はＮＭＯＳトランジスタとなる。
【００９７】
本第６実施形態による信号の二乗値を求める電子回路６は、電界効果型トランジスタによって構成できるため、半導体プロセスによるオンチップ化が可能であるという特徴があり、特に、電界効果型トランジスタの限界周波数程度の高周波高速動作が可能なので、ＵＷＢ−ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによって、システム一体化が容易な受信機の復調回路やパルス検出回路が実現できる。
【００９８】
（第７実施形態）
次に、第７実施形態に係る電子回路の構成について、図７を参照して説明する。図７は、第７実施形態に係る電子回路の構成を示す回路図である。第７実施形態では、図３の信号出力部３２０をｎ＝２個並列に接続し該信号出力部の出力電流を加算した後、電流電圧変換部７２１に接続した二乗和回路の場合を示す。
【００９９】
図７に示すように、電子回路７は、図３の信号出力部３２０である信号出力部７２２，７２３の出力線７１３，７１４を並列に接続してその電流を加算し、抵抗７１０による電流電圧変換部７２１に入力する。信号出力部７２２，７２３の出力電流は、加算され、ここで電圧信号に変換され、出力端子７１５より出力する。
【０１００】
電子回路７の動作は、第５実施形態の信号出力部５２２，５２３が、図３の信号出力部３２０と入れ替わっているだけなので、以下の説明を省略する。さらに第６実施形態のように電流電圧変換部７２１をＰＭＯＳトランジスタに置き換えて校正することも可能である。この場合は既に説明したようにＰＭＯＳトランジスタの飽和領域における高出力抵抗によって少ない電圧降下で高感度検出ができる。
【０１０１】
（第８実施形態）
次に、第８実施形態に係る電子回路を備えた電子装置である受信装置の構成について、図８及び図９を参照して説明する。図８は、第８実施形態に係る受信装置の構成を示す回路図である。図９は、第８実施形態に係る受信装置の動作を示すタイミング図である。
【０１０２】
本第８実施形態では、ＵＷＢ−ＩＲのパルス信号として矩形のパルスを、搬送波周波数ｆｃの正弦波によって乗算した図９の受信信号ａに示すような波形を用いる場合を例に説明するが、これに限ったものではない。ＩＲ信号として多用されるガウシアンモノパルス、エルミートパルス、あるいはそれらのｎ階微分波形（ｎは自然数）、さらに、それらに搬送波周波数ｆｃの正弦波を乗算しスペクトルを周波数軸上で移動したパルス、その他のパルスでもよい。特に、搬送波周波数ｆｃの正弦波を乗算して得られるパルスは、直流成分を含まず、スペクトルがｆｃを中心に対称であるなどの理由で多用される。本第８実施形態では、最も簡単な矩形パルスに正弦波を乗算して得られるパルス（図９のａ）をＩＲ信号として使用するＵＷＢ−ＩＲの受信装置（電子装置）を例に説明する。
【０１０３】
図８に示すように、受信装置８は、アンテナ８０１と、低雑音増幅回路（ＬＮＡ：Low Noise Amplifier）８０２と、二乗回路８０３（図１〜４）と、低域通過濾波器（ＬＰＦ：Low-Pass Filter）８０４と、信号処理部である判別回路８０５と、から構成されている。
【０１０４】
アンテナ８０１によって受信された受信信号ａ（図９）は、ＬＮＡ８０２によって増幅される。平衡出力を持つＬＮＡ８０２を増幅回路として構成とすると、図１〜図４に示したバラン１０２，３０２を省略することができる。二乗回路８０３は、受信信号ａを二乗し、二乗信号ｂ（図９）を出力する。ＬＰＦ８０４は、二乗信号ｂの高周波成分を除去し、ＬＰＦ信号ｃ（図９）を出力する。ＬＰＦ８０４は、積分回路を用いてもよい。判別回路８０５は、ＬＰＦ信号ｃの二値化処理を行い、二値化信号ｄ（図９）を出力し、パルスの有無を検出できる。
【０１０５】
ＵＷＢ−ＩＲでは、送信する情報のビット１または０に応じて、「パルスを送る」または「パルスを送らない」を制御するようにすれば、ＯＯＫ（On-Off-Keying）と呼ばれる変調方式となる。また、送信ビット情報に応じてパルスの位置を制御すれば、ＰＰＭ（Pulse Position Modulation：パルス位置変調）と呼ばれる変調方式となる。上記受信装置８の構成では、送信されたパルスの有無、または位置を検出できるのでＵＷＢ−ＩＲの復調ができる。判別回路８０５によって検出されたパルスにより、次に受信されるパルス信号のタイミングが予想できるとそれまでの期間回路の動作を信号８０７で停止させ、受信装置８の消費電力を削減することが可能である。
【０１０６】
本第８実施形態のように二乗回路８０３を用いれば、簡単にＵＷＢ−ＩＲの受信装置８が構成できる。受信装置８で使用される回路は、どれもＣＭＯＳによる半導体集積回路などで集積化が可能であり、高信頼かつ低価格の受信装置実現が可能である。
【０１０７】
本第８実施形態による受信装置８の構成は、また振幅変調による信号の受信装置に使用することも可能である。その場合、判別回路８０５は不要であり、ＬＰＦ８０４に受信信号の包絡線が出力される。すなわち、振幅変調信号からその包絡線を検出することが可能であり、これは振幅変調信号の復調に他ならない。
【０１０８】
（第９実施形態）
次に、第９実施形態に係る電子回路を備えた電子装置である受信装置の構成について、図１０及び図１１を参照して説明する。図１０は、第９実施形態に係る受信装置の構成を示す回路図である。図１１は、第９実施形態に係る受信装置の動作を示すタイミング図である。
【０１０９】
図１０に示すように、受信装置１０は、アンテナ１００１と、ＬＮＡ１００２と、ミキサ１００３，１００４と、ＬＰＦ１００５，１００６と、二乗和回路１００７（図５〜７）と、テンプレート発生回路１００８と、判別回路１００９と、ＡＤ変換回路１０１１と、から構成されている。
【０１１０】
本第９実施形態も第８実施形態と同様に、ＵＷＢ−ＩＲのパルス信号として矩形のパルスを、搬送波周波数ｆｃの正弦波によって乗算した図１１の受信信号ａに示すような波形を用いる場合を例に説明するが、これに限ったものではない。ＩＲ信号として多用されるガウシアンモノパルス、エルミートパルス、あるいはそれらのｎ階微分波形、さらにそれらに搬送波周波数ｆｃの正弦波を乗算しスペクトルを周波数軸上で移動したパルス、その他のパルスでもよい。特に、搬送波周波数ｆｃの正弦波を乗算して得られるパルスは直流成分を含まず、スペクトルがｆｃを中心に対称であり、発生が簡単であるなどの理由で多用される。本第９実施形態では、最も簡単な矩形パルスに正弦波を乗算して得られるパルス（図１１のａ）をＩＲ信号として使用するＵＷＢ−ＩＲの受信装置１０を例に説明する。
【０１１１】
受信装置１０を構成する際の復調の方法として、同期検波と呼ばれる方法がある。この方法は、受信機側で用意したテンプレートと受信信号との相関を計算し相関値から送信されてきた情報を抽出するものである。相関値は、テンプレートと受信信号を乗算しその結果をさらに積分して得られる。積分は、ＬＰＦによる高域の除去と同様の効果があり、しばしば積分はＬＰＦによって代用される。
【０１１２】
本第９実施形態は、二乗和回路（図５〜７）を用いた同期検波のＵＷＢ−ＩＲ受信装置である。
【０１１３】
アンテナ１００１によって受信されたＵＷＢ−ＩＲ信号である受信信号ａ（図１１）は、差動のＬＮＡ１００２によって増幅され、ミキサ１００３，１００４に入力される。それぞれのミキサ１００３，１００４は、テンプレート発生回路１００８によって発生された直交する２つのテンプレート信号と乗算され、乗算波形ｂ，ｃ（図１１）を出力する。これらの乗算波形ｂ，ｃは、ＬＰＦ１００５，１００６によって高周波成分を取り除かれたＬＰＦ信号ｄ，ｅ（図１１）を二乗和回路１００７に入力し、それぞれのＬＰＦ信号ｄ，ｅの二乗和が二乗和信号ｆ（図１１）として出力される。この二乗和信号ｆ（すなわち信号ｄの二乗と信号ｅの二乗の和、ｄ2＋ｅ2）は、受信信号ａの包絡線の二乗値に等しい。ＬＰＦ１００５，１００６は、積分回路を用いることもできる。この二乗和信号ｆから判別回路１００９でパルスの有無を判別することによって、受信した信号から送信されてきた情報を取り出し復元し、出力端子１０１０より復元信号ｇ（図１１）として出力することができる。
【０１１４】
ＬＮＡ１００２、ミキサ１００３，１００４、テンプレート発生回路１００８の信号は、平衡型の信号（差動信号）を扱うことができる平衡型回路で構成すれば、二乗和回路１００７に入力される信号は平衡型の信号となり、図５〜７のバラン１０２，３０２，１５２，３５２を省略することができる。
【０１１５】
判別回路１００９は、また受信装置全体の動作の制御も行う。すなわち、復元した復元信号ｇの情報に基づき、次に受信信号ａがやってくるタイミングが予測できれば、それまでの時間、制御信号ｈ１、ｈ２、ｈ３により回路の動作を停止させ消費電力の節約を図ることができる。テンプレート発生回路１００８で発生するテンプレート信号は、信号が受信されるであろう時間だけ間欠的に発生させてもよいし、予測できない時は連続的に発生させてもよい。
【０１１６】
以下、上記のような構成で、正確な周波数および位相の同期なしで信号の振幅（の二乗値）が検出できることを上記説明の補足として式を用いて説明する。
【０１１７】
まず、ＵＷＢ−ＩＲ信号として上述の矩形のパルス（パルス幅をＴｐとする）を搬送波周波数ｆｃで乗算した信号が時間間隔Ｔｂ毎に送信されてくるものとすると、受信されるＵＷＢ−ＩＲ信号Ｓは、ｎＴｂ≦ｔ≦ｎＴｂ＋Ｔｐの期間は、Ｓ＝ｃｏｓ（２πｆｃｔ）で表され、ｎＴｂ＋Ｔｐ＜ｔ＜（ｎ＋１）Ｔｂの期間は、Ｓ＝０で表すことができる。ここで、ｔは時間、ｎは整数である。図１１の受信信号ａが、この波形である。
【０１１８】
また、テンプレート発生回路１００８で発生する直交する２つのテンプレート信号をＰＩ、ＰＱとすると、ＰＩ＝ｃｏｓ｛（ωｃ＋Δω）ｔ＋φ｝、ＰＱ＝ｓｉｎ｛（ωｃ＋Δω）ｔ＋φ｝と表すことができる。ここで、ωｃ＝２πｆｃ、Δω＝２πΔｆｃであり、Δｆｃはテンプレート信号の搬送波周波数ｆｃとの誤差である。またφは位相が一致していないことを表す位相差である。
【０１１９】
ミキサ１００３，１００４の出力ＩＦＩ，ＩＦＱは、それぞれＳとＰＩ，ＰＱとの乗算であるので、ｎＴｂ≦ｔ≦ｎＴｂ＋Ｔｐの期間は、
ＩＦＩ＝ＳＰＩ＝ｃｏｓ（ωｃｔ）ｃｏｓ｛（ωｃ＋Δω）ｔ＋φ｝＝（１／２）｛ｃｏｓ（（２ωｃ＋Δω）ｔ＋φ）＋ｃｏｓ（Δωｔ＋φ）｝      ・・・（式１５）
ＩＦＱ＝ＳＰＱ＝ｃｏｓ（ωｃｔ）ｓｉｎ｛（ωｃ＋Δω）ｔ＋φ｝＝（１／２）｛ｓｉｎ（（２ωｃ＋Δω）ｔ＋φ）＋ｓｉｎ（Δωｔ＋φ）｝      ・・・（式１６）
で表され、ｎＴｂ＋Ｔｐ＜ｔ＜（ｎ＋１）Ｔｂの期間は、ＩＦＩ＝ＩＦＱ＝０となる。図１１の乗算波形ｂ、ｃが、この波形である。
【０１２０】
ＬＰＦ１００５，１００６は、この信号から高周波成分、すなわち（式１５）、（式１６）の右辺から第１項を取り除く。従って、ＬＰＦ１００５，１００６を通過したＩＦＩ，ＩＦＱのそれぞれの信号をＩＦＩ’，ＩＦＱ’とすると、ｎＴｂ≦ｔ≦ｎＴｂ＋Ｔｐの期間は、
ＩＦＩ’＝（１／２）ｃｏｓ（Δωｔ＋φ）      ・・・（式１７）
ＩＦＱ’＝（１／２）ｓｉｎ（Δωｔ＋φ）      ・・・（式１８）
となり、ｎＴｂ＋Ｔｐ＜ｔ＜（ｎ＋１）の期間は、ＩＦＩ’＝ＩＦＱ’＝０となる。ここでＬＰＦによる信号の遅延は無視した。図１１のＬＰＦ信号ｄ、ｅが、この波形である。よって、二乗和回路１００７の出力をＢとすると、ｎＴｂ≦ｔ≦ｎＴｂ＋Ｔｐの期間は、
Ｂ＝ＩＦＩ’2＋ＩＦＱ’2＝（１／４）｛ｃｏｓ2（Δωｔ＋φ）＋ｓｉｎ2（Δωｔ＋φ）｝＝１／４      ・・・（式１９）
となり、ｎＴｂ＋Ｔｐ＜ｔ＜（ｎ＋１）の期間は、Ｂ＝０となり、搬送波周波数ｆｃの誤差Δｆｃおよび位相ずれφに関係なく、ＵＷＢ−ＩＲ信号が受信された時に振幅１／４のパルスが出力される。
【０１２１】
また、ＢＰＭのように搬送波の位相に対して変調がかかっている場合においても、
Φ＝ｔａｎ-1（ＩＦＩ’／ＩＦＱ’）      ・・・（式２０）
を計算することによって容易に知ることができる。（式２０）の計算において（ＩＦＩ’／ＩＦＱ’）の値は１〜２ビットの分解能があれば十分であり、簡単なコンパレータによるＡＤ変換回路１０１１によって簡単に知ることができる。ＡＤ変換回路１０１１は、ＢＰＭのためのＡＤ変換回路１０１１であり、ＬＰＦ１００５，１００６の出力値をＡＤ変換し、判別回路１００９にてＵＷＢ−ＩＲ信号Ｓの絶対値の二乗を表す二乗和回路１００７の出力とともに、ＡＤ変換回路１０１１の出力によって位相情報を抽出し復調する。なお、ＯＯＫやＰＰＭの場合は、ＡＤ変換回路１０１１の省略は可能である。
【０１２２】
以上述べたように、二乗和回路１００７を使用すると、正確な位相、周波数の同期なしで同期検波を行うことができる。これによって、受信装置１０の構造を著しく簡略化することができる。
【０１２３】
（第１０実施形態）
次に、第１０実施形態に係る電子回路を備えた電子装置である受信装置の構成について、図１２を参照して説明する。図１２は、第１０実施形態に係る受信装置の構成を示す回路図である。
【０１２４】
上記第９実施形態では、直交する２つのテンプレート信号を用いる場合について説明した。上記第９実施形態を、２以上の複数の直交するテンプレートを用いる場合に拡張することができる。
【０１２５】
ＵＷＢ−ＩＲ通信に限らず、一般に信号をｎ次元（ｎは整数、または無限大）空間上の１点を表す位置ベクトルとみて、その解析や処理を行うことが可能である。本第１０実施形態の説明は、この手法を用いて行う。当業者においてこのような手法は自明であるが、確認のためにこの手法によって従来の技術を見たときにどのようになるか以下に概説する。
【０１２６】
いくつかの数字を並べ括弧で括ったものをベクトルといい、方向と大きさを持った量を表すことができる。信号波形の例えば１シンボル区間において、所定の間隔でサンプリングすると、ｎ個のサンプリング値ｓ１、ｓ２、・・・ｓｎが得られる。このサンプリング値を順に並べ括弧でくくったもの（ｓ１、ｓ２、・・・ｓｎ）は、ベクトルである。ｎ個の数字が並んでいるのでｎ次元ベクトルであり、ｎ次元空間内の座標を表すことができる。今これをｓ→と表記すると、ｓ→＝（ｓ１、ｓ２、・・・ｓｎ）となる。ベクトルｓ→は、信号を表すことも、また位置ベクトルとして位置も表すことができるので、単に「信号ｓ→」、「点s→」と記すこともある。
【０１２７】
ｎ次元空間では、ｎ個の線形独立なベクトルのセットを選ぶことができ、この空間内の任意のベクトルは、それらの線形結合として表すことができる。特に、絶対値１で互いに直交するｎ個のベクトルのセットは正規直交基底と呼ばれる。これをｅ１→、e2→、・・・ｅｎとすると、任意のベクトルｘ→は、
x→=(x→、e1→)e1→＋（ｘ→、e2→）ｅ２→+・・・+(x→、en→)en→      ・・・（式２１）
のように表すことができる。ここで（ｘ→、y→)はベクトルx→とy→の内積を表す。この式は、ｎ次元空間上に座標軸としてｅ１→、e2→、・・・ｅｎ→を取った時、点Ｘを表す位置座標が（（ｘ→、ｅ１→）、（ｘ→、e2→）、・・・（ｘ→、ｅｎ→））となることを示している。ｅ１→、e2→、・・・ｅｎ→として周期Ｔの整数ｉ分の１の三角関数のセットを用いたものが、離散的フーリエ級数展開である。ここで、ｉは１≦ｉ≦ｎの整数である。
【０１２８】
今、（式２１）右辺の任意のｍ個の項を省略し、ｋ＝ｎ−ｍ項だけで近似する場合を考えると、  ｘ’→＝（ｘ→、ｅ１→）ｅ１→＋（ｘ→、e2→）ｅ２→＋・・・＋（ｘ→、ｅｋ→）ｅｋ→      ・・・（式２２）
となる。
【０１２９】
ｘ→をｘ’→で近似する時、ｅｉ→（ただしｉは１≦ｉ≦ｋの整数）の係数を上記のように（ｘ→、ｅｉ→）にした時に、誤差ｘ→−ｘ’→の絶対値の二乗（エネルギーの誤差）が最小となることが知られている。
【０１３０】
ベクトルｘ→の大きさは、その絶対値の二乗値を計算するのが便利である。それ自身との内積（ｘ→、ｘ→）を計算することによって、簡単に知ることができる。また、（式２１）から容易に、  （ｘ→、ｘ→）＝  Σ（ｘ→、ｅｉ→）2  ・・・（式２３）
となることも分かる（Σは、ｉ＝１〜ｎの総和）。
【０１３１】
従来の相関検波では、受信信号ｒ→とテンプレートｐ０→、ｐ１→との相関、すなわち、内積を計算することにより、ｒ→とｐ０→、ｐ１→の「類似度合」を知り復調していた。ここでｐ０→、ｐ１→は、それぞれ送信される情報がビット０、ビット１であることを表すテンプレートである。テンプレートとｒ→が一致する時、その値が最も大きくなるので、両者を比較し送信された情報をより高い精度で知ることができる。ただし、従来の同期検波では、ｒ→とｐ０→、ｐ１→のタイミングを完全に一致させる必要があった。また、ｎ次元空間内のベクトルｒ→は、ｐ０→とｐ１→の張る２次元部分空間内（またはそのごく近傍）にあることが必要である。一般に送信側でテンプレート数ｋを多くすると、シンボルあたりで伝送できる情報量を多くすることができるが、受信装置のみでｋを増やしても良い。この場合、ｒ→の存在が許容される範囲はｎ次元空間内におけるｋ次元部分空間に拡張されるためより同期精度やテンプレート信号の選び方などの自由度が増す。
【０１３２】
ｒ→の位相情報は、以下のようにして求めることができる。すなわち、｛（ｘ→、ｅｉ→）｜ｉは１≦ｉ≦ｋの整数｝は、ｋ次元部分空間上の位置座標を表わし、規格化によって｛ｅｉ｝に対するｒ→の方向余弦が求まる。多くの場合、信号シンボルのベクトルは、なるべくシンボル間の距離が大きくなるように配置され、ｎ次元空間内で原点を中心に対称となるように配置される。上記第９実施形態のｋ＝２の場合は、（式２０）で得られたが、これはＵＷＢ−ＩＲ信号ＳのＰＩ、ＰＱに対する方向余弦の比を求めているにすぎない。ＢＰＭの場合は、信号シンボルが原点を中心に対称の位置の２点に取られるので、ＩＦＩ’、ＩＦＱ’は１ビットＡＤ変換にてその符号（相関値が正か負か）が分かれば復調が可能であった。すなわち、受信された信号がｋ次元部分空間内のどの象限に存在するかが分かれば、復調できる。ＳＮ比が悪い場合やテンプレートの精度や搬送波周波数、位相のずれが大きいときには、ｋ＝２では精度良いＡＤ変換が必要であったが、ｋを多くすると選択自由度が増して１ビットＡＤ変換でも（すなわちその符号が正か負かが分かるだけで）正確に判定できるようになる。
【０１３３】
以上の説明ではｒ→や｛ｐｉ→｝は、ｎ個のサンプリングによって得られるｎ次元ベクトル、すなわち離散的（時間）関数として説明した。しかし、上記説明は、よく知られている線形代数の技法によって一般の信号のような連続関数でも適用できることに注意したい。その場合は、サンプリング数ｎを無限大とした極限（無限大次元）を考える。内積は、離散量の場合は積和が用いられるが、連続量の場合はその極限として積分が用いられる。
【０１３４】
図１２に示すように、受信装置１２は、アンテナ１２０１と、ＬＮＡ１２０２と、ｋ個の相関回路１２０８，１２０９，・・・１２１０と、二乗和回路１２０６と、ＡＤ変換回路１２０７と、判別回路１２１１と、から構成されている。二乗和回路１２０６は第５〜７実施例においてｎ＝２個の信号出力部を並列接続したがｎ＝ｋ個並列接続して得られる。
【０１３５】
アンテナ１２０１で受信された受信信号は、ＬＮＡ１２０２によって増幅され、ｋ個の相関回路１２０８，１２０９，・・・１２１０に送られる。ＬＮＡ１２０２の出力信号ベクトルを、ｒ→とする。
【０１３６】
ｋ個の相関回路１２０８，１２０９，・・・１２１０の構成は同じなので、相関回路１２０８についてその構成を詳述する。相関回路１２０８は、テンプレート発生回路１２０５と乗算回路１２０３と積分回路（またはＬＰＦ）１２０４とによって構成される。テンプレート発生回路１２０５は、テンプレートｐ１→を発生し、乗算回路１２０３にてｒ→と乗算され、積分回路１２０４にて積分することで相関値ρ１を得る。相関値ρ１は、スカラー量である。同様に、相関回路１２０９は、受信信号ｒ→とテンプレートｐ２→の相関値ρ２を出力し、・・・、相関回路１２１０は、受信信号ｒ→とテンプレートｐｋ→の相関値ρｋを出力する。これらの相関値ρ１，ρ２，・・・ρｋは、二乗和回路１２０６及びＡＤ変換回路１２０７に入力される。
【０１３７】
二乗和回路１２０６では、（式２３）に基づきｒ→の絶対値が出力される。この場合、二乗和回路１２０６は、図１〜４の電子回路（二乗回路）１〜４をｋ個ワイヤードオア接続したｋ入力の二乗和回路である。（ｋ＝２の場合は図５〜図７に例示した。ｋ＞２の場合も信号出力部を必要数並列接続すればよい。）判別回路１２１１では、二乗和回路１２０６及びＡＤ変換回路１２０７の出力値から送信された情報を推定し復調する。
【０１３８】
判別回路１２１１では、受信装置１２全体の制御も受け持ち、受信信号で得られるタイミングから次に信号受信の期待できるタイミングを推定し、テンプレートを起動したり、受信信号がない時には装置の電源をオフにして消費電力の節約を図ったりする。また、通信のリンクの始まりにおいて信号の捕捉を行う。さらに、送受信で搬送波周波数がずれている時は、テンプレートとのずれが受信毎にずれていくが、この位相ずれの補正も行う。すなわち、ＡＤ変換回路１２０７によって前回受信したｒ→の（ｋ次元空間内の）位置から次に受信されるべき信号位置を推定できるので、それらを基に補正していく。
【０１３９】
本第１０実施形態では、受信装置１２の構成においてそのテンプレート数を多くすることができるので、正確な搬送波周波数、位相の同期なしで、また低分解能の簡単なＡＤ変換回路１２０７も用いても、復調の際の精度をより高めることができる。以上述べたように、二乗和回路１２０６によって受信機の構造を著しく簡略化することができる。
【図面の簡単な説明】
【０１４０】
【図１】第１実施形態に係る電子回路の構成を示す回路図。
【図２】第２実施形態に係る電子回路の構成を示す回路図。
【図３】第３実施形態に係る電子回路の構成を示す回路図。
【図４】第４実施形態に係る電子回路の構成を示す回路図。
【図５】第５実施形態に係る電子回路の構成を示す回路図。
【図６】第６実施形態に係る電子回路の構成を示す回路図。
【図７】第７実施形態に係る電子回路の構成を示す回路図。
【図８】第８実施形態に係る受信装置の構成を示す回路図。
【図９】第８実施形態に係る受信装置の動作を示すタイミング図。
【図１０】第９実施形態に係る受信装置の構成を示す回路図。
【図１１】第９実施形態に係る受信装置の動作を示すタイミング図。
【図１２】第１０実施形態に係る受信装置の構成を示す回路図。
【図１３】従来の電子回路の構成を示す回路図。
【符号の説明】
【０１４１】
１〜７…電子回路、８，１０，１２…受信装置、１０１…入力端子、１０２…バラン、１０３，１０４，１１３，１１４…ＮＭＯＳトランジスタ、１０５，１０６…コンデンサ、１０７，１０８…抵抗、１０９，１１６…バイアス電源、１１０…抵抗、１１１…電源電圧線、１１２…出力端子、１２０…信号出力部、１２１…電流電圧変換部、２０１…ＰＭＯＳトランジスタ、２０２…バイアス電源、２１１…入力端子、２１２…出力端子、３０１…入力端子、３０２…バラン、３０３，３０４，３１３，３１４…ＮＭＯＳトランジスタ、３０５，３０６…コンデンサ、３０７，３０８…抵抗、３０９、３１６…バイアス電源、３１０…抵抗、３１１…電源電圧線、３１２…出力端子、３１５…出力線、３２０…信号出力部、３２１…電流電圧変換部、４０１…ＰＭＯＳトランジスタ、４０２…バイアス電源、４１１…入力端子、４１２…出力端子、５１０…抵抗、５１１…電源電圧線、５１５…出力端子、５２１…電流電圧変換部、５２２，５２３…信号出力部、５２４，５２５…入力端子、６０１…ＰＭＯＳトランジスタ、６１１…電源電圧線、６１５…出力端子、６２１…電流電圧変換部、６２２，６２３…信号出力部、６２４，６２５…入力端子、７１０…抵抗、７１４…出力端子、７２２，７２３…信号出力部、７２４，７２５…入力端子、８０１…アンテナ、８０２…ＬＮＡ、８０３…二乗回路、８０４…ＬＰＦ、８０５…判別回路、１００１…アンテナ、１００２…ＬＮＡ、１００３，１００４…ミキサ、１００５，１００６…ＬＰＦ、１００７…二乗和回路、１００８…テンプレート発生回路、１００９…判別回路、１０１０…出力端子、１０１１…ＡＤ変換回路、１２０１…アンテナ、１２０２…ＬＮＡ、１２０３…乗算回路、１２０４…積分回路、１２０５…テンプレート発生回路、１２０６…二乗和回路、１２０７…ＡＤ変換回路、１２０８，１２０９，１２１０…相関回路、１２１１…判別回路。
【図１】
2010114710.tif 000003
【図２】
2010114710.tif 000004
【図３】
2010114710.tif 000005
【図４】
2010114710.tif 000006
【図５】
2010114710.tif 000007
【図６】
2010114710.tif 000008
【図７】
2010114710.tif 000009
【図８】
2010114710.tif 000010
【図９】
2010114710.tif 000011
【図１０】
2010114710.tif 000012
【図１１】
2010114710.tif 000013
【図１２】
2010114710.tif 000014
【図１３】
2010114710.tif 000015