(57)【要約】【課題】被吸着物に流れる漏洩電流が小さく、被吸着物の平面度を小さくすることができ、パーティクルの発生が少ない静電チャックを提供する。【解決手段】直径２００ｍｍ以上の、円板状のセラミックス基材と、該セラミックス基材の一方の主面に形成された複数の突起と、該突起の間の主面に形成された電極と、該電極を被覆し、前記突起の間に形成された樹脂と、からなる静電チャック。複数の前記突起の頂部で形成される面の平面度が５μｍ以下である。【選択図】図１
2010114396.tif 000002
【特許請求の範囲】
【請求項１】
直径２００ｍｍ以上の、円板状のセラミックス基材と、
該セラミックス基材の一方の主面に形成された複数の突起と、
該突起の間の主面に形成された電極と、
該電極を被覆し、前記突起の間に形成された樹脂と、
からなる静電チャック。
【請求項２】
複数の前記突起の頂部で形成される面の平面度が５μｍ以下である請求項１記載の静電チャック。
【請求項３】
前記電極と前記突起の頂部との高低差が１００μｍ以下である請求項１または２記載の静電チャック。
【請求項４】
前記樹脂の体積抵抗率が１×１０１５Ωｃｍ以上、前記セラミックス基材の体積抵抗率が１×１０１２Ωｃｍ以上である請求項１〜３記載の静電チャック。
【請求項５】
前記樹脂の表面と前記突起の頂部で形成される面とは略面一である請求項１〜４記載の静電チャック。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極上に誘電体層を有し、電極に電圧を印加することにより、誘電体層上にシリコンウエハ、ガラス基板等の被吸着体を静電吸着する静電チャックに関する
【背景技術】
【０００２】
半導体デバイスやフラットパネルディスプレイを製造する際、特に真空雰囲気においてはシリコンウエハやガラス基板等を保持するために、静電チャックが使用されている。静電チャックの誘電体層は固有の体積抵抗を有しており、吸着時に数百Ｖ以上の電圧を印加すると誘電体層の体積抵抗に応じた漏洩電流が流れる。
【０００３】
被吸着物がシリコンウエハの場合、この漏洩電流は、シリコンウエハの内部と表面を流れるものがあり、これらはデバイスの製造にとって悪影響を与えることが顕著になってきた。シリコンウエハの内部を流れる漏洩電流は、シリコンウエハに形成されたデバイスを破壊させることがある。また、リコンウエハの表面を流れる電流は、例えば電子線を用いた装置では磁界に影響するため、電子線の制御が困難になることがある。これらの理由から、吸着時のシリコンウエハに流れる漏洩電流が少ない静電チャックが強く望まれるようになってきた。
【０００４】
また、デバイスの微細化に伴う課題として、吸着時のシリコンウエハの平面度が問題になるようになってきた。例えば、デバイス製造のCVD工程においては、吸着時のシリコンウエハの平面度が悪いと、シリコンウエハ面内での膜質のばらつきが大きくなり、露光工程においては、露光精度が悪化するという問題が明らかになってきた。このような理由から、吸着部の平面度がより小さい静電チャックが求められるようになってきた。
【０００５】
さらに、デバイスの微細化に伴い、シリコンウエハ吸着時に発生するパーティクルに対しても要求が厳しくなってきた。ウエハ吸着時に発生するパーティクルは、プロセス環境の汚染を引き起こし、デバイスの歩留まりの低下を引き起こす。そのため、ウエハを吸着したときに発生するパーティクルが少ない静電チャックが強く求められるようになってきた。
【０００６】
以上のような背景から、被吸着物に流れる漏洩電流が小さく、被吸着物の平面度を小さくすることができ、パーティクルの発生が少ない静電チャックが望まれるようになってきた。
【０００７】
例えば、特許文献１には、ジョンセンラーベック力を利用する静電チャックであって、セラミックス層と該セラミックス層上に形成された樹脂層とを備える誘電体層と、静電吸着力を発生させる電極とを備え、前記誘電体層は、基板を支持する突起を有し、前記樹脂層の厚さは、１〜３０μｍである静電チャックが記載されている。このような静電チャックによれば、セラミックス層上の樹脂層により、過剰なリーク電流の発生を抑制でき、また、セラミックス層より柔らかい樹脂層が形成された構成となっているため、誘電体層が有する突起が基板と擦れ合うことによるパーティクルやスクラッチの発生を防止できる
【０００８】
【特許文献１】特開２００６−２８７２１０
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ここで、漏洩電流を低減するには、体積抵抗が高い材料で誘電体層を形成すれば良く、体積抵抗が高い材料を誘電体層とする静電チャックで吸着力を発現させるためには、絶縁層を薄くすることで吸着力を得ることができるクーロン力タイプの静電チャックとすることが望ましい。
【００１０】
特許文献１の静電チャックでは誘電体層として１〜３０μｍの樹脂層が形成されているが、これはジョンセンラーベック力を利用したもので、クーロン力タイプの静電チャックではない。ジョンセンラーベック力を利用した静電チャックは、クーロン力タイプの静電チャックほどの厳しい誘電体層の厚さの制御が要求されない。これはクーロン力を利用する静電チャックは、誘電体層の厚さのばらつきがそのまま吸着力のばらつきにつながるため、誘電体層の厚さを厳しく制御する必要があるためである。
【００１１】
また、樹脂層を誘電体層に用いた場合、誘電体層表面の平面度を小さくすることは難しく、現在主流の８インチ以上のシリコンウエハを吸着させる静電チャックで平面度を５μｍ以下のものを製作することは非常に難しい。さらにポリイミドのヤング率は２−３ＧＰａ、シリコンウエハのヤング率１３０−１９０ＧＰａであるため、シリコンウエハを吸着させたときポリイミドが変形しやすい。そのため、吸着時のシリコンウエハ表面の平面度は、静電チャック表面の平面度より大幅に悪化してしまうという問題があった。したがって、クーロン力を利用する静電チャックにおいて平面度が小さい誘電体層を樹脂層で形成することは困難であった。
【００１２】
このように、ポリイミドをはじめとする樹脂類は総じてヤング率が低く、高平坦度加工をすることが困難である。高平坦度の表面をもつ静電チャックを得るには、誘電体層をセラミックとすることが最も好ましく、誘電体層をセラミックスとすれば８インチ以上の静電チャックで５μｍ以下の平面度を実現することは難しいことではない。
【００１３】
ところが、セラミックスで誘電体層を形成した場合、ポリイミドと比較し、非常に多くのパーティクルが発生する。例えばシリコンウエハとの接触面積が同じで、同じ吸着力を発現するアルミナ製静電チャックとポリイミド製静電チャックを比較した場合、アルミナ製静電チャックのパーティクル数はポリイミド製静電チャックの１００倍以上となる。そこで、セラミックを誘電体層とする静電チャックの場合には、シリコンウエハとの吸着面積を少なくするためにピンを形成し、そのピン面で接触させるタイプのものが主流である。
【００１４】
しかし、ポリイミド製静電チャックと同様かそれ以下のパーティクル数を実現するためには、例えば接触面積率を１％以下とする必要がある。ところが、この様な接触面積率とした場合、そのピン面積とピン高さにもよるが、多くのセラミックス、例えばアルミナや窒化アルミニウムの場合、誘電体層厚さを１０μｍ以下としなければ十分な吸着力が得られない。８インチ以上、特に１２インチ以上の大きさでこのような厚さでピンを有する緻密なセラミックス板を製作することは非常に難しい。
【００１５】
本発明は、これらの問題に鑑みてなされたものであり、被吸着物に流れる漏洩電流が小さく、被吸着物の平面度を小さくすることができ、パーティクルの発生が少ない静電チャックを提供するものである。
【課題を解決するための手段】
【００１６】
本発明は、これらの問題を解決するため、直径２００ｍｍ以上の、円板状のセラミックス基材と、該セラミックス基材の一方の主面に形成された複数の突起と、該突起の間の主面に形成された電極と、該電極を被覆し、前記突起の間に形成された樹脂と、からなる静電チャックを提供する。
【００１７】
上記したように、直径８インチ（２００ｍｍ）以上の、特に１２インチ（３００ｍｍ）以上の静電チャックでは、被吸着物の平面度を良好に保ち、パーティクルの発生が少ない静電チャックを製作することは困難であった。本発明は、このような従来非常に難しかったサイズで高性能の静電チャックを提供するものである。
【００１８】
本発明では、基材の一方の主面に形成された複数の突起の間の主面に電極が形成されている。これは、電極を被覆するように樹脂からなる誘電体層を形成するためである。従来のようにセラミックス焼結体の内部に電極を埋設した構造では、上述のようにセラミックスの誘電体層を薄く加工する必要があり、亀裂が生じ易くなる。そのため、ある程度の厚さが必要となるので、結局クーロン力による吸着力を発現させることが困難になる。本発明では、電極を基材の主面に形成しているので、樹脂からなる誘電体層を容易に形成でき、その厚さも突起の高さにより制御できる。なお、突起の主面に形成された電極は、樹脂で被覆されるので、静電チャックの表面には現れない。
【００１９】
また、電極を被覆し、突起の間に形成された樹脂を誘電体層とした構造であれば、突起の高さを均一化することにより樹脂の厚さも均一化できるので、誘電体層を樹脂で形成しても吸着力の面内ばらつきを小さく抑えることができる。さらに、突起の間を樹脂で満たすことで、被吸着物が突起に載置されたときの衝撃を低減し、パーティクルの発生を抑制する効果もある。
【００２０】
さらに、複数の前記突起の頂部で形成される面の平面度が５μｍ以下であることが望ましい。突起をセラミックスとすることで高平坦化することができ、しかも突起の間に樹脂を形成することでパーティクルの発生を抑えることができる。突起の頂部にまで樹脂を形成すると、平面度が著しく低下するため好ましくない。また、突起の頂部の樹脂は剥離し易いため平面研削により表面を整えることも困難である。ここで、複数の突起の頂部により形成される面における複数の突起は、被吸着物と接触する全ての突起を意味する。被吸着物との接触を意図しない高さの異なる突起が形成されていない限りは、主面に形成された全ての突起である。
【００２１】
前記電極と前記突起の頂部との高低差が１００μｍ以下とすることが望ましい。クーロン力タイプの静電チャックにおける単位面積当たりの吸着力は、下式で表される。この式によれば、樹脂層として例えばポリイミド（誘電率３〜４）を用いた場合の誘電体層の厚さは１００μｍ以下とする必要がある。
Ｆ＝１／２・ε・（Ｖ／ｄ）２
ε：誘電体層の誘電率
Ｖ：印加電圧
ｄ：誘電体層厚さ
本発明では、突起の高さを調整することで、誘電体層である樹脂層の厚さを１００μｍ以下とすることができ、十分な吸着力を有し、漏洩電流の少ない静電チャックを得ることができる。また、この距離を調整することで、吸着力も調整することができるため、面内で特定の箇所の吸着力を上げたい場合は、その部分の距離を短くすればよい。
【００２２】
樹脂の体積抵抗率が１×１０１５Ωｃｍ以上、セラミックス基材の体積抵抗率が１×１０１２Ωｃｍ以上であることが望ましい。樹脂の体積抵抗率が１×１０１５Ωｃｍ以上とするのは、漏洩電流を低減するためである。体積抵抗が高い材料で誘電体層を形成することで漏洩電流の少ないクーロン力タイプの静電チャックとすることができる。セラミックス基材の体積抵抗率が１×１０１２Ωｃｍ以上とするのは、セラミックス基材から突起を通過する漏洩電流もわずかながら流れる恐れがあるためである。この１×１０１２Ωｃｍというのは、ジョンセンラーベック力タイプの静電チャックにおける誘電体層の体積抵抗の上限値であり、これを下回ると漏洩電流が急激に増加する。
【００２３】
樹脂の表面と突起の頂部で形成される面とは略面一であることが望ましい。このような構造にすることで、セラミックスの突起が被吸着物と接触してもパーティクルが発生し難くなる。パーティクルの発生は、被吸着物が突起を叩いたり、強く押し付けられたりすることで、セラミックスの脱粒が起きるためである。本発明では、突起の間に樹脂を形成し、それを突起の頂部で形成される面と略面一とすることにより、被吸着物が突起に載置されたときの衝撃を低減しパーティクルの発生が抑制される。
【００２４】
ここで、樹脂の表面と突起の頂部で形成される面とが略面一とは、各面が一致しているか、または、やや樹脂の表面が高い場合も含む。樹脂の表面の高さは、被吸着物を吸着させたときに、樹脂が変形して被吸着物が突起に接触する範囲で調整することができる。被吸着物と樹脂の間に空間があると、樹脂層の耐電圧が低下し、前述したシリコンウエハの衝撃を緩衝する効果がなくなるためパーティクルの発生を抑える効果も小さくなるからである。また、ポリイミドの誘電率３〜４に対し空間の誘電率は１であることから、シリコンウエハに誘起される電荷が減ってしまい、空間のある部分の吸着力が低下してしまう。さらに腐食性のガスを使用する環境においては、露出面積が多いために誘電体層の腐食が進んでしまう。
【発明の効果】
【００２５】
被吸着物に流れる漏洩電流が小さく、被吸着物の平面度を小さくすることができ、パーティクルの発生が少ない静電チャックを提供する。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の静電チャックについて、より詳細に説明する。
【００２７】
図１は、本発明の静電チャックを示す概略図である。直径２００ｍｍ以上の円板状のセラミックス基材１１とセラミックス基材１１の一方の主面１１ａに形成された突起１２とその突起１２の間の主面１１ａに形成された電極１３と、電極１３を被覆し、突起１２の間に形成された樹脂１４とから構成されている。
【００２８】
セラミックス基材１１の材質は、代表的な被吸着物であるシリコンウエハより高剛性であることが望ましい。また、基材の体積抵抗率は１×１０１２Ωｃｍ以上であることが望ましい。具体的には、アルミナや窒化アルミニウム、窒化ケイ素、スピネル、イットリア、コーディエライト等が使用できる。
【００２９】
突起１２はセラミックス基材を加工することによって形成するので、その材質は、セラミックス基材と同じものとすることができる。突起は、ピン型またはリブ型を適用することができる。ピン型では、円柱、角柱、半球型等の種々の形状を採用でき、またリブ型についても、リング状等の種々の形状とすることができる。また、ピンやリブの配置も特に限定されるものではなく、格子状、放射状等、種々のパターンを採用できる。接触する突起頂部の総面積については、主面と突起頂部の面積を併せた面積の２０％以下とすることが好ましく、１０％以下とすることがより好ましい。
【００３０】
電極１３は、銅やニッケルといった金属や、炭化チタンや炭化タングステンといった化合物が使用できる。突起の側面や周辺には電極となる導体は無いほうが良い。また、少なくとも電極１３と突起の頂部１２ａとの高低差以上は間隔を空けたほうがよい。そうすることで電極とシリコンウエハ間の沿面放電の危険性が減るからである。電極の厚さは、特に限定されず、突起の頂部との高低差が１００μｍ以下に調整できれば良い。例えば、電極とシリコンウエハの距離（誘電体層厚さ）を２０μｍで設計したなら、電極厚さが２μｍとなる場合は、突起を２２μｍで形成する。
【００３１】
樹脂１４には、高絶縁なものを使用する必要がある。例えばポリイミドの体積抵抗は１×１０１５Ωｃｍ以上であるため、本発明の趣旨から好適な材料といえる。ポリイミドを例に挙げたが、ポリエチレン、ポリカーボネート、ネオプレン等を所定の方法で形成することが可能である。パーティクルを十分に低減でき、所望の吸着時の平面度が得られる範囲であれば、必ずしも樹脂が突起の頂部までなくてもよいが、上述のように略面一まであることが望ましい。
【００３２】
次に本発明の静電チャックの製造方法について説明する。図２は製造方法の流れを示す概略図である。
【００３３】
図２Ａは、セラミックス基材２１の一方の主面２１ａに突起２２を形成した様子を示す。セラミックス基材２１は、ＣＩＰや鋳込み等の公知の方法により成形され、常圧やホットプレス等の公知の方法により焼成することにより得られる。突起２２はセラミックス基材の一方の面に、ブラストやマシニングセンター、ケミカルエッチング等の加工を施すことによって形成できる。突起の加工方法は特に限定されるものではない。こうして得た突起の表面をラップ加工し、複数の突起の頂部２２ａで形成される面の平面度が５μｍ以下になるようにする。こうすることで、吸着時におけるウエハ表面の平面度が向上できる。
【００３４】
次に電極の形成方法としては、電極の材質に応じたものを適宜選択すればよく、例えば、めっき、ＣＶＤ、スパッタ、ろう付け等がある。電極の材質は１種類に限られない。セラミックスは金属との濡れが良くないため、下地にセラミックスとの濡れがよい導体を配置した後に、その導体の上に別の材料の導体を形成してもよい。
【００３５】
電極が特定のパターンを要する場合、例えば双極の櫛歯状パターンとする場合、成膜方法に応じてパターンを形成すればよい。全面成膜した後にブラストでパターンを形成する方法や、図２Ｂから図２Ｄに示したように、マスク２５をしてめっきした後にマスク２５を除去する方法を用いても良い。
【００３６】
樹脂を形成するためには、予め突起の部分を削除したフィルムを貼り付ける方法や、突起以外の部分に液体状の樹脂を充填し、固化させる方法を採用することができる。また、気相法で充填することもできる。液体状の樹脂や気相法で充填した場合、図２Ｅのように、突起２２の上にも樹脂が付着したり、突起より高くなったりする場合がある。この場合は表面をラップ加工することにより、突起を露出させることができる。樹脂は比較的柔らかく、基材から剥離し易いため平面度を高める加工は難しかったが、本発明では樹脂２４が突起の間に形成されているので、樹脂の剥離が起き難く、また平面度は突起の頂部により担保される。この場合も複数の突起の頂部２２ａで形成される面の平面度が５μｍ以下になるようにする。
【００３７】
以下、本発明の実施例を比較例とともに具体的に挙げ、本発明をより詳細に説明する。
【００３８】
セラミックス基材として直径２００ｍｍ、厚さ１０ｍｍのアルミナ焼結体（純度９９．５％）を用いた。アルミナ焼結体は、アルミナ粉末をスプレードライ法により顆粒化し、ＣＩＰ成形した後、大気中で焼成した。しかる後に、平面研削加工等を施してセラミックス基材とした。
【００３９】
得られたセラミックス基材の一方の面に、φ１ｍｍ、ピッチ１０ｍｍの６０度千鳥のピンパターンに抜かれたブラスト用マスクを載せてサンドブラストにより突起を形成した。突起の高さは５２μｍとした。
【００４０】
図２に示したようにめっき用のマスクを用い、突起の間の主面に銅めっきを施し双極型の電極（厚さ２μｍ）とした。マスクをエッチングにより除去した後、ポリイミドワニス（宇部興産社製ユピコート（登録商標））をスクリーン印刷によって突起の間を十分に満たす量を充填し、固化させた。その後、ラップ加工をすることで突起上のポリイミドワニスを除去するとともに、複数の前記突起の頂部で形成される面の平面度が５μｍ以下の本発明に係る静電チャックを得た。なお、電極への給電は、電極に接続した給電線を静電チャックの側面から取り出して外部電源に接続して行うことができるようにした。
【００４１】
比較のためアルミナを誘電体層とする静電チャック及びポリイミドの静電チャックを作製した。
【００４２】
アルミナ製静電チャックの作製について説明する。直径２００ｍｍ、厚さ１０ｍｍのアルミナ基材、および直径２００ｍｍ、厚さ３ｍｍのアルミナ焼結体（純度９９．５％）を準備し、アルミナ焼結体の片面に双極型の電極となるようにマスクをし、厚さ２μｍの銅めっきを施し双極型の電極を得た。しかる後に、アルミナ基材とアルミナ焼結体のめっきをした面を、シリコン接着剤で固定した。本発明に係る上記実施例の静電チャックでは５０μｍのポリイミド誘電体層であるが、アルミナ製静電チャックで同じ印加電圧で同等の吸着力を得るには、アルミナの誘電率が６であることから、１００μｍのアルミナの誘電体厚みにする必要がある。そこで、３ｍｍのアルミナ焼結体を研削加工により厚さ１００μｍまで加工を試みたところ、厚さ４００μｍのときにクラックが発生した。したがって、アルミナ製静電チャックを得ることはできなかった。
【００４３】
ポリイミド製静電チャックの作製について説明する。セラミックス基材として直径２００ｍｍ、厚さ１０ｍｍのアルミナ焼結体（純度９９．５％）を用いた。この基材の一方の主面をラップ加工することで、平面度を５μｍとし、その主面に上記実施例と同形状の電極となるマスクをし、厚さ２μｍの銅めっきを施し双極型の電極を得た。その上に厚さ５０μｍのポリイミドフィルム（宇部興産社製ユーピレックス（登録商標））を貼り付けポリイミド製静電チャックを得た。
【００４４】
上記のようにして作製した静電チャックにシリコンウエハ（直径２００ｍｍ、厚さ７２５μｍ、厚さばらつき±１μｍ）を載せ、双極型の電極に±１０００Ｖを印加して吸着させた。
【００４５】
吸着前の静電チャック平面度、すなわち複数の突起の頂部からなる面の平面度、及び静電チャックに吸着させたシリコンウエハ平面度は、三次元測定機により任意の突起位置３０点について測定した。なお、ポリイミド製静電チャックについてもポリイミド上の同様の位置３０点について測定を行った。また、シリコンウエハの静電チャックに吸着させた面について、レーザー散乱方式のパーティクルカウンターを用いて、０．２μｍ以上のサイズのパーティクル数を評価した。
【００４６】
【表１】
2010114396.tif 000003
【００４７】
本発明の静電チャックは、平面度が小さく、吸着させたシリコンウエハの平面度も良好であった。また、パーティクル数はポリイミド製静電チャックと同等であった。一方、ポリイミド製の静電チャックでは、本発明の静電チャックと比べて平面度が悪かった。
【図面の簡単な説明】
【００４８】
【図１】静電チャックの断面概略図である。
【図２】静電チャックの製法を示す概略図である。
【符号の説明】
【００４９】
１０、２０  静電チャック
１１、２１  セラミックス基材
１２、２２  突起
１３、２３  電極
１４、２４  樹脂
２５  マスク
【図１】
2010114396.tif 000004
【図２】
2010114396.tif 000005