(57)【要約】【課題】製造安定性に優れたインダクタを提供する。【解決手段】半導体装置１００は、シリコン基板１０１上に設けられた絶縁層１０５、絶縁層１０５中に埋設されたスパイラルインダクタ１１１、および絶縁層１０５上に設けられた金属層１１５を含み、金属層１１５の一部が除去されて切欠部となっている。【選択図】図１
2010114361.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた絶縁層と、
前記絶縁層中に埋設されたインダクタと、
前記絶縁層上に設けられた導電膜と、
を含み、
前記導電膜の一部が除去されて切欠部となっている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記導電膜が金属膜であって、前記切欠部を設けることにより金属膜の面積が特定の大きさに調整された、半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、前記導電膜が配線であって、前記切欠部が前記配線の特定箇所を切断している、半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、前記導電膜がヒューズであって、前記切欠部が前記ヒューズの特定箇所を切断している、半導体装置。
【請求項５】
基板の上部に設けられたインダクタの上部に導電膜を形成するステップと、
前記導電膜の一部を除去することにより、前記インダクタのインダクタンスを調整するステップと、
を含む、インダクタンスの調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびインダクタンスの調整方法に関する。
【背景技術】
【０００２】
インダクタンスのインダクタ調整に関する技術として、特許文献１〜７に記載のものがある。
特許文献１および２においては、インダクタと同層に形成された抵抗層の抵抗値を調整することにより、インダクタンスの値が調整される。
また、特許文献３〜６においても、インダクタと同等に形成されたパターンをカットしたり、トリミングしたりすることにより、インダクタンスの値が調整される。
また、特許文献７には、インダクタンス可変素子において、スパイラル電極の各周回部分を短絡するためのスイッチをトランジスタにより構成することが記載されている。
【特許文献１】特開平７−１９２９２２号公報
【特許文献２】特開２００１−６８３４１号公報
【特許文献３】特開平１０−２２３４３７号公報
【特許文献４】特開昭６０−２２４２０５号公報
【特許文献５】特開昭５６−９６８１１号公報
【特許文献６】特開昭６１−２５６６１１号公報
【特許文献７】特開平７−１４２２５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、前述の特許文献１〜６に記載の技術においては、トリミング等の処理によりインダクタを調整するための金属層が、インダクタを形成するメタル層と同層に表出している構成となっている。このため、インダクタ調整用の金属層のトリミング時に発生する粉塵、粒状物等がインダクタの表面に付着することにより、インダクタの歩留まりが低下する懸念があった。
【０００４】
また、特許文献７に記載のインダクタンス可変素子においては、インダクタス値をトランジスタのオン・オフにより調整している。このため、トランジスタの抵抗成分がインダクタのＱファクターに影響することになり、インダクタ特性の安定性を劣化させる場合があった。
【課題を解決するための手段】
【０００５】
本発明によれば、
基板と、
前記基板上に設けられた絶縁層と、
前記絶縁層中に埋設されたインダクタと、
前記絶縁層上に設けられた導電膜と、
を含み、
前記導電膜の一部が除去されて切欠部となっている、半導体装置が提供される。
【０００６】
本発明の半導体装置においては、インダクタが埋設される絶縁層の上に導電膜が設けられ、この導電膜に切欠部が設けられており、切欠部の形状、大きさ等を調整することにより、インダクタのインダクタンスを調整することができる。このため、インダクタと異なる層においてインダクタンスを調整することが可能である。よって、切欠部の加工時に発生する粉塵がインダクタの表面に付着することが抑制されるため、製造安定性に優れた構成となっている。
【発明の効果】
【０００７】
本発明によれば、インダクタが埋設された絶縁層の上に設けられた導電膜の一部が切欠部となっているため、製造安定性に優れた半導体装置を得ることができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【０００９】
（第一の実施形態）
図１は、本実施形態における半導体装置の構成を示す断面図である。また、図２は、図１の半導体装置１００の構成の一部を示す斜視図である。
図１および図２に示した半導体装置１００は、基板（たとえばシリコン基板１０１等の半導体基板）、シリコン基板１０１上に設けられた絶縁層１０５、絶縁層１０５中に埋設されたインダクタ（スパイラルインダクタ１１１）、および絶縁層１０５上に設けられた導電膜（金属層１１５）を含む。そして、金属層１１５の一部が除去されて切欠部１１９となっている。
【００１０】
また、半導体装置１００は、シリコン基板１０１上に配線層１０３、絶縁層１０５、絶縁層１０７および保護膜１０９がこの順に積層された構成となっている。なお、シリコン基板１０１には、トランジスタ等の所定の素子が所定の箇所に設けられていてもよい。
【００１１】
また、保護膜１０９の一部は溝状に除去されており、この溝部に金属層１１３および金属層１１５が埋設されている。ここで、金属層１１３は、たとえばスパイラルインダクタ１１１に接続されたパッドとして機能する。
【００１２】
金属層１１５は、スパイラルインダクタ１１１の直上に設けられており、スパイラルインダクタ１１１のインダクタ調整部材として機能する。金属層１１５はたとえば配線であり、切欠部１１９がこの配線の特定箇所を切断していてもよい。
【００１３】
なお、スパイラルインダクタ１１１、金属層１１３および金属層１１５の材料に特に制限はないが、たとえば銅またはアルミニウムが用いられる。
【００１４】
次に、半導体装置１００の製造方法の一例を説明する。
まず、トランジスタ等の所定の素子が設けられたシリコン基板１０１上に、所定の形状の配線層１０３を形成する。そして、配線層１０３上にスパイラルインダクタ１１１をパターニングする。次に、スパイラルインダクタ１１１が設けられた配線層１０３の全面にシリコン酸化膜等の絶縁層１０５を形成してスパイラルインダクタ１１１を絶縁層１０５中に埋設する。そして、絶縁層１０５上に絶縁層１０７を形成する。
【００１５】
続いて、絶縁層１０７上に絶縁膜からなる保護膜１０９を形成し、保護膜１０９の所定を選択的に除去して凹部を形成する。そして、凹部を埋めるように金属膜を形成し、凹部の外部の金属膜を除去する。これにより、保護膜１０９中に金属層１１３および金属層１１５がそれぞれ形成される。以上により、スパイラルインダクタ１１１と異なる層に金属層１１５を有する半導体装置１００が得られる。また、金属層１１５は、シリコン基板１０１上にあらかじめインダクタンスを小さくなるようにインダクタとは異なる層（図２では最上層）に配置される。
【００１６】
そして、半導体装置の特性を確認し、所望の特性になるように金属層１１５を加工し、スパイラルインダクタ１１１のインダクタンス値を調整する。
スパイラルインダクタ１１１のインダクタはたとえば以下の手順で調整される。
ステップ１１：シリコン基板１０１の上部に設けられたスパイラルインダクタ１１１の上部に金属層１１５を形成する、および
ステップ１２：金属層１１５の一部を除去することにより、スパイラルインダクタ１１１のインダクタンスを調整する。
【００１７】
ステップ１２においては、たとえばレーザ１１７を用いて金属層１１５をトリミングする（図２）。このとき、スパイラルインダクタ１１１が装置表面から露出しないため、トリミング時に発生する残渣がスパイラルインダクタ１１１を構成する金属膜の表面に付着しないようにすることができる。
【００１８】
次に、本実施形態の作用効果を説明する。
本実施形態では、金属層１１５に切欠部１１９が設けられている。そして切欠部１１９を設けることにより、金属膜すなわち金属層１１５の面積が特定の大きさに調整されている。このため、逆起電流を利用して、スパイラルインダクタ１１１のインダクタンスが調整される。具体的には、スパイラルインダクタ１１１の中心上に低抵抗の物質（金属層１１５）を配置するとインダクタのインダクタンス値が小さくなることを利用する。金属層１１５をトリミングすると、逆起電流によるインダクタンス値が小さく見える効果を低減させることができるため、インダクタンス値が調整される。
【００１９】
また、本実施形態では、半導体装置１００の特性を制御する際に、リソグラフィー技術を用いずレーザートリミングによるインダクタのインダクタンス値の調整を行う。このため、トリミング時に排出されるゴミなどにより、半導体装置の特性が劣化するおよび基準外になる可能性がある。その点、本実施形態では、金属層１１５がスパイラルインダクタ１１１と異なる層に設けられているため、トリミングの際にスパイラルインダクタ１１１に付着物が生じないようになっている。よって、インダクタンスの特性の制御性に優れた装置を高い歩留まりで安定的に得ることができる。
【００２０】
また、リソグラフィー技術のみを使用して半導体基板上に作られたインダクタを加工する場合、半導体基板上に作成されたトランジスタや容量の特性のバラツキにより、インダクタを用いた半導体装置の特性が所望の特性ではなくなってしまう場合がある。これに対し、本実施形態では、インダクタとは別の金属層にてトリミングを行うため、所望の装置特性を確実に得ることができる。
【００２１】
なお、以上においては、半導体装置１００の製造工程でスパイラルインダクタ１１１に逆起電力の影響を与える金属層１１５を形成する例を説明したが、半導体装置１００の製造工程で、スパイラルインダクタ１１１とは別の層に形成された金属層１１５にレーザやイオンミリングなどを施すことにより、スパイラルインダクタ１１１の電流経路を変更させ、所望のインダクタンス値を得ることもできる。
【００２２】
以下においては、第一の実施形態と異なる点を中心に説明する。
【００２３】
（第二の実施形態）
図３は、本実施形態における半導体装置の構成を示す断面図である。また、図４は、図３に示した半導体装置１１０の構成の一部を示す斜視図である。なお、図３においては、シリコン基板１０１の図示を省略している。
【００２４】
半導体装置１１０では、図１および図２に示した金属層１１５にかえてヒューズ１２３が設けられている。切欠部がヒューズ１２３とスパイラルインダクタ１１１との接続の特定箇所を切断している。ヒューズ１２３はスパイラルインダクタ１１１と異なる層に設けられ、保護膜１０９中に埋設されている。また、絶縁層１０７中に、スパイラルインダクタ１１１とヒューズ１２３とを接続するビア１２１が設けられている。
【００２５】
半導体装置１１０においては、その製造工程で、スパイラルインダクタ１１１と別の層にヒューズ１２３を形成し、スパイラルインダクタ１１１の電流経路の長さを変更することにより、所望のインダクタンス値を得る。
【００２６】
本実施形態においても、第一の実施形態と同様に、スパイラルインダクタ１１１と異なる金属層においてインダクタンス値が調整される。具体的には、半導体装置１１０の特性を確認しながらヒューズ１２３を切断し、半導体装置１１０の特性を調整する。インダクタンス値は電流経路長に依存するので、電流経路長を調節することにより、半導体装置１１０の所望のインダクタンス値を得ることができる。
【００２７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、以上の実施形態において、インダクタの平面形状に特に制限はない。スパイラルインダクタには限られず、たとえばメアインダクタ等であってもよい。
【００２８】
また、以上の実施形態において、インダクタを有する半導体装置はウェーハであってもチップであってもよい。装置に設けられる切欠部１１９は、装置の組み立て工程中または後に形成されてもよい。
【図面の簡単な説明】
【００２９】
【図１】実施形態における半導体装置の構成を示す断面図である。
【図２】図１に示した半導体装置の構成を示す斜視図である。
【図３】実施形態における半導体装置の構成を示す断面図である。
【図４】図３に示した半導体装置の構成を示す斜視図である。
【符号の説明】
【００３０】
１００  半導体装置
１０１  シリコン基板
１０３  配線層
１０５  絶縁層
１０７  絶縁層
１０９  保護膜
１１０  半導体装置
１１１  スパイラルインダクタ
１１３  金属層
１１５  金属層
１１７  レーザ
１１９  切欠部
１２１  ビア
１２３  ヒューズ
【図１】
2010114361.tif 000003
【図２】
2010114361.tif 000004
【図３】
2010114361.tif 000005
【図４】
2010114361.tif 000006