(57)【要約】【課題】観察者によって認識される画素の階調を、高い精度で所望の値に設定する。【解決手段】発光装置１００は、発光素子Ｅと、駆動トランジスタＴDRと、容量素子ＣSTと、第１スイッチング素子ＳＷ１と、第２スイッチング素子ＳＷ２とを含む画素回路Ｕと、駆動回路３０とを備える。書込期間ＰWRTと発光期間ＰELとの間にリセット期間Ｐrを設けるとともに、そのリセット期間Ｐrにおいて、駆動回路３０は第２スイッチング素子ＳＷ２をオン状態に設定することで、発光期間ＰELの始点における駆動トランジスタＴDRのソースの電位ＶSをリセット電位ＶRESに設定する。【選択図】      図４
2010276903.tif 000002
【特許請求の範囲】
【請求項１】
画素回路と、前記画素回路を駆動する駆動回路とを具備し、
前記画素回路は、
発光素子と、
前記発光素子に直列に接続される駆動トランジスタと、
前記駆動トランジスタのゲートとソースとの間に配置される容量素子と、
前記駆動トランジスタのゲートと、当該画素回路に対応する信号線との間に配置される第１スイッチング素子と、
前記駆動トランジスタのソースとリセット線との間に配置される第２スイッチング素子と、を備え、
前記駆動回路は、
第１期間において、前記第１スイッチング素子をオン状態に設定するとともに前記信号線に供給する電位を当該画素回路の指定階調に応じたデータ電位に設定することで前記データ電位に応じた電流を前記駆動トランジスタに流して、前記容量素子の両端間の電圧を前記データ電位と前記駆動トランジスタの特性とが反映された値に設定し、
前記第１期間の後の第２期間において、前記第１スイッチング素子をオフ状態に設定するとともに前記第２スイッチング素子をオン状態に設定することで、前記駆動トランジスタのソースの電位を前記リセット線に供給されるリセット電位に設定し、
前記第２期間の後の第３期間において、前記第２スイッチング素子をオフ状態に設定することで、前記駆動トランジスタのソースの電位を、前記発光素子が発光するように変化させる、
発光装置。
【請求項２】
前記駆動トランジスタおよび前記発光素子は、第１電位が供給される第１電源線と、第２電位が供給される第２電源線との間に配置され、
前記発光素子の一方の電極は前記駆動トランジスタのソースに接続され、他方の電極は前記第２電源線に接続され、
前記第１期間および前記第２期間における前記駆動トランジスタのソースの電位と前記第２電位との電位差は、前記発光素子の発光閾値電圧を下回るように設定される、
請求項１の発光装置。
【請求項３】
前記画素回路は、
前記駆動トランジスタのゲートと前記第１スイッチング素子との間に介在するノードと初期化線との間に介在する第３スイッチング素子と、
前記第１電源線と前記第２電源線との間に配置される発光制御トランジスタと、をさらに備え、
前記駆動回路は、
前記第１期間の前の初期化期間において、前記発光制御トランジスタおよび前記第１スイッチング素子をオフ状態に設定するとともに前記第２スイッチング素子および前記第３スイッチング素子をオン状態に設定することで、前記駆動トランジスタのゲート・ソース間の電圧を初期化し、
前記第１期間内の補償期間において、第１スイッチング素子および前記第２スイッチング素子をオフ状態に設定するとともに、前記第３スイッチング素子および前記発光制御トランジスタをオン状態に設定することで、前記駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作を実行し、
前記第１期間内の期間であって前記補償期間の後の書込期間において、前記第１スイッチング素子および前記発光制御トランジスタをオン状態、前記第２スイッチング素子および第３スイッチング素子をオフ状態に設定するとともに、前記信号線に供給する電位を前記データ電位に設定する、
請求項２の発光装置。
【請求項４】
前記駆動回路は、
前記第２期間において、前記発光制御トランジスタをオフ状態に設定し、
前記第３期間において、前記発光制御トランジスタをオン状態に設定する、
請求項３の発光装置。
【請求項５】
前記駆動回路は、前記第１スイッチング素子をオフ状態にして前記駆動トランジスタに対する前記データ電位の供給を停止する時点における前記データ電位の時間変化率が、前記指定階調に対応した時間変化率となるように、前記データ電位を経時的に変化させる、
請求項１から請求項４の何れかの発光装置。
【請求項６】
前記駆動トランジスタに対する前記データ電位の供給を停止する時点における前記データ電位の時間変化率と、前記発光素子に付随する容量の容量値との乗算値に相当する電流が、当該駆動トランジスタを流れるように、前記容量素子の両端間の電圧が設定される、
請求項５の発光装置。
【請求項７】
請求項１から請求項６の何れかの発光装置を具備する電子機器。
【請求項８】
発光素子と、前記発光素子に直列に接続される駆動トランジスタと、前記駆動トランジスタのゲートとソースとの間に配置される容量素子と、を含む画素回路を備える発光装置の駆動方法であって、
第１期間において、当該画素回路の指定階調に応じたデータ電位を前記駆動トランジスタのゲートに供給することで前記データ電位に応じた電流を前記駆動トランジスタに流して、前記容量素子の両端間の電圧を前記データ電位と前記駆動トランジスタの特性とが反映された値に設定し、
前記第１期間の後の第２期間において、前記駆動トランジスタのソースの電位をリセット電位に設定し、
前記第２期間の後の第３期間において、前記発光素子が発光するように、前記駆動トランジスタのソースの電位を変化させる、
発光装置の駆動方法。
【請求項９】
前記第１スイッチング素子をオフ状態にして前記駆動トランジスタに対する前記データ電位の供給を停止した時点における前記データ電位の時間変化率が、前記指定階調に対応した時間変化率となるように、前記データ電位を経時的に変化させる、
請求項８の発光装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置、発光装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
近年、有機ＥＬ（ElectroLuminescent）素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた発光装置が各種提案されている。
【０００３】
例えば特許文献１には、図１４に示す画素回路Ｐ０を利用した発光装置が開示されている。図１４に示すように、画素回路Ｐ０は、互いに直列に配置される駆動トランジスタ３ＢおよびＯＬＥＤ素子３Ｄと、駆動トランジスタ３Ｂのゲートとデータ線DTL101との間に配置されるスイッチング素子３Ａと、容量素子３Ｃとを有する。図１４に示すように、ＯＬＥＤ素子３Ｄには容量３Ｉが付随する。
【０００４】
次に、画素回路Ｐ０の動作について説明する。第１の期間において、データ線DTL101の電位が基準電位Ｖ0に設定されるとともにスイッチング素子３Ａがオン状態に設定されることで、駆動トランジスタ３Ｂのゲートの電位は基準電位Ｖ0に設定（リセット）される。第２の期間において、電源線DSL101に供給される電源電位が基準電位Ｖ0よりも十分に低い電位Ｖcc_Lに設定される。電位Ｖcc_Lは、駆動トランジスタ３Ｂのゲート・ソース間の電圧が駆動トランジスタ３Ｂの閾値電圧を上回るように設定される。これにより、駆動トランジスタ３Ｂがオン状態となり、駆動トランジスタ３Ｂのソースの電位がＶcc_Lに設定される。第３の期間において、電源線DSL101に供給される電源電位が高電位Ｖcc_Hに設定されることで、駆動トランジスタ３Ｂのソースの電位が上昇を開始し、駆動トランジスタ３Ｂのゲート・ソース間の電圧は駆動トランジスタ３Ｂの閾値電圧に漸近する。第４の期間において、データ線DTL101の電位が、画素回路Ｐ０の指定階調に応じたデータ電位Ｖｉｎに設定されることで、駆動トランジスタ３Ｂがオン状態となり、ドレイン−ソース間電流がＯＬＥＤ素子３Ｄに付随する容量３Ｉに流れ込む。したがって、駆動トランジスタ３Ｂのソースの電位が上昇し、負帰還による移動度補償動作が行われる。すなわち、駆動トランジスタ３Ｂのゲート・ソース間の電圧（容量素子３Ｃの両端間の電圧）は、データ電位Ｖｉｎと駆動トランジスタ３Ｂの特性（閾値電圧および移動度）とが反映された値に設定される。第５の期間（発光期間）において、スイッチング素子３Ａがオフ状態に設定されることで、駆動トランジスタ３Ｂのゲートは電気的にフローティング状態となる。容量素子３Ｃの両端間の電圧に応じた電流が駆動トランジスタ３Ｂを流れることで駆動トランジスタ３Ｂのソースの電位は上昇し、駆動トランジスタ３Ｂのゲートの電位はソースの電位に連動して上昇する（ブートストラップ動作）。このときの容量素子３Ｃの両端間の電圧は第４の期間にて設定された値に保持される。そして、駆動トランジスタ３Ｂのソースの電位が発光閾値を超えると、ＯＬＥＤ素子３Ｄは発光するという具合である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、発光期間の始点からＯＬＥＤ素子３Ｄが発光を開始するまでの時間長ｔは、発光期間の始点における駆動トランジスタ３Ｂのソースの電位と駆動トランジスタ３Ｂを流れる電流によって決まる。より具体的には、発光期間の始点における駆動トランジスタ３Ｂのソースの電位と、ＯＬＥＤ素子３Ｄが発光を開始するときの駆動トランジスタ３Ｂのソースの電位との差をΔＶｂ、駆動トランジスタ３Ｂを流れる電流をＩdata、容量素子３Ｉの容量値をＣoledとすると、前述の時間長ｔは以下の式(1)のように表すことができる。
ｔ＝（Ｃoled×ΔＶｂ）／Ｉdata  ……(1)    
【０００７】
上述の特許文献１においては、発光期間よりも前の期間における補償動作によって、駆動トランジスタ３Ｂを流れる電流Ｉdataを当該駆動トランジスタの特性（閾値電圧や移動度）に依存しない値に設定できるものの、当該駆動トランジスタ３Ｂのソースの電位は当該駆動トランジスタ３Ｂの特性に応じた値となり、その値を正確に把握することは困難である。発光期間の始点における駆動トランジスタＴDRのソースの電位の値を正確に把握することができなければ、上述の式(1)におけるΔＶｂを正確に把握することができず、発光期間の始点からＯＬＥＤ素子３Ｄが発光を開始するまでの時間長ｔを高精度に設定することは困難である。観察者によって認識される画素の階調は、ＯＬＥＤ素子３Ｄが実際に発光する期間において、ＯＬＥＤ素子３Ｄの発光輝度を時間で積分した値となるところ、上述の時間長ｔを高精度に設定することができなければ、発光期間のうちＯＬＥＤ素子３Ｄが実際に発光する期間の時間長を高精度に設定することはできず、ＯＬＥＤ素子３Ｄの発光輝度の時間積分値を高精度に設定することは困難である。このため、観察者によって認識される画素の階調を所望の値に設定することは困難であるという問題があった。
本発明はこのような事情に鑑みてなされたものであり、観察者によって認識される画素の階調を、高い精度で所望の値に設定するという課題の解決を目的としている。
【課題を解決するための手段】
【０００８】
以上の課題を解決するために、本発明に係る発光装置は、画素回路と、画素回路を駆動する駆動回路とを具備し、画素回路は、発光素子と、発光素子に直列に接続される駆動トランジスタと、駆動トランジスタのゲートとソースとの間に配置される容量素子と、駆動トランジスタのゲートと信号線との間に配置される第１スイッチング素子と、駆動トランジスタのソースとリセット線との間に配置される第２スイッチング素子と、を備え、駆動回路は、第１期間（例えば図４に示す書込期間ＰWRTの他、補償期間ＰCPと書込期間ＰWRTとを合わせた期間も含まれる）において、第１スイッチング素子をオン状態に設定するとともに信号線に供給する電位を当該画素回路の指定階調に応じたデータ電位に設定することでデータ電位に応じた電流を駆動トランジスタに流して、容量素子の両端間の電圧をデータ電位と駆動トランジスタの特性（例えば駆動トランジスタの閾値電圧および移動度のうちの少なくとも一方）とが反映された値に設定し、第１期間の後の第２期間（例えば図４に示すリセット期間Ｐr）において、第１スイッチング素子をオフ状態に設定するとともに第２スイッチング素子をオン状態に設定することで、駆動トランジスタのソースの電位をリセット線に供給されるリセット電位に設定し、第２期間の後の第３期間（例えば図４に示す発光期間ＰEL）において、第２スイッチング素子をオフ状態に設定することで、駆動トランジスタのソースの電位（駆動トランジスタと発光素子との接続点の電位）を、発光素子が発光するように変化させる。例えば駆動トランジスタがＮチャネル型のトランジスタである場合、駆動回路は、第３期間において第２スイッチング素子をオフ状態に設定することで、駆動トランジスタのソースの電位を上昇させて発光素子を発光させる。一方、駆動トランジスタがＰチャネル型のトランジスタである場合、駆動回路は、第３期間において第２スイッチング素子をオフ状態に設定することで、駆動トランジスタのソースの電位を下降させて発光素子を発光させるという具合である。
【０００９】
より具体的には、駆動トランジスタおよび発光素子は、第１電位が供給される第１電源線と、第２電位が供給される第２電源線との間に配置され、発光素子の一方の電極は駆動トランジスタのソースに接続され、他方の電極は第２電源線に接続され、第１期間および第２期間における駆動トランジスタのソースの電位と第２電位との電位差は、発光素子の発光閾値電圧を下回るように設定される。例えば駆動トランジスタがＮチャネル型のトランジスタの場合、第１電位は第２電位よりも高い電位に設定され、駆動トランジスタがＰチャネル型のトランジスタの場合、第２電位は第１電位よりも高い電位に設定されるという具合である。
【００１０】
本発明によれば、第２期間において、駆動トランジスタのソースの電位は、当該駆動トランジスタの閾値や移動度とは無関係にリセット電位に設定される。すなわち、第２期間の後の第３期間（発光期間）の始点における駆動トランジスタのソースの電位は、当該駆動トランジスタの特性とは無関係にリセット電位に設定される。そして、当該リセット電位を所定の目標値に設定することにより、上述の式(1)における時間長ｔを高精度に設定できる。これにより、発光期間のうち発光素子が実際に発光する期間の時間長を高精度に設定できるから、発光素子の発光輝度の時間積分値を高精度に設定できる。すなわち、観察者によって認識される画素の階調を、高い精度で所望の値に設定できるという利点がある。
【００１１】
本発明に係る発光装置の態様として、画素回路は、駆動トランジスタのゲートと第１スイッチング素子との間に介在するノードと初期化線との間に介在する第３スイッチング素子と、高位側電源線と低位側電源線との間に配置される発光制御トランジスタと、をさらに備え、駆動回路は、第１期間の前の初期化期間において、発光制御トランジスタおよび第１スイッチング素子をオフ状態に設定するとともに第２スイッチング素子および第３スイッチング素子をオン状態に設定することで、駆動トランジスタのゲート・ソース間の電圧を初期化し、第１期間内の補償期間において、第１スイッチング素子および第２スイッチング素子をオフ状態に設定するとともに、第３スイッチング素子および発光制御トランジスタをオン状態に設定することで、駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作を実行し、第１期間内の期間であって補償期間の後の書込期間において、第１スイッチング素子および発光制御トランジスタをオン状態、第２スイッチング素子および第３スイッチング素子をオフ状態に設定するとともに、信号線に供給する電位を前記データ電位に設定する。この態様において、駆動回路は、第２期間において、発光制御トランジスタをオフ状態に設定し、第３期間において、発光制御トランジスタをオン状態に設定する。第３期間において発光制御トランジスタはオフ状態に設定されるから、電流は駆動トランジスタを流れない。したがって、第３期間においても発光制御トランジスタがオン状態に維持される態様に比べて、無駄な電流が駆動トランジスタを流れることを抑制できるという利点がある。
【００１２】
本発明に係る発光装置の態様として、駆動回路は、第１スイッチング素子をオフ状態にして駆動トランジスタに対するデータ電位の供給を停止する時点におけるデータ電位の時間変化率が、指定階調に対応した時間変化率となるように、データ電位を経時的に変化させる。
【００１３】
この態様によれば、駆動トランジスタのゲートにデータ電位を供給すると、データ電位の時間変化率に応じた電流（駆動トランジスタの閾値電圧や移動度に依存しない電流）が駆動トランジスタに流れる。容量素子の両端間の電圧は、駆動トランジスタに対するデータ電位の供給を停止した時点でのデータ電位の時間変化率に応じた電流を駆動トランジスタに流すための電圧に設定される。さらに詳述すると、駆動トランジスタのゲートに対するデータ電位の供給を停止する時点におけるデータ電位の時間変化率と、発光素子に付随する容量の容量値との乗算値に相当する電流が、当該駆動トランジスタを流れるように、容量素子の両端間の電圧が設定される。データ電位の供給の停止時における時間変化率は画素回路の指定階調に応じて可変に設定される。したがって、容量素子の両端間の電圧に応じて発光素子に供給される駆動電流は、指定階調に応じた電流量（駆動トランジスタの閾値電圧や移動度に依存しない電流量）に設定される。なお、電位の時間変化率とは、電位が時間の経過とともに変化する割合を意味し、時間軸に対する電位の勾配や電位の時間微分値と同義である。
【００１４】
本発明に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）としても本発明の発光装置が適用される。
【００１５】
本発明は、発光装置を駆動する方法としても特定される。本発明に係る駆動方法は、発光素子と、発光素子に直列に接続される駆動トランジスタと、駆動トランジスタのゲートとソースとの間に配置される容量素子と、を含む画素回路を備える発光装置の駆動方法であって、第１期間において、当該画素回路の指定階調に応じたデータ電位を駆動トランジスタのゲートに供給することでデータ電位に応じた電流を駆動トランジスタに流して、容量素子の両端間の電圧をデータ電位と駆動トランジスタの特性とが反映された値に設定し、
第１期間の後の第２期間において、駆動トランジスタのソースの電位をリセット電位に設定し、第２期間の後の第３期間において、発光素子が発光するように、駆動トランジスタのソースの電位を変化させる。
【００１６】
本発明に係る発光装置の駆動方法の態様として、第１スイッチング素子をオフ状態にして駆動トランジスタに対するデータ電位の供給を停止した時点におけるデータ電位の時間変化率が、指定階調に対応した時間変化率となるように、データ電位を経時的に変化させることもできる。
【図面の簡単な説明】
【００１７】
【図１】画素回路の駆動の原理を説明するための回路図である。
【図２】画素回路の駆動の原理を説明するためのグラフである。
【図３】本発明の実施形態に係る発光装置のブロック図である。
【図４】発光装置の動作を示すタイミングチャートである。
【図５】画素回路の回路図である。
【図６】初期化期間における画素回路の動作を示す図である。
【図７】補償期間における画素回路の動作を示す図である。
【図８】書込期間における画素回路の動作を示す図である。
【図９】リセット期間における画素回路の動作を示す図である。
【図１０】発光期間における画素回路の動作を示す図である。
【図１１】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１３】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１４】従来の発光装置における画素回路の回路図である。
【発明を実施するための形態】
【００１８】
＜Ａ：駆動の原理＞
本発明の具体的な形態の説明に先立って、画素回路の駆動に利用される原理を説明する。図１に示すように、給電線１６と給電線１８とを連結する経路上にＮチャネル型の駆動トランジスタＴDRと容量ＣE（容量値ｃp1）とが直列に配置された回路を想定する。
【００１９】
給電線１６には電位ＶELが供給され、給電線１８には電位ＶCT（ＶCT＜ＶEL）が供給される。駆動トランジスタＴDRのドレインは給電線１６に接続され、容量ＣEは駆動トランジスタＴDRのソースと給電線１８との間に介在する。駆動トランジスタＴDRのゲートとソースとの間には保持容量ＣST（容量値ｃp2）が介在する。したがって、駆動トランジスタＴDRのゲートの電位ＶGとソースの電位ＶSとの差分の電圧ＶGS（ＶGS＝ＶG−ＶS）が保持容量ＣSTの両端間に印加される。
【００２０】
駆動トランジスタＴDRのゲートには駆動信号Ｘが供給される。駆動信号Ｘの電位ＶXは、図２に示すように経時的に変化する。図２においては、電位ＶXが所定の時間変化率ＲX（ＲX＝ｄＶX/ｄt）で直線的に上昇する場合が例示されている。また、図２には、駆動トランジスタＴDRの電気的な特性（例えば移動度や閾値電圧）が特性Ｐaである場合と特性Ｐbである場合との各々についてソースの電位ＶSの時間的な変化が併記されている。
【００２１】
駆動信号Ｘの供給で駆動トランジスタＴDRのゲートの電位ＶG（電位ＶX）が上昇し、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSが駆動トランジスタＴDRの閾値電圧ＶTHを上回ると、駆動トランジスタＴDRのドレイン−ソース間には電流ＩDSが流れる。電流ＩDSは以下の数式(2)で表現される。数式(2)のμは駆動トランジスタＴDRの移動度である。また、Ｗ/Ｌは、駆動トランジスタＴDRのチャネル長Ｌに対するチャネル幅Ｗの相対比であり、Ｃoxは、駆動トランジスタＴDRのゲート絶縁膜の単位面積毎の容量値である。
ＩDS＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS−ＶTH）２  ……(2)
【００２２】
一方、駆動トランジスタＴDRに電流ＩDSが流れると容量ＣEおよび保持容量ＣSTに電荷が充電されるから、図２のように駆動トランジスタＴDRのソースの電位ＶSは時間変化率ＲS（ＲS＝ｄＶS/ｄt）で経時的に変化する。電流ＩDSと駆動トランジスタＴDRのソースの電位ＶSとの間には以下の数式(3)の関係が成立する。
ＩDS＝ｄＱ/ｄt
＝ｃp2・（ｄＶS/ｄt−ｄＶX/ｄt）＋ｃp1・ｄＶS/ｄt  ……(3)
【００２３】
図２の部分ａのように、駆動トランジスタＴDRのソースの電位ＶSの時間変化率（すなわち、時間ｔに対する電位ＶSの勾配）ＲSが駆動信号Ｘの電位ＶXの時間変化率ＲXを下回る場合、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは経時的に増加する。数式(2)が示すように、電圧ＶGSが増加すると電流ＩDSは増加する。そして、数式(3)から理解されるように、電流ＩDSが増加すると時間変化率ＲSも増加する。すなわち、時間変化率ＲSが時間変化率ＲXを下回ると時間変化率ＲSは増加する。
【００２４】
一方、図２の部分ｂのように、駆動信号Ｘの電位ＶXの時間変化率ＲXがソースの電位ＶSの時間変化率ＲSを下回る場合、ゲート−ソース間の電圧ＶGSは経時的に減少するから、数式(2)から理解されるように電流ＩDSは減少する。電流ＩDSが減少すると時間変化率ＲSは減少する。すなわち、時間変化率ＲSが時間変化率ＲXを上回ると時間変化率ＲSは減少する。
【００２５】
以上のように、駆動トランジスタＴDRのソースの電位ＶSの時間変化率ＲSは、駆動トランジスタＴDRの特性に拘わらず（すなわち、特性Ｐaおよび特性Ｐbの何れであっても）、駆動信号Ｘの電位ＶXの時間変化率ＲXに経時的に接近し、最終的には時間変化率ＲXに到達する。時間変化率ＲSが時間変化率ＲXに合致した状態（以下「平衡状態」という）は、駆動信号Ｘの電位ＶXの上昇に起因した電圧ＶGSの増加と電流ＩDSによる充電に起因した電圧ＶGSの減少とが平衡した状態とも表現できる。
【００２６】
平衡状態では時間変化率ＲSと時間変化率ＲXとが合致する（ＲS＝ｄＶS/ｄt＝ＲX＝ｄＶX/ｄt）から、数式(3)は以下の数式(4)に変形される。すなわち、駆動トランジスタＴDRに流れる電流ＩDSは、駆動信号Ｘの電位ＶXの時間変化率ＲXに比例する。さらに詳述すると、電流ＩDSは、容量ＣEの容量値ｃp1および電位ＶXの時間変化率ＲXのみに応じて決定され、駆動トランジスタＴDRの移動度μや閾値電圧ＶTHには依存しない。
ＩDS＝ｃp2・（ｄＶS/ｄt−ｄＶX/ｄt）＋ｃp1・ｄＶS/ｄt
＝ｃp2・（ｄＶX/ｄt−ｄＶX/ｄt）＋ｃp1・ｄＶX/ｄt
＝ｃp1・ＲX  ……(4)
【００２７】
駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは、移動度μや閾値電圧ＶTHに依存しない数式(4)の電流ＩDSが駆動トランジスタＴDRを流れるのに必要な電圧（すなわち、数式(4)の電流ＩDSに対して数式(2)の関係を満たす電圧ＶGS）になるように、自身の移動度μや閾値電圧ＶTHに応じて自動的に設定される。例えば、駆動トランジスタＴDRの特性が図２の特性Ｐaである場合には電圧ＶGSが電圧Ｖaに設定され、駆動トランジスタＴDRの特性が図２の特性Ｐbである場合には電圧ＶGSが電圧Ｖbに設定される。平衡状態においては、特性Ｐaおよび特性Ｐbの何れの場合でも、容量値ｃp1および時間変化率ＲXのみに応じた共通の電流ＩDSが駆動トランジスタＴDRに流れる。
【００２８】
以上の方法で設定されたゲート・ソース間の電圧ＶGSが保持容量ＣSTに保持されることで、駆動トランジスタＴDRには、駆動信号Ｘ（電位ＶX）の供給の停止後も継続的に電流ＩDSが流れ得る。以下に例示する実施形態では、発光素子の駆動用の電流（以下「駆動電流」という）ＩDRとして電流ＩDSを利用する。数式(4)を参照して説明したように電流ＩDSは駆動トランジスタＴDRの特性（移動度μや閾値電圧ＶTH）に依存しないから、駆動トランジスタＴDRの特性に起因した駆動電流ＩDRの誤差（さらには発光素子の輝度の誤差）を補償することが可能である。一方、駆動電流ＩDR（電流ＩDS）は駆動信号Ｘの電位ＶXの時間変化率ＲXに応じて決定されるから、駆動信号Ｘの時間変化率ＲXを制御することで駆動電流ＩDRの電流量（さらには発光素子の輝度）を可変に設定することが可能である。
【００２９】
＜Ｂ：発光装置の構成および動作＞
図３は、本発明の実施形態に係る発光装置のブロック図である。発光装置１００は、画像を表示する表示装置として電子機器に搭載される。図３に示すように、発光装置１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路３０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４とを含んで構成される。駆動回路３０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路３０の少なくとも一部は、画素回路Ｕとともに基板上に形成された薄膜トランジスタで構成され得る。
【００３０】
素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に交差するＹ方向に延在するｎ本の信号線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各信号線１４との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。
【００３１】
走査線駆動回路３２は、複数の画素回路Ｕを行単位で順次に選択するための回路である。図４に示すように、走査線駆動回路３２は、垂直走査期間内のｍ個の単位期間Ｈ（Ｈ[1]〜Ｈ[m]）の各々において走査信号ＧWR[1]〜ＧWR[m]を順番にアクティブレベル（ハイレベル）に設定することで各走査線１２（各行のｎ個の画素回路Ｕの集合）を順次に選択する。以下では、走査信号ＧWR[１]ないしＧWR[ｍ]の各々がハイレベルになる期間を「書込期間ＰWRT」と表記する。
【００３２】
図３に示す信号線駆動回路３４は、各書込期間ＰWRTで走査線駆動回路３２が選択した１行分（ｎ個）の画素回路Ｕの指定階調に応じたデータ電位ＶX[１]〜ＶX[ｎ]を生成して各信号線１４へ出力する。例えば、第ｊ列目（ｊ＝１〜ｎ）の信号線１４に着目すると、図４に示すように、信号線駆動回路３４は、単位期間Ｈを周期として経時的に変化するデータ電位ＶX[j]を生成して第ｊ列目の信号線１４に出力する。データ電位ＶX[j]は、単位期間Ｈの始点ｔsにて基準電位ＶRSに設定されるとともに単位期間Ｈの始点ｔsから終点ｔeにかけて時間変化率ＲX（ＲX＝ｄＶX/ｄt）で直線的に上昇する。すなわち、データ電位ＶX[j]は、単位期間Ｈを周期とするランプ波形（鋸歯状波形）の電圧信号である。第ｉ行（ｉ＝１〜ｍ）の走査線１２が選択される書込期間ＰWRT（単位期間Ｈ[ｉ]）において第ｊ列目の信号線１４に供給されるデータ電位ＶX[j]の時間変化率ＲX[i,j]は、第ｉ行の第ｊ列目に位置する画素回路Ｕの指定階調に応じて可変に設定される。さらに詳述すると、画素回路Ｕの指定階調が高いほど、データ電位ＶX[j]の時間変化率ＲX[i,j]は高い数値に設定される。すなわち、画素回路Ｕの指定階調が高いほど、時間軸に対するデータ電位ＶX[ｊ]の勾配が急峻となる。他の信号線１４に出力されるデータ電位ＶXについても同様である。
【００３３】
図５は、画素回路Ｕの回路図である。図５においては、第ｉ行の第ｊ列目に位置する１個の画素回路Ｕのみが代表的に図示されている。図５に示すように、素子部１０には、Ｘ方向に延在する第１制御線４０、第２制御線４２および第３制御線４４の各々がｍ本の走査線１２と１対１に対応して設けられる。第１制御線４０、第２制御線４２および第３制御線４４の各々には、駆動回路３０（例えば走査線駆動回路３２）から所定の信号が供給される。より具体的には、第１制御線４０には発光制御信号ＧEL[ｉ]が供給され、第２制御線４２にはリセット信号ＧRES[ｉ]が供給され、第３制御線４４には初期化信号ＧIN[ｉ]が供給されるという具合である。
【００３４】
図５に示すように、画素回路Ｕは、発光素子Ｅと、駆動トランジスタＴDRと、発光制御トランジスタＴGELと、容量素子ＣSTと、第１スイッチング素子ＳＷ１と、第２スイッチング素子ＳＷ２と、第３スイッチング素子ＳＷ３とを含んで構成される。発光素子Ｅ、駆動トランジスタＴDRおよび発光制御トランジスタＴGELは、高位側電位ＶＥＬが供給される給電線１６と低位側電位ＶＣＴ（＜ＶＥＬ）が供給される給電線１８とを連結する経路上に直列に配置される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子である。図５に示すように、発光素子Ｅには図１の容量ＣE（容量値ｃp1）が付随する。
【００３５】
発光制御トランジスタＴGELは、そのソースが給電線１６に接続されるとともにそのドレインが駆動トランジスタＴDRに接続されるＰチャネル型のトランジスタ（例えば薄膜トランジスタ）である。発光制御トランジスタＴGELのゲートは第１制御線４０に接続される。駆動トランジスタＴDRは、そのドレインが発光制御トランジスタＴGELに接続されるとともにそのソースが発光素子Ｅの陽極に接続されるＮチャネル型のトランジスタである。容量素子ＣST（容量値ｃp2）は、駆動トランジスタＴDRのソース（すなわち、駆動トランジスタＴDRと発光素子Ｅとの間の経路）と駆動トランジスタＴDRのゲートとの間に介在する。
【００３６】
第１スイッチング素子ＳＷ１は、信号線１４と駆動トランジスタＴDRのゲートとの間に配置されるＮチャネル型のトランジスタである。第１スイッチング素子ＳＷ１のゲートは走査線１２に接続される。
第２スイッチング素子ＳＷ２は、リセット電位ＶRESが供給されるリセット線５０と駆動トランジスタＴDRのソースとの間に配置されるＮチャネル型のトランジスタである。第２スイッチング素子ＳＷ２のゲートは第２制御線４２に接続される。
第３スイッチング素子ＳＷ３は、駆動トランジスタＴDRと第１スイッチング素子ＳＷ１との間に介在するノードＮＤと、初期化電位ＶSTが供給される初期化線５２との間に配置されるＮチャネル型のトランジスタである。第３スイッチング素子ＳＷ３のゲートは第３制御線４４に接続される。
【００３７】
次に、図４を参照しながら、発光装置１００で利用される各信号の波形について説明する。図４に示すように、初期化信号ＧIN[ｉ]は、走査信号ＧWR[ｉ]がハイレベルに設定される書込期間ＰWRTの直前の期間（以下、「動作期間」という）Ｐaにおいてアクティブレベル（ハイレベル）に設定され、その他の期間で非アクティブレベル（ローレベル）に設定される信号である。図４に示すように、動作期間Ｐaは、初期化期間ＰINとその直後の補償期間ＰCPとに区分される。初期化期間ＰINは、駆動トランジスタＴDRのゲート・ソース間の電圧を初期化するための期間であり、補償期間ＰCPは、駆動トランジスタＴDRのゲート・ソース間の電圧を駆動トランジスタＴDRの閾値電圧ＶTHに漸近させるための期間である。
【００３８】
リセット信号ＧRES[ｉ]は、動作期間Ｐaにおける初期化期間ＰIN、および、書込期間ＰWRTの終点から所定の時間長が経過するまでの期間（以下、「リセット期間」という）Ｐrにおいてアクティブレベル（ハイレベル）に設定され、その他の期間で非アクティブレベル（ローレベル）に設定される信号である。リセット期間Ｐrは、駆動トランジスタＴDRのソースの電位をリセットするための期間である。
【００３９】
発光制御信号ＧEL[ｉ]は、リセット期間Ｐrの経過後から初期化信号ＧIN[ｉ]がハイレベルになる動作期間Ｐaの開始前までの期間（以下、「発光期間」という）ＰEL、補償期間ＰCPおよび書込期間ＰWRTの各々においてアクティブレベル（本実施形態ではローレベル）に設定され、その他の期間で非アクティブレベル（本実施形態ではハイレベル）に設定される信号である。
【００４０】
次に、画素回路Ｕの具体的な動作（駆動方法）について説明する。以下では、第ｉ行目の第ｊ列目の画素回路Ｕの動作を、初期化期間ＰINと補償期間ＰCPと書込期間ＰWRTとリセット期間Ｐrと発光期間ＰELとに区分して説明するが、他の画素回路Ｕの動作も同様である。
【００４１】
（ａ）初期化期間ＰIN
図４に示すように、駆動回路３０（例えば走査線駆動回路３２）は、初期化信号ＧIN[ｉ
]、リセット信号ＧRES[ｉ]および発光制御信号ＧEL[ｉ]をハイレベルに設定し、走査信号ＧWR[ｉ]をローレベルに設定する。したがって、図６に示すように、第２スイッチング素子ＳＷ２および第３スイッチング素子ＳＷ３がオン状態になる一方、第１スイッチング素子ＳＷ１および発光制御トランジスタＴGELはオフ状態になる。
【００４２】
駆動トランジスタＴDRのソースは第２スイッチング素子ＳＷ２を介してリセット線５０に導通するから、駆動トランジスタＴDRのソースの電位ＶSはリセット線５０に供給されるリセット電位ＶRESに設定される。また、駆動トランジスタＴDRのゲートは第３スイッチング素子ＳＷ３を介して初期化線５２に導通するから、駆動トランジスタＴDRのゲートの電位ＶGは初期化線５２に供給される初期化電位ＶSTに設定される。したがって、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは｜ＶIN−ＶRES｜に設定（初期化）される。本実施形態では、初期化電位ＶSTとリセット電位ＶRESとの差分｜ＶIN−ＶRES｜は、駆動トランジスタＴDRの閾値電圧ＶTHを上回るような値に設定される。また、リセット電位ＶRESは、当該リセット電位ＶRESと給電線１８に供給される低位側電位ＶCTとの電位差（すなわち容量ＣEの両端間の電圧）が発光素子Ｅの発光閾値電圧を下回るような値に設定される。
【００４３】
（ｂ）補償期間ＰCP
図４に示すように、補償期間ＰCPが開始すると、駆動回路３０は、リセット信号ＧRES[ｉ]および発光制御信号ＧEL[ｉ]をローレベルに設定する。他の信号は初期化期間ＰINと同じレベルに維持する。したがって、図７に示すように、第２スイッチング素子ＳＷ２がオフ状態に遷移する一方、発光制御トランジスタＴGELがオン状態に遷移する。そうすると、給電線１６からの電流が発光制御トランジスタＴGELを介して駆動トランジスタＴDRを流れ、駆動トランジスタＴDRのソースの電位ＶSが上昇を開始する。このとき、駆動トランジスタＴDRのゲートの電位ＶGは初期化電位ＶSTに維持されるから、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは徐々に減少していき、駆動トランジスタＴDRの閾値電圧ＶTHに漸近していく。すなわち、補償期間ＰCPにおいては、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSを、駆動トランジスタＴDRの閾値電圧ＶTHに漸近させる補償動作が実行される。
【００４４】
補償期間ＰCPの終点において、駆動トランジスタＴDRのゲート・ソース間の電圧は駆動トランジスタＴDRの閾値電圧ＶTHにほぼ等しくなるから、駆動トランジスタＴDRのソースの電位ＶSは電位ＶST（ゲートの電位ＶG）よりも閾値電圧ＶTHだけ低い電位ＶST−ＶTHに設定される。本実施形態では、この電位ＶST−Ｖthと低位側電位ＶCTとの電位差（容量ＣEの両端間の電圧）は、発光素子Ｅの発光閾値電圧を下回るように設定される。
【００４５】
（ｃ）書込期間ＰWRT
図４に示すように、書込期間ＰWRTが開始すると、駆動回路３０は、走査信号ＧWR[ｉ]をハイレベルに設定する一方、初期化信号ＧIN[ｉ]をローレベルに設定する。他の信号は補償期間ＰCPと同じレベルに維持する。したがって、図８に示すように、第１スイッチング素子ＳＷ１がオン状態に遷移する一方、第３スイッチング素子ＳＷ３はオフ状態に遷移する。したがって、駆動トランジスタＴDRのゲートは信号線１４に導通する。これにより、駆動トランジスタＴDRのゲートにはデータ電位ＶX[ｊ]が供給され、当該画素回路Ｕの指定階調に応じた時間変化率ＲX[i,j]で駆動トランジスタＴDRのゲートの電位ＶGが経時的に上昇する。一方、ゲートの電位ＶGに応じた電流ＩDSが駆動トランジスタＴDRのドレイン−ソース間を流れることでソースの電位ＶSは経時的に上昇する。そして、ソースの電位ＶSの時間変化率ＲS（ＲS＝ｄＶS／ｄt）がデータ電位ＶX[ｊ]の時間変化率ＲX[i,j]に合致する平衡状態に到達すると、発光素子Ｅに付随する容量ＣEの容量値ｃp1および時間変化率ＲX[i,j]のみに依存する電流ＩDSが書込期間ＰWRTの終点まで駆動トランジスタＴDRを流れる。
【００４６】
書込期間ＰWRTの終点にて走査信号ＧWR[i]がローレベルに遷移すると、第１スイッチング素子ＳＷ１がオフ状態に変化することで駆動トランジスタＴDRのゲートに対するデータ電位ＶX[j]の供給が停止する。容量素子ＣSTには、データ電位ＶX[j]の供給が停止した時点で駆動トランジスタＴDRを流れていた電流ＩDSに対応する電圧ＶSETが保持される。電圧ＶSETは、容量ＣEの容量値ｃp1と時間変化率ＲX[i,j]とで決定される数式(4)の電流ＩDSを駆動トランジスタＴDRに流すために必要なゲート・ソース間の電圧ＶGSであり、当該駆動トランジスタＴDRの移動度μや閾値電圧ＶTHなどの特性に応じて自動的に設定される（＜Ａ：駆動の原理＞参照）。すなわち、容量素子ＣSTの両端間の電圧ＶSETは、データ電位ＶX[ｊ]と駆動トランジスタＴDRの特性とを反映した値に設定される。なお、書込期間ＰWRTの終点における駆動トランジスタＴDRのソースの電位ＶSは、当該ソースの電位ＶSと低位側電位ＶCTとの電位差（つまり容量ＣEの両端間の電圧）が発光素子Ｅの発光閾値電圧を下回るように設定される。
【００４７】
（ｄ）リセット期間Ｐr
図４に示すように、リセット期間Ｐrが開始すると、駆動回路３０は、走査信号ＧWR[ｉ]をローレベルに設定する一方、リセット信号ＧRES[ｉ]および発光制御信号ＧEL[ｉ]をハイレベルに設定する。他の信号は書込期間ＰWRTと同じレベルに維持する。したがって、図９に示すように、第１スイッチング素子ＳＷ１および発光制御トランジスタＴGELがオフ状態に遷移する一方、第２スイッチング素子ＳＷ２がオン状態に遷移する。
【００４８】
リセット期間Ｐrにおいては、第２スイッチング素子ＳＷ２がオン状態に遷移することで、駆動トランジスタＴDRのソースとリセット線５０とが導通する。したがって、駆動トランジスタＴDRのソースの電位ＶSはリセット電位ＶRESに設定される。前述したように、リセット電位ＶRESは、容量ＣEの両端間の電圧が発光素子Ｅの発光閾値電圧を下回るような値に設定される。また、第１スイッチング素子ＳＷ１はオフ状態に遷移するから、駆動トランジスタＴDRのゲートは電気的なフローティング状態となる。したがって、容量素子ＣSTの両端間の電圧は書込期間ＰWRTの終点における電圧ＶSETに維持されたまま、駆動トランジスタＴDRのゲートの電位ＶGがソースの電位ＶSに連動して変化する。このときのゲートの電位ＶGの変化量はソースの電位ＶSの変化量に等しい。
【００４９】
（ｅ）発光期間ＰEL
図４に示すように、発光期間ＰELが開始すると、駆動回路３０は、リセット信号ＧRES[ｉ]および発光制御信号ＧEL[ｉ]をローレベルに設定する。他の信号はリセット期間Ｐrと同じレベルに維持する。したがって、図１０に示すように、第２スイッチング素子ＳＷ２がオフ状態に遷移する一方、発光制御トランジスタＴGELがオン状態に遷移する。発光制御トランジスタＴGELがオン状態に遷移することで電流の経路が形成され、容量素子ＣSTに保持された電圧ＶSETに応じた電流ＩDSが駆動トランジスタＴDRを流れる。これにより、駆動トランジスタＴDRのソースの電位ＶSは経時的に上昇する。
【００５０】
発光期間ＰELにおいても駆動トランジスタＴDRのゲートは電気的なフローティング状態であるから、駆動トランジスタＴDRのゲートの電位ＶGはソースの電位ＶSに連動して上昇する。そして、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS（容量素子ＣSTの両端間の電圧）が書込期間ＰWRTにて設定された電圧ＶSETに維持されたまま、発光素子Ｅに付随する容量ＣEの両端間の電圧（駆動トランジスタＴDRのソースの電位ＶS）が徐々に増加する。容量ＣEの両端間の電圧が発光素子Ｅの発光閾値電圧に到達すると、電圧ＶSETに対応する電流ＩDS（駆動トランジスタＴDRの移動度μや閾値電圧ＶTHに依存しない電流）が駆動電流ＩDRとして発光素子Ｅを流れる。発光素子Ｅは、駆動電流ＩDRの電流量に応じた輝度で発光する。このときの駆動トランジスタＴDRのソースの電位ＶSは、駆動電流ＩDRの電流量と駆動トランジスタＴDRのオン抵抗によって決まる所定の値に維持される。図４に示す時間長ｔは、発光期間ＰELの始点から発光素子Ｅが発光を開始するまでの時間長を表す。発光期間ＰELの残余の期間において発光素子Ｅは発光し続ける。
【００５１】
発光素子Ｅに供給される駆動電流ＩDRの電流量は、書込期間ＰWRTの終点ｔeにおけるデータ電位ＶXの時間変化率ＲXに応じて決定される。本実施形態では、駆動回路３０は、書込期間ＰWRTの終点ｔe（駆動トランジスタＴDRのゲートに対するデータ電位ＶXの供給を停止する時点）におけるデータ電位ＶXの時間変化率ＲXが、当該画素回路Ｕの指定階調に対応した時間変化率ＲXとなるように、データ電位ＶXを経時的に変化させる。
【００５２】
ところで、前述の書込期間ＰWRTの終点における駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS（容量素子ＣSTの両端間の電圧ＶSET）は、移動度μや閾値電圧ＶTHに依存しない数式(4)の電流ＩDSが当該駆動トランジスタＴDRを流れるのに必要な電圧になるように、自身の移動度μや閾値電圧ＶTHなどの特性に応じて自動的に設定されるものの、そのときの駆動トランジスタＴDRのソースの電位ＶSは、当該駆動トランジスタＴDRの移動度μや閾値電圧ＶTHなどの特性に応じた値となり、その値を正確に把握することは困難である。
【００５３】
そうすると、本実施形態と異なり、リセット期間Ｐrが設けられない態様（以下、「対比例」という）では、発光期間ＰELの始点（書込期間ＰWRTの終点）における駆動トランジスタＴDRのソースの電位ＶSの値を正確に把握することが困難である。前述したように、発光期間ＰELの始点から発光素子Ｅが発光を開始するまでの時間長ｔは、発光期間ＰELの始点における駆動トランジスタＴDRのソースの電位ＶSと駆動トランジスタＴDRを流れる電流ＩDSによって決まるところ、対比例のように、発光期間ＰELの始点における駆動トランジスタＴDRのソースの電位ＶSの値を正確に把握できなければ、前述の式(1)におけるΔＶｂの値を正確に把握することができず、時間長ｔを高精度に設定することはできない。前述したように、当該時間長ｔを高精度に設定することができなければ、発光期間ＰELのうち発光素子Ｅが実際に発光する期間の時間長を高精度に設定することはできないから、発光素子Ｅの発光輝度の時間積分値を高精度に設定することはできず、観察者によって認識される画素の階調を、高い精度で所望の値に設定することは困難であるという問題があった。
また、対比例において、例えば複数の画素回路Ｕの各々の指定階調が同じである場合を想定する。発光期間ＰELの始点における各駆動トランジスタＴDRのソースの電位ＶSは当該駆動トランジスタＴDRの特性に応じた値となるため、各画素回路Ｕの指定階調は同じであるにも拘わらず、各画素回路Ｕの駆動トランジスタＴDRのソースの電位ＶSは画素回路Ｕごとにばらつく。したがって、発光期間ＰELの始点から発光素子Ｅが発光するまでの時間長ｔが画素回路Ｕごとにばらつくために、均一な発光を得ることが困難となる。
【００５４】
これに対して、本実施形態では、書込期間ＰWRTと発光期間ＰELとの間のリセット期間Ｐrにおいて駆動トランジスタＴDRのソースの電位をリセット電位ＶRESに設定するから、発光期間ＰELの始点における駆動トランジスタＴDRのソースの電位ＶSは、当該駆動トランジスタＴDRの特性とは無関係にリセット電位ＶRESに設定される。そして、リセット電位ＶRESを所定の目標値に設定することにより、発光期間ＰELの始点から発光素子Ｅが発光するまでの時間長ｔを高精度に設定できる。したがって、発光期間ＰELのうち発光素子Ｅが実際に発光する期間の時間長を高精度に設定できるから、発光素子Ｅの発光輝度の時間積分値を高精度に設定することが可能となる。その結果、観察者によって認識される画素の階調を、高い精度で所望の値に設定できるという利点がある。なお、リセット電位ＶRESの値は任意に設定可能であり、所望の時間長ｔを得るのに必要な値に設定できる。
また、複数の画素回路Ｕの各々の指定階調が同じである場合においても、発光期間ＰELの始点における各駆動トランジスタＴDRのソースの電位ＶSがリセット電位ＶRESに設定されるから、発光期間ＰELの始点から発光素子Ｅが発光するまでの時間長ｔが画素回路Ｕごとにばらつくことを抑制できる。これにより、均一な発光が得られるという利点がある。
【００５５】
＜Ｃ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００５６】
（１）変形例１
上述の実施形態において、信号線駆動回路３４から各信号線１４へ出力されるデータ電位ＶX[1]〜ＶX[n]は、単位期間Ｈを周期として経時的に変化するものであるが、これに限らず、データ電位ＶX[1]〜ＶX[n]が経時的に変化せずに一定の値となる態様とすることもできる。この態様では、補償期間ＰCPにおいて駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSが駆動トランジスタＴDRの閾値電圧ＶTHに漸近する補償動作が行われた後、書込期間ＰWRTにおいてデータ電位ＶXに応じた電流が駆動トランジスタＴDRを流れることで駆動トランジスタＴDRのソースの電位ＶSが上昇し、負帰還による移動度補償動作が行われる。なお、上述の実施形態と同様に、書込期間ＰWRTの終点における駆動トランジスタＴDRのソースの電位ＶSは、容量ＣEの両端間の電圧が発光素子Ｅの発光閾値電圧を下回るように設定される。すなわち、この態様であっても、書込期間ＰWRTの終点における駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS（容量素子ＣSTの両端間の電圧）は、データ電位ＶXと駆動トランジスタＴDRの特性（閾値電圧ＶTHおよび移動度μ）とが反映された値に設定される。
【００５７】
この態様においても、書込期間ＰWRTと発光期間ＰELとの間のリセット期間Ｐrにて駆動トランジスタＴDRのソースの電位をリセット電位ＶRESに設定することにより、発光期間ＰELの始点から発光素子Ｅが発光するまでの時間長ｔを高精度に設定できる。
【００５８】
（２）変形例２
上述の実施形態では、書込期間ＰWRTの直前に補償期間ＰCPを設けているが、これに限らず、補償期間ＰCPを設けない態様とすることもできる。この態様であっても、例えば第i行の走査線１２が選択される書込期間ＰWRT（単位期間Ｈ[ｉ]）の終点において第ｊ列目の信号線１４に供給されるデータ電位ＶX[ｊ]の時間変化率ＲX[i,j]を第i行の第ｊ列目に位置する画素回路Ｕの指定階調に応じた値に設定すれば、当該画素回路Ｕの駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS（容量素子ＣSTの両端間の電圧ＶSET）は、数式(4)の電流ＩDSが当該駆動トランジスタＴDRを流れるのに必要な電圧となるように、自身の移動度μや閾値電圧ＶTHなどの特性に応じて自動的に設定されるためである。
【００５９】
（３）変形例３
上述の実施形態では、リセット期間Ｐrにおいて発光制御トランジスタＴGELはオフ状態に設定されるが、これに限らず、リセット期間Ｐrにおいて発光制御トランジスタＴGELがオン状態に設定される態様とすることもできる。ただし、上述の実施形態のように、リセット期間Ｐrにおいて発光制御トランジスタＴGELがオフ状態に設定される態様によれば、無駄な電流が駆動トランジスタＴDRを流れることを防止できるという利点がある。
【００６０】
（４）変形例４
発光素子Ｅに供給される駆動電流ＩDRの電流量は、書込期間ＰWRTの終点ｔeにおけるデータ電位ＶXの時間変化率ＲXに応じて決定される。したがって、データ電位ＶXのうち書込期間ＰWRTの終点ｔe（駆動トランジスタＴDRのゲートに対するデータ電位ＶXの供給を停止する時点）におけるデータ電位ＶXの時間変化率ＲXが指定階調に応じて設定される構成は好適であるが、書込期間ＰWRTの途中におけるデータ電位ＶXの波形（時間変化率ＲX）は本発明において不問である。ただし、書込期間ＰWRTの終点ｔeにて駆動トランジスタＴDRのソースの電位ＶSの時間変化率ＲSをデータ電位ＶXの時間変化率ＲXに正確に合致させるためには、データ電位ＶXの時間変化率ＲXを、終点ｔeまでの所定の期間にわたって継続的に、指定階調に応じた一定の数値に固定する構成が格別に好適である。
【００６１】
（５）変形例５
画素回路Ｕを構成する各トランジスタ（駆動トランジスタＴDR，発光制御トランジスタＴGEL，第１スイッチング素子ＳＷ１〜第３スイッチング素子ＳＷ３）の導電型は任意である。例えば、駆動トランジスタＴDRをＰチャネル型とした構成も採用される。Ｐチャネル型の駆動トランジスタＴDRを採用した場合、Ｎチャネル型の駆動トランジスタＴDRを採用した場合と比較して電圧の関係（高低）は逆転するが、本質的な動作は図４と同様であるから動作の詳細な説明は省略する。
【００６２】
（６）変形例６
発光素子Ｅは、ＯＬＥＤ素子であってもよいし、無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。要は、電気エネルギーの供給（電界の印加や電流の供給）に応じて発光する総ての素子を本発明の発光素子として利用できる。
【００６３】
＜Ｄ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１１は、以上に説明した実施形態に係る発光装置１００を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての発光装置１００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置１００は発光素子ＥにＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
【００６４】
図１２に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに発光装置１００を備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
【００６５】
図１３に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに発光装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置１０に表示される。
【００６６】
なお、本発明に係る発光装置が適用される電子機器としては、図１１から図１３に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００６７】
１０……素子部、１２……走査線、１４……信号線、１６，１８……給電線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、５０……リセット線、５２……初期化線、１００……発光装置、ＣST……容量素子、ＣE……容量、Ｅ……発光素子、ＧWR……走査信号、ＧEL……発光制御信号、ＧRES……リセット信号、ＧIN……初期化信号、ＮＤ……ノード、ＳＷ１……第１スイッチング素子、ＳＷ２……第２スイッチング素子、ＳＷ３……第３スイッチング素子、ＴGEL……発光制御トランジスタ、ＴDR……駆動トランジスタ、ＶX……データ電位、Ｕ……画素回路。
【図１】
2010276903.tif 000003
【図２】
2010276903.tif 000004
【図３】
2010276903.tif 000005
【図４】
2010276903.tif 000006
【図５】
2010276903.tif 000007
【図６】
2010276903.tif 000008
【図７】
2010276903.tif 000009
【図８】
2010276903.tif 000010
【図９】
2010276903.tif 000011
【図１０】
2010276903.tif 000012
【図１１】
2010276903.tif 000013
【図１２】
2010276903.tif 000014
【図１３】
2010276903.tif 000015
【図１４】
2010276903.tif 000016