(57)【要約】【課題】表面がＭｏで形成された金属配線の表面を被覆する絶縁膜として従来の保護絶縁膜よりも極めて薄い絶縁膜を使用しながらも、トップゲート型ＴＦＴの耐湿性を確保し、更に、層間樹脂膜の浮きや剥がれを抑制することができる液晶表示パネル及びその製造方法を提供すること。【解決手段】本発明の液晶表示パネル１は信号線１６の表面がＭｏで形成されており、信号線１６の表面は厚さが０．００５μｍ以上、０．０２μｍ以下の窒化ケイ素からなる絶縁膜１９で被覆され、更に絶縁膜１９の表面は層間樹脂膜２０で被覆されている。画素電極２１とＴＦＴのドレイン電極Ｄは層間樹脂膜２０に設けられたコンタクトホール２２を経て電気的に接続されており、この第２開口部１９ａは画素電極形成前のフッ酸溶液による洗浄工程により洗浄と同時に形成される。【選択図】図２
2010243525.tif 000002
【特許請求の範囲】
【請求項１】
液晶層を狭持する一対の透明基板を有し、
前記一対の透明基板の一方の表面側に形成された半導体層と、
前記半導体層の表面を被覆する第１絶縁膜と、
前記第１絶縁膜上の前記半導体層に対応する位置に形成されたゲート電極と、
前記ゲート電極の表面及び露出している前記第１絶縁膜の表面を被覆する第２絶縁膜と
、
前記第２絶縁膜に形成された金属配線及び前記第２絶縁膜に形成されたコンタクトホー
ルを経て前記半導体層と電気的に接続されたドレイン電極及びソース電極と、
前記金属配線、ドレイン電極、ソース電極及び露出している前記第２絶縁膜の表面を形
成する第３絶縁膜と、
前記第３絶縁膜の表面に形成された層間樹脂膜と、
前記層間樹脂膜の表面に形成される透明導電性電極と、
を備えた液晶表示パネルであって、
前記金属配線は表面がＭｏからなり、かつ、
前記第３絶縁膜は厚さが０．００５μｍ以上、０．０２μｍ以下の窒化ケイ素からなる
、
ことを特徴とする液晶表示パネル。
【請求項２】
前記半導体層は低温ポリシリコンからなることを特徴とする請求項１に記載の液晶表示
パネル。
【請求項３】
前記透明導電性電極は画素電極であり、
前記画素電極は、前記層間樹脂膜及び前記第３絶縁膜に形成されたコンタクトホールを
経て前記ドレイン電極と電気的に接続されていることを特徴とする請求項１に記載の液晶
表示パネル。
【請求項４】
液晶層を一対の透明基板で狭持してなる液晶表示パネルの製造方法であって、
一方の前記透明基板の液晶層側に、薄膜トランジスター用の半導体層と、この半導体層
の表面を被覆する第１絶縁膜と、前記第１絶縁膜上の前記半導体層に対応する位置に形成
されたゲート電極と、前記ゲート電極の表面及び前記第１絶縁膜の表面を被覆する第２絶
縁膜と、前記第２絶縁膜の表面に形成された表面がＭｏからなる金属配線及び前記第２絶
縁膜に形成されたコンタクトホールを経て前記半導体層と電気的に接続されたドレイン電
極及びソース電極と、を有する基板を用意する工程、
前記金属配線、ドレイン電極、ソース電極及び露出している前記第２絶縁膜の表面を、
膜厚が０．００５μｍ以上、０．０２μｍ以下の第３絶縁膜で被覆する工程、
前記ドレイン電極の対応する位置に前記第３絶縁膜を部分的に露出させる第１開口部を
有する層間樹脂膜で、前記第３絶縁膜の表面を被覆する工程、
前記工程で得られた基板に対してフッ酸洗浄を行うことにより、前記層間樹脂膜の表面
を洗浄すると同時に、前記第１開口部を有する層間樹脂膜をマスクとして前記第１開口部
から露出された第３絶縁膜の部分をエッチング除去して前記第３絶縁膜に第２開口部を形
成し、前記第１及び第２開口部から前記ドレイン電極を露出させる工程、
前記層間樹脂膜の表面に透明導電性材料からなる画素電極を形成すると共に、前記第１
開口部及び第２開口部を経て前記画素電極とドレイン電極とを電気的に接続する工程、
を含むことを特徴とする液晶表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面がモリブデンで形成された信号線等の金属配線と層間樹脂膜との間に従
来の保護絶縁膜よりも極めて薄い絶縁膜を備えた、スイッチング素子としてのトップゲー
ト型の薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を有する液晶表示パネル及
びその製造方法に関する。詳しくは、本発明は、表面がモリブデンで形成された金属配線
の表面を被覆する絶縁膜として従来の保護絶縁膜よりも極めて薄い絶縁膜を使用しながら
も、トップゲート型ＴＦＴの耐湿性を確保し、更に、層間樹脂膜の浮きや剥がれを抑制す
ることができる液晶表示パネル及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示パネルの画素駆動用スイッチング素子としてのＴＦＴは、半導体層としてアモ
ルファスシリコン（以下、「ａ−Ｓｉ」という。）を用いたものと、ポリシリコン（以下
、「ｐ−Ｓｉ」という。）を用いたものが知られている。また、ｐ−Ｓｉを用いたＴＦＴ
には、高温下で製造されるものと、低温下で製造されるものとがある。
【０００３】
低温下で製造されるｐ−Ｓｉを用いたＴＦＴ（以下、「ＬＴＰＳ−ＴＦＴ」という。下
記特許文献１参照。）は、透明ガラス基板上に成膜したａ−Ｓｉをエキシマレーザーアニ
ール（ＥＬＡ）等により多結晶化して製造されるものである。このＬＴＰＳ−ＴＦＴは、
４００℃〜６００℃という低温下で製造できるため、ガラス基板上に液晶を駆動するため
のドライバー回路等を同時に作り込むことができる。しかも、ｐ−Ｓｉはａ−Ｓｉに比し
てキャリア移動度が高いという性質を有するため、ＴＦＴを小型化することができるので
、狭額縁化を図りつつ、高応答速度、高解像度、高輝度の液晶表示パネルを作製し得ると
いうメリットを有する。
【０００４】
液晶表示パネルには、半導体層の製造容易性等からもっぱらａ−Ｓｉを用いたＴＦＴが
多く採用されるが、液晶プロジェクタや車載用ヘッドアップディスプレイ（ＨＵＤ：Head
Up display）等の小型の液晶表示パネルには、上述のような理由から、ＬＴＰＳ−ＴＦ
Ｔが多く採用されている。
【０００５】
ＬＴＰＳ−ＴＦＴは、その構造からトップゲート型とボトムゲート型とに大別されるが
、半導体層への不純物注入（チャネルドーピング）に対してのソース・ドレイン領域の自
己整合が容易である等の理由から、トップゲート型のものが主流となっている。ここで従
来のトップゲート型のＬＴＰＳ−ＴＦＴを用いた液晶表示パネルの例を図６を用いて説明
する。なお、図６は第１の従来例のＬＴＰＳ−ＴＦＴを用いた液晶表示パネルのアレイ基
板の１サブ画素分の表示領域の概略断面図である。
【０００６】
従来例の液晶表示パネル３０のアレイ基板は、透明基板３１と、ＬＴＰＳ−ＴＦＴへの
バックライトや迷光の入射を防止するための遮光膜３２と、遮光膜３２及び透明基板３１
の露出された表面を被覆するバッファ絶縁膜３３と、このバッファ絶縁膜３３の表面に形
成されたＬＴＰＳ層３４と、このＬＴＰＳ層３４及びバッファ絶縁膜３３の表面を被覆す
るゲート絶縁膜３５と、このゲート絶縁膜３５の表面に形成された一対のゲート電極Ｇと
、ソース電極Ｓと、ドレイン電極Ｄと、画素電極３６と、を有している。
【０００７】
一対のゲート電極Ｇ及びゲート絶縁膜３５の表面は層間絶縁膜３７で被覆され、この層
間絶縁膜３７の表面には信号線３８や引き回し配線（図示省略）等の金属配線が形成され
ている。これら金属配線は、例えばアルミニウム（Ａｌ）、アルミニウム合金、モリブデ
ン（Ｍｏ）等の不透明な金属で形成される。そして、層間絶縁膜３７及びゲート絶縁膜３
５にはＬＴＰＳ層３４のソース領域を露出させる第１コンタクトホール３９が設けられて
おり、信号線３８の一部はこのコンタクトホール３９を経てソース領域と接続されている
。この信号線３８のソース領域との接続部分がソース電極Ｓを構成する。同様に、層間絶
縁膜３７及びゲート絶縁膜３５にはＬＴＰＳ層３４のドレイン領域を露出させる第２コン
タクトホール４０が形成されており、信号線３８と同一の材料で同時に孤立パターンとな
るように形成された金属配線がこの第２コンタクトホール４０を経てドレイン領域と接続
されている。この金属配線のドレイン領域との接続部分がドレイン電極Ｄを構成する。
【０００８】
また、信号線３８、ソース電極Ｓ、ドレイン電極Ｄ、及び層間絶縁膜３７の露出された
表面は更にパッシベーション膜４１で被覆されている。このパッシベーション膜４１は、
層間絶縁膜３７の表面に形成された金属配線等の保護及びＬＴＰＳ−ＴＦＴのチャネル領
域の耐湿性保証のために設けられている。材料としては、例えば窒化ケイ素や酸化ケイ素
等が採用されるが、耐湿性保証の観点やエッチングの容易さ等から特に窒化ケイ素が多く
用いられている。なお、この明細書でいうチャネル領域とは、ＬＴＰＳ−ＴＦＴ、ａ−Ｓ
ｉ−ＴＦＴ共に半導体層のソース、ドレイン領域間の電流が流れる領域を示す。
【０００９】
パッシベーション膜４１の表面は更に層間樹脂膜４２で被覆されている。この層間樹脂
膜４２は、画素電極３６を形成する前の基板表面の平坦化及び信号線３８と画素電極３６
との間の寄生容量を抑制するために設けられるものであり、例えばアクリルやシロキサン
等の感光性樹脂等で形成されている。画素電極３６は、ＩＴＯ（Indium Tin Oxide）又は
ＩＺＯ（Indium Zinc Oxide）等の透明導電性材料により層間樹脂膜４２の表面に形成さ
れており、パッシベーション膜４１及び層間樹脂膜４２に形成された第３コンタクトホー
ル４３を経てドレイン電極Ｄと電気的に接続されている。なお、参照符号４４はゲート電
極Ｇと同層に形成された補助容量線を示している。
【００１０】
なお、このような従来の液晶表示パネル３０においては、具体的には、バッファ絶縁膜
３３の膜厚は約０．３〜０．５μｍ、ゲート絶縁膜３５の膜厚は約０．０３〜０．１５μ
ｍ、層間絶縁膜３７の膜厚は約０．６〜０．７μｍ、パッシベーション膜４１の膜厚は約
０．２〜０．４μｍ、層間樹脂膜４２の膜厚は約１．０〜３．０μｍ程度とされている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−１５６４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述のようなトップゲート型のＴＦＴを採用した液晶表示パネル３０では、ＬＴＰＳ層
３４はゲート絶縁膜３５及び層間絶縁膜３７によって被覆されており、しかも、ゲート絶
縁膜３５及び層間絶縁膜３７はパッシベーション膜４１と同じ窒化ケイ素等により形成さ
れている。そのため、発明者等は、上述のようなトップゲート型のＴＦＴを採用した液晶
表示パネル３０においては、パッシベーション膜４１を省略してもＴＦＴのチャネル領域
の十分な耐湿性を確保することができることを見出した。パッシベーション膜４１を省略
できれば、基板上に形成される成膜構造を簡略化して製造コストを削減することが可能と
なり、また、層間絶縁膜３７の表面に形成された金属配線は層間樹脂膜４２により被覆さ
れているから、金属配線も十分に保護することができる。
【００１３】
しかしながら、発明者等の詳細な検討結果によると、特に表面がＭｏからなる金属配線
を採用した場合には、パッシベーション膜４１を省略すると、Ｍｏと感光性樹脂等からな
る層間樹脂膜４２との間の接着性が弱く、金属配線と層間樹脂膜の境界面付近で浮きや剥
がれが生じやすくなってしまうことが見出された。かかる問題点は、例えばスイッチング
素子としてトップゲート型のａ−Ｓｉ−ＴＦＴを採用した液晶表示パネルにおいても同様
に生じるものである。
【００１４】
本願発明は、上述のような問題点に鑑みてなされたものであり、その目的は、表面がＭ
ｏからなる信号線等の金属配線の表面を被覆する絶縁膜として従来の保護絶縁膜よりも極
めて薄い絶縁膜を使用しながらも、トップゲート型ＴＦＴの耐湿性を確保し、更に、層間
樹脂膜の浮きや剥がれを抑制することができる液晶表示パネル及びその製造方法を提供す
ることにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の液晶表示パネルは、液晶層を狭持する一対の透明
基板を有し、前記一対の透明基板の一方の表面側に形成された半導体層と、前記半導体層
の表面を被覆する第１絶縁膜と、前記第１絶縁膜上の前記半導体層に対応する位置に形成
されたゲート電極と、前記ゲート電極の表面及び露出している前記第１絶縁膜の表面を被
覆する第２絶縁膜と、前記第２絶縁膜に形成された金属配線及び前記第２絶縁膜に形成さ
れたコンタクトホールを経て前記半導体層と電気的に接続されたドレイン電極及びソース
電極と、前記金属配線、ドレイン電極、ソース電極及び露出している前記第２絶縁膜の表
面を形成する第３絶縁膜と、前記第３絶縁膜の表面に形成された層間樹脂膜と、前記層間
樹脂膜の表面に形成される透明導電性電極と、を備えた液晶表示パネルであって、前記金
属配線は表面がＭｏからなり、かつ、前記第３絶縁膜は厚さが０．００５μｍ以上、０．
０２μｍ以下の窒化ケイ素からなる、ことを特徴とする。
【００１６】
本発明の液晶表示パネルによれば、従来は０．３μｍ程度とされた第３絶縁膜の膜厚が
０．００５μｍ以上、０．０２μｍ以下と極めて薄くなっているので、第３絶縁膜の成膜
にかかる時間を大幅に短縮することができる。また、第３絶縁膜に本来期待されるＴＦＴ
のチャネル領域に対する耐湿性確保の効果は、半導体層の上層に配置される第１絶縁膜と
第２絶縁膜とにより確保できる。したがって、第３絶縁膜を０．０２μｍ以下の薄膜とし
ても耐湿性について特段の問題が生じることもない。そして、本発明の液晶表示パネルに
おいては、金属配線の表面のＭｏは、層間樹脂膜との接着性が比較的良好である窒化ケイ
素からなる第３絶縁膜により被覆されている。これにより、Ｍｏの表面に形成されている
窒化ケイ素膜によって層間樹脂膜との間の接着性が維持されるので、層間樹脂膜の浮きや
剥がれ等の発生が大幅に抑制される。なお、第３絶縁膜の膜厚が、０．００５μｍ未満で
あると第３絶縁膜の接着不良を抑制し難くなり、また、０．０２μｍを超えると、成膜に
要する時間やコンタクトホールを形成するためのエッチングに要する時間等が長くなって
しまい、上記効果が得難くなる。
【００１７】
また、本発明の液晶表示パネルにおいては、前記半導体層は低温ポリシリコンからなる
ことが好ましい。
【００１８】
低温ポリシリコンからなるＴＦＴは、４００℃〜６００℃という低温下で製造できるの
で、ガラス基板上に液晶を駆動するためのドライバー回路等を同時に作り込むことができ
、しかも、ｐ−Ｓｉはａ−Ｓｉに比してキャリア移動度が高いという性質を有するため、
ＴＦＴを小型化することができる。したがって、本発明の液晶表示パネルによれば、狭額
縁化を図りつつ、高応答速度、高解像度、高輝度の液晶表示パネルを作製でき、液晶プロ
ジェクタや車載用ＨＵＤ等に最適な液晶表示パネルを得ることができる。
【００１９】
また、本発明の液晶表示パネルにおいては、前記透明導電性電極が画素電極であり、前
記画素電極は、前記層間樹脂膜及び前記第３絶縁膜に形成されたコンタクトホールを経て
前記ドレイン電極と電気的に接続されていることが好ましい。
【００２０】
このような構成とすれば、本発明の液晶表示パネルの上記効果に加え、従来は画素電極
とドレイン電極とを導通させるためのコンタクトホール形成のために別途行われていた第
３絶縁膜への開口部形成工程、すなわちフォトリソグラフィー工程、エッチング工程及び
レジスト剥離工程を省略して安価に作製することができるという効果が得られる。すなわ
ち、露光及びアルカリ溶液による現像処理を経て開口部を有する層間樹脂膜を第３絶縁膜
の表面に形成した後、この層間樹脂膜の表面に画素電極を形成する前のフッ酸溶液による
洗浄を行うことにより、同時に、この層間樹脂膜をマスクとして、開口部から露出する第
３絶縁膜の部分をエッチング除去して開口部を形成することができ、製造費用を削減でき
る。この際、第３絶縁膜の膜厚は極めて薄いため必要充分なエッチングを行うのに要する
時間は短くてすむので、短時間に製造できるようになる。
【００２１】
更に、上記目的を達成するため、本発明の液晶表示パネルの製造方法は、液晶層を一対
の透明基板で狭持してなる液晶表示パネルの製造方法であって、
一方の前記透明基板の液晶層側に、薄膜トランジスター用の半導体層と、この半導体層
の表面を被覆する第１絶縁膜と、前記第１絶縁膜上の前記半導体層に対応する位置に形成
されたゲート電極と、前記ゲート電極の表面及び前記第１絶縁膜の表面を被覆する第２絶
縁膜と、前記第２絶縁膜の表面に形成された表面がＭｏからなる金属配線及び前記第２絶
縁膜に形成されたコンタクトホールを経て前記半導体層と電気的に接続されたドレイン電
極及びソース電極と、を有する基板を用意する工程、
前記金属配線、ドレイン電極、ソース電極及び露出している前記第２絶縁膜の表面を、
膜厚が０．００５μｍ以上、０．０２μｍ以下の第３絶縁膜で被覆する工程、
前記ドレイン電極の対応する位置に前記第３絶縁膜を部分的に露出させる第１開口部を
有する層間樹脂膜で、前記第３絶縁膜の表面を被覆する工程、
前記工程で得られた基板に対してフッ酸洗浄を行うことにより、前記層間樹脂膜の表面
を洗浄すると同時に、前記第１開口部を有する層間樹脂膜をマスクとして前記第１開口部
から露出された第３絶縁膜の部分をエッチング除去して前記第３絶縁膜に第２開口部を形
成し、前記第１及び第２開口部から前記ドレイン電極を露出させる工程、
前記層間樹脂膜の表面に透明導電性材料からなる画素電極を形成すると共に、前記第１
開口部及び第２開口部を経て前記画素電極とドレイン電極とを電気的に接続する工程、
を含むことを特徴とする。
【００２２】
本発明の液晶表示パネルの製造方法によれば、上述した効果を奏する本発明の液晶表示
パネルを短時間で作製することができる。
【図面の簡単な説明】
【００２３】
【図１】図１Ａは本実施形態にかかる液晶表示パネルの概略構成をカラーフィルター基板を省略して示す概略平面図であり、図１Ｂは図１ＡのＩＢ−ＩＢ線の概略断面図である。
【図２】表示領域における１サブ画素分の要部断面図である。
【図３】図２に示したアレイ基板の製造工程を順を追って示した断面図である。
【図４】図３に引き続くアレイ基板の製造工程を順を追って示した断面図である。
【図５】図４に引き続くアレイ基板の製造工程を順を追って示した断面図である。
【図６】従来のＬＴＰＳ−ＴＦＴを用いた液晶表示パネルのアレイ基板の１サブ画素分の表示領域の概略断面図である。
【発明を実施するための形態】
【００２４】
以下、実施形態及び図面を参照して本発明の実施形態を、デュアルトップゲート型のＬ
ＴＰＳ−ＴＦＴを用いた縦電界方式の液晶表示パネルの場合を例にとり説明する。なお、
以下に示す実施形態は本発明をここに記載したものに限定することを意図するものではな
い。本発明は、特許請求の範囲に示した技術的思想を逸脱することがない限り、シングル
トップゲート型のＬＴＰＳ−ＴＦＴや、シングルトップゲート或いはデュアルトップゲー
ト型のａ−Ｓｉ−ＴＦＴを用いた液晶表示パネルにも適用し得るものである。なお、この
明細書における説明のために用いられた各図面においては、各層や各部材を図面上で認識
可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせて表示しており、必ず
しも実際の寸法に比例して表示されているものではない。
【００２５】
この実施形態の液晶表示パネル１は、デュアルトップゲート型のＬＴＰＳ−ＴＦＴを用
いたＴＮモードの透過型液晶表示パネルであり、その要部構成を図１を用いて説明する。
なお、図１Ａは本実施形態にかかる液晶表示パネルの概略構成をカラーフィルター基板を
省略して示す概略平面図であり、図１Ｂは図１ＡのＩＢ−ＩＢ線の概略断面図である。
【００２６】
この実施形態の液晶表示パネル１は、アレイ基板ＡＲ及びカラーフィルター基板ＣＦで
液晶層ＬＣを狭持している。アレイ基板ＡＲには、図１Ａに示すように、第１透明基板２
の表面に、画素電極やＴＦＴ等が形成された表示領域３と、表示領域３の周囲に位置して
引き回し配線が形成された周縁領域４と、図１Ａにおいて第１透明基板２の表面の上・左
・右端部にそれぞれ位置して周辺回路が形成された回路形成領域５と、第１透明基板２の
下端部に位置する外部回路実装用端子領域６とが形成されている。
【００２７】
表示領域３には、マトリクス状に配置されて表示領域３を各サブ画素に区画する複数本
の走査線及び信号線や、走査線と信号線の交差部近傍に配置されたスイッチング素子とし
てのデュアルトップゲート型のＬＴＰＳ−ＴＦＴや、このＴＦＴと電気的に接続された画
素電極等が積層配置されている。これら積層構造物については後述するが、図１Ｂではこ
れらを模式的に第１構造物７として示してある。また、周縁領域４には、走査線や信号線
を、回路形成領域５に形成されるＩＣドライバー回路等に接続するための引き回し配線等
（図示省略）が形成されている。
【００２８】
一方、カラーフィルター基板ＣＦは、図１Ｂに示すように、ガラス等の透明材料からな
る第２透明基板８の上にカラーフィルター層とブラックマトリクス等の遮光部材を有して
いる。カラーフィルター層には各サブ画素に対応した着色層が設けられており、アレイ基
板ＡＲの画素電極と対向するように配置されている。遮光部材は少なくともアレイ基板Ａ
ＲのＴＦＴ、走査線及び信号線に対応する位置に配置されている。第２透明基板８には更
にＩＴＯないしＩＺＯ等の透明導電性材料からなる対向電極（共通電極）がアレイ基板Ａ
Ｒの表示領域３と対面するように配置されている。これらカラーフィルター層等の具体的
な構成は省略するが、図１Ｂではこれらを模式的に第２構造物９として示してある。
【００２９】
そして、アレイ基板ＡＲとカラーフィルター基板ＣＦとが、例えばエポキシ樹脂等の熱
硬化性樹脂や光硬化性樹脂等からなるシール材１０で貼り合わされ、液晶注入口（図示省
略）から両基板間に液晶が注入されて実施形態の液晶表示パネル１が得られる。
【００３０】
ここで、アレイ基板ＡＲの要部構成を図２を用いて説明する。なお、図２はアレイ基板
ＡＲの表示領域３（図１Ａ参照）における１サブ画素分の要部断面図である。表示領域３
においては、全てのＬＴＰＳ−ＴＦＴの直下を遮光するように、第１透明基板２の表面に
パターニング形成されたＭｏからなる遮光膜１１が形成されており、この遮光膜１１の表
面及び露出している第１透明基板２の表面はバッファ絶縁膜１２によって被覆されている
。なお、遮光膜１１の構成は、公知のものと同様であるので、その詳細な説明は省略する
。また、バッファ絶縁膜１２の表面にはサブ画素毎に例えばＮｃｈ−ＴＦＴを構成するＬ
ＴＰＳからなる半導体層１３が形成されており、半導体層１３及び露出しているバッファ
絶縁膜１２の表面はゲート絶縁膜（本発明の第１絶縁膜に相当）１４で被覆されている。
【００３１】
ゲート絶縁膜１４の表面には、デュアルゲート型のＬＴＰＳ−ＴＦＴの一対のゲート電
極Ｇが形成されている。このゲート電極Ｇは、走査線（図示省略）の一部が半導体層１３
の形成領域まで延在されることにより形成されたものであり、例えばＭｏ、ＭｏＷ合金か
らなる単層、又はＭｏ／Ａｌ／Ｍｏからなる積層構造とされている。そして、この一対の
ゲート電極Ｇとゲート絶縁膜１４の露出している表面は層間絶縁膜（本発明の第２絶縁膜
に相当）１５で被覆されている。
【００３２】
層間絶縁膜１５の表面には、信号線１６や引き回し配線（図示省略）等の金属配線が形
成されており、走査線と同じくＭｏ、ＭｏＷ合金からなる単層、又はＭｏ／Ａｌ／Ｍｏか
らなる積層構造とされている。層間絶縁膜１５及びゲート絶縁膜１４には、半導体層１３
のＮ＋領域からなるソース領域を露出させる第１コンタクトホール１７が設けられている
。そして、信号線１６の一部が延在されてこの第１コンタクトホール１７を経てソース領
域と接続されており、この接続部分がソース電極Ｓを構成している。
【００３３】
また、層間絶縁膜１５及びゲート絶縁膜１４には、半導体層１３のドレイン領域を露出
させる第２コンタクトホール１８が設けられている。そして、この第２コンタクトホール
１８を経て信号線１６と同一の材料で同時かつ孤立パターンとなる金属配線がドレイン領
域と接続され、この接続部分がドレイン電極Ｄを構成している。なお、この例では、信号
線１６、ソース電極Ｓ、ドレイン電極Ｄが同一材料で同時に形成されたものを示したが、
同一材料とするか否か或いは同時形成するか否かは当業者が適宜変更し得る設計事項であ
って必ずしも同一材料で同時形成される必要はない。
【００３４】
信号線１６、ソース電極Ｓ、ドレイン電極Ｄ及び層間絶縁膜１５の表面は更に絶縁膜（
本発明の第３絶縁膜に相当）１９で被覆されている。絶縁膜１９は、窒化ケイ素からなり
、膜厚が０．００５μｍ以上、０．０２μｍ以下の極薄膜とされている。更に、絶縁膜１
９は感光性樹脂等からなる層間樹脂膜２０で覆われている。画素電極２１は、層間樹脂膜
２０の表面に形成されると共に、その一部が層間樹脂膜２０及び絶縁膜１９に形成された
第３コンタクトホール２２を経てドレイン電極Ｄと電気的に接続されている。
【００３５】
また、ドレイン電極Ｄの表面に形成されたゲート絶縁膜１４上には補助容量線２３が形
成されており、補助容量線２３とドレイン電極Ｄとの間で補助容量が形成されている。こ
の補助容量線２３は、ゲート絶縁膜１４の表面に形成されたゲート電極Ｇ、走査線（図示
省略）と同じく、Ｍｏ、ＭｏＷ合金からなる単層、又はＭｏ／Ａｌ／Ｍｏからなる積層構
造とされており、ゲート電極Ｇ等と同一工程で同時に形成されている。
【００３６】
次に、本実施形態にかかる液晶表示パネル１の製造方法について、図３〜図５を参照し
ながら説明する。まず、第１透明基板２の表面全面に、Ｍｏ又はＭｏ合金からなる膜厚約
０．０５〜０．２μｍの薄膜をスパッタリングにより成膜し、遮光膜１１が表示領域３の
全ＬＴＰＳ−ＴＦＴの直下にそれぞれ配置されるようにドライエッチングにより遮光膜１
１をパターニング形成する（図３Ａ）。このドライエッチングとしては、好ましくは、フ
ッ化硫黄（ＳＦ６）と酸素（Ｏ２）をエッチングガスとした反応性イオンエッチング（Ｒ
ＩＥ：Reactive Ion Etching）が用いられる。
【００３７】
次いで、この遮光膜１１及び第１透明基板２の露出された表面を、プラズマ化学気相成
長（ＣＶＤ：Chemical Vapor Deposition）法によって、窒化ケイ素からなる膜厚約０．
３〜０．５μｍのバッファ絶縁膜１２で被覆する（図３Ｂ）。なお、バッファ絶縁膜１２
は酸化ケイ素単体或いは酸化ケイ素と窒化ケイ素からなる積層膜としてもよいが、本発明
にかかる絶縁膜１９においては特に窒化ケイ素を用いていることから、ここでも窒化ケイ
素単体を用いた例を示した。このことは、ゲート絶縁膜１４、層間絶縁膜１５についても
同様である。
【００３８】
次いで、上記工程で得られた基板の表面全体に、ｐ−Ｓｉの出発材料となるａ−Ｓｉ層
をプラズマＣＶＤ法により成膜し、エキシマレーザーアニール（ＥＬＡ）により多結晶化
してｐ−Ｓｉからなる半導体薄膜１３ａを形成する（図３Ｃ）。次に、この半導体薄膜１
３ａをフォトリソグラフィー法によりパターニングして半導体層１３を形成する（図３Ｄ
）。
【００３９】
次いで、Ｎｃｈ−ＴＦＴの閾値を所望の値に制御するために、イオンドーピング装置を
用いて半導体層１３の表面に低加速・低ドーズ量でホウ素（Ｂ）のイオンドーピングを行
う。なお、Ｂのドーズ量は所望の制御閾値に応じて適宜調整される。次に、Ｎｃｈ−ＴＦ
ＴのＮ＋領域となる部分以外をフォトレジスト２４ａ、２４ｂで被覆して、イオンドーピ
ング装置を用いて基板表面に低加速・高ドーズ量でリン（Ｐ）をイオンドーピングする。
これにより、半導体層１３にＮ＋領域からなるソース領域及びドレイン領域が形成される
（図３Ｅ）。フォトレジスト２４ａ、２４ｂはイオンドーピング後に剥離除去される。次
に、基板全面を被覆するように窒化ケイ素からなる膜厚約０．０３〜０．１５μｍのゲー
ト絶縁膜１４をプラズマＣＶＤ法により形成する（図３Ｆ）。
【００４０】
次に、上記工程により得られた基板全面に、Ｍｏ、ＭｏＷ合金からなる単層、又はＭｏ
／Ａｌ／Ｍｏからなる積層構造の金属薄膜２５をスパッタリングにより成膜し（図４Ａ）
、フォトリソグラフィー法によって、走査線（図示省略）、ゲート電極Ｇ及び補助容量線
２３をそれぞれパターニングする（図４Ｂ）。次に、上記工程で得られた基板の表面にＰ
を高加速・低ドーズ量でイオンドーピングする。これにより、半導体層１３には、ゲート
電極Ｇがマスクとなって、セルフアラインメントにより漏れ電流防止のためのＬＤＤ（Li
ghtly Doped Drain）領域が形成される（図４Ｃ）。
【００４１】
次に、上記工程で得られた基板全面を被覆する窒化ケイ素からなる膜厚約０．６〜０．
７μｍの層間絶縁膜１５をプラズマＣＶＤ法により形成し、更に熱処理を加えることによ
って半導体層１３にイオンドーピングされた不純物であるＢ及びＰを電気的に活性化させ
る（図４Ｄ）。次に、層間絶縁膜１５に、半導体層１３のソース領域、ドレイン領域をそ
れぞれ露出させる第１コンタクトホール１７及び第２コンタクトホール１８をドライエッ
チングにより形成する（図４Ｅ）。このドライエッチングとしては、例えば、ＳＦ６／Ｃ
ＨＦ３（又はＣＨＦ系の高次ガスであるＣ２ＨＦ５等）又はＳＦ６／Ｃ４Ｆ８＋Ｈ２を用
いたＲＩＥ、ＩＣＰ（Inductive Coupled Plasma）−ＲＩＥ等が用いられる。なお、第１
コンタクトホール１７及び第２コンタクトホール１８の形成は、緩衝フッ化水素酸（ＢＨ
Ｆ）を用いたウェットエッチングで行うことも可能である。
【００４２】
次に、Ｍｏ／Ａｌ／Ｍｏからなる金属薄膜を基板表面にスパッタリングにより形成し、
これをフォトリソグラフィー法によりパターニングして、信号線１６や引き回し配線等の
金属配線と同時に、第１コンタクトホール１７を経て半導体層１３のソース領域と電気的
に接続されたソース電極Ｓ及び第２コンタクトホール１８を経て半導体層１３のドレイン
領域と電気的に接続されたドレイン電極Ｄが形成される（図５Ａ）。
【００４３】
次に、上述の層間絶縁膜１５の表面に形成された金属配線やソース電極Ｓ及びドレイン
電極と共に層間絶縁膜１５の露出された表面を被覆する窒化ケイ素からなる絶縁膜１９を
プラズマＣＶＤ法により形成する（図５Ｂ）。この実施形態では、従来は０．３μｍ程度
とされたパッシベーション膜の膜厚が０．０２μｍ以下と極めて薄くなっているので、絶
縁膜１９の成膜にかかる時間を大幅に短縮することができる。また、従来であれば、この
絶縁膜１９の形成後に、ドレイン電極Ｄと画素電極２１に対応する位置（符号Ａで示す位
置）に、画素電極とドレイン電極Ｄとの接続用のコンタクトホールの一部をなす開口部が
形成される（図５Ｃ参照）。しかしながら、本実施形態では、絶縁膜１９の厚さが薄いの
で、かかる開口部の形成を以下の図５Ｅに示す画素電極形成前のフッ酸溶液による洗浄工
程（図５Ｄ）で同時形成するようにしている。これにより、絶縁膜１９に開口部を形成す
る工程、すなわちフォトリソグラフィー工程、エッチング工程及びレジスト剥離工程を省
略して安価に作製することができるという効果が得られる。
【００４４】
次に、ドレイン電極Ｄと画素電極２１に対応する位置（符号Ａで示す位置）に開口部（
本発明の第１開口部に相当）２０ａを有する膜厚約１．０〜３．０μｍの層間樹脂膜２０
を形成する（図５Ｃ）。この開口部２０ａは、絶縁膜１９の表面を部分的に露出させるも
のであり、アクリルやシロキサン等の感光性樹脂を絶縁膜１９の表面に塗布した後、開口
部２０ａの形成領域部分をマスクして露光及び現像することにより、層間樹脂膜２０と同
時一体的に形成される。
【００４５】
次に、層間樹脂膜２０の表面に画素電極２１を形成する前の処理として、フッ酸溶液に
よる洗浄を行う。このとき、同時に、この層間樹脂膜２０をマスクとして、開口部２０ａ
から露出する絶縁膜１９の部分をエッチング除去して開口部（本発明の第２開口部に相当
）１９ａを形成する。これにより、画素電極２１と半導体層１３のドレイン電極Ｄとの接
続用の第３コンタクトホール２２が完成する（図５Ｄ）。
【００４６】
そして、ＩＴＯないしＩＺＯ等の透明導電性材料からなる画素電極２１を層間樹脂膜２
０の表面にスパッタリング及びエッチングにより形成する。これにより、画素電極２１は
第３コンタクトホール２２を経て半導体層１３のドレイン電極Ｄと電気的に接続され、本
発明に係る液晶表示パネルのアレイ基板ＡＲが完成される（図５Ｅ）。
【符号の説明】
【００４７】
１…液晶表示パネル  ２…第１透明基板  ３…表示領域  ４…周縁領域  ５…回路形成
領域  ６…外部回路実装用端子領域  ７…第１構造物  ８…第２透明基板  ９…第２構造
物  １０…シール材  １１…遮光膜  １２…バッファ絶縁膜  １３…半導体層  １３ａ…
半導体薄膜  １４…ゲート絶縁膜  １５…層間絶縁膜  １６…信号線  １７…第１コンタ
クトホール  １８…第２コンタクトホール  １９…絶縁膜  １９ａ…第２開口部  ２０…
層間樹脂膜  ２０ａ…第１開口部  ２１…画素電極  ２２…第３コンタクトホール  ２３
…補助容量線  ２４ａ、２４ｂ…フォトレジスト  ＡＲ…アレイ基板  ＣＦ…カラーフィ
ルター基板  ＬＣ…液晶層
【図１】
2010243525.tif 000003
【図２】
2010243525.tif 000004
【図３】
2010243525.tif 000005
【図４】
2010243525.tif 000006
【図５】
2010243525.tif 000007
【図６】
2010243525.tif 000008