(57)【要約】【課題】電流スイッチングを高速化すると共に、無駄な消費電流が発生することのない電流スイッチング回路を提供する。【解決手段】電流源Ｄ３からの電流を直接オン・オフ制御する電流スイッチング部１０と、印加される入力パルス信号Ｖｉに応じて、電流スイッチング部１０における制御電流Ｉｍの立上り時には加算し制御電流Ｉｍの立下り時には減算する補正電流Ｉｘを発生する補正電流発生部２０と、入力パルス信号Ｖｉを遅延させて、電流スイッチング部１０に印加するスイッチング信号を発生し、制御電流Ｉｍの立上り時と補正電流Ｉｘの加算時のタイミング、および制御電流Ｉｍの立下り時と補正電流Ｉｘの減算時のタイミングを一致させるタイミング調整部３０とを有してなり、制御電流Ｉｍと補正電流Ｉｘを足し合わせた電流を出力する電流スイッチング回路１００とする。【選択図】図１
2010114601.tif 000002
【特許請求の範囲】
【請求項１】
電流源からの電流を直接オン・オフ制御する電流スイッチング部と、
印加される入力パルス信号に応じて、前記電流スイッチング部における制御電流の立上り時および立下り時の少なくとも一方において、前記制御電流の立上り時には加算し前記制御電流の立下り時には減算する補正電流を発生する補正電流発生部と、
前記入力パルス信号を遅延させて、前記電流スイッチング部に印加するスイッチング信号を発生し、前記制御電流の立上り時と前記補正電流の加算時のタイミング、および前記制御電流の立下り時と前記補正電流の減算時のタイミングを一致させるタイミング調整部とを有してなり、
前記制御電流と前記補正電流を足し合わせた電流を出力することを特徴とする電流スイッチング回路。
【請求項２】
前記補正電流発生部が、
前記入力パルス信号に応じて、前記制御電流の立上り時および立下り時の少なくとも一方において、制御電流の立上りまたは立下りの開始時および終了時が一致する補正パルス信号を発生する補正パルス信号発生部と、
印加される前記補正パルス信号を電圧・電流変換して前記補正電流を発生する電圧・電流変換部とからなることを特徴とする請求項１に記載の電流スイッチング回路。
【請求項３】
前記補正パルス信号発生部が、論理素子と容量素子とで構成され、
前記電圧・電流変換部が、ＭＯＳトランジスタ素子と電流源とで構成されてなることを特徴とする請求項２に記載の電流スイッチング回路。
【請求項４】
前記電流スイッチング部が、
バイポーラトランジスタ素子、ＭＯＳトランジスタ素子およびトランジスタ素子が付加されたカレントミラー回路のいずれかで構成されてなることを特徴とする請求項１乃至３のいずれか一項に記載の電流スイッチング回路。
【請求項５】
前記タイミング調整部が、インバータ素子で構成されてなることを特徴とする請求項１乃至４のいずれか一項に記載の電流スイッチング回路。
【請求項６】
前記電流スイッチング回路が、車載用のモータまたは発光ダイオードの駆動回路に用いられることを特徴とする請求項１乃至５のいずれか一項に記載の電流スイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御可能な電流をオン・オフさせる電流スイッチング部を有してなる電流スイッチング回路に関する。
【背景技術】
【０００２】
制御可能な電流をオン・オフさせる電流スイッチング部を有してなる電流スイッチング回路が、例えば、特開２００１−１６０７４４号公報（特許文献１）、特開２００６−３４００４１号公報（特許文献２）および特開平７−１０６６７４号公報（特許文献３）に開示されている。上記電流スイッチング回路は、例えば車両においても、点灯回路や電動パワーステアリングの制御回路等、多数搭載されている回路である。
【特許文献１】特開２００１−１６０７４４号公報
【特許文献２】特開２００６−３４００４１号公報
【特許文献３】特開平７−１０６６７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図８と図９は、従来の代表的な電流スイッチング回路８０，９０を示す図で、それぞれ、（ａ）は回路図であり、（ｂ）は入力パルス信号Ｖｉ１，Ｖｉ２と出力電流Ｉｏ１，Ｉｏ２のタイムチャートである。
【０００４】
図８（ａ）に示す電流スイッチング回路８０は、Ｐ型ＭＯＳトランジスタ素子Ｐ１が付加されたカレントミラー回路ＣＭ１と電流源Ｄ１とで構成されている。
【０００５】
図８（ａ）の電流スイッチング回路８０においては、入力パルス信号Ｖｉ１をＩＮ端子に入力し、Ｐ型ＭＯＳトランジスタ素子Ｐ１をＯＮ／ＯＦＦさせた時、カレントミラー回路ＣＭ１をＯＦＦ／ＯＮさせる。これによって、入力パルス信号Ｖｉ１がＯＦＦした時に、負荷に出力電流Ｉｏ１が流れる。すなわち、Ｐ型ＭＯＳトランジスタ素子Ｐ１がＯＮからＯＦＦにスイッチングされると、カレントミラー回路ＣＭ１に図中に矢印で示したベース電流が流れ、カレントミラー回路ＣＭ１のＯＵＴ端子側のバイポーラトランジスタがＯＮして、コレクタ電流（出力電流）Ｉｏ１が流れる。Ｐ型ＭＯＳトランジスタ素子Ｐ１がＯＦＦからＯＮにスイッチングされると、上記と逆に動作し、出力電流Ｉｏ１が零となる。
【０００６】
図８（ａ）の電流スイッチング回路８０においては、電流源Ｄ１の電流をカレントミラー回路ＣＭ１で切り替えて、カレントミラーそのものをスイッチングする。このため、図８（ｂ）に示すように、電流スイッチング回路８０では、入力パルス信号Ｖｉ１に対する出力電流Ｉｏ１の立上り・立下りに要する時間ｄａが大きくなる。図８（ａ）に示したカレントミラー回路ＣＭ１はバイポーラトランジスタで構成されているが、ＣＭＯＳトランジスタで構成する場合も同様で、ゲート容量により出力電流Ｉｏ１の立上り・立下りに同様の遅れが生じる。
【０００７】
一方、図９（ａ）に示す電流スイッチング回路９０は、主としてカレントミラー回路ＣＭ２、電流源Ｄ２およびカレントミラー回路ＣＭ２のＯＵＴ端子側に並列接続された２つのＰ型ＭＯＳトランジスタ素子Ｐ２１，Ｐ２２で構成されている。Ｐ型ＭＯＳトランジスタ素子Ｐ２１は、接地（ＧＮＤ）電位に直接接続されており、Ｐ型ＭＯＳトランジスタ素子Ｐ２２は、負荷に接続されている。また、Ｐ型ＭＯＳトランジスタ素子Ｐ２１，Ｐ２２は、インバータ（ＩＮＶ）素子からなるロジックによって、入力パルス信号Ｖｉ２に対して差動対を構成している。
【０００８】
図９（ａ）の電流スイッチング回路９０においては、カレントミラー回路ＣＭ２が常時ＯＮ状態で使用される。そして、入力パルス信号Ｖｉ２をＩＮ端子に入力し、Ｐ型ＭＯＳトランジスタ素子Ｐ２２をＯＮ／ＯＦＦ（Ｐ型ＭＯＳトランジスタ素子Ｐ２１をＯＦＦ／ＯＮ）させて、入力パルス信号Ｖｉ２がＯＮした時に、負荷に出力電流Ｉｏ２を流す。
【０００９】
図９（ａ）の電流スイッチング回路９０においては、カレントミラー回路ＣＭ２を常時ＯＮ状態で使用し、カレントミラー回路ＣＭ２の出力側に流れる電流を直接切り替えてスイッチングする。このため、図９（ｂ）に示すように、電流スイッチング回路９０では、図８（ａ）に示した電流スイッチング回路８０に較べて、入力パルス信号Ｖｉ２に対して出力電流Ｉｏ２の立上り・立下りに要する時間ｄｂを小さくすることができる。一方、図９（ａ）の電流スイッチング回路９０では、出力電流Ｉｏ２が零の場合にも図中に矢印で示した電流Ｉｄｄが流れてしまうため、図８（ａ）に示した電流スイッチング回路８０に較べて、無駄な消費電流が発生してしまう。
【００１０】
そこで本発明は、制御可能な電流をオン・オフさせる電流スイッチング部を有してなる電流スイッチング回路であって、電流スイッチングを高速化すると共に、無駄な消費電流が発生することのない電流スイッチング回路を提供することを目的としている。
【課題を解決するための手段】
【００１１】
請求項１に記載の電流スイッチング回路は、電流源からの電流を直接オン・オフ制御する電流スイッチング部と、印加される入力パルス信号に応じて、前記電流スイッチング部における制御電流の立上り時および立下り時の少なくとも一方において、前記制御電流の立上り時には加算し前記制御電流の立下り時には減算する補正電流を発生する補正電流発生部と、前記入力パルス信号を遅延させて、前記電流スイッチング部に印加するスイッチング信号を発生し、前記制御電流の立上り時と前記補正電流の加算時のタイミング、および前記制御電流の立下り時と前記補正電流の減算時のタイミングを一致させるタイミング調整部とを有してなり、前記制御電流と前記補正電流を足し合わせた電流を出力することを特徴としている。
【００１２】
上記電流スイッチング回路は、電流スイッチング部、補正電流発生部およびタイミング調整部で構成されている。電流スイッチング部は、出力電流の主要部となる上記制御電流を発生する部分で、入力パルス信号に応じて電流源からの電流を直接オン・オフ制御する。このため、該電流スイッチング部は、例えば図９（ａ）に示したカレントミラー回路ＣＭ２が常時ＯＮ状態で使用される従来の電流スイッチング回路９０と異なり、出力電流がＯＦＦの時の捨て電流が無い。このため、無駄な消費電流が発生することもない。
【００１３】
一方、上記電流スイッチング部においては、入力パルス信号に対して上記制御電流の立上り・立下りに大きな時間を要する。補正電流発生部とタイミング調整部は、上記不具合を解消するために挿入されているもので、補正電流発生部は、上記制御電流の立上り時には加算し立下り時には減算する補正電流を発生する。これによって、上記電流スイッチング回路において、制御電流と補正電流を足し合わせた出力電流の立上り・立下り時間を短縮することができる。上記制御電流の立上り・立下りと補正電流の加算・減算はタイミングを一致させる必要があり、タイミング調整部は、これを行うためのものである。タイミング調整部では、電流スイッチング部に印加する入力パルス信号に対して遅れたスイッチング信号を発生している。すなわち、補正電流発生部での入力パルス信号に対する補正電流発生の遅れに合わせて、電流スイッチング部において入力パルス信号に対する制御電流のスイッチングを遅らせることで、制御電流の立上り・立下りと補正電流の加算・減算のタイミングを一致させている。また、補正電流発生部による消費電流は、制御電流の立上り・立下り時にのみ発生させるため、最小限に抑えられる。
【００１４】
以上のようにして、上記電流スイッチング回路は、制御可能な電流をオン・オフさせる電流スイッチング部を有してなる電流スイッチング回路であって、電流スイッチングを高速化すると共に、無駄な消費電流が発生することのない電流スイッチング回路とすることができる。
【００１５】
上記電流スイッチング回路における前記補正電流発生部は、請求項２に記載のように、前記入力パルス信号に応じて、前記制御電流の立上り時および立下り時の少なくとも一方において、制御電流の立上りまたは立下りの開始時および終了時が一致する補正パルス信号を発生する補正パルス信号発生部と、印加される前記補正パルス信号を電圧・電流変換して前記補正電流を発生する電圧・電流変換部とからなる構成とすることが好ましい。
【００１６】
この場合、例えば請求項３に記載のように、前記補正パルス信号発生部を、論理素子と容量素子とで構成し、前記電圧・電流変換部を、ＭＯＳトランジスタ素子と電流源とで構成することができる。
【００１７】
上記構成によれば、補正パルス信号発生部において制御電流の立上りおよび立下りに合わせた補正パルス信号をロジックで発生させ、電圧・電流変換部は補正パルス信号を電圧・電流変換するだけとなる。このため、回路構成が単純で回路設計が容易であると共に、電圧・電流変換時の遅れも小さくすることができる。
【００１８】
上記電流スイッチング回路における前記電流スイッチング部は、例えば請求項４に記載のように、バイポーラトランジスタ素子、ＭＯＳトランジスタ素子およびトランジスタ素子が付加されたカレントミラー回路のいずれかからなる簡単な構成とすることができる。
【００１９】
また、上記電流スイッチング回路における前記タイミング調整部は、例えば請求項５に記載のように、インバータ素子からなる簡単な構成とすることができる。
【００２０】
以上のようにして、上記電流スイッチング回路は、制御可能な電流をオン・オフさせる電流スイッチング部を有してなる電流スイッチング回路であって、電流スイッチングを高速化すると共に、無駄な消費電流が発生することのない電流スイッチング回路とすることができる。
【００２１】
従って、例えば請求項６に記載のように、前記電流スイッチング回路は、高い応答性と低消費電力が要求される車載用のモータまたは発光ダイオード（ＬＥＤ）の駆動回路に用いられて好適である。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００２３】
図１は、本発明に係る電流スイッチング回路の要部構成を模式的に示した図で、電流スイッチング回路１００のブロック図である。
【００２４】
図１において一点鎖線で囲った電流スイッチング回路１００は、電流スイッチング部１０、二点鎖線で囲った補正電流発生部２０およびタイミング調整部３０を有している。電流スイッチング部１０は、電流源Ｄ３からの電流を直接オン・オフ制御する部分である。補正電流発生部２０は、印加される入力パルス信号Ｖｉに応じて、電流スイッチング部１０における上記制御電流Ｉｍの立上り時および立下り時の少なくとも一方において、制御電流Ｉｍの立上り時には加算し制御電流Ｉｍの立下り時には減算する補正電流Ｉｘを発生する部分である。
【００２５】
図１の補正電流発生部２０は、補正パルス信号発生部４０と電圧・電流変換部５０とからなる。補正パルス信号発生部４０は、入力パルス信号に応じて、制御電流Ｉｍの立上り時および立下り時の少なくとも一方において、制御電流Ｉｍの立上りまたは立下りの開始時および終了時が一致する補正パルス信号を発生する。電圧・電流変換部５０は、印加される前記補正パルス信号を電圧・電流変換して、補正電流Ｉｘを発生する。このように、補正電流発生部２０を補正パルス信号発生部４０と電圧・電流変換部５０とからなる構成とすることで、補正パルス信号発生部４０において制御電流Ｉｍの立上りおよび立下りに合わせた補正パルス信号を後述するようにロジックで発生させ、電圧・電流変換部５０は補正パルス信号を電圧・電流変換するだけとなる。このため、回路構成が単純で回路設計が容易であると共に、電圧・電流変換時の遅れも小さくすることができる。
【００２６】
図１の電流スイッチング回路１００におけるタイミング調整部３０は、入力パルス信号Ｖｉを遅延させて、電流スイッチング部１０に印加するスイッチング信号を発生し、電流スイッチング部１０からの制御電流Ｉｍの立上り時と補正電流発生部２０からの補正電流Ｉｘの加算時のタイミング、および制御電流Ｉｍの立下り時と補正電流Ｉｘの減算時のタイミングを一致させる部分である。図１の電流スイッチング回路１００では、制御電流Ｉｍと補正電流Ｉｘを足し合わせた電流Ｉｏが出力される。
【００２７】
以上のように、図１に示す電流スイッチング回路１００は、電流スイッチング部１０、補正電流発生部２０およびタイミング調整部３０で構成されている。電流スイッチング部１０は、出力電流の主要部となる制御電流Ｉｍを発生する部分で、入力パルス信号Ｖｉに応じて電流源Ｄ３の電流を直接オン・オフ制御する。このため、該電流スイッチング部１０は、例えば図９（ａ）に示したカレントミラー回路ＣＭ２が常時ＯＮ状態で使用される電流スイッチング回路９０と異なり、出力電流がＯＦＦの時の捨て電流が無い。このため、無駄な消費電流が発生することもない。
【００２８】
一方、図１の電流スイッチング回路１００の電流スイッチング部１０においては、図８の電流スイッチング回路８０と同様に、入力パルス信号Ｖｉに対して制御電流Ｉｍの立上り・立下りに大きな時間を要する。図１の電流スイッチング回路１００における補正電流発生部２０とタイミング調整部３０は、上記不具合を解消するために挿入されているもので、補正電流発生部２０は、制御電流Ｉｍの立上り時には加算し立下り時には減算する補正電流Ｉｘを発生する。これによって、電流スイッチング回路１００において、制御電流Ｉｍと補正電流Ｉｘを足し合わせた出力電流Ｉｏの立上り・立下り時間を短縮することができる。制御電流Ｉｍの立上り・立下りと補正電流Ｉｘの加算・減算はタイミングを一致させる必要があり、タイミング調整部３０は、これを行うためのものである。タイミング調整部３０では、電流スイッチング部１０に印加する入力パルス信号Ｖｉに対して遅れたスイッチング信号を発生している。すなわち、補正電流発生部２０での入力パルス信号Ｖｉに対する補正電流Ｉｘ発生の遅れに合わせて、電流スイッチング部１０において入力パルス信号Ｖｉに対する制御電流Ｉｍのスイッチングを遅らせることで、制御電流Ｉｍの立上り・立下りと補正電流Ｉｘの加算・減算のタイミングを一致させている。また、補正電流発生部２０による消費電流は、制御電流Ｉｍの立上り・立下り時にのみ発生させるため、最小限に抑えられる。
【００２９】
以上のようにして、図１に示す電流スイッチング回路１００は、制御可能な電流をオン・オフさせる電流スイッチング部１０を有してなる電流スイッチング回路であって、電流スイッチングを高速化すると共に、無駄な消費電流が発生することのない電流スイッチング回路とすることができる。
【００３０】
次に、図１に示した電流スイッチング回路１００の具体的な構成例とその効果について、図２と図３により説明する。
【００３１】
図２は、図１に示した電流スイッチング回路１００を具体化した一例で、電流スイッチング回路１０１の回路図である。また、図３は、図２の電流スイッチング回路１０１における各点での電圧および電流のタイムチャートである。尚、図２の電流スイッチング回路１０１において、図８に示した電流スイッチング回路８０と同様の部分については、同じ符号を付した。
【００３２】
図２の電流スイッチング回路１０１において、破線で囲った部分が図１の各部に対応しており、電流スイッチング部１１、補正パルス信号発生部４１と電圧・電流変換部５１とからなる補正電流発生部、およびタイミング調整部３１を有している。電流スイッチング部１１は、Ｐ型ＭＯＳトランジスタ素子Ｐ１が付加されたカレントミラー回路ＣＭ１からなる。補正パルス信号発生部４１は、インバータ素子（ＩＮＶ）、ＯＲ素子、ＮＯＲ素子といった各論理素子と、容量素子（Ｃ）とで構成されている。電圧・電流変換部５１は、Ｐ型ＭＯＳトランジスタ素子ＰａおよびＮ型ＭＯＳトランジスタ素子Ｎｂと、電流源Ｄａ，Ｄｂとで構成されている。また、タイミング調整部３１は、複数個のインバータ素子（ＩＮＶ）からなる簡単な構成である。図２と図８を比較してわかるように、図２の電流スイッチング回路１０１は、図８の電流スイッチング回路８０に対して補正パルス信号発生部４１、電圧・電流変換部５１およびタイミング調整部３１を付加した回路構成となっている。
【００３３】
次に、図２の電流スイッチング回路１０１の動作について、図３を参照しながら説明する。
【００３４】
ＩＮ端子に入力された入力パルス信号Ｖｉは、ノードｎ１で分岐され、一方がタイミング調整部３１を通って、カレントミラー回路ＣＭ１に付加されたＰ型ＭＯＳトランジスタ素子Ｐ１へ入力されるスイッチング信号Ｖｇとなる。タイミング調整部３１は奇数個のＩＮＶからなるため、タイミング調整部３１の出力であるスイッチング信号Ｖｇは、図３に示すように、入力パルス信号Ｖｉに対して所定時間だけ遅延した反転出力となる。入力パルス信号Ｖｉの立上り時（Ｌ→Ｈ）に注目すると、この時にはＰ型ＭＯＳトランジスタ素子Ｐ１へ入力されるスイッチング信号ＶｇがＨ→Ｌに切り替わるため、カレントミラー回路ＣＭ１がＯＦＦ→ＯＮに切り替わり、制御電流Ｉｍが流れる。逆に、入力パルス信号Ｖｉの立下り時（Ｈ→Ｌ）には、スイッチング信号ＶｇがＬ→Ｈに切り替わり、カレントミラー回路ＣＭ１がＯＮ→ＯＦＦに切り替わって、制御電流Ｉｍが零となる。この制御電流Ｉｍは、電流源Ｄ１の電流をカレントミラー回路ＣＭ１で切り替えてスイッチングしているため、図３に示すように、立上り・立下りに要する時間が大きい。
【００３５】
一方、図２の電流スイッチング回路１０１において、ノードｎ１で分岐されたもう一方の入力パルス信号Ｖｉは、補正パルス信号発生部４１に入力される。補正パルス信号発生部４１に入力された入力パルス信号Ｖｉは、ノードｎ２〜ｎ４でさらに分岐され、論理演算される。ＯＲ素子の第１端子への入力信号Ｖａは、奇数個のＩＮＶを通るため、図３に示すように、入力パルス信号Ｖｉと逆相で、わずかに遅延した信号となる。ＯＲ素子の第２端子への入力信号Ｖｂは、偶数個のＩＮＶを通るため入力パルス信号Ｖｉと同相で、容量素子（Ｃ）によって所定時間だけ遅延された信号となる。ＯＲ素子の出力信号Ｖｅは、制御電流Ｉｍの立上り時間に一致する容量素子（Ｃ）で決められた所定のパルス幅の補正パルス信号（Ｌｏｗ信号）となり、加算用の補正電流Ｉａを発生させるための電圧・電流変換部５１におけるＰ型ＭＯＳトランジスタ素子Ｐａへ入力される。
【００３６】
また、ノードｎ３で分岐されたＮＯＲ素子の第１端子への入力信号Ｖｃは、偶数個のＩＮＶを通るため、図３に示すように、入力パルス信号Ｖｉと同相で、わずかに遅延した信号となる。ＮＯＲ素子の第２端子への入力信号Ｖｄは、奇数個のＩＮＶを通るため入力パルス信号Ｖｉと逆相で、容量素子（Ｃ）によって所定時間だけ遅延された信号となる。ＮＯＲ素子の出力信号Ｖｆは、制御電流Ｉｍの立下り時間に一致する容量素子（Ｃ）で決められた所定のパルス幅の補正パルス信号（Ｈｉｇｈ信号）となり、減算用の補正電流Ｉｂを発生させるための電圧・電流変換部５１におけるＮ型ＭＯＳトランジスタ素子Ｎｂへ入力される。
【００３７】
電圧・電流変換部５１におけるＰ型ＭＯＳトランジスタ素子ＰａのゲートにＯＲ素子の出力信号Ｖｅが印加されると、出力信号ＶｅのＬｏｗ信号パルス幅の時間だけＰ型ＭＯＳトランジスタ素子ＰａがＯＮし、補正電流ＩａをＯＵＴ端子に流し込む。従って、制御電流Ｉｍが立上る時、補正電流Ｉａが加算されて出力電流Ｉｏ＝Ｉｍ＋Ｉａとなるため、図３に示すように、出力電流Ｉｏの立上りが高速化する。
【００３８】
また、電圧・電流変換部５１におけるＮ型ＭＯＳトランジスタ素子ＮｂのゲートにＮＯＲ素子の出力信号Ｖｆが印加されると、出力信号ＶｆのＨｉｇｈ信号パルス幅の時間だけＮ型ＭＯＳトランジスタ素子ＮｂがＯＮし、補正電流ＩｂをＯＵＴ端子より引く。従って、制御電流Ｉｍが立下る時、補正電流Ｉｂが減算されて出力電流Ｉｏ＝Ｉｍ−Ｉｂとなるため、図３に示すように、出力電流Ｉｏの立下りが高速化する。
【００３９】
電圧・電流変換部５１におけるＰ型ＭＯＳトランジスタ素子ＰａとＮ型ＭＯＳトランジスタ素子Ｎｂは、それぞれ、制御電流Ｉｍの立上りと立下りの瞬間のみＯＮし、この時以外はＯＦＦしている。従って、図２の電流スイッチング回路１０１においては、図９（ａ）の電流スイッチング回路９０のような無駄な消費電流も発生しない。
【００４０】
尚、図２の電流スイッチング回路１０１において、電圧・電流変換部５１におけるＰ型ＭＯＳトランジスタ素子ＰａとＮ型ＭＯＳトランジスタ素子ＮｂのＯＮ時間幅は、容量素子（Ｃ）の値を適宜設定することで、制御電流Ｉｍの立上り時間および立下り時間に合わせて調整する。また、電圧・電流変換部５１におけるＰ型ＭＯＳトランジスタ素子ＰａとＮ型ＭＯＳトランジスタ素子ＮｂのＯＮさせるタイミングは、タイミング調整部３１のＩＮＶ（偶数個）のブロック規模を適宜設定することにより調整する。
【００４１】
また、図２の電流スイッチング回路１０１における電流スイッチング部１１は、Ｐ型ＭＯＳトランジスタ素子Ｐ１が付加されたカレントミラー回路ＣＭ１で構成されているが、例えば単純なバイポーラトランジスタ素子やＭＯＳトランジスタ素子のみの構成であってもよい。さらに、電流源Ｄ１は、固定電流設定および可変電流設定のいずれであってもよい。電流源Ｄａ，Ｄｂについても、固定電流設定および可変電流設定のいずれであってもよい。しかしながら、可変電流設定の場合には、補正電流Ｉａ，Ｉｂの大きさを適宜設定することができ、従って、出力電流Ｉｏの立上り・立下り速度を適宜設定することができる。
【００４２】
次に、図２に示した電流スイッチング回路１０１の変形例について説明する。図４〜図６は、それぞれ、電流スイッチング回路１０２〜１０４の回路図である。尚、図４〜図６に示す電流スイッチング回路１０２〜１０４において、図２に示した電流スイッチング回路１０１と同様の部分については、同じ符号を付した。
【００４３】
図２に示した電流スイッチング回路１０１では、制御電流Ｉｍの立上りおよび立下りの両方に対して加算用の補正電流Ｉａおよび減算用の補正電流Ｉｂを発生させ、出力電流Ｉｏの立上りおよび立下りを高速化させていた。これに対して、図４に示す電流スイッチング回路１０２は、制御電流Ｉｍの立上りにのみ補正電流Ｉａを発生させて加算し、出力電流Ｉｏの立上りのみを高速化させる回路となっている。図４の電流スイッチング回路１０２における補正パルス信号発生部４２および電圧・電流変換部５２は、図２の電流スイッチング回路１０１における補正パルス信号発生部４１および電圧・電流変換部５１の加算用の補正電流Ｉａに係る回路部分と同じものである。尚、電流スイッチング部１１とタイミング調整部３１については、図４の電流スイッチング回路１０２と図２の電流スイッチング回路１０１とで、同じ回路構成となっている。
【００４４】
図５に示す電流スイッチング回路１０３は、制御電流Ｉｍの立下りにのみ補正電流Ｉｂを発生させて減算し、出力電流Ｉｏの立下りのみを高速化させる回路となっている。図５の電流スイッチング回路１０３における補正パルス信号発生部４３および電圧・電流変換部５３は、図２の電流スイッチング回路１０１における補正パルス信号発生部４１および電圧・電流変換部５１の減算用の補正電流Ｉｂに係る回路部分と同じものである。尚、電流スイッチング部１１とタイミング調整部３１については、図５の電流スイッチング回路１０３と図２の電流スイッチング回路１０１とで、同じ回路構成となっている。
【００４５】
図６に示す電流スイッチング回路１０４は、図２に示した電流スイッチング回路１０１と同様に制御電流Ｉｍの立上りおよび立下りの両方に対して加算用の補正電流Ｉａおよび減算用の補正電流Ｉｂを発生させることができるが、これらが選択可能となっている。すなわち、図６に示す電流スイッチング回路１０４の補正パルス信号発生部４４においては、それぞれ、外部からの選択信号ＴＦ，ＴＲによって選択可能なＯＲ素子とＮＯＲ素子が使用されており、立ち上りのみ、立下りのみ、あるいは両方での補正が可能な構成となっている。尚、電流スイッチング部１１、タイミング調整部３１および電圧・電流変換部５１については、図６の電流スイッチング回路１０４と図２の電流スイッチング回路１０１とで、同じ回路構成となっている。
【００４６】
図７は、本発明に係る別の回路構成例で、電流スイッチング回路１０５の回路図である。尚、図５の電流スイッチング回路１０５において、図２に示した電流スイッチング回路１０１と同様の部分については、同じ符号を付した。
【００４７】
図２に示した電流スイッチング回路１０１では、電流スイッチング部１１に対して、負荷が接地（ＧＮＤ）側に接続されていた。これに対して、図７に示す電流スイッチング回路１０５は、電流スイッチング部１５に対して、負荷が電源側に接続される場合の回路構成例である。
【００４８】
図７に示す電流スイッチング回路１０５は、電流スイッチング部１５、補正パルス信号発生部４５と電圧・電流変換部５５とからなる補正電流発生部、およびタイミング調整部３１を有している。電流スイッチング部１５は、Ｎ型ＭＯＳトランジスタ素子Ｎ１が付加されたカレントミラー回路ＣＭ３からなる。補正パルス信号発生部４５は、インバータ素子（ＩＮＶ）および２個のＮＯＲ素子と、容量素子（Ｃ）とで構成されている。電圧・電流変換部５５は、カレントミラー回路ＣＭ４、２個のＮ型ＭＯＳトランジスタ素子Ｎｃ、Ｎｄと、電流源Ｄｃとで構成されている。また、タイミング調整部３１は、図２の電流スイッチング回路１０１と同じ、複数個のインバータ素子（ＩＮＶ）からなる簡単な構成である。
【００４９】
図７に示す電流スイッチング回路１０５においても、電流スイッチング部１５が、電流源Ｄ４からの電流を直接オン・オフ制御する部分である。また、図２の電流スイッチング回路１０１と同様に、補正パルス信号発生部４５と電圧・電流変換部５５とからなる補正電流発生部が、印加される入力パルス信号Ｖｉに応じて、電流スイッチング部１５における制御電流の立上り時に加算する補正電流Ｉｃおよび立下り時に減算する補正電流Ｉｄを発生する。これによって、図７に示す電流スイッチング回路１０５についても、電流スイッチングを高速化すると共に、無駄な消費電流が発生することのない電流スイッチング回路とすることができる。
【００５０】
以上のようにして、図１〜図７で例示した本発明の電流スイッチング回路は、制御可能な電流をオン・オフさせる電流スイッチング部を有してなる電流スイッチング回路であって、電流スイッチングを高速化すると共に、無駄な消費電流が発生することのない電流スイッチング回路とすることができる。
【００５１】
従って、本発明の電流スイッチング回路は、例えば高い応答性と低消費電力が要求される車載用のモータまたは発光ダイオード（ＬＥＤ）の駆動回路に用いられて好適である。
【図面の簡単な説明】
【００５２】
【図１】本発明に係る電流スイッチング回路の要部構成を模式的に示した図で、電流スイッチング回路１００のブロック図である。
【図２】図１に示した電流スイッチング回路１００を具体化した一例で、電流スイッチング回路１０１の回路図である。
【図３】図２の電流スイッチング回路１０１における各点での電圧および電流のタイムチャートである。
【図４】図２に示した電流スイッチング回路１０１の変形例で、電流スイッチング回路１０２の回路図である。
【図５】図２に示した電流スイッチング回路１０１の変形例で、電流スイッチング回路１０３の回路図である。
【図６】図２に示した電流スイッチング回路１０１の変形例で、電流スイッチング回路１０４の回路図である。
【図７】本発明に係る別の回路構成例で、電流スイッチング回路１０５の回路図である。
【図８】従来の代表的な電流スイッチング回路８０を示す図で、（ａ）は回路図であり、（ｂ）は入力パルス信号Ｖｉ１と出力電流Ｉｏ１のタイムチャートである。
【図９】従来の代表的な電流スイッチング回路９０を示す図で、（ａ）は回路図であり、（ｂ）は入力パルス信号Ｖｉ２と出力電流Ｉｏ２のタイムチャートである。
【符号の説明】
【００５３】
１００  ８０，９０，１００〜１０５  電流スイッチング回路
１０，１１，１５  電流スイッチング部
２０  補正電流発生部
３０，３１  タイミング調整部
４０〜４５  補正パルス信号発生部
５０〜５３，５５  電圧・電流変換部
ＣＭ１〜ＣＭ４  カレントミラー回路
Ｐ１，Ｐａ，Ｐ２１，Ｐ２２  Ｐ型ＭＯＳトランジスタ素子
Ｎｂ，Ｎ１，Ｎｃ，Ｎｄ  Ｎ型ＭＯＳトランジスタ素子
ＩＮＶ  インバータ素子
ＯＲ  ＯＲ素子
ＮＯＲ  ＮＯＲ素子
Ｃ  容量素子
Ｄ１〜Ｄ４，Ｄａ〜Ｄｃ  電流源
【図１】
2010114601.tif 000003
【図２】
2010114601.tif 000004
【図３】
2010114601.tif 000005
【図４】
2010114601.tif 000006
【図５】
2010114601.tif 000007
【図６】
2010114601.tif 000008
【図７】
2010114601.tif 000009
【図８】
2010114601.tif 000010
【図９】
2010114601.tif 000011