(57)【要約】【課題】駆動トランジスタと発光制御トランジスタとの間のノードに残存した電荷に起因した発光素子の発光を抑制する。【解決手段】画素回路Ｐは、駆動トランジスタ２００と、発光素子１１と、発光制御トランジスタ２１０と、放電用トランジスタ２２０と、容量素子Ｃａと、第１スイッチング素子２３０と、を備える。補償期間ＰHにおいて、発光制御トランジスタ２１０をオフ状態に設定する一方、第１スイッチング素子２３０をオン状態に設定することで補償動作を実行する。書込期間ＰWRTにおいて、第１スイッチング素子２３０をオフ状態に設定して、駆動トランジスタ２００のゲートの電位をデータ電位ＶＤに応じた電位に設定する。放電期間Ｐrにおいて、発光制御トランジスタ２１０および放電用トランジスタ２２０をオン状態に設定する。発光期間ＰELにおいて、発光制御トランジスタ２１０をオン状態に設定する一方、放電用トランジスタ２２０をオフ状態にする。【選択図】図３
2010243560.tif 000002
【特許請求の範囲】
【請求項１】
画素回路と、前記画素回路を駆動する駆動回路と、を具備する発光装置であって、
前記画素回路は、
駆動電流を生成する駆動トランジスタと、
前記駆動電流に応じた階調になる発光素子と、
前記駆動トランジスタと前記発光素子との間に配置される発光制御トランジスタと、
前記発光制御トランジスタと前記発光素子との間のノードと、給電線と、の間に配置される放電用トランジスタと、
第１電極および第２電極を有し、前記第１電極は前記駆動トランジスタのゲートに接続される容量素子と、
前記駆動トランジスタのゲートとドレインとの間に介在する第１スイッチング素子と、を備え、
前記駆動回路は、
前記発光制御トランジスタをオフ状態に設定する一方、前記第１スイッチング素子をオン状態に設定することで、補償期間において、前記駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させ、
前記第１スイッチング素子をオフ状態に設定して、前記補償期間の後の書込期間において、前記駆動トランジスタのゲートの電位を前記発光素子の指定階調に応じた電位に設定し、
前記発光制御トランジスタおよび前記放電用トランジスタをオン状態に設定することで、前記補償期間の後の放電期間において、前記発光制御トランジスタおよび前記放電用トランジスタを介して前記給電線へ至る経路に電流を流し、
前記放電用トランジスタをオフ状態に設定する一方、前記発光制御トランジスタをオン状態に設定することで、前記放電期間の後の発光期間において、前記駆動電流を前記発光素子へ供給する、
発光装置。
【請求項２】
前記駆動回路は、
前記発光制御トランジスタ、前記放電用トランジスタおよび前記第１スイッチング素子をオン状態に設定することで、前記補償期間の前の初期化期間において駆動回路を初期化する、
請求項１の発光装置。
【請求項３】
前記画素回路は、第１電位が供給される第１電源線と、前記第１電位より低い第２電位が供給される第２電源線との間に配置され、
前記給電線に供給される電位は、前記放電期間における前記ノードの電位が、前記第２電位よりも前記発光素子の閾値電圧だけ高い電位を下回るように設定される、
請求項１または請求項２の発光装置。
【請求項４】
前記画素回路は、
前記指定階調に対応するデータ電位が供給されるデータ線と前記第２電極との間に介在する第２スイッチング素子を備え、
前記駆動回路は、
前記第２スイッチング素子のオンオフを制御する制御信号を生成する制御信号生成回路と、
前記制御信号を反転および遅延させる処理回路と、を備え、
前記発光制御トランジスタは、前記処理回路から出力される信号によってオンオフが制御される、
請求項１から請求項３の何れかの発光装置。
【請求項５】
前記放電用トランジスタはＮチャネル型のトランジスタである、
請求項１から請求項４の何れかの発光装置。
【請求項６】
請求項１から請求項５の何れかの発光装置を具備する電子機器。
【請求項７】
駆動電流を生成する駆動トランジスタと、前記駆動電流に応じた階調になる発光素子と、
前記駆動トランジスタと前記発光素子との間に配置される発光制御トランジスタと、前記発光制御トランジスタと前記発光素子との間のノードと、給電線と、の間に配置される放電用トランジスタと、第１電極および第２電極を有し、前記第１電極は前記駆動トランジスタのゲートに接続される容量素子と、前記駆動トランジスタのゲートとドレインとの間に介在する第１スイッチング素子と、を備える画素回路の駆動方法であって、
補償期間において、前記発光制御トランジスタをオフ状態に設定する一方、前記第１スイッチング素子をオン状態に設定することで、前記駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させ、
前記補償期間の後の書込期間において、前記第１スイッチング素子をオフ状態に設定して、前記駆動トランジスタのゲートの電位を前記発光素子の指定階調に応じた電位に設定し、
前記補償期間の後の放電期間において、前記発光制御トランジスタおよび前記放電用トランジスタをオン状態に設定することで、前記発光制御トランジスタおよび前記放電用トランジスタを介して前記給電線へ至る経路に電流を流し、
前記放電期間の後の発光期間において、前記放電用トランジスタをオフ状態に設定する一方、前記発光制御トランジスタをオン状態に設定することで、前記駆動電流を前記発光素子へ供給する、
画素回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置、電子機器および画素回路の駆動方法に関する。
【背景技術】
【０００２】
近年、液晶素子に代わる次世代の発光デバイスとして、有機ＥＬ（ElectroLuminescent）素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ素子」という）素子が注目されている。この種の発光素子は電流の供給によって階調（典型的には輝度）が変化する。この電流を駆動トランジスタによって制御する構成が従来から提案されている。
【０００３】
特許文献１に開示された発光装置の画素回路は、駆動トランジスタとＯＬＥＤ素子との間に発光制御トランジスタを備えている。さらに、駆動電流の経路上における発光制御トランジスタと発光素子との間のノードと、定電位線との間にスイッチングトランジスタを備えている。この構成によれば、発光制御トランジスタをオフ状態とすることで、非点灯時にＯＬＥＤ素子に電流が流れないようにできる。さらに、スイッチングトランジスタをオン状態とすることで、発光制御トランジスタのリーク電流による微発光を無くし、いわゆる黒浮きを抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許公報第４１３１２２７号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に開示された発光装置では、データ電位の書き込みが終了すると、スイッチングトランジスタはオフ状態に設定される一方、発光制御トランジスタはオン状態に設定される。ここで、スイッチングトランジスタがオフ状態になるタイミングと、発光制御トランジスタがオン状態になるタイミングとはほぼ同じである。このため、データ電位の書き込み終了時に駆動トランジスタと発光制御トランジスタとの間のノードに残存する電荷が、発光期間の開始時にＯＬＥＤ素子へ流れることにより、駆動電流の供給による本来の発光とは異なる発光が瞬間的に起こるという問題があった。
以上の事情に鑑みて、本発明は、駆動トランジスタと発光制御トランジスタとの間のノードに残存した電荷に起因した発光素子の発光を抑制するという課題の解決を目的としている。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために、本発明に係る発光装置は、画素回路と、画素回路を駆動する駆動回路と、を具備する発光装置であって、画素回路は、駆動電流を生成する駆動トランジスタと、駆動電流に応じた階調になる発光素子と、駆動トランジスタと発光素子との間に配置される発光制御トランジスタと、発光制御トランジスタと発光素子との間のノードと、給電線と、の間に配置される放電用トランジスタと、第１電極および第２電極を有し、第１電極は駆動トランジスタのゲートに接続される容量素子と、駆動トランジスタのゲートとドレインとの間に介在する第１スイッチング素子と、を備え、駆動回路は、発光制御トランジスタをオフ状態に設定する一方、第１スイッチング素子をオン状態に設定することで、補償期間において、駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させ、第１スイッチング素子をオフ状態に設定して、補償期間の後の書込期間において、駆動トランジスタのゲートの電位を発光素子の指定階調に応じた電位に設定し、発光制御トランジスタおよび放電用トランジスタをオン状態に設定することで、補償期間の後の放電期間において、発光制御トランジスタおよび放電用トランジスタを介して給電線へ至る経路に電流を流し、放電用トランジスタをオフ状態に設定する一方、発光制御トランジスタをオン状態に設定することで、放電期間の後の発光期間において、駆動電流を発光素子へ供給する。
【０００７】
この構成によれば、発光期間の直前に設けられた放電期間において、発光制御トランジスタおよび放電用トランジスタがオン状態に設定されるから、データ電位の書き込み終了時に駆動トランジスタと発光制御トランジスタとの間に残存する電荷を十分に除去することが可能となる。したがって、駆動トランジスタと発光制御トランジスタとの間に残存する電荷に起因した発光素子の発光を抑制できるという利点がある。
【０００８】
本発明に係る発光装置の態様として、駆動回路は、発光制御トランジスタ、放電用トランジスタおよび第１スイッチング素子をオン状態に設定することで、補償期間の前の初期化期間において駆動回路を初期化する。この態様によれば、容量素子に残存する電荷は、第１スイッチング素子、発光制御トランジスタおよび放電用トランジスタを介して給電線へ流れる。すなわち、データ電位の書き込み前に容量素子に残存していた電荷を放電することができる。
【０００９】
本発明に係る発光装置の態様として、画素回路は、第１電位が供給される第１電源線と、第１電位より低い第２電位が供給される第２電源線との間に配置され、給電線に供給される電位は、放電期間におけるノードの電位が、第２電位よりも発光素子の閾値電圧だけ高い電位を下回るように設定される。
【００１０】
この態様によれば、例えば補償動作やデータ電位の書き込みによってノードに蓄積される電荷は、放電用トランジスタを介して給電線へ放電される。すなわち、駆動トランジスタと発光制御トランジスタとの間のノードに残存する電荷を、発光期間の開始前において確実に除去することができるという利点がある。
【００１１】
本発明に係る発光装置の態様として、画素回路は、指定階調に対応するデータ電位が供給されるデータ線と第２電極との間に介在する第２スイッチング素子を備え、駆動回路は、第２スイッチング素子のオンオフを制御する制御信号を生成する制御信号生成回路と、制御信号を反転および遅延させる処理回路と、を備え、発光制御トランジスタは、処理回路から出力される信号によってオンオフが制御される。
【００１２】
この態様によれば、発光制御トランジスタのオンオフを制御する制御信号を生成する回路を別に設ける必要がないから、構成を簡素化できる。例えば、複数の画素回路をマトリクス状に配列する場合は、各行の画素回路における第２スイッチング素子や発光制御トランジスタのオンオフを制御するための信号は、シフトレジスタを用いて生成するのが一般的である。この態様によれば、第２スイッチング素子のオンオフを制御する制御信号を反転および遅延させることで、発光制御トランジスタのオンオフを制御する信号が生成されるので、発光制御トランジスタのオンオフを制御する信号を生成するためのシフトレジスタを別に設ける必要が無いという利点がある。
【００１３】
本発明に係る電子機器は、上述した発光装置を備えることを特徴とし、そのような電子機器としては、例えば、パーソナルコンピュータ、携帯電話機、あるいは電子カメラなどが該当する。
【００１４】
また、本発明は画素回路の駆動方法として捉えることもできる。本発明に係る画素回路の駆動方法は、駆動電流を生成する駆動トランジスタと、前記駆動電流に応じた階調になる発光素子と、駆動トランジスタと発光素子との間に配置される発光制御トランジスタと、発光制御トランジスタと発光素子との間のノードと、給電線と、の間に配置される放電用トランジスタと、第１電極および第２電極を有し、第２電極は駆動トランジスタのゲートに接続される容量素子と、駆動トランジスタのゲートとドレインとの間に介在する第１スイッチング素子と、を備える画素回路の駆動方法であって、補償期間において、発光制御トランジスタをオフ状態に設定する一方、第１スイッチング素子をオン状態に設定することで、駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させ、補償期間の後の書込期間において、第１スイッチング素子をオフ状態に設定して、駆動トランジスタのゲートの電位を発光素子の指定階調に応じた電位に設定し、補償期間の後の放電期間において、発光制御トランジスタおよび放電用トランジスタをオン状態に設定することで、発光制御トランジスタおよび放電用トランジスタを介して給電線へ至る経路に電流を流し、放電期間の後の発光期間において、放電用トランジスタをオフ状態に設定する一方、発光制御トランジスタをオン状態に設定することで、駆動電流を発光素子へ供給することが好ましい。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る発光装置の構成を示すブロック図である。
【図２】同実施形態に係る画素回路の構成を示す回路図である。
【図３】走査線駆動回路から出力される各信号の具体的な波形を示す図である。
【図４】走査線駆動回路の一部の構成を示す図である。
【図５】処理回路の詳細な内容を示す図である。
【図６】処理回路から出力される信号の具体的な波形を示す図である。
【図７】初期化期間における画素回路の動作を説明するための回路図である。
【図８】補償期間における画素回路の動作を説明するための回路図である。
【図９】書込期間における画素回路の動作を説明するための回路図である。
【図１０】放電期間における画素回路の動作を説明するための回路図である。
【図１１】発光期間における画素回路の動作を説明するための回路図である。
【図１２】本発明の変形例に係る画素回路の構成を示す回路図である。
【図１３】本発明の変形例に係る画素回路の構成を示す回路図である。
【図１４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１５】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１６】本発明に係る電子機器の具体的な形態を示す斜視図である。
【発明を実施するための形態】
【００１６】
＜Ａ：発光装置の構成＞
図１は、本実施形態に係る発光装置１０の構成を示すブロック図である。この発光装置１０は、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路Ｐが面状に配列された画素アレイ部１００と、各画素回路Ｐを駆動する駆動回路２００と、発光装置１０で利用される各種電位を生成する電源回路２４と、制御回路３０とを有する。
【００１７】
図１に示すように、画素アレイ部１００には、Ｘ方向に延在するｍ本の走査線１０２と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線１０４とが設けられる（ｍおよびｎは自然数）。各画素回路Ｐは、走査線１０２とデータ線１０４との交差に対応する位置に配置される。従って、これらの画素回路Ｐは縦ｍ行×横ｎ列のマトリクス状に配列する。図２に示すように、本実施形態では、走査線１０２に平行するように、第１制御線１１０、第２制御線１２０および第３制御線１３０が行毎にＸ方向に延在する。
【００１８】
図１に示す駆動回路２００は、走査線駆動回路２０とデータ線駆動回路２２とを含む。走査線駆動回路２０は、１水平走査期間ごとに１行ずつ走査線１０２を選択するとともに、この選択に同期した制御信号を、図２に示す第１制御線１１０、第２制御線１２０および第３制御線１３０に供給する。説明の便宜上、第ｉ行目（ｉは１≦ｉ≦ｍを満たす整数）の走査線１０２に供給される走査信号をＧＷＲＴ[ｉ]と表記する。また、第ｉ行目の第１制御線１１０に供給される第１制御信号をＧ１[ｉ]、第２制御線１２０に供給される第２制御信号をＧ２[ｉ]、第３制御線１３０に供給される第３制御信号をＧ３[ｉ]と表記する。
【００１９】
図１に示すデータ線駆動回路２２は、各水平走査期間で走査線駆動回路２０が選択した走査線１０２に対応する１行分のｎ個の画素回路Ｐの各々に対応するデータ電位ＶＤ[１]ないしＶＤ[ｎ]を生成して各データ線１０４に出力する。第ｉ行が選択される水平走査期間において第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１０４に出力されるデータ電位ＶＤ[ｊ]は、第ｉ行の第ｊ列目に位置する画素回路Ｐに対して指定された階調に対応する電位となる。
【００２０】
図１に示す電源回路２４は、電源の高位側の電位ＶＥＬと、低位側の電位ＶＣＴと、電位ＶＣＣとを生成する。電位ＶＥＬは、図２に示す第１電源線１４０を介して全ての画素回路Ｐに共通に供給される。同様に、電位ＶＣＴは、図２に示す第２電源線１５０を介して各画素回路Ｐに供給され、電位ＶＣＣは、図２に示す第３電源線１６０を介して各画素回路Ｐに供給される。
【００２１】
図１に示す制御回路３０は、走査線駆動回路２０及びデータ線駆動回路２２に、それぞれクロック信号（図示省略）などを供給してこれらの回路を制御するとともに、データ線駆動回路２２に、画素アレイ部１００における各画素回路Ｐの１フレーム毎の階調を規定する画像データを供給する。
【００２２】
次に、図２を参照して、各画素回路Ｐの構成を説明する。同図においては、第ｉ行の第ｊ列目に位置するひとつの画素回路Ｐのみを図示しているが、その他の画素回路Ｐも同様の構成である。同図に示すように、画素回路Ｐは、第１電源線１４０と第２電源線１５０との間に配置される。そして、画素回路Ｐは、Ｐチャネル型の駆動トランジスタ２００と、Ｎチャネル型の発光制御トランジスタ２１０と、Ｎチャネル型の放電用トランジスタ２２０と、容量素子Ｃａと、Ｎチャネル型の第１スイッチング素子２３０と、Ｎチャネル型の第２スイッチング素子２４０と、ＯＬＥＤ素子１１とを有する。なお、図２に示す容量ＣｃはＯＬＥＤ素子１１に付随する寄生容量である。ＯＬＥＤ素子１１は、陽極と陰極との間に有機ＥＬ材料の発光層を介在させた発光素子である。
【００２３】
図２に示すように、第１電源線１４０からＯＬＥＤ素子１１に至る電流経路上に駆動トランジスタ２００と発光制御トランジスタ２１０とが配置される。駆動トランジスタ２００は、ゲートの電位に応じた駆動電流Ｉｅｌを生成するための手段である。駆動トランジスタ２００のソースは第１電源線１４０に接続され、ドレインは発光制御トランジスタ２１０のドレインに接続される。
【００２４】
発光制御トランジスタ２１０は、ＯＬＥＤ素子１１に対する駆動電流Ｉｅｌの供給の可否を決定する手段である。発光制御トランジスタ２１０のソースはＯＬＥＤ素子１１の陽極に接続され、発光制御トランジスタ２１０のゲートは第１制御線１１０に接続される。
【００２５】
ＯＬＥＤ素子１１の陰極には第２電源線１５０が接続される。また、駆動電流Ｉｅｌの経路上における発光制御トランジスタ２１０と発光素子１１との間のノードＮＤには、放電用トランジスタ２２０のドレインが接続される。放電用トランジスタ２２０のソースは第３電源線１６０に接続され、ゲートは第２制御線１２０に接続される。第３電源線１６０に供給される電位ＶＣＣは、放電用トランジスタ２２０がオン状態のときにおけるノードＮＤの電位が、第２電源線１５０に供給される電位ＶＣＴよりも発光素子１１の閾値電圧だけ高い電位を下回るように設定される。
【００２６】
第１スイッチング素子２３０は、駆動トランジスタ２００のゲートとドレインとの間に配置される。第１スイッチング素子２３０のゲートは、第３制御線１３０に接続される。
【００２７】
容量素子Ｃａは、駆動トランジスタ２００のゲートの電位を保持するための手段である。容量素子Ｃａは、第１電極Ａおよび第２電極Ｂを有する。第１電極Ａは、駆動トランジスタ２００のゲートに接続される。第２電極Ｂとデータ線１０４との間には、第２スイッチング素子２４０が介在する。第２スイッチング素子２４０のゲートは走査線１０２に接続される。
【００２８】
次に、図３を参照しながら、走査線駆動回路２０が生成する各信号の具体的な波形について説明する。図３に示すように、走査信号ＧＷＲＴ[１]〜ＧＷＲＴ[ｍ]は、水平走査期間（１Ｈ）ごとに順番にハイレベルとなる。すなわち、走査信号ＧＷＲＴ[ｉ]は、垂直走査期間（１Ｖ）のうち第ｉ番目の水平走査期間においてハイレベルを維持するとともにそれ以外の期間ではローレベルを維持する。走査信号ＧＷＲＴ[ｉ]のハイレベルへの遷移は第ｉ行の各画素回路Ｐの選択を意味する。なお、図３においては走査信号ＧＷＲＴ[ｉ]の立ち上がりとその次行の走査信号ＧＷＲＴ[ｉ＋１]の立ち下がりとを同時とした場合が例示されているが、走査信号ＧＷＲＴ[ｉ]の立ち上がりから所定の時間が経過したタイミングで次行の走査信号ＧＷＲＴ[ｉ＋１]が立ち下がる構成としてもよい。
【００２９】
図３に示すように、１水平走査期間１Ｈには、初期化期間ＰINTと、補償期間ＰHと、書込期間ＰWRTとが割り当てられており、書込期間ＰWRTの後の放電期間Ｐrが終了すると、発光期間ＰELが開始する。
初期化期間ＰINTにおいては、走査線駆動回路２０は、第１制御信号Ｇ１[ｉ]、第２制御信号Ｇ２[ｉ]および第３制御信号Ｇ３[ｉ]をハイレベルに設定する。
補償期間ＰHにおいては、走査線駆動回路２０は、第１制御信号Ｇ１[ｉ]をローレベルに設定し、他の信号については初期化期間ＰINTの状態を維持する。
書込期間ＰWRT[ｉ]においては、走査線駆動回路２０は、第３制御信号Ｇ３[ｉ]をローレベルに設定し、他の信号については補償期間ＰHの状態を維持する。
放電期間Ｐrにおいては、走査線駆動回路２０は、走査信号ＧＷＲＴ[ｉ]をローレベルに設定し、第２制御信号Ｇ２[ｉ]をハイレベルに設定する。他の信号については書込期間ＰWRTの状態を維持する。
【００３０】
図３からも理解されるように、第１制御信号Ｇ１[ｉ]は、走査信号ＧＷＲＴ[ｉ]を反転および遅延させた波形である。そこで、本実施形態では、走査信号ＧＷＲＴ[ｉ]から第１制御信号Ｇ１[ｉ]を生成している。図４は、走査線駆動回路２０のうち走査信号ＧＷＲＴ[ｉ]と第１制御信号Ｇ１[ｉ]とを生成する部分を示す図である。図４に示すように、走査線駆動回路２０のうち走査信号ＧＷＲＴ[ｉ]と第１制御信号Ｇ１[ｉ]とを生成する部分は、シフトレジスタ２１と、ｍ個の処理回路２３とを含む。シフトレジスタ２１には、制御回路（図示省略）から出力されるスタートパルスＳＰおよびクロック信号ＹＣＬＫが供給される。シフトレジスタ２１は、クロック信号ＹＣＬＫに従ってスタートパルスＳＰを順次転送して、走査信号ＧＷＲＴ[１]〜ＧＷＲＴ[ｍ]を生成する。ｍ個の処理回路２３は、ｍ本の各行に対応して設けられている。ここでは、第ｉ行目の処理回路２３について説明するが、他の行の処理回路２３も同様に構成されている。
【００３１】
処理回路２３は、走査信号ＧＷＲＴ[ｉ]を反転および遅延させるための手段である。図５に示すように、処理回路２３は、インバータ３００と遅延回路３０２とを含む。シフトレジスタ２１から出力された走査信号ＧＷＲＴ[ｉ]は、インバータ３００に入力される。図５および図６に示すように、インバータ３００は、入力された走査信号ＧＷＲＴ[ｉ]の論理レベルを反転させて反転信号３０１を遅延回路３０２へ出力する。図６に示すように、遅延回路３０２は、時間長△ｔｄ１だけ反転信号３０１を遅延させることで、第１制御信号Ｇ１[ｉ]を生成する。
【００３２】
本実施形態によれば、第１制御信号Ｇ１[ｉ]を生成するためのシフトレジスタを別に設ける必要が無いから、第１制御信号Ｇ１[ｉ]を生成するためのシフトレジスタを別に設ける構成と比べて、走査線駆動回路２０を実装するための基板上のスペースを減らすことが可能となる。また、いわゆる額縁（表示に寄与しない部分）を小さくできるだけでなく、回路数が減るので、歩留まりも向上させることができるという利点がある。
【００３３】
＜Ｂ：発光装置の動作＞
次に、図７〜図１１を参照しながら、画素回路Ｐの具体的な動作について説明する。以下では、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を、初期化期間ＰINT、補償期間ＰH、書込期間ＰWRT、放電期間Ｐrおよび発光期間ＰELに区分して説明する。
【００３４】
（ａ）初期化期間ＰINT
図７に初期化期間ＰINTにおける画素回路Ｐの具体的な動作を示す。図７に示すように、初期化期間ＰINTにおいては、発光制御トランジスタ２１０、放電用トランジスタ２２０、第１スイッチング素子２３０および第２スイッチング素子２４０が全てオン状態になる。このとき、容量素子Ｃａの第１電極Ａは、第１スイッチング素子２３０、発光制御トランジスタ２１０および放電用トランジスタ２２０を介して第３電源線１６０と導通するから、第１電極Ａの電位はＶＣＣに設定される。すなわち、駆動トランジスタ２００のゲートの電位もＶＣＣに設定（初期化）される。また、容量素子Ｃａの第２電極Ｂは、第２スイッチング素子２４０を介してデータ線１０４と導通するから、第２電極Ｂの電位は、データ線１０４に供給される所定の電位に設定される。このとき、データ線１０４に供給される所定の電位をＶＳＴと表記する。
【００３５】
（ｂ）補償期間ＰH
図８に補償期間ＰHにおける画素回路Ｐの具体的な動作を示す。補償期間ＰHにおいては、駆動トランジスタ２００の閾値電圧の補償動作が行われる。図８に示すように、補償期間ＰHにおいては、発光制御トランジスタ２１０がオフ状態に設定される一方、放電用トランジスタ２２０、第１スイッチング素子２３０および第２スイッチング素子２４０はオン状態に設定される。このとき、駆動トランジスタ２００はダイオード接続の状態になり、駆動トランジスタ２００の閾値電圧をＶｔｈとすると、駆動トランジスタ２００のゲート・ソース間の電圧は「ＶＥＬ−Ｖｔｈ」に漸近する。
【００３６】
（ｃ）書込期間ＰWRT
図９に書込期間ＰWRTにおける画素回路Ｐの具体的な動作を示す。図９に示すように、書込期間ＰWRTにおいては、発光制御トランジスタ２１０および第１スイッチング素子２３０がオフ状態に設定される一方、放電用トランジスタ２２０および第２スイッチング素子２４０はオン状態に設定される。このとき、データ線１０４には、第ｉ行第ｊ列の画素回路Ｐにおける発光素子１１の指定階調に応じたデータ電位ＶＤ[ｊ]が供給される。したがって、容量素子Ｃａの第２電極Ｂの電位は、ＶＳＴからＶＤ[ｊ]に変化する。
【００３７】
図９に示すように、第１スイッチング素子２３０はオフ状態に遷移するから、駆動トランジスタ２００のゲートは電気的にフローティング状態になる。したがって、第２電極Ｂが、補償期間ＰHにおける電位ＶＳＴからデータ電位ＶＤ[ｊ]まで変化量△Ｖ（＝ＶＳＴ−ＶＤ[ｊ]）だけ変動すると、第１電極Ａの電位（駆動トランジスタ２００のゲートの電位）は容量結合によってその直前の電位（ＶＥＬ−Ｖｔｈ）から変動する。このときの第１電極Ａの電位の変動量は、容量素子Ｃａとその他の寄生容量（例えば駆動トランジスタ２００のゲート容量やその他の配線に寄生する容量）との容量比に応じて定まる。より具体的には、容量素子Ｃａの容量値を「Ｃ」とし寄生容量の容量値を「Ｃｓ」とすると、第１電極Ａの電位の変化分は「△Ｖ・Ｃ／（Ｃ＋Ｃｓ）」と表現される。したがって、書込期間ＰWRTにおいて駆動トランジスタ２００のゲートの電位は以下の式（１）で表現されるレベルに安定する。
ＶＧ＝ＶＥＬ−Ｖｔｈ−ｋ×△Ｖ      ・・・（１）
上記の式（１）におけるＶＧは、駆動トランジスタ２００のゲートの電位を表す。また、式（１）におけるｋはＣ／（Ｃ＋Ｃｓ）である。
【００３８】
（ｄ）放電期間Ｐr
図１０に放電期間Ｐrにおける画素回路Ｐの具体的な動作を示す。図１０に示すように、放電期間Ｐrにおいては、発光制御トランジスタ２１０および放電用トランジスタ２２０がオン状態に設定される一方、第１スイッチング素子２３０および第２スイッチング素子２４０はオフ状態に設定される。これにより、図１０に示すように、第１電源線１４０から、駆動トランジスタ２００、発光制御トランジスタ２１０および放電用トランジスタ２２０を介して第３電源線１６０へ至る電流経路が形成される。前述したように、電位ＶＣＣは、放電用トランジスタ２２０がオン状態のときにおけるノードＮＤの電位が、第２電源線１５０に供給される電位ＶＣＴよりも発光素子１１の閾値電圧だけ高い電位を下回るように設定されるから、駆動トランジスタ２００および発光制御トランジスタ２１０を流れる電流は、発光素子１１へ流れ込まずに、オン状態の放電用トランジスタを介して第３電源線１６０へ流れ込む。したがって、前述の補償期間ＰHや書込期間ＰWRTにおける画素回路Ｐの動作によって駆動トランジスタ２００のドレインと発光制御トランジスタ２１０のドレインとの間に蓄積された電荷は、放電用トランジスタ２２０を介して第３電源線１６０へ放電される。
【００３９】
（ｅ）発光期間ＰEL
図１１に発光期間ＰELにおける画素回路Ｐの具体的な動作を示す。図１１に示すように、発光期間ＰELにおいては、発光制御トランジスタ２１０がオン状態に設定される一方、放電用トランジスタ２２０、第１スイッチング素子２３０および第２スイッチング素子２４０はオフ状態に設定される。このとき、駆動トランジスタ２００で生成される駆動電流Ｉｅｌが、発光制御トランジスタ２１０を介してＯＬＥＤ素子１１へ供給される。これにより、ＯＬＥＤ素子１１はデータ電位ＶＤ[ｊ]に応じた輝度に発光する。
【００４０】
発光期間ＰELにおいて発光素子１１に流れる駆動電流Ｉｅｌは、以下の式（２）で表現される。ただし、「β」は駆動トランジスタ２００の利得係数であり、「Ｖｇｓ」は駆動トランジスタ２００のゲート・ソース間の電圧である。
Ｉｅｌ＝（β／２）（Ｖｇｓ−Ｖｔｈ）２
＝（β／２）（ＶＥＬ−ＶＧ−Ｖｔｈ）２      ・・・（２）
式（１）の代入によって、式（２）は以下のように変形される。
Ｉｅｌ＝（β／２）｛ＶＥＬ−（ＶＥＬ−Ｖｔｈ−ｋ×△Ｖ）−Ｖｔｈ｝２
＝（β／２）（ｋ×△Ｖ）２ 
つまり、発光素子１１に供給される駆動電流Ｉｅｌは、データ電位ＶＤ[ｊ]と電位ＶＳＴとの差分値△Ｖ（△Ｖ＝ＶＳＴ−ＶＤ[ｊ]）によって決定され、駆動トランジスタ２００の閾値電圧Ｖｔｈには依存しない。
【００４１】
以上に説明したように、本実施形態では、発光期間ＰELの直前の放電期間Ｐrにおいて、発光制御トランジスタ２１０および放電用トランジスタ２２０を同時にオン状態に設定することで、その前の補償動作やデータ電位ＶＤの書き込みによって駆動トランジスタ２００のドレインと発光制御トランジスタ２１０のドレインとの間に蓄積された電荷を第３電源線１６０へ放電することができる。したがって、データ電位ＶＤの書き込み終了時に駆動トランジスタ２００のドレインと発光制御トランジスタ２１０のドレインとの間に残存する電荷が、発光期間ＰELの開始直後にＯＬＥＤ素子１１へ流れることにより、駆動電流Ｉｅｌの供給による本来の発光とは異なる発光が瞬間的に起こることを抑制できるという利点がある。
【００４２】
また、本実施形態において、放電期間Ｐrの時間長は、駆動トランジスタ２００のドレインと発光制御トランジスタ２１０のドレインとの間に蓄積された電荷を十分に除去できる程度の長さに設定されるから、発光期間ＰELの開始直後において、駆動電流Ｉｅｌの供給による本来の発光とは異なる発光が瞬間的に起こることをより効果的に抑制できる。
【００４３】
さらに、本実施形態では、電位ＶＣＣの値は、放電用トランジスタ２２０がオン状態のときにおけるノードＮＤの電位が、電位ＶＣＴよりも発光素子１１の閾値電圧だけ高い電位を下回るような値に設定されているが、例えば、電位ＶＣＣは、放電用トランジスタ２２０がオン状態のときにおけるノードＮＤの電位が電位ＶＣＴを下回るように設定することもできる。前述したように、放電用トランジスタ２２０は、補償期間ＰHおよび書込期間ＰWRTにおいてもオン状態に設定されており、このときのノードＮＤの電位がＶＣＴを下回ることにより、容量素子１１に付随する寄生容量Ｃｃに残存する電荷を第３電源線１６０へ放電することが可能になる。
【００４４】
＜Ｃ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００４５】
（１）変形例１
図１２に示すように、第３電源線１６０は省略され得る。図１２に示す構成では、放電用トランジスタ２２０のソースは第２電源線１５０に接続される。図１２の構成によれば、上述の実施形態に比べて電源線の本数を少なくすることができるという利点がある。ただし、図１２の構成において、放電用トランジスタ２２０がオン状態のときにおけるノードＮＤの電位は、電位ＶＣＴよりも発光素子１１の閾値電圧だけ高い電位を下回る。
【００４６】
（２）変形例２
上述の実施形態では、放電用トランジスタ２２０をＮチャネル型としているが、これに限らず、放電用トランジスタ２２０をＰチャネル型とすることもできる。ただし、放電用トランジスタ２２０がＮチャネル型で構成される態様によれば、放電用トランジスタ２２０がオフ状態のときにそのゲートに供給される電位を、放電用トランジスタ２２０がＰチャネル型で構成される態様に比べて低くできる。したがって、放電用トランジスタ２２０がオフ状態のときに、放電用トランジスタ２２０に発生するリーク電流の量を少なくすることができるという利点がある。
【００４７】
（３）変形例３
図１３に示すように、電位ＶＳＴが供給される第４電源線と第２電極Ｂとの間に第３スイッチング素子２５０を設けることもできる。第３スイッチング素子２５０のゲートは、第４制御信号Ｇ４[ｉ]が供給される第４制御線１８０に接続される。図１３に示す態様においては、走査線駆動回路２０は、書込期間PWRTにおいてのみ走査信号ＧＷＲＴ[ｉ]をハイレベルに設定し、初期化期間ＰINTおよび補償期間ＰHにおいては走査信号ＧＷＲＴ[ｉ]をローレベルに設定する。一方、走査線駆動回路２０は、初期化期間ＰINTおよび補償期間ＰHにおいて第４制御信号Ｇ４[ｉ]をハイレベルに設定し、その他の期間においては第４制御信号Ｇ４[ｉ]をローレベルに設定する。これにより、初期化期間ＰINTおよび補償期間ＰHにおいて第３スイッチング素子２５０がオン状態に設定されるから、第２電極Ｂは、第３スイッチング素子２５０を介して第４電源線１７０と導通する。したがって、初期化期間ＰINTおよび補償期間ＰHにおいて、第２電極Ｂの電位は電位ＶＳＴに設定される。
【００４８】
（４）変形例４
上述の実施形態における処理回路２３では、インバータ３００が遅延回路３０２の前段に設けられているが、これに限らず、遅延回路３０２がインバータ３００の前段に設けられるという態様とすることもできる。要するに、処理回路２３は、走査信号ＧWRT[ｉ]を反転および遅延させる手段であればよい。
【００４９】
（５）変形例５
上述の各実施形態においては、発光素子の一例として、ＯＬＥＤ素子を取り上げたが、無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。要は、駆動電流に応じた発光輝度で発光するのであれば、どのような素子であってもよい。
【００５０】
＜Ｄ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１４は、以上に説明した実施形態に係る発光装置１０を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての発光装置１０と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置１０はＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
【００５１】
図１５に、実施形態に係る発光装置１０を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての発光措置１０を備える。スクロールボタン３００２を操作することによって、発光装置１０に表示される画面がスクロールされる。
【００５２】
図１６に、実施形態に係る発光装置１０を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての発光装置１０を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置Ｄに表示される。
【００５３】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１４から図１６に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００５４】
１０……発光装置、１１……発光素子、２０……走査線駆動回路、２１……シフトレジスタ、２２……データ線駆動回路、２３……処理回路、１０２……走査線、１０４……データ線、１１０……第１制御線、１２０……第２制御線、１３０……第３制御線、１４０……第１電源線、１５０……第２電源線、１６０……第３電源線、２００……駆動トランジスタ、２１０……発光制御トランジスタ、２２０……放電用トランジスタ、２３０……第１スイッチング素子、２４０……第２スイッチング素子、Ｃａ……容量素子、Ｐ……画素回路。
【図１】
2010243560.tif 000003
【図２】
2010243560.tif 000004
【図３】
2010243560.tif 000005
【図４】
2010243560.tif 000006
【図５】
2010243560.tif 000007
【図６】
2010243560.tif 000008
【図７】
2010243560.tif 000009
【図８】
2010243560.tif 000010
【図９】
2010243560.tif 000011
【図１０】
2010243560.tif 000012
【図１１】
2010243560.tif 000013
【図１２】
2010243560.tif 000014
【図１３】
2010243560.tif 000015
【図１４】
2010243560.tif 000016
【図１５】
2010243560.tif 000017
【図１６】
2010243560.tif 000018