(57)【要約】【課題】ソフトリカバリー特性を損なうことなく、簡単な構成で逆回復過程における電圧上昇率を低減できるソフトリカバリーダイオードを提供する。【解決手段】ｎ＋型半導体基板１２と、上記ｎ＋型半導体基板１２上に形成されたｎ−型ベース層１３と、上記ｎ−型ベース層１３上に形成されたｎ−型ベース層１４と、上記ｎ−型ベース層１４上に形成されたｐ＋型アノード層１５とを備える。上記ｐ＋型アノード層１５とｎ−型ベース層１４でｐｎ接合を形成する。上記ｐ＋型アノード層１５上にアノード電極６を形成し、ｎ＋型半導体基板１２の下側にカソード電極１７を形成する。上記ｎ−型ベース層１４のキャリア寿命よりもｎ−型ベース層１３のキャリア寿命を長くする。【選択図】図１
2010177361.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型不純物を有するｐ＋型アノード層と、
上記ｐ＋型アノード層と一方の面でＰＮ接合を形成するｎ型不純物を有する第１のｎ型ベース層と、
上記第１のｎ型ベース層の他方の面に一方の面が接する第２のｎ型ベース層と、
上記第２のｎ型ベース層の他方の面に一方の面が接するｎ型不純物を有するｎ＋型半導体層と
を備え、
上記第１のｎ型ベース層のキャリア寿命よりも上記第２のｎ型ベース層のキャリア寿命が長いことを特徴とするソフトリカバリーダイオード。
【請求項２】
請求項１に記載のソフトリカバリーダイオードにおいて、
上記第１のｎ型ベース層の不純物濃度と、上記ｐ＋型アノード層の不純物濃度と、上記第１のｎ型ベース層,上記ｐ＋型アノード層を構成する半導体材料の物性値およびターンオフ時に印加される逆方向電圧によって、第１のｎ型ベース層にできる空乏層の厚みが決まり、上記第１のｎ型ベース層の厚みをその空乏層の厚み以上とすることを特徴とするソフトリカバリーダイオード。
【請求項３】
請求項１または２に記載のソフトリカバリーダイオードにおいて、
上記第１のｎ型ベース層の厚みをｔ1[μm]とし、上記第２のｎ型ベース層の厚みをｔ2[μm]とするとき、
ｔ1／２  ≦  ｔ2  ≦  １００[μm]−ｔ1
の条件を満足することを特徴とするソフトリカバリーダイオード。
【請求項４】
請求項１から３までのいずれか１つに記載のソフトリカバリーダイオードにおいて、
上記ｐ＋型アノード層と上記第１のｎ型ベース層と上記第２のｎ型ベース層および上記ｎ＋型半導体層は、シリコンカーバイド(ＳiＣ)を母材とすることを特徴とするソフトリカバリーダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ソフトリカバリーダイオードに関し、インバータ等の電力変換装置に好適なソフトリカバリーダイオードに関する。
【背景技術】
【０００２】
インバータ等の電力変換装置において、スイッチング素子に並列接続するダイオードには、通常ｐｎ接合ダイオードが用いられている。近年、そのダイオードには、スイッチング周波数の高周波化に伴って、高速化、低損失化、さらに逆回復特性のソフトリカバリー化が求められており、これまで、高速化,低損失化,逆回復特性のソフトリカバリー化を実現する様々な技術が発明されてきた。
【０００３】
従来、高速かつ低損失のｐｎ接合ダイオードを得るために、粒子線照射や電子線照射によって生成される欠陥やアノード層へのイオン注入時に残留する欠陥を利用することによって少数キャリアの注入を抑制する技術や、ｐ型アノード層に厚みが小さく、不純物濃度が低い部分を設けたスタティックシールドダイオードがある(例えば、非特許文献１参照)。これらの技術では、ダイオードのターンオフ時に流れる逆回復電流がピーク値に至った後の逆回復電流の時間変化率を小さくしてソフトリカバリー化することができ、素子の破壊原因となり得るサージ電圧の抑制に有効である。
【０００４】
しかしながら、上記従来のソフトリカバリーダイオードでは、ソフトリカバリー化が達成されても、逆回復過程におけるダイオード両端の電圧上昇率が大きい場合には、電力変換装置においてダイオードと並列接続するスイッチング素子が誤点弧によりターンオンし、回路に短絡電流が流れることによってスイッチング素子が破壊されるという問題がある。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Y.Shimizu, M.Naito, S.Murakami, Y.Terasawa, Electron Devices, ED31, IEEE Trans, 1967, pp.1314
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、この発明の課題は、ソフトリカバリー特性を損なうことなく、簡単な構成で逆回復過程における電圧上昇率を低減できるソフトリカバリーダイオードを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、この発明のソフトリカバリーダイオードは、
ｐ型不純物を有するｐ＋型アノード層と、
上記ｐ＋型アノード層と一方の面でＰＮ接合を形成するｎ型不純物を有する第１のｎ型ベース層と、
上記第１のｎ型ベース層の他方の面に一方の面が接する第２のｎ型ベース層と、
上記第２のｎ型ベース層の他方の面に一方の面が接するｎ型不純物を有するｎ＋型半導体層と
を備え、
上記第１のｎ型ベース層のキャリア寿命よりも上記第２のｎ型ベース層のキャリア寿命が長いことを特徴とする。
【０００８】
上記構成によれば、上記第１のｎ型ベース層とｎ＋型半導体層との間に第２のｎ型ベース層を設けて、この第２のｎ型ベース層を逆回復時間において逆回復電荷が滞留する領域とする。ここで、第１のｎ型ベース層の不純物濃度と、ｐ＋型アノード層の不純物濃度と、第１のｎ型ベース層,ｐ＋型アノード層を構成する半導体材料の物性値およびターンオフ時に印加される逆方向電圧によって、第１のｎ型ベース層にできる空乏層の厚みが決まり、第１のｎ型ベース層の厚みをその空乏層の厚み以上とすることで、第２のｎ型ベース層は非空乏化領域となる。この第２のｎ型ベース層のキャリア寿命を第１のｎ型ベース層のキャリア寿命よりも長くすることによって、空乏化領域である第１のｎ型ベース層から第２のｎ型ベース層を通過して掃き出される逆回復電荷の滞留時間が増加し、空乏層がゆっくりと広がることから、この空乏層の広がりに伴ってダイオード両端の電圧がターンオフ時に印加される逆方向電圧を確立するまでの時間が長くなる。これによって、ソフトリカバリー特性を損なうことなく、簡単な構成で逆回復過程における電圧上昇率を低減できる。
【０００９】
また、一実施形態のソフトリカバリーダイオードでは、
上記第１のｎ型ベース層の不純物濃度と、上記ｐ＋型アノード層の不純物濃度と、上記第１のｎ型ベース層,上記ｐ＋型アノード層を構成する半導体材料の物性値およびターンオフ時に印加される逆方向電圧によって、第１のｎ型ベース層にできる空乏層の厚みが決まり、上記第１のｎ型ベース層の厚みをその空乏層の厚み以上とする。
【００１０】
また、一実施形態のソフトリカバリーダイオードでは、
上記第１のｎ型ベース層の厚みをｔ1[μm]とし、上記第２のｎ型ベース層の厚みをｔ2[μm]とするとき、
ｔ1／２  ≦  ｔ2  ≦  １００[μm]−ｔ1
の条件を満足する。
【００１１】
上記実施形態によれば、シミュレーション結果から上記条件を満足することによって、非空乏化領域である第２のｎ型ベース層において、第１のｎ型ベース層の厚さの１／２以上の厚さで、かつ、厚さがより厚いほど、第１のｎ型ベース層よりもキャリア寿命が長い領域をより多く確保することができるので、逆回復電流がピークに至るまでの時間、つまり、逆回復電荷が空乏化領域である第１のｎ型ベース層から第２のｎ型ベース層を通過して掃き出される時間が増加し、空乏層がゆっくりと広がることからターンオフ時に印加される逆方向電圧が確立するまでの時間が長くなり、ダイオード両端の電圧上昇率を小さくできる。なお、上記第２のｎ型ベース層の厚みｔ2を(１００−ｔ1)[μm]よりも厚くすることは、半導体プロセスやコストなどの制約、あるいは、素子の定常損失の不要な増大を招くため好ましくない。
【００１２】
また、上記実施形態によれば、シミュレーション結果から上記条件を満足することによって、非空乏化領域である第２のｎ型ベース層において、第１のｎ型ベース層の厚さの１／２以上の厚さで、かつ、厚さがより厚いほど、順方向通電時にｐ型アノード層から注入された少数キャリアによる残留電荷(逆回復電荷)が多くなり、また、第２のｎ型ベース層のキャリア寿命が第１のｎ型ベース層のキャリア寿命よりも長いほど、非空乏化領域である第２のｎ型ベース層に滞留する逆回復電荷の滞留時間が増加してゆっくりと掃き出されるため、逆回復電流がピークに至った後の逆回復電流の時間変化率が小さくなり、ソフトリカバリー化も合わせて実現することができる。
【００１３】
また、一実施形態のソフトリカバリーダイオードでは、
上記ｐ＋型アノード層と上記第１のｎ型ベース層と上記第２のｎ型ベース層および上記ｎ＋型半導体層は、シリコンカーバイド(ＳiＣ)を母材とする。
【００１４】
上記実施形態によれば、ｐ＋型アノード層と第１のｎ型ベース層と第２のｎ型ベース層およびｎ＋型半導体層がシリコンカーバイド(ＳiＣ)を母材とすることによって、シリコン(Ｓｉ)を母材とした半導体素子に比べて損失が少なく、また、高温でも安定した動作が可能となる。
【発明の効果】
【００１５】
以上より明らかなように、この発明によれば、ソフトリカバリー特性を損なうことなく、簡単な構成で逆回復過程における電圧上昇率を低減でき、電力変換装置に適用したときにはスイッチング素子の誤動作や破損を防止して、信頼性を向上できる。
【図面の簡単な説明】
【００１６】
【図１】図１はこの発明の第１実施形態のソフトリカバリーダイオードの断面図である。
【図２】図２は上記ソフトリカバリーダイオードの電流,電圧特性を示す図である。
【図３】図３はこの発明の第２実施形態のソフトリカバリーダイオードとしてのスタティックシールドダイオードの断面図である。
【図４】図４は上記スタティックシールドダイオードの電流,電圧の逆回復特性を示す図である。
【図５】図５はこの発明の第３実施形態のソフトリカバリーダイオードの断面図である。
【図６】図６は上記ソフトリカバリーダイオードの電流,電圧特性を示す図である。
【図７】図７はこの発明のソフトリカバリーダイオードのシミュレーションに用いた試験回路を示す図である。
【発明を実施するための形態】
【００１７】
以下、この発明のソフトリカバリーダイオードを図示の実施の形態により詳細に説明する。
【００１８】
〔第１実施形態〕
図１はこの発明の第１実施形態のソフトリカバリーダイオード１０の断面図であり、１２はｎ＋型半導体層の一例としてのｎ＋型半導体基板、１３は上記ｎ＋型半導体基板１２上に形成された第２のｎ型ベース層の一例としてのｎ−型ベース層、１４は上記ｎ−型ベース層１３上に形成された第１のｎ型ベース層の一例としてのｎ−型ベース層、１５は上記ｎ−型ベース層１４上に形成されたｐ＋型アノード層である。上記ｐ＋型アノード層１５上にアノード電極１６を形成し、ｎ＋型半導体基板１２の下側にカソード電極１７を形成している。上記ｐ＋型アノード層１５とｎ−型ベース層１４でｐｎ接合を形成している。
【００１９】
上記ｐ＋型アノード層１５とｎ−型ベース層１４とｎ−型ベース層１３およびｎ＋型半導体基板１２は、シリコンカーバイド(ＳiＣ)を母材としている。
【００２０】
また、上記ｎ−型ベース層１４の不純物濃度ｎ1[cm−3]と、ｎ−型ベース層１３の不純物濃度ｎ2[cm−3]は等しい。
【００２１】
図２は、典型例として、シリコンカーバイド(ＳiＣ)を母材とする半導体で形成されたソフトリカバリーダイオード１０について、回路シミュレータとしてＴＣＡＤ−ＤＥＳＳＩＳ(Ｓｙｎｏｐｓｉｓ製)を用いて行った電流・電圧の逆回復特性に係るシミュレーション結果である。
【００２２】
このときの試験回路は、図７に示す回路構成としている。図７に示すように、直流電源Ｅの正極(ｎ４)に抵抗Ｒ1の一端を接続し、抵抗Ｒ1の他端(ｎ５)をシリコンダイオードＤaのカソードに接続している。上記シリコンダイオードＤaのアノードを抵抗Ｒaを介してスイッチＳＷの一端(ｎ６(SW1))に接続している。また、上記シリコンダイオードＤaのカソードとスイッチＳＷの一端(ｎ６(SW1))との間にコイルＬaを接続している。上記スイッチＳＷの他端(ｎ１(SW2))に、ソフトリカバリーダイオードＤsのカソードを接続している。上記ソフトリカバリーダイオードＤsのアノード(ｎ２)をコイルＬ1を介して直流電源Ｅの負極(ｎ８)に接続している。また、上記ソフトリカバリーダイオードＤsのカソードをコイルＬ2の一端に接続し、コイルＬ2の他端(ｎ３)とソフトリカバリーダイオードＤsのアノードを抵抗Ｒ2を介して接続している。
【００２３】
ここで、直流電源Ｅの電圧値は２ｋＶ、抵抗Ｒaの抵抗値は２Ω、抵抗Ｒ1,抵抗Ｒ2の抵抗値は１ｍΩ、コイルＬaのインダクタンスは２０μＨ、コイルＬ2のインダクタンスは０.５ｍＨ、コイルＬ1のインダクタンスは１μＨとしている。
【００２４】
上記試験回路のスイッチＳＷをオン状態からオフ状態にすることによって、ターンオフ時の逆回復特性をシミュレーションする。
【００２５】
また、この試験回路によるシミュレーションのパラメータは、次のとおりである。
Ｘa  ：  素子幅  [μｍ]
ｔ1  ：  ｎ−型ベース層１４の厚み  [μｍ]
ｔ2  ：  ｎ−型ベース層１３の厚み  [μｍ]
ｐ＋  ：  ｐ＋型アノード層１５の不純物濃度  [ｃｍ−3]
ｎ1  ：  ｎ−型ベース層１４の不純物濃度  [ｃｍ−3]
ｎ2  ：  ｎ−型ベース層１３の不純物濃度  [ｃｍ−3]
ｎ＋  ：  ｎ＋型半導体基板１２の不純物濃度  [ｃｍ−3]
μe  ：  電子の移動度  [ｃｍ2／Ｖs]
μh  ：  正孔の移動度  [ｃｍ2／Ｖs]
τe  ：  ｎ−型ベース層１４の電子のキャリア寿命  [μsec]
τh  ：  ｎ−型ベース層１４の正孔のキャリア寿命  [μsec]
τe'  ：  ｎ−型ベース層１３電子のキャリア寿命  [μsec]
τh'  ：  ｎ−型ベース層１３正孔のキャリア寿命  [μsec]
Ｔ  ：  温度  [℃]
【００２６】
シミュレーションの条件は、ｐ＋型アノード層１５の厚み１.６μｍ、ｎ＋型半導体基板２の厚みは計算を簡素化するために５μｍとし、その他のパラメータを以下のとおりとする。
Ｘa  ：  ８０００  [μｍ]
ｔ1  ：  ５０  [μｍ]
ｔ2  ：  ２５  [μｍ]
ｐ＋  ：  １×１０18  [ｃｍ−3]
ｎ1  ：  ９×１０14  [ｃｍ−3]
ｎ2  ：  ９×１０14  [ｃｍ−3]
ｎ＋  ：  １×１０19  [ｃｍ−3]
μe  ：  １０００  [ｃｍ2／Ｖs]
μh  ：  １００  [ｃｍ2／Ｖs]
τe  ：  ３  [μsec]
τh  ：  １  [μsec]
τe'  ：  ０.６、１.５、３、３０  [μsec]
τh'  ：  ０.２、０.５、１、１０  [μsec]
Ｔ   ：  １００  [℃]
【００２７】
図２において、電圧,電流の逆回復特性の曲線Ａ1は、τe'が０.６[μsec]でτh'が０.２[μsec]のときであり、電圧,電流の逆回復特性の曲線Ｂ1は、τe'が１.５[μsec]でτh'が０.５[μsec]であり、電圧,電流の逆回復特性の曲線Ｃ1は、τe'が３[μsec]でτh'が１[μsec]であり、電圧,電流の逆回復特性の曲線Ｄ1は、τe'が３０[μsec]でτh'が１０[μsec]である。
【００２８】
上記ソフトリカバリーダイオードでは、ｎ−型ベース層１４のキャリア寿命(τe,τh)とｎ−型ベース層１３のキャリア寿命(τe',τh')が同一条件のシミュレーション(図２の曲線Ｃ1)において、ピーク逆回復電流が２８.５Ａ、逆回復電流の時間変化率が５２０Ａ／μsec、ピーク電圧が２６６０Ｖ、逆回復電圧の時間変化率が２０２００Ｖ／μsec、逆回復時間が０.４４２μsecであったのに対して、ｎ−型ベース層１４のキャリア寿命(τe,τh)よりもｎ−型ベース層１３のキャリア寿命(τe',τh')を長くしたソフトリカバリーダイオードのシミュレーション(図２の曲線Ｄ1)では、ピーク逆回復電流が２９.６Ａ、逆回復電流の時間変化率が４２０Ａ／μsec、ピーク電圧が２５００Ｖ、逆回復電圧の時間変化率が１５９００Ｖ／μsec、逆回復時間が０.４７９μsecであった。
【００２９】
このように、ｎ−型ベース層１３の厚みをｎ−型ベース層１４の厚みの１／２とし、これを逆回復電荷が滞留できる領域とするとともに、ｎ−型ベース層１４のキャリア寿命よりもｎ−型ベース層１３のキャリア寿命を長くすることによって、空乏化領域であるｎ−型ベース層１４からｎ−型ベース層１３を通過して掃き出される逆回復電荷の滞留時間が増加し、空乏層がゆっくりと広がることからターンオフ時に印加される逆方向電圧が確立するまでの時間が長くなり、逆回復過程における電圧上昇率を低減することができる。
【００３０】
さらに、ｎ−型ベース層１３のキャリア寿命をｎ−型ベース層１４のキャリア寿命よりも長くすることによって、ｎ−型ベース層１３に滞留する逆回復電荷の滞留時間が増加してゆっくりと掃き出されるため、逆回復電流がピークに至った後の逆回復電流の時間変化率が小さくなり、ソフトリカバリー化を合わせて実現できる。
【００３１】
ここで、ｎ−型ベース層１４およびｎ−型ベース層１３のキャリア寿命の調整は、電子線やプロトンなどの粒子線を用いて欠陥を導入することなどにより行う。この場合、粒子線を用いて欠陥を導入することは、厚み方向の制御が可能であるので、キャリア寿命の調整に好適である。
【００３２】
なお、ｎ−型ベース層１３のキャリア寿命は調整しないで、第１のｎ型ベース層であるｎ−型ベース層１４のみに欠陥を導入してキャリア寿命を短くして、相対的に第２のｎ型ベース層であるｎ−型ベース層１３のキャリア寿命を長くするのが実用的である。
【００３３】
また、ｎ−型ベース層１４の厚みは、その不純物濃度とｐ＋型アノード層１５の不純物濃度、ダイオードを構成する半導体材料の物性値およびターンオフ時に印加される逆方向電圧から決まる空乏層の厚み以上とする。
【００３４】
なお、上記ｎ−型ベース層１４の厚みｔ1[μm]と、ｎ−型ベース層１３の厚みｔ2[μm]は、
ｔ1／２  ≦  ｔ2  ≦  １００[μm]−ｔ1
の条件を満足するように設定するのが望ましい。ここで、上記ｎ−型ベース層１３の厚みｔ2を(１００−ｔ1)[μm]よりも厚くすることは、半導体プロセスやコストなどの制約、あるいは、素子の定常損失の不要な増大を招くため好ましくない。
【００３５】
また、上記ｐ＋型アノード層１５とｎ−型ベース層１４とｎ−型ベース層１３およびｎ＋型半導体基板１２がシリコンカーバイド(ＳiＣ)を母材とすることによって、シリコン(Ｓｉ)を母材とした半導体素子に比べて損失が少なくなるので、大電力用途における安定動作に高い効果が発揮できる。
【００３６】
〔第２実施形態〕
図３はこの発明の第２実施形態のソフトリカバリーダイオードの一例としてのスタティックシールドダイオード２０の断面図を示している。ここで、スタティックシールドダイオードは、アノード層の中央に、厚みが小さく、かつ、ｐ型不純物濃度が低い部分を形成することによって、順方向通電時におけるアノード層への少数キャリアの注入量を制御する構造である。
【００３７】
図３において、２２はｎ＋型半導体層の一例としてのｎ＋型半導体基板、２３は上記ｎ＋型半導体基板２２上に形成された第２のｎ型ベース層の一例としてのｎ−型ベース層、２４は上記ｎ−型ベース層２３上に形成された第１のｎ型ベース層の一例としてのｎ−型ベース層、２５Ａは上記ｎ−型ベース層２４上の中央部分に形成されたｐ型アノード層、２５Ｂは上記ｐ型アノード層２５Ａの両側に形成されたｐ＋型アノード層である。上記ｐ型アノード層２５Ａの幅をＸ1、ｐ＋型アノード層２５Ｂの幅をＸ2とし、ｐ型アノード層２５Ａの厚さをｔ3とする。上記ｐ型アノード層２５Ａおよびｐ＋型アノード層２５Ｂの上にアノード電極２６を形成し、ｎ＋型半導体基板２２の下側にカソード電極２７を形成している。上記ｐ型アノード層２５Ａ、ｐ＋型アノード層２５Ｂとｎ−型ベース層２４でｐｎ接合を形成している。
【００３８】
上記ｐ型アノード層２５Ａとｐ＋型アノード層２５Ｂとｎ−型ベース層２４とｎ−型ベース層２３およびｎ＋型半導体基板２２は、シリコンカーバイド(ＳiＣ)を母材としている。
【００３９】
また、図４は図７の試験回路を用いて回路シミュレータ(ＴＣＡＤ−ＤＥＳＳＩＳ)によりシミュレーションしたものである。
【００４０】
このときのシミュレーションの条件は、ｐ＋型アノード層２５Ｂの厚み１.６μｍ、ｎ＋型半導体基板２２の厚みは計算を簡素化するために５μｍとし、Ｘ1は４０００[μｍ]、Ｘ2は２０００[μｍ]とし、その他のパラメータを以下のとおりとする。
Ｘa  ：  ８０００  [μｍ]
ｔ1  ：  ５０  [μｍ]
ｔ2  ：  ２５  [μｍ]
ｔ3  ：  ０.０２  [μｍ]
ｐ＋  ：  １×１０18  [ｃｍ−3]
ｐ   ：  １×１０17  [ｃｍ−3]
ｎ1  ：  ９×１０14  [ｃｍ−3]
ｎ2  ：  ９×１０14  [ｃｍ−3]
ｎ＋  ：  １×１０19  [ｃｍ−3]
μe  ：  １０００  [ｃｍ2／Ｖs]
μh  ：  １００  [ｃｍ2／Ｖs]
τe  ：  ３  [μsec]
τh  ：  １  [μsec]
τe'  ：  ０.３、３、３０  [μsec]
τh'  ：  ０.１、１、１０  [μsec]
Ｔ   ：  １００  [℃]
【００４１】
図４において、電圧,電流の逆回復特性の曲線Ａ2は、τe'が０.３[μsec]でτh'が０.１[μsec]のときであり、電圧,電流の逆回復特性の曲線Ｂ2は、τe'が３[μsec]でτh'が１[μsec]であり、電圧,電流の逆回復特性の曲線Ｃ2は、τe'が３０[μsec]でτh'が１０[μsec]である。
【００４２】
スタティックシールドダイオードでは、ｎ−型ベース層２４のキャリア寿命(τe,τh)とｎ−型ベース層２３のキャリア寿命(τe',τh')が同一条件のシミュレーション(図４の曲線Ｂ2)において、ピーク逆回復電流が２１.３Ａ、逆回復電流の時間変化率が４１０Ａ／μsec、ピーク電圧が２５００Ｖ、逆回復電圧の時間変化率が１８７００Ｖ／μsec、逆回復時間が０.３５４μsecであったのに対して、ｎ−型ベース層２４のキャリア寿命(τe,τh)よりもｎ−型ベース層２３のキャリア寿命(τe',τh')を長くしたスタティックシールドダイオードのシミュレーション(図４の曲線Ｃ2)では、ピーク逆回復電流が２２.３Ａ、逆回復電流の時間変化率が３５０Ａ／μsec、ピーク電圧が２４１０Ｖ、逆回復電圧の時間変化率が１５９００Ｖ／μsec、逆回復時間が０.３８８μsecであった。
【００４３】
このように、ｎ−型ベース層２３の厚みをｎ−型ベース層２４の厚みの１／２とし、これを逆回復電荷が滞留できる領域とするとともに、ｎ−型ベース層２４のキャリア寿命とｎ−型ベース層２３のキャリア寿命が同一のスタティックシールドダイオードに比べて、ｎ−型ベース層２４のキャリア寿命(τe,τh)よりもｎ−型ベース層２３のキャリア寿命(τe',τh')を長くしたスタティックシールドダイオードでは、空乏化領域であるｎ−型ベース層２４からｎ−型ベース層２３を通過して掃き出される逆回復電荷の滞留時間が増加し、空乏層がゆっくりと広がることからターンオフ時に印加される逆方向電圧が確立するまでの時間が長くなり、逆回復過程における電圧上昇率を低減することができる。
【００４４】
さらに、ｎ−型ベース層２４のキャリア寿命とｎ−型ベース層２３のキャリア寿命が同一のスタティックシールドダイオードに比べて、ｎ−型ベース層２４のキャリア寿命(τe,τh)よりもｎ−型ベース層２３のキャリア寿命を長くすることによって、ｎ−型ベース層２３に滞留する逆回復電荷の滞留時間が増加してゆっくりと掃き出されるため、逆回復電流がピークに至った後の逆回復電流の時間変化率が小さくなり、さらなるソフトリカバリー化を合わせて実現できる。
【００４５】
ここで、ｎ−型ベース層２４およびｎ−型ベース層２３のキャリア寿命の調整は、電子線やプロトンなどの粒子線を用いて欠陥を導入することなどにより行う。この場合、粒子線を用いて欠陥を導入することは、厚み方向の制御が可能であるので、キャリア寿命の調整に好適である。
【００４６】
なお、ｎ−型ベース層２３のキャリア寿命は調整しないで、第１のｎ型ベース層であるｎ−型ベース層２４のみに欠陥を導入してキャリア寿命を短くして、相対的に第２のｎ型ベース層であるｎ−型ベース層２３のキャリア寿命を長くするのが実用的である。
【００４７】
また、ｎ−型ベース層２４の厚みは、その不純物濃度とｐ＋型アノード層２５Ｂの不純物濃度、ダイオードを構成する半導体材料の物性値およびターンオフ時に印加される逆方向電圧から決まる空乏層の厚み以上とする。
【００４８】
なお、上記ｎ−型ベース層２４の厚みｔ1[μm]と、ｎ−型ベース層２３の厚みｔ2[μm]は、
ｔ1／２  ≦  ｔ2  ≦  １００[μm]−ｔ1
の条件を満足するように設定するのが望ましい。ここで、上記ｎ−型ベース層２３の厚みｔ2を(１００−ｔ1)[μm]よりも厚くすることは、半導体プロセスやコストなどの制約、あるいは、素子の定常損失の不要な増大を招くため好ましくない。
【００４９】
また、上記ｐ型アノード層２５Ａとｐ＋型アノード層２５Ｂとｎ−型ベース層２４とｎ−型ベース層２３およびｎ＋型半導体基板２２がシリコンカーバイド(ＳiＣ)を母材とすることによって、シリコン(Ｓｉ)を母材とした半導体素子に比べて損失が少なくなるので、大電力用途における安定動作に高い効果が発揮できる。
【００５０】
なお、上記第２実施形態において、ｎ−型ベース層２４の不純物濃度ｎ1[cm−3]とｎ−型ベース層２３の不純物濃度をｎ2[cm−3]が、
５×１０12[cm−3]  ≦  ｎ2  ＜  ｎ1
の条件を満足するようにしてもよい。この場合、非空乏化領域であるｎ−型ベース層２３において、ｎ−型ベース層２４の不純物濃度以下で、かつ、不純物濃度がより低いほど逆回復電荷の滞留時間が増加するので、逆回復電荷が非空乏化領域からゆっくりと掃き出され、さらなるソフトリカバリー化を合わせて実現できる。
【００５１】
〔第３実施形態〕
図５はこの発明の第３実施形態のソフトリカバリーダイオード３０の断面図を示している。
【００５２】
図５において、３２はｎ＋型半導体層の一例としてのｎ＋型半導体基板、３３は上記ｎ＋型半導体基板３２上に形成された第２のｎ型ベース層の一例としてのｎ−−型ベース層、３４は上記ｎ−−型ベース層３３上に形成された第１のｎ型ベース層の一例としてのｎ−型ベース層、３５は上記ｎ−型ベース層３４上に形成されたｐ＋型アノード層である。上記ｐ＋型アノード層３５上にアノード電極３６を形成し、ｎ＋型半導体基板３２の下側にカソード電極３７を形成している。上記ｐ＋型アノード層３５とｎ−型ベース層３４でｐｎ接合を形成している。
【００５３】
上記ｐ＋型アノード層３５とｎ−型ベース層３４とｎ−−型ベース層３３およびｎ＋型半導体基板３２は、シリコンカーバイド(ＳiＣ)を母材としている。
【００５４】
また、図６は図７の試験回路を用いて回路シミュレータ(ＴＣＡＤ−ＤＥＳＳＩＳ)によりシミュレーションしたものである。
【００５５】
このときのシミュレーションの条件は、ｐ＋型アノード層３５の厚み１.６μｍ、ｎ＋型半導体基板３２の厚みは計算を簡素化するために５μｍとし、その他のパラメータを以下のとおりとする。
Ｘa  ：  ８０００  [μｍ]
ｔ1  ：  ５０  [μｍ]
ｔ2  ：  ２５  [μｍ]
ｐ＋  ：  １×１０18  [ｃｍ−3]
ｎ1  ：  ９×１０14  [ｃｍ−3]
ｎ2  ：  １×１０14  [ｃｍ−3]
ｎ＋  ：  １×１０19  [ｃｍ−3]
μe  ：  １０００  [ｃｍ2／Ｖs]
μh  ：  １００  [ｃｍ2／Ｖs]
τe  ：  ３  [μsec]
τh  ：  １  [μsec]
τe'  ：  ０.３、０．６，１．５、３、３０  [μsec]
τh'  ：  ０.１、０．２、０．５，１、１０  [μsec]
Ｔ   ：  １００  [℃]
【００５６】
ｎ−型ベース層３４のキャリア寿命(τe,τh)とｎ−−型ベース層３３のキャリア寿命(τe',τh')が同一条件のシミュレーション(図６の曲線Ｄ3)において、ピーク逆回復電流が２８.２Ａ、逆回復電流の時間変化率が２８０Ａ／μsec、ピーク電圧が２３２０Ｖ、逆回復電圧の時間変化率が１９０００Ｖ／μsec、逆回復時間が０.４８０μsecであったのに対して、ｎ−型ベース層３４のキャリア寿命(τe,τh)よりもｎ−−型ベース層３３のキャリア寿命(τe',τh')を長くしたソフトリカバリーダイオードのシミュレーション(図６の曲線Ｅ3)では、ピーク逆回復電流が２９.６Ａ、逆回復電流の時間変化率が２７０Ａ／μsec、ピーク電圧が２３００Ｖ、逆回復電圧の時間変化率が１５７００Ｖ／μsec、逆回復時間が０.５１７μsecであった。
【００５７】
このように、ｎ−−型ベース層３３の厚みをｎ−型ベース層３４の厚みの１／２とし、これを逆回復電荷が滞留できる領域とするとともに、ｎ−型ベース層３４のキャリア寿命とｎ−−型ベース層３３のキャリア寿命が同一のソフトリカバリーダイオードに比べて、ｎ−型ベース層３４のキャリア寿命よりもｎ−−型ベース層３３のキャリア寿命を長くしたソフトリカバリーダイオードでは、空乏化領域であるｎ−型ベース層３４からｎ−−型ベース層３３を通過して掃き出される逆回復電荷の滞留時間が増加し、空乏層がゆっくりと広がることからターンオフ時に印加される逆方向電圧が確立するまでの時間が長くなり、逆回復過程における電圧上昇率を低減することができる。
【００５８】
さらに、ｎ−型ベース層３４のキャリア寿命とｎ−−型ベース層３３のキャリア寿命が同一のソフトリカバリーダイオードに比べて、ｎ−型ベース層３４のキャリア寿命よりもｎ−−型ベース層３３のキャリア寿命を長くすることによって、ｎ−−型ベース層３３に滞留する逆回復電荷の滞留時間が増加してゆっくりと掃き出されるため、逆回復電流がピークに至った後の逆回復電流の時間変化率が小さくなり、さらなるソフトリカバリー化を合わせて実現できる。
【００５９】
ここで、ｎ−型ベース層３４およびｎ−−型ベース層３３のキャリア寿命の調整は、電子線やプロトンなどの粒子線を用いて欠陥を導入することなどにより行う。この場合、粒子線を用いて欠陥を導入することは、厚み方向の制御が可能であるので、キャリア寿命の調整に好適である。
【００６０】
なお、ｎ−−型ベース層３３のキャリア寿命は調整しないで、第１のｎ型ベース層であるｎ−型ベース層３４のみに欠陥を導入してキャリア寿命を短くして、相対的に第２のｎ型ベース層であるｎ−−型ベース層３３のキャリア寿命を長くするのが実用的である。
【００６１】
また、ｎ−型ベース層３４の厚みは、その不純物濃度とｐ＋型アノード層３５の不純物濃度、ダイオードを構成する半導体材料の物性値およびターンオフ時に印加される逆方向電圧から決まる空乏層の厚み以上とする。
【００６２】
なお、上記ｎ−型ベース層３４の厚みｔ1[μm]と、ｎ−−型ベース層３３の厚みｔ2[μm]は、
ｔ1／２  ≦  ｔ2  ≦  １００[μm]−ｔ1
の条件を満足するように設定するのが望ましい。ここで、上記ｎ−−型ベース層３３の厚みｔ2を(１００−ｔ1)[μm]よりも厚くすることは、半導体プロセスやコストなどの制約、あるいは、素子の定常損失の不要な増大を招くため好ましくない。
【００６３】
また、上記ｎ−型ベース層３４の不純物濃度ｎ1[cm−3]と、ｎ−−型ベース層３３の不純物濃度ｎ2[cm−3]は、
５×１０12[cm−3]  ≦  ｎ2  ＜  ｎ1
の条件を満足するように設定される。これによって、非空乏化領域であるｎ−−型ベース層３３において、ｎ−型ベース層３４の不純物濃度以下で、かつ、不純物濃度がより低いほど逆回復電荷の滞留時間が増加するので、逆回復電荷が非空乏化領域からゆっくりと掃き出される。ここで、不純物濃度の５×１０12[cm−3]は、エピタキシャル層の製作下限であって、ｎ−−型ベース層３３の不純物濃度が低いほど、逆回復特性のソフトリカバリー化の効果が高い。
【００６４】
また、ｎ−−型ベース層３３の不純物濃度は、制御可能な濃度(可能な限り小さい方が望ましい)とする。
【００６５】
また、上記ｐ＋型アノード層３５とｎ−型ベース層３４とｎ−−型ベース層３３およびｎ＋型半導体基板３２がシリコンカーバイド(ＳiＣ)を母材とすることによって、シリコン(Ｓｉ)を母材とした半導体素子に比べて損失が少なくなるので、大電力用途における安定動作に高い効果が発揮できる。
【００６６】
上記第１〜第３実施形態のいずれの場合においても、逆回復時間および逆回復電荷量は、若干増加するが、逆回復過程における電圧上昇率を低減できることが確認できた。また、第２〜第３実施形態の場合においては、ソフトリカバリー特性が損なわれていないことが確認できた。
【００６７】
このように、この発明を利用することにより、ソフトリカバリー特性を損なうことなく、簡単な構成で逆回復過程における電圧上昇率を低減でき、電力変換装置に適用したときにはスイッチング素子の誤動作や破損を防止して、信頼性の向上することができる。
【００６８】
特に、この発明のソフトリカバリーダイオードは、大電力用途において高速スイッチング素子の高温での安定動作に効果が高い。
【００６９】
上記第１〜第３実施形態では、シリコンカーバイド(ＳiＣ)を母材とする半導体で形成されたソフトリカバリーダイオードについて説明したが、シリコン(Ｓi)や砒化ガリウム(ＧaＡs)、窒化ガリウム(ＧaＮ)等の他の半導体を母材とするダイオードにこの発明を適用してもよい。また、ショットキーバリアダイオードとｐｎ接合ダイオードの複合ダイオードに適用してもよい。
【００７０】
この発明の具体的な実施の形態について説明したが、この発明は上記第１〜第３実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
【符号の説明】
【００７１】
１０,３０…ソフトリカバリーダイオード
１２,２２,３２…ｎ＋型半導体基板
１３,１４,２３,２４,３４…ｎ−型ベース層
１５,３５…ｐ＋型アノード層
１６,２６,３６…アノード電極
１７,２７,３７…カソード電極
２０…スタティックシールドダイオード
２５Ａ…ｐ型アノード層
２５Ｂ…ｐ＋型アノード層
３３…ｎ−−型ベース層
【図１】
2010177361.tif 000003
【図２】
2010177361.tif 000004
【図３】
2010177361.tif 000005
【図４】
2010177361.tif 000006
【図５】
2010177361.tif 000007
【図６】
2010177361.tif 000008
【図７】
2010177361.tif 000009