(57)【要約】【課題】製造プロセスが簡便な多層配線構造を有する半導体装置を提供する。【解決手段】第１配線層と、第１配線層上の第１層間絶縁膜と、第１配線層と交差し、第１層間絶縁膜上に設けられた第２配線層と、第２配線層上の第２層間絶縁膜と、第１配線層と第２配線層とを電気的に接続するビア導体とを有し、第２配線層は、第１配線層との交差位置に当該第２配線層を分離するスペースを有し、前記ビア導体は、分離された第２配線層間を電気的に接続するように前記分離スペースを経由し、第２層間絶縁膜および第１層間絶縁膜を貫通して第１配線層に達する、半導体装置。【選択図】図１
2010177276.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の下地絶縁膜と
前記下地絶縁膜上の第１配線層と、
第１配線層上の第１層間絶縁膜と、
第１配線層と交差し、第１層間絶縁膜上に設けられた第２配線層と、
第２配線層上の第２層間絶縁膜と、
第１配線層と第２配線層とを電気的に接続するビア導体とを有し、
第２配線層は、第１配線層との交差位置に当該第２配線層を分離するスペースを有し、
前記ビア導体は、分離された第２配線層間を電気的に接続するように前記分離スペースを経由し、第２層間絶縁膜および第１層間絶縁膜を貫通して第１配線層に達する、半導体装置。
【請求項２】
第２層間絶縁膜上に、基板平面において第２配線層の前記分離スペースと重ならないように延在する第３配線層と、
第３配線層上の第３層間絶縁膜とをさらに有し、
第３配線層が、第２配線層の前記分離スペース側に突出する凸部を有し、
前記ビア導体が、第３層間絶縁膜を貫通して前記凸部に接し、第３配線層が第１配線層及び第２配線層と電気的に接続されている、請求項１記載の半導体装置。
【請求項３】
第１配線層は、その延在方向に垂直な方向の幅が前記ビア導体の第１配線層側接続端の同方向のサイズより大きい幅広部を持ち、この幅広部内に該ビア導体が接続している、請求項１又は２に記載の半導体装置。
【請求項４】
半導体基板上に、複数の配線層が層間絶縁膜を介して設けられた多層配線構造を有する半導体装置であって、
第１方向に延在し、第１ピッチ又はその整数倍のピッチで配置された、下層側から奇数ｎ番目の第ｎ配線層と、
第１方向と交差する第２方向に延在し、第２ピッチ又はその整数倍のピッチで配置された、下層側から偶数ｍ番目の第ｍ配線層と、
第ｎ配線層と第ｍ配線層とを電気的に接続するビア導体とを有し、
下層側から（ｎ＋２）番目の第（ｎ＋２）配線層は、第ｎ配線層に対して第１ピッチの１／２の距離だけズレて配置され、
下層側から（ｍ＋２）番目の第（ｍ＋２）配線層は、第ｍ配線層に対して第２ピッチの１／２の距離だけズレて配置され、
前記ビア導体に接続される上層側配線層は、当該ビア導体と接続される下層側配線層との交差位置に、当該上層側配線層を分離するスペースを有し、
前記ビア導体は、分離された上層側配線層間を電気的に接続するように前記分離スペースを経由し、該上層側配線層の上方から前記下層側配線層に達し、該ビア導体は他の配線層間を経由して設けられている、半導体装置。
【請求項５】
前記上層側配線層の上方に配置された他の配線層、あるいは前記下層側配線層と上層側配線層の間に配置された他の配線層が、前記上層配線層の前記分離スペース側に突出する凸部を有し、
前記ビア導体が前記凸部に接し、当該他の配線層が前記上層側配線層および前記下層側配線層と電気的に接続されている、請求項４記載の半導体装置。
【請求項６】
前記下層側配線層は、その延在方向に垂直な方向の幅が前記ビア導体の該下層側配線層側の接続端のサイズより大きい幅広部を持ち、この幅広部内に該ビア導体が接続している、請求項４又は５記載の半導体装置。
【請求項７】
基板上の下地絶縁膜上に第１配線層を形成する工程と、
第１配線層上に第１層間絶縁膜を形成する工程と、
第１配線層と交差し、第１配線層との交差位置で分離された第２配線層を形成する工程と、
第２配線層上に第２層間絶縁膜を形成する工程と、
第２配線層の前記分離部を経由して第２層間絶縁膜および第１層間絶縁膜を貫通し第１配線層に達するスルーホールを形成し、該スルーホール内に、分離された第２配線層の対向する端部の両方を露出させる工程と、
前記スルーホールを導電体で充填し、前記の端部同士を電気的に接続するとともに、第１配線層と第２配線層とを電気的に接続する工程を有する半導体装置の製造方法。
【請求項８】
第２層間絶縁膜上に、基板平面において第２配線層の前記分離部と重ならないように延在する第３配線層を形成する工程と、第３配線層上に第３層間絶縁膜を形成する工程をさらに有し、
第３配線層は、第２配線層の前記分離部側に突出する凸部を有するようにパターニングされ、
第２配線層の前記分離部を経由して第３層間絶縁膜、第２層間絶縁膜および第１層間絶縁膜を貫通し第１配線層に達するスルーホールを形成し、該スルーホール内に前記凸部を露出させ、
該スルーホールを導電体で充填し、第３配線層を第１配線層および第２配線層と電気的に接続する、請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に多層配線構造を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
ロジックＩＣ（Integrated Circuit）においては、集積度向上のために、複数の配線が層間絶縁膜を介してその厚み方向に積み重ねられた多層配線構造が採用されている。この多層配線構造では、層間絶縁膜に開孔されたスルーホール内に充填されたビア導体によって上層側の配線と下層側の配線とが接続される。
【０００３】
特開平９−２７５８９号公報には、配線ピッチの縮小化のために、第１層配線から数えて２番目の第２層配線および第２層配線よりも上層側の偶数番目の配線がＸ方向またはＹ方向に延在し、３番目の第３層配線および第３層配線よりも上層側の奇数番目の配線が第２配線と交差するようにＹ方向またはＸ方向に延在し、さらに、偶数番目の配線の配線ピッチが第２層配線の配線ピッチと同じであり、奇数番目の配線の配線ピッチが第３層配線の配線ピッチと同じである多層配線構造が記載されている。
【０００４】
さらに、この多層配線構造において、スルーホールのレイアウトの自由度を増すために、第２層配線よりも上層側の偶数番目の第ｍ層配線が、当該配線よりも下層側の偶数番目の第（ｍ−２）層配線に対して、第２層配線の配線ピッチの１／２の距離だけズレて配置され、また、第３層配線よりも上層側の奇数番目の第ｎ層配線が、当該配線よりも下層側の奇数番目の第（ｎ−２）層配線に対して、第３層配線の配線ピッチの１／２の距離だけズレて配置されることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２７５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来、多層配線構造を有する半導体装置の製造においては、各配線層間を接続するスルーホールの形成を各配線層の形成毎に行っていた。つまり５層の配線層を形成するのであれば４回のスルーホール形成プロセスが必要であり、多層配線構造の形成プロセスの簡略化によるコスト低減が困難であった。
【０００７】
また、スルーホール内のビア導体は、上下に重なり合う２層の配線層間を接続するものであるため、３層以上の配線層を含む多層配線構造において、上下の配線層間を中間の配線層に接続することなく接続する場合は、中間の配線層が形成されている層間絶縁膜上にビア導体との接続のためだけに、中間の配線層とは電気的に分離された導電層（島パターン）を設けなければならない。このため、中間の配線層は、この島パターンを避けて配置しなければならず、配線の面積効率が低くなるという問題があった。
【課題を解決するための手段】
【０００８】
本発明によれば、半導体基板上の下地絶縁膜と
前記下地絶縁膜上の第１配線層と、
第１配線層上の第１層間絶縁膜と、
第１配線層と交差し、第１層間絶縁膜上に設けられた第２配線層と、
第２配線層上の第２層間絶縁膜と、
第１配線層と第２配線層とを電気的に接続するビア導体とを有し、
第２配線層は、第１配線層との交差位置に当該第２配線層を分離するスペースを有し、
前記ビア導体は、分離された第２配線層間を電気的に接続するように前記分離スペースを経由し、第２層間絶縁膜および第１層間絶縁膜を貫通して第１配線層に達する、半導体装置が提供される。
【０００９】
また本発明によれば、第２層間絶縁膜上に、基板平面において第２配線層の前記分離スペースと重ならないように延在する第３配線層と、
第３配線層上の第３層間絶縁膜とをさらに有し、
第３配線層が、第２配線層の前記分離スペース側に突出する凸部を有し、
前記ビア導体が、第３層間絶縁膜を貫通して前記凸部に接し、第３配線層が第１配線層及び第２配線層と電気的に接続されている、上記の半導体装置が提供される。
【００１０】
また本発明によれば、半導体基板上に、複数の配線層が層間絶縁膜を介して設けられた多層配線構造を有する半導体装置であって、
第１方向に延在し、第１ピッチ又はその整数倍のピッチで配置された、下層側から奇数ｎ番目の第ｎ配線層と、
第１方向と交差する第２方向に延在し、第２ピッチ又はその整数倍のピッチで配置された、下層側から偶数ｍ番目の第ｍ配線層と、
第ｎ配線層と第ｍ配線層とを電気的に接続するビア導体とを有し、
下層側から（ｎ＋２）番目の第（ｎ＋２）配線層は、第ｎ配線層に対して第１ピッチの１／２の距離だけズレて配置され、
下層側から（ｍ＋２）番目の第（ｍ＋２）配線層は、第ｍ配線層に対して第２ピッチの１／２の距離だけズレて配置され、
前記ビア導体に接続される上層側配線層は、当該ビア導体と接続される下層側配線層との交差位置に、当該上層側配線層を分離するスペースを有し、
前記ビア導体は、分離された上層側配線層間を電気的に接続するように前記分離スペースを経由し、該上層側配線層の上方から前記下層側配線層に達し、該ビア導体は他の配線層間を経由して設けられている、半導体装置が提供される。
【００１１】
また本発明によれば、前記上層側配線層の上方に配置された他の配線層、あるいは前記下層側配線層と上層側配線層の間に配置された他の配線層が、前記上層配線層の前記分離スペース側に突出する凸部を有し、
前記ビア導体が前記凸部に接し、当該他の配線層が前記上層側配線層および前記下層側配線層と電気的に接続されている、上記の半導体装置が提供される。
【００１２】
また本発明によれば、基板上の下地絶縁膜上に第１配線層を形成する工程と、
第１配線層上に第１層間絶縁膜を形成する工程と、
第１配線層と交差し、第１配線層との交差位置で分離された第２配線層を形成する工程と、
第２配線層上に第２層間絶縁膜を形成する工程と、
第２配線層の前記分離部を経由して第２層間絶縁膜および第１層間絶縁膜を貫通し第１配線層に達するスルーホールを形成し、該スルーホール内に、分離された第２配線層の対向する端部の両方を露出させる工程と、
前記スルーホールを導電体で充填し、前記の端部同士を電気的に接続するとともに、第１配線層と第２配線層とを電気的に接続する工程を有する半導体装置の製造方法が提供される。
【００１３】
また本発明によれば、第２層間絶縁膜上に、基板平面において第２配線層の前記分離部と重ならないように延在する第３配線層を形成する工程と、第３配線層上に第３層間絶縁膜を形成する工程をさらに有し、
第３配線層は、第２配線層の前記分離部側に突出する凸部を有するようにパターニングされ、
第２配線層の前記分離部を経由して第３層間絶縁膜、第２層間絶縁膜および第１層間絶縁膜を貫通し第１配線層に達するスルーホールを形成し、該スルーホール内に前記凸部を露出させ、
該スルーホールを導電体で充填し、第３配線層を第１配線層および第２配線層と電気的に接続する、上記の半導体装置の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、製造プロセスが簡便な多層配線構造を有する半導体装置およびその製造方法を提供できる。また、本発明によれば、製造プロセスが簡便でさらに配線の面積効率が向上した半導体装置およびその製造方法を提供できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態の配線レイアウトを示す平面図。
【図２】図１のＡ−Ａ’線に沿った断面図。
【図３】図１のＢ−Ｂ’線に沿った断面図。
【図４】図１のＣ−Ｃ’線に沿った断面図。
【図５】図１のＤ−Ｄ’線に沿った断面図。
【図６】図１のＥ−Ｅ’線に沿った断面図。
【発明を実施するための形態】
【００１６】
本発明の実施形態による半導体装置は、半導体基板上の下地絶縁膜と、この下地絶縁膜上の第１配線層と、第１配線層上の第１層間絶縁膜と、第１配線層と交差し第１層間絶縁膜上に設けられた第２配線層と、第２配線層上の第２層間絶縁膜と、第１配線層と第２配線層とを電気的に接続するビア導体を有している。
【００１７】
上記の第２配線層は、第１配線層との交差位置で二つに分離され、一方の側の端部と他方の側の端部との間にスペースが設けられている。前記のビア導体は、この分離スペースを埋めるように前記交差位置に設けられ、これらの端部同士を電気的に接続している。このビア導体は、この分離スペースを経由し第２層間絶縁膜および第１層間絶縁膜を貫通して下層側配線層に達している。
【００１８】
このような構造によれば、一つのスルーホール内のビア導体で、下層側配線層（第１配線層）と上層側配線層（第２配線層）とを電気的に接続するとともに、さらに上層側の導電部とこれら配線層とを電気的に接続することができる。これにより、ビア導体の形成に係る工程を簡略化することができ、製造コストを低減することができる。
【００１９】
また、上記の構造において、第２層間絶縁膜上に、基板平面において第２配線層の前記分離スペースと重ならないように延在する第３配線層と、第３配線層上の第３層間絶縁膜がさらに設けられ、第３配線層が、第２配線層の前記分離スペース側に突出する凸部を有し、前記ビア導体が、第３層間絶縁膜を貫通して前記凸部に接し、第３配線層が第１配線層及び第２配線層と電気的に接続されていてもよい。この第３配線層は、基板平面において第１配線層あるいは第２配線層と重ならないように延在し且つ隣り合うように平行に配置することができる。
【００２０】
このような構造によれば、一つのスルーホール内のビア導体で、下層側配線層（第１配線層）と上層側配線層（第２配線層）とさらに上層側の配線層（第３配線層）とを電気的に接続するとともに、さらに上層側の導電部とこれら配線層とを電気的に接続することができる。これにより、ビア導体の形成に係る工程を簡略化することができ、製造コストを低減することができる。
【００２１】
また、上記の構造において、第１配線層は、その延在方向に垂直な方向の幅が前記ビア導体の第１配線層側接続端の同方向のサイズより大きい幅広部を持ち、この幅広部内に該ビア導体が接続していてもよい。
【００２２】
このような構造によれば、第１配線層とビア導体との接続を容易にすることができる。
【００２３】
以上に説明した配線層間の接続構造は、２層間を接続する場合および３層間を接続する場合の例であるが、３層を超える配線層間の接続も同様の構造を適用して行うことができる。
【００２４】
例えば、前記の第３層間絶縁膜上に、第１配線層と第２配線層との交差位置で第１配線層あるいは第２配線層と交差する第４配線層およびその上に第４層間絶縁膜が設けられ、第４配線層はその交差位置で二つに分離されて一方の側の端部と他方の側の端部との間にスペースが設けられ、第１配線層と第２配線層と第３配線層とを接続する前記のビア導体がこの分離スペースを埋めるように設けられてこれらの端部同士が電気的に接続された構造を形成できる。この構造によれば、第１〜第４の配線層を一つのスルーホール内のビア導体で電気的に接続することができる。なお、この第４配線層は、第３配線層及び第３層間絶縁膜を設けることなく形成してもよく、この場合は、第１、第２及び第４配線層を一つのスルーホール内のビア導体で電気的接続することになる。
【００２５】
さらに、上記の第４層間絶縁膜上に、基板平面において前記分離スペースと重ならないように延在する第５配線層およびその上に第５層間絶縁膜が設けられ、第５配線層が前記分離スペース側に突出した凸部を有し、前記ビア導体が第５層間絶縁膜を貫通して前記凸部に接する構造を形成できる。この構造によれば、第１〜第５の配線層を一つのスルーホール内のビア導体で電気的に接続することができる。
【００２６】
以上に説明した配線層間の接続構造は、第１方向に延在する配線層と、第１方向に交差する第２方向に延在する配線層が層間絶縁膜を介して設けられた多層配線構造に適用することができる。
【００２７】
この多層配線構造においては、
第１方向に延在する各配線層が、第１ピッチ又はその整数倍のピッチで配置され、
第２方向に延在する各配線層が、第２ピッチ又はその整数倍のピッチで配置され、
第２方向に延在する配線層を挟んで層間方向（基板平面に垂直方向）に隣り合う第１方向に延在する配線層は、互いに第１ピッチの１／２の距離だけズレて配置され、
第１方向に延在する配線層を挟んで層間方向（基板平面に垂直方向）に隣り合う第２方向に延在する配線層は、互いに第２ピッチの１／２の距離だけズレて配置されている。基板平面における配線間スペースを十分に確保する点から、第１方向と第２方向とは垂直に交差していることが望ましい。
【００２８】
前記のビア導体は、このような多層配線構造において、上層側配線層と下層側配線層とを電気的に接続し、この上層側配線層の上方から他の配線層間を経由して下層側配線層に達するように設けられている。このビア導体は、上層側配線層から下層側配線へ至る間で他の配線層間を経由してもよいし、上層側配線層の上方から他の配線層間を経由して当該上層配線層へ達し、他の配線層間を経由することなく下層側配線層へ達してもよい。ここで、下層側配線層は前記の第１配線層に相当し、上層側配線層は前記の第２配線層に相当する。
【００２９】
このような多層配線構造では、別の方向に延在する配線層を挟んで、層間方向に隣り合い且つ同一方向に延在する配線層同士が、互いに重ならないようにズレて配置されているため、配線層に接続したビア導体を当該配線層より上層側の配線層に接触させることなく、さらに上方へ延在させることが可能になる。これにより、上層側のビア導体と下層側のビア導体とを接続するためだけの前述の島パターンを設ける必要がなくなり、配線の面積効率を高めることができる。また、上下の配線層の接続を一つのスルーホール内のビア導体で接続できるため、ビア導体の形成に係る工程を簡略化することができ、製造コストを低減することができる。
【００３０】
以下、本発明の実施形態について図面を参照して具体的に説明する。
【００３１】
図１に、第１配線層１、第２配線層２、第３配線層３及び第４配線層４を含む４層配線構造のレイアウト例を示す。図２〜６は、図１中の各切断線に対応する断面図を示す。これらの断面図に示されるように、下地絶縁膜１００上に配線層１〜４と層間絶縁膜１０１〜１０４が交互に積層されている。
【００３２】
図１に示すように、配線層１〜４はそれぞれ同一ピッチで配置されており、配線層１と配線層２が直交し、配線層２と配線層３が直交し、配線層３と配線層４が直交している。また、配線層１と配線層３は互いに半ピッチシフトして配置され、および配線層２と配線層４は互いに半ピッチシフトして配置されている。ここで、説明のために同一ピッチで配置される配線部のみを図示したが、各配線層において、配線ピッチの整数倍で幅広の配線層を設けてもよいし、配線層を抜いて当該抜かれた配線層の両側の配線層はそのままにして配線間スペースを広げてもよい。
【００３３】
配線層間を接続するためのスルーホール内の接続プラグ５は、配線層の交差位置に配置され、配線層１〜４の任意の複数配線層間を自在に接続することができる。
【００３４】
例えば、配線層１と配線層２を接続するプラグ（Ａ−Ａ’線部に配置）は、配線層１と配線層２の交差位置に配置され、さらに、配線層３および４に接触しないように、配線層３間のスペース、配線層４間のスペースに配置されている。上層側配線となる配線層２は、プラグが配置される部位において分離され、スルーホール径よりもアライメント余裕分だけ縮小したスペースが設けられている。下層側配線となる配線層１は、プラグが配置される部位に、スルーホールを受けるためにアライメント余裕分だけ配線を拡大したドッグボーン形状部が設けられている。
【００３５】
図２に、Ａ−Ａ’線に沿った断面構造を示す。スルーホールは、配線層４より上層側から開孔され、このスルーホール内のプラグ５は、配線層４間のスペース、配線層３間のスペース、及び配線層２を分離するスペースを通過して配線層１に達し、結果、配線層１と配線層２とが電気的に接続されている。このプラグは、配線層２に接触し、配線層３、４には接触していない。このように本例の構造では、プラグを、上下の配線層間を接続するとともに他の配線層に接することなく上方へ延在させることができるため、配線の面積効率を高めることができる。なお、図１には示されていないが、この多層配線構造より下層側のＭＯＳデバイス等の素子と接続するためのコンタクトプラグ１０や、この多層配線構造より上層側の配線１１が必要に応じて形成される。
【００３６】
配線層２と配線層３を接続するプラグ（Ｂ−Ｂ’線部に配置）は、配線層２と配線層３の交差位置に配置され、さらに、配線層４に接触しないように、配線層４間のスペースに配置されている。上層側配線となる配線層３は、プラグが配置される部位において分離され、スルーホール径よりもアライメント余裕分だけ縮小したスペースが設けられている。下層側配線となる配線層２は、プラグが配置される部位に、スルーホールを受けるためにアライメント余裕分だけ配線を拡大したドッグボーン形状部が設けられている。
【００３７】
図３に、Ｂ−Ｂ’線に沿った断面構造を示す。スルーホールは、配線層４より上層側から開孔され、このスルーホール内のプラグ５は、配線層４間のスペース、及び配線層３を分離するスペースを通過して配線層２に達し、結果、配線層２と配線層３が電気的に接続されている。このプラグは、配線層３に接触し、配線層４には接触していない。このように本例の構造では、プラグを、上下の配線層間を接続するとともに他の配線層に接することなく上方へ延在させることができるため、配線の面積効率を高めることができる。また、高選択エッチングによるスルーホール形成時に、配線層２のドッグボーン形状部でエッチングが止まるため、プラグが配線層１に達することはない。
【００３８】
配線層３と配線層４を接続するプラグ（Ｃ−Ｃ’線部に配置）は、配線層３と配線層４の交差位置に配置されている。上層側配線となる配線層４は、プラグが配置される部位において分離され、スルーホール径よりもアライメント余裕分だけ縮小したスペースが設けられている。下層側配線となる配線層３は、プラグが配置される部位に、スルーホールを受けるためにアライメント余裕分だけ配線を拡大したドッグボーン形状部が設けられている。
【００３９】
図４に、Ｃ−Ｃ’線に沿った断面構造を示す。スルーホールは、配線層４より上層側から開孔され、このスルーホール内のプラグ５は、配線層４を分離するスペースを通過して配線層３に達し、結果、配線層３と配線層４とが電気的に接続されている。本例の構造によれば、プラグを、上下の配線層間を接続するとともにさらに上方へ延在させることができる。また、高選択エッチングによるスルーホール形成時に、配線層３のドッグボーン形状部でエッチングが止るため、プラグが配線層１、２に達することはない。なお、図１には示されていないが、この多層配線構造より下層側のＭＯＳデバイス等の素子と接続するためのコンタクト１０が必要に応じて形成される。
【００４０】
配線層１と配線層４を接続するプラグ（Ｄ−Ｄ’線部に配置）は、配線層１と配線層４の交差位置に配置され、さらに、配線層２、３に接触しないように、配線層２間のスペース及び配線層３間のスペースに配置されている。上層側配線となる配線層４は、プラグが配置される部位において分離され、スルーホール径よりもアライメント余裕分だけ縮小したスペースが設けられている。下層側配線となる配線層１は、プラグが配置される部位に、スルーホールを受けるためにアライメント余裕分だけ配線を拡大したドッグボーン形状部が設けられている。
【００４１】
図５に、Ｄ−Ｄ’線に沿った断面構造を示す。スルーホールは、配線層４より上層側から開孔され、このスルーホール内のプラグ５は、配線層４を分離するスペース、配線層３間のスペース、及び配線層２間のスペースを通過して配線層１に達し、結果、配線層１と配線層４が電気的に接続されている。このプラグは、配線層４に接触し、配線層２、３には接触していない。このように本例の構造では、上下の配線層間を他の配線層に接することなくプラグで接続することができるため、配線の面積効率を高めることができる。また、高選択エッチングによるスルーホール形成時に、配線層１のドッグボーン形状部でエッチングが止まるため、プラグが下地の層間絶縁膜１００を貫通することはない。なお、図１には示されていないが、この多層配線構造より上層側の配線１１が必要に応じて形成される。
【００４２】
配線層１と配線層２と配線層４を接続するプラグ（Ｅ−Ｅ’線部に配置）は、配線層１と配線層２との交差位置に配置され、さらに、配線層３と接しないように配線層３間のスペースに配置されている。
【００４３】
最上層側の配線層４は、配線層１との交差部に、配線層２と配線層１との交差位置側に突出する凸部が設けられ、配線層４間を通過するプラグとこの凸部が接触している。この凸部は、スルーホールとアライメント余裕分だけ重なるように配置される。
【００４４】
配線層１に対して上層側配線層となる配線層２は、プラグが配置される部位において分離され、スルーホール径よりもアライメント余裕分だけ縮小したスペースが設けられている。下層側配線となる配線層１は、プラグが配置される部位に、スルーホールを受けるためにアライメント余裕分だけ配線を拡大したドッグボーン形状部が設けられている。
【００４５】
図６に、Ｅ−Ｅ’線に沿った断面構造を示す。スルーホールは、配線層４より上層側から開孔され、このスルーホール内のプラグ５は、配線層４間、配線層３間のスペース、及び配線層２を分離するスペースを通過して配線層１に達し、結果、配線層１と配線層２と配線層４とが電気的に接続されている。このプラグは、配線層４の凸部に接触し、配線層２のスペース両側部に接触し、配線層３には接触していない。このような配線構造では、１回のスルーホール形成で三層以上の配線間の接続を行うことができるため、製造工程を簡略化でき、また、配線の面積効率や配線の接続の自由度を高めることができる。また、高選択エッチングによるスルーホール形成時に、配線層１のドッグボーン形状部でエッチングが止まるため、プラグが下地の層間絶縁膜１００を貫通することはない。なお、図１には示されていないが、この多層配線構造より下層側のＭＯＳデバイス等の素子と接続するためのコンタクトプラグ１０や、この多層配線構造より上層側の配線１１が必要に応じて形成される。
【００４６】
上述の多層配線構造は以下のようにして作製することができる。
【００４７】
半導体基板上にＭＯＳトランジスタ等の素子を形成した後、多層配線構造の下地となる絶縁膜１００を形成する。この下地絶縁膜に素子に達するコンタクトホールを形成し、図２に示すようにタングステン等の導電体を充填してコンタクトプラグ１０を形成する。
【００４８】
次に、通常の配線形成方法に従って、配線層と層間絶縁膜を交互に形成し、配線層１〜４を含む多層配線構造を形成する。例えば、絶縁膜に溝を形成し、この溝を充填するように銅膜を形成し、ＣＭＰ（化学的機械的研磨）により溝の外の銅膜を除去して、溝内の銅からなる埋め込み配線を形成することができる（ダマシン法）。その際、互いに接続される配線層の上層側配線層に前述の分離スペース又は凸部が形成されるように溝パターンを形成する。
【００４９】
次に、通常のリソグラフィ技術とドライエッチング技術を用いて、配線層４上の絶縁膜から配線層１に達するスルーホールを形成する。次いで、このスルーホールに銅等の導電材を充填してプラグ５を形成する。必要に応じて、図２に示すように配線１１を形成する。この配線１１は、デュアルダマシン法により、プラグと一体に形成してもよい。
【００５０】
なお、図示していないが、ダマシン法やデュアルダマシン法を用いる場合は、必要に応じて、溝パターンやスルーホールの形成のためのエッチングストップ膜を設けてもよく、また、溝やスルーホール内に、ＴｉＮやＴａ、ＴａＮ等からなるバリア膜を設けてもよい。
【符号の説明】
【００５１】
１  第１配線層
２  第２配線層
３  第３配線層
４  第４配線層
５  接続プラグ
１０．多層配線構造より下層側の導電部と接続するプラグ（コンタクトプラグ）
１１  多層配線構造より上層側の配線
１００  下地絶縁膜
１０１  層間絶縁膜
１０２  層間絶縁膜
１０３  層間絶縁膜
１０４  層間絶縁膜
【図１】
2010177276.tif 000003
【図２】
2010177276.tif 000004
【図３】
2010177276.tif 000005
【図４】
2010177276.tif 000006
【図５】
2010177276.tif 000007
【図６】
2010177276.tif 000008