(57)【要約】【課題】半導体装置の実装性の向上を図る。【解決手段】封止部３と、半導体チップ２を支持するタブ１ｂと、タブ１ｂを支持するタブ吊りリードと、タブ１ｂの周囲に配置された複数のリード１ａと、リードフレーム１の切断時にリード１ａや前記タブ吊りリードの切断端部に形成され、かつリード１ａや前記タブ吊りリードの被接続面１ｄから突出せずに引っ込んだ切断バリ１ｉと、半導体チップ２のパッドとリード１ａとを接続するワイヤとからなり、リードフレーム１の切断部１ｋに薄肉部である凹部１ｊが形成されたことにより、ブレード６を用いたリード切断によって形成された切断バリ１ｉの先端が、リード１ａや前記タブ吊りリードの被接続面１ｄから突出せずに引っ込んだ状態となり、これによって、リード１ａや前記タブ吊りリードの被接続面１ｄの平坦度を向上させ、ＱＦＮの実装性の向上を図る。【選択図】図６
2010177692.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）表面に半導体チップが搭載されたチップ搭載部、前記チップ搭載部に一端部が接続された吊りリード、および前記チップ搭載部の周囲に配置された複数のリードを有するリードフレームを準備する工程と、
（ｂ）前記半導体チップの表面に形成された複数のパッドと前記複数のリードとをそれぞれ複数のワイヤにより電気的に接続する工程と、
（ｃ）前記半導体チップ、前記ワイヤ、前記チップ搭載部の一部、および前記リードの一部を覆う封止体を形成する工程と、
（ｄ）前記リードをダイシングブレードにより切断する工程と、を有し、
前記リードは第１部分と、前記第１部分よりも厚さが薄く、かつ幅が狭い第２部分と、を有し、
前記（ｂ）工程は、前記リードの前記第１部分に前記ワイヤを電気的に接続させ、
前記（ｄ）工程は、前記リードの前記第２部分を切断することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記（ｃ）工程は、前記リードの前記第２部分が、前記封止体により覆われるように行うことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記（ｄ）工程は、前記封止体と前記リードの前記第２部分とを同時に切断することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記（ｃ）工程は、前記リードの前記第２部分が、前記封止体の外側に位置するように行うことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法であって、
前記リードの前記第２部分は、前記リードの表面に凹部が形成されていることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法であって、
前記リードの前記第２部分は、前記リードの裏面に凹部が形成されていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法であって、
前記リードの前記第２部分は、前記リードの表裏面に凹部が形成されていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項５，６または７に記載の半導体装置の製造方法であって、
前記凹部の幅は、前記ダイシングブレードの幅よりも広いことを特徴とする半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法であって、
前記リードフレームは、複数のパッケージがマトリクス配列で形成されており、前記（ｄ）工程を行うことにより、パッケージに個片化することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法であって、
前記リードの前記第２部分は、前記パッケージ間に位置することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９に記載の半導体装置の製造方法であって、
前記（ｄ）工程は、前記パッケージ間のダイシングラインに沿って、前記ダイシングブレードを進行させることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項９に記載の半導体装置の製造方法であって、
前記リードの前記第２部分は、平面視において、ダイシングラインと重なる位置にあることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１に記載の半導体装置の製造方法であって、
前記リードフレームの前記ダイシングラインの直交箇所に対応した部分には貫通孔が設けられていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１１に記載の半導体装置の製造方法であって、
前記リードの前記第２部分には第１凹部が設けられており、前記リードフレームの前記ダイシングラインの直交箇所に対応した部分には第２凹部が設けられており、前記第２凹部の凹み深さは、前記第１凹部の凹み深さよりも深いことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造技術に関し、特に、リードフレームを用いて組み立てる半導体装置の実装性向上に適用して有効な技術に関する。
【背景技術】
【０００２】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
小形化を図った半導体装置として、ＱＦＮ（Quad Flat Non-leaded Package) と呼ばれる半導体チップより若干大きい程度の小形半導体パッケージが開発されており、モールドによって形成された封止部の裏面の周縁部に外部端子となる複数のリードが露出して配置され、このような構造の半導体パッケージは、ペリフェラル形と呼ばれている。
【０００４】
ＱＦＮの組み立てでは、モールド金型の１つのキャビティで複数の半導体チップを一括してモールドし、モールド後に、一括した封止部をリードフレームとともにダイシング用のブレードによって切断分離して個片化する組み立て方式が考案されている。
【０００５】
なお、リードフレームを用いて組み立てるＱＦＮの構造については、例えば、非特許文献１に記載されている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】株式会社プレスジャーナル１９９８年７月２７日発行、「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｗｏｒｌｄ増刊号'9９半導体組立・検査技術」、５３〜５７頁
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、前記した技術のＱＦＮの組み立てでは、モールド後、リードを切断した際に、リード（吊りリードも含む）の被接続面には切断バリが突出する。特に、ブレードの移動方向がＸ方向とＹ方向とで交差する箇所は２度切りとなるため、切断バリが、ＱＦＮの角部のリードに大きく形成され、その被接続面に突出した状態となる。
【０００８】
これによって、リードの被接続面の平坦度が悪くなり、完成後のＱＦＮの実装性が低下することが問題となる。
【０００９】
本発明の目的は、実装性の向上を図る半導体装置の製造方法を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】
すなわち、本発明の半導体装置の製造方法は、（ａ）チップ搭載部、前記チップ搭載部を支持する複数の吊りリード、及び前記チップ搭載部の周囲に配置された複数のリードを備えた複数のパッケージ領域と、前記複数のパッケージ領域のうち、互いに隣接するパッケージ領域間に位置し、前記複数のリードのそれぞれの厚さよりも薄く形成され、前記複数の吊りリードのそれぞれと前記複数のリードのそれぞれを支持する切断部とを有するリードフレームを準備する工程；（ｂ）複数のパッドが形成された主面を有する半導体チップを複数個準備し、前記複数の半導体チップを前記複数のパッケージ領域の前記チップ搭載部上にそれぞれ搭載する工程；（ｃ）前記半導体チップの前記複数のパッドと前記複数のリードを複数のワイヤでそれぞれ電気的に接続する工程；（ｄ）前記複数のリードのそれぞれの一部が露出するように、前記複数の半導体チップ、前記複数のワイヤ、及び前記複数のパッケージ領域を樹脂で封止する工程；（ｅ）前記切断部の幅よりも細い幅から成るブレードを準備し、前記ブレードのエッジ部が前記切断部内に位置するように、前記切断部に沿って前記ブレードを走行させ、前記複数のパッケージ領域を分割する工程；を含むものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００１４】
（１）．半導体チップを支持可能な薄板部材の切断部にダイシングラインに対応して凹部が形成され、この凹部でブレードによって分割することにより、切断バリの大きさを小さくすることができ、各外部端子において被接続面への切断バリの突出を防ぐことができる。その結果、外部端子の被接続面の平坦度を向上でき、半導体装置の実装性の向上を図ることができる。
【００１５】
（２）．切断部に、ブレードの厚さと同じ間隔で少なくとも２列に凹部が形成されていることにより、切断時にブレードのエッジ部を凹部に配置することができ、切断バリの大きさを確実に小さくすることができる。その結果、外部端子の被接続面の平坦度をさらに向上でき、半導体装置の実装性を高めることができる。
【００１６】
（３）．切断部に、ダイシングラインに対応した凹部と、ダイシングラインの直交箇所に対応して前記凹部より深い他の凹部または貫通孔とが形成されていることにより、前記直交箇所で２度切りされてもその際に形成される切断バリの大きさを小さくすることができる。これにより、半導体装置の角部の外部端子において被接続面への切断バリの突出を確実に防ぐことができる。
【図面の簡単な説明】
【００１７】
【図１】（ａ),（ｂ),（ｃ）は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の一例であるＱＦＮの構造を示す図であり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。
【図２】図１に示すＱＦＮの構造を示す拡大断面図である。
【図３】図１に示すＱＦＮの製造における組み立て手順の一例を示すプロセスフロー図である。
【図４】図１に示すＱＦＮの組み立てに用いられるリードフレームの構造を示す部分平面図である。
【図５】（ａ),（ｂ）は図３に示す組み立て手順におけるモールド後の状態の一例を示す図であり、（ａ）は平面図、（ｂ）は側面図である。
【図６】（ａ),（ｂ),（ｃ）は図３に示す組み立て手順における切断時の状態の一例を示す図であり、（ａ）は切断前の部分断面図、（ｂ）は（ａ）のＡ部の拡大部分断面図、（ｃ）は切断後の部分断面図である。
【図７】（ａ),（ｂ) は図６に示すリードフレームの凹部に対する変形例の凹部の形状を示す図であり、（ａ）は切断前の部分断面図、（ｂ）は（ａ）のＢ部の拡大部分断面図である。
【図８】図６に示すリードフレームに対する変形例のリードフレームの形状を示す部分平面図である。
【図９】（ａ),（ｂ) は図６に示すリードフレームの凹部に対する変形例の凹部の形状を示す拡大部分断面図である。
【図１０】本発明の他の実施の形態の半導体装置の製造方法における一括モールド後の個片化の方法を示す断面図である。
【図１１】（ａ),（ｂ),（ｃ）は本発明の他の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置であるＬＧＡの構造を示す図であり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。
【図１２】図１１に示すＬＧＡの構造を示す拡大断面図である。
【図１３】図１１に示すＬＧＡの組み立てに用いられる配線基板の構造を示す平面図である。
【図１４】（ａ),（ｂ) は図１３に示す配線基板のＣ部の構造を示す図であり、（ａ）は表面側（チップ搭載側）の拡大平面図、（ｂ）は拡大底面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
図１は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の一例であるＱＦＮの構造を示す図であり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図、図２は図１に示すＱＦＮの構造を示す拡大断面図、図３は図１に示すＱＦＮの製造における組み立て手順の一例を示すプロセスフロー図、図４は図１に示すＱＦＮの組み立てに用いられるリードフレームの構造を示す部分平面図、図５は図３に示す組み立て手順におけるモールド後の状態の一例を示す図であり、（ａ）は平面図、（ｂ）は側面図、図６は図３に示す組み立て手順における切断時の状態の一例を示す図であり、（ａ）は切断前の部分断面図、（ｂ）は（ａ）のＡ部の拡大部分断面図、（ｃ）は切断後の部分断面図、図７は図６に示すリードフレームの凹部に対する変形例の凹部の形状を示す図であり、（ａ）は切断前の部分断面図、（ｂ）は（ａ）のＢ部の拡大部分断面図、図８は図６に示すリードフレームに対する変形例のリードフレームの形状を示す部分平面図、図９は図６に示すリードフレームの凹部に対する変形例の凹部の形状を示す拡大部分断面図である。
【００２０】
図１に示す本実施の形態の半導体装置の製造方法によって組み立てられる半導体装置は、図４に示すリードフレーム（薄板部材）１を用い、かつこのリードフレーム１の片方の面である表面（チップ搭載側の面）側にモールドによって図１に示す封止部３が形成される片面モールドの樹脂封止形の小形半導体パッケージであり、さらに、封止部３の裏面３ａの周縁部に複数のリード１ａの被接続面１ｄを露出させて配置したペリフェラル形のものでもあり、前記半導体装置の一例として、ＱＦＮ５を取り上げて説明する。
【００２１】
したがって、ＱＦＮ５の各リード１ａは、封止部３に埋め込まれたインナリードと、封止部３の裏面３ａの周縁部に露出するアウタリードとの両者の機能を兼ねている。
【００２２】
図１、図２を用いて、ＱＦＮ５の詳細構成について説明すると、半導体チップ２が樹脂封止されて形成された封止部３と、半導体チップ２を支持するチップ支持面１ｃを備えたタブ（チップ搭載部）１ｂと、タブ１ｂを支持するとともに封止部３の裏面３ａの周縁部の４つの角部に露出して配置されたタブ吊りリード１ｅと、タブ１ｂの周囲に配置され、かつ封止部３の裏面３ａの周縁部に並んで被接続面１ｄを露出して配置された複数のリード１ａと、リードフレーム１の切断時にリード１ａやタブ吊りリード１ｅの切断端部に形成され、かつリード１ａやタブ吊りリード１ｅの被接続面１ｄから突出せずに引っ込んだ図６（ｃ）に示す切断バリ（バリ）１ｉと、半導体チップ２の表面電極であるパッド２ａとこれに対応するリード１ａとを接続するボンディング用のワイヤ４とからなる。
【００２３】
すなわち、図４、図５に示すリードフレーム１の切断部１ｋに、図６に示すような薄肉部である凹部１ｊが形成されたことにより、切断用のブレード６によってリード切断が行われた際に形成される切断バリ１ｉの先端が、図６（ｃ）に示すように、リード１ａやタブ吊りリード１ｅの被接続面１ｄから突出せずに引っ込んだ状態となるものであり、これによって、リード１ａやタブ吊りリード１ｅの被接続面１ｄの平坦度を向上させ、その結果、ＱＦＮ５の実装性の向上を図ることができる。
【００２４】
なお、図２に示すように、半導体チップ２は、タブ１ｂのチップ支持面１ｃ上にダイボンド材（例えば、銀ペーストなど）１２によって固定されている。
【００２５】
また、ＱＦＮ５の封止部３の裏面３ａの周縁部に並んで配置された外部端子であるリード１ａの被接続面１ｄには、厚さ１０μｍ程度の半田メッキ層１０が形成されている。
【００２６】
また、タブ１ｂ、タブ吊りリード１ｅおよび各リード１ａは、例えば、銅などの薄板材によって形成され、その厚さは、0.１５〜0.２ｍｍ程度である。
【００２７】
さらに、半導体チップ２のパッド２ａとこれに対応するリード１ａとを接続するワイヤ４は、例えば、金線などである。
【００２８】
また、封止部３は、モールド方法による樹脂封止によって形成され、その際用いられる封止用樹脂は、例えば、熱硬化性のエポキシ樹脂などである。
【００２９】
次に、本実施の形態によるＱＦＮ５（半導体装置）の製造方法を図３に示すプロセスフロー図にしたがって説明する。
【００３０】
まず、図２に示す半導体チップ２を支持可能な複数のチップ搭載部であるタブ１ｂと、タブ１ｂをその角部で支持するタブ吊りリード１ｅと、タブ１ｂの周囲に配置され、かつ樹脂封止された際に封止部３の裏面３ａの周縁部に露出する被接続面１ｄを備えた複数のリード１ａと、タブ１ｂおよびその周囲のリード１ａを区画する切断部１ｋとからなり、この切断部１ｋに、分割用のダイシングライン１ｈに対応して図６に示すような凹部１ｊ
が形成された図４に示す薄板部材であるリードフレーム１を準備する（ステップＳ１）。
【００３１】
なお、図４に示す点線部は、モールド後のモールドライン１ｎである。
【００３２】
また、凹部１ｊは、図６（ｂ）に示すように、リード１ａの基本板厚（Ｔ）が、例えば、0.２ｍｍで、かつブレード６の幅（Ｌ１）を１００μｍとすると、その深さ（Ｚ１もしくはＺ２）は、大凡３０μｍ程度であり、さらに、凹部１ｊの幅（Ｌ２）は、１５０μｍ程度である。つまり、凹部１ｊの幅は、ブレード６の幅より大きく（幅広）する。
【００３３】
ただし、複数の凹部１ｊを形成して１つの凹部１ｊと見立てる場合は、一方の端部の凹
部１ｊから反対側の端部の凹部１ｊまでの距離をブレード６の幅より大きくすればよい。
【００３４】
さらに、凹部１ｊの深さは、３０μｍに限らず、発生する切断バリ１ｉの量（高さ）に応じて設定するものである。
【００３５】
また、凹部１ｊは、リードフレーム１の切断部１ｋにおいて、図５（ａ) に示すダイシングライン１ｈに対応して形成されており、その際、図６（ａ),（ｂ）に示すように、その表裏両面に形成されていることが好ましく、これにより、切断時の切断バリ１ｉの大きさを極力小さくできる。
【００３６】
したがって、ＱＦＮ個片化への切断時には、ダイシングライン１ｈに対応して形成された凹部１ｊを、この凹部１ｊに沿ってブレード６をＸ方向およびＹ方向に移動させて切断する。
【００３７】
なお、凹部１ｊは、図９（ａ),（ｂ）の変形例に示すように、リードフレーム１の表面１ｇまたは裏面１ｌの何れか一方のみに形成されていてもよい。
【００３８】
また、凹部１ｊは、図７（ａ),（ｂ）の変形例に示すように、分割用のブレード６の厚さとほぼ同じ間隔程度に少なくとも２列に形成されていることが好ましい。
【００３９】
このようにすれば、切断時に、ブレード６のエッジすなわちブレード６の表裏両側の周縁部をそれぞれ凹部１ｊの窪み箇所に配置することができ、切断によって形成される切断バリ１ｉの大きさを極力小さくすることができる。
【００４０】
ただし、凹部１ｊの数は、２列以上設けてもよい。
【００４１】
また、図８の変形例に示すように、切断部１ｋに、ダイシングライン１ｈに対応した凹部１ｊと、ダイシングライン１ｈの直交箇所に対応した貫通孔１ｍとが形成されたリードフレーム１であってもよい。
【００４２】
これにより、ブレード６のＸ方向とＹ方向とへの走行によってダイシングライン１ｈの直交箇所で２度切りが行われても、そこで発生する切断バリ１ｉを小さくできる。
【００４３】
なお、ダイシングライン１ｈの直交箇所に設けられるのは、必ずしも貫通孔１ｍでなくてもよく、凹部１ｊより深い溝（他の凹部）などであってもよい。
【００４４】
ここで、リードフレーム１は、１枚のリードフレーム１から複数個のＱＦＮ５を製造することが可能な短冊状の細長い多連のものであり、さらに、１枚のリードフレーム１上でマトリクス配列でＱＦＮ５を製造可能とするものであり、したがって、１枚のリードフレーム１には、１個のＱＦＮ５に対応したパッケージ領域がマトリクス配列で複数個形成されている。
【００４５】
また、リードフレーム１は、例えば、銅（Ｃｕ）などによって形成された薄板材であり、その厚さは、例えば、0.１５〜0.２ｍｍ程度であるが、前記材料や前記厚さなどは、これらに限定されるものではない。
【００４６】
その後、主面２ｂに半導体集積回路が形成された半導体チップ２を準備し、この半導体チップ２の裏面２ｃとリードフレーム１のタブ１ｂのチップ支持面１ｃとを接合するステップＳ２に示すダイボンディング（ペレットボンディングまたはチップマウントともいう）を行う。
【００４７】
すなわち、リードフレーム１のタブ１ｂのチップ支持面１ｃに半導体チップ２を搭載する。
【００４８】
その際、リードフレーム１のタブ１ｂにダイボンド材（例えば、銀ペーストなど）１２を介して主面２ｂを上方に向けて半導体チップ２を固定する。
【００４９】
続いて、図２に示すように、半導体チップ２のパッド２ａとこれに対応するリード１ａのボンディング面１ｆとをボンディング用のワイヤ４によってワイヤボンディングして接続する（ステップＳ３）。
【００５０】
その後、ステップＳ４に示すモールド（ここでは、トランスファーモールド）によって半導体チップ２を樹脂封止してリードフレーム１の表面１ｇ側に封止部３を形成する（片面モールドを行う）。
【００５１】
ここでは、モールド金型のキャビティとＱＦＮ５とが１対１に対応した前記モールド金型を用いてモールドを行う。
【００５２】
これによって、図５（ａ),（ｂ）に示すように、リードフレーム１上に複数の封止部３がマトリクス配置で形成される。
【００５３】
その後、封止部３から突出する各リード１ａおよびタブ吊りリード１ｅをリードフレーム１から切断分離するステップＳ５に示すリード切断（個片化）を行う。
【００５４】
その際、リードフレーム１の切断部１ｋにおいてダイシングライン１ｈに対応して形成された凹部１ｊ上に、分割用のブレード６をＸ方向およびＹ方向に走行させてＱＦＮ５ごとに（ここではタブ１ｂごとに）分割する。
【００５５】
切断時、図６（ｂ）に示すように、凹部１ｊをブレード６が走行するため、その際に形成される図６（ｃ）に示す切断バリ１ｉをリード１ａの被接続面１ｄから突出させずに分割できる。
【００５６】
なお、図７（ａ),（ｂ）に示すように、分割用のブレード６の厚さとほぼ同じ間隔程度に少なくとも２列に凹部１ｊが形成されていることにより、ブレード６のエッジすなわちブレード６の両周縁部をそれぞれ凹部１ｊの窪み箇所に配置して切断することができ、これによって、切断バリ１ｉの大きさを小さくすることができる。
【００５７】
また、図８に示すように、切断部１ｋのダイシングライン１ｈの直交箇所に貫通孔１ｍが形成されていることにより、ブレード６のＸ方向とＹ方向との走行によってダイシングライン１ｈの直交箇所で２度切りが行われた際にも、そこで発生する切断バリ１ｉを小さくできる。
【００５８】
すなわち、ＱＦＮ５の角部に形成される切断バリ１ｉを小さくすることができる。
【００５９】
個片化によって、図１および図２に示すＱＦＮ５の完成となる（ステップＳ６）。
【００６０】
本実施の形態のＱＦＮ５（半導体装置）の製造方法によれば、以下のような作用効果が得られる。
【００６１】
すなわち、半導体チップ２を支持可能なリードフレーム１の切断部１ｋにダイシングライン１ｈに対応して凹部１ｊが形成され、この凹部１ｊでブレード６によって分割することにより、切断バリ１ｉの大きさを小さくすることができ、各リード１ａ（タブ吊りリード１ｅも含む）において被接続面１ｄへの切断バリ１ｉの突出を防ぐことができる。
【００６２】
その結果、リード１ａの被接続面１ｄの平坦度を向上でき、したがって、ＱＦＮ５の実装性の向上を図ることができる。
【００６３】
なお、切断部１ｋに、ブレード６の厚さとほぼ同じ間隔で２列に凹部１ｊが形成されていることにより、切断時にブレード６のエッジ部を凹部１ｊに配置することができる。
【００６４】
その結果、切断バリ１ｉの大きさを確実に小さくすることができ、各リード１ａにおいて被接続面１ｄへの切断バリ１ｉの突出をさらに防ぐことができる。
【００６５】
これにより、リード１ａの被接続面１ｄの平坦度をさらに向上でき、ＱＦＮ５の実装性を高めることができる。
【００６６】
また、本実施の形態のように、薄板部材がリードフレーム１であり、その切断部１ｋに、図８に示すように、ダイシングライン１ｈに対応した凹部１ｊと、ダイシングライン１ｈの直交箇所に対応した貫通孔１ｍとが形成されていることにより、ダイシングライン１ｈの直交箇所でＸ方向とＹ方向とで２度切りされてもその際に形成される切断部１ｋの大きさを小さくすることができる。
【００６７】
これにより、ＱＦＮ５の角部のリード１ａ（ここでは、特にタブ吊りリード１ｅ）において、被接続面１ｄへの切断バリ１ｉの突出を確実に防ぐことができる。
【００６８】
その結果、ＱＦＮ５の角部のリード１ａおよびタブ吊りリード１ｅの被接続面１ｄの平坦度を向上でき、ＱＦＮ５の実装性を高めることができる。
【００６９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７０】
例えば、前記実施の形態では、図５に示すように、１つのＱＦＮ５に相当する領域を別々のキャビティでモールドしてリードフレーム１上に複数の封止部３を形成する場合について説明したが、ＱＦＮ５の製造方法としては、図３に示すステップＳ４のモールド工程において、図１０に示す他の実施の形態のモールド方法のように複数のＱＦＮ５に相当する領域を一括してモールド（以降、一括モールドという）した後、これによって形成された一括封止部７とリードフレーム１とをブレード６を用いて一緒に分割切断して個片化するものであってもよい。
【００７１】
前記一括モールドによる製造方法であっても、リードフレーム１の切断部１ｋに凹部１ｊが形成されていることにより、切断バリ１ｉの大きさを小さくすることができ、前記一括モールドによって組み立てたＱＦＮ５の実装性を向上できる。
【００７２】
また、前記実施の形態では、薄板部材がリードフレーム１であり、かつこのリードフレーム１を用いて製造される半導体装置がＱＦＮ５の場合について説明したが、前記半導体装置は、切断部１ｋに凹部１ｊが形成されたリードフレーム１を用いて製造するものであれば、ＱＦＮ５以外の半導体装置であってもよい。
【００７３】
さらに、前記薄板部材は、リードフレーム１に限らず、図１１〜１４に示す他の実施の形態のように、配線基板８であってもよい。
【００７４】
ここで、図１１（ａ),（ｂ),（ｃ）および図１２に示す半導体装置は、図１３に示す多数個取り基板である配線基板８を用いて組み立てられたＬＧＡ（Land Grid Array)１１である。
【００７５】
図１３に示す配線基板８において、各ＬＧＡ１１に対応した領域が、図１４（ａ),（ｂ）に示すパッケージ基板９であり、図６に示す凹部１ｊと同様の薄肉部が形成された配線基板８を用い、この配線基板８の各パッケージ基板９に半導体チップ２を搭載し、さらに、ワイヤ４で接続した後、一括モールドを行って、その後、配線基板８の前記薄肉部でブレード６によって各パッケージ基板９ごとに分割個片化するものであり、これによって組み立てられたものが図１１および図１２に示すＬＧＡ１１である。
【００７６】
ＬＧＡ１１のパッケージ基板９は、ガラス入りエポキシ樹脂などからなる基材９ａ上に銅配線９ｂが形成され、この銅配線９ｂを絶縁膜であるソルダレジスト９ｃによって覆ったものであり、半導体チップ２が搭載される面と反対側の面である裏面９ｅには、平坦な外部リード９ｄが、図１１（ｃ）に示すように、アレイ状に配置されている。
【００７７】
なお、ＬＧＡ１１では、図１２に示すようにパッケージ基板９の裏面９ｅと、外部リード９ｄの露出面とがほぼ同じ高さであるため、配線基板８を切断した際に発生する切断バリ１ｉ（図６（ｃ）参照）の影響を受け易い。
【００７８】
したがって、配線基板８に、図６に示す凹部１ｊと同様の薄肉部を形成することは、非常に有効である。
【００７９】
また、配線基板８を用いて組み立てる半導体装置は、ＢＧＡ（Ball Grid Array)などであってもよい。
【産業上の利用可能性】
【００８０】
本発明は、半導体装置の製造技術に好適である。
【符号の説明】
【００８１】
１  リードフレーム（薄板部材）
１ａ  リード
１ｂ  タブ（チップ搭載部）
１ｃ  チップ支持面
１ｄ  被接続面
１ｅ  タブ吊りリード
１ｆ  ボンディング面
１ｇ  表面
１ｈ  ダイシングライン
１ｉ  切断バリ（バリ）
１ｊ  凹部
１ｋ  切断部
１ｌ  裏面
１ｍ  貫通孔
１ｎ  モールドライン
２  半導体チップ
２ａ  パッド
２ｂ  主面
２ｃ  裏面
３  封止部
３ａ  裏面
４  ワイヤ
５  ＱＦＮ（半導体装置）
６  ブレード
７  一括封止部
８  配線基板（薄板部材）
９  パッケージ基板
９ａ  基材
９ｂ  銅配線
９ｃ  ソルダレジスト
９ｄ  外部リード
９ｅ  裏面
１０  半田メッキ層
１１  ＬＧＡ（半導体装置）
１２  ダイボンド材
【図１】
2010177692.tif 000003
【図２】
2010177692.tif 000004
【図３】
2010177692.tif 000005
【図４】
2010177692.tif 000006
【図５】
2010177692.tif 000007
【図６】
2010177692.tif 000008
【図７】
2010177692.tif 000009
【図８】
2010177692.tif 000010
【図９】
2010177692.tif 000011
【図１０】
2010177692.tif 000012
【図１１】
2010177692.tif 000013
【図１２】
2010177692.tif 000014
【図１３】
2010177692.tif 000015
【図１４】
2010177692.tif 000016