(57)【要約】【課題】電極パッドのピッチと同程度にまで狭ピッチで高密度、高い位置精度に配置され、且つ接触端子高さが従来より、より高い薄膜プローブシートを構成したプローブカードを用い、多数の電極パッドや複数のチップの電極パッドに対する同時接続にも対応することのできる半導体チップの検査技術を提供する。【解決手段】半導体チップの高集積化に伴う狭ピッチ且つ高密度な電極パッドへの接触、および半導体チップの検査を行なう高精度な薄膜プローブシートとして、尖った先端を有し、電極パッドと同程度に高密度化および狭ピッチ化した微細接触端子周辺領域に選択的に除去可能な金属膜を２層階段状に配設することにより、接触端子１９の上部周囲を絶縁膜で覆い、且つ大きな空間領域を形成することで、検査工程での異物によるダメージの発生を大幅に低減し、微細化と同時に耐久性が向上した半導体チップ検査装置を供する。【選択図】図１２
2010276541.tif 000002
【特許請求の範囲】
【請求項１】
被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁層のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、且つ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートであって、
前記複数の接触端子の形状が四角錐または四角錐台形状であり、前記接触端子を構成する第１の金属膜の周辺領域に選択的に除去可能な第２の金属膜および第３の金属膜を配設し、前記第２の金属膜および前記第３の金属膜を後工程で除去することで前記接触端子間に隙間を設け、前記接触端子の高さを高くしたことを特徴とする薄膜プローブシート。
【請求項２】
被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁層のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、且つ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートであって、
前記薄膜プローブシートを構成する基材シートは前記複数の接触端子が配設される領域が周辺の領域の表面より低いことを特徴とする薄膜プローブシート。
【請求項３】
被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁層のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、且つ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートであって、
前記複数の接触端子を構成する第１の金属膜の周辺領域に選択的に除去可能な第２の金属膜および第３の金属膜を配設し、前記第３の金属膜を前記接触端子外側にずらして前記第２の金属膜上に階段状に形成することにより、前記接触端子の周辺が絶縁膜を構成する樹脂基材で覆われたことを特徴とする薄膜プロ−ブシート。
【請求項４】
請求項１〜３のいずれか１項に記載の薄膜プローブシートにおいて、
前記接触端子は、ニッケル、ロジウム、パラジウム、イリジウム、ルテニウム、タングステン、クロム、銅、または錫からなる群より選択された少なくとも１種の金属、あるいは前記金属の合金膜を積層した構成であることを特徴とする薄膜プローブシート。
【請求項５】
請求項１記載の薄膜プローブシートにおいて、
前記第２の金属膜および前記第３の金属膜は、ニッケル、銅、錫より選択された少なくとも１種の金属であることを特徴とする薄膜プローブシート。
【請求項６】
被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁膜のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、且つ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートの製造方法であって、
前記複数の接触端子が形成される穴部の周辺領域に第２の金属膜を形成した後、前記複数の接触端子を構成する第１の金属膜を前記穴部に形成する工程と、
前記第１の金属膜を被覆するレジストを形成する工程と、
前記第２の金属膜の上に第３の金属膜を形成した後、前記レジストを除去する工程と、
前記第１の金属膜に接続される前記配線を形成した後、前記配線を保護する保護層を形成する工程と、
前記第２の金属膜および前記第３の金属膜を除去する工程とを有することを特徴とする薄膜プローブシートの製造方法。
【請求項７】
請求項６記載の薄膜プローブシートの製造方法において、
前記第２の金属膜を形成した後、前記第１の金属膜を形成する工程では、
前記複数の接触端子が形成される穴部の周辺領域に前記第２の金属膜を形成した後、前記穴部の上部にフィルムレジストをひさし状になるようにフォトリソグラフィ形成し、その後、前記第１の金属膜を前記穴部に形成することを特徴とする薄膜プローブシートの製造方法。
【請求項８】
請求項６記載の薄膜プローブシートの製造方法において、
前記第１の金属膜を形成する工程では、
前記第１の金属膜で形成される接触端子部と柱部を１回のフォトリソグラフィ工程とめっき工程で形成することを特徴とする薄膜プローブシートの製造方法。
【請求項９】
請求項１〜５のいずれか１項に記載の薄膜プローブシートを備え、前記薄膜プローブシートを搭載した配線基板、および押し付け力を付与する押し付け手段を有することを特徴とするプローブカード。
【請求項１０】
請求項１〜５のいずれか1項に記載の薄膜プローブシートを備えたことを特徴とする半導体チップ検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体チップの検査に用いる薄膜プローブシート、薄膜プローブカード、接続装置、または半導体チップ検査装置、または半導体チップ製造装置、またはこれを用いて製造された半導体チップに関するものであり、特に狭ピッチの微小電極パッドが高密度に配列された半導体チップに対する接続、もしくは多数の電極パッドに対する同時接続に適するものである。
【背景技術】
【０００２】
近年の半導体モジュールは、ＬＳＩやメモリなどの半導体チップを集積したマルチチップモジュール化が非常に盛んである。これは、ベアチップ化により半導体チップの集積度が飛躍的に向上したことによるところが大きい。
【０００３】
図１（ａ）は、半導体チップ２が多数並列されたシリコンウエハ１を示す斜視図であり、図１（ｂ）は、１個の半導体チップ２を拡大して示した斜視図である。半導体チップ２は、シリコンウエハ１に多数並設されて形成され、その後切り離されて使用に供される。半導体チップ２の表面には、周辺に沿って多数の電極パッド３が配列されている。半導体チップ２の高集積化に沿って、上記電極パッド３の狭ピッチ化および高密度化がさらに進む状況にある。電極パッドの狭ピッチ化としては、２００μｍ程度以下で、例えば、１３０μｍ、１００μｍ、それ以下となってきており、４０μｍに迫る製品も開発されている。電極パッドの高密度化としては、周辺に沿って、１列から２列へ、さらに全面に配列される傾向である。また、半導体チップの高速化も著しく、マイコンではクロックが数ギガヘルツ程度にまで達している。このような半導体チップやこれを内蔵するマルチチップモジュールを歩留まり良く製造するためにも、半導体チップの製造工程の最後で、電気的特性を効率的に検査する技術を要求されている。これに対し、高密度な配線が形成された検査配線基板に、微小な接触端子が高密度に接続された機構を有する接続装置が開発されてきた。
【０００４】
従来、パッドピッチが十分に大きい半導体チップの場合、簡便な検査プローブとしては検査用配線基板から斜めに突出したタングステン針を整然と配設したカンチレバー方式からなるプローブカードを用いた検査手段が一般的に適用されてきた。
【０００５】
しかし、上記のような狭ピッチ化の展開に対しては、この方式では針の細線化が限界にある。また、電極面の酸化膜を破壊して行なう低抵抗コンタクトを実現するために、針をパッドにこすりつけることで針の磨耗が生じるが、細線化により磨耗に対する耐久性も著しく低下し、また針先の位置精度を維持するために頻繁なメンテナンスが必要となるなど、全体的な製品コストの増加の隘路事項となっており、タングステン針を用いたカンチレバー方式は微細化への対応が困難になりつつある。
【０００６】
これらの課題を解決する手段として、微細化と同時に耐久性を維持し、且つ高精度な接触端子を形成する、特開平０７−２８３２８０号公報（特許文献１）、特開２００５−２４３７７号公報（特許文献２）、特開２００６−１１８９４５号公報（特許文献３）が提案されている。
【０００７】
ところが、上記特許文献１のようなプローブカードによる半導体チップの検査技術では、次のような問題点がある。
【０００８】
半導体チップの小型化と半導体ウエハの大口径化により、半導体ウエハ１枚で製造される半導体チップ数は増加しており、これらの検査に要する時間は飛躍的に増大している。狭ピッチに配置された微細な電極パッドに対応した半導体チップ検査装置を製造するには、電極パッドに相当する微細かつ狭ピッチな接触端子の形成と、狭ピッチな配線を有する薄膜プローブシートの完成度を高める必要がある。また、検査においても１チップ対応のみならず複数の半導体チップを同時に一括で処理できるようなパターン形成をすれば同時に検査時間の短縮は図れるが、いずれも接触端子の形状および位置を高精度に形成することが重要になる。
【０００９】
上記特許文献１には、接触端子を形成するための型となる穴を、シリコンウエハの１００面の異方性エッチングにより形成して、この型に金属を充填して接触端子を形成する。ポリイミド膜よりなる絶縁フィルムおよび引き出し用配線を、別途形成する。さらに、該絶縁フィルムと配線基板との間に、緩衝層および基板となるシリコンウエハを挟み込んで一体とし、型を除去する。その後、配線基板の電極パッドに、引き出し用配線をはんだで接続することが記載されている。
【００１０】
接触端子の形状は、シリコンウエハに形成した穴を反映した四角錐形状である。穴の大きさは、フォトリソグラフィにより二酸化シリコンに設けた開口部のサイズとエッチング条件に依存する。穴のピッチは、二酸化シリコンの開口部のピッチで決定される。
【００１１】
そのため接触端子の形状は、たとえば、底辺２０μｍの場合、深さ１５μｍの四角錐状の凹型が形成され、配置できるピッチはこの底辺の寸法を任意に選択することで微細化ヘの対応が可能である。
【００１２】
また、フォトリソグラフィ、異方性エッチングによる加工のため、接触端子の形状、サイズも良好な精度で形成でき、測定では上記した従来のスクライブ動作から押圧動作だけで突起の綾線部で酸化膜が破壊できるため、電極パッドヘの圧痕も小さく、接触抵抗値が安定した検査が可能である。
【００１３】
しかしながら、半導体チップの電極パッドのピッチが、１００μｍ以下のような微細化を実現するためには、接触端子の高さは、〜３０μｍ程度が実効的な制約寸法となり、さらに狭ピッチ化を図るためには、必然的に高さは低くなる。
【００１４】
この薄膜プローブシートを用いた検査工程の課題は、測定対象となる半導体素子など電極面の性状である。すなわち、めっき金属膜などの異常析出による突起や外的に持ち込まれる異物が安定な接触を阻害したり、大きな突起の場合は薄膜シートや接触端子の潰れ、変形など致命的な欠陥を引き起こしたりするため、狭ピッチ化と相反するが接触端子高さはより高いことが望ましい。
【００１５】
上記特許文献２および３は、これらの課題を考慮した内容が記載されており、シリコンの異方性エッチを利用した型から転写する手段で接触端子を構成する方法は同様な技術であるが、特許文献２では、複数の接触端子の近傍周辺領域に選択的に除去可能な金属膜１層を配設し、前記金属膜を後工程で除去することで接触端子間に隙間を設ける。特許文献３では、複数の接触端子上および近傍周辺領域に配設された金属膜１層のうち、接触端子上に形成された領域のみ選択的に残し、金属膜周辺が絶縁層で構成される樹脂基材で覆われた構造にし、且つ接触端子間に隙間を設ける。
【００１６】
以上、接触端子高さを高く形成することで、異物などのダメージ発生に効果を得ている。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開平０７−２８３２８０号公報
【特許文献２】特開２００５−２４３７７号公報
【特許文献３】特開２００６−１１８９４５号公報
【特許文献４】特開２００８−１６４４８６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、狭ピッチ化が進み、さらなる微細化が求められるとともに、薄膜プローブ稼働環境であるプローバー中で発生する異物（クズ）の大きさが上記特許文献２、３で得られる接触端子高さ約３０μｍを超えるものが少なからず存在し、薄膜プローブシートおよび被検査対象物を破損する恐れが無視できない。
【００１９】
また、特許文献４には、薄膜プローブシートおよび被検査対象物の破損を防ぐために、接着リングより外側となる領域に銅膜を選択的に堆積した後に、絶縁層や配線層を形成し、その後、銅膜を除去することにより、プローブの高さを確保する技術が開示されている。しかし、この技術においても、接触端子高さ約３０μｍを超えるような異物に対しては十分な高さとは言えない。
【００２０】
本発明の目的は、電極パッドのピッチと同程度にまで狭ピッチで高密度、高い位置精度に配置され、且つ接触端子高さが従来より、より高い薄膜プローブシートを構成したプローブカードを用い、多数の電極パッドや複数のチップの電極パッドに対する同時接続にも対応することのできる半導体チップの検査技術を提供することにある。
【００２１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
（１）被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁層のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、且つ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートであって、前記複数の接触端子の形状が四角錐または四角錐台形状であり、前記接触端子を構成する第１の金属膜の周辺領域に選択的に除去可能な第２の金属膜および第３の金属膜を配設し、前記第２の金属膜および前記第３の金属膜を後工程で除去することで前記接触端子間に隙間を設け、前記接触端子の高さを高くしたことを特徴とする薄膜プローブシート。
【００２４】
（２）被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁層のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、且つ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートであって、前記薄膜プローブシートを構成する基材シートは前記複数の接触端子が配設される領域が周辺の領域の表面より低いことを特徴とする薄膜プローブシート。
【００２５】
（３）被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁層のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、且つ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートであって、前記複数の接触端子を構成する第１の金属膜の周辺領域に選択的に除去可能な第２の金属膜および第３の金属膜を配設し、前記第３の金属膜を前記接触端子外側にずらして前記第２の金属膜上に階段状に形成することにより、前記接触端子の周辺が絶縁膜を構成する樹脂基材で覆われたことを特徴とする薄膜プロ−ブシート。
【００２６】
（４）前記接触端子は、ニッケル、ロジウム、パラジウム、イリジウム、ルテニウム、タングステン、クロム、銅、または錫からなる群より選択された少なくとも１種の金属、あるいは前記金属の合金膜を積層した構成であることを特徴とする薄膜プローブシート。
【００２７】
（５）前記第２の金属膜および前記第３の金属膜は、ニッケル、銅、錫より選択された少なくとも１種の金属であることを特徴とする薄膜プローブシート。
【００２８】
（６）被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁膜のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、且つ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートの製造方法であって、前記複数の接触端子が形成される穴部の周辺領域に第２の金属膜を形成した後、前記複数の接触端子を構成する第１の金属膜を前記穴部に形成する工程と、前記第１の金属膜を被覆するレジストを形成する工程と、前記第２の金属膜の上に第３の金属膜を形成した後、前記レジストを除去する工程と、前記第１の金属膜に接続される前記配線を形成した後、前記配線を保護する保護層を形成する工程と、前記第２の金属膜および前記第３の金属膜を除去する工程とを有することを特徴とする薄膜プローブシートの製造方法。
【００２９】
（７）前記第２の金属膜を形成した後、前記第１の金属膜を形成する工程では、前記複数の接触端子が形成される穴部の周辺領域に前記第２の金属膜を形成した後、前記穴部の上部にフィルムレジストをひさし状になるようにフォトリソグラフィ形成し、その後、前記第１の金属膜を前記穴部に形成することを特徴とする薄膜プローブシートの製造方法。
【００３０】
（８）前記第１の金属膜を形成する工程では、前記第１の金属膜で形成される接触端子部と柱部を1回のフォトリソグラフィ工程とめっき工程で形成することを特徴とする薄膜プローブシートの製造方法。
【００３１】
（９）前記薄膜プローブシートを備え、前記薄膜プローブシートを搭載した配線基板、および押し付け力を付与する押し付け手段を有することを特徴とするプローブカード。
【００３２】
（１０）前記薄膜プローブシートを備えたことを特徴とする半導体チップ検査装置。
【００３３】
さらに、本願において開示される発明のうち、その他の代表的なものの概要を簡単に説明すれば、次のとおりである。
【００３４】
（１１）上記のような薄膜プローブシートであって、第１の金属膜で形成される複数の接触端子の金属柱形状が、多角柱、あるいは円柱形の支柱状からなり、かつ接触端子を構成する第１の金属膜と選択的に除去された第２、第３の金属膜の形成された空間領域の窪みの深さ、または高さが、接触端子先端部の四角錐形状、もしくは四角錐台形状の高さ１５μｍより十分大きな寸法である３０〜４０μｍからなり、それによって接触端子の高さを高くしたことを特徴とする薄膜プローブシート。
【００３５】
（１２）上記のような薄膜プローブシートの構造を有するプローブカードを搭載した半導体チップ検査装置であって、接触端子を構成する第１の金属膜と後工程で選択的に除去される第２、第３の金属膜の膜厚を任意に選択し、基材シートであるポリイミドシートに大きな空間領域を設けることで、検査工程で外的に取り込まれる異物などによるダメージの発生を極力低減できることを特徴とする半導体チップ検査装置。
【００３６】
（１３）上記のような薄膜プローブシートであって、電極パッドピッチが５０μｍを下回るような微細な品種に対しても、従来通りのシリコンの異方性エッチによる穴型の深さを浅く形成する技術のままで従来の接触端子以上の高さを維持することが可能となり、狭ピッチで、かつ長寿命の検査を達成することができることを特徴とする薄膜プローブシート。
【発明の効果】
【００３７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３８】
（１）半導体チップなどの被検査対象物の製造工程で発生する多種多様な異物などに対してダメージの発生を極力低減することができる。
【００３９】
（２）上記（１）により、半導体チップ検査後の半導体装置の製造におけるボンディング工程などにおいて、歩留まりを向上させることができる。
【００４０】
（３）また、圧痕やクズの発生などで薄膜プローブシートや被検査対象物を損傷させることなく、低抵抗で安定した接続を実現することができる。
【００４１】
（４）さらに、接触端子の先端位置精度を高精度に確保し、狭ピッチの電極構造を有する半導体素子を確実に検査することができる。
【００４２】
（５）第１の金属膜で形成される接触端子部と柱部を１回のフォトリソグラフィ工程とめっき工程で形成できるため、フォトリソグラフィを繰り返すことで生じる位置ずれ不良およびコストを低減することができる。
【００４３】
（６）接触端子周辺近傍に第２の金属膜を形成後、接触端子穴上部にフィルムレジストをひさし状になるようにフォトリソグラフィ形成することで、発明者らの実験検討結果によると、第１の金属膜めっき中にボイド発生を抑制することを確認し、且つ第３の金属膜を第２の金属膜と階段状になるように形成することで、接触端子上部周辺に絶縁層をより多く形成した高強度な薄膜プローブシートを作製することができる。
【００４４】
（７）また、薄膜プローブシートを搭載した検査装置の長寿命化と同時に半導体素子の製品コストを大幅に低減することができる。
【図面の簡単な説明】
【００４５】
【図１】半導体チップが配列された被検査対象物であるウエハを示す斜視図（ａ）および半導体チップを示す斜視図（ｂ）である。
【図２】本発明の実施の形態１における薄膜プローブシートの全体断面構成図である。
【図３】図２の薄膜プローブシートにおける製造工程を示す断面模式図である。
【図４】図２の薄膜プローブシートにおける製造工程を示す断面構成、および形状概要の関係を示す説明図である。
【図５】本発明の実施の形態１における接触端子穴型へのめっき析出性の概要を示す模式図である。
【図６】本発明の実施の形態２におけるフィルムレジスト形成方法の違いによる深穴めっき充填時の析出性の違いを示す模式図である。
【図７】本発明の実施の形態３における金属膜および金属膜の膜厚関係の概要を示す模式図である。
【図８】本発明の実施の形態４における薄膜プローブシートと液晶表示パネル対応半導体素子の電極パッドとの配置を示す構造図である。
【図９】本発明の実施の形態４における電極パッドと接触端子の配置概要の関係を示す平面図、および金バンプが形成された半導体素子の電極パッドのめっき析出状態を示す断面の模式図である。
【図１０】本発明の実施の形態５における薄膜プローブシートの課題を示す平面外観模式図である。
【図１１】図１０の薄膜プローブシートにおいて接触端子近傍にダミー配線を形成した平面外観、および配線構成の模式図である。
【図１２】図１０の薄膜プローブシートにおいて接触端子領域にダミー配線、および支持金属を形成した模式図である。
【図１３】本発明の実施の形態７における薄膜プローブシートを搭載した検査用プローブカードの形態の概要を示す断面図である。
【図１４】図１３の検査用プローブカードを用いた半導体チップ検査装置の全体構成を示す図である。
【図１５】図１４の半導体チップ検査装置による電極パッドが並設された半導体チップに対する検査の外観を示す概要図である。
【図１６】本発明の実施の形態７における半導体装置の検査工程の例を示す工程図である。
【図１７】図１の半導体チップの電気特性などの品質検査としてウエハレベルで行なう検査用プローブカードの基本構成図である。
【発明を実施するための形態】
【００４６】
以下、本発明の一実施の形態について図を併用しつつ説明する。なお、全ての図において、同一符号は同一部位を示しているため、重複する説明を省いている場合があり、また説明を容易にするため各部の寸法比を実際とは変えてある。
【００４７】
本明細書中では、主な用語を次のように定義する。半導体装置とは、その形態に関わらず、回路が形成されたウエハ状態のもの（例えば図１（ａ））であっても、半導体素子（例えば図１（ｂ））であっても、その後パッケージされたもの（ＱＦＰ、ＢＧＡ、ＣＳＰ等）であっても構わない。尚、図１は被検査対象物の一例であり、電極の配列は、周辺電極配列であるか全面電極配列であるかを問わない。プローブシートとは、被検査対象物の電極と接続して、測定器であるテスタと該被検査対象物とを電気的に接続するコネクタとして機能する構造体をいう。
【００４８】
（実施の形態の概要）
本発明の実施の形態は、半導体チップの高集積化に伴う狭ピッチ且つ高密度な電極パッドへの接触、および半導体チップの検査を行なう高精度な薄膜プローブシートとして、接触端子を構成する第１の金属膜が四角錐または四角錐台形状の尖った先端を有し、電極パッドと同程度に高密度化および狭ピッチ化した微細接触端子周辺領域に選択的に除去可能な金属膜を２層（第２の金属膜と第３の金属膜）配設し、さらにこれを階段状に配設することにより、接触端子の上部周囲を絶縁膜で覆い、且つ大きな空間領域を形成することで、検査工程での異物によるダメージの発生を大幅に低減し、微細化と同時に耐久性が向上した半導体チップ検査装置を供するものである。
【００４９】
本発明の実施の形態の薄膜プローブシートは、選択的に除去可能な金属膜を第２の金属膜と第３の金属膜との２層にすることで、前記特許文献４の技術の１層と比較して、より一層、接触端子の高さを高くしたことが特徴となっている。
【００５０】
また、本発明の実施の形態の薄膜プローブシートにおいて、接触端子は、ニッケル、ロジウム、パラジウム、イリジウム、ルテニウム、タングステン、クロム、銅、または錫からなる群より選択された少なくとも１種の金属、あるいは前記金属の合金膜を積層した構成である。また、第２の金属膜および第３の金属膜は、ニッケル、銅、錫より選択された少なくとも１種の金属である。
【００５１】
以下においては、上記実施の形態の概要に基づいた一例を、各実施の形態において具体的に説明する。
【００５２】
（実施の形態１）
図２は、本発明の実施の形態１における薄膜プローブシートの全体断面構成図、図３は、図２の薄膜プローブシートにおける製造工程を示す断面模式図、図４は、図２の薄膜プローブシートにおける製造工程を示す断面構成、および形状概要の関係を示す説明図である。
【００５３】
本実施の形態１において、図２、および図３は、薄膜プローブシートの製造工程を示したものである。図２は、基材であるシリコン基板上で薄膜工程を処理して完成された薄膜プローブシートの構造を、図３は、その製造工程の詳細なフローチャートである。
【００５４】
まず、単結晶シリコンウエハであるシリコン基板４の１００面に対し、厚さ０．２μｍのシリコン酸化膜５を形成した基板表面に接触端子を形成するパターン領域をフォトリソグラフィにより形成し、フッ化水素酸とフッ化アンモニウムの混合液に浸漬し、開口部のシリコン酸化膜５をエッチングする。
【００５５】
続いて、レジスト膜を除去し、シリコン酸化膜５をマスクとして、露出したシリコン面を９０℃に加熱した高温の水酸化カリウム水溶液により異方性エッチングし四角錐形状の穴型１３を加工する（図３（ａ））。
【００５６】
これにより、角：２０μｍ、天頂部深さ：１５μｍの開口部が５０μｍ間隔に複数個並んだ接触端子の穴型１３が形成される。再度、熱酸化処理することで基材全体にシリコン酸化膜５を形成する。
【００５７】
続いて、スパッタによりクロム（０．１μｍ）、銅（０．５μｍ）の積層膜をめっき下地金属膜６として形成する（図３（ｂ））。
【００５８】
本発明は、第１の金属膜で形成される接触端子先端部と柱部を1回のフォトリソグラフィ工程とめっき工程で形成することで、フォトリソグラフィを繰り返すことで生じる位置ずれ不良およびコストを低減するのを特徴とする。
【００５９】
続いて、第２の金属膜７を形成するためのレジストパターンを形成する（図３（ｃ））。後工程での接触端子穴底部のレジスト残りによる不良発生の低減を考慮すると、このレジストパターンは、液体レジスト１５にて形成することが望ましい。
【００６０】
この液体レジスト１５のパターン形成領域はφ６０ｍｍ、形状は前工程で形成した接触端子用四角錐形状の対角長よりも数μｍ大きな円形でφ３２μｍの接触端子穴型１３を保護するように形成し、レジスト膜厚は約２５μｍである。
【００６１】
続いて、第２の金属膜７を形成する（図３（ｄ））。第２の金属膜７のめっきは、銅で約２０μｍである。
【００６２】
さらに、レジストパターン１５を除去した後、フィルムレジスト１６：膜厚４５μｍで、第１の金属膜形成用のフォトリソグラフィを行なう（図３（ｅ））。
【００６３】
次に、四角錐形状の穴型１３と第２の金属膜７、フィルムレジスト１６で形成された空隙に接触端子となる第１の金属膜９を電気めっきにより充填形成する（図３（ｆ））。
【００６４】
めっき膜は、硬質金属膜（第１の金属膜）９（図５）／ロジウム：４〜５／μｍ、補助金属膜（第１の金属膜）１７（図５）／ニッケル：６０〜７０μｍである。
【００６５】
続いて、フィルムレジストバターン１６を除去した後、新たに第３の金属膜８を形成するために、接触端子上端部にφ４０μｍでレジストパターン１５を形成する（図３（ｇ））。このレジストパターン形成により、第３の金属膜８を第２の金属膜７と階段状になるように形成でき、その結果、接触端子上部周辺に絶縁層をより多く形成した薄膜プローブシートを作製することができる。
【００６６】
続いて、第３の金属膜８を形成する（図３（ｈ））。第３の金属膜８のめっきは、銅で約２０μｍである。
【００６７】
さらに、レジストパターン１５を除去した後、基材シートとなるポリイミド樹脂をスピン塗布により形成し、３５０℃加熱硬化処理して膜厚１８μｍの絶縁膜１０を形成する（図３（ｉ））。
【００６８】
また、アルミニウム（膜厚２μｍ）をポリイミド膜上にスパッタ成膜し、スルーホール加工用のレジストパターンを形成し、リン酸を主成分とした混酸によるアルミニウム膜のエッチングにより、ポリイミドの絶縁膜１０の一部を開口させ、引き続いて、接触端子を構成する積層された補助金属膜１７のニッケル膜面が露出するまで酸素を主反応ガスとした反応性イオンエッチングでポリイミド膜にスルーホールを形成し、水酸化ナトリウム水溶液に浸潰してアルミニウム膜を除去する（図示せず）。
【００６９】
スルーホール側壁を含むポリイミド膜上に、配線形成用のめっき下地金属膜として、前の工程と同様にクロム（０．１μｍ）と銅（０．５μｍ）をスパッタ成膜し、セミアディティブ法により、レジストパターニング、銅めっき処理を行ない、パターン分離を施し配線１１を形成する。
【００７０】
上記した各電気めっき液は何れも一般的に市販されている汎用液で、標準的な処理条件である。
【００７１】
さらに、配線１１の保護膜１２として、ポリイミド膜を同様に形成（膜厚６μｍ）して、シリコン基板上の薄膜工程が処理される（図３（ｊ））。
【００７２】
引き続いて、上記の工程で各構成要素が形成されたポリイミド基材シートとシリコンウエハを分離するため、まず、薄膜処理面を保護した後、シリコン基板４の裏面のシリコン酸化膜５を選択的にフッ化水素酸とフッ化アンモニウムの混合液に浸潰し除去する。
【００７３】
続いて、９０℃の水酸化カリウム水溶液中に投入し、シリコンウエハ全体をエッチングする。その後、シリコン基板４の表面側のシリコン酸化膜５も同様に除去し、続いて、めっき下地金属膜６として形成したクロム、銅をそれぞれ、過マンガン酸カリウム溶液、塩鉄系エッチング液に順次浸潰して除去する。
【００７４】
さらに、接触端子１９と選択的に除去可能な第２の金属膜７および第３の金属膜８として形成した銅を同様に塩鉄系エッチング液に浸潰して除去し、接触端子高さを構成する空間領域１８を形成する（図３（ｋ））。
【００７５】
上記の工程で製作された薄膜プローブシートの主要構造の詳細を、図４に示す。図４は、薄膜プローブシートの全体の平面、および断面の概要を示している。
【００７６】
接触端子１９と選択的にエッチング除去される第２の金属膜７および第３の金属膜８の形成領域Ｗo（図４）は、本実施の形態１では外径φ６０ｍｍとしたが、これは図１の半導体チップの電気特性などの品質検査としてウエハレベルで行なう検査用プローブカードの基本構成図の図１７に示したプローブカードの押圧機構４１を構成する押し駒２５の寸法Ｗxより十分大きな寸法であれば問題なく、製品によって任意に設定される寸法である。
【００７７】
また、空間領域１８を形成する第３の金属膜８の膜厚は、さらに厚く形成することは何ら問題なく、本実施の形態１では銅金属膜を適用した構成を述べたが、接触端子を構成する金属膜あるいは基材シートのポリイミド膜との選択的な除去が可能であれば他の材料系でも同様の効果が得られることはいうまでもない。
【００７８】
また、上記で示した構造は、端子ピッチ：５０μｍ、接触端子径：２０μｍ、端子間スペース：２５μｍの例を述べたが、フォトリソグラフィで処理されるレジストパターンの解像性が得られる処理条件であれば、さらに微細な狭ピッチ化への対応も何ら問題なく実現可能である。
【００７９】
このように作製された薄膜プローブシートは、シリコンの異方性エッチで形成した穴型１３から形成された接触端子高さｄ１：１５μｍと、選択的に除去可能な第２の金属膜７および第３の金属膜８として形成した銅めっき膜の形成膜厚：４０μｍの、合計５５μｍの大きな空間領域が形成された薄膜プローブシートを形成することができる。
【００８０】
それにより、本実施の形態１によれば、チップ検査時に外的に取り込まれた異物などにより微細接触端子または近傍の薄膜シートに致命的なダメージを発生させる要因を大幅に改善することができ、長寿命化と同時に製品コストを低減することができる。
【００８１】
（実施の形態２）
本実施の形態２においては、前記実施の形態１に示した製造工程で得られる構成と基本的には同様の構造を有する薄膜プローブシートにおいて、接触端子周辺近傍に第２の金属膜を形成後、接触端子穴上部にフィルムレジストをひさし状になるようにフォトリソグラフィ形成する。
【００８２】
図６は、本発明の実施の形態２におけるフィルムレジスト形成方法の違いによる深穴めっき充填時の析出性の違いを示す模式図である。
【００８３】
図６（ａ）はフィルムレジストをひさし状にしなかった場合、図６（ｂ）はフィルムレジストをひさし状にした場合の接触端子めっきの第１の金属膜９およびその補助金属膜１７の充填後の図である。ひさし状にしない場合は、電気めっき時の電気力線が第２の金属膜７の上部に集中してしまい、接触端子穴上部の補助金属膜１７のめっき成長が速く、上部のめっき形成が接触端子穴底より速く終了してしまうため、補助金属膜１７中にボイド２０が発生する。それに対して、フィルムレジストをひさし状にした場合は、電気力線の接触端子穴上部集中が調整され、補助金属膜１７中にボイド２０の発生を抑制することができる。
【００８４】
以上より、第１の金属膜９の補助金属膜１７中にボイド発生を抑制し（発明者らの実験検討結果による）、且つ実施の形態１に示した製造方法、第３の金属膜８を第２の金属膜７と階段状になるように形成することで、接触端子上部周辺に絶縁層をより多く形成した薄膜プローブシートを作製することができる。
【００８５】
この構造により、ウエハおよびチップ検査コンタクト時に接触端子柱部に掛かる応力低減を実現するとともに、接触端子上部および周囲の強度を上げることができる。
【００８６】
（実施の形態３）
図７は、本発明の実施の形態３における金属膜および金属膜の膜厚関係の概要を示す模式図である。
【００８７】
本実施の形態３においては、前記実施の形態１に示した製造工程で得られる構成と基本的には同様の構造を有する薄膜プローブシートにおいて、薄膜プローブシート完成後の接触端子高さ４５〜５５μｍを形成するための第２の金属膜、第３の金属膜の形成時膜厚関係の一例を図７を用いて説明する。
【００８８】
単結晶シリコンウエハであるシリコン基板４の異方性エッチングを利用して、接触端子の穴型を形成する。これにより、角：２０μｍ、天頂部深さｄ１：１５μｍの開口部が５０μｍ間隔に複数個並んだ接触端子の穴型１３が形成される。
【００８９】
次に、接触端子周辺領域に端子高さを高くする手段として形成する第２の金属膜７の銅を電気めっきで形成する。本発明は、微細な接触端子の先端部とその金属柱を第１の金属膜９の１回のフォトリソグラフィ工程とめっき工程で形成するのを特徴とする。
【００９０】
接触端子穴底のフォトリソグラフィ形成やレジスト残りによる後工程での不良低減のため、第２の金属膜７は、微細パターン形成用液体レジストを使用して形成する。その液体レジストの解像性より、第２の金属膜７の膜厚：ｄ２を５μｍ≦ｄ２≦２０μｍとした。第２の金属膜７の銅を電気めっきにて形成後、接触端子穴を覆っているレジストを除去する。
【００９１】
次に、接触端子を形成する第１の金属膜形成用フィルムレジストを実施の形態２で説明した通り、接触端子穴上部にフィルムレジスト１６をひさし状になるようにフォトリソグラフィ形成する（図７（ａ））。
【００９２】
薄膜プローブシート内に接触端子上部がより保持された構造にするには、第１の金属膜９の膜厚ｄ５を、ｄ１＋ｄ２＋ｄ３＜ｄ５とする（図７（ｂ））。
【００９３】
後工程の絶縁膜１０の膜厚ｄ７は、１８μｍである（図７（ｃ））。これより、第３の金属膜８よりはみだす第１の金属膜９の膜厚ｄ５の高さｄ６は１８μｍより小さく形成する必要がある。
【００９４】
以上より、本実施の形態３を形成するためには、第１の金属膜９の膜厚ｄ５を４５μｍ＜ｄ５＜６３μｍとなるようにする必要がある。例えば、本実施の形態３における薄膜プローブシート完成品の接触端子高さ（空間領域）１８を４５μｍとする場合は、第２の金属膜７の膜厚ｄ４を最小膜厚条件の５μｍで形成するとすると、あと２５μｍ分の高さが必要となる。また、前記した通り、薄膜プローブシート内に接触端子上部がより保持された構造にするためには、ｄ６は１８μｍより小さくなるように第１の金属膜９で接触端子を形成したい。
【００９５】
以上より、接触端子を形成する第１の金属膜形成用フィルムレジスト１６の膜厚ｄ４は、４５μｍ位あれば良いことになる。
【００９６】
フィルムレジスト１６をフォトリソグラフィ形成後、第１の金属膜９を電気めっきで形成する。フィルムレジストバターン１６を除去した後、新たに第３の金属膜８の銅を形成するために、接触端子上端部にφ４０μｍでレジスト形成する。
【００９７】
本実施の形態３に示す一例では、薄膜プローブシート完成後の接触端子高さを４５〜５５μｍとしていることより、第３の金属膜８の銅膜厚は、１０μｍ≦ｄ３≦３５μｍとなる。
【００９８】
引き続き、絶縁膜層形成、スルーホール形成、配線および保護膜層形成、さらに、シリコン酸化膜、シリコン基板、めっき下地金属膜のエッチング除去、さらに、第２および第３の金属膜をエッチングして薄膜プローブシートを製作する工程は、前記実施の形態１と基本的には同様の工程で実施され、接触端子高さ４５〜５５μｍを実現する薄膜プローブシートが提供される。
【００９９】
（実施の形態４）
図８は、本発明の実施の形態４における薄膜プローブシートと液晶表示パネル対応半導体素子の電極パッドとの配置を示す構造図、図９は、本発明の実施の形態４における電極パッドと接触端子の配置概要の関係を示す平面図、および金バンプが形成された半導体素子の電極パッドのめっき析出状態を示す断面の模式図である。
【０１００】
本実施の形態４において、薄膜プローブシート、および検査対象部である半導体チップ２の形態の一例を図８に示す。
【０１０１】
図８（ａ）、（ｂ）は、図４に示したシート全体の平面、および断面の形態を、図８（ｃ）は接触端子に相対した検査対象物の半導体チップ２の電極パッド３の関係を示す断面を、図８（ｄ）は検査対象物の半導体チップ２の電極パッド３が配置された平面の構造の一例を示している。
【０１０２】
ここでは、特に電極パッド３の狭ピッチ化の展開が著しい液晶表示パネルなどの制御用半導体素子（以下、ＬＣＤ：Ｌｉｑｕｉｄ  ＣｒｙｓｔａＩ  Ｄｉｓｐｌａｙ）ドライバを検査対象とした薄膜プローブシートの構成について示す。
【０１０３】
ＬＣＤドライバの電極ピッチは、表示パネルの高精細化、大型化により信号線数の増加と同時に、５０μｍを下回る微細化やチップ当たりの配線密度の増加が急速に展開されつつある。
【０１０４】
図８（ｄ）に示すＬＣＤドライバの電極パッド３の構成は、同図における左辺側に入力側端子をその他３辺に出力側端子を配置した場合の一例で、各電極パッド３の配設ピッチは、入力端子側では信号系ラインの他、電源系、グランド系など比較的大きな電流容量が必要とされる入力側電極パッド２１については配設ピッチ、パッド面積も大きく形成されるため、薄膜プローブシートに形成される接触端子は一ラインに整列した配置パターンを構成することが可能で技術的な課題は少ない。
【０１０５】
一方、出力端子側の信号ライン駆動の対象となる出力側電極パッド２２は上記したように信号線数の増加と５０μｍを下回るような微細化により、接触端子の配置も相対して狭ピッチ化か必須となってくる。
【０１０６】
ＬＣＤドライバのような狭ピッチ化を対象とした薄膜プローブシートの接触端子の配置構成の概要を図９に示す。図９（ａ）は、電極パッドの配置の形態を示す概略図を、図９（ｂ）は、電極パッドに金バンプが形成されたＬＣＤドライバの製品種の場合の一例を示している。
【０１０７】
接触端子の配設は、図９（ａ）に示すように、電極パッド３と接触端子の関係は、パッド面積Ｓ１より十分小さい端子先端面積Ｓ２で、Ｓ１＞Ｓ２の形態を成し、端子ピッチＰ１より十分小さい電極パッドスペースＰ２で、Ｐ１＞Ｐ２の形態を成すことで、入力側電極パッド２１の端子配列は一ラインの配設が可能で、一方、狭ピッチ化が顕著な出力側電極パッド２２では、接触端子１９を千鳥配置に接触が得られるような構成とすることで狭ピッチな端子配列が達成される。
【０１０８】
また、ＬＣＤドライバのような電極パッドに金バンプが形成された半導体素子などの場合、一般的に形成される金バンプの膜厚が非常に厚い形態では、めっき膜の異常析出などの影響で特異的なめっき異常析出突起部２３が生成されることがあり、外的に取り込まれる異物などによる端子のダメージ以外の要因としても考慮する必要がある。
【０１０９】
めっき異常析出突起部２３は図示したようにパッド周辺部に発生しやすく、数１０μｍに及ぶこともある。
【０１１０】
それにより、本実施の形態４においては、薄膜プローブシートにおける接触端子１９周辺の空間領域１８に、あらかじめ接触端子１９と選択的にエッチング除去可能な第２の金属膜７と第３の金属膜８を形成した大きな空間領域が形成されたため、より高さの高い接触端子１９が構成され、微細接触端子や周辺のシート面に致命的なダメージを発生させることなく、狭ピッチ化と長寿命化とを達成することができる。
【０１１１】
（実施の形態５）
図１０は、本発明の実施の形態５における薄膜プローブシートの課題を示す平面外観模式図、図１１は、図１０の薄膜プローブシートにおいて接触端子近傍にダミー配線を形成した平面外観、および配線構成の模式図、図１２は、図１０の薄膜プローブシートにおいて接触端子領域にダミー配線、および支持金属を形成した模式図である。
【０１１２】
本実施の形態５においては、前記実施の形態１〜４の構成を有する薄膜プローブシートにおける接触端子の位置精度を向上するシート構造に関するものである。
【０１１３】
前記実施の形態１〜４の構成で作製された薄膜プローブシートの平面外観の概要とその課題の一例を図１０に示す。
【０１１４】
接触端子からシート外周に一様に引き出された配線が形成された薄膜プローブシートは、ブローブカードに高精度に位置決めされて搭載される。前記実施の形態４に記載したＬＣＤドライバのような狭ピッチ化が顕著な製品種では、接触端子の位置精度（ピッチ、高さ）を土２μｍ以下の精度で維持することが重要となり、後述する図１３などに示すスプリングプローブ２６、押し駒２５で構成される押圧機構（押しつけ手段）で、適度な押し出し量でシートに張力を掛けた状態で、対象となる半導体素子の電極パッドに合わせて高精度に組み立てられる。
【０１１５】
しかし、図１０に示したように、接触端子の配置された領域内が基材シートを構成するポリイミド膜のままパターン空間がある場合には、組み立て調整時にシートに不均等な延びが発生し、図中Ｄ０で示すような接触端子の位置ずれが生じることがある。
【０１１６】
また、パターン空間の影響で検査時の押圧動作時に、配線が形成された端子配列の領域と同等な均一な荷重がかからず接触端子の高さ精度の低下を招くことになる。
【０１１７】
さらに、半導体検査装置による各種半導体素子の特性検査においては、製品種によって１００℃以上の高温度域での検査が対象となる場合があり、この際にも初期的に高精度に位置決めされた接触端子配列が、ポリイミド膜の熱挙動によって位置ずれを招くことがある。
【０１１８】
これら、組み立て稼働時におけるシート面内の位置精度を維持向上する構造の一例を図１１、および図１２に示す。
【０１１９】
図１１（ａ）は、図４に示したシート全体の平面、および断面で端子配列のパターン領域内にダミー配線が形成された形態を、図１１（ｂ）、（ｃ）は、この端子配列のパターン領域内に形成するダミー配線の構造の一例を示している。
【０１２０】
また、図１２は、接触端子配列の領域を含むように位置精度を保持するための支持金属が貼り付けられた構成例を示している。
【０１２１】
接触端子配列のパターン領域内に形成するダミー配線２４は、従来技術や前記実施の形態１で示したセミアディティブ法による引き出し用の配線１１を配設する工程と同時にめっきで形成され、製品種の端子配列によって図１１（ａ）〜（ｃ）に示すような任意のパターンが形成される。
【０１２２】
このダミー配線２４の形成によって、上記した薄膜プローブカードの組み立て工程における局所的な位置ずれは改善され、接触端子のパターン面内位置を高精度に保つことができる。
【０１２３】
さらに、特性検査中の高温度域における位置精度の改善には、図１２に示すように、接触端子が配置される領域を含むように金属製の押し駒２５を直接貼り付けることで位置精度が保持される。
【０１２４】
金属製の押し駒２５としては検査対象となる半導体素子のシリコン基材と熱膨張係数がほぼ同等のインバー系や４２アロイなどが望ましく薄膜最終工程のポリイミドの配線用保護膜１２に直接エポキシ系接着剤やシリコーン系接着剤などで平坦に貼り付ける。
【０１２５】
ここでは、板厚２ｍｍの４２アロイ製押し駒２５をエポキシ系アレムコボンド（アレムコプロダクツ社製）で接着する。
【０１２６】
この構造によれば、製品種に対応したフォトマスクパターンから転写される接触端子がシリコン基板上で高精度に配置されたままの状態の薄膜ブローブシートを製作することが可能となり、さらに、プローブカードにも精度を維持したままの状態で搭載することが可能で、さらに、半導体検査装置による稼働時の特性検査環境の要因によらず接触端子の面内位置を高精度に維持することができる。
【０１２７】
それにより、本実施の形態５における薄膜プローブシートの構造によれば、接触端子１９周辺の空間領域に、あらかじめ接触端子と選択的にエッチング除去可能な第２の金属膜と第３の金属膜を形成した大きな空間領域が形成されたため、より高さの高い接触端子が構成されるため、微細接触端子や周辺のシート面に致命的なダメージを発生させることなく、位置精度を向上した狭ピッチ化と長寿命化とを同時に達成することができる。
【０１２８】
（実施の形態６）
本実施の形態６では、アルミニウム膜を形成せず、例えば高調波ＹＡＧレーザー等のレーザーによりスルーホールを形成したこと以外は、前記実施の形態１〜５と同様にして薄膜プローブシートを作製した。これによると、アルミニウム膜のマスクが不要となるため、前記実施の形態１〜５と同様の薄膜プローブシートを低コストで製作できた。
【０１２９】
（実施の形態７）
図１３は、本発明の実施の形態７における薄膜プローブシートを搭載した検査用プローブカードの形態の概要を示す断面図である。
【０１３０】
図１３に示すように、検査接続系１２０は、上部固定板３０と、それに固定され、下部に押し駒２５を有し、支持軸であるセンターピボット３１、ならびにセンターピボット３１を中心に左右、および前後に対称に設置され、上下の変位に対して常に一定の押付け力を付与する押付け力付与手段であるスプリングプローブ２６と、上記センターピボット３１に対して傾き３２ａにより傾動可能に保持されながら上記スプリングプローブ２６により低荷重（１ピン当たり３〜５０ｍＮ程度）の押付け力が付与される押さえ部材３２と、薄膜プローブシート３７と、該薄膜プローブシート３７に固着した接着リング４３、該薄膜プローブシート３７と押し駒２５の間に設けられた接着剤層３４と、薄膜プローブシート３７上に設けられた接触端子１９とを有する。
【０１３１】
上記押さえ部材３２に対する押付け力をスプリングプローブ２６で付与するように構成したのは、スプリングプローブ２６の先端の変位に対してほぼ一定の低荷重の押付け力が得られるようにしたためであり、必ずしもスプリングプローブ２６を用いる必要はない。
【０１３２】
押さえ部材４２は、配線基板２９に搭載される。配線基板２９は、たとえば、ポリイミド樹脂やガラスエポキシ樹脂等の樹脂材からなり、電極２９ａ、内部配線２９ｂ、および接続端子２９ｃを有している。
【０１３３】
前記電極２９ａは、たとえば、内部配線２９ｂの一部に接続されるビア２９ｄで構成される。配線基板２９と薄膜プローブシート３７とは、たとえば、配線基板２９と薄膜プローブシート３７と押さえ部材４２とを挟み込んで、ねじ３５などを用いて固定される。
【０１３４】
薄膜プローブシート３７は、その周縁部が接着リング４３より外側に延長するように形成され、この延長部を、接着リング４３の外側で滑らかに折り曲げて配線基板２９上に固定する。その際、検査用配線基板の引き出し配線２７は、配線基板２９に設けられている電極２９ａに電気的に接続される。
【０１３５】
接着剤層３４としては、弾性を有する物質が望ましく、ゴム状弾性を有する高分子材料の例として、シリコーン接着剤等が挙げられる。
【０１３６】
なお、図１３は概要説明のため、接触端子１９および引き出し配線２７は数個の接触端子分のみ示すが、実際には複数個が配置される。
【０１３７】
本発明に係る接触端子高さが従来より、より高い薄膜プローブシートについては、ウエハの状態において、多数並設された半導体チップの中の１個または多数個の半導体チップにおいて、同時にかつ低荷重（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が形成されたアルミニウム、はんだなど、または金バンプなどの電極パッド３と、０．０５〜０．１Ω程度の安定した低抵抗値で確実に接続させることにある。
【０１３８】
これによって、カンチレバー方式のようなスクライブ的な動作をさせる必要がなく、スクライブ動作による圧痕や電極材料のくずの発生を防止することができる。
【０１３９】
すなわち、薄膜プローブシートにおいて、電極パッド３の配列に対応するように並設された接触端子１９の先端を尖せると共に、接着リング４３で支持された周辺部３７ｂに対して、この周辺部３７ｂ内の上記接触端子１９を並設した領域部３７ａを、押さえ部材３２の下側に、押し駒２５を接着剤層３４で平坦性良く薄膜プローブシート３７に接着し、押圧機構で張り出すことで、張り出された領域部３７ａに並設された接触端子１９の尖った先端を、アルミニウム、はんだなど、あるいは金バンプなどの電極パッド３に垂直に低荷重で押圧できる。それによって、電極パッド３の表面に形成された酸化物を容易に突き破り、その下面の電極の金属導体材料に接触させ、安定した低抵抗値で良好な接触を確保することができる。
【０１４０】
また、本発明に係わる薄膜プローブシートで、接触端子１９周辺の端子高さを従来より、より高くするために形成した第２の金属膜７と第３の金属膜８の形成領域は、押圧機構を構成する押し駒２５の先端径より十分大きな寸法とすることで、測定平面には十分大きな空間領域が形成された高い接触端子１９が構成され、さらに、各接触端子の外周面にはシート基材であるポリイミド膜が被覆された形態のため、外的に取り込まれる上記した異物などによるダメージも著しく低減することができる。
【０１４１】
次に、本発明に係る薄膜プローブシートを搭載したプローブカードを用いて、検査対象である半導体チップに対する電気的特性検査について、図１４を用いて説明する。図１４は、所望の荷重を半導体ウエハの面に加えて電気特性検査を実施する半導体チップ検査装置の全体構成を示す図である。
【０１４２】
この半導体チップ検査装置は、半導体（シリコン）ウエハ１を支持する試料支持系１６０と、半導体ウエハ１の電極パッド３に接触して電気信号の授受を行なう検査接続系１２０と、試料支持系１６０の動作を制御する駆動制御系１５０と、半導体ウエハ１の温度制御を行う温度制御系１４０と、半導体チップ２の電気的特性の検査を行なうテスタ１７０とによって構成されている。
【０１４３】
半導体ウエハ１には多数の半導体チップ２が配列され、各半導体チップ２の表面には外部と接続するための微細な電極パッド３が複数、かつ狭ピッチで配列されている。試料支持系１６０は、半導体ウエハ１を設置するためのほぼ水平に設けられた試料台１６２と、この試料台１６２を支持するように垂直に配置される昇降軸１６４と、この昇降軸１６４を昇降駆動する昇降駆動部１６５と、この昇降駆動部１６５を支持するＸ−Ｙステージ１６７とで構成される。
【０１４４】
Ｘ−Ｙステージ１６７は、筐体１６６の上に固定される。昇降駆動部１６５は、たとえば、ステッピングモータなどから構成される。試料台１６２には回動機構が設けられており、水平面内における試料台１６２の回動変位が可能にされている。試料台１６２の位置決め動作は、Ｘ−Ｙステージ１６７と昇降駆動部１６５と回転機構による動作を組み合わせて行われる。
【０１４５】
試料台１６２の上方には、検査接続系１２０が配置される。すなわち、図１４に示す薄膜プローブシート３７、および配線基板２９は、当該試料台１６２に平行に対向する姿勢で設けられる。なお、本実施の形態６では、配線基板２９の接続端子２９ｃは同軸コネクタで構成される。接続端子２９ｃに接続されるケーブル１７１を介して、テスタ１７０と接続される。駆動制御系１５０は、ケーブル１７２を介してテスタ１７０と接続される。また、駆動制御系１５０は、試料支持系１６０の各駆動部に制御信号を送ってその動作を制御する。
【０１４６】
すなわち、駆動制御系１５０は内部にコンピュータを備え、ケーブル１７２を介して伝達されるテスタ１７０のテスト動作の進行情報に合わせて、試料支持系１６０の動作を制御する。また、駆動制御系１５０は操作部１５１を備え、駆動制御に関する各種指示の入力の受付、たとえば、手動操作の指示を受け付ける。
【０１４７】
試料台１６２には、半導体チップ２についてバーンイン試験を行なうために、加熱させるためのヒーター（温度調節器）１４１が備えられている。温度制御系１４０は、試料台１６２のヒーター１４１を制御することにより、試料台１６２に搭載された半導体ウエハ１の温度を制御する。また、温度制御系１４０は操作部１５１を備え、温度制御に関する手動操作の指示を受け付ける。
【０１４８】
以下、この半導体チップ検査装置の動作について説明する。
【０１４９】
検査対象である半導体ウエハ１は、試料台１６２の上に位置決めして載置される。半導体ウエハ１上に離して形成された複数の基準マークの光学像を、イメージセンサ、またはＴＶカメラなどの撮像装置で撮像し、得られる画像信号から複数の基準マークの位置を検出された基準マークの位置情報から、半導体ウエハ１の品種に応じて半導体チップ２の配列情報、および半導体チップ２上の電極パッド３の配列情報を認識し、電極パッド群全体としての２次元の位置情報を算出する。
【０１５０】
さらに、シート上に形成された多数の接触端子１９の中で特定の接触端子の光学像、または複数の基準マークの光学像を、イメージセンサまたはＴＶカメラなどの撮像装置で撮像し、特定の接触端子または複数の基準マークの位置を検出する。これらの情報に基づいて、接触端子群全体としての２次元の位置情報を算出する。
【０１５１】
駆動制御系１５０は、上記接触端子群全体としての２次元の位置情報に対する上記電極パッド群全体としての２次元の位置情報のずれ量を算出し、ずれ量に基づいてＸ−Ｙステージ１６７および回動機構を駆動制御し、半導体ウエハ１上に配列された複数個の半導体チップ２上に形成された電極パッド３の群を、並設された多数の接触端子１９の群の直下に位置決めする。
【０１５２】
その後、駆動制御系１５０は、たとえば、試料台１６２上に設置されたギャップセンサによって測定された薄膜プローブシート３７における領域部３７ａの面と半導体ウエハ１との距離に基づいて、昇降駆動部１６５を作動させて、多数の電極パッド３の全体の面が接触端子の先端に接触した時点から数μｍ程度押し上げる状態になるまで試料台１６２を上昇させる。
【０１５３】
図１５は、半導体チップ検査装置による電極パッド３が並設された半導体チップ２に対する検査の外観を示したものである。これにより、多数の接触端子１９の全体が多数の電極パッド３の全体面に追従して平行出しされると共に、個々の接触端子高さのばらつきを接着剤層３４によって吸収し、低荷重（１ピン当たり３〜５０ｍＮ程度）に基づく食い込みによる接触が行われ、各接触端子１９と各電極パッド３とは低抵抗（０．０１Ω〜０．１Ω）で接続されることになる。
【０１５４】
この状態で、半導体チップ２についてバーンイン試験を行なうときには、試料台１６２に搭載された半導体ウエハ１の温度を制御すべく、温度制御系１４０によって試料台１６２のヒーター１４１を制御することにより実行される。そのため薄膜プローブシート３７は可曉性があり、好ましくは耐熱性がある樹脂を主体に形成する。本実施の形態６では、ポリイミド樹脂を用いる。
【０１５５】
ケーブル１７１、配線基板２９、薄膜プローブシート３７、および接触端子１９を介して、半導体ウエハ１に形成された半導体チップ２とテスタ１７０との間で、動作電力や動作試験信号などの授受を行ない、半導体チップ２の電気的特性の可否などを判別する。上記の一連の動作が、半導体ウエハ１に形成された複数の半導体チップ２の各々について実施され、電気的特性の可否などが判別される。
【０１５６】
最後に、上記半導体チップ検査装置を用いた検査工程、又は検査方法を含む、半導体装置の製造方法について図１６を参照して説明する。
【０１５７】
図１６に示すように、本発明に係る半導体装置の製造方法では、ウエハに回路を作り込み、半導体チップを形成する前工程の後に、チップパッケージ出荷品、ベアチップ出荷品、フルウエハ出荷品、分割ウエハ出荷品、ベアチップ出荷品、ＣＳＰ出荷品、フルウエハＣＳＰ出荷品、分割ウエハＣＳＰ出荷品、ＣＳＰ出荷品などの製品に応じて、各工程が実行される。
【０１５８】
たとえば、チップパッケージ出荷品の場合は、前記前工程の後に、本発明に係る半導体チップ検査装置によりウエハレベルで複数の半導体チップの電気的特性を一括して検査する工程と、ウエハをダイシングして半導体チップごとに分離する工程と、この分離した半導体チップの半導体素子を樹脂等で封止する工程を有する。その後、バーンイン、選別検査、および外観検査を経て、これらの検査結果の良品がチップパッケージとして出荷される。
【０１５９】
その他の、ベアチップ出荷品、フルウエハ出荷品、分割ウエハ出荷品、ベアチップ出荷品、ＣＳＰ出荷品、フルウエハＣＳＰ出荷品、分割ウエハＣＳＰ出荷品、ＣＳＰ出荷品は、図１６に示す通りである。
【０１６０】
本発明に係る半導体チップ検査装置により複数の半導体チップの電気的特性を一括して検査する工程は、前述のように前工程を終了した直後や、ウエハを分割した後の分割ウエハの状態、ウエハ上に樹脂層を形成した後のウエハの状態、ウエハ上に樹脂層を形成した後にさらにウエハを分割した後の分割ウエハの状態で行われる。
【０１６１】
上記した半導体装置の製造方法における該半導体チップ２の電気的特性を検査する工程では、本願で開示したプローブカードを用いることにより、位置精度よく良好な接触特性を得ることができる。
【０１６２】
すなわち、結晶性を有する基板の異方性エッチングによる穴を型材としてめっきすることで形成される四角錐形状又は四角錐台形状の接触端子１９を用いて検査することにより、低接触圧で安定した接触特性を実現でき、下部にある半導体チップを傷めずに検査することが可能である。また、複数の接触端子１９が絶縁膜１０で取り囲まれる構造をとるため、検査動作時でも該接触端子は余分な応力を受けず、該半導体チップ２の電極との精確な接触が実現できる。複数個の半導体チップ２を一括で検査することも可能になる。
【０１６３】
さらに、半導体チップ２の電極への圧痕は、小さく、しかも点（四角錐形状又は四角錐台形状に穴があいた点）になるため、該電極表面には圧痕のない平らな領域が残ることになり、図１６に示すように接触による検査が複数回あっても対応できる。
【０１６４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１６５】
本発明は、半導体チップの検査に用いる薄膜プローブシート、薄膜プローブカード、接続装置、または半導体チップ検査装置、または半導体チップ製造装置、またはこれを用いて製造された半導体チップに関するものであり、特に狭ピッチの微小電極パッドが高密度に配列された半導体チップに対する接続、もしくは多数の電極パッドに対する同時接続に適するものである。
【符号の説明】
【０１６６】
１…シリコンウエハ、２…半導体チップ、３…電極パッド、４…シリコン基板、５…シリコン酸化膜、６…めっき下地金属膜、７…第２の金属膜、８…第３の金属膜、９…第１の金属膜、１０…絶縁膜、１１…配線、１２…保護膜、１３…穴型、１４…シリコン酸化膜、１５…液体レジスト（パターン）、１６…フィルムレジスト（パターン）、１７…補助金属膜、１８…空間領域、１９…接触端子、２０…ボイド、２１…入力側電極パッド、２２…出力側電極パッド、２３…めっき異常析出突起部、２４…ダミー配線、２５…押し駒（支持金属）、２６…スプリングプローブ、２６ａ…突起部、２６ｂ…バネ、２７…引き出し配線、２８…周辺電極、２９…配線基板、２９ａ…電極、２９ｂ…内部配線、２９ｃ…接続端子、２９ｄ…ビア、３０…上部固定板、３１…センターピボット、３２…押さえ部材、３２ａ…傾き、３３…枠、３４…接着剤層、３５…ねじ、３６…電極、３７…薄膜プローブシート、３７ａ…領域部、３７ｂ…周辺部、３８…支持部材、３９…スプリングプランジャー、４０…平行出し調整ねじ、４１…押圧機構、４２…押さえ部材、４３…接着リング、４４…押さえリング、１２０…検査接続系、１４０…温度制御系、１４１…ヒーター、１５０…駆動制御系、１５１…操作部、１６０…試料支持系、１６２…試料台、１６４…昇降軸、１６５…昇降駆動部、１６６…筐体、１６７…Ｘ−Ｙステージ、１７０…テスタ、１７１…ケーブル、１７２…ケーブル、５００…コンデンサー。
【図１】
2010276541.tif 000003
【図２】
2010276541.tif 000004
【図３】
2010276541.tif 000005
【図４】
2010276541.tif 000006
【図５】
2010276541.tif 000007
【図６】
2010276541.tif 000008
【図７】
2010276541.tif 000009
【図８】
2010276541.tif 000010
【図９】
2010276541.tif 000011
【図１０】
2010276541.tif 000012
【図１１】
2010276541.tif 000013
【図１２】
2010276541.tif 000014
【図１３】
2010276541.tif 000015
【図１４】
2010276541.tif 000016
【図１５】
2010276541.tif 000017
【図１６】
2010276541.tif 000018
【図１７】
2010276541.tif 000019