(57)【要約】【課題】発光輝度が小さい場合であっても、μ補正を確実に機能させることの可能な表示装置およびその駆動方法ならびに電子機器を提供する。【解決手段】トランジスタＴＤｒのゲート−ソース間の電位差ＶｇｓをトランジスタＴＤｒの閾値電圧Ｖｔｈに補正した（Ｔ１〜Ｔ６）のち、水平駆動回路２２がＶｏｆｓ２を出力している間に、トランジスタＴＤｒの移動度の補正が開始され（Ｔ７）、続いて、水平駆動回路２２がＶｓｉｇを出力している間に、トランジスタＴＤｒのゲートにＶｓｉｇに応じた電圧の書き込みが開始される（Ｔ８）。【選択図】図３
2010038928.tif 000002
【特許請求の範囲】
【請求項１】
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、少なくとも、前記発光素子に直列に接続されたトランジスタを含んで構成され、
前記駆動部は、
前記発光素子の閾値電圧以上の電圧を前記発光素子に印加することの可能な第１電圧を前記トランジスタのソースおよびドレインのうち前記発光素子とは反対側の方から供給する第１駆動部と、
前記映像信号に応じた大きさの第２電圧および一定の大きさの第３電圧を前記トランジスタのゲート側から供給する第２駆動部と、
前記トランジスタのゲート−ソース間の電位差を前記トランジスタの閾値電圧に補正したのち、前記第２駆動部が前記第３電圧を出力している間に、前記トランジスタの移動度の補正を開始する制御信号を出力し、続いて、前記第２駆動部が前記第２電圧を出力している間に、前記トランジスタのゲートに前記第２電圧に応じた電圧の書き込みを開始する制御信号を出力する制御部とを有する表示装置。
【請求項２】
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、少なくとも、前記発光素子に直列に接続されたトランジスタを含んで構成され、
前記駆動部は、前記発光素子の閾値電圧以上の電圧を前記発光素子に印加することの可能な第１電圧を前記トランジスタのソースおよびドレインのうち前記発光素子とは反対側の方から供給する第１駆動部と、前記映像信号に応じた大きさの第２電圧および一定の大きさの第３電圧を前記トランジスタのゲート側から供給する第２駆動部とを有する表示装置において、前記トランジスタのゲート−ソース間の電位差を前記トランジスタの閾値電圧に補正したのち、前記第２駆動部が前記第３電圧を出力している間に、前記トランジスタの移動度の補正を開始し、続いて、前記第２駆動部が前記第２電圧を出力している間に、前記トランジスタのゲートに前記第２電圧に応じた電圧の書き込みを開始する表示装置の駆動方法。
【請求項３】
表示装置を備え、
前記表示装置は、
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、少なくとも、前記発光素子に直列に接続されたトランジスタを含んで構成され、
前記駆動部は、
前記発光素子の閾値電圧以上の電圧を前記発光素子に印加することの可能な第１電圧を前記トランジスタのソースおよびドレインのうち前記発光素子とは反対側の方から供給する第１駆動部と、
前記映像信号に応じた大きさの第２電圧および一定の大きさの第３電圧を前記トランジスタのゲート側から供給する第２駆動部と、
前記トランジスタのゲート−ソース間の電位差を前記トランジスタの閾値電圧に補正したのち、前記第２駆動部が前記第３電圧を出力している間に、前記トランジスタの移動度の補正を開始する制御信号を出力し、続いて、前記第２駆動部が前記第２電圧を出力している間に、前記トランジスタのゲートに前記第２電圧に応じた電圧の書き込みを開始する制御信号を出力する制御部とを有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えた表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【０００５】
ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧Ｖｇｓも変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
【０００６】
また、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００７】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を組み込んだ表示装置が開発されている（例えば、特許文献１〜４参照）。これら特許文献１〜４には、μ補正と信号書き込みとを同時に行ったり、信号書き込みを行いながらその最後の期間に信号書き込みと並行してμ補正を行ったりすることが記載されている。以下に、μ補正と信号書き込みとを同時に行う場合の一例について詳細に説明する。
【０００８】
図１５は、従来の表示装置の概略構成の一例を表したものである。図１５に記載の表示装置１００は、複数の画素１２０がマトリクス状に配置された表示部１１０と、各画素１２０を駆動する駆動部（水平駆動回路１３０、書き込み走査回路１４０および電源走査回路１５０）とを備えている。
【０００９】
各画素１２０は、赤色用の画素１２０Ｒ、緑色用の画素１２０Ｇおよび青色用の画素１２０Ｂからなる。各画素１２０Ｒ，１２０Ｇ，１２０Ｂは、図１６に示したように、有機ＥＬ素子１２１（有機ＥＬ素子１２１Ｒ，１２１Ｇ，１２１Ｂ）およびそれに接続された画素回路１２２により構成されている。画素回路１２２は、サンプリング用のトランジスタＴＷＳ、保持容量Ｃｓ、駆動用のトランジスタＴＤｒによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。書き込み走査回路１４０から引き出されたゲート線ＷＳＬが行方向に延在して形成されており、トランジスタＴＷＳのゲートに接続されている。電源走査回路１５０から引き出されたドレイン線ＤＳＬも行方向に延在して形成されており、トランジスタＴＤｒのドレインに接続されている。また、水平駆動回路１３０から引き出された信号線ＤＴＬは列方向に延在して形成されており、トランジスタＴＷＳのドレインに接続されている。トランジスタＴＷＳのソースは駆動用のトランジスタＴＤｒのゲートと、保持容量Ｃｓの一端に接続されており、トランジスタＴＤｒのソースと保持容量Ｃｓの他端とが有機ＥＬ素子１２１Ｒ，１２１Ｇ，１２１Ｂ（以下、有機ＥＬ素子１２１Ｒ等と略する。）のアノードに接続されている。有機ＥＬ素子１２１Ｒ等のカソードは、カソード線ＣＴＬに接続されている。
【００１０】
図１７は、図１５に記載の表示装置１００における各種波形の一例を表したものである。図１７には、ゲート線ＷＳＬに２種類の電圧（Ｖｏｎ、Ｖｏｆｆ（＜Ｖｏｎ））が、ドレイン線ＤＳＬに２種類の電圧（Ｖｃｃ、Ｖｉｎｉ（＜Ｖｔｈｅｌ＋Ｖｃａ））が、信号線ＤＴＬに２種類の電圧（Ｖｓｉｇ、Ｖｏｆｓ）が印加されている様子が示されている。なお、Ｖｔｈｅｌは有機ＥＬ素子１２１Ｒ等の閾値電圧であり、Ｖｃａは有機ＥＬ素子１２１Ｒ等のカソード電圧である。さらに、図１７には、ゲート線ＷＳＬ、ドレイン線ＤＳＬおよび信号線ＤＴＬへの電圧印加に応じて、トランジスタＴＤｒのゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。
【００１１】
（Ｖｔｈ補正準備期間）
まず、Ｖｔｈ補正の準備を行う。具体的には、電源走査回路１５０がドレイン線ＤＳＬの電圧をＶｃｃからＶｉｎｉに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｉｎｉまで下がり、有機ＥＬ素子１２１等が消光する。このとき、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも下がる。次に、信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、書き込み走査回路１４０がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ２）。すると、トランジスタＴＷＳがオンし、トランジスタＴＤｒのゲート電圧ＶｇがＶｏｆｓまで下がる。
【００１２】
（最初のＶｔｈ補正期間）
次に、Ｖｔｈの補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、電源走査回路１５０がドレイン線ＤＳＬの電圧をＶｉｎｉからＶｃｃに上げる（Ｔ３）。すると、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れるので、保持容量Ｃｓと有機ＥＬ素子１２１Ｒ等の素子容量（図示せず）とが充電され、ソース電圧Ｖｓが上昇する。一定期間が経過したのち、書き込み走査回路１４０がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ４）。すると、トランジスタＴＷＳがオフするので、トランジスタＴＤｒのゲートがフローティングとなり、Ｖｔｈの補正が一旦停止する。
【００１３】
（最初のＶｔｈ補正休止期間）
Ｖｔｈ補正が休止している期間中は、先のＶｔｈ補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、Ｖｔｈ補正が不十分である場合、すなわち、トランジスタＴＤｒのゲート−ソース間の電位差ＶｇｓがトランジスタＴＤｒの閾値電圧Ｖｔｈよりも大きい場合には、Ｖｔｈ補正休止期間中にも、先のＶｔｈ補正を行った行（画素）において、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも上昇する。なお、このとき、有機ＥＬ素子１２１Ｒ等には、逆バイアスがかかっているので、有機ＥＬ素子１２１Ｒ等が発光することはない。
【００１４】
（２回目のＶｔｈ補正期間）
Ｖｔｈ補正休止期間が終了した後、Ｖｔｈの補正を再び行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっており、Ｖｔｈ補正が可能となっている時に、書き込み走査回路１４０がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ５）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（Ｖｔｈ補正がまだ完了していない場合）には、トランジスタＴＤｒがカットオフするまで（電位差ＶｇｓがＶｔｈになるまで）、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れる。その結果、保持容量ＣｓがＶｔｈに充電され、電位差ＶｇｓがＶｔｈとなる。その後、水平駆動回路１３０が信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、書き込み走査回路１４０がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ６）。すると、トランジスタＴＤｒのゲートがフローティングとなるので、電位差Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、電位差ＶｇｓをＶｔｈに設定することにより、トランジスタＴＤｒの閾値電圧Ｖｔｈが画素回路１２２ごとにばらついた場合であっても、有機ＥＬ素子１２１等の発光輝度がばらつくのをなくすることができる。
【００１５】
（２回目のＶｔｈ補正休止期間）
その後、Ｖｔｈ補正の休止期間中に、水平駆動回路１３０が信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える。
【００１６】
（書き込み・μ補正期間）
Ｖｔｈ補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっている間に、書き込み走査回路１４０がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ７）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。すると、トランジスタＴＤｒのゲートの電圧がＶｓｉｇとなる。このとき、有機ＥＬ素子１２１Ｒ等のアノードの電圧はこの段階ではまだ有機ＥＬ素子１２１Ｒ等の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１２１Ｒ等はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１２１Ｒ等の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶだけ上昇し、やがて電位差ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、トランジスタＴＤｒの移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖｇｓを発光前にΔＶだけ小さくすることにより、画素ごとの移動度μのばらつきを小さくすることができる。
【００１７】
（発光）
最後に、書き込み走査回路１４０がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ８）。すると、トランジスタＴＤｒのゲートがフローティングとなり、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１２１Ｒ等が所望の輝度で発光する。
【００１８】
【特許文献１】特開２００７−１７１８２７号公報
【特許文献２】特開２００７−１０８３８１号公報
【特許文献３】特開２００７−１３３２８３号公報
【特許文献４】特開２００７−１３３２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
ところで、上述したように、トランジスタＴＤｒのゲート−ソース間の電位差Ｖｇは、最終的にはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなり、画素ごとの移動度μのばらつきはΔＶによって補正される。しかし、ΔＶそのものが移動度μの補正に寄与するわけではない。全てのトランジスタＴＤｒのうち移動度μの大きなもののΔＶ（ΔＶａ）と、全てのトランジスタＴＤｒのうち移動度μの小さなもののΔＶ（ΔＶｂ）との差分（ΔΔＶ）が実際の画面内での輝度均一性を実現するための補正量となる。
【００２０】
図１８、図１９は、μ補正時間Ｔｓと、ΔＶａ、ΔＶｂおよびΔΔＶとの関係の一例を表したものである。図１８は、信号電圧Ｖｓｉｇが大きいとき（つまり、発光輝度が大きいとき）のものであり、図１９は、信号電圧Ｖｓｉｇが小さいとき（つまり、発光輝度が小さいとき）のものである。図１８、図１９から、発光輝度が大きいときには、ΔΔＶがある程度大きいので、μ補正が機能しているといえる。しかし、発光輝度の大きさに応じて変化する電圧Ｖｓｉｇを用いてトランジスタＴＤｒの移動度の補正が行われているので、発光輝度が小さいとき、すなわち、Ｖｓｉｇが小さいときには、ΔΔＶが極めて小さくなり、μ補正が機能していない。また、μ補正と信号書き込みとを同時に行っていることから、μ補正時間Ｔｓは必然的に短くなってしまう。従って、μ補正時間Ｔｓを長くして、ΔΔＶを大きくしようとすることは難しい。もっとも、μ補正時間Ｔｓを長くするにつれて、ΔΔＶの上昇割合が鈍くなり、ある値に飽和していくことから、μ補正時間Ｔｓを長くしても、ΔΔＶが大きくなることは期待できない。
【００２１】
本発明はかかる問題点に鑑みてなされたもので、その目的は、発光輝度が小さい場合であっても、μ補正を確実に機能させることの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の表示装置は、発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えたものである。画素回路は、少なくとも、前記発光素子に直列に接続されたトランジスタを含んで構成されている。駆動部は、第１駆動部、第２駆動部および制御部を有している。第１駆動部は、発光素子の閾値電圧以上の電圧を発光素子に印加することの可能な第１電圧をトランジスタのソースおよびドレインのうち発光素子とは反対側の方から供給するようになっている。第２駆動部は、映像信号に応じた大きさの第２電圧および一定の大きさの第３電圧をトランジスタのゲート側から供給するようになっている。制御部は、トランジスタのゲート−ソース間の電位差をトランジスタの閾値電圧に補正したのち、第２駆動部が第３電圧を出力している間に、トランジスタの移動度の補正を開始する制御信号を出力し、続いて、第２駆動部が第２電圧を出力している間に、トランジスタのゲートに第２電圧に応じた電圧の書き込みを開始する制御信号を出力するようになっている。
【００２３】
本発明の電子機器は、上記表示装置を備えたものである。
【００２４】
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置において、トランジスタのゲート−ソース間の電位差をトランジスタの閾値電圧に補正したのち、第２駆動部が第３電圧を出力している間に、トランジスタの移動度の補正を開始し、続いて、第２駆動部が第２電圧を出力している間に、トランジスタのゲートに第２電圧に応じた電圧の書き込みを開始するステップを実行するものである。
【００２５】
上記駆動方法が用いられる表示装置は、発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えたものである。画素回路は、少なくとも、前記発光素子に直列に接続されたトランジスタを含んで構成されている。駆動部は、第１駆動部および第２駆動部を有している。第１駆動部は、発光素子の閾値電圧以上の電圧を発光素子に印加することの可能な第１電圧をトランジスタのソースおよびドレインのうち発光素子とは反対側の方から供給するようになっている。第２駆動部は、映像信号に応じた大きさの第２電圧および一定の大きさの第３電圧をトランジスタのゲート側から供給するようになっている。
【００２６】
本発明の表示装置およびその駆動方法ならびに電子機器では、トランジスタのゲート−ソース間の電位差をトランジスタの閾値電圧に補正したのち、第２駆動部が第３電圧を出力している間に、トランジスタの移動度の補正が開始され、続いて、第２駆動部が第２電圧を出力している間に、トランジスタのゲートに第２電圧に応じた電圧の書き込みが開始される。これにより、トランジスタの移動度の補正と、第２電圧に応じた電圧の、トランジスタのゲートへの書き込み（以下、単にゲートへの書き込みと称する。）とを別個に行うことができるので、トランジスタの移動度の補正に必要な時間を自由に設定することが可能となる。また、一定の大きさの第３電圧を用いてトランジスタの移動度の補正を行うので、発光輝度の大きさに依らずにトランジスタの移動度の補正を行うことができる。
【発明の効果】
【００２７】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、トランジスタのゲート−ソース間の電位差をトランジスタの閾値電圧に補正したのち、第２駆動部が第３電圧を出力している間に、トランジスタの移動度の補正を開始し、続いて、第２駆動部が第２電圧を出力している間に、トランジスタのゲートに第２電圧に応じた電圧の書き込みを開始するようにしたので、トランジスタの移動度の補正に必要な時間を自由に設定することが可能となり、さらに、発光輝度の大きさに依らずにトランジスタの移動度の補正を行うことができる。これにより、発光輝度が小さい場合であっても、μ補正を確実に機能させることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２９】
図１は、本発明の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、例えば、ガラス，シリコン（Ｓｉ）ウェハあるいは樹脂などよりなる基板（図示せず）上に、表示部１０と、表示部１０の周辺に形成された周辺回路部２０（駆動部）とを備えている。
【００３０】
表示部１０は、複数の画素１１を表示部１０の全面に渡ってマトリクス状に配置したものであり、外部から入力された映像信号２０ａに基づく画像をアクティブマトリクス駆動により表示するものである。各画素１１は、赤色用の画素１１Ｒと、緑色用の画素１１Ｇと、青色用の画素１１Ｂとを含んでいる。
【００３１】
図２は、画素１１Ｒ，１１Ｇ，１１Ｂの内部構成の一例を表したものである。画素１１Ｒ，１１Ｇ，１１Ｂ内には、図２に示したように、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ（発光素子）と、画素回路１３とが設けられている。
【００３２】
有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ（以下、有機ＥＬ素子１２Ｒ等と称する。）は、例えば、図示しないが、陽極（アノード）、有機層および陰極（カソード）が基板１１側から順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。
【００３３】
画素回路１３は、サンプリング用のトランジスタＴＷＳ、保持容量Ｃｓ、駆動用のトランジスタＴＤｒによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。トランジスタＴＷＳ，ＴＤｒは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、トランジスタＴＤｒが本発明の「トランジスタ」の一具体例に相当する。
【００３４】
周辺回路部２０は、タイミング制御回路２１（制御部）と、水平駆動回路２２（第２駆動部）と、書き込み走査回路２３と、電源走査回路２４（第１駆動部）とを有している。タイミング制御回路２１は、表示信号生成回路２１Ａと、表示信号保持制御回路２１Ｂとを含んでいる。また、周辺回路部２０には、ゲート線ＷＳＬと、ドレイン線ＤＳＬと、信号線ＤＴＬと、カソード線ＣＴＬとが設けられている。なお、カソード線ＣＴＬは、例えば、グラウンドに接続され、グラウンド電圧に設定される。
【００３５】
表示信号生成回路２１Ａは、外部から入力された映像信号２０ａに基づいて、例えば１画面ごと（１フィールドの表示ごと）に表示部１０に表示するための表示信号２１ａを生成するものである。
【００３６】
表示信号保持制御回路２１Ｂは、表示信号生成回路２１Ａから出力された表示信号２１ａを１画面ごと（１フィールドの表示ごと）に、例えばＳＲＡＭ（Static Random Access Memory）などから構成されたフィールドメモリに格納して保持するものである。この表示信号保持制御回路２１Ｂはまた、各画素１１を駆動する水平駆動回路２２、書き込み走査回路２３および電源走査回路２４が連動して動作するように制御する役割も果たしている。具体的には、表示信号保持制御回路２１Ｂは、書き込み走査回路２３に対しては制御信号２１ｂを、電源走査回路２４に対しては制御信号２１ｃを、表示信号駆動回路２１Ｃに対しては制御信号２１ｄをそれぞれ出力するようになっている。
【００３７】
水平駆動回路２２は、表示信号保持制御回路２１Ｂから出力された制御信号２１ｄに応じて、３種類の電圧（Ｖｏｆｓ１、Ｖｏｆｓ２（第３電圧）、Ｖｓｉｇ（第２電圧））を出力可能となっている。具体的には、水平駆動回路２２は、表示部１０の各画素１１に接続された信号線ＤＴＬを介して、書き込み走査回路２３により選択された画素１１へ３種類の電圧（Ｖｏｆｓ１、Ｖｏｆｓ２、Ｖｓｉｇ）を供給するようになっている。
【００３８】
ここで、Ｖｏｆｓ２は、Ｖｏｆｓ１よりも高い電圧値となっており、例えば、Ｖｓｉｇの最大電圧以下の範囲内の電圧値となっている。また、Ｖｓｉｇは、映像信号２０ａに対応する電圧値となっている。Ｖｓｉｇの最小電圧はＶｏｆｓ１よりも低い電圧値となっており、Ｖｓｉｇの最大電圧はＶｏｆｓ１よりも高い電圧値となっている。
【００３９】
書き込み走査回路２３は、表示信号保持制御回路２１Ｂから出力された制御信号２１ｂに応じて、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、書き込み走査回路２３は、表示部１０の各画素１１に接続されたゲート線ＷＳＬを介して、駆動対象の画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、サンプリング用のトランジスタＴＷＳを制御するようになっている。
【００４０】
ここで、Ｖｏｎは、トランジスタＴＷＳのオン電圧以上の値となっている。Ｖｏｎは、後述の「Ｖｔｈ補正期間」や、「μ補正期間」、「信号書き込み期間」などに書き込み走査回路２３から出力される電圧値である。Ｖｏｆｆは、トランジスタＴＷＳのオン電圧よりも低い値となっており、かつ、Ｖｏｎよりも低い値となっている。Ｖｏｆｆは、後述の「Ｖｔｈ補正準備期間」や、「Ｖｔｈ補正休止期間」、「発光期間」などに書き込み走査回路２３から出力される電圧値である。
【００４１】
電源走査回路２４は、表示信号保持制御回路２１Ｂから出力された制御信号２１ｃに応じて、２種類の電圧（Ｖｉｎｉ、Ｖｃｃ（第１電圧））を出力可能となっている。具体的には、電源走査回路２４は、表示部１０の各画素１１に接続されたドレイン線ＤＳＬを介して、駆動対象の画素１１へ２種類の電圧（Ｖｉｎｉ、Ｖｃｃ）を供給し、有機ＥＬ素子１２Ｒ等の発光および消光を制御するようになっている。
【００４２】
ここで、Ｖｉｎｉは、有機ＥＬ素子１２Ｒ等の閾値電圧Ｖｅｌと、有機ＥＬ素子１２Ｒ等のカソードの電圧Ｖｃａとを足し合わせた電圧（Ｖｅｌ＋Ｖｃａ）よりも低い電圧値である。また、Ｖｃｃは、電圧（Ｖｅｌ＋Ｖｃａ）以上の電圧値である。
【００４３】
次に、図２を参照して、各構成要素の接続関係について説明する。書き込み走査回路２３から引き出されたゲート線ＷＳＬは、行方向に延在して形成されており、トランジスタＴＷＳのゲートに接続されている。電源走査回路２４から引き出されたドレイン線ＤＳＬも行方向に延在して形成されており、トランジスタＴＤｒのドレインに接続されている。また、水平駆動回路２２から引き出された信号線ＤＴＬは列方向に延在して形成されており、トランジスタＴＷＳのドレインに接続されている。トランジスタＴＷＳのソースは駆動用のトランジスタＴＤｒのゲートと、保持容量Ｃｓの一端に接続されており、トランジスタＴＤｒのソースと保持容量Ｃｓの他端とが有機ＥＬ素子１２Ｒ等のアノードに接続されている。有機ＥＬ素子１２Ｒ等のカソードは、カソード線ＣＴＬに接続されている。
【００４４】
カソード線ＣＴＬは電圧源（図示せず）に接続されている。この電圧源は、カソード線ＣＴＬに対して所定の電圧（例えばグラウンド電圧）を供給するようになっている。なお、この電圧源は、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４にも接続されており、水平駆動回路２２に対してＶｏｆｓ１、Ｖｏｆｓ２、Ｖｓｉｇを供給し、書き込み走査回路２３に対してＶｏｎ、Ｖｏｆｆを供給し、電源走査回路２４に対してＶｃｃ、Ｖｓｓを供給するようになっている。
【００４５】
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１２Ｒ等のＩ−Ｖ特性が経時変化したり、トランジスタＴＤｒの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１２Ｒ等の発光輝度を一定に保つようにするために、有機ＥＬ素子１２Ｒ等のＩ−Ｖ特性の変動に対する補償動作およびトランジスタＴＤｒの閾値電圧Ｖｔｈや移動度μの変動に対する補正動作を組み込んでいる。
【００４６】
図３は、表示装置１における各種波形の一例を表したものである。図３には、ゲート線ＷＳＬ、電源線ＰＳＬおよび信号線ＤＴＬにおいて、時々刻々と電圧変化が生じている様子が示されている。さらに、図３には、ゲート線ＷＳＬ、ドレイン線ＤＳＬおよび信号線ＤＴＬの電圧変化に応じて、ゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々と変化している様子が示されている。
【００４７】
（Ｖｔｈ補正準備期間）
まず、Ｖｔｈ補正の準備を行う。具体的には、ゲート線ＷＳＬの電圧がＶｏｆｆとなっており、信号線ＤＴＬの電圧がＶｏｆｓ１となっており、ドレイン線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１２Ｒ等が発光している時）に、電源走査回路２４が制御信号２１ｃに応じてドレイン線ＤＳＬの電圧をＶｃｃからＶｉｎｉに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｉｎｉまで下がり、有機ＥＬ素子１２Ｒ等が消光する。このとき、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも下がる。次に、ドレイン線ＤＳＬの電圧がＶｉｎｉとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓ１となっている間に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ２）。すると、ゲート電圧ＶｇがＶｏｆｓ１まで下がる。その後、ドレイン線ＤＳＬの電圧がＶｉｎｉとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓ１となっている時に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる。
【００４８】
（最初のＶｔｈ補正期間）
次に、Ｖｔｈの補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓ１となっている間に、電源走査回路２４が制御信号２１ｃに応じてドレイン線ＤＳＬの電圧をＶｓｓからＶｃｃに上げる（Ｔ３）。すると、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その後、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶｏｆｓ１からＶｓｉｇに切り替える前に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ４）。すると、トランジスタＴＤｒのゲートがフローティングとなり、Ｖｔｈの補正が一旦停止する。
【００４９】
（最初のＶｔｈ補正休止期間）
Ｖｔｈ補正が休止している期間中（すなわち、ゲート線ＷＳＬの電圧がＶｏｆｆとなっており、かつドレイン線ＤＳＬの電圧がＶｃｃとなっている間）は、先のＶｔｈ補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。具体的には、水平駆動回路２２が、Ｖｔｈ補正が休止している期間中に、信号線ＤＴＬの電圧をＶｏｆｓ１からＶｓｉｇに切り替えたのち、ＶｓｉｇからＶｏｆｓ１、Ｖｏｆｓ２に段階的に切り替える動作を行い、書き込み走査回路２３が、信号線ＤＴＬの電圧がＶｓｉｇ、Ｖｏｆｓ１またはＶｏｆｓ２となっている間に、先のＶｔｈ補正を行った行（画素）とは異なる他の行（画素）に接続されたゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げたのち、ＶｏｎからＶｏｆｆに切り替える。
【００５０】
なお、Ｖｔｈ補正が不十分である場合、すなわち、トランジスタＴＤｒのゲート−ソース間の電位差ＶｇｓがトランジスタＴＤｒの閾値電圧Ｖｔｈよりも大きい場合には、Ｖｔｈ補正休止期間中にも、先のＶｔｈ補正を行った行（画素）において、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも上昇する。
【００５１】
（２回目のＶｔｈ補正期間）
Ｖｔｈ補正休止期間が終了した後、Ｖｔｈの補正を再び行う。具体的には、ドレイン線ＤＳＬの電圧がＶｃｃとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓ１となっており、Ｖｔｈ補正が可能となっている時に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ５）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（Ｖｔｈ補正がまだ完了していない場合）には、トランジスタＴＤｒがカットオフするまで（電位差ＶｇｓがＶｔｈになるまで）、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れる。これにより、ゲート電圧ＶｇがＶｏｆｓ１となり、ソース電圧Ｖｓが上昇し、その結果、保持容量ＣｓがＶｔｈに充電され、電位差ＶｇｓがＶｔｈとなる。その後、水平駆動回路２２が信号線ＤＴＬの電圧をＶｏｆｓ１からＶｓｉｇに切り替える前に、書き込み走査回路２３がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ６）。すると、トランジスタＴＤｒのゲートがフローティングとなるので、電位差Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、電位差ＶｇｓをＶｔｈに設定することにより、トランジスタＴＤｒの閾値電圧Ｖｔｈが画素回路１３ごとにばらついた場合であっても、有機ＥＬ素子１２Ｒ等の発光輝度がばらつくのをなくすることができる。
【００５２】
（２回目のＶｔｈ補正休止期間）
その後、Ｖｔｈ補正の休止期間中（すなわち、ゲート線ＷＳＬの電圧がＶｏｆｆとなっており、かつドレイン線ＤＳＬの電圧がＶｃｃとなっている間）に、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶｏｆｓ１からＶｓｉｇ、Ｖｏｆｓ２に段階的に切り替える。
【００５３】
（μ補正期間）
２回目のＶｔｈ補正休止期間が終了した後、μ補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓ２となっている間に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ７）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。すると、トランジスタＴＤｒのゲートの電圧が信号線ＤＴＬの電圧Ｖｏｆｓ２となる。このとき、有機ＥＬ素子１２Ｒ等のアノードの電圧はこの段階ではまだ有機ＥＬ素子１２Ｒ等の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１２Ｒ等はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１２Ｒ等の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶだけ上昇し、やがて電位差ＶｇｓがＶｏｆｓ２−Ｖｏｆｓ１＋Ｖｔｈ−ΔＶとなる。このようにして、μ補正が行われる。ここで、トランジスタＴＤｒの移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖｇｓを発光前にΔＶだけ小さくすることにより、画素ごとの移動度μのばらつきを取り除くことができる。
【００５４】
その後、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる。続いて、ドレイン線ＤＳＬの電圧がＶｃｃとなっており、かつゲート線ＷＳＬの電圧がＶｏｆｆとなっている時に、水平駆動回路２２が制御信号２１ｄに応じて信号線ＤＴＬの電圧をＶｏｆｓ２からＶｏｆｓ１、Ｖｓｉｇに段階的に切り替える。
【００５５】
（信号書き込み期間）
μ補正に続いて、信号書き込みを行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっている間に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ８）、トランジスタＴＤｒのゲートを信号線ＤＴＬに接続する。すると、トランジスタＴＤｒのゲートの電圧が信号線ＤＴＬの電圧Ｖｓｉｇ（またはＶｓｉｇに応じた電圧）となる。このとき、有機ＥＬ素子１２Ｒ等のアノードの電圧はこの段階でもまだ有機ＥＬ素子１２Ｒ等の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１２Ｒ等はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１２Ｒ等の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶだけ上昇し、やがて電位差ＶｇｓがＶｓｉｇ−Ｖｏｆｓ１＋Ｖｔｈ−ΔＶとなる。このようにして、信号書き込みが行われる。なお、先のμ補正期間において、μ補正が充分にできていなかった場合（つまり、μ補正時間Ｔｓが充分に長くなかった場合）には、この信号書き込み期間においてもμ補正が行われる。
【００５６】
（発光）
最後に、書き込み走査回路２３が制御信号２１ｂに応じてゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ９）。すると、トランジスタＴＤｒのゲートがフローティングとなり、トランジスタＴＤｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１２Ｒ等に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１２Ｒ等が所望の輝度で発光する。
【００５７】
本実施の形態の表示装置１では、上記のようにして、各画素１１において画素回路１３がオンオフ制御され、各画素１１の有機ＥＬ素子１２Ｒ等に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示部１０において画像が表示される。
【００５８】
ところで、上述したように、トランジスタＴＤｒのゲート−ソース間の電位差Ｖｇは、最終的にはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなり、画素ごとの移動度μのばらつきはΔＶによって補正される。しかし、ΔＶそのものが移動度μの補正に寄与するわけではない。全てのトランジスタＴＤｒのうち移動度μの大きなもののΔＶ（ΔＶａ）と、全てのトランジスタＴＤｒのうち移動度μの小さなもののΔＶ（ΔＶｂ）との差分（ΔΔＶ）が実際の画面内での輝度均一性を実現するための補正量となる。
【００５９】
図４、図５は、上述したように、μ補正と信号書き込みとを別個に行ったときの、μ補正時間Ｔｓと、ΔＶａ、ΔＶｂおよびΔΔＶとの関係の一例を表したものである。図１８、図１９は、μ補正と信号書き込みとを同時に行ったときの、μ補正時間Ｔｓと、ΔＶａ、ΔＶｂおよびΔΔＶとの関係の一例を表したものである。図４、図１８は、信号電圧Ｖｓｉｇが大きいとき（つまり、発光輝度が大きいとき）のものであり、図５、図１９は、信号電圧Ｖｓｉｇが小さいとき（つまり、発光輝度が小さいとき）のものである。
【００６０】
図４、図５、図１８、図１９から、発光輝度が大きいときには、ΔΔＶがある程度大きいので、μ補正が機能しているといえる。しかし、図１８、図１９では、発光輝度の大きさに応じて変化する電圧Ｖｓｉｇを用いてトランジスタＴＤｒの移動度の補正が行われているので、発光輝度が小さいとき、すなわち、Ｖｓｉｇが小さいときには、ΔΔＶが極めて小さくなり、μ補正が機能していない。また、μ補正と信号書き込みとを同時に行っていることから、μ補正時間Ｔｓは必然的に短くなってしまう。従って、μ補正時間Ｔｓを長くして、ΔΔＶを大きくしようとすることは難しい。もっとも、μ補正時間Ｔｓを長くするにつれて、ΔΔＶの上昇割合が鈍くなり、ある値に飽和していくことから、μ補正時間Ｔｓを長くしても、ΔΔＶが大きくなることは期待できない。
【００６１】
一方、本実施の形態に対応する図４、図５では、μ補正と信号書き込みとが別個に行われており、一定の大きさの電圧Ｖｏｆｓ２を用いてトランジスタＴＤｒの移動度の補正が行われている。そのため、発光輝度が大きいときだけでなく、発光輝度が小さいとき、すなわち、Ｖｓｉｇが小さいときでも、ΔΔＶが充分に大きいので、発光輝度の大きさに依らずにトランジスタＴＤｒの移動度の補正を行うことができる。また、μ補正と信号書き込みとが別個に行われていることから、トランジスタＴＤｒの移動度の補正に必要な時間を自由に（すなわち、適切な値に）設定することが可能となる。従って、本実施の形態では、発光輝度が小さい場合であっても、μ補正を確実に機能させることができる。
【００６２】
なお、μ補正時間Ｔｓは、信号書き込みを開始するタイミング（ゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げるタイミング）を変えることによって変えることが可能であるが、例えば、水平駆動回路２２から出力される３種類の電圧（Ｖｏｆｓ１、Ｖｏｆｓ２、Ｖｓｉｇ）の並び順を変えることによっても変えることが可能である。上記では、図６（Ｂ）に示したように、水平駆動回路２２から出力される電圧をＶｓｉｇ、Ｖｏｆｓ２、Ｖｏｆｓ１の順に変えていたが、例えば、図７（Ｂ），図８（Ｂ）に示したように、水平駆動回路２２から出力される電圧をＶｏｆｓ１、Ｖｏｆｓ２、Ｖｓｉｇの順に変えるようにしてもよい。水平駆動回路２２から出力される電圧を図７（Ｂ），図８（Ｂ）に示したような並び順にした場合には、信号書き込みを開始するタイミング（ゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げるタイミング）を、例えば、図７（Ａ）に示したように、μ補正を開始した周期内に設定することもできるし、図８（Ａ）に示したように、μ補正を開始した周期の次の周期内に設定することもできる。
【００６３】
（モジュールおよび適用例）
以下、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００６４】
（モジュール）
上記実施の形態の表示装置１は、例えば、図９に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板２の一辺に、表示部１０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング制御回路２１、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００６５】
（適用例１）
図１０は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態に係る表示装置１により構成されている。
【００６６】
（適用例２）
図１１は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。
【００６７】
（適用例３）
図１２は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態に係る表示装置１により構成されている。
【００６８】
（適用例４）
図１３は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態に係る表示装置１により構成されている。
【００６９】
（適用例５）
図１４は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態に係る表示装置１により構成されている。
【００７０】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００７１】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１３の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１３に追加してもよい。その場合、画素回路１３の変更に応じて、上述した水平駆動回路２２、書き込み走査回路２３、電源走査回路２４のほかに、必要な駆動回路を追加してもよい。
【００７２】
また、上記実施の形態等では、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の駆動を信号保持制御回路２１Ｂが制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００７３】
また、上記実施の形態等では、画素回路１３が、２Ｔｒ１Ｃの回路構成となっていたが、トランジスタが有機ＥＬ素子１２Ｒ等に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。
【００７４】
また、上記実施の形態等では、トランジスタＴＷＳ，ＴＤｒは、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｎチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴＤｒのソースおよびドレインのうちドレイン線ＤＳＬと未接続の方と保持容量Ｃｓの他端とを有機ＥＬ素子１２Ｒ等のカソードに接続し、有機ＥＬ素子１２Ｒ等のアノードをカソード線ＣＴＬに接続することが好ましい。
【図面の簡単な説明】
【００７５】
【図１】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１の画素の内部構成の一例を表す構成図である。
【図３】図１の表示装置の動作の一例について説明するための波形図である。
【図４】発光輝度が大きいときの、μ補正時間Ｔｓと、ΔＶａ、ΔＶｂおよびΔΔＶとの関係を表す関係図である。
【図５】発光輝度が小さいときの、μ補正時間Ｔｓと、ΔＶａ、ΔＶｂおよびΔΔＶとの関係を表す関係図である。
【図６】ゲート線の波形と信号線の波形との組み合わせの一例を表す波形図である。
【図７】ゲート線の波形と信号線の波形との組み合わせの他の例を表す波形図である。
【図８】ゲート線の波形と信号線の波形との組み合わせのその他の例を表す波形図である。
【図９】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１０】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１１】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１２】適用例３の外観を表す斜視図である。
【図１３】適用例４の外観を表す斜視図である。
【図１４】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１５】従来の表示装置の一例を表す構成図である。
【図１６】図１５の画素の内部構成の一例を表す構成図である。
【図１７】図１５の表示装置の動作の一例について説明するための波形図である。
【図１８】発光輝度が大きいときの、μ補正時間Ｔｓと、ΔＶａ、ΔＶｂおよびΔΔＶとの関係を表す関係図である。
【図１９】発光輝度が小さいときの、μ補正時間Ｔｓと、ΔＶａ、ΔＶｂおよびΔΔＶとの関係を表す関係図である。
【符号の説明】
【００７６】
１…表示装置、１０…表示部、１１，１１Ｒ，１１Ｇ，１１Ｂ…画素、１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３…画素回路、２０…周辺回路部、２１…タイミング制御回路、２１Ａ…表示信号生成回路、２１Ｂ…表示信号保持制御回路、２２…水平駆動回路、２３…書き込み走査回路、２４…電源走査回路、Ｃｓ…保持容量、ＤＳＬ…ドレイン線、ＤＴＬ…信号線、Ｉｄｓ…電流、ＴＤｒ，ＴＷＳ…トランジスタ、Ｖｇ…ゲート電圧、Ｖｇｓ…電位差、Ｖｓ…ソース電圧、Ｖｔｈ…閾値電圧、ＷＳＬ…ゲート線。
【図１】
2010038928.tif 000003
【図２】
2010038928.tif 000004
【図３】
2010038928.tif 000005
【図４】
2010038928.tif 000006
【図５】
2010038928.tif 000007
【図６】
2010038928.tif 000008
【図７】
2010038928.tif 000009
【図８】
2010038928.tif 000010
【図９】
2010038928.tif 000011
【図１０】
2010038928.tif 000012
【図１１】
2010038928.tif 000013
【図１２】
2010038928.tif 000014
【図１３】
2010038928.tif 000015
【図１４】
2010038928.tif 000016
【図１５】
2010038928.tif 000017
【図１６】
2010038928.tif 000018
【図１７】
2010038928.tif 000019
【図１８】
2010038928.tif 000020
【図１９】
2010038928.tif 000021