(57)【要約】      （修正有）【課題】低消費電流化を実現しつつ、多様な機能回路の各々に対して個別に適切な電源電圧の制御を可能とする半導体集積回路装置及び電源供給回路を提供する。【解決手段】半導体集積回路装置は電源供給回路と少なくとも１つの機能回路とを含み、前記電源供給回路は、外部電源電圧から降圧電圧を生成する少なくとも１つの降圧回路と、前記外部電源電圧と少なくとも１つの比較電圧とを比較し、比較結果に応じて、前記機能回路に前記外部電源電圧及び前記降圧電圧のうちの何れかの電圧を選択してこれを前記機能回路に供給する。【選択図】図１
2010177527.tif 000002
【特許請求の範囲】
【請求項１】
外部電源端子と、前記外部電源端子に供給される外部電源電圧から内部電源電圧を生成する電源供給回路と、前記内部電源電圧が供給されて所定回路機能を奏する少なくとも１つ機能回路と、含む半導体集積回路装置であって、
前記電源供給回路は、
前記外部電源電圧から降圧電圧を生成する少なくとも１つの降圧回路と、
前記外部電源電圧と少なくとも１つの比較電圧とを比較し、比較結果に応じて、前記機能回路に前記外部電源電圧及び前記降圧電圧のうちの何れかの電圧を選択してこれを前記内部電源電圧として当該機能回路に供給する制御回路と、
を含むことを特徴とする半導体集積回路装置。
【請求項２】
前記制御回路は、前記外部電源電圧が前記比較電圧より高い場合に、前記降圧電圧のうちの第１の降圧電圧を前記機能回路のうちの少なくとも１つの特定機能回路に供給し、前記外部電源電圧が前記比較電圧より高くない場合に、前記第１の降圧電圧よりも高い第２の降圧電圧又は前記外部電源電圧を前記特定機能回路に供給することを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記制御回路は、前記外部電源電圧が前記比較電圧より高くない場合であって且つ前記機能回路の負荷が所定のレベルより高い場合には、前記外部電源電圧を前記特定機能回路に供給することを特徴とする請求項２記載の半導体集積回路装置。
【請求項４】
外部電源端子と、前記外部電源端子に供給される外部電源電圧から複数の内部電源電圧を生成する電源供給回路であって、
前記外部電源電圧から降圧電圧を生成する少なくとも１つの降圧回路と、
前記外部電源電圧と比較電圧とを比較し、比較結果に応じて、前記内部電源電圧に前記外部電源電圧及び前記降圧電圧のうちの何れかの電圧を選択してこれを当該内部電源電圧として出力する制御回路と、
を含むことを特徴とする電源供給回路。
【請求項５】
前記内部電源電圧として前記制御回路によって供給される電圧を定電圧に維持した上でこれを出力する少なくとも１つの定電圧回路をさらに含むことを特徴とする請求項４記載の電源供給回路。
【請求項６】
前記降圧回路は、スイッチドキャパシタ方式を用いた降圧回路であることを特徴とする請求項４記載の電源供給回路。
【請求項７】
前記制御回路は、前記比較結果に応じてＯＮ／ＯＦＦ動作する少なくとも２つのトランジスタを制御することによって、前記外部電源電圧及び前記降圧電圧の各々を選択的に切り替えることを特徴とする請求項４記載の電源供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能回路とこの機能回路に電源電圧を供給する電源供給回路とを備える半導体集積回路装置並びにかかる電源供給回路に関する。
【背景技術】
【０００２】
近年、電卓、時計または電子玩具等の電池を使用する電子機器においては、それらの多機能化に応じて消費電力が増大し、電池寿命を伸ばすことが求められている。そのため、かかる電子機器に設けられるマイコン用ＬＳＩは、回路設計、レイアウト設計及び製造プロセス等の多面に亘って消費電流を低減する対策が必要となる。
【０００３】
特許文献１は、外部から供給された電源電圧を受けて、ＭＯＳＦＥＴにより構成されてなる内部回路に要求される動作速度に対応した電源電圧を形成する電源回路を内蔵してなる半導体集積回路装置を開示し、かかる装置によってプロセスバラツキや温度変化に対して必要最小の電圧で内部回路が動作するものとなって合理的な電源供給が可能になるとしている。
【０００４】
特許文献１の段落［００１７］を参照すると、半導体集積回路装置は電池電圧検出回路５を含み、電池電圧検出回路５は、ＬＳＩロジック９に供給される出力電圧に対応した基準電圧と電池電圧とを比較し、この比較結果に応じて昇圧／降圧の切り替えを行うとしている。すなわち、電池電圧が上記出力電圧に対して十分大きいときには降圧を指示し、電池電圧が上記出力電圧を得るのに不足するように低下すると昇圧を指示するとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−３８０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体集積回路装置に組み込まれる機能回路は、動作速度によって負荷が画定される回路にとどまらず、多様な機能回路を組み込むことが求められる。かかる機能回路としては、例えば、起動制御や外部インタフェース制御が必要なＩ/Ｏ回路、通常使用状態で常時動作している発振回路、さらには低電圧駆動されるとリーク電流が大きいロジック回路等がある。かかる多様な機能回路に対して、従来技術の如く動作速度によって画一的に電源電圧を制御することは合理的ではない。
【０００７】
本発明の目的は、低消費電流化を実現しつつ、多様な機能回路の各々に対して個別に適切な電源電圧の制御を可能とする半導体集積回路装置及び電源供給回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明による半導体集積回路装置は、外部電源端子と、前記外部電源端子に供給される外部電源電圧から内部電源電圧を生成する電源供給回路と、前記内部電源電圧が供給されて所定回路機能を奏する少なくとも１つ機能回路と、含む半導体集積回路装置であって、前記電源供給回路は、前記外部電源電圧から降圧電圧を生成する少なくとも１つの降圧回路と、前記外部電源電圧と少なくとも１つの比較電圧とを比較し、比較結果に応じて、前記機能回路に前記外部電源電圧及び前記降圧電圧のうちの何れかの電圧を選択してこれを前記内部電源電圧として当該機能回路に供給する制御回路と、を含むことを特徴とする。
【０００９】
本発明による電源供給回路は、外部電源端子と、前記外部電源端子に供給される外部電源電圧から複数の内部電源電圧を生成する電源供給回路であって、前記外部電源電圧から降圧電圧を生成する少なくとも１つの降圧回路と、前記外部電源電圧と比較電圧とを比較し、比較結果に応じて、前記内部電源電圧に前記外部電源電圧及び前記降圧電圧のうちの何れかの電圧を選択してこれを当該内部電源電圧として出力する制御回路と、を含むことを特徴とする。
【発明の効果】
【００１０】
本発明による半導体集積回路装置及び電源供給回路によれば、低消費電流化を実現しつつ、多様な機能回路の各々に対して個別に適切な電源電圧の制御が可能となる。
【発明を実施するための形態】
【００１１】
本発明の実施例について添付の図面を参照しつつ詳細に説明する。
＜第１の実施例＞
図１は、本発明の第１の実施例を示し、電源供給回路を含む全体構成を示している。半導体集積回路（ＬＳＩ）装置２０は、少なくとも１つの電源供給回路１０を含むと共に、複数の機能回路としてＩ／Ｏ回路２１と、ロジック回路２２と、発振回路２３とを含む。本図の例では、３つの機能回路２１、２２及び２３が示されているが本発明にかかる限定はなく、半導体集積回路装置２０は４つ以上の機能回路を含み得る。また、本実施例では、機能回路２１、２２及び２３の各機能を例えばＩ／Ｏ、ロジック及び発振としたが、これはあくまでも例であって、電源電圧に応じて動作し得る多様な機能を奏する回路であり得る。
【００１２】
電源供給回路１０は、電圧端子ＶＤＤ及び接地端子ＧＤＤの外部電源端子を介して外部電池Ｅｂが接続されて電力の外部供給を受けると共に、電圧端子ＶＤＤＨ、電圧端子ＶＤＤＬ、電圧端子ＶＤＤＸから各々Ｉ／Ｏ回路２１、ロジック回路２２及び、発振回路２３に内部電源電圧を供給する。すなわち、Ｉ／Ｏ回路２１には電圧端子ＶＤＤＨが接続され、ロジック回路２２には電圧端子ＶＤＤＬが接続され、発振回路２３には電圧端子ＶＤＤＸが接続されている。なお、説明においては、電池電圧の入力部となる電圧端子ＶＤＤとＩ／Ｏ回路２１へ供給する電圧の出力部となる電圧端子ＶＤＤＨとを別々の符号を用いて
説明しているが、図１においては、電圧端子ＶＤＤＨへ供給する電圧は電池電圧であることから電圧端子ＶＤＤと電圧端子ＶＤＤＨは共通の端子であってもよい。
【００１３】
電源供給回路１０は、ＢＬＤ（Battery Level Detector）内蔵制御回路１１と、第１降圧回路１２と、Ｐ型ＭＯＳＦＥＴである２つのトランジスタＴｒ１及びＴｒ２と、２つの定電圧回路ＶＲ１及びＶＲ２を含む。電圧端子ＶＤＤは、ＢＬＤ内蔵制御回路１１、第１降圧回路１２及び電圧端子ＶＤＤＨに接続され、電池Ｅｂの電池電圧が供給される。
【００１４】
ＢＬＤ内蔵制御回路１１は、電池Ｅｂの電池電圧に応じて制御信号をトランジスタＴｒ１及びＴｒ２の各々のゲートに供給し、トランジスタＴｒ１及びＴｒ２のＯＮ／ＯＦＦ動作を制御する。第１降圧回路１２は、スイッチドキャパシタ方式を用いた１／２降圧回路であり、電圧端子ＶＤＤからの供給電圧を入力として、その１／２の降圧電圧を電圧端子ＶＨＡに出力する。第１降圧回路１２には、充電用コンデンサＣ１が接続されていると共に、安定化用コンデンサＣ２の一方の端子が接続されている。安定化用コンデンサＣ２の他方の端子は接地端子ＧＤＤに接続されている。
【００１５】
トランジスタＴｒ１及びＴｒ２の各々のゲートは、ＢＬＤ内蔵制御回路１１に接続され制御信号が供給される。トランジスタＴｒ１のソースが電圧端子ＶＤＤに接続され、トランジスタＴｒ２のドレインが電圧端子ＶＨＡに接続されている。トランジスタＴｒ１のドレインとトランジスタＴｒ２のソースとが接続され、その接続点が定電圧回路ＶＲ２の入力端子ＶＲＩＮ２及び定電圧回路ＶＲ１の入力端子ＶＲＩＮ１に接続されている。
【００１６】
定電圧回路ＶＲ２は、入力端子ＶＲＩＮ２の電圧を入力として、定電圧化した電圧を電圧端子ＶＤＤＬを介してロジック回路２２に供給する。定電圧回路ＶＲ１は、入力端子ＶＲＩＮ１の電圧を入力として、定電圧化した電圧を電圧端子ＶＤＤＸを介して発振回路２３に供給する。
【００１７】
図２は、ＢＬＤ内蔵制御回路１１の内部構成を示している。ＢＬＤ内蔵制御回路１１は、抵抗ラダー１１１と、電圧タップ回路１１２と、コンパレータ１１３と、制御ロジック回路１１４とを含む。抵抗ラダー１１１は、抵抗分割によって電圧端子ＶＤＤの電位を分割し、電圧タップ回路１１２にある１つのスイッチを導通設定することによって電圧端子ＶＤＤの電位に基づく分割電位をコンパレータ１１３の正入力端子に供給する。コンパレータ１１３の負入力端子にはリファレンス電圧が供給される。電圧タップ回路１１２内のスイッチ設定及びリファレンス電圧設定を予めなすことによって電圧端子ＶＤＤの電位を任意の電位と比較することができる。制御ロジック回路１１４は、コンパレータ１１３からの比較結果信号に応じて外部のトランジスタＴｒ１及びＴｒ２の各ゲートへそれぞれ制御信号を出力する。
【００１８】
ＢＬＤ内蔵制御回路１１の全体動作について説明すると、ＢＬＤ内蔵制御回路１１は、電圧端子ＶＤＤの電圧の現在値（例えば０〜３Ｖ）と所定比較値（例えば２．６Ｖ）とを比較し、現在値が所定比較値より高い場合にトランジスタＴｒ１に向けてトランジスタＴｒ１をＯＦＦにする電位の第１の制御信号を出力すると共にトランジスタＴｒ２に向けてトランジスタＴｒ２をＯＮにする電位の第２の制御信号を出力する。一方、現在値が所定比較値より高くない場合にトランジスタＴｒ１に向けてトランジスタＴｒ１をＯＮにする電位の第１の制御信号を出力すると共にトランジスタＴｒ２に向けてトランジスタＴｒ２をＯＦＦにする電位の第２の制御信号を出力する。
【００１９】
図３Ａ及び図３Ｂは、図１に示された第１降圧回路１２の内部構成を示している。第１降圧回路１２は、電圧端子ＶＤＤと、４つのスイッチＳＷ１〜ＳＷ４と、電圧端子ＶＨＡと、接地端子ＧＤＤを含む。電圧端子ＶＤＤと接地端子ＧＤＤとの間に電池Ｅｂが接続されている。充電用コンデンサＣ１は、その両端にスイッチＳＷ１及びＳＷ２を各々備えて、電圧端子ＶＤＤと電圧端子ＶＨＡとの間に直列に接続されている。安定化用コンデンサＣ２は、電圧端子ＶＨＡと接地端子ＧＤＤとの間に接続されている。スイッチＳＷ１と充電用コンデンサＣ１との接続点がスイッチＳＷ３を介して電圧端子ＶＨＡに接続されている。スイッチＳＷ２と充電用コンデンサＣ１との接続点がスイッチＳＷ４を介して接地端子ＧＤＤに接続されている。
【００２０】
第１降圧回路１の動作を説明すると、初期状態として全てのスイッチＳＷ１〜ＳＷ４がＯＦＦにされているとする。スイッチング動作の開始に応じて、スイッチＳＷ１及びＳＷ２を共にＯＮすることで、充電用コンデンサＣ１を電圧端子ＶＤＤと電圧端子ＶＨＡに接続する。これにより、充電用コンデンサＣ１及び安定化用コンデンサＣ２が直列に電池Ｅｂに接続されて充電が行われる（図３Ａ参照）。次に、スイッチＳＷ１及びＳＷ２を共にＯＦＦすることで、充電用コンデンサＣ１を開放状態にする．次に、スイッチＳＷ３及びＳＷ４を共にＯＮすることで、充電用コンデンサＣ１と安定化用コンデンサＣ２とが並列接続される（図３Ｂ参照）。これにより、充電用コンデンサＣ１及び安定化用コンデンサＣ２の各々の電位が平滑されて、電圧端子ＶＨＡと接地端子ＧＤＤとの間に入力電圧の１／２の出力電圧が得られる。以上のスイッチング動作は、クロック信号生成器（図示せず）が生成するクロック信号に応じて反復される。
【００２１】
図１を再び参照して、電源供給回路１０の動作を説明する。前提として、Ｉ／Ｏ回路２１は常に電圧端子ＶＤＤＨからの電池電圧で駆動されている。ＢＬＤ内蔵制御回路１１は、電池Ｅｂの電圧レベルを検出し、電圧が高いすなわち電池残量が多い場合には、トランジスタＴｒ２をＯＮにすると共にトランジスタＴｒ１をＯＦＦにすることによって、電圧端子ＶＨＡの電圧を定電圧回路ＶＲ１及び定電圧回路ＶＲ２の両方に入力する。これにより、電池残量が多い場合、第１降圧回路１２よって電圧端子ＶＨＡの電圧を電池Ｅｂの電圧の半分として消費電流を半分にし、さらに定電圧回路ＶＲ１及びＶＲ２を用いて発振回路２３及びロジック回路２２への供給電圧を各々低く設定することで、これらの消費電流をさらに小さくすることができる。
【００２２】
一方、ＢＬＤ内蔵制御回路１１は、電圧が低いすなわち電池残量が少ない場合には、トランジスタＴｒ２をＯＦＦにすると共にトランジスタＴｒ１をＯＮにすることによって、電圧端子ＶＤＤの電圧を定電圧回路ＶＲ１及び定電圧回路ＶＲ２の両方に入力する。定電圧回路ＶＲ１は、電圧端子ＶＤＤの電圧より低く設定した定電圧を電圧端子ＶＤＤＸを介して発振回路２３に供給し、定電圧回路ＶＲ２は、電圧端子ＶＤＤの電圧より低く設定した定電圧を電圧端子ＶＤＤＬを介してロジック回路２２に供給する。これにより、電池残量が少なくなって第１降圧回路１２による降圧電圧が得られない場合にも、電池電圧（電圧端子ＶＤＤの電圧）を用いつつ、各機能回路の動作に必要な電圧を供給することができ、その消費電流を小さくすることができる。
＜第１の実施例の変形例＞
図４は、第１の実施例の変形例を示している。本変形例の構成は、図１に示された構成とは異なり、定電圧回路ＶＲ２の入力端子ＶＲＩＮ２が電圧端子ＶＤＤに直接接続されている。
【００２３】
ＢＬＤ内蔵制御回路１１は、電池残量が多い場合、トランジスタＴｒ２をＯＮにし、トランジスタＴｒ１をＯＦＦにすることによって、電圧端子ＶＨＡの電圧を定電圧回路ＶＲ１に入力する。電池残量が減ってきて電圧端子ＶＨＡの電圧が安定せず１／２降圧を作れなくなったら、ＢＬＤ内蔵制御回路１１はトランジスタＴｒ２をＯＦＦにトランジスタＴｒ１をＯＮにすることによって電圧端子ＶＤＤの電圧を定電圧回路ＶＲ１に入力する。定電圧回路ＶＲ１の出力電圧は電圧端子ＶＤＤＸを介して発振回路２１に供給されている。低電圧回路ＶＲ２は電圧端子ＶＤＤに直接接続されているので、電池残量にかかわらず電圧端子ＶＤＤの電圧が入力端子ＶＲＩＮ２に供給され、この供給された電圧に基づく電圧を電源端子ＶＤＤＬからロジック回路２２へ供給することとなる。
【００２４】
以上の変形例では、電池残量が多い時は、電池電圧を１／２降圧して得られた電圧で発振回路２３を駆動していることから、電圧端子ＶＤＤから見た発振回路２３の消費電流は１／２となる。図１の回路に比べ、公称電圧が小さい電池、例えば１．２Ｖ〜１．５５Ｖの電池を使用する場合でも発振回路２３の消費電流が１／２に低減でき半導体集積回路装置全体の消費電流の低減効果が得られる。
＜第２の実施例＞
図５は、本発明の第２の実施例を示し、電源供給回路を含む全体構成を示している。第２の実施例における電源供給回路１０は、第１の実施例における構成に加えて、第２降圧回路１３と、Ｐ型ＭＯＳＦＥＴである３つのトランジスタＴｒ３、Ｔｒ４及びＴｒ５をさらに含む。第２の実施例における電源供給回路１０の構成について、第１の実施例における構成と異なる部分についてのみ以下説明する。
【００２５】
ＢＬＤ内蔵制御回路１１は、電池Ｅｂの電池電圧に応じて制御信号をトランジスタＴｒ１〜Ｔｒ５の各々のゲートに供給し、トランジスタＴｒ１〜Ｔｒ５のＯＮ／ＯＦＦ動作を制御する。ＢＬＤ内蔵制御回路１１は、また、ロジック回路２２とのインタフェースを有し、後述するように、ロジック回路２２の負荷に応じてトランジスタＴｒ１〜Ｔｒ５のＯＮ／ＯＦＦ動作を通常とは異なる態様に変更する機能を備える。
【００２６】
第２降圧回路１３は、スイッチドキャパシタ方式を用いた１／２降圧回路であり、電圧端子ＶＨＡの供給電圧を入力として、その１／２の降圧電圧を電圧端子ＶＱＵに出力する。第２降圧回路１３には、充電用コンデンサＣ３が接続されていると共に、安定化用コンデンサＣ４の一方の端子が接続されている。安定化用コンデンサＣ４の他方の端子は接地端子ＧＤＤに接続されている。第２降圧回路１３は、第１降圧回路１２と同様の内部構成を備える（図３Ａ及び図３Ｂ参照）。
【００２７】
トランジスタＴｒ１及びＴｒ２の各々のゲートは、ＢＬＤ内蔵制御回路１１に接続され、それぞれ制御信号が供給される。トランジスタＴｒ１のソースが電圧端子ＶＤＤに接続され、トランジスタＴｒ２のドレインが電圧端子ＶＨＡに接続されている。トランジスタＴｒ１のドレインとトランジスタＴｒ２のソースとが接続され、その接続点が定電圧回路ＶＲ２の入力端子ＶＲＩＮ２に接続されている。
【００２８】
トランジスタＴｒ４及びＴｒ５の各々のゲートは、ＢＬＤ内蔵制御回路１１に接続され、それぞれ制御信号が供給される。トランジスタＴｒ４のソースが電圧端子ＶＨＡに接続され、トランジスタＴｒ５のドレインが電圧端子ＶＱＵに接続されている。トランジスタＴｒ４のドレインとトランジスタＴｒ５のソースとが接続され、その接続点が定電圧回路ＶＲ１の入力端子ＶＲＩＮ１に接続されている。
【００２９】
トランジスタＴｒ３のゲートは、ＢＬＤ内蔵制御回路１１に接続され制御信号が供給される。トランジスタＴｒ３のソースが電圧端子ＶＤＤ接続されている。トランジスタＴｒ３のドレインがトランジスタＴｒ４のドレイン及びトランジスタＴｒ５のソースとの接続点に接続され、トランジスタＴｒ３のドレインは結果的に定電圧回路ＶＲ１の入力端子ＶＲＩＮ１に接続されている。
【００３０】
尚、トランジスタＴｒ３のソースがトランジスタＴｒ４のバルク（基板）に接続されている。これは、トランジスタＴｒ１及びＴｒ３がＯＮ状態の場合、入力端子ＶＲＩＮ１の電位が電圧端子ＶＨＡの電圧を越えて電圧端子ＶＤＤの電位となる。この時、トランジスタＴｒ４のバルクが電圧端子ＶＨＡの電位にあると、入力端子ＶＲＩＮ１から電圧端子ＶＨＡへの電流パスが発生する。これを避けるためにトランジスタＴｒ４のバルクの電位を電圧端子ＶＤＤの電位にしている。
【００３１】
ＢＬＤ内蔵制御回路１１は、電池Ｅｂの電圧が高い（例えば２．６Ｖ〜３Ｖ）すなわち電池残量が多い場合、トランジスタＴｒ２をＯＮにし、トランジスタＴｒ１をＯＦＦにすることによって、電圧端子ＶＨＡの電圧を入力端子ＶＲＩＮ２に入力する。併せて電池残量が多い場合、ＢＬＤ内蔵制御回路１１は、トランジスタＴｒ５をＯＮにし、トランジスタＴｒ４をＯＦＦにし、且つトランジスタＴｒ３をＯＦＦにすることによって、電圧端子ＶＱＵの電圧を入力端子ＶＲＩＮ１に入力する。電圧端子ＶＱＵの電圧は、電圧端子ＶＤＤの電圧が１／２に降圧されて得られた電圧（電圧端子ＶＨＡの電圧）がさらに１／２に降圧された電圧、すなわち１／４に降圧された電圧である。入力端子ＶＲＩＮ１に入力された電圧端子ＶＱＵの電圧は、定電圧回路ＶＲ１によって定電圧制御されて電圧端子ＶＤＤＸを介して発振回路２３を駆動する。これにより、電池残量が多い時に、第１の実施例において１／２降圧された電圧で発振回路２３が駆動されていたのに比して、第２の実施例においては１／４降圧された電圧で発振回路２３が駆動される。よって、発振回路２３の消費電流は１／４となって発振回路２３の消費電流が１／２に低減されＬＳＩ全体の消費電流のさらなる低減効果が得られる。
【００３２】
一方、電池電圧が低く（例えば２．６Ｖ以下）電池残量が少ない場合、ＢＬＤ内蔵制御回路１１は、トランジスタＴｒ２をＯＦＦにし、トランジスタＴｒ１をＯＮにすることによって電圧端子ＶＤＤの電圧を入力端子ＶＲＩＮ２に入力する。ＶＱＵの電圧が安定せず１／４降圧が作れなくなったら、ＢＬＤ内蔵制御回路１１は、トランジスタＴｒ５をＯＦＦにし、トランジスタＴｒ４をＯＮにすることによって電圧端子ＶＨＡの電圧を入力端子ＶＲＩＮ１に入力する。
【００３３】
さらに電池残量が減ってきたらＢＬＤ内蔵制御回路１１は、トランジスタＴｒ４をＯＦＦにし、トランジスタＴｒ３をＯＮすることによって電圧端子ＶＤＤの電圧を入力端子ＶＲＩＮ１に入力する。さらに電池残量が減ってきたとは、例えば、電池電圧が２．６Ｖ以下であってロジック回路２２の負荷の大きい動作をさせた場合を意味する。これは半導体集積回路装置２０を時計に用いられるものとした場合に、高速表示スクロールが行われたり針を連続動作させたりする動作等が想定される。ロジック回路２２の負荷状態を示す信号をＢＬＤ内蔵制御回路１１に取り込むことによって、ＢＬＤ内蔵制御回路１１がその負荷状態を示す信号に基づいてロジック回路２２の負荷が予め設定された所定レベルより高い場合に、トランジスタＴｒ３をＯＮすることで実現され得る。これにより、電池残量がかなり減ってきたとしても発振回路２３を駆動するのに必要な電圧を供給することができる。
＜第３の実施例＞
図６は、本発明の第３の実施例を示し、電源供給回路を含む全体構成を示している。第３の実施例における電源供給回路１０は、第２の実施例における構成とは異なり、２つのトランジスタＴｒ１及びＴｒ２が取り除かれた構成である。第３の実施例における電源供給回路１０の構成について、第２の実施例における構成と異なる部分についてのみ以下説明する。
【００３４】
定電圧回路ＶＲ２の入力端子ＶＲＩＮ２は、定電圧回路ＶＲ１の入力端子ＶＲＩＮ１と同様に、トランジスタＴｒ４とトランジスタＴｒ５との接続地点に接続されている。これにより、入力端子ＶＲＩＮ１及びＶＲＩＮ２の両方の電圧は、ＢＬＤ内蔵制御回路１１の制御によりトランジスタＴｒ３、Ｔｒ４及びＴｒ５のいずれかがＯＮされることによって、電圧端子ＶＤＤ、ＶＨＡまたはＶＱＵのいずれかの電圧に制御される。
【００３５】
第３の実施例における動作について説明すると、電池残量が多い場合、ＢＬＤ内蔵制御回路１１は、トランジスタＴｒ５をＯＮにしトランジスタＴｒ４をＯＦＦにし且つトランジスタＴｒ３をＯＦＦにすることによって電圧端子ＶＱＵの電圧を入力端子ＶＲＩＮ１及びＶＲＩＮ２に入力する。電圧端子ＶＱＵの電圧は、電池Ｅｂの電圧である電圧端子ＶＤＤの電圧が１／２に降圧され、さらに１／２に降圧された電圧である。
【００３６】
電池残量が減ってきて、電圧端子ＶＱＵの電圧が安定せず１／４降圧を作れなくなった場合には、ＢＬＤ内蔵制御回路１１は、トランジスタＴｒ５をＯＦＦにしトランジスタＴｒ４をＯＮにして、電圧端子ＶＨＡの電圧を入力端子ＶＲＩＮ１及びＶＲＩＮ２に入力する。それ以上に電池残量が減ってきた場合、ＢＬＤ内蔵制御回路１１は、トランジスタＴｒ４をＯＦＦにトランジスタＴｒ３をＯＮにすることによって、電圧端子ＶＤＤの電圧を入力端子ＶＲＩＮ１及びＶＲＩＮ２に入力する。これにより発振回路２３及びロジック回路２２への電圧供給が確保される。
【００３７】
以上の第３の実施例において、電池残量が多い時には、電池電圧が１／４降圧された電圧によって発振回路２３及びロジック回路２２が駆動され消費電流は１／４となる。第１の実施例に比べて、発振回路２３及びロジック回路２２の消費電流が１／２に低減され半導体集積回路装置全体の消費電流の低減効果が得られる。特に、公称電圧が小さい電池、例えば１．２Ｖ〜１．５５Ｖの電池を使用する場合、第１の実施例（図１参照）で示された第１降圧回路１２を使用しないことで、定電圧回路ＶＲ１及び定電圧回路ＶＲ２には電池電圧が直接入力される。これにより、電圧端子ＶＨＡの電圧が電圧端子ＶＤＤＬの電圧以下となってロジック回路２２の正常動作が保証できない事態を回避することができる。
【００３８】
以上の複数の実施例から明らかなように、本発明の特徴は、各機能回路、例えば、発振回路、ロジック回路及びＩ/Ｏ回路等の特定機能回路に対して、電池電源の状態に基づき
個別に電源電圧レベルを制御して与えるものである。かかる特徴により、機能回路毎に電源電圧を抑えることで低消費電流化が効果的に達成される。例えば、Ｉ/Ｏ回路に対しては、起動制御や外部インタフェース制御が必要なため降圧されていない電源電圧を与えられている。常時動作して消費電流の割合が大きい発振回路に対しては、１／４降圧電源が用いられ、低消費電流効果を大きくすることができる。
【００３９】
尚、以上の複数の実施例において示された定電圧回路ＶＲ１及びＶＲ２を割愛して、ロジック回路２２や発振回路２３の各々に対して１／２降圧電圧又は１／４降圧電圧が直接供給される構成も可能である。しかし、かかる構成では、ＢＬＤ内蔵制御回路１１の制御如何によってロジック回路２２や発振回路２３に対する供給電圧が急激に変化することが予想される。従って、好ましくは定電圧回路ＶＲ１及びＶＲ２を用いることにより、電池電圧の変動に対して供給電圧の急激な変動を防止するのが好ましい。
【００４０】
また、上記実施例の説明では、トランジスタＴｒ１〜５はいずれもＰ型ＭＯＳＦＥＴとしたが、Ｎ型ＭＯＳＦＥＴを用いて構成するものとしてもよい。
【産業上の利用可能性】
【００４１】
以上の実施例では、本発明が電池を使用している形態に適用される場合について説明されたが、本発明にかかる限定はなく、本発明は電池に代えて直流電源やソーラー電源を用いる形態にも適用され得る。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施例を示し、電源供給回路を含む全体構成を示すブロック図である。
【図２】ＢＬＤ内蔵制御回路の内部構成を示すブロック図である。
【図３Ａ】第１降圧回路の内部構成を示し、充電時のスイッチ状態を示すブロック図である。
【図３Ｂ】第１降圧回路の内部構成を示し、平滑時のスイッチ状態を示すブロック図である。
【図４】第１の実施例の変形例を示すブロック図である。
【図５】本発明の第２の実施例を示し、電源供給回路を含む全体構成を示すブロック図である。
【図６】本発明の第３の実施例を示し、電源供給回路を含む全体構成を示すブロック図である。
【符号の説明】
【００４３】
１０  電源供給回路
１１  ＢＬＤ内蔵制御回路
１２  第１降圧回路
１３  第２降圧回路
２０  半導体集積回路装置
２１  Ｉ／Ｏ回路
２２  ロジック回路
２３  発振回路
Ｃ１〜Ｃ４  コンデンサ
Ｅｂ  電池
ＧＤＤ  接地端子
Ｔｒ１〜Ｔｒ５  トランジスタ
ＶＤＤ、、ＶＤＤＨ、ＶＤＤＬ、ＶＤＤＸ  電圧端子
ＶＲ１、ＶＲ２  定電圧回路
ＶＲＩＮ１、ＶＲＩＮ２  入力端子
【図１】
2010177527.tif 000003
【図２】
2010177527.tif 000004
【図３Ａ】
2010177527.tif 000005
【図３Ｂ】
2010177527.tif 000006
【図４】
2010177527.tif 000007
【図５】
2010177527.tif 000008
【図６】
2010177527.tif 000009