(57)【要約】【課題】表示パネルの階調特性に準じた階調基準電圧を出力することが可能な信号処理装置及び画像表示装置を提供する。【解決手段】γカーブを構成する複数の参照電圧を生成する参照電圧生成部と、直列接続された複数個の抵抗素子を有し、当該抵抗素子間に前記参照電圧が入力され、階調表示用の階調基準電圧として出力するラダー抵抗と、前記参照電圧生成部と前記ラダー抵抗との間に設けられ、前記抵抗素子に入力される前記参照電圧の入力位置を切り替える分圧位置切替部と、を備える。【選択図】        図５
2010107799.tif 000002
【特許請求の範囲】
【請求項１】
γカーブを構成する複数の参照電圧を生成する参照電圧生成部と、
直列接続された複数個の抵抗素子を有し、当該抵抗素子間に前記参照電圧が入力され、階調表示用の階調基準電圧として出力するラダー抵抗と、
前記参照電圧生成部と前記ラダー抵抗との間に設けられ、前記抵抗素子に入力される前記参照電圧の入力位置を切り替える分圧位置切替部と、
を備えたことを特徴とする信号処理装置。
【請求項２】
入力画像信号がγカーブに応じて変換された出力画像信号を入力とし、当該出力画像信号に応じた画像を表示する表示パネルと、
前記γカーブを構成する参照電圧を生成する参照電圧生成部と、
直列接続された複数個の抵抗素子を有し、当該抵抗素子間に前記参照電圧が入力され、階調表示用の階調基準電圧として出力するラダー抵抗と、
前記参照電圧生成部と前記ラダー抵抗との間に設けられ、前記抵抗素子に入力される前記参照電圧の入力位置を切り替える分圧位置切替部と、
前記分圧位置切替部での前記入力位置の切り替え動作を制御する分圧位置制御部と、
前記階調基準電圧を用いて前記出力画像信号に変換するセレクタ部と、
を備えたことを特徴とする画像表示装置。
【請求項３】
請求項２に記載の画像表示装置において、
前記分圧位置制御部は、前記階調基準電圧が前記表示パネルの階調特性と対応するよう、前記ラダー抵抗での前記入力位置を決定することを特徴とする画像表示装置。
【請求項４】
請求項３に記載の画像表示装置において、
前記分圧位置制御部は、前記階調特性に含まれる変曲点近傍に前記参照電圧が位置するよう、前記分圧位置切替部での切り替え先となる前記入力位置を決定することを特徴とする画像表示装置。
【請求項５】
請求項４に記載の画像表示装置において、
前記変曲点での階調を予め記憶する第１記憶部と、
前記分圧位置選択手段で選択される初期設定の前記入力位置に対応する階調を予め記憶する第２記憶部と、
を更に備え、
前記分圧位置制御部は、前記第１記憶部に記憶された階調と、前記第２記憶部に記憶された階調とを比較し、両階調の差分に応じた前記入力位置を前記分圧位置切替部での切り替え先として決定することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置及び画像表示装置に関する。
【背景技術】
【０００２】
発光層に注入された正孔と電子とが再結合することにより発光する有機ＥＬ（Electro  Luminescence）素子を用いた画像表示装置が提案されている。かかる画像表示装置として、例えば、アモルファスシリコン又は多結晶シリコン等で形成される薄膜トランジスタ（Thin  Film  Transistor；以下「ＴＦＴ」という）を含む画素回路と、有機発光ダイオード（Organic  Light  Emitting  Diode）等を有する複数の画素が行列状に配置された表示パネルを有しており、各画素に適切な電流値が設定されることにより各画素の輝度が制御される。なお、各画素の輝度は、入力画像信号がγカーブに応じて出力画像信号に変換され、かかる出力画像信号に基づいて決定される。
【０００３】
ところで、上述したような画像表示装置では、入力画像信号に対する階調の応答特性（以下、階調特性という）が、表示パネル毎に異なることが知られている。そのため、表示パネルの階調特性にあわせて、階調表示用の階調基準電圧を調整することが行われている。
【０００４】
なお、階調基準電圧を調整するための技術も種々提案されている（例えば、下記特許文献１参照）。
【０００５】
【特許文献１】特開２００６−１８９７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、画素回路にアモルファスシリコンＴＦＴを使用した表示パネルでは、暗部の描写のためにアモルファスシリコンＴＦＴのゲート電圧を負の電圧から正の電圧まで広い範囲で制御する必要がある。ところがアモルファスシリコンＴＦＴはゲート電圧が負の領域ではゲート電圧の変化に対するドレイン電流の変化率が小さく、ゲート電圧が正の領域ではゲート電圧の変化に対するドレイン電流の変化率が大きくなるという特性であるため、その特性に起因して階調特性の低階調部分に階調基準電圧が急激に変化する点（変曲点）が見られる。このような場合、滑らかなグラデーションの画像を表示パネルに表すためには、この変曲点部分をも含めて階調基準電圧を表示パネルの階調特性に合わせる必要がある。
【０００７】
本発明は、上記に鑑みてなされたものであって、表示パネルの階調特性に準じた階調基準電圧を生成することが可能な信号処理装置及び画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態に係る信号処理装置は、γカーブを構成する複数の参照電圧を生成する参照電圧生成部と、直列接続された複数個の抵抗素子を有し、当該抵抗素子間に前記参照電圧が入力され、階調表示用の階調基準電圧として出力するラダー抵抗と、前記参照電圧生成部と前記ラダー抵抗との間に設けられ、前記抵抗素子に入力される前記参照電圧の入力位置を切り替える分圧位置切替部と、を備える。
【０００９】
本発明の一実施形態に係る画像表示装置は、入力画像信号がγカーブに応じて変換された出力画像信号を入力とし、当該出力画像信号に応じた画像を表示する表示パネルと、前記γカーブを構成する参照電圧を生成する参照電圧生成部と、直列接続された複数個の抵抗素子を有し、当該抵抗素子間に前記参照電圧が入力され、階調表示用の階調基準電圧として出力するラダー抵抗と、前記参照電圧生成部と前記ラダー抵抗との間に設けられ、前記抵抗素子に入力される前記参照電圧の入力位置を切り替える分圧位置切替部と、前記分圧位置切替部での前記入力位置の切り替え動作を制御する分圧位置制御部と、前記階調基準電圧を用いて前記出力画像信号に変換するセレクタ部と、を備える。
また、本発明の一実施形態に係る画像表示装置において、前記分圧位置制御部は、前記階調基準電圧が前記表示パネルの階調特性と対応するよう、前記ラダー抵抗での前記入力位置を決定する。
また、本発明の一実施形態に係る画像表示装置において、前記分圧位置制御部は、前記階調特性に含まれる変曲点近傍に前記参照電圧が位置するよう、前記分圧位置切替部での切り替え先となる前記入力位置を決定する。
また、本発明の一実施形態に係る画像表示装置において、前記変曲点での階調を予め記憶する第１記憶部と、前記分圧位置選択手段で選択される初期設定の前記入力位置に対応する階調を予め記憶する第２記憶部と、を更に備え、前記分圧位置制御部は、前記第１記憶部に記憶された階調と、前記第２記憶部に記憶された階調とを比較し、両階調の差分に応じた前記入力位置を前記分圧位置切替部での切り替え先として決定する。
【発明の効果】
【００１０】
本発明によれば、表示パネルの階調特性に準じた階調基準電圧を生成することが可能な信号処理装置及び画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照して、本発明にかかる信号処理装置及び画像表示装置の最良な実施形態を詳細に説明する。なお、本発明は以下の実施形態に限定されないものとする。
【００１２】
［第１の実施形態］
＜画像表示装置の構成＞
まず、本実施形態に好適な画像表示装置について説明する。図１は、本実施形態に好適な画像表示装置の構成を模式的に示した図である。同図に示したように、画像表示装置は、画素回路１０がマトリクス状（二次元平面的）に配列された表示パネル２０と、タイミングコントローラ３１と、フレームメモリ３２と、走査ドライバ３３と、参照電圧生成部３４と、ソースドライバ３５と、分圧位置調整部４０とを備えている。なお、図１では、ｍ列ｎ行分の画素回路１０がマトリクス状に配列された例を示している。なお、信号処理装置は、参照電圧生成部３４と、後述するラダー抵抗３５３と、後述する分圧位置切替部３５５とを含んでいる。
【００１３】
表示パネル２０は、画像の表示を行う表示ユニットであって、画面水平方向（図中行方向）に後述する第１電源線２１１、第２電源線２１２及び走査線２１３等の制御線２１が配設されている。この制御線２１は、走査ドライバ３３と電気的に接続されている。また、表示パネル２０の画面垂直方向（図中列方向）には、画像信号線２２が配設されている。この画像信号線２２は、ソースドライバ３５と電気的に接続されている。
【００１４】
タイミングコントローラ３１は、例えば演算回路、論理回路等を内部に含むＩＣやカウンタ等の制御機器を用いて構成することができる。タイミングコントローラ３１は、外部から入力される基準クロックＣＬＫ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣに基づいて、画面水平方向及び画面垂直方向に応じたクロック信号を生成し、走査ドライバ３３及びソースドライバ３５に出力することで、当該走査ドライバ３３及びソースドライバ３５の動作のタイミングを制御する。
【００１５】
また、タイミングコントローラ３１は、外部から入力されるフレーム単位の入力画像信号を、フレームメモリ３２に順次格納するとともに、表示の対称となるフレームの入力画像信号を、画面水平方向のクロック信号と同期してソースドライバ３５に供給する。なお、本実施形態では、各色６ｂｉｔのＲＧＢデータが入力画像信号として入力されるものとする。
【００１６】
フレームメモリ３２は、外部から入力されるフレーム単位の入力画像信号を保持するための記憶素子である。フレームメモリ３２に記憶された各フレームの入力画像信号は、タイミングコントローラ３１により順次読み出される。
【００１７】
走査ドライバ３３は、例えばスイッチング素子、シフトレジスタ等を用いて構成することができる。走査ドライバ３３は、タイミングコントローラ３１から入力されるクロック信号に基づき、自己の内部で生成した各種制御信号を制御線２１に供給するタイミングを制御する。
【００１８】
参照電圧生成部３４は、Ｄ／Ａ変換回路及び直列接続された複数の抵抗素子等を用いて構成することができる。参照電圧生成部３４は、入力画像信号を後述する出力画像信号に変換するために用いられるγカーブを構成する複数の参照電圧を生成する。なお、本実施形態では、参照電圧生成部３４が、互いに異なる電位を有した１０段階の参照電圧ＶR0〜ＶR9の生成を行うものとするが、この例に限らないものとする。
【００１９】
ソースドライバ３５は、後述するシフトレジスタ３５１、ロードラッチ３５２、ラダー抵抗３５３、分圧位置設定レジスタ３５４、分圧位置切替部３５５、セレクタ部３５６及び画像信号電圧供給部３５７等を用いて構成することができる（図５参照）。ソースドライバ３５は、参照電圧ＶR0〜ＶR9を分圧した階調基準電圧に基づいて、表示の対象となるフレーム単位の入力画像信号を出力画像信号に変換する。また、ソースドライバ３５は、タイミングコントローラ３１から入力されるクロック信号に基づいて、出力画像信号を画像信号線２２に供給するタイミングを制御する。なお、ソースドライバ３５の詳細については後述する。
【００２０】
分圧位置調整部４０は、表示パネル２０の階調特性が要求する階調基準電圧特性とラダー抵抗の出力とができるだけ合わさるように、参照電圧生成部３４で生成された参照電圧が入力される後述するラダー抵抗３５３での入力位置としての分圧位置を調整する。なお、分圧位置調整部４０の詳細については後述する。
【００２１】
上記構成において、図１に示した制御線２１、画像信号線２２、タイミングコントローラ３１、フレームメモリ３２、走査ドライバ３３、参照電圧生成部３４、ソースドライバ３５及び分圧位置調整部４０に関するレイアウトは、その一例を示すものであり、これらのレイアウトに限定されるものではない。
【００２２】
例えば、図２に示すように、図１の構成からフレームメモリ３２を取り除き、外部からの入力画像信号がソースドライバ３５に直接入力されるよう構成する形態としてもよい。なお、本構成の場合、画像信号はフレーム単位で順次入力されるものとする。
【００２３】
また、図１の構成では、タイミングコントローラ３１、フレームメモリ３２、走査ドライバ３３、参照電圧生成部３４、ソースドライバ３５及び分圧位置調整部４０を表示パネル２０の外部に配置しているが、これらの回路の何れか又は全てを表示パネル２０の内部に配置する形態としてもよい。
【００２４】
＜画素回路の構成＞
次に、表示パネル２０を構成する画素回路１０について説明する。図３は、図１に示した画素回路１０（１画素）の構成の一例を示した図である。同図に示したように、画素回路１０は、発光素子である有機ＥＬ素子ＯＬＥＤと、有機ＥＬ素子ＯＬＥＤを駆動するためのドライバ素子である駆動トランジスタＴdと、出力画像信号に応じた電位（以下、画像信号電圧という） を保持する容量素子Ｃsと、画像信号電圧の印加を制御するスイッチング素子としてのスイッチングトランジスタＴsとを備える。なお、有機ＥＬ素子ＯＬＥＤは、逆電圧印加時にコンデンサとして機能するため、図３ではこれを有機ＥＬ素子容量Ｃoledとして等価的に表している。
【００２５】
駆動トランジスタＴdは、第１端子ｔ１１、第２端子ｔ１２及び第３端子ｔ１３を有している。第１端子ｔ１１は、スイッチングトランジスタＴsの第３端子ｔ２３と電気的に接続されている。また、第２端子ｔ１２は、制御線２１としての第１電源線２１１と電気的に接続されており、第３端子ｔ１３は、有機ＥＬ素子ＯＬＥＤのアノード電極と電気的に接続されている。ここで、第１端子ｔ１１はゲート電極（ゲート）に対応し、第２端子ｔ１２及び第３端子ｔ１３のうち何れか一方がドレイン電極（ドレイン）に、他方がソース電極（ソース）に対応する。なお、第２端子ｔ１２と第３端子ｔ１３との相対的な電位関係は、後述する各制御期間に応じて変動する。また、「ドレイン」及び「ソース」は、トランジスタの導電型及び相対的な電位関係によって定義される。
【００２６】
本実施形態で使用するｎ型のトランジスタにおいては、チャネル領域を挟んで配置された２つの端子（すわなち、第２端子ｔ１２と第３端子ｔ１３）のうち、高電位側の端子が「ドレイン」となり、低電位側の端子が「ソース」となる。また、ｐ型のトランジスタにおいては、チャネル領域を挟んで配置された２つの端子のうち、低電位側の端子が「ドレイン」となり、高電位側の端子が「ソース」となる。
【００２７】
駆動トランジスタＴdでは、第１端子ｔ１１に印加される電位、より詳細にはソースに対してゲートに印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この第１端子ｔ１１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。
【００２８】
有機ＥＬ素子ＯＬＥＤは、アノード電極とカソード電極との間に有機ＥＬ素子ＯＬＥＤの導通電圧以上の電位差が生じることにより、アノード電極とカソード電極との間の発光層に電流が流れ、該発光層が発光する。具体的に、アノード電極としては、アルミニウム、銀、銅又は金等の金属或いはこれらの合金等を用いることができる。また、カソード電極としては、インジウム錫酸化膜（ＩＴＯ）等の光透過性を有する導電材料、マグネシウム、銀、アルミニウム又はカルシウム等の材料等を用いることができる。なお、発光層は、該発光層に注入された正孔と電子とが再結合することによって光を生じる。
【００２９】
発光層としては、例えば、Ａｌｑ３（トリス（８−キノリノラト）アルミニウム錯体）等の発光性の材料で構成される。発光効率を高めるために、トリス［ピリジニル−ｋＮ−フェニル−ｋＣ］イリジウム等の有機金属化合物又クマリン等の色素をドーパント材料として、正孔輸送性又は電子輸送性を有するホスト材料にドープして発光層を構成してもよい。発光層を構成するドーパント材料の濃度は、例えば、０．５質量％以上２０質量％以下とする。正孔輸送性を有するホスト材料の例としては、α−ＮＰＤ、ＴＰＤ等がある。電子輸送性を有するホスト材料の例としては、ビス（２−メチル−８−キノリノラト）−４−（フェニルフェノラト）アルミニウム、１，４−フェニレンビス（トリフェニルシラン）、１，３−ビス（トリフェニルシリル）ベンゼン、１，３，５−トリ（９Ｈ−カルバゾール−９−イル）ベンゼン、ＣＢＰ、Ａｌｑ３又はＳＤＰＶＢｉ等がある。なお、発光層の各層を構成する材料は、発する光の色に応じて、適当な材料が選択される。赤色の光を発するドーパント材料の例としては、トリス（１−フェニルイソキノリナト−Ｃ２，Ｎ）イリジウム又はＤＣＪＴＢ等がある。緑色の光を発するドーパント材料の例としては、トリス［ピリジニル−ｋＮ−フェニル−ｋＣ］イリジウム又はビス［２−（２−ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）等がある。青色の光を発するドーパント材料の例としては、ジスチリルアリーレン誘導体、ペリレン誘導体又はアゾメチン亜鉛錯体等がある。発光層は、１層構造に限られることはなく、複数層構造であってもよい。
【００３０】
有機ＥＬ素子ＯＬＥＤのアノード電極は、駆動トランジスタＴdの第３端子ｔ１３と電気的に接続され、カソード電極は制御線２１としての第２電源線２１２と電気的に接続されている。なお、本実施形態で用いる画素回路１０では、有機ＥＬ素子ＯＬＥＤのカソード電極が、表示パネル２０を構成する全ての画素回路１０で共通となるコモンカソード型となっているが、これに限らず、有機ＥＬ素子ＯＬＥＤのアノード電極が、表示パネル２０を構成する全ての画素回路１０で共通となるコモンアノード型の構成を採用してもよい。
【００３１】
スイッチングトランジスタＴsは、第１端子ｔ２１、第２端子ｔ２２及び第３端子ｔ２３を有している。第１端子ｔ２１は、制御線２１としての走査線２１３と電気的に接続されており、第２端子ｔ２２は、画像信号線２２と電気的に接続されている。また、第３端子ｔ２３は、駆動トランジスタＴdの第１端子ｔ１１と電気的に接続されている。なお、第１端子ｔ２１はゲート電極に対応し、第２端子ｔ２２はドレイン電極に対応し、第３端子ｔ２３はソース電極に対応している。
【００３２】
スイッチングトランジスタＴsでは、第１端子ｔ２１に印加される電位、より詳細には第１端子ｔ２１と第３端子ｔ２３との間に印加される電圧値（ゲート・ソース間電圧）が調整されることで、ドレインとソースとの間に流れる電流量が調整される。そして、この第１端子ｔ２１に印加される電位により、ドレインとソースとの間において電流が流れ得る状態（オン状態）と、電流が流れ得ない状態（オフ状態）とが選択的に設定される。
【００３３】
容量素子Ｃsは、後述する書き込み期間時に出力画像信号に対応する電荷量を保持する機能を有する。なお、容量素子Ｃsの一方の電極１ａは、駆動トランジスタＴdの第１端子ｔ１１と、スイッチングトランジスタＴsの第３端子ｔ２３とを電気的に接続する配線に対して導電可能に接続されている。また、容量素子Ｃsの他方の電極１ｂは、駆動トランジスタＴdの第３端子ｔ１３と、有機ＥＬ素子ＯＬＥＤのアノード電極とを電気的に接続する配線に対して導電可能に接続されている。
【００３４】
上述した駆動トランジスタＴd及びスイッチングトランジスタＴsは、例えばアモルファスシリコンや多結晶シリコン等で形成されるＴＦＴによって構成される。なお、以下で参照する各図面においては、ＴＦＴのチャネルについて、そのタイプ（ｎ型又はｐ型）を明示していないが、ｎ型又はｐ型の何れかであり、本実施形態では、ｎ型のＴＦＴを用いるものとする。
【００３５】
＜画素回路の動作＞
つぎに、図４を参照して、画素回路１０の動作について説明する。なお、以下に説明する画素回路１０の動作は、図１（又は図２）に示したタイミングコントローラ３１、走査ドライバ３３、参照電圧生成部３４、ソースドライバ３５及び分圧位置調整部４０の制御により実現されるものである。
【００３６】
図４は、画素回路１０を駆動させる際の信号波形（駆動波形）の一例を示したタイミングチャートである。なお、図４では有機ＥＬ素子ＯＬＥＤを順次発光方式で発光させる際の信号波形を示している。ここで、順次発光方式とは、各画素回路に対するフレーム毎の画像信号電圧の書き込み制御及び各画素回路の発光制御を、同一の制御線又は電源線に共通に接続された画素回路のグループ毎（例えば一行毎、一列毎等）に順次行う方式である。本実施形態では、図１（又は図２）に示した表示パネル２０の一行毎に書き込み制御、発光制御が行われるものとする。
【００３７】
図４において、横軸が時刻を示し、上から順に、（ａ）第１電源線２１１に印加される電位、（ｂ）第２電源線２１２に印加される電位、（ｃ）走査線２１３に印加される電位、（ｄ）画像信号線２２に印加される電位（出力画像信号）、の波形を示している。
【００３８】
これら行毎のシーケンスでは、Ｃs初期化期間、書き込み期間、書き込み終了期間、発光準備期間、発光期間、消光期間の６つの制御期間を１サイクルとしており、この１サイクルの制御により有機ＥＬ素子ＯＬＥＤが１回発光される。以下、画像表示装置の駆動について説明する。なお、全画素回路に共通の第２電源線２１２は常にゼロ電位（０Ｖ）であるため説明を適宜省略する。
【００３９】
＜Ｃs初期化期間＞
Ｃs初期化期間では、図４に示したように、第１電源線２１１がゼロ電位（０Ｖ）、走査線２１３が高電位ＶgH、画像信号線２２がゼロ電位（０Ｖ）とされる。この制御により、スイッチングトランジスタＴsはオンとなり、容量素子Ｃsの第１端子ｔ１１側の電位が０Ｖとなるため、容量素子Ｃsの両端電位がゼロ電位にリセットされる。
【００４０】
なお、本実施形態では、第１電源線２１１及び第２電源線２１２におけるゼロ電位を０Ｖとしているが、第１容量素子Ｃs1に蓄えられる電圧をオフセットする電圧（＝電源線の基準電位）であればよく、これに限定されるものではない。また、画像信号線２２の電位をゼロ電位としているが、これは画像信号が０階調のときの輝度を規定するための電位、即ち、画像信号線２２の基準電位であればよく、これに限定されるものではない。
【００４１】
＜書き込み期間＞
書き込み期間では、図４に示したように、第１電源線２１１のゼロ電位（０Ｖ）、走査線２１３の高電位ＶgHが維持されるとともに、画像信号線２２が表示対象となるフレームの出力画像信号に応じた電位（画像信号電圧）Ｖdataとされる。このとき、「画像信号電圧Ｖdata＞駆動トランジスタの閾値電圧」の関係を満たすならば、容量素子Ｃsの両端の電位差は画像信号電圧Ｖdataとなるため、容量素子Ｃsに画像信号電圧Ｖdata分の電荷が蓄積される。
【００４２】
なお、「閾値電圧」とは、トランジスタがオフ状態（所謂ドレイン電流が流れない状態）からオン状態（ドレイン電流が流れる状態）に移り変わるときの、境界となるゲート・ソース間電圧のことを意味する。
【００４３】
＜書き込み終了期間＞
書き込み終了期間では、図４に示したように、第１電源線２１１のゼロ電位（０Ｖ）、画像信号線２２の画像信号電圧Ｖdataが維持されるとともに、走査線２１３が低電位ＶgLとされる。この制御により、スイッチングトランジスタＴsがオフとなり、容量素子Ｃsに蓄積される電荷量（画像信号電圧Ｖdata）が確定する。
【００４４】
＜発光準備期間＞
発光準備期間では、図４に示したように、第１電源線２１１のゼロ電位（０Ｖ）、走査線２１３の低電位ＶgLが維持されるとともに、画像信号線２２がゼロ電位（０Ｖ）とされる。このとき、次の行の画素回路１０にもデータが書き込まれるため、画像信号線２２の電位は不定となるが、画像信号線２２と容量素子ＣsとはスイッチングトランジスタＴsにより分断されているため影響は受けず、書き込み終了時に確定した電荷量が保持される。
【００４５】
＜発光期間＞
発光期間では、図４に示したように、走査線２１３の低電位ＶgL、画像信号線２２のゼロ電位（０Ｖ）が維持されるとともに、第１電源線２１１が高電位（ＶDD）とされる。
【００４６】
第１電源線２１１が高電位となると、駆動トランジスタＴdの第２端子ｔ１２の電位が、第３端子ｔ１３の電位よりも高電位となる。そのため、この発光期間においては、第２端子ｔ１２がドレイン、第３端子ｔ１３がソースとなる。これにより、画像信号電圧Ｖdataを保持する容量素子Ｃsとが直列に接続され、駆動トランジスタＴdのゲート・ソース間電圧Ｖgsは、Ｖgs＝Ｖdataとなる。この結果、駆動トランジスタＴdはオン状態となり、第１電源線２１１→駆動トランジスタＴd→有機ＥＬ素子ＯＬＥＤ→第２電源線２１２という経路でＶdataに応じた電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。
【００４７】
このとき、有機ＥＬ素子ＯＬＥＤの発光時、駆動トランジスタＴdの第３端子ｔ１３（ソース）の電位は、有機ＥＬ素子ＯＬＥＤのアノード電位と同値となるため、データの書き込み期間の電位から変動することになる。その際、駆動トランジスタＴdのゲートは、容量素子Ｃsを介して有機ＥＬ素子ＯＬＥＤのアノード側と接続されているため、ゲート電位は有機ＥＬ素子ＯＬＥＤのアノード側の電位の変動に追従して変動する。従って、ゲート電圧はデータ書き込み期間での値、即ち、Ｖdataを保つ。
【００４８】
＜消光期間＞
消光期間では、図４に示したように、走査線２１３の低電位ＶgL、画像信号線２２のゼロ電位（０Ｖ）が維持されるとともに、第１電源線２１１がゼロ電位（０Ｖ）とされる。この制御により、有機ＥＬ素子ＯＬＥＤの順方向の電位がなくなるため、有機ＥＬ素子ＯＬＥＤは消光する。このとき、容量素子Ｃsの第１端子ｔ１１側の電位はＶdataとなり、第２端子ｔ１２側の電位は第２電源線２１２と同電位、即ち、０Ｖとなる。
【００４９】
＜ソースドライバ及び分圧位置調整部の構成＞
次に、ソースドライバ３５及び分圧位置調整部４０の構成について詳細に説明する。図５は、ソースドライバ３５及び分圧位置調整部４０の構成を模式的に示した図である。同図に示したように、ソースドライバ３５は、シフトレジスタ３５１と、ロードラッチ３５２と、ラダー抵抗３５３と、分圧位置設定レジスタ３５４と、分圧位置切替部３５５と、セレクタ部３５６と、画像信号電圧供給部３５７とを備えている。
【００５０】
シフトレジスタ３５１は、タイミングコントローラ３１から入力されるクロック信号に同期して、当該タイミングコントローラ３１から入力される画像信号を直並列変換するタイミングを制御する。
【００５１】
ロードラッチ３５２は、タイミングコントローラ３１から入力されるクロック信号に同期して、シフトレジスタ３５１の出力でイネーブルされることによりで入力画像信号を順次ラッチし、１行分の画素回路１０に対する入力画像信号として並列的に出力する。
【００５２】
ラダー抵抗３５３は、参照電圧ＶR0〜ＶR9の出力端間に直列接続される複数の抵抗素子を有している。これら複数の抵抗素子は、参照電圧ＶR0〜ＶR9の出力端間に生じる差電圧を分圧することで所定数の異なる電圧を生成し、後段のセレクタ部３５６に出力する。ここで、ラダー抵抗３５３で分圧された各電圧は、階調表示用の階調基準電位として用いられる。なお、本実施形態では、参照電圧ＶR0〜ＶR9から６４段階（６４階調）の電圧が分圧できるよう、参照電圧ＶR0〜ＶR9の各出力端間に所定数の抵抗素子が直列接続されているものとする。
【００５３】
分圧位置設定レジスタ３５４は、後述する制御部４２により格納される分圧位置切替部３５５での切り替え先を指示するシフト量を、当該分圧位置切替部３５５が読み出し可能に保持する。
【００５４】
分圧位置切替部３５５は、参照電圧ＶR1の入力線と、ラダー抵抗３５３との間に設けられ、参照電圧ＶR1の入力線と電気的に接続された一の入力端と、ラダー抵抗３５３と電気的に接続された複数の出力端とを有している。ここで、複数の出力端の夫々は、参照電圧ＶR1の初期設定の分圧位置に対応する抵抗素子間及び当該抵抗素子周辺の抵抗素子間に接続されており、何れか一つの出力端に接続先を切り替えることで、参照電圧ＶR1の分圧位置を切り替えることが可能となっている。なお、本実施形態では、分圧位置切替部３５５が４つの出力端を有し、初期設定の分圧位置以外に当該分圧位置周辺の３つの異なる分圧位置への切り替えが可能となっている。
【００５５】
また、分圧位置切替部３５５は、分圧位置設定レジスタ３５４に保持されたシフト量を参照し、このシフト量に応じて参照電圧ＶR1の出力先となる出力端を切り替える。なお、本実施形態では、参照電圧ＶR1について分圧位置切替部３５５を設ける形態としたが、これに限らず、他の参照電圧について分圧位置切替部３５５を設ける形態としてもよい。また、ＲＧＢ毎にシフト量が異なる場合には、本実施形態の構造をＲＧＢ毎に用意するか、処理の対称となる入力画像信号の色に応じて、適用するシフト量を切り替えるものとする。
【００５６】
図６は、分圧位置切替部３５５の構成を模式的に示した図である。同図において、端子Ｔinは、参照電圧ＶR1が入力される一の入力端である。また、４つの端子Ｔout0〜Ｔout3は出力端であって、ラダー抵抗３５３を構成する抵抗素子Ｒ間に夫々接続されている。ここで、分圧位置切替部３５５により、端子Ｔout0〜Ｔout3の一つに端子Ｔinの接続先が切り替えられると、ラダー抵抗３５３における抵抗素子Ｒ間での分圧位置が変化し、参照電圧ＶR1周辺の分圧結果（分圧分布）が変化することになる。
【００５７】
図５に戻り、セレクタ部３５６は、所定数のセレクタ回路３５６１を有している。セレクタ回路３５６１の夫々は、ラダー抵抗３５３で分圧された６４段階の階調基準電圧を選択的に用いて、ロードラッチ３５２から入力される画像信号を画像信号電圧に変換する。
【００５８】
画像信号電圧供給部３５７は、セレクタ回路３５６１の個数に応じた個数の出力回路３５７１を有し、セレクタ回路３５６１の夫々で生成された画像信号電圧を、画像信号線２２に供給する。
【００５９】
図７は、ラダー抵抗３５３から出力される階調基準電圧（出力電圧）と、階調との関係（γカーブ）を示した図である。同図において、縦軸は出力電圧の電位を表し、上方に行くほど高電位であることを意味している。また、横軸は階調を表し、右方に行くほど高階調となることを意味している。
【００６０】
ここで、「階調」とは、各色の明るさの度合いを示すパラメータとして用いられるものであり、例えば、所定ビット（本実施形態では６ビット）の階調表現では、各色の階調が最小値（例えば０階調）となる場合が最も暗く再現されることを意味し、最大値（例えば６４階調）となる場合が最も明るく再現されることを意味している。
【００６１】
横軸の下部に示す矢印はラダー抵抗３５３を構成する抵抗素子間での分圧位置を表している。各分圧位置から出力される階調基準電圧は一の階調と夫々対応しており、本実施形態の構成の場合、６４段階の階調基準電圧により、６４階調の階調表示が実現される。なお、図７において実線で示した曲線は、６４段階の階調基準電圧を夫々繋いだものであるって、以下、この曲線をγカーブという。
【００６２】
また、図７において破線で示した曲線は、ある表示パネル２０の階調特性を示している。表示パネル２０の階調特性は、表示パネルごとに異なる。ここで、「階調特性」とは、入力電圧に対するパネル輝度の応答特性であって、この入力電圧が階調基準電圧に対応する。つまり、この階調特性に準じた階調基準電圧を、表示パネル２０に入力することで、滑らかなグラデーション表示を実現することが可能となる。
【００６３】
ところで、画素回路にアモルファスシリコンＴＦＴを使用した表示パネルでは、図７の階調特性に示したように、低階調部分に電圧が急激に変化する点（以下、変曲点という）が見られる。ここで、表示パネル２０の低階調部分における電圧が急激に変化する変曲点は、変曲点Ｃである。上述したように、滑らかなグラデーション表示を実現するためには、この階調特性に準じた階調基準電圧を表示パネル２０に入力する必要があるが、従来の技術では、参照電圧が割り当てられる分圧位置が固定的に設定されているため、変曲点周辺の階調特性を再現することが困難であるという問題がある。
【００６４】
このような問題に対し、本実施形態では、後述する分圧位置調整部４０の制御により、分圧位置切替部３５５から出力される参照電圧ＶR1の分圧位置を、変曲点Ｃ近傍の階調に対応する分圧位置にシフトさせることで、変曲点Ｃ周辺の階調特性を再現する。
【００６５】
以下、分圧位置調整部４０の構成について説明する。図５に示したように、分圧位置調整部４０は、記憶部４１と、制御部４２とを備えている。
【００６６】
記憶部４１は、不揮発性の記憶媒体によって構成され、プログラム４１１と、第１記憶部に対応する基準テーブル４１２と、第２記憶部に対応するデフォルト設定テーブル４１３とを格納する。
【００６７】
プログラム４１１は、制御部４２の各種動作を実現するためのプログラムであって、制御部４２との協働により、後述する分圧位置制御部４２１を実現する。
【００６８】
基準テーブル４１２は、表示パネル２０の階調特性に関する情報が記録されたデータテーブルである。ここで、「階調特性に関する情報」とは、図７に示した階調特性を表すための情報であって、少なくとも変曲点Ｃでの階調が記録されているものとする。また、階調特性に関する情報として、階調特性を表す全ての階調又は変曲点Ｃを含んだ特定の階調部分と、その電圧値とが関連付けて記録されてもよいし、階調特性を表す関係式が記録されてもよい。なお、ＲＧＢの色毎に階調特性の形状が異なるような場合には、色毎の階調特性に関する情報が基準テーブル４１２に記録されるものとする。
【００６９】
デフォルト設定テーブル４１３は、参照電圧ＶR1の初期設定の分圧位置に対応する階調が記録されたデータテーブルである。なお、ＲＧＢの色毎に初期設定の分圧位置が異なるような場合には、各色での初期設定の分圧位置に対応する階調がデフォルト設定テーブル４１３に記録されるものとする。
【００７０】
制御部４２は、ＣＰＵ及びＲＡＭ等を用いて構成され、記憶部４１に格納されたプログラム４１１を読み込み実行することで、各種の制御及び動作を実現する。そして、制御部４２は、プログラム４１１を実行した結果として、分圧位置制御部４２１を機能部として備える。
【００７１】
分圧位置制御部４２１は、基準テーブル４１２に記録された変曲点での階調と、デフォルト設定テーブル４１３に記録された参照電圧ＶR1の初期設定の分圧位置に対応する階調とを比較し、両階調の差分値を参照電圧ＶR1の分圧位置を変曲点Ｃ近傍に位置させるために必要なシフト量として算出する。なお、基準テーブル４１２、デフォルト設定テーブル４１３において、ＲＧＢの色毎に階調が記録されている場合には、色毎にシフト量が算出されるものとする。
【００７２】
また、分圧位置制御部４２１は、算出したシフト量を分圧位置設定レジスタ３５４に格納し、当該シフト量を分圧位置切替部３５５が参照可能な状態とする。この制御により、分圧位置切替部３５５では、分圧位置設定レジスタ３５４に保持されたシフト量に従い、出力端を切り替えることで参照電圧ＶR1の分圧位置を変更し、当該参照電圧ＶR1に対応する階調が変曲点Ｃの階調近傍となるよう調整する。
【００７３】
＜ソースドライバ及び分圧位置調整部の動作＞
以下、図６、図７、図８及び図９を参照して、分圧位置切替部３５５及び分圧位置制御部４２１の動作について説明する。
【００７４】
図８は、上述した分圧位置切替部３５５及び分圧位置制御部４２１により実現される分圧位置調整処理の手順を示したフローチャートである。なお、本処理の前提として、基準テーブル４１２には、図７に示した変曲点Ｃについての階調が予め記録されているものとする。また、デフォルト設定テーブル４１３には、参照電圧ＶR1の初期設定の分圧位置に対応する階調が予め記録されているものとする。
【００７５】
まず、分圧位置制御部４２１は、基準テーブル４１２に記録された変曲点Ｃでの階調と、デフォルト設定テーブル４１３に記録された参照電圧ＶR1での階調とを比較し、両階調の差分から、参照電圧ＶR1に対応する階調を変曲点Ｃの階調近傍に位置させるために必要な分圧位置のシフト量を算出する（ステップＳ１１）。例えば、図７に示した変曲点Ｃと参照電圧ＶR1の場合、分圧位置制御部４２１は、「低階調側に３シフト」することを指示したシフト量を算出する。
【００７６】
続いて、分圧位置制御部４２１は、ステップＳ１１で算出したシフト量を分圧位置設定レジスタ３５４に格納する（ステップＳ１２）。
【００７７】
次いで、分圧位置切替部３５５は、分圧位置設定レジスタ３５４に保持されたシフト量に従い、参照電圧ＶR1の出力先となる初期設定の出力端から、シフト量分移動した出力端へと接続先を切り替え（ステップＳ１３）、本処理を終了する。
【００７８】
例えば、図７に示した参照電圧ＶR1の階調に対応する分圧位置切替部３５５での初期設定の出力端が、図６に示した端子Ｔout3であったとすると、分圧位置切替部３５５は、分圧位置設定レジスタ３５４に保持されたシフト量（低階調側へ３シフト）に従い、端子Ｔout3から低階調側に３つシフトした端子Ｔout0へと接続先を切り替える。これにより、ラダー抵抗３５３における参照電圧ＶR1近傍の分圧状態が変化し、参照電圧ＶR0〜ＶR9に基づいて生成されるγカーブの形状は、図９に示したように表示パネル２０の階調特性と略同一となる。
【００７９】
以上のように、第１の実施形態によれば、表示パネル２０の階調特性に応じて、参照電圧の分圧位置を調整することができるため、階調特性の要所となる変曲点周辺の形状に柔軟に対応することが可能となる。これにより、表示パネル２０に固有の階調特性に準じた階調基準電圧を生成することができるため、表示パネル２０での階調表示において滑らかなグラデーション表示を実現することができる。
【００８０】
なお、本実施形態では、参照電圧ＶR1の分圧位置を調整することで、γカーブの形状を表示パネル２０の階調特性に近付ける形態としたが、これに加えて、参照電圧生成部３４で生成される参照電圧ＶR1の電位を制御することとしてもよい。
【００８１】
具体的には、参照電圧生成部３４で生成される参照電圧ＶR1の電位が、基準テーブル４１２に記憶された変曲点Ｃの入力電圧と同電位となるよう、分圧位置制御部４２１が参照電圧生成部３４の動作を制御する。なお、この構成の場合、分圧位置制御部４２１が、参照電圧ＶR1の初期設定の電位を参照できるよう、変曲点Ｃでの階調とその入力電圧とを基準テーブル４１２に関連付けて記録しておくことが好ましい。これにより、図７に示した変曲点Ｃの位置に参照電圧ＶR1を配置することができるため、図１０に示したように、γカーブの形状を表示パネル２０の階調特性により近付けることができる。
【００８２】
また、表示パネル２０の温度に応じて変曲点Ｃの位置が変動するような場合には、以下の構成を採用することで対応することが可能である。まず、基準テーブル４１２に、複数の温度（例えば、離散的な温度である１０、２０、３０、４０℃や、変曲点が変化する温度）下で測定した、変曲点Ｃでの階調を記録しておく。さらに、表示パネル２０自体又は表示パネル２０周辺の雰囲気の温度を検出する温度センサを別途設け、検出された温度を分圧位置制御部４２１へ入力する。分圧位置制御部４２１では、温度センサで検出された温度に対応する変曲点Ｃでの階調を基準テーブル４１２から読み出し、この階調に基づいてシフト量を算出する。
【００８３】
［第２の実施形態］
次に、第２の実施形態について説明する。上述した第１の実施形態では、階調特性の変曲点周辺に位置する特定の参照電圧（参照電圧ＶR1）に対して、分圧位置の調整を行う態様を説明した。第２の実施形態では、参照電圧生成部３４で生成される全ての参照電圧に対して、分圧位置の調整が可能な形態について説明する。なお、第１の実施形態と同様の機能を有する要素については、同一の符号を付与し説明を省略する。
【００８４】
＜ソースドライバ及び分圧位置調整部の構成＞
図１１は、第２の実施形態にかかるソースドライバ３６及び分圧位置調整部５０の構成を模式的に示した図である。
【００８５】
ここで、ソースドライバ３６は、第１の実施形態でのソースドライバ３５に対応するものである。また、分圧位置調整部５０は、第１の実施形態での分圧位置調整部４０に対応するものである。なお、参照電圧生成部３７は、第１の実施形態での参照電圧生成部３４に対応し、互いに異なる電位を有した８段階の参照電圧ＶR0〜ＶR7を生成する。
【００８６】
図１１に示したように、ソースドライバ３６は、シフトレジスタ３５１と、ロードラッチ３５２と、ラダー抵抗３５３と、分圧位置設定レジスタ３５４と、分圧位置切替部３６１と、セレクタ部３５６と、画像信号電圧供給部３５７とを備えている。
【００８７】
分圧位置切替部３６１は、参照電圧ＶR0〜ＶR7の各入力線と、ラダー抵抗３５３との間に夫々設けられている。分圧位置切替部３６１の夫々は、参照電圧ＶRn（ｎは０〜７）の入力線と電気的に接続された一の入力端と、ラダー抵抗３５３と電気的に接続された複数の出力端とを有している。ここで、複数の出力端の夫々は、参照電圧ＶRnの初期設定の分圧位置に対応する抵抗素子間及び当該抵抗素子周辺の抵抗素子間に接続されており、何れか一つの出力端に接続先を切り替えることで、参照電圧ＶRnの分圧位置を切り替えることが可能となっている。なお、本実施形態では、各分圧位置切替部３６１が８つの出力端と有し、初期設定の分圧位置以外に当該分圧位置周辺の７つの異なる分圧位置への切り替えが可能となっている。
【００８８】
また、分圧位置切替部３６１の夫々は、分圧位置設定レジスタ３５４に保持された自己の分圧位置切替部３６１に対するシフト量を参照し、このシフト量に応じて参照電圧ＶR1〜ＶR７の出力先となる出力端を切り替える。
【００８９】
分圧位置調整部５０は、記憶部５１と、制御部５２とを備えている。
【００９０】
記憶部５１は、第１の実施形態での記憶部４１に対応するものであって、基準テーブル４１２、プログラム５１１、デフォルト設定テーブル５１２を格納する。ここで、プログラム５１１は、制御部５２の各種動作を実現するためのプログラムであって、制御部５２との協働により、後述する分圧位置制御部５２１を実現する。また、デフォルト設定テーブル５１２には、参照電圧ＶR0〜ＶR7夫々についての、初期設定の分圧位置に対応する階調が夫々記録されている。なお、ＲＧＢの色毎に初期設定の分圧位置が異なるような場合には、各色での初期設定の分圧位置がデフォルト設定テーブル５１２に記録されるものとする。
【００９１】
制御部５２は、第１の実施形態での制御部４２に対応するものであって、記憶部５１に格納されたプログラム５１１を読み込み実行することで、各種の制御や動作を実現する。そして、制御部５２は、プログラム５１１を実行した結果として、分圧位置制御部５２１を機能部として備える。
【００９２】
分圧位置制御部５２１は、基準テーブル４１２に記録された変曲点での階調と、デフォルト設定テーブル５１２に記録された各参照電圧ＶR0〜ＶR7での階調とを比較し、変曲点の階調に最も近い参照電圧ＶRn（ｎは０〜７）を特定する。ここで、基準テーブル４１２に記録される変曲点の個数は複数であってもよく、この場合、各変曲点に対応する参照電圧ＶRnが複数個特定されることになる。
【００９３】
また、分圧位置制御部５２１は、基準テーブル４１２に保持された変曲点での階調と、特定した参照電圧ＶRnでの階調とを比較し、当該参照電圧ＶRnを変曲点近傍に位置させるために必要な分圧位置のシフト量を算出する。なお、シフト量を算出方法は、上述した分圧位置制御部４２１での算出方法と同様であるため説明は省略する。
【００９４】
さらに、分圧位置制御部５２１は、算出したシフト量を分圧位置設定レジスタ３５４に格納し、当該シフト量を各分圧位置切替部３６１が参照可能な状態とする。なお、分圧位置切替部３６１には、何れの分圧位置切替部３６１に対するシフト量であるか識別可能な状態で格納されるものとする。具体的には、分圧位置切替部３６１毎に分圧位置設定レジスタ３５４が設けられている態様としてもよいし、分圧位置切替部３６１毎に分圧位置設定レジスタ３５４での格納領域が区分けされている態様としてもよい。
【００９５】
上記した分圧位置制御部５２１の制御により、分圧位置切替部３６１の夫々では、分圧位置設定レジスタ３５４に保持されたシフト量に従い、接続先となる出力端を切り替えることで参照電圧ＶRnの分圧位置を変更し、当該参照電圧ＶRnに対応する階調が変曲点Ｃの階調近傍となるよう調整する。
【００９６】
＜ソースドライバ及び分圧位置調整部の動作＞
次に、図１２を参照して、分圧位置切替部３６１及び分圧位置制御部５２１の動作について説明する。図１２は、分圧位置切替部３６１及び分圧位置制御部５２１により実現される分圧位置調整処理の手順を示したフローチャートである。
【００９７】
まず、分圧位置制御部５２１は、基準テーブル４１２に記録された変曲点での階調と、デフォルト設定テーブル５１２に記録された参照電圧ＶR0〜ＶR7夫々での階調とを比較し、変曲点の階調に最も近い参照電圧ＶRnを特定する（ステップＳ２１）。
【００９８】
続いて、分圧位置制御部５２１は、基準テーブル４１２に記憶された変曲点の階調と、ステップＳ２１で特定した参照電圧ＶRnでの階調とを比較し、両階調の差分から、参照電圧ＶRnを変曲点近傍に位置させるために必要なシフト量を算出する（ステップＳ２２）。
【００９９】
そして、分圧位置制御部５２１は、ステップＳ２２で算出したシフト量を、何れの分圧位置切替部３６１に対するものか識別可能な状態で分圧位置設定レジスタ３５４に格納する（ステップＳ２３）。
【０１００】
分圧位置切替部３６１の夫々では、分圧位置設定レジスタ３５４に保持された自己の分圧位置切替部３６１に対するシフト量に従い、参照電圧ＶRnの出力先となる初期設定の出力端から、シフト量分移動した出力端へと接続先を切り替え（ステップＳ２４）、本処理を終了する。なお、分圧位置設定レジスタ３５４にシフト量が指示されていない分圧位置切替部３６１については、初期設定の出力端が選択されるものとする。
【０１０１】
以上のように、第２の実施形態によれば、上述した第１の実施形態の効果に加え、階調特性の要所となる変曲点の個数が複数存在する場合であっても、当該変曲点周辺の形状に柔軟に対応することが可能となる。これにより、表示パネル２０に固有の階調特性に準じた階調基準電圧を生成することができるため、表示パネル２０での階調表示において滑らかなグラデーション表示を実現することができる。なお、第２の実施形態では、参照電圧生成部３４で生成される全ての参照電圧に対して、分圧位置切替部３６１を設けたが、参照電圧生成部３４で生成される複数の参照電圧に対してのみ分圧位置切替部３６１を設ける態様であってもよい。
【０１０２】
なお、本実施形態では、参照電圧ＶRnの分圧位置を、階調特性の変曲点に基づいて調整することとしたが、これに限らず、階調特性全体の形状に基づいて、各参照電圧ＶR0〜ＶR7の分圧位置を調整する態様としてもよい。具体的には、基準テーブル４１２に表示パネル２０の階調特性全体を表す情報を記録しておくとともに、デフォルト設定テーブル５１２に参照電圧ＶRnの初期設定の分圧位置に対応する階調とその出力電圧とを関連付けて記録しておき、階調特性上に位置するよう各参照電圧ＶRnのシフト量を算出することで、γカーブの形状を階調特性と略同一とすることができる。
【０１０３】
以上、本発明に係る実施形態について説明したが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲での種々の変更、置換、追加等が可能である。例えば、直列接続された複数個の抵抗素子を有するラダー抵抗とは、連続した１本の抵抗体に複数個のタップを設けることにより構成することができる。
【図面の簡単な説明】
【０１０４】
【図１】画像表示装置の構成を模式的に示した図である
【図２】画像表示装置の他の態様を示した図である。
【図３】画素回路の構成の一例を示した図である。
【図４】画素回路を駆動させる際の信号波形の一例を示したタイミングチャートである。
【図５】第１の実施形態に係るソースドライバ及び分圧位置調整部の詳細構成を模式的に示した図である。
【図６】図５に示した分圧位置切替部の構成を模式的に示した図である。
【図７】図５に示したラダー抵抗からの出力電圧と、階調との関係を示した図である。
【図８】図５に示した分圧位置切替部及び分圧位置制御部により実現される分圧位置調整処理の手順を示したフローチャートである。
【図９】分圧位置調整処理が施された後の、ラダー抵抗からの出力電圧と、階調との関係を示した図である。
【図１０】分圧位置調整処理に加え、参照電圧ＶR1の電位を制御した際の、ラダー抵抗からの出力電圧と、階調との関係を示した図である。
【図１１】第２の実施形態に係るソースドライバ及び分圧位置調整部の詳細構成を模式的に示した図である。
【図１２】図１１に示した分圧位置切替部及び分圧位置制御部により実現される分圧位置調整処理の手順を示したフローチャートである。
【符号の説明】
【０１０５】
１０  画素回路
２０  表示パネル
２１  制御線
２１１  第１電源線
２１２  第２電源線
２１３  走査線
２２  画像信号線
３１  タイミングコントローラ
３２  フレームメモリ
３３  走査ドライバ
３４  参照電圧生成部
３５  ソースドライバ
３５１  シフトレジスタ
３５２  ロードラッチ
３５３  ラダー抵抗
３５４  分圧位置設定レジスタ
３５５  分圧位置切替部
３５６  セレクタ部
３５６１  セレクタ回路
３５７  画像信号電圧供給部
３５７１  出力回路
３６  ソースドライバ
３６１  分圧位置切替部
４０  分圧位置調整部
４１  記憶部
４１１  プログラム
４１２  基準テーブル
４１３  デフォルト設定テーブル
４２  制御部
４２１  分圧位置制御部
５０  分圧位置調整部
５１  記憶部
５１１  プログラム
５１２  デフォルト設定テーブル
５２  制御部
５２１  分圧位置制御部
Ｃoled  有機ＥＬ素子容量
Ｃs1  第１容量素子
Ｃs2  第２容量素子
ＯＬＥＤ  有機ＥＬ素子
Ｔd  駆動トランジスタ
Ｔrst  リセット用トランジスタ
Ｔs  スイッチングトランジスタ
Ｔth  閾値電圧検出用トランジスタ
【図１】
2010107799.tif 000003
【図２】
2010107799.tif 000004
【図３】
2010107799.tif 000005
【図４】
2010107799.tif 000006
【図５】
2010107799.tif 000007
【図６】
2010107799.tif 000008
【図７】
2010107799.tif 000009
【図８】
2010107799.tif 000010
【図９】
2010107799.tif 000011
【図１０】
2010107799.tif 000012
【図１１】
2010107799.tif 000013
【図１２】
2010107799.tif 000014