(57)【要約】【課題】キャリア信号発振部から出力されるキャリア信号と異なる周波数でＰＷＭ変調して得られたゲート信号に相当するゲート信号を出力させる。【解決手段】キャリア信号ｆｃを出力するキャリア信号発振部５と、そのキャリア信号ｆｃと電圧指令Ｖｕｒ，Ｖｖｒ，Ｖｗｒとを振幅比較してＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを出力するコンパレータ４ａ，４ｂ，４ｃと、ＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗに応じて相補の第１ゲート信号Ｇｕ，Ｇｖ，Ｇｗ，第２ゲート信号Ｇｘ，Ｇｙ，Ｇｚを出力するデッドタイム発生回路６ａ，６ｂ，６ｃと、デッドタイム発生回路６ｂの第１ゲート信号Ｇｖと、デッドタイム発生回路６ｃの第２ゲート信号Ｇｚと、を入力するＡＮＤ回路８ａと、デッドタイム発生回路６ｂの第２ゲート信号Ｇｙと、デッドタイム発生回路６ｃの第１ゲート信号Ｇｗと、を入力するＯＲ回路８ｂと、を設ける。【選択図】図１
2010193138.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子を駆動制御するゲート駆動回路であって、
キャリア信号を出力するキャリア信号発振部と、
そのキャリア信号と複数の電圧指令とを電圧指令毎に振幅比較してＰＷＭ信号を出力するコンパレータと、
ＰＷＭ信号に応じて、デッドタイムが挿入された相補の第１，第２ゲート信号を出力する複数のデッドタイム発生回路と、
何れか一つのデッドタイム発生回路から出力された第１ゲート信号と、その他のデッドタイム発生回路のうち一つのデッドタイム発生回路から出力された第２ゲート信号と、を入力するＡＮＤ回路と、
前記何れか一つのデッドタイム発生回路から出力された第２ゲート信号と、前記その他のデッドタイム発生回路のうち一つのデッドタイム発生回路から出力された第１ゲート信号と、を入力するＯＲ回路と、を備えたことを特徴とするゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート駆動回路に係り、特にキャリア信号発振部から出力されるキャリア信号と異なる周波数でＰＷＭ変調して得られるゲート信号に相当するゲート信号を出力するゲート駆動回路に関する。
【背景技術】
【０００２】
近年、ゲート駆動回路を内蔵した制御手段（例えば、制御ＩＣ等；以下、制御ＩＣと称する）が多く市販されている。この制御ＩＣは、３相インバータのＰＷＭ制御に必要な短絡防止期間（以下、デッドタイムと称する）を有する６つのゲート信号を発生できるものが多い。
【０００３】
図３は一般的な３相インバータの主回路とゲート駆動回路の一例を示す構成図、図４はそのゲート駆動回路に備えられたコンパレータの動作を示すタイムチャート、図５はゲート駆動回路に備えられたデッドタイム発生回路の動作を示すタイムチャートである。
【０００４】
図３において、符号１はゲート駆動回路を示し、符号２はゲート駆動回路１に備えられたＰＷＭ発生回路、符号３は主回路を示す。ＰＷＭ発生回路２に入力された電圧指令Ｖｕｒ，Ｖｖｒ，Ｖｗｒはコンパレータ４ａ，４ｂ，４ｃにおいて、キャリア信号発振部５から出力された三角波状のキャリア信号ｆｃの振幅と大小の比較が行われる。その比較の結果、図４に示すように、「１／０」の論理信号としてＰＷＭ変調されたパルス信号（以下、ＰＷＭ信号）Ｐｕ，Ｐｖ，Ｐｗがデッドタイム発生回路６ａ，６ｂ，６ｃに出力される。
【０００５】
デッドタイム発生回路６ａでは、正論理を採用した場合、図５に示すように、コンパレータ４ａから出力されたＰＷＭ信号Ｐｕを基に、相補関係のゲート信号Ｇｕ，Ｇｘが生成される。この時スイッチング素子ＳｕとＳｘが同時にオンして直流電源Ｖｄｃが短絡しないようにゲート信号Ｇｕ，ＧｘにデッドタイムＴｄが設定される。なお、デッドタイム発生回路６ｂ，６ｃもデッドタイム発生回路６ａと同様の動作が行われる。
【０００６】
デッドタイム発生回路６ａ，６ｂ，６ｃから出力されたゲート信号Ｇｕ，Ｇｘ，Ｇｖ，Ｇｙ，Ｇｗ，Ｇｚは主回路３のスイッチング素子Ｓｕ，Ｓｘ，Ｓｖ，Ｓｙ，Ｓｗ，Ｓｚにそれぞれ出力され、そのスイッチング素子がスイッチングすることにより、電圧指令Ｖｕｒ，Ｖｖｒ，Ｖｗｒに応じた出力電圧Ｖｕ，Ｖｖ，Ｖｗが出力される。なお、デッドタイム発生回路６ａ，６ｂ，６ｃから出力されるゲート信号Ｇｕ，Ｇｘ，Ｇｖ，Ｇｙ，Ｇｗ，Ｇｚは、同一周波数のキャリア信号ｆｃでＰＷＭ変調して得られるゲート信号となる。また、前記ＰＷＭ発生回路２を有するゲート駆動回路１は前記制御ＩＣに内蔵されていることが多い。
【０００７】
このようなゲート駆動回路１では、１つのＰＷＭ発生回路２で同一周波数のキャリア信号ｆｃでＰＷＭ変調したゲート信号Ｇｕ，Ｇｘ，Ｇｖ，Ｇｙ，Ｇｗ，Ｇｚとなる。キャリア信号ｆｃの周波数が高い場合には、リアクトル鉄心（磁心）の小型化や主回路３の出力電流の電流リプルを少なくできるが、鉄損や放射ノイズが増加する。従って、用途によりキャリア信号ｆｃの周波数を選択して設計する必要がある。
【０００８】
このように、ＰＷＭ発生回路で電圧指令Ｖｕｒ，Ｖｖｒ，Ｖｗｒとキャリア信号ｆｃとをコンパレータにて振幅比較したＰＷＭ信号をデッドタイム発生回路に入力し、このデッドタイム発生回路を介してインバータ主回路のスイッチング素子にゲート信号を出力するゲート駆動回路がある（特許文献１）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−１６１０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本願発明者は、上記のようなゲート駆動回路１においては、以下に示す課題があることに着目した。
【００１１】
半導体スイッチング素子を有する回路の用途が異なるために、ゲート駆動回路１から２種類以上の異なる周波数のキャリア信号でＰＷＭ変調したゲート信号を出力したい場合は、一般的に図６（ゲート駆動回路の他例を示す構成図）に示すような、周波数が異なるキャリア信号発振部５が必要となる。しかし、２つ以上のＰＷＭ発生回路２を有するゲート駆動回路１を内蔵した機能と等価な動作を行うことのできる制御ＩＣもあるが、ＰＷＭ発生回路２が一つのゲート駆動回路１を内蔵した制御ＩＣと比較して高価であるため、コスト高となってしまっていた。
【００１２】
以上より、１つの多相ＰＷＭ発生回路２を内蔵した制御ＩＣを用いて、キャリア信号発振部５から出力されるキャリア信号ｆｃでＰＷＭ変調して得られるゲート信号と、キャリア信号発振部５から出力されるキャリア信号ｆｃと異なる周波数でＰＷＭ変調して得られるゲート信号に相当するゲート信号と、の少なくとも２種類のゲート信号を発生させることを目的とする。
【課題を解決するための手段】
【００１３】
本発明は前記の課題を解決すべく創作された技術的思想であって、請求項１記載の発明は、ゲート信号を合成してキャリア信号発振部から出力されるキャリア信号と異なる周波数でＰＷＭ変調して得られるゲート信号に相当するゲート信号を発生させることにより、課題を解決することができる。
【００１４】
具体的に、請求項１記載の発明は、半導体スイッチング素子を駆動制御するゲート駆動回路であって、キャリア信号を出力するキャリア信号発振部と、そのキャリア信号と複数の電圧指令とを電圧指令毎に振幅比較してＰＷＭ信号を出力するコンパレータと、前記ＰＷＭ信号に応じてデッドタイムが挿入された相補の第１，第２ゲート信号を出力する複数のデッドタイム発生回路と、何れか一つのデッドタイム発生回路から出力された第１ゲート信号と、その他のデッドタイム発生回路のうち一つのデッドタイム発生回路から出力された第２ゲート信号と、を入力するＡＮＤ回路と、前記何れか一つのデッドタイム発生回路から出力された第２ゲート信号と、前記その他のデッドタイム発生回路のうち一つのデッドタイム発生回路から出力された第１ゲート信号と、を入力するＯＲ回路と、を備えたことを特徴とする。
【発明の効果】
【００１５】
以上の説明で明らかなように、請求項１記載の発明によれば、１つの多相ＰＷＭ発生回路２を内蔵した制御ＩＣを用いて、キャリア信号発振部５から出力されるキャリア信号ｆｃでＰＷＭ変調して得られるゲート信号と、キャリア信号発振部５から出力されるキャリア信号ｆｃと異なる周波数でＰＷＭ変調して得られるゲート信号に相当するゲート信号と、の少なくとも２種類のゲート信号を発生させることが可能となる。そのため、１つの多相ＰＷＭ発生回路を内蔵した制御ＩＣを用いて、用途の異なる半導体スイッチング素子を有する回路にゲート信号を出力できる。
【００１６】
また、制御ＩＣ内のデッドタイム発生回路によりデッドタイムが挿入されるため、制御ＩＣの外部に新たにデッドタイム発生回路を備える必要がなく、さらに、ＡＮＤ回路とＯＲ回路とを追加するだけでよいため、コストアップとなることを抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本実施形態における半導体電力変換回路の主回路とゲート駆動回路の一例を示す構成図。
【図２】本実施形態におけるゲート駆動回路の動作の一例を示すタイムチャート。
【図３】従来の３相インバータの主回路とゲート駆動回路の一例を示す構成図。
【図４】従来のゲート駆動回路に備えられたコンパレータの動作を示すタイムチャート。
【図５】従来のゲート駆動回路に備えられたデッドタイム発生回路の動作を示すタイムチャート。
【図６】従来のゲート駆動回路の他例を示す構成図。
【発明を実施するための形態】
【００１８】
図１は、本実施形態における半導体電力変換回路の主回路とゲート駆動回路の一例を示す構成図である。図１において符号３は主回路を示し、その主回路３は直流電源Ｖｄｃと半導体電力変換回路（本実施形態では、ＤＣチョッパ回路と称する）７ａ，７ｂの２回路とを備える。
【００１９】
このＤＣチョッパ回路７ａ，７ｂは、スイッチング素子Ｓｕ，Ｓｘ，Ｓｖ，ＳｙとダイオードＤ１〜Ｄ４とを逆並列に接続した回路素子を、それぞれ上下２個のスイッチング素子を直列に接続したアーム構成である。なお、符号ＶｕＰ，ＶｖＰは各々のＤＣチョッパ回路７ａ，７ｂの出力端子、符号ＶｕＮ，ＶｖＮは各々のＤＣチョッパ回路７ａ，７ｂの接地端子を示す。
【００２０】
次に、ゲート駆動回路１について説明する。３相のＰＷＭ発生回路２では、キャリア信号発振部５から出力される同一周波数のキャリア信号ｆｃが複数（本実施形態では３つ）のコンパレータ４ａ，４ｂ，４ｃに出力される。そして、コンパレータ４ａ，４ｂ，４ｃにおいて、電圧指令Ｖｕｒ，Ｖｖｒ，Ｖｗｒと前記キャリア信号ｆｃとを振幅比較してＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗがそれぞれ出力される。ここで、電圧指令Ｖｕｒは出力Ｖｕｐを制御し、電圧指令ＶｖｒとＶｗｒは出力Ｖｖｐを制御する指令である。前記ＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗはデッドタイム発生回路６ａ，６ｂ，６ｃに出力され、デッドタイム発生回路６ａ，６ｂ，６ｃでは電圧指令毎にデッドタイムＴｄが挿入された相補の第１，第２ゲート信号（例えば、Ｖｕｒを電圧指令とするデッドタイム発生回路６ａではゲート信号Ｇｕ，Ｇｘ）が生成される。
【００２１】
上記のようなゲート駆動回路１において、３つの電圧指令のうち１つの電圧指令で生成される相補の第１，第２ゲート信号（本実施形態ではＶｕｒを電圧指令とするゲート信号Ｇｕ，Ｇｘ）がキャリア信号発振部５から出力されるキャリア信号ｆｃでＰＷＭ変調して得られるゲート信号としてスイッチング素子Ｓｕ，Ｓｘのゲート端子に入力される。そして、残り２つの電圧指令で生成される相補となる２組の第１，第２ゲート信号（本実施形態ではＶｖｒ，Ｖｗｒを電圧指令とするゲート信号Ｇｖ，Ｇｙ，Ｇｗ，Ｇｚ）を用いて、前記キャリア信号ｆｃの２倍となる周波数でＰＷＭ変調して得られるゲート信号に相当するゲート信号Ｇｖ２，Ｇｙ２としてスイッチング素子Ｓｖ，Ｓｙのゲート端子に入力される。このゲート信号Ｇｖ２，Ｇｙ２を発生させるために、デッドタイム発生回路６ｂ，６ｃと主回路３との間に、ＡＮＤ回路８ａとＯＲ回路８ｂとが介挿される。
【００２２】
具体的には、ＡＮＤ回路８ａの一方の入力端子には、デッドタイム発生回路６ｂから出力された第１ゲート信号Ｇｖが入力され、他方の入力端子にはデッドタイム発生回路６ｃから出力された第２ゲート信号Ｇｚが入力される。また、ＯＲ回路８ｂの一方の入力端子には、デッドタイム発生回路６ｂから出力された第２ゲート信号Ｇｙが入力され、他方の入力端子にはデッドタイム発生回路６ｃから出力された第１ゲート信号Ｇｗが入力される。
【００２３】
その結果、ＡＮＤ回路８ａからはゲート信号ＧｖとＧｚが両方「１」レベルの信号出力の時「１」レベルの信号が出力され、少なくとも一方が「０」レベルの信号の時「０」レベルの信号が出力される。また、ＯＲ回路８ｂからはゲート信号Ｇｙ，Ｇｗとのうち少なくとも一方が「１」レベルの信号出力の時「１」レベルの信号が出力され、両方とも「０」レベルの信号の時「０」レベルの信号が出力される。
【００２４】
次に、上記のような構成のゲート駆動回路１から出力されるゲート信号Ｇｕ，Ｇｘ，Ｇｖ２，Ｇｙ２について説明する。図２は、本実施形態におけるゲート駆動回路１の動作の一例を示すタイムチャートである。図２の電圧指令において、実線はＶｕｒ、点線はＶｖｒ、一点鎖線はＶｗｒを示す。
【００２５】
図２に示すように、Ｖｕｒを電圧指令とする第１ゲート信号Ｇｕは電圧指令Ｖｕｒの方がキャリア信号ｆｃよりも大きい時「１」レベルの信号となり、電圧指令Ｖｕｒの方がキャリア信号ｆｃよりも小さい時「０」レベルの信号となる。Ｖｕｒを電圧指令とする第２ゲート信号Ｇｘはゲート信号Ｇｕを相補した信号となる。そのため、ゲート信号Ｇｕ，Ｇｘはキャリア信号ｆｃでＰＷＭ変調される。
【００２６】
同様に、Ｖｖｒ，Ｖｗｒを電圧指令とするゲート信号Ｇｖ，Ｇｙ，Ｇｗ，Ｇｚは、キャリア信号ｆｃでＰＷＭ変調されるとともに、デッドタイムＴｄが挿入された信号となる。このゲート信号ＧｖとＧｚをＡＮＤ回路８ａに入力し、ゲート信号ＧｙとＧｗをＯＲ回路８ｂに入力することにより、合成されたゲート信号Ｇｖ２，Ｇｙ２が生成される。このゲート信号Ｇｖ２，Ｇｙ２は、図２に示すようにキャリア信号発振部５から出力されるキャリア信号ｆｃの２倍となる周波数でＰＷＭ変調して得られたゲート信号に相当する。その結果、ゲート信号Ｇｕ，Ｇｘとゲート信号Ｇｖ２，Ｇｙ２とは異なる周波数のキャリア信号でＰＷＭ変調したゲート信号に相当する。また、ゲート信号Ｇｖ，Ｇｙ，Ｇｗ，ＧｚがデッドタイムＴｄを挿入された信号であるため、合成して生成されたゲート信号Ｇｖ２，Ｇｙ２もデッドタイムＴｄが挿入された信号となる。
【００２７】
本実施形態のように、ゲート駆動回路１を構成することにより、ゲート信号を合成してキャリア信号発振部５から出力されるキャリア信号ｆｃと異なる周波数でＰＷＭ変調して得られるゲート信号に相当するゲート信号を生成することができる。そのため、上下２個のスイッチング素子で１アーム分を構成するＤＣチョッパ回路７ａ，７ｂが２回路以上必要な場合で、且つ各々のＤＣチョッパ回路の用途が異なるために、１つの３相ＰＷＭ発生回路２を有するゲート駆動回路１を内蔵した制御ＩＣを用いて、キャリア信号発振部５から出力されるキャリア信号ｆｃでＰＷＭ変調して得られるゲート信号と、キャリア信号発振部５から出力されるキャリア信号ｆｃと異なる周波数でＰＷＭ変調して得られるゲート信号に相当するゲート信号と、の２種類のゲート信号を発生させることが可能となり、用途の異なる２回路のＤＣチョッパ回路にゲート信号を出力できる。
【００２８】
また、制御ＩＣ内のデッドタイム発生回路６ａ，６ｂ，６ｃによりデッドタイムＴｄが挿入されているため、ゲート駆動回路１の外部に新たなデッドタイム発生回路を備える必要がない。さらに、従来のゲート駆動回路１に対して、ＡＮＤ回路８ａとＯＲ回路８ｂとを追加するだけでよい。そのため、簡易にゲート駆動回路１を作成できるとともに、コストアップとなることを抑制することが可能となる。
【００２９】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００３０】
例えば、本実施形態では、ＰＷＭ発生回路２から出力された３つのゲート信号のうち、２つのゲート信号を合成したゲート駆動回路１について説明したが、少なくとも２つのゲート信号を出力するＰＷＭ発生回路２であれば、適用可能である。
【００３１】
また、本実施形態では、主回路３の半導体電力変換回路７ａと７ｂに２個のＤＣチョッパ回路を適用したゲート駆動回路について説明したが、その他の相数の半導体電力変換回路７でも適用可能である。
【符号の説明】
【００３２】
１…ゲート駆動回路
２…ＰＷＭ発生回路
３…主回路
４ａ，４ｂ，４ｃ…コンパレータ
５…キャリア信号発振部
６ａ，６ｂ，６ｃ…デッドタイム発生回路
７ａ，７ｂ…半導体電力変換回路（ＤＣチョッパ回路）
８ａ…ＡＮＤ回路
８ｂ…ＯＲ回路
Ｓｕ，Ｓｘ，Ｓｖ，Ｓｙ，Ｓｗ，Ｓｚ…スイッチング素子
Ｇｕ，Ｇｘ，Ｇｖ，Ｇｙ，Ｇｗ，Ｇｚ，Ｇｖ２，Ｇｙ２…ゲート信号
Ｔｄ…デッドタイム（短絡防止期間）
ｆｃ…キャリア信号
Ｐｕ，Ｐｖ，Ｐｗ…ＰＷＭ信号
Ｖｕｒ，Ｖｖｒ，Ｖｗｒ…電圧指令
【図１】
2010193138.tif 000003
【図２】
2010193138.tif 000004
【図３】
2010193138.tif 000005
【図４】
2010193138.tif 000006
【図５】
2010193138.tif 000007
【図６】
2010193138.tif 000008