(57)【要約】【課題】ネットワークに接続されたデジタル制御システムの伝送試験を行っても、伝送試験によるネットワークへの影響を防止する。【解決手段】ネットワークを介して接続されたデジタル制御装置１０、２０は、伝送機能部で受信した信号情報を格納しておく入力アドレスメモリ部１１、２１と、入力アドレスメモリ部１１、２１に格納された信号情報を別に格納する入力アドレス前回値メモリ部１４、２４と、入力アドレスメモリ部１１、２１または入力アドレス前回値メモリ部１４、２４に格納された信号情報に基づいて演算を行う制御演算部１２、２２と、入力アドレスメモリ部１１、２１に格納された信号情報または入力アドレス前回値メモリ部１４、２４に格納された信号情報を制御演算部１２、２２に入力する信号切換器１５、２５と、制御演算部１２、２２による演算結果を格納する出力アドレスメモリ部１３、２３と、を有する。【選択図】図１
2010178106.tif 000002
【特許請求の範囲】
【請求項１】
ネットワークを介して互いに接続される第１制御装置および第２制御装置、並びにネットワークを介さずに前記第１制御装置および第２制御装置それぞれに接続される第１および第２の専用ツールを有するデジタル制御システムにおいて、
前記第１制御装置および第２制御装置はそれぞれに、
前記ネットワークと信号情報を送受信する伝送機能部と、
前記伝送機能部で受信した信号情報を格納して当該信号情報を外部に出力する入力アドレスメモリ部と、
前記入力アドレスメモリ部に格納された信号情報を前記入力アドレスメモリ部と別に格納する入力アドレス前回値メモリ部と、
前記入力アドレスメモリ部または前記入力アドレス前回値メモリ部に格納された信号情報が入力されてこの信号情報に基づいて演算を行う制御演算部と、
前記入力アドレスメモリ部に格納された信号情報または前記入力アドレス前回値メモリ部に格納された信号情報を前記制御演算部に入力する信号切換器と、
前記制御演算部による演算結果情報および外部からの信号情報を受信してこれらの情報を前記伝送機能部に送信する出力アドレスメモリ部と、
を有し、
前記第１および第２の専用ツールはそれぞれに、
前記出力アドレスメモリ部に信号情報を送信する信号送信手段と、
前記制御演算部に入力する信号を前記入力アドレスメモリ部に格納された信号情報から前記入力アドレス前回値メモリ部に格納された信号情報に切り換えるように前記信号切換器に指令する信号切換指令手段と、
前記入力アドレスメモリ部に格納された信号情報を受信する信号受信手段と、
前記信号受信手段で受信したし信号情報を表示する信号情報表示手段と、
を有すること、
を特徴とするデジタル制御システム。
【請求項２】
前記第１の専用ツールの前記信号送信手段で送信した送信信号情報と、この送信信号情報が前記第１制御装置、前記ネットワーク、および前記第２制御装置を経由して前記第２の専用ツールの前記信号受信手段で得られた受信信号情報とを比較して、これらの送信信号情報と受信信号情報とが同一か否かを判定する判定手段を有することを特徴とする請求項１に記載のデジタル制御システム。
【請求項３】
前記第１および第２の専用ツールはそれぞれに、少なくとも前記信号送信手段で送信した送信信号情報、前記信号受信手段で受信した受信信号情報、および前記判定手段で判定した結果を格納するデータ記憶部を有することを特徴とする請求項２に記載のデジタル制御システム。
【請求項４】
ネットワークに接続されるデジタル制御装置において、
前記ネットワークと信号情報を送受信する伝送機能部と、
前記伝送機能部で受信した信号情報を格納して当該信号情報を外部に送信する入力アドレスメモリ部と、
前記入力アドレスメモリ部に格納された信号情報を前記入力アドレスメモリ部と別に格納する入力アドレス前回値メモリ部と、
前記入力アドレスメモリ部または前記入力アドレス前回値メモリ部に格納された信号情報が入力されてこの信号情報に基づいて演算を行う制御演算部と、
前記入力アドレスメモリ部に格納された信号情報または前記入力アドレス前回値メモリ部に格納された信号情報を前記制御演算部に入力する信号切換器と、
前記制御演算部による演算結果情報および外部からの信号情報を受信してこれらの情報を前記伝送機能部に送信する出力アドレスメモリ部と、
を有することを特徴とするデジタル制御装置。
【請求項５】
ネットワークに接続された第１制御装置を発信元とし、前記ネットワークに接続された第２制御装置を受信先として伝送試験を行うデジタル制御システムの伝送試験方法において、
前記第２制御装置の入力アドレスメモリ部に格納されている信号情報を前記第２制御装置の入力アドレス前回値メモリ部に記録する前回値記録工程と、
前記前回値記録工程の後に、前記第２制御装置の制御演算部に入力する信号情報を、前記第２制御装置の前記入力アドレスメモリ部に格納された信号情報から前記入力アドレス前回値メモリ部に格納された信号情報に切り換える入力信号切換工程と、
前記入力信号切換工程の後に、前記第１制御装置の出力アドレスメモリ部に伝送試験用模擬信号を入力する伝送試験用模擬信号入力工程と、
前記伝送試験用模擬信号入力工程の後に、前記第１制御装置の前記出力アドレスメモリ部に入力された前記伝送試験用模擬信号を、前記ネットワークに伝送するネットワーク伝送工程と、
前記ネットワーク伝送工程の後に、前記第２制御装置の前記入力アドレスメモリ部で前記伝送試験用模擬信号を受信する伝送試験用模擬信号受信工程と、
前記伝送試験用模擬信号受信工程の後に、前記第２制御装置の前記入力アドレスメモリ部で受信した前記伝送試験用模擬信号と、前記第１制御装置の前記出力アドレスメモリ部で受信した前記伝送試験用模擬信号とが一致していることを確認する伝送判定工程と、
を有することを特徴とするデジタル制御システムの伝送試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル制御システムおよびデジタル制御装置、並びにデジタル制御システムの伝送試験方法に関する。
【背景技術】
【０００２】
ネットワーク接続されている複数のデジタル制御装置間の伝送信号（伝送データ）に対して入出力取り合い試験（伝送試験）を行う場合には、信号の発信元となるデジタル制御装置に直接専用ツールを接続して、当該信号値に模擬値を入力する。一方、信号の受信先であるデジタル制御装置では、発信元のデジタル制御装置と同様に、直接専用ツールを接続して、受信した信号をモニタリングする。このとき、発信元から送信した模擬値が、受信先において正確に受信しているかを確認することによって、伝送試験が正常に行われているかどうかを判断していた。
【０００３】
近年の発電プラントのような大規模ネットワークシステムでは、ネットワークの更新を行う場合に、長時間のプラント停止を避けるために、ネットワークを構成するステーションごとに分割して更新を行っている。すなわち、分割更新の対象となっていないステーションは稼働中である。
【０００４】
したがって、模擬信号（模擬値）を入力した場合においても、この模擬値を用いて演算処理された出力信号が、他のネットワーク接続機器に影響を与えないデジタル制御装置が望まれている。
【０００５】
伝送試験については、例えば、特許文献１に開示されているように、プラント制御ソフトウェアの健全性を評価する方法などが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−３０７６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
通常の制御装置は、その制御装置が接続されるネットワークとの伝送を可能とするための伝送機能部と、伝送信号を処理するためのコントローラ等により構成されている。コントローラでは、ネットワークを介して伝送機能部で受信した伝送信号を入力アドレスメモリ部へ格納する。さらに、格納された情報は制御演算部で演算処理されて、その結果は出力アドレスメモリ部へ格納される。出力アドレスメモリ部へ格納された情報は、伝送機能部およびネットワークを介して受信先の制御装置の入力アドレスメモリ部へ伝送される。
【０００８】
例えば大規模なネットワークの構成要素となり、２つの上述のデジタル制御装置を有するデジタル制御システムにおいて、第１制御装置から第２制御装置への伝送試験を行う場合に、先ず専用ツールを第１制御装置のコントローラへ接続する。この後に、第１制御装置の出力アドレスメモリ部の内部の当該出力アドレスに模擬値を入力する。
【０００９】
一方、第２制御装置においても、専用ツールをコントローラへ接続し、第２制御装置の入力メモリアドレス部の内部の当該入力アドレスをモニタリングし、当該アドレスに模擬値が入力されていることを確認する。この確認作業により、伝送試験の良否を判定している。
【００１０】
このような伝送試験方法では、第１制御装置側で模擬した信号が第２制御装置の入力アドレスメモリ部に格納され、模擬した信号に基づいて演算処理を実行してしまう。このため、第２制御装置の出力アドレスメモリ部の出力信号は、上述の模擬した信号の影響を受けてしまう。これにより、出力端に接続される機器の動作に影響を与える恐れがある。
【００１１】
本発明は上記の課題を解決するためになされたものであり、その目的は、ネットワークに接続されたデジタル制御システムの伝送試験において、その伝送試験によるネットワークへの影響を防止することを可能にすることである。
【課題を解決するための手段】
【００１２】
上記目的を達成するため本発明に係るデジタル制御システムは、ネットワークを介して互いに接続される第１制御装置および第２制御装置、並びにネットワークを介さずに前記第１制御装置および第２制御装置それぞれに接続される第１および第２の専用ツールを有するデジタル制御システムにおいて、前記第１制御装置および第２制御装置はそれぞれに、前記ネットワークと信号情報を送受信する伝送機能部と、前記伝送機能部で受信した信号情報を格納して当該信号情報を外部に出力する入力アドレスメモリ部と、前記入力アドレスメモリ部に格納された信号情報を前記入力アドレスメモリ部と別に格納する入力アドレス前回値メモリ部と、前記入力アドレスメモリ部または前記入力アドレス前回値メモリ部に格納された信号情報が入力されてこの信号情報に基づいて演算を行う制御演算部と、前記入力アドレスメモリ部に格納された信号情報または前記入力アドレス前回値メモリ部に格納された信号情報を前記制御演算部に入力する信号切換器と、前記制御演算部による演算結果情報および外部からの信号情報を受信してこれらの情報を前記伝送機能部に送信する出力アドレスメモリ部と、を有し、前記第１および第２の専用ツールはそれぞれに、前記出力アドレスメモリ部に信号情報を送信する信号送信手段と、前記制御演算部に入力する信号を前記入力アドレスメモリ部に格納された信号情報から前記入力アドレス前回値メモリ部に格納された信号情報に切り換えるように前記信号切換器に指令する信号切換指令手段と、前記入力アドレスメモリ部に格納された信号情報を受信する信号受信手段と、前記信号受信手段で受信したし信号情報を表示する信号情報表示手段と、を有すること、を特徴とする。
【００１３】
また、本発明に係るデジタル制御装置は、ネットワークに接続されるデジタル制御装置において、前記ネットワークと信号情報を送受信する伝送機能部と、前記伝送機能部で受信した信号情報を格納して当該信号情報を外部に送信する入力アドレスメモリ部と、前記入力アドレスメモリ部に格納された信号情報を前記入力アドレスメモリ部と別に格納する入力アドレス前回値メモリ部と、前記入力アドレスメモリ部または前記入力アドレス前回値メモリ部に格納された信号情報が入力されてこの信号情報に基づいて演算を行う制御演算部と、前記入力アドレスメモリ部に格納された信号情報または前記入力アドレス前回値メモリ部に格納された信号情報を前記制御演算部に入力する信号切換器と、前記制御演算部による演算結果情報および外部からの信号情報を受信してこれらの情報を前記伝送機能部に送信する出力アドレスメモリ部と、を有することを特徴とする。
【００１４】
また、本発明に係るデジタル制御システムの伝送試験方法は、ネットワークに接続された第１制御装置を発信元とし、前記ネットワークに接続された第２制御装置を受信先として伝送試験を行うデジタル制御システムの伝送試験方法において、前記第２制御装置の入力アドレスメモリ部に格納されている信号情報を前記第２制御装置の入力アドレス前回値メモリ部に記録する前回値記録工程と、前記前回値記録工程の後に、前記第２制御装置の制御演算部に入力する信号情報を、前記第２制御装置の前記入力アドレスメモリ部に格納された信号情報から前記入力アドレス前回値メモリ部に格納された信号情報に切り換える入力信号切換工程と、前記入力信号切換工程の後に、前記第１制御装置の出力アドレスメモリ部に伝送試験用模擬信号を入力する伝送試験用模擬信号入力工程と、前記伝送試験用模擬信号入力工程の後に、前記第１制御装置の前記出力アドレスメモリ部に入力された前記伝送試験用模擬信号を、前記ネットワークに伝送するネットワーク伝送工程と、前記ネットワーク伝送工程の後に、前記第２制御装置の前記入力アドレスメモリ部で前記伝送試験用模擬信号を受信する伝送試験用模擬信号受信工程と、前記伝送試験用模擬信号受信工程の後に、前記第２制御装置の前記入力アドレスメモリ部で受信した前記伝送試験用模擬信号と、前記第１制御装置の前記出力アドレスメモリ部で受信した前記伝送試験用模擬信号とが一致していることを確認する伝送判定工程と、を有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ネットワークに接続されたデジタル制御システムの伝送試験において、その伝送試験によるネットワークへの影響を防止することが可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るデジタル制御システムの第１の実施形態を示すブロック構成図である。
【図２】本発明に係るデジタル制御システムの第２の実施形態を示すブロック構成図である。
【図３】本発明に係るデジタル制御システムの第３の実施形態を示すブロック構成図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係るデジタル制御装置の実施形態について図面を用いて説明する。
【００１８】
［第１の実施形態］
図１は本発明に係るデジタル制御システムの第１の実施形態を示すブロック構成図である。
【００１９】
本実施形態のデジタル制御システムは、ネットワーク１００と接続された第１制御装置１０および第２制御装置２０を主な構成要素としている。このデジタル制御システムは、例えば発電プラントの制御システム等の大規模ネットワーク内に、１つのステーションとして組み込まれている。
【００２０】
第１制御装置１０は、第１伝送機能部１０ｂ、第１コントローラ１０ａを具備している。第１コントローラ１０ａは、第１入力アドレスメモリ部１１、第１入力アドレス前回値メモリ部１４、第１信号切換器１５、第１制御演算部１２、および第１出力アドレスメモリ部１３を有する。
【００２１】
第１信号切換器１５は、入力保持信号３０などにより、第１入力アドレスメモリ部１１または第１入力アドレス前回値メモリ部１４のどちらか一方を機能させる切換動作を行う。すなわち、第１信号切換器１５は、例えば、第１入力アドレスメモリ部１１が有効に機能している状態から、第１入力アドレス前回値メモリ部１４が有効に機能するように切り換える。または、第１入力アドレス前回値メモリ部１４が有効に機能している状態から、第１入力アドレスメモリ部１１が有効に機能するように切り換える。
【００２２】
第１入力アドレスメモリ部１１は、第１伝送機能部１０ｂで受信した信号情報を格納しておく機能を有している。第１入力アドレス前回値メモリ部１４は、第１入力アドレス前回値メモリ部１４が有効に機能する直前時の第１入力アドレスメモリ部１１の信号情報（前回値）を格納しておく機能を有している。
【００２３】
第１制御演算部１２は、第１信号切換器１５による切換動作後に、第１入力アドレスメモリ部１１または第１入力アドレス前回値メモリ部１４に格納された信号情報などを用いて演算を行う。
【００２４】
また、第１出力アドレスメモリ部１３は、第１制御演算部１２で演算した結果を格納しておく機能を有している。
【００２５】
さらに、第１コントローラ１０ａは、第１専用ツール１６と、ネットワーク１００を介さずに直接接続できるように形成されている。この第１専用ツール１６は、第１信号受信手段１７ａ、第１信号情報表示手段１７ｂ、第１信号送信手段１７ｄ、および第１信号切換指令手段１７ｅなどを有している。
【００２６】
第１信号受信手段１７ａは、第１入力アドレスメモリ部１１に格納された信号情報を受信する機能を有している。第１信号情報表示手段１７ｂは、第１信号受信手段１７ａで受信した信号情報の内容を表示する機能を有している。第１信号送信手段１７ｄは第１出力アドレスメモリ部１３へ例えば伝送試験用模擬信号などの模擬値（信号情報）を送信する機能を有している。
【００２７】
また、第１信号切換指令手段１７ｅは、第１制御演算部１２に入力する信号情報を第１入力アドレスメモリ部１１に格納された信号情報から第１入力アドレス前回値メモリ部１４に格納された信号情報に切り換えるように指令する例えば入力保持信号３０を送信する機能を有している。
【００２８】
すなわち、第１専用ツール１６は、第１入力アドレスメモリ部１１、第１出力アドレスメモリ部１３、および第１信号切換器１５と信号情報の送受信を行うことが可能であり、模擬値の送受信、および制御状態のモニタリングなどを行うことが可能である。
【００２９】
同様に、第２制御装置２０は、第２伝送機能部２０ｂ、第２コントローラ２０ａを具備している。第２コントローラ２０ａは、第２入力アドレスメモリ部２１、第２入力アドレス前回値メモリ部２４、第２信号切換器２５、第２制御演算部２２、および第２出力アドレスメモリ部２３を有する。これらの構成要素は、第１制御装置１０の構成要素と同様の機能を有している。
【００３０】
第２コントローラ２０ａは、第１コントローラ１０ａと同様に、第２専用ツール２６とネットワーク１００を介さずに直接接続できるように形成されている。
【００３１】
この第２専用ツール２６は、第１専用ツール１６と同様に、第２信号受信手段２７ａ、第２信号情報表示手段２７ｂ、第２信号送信手段２７ｄ、および第２信号切換指令手段２７ｅを有している。
【００３２】
１つのステーションを形成するデジタル制御システムにおいて、例えばネットワーク更新作業を行う前に、このステーション、すなわちデジタル制御システム内の信号情報の伝達が正常に機能しているかどうかを確認するために、伝送試験を行う場合がある。
【００３３】
以下に、第１制御装置１０から第２制御装置２０への伝送試験を行う場合について、説明する。
【００３４】
先ず、受信先となる第２制御装置２０の第２信号切換器２５に、第２専用ツール２６の第２信号切換指令手段２７ｅにより、入力保持信号３０を入力する。この入力保持信号３０により第２信号切換器２５が作動して、第２入力アドレスメモリ部２１および第２入力アドレス前回値メモリ部２４が連通して、第２入力アドレス前回値メモリ部２４には、第２入力アドレスメモリ部２１の現状の信号情報が記録される。
【００３５】
さらに、入力保持信号３０により、第２制御演算部２２が受信する信号情報は、第２入力アドレスメモリ部２１から発信される信号情報から、第２入力アドレス前回値メモリ部２４から発信される信号情報に切り換えられる。
【００３６】
第２制御演算部２２では、第２入力アドレス前回値メモリ部２４から送信される信号情報に基づいて、演算処理が行われる。その演算結果は、第２出力アドレスメモリ部２３へ格納される。
【００３７】
一方、発信元となる第１制御装置１０では、第２制御装置２０と信号情報の取り合いをしている第１出力アドレスメモリ部１３の当該アドレスに、第１専用ツール１６の第１信号送信手段１７ｄにより伝送試験用模擬信号（模擬値）が送信される。
【００３８】
模擬値が入力された当該アドレスは、第１伝送機能部１０ｂを経由して、ネットワーク１００上に伝送される。伝送された信号情報（模擬値）は、第１制御装置２０の第２伝送機能部２０ｂを経由して、第２コントローラ２０ａ内の第２入力アドレスメモリ部２１に格納される。
【００３９】
このとき第２制御装置２０では、第２専用ツール２６の第２信号受信手段２７ａにより第２入力アドレスメモリ部２１のアドレス状態（信号情報）を受信する。さらに、第２信号情報表示手段２７ｂにより第２信号受信手段２７ａで受信したアドレス状態（信号情報）を表示する。
【００４０】
ここで表示された第２入力アドレスメモリ部２１のアドレスの状態（信号情報）と第１出力アドレスメモリ部１３に送信された模擬値とが一致しているか否かを作業員が確認することで、伝送試験の良否判定を行う。一致している場合には、伝送試験は正常に行われていると判定できる。
【００４１】
なお、このとき受信先である第２制御装置２０では、第２入力アドレスメモリ部２１および第２制御演算部２２の連通が遮断されている。このため、第２入力アドレスメモリ部２１で受信した模擬値は、第２制御演算部２２には伝送されない。すなわち、発信元の第１制御装置１０から伝送試験のための模擬値を送信しても、受信先の第２演算処理部で行われる演算に影響を与えることはない。
【００４２】
よって、第１および第２制御装置１０、２０の伝送試験で送受信される模擬値は、第２出力アドレスメモリ部２３から第２伝送機能部２０ｂを経由してネットワーク１００に伝送されない。
【００４３】
したがって、本実施形態によれば、ネットワーク１００に接続された第１および第２制御装置１０、２０の伝送試験を行っても、伝送試験によるネットワーク１００への影響を防止することが可能である。
【００４４】
［第２の実施形態］
本発明に係るデジタル制御システムの第２の実施形態について、図２を用いて説明する。図２は、本実施形態のデジタル制御システムのブロック構成図である。なお、第１の実施形態と同一部分または類似部分には、同一符号を付して、重複説明を省略する。
【００４５】
本実施形態では、第１専用ツール１６には、第１コントローラ１０ａ内の第１入力アドレスメモリ部１１、第１出力アドレスメモリ部１３、および第１信号切換器１５に接続して信号を送受信する機能に加え、伝送試験の機能を有する第１伝送試験機能部１７が設けられている。
【００４６】
この第１伝送試験機能部１７は、上述の第１信号受信手段１７ａ、第１信号情報表示手段１７ｂ、第１信号送信手段１７ｄ、および第１信号切換指令手段１７ｅを統合した機能を有している。さらに第１伝送機能部１７は、伝送試験の良否判定を行う第１判定手段１７ｃを有している。
【００４７】
同様に、第２専用ツール２６には、第２コントローラ２０ａ内の第２入力アドレスメモリ部２１、第２出力アドレスメモリ部２３、および第２信号切換器２５に接続して信号を送受信する機能に加え、伝送試験の機能を有する第２伝送試験機能部２７が設けられている。
【００４８】
この第２伝送試験機能部２７は、第１伝送機能部１７と同様に、第２信号受信手段２７ａ、第２信号情報表示手段２７ｂ、第２信号送信手段２７ｄ、および第２信号切換指令手段２７ｅを統合した機能を有している。さらに第２伝送機能部２７は、伝送試験の良否判定を行う第２判定手段２７ｃを有している。
【００４９】
また、第１判定手段１７ｃと第２判定手段２７ｃは、互いに信号情報を送受信する機能と、第１および第２信号送信手段１７ｄ、２７ｄにより送信される信号情報、例えば伝送試験用模擬信号（模擬値）などを受信する機能を有している。
【００５０】
第１および第２伝送試験機能部１７、２７には、第１および第２判定手段１７ｃ、２７ｃなどにより、双方が互いに信号情報を送受信することが可能で、第１の実施形態で行った伝送試験を自動的に実行することが可能な伝送試験用プログラムが組み込まれている。
【００５１】
以下に、本実施形態の伝送試験について説明する。なお、伝送試験の送受信の関係は、第１の実施形態と同様に、送信元を第１制御装置１０、受信先を第２制御装置２０とする。
【００５２】
先ず、第１専用ツール１６の入力装置等により、第１出力アドレスメモリ部１３に試験範囲アドレスを設定し、同様に、第２専用ツール２６の入力装置等により、第２入力アドレスメモリ部２１に試験範囲アドレスを設定する。
【００５３】
なお、試験範囲アドレスが設定されたデータベースを使用することにより、発信元である第１制御装置１０の第１出力アドレスメモリ部１３と、受信先である第２制御装置２０の第２入力アドレスメモリ部２１のアドレスに試験範囲アドレスを設定してもよい。
【００５４】
続いて、伝送試験用プログラムは、第２信号切換指令手段２７ｅにより、第２制御装置２０の第２信号切換器２５に対して、入力保持信号３０を入力する。この入力保持信号３０により、第１の実施形態と同様に、第２制御演算部２２が受信する信号情報は、第２入力アドレスメモリ部２１から発信される信号情報から、第２入力アドレス前回値メモリ部２４から発信される信号情報に切り換えられる。
【００５５】
さらに、伝送試験用プログラムは、第１信号送信手段１７ｄにより発信先である第１制御装置１０の第１出力アドレスメモリ部１３の試験範囲アドレスに、模擬値を送信する。なお、このとき第１判定手段１７ｃは、第１信号送信手段１７ｄにより送信された模擬値を受信しておく。
【００５６】
第１出力アドレスメモリ部１３に送信された模擬値は、第１の実施形態と同様に、第１伝送機能部１０ｂを経由してネットワーク１００上に伝送される。伝送された試験範囲アドレスの信号情報（模擬値）は、第２入力アドレスメモリ部２１に格納される。
【００５７】
この状態で、伝送試験用プログラムは、第２入力アドレスメモリ部２１の試験範囲アドレスの信号情報を第２信号受信手段２７ａで受信する。さらに、第２信号受信手段２７ａで受信した信号情報は、第２判定手段２７ｃへ送信される。
【００５８】
続いて、伝送試験用プロラムは、第２判定手段２７ｃで受信した信号情報を第１判定手段１７ｃに送信する。第１判定手段１７ｃでは、第２判定手段２７ｃから受信した信号情報と第１出力アドレスメモリ部１３に送信した試験範囲アドレスの信号情報（模擬値）とが同一か否かを判定する。なお、この判定は、作業員が比較判定を行ってもよいが、自動判定を行ってもよい。このときの信号情報の判定は、例えば発信元で入力した数値情報（模擬値）と受信先で受信した数値情報とが、所定の誤差範囲内で一致しているか否かを判定してもよい。
【００５９】
判定された結果は、例えば第１および第２信号情報表示手段１７ｂ、２７ｂにより表示してもよい。なお、第１判定手段１７ｃで受信した信号情報を第２判定手段２７ｃへ送信して、第２判定手段２７ｃで上述の判定を行ってもよい。
【００６０】
以上の説明から、第１および第２専用ツール１６、２６に設けられた第１および第２伝送試験機能部１７、２７の伝送試験用プログラムにより、発信元の試験範囲アドレスへの模擬値入力、および伝送試験結果の良否判定を、自動的に行うことが可能になる。
【００６１】
したがって、本実施形態では、伝送試験を行う時間をより短縮することが可能となる。
【００６２】
［第３の実施形態］
本発明に係るデジタル制御システムの第３の実施形態について、図３を用いて説明する。図３は、本実施形態のデジタル制御システムのブロック構成図である。なお、第１および第２の実施形態と同一部分または類似部分には、同一符号を付して、重複説明を省略する。
【００６３】
本実施形態では、第１専用ツール１６には、第１コントローラ１０ａ内の第１入力アドレスメモリ部１１、第１出力アドレスメモリ部１３、および第１信号切換器１５に接続して信号を送受信する機能と、伝送試験を自動的に行う機能に加えて、任意のデータを記憶できる機能を有する第１データ記憶部１８が設けられている。
【００６４】
同様に、第１データ記憶部２６には、第２コントローラ２０ａ内の第２入力アドレスメモリ部２１、第２出力アドレスメモリ部２３、および第２信号切換器２５に接続して信号を送受信する機能と、伝送試験を自動的に行う伝送試験機能１７に加えて、任意のデータを記憶できる機能を有する第２データ記憶部２８が設けられている。
【００６５】
すなわち、第１専用ツール１６および第２専用ツール２６に設けられた第１および第２データ記憶部１８、２８は、例えば、第２の実施形態で行った伝送試験の結果を記憶することが可能である。
【００６６】
本実施形態によれば、伝送試験データの記憶、および帳票印刷等を行うことが可能となり、整理作業等を含めた伝送試験時間を、より短縮することが可能となる。
【００６７】
［その他の実施形態］
上記実施形態の説明は、本発明を説明するための例示であって、特許請求の範囲に記載の発明を限定するものではない。また、本発明の各部構成は上記実施形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。
【００６８】
例えば、上記実施形態では、第１制御装置１０から第２制御装置２０への伝送試験を行っているが、これに限らない。第２制御装置２０を発信元、第１制御装置１０を受信先としてもよい。
【００６９】
また、第１専用ツール１６および第２専用ツール２６は、第１制御装置１０および第２制御装置の内部に組み込まれて一体となるように配置してもよい。
【符号の説明】
【００７０】
１０…第１制御装置、１０ａ…第１コントローラ、１０ｂ…第１伝送機能部、１１…第１入力アドレスメモリ部、１２…第１制御演算部、１３…第１出力アドレスメモリ部、１４…第１入力アドレス前回値メモリ部、１５…第１信号切換器、１６…第１専用ツール、１７…第１伝送試験機能部、１７ａ…第１信号受信手段、１７ｂ…第１信号情報表示手段、１７ｃ…第１判定手段、１７ｄ…第１信号送信手段、１７ｅ…第１信号切換指令手段、１８…第１データ記憶部、１０ａ…第１コントローラ、１０ｂ…第１伝送機能部１０ｂ、２０…第２制御装置、２０ａ…第２コントローラ、２０ｂ…第２伝送機能部、２１…第２入力アドレスメモリ部、２２…第２制御演算部、２３…第２出力アドレスメモリ部、２４…第２入力アドレス前回値メモリ部、２５…第２信号切換器、２６…第２専用ツール、２７…第２伝送試験機能部、２７ａ…第２信号受信手段、２７ｂ…第２信号情報表示手段、２７ｃ…第２判定手段、２７ｄ…第２信号送信手段、２７ｅ…第２信号切換指令手段、２８…第２データ記憶部、３０…入力保持信号、１００…ネットワーク
【図１】
2010178106.tif 000003
【図２】
2010178106.tif 000004
【図３】
2010178106.tif 000005