(57)【要約】【課題】  ビアホールの微細化及び高アスペクト比化が進むと、銅からなるシード層でビアホールの内面を連続的に覆うことが困難になる。【解決手段】  半導体基板(10)の上に絶縁膜(20)が形成されている。絶縁膜に凹部(21)が形成されている。凹部の内面を第１の導電膜(22)が覆う。島状組織(25)が、第１の導電膜の表面に離散的に分布する。島状組織は、銅に対して、第１の導電膜の濡れ性よりも高い濡れ性を有する。凹部が、銅または銅合金からなる導電部材(31)で充填されている。【選択図】  図１−４
2010177305.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成された凹部と、
前記凹部の内面を覆う第１の導電膜と、
前記第１の導電膜の表面に離散的に分布し、銅に対して、前記第１の導電膜の濡れ性よりも高い濡れ性を有する導電材料からなる島状組織と、
前記凹部を充填する銅または銅合金からなる導電部材と
を有する半導体装置。
【請求項２】
前記第１の導電膜が、Ｔａ、Ｗ、Ｍｏ、Ｔｉ、Ｚｒからなる群より選択された少なくとも１つの金属元素を含み、
前記島状組織が、Ｃｏ、Ｔｉ、Ｚｒ、Ｍｎ、Ｒｕからなる群より選択された少なくとも１つの金属元素を含む請求項１に記載の半導体装置。
【請求項３】
半導体基板の上に形成された絶縁膜に凹部を形成する工程と、
前記凹部の内面を第１の導電膜で覆う工程と、
前記導電膜の表面に離散的に分布し、銅に対して、前記第１の導電膜の濡れ性よりも高い濡れ性を有する導電材料からなる島状組織を形成する工程と、
前記凹部を、銅または銅合金からなる導電部材で埋め込む工程と
を有する半導体装置の製造方法。
【請求項４】
前記島状組織を形成する工程において、原料ガスと、還元性ガスとを交互に前記第１の導電膜上に供給することにより、前記島状組織を形成する請求項３に記載の半導体装置の製造方法。
【請求項５】
半導体基板の上に形成された絶縁膜に凹部を形成する工程と、
前記凹部の内面を第１の導電膜で覆う工程と、
前記導電膜の表面を、銅に対する前記第１の導電膜の濡れ性よりも、銅に対する濡れ性が高い導電材料からなる第２の導電膜で覆う工程と、
前記第２の導電膜の表面にＡｒプラズマ処理または還元性プラズマ処理を施す工程と、
前記第２の導電膜の表面にＡｒプラズマ処理または還元性プラズマ処理を施した後、前記凹部を、銅または銅合金からなる導電部材で埋め込む工程と
を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜に形成された凹部を、銅または銅合金の導電部材で充填した半導体装置、及びその製造方法に関する。
【背景技術】
【０００２】
配線に用いられる銅は、従来の配線材料であるアルミニウムに比べて加工が困難であることから、銅パターンの形成に、ダマシン法またはデュアルダマシン法が用いられる。ダマシン法またはデュアルダマシン法では、絶縁膜に形成したビアホールや配線溝等の凹部内を充填する銅膜を形成した後、不要な銅膜を除去することにより、銅パターンが形成される。銅膜の形成には、量産性とコストとの観点から、一般的に電解めっき法が用いられる。電解めっきを行う前に、電極として用いる銅からなるシード層がスパッタリング等により形成される。
【０００３】
基板全面に形成した銅膜をリフローさせることによって、凹部を銅部材で充填する方法が知られている（特許文献１）。平坦面上から凹部内に銅をリフローさせるために、凹部の内面と銅との濡れ性を、平坦面と銅との濡れ性よりも高くする処理が行われる。例えば、凹部の内面のバリアメタル膜の表面粗さが、平坦面上のバリアメタル膜の表面粗さよりも大きくされる。または、凹部の内面にのみ、銅との濡れ性の高い材料からなる導電膜が形成される。
【０００４】
また、配線をＡｌ系材料で形成する場合に、下地となるＴｉＮ／Ｔｉ系バリアメタル膜の表面粗さを増加させる方法が知られている（特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２０９１５９号公報
【特許文献２】特開平９−２２３７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体集積回路の高集積化及び微細化に伴い、ビアホールの微細化及びアスペクト比の増加が進んでいる。ビアホールの微細化及び高アスペクト比化が進むと、銅からなるシード層でビアホールの内面を連続的に覆うことが困難になる。例えば、ビアホールの内面に付着した銅が平坦な膜にならず、離散的に分布する複数の島状部分が形成される。島状部分が離散的に分布すると、電解めっき用の電極として機能しなくなる。
【課題を解決するための手段】
【０００７】
上述の課題を解決する半導体装置は、
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成された凹部と、
前記凹部の内面を覆う第１の導電膜と、
前記第１の導電膜の表面に離散的に分布し、銅に対して、前記第１の導電膜の濡れ性よりも高い濡れ性を有する導電材料からなる島状組織と、
前記凹部を充填する銅または銅合金からなる導電部材と
を有する。
【０００８】
上述の課題を解決する半導体装置の製造方法は、
半導体基板の上に形成された絶縁膜に凹部を形成する工程と、
前記凹部の内面を第１の導電膜で覆う工程と、
前記導電膜の表面に離散的に分布し、銅に対して、前記第１の導電膜の濡れ性よりも高い濡れ性を有する導電材料からなる島状組織を形成する工程と、
前記凹部を、銅または銅合金からなる導電部材で埋め込む工程と
を有する。
【０００９】
上述の課題を解決する半導体装置の他の製造方法は、
半導体基板の上に形成された絶縁膜に凹部を形成する工程と、
前記凹部の内面を第１の導電膜で覆う工程と、
前記導電膜の表面を、銅に対する前記第１の導電膜の濡れ性よりも、銅に対する濡れ性が高い導電材料からなる第２の導電膜で覆う工程と、
前記第２の導電膜の表面を荒らす工程と、
前記第２の導電膜の表面を荒らした後、前記凹部を、銅または銅合金からなる導電部材で埋め込む工程と
を有する。
【発明の効果】
【００１０】
銅または銅合金を堆積させる下地表面の濡れ性が高まり、凹部内を、銅または銅合金で安定して埋め込むことが可能になる。
【図面の簡単な説明】
【００１１】
【図１−１】実施例１による半導体装置の製造方法の製造途中段階における装置の断面図（その１）である。
【図１−２】実施例１による半導体装置の製造方法の製造途中段階における装置の断面図（その２）である。
【図１−３】実施例１による半導体装置の製造方法の製造途中段階における装置の断面図（その３）である。
【図１−４】実施例１による半導体装置の製造方法の製造途中段階における装置の断面図（その４）である。
【図２】（２Ａ）は、島状部分の斜視図であり、（２Ｂ）は、島状組織の被覆率と、第１の導電膜の露出した表面の面積と、島状組織の露出した表面の面積との関係を示す図表である。
【図３】（３Ａ）は、基板上の液滴及びそれに働く界面張力を示す図であり、（３Ｂ）及び（３Ｃ）は、それぞれ接触角が９０°未満の場合の平坦面上及び粗面上の液滴の断面図であり、（３Ｄ）及び（３Ｅ）は、それぞれ接触角が９０°より大きい場合の平坦面上及び粗面上の液滴の断面図である。
【図４】（４Ａ）〜（４Ｃ）は、それぞれＴａ、Ｔｉ、Ｃｏ上の銅膜を剥離する評価試験の結果を示す写真である。
【図５−１】実施例２による半導体装置の製造方法の製造途中段階における装置の断面図（その１）である。
【図５−２】実施例２による半導体装置の製造方法の製造途中段階における装置の断面図（その２）である。
【図５−３】実施例２による半導体装置の製造方法の製造途中段階における装置の断面図（その３）である。
【発明を実施するための形態】
【００１２】
図面を参照しながら、実施例１及び実施例２について説明する。
【実施例１】
【００１３】
図１Ａ〜図１Ｉを参照して、実施例１による半導体装置の製造方法について説明する。
【００１４】
図１Ａに示すように、シリコン等の半導体基板１０の表層部に、シャロートレンチアイソレーション（ＳＴＩ）等により、素子分離絶縁膜１１を形成する。素子分離絶縁膜１１で囲まれた活性領域が画定される。活性領域内に、ＭＯＳＦＥＴ１２を形成する。
【００１５】
ＭＯＳＦＥＴ１２を覆うように、半導体基板１０の上に、酸化シリコン等からなる層間絶縁膜１５を形成する。層間絶縁膜１５に複数のビアホールを形成し、このビアホール内をタングステン（Ｗ）等で充填することにより、導電プラグ１６を形成する。ビアホールの直径は、例えば５０ｎｍ程度である。導電プラグ１６は、それぞれＭＯＳＦＥＴ１２のソース、ドレイン等に接続される。
【００１６】
図１Ｂに示すように、層間絶縁膜１５の上に、２層目の層間絶縁膜２０を形成する。層間絶縁膜２０には、例えばポーラスシリカ等の所謂Ｌｏｗ−ｋ材料が用いられる。層間絶縁膜２０は、例えば塗布法により形成される。
【００１７】
図１Ｃに示すように、層間絶縁膜２０に複数の凹部２１を形成する。凹部２１の底面に、導電プラグ１６の上端が露出する。以下の図１Ｄ〜図１Ｈには、１つの凹部２１を拡大した断面図を示す。
【００１８】
図１Ｄに示すように、層間絶縁膜２０の上面、及び凹部２１の内面を覆うように、第１の導電膜２２を形成する。第１の導電膜２２は、凹部２１内に充填される銅の拡散を防止するバリアメタル膜として機能する。第１の導電膜２２には、例えばＴａが用いられる。Ｔａ膜の形成には、例えばＤＣスパッタリング、化学気相成長（ＣＶＤ）、原子層堆積（ＡＬＤ）等を用いることができる。
【００１９】
ＤＣスパッタリングでＴａ膜を形成する場合の成膜条件は、例えば下記の通りである。
・ＤＣ電力  ２５ｋＷ
・スパッタリングガス  Ａｒ
・圧力  ０．１Ｐａ
・成膜厚さ  ５ｎｍ
ＣＶＤでＴａ膜を形成する場合の成膜条件は、例えば下記の通りである。
・原料  ペンタキスジメチルアミノタンタリウム（ＰＤＭＡＴ）
・原料容器温度  ８０℃
・キャリアガス  Ｈ２
・流量  ２００ｓｃｃｍ
・基板温度  １５０℃〜３５０℃（典型的には２７０℃）
・圧力  １００Ｐａ
・成膜厚さ  ２ｎｍ〜１０ｎｍ（典型的には５ｎｍ）
ＡＬＤでＴａ膜を形成する場合には、原料ガスを含むキャリアガスを、流量１００ｓｃｃｍで１秒間供給する工程と、キャリアガスのみを、流量１００ｓｃｃｍで１秒間供給する工程とを、交互に１０周期分繰り返す。成膜条件は、例えば下記の通りである。
・原料  ペンタキスジメチルアミノタンタリウム（ＰＤＭＡＴ）
・原料容器温度  ８０℃
・キャリアガス  Ｈ２
・基板温度  １００℃〜３００℃（典型的には２４０℃）
・圧力  １００Ｐａ
・成膜厚さ  ３ｎｍ
なお、Ｔａ原料として、ＰＤＭＡＴに代えて、Ｃｐ２ＴａＨ３、Ｔａ（ＯＣ２Ｈ５）５、Ｔａ（ｉ−ＯＣ３Ｈ７）５、Ｔａ（ＯＣＨ３）５、タンタルハロゲン化物（ＴａＣｌ５、ＴａＦ５、ＴａＢｒ５、ＴａＩ５）、Ｔａ［ＮＣ（ＣＨ３）２Ｃ２Ｈ５］［Ｎ（ＣＨ３）２］３等を用いることも可能である。
【００２０】
なお、第１の導電膜２２に、Ｔａ以外に、バリアメタルとしての機能を持つ他の材料を用いてもよい。例えばＴａ、Ｗ、Ｍｏ、Ｔｉ、またはＺｒを含む金属、合金、窒化物等を用いることができる。
【００２１】
図１Ｅに示すように、第１の導電膜２２の表面上に離散的に分布する導電材料からなる島状組織２５を形成する。島状組織２５には、銅に対して、第１の導電膜２２の濡れ性よりも高い濡れ性を有する導電材料が用いられる。濡れ性は、平坦面上に付着した溶融した銅の接触角を測定することにより評価することができる。具体的には、島状組織２５の導電材料が露出した平坦面上に、溶融した銅を付着させたときの接触角が、第１の導電膜２２の材料が露出した平坦面上に、溶融した銅を付着させたときの接触角よりも小さい。
【００２２】
島状組織２５には、例えばＣｏが用いられる。Ｃｏ膜は、例えばＣＶＤ、交互供給法等により形成することができる。
【００２３】
Ｃｏの島状組織をＣＶＤで形成する場合の成長条件は、例えば下記の通りである。
・原料  ジコバルトヘキサカルボニルｔ−ブチルアセチレン（ＣＣＴＢＡ）
・原料容器温度  ６０℃
・キャリアガス  Ｈ２
・基板温度  ２２０℃
・圧力  １００Ｐａ
この条件でＣｏを成長させると、第１の導電膜２２の表面において核生成が生じ、その後、核が成長する。核の成長に伴って、核同士が繋がり膜が形成される。島状組織２５を形成する際には、核同士が繋がる前に成長を停止させる。すなわち、インキュベーションタイム中に、成長を停止させる。
【００２４】
上述の条件で、第１の導電膜２２の表面の被覆率が約５０％の島状組織２５が形成される。島状組織２５を構成する粒子の各々は、ほぼ半球状であり、その高さは２ｎｍ以下である。
【００２５】
Ｃｏの島状組織を交互供給法で形成する場合には、原料ガスの供給、原料ガスのパージ、アンモニア（ＮＨ３）ガスの供給、アンモニアガスのパージをこの順番に１２周期分繰り返す。原料ガスの供給時には、ガス流量を２５０ｓｃｃｍとし、供給時間を０．５秒とする。アンモニアガスの供給時には、ガス流量を２００ｓｃｃｍとし、供給時間を１秒とする。パージガスの供給時には、流量を２００ｓｃｃｍとし、供給時間を１秒とする。成長条件は、例えば下記の通りである。
・原料  ジコバルトヘキサカルボニルｔ−ブチルアセチレン（ＣＣＴＢＡ）
・原料容器温度  ６０℃
・キャリアガス  Ａｒ
・パージガス  Ｈ２
・基板温度  ２２０℃
・圧力  １００Ｐａ
上述の条件で、第１の導電膜２２の表面の被覆率が約５０％の島状組織２５が形成される。交互供給法を採用すると、ＣＶＤを採用した場合に比べて、島状組織２５を構成する各粒子を微細化させることができる。なお、アンモニアガスに代えて、他の還元性ガスを用いてもよい。
【００２６】
図１Ｆに示すように、島状組織２５が形成された基板上に、銅からなるシード層３０を、例えばスパッタリングにより形成する。シード層３０は、平坦面上における厚さが２０〜５０ｎｍになるように成膜する。このとき、凹部２１の内面において、シード層３０の厚さは２〜３ｎｍになる。島状組織２５を形成することなく、Ｔａからなる第１の導電膜２２の上に、直接、シード層３０を形成すると、凹部２１の内面では、連続した膜にならず、銅の粒子が離散的に分布する構造が得られる。本実施例では、銅に対する濡れ性の高い島状組織２５を形成しているため、凹部２１の内面におけるシード層３０の厚さが２〜３ｎｍであっても、連続した膜になる。
【００２７】
図１Ｇに示すように、シード層３０を電極として用いて、その上に銅または銅合金を電解めっきすることにより、配線膜３１を形成する。凹部２１内が、配線膜３１で充填される。層間絶縁膜２２の上面よりも上方に堆積している第１の導電膜２２、島状組織２５、シード層３０、及び配線膜３１を、化学機械研磨（ＣＭＰ）により除去する。
【００２８】
図１Ｈに示すように、凹部２１内に、銅または銅合金からなる配線３１ａが残る。また、凹部２１の内面は、第１の導電膜２２で覆われたままであり、第１の導電膜２２の表面に、島状組織２５が分布している。島状組織２５は、シード層３０で覆われている。シード層３０と配線３１ａとは、共に銅または銅合金で形成されているため、両者を明確に区別することは困難である。従って、シード層３０と配線３１ａとを含む銅部材と、バリアメタル膜として機能する第１の導電膜２２との界面に、島状組織２５が配置された構造が得られ。
【００２９】
図１Ｉに示すように、配線３１ａは、例えば、それぞれ導電プラグ１６を介して、ＭＯＳＦＥＴ１２のソース及びドレインに接続される。
【００３０】
次に、図２Ａ、図２Ｂ、及び図３Ａ〜図３Ｅを参照して、島状組織２５の効果、及び好ましい被覆率について説明する。
【００３１】
図２Ａに、島状組織２５を構成する１つの島状部分２５Ａの概略斜視図を示す。島状部分２５Ａの各々の形状は、ほぼ半球状である。半球状の島状部分２５Ａの底面の面積をＳとすると、島状部分２５Ａの球状曲面の面積はその２倍の２Ｓになる。すなわち、島状組織２５の露出した表面の面積は、島状組織２５が被覆してる下地表面の面積の約２倍になると考えることができる。
【００３２】
図２Ｂに、島状組織２５の被覆率と、露出した下地表面及び島状組織２５の表面の面積との関係を示す。島状組織２５の被覆率が０％である場合、すなわち島状組織２５が形成されていない場合に、下地の第１の導電膜２２の露出した表面の面積を正規化して１００とする。島状組織２５の被覆率が５０％である場合には、第１の導電膜２２の露出した表面の面積は５０になる。島状組織２５で被覆されている領域の面積も５０であり、島状組織２５の露出した表面の面積は、その２倍の１００になる。同様に、島状組織２５の被覆率が７５％のとき、第１の導電膜２２の露出した表面の面積は２５になり、島状組織２５の露出した表面の面積は１５０になる。
【００３３】
島状組織２５の被覆率が１００％である状態は、第１の導電膜２２の全面が連続膜で覆われている状態を意味する。この場合、連続膜の表面の面積は、下地表面の面積と等しくなる。すなわち、島状組織２５の露出した表面の面積は１００である。
【００３４】
図３Ａに、基板５０の表面に液滴５１が付着している状態を示す。液滴５１の接触角をθとする。液滴５１の縁上の一点である作用点Ｐに働く界面張力のうち、基板５０と液滴５１との界面に沿う張力をγＬＳとし、液滴５１と気体との界面に沿う張力をγＶＬとし、基板５０と気体との界面に沿う張力をγＶＳとする。
【００３５】
基板５０の表面の凹凸度をｒとし、作用点Ｐが液滴５１の外方に向かってｄｘだけ変位したときのエネルギ変化をｄＥとし、このときの接触角をθとすると、以下の式が成り立つ。ここで、凹凸度ｒは、表面が完全な平面であると仮定したときの表面積に対する実際の表面積の割合である。
【００３６】
【数１】
2010177305.tif 000003
【００３７】
平衡状態では、ｄＥ／ｄｘ＝０であるから、下記の式が得られる。
【００３８】
【数２】
2010177305.tif 000004
【００３９】
基板５０の表面が平坦であるときの接触角をθＦとする。基板５０の表面が平坦である場合には、ｒ＝１であるから、以下の式が成り立つ。
【００４０】
【数３】
2010177305.tif 000005
【００４１】
式２と式３とからγＬＳ、γＶＳ、γＶＬが消去されて、以下の式が得られる。
【００４２】
【数４】
2010177305.tif 000006
【００４３】
基板５０の表面が平坦ではない場合、凹凸度ｒは１より大きい。従って、以下の式が成り立つ。
【００４４】
【数５】
2010177305.tif 000007
【００４５】
ｃｏｓθＦが正のとき、すなわち平坦面上の接触角θＦが０°＜θＦ＜９０°のとき、θ＜θＦとなり、ｃｏｓθＦが負のとき、すなわち９０°＜θＦ＜１８０°のとき、θ＞θＦとなる。
【００４６】
図３Ｂに示すように、平坦面上における接触角θＦが０°＜θＦ＜９０°のとき、図３Ｃに示すように、表面に凹凸が付されている場合の接触角θは、θＦよりも小さくなる。これは、濡れ性が高まることを意味する。逆に、図３Ｄに示すように、平坦面上における接触角θＦが９０°＜θＦ＜１８０°のとき、図３Ｅに示すように、表面に凹凸が付されている場合の接触角θは、θＦよりも大きくなる。これは、濡れ性が低下することを意味する。
【００４７】
Ｃｏの表面に対する銅の接触角は９０°未満である。このため、Ｃｏ膜の表面を粗くすと、表面が平坦な場合に比べて濡れ性が高まる。
【００４８】
図２Ｂに戻って説明を続ける。島状組織２５の被覆率が７５％の場合と、１００％の場合とを比較すると、被覆率が７５％の方が、島状組織２５の表面の面積が大きいことが分かる。このため、被覆率が７５％である場合に、シード層３０の下地表面の、銅に対する濡れ性は、平坦なＣｏ膜の表面の、銅に対する濡れ性よりも高いと考えられる。
【００４９】
また、島状組織２５の被覆率が５０％の場合と、１００％の場合とを比較すると、島状組織２５の表面の面積は等しい。また、被覆率５０％の場合には、第１の導電膜２２の表面が露出した領域も存在する。このため、島状組織２５の被覆率が５０％の場合に、シード層３０の下地表面の、銅に対する濡れ性は、平坦なＣｏ表面の、銅に対する濡れ性と等しいか、それよりも高いと考えられる。
【００５０】
上述の考察から、島状組織２５の被覆率を５０％以上にすることが好ましいことがわかる。島状組織２５は、第１の導電膜２２の、銅に対する濡れ性よりも高い濡れ性を有する材料で形成されている。このため、島状組織２５の被覆率が５０％未満であっても、平坦な第１の導電膜２２の上にシード層３０を直接成長させる場合に比べると、島状組織２５を配置することによって、シード層３０の下地表面の、銅に対する濡れ性が高められていることは明白である。
【００５１】
島状組織２５を構成する各々の島状部分の寸法が、第１の導電膜２２の上にシード層３０を直接形成する際に生成される銅の島状部分の寸法程度、またはそれよりも大きい場合には、島状組織２５を配置することの十分な効果が得られない。一般的に、Ｔａ等のバリアメタル膜上に銅を成長させたときに形成される銅の島状部分の寸法は、５ｎｍ〜８ｎｍ程度である。従って、島状組織２５を構成する各々の粒子の高さを２ｎｍ以下、より好ましくは１ｎｍ以下とすることが好ましい。
【００５２】
次に、図４Ａ〜図４Ｃを参照して、Ｔａ、Ｔｉ、及びＣｏに対する銅の密着性について評価を行った結果について説明する。
【００５３】
Ｔａ、Ｔｉ、及びＣｏ膜の上に、銅膜を化学気相成長（ＣＶＤ）により形成した３種類の評価用試料を作製した。ダイヤモンドのケガキ針で、試料表面に正方格子状のケガキを入れ、粘着テープで銅膜を剥離させる実験を行った。
【００５４】
図４Ａ〜図４Ｃは、それぞれＴａ膜上、Ｔｉ膜上、及びＣｏ膜上に銅膜を形成した試料の銅膜剥離処理後の写真を示す。Ｔａ膜上に銅膜を形成した場合には、図４Ａに示すように、ケガキを入れた領域のみならず、それに隣接する領域の銅膜も剥離した。Ｔｉ膜上に銅膜を形成した場合には、図４Ｂに示すように、ケガキを入れた領域の銅膜は剥離したが、それに隣接する領域の銅膜に剥離は生じていない。Ｃｏ膜上に銅膜を形成した場合には、図４Ｃに示すように、ケガキを入れた領域の銅膜も剥離していない。
【００５５】
この評価結果から、銅膜の密着性は、下地表面がＣｏ、Ｔｉ、Ｔａの順に高いことがわかる。密着性が高いということは、濡れ性も高いと考えられる。この評価結果から、島状組織２５の導電材料として、濡れ性の観点から、ＴａよりもＴｉが適しており、ＴｉよりもＣｏが適していることがわかる。なお、島状組織２５には、Ｃｏ、Ｔｉ、Ｚｒ、Ｍｎ、またはＲｕを含む導電材料を用いてもよい。
【００５６】
バリアメタル膜として機能する第１の導電膜２２と島状組織２５とに同一の材料を用いると、島状組織２５の成長時に核生成が生じることなく、成長当初から全面を覆う膜が形成されてしまう。島状部分が離散的に分布する島状組織２５を形成するためには、島状組織２５に、第１の導電膜２２とは異なる材料を用いる必要がある。例えば、第１の導電膜２２に金属Ｔｉを用いた場合、島状組織２５に金属Ｔｉを用いることはできない。ただし、第１の導電膜２２にＴｉの窒化物（ＴｉＮ）を用いた場合、島状組織２５に金属Ｔｉを用いることは可能である。
【００５７】
また、シード層３０を連続膜にするために、島状組織２５の材料として、銅に対して、第１の導電膜２２の濡れ性よりも高い濡れ性を有するものを選択することが好ましい。一例として、第１の導電膜２２にＴａを用いた場合には、島状組織２５に、ＴｉやＣｏを用いることが好ましい。また、第１の導電膜２２にＴｉを用いた場合には、島状組織２５にＣｏを用いることが好ましい。
【００５８】
上記実施例１において、図１Ｄに示した第１の導電膜２２を形成した後、図１Ｅに示した島状組織２５を形成する前に、Ａｒプラズマを用いた逆スパッタを行って、第１の導電膜２２の表面を粗面化してもよい。さらに、図１Ｅに示した島状組織２５を形成した後、図１Ｆに示したシード層３０を形成する前に、Ａｒプラズマを用いた逆スパッタを行い、表面をさらに粗面化してもよい。表面の粗面化により、銅に対する濡れ性をより高めることができ、かつコンタクト抵抗を低減させることができる。島状組織２５の形成にＣＶＤ法を用いた場合には、島状組織２５の脱酸素、脱炭素処理を兼ねて、水素に代表される還元性プラズマを用いて表面の粗面化を行ってもよい。
【００５９】
上記実施例１では、図１Ｆに示した工程で、スパッタリングによりシード層３０を形成し、図１Ｇに示した工程で、電解めっきにより配線膜３１を形成した。電解めっきを行う代わりに、スパッタリングのみによって凹部２１内を銅で埋め込んでもよい。また、ＣＶＤのみによって凹部２１内を銅で埋め込んでもよい。この場合には、島状組織２５を配置することにより、銅による埋込特性を向上させることができる。
【００６０】
実施例１では、配線用の凹部２１内を銅または銅合金で埋め込んだが、銅または銅合金を埋め込む他の工程でも、島状組織２５を利用することが可能である。例えば、シングルダマシン法において、層間コンタクト用のビアホール内を埋め込む工程や、デュアルダマシン法において、ビアホールと配線溝とを同時に埋め込む工程に、島状組織２５を利用することができる。
【実施例２】
【００６１】
次に、図５Ａ〜図５Ｆを参照して、実施例２による半導体装置の製造方法について説明する。
【００６２】
図５Ａに示す第１の導電膜２２を形成するまでの工程は、図１Ｄに示した第１の導電膜２２を形成するまでの実施例１の工程と共通である。第１の導電膜２２の表面を、第２の導電膜４０で覆う。第２の導電膜４０には、銅に対して、第１の導電膜２２の濡れ性よりも高い濡れ性を有する導電材料が用いられる。一例として、第１の導電膜２２にＴｉやＴａを用いた場合、第２の導電膜４０にはＣｏが用いられる。第２の導電膜４０は、例えば、スパッタリング、ＣＶＤ等で形成される。
【００６３】
図５Ｂに示すように、第２の導電膜４０を、Ａｒプラズマで逆スパッタする。図５Ｃに示すように、逆スパッタにより、第２の導電膜４０の表面が粗くなる。逆スパッタの条件は、例えば下記の通りである。
・圧力  ０．１Ｐａ
・ＲＦ電力  １ｋＷ
・ウエハバイアス  ５００Ｗ
第２の導電膜４０の成膜直後の表面の二乗平均平方根粗さは約０．７ｎｍであったが、Ａｒによる逆スパッタ後の表面の二乗平均平方根粗さは約１．３ｎｍであった。このように、逆スパッタにより第２の導電膜４０の表面が粗くなっていることが確認された。第２の導電膜４０の成膜にＣＶＤ法を用いた場合には、第２の導電膜４０の脱酸素、脱炭素処理を兼ねて、水素に代表される還元性プラズマを用いて表面の粗面化を行ってもよい。
【００６４】
図５Ｄに示すように、表面が粗くなった第２の導電膜４０の上に、銅からなるシード層３０を形成する。シード層３０の形成は、図１Ｆに示した実施例１のシード層３０の形成方法と同一である。
【００６５】
図５Ｅに示すように、シード層３０を電極として銅または銅合金を電解めっきすることにより、配線膜３１を形成する。その後、層間絶縁膜２２の上面よりも上方に堆積している第１の導電膜２２、第２の導電膜４０、シード層３０、及び配線膜３１を、ＣＭＰにより除去する。
【００６６】
図４Ｆに示すように、凹部２１内に、銅または銅合金からなる配線３１ａが残る。
【００６７】
第２の導電膜４０の材料の平坦な表面上の銅の接触角が９０°未満である場合には、図３Ｂ〜図３Ｃを参照して説明したように、表面を粗面化することによって濡れ性を高めることができる。このため、シード層３０が薄い場合でも、シード層３０が島状に分断されることなく、膜状に形成することが可能である。第２の導電膜４０の、銅に対する濡れ性が、第１の導電膜２２の、銅に対する濡れ性よりも高い。このため、第１の導電膜２２の表面を粗面化してその上にシード層３０を直接形成する場合に比べて、シード層３０の下地表面の、銅に対する濡れ性をより高めることができる。
【００６８】
第２の導電膜４０の表面を粗くする処理は、配線用の凹部２１内を銅または銅合金で埋め込む工程以外に、銅を埋め込む他の工程にも適用することが可能である。例えば、シングルダマシン法において、ビアホール内を埋め込む工程や、デュアルダマシン法において、ビアホールと配線溝とを同時に埋め込む工程に、第２の導電膜４０の表面を粗くする処理を適用することができる。
【００６９】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００７０】
１０  半導体基板
１１  素子分離絶縁膜
１２  ＭＯＳＦＥＴ
１５  層間絶縁膜
１６  導電プラグ
２０  層間絶縁膜
２１  凹部
２２  第１の導電膜
２５  島状組織
３０  シード層
３１  配線膜
３１ａ  配線
４０  第２の導電膜
５０  基板
５１  液滴
【図１−１】
2010177305.tif 000008
【図１−２】
2010177305.tif 000009
【図１−３】
2010177305.tif 000010
【図１−４】
2010177305.tif 000011
【図２】
2010177305.tif 000012
【図３】
2010177305.tif 000013
【図５−１】
2010177305.tif 000014
【図５−２】
2010177305.tif 000015
【図５−３】
2010177305.tif 000016
【図４】
2010177305.tif 000017