(57)【要約】【課題】信号線ごとに電圧補正量を設定して、セレクタスイッチＴＦＴと信号線との間の寄生容量のばらつき等が原因で発生するライン状の表示ムラを補正可能な表示装置、信号線の電圧補正方法、及び信号線駆動部を提供する。【解決手段】走査線１１６−１〜１１６−ｍと信号線１１５−１〜１１５−ｎとに電気的に接続された画素ＴＦＴ１０３−１１〜１０３−ｍｎ及び画素ＴＦＴ１０３−１１〜１０３−ｍｎに電気的に接続された画素電極１０４−１１〜１０４−ｍｎからなる画素ＰＩＸ１１〜ＰＩＸｍｎがアレイ状に複数配列された画素アレイ部１０１と、信号線１１５−１〜１１５−ｎに電気的に接続された電圧補正キャパシタンス２２−１〜２２−ｎと電圧補正キャパシタンス２２−１〜２２−ｎに電気的に接続されたＴＦＴメモリ２１−１〜２１−ｎとを備えた信号線電圧補正部２０とを備えており、ＴＦＴメモリ２１−１〜２１−ｎのしきい値が可変である。【選択図】図１
2010276800.tif 000002
【特許請求の範囲】
【請求項１】
走査線と信号線とに電気的に接続された第１のスイッチング素子、及び当該第１のスイッチング素子に電気的に接続された画素電極からなる画素がアレイ状に複数配列された画素アレイ部と、前記走査線を駆動する電気信号を出力する走査線駆動回路と、前記信号線を駆動する電気信号を出力する信号線駆動回路とを備える表示装置において、
前記信号線に電気的に接続された容量素子と、当該容量素子に電気的に接続された第２のスイッチング素子とを備えた信号線電圧補正部をさらに備えており、前記第２のスイッチング素子のしきい値は可変であることを特徴とする表示装置。
【請求項２】
請求項１記載の表示装置において、
前記第２のスイッチング素子に与える電圧を一つのレベルから他の一つのレベルに変化させることによって、前記走査線駆動回路から出力された電気信号により選択された前記画素電極の電位を前記しきい値に応じて変化させる表示装置。
【請求項３】
請求項１または請求項２記載の表示装置において、
前記第２のスイッチング素子は薄膜トランジスタである表示装置。
【請求項４】
請求項１、請求項２または請求項３記載の表示装置において、
前記信号線駆動回路と前記信号線との間に設けられたセレクタスイッチ部をさらに備えており、当該セレクタスイッチ部により前記信号線駆動回路の出力１つに対して複数の信号線を対応させる表示装置。
【請求項５】
請求項１から請求項４までのいずれか一つの請求項記載の表示装置において、
前記信号線電圧補正部は、前記第２のスイッチング素子のしきい値を電気的に変えて調整するしきい値調整手段をさらに備えている表示装置。
【請求項６】
請求項５記載の表示装置において、
前記しきい値調整手段は、前記しきい値を調整するタイミングにオン状態の電気信号を出力するシフトレジスタと、当該シフトレジスタからオン状態の電気信号が出力されたタイミングに第２のスイッチング素子に電圧を印加する第３のスイッチング素子とからなる表示装置。
【請求項７】
請求項１から請求項６までのいずれか一つの請求項記載の表示装置において、
前記第２のスイッチング素子のしきい値は、当該表示装置の表示状態を確認した後に表示状態に応じて調整される表示装置。
【請求項８】
請求項１から請求項７までのいずれか一つの請求項記載の表示装置において、
前記第２のスイッチング素子の数が信号線の本数よりも多い表示装置。
【請求項９】
請求項１から請求項８までのいずれか一つの請求項記載の表示装置において、
前記信号線の電圧を補正する場合のみ、前記第２のスイッチング素子に印加する電圧がオン状態に切り換わる表示装置。
【請求項１０】
走査線と信号線とに電気的に接続された第１のスイッチング素子、及び当該第１のスイッチング素子に電気的に接続された画素電極からなる画素がアレイ状に複数配列された画素アレイ部と、
前記走査線を駆動する電気信号を出力する走査線駆動回路と、
前記信号線を駆動する電気信号を出力する信号線駆動回路と、
前記信号線に電気的に接続された容量素子、及び当該容量素子に電気的に接続された第２のスイッチング素子を備えた信号線電圧補正部とを備え、
前記第２のスイッチング素子のしきい値は可変であり、
前記表示アレイ部は表示パネルに設けられており、前記信号線駆動回路と前記信号線電圧補正部とは表示パネルに外付けされている表示装置。
【請求項１１】
請求項１０記載の表示装置において、
前記第２のスイッチング素子に与える電圧を一つのレベルから他の一つのレベルに変化させることによって、前記走査線駆動回路から出力された電気信号により選択された前記画素電極の電位を前記しきい値に応じて変化させる表示装置。
【請求項１２】
請求項１０または請求項１１記載の表示装置において、
前記第２のスイッチング素子は半導体メモリ素子である表示装置。
【請求項１３】
請求項１０、請求項１１または請求項１２記載の表示装置において、
前記信号線電圧補正部は、前記第２のスイッチング素子のしきい値を電気的に変えて調整するしきい値調整手段をさらに備えている表示装置。
【請求項１４】
請求項１３記載の表示装置において、
前記しきい値調整手段は、前記しきい値を調整するタイミングにオン状態の電気信号を出力するシフトレジスタと、当該シフトレジスタからオン状態の電気信号が出力されたタイミングに第２のスイッチング素子に電圧を印加する第３のスイッチング素子とからなる表示装置。
【請求項１５】
請求項１０から請求項１４までのいずれか一つの請求項記載の表示装置において、
前記第２のスイッチング素子のしきい値は、当該表示装置の表示状態を確認した後に表示状態に応じて調整される表示装置。
【請求項１６】
請求項１０から請求項１５までのいずれか一つの請求項記載の表示装置において、
前記信号線の電圧を補正する場合のみ、前記第２のスイッチング素子に印加する電圧がオン状態に切り換わる表示装置。
【請求項１７】
走査線と信号線とに電気的に接続された第１のスイッチング素子、及び当該第１のスイッチング素子に電気的に接続された画素電極からなる複数の画素を備えた表示装置の前記信号線の電圧を補正する方法において、
前記表示装置は、前記信号線に電気的に接続された容量素子と、当該容量素子に電気的に接続された第２のスイッチング素子とを備えた信号線電圧補正部をさらに備えており、
前記第２のスイッチング素子のしきい値は可変であり、
前記第２のスイッチング素子に電圧を印加してしきい値を調整するしきい値調整手順と、
調整後のしきい値に応じた電圧の補正用信号を前記第２のスイッチング素子から前記容量素子に出力して、信号線の電圧を補正する電圧補正手順とからなる信号線の電圧補正方法。
【請求項１８】
デジタル信号をアナログ信号に変換し信号線に出力する、デジタル−アナログコンバータを備えた信号線駆動回路と、当該信号線駆動回路の出力端子と前記信号線との接続部に一端部が電気的に接続された容量素子、及び当該容量素子の他端部に電気的に接続されたスイッチング素子とを備え、
前記スイッチング素子のしきい値が可変である信号線駆動部。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、この表示装置に設けられた信号線の電圧補正方法、及び前記表示装置に設けられた信号線駆動部に関し、特に、アクティブマトリクス型の表示装置において表示ムラを補正するのに好適な表示装置、信号線の電圧補正方法、及び信号線駆動部に関するものである。
【背景技術】
【０００２】
近年、携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｅｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ノートパソコン等の携帯情報端末用の表示デバイスとして、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリクス型の液晶表示装置が用いられている。この液晶表示装置は軽量、薄型、低消費電力であるという特徴を有している。
【０００３】
図９は、液晶表示装置の表示パネルに含まれる画素アレイ部の一従来例を示す説明図である。
【０００４】
一般に、液晶表示装置は、対向し合う２枚の基板（不図示）で液晶層を挟んだ表示パネルを備えている。
【０００５】
前記２枚の基板のうちの一方の基板には、行列状（アレイ状）に配置された複数の画素ＰＩＸ１１〜ＰＩＸｍｎからなる画素アレイ部１０１が設けられている。この画素アレイ部１０１には、映像信号を伝える複数の信号線（同図ではｎ本の信号線１１５−１〜１１５−ｎ）と走査線選択信号Ｇ１〜Ｇｍが入力される複数の走査線（同図ではｍ本の走査線１１６−１〜１１６−ｍ）とが格子状に形成されている。また、前記一方の基板において、信号線１１５−１〜１１５−ｎと走査線１１６−１〜１１６−ｍとの各交差部には、画素選択時のスイッチとして機能する画素ＴＦＴ１０３−１１〜１０３−ｍｎと、この画素ＴＦＴ１０３−１１〜１０３−ｍｎを介して映像信号が入力される画素電極１０４−１１〜１０４−ｍｎとがそれぞれ設けられている。さらに、前記一方の基板には、共通電極１１８が配置されている。
【０００６】
また、前記２枚の基板のうちの他方の基板上には、対向電極１０６とカラーフィルタ（不図示）とが形成されている。
【０００７】
次いで、液晶表示装置の各画素についてさらに詳細に説明する。
【０００８】
図１０は、図９に示す画素アレイ部に設けられた１つの画素の電気的な構成例を示す説明図である。
【０００９】
例えば、ｊ行ｋ列目（但し、１≦ｊ≦ｍ、１≦ｋ≦ｎ）の画素ＰＩＸｊｋは、図１０に示すように、画素ＴＦＴ１０３−ｊｋを備えている、この画素ＴＦＴ１０３−ｊｋのゲート電極１０３ａ−ｊｋは、走査線選択信号Ｇｊが入力される走査線１１６−ｊに接続されており、ソース電極１０３ｂ−ｊｋは、映像信号ＳＩＧｋが入力される信号線１１５−ｋに接続されており、ドレイン電極１０３ｃ−ｊｋは、画素電極１０４−ｊｋに接続されている。これにより、走査線選択信号Ｇｊの値に従って画素ＴＦＴ１０３−ｊｋがオン状態になると、信号線１１５−ｋに入力された映像信号の値に応じた電圧（映像信号電圧）が画素電極１０４−ｊｋに印加される。
【００１０】
さらに、画素ＰＩＸｊｋは、画素電極１０４−ｊｋと対向電極１０６との間に形成される液晶容量１０５−ｊｋと、画素電極１０４−ｊｋと共通電極１１８との間に形成される、映像信号電圧を保持するための電荷保持容量１０７−ｊｋとを備えている。
【００１１】
このような構成の画素ＰＩＸｊｋを用いて表示を行うときには、対向電極１０６に対向電極電圧を印加し、共通電極１１８に共通電極電圧を印加した状態において、走査線選択信号Ｇｊの値により画素ＴＦＴ１０３−ｊｋがオン状態となったときに、信号線１１５−ｋに入力された映像信号の値に応じた電圧（映像信号電圧）を画素電極１０４−ｊｋに印加する。これにより、対向電極電圧と映像信号電圧との差に従って画素ＰＩＸｊｋの液晶層の透過率が変化する。液晶表示装置では、このようにして各画素の透過率をそれぞれ制御することにより所望の映像を表示している。
【００１２】
また、前記アクティブマトリクス型の液晶表示装置は、各信号線に映像信号を出力して各信号線を駆動する信号線駆動回路（ソースドライバ）、各走査線に走査線選択信号を出力して各走査線を駆動する走査線駆動回路（ゲートドライバ）も有している。
【００１３】
前記ソースドライバは、一般に、ドライバＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）を用いて形成され、２枚の基板に外付けされた状態で使用される。そのため、前記一方の基板上に形成された信号線とドライバＩＣの出力線とを物理的に接続する必要がある。近年、液晶表示装置は高精細化されているため、画素ピッチが非常に狭くなっており、信号線間の間隔が非常に狭くなってきている。その結果、ドライバＩＣの出力線１つと信号線１本とを接続することが困難であるといった問題が発生していた。
【００１４】
このような問題を解決するために、ドライバＩＣの出力線１つに対して複数の信号線を対応させ、ドライバＩＣの出力を前記一方の基板上に形成したセレクタ回路により各信号線に時分割で振り分ける、いわゆるセレクタ駆動方式が採用されている。このセレクタ駆動方式を採用した表示装置の一従来例として、後述の特許文献１である特開２００３―３２３１６２号公報に開示されている表示装置がある。
【００１５】
図１１は、セレクタ駆動方式を採用したアクティブマトリクス型の液晶表示装置の一従来例を示す説明図である。
【００１６】
なお、液晶表示装置の画素アレイ部１０１は、図９に示す液晶表示装置の画素アレイ部と同様の構成を備えているので、同一の部分には同一の符号を付して説明は省略する。
【００１７】
図１１に示す液晶表示装置は、画素アレイ部１０１の複数の信号線１１５−１〜１１５−ｎに映像信号を出力して各信号線を駆動するソースドライバと、画素アレイ部１０１の複数の走査線１１６−１〜１１６−ｍに走査線選択信号Ｇ１〜Ｇｍをそれぞれ出力して走査線１１６−１〜１１６−ｍを駆動し、かつ、共通電極１１８に一定の電圧の信号を出力するゲートドライバ１１３とを備えている。
【００１８】
この液晶表示装置は、ソースドライバ１１１のソースドライバ出力線の本数を減らすために、ソースドライバ１１１のソースドライバ出力線１つに対して複数の信号線を対応させるセレクタ駆動方式を採用している。図１１に示す液晶表示装置では、セレクタ駆動方式を採用するために、後述のセレクタスイッチ部１２０と、セレクタ信号ＳＥＬ１、セレクタ信号ＳＥＬ２及びセレクタ信号ＳＥＬ３等の制御信号をセレクタスイッチ部１２０に出力する制御回路１１２とをさらに備えている。
【００１９】
セレクタ駆動方式を採用した場合、ソースドライバ１１１の複数のソースドライバ出力線と複数の信号線とを１対ｘ（ｘは２以上の整数）の対比関係に設定し、ソースドライバ１１１の１つのソースドライバ出力線に対して割り当てられたｘ本の信号線を時分割にて選択して駆動させている。図１１に示す液晶表示装置のセレクタスイッチ部１２０では、ｎ／３本のソースドライバ出力線１１１−１〜１１１−ｎ／３とｎ本の信号線１１５−１〜１１５−ｎとを１対３の対比関係に設定し、ソースドライバ１１１の１つのソースドライバ出力線に対して割り当てられた３本の信号線を時分割にて選択して駆動させている。例えば、ソースドライバ１１１の１番目のソースドライバ出力線１１１−１に対して３本の信号線１１５−１〜１１５−３が割り当てられている。
【００２０】
より具体的に説明すると、セレクタスイッチ部１２０は、３本のセレクタ用走査線１２４−１〜１２４−３と、スイッチング素子として機能するセレクタスイッチＴＦＴ１１４−１〜１１４−ｎとを備えている。
【００２１】
セレクタスイッチＴＦＴ１１４−１〜１１４−ｎの各ゲート電極は、いずれか一つのセレクタ用走査線に接続されている。例えば、１段目のセレクタスイッチＴＦＴ１１４−１及びセレクタスイッチＴＦＴ１１４−（ｎ−２）のゲート電極は、１本目のセレクタ用走査線１２４−１に接続されており、２段目のセレクタスイッチＴＦＴ１１４−２及びセレクタスイッチＴＦＴ１１４−（ｎ−１）のゲート電極は、２本目のセレクタ用走査線１２４−２に接続されており、３段目のセレクタスイッチＴＦＴ１１４−３及びセレクタスイッチＴＦＴ１１４−ｎのゲート電極は、３本目のセレクタ用走査線１２４−３に接続されている。
【００２２】
また、セレクタスイッチＴＦＴ１１４−１〜１１４−ｎの各ソース電極は、ソースドライバ１１１の複数のソースドライバ出力線１１１−１〜１１１−ｎ／３のうちのいずれか一つのソースドライバ出力線に接続されている。例えば、セレクタスイッチＴＦＴ１１４−１〜１１４−３の各ソース電極は、ソースドライバ出力線１１１−１に接続されている。
【００２３】
さらに、セレクタスイッチＴＦＴ１１４−１〜１１４−ｎの各ドレイン電極は、いずれか一つの信号線に接続されている。例えば、セレクタスイッチＴＦＴ１１４−１のドレイン電極は信号線１１５−１に接続されており、セレクタスイッチＴＦＴ１１４−２のドレイン電極は信号線１１５−２に接続されており、セレクタスイッチＴＦＴ１１４−３のドレイン電極は信号線１１５−３に接続されている。
【００２４】
映像を表示する際には、ソースドライバ１１１のソースドライバ出力線１１１−１から３本の信号線１１５−１〜１１５−３へ３本分の映像信号ＳＩＧ１を時分割しながら出力する。このとき、映像信号ＳＩＧ１が信号線１１５−１用のデータを出力している間は、セレクタ信号ＳＥＬ１によってセレクタスイッチＴＦＴ１１４−１をオン状態に切り換えると同時に、セレクタ信号ＳＥＬ２及びセレクタ信号ＳＥＬ３によってセレクタスイッチＴＦＴ１１４−２及びセレクタスイッチＴＦＴ１１４−３をオフ状態にしておく。また、同様にして、映像信号ＳＩＧ１が信号線１１５−２用のデータを出力している間は、セレクタスイッチＴＦＴ１１４−２をオン状態に切り換えると同時に、セレクタスイッチＴＦＴ１１４−１及びセレクタスイッチＴＦＴ１１４−３をオフ状態にしておき、映像信号ＳＩＧ１が信号線１１５−３用のデータを出力している間は、セレクタスイッチＴＦＴ１１４−３をオン状態に切り換えると同時に、セレクタスイッチＴＦＴ１１４−１及びセレクタスイッチＴＦＴ１１４−２をオフ状態にしておく。
【００２５】
また、ゲートドライバ１１３から走査線１１６−１〜１１６−ｍに出力された走査線選択信号Ｇ１〜Ｇｍにより走査線１１６−１〜１１６−ｍごとに画素ＴＦＴ１０３−１１〜１０３−ｍｎを順次オン状態にすることによって、所望の画素に映像信号を書き込む（各画素の透過率を制御する）ことができる。
【００２６】
しかしながら、前述した従来の表示装置では、種々の理由により点状やライン状等の表示ムラが発生する場合があるといった問題があった。
【００２７】
例えば、図１１に示すようなセレクタ駆動方式の液晶表示装置の場合、制御回路１１２が出力するセレクタ信号ＳＥＬ１、セレクタ信号ＳＥＬ２及びセレクタ信号ＳＥＬ３のパルス波形のばらつきや、セレクタスイッチＴＦＴ１１４−１〜１１４−３と信号線１１５−１〜１１５−ｎとの間の寄生容量のばらつきに起因するフィードスルー電圧のばらつきにより、特にグレーの全面均一表示を行った際に、信号線１１５−１〜１１５−ｎに沿ったライン状の表示ムラが見られることがある。
【００２８】
このような問題を解決するために、フィードスルー電圧がばらつく原因のひとつであるセレクタ信号のパルス波形のばらつきをなくす方法が提案されている。このセレクタ信号のパルス波形のばらつきをなくす方法の一従来例として、後述の特許文献２である特開２００６−３０８７１１号公報に開示されている表示装置の駆動方法がある。
【００２９】
この特開２００６−３０８７１１号公報に開示されている表示装置の駆動方法では、３個のバッファに供給する電源電圧を、３個のバッファそれぞれの駆動終了時に強制的に制御することで、各バッファから出力される信号の立ち下がり波形をほぼ同じにして、フィードスルー電圧のばらつきを低減している。
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開２００３―３２３１６２号公報
【特許文献２】特開２００６−３０８７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【００３１】
しかしながら、前述した特許文献２に開示されている表示装置の駆動方法では、セレクタスイッチＴＦＴと信号線との間の寄生容量のばらつきによるフィードスルー電圧のばらつきを抑えることができないため、該寄生容量がばらつく場合には表示ムラのない良好な表示を得ることが困難であるといった問題があった。
【００３２】
本発明はかかる問題点を解決すべく創案されたもので、セレクタスイッチＴＦＴと信号線との間の寄生容量のばらつき等によってライン状の表示ムラが発生した場合においても、画素電極に書き込まれた映像信号電圧を補正して、良好な表示特性を得ることができる表示装置、信号線の電圧補正方法、及び信号線駆動部を提供することを目的としている。
【課題を解決するための手段】
【００３３】
上記課題を解決するため、本発明の表示装置は、走査線と信号線とに電気的に接続された第１のスイッチング素子（画素ＴＦＴ）、及び当該第１のスイッチング素子に電気的に接続された画素電極からなる画素がアレイ状に複数配列された画素アレイ部と、前記走査線を駆動する電気信号を出力する走査線駆動回路（ゲートドライバ）と、前記信号線を駆動する電気信号を出力する信号線駆動回路（ソースドライバ）とを備え、前記信号線に電気的に接続された容量素子（電圧補正キャパシタンス）と、当該容量素子に電気的に接続された第２のスイッチング素子（ＴＦＴメモリ）とを備えた信号線電圧補正部をさらに備えており、前記第２のスイッチング素子のしきい値は可変である。
【００３４】
このように、しきい値を変化させることのできる第２のスイッチング素子を信号線ごとに備えていることにより、表示ムラの状況に応じて第２のスイッチング素子のしきい値を調整した後に電圧補正処理を行うことによって、信号線ごとの電圧補正量を設定できる。そのため、特に信号線方向に沿ってライン状の表示ムラが検査によって検出された場合でも、表示ムラを補正し、良好な表示特性を備えた表示装置を得ることができる。
【００３５】
また、前記第２のスイッチング素子に与える電圧を一つのレベルから他の一つのレベルに変化させることによって、前記走査線駆動回路から出力された電気信号により選択された前記画素電極の電位を前記しきい値に応じて変化させるものであってもよい。
【００３６】
この場合には、表示動作に支障をきたすことなく表示ムラを補正することができる。
【００３７】
また、前記第２のスイッチング素子は薄膜トランジスタであってもよい。
【００３８】
この場合には、画素アレイ部で用いられる薄膜トランジスタや、ゲートドライバで用いられる薄膜トランジスタと同時に第２のスイッチング素子を形成することができ、工程を追加することなく表示装置を製造することができる。
【００３９】
また、前記信号線駆動回路と前記信号線との間に設けられたセレクタスイッチ部をさらに備えており、当該セレクタスイッチ部により前記信号線駆動回路の出力１つに対して複数の信号線を対応させてもよい。
【００４０】
この場合には、ソースドライバのソースドライバ出力線の本数を減らすことができる。
【００４１】
また、前記信号線電圧補正部は、前記第２のスイッチング素子のしきい値を電気的に変えて調整するしきい値調整手段をさらに備えていてもよい。
【００４２】
この場合には、前記第２のスイッチング素子のしきい値を容易に調整することができる。
【００４３】
また、前記しきい値調整手段は、前記しきい値を調整するタイミングにオン状態の電気信号を出力するシフトレジスタ（Ｓ／Ｒ）と、当該シフトレジスタからオン状態の電気信号が出力されたタイミングに第２のスイッチング素子に電圧を印加する第３のスイッチング素子（メモリ選択ＴＦＴ）とからなるものであってもよい。
【００４４】
この場合には、ライン状に並んだ前記第２のスイッチング素子のしきい値を、おのおの独立に設定することができる。
【００４５】
また、前記第２のスイッチング素子のしきい値は、当該表示装置の表示状態を確認した後に表示状態に応じて調整されてもよい。
【００４６】
この場合には、例えば各画素の輝度を検出し、この輝度に従って表示ムラを確認して、しきい値の調整をすることができる。
【００４７】
また、前記第２のスイッチング素子の数が信号線の本数よりも多くてもよい。
【００４８】
この場合には、多い分をダミーの第２のスイッチング素子として使用できる。即ち、上記ダミーの第２のスイッチング素子で、電気的に第２のスイッチング素子のしきい値を変化させる場合のしきい値調整処理条件（しきい値調整処理時間及び（または）しきい値調整処理時に印加する電圧の値）を予め確認することができる。これにより、しきい値調整処理に対するしきい値調整量が表示装置ごとに多少ばらついた場合でも、前記第２のスイッチング素子に対して、適切なしきい値調整処理条件を設定することが可能となる。
【００４９】
また、前記信号線の電圧を補正する場合のみ、前記第２のスイッチング素子に印加する電圧がオン状態に切り換わってもよい。
【００５０】
この場合には、しきい値調整処理を行わなくても良好な表示状態を得られるときに、前記第２のスイッチング素子への電圧の供給をストップすることにより消費電力を低くすることができる。
【００５１】
本発明の表示装置は、走査線と信号線とに電気的に接続された第１のスイッチング素子、及び当該第１のスイッチング素子に電気的に接続された画素電極からなる画素がアレイ状に複数配列された画素アレイ部と、前記走査線を駆動する電気信号を出力する走査線駆動回路と、前記信号線を駆動する電気信号を出力する信号線駆動回路と、前記信号線に電気的に接続された容量素子、及び当該容量素子に電気的に接続された第２のスイッチング素子を備えた信号線電圧補正部とを備え、前記第２のスイッチング素子のしきい値は可変であり、前記表示アレイ部は表示パネルに設けられており、前記信号線駆動回路と前記信号線電圧補正部とは表示パネルに外付けされている。
【００５２】
これにより、表示ムラの状況に応じて第２のスイッチング素子のしきい値を調整した後に電圧補正処理を行うことによって、信号線ごとの電圧補正量を設定できる。そのため、特に信号線方向に沿ってライン状の表示ムラが検査によって検出された場合でも、表示ムラを補正し、良好な表示特性を備えた表示装置を得ることができる。さらに、一般的な表示パネルの構成を変更することなく、この一般的な表示パネルに信号線駆動部を外付けするだけで、信号線の電圧補正を行うことが可能な表示装置を得ることができる。
【００５３】
また、前記第２のスイッチング素子に与える電圧を一つのレベルから他の一つのレベルに変化させることによって、前記走査線駆動回路から出力された電気信号により選択された前記画素電極の電位を前記しきい値に応じて変化させてもよい。
【００５４】
この場合には、表示動作に支障をきたすことなく表示ムラを補正することができる。
【００５５】
また、前記第２のスイッチング素子は半導体メモリ素子であってもよい。
【００５６】
この場合には、前記信号線駆動回路を前記信号線電圧補正部と同じＩＣチップ内に形成することができる。
【００５７】
また、前記信号線電圧補正部は、前記第２のスイッチング素子のしきい値を電気的に変えて調整するしきい値調整手段をさらに備えていてもよい。
【００５８】
この場合には、前記第２のスイッチング素子のしきい値を容易に調整することができる。
【００５９】
また、前記しきい値調整手段は、前記しきい値を調整するタイミングにオン状態の電気信号を出力するシフトレジスタと、当該シフトレジスタからオン状態の電気信号が出力されたタイミングに第２のスイッチング素子に電圧を印加する第３のスイッチング素子とからなるものであってもよい。
【００６０】
この場合には、ライン状に並んだ前記第２のスイッチング素子のしきい値を、おのおの独立に設定することができる。
【００６１】
また、前記第２のスイッチング素子のしきい値は、当該表示装置の表示状態を確認した後に表示状態に応じて調整されてもよい。
【００６２】
この場合には、各画素の輝度を検出し、この輝度に従ってしきい値の調整をすることができる。
【００６３】
また、前記信号線の電圧を補正する場合のみ、前記第２のスイッチング素子に印加する電圧がオン状態に切り換えてもよい。
【００６４】
この場合には、しきい値調整処理を行わなくても良好な表示状態を得られるときに、前記第２のスイッチング素子への電圧の供給をストップすることにより消費電力を低くすることができる。
【００６５】
本発明の信号線の電圧補正方法は、走査線と信号線とに電気的に接続された第１のスイッチング素子、及び当該第１のスイッチング素子に電気的に接続された画素電極からなる複数の画素を備えた表示装置の前記信号線の電圧を補正する方法であり、前記表示装置は、前記信号線に電気的に接続された容量素子と、当該容量素子に電気的に接続された第２のスイッチング素子とを備えた信号線電圧補正部をさらに備えており、前記第２のスイッチング素子のしきい値は可変であり、前記第２のスイッチング素子に電圧を印加してしきい値を調整するしきい値調整手順と、調整後のしきい値に応じた電圧の補正用信号を前記第２のスイッチング素子から前記容量素子に出力して、信号線の電圧を補正する電圧補正手順とからなる。
【００６６】
これにより、表示ムラの状況に応じて第２のスイッチング素子のしきい値を調整した後に電圧補正処理を行うことによって、信号線ごとの電圧補正量を設定できる。そのため、特に信号線方向に沿ってライン状の表示ムラが検査であった検出された場合でも、表示ムラを補正し、良好な表示特性を備えた表示装置を得ることができる。
【００６７】
本発明の信号線駆動部は、デジタル信号をアナログ信号に変換し信号線に出力する、デジタル−アナログコンバータを備えた信号線駆動回路と、当該信号線駆動回路の出力端子と前記信号線との接続部に一端部が電気的に接続された容量素子（半導体基板上に形成されるＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタンス等）、及び当該容量素子の他端部に電気的に接続されたスイッチング素子（半導体メモリ素子）とを備え、前記スイッチング素子のしきい値が可変である。
【００６８】
これにより、表示ムラの状況に応じてスイッチング素子のしきい値を調整した後に電圧補正処理を行うことによって、信号線ごとの電圧補正量を設定できる。そのため、特に信号線方向に沿ってライン状の表示ムラが検査であった検出された場合でも、表示ムラを補正し、良好な表示特性を備えた表示装置を得ることができる。さらに、一般的な表示パネルの構成を変更することなく、この一般的な表示パネルに信号線駆動部を外付けするだけで、信号線の電圧補正を行うことが可能な表示装置を得ることができる。
【発明の効果】
【００６９】
本発明は上記のように構成したので、信号線ごとに電圧補正量を設定できる。その結果、セレクタスイッチＴＦＴと信号線との間の寄生容量のバラつき等に起因する、表示装置におけるライン状の表示ムラを補正することができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の表示装置の実施形態１を示す説明図である。
【図２】図１に示す表示装置のｋ本目の信号線に係わる部位の部分拡大図である。
【図３】実施形態1に係わるＴＦＴメモリの電流電圧特性の一例を示すグラフである。
【図４】実施形態1に係わるＴＦＴメモリの出力電圧波形の一例を示すグラフである。
【図５】本発明の信号線の電圧補正方法の実施形態１を示すタイミングチャートである。
【図６】図１に示す表示装置の部分拡大図である。
【図７】本発明の信号線の電圧補正方法の実施形態２を示すタイミングチャートである。
【図８】本発明の信号線駆動部の一実施形態を示すブロック図である。
【図９】液晶表示装置の表示パネルに含まれる画素アレイ部の一従来例を示す説明図である。
【図１０】図９に示す画素アレイ部に設けられた１つの画素を示す説明図である。
【図１１】セレクタ駆動方式を採用したアクティブマトリクス型の液晶表示装置の一従来例を示す説明図である。
【発明を実施するための形態】
【００７１】
以下、本発明の表示装置、信号線の電圧補正方法、及び信号線駆動部の実施形態について説明する。
【００７２】
なお、以下に示す実施形態では、本発明を、液晶を電気光学物質として用いた多階調表示可能なアクティブマトリクス型の液晶表示装置に適用した構成を例示する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に示す実施形態の記載内容に限定して解釈されるものではない。
【００７３】
＜表示装置及び信号線の電圧補正方法の実施形態１＞
まず初めに、本発明の表示装置の実施形態１について図面を参照しつつ説明する。
【００７４】
図１は、本発明の表示装置の実施形態１を示す説明図であり、図１には電気的な構成のみを示した。
【００７５】
なお、同図において、図１１に示す液晶表示装置と同一の部分には同一の符号を付している。
【００７６】
本実施形態の表示装置は、液晶層を挟んで対向し合う２枚の基板（不図示）を備えた表示パネルを備えている。
【００７７】
前記２枚の基板のうちの一方の基板には、アレイ状に配置された複数の画素ＰＩＸ１１〜ＰＩＸｍｎからなる画素アレイ部１０１が設けられている。この画素アレイ部１０１には、映像信号を伝える複数の信号線（同図ではｎ本の信号線１１５−１〜１１５−ｎ）と走査線選択信号Ｇ１〜Ｇｍが入力される複数の走査線（同図ではｍ本の走査線１１６−１〜１１６−ｍ）とが格子状に形成されている。また、前記一方の基板において、信号線１１５−１〜１１５−ｎと走査線１１６−１〜１１６−ｍとの各交差部には、画素選択時のスイッチとして機能する画素ＴＦＴ（第１のスイッチング素子）１０３−１１〜１０３−ｍｎと、この画素ＴＦＴ１０３−１１〜１０３−ｍｎを介して映像信号が入力される画素電極１０４−１１〜１０４−ｍｎとがそれぞれ設けられている。さらに、前記一方の基板には、共通電極１１８が配置されている。
【００７８】
また、前記２枚の基板のうちの他方の基板（不図示）上には、対向電極１０６とカラーフィルタ（不図示）とが形成されている。
【００７９】
本実施形態の表示装置は、セレクタスイッチ部１２０と、信号線電圧補正部２０と、セレクタスイッチ部１２０及び信号線電圧補正部２０に種々の制御信号を出力する制御回路１２と、映像信号ＳＩＧ１〜ＳＩＧｎ／３を出力するソースドライバ１１１と、走査線選択信号Ｇ１〜Ｇｍを出力するゲートドライバ１１３とをさらに備えている。例えば、ソースドライバ１１１は、デジタル信号をアナログ信号に変換し信号線に出力する、例えばデジタル−アナログコンバータ等で構成されており、前記表示パネルに外付けされている。また、セレクタスイッチ部１２０、信号線電圧補正部２０、制御回路１２及びゲートドライバ１１３は、表示パネルの画素アレイ部１０１周辺部に配置されている。図１に示す表示装置では、セレクタスイッチ部１２０と画素アレイ部１０１との間に信号線電圧補正部２０が配置されている。
【００８０】
本実施形態では、ソースドライバ１１１のソースドライバ出力線の本数を減らすために、ソースドライバ１１１のソースドライバ出力線１つに対して複数の信号線を対応させるセレクタ駆動方式を採用している。
【００８１】
図１に示す表示装置では、前記セレクタ駆動方式を採用するために、セレクタ信号ＳＥＬ１、セレクタ信号ＳＥＬ２及びセレクタ信号ＳＥＬ３等の制御信号を制御回路１２からセレクタスイッチ部１２０へ出力している。セレクタ駆動方式を採用した場合、ソースドライバ１１１の複数のソースドライバ出力線と複数の信号線とを１対ｘ（ｘは２以上の整数）の対比関係に設定し、ソースドライバ１１１の１つのソースドライバ出力線に対して割り当てられたｘ本の信号線を時分割にて選択して駆動させる。図１に示す表示装置では、ｎ／３本のソースドライバ出力線１１１−１〜１１１−ｎ／３とｎ本の信号線１１５−１〜１１５−ｎとを１対３の対比関係に設定し、ソースドライバ１１１の１つのソースドライバ出力線に対して割り当てられた３本の信号線を時分割にて選択して駆動させている。具体例を示すと、ソースドライバ１１１の１つのソースドライバ出力線１１１−１に対して３本の信号線１１５−１〜１１５−３が割り当てられており、前記映像信号ＳＩＧ１には、信号線１１５−１〜１１５−３の３ライン分の映像信号が時分割された状態で含まれている。
【００８２】
また、ソースドライバ１１１は、ソースドライバ出力線１１１−１〜１１１−ｎ／３を介して複数の信号線１１５−１〜１１５−ｎに映像信号ＳＩＧ１〜ＳＩＧｎ／３を出力して信号線１１５−１〜１１５−ｎを駆動するための信号線駆動回路である。このソースドライバ１１１は、外部から入力されたデジタル映像信号を、使用される液晶の特性に応じたアナログ電圧信号に変換し出力する機能を有するものであり、デジタル−アナログ変換器（デジタル−アナログコンバータ）、シフトレジスタ（Ｓ／Ｒ）及びデータラッチ回路等から構成される。図１において、ソースドライバ１１１は、１番目のソースドライバ出力線１１１−１に対して、アナログ映像信号ＳＩＧ１を出力し、ｎ／３番目のソースドライバ出力線１１１−ｎ／３に対して、アナログ映像信号ＳＩＧｎ／３を出力する構成となっている。
【００８３】
セレクタスイッチ部１２０は、複数本のセレクタ用走査線と複数のセレクタスイッチＴＦＴとを備えており、このセレクタ用走査線の本数はソースドライバ出力線と信号線との対比関係に従って設定され、セレクタスイッチＴＦＴの数は信号線の本数に従って設定される。図１に示す表示装置では、前記対比関係が１対３であるため、セレクタスイッチ部１２０には、３本のセレクタ用走査線１２４−１〜１２４−３が設けられている。
【００８４】
具体例を示すと、１本目のセレクタ用走査線１２４−１が、１段目のセレクタスイッチＴＦＴ１１４−１〜１１４−（ｎ−２）のゲート電極と接続されており、２本目のセレクタ用走査線１２４−２が、２段目のセレクタスイッチＴＦＴ１１４−２〜１１４−（ｎ−１）のゲート電極と接続されており、３本目のセレクタ用走査線１２４−３が、３段目のセレクタスイッチＴＦＴ１１４−３〜１１４−ｎのゲート電極と接続されている。さらに、１本目のソースドライバ出力線１１１−１は３つのセレクタスイッチＴＦＴ１１４−１〜１１４−３のソース電極に接続されており、これら３つのセレクタスイッチＴＦＴ１１４−１〜１１４−３のうち、１段目のセレクタスイッチＴＦＴ１１４−１のドレイン電極は１本目の信号線１１５−１に、２段目のセレクタスイッチＴＦＴ１１４−２のドレイン電極は２本目の信号線１１５−２に、３段目のセレクタスイッチＴＦＴ１１４−３のドレイン電極は３本目の信号線１１５−３にそれぞれ接続されている。このような構成において、セレクタ信号ＳＥＬ１の値に従ってセレクタスイッチＴＦＴ１１４−１がオン状態になると、１本目のソースドライバ出力線１１１−１から出力された映像信号ＳＩＧ１がセレクタスイッチＴＦＴ１１４−１を介して１本目の信号線１１５−１に入力される。
【００８５】
また、制御回路１２は、セレクタスイッチＴＦＴ１１４−１〜１１４−ｎの動作タイミングを制御するために、セレクタ用走査線１２４−１〜１２４−３に種々の制御信号（セレクタ信号ＳＥＬ１、セレクタ信号ＳＥＬ２及びセレクタ信号ＳＥＬ３）を出力する機能を有し、さらに、信号線電圧補正部２０の動作を制御するために、後述の補正用ゲート線２５ａ、第１補正用信号線２５ｂ１及び第２補正用信号線２５ｂ２に種々の制御信号（後述の補正用ゲート信号ＧＰ、第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２）を出力する機能も有する。
【００８６】
ゲートドライバ１１３は、例えばシフトレジスタ等から構成され、複数の走査線１１６−１〜１１６−ｍに走査線選択信号Ｇ１〜Ｇｍをそれぞれ出力して走査線１１６−１〜１１６−ｍを駆動し、かつ、共通電極１１８に一定の電圧の信号を出力する機能を有する走査線駆動回路である。具体例を示すと、図１においては、ゲートドライバ１１３は、１本目の走査線１１６−１に対して走査線選択信号Ｇ１を出力する構成となっている。
【００８７】
ここで、信号線電圧補正部２０の構成例について図１及び図２を参照しつつ説明する。
【００８８】
図２は、図１に示す表示装置のｋ本目の信号線に係わる部位の部分拡大図である。
【００８９】
画素アレイ部１０１に行列状（アレイ状）に配置された複数の画素のうち、例えばｊ行ｋ列目（但し、１≦ｊ≦ｍ、１≦ｋ≦ｎ）の画素ＰＩＸｊｋは、図２に示す通り、ｋ番目の信号線１１５−ｋとｊ番目の走査線１１６−ｊとの交差部に配置された、スイッチとして機能する画素ＴＦＴ１０３−ｊｋと、画素電極１０４−ｊｋと、液晶層を介して対向する画素電極１０４−ｊｋと対向電極１０６との間に形成された液晶容量１０５−ｊｋと、画素電極１０４−ｊｋと共通電極１１８との間に形成された電荷保持容量１０７−ｊｋとを含んでなる。
【００９０】
画素ＴＦＴ１０３−ｊｋのゲート電極１０３ａ−ｊｋは、走査線選択信号Ｇｊが入力される走査線１１６−ｊに接続されており、ソース電極１０３ｂ−ｊｋは、映像信号ＳＩＧｋが入力される信号線１１５−ｋに接続されており、ドレイン電極１０３ｃ−ｊｋは、画素電極１０４−ｊｋに接続されている。このような構成において、画素ＰＩＸｊｋでは、走査線選択信号Ｇｊの値に従って画素ＴＦＴ１０３−ｊｋがオン状態になると、信号線１１５−ｋに入力された映像信号の値に応じた映像信号電圧が画素電極１０４−ｊｋに印加される。その結果、画素電極１０４−ｊｋと対向電極１０６との間の電位差により液晶層の透過率が決まり、画素ＰＩＸｊｋの表示階調が決まる。また、電荷保持容量１０７−ｊｋは、映像信号ＳＩＧｋの電圧に従って画素電極１０４−ｊｋに蓄えられた電荷を保持する機能を有する。
【００９１】
また、信号線電圧補正部２０は、図１に示すように、走査線１１６−１〜１１６−ｍに対して平行に形成された、補正用ゲート線２５ａと第１補正用信号線２５ｂ１と第２補正用信号線２５ｂ２とを備えている。さらに、信号線電圧補正部２０は、補正用ゲート線２５ａと信号線１１５−１〜１１５−ｎとの各交差部に配置されたＴＦＴメモリ（第２のスイッチング素子）２１−１〜２１−ｎ、及び信号線１１５−１〜１１５−ｎとＴＦＴメモリ２１−１〜２１−ｎとの間に接続された電圧補正キャパシタンス（容量素子）２２−１〜２２−ｎも備えている。なお、電圧補正キャパシタンス２２−１〜２２−ｎは、例えばゲート絶縁膜を介してＴＦＴのボディ領域に使用されるシリコン膜と、ＴＦＴのゲート電極に使用される金属膜との間に形成されるＭＯＳキャパシタンス等が考えられる。
【００９２】
補正用ゲート線２５ａの一端部には制御回路１２から補正用ゲート信号ＧＰが、第１補正用信号線２５ｂ１の一端部には制御回路１２から第１補正用ドレイン信号ＤＰ１が、第２補正用信号線２５ｂ２の一端部には、制御回路１２から第２補正用ドレイン信号ＤＰ２がそれぞれ入力される。また、補正用ゲート線２５ａの他端部にはしきい値調整処理時のみ使用するゲート（Ｇｗｒｉｔｅ）パッド２６ａが設けられており、第１補正用信号線２５ｂ１及び第２補正用信号線２５ｂ２の他端部にはそれぞれドレイン（Ｄｗｒｉｔｅ）パッド２６ｂ１及びＤｗｒｉｔｅパッド２６ｂ２が設けられている。
【００９３】
本実施形態では、何らかの理由（例えば、セレクタスイッチＴＦＴ１１４−１〜１１４−ｎ及び信号線１１５−１〜１１５−ｎ間の寄生容量が信号線１１５−１〜１１５−ｎごとにばらつき、セレクタスイッチ部１２０で発生するフィールドスルー電圧が信号線１１５−１〜１１５−ｎごとにばらつく等）により、画素アレイ部の一部分において画素電極と対向電極との間の電位差が予め設定された値からずれてしまった場合に、信号線電圧補正部２０を用いて少なくとも一部の信号線に対して電圧補正を行うことにより前記ずれを補正して良好な表示を得ている。
【００９４】
一般に用いられている液晶材料を電気光学物質として用いた液晶表示装置は、通常±１０ミリボルト（ｍＶ）以下の電圧精度が要求される。そのため、寄生容量のばらつき等の理由で、一部の画素電極に印加される電圧が、予め設定された値から±１０（ｍＶ）よりも大きくもずれてしまった場合は、特に同一階調で全面表示した場合に表示ムラが発生してしまう。
【００９５】
しかしながら、本実施形態では、後に詳細に説明するしきい値調整処理により各ＴＦＴメモリ２１−１〜２１−ｎのしきい値を調整し、各信号線１１５−１〜１１５−ｎの電圧補正量をアナログ量として各ＴＦＴメモリ２１−１〜２１−ｎに記憶することにより、表示ムラを補正している。そのため、信号線電圧補正部２０は、図１に示すように、しきい値調整処理に使用される、ソース（Ｓｗｒｉｔｅ）パッド２６ｃが一端部に設けられた補正用ソース線２５ｃと、トリガ（ＴＲＧ）パッド２６ｄが一端部に設けられた補正用スタートパルス線２５ｄと、クロック（ＣＬＫ）パッド２６ｅが一端部に設けられた補正用クロックパルス線２５ｅと、メモリ選択ＴＦＴ（第３のスイッチング素子）２３−１〜２３−ｎと、シフトレジスタ２４−１〜２４−ｎとをさらに備えている。
【００９６】
なお、Ｇｗｒｉｔｅパッド２６ａ、Ｄｗｒｉｔｅパッド２６ｂ１、Ｄｗｒｉｔｅパッド２６ｂ２、Ｓｗｒｉｔｅパッド２６ｃ、ＴＲＧパッド２６ｄ及びＣＬＫパッド２６ｅは、例えば表示パネルの信号線電圧補正部２０周辺部に配置されている。
【００９７】
ここで、図２を参照しつつ、信号線電圧補正部２０のうちｋ番目の信号線１１５−ｋに係わる部位についてより詳細に説明する。
【００９８】
信号線電圧補正部２０は、ｋ番目の信号線１１５−ｋに係わる部位として、ＴＦＴメモリ２１−ｋと、電圧補正キャパシタンス２２−ｋと、ＴＦＴメモリ２１−ｋに対してしきい値調整処理を行うときにＳｗｒｉｔｅパッド２６ｃに印加された電圧をＴＦＴメモリ２１−ｋのソース電極に入力するメモリ選択ＴＦＴ２３−ｋと、ＴＦＴメモリ２１−ｋに対してしきい値調整処理を行うときにメモリ選択ＴＦＴ２３−ｋをオン状態に切り換えるシフトレジスタ２４−ｋとを備えており、このような構成は信号線１１５−１〜１１５−ｎごとにそれぞれ設けられている。
【００９９】
電圧補正キャパシタンス２２−ｋの一端部はｋ番目の信号線１１５−ｋと接続されており、他端部はＴＦＴメモリ２１−ｋのソース電極と接続されている。また、ＴＦＴメモリ２１−ｋのゲート電極は補正用ゲート線２５ａを介してＧｗｒｉｔｅパッド２６ａに接続されており、ドレイン電極は、第１補正用ドレイン信号ＤＰ１が入力される第１補正用信号線２５ｂ１を介してＤｗｒｉｔｅパッド２６ｂ１に、または第２補正用ドレイン信号ＤＰ２が入力される第２補正用信号線２５ｂ２を介してＤｗｒｉｔｅパッド２６ｂ２に接続されている。
【０１００】
さらに、メモリ選択ＴＦＴ２３−ｋのドレイン電極は、電圧補正キャパシタンス２２−ｋの他端部とＴＦＴメモリ２１−ｋのソース電極との接続部に接続されており、メモリ選択ＴＦＴ２３−ｋのソース電極は、補正用ソース線２５ｃを介してＳｗｒｉｔｅパッド２６ｃに接続されており、メモリ選択ＴＦＴ２３−ｋのゲート電極は、シフトレジスタ２４−ｋの出力線に接続されている。また、シフトレジスタ２４−ｋのトリガ端子には、補正用スタートパルス線２５ｄを介してＴＲＧパッド２６ｄが接続されており、シフトレジスタ２４−ｋのクロック端子には、補正用クロックパルス線２５ｅを介してＣＬＫパッド２６ｅが接続されている。
【０１０１】
なお、本実施形態では、信号線電圧補正部２０に用いられるＴＦＴメモリ２１−１〜２１−ｎとして、画素アレイ部１０１で用いられる画素ＴＦＴ１０３−１１〜１０３−ｍｎ、セレクタスイッチ部１２０で用いられるセレクタスイッチＴＦＴ１１４−１〜１１４−ｎ、及びゲートドライバ１１３中で用いられるＴＦＴ（不図示）のうちの少なくとも一つのＴＦＴと同一構造のＴＦＴが用いられる。これにより、ＴＦＴメモリ２１−１〜２１−ｎは、他のＴＦＴを形成する際に同時に形成でき、ＴＦＴメモリ２１−１〜２１−ｎを作成するために工程が増加してしまうことを防止できる。なお、本実施形態では、ＴＦＴメモリ２１−１〜２１−ｎとしてＰ型のＴＦＴを用いた。
【０１０２】
また、Ｇｗｒｉｔｅパッド２６ａ、Ｄｗｒｉｔｅパッド２６ｂ１、Ｄｗｒｉｔｅパッド２６ｂ２、Ｓｗｒｉｔｅパッド２６ｃ、ＴＲＧパッド２６ｄ及びＣＬＫパッド２６ｅは、ＴＦＴメモリ２１−１〜２１−ｎのしきい値の調整が必要な場合のみに使用されるパッドであり、表示装置において通常の表示動作を行う際にはオープン状態となっている。さらに、Ｇｗｒｉｔｅパッド２６ａ、Ｄｗｒｉｔｅパッド２６ｂ１、Ｄｗｒｉｔｅパッド２６ｂ２、Ｓｗｒｉｔｅパッド２６ｃ、ＴＲＧパッド２６ｄ及びＣＬＫパッド２６ｅは、しきい値調整処理時に電圧を印加するためのプローバーの針がコンタクト（接触）できる程度の大きさになっている。
【０１０３】
また、本発明では、後に詳述する通り、表示を行う際に、セレクタスイッチＴＦＴ１１４−１〜１１４−ｎを順次オンにしてソースドライバ１１１より所望の画素電極１０４−１１〜１０４−ｍｎに映像信号電圧をそれぞれ印加した後、各セレクタスイッチＴＦＴ１１４−１〜１１４−ｎがオフになったタイミングで、各信号線１１５−１〜１１５−ｎの寄生容量に応じた電圧振り幅をもったパルス波形の補正用信号をＴＦＴメモリ２１−１〜２１−ｎから電圧補正キャパシタンス２２−１〜２２−ｎへそれぞれ印加して、各信号線１１５−１〜１１５−ｎの電圧が予め設定された値になるように補正している。
【０１０４】
そのため、表示装置を組立てた後に検査を行い、この検査の結果、信号線方向に沿って線状にラインムラが発生し、走査線方向において隣接する画素間で表示ムラが生じている場合には、後述の信号線の電圧補正方法を実施し、前記表示ムラの程度に応じて、信号線ごとに電圧補正キャパシタンス２２−１〜２２−ｎに入力する補正用信号のパルス波形の電圧振り幅を設定する必要がある。なお、本発明においては、ＴＦＴメモリ２１−１〜２１−ｎのいわゆるしきい値落ちを利用して前記電圧振り幅を設定している。
【０１０５】
次いで、本発明の信号線の電圧補正方法の実施形態１について図２を参照しつつより詳細に説明する。
【０１０６】
本実施形態では、表示装置の組立て工程及び表示装置の検査工程を実施した後、検査工程において表示ムラが発生していると判断された表示装置のみに対して後述の信号線の電圧補正方法を実施して表示ムラの補正を行う。そして、この信号線の電圧補正方法を実施することにより表示ムラを補正した後に、表示装置を出荷する工程を実施する。
【０１０７】
なお、ここでは、ｋ番目の信号線１１５−ｋに電圧補正キャパシタンス２２−ｋを介して接続されたＴＦＴメモリ２１−ｋのしきい値を調整する場合について説明する。
【０１０８】
まず初めに、ＴＲＧパッド２６ｄにスタートパルスを印加後、ＣＬＫパッド２６ｅにパルスを入力し、シフトレジスタ２４−１〜２４−ｎの出力を順次オン状態にする。これにより、ある期間のみ、所望のシフトレジスタ２４−ｋの出力がオンになり、このシフトレジスタ２４−ｋに接続されたメモリ選択ＴＦＴ２３−ｋがオン状態になる。
【０１０９】
メモリ選択ＴＦＴ２３−ｋがオン状態になっている期間には、しきい値調整処理を行うＴＦＴメモリ２１−ｋのソース電極とＳｗｒｉｔｅパッド２６ｃとの間が導通する。さらに、ＴＦＴメモリ２１−ｋが導通している間に、Ｇｗｒｉｔｅパッド２６ａに例えば−３０（Ｖ）程度の電圧を印加し、Ｄｗｒｉｔｅパッド２６ｂ１に例えば−１０（Ｖ）程度の電圧を印加することによってしきい値調整処理を行い、ＴＦＴメモリ２１−ｋのしきい値を変化させる。
【０１１０】
ＴＦＴメモリ２１−ｋのドレイン電極に入力した第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２のパルス信号は、ＴＦＴメモリ２１−ｋで、およそそのしきい値分、電圧振り幅が小さくなり、ＴＦＴメモリ２１−ｋのソース電極から出力され電圧補正キャパシタンス２２−ｋに入力される。よって、ＴＦＴメモリ２１−ｋのしきい値を変化させることにより、後述する式（１）における電圧補正キャパシタンス２１−ｋに入力する電圧振り幅ΔＶｂを信号線ごとに設定できる。その結果、後述する式（１）に従って、信号線に沿ったムラに応じた、適切な信号線の電圧補正量ΔＶを信号線ごとに設定できる。ムラを打ち消すように適切に信号線の電圧を補正することにより、ムラのない良好な表示を得ることができる。
【０１１１】
なお、しきい値調整処理を行うときにＧｗｒｉｔｅパッド２６ａ、Ｄｗｒｉｔｅパッド２６ｂ１に印加する電圧の値は、前述した値に限定されず、しきい値を変えることができる程度の値であればよい。例えば、Ｇｗｒｉｔｅパッド２６ａに印加する電圧の値は、ＴＦＴメモリを用いて通常のスイッチング動作を行う際に印加される電圧の２〜３倍の値であり、Ｄｗｒｉｔｅパッド２６ｂ１及びＤｗｒｉｔｅパッド２６ｂ２に印加する電圧の値は、ＴＦＴメモリを用いて通常のスイッチング動作を行う際に印加される電圧の１．５〜２倍の値であることが、しきい値を適切な値に調整することができるため好ましい。但し、Ｇｗｒｉｔｅパッド２６ａ、Ｄｗｒｉｔｅパッド２６ｂ１及びＤｗｒｉｔｅパッド２６ｂ２に印加する電圧の値は、ＴＦＴメモリの構成及びしきい値を調整する量等を考慮して適切な値を選択する必要がある。
【０１１２】
図３は、実施形態１に係わるＴＦＴメモリの電流電圧特性の一例を示すグラフであり、縦軸はドレイン電流（Ａ）を示し、横軸はゲート電圧（Ｖ）を示す。なお、この電流電圧特性は、ドレイン電圧を例えば−５（Ｖ）等の一定の値に固定した状態で、ゲート電圧を変更しつつソース電極とドレイン電極との間を流れる電流（ドレイン電流）を測定して得たものである。
【０１１３】
図３に示す電流電圧特性は、しきい値調整処理時に印加した電圧の値は同じであるが、しきい値調整処理時に電圧を印加する時間（しきい値調整処理時間）が異なる複数のＴＦＴメモリを用いて得たものである。具体的には、Ｌ１１は初期（Ｉｎｉｔ）状態のＴＦＴメモリの電流電圧特性を示し、Ｌ１２はしきい値調整処理時間が１ｍｓｅｃのＴＦＴメモリの電流電圧特性を示し、Ｌ１３はしきい値調整処理時間が１０ｍｓｅｃのＴＦＴメモリの電流電圧特性を示し、Ｌ１４はしきい値調整処理時間が１００ｍｓｅｃのＴＦＴメモリの電流電圧特性を示し、Ｌ１５はしきい値調整処理時間が１０００ｍｓｅｃのＴＦＴメモリの電流電圧特性を示す。
【０１１４】
例えばドレイン電流が１．０×１０-8（Ａ）となるときのゲート電圧について参照すると、しきい値調整処理を行わなかったＴＦＴメモリのゲート電圧はＬ１１に示すように約−１．２（Ｖ）、しきい値調整処理時間が１ｍｓｅｃのＴＦＴメモリのゲート電圧はＬ１２に示すように約−１．６（Ｖ）、しきい値調整処理時間が１０ｍｓｅｃのＴＦＴメモリのゲート電圧はＬ１３に示すように約−２．３（Ｖ）、しきい値調整処理時間が１００ｍｓｅｃのＴＦＴメモリのゲート電圧はＬ１４に示すように約−３．３（Ｖ）、しきい値調整処理時間が１０００ｍｓｅｃのＴＦＴメモリのゲート電圧はＬ１５に示すように約−４．８（Ｖ）となっている。即ち、ＴＦＴメモリ２１−１〜２１−ｎへのしきい値調整量は、しきい値調整処理時間を変更することによって制御できる。なお、ＴＦＴメモリ２１−１〜２１−ｎへのしきい値調整量はしきい値調整処理時に印加する電圧の値によっても制御可能である。
【０１１５】
また、同じ手順・条件で表示装置を製造しても、ゲート電極表面を覆うゲート酸化膜の膜厚のばらつきやゲート長のばらつきが原因で、表示装置ごとに適切なしきい値調整処理条件（しきい値調整処理時間及び（または）しきい値調整処理時に印加する電圧の値）が異なる場合がある。このような場合に対応するためには、画素アレイ部１０１にＴＦＴメモリ２１−１〜２１−ｎを設ける際にダミーのＴＦＴメモリも設けておき、このダミーのＴＦＴメモリに対して予備的なしきい値調整処理を行ってしきい値調整量を確認し、ダミーではないＴＦＴメモリ２１−１〜２１−ｎにしきい値調整処理を行う際に採用するしきい値調整処理条件を決定することが望ましい。なお、ダミーのＴＦＴメモリは、例えば、信号線電圧補正部２０の両端部のうちフィードスルー電圧の補正に影響を与えない領域に設けられる。
【０１１６】
図４は、実施形態１に係わるＴＦＴメモリの出力電圧波形の一例を示すグラフであり、縦軸は出力電圧（Ｖ）を示し、横軸は時間を示す。
【０１１７】
図４に示す各出力電圧波形は、図３に示す電流電圧特性を得る際に用いた５個のＴＦＴメモリを用いて得たものである。ここでは、各ＴＦＴメモリに対して、ゲート電圧を例えば−６（Ｖ）等の一定の値に固定した状態で、時刻Ｔ１〜時刻Ｔ２の間ドレイン電極に−５（Ｖ）のパルスを印加したときのソース電極の出力電圧波形をモニターしたものである。
【０１１８】
具体的には、Ｌ２１はＩｎｉｔ状態のＴＦＴメモリの出力電圧波形を示し、Ｌ２２はしきい値調整処理時間が１ｍｓｅｃのＴＦＴメモリの出力電圧波形を示し、Ｌ２３はしきい値調整処理時間が１０ｍｓｅｃのＴＦＴメモリの出力電圧波形を示し、Ｌ２４はしきい値調整処理時間が１００ｍｓｅｃのＴＦＴメモリの出力電圧波形を示し、Ｌ２５はしきい値調整処理時間が１０００ｍｓｅｃのＴＦＴメモリの出力電圧波形を示す。
【０１１９】
図４を参照すると、出力電圧波形Ｌ２１の電圧振り幅は約−４Ｖであるのに対し、出力電圧波形Ｌ２２の電圧振り幅は約−３．５（Ｖ）であり、出力電圧波形Ｌ２３の電圧振り幅は約−３．０（Ｖ）であり、出力電圧波形Ｌ２４の電圧振り幅は約−２．０（Ｖ）であり、出力電圧波形Ｌ２５の電圧振り幅は約−１．０（Ｖ）である。
【０１２０】
つまり、通常のスイッチング動作を行うときよりも充分に高い電圧を印加してＴＦＴメモリ２１−１〜２１−ｎにしきい値調整処理を行うことにより、後に通常のスイッチング動作を行ったときに出力電圧の値が変化する、いわゆるしきい値落ちが生じている。
【０１２１】
本発明は、このしきい値落ちを利用して、電圧補正キャパシタンス２２−１〜２２−ｎに入力する補正用信号のパルス波形の電圧振り幅を設定することにより、電圧補正キャパシタンス２２−１〜２２−ｎを介して信号線の電圧を補正し、フィードスルー電圧のバラつき等が原因で発生する表示ムラを補正することが特徴である。
【０１２２】
ここで、電圧補正キャパシタンス２２−１〜２２−ｎに印加する電圧及び電圧補正キャパシタンス２２−１〜２２−ｎの静電容量値を決定する際に用いられる数式について説明する。
【０１２３】
電圧補正キャパシタンス（例えば、電圧補正キャパシタンス２２−ｋ）の静電容量値をＣｂ（Ｆ）とし、電荷保持容量（例えば、電荷保持容量１０７−ｊｋ）の静電容量値をＣｓ（Ｆ）とし、液晶容量（例えば、液晶容量１０５−ｊｋ）の静電容量値をＣｌｃ（Ｆ）とし、信号線（例えば、信号線１１５−ｋ）の静電容量値をＣｓｌ（Ｆ）とし、電圧補正キャパシタンス（例えば、電圧補正キャパシタンス２２−ｋ）に入力する補正用信号のパルス波形の電圧振り幅をΔＶｂとすると、信号線（例えば、信号線１１５−ｋ）の電圧補正量（即ち、画素電極（例えば、画素電極１０４−ｊｋ）の電圧補正量）ΔＶは以下の式（１）で求められる。
【０１２４】
ΔＶ＝ΔＶｂ×Ｃｂ／（Ｃｂ＋Ｃｓ＋Ｃｌｃ＋Ｃｓｌ）  ・・・  式（１）
例えば、電圧補正量ΔＶの最大値を２００（ｍＶ）程度に設定し、ＴＦＴメモリのしきい値のしきい値調整量の最大値を５（Ｖ）程度に設定すると、前記補正用信号のパルス波形の電圧振り幅ΔＶｂの最大値が５（Ｖ）程度となり、電荷保持容量の静電容量値Ｃｓ、液晶容量の静電容量値Ｃｌｃ及び信号線の静電容量値Ｃｓｌが既知の値であるため、式（１）より電圧補正キャパシタンス２２−１〜２２−ｎの静電容量値Ｃｂが決まる。
【０１２５】
本実施形態の信号線の電圧補正方法では、表示装置の組立てが完了すると、まず、点灯検査（全面同一階調の表示を行い、表示ムラを確認する検査）を行って検査結果を得る。この検査結果は、例えば画素の輝度を数値化したデータである。そして、このデータを用いて、表示ムラが発生している画素の輝度と、基準となる輝度（ここでは表示ムラが発生している画素の周辺部の画素のうち最も暗い部位の輝度）との差を算出し、算出した差、及び予め取得している輝度−電圧特性より電圧補正量ΔＶを決定する。続いて、この電圧補正量ΔＶと、電圧補正キャパシタンスの静電容量値Ｃｂと、電荷保持容量の静電容量値Ｃｓ、液晶容量の静電容量値Ｃｌｃ及び信号線の静電容量値Ｃｓｌとを式（１）に代入して、前記補正用信号のパルス波形の電圧振り幅ΔＶｂを算出する。さらに、この算出した電圧振り幅ΔＶｂに従って信号線ごとのしきい値調整量を決定し、しきい値調整処理を行う。
【０１２６】
次いで、上記方法により信号線ごとにＴＦＴメモリのしきい値調整処理を行った表示装置において行われる、信号線の電圧補正方法の具体例を説明する。
【０１２７】
本実施形態では、画素電極に映像信号電圧を書き込んだ後、第１補正用ドレイン信号ＤＰ１の位相及び第２補正用ドレイン信号ＤＰ２の位相を変化させることにより、ＴＦＴメモリに与える電圧を一つのレベルから他の一つのレベルに変化させている。特に、本具体例では、プラス書き込みの画素（画素ＴＦＴがオン状態になったときに、映像信号ＳＩＧ１が対向電極電圧に対してプラスの値になっている画素）に対しては、書き込み時よりも電圧補正処理時の方が電圧が低くなり、マイナス書き込みの画素（画素ＴＦＴがオン状態になったときに、映像信号ＳＩＧ１が対向電極電圧に対してマイナスの値になっている画素）に対しては、書き込み時よりも電圧補正処理時の方が電圧が高くなるように、第１補正用ドレイン信号ＤＰ１の位相及び第２補正用ドレイン信号ＤＰ２の位相を変化させている。
【０１２８】
このような第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２を用いることにより、補正用信号のパルス波形の電圧振り幅が大きくなる程、画素の表示状態が暗くなる。即ち、表示状態を暗くする方向に変化させて表示ムラを改善することができる。但し、液晶層はノーマリブラック型であるものとする。
【０１２９】
即ち、ＴＦＴメモリ２１−１〜２１−３のしきい値調整量が大きいと、ＴＦＴメモリ２１−１〜２１−３のドレイン電極側から入力された第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２は、ＴＦＴメモリ２１−１〜２１−３で大きくしきい値落ちするため、ＴＦＴメモリ２１−１〜２１−３のソース電極側にはほとんど出てこず、ＴＦＴメモリ２１−１〜２１−３から電圧補正キャパシタンス２２−１〜２２−３への補正用信号の出力が極わずかな値になる。これにより、しきい値調整量が大きいＴＦＴメモリに電圧補正キャパシタンスを介して接続された信号線に対応する画素の明るさは、第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２の入力に係わらず、ほとんど変化しない。
【０１３０】
これとは逆に、ＴＦＴメモリ２１−１〜２１−３にしきい値調整処理を行わないと、ＴＦＴメモリ２１−１〜２１−３のドレイン電極側から入力された第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２は、ＴＦＴメモリ２１−１〜２１−３で若干しきい値落ちした後、ＴＦＴメモリ２１−１〜２１−３のソース電極側にあらわれ、ＴＦＴメモリ２１−１〜２１−３から電圧補正キャパシタンス２２−１〜２２−３へ補正用信号として出力される。さらに、この補正用信号が電圧補正キャパシタンス２２−１〜２２−３に入力され、補正用信号のパルス波形の電圧振り幅ΔＶｂに従って、画素電極１０４−１１〜１０４−１３（図６参照）の電圧補正量ΔＶが、前述の式（１）に基づく分だけ変化する。これにより、しきい値調整処理が行なわれなかったＴＦＴメモリに電圧補正キャパシタンスを介して接続された信号線に対応する画素の明るさは、第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２の入力に従って、暗くなる方向に変化する。
【０１３１】
図１を参照して具体例を示すと、表示装置の組立てが完了した後、まず、点灯検査（全面同一階調の表示を行い、表示ムラを確認する検査）を行う。ここでは、この点灯検査の結果、１本目の信号線１１５−１に対応する画素ＰＩＸ１１の表示が暗く、３本目の信号線１１５−３に対応する画素ＰＩＸ１３の表示が明るく、２本目の信号線１１５−２に対応する画素ＰＩＸ１２の表示が、画素ＰＩＸ１１の明るさと画素ＰＩＸ１３の明るさとの中間の明るさになっていることが検出されたものとする。
【０１３２】
続いて、検出された表示ムラを改善するため、信号線電圧補正部２０を用いて信号線の電圧補正方法を実施してしきい値調整処理を行い、ＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３のしきい値を適切な値に調整する。即ち、暗い表示ムラが発生する原因となっている１本目の信号線１１５−１に対応するＴＦＴメモリ２１−１に対しては、しきい値調整量が大きくなるように深くしきい値調整処理してＴＦＴメモリ２１−１でのしきい値落ちを大きくする。これにより、画素ＰＩＸ１１の現状の明るさを維持する。また、明るい表示ムラが発生する原因となっている３本目の信号線１１５−３に対応するＴＦＴメモリ２１−３に対しては、しきい値調整量が小さくなるように浅くしきい値調整処理してＴＦＴメモリ２１−１でのしきい値落ちを小さくする。これにより、第１補正用ドレイン信号ＤＰ１の電圧変化時に、画素ＰＩＸ１３の表示状態が画素ＰＩＸ１１の明るさと同程度まで暗くなる。さらに、中間の明るさの表示ムラが発生する原因となっている２本目の信号線１１５−２に対応するＴＦＴメモリ２１−２に対しては、しきい値調整量が、ＴＦＴメモリ２１−１に対するしきい値調整量とＴＦＴメモリ２１−３に対するしきい値調整量との中間程度となるようにしきい値調整処理を行う。これにより、第２補正用ドレイン信号ＤＰ２の電圧変化時に、画素ＰＩＸ１２の表示状態が画素ＰＩＸ１１の明るさと同程度まで暗くなる。
【０１３３】
次いで、本実施形態の表示装置の電圧補正後の一動作例について説明する。
【０１３４】
ここでは、表示装置の電圧補正後の一動作例として、３つの画素ＰＩＸ１１〜ＰＩＸ１３への書き込み動作例について図５及び図６を参照しつつ説明する。
【０１３５】
図５は、本発明の信号線の電圧補正方法の実施形態１を示すタイミングチャートであり、横軸は時間を示し、縦軸は電圧を示す。なお、画素ＰＩＸ１１の画素電極の電位をｐｉｘ１１とし、画素ＰＩＸ１２の画素電極の電位をｐｉｘ１２とし、画素ＰＩＸ１３の画素電極の電位をｐｉｘ１３とする。
【０１３６】
また、図６は、図１に示す表示装置の部分拡大図であり、３本の信号線１１５−１〜１１５−３に係わる部位を示す。
【０１３７】
より詳しくは、図５のタイミングチャートは、表示装置の表示ムラの状態に応じてＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３に対して適切な量（しきい値調整量）のしきい値調整処理をそれぞれ行い、ＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３の各しきい値が最適な値にそれぞれ調整された後の表示装置の動作例を説明するものである。
【０１３８】
さらに、図５（ａ）は、ソースドライバ１１１から出力され、補正用ゲート線２５ａに入力された補正用ゲート信号ＧＰを示す。この補正用ゲート信号ＧＰはＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３のゲート電極に印加する電圧信号である。図５（ｂ）は、ゲートドライバ１１３から出力され、１本目の走査線１１６−１に入力された走査線選択信号Ｇ１を示す。図５（ｃ）は、制御回路１２から出力され、セレクタ用走査線１２４−１に入力されたセレクタ信号ＳＥＬ１を示し、図５（ｄ）は、制御回路１２から出力され、セレクタ用走査線１２４−２に入力されたセレクタ信号ＳＥＬ２を示し、図５（ｅ）は、制御回路１２から出力され、セレクタ用走査線１２４−３に入力されたセレクタ信号ＳＥＬ３を示す。図５（ｆ）は、ソースドライバ１１１の１本目のソースドライバ出力線１１１−１から出力された映像信号ＳＩＧ１を示す。図５（ｇ）は、制御回路１２から出力され、第１補正用信号線２５ｂ１に入力された第１補正用ドレイン信号ＤＰ１を示し、図５（ｈ）は、制御回路１２から出力され、第２補正用信号線２５ｂ２に入力された第２補正用ドレイン信号ＤＰ２を示す。図５（ｉ）は、画素ＰＩＸ１１の画素電極の電位ｐｉｘ１１を示し、図５（ｊ）は、画素ＰＩＸ１２の画素電極の電位ｐｉｘ１２を示し、図５（ｋ）は画素ＰＩＸ１３の画素電極の電位ｐｉｘ１３を示し、各破線は、対向電極１０６の電位をそれぞれ示す。なお、図５（ａ）〜図５（ｋ）は同じ時間軸で図示されている。
【０１３９】
なお、本実施形態ではＴＦＴメモリとしてＰ型のＴＦＴを用いている。
【０１４０】
前述したしきい値調整処理を行った後、表示装置に映像を表示させる際には、ゲートドライバ１１３によって、１本目の走査線１１６−１に出力する走査線選択信号Ｇ１を、画素ＴＦＴ１０３−１１〜１０３−１３がオン状態になる値に切り換える（図５（ｂ）参照）。
【０１４１】
さらに、画素ＴＦＴ１０３−１１〜１０３−１３がオン状態になっている間に、制御回路１２によって、セレクタ用走査線１２４−１〜１２４−３に出力するセレクタ信号ＳＥＬ１〜ＳＥＬ３をセレクタスイッチＴＦＴ１１４−１〜１１４−３がオン状態になる値に順次切り換える（図５（ｃ）〜図５（ｅ）参照）。このとき、ソースドライバ１１１によって、映像信号ＳＩＧ１を、セレクタスイッチＴＦＴ１１４−１がオン状態になっている間は画素ＰＩＸ１１に書き込む値に（画素電極１０４−１１に印加する電圧に）、セレクタスイッチＴＦＴ１１４−２がオン状態になっている間は画素ＰＩＸ１２に書き込む値に（画素電極１０４−１２に印加する電圧に）、セレクタスイッチＴＦＴ１１４−３がオン状態になっている間は画素ＰＩＸ１３に書き込む値に（画素電極１０４−１３に印加する電圧に）、順次切り換える（図５（ｆ）参照）。即ち、セレクタスイッチ部１２０においては、図５（ｃ）〜図５（ｄ）に示すセレクタ信号ＳＥＬ１〜ＳＥＬ３を順次切り換えることにより３つのセレクタスイッチＴＦＴ１１４−１〜１１４−３のオン・オフ状態を制御して、映像信号ＳＩＧ１を３本の信号線１１５−１〜１１５−３に振り分けている。
【０１４２】
これにより、画素ＰＩＸ１１の画素電極の電位ｐｉｘ１１は、セレクタ信号ＳＥＬ１がオン状態になっているときの映像信号ＳＩＧ１の電圧に従って、図５（ｉ）に示すように、表示する映像に応じた値となっている。また、画素ＰＩＸ１２の画素電極の電位ｐｉｘ１２は、セレクタ信号ＳＥＬ２がオン状態になっているときの映像信号ＳＩＧ１の電圧に従って、図５（ｊ）に示すように、表示する映像に応じた値となっている。さらに、画素ＰＩＸ１３の画素電極の電位ｐｉｘ１３は、セレクタ信号ＳＥＬ３がオン状態になっているときの映像信号ＳＩＧ１の電圧に従って、図５（ｋ）に示すように、表示する映像に応じた値となっている。
【０１４３】
なお、本実施形態の表示装置は液晶駆動方法としてドット反転方式を用いている。そのため、図５（ｉ）〜図５（ｋ）に示すように、隣り合う画素間で、各画素電極１０４−１１〜１０４−１３に入力される映像信号の極性がプラスマイナス逆になっている。
【０１４４】
また、前記ドット反転駆動方式において、プラス書き込みの画素に対しては書き込み時よりも電圧補正処理時の方が電圧が低くなり、マイナス書き込みの画素に対しては書き込み時よりも電圧補正処理時の方が電圧が高くなるように、ＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３の各ドレイン電極に入力する補正用ドレイン信号としては、図５（ｇ）に示す第１補正用ドレイン信号ＤＰ１と図５（ｈ）に示す第２補正用ドレイン信号ＤＰ２とが用いられる。そのため、制御回路１２とＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３の各ドレイン電極との間を接続する補正用信号線としては、図５（ｇ）に示す第１補正用ドレイン信号ＤＰ１が入力される第１補正用信号線２５ｂ１と、図５（ｈ）に示す第２補正用ドレイン信号ＤＰ２が入力される第２補正用信号線２５ｂ２との２系統が用意されている。
【０１４５】
ここでは、画素電極への映像信号書き込み時から電圧補正処理時へと切り換わるタイミングである時刻Ｔ１１及び時刻Ｔ１２で、制御回路１２により、第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２の電位を変化させている。これにより、画素ＰＩＸ１１，ＰＩＸ１２，ＰＩＸ１３の各画素電極の電位ｐｉｘ１１，ｐｉｘ１２，ｐｉｘ１３は、時刻Ｔ１１及び時刻Ｔ１２の直後に、前述の式（１）で算出される値（電圧補正量ΔＶ）分だけ変化する。
【０１４６】
ここでは、図５(ｉ)に示すように電位ｐｉｘ１１がΔＶ１分だけ、図５(ｊ)に示すように電位ｐｉｘ１２がΔＶ２分だけ、図５（ｋ）に示すように電位ｐｉｘ１３がΔＶ３分だけそれぞれ変化する。但し、しきい値調整処理前の点灯検査で、１本目の信号線１１５−１に対応する画素ＰＩＸ１１の表示が暗く、３本目の信号線１１５−３に対応する画素ＰＩＸ１３の表示が明るく、２本目の信号線１１５−２に対応する画素ＰＩＸ１２の表示が、画素ＰＩＸ１１の明るさと画素ＰＩＸ１３の明るさとの中間の明るさであることが検出されたため、前述したしきい値調整処理によって、それぞれ対応するＴＦＴメモリのしきい値は適切な値に予め調整されている。即ち、画素ＰＩＸ１１に対応するＴＦＴメモリ２１−１には深くしきい値調整処理が行なわれ、他のＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３と比較してしきい値が高くなるように調整されている。また、画素ＰＩＸ１２に対応するＴＦＴメモリ２１−２には中くらいのしきい値調整処理が行なわれ、他のＴＦＴメモリ２１−１及びＴＦＴメモリ２１−３と比較してしきい値が中くらいになるように調整されている。画素ＰＩＸ１３に対応するＴＦＴメモリ２１−３には浅くしきい値調整処理が行なわれ、他のＴＦＴメモリ２１−１及びＴＦＴメモリ２１−２と比較してしきい値が低くなるように調整されている。
【０１４７】
このようなしきい値調整処理が行なわれたことにより、表示装置で表示を行う際に、ＴＦＴメモリ２１−１〜２１−３の各ドレイン電極に入力された第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２が、ＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２またはＴＦＴメモリ２１−３でいわゆるしきい値落ちをした後、補正用信号として電圧補正キャパシタンス２２−１〜２２−３に入力される。
【０１４８】
最終的には、時刻Ｔ１１時点での第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２の電圧変化による電位ｐｉｘ１１，ｐｉｘ１２，ｐｉｘ１３それぞれの電圧補正量ΔＶ１，ΔＶ２，ΔＶ３は、式（１）を用いて計算すると、ΔＶ３＞ΔＶ２＞ΔＶ１となる。
【０１４９】
即ち、ＴＦＴメモリのしきい値を適切に調整することによって、明るかったＰＩＸ１２およびＰＩＸ１３の明るさをＰＩＸ１１の明るさに一致させて表示ムラを補正することができる。
【０１５０】
以上説明した通り、本実施形態の表示装置及び信号線の電圧補正方法によれば、製造直後に表示ムラがあった場合においても、信号線ごとに設けられたＴＦＴメモリに適切なしきい値調整処理を行うことによって、ライン状の表示ムラを補正し改善することができる表示装置を得ることができる。これにより、従来は検査の結果に基づき不良品として処分されていた表示装置も、信号線の電圧を補正することによって良品として出荷することが可能となる。その結果、本実施形態によれば、表示装置の製造歩留まりを飛躍的に高めることができる。
【０１５１】
なお、前述の実施形態１に係わる表示装置には、図２に示すように、しきい値調整処理を行ってＴＦＴメモリ２１−ｋのしきい値を調整するために、メモリ選択ＴＦＴ２３−ｋ、シフトレジスタ２４−ｋ、及びプローバーの針をコンタクトさせる複数のパッド（Ｇｗｒｉｔｅパッド２６ａ、Ｄｗｒｉｔｅパッド２６ｂ１、Ｄｗｒｉｔｅパッド２６ｂ２、Ｓｗｒｉｔｅパッド２６ｃ、ＴＲＧパッド２６ｄ及びＣＬＫパッド２６ｅ）といったしきい値調整処理用の構成が設けられている。しかしながら、このようなしきい値調整処理用の構成を設けずに、表示ムラが発生した際にこの表示ムラの程度に応じた時間や強度で、スポット状に絞った紫外線またはＸ線をＴＦＴメモリに選択的に照射することによってＴＦＴメモリのしきい値の調整を行ってもよい。この場合には、前記しきい値調整処理用の構成を表示パネルに設ける必要がないため、表示パネルの面積を大幅に減少させることができ表示装置を小型化することができる。
【０１５２】
また、前述の実施形態１では、ＴＦＴメモリとしてＰ型のＴＦＴを用いた場合について説明を行ったが、Ｐ型のＴＦＴの代わりにＮ型のＴＦＴを用いてもよい。
【０１５３】
さらに、前述の実施形態１で説明したしきい値調整処理を行わなくても良好な表示が得られる場合には、ＴＦＴメモリのドレイン電極に与える第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２の出力をストップできるように、制御回路１２が構成されていてもよい。この場合には、表示装置の表示中の消費電力を減らすことができる。
【０１５４】
＜表示装置及び信号線の電圧補正方法の実施形態２＞
まず、本発明の表示装置の実施形態２については、前述の実施形態１に示した表示装置（図１、図２及び図６参照）と同様の構成となっているので、ここでは詳細な説明を省略する。
【０１５５】
次いで、本実施形態の信号線の電圧補正方法について説明する。
【０１５６】
本実施形態の信号線の電圧補正方法は、前述の実施形態１の信号線の電圧補正方法と比較して、ＴＦＴメモリ２１−１〜２１−ｎのドレイン電極に入力する第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２の各位相の変化を異ならせたものであり、前述の実施形態１の信号線の電圧補正方法と同様に、ＴＦＴメモリ２１−１〜２１−ｎのいわゆるしきい値落ちを利用して、信号線ごとに電圧補正キャパシタンス２２−１〜２２−ｎに入力する補正用信号のパルス波形の電圧振り幅を設定している。
【０１５７】
次いで、本実施形態の信号線の電圧補正方法の具体例を図６を参照しつつ説明する。
【０１５８】
但し、ここでは、簡単のため、３本の信号線１１５−１〜１１５−３のうちのいずれか１本の信号線と走査線１１６−１との交差部に配置された３画素（画素ＰＩＸ１１〜ＰＩＸ１３）に係わる部位についてのみ説明する。
【０１５９】
本実施形態では、前述の実施形態１と同様に、画素電極に映像信号電圧を書き込んだ後、第１補正用ドレイン信号ＤＰ１の位相及び第２補正用ドレイン信号ＤＰ２の位相を変化させることにより、ＴＦＴメモリに与える電圧を一つのレベルから他の一つのレベルに変化させている。但し、本具体例では、プラス書き込みの画素に対しては書き込み時よりも電圧補正処理時の方が電圧が高くなり、マイナス書き込みの画素に対しては書き込み時よりも電圧補正処理時の方が電圧が低くなるように、位相を変化させた第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２を用いている。なお、第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２の電圧は制御回路１２により制御される。
【０１６０】
このような第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２を用いることにより、補正用信号の電圧振り幅ΔＶｂが大きくなる程、画素の表示状態がより明るくなる。即ち、表示状態を明るくする方向に変化させて表示ムラを改善することができる。但し、液晶層はノーマリブラック型であるものとする。
【０１６１】
即ち、ＴＦＴメモリ２１−１〜２１−３のしきい値調整量が大きいと、ＴＦＴメモリ２１−１〜２１−３のドレイン電極側から入力された第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２は、ＴＦＴメモリ２１−１〜２１−３で大きくしきい値落ちするため、ＴＦＴメモリ２１−１〜２１−３のソース電極側にはほとんど出てこず、ＴＦＴメモリ２１−１〜２１−３から電圧補正キャパシタンス２２−１〜２２−３への補正用信号の出力は極わずかな値となる。これにより、しきい値調整量が大きいＴＦＴメモリに電圧補正キャパシタンスを介して接続された信号線に対応する画素の明るさは、第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２の入力に係わらず、ほとんど変化しない。
【０１６２】
これとは逆に、ＴＦＴメモリ２１−１〜２１−３にしきい値調整処理を行わないと、ＴＦＴメモリ２１−１〜２１−３のドレイン電極側から入力された第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２は、ＴＦＴメモリ２１−１〜２１−３で若干しきい値落ちした後、ＴＦＴメモリ２１−１〜２１−３のソース電極側にあらわれ、ＴＦＴメモリ２１−１〜２１−３から電圧補正キャパシタンス２２−１〜２２−３へ補正用信号として出力される。さらに、この補正用信号が電圧補正キャパシタンス２２−１〜２２−３に入力され、補正用信号のパルス波形の電圧振り幅ΔＶｂに従って、画素電極１０４−１１〜１０４−１３の電圧補正量ΔＶが、前述の式（１）に基づく分だけ変化する。これにより、しきい値調整処理が行なわれなかったＴＦＴメモリに電圧補正キャパシタンスを介して接続された信号線に対応する画素の明るさは、第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２の入力に従って、明るくなる方向に変化する。
【０１６３】
具体例を示すと、表示装置の組立てが完了した後、まず、点灯検査（全面同一階調の表示を行い、表示ムラを確認する検査）を行う。ここでは、この点灯検査の結果、１本目の信号線１１５−１に対応する画素ＰＩＸ１１の表示が暗く、３本目の信号線１１５−３に対応する画素ＰＩＸ１３の表示が明るく、２本目の信号線１１５−２に対応する画素ＰＩＸ１２の表示が、画素ＰＩＸ１１の明るさと画素ＰＩＸ１３の明るさとの中間の明るさになっていることが検出されたものとする。
【０１６４】
続いて、検出された表示ムラを改善するため、信号線電圧補正部２０を用いて信号線の電圧補正方法を実施してしきい値調整処理を行い、ＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３のしきい値を適切な値に調整する。即ち、暗い表示ムラが発生する原因となっている１本目の信号線１１５−１に対応するＴＦＴメモリ２１−１に対しては、しきい値調整量が小さくなるように浅くしきい値調整処理してＴＦＴメモリ２１−１でのしきい値落ちを小さくする。これにより、第１補正用ドレイン信号ＤＰ１の電圧変化時に、画素ＰＩＸ１１の表示状態が画素ＰＩＸ１３の明るさと同程度まで明るくなる。また、明るい表示ムラが発生する原因となっている３本目の信号線１１５−３に対応するＴＦＴメモリ２１−３に対しては、しきい値調整量が大きくなるように深くしきい値調整処理してＴＦＴメモリ２１−１でのしきい値落ちを大きくする。これにより、画素ＰＩＸ１３の明るさを維持する。さらに、中間の明るさの表示ムラが発生する原因となっている２本目の信号線１１５−２に対応するＴＦＴメモリ２１−２に対しては、しきい値調整量が、ＴＦＴメモリ２１−１に対するしきい値調整量とＴＦＴメモリ２１−３に対するしきい値調整量との中間程度となるようにしきい値調整処理を行う。これにより、第２補正用ドレイン信号ＤＰ２の電圧変化時に、画素ＰＩＸ１２の表示状態が画素ＰＩＸ１１の明るさと同程度まで明るくなる。
【０１６５】
次いで、本実施形態の表示装置の電圧補正後の一動作例について説明する。
【０１６６】
ここでは、表示装置の電圧補正後の一動作例として、３つの画素ＰＩＸ１１〜ＰＩＸ１３への書き込み動作例について図６及び図７を参照しつつ説明する。
【０１６７】
図７は、本発明の信号線の電圧補正方法の実施形態２を示すタイミングチャートであり、横軸は時間を示し、縦軸は電圧を示す。なお、画素ＰＩＸ１１の画素電極の電位をｐｉｘ１１とし、画素ＰＩＸ１２の画素電極の電位をｐｉｘ１２とし、画素ＰＩＸ１３の画素電極の電位をｐｉｘ１３とする。
【０１６８】
より詳しくは、図７のタイミングチャートは、表示装置の表示ムラの状態に応じてＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３に対して適切な量（しきい値調整量）のしきい値調整処理をそれぞれ行い、ＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３の各しきい値が最適な値にそれぞれ調整された後の表示装置の動作例を説明するものである。
【０１６９】
さらに、図７（ａ）は、ソースドライバ１１１から出力され、補正用ゲート線２５ａに入力された補正用ゲート信号ＧＰを示す。この補正用ゲート信号ＧＰはＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３のゲート電極に印加する電圧信号である。図７（ｂ）は、ゲートドライバ１１３から出力され、１本目の走査線１１６−１に入力された走査線選択信号Ｇ１を示す。図７（ｃ）は、制御回路１２から出力され、セレクタ用走査線１２４−１に入力されたセレクタ信号ＳＥＬ１を示し、図７（ｄ）は、制御回路１２から出力され、セレクタ用走査線１２４−２に入力されたセレクタ信号ＳＥＬ２を示し、図７（ｅ）は、制御回路１２から出力され、セレクタ用走査線１２４−３に入力されたセレクタ信号ＳＥＬ３を示す。図７（ｆ）は、ソースドライバ１１１の１本目のソースドライバ出力線１１１−１から出力された映像信号ＳＩＧ１を示す。図７（ｇ）は、制御回路１２から出力され、第１補正用信号線２５ｂ１に入力された第１補正用ドレイン信号ＤＰ１を示し、図７（ｈ）は、制御回路１２から出力され、第２補正用信号線２５ｂ２に入力された第２補正用ドレイン信号ＤＰ２を示す。図７（ｉ）は、画素ＰＩＸ１１の画素電極の電位ｐｉｘ１１を示し、図７（ｊ）は、画素ＰＩＸ１２の画素電極の電位ｐｉｘ１２を示し、図７（ｋ）は画素ＰＩＸ１３の画素電極の電位ｐｉｘ１３を示し、各破線は、対向電極１０６の電位をそれぞれ示す。なお、図７（ａ）〜図７（ｋ）は同じ時間軸で図示されている。
【０１７０】
なお、本実施形態ではＴＦＴメモリとしてＰ型のＴＦＴを用いている。
【０１７１】
前述したしきい値調整処理を行った後、表示装置に映像を表示させる際には、ゲートドライバ１１３によって、１本目の走査線１１６−１に出力する走査線選択信号Ｇ１を、画素ＴＦＴ１０３−１１〜１０３−１３がオン状態になる値に切り換える（図７（ｂ）参照）。
【０１７２】
さらに、画素ＴＦＴ１０３−１１〜１０３−１３がオン状態になっている間に、制御回路１２によって、セレクタ用走査線１２４−１〜１２４−３に出力するセレクタ信号ＳＥＬ１〜ＳＥＬ３をセレクタスイッチＴＦＴ１１４−１〜１１４−３がオン状態になる値に順次切り換える（図７（ｃ）〜図７（ｅ）参照）。このとき、ソースドライバ１１１によって、映像信号ＳＩＧ１を、セレクタスイッチＴＦＴ１１４−１がオン状態になっている間は画素ＰＩＸ１１に書き込む値に（画素電極１０４−１１に印加する電圧に）、セレクタスイッチＴＦＴ１１４−２がオン状態になっている間は画素ＰＩＸ１２に書き込む値に（画素電極１０４−１２に印加する電圧に）、セレクタスイッチＴＦＴ１１４−３がオン状態になっている間は画素ＰＩＸ１３に書き込む値に（画素電極１０４−１３に印加する電圧に）、順次切り換える（図７（ｆ）参照）。即ち、セレクタスイッチ部１２０においては、図７（ｃ）〜図７（ｄ）に示すセレクタ信号ＳＥＬ１〜ＳＥＬ３を順次切り換えることにより３つのセレクタスイッチＴＦＴ１１４−１〜１１４−３のオン・オフ状態を制御して、映像信号ＳＩＧ１を３本の信号線１１５−１〜１１５−３に振り分けている。
【０１７３】
これにより、画素ＰＩＸ１１の画素電極の電位ｐｉｘ１１は、セレクタ信号ＳＥＬ１がオン状態になっているときの映像信号ＳＩＧ１の電圧に従って、図７（ｉ）に示すように、表示する映像に応じた値となっている。また、画素ＰＩＸ１２の画素電極の電位ｐｉｘ１２は、セレクタ信号ＳＥＬ２がオン状態になっているときの映像信号ＳＩＧ１の電圧に従って、図７（ｊ）に示すように、表示する映像に応じた値となっている。さらに、画素ＰＩＸ１３の画素電極の電位ｐｉｘ１３は、セレクタ信号ＳＥＬ３がオン状態になっているときの映像信号ＳＩＧ１の電圧に従って、図７（ｋ）に示すように、表示する映像に応じた値となっている。
【０１７４】
なお、本実施形態の表示装置は液晶駆動方法としてドット反転方式を用いている。そのため、図７（ｉ）〜図７（ｋ）に示すように、隣り合う画素間で、各画素電極１０４−１１〜１０４−１３に入力される映像信号の極性がプラスマイナス逆になっている。
【０１７５】
また、前記ドット反転駆動方式において、プラス書き込みの画素に対しては書き込み時よりも電圧補正処理時の方が電圧が低くなり、マイナス書き込みの画素に対しては書き込み時よりも電圧補正処理時の方が電圧が高くなるように、ＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３の各ドレイン電極に入力する補正用ドレイン信号としては、図７（ｇ）に示す第１補正用ドレイン信号ＤＰ１と図７（ｈ）に示す第２補正用ドレイン信号ＤＰ２とが用いられる。そのため、制御回路１２とＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３の各ドレイン電極との間を接続する補正用信号線としては、図７（ｇ）に示す第１補正用ドレイン信号ＤＰ１が入力される第１補正用信号線２５ｂ１と、図７（ｈ）に示す第２補正用ドレイン信号ＤＰ２が入力される第２補正用信号線２５ｂ２との２系統が用意されている。
【０１７６】
ここでは、画素電極への映像信号書き込み時から電圧補正処理時へと切り換わるタイミングである時刻Ｔ１１及び時刻Ｔ１２で、制御回路１２により、第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２の電位を変化させている。これにより、画素ＰＩＸ１１，ＰＩＸ１２，ＰＩＸ１３の各画素電極の電位ｐｉｘ１１，ｐｉｘ１２，ｐｉｘ１３は、時刻Ｔ１１及び時刻Ｔ１２の直後に、前述の式（１）で算出される値（電圧補正量ΔＶ）分だけ変化する。
【０１７７】
ここでは、図７(ｉ)に示すように電位ｐｉｘ１１がΔＶ１分だけ、図７(ｊ)に示すように電位ｐｉｘ１２がΔＶ２分だけ、図７（ｋ）に示すように電位ｐｉｘ１３がΔＶ３分だけそれぞれ変化する。但し、しきい値調整処理前の点灯検査で、１本目の信号線１１５−１に対応する画素ＰＩＸ１１の表示が暗く、３本目の信号線１１５−３に対応する画素ＰＩＸ１３の表示が明るく、２本目の信号線１１５−２に対応する画素ＰＩＸ１２の表示が、画素ＰＩＸ１１の明るさと画素ＰＩＸ１３の明るさとの中間の明るさであることが検出されたため、前述したしきい値調整処理によって、それぞれ対応するＴＦＴメモリのしきい値は適切な値に予め調整されている。即ち、画素ＰＩＸ１１に対応するＴＦＴメモリ２１−１には浅くしきい値調整処理が行なわれ、他のＴＦＴメモリ２１−２及びＴＦＴメモリ２１−３と比較してしきい値が低くなるように調整されている。また、画素ＰＩＸ１２に対応するＴＦＴメモリ２１−２には中くらいのしきい値調整処理が行なわれ、他のＴＦＴメモリ２１−１及びＴＦＴメモリ２１−３と比較してしきい値が中くらいになるように調整されている。画素ＰＩＸ１３に対応するＴＦＴメモリ２１−３には深くしきい値調整処理が行なわれ、他のＴＦＴメモリ２１−１及びＴＦＴメモリ２１−２と比較してしきい値が高くなるように調整されている。
【０１７８】
このようなしきい値調整処理が行なわれたことにより、表示装置で表示を行う際に、ＴＦＴメモリ２１−１〜２１−３の各ドレイン電極に入力された第１補正用ドレイン信号ＤＰ１または第２補正用ドレイン信号ＤＰ２が、ＴＦＴメモリ２１−１、ＴＦＴメモリ２１−２またはＴＦＴメモリ２１−３でいわゆるしきい値落ちをした後、補正用信号として電圧補正キャパシタンス２２−１〜２２−３に入力される。
【０１７９】
最終的には、時刻Ｔ１１時点での第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２の電圧変化による電位ｐｉｘ１１，ｐｉｘ１２，ｐｉｘ１３それぞれの電圧補正量ΔＶ１，ΔＶ２，ΔＶ３は、式（１）を用いて計算すると、ΔＶ１＞ΔＶ２＞ΔＶ３となる。
【０１８０】
即ち、ＴＦＴメモリのしきい値を適切に調整することによって、暗かったＰＩＸ１１およびＰＩＸ１２の明るさをＰＩＸ１３の明るさに一致させて表示ムラを補正することができる。
【０１８１】
以上説明した通り、本実施形態の表示装置及び信号線の電圧補正方法によれば、製造直後に表示ムラがあった場合においても、信号線ごとに設けられたＴＦＴメモリに適切なしきい値調整処理を行うことによって、ライン状の表示ムラを補正することができ、良好な表示を行う表示装置を得ることができる。これにより、従来は検査の結果に基づき不良品として処分されていた表示装置も、信号線の電圧を補正することによって良品として出荷することが可能となる。その結果、本実施形態によれば、表示装置の製造歩留まりを飛躍的に高めることができる。
【０１８２】
なお、前述の実施形態２に係わる表示装置には、図２に示すように、しきい値調整処理を行ってＴＦＴメモリ２１−ｋのしきい値を調整するために、メモリ選択ＴＦＴ２３−ｋ、シフトレジスタ２４−ｋ、及びプローバーの針をコンタクトさせるための複数のパッド（Ｇｗｒｉｔｅパッド２６ａ、Ｄｗｒｉｔｅパッド２６ｂ１、Ｄｗｒｉｔｅパッド２６ｂ２、Ｓｗｒｉｔｅパッド２６ｃ、ＴＲＧパッド２６ｄ及びＣＬＫパッド２６ｅ）といったしきい値調整処理用の構成が設けられている。しかしながら、このようなしきい値調整処理用の構成を設けずに、表示ムラが発生した際にこの表示ムラの程度に応じた時間や強度で、スポット状に絞った紫外線またはＸ線をＴＦＴメモリに選択的に照射することによってＴＦＴメモリのしきい値の調整を行ってもよい。この場合には、前記しきい値調整処理用の構成を省略することができるため、表示パネルの面積を大幅に減少させることができ表示装置を小型化することができる。
【０１８３】
また、前述の実施形態２では、ＴＦＴメモリとしてＰ型のＴＦＴを用いた場合について説明を行ったが、Ｐ型のＴＦＴの代わりにＮ型のＴＦＴを用いてもよい。
【０１８４】
さらに、前述の実施形態２で説明したしきい値調整処理を行わなくても良好な表示が得られる場合には、ＴＦＴメモリのドレイン電極に与える第１補正用ドレイン信号ＤＰ１及び第２補正用ドレイン信号ＤＰ２の出力をストップできるように、制御回路１２が構成されていてもよい。この場合には、表示装置の表示中の消費電力を減らすことができる。
【０１８５】
＜信号線駆動部の一実施形態＞
次に、本発明の信号線駆動部の一実施形態について図面を参照しつつ説明する。
【０１８６】
図８は、本発明の信号線駆動部の一実施形態を示すブロック図である。
【０１８７】
前述した表示装置及び信号線の電圧補正方法の実施形態１及び実施形態２では、信号線電圧補正部２０を表示パネル内にＴＦＴを用いて形成している。これに対し、本実施形態では、図８に示すように、信号線電圧補正部２０１をソースドライバ２０２と同一のＩＣチップ内に形成している。即ち、信号線駆動部２００は、同一のＩＣチップ内に形成された信号線電圧補正部２０１とソースドライバ２０２とを備えている。さらに、本実施形態では、信号線駆動部２００は、図１に示す制御回路１２と同様の構成及び機能を備えた制御回路２０３を備えており、この制御回路２０３もソースドライバ２０２と同一のＩＣチップ内に形成されている。
【０１８８】
例えば、ソースドライバ２０２がドライバＩＣのようなＩＣチップ内に形成されている場合には、図１に示すＴＦＴメモリ２１−１〜２１−ｎを半導体メモリ素子に置き換え、電圧補正キャパシタンス２２−１〜２２−ｎを半導体基板上に形成されるＭＯＳキャパシタンス等に置き換えることで、前述した信号線電圧補正部２０と同様の構成及び機能を備えた信号線電圧補正部２０１を前記ＩＣチップ内に形成することができる。
【０１８９】
なお、本実施形態では、しきい値調整処理として、半導体メモリ素子に高電圧を印加して、半導体メモリ素子のフローティングゲート中に電子注入処理を行うことにより、半導体メモリのしきい値を調整して信号線の電圧を補正する。
【０１９０】
本実施形態の信号線駆動部によれば、製造直後に表示ムラがあった場合においても、信号線ごとに設けられた半導体メモリ素子に適切なしきい値調整処理を行うことによって、ライン状の表示ムラを補正し改善することができる表示装置を得ることができる。これにより、従来は検査の結果に基づき不良品として処分されていた表示装置も、信号線の電圧を補正することによって良品として出荷することが可能となる。その結果、本実施形態によれば、表示装置の製造歩留まりを飛躍的に高めることができる。さらに、一般的な表示パネル（例えば画素アレイ部とゲートドライバとを備えた表示パネル）の構成を変更することなく、この一般的な表示パネルにＩＣチップ等の信号線駆動部２００を外付けするだけで、信号線の電圧補正を行うことが可能な表示装置を得ることができる。
【０１９１】
＜表示装置の実施形態３＞
本実施形態の表示装置は、前述した実施形態１及び実施形態２に示す表示装置と比較して、前記信号線電圧補正部が表示パネルに外付けされている点が異なっており、例えば図８に示す信号線駆動部が表示パネルに外付けされてなるものである。なお、表示装置の他の構成、信号線の電圧補正方法、及び表示状態を確認した後に必要に応じてしきい値を調整することについては、前述した実施形態１及び実施形態２の場合と同様であるため詳細な説明を省略する。また、本実施形態においても、信号線の電圧を補正する場合のみ、第２のスイッチング素子に印加する電圧をオン状態に切り換えてもよい。
【０１９２】
本実施形態の表示装置によれば、前述した実施形態１及び実施形態２に示す表示装置と同様の効果が得られ、さらに、一般的な表示パネル（例えば画素アレイ部とゲートドライバとを備えた表示パネル）の構成を変更することなく、この一般的な表示パネルにＩＣチップ等の信号線駆動部２００を外付けするだけで、信号線の電圧補正を行うことが可能な表示装置を得ることができる。
【産業上の利用可能性】
【０１９３】
本発明の表示装置、信号線の電圧補正方法、及び信号線駆動部は、アクティブマトリクス型の表示装置において表示ムラが発生した場合に活用できる。
【符号の説明】
【０１９４】
１２，２０３    制御回路
２０，２０１    信号線電圧補正部
２１−１〜２１−ｎ    ＴＦＴメモリ
２２−１〜２２−ｎ    電圧補正キャパシタンス
２３−１〜２３−ｎ    メモリ選択ＴＦＴ
２４−１〜２４−ｎ    シフトレジスタ
２５ａ    補正用ゲート線
２５ｂ１    第１補正用信号線
２５ｂ２    第２補正用信号線
２５ｃ    補正用ソース線
２５ｄ    補正用スタートパルス線
２５ｅ    補正用クロックパルス線
２６ａ    Ｇｗｒｉｔｅパッド
２６ｂ１，２６ｂ２    Ｄｗｒｉｔｅパッド
２６ｃ    Ｓｗｒｉｔｅパッド
２６ｄ    ＴＲＧパッド
２６ｅ    ＣＬＫパッド
１００    表示パネル
１０１    画素アレイ部
１０３−１１〜１０３−ｍｎ    画素ＴＦＴ
１０４−１１〜１０４−ｍｎ    画素電極
１０６    対向電極
１１１，２０２    ソースドライバ
１１１−１〜１１１−ｎ／３    ソースドライバ出力線
１１３    ゲートドライバ
１１４−１〜１１４−ｎ    セレクタスイッチＴＦＴ
１１５−１〜１１５−ｎ    信号線
１１６−１〜１１６−ｍ    走査線
１１８    共通電極
１２０，２０４    セレクタスイッチ部
１２４−１〜１２４−３    セレクタ用走査線
２００    信号線駆動部
ＤＰ１    第１補正用ドレイン信号
ＤＰ２    第２補正用ドレイン信号
Ｇ１〜Ｇｍ    走査線選択信号
ＧＰ    補正用ゲート信号
ＰＩＸ１１〜ＰＩＸｍｎ    画素
ＳＩＧ１〜ＳＩＧｎ／３    映像信号
ＳＥＬ１〜ＳＥＬ３    セレクタ信号
【図１】
2010276800.tif 000003
【図２】
2010276800.tif 000004
【図３】
2010276800.tif 000005
【図４】
2010276800.tif 000006
【図５】
2010276800.tif 000007
【図６】
2010276800.tif 000008
【図７】
2010276800.tif 000009
【図８】
2010276800.tif 000010
【図９】
2010276800.tif 000011
【図１０】
2010276800.tif 000012
【図１１】
2010276800.tif 000013