(57)【要約】【課題】ドライバＩＣを実装せずに、高価なパネルコンタクト治具を用いることなく検査することが可能な駆動回路アレイ基板及び駆動回路アレイ基板の検査方法を提供する。【解決手段】表示画素形成領域１１に接続されたデータ電圧印加回路１５、データ選択回路１６、ゲート選択回路１７、アノードドライバを駆動回路アレイ基板上に形成する。データ電圧印加回路１５、データ選択回路１６、ゲート選択回路１７、アノードドライバを用いて、表示画素形成領域１１内の発光素子の点灯検査、エージング検査及びトランジスタ特性の測定等の検査項目を、全てのドライバＩＣを実装せずに、かつ、高価なパネルコンタクト治具を多量に用いることなく検査することができる。【選択図】図３Ａ
2010231187.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された第１の方向に延在された複数の制御信号配線と、
前記基板上に形成され、第１の方向と異なる第２の方向に延在された複数の階調信号配線と、
前記基板上に形成され、前記各制御信号配線と前記各階調信号配線の交点近傍に配列された複数の画素と、
前記基板上に形成された駆動素子検査回路と、
を備え、
前記各画素は、駆動素子と、電流路の一端が前記駆動素子の電流路の一端と接続され且つ前記電流路の他端が前記階調信号配線と接続される選択素子と、を有する駆動回路を備え、
前記駆動素子検査回路は、前記複数の階調信号配線の各々に接続される複数の検査配線と、電圧源又は電流源を有する外部回路が接続するための給電配線と、電流路の一端が前記各検査配線と接続され且つ前記電流路の他端が前記給電配線と接続された複数の読取スイッチと、前記各読取スイッチを順次選択する検査配線選択回路と、を有し、
前記給電配線が前記外部回路に接続されたとき、該給電配線と、選択された前記読取スイッチと、前記検査配線と、前記階調信号配線と、を介して、前記駆動素子の電流路に電流を流すことを特徴とする駆動回路アレイ基板。
【請求項２】
前記画素は、前記駆動素子を駆動させると発光する発光素子を更に備え、
前記駆動回路アレイ基板は、前記基板上に形成された発光検査回路を更に備え、
前記発光素子検査回路は、前記複数の階調信号配線の各々に接続される複数の第１配線と、外部の電圧源又は電流源と接続するための第２配線と、外部の電圧源と接続するための第３配線と、前記駆動回路における前記駆動素子と前記選択素子と前記読取りスイッチと同一工程で形成され、電流路の一端が前記第１配線と接続され且つ前記電流路の他端が前記第２配線と接続された出力制御スイッチと、を有し、
前記第２配線が外部の電圧源又は電流源と接続され、前記第３配線が外部の電圧源と接続されたとき、前記第２配線と、前記出力制御スイッチと、前記検査配線と、前記階調信号配線と、を介して前記駆動素子の電流路に電流を流し、前記発光素子を発光させることを特徴とする請求項１に記載の駆動回路アレイ基板。
【請求項３】
前記第２の配線及び前記第３の配線は、前記発光素子の発光色毎に設けられていることを特徴とする請求項２に記載の駆動回路アレイ基板。
【請求項４】
前記制御信号配線に接続され、前記選択素子に制御信号を送信する制御信号供給回路を備えることを特徴とする請求項１乃至３のいずれか１項に記載の駆動回路アレイ基板。
【請求項５】
基板上に形成された第１の方向に延在された複数の制御信号配線と、
前記基板上に形成され、第１の方向と異なる第２の方向に延在された複数の階調信号配線と、
前記基板上に形成され、駆動素子と、電流路の一端が前記階調信号配線と接続され且つ前記電流路の他端が前記駆動素子のゲートと接続される選択素子と、を有する駆動回路と、前記駆動素子を駆動させると発光する発光素子と、を有し、前記各制御信号配線と前記各階調信号配線の交点近傍に配列された複数の画素と、
前記基板上に形成された駆動素子検査回路と、
前記基板上に形成された発光素子検査回路と、
を備え、
前記駆動素子検査回路は、前記複数の階調信号配線の各々に接続される複数の検査配線と、電圧源又は電流源を有する外部回路が接続するための給電配線と、電流路の一端が前記各検査配線と接続され且つ前記電流路の他端が前記給電配線と接続された複数の読取スイッチと、前記各読取スイッチを順次選択する検査配線選択回路と、を有し、
前記発光素子検査回路は、前記複数の階調信号配線の各々に接続される複数の第１配線と、外部の電圧源又は電流源と接続するための第２配線と、外部の電圧源と接続するための第３配線と、前記駆動回路における前記駆動素子と前記選択素子と同一工程で形成され、電流路の一端が前記第１配線と接続され且つ前記電流路の他端が前記第２配線と接続された出力制御スイッチと、を有し、
前記給電配線が前記外部回路に接続されたとき、該給電配線と、選択された前記読取スイッチと、前記検査配線と、前記階調信号配線と、を介して、前記駆動素子の電流路に電流を流し、
前記第２配線が外部の電圧源又は電流源と接続され、前記第３配線が外部の電圧源と接続されたとき、前記第２配線と、前記出力制御スイッチと、前記検査配線と、前記階調信号配線と、を介して前記駆動素子の電流路に電流を流して、発光素子を発光させることを特徴とする駆動回路アレイ基板。
【請求項６】
基板上に形成された第１の方向に延在された複数の制御信号配線と、
前記基板上に形成され、第１の方向と異なる第２の方向に延在された複数の階調信号配線と、
前記基板上に形成され、前記各制御信号配線と前記各階調信号配線の交点近傍に配列された複数の画素と、
前記基板上に形成された検査回路と、
を備え、
前記各画素は、駆動素子と、電流路の一端が前記駆動素子の電流路の一端と接続され且つ前記電流路の他端が前記階調信号配線と接続される選択素子と、を有する駆動回路を備え、
前記検査回路は、前記複数の階調信号配線の各々に接続される複数の検査配線と、電圧源又は電流源を有する外部回路が接続するための給電配線と、電流路の一端が前記各検査配線と接続され且つ前記電流路の他端が前記給電配線と接続された複数の読取スイッチと、前記各読取スイッチを順次選択する検査配線選択回路と、を有し、
前記給電配線が前記外部回路に接続されたとき、該給電配線と、選択された前記読取スイッチと、前記検査配線と、前記階調信号配線と、を介して、前記駆動素子の電流路に電流を流すことを特徴とする駆動回路アレイ基板の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（ElectroLuminescence）素子を用いた駆動回路アレイ基板及び駆動回路アレイ基板の検査方法に関する。
【背景技術】
【０００２】
一般に、有機ＥＬ素子は、アノード電極と、カソード電極と、これらの電極間に形成された電子注入層、発光層、正孔注入層、等を備える。有機ＥＬ素子では、発光層において正孔注入層から供給された正孔と電子注入層から供給された電子とが再結合することによって発生するエネルギーによって発光する。また、このような有機ＥＬ素子は、特許文献１に開示されているように、表示装置として用いられており、例えば各光学素子に設けられたＴＦＴ（Thin Film Transistor）等によって駆動されている。
【０００３】
このような表示装置では、製品出荷前のエージングや点灯検査は、ドライバＩＣ（Integrated Circuit）実装後、またはドライバＩＣ実装前のパネル上のドライバ接続用端子にプローブ等によって検査装置と電気的に接続することで実施されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１９５０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、従来のようにドライバＩＣを実装した後に、エージングや点灯検査を実施し、不良が発見されると製品として出荷することはできず、実装したドライバＩＣが無駄になるという問題がある。
【０００６】
また、ドライバＩＣ実装前に、パネル上のドライバ接続用端子（〜数百個）をプローブ等によって検査装置とフルコンタクトしようとすると、プローブ自体の価格が高額になる上に、プローブがパネルとコンタクトする際にかかる負荷（例えばプローブ１本当たり４ｇとすると、全体で数ｋｇとなり得る）が大きくなり、コンタクト用治具に剛性が必要になる。それに伴って治具自体も高額になる問題がある。
【０００７】
更に、ドライバＩＣ実装前に端子間ショート等の簡易的な駆動によってエージングや点灯検査を実施する事も可能だが、検査項目が限定されてしまう可能性があった。
【０００８】
このように、全てのドライバＩＣを実装せずに、かつ、高価なパネルコンタクト治具を多量に用いることなく検査することが可能な駆動回路アレイ基板、駆動回路アレイ基板の製造方法及び駆動回路アレイ基板の検査方法が求められている。
【０００９】
本発明は上述した問題を鑑みてなされたものであり、全てのドライバＩＣを実装せずに、かつ、高価なパネルコンタクト治具を多量に用いることなく検査することが可能な駆動回路アレイ基板及び駆動回路アレイ基板の検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の第１の観点に係る駆動回路アレイ基板は、
基板上に形成された第１の方向に延在された複数の制御信号配線と、
前記基板上に形成され、第１の方向と異なる第２の方向に延在された複数の階調信号配線と、
前記基板上に形成され、前記各制御信号配線と前記各階調信号配線の交点近傍に配列された複数の画素と、
前記基板上に形成された駆動素子検査回路と、
を備え、
前記各画素は、駆動素子と、電流路の一端が前記駆動素子の電流路の一端と接続され且つ前記電流路の他端が前記階調信号配線と接続される選択素子と、を有する駆動回路を備え、
前記駆動素子検査回路は、前記複数の階調信号配線の各々に接続される複数の検査配線と、電圧源又は電流源を有する外部回路が接続するための給電配線と、電流路の一端が前記各検査配線と接続され且つ前記電流路の他端が前記給電配線と接続された複数の読取スイッチと、前記各読取スイッチを順次選択する検査配線選択回路と、を有し、
前記給電配線が前記外部回路に接続されたとき、該給電配線と、選択された前記読取スイッチと、前記検査配線と、前記階調信号配線と、を介して、前記駆動素子の電流路に電流を流すことを特徴とする。
【００１１】
前記画素は、前記駆動素子を駆動させると発光する発光素子を更に備え、
前記駆動回路アレイ基板は、前記基板上に形成された発光検査回路を更に備え、
前記発光素子検査回路は、前記複数の階調信号配線の各々に接続される複数の第１配線と、外部の電圧源又は電流源と接続するための第２配線と、外部の電圧源と接続するための第３配線と、前記駆動回路における前記駆動素子と前記選択素子と前記読取りスイッチと同一工程で形成され、電流路の一端が前記第１配線と接続され且つ前記電流路の他端が前記第２配線と接続された出力制御スイッチと、を有し、
前記第２配線が外部の電圧源又は電流源と接続され、前記第３配線が外部の電圧源と接続されたとき、前記第２配線と、前記出力制御スイッチと、前記検査配線と、前記階調信号配線と、を介して前記駆動素子の電流路に電流を流し、前記発光素子を発光させる。
【００１２】
前記第２の配線及び前記第３の配線は、前記発光素子の発光色毎に設けられている。
【００１３】
前記制御信号配線に接続され、前記選択素子に制御信号を送信する制御信号供給回路を備える。
【００１４】
上記目的を達成するため、本発明の第２の観点に係る駆動回路アレイ基板は、
基板上に形成された第１の方向に延在された複数の制御信号配線と、
前記基板上に形成され、第１の方向と異なる第２の方向に延在された複数の階調信号配線と、
前記基板上に形成され、駆動素子と、電流路の一端が前記階調信号配線と接続され且つ前記電流路の他端が前記駆動素子のゲートと接続される選択素子と、を有する駆動回路と、前記駆動素子を駆動させると発光する発光素子と、を有し、前記各制御信号配線と前記各階調信号配線の交点近傍に配列された複数の画素と、
前記基板上に形成された駆動素子検査回路と、
前記基板上に形成された発光素子検査回路と、
を備え、
前記駆動素子検査回路は、前記複数の階調信号配線の各々に接続される複数の検査配線と、電圧源又は電流源を有する外部回路が接続するための給電配線と、電流路の一端が前記各検査配線と接続され且つ前記電流路の他端が前記給電配線と接続された複数の読取スイッチと、前記各読取スイッチを順次選択する検査配線選択回路と、を有し、
前記発光素子検査回路は、前記複数の階調信号配線の各々に接続される複数の第１配線と、外部の電圧源又は電流源と接続するための第２配線と、外部の電圧源と接続するための第３配線と、前記駆動回路における前記駆動素子と前記選択素子と同一工程で形成され、電流路の一端が前記第１配線と接続され且つ前記電流路の他端が前記第２配線と接続された出力制御スイッチと、を有し、
前記給電配線が前記外部回路に接続されたとき、該給電配線と、選択された前記読取スイッチと、前記検査配線と、前記階調信号配線と、を介して、前記駆動素子の電流路に電流を流し、
前記第２配線が外部の電圧源又は電流源と接続され、前記第３配線が外部の電圧源と接続されたとき、前記第２配線と、前記出力制御スイッチと、前記検査配線と、前記階調信号配線と、を介して前記駆動素子の電流路に電流を流して、発光素子を発光させることを特徴とする。
【００１５】
上記目的を達成するため、本発明の第３の観点に係る駆動回路アレイ基板の検査方法は、
基板上に形成された第１の方向に延在された複数の制御信号配線と、
前記基板上に形成され、第１の方向と異なる第２の方向に延在された複数の階調信号配線と、
前記基板上に形成され、前記各制御信号配線と前記各階調信号配線の交点近傍に配列された複数の画素と、
前記基板上に形成された検査回路と、
を備え、
前記各画素は、駆動素子と、電流路の一端が前記駆動素子の電流路の一端と接続され且つ前記電流路の他端が前記階調信号配線と接続される選択素子と、を有する駆動回路を備え、
前記検査回路は、前記複数の階調信号配線の各々に接続される複数の検査配線と、電圧源又は電流源を有する外部回路が接続するための給電配線と、電流路の一端が前記各検査配線と接続され且つ前記電流路の他端が前記給電配線と接続された複数の読取スイッチと、前記各読取スイッチを順次選択する検査配線選択回路と、を有し、
前記給電配線が前記外部回路に接続されたとき、該給電配線と、選択された前記読取スイッチと、前記検査配線と、前記階調信号配線と、を介して、前記駆動素子の電流路に電流を流すことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、基板上に形成された出力回路によって、発光駆動トランジスタの素子特性に応じた電圧値又は電流値を測定部で測定することによって、全てのドライバＩＣを実装せずに、かつ、高価なパネルコンタクト治具を多量に用いることなく検査することが可能な駆動回路アレイ基板及び駆動回路アレイ基板の検査方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】ドライバＩＣ実装前の駆動回路アレイ基板を示す図である。
【図２】ドライバＩＣ実装後の駆動回路アレイ基板を示す図である。
【図３Ａ】ゲート選択回路、データ電圧印加回路、検査配線選択回路を示す図であり、測定部に電圧源を備えたものである。
【図３Ｂ】ゲート選択回路、データ電圧印加回路、検査配線選択回路を示す図であり、測定部に電流源を備えたものである。
【図３Ｃ】ゲート選択回路、検査配線選択回路を示す図であり、測定部に電圧源を備えたものである。
【図４】光学素子駆動回路の等価回路図である。
【図５Ａ】書込動作を説明する図である。
【図５Ｂ】発光動作を説明する図である。
【図５Ｃ】有機ＥＬ素子作製前にトランジスタ特性の測定をする説明図である。
【図６】光学素子の構成例を示す平面図である。
【図７】図６に示すVII−VII線断面図である。
【図８】光学素子駆動回路の変形例を示す図である。
【図９】シフトレジスタ回路を示す図である。
【図１０】図９に示すシフトレジスタ回路のタイミングチャートを示す図である。
【図１１】トランジスタ特性の測定時におけるタイミングチャートを示す図である。
【図１２】ドライバＩＣ実装後の駆動回路アレイ基板を駆動するための全体構成の一例を示す概略ブロック図である。
【発明を実施するための形態】
【００１８】
本発明の実施形態に係る表示装置の製造方法及び表示装置の検査方法について、図を用いて説明する。本実施形態では、ボトムエミッション型の有機ＥＬ（ElectroLuminescence）素子を用いた駆動回路アレイ基板を例に挙げて説明する。
【００１９】
図１及び図２は実施形態に係る駆動回路アレイ基板１０の構成例を示す図である。図１はドライバＩＣ実装前の駆動回路アレイ基板１０を示す図であり、図２はドライバＩＣ実装後の駆動回路アレイ基板１０を示す図である。また、図３Ａ、図３Ｂはゲート選択回路とデータ電圧印加回路と検査配線選択回路を示す図である。図４は、光学素子の駆動回路の等価回路図である。図５Ａ〜Ｃは、光学素子３０の書き込み、発光動作などを説明する図である。図６は光学素子３０の平面図であり、図７は図６に示すVII−VII線断面図である。
【００２０】
駆動回路アレイ基板１０は、図１、図２に示すように、画素形成領域１１と、ゲートドライバ１２と、データドライバ１３、アノードドライバ１４と、データ電圧印加回路（発光素子検査回路）１５、データ選択回路（選択制御信号供給回路／駆動素子検査回路）１６と、ゲート選択回路（制御信号供給回路）１７と、を備える。画素形成領域１１は、ｎ行×ｍ列の光学素子３０を備える。また、データ電圧印加回路１５と、データ選択回路１６と、ゲート選択回路１７及びアノードドライバ１４とは、光学素子３０のエージング、点灯検査、トランジスタの特性の検査等に用いる出力回路であり、光学素子基板３１上に、光学素子基板３１の各辺に沿って形成されている。ゲートドライバ１２等を実装する前に光学素子駆動回路ＤＳと分断するため、図１に点線で示す切断線に沿って光学素子基板３１をレーザ又はガラスカットにより切断することで、出力回路（データ電圧印加回路１５と、データ選択回路１６と、ゲート選択回路１７）は、図２に示すように最終的な駆動回路アレイ基板１０からは除去される。
【００２１】
データ電圧印加回路１５は、図１に示すように、画素形成領域１１の一辺（後にデータドライバ１３が実装されない辺が好ましい）に設けられる。データ電圧印加回路１５を、後にデータドライバ１３が実装される辺と異なる辺に設けることが好ましい理由は、データ電圧印加回路１５をデータドライバ１３と同じ辺に設けると、データラインＬｄとデータドライバ１３、データラインＬｄとデータ電圧印加回路のコンタクトをする為の配線が煩雑になってしまう恐れがあるからである。データ電圧印加回路１５は、図３Ａ、図３Ｂに示すように、画素形成領域１１の一辺に行方向に並んで形成された検査用のデータ電圧供給配線（第２の配線）Ｌｔｄ（Ｌｔｄ１〜Ｌｔｄ３）と、画素形成領域１１の一辺に行方向に並んで形成された検査用ゲート配線（第３の配線）Ｌｔｇ（Ｌｔｇ１〜Ｌｔｇ３）と、データ電圧供給配線Ｌｔｄ及び検査用ゲート配線Ｌｔｇと交差するように列方向に並んで形成された検査配線（第１の配線）Ｌｔと、データ電圧供給配線と検査用データ配線との間に設けられた出力制御スイッチ（以下、出力制御トランジスタ）５１と、を備える。
【００２２】
出力制御トランジスタ５１は、例えばｎチャンネル型のＦＥＴ（Field Effect Transistor；電界効果トランジスタ）によって構成されたＴＦＴであり、例えば、ａ−Ｓｉからなる半導体層と、保護絶縁膜と、ドレイン電極と、ソース電極と、ｎ型不純物を含むａ−Ｓｉからなるオーミックコンタクト層と、ゲート電極と、を備えるアモルファスシリコンＴＦＴによって構成されている。出力制御トランジスタ５１は、光学素子駆動回路における第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２（選択素子）、発光駆動トランジスタ（駆動素子）Ｔｒ１３と同一工程で形成することができる。出力制御トランジスタ５１はドレイン電極とソース電極間に電流路を有し、電流路の一端をなすドレイン電極は検査配線Ｌｔに接続され、電流路の他端をなすソース電極はデータ電圧供給配線Ｌｔｄに接続され、ゲート電極は検査用ゲート配線Ｌｔｇに接続される。
【００２３】
検査配線Ｌｔは、画素形成領域１１のデータラインＬｄの本数と同じだけ設けられており、例えば画素形成領域１１において列方向にｍ個の光学素子３０が配置されている場合、検査配線Ｌｔはｍ本設けられる。また、検査配線Ｌｔは、それぞれ画素形成領域１１内のデータラインＬｄに接続されている。また、本実施形態では、データ電圧供給配線Ｌｔｄと検査用ゲート配線Ｌｔｇは、光学素子３０の赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に対応し、それぞれ３本設けられている。
データ電圧供給配線Ｌｔｄ１〜Ｌｔｄ３には、プローブを介して、電流源又は電圧源２２ａ、２２ｂ、２２ｃが接続される。電流源又は電圧源２２ａ、２２ｂ、２２ｃが接続されたとき、データ電圧供給配線Ｌｔｄ１〜Ｌｔｄ３に、電流源又は電圧源２２ａ、２２ｂ、２２ｃから、発光輝度階調に応じたＶｄ(red)、Ｖｄ(green)、Ｖｄ(blue)がそれぞれ供給される。
【００２４】
また、検査用ゲート配線Ｌｔｇ１〜３には、プローブを介して電圧源２１ａ、２１ｂ、２１ｃが接続される。電圧源が接続されたとき、当該電圧源から、出力制御トランジスタ５１をオン状態にするような電圧Ｖｇ(red)、Ｖｇ(green)、Ｖｇ(blue)がそれぞれ印加される。なお、データ電圧供給配線Ｌｔｄと、検査用ゲート配線Ｌｔｇと、を設ける数は任意である。
【００２５】
図３Ａ、図３Ｂに示すように、データ選択回路１６は、読取スイッチ（以下、読取トランジスタ）６１と、ハイレベル、又はローレベルの信号を供給する検査配線選択回路６２と、を備える。読取トランジスタ６１は、ｎチャンネル型のＦＥＴによって構成されたＴＦＴであり、例えば、ａ−Ｓｉからなる半導体層と、保護絶縁膜と、ドレイン電極と、ソース電極と、ｎ型不純物を含むａ−Ｓｉからなるオーミックコンタクト層と、ゲート電極と、を備えるアモルファスシリコンＴＦＴによって構成されている。読取トランジスタ６１は、光学素子駆動回路における第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３と同一工程で形成することができる。読取トランジスタ６１は、各検査配線Ｌｔに設けられており、検査配線Ｌｔがｍ本である場合、読取トランジスタ６１はｍ個設けられる。読取トランジスタ６１はドレイン電極とソース電極間に電流路を有し、読取トランジスタ６１のゲートは検査配線選択回路６２に接続されており、電流路の一端をなすドレイン電極が検査配線Ｌｔに接続されており、電流路の他端をなすソース電極は給電配線Ｌｔａに接続されている。給電配線Ｌｔａは、プローブを介して、外部の測定部１８ａ、１８ｂや測定制御回路１９に接続されている。
【００２６】
検査配線選択回路６２は、アモルファスシリコンＴＦＴを備える、いわゆるシフトレジスタ回路である。検査配線選択回路６２は、１列目の読取トランジスタ６１から、ｍ列目の読取トランジスタ６１まで、順次ハイレベル（オンレベルＯＮ）のパルスを出力する。シフトレジスタ回路は、例えば図９に示す構成であり、プローブを介して、検査信号入力端子６２ｙに外部の検査信号生成回路６２ｘが接続されて、当該検査信号生成回路６２ｘから制御信号が供給される。制御信号として、奇数段の信号出力トランジスタ７２のドレインに供給され出力信号ＯＵＴとなるクロック信号ＣＫ１、偶数段の信号出力トランジスタ７２のドレインに供給され出力信号ＯＵＴとなるクロック信号ＣＫ２、奇数段の入力トランジスタ７１のゲートに供給される信号φ１、偶数段の入力トランジスタ７１のゲートに供給される信号φ２、スタートパルス信号Ｐｓｔ、及び基準電圧Ｖｓｓが検査信号入力端子６２ｙへ供給される。このうち、スタートパルス信号Ｐｓｔは１番目の段ＲＳ（１）に供給される。図９に示すシフトレジスタの動作について、図１０のタイミングチャートに示す。なお、１つの段内において入力トランジスタ７１のソース、信号出力トランジスタ７２のゲート及びリセットトランジスタ７３のドレインに囲まれて接続された配線に形成された容量を、配線容量Ｃａと呼ぶ。図１０において、１Ｔの期間が１ライン期間であり、１Ｆの期間が１フレーム期間である。出力信号ＯＵＴがそれぞれ、読取トランジスタ６１に供給される。
【００２７】
ゲート選択回路１７は、画素形成領域１１の光学素子駆動回路ＤＳのゲートラインＬｇに接続されている。ゲート選択回路１７は、アモルファスシリコンＴＦＴを備える、いわゆるシフトレジスタ回路であり、１行目のゲートラインＬｇから、ｎ行目のゲートラインＬｇまで、順次ハイレベル（オンレベルＯＮ）のパルスを出力する。ゲート選択回路１７のシフトレジスタ回路も、検査配線選択回路６２とほぼ同様の構成であり、例えば図９に示す構成であって、プローブを介して、検査信号入力端子１７ｙに外部のゲート検査信号生成回路１７ｘから制御信号が供給される。制御信号として、奇数段の信号出力トランジスタ７２のドレインに供給され出力信号ＯＵＴとなるクロック信号ＣＫ１、偶数段の信号出力トランジスタ７２のドレインに供給され出力信号ＯＵＴとなるクロック信号ＣＫ２、奇数段の入力トランジスタ７１のゲートに供給される信号φ１、偶数段の入力トランジスタ７１のゲートに供給される信号φ２、スタートパルス信号Ｐｓｔ、及び基準電圧Ｖｓｓが検査信号入力端子１７ｙへ供給される。
また、アノードドライバ１４は、画素形成領域１１の光学素子駆動回路ＤＳのアノードラインＬａに接続されている。アノードドライバ１４は、アノードラインＬａをハイレベルＨ又はローレベルＬに設定する。
駆動回路アレイ基板１０の外部に設けられ、プローブを介して接続されている、ゲート検査信号生成回路１７ｘ、電圧源２１ａ、２１ｂ、２１ｃ、電流源又は電圧源２２ａ、２２ｂ、２２ｃ、測定部１８ａ、１８ｂ、測定制御回路１９及び検査信号生成回路６２ｘを総称して検査装置とよぶ。
【００２８】
本実施形態では、詳細に後述するように出力回路（データ電圧印加回路１５と、データ選択回路１６と、ゲート選択回路１７）を用いて、光学素子３０の点灯検査、エージング、光学素子３０の光学素子駆動回路ＤＳのトランジスタ特性の測定、等を行う。
【００２９】
ゲートドライバ１２は、ＩＣチップ等からなり、制御回路から出力される制御信号群に従って、画素形成領域１１の１行目のゲートラインＬｇからｎ行目のゲートラインＬｇへと順次ハイレベル（オンレベルＯＮ）のパルスを出力する。
【００３０】
データドライバ１３は、ＩＣチップ等からなる。データドライバ１３は、制御回路が受けた画像データの輝度階調値に従った電流値となるような階調電流を流す電流ドライバ、或いは画像データの輝度階調値に従った値の電流を流すための階調電圧を印加する電圧ドライバのいずれかであり、画像データに応じた電流又は電圧を印加する。
【００３１】
本実施形態では、点灯検査等を行い、出力回路を光学素子駆動回路ＤＳと分断するため切断線に沿って光学素子基板３１を切断した後、ゲートドライバ１２、データドライバ１３を光学素子基板３１上にチップオングラス等によって実装する。
【００３２】
画素形成領域１１は、光学素子基板３１上に、有機ＥＬ素子（光学素子）３０と光学素子３０をアクティブ動作させる光学素子駆動回路ＤＳとを有してマトリクス状に配置された、複数の画素を備える。画素形成領域１１では、光学素子基板３１上にそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に発する３つの光学素子３０を一組として、この組が行方向に繰り返し複数個、例えばｍ個配列されるとともに、列方向に同一色の光学素子が複数個、例えばｎ個配列されている。このようにＲＧＢの各色を発する光学素子がマトリクス状に、ｍ×ｎ個配列される。なお、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３光学素子３０はデルタ配列であってもよい。
【００３３】
有機ＥＬ素子３０は、図６及び図７に示すように、光学素子電極３４と、正孔注入層３６と、インターレイヤ３７と、発光層３８と、対向電極４０と、を備える。正孔注入層３６と、インターレイヤ３７と、発光層３８とが、それぞれ、電子や正孔がキャリアとなって輸送されるキャリア輸送層となる。キャリア輸送層は、列方向に配列された層間絶縁膜３５及び隔壁３９の間に配置されている。
【００３４】
光学素子駆動回路ＤＳは、図４に示すように、光学素子を選択する第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２（選択素子）、光学素子を駆動する発光駆動トランジスタ（駆動素子）Ｔｒ１３、キャパシタＣｓ、有機ＥＬ素子３０と、を備える。第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３は、例えば、それぞれアモルファスシリコンを有する半導体層を備える逆スタガ型のｎチャネル型ＴＦＴである。第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２及び発光駆動トランジスタＴｒ１３は、それぞれ、ドレイン電極とソース電極間にゲート電極に印加される電圧によって制御される電流路を有している。
【００３５】
光学素子駆動回路ＤＳは、複数のアノードライン（電流供給配線）Ｌａと、例えば接地電位等の基準電圧Ｖｓｓが印加され、全ての光学素子に対して単一の電極層により形成されたカソードである対向電極（第２電極）４０と、それぞれ所定列に配列された複数の光学素子駆動回路ＤＳに接続されたデータライン（階調信号配線）Ｌｄと、それぞれ所定行に配列された複数の光学素子駆動回路ＤＳの第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２を選択する複数のゲートライン（制御信号配線）Ｌｇと、に接続されている。
【００３６】
図６及び図７に示すように、第１選択トランジスタＴｒ１１のゲート電極１１ｇは、絶縁膜３３に設けられたコンタクトホールであるコンタクト部４２と第２選択トランジスタＴｒ１２のゲート電極１２ｇとを介してゲートラインＬｇに接続されており、アノードラインＬａは、第１選択トランジスタＴｒ１１のドレイン電極１１ｄ上に積層されることによってドレイン電極１１ｄに接続されている。また、第１選択トランジスタＴｒ１１のソース電極１１ｓは、絶縁膜３３に設けられたコンタクトホールであるコンタクト部４３を介してキャパシタ電極Ｃｓ１に接続されている。
【００３７】
また、第２選択トランジスタＴｒ１２のドレイン電極１２ｄは、光学素子電極（第１電極）３４を介して発光駆動トランジスタＴｒ１３のソース電極１３ｓに接続されており、ソース電極１２ｓは、絶縁膜３３に設けられたコンタクトホールであるコンタクト部４１を介してデータラインＬｄに接続される。また、第２選択トランジスタＴｒ１２のゲート電極１２ｇは、コンタクト部４２を介してゲートラインＬｇと接続される。
【００３８】
発光駆動トランジスタＴｒ１３のドレイン電極１３ｄはアノードラインＬａに接続されており、発光駆動トランジスタＴｒ１３のゲート電極１３ｇは、コンタクト部４４を介してキャパシタ電極Ｃｓ１と接続されており、更にキャパシタ電極Ｃｓ１を介して第１選択トランジスタＴｒ１１のソース電極１１ｓに接続されている。また、発光駆動トランジスタＴｒ１３のソース電極１３ｓは、光学素子電極３４と一部重なることによって接続されている。
【００３９】
キャパシタＣｓは、キャパシタ電極Ｃｓ１と、他方のキャパシタ電極として機能する光学素子電極３４と、キャパシタ電極Ｃｓ１と光学素子電極３４との間に介在する誘導体となる窒化シリコン等の絶縁膜３３によって構成される。
【００４０】
次に、ゲートドライバ１２、データドライバ１３が実装された状態での光学素子駆動回路ＤＳの書込動作と発光動作を説明する。
【００４１】
（書込動作）
図１２に示すように、ゲートドライバ１２は、外部から供給されるタイミング信号に基づいて制御回路２０から出力される制御信号群に従って１行目のゲートラインＬｇからｎ行目のゲートラインＬｇへと順次ハイレベル（オンレベルＯＮ）のパルスを出力する。また、アノードドライバ１４は、各行のゲートラインＬｇにオンレベルＯＮのパルスが出力されている期間（走査期間）、制御回路２０から出力される制御信号群に従ってアノードラインＬａをローレベルＬの電位に設定する。データドライバ１３は、外部から供給される階調信号に基づき、制御回路２０から出力される制御信号群に従って全列のデータラインＬｄに、階調信号に応じた、電圧値が基準電圧Ｖｓｓ以下の階調電圧、又はアノードラインＬａからデータドライバ１３側に引き込む方向に流れる階調電流を印加する。アノードラインＬａに設定されるローレベルＬの電位は、基準電圧Ｖｓｓと同電位或いはそれより低い。
【００４２】
このように、各行のゲートラインＬｇにオンレベルＯＮのパルスが出力されている期間、第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２はオン状態になる。これにより発光駆動トランジスタＴｒ１３のゲートとドレイン間が接続されて、発光駆動トランジスタＴｒ１３はダイオード接続状態とされる。そして、図５Ａに示すように、データドライバ１３から各列のデータラインＬｄに印加される階調電圧又は階調電流に応じて、データラインＬｄ及び第２選択トランジスタＴｒ１２を介して発光駆動トランジスタＴｒ１３のドレイン・ソース間に電流が流れる。これにより、発光駆動トランジスタＴｒ１３のゲートとソース間に、発光駆動トランジスタＴｒ１３のドレイン・ソース間に流れる電流の電流値に応じた電圧が印加される。
【００４３】
発光駆動トランジスタＴｒ１３のゲート電極１３ｇの電位はドレイン電極１３ｄの電位と等しいので、発光駆動トランジスタＴｒ１３のゲート−ソース間に電位差が生じ、データラインＬｄには、それぞれデータドライバから印加された階調電圧又は階調電流に従った電流値の電流Ｉが図５Ａに示す矢印方向に流れる。なお、走査期間では、アノードラインＬａの電位が基準電圧Ｖｓｓ以下であるため、有機ＥＬ素子３０のアノードの電位はカソードの電位と同電位又はそれより低い電位となり、有機ＥＬ素子３０にはゼロ電圧又は逆バイアス電圧が印加されていることになる。そのため、有機ＥＬ素子３０にはアノードラインＬａからの電流が流れない。
【００４４】
このとき光学素子３０のキャパシタＣｓの両端は、データドライバ１３により印加される、画像データの輝度階調値に応じた階調電圧又は階調電流に基づいて発光駆動トランジスタＴｒ１３のドレイン電極１３ｄからソース電極１３ｓに流れる電流Ｉの電流値に従った電圧になる。すなわち、光学素子３０のキャパシタＣｓには、有機ＥＬ素子３０の発光駆動トランジスタＴｒ１３のドレイン・ソース間に画像データに従った電流Ｉを流すのに必要な発光駆動トランジスタＴｒ１３のゲート−ソース間の電位差を生じさせる電荷がチャージされる。
【００４５】
（発光動作）
ゲートドライバ１２からゲートラインＬｇに出力されるパルスがオンレベルＯＮからオフレベルＯＦＦに切り替わり、そしてアノードドライバ１４によりアノードラインＬａの電位がローレベルＬからハイレベルＨに切り替わる。ゲートラインＬｇに第１選択トランジスタＴｒ１１のゲート及び第２選択トランジスタＴｒ１２のゲートにオフレベルＯＦＦ（ローレベル）の走査信号電圧が印加される。アノードラインＬａに設定されるハイレベルＨの電位は、基準電圧Ｖｓｓ及びローレベルＬより十分高い電位を有する。
【００４６】
このため、図５Ｂに示すように、非選択状態の行の第２選択トランジスタＴｒ１２がオフ状態になり、第２選択トランジスタＴｒ１２に電流が流れない。更に、第１選択トランジスタＴｒ１１がオフ状態になり、キャパシタＣｓは、その一端及び他端によりチャージされた電荷を保持し続けて、発光駆動トランジスタＴｒ１３はオン状態を維持し続ける。つまり、発光駆動トランジスタＴｒ１３のゲート−ソース間電圧値Ｖｇｓが保持される。そのため、発光期間でも、発光駆動トランジスタＴｒ１３は画像データに従った電流値の電流を流し続けるので、発光期間の電流Ｉの電流値は、書込期間の電流Ｉの電流値に等しくなる。発光期間の間、発光駆動トランジスタＴｒ１３を流れる電流Ｉは有機ＥＬ素子３０に流れて、有機ＥＬ素子３０が流れる電流Ｉの電流値に従った輝度で発光する。このようにして、有機ＥＬ素子３０は画像データに応じた輝度階調で発光する。
【００４７】
本実施形態では、上述した書込動作、発光動作と同様の動作を、データ電圧印加回路１５と、データ選択回路１６と、ゲート選択回路１７とを用いることによって行い、これによって点灯検査、エージング検査、トランジスタ特性の測定を行う。
【００４８】
次に、本実施形態における点灯検査、エージング検査、及び、トランジスタ特性の測定について説明する。
（点灯検査）
図３Ａ、図３Ｂに示すように、点灯検査では、まず、プローブを介して、データ電圧供給配線Ｌｔｄ１〜Ｌｔｄ３に電流源又は電圧源２２ａ、２２ｂ、２２ｃが接続され、検査用ゲート配線Ｌｔｇ１〜３に電圧源２１ａ、２１ｂ、２１ｃが接続され、検査信号入力端子６２ｙに検査信号生成回路６２ｘ、検査信号入力端子１７ｙにゲート検査信号生成回路１７ｘが、それぞれ接続される。そして、検査信号生成回路６２ｘにより、検査配線選択回路６２の全出力がローレベルＬになるように制御（例えば、図９に示されるシフトレジスタ回路においては、スタートパルス信号Ｐｓｔをローレベルに保つよう制御する）して、全ての読取トランジスタ６１をオフ状態に設定する。
次いで、光学素子駆動回路ＤＳについて、上述した書込動作と発光動作とを行い、点灯状態を確認する。点灯検査では、白色・灰色・黒色・赤色・青色・緑色などを表示させて、点欠陥（滅点・輝点）、線欠陥（全滅線・全輝線・途中滅線・途中輝線）が無いこと、隣接光学素子間の輝度ばらつきが基準値内（例えば、４％以内）であること、面内の輝度ばらつきが基準値内（例えば、１０％以内）であること等の検査項目について検査を行う。以下、ｓ行の赤（Ｒ）色の光学素子３０を点灯検査する場合を例に挙げる。
【００４９】
まず、書込動作時は、ゲート選択回路１７から、１行目のゲートラインＬｇからｎ行目のゲートラインＬｇへと順次ハイレベル（オンレベルＯＮ）のパルスが出力される。ここでｓ行のゲートラインＬｇにオンレベルＯＮのパルスが出力されている期間（走査期間）中、アノードドライバ１４よりｓ行のアノードラインＬａの電位がローレベルＬに設定される。アノードラインＬａに設定されるローレベルＬの電位は、基準電圧Ｖｓｓと同電位或いはそれより低い。
【００５０】
この走査期間中、同時に検査用ゲート配線Ｌｔｇ（ここでは例えばＬｔｇ１）に、ハイレベル（オンレベル）の信号が供給され、出力制御トランジスタ５１がオン状態にされる。また、データ電圧供給配線Ｌｔｄ（ここでは例えばＬｔｄ１）に、電流源又は電圧源２２ａ、２２ｂ、２２ｃから所望の発光輝度階調に従った電流又は電圧を印加する。
【００５１】
この際、光学素子駆動回路ＤＳの第１選択トランジスタＴｒ１１及び第２選択トランジスタＴｒ１２はオン状態にされており、アノードラインＬａから発光駆動トランジスタＴｒ１３、第２選択トランジスタＴｒ１２を介してデータ電圧供給配線Ｌｔｄへ、データ電圧供給配線Ｌｔｄから印加した電圧または電流に応じた電流が流れる。これにより、上述した図５Ａに示すように、発光駆動トランジスタＴｒ１３のゲートとソース間にドレイン・ソース間に流れる電流の電流値に応じた電圧が印加される。
【００５２】
なお、走査期間では、有機ＥＬ素子３０のアノードの電位はカソードの電位と同電位か、それより低い電位となり、有機ＥＬ素子３０にはアノードラインＬａからの電流が流れない。光学素子３０のキャパシタＣｓには、発光駆動トランジスタＴｒ１３のドレイン・ソース間にデータ電圧供給配線Ｌｔｄから印加された電圧又は電流に応じた、所望の輝度階調に従った電流を流すのに必要な発光駆動トランジスタＴｒ１３のゲート−ソース間の電位差を生じさせる電荷がチャージされる。
【００５３】
次に、発光動作を行う。
【００５４】
発光動作においては、ゲート選択回路１７から、ゲートラインＬｇに出力されるパルスがオンレベルＯＮからオフレベルＯＦＦに切り替わり、アノードドライバ１４によりアノードラインＬａの電位がローレベルＬからハイレベルＨに切り替わる。これにより、第１選択トランジスタＴｒ１１のゲート及び第２選択トランジスタＴｒ１２のゲートがオフ状態にされる。
【００５５】
また、同時に検査用ゲート配線Ｌｔｇ（ここでは例えばＬｔｇ１）にも、ローレベル（オフレベル）の信号が供給され、出力制御トランジスタ５１がオフ状態にされる。
【００５６】
このため、図５Ｂに示すように、非選択状態の行の第２選択トランジスタＴｒ１２がオフ状態になり、第２選択トランジスタＴｒ１２に電流が流れない。更に、第１選択トランジスタＴｒ１１がオフ状態になり、キャパシタＣｓは、その一端及び他端によりチャージされた電荷を保持し続けて、発光駆動トランジスタＴｒ１３はオン状態を維持し続ける。これにより、発光駆動トランジスタＴｒ１３はデータ電圧供給配線Ｌｔｄから印加された電圧又は電流に応じた、所望の輝度階調に従った電流値の電流を流し続ける。これにより、データ電圧供給配線Ｌｔｄから印加された電圧又は電流に応じた輝度階調で有機ＥＬ素子３０は発光する。
点灯状態を目視で確認し、点欠陥、線欠陥が無いこと、隣接光学素子間の輝度ばらつきが基準値内であること、面内の輝度ばらつきが基準値内であること等の検査項目について検査を行い、ＯＫ／ＮＧ判定を行う。
【００５７】
（エージング検査）
エージング検査では、高温（例えば、６０℃）の環境下において上記の書込動作、発光動作を行い、所望のエージング効果が得られる時間（例えば、１時間）だけ光学素子３０を発光させて、その後、上記点灯検査基準を満たしているか、消費電力、輝度、色度座標値が初期仕様範囲内であるか等の検査を行う。
【００５８】
以上の書込動作、発光動作を行うことによって、所望の光学素子３０が正常に発光するか否かを検査することができる。上述したように本実施形態では、ゲートラインＬｇのオン／オフをゲート選択回路１７によって行い、発光駆動トランジスタＴｒ１３への書込をデータ電圧印加回路１５によって行う。これにより、各光学素子３０を点灯させるために、各配線全てにプローブを設けることなく、点灯検査、エージング検査を行うことが可能となる。
【００５９】
（トランジスタ特性の測定）
特性測定では、上述した書込動作と同様の動作を行うことにより、発光駆動トランジスタＴｒ１３に流れる電流値と、電圧値とを測定する。以下、ｓ行ｔ列の赤（Ｒ）色の光学素子３０の発光駆動トランジスタＴｒ１３のトランジスタ特性を測定する場合を例に挙げる。
【００６０】
ｓ行ｔ列の赤（Ｒ）色の光学素子３０の発光駆動トランジスタＴｒ１３のトランジスタ特性の測定時における、データ選択回路１６、ゲート選択回路１７のタイミングチャートを図１１に示す。
トランジスタ特性の測定では、まず、プローブを介して、検査用ゲート配線Ｌｔｇ１〜３に電圧源２１ａ、２１ｂ、２１ｃが接続され、検査信号入力端子６２ｙに検査信号生成回路６２ｘ、検査信号入力端子１７ｙにゲート検査信号生成回路１７ｘがそれぞれ接続され、給電配線Ｌｔａに測定部１８ａが接続される。そして、全てのデータ電圧供給配線Ｌｔｄへの電圧又は電流の印加を遮断するとともに、全ての検査用ゲート配線Ｌｔｇへローレベル（オフレベル）の信号を印加するように制御して、全ての出力制御トランジスタ５１をオフ状態に設定する。図３Ａに示すように、測定部１８ａは、電圧を出力する電圧源と、電流測定用の抵抗と、電流測定用の抵抗の両端間の電圧を測定する電圧計と、を有し、測定制御回路１９に接続されている。
次いで、ｓ行のゲートラインＬｇにオンレベルＯＮのパルスが出力されている期間（走査期間）、アノードドライバ１４によりｓ行のアノードラインＬａの電位がローレベルＬに設定される。この走査期間中、データ選択回路１６の検査配線選択回路６２から、ハイレベルの信号がｔ列の読取トランジスタ６１に供給され、読取トランジスタ６１がオン状態にされる。
【００６１】
そして、図３Ａに示すように、測定部１８ａによって、給電配線Ｌｔａ及び読取トランジスタ６１を介して、検査配線Ｌｔに所定の電圧を供給する。測定部１８ａは、電圧計により電流測定用の抵抗の両端間の電圧を測定することで、このときに給電配線Ｌｔａに流れる電流の電流値を測定する。
このとき、ｓ行の各画素の光学素子駆動回路ＤＳが書込動作状態に設定されて、当該光学素子駆動回路ＤＳの発光駆動トランジスタＴｒ１３がダイオード接続状態となっている。したがって、測定部１８ａによって電圧源から所定の電圧を供給したとき、給電配線Ｌｔａ、読取トランジスタ６１、検査配線Ｌｔ、データラインＬｄ及び第２選択トランジスタＴｒ１２を介して、発光駆動トランジスタＴｒ１３のドレイン・ソース間に電流が流れる。測定部１８ａは、電圧計により測定される電流測定用の抵抗の両端間の電圧の電圧値に基づいて、検査配線Ｌｔに流れる電流値を求める。
また、測定部１８ａの電圧源から出力する電圧の電圧値を可変にして、供給する電圧の電圧値を複数の値にしたときに検査配線Ｌｔに流れる電流の電流値を測定することで、発光駆動トランジスタＴｒ１３の素子特性に応じた電流電圧特性を測定するようにしてもよい。
また、図３Ａにおいては検査配線Ｌｔに電圧を供給したときに検査配線Ｌｔに流れる電流を測定することとしたが、図３Ｂに示すように、検査配線Ｌｔに所定の電流値の電流を供給し、そのときの検査配線Ｌｔの電圧を測定することとしてもよい。この場合、測定部１８ｂは、電流を出力する電流源と、給電配線Ｌｔａの電圧を測定する電圧計と、を有する。この場合においても、測定部１８ｂの電流源から出力する電流の電流値を可変にして、供給する電流の電流値を複数の値にしたときの給電配線Ｌｔａの電圧を測定することで、発光駆動トランジスタＴｒ１３の素子特性に応じた電流電圧測定を測定するようにしてもよい。測定制御回路１９は、例えば、測定部１８ａ、１８ｂによって得られた測定値を基準値と比較して発光駆動トランジスタＴｒ１３の正常・異常を判断して、駆動回路アレイ基板１０の良否を判定する。また、得られた発光駆動トランジスタＴｒ１３の電流電圧特性に基づいて、当該駆動回路アレイ基板１０により形成された表示パネルの駆動条件を補正するようにしてもよい。また、測定制御回路１９によって発光駆動トランジスタＴｒ１３の異常が検出されたとき、その結果に基づいて駆動回路アレイ基板１０のリペアを行うようにしても良い。
【００６２】
なお、走査期間では、有機ＥＬ素子３０のアノードの電位はカソードの電位と同電位か、それより低くなり、有機ＥＬ素子３０にはアノードラインＬａからの電流が流れない。すなわち、このとき有機ＥＬ素子３０が形成されていなくても、全く同じ動作となる。したがって、図５Ｃに示すとおり、有機ＥＬ素子３０作製前であっても上述したトランジスタ特性の測定を行うことができる。
【００６３】
以下、有機ＥＬ素子３０の構成を説明する。
【００６４】
各光学素子の光学素子基板３１上には、ゲート導電層をパターニングしてなる第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３のゲート電極１１ｇ，１２ｇ，１３ｇが形成されている。更に、各光学素子の光学素子基板３１上には、キャパシタＣｓの一方のキャパシタ電極Ｃｓ１が形成され、列方向に沿って延びるデータラインＬｄが形成されており、更にこれらを覆うように、ゲート絶縁膜やキャパシタの誘電体として機能する絶縁膜３３が形成される。
【００６５】
有機ＥＬ素子３０が光学素子基板３１側から表示光を出射するボトムエミッション型である場合、キャパシタ電極Ｃｓ１及び光学素子電極３４は酸化錫が添加された酸化インジウム（Indium Thin Oxide；ＩＴＯ）や酸化亜鉛ドープされた酸化インジウム（Indium Zinc Oxide）等の透明電極となり、コンタクト部４４において発光駆動トランジスタＴｒ１３のゲート電極１３ｇがキャパシタ電極Ｃｓ１と重なるように形成されている。
【００６６】
絶縁膜３３は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から形成され、データラインＬｄと、ゲート電極１２ｇ，１３ｇと、キャパシタ電極Ｃｓ１と、を覆うように光学素子基板３１上に形成される。絶縁膜３３にはコンタクトホールとしてのコンタクト部が形成され、ゲート導電層とソースドレイン層とのコンタクトを図る。
【００６７】
第１選択トランジスタＴｒ１１、第２選択トランジスタＴｒ１２、発光駆動トランジスタＴｒ１３は、それぞれｎチャネル型のＴＦＴである。それぞれのトランジスタは図７に示すように光学素子基板３１上に形成される。図７に示すように、第２選択トランジスタＴｒ１２は、ａ−Ｓｉからなる半導体層１２１と、保護絶縁膜１２２と、ドレイン電極１２ｄと、ソース電極１２ｓと、ｎ型不純物を含むａ−Ｓｉからなるオーミックコンタクト層１２４，１２５と、ゲート電極１２ｇと、を備える。また、発光駆動トランジスタＴｒ１３は、ａ−Ｓｉからなる半導体層１３１と、保護絶縁膜１３２と、ドレイン電極１３ｄと、ソース電極１３ｓと、ｎ型不純物を含むａ−Ｓｉからなるオーミックコンタクト層１３４，１３５と、ゲート電極１３ｇと、を備える。なお、図示は省略しているが、第１選択トランジスタＴｒ１１も第２選択トランジスタＴｒ１２と同様の構成となっている。
【００６８】
各トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３において、ゲート電極は、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等の少なくともいずれかから選択された不透明なゲート導電層から形成される。また、ドレイン電極、ソース電極はそれぞれ例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒ等のソース−ドレイン導電層から形成されている。また、ドレイン電極及びソース電極と半導体層との間にはそれぞれ低抵抗性接触のため、オーミックコンタクト層が形成される。
【００６９】
光学素子電極（アノード電極）３４は、透光性を備える導電材料、例えば酸化錫が添加された酸化インジウム（Indium Thin Oxide；ＩＴＯ）や酸化亜鉛ドープされた酸化インジウム（Indium Zinc Oxide）等から構成される。
【００７０】
層間絶縁膜３５は、絶縁性材料、例えばシリコン窒化膜から形成される。層間絶縁膜３５には開口部３５ａが形成されており、開口部３５ａによって光学素子電極３４及び対向電極４０との間に介在する発光層３８、つまり光学素子３０の発光領域が画される。更に隔壁３９には列方向（図３Ａ、図３Ｂの上下方向）に延びる溝状の開口部３９ｂが複数の光学素子３０にわたって形成されている。
【００７１】
隔壁３９は、絶縁材料、例えばポリイミド等の感光性樹脂を硬化してなり、層間絶縁膜３５上に形成される。隔壁３９は、図６に示すようにストライプ状に形成されており、開口部３９ｂを備える。隔壁３９は、製造工程中、行方向に隣接する互いに異なる色を発する光学素子３０に流出しないように仕切っており、発光層３８の混色を防止する。なお、隔壁３９の平面形状は、これに限られず格子状であってもよい。
【００７２】
正孔注入層３６は、光学素子電極３４上に形成され、発光層３８に正孔を供給する機能を有する。正孔注入層３６は正孔（ホール）注入、輸送が可能な有機高分子系の材料や低分子系の材料、或いは無機化合物を有している。
【００７３】
インターレイヤ３７は、正孔注入層３６上に形成される。インターレイヤ３７は、正孔注入層３６の正孔注入性を抑制して発光層３８内において電子と正孔とを再結合させやすくする機能を有し、発光層３８の発光効率を高めるために設けられている有機化合物層である。
【００７４】
発光層３８は、インターレイヤ３７上に形成されている。発光層３８は、アノード電極とカソード電極との間に電圧を印加することにより光を発生する機能を有する。発光層３８は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。
【００７５】
また、対向電極（カソード電極）４０は、ボトムエミッション型の場合、発光層３８側に設けられ、導電材料、例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料からなる層と、この層上に積層されたＡｌ等の光反射性導電層を有する積層構造であり、トップエミッション型の場合、発光層３８側に設けられ、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料からなる光透過性低仕事関数層と、１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光透過性導電層を有する透明積層構造である。本実施形態では、対向電極４０は複数の光学素子３０に跨って形成される単一の電極層から構成され、例えば接地電位である基準電圧（共通電圧）Ｖｓｓが印加されている。
【００７６】
このように本実施形態の駆動回路アレイ基板では、検査用のデータ電圧印加回路１５と、データ選択回路１６と、ゲート選択回路１７を形成し、これらを用いることにより、ドライバＩＣを実装せずに点灯検査等を行うことが可能である。また、データ電圧印加回路をデータ電圧供給配線と、検査用ゲート配線と、検査配線と、これらに接続されたトランジスタとから構成することにより、各データラインにそれぞれプローブをコンタクトさせずに、所望のデータラインに電圧を供給することができる。このため、プローブの本数を減少させることができ、表示パネルにかかる負荷を低減させることが可能であり、更に多数のプローブを支える高価なパネルコンタクト治具等を用いずに検査を行うことが可能である。
【００７７】
本発明は上述した実施形態に限られず様々な変形及び応用が可能である。
上述した実施形態では、ゲートラインＬｇに選択信号を供給するゲート選択回路１７と、データラインＬｄに階調信号を供給するためのデータ電圧印加回路１５とデータ選択回路１６とを、備える構成を例に挙げて説明したが、ゲート選択回路１７、データ電圧印加回路１５、データ選択回路１６のいずれか一つ、もしくはいずれか二つだけを検査用の回路として形成することも可能である。例えば、図３Ｃに示すように、ゲート選択回路１７とデータ選択回路１６との２つの検査用回路を備える構成であれば、有機ＥＬ素子３０作製前であっても有機ＥＬ素子３０作製後であっても、トランジスタ特性の測定を行うことができる。
上述した実施形態では、有機ＥＬ素子を例に挙げて説明したが、これに限らず液晶表示素子であってもよい。その場合、光学素子とはバックライトを含んだ液晶表示素子をさす。
【００７８】
上述した実施形態では、ボトムエミッション型の有機ＥＬ素子を例に挙げて説明したが、これに限らずトップエミッション型であってもよい。有機ＥＬ素子３０が対向電極４０側から表示光を出射するトップエミッション型である場合、対向電極４０はＩＴＯ等の透明電極となるが、キャパシタ電極Ｃｓ１は透明である必要がないので、キャパシタ電極Ｃｓ１はゲート導電層をパターニングすることによって発光駆動トランジスタＴｒ１３のゲート電極１３ｇと一括して且つ一体的に形成することができる。ゲート導電層は、フォトリソグラフィによって一括してパターニングすることができるので、トップエミッション型であれば、これらの部材の製造工程を簡略化することができる。更に、駆動回路アレイ基板は、モノカラーであっても良い。
【００７９】
なお、上述した実施形態では、有機ＥＬ素子が正孔注入層、インターレイヤ、発光層の３層からなる構成を例に挙げて説明したが、これに限らず、例えば正孔注入層及び発光層のみのように２層構造でもよく、発光層が正孔注入層を兼ねた単層構造でもよく、４層以上の層構造であってもよい。
【００８０】
また、上述した実施形態では、トランジスタは逆スタガ型の場合を例に挙げて説明したが、これに限らずコプラナ型であってもよい。
【００８１】
また、上述した各実施形態では、有機ＥＬ素子を発光させる点灯回路は３つのトランジスタを備える例を挙げて説明したが、これに限らず、図８に示すように２つのトランジスタを備えるものであってもよく、４つ以上のトランジスタを備えるものであってもよい。
【００８２】
上述した実施形態では、データ電圧印加回路１５、データ選択回路１６、ゲート選択回路１７を実装前に切断する構成を例に挙げたが、これらの回路が最終的な駆動回路アレイ基板に影響を与えない場合は、切断しなくとも良い。
【符号の説明】
【００８３】
１０・・・駆動回路アレイ基板、１１・・・画素形成領域、１２・・・ゲートドライバ、１３・・・データドライバ、１４・・・アノードドライバ、１５・・・データ電圧印加回路、１６・・・データ選択回路、１７・・・ゲート選択回路、１８・・・測定部、３０・・・光学素子、３１・・・光学素子基板、３３・・・絶縁膜、３４・・・光学素子電極、３５・・・層間絶縁膜、３６・・・正孔注入層、３７・・・インターレイヤ、３８・・・発光層、３９・・・隔壁、４０・・・対向電極、Ｌａ・・・アノードライン、Ｌｇ・・・ゲートライン、Ｌｄ・・・データライン、Ｌｔｄ・・・データ電圧供給配線、Ｌｔｇ・・・検査用ゲート配線、Ｌｔ・・・検査配線、Ｔｒ１１・・・第１選択トランジスタ、Ｔｒ１２・・・第２選択トランジスタ、Ｔｒ１３・・・発光駆動トランジスタ
【図１】
2010231187.tif 000003
【図２】
2010231187.tif 000004
【図３Ａ】
2010231187.tif 000005
【図３Ｂ】
2010231187.tif 000006
【図３Ｃ】
2010231187.tif 000007
【図４】
2010231187.tif 000008
【図５Ａ】
2010231187.tif 000009
【図５Ｂ】
2010231187.tif 000010
【図５Ｃ】
2010231187.tif 000011
【図６】
2010231187.tif 000012
【図７】
2010231187.tif 000013
【図８】
2010231187.tif 000014
【図９】
2010231187.tif 000015
【図１０】
2010231187.tif 000016
【図１１】
2010231187.tif 000017
【図１２】
2010231187.tif 000018