(57)【要約】【課題】貫通電極におけるリークの発生を防止した電子デバイスを生産性良く製造することが可能な電子デバイス、及びその製造方法を提供することを目的とする。【解決手段】貫通電極５と接続配線４との接続部がリーク防止用の保護膜２３で覆われた電子デバイスを製造するに当たって、基板２に蓋９を接合するための接合膜８を形成する工程内で、保護膜２３を接合膜８と同じ材料を用いて一括して形成する。これにより、保護膜２３を別途形成する工程が不要となって生産性が向上する。【選択図】図２−２
2010225706.tif 000002
【特許請求の範囲】
【請求項１】
貫通電極と当該貫通電極に接続された配線とを備えた基板に電子部品が搭載され、前記貫通電極と前記配線との接続部に前記貫通電極におけるリークを防止するための保護膜が形成され、前記基板に接合膜を介して蓋が接合されることで前記電子部品が気密封止されて成る電子デバイスであって、
前記接合膜と前記保護膜とは、同一材料から成ることを特徴とする電子デバイス。
【請求項２】
前記接合膜と前記保護膜とは、導電性材料から成ることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記保護膜は、前記配線全体を覆うように形成されていることを特徴とする請求項１、又は２に記載の電子デバイス。
【請求項４】
貫通電極と当該貫通電極に接続された配線とを備えた基板に電子部品が搭載され、前記貫通電極と前記配線との接続部に前記貫通電極におけるリークを防止するための保護膜が形成され、前記基板に接合膜を介して蓋が接合されることで前記電子部品が気密封止されて成る電子デバイスの製造方法であって、少なくとも、
前記基板に前記接合膜を形成する工程内で前記保護膜を前記接合膜と同じ材料で一括して形成する保護膜形成工程を有することを特徴とする電子デバイスの製造方法。
【請求項５】
前記保護膜形成工程は、前記基板の表面に前記貫通電極と前記配線との接続部ならびに前記蓋の接合面を包括的に覆うように前記保護膜を一括して形成する工程と、
前記保護膜をパターニングして前記貫通電極と前記配線との接続部ならびに前記蓋の接合面に前記保護膜を残留させる工程と、を有することを特徴とする請求項４に記載の電子デバイスの製造方法。
【請求項６】
前記基板の表面に絶縁膜を形成する絶縁膜形成工程を有し、当該絶縁膜形成工程を前記保護膜形成工程よりも前に行うことを特徴とする請求項４、又は５に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス、及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、小型の電子部品を実装用の各種基板に実装した上で気密封止した所謂パッケージ型の電子デバイスが広く用いられている。このようなパッケージ型の電子デバイスにおいては、例えば、電子部品を実装する基板の一表面に電子部品を実装するための導体パターン（実装端子）が形成され、他表面に電子デバイス本体を外部機器側の回路基板に実装するための導電パターン（外部端子）が形成され、それらが基板の内部を貫通する貫通電極によって互いに電気的に接続されるといった構成が採用されている。
【０００３】
また、基板に実装された電子部品を気密封止する手段としては、基板とは別体の蓋部材を基板に接合して外部から遮断された閉鎖空間を形成するといったことが行われる。この点に関し、その際に用いられる接合技術としては、接合面に所定の接合膜を介在させたうえで行う陽極接合や加熱溶融接合などが挙げられ、近年では技術の向上に伴い、シリコンとガラスなどの異種材料同士の接合も可能となってきている。
【０００４】
ところで、以上のパッケージ型の電子デバイスでは、蓋部材を基板に接合することで気密空間が形成されているが、基板には貫通電極が設けられていることから、仮に貫通電極に構造上の不備（クラック等）があった場合には、電子デバイス内部と外部との間でリークが発生し、内部の気密状態が保たれなくなるという問題が生じる。そこで、この問題を解決する手段の一つとして、貫通電極と他の配線との接続部を絶縁性材料から成る保護膜で覆うことが提案されている。この構成によれば、仮に貫通電極に構造上の不備があったとしても、リーク経路は保護膜によって遮断されるため、リークが発生することはない。（例えば、特許文献１参照）
【０００５】
図３は、リーク防止用の保護膜を備えた従来の電子デバイスの一例として、電子部品に圧電振動素子を用いた圧電デバイスを示す上面図及びそのＡ−Ａ’断面図である。尚、上面図では、圧電デバイス内部の構成を分かり易くするため、一部の構成を透かして見た状態としてある（以下、類する上面図においては同様）。ここに示す圧電デバイスでは、表面に励振電極（不図示）が形成された圧電振動素子１が、セラミックスなどの絶縁性材料から成る箱型の基板２のキャビティー（凹部）２ａ内底面に設けられた圧電振動素子搭載パッド３上に搭載（実装）されており、圧電振動素子搭載パッド３から導出された接続配線４と、基板２の肉厚部に設けられた貫通電極５とを通じて、基板２の外底面に設けられた外部端子６と電気的に接続されている。
【０００６】
貫通電極５は、基板２に設けられた貫通孔５ａの内部に導電性部材５ｂを充填して形成されたもので、ここでは２ヶ所設けられている。
【０００７】
ここで、基板２には、その基板自体が内在的に持つ内部応力や、基板２の表面に形成された配線などの堆積物との間の発生する熱膨張係数の差に起因する応力によって反りが生じることがあり、その反りにより貫通電極５に応力が集中して構造的な欠陥（クラック等）が生じ、リークが発生する虞がある。そのような状況の中、ここに示す圧電デバイスにおいては、貫通電極５と接続配線４との接続部を覆うように絶縁性材料から成る保護膜７が形成されており、仮に貫通電極５を構成する導電性部材５ｂと貫通孔５ａ内壁との間に微小な隙間が存在していたとしても、その隙間が保護膜７により充填乃至は閉塞されることでリークが防止されるようになっている。
【０００８】
基板２の上端部には、金（Ａｕ）やシリコン酸化膜（ＳｉＯ２）などから成る接合膜８を介してシリコン、ガラス、金属などから成る平板状の蓋９が接合され、それによって形成された閉鎖空間内に圧電振動素子１が気密封止された状態となっている。
【０００９】
以上の圧電デバイスを製造するに当たっては、例えば、基板２に圧電振動素子搭載パッド３、接続配線４、貫通電極５などの各種配線を形成した上で、貫通電極５と接続配線４との接続部周辺（上面及び外周）に印刷法を用いて保護膜７を形成し、続いて、基板２の上端部に接合膜８を形成し、圧電振動素子搭載パッド３に圧電振動素子１を搭載した上で、基板２上端部の接合膜８上に蓋９を載置し、真空雰囲気中などの所定雰囲気中において接合膜８の材料に応じた所定の接合法（陽極接合法、加熱溶融接合法等）を用いて蓋９を基板２に接合する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第４０５７３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の電子デバイスにおいては、貫通電極５と接続配線４との接続部にリーク防止用の保護膜７を形成するに当たって、その形成を別工程として行っているため、その分、工数が増加するという問題点がある。
【００１２】
本発明は、上記問題点に鑑み、貫通電極におけるリークの発生を防止した電子デバイスを生産性良く製造することが可能な電子デバイス、及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
貫通電極と当該貫通電極に接続された配線とを備えた基板に電子部品が搭載され、前記貫通電極と前記配線との接続部に前記貫通電極におけるリークを防止するための保護膜が形成され、前記基板に接合膜を介して蓋が接合されることで前記電子部品が気密封止されて成る電子デバイスであって、前記接合膜と前記保護膜とは、同一材料から成る電子デバイスとする。
【００１４】
前記接合膜と前記保護膜とは、導電性材料から成る電子デバイスとされ得る。
【００１５】
前記保護膜は、前記配線全体を覆うように形成されている電子デバイスとされ得る。
【００１６】
貫通電極と当該貫通電極に接続された配線とを備えた基板に電子部品が搭載され、前記貫通電極と前記配線との接続部に前記貫通電極におけるリークを防止するための保護膜が形成され、前記基板に接合膜を介して蓋が接合されることで前記電子部品が気密封止されて成る電子デバイスの製造方法であって、少なくとも、前記基板に前記接合膜を形成する工程内で前記保護膜を前記接合膜と同じ材料で一括して形成する保護膜形成工程を有する電子デバイスの製造方法とする。
【００１７】
前記保護膜形成工程は、前記基板の表面に前記貫通電極と前記配線との接続部ならびに前記蓋の接合面を包括的に覆うように前記保護膜を一括して形成する工程と、前記保護膜をパターニングして前記貫通電極と前記配線との接続部ならびに前記蓋の接合面に前記保護膜を残留させる工程と、を有する電子デバイスの製造方法とされ得る。
【００１８】
前記基板の表面に絶縁膜を形成する絶縁膜形成工程を有し、当該絶縁膜形成工程を前記保護膜形成工程よりも前に行う電子デバイスの製造方法とされ得る。
【発明の効果】
【００１９】
本発明では、基板の表面に接合膜を形成する工程内において、貫通電極と他の配線との接続部にも接合膜を同時に形成し、それをリーク防止用の保護膜としているため、保護膜を別途形成する工程が不要となって工数が削減され、圧電デバイスの生産性が向上する。特に保護膜を金属などの導電性材料で形成すれば、保護膜が形成された領域の配線が実質的に太くなって配線抵抗が減少する。
【図面の簡単な説明】
【００２０】
【図１】本発明の電子デバイスを示す上面図及びそのＡ−Ａ’断面図
【図２−１】本発明の電子デバイスの製造方法を示す図
【図２−２】本発明の電子デバイスの製造方法を示す図
【図３】従来の電子デバイスを示す上面図及びそのＡ−Ａ’断面図
【発明を実施するための形態】
【００２１】
図１は、本発明の電子デバイスの一例として、電子部品に圧電振動素子を用いた圧電デバイスを示す上面図及びそのＡ−Ａ’断面図である。ここに示す圧電デバイスでは、表面に励振電極（不図示）が形成された圧電振動素子１が、シリコンから成る箱型の基板２のキャビティー（凹部）２ａ内底面に設けられた圧電振動素子搭載パッド３上に搭載（実装）され、圧電振動素子搭載パッド３から導出された接続配線４と、基板２の肉厚部に設けられた貫通電極５とを通じて、基板２の外底面に設けられた外部端子６と電気的に接続されている。
【００２２】
貫通電極５は、基板２に設けられた貫通孔５ａの内部に絶縁膜２１を介して導電性部材５ｂを充填したもので、本実施例では２ヶ所設けられている。
【００２３】
貫通孔５ａ内部の絶縁膜２１は、半導体材質である基板２との電気的接続（ショート）を避けるためのものであるが、絶縁膜２１は、貫通孔５ａ内部のみならず、圧電振動素子搭載パッド３、接続配線４、外部端子６などの各種配線と基板２との間にも形成されている。
【００２４】
基板２の外底面側に形成された絶縁膜２１の上には、各配線間に発生する静電容量（寄生容量）を減少させる目的で有機絶縁膜２２が形成され、絶縁膜２１が実質的に厚膜化されている。このように、有機絶縁膜２２は、圧電デバイスの各配線間に発生する静電容量を減少させるためのものであるが、その静電容量について更に言及すると、圧電振動素子１の安定した振動を作り出すためには、静電容量はより小さい方が望ましく、また、静電容量の値を大きく左右するのは、電極面積が比較的大きい外部端子６との間に発生する静電容量であることから、絶縁膜２１と有機絶縁膜２２は、外部端子６との距離を長くする意味でできるだけ厚い方が望ましい。しかしながら、絶縁膜（特に有機絶縁膜２２）の厚膜化によって静電容量は低減するものの、基板２には、絶縁膜が持つ残留応力によって、例えば、キャビティー２ａ内底面が山となる（盛り上がる）ように反りが発生してしまう。そのように基板２に反りが発生すると、貫通電極５を構成する導電性部材５ａが外部端子６側へ引っ張られ、それによって貫通電極５に数μｍレベルの隙間が生じてリークが発生する。
【００２５】
そのような状況の中、ここに示す圧電デバイスにおいては、貫通電極５と接続配線４との接続部周辺（上面及び外周）を覆うように保護膜２３が形成されており、仮に貫通電極５の導電性部材５ｂとその周囲を取り巻く絶縁膜２１との間、あるいは貫通電極５の貫通孔５ａ内壁と絶縁膜２１との間に微小な隙間が存在していたとしても、それらの隙間が保護膜２３により充填乃至は閉塞されることでリークが防止されるようになっている。
【００２６】
保護膜２３の材料は、基板２に蓋９を接合するために用いる接合膜８の材料と同一であり、例えば、蓋９を陽極接合法により接合する場合にはシリコン酸化膜（ＳｉＯ２）、加熱溶融接合法により接合する場合には金（Ａｕ）などである。
【００２７】
基板２の上端部には、保護膜２３と同一材料である金（Ａｕ）やシリコン酸化膜（ＳｉＯ２）などから成る接合膜８を介してシリコン、ガラス、金属などから成る平板状の蓋９が接合され、それによって形成された閉鎖空間内に圧電振動素子１が気密封止された状態となっている。
【００２８】
図２−１、２−２は、本発明の電子デバイスの製造方法を示す図で、各工程における電子デバイスの形成状態を断面図で示してある。以下、図１に示した電子デバイスを製造する方法について、図面を参照して詳細に説明する。
【００２９】
図２−１（ａ）は、基板にキャビティー（凹部）を形成する工程を示しており、ここでは、シリコンウェハから成る基板２の表面にフォトレジストをスピンコート法やスプレーコート法などを用いて塗布した後、フォトマスクを基板２上方に被せて紫外線露光を行い、感光領域のフォトレジストを現像液により除去することでレジストパターンを形成し、続いて、そのレジストパターンをエッチングマスクとして基板２を一定量エッチングし、キャビティー２ａを形成する。尚、使用後のレジストパターンは、アセトンなどの有機溶剤を用いて剥離する。また、フォトレジストは、ポジ型とネガ型の何れかを任意に選択可能であり、以降の類する工程においても同様である。
【００３０】
図２−１（ｂ）は、キャビティー内底面に貫通電極用の貫通孔を形成する工程を示しており、ここでは、前工程で基板２にキャビティー２ａを形成した手法に倣い、フォトリソグラフィーによって基板２の表面に貫通孔５ａの形成領域のみが開口されたレジストパターンを形成し、そのレジストパターンをエッチングマスクとして基板２をエッチングして貫通させ、貫通孔５ａを形成する。ここで、貫通孔５ａは、ドライエッチングとウェットエッチングを適宜利用することで、図に示すようなテーパー状に形成することが可能であり、このようなテーパー状の貫通孔５ａは、貫通孔５ａの外縁部に跨る配線（ここでは接続配線４）に応力が集中して断線するのを防止するなどの作用があるが、貫通孔５ａの形状はこれに限定されるものではない。
【００３１】
図２−１（ｃ）は、基板の表面に絶縁膜を形成する工程を示しており、ここでは、基板２を石英管炉の中などに入れ、高温で加熱することによって基板２の表層をシリコン酸化膜（ＳｉＯ２）へと変質させ、絶縁膜２１を形成する。
【００３２】
図２−１（ｄ）は、シリコン酸化膜上に有機絶縁膜を形成する工程を示しており、ここでは、基板２の外底面側の絶縁膜２１上にスピンコート法などを用いてポリイミドの前駆体であるポリアミド酸を成膜し、それが感光性のものであれば貫通孔５ａ直下の領域のみが開口されるようにフォトリソグラフィーによってパターニングし、その上でイミド化の熱処理を行って有機絶縁膜２２を形成する。尚、有機絶縁膜２２が非感光性ものである場合には、形成した有機絶縁膜２２上にレジストパターンを形成し、それをマスクとしてアッシングにより不要領域の有機絶縁膜２２を取り除くことで有機絶縁膜２２をパターニングしても良い。
【００３３】
図２−１（ｅ）は、絶縁膜上に配線の基礎となる共通電極膜を形成する工程を示しており、ここでは、この時点で外部へ露呈されている絶縁膜２１と有機絶縁膜２２の表面全体にスパッタリング法や真空蒸着法などを用いて金（Ａｕ）や銅（Ｃｕ）などの金属材料を堆積させ、共通電極膜３１を形成する。
【００３４】
図２−２（ｆ）は、共通電極膜上に電解メッキ用のマスクパターンを形成する工程を示しており、ここでは、共通電極膜３１の表面全体にスピンコーターやスプレーコーターを用いてフォトレジストを塗布し、フォトマスクを被せて紫外線露光を行った上で感光領域のフォトレジストを現像液によって除去し、電解メッキ膜を形成すべき所定の領域のみが開口された電解メッキ用のマスクパターン３２を形成する。
【００３５】
図２−２（ｇ）は、共通電極膜上に電解メッキ膜を形成する工程を示しており、ここでは、基板２全体を電解メッキ液内に浸漬させて電解メッキを行い、マスクパターン３２で覆われていない領域（圧電振動素子搭載パッド３、貫通孔５ａ内部、接続配線４、外部端子６に対応する領域）に金（Ａｕ）や銅（Ｃｕ）などの電解メッキ膜３３を堆積させた上でマスクパターン３２を剥離する。
【００３６】
尚、電解メッキ膜を部分的に厚くしたい場合には、以上の工程の後に厚くしたい領域のみが開口されたマスクパターンを改めて形成した上で再度電解メッキを行えばよい。このようなことが要求される状況としては、圧電振動素子１の振動領域を十分に確保する目的で圧電振動素子搭載パッド３を厚くしたり、貫通電極５におけるリークを防止する目的で貫通孔５ａ内部の導電性部材５ｂを増量したりする場合などが挙げられる。
【００３７】
以上によって、貫通孔５ａ内部が電解メッキ膜３３により充填されて貫通電極５となり、一方では共通電極膜３１の一部が実質的に厚膜化されて圧電振動素子搭載パッド３、接続配線４、外部端子６となる。尚、共通電極膜３１を剥離するに当たっては、フォトリソグラフィーによりレジストパターンを形成した上でそれをエッチングマスクとして不要領域の共通電極膜３１のみを除去する方法や、電解メッキ膜３３が形成された領域の膜厚がそうでない領域のそれよりも十分に厚いことを利用して電解メッキ膜と共通電極膜全体をそのまま一定量エッチングする方法などが採用される。
【００３８】
図２−２（ｈ）は、基板に接合膜を形成する工程を示しており、ここでは、蓋９を陽極接合法又は加熱溶融接合法により基板２に接合することを前提として、まず基板２の上面全体にスパッタリング法、真空蒸着法、ＣＶＤ法などを用いて接合膜８を成膜する。尚、接合膜８の材料は、接合方法が加熱溶融接合法であれば金（Ａｕ）、陽極接合法であればシリコン酸化膜（ＳｉＯ２）などである。
【００３９】
図２−２（ｉ）は、接合膜８をパターニングする工程を示しており、ここでは、まず接合膜８の表面全体にスピンコーターやスプレーコーターを用いてフォトレジストを塗布した上でフォトリソグラフィーによってパターニングし、基板２の上端部（接合面）と、貫通電極５と接続配線４との接続部周辺（上面及び外周）を覆うレジストパターンを形成する。その後、そのレジストパターンをエッチングマスクとして不要領域の接合膜８をエッチングにより除去した上でレジストパターンを剥離し、基板２の上端部と、貫通電極５と接続配線４との接続部周辺にのみ接合膜８を残留させる。
【００４０】
ここで貫通電極５と接続配線４との接続部周辺に残留した接合膜８は、貫通電極５におけるリークを防止するための保護膜２３として機能し、仮にこの時点で貫通電極５にクラック等が生じていた場合には、その隙間が保護膜２３で充填乃至は閉塞されてリークの発生が防止される。また、保護膜２３は、基板２の上端部に接合膜８を形成する工程内で一括して形成されるため、別途形成する工程は不要となる。尚、接合膜８のパターニングには必ずしもエッチングを用いる必要はなく、同様の作用が得られるのであればその他の手段を用いても構わない。
【００４１】
図２−２（ｊ）は、圧電振動素子を気密封止する工程を示しており、ここでは、基板２のキャビティー２ａ内底面に設けられた圧電振動素子搭載パッド３上に圧電振動素子１を搭載した上で、シリコンから成る平板状の蓋９を基板２の上端部（接合膜８上）に載置し、真空雰囲気中などの所定雰囲気中において接合膜８の材料に応じた接合方法（Ａｕであれば加熱溶融接合法、シリコン酸化膜であれば陽極接合法）を用いて蓋９を基板２に接合する。その後、以上の製造工程がウェハレベルで行われている場合には、最後にウェハを製品単位に分割して圧電デバイスが完成する。
【００４２】
尚、以上のように基板の表面に絶縁膜が形成された電子デバイスにおいては、絶縁膜の残留応力によって基板に反りが発生し、それが原因となって貫通電極におけるリークが発生し易いことから、絶縁膜を形成する前に保護膜を形成すると、保護膜によって塞がれた隙間が絶縁膜の応力によって再度開く虞があるため、保護膜の形成は、基板に絶縁膜（工程上許されるのであれば全ての絶縁膜）を形成した後に行うのがより効果的である。
【００４３】
また、以上の実施例では、保護膜２３を形成する際に接合膜８を基板２の一面全体に堆積させた上でそれをエッチングによりパターニングしているが、保護膜２３を接合膜８の形成工程内で一括して形成することができるのであれば、印刷法などを用いて初めから保護膜２３の形成予定領域と蓋９の接合面にのみ接合膜８を堆積させ、パターニングを省略しても良い。
【００４４】
また、以上の実施例では、接合膜８の材料を金（Ａｕ）やシリコン酸化膜（ＳｉＯ２）としているが、保護膜として機能するものであって尚且つ接合膜８を形成する工程内で一括して形成することが可能なものであれば、どのような材料を用いても構わない。
【００４５】
特に保護膜２３の材料として金属などの導電性材料を用いた場合には、保護膜２３が形成された領域の配線が実質的に太くなるため、配線抵抗が減少するといった効果が得られる。
【００４６】
また、保護膜２３は、貫通電極５と接続配線４との接続部の少なくとも一部を覆ってさえいれば少なからずその作用は得られるが、貫通電極５におけるリークを最も効果的に防止する意味では、接続部全体を完全に覆っているのが望ましく、更に配線抵抗を減少させる意味や配線自体の剥離を防止するといった意味では、貫通電極５と接続配線４との接続部のみならず接続配線４や圧電振動素子搭載パッド３などの配線全体を覆うように保護膜２３を形成するのがより好ましい。
【００４７】
また、保護膜２３の形成位置は、貫通電極５の端部の位置に依存するが、必ずしも実施例で示したように蓋９の接合面と同一面側でなくともよく、蓋９の接合面に接合膜８を形成する工程内で一括して形成が可能であれば、蓋９の接合面とは異なる面側（その対向面や側面等）であってもよい。
【００４８】
また、保護膜２３で覆うべき対象は、貫通電極５と接続配線４との接続部に限らず、貫通電極５とその他任意の配線との接続部全般が対象であり、例えば、貫通電極５が接続配線４を介さず圧電振動素子搭載パッド３と直接接続されているような場合には、貫通電極５と圧電素子搭載パッド３との接続部が対象となる。尚、この場合には、保護膜２３によって圧電素子搭載パッド３と圧電振動素子１との電気的接続が阻害されないよう配慮する必要があるが、保護膜２３を導電性材料で構成すれば、そのような心配はない。
【００４９】
また、本発明の製造方法は、実施例に示したような圧電デバイスに対してのみ有効なものではなく、少なくとも二つの部材を互いに組み付けて構成されるパッケージ型の電子デバイス全般に対して有効であり、例えば、電子部品を搭載する基板が平板状で蓋が箱型であるような電子デバイスに対しても適用が可能である。
【符号の説明】
【００５０】
１    圧電振動素子
２    基板
２ａ  キャビティー（凹部）
３    圧電振動素子搭載パッド
４    接続配線
５    貫通電極
５ａ  貫通孔
５ｂ  導電性部材
６    外部端子
７    保護膜
８    接合膜
９    蓋
２１  絶縁膜（シリコン酸化膜）
２２  有機絶縁膜
２３  保護膜
３１  共通電極膜
３２  マスクパターン
３３  電解メッキ膜
【図１】
2010225706.tif 000003
【図２−１】
2010225706.tif 000004
【図２−２】
2010225706.tif 000005
【図３】
2010225706.tif 000006