(57)【要約】【課題】微細化した場合でも電荷保持特性の劣化を可及的に防止することを可能にする。【解決手段】半導体基板１上に形成された第１絶縁膜２と、第１絶縁膜上に形成された第１窒化層４ａと、第１窒化層上に形成された第１酸窒化層４ｂと、第１酸窒化層上に形成された第２窒化層４ｃと、を有する電荷トラップ膜４と、電荷トラップ膜上に形成された第２絶縁膜１０と、第２絶縁膜上に形成された制御ゲート１１と、を備えている。【選択図】図６
2010177323.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に電荷トラップ膜を形成する工程と、
前記電荷トラップ膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜上に制御ゲートを形成する工程と、
を備え、
前記電荷トラップ膜を形成する工程は、
５５０℃以上の熱処理温度で前記第１絶縁膜上に第１窒化層を形成する工程と、
前記第１窒化層の表面を酸化処理して、前記第１窒化層上に第１酸窒化層を形成する工程と、
前記第１酸窒化層上に第２窒化層を形成する工程と、
を備えていることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項２】
前記第１酸窒化層の形成する際の酸化処理は、９５０℃以上の温度かつ１０秒以下の時間で行うことを特徴とする請求項１記載の不揮発性半導体記憶装置の製造方法。
【請求項３】
前記第１窒化層は、三配位の窒素結合を有し、窒素の第二近接原子として２個以上の窒素原子が存在することを特徴とする請求項１または２記載の不揮発性半導体記憶装置の製造方法。
【請求項４】
前記第２窒化層の形成は、５５０℃以上の温度で行い、その後、
前記第２窒化層の表面を酸化処理して、前記第２窒化層上に第２酸窒化層を形成する工程と、
前記第２酸窒化層上に第３窒化層を形成する工程と、
を更に備えていることを特徴とする請求項１乃至３のいずれかに記載の不揮発性半導体記憶装置の製造方法。
【請求項５】
前記第１窒化層を形成する工程は、
アモルファスシリコン層を形成する工程と、
前記アモルファスシリコン層を５５０℃以上の熱処理温度で窒化する工程と、
を備えていることを特徴とする請求項１乃至４のいずれかに記載の不揮発性半導体記憶装置の製造方法。
【請求項６】
制御ゲートと、層間絶縁膜とが交互に積層された積層構造を形成する工程と、
前記制御ゲートおよび前記層間絶縁膜が積層された面に直交する方向に沿って前記積層構造を貫通する開口を形成する工程と、
前記積層構造の開口内の側面を覆うように前記開口内に第１絶縁膜を形成する工程と、
前記積層構造とは反対側の前記第１絶縁膜の面を覆うように前記開口内に電荷トラップ膜を形成する工程と、
前記第１絶縁膜とは反対側の前記電荷トラップ膜の面を覆うように前記開口内に第２絶縁膜を形成する工程と、
前記電荷トラップ膜とは反対側の前記第２絶縁膜の面を覆うように前記開口内に半導体層を形成する工程と、
を備え、
前記電荷トラップ膜を形成する工程は、
５５０℃以上の熱処理温度で、前記第１絶縁膜の前記面を覆うように第１窒化層を形成する工程と、
前記第１絶縁膜とは反対側の前記第１窒化層の表面を酸化処理して、前記第１窒化層の前記表面に第１酸窒化層を形成する工程と、
前記第１窒化層とは反対側の前記第１酸窒化層の面を覆うように第２窒化層を形成する工程と、
を備えていることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項７】
半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成された第１窒化層と、前記第１窒化層上に形成された第１酸窒化層と、前記第１酸窒化層上に形成された第２窒化層と、を有する電荷トラップ膜と、
前記電荷トラップ膜上に形成された第２絶縁膜と、
前記第２絶縁膜上に形成された制御ゲートと、
を備えていることを特徴とする不揮発性半導体記憶装置。
【請求項８】
前記電荷トラップ膜は、前記第２窒化層上に形成された第２酸窒化層と、前記第２酸窒化層上に形成された第３窒化層と、を有していることを特徴とする請求項７記載の不揮発性半導体記憶装置。
【請求項９】
前記第１窒化層は、三配位の窒素結合を有し、窒素の第二近接原子として２個以上の窒素原子が存在することを特徴とする請求項７または８記載の不揮発性半導体記憶装置。
【請求項１０】
前記第１絶縁膜は、第１および第２絶縁層と、前記第１絶縁層と前記第２絶縁層との間に挟まれ、クーロンブロッケード条件を満たす導電性微粒子の層と、を備えていることを特徴とする請求項７乃至９のいずれかに記載の不揮発性半導体記憶装置。
【請求項１１】
前記電荷トラップ膜は、前記第１および第２絶縁膜との界面以外の膜中に酸素濃度のピークが存在していることを特徴とする請求項７乃至１０のいずれかに記載の不揮発性半導体記憶装置。
【請求項１２】
制御ゲートと、層間絶縁膜とが交互に積層され、前記制御ゲートおよび前記層間絶縁膜が積層された面に直交する方向に沿って形成された貫通孔を有する積層構造と、
前記積層構造の前記貫通孔内の側面を覆うように前記貫通孔内に形成された第１絶縁膜と、
前記積層構造とは反対側の前記第１絶縁膜の面を覆うように形成された第１窒化層
と、
前記第１絶縁膜とは反対側の前記第１窒化層の面を覆うように形成された第１酸窒
化層と、
前記第１窒化層とは反対側の前記第１酸窒化層の面を覆うように形成された第２窒
化層と、
を有する電荷トラップ膜と、
前記第１絶縁膜とは反対側の前記電荷トラップ膜の面を覆うように前記貫通孔内に形成された第２絶縁膜と、
前記電荷トラップ膜とは反対側の前記第２絶縁膜の面を覆うように前記貫通孔内に形成された半導体層と、
を備えていることを特徴とする不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
不揮発性記憶装置（不揮発性メモリともいう）とは、電流によって素子のヒューズを溶かしたり、絶縁体で囲まれた浮遊ゲートと呼ばれる電極に電荷を保持したり、あるいは物質自体に正負電荷を持続させることができる強誘電体等の性質を利用することによって、電源を切ってもデータを保持することを可能にした記録素子のことである。不揮発性メモリの種類としてはマスクＲＯＭやＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＰＲＡＭ、ＦｅＲＡＭ、ＲｅＲＡＭ等があり、中でもブロック単位の一括消去（フラッシュ）によりＥＰＲＯＭ系の弱点である書き込み消去の遅さを改善したＮＡＮＤ型フラッシュメモリ（以下、フラッシュＥＥＰＲＯＭともいう）の登場は、携帯機器、デジカメの市場拡大と相まって不揮発性メモリを一挙にＬＳＩ市場を寡占するまでに成長させ、生産される不揮発性メモリの大部分を占めている。
【０００３】
さて、フラッシュＥＥＰＲＯＭの基本素子構造は、周囲を絶縁膜で覆われたポリシリコンからなる浮遊ゲート（ＦＧ）、または周囲を絶縁膜で覆われたシリコン窒化膜からなる電荷トラップ膜を、トンネル絶縁膜上に有しているＭＯＮＯＳ(Metal-Oxide-Nitride-Oxide-Silicon)型、またはＳＯＮＯＳ(Silicon-Oxide-Nitride-Oxide-Silicon)型であることが最大の特徴である。電荷蓄積膜となる、浮遊ゲートまたは電荷トラップ膜上に電極間絶縁膜またはブロック絶縁膜を挟むように形成された制御ゲートに印加する電圧（制御電圧）を制御して、基板からトンネル絶縁膜を介して浮遊ゲートもしくは電荷トラップ膜に電子をＦＮ(Fowler-Nordheim)トンネリングで注入する（書き込み）、あるいは反対に浮遊ゲートからトンネル絶縁膜を通して電子を引き抜く（ＦＧ型、ＭＯＮＯＳ型、ＳＯＮＯＳ型における消去）、または電荷トラップ膜に正孔を注入し、電子と対消滅させたりすることにより（ＭＯＮＯＳ型、ＳＯＮＯＳ型における消去補助）、メモリセルの閾値を変動させている。
【０００４】
フラッシュメモリのさらなる市場拡大、新規市場開拓のためにも、低消費電力化、大容量化、高速化が求められており、研究開発が日夜進められている。ＭＯＳＦＥＴでは、低消費電力化、大容量化、高速化を実現する手法として微細化が採られてきたが、これはＦＧ型、ＭＯＮＯＳ型またはＳＯＮＯＳ型のメモリ素子にも当てはまり、各々を構成する絶縁膜の電気的膜厚を薄くしていけばよい。特に、ＭＯＮＯＳ型またはＳＯＮＯＳ型のメモリ素子は絶縁膜中に形成された欠陥準位に電荷をトラップするために保持特性に優れており、フラッシュメモリの将来構造として期待されている。
【０００５】
しかし、微細化に伴い、トンネル絶縁膜、電極間絶縁膜、またはブロック絶縁膜の膜厚が薄くなると、ＭＯＮＯＳ型またはＳＯＮＯＳ型のメモリ素子であっても保持特性が劣化する。これを改善するために、トンネル絶縁膜、電極間絶縁膜、またはブロック絶縁膜にＨｉｇｈ−ｋ材料を用い、電気的膜厚を薄くしつつ物理膜厚を厚くするのは一つの方法である。例えば、特許文献１には、浮遊ゲートとして不純物が導入された珪素膜を用い、電極間絶縁膜として窒化珪素膜と酸化珪素膜との積層構造を用い、制御ゲートとして不純物が導入された珪素膜を用いた半導体メモリが開示されている。
【特許文献１】特開平１０−２７０６６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、将来的にフラッシュメモリが多層構造や立体構造を採り、体積あたりのビットコストスケーリング開発が必要になってくると、微細化した場合の電荷保持特性の劣化を防止する策として、物理膜厚を厚くすることに頼ることは難しい。
【０００７】
本発明は、上記事情を考慮してなされたものであって、微細化した場合でも電荷保持特性の劣化を可及的に防止することのできるメモリセルを備えた不揮発性半導体記憶装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様による不揮発性半導体記憶装置の製造方法は、半導体基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜上に電荷トラップ膜を形成する工程と、前記電荷トラップ膜上に第２絶縁膜を形成する工程と、前記第２絶縁膜上に制御ゲートを形成する工程と、を備え、前記電荷トラップ膜を形成する工程は、５５０℃以上の熱処理温度で前記第１絶縁膜上に第１窒化層を形成する工程と、前記第１窒化層の表面を酸化処理して、前記第１窒化層上に第１酸窒化層を形成する工程と、前記第１酸窒化層上に第２窒化層を形成する工程と、を備えていることを特徴とする。
【０００９】
また、本発明の第２の態様による不揮発性半導体記憶装置の製造方法は、制御ゲートと、層間絶縁膜とが交互に積層された積層構造を形成する工程と、前記制御ゲートおよび前記層間絶縁膜が積層された面に直交する方向に沿って前記積層構造を貫通する開口を形成する工程と、前記積層構造の開口内の側面を覆うように前記開口内に第１絶縁膜を形成する工程と、前記積層構造とは反対側の前記第１絶縁膜の面を覆うように前記開口内に電荷トラップ膜を形成する工程と、前記第１絶縁膜とは反対側の前記電荷トラップ膜の面を覆うように前記開口内に第２絶縁膜を形成する工程と、前記電荷トラップ膜とは反対側の前記第２絶縁膜の面を覆うように前記開口内に半導体層を形成する工程と、を備え、前記電荷トラップ膜を形成する工程は、５５０℃以上の熱処理温度で、前記第１絶縁膜の前記面を覆うように第１窒化層を形成する工程と、前記第１絶縁膜とは反対側の前記第１窒化層の表面を酸化処理して、前記第１窒化層の前記表面に第１酸窒化層を形成する工程と、前記第１窒化層とは反対側の前記第１酸窒化層の面を覆うように第２窒化層を形成する工程と、を備えていることを特徴とする。
【００１０】
また、本発明の第３の態様による不揮発性半導体記憶装置は、半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された第１窒化層と、前記第１窒化層上に形成された第１酸窒化層と、前記第１酸窒化層上に形成された第２窒化層と、を有する電荷トラップ膜と、前記電荷トラップ膜上に形成された第２絶縁膜と、前記第２絶縁膜上に形成された制御ゲートと、を備えていることを特徴とする。
【００１１】
また、本発明の第４の態様による不揮発性半導体記憶装置は、制御ゲートと、層間絶縁膜とが交互に積層され、前記制御ゲートおよび前記層間絶縁膜が積層された面に直交する方向に沿って形成された貫通孔を有する積層構造と、前記積層構造の前記貫通孔内の側面を覆うように前記貫通孔内に形成された第１絶縁膜と、前記積層構造とは反対側の前記第１絶縁膜の面を覆うように形成された第１窒化層と、前記第１絶縁膜とは反対側の前記第１窒化層の面を覆うように形成された第１酸窒化層と、前記第１窒化層とは反対側の前記第１酸窒化層の面を覆うように形成された第２窒化層と、を有する電荷トラップ膜と、前記第１絶縁膜とは反対側の前記電荷トラップ膜の面を覆うように前記貫通孔内に形成された第２絶縁膜と、前記電荷トラップ膜とは反対側の前記第２絶縁膜の面を覆うように前記貫通孔内に形成された半導体層と、を備えていることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、微細化した場合でも電荷保持特性の劣化を可及的に防止することができる。
【発明を実施するための最良の形態】
【００１３】
まず、本発明の実施形態について説明する前に、本発明に至った経緯について説明する。
【００１４】
前述したように、将来的にフラッシュメモリが多層構造や立体構造を採り、体積あたりのビットコストスケーリング開発が必要になってくると、微細化した場合の保持特性の劣化を防止する策として、物理膜厚を厚くすることに頼ることは難しい。そこで、本発明者達は、電荷蓄積膜（以下、電荷トラップ膜ともいう）自体の保持特性を改善するための工夫が必要であると考えた。具体的には以下の２つの方法を考えた。
【００１５】
第１の方法について図１（ａ）、１（ｂ）を参照して説明する。保持特性が劣化する現象は、図１（ａ）に示すように、電荷蓄積膜とブロック絶縁膜との界面における欠陥を介して電荷が抜けること、または電荷蓄積膜中における欠陥を介して電荷がトンネル絶縁膜を通ってチャネル領域に抜けることが原因で生じる。そこで、本発明者達は、図１（ｂ）に示すように、電荷蓄積膜とブロック絶縁膜との界面における欠陥を低減するとともに、電荷蓄積膜中における欠陥を低減するために、電荷蓄積膜中のトラップ準位を確保したまま、電荷蓄積膜の絶縁性を向上させることにより、トラップ準位からの電荷抜けを抑えることを考えた。
【００１６】
次に、第２の方法について図２（ａ）、２（ｂ）を参照して説明する。保持特性が劣化する他の現象は、図２（ａ）に示すように、電荷蓄積膜に蓄積される電荷の中心（以下、荷電中心ともいう）が、電荷蓄積膜とトンネル絶縁膜との界面側にあるか、または電荷蓄積膜とブロック絶縁膜との界面側にあること原因である。そこで、本発明者達は、図２（ｂ）に示すように、荷電中心をトンネル絶縁膜との界面およびブロック絶縁膜との界面から離し、電荷が抜けるために必要な物理膜厚（電荷が感じる障壁）を増やすことを考えた。
【００１７】
次に、本発明の実施形態について以下に説明するが、以下の実施形態には、上記第１または第２の方法が用いられている。
【００１８】
（第１実施形態）
本発明の第１実施形態による不揮発性半導体記憶装置の製造方法を説明する。本実施形態の製造方法によって製造される半導体記憶装置は、ＭＯＮＯＳ型の不揮発性半導体メモリあって、複数のメモリセルを備えている。本実施形態のメモリの製造方法について、図３（ａ）乃至図６（ｂ）を参照して説明する。図３（ａ）乃至図６（ｂ）は、本実施形態の製造方法の製造工程断面図であって、図３（ａ）、図３（ｃ）、図３（ｅ）、図４（ａ）、図４（ｃ）、図５（ａ）、図５（ｃ）、図６（ａ）は、図３（ｂ）、図３（ｄ）、図３（ｆ）、図４（ｂ）、図４（ｄ）、図５（ｂ）、図５（ｄ）、図６（ｂ）と、それぞれ互いに直交する断面を示している。
【００１９】
まず、図３（ａ）、図３（ｂ）に示すように、所望の不純物をドーピングしたシリコン基板１を希ＨＦ処理し、シリコン基板１の表面を水素により終端化する。その後、このシリコン基板１を成膜装置のチャンバーに置く。続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板１の温度を７００℃にまで上げ、シリコン基板１から水素を完全に脱離させる。
【００２０】
次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２、分圧３ＴｏｒｒのＯ２の混合ガス雰囲気とし、シリコン基板１の表面を１０５０℃にして５０秒間維持する。これにより、図３（ｃ）、図３（ｄ）に示すように、シリコン基板１上にトンネル絶縁膜となるシリコン酸化膜２が形成される。
【００２１】
次に、ジクロルシラン（ＳｉＨ２Ｃｌ２）と、ＮＨ３とを用いてシリコン酸化膜２上にシリコン窒化層４ａを１ｎｍ堆積する。このときのシリコン基板１の温度は５５０℃以上であることが好ましい。本実施形態では、シリコン基板１の温度を例えば７００℃とする。続いて、チャンバー内を、例えば分圧が３０ＴｏｒｒのＮ２と、分圧が０．０３ＴｏｒｒのＯ２との混合ガス雰囲気とし、シリコン基板１の表面を９５０℃にして１０秒間維持する。これにより、図３（ｅ）に示すように、シリコン窒化層４ａの表面が酸化されて格子間シリコンが発生したシリコン酸窒化層４ｂが形成される。この時、シリコン窒化層４ａは面内方向（シリコン窒化層４ａの上面に平行な方向）に連続する層であって、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素となる構造を有している。本明細書では、三配位の窒素結合とは、１個の窒素原子に３個のシリコン原子が結合した状態を意味する。続いて、ジクロルシランとＮＨ３を用いてシリコン酸窒化層４ｂ上にシリコン窒化層４ｃを１ｎｍ堆積する。このときのシリコン基板１の温度は５５０℃以上であることが好ましい。本実施形態では、シリコン基板１の温度を例えば６３０℃とする。これにより、シリコン窒化層４ａ、シリコン酸窒化層４ｂ、シリコン窒化層４ｃの積層構造から成る電荷トラップ膜４が形成される。なお、シリコン窒化層４ｃもシリコン窒化層４ａと同様に、５５０℃以上の温度で形成されるため、面内方向に連続する層であって、良質なシリコン窒化層となる。
【００２２】
次に、素子分離加工のためのマスク材７を、ＣＶＤ(Chemical Vapor Deposition)法で堆積する（図４（ａ）、図４（ｂ））。その後、レジストマスク（図示せず）を用いたＲＩＥ(Reactive Ion Etching)法により、マスク材７、電荷トラップ膜４、トンネル絶縁膜２を順次エッチング加工してシリコン基板１の上面の一部の領域を露出させる。そして、さらにシリコン基板１の露出した領域をエッチングして、図４（ｂ）に示すように、深さ１００ｎｍの素子分離溝８を形成する。その後、上記レジストマスクを除去する。
【００２３】
次に、全面に素子分離用のシリコン酸化膜９を堆積して、素子分離溝８を完全に埋め込、う。その後、表面部分のシリコン酸化膜９をＣＭＰ(Chemical Mechanical Polishing)法を用いて除去して、シリコン酸化膜９の表面を平坦化する。このとき、マスク材７が露出する（図４（ｃ）、図４（ｄ））。
【００２４】
次に、露出したマスク材７を選択的にエッチング除去した後、シリコン酸化膜９の露出表面を希フッ酸溶液でエッチング除去する。その後、全面に厚さ１５ｎｍのアルミナ層１０ａをＡＬＤ(Atomic Layer Deposition)法を用いて堆積する。このとき、ＡＬＤ法を用いた成膜時の酸化剤により、アルミナ層に接する、電荷トラップ膜４の最上層であるシリコン窒化層４ｃが酸化されて、極薄のシリコン酸窒化層１０ｂが形成される。すなわち、このシリコン酸窒化層１０ｂと、アルミナ層１０ａとの２層構造を有する厚さ１６ｎｍのブロック絶縁膜１０が形成される（図５（ａ）、図５（ｂ））。
【００２５】
次に、ＣＶＤ法を用いて制御ゲートとなる、多結晶シリコン層、タングステンシリサイド層を順次堆積し、多結晶シリコン層と、タングステンシリサイド層との２層構造を有する厚さ１００ｎｍの導電膜１１を、制御ゲートとして形成する。さらに、ＲＩＥ法用のマスク材１２をＣＶＤ法で堆積する。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材１２、導電膜１１、ブロック絶縁膜１０、電荷トラップ膜４、トンネル絶縁膜２を順次エッチング加工して、ワード線方向の溝１３を形成する（図５（ｃ）、図５（ｄ））。これにより、電荷トラップ膜４および制御ゲート１１の形状が確定する。
【００２６】
最後に、マスク材１２、制御ゲート１１、ブロック絶縁膜１０、電荷トラップ膜４、トンネル絶縁膜２の露出した面に、電極側壁酸化膜と呼ばれるシリコン酸化膜１４を熱酸化法で形成する（図６（ａ）、図６（ｂ））。その後、イオン注入法を用いてソース／ドレイン領域１５ａ、１５ｂを形成し、さらに、全面を覆うように層間絶縁膜１６をＣＶＤ法で形成する（図６（ａ）、図６（ｂ））。その後は、周知の方法で配線層等を形成して不揮発性半導体メモリが完成する。
【００２７】
次に、本実施形態の第１比較例として、ブロック絶縁膜として、本実施形態の製造方法によって製造されるブロック絶縁膜と同じＥＯＴ(Equivalent Oxide Thickness)を有し、同じ捕獲電荷密度のシリコンリッチなシリコン窒化膜（Ｓｉ／Ｎが３／４より大きなシリコン窒化膜）を用いたＭＯＮＯＳ構造のキャパシタを作成する。このシリコンリッチなシリコン窒化膜は、ジクロルシランと、ＮＨ３との供給比を調整することで形成する。なお、ＭＯＮＯＳ構造のキャパシタとは、トンネル絶縁膜、電荷トラップ膜、およびブロック絶縁膜がこの順序で形成された３層構造を誘電体とし、下部電極として不純物が導入されたシリコン層、上部電極として制御ゲートであるキャパシタのことである。
【００２８】
本実施形態の製造方法によって製造されるＭＯＮＯＳ構造のキャパシタと、第１比較例のＭＯＮＯＳ構造のキャパシタに関するデータ保持特性を図７に示す。このデータ保持特性は、ブロック絶縁膜の膜厚を変えた場合に、一定量の電荷を電荷トラップ膜に蓄積させて一定時間経った後に、電荷トラップ膜に蓄積された電荷量がどの程度の割合で減少したかを示す特性である。図７に示す特性から、本実施形態では第１比較例に比べてブロック絶縁膜の膜厚の低下に対して、フラットバンド電圧のシフト量ΔＶｆｂが小さく、蓄積された電荷の減少量が少ないことがわかる。これは、本実施形態においては、電荷トラップ膜４として、絶縁性の高い高品質のシリコン窒化層４ａ、４ｃが用いられ、これらのシリコン窒化層４ａ、４ｃのバンドギャップ中に電荷が蓄積されることに加え、荷電中心がシリコン酸窒化層４ｂの近傍に存在することになるのでブロック絶縁膜またはトンネル絶縁膜から離れることにより、ブロック絶縁膜側またはトンネル絶縁膜側から抜ける電荷量が減少したためである。
【００２９】
なお、荷電中心は次のようにして求められる。ＭＯＮＯＳキャパシタにゲート電圧を印加すると、電荷トラップ膜に電荷が注入され、それに伴いフラットバンド電圧Ｖｆｂがシフトする。この時のシフト量をΔＶｆｂ、ゲート電圧を印加したことにより新たに捕獲された電荷の面密度をΔＱｔｒａｐ、ゲート側界面から測った荷電中心位置をＥＯＴで表した値をＺｅｆｆ、ＳｉＯ２膜の誘電率をεｏｘとすると、
ΔＶｆｂ＝−ΔＱｔｒａｐ×Ｚｅｆｆ／εｏｘ
となる。荷電中心ＺｅｆｆはΔＶｆｂとΔＱｔｒａｐを独立に評価すれば測定することが可能であり、ゲート電圧印加前におけるＭＯＮＯＳキャパシタのＣＶ特性をＣｉｎｉｔｉａｌ、このＭＯＮＯＳキャパシタに注入される電荷量をＱｉｎｊ、電荷量が注入されることによるＣＶ特性の変化量をΔＱｓｕｂとすれば、
Ｚｅｆｆ＝−εｏｘ×ΔＶｆｂ／（Ｑｉｎｊ−ΔＱｓｕｂ）
＝−εｏｘ×ΔＶｆｂ／（Ｑｉｎｊ＋∫ＣｉｎｉｔｉａｌｄＶ）
で表記することができる。この時、ＣＶ特性Ｃｉｎｉｔｉａｌの積分範囲は−ΔＶｆｂから０Ｖまでである（図８参照）。
【００３０】
また、本実施形態の製造方法においては、上記のような特徴があるため、電荷トラップ膜中の酸素の分布には特徴がある。そこで、第２比較例として、電荷トラップ膜として最初のシリコン窒化層（本実施形態のシリコン窒化層４ａに相当）を形成し、その後、ブロック絶縁膜を形成する場合を考える。これに対して、本実施形態においては、質の高いシリコン窒化層４ａを形成した後、このシリコン窒化層４ａの表面を酸化することによりシリコン窒化層４ａの表面にシリコン酸窒化層４ｂを形成し、このシリコン酸窒化層４ｂ上にシリコン窒化層４ｃを形成することにより３層構造の電荷トラップ膜４を形成し、この電荷トラップ膜上にブロック絶縁膜を形成している。
【００３１】
本実施形態と、第２比較例によって形成されるそれぞれの電荷トラップ膜に対して、電荷トラップ膜の表面側から分析した、電荷トラップ膜中の酸素濃度分布を図９に示す。この図９では、ブロック絶縁膜に接するシリコン窒化層、すなわち第２比較例におけるシリコン窒化層および本実施形態におけるシリコン窒化層４ｃは、層厚が０．５ｎｍの場合について示している。図９からわかるように、第２比較例においては、シリコン窒化層４の表面のみに酸素のピークがある。これに対し、本実施形態のようにシリコン窒化層４ａの形成後、表面を酸化してシリコン酸窒化層４ｂを形成し、その後、シリコン窒化層４ｃを形成し、ブロック絶縁膜を形成したものは、電荷トラップ膜の表面だけでなく電荷トラップ膜中にも酸素のピークがあることがわかる。これはシリコン窒化層４ａを酸化することによって形成されたシリコン酸窒化層４ｂがシリコン窒化層４ｃの形成後も残っていることを示しており、これが本実施形態の一つの特徴である。
【００３２】
なお、シリコン窒化層４ａを形成するための温度としては、シリコン窒化層４ａが三配位の窒素結合を有し、窒素の第二近接原子として２個以上の窒素が存在する温度であることが好ましい。このため、５５０℃以上であることが好ましい。さらに、シリコン窒化層４ａを酸化する際には、９５０℃以上の温度で、酸化処理時間は１０秒以下であることが好ましい。これは、以下に説明する実験結果から明らかである。
【００３３】
まず、７００℃でシリコン窒化層を形成した後、その表面にシリコン酸窒化層を形成する際の酸化処理時間を、それぞれ１０秒、３０秒、３００秒としたときの、シリコン窒化層の電荷トラップ密度に関する酸化温度依存性を調べた結果を図１０に示す。また、室温でシリコン窒化層を形成した後、その表面にシリコン酸窒化層を形成する際の酸化処理時間を、それぞれ１０秒、３０秒、３００秒としたときの、シリコン窒化層の電荷トラップ密度に関する酸化温度依存性を調べた結果を図１１に示す。
【００３４】
図１０からわかるように、窒化温度を高くし、酸化処理を高温でかつ短時間で行うことによって電荷トラップ密度が向上している。これは、窒化温度が高く、シリコン窒化層が高品質な場合にこのシリコン窒化層の表面の酸化を行うと、酸化処理時間が短時間の場合では酸素がＳｉ−Ｎ結合を破壊するために働き、格子間Ｓｉが増加するためである。これに対して、酸化処理時間が長時間の場合では生成された欠陥を酸素終端するために電荷トラップ密度は低下する。
【００３５】
一方、図１１に示すように、低温（室温）で形成したシリコン窒化層中には欠陥が沢山存在するため、酸化処理における酸素は初期段階から欠陥を補修する方向で機能する。そのために酸化することによる欠陥生成は起こりにくく、電荷トラップ膜としての機能は期待できない。なお、生産プロセスとしてのばらつきを少なくするために、酸化処理時間は、１秒以上であることが好ましい。
【００３６】
以上説明したように、本実施形態によれば、微細化した場合でも保持特性の劣化を可及的に防止することができる。
【００３７】
（第２実施形態）
次に、本発明の第２実施形態による不揮発性半導体記憶装置の製造方法を説明する。本実施形態の製造方法によって製造される不揮発性半導体記憶装置は、ＭＯＮＯＳ型の不揮発性メモリあって、複数のメモリセルを備えている。本実施形態のメモリの製造方法について図１２（ａ）乃至図１５（ｂ）を参照して説明する。図１２（ａ）乃至図１５（ｂ）は、本実施形態の製造方法の製造工程断面図であって、図１２（ａ）、図１２（ｃ）、図１２（ｅ）、図１３（ａ）、図１３（ｃ）、図１４（ａ）、図１４（ｃ）、図１５（ａ）は、図１２（ｂ）、図１２（ｄ）、図１２（ｆ）、図１３（ｂ）、図１３（ｄ）、図１４（ｂ）、図１４（ｄ）、図１５（ｂ）と、それぞれ互いに直交する断面を示している。
【００３８】
まず、図１２（ａ）、図１２（ｂ）に示すように、所望の不純物をドーピングしたシリコン基板２１を希ＨＦ処理し、シリコン基板２１の表面を水素により終端化する。その後、このシリコン基板２１を成膜装置のチャンバーに置く。続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板２１の温度を７００℃にまで上げ、シリコン基板２１から水素を完全に脱離させる。
【００３９】
次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２と、分圧３ＴｏｒｒのＯ２との混合ガス雰囲気とし、シリコン基板２１の表面を１０５０℃にして５０秒間維持する。これにより、図１２（ｃ）、図１２（ｄ）に示すように、シリコン基板２１上にトンネル絶縁膜となるシリコン酸化膜２２が形成される。
【００４０】
次に、図１２（ｅ）、図１２（ｆ）に示すように、ジクロルシランとＮＨ３とを用いてシリコン酸化膜２２上にシリコン窒化層２４ａを１ｎｍ堆積する。このときのシリコン基板２１の温度は５５０℃以上であることが好ましい。本実施形態では、シリコン基板２１の温度を例えば７００℃とする。続いて、チャンバー内を、例えば分圧が３０ＴｏｒｒのＮ２と、分圧が０．０３ＴｏｒｒのＯ２との混合ガス雰囲気とし、シリコン基板２１の表面を９５０℃にして１０秒間維持する。これにより、図１２（ｅ）、図１２（ｆ）に示すように、シリコン窒化層２４ａの表面が酸化されて格子間Ｓｉが発生し、シリコン酸窒化層２４ｂが形成される。この時、シリコン窒化層２４ａは面内方向に連続する層であって、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素となる構造を有している。次に、ジクロルシランとＮＨ３とを用いてシリコン酸窒化層２４ｂ上にシリコン窒化層２４ｃを１ｎｍ堆積する。このときのシリコン基板２１の温度は５５０℃以上であることが好ましい。本実施形態では、シリコン基板２１の温度を例えば７００℃とする。続いて、チャンバー内を、例えば分圧が３０ＴｏｒｒのＮ２と、分圧が０．０３ＴｏｒｒのＯ２との混合ガス雰囲気とし、シリコン基板２１の表面を９５０℃にして１０秒間維持する。これにより、シリコン窒化層２４ｃの表面が酸化されて格子間Ｓｉが発生し、シリコン酸窒化層２４ｄが形成される。この時、シリコン窒化層２４ｃは面内方向に連続する層であって、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素となる構造を有している。続いて、ジクロルシランとＮＨ３とを用いてシリコン酸窒化層２４ｄ上にシリコン窒化層２４ｅを１ｎｍ堆積する。このときのシリコン基板２１の温度は５５０℃以上であることが好ましい。本実施形態では、シリコン基板２１の温度を例えば６３０℃とする。これにより、シリコン窒化層２４ａ、シリコン酸窒化層２４ｂ、シリコン窒化層２４ｃ、シリコン酸窒化層２４ｄ、シリコン窒化層２４ｅから成る電荷トラップ膜２４が形成される（図１２（ｅ）、図１２（ｆ））。なお、シリコン窒化層２４ｅもシリコン窒化層２４ａ、２４ｃと同様に、５５０℃以上の温度で形成されるため、面内方向に連続する層であって、良質なシリコン窒化層となる。
【００４１】
その後、素子分離加工のためのマスク材２７を、ＣＶＤ法を用いて堆積する（図１３（ａ）、図１３（ｂ））。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材２７、電荷トラップ膜２４、トンネル絶縁膜２２を順次エッチング加工して、シリコン基板２１の上面の一部の領域を露出させる。そして、さらにシリコン基板２１の露出した領域をエッチングして、図１３（ｂ）に示すように、深さ１００ｎｍの素子分離溝２８を形成する。
【００４２】
次に、全面に素子分離用のシリコン酸化膜２９を堆積して、素子分離溝２８を完全に埋め込む。その後、表面部分のシリコン酸化膜２９を、ＣＭＰ法を用いて除去して、シリコン酸化膜２９の表面を平坦化する。このとき、マスク材２７が露出する（図１３（ｃ）、図１３（ｄ））。
【００４３】
次に、露出したマスク材２７を選択的にエッチング除去した後、シリコン酸化膜２９の露出した表面を希フッ酸溶液でエッチング除去する。その後、全面にブロック絶縁膜となる厚さ１５ｎｍのアルミナ層３０ａをＡＬＤ法で堆積する。このとき、ＡＬＤ法での成膜時の酸化剤により、アルミナ層３０ａに接する、電荷トラップ膜２４の最上層のシリコン窒化層２４ｅが酸化されて、極薄のシリコン酸窒化層３０ｂが形成される。すなわち、シリコン酸窒化層３０ｂと、アルミナ層３０ａとの２層構造を有する厚さ１６ｎｍのブロック絶縁膜３０が形成される（図１４（ａ）、図１４（ｂ））。
【００４４】
次に、ＣＶＤ法を用いて、多結晶シリコン層、タングステンシリサイド層を順次堆積し、多結晶シリコン層と、タングステンシリサイド層との２層構造を有する厚さ１００ｎｍの導電膜３１を、制御ゲートとして形成する。さらに、ＲＩＥ法用のマスク材３２をＣＶＤ法で堆積する。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材３２、導電膜３１、ブロック絶縁膜３０、電荷トラップ膜２４、トンネル絶縁膜２２を順次エッチング加工して、ワード線方向の溝３３を形成した（図１４（ｃ）、図１４（ｄ））。これにより、電荷トラップ膜２４および制御ゲート３１の形状が確定する。
【００４５】
最後に、マスク材３２、制御ゲート３１、ブロック絶縁膜３０、電荷トラップ膜２４、トンネル絶縁膜２２の露出した面に電極側壁酸化膜と呼ばれるシリコン酸化膜３４を熱酸化法で形成する（図１５（ａ）、図１５（ｂ））。その後、イオン注入法を用いてソース／ドレイン領域３５ａ、３５ｂを形成し、さらに、全面を覆うように層間絶縁膜３６をＣＶＤ法で形成する（図１５（ａ）、図１５（ｂ））。その後は、周知の方法で配線層等を形成して不揮発性半導体メモリが完成する。
【００４６】
本実施形態の製造方法によって製造されるメモリセルの電荷トラップ膜２４は、シリコン窒化層２４ａ、シリコン酸窒化層２４ｂ、シリコン窒化層２４ｃ、シリコン酸窒化層２４ｄ、シリコン窒化層２４ｅの５層構造を有している。これに対して、第１実施形態の製造方法によって製造されるメモリセルの電荷トラップ膜４は、シリコン窒化層４ａ、シリコン酸窒化層４ｂ、シリコン窒化層４ｃの３層構造を有している。すなわち、第１実施形態の製造方法は、トンネル絶縁膜上にシリコン窒化層を形成した後、酸化処理および窒化層の形成を１回行っている。これに対して、第２実施形態の製造方法においては、トンネル絶縁膜上にシリコン窒化層を形成した後、酸化処理および窒化層の形成を２回繰り返している。
【００４７】
第２実施形態の製造方法によって製造されたメモリセルと、第１実施形態の製造方法によって製造されたメモリセルの書き込み消去特性を図１６に示す。図１６からわかるように、第２実施形態の製造方法によって製造されたメモリセルは、第１実施形態の製造方法によって製造されたメモリセルに比べて、書き込み消去特性ともに向上している。これは、シリコン窒化層の形成と酸化処理を二回繰り返すことによって、電荷トラップ膜の体積が増加し、トラップされる電荷量が増加したためである。
【００４８】
第２実施形態の製造方法によって製造されたメモリセルに印加する電圧を変えて書き込み、消去を行った場合の特性の変化を図１７に示す。また、第１実施形態の製造方法によって製造されたメモリセルに印加する電圧を変えて書き込み、消去を行った場合の特性の変化を図１８に示す。どちらの実施形態の製造方法によって製造されたメモリセルにおいても、書き込みの場合、制御ゲートと基板との間に＋１８Ｖと、＋２０Ｖを印加し、消去の場合は制御ゲートと基板との間に−１８Ｖと、−２０Ｖを印加した。
【００４９】
図１８からわかるように、第１実施形態の製造方法によって製造されたメモリセルでは、高電圧側での書き込み消去におけるフラットバンド電圧のシフト量ΔＶｆｂに飽和が生じている。しかし、図１７からわかるように、第２実施形態の製造方法のように、シリコン窒化層の形成と酸化処理を二回繰り返すことによって、高電圧側での書き込み消去におけるフラットバンド電圧のシフト量ΔＶｆｂの飽和は改善されている。これは捕獲された電荷量が第１実施形態の場合に比べて増加したことに加え、チャネルから距離の異なる電荷トラップ層２４ｅがもう一つ形成されているために、捕獲された電荷量に加えて、深さ方向でのΔＶｆｂの制御ができるようになったためである。
【００５０】
また、第２実施形態の製造方法によって製造されたメモリセルと、第１実施形態の製造方法によって製造されたメモリセルのデータ保持特性を図１９に示す。このデータ保持特性は、ブロック絶縁膜の膜厚を変えた場合に、一定量の電荷を電荷トラップ膜に蓄積させて一定時間経った後に、電荷トラップ膜に蓄積された電荷量がどの程度の割合で減少したかを示す特性である。図１９に示す特性から、シリコン窒化層の形成と酸化処理を二回繰り返すことによって保持特性が向上していることがわかる。これは絶縁性の高い高品質なシリコン窒化層のバンドギャップ中に電荷が蓄積されることに加え、第１層のシリコン窒化層２４ａと、ブロック絶縁膜３０との間に、２層の高品質なシリコン窒化層２４ｃ、２４ｅを挟んだために保持特性が向上したこと、さらに荷電中心がブロック絶縁膜側から離れるために、ブロック絶縁膜側から抜ける電荷量が減少したためである。
【００５１】
以上説明したように、本実施形態によれば、微細化した場合でも保持特性の劣化を可及的に防止することができる。
【００５２】
（第３実施形態）
次に、本発明の第３実施形態による不揮発性半導体記憶装置の製造方法を説明する。本実施形態の製造方法によって製造される不揮発性半導体記憶装置は、ＭＯＮＯＳ型の不揮発性メモリあって、複数のメモリセルを備えている。本実施形態の半導体メモリの製造方法について図２０（ａ）乃至図２３（ｂ）を参照して説明する。図２０（ａ）乃至図２３（ｂ）は、本実施形態の製造方法の製造工程断面図であって、図２０（ａ）、図２０（ｃ）、図２０（ｅ）、図２１（ａ）、図２１（ｃ）、図２２（ａ）、図２２（ｃ）、図２３（ａ）は、図２０（ｂ）、図２０（ｄ）、図２０（ｆ）、図２１（ｂ）、図２１（ｄ）、図２２（ｂ）、図２２（ｄ）、図２３（ｂ）と、それぞれ互いに直交する断面を示している。
【００５３】
まず、図２０（ａ）、図２０（ｂ）に示すように、所望の不純物をドーピングしたシリコン基板４１を希ＨＦ処理し、シリコン基板４１の表面を水素により終端化する。その後、このシリコン基板４１を成膜装置のチャンバーに置く。続いて、チャンバー内の雰囲気を、製造プロセス中にシリコンと反応もしくはエッチングしないガス（例えば、窒素ガス）のみにした後、シリコン基板４１の温度を７００℃にまで上げ、シリコン基板４１から水素を完全に脱離させる。
【００５４】
次に、チャンバー内の雰囲気を、例えば分圧３０ＴｏｒｒのＮ２と、分圧３ＴｏｒｒのＯ２との混合ガス雰囲気とし、シリコン基板４１の表面を１０５０℃にして５０秒間維持する。これにより、図２０（ｃ）、図２０（ｄ）に示すように、シリコン基板４１上にシリコン酸化層４２ａが形成される。その後、Ｈ２Ｏ２とＨ２ＳＯ４の混合液であるＳＨを用いてシリコン酸化層４２ａの表面を処理する。続いて、ジシラン（Ｓｉ２Ｈ６）を用いてシリコン酸化層４２ａ上にアモルファスＳｉ層を２ｎｍ堆積する。次に、チャンバー内の雰囲気を、例えば分圧が３０ＴｏｒｒのＮ２と、分圧が３ＴｏｒｒのＯ２との混合ガス雰囲気とし、シリコン基板４１の表面を７００℃にして１０秒間維持する。これにより、アモルファスシリコン層上にシリコン酸化膜４２ｂが形成される。次に、チャンバー内の雰囲気を、例えば分圧が３０ＴｏｒｒのＮ２と、分圧が３ＴｏｒｒのＯ２との混合雰囲気とし、シリコン基板４１の表面を１０００℃にして１５分間維持する。これにより、上記アモルファスシリコン層が結晶化し、Ｓｉの量子ドットが高密度に分布する微結晶層４３が形成される。これによって、シリコン酸化層４２ａ、微結晶層４３、シリコン酸化層４２ｂから成るトンネル絶縁膜４２が形成される。
【００５５】
次に、図２０（ｅ）、図２０（ｆ）に示すように、ジクロルシランとＮＨ３とを用いてシリコン酸化層４２ｂ上にシリコン窒化層４４ａを１ｎｍ堆積する。このときのシリコン基板４１の温度は５５０℃以上であることが好ましい。本実施形態では、シリコン基板４１の温度を例えば７００℃とする。続いて、チャンバー内を、例えば分圧が３０ＴｏｒｒのＮ２と、分圧が０．０３ＴｏｒｒのＯ２との混合ガス雰囲気とし、シリコン基板４１の表面を９５０℃にして１０秒間維持する。これにより、図２０（ｅ）、図２０（ｆ）に示すように、シリコン窒化層４４ａの表面が酸化されて格子間Ｓｉが発生し、シリコン酸窒化層４４ｂが形成される。この時、シリコン窒化層４４ａは面内方向に連続する層であって、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素となる構造を有している。次に、ジクロルシランとＮＨ３とを用いてシリコン酸窒化層４４ｂ上にシリコン窒化層４４ｃを１ｎｍ堆積する。このときのシリコン基板４１の温度は５５０℃以上であることが好ましい。本実施形態では、シリコン基板４１の温度を例えば７００℃とする。続いて、チャンバー内を、例えば分圧が３０ＴｏｒｒのＮ２と、分圧が０．０３ＴｏｒｒのＯ２との混合ガス雰囲気とし、シリコン基板４１の表面を９５０℃にして１０秒間維持する。これにより、シリコン窒化層４４ｃの表面が酸化されて格子間Ｓｉが発生し、シリコン酸窒化層４４ｄが形成される。この時、シリコン窒化層４４ｃは面内方向に連続する層であって、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素となる構造を有している。次に、ジクロルシランとＮＨ３とを用いてシリコン酸窒化層４４ｄ上にシリコン窒化層４４ｅを１ｎｍ堆積する。このときのシリコン基板４１の温度は５５０℃以上であることが好ましい。本実施形態では、シリコン基板４１の温度を例えば６３０℃とする。これにより、シリコン窒化層４４ａ、シリコン酸窒化層４４ｂ、シリコン窒化層４４ｃ、シリコン酸窒化層４４ｄ、シリコン窒化層４４ｅの５層構造の電荷トラップ膜４４が形成される。なお、シリコン窒化層４４ｅも、シリコン窒化層４４ａ、４４ｃと同様に、５５０℃以上の温度で形成されるため、面内方向に連続する層であって、良質なシリコン窒化層となる。
【００５６】
次に、素子分離加工のためのマスク材４７を、ＣＶＤ法で堆積する（図２１（ａ）、図２１（ｂ）。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材４７、電荷トラップ膜４４、トンネル絶縁膜４２を順次エッチング加工してシリコン基板４１の上面の一部の領域を露出させる。そして、さらにシリコン基板４１の露出した領域をエッチングして、図２１（ｂ）に示すように、深さ１００ｎｍの素子分離溝４８を形成する。その後、上記レジストマスクを除去する。
【００５７】
次に、全面に素子分離用のシリコン酸化膜４９を堆積して、素子分離溝４８を完全に埋め込む。その後、表面部分のシリコン酸化膜４９をＣＭＰ法で除去して、表面を平坦化する。このとき、マスク材４７の上面が露出する（図２１（ｃ）、図２１（ｄ））。
【００５８】
次に、露出したマスク材４７を選択的にエッチング除去した後、シリコン酸化膜４９の露出している表面を希フッ酸溶液でエッチング除去した。その後、全面に厚さ１５ｎｍのアルミナ層５０ａをＡＬＤ法で堆積する。このとき、ＡＬＤ法での成膜時の酸化剤により、電荷トラップ膜４４の最上層のシリコン窒化層４４ｅが酸化されて、極薄のシリコン酸窒化層５０ｂが形成され、シリコン酸窒化層５０ｂと、アルミナ層５０ａとの２層構造を有する厚さ１６ｎｍのブロック絶縁膜５０が形成される（図２２（ａ）、図２２（ｂ））。
【００５９】
次に、ＣＶＤ法を用いて、制御ゲートとなる、多結晶シリコン層、タングステンシリサイド層を順次堆積し、多結晶シリコン層と、タングステンシリサイド層との２層構造を有する厚さ１００ｎｍの導電膜５１を形成する（図２２（ｃ）、図２２（ｄ））。さらに、ＲＩＥ用のマスク材５２をＣＶＤ法で堆積する。その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材５２、導電膜５１、ブロック絶縁膜５０、電荷トラップ膜４４、トンネル絶縁膜４２を順次エッチング加工して、ワード線方向の溝５３を形成する（図２２（ｃ）、図２２（ｄ））。これにより、電荷トラップ膜４４および制御ゲート５１の形状が確定する。
【００６０】
最後に、マスク材５２、制御ゲート５１、ブロック絶縁膜５０、電荷トラップ膜４４、トンネル絶縁膜４２の露出した面に、電極側壁酸化膜と呼ばれるシリコン酸化膜５４を熱酸化法で形成する（図２３（ａ）、図２３（ｂ））。その後、イオン注入法を用いてソース／ドレイン領域５５ａ、５５ｂを形成し、さらに、全面を覆うように層間絶縁膜５６をＣＶＤ法で形成する（図２３（ａ）、図２３（ｂ））。その後は、周知の方法で配線層等を形成して不揮発性半導体メモリセルが完成する。
【００６１】
第３実施形態の製造方法によって製造されたメモリセルは、第２実施形態の製造方法によって製造されたメモリセルとは、電荷トラップ膜の構造は同じであるが、トンネル絶縁膜４２の構造が異なっている。すなわち、第３実施形態では、トンネル絶縁膜４２は、アモルファスシリコン層が結晶化し、ドットが高密度に分布する微結晶層４３を、シリコン酸化層４２ａと、シリコン酸化層４２ｂとによって挟んだ３層構造を有しているのに対して、第２実施形態ではトンネル絶縁膜２２は、シリコン酸化膜からなっている。
【００６２】
このように、トンネル絶縁膜の構造のみが異なる、第３実施形態の製造方法および第２実施形態の製造方法によってそれぞれ製造されたメモリセルの書き込み消去特性を図２４に示す。図２４からわかるように、第３実施形態の製造方法によって製造されたメモリセルの方が、第２実施形態の製造方法によって製造されたメモリセルに比べて、書き込み消去特性ともに向上していることがわかる。これは、第３実施形態においては、トンネル絶縁膜として、導電性微粒子（Ｓｉ粒子）の層（微結晶層）と、この微結晶層を狭むように設けられる２つの絶縁層（ＳｉＯ２層）とを有する構造のトンネル絶縁膜（微結晶トンネル膜）とし、かつクーロンブロッケード条件、すなわち導電性微粒子（量子ドット）の直径が、急激にΔＥの大きくなる２ｎｍ以下のサイズとなる条件を満たしているので、書き込み、消去に利用される高電界側での電子、正孔の注入効率が向上したためである。微結晶トンネル膜は、図２５（ａ）に示すようにＳｉＯ２層中に粒径２ｎｍ以下のＳｉの量子ドットが含まれた構造をしている。このようにＳｉを量子ドット化することで、量子ドット中の電子、正孔の障壁がΔＥ＝ｅ２／２Ｃ（Ｃ：量子ドットの静電容量）だけ上昇するクーロンブロッケード効果が発現する特徴を持っている。このため、図２５（ｂ）に示すように、量子ドットの径ｄが小さくなるほどその上昇幅が大きくなる性質を有し、２ｎｍ以下で顕著な効果を発現する。
【００６３】
また、第３実施形態の製造方法および第２実施形態の製造方法によってそれぞれ製造されたメモリセルのデータ保持特性を図２６に示す。図２６からわかるように、トンネル絶縁膜を微結晶トンネル膜とすることによって保持特性が向上している。これは、クーロンブロッケード効果によって、低電界側では電子、正孔が漏れにくくなる一方で、キャリアを注入する高電界側ではΔＥ（クーロンブロッケード効果によって上昇するＳｉの伝導帯、価電子帯のエネルギー障壁幅）の効果が小さくなり、同等の書き込み消去特性を実現できるからである。
【００６４】
以上説明したように、本実施形態によれば、電荷トラップ膜からの電子の漏れが抑えられるので、微細化に伴う保持特性の劣化を可及的に防止することができる。
【００６５】
（第４実施形態）
次に、本発明の第４実施形態による不揮発性半導体記憶装置の製造方法を説明する。本実施形態の製造方法によって製造される不揮発性半導体記憶装置は、ドーピングされたポリシリコンなどからなる制御ゲートと、シリコン酸化膜などからなる層間絶縁膜を多重に堆積させた積層構造を有するＭＯＮＯＳ型の半導体メモリあって、複数のメモリセルを備えている。本実施形態の半導体メモリの製造方法について図２７乃至図２９を参照して説明する。
【００６６】
まず、基板４０１上に、ドーピングされたポリシリコンなどからなる制御ゲート４０２と、シリコン酸化膜などからなる層間絶縁膜４０３とを多重に堆積させた積層構造４００を形成する（図２７）。続いて、この積層構造４００および基板４０１にドライエッチングで開口４０４を開ける（図２８）。続いて積層構造４００の開口が形成された以外の部分（外側、および上面）を図示しない保護膜で覆う。この積層構造をチャンバー内に置き、開口４０４の内壁に高誘電率絶縁膜やシリコン酸化膜からなるブロック絶縁膜４０５を形成する。
【００６７】
次に、ジクロルシランとＮＨ３とを供給しながら、基板４０１の温度を例えば、７００℃とする。これにより、開口４０４の内壁に形成されたブロック絶縁膜４０５の内側（積層構造４００と反対側）の表面を覆うように層厚１ｎｍのシリコン窒化層４０６ａが形成される。なお、シリコン窒化層４０６ａの形成温度は、５５０℃以上にすることが好ましい。続いて、チャンバー内を、例えば分圧が３０ＴｏｒｒのＮ２と、分圧が０．０３ＴｏｒｒのＯ２との混合ガス雰囲気とし、シリコン基板の表面を９５０℃にして１０秒間維持する。これにより、シリコン窒化層４０６ａの内側（ブロック絶縁膜４０５と反対側）の表面が酸化されて格子間Ｓｉが発生し、シリコン酸窒化層４０６ｂが形成される。この時、シリコン窒化層４０６ａは面内方向に連続する層であって、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素となる構造を有している。次に、ジクロルシランとＮＨ３とを供給し、シリコン酸窒化層４０６ｂの内側（シリコン窒化層４０６ａと反対側）の表面を覆うようにシリコン窒化層４０６ｃを１ｎｍ堆積する。このときの基板４０１の温度は５５０℃以上であることが好ましい。本実施形態では、基板４０１の温度を例えば７００℃とする。続いて、チャンバー内を、例えば分圧が３０ＴｏｒｒのＮ２と、分圧が０．０３ＴｏｒｒのＯ２との混合ガス雰囲気とし、基板４０１の表面を９５０℃にして１０秒間維持する。これにより、シリコン窒化層４０６ｃの内側（シリコン酸窒化層４０６ｂと反対側）の表面が酸化されて格子間Ｓｉが発生し、シリコン酸窒化層４０６ｄが形成される。この時、シリコン窒化層４０６ｃは面内方向に連続する層であって、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素となる構造を有している。次に、チャンバー内にジクロルシランとＮＨ３と供給して、シリコン酸窒化層４０６ｄの内側（シリコン窒化層４０６ｃと反対側）の表面を覆うようにシリコン窒化層４０６ｅを１ｎｍ堆積する。このときの基板４０１の温度は５５０℃以上であることが好ましい。本実施形態では、基板４０１の温度を例えば６３０℃とする。これにより、開口４０４の内壁にシリコン窒化層４０６ａ、シリコン酸窒化層４０６ｂ、シリコン窒化層４０６ｃ、シリコン酸窒化層４０６ｄ、シリコン窒化層４０６ｅの５層構造を有する電荷トラップ膜４０６が形成される。
【００６８】
続いて、電荷トラップ膜４０６の内側（ブロック絶縁膜４０５と反対側）の表面を覆うようにシリコン酸化膜などからなるトンネル絶縁膜４１２を形成する。続いて、トンネル絶縁膜４１２の内側（電荷トラップ膜４０６と反対側）の表面を覆うようにアモルファスシリコンなどからなるチャネル半導体層４１３を形成する（図２９）。
【００６９】
トンネル絶縁膜４１２は、ブロック絶縁膜４０５と同様の方法で形成したシリコン酸化膜、またはさらにそれらを一酸化窒素ガス雰囲気、アンモニアガス雰囲気、窒素プラズマ雰囲気で窒化したシリコン酸窒化膜を用いてもよい。さらに、ＯＮＯ構造のトンネル絶縁膜を用いる場合は、上記シリコン酸化膜の形成途中にＡＬＤ法、ＬＰＣＶＤ法、プラズマ窒化法を用いてシリコン窒化膜を形成すればよい。ＡＬＤ法では３００℃〜５００℃、ＬＰＣＶＤ法では６００℃〜８００℃の温度でジクロルシラン（ＳｉＨ２Ｃｌ２）と、アンモニア（ＮＨ３）とを用いて成膜すればよい。
【００７０】
さらに、ＡＬＤ法やＣＶＤ法を用いればこれらのブロック絶縁膜、電荷トラップ膜、トンネル絶縁膜を同一装置内で一括成膜できるという利点ももつ。このことは、工程削減によるコスト削減に寄与するのみならず、各膜間に発生する余計な界面準位を低減できるため、書き込み消去ストレス印加後のセルの経時劣化を抑制できるというメリットがある。
【００７１】
本実施形態の製造方法で形成したＭＯＮＯＳ構造を有するメモリセルと、第２実施形態の製造方法で製造したＭＯＮＯＳ構造を有するメモリセルの、書き込みおよび消去特性を図３０に示す。図３０からわかるように、第４実施形態の製造方法に製造されたメモリセルの方が、第２実施形態の製造方法によって製造されたメモリセルに比べて、書き込みおよび消去特性が大幅に改善されている。これは、電荷トラップ膜を包含するように制御ゲートが設けられるため、書き込みまたは消去の時に、ブロック絶縁膜側に比べてトンネル絶縁膜側に印加される電界が大きくなるためである。
【００７２】
以上に説明したように、本実施形態によれば、電荷トラップ膜からの電子の漏れが抑えられるので、微細化に伴う保持特性の劣化を可及的に防止することができる。また、本実施形態の製造方法によって製造された構造の半導体メモリにすることによって、さらなるメモリウィンドウの拡大を図ることができる。
【００７３】
なお、第４実施形態においては、ブロック絶縁膜４０５を形成した後は、第２実施形態で説明した製造工程と同じ工程を用いて電荷トラップ膜４０６を形成している。この電荷トラップ膜４０６の形成に、第１実施形態または第３実施形態で説明した電荷トラップ膜の製造工程と同じ工程を用いてもよい。
【００７４】
なお、上記第１乃至第４実施形態においては、三配位の窒素結合を有するシリコン窒化層の形成は、ジクロルシランとＮＨ３とを用いて直接にシリコン窒化層を形成した。シリコン窒化層を直接に形成する代わりに、雰囲気が５５０℃以下の温度でアモルファスシリコンの生成が可能な温度で、アモルファスシリコン生成ガスを供給してアモルファスシリコン層を形成し、その後、５５０℃以上の温度で、上記アモルファスシリコン層を窒化してシリコン窒化層を形成してもよい。この方法は、本願発明者達によって発明され、本出願人によって既に特許出願されている（特願２００８−２２４４４８号）。
【図面の簡単な説明】
【００７５】
【図１】本発明の一実施形態による電荷保持特性を向上させるための第１の方法を説明する図。
【図２】本発明の一実施形態による電荷保持特性を向上させるための第２の方法を説明する図。
【図３】第１実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図４】第１実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図５】第１実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図６】第１実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図７】第１実施形態による不揮発性半導体記憶装置の電荷保持特性を示す図。
【図８】不揮発性半導体記憶装置における荷電中心の求め方を説明する図。
【図９】電荷トラップ膜中の酸素分布を示す図。
【図１０】シリコン窒化層を高温で形成した場合におけるトラップ電荷密度に関する酸化処理条件の依存性を示す図。
【図１１】シリコン窒化層を室温で形成した場合におけるトラップ電荷密度に関する酸化処理条件の依存性を示す図。
【図１２】第２実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図１３】第２実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図１４】第２実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図１５】第２実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図１６】第１および第２実施形態の製造方法によって製造されたメモリセルの書き込み消去特性を示す図。
【図１７】第２実施形態の製造方法によって製造されたメモリセルの電圧を変えた場合の書き込み消去特性を示す図。
【図１８】第１実施形態の製造方法によって製造されたメモリセルの電圧を変えた場合の書き込み消去特性を示す図。
【図１９】第１および第２実施形態の製造方法によって製造されたメモリセルの電荷保持特性を示す図。
【図２０】第３実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図２１】第３実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図２２】第３実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図２３】第３実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図２４】第２および第３実施形態の製造方法によって製造されたメモリセルの書き込み消去特性を示す図。
【図２５】第３実施形態の製造方法に係るトンネル絶縁膜におけるクーロンブロッケード効果を説明する図。
【図２６】第２および第３実施形態の製造方法によって製造されたメモリセルの電荷保持特性を示す図。
【図２７】第４実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図２８】第４実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図２９】第４実施形態による不揮発性半導体記憶装置の製造工程を示す断面図。
【図３０】第３および第４実施形態の製造方法によって製造されたメモリセルの書き込み消去特性を示す図。
【符号の説明】
【００７６】
１  シリコン基板（半導体基板）
２  シリコン酸化膜（トンネル絶縁膜）
４  電荷トラップ膜
４ａ  シリコン窒化層
４ｂ  シリコン酸窒化層
４ｃ  シリコン窒化層
４ｄ  シリコン酸窒化層
４ｅ  シリコン窒化層
７  マスク材
８  素子分離溝
９  素子分離領域（シリコン酸化膜）
１０  ブロック絶縁膜
１０ａ  アルミナ層
１０ｂ  シリコン酸窒化層
１１  導電膜（制御ゲート）
１２  ＲＩＥ用マスク材
１３  溝
１４  シリコン酸化膜
１５ａ  ソース領域
１５ｂ  ドレイン領域
１６  層間絶縁膜
２１  シリコン基板（半導体基板）
２２  シリコン酸化膜（トンネル絶縁膜）
２４  電荷トラップ膜
２４ａ  シリコン窒化層
２４ｂ  シリコン酸窒化層
２４ｃ  シリコン窒化層
２４ｄ  シリコン酸窒化層
２４ｅ  シリコン窒化層
２７  マスク材
２８  素子分離溝
２９  素子分離領域（シリコン酸化膜）
３０  ブロック絶縁膜
３０ａ  アルミナ層
３０ｂ  シリコン酸窒化層
３１  導電膜（制御ゲート）
３２  ＲＩＥ用マスク材
３３  溝
３４  シリコン酸化膜
３５ａ  ソース領域
３５ｂ  ドレイン領域
３６  層間絶縁膜
４１  シリコン基板（半導体基板）
４２  トンネル絶縁膜
４２ａ  シリコン酸化膜
４２ｂ  シリコン酸化膜
４３  微結晶層
４４  電荷トラップ膜
４４ａ  シリコン窒化層
４４ｂ  シリコン酸窒化層
４４ｃ  シリコン窒化層
４４ｄ  シリコン酸窒化層
４４ｅ  シリコン窒化層
４７  マスク材
４８  素子分離溝
４９  素子分離領域（シリコン酸化膜）
５０  ブロック絶縁膜
５０ａ  アルミナ層
５０ｂ  シリコン酸窒化層
５１  導電膜（制御ゲート）
５２  ＲＩＥ用マスク材
５３  溝
５４  シリコン酸化膜
５５ａ  ソース領域
５５ｂ  ドレイン領域
５６  層間絶縁膜
４００  積層構造
４０１  基板
４０２  制御ゲート
４０３  層間絶縁膜
４０５  ブロック絶縁膜
４０６  電荷トラップ膜
４０６ａ  シリコン窒化層
４０６ｂ  シリコン酸窒化層
４０６ｃ  シリコン窒化層
４０６ｄ  シリコン酸窒化層
４０６ｅ  シリコン窒化層
４１２  トンネル絶縁膜
４１３  チャネル半導体層
【図１】
2010177323.tif 000003
【図２】
2010177323.tif 000004
【図３】
2010177323.tif 000005
【図４】
2010177323.tif 000006
【図５】
2010177323.tif 000007
【図６】
2010177323.tif 000008
【図７】
2010177323.tif 000009
【図８】
2010177323.tif 000010
【図９】
2010177323.tif 000011
【図１０】
2010177323.tif 000012
【図１１】
2010177323.tif 000013
【図１２】
2010177323.tif 000014
【図１３】
2010177323.tif 000015
【図１４】
2010177323.tif 000016
【図１５】
2010177323.tif 000017
【図１６】
2010177323.tif 000018
【図１７】
2010177323.tif 000019
【図１８】
2010177323.tif 000020
【図１９】
2010177323.tif 000021
【図２０】
2010177323.tif 000022
【図２１】
2010177323.tif 000023
【図２２】
2010177323.tif 000024
【図２３】
2010177323.tif 000025
【図２４】
2010177323.tif 000026
【図２５】
2010177323.tif 000027
【図２６】
2010177323.tif 000028
【図２７】
2010177323.tif 000029
【図２８】
2010177323.tif 000030
【図２９】
2010177323.tif 000031
【図３０】
2010177323.tif 000032