(57)【要約】【課題】基板上の複数の機能性領域の各部を選択的に夫々別基板に移設可能な移設方法等を提供する。【解決手段】移設方法は第１乃至第６の工程を含む。第１工程では、第１の機能性領域１０１又は第２の基板２００上の第１の機能性領域の移設予定領域に第１の接合層２０５を設ける。第２工程では、第１の機能性領域と第２の基板を第１の接合層で接合する。第３工程では、第１の基板と第１の機能性領域を、第１の分離層１１５ａを第１の条件で処理して分離する。第４工程では、第１の基板上にある第２の機能性領域１０２又は第３の基板上の第２の機能性領域の移設予定領域に第２の接合層を設ける。第５工程では、第２の機能性領域と第３の基板を第２の接合層で接合する。第６工程では、第１の基板と第２の機能性領域を、第２の分離層１１５ｂを第２の条件で処理して分離する。第１及び第２の分離層は異なる条件で分離可能となる材料を含む。【選択図】図３
2010114105.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１の分離層と第２の分離層とを含む複数の分離層を有する第１の基板の前記分離層上に接合されて配されている２以上の機能性領域の中の一部の領域を他の基板に移設する機能性領域の移設方法であって、
前記第１の分離層と前記第２の分離層とは互いに異なる条件で分解又は結合強度が低下する材料を含み、
前記機能性領域は少なくとも第１の機能性領域と第２の機能性領域とを含み、
前記第１の機能性領域と、前記他の基板である第２の基板上の前記第１の機能性領域が移設される領域との、少なくとも一方に所定の厚さの第１の接合層を設ける第１の工程と、
前記第１の機能性領域と前記第２の基板とを前記第１の接合層により接合する第２の工程と、
前記第１の基板と前記第１の機能性領域とを、前記第１の分離層を第１の条件で処理することにより前記第１の分離層で分離する第３の工程と、
前記第１の基板に残存する前記第２の機能性領域と、前記第２の基板上の前記第１の機能性領域を移設した領域以外の前記第２の機能性領域が移設される領域、又は前記他の基板である第３の基板上の前記第２の機能性領域が移設される領域との、少なくとも一方に所定の厚さの第２の接合層を設ける第４の工程と、
前記第２の機能性領域と前記第２の基板又は前記第３の基板とを前記第２の接合層により接合する第５の工程と、
前記第１の基板と前記第２の機能性領域とを、前記第２の分離層を第２の条件で処理することにより前記第２の分離層で分離する第６の工程と、
を含むことを特徴とする機能性領域の移設方法。
【請求項２】
前記第１の分離層と前記第２の分離層とは互いに異なる温度で分解又は結合強度が低下する材料を含み、
前記第３の工程において、前記第１の条件は前記第１の分離層を第１の温度以上に所定の時間維持する工程を含み、
前記第６の工程において、前記第２の条件は前記第２の分離層を前記第１の温度よりも高い第２の温度以上に所定の時間維持する工程を含むことを特徴とする請求項１に記載の機能性領域の移設方法。
【請求項３】
前記第１の分離層と前記第２の分離層とは互いに異なる波長の光で分解又は結合強度が低下する材料を含み、
前記第３の工程において、前記第１の条件は前記第１の分離層に第１の波長の光を所定の時間照射する工程を含み、
前記第６の工程において、前記第２の条件は前記第２の分離層に前記第１の波長とは異なる第２の波長の光を所定の時間照射する工程を含むことを特徴とする請求項１に記載の機能性領域の移設方法。
【請求項４】
前記第１の分離層は第１の波長の光で分解又は結合強度が低下する材料を含み、前記第２の分離層は第１の温度で分解又は結合強度が低下する材料を含み、
前記第３の工程において、前記第１の条件は前記第１の分離層に第１の波長の光を所定の時間照射する工程を含み、
前記第６の工程において、前記第２の条件は前記第２の分離層を第１の温度以上に所定の時間維持する工程を含むことを特徴とする請求項１に記載の機能性領域の移設方法。
【請求項５】
前記第１の分離層は第１の温度で分解又は結合強度が低下する材料を含み、前記第２の分離層は第１の波長の光で分解又は結合強度が低下する材料を含み、
前記第３の工程において、前記第１の条件は前記第１の分離層を第１の温度以上に所定の時間維持する工程を含み、
前記第６の工程において、前記第２の条件は前記第２の分離層に第１の波長の光を所定の時間照射する工程を含むことを特徴とする請求項１に記載の機能性領域の移設方法。
【請求項６】
前記２の工程又は前記第５の工程の前に、前記第２の基板上の、前記第１の機能性領域以外の領域に対応する領域、又は前記第３の基板上の、前記第２の機能性領域以外の領域に対応する領域の表面に所定の凹凸を形成する第７の工程を更に含むことを特徴とする請求項１から５のいずれか１項に記載の機能性領域の移設方法。
【請求項７】
前記第１及び第２の機能性領域は前記第１の基板上に所定の間隔で配列され、
前記第２の基板の前記第１の機能性領域と接合する領域は前記第２の基板上に所定の間隔で配列され、
前記第１の基板上に形成された前記第１及び第２の機能性領域の単位領域当たりの幅をｗ、長さをｌとし、その間隔をｓとし、前記第２の基板の前記複数の第１の機能性領域と接合する単位領域当たりの幅をＷ、長さをＬ、その間隔をＳとした場合、前記ｗ、ｌ、ｓ、Ｗ、Ｌ、Ｓは以下の式１から３を満たすことを特徴とする請求項１から６のいずれか１項に記載の機能性領域の移設方法。
（式１）ｌ≦Ｌ
（式２）Ｗ＞ｗ
（式３）Ｗ＋Ｓ＞ｗ＋ｓ
【請求項８】
前記第２の基板は第３の機能性領域を有し、前記第１の機能性領域は、前記第３の機能性領域と前記第１の接合層を介して接合することを特徴とする請求項１から７のいずれか１項に記載の機能性領域の移設方法。
【請求項９】
前記第２の基板又は前記第３の基板は第４の機能性領域を有し、前記第２の機能性領域は、前記第４の機能性領域と前記第２の接合層を介して接合することを特徴とする請求項１から８のいずれか１項に記載の機能性領域の移設方法。
【請求項１０】
前記第２の工程において、前記第１の機能性領域と前記第２の基板とは、分離可能な第３の分離層である前記第１の接合層により接合され、
前記第２の基板上の前記第１の機能性領域と第４の基板との、少なくとも一方に所定の厚さの第３の接合層を設ける第８の工程と、
前記第２の基板上の全ての前記第１の機能性領域と前記第４の基板とを前記第３の接合層により接合する第９の工程と、
前記第２の基板と前記第１の機能性領域とを前記第３の分離層である第１の接合層で分離する第１０の工程と、を更に含むことを特徴とする請求項１から９のいずれか１項に記載の機能性領域の移設方法。
【請求項１１】
前記第５の工程において、前記第２の機能性領域と前記第３の基板とは、分離可能な第４の分離層である前記第２の接合層により接合され、
前記第３の基板上の前記第２の機能性領域と第５の基板との、少なくとも一方に所定の厚さの第４の接合層を設ける第１１の工程と、
前記第３の基板上の全ての前記第２の機能性領域と前記第５の基板とを前記第４の接合層により接合する第１２の工程と、
前記第３の基板と前記第２の機能性領域とを前記第４の分離層である第２の接合層で分離する第１３の工程と、を更に含むことを特徴とする請求項１から１０のいずれか１項に記載の機能性領域の移設方法。
【請求項１２】
前記第１の基板に設けられた第１又は第２の機能性領域は化合物半導体膜を含み、
前記第１の基板は、
前記第１又は第２の機能性領域が、化合物半導体基板上に、エッチング犠牲層と、化合物半導体膜と、前記複数の分離層と、前記第１の基板とを、該化合物半導体基板側からこの順に備えて形成され、且つ前記化合物半導体膜に設けられている第１の溝と、前記第１の溝に連結する様に前記第１の基板と前記化合物半導体基板の少なくとも一方の基板を貫通する様に設けられている第２の溝とを有する部材を用意する工程と、
前記第１の溝と前記第２の溝を通して、エッチング液と前記エッチング犠牲層とを接触させて、該エッチング犠牲層をエッチングし、前記部材から前記化合物半導体基板を分離する工程と、
により用意されることを特徴とする請求項１から１１のいずれか１項に記載の機能性領域の移設方法。
【請求項１３】
前記第１の基板に設けられた第１又は第２の機能性領域は化合物半導体膜を含み、
前記第１の基板は、
シード基板上に界面分離層をヘテロエピタキシャル成長させる界面分離層形成工程と、
前記界面分離層上に化合物半導体膜を形成する半導体層形成工程と、
前記界面分離層及び前記化合物半導体膜が形成された前記シード基板を、前記複数の分離層を有する前記第１の基板に前記複数の分離層を介して接合する接合工程と、
前記接合工程を経て形成される複合部材から、前記界面分離層を利用して、前記複数の分離層を有する前記第１の基板とともに前記化合物半導体膜を分離して、前記化合物半導体膜を有する前記第１の基板を得る分離工程と、
により用意されることを特徴とする請求項１から１１のいずれか１項に記載の機能性領域の移設方法。
【請求項１４】
請求項１から１３のいずれか１項に記載の機能性領域の移設方法を用いて製造されたことを特徴とするＬＥＤアレイ。
【請求項１５】
請求項１４に記載のＬＥＤアレイに、ロッドレンズアレイが実装されていることを特徴とするＬＥＤプリンタヘッド。
【請求項１６】
請求項１４に記載のＬＥＤアレイを含むＬＥＤプリンタヘッド又は請求項１５に記載のＬＥＤプリンタヘッドと、感光ドラムと、帯電器とを含み、
前記ＬＥＤプリンタヘッドを光源として、前記感光ドラムに静電潜像を書き込む作像ユニットを備えることを特徴とするＬＥＤプリンタ。
【請求項１７】
請求項１４に記載のＬＥＤアレイを含むＬＥＤプリンタヘッド又は請求項１５に記載のＬＥＤプリンタヘッドと、感光ドラムと、帯電器とを含み、
前記ＬＥＤプリンタヘッドを光源として、前記感光ドラムに静電潜像を書き込む作像ユニットを複数備えることを特徴とするカラーＬＥＤプリンタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体部材、半導体物品、半導体素子などを製造するための機能性領域を移設する方法に関する。また、本発明は、該方法を用いて作製されるＬＥＤアレイ、ＬＥＤプリンタヘッド、ＬＥＤプリンタ等に関する。 
【背景技術】
【０００２】
ＧａＡｓ基板上に犠牲層を介して成膜された発光ダイオード構成層を、シリコン基板上に移設（転写ともいう）する技術が知られている。
【０００３】
特許文献１には、シリコン基板上に、発光ダイオード構成層を移設する技術が記載されている。具体的には、まず、ＧａＡｓ基板上に犠牲層を介して形成した発光ダイオード構成層に対して、それを発光領域毎に分割するための溝を設ける。該溝の直下には、前記犠牲層が露出している。次に、ドライフィルムレジストを前記発光ダイオード構成層に貼り付け、更に、このドライフィルムレジストにメタルワイヤからなるメッシュ状の支持部材を貼り合わせる。
【０００４】
その後、前記レジストの内、前記メタルワイヤの直下に位置する部分以外を除去する。そして、メッシュ状の支持部材を介して、エッチング液と前記犠牲層とを接触させて、該犠牲層のエッチングを行うことで、ＧａＡｓ基板を前記貼り合わせ構造体から分離する。更に、ＧａＡｓ基板を分離した後に、今度はシリコン基板と前記発光ダイオード構成層とを貼り合わせる。こうして、シリコン基板上に発光ダイオード構成層が移設（転写）される。
【０００５】
また、特許文献２には、基板上に設けられた複数の半導体チップから選択された一部のチップを他の基板に実装する技術が開示されている。具体的には、第１基板の上に素子を含むデバイス層を有する第１積層体を準備し、第２基板の上に分離層を有する第２積層体を準備する。次いで、前記デバイス層と前記分離層とが対向する様に、前記第１積層体と前記第２積層体とを接合する。更に、前記デバイス層及び前記分離層を含む積層体を所定のパターンで分離して、前記第２基板の上に、前記素子を含む複数のチップを形成する。そして、前記チップから選択した所定のチップと第３基板とを該第３基板の所定位置で接合し、その後、前記分離層において前記第２基板と該所定のチップとを分離し、該所定のチップを前記第３基板に実装する。
【特許文献１】特開２００５−０１２０３４号公報
【特許文献２】特開２００３−１７４０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＧａＡｓ基板上のＧａＡｓ等の化合物半導体を発光層に用いてＬＥＤアレイ等を作成する場合、該ＧａＡｓ基板はシリコン基板と比較して非常に高価であり、ＧａＡｓ基板の有効利用が求められている。また、ＧａＡｓ基板の大きさ（例えば２、４、６、８インチ基板）とシリコン基板（例えば４、５、６、８、１２インチ基板）との大きさとが異なる場合、基板単位で一括して移設すると移設可能な領域は小さい方の基板の領域となる。従って、効率良く移設するためには両方の基板を小さい方の基板の大きさに合わせる必要があるという制約がある。
【０００７】
特許文献１に開示されている様な移設を行うと、有効に活用できるＧａＡｓ半導体層は、移設先のシリコン基板上に形成された素子に対応する部分のみであって、素子の存在しない素子間の部分のＧａＡｓ半導体は活用されることなく廃棄される。
【０００８】
この課題について図面を用いて更に説明する。
図２０（ａ）、（ｂ）は、夫々、シリコン基板上に形成された回路素子及びＧａＡｓ基板に形成された発光層を示す図である。図２０において、１１はＧａＡｓ基板、１２はＧａＡｓからなる発光層、１３はシリコン基板、１４はシリコン基板上に形成された回路素子を示す。発光層１２を回路素子１４上に移設することで発光素子が完成する。この発光層１２は回路素子１４上の一部（或いは回路素子に隣接して）設けられる。そして、その大きさは例えば１０ｍｍ×５０μｍ程度の大きさである。一方、回路素子１４の大きさは例えば１０ｍｍ×０．３ｍｍ程度の大きさである。従って、一括して発光層１２を回路素子１４に移設する場合の発光層１２の配列及び取り個数は、回路素子１４の配列に制約され、結果としてＧａＡｓ基板１１の単位面積当たりで発光層１２として活用できる面積は小さなものとなる。
【０００９】
一方、特許文献２には、１つの基板に多くのチップを形成しておき、これらのチップからチップの一部を選択的に実装する技術が開示されている。従って、この技術によれば、実装元（移設元）の基板上に複数の実装先（移設先）分のチップを形成することができるので、或る程度の基板の有効活用ができる。しかし、特許文献２の技術によれば、チップを選択的に実装する際に、実装するチップに接着剤を塗布しているが、次の様なことが起きる可能性がある。すなわち、チップサイズが小さくなる（例えば、縦、横いずれか一方の幅が数百μｍ以下）と、この様な方法では、接着剤が実装対象となるチップからはみ出す場合がある。接着剤がはみ出した場合、実装する予定の本来ないチップまで接着され、実装に不具合が生じ、結果として歩留まりが低下する可能性がある。そのため、更に基板を有効活用するための工夫が求められる。
【００１０】
また、チップサイズが小さくなると、接着剤の厚さも、チップからはみ出さない様にするには薄くせざるを得ない。この様な状態で接着すると、接着時に実装予定のないチップが実装用の基板と接触することで破損する可能性がある。
【課題を解決するための手段】
【００１１】
上記課題に鑑み、第１の分離層と第２の分離層とを含む複数の分離層を有する第１の基板の分離層上に接合されて配されている２以上の機能性領域の中の一部の領域を他の基板に移設する本発明の機能性領域の移設方法は次の工程を含むことを特徴とする。
前記機能性領域に含まれる第１の機能性領域と、前記他の基板である第２の基板上の前記第１の機能性領域が移設される領域との、少なくとも一方に所定の厚さの第１の接合層を設ける第１の工程。
前記第１の機能性領域と前記第２の基板とを前記第１の接合層により接合する第２の工程。
前記第１の基板と前記第１の機能性領域とを、前記複数の分離層のうちの第１の分離層を第１の条件で処理することにより前記第１の分離層で分離する第３の工程。
前記第１の基板に残存する前記機能性領域に含まれる第２の機能性領域と、前記第２の基板上の前記第１の機能性領域を移設した領域以外の前記第２の機能性領域が移設される領域、又は前記他の基板である第３の基板上の前記第２の機能性領域が移設される領域との、少なくとも一方に所定の厚さの第２の接合層を設ける第４の工程。
前記第２の機能性領域と前記第２の基板又は前記第３の基板とを前記第２の接合層により接合する第５の工程。
前記第１の基板と前記第２の機能性領域とを、前記複数の分離層のうちの第２の分離層を第２の条件で処理することにより前記第２の分離層で分離する第６の工程。
【００１２】
ここで、前記第１の分離層と前記第２の分離層とは互いに異なる条件で分解又は結合強度が低下する材料を含む。
【発明の効果】
【００１３】
本発明によれば、異なる条件で分解又は結合強度が低下する材料を含む複数の分離層で複数の機能性領域を基板に接合するので、該基板に設けられた複数の機能性領域の各領域を選択的に夫々別の基板に効率的に移設することができる。
【００１４】
また、本発明の機能性領域の移設方法を用いることで、低コストで高性能なＬＥＤアレイ、ＬＥＤプリンタヘッド、ＬＥＤプリンタ等を提供することができる。
【発明を実施するための最良の形態】
【００１５】
本発明において機能性領域とは、代表的には、少なくとも半導体接合を有する領域を意味しており、該領域が素子であってもよい。また、圧電特性、誘電特性、磁性特性等を有する領域であって、機能素子として使用し得る電気的、磁気的な機能などを有する領域を意味しており、該領域が素子であってもよい。いずれにせよ、本発明において重要なことは、複数の分離層で接合された複数の機能性領域を持つ基板から、順次、異なる処理をして機能性領域の各部を、夫々、異なる基板の所定の箇所に移設することである。以下の実施形態では２つの分離層の例を説明するが、３つ以上の分離層を用いて、順次、異なる処理を適切に施して機能性領域の各部を、夫々、異なる基板の所定の箇所に移設することもできる。更には、前記の接合層を設置する以外の位置の表面の表面粗さを、接合層表面より、大きく設定することも重要である。即ち、仮に接合層以外の部位に、次に移設すべき半導体接合領域の表面が接触したとしても、その表面粗さのために、接触点が限定されて少ないため、原子、分子間力（ファンデァワールス力）が微弱となる。この結果、接合層以外の部位においては、接合工程中に事故的に接触したとしても、十分な接合力を得るには至らず、接合されることはない。
【００１６】
以下、本発明の実施の形態について図面を用いて説明する。
何らかの処理で分離可能となる複数の分離層を有する第１の基板の前記分離層上に接合されて設けられている２以上の機能性領域の中の一部の領域を他の基板に移設する本発明の機能性領域の移設方法の基本的な実施形態は、前記考え方に基づき次の工程を含む。
第１の機能性領域と、前記他の基板である第２の基板上の前記第１の機能性領域が移設される領域との、少なくとも一方に所定の厚さの第１の接合層を設ける第１の工程。
前記第１の機能性領域と前記第２の基板とを前記第１の接合層により接合する第２の工程。
前記第１の基板と前記第１の機能性領域とを、第１の分離層を第１の条件で処理することにより前記第１の分離層で分離する第３の工程。
前記第１の基板に残存する第２の機能性領域と、前記第２の基板上の前記第１の機能性領域を移設した領域以外の前記第２の機能性領域が移設される領域、又は前記他の基板である第３の基板上の前記第２の機能性領域が移設される領域との、少なくとも一方に所定の厚さの第２の接合層を設ける第４の工程。
前記第２の機能性領域と前記第２の基板又は前記第３の基板とを前記第２の接合層により接合する第５の工程。
前記第１の基板と前記第２の機能性領域とを、第２の分離層を第２の条件で処理することにより前記第２の分離層で分離する第６の工程。
ここにおいて、前記第１の分離層と前記第２の分離層とは互いに異なる条件で分解又は結合強度が低下する材料を含み、前記機能性領域は少なくとも第１の機能性領域と第２の機能性領域とを含む。
【００１７】
まず、第１の工程における第１の基板を用意する方法を説明する。図１は、第１の基板を用意する工程例を示す断面図である。本例では、図１に示す様に、シード基板である化合物半導体基板１０３から第１の基板１００に移設される第１及び第２の機能性領域１０１、１０２は化合物半導体膜１０６を含む。図１（ａ）、（ｂ）に示す様に、第１及び第２の機能性領域１０１、１０２は、化合物半導体基板１０３上に、エッチング犠牲層１０５と、化合物半導体膜１０６とを、該化合物半導体基板１０３側からこの順に備えて形成される。この際、化合物半導体基板１０３上に形成した化合物半導体膜１０６上にレジスト１０７を形成してパターニングし、第１及び第２の機能性領域１０１、１０２間をエッチングして第１の溝１１０を形成する。こうして、第１及び第２の機能性領域１０１、１０２を島状に分離する。
【００１８】
また、第１の溝１１０に連結する様に、第１の基板１００と化合物半導体基板１０３との少なくとも一方の基板に第２の溝１１１（最終的には貫通孔となる）を設ける。ここでは、半導体基板１０３に第２の溝１１１が設けられている。本例では、化合物半導体基板１０３はＧａＡｓ基板であり、ＧａＡｓのエッチングは、ＮＨ４ＯＨ＋Ｈ２Ｏ２のエッチング液及び／又はＤｅｅｐ  ＲＩＥ（リアクティブイオンエッチング）で行う。第１の基板１００は、透明なガラスなどの基板であり、第１及び第２の機能性領域１０１、１０２の化合物半導体膜１０６は、ＤＢＲ層とＬＥＤ層を含み、エッチング犠牲層１０５はＡｌＡｓ層などである。
【００１９】
前記シード基板１０３としては、ＧａＡｓ基板、ｐ型ＧａＡｓ基板、ｎ型ＧａＡｓ基板、ＩｎＰ基板、ＳｉＣ基板、ＧａＮ基板などを用いることができる。また、化合物半導体基板以外にも、サファイア基板、Ｇｅ基板などを用いることもできる。前記エッチング犠牲層とは、前記化合物半導体多層膜のエッチング速度よりも速くエッチングされる層のことである。前述した様に、本例では、ＡｌＡｓ層やＡｌＧａＡｓ層（例：Ａｌ０．７Ｇａ０．３Ａｓ）である。ＡｌＧａＡｓ層をＡｌｘＧａｘ−１Ａｓ（１≧ｘ≧０．７）とした場合、ｘが０．７以上でエッチング選択性が顕著となる。エッチング犠牲層にＡｌＡｓ層を用いる場合は、エッチング液として２％から１０％に希釈したＨＦ溶液を用いることができる。
【００２０】
シード基板１０３として、サファイア基板を用いる場合、その上にエッチング犠牲層として、窒化クロム（ＣｒＮ）などの金属窒化膜を用いることができる。こうした場合、青色や紫外光用のデバイス（ＬＥＤやレーザ）を実現するための機能層多層膜を窒化クロム上にエピタキシャル成長させることができる。この多層膜は、活性層としてＧａＩｎＮ、更にスペーサ層としてＡｌＧａＮやＧａＮを用いることができる。この犠牲層である窒化クロム（ＣｒＮ）などの金属窒化膜のエッチャントとしては、一般的なＣｒエッチャント（クロムエッチング液など）を用いることができる。
【００２１】
図示例では、図１（ｂ）に示す様に、化合物半導体基板１０３を裏面からラッピングして第２の溝１１１が基板１０３を貫通する様にする。これと共に、粘着層を持つシートなどの分離層１１５を介して第１の基板１００と化合物半導体基板１０３上の第１及び第２の機能性領域１０１、１０２を接合する。ここでは、第２の溝１１１を化合物半導体基板１０３に設けたが、ＧａＡｓ基板はガラスなどの基板１００と比べて非常に脆弱で、機械的強度が相対的に小さいので、むしろ基板１００に第２の溝（図１（ａ）に破線で示す様な貫通孔）を設ける方が形成しやすいと言える。また、分離層１１５は、互いに異なる条件で分解又は結合強度が低下する材料を含む第１の分離層１１５ａと第２の分離層１１５ｂを有する。本例では、第１の分離層１１５ａは、シート基材１１５ｃの一面に形成されたＵＶ剥離粘着層であり、第２の分離層１１５ｂは、シート基材１１５ｃの他面に形成された熱剥離粘着層である。後の工程のために、第２の機能性領域１０２が存在する領域に対応する第１の基板１００の表面には、遮光層１１７が設けられる。遮光層１１７は蒸着などで形成することができるが、容易に剥がせるステンシルマスクを用いることもできる。更に、後述する工程で、例えばＵＶ波長（３００ｎｍ〜４００ｎｍ）のレーザー光を絞り、走査することにより、所望の位置の所望の面積だけについて選択的にＵＶ剥離層にＵＶ照射することができる。この場合には、上記の遮光層を設置する必要がない。
【００２２】
第１の基板１００に第２の溝を設ける場合、次の様に行うことができる。例えば、第１の基板がシリコン基板である場合、第２の溝である貫通溝の形成は、ＳＦ６などの雰囲気の下、フッ素を利用したＲＩＥを用いて行うことができる。ラジカル種はフッ素に限られるものではない。ウエットで行う場合には、ＮａＯＨやＫＯＨ、ＴＭＡＨなどを用いることができる。より詳細に説明すれば、シリコン基板の一方の表面に分離層１１５を形成した後、他方の面側に、溝を形成するためのマスク層をレジストを用いて形成し、マスクを利用してシリコン基板に溝を形成する。ＲＩＥなどのドライエッチングやウエットエッチングを用いてもよいが、露出箇所に石英の微粒子などをぶつけて物理的にシリコン基板を破壊しながら溝を掘っていくサンドブラスタなどを用いることもできる。この様な貫通溝は、例えば、側壁を保護しながらアスペクト比を劣化させずに数百ミクロンもの厚いシリコンウェーハに形成することができる上に、ガラス基板のような部材にも容易に適応可能となる。こうして、化学的なエッチングにより溝を形成するのではなく、流体エネルギーやサンドブラスト法の様に固体粒子をぶつけることによって貫通溝を形成することができる。レーザドリルやマイクロドリルを用いることもできる。
【００２３】
以上の様にして、図１（ｂ）に示す如く、化合物半導体膜１０６に設けられた第１の溝１１０と、第１の溝１１０に連結する様に第１の基板１００と基板１０３の少なくとも一方を貫通して設けられた第２の溝１１１とを有する複合部材が用意される。
【００２４】
次に、第１の溝１１０と第２の溝１１１を通して、エッチング液とエッチング犠牲層１０５とを接触させて該エッチング犠牲層１０５をエッチングし、前記複合部材から化合物半導体基板１０３を分離する。これにより、図１（ｃ）に示す第１及び第２の機能性領域１０１、１０２を備える第１の基板１００が用意される。分離された化合物半導体基板１０３は、新たに化合物半導体膜を含む機能性領域を形成するために再使用することができる。なお、第１の溝１１０や半導体基板溝１１１が深い場合には、ＡｌＡｓなどからなるエッチング犠牲層のエッチングにより発生したガス（水素）の泡が、その出口を塞いでしまうことがある。斯かる場合には、エッチングのための溶液や化合物半導体基板などのウェーハに、連続的或いは断続的に超音波を印加（間欠でも可）することが好ましい。また、エッチャント中に（例えば、フッ酸の中に）アルコールや、濡れ角を減少させるような潤滑材を添加しておくことで泡の発生の抑制又は除去を行うことも好ましい。
【００２５】
後述する様に、第１の基板の用意する方法は、以上の方法に限られるものではない。例えば、前記複合部材の界面分離層の側面又はその近傍に流体を吹き付けることで、複合部材から基板１０３を分離することで第１の基板の用意する方法を採用することもできる。
【００２６】
次に、複数の機能性領域に含まれる第１の機能性領域と、第２の基板上の第１の機能性領域が移設される領域との、少なくとも一方に所定の厚さの第１の接合層を設ける第１の工程を説明する。ここでは、選択的に移設される第１の機能性領域１０１と、第２の基板２００上の第１の機能性領域１０１が移設される領域との、少なくとも一方に所定の厚さの接合層２０５を設ける。本例では、図２に示す様に、駆動回路を備えるシリコン基板である第２の基板２００上に第１の接合層２０５を設ける。設け方としては、まず、図２（ａ）に示す様に第２の基板２００上に、所定の厚さの接合層（有機絶縁層）２０５を形成し、その上の第１の機能性領域１０１の移設予定領域のみに対してレジスト２０６でマスキングを行う。化学的なエッチング或いはＲＩＥでエッチングを行い、図２（ｂ）に示す様に所望の領域のみに接合層２０５を設け、レジスト２０６をアッシャーなどで剥離する。ここでは、接合層２０５の厚さは２．０μｍ程度とし（図２等では１．９７μｍと表示している）、その表面は充分に滑らかにする。この程度の厚さがあれば、第１の機能性領域１０１と接合層２０５を接合するときに、第２の機能性領域１０２が基板２００の表面に強く押し付けられることは防止できる。本発明においては、当該接合層の厚さとしては１．０μｍ〜１０μｍ程度が好ましい。１．０μｍ以下の厚さになると前記効果が小さくなり、また１０μｍ以上になると、機能性領域を移設した後に、当該機能性領域と基板に形成された回路等とを金属配線で、電気的に結合する際に段切れ等の問題が起こる可能性が高くなる。また、機能性領域を移設する際、図２（ｂ）に示す様に、第１の機能性領域１０１以外の領域に対応する第２の基板２００上の領域の表面に所定の凹凸２０８を形成してもよい。こうすれば、仮に接合時の応力によって、移設対象ではない第２の機能性領域１０２と基板２００の表面とが接触したとしても、これらが接合することがより効果的に防止できる。凹凸２０８は、第１の接合層（有機絶縁層）２０５を形成するときにオーバーエッチングなどを行うことで形成できる。凹凸２０８の面は、接合層２０５の表面より充分に粗いものである。例えば、接合層２０５の表面の滑らかさは、Ｒｐｖ（凹凸のピークと谷の差の最大値）が２ｎｍ程度以下であり、Ｒａ（凹凸のピークと谷の差の平均値）が０.２ｎｍ程度以下とする。一方、凹凸２０８の面の粗さは、Ｒｐｖ（凹凸のピークと谷の差の最大値）が２ｎｍ程度以上であり、Ｒａ（凹凸のピークと谷の差の平均値）が０.２ｎｍ程度以上とする。
【００２７】
この様に、分離層１１５を有する第１の基板１００の前記分離層の上には、島状に複数の機能性領域があり、第１の機能性領域１０１以外に第２の機能性領域１０２が設けられる。そして、本例では、少なくとも第１の基板１００上に残存する第１の機能性領域以外の第２の機能性領域１０２に対応する第２の基板２００上の領域の表面に所定の凹凸２０８を形成するのが望ましい。
【００２８】
本例において、接合層２０５は、例えば有機材料からなる膜である。有機材料からなる膜としては、ポリイミドなどの有機絶縁膜がある。ポリイミド以外にも、エポキシ系接着層などを使用することもできる。また、絶縁膜としては、上述の有機材料膜のみならず、酸化シリコン膜などの無機系の絶縁性の酸化膜にメチル基、エチル基、フェニル基などを添加して、可塑性を増加させたスピンオンポリマーや、有機ＳＯＧを用いることもできる。例えば、第２の基板２００としてのシリコン基板上及び／または内部を利用して、回路領域を有する場合には、次の様にしてもよい。スピンオン有機グラス（Ｏｒｇ.ＳＯＧ）を利用して、該回路領域上の平坦性を上げるための酸化シリコン絶縁膜（これは、プリベーク温度百℃前後で、一定の粘着性を有する）を所定の厚さで第２の基板２００上に形成し、これをパターニングしてもよい。本発明においては、このようにプリベーク処理の後に接合層２０５表面が一定の粘着性を有することが、その後の接合工程において効率的に接合を行う上で好ましい。一般に、タック性（粘着性）は、有機絶縁物（スピン・オン・ポリマー）に含有される加水分解性基であるシラノール基や有機成分である、アルコキシ基によって発現するものと考えられている。これらの成分は、処理温度により、脱水縮合反応が進行して、ウェーハ同士や素子間の接合（貼り合わせ）強度を強固する。また、可塑性については有機成分の中でも、非加水分解性基が高温（＞４００℃）での物質の可塑性の安定性に寄与する。貼り合わせ技術の成否を決する要素は、その表面平坦性とパーティクルが最も大きなものとして知られている。これに対して、可塑性とタック性を持った有機絶縁層を介在させることにより、デバイス構造物などが存在する下地や、接合表面に必要とされる平坦性を緩和することができる。また、パーティクルの影響もその可塑性によって、パーティクルの大きさによっては、介在する有機絶縁層に埋没させることが可能となるため、実質的にパーティクルの影響を排除することができる。可塑性は層の厚みを増大させた場合に蓄積される歪みの緩和にも大きな役割を持ち、可塑性を向上させる有機成分が少なく、かつ１μｍ以上の比較的厚い層を形成するとクラック等の欠陥や亀裂が生ずる場合がある。これらの理由により、有機ＳＯＧ中に含まれる加水、非加水分解性基の中の有機成分量は、約１ｗｔ．％以上程度とすると、好ましい粘着性、可塑性を得ることができ、ミクロン・オーダの層厚としても安定な膜とすることができる。
【００２９】
上述した様に、第２の基板２００は、例えば、半導体基板やシリコン基板や、表面に酸化層が形成されているシリコンウェーハや、所望の電気回路（例えば、ドライバ回路）が設けられているシリコンウェーハなどである。ここでいうドライバ回路とは、例えば、発光ダイオード（ＬＥＤ）が化合物半導体多層膜を含み構成される場合に、そのＬＥＤを駆動・制御するための回路のことである。シリコン基板は、いわゆるＣＺウェーハは勿論、表面にエピタキシャルシリコン層を有する基板であってもよく、またシリコン基板の代替としてＳＯＩ基板を用いることもできる。
【００３０】
次に、第１の機能性領域１０１と第２の基板２００とを第１の接合層２０５により接合する第２の工程と、第１の分離層１１５ａを第１の条件で処理することにより第１の基板１００と第１の機能性領域１０１とを分離する第３の工程について説明する。図３（ａ）に示す様に、第１の基板１００の分離層１１５上の第１の機能性領域１０１と接合層２０５をアライメントして接合し、図３（ｂ）に示す様に、第１の基板１００と第１の機能性領域１０１とを分離層１１５の第１の分離層１１５ａで分離する。本発明においては、分離層は一定の処理により分離可能となる材料を用いる。また、前記処理とは分離層の分解或いは結合強度の弱化をもたらす処理のことを意味する。ここでは、透明基板１００の側からＵＶ光を照射して（すなわち、第１の条件で処理して）第１の分離層１１５ａのＵＶ剥離粘着層の分解或いは結合強度の弱化をもたらすことで、第１の基板１００と第１の機能性領域１０１とを分離する。遮光層１１７があるので、第２の機能性領域１０２の部分の第１の分離層１１５ａにはＵＶが照射されず、これはそのままで、図３（ｂ）に示す様に、第２の機能性領域１０２は第１の基板１００側に残って移設されない。また、この際、前述した様に、ＵＶレーザー光を微小スポットに集光して、走査してもよい。この様に、本例では、第１の基板１００は透光層１１７を有し、第１の分離層１１５ａは光の照射により分解又は結合強度が低下する材料からなるＵＶ剥離粘着層である。そして、少なくとも第１の機能性領域１０１と第１の基板１００との間の第１の分離層１１５ａに光の照射を行って、第１の基板１００と第１の機能性領域１０１を第１の分離層１１５ａで分離する。
【００３１】
また本発明においては、遮光層１１７を設けないで全体的に光の照射を行って、第１の基板１００と第１の機能性領域１０１を第１の分離層１１５ａで分離することもできる。全体的に光の照射をすれば、分離層１１５のＵＶ剥離粘着層１１５ａは全体的に分解或いは結合強度が弱化して、第１の接合層２０５と接合した第１の機能性領域１０１はその接合力で第１の基板１００から分離される。このとき、第２の基板２００と接合していない第２の機能性領域１０２の部分でも、分離層１１５のＵＶ剥離粘着層１１５ａの粘着力は低下している。しかし、第２の機能性領域１０２の部分には第２の基板２００側から引き剥がし力が働かないので、第２の機能性領域１０２は第１の基板１００側に残ることになる。この方法は、条件（例えば、分離層の材料、光の波長、光強度、照射時間等）を詳細に選べば、確実性も確保しながら、遮光層を必要とせず光の照射も単純に行えばよいので、簡易に、低コストで行うことができる。全体にＵＶ照射を行う場合には、Ｉ線ＵＶランプや、ＵＶ光を発生するＬＥＤを使用することができる。この場合も、分離層１１５の弱った粘着力のＵＶ剥離粘着層１１５ａにより第１の基板１００側に残った第２の機能性領域１０２の部分を、次に説明する様に更に他の基板に移設することができる。
【００３２】
分離層１１５は、他の例を後述する様に、前記構成のものに限られない。分離層１１５は、ＵＶ剥離粘着層１１５ａと熱剥離粘着層１１５ｂの配置が図示例とは逆転したシートであってもよい。又、ＵＶ剥離層や熱剥離層を感圧剥離層と複合させても良い。また、図１０に示す様に、第１及び第２の機能性領域１０１、１０２に夫々対応して異なる特性を持つ分離層１２０、１２１を第１の基板１００上に設けることもできる。例えば、一方がＵＶ剥離粘着層で、他方が熱剥離粘着層という組み合わせがある。また、一方が第１の光剥離粘着層で、他方が第２の光剥離粘着層（これは第１の光剥離粘着層とは異なる波長の光で分解或いは結合強度が弱化する粘着層）という組み合わせがある。更には、一方が第１の熱剥離粘着層で、他方が第２の熱剥離粘着層（これは第１の熱剥離粘着層とは異なる温度で分解或いは結合強度が弱化する粘着層）という組み合わせもある。第１及び第２の分離層を含む分離層１１５は、シートではなく、第１の基板１００上に塗布、蒸着などで形成することもできる。具体的な材料としては、熱発泡カプセルを含有したものがある。また、ＵＶ剥離粘着材料としては、ＵＶエネルギー照射により架橋が切断するものや、ＵＶ光吸収により発泡するカプセルを内蔵するものなどがあり、熱剥離粘着材料としては、リバアルファ（日東電工製の商品名）などがある。
【００３３】
次に、第１の基板１００に残存する第２の機能性領域１０２と、第３の基板３００（これは第２の基板であってもよい）上の第２の機能性領域の移設予定領域との、少なくとも一方に所定の厚さの第２の接合層３０５を設ける第４の工程を説明する。また、第２の機能性領域１０２と第３の基板３００とを第２の接合層３０５により接合する第５の工程と、第１の基板１００と第２の機能性領域１０２とを、第２の分離層１１５ｂを第２の条件で処理することにより第２の分離層で分離する第６の工程を説明する。接合方法としては、チップに分断した後に、デバイス回路を内蔵してありシリコン基板ウェーハ上へ逐次、チップ毎（多数の活性層を有するセグメント毎）に接合してもよいし、更に工程時間を短縮するためには、ウェーハごと、ウェーハ間で一括に接合してもよい。ここで、本発明においてセグメントとは機能性領域を移設する際に好適な一つ又は複数の回路単位を構成する活性層の領域をいう。また、本発明においては異なる基板のサイズであっても、移設を複数回繰り返すことで、無駄なく機能性領域を移設することができる。例えば、第１の基板である４インチ基板から、複数のセグメントに分離された領域を切断して形成しておく。その機能性領域を、移設すべき基板サイズに合わせて（例えばシリコン５、６、８、１２インチウェーハ）、各機能性領域の配列間隔を密にするように配列する。第２の基板である５、６、８、１２インチ基板の移設すべき第１の領域に前記第１の基板上に配された機能性領域のうち、当該第１の領域に対応する機能性領域のみを選択的に移設する。その後、前記第２の基板である５、６、８、１２インチ基板の残りの移設すべき領域である第２の領域に、前記第１の基板上に配された機能性領域のうち、当該第２の領域に対応する機能性領域のみを選択的に移設する。この様にして、基板の大きさが異なる場合でも、移設工程を複数回に分けて、移設する領域毎に移設する機能性領域を選択的に移設することで無駄なく機能性領域を移設することができる。この手法は、基板材料が高価で口径が比較的小径な材料と、シリコンのような、大口径まで作製入手可能で、しかも、比較的安価に入手できる基板材料やそのデバイス群との異種基板、異種材料、異種デバイス間の接合において重要である。そして、本質的に材料間の差異が存在して、その口径や価格に大きなギャップがある異種基板間の接合において、経済効果として大きな効果が期待できる。更には、このセグメント領域に分離された領域には、複数の活性層が存在して、複数回に亘ってデバイス活性層を移設することにより、異種活性層が移設された複数枚の大口径のホストウェーハを作製することが可能となり、その経済効果は一回の移設で作製されるものより、さらに大きな効果が期待できる。
【００３４】
第２の機能性領域１０２を第３の基板３００に移設する場合も、第１の機能性領域１０１の移設とほぼ同様のことを行えばよい。すなわち、図４（ａ）に示す様に、第３の基板３００上に第２の接合層（有機絶縁層）３０５を形成し、その上の第２の機能性領域１０２の移設予定領域のみにレジストでマスキングを行う。そして、化学的なエッチング或いはＲＩＥでエッチングを行い、所望の領域のみに接合層３０５を設ける。次に、図４（ａ）に示す様に、第２の機能性領域１０２と第２の接合層３０５をアライメントして接合し、図４（ｂ）に示す様に、第１の基板１００と第２の機能性領域１０２とを第２の分離層１１５ｂで分離する。ここでは、図４（ｂ）に示す様に、１７０℃程度に加熱して（すなわち、第２の条件で処理して）分離層１１５の熱剥離粘着層１１５ｂの分解或いは結合強度の弱化をもたらすことで、第１の基板１００と第２の機能性領域１０２とを分離する。その後、レジスト１０７をリフトオフにより除去する。
【００３５】
前述した様に、分離層１１５のＵＶ剥離粘着層１１５ａと熱剥離粘着層１１５ｂの配置を図１に示すものとは反対にすることもできる。こうしたとき、例えば、遮光層１１７は不必要で、図３の工程では、第１の機能性領域１０１に対応する部分の分離層１１５を局所的に加熱する。そして、図４の工程では、透明基板１００の側からＵＶ光を照射して分離層１１５のＵＶ剥離粘着層の分解或いは結合強度の弱化をもたらすことで、第１の基板１００と第２の機能性領域１０２とを分離する。
【００３６】
この様に、第２の機能性領域１０２を更に第３の基板（前述した様に、これは前記第２の基板であってもよい）に移設する場合は、第１の基板に残存する第２の機能性領域と、第３の基板上の第２の機能性領域が移設される領域との、少なくとも一方に所定の厚さの第２の接合層を設ける。そして、第２の機能性領域１０２と第３の基板３００とを第２の接合層３０５により接合する工程と、第１の基板１００と第２の機能性領域１０２とを第２の分離層で分離する工程を更に実行する。この場合も、図４に示す様に、第３の基板３００上の、少なくとも第１の基板１００上の第２の機能性領域以外の領域に対応する部分の表面に、所定の凹凸３０８を形成してもよい（前記第７の工程）。
【００３７】
以上に説明した様に、図３と図４を用いて述べた上記の移設方法では、第１の分離層１１５ａは第１の波長の光で分解又は結合強度が低下する材料を含み、第２の分離層１１５ｂは第１の温度で分解又は結合強度が低下する材料を含む。そして、前記第３の工程において、前記第１の条件は第１の分離層に第１の波長の光を所定の時間照射する工程を含み、前記第６の工程において、前記第２の条件は第２の分離層を第１の温度以上に所定の時間維持する工程を含む。
【００３８】
前述した様に、第１の分離層１１５ａが第１の温度で分解又は結合強度が低下する材料を含み、第２の分離層１１５ｂが第１の波長の光で分解又は結合強度が低下する材料を含む様にもできる。こうした場合、前記第３の工程において、前記第１の条件は第１の分離層を第１の温度以上に所定の時間維持する工程を含む。そして、前記第６の工程において、前記第２の条件は第２の分離層に第１の波長の光を所定の時間照射する工程を含む。
【００３９】
次に、夫々異なる条件で分解又は結合強度が低下する材料を含む複数の分離層から成る分離層１１５を用いる２つの移設方法を説明する。まず、図５と図６に示す移設方法を説明する。この例では、第１の分離層１１５ａと第２の分離層１１５ｂとは互いに異なる温度で分解又は結合強度が低下する材料を含む。ここでは、図５に示す様に、前記第３の工程において、前記第１の条件は第１の分離層１１５ａを第１の温度以上に所定の時間維持することであり、これにより第１の機能性領域１０１を第１の基板１００から分離する。ここでは、第１の基板１００は透光性を持たなくてもよい。そして、図６に示す様に、前記第６の工程において、前記第２の条件は第２の分離層１１５ｂを前記第１の温度よりも高い第２の温度以上に所定の時間維持することであり、これにより第２の機能性領域１０２を第１の基板１００から分離する。
【００４０】
第１の温度と第２の温度の温度差が一定以上あれば、前記第３の工程において、局所過熱でも、充分精度良く第１の機能性領域１０１を第１の分離層１１５ａで第１の基板１００から選択的に分離できる。すなわち、第２の分離層１１５ｂまでが分解又は結合強度低下をきたす様なことはない。また、局所過熱するので、熱伝導によって隣接する領域の第１の分離層１１５ａまでが分解又は結合強度低下をきたす様なこともない。前記第６の工程においては、第２の温度以上に全体を加熱すれば、第２の分離層１１５ｂで第２の機能性領域１０２が第１の基板１００から分離して第３の基板３００に移設される。
【００４１】
次に、図７と図８に示す移設方法を説明する。この例では、第１の分離層１１５ａと第２の分離層１１５ｂとは互いに異なる波長の光で分解又は結合強度が低下する材料を含む。ここでは、図７に示す様に、前記第３の工程において、前記第１の条件は第１の分離層１１５ａに第１の波長の光を所定の時間照射することであり、これにより第１の機能性領域１０１を第１の基板１００から分離する。ここでは、第１の基板１００は透光性を持つ必要があるが、第１の基板１００に遮光層を設ける必要はない。そして、図８に示す様に、前記第６の工程において、前記第２の条件は第２の分離層１１５ｂに前記第１の波長とは異なる第２の波長の光を所定の時間照射することであり、これにより第２の機能性領域１０２を第１の基板１００から分離する。その後、レジスト１０７をリフトオフにより除去する。
【００４２】
第１の波長と第２の波長の差が一定以上あれば、前記第３の工程において、局所照射で、充分精度良く第１の機能性領域１０１を第１の分離層１１５ａで第１の基板１００から選択的に分離できる。すなわち、第２の分離層１１５ｂまでが分解又は結合強度低下をきたす様なことはない。また、局所照射するので、隣接する領域の第１の分離層１１５ａまでが分解又は結合強度低下をきたす様なこともない。前記第６の工程においては、第２の波長の光を全面照射すれば、第２の分離層１１５ｂで第２の機能性領域１０２が第１の基板１００から分離して第３の基板３００に移設される。ここで、前記第３の工程において、より確実な局所照射を実行するために、図３に示す様な遮光層を用いてもよい。
【００４３】
第１及び第２の機能性領域１０１、１０２は第１の基板１００上にどの様な島状で配置されてもよいが、代表的には、図９（ｂ）に示す様に、第１及び第２の機能性領域１０１、１０２は第１の基板１００上に所定の間隔で配列される。この場合、例えば、図９（ａ）に示す様に、第１の機能性領域１０１と接合する第２の基板２００の領域４０５（接合層２０５が配置される領域を含みＣＭＯＳチップを備える領域）は所定の間隔で配列される。こうした構成で、第１の基板１００上の第１の機能性領域１０１のみを第２の基板２００の接合層２０５の配置領域に移設するとしたとき、次の条件を満たすとより効率的且つ効果的に移設が完遂される。図９に示す様に、第１の基板上の第１及び第２の機能性領域の単位領域当たりの幅をｗ、長さをｌとし、その間隔をｓとし、第１の機能性領域と接合する第２の基板の単位領域当たりの幅をＷ、長さをＬ、その間隔をＳとした場合、次の条件を満たすとよい。即ち、ｗ、ｌ、ｓ、Ｗ、Ｌ、Ｓは以下の式１から３を満たすと良い。
（式１）ｌ≦Ｌ
（式２）Ｗ＞ｗ
（式３）Ｗ＋Ｓ＞ｗ＋ｓ
【００４４】
更には、以下の式４から６を満たすのも良い。
（式４）ｌ＝Ｌ
（式５）Ｗ＝ｎ×ｗ
（式６）Ｗ＋Ｓ＝ｎ（ｗ＋ｓ）
ここで、ｎは２以上の整数を表す。ここでは、第１の基板１００上に高密度で形成した第１の機能性領域１０１を選択的に第２の基板２００の接合層２０５の配置領域に移設することを例えばｎ回繰り返す。こうすれば、発光層などとなる機能性領域を回路素子などに移設する場合に、機能性領域の配列及び取り個数は、回路素子などの配列にあまり制約されることはなくなる。従って、結果として、シード基板の単位面積当たりにおいて発光層などとして活用できる面積割合を大きくできる。その結果として、シリコンウェーハよりも数十倍も格段に高価な化合物半導体ウェーハを有効に利用することが可能となり、複合的な多機能素子集積回路において、より有利な経済効果をもたらすことができる。
【００４５】
ここでは、図９（ａ）に示す第２のシリコン基板２００は、ＣＭＯＳチップを持つ第３の機能性領域４０５を有し、第１の機能性領域１０１は、接合層２０５を介して第３の機能性領域と接合する。同様に、前記第３の基板は第４の機能性領域を有し、第２の機能性領域１０２は、第４の機能性領域と接合する。
【００４６】
また、図１のシード基板１０３上には、エッチング犠牲層と化合物半導体多層膜とを交互に繰り返して積層することもできる。斯かる場合、繰り返して、第１の基板への前記化合物半導体多層膜の移設を行うことができる。勿論、エッチングストップ層とエッチング犠牲層と化合物半導体多層膜とを交互に繰り返して積層しておくこともできる。シード基板上へ予め犠牲層と多層膜を交互に繰り返して積層し、前記第１の溝を形成しつつ多層膜の組を１組ずつ複数回第１の基板へ移設する場合、シード基板上でのエピタキシャル成長のための熱履歴が複数回にならないので良い。
【００４７】
また、前記第２の基板や第３の基板を最終的な移設の基板とせず、前記第１の基板と同様に仮の基板とし、第２の基板や第３の基板上に移設された機能性領域を全面的に最終的な第４の基板に移設する様にすることもできる。すなわち、図３と図４において、第２の基板２００や第３の基板３００を図１の第１の基板の様な基板とするのである。こうした形態では、次の様な工程が実行される。前記第２の工程において、第１の機能性領域と第２の基板とは、何らかの処理により分離可能となる第３の分離層である第１の接合層により接合される。例えば、図３における有機絶縁層の接合層２０５を図１に示す分離層１１５の様なものに置き換える。そして、以下の第８の工程から第１０の工程が行われる。第８の工程では、第２の基板上の第３の分離層で接合された第１の機能性領域と第４の基板との、少なくとも一方に所定の厚さの第３の接合層を設ける。この第３の接合層の設け方は、前述した接合層の設け方とほぼ同様であるが、パターニングの必要は無い。第９の工程では、第２の基板上の全ての第１の機能性領域と第４の基板とを第３の接合層により接合する。第１０の工程では、第２の基板と第１の機能性領域とを第３の分離層である第１の接合層で分離する。この第３の分離層である第１の接合層は、選択的に分離可能な状態にする必要がないので前述の分離層より単純な構成で設ければよい。また、仮の基板である第２の基板も、前述の第１の基板と同様な材料で構成できるが、遮光層は設ける必要がない。
【００４８】
第２の機能性領域についても、同様なことを行えばよい。すなわち、前記第５の工程において、第２の機能性領域と第３の基板とは、何らかの処理により分離可能となる第４の分離層である前記第２の接合層により接合される。そして、以下の第１１の工程から第１３の工程が行われる。第１１の工程では、第３の基板上の第２の機能性領域と第５の基板との、少なくとも一方に所定の厚さの第４の接合層を設ける。第１２の工程では、第３の基板上の全ての第２の機能性領域と第５の基板とを第４の接合層により接合する。第１３の工程では、第３の基板と第２の機能性領域とを前記第４の分離層である第２の接合層で分離する。
【００４９】
この方法によれば、仮の基板である第１の基板１００上の複数の機能性領域を選択的に、夫々、次の仮の基板である複数（第２及び第３）の基板に一旦全て移設し、その後、これらの基板上の機能性領域を全面的に最終的な各基板（第４及び第５の基板）に移設する。この方法では仮の基板への移設の回数を増加させるので回り道をする様であるが、場合によっては、こうした方が作業の流れがスムーズになって効率的に移設を進行できることもある。
【００５０】
本例によれば、前述の如き所定の厚さの接合層を用いると共に異なる条件で分解又は結合強度が低下する材料を含む複数の分離層で複数の機能性領域を基板に接合する。よって、該基板に設けられた複数の機能性領域の各領域を選択的に夫々別の基板に確実に移設することができる。例えば、第１の基板に高密度に形成した機能性領域の各部を、歩留まりを低下させること無く夫々複数の基板に移設することができる。
【００５１】
更に、シード基板の半導体領域を有効活用できるので、低コストに素子を製造することができる。また、接合時に移設予定のない機能性領域が他の基板と接触する可能性が低減できるので、機能性領域の移設の際に該移設予定のない機能性領域に損傷を与えることを抑制することができる。
【実施例】
【００５２】
以下に、第１の基板を用意する工程に係る更に具体的な実施例、ＬＥＤアレイに係る実施例、ＬＥＤプリンタヘッドに係る実施例、及びＬＥＤプリンタに係る実施例を詳細に説明する。
【００５３】
（第１の実施例）
図１１から図１４を用いて、第１の基板を用意する工程に係る具体的な第１の実施例を説明する。図１１において、１０００はシード基板（化合物半導体基板或いはＧｅなどの基板）である。１００９はエッチングストップ層、１０１０はエッチング犠牲層、１０２０は化合物半導体多層膜（ここでは、多層膜の層構成の図示は省略している）である。また、１０２５は化合物半導体多層膜１０２０を化合物半導体基板１０００上で島状に分割するための第１の溝である。エッチングストップ層１００９は必要に応じて設けられる。
【００５４】
また、２０００は第１の基板（例えばシリコン基板）、２００５は第１の基板に設けられている第２の溝、２０１０は、夫々異なる条件で分解又は結合強度が低下する材料を含む複数の分離層から成る分離層である。分離層２０１０にも、第２の溝２００５に連結する第３の溝２００６が設けられている。本図においては、第１の溝１０２５と第２の溝２００５の幅と間隔は等しく記載されているが、第１溝の幅は第２溝の幅より大きくすることもできる。但し、第１の溝１０２５と半導体基板溝２００５が連結されていることが必要であるため、化合物半導体層の島の幅は、シリコン基板２０００を貫通する溝と溝の間隔よりも小さくすることが望ましい。ここでは、第１の基板２０００としてシリコン基板を用いたが、特にシリコン基板に限定されるものではない。上述した様に、ガラス基板などでもよい。
【００５５】
図１１において、第１の溝１０２５の幅は、例えば、数μｍから数１００μｍである。また、第２の溝２００５の幅は、例えば、数μｍから数１００μｍである。第２の溝（貫通溝）は、エッチング液が浸透しやすい様に、５０μｍ以上、より好ましくは１００μｍ以上、更に好ましくは２００μｍ以上の幅がある方がよい。但し、第１の基板２０００の厚さにも依存する場合がある。また、この貫通溝の位置は、素子領域をできるだけ減少させないことが重要であり、そのためには、チップ分離幅であるスクライブラインに対応する位置が最も適している。或いは、シリコン回路上のワイヤーボンディングパッド（後述の図１７参照）がシリコン回路素子よりも大きな面積を占める場合が多くある。この場合、パッド領域には、移設すべき素子領域は存在しえないので、当該パッド領域をシリコン回路チップの端部に集結させれば、その領域に対応する第１の基板の領域を貫通溝に用いることも有用である。
【００５６】
図１２は、図１１におけるａ１−ｂ１での切断面を示している。図１２から明らかな様に、化合物半導体基板１０００上に島状に化合物半導体多層膜１０２０が分割されている。島の部分は、その周囲に比して凸形状となっている。化合物半導体多層膜１０２０は、所望の形状にパターニングされていればよく、必ずしも図示の様に矩形状の島となっていなくてもよい。第１の溝１０２５は島状の化合物半導体多層膜１０２０の間の空間である。以下では、矩形の島の長辺の方向を長手方向という場合がある。図１２において、図１１と同じものには同じ符号を付しており、図１３と図１４でも同様である。
【００５７】
図１３は、図１１におけるａ２−ｂ２での切断面を示している。図１３から明らかな様に、シリコン基板２０００には、半導体基板溝２００５が設けられている。半導体基板溝２００５は、断続的に形成されている。この様に貫通溝を断続的に設けることで、例えばシリコンウェーハの場合には、その剛性を著しく損なうことがない。よって、その後のプロセスにおけるハンドリングが困難になる事態を避けることができる。図１４は、第１の溝１０２５と半導体基板溝２００５との位置関係を示すとともに、島状の化合物半導体多層膜１０２０が半導体基板溝２００５間に配置される様子を示す分解斜視図である。図１４では、分離層２０１０、エッチングストップ層１００９、エッチング犠牲層１０１０は簡略化のため省略されている。図１４に示す様に、図１２の部材と図１３の部材とを重ね合わせた場合に、貫通溝２００５間に凸形状の島１０２０が位置することが好ましい。
【００５８】
勿論、凸形状の島１０２０を支持することができるのであれば、必ずしも、図１３や図１４の如く、パターニングされている化合物半導体多層膜１０２０の長手方向に平行に位置する様に貫通溝２００５を設ける必要はない。例えば、上面から見た場合に、長手方向に直交する或いは交差する様に貫通溝２００５を設けることもできる。
【００５９】
本実施例においては、この様に、シード基板（例えば化合物半導体基板）１０００と、エッチング犠牲層１０１０と、化合物半導体多層膜１０２０と、分離層２０１０と、第１の基板２０００とを含み構成される部材を用意する。そして、図１１に示される様に、第１の基板２０００と分離層２０１０をそれぞれ貫通している第２の溝２００５と第３の溝２００６とを通して、エッチング液を前記部材内部に浸透させる。こうして、エッチング液とエッチング犠牲層１０１０とを接触させることによってエッチング処理を行い、前記部材からシード基板１０００を分離する。
【００６０】
図１１において、第１の溝１０２５は、エッチング犠牲層１０１０を貫通しているが、エッチング犠牲層１０１０を貫通しなくてもよい。エッチング犠牲層が露出することが重要である。
【００６１】
前述した様に、図１１に示しているエッチングストップ層１００９は必要に応じて設けておけばよく、時間的にエッチングの進行の程度を厳密に管理する場合には、必ずしも、このエッチングストップ層は設ける必要はない。
【００６２】
図１１の第１の基板２０００を含む部材を用意する工程は次の様に纏めることができる。すなわち、第１の基板に設けられる第１又は第２の機能性領域は化合物半導体膜を含む。そして、機能性領域を備える第１の基板は、次の工程を含む機能性領域の移設方法で用意される。最初の工程では、第１又は第２の機能性領域が、化合物半導体基板上に、エッチング犠牲層と、化合物半導体膜と、複数の分離層から成る分離層と、第１の基板とを、該化合物半導体基板側からこの順に備えて形成される。また、前記化合物半導体膜に設けられている第１の溝と、第１の溝に連結する様に前記第１の基板と前記半導体基板の少なくとも一方の基板を貫通する様に設けられている第２の溝とを有する部材を用意する。次の工程では、前記第１の溝と前記第２の溝を通して、エッチング液と前記エッチング犠牲層とを接触させて、該エッチング犠牲層をエッチングし、前記部材から前記化合物半導体基板を分離する。
【００６３】
前記移設方法において、例えば、ＬＥＤを作製する場合、次の様な化合物半導体多層膜を形成する。ｐ型ＧａＡｓ基板（シード基板）上に、ｐ−ＡｌＡｓ層（エッチング犠牲層）を形成し、その上に化合物半導体多層膜として、以下の層を設ける。ｐ型ＧａＡｓコンタクト層、ｐ型ＡｌＧａＡｓクラッド層、ｐ型ＡｌＧａＡｓ活性層、ｎ型ＡｌＧａＡｓクラッド層、ｎ型ＧａＡｓコンタクト層を設ける。犠牲層と化合物半導体基板間には、エッチングストップ層としてＡｌＩｎＧａＰを形成することもできる。
【００６４】
硫酸でＧａＡｓ、ＡｌＧａＡｓ層をエッチングする場合、ＡｌＩｎＧａＰ層でストップする。そして、その後ＡｌＩｎＧａＰ層は塩酸で除去する。アンモニア過水でＧａＡｓ、ＡｌＧａＡｓ層をエッチングする場合は、ＡｌＡｓがストップ層として望ましい。
【００６５】
化合物半導体多層膜の材料としては、ＧａＡｓ以外の系の化合物半導体材料、例えば、ＡｌＧａＩｎＰ系、ＩｎＧａＡｓＰ系、ＧａＮ系、ＡｌＧａＮ系、ＩｎＡｌＧａＮ系が適用され得る。
【００６６】
更に、化合物半導体多層膜上には、金属膜とＤＢＲミラーの少なくとも一方を設けておくこともできる。ここで、金属膜とは、例えば、Ａｕ、Ｔｉ、Ａｌなどの金属層からなる膜である。好ましい金属膜材料は、ＬＥＤの発光波長により選択される。例えば７００−８００ｎｍの赤色系ＬＥＤを作るのであれば、Ａｕ、Ａｇなどが高い反射率を持つ。３６０ｎｍ付近の青色系ＬＥＤであればＡｌが好ましい。
【００６７】
ＤＢＲミラー（ブラッグ反射ミラー）とは、例えばＧａＡｓ系の化合物半導体材料に対しては、ＡｌＡｓ層とＡｌＧａＡｓ層とを交互に複数回積層して構成されるものである。或いは、Ａｌ酸化物層とＡｌ０．２Ｇａ０．８Ａｓとが交互に積層されてなるものである。アルミニウム酸化物をエピタキシャル成長で形成するのは難しいので、実際には、ＡｌｘＧａ１-ｘＡｓを用いｘの値を０．２と０．８間で交互に変更するなどして屈折率を制御することが好ましい。
【００６８】
また、化合物半導体多層膜を利用してＬＥＤ素子を形成する場合には、ヘテロ接合型のＬＥＤに替えて、ホモ接合型のＬＥＤを構成することもできる。この場合、各層をそれぞれエピタキシャル成長させた後、固相拡散法により不純物拡散を行って活性層内にｐｎ接合を形成する。コンタクト層は、ｐ側或いはｎ側電極とのオーミックコンタクトを取るために、活性層を挟むクラッド層よりも高い不純物濃度を有するのがよい。
【００６９】
第１の実施例でも、以上の様にして用意された第１の基板上の複数の機能性領域が、所定の厚さで形成される接合層及び夫々異なる条件で分解又は結合強度が低下する材料を含む複数の分離層から成る分離層により、他の基板に夫々選択的に移設される。
【００７０】
（第２の実施例）
図１５を用いて、第１の基板を用意する工程に係る具体的な第２の実施例を説明する。図１５は、半導体層を有する第１の基板の製造方法を示す図である。
【００７１】
まず、図１５（ａ）に示す工程（界面分離層形成工程、半導体層形成工程）において、Ｇｅ基板等の結晶性を持つシード基板５０４上に、基板５０４とは格子定数の異なる半導体層、例えばＩｎＧａＡｓからなる界面分離層５０５をヘテロエピタキシャル成長させる。次いで、界面分離層５０５上にＧａＡｓ等の半導体層５０６を形成する。
【００７２】
次に、図１５（ｂ）に示す接合工程において、半導体層５０６を内側にして、シード基板５０４を分離層５１０付きのＳｉ基板等の第１の基板５０７に接合して複合部材５０８を形成する。この分離層５１０としては、夫々異なる条件で分解又は結合強度が低下する材料を含む複数の分離層から成る前述の分離層を用いることができる。
【００７３】
次いで、図１５（ｃ）に示す分離工程において、複合部材５０８の界面分離層５０５の内部、及び／又は、界面分離層５０５と半導体層５０６との界面、及び／又は、界面分離層５０５とシード基板５０４との界面に面方向に広がる亀裂を生じさせる。こうして、半導体層５０６及び第１の基板５０７を複合部材５０８から分離する。以上の工程により、半導体層５０６がシード基板５０４から第１の基板５０７に移設され、図１５（ｄ）に示す様に、第１の基板５０７上に分離層５１０と半導体層５０６を有する基板５０９が得られる。
【００７４】
例えば、Ｇｅ基板等の結晶性を有するシード基板５０４の上に、基板５０４とは格子定数及び／又は熱膨張係数の異なるＩｎＧａＡｓ等の界面分離層５０５をヘテロエピタキシャル成長させる。そして、界面分離層５０５上にＧａＡｓ等の半導体層５０６を形成し、半導体層５０６を内側にして基板５０４をＳｉ等の第１の基板５０７に接合して複合部材５０８を形成する。こうすることにより、界面分離層５０５の内部、及び／又は、界面分離層５０５と半導体層５０６との界面、及び／又は、界面分離層５０５と基板５０４との界面に、格子定数及び／又は熱膨張係数の不整合に起因する歪みエネルギーを集中的に生じさせられる。そして、その後、複合部材５０８の全体、又は、その一部（例えば、界面分離層５０５の内部、及び／又は、界面分離層５０５と半導体層５０６との界面、及び／又は、界面分離層５０５と基板５０４との界面）に、分離誘発力を印加する。これにより、複合部材５０８の内部に生じている歪エネルギーを利用して複合部材５０８から半導体層５０６及び第１の基板５０７を分離することができる。ここで、溝を形成して半導体層５０６を複数の機能性領域に島状に分離する。図１５（ｂ）の接合工程の前に、溝を形成して半導体層５０６を複数の機能性領域に島状に分離しておいてもよい。
【００７５】
シード基板５０４は、単結晶構造を有する材料により構成されることが望ましく、Ｇｅ基板のほか、例えば、Ａｌ２Ｏ３、ＳｉＣ、ＧａＡｓ、ＩｎＰ、Ｓｉの基板が好適である。界面分離層５０５は、基板５０４とは格子定数及び／又は熱膨張係数の異なる材料により構成されるべきである。界面分離層５０５としては、ＩｎＧａＡｓのほか、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＡｌＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰの化合物半導体材料が好適である。
【００７６】
半導体層５０６は、ＧａＡｓのほか、例えば、ＧａＮ、ＡｌＧａＡｓ、ＩｎＰ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＧａＰのいずれかの材料を含む化合物半導体材料が好適である。第１の基板５０７は、Ｓｉ等の半導体基板のほか、例えば、Ａｌ、Ｃｕ、Ｃｕ−Ｗ等の金属基板、ガラス等の絶縁性基板、プラスチック等の可撓性基板が好適である。
【００７７】
複合部材５０８から半導体層及び第１の基板を分離する工程では、界面分離層５０５又はその近傍に流体（液体、又は、気体）Ｗを吹き付けてもよい。界面分離層５０５の内部、及び／又は、界面分離層５０５と半導体層５０６との界面、界面分離層５０５と基板５０４との界面に流体Ｗを注入することにより、複合部材の該注入部分に亀裂を発生させて好適に分離を行うことができる。
【００７８】
図１５の第１の基板５０７を含む部材を用意する工程は次の様に纏めることができる。すなわち、第１の基板に設けられる第１又は第２の機能性領域は化合物半導体膜を含む。そして、機能性領域を備える第１の基板は、次の工程を含む機能性領域の移設方法で用意される。界面分離層形成工程では、シード基板上に界面分離層をヘテロエピタキシャル成長させる。半導体層形成工程では、界面分離層上に前記化合物半導体膜を形成する。接合工程では、界面分離層及び化合物半導体膜が形成された前記シード基板を、夫々異なる条件で分解又は結合強度が低下する材料を含む複数の分離層から成る前述の分離層を備える第１の基板に前記分離層を介して接合する。分離工程では、前記接合工程を経て形成される複合部材から、界面分離層を利用して、複数の分離層を備える第１の基板とともに前記化合物半導体膜を分離して、化合物半導体膜を有する第１の基板を得る。
【００７９】
第２の実施例でも、以上の様にして用意された第１の基板上の複数の機能性領域が、所定の厚さで形成された接合層及び夫々異なる条件で分解又は結合強度が低下する材料を含む複数の分離層から成る分離層により、他の基板に夫々選択的に移設される。
【００８０】
（第３の実施例）
前述の機能性領域の移設方法を用いて製造されるＬＥＤアレイの実施例を説明する。前記実施形態において説明した移設方法を用いることにより、図１６に示す様なＬＥＤアレイが提供される。図１６は、プリント基板５０００上に駆動回路とＬＥＤアレイ４０００とが接続・配置された一構成例を示す斜視図である。駆動回路とＬＥＤアレイは、前述した半導体物品の移設方法で図９（ａ）に示す様なシリコン基板上に複数のＬＥＤ素子を形成し、シリコン基板をダイシングにより分割して得たものを複数並べることで得られる。各ＬＥＤ素子と駆動回路の断面構成は、後述する図１７のＬＥＤ発光領域を含むＬＥＤ素子と駆動回路と同じ様なものである。
【００８１】
図１６の構成では、複数のＬＥＤアレイ／駆動回路４０００をプリント基板５０００上にライン状に並べている。ＬＥＤアレイ／駆動回路４０００の各ＬＥＤ素子とドライバＩＣの駆動素子は図１７に示す様に電気的に接続されている。必要に応じて、ライン状に配されたＬＥＤアレイ４０００に、ロッドレンズアレイ（例えば、ＳＬＡ：セルフォックレンズアレイ）３０００を実装することにより、ＬＥＤプリンタヘッドとすることができる。ライン状に配されたＬＥＤアレイ４０００から放出された光はロッドレンズアレイ３０００で集光され、ＬＥＤアレイ結像が得られる。
【００８２】
シリコン基板上に金属膜かＤＢＲミラーを介してＬＥＤ素子構成層が設けられている場合には、その指向性の向上により、微細なスポットサイズが実現される。従って、ロッドレンズアレイは省略して、ＬＥＤプリンタヘッドとすることもできる。
【００８３】
図１７に示す様に、ドライバＩＣ（駆動回路）とＬＥＤ素子とを接続する形態としては、シリコン基板側に直接ドライバＩＣを作り込んでおき、ＬＥＤ素子と接続することができる。図１７の構成において、ドライバＩＣを構成するＭＯＳトランジスタ７０６０を含むシリコン基板７０００上に、有機材料からなる絶縁膜７０１０（図３の接合層２０５参照）が設けられている。そして、絶縁膜７０１０上に、化合物半導体多層膜からなるＬＥＤ発光領域７０７０が設けられている。また、図１７において、７０８０は絶縁膜、７０５０は、ＭＯＳトランジスタ７０６０のソース又はドレイン領域となるワイヤボンディングパッドである。こうした構成は、例えば、図３の第２の基板２００の構成から作製することができる
【００８４】
マトリックス駆動する際の一例を、図１８に示す。図１８は、電極数を減らすための時分割駆動可能な発光素子アレイ回路８５００を示す図である。図１８において、８０１１はｎ側電極、８０１７はｐ側電極、８０２１はｎ型ＡｌＧａＡｓ上の絶縁膜、８０２２はｐ型ＧａＡｓコンタクト層上の絶縁膜、８０２３は発光領域である。本発明の機能性領域の移設方法を用いることで、低コストで高性能な上記の如きＬＥＤアレイ、ＬＥＤプリンタヘッドを提供することができる。
【００８５】
（第４の実施例）
第３の実施例で説明したＬＥＤプリンタヘッドを用いて、ＬＥＤプリンタを構成した例を図１９（ａ）に示す。このＬＥＤプリンタは、前記ＬＥＤプリンタヘッドと、感光ドラムと、帯電器とを備え、ＬＥＤプリンタヘッドを光源として、感光ドラムに静電潜像を書き込む作像ユニットを含む。
【００８６】
ＬＥＤプリンタの構成例を示す概略断面図である図１９（ａ）において、プリンタ本体８１００の内部には、時計廻りに回転する感光ドラム８１０６が収納されている。感光ドラム８１０６の上方には、感光ドラムを露光するためのＬＥＤプリンタヘッド８１０４が設けられている。ＬＥＤプリンタヘッド８１０４は、画像信号に応じて発光する複数の発光ダイオードが配列されたＬＥＤアレイ８１０５と、各々の発光ダイオードの発光パターンを感光ドラム８１０６上に結像させるロッドレンズアレイ８１０１とから構成される。ここで、ロッドレンズアレイ８１０１は、先に説明した実施例に示す構成を有している。ロッドレンズアレイ８１０１により、発光ダイオードの結像面と感光ドラム８１０６の位置は一致する様になっている。つまり、発光ダイオードの発光面と感光ドラムの感光面とは、ロッドレンズアレイによって光学的に共役関係とされている。
【００８７】
感光ドラム８１０６の周囲には、感光ドラム８１０６の表面を一様に帯電させる帯電器８１０３、及びプリンタヘッド８１０４による露光パターンに応じて感光ドラム８１０６にトナーを付着させてトナー像を形成する現像器８１０２が設けられている。また、感光ドラム８１０６上に形成されたトナー像をコピー用紙等の不図示の被転写材上に転写する転写帯電器８１０７、及び転写後に感光ドラム８１０６上に残留しているトナーを回収するクリーニング手段８１０８も設けられている。
【００８８】
更に、プリンタ本体８１００には、前記被転写材を積載する用紙カセット８１０９、用紙カセット８１０９内の被転写材を感光ドラム８１０６と転写帯電器８１０７との間に供給する給紙手段８１１０が設けられている。また、転写されたトナー像を被転写材に定着させるための定着器８１１２、被転写材を定着器８１１２に導く搬送手段８１１１、及び定着後に排出された被転写材を保持する排紙トレイ８１１３が設けられている。
【００８９】
次に、前記ＬＥＤプリンタヘッドと感光ドラムと帯電器を含み、ＬＥＤプリンタヘッドを光源として感光ドラムに静電潜像を書き込む作像ユニットを複数備えるカラーＬＥＤプリンタを説明する。図１９（ｂ）に、カラーＬＥＤプリンタの一構成例の機構部の概略構成図を示す。図１９（ｂ）において、９００１、９００２、９００３、９００４はそれぞれマゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）、ブラック（Ｋ）の各感光体ドラム、９００５、９００６、９００７、９００８は各ＬＥＤプリンタヘッドである。９００９は、転写紙を搬送すると共に各感光体ドラム９００１、９００２、９００３、９００４に接触するための搬送ベルトである。９０１０は給紙用のレジストローラ、９０１１は定着ローラである。また、９０１２は、搬送ベルト９００９に転写紙を吸着保持するためのチャージャー、９０１３は除電チャージャー、９０１４は転写紙の先端検出用センサである。
【００９０】
本発明の機能性領域の移設方法を用いることで、ＧａＡｓ基板等のシード基板の有効利用と再使用、更には機能性領域の確実な選択的移設が可能となるので、低コストで高性能なＬＥＤアレイ、ＬＥＤプリンタヘッド、ＬＥＤプリンタ等を提供することができる。
【産業上の利用可能性】
【００９１】
本発明は、半導体基板上にアレイ状に半導体素子を形成したアレイ素子、特に半導体基板上に形成されたＬＥＤ素子を用いたＬＥＤプリンタやディスプレイなどの表示装置、或いは、光送受信用素子や受光素子などの製造に適用することができる。受光素子に適用すれば、スキャナーを構成することもできる。
【図面の簡単な説明】
【００９２】
【図１】本発明の機能性領域の移設方法に係わる実施形態において第１の基板を用意する工程を示す断面図である。
【図２】本発明の機能性領域の移設方法に係わる実施形態において接合層を形成する工程を示す断面図である。
【図３】本発明の機能性領域の移設方法に係わる実施形態において第１の基板上の第１の機能性領域を選択的に第２の基板に移設する工程を示す断面図である。
【図４】本発明の機能性領域の移設方法に係わる実施形態において第１の基板上の第２の機能性領域を選択的に第３の基板に移設する工程を示す断面図である。
【図５】本発明の機能性領域の移設方法に係わる他の実施形態において第１の基板上の第１の機能性領域を選択的に第２の基板に移設する工程を示す断面図である。
【図６】本発明の機能性領域の移設方法に係わる他の実施形態において第１の基板上の第２の機能性領域を選択的に第３の基板に移設する工程を示す断面図である。
【図７】本発明の機能性領域の移設方法に係わる更なる他の実施形態において第１の基板上の第１の機能性領域を選択的に第２の基板に移設する工程を示す断面図である。
【図８】本発明の機能性領域の移設方法に係わる更なる他の実施形態において第１の基板上の第２の機能性領域を選択的に第３の基板に移設する工程を示す断面図である。
【図９】（ａ）は第２の基板上の複数の移設予定領域を示す平面図、（ｂ）は第１の基板上の複数の機能性領域を示す平面図である。
【図１０】第１の基板の面内にパターニングされた複数の分離層の組み合わせを示す断面図である。
【図１１】本発明の機能性領域の移設方法に係わる第１の実施例において第１の基板を用意する工程を示す断面図である。
【図１２】図１１のａ１−ｂ１断面を下方から見た平面図である。
【図１３】図１１のａ２−ｂ２断面を下方から見た平面図である。
【図１４】第１の溝と半導体基板溝との位置関係を示すとともに、島状の化合物半導体多層膜が半導体基板溝間に配置される様子を示す分解斜視図である。
【図１５】本発明の機能性領域の移設方法に係わる第２の実施例において第１の基板を用意する工程を示す断面図である。
【図１６】本発明のＬＥＤプリンタヘッドに係わる第３の実施例を示す斜視図である。
【図１７】Ｓｉ基板側に直接ドライバ回路を作り込み、ＬＥＤ素子と接続した状態を示す断面図である。
【図１８】電極数を減らすための時分割駆動可能な発光素子アレイ回路を示す図である。
【図１９】（ａ）はＬＥＤプリンタに係わる第４の実施例の一構成例を示す概念図、（ｂ）はカラープリンタに係わる第４の実施例の他の構成例を示す概念図である。
【図２０】（ａ）は従来例における基板上の複数の移設予定領域を説明する平面図、（ｂ）は従来例におけるシード基板上の複数の機能性領域を説明する平面図である。
【符号の説明】
【００９３】
１００、５０７、２０００  第１の基板
１０１  第１の機能性領域
１０２  第２の機能性領域
１０３、５０４、１０００  シード基板
１０５、１０１０  エッチング犠牲層
１１５、１２０、１２１、５１０、２０１０  分離層
１１５ａ  第１の分離層
１１５ｂ  第２の分離層
２００  第２の基板
２０５  第１の接合層
２０８、３０８  凹凸
３００  第３の基板
３０５  第２の接合層
５０６、１０２０  化合物半導体多層膜（機能性領域）
３０００、８１０１  ロッドレンズアレイ
４０００、８１０５  ＬＥＤアレイ
８１０４、９００５〜９００８  ＬＥＤプリンタヘッド
８１０６、９００１〜９００４  感光ドラム
８１０３  帯電器
【図１】
2010114105.tif 000003
【図２】
2010114105.tif 000004
【図３】
2010114105.tif 000005
【図４】
2010114105.tif 000006
【図５】
2010114105.tif 000007
【図６】
2010114105.tif 000008
【図７】
2010114105.tif 000009
【図８】
2010114105.tif 000010
【図９】
2010114105.tif 000011
【図１０】
2010114105.tif 000012
【図１１】
2010114105.tif 000013
【図１２】
2010114105.tif 000014
【図１３】
2010114105.tif 000015
【図１４】
2010114105.tif 000016
【図１５】
2010114105.tif 000017
【図１６】
2010114105.tif 000018
【図１７】
2010114105.tif 000019
【図１８】
2010114105.tif 000020
【図１９】
2010114105.tif 000021
【図２０】
2010114105.tif 000022