(57)【要約】【課題】誘電率の大幅な増大や絶縁性の大幅な劣化が引き起こされること無く、レジストのＬＥＲが抑制され、正確な微細加工が可能になる技術を提供することである。【解決手段】露光・現像後にポストベークしてレジストを所定パターンに加工するパターン形成方法において、  前記ポストベークは、第１のポストベークと、この第１のポストベークの後に行われる第２のポストベークとを具備し、  前記第２のポストベークの温度は前記第１のポストベークの温度よりも高い。【選択図】図４
2010225616.tif 000002
【特許請求の範囲】
【請求項１】
露光・現像後にポストベークしてレジストを所定パターンに加工するパターン形成方法において、
前記ポストベークは、第１のポストベークと、この第１のポストベークの後に行われる第２のポストベークとを具備し、
前記第２のポストベークの温度は前記第１のポストベークの温度よりも高い
ことを特徴とするパターン形成方法。
【請求項２】
第１のポストベークの温度はレジストに含まれる溶剤の沸点よりも５〜５０℃低い温度であり、
第２のポストベークの温度はレジストに含まれる溶剤の沸点よりも５〜５０℃高い温度である
ことを特徴とする請求項１のパターン形成方法。
【請求項３】
第１のポストベークの温度は１００〜１５０℃であり、
第２のポストベークの温度は１５０〜２００℃である
ことを特徴とする請求項１又は請求項２のパターン形成方法。
【請求項４】
低い温度での第１のポストベークの時間は１５〜９０秒であり、
高い温度での第２のポストベークの時間は１５〜９０秒である
ことを特徴とする請求項１〜請求項３いずれかのパターン形成方法。
【請求項５】
Ｌ／Ｓが１００ｎｍ以下のパターン形成方法である
ことを特徴とする請求項１〜請求項４いずれかのパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は微細加工に用いられるパターン形成技術に関する。例えば、半導体装置における配線形成に際して用いられる絶縁膜加工技術に関する。
【背景技術】
【０００２】
大規模集積回路は集積度が高まる一方である。そして、集積回路を構成するトランジスタ等の半導体素子は小型化する一方である。この小型化によって、半導体素子の動作速度は向上する。しかしながら、集積度の向上に伴い、配線量が増大する。この為、配線による遅延時間が大規模集積回路の動作速度を律速するようになって来た。この遅延時間は、配線抵抗と配線容量とに依存する。従って、配線抵抗および配線容量の低減が求められている。配線抵抗の低抵抗化は、配線材料をＡｌからＣｕに変更することで実現されている。尚、Ｃｕより低抵抗の材料は未だ提案されていない。
【０００３】
ところで、集積度を上げ、半導体１チップに搭載する半導体素子の数を増加させると、これら多数の半導体素子を結線し、動作させる為、信号を伝達する為の信号配線ばかりか、電源を供給する為の電源配線も著しく増加する。すなわち、配線総数が急速に増加する。すなわち、微細化・高密度化の進展に伴って、配線容量は増加する一方である。
【０００４】
さて、配線による遅延時間を短縮し、所望の性能を確保する為、配線容量の低減が求められた。この為、絶縁膜には比誘電率の低い材料を用いる必要が有る。このような観点から、低誘電率絶縁膜材料（Low-k膜材料）の開発が推し進められている。
【０００５】
ところで、半導体装置の配線形成プロセスは、一般的には、次の通りである。先ず、絶縁膜に配線用の溝を形成する。この後で、前記溝にＣｕを充填する。このＣｕ充填にはメッキの手法が用いられる。Ｃｕは前記溝からオーバーするように充填されているから、この余分なＣｕは除去される。除去・平坦化にはＣＭＰ（Chemical Mechanical Polishing）の手法が採用されている。すなわち、所謂、ダマシン法が提案されている。特に、上下配線間を接続するビアと上層配線溝を同時に加工するデュアルダマシン法が、プロセスの簡略化およびビアの低抵抗化の観点から、普及している。特に、リソグラフィプロセスの重ね合せ誤差のビア抵抗変動に与える影響が小さいことから、デュアルダマシン法の中でも、ビアファーストデュアルダマシン配線形成方法（上層配線層と下層配線層を結ぶビアを下層配線の上に加工した後で上層配線を加工する方法）は、広く普及している。
【０００６】
さて、配線形成にあっては、次のことが問題になり始めている。すなわち、レジストのＬＥＲ（Line Edge Roughness）が問題として指摘され出した。このＬＥＲは、レジストパターン側壁面の粗さを意味する。通常、上面から見て、線として長手方向を観察するが、深さ方向の粗さも重要である。何故なら、レジストパターンのＬＥＲは、最終的に、下層の被加工部に転写される。従って、次の工程で様々な不都合が起きる。そして、これらの不都合は、半導体装置の電気的特性のバラツキとなって顕在化する。
【０００７】
リソグラフィによるパターン形成後、電磁界レンズによって、一次電子が集束され、パターン上に照射される。照射面から放出される２次電子や反射電子が捕集され、そのラインプロファイルからパターン・エッジが検出され、パターン寸法が測定される。このパターン寸法値はCritical Dimension（ＣＤ値）と定義される。そして、ＣＤ値の変動が小さなことは大事な要件である。しかしながら、半導体装置の電気的特性の観点から、ＣＤ値の変動を制御する以外にも、局所的なラインパターンの寸法バラツキであるＬＥＲを低減することも大事である。例えば、ＬＥＲのバラツキが特定のＬ／Ｓ（Line／Space）における限界的な寸法値に対して５％以上のバラツキが有ると、半導体装置の特性が確実に変動する。そして、歩留まりが確実に低下する。従って、微細パターンの形成に際して、ＬＥＲを低減することが重要である。
【０００８】
図１は、レジストパターン形成の一般的な工程図である。図１中、１はレジスト、２はＢＡＲＣ（Bottom Anti-Reflection Coating）、３はメタル用絶縁膜（Low-k膜）、４はＳｉ基板である。パターン形成は、先ず、レジスト１が塗布される。塗布後、プリベーク（加熱）が行われる。プリベーク後、露光が行なわれる。露光後、ＰＥＢ（Post Exposure Bake：加熱）が行われる。ＰＥＢ後、現像が行われる。現像後、ポストベーク（加熱）が行われる。ポストベーク後に、メタル用絶縁膜（Low-k膜）３のエッチングが行われる。
【０００９】
ところで、ＬＥＲを抑制する為、リソグラフィ後に、ＤＵＶ光照射やイオン照射などの後処理が提案されている。しかしながら、従来提案の手法は、レジストパターンの変質（傾きや過剰な収縮）を引き起こしている。かつ、脆弱な絶縁膜（Low-k膜）の誘電率増大や絶縁性劣化を引き起こしている。例えば、ＤＵＶ光照射やイオン照射で効果を得る為には、数分間照射してレジストパターンを加熱しなければならない。しかしながら、そうすると、温度が高くなり、レジストパターンが変形（リフロー）する。レジストパターンの変形が起きない程度の照射では、ＬＥＲ抑制効果が乏しい。更には、レジストを透過した紫外線やイオンに絶縁膜（Low-k膜）３が曝される為、絶縁膜（Low-k膜）３の誘電率増大や絶縁性劣化が大きくなる。そして、デバイスの特性が低下し、製造歩留まりが悪化する。
【００１０】
特に、６５ｎｍ，４５ｎｍ，３２ｎｍと言った超微細配線形成工程への適応を考慮すると、ＬＥＲの悪影響は顕著になって来た。そして、従来の手法では対応が困難になって来た。
【００１１】
又、ＬＥＲの低減の為のレジスト材料の開発が進められて来た。これは、レジストパターン形成時の品質が材質にも強く依存しているからである。図２は、ＬＥＲの説明とＬＥＲ発生を説明する為のものである。ＬＥＲは材料・プロセス起因と謂れ、ラインエッジの平面寸法の揺らぎである。この揺らぎは、エッジの長手方向のみならず、厚み方向も含まれる。謂わば、加工されたレジストのエッジ平面の凹凸であるとも謂える。このＬＥＲはＣＤ−ＳＥＭを用いて計測できる。先ず、Ｃｄ−ＳＥＭ画像からラインパターンのエッジ（×印）が測定される。次に、このエッジ位置の平均値が算出される。各エッジ位置の平均値からのズレ（バラツキ）3σがＬＥＲと定義される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００１−３３２４８４号公報
【特許文献２】特表２００５−５３５９３６号公報
【特許文献３】特開２００１−３５８０６１号公報
【特許文献４】特開平６−２７５５１０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
特許文献１（特開２００１−３３２４８４号公報）には、ＬＥＲ抑制技術として、光照射によってレジスト材料を硬化させる技術が提案されている。
【００１４】
特許文献２（特表２００５−５３５９３６号公報）には、ＬＥＲ抑制技術として、臭素を含むプラズマによってフォトレジスト材料を硬化させる技術が提案されている。
【００１５】
特許文献３（特開２００１−３５８０６１号公報）には、ＬＥＲ抑制技術として、リソグラフィでパターン形成されたレジストマスクにＡｒイオンを注入してフォトレジスト材料を硬化させる技術が提案されている。
【００１６】
特許文献４（特開平６−２７５５１０号公報）には、ＬＥＲ抑制技術として、レジスト塗布後の熱処理を減圧下（真空中）において行う技術が提案されている。
【００１７】
ところで、特許文献１，２，３，４の技術によれば、ＬＥＲ抑制効果が得られている。
【００１８】
しかしながら、これ等の手法が実施された場合、脆弱な絶縁膜（Low-k膜）の劣化度合いが大きかった。例えば、特許文献１の技術が採用された場合、照射された紫外光によって絶縁膜（Low-k膜）の特性劣化は避けられなかった。特許文献２の技術が採用された場合、プラズマの還元作用によってレジスト膜の構造変化が起こり、パターン変形が生じて、パターンサイズが設計値から狂ってしまった。特許文献３の技術が採用された場合、イオン注入によってパターン寸法（ライン幅）が細くなり、パターン寸法の細りを見込んでラインを太めに仕上げると、露光マージンの低下が起きてしまった。特許文献４の技術が採用された場合、レジスト塗布後の熱処理が真空装置内で行われる為、スループットが低下した。
【００１９】
従って、本発明が解決しようとする課題は、上記の問題点を解決することである。特に、誘電率の大幅な増大や絶縁性の大幅な劣化が引き起こされること無く、レジストのＬＥＲが抑制され、正確な微細加工が可能になる技術を提供することである。
【課題を解決するための手段】
【００２０】
前記課題を解決する為の研究が、鋭意、推し進められて行った。その結果、ＬＥＲ発生の大きな原因は、現像工程で露光部のレジストが現像液へ溶解する時、未露光部のレジスト表層部が現像液に不均一に溶解して行くのであろうと想像されるに至った。すなわち、現像液で溶解する時の不均一性によって、レジストパターンのライン端が直線に仕上がらず、うねり（ＬＥＲ）を生むのであろうと考えられるに至った。このＬＥＲは数ｎｍと小さいものの、Ｌ／Ｓが９０ｎｍ，６５ｎｍ，４５ｎｍと微細化するに従い、数ｎｍオーダーのＬＥＲでも無視できなくなって来た。そして、微細化の進展に伴って、レジスト材料の改善のみでは、もはや、ＬＥＲの低減には限界が有った。
【００２１】
ところで、パターン形成後には、レジスト材料は、強固に硬化し、エッチング耐性が向上していることが大事である。従って、レジスト材料メーカ推奨の温度（１００〜１３０℃程度）でのベークより、更に高い温度でベークを行った方が耐エッチング性は向上しているであろうと考えられた。そこで、ポストベーク時の温度とＣＤ，ＬＥＲとの関係を調べた。図３は、レジストのポストベーク時の温度を横軸に取り、ＣＤ値およびＬＥＲ値（９０ｎｍＬ／ＳにおけるＣＤ値およびＬＥＲ値）を縦軸に取って、プロットしたグラフである。これによれば、ポストベーク温度が約１５０℃程度までは寸法変動が少ない。ＬＥＲ値は、徐々に小さくなるものの、５ｎｍより大きい。ポストベーク温度が約１６０℃であると、ＬＥＲ値が小さな値（４．６ｎｍ）であったものの、寸法変動が５ｎｍ以上と大きい。ポストベーク温度が１７０℃であると、パターン全体がリフローを起こした。すなわち、パターン形成が出来ない（解像されて無い）状態となった。従って、このレジストのポストベーク温度は１５０℃が上限と考えざるを得なかった。因みに、ポストベーク温度が１６０℃の場合には、９０ｎｍＬ／Ｓに対する寸法の変動比率が６％であった。そして、この変動では、寸法精度の悪影響が大き過ぎるものであった。従って、エッチング耐性からポストベーク温度は高温の方が好ましいであろうと想像したものの、高温でのポストベークは好ましく無いことが判った。尚、１１０℃（レジスト材料メーカ推奨の低い温度）でポストベークを行っても、ＬＥＲ値は小さくなかった。
【００２２】
更なる研究が、本発明者によって、鋭意、推し進められて行った。すなわち、パターン変形が生じたレジストの流動性は何に起因しているのかの検討が推し進められた。その結果、レジスト膜中に含まれている（残っている）溶剤が大きな要因なのではなかろうかと想像されるに至った。そして、溶剤が十分に取り除かれた後ならば、高温でポストベークを行なっても、リフロー等は起きないのではなかろうかと考えた。そこで、先ず、低温でのポストベークを行った後、即ち、レジスト膜中に残存している溶剤が十分に取り除かれた後、高温でのポストベークを行なったならば、問題が解決されるのではなかろうかと考えられるに至った。
【００２３】
そこで、先ず、１１０℃でのポストベークが４５秒間行われた。この温度では低温ベークであるから、レジスト膜のリフロー等の問題は起きなかった。そして、溶剤は十分に取り除かれた。この後、より高い温度でのポストベークが行われた。その結果が図４に示される。図４のグラフは、後段階のポストベーク（高温ポストベーク）時の温度を横軸に取り、ＣＤ値およびＬＥＲ値（９０ｎｍＬ／ＳにおけるＣＤ値およびＬＥＲ値）を縦軸に取って、プロットしたグラフである。図４の平面写真および断面図は、左端の（１）が高温ポストベーク温度は１２０℃の場合、真中の（２）は高温ポストベーク温度が１６０℃の場合、右端の（３）は高温ポストベーク温度が１７０℃の場合のものである。この図４によれば、１６０℃と言った高温でのポストベークでも、寸法変動が少なく、ＬＥＲは小さいことが判る。
【００２４】
このような知見から、ポストベークを、最初は、低い温度で行い、その後、高い温度で行ったならば、誘電率の大幅な増大や絶縁性の大幅な劣化が引き起こされること無く、レジストのＬＥＲが抑制され、正確な微細加工が可能になるであろうとの啓示を得るに至った。
【００２５】
そして、上記知見を基にして更なる実験が続けられた。その結果、レジスト膜に残存している溶剤を取り除く温度域で初期のポストベークを行い、この後、エッチング耐性を向上させる為の高温域で後期のポストベークを行った処、更に好ましい結果が得られた。例えば、初期ポストベークをレジスト膜中に残存している溶剤の沸点よりも１０〜２０℃低い温度で行い、後期ポストベークを前記溶剤の沸点よりも１０〜２０℃高い温度で行った処、更に好ましい結果が得られた。すなわち、誘電率の大幅な増大や絶縁性の大幅な劣化が引き起こされないものであった。かつ、ＬＥＲは大幅に抑制された。そして、正確な微細加工が可能になった。例えば、製造された半導体装置の電気的特性を調べた処、パターン寸法の大きな変動は認められなかった。かつ、ＬＥＲ（局所的なラインパターン寸法のバラツキの指標）は大幅に低減された。更には、絶縁膜（Low-k膜）の大幅な特性劣化も無いことが確認できた。
【００２６】
上記知見を基にして本発明が達成されたものである。
【００２７】
前記の課題は、露光・現像後にポストベークしてレジストを所定パターンに加工するパターン形成方法において、
前記ポストベークは、第１のポストベークと、この第１のポストベークの後に行われる第２のポストベークとを具備し、
前記第２のポストベークの温度は前記第１のポストベークの温度よりも高い
ことを特徴とするパターン形成方法によって解決される。
【００２８】
特に、露光・現像後にポストベークしてレジストを所定パターンに加工するパターン形成方法において、
前記ポストベークは、第１のポストベークと、この第１のポストベークの後に行われる第２のポストベークとを具備し、
前記第１のポストベークの温度はレジストに含まれる溶剤の沸点よりも５〜５０℃低い温度であり、
前記第２のポストベークの温度はレジストに含まれる溶剤の沸点よりも５〜５０℃高い温度である
ことを特徴とするパターン形成方法によって解決される。
【００２９】
又、上記のパターン形成方法であって、
前記第１のポストベークの温度は１００〜１５０℃であり、
前記第２のポストベークの温度は１５０〜２００℃である
ことを特徴とするパターン形成方法によって解決される。
【００３０】
又、上記のパターン形成方法であって、
低い温度での第１のポストベークの時間は１５〜９０秒であり、
高い温度での第２のポストベークの時間は１５〜９０秒である
ことを特徴とするパターン形成方法によって解決される。
【発明の効果】
【００３１】
レジストのＬＥＲが抑制され、正確な微細加工が行われる。しかも、レジストの下層に在る絶縁膜に誘電率の大幅な増大や絶縁性の大幅な劣化が引き起こされることも無い。更には、絶縁膜の高精度な加工が出来る。
【図面の簡単な説明】
【００３２】
【図１】レジストパターン形成工程説明図
【図２】ＬＥＲとＬＥＲ発生を説明する図
【図３】ポストベーク温度とＣＤ，ＬＥＲとの関係を示すグラフ
【図４】ポストベーク温度とＣＤ，ＬＥＲとの関係を示すグラフ
【図５】ポストベークの温度プロファイル例
【図６】本発明の実施によるパターンの断面写真
【発明を実施するための形態】
【００３３】
本発明はパターン形成方法である。特に、露光・現像後にポストベークしてレジストを所定パターンに加工するパターン形成方法である。例えば、Ｌ／Ｓが１００ｎｍ以下のパターンを形成するに際して用いられるパターン形成方法である。そして、前記ポストベークは、第１のポストベークと、この第１のポストベークの後に行われる第２のポストベークとを具備する。前記第２のポストベークの温度が前記第１のポストベークの温度よりも高いことが大きな特徴である。
【００３４】
特に、第１のポストベークの温度はレジストに含まれる溶剤の沸点よりも５〜５０℃（より好ましくは、１０〜３０℃）低い温度である。更に具体的に述べると、レジストの一般的な溶剤は、その沸点が約１４０〜１８０℃程度である。例えば、レジストは、樹脂（支持体）、酸発生剤、溶剤、及び必要に応じてその他の添加剤から構成されている。そして、ＡｒＦを光源とする露光向けのレジストでは、ＰＧＭＡ（プロピレングルコールモノメチルエーテルアセテート）、ＥＬ（乳酸エチル）、Ｄｉｇｌｙｍｅ（ジエチレングリコールジメチルエーテル）等が溶剤（沸点は約１４０〜１８０℃）として使用されている。従って、第１のポストベークの温度は１００〜１５０℃程度であることが好ましい。勿論、溶剤の沸点未満の温度である。より好ましくは１００℃以上である。そして、１３０℃以下である。尚、溶剤の沸点より高い温度でポストベークを行った場合、レジストパターン全体が変形（リフロー）し、適切なレジストプロファイルが得られ難い。そして、上記のような低温ポストベーク（第１のポストベーク）を先ず実施することにより、溶剤の沸点より低い温度で溶剤は除去（飛散）され、レジストの流動性が封じられる。すなわち、上記の如きの低温ポストベークは、レジストパターンの変形が起きない加熱であり、レジストの流動性が低く、現像工程で発生した未露光部のレジスト表層部が現像液に不均一な溶解（うねり）を生じさせ難い。この第１のポストベーク（低温ポストベーク）の時間は１５〜９０秒である。３０秒以上がより好ましい。そして、６０秒以下がより好ましい。
【００３５】
上記第１のポストベーク（低温ポストベーク）の次に第２のポストベーク（高温ポストベーク）が行われる。この第２のポストベークの温度はレジストに含まれる溶剤の沸点よりも５〜５０℃（より好ましくは、１０〜３０℃）高い温度である。具体的に述べると、一般的なレジストの溶剤の沸点が約１４０〜１８０℃程度であることから、第２のポストベークの温度は１５０〜２００℃程度である。勿論、溶剤の沸点以上の温度である。より好ましくは１６０℃以上である。そして、１８０℃以下である。この高温ポストベークの時間は１５〜９０秒である。３０秒以上がより好ましい。そして、６０秒以下がより好ましい。これにより、レジスト膜の焼き締めが出来、エッチング耐性に富むものとなる。そして、下層絶縁膜（Low-k膜）が精度良くパターン形成できる。
【００３６】
以下、具体的な実施例を挙げて説明する。
【００３７】
［実施例１］
本実施例は、ＬＥＲがパターン精度に大きな影響を及ぼすファインパターン領域（例えば、Ｌ／Ｓが１００ｎｍ以下）のビアファーストデュアルダマシン配線形成に本発明が適用された例である。この寸法領域ではＬＥＲのバラツキ影響が非常に大きい。
【００３８】
ＡｒＦ線の露光用のレジスト材は市販のものを用いた。この市販のレジスト材の溶剤は沸点が１４０℃のものであった。この市販のレジスト材メーカは、温度が１００〜１３０℃、時間が６０秒以下のポストベーク条件を推奨している。
【００３９】
リソグラフィプロセスにおけるレジストパターン形成フローは、レジスト塗布→プリベーク→露光→ＰＥＢ→現像→ポストベークである。通常のフローが採用された。すなわち、先ず、上記レジスト材が厚さ１５０ｎｍ塗布された。この後、１２０℃で６０秒のプリベークが行われた。そして、ＡｒＦスキャナで露光・現像が行われた。
【００４０】
現像後、ポストベークが行なわれた。ポストベークには、コータデベロッパ装置（東京エレクトロン株式会社製のＡＣＴ−１２）が用いられた。すなわち、先ず、低温ポストベーク（１３０℃，４５秒）が行われた。この低温ポストベークの後で、高温ポストベーク（１６０℃，４５秒）が行われた。
【００４１】
比較の為に、１３０℃，６０秒の条件でポストベークが行われた。
【００４２】
その結果、本実施例にあっては、７５ｎｍＬ／Ｓにおける寸法変動が無かった。ＬＥＲは３．１ｎｍであった。尚、比較例にあっては、ＬＥＲが４．３ｎｍであった。従って、低温ポストベーク→高温ポストベークと言った本発明の実施はＬＥＲを小さく出来ていることが判る。すなわち、微細パターンが高精度で形成される。しかも、特許文献１，２，３，４に記載の如きの余分な装置が必要なく、簡単に実施できる。
尚、上記実施例で得たパターンの断面写真を図６に示す。
【００４３】
［実施例２］
上記実施例と同様に行われた。但し、レジスト塗布厚は２２０ｎｍである。又、レジスト材が異なるものであり、溶剤の沸点は１６０℃であった。この為、最初の低温ポストベーク条件を１２０℃で５０秒、第２段階の高温ポストベーク条件を２００℃で４０秒とした。
【００４４】
比較の為に、１２０℃，６０秒の条件でポストベークが行われた。
【００４５】
その結果、本実施例にあっては、９０ｎｍＬ／Ｓにおける寸法変動が無かった。ＬＥＲは４．４ｎｍであった。尚、比較例にあっては、ＬＥＲが６．３ｎｍであった。従って、低温ポストベーク→高温ポストベークと言った本発明の実施はＬＥＲを小さく出来ていることが判る。すなわち、微細パターンが高精度で形成される。しかも、特許文献１，２，３，４に記載の如きの余分な装置が必要なく、簡単に実施できる。
【符号の説明】
【００４６】
１      レジスト
２      ＢＡＲＣ（Bottom
Anti-Reflection Coating）
３      メタル用絶縁膜（Low-k膜）
４      Ｓｉ基板
【図１】
2010225616.tif 000003
【図２】
2010225616.tif 000004
【図３】
2010225616.tif 000005
【図４】
2010225616.tif 000006
【図５】
2010225616.tif 000007
【図６】
2010225616.tif 000008