(57)【要約】【課題】出力が過電圧となった後、外部から信号を入力させることなく、自律で制御再開が可能なスイッチング電源制御回路を提供する。【解決手段】スイッチング電源制御回路は、入力電圧が入力電極に印加される第１トランジスタと、第１トランジスタと直列接続される第２トランジスタとを、第１トランジスタ及び第２トランジスタの接続点を介して得られる出力電圧に応じた第１帰還電圧と、第１基準電圧とに基づいて動作させる第１制御回路と、出力電圧に応じ、出力電圧の上昇とともに高くなる第２帰還電圧が第２基準電圧より低い場合、第１帰還電圧が第１基準電圧となるよう第１制御回路に第１トランジスタ及び第２トランジスタを相補的にオンオフさせ、第２帰還電圧が第２基準電圧より高い場合、第１制御回路に第２トランジスタをオフさせる第２制御回路と、を備えることを特徴とする。【選択図】図１
2010178438.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が入力電極に印加される第１トランジスタと、前記第１トランジスタと直列接続される第２トランジスタとを、前記第１トランジスタ及び前記第２トランジスタの接続点を介して得られる出力電圧に応じた第１帰還電圧と、第１基準電圧とに基づいて動作させる第１制御回路と、
前記出力電圧に応じ、前記出力電圧の上昇とともに高くなる第２帰還電圧が第２基準電圧より低い場合、前記第１帰還電圧が前記第１基準電圧となるよう前記第１制御回路に前記第１トランジスタ及び前記第２トランジスタを相補的にオンオフさせ、前記第２帰還電圧が前記第２基準電圧より高い場合、前記第１制御回路に前記第２トランジスタをオフさせる第２制御回路と、
を備えることを特徴とするスイッチング電源制御回路。
【請求項２】
請求項１に記載のスイッチング電源制御回路であって、
前記第２制御回路は、
前記第２帰還電圧が前記第２基準電圧より低い場合、一方の論理レベルの制御信号を前記第１制御回路に出力し、前記第２帰還電圧が前記第２基準電圧より高い場合、他方の論理レベルの前記制御信号を前記第１制御回路に出力する制御信号出力回路を含み、
前記第１制御回路は、
前記第１帰還電圧と前記第１基準電圧との差に応じた電圧でコンデンサを充放電する誤差増幅回路と、
前記一方の論理レベルの前記制御信号が入力されると、前記コンデンサの充電電圧に応じて前記第１帰還電圧が前記第１基準電圧となるよう前記第１トランジスタ及び前記第２トランジスタを相補的にオンオフし、前記他方の論理レベルの前記制御信号が入力されると、前記コンデンサの充電電圧に応じて前記第１トランジスタをオフし、前記他方の論理レベルの前記制御信号に基づいて前記第２トランジスタをオフする駆動回路と、
を含むことを特徴とするスイッチング電源制御回路。
【請求項３】
請求項２に記載のスイッチング電源制御回路であって、
前記制御信号出力回路は、
前記第２帰還電圧が前記第２基準電圧より高くなると、前記他方の論理レベルの前記制御信号を前記第１制御回路に出力し、前記第２帰還電圧が前記第２基準電圧と比べて低い第３基準電圧より低下すると、前記一方の論理レベルの前記制御信号を前記第１制御回路に出力すること、
を特徴とするスイッチング電源制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源制御回路に関する。
【背景技術】
【０００２】
一般に、スイッチング電源回路は入力電圧から、負荷に供給するための所望の出力電圧を生成する（例えば特許文献１）。図４に、スイッチング電源回路１００の一例を示す。
【０００３】
制御回路２００は、ラッチ回路３０４からＬレベルの信号が入力されている場合、出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂと基準電圧回路３００の電圧Ｖｒｅｆ１とに基づいてＮＭＯＳトランジスタ３０１，３０２を相補的にオンオフする。具体的には制御回路２００は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より低くなると、コンデンサＣに充電された出力電圧Ｖｏｕｔが上昇するようＮＭＯＳトランジスタ３０１，３０２をスイッチングする。一方、制御回路２００は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆ１より高くなると、出力電圧Ｖｏｕｔが低下するようＮＭＯＳトランジスタ３０１，３０２をスイッチングする。このように、出力電圧Ｖｏｕｔは、所望のレベルとなるよう制御回路２００により制御される。また、制御回路２００は、出力電圧Ｖｏｕｔが上昇し過電圧になると、出力電圧Ｖｏｕｔを所望のレベルに低下させるようＮＭＯＳトランジスタ３０２をオンし続ける。この結果、オンされたＮＭＯＳトランジスタ３０２には、過電圧による過大逆電流が流れ続けることとなり、ＮＭＯＳトランジスタ３０２は焼損する危険がある。
【０００４】
過電圧検出回路２０１は、出力電圧Ｖｏｕｔと基準電圧回路３０３の電圧Ｖｒｅｆ２とを比較することにより出力電圧Ｖｏｕｔを監視し、過電圧が生じた際、ラッチ回路３０４とともにＮＭＯＳトランジスタ３０２の焼損を防止する。具体的には、過電圧検出回路２０１は、出力電圧Ｖｏｕｔが基準電圧回路３０３の電圧Ｖｒｅｆ２より高くなり過電圧になると、Ｈレベルのシャットダウン信号を出力する。ラッチ回路３０４は、過電圧検出回路２０１からＨレベルのシャットダウン信号が入力されると、制御回路２００にＨレベルの信号を出力することによりＮＭＯＳトランジスタ３０１，３０２をオフさせる。したがって、過電圧による過大逆電流がＮＭＯＳトランジスタ３０２に流れなくなるため、ＮＭＯＳトランジスタ３０２の焼損を防ぐことが可能である。
【０００５】
また、マイコン３０５は、出力電圧Ｖｏｕｔが基準電圧回路３０３の電圧Ｖｒｅｆ２以下になったことを検出すると、すなわち出力電圧Ｖｏｕｔが過電圧でないことを検出すると、シャットダウン解除信号をラッチ回路３０４に出力する。制御回路２００は、シャットダウン解除信号がラッチ回路３０４に入力されると、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１とに基づいてＮＭＯＳトランジスタ３０１，３０２の制御を再開する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２６４９７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
過電圧検出回路２０１はラッチ回路３０４にＨレベルのシャットダウン信号を出力することにより、制御回路２００にＮＭＯＳトランジスタ３０１，３０２をオフさせ、ＮＭＯＳトランジスタ３０２の焼損を防いでいる。しかし、ラッチ回路３０４はシャットダウン信号を保持しているため、制御回路２００は自律でトランジスタ３０１，３０２の制御を再開できない。したがって、外部のマイコン３０５によりシャットダウンを解除させ、制御回路２００によるトランジスタ３０１，３０２の制御を再開させる必要がある。
【０００８】
本発明は上記課題を鑑みてなされたものであり、自律で制御再開が可能なスイッチング電源制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の一つの側面に係るスイッチング電源制御回路は、入力電圧が入力電極に印加される第１トランジスタと、前記第１トランジスタと直列接続される第２トランジスタとを、前記第１トランジスタ及び前記第２トランジスタの接続点を介して得られる出力電圧に応じた第１帰還電圧と、第１基準電圧とに基づいて動作させる第１制御回路と、前記出力電圧に応じ、前記出力電圧の上昇とともに高くなる第２帰還電圧が第２基準電圧より低い場合、前記第１帰還電圧が前記第１基準電圧となるよう前記第１制御回路に前記第１トランジスタ及び前記第２トランジスタを相補的にオンオフさせ、前記第２帰還電圧が前記第２基準電圧より高い場合、前記第１制御回路に前記第２トランジスタをオフさせる第２制御回路と、を備えることを特徴とする。
【発明の効果】
【００１０】
出力が過電圧となった後、外部から信号を入力させることなく、自律で制御再開が可能なスイッチング電源制御回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態であるスイッチング電源回路１０を示す図である。
【図２】出力電圧Ｖｏｕｔが過電圧でない場合のスイッチング電源回路１０の動作を説明するための図である。
【図３】出力電圧Ｖｏｕｔが過電圧となる場合のスイッチング電源回路１０の動作を説明するための図である。
【図４】スイッチング電源回路の一例を示す図である。
【発明を実施するための形態】
【００１２】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１３】
図１は本発明の一実施形態であるスイッチング電源回路１０の構成を示す図である。スイッチング電源回路１０は、例えば、バッテリーの電圧である入力電圧Ｖｉｎから、負荷（不図示）に供給するための所望の出力電圧Ｖｏｕｔを生成するために用いられる。
【００１４】
スイッチング電源回路１０は、制御回路２０、過電圧検出回路２１、ＮＭＯＳトランジスタ２２，２３、インダクタＬ１、コンデンサＣ１，Ｃ２、及び抵抗Ｒ１〜Ｒ５を含んで構成される。なお、図１において端子は図示されていないが、本実施形態における制御回路２０、過電圧検出回路２１、ＮＭＯＳトランジスタ２２，２３は集積化されていることとする。また、制御回路２０、過電圧検出回路２１が本発明のスイッチング電源制御回路に相当する。
【００１５】
制御回路２０（第１制御回路）は、ＮＭＯＳトランジスタ２２，２３をスイッチングして、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する回路である。また、制御回路２０は、基準電圧回路３０、誤差増幅回路３１、鋸歯波発振回路３２、コンパレータ３３、発振回路３４、Ｄフリップフロップ３５、及びＮＯＲゲート３６を含んで構成される。
【００１６】
基準電圧回路３０は、例えば、バンドギャップ電圧などの所定レベルの基準電圧Ｖｒｅｆ１（第１基準電圧）を生成する回路である。
【００１７】
誤差増幅回路３１は、基準電圧Ｖｒｅｆ１と出力電圧Ｖｏｕｔを抵抗Ｒ２，Ｒ３で分圧した電圧Ｖｆｂ１（第１帰還電圧）との差を増幅する回路である。また、本実施形態の誤差増幅回路３１においては、誤差増幅回路３１の出力とＧＮＤとの間にスイッチング電源回路１０の帰還ループの位相補償を行うためのコンデンサＣ１及び抵抗Ｒ１が接続されている。なお、本実施形態では誤差増幅回路３１の出力とコンデンサＣ１とが接続されたノードの電圧を、電圧Ｖｅ１（充電電圧）とする。  
鋸歯波発振回路３２は、所定周期の鋸歯波Ｖｏｓｃ１を出力する回路である。
【００１８】
コンパレータ３３は、誤差増幅回路３１からの出力電圧Ｖｅ１と、鋸歯波Ｖｏｓｃ１とを比較し、ＰＷＭ信号Ｖｐｗｍを出力する回路である。なお、本実施形態では、電圧Ｖｅ１がコンパレータ３３の非反転入力端子に入力され、鋸歯波Ｖｏｓｃ１がコンパレータ３３の反転入力端子に入力されている。鋸歯波のレベルが電圧Ｖｅ１のレベルより低くなるとＰＷＭ信号ＶｐｗｍはＨレベルとなり、鋸歯波のレベルが電圧Ｖｅ１のレベルより高くなるとＰＷＭ信号ＶｐｗｍはＬレベルとなる。また、以下本実施形態では、ＰＷＭ信号Ｖｐｗｍの一周期においてＬレベルの占める期間を、ＰＷＭ信号Ｖｐｗｍのデューティ比とする。
【００１９】
発振回路３４は、鋸歯波Ｖｏｓｃ１が立下りから立ち上がりに変化するタイミングで、一周期においてＨレベルの占める期間が短いパルス信号Ｖｏｓｃ２を出力する回路である。なお、本実施形態の発振回路３４は、鋸歯波発振回路３２と同一周期、かつ前述したタイミングでパルス信号Ｖｏｓｃ２を出力できるよう、鋸歯波発振回路３２と同一のオシレータ（不図示）を発振源としていることとする。
【００２０】
Ｄフリップフロップ３５は、コンパレータ３３からの出力ＰＷＭ信号Ｖｐｗｍをパルス信号Ｖｏｓｃ２に同期させて、信号ＶｑをＮＭＯＳトランジスタ２２（第１トランジスタ）およびＮＯＲゲート３６に出力する回路である。ＰＷＭ信号ＶｐｗｍがＨレベルの場合、Ｖｏｓｃ２の立ち上がりと同時に信号ＶｑはＨレベルになり、ＰＷＭ信号ＶｐｗｍがＬレベルの場合、Ｄフリップフロップ３５はリセットされ信号ＶｑはＬレベルとなる。
【００２１】
ＮＯＲゲート３６は、コンパレータ４１の出力信号Ｖｅ２がＬレベルの場合、Ｄフリップフロップ３５からの出力信号Ｖｑを反転した信号ＶｉｎｖをＮＭＯＳトランジスタ２３（第２トランジスタ）に出力し、出力信号Ｖｅ２がＨレベルとなると、Ｌレベルの信号ＶｉｎｖをＮＭＯＳトランジスタ２３に出力する回路である。したがって、制御回路２０は、コンパレータ４１の出力信号Ｖｅ２がＬレベルの場合、出力信号Ｖｑ，Ｖｉｎｖにより、ＮＭＯＳトランジスタ２２，２３を相補的にオンオフすることが可能となる。
【００２２】
なお、鋸歯波発振回路３２、コンパレータ３３、発振回路３４、Ｄフリップフロップ３５、及びＮＯＲゲート３６が本発明の駆動回路に相当する。
【００２３】
過電圧検出回路２１（第２制御回路）は、出力電圧Ｖｏｕｔを抵抗Ｒ４，Ｒ５で分圧した電圧Ｖｆｂ２（第２帰還電圧）と基準電圧回路４０の電圧Ｖｒｅｆ２とを比較することにより出力電圧Ｖｏｕｔを監視し、過電圧が生じた際、ＮＭＯＳトランジスタ２３をオフすることにより焼損を防止する回路である。また、過電圧検出回路２１は、基準電圧回路４０、コンパレータ４１を含んで構成される。
【００２４】
基準電圧回路４０は、所定レベルの基準電圧Ｖｒｅｆ２を生成する回路である。  
コンパレータ４１（制御信号出力回路）は、基準電圧Ｖｒｅｆ２に基づいてコンパレータ４１内で、例えば、基準電圧Ｖｒｅｆ２の１．２倍の上側スレッショルド電圧Ｖｔｈ（第２基準電圧）、基準電圧Ｖｒｅｆ２の１．１倍の下側スレッショルド電圧Ｖｔｌ（第３基準電圧）を生成する。コンパレータ４１は、電圧Ｖｆｂ２が上昇する場合、電圧Ｖｆｂ２と上側スレッショルド電圧Ｖｔｈとを比較し、電圧Ｖｆｂ２が低下する場合、電圧Ｖｆｂ２と下側スレッショルド電圧Ｖｔｌとを比較することにより、信号Ｖｅ２（制御信号）を出力する回路である。なお、本実施形態では、上側スレッショルド電圧Ｖｔｈを出力電圧Ｖｏｕｔが過電圧であることを示す電圧とし、下側スレッショルド電圧Ｖｔlを出力電圧Ｖｏｕｔが過電圧でないことを示す電圧とする。コンパレータ４１は、電圧Ｖｆｂ２のレベルが上側スレッショルド電圧Ｖｔｈのレベルより高くなると、信号Ｖｅ２をＨレベルとする。一方、コンパレータ４１は、電圧Ｖｆｂ２のレベルが下側スレッショルド電圧Ｖｔｌのレベルより低くなると、信号Ｖｅ２をＬレベルとする。
【００２５】
ここで、出力電圧Ｖｏｕｔが過電圧でなく所望の出力電圧Ｖｏｕｔが生成される場合のスイッチング電源回路１０の動作について、図２を参照しつつ説明する。出力電圧Ｖｏｕｔが過電圧でない場合、電圧Ｖｆｂ２のレベルが下側スレッショルド電圧Ｖｔｌのレベルより低くなるため、コンパレータ４１はＬレベルの信号Ｖｅ２を出力する。したがって、制御回路２０は、出力信号Ｖｑ，Ｖｉｎｖにより、ＮＭＯＳトランジスタ２２，２３を相補的にオンオフする。
【００２６】
なお、図２の破線の各波形は、出力電圧Ｖｏｕｔが所望の電圧である場合の基準となる波形であり、実線の各波形は、出力電圧Ｖｏｕｔが所望の電圧より高い場合、または低い場合の波形を示す。出力電圧Ｖｏｕｔが所望の電圧より上昇し、誤差増幅回路３１に印加される電圧Ｖｆｂ１が基準電圧Ｖｒｅｆ１より高くなると、誤差増幅回路３１はコンデンサＣ１の電荷をグランドＧＮＤに放電するため、電圧Ｖｅ１は基準値から低下する。電圧Ｖｅ１が基準値から低下すると、コンパレータ３３は、破線で示すＰＷＭ信号Ｖｐｗｍよりデューティ比の大きいＰＷＭ信号Ｖｐｗｍを出力する。前述のように、発振回路３４は鋸歯波Ｖｏｓｃ１の立ち上がりと同時に立ち上がるパルス信号Ｖｏｓｃ２を出力する。Ｄフリップフロップ３５は、ＰＷＭ信号Ｖｐｗｍをパルス信号Ｖｏｓｃ２に同期させることにより、信号ＶｑをＮＭＯＳトランジスタ２２に出力する。破線で示すＰＷＭ信号Ｖｐｗｍよりデューティ比の大きいＰＷＭ信号Ｖｐｗｍに基づいて出力された信号Ｖｑは、Ｌレベルの占める期間が破線で示す信号Ｖｑより長いため、ＮＭＯＳトランジスタ２２をオフする時間が長くなる。一方、ＮＯＲゲート３６は、Ｈレベルの占める期間が破線で示す信号Ｖｉｎｖより長い信号Ｖｉｎｖを出力するため、ＮＭＯＳトランジスタ２３をオンする時間が長くなる。したがって、コンデンサＣ２の充電時間より放電時間が相対的に長くなるため、コンデンサＣ２はＮＭＯＳトランジスタ２３を介して放電される。この結果、所望の電圧より上昇していた出力電圧Ｖｏｕｔは低下する。
【００２７】
一方、出力電圧Ｖｏｕｔが所望の電圧より低下し、電圧Ｖｆｂ１が基準電圧Ｖｒｅｆ１より低くなると、誤差増幅回路３１はコンデンサＣ１の電荷を充電するため、電圧Ｖｅ１は基準値から上昇する。電圧Ｖｅ１が基準値から上昇すると、コンパレータ３３は、破線で示すＰＷＭ信号Ｖｐｗｍよりデューティ比の小さいＰＷＭ信号Ｖｐｗｍを出力する。破線で示すＰＷＭ信号Ｖｐｗｍよりデューティ比が小さいＰＷＭ信号Ｖｐｗｍに基づいて出力された信号Ｖｑは、Ｈレベルの占める期間が破線で示す信号Ｖｑより長いため、ＮＭＯＳトランジスタ２２をオンする時間が長くなる。一方、ＮＯＲゲート３６は、Ｌレベルの占める期間が破線で示す信号Ｖｉｎｖより長い信号Ｖｉｎｖを出力するため、ＮＭＯＳトランジスタ２３をオフする時間が長くなる。したがって、コンデンサＣ２の放電時間より充電時間が相対的に長くなるため、コンデンサＣ２はＮＭＯＳトランジスタ２２を介して充電される。この結果、所望の電圧より低下していた出力電圧Ｖｏｕｔは上昇する。
【００２８】
このように、本実施形態では、出力電圧Ｖｏｕｔが過電圧でない場合、出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆ１に基づく所望のレベルとなるよう制御される。
【００２９】
つぎに、図３を参照しつつ、出力電圧Ｖｏｕｔが過電圧となる場合のスイッチング電源回路１０の動作について説明する。なお、図３でＴ１〜Ｔ３までの期間を出力電圧Ｖｏｕｔが過電圧となることとする。
【００３０】
図３に示すように、例えば時刻Ｔ１で出力電圧Ｖｏｕｔが過電圧となると、電圧Ｖｆｂ２のレベルが上側スレッショルド電圧Ｖｔｈのレベルより高くなるため、コンパレータ４１はＨレベルの信号Ｖｅ２を出力する。したがって、ＮＯＲゲート３６は、Ｌレベルの信号Ｖｉｎｖを出力し、ＮＭＯＳトランジスタ２３をオフする。また、出力電圧Ｖｏｕｔが過電圧となると、電圧Ｖｆｂ１は基準電圧Ｖｒｅｆ１より高くなるため、Ｃ１が放電され電圧Ｖｅ１が低下する。このため、制御回路２０は電圧Ｖｅ１のレベルに応じたデューティ比でＮＭＯＳトランジスタ２２をスイッチングする。つぎに、例えば時刻Ｔ２で電圧Ｖｅ１のレベルが鋸歯波Ｖｏｓｃ１のレベルより低くなると、コンパレータ３３は、ＰＷＭ信号Ｖｐｗｍのデューティ比を１００％とする。このため、コンパレータ３３はＤフリップフロップ３５をリセットし続け、Ｄフリップフロップ３５はＮＭＯＳトランジスタ２２をオフし続ける。このように、本実施形態では、出力電圧Ｖｏｕｔが過電圧となる場合、制御回路２０はＮＭＯＳトランジスタ２２，２３をオフする。
【００３１】
そして、例えば時刻Ｔ３で出力電圧Ｖｏｕｔが過電圧でない電圧となると、電圧Ｖｆｂ２のレベルが下側スレッショルド電圧Ｖｔｌのレベルより低くなるため、コンパレータ４１はＬレベルの信号Ｖｅ２を出力する。この結果、前述のように出力電圧Ｖｏｕｔが所望のレベルとなるよう、制御回路２０によるＮＭＯＳトランジスタ２２，２３のスイッチングが再開される。
【００３２】
以上に説明した構成からなる本実施形態のスイッチング電源回路１０において、出力電圧Ｖｏｕｔが過電圧でないと、電圧検出回路２１は、制御回路２０に基準電圧Ｖｒｅｆ１が電圧Ｖｆｂ１となるよう、相補的にＮＭＯＳトランジスタ２２，２３をスイッチングさせる。一方、出力電圧Ｖｏｕｔが過電圧となると、過電圧検出回路２１は、制御回路２０にＮＭＯＳトランジスタ２３をオフさせる。また、制御回路２０は、基準電圧Ｖｒｅｆ１と電圧Ｖｆｂ１との差に基づいてＮＭＯＳトランジスタ２２をオフする。したがって、過電圧による過大逆電流がＮＭＯＳトランジスタ２３に流れなくなるため、焼損を防ぐことが可能である。この後、出力電圧Ｖｏｕｔが過電圧でなくなると、前述のように、過電圧検出回路２１は、制御回路２０にＮＭＯＳトランジスタ２２，２３のスイッチングを再開させる。したがって、本実施形態では、出力が過電圧となった後、外部から信号を入力させることなく、自律で制御回路２０によるＮＭＯＳトランジスタ２２，２３の制御再開が可能となる。
【００３３】
また、本実施形態では、制御回路２０は、基準電圧Ｖｒｅｆ１と電圧Ｖｆｂ１との差に基づいて誤差増幅回路３１にコンデンサＣ１を充放電させる。出力電圧Ｖｏｕｔが過電圧でないと、コンパレータ４１は、Ｌレベルの信号Ｖｅ２を出力する。Ｄフリップフロップ３５は、出力信号Ｖｅ２がＬレベルの場合、コンデンサＣ１の充電電圧Ｖｅ１に応じて信号Ｖｑを出力し、ＮＯＲゲート３６に信号Ｖｉｎｖを出力させる。制御回路２０は、信号Ｖｑ，Ｖｉｎｖにより、電圧Ｖｆｂ１が基準電圧Ｖｒｅｆ１となるよう、ＮＭＯＳトランジスタ２２，２３を相補的にスイッチングする。一方、出力電圧Ｖｏｕｔが過電圧となると、コンパレータ４１は、Ｈレベルの信号Ｖｅ２を出力する。ＮＯＲゲート３６は、Ｈレベルの信号Ｖｅ２が入力されると、Ｌレベルの信号Ｖｉｎｖを出力し、ＮＭＯＳトランジスタ２３をオフする。また、制御回路２０は、コンデンサＣ１の充電電圧に応じてＮＭＯＳトランジスタ２２をオフする。したがって、出力電圧Ｖｏｕｔが過電圧となると、スイッチング電源回路１０は確実にＮＭＯＳトランジスタ２３を保護し、出力電圧Ｖｏｕｔが過電圧でなくなると、スイッチング電源回路１０はＮＭＯＳトランジスタ２２，２３を制御再開できる。
【００３４】
また、本実施形態では、過電圧検出回路２１は、基準電圧Ｖｒｅｆ２に基づいてコンパレータ４１内で、例えば、基準電圧Ｖｒｅｆ２の１．２倍の上側スレッショルド電圧Ｖｔｈ、基準電圧Ｖｒｅｆ２の１．１倍の下側スレッショルド電圧Ｖｔｌを生成する。コンパレータ４１は、電圧Ｖｆｂ２が上昇する場合、電圧Ｖｆｂ２のレベルが上側スレッショルド電圧Ｖｔｈのレベルより高くなると、信号Ｖｅ２をＨレベルとする。一方、コンパレータ４１は、電圧Ｖｆｂ２が低下する場合、電圧Ｖｆｂ２のレベルが下側スレッショルド電圧Ｖｔｌのレベルより低くなると、信号Ｖｅ２をＬレベルとする。したがって、過電圧の際、ノイズ等により電圧Ｖｆｂ２のレベルが変動する場合であっても、電圧Ｖｆｂ２のレベルが上側スレッショルド電圧Ｖｔｈと下側スレッショルド電圧Ｖｔｌの範囲内であれば、制御回路２０はＮＭＯＳトランジスタ２３をオフし続ける。したがって、確実にＮＭＯＳトランジスタ２３を保護することができる。
【００３５】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００３６】
本実施形態では、過電圧検出回路２１に出力電圧Ｖｏｕｔを監視させるために、例えば、基準電圧Ｖｒｅｆ２の１．２倍の上側スレッショルド電圧Ｖｔｈ、基準電圧Ｖｒｅｆ２の１．１倍の下側スレッショルド電圧Ｖｔｌを用いることとしたが、基準電圧Ｖｒｅｆ２のみを用いて過電圧かどうかを検出する場合でも、本実施形態と同様の効果を得ることが可能である。その場合は、基準電圧Ｖｒｅｆ２が本発明の第２基準電圧に相当する。
【００３７】
本実施形態では、鋸歯波発振回路３２、発振回路３４及びＤフリップフロップ３５を用いることとしたが、例えば、鋸歯波発振回路３２の代わりに立ち上がり時間と立下り時間とが等しい三角波を発振する回路を用いてＰＷＭ信号を生成する構成としても、本実施形態と同様の効果を得ることが可能である。
【００３８】
本実施形態では、ＮＭＯＳトランジスタ２２，２３を集積化することとしたが、ディスクリートトランジスタで構成してもよい。
【００３９】
本実施形態では、ＮＭＯＳトランジスタ２２を用いることとしたが、ＰＭＯＳトランジスタを用いてもよい。その場合、信号Ｖｑを反転させるインバータを設け、インバータにＰＭＯＳトランジスタを駆動させることにより、本実施形態と同様の効果を得ることが可能である。
【００４０】
また、本実施形態の制御回路２０は、出力電圧Ｖｏｕｔが過電圧となると、コンデンサＣ１の充電電圧の変化に応じてＮＭＯＳトランジスタ２２を徐々にオフするが、例えば、ＮＭＯＳトランジスタ２２，２３を同時にオフしても良い。例えば、制御回路２０に、Ｄフリップフロップ３５の信号Ｖｑを反転した信号と、コンパレータ４１の信号Ｖｅ２とが入力されるＮＯＲ回路を設け、ＮＯＲ回路の出力をＮＭＯＳトランジスタ２２に出力させる構成とすることにより、ＮＭＯＳトランジスタ２２をＮＭＯＳトランジスタ２３と同時にオフできる。この場合には、出力電圧Ｖｏｕｔが過電圧となると、すなわち、信号ＶｅがＨレベルとなると、ＮＭＯＳトランジスタ２２はオフされ、出力電圧Ｖｏｕｔが過電圧より低くなると、ＮＭＯＳトランジスタ２２は、信号Ｖｑに基づいてスイッチングされる。このため、本実施形態と同様の効果を得ることが可能となる。
【符号の説明】
【００４１】
１０  スイッチング電源回路
２０  制御回路
２１  過電圧検出回路
３０，４０  基準電圧回路
３１  誤差増幅回路
３２  鋸歯波発振回路
３３，４１  コンパレータ
３４  発振回路
３５  Ｄフリップフロップ
３６  ＮＯＲゲート
２２，２３  ＮＭＯＳトランジスタ
Ｒ１〜Ｒ５  抵抗
Ｃ１，Ｃ２  コンデンサ
Ｌ１  インダクタ
【図１】
2010178438.tif 000003
【図２】
2010178438.tif 000004
【図３】
2010178438.tif 000005
【図４】
2010178438.tif 000006