(57)【要約】【課題】埋込型レーザダイオードの応力劣化および特性変動を防ぐ。【解決手段】電流狭窄層１８を多層構造として電流狭窄層１８のＡｌ組成値の平均化を容易にした上で、リッジ部９の平均のＡｌ組成値と電流狭窄層１８の平均のＡｌ組成値を等しくする。その結果、活性層３にかかる内在応力を最低限の値とし、素子内の温度変動による応力変化も抑えることができるため、応力によるレーザダイオードチップの劣化を防ぎ、素子の応力劣化や特性変動を低減させることができる。【選択図】図１１
2010225844.tif 000002
【特許請求の範囲】
【請求項１】
Ｇａを含むIII／Ｖ族半導体基板の主面上に形成されたレーザダイオードを有する光半導体素子であって、
前記レーザダイオードは、前記半導体基板の主面上に形成された、少なくともＡｌを含むIII／Ｖ族混晶半導体を用いた多層結晶構造を有する第１導電型のクラッド層と、
前記第１導電型のクラッド層の上部に形成された活性層と、
前記活性層上に形成された、少なくともＡｌを含むIII／Ｖ族混晶半導体を用いた多層結晶構造を有する第２導電型のクラッド層と、
前記第２導電型のクラッド層を含み、ストライプ構造を有するリッジ部と、
前記半導体基板の主面上であって前記リッジ部の側面に形成された、少なくとも一層にＡｌを含むIII／Ｖ族混晶半導体を用いた、二層以上の複合層からなる電流狭窄層と、
前記リッジ部および前記電流狭窄層の上部に形成されたコンタクト層と、
前記コンタクト層の上部および前記半導体基板の裏面に形成された電極と、
を有し、
前記リッジ部と前記電流狭窄層とは、それぞれを構成する結晶のＡｌ組成平均値がほぼ等しくなるよう構成されていることを特徴とする光半導体素子。
【請求項２】
前記半導体基板はＧａＡｓを含み、前記第１導電型のクラッド層および前記第２導電型のクラッド層はＡｌＧａＡｓを含み、前記電流狭窄層はＡｌＧａＡｓあるいはＧａＡｓの複合層を含むことを特徴とする請求項１記載の光半導体素子。
【請求項３】
前記リッジ部と、前記電流狭窄層の高さを略等しい高さとし、前記リッジ部および前記電流狭窄層の上端がほぼ同一平面であることを特徴とする請求項１記載の光半導体素子。
【請求項４】
前記リッジ部と、前記電流狭窄層のぞれぞれの上端の高さを異なる高さとし、前記リッジ部あるいは前記電流狭窄層の下端から、前記リッジ部あるいは前記電流狭窄層のどちらか一方の高い方の部位の上端位置までのＡｌ組成の平均値を取り、両部位での組成平均値が略等しくなるように構成されていることを特徴とする請求項１記載の光半導体素子。
【請求項５】
前記レーザダイオードは、前記リッジ部を有する、前記半導体基板の主面側をサブマウント側とし、ＡｕＳｎはんだによりパッケージ内に接着されていることを特徴とする請求項１記載の光半導体素子。
【請求項６】
前記電流狭窄層は、ＡｌＧａＡｓとＧａＡｓを交互に積層した構造であることを特徴とする請求項１記載の光半導体素子。
【請求項７】
前記半導体基板はＧａＰを含み、前記第１導電型のクラッド層および前記第２導電型のクラッド層はＡｌＧａＰを含み、前記活性層はＩｎもしくはＡｓの少なくとも一方を含むIII／Ｖ族混晶とし、前記電流狭窄層はＡｌＧａＰおよびＧａＰの複合層を含むことを特徴とする請求項１記載の光半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子に関し、特に、近赤外の波長帯のＡｌＧａＡｓ系レーザダイオードに適用して有効な技術に関するものである。
【背景技術】
【０００２】
近赤外域で発光するＡｌＧａＡｓ系レーザダイオード（半導体レーザ）は、ＣＤやＭＤ等の光ディスクの読取り及び書き込み、レーザプリンタ、医療・計測用機器などに広く用いられている。上記レーザダイオードは、主に情報産業用途を目的として使用されているが、その構造には、一般的に埋込リッジ構造が採用されている。
【０００３】
従来のレーザダイオードの一般的な製法は、まずＧａＡｓ基板上にＡｌＧａＡｓ／ＧａＡｓを多層成長させ、次にエッチングによりリッジ部（幅Ｗ＝２〜５μｍ）を形成し、リッジ部脇の電流狭窄層を形成することでレーザダイオードのチップ構造を形成している。なお、リッジ部脇の電流狭窄層には、ＡｌＧａＡｓとＧａＡｓを重ねた構造、あるいは、ＧａＡｓ単層が用いられるが、電流閉じ込めと光閉じ込めを同時に行なうために、リッジ部を構成するＡｌＧａＡｓ層とはＡｌ組成・格子定数が異なる層が用いられている。
【０００４】
また、ストライプ状のリッジ部を有するレーザダイオードについては、出力特性を向上する目的で電流狭窄層に空洞を生じないようにする技術が知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３４２９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＧａＡｓ基板上にＡｌＧａＡｓ／ＧａＡｓ結晶によりレーザ構造を形成した近赤外光レーザダイオードでは、ＡｌＧａＡｓとＧａＡｓの格子定数の違いから、歪応力がレーザダイオードチップに内在するという問題がある。特に、電流閉じ込めと光閉じ込めを行い、素子の発光部となるリッジ構造付近では、凸部となるリッジ部と電流狭窄層となる埋込層との組成の違いにより、活性層部分に不均一な応力がかかることになる。この状態でレーザダイオードのチップをパッケージにはんだで組み立てして動作させた場合は、素子の応力劣化や特性変動が発生する。
【０００７】
図１は、従来の一般的なストライプ構造のリッジ部を有する埋込型のレーザダイオードを示す要部断面図である。図１に示すように、従来の一般的な埋込型レーザダイオードでは、歪応力がリッジ部９側面の下方にある活性層３内の応力発生部２１に特に大きくかかり、電流狭窄層２２としてＡｌの含有率の高い（Ａｌの組成が大きい）ＡｌＧａＡｓ層２０上にＧａＡｓ層１９を１層形成した場合、リッジ部９を構成する第２ｐ型クラッド層６と、電流狭窄層を構成するＡｌＧａＡｓ層２０及びＧａＡｓ層１９の格子定数差が大きいため、応力発生部２１には大きな歪応力が内在することになる。
【０００８】
ＡｌＧａＡｓ系レーザダイオードの信頼性を低下させる要因の一つに、素子に内在する歪応力によって結晶欠陥の生成・増殖が助長されるという問題がある。この材料系のレーザダイオードでは、クラッド層に用いられるＡｌＧａＡｓと、半導体基板のＧａＡｓでは格子定数が異なっており、元々歪応力を内在した構造となっている。レーザダイオードの作製プロセスでは、前工程における埋込成長・電極形成プロセスや、後工程でのダイボンディングプロセス等、種々の熱履歴を伴う工程があり、素子の構造によってはさらに大きな歪応力を発生させることとなり、この歪応力に起因した寿命劣化が発生することがあった。また、一般的には、製品を組み込むパッケージのヒートシンク部分と、レーザダイオードチップの結晶部分の熱膨張率は異なっており、素子の動作温度が変わると線膨張係数の差異により、レーザダイオードチップ／サブマウント／ヒートシンクがそれぞれ変形し、チップの活性層部分にかかる歪応力が変化する。この結果、動作温度によっては内在応力が大きくなりすぎ、温度変動によって素子が劣化するという問題もあった。
【０００９】
本発明の目的は、レーザダイオードの活性層部分にかかる内在応力を最低限の値にし、長期動作による素子劣化や温度変動による素子内の応力変化を抑えることにより、素子の応力劣化や特性変動を防ぐ技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明の一実施の形態による光半導体素子は、
Ｇａを含むIII／Ｖ族半導体基板の主面上に形成されたレーザダイオードを有する光半導体素子であって、
前記レーザダイオードは、前記半導体基板の主面上に形成された、少なくともＡｌを含むIII／Ｖ族混晶半導体を用いた多層結晶構造を有する第１導電型のクラッド層と、
前記第１導電型のクラッド層の上部に形成された活性層と、
前記活性層上に形成された、少なくともＡｌを含むIII／Ｖ族混晶半導体を用いた多層結晶構造を有する第２導電型のクラッド層と、
前記第２導電型のクラッド層を含み、ストライプ構造を有するリッジ部と、
前記半導体基板の主面上であって前記リッジ部の側面に形成された、少なくとも一層にＡｌを含むIII／Ｖ族混晶半導体を用いた、二層以上の複合層からなる電流狭窄層と、
前記リッジ部および前記電流狭窄層の上部に形成されたコンタクト層と、
前記コンタクト層の上部および前記半導体基板の裏面に形成された電極と、
を有し、
前記リッジ部と前記電流狭窄層とは、それぞれを構成する結晶のＡｌ組成平均値がほぼ等しくなるよう構成されるものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
従来のＡｌＧａＡｓ系レーザダイオードの劣化要因である局所的な内在応力の集中を防ぎ、容易に高信頼のレーザダイオードを作製することができる。
【図面の簡単な説明】
【００１５】
【図１】従来の光半導体素子の要部断面図である。
【図２】本発明の光半導体素子の製造方法を示す要部断面図である。
【図３】図２に続く光半導体装置の製造方法を示す要部断面図である。
【図４】図３に続く光半導体装置の製造方法を示す要部断面図である。
【図５】図４に続く光半導体装置の製造方法を示す要部断面図である。
【図６】図５に続く光半導体素子の製造方法を示す要部断面図である。
【図７】図６に続く光半導体素子の製造方法を示す要部断面図である。
【図８】図７に続く光半導体素子の製造方法を示す要部断面図である。
【図９】図８に続く光半導体素子の製造方法を示す要部断面図である。
【図１０】図９に続く光半導体素子の製造方法を示す要部断面図である。
【図１１】図１０に続く光半導体素子の製造方法を示す要部断面図である。
【発明を実施するための形態】
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１７】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施の形態等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【００１９】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。
【００２１】
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００２３】
本実施の形態の光半導体素子は、ストライプ構造のリッジ部を有する埋込型のレーザダイオードに適用したものであり、その製造工程について図２〜図１１を用いて説明する。図２〜図１１は、製造工程中の本実施の形態のレーザダイオードの要部断面図である。
【００２４】
まず、図２に示すように、ＧａＡｓ基板（以下単に基板という）１を準備する。なお、この基板１はＧａＡｓ以外にも、ＧａＰのような、Ｇａを含む他のIII／Ｖ族半導体基板を使用してもよい。
【００２５】
次に、図３に示すように、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition：有機金属成長法）により、基板１の主面上に、ＡｌＧａＡｓを含むｎ型クラッド層２、活性層３、ｐ型ＡｌＧａＡｓを含む第１ｐ型クラッド層４、ＡｌＧａＩｎＰを含むエッチストップ層５、ｐ型ＡｌＧａＡｓを含む第２ｐ型クラッド層６、ｐ型ＧａＡｓを含むコンタクト層７を順次堆積する。なお、活性層３は５層の薄膜からなり、図示はしないが、下から順にＡｌＧａＡｓ、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＡｓ、ＡｌＧａＡｓの層を堆積して形成されている。なお、ｎ型クラッド層２、第１ｐ型クラッド層４および第２ｐ型クラッド層６の材料としては、ＡｌＧａＰのような、Ａｌを含むIII／Ｖ族混晶半導体を使用してもよい。
【００２６】
次に、図４に示すように、ＭＯＣＶＤ法により基板１の主面上に酸化シリコン膜を堆積した後、フォトレジスト膜（図示しない）をマスクにしたドライエッチングにより酸化シリコン膜の一部を除去し、残った酸化シリコン膜からなる絶縁膜８を形成する。その後、アッシングにより絶縁膜８上のフォトレジスト膜を除去する。
【００２７】
次に、図５に示すように、絶縁膜８をマスクとして、ウェットエッチングによりコンタクト層７および第２ｐ型クラッド層６の一部を除去し、第２ｐ型クラッド層６およびコンタクト層７を有するリッジ部９を形成する。なお、リッジ部９の形成においては、ウェットエッチングではなく、制御性の良いドライエッチング法を用いても良い。また、エッチストップ層５は、ＧａＡｓ等の他の材質としてもよいし、エッチストップ層５自体をなくした構造としても構わない。
【００２８】
次に、図６に示すように、ＭＯＣＶＤ法により基板１の主面上に、電流狭窄層１８として、ｎ型ＡｌＧａＡｓ層１０、ｎ型ＧａＡｓ層１１、ｎ型ＡｌＧａＡｓ層１２、ｎ型ＧａＡｓ層１３の４層を順次堆積する。このとき、電流狭窄層１８は絶縁膜８で覆われた箇所では気相成長しないため、リッジ部上部には堆積されない。また、電流狭窄層１８の上端は、コンタクト層７の上端と同一平面となるように電流狭窄層１８の膜厚を設定する。なお、電流狭窄層１８内のＡｌ組成値の平均値は、たとえば０．４８とし、リッジ部９内のＡｌ組成値の平均値はたとえば０．４９として、その差の絶対値が０．１以内となるよう形成し、ほぼ等しい値とする。このとき電流狭窄層１８は、少なくとも一層にＡｌを含むIII／Ｖ族混晶半導体を用いた、二層以上の複合層からなる構造とする。他の構成の場合では、たとえば、基板１にＧａＰを用いて電流狭窄層１８をＡｌＧａＰおよびＧａＰの複合層とする構成でもよい。また、電流狭窄層１８の上端はリッジ部９の上端と高さを揃え、略等しい高さとなるよう形成する。
【００２９】
ここで、電流狭窄層１８を４層構造として多層構造にすることにより、従来のレーザダイオードで一般的となっている２層構造の電流狭窄層に比べ、電流狭窄層１８内のＡｌ組成値の平均化を図りやすくしている。このため、リッジ部９のＡｌ組成値の平均値と電流狭窄層１８のＡｌ組成値の平均値を容易に等しい値にすることができる。
【００３０】
図１に示すように、従来は電流狭窄層２２の多くの部分がＧａＡｓにより形成されており、リッジ部９を構成するクラッド層６の格子定数と、電流狭窄層２２としてリッジ部９の側面に形成したＡｌＧａＡｓ層２０あるいはＧａＡｓ層１９の格子定数が異なることにより、活性層３の一部（応力発生部２１）に局所的な応力集中が発生し、レーザダイオード素子の応力劣化や特性変動の原因となっていた。
【００３１】
本実施の形態では、図６に示すリッジ部９のＡｌ組成値の平均値と電流狭窄層１８のＡｌ組成値の平均値を等しい値にすることによって、リッジ部９および電流狭窄層１８の格子定数の平均値も等しくなる。このため、基板１との格子定数差とリッジ部９の形状影響による特定箇所への局所的な応力集中を抑制して、リッジ部側面下方への歪応力を低減することができる。これにより、活性層３にかかる内在応力を最低限の値にでき、完成したレーザダイオードチップをパッケージにはんだにより接着して動作させた場合、素子内の温度変動による応力変化を抑えることができる。よって、素子の応力劣化を防ぎ、特性変動を低減させることを可能としている。
【００３２】
なお、本発明を用いる場合、リッジ部９の高さと電流狭窄層１８の上端の高さを揃えて、両者の上端が略同一平面になるようにすることが望ましいが、必ずしも両者の高さを揃える必要はない。両者の高さを等しくしない場合には、エッチストップ層５の上端から、リッジ部９もしくは電流狭窄層１８のどちらか一方の高い方の上端までの範囲でＡｌ組成の平均値を取り、リッジ部９と電流狭窄層１８の部分で組成平均値がほぼ等しくなるように構造を決めれば、上記と同じ効果を得ることができる。
【００３３】
次に、図７に示すように、フッ酸（ＨＦ）系エッチング液を用いたウェットエッチングにより絶縁膜８を除去した後、基板１の主面上に主にＧａＡｓからなるコンタクト層１４をＭＯＣＶＤ法により堆積する。
【００３４】
次に、図８に示すように、フォトレジスト膜（図示しない）をマスクにしたドライエッチングによりコンタクト層１４、電流狭窄層１８、エッチストップ層５、第１ｐ型クラッド層４、活性層３、ｎ型クラッド層２および基板１の一部を除去した後、アッシングによりコンタクト層１４上のフォトレジスト膜を除去する。
【００３５】
次に、図９に示すように、基板１の主面上に酸化シリコン膜１５を堆積し、フォトレジスト膜（図示しない）をマスクにしたドライエッチングにより酸化シリコン膜１５の一部を除去した後、アッシングにより酸化シリコン膜１５上のフォトレジスト膜を除去する。
【００３６】
次に、図１０に示すように、基板１の主面上に主面電極１６を蒸着する。なお、この主面電極１６は、Ｔｉ／Ｐｔ／Ａｕを順次重ねた層によって形成されている。
【００３７】
次に、図１１に示すように、基板１の裏面に裏面電極１７を蒸着した後、フォトレジスト膜（図示しない）をマスクにしたドライエッチングにより裏面電極１７の一部を除去した後、アッシングにより裏面のフォトレジスト膜を除去する。なお、ここで裏面電極１７の一部を除去するのは、この後の工程で基板１をへき開する作業を容易にするためである。
【００３８】
この後、図示はしないが、基板１をへき開して複数の列に分け、電子ビーム蒸着法などによって前後の光出力端面にそれぞれ保護膜をコーティングした後、複数の列に分けた基板１をペレタイズ（切削加工）することで一つ一つのレーザダイオードチップに分離することにより、ストライプ構造のリッジ部を有する埋込型のレーザダイオードの前工程が終了する。
【００３９】
なお、チップ状に分割されたレーザダイオードは、リッジ部９のある主面側をサブマウント側とし、ＡｕＳｎはんだを接着剤としてパッケージ内に組み付けられ、製品として使用される。
【００４０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４１】
たとえば、前記実施の形態では電流狭窄層１８を４層構造としたが、同様にＡｌＧａＡｓ層とＧａＡｓ層を交互に堆積し、８層構造や１０層構造、２０層構造にしても構わない。電流狭窄層は、電流狭窄層を構成する層の数が多いほど、内部でのＡｌ組成値の平均化が容易となる。
【００４２】
また、電流狭窄層は、ＡｌＧａＡｓとＧａＡｓ層を交互に積層した構造ではなく、Ａｌ組成の平均値がほぼ等しくなる構造であれば、全ての層をＡｌＧａＡｓとし、層毎にＡｌ組成を調整することで平均値を合わせるようにしても良い。
【産業上の利用可能性】
【００４３】
本発明は、埋込型レーザダイオードに適用して有効な技術に関するものである。
【符号の説明】
【００４４】
１  基板（ＧａＡｓ基板）
２  ｎ型クラッド層
３  活性層
４  第１ｐ型クラッド層
５  エッチストップ層
６  第２ｐ型クラッド層
７  コンタクト層
８  絶縁膜
９  リッジ部
１０  ｎ型ＡｌＧａＡｓ層
１１  ｎ型ＧａＡｓ層
１２  ｎ型ＡｌＧａＡｓ層
１３  ｎ型ＧａＡｓ層
１４  コンタクト層
１５  酸化シリコン膜
１６  主面電極
１７  裏面電極
１８  電流狭窄層
１９  ＧａＡｓ層
２０  ＡｌＧａＡｓ層
２１  応力発生部
２２  電流狭窄層
【図１】
2010225844.tif 000003
【図２】
2010225844.tif 000004
【図３】
2010225844.tif 000005
【図４】
2010225844.tif 000006
【図５】
2010225844.tif 000007
【図６】
2010225844.tif 000008
【図７】
2010225844.tif 000009
【図８】
2010225844.tif 000010
【図９】
2010225844.tif 000011
【図１０】
2010225844.tif 000012
【図１１】
2010225844.tif 000013