(57)【要約】【課題】ユーザが望む順序で番号データを確定させることが可能なＩＣテスタを提供する。【解決手段】ＩＣテスタ１のテストシステムコントローラ１０は、試験時に順次送信した番号データの順に従って番号データを記憶させる記憶操作をユーザから受け付けた場合に、送信順に従って番号データを記憶する実行順データ記憶部１１ｃと、実行順データ記憶部１１ｃに記憶される番号データの順に従って、予め記憶した設定データを順次読み出し、読み出した設定データを順次解析する制御部２５と、制御部２５によって順次解析されて得られた設定値を番号データと対応付けて記憶する設定値記憶部２４ｂとを備えている。【選択図】図１
2010107278.tif 000002
【特許請求の範囲】
【請求項１】
設定値の元となる複数の設定データと複数の番号データとを予め対応付けて記憶し、順次送信される番号データに対応する設定データに基づいて制御レジスタに設定値を設定し、被試験対象を試験するＩＣテスタであって、
試験時に順次送信された番号データの順に従って前記番号データを記憶させる記憶操作をユーザから受け付けた場合に、前記送信順に従って番号データを記憶する実行順データ記憶部と、
前記実行順データ記憶部に記憶される番号データの順に従って、予め記憶した設定データを順次読み出し、読み出した設定データを順次解析する制御部と、
前記制御部によって順次解析されて得られた設定値を番号データと対応付けて記憶する設定値記憶部と、
を備えることを特徴とするＩＣテスタ。
【請求項２】
複数の制御レジスタ内の設定値に基づいて被試験対象を試験するＩＣテスタであって、
前記制御レジスタ内の設定値の元となる複数の設定データと複数の番号データとを有したテストシステムコントローラと、
試験前に、前記テストシステムコントローラから送信される複数の設定データと複数の番号データとを対応付けて記憶する設定データ・番号データ記憶部と、
試験時において、前記テストシステムコントローラから順次送信される番号データに対応する設定データを前記設定データ・番号データ記憶部から順次読み出し、順次読み出した設定データそれぞれを解析して前記複数の制御レジスタに設定値を設定していき、試験を実行させる第１制御部と、
前記第１制御部によって実行された試験において前記テストシステムコントローラから送信された番号データの送信順に従って前記番号データを記憶させる記憶操作をユーザから受け付けた場合に、前記送信順に従って番号データを記憶する実行順データ記憶部と、
前記実行順データ記憶部に記憶された番号データの順に従って、前記設定データ・番号データ記憶部に記憶される設定データを順次読み出し、読み出した設定データを順次解析する第２制御部と、
前記第２制御部によって順次解析されて得られた設定値を番号データと対応付けて記憶する設定値記憶部と、
を備えることを特徴とするＩＣテスタ。
【請求項３】
前記第２制御部は、ユーザから所定の読出操作を受け付けた場合に、前記実行順データ記憶部に記憶された番号データの順に従って、前記設定データ・番号データ記憶部に記憶される設定データを順次読み出し、読み出した設定データを順次解析する
ことを特徴とする請求項２に記載のＩＣテスタ。
【請求項４】
前記実行順データ記憶部は、前記テストシステムコントローラから順次送信された番号データの送信順を複数種記憶し、
前記第２制御部は、前記実行順データ記憶部に記憶された複数種の番号データの順のうち、いずれか１つを選択した前記所定の読出操作をユーザから受け付けた場合、選択された番号データの順に従って、前記設定データ・番号データ記憶部に記憶される設定データを順次読み出し、読み出した設定データを順次解析する
ことを特徴とする請求項２又は請求項３のいずれかに記載のＩＣテスタ。
【請求項５】
前記設定値記憶部に記憶される設定値を順に保持するスレーブレジスタと、
前記スレーブレジスタに保持される設定値を前記制御レジスタに転送させる第３制御部と、
をさらに備えることを特徴とする請求項２から請求項４のいずれか１項に記載のＩＣテ
スタ。
【請求項６】
前記第３制御部は、前記テストシステムコントローラから送信される番号データと、前記スレーブレジスタに保持された設定値に対応する番号データと一致する場合に、前記スレーブレジスタに保持される設定値を前記制御レジスタに転送させる
ことを特徴とする請求項５に記載のＩＣテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣテスタに関する。
【背景技術】
【０００２】
従来、被試験対象（以下ＤＵＴという）に試験パターンを与え、ＤＵＴからの出力を期待値パターンと比較し、ＤＵＴの良否を判定するＩＣテスタが知られている（特許文献１参照）。
【特許文献１】特開２００６−３２２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ここで、本件特許出願人は、特許文献１に記載のＩＣテスタの改良発明を研究しており、以下に示すＩＣテスタを発明した。図５は、特許文献１に記載のＩＣテスタの改良発明に係るＩＣテスタの構成図である。なお、本件出願人は、以下に図５に示すＩＣテスタを説明するが、図５に示すＩＣテスタは未公開のものであって、以下の説明は出願人自らが図５に示すＩＣテスタの公知性を認めるものではない。
【０００４】
図５に示すように、ＩＣテスタは、テストシステムコントローラ（以下ＴＳＣという）１０と、ピンエレクトロニクスカード（以下ＰＥカードという）２０とを備えており、ＴＳＣ１０からの信号に従ってＰＥカード２０がＤＵＴの試験を行うようになっている。特に、図５に示すＩＣテスタは、ＤＵＴ試験の高速処理が可能となっている。
【０００５】
詳細に動作を説明すると、図５に示すＩＣテスタは、ＴＳＣ１０の記憶部１１の設定データ記憶部１１ａに記憶される設定データと番号データ記憶部１１ｂに記憶される番号データとを、前もってＰＥカード２０に送信する。そして、ＰＥカード２０は、送信された設定データと番号データとを対応付けて記憶部２４の設定データ・番号データ記憶部２４ａに記憶させる。その後、ＩＣテスタは、ＤＵＴ試験を行う際に、データ取得処理を実行し、その後高速処理を行う。
【０００６】
まず、データ取得処理においてＴＳＣ１０の制御部１２は、番号データαをＰＥカード２０に送信する。次に、ＰＥカード２０の制御部２５は、送信された番号データαに基づいて、設定データ・番号データ記憶部２４ａに記憶される設定データを読み出す。そして、制御部２５は、読み出した設定データを解析し、ハードウェア設定値を生成すると共に、ＴＳＣ１０から送信された番号データαを実行順データ記憶部２４ｂに記憶させる。次いで、制御部２５は、生成したハードウェア設定値を制御レジスタ２３に設定する。また、この段階ではＤＵＴ試験が終了していないため、ＰＥカード２０は、再度ＴＳＣ１０から番号データの送信を待つこととなる。
【０００７】
そして、ＴＳＣ１０は、番号データβをＰＥカード２０に送信する。次いで、ＰＥカード２０は、上記したように、設定データ・番号データ記憶部２４ａに記憶される設定データを読み出して解析し、ハードウェア設定値を生成すると共に、ＴＳＣ１０から送信された番号データβを実行順データ記憶部２４ｂに記憶させる。その後、ＰＥカード２０は、ハードウェア設定値を制御レジスタ２３に設定する。そして、上記処理を繰り返し、複数のＤＵＴの少なくとも１つがフェイルすることなく試験をパスしたとする。これにより、ＰＥカード２０は、実行順データ記憶部２４ｂに記憶させた番号データを現在の記憶順序で確定する。すなわち、ＰＥカード２０は、番号データを「α、β、・・・」といった順序で確定する。
【０００８】
次いで、ＰＥカード２０の第２制御部２５ｂは、実行順データ記憶部２４ｂに記憶された番号データの順（すなわち「α、β、・・・」の順）に従って、設定データ・番号データ記憶部２４ａから設定データを読み出して解析し、ハードウェア設定値を生成する。そして、制御部２５は、生成したハードウェア設定値と番号データとを対応付けて設定値記憶部２４ｃに記憶させる。以上により、データ取得処理が終了する。
【０００９】
その後、高速処理が実行される。高速処理では、まず実行順データ記憶部２４ｂに記憶された第１番目の番号データαが読み出される。次いで、制御部２５は、番号データαに対応するハードウェア設定値を設定値記憶部２４ｃから読み出してスレーブレジスタ２２に設定する。その後、ＴＳＣ１０から送信される番号データがαである場合、制御部２５は、スレーブレジスタ２２に設定したハードウェア設定値を制御レジスタ２３に転送する。一方、ＴＳＣ１０から送信される番号データがαでない場合、制御部２５は、その番号データに対応したハードウェア設定値を読み出し、スレーブレジスタ２２に設定後、制御レジスタ２３に転送する。
【００１０】
以上のように、高速処理では、実行順データ記憶部２４ｂに記憶される番号データの順（実行順）に従って、スレーブレジスタ２２にハードウェア設定値を設定し、制御レジスタ２３に転送するだけでよく、解析処理が省略されている。よって、処理の高速化が図られていることとなる。
【００１１】
しかし、改良発明に係るＩＣテスタでは、以下の問題が発生してしまう。まず、改良発明に係るＩＣテスタでは、少なくとも１つのＤＵＴがパスした場合に、実行順データ記憶部２４ｂに記憶させた番号データを現在の記憶順序で確定する。ところが、試験では、一度フェイルしたＤＵＴについて数回試験を繰り返す場合がある。このため、結果としてＤＵＴがパスした場合であっても、数回試験を繰り返してパスしたような場合には、ユーザが望まない順序で番号データが確定してしまう可能性がある。
【００１２】
また、試験を行うに先立って、コンタクトテストというデバイスとテストボードとの接触試験を行い、接触試験にて良好な接触状態が確認された後に、試験を開始する場合がある。このような場合、接触試験がパスしたことによってユーザが望まない順序で番号データが確定してしまう。さらには、テスト内容に分岐がある場合にもユーザが望まない順序で番号データが確定してしまうことがある。
【００１３】
以上、図５に示すＩＣテスタでは、ユーザが望まない順序で番号データが確定してしまい、高速処理に支障をきたしてしまう可能性がある。
【００１４】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、ユーザが望む順序で番号データを確定させることが可能なＩＣテスタを提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明に係るＩＣテスタは、設定値の元となる複数の設定データと複数の番号データとを予め対応付けて記憶し、順次送信される番号データに対応する設定データに基づいて制御レジスタに設定値を設定し、被試験対象を試験するＩＣテスタであって、試験時に順次送信された番号データの順に従って番号データを記憶させる記憶操作をユーザから受け付けた場合に、送信順に従って番号データを記憶する実行順データ記憶部と、実行順データ記憶部に記憶される番号データの順に従って、予め記憶した設定データを順次読み出し、読み出した設定データを順次解析する制御部と、制御部によって順次解析されて得られた設定値を番号データと対応付けて記憶する設定値記憶部と、を
備えることを特徴とする。
【００１６】
また、本発明に係るＩＣテスタは、複数の制御レジスタ内の設定値に基づいて被試験対象を試験するＩＣテスタであって、制御レジスタ内の設定値の元となる複数の設定データと複数の番号データとを有したテストシステムコントローラと、試験前に、テストシステムコントローラから送信される複数の設定データと複数の番号データとを対応付けて記憶する設定データ・番号データ記憶部と、試験時において、テストシステムコントローラから順次送信される番号データに対応する設定データを設定データ・番号データ記憶部から順次読み出し、順次読み出した設定データそれぞれを解析して複数の制御レジスタに設定値を設定していき、試験を実行させる第１制御部と、第１制御部によって実行された試験においてテストシステムコントローラから送信された番号データの送信順に従って番号データを記憶させる記憶操作をユーザから受け付けた場合に、送信順に従って番号データを記憶する実行順データ記憶部と、実行順データ記憶部に記憶された番号データの順に従って、設定データ・番号データ記憶部に記憶される設定データを順次読み出し、読み出した設定データを順次解析する第２制御部と、第２制御部によって順次解析されて得られた設定値を番号データと対応付けて記憶する設定値記憶部と、を備えることを特徴とする。
【００１７】
これらのＩＣテスタによれば、テストシステムコントローラから順次送信された番号データの送信順に従って番号データを記憶させる記憶操作をユーザから受け付けた場合に、送信順に従って番号データを記憶する。このため、ユーザは自己が望まない順序の場合には記憶操作を行わないことによって送信順に従った番号データを記憶させることなく、自己が望む順序となった場合のみに記憶操作を行って番号データを記憶させることができる。従って、ユーザは自己が望む順序で番号データを確定させることができる。
【００１８】
また、第２制御部は、ユーザから所定の読出操作を受け付けた場合に、実行順データ記憶部に記憶された番号データの順に従って、設定データ・番号データ記憶部に記憶される設定データを順次読み出し、読み出した設定データを順次解析することが好ましい。
【００１９】
このＩＣテスタによれば、ユーザから所定の読出操作を受け付けた場合に、実行順データ記憶部に記憶された番号データの順に従って設定データを順次読み出し、読み出した設定データを順次解析する。このように、読出操作が行われることによって設定データが読み出されて解析されることとなる。従って、一度記憶操作を行うことによって実行順を記憶させておけば、その後は読出操作を行って設定データの読出、及び解析から何度も実行開始することができる。よって、一度実行順を記憶させた場合には、設定データの読出及び解析から実行開始可能となり、実行順の記憶を省略して高速化を図ることができる。
【００２０】
また、実行順データ記憶部は、テストシステムコントローラから順次送信された番号データの送信順を複数種記憶し、第２制御部は、実行順データ記憶部に記憶された複数種の番号データの順のうち、いずれか１つを選択した所定の読出操作をユーザから受け付けた場合、選択された番号データの順に従って、設定データ・番号データ記憶部に記憶される設定データを順次読み出し、読み出した設定データを順次解析することが好ましい。
【００２１】
このＩＣテスタによれば、実行順データ記憶部は番号データの送信順を複数種記憶し、所定の読出操作によって、複数種の番号データの順のうちいずれか１つを選択するため、複数種の実行順からいずれか１つを選択して一層利便性を向上させることができる。
【００２２】
また、設定値記憶部に記憶される設定値を順に保持するスレーブレジスタと、スレーブレジスタに保持される設定値を制御レジスタに転送させる第３制御部と、をさらに備えることが好ましい。
【００２３】
また、第３制御部は、テストシステムコントローラから送信される番号データと、スレーブレジスタに保持された設定値に対応する番号データと一致する場合に、スレーブレジスタに保持される設定値を制御レジスタに転送させることが好ましい。
【００２４】
このＩＣテスタによれば、スレーブレジスタから制御レジスタへの転送によって処理の高速化を図ることができる。
【発明の効果】
【００２５】
本発明によれば、ユーザが望む順序で番号データを確定させることが可能なＩＣテスタを提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の好適な実施形態を図面に基づいて説明する。図１は、本発明の実施形態に係るＩＣテスタを示す構成図である。図１に示すように、ＩＣテスタ１は、複数の制御レジスタ２３内のハードウェア設定値に基づいて複数のＤＵＴを試験するものである。このＩＣテスタ１は、ＴＳＣ１０と、複数のＰＥカード２０とを備えている。
【００２７】
ＴＳＣ１０は、ＩＣテスタ１の全体を制御するものであって、記憶部１１と、制御部１２とを有している。記憶部１１は、図示しないハードディスクからのテストプログラムを記憶するものである。この記憶部１１は、設定データ記憶部１１ａと、番号データ記憶部１１ｂと、実行順データ記憶部１１ｃとを備えている。設定データ記憶部１１ａは制御レジスタ２３に設定されるハードウェア設定値の元となる複数の設定データを記憶するものである。番号データ記憶部１１ｂは、複数の番号データを記憶するものである。実行順データ記憶部１１ｃは、ＴＳＣ１０からＰＥカード２０に送信した番号データの送信順に従って、番号データを記憶する機能を有するものである。この実行順データ記憶部１１ｃは、所定の端末を通じて、試験時に順次送信された番号データの順（以下、実行順という）に従って番号データを記憶させる記憶操作が行われた場合に、記憶を行う。制御部１２は、ＴＳＣ１０の全体を制御するものであり、ＰＥカード２０への情報送信等を制御することとなる。
【００２８】
ＰＥカード２０は、図示しないテストヘッドに設けられ、コントローラ２１と、スレーブレジスタ２２と、制御レジスタ２３とを備えている。コントローラ２１は、ＴＳＣ１０からの情報を処理したり、スレーブレジスタ２２や制御レジスタ２３にハードウェア設定値を設定したりするものである。このコントローラ２１は、記憶部２４と制御部２５とを有している。
【００２９】
記憶部２４は、設定データ・番号データ記憶部２４ａと、設定値記憶部２４ｂとを有している。設定データ・番号データ記憶部２４ａは、ＤＵＴ試験に先立って、ＴＳＣ１０から送信される複数の設定データと複数の番号データとを対応付けて予め記憶しておくものである。
【００３０】
図２は、設定データ・番号データ記憶部２４ａに記憶される複数の設定データと複数の番号データとを示す概念図である。図２に示すように、設定データは、ピン情報、設定項目及び設定値の情報を含み、これら情報は、番号データと対応付けられている。ピン情報は、試験対象となるピンを示している。設定項目は例えば電圧設定（Ｖ）であるか電流設定（Ｉ）であるかなどを示している。設定値は、設定項目に対する値等が示されている。
【００３１】
設定値記憶部２４ｂは、データ取得処理において順次解析されて得られたハードウェア設定値を番号データと対応付けて記憶するものである。なお、ハードウェア設定値と図２に示した設定値とは、設定内容としては同じであるが、実際には異なるものである。
【００３２】
制御部２５は、ＰＥカード２０の全体を制御するものであり、第１〜第３制御部２５ａ〜２５ｃを有している。これら第１〜第３制御部２５ａ〜２５ｃは、後述するフローチャートに示す制御を実行する構成となっている。
【００３３】
スレーブレジスタ２２は、高速処理において制御レジスタ２３に転送するハードウェア設定値を保持するものである。制御レジスタ２３は、設定されたハードウェア設定値に基づいて、ドライバ、コンパレータ等の制御対象が設定を行うものである。
【００３４】
図３は、本実施形態に係るＩＣテスタ１の処理を示す第１のフローチャートである。図３に示すように、ＩＣテスタ１が複数のＤＵＴを試験する場合、まず、ＴＳＣ１０は、設定データ記憶部１１ａに記憶される複数の設定データと番号データ記憶部１１ｂに記憶される複数の番号データとをＰＥカード２０に送信する（Ｓ１）。次に、ＰＥカード２０は、複数の設定データと複数の番号データとを対応付けて設定データ・番号データ記憶部２４ａに記憶させる（Ｓ２）。
【００３５】
その後、ＴＳＣ１０は、実行順を初期化する初期化命令を出力する（Ｓ３）。これにより、ＰＥカード２０は、後述のステップＳ１３において記憶された実行順を初期化する（Ｓ４）。次いで、ＴＳＣ１０は、番号データ及び実行命令を出力する（Ｓ５）。具体的にＴＳＣ１０は、「番号データ「Ｘ」に該当する設定データを解析しなさい」といった内容の実行命令を出力する。なお、Ｘには番号データの数値が代入されることとなる。
【００３６】
そして、ＰＥカード２０の第１制御部２５ａは、ＴＳＣ１０から送信された番号データに対応する設定データを読み出して解析し、ハードウェア設定値を生成する（Ｓ６）。そして、第１制御部２５ａは、ハードウェア設定値を制御レジスタ２３に設定する（Ｓ７）。
【００３７】
その後、ＴＳＣ１０はテストプログラムが終了したか否かを判断する（Ｓ８）。テストプログラムが終了していないと判断した場合（Ｓ８：ＮＯ）、処理はステップＳ５に移行する。一方、テストプログラムが終了したと判断した場合（Ｓ８：ＹＥＳ）、ＴＳＣ１０は、記憶操作が行われたか否かを判断する（Ｓ９）。記憶操作が行われていないと判断した場合（Ｓ９：ＮＯ）、処理はステップＳ３に移行する。なお、図３に示す例では、ステップＳ９の処理において「ＮＯ」と判断された場合、処理はステップＳ３に移行しているが、これに限らず、ステップＳ５に移行してもよいし、図３に示す処理自体が終了するようになっていてもよい。
【００３８】
一方、記憶操作が行われたと判断した場合（Ｓ９：ＹＥＳ）、すなわちステップＳ５〜ステップＳ８の処理を繰り返す過程において順次送信された番号データの送信順がユーザの望む実行順であると判断できる場合、制御部１２は、ステップＳ５〜ステップＳ８の処理を繰り返す過程において順次送信された番号データの送信順に従って、番号データを実行順データ記憶部１１ｃに記憶させる（Ｓ１０）。そして、図３に示す処理は終了する。
【００３９】
このように、本実施形態では、ユーザが望まない場合には記憶操作を行わないことによって実行順を記憶させることなく、ユーザが望む場合のみに記憶操作を行って実行順を実行順データ記憶部１１ｃに記憶させることができる。なお、実行順は、１種に限らず、複数種記憶することもできる。
【００４０】
図４は、本実施形態に係るＩＣテスタ１の処理を示す第２のフローチャートである。ユーザから所定の読出操作が行われた場合、図４に示す処理が開始する。なお、実行順データ記憶部１１ｃに複数種の実行順が記憶されている場合には、いずれか１つを選択する読
出操作が行われた場合に、図４に示す処理が開始する。そして、ＴＳＣ１０の制御部１２は、実行順データ記憶部１１ｃから実行順を読み出し（Ｓ１１）、ＰＥカード２０に送信する（Ｓ１２）。
【００４１】
次いで、ＰＥカード２０は、ＴＳＣ１０から送信された実行順を記憶部２４に記憶する（Ｓ１３）。そして、ＰＥカード２０の第２制御部２５ｂは、ＴＳＣ１０から送信されて記憶部２４に記憶された実行順に従って、設定データ・番号データ記憶部２４ａから設定データを読み出して解析し、ハードウェア設定値を生成する（Ｓ１４）。そして、制御部２５は、ハードウェア設定値を設定値記憶部２４ｃに記憶させる（Ｓ１５）。
【００４２】
次に、ＰＥカード２０は、記憶部２４に記憶した実行順に基づく全設定データを解析したか否かを判断する（Ｓ１６）。全設定データを解析していないと判断した場合（Ｓ１６：ＮＯ）、処理はステップＳ１４に移行し、再度ハードウェア設定値が生成され、設定値記憶部２４ｃに記憶される。一方、全設定データを解析したと判断した場合（Ｓ１６：ＹＥＳ）、ＰＥカード２０及びＴＳＣ１０は高速処理に移行する（Ｓ１７，Ｓ１８）。
【００４３】
なお、高速処理では上記したように処理が実行される。すなわち、まず記憶部２４に記憶される番号データαが読み出される。次いで、制御部２５は、番号データαに対応するハードウェア設定値を設定値記憶部２４ｂから読み出してスレーブレジスタ２２に設定する。その後、ＴＳＣ１０から送信される番号データがαである場合、第３制御部２５ｃは、スレーブレジスタ２２に設定したハードウェア設定値を制御レジスタ２３に転送する。一方、ＴＳＣ１０から送信される番号データがαでない場合、第３制御部２５ｃは、その番号データに対応したハードウェア設定値を読み出し、スレーブレジスタ２２に設定後、制御レジスタ２３に転送する。以後、高速処理終了まで上記処理が繰り返され、その後、図３及び図４に示す処理は終了する。
【００４４】
このようにして、本実施形態に係るＩＣテスタ１によれば、ＴＳＣ１０から順次送信された番号データの送信順に従って番号データを記憶させる記憶操作をユーザから受け付けた場合に、送信順に従って番号データを記憶する。このため、ユーザは自己が望まない順序の場合には記憶操作を行わないことによって送信順に従った番号データを記憶させることなく、自己が望む順序となった場合のみに記憶操作を行って番号データを記憶させることができる。従って、ユーザは自己が望む順序で番号データを確定させることができる。
【００４５】
特に、ＴＳＣ１０の実行順データ記憶部１１ｃは、実行順のみを記憶し、ハードウェア設定値についてはＰＥカード２０の設定値記憶部２４ｃに記憶される。このため、ＴＳＣ１０はハードウェア設定値を記憶する必要が無くなっている。ここで、各ＰＥカード２０のハードウェア設定値のデータサイズは１００ＭＢ程度である。このため、５０枚のＰＥカード２０を実装可能なＩＣテスタ１の場合、総データサイズは５ＧＢにもなってしまい、データのセーブ及びロードに莫大な時間を要してしまう。ところが、本実施形態においてＴＳＣ１０の実行順データ記憶部１１ｃは実行順のみを記憶しているため、記憶するデータサイズが格段に減り、データのセーブ及びロードに莫大な時間を要することがない。従って、試験の高速化についても寄与することができる。
【００４６】
また、ユーザから所定の読出操作を受け付けた場合に、実行順データ記憶部１１ｃに記憶された番号データの順に従って設定データを順次読み出し、読み出した設定データを順次解析する。このように、読出操作が行われることによって設定データが読み出されて解析されることとなる。従って、一度記憶操作を行うことによって実行順を記憶させておけば、その後は読出操作を行って設定データの読出、及び解析から何度も実行開始することができる。よって、一度実行順を記憶させた場合には、設定データの読出及び解析から実行開始可能となり、実行順の記憶を省略して高速化を図ることができる。
【００４７】
また、実行順データ記憶部１１ｃは番号データの送信順を複数種記憶し、所定の読出操作によって、複数種の番号データの順のうちいずれか１つを選択するため、複数種の実行順からいずれか１つを選択して一層利便性を向上させることができる。
【００４８】
また、スレーブレジスタ２２から制御レジスタ２３への転送によって処理の高速化を図ることができる。
【００４９】
以上、本発明に係るＩＣテスタ１を実施形態に基づいて説明したが、本発明は上記に限定されるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよい。例えば、本実施形態ではＰＥカード２０が複数である場合を例に説明したが、ＰＥカード２０は複数でなくともよく、単数であってもよい。さらに、ＩＣテスタ１は、ＰＥカード２０に代えて他のカードを備えていてもよい。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係るＩＣテスタを示す構成図である。
【図２】設定データ・番号データ記憶部に記憶される複数の設定データと複数の番号データとを示す概念図である。
【図３】本実施形態に係るＩＣテスタの処理を示す第１のフローチャートである。
【図４】本実施形態に係るＩＣテスタの処理を示す第２のフローチャートである。
【図５】改良発明に係るＩＣテスタの構成図である。
【符号の説明】
【００５１】
１  ＩＣテスタ
１０  テストシステムコントローラ
１１  記憶部
１１ａ  設定データ記憶部
１１ｂ  番号データ記憶部
１１ｃ  実行順データ記憶部
１２  制御部
２０  ＰＥカード
２１  コントローラ
２２  スレーブレジスタ
２３  制御レジスタ
２４  記憶部
２４ａ  設定データ・番号データ記憶部
２４ｂ  設定値記憶部
２５  制御部
２５ａ  第１制御部
２５ｂ  第２制御部
２５ｃ  第３制御部
【図１】
2010107278.tif 000003
【図２】
2010107278.tif 000004
【図３】
2010107278.tif 000005
【図４】
2010107278.tif 000006
【図５】
2010107278.tif 000007