(57)【要約】【課題】データ処理方法、これを実行するための駆動装置及びこの駆動装置を具備する表示装置を提供すること。【解決手段】単位画素列データは、Ｎ個の色データからなり、Ｍ個の単位画素列データに含まれたＭ×Ｎ個の色データをＭ個ずつ束ねるデータ処理方法は、単位画素列データの色データを１つずつ分けて保存し、保存されたデータを読み出して２つずつ束ねて保存する。これによって、保存部のサイズを減らすことができ、保存部にデータを保存及び読み出しタイミングマージンを確保してデータ処理信頼性を向上させることができる（Ｍ及びＮは、２以上の自然数）。【選択図】図５
2010140029.tif 000002
【特許請求の範囲】
【請求項１】
単位画素列データは、Ｎ個の色データからなり、Ｍ個の単位画素列データに含まれたＭ×Ｎ個の色データをＭ個ずつ束ねるデータ処理方法であって（Ｎ及びＭは、２以上の自然数）、
前記単位画素列データの色データを１つずつ分けて保存し、
前記保存された色データを読み出して２つずつ束ねて保存すること、を含むことを特徴とするデータ処理方法。
【請求項２】
前記２つずつ束ねた色データがＭ個の色データからなるまで、前記２つずつ束ねて保存された色データを２つずつ束ねて保存することを繰り返すことを特徴とする請求項１に記載のデータ処理方法。
【請求項３】
１水平周期１Ｈに対応するパルスと、前記パルスとパルスとの間に位置するブランクとからなるデータイネーブル信号を受信し、
前記パルスに同期して１／Ｎ水平周期の第１幅を有する第１パルスと、前記第１パルスと第１パルスとの間に位置し、前記ブランク区間の１／Ｎに対応する区間を有する第１ブランクとを含む第１データイネーブル信号を生成すること、をさらに含み、
前記第１パルスに応答して前記単位画素列データの色データを１つずつ分けて保存することを特徴とする請求項１に記載のデータ処理方法。
【請求項４】
前記第１パルスに同期して２／Ｎ水平周期の第２幅を有する第２パルスと、前記第２パルスと第２パルスとの間に位置し、２つの第１ブランク区間に対応する区間を有する第２ブランクとを含む第２データイネーブル信号を生成することをさらに含み、
前記第２データイネーブル信号の第２パルスに応答して前記１つずつ保存された色データを２つずつ束ねて保存することを特徴とする請求項３に記載のデータ処理方法。
【請求項５】
以前に生成された第Ｋパルスと第Ｋブランクとを有する第Ｋデータイネーブル信号を利用して、前記第Ｋパルスに同期して前記第ｋパルスの２倍に対応する幅を有する第Ｋ＋１パルスと２つの前記第Ｋブランクに対応する区間を有する第Ｋ＋１ブランクとを含む第Ｋ＋１データイネーブル信号を生成することをさらに含むことを特徴とする請求項４に記載のデータ処理方法（Ｋは、１以上の自然数）。
【請求項６】
前記単位画素列データは、赤色、緑色、及び青色データからなることを特徴とする請求項１に記載のデータ処理方法。
【請求項７】
単位画素列データは、Ｎ個の色データからなり、Ｍ個の単位画素列データに含まれたＭ×Ｎ個の色データをＭ個ずつ束ねて処理する駆動装置であって（Ｎ及びＭは、２以上の自然数）、
データイネーブル信号の１水平周期１Ｈに対応するパルスに同期して１／Ｎ水平周期の幅を有する第１パルスと、前記第１パルスと第１パルスとの間に位置し、前記パルスとパルスとの間に位置するブランク区間の１／Ｎに対応する区間を有する第１ブランクとを含む第１データイネーブル信号と、第１パルスに同期して２／Ｎ水平周期の幅を有する第２パルスと、前記第２パルスと第２パルスとの間に位置し、２つの第１ブランク区間に対応する区間を有する第２ブランクとを含む第２データイネーブル信号とを生成する制御部と、
前記第１パルスに応答して前記単位画素列データの色データを１つずつ分け、前記第２パルスに応答して前記色データを２つずつ束ねて分けて保存する保存部と、
を含むことを特徴とする駆動装置。
【請求項８】
前記保存部は、前記第１パルスに応答して前記単位画素列データの色データを１つずつ分けて保存する第１保存部と、前記第２パルスに応答して前記第１保存部に保存された色データを２つずつ束ねて保存する第２保存部と、を含むことを特徴とする請求項７に記載の駆動装置。
【請求項９】
前記制御部は、
以前に生成された第Ｋパルスと第Ｋブランクとを有する第Ｋデータイネーブル信号を利用して、前記第Ｋパルスに同期して前記第Ｋパルスの２倍に対応する幅を有する第Ｋ＋１パルスと２つの前記第Ｋブランクに対応する区間を有する第Ｋ＋１ブランクとを含む第Ｋ＋１データイネーブル信号を生成することを特徴とする請求項８に記載の駆動装置（Ｋは、１以上の自然数）。
【請求項１０】
前記保存部は、前記第Ｋ＋１パルスに応答して、前記第Ｋパルスに応答して保存された色データを２つずつ束ねて保存する第３保存部をさらに含むことを特徴とする請求項９に記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理方法、これを実行するための駆動装置及びこの駆動装置を含む表示装置に関し、より詳しくは、駆動信頼性を向上させるためのデータ処理方法、これを実行するための駆動装置及びこの駆動装置を含む表示装置に関する。
【背景技術】
【０００２】
一般的に、液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動させる駆動チップが実装された印刷回路基板と、液晶表示パネルと印刷回路基板とを電気的に接続し、ソース駆動チップが実装されたソースキャリアパッケージ及びゲート駆動チップが実装されたゲートテープキャリアパッケージとを含む。
【０００３】
液晶表示装置のサイズを小さくし、その製造原価を節減させるための方案として、ゲートテープキャリアパッケージを除去し、ゲート駆動回路を液晶表示パネル上に直接形成するＧＩＬ（Ｇａｔｅ  ＩＣ  Ｌｅｓｓ）構造が開発されて適用されている。
【０００４】
これに加えて、ソース駆動チップの個数を減らすために、１つのデータ配線に互いに異なるカラー画素が接続された構造、つまり、横画素構造が採用されている。横画素構造は、赤色画素、緑色画素、及び青色画素のそれぞれが、横方向に沿ってその長辺が形成され、且つ縦方向沿ってにその短辺が形成されて、赤色画素、緑色画素、及び青色画素が縦方向に配列された構造である。
【０００５】
横画素構造を採用する場合、赤色画素、緑色画素、及び青色画素が同一のデータ配線に接続されて水平区間（１Ｈ）を１／３Ｈに分けて各々駆動される。これによって、データ配線の個数を１／３に減少させることができる。一方、横画素構造は、赤色画素、緑色画素、及び青色画素にデータ電圧が各々充電される時間が１／３Ｈとなるため、データ電圧の充電率が不足し、画像不良が発生する場合があるという問題点を有する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国特開２００５−００２０２６５公報
【特許文献２】韓国特開２００７−００４３３１４公報
【特許文献３】韓国特開２００７−００７５５８４公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の技術的課題は、このような問題点に鑑みてなされたものであって、本発明の目的は、メモリサイズを減少させ、且つ駆動信頼性を向上させるデータ処理方法を提供することにある。
【０００８】
本発明の他の目的は、前記データ処理方法を実行するための駆動装置を提供することにある。
【０００９】
本発明のさらに他の目的は、前記駆動装置を具備した表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
上述の本発明の目的を実現するための一実施形態による単位画素列データは、Ｎ個の色データからなり（Ｎ及びＭは２以上の自然数）、Ｍ個の単位画素列データに含まれたＭ×Ｎ個の色データをＭ個ずつ束ねるデータ処理方法は、単位画素列データの色データを１つずつ分けて保存し、保存されたデータを読み出して２つずつ束ねて保存する。
【００１１】
上述の本発明の他の目的を実現するための一実形態による単位画素列データは、Ｎ個の色データからなり、Ｍ個の単位画素列データに含まれたＭ×Ｎ個の色データをＭ個ずつ束ねて処理する駆動装置は、制御部と保存部とを含む（Ｎ及びＭは、２以上の自然数）。制御部は、データイネーブル信号の１水平周期１Ｈに対応するパルスに同期して１／Ｎ水平周期の幅を有する第１パルスと、第１パルスと第１パルスとの間に位置し、前記パルスとパルスとの間に位置するブランク区間の１／Ｎに対応する区間を有する第１ブランクとを含む第１データイネーブル信号と、第１パルスに同期して２／Ｎ水平周期の幅を有する第２パルスと、第２パルスと第２パルスとの間に位置し、２つの第１ブランク区間に対応する区間を有する第２ブランクとを含む第２データイネーブル信号とを生成する。保存部は、第１パルスに応答して単位画素列データの色データを１つずつ分け、第２パルスに応答して１つずつ分けたデータを２つずつ束ねて保存する。
【００１２】
上述の本発明のさらに他の目的を実現するための一実施形態による表示装置は、表示パネル及び駆動装置を含む。表示パネルは、Ｎ個の色画素からなった単位画素が配列された単位画素列が定義され、第１方向に色画素が配列された第１色画素列と第２方向に色画素が配列された第２色画素列とを含み、１つのデータ配線は、第１色画素列と電気的に接続され、１つのゲート配線は互いに隣接する複数の第２画素列と電気的に接続される。駆動装置は、単位画素列データが、Ｎ個の色データからなり、Ｍ個の単位画素列データに含まれたＭ×Ｎ個の色データをＭ個ずつ束ねて表示パネルに提供し、制御部及び保存部を含む（Ｎ及びＭは、２以上の自然数）。制御部は、データイネーブル信号の１水平周期１Ｈに対応するパルスに同期して１／Ｎ水平周期の幅を有する第１パルスと、第１パルスと第１パルスとの間に位置し、前記パルスとパルスとの間に位置するブランク区間の１／Ｎに対応する区間を有する第１ブランクを含む第１データイネーブル信号と、第１パルスに同期して２／Ｎ水平周期の幅を有する第２パルスと、第２パルスと第２パルスとの間に位置し、２つの第１ブランク区間に対応する区間を有する第２ブランクを含む第２データイネーブル信号を生成する。保存部は第１パルスに応答して、単位画素列データの色データを１つずつ分け、第２パルスに応答して１つずつ分けたデータを２つずつ束ねて保存する。
【発明の効果】
【００１３】
本発明によれば、保存部のサイズを減らすことができ、保存部にデータを保存及び読み出しタイミングマージンを確保してデータ処理信頼性を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態による表示装置のブロック図である。
【図２】図１に示す表示パネルの画素構造の一例を示す概略平面図である。
【図３】図１に示す表示パネルの画素構造の他の例を示す概略平面図である。
【図４】図１に示す駆動装置のブロック図である。
【図５】図２の表示パネルを駆動するためのデータ処理方式を説明するためのタイミング図である。
【図６】図１に示す表示パネルの駆動方式を説明するためのタイミング図である。
【図７】本発明の第２実施形態による表示パネルの画素構造を示す概念図である。
【図８】図７に示す表示パネルを駆動するためのタイミング制御部のブロック図である。
【図９】図７の表示パネルを駆動するためのデータ処理方式を説明するためのタイミング図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しつつ、本発明の表示装置の望ましい実施形態をより詳しく説明する。本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定の実施形態を図面に例示し、本明細書に詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとするわけではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。各図面を説明しながら類似する参照符号を、類似する構成要素に対して使用した。図面において、構造物のサイズは本発明の明確にするために実際より拡大して示した。第１、第２などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。各用語は１つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第１構成要素を第２構成要素に書き換えることも可能であり、同様に第２構成要素を第１構成要素とすることができる。単数表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。
【００１６】
本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとするものであって、１つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるとする場合、これは他の部分の「すぐ上に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。反対に、層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「すぐ下に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。
【００１７】
図１は、本発明の第１実施形態による表示装置のブロック図である。図２は、図１に示す表示パネルの画素構造の一例を示す概略平面図である。
【００１８】
図１及び図２を参照すると、表示装置は、表示パネル１００及び表示パネル１００を駆動する駆動装置２００を含む。
【００１９】
表示パネル１００は、Ｎ個の色画素からなる単位画素が配列された単位画素列が定義され、第１方向に色画素が配列された第１色画素列と第２方向に配列された第２色画素列とを含み、１つのデータ配線は、第１色画素列と電気的に接続され、１つのゲート配線は互いに隣接する複数の第２色画素列と電気的に接続される。Ｎは２つ以上の自然数である。
【００２０】
例えば、図２に示すように、表示パネル１００は、複数のデータ配線（ＤＬｍ、ＤＬｍ＋１）、複数のゲート配線（ＧＬｎ、ＧＬｎ＋１、ＧＬｎ＋２）、及び複数の単位画素Ｐを含む。各単位画素Ｐは、赤色、緑色、及び青色の画素を含む。例えば、一対のデータ配線（ＤＬｍ、ＤＬｍ＋１）は第１方向に延長され、ゲート配線（ＧＬｎ、ＧＬｎ＋１、ＧＬｎ＋２）は第１方向と交差する第２方向に延長される。第１単位画素Ｐ１は、第１方向に配列された第１赤色画素Ｒ１、第１緑色画素Ｇ１、及び第１青色画素Ｂ１を含む。第２単位画素Ｐ２は、第１単位画素Ｐ１と第１方向に隣接するように配置され、第１方向に配列された第２赤色画素Ｒ２、第２緑色画素Ｇ２、及び第２青色画素Ｂ２を含む。ｍ及びｎは、自然数である。
【００２１】
一対のデータ配線は、規則性を有し、第１方向に配列された色画素と交互に電気的に接続される。例えば、第ｍデータ配線ＤＬｍは第１赤色画素Ｒ１、第１青色画素Ｂ１、及び第２緑色画素Ｇ２と電気的に接続され、第ｍ＋１番目データ配線ＤＬｍ＋１は、第１緑色画素Ｇ１、第２赤色画素Ｒ２、及び第２青色画素Ｂ２と電気的に接続される。
【００２２】
１つのゲート配線は、第１方向に互いに隣接する２つの第２色画素列の色画素と電気的に接続される。例えば、第ｎゲート配線ＧＬｎは第１赤色画素Ｒ１と第１緑色画素Ｇ１とに接続し、第ｎ＋１ゲート配線ＧＬｎ＋１は第１青色画素Ｂ１と第２赤色画素Ｒ２とに接続し、第ｎ＋２ゲート配線ＧＬｎ＋２は第２緑色画素Ｇ２と第２青色画素Ｂ２とに接続する。
【００２３】
つまり、第２方向に配列された第ｋ単位画素列（ＬＩＮＥ  ｋ）及び第ｋ＋１単位画素列（ＬＩＮＥ  ｋ＋１）は、３つのゲート配線（ＧＬｎ、ＧＬｎ＋１、ＧＬｎ＋２）と電気的に接続される。ｋは自然数である。
【００２４】
駆動装置２００は、タイミング制御部１１０、駆動電圧発生部１３０、データ駆動部１５０、及びゲート駆動部１７０を含む。
【００２５】
タイミング制御部１１０は、外部から同期信号１０１及びデータ１０２を受信する。同期信号１０１は、水平同期信号、垂直同期信号、及び水平同期信号に同期されたデータイネーブル信号（以下、「ＤＥ信号」とする）を含み、データ信号１０２は、赤色、緑色、及び青色データを含む。タイミング制御部１１０は、同期信号１０１を利用して、駆動装置２００の駆動タイミングを制御するゲート制御信号及びデータ制御信号を生成する。タイミング制御部１１０は、データ１０２を保存する保存部（図示せず）を含む。タイミング制御部１１０は、保存部の容量を節減し、データ処理信頼性を向上させるデータ処理方式を通じて、データを表示パネル１００の画素構造に応じて処理する。タイミング制御部１１０のデータ処理方式は、図４及び図５を参照して詳しく後述する。
【００２６】
タイミング制御部１１０は、受信したＤＥ信号を利用して、Ｍ個の単位画素列のデータを、Ｍ個の色データに束ねて分けて処理する。ＤＥ信号は、１水平周期Ｈに対応するパルスと、パルスとパルスとの間に位置するブランクからなり、ブランクの大きさは可変である。単位画素は、赤色、緑色、及び青色画素からなることにより、単位画素列のデータは、赤色、緑色、及び青色データからなる。Ｍは、２以上の自然数である。
【００２７】
例えば、タイミング制御部１１０は、受信した２つの単位画素列データを、下記のように２つの色データにそれぞれ束ねて出力する。すなわち、２Ｈに対応する第ｋ及び第ｋ＋１単位画素列のデータを、２／３Ｈの間に第ｋ単位画素列の赤色及び緑色データを出力し、次の２／３Ｈの間に第ｋ単位画素列の青色データ及び第ｋ＋１単位画素列の赤色データを出力し、次の２／３の間に第ｋ＋１単位画素列の緑色及び青色データを出力する。以下においては、第ｋ単位画素列のデータを「第ｋラインのデータ」と称する。
【００２８】
駆動電圧発生部１３０は、外部から受信した電源電圧を利用して、表示装置を駆動するための駆動電圧を生成する。例えば、駆動電圧発生部１３０は、データ駆動部１５０にデジタル電源電圧ＤＶＤＤ及びアナログ電源電圧ＡＶＤＤを提供し、ゲート駆動部１７０にゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦを提供する。
【００２９】
データ駆動部１５０は、タイミング制御部１１０から受信したデータ制御信号に同期されて、データをアナログ形態のデータ電圧に変換して表示パネル１００のデータ配線に出力する。例えば、データ駆動部１５０は、２／３Ｈ周期で受信されるデータをアナログ形態のデータ電圧に変換してデータ配線（ＤＬｍ、ＤＬｍ＋１）に出力する。データ駆動部１５０は、図２に示す表示パネル１００の画素構造に従って、第２方向と平行な方向に表示パネル１００の一側辺に配置されてもよい。
【００３０】
ゲート駆動部１７０は、タイミング制御部１１０から受信したゲート制御信号に同期されて、ゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦからなるゲート信号をゲート信号配線に順次に出力する。ゲート駆動部１７０は、データ電圧の充電率を向上させるために、ゲートオン電圧ＶＯＮのレベルを有するパルス幅が２／３Ｈより大きなゲート信号を生成する。例えば、ゲート信号のパルス幅は、８／３Ｈであってもよい。ゲート駆動部１７０は、図２に示す表示パネル１００の画素構造に従って第１方向と平行な方向に表示パネル１００の一側辺に配置されてもよい。
【００３１】
図３は、図１に示す表示パネルの画素構造の他の例を示す概略平面図である。
【００３２】
図１〜図３を参照すると、表示パネル１００Ａは、図２に示す画素構造と比べると、第ｋ単位画素列（ＬＩＮＥ  ｋ）及び第ｋ＋１単位画素列（ＬＩＮＥ  ｋ＋１）は、第１方向と平行になるように定義される。これによって、データ配線（ＤＬｍ、ＤＬｍ＋１）は第２方向に延長され、ゲート配線（ＧＬｎ、ＧＬｎ＋１、ＧＬｎ＋２）は第１方向に延長される。データ配線及びゲート配線が単位画素と接続された構造は、図２の画素構造と実質的に同一である。
【００３３】
表示パネル１００Ａの場合、データ駆動部１５０は、第１方向と平行に表示パネル１００Ａの一側辺に配置され、ゲート駆動部１７０は、第２方向と平行に表示パネル１００Ａの一側辺に配置される。
【００３４】
表示パネル１００Ａも、やはり図２に示す表示パネル１００を駆動する駆動装置２００によって実質的に同一の方式で駆動されてもよい。
【００３５】
図４は、図１に示す駆動装置２００のブロック図である。図５は、図２の表示パネルを駆動するためのデータ処理方式を説明するためのタイミング図である。
【００３６】
図１、図２、及び図４を参照すると、駆動装置２００は、タイミング制御部１１０、データ駆動部１５０、及びゲート駆動部１７０を含む。
【００３７】
タイミング制御部１１０は、図２に示す表示パネルの画素構造に応じて、２つの単位画素列データに含まれた６つの色データを２ずつ束ねて処理する。タイミング制御部１１０は、制御部１１３及び保存部１１７を含む。保存部１１７は、第１保存部１１４及び第２保存部１１６を含む。保存部１１７がＳＰＳＲＡＭ（Ｓｉｎｇｌｅ  Ｐｏｒｔ  ＳＲＡＭ）の場合を例とする。
【００３８】
制御部１１３は、受信した垂直同期信号Ｖｓ、水平同期信号Ｈｓ、及びＤＥ信号を含む同期信号に基づいてデータ駆動部１５０、ゲート駆動部１７０、及び保存部１１７の駆動を制御する。制御部１１３は、データ駆動部１５０に水平開始信号ＳＴＨ、ロード信号ＴＰなどを含むデータ制御信号を提供し、ゲート駆動部１７０に垂直開始信号ＳＴＶ、クロック信号（ＣＫ、ＣＫＢ）などを含むゲート制御信号を提供する。制御部１１３は、ＤＥ信号ＤＥを利用して、データが保存部１１７に保存される動作を制御する。
【００３９】
例えば、制御部１１３は、ＤＥ信号ＤＥを受信する。ＤＥ信号ＤＥは、１Ｈに対応する幅を有するパルスと隣接する次のパルスとの間にブランクＢＬを有し、ブランクＢＬの大きさはランダムに変わってもよい。
【００４０】
制御部１１３は、ＤＥ信号のパルスがフォーリング（ｆａｌｌｉｎｇ）される第１フォーリング時点Ｆ１から第１ＤＥ信号ＤＥ１を生成する。第１ＤＥ信号ＤＥ１は、１／３Ｈに対応する幅を有する第１パルスと第１ブランクＢＬ１とを含む。第１パルスは、第１フォーリング時点Ｆ１にライジング（Ｒｉｓｉｎｇ）されて１／３Ｈ後にフォーリングされる。第１ＤＥ信号ＤＥ１の第１ブランクＢＬ１は、第１パルスと第１パルスとの間に位置し、ＤＥ信号ＤＥのパルスがフォーリングされる第１フォーリング時点Ｆ１からライジングされる第１ライジング時点ＲＬ１までの間に検出されたブランクＢＬの大きさの１／３倍に対応する区間を有する。
【００４１】
第１保存部１１４は、第１ＤＥ信号ＤＥ１の第１パルスに同期して、第ｋ及び第ｋ＋１ラインのデータ（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２）を１つずつ分けて保存する（図５のＤＡＴＡ＿１）。保存部１１７は、１つのポートを使用するため、読み出しと書き込みのために１／３＊６ラインのデータを保存する容量が必要になる。
【００４２】
制御部１１３は、第１ＤＥ信号ＤＥ１の２番目の第１パルスがフォーリングされる第２フォーリング時点Ｆ２から第２ＤＥ信号ＤＥ２を生成する。第２ＤＥ信号ＤＥ２は、２／３Ｈに対応する幅を有する第２パルスと第２ブランクＢＬ２とを含む。第２パルスは、第２フォーリング時点Ｆ２でライジングされて２／３Ｈ後にフォーリングされる。第２ブランクＢＬ２は、第２パルスと第２パルスとの間に位置し、第１ＤＥ信号ＤＥ１の２番目の第１パルスがフォーリングされる第２フォーリング時点Ｆ２から３番目の第１パルスがライジングされる第２ライジング時点ＲＬ２までの間に検出された第１ブランクＢＬ１の大きさの２倍に対応する区間を有する。
【００４３】
第２保存部１１６は、第２ＤＥ信号ＤＥ２に基づいて、第１保存部１１４に保存されたデータ（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２）を２つずつ読み出して保存する（図５のＤＡＴＡ＿２）。第２保存部１１６は、第２ＤＥ信号ＤＥ２の２／３Ｈの間に赤色データＲ１及び緑色データＧ１を束ねて保存する。続いて、第２保存部１１６は、青色データＢ１及び赤色データＲ２を束ねて保存し、緑色データＧ２及び青色データＢ２を束ねて保存する。保存部１１７は、１つのポートを使用するため、読み出しと書き込みのため、２／３＊２ラインのデータを保存する容量が必要になる。
【００４４】
結果的に、保存部１１７は、１０／３ラインのデータを保存する容量を有する。
【００４５】
実施形態によるデータ処理方式によると、受信されるＤＥ信号に含まれるブランクの大きさがランダムに変わっても、保存部１１７から２／３Ｈに対応するデータを正確に得ることができる。
【００４６】
また、保存部１１７が１つのポートを有するＳＰＳＲＡＭである場合、２Ｈ区間に対応する第ｋ及びｋ＋１ラインのデータ、総６つの色データを２つの色データに束ねて３回に分けて出力する駆動装置は、一般的に４ラインのデータを保存できる保存容量を必要とするが、本発明による駆動装置は、１０／３ラインのデータを保存できる保存容量に節減することができる。
【００４７】
図６は、図１に示す表示パネルの駆動方式を説明するためのタイミング図である。
【００４８】
図１、図２、及び図６を参照すると、データ駆動部１５０は、第２ＤＥ信号ＤＥ２に応答して、２／３Ｈに対応する第１区間Ｔ１の間に赤色データＲ１及び緑色データＧ１を受信する。データ駆動部１５０は、タイミング制御部１１０から提供されるロード信号ＴＰに応答して第２区間Ｔ２の間に受信した赤色データＲ１及び緑色データＧ１をアナログ形態のデータ電圧に変換して第ｍデータ配線ＤＬｍ及び第ｍ＋１データ配線ＤＬｍ＋１に出力する。同じ方式でデータ駆動部１５０は、次の２／３Ｈの間に受信した青色データＢ１及び赤色データＲ２を、ロード信号ＴＰに応答してアナログ形態のデータ電圧に変換して第ｍデータ配線ＤＬｍ及び第ｍ＋１データ配線ＤＬｍ＋１に出力する。
【００４９】
ゲート駆動部１７０は、第ｎ、第ｎ＋１、及び第ｎ＋２ゲート配線（ＧＬｎ、ＧＬｎ＋１、ＧＬｎ＋２）に第ｎゲート信号Ｇｎ、第ｎ＋１ゲート信号Ｇｎ＋１、及び第ｎ＋２ゲート信号Ｇｎ＋２を順次に出力する。第ｎゲート信号Ｇｎは第ｋラインの赤色データ電圧Ｒ１及び緑色データ電圧Ｇ１が出力される時点０１に同期して第ｎゲート配線ＧＬｎに出力され、第ｎ＋１ゲート信号Ｇｎ＋１は第ｋラインの青色データ電圧Ｂ１及び第ｋ＋１ラインの赤色データ電圧Ｒ２が出力される時点０２に同期して第ｎ＋１ゲート配線ＧＬｎ＋１に出力され、第ｎ＋１ゲート信号Ｇｎ＋１は第ｋ＋１ラインの緑色データ電圧Ｇ２及び青色データ電圧Ｂ２が出力される時点０３に同期して第ｎ＋１ゲート配線ＧＬｎ＋１に出力される。ゲート信号のパルス区間は、充分な充電時間を有するように、２／３Ｈより長く設定され、望ましくは８／３Ｈに設定される。よって、第ｋ及び第ｋ＋１単位画素列（ＬＩＮＥ  ｋ、ＬＩＮＥ  ｋ＋１）にデータ電圧が充電される。
【００５０】
図７は、本発明の第２実施形態による表示パネルの画素構造を示す概略平面図である。
【００５１】
図７を参照すると、表示パネル７００は、図２に示された表示パネル１００と同様に、複数のデータ配線（ＤＬｍ、ＤＬｍ＋１）、複数のゲート配線（ＧＬｎ、ＧＬｎ＋１、ＧＬｎ＋２）、及び複数の単位画素Ｐを含む。各単位画素Ｐは、赤色、緑色、及び青色の画素を含む。
【００５２】
例えば、データ配線（ＤＬｍ、ＤＬｍ＋１）は、第１方向に延長され、ゲート配線（ＧＬｎ、ＧＬ＋１、ＧＬ＋２）は、第１方向と交差する第２方向に延長される。第１単位画素Ｐ１は、第１方向に配列される第１赤色画素Ｒ１、第１緑色画素Ｇ１、及び第１青色画素Ｂ１を含む。第２単位画素Ｐ２は、第１単位画素Ｐ１と第１方向に隣接するように配置され、第１方向に配列される第２赤色画素Ｒ２、第２緑色画素Ｇ２、及び第２青色画素Ｂ２を含む。第３単位画素Ｐ３は、第２単位画素Ｐ２と第１方向に隣接するように配置され、第１方向に配列される第３赤色画素Ｒ３、第３緑色画素Ｇ３、及び第３青色画素Ｂ３を含む。第４単位画素Ｐ４は、第３単位画素Ｐ３と第１方向に隣接するように配置され、第１方向に配列される第４赤色画素Ｒ４、第４緑色画素Ｇ４、及び第４青色画素Ｂ４を含む。
【００５３】
一対のデータ配線は、規則性を有し、第１方向に配列された第１色画素列の色画素と電気的に接続される。例えば、第ｍ番目データ配線ＤＬｍは、第１緑色画素Ｇ１、第２赤色画素Ｒ２、第２青色画素Ｂ２、第３緑色画素Ｇ３、第４赤色画素Ｒ４、第４青色画素Ｂ４と電気的に接続される。第ｍ＋１データ配線ＤＬｍ＋１は、第１赤色画素Ｒ１、第１青色画素Ｂ１、第２緑色画素Ｇ２、第３赤色画素Ｒ３、第３青色画素Ｂ３、第４緑色画素Ｇ４と電気的に接続される。
【００５４】
１つのゲート配線は、第１方向に隣接する４つの第２色画素列の色画素と電気的に接続される。例えば、第ｎゲート配線ＧＬｎは、第１赤色画素Ｒ１、第１緑色画素Ｇ１、第１青色画素Ｂ１、及び第２赤色画素Ｒ２と電気的に接続される。第ｎ＋１ゲート配線ＧＬｎ＋１は、第２緑色画素Ｇ２、第２青色画素Ｂ２、第３赤色画素Ｒ３、及び第３緑色画素Ｇ３と電気的に接続される。第ｎ＋２ゲート配線ＧＬｎ＋２は、第３青色画素Ｂ３、第４赤色画素Ｂ４、第４緑色画素Ｇ４、及び第４青色画素Ｂ４と電気的に接続される。
【００５５】
つまり、第２方向に配列された第ｋ〜第ｋ＋３単位画素列（ＬＩＮＥ  ｋ〜ＬＩＮＥ  ｋ＋３）は、３つのゲート配線（ＧＬｎ、ＧＬｎ＋１、ＧＬｎ＋２）と電気的に接続される。
【００５６】
図８は、図７に示す表示パネル７００を駆動するためのタイミング制御部のブロック図である。図９は、図７の表示パネル７００を駆動するためのデータ処理方式を説明するためのタイミング図である。
【００５７】
図１、図７〜図９を参照すると、本発明の第２実施形態によるタイミング制御部５００は、図７に示す表示パネル７００の画素構造に応じて、４つの単位画素列データに含まれた１２個の色データを４つずつ束ねて処理する。
【００５８】
タイミング制御部５００は、制御部５１０及び保存部５７０を含む。
【００５９】
制御部５１０は、ＤＥ信号ＤＥを利用して保存部５７０の動作を制御する。
【００６０】
例えば、制御部５１０は、ＤＥ信号ＤＥを受信する。ＤＥ信号ＤＥは、１Ｈに対応する幅を有するパルスと隣接する次のパルスとの間にブランクＢＬを有し、ブランクＢＬの大きさはランダムに変わってもよい。
【００６１】
制御部５１０は、ＤＥ信号ＤＥのパルスがフォーリングされる第１フォーリング時点Ｆ１から第１ＤＥ信号ＤＥ１を生成する。第１ＤＥ信号ＤＥ１は、１／３Ｈに対応する幅を有する第１パルスと第１ブランクＢＬ１とを含む。第１パルスは、第１フォーリング時点Ｆ１でライジングされて１／３Ｈ後にフォーリングされる。第１ブランクＢＬ１は、第１パルスと第１パルスとの間に位置し、ＤＥ信号ＤＥのパルスがフォーリングされる第１フォーリング時点Ｆ１からＤＥ信号ＤＥのパルスがライジングされる第１ライジング時点ＲＬ１までの間に検出されるブランクＢＬの大きさの１／３倍に対応する区間を有する。
【００６２】
第１保存部５７１は、第１ＤＥ信号ＤＥ１の第１パルスに同期して第ｋ及び第ｋ＋１ラインのデータ（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２）を１つずつ分けて保存する（図９のＤＡＴＡ＿１）。保存部１１７は、１つのポートを使用するため、読み出しと書き込みのため１／３＊６ラインのデータを保存する容量が必要になる。
【００６３】
制御部５１０は、第１ＤＥ信号ＤＥ１の２番目第１パルスがフォーリングされる第２フォーリング時点Ｆ２から第２ＤＥ信号ＤＥ２を生成する。第２ＤＥ信号ＤＥ２は、２／３Ｈに対応する幅を有する第２パルスと第２ブランクＢＬ２とを含む。第２パルスは、第２フォーリング時点Ｆ２でライジングされて、２／３Ｈの後にフォーリングされる。第２ブランクＢＬ２は、第２パスルと第２パルスとの間に位置し、第１ＤＥ信号ＤＥ１の２番目の第１パルスがフォーリングされる第２フォーリング時点Ｆ２から３番目の第１パルスがライジングされる第２ライジング時点ＲＬ２までの間に検出される第１ブランクＢＬ１の大きさの２倍に対応する区間を有する。
【００６４】
第２保存部５７２は、第２ＤＥ信号ＤＥ２に同期して第１保存部５７１に保存されたデータ（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２）を２つずつ読み出して保存する（図９のＤＡＴＡ＿２）。第２保存部５７２は、第２ＤＥ信号ＤＥ２の２／３Ｈの間に赤色データＲ１及び緑色データＧ２を束ねて保存する。続いて、第２保存部５７２は、青色データＢ１及び赤色データＲ２を束ねて保存し、緑色データＧ２及び青色データＢ２を束ねて保存する。第２保存部５７２は、１つのポートを使用するため、読み出しと書き込みのため２／３＊６ラインのデータを保存する容量が必要になる。
【００６５】
制御部５１０は、第２ＤＥ信号ＤＥ２の２番目の第２パルスがフォーリングされる第３フォーリング時点Ｆ３から４／３Ｈに対応する第２幅を有する第３パルスを生成する。制御部５１０は、第２ＤＥ信号ＤＥ２の２番目の第２パルスがフォーリングされる第３フォーリング時点Ｆ３から３番目の第２パルスがライジングされる第３ライジング時点ＲＬ３からまでの間に検出される第２ブランクＢＬ２の大きさの２倍に対応する区間を有する第３ブランクＢＬ３を生成する。
【００６６】
制御部５１０は、第３ＤＥ信号ＤＥ３の２番目の第２パルスがフォーリングされる第３フォーリング時点Ｆ３から第３ＤＥ信号ＤＥ３を生成する。第３ＤＥ信号ＤＥ３は４／３Ｈに対応する幅を有する第３パルスと第３ブランクＢＬ３とを含む。第３パルスは、第３フォーリング時点Ｆ３でライジングされて、４／３Ｈ後にフォーリングされる。第３ブランクＢＬ３は、第３パルスと第３パルスとの間に位置し、第２ＤＥ信号ＤＥ２の２番目の第２パルスがフォーリングされる第３フォーリング時点Ｆ３から３番目の第２パルスがライジングされる第３ライジング時点ＲＬ３までの間に検出される第２ブランクＢＬ２の大きさの２倍に対応する区間を有する。
【００６７】
第３保存部５７３は、第３ＤＥ信号ＤＥ３に基づいて第２保存部５７２に保存されたデータ（ＤＡＴＡ＿２）を２つずつ分けて保存する（図９のＤＡＴＡ＿３）。第３保存部５７３に保存されたデータ（ＤＡＴＡ＿３）は４つの色データからなる。
【００６８】
例えば、第３保存部５７３は、第３ＤＥ信号ＤＥ３の４／３Ｈの間、赤色データＲ１及び緑色データＧ１と、青色データＢ１及び赤色データＲ２とを束ねて保存する。続いて、第３保存部５７３は、緑色データＧ２及び青色データＢ２と赤色データＲ３及び緑色データＧ３とを束ねて保存し、青色データＢ３及び赤色データＲ４と緑色データＧ４及び青色データＢ４とを束ねて保存する。第３保存部５７３は、１つのポートを使用するため、読み出しと書き込みのために４／３＊２ラインのデータを保存する容量が必要になる。
【００６９】
結果的に、保存部５７０は、６ラインのデータを保存する容量を有する。
【００７０】
実施形態２によるデータ処理方式によると、受信されるＤＥ信号ＤＥに含まれるブランクの大きさがランダムに変わっても、保存部５７０から４／３Ｈに対応するデータを正確に出力することができる。また、保存部が１つのポートを有するＳＰＳＲＡＭである場合、４Ｈ区間に対応する第ｋ〜ｋ＋３ラインのデータ、総１２個の色データを４つの色データに束ねて３回に分けて出力する駆動装置では、一般的に８ラインのデータを保存できる保存容量を必要とするが、本発明の実施形態２の駆動装置は、６ラインのデータを保存できる保存容量に節減できる。
【００７１】
以上、図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００７２】
本発明の実施形態によると、Ｍ個の単位画素列データに含まれた色データをＭ個ずつ束ねてＮ個に分けて処理するデータ処理方法であって、Ｍ個の単位画素列データに含まれた色データを１つずつ分けて第１保存し、第１保存されたデータを２つずつ束ねて第２保存する。その後、前記２つずつ束ねたデータがＭ個の色データからなるまで２つずつ束ねて保存する過程を繰り返してデータを処理する。このようなデータ処理方法によると、保存部のサイズを減らすことができる。また、１つずつ色データを分けて保存する過程でブランクのサイズを可変とすることができる。よって、可変的なブランクに対応してデータ処理を容易にすることができる。
【符号の説明】
【００７３】
１００    表示パネル
２００    駆動装置
１１０、５００    タイミング制御部
１３０    駆動電圧発生部
１５０    データ駆動部
１７０    ゲート駆動部
１１３、５１０    制御部
１１７、５７０    保存部
【図１】
2010140029.tif 000003
【図２】
2010140029.tif 000004
【図３】
2010140029.tif 000005
【図４】
2010140029.tif 000006
【図５】
2010140029.tif 000007
【図６】
2010140029.tif 000008
【図７】
2010140029.tif 000009
【図８】
2010140029.tif 000010
【図９】
2010140029.tif 000011