(57)【要約】【課題】同じ画素内の２つのサンプリング及び保持手段の間のばらつきに起因する輝度異常を視覚上低減し、また、交流駆動周波数を高周波数化して、安定した映像表示を行う。【解決手段】ソースドライバ１０３は、或る１フレーム期間は正極性映像信号を列信号線Ｄ１に出力し、負極性映像信号を列信号線Ｄ２に出力し、次の１フレーム期間は負極性映像信号を列信号線Ｄ１に出力し、正極性映像信号を列信号線Ｄ２に出力することを１フレーム毎に繰り返す。複数の画素１０２のそれぞれは、２つの信号保持容量と液晶素子とを備え、２本の列信号線Ｄ１及びＤ２からの映像信号を２つの信号保持容量に別々に保持する。２つの信号保持容量の保持電圧は、ＸＯＲ回路１０６から出力される数ｋＨｚオーダの画素駆動選択信号Ｓ１、Ｓ２により、画素１０２内の液晶素子の画素電極に交互に印加される。液晶素子のコモン電極には信号Ｓ１、Ｓ２に同期したコモン電圧が印加される。【選択図】図１
2010281981.tif 000002
【特許請求の範囲】
【請求項１】
２本の列信号線を一組とする複数組の列信号線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素と、
第１及び第２の端子のうち一方の端子に正極性映像信号を出力し、他方の端子に負極性映像信号を出力する動作を１垂直走査期間毎に切り替える映像信号出力手段と、
前記複数組の列信号線に対して設けられており、一組の前記２本の列信号線のうち一方の列信号線に前記第１の端子から出力された正極性又は負極性映像信号を供給し、かつ、他方の列信号線に前記第２の端子から出力された負極性又は正極性映像信号を供給することを、１水平走査期間内で前記複数組の列信号線に対して組単位で順次に行う第１のドライバ手段と、
複数本の前記行走査線に対して１水平走査期間毎に行選択信号を出力して、前記複数の画素を行単位で選択する第２のドライバ手段と、
２本の制御線を一組とする複数組の制御線が、前記複数の画素のうち各行の画素毎に組単位で接続されており、各組の前記２本の制御線に１垂直走査周期より短い所定の周期で、かつ、互いに論理値が相反する方形波である２つの画素駆動制御信号を供給する画素駆動制御信号供給手段と、
を有し、前記複数の画素のそれぞれは、
対応する画素電極とコモン電極との間に液晶層が挟持された液晶素子と、
前記２本の列信号線のうち一方の列信号線を介して入力された前記正極性又は負極性映像信号をサンプリングして第１の映像信号電圧として一定期間保持する第１のサンプリング及び保持手段と、
前記２本の列信号線のうち他方の列信号線を介して入力された前記負極性又は正極性映像信号をサンプリングして第２の映像信号電圧として前記一定期間保持する第２のサンプリング及び保持手段と、
前記２本の制御線を介して入力される前記２つの画素駆動制御信号により、前記第１の映像信号電圧と前記第２の映像信号電圧とを前記所定の周期で交互に前記液晶素子の前記画素電極に印加するスイッチング手段と、
前記液晶素子の前記コモン電極に、前記２つの画素駆動制御信号に同期した前記所定の周期の方形波であるコモン電圧を印加するコモン電圧供給手段と
を備えることを特徴とする液晶表示装置。
【請求項２】
前記映像信号出力手段は、
表示する映像信号を前記正極性映像信号と前記負極性映像信号とに変換する変換手段と、
１垂直走査期間毎に反転する極性反転信号に基づいて、或る１垂直走査期間では、前記第１及び第２の端子のうち前記一方の端子に前記変換手段からの前記正極性映像信号を出力し、かつ、前記他方の端子に前記変換手段からの前記負極性映像信号を出力し、次の１垂直走査期間では前記一方の端子に前記変換手段からの前記負極性映像信号を出力し、かつ、前記他方の端子に前記変換手段からの前記正極性映像信号を出力することを繰り返す選択回路手段と
を有することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記画素駆動制御信号供給手段から各組２本の前記制御線にそれぞれ出力される前記２つの画素駆動制御信号のうち、前記行選択信号により行単位で選択されている前記画素に接続された２本の前記制御線に出力される前記２つの画素駆動制御信号を、前記複数の画素の行単位で極性反転する極性反転手段を更に有することを特徴とする請求項１又は２記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に投射型液晶ディスプレイに好適なアクティブマトリクス型液晶表示装置に関する。
【背景技術】
【０００２】
図７は、従来の液晶表示装置の一例の一画素の構造を示す断面図である。同図に示すように、画素セル１０は、画素回路１６が形成されたシリコン基板１５の上に、画素電極１４、液晶層１３、透明コモン電極１２及びガラス１１が積層された構造である。液晶層１３は、透明コモン電極１２と画素電極１４とに挟まれている。画素回路１６は、シリコン基板１５内に形成され、列信号線と行走査線の入力線と画素電極１４への出力線から構成されている。
【０００３】
かかる構造の画素セル１０において、液晶層１３を通過する光の偏光が液晶層１３で回転されるが、その回転の度合いは液晶層１３にアサートされている電圧に依存する。偏光を回転する性能が、下記のような反射光の強度を変調するために利用される。
【０００４】
入射光１は予め偏光板２ａによって偏光される。その偏光された光は、ガラス１１、透明コモン電極１２、及び液晶層１３を通過して画素電極１４に入射してここで反射し、再び液晶層１３を通過する。偏光された光は液晶層１３を２回通過する間に、画素電極１４と透明コモン電極１２間にアサートされている電圧に依存する量だけ、回転される。
【０００５】
次いで、液晶層１３を通過した偏光は、透明コモン電極１２及びガラス１１を通過して指定された偏光方向を持つ光のみが偏光板２ｂを通過する。従って、偏光板２ｂを通過する光の強度は、液晶層１３によって引き起こされた偏光回転の程度に依存し、同様に回転の程度は画素電極１４と透明コモン電極１２間にアサートされている電圧に依存する。
【０００６】
図８は、図７の画素回路１６の一例の等価回路図を示す。同図に示すように、画素回路１６は、行走査線Ｗにゲートが接続され、かつ、列信号線Ｄにドレインが接続された電界効果トランジスタ（ＦＥＴ）Ｔｒ１と、Ｔｒ１のソースに一端が接続された信号保持容量Ｃ１’とよりなる。この画素回路１６は、液晶素子ＬＣに接続されている。液晶素子ＬＣは、図７に示したように画素電極１４と透明コモン電極１２との間に液晶層１３が教示された構造である。液晶素子ＬＣの画素電極１４は、信号保持容量Ｃ１’とトランジスタＴｒ１のソースとの接続点に接続されている。また、液晶素子ＬＣの透明コモン電極１２には固定のコモン電圧Ｖcomが印加される。
【０００７】
この画素回路１６において、列信号線Ｄが保持に必要な電圧にアサートされる。次に、行走査線Ｗがオン電圧にアサートされることにより、トランジスタＴｒ１がオン状態となり、列信号線Ｄにアサートされている電圧が、トランジスタＴｒ１のドレイン及びソースを通して信号保持容量Ｃ１’に印加されて保持される。この信号保持容量Ｃ１’に保持された電圧は、映像信号に応じた様々な電圧である。信号保持容量Ｃ１’は、画素電極１４に接続されているため、この信号保持容量Ｃ１’に保持された電圧で画素電極１４を駆動する。これにより、液晶素子ＬＣは、信号保持容量Ｃ１’から画素電極１４に印加された駆動電圧と、透明コモン電極１２に印加されているコモン電圧Ｖcomとの電位差により、液晶層１３の光変調率が制御され、駆動電圧に応じた映像を表示する。
【０００８】
図９は、従来の液晶表示装置の一例の基本構成図を示す。同図において、液晶表示装置４は、ソースドライバ５、ゲートドライバ６及び画素部７から構成される。画素部７は、２次元マトリクス状に配列された複数の画素８から構成される。各画素８は、図７及び図８に示す構成である。
【０００９】
この液晶表示装置４において、入力された映像データ（ＰＨＭ：電圧値）は、ソースドライバ５に入力される。ソースドライバ５は、入力された映像データを水平方向に順次シフトして、各列信号線Ｄを順次アサートしていく。アサートするタイミングと同期してゲートドライバ６は、画素部７の各行に配置されている複数の画素８内の各スイッチング素子（図８のＴｒ１に相当）をオンにする電圧を、各行単位で順次アサートしていく。これにより、各画素８内に配置された信号保持容量（図８のＣ１’に相当）にソースドライバ５から入力された映像データが保持される。この信号保持容量に保持された映像データは、各画素８内の画素電極１４を駆動する。
【００１０】
ゲートドライバ６は、シフトレジスタ６１とレベルシフタ６２とを有する。シフトレジスタ６１は、ソースドライバ５が各列信号線Ｄを順次アサートするタイミングに同期して、画素部７の各行を行単位で順次選択する選択信号をレベルシフタ６２へ出力する。レベルシフタ６２は、シフトレジスタ６１からの選択信号を、各画素８内のスイッチング素子（図８のトランジスタＴｒ１に相当）の駆動電圧にレベルシフトして行走査線Ｗへ順次出力する。これにより、画素部７の各行の複数の画素８は、順次行単位で画素部７の上から下方向へ選択される。また、各画素８内の液晶素子は交流駆動した方が信頼性の長期安定化が図れることから、液晶素子の透明コモン電極に印加される固定のコモン電圧Ｖcomに対して、画素電極には映像信号に応じて光の変調率が同じになるような正側と負側の電圧を交互に与えて交流駆動を行っている。
【００１１】
場合によっては、映像信号のダイナミックレンジの縮小などの目的で、正側と負側の電圧で交互に画素電極を駆動するタイミングに合わせて、コモン電圧を切り替えたりする応用例もあるが、基本的な考え方は同じである。
【００１２】
ここで、各画素８内の信号保持容量に保持される映像データ電圧は、ゲートドライバ６の垂直走査期間保持される。そのため、上記の従来のアクティブマトリクス型液晶表示装置では、垂直走査期間は同じ電圧で画素電極１４をアサートし続けることができるため、高デューティー比駆動で高画質特性が得られるという特徴がある。
【００１３】
しかしながら、上記の従来のアクティブマトリクス型液晶表示装置では、各画素８に対する映像データの書き換えがゲートドライバ６の垂直走査周期（１フレーム）毎であるため、１フレーム毎に交互に、透明コモン電極に対して正側と負側の映像信号データ電圧を信号保持容量に書き込んで、液晶素子を交流駆動することになり、液晶素子の交流駆動周波数が低いという欠点がある。
【００１４】
これまで、画素選択トランジスタ（図８のトランジスタＴｒ１に相当）の寄生容量に起因するフィードスルーへの対策（例えば、特許文献１参照）や、信号保持容量のリーク対策（例えば、特許文献２参照）など、書き込まれた映像データの劣化を防止する方法が開示されている。しかしながら、液晶素子をより高い周波数で交流駆動する取り組みはあまり検討されていなかったようである。
【００１５】
一方、一般的な液晶素子の場合、液晶層に対してＤＣ電圧がかかると液晶層内のイオンバランスが崩れ、液晶が動かなくなってしまう焼き付き現象が発生する。そのため、液晶素子の透明コモン電極にアサートされる電圧（Ｖcom）に予めオフセットを持つようにする。すなわち、液晶素子の画素電極に印加される電圧は、図１０に示されるように、ＤＣバランス＋期間では、透明コモン電極にアサートされている電圧（Ｖcom）に対して＋Ｖ_ＬＣだけプラスの電圧とされ、ＤＣバランス−期間では、透明コモン電極にアサートされている電圧（Ｖcom）に対して−Ｖ_ＬＣだけマイナスの電圧とされる。
【００１６】
つまり、１枚の画像データを表示するために最低２回の異なった電圧で画素電極をアサートできるように、信号保持容量にデータをアサートする必要がある。このようにして、液晶素子に対し一定時間内での液晶層内での電位の方向が０となるように、液晶素子への駆動を調整する必要がある。
【００１７】
なお、同一の走査線に接続された複数個の画素毎に、各画素の保持容量をその走査線に対応する保持容量線と隣接する走査線に対応する別の保持容量線とに交互に接続し、画素電極とコモン電極の間の直流分を補償するための補償電圧を、保持容量線毎に反転させて与えることにより、コモン電極線やコモン電極の電位変動に起因する画質劣化の発生を防止するようにした液晶表示装置は従来知られている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００６−１０８９７号公報
【特許文献２】特開２００２−２５０９３８号公報
【特許文献３】特開２００４−３５４７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、前述したように、液晶素子の焼き付き防止などの信頼性を高める手段として、高い周波数で液晶素子を交流駆動することが望ましいが、画素への書き込み時間などの制約からコモン電極の電圧（Ｖcom）に対して正側と負側の映像データを交互に高速に書き込むことは難しく、従来は交流駆動の周波数はフレームレートあるいはその２倍程度の周波数でしか行われていない。
【００２０】
また、液晶素子の透明コモン電極にアサートされる電圧（Ｖcom）に予めオフセットを持つようにすることで、たとえ一定期間内での液晶層内での電位の方向が０となるよう液晶素子への駆動を調整しても、上記の一定期間が長い場合、つまり液晶素子の交流駆動周波数がフレームレートあるいはその２倍程度の低い周波数の場合、液晶層内のイオンバランスを崩しやすく、信頼性／安定性に影響が出やすいという課題がある。
【００２１】
また、図１０は、従来の液晶表示装置での液晶駆動電圧の関係の一例の模式図を示す。従来の液晶表示装置は、ゲートドライバによる垂直走査での画素書き換えであるため、図１０に示すように、コモン電極の電圧（Ｖcom）を一定にしながら、ＤＣバランス＋期間とＤＣバランス−期間において、画素電極の電位の方向を変える必要があるため、液晶の変調に必要な電圧の２倍の電圧を画素内の信号保持容量に保持する能力が必要となり、液晶表示装置のコストが高くなってしまうという課題もある。
【００２２】
また、特許文献３記載の液晶表示装置では、補償電圧はフレーム毎にしか極性反転ができず、また、画像信号電圧はコモン電極の電圧（Ｖcom）に対して正側と負側の２種類の電圧が必要である。
【００２３】
本発明は以上の点に鑑みなされたもので、同じ画素内の２つのサンプリング及び保持手段の間のばらつきに起因する輝度異常を視覚上低減でき、また、交流駆動周波数を高周波数化して、安定した映像表示を行うことができるアクティブマトリクス型の液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記の目的を達成するため、第１の発明の液晶表示装置は、２本の列信号線を一組とする複数組の列信号線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素と、第１及び第２の端子のうち一方の端子に正極性映像信号を出力し、他方の端子に負極性映像信号を出力する動作を１垂直走査期間毎に切り替える映像信号出力手段と、複数組の列信号線に対して設けられており、一組の２本の列信号線のうち一方の列信号線に第１の端子から出力された正極性又は負極性映像信号を供給し、かつ、他方の列信号線に第２の端子から出力された負極性又は正極性映像信号を供給することを、１水平走査期間内で複数組の列信号線に対して組単位で順次に行う第１のドライバ手段と、複数本の行走査線に対して１水平走査期間毎に行選択信号を出力して、複数の画素を行単位で選択する第２のドライバ手段と、２本の制御線を一組とする複数組の制御線が、複数の画素のうち各行の画素毎に組単位で接続されており、各組の２本の制御線に１垂直走査周期より短い所定の周期で、かつ、互いに論理値が相反する方形波である２つの画素駆動制御信号を供給する画素駆動制御信号供給手段とを有し、複数の画素のそれぞれは、
対応する画素電極とコモン電極との間に液晶層が挟持された液晶素子と、２本の列信号線のうち一方の列信号線を介して入力された正極性又は負極性映像信号をサンプリングして第１の映像信号電圧として一定期間保持する第１のサンプリング及び保持手段と、２本の列信号線のうち他方の列信号線を介して入力された負極性又は正極性映像信号をサンプリングして第２の映像信号電圧として一定期間保持する第２のサンプリング及び保持手段と、２本の制御線を介して入力される２つの画素駆動制御信号により、第１の映像信号電圧と第２の映像信号電圧とを所定の周期で交互に液晶素子の画素電極に印加するスイッチング手段と、液晶素子のコモン電極に、２つの画素駆動制御信号に同期した所定の周期の方形波であるコモン電圧を印加するコモン電圧供給手段とを備えることを特徴とする。
【００２５】
また、上記の目的を達成するため、第２の発明の液晶表示装置は、第１の発明における映像信号出力手段を、表示する映像信号を正極性映像信号と負極性映像信号とに変換する変換手段と、１垂直走査期間毎に反転する極性反転信号に基づいて、或る１垂直走査期間では、第１及び第２の端子のうち一方の端子に変換手段からの正極性映像信号を出力し、かつ、他方の端子に変換手段からの負極性映像信号を出力し、次の１垂直走査期間では一方の端子に変換手段からの負極性映像信号を出力し、かつ、他方の端子に変換手段からの正極性映像信号を出力することを繰り返す選択回路手段とを有する構成としたことを特徴とする。
【００２６】
更に、上記の目的を達成するため、第３の発明の液晶表示装置は、画素駆動制御信号供給手段から各組２本の制御線にそれぞれ出力される２つの画素駆動制御信号のうち、行選択信号により行単位で選択されている画素に接続された２本の制御線に出力される２つの画素駆動制御信号を、複数の画素の行単位で極性反転する極性反転手段を更に有することを特徴とする。
【発明の効果】
【００２７】
本発明によれば、同じ画素内の２つのサンプリング及び保持手段の間にばらつきによる特性の相違があっても、それに起因する輝度異常を視覚上低減できる。また、本発明によれば、交流駆動周波数を高周波数化でき、それにより液晶素子の焼き付き防止など画質や信頼性を向上でき、安定した映像表示を行うことができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の液晶表示装置の一実施の形態のブロック図である。
【図２】図１中の一つの画素の一実施の形態の等価回路図である。
【図３】図２の画素の動作説明用タイミングチャートである。
【図４】図１の液晶表示装置の画素部のライン毎の駆動タイミングを説明するタイミングチャートである。
【図５Ａ】一つの画素内の２つの信号保持容量を含む回路間にばらつきが無い理想的な場合のＤＣバランス＋期間とＤＣバランス−期間の液晶素子の印加電圧を示す模式図である。
【図５Ｂ】一つの画素内の２つの信号保持容量を含む回路間に同一のばらつきがある場合のＤＣバランス＋期間とＤＣバランス−期間の液晶素子の印加電圧を示す模式図である。
【図５Ｃ】一つの画素内の２つの信号保持容量を含む回路間に異なるばらつきがある場合のＤＣバランス＋期間とＤＣバランス−期間の液晶素子の印加電圧を示す模式図である。
【図６】本発明の液晶表示装置の一実施の形態による効果を説明する模式図である。
【図７】従来の液晶表示装置の一例の一画素の構造を示す断面図である。
【図８】図７の画素回路の一例の等価回路図である。
【図９】従来の液晶表示装置の一例の基本構成図である。
【図１０】従来の液晶表示装置において、コモン電圧Ｖｃｏｍが一定の場合のＤＣバランスを説明する模式図である。
【発明を実施するための形態】
【００２９】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００３０】
図１は、本発明になる液晶表示装置の一実施の形態のブロック図を示す。本実施の形態の液晶表示装置１００は、アクティブマトリクス型液晶表示装置で、複数個の画素１０２が２次元マトリクス状に配置された画素部１０１と、２本の列信号線（データ線）Ｄ１及びＤ２を一組とする複数組の列信号線にそれぞれ正極性と負極性の映像信号電圧を供給するソースドライバ１０３と、行方向の各画素１０２に接続された行走査線Ｗに水平走査期間毎に順次に選択信号を供給するゲートドライバ１０４とを有する。複数個の画素１０２の各々は、２本の列信号線Ｄ１及びＤ２を一組とする複数組の列信号線と、複数本の行走査線Ｗとが交差する交差部に配置されている。
【００３１】
なお、本明細書において、複数ある信号あるいは信号線を特に区別する場合のみ、その信号あるいは信号線の符号の次に括弧内の数字を付加して区別するものとする。例えば、複数本の行走査線Ｗを特に区別して説明する場合のみ、１行目の行走査線はＷ（１）、２行目の行走査線はＷ（２）などのように記す。
【００３２】
また、液晶表示装置１００は、シフトレジスタ１０５及び排他的論理和回路（ＸＯＲ回路）１０６と、ＤＡ変換器（ＤＡＣ）１０７と、セレクタ（選択回路）１０８とを有する。シフトレジスタ１０５は、１垂直走査期間（１フレーム）毎に反転する対称方形波である極性反転信号ＩＮＶを行選択信号に同期してシフトして、ＸＯＲ回路１０６へ出力する。
【００３３】
ＸＯＲ回路１０６は、数ｋＨｚオーダで、かつ、互いに論理値が相反する方形波（パルス列）である２種類の制御信号ＳＣ１、ＳＣ２と、シフトレジスタ１０５からの極性反転信号ＩＮＶとを入力として受け、極性反転信号ＩＮＶの論理値に応じて、入力制御信号ＳＣ１、ＳＣ２を入力と同じ論理値でそのまま画素駆動選択信号Ｓ１、Ｓ２として出力するか、又は入力制御信号ＳＣ１、ＳＣ２を極性反転して画素駆動選択信号Ｓ１、Ｓ２として出力する。
【００３４】
複数のＸＯＲ回路１０６は、画素部１０１の行方向の画素１０２に１対１に対応して設けられているため、各ＸＯＲ回路１０６から出力される画素駆動選択信号Ｓ１、Ｓ２は、対応して設けられた行の複数の画素１０２に共通に供給されて、後述するように画素１０２内の画素電極に２つの信号保持容量の保持電圧を交互に印加する。
【００３５】
ＤＡＣ１０７は、映像信号デジタルデータＤＡＴＡを反転交流駆動用の２種類の映像信号電圧ＤＡＴＡ＋（ＤＣバランス＋電圧）及びＤＡＴＡ−（ＤＣバランス−電圧）に変換する。映像信号電圧ＤＡＴＡ＋（ＤＣバランス＋電圧）は、正極性映像信号電圧であり、レベルが最小のとき黒レベル、最大のとき白レベルを示す。一方、映像信号電圧ＤＡＴＡ−（ＤＣバランス−電圧）は、負極性映像信号電圧であり、レベルが最小のとき白レベル、最大のとき黒レベルを示す。
【００３６】
セレクタ１０８は、入力される極性反転信号ＩＮＶがハイレベル（オン）のときには、ＤＣバランス−電圧をＤＡＴＡ１出力とし、ＤＣバランス＋電圧をＤＡＴＡ２出力としてソースドライバ１０３に供給する。また、セレクタ１０８は、極性反転信号ＩＮＶがローレベル（オフ）のときには、ＤＣバランス＋電圧をＤＡＴＡ１出力とし、ＤＣバランス−電圧をＤＡＴＡ２出力としてソースドライバ１０３に供給する。
【００３７】
ソースドライバ１０３は、ＤＡＴＡ１出力とＤＡＴＡ２出力とを１水平走査期間内で水平方向にシフトすると共に、複数のシフト信号出力端子が２本の列信号線Ｄ１及びＤ２を一組とする複数組の列信号線にそれぞれ接続されており、各シフト信号出力端子からシフト後のＤＡＴＡ１出力を列信号線Ｄ１に出力し、シフト後のＤＡＴＡ２出力を列信号線Ｄ２に出力することを、列信号線の組単位で順次に行う。
【００３８】
一方、ゲートドライバ１０４は、垂直走査周期（１フレーム）毎にＶＳＴＡＲＴパルスが入力され、１フレーム期間内において複数本の行走査線Ｗに対して上から下方向に順次に行走査線Ｗを１本ずつアクティブにする（行走査線Ｗに行選択信号を供給する）。１本の行走査線Ｗがアクティブとなっている期間は１水平走査期間であり、この水平走査期間に、ソースドライバ１０３により、２本の列信号線（データ線）Ｄ１及びＤ２を一組とする全ての組の列信号線に、各組単位で映像信号電圧が順次にアサートされる。
【００３９】
これにより、ゲートドライバ１０４によりアクティブにされた行走査線Ｗに接続された１行の複数の画素１０２のそれぞれに、ソースドライバ１０３から出力された映像信号電圧であるＤＡＴＡ＋（ＤＣバランス＋電圧）及びＤＡＴＡ−（ＤＣバランス−電圧）が保持される。
【００４０】
図２は、図１中の一つの画素１０２の一実施の形態の等価回路図を示す。同図中、図２及び図８と同一構成部分には同一符号を付してある。図２に示すように、一つの画素１０２は、正極性、負極性の画素信号を書き込むための画素選択用電界効果トランジスタＱ１及びＱ２と、各々の極性の画像信号電圧を並列的に保持する独立した２つの信号保持容量Ｃs1及びＣs2と、電界効果トランジスタＱ３〜Ｑ８と、図７、図８と共に説明した構造の液晶表示素子ＬＣとからなる。
【００４１】
トランジスタＱ１のドレインとトランジスタＱ３のゲートとの間には第１の信号保持容量Ｃs1の一端が接続されている。同様に、トランジスタＱ２のドレインとトランジスタＱ４のゲートとの間には第２の信号保持容量Ｃs２の一端が接続されている。また、トランジスタＱ３及びＱ７からなるインピーダンス変換用ソースフォロワ回路は、第１のバッファアンプを構成している。トランジスタＱ４及びＱ８からなるインピーダンス変換用ソースフォロワ回路は、第２のバッファアンプを構成している。また、トランジスタＱ３のソースにドレインが接続されたトランジスタＱ５と、トランジスタＱ４のソースにドレインが接続されたトランジスタＱ６とは、スイッチングトランジスタである。トランジスタＱ５及びＱ６の各ソースは液晶素子ＬＣの画素電極１４に接続されている。
【００４２】
トランジスタＱ１のゲートとトランジスタＱ２のゲートは行走査線Ｗに接続されている。また、トランジスタＱ５及びＱ６の各ゲートは、対応する行の１つのＸＯＲ回路１０６の出力端子に接続されており、トランジスタＱ５は画素駆動選択信号Ｓ１によりスイッチング制御され、トランジスタＱ６は画素駆動選択信号Ｓ２によりスイッチング制御される。更に、トランジスタＱ１及びＱ２の各ドレインは、ソースドライバ１０３の対応する一つの列の列信号線Ｄ１及びＤ２にそれぞれ接続されている。
【００４３】
次に、図２の画素の動作について図３のタイミングチャートを併せ参照して説明する。図３（Ａ）に示す垂直同期信号ＶＳＹＮＣ入力後、ある時刻Ｔａで図３（Ｃ）に示すように、図２に示す画素１０２が接続されている行走査線Ｗが行選択信号によりアサートされたとする。
【００４４】
このとき図３（Ｂ）に示すように極性反転信号ＩＮＶはオンであるため、ソースドライバ１０３から列信号線Ｄ１に図３（Ｄ）に示すＤＣバランス−電圧（負極性の映像信号電圧）が出力されるため、このＤＣバランス−電圧が、行選択信号によりオンとされたトランジスタＱ１によりサンプリングされて信号保持容量Ｃｓ１に保持される。またこれと同時に、ソースドライバ１０３から列信号線Ｄ２に図３（Ｅ）に示すＤＣバランス＋電圧（正極性の映像信号電圧）が出力されるため、このＤＣバランス＋電圧が、行選択信号によりオンとされたトランジスタＱ２によりサンプリングされて信号保持容量Ｃｓ２に保持される。この信号保持容量Ｃｓ１、Ｃｓ２に保持されたＤＣバランス電圧は、１フレーム後の時刻Ｔｂで再びこの画素１０２が選択されるまで、図３（Ｆ）、（Ｇ）に示すように保持される。
【００４５】
一方、時刻Ｔａで選択された画素１０２には、図３（Ｈ）、（Ｉ）に示すように、選択された画素１０２に対応して設けられたＸＯＲ回路１０６から画素駆動選択信号Ｓ１、Ｓ２が供給される。この選択された画素１０２に対応して設けられたＸＯＲ回路１０６は、シフトレジスタ１０５から行選択信号に同期して出力される極性反転信号ＩＮＶにより、制御信号ＳＣ１、ＳＣ２をスイッチングして画素駆動選択信号Ｓ１、Ｓ２を出力するため、画素駆動選択信号Ｓ１、Ｓ２は、図３（Ｈ）、（Ｉ）に示すように時刻Ｔａで位相反転される。
【００４６】
図２のトランジスタＱ５は画素駆動選択信号Ｓ１がハイレベルの期間、信号保持容量Ｃｓ１に保持されていたＤＣバランス−電圧を液晶素子ＬＣの画素電極１４に印加する。図２のトランジスタＱ６は画素駆動選択信号Ｓ２がハイレベルの期間、信号保持容量Ｃｓ２に保持されていたＤＣバランス＋電圧を液晶素子ＬＣの画素電極１４に印加する。
【００４７】
ここで、前述したように、画素駆動選択信号Ｓ１、Ｓ２自体は、互いに論理が相反するパルス列であるため、画素電極１４は、画素駆動選択信号Ｓ１、Ｓ２のパルス幅単位で交互にＤＣバランス＋電圧とＤＣバランス−電圧とが印加される。図３（Ｊ）はこの画素電極１４に印加されるＤＣバランス電圧Ｖpeを示す。
【００４８】
一方、液晶素子ＬＣの透明コモン電極１２には、図３（Ｋ）に示すように、画素駆動選択信号Ｓ１、Ｓ２と同期し、かつ、Ｓ１、Ｓ２と同一周期の方形波であるコモン電圧Ｖcom（ハイレベルがＶcom_Ｈ、ローレベルがＶcom_Ｌ）が印加される。ここで、時刻Ｔａから時刻Ｔｂの直前までの１フレーム期間では、透明コモン電極１２に印加されるコモン電圧ＶcomがローレベルであるＶcom_Ｌの時に画素駆動選択信号Ｓ２がハイレベルになり、画素電極１４には信号保持容量Ｃｓ２に保持されていたＤＣバランス＋電圧が印加される。また、時刻Ｔａから１フレーム期間では、透明コモン電極１２に印加されるコモン電圧ＶcomがハイレベルであるＶcom_Ｈの時に画素駆動選択信号Ｓ１がハイレベルになり、画素電極１４には信号保持容量Ｃｓ１に保持されていたＤＣバランス−電圧が印加される。
【００４９】
これにより、液晶層１３には、画素電極１４の印加電圧Ｖpeとコモン電圧Ｖcomとの差電圧Ｖ_ＬＣがかかる。この差電圧Ｖ_ＬＣは、図３（Ｌ）に示すように、０[V]を中心に画素駆動選択信号Ｓ１、Ｓ２に同期して変化する。このように、液晶素子ＬＣは、数ｋＨｚオーダの画素駆動選択信号Ｓ１、Ｓ２に同期して、数ｋＨｚという高周波数で交流駆動される。
【００５０】
時刻Ｔａの１フレーム後の時刻Ｔｂでは、図２に示す画素１０２が接続されている行走査線Ｗが図３（Ｃ）に示すように行選択信号により再びアサートされ、このとき図３（Ｂ）に示すように極性反転信号ＩＮＶはオフであるため、ソースドライバ１０３から列信号線Ｄ１に図３（Ｅ）に示すＤＣバランス＋電圧（正極性の映像信号電圧）が出力され、列信号線Ｄ２に図３（Ｄ）に示すＤＣバランス−電圧（負極性の映像信号電圧）が出力される。このため、ＤＣバランス＋電圧が、行選択信号によりオンとされたトランジスタＱ１によりサンプリングされて信号保持容量Ｃｓ１に保持される。またこれと同時に、ＤＣバランス−電圧が、行選択信号によりオンとされたトランジスタＱ２によりサンプリングされて信号保持容量Ｃｓ２に保持される。
【００５１】
一方、画素駆動選択信号Ｓ１、Ｓ２は、前述したようにシフトレジスタ１０５から出力される極性反転信号ＩＮＶにより時刻Ｔａから時刻Ｔｂの直前までの位相状態から時刻Ｔｂで再び位相反転される。これにより、画素駆動選択信号Ｓ１がハイレベルの期間、信号保持容量Ｃｓ１に保持されていたＤＣバランス＋電圧が液晶素子ＬＣの画素電極１４に印加される。続く画素駆動選択信号Ｓ２がハイレベルの期間は、信号保持容量Ｃｓ２に保持されていたＤＣバランス−電圧が液晶素子ＬＣの画素電極１４に印加される。図３（Ｊ）はこの画素電極１４に印加されるＤＣバランス電圧Ｖpeを示す。
【００５２】
一方、液晶素子ＬＣの透明コモン電極１２には、図３（Ｋ）に示すように、画素駆動選択信号Ｓ１、Ｓ２と同期した周期のコモン電圧Ｖcom（ハイレベルがＶcom_Ｈ、ローレベルがＶcom_Ｌ）が印加されるので、液晶層１３には図３（Ｌ）に示すように画素駆動選択信号Ｓ１、Ｓ２に同期して変化する差電圧Ｖ_ＬＣがかかる。従って、時刻Ｔｂから時刻Ｔｃの直前までの１フレーム期間においても、液晶素子ＬＣは、数ｋＨｚオーダの画素駆動選択信号Ｓ１、Ｓ２に同期して、数ｋＨｚという高周波数で交流駆動される。
【００５３】
なお、時刻Ｔｂから時刻Ｔｃの直前までの１フレーム期間では、透明コモン電極１２に印加されるコモン電圧ＶcomがローレベルであるＶcom_Ｌの時に画素駆動選択信号Ｓ１がハイレベルになり、コモン電圧ＶcomがハイレベルであるＶcom_Ｈの時に画素駆動選択信号Ｓ２がハイレベルになる。
【００５４】
このように、図１の画素部１０１を構成する複数の画素１０２のうち、同じ一つの画素に対しては、画素駆動選択信号Ｓ１及びＳ２による画素内の２つの信号保持容量Ｃｓ１及びＣｓ２に対するＤＣバランス＋電圧とＤＣバランス−電圧の保持を、１フレーム毎に切り替える極性反転動作が行われる。
【００５５】
次に、図１の本実施の形態の液晶表示装置１００の画素部１０１の動作について図４のタイミングチャートを併せ参照して説明する。図４（Ａ）に示す垂直同期信号ＶＳＹＮＣに位相同期した、同図（Ｂ）に示すスタートパルスＶＳＴＡＲＴと同図（Ｃ）に示す極性反転信号ＩＮＶとのうち、スタートパルスＶＳＴＡＲＴがゲートドライバ１０４に供給され、極性反転信号ＩＮＶがシフトレジスタ１０５に供給され、互いに同期してシフトされる。
【００５６】
これにより、ゲートドライバ１０４から画素部１０１の任意のｎ行の行走査線Ｗ(n)には図４（Ｆ）に示す行選択信号が時刻Ｔｎで出力される。これと同時に、シフトレジスタ１０５のｎ段目から画素部１０１のｎ行の各画素１０２(n)に接続されたＸＯＲ回路１０６(n)に図４（Ｇ）に示す極性反転信号ＩＮＶ(n)が時刻Ｔnで出力される。時刻Ｔnで行選択信号Ｗ(n)がアクティブになるのと同期して、極性反転信号ＩＮＶ(n)が反転するため、画素部１０１のｎ行の各画素１０２(n)に接続されたＸＯＲ回路１０６(n)から出力される画素駆動選択信号Ｓ１(n)、Ｓ２(n)の位相も図４（Ｈ）、（Ｉ）に示すように反転する。
【００５７】
時刻Ｔnの１水平走査期間後の時刻Ｔn+1では、ゲートドライバ１０４から画素部１０１の（ｎ＋１）行の行走査線Ｗ(n+1)に図４（Ｊ）に示す行選択信号が出力され、シフトレジスタ１０５の（ｎ＋１）段目から画素部１０１の（ｎ＋１）行の各画素１０２(n+1)に接続されたＸＯＲ回路１０６(n+1)に図４（Ｋ）に示す極性反転信号ＩＮＶ(n+1)が出力される。時刻Ｔn+1で行選択信号Ｗ(n+1)がアクティブになるのと同期して、極性反転信号ＩＮＶ(n+1)が反転するため、画素部１０１の（ｎ＋１）行の各画素１０２(n+1)に接続されたＸＯＲ回路１０６(n+1)から出力される画素駆動選択信号Ｓ１(n)、Ｓ２(n)の位相も図４（Ｌ）、（Ｍ）に示すように時刻Ｔn+1で反転する。
【００５８】
以下、上記と同様の動作が繰り返される結果、画素駆動選択信号Ｓ１及びＳ２による画素内の２つの信号保持容量Ｃｓ１及びＣｓ２に対するＤＣバランス＋電圧とＤＣバランス−電圧とを交互に切り替えて保持させる極性反転動作は、シフトレジスタ１０５及びＸＯＲ回路１０６からなる極性反転回路により垂直走査されることとなる。換言すると、図１の画素部１０１を構成する複数の画素１０２に対して、画素駆動選択信号Ｓ１及びＳ２による各画素内の２つの信号保持容量Ｃｓ１及びＣｓ２に対するＤＣバランス＋電圧とＤＣバランス−電圧の保持を切り替える極性反転動作が、１水平走査期間毎に行単位で行われる。
【００５９】
なお、図２の配線Ｂの負荷特性制御信号をパルス列として、ソースフォロワバッファ回路の定電流負荷トランジスタＱ７、Ｑ８を常時アクティブにせず、スイッチングトランジスタＱ５、Ｑ６の導通期間内のみ、上記負荷特性制御信号によりオンとして駆動することにより、消費電流を小さく抑えることが可能である。
【００６０】
次に、本実施の形態の効果について説明する。
【００６１】
本実施の形態では、一つの画素１０２は、信号保持容量をＣｓ１とＣｓ２の２つ有し、前述したように、これら２つの信号保持容量Ｃｓ１及びＣｓ２に対して、ＤＣバランス＋電圧とＤＣバランス−電圧の保持を、１フレーム毎に切り替える極性反転動作が行われる。ここで、一つの画素１０２内において、信号保持容量Ｃｓ１を含む第１の電圧書き込み／読み出し回路部（Ｃｓ１,Ｑ１,Ｑ３,Ｑ７,Ｑ５）と、信号保持容量Ｃｓ２を含む第２の電圧書き込み／読み出し回路部（Ｃｓ２,Ｑ２,Ｑ４,Ｑ８,Ｑ６）とが、それぞれ誤差が無い理想的な状態では、第５Ａ図に示すように、ＤＣバランスが０となる。
【００６２】
第５Ａ図において、一番下のラインは、透明コモン電極１２に印加されるコモン電圧Ｖcomを示し、そのコモン電圧ＶcomがローレベルのＶcom_Ｌのときに、画素電極１４に書き込む電圧として選択される信号保持容量Ｃｓ１の保持電圧がＤＣバランス＋電圧であり、コモン電圧ＶcomがハイレベルのＶcom_Ｈのときに、画素電極１４に書き込む電圧として選択される信号保持容量Ｃｓ２の保持電圧がＤＣバランス−電圧である（後述する第５Ｂ図、第５Ｃ図、第６図も同様）。第５Ａ図は、液晶素子に印加される電圧がＤＣバランス＋電圧とＤＣバランス−電圧と同じであり、かつ、極性が異なるので、ＤＣバランスが０である。
【００６３】
なお、第５Ａ図及び後述する第５Ｂ図、第５Ｃ図、第６図において、「Ｃ」は画素電極１４の電圧を示す。また、コモン電圧ＶcomはＶcom_ＬからＶcom_Ｈまで逐次変化しているが、第５Ａ図及び後述する第５Ｂ図、第５Ｃ図、第６図においては、便宜上、同じ一番下のラインで、レベルの異なるＶcom_ＬとＶcom_Ｈのコモン電圧Ｖcomを示しているため、ＤＣバランス＋側では、上方向に電圧が高くなっており、ＤＣバランス−側では、上方向に電圧が低くなっている。このため、同じ「Ｃ」の位置でも、ＤＣバランス＋側では上方向に電界がかかっている状態を表し、ＤＣバランス−側では下方向に電界がかかっている状態を表している。なお、ＤＣバランス＋電圧は正極性映像信号電圧でもあり、最大レベルが白の映像を示す。一方、ＤＣバランス−電圧は負極性映像信号電圧でもあり、最小レベルが白の映像を示す。
【００６４】
また、信号保持容量Ｃｓ１を含む第１の電圧書き込み／読み出し回路部と、信号保持容量Ｃｓ２を含む第２の電圧書き込み／読み出し回路部とが理想的な状態に対し誤差があっても、両回路部が同じ誤差ａがある（同じ特性である）場合は、ＤＣバランス＋期間とＤＣバランス−期間の画素電極１４にかかる電圧は第５Ｂ図に示すようになる。第５Ｂ図に示すように、上記の場合は、Ｃｓ１のＤＣバランス＋電圧が選択されるＤＣバランス＋期間において画素電極１４にかかる電圧（Ｃ＋ａ）と、Ｃｓ２のＤＣバランス−電圧が選択されるＤＣバランス−期間において画素電極１４にかかる電圧（Ｃ−ａ）とは、ＤＣバランス＋期間とＤＣバランス−期間の全体で次式により誤差ａが打ち消され、所定の画素電極電圧Ｃになる。
【００６５】
［（Ｃ＋ａ）＋（Ｃ−ａ）］／２＝Ｃ
しかしながら、信号保持容量Ｃｓ１を含む第１の電圧書き込み／読み出し回路部と、信号保持容量Ｃｓ２を含む第２の電圧書き込み／読み出し回路部とが、ばらつきにより互いに異なる特性となり、かつ、本実施の形態のようなＤＣバランス＋電圧とＤＣバランス−電圧の保持を、１フレーム毎に切り替える極性反転動作を行わない場合は、液晶層にかかる電圧は、第５Ｃ図に示すように、ＤＣバランス＋期間とＤＣバランス−期間とで異なってしまう。
【００６６】
すなわち、第５Ｃ図において、Ｃｓ１のＤＣバランス＋電圧が選択されるＤＣバランス＋期間において画素電極１４にかかる電圧は（Ｃ＋ａ）であるのに対し、Ｃｓ２のＤＣバランス−電圧が選択されるＤＣバランス−期間において画素電極１４にかかる電圧は、（Ｃ−ｂ）であるため、ＤＣバランス＋期間とＤＣバランス−期間の全体で誤差が打ち消されず、次式のように誤差｛（ａ＋ｂ）／２｝が発生する。
【００６７】
［（Ｃ＋ａ）＋（Ｃ−ｂ）］／２＝Ｃ＋｛（ａ＋ｂ）／２｝
この誤差は、輝度異常を発生させる。
【００６８】
これに対し、本実施の形態では、信号保持容量Ｃｓ１を含む第１の電圧書き込み／読み出し回路部と、信号保持容量Ｃｓ２を含む第２の電圧書き込み／読み出し回路部とが、ばらつきにより互いに異なる特性であっても、ＤＣバランス＋電圧とＤＣバランス−電圧の保持を、１フレーム毎に切り替える極性反転動作を行うため、上記の輝度異常を視覚上低減できる。
【００６９】
すなわち、本実施の形態によれば、Ｃｓ１にＤＣバランス＋電圧を保持し、Ｃｓ２にＤＣバランス−電圧を保持する或る１フレーム期間（図３のＴｂ〜Ｔｃに相当する期間）では、図６（Ａ）に示すように、第５Ｃ図と同様の誤差が発生しても、次の１フレーム期間（図３のＴａ〜Ｔｂに相当する期間）では、図６（Ｂ）に示すように、Ｃｓ１のＤＣバランス−電圧が選択されるＤＣバランス−期間において画素電極１４にかかる電圧は（Ｃ−ａ）となるのに対し、Ｃｓ２のＤＣバランス＋電圧が選択されるＤＣバランス＋期間において画素電極１４にかかる電圧は（Ｃ＋ｂ）となる。従って、図６（Ｂ）に示すフレームでの誤差は、
［（Ｃ＋ｂ）＋（Ｃ−ａ）］／２＝Ｃ＋｛（ｂ−ａ）／２｝
となる。本実施の形態では、Ｃｓ１及びＣｓ２に対するＤＣバランス＋電圧とＤＣバランス−電圧の保持を、１フレーム毎に切り替える。
【００７０】
従って、本実施の形態によれば、ＤＣバランス＋電圧とＤＣバランス−電圧の保持を、１フレーム毎に切り替える極性反転動作を行うことにより、信号保持容量Ｃｓ１を含む第１の電圧書き込み／読み出し回路部の特性に“＋ａ”、信号保持容量Ｃｓ２を含む第２の電圧書き込み／読み出し回路部の特性に“＋ｂ”のような互いに違いがあるような場合でも、２フレーム間では画素電極電圧は次式
［（Ｃ＋ａ）＋（Ｃ−ｂ）］／２＋［（Ｃ＋ｂ）＋（Ｃ−ａ）］／２＝Ｃ
で示すように、上記の特性の違いが打ち消され、所定の画素電極電圧Ｃにできる。このため、本実施の形態では、同じ画素１０２内の第１及び第２の電圧書き込み／読み出し回路部の特性の相違に起因する輝度異常を視覚上低減できる。
【００７１】
更に、本実施の形態では、画素内の信号保持容量Ｃｓ１及びＣｓ２に対するＤＣバランス＋電圧とＤＣバランス−電圧の保持を、１水平走査期間毎に行単位でも切り替えるようにしているため、隣接する２ラインの各画素のＣｓ１側回路部とＣｓ２側回路部との間にばらつきがあっても、それによる輝度異常を視覚上低減できる。
【００７２】
また、本実施の形態では、液晶素子ＬＣは数ｋＨｚオーダの画素駆動選択信号Ｓ１、Ｓ２に同期して交流駆動するようにしたため、交流駆動周波数を高周波数化でき、それにより液晶層にかかる電圧の直流分を低減させることができ、液晶素子の焼き付き防止など画質や信頼性を向上でき、安定した映像表示を行うことができる、という効果も得られる。
【符号の説明】
【００７３】
１２  透明コモン電極
１３  液晶層
１４  画素電極
１００  液晶表示装置
１０１  画素部
１０２  画素
１０３  ソースドライバ
１０４  ゲートドライバ
１０５  シフトレジスタ
１０６  排他的論理和（ＸＯＲ）回路
１０７  ＤＡ変換器（ＤＡＣ）
１０８  セレクタ（選択回路）
ＬＣ  液晶素子
Ｗ  行走査線
Ｄ１、Ｄ２  列信号線
Ｑ１、Ｑ２  画素選択トランジスタ
Ｑ３、Ｑ４  バッファアンプ用トランジスタ
Ｑ５、Ｑ６  スイッチング用トランジスタ
Ｑ７、Ｑ８  定電流源負荷用トランジスタ
【図１】
2010281981.tif 000003
【図２】
2010281981.tif 000004
【図３】
2010281981.tif 000005
【図４】
2010281981.tif 000006
【図５Ａ】
2010281981.tif 000007
【図５Ｂ】
2010281981.tif 000008
【図５Ｃ】
2010281981.tif 000009
【図６】
2010281981.tif 000010
【図７】
2010281981.tif 000011
【図８】
2010281981.tif 000012
【図９】
2010281981.tif 000013
【図１０】
2010281981.tif 000014