(57)【要約】【課題】隣接局混信状態でのラジオ電波の受信時に混信した状態と非混信成分の信号を抽出して、隣接局による妨害を除去または回避して復調信号の音質の低下を防止を図る。【解決手段】受信したラジオ電波を中間周波数に変換して復調処理して復調信号を出力するラジオ受信機の復調回路に設けられて、中間周波数から同相成分の信号と直交成分の信号を生成するＰＬＬ回路２１に、受信した電波の中間周波数の搬送波の基準中間周波数からの周波数ずれを検出できる周波数カウンタ５を設け、検出した周波数ずれをＰＬＬ回路２１に設けられたＶＣＯ４に入力し、ＶＣＯ４の発振周波数を周波数ずれに基づいて補正し、妨害局の混信による中間周波数の搬送波ずれを無くしたラジオ受信機である。【選択図】図４
2010178220.tif 000002
【特許請求の範囲】
【請求項１】
アンテナで受信したラジオ電波を中間周波数に変換して出力する同調回路と、該同調回路からの中間周波数の信号を復調処理して復調信号を出力する復調回路とを備えるラジオ受信機において、
前記復調回路に設けられて中間周波数から同相成分の信号と直交成分の信号を生成するＰＬＬ回路に、妨害局による混信時の前記中間周波数の、基準中間周波数からの周波数ずれを検出できる周波数カウンタを設け、該周波数カウンタによって検出した周波数ずれを示す信号を前記ＰＬＬ回路に設けられた発振器に入力し、該発振器の発振周波数を前記周波数ずれを示す信号に基づいて補正するようにしたことを特徴とするラジオ受信機。
【請求項２】
請求項１に記載のラジオ受信機であって、
前記周波数カウンタには、前記中間周波数の基準信号の発生器を設けておき、
前記周波数カウンタは、前記同調回路からの中間周波数の信号と前記基準信号との差を検出することにより、前記周波数ずれを示す信号を出力することを特徴とするラジオ受信機。
【請求項３】
アンテナで受信したラジオ電波を中間周波数に変換して出力する同調回路からの中間周波数の信号を復調処理して復調信号を出力する復調回路に使用される同期検波回路であって、
前記中間周波数の信号をデジタル信号に変換するＡＤ変換器と、
発振器と位相比較器とループフィルタとを備え、デジタル変換された中間周波数から同相成分の信号と直交成分の信号を生成するＰＬＬ回路、及び
前記同相成分の信号と前記直交成分信号を処理して上側波帯と下側波帯の信号を作る処理回路を備え、
前記ＰＬＬ回路に、前記中間周波数の基準中間周波数からの周波数ずれを検出できる周波数カウンタを設け、該周波数カウンタによって検出した周波数ずれを示す信号を前記発振器に入力し、該発振器の発振周波数を前記周波数ずれを示す信号に基づいて補正するようにしたことを特徴とする同期検波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はラジオ受信機と該受信機に内蔵された同期検波回路に関し、特に、同期検波を行うＡＭラジオ放送等の電波を受信するラジオ受信機であって、隣接局の妨害を除去又は回避できるラジオ受信機とこの受信機に内蔵された同期検波回路に関する。
【背景技術】
【０００２】
従来、振幅変調（以後ＡＭという）によるラジオ放送を受信するラジオ受信機であるＡＭチューナでは、放送局からの信号とチューナに内蔵した局部発振回路で生成した信号とを合成して中間周波数を作り、この中間周波数（以後ＩＦという）を増幅、復調するスーパーヘテロダイン方式が使用されている。そして、このようなスーパーヘテロダイン方式のＡＭチューナでは、同期検波を用いることによりラジオ放送の復調（検波）性能を高めている。
【０００３】
ところが、実際にはＩＦ信号の周波数がずれることがあり、ＩＦ信号を周波数ずれを含んだまま検波して復調を行うと、復調性能の低下を招いてしまうという問題点があった。そこで、ＩＦ信号の周波数をカウントして基準信号（４５０ｋＨｚ）との差を抽出し、基準信号との差を信号化して、この差信号をチューナ用信号処理回路（ＤＳＰ）にあるＩＦバンドバスフィルタ、隣接妨害検出器、検波器、及びシグナルメータに入力し、差信号に基づいてチューナ用信号処理回路の動作に係る周波数選択特性を制御する技術が特許文献１に開示されている。
【０００４】
特許文献１に開示の技術では、ＩＦ周波数ずれ信号（前述の差信号）に基づいて、ずれ量に応じてチューナ用信号処理回路の周波数フィルタの周波数選択特性を最適に制御することにより、復調信号の音質の低下を防止している。
【０００５】
【特許文献１】特開２００５−７９６７７号公報（図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、特許文献１に開示の技術は、あくまでもＩＦ周波数が基準よりも僅かにずれた時の同期検波の復調性能の向上を図るものであるため、隣接局の電波を受信してＩＦ信号が混信状態になった時に、隣接局の妨害の除去または回避を図ることができないという問題点があった。即ち、特許文献１に開示の技術では、ＩＦ信号の小さな周波数ずれは補正できても、隣接局妨害によるＩＦ信号の大きな周波数ずれは補正できなかった。
【０００７】
そこで本発明は、ＩＦ信号の大きなずれ成分を検出する回路規模を大きくすることなく、隣接局混信状態でのラジオ電波の受信時に、隣接局によるＩＦ信号の周波数ずれを回避して、復調信号の音質の低下を防止することができるラジオ受信機と該受信機に内蔵された同期検波回路を提供することを目的としている。
【課題を解決するための手段】
【０００８】
前記目的を達成する本発明のラジオ受信機は、アンテナで受信したラジオ電波を中間周波数に変換して出力する同調回路と、同調回路からの中間周波数の信号を復調処理して復調信号を出力する復調回路とを備えるラジオ受信機において、復調回路に設けられて中間周波数から同相成分の信号と直交成分の信号を生成するＰＬＬ回路に、妨害局による混信時の中間周波数の、基準中間周波数からの周波数ずれを検出できる周波数カウンタを設け、周波数カウンタによって検出した周波数ずれを示す信号をＰＬＬ回路に設けられた発振器に入力し、発振器の発振周波数を周波数ずれを示す信号に基づいて補正するようにしたことを特徴としている。
【０００９】
前記目的を達成する本発明の同期検波回路は、アンテナで受信したラジオ電波を中間周波数に変換して出力する同調回路からの中間周波数の信号を復調処理して復調信号を出力する復調回路に使用される同期検波回路であって、中間周波数の信号をデジタル信号に変換するＡＤ変換器と、発振器と位相比較器とループフィルタとを備え、デジタル変換された中間周波数から同相成分の信号と直交成分の信号を生成するＰＬＬ回路、及び同相成分の信号と直交成分信号を処理して上側波帯と下側波帯の信号を作る処理回路を備え、ＰＬＬ回路に、中間周波数の基準中間周波数からの周波数ずれを検出できる周波数カウンタを設け、周波数カウンタによって検出した周波数ずれを示す信号を発振器に入力し、発振器の発振周波数を周波数ずれを示す信号に基づいて補正するようにしたことを特徴としている。
【発明の効果】
【００１０】
本発明のラジオ受信機と同期検波回路によれば、隣接局混信状態での受信時でも、隣接局の妨害によるＩＦ信号の周波数ずれの回避を行うことができ、復調信号の音質の低下を防止することができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を用いて本発明の実施の形態を、具体的な実施例に基づいて詳細に説明するが、本発明の実施の形態を説明する前に、特許文献１の中間周波数の周波数ずれを補正する回路について、図１（ａ）、（ｂ）を用いて説明する。
【００１２】
図１（ａ）は特許文献１の図１に示される受信回路１の同調回路としてのチューナ部（フロントエンド）１００とチューナＤＳＰ（デジタル信号プロセッサ）１０の構成を示すブロック回路図であり、（ｂ）は（ａ）の検波器１６の内部構成を示すブロック回路図である。チューナ部１００では、アンテナ１０２で受信した電波から得られる信号と、水晶振動子１０８とＰＬＬ回路１１０から構成される局部発振器で生成された信号とを、混合器１０４で混合して４５０ｋＨｚのＩＦ信号を作り、ＩＦ部１０６で増幅してチューナＤＳＰ１０に出力する。チューナＤＳＰ１０には水晶振動子３０とＰＬＬ回路３２で生成されたクロック信号が入力されている。
【００１３】
チューナＤＳＰ１０は、チューナ部１００のＩＦ信号出力を受け取り、これをＡＤ変喚器１２によりデジタル信号化し、ＩＦ−バンドパスフィルタ（以後ＢＰＦと記す）１４でＩＦ信号の搬送波成分を抽出した後に検波器１６により変調信号を復調する。復調された信号は、音質補正器１８により受信放送波電界強度（Ｓ−ｍｅｔｅｒ２４から入力される）等に応じて聞きやすい音質に補正されて出力される。
【００１４】
また、チューナＤＳＰ１０には、ＩＦ周波数の搬送周波数のずれを検出する周波数ずれ検出器４０が備えられている。周波数ずれ検出器４０はＡＤ変換器１２からのデジタル信号を受け、検出器ＢＰＦ４２によりＩＦ信号搬送波の中心周波数近傍の周波数帯域を抽出する。そして、周波数カウンタ４４によりＩＦ信号搬送波の周波数をクロック信号に基づいてカウントし、カウントされたＩＦ信号の搬送波周波数とクロック信号の周波数との差に応じて、ＩＦ周波数ずれ信号出力器４６がＩＦ周波数ずれ信号を出力する。
【００１５】
ＩＦ周波数ずれ信号出力器４６からのＩＦ周波数ずれ信号は、隣接妨害検出器２０、Ｓ−ｍｅｔｅｒ−ＢＰＦ２６、ＩＦ−ＢＰＦ１４、及び検波器１６に入力される。検波器１６は、図１（ｂ）に示すように、同期検波器５０、９０°移相器５２、電圧制御発振器（以後ＶＣＯと記す）５４、位相比較器５６、及びループフィルタ５８を備えており、ＩＦ周波数ずれ信号出力器４６からのＩＦ周波数ずれ信号は、ＶＣＯ５４とループフィルタ５８に入力されている。
【００１６】
ＩＦ信号の搬送波周波数がずれた場合、ＩＦ周波数ずれ信号出力器４６からのＩＦ周波数ずれ信号により、隣接妨害検出器２０、Ｓ−ｍｅｔｅｒ−ＢＰＦ２６、ＩＦ−ＢＰＦ１４、及び検波器１６は以下のように動作する。
・隣接妨害検出器２０は、隣接妨害として検出する周波数範囲をＩＦ搬送波周波数に追随させる。
・Ｓ−ｍｅｔｅｒ−ＢＰＦ２６は、ＩＦ周波数ずれ量に基づいてＳ−ｍｅｔｅｒ−ＢＰＦ２６の中心周波数を変更し、Ｓ−ｍｅｔｅｒ２４の検出精度の低下を防ぐ。
・ＩＦ−ＢＰＦ１４は、ＩＦ周波数ずれ量に基づいてＩＦ信号ＢＰＦの中心周波数または周波数帯域幅を制御する。
・検波器１６は、ＶＣＯ５４及びループフィルタ５８の周波数特性を変更する。
【００１７】
ところが、特許文献１に開示のチューナＤＳＰ１０では、ＩＦ周波数が基準よりもずれた時の同期検波の復調性能の向上を図るものであるため、隣接局の電波を受信してＩＦ信号が混信状態になった時に、隣接局の妨害によるＩＦ信号の大きな周波数ずれの除去または回避を図ることができなかった。即ち、特許文献１に開示のチューナＤＳＰ１０では、ＩＦ信号の小さな周波数ずれは補正できても、隣接局妨害によるＩＦ信号の大きな周波数ずれは補正できなかった。
【００１８】
図２（ａ）は本発明を適用するラジオ受信回路１Ａの構成を示すものであり、図１で説明した従来の受信回路１と同じ構成部材には同じ符号を付して説明する。アンテナ１０２で受信されたラジオ電波はフロントエンド（チューナ部）１００でＩＦ信号に変換されてチューナＤＳＰ１０Ａに入力される。
【００１９】
チューナＤＳＰ１０Ａに入力されたＩＦ信号は、ＡＤ変喚器１２でデジタル信号に変換されてＢＰＦ１３とＩＦ−ＢＰＦ１４に入力される。ＢＰＦ１３とＩＦ−ＢＰＦ１４の出力は共に同期検波回路２０に入力される。同期検波回路２０内には、ＰＬＬ回路２１、上側帯波＋下側帯波の作成部２２（以後、上側帯波はＵＳＢ、下側帯波はＬＳＢと記す）、ＵＳＢ−ＬＳＢの作成部２３、及びＵＳＢとＬＳＢの作成部２５がある。ＰＬＬ回路２１にはＡＤ変喚器１２の出力が入力され、ＵＳＢ＋ＬＳＢの作成部２２とＵＳＢ−ＬＳＢの作成部２３には、ＢＰＦ１３の出力とＰＬＬ回路２１の出力がそれぞれ入力される。
【００２０】
同期検波回路２０の出力には隣接妨害キャンセラ１５が接続しており、同期検波回路２０のＵＳＢとＬＳＢの作成部２５で作成されたＵＳＢとＬＳＢは、隣接妨害キャンセラ１５を経てＤＡ変換器１７に入力され、アナログ信号に変換されてチューナＤＳＰ１０Ａから出力される。そして、後述するように、ＡＤ変喚器１２、ＢＰＦ１３、ＩＦ−ＢＰＦ１４及び同期検波回路２０により、混信状態時にＩＦ信号がずれた場合に混信成分と非混信成分とを分離できる。
【００２１】
図２（ｂ）は（ａ）の同期検波回路２０の内部のＵＳＢ＋ＬＳＢの作成部２２、ＵＳＢ−ＬＳＢの作成部２３、及びＵＳＢとＬＳＢの作成部２５の構成を詳細に示したものである。ＵＳＢ＋ＬＳＢの作成部２２は、混合器６１、ローパスフィルタ（以後ＬＰＦと記す）６２、ハイパスフィルタ（以後ＨＰＦと記す）６３、及び遅延器６４から構成されている。また、ＵＳＢ−ＬＳＢの作成部２３は、混合器７１、ＬＰＦ７２、ＨＰＦ７３、及び９０°移相器７４から構成されている。更に、ＵＳＢとＬＳＢの作成部２５は、遅延器６４の出力と９０°移相器７４の出力を加算する加算器６５と、遅延器６４の出力から９０°移相器７４の出力を減算する減算器７５とから構成されている。
【００２２】
以上のように構成されたラジオ受信回路１Ａにおいて、例えば、図３（ａ）に示すＡＭ信号の周波数分布のように、希望局の搬送波に対して上側にＵＳＢ、下側にＬＳＢが存在する時に、希望局の近くに妨害局（混信局）が存在する混信状態を考える。この状態では、希望局のＵＳＢに妨害局のＬＳＢが重なっており、加算器６５からは図３（ｂ）に示すようなＵＳＢ信号が出力されている。また、減算器７５からは図３（ｃ）に示すようなＬＳＢ信号が出力されている。このときは、妨害波によって混信しているＵＳＢ信号が妨害波キャンセラ１５によって取り除かれ、混信の影響を受けていないＬＳＢ信号が音声として出力される。
【００２３】
ところが、このようなラジオ受信回路１Ａにおいても、妨害波の影響による希望局の搬送波の周波数ずれまでは補正できない。そこで、本発明では、図２（ａ）、（ｂ）に示されるＰＬＬ回路２１を、図４（ａ）に示すように構成した。通常のＰＬＬ回路２１には、位相比較器２、ループフィルタ３、及びＶＣＯ４が向けられており、ＩＦ−ＢＰＦから入力されたＩＦ信号とＶＣＯ４からの出力が位相比較器２に入力され、位相比較器２の出力がループフィルタ３を介して制御電圧としてＶＣＯ４に入力されるようになっている。
【００２４】
本発明では、このＰＬＬ回路２１にＩＦ−ＢＰＦから入力されたＩＦ信号の周波数をカウントする周波数カウンタ５を設け、この周波数カウンタ５により入力されたＩＦ信号の周波数の基準周波数との周波数のずれを算出している。そして、算出した周波数ずれ信号を周波数カウンタ５からＶＣＯ４に入力し、算出した周波数ずれに信号に応じてＶＣＯ４の発振周波数を変更するようにしている。このため、混信状態時にＩＦ信号がずれた場合に混信成分と非混信成分とを分離できる。
【００２５】
図４（ｂ）は図４（ａ）に示した周波数カウンタ５の内部構成を示すものである。この実施例の周波数カウンタ５には、基準信号発生器３１、オフセット値発生器３３、０点検出器４１、三角波変換器４３、三角波のＤＣ変換器４５、減算器４７、チャタリング除去回路４８、及びアンプ４９が設けられている。ここで、この周波数カウンタ５の動作を、図５（ａ）から（ｆ）に示す波形図を用いて説明する。
【００２６】
ここでは、ＩＦ−ＢＰＦから図５（ａ）に示すようなＩＦ信号が入力された場合について説明する。入力されたＩＦ信号は、０点検出回路４１において０点が検出され、０点をＩＦ信号が通過するたびに、図５（ｂ）に示すようなパルス信号が０点検出回路４１から出力される。また、基準信号発生器３１からは、図５（ｃ）に示すような基準パルス信号が出力されている。０点検出回路４１からのパルス信号と基準信号発生器３１からの基準パルス信号は三角波変換器４３に入力される。基準信号発生器３１からの基準パルス信号は三角波のＤＣ変換器４５にも入力される。
【００２７】
三角波変換器４３では、０点検出回路４１からのパルス信号と基準信号発生器３１からの基準パルス信号に基づいて、図５（ｄ）に示すような三角波信号が作られる。この三角波信号は、三角波のＤＣ変換器４５に入力される。三角波のＤＣ変換器４５では入力された三角波信号と基準パルス信号に基づいてＤＣ信号が生成される。このＤＣ信号は減算器４７に出力され、ここでオフセット値発生器３３からのオフセット値が減算される。減算器４７によって得られる信号が図５（ｅ）に示される。
【００２８】
図５（ｅ）から分かるように、減算器４７から出力されるＤＣ信号にはチャタリング成分が重畳されている。そこで、減算器４７の出力はチャタリング除去回路４８に入力され、チャタリング成分が除去されて出力される。チャタリング除去回路４８から出力された信号を図５（ｆ）に示す。チャタリング除去回路４８から出力された信号は、アンプ４９で増幅され、制御信号となってＶＣＯ４に入力されてＶＣＯ４の発振周波数を、入力されたＩＦ信号の基準パルスからの周波数のずれに基づいて補正する。
【００２９】
図４（ｃ）は図４（ａ）に示したＶＣＯ４の内部構成の一実施例を示すものである。ＶＣＯ４内には、アンプ２７、２つの加算器２８，２９、基準信号定数発生器３４、遅延器３５、同相成分生成回路３６、及び直交成分生成回路３７がある。ループフィルタ３からアンプ２７に入力された信号は大きいため、アンプ２７で減衰させられる。アンプ２７の出力と周波数カウンタからの信号（２ｋＨｚ）は加算器２８に入力されて合成され、ループフィルタの周波数のずれが補正される。
【００３０】
加算器２８から出力された信号は、次段の加算器２９において、基準信号定数発生回路３４からの基準信号定数と遅延器３５からのフィードバック信号の和に合成される。基準信号定数発生回路３４は、作成したい三角波の周波数（例えば４５０ｋＨｚ）を基準信号として出力するものであり、遅延器３５は三角波を生成するものである。加算器２９からの信号は二分岐されて同相成分生成回路３６と直交成分生成回路３７に入力され、同相成分生成回路３６において処理された信号は三角波の同相成分の信号となり、直交成分生成回路３７において処理された信号は三角波の直交成分の信号となる。
【００３１】
以上説明したように、本発明では、妨害局によって希望局の搬送周波数が大きく、例えば２ｋＨｚ以上、ずれた時でも、搬送周波数の基準周波数からのずれ量を周波数カウンタで検出し、この周波数ずれをＶＣＯに入力してＶＣＯの発振周波数を変更するので、ＡＭ信号で隣接局が混信した状態で受信されて希望局の搬送周波数がずれた時に、混信局側を回避して希望局を受信することが可能になる。
【００３２】
なお、本発明では、希望局の搬送周波数のずれが１ｋＨｚ以内であり、特許文献１に記載の技術によって搬送周波数のずれを補正できる場合（従来のＰＬＬ回路のロック範囲内の搬送周波数のずれ）では周波数カウンタからの周波数ずれの検出信号によって、ＶＣＯの発振周波数の補正は行わない。
【００３３】
また、図２（ｂ）に示したＬＰＦ６２とＨＰＦ６３の間、及びＬＰＦ７２とＨＰＦ７３の間にダウンサンプリング回路を設けることによって、ＵＳＢ＋ＬＳＢの信号作成部及びＵＳＢ−ＬＳＢの信号作成部の出力サンプリング周波数をオーディオ周波数帯（４４．１ｋＨｚ〜４８．０ｋＨｚ）に下げるようにすれば、ＳＳＰ内の回路の小規模化を図ることができる。また、サンプリング周波数が２４００ｋＨｚ、オーディオ周波数が４８ｋＨｚとなるため、周波数を低減した分だけ省電力化される。
【００３４】
更に、本発明の実施例ではＡＭラジオ受信機を説明したが、本願発明はＦＭラジオ受信機にも適用できる。
【図面の簡単な説明】
【００３５】
【図１】（ａ）は特許文献１の図１に示される受信回路のフロントエンドとチューナＤＳＰの構成を示すブロック回路図であり、（ｂ）は（ａ）の検波器の内部構成を示すブロック回路図である。
【図２】（ａ）は本発明を適用するラジオ受信回路の全体構成を示すブロック回路図、（ｂ）は（ａ）の同期検波回路の内部構成の詳細を示すブロック回路図である。
【図３】（ａ）は図２（ａ）に示した受信回路に入力される希望局の近くに妨害局があるときのＡＭ信号の周波数分布を示す分布図、（ｂ）は図２（ｂ）に示した同期検波回路から出力されるＵＳＢ信号を示す波形図、（ｃ）は図２（ｂ）に示した同期検波回路から出力されるＬＳＢ信号を示す波形図である。
【図４】（ａ）は図２に示したＰＬＬ回路の本発明における内部構成を示すブロック回路図、（ｂ）は（ａ）に示した周波数カウンタの内部構成を示すブロック回路図、（ｃ）は（ａ）に示したＶＣＯの内部構成を示すブロック回路図である。
【図５】（ａ）から（ｆ）は、図５（ｂ）に示した周波数カウンタの各部の動作を示す波形図である。
【符号の説明】
【００３６】
１Ａ    受信回路
２    位相比較器
３    ループフィルタ
４    ＶＣＯ
５    周波数カウンタ
１０    チューナＤＳＰ
２０    同期検波回路
２１    ＰＬＬ回路
【図１】
2010178220.tif 000003
【図２】
2010178220.tif 000004
【図３】
2010178220.tif 000005
【図４】
2010178220.tif 000006
【図５】
2010178220.tif 000007