(57)【要約】      （修正有）【課題】前回の設定に対応する歩進パルスの出力終了寸前まで、次回の目標位置に対応する新たな設定を可能として、位置制御上の応答性を向上させ、高速かつ微細制御を可能とするパルス出力ＡＳＩＣを提供する。【解決手段】出力部１３３は、出力指示信号Ｓ１に応答して、絶対位置指定データとパルス間隔指定データＤ２とに基づいて、目標位置へと到達するに必要な個数の歩進パルスをパルス間隔指定データＤ２で指定されるパルス間隔で歩進信号ＰＳ中に出力すると共に、目標位置へと到達するに必要な歩進方向に対応させて、方向信号ＤＳの論理値を変化させる。【選択図】図１
2010140314.tif 000002
【特許請求の範囲】
【請求項１】
位置制御指令データを生成するＭＰＵシステム（１２１）と、一連の歩進用パルス列を含む歩進信号（ＰＳ）と歩進方向に対応する論理値を有する方向信号（ＤＳ）とに基づいてモータ等の駆動源を指定された方向へと歩進する駆動装置（２）との間に介在され、前記ＭＰＵシステム（１２１）から与えられる位置制御指令データに基づいて、それに対応する前記歩進信号（ＰＳ）と前記方向信号（ＤＳ）とを生成出力するパルス出力ＡＳＩＣ（１３）であって、
前記ＭＰＵシステム（１２１）に繋がるＭＰＵバス（１２３）に接続されて、ＭＰＵシステム（１２１）との間におけるインタフェースとして機能するＭＰＵ・Ｉ／Ｆ制御部（１３１）と、
前記ＭＰＵ・Ｉ／Ｆ制御部（１３１）を介して前記ＭＰＵシステム（１２１）側から前記位置制御指令データを書き込み可能なレジスタを含む出力指示部（１３２と、
前記出力指示部（１３２）の前記レジスタに書き込まれた位置制御指令データに基づいて前記歩進信号（ＰＳ）と前記方向信号（ＤＳ）とを生成出力する出力部（１３３）とを有し、
前記出力指示部（１３２）は、前記位置制御指令データを書き込み可能なレジスタとして、
出力指示データ（Ｄ０）を書き込むための出力指示レジスタ（１３２ａ）と、
パルス間隔指定データ（Ｄ２）を書き込むためのパルス間隔指定レジスタ（１３２ｄ）と、
目標位置までの相対距離に相当するパルス出力数指定データ（Ｄ１）及び目標位置の方向に相当する方向指定データ（Ｄ３）を書き込むためのパルス出力数指定レジスタ（１３２ｃ）及び方向指定レジスタ（１３２ｅ）、又は目標位置をその絶対位置で表す絶対位置指定データを書き込むための絶対位置指定レジスタとを含み、かつ
前記出力指示データ（Ｄ０）が前記出力指示レジスタ（１３２ａ）に書き込まれたタイミングに応答して、所定の出力指示源信号（Ｓ１´）を生成するように構成されており、
前記出力部（１３３）は、
前記出力指示源信号（Ｓ１´）の生成タイミングに応答して、前記方向指定レジスタ（１３２ｅ）に格納された方向指定データ（Ｄ３）又は前記絶対位置指定レジスタに格納された絶対位置指定データと現在位置とから求められた方向指定データで指定される歩進方向に対応する論理値を有する方向信号（ＤＳ）を生成する方向信号生成回路（１３３ａ）と、
前記方向信号（ＤＳ）の反転タイミングに応答して微少幅パルスを出力する方向信号反転検出信号（Ｓ２）を生成する方向信号反転検出回路（１３３ｂ）と、
前記方向信号反転検出信号（Ｓ２）の微少幅パルスに応答して、前記出力指示源信号（Ｓ１´）を所定のセットアップ時間分だけ遅延させることにより、出力指示信号（Ｓ１）を生成するタイマ回路（１３３ｃ）と、
前記出力指示信号（Ｓ１）の生成タイミングに応答して、前記パルス出力数指定レジスタ（１３２ｃ）に格納されたパルス出力数指定データ（Ｄ１）又は前記絶対位置指定データと現在位置とから求められたパルス出力数指定データにより指定される数の歩進パルスを、前記パルス間隔指定レジスタ（１３２ｄ）に格納されたパルス間隔指定データ（Ｄ２）で指定されるパルス間隔で前記歩進信号（ＰＳ）中に生成する歩進信号生成回路（１３３ｄ）とを有する、ことを特徴とするパルス出力装置。
【請求項２】
前記出力指示部（１３２）は、セットアップ時間指定データ（Ｄ４）を書き込むためのセットアップ時間指定レジスタ（１３２ｂ）をさらに含み、
前記出力部（１３３）のタイマ回路（１３３ｃ）は、前記方向信号反転検出信号（Ｓ２）の微少幅パルスに応答して、前記セットアップ時間指定レジスタに格納されたセットアップ時間指定データ（Ｄ４）を読み込むことにより、前記所定のセットアップ時間を更新する、ことを特徴とする請求項１に記載のパルス出力装置。
【請求項３】
ＣＰＵユニット（１１）や入出力ユニット等と共に使用されるビルディングブロック型ＰＬＣ（１２）の１要素ユニットであって、
前記ＣＰＵユニット（１１）に繋がる内部バス（１２３）に接続が可能なＭＰＵシステム（１２１）と、前記ＭＰＵシステム（１２１）から位置制御指令データが与えられるパルス出力ＡＳＩＣ（１２２）とを含み、
前記ＭＰＵシステム（１２１）は、
前記ＣＰＵユニットから受け取った制御指令を解析する指令解析処理部（Ｐ１）と、
前記指令解析処理部における解析の結果として得られた所定の指令単位系で表現された目標位置に基づいて、現在位置から目標位置に至る速度プロファイルの各時分割瞬時値に相当する一連の速度を算出し、所定のパルス単位系で表現された一連の移動量データとして時系列的に出力する単位変換機能付きの位置制御演算処理部（Ｐ２，Ｐ３）と、
前記単位変換機能付きの位置制御演算処理部（Ｐ２，Ｐ３）から時系列的に出力される一連の移動量データのそれぞれに基づいて、当面の目標位置データと速度データとを対として次々と決定し、それらの決定された各データ対に基づいて、パルス出力ＡＳＩＣ１２２に対して必要な位置制御指令データを与えるパルス出力指令処理部（Ｐ４）とを含み、
前記パルス出力ＡＳＩＣとしては、請求項１又は２に記載のパルス出力装置が使用されている、ことを特徴とするＰＬＣの位置制御ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、ビルディングブロック型ＰＬＣの一要素ユニットである位置制御ユニット等への組み込みに好適なパルス出力装置に関する。
【背景技術】
【０００２】
位置制御ユニットを含むビルディングブロック型ＰＬＣの応用例を示す模式図が図５に示されている。この応用例は、ＣＰＵユニット１１と位置制御ユニット１２とを含むビルディングブロック型のＰＬＣ１によって、昇降ベース６を有するリフト装置を制御するものである。
【０００３】
同図において、位置制御の対象となる昇降ベース６は、上部スプロケット４ａと下部スプロケット４ｂとの間に巻き掛けされたチェーン５と一体に結合され、チェーン５の動きに連れて、垂直に延びる昇降ガイド７に案内されつつ上下に移動可能とされている。
【０００４】
下部スプロケット４ｂは、モータ３の駆動軸と連動するものであり、モータ３はモータ駆動装置２の制御下にあって、正逆回転駆動される。モータ３の回転量乃至回転角度と昇降ベース６の昇降量とは、一定の相関が保たれている。そのため、モータ３の回転量乃至回転角度をモータ駆動装置２を介して制御することで、昇降ベース６の高さ位置をオープンループで制御することができる。
【０００５】
モータ駆動装置２は、ＰＬＣ１に組み込まれた位置制御ユニット１２から出力される歩進信号ＰＳと方向信号ＤＳとを受けて、モータ３を指定された回転量乃至回転角度だけ回転させるように動作する。
【０００６】
歩進信号ＰＳには、パルス数（Ｎ）とパルス間隔（Ｔ）とで規定される複数の歩進パルス列（Ｎ１とＴ１とで規定される第１歩進パルス列、Ｎ２とＴ２とで規定される第２歩進パルス列、Ｎ３とＴ３とで規定される第３歩進パルス列、・・・ＮｎとＴｎとで規定される第ｎ歩進パルス列）が順次直列に含まれている。
【０００７】
方向進行ＤＳは二値信号であって、その論理値は、モータ３を時計回り（ＣＷ）に回転させたいときには第１の論理値（例えば、“Ｈ”）、反時計回り（ＣＣＷ）に回転させたいときには第２の論理値（例えば、“Ｌ”）となるように設定されている。
【０００８】
歩進信号ＰＳに含まれる歩進パルス１個当たりのモータ回転量乃至回転角度（歩進量）は、モータ駆動装置２によって一定に維持され、その際における回転速度は、パルス間隔（Ｔ）により決定され、また回転方向は方向信号ＤＳの論理値により決定され、総回転量乃至回転角度はパルス数（Ｎ）によって決定される。
【０００９】
そのため、歩進信号ＰＳに含まれるパルス数（Ｎ）及びパルス間隔（Ｔ）と、方向信号ＤＳの論理値とを制御することで、モータ３の回転量、回転速度、及び回転方向、換言すれば、昇降ベース６の昇降量、昇降速度、及び昇降方向を正確に制御することができるようになっている。
【００１０】
位置制御ユニットの全体構成を示すブロック図が図６に、同ユニットを含むＰＬＣ全体の詳細構成図が図７に示されている（例えば、特許文献１参照）。
【００１１】
図６に示されるように、位置制御ユニット１２は、ＭＰＵシステム１２１とパルス出力ＡＳＩＣ１２２と、それらを繋ぐ内部バス１２３とを含んで構成されている。ＭＰＵシステム１２１は、システム全体を統括するＭＰＵ１２１ａと、ＭＰＵ１２１ａにて実行されるべきシステムプログラムを格納するＲＯＭ１２１ｂと、ＭＰＵ１２１ａがシステムプログラムを実行する際にワークエリア等として使用されるＲＡＭ１２１ｃとを含んで構成されている。なお、バスインタフェース１２４は、当該位置制御ユニット１２をＣＰＵユニット１１へと繋がるユニット間接続バスと接続するためのものである。
【００１２】
位置制御ユニットを含むＰＬＣ全体の詳細構成図が図７に示されている。同図に示されるように、ＭＰＵシステム１２１は、ＲＯＭ１２１ｂに格納されるシステムプログラムを実行することにより、指令解析処理部Ｐ１と、単位変換演算処理部Ｐ２と、位置制御演算処理部（パルス単位）Ｐ３と、パルス出力指令処理部Ｐ４とをファームウエアとして実現するものである。
【００１３】
ここで、指令解析処理部Ｐ１は、バスインタフェース１２４を介してＣＰＵユニット１１から受け取った制御指令（例えば、制御対象となるリフト装置において、「昇降ベース６を高さＨｍｍ上昇せよ」といった内容）を解析するものである。
【００１４】
単位変換演算処理部Ｐ２と位置制御演算処理部Ｐ３とは、両者相俟って、指令解析処理部Ｐ１における解析の結果として得られた所定の指令単位系（ｍｍ）で表現された目標高さに基づいて、図８（ａ）に示されるように、現在高さから目標高さに至る速度プロファイルの各時分割瞬時値に相当する一連の速度を算出し、図８（ｂ）に示されるように、所定のパルス単位系（歩進パルスの個数）で表現された一連の移動量データとして時系列的に出力するものである。
【００１５】
パルス出力指令処理部Ｐ４は、位置制御演算処理部Ｐ３から時系列的に出力される一連の移動量データに基づいて、対応する位置制御指令データ（出力指示データ、パルス出力数指定データ、パルス間隔指定データ、方向指定データ等）を生成し、それらのデータをパルス出力ＡＳＩＣ１２２内の該当するレジスタに書き込むことにより、歩進信号ＰＳ及び方向信号ＤＳの出力を指令するものである。
【００１６】
従来のパルス出力ＡＳＩＣの２つの例を示す構成図が図９に示されている。同図に示されるように、これらのパルス出力ＡＳＩＣ１２２（同図（ａ），（ｂ））は、いずれも、ＭＰＵ・Ｉ／Ｆ制御部１２２１と、出力指示部１２２２と、出力部１２２３とを含んで構成されている。
【００１７】
ＭＰＵ・Ｉ／Ｆ制御部１２２１は、ＭＰＵシステム１２１に繋がるＭＰＵバス１２３に接続されて、ＭＰＵシステム１２１との間におけるインタフェースとして機能するものである。出力指示部１２２２は、ＭＰＵ・Ｉ／Ｆ制御部１２１を介してＭＰＵシステム１２１側から位置制御指令データを書き込み可能なレジスタを含んでいる。出力部１２２３は、出力指示部１２２２のレジスタに書き込まれた位置制御指令データに基づいて歩進信号ＰＳと方向信号ＤＳとを生成出力する。
【００１８】
出力指示部１２２２は、前記レジスタとして、出力指示データＤ０を書き込むための出力指示レジスタ１２２２ａと、パルス出力数指定データＤ１を書き込むためのパルス出力数指定レジスタ１２２２ｂと、パルス間隔指定データＤ２を書き込むためのパルス間隔指定レジスタ１２２２ｃと、方向指定データＤ３を書き込むための方向指定レジスタ１２２２ｄとを含んで構成されている。そして、出力指示データＤ０が出力指示レジスタ１２２２ａに書き込まれたタイミングに応答して、所定の出力指示信号Ｓ１を生成するように構成されている。
【００１９】
出力部１２２３は、出力指示信号Ｓ１の受信タイミングに応答して、パルス出力数指定レジスタ１２２２ｂに格納されたパルス出力数指定データＤ１で指定される数の歩進パルスを、パルス間隔指定レジスタ１２２２ｃに格納されたパルス間隔指定データＤ２で指定されるパルス間隔で、歩進信号ＰＳ中に出力すると共に、方向指定レジスタ１２２２ｄに方向指定データＤ３が書き込まれるタイミングで、方向指定データで指定される方向に対応させて、方向信号ＤＳの論理値を“Ｈ”又は“Ｌ”に変化させるように構成されている。
【特許文献１】特開２０００−３３９００９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
ところで、この種のパルス出力ＡＳＩＣを使用した位置制御にあっては、歩進信号ＰＳ及び方向信号ＤＳを受け付ける側の装置（例えば、図５に示されるモータ駆動装置２）の入力回路構成に起因して、図１１に示されるように、歩進信号ＰＳ中の歩進パルスの前方エッジと方向信号ＤＳ中の論理値変化タイミングとの間には、所定のセットアップタイムを確保することが必要とされている。このセットアップタイムが確保されないと、歩進信号ＰＳ及び方向信号ＤＳを受け付ける装置の側では、歩進方向が反転したことを認識することができずに、誤った方向（反転前の方向）へと制御対象物を歩進（カウント）させてしまう虞がある。
【００２１】
従来、セットアップタイムを確保するためには、ソフトウェア的な手法（図９（ａ）び図１０参照）とハードウェア的な手法（図９（ｂ）参照）とが知られている。
【００２２】
ソフトウェア的な手法にあっては、図９（ａ）に示されるように、パルス出力ＡＳＩＣそれ自体には遅延要素を含めることなく、図１０に示されるように、ＭＰＵシステム１２１の側でソフトウェア的に遅延時間を作り出すものである。
【００２３】
すなわち、図１０に示されるように、先ず、パルス出力数指定レジスタ１２２２ｂ及びパルス間隔指定レジスタ１２２２ｃに、それぞれ、パルス出力数指定データＤ１及びパルス間隔指定データＤ２を書き込み（ステップ２０１）、さらに、方向指定レジスタ１２２２ｄに方向指定データＤ３を書き込み（ステップ２０２）、しかるのち、セットアップ時間の経過するのを待ってから（ステップ２０３）、出力指示レジスタ１２２２ａに出力指示データＤ０を書き込む（ステップ２０４）。
【００２４】
こうすることにより、方向指定データＤ３の書き込みタイミングで方向信号ＤＳの論理値が変化したとしても、出力指示信号Ｓ１により歩進パルス列が開始されるタイミングは、それよりもセットアップ時間分遅れることとなるため、歩進信号ＰＳ中の歩進クロックの前方エッジと方向信号ＤＳ中の変化タイミングとの間には、所定のセットアップタイムが確保される。
【００２５】
ハードウェア的な手法にあっては、図９（ｂ）に示されるように、パルス出力ＡＳＩＣそれ自体に、遅延要素として遅延回路１２２４を介在させることにより、パルス出力ＡＳＩＣ側で遅延時間を作り出すものである。なお、この場合、方向指定レジスタ１２２２ｄに方向指定データＤ３を書き込む処理と出力指示レジスタ１２２２ａに出力指示データＤ０を書き込む処理とはほぼ同時に行なうことができる。
【００２６】
こうすることにより、方向指定データＤ３の書き込みタイミングで方向信号ＤＳの論理値が変化し、同タイミングで、出力指示信号Ｓ１により歩進パルス列が出力開始されたとしても、歩進パルス列の出力開始タイミングは遅延回路１２２４によって遅れることとなるため、歩進信号ＰＳ中の歩進クロックの前方エッジと方向信号ＤＳ中の変化タイミングとの間には、所定のセットアップタイムが確保される。
【００２７】
上述のソフトウェア的な手法（図９（ａ）び図１０参照）にあっては、方向信号ＤＳの論理値反転のタイミングと歩進パルス列の出力開始タイミングとをソフトウエアにより決定するものであるから、パルス出力ＡＳＩＣのハードウェアそれ自体は同一であったとしても、１）ソフトウェアを変更することで、様々な入力回路仕様を有する駆動装置に対応することができ、コストメリットが大きいこと、２）セットアップタイムを挿入する必要があるか否かの判断をファームウエアが毎サイクル行うようにすれば、セットアップタイムを選択的に挿入することで、駆動装置の側で無駄な待ち時間が発生することを回避することもできること、と言った利点がある。
【００２８】
その反面、ソフトウェア的な手法にあっては、セットアップタイムの設定にはファームウエアが介在されるため、１）方向信号ＤＳの出力を指示してから、歩進信号ＰＳ中において、歩進パルス列の出力開始を指示するまでの時間が一定とならずにブレが発生すること、２）セットアップタイムの指定を精密に行うことができないこと、と言った欠点がある。
【００２９】
上述のハードウェア的な手法（図９（ｂ）参照）にあっては、方向信号ＤＳの論理値反転のタイミングと歩進パルス列の出力開始タイミングとの時間差をハードウェア（遅延回路１２２４）により決定するものであるから、１）方向信号ＤＳ中における論理値反転のタイミングと歩進信号ＰＳ中における歩進パルス列の出力開始タイミングとの時間差を正確に一定とすることができること、２）回路設計によってセットアップタイムの設定を精密に行うことができること、と言った利点がある。
【００３０】
その反面、ハードウェア的な手法にあっては、セットアップタイムの値は回路的に固定化されてしまうため、１）対象となる駆動装置が変われば、それに合わせて設計をし直さねばならないこと、２）方向信号中の論理値反転の有無に拘わらず、歩進パルス列は一様に遅延回路で遅延されるため、駆動装置の側で無駄な待ち時間が発生して、制御遅れが生ずる虞があること、と言った欠点がある。
【００３１】
この発明は、従来のパルス出力ＡＳＩＣにおける上述の問題点に着目してなされたものであり、その目的とするところは、ファームウエアの側におけるセットアップタイムに関する時間管理を要することなく、方向信号ＤＳ中において論理値反転が生じたときに限り、その論理値反転タイミングと歩進パルス列の出力開始タイミングとの間に、正確な値を有するセットアップタイムを設けることが可能なパルス出力装置を提供することにある。
【００３２】
この発明の他の目的とするところは、上述の目的に加えて、対象となる駆動装置が変わったとしても、ハードウエア的な構成は維持したままで、所定の設定データを変更するだけで対応することが可能なパルス出力装置を提供することにある。
【００３３】
この発明の他の目的とするところは、そのようなパルス出力装置を組み込むことにより、高速かつ微細制御を可能としたビルディングブロック型ＰＬＣの位置制御ユニットを提供することにある。
【００３４】
この発明のさらに他の目的並びに作用効果は、明細書の以下の記述を参照することにより、当業者であれば容易に理解される筈である。
【課題を解決するための手段】
【００３５】
上述の［発明が解決しようとする課題］は、以下の構成を有するパルス出力装置乃至位置制御ユニットにより解決することができると考えられる。
【００３６】
［基本構成］
すなわち、本発明のパルス出力装置は、先に図５〜図７を参照して説明したように、位置制御指令データを生成するＭＰＵシステム（１２１）と、一連の歩進用パルス列を含む歩進信号（ＰＳ）と歩進方向に対応する論理値を有する方向信号（ＤＳ）とに基づいてモータ等の駆動源を指定された方向へと歩進する駆動装置（２）との間に介在され、ＭＰＵシステム（１２１）から与えられる位置制御指令データに基づいて、それに対応する前記歩進信号（ＰＳ）と前記方向信号（ＤＳ）とを生成出力するパルス出力装置（一般的には、ワイヤードロジックＩＣであるが、場合によっては、ＦＰＧＡのようなプログラミング可能な素子であってもよい）であって、次の構成を有するものである。
【００３７】
すなわち、このパルス出力装置（１３）は、図１に示されるように、ＭＰＵシステム（１２１）に繋がるＭＰＵバス（１２３）に接続されて、ＭＰＵシステム（１２１）との間におけるインタフェースとして機能するＭＰＵ・Ｉ／Ｆ制御部（１３１）と、ＭＰＵ・Ｉ／Ｆ制御部（１３１）を介して前記ＭＰＵシステム（１２１）側から位置制御指令データを書き込み可能なレジスタを含む出力指示部（１３２）と、出力指示部（１３２）の前記レジスタに書き込まれた位置制御指令データに基づいて歩進信号（ＰＳ）と方向信号（ＤＳ）とを生成出力する出力部（１３３）とを有する。
【００３８】
出力指示部（１３２）は、前記位置制御指令データを書き込み可能な複数のレジスタとして、出力指示データを書き込むための出力指示レジスタ（１３２ａ）と、パルス間隔指定データ（Ｄ２）を書き込むためのパルス間隔指定レジスタ（１３２ｄ）と、目標位置までの相対距離に相当するパルス出力数指定データ（Ｄ１）及び目標位置の方向に相当する方向指定データ（Ｄ３）を書き込むためのパルス出力数指定レジスタ（１３２ｃ）及び方向指定レジスタ（１３２ｅ）、又は目標位置をその絶対位置で表す絶対位置指定データを書き込むための絶対位置指定レジスタ（図示せず）とを含み、かつ出力指示データ（Ｄ０）が出力指示レジスタ（１３２ａ）に書き込まれたタイミングに応答して、所定の出力指示源信号（Ｓ１´）を生成するように構成されている。
【００３９】
出力部（１３３）は、出力指示源信号（Ｓ１´）の生成タイミングに応答して、方向指定レジスタ（１３２ｅ）に格納された方向指定データ（Ｄ３）又は絶対位置指定レジスタ（図示せず）に格納された絶対位置指定データと現在位置とから求められた方向指定データで指定される歩進方向に対応する論理値を有する方向信号（ＤＳ）を生成する方向信号生成回路（１３３ａ）と、方向信号（ＤＳ）の反転タイミングに応答して微少幅パルスを出力する方向信号反転検出信号（Ｓ２）を生成する方向信号反転検出回路（１３３ｂ）と、方向信号反転検出信号（Ｓ２）の微少幅パルスに応答して、前記出力指示源信号（Ｓ１´）を所定のセットアップ時間分だけ遅延させることにより、出力指示信号（Ｓ１）を生成するタイマ回路（１３３ｃ）と、出力指示信号（Ｓ１）の生成タイミングに応答して、パルス出力数指定レジスタ（１３２ｃ）に格納されたパルス出力数指定データ（Ｄ１）又は前記絶対位置指定データと現在位置とから求められたパルス出力数指定データにより指定される数の歩進パルスを、パルス間隔指定レジスタ（１３２ｄ）に格納されたパルス間隔指定データ（Ｄ２）で指定されるパルス間隔で歩進信号（ＰＳ）中に生成する歩進信号生成回路（１３３ｄ）とを有する。
【００４０】
［基本構成の作用効果］
このような構成によれば、図４に示されるように、パルス出力数指定レジスタ（１３２ｃ）、パルス間隔指定レジスタ（１３２ｄ）に、それぞれ、パルス出力数指定データ（Ｄ１）、パルス間隔指定データ（Ｄ２）を書き込み（ステップ１０１）、方向指定レジスタ（１３２ｅ）に方向指定データ（Ｄ３）を書き込み（ステップ１０２）、最後に、出力指示レジスタ（１３２ａ）に出力指示データ（Ｄ０）を書き込みさえすれば、方向指示源信号（Ｓ１´）は、方向信号（ＤＳ）中に論理値反転が生じた場合に限り、タイマ回路（１３３ｃ）の選択的タイマ機能により遅延されて、出力指示信号（Ｓ１）となり、この出力指示信号（Ｓ１）に応答して、歩進信号（ＰＳ）の生成が行われる。
【００４１】
したがって、上述のパルス出力装置（１３）によれば、ファームウエアの側におけるセットアップタイムに関する時間管理を要することなく、方向信号（ＤＳ）中において論理値反転が生じたときに限り、その論理値反転タイミングと歩進パルス列の出力開始タイミングとの間に、正確な値を有するセットアップタイムを設けることが可能となる。
【００４２】
［変形例１］
出力指示部（１３２）は、セットアップ時間指定データ（Ｄ４）を書き込むためのセットアップ時間指定レジスタ（１３２ｂ）をさらに含み、出力部（１３３）のタイマ回路（１３３ｃ）は、方向信号反転検出信号（Ｓ２）の微少幅パルスに応答して、セットアップ時間指定レジスタに格納されたセットアップ時間指定データ（Ｄ４）を読み込むことにより、所定のセットアップ時間を更新するものであってもよい。
【００４３】
［変形例１の作用効果］
このような構成によれば、対象となる駆動装置が変わったとしても、その駆動装置に合わせて、セットアップ時間指定データ（Ｄ１）を予めセットアップ時間指定レジスタ（１３２ｂ）に書き込んでおきさえすれば、出力部（１３３）のタイマ回路（１３３ｃ）は、方向信号反転検出信号（Ｓ２）の微少幅パルスに応答して、セットアップ時間指定レジスタに格納されたセットアップ時間指定データ（Ｄ１）を読み込むことにより、所定のセットアップ時間を更新するから、駆動装置が変わったとしても、ハードウエア的な構成は維持したままで、所定の設定データを変更するだけで対応することが可能となる。
【００４４】
［応用例］
上述の基本構成並びに変形例１にかかるパルス出力装置は、ビルディングブロック型ＰＬＣの位置制御ユニットに応用することができる。すなわち、この位置制御ユニットは、ＣＰＵユニット（１１）や入出力ユニット等と共に使用されるビルディングブロック型ＰＬＣ（１２）の１要素ユニットであって、以下の構成を有するものである。
【００４５】
すなわち、この位置制御ユニットは、ＣＰＵユニット（１１）に繋がる内部バス（１２３）に接続が可能なＭＰＵシステム（１２１）と、ＭＰＵシステム（１２１）から位置制御指令データが与えられるパルス出力ＡＳＩＣ（１２２）とを含んでいる。
【００４６】
ＭＰＵシステム（１２１）は、前記ＣＰＵユニットから受け取った制御指令を解析する指令解析処理部（Ｐ１）と、前記指令解析処理部における解析の結果として得られた所定の指令単位系で表現された目標位置に基づいて、現在位置から目標位置に至る速度プロファイルの各時分割瞬時値に相当する一連の速度を算出し、所定のパルス単位系で表現された一連の移動量データとして時系列的に出力する単位変換機能付きの位置制御演算処理部（Ｐ２，Ｐ３）と、前記単位変換機能付きの位置制御演算処理部（Ｐ２，Ｐ３）から時系列的に出力される一連の移動量データのそれぞれに基づいて、当面の目標位置データと速度データとを対として次々と決定し、それらの決定された各データ対（目標位置データと速度データ）に基づいて、パルス出力ＡＳＩＣ１２２に対して必要な指令を与えるパルス出力指令処理部（Ｐ４）とを含んでいる。
【００４７】
そして、パルス出力装置としては、基本構成並びに変形例１〜４のいずれかに記載のパルス出力装置（１３）が使用されている。
【００４８】
［応用例の作用効果］
この位置制御ユニットによれば、位置制御指令データを生成するＭＰＵシステムと、一連の歩進用パルス列を含む歩進信号（ＰＳ）と歩進方向に対応する論理値を有する方向信号（ＤＳ）とに基づいてモータ等の駆動源を指定された方向へと歩進する駆動装置との間に、本発明のパルス出力装置を介在することにより、当該位置制御ユニットにおける制御精度や使い勝手を向上させることが可能となる。
【発明の効果】
【００４９】
本発明のパルス出力装置によれば、ファームウエアの側におけるセットアップタイムに関する時間管理を要することなく、方向信号ＤＳ中において論理値反転が生じたときに限り、その論理値反転タイミングと歩進パルス列の出力開始タイミングとの間に、正確な値を有するセットアップタイムを設けることが可能となる。
【発明を実施するための最良の形態】
【００５０】
以下に、本発明が適用されたパルス出力ＡＳＩＣの好適な実施の一形態を添付図面を参照しながら詳細に説明する。
【００５１】
本発明が適用されたパルス出力ＡＳＩＣの構成図が図１に示されている。このパルス出力ＡＳＩＣ１３は、先に図５〜図８を参照して説明したように、位置制御指令データを生成するＭＰＵシステム１２１と、一連の歩進用パルス列を含む歩進信号ＰＳと歩進方向に対応する論理値を有する方向信号ＤＳとに基づいてモータ等の駆動源を指定された方向へと歩進するモータ駆動装置２との間に介在され、ＭＰＵシステム１２１から与えられる位置制御指令データに基づいて、それに対応する歩進信号ＰＳと方向信号ＤＳとを生成出力するものである。
【００５２】
同パルス出力ＡＳＩＣ１３は、ＭＰＵシステム１２１に繋がるＭＰＵバス１２３に接続されて、ＭＰＵシステム１２１との間におけるインタフェースとして機能するＭＰＵ・Ｉ／Ｆ制御部１３１と、ＭＰＵ・Ｉ／Ｆ制御部１３１を介してＭＰＵシステム１２１側から位置制御指令データを書き込み可能なレジスタを含む出力指示部１３２と、出力指示部１３２の前記レジスタに書き込まれた位置制御指令データに基づいて歩進信号ＰＳと方向信号ＤＳとを生成出力する出力部１３３とを含んで構成される。
【００５３】
出力指示部１３２は、前記レジスタとして、出力指示データＤ０を格納するための出力指示レジスタ１３２ａと、セットアップ時間指定データＤ４を書き込むためのセットアップ時間指定レジスタ１３２ｂと、パルス出力数指定データＤ１を書き込むためのパルス出力数指定レジスタ１３２ｃと、パルス間隔指定データＤ２を格納するためのパルス間隔指定レジスタ１３２ｄと、方向指定データを書き込むための方向指定レジスタ１３２ｅとを含み、かつ出力指示データＤ０が出力指示レジスタ１３２ａに書き込まれたタイミングに応答して、所定の出力指示源信号Ｓ１´を生成するように構成されている。
【００５４】
出力部１３３は、方向信号生成回路１３３ａと、方向信号反転検出回路１３３ｂと、タイマ回路１３３ｃと、歩進信号生成回路１３３ｄとを含んで構成されている。
【００５５】
方向信号生成回路１３３ａは、出力指示源信号Ｓ１´の発生タイミングに応答して、方向指定レジスタ１３２ｅに書き込まれた方向指定データＤ３で指定される歩進方向に対応する論理値を有する方向信号ＤＳを出力する。
【００５６】
方向信号反転検出回路１３３ｂは、方向信号ＤＳの論理値が反転されるタイミングを検出し、その検出タイミングに応答して微少幅パルス信号となる方向信号反転検出信号Ｓ２を生成する。
【００５７】
タイマ回路１３３ｃは、方向信号反転検出信号Ｓ２が到来したときに限り、セットアップ時間指定レジスタ１３２ｂからセットアップ時間指定データＤ４を読み出すと共に、その読み出されたセットアップ時間指定データＤ４によって、セットアップ時間を更新し、その更新されたセットアップ時間だけ、出力指示源信号Ｓ１´を遅延させたのち、これを出力指示信号Ｓ１として出力する。
【００５８】
歩進信号生成回路１３３ｄは、出力指示信号Ｓ１の生成タイミングに応答して、パルス出力数指定レジスタ１３２ｃに格納されたパルス出力数指定データＤ２により指定される数の歩進パルスを、パルス間隔指定レジスタ１３２ｄに格納されたパルス間隔指定データＤ２で指定されるパルス間隔で歩進信号ＰＳ中に生成する。
【００５９】
図１に示されるタイマ回路１３３ｃの詳細構成図が、図２にロジックシンボルを用いて概略的に示されている。
【００６０】
同図において、残時間レジスタ１３３ｃ−３のＤ入力には、同レジスタのＱ出力を「−１」減算器１３３ｃ−２にて減算した値（Ｑ出力−１）又はセットアップ時間データＤ４が、切替器１３３ｃ−１を介して択一的に入力される。この切替器１３３ｃ−１は、方向信号反転検出信号Ｓ２により切替制御される。
【００６１】
方向信号反転検出信号Ｓ２を生成する方向信号反転検出回路１３３ｂの詳細構成図が図３に示されている。同図に示されるように、同回路１３３ｂは、方向信号ＤＳを２系統に分岐すると共に、一方には微少遅延素子１３３ｂ−１を介在させ、しかるのち、両系統の信号をＥＯＲゲート１３３ｂ−２に供給するきとにより、両者の不一致期間に対応して微少幅パルスとなる方向信号反転検出信号を生成するようにしたものである。
【００６２】
残時間レジスタ１３３ｃ−３のＱ出力は、比較器１３３ｃ−６において、Ａｌｌ“０”と比較され、両者が一致すると、比較器１３３ｃ−６からは、一致信号が出力されることとなる。
【００６３】
残時間レジスタ１３３ｃ−３のＥ（イネーブル）入力には、ＯＲゲート１３３ｃ−４を介して、方向信号反転検出信号Ｓ２又は上述の一致信号の反転信号が供給される。
【００６４】
ＲＳフリップフロップ１３３ｃ−５のＳ（セット）入力には、出力指示源信号Ｓ１´が入力され、同フリップフロップ１３３ｃ−５のＲ（リセット）入力には、上述の一致信号がそのまま入力されている。
【００６５】
出力ゲートとして機能するＡＮＤゲート１３３ｃ−７は、ＲＳフリップフロップ１３３ｃ−５のＱ出力で開閉制御され、上述の一致信号を通過させて、出力指示信号Ｓ１として出力する。
【００６６】
したがって、残時間レジスタ１３３ｃ−３には、方向信号反転検出信号Ｓ２の中の微少幅パルスに応答して、セットアップ時間指定データＤ４が読み込まれる。こうして読み込まれたセットアップ時間指定データＤ４は、「−１」減算器１３３ｃ−２の作用により減算されてゆき、セットアップ時間相当の時間が経過すると、ＡＮＤゲート１３３ｃ−７の一方の入力に一致信号が供給される。
【００６７】
ＡＮＤゲート１３３ｃ−７の他方の入力には、ＲＳフリップフロップのＱ出力が供給され、このＱ出力は、出力指示源信号Ｓ１´の立ち上がりでセットされている。そのため、上述の一致信号がＡＮＤゲート１３３ｃ−７を通過することにより、出力指示信号Ｓ１が生成される。
【００６８】
そして、前述のように、歩進信号生成回路１３３ｄは、出力指示信号Ｓ１の生成タイミングに応答して、パルス出力数指定レジスタ１３２ｃに格納されたパルス出力数指定データＤ２により指定される数の歩進パルスを、パルス間隔指定レジスタ１３２ｄに格納されたパルス間隔指定データＤ２で指定されるパルス間隔で歩進信号ＰＳ中に生成する。
【００６９】
そのため、この例によれば、図４に示されるように、パルス出力数指定レジスタ１３２ｃ、パルス間隔指定レジスタ１３２ｄに、それぞれ、パルス出力数指定データＤ１、パルス間隔指定データＤ２を書き込み（ステップ１０１）、方向指定レジスタ１３２ｅに方向指定データＤ３を書き込み（ステップ１０２）、最後に、出力指示レジスタ１３２ａに出力指示データＤ０を書き込みさえすれば、方向指示源信号Ｓ１´は、方向信号ＤＳ中に論理値反転が生じた場合に限り、タイマ回路１３３ｃの選択的タイマ機能により遅延されて、出力指示信号Ｓ１となり、この出力指示信号Ｓ１に応答して、歩進信号ＰＳの生成が行われる。
【００７０】
したがって、上述のパルス出力ＡＳＩＣ１３によれば、ファームウエアの側におけるセットアップタイムに関する時間管理を要することなく、方向信号ＤＳ中において論理値反転が生じたときに限り、その論理値反転タイミングと歩進パルス列の出力開始タイミングとの間に、正確な値を有するセットアップタイムを設けることが可能となる。
【００７１】
また、出力指示部１３２は、セットアップ時間指定データＤ４を書き込むためのセットアップ時間指定レジスタ１３２ｂをさらに含み、出力部１３３のタイマ回路１３３ｃは、方向信号反転検出信号Ｓ２の微少幅パルスに応答して、セットアップ時間指定レジスタに格納されたセットアップ時間指定データ（Ｄ４）を読み込むことにより、所定のセットアップ時間を更新する。
【００７２】
そのため、対象となる駆動装置が変わったとしても、その駆動装置に合わせて、セットアップ時間指定データＤ１を予めセットアップ時間指定レジスタ１３２ｂに書き込んでおきさえすれば、出力部１３３のタイマ回路１３３ｃは、方向信号反転検出信号Ｓ２の微少幅パルスに応答して、セットアップ時間指定レジスタに格納されたセットアップ時間指定データＤ１を読み込むことにより、所定のセットアップ時間を更新するから、駆動装置が変わったとしても、ハードウエア的な構成は維持したままで、所定の設定データを変更するだけで対応することが可能となる。
【００７３】
なお、以上の図示例にあっては、目標位置を指定するための手法として、パルス出力数指定レジスタ１３２ｃに格納されたパルス出力数指定データＤ１と方向指定レジスタ１３２ｅに格納された方向指定データＤ３を使用する相対位置指定方式を用いたが、それに代えて、目標位置をその絶対位置で表す絶対位置指定データを書き込むための絶対位置指定レジスタを出力指示部１３２に設ける一方、出力部１３３には、絶対位置指定レジスタに格納された絶対位置指定データと現在位置とから方向指定データを求める一方、絶対位置指定データと現在位置とからパルス出力数指定データを求める絶対位置指定方式を採用することもできる。
【００７４】
［応用例］
上述の第１乃至第４実施形態にかかるパルス出力ＡＳＩＣ１３は、ビルディングブロック型ＰＬＣ１の位置制御ユニット１２に応用することができる。すなわち、この位置制御ユニット１２は、図６及び図７に示されるように、ＣＰＵユニット１１や入出力ユニット等と共に使用されるビルディングブロック型ＰＬＣ１の１要素ユニットであって、以下の構成を有するものである。
【００７５】
すなわち、この位置制御ユニット１２は、図６に示されるように、ＣＰＵユニット１１に繋がる内部バス１２３に接続が可能なＭＰＵシステム１２１と、ＭＰＵシステム１２１から位置制御指令データが与えられるパルス出力ＡＳＩＣ１３（従来例の１２２に相当）とを含んでいる。
【００７６】
ＭＰＵシステム１２１は、図７に示されるように、ＣＰＵユニット１１から受け取った制御指令を解析する指令解析処理部Ｐ１と、指令解析処理部における解析の結果として得られた所定の指令単位系で表現された目標位置に基づいて、現在位置から目標位置に至る速度プロファイルの各時分割瞬時値に相当する一連の速度を算出し、所定のパルス単位系で表現された一連の移動量データとして時系列的に出力する単位変換機能付きの位置制御演算処理部Ｐ２，Ｐ３と、単位変換機能付きの位置制御演算処理部Ｐ２，Ｐ３から時系列的に出力される一連の移動量データのそれぞれに基づいて、当面の目標位置データと速度データとを対として次々と決定し、それらの決定された各データ対（目標位置データと速度データ）に基づいて、パルス出力ＡＳＩＣ１３（１２２に相当）に対して必要な指令を与えるパルス出力指令処理部Ｐ４とを含んでいる。そして、パルス出力ＡＳＩＣ１３としては、上述のパルス出力ＡＳＩＣ１３のいずれかが採用されている。
【００７７】
［応用例の作用効果］
この位置制御ユニットによれば、位置制御指令データを生成するＭＰＵシステムと、一連の歩進用パルス列を含む歩進信号ＰＳと歩進方向に対応する論理値を有する方向信号ＤＳとに基づいてモータ等の駆動源を指定された方向へと歩進する駆動装置との間に、本発明のパルス出力ＡＳＩＣ介在することにより、当該位置制御ユニットにおける制御精度や使い勝手を向上させることが可能となる。
【産業上の利用可能性】
【００７８】
本発明が適用されたパルス出力ＡＳＩＣは、例えば、ビルディングブロック型ＰＬＣの一要素ユニットである位置制御ユニットにおいて、位置制御指令データを生成するＭＰＵシステムと、一連の歩進用パルス列を含む歩進信号（ＰＳ）と歩進方向に対応する論理値を有する方向信号（ＤＳ）とに基づいてモータ等の駆動源を指定された方向へと歩進する駆動装置との間に介在することにより、当該位置制御ユニットにおける制御精度や使い勝手を向上させることが可能となる。
【図面の簡単な説明】
【００７９】
【図１】本発明が適用されたパルス出力ＡＳＩＣの構成図である。
【図２】タイマ回路の詳細構成図である。
【図３】方向信号反転検出回路の詳細構成図である。
【図４】本発明が適用されたパルス出力ＡＳＩＣ使用時におけるＭＰＵ処理を示すフローチャートである。
【図５】位置制御ユニットを含むＰＬＣの応用例を示す模式図である。
【図６】本発明が適用されたパルス出力ＡＳＩＣを含む位置制御ユニットの全体構成図である。
【図７】位置制御ユニットを含むＰＬＣ全体の詳細構成図である。
【図８】位置制御ユニット内のＭＰＵ処理の説明図である。
【図９】従来のパルス出力ＡＳＩＣの２つの例を示す構成図である。
【図１０】従来の従来のパルス出力ＡＳＩＣ使用時におけるＭＰＵ処理を示すフローチャートである。
【図１１】パルス出力ＡＳＩＣの出力信号とカウント値（想定現在位置）との関係を示す説明図である。
【符号の説明】
【００８０】
１        ＰＬＣ
２        モータ駆動装置
３        モータ
４ａ      上部スプロケット
４ｂ      下部スプロケット
５        チェーン
６        昇降ベース
７        昇降ガイド
１１      ＣＰＵユニット
１２      位置制御ユニット
１３      パルス出力ＡＳＩＣ（本発明）
１２１    ＭＰＵシステム
１２１ａ  ＭＰＵ
１２１ｂ  ＲＯＭ
１２１ｃ  ＲＡＭ
１２２    パルス出力ＡＳＩＣ（従来例）
１２３    内部バス
１２４    バスＩ／Ｆ部
１３１    ＭＰＵ・Ｉ／Ｆ制御部
１３２    出力指示部
１３２ａ  出力指示レジスタ
１３２ｂ  セットアップ時間指定レジスタ
１３２ｃ  パルス出力数指定レジスタ
１３２ｄ  パルス間隔指定レジスタ
１３２ｅ  方向指定レジスタ
１３３    出力部
１３３ａ  方向信号生成回路
１３３ｂ  方向信号反転検出回路
１３３ｃ  タイマ回路
１３３ｄ  歩進信号生成回路
Ｐ１      指令解析処理部
Ｐ２      単位変換処理部
Ｐ３      位置制御演算処理部
Ｐ４      パルス出力指令処理部
１２２１    ＭＰＵ・Ｉ／Ｆ制御部
１２２２    出力指示部
１２２２ａ  出力指示レジスタ
１２２２ｂ  パルス出力数指定レジスタ
１２２２ｃ  パルス間隔指定レジスタ
１２２２ｄ  方向指定レジスタ
１２２３    出力部
１２２３ａ  歩進信号生成回路
１２２３ｂ  方向信号生成回路
１２２４    遅延回路
Ｓ１´    出力指示源信号
Ｓ１      出力指示信号
Ｓ２      方向信号反転検出信号
Ｄ０      出力指示データ
Ｄ１      パルス出力数指定データ
Ｄ２      パルス間隔指定データ
Ｄ３      方向指定データ
Ｄ４      セットアップ時間指定データ
Ｓ１      出力指示信号
Ｓ１´    出力指示源信号
Ｓ２      方向信号反転検出信号
【図１】
2010140314.tif 000003
【図２】
2010140314.tif 000004
【図３】
2010140314.tif 000005
【図４】
2010140314.tif 000006
【図５】
2010140314.tif 000007
【図６】
2010140314.tif 000008
【図７】
2010140314.tif 000009
【図８】
2010140314.tif 000010
【図９】
2010140314.tif 000011
【図１０】
2010140314.tif 000012
【図１１】
2010140314.tif 000013