(57)【要約】      （修正有）【課題】発光ダイオードの製造ばらつきまたは温度特性に起因した無駄な消費電力を削減する。【解決手段】発光ダイオード制御装置１０は、発光ダイオード１３のアノードに電圧を供給するための電圧源回路３３と、発光ダイオード１３のカソードに選択的に電流を供給する電流源回路３４と、電流源回路３４に接続された発光ダイオード１３のカソード電圧と第１の基準電圧とを比較する第１の電圧検出回路３６と、カソード電圧と第１の基準電圧よりも低い第２の基準電圧とを比較する第２の電圧検出回路３７と、電圧源回路３４が供給する電圧の電圧値を制御する電圧制御回路３２，３５とを含む。そして、電圧制御回路３２，３５は、電圧源回路３４が供給する電圧が第１の基準電圧と第２の基準電圧との間になるように、電圧源回路３３を制御する。【選択図】図１
2010177531.tif 000002
【特許請求の範囲】
【請求項１】
発光ダイオードのアノードに電圧を供給するための電圧源回路と、
発光ダイオードのカソードに選択的に電流を供給する電流源回路と、
上記電流源回路に接続された発光ダイオードのカソード電圧と第１の基準電圧とを比較する第１の電圧検出回路と、
上記カソード電圧と上記第１の基準電圧よりも低い第２の基準電圧とを比較する第２の電圧検出回路と、
上記電圧源回路が供給する電圧の電圧値を制御する電圧制御回路と、
を含み、
上記電圧制御回路は、上記電圧源回路が供給する電圧が上記第１の基準電圧と上記第２の基準電圧との間になるように、上記電圧源回路を制御する、
発光ダイオード制御装置。
【請求項２】
上記電流源回路が、複数の発光ダイオードにそれぞれ電流を供給する複数の電流供給素子を含み、
上記第１の電圧検出回路が、上記電流源回路に接続された複数の発光ダイオードのカソード電圧をそれぞれ検出する複数の検出回路を含み、
上記第２の電圧検出回路が、上記複数のカソード電圧をそれぞれ検出する複数の検出回路を含み、
上記電圧制御回路は、上記第１の電圧検出回路が上記複数のカソード電圧の全てが上記第１の基準電圧よりも高いことを検出すると、上記電圧源回路の供給電圧を下げるように上記電圧源回路を制御し、上記第２の電圧検出回路が上記複数のカソード電圧の何れかが上記第２の基準電圧よりも低いことを検出すると、上記電圧源回路の供給電圧を上げるように上記電圧源回路を制御する、
請求項１に記載の発光ダイオード制御装置。
【請求項３】
上記カソード電圧と上記第１の基準電圧よりも高い第３の基準電圧とを比較する第３の電圧検出回路を更に含み、
上記電圧制御回路は、上記第１の電圧検出回路が上記カソード電圧が上記第１の基準電圧よりも高いことを検出すると、上記電圧源回路の供給電圧を下げるように上記電圧源回路を制御し、上記第２の電圧検出回路が上記カソード電圧が上記第２の基準電圧よりも低いことを検出すると、上記電圧源回路の供給電圧を上げるように上記電圧源回路を制御し、上記第３の電圧検出回路が上記カソード電圧が上記第３の基準電圧よりも高いことを検出すると、上記第２の電圧検出回路の検出結果を無視する、
請求項１に記載の発光ダイオード制御装置。
【請求項４】
上記複数のカソード電圧をそれぞれ上記第１の基準電圧よりも高い第３の基準電圧と比較する複数の検出回路を含む第３の電圧検出回路を更に含み、
上記電圧制御回路は、上記第３の電圧検出回路が上記複数のカソード電圧の何れかが上記第３の電圧よりも高いことを検出すると、上記第２の電圧検出回路の検出結果を無視する、
請求項２に記載の発光ダイオード制御装置。
【請求項５】
他の発光ダイオード制御装置に接続され、上記他の発光ダイオード制御装置へデータを送信するためのデータインターフェース部を更に含み、
上記データインターフェース部は、上記第３の電圧検出回路が上記カソード電圧が上記第３の基準電圧よりも高いことを検出すると、それを示すデータを送信する、
請求項３又は４に記載の発光ダイオード制御装置。
【請求項６】
上記電圧源回路は、予め設定された供給電圧で上記発光ダイオードの点灯を開始した後、供給電圧を調整する、
請求項１乃至５の何れかに記載の発光ダイオード制御装置。
【請求項７】
上記電圧制御回路は、
上記第１の電圧検出回路の検出結果に応じて値が更新される制御値を生成する制御値生成部と、
上記制御値をアナログ電圧へ変換するＤＡコンバータと、
を含み、
上記電圧源回路は、上記アナログ電圧に応じた電圧を供給する、
請求項１又は６の何れかに記載の発光ダイオード制御装置。
【請求項８】
上記電圧制御回路は、
上記制御値生成部が生成する制御値に、予め設定された値を加算して加算値を得る加算部と、
上記制御値生成部の制御値および上記加算部の加算値のいずれか一方を選択して上記ＤＡコンバータへ供給するセレクタと、
を更に含む、
請求項７に記載の発光ダイオード制御装置。
【請求項９】
上記電流源回路の電流供給を制御する発光制御部を更に含み、
上記発光制御部は、上記セレクタが上記加算値を選択した状態で、上記電流源回路に電流供給を開始させる、
請求項８に記載の発光ダイオード制御装置。
【請求項１０】
上記発光制御部は、受信した発光制御データに応じたデューティで、上記電流源回路に電流を供給させる、
請求項９に記載の発光ダイオード制御装置。
【請求項１１】
上記電圧制御回路は、
上記制御値生成部が生成する制御値に、予め設定された値を加算して加算値を得る複数の加算部と、
上記制御値生成部の制御値および上記複数の加算部の複数の加算値のいずれか１つを選択して上記ＡＤコンバータへ供給するセレクタと、
を更に含む
請求項７に記載の発光ダイオード制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード制御装置に関する。詳しくは、電圧源回路および電流源回路を用いて発光ダイオードの発光を制御する発光ダイオード制御装置に関する。
【背景技術】
【０００２】
特許文献１は、ＬＥＤ（Light Emitting Diode）表示装置を開示する。
特許文献１のＬＥＤ表示装置は、複数のＬＥＤ（以下、発光ダイオードという）が行列状に配列されたパネルと、複数の発光ダイオードとライン線で接続されたコモンドライバと、複数の発光ダイオードとロー線で接続された定電流ドライバ（定電流源）と、を有する（図１を参照）。
ライン線およびロー線により選択された発光ダイオードには、コモンドライバから電源電圧が供給され、定電流ドライバにより予め設定された定電流が流される。
【０００３】
このように電圧を印加した発光ダイオードの輝度は、発光ダイオードに流す電流値の大きさ（振幅）または通電時間により制御できる。
そのため、たとえば定電流源に接続した発光ダイオードに、デューティに応じて通電することで、発光ダイオードは、そのデューティに応じた輝度で発光できる。
【０００４】
なお、発光ダイオードは、アノードからカソードに向けて順方向に電流が流れて発光する。このとき、発光ダイオードは、順方向に電圧降下を生じる。したがって、電流値の大きさまたは通電時間に応じた輝度で発光ダイオードを発光させるためには、発光ダイオードに対して、発光ダイオードに生じる順方向の降下電圧以上の電圧を印加する必要がある。
また、複数の発光ダイオードが直列に接続された場合、その複数の発光ダイオードには、それら複数の発光ダイオードで生じる順方向の降下電圧の和以上の電圧を印加する必要がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２９２８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
発光ダイオードの降下電圧は、製造ばらつきにより、実際に製造した素子毎に異なる。また、発光ダイオードの温度特性も、実際に製造した素子毎に異なる。
そのため、ある発光ダイオードでは順方向の降下電圧が小さくなり、他の発光ダイオードでは順方向の降下電圧が大きくなる。
【０００７】
その結果、実際に製造するＬＥＤ表示装置では、順方向の降下電圧が最も大きくなる場合を想定し、その想定した電圧より大きい電源電圧をコモンドライバから発光ダイオードへ供給することになる。
【０００８】
その一方で、実際に製造するＬＥＤ表示装置では、発光ダイオードの順方向降下電圧が想定した電圧より小さくなる可能性がある。
そして、実際に使用した発光ダイオードの順方向降下電圧が小さい場合、発光ダイオードには、不必要に大きい電圧が印加されることになる。
また、この不必要に大きな電圧により、必要以上に余分な電力が消費される。ＬＥＤ表示装置には、余分な熱が発生する。
下記式１は、余分な電力の演算式である。式１において、Ｐ（Ｌｏｓｓ）は余分な消費電力、Ｖｆ（ｍａｘ）は製造ばらつきなどによる発光ダイオードの順方向降下電圧の最大値、Ｖｆ（ｍｉｎ）は発光ダイオードの順方向降下電圧の最小値、Ｎは直列に接続される発光ダイオードの個数、Ｉは発光ダイオードに流す電流値である。
【０００９】
Ｐ（Ｌｏｓｓ）  ＝（Ｖｆ（ｍａｘ）−Ｖｆ（ｍｉｎ））×Ｎ×Ｉ  ・・・式１
【００１０】
本発明は、発光ダイオードの製造ばらつきまたは温度特性に起因した無駄な消費電力を削減できる発光ダイオード制御装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の発光ダイオード制御装置は、発光ダイオードのアノードに電圧を供給するための電圧源回路と、発光ダイオードのカソードに選択的に電流を供給する電流源回路と、電流源回路に接続された発光ダイオードのカソード電圧と第１の基準電圧とを比較する第１の電圧検出回路と、カソード電圧と第１の基準電圧よりも低い第２の基準電圧とを比較する第２の電圧検出回路と、電圧源回路が供給する電圧の電圧値を制御する電圧制御回路とを含む。そして、電圧制御回路は、電圧源回路が供給する電圧が第１の基準電圧と第２の基準電圧との間になるように、電圧源回路を制御する。
【発明の効果】
【００１２】
本発明では、発光ダイオードの製造ばらつきまたは温度特性に起因した無駄な消費電力を削減することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る発光ダイオード制御装置の概略ブロック図である。
【図２】図１中のＤＡコンバータおよび電圧源回路の一例を示す回路図である。
【図３】図１中の電流源回路の一例を示す回路図である。
【図４】図１中の制御値生成系の回路の一例を示す回路図である。
【図５】図４中の各部の信号波形を示すタイミングチャートである。
【図６】図１の発光ダイオード制御装置でのアノード電圧制御の一例を示すタイミングチャートである。
【図７】本発明の第２実施形態に係る発光ダイオード制御装置の概略ブロック図である。
【図８】図７中の制御値生成系の回路の一例を示す回路図である。
【図９】本発明の第３実施形態に係る発光ダイオード制御装置の要部の概略ブロック図である。
【図１０】図９の各部の信号波形の一例を示すタイミングチャートである。
【図１１】図１の発光ダイオード制御装置での、図１０に対応する各部の信号波形の一例を示すタイミングチャートである。
【図１２】本発明の第４実施形態に係る発光ダイオード制御装置の要部の概略ブロック図である。
【図１３】本発明の第５実施形態に係る発光ダイオード制御装置の要部の概略ブロック図である。
【図１４】図１３中のデータインタフェイス回路の一例を示す概略ブロック図である。
【図１５】図１３の発光ダイオード制御装置を複数用いた発光システムの一例を示すシステム構成図である。
【図１６】図１５の発光システムの変形例を示すシステム構成図である。
【図１７】図１３の発光ダイオード制御装置の変形例の要部の概略ブロック図である。
【図１８】図１の発光ダイオード制御装置を、電源系を中心に書き直した概略ブロック図である。
【図１９】本発明の第６実施形態に係る発光ダイオード制御装置の要部の概略ブロック図である。
【図２０】本発明の第７実施形態に係る発光ダイオード制御装置の要部の概略ブロック図である。
【図２１】本発明の第８実施形態に係る発光ダイオード制御装置の概略ブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を、図面に関連付けて説明する。
なお、本発明は、以下の実施形態に限定されない。また、以下の実施形態は、適宜組み合わせてもよい。
【００１５】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る発光ダイオード制御装置１０の概略ブロック図である。図１の発光ダイオード制御装置１０は、集積回路１１、電源１２、および複数、たとえばｎ個の発光ダイオード１３ａ（１）〜１３ａ（ｎ）、１３ｂ（１）〜１３ｂ（ｎ）、１３ｃ（１）〜１３ｃ（ｎ）を有する。ここで、ｎは１以上の自然数である。
【００１６】
集積回路１１は、入出力端子として、電源端子２１、グランド端子２２、アノード端子２３、３個のカソード端子２４ａ、２４ｂ、２４ｃ、転送データ入力端子（ＳＩＮ）２６、転送クロック入力端子（ＳＣＫＩＮ）２７、転送データ出力端子（ＳＯＵＴ）２８、転送クロック出力端子（ＳＣＫＯＵＴ）２９を有する。
なお、転送データ入力端子２６、転送クロック入力端子２７、転送データ出力端子２８、転送クロック出力端子２９は、一対の端子で構成され、一対の端子に差動信号が入力されてもよい。
【００１７】
電源１２は、電源端子２１とグランド端子２２との間に接続される。そして、電源１２は、電源端子２１に対して、たとえば２４Ｖ（ボルト）の直流電圧としての電源電圧Ｖｃｃを印加する。なお、電源電圧Ｖｃｃは、１２Ｖ、４８Ｖなどでもよい。
【００１８】
複数の発光ダイオード１３ａ（１）〜１３ａ（ｎ）は、直列に接続される。複数の発光ダイオード１３ｂ（１）〜１３ｂ（ｎ）、および複数の発光ダイオード１３ｃ（１）〜１３ｃ（ｎ）も直列に接続される。これにより、ｎ個の発光ダイオードが直列に接続された３列の発光ダイオード列１４ａ、１４ｂ、１４ｃが形成される。
発光ダイオード列１４ａは、列の上端のアノードがアノード端子２３に接続され、列の下端のカソードがカソード端子２４ａに接続される。
発光ダイオード列１４ｂは、列の上端のアノードがアノード端子２３に接続され、列の下端のカソードがカソード端子２４ｂに接続される。
発光ダイオード列１４ｃは、列の上端のアノードがアノード端子２３に接続され、列の下端のカソードがカソード端子２４ｃに接続される。
【００１９】
以下、発光ダイオード１３ａ（１）〜１３ａ（ｎ）、１３ｂ（１）〜１３ｂ（ｎ）、１３ｃ（１）〜１３ｃ（ｎ）を総称して、発光ダイオード１３と記載する。
また、発光ダイオード列１４ａ、１４ｂ、１４ｃを総称して、発光ダイオード列１４と記載する。
また、カソード端子２４ａ、２４ｂ、２４ｃを総称して、カソード端子２４と記載する。
【００２０】
なお、発光ダイオード列１４ａ、１４ｂ、１４ｃに用いる複数の発光ダイオード１３は、同じ色に発光するものであっても、異なる色に発光するものであってもよい。たとえば３つの発光ダイオード列１４ａ、１４ｂ、１４ｃは、赤色に発光する列、青色に発光する列、および緑色に発光する列を組み合わせたものでもよい。また、１つの発光ダイオード列１４内で、複数の色の発光ダイオード１３が組み合わされていてもよい。
また、各発光ダイオード列１４の発光ダイオード１３の個数ｎは、発光ダイオード列１４ａ、１４ｂ、１４ｃの間で同じでも、異なっていてもよい。
【００２１】
また、集積回路１１のアノード端子２３は、２つ以上であってもよい。
カソード端子２４は、１つ、２つまたは４つ以上であってもよい。
そして、１つのアノード端子２３と１つのカソード端子２４との間に接続される発光ダイオード列１４の本数は、２本以上でもよい。
また、３個のカソード端子２４の一部に発光ダイオード列１４が接続され、残りのカソード端子２４に発光ダイオード列１４が接続されていなくてもよい。
【００２２】
さらに、アノード端子２３とカソード端子２４との間には、１つの発光ダイオード１３が接続されてもよい。
【００２３】
集積回路１１は、内部回路として、電源回路３１、ＤＡ（Digital to Analog）コンバータ（ＤＡＣ）３２、電圧源回路（ＶＡ＿ＳＯＵＲＣＥ）３３、電流源回路３４、出力電圧制御部（ＶＡ＿ＣＴＲＬ）３５、調整電圧検出回路３６、下限電圧検出回路３７、データインタフェイス部（ＤＡＴＡ＿Ｉ／Ｆ）４１、表示タイミング制御部（Ｔ＿ＣＴＲＬ）４２、発振器（ＯＳＣ）４３、リセット回路（ＲＳＴ）４４を有する。
【００２４】
電源回路３１は、電源端子２１に接続される。電源回路３１は、電源端子２１に入力される電源電圧Ｖｃｃから、内部電源電圧Ｖｄｄを生成する。
内部電源電圧Ｖｄｄは、ＤＡコンバータ３２、電流源回路３４、出力電圧制御部３５、調整電圧検出回路３６、および下限電圧検出回路３７、データインタフェイス部（Ｉ／Ｆ部）４１、表示タイミング制御部４２、発振器４３、リセット回路４４へ供給される。
【００２５】
図２は、図１中のＤＡコンバータ（ＤＡＣ）３２および電圧源回路（ＶＡ＿ＳＯＵＲＣＥ）３３の一例を示す回路図である。
【００２６】
ＤＡコンバータ（ＤＡＣ）３２は、電圧生成回路５１、ｍ個の抵抗素子５２−１〜５２−ｍ、ｍ個のトランジスタ５３−１〜５３−ｍ、およびセレクタ５４を有する。ここで、ｍは、２以上の自然数である。
ｍ個の抵抗素子５２−１〜５２−ｍは、直列に接続される。また、ｍ個の抵抗素子５２−１〜５２−ｍの全体は、電圧生成回路５１に接続される。
電圧生成回路５１および複数の抵抗素子５２の間の複数のノードＮ１〜Ｎｍは、ｍ個のトランジスタ５３−１〜５３−ｍのソースに接続される。
ｍ個のトランジスタ５３−１〜５３−ｍのゲートは、セレクタ５４に接続される。
ｍ個のトランジスタ５３−１〜５３−ｍのドレインは、ノードＮｏｕｔとして１つに接続される。ノードＮｏｕｔの電圧レベルが、ＤＡコンバータ３２の出力信号Ｓ３２の電圧レベルとなる。
【００２７】
そして、ＤＡコンバータ３２の電圧生成回路５１は、基準電圧Ｖ５１を生成する。
直列に接続されたｍ個の抵抗素子５２−１〜５２−ｍは、抵抗値の比率で基準電圧Ｖ５１を分圧する。これにより、複数のノードＮ２〜Ｎｍは、基準電圧Ｖ５１を分圧した電圧になる。
また、セレクタ５４には、制御値Ｄ３５が入力される。制御値Ｄ３５は、後述するように出力電圧制御部３５が生成したアノード電圧ＶＡの指令値である。
セレクタ５４は、制御値Ｄ３５に応じて、複数のトランジスタ５３−１〜５３−ｍの内の１つをオン状態に制御し、且つ残りのすべてのトランジスタ５３−１〜５３−ｍをオフ状態に制御する。セレクタ５４は、複数のノードＮ１〜Ｎｍから１つのノードを選択する。
これにより、ＤＡコンバータ３２は、制御値Ｄ３５に基づいてセレクタ５４が選択したノードの電圧を、アナログ電圧として出力する。このアナログ電圧は、参照電圧Ｖｒｅｆとして電圧源回路３３に入力される。
【００２８】
電圧源回路（ＶＡ＿ＳＯＵＲＣＥ）３３は、スイッチング電源であり、スイッチング制御回路６１、トランジスタ６２、コイル６３、ダイオード６６、コンデンサ６４、および２つの分圧用抵抗素子６５−１、６５−２を有する。電圧源回路３３は、アノード端子２３にアノード電圧ＶＡを出力する。
トランジスタ６２のドレインは電源端子２１に接続され、ソースはコイル６３の一方の端子とダイオード６６のカソードとに接続される。
ダイオード６６のアノードは、グランド端子２２に接続される。
コイル６３の他方の端子は、アノード端子２３に接続される。
コンデンサ６４は、アノード端子２３とグランド端子２２との間に接続される。
２つの分圧用抵抗素子６５−１、６５−２は、互いに直列に接続される。また、その全体は、アノード端子２３とグランド端子２２との間に接続される。
スイッチング制御回路６１は、トランジスタ６２のゲートを制御する。
【００２９】
電圧源回路３３において、アノード電圧ＶＡは、２つの分圧用抵抗素子６５−１、６５−２により分圧される。２つの分圧用抵抗素子６５−１、６５−２の間のノードＮ６５は、アノード電圧ＶＡを分圧した電圧Ｖ６５となる。
【００３０】
スイッチング制御回路６１は、ノードＮ６５の分圧電圧Ｖ６５とＤＡコンバータ３２の出力信号Ｓ３２の電圧（参照電圧Ｖｒｅｆ）とを比較し、その比較結果に応じてトランジスタ６２のゲートをスイッチング制御する。
そして、たとえばＤＡコンバータ３２の出力信号Ｓ３２の電圧（参照電圧Ｖｒｅｆ）より分圧電圧Ｖ６５が低い場合、アノード端子２３に供給される電流が増えるように、トランジスタ６２のＯＮ／ＯＦＦのデューティ比を制御する。
一方、ＤＡコンバータ３２の出力信号Ｓ３２の電圧（参照電圧Ｖｒｅｆ）より分圧電圧Ｖ６５が高い場合、アノード端子２３に供給される電流が減るように、トランジスタ６２のＯＮ／ＯＦＦのデューティ比を制御する。  
【００３１】
このように電圧源回路３３は、アノード電圧ＶＡを分圧した電圧Ｖ６５が、ＤＡコンバータ３２の出力電圧（参照電圧Ｖｒｅｆ）と等しくなるように、コンデンサ６４を充電する。
そして、電圧源回路３３は、下記式２のアノード電圧ＶＡを、アノード端子２３へ出力する。下記式２において、Ｒ１は、分圧用抵抗素子６５−１の抵抗値、Ｒ２は分圧用抵抗素子６５−２の抵抗値、Ｖ６５は分圧電圧Ｖ６５である。
【００３２】
ＶＡ  ＝  （Ｒ１＋Ｒ２）×Ｖ６５÷Ｒ２  ・・・式２
【００３３】
図３は、図１中の電流源回路３４の一例を示す回路図である。
電流源回路３４は、３つのカソード端子２４ａ、２４ｂ、２４ｃと、表示タイミング制御部４２とに接続される。
【００３４】
電流源回路３４は、図３に示すように、基本的にカレントミラー回路として構成され、１つのＮＰＮトランジスタ７１、電流出力トランジスタとしての３個のＮＰＮトランジスタ７２〜７４、トランジスタ７２〜７４をオン状態にする３個のオン・トランジスタ７５―１、７５−２、７５−３、およびトランジスタ７２〜７４をオフ状態にする３個のオフ・トランジスタ７６−１、７６−２、７６−３を有する。
すなわち、電流源回路３４は、オン・オフ機能付きの電流源回路３４である。なお、電流出力トランジスタ７２〜７４は、カソード端子２４と同数であればよい。
【００３５】
トランジスタ７１は、コレクタが電流源Ｉに接続され、エミッタがグランド端子２２に接続され、ベースがコレクタに接続される。したがって、トランジスタ７１は、ダイオードとして機能する。
【００３６】
トランジスタ７２〜７４は、それぞれのコレクタが３つのカソード端子２４ａ，２４ｂ，２４ｃに接続され、エミッタがグランド端子２２に接続され、それぞれのベースが３つのオン・トランジスタ７５−１〜７５−３のドレインに接続される。
オン・トランジスタ７５−１〜７５−３のソースは、ダイオードとして機能するトランジスタ７１のベースの接続されたノードＮ７１に接続される。
また、オフ・トランジスタ７６−１〜７６−３は、それぞれのドレインがトランジスタ７２〜７４のベースに接続されたノードＮ７２、Ｎ７３、Ｎ７４に接続され、ソースはグランド端子２２に接続される。
【００３７】
したがって、たとえばオン・トランジスタ７５−１のゲートがハイレベルに制御されてオン・トランジスタ７５−１がオン状態となり、且つオフ・トランジスタ７６−１のゲートがローレベルに制御されてオフ・トランジスタ７６−２がオフ状態になると、トランジスタ７２のベースＮ７２は、オン・トランジスタ７５を介して、ダイオードとして機能するトランジスタ７１のベースＮ７１に接続される。
これにより、トランジスタ７２とトランジスタ７１とのカレントミラー回路が形成される。
そして、トランジスタ７２のコレクタおよびカソード端子２４ａには、ダイオードとして機能するトランジスタ７１のコレクタ電流Ｉｒｅｆと同じ電流Ｉａ、またはコレクタ電流Ｉｒｅｆを逓倍した電流Ｉａが流れる。
【００３８】
逆に、オン・トランジスタ７５−１のゲートがローレベルに制御されてオン・トランジスタ７５−１がオフ状態となり、且つオフ・トランジスタ７６−１のゲートがハイレベルに制御されてオフ・トランジスタ７６−１がオン状態になると、トランジスタ７２のベースＮ７２は、オフ・トランジスタ７６−１を介してプルダウンされる。
このプルダウンにより、トランジスタ７２はオフ状態になる。
また、トランジスタ７２のコレクタおよびカソード端子２４ａには、電流Ｉａが流れない。
【００３９】
なお、オン・トランジスタ７５−２およびオフ・トランジスタ７６−２のオン・オフ制御状態とトランジスタ７３のコレクタおよびカソード端子２４ｂの電流Ｉｂとの関係、およびオン・トランジスタ７５−３およびオフ・トランジスタ７６−３のオン・オフ制御状態とトランジスタ７４のコレクタおよびカソード端子２４ｃの電流Ｉｃとの関係も同様である。
このように定電流源回路３４は、３組のカレントミラーとして構成される定電流源３４ａ、３４ｂ、３４ｃとして機能する。
【００４０】
また、このように発光ダイオード列１４の上端の発光ダイオード１３ａ（１）のアノードに電圧源回路３３を接続し、下端の発光ダイオード１３ａ（ｎ）のカソードにオン・オフ機能付きの電流源回路３４を接続することで、安定して高速に発光ダイオード１３に流れる電流をオン・オフすることができるので、発光ダイオード１３を安定して高速に点滅させることができる。
【００４１】
図４は、図１中の制御値生成系の回路の一例を示す回路図である。
図４には、図１中の調整電圧検出回路（ＶＨ＿ＤＴＣＴ）３６、下限電圧検出回路（ＶＬ＿ＤＴＣＴ）３７、出力電圧制御部（ＶＡ＿ＣＴＲＬ）３５が描画されている。
【００４２】
調整電圧検出回路（ＶＨ＿ＤＴＣＴ）３６は、電圧生成回路８１、３個のコンパレータ８２−１、８２−２、８２−３およびアンド回路８３を有する。
【００４３】
調整電圧検出回路３６の電圧生成回路８１は、たとえば電流源回路３４のトランジスタ７１、７２、７３のベース電圧（以下、制御端子（ノードＮ７２〜Ｎ７４）の電圧ともいう）Ｖ７１、Ｖ７２、Ｖ７３よりも少し高い電圧を生成すればよい。通電時の制御端子Ｎ７２〜Ｎ７４の電圧は、たとえば約０．７Ｖ程度である。そのため、電圧生成回路８１は、たとえば１．１Ｖの調整基準電圧Ｖ８１を生成すればよい。
【００４４】
調整電圧検出回路３６のコンパレータ８２−１〜８２−３は、カソード端子２４ａ〜２４ｃと同数であればよい。
コンパレータ８２−１〜８２−３の反転入力端子は、電圧生成回路８１に共通に接続される。非反転入力端子は、別々のカソード端子２４ａ〜２４ｃに接続される。
コンパレータ８２−１〜８２−３は、それぞれに入力されるカソード電圧ＶＫａ〜ＶＫｃが調整基準電圧Ｖ８１より高い場合、ハイレベルの信号を出力し、低い場合、ローレベルの信号を出力する。
【００４５】
調整電圧検出回路３６のコンパレータ８２−１〜８２−３は、アンド回路８３に接続される。
アンド回路８３は、３個のコンパレータ８２−１〜８２−３のすべての出力信号がハイレベルである場合、ハイレベルの信号を出力し、それ以外の場合、ローレベルの信号を出力する。
【００４６】
そのため、調整電圧検出回路３６は、３つのカソード電圧ＶＫａ〜ＶＫｃのすべてが調整基準電圧Ｖ８１（たとえば１．１Ｖ）より高い場合、ハイレベルの信号Ｓ３６を出力する。
また、調整電圧検出回路３６は、３つのカソード電圧ＶＫａ〜ＶＫｃのいずれか１つでも調整基準電圧Ｖ８１（たとえば１．１Ｖ）より低い場合、ローレベルの信号Ｓ３６を出力する。
【００４７】
下限電圧検出回路（ＶＬ＿ＤＴＣＴ）３７は、電圧生成回路９１、３個のコンパレータ９２−１、９２−２、９２−３およびオア回路９３を有する。
【００４８】
下限電圧検出回路３７の電圧生成回路９１は、たとえば電流源回路３４の制御端子の電圧Ｖ７２〜Ｖ７４と、調整基準電圧Ｖ８１との間となる電圧Ｖ９１を生成すればよい。
通電時の電流源回路３４の制御端子の電圧Ｖ７２〜Ｖ７４は、たとえば０．７Ｖ程度である。
また、調整基準電圧Ｖ８１はたとえば約１．１Ｖである。
この場合、電圧生成回路９１は、たとえば０．９Ｖの下限基準電圧Ｖ９１を生成すればよい。
【００４９】
下限電圧検出回路３７のコンパレータ９２−１〜９２−３は、カソード端子２４ａ〜２４ｃと同数であればよい。
コンパレータ９２−１〜９２−３の非反転入力端子は、電圧生成回路９１に共通に接続される。反転入力端子はそれぞれ、カソード端子２４ａ〜２４ｃに接続される。
コンパレータ９２−１〜９２−３はそれぞれ、カソード電圧ＶＫａ〜ＶＫｃが下限基準電圧Ｖ９１より低い場合、ハイレベルの信号を出力し、高い場合、ローレベルの信号を出力する。
【００５０】
下限電圧検出回路３７のコンパレータ９２−１〜９２−３は、オア回路９３に接続される。
オア回路９３は、３個のコンパレータ９２のすべての出力信号がローレベルである場合、ローレベルの信号を出力し、それ以外の場合、ハイレベルの信号を出力する。
【００５１】
そのため、下限電圧検出回路３７は、３つのカソード電圧ＶＫａ〜ＶＫｃの少なくとも１つが下限基準電圧Ｖ９１（たとえば０．９Ｖ）より低い場合、ハイレベルの信号Ｓ３７を出力する。
また、下限電圧検出回路３７は、３つのカソード電圧ＶＫａ〜ＶＫｃのすべてが下限基準電圧Ｖ９１（たとえば０．９Ｖ）より高い場合、ローレベルの信号Ｓ３７を出力する。
【００５２】
出力電圧制御部（ＶＡ＿ＣＴＲＬ）３５は、標準値レジスタ１０１、およびアップダウンカウンタ１０２を有する。
【００５３】
標準値レジスタ１０１は、制御値を記憶する。
標準値レジスタ１０１に記憶される制御値は、すべての発光ダイオード列１４に対して、発光に必要となる電流Ｉａ〜Ｉｃを流すことができるアノード電圧ＶＡに対応する値とされる。
特に、標準値レジスタ１０１に記憶される制御値は、発光ダイオード１３の製造ばらつき、環境温度（または動作温度範囲）により降下電圧が変動したとしても、発光に必要となる電流Ｉａ〜Ｉｃを流すことができるアノード電圧ＶＡに対応する値とされればよい。
そして、具体的にはたとえば、標準値レジスタ１０１は、３列の発光ダイオード列１４に発生する最大の電圧降下に、電流源回路３４の制御端子の電圧Ｖ７２〜Ｖ７４を加えたアノード電圧ＶＡに対応する制御値を記憶すればよい。
なお、このアノード電圧ＶＡにさらに電圧マージンを加えた電圧に対応する制御値を、標準値レジスタ１０１に記憶させてもよい。
【００５４】
１つの発光ダイオード列１４に発生する最大の電圧降下は、たとえば下記式３で演算できる。
式３において、Ｖｆ（ｍａｘ）は製造ばらつきや環境温度（動作温度範囲）を考慮した発光ダイオード１３の降下電圧の最大値、ｎは直列に接続された発光ダイオード１３の個数、Ｖｆ（ｔｏｔａｌ）は１つの発光ダイオード列１４に発生する最大の電圧降下である。
【００５５】
Ｖｆ（ｔｏｔａｌ）  ＝  Ｖｆ（ｍａｘ）×ｎ  ・・・式３
【００５６】
式３のＶｆ（ｔｏｔａｌ）に対応する制御値を標準値レジスタ１０１に記憶させることにより、３列の発光ダイオード列１４に最大の電圧降下Ｖｆ（ｍａｘ）が発生しても、３列の発光ダイオード列１４に必要な電圧を印加して、複数の発光ダイオード１３に電流Ｉａ〜Ｉｃを流すことができる。
【００５７】
アップダウンカウンタ１０２は、リセット信号Ｓ４４が入力されると、標準値レジスタ１０１から読み込んだ制御値を初期値として読み込む。また、アップダウンカウンタ１０２は、スタート信号Ｓ４２Ｄが入力されると、標準値レジスタ１０１から読み込んだ制御値Ｄ１０２をＤＡコンバータ３２へ出力する。
よって、アップダウンカウンタ１０２の出力値が、出力電圧制御部３５が出力する制御値Ｄ３５となる。
【００５８】
そして、スタート信号が入力された後、調整電圧検出回路３６からのダウン入力Ｄがハイレベルになると、アップダウンカウンタ１０２は、クロック信号Ｓ４２Ｅに同期して制御値を下げる。
また、下限電圧検出回路３７からのアップ入力Ｕがハイレベルになると、アップダウンカウンタ１０２は、クロック信号Ｓ４２Ｅに同期して制御値を上げる。
【００５９】
図５は、図４中の各部の信号波形を示すタイミングチャートである。
図５（Ａ）は調整電圧検出回路３６の検出信号Ｓ３６の信号波形、図５（Ｂ）は下限電圧検出回路３７の検出信号Ｓ３７の波形、図５（Ｃ）はアップダウンカウンタ１０２に入力されるクロック信号Ｓ４２Ｅの波形、図５（Ｄ）はアップダウンカウンタ１０２が出力する制御値Ｄ３５に対応する波形である。
【００６０】
そして、図５（Ａ）の調整電圧検出回路３６の検出信号Ｓ３６がハイレベルである期間では、図５（Ｃ）のクロック信号Ｓ４２Ｅが入力される度に、図５（Ｄ）のアップダウンカウンタ１０２の制御値Ｄ３５が１ステップずつ減る。
また、図５（Ｂ）の下限電圧検出回路３７の検出信号Ｓ３７がハイレベルである期間では、図５（Ｃ）クロック信号Ｓ４２Ｅが入力される度に、図５（Ｄ）のアップダウンカウンタ１０２の制御値Ｄ３５が１ステップずつ増える。
なお、１ステップの幅は、１でも、２以上でもよい。
また、クロック信号Ｓ４２Ｅの周期を適切に設定することで、このフィードバック制御系が発振しないようにできる。
【００６１】
次に、以上の図１〜図４の構成を有する第１実施形態の発光ダイオード制御装置１０の全体的な発光制御について説明する。
【００６２】
図６は、図１の発光ダイオード制御装置１０でのアノード電圧制御の一例を示すタイミングチャートである。
図６（Ａ）は表示タイミング制御部４２がアップダウンカウンタ３５へ出力するスタート信号Ｓ４２Ｄの波形、図６（Ｂ）はアップダウンカウンタ１０２が出力する制御値Ｄ３５に対応する波形、図６（Ｃ）はアノード電圧ＶＡの波形、図６（Ｄ）は調整電圧検出回路３６の検出信号Ｓ３６の波形、図６（Ｅ）は下限電圧検出回路３７の検出信号Ｓ３７の波形である。
そして、図６のタイミングチャートは、発光ダイオード１３を一定の輝度で発光させるための点灯制御を開始したときのタイミングチャートである。
【００６３】
発光ダイオード１３を発光させる場合、表示タイミング制御部４２は、点灯制御を開始するタイミングにおいて、図６（Ａ）に示すように、アップダウンカウンタ３５へスタート信号Ｓ４２Ｄを出力する。
スタート信号Ｓ４２Ｄが入力されると、アップダウンカウンタ１０２は、図６（Ｂ）に示すように、ＤＡコンバータ３２へ制御値Ｄ３５を出力する。この発光開始時の制御値Ｄ３５は、標準値レジスタ１０１に記憶された制御値Ｄ３５である。
ＤＡコンバータ３２は、制御値Ｄ３５に対応するアナログ電圧を出力する。電圧源回路３３は、このアナログ電圧を参照電圧Ｖｒｅｆとして、図６（Ｃ）に示すように参照電圧に対応するアノード電圧ＶＡを生成する。
【００６４】
また、表示タイミング制御部４２は、制御期間毎に、輝度に応じたＤｕｔｙの定電流オン・オフ信号Ｓ４２ａ〜Ｓ４２ｃを出力する。
電流源回路３４は、定電流オン・オフ信号Ｓ４２ａ〜Ｓ４２ｃの入力により、オン・トランジスタ７５−１〜７５−３がオン状態となり且つオフ・トランジスタ７６−１〜７６−３がオフ状態になる。電流源回路３４に３組のカレントミラー回路が構成され、電流源回路３４は、通電可能状態となる。
【００６５】
このように点灯開始時に、３列の発光ダイオード列１４には、標準値レジスタ１０１に記憶された制御値Ｄ３５に基づくアノード電圧ＶＡが印加される。また、定電流オン・オフ信号Ｓ４２ａ〜Ｓ４２ｃにより、電流源回路３４には、定電流源３４ａ〜３４ｃ用のカレントミラー回路が形成される。
これにより、３列の発光ダイオード列１４には、電流Ｉａ〜Ｉｃが流れる。複数の発光ダイオード１３は、発光する。
【００６６】
その後、最初の制御期間において、輝度に対応するＤｕｔｙの期間が経過すると、表示タイミング制御部４２は、定電流オン・オフ信号Ｓ４２ａ〜Ｓ４２ｃをローレベルに制御する。
これにより、電流源回路３４のオン・トランジスタ７５−１〜７５−３はオフ状態になり、且つオフ・トランジスタ７６−１〜７６−３はオン状態になる。電流源回路３４には、カレントミラー回路が形成されなくなる。
そのため、３列の発光ダイオード列１４にはアノード電圧ＶＡが印加されているが、複数の発光ダイオード１３には電流が流れなくなる。複数の発光ダイオード１３は、消灯する。
【００６７】
その後、表示タイミング制御部４２は、制御期間毎に、輝度に対応するＤｕｔｙの期間で定電流オン・オフ信号Ｓ４２ａ〜Ｓ４２ｃをハイレベルに制御する。電流源回路３４には、定電流源３４ａ〜３４ｃ用のカレントミラー回路が形成される。
これにより、複数の発光ダイオード１３は、制御期間毎に、Ｄｕｔｙに対応した期間で発光する。その結果、複数の発光ダイオード１３は、制御期間毎に通電電流がＰＷＭ（Pulth Width Modulation）制御され、デューティ（Ｄｕｔｙ）に対応した輝度で発光する。
なお、複数の発光ダイオード１３は、発光ダイオード列１４ａ〜１４ｃ毎に発光が制御される。このときのデューティ（Ｄｕｔｙ）の情報は、たとえば図１中のデータインタフェイス部４１が、図示外の他の発光ダイオード制御装置１０から転送データとして受信すればよい。
【００６８】
このように複数の発光ダイオード１３を転送データの輝度で発光させる制御を実行しつつ、表示タイミング制御部４２は、アップダウンカウンタ１０２へクロック信号Ｓ４２Ｅを出力する。具体的には、表示タイミング制御部４２は、たとえば発光ダイオード１３を発光させる点灯期間（Ｄｕｔｙの期間）のみ、アップダウンカウンタ１０２へクロック信号Ｓ４２Ｅを出力する。
【００６９】
そして、アノード電圧ＶＡが高く、図６（Ｄ）に示すように標準電圧検出回路３６の検出信号Ｓ３６がハイレベルになると、アップダウンカウンタ１０２は、クロック信号Ｓ４２Ｅが入力される度に図６（Ｂ）に示すように制御値Ｄ３５を減らす。
制御値Ｄ３５が減ると、図６（Ｃ）に示すように、電圧源回路３３が生成するアノード電圧ＶＡも、それに応じて下がる。
この制御により、カソード電圧ＶＫａ〜ＶＫｃは、そのすべてがたとえば１．１Ｖ以上になってしまわないように制御される。
したがって、カソード電圧ＶＫａ〜ＶＫｃと、電流源回路３４の制御端子の電圧Ｖ７２〜Ｖ７３との電位差は、小さくなる。
【００７０】
また、アノード電圧ＶＡが低く、図６（Ｅ）に示すように下限電圧検出回路３７の検出信号Ｓ３７がハイレベルになると、図６（Ｂ）に示すように、アップダウンカウンタ１０２は、クロック信号Ｓ４２Ｅが入力される度に制御値Ｄ３５を増やす。
制御値Ｄ３５が増えると、図６（Ｃ）に示すように、電圧源回路３３が生成するアノード電圧ＶＡもそれに応じて上がる。
このアノード電圧ＶＡの制御により、カソード電圧ＶＫａ〜ＶＫｃは、そのいずれもがたとえば０．９Ｖ以下にならないように制御される。
したがって、カソード電圧ＶＫａ〜ＶＫｃと、電流源回路３４の制御端子の電圧Ｖ７２〜Ｖ７３との電位差として、最小限の電位差を確保できる。
その結果、発光ダイオード列１４ａ〜１４ｃには電流Ｉａ、Ｉｂ、Ｉｃが流れ、発光ダイオード列１４ａ〜１４ｃは所望の輝度で発光できる。
【００７１】
以上のように、第１実施形態では、出力電圧生成部３５は、調整電圧検出回路３６の検出に応じて値が更新される制御値Ｄ３５を生成する。ＤＡコンバータ３２は、制御値Ｄ３５をアナログ電圧Ｖｒｅｆへ変換する。電圧源回路３３の電圧レギュレータ用のトランジスタ６２は、アナログ電圧Ｖｒｅｆに応じたアノード電圧ＶＡを生成する。そして、電圧源回路３３は、アノード電圧ＶＡを下げる。
したがって、第１実施形態では、複数の発光ダイオード１３の特性に製造ばらつきが生じたとしても、実際に使用される複数の発光ダイオード１３の組み合わせに応じて決まる順方向降下電圧に合わせて、アノード電圧ＶＡを下げることができる。
すなわち、第１実施形態では、カソード電圧ＶＫａ〜ＶＫｃのすべてが調整基準電圧Ｖ８１以上であると調整電圧検出回路３６により検出されないように、アノード電圧ＶＡを下げることができる。
そして、第１実施形態では、電流源回路３４の制御端子の電圧Ｖ７２〜Ｖ７４とカソード電圧ＶＫａ〜ＶＫｃとの電位差を小さくして無駄な電力消費を抑え、しかも、その消費電力が抑制された制御の下で、複数の発光ダイオード１３を所望の輝度で発光させることができる。
【００７２】
また、第１実施形態では、カソード電圧ＶＫａ〜ＶＫｃの少なくとも１つが下限基準電圧Ｖ９１以下であると、電圧源回路３３がアノード電圧ＶＡを上げる。
したがって、第１実施形態の電圧源回路３３は、下限電圧検出回路３７により検出されるカソード電圧ＶＫａ〜ＶＫｃと、電流源回路３４の制御端子の電圧Ｖ７２〜Ｖ７４との間に電位差が確保できる範囲で、ノード電圧ＶＡを調整できる。
そのため、第１実施形態では、発光ダイオード１３に流れる電流Ｉａ〜Ｉｃを確保でき、発光ダイオード１３の輝度が不足しないようにできる。
【００７３】
そして、第１実施形態では、これらの制御により、カソード電圧ＶＫａ〜ＶＫｃの少なくとも１つを、たとえば０．９〜１．１Ｖの範囲内の最適な電圧に制御できる。
また、第１実施形態では、製造ばらつきや温度変動などにより発光ダイオード１３の降下電圧が一定しないにもかかわらず、電流源回路３４での無駄な電力ロスを最小限に抑えることができる。
また、第１実施形態では、制御値Ｄ３５は、クロック信号Ｓ４２Ｅに同期してデジタル的に更新される。そのため、第１実施形態では、アナログフィードバック制御の場合のように、アノード電圧ＶＡが発振して振動しないように、または不安定にならないようにできる。
【００７４】
また、第１実施形態では、発光ダイオード１３が点灯している期間のみカソード電圧ＶＫａ、ＶＫｂ、ＶＫｃの検出結果をフィードバックし、消灯時にはアノード電圧ＶＡを維持するように制御する。したがって、第１実施形態では、点灯開始直後から必要なアノード電圧ＶＡを印加して迅速に点灯させ、且つ迅速に消灯させることができる。また、第１実施形態では、高速に発光ダイオード１３を点滅させることができる。
これに対して、本実施形態と異なり、たとえば発光ダイオード１３の電流Ｉａをモニタしてアノード電圧ＶＡを制御する場合には、アノード電圧ＶＡが必要な電圧になるまでに時間がかかってしまう。そのため、この制御方式では、迅速に点灯し、また迅速に消灯することができない。
【００７５】
また、第１実施形態の表示タイミング制御部４２は、データインタフェイス部４１が受信したデータに応じたデューティで、電流源回路３４から発光ダイオード列１４ａ〜１４ｃへ電流Ｉａ〜Ｉｃを供給する。
なお、第１実施形態では、発光ダイオード列１４ａ〜１４ｃの表示を、データに応じて変更することができる。
【００７６】
＜第２実施形態＞
図７は、本発明の第２実施形態に係る発光ダイオード制御装置１０の概略ブロック図である。図７の発光ダイオード制御装置１０は、図１の発光ダイオード制御装置１０と比べた場合、異常電圧検出回路１１１が追加されている点で異なる。
【００７７】
図８は、図７中の制御値生成系の回路の一例を示す回路図である。
異常電圧検出回路（ＶＨＭＡＸ＿ＤＴＣＴ）１１１は、電圧生成回路１１２、３個のコンパレータ１１３−１、１１３−２、１１３−３およびオア回路１１４を有する。
【００７８】
異常電圧検出回路１１１の電圧生成回路１１２は、たとえば調整基準電圧Ｖ８１より大きい電圧Ｖ１１２を生成すればよい。電圧生成回路１１２は、たとえば約４．０Ｖの異常検出電圧Ｖ１１２を生成すればよい。
高輝度緑色発光ダイオードの降下電圧Ｖｆと、高輝度青色発光ダイオードの降下電圧Ｖｆとの電圧差は、たとえば約１．５Ｖである。
そのため、３列の発光ダイオード列１４において、赤色発光ダイオード、青色発光ダイオードおよび緑色発光ダイオードを２つずつ直列に接続可能な仕様とする場合、３列の発光ダイオード列１４の間での降下電圧差として、最低限３Ｖの電圧差を許容できるようにする必要がある。
また、電流源回路３４には、たとえば約１．０Ｖの電圧が必要である。
したがって、このような仕様の場合、異常検出電圧Ｖ１１２はたとえば４．０Ｖ以上とする必要がある。
【００７９】
異常電圧検出回路１１１のコンパレータ１１３−１〜１１３−３の反転入力端子（−）には、電圧生成回路１１２が接続される。非反転入力端子（＋）には、カソード端子２４ａ〜２４ｃが接続される。
コンパレータ１１３−１〜１１３−３は、カソード端子２４ａ〜２４ｃの電圧が異常検出電圧Ｖ１１２より高い場合、ハイレベルの信号を出力し、低い場合、ローレベルの信号を出力する。
【００８０】
異常電圧検出回路１１１のコンパレータ１１３−１〜１１３−３は、オア回路１１４に接続される。
オア回路１１４の出力信号Ｓ１１４は、３個のコンパレータ１１３−１〜１１３−３のすべての出力信号がローレベルである場合、ローレベルとなり、それ以外の場合、ハイレベルとなる。
【００８１】
そのため、異常電圧検出回路１１１は、３つのカソード電圧ＶＫａ〜ＶＫｃの少なくとも１つが異常検出電圧Ｖ１１２（たとえば４．０Ｖ）より高い場合、ハイレベルの信号Ｓ１１１を出力する。
また、異常電圧検出回路１１１は、３つのカソード電圧ＶＫａ〜ＶＫｃのすべてが異常検出電圧Ｖ１１２（たとえば４．０Ｖ）より低い場合、ローレベルの信号Ｓ１１１を出力する。
【００８２】
そして、図８に示すように、出力電圧制御部３５は、標準値レジスタ１０１、アップダウンカウンタ１０２に加えて、アンド回路１０４を有する。
アンド回路１０４の２つの入力端子の一方は、反転入力端子である。
そして、アンド回路１０４の反転入力端子には、異常電圧検出回路１１１が接続される。他方の入力端子には、下限電圧検出回路３７が接続される。また、アンド回路１０４は、アップダウンカウンタ１０２のアップ入力Ｕに接続される。
【００８３】
そのため、出力電圧制御部３５のアンド回路１０４は、異常電圧検出回路１１１の出力信号Ｓ１１１がローレベルである場合、下限電圧検出回路３７の出力信号Ｓ３７をアップダウンカウンタ１０２のアップ入力Ｕへ供給する。アップダウンカウンタ１０２は、クロック信号Ｓ４２Ｅに同期して、制御値Ｄ３５をカウントアップする。
また、異常電圧検出回路１１１の出力信号がハイレベルである場合、アンド回路１０４は、アップダウンカウンタ１０２のアップ入力Ｕをローレベルに維持する。たとえば下限電圧検出回路３７が３つのカソード電圧ＶＫａ〜ＶＫｃのいずれか１つが低いことを検出していたとしても、アンド回路１０４の出力信号Ｓ１１４は、強制的にローレベルに制御される。
その結果、アップダウンカウンタ１０２のアップ入力Ｕは、ローレベルに維持される。クロック信号Ｓ４２Ｅが入力されても、アップダウンカウンタ１０２は、制御値Ｄ３５をカウントアップしない。アップダウンカウンタ１０２が出力する制御値Ｄ３５は増えなくなり、アノード電圧ＶＡおよびカソード電圧ＶＫａ〜ＶＫｃも増えなくなる。
【００８４】
以上のように、第２実施形態では、いずれかのカソード電圧ＶＫａ〜ＶＫｃが低いことが下限電圧検出回路３７により検出されても、異常電圧検出回路１１１が異常を検出した場合、制御値Ｄ３５は増えない。また、アノード電圧ＶＡおよびカソード電圧ＶＫａ〜ＶＫｃは、上がらない。そのため、第２実施形態では、アノード電圧ＶＡおよびカソード電圧ＶＫａ〜ＶＫｃが上昇し過ぎないようにできる。
たとえば３つのカソード端子２４ａ〜２４ｃに接続されていた３列の発光ダイオード列１４ａ〜１４ｃの一部が外れた場合、または一部の発光ダイオード列１４ａ〜１４ｃに断線などの不具合が発生した場合、下限電圧検出回路３７がこれを検出して制御値Ｄ３５が増える。
この検出の結果、制御値Ｄ３５の増加にしたがってアノード電圧ＶＡが上昇し、残りの正常な発光ダイオード列１４ａ、１４ｂ、１４ｃのカソード電圧ＶＫａ〜ＶＫｃも上昇する。カソード電圧ＶＫａ〜ＶＫｃは、高い電圧になる。
そして、正常な発光ダイオード列１４のカソード電圧ＶＫａ〜ＶＫｃがたとえば４．０Ｖを超えると、異常電圧検出回路１１１が異常を検出する。
その後は、制御値Ｄ３５が増えなくなる。また、アノード電圧ＶＡおよびカソード電圧ＶＫａ〜も、それ以上に増えなくなる。
【００８５】
＜第３実施形態＞
図９は、本発明の第３実施形態に係る発光ダイオード制御装置１０の要部の概略ブロック図である。
図９に示す第３実施形態に係る発光ダイオード制御装置１０は、図１の発光ダイオード制御装置１０と比べた場合、出力電圧制御部３５に、加算器（ＡＤＤＲ）１２１およびセレクタ（ＳＥＬ）１２２が追加されている点で異なる。
【００８６】
加算器（ＡＤＤＲ）１２１は、アップダウンカウンタ１０２の制御値Ｄ１０２に、予め設定された値（＋Ｎ、たとえば＋２）を加算して加算値Ｄ１２１を得る。
【００８７】
セレクタ（ＳＥＬ）１２３は、アップダウンカウンタ１０２の制御値Ｄ１０２と、加算器１２１の加算値Ｄ１２１のいずれか一方を選択し、ＤＡコンバータ３２へ供給する。
したがって、この実施形態では、セレクタ１２３が選択した値が、出力電圧制御部３５の制御値Ｄ３５となる。
【００８８】
なお、図９の概略ブロック図は、図１の概略ブロック図と比べて、発光ダイオード制御装置１０の表記が異なっている。
図９では、発光ダイオード制御装置１０は、各種の信号端子２１〜２９、電源回路３１、発光ダイオード列１４ａ〜１４ｃ、データインタフェイス部４１、リセット回路４４、発振器４３、及び電流源回路３４などが省略して、または簡略化して描画されている。
【００８９】
また、不図示の電圧源回路３３は、スイッチング式電圧コントローラ（ＶＳＷ＿ＣＴＲＬ）１２５、出力段回路１２６、およびコンデンサ６４を有する。
出力段回路１２６は、たとえばＦＥＴ（Field Effect Transistor）、コイル、整流ダイオードなどで構成すればよい。
【００９０】
さらに、表示タイミング制御部４２は、階調コントロール回路（ＧＲ＿ＣＴＲＬ）１２７、および階調データレジスタ（ＧＲ＿ＲＥＧ）１２８を有する。
階調データレジスタ１２８は、たとえばデータインタフェイス部４１が受信した階調データを格納する。階調データは、たとえば３６ビットであればよい。
階調コントロール回路１２７は、階調コントロールタイミングクロック信号ＧＴＣＬＫが入力される度に、階調データレジスタ１２８の値に応じたＤｕｔｙで、複数の発光ダイオード１３を発光させる。
なお、階調コントロールタイミングクロック信号ＧＴＣＬＫは、たとえば図６の制御期間毎の開始タイミングを設定するための信号である。階調コントロールタイミングクロック信号ＧＴＣＬＫは、たとえば図示外のコントローラにより生成されて階調コントロール回路１２７へ供給されればよい。
【００９１】
図１０は、図９の各部の信号波形の一例を示すタイミングチャートである。
図１０（Ａ）は階調コントロール回路１２７に入力される階調コントロールタイミングクロック信号ＧＴＣＬＫの波形、図１０（Ｂ）は階調コントロール回路１２７からセレクタ１２２へ出力される切替信号Ｓ１２７Ｆの波形、図１０（Ｃ）はアノード電圧ＶＡの波形、図１０（Ｄ）はカソード電圧ＶＫａの波形、図１０（Ｅ）は発光ダイオード１３ａ（１）〜１３ａ（ｎ）のオン・オフの制御状態を示す波形、図１０（Ｆ）は発光ダイオード１３ａ（１）〜１３ａ（ｎ）の電流Ｉａの波形である。
【００９２】
階調コントロール回路１２７は、図１０（Ａ）のタイミングクロック信号ＧＴＣＬＫが入力されると、図１０（Ｂ）に示すように、ハイレベルの切替信号Ｓ１２７Ｆをセレクタ１２２へ出力する。
そして、セレクタ１２２は、制御値Ｄ１０２の換わりに加算値Ｄ１２１を選択し、ＤＡコンバータ３２へ供給する。
ＤＡコンバータ３２は、加算値Ｄ１２１に対応するアナログ電圧Ｖｒｅｆを生成する。
スイッチング式電圧コントローラ１２５は、出力電圧ＶＡの検出電圧Ｖ６５とアナログ電圧Ｖｒｅｆとの電位差に応じたスイッチング動作を実行する。
出力段回路１２６は、コンデンサ６４を充電する。
これにより、図１０（Ｃ）に示すように、アノード電圧ＶＡは、制御値Ｄ１０２に応じた電圧から加算値Ｄ１２１に応じた電圧まで上昇する。また、図１０（Ｄ）に示すように、カソード電圧ＶＫａも、アノード電圧ＶＡとともに上昇する。カソード電圧ＶＫａおよびアノード電圧ＶＡはプレブーストされる。
【００９３】
セレクタ１２２へハイレベルの切替信号Ｓ１２７Ｆを出力した後、階調コントロール回路１２７は、電流源回路３４をオン状態に制御する。階調コントロール回路１２７は、たとえば、切替信号Ｓ１２７Ｆをハイレベルに制御してからクロック信号ＧＴＣＬＫの３〜１６周期分の後に、電流源回路３４をオン状態に制御すればよい。
これにより、図１０（Ｅ）に示すように、発光ダイオード１３の制御状態は、オフ状態からオン状態へ切り替わる。
この時点では既に、複数の発光ダイオード１３には、加算値Ｄ１２１に応じた高いアノード電圧ＶＡが印加されている。
そのため、図１０（Ｆ）に示すように、複数の発光ダイオード１３には、発光ダイオード１３の制御状態をオン状態へ切り替えた直後から、電流源回路３４に引き込ませる電流Ｉａ（、Ｉｂ、Ｉｃ）が流れる。
【００９４】
電流源回路３４をオン状態に制御した後、階調コントロール回路１２７は、切替信号Ｓ１２７Ｆをハイレベルからローレベルへ戻す。階調コントロール回路１２７は、たとえば電流源回路３４をオン状態に制御してからクロック信号ＧＴＣＬＫの数周期分の後に、切替信号Ｓ１２７Ｆをハイレベルからローレベルへ戻せばよい。
これにより、セレクタ１２２は、加算値Ｄ１２１の換わりに制御値Ｄ１０２を選択し、ＤＡコンバータ３２へ供給する。
ＤＡコンバータ３２は、制御値Ｄ１０２に対応するアナログ電圧を生成する。
スイッチング式電圧コントローラ１２５は、アノード電圧ＶＡの検出電圧Ｖ６５とアナログ電圧Ｖｒｅｆとの電位差に応じたスイッチング動作を実行する。
出力段回路１２６は、制御値Ｄ１０２に応じた電圧までコンデンサ６４を充電しようとする。
また、コンデンサ６４の蓄積電荷は、発光ダイオード１３の発光により消費される。
これにより、図１０（Ｃ）に示すように、アノード電圧ＶＡは、加算値Ｄ１２１に応じた電圧から、制御値Ｄ１０２に応じた電圧まで降下する。
また、図１０（Ｄ）に示すように、カソード電圧ＶＫａもアノード電圧ＶＡとともに降下する。
【００９５】
この一連の制御が実行される期間では、図１０（Ｅ）に示すように発光ダイオード１３の制御状態がオフ状態からオン状態へ切り替わった後、図１０（Ｃ）および図１０（Ｄ）に示すようにアノード電圧ＶＡおよびカソード電圧ＶＫａが瞬時的に低下する。
これは、スイッチング式電圧コントローラ１２５および出力段回路１２６を有する電圧源回路３３がコンデンサ６４を充電する電流よりも、複数の発光ダイオード１３の突入電流が大きくなるからである。
また、スイッチング式電圧コントローラ１２５および出力段回路１２６に、制御の応答遅れなどが存在して、瞬時的に不足電流を補うことができないからである。
【００９６】
しかしながら、第３実施形態では、発光ダイオード１３の制御状態をオフ状態からオン状態へ切り替える前に、図１０（Ｄ）に示すようにカソード電圧ＶＫａを昇圧している。
そのため、カソード電圧ＶＫａが一時的に低下したとしても、カソード電圧ＶＫａ、ＶＫｂ、ＶＫｃは、電流源回路３４の制御端子の電圧Ｖ７２、Ｖ７３、Ｖ７４以下にならない。
したがって、図１０（Ｆ）に示すように、発光ダイオード１３の制御状態をオフ状態からオン状態へ切り替えた直後から、発光ダイオード１３には、電流源回路３４が引き込む電流Ｉａ、Ｉｂ、Ｉｃが流れる。
【００９７】
これに対して、たとえば図１の発光ダイオード制御装置１０では、カソード電圧ＶＫａ、ＶＫｂ、ＶＫｃと電流源回路３４の制御端子の電圧Ｖ７２、Ｖ７３、Ｖ７４との電圧差が、必要最小限な電圧差となるように、アノード電圧ＶＡを制御している。
そのため、図１の発光ダイオード制御装置１０では、発光ダイオード１３の制御状態をオフ状態からオン状態へ切り替えた直後に、カソード電圧ＶＫａ、ＶＫｂ、ＶＫｃが電流源回路３４の制御端子Ｎ７２、Ｖ７３、Ｖ７４の電圧以下まで低下する虞がある。
この場合、発光ダイオード１３には、電流源回路３４に設定した電流Ｉａ、Ｉｂ、Ｉｃが流れない。
以下、これについて詳しく説明する。
【００９８】
図１１は、図１の発光ダイオード制御装置１０での、図１０に対応する各部の信号波形の一例を示すタイミングチャートである。
図１１（Ａ）は制御値Ｄ１０２に基づくアノード電圧ＶＡの波形、図１１（Ｂ）はカソード電圧ＶＫａの波形、図１１（Ｃ）は発光ダイオード１３ａ（１）〜１３ａ（ｎ）のオン・オフの制御状態を示す波形、図１１（Ｄ）は発光ダイオード１３の電流Ｉａの波形である。
【００９９】
図１１（Ａ）および図１１（Ｂ）に示すように、図１の発光ダイオード制御装置１０でも、発光ダイオード１３がオン状態へ切り替わった直後に、アノード電圧ＶＡおよびカソード電圧ＶＫａが一時的に低下する。
しかも、図１の発光ダイオード制御装置１０では、一時的に低下したカソード電圧ＶＫａは、電流源回路３４の制御端子の電圧Ｖ７２より低い電圧まで降下してしまう。
そのため、図１１（Ｄ）に示すように、発光ダイオード１３の制御状態をオフ状態からオン状態へ切り替えたとしても、カソード電圧ＶＫａが電流源回路３４の制御端子Ｎ７２の電圧以上に戻るまでの期間Ａでは、発光ダイオード１３に設定電流Ｉａが流れない。
その結果、１制御期間当たりでの発光ダイオード１３の発光光量は減る。また、発光ダイオード１３は所望の輝度で発光できない。
【０１００】
以上のように、第３実施形態では、発光ダイオード１３をオフ状態からオン状態へ制御するタイミングの前後において、ＤＡコンバータ３２へ供給する指令値Ｄ３５（制御値Ｄ１０２と加算値Ｄ１２１との総称。以下、同じ。）を一時的に増やし、アノード電圧ＶＡを昇圧している。
したがって、第３実施形態では、発光ダイオード１３がオフ状態からオン状態へ切り替わっても、カソード電圧ＶＫａ、ＶＫｂ、ＶＫｃが電流源回路３４の制御端子の電圧Ｖ７２、Ｖ７３、Ｖ７４以下まで低下してしまうことはなく、正しい輝度で発光ダイオード１３を発光させることができる。
【０１０１】
しかも、第３実施形態では、ＤＡコンバータ３２へ供給する指令値Ｄ３５を一時的に上昇することで、発光ダイオード１３を正しい輝度で発光させる効果を得ている。
そのため、第３実施形態では、たとえばＤＡコンバータ３２へ供給する指令値Ｄ３５を定常的に上げる必要はない。ＤＡコンバータ３２へ供給する定常的な指令値Ｄ３５は、無駄な電力を効果的に削減できるアノード電圧ＶＡに対応する値とすることができる。
また、第３実施形態では、突入電流でも電圧変動がし難くなるように、コンデンサ６４の容量を増やす必要もない。そして、第３実施形態では、容量が小さいコンデンサ６４を使用して、コストダウンや省スペース化を図れる。また、第３実施形態では、電源側の図示外のコンデンサの容量を下げることができ、また、応答スピードの低い安価な電源１２を使用できる。
【０１０２】
＜第４実施形態＞
図１２は、本発明の第４実施形態に係る発光ダイオード制御装置１０の要部の概略ブロック図である。
図１２に示す第４実施形態に係る発光ダイオード制御装置１０は、図９の発光ダイオード制御装置１０と比べた場合、出力電圧制御部３５が、１つの加算器（ＡＤＤＲ）の換わりに、第１〜第ｘ（ｘは自然数）までの複数の加算器（ＡＤＤＲ）１２１−１〜１２１−ｐ（ｐは自然数）を有する点で異なる。
【０１０３】
加算器（ＡＤＤＲ）１２１−１〜１２１−ｐは、アップダウンカウンタ１０２の制御値Ｄ１０２に、それぞれに設定された値（＋Ｎ、・・・、＋Ｎｐ）を加算して加算値Ｄ１２１（１）〜Ｄ１２１（ｐ）を得る。
なお、加算器１２１−１〜１２１−ｐに設定される値は、すべてが異なっていても、一部が同じでもよい。
【０１０４】
そして、セレクタ１２２は、階調コントロール回路１２７からの切替信号Ｓ１２７Ｆに応じて、アップダウンカウンタ１０２の制御値Ｄ１０２、および加算器１２１−１〜１２１−ｐの複数の加算値Ｄ１２１（１）〜Ｄ１２１（ｐ）から１つの値を選択し、ＤＡコンバータ３２へ指令値Ｄ３５として出力する。
【０１０５】
このような構成の場合、階調コントロール回路１２７は、たとえば以下のような制御が可能である。
【０１０６】
たとえば加算器１２１−１〜１２１−ｐに対して順番に１ずつ増える値を設定し、図１０に示すタイミングチャートにおいて、階調コントロール回路１２７は、セレクタ１２２に対して、加算器１２１−１〜１２１−ｐを連続的に切り替える切替信号Ｓ１２７Ｆを出力することができる。
これにより、たとえばＤＡコンバータ３２へ供給される指令値Ｄ３５は、段階的に増加し、また段階的に減少する。
そのため、アノード電圧ＶＡは、ゆっくりと増減する。また、アノード電圧ＶＡがランプ波形になり、アノード電圧ＶＡやカソード電圧ＶＫａを変化させる場合にこれらに含まれる高周波成分（または高調波成分）を抑えることができる。
その結果、調整電圧検出回路３６、下限電圧検出回路３７または異常電圧検出回路１１１は、カソード電圧ＶＫａ、ＶＫｂ、ＶＫｃに高周波成分（または高調波成分）が含まれて歪んでいたとしても、誤った検出をし難くなる。
また、このように指令値Ｄ３５を時間をかけて段階的に変化させることで、電源側の図示外のコンデンサを小さくできる。電源側のコンデンサとして、応答速度が遅い安価なものを使用することができる。
【０１０７】
この他にもたとえば、階調コントロール回路１２７は、たとえば最初の制御期間において、制御値Ｄ１０２に＋Ｎを加算する加算器１２１−１をセレクタ１２２に選択させ、その結果として、カソード電圧ＶＫａが電流源回路３４の制御端子Ｎ７２の電圧を割り込んで、下限電圧検出回路３７がハイレベルの検出信号Ｓ３７を出力した場合には、次の制御期間において、制御値Ｄ１０２に＋２Ｎを加算する別の加算器１２１−２をセレクタ１２２に選択させることができる。
また、階調コントロール回路１２７は、下限電圧検出回路３７により検出されなくなるまで、セレクタ１２２か選択する加算器を、加算器１２１−１〜１２１−ｐの間で切り替えることができる。
これにより、発光ダイオード１３を周期的に点灯開始させる期間においても、アノード電圧ＶＡは、カソード電圧ＶＫａが電流源回路３４の制御端子の電圧Ｖ７２を割り込まない最低限の電圧になる。その結果、無駄な電力消費を抑えることができる。
【０１０８】
また、階調コントロール回路１２７は、たとえばモードに応じて、加算器１２１−１〜１２１−ｐを使い分けることができる。
【０１０９】
以上のように、第４実施形態では、加算器１２１−１〜１２１−ｐは、アップダウンカウンタ１０２が生成した制御値Ｄ１０２に対して、それぞれに予め設定された値を加算し、セレクタ１２２は、制御値Ｄ１０２および加算値Ｄ１２１（１）〜Ｄ１２１（ｐ）から１つを選択してＤＡコンバータ３２へ供給する。
これにより、セレクタ１２２がいずれかの加算値Ｄ１２１（１）〜Ｄ１２１（ｐ）を選択してアノード電圧ＶＡを上げた状態で、階調コントロール回路１２７は、電流源回路３４による発光ダイオード１３への電流供給を開始させることができる。
したがって、発光ダイオード１３の点灯開始時の突入電流によりアノード電圧ＶＡが低下したとしても、カソード電圧ＶＫａ〜ＶＫｃは、電流源回路３４の制御端子の電圧Ｖ７２〜Ｖ７４より低くならない。
その結果、第４実施形態では、電流源回路３４による発光ダイオード１３への電流供給を開始した直後から、発光ダイオード１３に電流Ｉａ〜Ｉｃを流して発光させることができる。
【０１１０】
＜第５実施形態＞
図１３は、本発明の第５実施形態に係る発光ダイオード制御装置１０の要部の概略ブロック図である。
図１３に示す第５実施形態に係る発光ダイオード制御装置１０は、図７の発光ダイオード制御装置１０と比べた場合、異常電圧検出回路１１１がデータインタフェイス部４１に接続されている点で異なる。
【０１１１】
図１４は、図１３中のデータインタフェイス部４１の一例を示す概略ブロック図である。
データインタフェイス部４１は、ｎビットのシフトレジスタ（ＳＨＩＦＴ＿ＲＥＧ）１３１、セレクタ（ＳＥＬ）１３２、出力回路１３３、およびクロックバッファ（ＣＬＫ＿ＢＵＦＦ）１３４を有する。
【０１１２】
転送データ入力端子（ＳＩＮ）２６および転送クロック入力端子（ＳＣＫＩＮ）２７は、シフトレジスタ１３１に接続される。
シフトレジスタ１３１および異常電圧検出回路１１１は、セレクタ１３２に接続される。
セレクタ１３２は、出力回路１３３に接続される。
出力回路１３３は、転送データ出力端子（ＳＯＵＴ）２８に接続される。
転送クロック入力端子２７は、クロックバッファ１３４に接続される。
クロックバッファ１３４は、転送クロック出力端子（ＳＣＫＯＵＴ）２９に接続される。
【０１１３】
シフトレジスタ１３１は、ｑビットのデータを記憶する。なお、ｑは、自然数であり、たとえば４０であればよい。
また、シフトレジスタ１３１は、記憶するｑビットのデータの最上位ビットＭＳＢのデータＤＯＦＬをセレクタ１３２へ出力する。
また、シフトレジスタ１３１は、転送クロック入力端子２７から転送クロック信号が入力されると、転送データ入力端子２６から入力されるデータをラッチする。ラッチ動作後のシフトレジスタ１３１は、ラッチ動作前に記憶していた複数ビットのデータを下位ビットから上位ビットへビットシフトし、ラッチしたデータを最下位ビットＬＳＢとして記憶する。
【０１１４】
セレクタ１３２は、シフトレジスタ１３１の出力データＤＯＦＬと、異常電圧検出回路１１１の異常電圧検出信号Ｓ１１１の電圧レベルの一方を選択し、出力回路１３３へ出力する。
具体的には、セレクタ１３２は、異常電圧検出信号Ｓ１１１がローレベルである場合、シフトレジスタ１３１の出力データＤＯＦＬを選択して出力回路１３３へ出力する。
また、セレクタ１３２は、異常電圧検出信号Ｓ１１１がハイレベルである場合、異常電圧検出信号Ｓ１１１の電圧レベルを選択して出力回路１３３へ出力する。
【０１１５】
出力回路１３３は、転送クロック入力端子２７から転送クロック信号が入力されると、セレクタ１３３の出力データをラッチし、転送データ出力端子２８へ出力する。出力回路１３３の出力データが転送データＳＯＵＴになる。
【０１１６】
そして、異常電圧検出回路１１１は、いずれかのカソード電圧ＶＫａ、ＶＫｂ、ＶＫｃのいずかがたとえば４．０Ｖ以上の電圧になると、異常電圧検出信号Ｓ１１１をハイレベルに制御する。それ以外の場合、異常電圧検出回路１１１は、異常電圧検出信号Ｓ１１１をローレベルに制御する。
したがって、異常電圧検出回路１１１が異常を検出しない通常の状態では、異常電圧検出信号Ｓ１１１はローレベルとなる。この場合、シフトレジスタ１３１の出力データＤＯＦＬが出力回路１３３へ供給される。出力回路１３３は、転送クロック信号が入力されると、出力データＤＯＦＬをラッチして転送データ出力端子２８へ出力する。
このため、転送クロック信号の入力によりシフトレジスタ１３１に記憶されなくなったオーバーフローデータの信号が、転送データ出力端子２８から出力される。
【０１１７】
また、異常電圧検出回路１１１が異常を検出した場合、異常電圧検出信号Ｓ１１１はハイレベルとなる。この場合、異常電圧検出信号Ｓ１１１の電圧レベル（ハイレベル）が出力回路１３３へ供給される。出力回路１３３は、転送クロック信号が入力されると、この電圧レベル（ハイレベル）をラッチして転送データ出力端子２８へ出力する。
このため、転送データ出力端子２８からは、ハイレベルの信号が出力される。
【０１１８】
図１５は、図１３の発光ダイオード制御装置１０を複数台用いた発光システム１の一例を示すシステム構成図である。
図１５の発光システム１は、複数の発光ダイオード列１４、ｒ台の発光ダイオード制御装置１０、コントローラ（ＣＴＲＬ）２、および電源１２を有する。複数の発光ダイオード列１４により表示部４が形成される。ここで、ｒは自然数である。
なお、表示部４は、たとえばビルの外壁や、建物内の広場などに設置されればよい。表示部４は、ＲＧＢ（Ｒｅｄ−Ｇｒｅｅｎ−Ｂｌｕｅ）によるフルカラー画像などを表示し、メッセージボードなどとして利用できる。
【０１１９】
発光ダイオード制御装置１０には、複数の発光ダイオード列１４が接続される。
なお、図１５とは異なり、たとえば、１つの発光ダイオード列１４に対して、複数の発光ダイオード制御装置１０を接続してもよい。これにより、１つの発光ダイオード列１４に対して複数の発光ダイオード制御装置１０から電流を供給して、大電流を流すことができる。
この他にもたとえば、１つの発光ダイオード制御装置１０のアノード端子２３に、他の発光ダイオード制御装置１０の発光ダイオード列１４のアノードを接続してもよい。
【０１２０】
コントローラ２およびｒ台の発光ダイオード制御装置１０は、信号ケーブル３により直列に接続される。
具体的には、コントローラ２の転送データ出力端子（ＳＯＵＴ）２８および転送クロック出力端子（ＳＣＫＯＵＴ）２９は、信号ケーブル３により、１台目の発光ダイオード制御装置１０の転送データ入力端子（ＳＩＮ）２６および転送クロック入力端子（ＳＣＫＩＮ）２７に接続される。
１台目の発光ダイオード制御装置１０の転送データ出力端子（ＳＯＵＴ）２８および転送クロック出力端子（ＳＣＫＯＵＴ）２９は、信号ケーブル３により、２台目の発光ダイオード制御装置１０の転送データ入力端子（ＳＩＮ）２６および転送クロック入力端子（ＳＣＫＩＮ）２７に接続される。
また、ｒ台目の最後の発光ダイオード制御装置１０の転送データ出力端子（ＳＯＵＴ）２８および転送クロック出力端子（ＳＣＫＯＵＴ）２９は、信号ケーブル３により、コントローラ２の転送データ入力端子２６（ＳＩＮ）および転送クロック入力端子（ＳＣＫＩＮ）２７に接続される。
【０１２１】
この接続により、コントローラ２が転送データ出力端子（ＳＯＵＴ）２８からシリアル出力した転送データは、コントローラ２が出力した転送クロック信号ＳＣＫに同期して、ｒ台の発光ダイオード制御装置１０の間で順番に転送される。
具体的には、コントローラ２がシリアル出力した転送データは、１台目の発光ダイオード制御装置１０のシフトレジスタ１３１、２台目の発光ダイオード制御装置１０のシフトレジスタ１３１、・・・、最後のｒ台目の発光ダイオード制御装置１０のシフトレジスタ１３１で転送されて、コントローラ２へ戻る。
そして、発光ダイオード制御装置１０のシフトレジスタ１３１がｑビットである場合、ｑ×ｒ個のクロックパルスの後に、コントローラ２がシリアル出力した転送データは、コントローラ２へ戻る。
【０１２２】
そして、たとえば２台目の発光ダイオード制御装置１０において、１つの発光ダイオード列１４が外れた場合、または１つの発光ダイオード列１４において断線が生じた場合、異常電圧検出回路１１１の検出信号がハイレベルとなる。２台目の発光ダイオード制御装置１０の出力信号ＳＯＵＴは、ハイレベルに維持される。
そのため、コントローラ２へ戻るｑ×ｒビットのデータのうち、最初のｑビット以降の値は、ハイレベルの値（たとえば１）へ変更される。
したがって、コントローラ２は、自らが転送したｑ×ｒビットのデータと、受信したｑ×ｒビットのデータとを比較することで、直列に接続されたｒ台の発光ダイオード制御装置１０の２台目に異常が発生したことを容易に認識できる。
そのため、コントローラ２は、検出した異常に応じた表示制御などの例外処理などを実行できる。
【０１２３】
なお、図１５では、直列に接続されたｒ台の発光ダイオード制御装置１０のうち、２台目以降の発光ダイオード制御装置１０の転送クロック入力端子（ＳＣＫＩＮ）２７は、前段の発光ダイオード制御装置１０の転送クロック出力端子（ＳＣＫＯＵＴ）２９に接続されている。
この他にもたとえば、図１６に示すように、ｒ台のすべての発光ダイオード制御装置１０の転送クロック出力端子（ＳＣＫＩＮ）２９は、コントローラ２の転送クロック出力端子（ＳＣＫＯＵＴ）２９に接続されてもよい。
さらに他にもたとえば、ｒ台の発光ダイオード制御装置１０は、複数台ずつにグループ化され、各グループの１台目の発光ダイオード制御装置１０の転送クロック入力端子２７が図１６のようにコントローラ２の転送クロック出力端子２９に接続され、且つ、グループ内の２台目以降の発光ダイオード制御装置１０の転送クロック入力端子２７が図１５のようにグループ内の前段の発光ダイオード制御装置１０の転送クロック出力端子２９に接続されてもよい。
【０１２４】
以上のように、第５実施形態の各発光ダイオード制御装置１０は、コントローラ２から受信した発光制御データを用いて、発光ダイオード１３の発光を制御する。
しかも、各発光ダイオード制御装置１０は、異常電圧検出回路１１１が異常（発光ダイオード列１４の外れや断線）を検出した場合、これを示すデータを、データインタフェイス部４１から他の発光ダイオード制御装置１０およびコントローラ２へ送信する。
したがって、各発光ダイオード制御装置１０およびコントローラ２は、他の発光ダイオード制御装置１０から通知された異常情報に基づいて異常の発生を検知し、任意の異常時シーケンスなどを実行できる。
【０１２５】
なお、第５実施形態では、図１３に示すように異常電圧検出回路１１１が直接にデータインタフェイス部４１に接続されているが、図１７に示すように、出力電圧制御部３５がデータインタフェイス部４１に接続されてもよい。
【０１２６】
図１７の接続の場合、出力電圧制御部３５は、たとえば、異常電圧検出回路１１１の出力をバッファし、そのバッファした信号を、データインタフェイス部４１のセレクタ１３２への信号Ｓ３５として出力すればよい。
これにより、異常電圧検出回路１１１が異常、たとえば発光ダイオード列１４の外れや断線を検出した場合、データインタフェイス部４１は、異常を示す信号ＳＯＵＴを、他の発光ダイオード制御装置１０およびコントローラ２へ送信できる。
【０１２７】
図１７に示す接続の場合、この他にもたとえば、出力電圧制御部３５は、アップダウンカウンタ１０２の制御値Ｄ１０２が最大値になったとき、または制御値Ｄ１０２が予め設定された上限値に達したときに、データインタフェイス部４１のセレクタ１３２へ異常検出信号Ｓ３５を出力してもよい。
このようにアップダウンカウンタ１０２の制御値Ｄ１０２が最大値になった場合、または制御値Ｄ１０２が予め設定された上限値に達した場合に、出力電圧制御部３５が異常検出信号Ｓ３５を生成してデータインタフェイス部４１のセレクタ１３２へ出力することにより、データインタフェイス部４１は、すべての発光ダイオード列１４に異常が発生している場合でも、その異常を示す信号ＳＯＵＴを、他の発光ダイオード制御装置１０およびコントローラ２へ送信できる。
すなわち、出力電圧制御部３５は、一部の発光ダイオード列１４に異常、たとえば発光ダイオード列１４の外れや断線が発生している場合だけでなく、すべての発光ダイオード列１４に異常が発生している場合にも異常を検出し、データインタフェイス部４１は、その異常を他の発光ダイオード制御装置１０およびコントローラ２へ通知できる。
【０１２８】
＜第６実施形態＞
図１８は、図１の発光ダイオード制御装置１０を、電源系を中心に書き直した概略ブロック図である。
図１８の概略ブロック図では、図１の発光ダイオード制御装置１０は、集積回路１１の各種の信号端子２１〜２９、発光ダイオード列１４の数、ＤＡコンバータ３２、出力電圧制御部３５、調整電圧検出回路３６、下限電圧検出回路３７、リセット回路４４、発振器４３などが省略されて描画されている。
【０１２９】
そして、発光ダイオード制御装置１０の電圧源回路３３は、スイッチング式電圧コントローラ（ＶＳＷ＿ＣＴＲＬ）１２５、出力段回路１２６およびコンデンサ６４を有する。
データインタフェイス部４１は、インプットバッファ（ＩＮ＿ＢＵＦＦ）１４１、階調データレジスタ（ＧＲ＿ＲＥＧ）１２８、アウトプットバッファ（ＯＵＴ＿ＢＵＦＦ）１４３を有する。
表示タイミング制御部４２は、階調コントロール回路（ＧＲ＿ＣＴＲＬ）１２７を有する。
【０１３０】
また、発光ダイオード制御装置１０の電源回路３１は、リニアレギュレータ（ＬＲＧＴＲ）１４５を有する。
リニアレギュレータ１４５が生成したレギュレータ電圧Ｖｒｅｇは、内部電源電圧Ｖｄｄとして、データインタフェイス部４１、ＬＥＤドライバ部１４４（表示タイミング制御部４２および電流源回路３４）、ＤＡコンバータ３２、出力電圧制御部３５、調整電圧検出回路３６、下限電圧検出回路３７、リセット回路４４、発振器４３に供給される。
よって、発光ダイオード制御装置１０の集積回路１１中の電圧源回路３３以外の内部回路は、レギュレータ電圧Ｖｒｅｇで動作する。
【０１３１】
このように図１８の発光ダイオード制御装置１０では、電圧源回路３３、データインタフェイス部４１およびＬＥＤドライバ部１４４が１つの集積回路１１に集積化されている。
そのため、集積回路１１中の電圧源回路３３以外の内部回路が消費する電力は、下記式４になる。
式４において、Ｐは消費電力、Ｖｃｃは集積回路１１へ供給される電源電圧、Ｉ（ｓｕｍ）は集積回路１１中の電圧源回路３３以外の内部回路で消費する電流の合計値である。
【０１３２】
Ｐ  ＝Ｖｃｃ×Ｉ（ｓｕｍ）  ・・・式４
【０１３３】
式４において明らかなように、集積回路１１中の電圧源回路３３以外の内部回路の消費電力は、電源電圧Ｖｃｃが高いほど大きくなる。
そして、集積回路１１中の電圧源回路３３以外の内部回路がたとえば５Ｖの電圧で動作可能である場合、それ以上の電圧供給により消費される電力は、無駄に消費される電力である。
しかも、無駄に消費される電力は集積回路１１の内部で消費され、集積回路１１のパッケージが加熱される。
その結果、集積回路１１内の図示外の保護回路が頻繁に作動する。
なお、発光ダイオード制御装置１０では、集積回路１１の保護回路は、たとえば電圧源回路３３の出力段回路１２６などに、温度センサとともに設けられる。
この場合、集積回路１１のパッケージが発熱すると、保護回路が作動し、発光ダイオード１３に流す電流が制限されることになる。
【０１３４】
そこで、第６実施形態に係る発光ダイオード制御装置１０では、集積回路１１中の電圧源回路３３以外の内部回路へ供給する電力を、アノード電圧ＶＡから生成する。これにより、第６実施形態では、電力の消費を抑えることができる。
【０１３５】
図１９は、本発明の第６実施形態に係る発光ダイオード制御装置１０の要部の概略ブロック図である。
図１９の発光ダイオード制御装置１０は、図１８の発光ダイオード制御装置１０と比べた場合、切替参照電圧発生回路１５１、切替コンパレータ１５２、切替スイッチ（ＳＷ）１５３を有する点で異なる。
【０１３６】
切替参照電圧発生回路１５１は、切替コンパレータ１５２の反転入力端子に接続される。
切替コンパレータ１５２の非反転入力端子には、電圧源回路３３が接続される。
切替コンパレータ１５２は、切替スイッチ１５３に接続される。
切替スイッチ１５３には、電圧源回路３３、電源端子２１およびリニアレギュレータ１４５が接続される。
【０１３７】
切替参照電圧発生回路１５１は、切替参照電圧Ｖ１５１を発生する。
切替参照電圧Ｖ１５１は、リニアレギュレータ１４５へ供給する電圧を、電圧源回路３３のアノード電圧ＶＡと、電源端子２１の電源電圧Ｖｃｃとの間で切り替える判断をするための参照電圧である。
このため、切替参照電圧Ｖ１５１は、たとえば集積回路１１中の電圧源回路３３以外の内部回路が動作に必要とする電圧以上の電圧であればよい。たとえば、切替参照電圧Ｖ１５１は、リニアレギュレータ１４５が生成する内部電源電圧Ｖｄｄ（たとえば７Ｖ）と同じであればよい。
【０１３８】
切替コンパレータ１５２は、アノード電圧ＶＡと切替参照電圧Ｖ１５１とを比較し、切替スイッチ１５３へ切替信号Ｓ１５２を出力する。
具体的には、切替参照電圧Ｖ１５１よりアノード電圧ＶＡが低い場合、切替信号Ｓ１５２はローレベルとなる。また、切替参照電圧Ｖ１５１よりアノード電圧ＶＡが高い場合、切替信号Ｓ１５２はハイレベルとなる。
【０１３９】
切替スイッチ１５３は、切替信号Ｓ１５２に応じて、電圧源回路３３および電源端子２１の一方を選択してリニアレギュレータ１４５に接続する。
具体的には、切替信号Ｓ１５２がローレベルである場合、切替スイッチ１５３は電源端子１２を選択してリニアレギュレータ１４５に接続する。
この場合、電源電圧Ｖｃｃがリニアレギュレータ１４５へ供給される。そして、電源電圧Ｖｃｃから生成したレギュレータ電圧Ｖｒｅｇが、集積回路１１中の電圧源回路３３以外の内部回路へ供給される。
また、切替信号Ｓ１５２がハイレベルである場合、切替スイッチ１５３は、電圧源回路３３を選択してリニアレギュレータ１４５に接続する。
この場合、アノード電圧ＶＡが、リニアレギュレータ１４５へ供給される。そして、アノード電圧ＶＡから生成したレギュレータ電圧Ｖｒｅｇが、集積回路１１中の電圧源回路３３以外の内部回路へ供給される。
【０１４０】
次に、第６実施形態に係る発光ダイオード制御装置１０の動作を説明する。
図１９の集積回路１１に電源１２が接続されると、集積回路１１の内部回路は、動作し始める。たとえば電圧源回路３３は、電源電圧Ｖｃｃからアノード電圧ＶＡを生成する。
ただし、電圧源回路３３はスイッチング動作によりコンデンサ６４を充電するので、アノード電圧ＶＡは、電源１２が投入されて直ちに所望の電圧になるのではなく、暫く時間が経過してから所望の電圧になる。
【０１４１】
そのため、電源１２投入直後では、アノード電圧ＶＡは、切替参照電圧発生回路１５１が生成する切替参照電圧Ｖ１５１より低い。
そして、切替コンパレータ１５２はローレベルの出力信号Ｓ１５２を出力する。切替スイッチ１５３は電源端子２１を選択する。
その結果、電源電圧Ｖｃｃがリニアレギュレータ１４５へ供給される。そして、電源電圧Ｖｃｃから生成したレギュレータ電圧Ｖｒｅｇが、集積回路１１中の電圧源回路３３以外の内部回路へ供給される。
この場合、集積回路１１中の電圧源回路３３以外の内部回路が消費する電力は、上記式４で計算される電力になる。
【０１４２】
電源投入から時間が経過すると、コンデンサ６４が充電され、アノード電圧ＶＡが上昇する。アノード電圧ＶＡは、切替参照電圧Ｖ１５１より高くなる。
これにより、切替コンパレータ１５２の出力信号Ｓ１５２は、ローレベルからハイレベルへ切り替わる。切替スイッチ１５３は電圧源回路３３を選択する。
その結果、電圧源回路３３のアノード電圧ＶＡから生成したレギュレータ電圧Ｖｒｅｇが、集積回路１１中の電圧源回路３３以外の内部回路へ供給される。
【０１４３】
この場合、集積回路１１中の電圧源回路３３以外の内部回路が消費する電力は、上記式４のＶｃｃをアノード電圧ＶＡに置き換えて計算される電力になる。
そして、アノード電圧ＶＡは、電源電圧Ｖｃｃに基づいて電圧源回路３３が生成する電圧であり、電源電圧Ｖｃｃより低い。
【０１４４】
その結果、第６実施形態では、集積回路１１中の電圧源回路３３以外の内部回路が消費する電力を抑えることができる。第６実施形態では、無駄な電力消費を削減して、集積回路１１全体の消費電力を抑えることができる。しかも、第６実施形態では、消費電力を削減することで、集積回路１１のパッケージ温度の上昇を抑え、図示外の保護回路が頻繁に作動しないようにできる。
【０１４５】
なお、第６実施形態では、切替スイッチ１５３は、１つのリニアレギュレータ１４５へ供給する電圧を、電源電圧Ｖｃｃとアノード電圧ＶＡとの間で切り替えている。
この他にもたとえば、切替スイッチ１５３は、集積回路１１中の電圧源回路３３以外の内部回路へ供給するレギュレータ電圧を切り替えてもよい。
【０１４６】
図２０は、第６実施形態の変形例に係る発光ダイオード制御装置１０の要部の概略ブロック図である。
第６実施形態の変形例に係る発光ダイオード制御装置１０は、図１９の発光ダイオード制御装置１０と比べた場合、リニアレギュレータ１４５の換わりに、起動リニアレギュレータ（Ｖｃｃ＿ＬＲＧＴＲ）１６１、および常用リニアレギュレータ（ＶＡ＿ＬＲＧＴＲ）１６２を有する点で異なる。
【０１４７】
そして、起動リニアレギュレータ１６１は、電源端子２１に接続される。起動リニアレギュレータ１６１は、電源電圧Ｖｃｃに基づいて起動用電源電圧Ｖｒｅｇ１を生成する。
常用リニアレギュレータ１６２は、電圧源回路３３に接続される。常用リニアレギュレータ１６２は、アノード電圧ＶＡに基づいて常用電源電圧Ｖｒｅｇ２を生成する。
なお、起動リニアレギュレータ１６１および常用リニアレギュレータ１６２は、同じ電圧レベルのレギュレータ電圧を生成しても、異なる電圧レベルのレギュレータ電圧を生成してもよい。
切替スイッチ１５３は、起動リニアレギュレータ１６１、常用リニアレギュレータ１６２、および集積回路１１中の電圧源回路３３以外の内部回路と接続される。切替スイッチ１５３は、起動用電源電圧Ｖｒｅｇ１および常用電源電圧Ｖｒｅｇ２の一方を選択し、集積回路１１中の電圧源回路３３以外の内部回路へ供給する。
【０１４８】
図２０の発光ダイオード制御装置１０において、切替スイッチ１５３は、起動時に、起動用電源電圧Ｖｒｅｇ１を選択し、集積回路１１中の電圧源回路３３以外の内部回路へ供給する。
また、起動してから時間が経過すると、切替スイッチ１５３は、常用電源電圧Ｖｒｅｇ２を選択し、集積回路１１中の電圧源回路３３以外の内部回路へ供給する。
その結果、図２０の構成でも、電力消費を削減できる。
【０１４９】
以上のように、電圧源回路３３とともに１つの集積回路１１に集積化されたデータインタフェイス部４１およびＬＥＤドライバ部１４４は、集積回路１１を起動した後の定常状態では、アノード電圧ＶＡに基づいて生成したレギュレータ電圧で動作する。
したがって、データインタフェイス部４１およびＬＥＤドライバ部１４４を、集積回路１１を起動した後の定常状態でも、電源電圧Ｖｃｃに基づいて生成したレギュレータ電圧で動作させ続けた場合と比べて、集積回路１１の消費電力を削減できる。
【０１５０】
＜第８実施形態＞
図２１は、本発明の第８実施形態に係る発光ダイオード制御装置１０の概略ブロック図である。図２１の発光ダイオード制御装置１０は、図１の発光ダイオード制御装置１０と比べた場合、出力電流Ｉａ〜Ｉｃの電流値を制御するために、電流レジスタ（Ｃ＿ＲＥＧ）１７１、および電流コントローラ（Ｃ＿ＣＴＲＬ）１７２が追加されている点で異なる。
【０１５１】
電流レジスタ１７１は、データインタフェイス部４１に接続される。
電流レジスタ１７１は、データインタフェイス部４１が受信したデータを、出力電流Ｉａ〜Ｉｃの設定値として記憶する。
電流レジスタ１７１は、たとえば７ビット、またはたとえば２１ビットのデータを記憶すればよい。
【０１５２】
電流コントローラ１７２は、表示タイミング制御部４２、電流レジスタ１７１、および電流源回路３４に接続される。
電流コントローラ１７２は、定電流源３４ａ〜３４ｃに流れる電流Ｉａ〜Ｉｃを変更する。
【０１５３】
そして、表示タイミング制御部４２が定電流オン・オフ信号Ｓ４２ａ〜Ｓ４２ｃを出力すると、電流源回路３４は、定電流源３４ａ〜３４ｃを形成する。
また、電流コントローラ１７２は、電流レジスタ１７１に記憶された値に応じて、定電流源３４ａ〜３４ｃに流れる電流Ｉａ〜Ｉｃを変更する。
これにより、第８実施形態では、複数の発光ダイオード１３の明るさを、データインタフェイス部４１が受信したデータに応じて変更することができる。
また、第８実施形態では、複数の発光ダイオード列１４ａ〜１４ｃの間で明るさにばらつきがある場合、このばらつきを抑えて明るさを統一することができる。
なお、電流レジスタ１７１が複数個設けられ、その複数の電流レジスタ１７１の１つをセレクタで選択して電流コントローラ１７２に接続するようにしてもよい。
【０１５４】
以上の実施形態は、本発明の好適な実施形態であるが、本発明はこれに限定されるものではなく、種々の変形または変更が可能である。
【符号の説明】
【０１５５】
１０・・・発光ダイオード制御装置、１３・・・発光ダイオード、３２・・・ＤＡコンバータ（電圧制御回路の一部）、３３・・・電圧源回路、３４・・・電流源回路、３５・・・出力電圧生成部（電圧制御回路の一部）、３６・・・調整電圧検出回路（第１の電圧検出回路）、３７・・・下限電圧検出回路（第２の電圧検出回路）、４１・・・データインタフェイス部、４２・・・表示タイミング制御部（発光制御部）、７２，７３，７４・・・電流出力トランジスタ（電流検出素子）、８２−１，８２−２，８２−３・・・コンパレータ（検出回路）、９２−１，９２−２，９２−３・・・コンパレータ（検出回路）、１０２・・・アップダウンカウンタ（制御値生成部）、１１１・・・異常電圧検出回路（第３の電圧検出回路）、１２１・・・加算器（加算部）、１２２・・・セレクタ
【図１】
2010177531.tif 000003
【図２】
2010177531.tif 000004
【図３】
2010177531.tif 000005
【図４】
2010177531.tif 000006
【図５】
2010177531.tif 000007
【図６】
2010177531.tif 000008
【図７】
2010177531.tif 000009
【図８】
2010177531.tif 000010
【図９】
2010177531.tif 000011
【図１０】
2010177531.tif 000012
【図１１】
2010177531.tif 000013
【図１２】
2010177531.tif 000014
【図１３】
2010177531.tif 000015
【図１４】
2010177531.tif 000016
【図１５】
2010177531.tif 000017
【図１６】
2010177531.tif 000018
【図１７】
2010177531.tif 000019
【図１８】
2010177531.tif 000020
【図１９】
2010177531.tif 000021
【図２０】
2010177531.tif 000022
【図２１】
2010177531.tif 000023