(57)【要約】【課題】モジュールとの入出力信号線のテストを、モジュールのスキャン回路およびスキャンパターンに簡単な変更を施してモジュールのスキャンテストの一環として行う。【解決手段】スキャンテスト回路63-65を有するモジュール61を含む集積回路50であって、モジュールへの入力信号線71の近傍に設けられたダミー・スキャン用ＦＦ66と、ダミー・スキャン用ＦＦの通常出力を出力するダミー・出力信号線72と、モジュール以外の部分に設けられ入力信号線71への入力信号とダミー・出力信号線からの出力信号の一方を選択するセレクタ56と、を備え、ダミー・スキャン用ＦＦのスキャン出力SOは、モジュール内のスキャン用ＦＦ63のスキャン入力SIに供給され、セレクタがダミー・出力信号線からの出力信号を選択した状態にして、ダミー・スキャン用ＦＦにスキャン入力を入力してモジュールのスキャンテストを行う。【選択図】図４
2010038656.tif 000002
【特許請求の範囲】
【請求項１】
スキャンテスト回路を有するモジュールを含む集積回路であって、
前記モジュール内の、当該集積回路内の前記モジュール以外の部分から前記モジュールへの入力信号線の近傍に設けられたダミー・スキャン・フリップフロップと、
前記ダミー・スキャン・フリップフロップの通常出力を、当該集積回路内の前記モジュール以外の部分へ出力するダミー・出力信号線と、
当該集積回路内の前記モジュール以外の部分に設けられ、前記入力信号線への入力信号と前記ダミー・出力信号線からの出力信号の一方を選択し、前記モジュールの入力信号線へ出力するセレクタと、を備え、
前記ダミー・スキャン・フリップフロップのスキャン出力は、前記入力信号線に入力された入力信号を通常入力として受ける前記モジュール内のスキャン・フリップフロップのスキャン入力に供給され、
前記セレクタが前記ダミー・出力信号線からの出力信号を選択した状態にして、前記ダミー・スキャン・フリップフロップにスキャン入力を入力して、前記モジュールのスキャンテストを行えるようにした、ことを特徴とする集積回路。
【請求項２】
当該集積回路内の前記モジュール以外の部分に設けられ、前記セレクタの出力を通常入力とする観察用スキャン・フリップフロップを、さらに備え、
前記モジュール以外の部分のスキャンテスト経路に前記観察用スキャン・フリップフロップを組み込んで、前記モジュール以外の部分のスキャンテストを行えるようにした、ことを特徴とする請求項１に記載の集積回路。
【請求項３】
スキャンテスト回路を有するモジュールを含む集積回路の設計方法であって、
前記モジュール内の、当該集積回路内の前記モジュール以外の部分から前記モジュールへの入力信号線の近傍に、ダミー・スキャン・フリップフロップを設け、
前記ダミー・スキャン・フリップフロップの通常出力を、当該集積回路内の前記モジュール以外の部分へ出力するダミー・出力信号線を設け、
当該集積回路内の前記モジュール以外の部分に、前記入力信号線への入力信号と前記ダミー・出力信号線からの出力信号の一方を選択し、前記モジュールの入力信号線へ出力するセレクタを設け、
前記ダミー・スキャン・フリップフロップのスキャン出力を、前記入力信号線に入力された入力信号を通常入力として受ける前記モジュール内のスキャン・フリップフロップのスキャン入力に接続し、
前記セレクタが前記ダミー・出力信号線からの出力信号を選択した状態にして、前記ダミー・スキャン・フリップフロップにスキャン入力を入力して、前記モジュールのスキャンテストを行えるようにした、ことを特徴とする集積回路の設計方法。
【請求項４】
当該集積回路内の前記モジュール以外の部分に、前記セレクタの出力を通常入力とする観察用スキャン・フリップフロップを、さらに設け、
前記モジュール以外の部分のスキャンテスト経路に前記観察用スキャン・フリップフロップを組み込んで、前記モジュール以外の部分のスキャンテストを行えるようにした、ことを特徴とする請求項３に記載の集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路および集積回路の設計方法に関し、特にスキャン回路を有するモジュールを含む集積回路および集積回路の設計方法に関する。
【背景技術】
【０００２】
近年、集積回路は大規模化しており、集積回路が含むすべての回路の故障（結線不良、素子不良）を検出しようとすると、スキャンパターン（テストパターンと称する場合もある）が複雑になってしまい、スキャンパターン開発の長期化やコスト増加を招く。このような問題を解決するためのスキャン回路と呼ばれるテスト手法が知られている。
【０００３】
このスキャン手法では、論理設計が終了し、回路のネットリストを生成した後、回路（ネットリスト）中のいくつかのフリップフロップ（ＦＦ）をスキャン用ＦＦに置き換えて、スキャン回路を構成する。そして、スキャン用ＦＦを含むネットリストを用いて故障シミュレーションを行い、スキャンパターンを生成する。このスキャンパターンを使用して、製造した集積回路のテストを行う。
【０００４】
しかしながら、このスキャン手法を使用しても、大規模な集積回路においては、スキャンパターンの作成や故障検出率の向上が難しくなってきている。特に、近年は設計の効率化を図るために、特定機能を有する回路をマクロブロックとしてモジュール化し、このモジュールを使用し、必要に応じて複数のモジュールを接続することが行われている。通常は、各モジュールごとにスキャン回路が組み込まれ、スキャンパターンが決められており、それをそのまま利用することが設計工数削減の上からも有利である。また、モジュールの中には、他社が開発し、知的財産などの関係から、内部データが公開されていないモジュールを組み込む場合も起こり得る。このようなモジュールにもスキャン回路が組み込まれ、スキャンパターンが提供されるが、決められたスキャンパターンでテストするだけで、内部データが分からないので、スキャン回路やスキャンパターンを変更することはできない。
【０００５】
以上のように、モジュールを有する集積回路を設計する場合、モジュールはそのまま使用し、スキャン回路やスキャンパターンを変更することはないのが一般的である。
【０００６】
モジュールを有する集積回路を設計する場合、モジュールとの間の信号の入出力を設計する必要がある。例えば、複数のモジュールを有し、モジュール間で直接信号の入出力を行う場合には、モジュール間に信号線を設ける。また、集積回路内のモジュール以外の部分とモジュールとの間で信号の入出力を行う場合も、モジュールとモジュール以外の部分との間に信号線を設ける。
【０００７】
図１は、複数（ここでは２個）のモジュールを有する従来例の集積回路１０の構成を示す図である。第１モジュール１１と第２モジュール２１は、それぞれスキャン回路を有し、スキャンパターンも決められている。集積回路１０には、第１モジュール１１から第２モジュール２１への信号線３１と、第２モジュール２１から第１モジュール１１への信号線３２が設けられる。
【０００８】
第１モジュール１１は、論理回路１２と、スキャン用ＦＦ１３、１４、１５を有する。スキャン用ＦＦは、論理回路１２内にも多数設けられており、図示したスキャン用ＦＦ１３、１４、１５と合わせてスキャン経路を形成する。以下、図ではスキャン経路を破線で示す。スキャンデータは、第１モジュール１１のスキャンデータ入力端子ＳＩ１から、スキャン用ＦＦ１３に入力され、さらに論理回路１２内のスキャン経路およびスキャン用ＦＦ１４、１５を経て、第１モジュール１１のスキャンデータ出力端子ＳＯ１から出力される。集積回路１０に組み込まれた第１モジュール１１のスキャンテストを行うために、集積回路１０は、第１モジュールのスキャンデータ入力端子ＳＩ１および出力端子ＳＯ１に接続される入力端子および出力端子が設けられる。
【０００９】
スキャン回路については、特許文献１および２に記載されているので、詳しい説明は省略する。
【００１０】
同様に、第２モジュール２１は、論理回路２２と、スキャン用ＦＦ２３、２４、２５、スキャンデータ入力端子ＳＩ１およびスキャンデータ出力端子ＳＯ１を有する。
【００１１】
図１の集積回路１０をテストする場合、第１モジュール１１、第２モジュール２１、モジュール化されていない回路部分およびモジュール間の信号線３１、３２を含めたモジュールとの入出力信号線にスキャン回路を形成し、スキャンパターンを決めてテストを行うことが考えられるが、スキャン回路の設計およびスキャンパターン開発の負担が非常に大きくなるという問題がある。そこで、第１モジュール１１は内部に設けられたスキャン回路を使用して所定のスキャンパターンでテストし、第２モジュール２１は内部に設けられたスキャン回路を使用して所定のスキャンパターンでテストし、モジュール化されていない回路部分およびモジュールとの入出力信号線をテストするのが一般的である。そのため、モジュールとの入出力信号線のテストを効率的に行うことが要望される。
【００１２】
特許文献１は、ハードマクロとソフトマクロ間の信号線を含めたスキャン回路を形成することを記載している。しかし、複数のモジュールおよびその間の信号線を含めたスキャン回路を設計しスキャンパターンを開発すると負担が非常に大きくなるという問題がある。
【００１３】
特許文献２は、モジュール間にテスト回路を設けることを記載している。しかし、モジュール間に別にテスト回路を設ける必要があり、回路規模が大きくなり、テストのための端子数が増加するという問題がある。
【００１４】
【特許文献１】特開２００５−２９１７７９号公報
【特許文献２】特開２００４−２３３２００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
モジュールとの入出力信号線のテストは、モジュールのスキャンテストの一環として行う方が効率がよいが、スキャンパタンのマージが出来ない回路構成である場合には、別途回路間の結線確認を行う為の論理が必要となる。上記のようにモジュールのスキャン回路を再設計し、新たにスキャンパターンを作成するのは負担が大きいという問題がある。そこで、モジュールとの入出力信号線のテストを、モジュールのスキャン回路および既存のスキャンパターンだけで、モジュールのスキャンテストの一環として行えるようにすることが望まれている。
【課題を解決するための手段】
【００１６】
実施形態は、スキャンテスト回路を有するモジュールを含む集積回路であって、モジュール内の、モジュール以外の部分からモジュールへの入力信号線の近傍に設けられたダミー・スキャン・フリップフロップ（ダミー・スキャン用ＦＦ）と、ダミー・スキャン用ＦＦの通常出力を、モジュール以外の部分へ出力するダミー・出力信号線と、モジュール以外の部分に設けられ、入力信号線への入力信号とダミー・出力信号線からの出力信号の一方を選択し、モジュールの入力信号線へ出力するセレクタと、を備え、ダミー・スキャン用ＦＦのスキャン出力は、入力信号線に入力された入力信号を通常入力として受けるモジュール内のスキャン用ＦＦのスキャン入力に供給され、セレクタがダミー・出力信号線からの出力信号を選択した状態にして、ダミー・スキャン用ＦＦにスキャン入力を入力して、モジュールのスキャンテストを行えるようにする。
【００１７】
モジュール以外の部分に、セレクタの出力を通常入力とする観察用スキャン用ＦＦをさらに設け、モジュール以外の部分のスキャンテスト経路に観察用スキャン用ＦＦを組み込んで、モジュール以外の部分のスキャンテストを行えるようにする。
【００１８】
集積回路が複数のモジュールと、モジュール間信号線と、を備える場合も、上記と同様の構成が使用できる。
【発明の効果】
【００１９】
実施形態では、モジュールとの入出力信号線のテストを、既存のスキャンパタンを用いるだけで行う事が出来るようになる。
【発明を実施するための最良の形態】
【００２０】
図２は、実施形態の集積回路の設計を行うＣＡＤ装置を実現するコンピュータのハードウエア構成を示すブロック図である。図示のように、ＣＡＤ装置は、ＣＰＵ１と、バス２と、メモリ３と、入出力装置４と、ディスプレイ装置５と、磁気ディスク装置６と、を有し、ＣＡＤ用ソフトウエアをインストールしたコンピュータにより実現される。実際には、ワークステーションやパーソナルコンピュータにより実現される。コンピュータおよびＣＡＤ装置については広く知られているので説明は省略する。特許文献２などに記載されるように、スキャン回路は、回路（ネットリスト）中のいくつかのＦＦをスキャン用ＦＦに置き換えて構成する。
【００２１】
図３は、スキャン用ＦＦ４１の構成を示す図である。図３に示すように、スキャン用ＦＦ４１は、選択信号ＳＭに従って通常回路の信号Ｄを選択するかスキャン信号入力ＳＩを選択するかを切り替えるセレクタ４２と、セレクタ４２の出力をデータ入力としてクロックＣＬＫに応じて動作するフリップフロップ（ＦＦ）４３と、を有する。ＦＦ４３は、同一の出力を、通常出力Ｑおよびスキャン出力ＳＯとして出力する。セレクタ４２が信号Ｄを選択する場合には、通常回路内に設けられたＦＦとして通常の動作を行う。テスト時には、セレクタ４２がスキャンパターンに従って供給されたスキャン信号入力ＳＩを選択し、ＦＦ４３はＳＩを保持し、通常出力Ｑおよびスキャン出力ＳＯとして出力する。次のクロックの時にもスキャン信号入力ＳＩが選択されていれば、次段のスキャン用ＦＦにＳＯが伝えられる。次のクロックの前に選択信号ＳＭが切り替えられると、通常回路にＳＩが設定される。このようにして、テスト対象の回路でスキャンパターンに従って各部を所定の状態に設定し、設定した値に応じた動作を行わせ、その動作結果をスキャン出力として取り出して、正常に動作しているかをテストする。スキャン回路については、広く知られているので、これ以上の説明は省略する。
【００２２】
図４は、第１実施形態の集積回路５０の構成を示す図である。第１実施形態の集積回路５０は、第１モジュール５１と、第２モジュール６１と、第１モジュール５１から第２モジュール６１への信号線７１と、を有する。第１モジュール５１と第２モジュール６１は、それぞれスキャン回路を有し、スキャンパターンも決められているとする。第１モジュール５１および第２モジュール６１は、例えばマクロブロックである。
【００２３】
第１モジュール５１は、論理回路５２と、スキャン用ＦＦ５３、５４、５５と、スキャンデータ入力端子ＳＩ１と、スキャンデータ出力端子ＳＯ１と、を有する。前述のように、スキャン用ＦＦは、論理回路５２内にも多数設けられており、図示したスキャン用ＦＦ５３、５４、５５と合わせてスキャン経路を形成する。集積回路５０は、スキャンデータ入力端子ＳＩ１および出力端子ＳＯ１に接続される入力端子および出力端子を有する。第２モジュール６１は、論理回路６２と、スキャン用ＦＦ６３、６４、６５と、スキャンデータ入力端子ＳＩ２と、スキャンデータ出力端子ＳＯ２と、を有する。なお、ここでは、第２モジュール６１の出力が集積回路５０の外部に出力されるため、第２モジュール６１は出力端子ＯＵＴ−Ｂを有し、集積回路５０もこれに対応する出力端子ＯＵＴ−Ｂを有する。この場合も、スキャン用ＦＦは、論理回路６２内にも多数設けられており、図示したスキャン用ＦＦ６３、６４、６５と合わせてスキャン経路を形成する。集積回路５０は、スキャンデータ入力端子ＳＩ２および出力端子ＳＯ２に接続される入力端子および出力端子を有する。以上の構成は、図１の従来例と同じである。
【００２４】
第１実施形態では、第２モジュール６１内の信号線７１の端子の近傍にダミー・スキャン用ＦＦ６６が、信号線７１の近傍に第２モジュール６１から第１モジュール５１への信号線７２が、第１モジュール５１内の信号線７１の端子の近傍にセレクタ５６およびダミー・スキャン用ＦＦ５７が、設けられる。ダミー・スキャン用ＦＦ６６は、スキャン入力ＳＩが第２モジュール６１のスキャンデータ入力端子ＳＩ２に接続され、スキャン出力ＳＯがスキャン用ＦＦ６３のスキャン入力ＳＩに接続され、通常出力Ｑが信号線７２の出力端子に接続される。セレクタ５６は、スキャン用ＦＦ５４の通常出力Ｑと信号線７２の入力端子の信号の一方を選択して、信号線７１の出力端子およびダミー・スキャン用ＦＦ５７の通常入力Ｄに出力する。セレクタ５６の選択状態は、選択信号端子select1に入力される選択信号により切り替えられる。集積回路５０には、選択信号端子select1に対応した端子select1が設けられる。ダミー・スキャン用ＦＦ５７は、スキャン入力ＳＩがスキャン回路の前段のスキャン用ＦＦ５５のスキャン出力ＳＯに接続され、通常入力Ｄがセレクタ５６の出力に接続され、スキャン出力ＳＯがスキャンデータ出力端子ＳＯ１に接続される。ダミー・スキャン用ＦＦ５７は、観察用スキャン用ＦＦであり、第１モジュール５１のスキャン回路の最終段を形成する。
【００２５】
第２モジュール６１のダミー・スキャン用ＦＦ６６を除いた部分は、モジュールとして設計されたものと同じであり、スキャン回路も同じである。従って、あらかじめ決められているスキャンパターンを使用して、ダミー・スキャン用ＦＦ６６を除いた部分スキャン用ＦＦ６３以降の部分をテストすることが可能である。第１実施形態では、あらかじめ設計されているスキャン回路の初段にダミー・スキャン用ＦＦ６６が加えられたスキャン回路が形成される。ここで、ダミー・スキャン用ＦＦ６６の通常出力がスキャン用ＦＦ６３の通常入力Ｄに擬似的に接続し、スキャンパターンを作成する。この疑似接続は、スキャンパタン作成時のみに接続する。スキャンパタン作成後、この接続は、ネットリストから削除する。
【００２６】
第１モジュール５１のセレクタ５６を除いた部分は、モジュールとして設計されたものと同じであり、スキャン回路も同じである。従って、あらかじめ決められているスキャンパターンを使用して、スキャン用ＦＦ５４の出力までの部分をテストすることが可能である。第１実施形態では、ダミー・スキャン（観察用スキャン）ＦＦ５７が、あらかじめ設計されているスキャン回路の最終段に加えられた構成であり、あらかじめ決められているスキャンパターンを使用してテストを行うと、出力されるスキャンデータにＦＦ５７の検出結果が付加されるだけである。
【００２７】
第１実施形態の集積回路５０のテストは、第１モジュール５１のテストと、第１モジュール５１のテストの２つのテストで構成される。
【００２８】
第１モジュール５１をテストする時には、選択信号端子select1に入力する制御信号により、セレクタ５６がスキャン用ＦＦ５４の通常出力Ｑを選択して出力する状態にする。そして、あらかじめ決められているスキャンパターンに対応したスキャンデータをスキャンデータ入力端子ＳＩ１から入力してテストを行うと、ＦＦ５７の検出結果が付加されたスキャンデータが出力されるので、セレクタ５６を含めてテストが行える。第１モジュール５１のテストを行う時には、第２モジュール６１は、どのような状態でもよい。
【００２９】
第２モジュール６１をテストする時には、選択信号端子select1に入力する制御信号により、第１モジュール５１のセレクタ５６が信号線７２の入力端子の信号を選択して出力する状態にする。そして、上記のように決定した修正スキャンパターンに対応したスキャンデータをスキャンデータ入力端子ＳＩ２から入力する。この時、ＦＦ６６のスキャン出力ＳＯはＦＦ６３のスキャン入力ＳＩに入力され、ＦＦ６６の通常出力Ｑは、信号線７２、セレクタ５６、信号線７１を介してＦＦ６３の通常入力Ｄに入力される。すなわち、ＦＦ６６の通常出力ＱがそのままＦＦ６３の通常入力に入力される構成であり、上記の修正スキャンパターンを作成した時と同じ条件である。このように、修正スキャンパターンを使用したテストで、信号線７１を含む第２モジュール６１のテストを行うことができる。
【００３０】
以上説明したように、第１実施形態では、モジュールの外部との信号線の部分にダミー・スキャン用ＦＦおよびセレクタを追加するだけで、モジュールの内部を変更せず、スキャンパターンもそのまま使用して、信号線７１のテストを第２モジュール６１のテスト内で行うことができる。これにより、信号線７１をテストする別の工程を設ける必要がないので、テストを簡略化できる。
【００３１】
なお、第１実施形態において、第１モジュール５１の部分がモジュール化されていない場合でも、同様の効果が得られる。
【００３２】
図５は、第２実施形態の集積回路５０の構成を示す図である。第２実施形態の集積回路５０は、第２モジュール６１から第１モジュール５１への信号線７３が設けられていることが、第１実施形態と異なる。
【００３３】
図５に示すように、第２実施形態では、第１実施形態の構成に加えて、第１モジュール５１内の信号線７３の端子の近傍にダミー・スキャン用ＦＦ５８が、信号線７３の近傍に第１モジュール５１から第２モジュール６１への信号線７４が、第２モジュール６１内の信号線７３の端子の近傍にセレクタ６６およびダミー・スキャン用ＦＦ６８が、設けられる。ダミー・スキャン用ＦＦ５８は、スキャン入力ＳＩが第１モジュール５１のスキャンデータ入力端子ＳＩ１に接続され、スキャン出力ＳＯがスキャン用ＦＦ５３のスキャン入力ＳＩに接続され、通常出力Ｑが信号線７４の出力端子に接続される。セレクタ６７は、スキャン用ＦＦ６４の通常出力Ｑと信号線７４の入力端子の信号の一方を選択して、信号線７３の出力端子およびダミー・スキャン用ＦＦ６８の通常入力Ｄに出力する。セレクタ６７の選択状態は、選択信号端子select2に入力される選択信号により切り替えられる。集積回路５０には、選択信号端子select2に対応した端子select2が設けられる。ダミー・スキャン用ＦＦ６８は、スキャン入力ＳＩがスキャン回路の前段のスキャン用ＦＦ６５のスキャン出力ＳＯに接続され、通常入力Ｄがセレクタ６７の出力に接続され、スキャン出力ＳＯがスキャンデータ出力端子ＳＯ２に接続される。ダミー・スキャン用ＦＦ６８は、観察用スキャン用ＦＦであり、第２モジュール６１のスキャン回路の最終段を形成する。
【００３４】
このような構成により、第１実施形態で説明したのと同様に、信号線７３のテストを第１モジュール５１のテストの一環として行えるようになる。言い換えれば、第２モジュール６１の出力信号線のテストを、第２モジュール６１の外部（ここでは第１モジュール５１）のスキャンテストの一環として行えるようになる。動作は第１実施形態と同様であるので、説明は省略する。
【００３５】
図６は、第３実施形態の集積回路５０の構成を示す図である。第３実施形態の集積回路５０は、第１実施形態において、内部にスキャン回路を有する第３モジュール８１がさらに設けられている。第１モジュール５１から第２モジュール６１への信号と同じ信号が第３モジュール８１へ入力されるため、信号線７１から分岐した信号線７５が設けられている。第３実施例では、信号線７５のテストを第３モジュール８１のテストの一環として行えるようにするために、第１実施例と同じ構成を適用する。具体的には、第３モジュール８１内の信号線７５の端子の近傍にダミー・スキャン用ＦＦ８６が、信号線７５の近傍に第３モジュール８１から第１モジュール５１への信号線７６が設けられる。ダミー・スキャン用ＦＦ８６は、スキャン入力ＳＩが第３モジュール８１のスキャンデータ入力端子ＳＩ３に接続され、スキャン出力ＳＯがスキャン用ＦＦ８３のスキャン入力ＳＩに接続され、通常出力Ｑが信号線７６の出力端子に接続される。第１モジュール５１内のセレクタ５６は、スキャン用ＦＦ５４の通常出力Ｑと、信号線７２の入力端子の信号と、信号線７６の入力端子の信号のうちの１つを選択して、信号線７１（すなわち信号線７５）の出力端子およびダミー・スキャン用ＦＦ５７の通常入力Ｄに出力する。
【００３６】
ダミー・スキャン用ＦＦ６８は、スキャン入力ＳＩがスキャン回路の前段のスキャン用ＦＦ６５のスキャン出力ＳＯに接続され、通常入力Ｄがセレクタ６７の出力に接続され、スキャン出力ＳＯがスキャンデータ出力端子ＳＯ２に接続される。ダミー・スキャン用ＦＦ６８は、観察用スキャン用ＦＦであり、第２モジュール６１のスキャン回路の最終段を形成する。
【００３７】
このような構成により、第１実施形態で説明したのと同様に、信号線７５のテストを第３モジュール８１のテストの一環として行えるようになる。動作は第１実施形態と同様であるので、説明は省略する。
【００３８】
第１から第３実施形態では、モジュールとしてマクロブロックを使用する例を説明したが、説明した構成は、モジュールとしてＬＳＩを使用し、複数のＬＳＩを合わせて１つの回路を形成する場合にも有効である。図７は、そのような変形例の構成を示す。図７において、基板２００上に第１ＬＳＩ２０１と第２ＬＳＩ２１１の２個のＬＳＩを搭載し、第１ＬＳＩ２０１から第２ＬＳＩ２１１への信号線２２１と、第２ＬＳＩ２１１から第１ＬＳＩ２０１への信号線２２３と、を設ける。信号線２２１のテストを第２ＬＳＩ２１１のテストの一環とし行い、信号線２２３のテストを第１ＬＳＩ２０１のテストの一環とし行えるようにするために、第１ＬＳＩ２０１と第２ＬＳＩ２１１の信号入出力部分を変更して第２実施形態と同様の構成を適用する。動作は第２実施形態と同じなので説明は省略する。
【００３９】
以上実施形態を説明したが、開示した実施形態は説明のために例示したに過ぎず、開示の技術はこれに限定されるものではない。
【図面の簡単な説明】
【００４０】
【図１】図１は、スキャン回路を有する複数のモジュールを組み込んだ従来例の集積回路の構成を示す図である。
【図２】図２は、実施形態の集積回路を設計するためのＣＡＤ装置を実現するハードウエア構成を示す図である。
【図３】図３は、スキャン用ＦＦの構成を示す図である。
【図４】図４は、第１実施形態の集積回路の構成を示す図である。
【図５】図５は、第２実施形態の集積回路の構成を示す図である。
【図６】図６は、第３実施形態の集積回路の構成を示す図である。
【図７】図７は、変形例の集積回路の構成を示す図である。
【符号の説明】
【００４１】
５０    集積回路
５１    第１モジュール
５２    論理回路
５３−５４    スキャン用フリップフロップ（ＦＦ）
５６    セレクタ
５７    ダミー・スキャン用ＦＦ
６１    第２モジュール
６２    論理回路
６３−６５    スキャン用ＦＦ
６６    ダミー・スキャン用ＦＦ
【図１】
2010038656.tif 000003
【図２】
2010038656.tif 000004
【図３】
2010038656.tif 000005
【図４】
2010038656.tif 000006
【図５】
2010038656.tif 000007
【図６】
2010038656.tif 000008
【図７】
2010038656.tif 000009