(57)【要約】      （修正有）【課題】高品位の表示性能を維持するマトリクス型表示装置を提供する。【解決手段】画素形成部１１及びスイッチング素子部１２を有する第１基板１０と、第２基板２０と、第１基板１０及び第２基板２０の間に設けられた光制御層３０とを有するマトリクス型表示装置６０Ａであって、第１基板１０の画素形成部１１には、ベース基板４上に形成された参照電極３と、参照電極３を覆うように形成された絶縁膜２と、絶縁膜２上に所定の面積Ａで形成され、スイッチング素子部に接続された画素電極１とが形成されており、第２基板２０には、画素電極１との対向する部分の面積が所定の面積Ｂとなるようにパターン形成された対向電極２１を有しており、対向電極２１の面積Ｂを画素電極１の面積Ａよりも小さくすること、好ましくはＢ／Ａを０．３／１以上１／１未満の範囲内にした。【選択図】図１
2010032835.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板上に画素形成部とスイッチング素子部とを有する第１基板であって、該画素形成部には、前記ベース基板上に形成された参照電極と、該参照電極を覆うように形成された絶縁膜と、該絶縁膜上に所定の面積Ａで形成され且つ前記スイッチング素子部に接続された画素電極とが少なくとも形成されてなる第１基板と、
前記画素電極に対向するように形成され且つ対向する部分の面積が所定の面積Ｂとなるようにパターン形成された対向電極を有する第２基板と、
前記第１基板と前記第２基板との間に設けられて前記画素電極と前記対向電極との間に電圧を印加することで光学特性が変化する光制御層と、を備えるマトリクス型表示装置であって、
各画素単位において、前記対向電極の面積Ｂが前記画素電極の面積Ａよりも小さいことを特徴とするマトリクス型表示装置。
【請求項２】
各画素単位において、前記対向電極の面積Ｂと前記画素電極の面積Ａとの比（Ｂ／Ａ）が０．３／１以上１／１未満の範囲内である、請求項１に記載のマトリクス型表示装置。
【請求項３】
前記スイッチング素子部が薄膜トランジスタ部である、請求項１又は２に記載のマトリクス型表示装置。
【請求項４】
前記光制御層が液晶層である、請求項１〜３のいずれか１項に記載のマトリクス型表示装置。
【請求項５】
前記光制御層が電気泳動材料層である、請求項１〜３のいずれか１項に記載のマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶ディスプレイ等のマトリクス型表示装置に関し、さらに詳しくは、電圧変動する要因があっても表示性能を一定に維持することができるマトリクス型表示装置に関する。
【背景技術】
【０００２】
液晶表示装置や電気泳動型表示装置のような電圧駆動型の表示装置は、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス方式で駆動される場合が多い。図６は、アクティブマトリクス方式で駆動される液晶表示装置の単画素領域の従来例を示す模式的な断面図であり、図４は、液晶表示装置の単画素の等価回路図である。図６に例示した液晶表示装置１００においては、画素電極１０１を有するＴＦＴ基板１１０と、対向電極１２１を有するカラーフィルター基板１２０との間に液晶層１３０が挟まれており、その液晶層１３０は画素容量ＣＬＣとして存在し、さらにその画素容量ＣＬＣと並列回路となる容量成分として保持容量ＣＳＴが形成されている。
【０００３】
保持容量ＣＳＴは、画素形成部１１１毎に設けられ、ＴＦＴ基板１１０に形成された画素電極１０１と、その画素電極１０１のベース基板１０４側に設けられた参照電極１０３との間に、容量成分である絶縁層１０２を配置することによって構成されている（例えば非特許文献１を参照）。保持容量ＣＳＴが必要なケースとしては、画素電極１０１と走査線（ゲート線）（図４中の符号４１）との間に寄生容量ＣＧＳが存在し、その寄生容量ＣＧＳの存在によって画素形成部１１１への印加電圧が変動し、表示性能が影響を受けるケースや、異方性を持つ液晶分子が画素電極１０１に印加された電圧によって分子の向きが変化し、その結果として画素電極１０１と対向電極１２１との間で構成される画素容量ＣＬＣの値が変動するケースが挙げられる。
【０００４】
このような場合、保持容量ＣＳＴを設けることにより、寄生容量ＣＧＳの存在や液晶分子の異方性に基づいた電圧変動を相対的に小さくすることができるので、画素形成部１１１への印加電圧が安定化し、良好な表示性能を得ることができるようになる。電圧変動による表示性能への影響は液晶ディスプレイの仕様によっても異なるが、階調数の多い高品位の液晶ディスプレイにおいては、電圧のわずかな変動が表示性能に敏感に反映されるので、より大きな保持容量ＣＳＴをＴＦＴ基板１１０に作り込んでおくことが好ましいとされている。
【０００５】
従来、ＴＦＴ基板１１０に作り込まれる保持容量ＣＳＴは、画素容量ＣＬＣに対して０．５倍〜１．０倍程度である。この場合、画素電極１０１と参照電極１０３との間の絶縁層１０２の膜厚や誘電率の関係、また液晶層１３０の膜厚や誘電率の関係から、保持容量ＣＳＴを形成するための参照電極１０３の面積Ｃは、画素電極１０１の面積Ａの１０〜３０％の大きさで形成されていれば十分である。その結果、参照電極１０３として金属電極を用いても大きな開口率の低減にはならず、さらにプロセスの簡便性からも、そうした金属電極が用いられているケースが多い。
【０００６】
しかしながら、最近の液晶ディスプレイのより一層の高品位化に伴い、画素の階調数をさらに増大させたり、応答性を向上させたりすることが行われる。階調数を増大させた場合には、画素電極１０１に印加する電圧がわずかに変動しただけでも階調が変化することになるので、電圧変動の許容値が従来にもまして小さくなる。そのため、さらに大きな保持容量ＣＳＴを作り込んでおく必要がある。また、応答性を向上させるためには、液晶層１３０の膜厚を減少させて画素容量ＣＬＣを増大させたり、自発分極を持つ強誘電性液晶を適用したりする必要があり、そのため、保持容量ＣＳＴも併せて大きくする必要がある。
【０００７】
なお、特許文献１に記載の液晶表示装置は、不透明金属からなる第１電極と透明導電膜からなる画素電極とで保持容量を構成したものであり、第１電極のレイアウトによって開口率を向上させていることを特徴としている。
【非特許文献１】責任編集：堀  浩雄、鈴木幸治、「カラー液晶ディスプレイ」、共立出版、２００１年発行、第１１６〜１２０頁。
【特許文献１】特開平５−２０３９８１号公報（第００１１〜００１２段落）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のように、保持容量ＣＳＴをさらに大きくする場合において、参照電極１０３の面積Ｃを拡大すればよいわけであるが、通常の製造工程では参照電極１０３は配線層と同じ工程で形成されるため、不透明な金属電極層として設けられている。したがって、透過型液晶ディスプレイのように、バックライト等を透過する必要があるディスプレイの場合には、参照電極１０３の面積Ｃを大きくすることは、透過率、すなわち光の利用効率を低下させることとなり、消費電力の観点からもデメリットとなる。この問題を解決するには、参照電極１０３の材質を透明導電材料にすれば、液晶ディスプレイ１００ではバックライト等１５０を参照電極１０３が遮蔽しないので開口率を低下させることはない。そのため、保持容量ＣＳＴを大きくするための手段は、参照電極１０３の面積Ｃを単純に拡大することである程度までは対応可能となる。ただし、この場合、金属電極である配線部分と異なる材質の参照電極１０３を用いるため、成膜工程やエッチング工程が増え、製品コストを上昇させる要因となる。
【０００９】
一方、配線層に参照電極１０３と同じ透明電極を用いることも可能であるが、透明電極材料は金属電極と比較すると比抵抗率が高いため、配線抵抗が高くなり、ディスプレイとしての画面サイズや動作速度が制限される可能性がある。また、バックライトを透過する必要のない反射型液晶ディスプレイや電子ペーパーでは、従来どおりの不透明な金属電極を用いた場合でも参照電極１０３の面積Ｃを拡大することができる。
【００１０】
しかしながら、参照電極１０３の面積Ｃを大きくして保持容量ＣＳＴを増大させた場合であっても、参照電極１０３の面積Ｃはせいぜい画素電極１０１の面積の１倍程度が限度である。したがって、保持容量ＣＳＴを形成する絶縁層１０２の膜厚や誘電率及び画素容量ＣＬＣを形成する液晶層１３０の膜厚や誘電率の関係によっても違うが、保持容量ＣＳＴの増大には限界があった。一方で、画素容量ＣＬＣは、パターン化された画素電極１０１と、対向基板１２０上に全面ベタで形成された対向電極１２１とで構成されており、画素容量ＣＬＣを変更することは不可能であった。
【００１１】
本発明は、上記課題を解決するためになされたものであって、その目的は、画素の階調数をさらに増大させたり、応答性を向上させたりした高品位なマトリクス型表示装置において、電圧変動の許容値が従来にもまして小さくなる場合、あるいは、液晶層の膜厚を減少させて画素容量を増大させたり自発分極を持つ強誘電性液晶を適用したりすることによって応答性を向上させた場合であっても、高品位の表示性能を一定に維持することができるマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するための本発明のマトリクス型表示装置は、
ベース基板上に画素形成部とスイッチング素子部とを有する第１基板であって、該画素形成部には、前記ベース基板上に形成された参照電極と、該参照電極を覆うように形成された絶縁膜と、該絶縁膜上に所定の面積Ａで形成され且つ前記スイッチング素子部に接続された画素電極とが少なくとも形成されてなる第１基板と、
前記画素電極に対向するように形成され且つ対向する部分の面積が所定の面積Ｂとなるようにパターン形成された対向電極を有する第２基板と、
前記第１基板と前記第２基板との間に設けられて前記画素電極と前記対向電極との間に電圧を印加することで光学特性が変化する光制御層と、を備えるマトリクス型表示装置であって、
各画素単位において、前記対向電極の面積Ｂが前記画素電極の面積Ａよりも小さいことを特徴とする。
【００１３】
この発明によれば、各画素単位において、第２基板にパターン形成された対向電極の面積Ｂが、第１基板に設けられている画素電極の面積Ａよりも小さいので、ＴＦＴ基板である第１基板側の画素電極と参照電極とを従来どおりに構成した場合であっても、実質的に画素容量ＣＬＣを小さくすることができ、保持容量ＣＳＴと画素容量ＣＬＣとの相対比（ＣＳＴ／ＣＬＣ）を従来よりも大きくすることができる。その結果、画素容量ＣＬＣに対して相対的に大きな電荷を保持容量ＣＳＴに蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量ＣＳＴによって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。なお、「画素電極と参照電極とを従来どおり」とは、画素電極の面積に対して参照電極の面積が約１０％〜約３０％程度のことである。
【００１４】
本発明のマトリクス型表示装置は、各画素単位において、前記対向電極の面積Ｂと前記画素電極の面積Ａとの比（Ｂ／Ａ）が０．３／１以上１／１未満の範囲内であるように構成することが好ましい。
【００１５】
この発明によれば、開口率低下と表示性能向上との関係において、対向電極の面積Ｂと画素電極の面積Ａとの比（Ｂ／Ａ）を上記範囲内とすることができる。
【００１６】
本発明のマトリクス型表示装置の好ましい態様として、前記スイッチング素子部が薄膜トランジスタ部であるように構成する。
【００１７】
本発明のマトリクス型表示装置の好ましい態様として、前記光制御層が液晶層であるように構成する。
【００１８】
本発明のマトリクス型表示装置の好ましい態様として、前記光制御層が電気泳動材料層であるように構成する。
【発明の効果】
【００１９】
本発明のマトリクス型表示装置によれば、ＴＦＴ基板である第１基板側の画素電極と参照電極とを従来どおりに構成した場合であっても、実質的に画素容量ＣＬＣを小さくすることができ、保持容量ＣＳＴと画素容量ＣＬＣとの相対比（ＣＳＴ／ＣＬＣ）を従来よりも大きくすることができるので、画素容量ＣＬＣに対して相対的に大きな電荷を保持容量ＣＳＴに蓄えておくことができる。その結果、例えば画素電圧の変動が生じ易い液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量ＣＳＴによって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。
【００２０】
こうした本発明のマトリクス型表示装置において、光制御層を液晶層あるいは電気泳動材料層であるように構成することにより、画素の階調数をさらに増大させたり、応答性を向上させたりした高品位な液晶表示装置や電気泳動表示装置を構成することができる。これらの表示装置は、電圧変動の許容値が従来にもまして小さくなる場合、あるいは、液晶層の膜厚を減少させて画素容量を増大させたり自発分極を持つ強誘電性液晶を適用したりすることによって応答性を向上させた場合であっても、高品位の表示性能を一定に維持することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明のマトリクス型表示装置について詳細に説明するが、本発明は図面の形態や以下の実施形態に限定されるものではない。
【００２２】
［マトリクス型表示装置］
図１、図２及び図５（以下、これらを示すときは「図１等」という。）は、本発明のマトリクス型表示装置の単画素領域の例を示す模式的な断面図であり、図３は、本発明のマトリクス型表示装置の単画素領域の一例を示す模式的な平面図であり、図４は、本発明のマトリクス型表示装置の単画素の等価回路図の模式図である。ここで、図１及び図２に示すマトリクス型表示装置６０Ａ，６０Ｂは、光制御層３０として液晶層が採用されてなる液晶表示装置を示す実施形態であり、図５に示すマトリクス型表示装置６０Ｃは、光制御層３０’としてマイクロカプセル方式の電気泳動層が採用されてなる電気泳動表示装置を示す実施形態である。なお、以下において、各マトリクス型表示装置６０Ａ，６０Ｂ，６０Ｃを総称するときは、符号６０で表す。
【００２３】
本発明のマトリクス型表示装置６０は、図１等に示すように、第１基板１０と、第２基板２０と、第１基板１０と第２基板２０との間に設けられた光制御層３０と、を有している。なお、符号５０は、本発明のマトリクス型表示装置６０が液晶表示装置である場合における偏光板やバックライト等を表している。
【００２４】
第１基板１０は、ベース基板４と、ベース基板４上の面内方向に画素形成部１１とスイッチング素子部１２とを有する基板である。その画素形成部１１とスイッチング素子部１２は、単画素内にそれぞれ設けられている。画素形成部１１には、ベース基板４上に形成された参照電極３と、その参照電極３を覆うように形成された絶縁膜２と、その絶縁膜２上に所定の面積Ａで形成された画素電極１とが少なくとも形成されている。第２基板２０は、第１基板１０に設けられた画素電極１に対向するように且つ対向する部分の面積が所定の面積Ｂで形成された対向電極２１を有している。光制御層３０は、第１基板１０と第２基板２０との間に、両基板に挟まれるように設けられており、画素電極１と対向電極２１との間に電圧を印加することで光学特性が変化する層である。本発明は、こうしたマトリクス型表示装置６０の各画素単位において、対向電極２１の面積Ｂが画素電極１の面積Ａよりも小さい（Ｂ＜Ａ）ように構成されている。
【００２５】
本発明のマトリクス型表示装置６０において、図１等に示すように、第１基板１０に設けられた参照電極３は、平面視で画素電極１の下に形成されている。本願では、その参照電極３と対向する画素電極１とが平面視で重複している部分の面積を面積Ｃとし、参照電極３と画素電極１とで構成される保持容量ＣＳＴは、参照電極３と画素電極１とが平面視で重複する面積（すなわち参照電極３の面積Ｃ）に対応したものとなっている。
【００２６】
一方、第２基板２０に設けられた対向電極２１は、第１基板１０に設けられた画素電極１に対向するように該画素電極１よりも小さい面積で第２基板上に形成されている。本願では、その対向電極２１と対向する画素電極１とが平面視で重複している部分の面積を面積Ｂとし、対向電極２１と画素電極１とで構成される画素容量ＣＬＣは、対向電極２１と画素電極１とが平面視で重複する面積（すなわち対向電極２１の面積Ｂ）に対応したものとなっている。
【００２７】
以下、本発明のマトリクス型表示装置６０の各構成について詳しく説明する。
【００２８】
（第１基板）
第１基板１０は、図１等に示すように、ベース基板４上の面内方向に規則的に設けられた単画素を多数有している。図１等では、スイッチング素子部１２と画素形成部１１とを備えた単画素を表している。
【００２９】
ベース基板４としては、液晶表示装置や電気泳動表示装置のベース基板として一般的に用いられているものを用いることができ、有機基板であっても無機基板であってもよい。本発明のマトリクス型表示装置６０が液晶表示装置である場合、光制御層３０（液晶層）が設けられる側の反対側のベース基板面には、通常、偏光板やバックライト等５０が設けられるので、ベース基板４はバックライト等５０からの光が透過することができるように、透明又は半透明であることが好ましい。一方、本発明のマトリクス型表示装置６０が電気泳動表示装置である場合には、ベース基板４は必ずしも透明又は半透明である必要はなく、不透明であっても構わない。
【００３０】
有機基板としては、例えば、ポリエーテルサルフォン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又はポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。こうした有機基板は、剛性を有するものであってもよいし、厚さが５μｍ〜３００μｍ程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな基板の使用は、ＴＦＴを有する液晶表示装置や電気泳動表示装置をフレキシブルとすることが可能となる。また、無機基板としては、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。ガラス基板としては、Ｎａ等のアルカリ元素の少ない硼ケイ酸ガラス等を用いることができ、また、その厚さとしては、０．０５ｍｍ〜３．０ｍｍ程の液晶ディスプレイ用途のものを用いることができる。
【００３１】
スイッチング素子部１２は、マトリクス型表示装置６０を構成する各単画素に、画素形成部１１と共に設けられている。図１等において、スイッチング素子部１２には、図１等に示すように、ボトムゲート・トップコンタクト構造からなるＴＦＴが設けられている。一方、画素形成部１１には、参照電極３と画素電極１とが所定の大きさで形成されている。
【００３２】
ゲート電極５は、ベース基板４上に形成されている。ゲート電極５の形成材料としては、アルミニウム、チタン、銅、金、白金、クロム、パラジウム、インジウム、モリブデン、ニッケル等の金属もしくはＭｏＷ等の合金、又は、ＩＴＯ（インジウム錫オキサイド）、酸化インジウム、ＩＺＯ（インジウム亜鉛オキサイド）、ＳｎＯ２、ＺｎＯ等の透明導電材料等を挙げることができる。なお、図３からもわかるように、ゲート電極５は、走査線４１と同時に形成されることが多いので、導電性のよい金属又は合金が好ましく用いられる。ゲート電極５は、単一層として形成されたものであってもよいし、異なる層が積層されたものであってもよい。
【００３３】
ゲート電極５は、蒸着やスパッタリング等の既存の薄膜形成手段とパターニング手段とで形成できる。例えば、スパッタ成膜、マスク露光、現像、エッチング等からなる手段（「ＰＥＰ手段」（Photolithography  and  Etching  Process）という。以下同じ。）により形成できる。ゲート電極５の厚さは、その材質の導電率にもよるが、３０ｎｍ〜２００ｎｍ程度であることが好ましい。ゲート電極５の厚さの下限は、電極材料の導電率及びベース基板４との密着強度によって上記範囲内から好ましい値が選択される。ゲート電極５の厚さの上限は、後述の絶縁膜２（ゲート絶縁膜を含む）、ソース電極７及びドレイン電極８を設けた際に、ベース基板４とゲート電極５の段差部分における絶縁膜２による絶縁被覆が十分で、且つその上に形成する電極パターンに断線を生ぜしめないことを考慮して上記範囲内から好ましい値が選択される。特に、可とう性があるベース基板４を使用した場合には、応力のバランスを考慮する必要がある。
【００３４】
参照電極３は、上記ゲート電極５と同様、ベース基板４上に所定の面積Ｃで形成されたパターン電極である。この参照電極３は、図４に示すように、後述の対向電極２１と同じ電位を持つように形成され、絶縁膜２を挟む画素電極１と参照電極３とによって保持容量ＣＳＴ（画素容量ＣＬＣと並列な容量である。図４を参照。）を形成する。こうした参照電極３の形成材料としては、上記ゲート電極５と同じ材料であってもよいし、異なる材料であってもよい。同じ材料で参照電極３を形成する場合には、ゲート電極５と参照電極３とを一工程で形成できるので好ましい。一方、参照電極３の材料とゲート電極５の材料が異なる場合、例えば、参照電極３を透明導電材料で形成し、ゲート電極５を金属材料又は合金材料で形成する場合には、それぞれ別工程で形成される。この場合、両電極の形成順は問わない。なお、ゲート電極５と参照電極３を形成する前のベース基板４には、基板からの不純物の拡散やガスの透過を防止するためのバリア層や、密着性を向上させるためのアンダーコート層等が設けられていてもよい。
【００３５】
参照電極３上には絶縁膜２が形成され、さらにその絶縁膜２上には画素電極１が形成される。すなわち、参照電極３は、絶縁膜２を間に介して画素電極１と対向するように形成され、こうした積層構造は、各単画素における保持容量ＣＳＴを構成する。この参照電極３をどの程度の大きさで形成するかは、保持容量ＣＳＴの大きさとの関係で規定されるが、この発明では、画素電極１と参照電極３とを従来どおり、すなわち画素電極１の面積Ａに対して参照電極３の面積Ｃが約１０％〜約３０％程度となるように形成している。
【００３６】
絶縁膜２は、ゲート電極５を覆うと共に参照電極３を覆うように形成されている。ゲート電極５を覆う部分の絶縁膜２は、いわゆるゲート絶縁膜として作用する。一方、参照電極３を覆う部分の絶縁膜２は、その後に画素電極１を形成することによって容量成分として作用する。こうした絶縁膜２の形成材料としては、ＳｉＯ２、ＳｉＮｘ、Ａ１２Ｏ３等の無機材料や、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリサルホン、ポリカーボネート、ポリイミド等の有機材料や、一般的に使用されているレジスト材料で形成できる。無機材料からなる絶縁膜２は、ＣＶＤ法やスパッタ法等で成膜でき、また、有機材料からなる絶縁膜２は、スピンコート等の各種の塗布法で成膜できる。
【００３７】
絶縁膜２の厚さは薄いほど好ましいが、ＴＦＴを構成するゲート絶縁膜の観点からは、薄すぎるとソース電極７−ドレイン電極８とゲート電極５との間での漏れ電流が大きくなり、ＯＮ／ＯＦＦ比の低いデバイスになってしまうおそれがある。そのため、絶縁膜２の厚さは、通常、２０ｎｍ〜５００ｎｍ程度であることが好ましい。一方、絶縁膜２を参照電極３上に設けて保持容量ＣＳＴを構成するという観点からは、厚すぎると保持容量ＣＳＴが小さくなり、薄すぎると電極間のリーク電流が増大してコンデンサとしての機能を果たさなくなることから、通常、３０ｎｍ〜３００ｎｍ程度であることが好ましい。したがって、これらを勘案すると、絶縁膜２の厚さは、２０ｎｍ〜５００ｎｍであることが好ましく、３０ｎｍ〜３００ｎｍであることがより好ましい。
【００３８】
半導体層６は、ゲート電極５上に位置するゲート絶縁膜２の上にＰＥＰ手段で形成されている。半導体層６の種類は特に限定されず、各種の半導体材料を各種の成膜手段で形成できるが、例えばノンドープのアモルファスシリコン（ａ−Ｓｉ）膜と、リンをドープしたｎ＋ａ−Ｓｉ膜とを連続してＰＥＣＶＤ法で成膜した後に、ＰＥＰ手段によりパターン形成することができる。半導体層６のそれ以外の例としては、例えば、ペンタセン等の有機半導体材料を成膜してもよい。半導体層６の厚さは特に限定されないが、例えば３０ｎｍ〜２００ｎｍ程度で形成される。ここでは、半導体層６は後述するソース電極７とドレイン電極８の形成前に行うが、半導体層６をソース電極７とドレイン電極８の形成後に行うことも可能である。
【００３９】
ソース電極７及びドレイン電極８は、半導体層６上に所定の間隔を開けて隔たるようにパターン形成される。ソース電極７とドレイン電極８は通常、同じ材料で形成されるが、その材料は半導体材料の種類に応じて選択される。例えば、半導体層６がｐ型半導体材料で形成されている場合、ソース電極７とドレイン電極８は仕事関数の大きい金属で形成されることが好ましく、半導体層６がｎ型半導体材料で形成されている場合、ソース電極７とドレイン電極８は仕事関数の小さな金属で形成されることが好ましい。その理由としては、ソース電極７とドレイン電極８が半導体層６とオーミック接触することが必要であるからである。仕事関数の大きい電極材料としては、金、白金、透明導電膜（インジウム・スズ酸化物、インジウム・亜鉛酸化物等）等が挙げられ、仕事関数の小さい電極材料としては、アルミニウムや、カルシウム又はリチウムとアルミニウムとの積層構造等を挙げることができる。なお、このソース電極７とドレイン電極８は、図３からもわかるように、信号線４２と同時に形成されることが多いので、導電性のよい金属又は合金が好ましく用いられる。
【００４０】
ソース電極７とドレイン電極８は、例えばチャネル長５μｍ、チャネル幅５０μｍとなるように設計されたマスクを用い、例えば膜厚３０ｎｍ〜１００ｎｍ程度となるように、スパッタリング法や電子ビーム（ＥＢ）蒸着法で形成することができる。なお、絶縁膜２上にソース電極７及びドレイン電極８を形成する際に、絶縁膜２の表面の汚染を防ぐことを目的として、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３等の無機材料や、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリスルホン、ポリカーボネート、ポリイミド等の有機材料からなる厚さ３０ｎｍ程度の層間絶縁膜（図示しない）を設けてもよい。
【００４１】
画素電極１は、スイッチング素子部に接続された独立パターンの電極であり、各単画素の画素形成部１１を構成する、所定の面積Ａで形成されたパターン電極である。この画素電極１は、後述する第２基板２０が有する対向電極２１との間に電圧を印加することによって、光制御層３０（例えば液晶層又は電気泳動層）の光学特性を変化させるように作用する。本発明のマトリクス型表示装置が液晶層を備えた液晶表示装置６０Ａ，６０Ｂである場合（図１及び図２を参照）は、画素電極１の形成材料としては、ＩＴＯ（インジウム錫オキサイド）、酸化インジウム、ＩＺＯ（インジウム亜鉛オキサイド）、ＳｎＯ２、ＺｎＯ等の透明導電材料を好ましく挙げることができる。一方、本発明のマトリクス型表示装置が電気泳動層を備えた電気泳動表示装置６０Ｃである場合（図５を参照）は、画素電極１の形成材料としては、前記同様の透明導電材料であってもよいし、不透明な金属材料又は合金材料であってもよい。ここでいう金属材料又は合金材料としては、アルミニウム、チタン、銅、金、白金、クロム、パラジウム、インジウム、モリブデン、ニッケル等の金属や、ＭｏＷ等の合金を挙げることができる。
【００４２】
画素電極１は、上述したゲート電極５やソース電極７及びドレイン電極８と同様、蒸着やスパッタリング等の既存の薄膜形成手段とパターニング手段で形成できる。画素電極１の厚さは、その形成材料によっても異なるが、通常のＩＴＯの場合には、５０ｎｍ〜３００ｎｍである。なお、この画素電極１は、前記のソース電極７及びドレイン電極８を形成した後に形成してもよいし（図１等を参照）、ソース電極７及びドレイン電極８を形成する前に形成してもよい。画素電極１は、図１〜図３に示すように、通常、ドレイン電極８に接続されている。
【００４３】
保護膜９は、主に半導体層６の酸化を防止することを目的とし、図１等に示すようにＴＦＴを覆うように設けられる。一般的な保護膜９は、酸素バリア性や水蒸気バリア性を有する膜であり、例えばＳｉＯ２やＳｉＮ等からなる厚さ２０ｎｍ〜２０００ｎｍ程度の薄膜を挙げることができる。保護膜９は、スパッタリング法等により成膜できる。
【００４４】
なお、画素電極１上には保護膜９は設けられない。本発明のマトリクス型表示装置が液晶表示装置６０Ａ，６０Ｂである場合、画素電極１上には、通常、液晶配向膜１５が設けられる（図１及び図２を参照）。液晶配向膜１５の形成材料としては、ポリイミド等の有機材料が挙げられ、その成膜方法としては、スピンコート法を挙げることができる。一方、本発明のマトリクス型表示装置が電気泳動表示装置６０Ｃである場合（図５を参照）は、画素電極１上には、通常、電極保護層１５’が設けられる。電極保護層１５’の形成材料としては、ＰＭＭＡ等の有機材料が挙げられ、その成膜方法としては、スピンコート法を挙げることができる。
【００４５】
なお、図３は、単画素領域の一例を示す模式的な平面図であるが、図示のように、画素の開口領域は、走査線４１と信号線４２とスイッチング素子部１２（ＴＦＴ部）とが形成された以外の、画素電極１の形成領域であることがわかる。走査線４１は、ゲート電極５に電圧を印加するためにマトリクス型表示装置の横方向に延びる配線であり、ゲート線とも呼ばれ、通常は、走査線４１とゲート電極５は同時に形成される。一方、信号線４２は、ソース電極７−ドレイン電極８にデータ信号を印加するためにマトリクス型表示装置の縦方向に延びる配線であり、通常は、信号線４２とソース電極７，ドレイン電極８とは同時に形成される。画素電極１は、各画素毎、画素形成部１１のほぼ全面に面積Ａで形成されている。一方、参照電極３は、各画素を横方向に横断するように共通電極として設けられている。したがって、本願発明で言うところの参照電極３の面積Ｃとは、各画素において、参照電極３と画素電極１とを平面視したときの重複部分の面積を指している。そして、その重複部分で、参照電極３と画素電極１と両電極間に挟まれた絶縁膜２とによって、保持容量ＣＳＴが構成されている。
【００４６】
（第２基板）
第２基板２０は、第１基板１０が有する画素電極１に対向するように且つ対向する部分の面積が所定の面積Ｂでパターン形成された対向電極２１を有している。より詳しくは、この第２基板２０は、図１等に示すように、透明基板２２と、その透明基板２２の一方の面（光制御層３０側の面）上に所定のパターンで形成された着色層２３及びブラックマトリクス層２４と、その着色層２３及びブラックマトリクス層２４上に形成された透明保護膜２５と、その透明保護膜２５上に所定の面積Ｂでパターン形成された対向電極２１とを有するカラーフィルター基板である。モノクロディスプレイやカラーフィルターを使用しないフィールドシーケンシャル方式ディスプレイ等の場合には、カラーフィルターを構成する必要はなく、対向電極２１があればよい。なお、図示しないが、第２基板２０の他方の面（光制御層３０側の面の反対面）上には、通常、偏光板が設けられている。この偏光板と第１基板１０に設けられている偏光板の光吸収軸は、それぞれ直交して配置されているものがある。
【００４７】
透明基板２２は、本発明のマトリクス型表示装置６０の観察者側に設けられる基板であるので、透明性の高い基板であることが望ましい。通常は、厚さ０．５ｍｍ〜１．１ｍｍ程度の透明性の高いガラス基板や石英基板、又は、厚さ０．０５ｍｍ〜０．２ｍｍ程度の透明性の高いプラスチック基板が用いられる。そうしたプラスチック基板としては、ポリカーボネート、ポリエーテルサルフォン等が挙げられる。
【００４８】
着色層２３は、透明基板２２の上に形成された所定色の層であり、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）のいずれかの着色パターンが各画素毎に形成されている。着色層２３は、主成分を構成する樹脂材料と、着色成分からなる材料とを含有し、さらに分散剤や開始剤等の添加材料を必要に応じて含有する。主成分を構成する材料としては、ポリイミド樹脂、ポリビニルアルコール、アクリル樹脂等を挙げることができ、着色成分からなる材料としては、アゾレーキ系、キナクリドン系等の有機顔料や染料等を挙げることができる。
【００４９】
ブラックマトリックス層２４は、漏れ光を遮蔽するために設けられる層であり、透明基板２２の面内方向に所定のパターンで設けられている。通常は、第１基板１０のスイッチング素子部１２に対向する位置に設けられている。ブラックマトリックス層２４は、クロム等の金属薄膜、又は、カーボン微粒子等の遮光性粒子若しくは黒色顔料を含有させたポリイミド樹脂、アクリル樹脂、エポキシ樹脂等の樹脂層で形成される。なお、本発明のマトリクス型表示装置６０においては、ブラックマトリックス層２４が形成されていないものであってもよい。
【００５０】
透明保護膜２５は、空気中の活性成分や貼合に用いられる接着剤に含まれる活性成分から着色層２３に含まれる顔料や染料の退色を防ぐために、着色層２３上に設けられる。さらに、光制御層３０である液晶層や電気泳動層に接する側の面を平坦化すると共に、着色層２３に含まれる成分が溶出して光制御層３０に悪影響を及ぼさないようにするために設けられることもある。こうした透明保護膜２５としては、重合反応を起こすとともに架橋反応を起こすことが可能な有機物を好ましく用いることができる。具体的には、不飽和二重結合基を有する（メタ）アクリレート基含有化合物、エポキシ基含有化合物、ウレタン基含有化合物等が挙げられる。
【００５１】
対向電極２１は、第１基板１０の画素電極１に対向するパターン形成された電極であり、所定の面積Ｂで形成されている。この対向電極２１は、光制御層３０が液晶層である場合には、画素電極１と共にその液晶層に電圧を印加して液晶を駆動させて光学特性を変化させる。一方、光制御層３０が電気泳動層である場合には、画素電極１と共にその電気泳動層に電圧を印加して、例えばマイクロカプセル内の電気泳動粒子を移動させて光学特性を変化させる。
【００５２】
こうした対向電極２１の形成材料としては、ＩＴＯ等の透明電極が好ましく用いられ、蒸着やスパッタリング等の既存の薄膜形成手段とパターニング手段で所定の面積Ｂでパターン形成できる。対向電極２１の厚さは、その形成材料によっても異なるが、通常のＩＴＯの場合には、５０ｎｍ〜３００ｎｍである。なお、この対向電極２１は、前記の参照電極３と同電位となるように形成される。対向電極２１と画素電極１とで構成された画素容量ＣＬＣは、画素電極１と参照電極３とで構成された保持容量ＣＳＴと並列に形成される。
【００５３】
（光制御層）
光制御層３０として、液晶層又は電気泳動層を挙げることができる。これらの層は、第１基板１０に設けられた画素電極１と第２基板２０に設けられた対向電極２１との間に設けられ、両電極間に電圧が印加されることによって光学特性が変化する。
【００５４】
液晶層は、公知の各種の液晶材料で形成することができ、例えば、スメクチック液晶、ネマチック液晶、コステリック液晶等から任意に選択できる。また、電気泳動層は、いわゆるマイクロカプセル電気泳動方式の電気泳動層であってもよいし、いわゆるツイストボール（ジリコンビーズ）方式の電気泳動層であってもよい。前者（マイクロカプセル方式）の電気泳動層は、図５に示すように、両電極間に電圧を印加することによって、マイクロカプセル３１内の黒色粒子と白色粒子が電圧の極性に依存して移動し、表示性能を発現する。後者（ツイストボール方式）の電気泳動層は、両電極間に電圧を印加することによって、半球が黒と白に塗り分けられた球状微粒子が電圧の極性に依存して回転し、表示性能を発現する。
【００５５】
なお、第１基板１０と第２基板２０とを所定の間隔に保って光制御層３０を所定の厚さにするため、両基板１０，２０間には通常、スペーサ（図示しない）が設けられる。スペーサとしては、所望の間隔と同じ厚さ又は粒径のシート状部材や粒子等が用いられる。
【００５６】
（各電極の面積）
本発明のマトリクス型表示装置６０は、第２基板２０が有する対向電極２１の面積Ｂが、第１基板１０が有する画素電極１の面積Ａより小さい（Ｂ＜Ａ）ことに特徴がある。そして、特に、その対向電極２１の面積Ｂと画素電極１の面積Ａとの比（Ｂ／Ａ）が０．３／１以上１／１未満の範囲内であることが好ましい。
【００５７】
対向電極２１の面積Ｂと画素電極１の面積Ａとが上記の関係（すなわち、Ｂ＜Ａの関係）であることにより、第１基板１０側の画素電極１と参照電極３とを従来どおりに構成した場合であっても、実質的に画素容量ＣＬＣを小さくすることができ、保持容量ＣＳＴと画素容量ＣＬＣとの相対比（ＣＳＴ／ＣＬＣ）を従来よりも大きくすることができる。その結果、画素容量ＣＬＣに対して相対的に大きな電荷を保持容量ＣＳＴに蓄えておくことができるので、例えば画素電圧の変動が生じ易い大きな誘電率異方性を持つ液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量ＣＳＴによって画素電圧の変動を抑えることができ、液晶等からなる光制御層３０を所定の電圧で駆動させて表示性能を一定に維持することができる。なお、「画素電極１と参照電極３とを従来どおり」とは、画素電極１の面積Ａに対して参照電極３の面積Ｃが約１０％〜約３０％程度のことである。
【００５８】
特に透過型液晶ディスプレイの場合において、従来の構成、すなわち参照電極３を配線電極と同じ材料で構成した場合、参照電極３がある部分と、画素電極１があり且つ対向電極２１がない部分とを一致させることで、開口率を低下させることなく、かつ、生産工程上も参照電極３と配線層を同時に形成するという従来の低コスト工程を持ちながらも、保持容量ＣＳＴと画素容量ＣＬＣとの相対比（ＣＳＴ／ＣＬＣ）を高めることができる。
【００５９】
また、対向電極２１の面積Ｂと画素電極１の面積Ａとの比（Ｂ／Ａ）を上記範囲内（すなわち、０．３／１以上１／１未満の範囲内）とすれば、開口率の低下と表示性能の向上との関係において好ましい。すなわち、Ｂ／Ａが０．３／１未満では、対向電極２１の面積Ｂが相対的に小さくなりすぎるので、光制御層３０に駆動電圧を与えることができる有効な画素面積（開口面積）が小さくなり、十分な表示性能を示さなくなることがあり、一方、Ｂ／Ａが１／１になると、画素容量ＣＬＣが従来とあまり変化がなく、保持容量ＣＳＴと画素容量ＣＬＣとの相対比（ＣＳＴ／ＣＬＣ）を従来よりも大きくすることができない。
【００６０】
本発明のマトリクス型表示装置６０では、上記のように、対向電極２１の面積Ｂを小さくしたりして、画素容量ＣＬＣに対する保持容量ＣＳＴを相対的に大きくすることができる。以下では、大きな保持容量ＣＳＴを必要とする場合について、特に光制御層３０を液晶層とした場合を例にして説明するが、理論的に同じであれば電気泳動層とした場合も同様である。
【００６１】
大きな保持容量ＣＳＴが必要なケースとして、［ケース１］液晶が大きな自発分極を持つ場合（例えば液晶が強誘電性液晶の場合。特開２０００−１２２０４３号公報、及び、Journal  of  the  Korean  Physical  Society,  Vol.42,  April,  pp.S1391〜S1394（2003）を参照。）、［ケース２］液晶が大きな誘電率異方性を持つ場合、の２つのケースを例示することができる。これらのケースは、いずれも、液晶のオフ状態とオン状態とで見かけ上の誘電率（液晶が自発分極を持つ場合には、電極上に必要な電荷量）が異なるものである。こうした液晶をＴＦＴで駆動させた場合、通常はＴＦＴのオン時間よりも液晶の応答時間（応答速度）の方が遅い。したがって、ＴＦＴがオフ時間（すなわち画素電極１上の電荷量が変化しない時間）では、液晶がオフ状態からオン状態に変化して誘電率が変化したり、自発分極の方向が変化して必要な電荷量が変化したりする。この状態を式で表現すると、下式のようになる。ここで、Ｑは画素電極に蓄積される電荷量、Ｃは液晶がオン状態での液晶相の容量、Ｃ’は液晶がオフ状態での液晶層の容量、Ｖは液晶がオン状態での画素容量に印加される電圧、Ｖ’は液晶がオフ状態での画素容量に印加される電圧、Ｐｓは液晶層の自発分極である。
【００６２】
［ケース１］  Ｑ＝Ｃ×Ｖ＝Ｃ×Ｖ’＋Ｐｓ
【００６３】
［ケース２］  Ｑ＝Ｃ×Ｖ＝Ｃ’×Ｖ’
【００６４】
先ず、上記ケース１の場合をより詳細に説明する。初期状態（オフ状態）では液晶分子は配向しておらず、自発分極が現れないとした場合、ＴＦＴがオン時間の間に画素電極に電圧Ｖを印加し、その後、ＴＦＴのオフ時間に液晶分子が応答した後の電圧Ｖ’を計算すると、ＴＦＴのオン時間に画素電極１に蓄積される電荷Ｑは、下式のようになる。ここで、ＣＬＣは液晶層の容量、ＣＳＴは液晶層と並列に形成する保持容量、Ｐｓは液晶層の自発分極である。
【００６５】
Ｑ＝（ＣＬＣ＋ＣＳＴ）×Ｖ
【００６６】
ＴＦＴのオン時間が終了した時点で、画素電極１上に蓄積された電荷Ｑは変化しないが、液晶はある応答時間で配向するため、その結果として自発分極Ｐｓが発現する。したがって、その時の電圧をＶ’とすると、ＴＦＴがオフ時間に画素電極１に蓄積される電荷Ｑは下式のようになる。
【００６７】
Ｑ＝（ＣＬＣ＋ＣＳＴ）×Ｖ’＋Ｐｓ
【００６８】
これらの式から、Ｖ’は下式のようになる。
【００６９】
Ｖ’＝Ｖ−Ｐｓ／（ＣＬＣ＋ＣＳＴ）
【００７０】
したがって、電圧Ｖを印加したとしても、最終的には［Ｖ−Ｐｓ／（ＣＬＣ＋ＣＳＴ）］の電圧Ｖ’が印加されたことになる。従って、電圧の変動値は［−Ｐｓ／（ＣＬＣ＋ＣＳＴ）］となる。
【００７１】
一般的な１５インチＸＧＡディスプレイを例に数値を計算すると、画素面積が３００μｍ×１００μｍ、開口率を８０％、液晶の誘電率をεｒ＝６．８、セルギャップを１．５μｍ、液晶の駆動電圧を５Ｖ、自発分極を６０ｎＣ／ｃｍ２、表示の階調性を１６階調とした例では、画素容量ＣＬＣと自発分極Ｐｓは以下のように計算できる。ここで、自発分極を６０ｎＣ／ｃｍ２としたのは、Journal  of  the  Korean  Physical  Society,  Vol.42,  April,  pp.S1391〜S1394（2003）において報告されている、６０〜７０ｎＣ／ｃｍ２の自発分極の値に基づいた。
【００７２】
ＣＬＣ＝１００×１０−６×３００×１０−６×０．８×６．８×８．８５×１０−１２／１．５×１０−６  ＝０．５６ｐＦ
Ｐｓ＝１００×１０−６×３００×１０−６×０．８×６０×１０−９×１００００  ＝１４．４ｐＣ
【００７３】
このとき、許容される電圧変動ΔＶは、ΔＶ＝５／１６＝０．３１Ｖ、と計算できる。したがって、保持容量ＣＳＴは以下のようになる。
【００７４】
Ｐｓ／（ＣＬＣ＋ＣＳＴ）＝０．３１Ｖ
ＣＳＴ＝４６．５ｐＦ
【００７５】
この保持容量ＣＳＴは画素電極１と参照電極３とで構成されるので、保持容量ＣＳＴを構成する絶縁膜２の誘電率をεｒとし、絶縁膜２の厚さをｄとすると、εｒ／ｄは以下のようになる。
【００７６】
４６．５ｐＦ＝１００×１０−６×３００×１０−６×０．８×εｒ×８．８５×１０−１２／ｄ
εｒ／ｄ＝２．２×１０８
【００７７】
以上のことから、例えば６０ｎＣ／ｃｍ２、の自発分極を持つ液晶を用いると共に保持容量ＣＳＴを例えばＳｉｘＮｙ（εｒ＝８）で形成すると、ｄは３６ｎｍとなり、リーク電流が大きく、絶縁膜としては現実的な膜厚ではなくなる。しかし、本発明のマトリクス型表示装置６０においては、上記のように、対向電極２１の面積Ｂを小さくし、好ましくは画素電極１の面積Ａとの比（Ｂ／Ａ）が０．３／１以上１／１未満の範囲となるように小さくしたので、例えばＢ／Ａを０．５／１（５０％）にして画素面積を半分にすると（保持容量は変化させない場合）、上式においてＣＬＣとＰｓのみが半分になる。その結果、保持容量ＣＳＴをＳｉｘＮｙ（εｒ＝８）で形成すると、絶縁膜２の厚さｄは上記の倍の７２ｎｍとなり、現実的な厚さとすることができる。
【００７８】
次に、上記ケース２のように、大きな誘電率異方性を持つ液晶を用いたマトリクス型表示装置６０について説明する。マトリクス型表示装置６０は、一般的には画素電圧の変動はできるだけ小さいことが望ましい。しかし、大きな誘電率異方性を持つ液晶を用いたマトリクス型表示装置６０においては、ＴＦＴがオン時間に電荷Ｑが注入されて画素電極と対向電極との間の電圧Ｖが一定電圧に保たれるが、誘電率異方性を持つ液晶はその動きが遅く、その遅い動きによって液晶層の画素容量ＣＬＣが大きな値に変化する。
【００７９】
こうして画素容量ＣＬＣが大きくなると、Ｑ（電荷：一定）＝ＣＬＣ（画素容量）・Ｖ（駆動電圧）より、駆動電圧Ｖが小さくなり、液晶は小さくなった電圧Ｖ’での駆動しかできなくなり、所望の表示性能を発揮できなくなる。本発明のマトリクス型表示装置６０は、こうした問題に対し、対向電極２１の面積Ｂを相対的に小さくし、さらに参照電極３の面積Ｃを相対的に大きくして画素容量ＣＬＣに対する保持容量ＣＳＴを相対的に大きくしたので、保持容量ＣＳＴとして十分な電荷を蓄えておくことを可能にした。その結果、大きな誘電率異方性を持つ液晶を駆動させた場合であっても、画素電圧の変動を抑え、液晶を所定の電圧Ｖで駆動させることができる。
【００８０】
次に、上記ケース２の場合をより詳細に説明する。初期状態（オフ状態）では液晶分子は配向膜にしたがって横方向に配向しているが、電圧を印加することで縦方向に配向し、横方向に配向した場合とは異なった誘電率を持つ状態となる。ＴＦＴがオン時間に電圧Ｖを印加し、その後、ＴＦＴのオフ時間に液晶分子が応答した後の電圧Ｖ’を計算すると、ＴＦＴのオン時間に画素電極１に蓄積される電荷Ｑは、下式のようになる。ここで、ＣＬＣは液晶層の容量、ＣＳＴは液晶層と並列に形成する保持容量である。
【００８１】
Ｑ＝（ＣＬＣ＋ＣＳＴ）×Ｖ
【００８２】
ＴＦＴのオン時間が終了した場合、画素電極上の電荷は変化しないが、液晶分子の配向による誘電率の変化から電圧Ｖ’は以下のように変化する。
【００８３】
Ｑ＝（Ｃ’ＬＣ＋ＣＳＴ）×Ｖ’
【００８４】
従って、
Ｖ’＝（ＣＬＣ＋ＣＳＴ）／（Ｃ’ＬＣ＋ＣＳＴ）×Ｖ、
ここで、液晶分子の誘電率異方性をΔεとすると、
Ｃ’ＬＣ＝ＣＬＣ＋ε×Δε×Ｓ／ｄ、
となることから、
Ｖ’＝Ｖ−（ε×Δε×Ｓ／ｄ）／（Ｃ’ＬＣ＋ＣＳＴ）×Ｖ
となる。
【００８５】
すなわち、電圧変動は[（ε×Δε×Ｓ／ｄ）／（Ｃ’ＬＣ＋ＣＳＴ）×Ｖ]である。
【００８６】
ここで、ケース１と同様に、一般的な１５インチＸＧＡディスプレイを例に数値を計算すると、画素面積が３００μｍ×１００μｍ、開口率を８０％、液晶の誘電率εを６．８、液晶の誘電率異方性Δεを２３．６、セルギャップを１．５μｍ、液晶の駆動電圧を５Ｖ、表示の階調性を１６階調とした例では、電圧変動から計算すると
【００８７】
（１００×１０−６×３００×１０−６×０．８×２３．６×８．８５×１０−１２／１．５×１０−６）／（１００×１０−６×３００×１０−６×０．８×（２３．６+６．８）×８．８５×１０−１２／１．５×１０−６＋ＣＳＴ）×５＝５／１６
【００８８】
ＣＳＴ＝４９．２ｐＦ
【００８９】
となる。ここで、誘電率異方性はDIC  Technical  Review  No.11/2005、２９ページ、「液晶材料の開発と工業化」に記載のあるフルオロナフタレン液晶の値Δε＝２３．６を採用した。
【００９０】
以上のことから、例えば、Δε＝２３．６の誘電率異方性を持つ液晶を用いると共に保持容量ＣＳＴを例えばＳｉｘＮｙ（εｒ＝８）で形成すると、ｄは３４ｎｍとなり、リーク電流が大きく、絶縁膜としては現実的な膜厚ではなくなる。しかし、本発明のマトリクス型表示装置６０においては、上記のように、対向電極２１の面積Ｂを小さくし、好ましくは画素電極１の面積Ａとの比（Ｂ／Ａ）が０．３／１以上１／１未満の範囲となるように小さくしたので、例えばＢ／Ａを０．５／１（５０％）にして画素面積を半分にすると（保持容量は変化させない場合）、上式においてＣＬＣとＰｓのみが半分になる。その結果、保持容量ＣＳＴをＳｉｘＮｙ（εｒ＝８）で形成すると、絶縁膜２の厚さｄは上記の倍の６８ｎｍとなり、現実的な厚さとすることができる。
【００９１】
以上説明したように、本発明のマトリクス型表示装置６０によれば、図４に示す等価回路図からもわかるように、ＴＦＴ基板である第１基板１０側の画素電極１と参照電極３とを従来どおりに構成した場合であっても、実質的に画素容量ＣＬＣを小さくすることができ、保持容量ＣＳＴと画素容量ＣＬＣとの相対比（ＣＳＴ／ＣＬＣ）を従来よりも大きくすることができるので、画素容量ＣＬＣに対して相対的に大きな電荷を保持容量ＣＳＴに蓄えておくことができる。その結果、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量ＣＳＴによって画素電圧の変動を抑えることができ、液晶等からなる光制御層３０を所定の電圧で駆動させて表示性能を一定に維持することができる。
【００９２】
こうした本発明のマトリクス型表示装置において、光制御層３０を液晶層あるいは電気泳動材料層であるように構成することにより、画素の階調数をさらに増大させたり、応答性を向上させたりした高品位な液晶表示装置や電気泳動表示装置を構成することができる。これらの表示装置は、電圧変動の許容値が従来にもまして小さくなる場合、あるいは、液晶層の膜厚を減少させて画素容量を増大させたり自発分極を持つ強誘電性液晶を適用したりすることによって応答性を向上させた場合であっても、高品位の表示性能を一定に維持することができる。
【実施例】
【００９３】
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
【００９４】
（実施例１）
最初に、第１基板１０を作製した。先ず、ベース基板４として、アルミノシリケート系無アルカリガラスからなる厚さ６００μｍのガラス基板を用いた。そのベース基板４上に、クロム膜を厚さ１００ｎｍとなるようにＤＣマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのゲート電極５をスイッチング素子部１２に形成すると共に走査線４１を形成した。次に、同じくベース基板４上に、ＩＴＯ膜を厚さ１００ｎｍとなるようにＤＣマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの参照電極３を画素形成部１１に形成した。次に、ゲート電極５と参照電極３とを覆うように、窒化シリコン膜を厚さ７０ｎｍとなるようにＰＥＣＶＤ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの絶縁膜２（ゲート絶縁膜を含む）をスイッチング素子部１２及び画素形成部１１に形成した。次に、絶縁膜２上に、厚さ２００ｎｍのノンドープのアモルファスシリコン（ａ−Ｓｉ）膜と、リンをドープした厚さ５０ｎｍのｎ＋ａ−Ｓｉ膜とを連続してスパッタ成膜し、マスク露光、現像及びエッチング等を行って所定パターンの半導体膜をスイッチング素子部１２に形成した。次に、クロム膜を厚さ２００ｎｍとなるようにＤＣマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのソース電極７及びドレイン電極８をスイッチング素子部１２に形成すると共に信号線４２を形成した。次に、ＩＴＯ膜を厚さ１５０ｎｍとなるようにＤＣマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの画素電極１を画素形成部１１に形成した。次に、窒化シリコン膜を厚さ５０ｎｍとなるようにＰＥＣＶＤ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの保護膜２５を、スイッチング素子部１２を覆うように形成した。最後に、ポリイミド膜を厚さ１０ｎｍとなるようにスピンコート法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの液晶配向膜１５を、画素電極１を覆うように画素形成部１１に形成した。こうして第１基板１０を作製した。
【００９５】
次に、第２基板２０を作製した。先ず、透明基板２２として、アルミノシリケート系ガラスからなる厚さ６００μｍのガラス基板を用いた。その透明基板２２上に、クロム膜を厚さ５０ｎｍとなるようにＤＣマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのブラックマトリックス層２４を、第１基板１０のスイッチング素子部１２の対向位置になるように形成した。次に、同じく透明基板２２上に、感光性着色樹脂膜を厚さ５００ｎｍとなるようにスピンコート法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの着色層２３を、画素形成部１１の対向位置に形成した。次に、ブラックマトリックス層２４と着色層２３とを覆うように、アクリル系ポリマー膜を厚さ２００ｎｍとなるようにスピンコート法で成膜し、透明保護膜２５を形成した。次に、その透明保護膜２５上に第１基板１０の画素形成部１１の対向位置に、ＩＴＯ膜を厚さ１５０ｎｍとなるようにＤＣマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの対向電極２１を形成した。こうして第２基板２０を作製した。
【００９６】
次に、得られた第１基板１０と第２基板２０とを所定の間隔で対向させるためのスペーサを介して貼り合わせ、その後、高い自発分極を持つ材料である強誘電性液晶（チッソ株式会社、ＣＳ−１０３０）を注入して、実施例１に係るマトリクス型表示装置を作製した。得られたマトリクス型表示装置について、画素電極１の面積Ａと対向電極２１の面積Ｂを表１に示し、さらに計算したＢ／Ａと保持容量ＣＳＴも表１に示した。
【００９７】
（実施例２，３及び比較例１，２）
実施例１において、対向電極２１の面積Ｂを変化させた他は、実施例１のマトリクス型表示装置と同様にして、実施例２，３及び比較例１，２のマトリクス型表示装置を作製した。得られたマトリクス型表示装置について、Ｂ／Ａと保持容量ＣＳＴを計算して表１に示した。
【００９８】
（実施例４）
実施例１において、液晶として、大きな誘電率異方性を持つフルオロナフタレン液晶を用いた他は、実施例１のマトリクス型表示装置と同様にして、実施例４のマトリクス型表示装置を作製した。画素電極１の面積Ａと対向電極２１の面積Ｂを表１に示し、さらに計算したＢ／Ａと保持容量ＣＳＴも表１に示した。
【００９９】
（実施例５，６及び比較例３，４）
実施例４において、対向電極２１の面積Ｂを変化させた他は、実施例４のマトリクス型表示装置と同様にして、実施例５，６及び比較例３，４のマトリクス型表示装置を作製した。得られたマトリクス型表示装置について、Ｂ／Ａと保持容量ＣＳＴを計算して表１に示した。
【０１００】
【表１】
2010032835.tif 000003
【０１０１】
表１に示すように、本発明に係る実施例１〜６のマトリクス型表示装置は、Ｂ／Ａが０．３〜０．７５の範囲で良好な表示性能を実現できたが、比較例１〜４のマトリクス型表示装置は、同じ画素容量を有する場合であっても、部分的又は全体的に暗い表示であった。
【図面の簡単な説明】
【０１０２】
【図１】本発明のマトリクス型表示装置の単画素領域の一例を示す模式的な断面図である。
【図２】本発明のマトリクス型表示装置の単画素領域の他の一例を示す模式的な断面図である。
【図３】本発明のマトリクス型表示装置の単画素領域の一例を示す模式的な平面図である。
【図４】本発明のマトリクス型表示装置の単画素の等価回路図の模式図である。
【図５】本発明のマトリクス型表示装置の単画素領域のさらに他の一例を示す模式的な断面図である。
【図６】アクティブマトリクス方式で駆動される液晶表示装置の単画素領域の従来例を示す模式的な断面図である。
【符号の説明】
【０１０３】
１  画素電極
２  絶縁膜（ゲート絶縁膜）
３  参照電極
４  ベース基板
５  ゲート電極
６  半導体膜
７  ソース電極
８  ドレイン電極
９  保護膜
１０  第１基板
１１  画素形成部
１２  スイッチング素子部
１５  液晶配向膜
２０  第２基板
２１  対向電極
２２  透明基板
２３  着色層
２４  ブラックマトリックス層
２５  透明保護膜
３０  光制御層（液晶層）
３０’  光制御層（電気泳動層）
３１  マイクロカプセル
４１  走査線
４２  信号線
５０  バックライト等
６０，６０Ａ，６０Ｂ，６０Ｃ  マトリクス型表示装置
ＣＬＣ  画素容量
ＣＳＴ  保持容量
ＣＧＳ  寄生容量
Ａ  画素電極の面積
Ｂ  対向電極の面積
Ｃ  参照電極の面積
【図１】
2010032835.tif 000004
【図２】
2010032835.tif 000005
【図３】
2010032835.tif 000006
【図４】
2010032835.tif 000007
【図５】
2010032835.tif 000008
【図６】
2010032835.tif 000009