(57)【要約】【課題】インクジェットヘッドにおけるインクの吐出信号を効率よく転送する。【解決手段】クロック逓倍回路８１は、変調装置から入力された基準クロックＣＬＫを逓倍することにより復調用逓倍クロックＤＭＣＬＫを生成して復調回路８２に出力する。復調回路８２には、変調回路から、３ビットのインクの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に応じて、基準クロックＣＬＫを基準としたときのその値が切り替わるタイミングが互いに異なる複数種類の変調吐出信号ＤＡＴＡが入力される。そして、復調回路８２は、基準クロックＣＬＫの値が切り替わってから、変調装置から入力端子６１ｂに入力された変調吐出信号ＤＡＴＡの値が切り替わるまでの間に復調用逓倍クロックＤＭＣＬＫの値が切り替わった回数に応じて、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２を出力する。【選択図】図１０
2010082928.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックが入力される基準クロック入力部と、
ノズルからインクを吐出するインクジェットヘッドにおける、複数種類のインクの吐出様態にそれぞれ対応する複数種類の吐出信号が変調されることによって生成された複数種類の信号であって、前記基準クロックを基準としたときのその値が切り替わるタイミングが互いに異なる複数種類の変調吐出信号が入力される変調吐出信号入力部と、
前記基準クロックから、前記変調吐出信号の値が切り替わるタイミングを検出するための復調用クロックを生成する復調用クロック生成手段と、
前記復調用クロックを用いて前記変調吐出信号の値が切り替わるタイミングを検出することによって、前記変調吐出信号を前記吐出信号に復調する復調手段とを備えていることを特徴とするインクジェットヘッド用復調装置。
【請求項２】
前記復調用クロック生成手段が、前記復調用クロックとして、前記基準クロックが逓倍された逓倍クロックを生成し、
前記復調手段が、前記基準クロックの値が切り替わってから、前記変調吐出信号の値が切り替わるまでの間に、前記逓倍クロックの値が切り替わった回数によって、前記変調吐出信号の値が切り替わったタイミングを検出することを特徴とする請求項１に記載のインクジェットヘッド用復調装置。
【請求項３】
前記復調用クロック生成手段が、前記復調用クロックとして、前記基準クロックの値が切り替わってから次に前記クロックの値が切り替わるまでの間に、時間の経過に伴ってその値が単純増加又は単純減少するアナログ波形を生成し、
前記復調手段が、前記変調吐出信号の値が切り替わったタイミングにおける前記アナログ波形の値を検出することによって、前記変調吐出信号の前記切り替わりタイミングを検出することを特徴とする請求項１に記載のインクジェットヘッド用復調装置。
【請求項４】
前記クロックは、その周期が所定の範囲内で変動するものであって、
前記アナログ波形は、前記基準クロックの周期が前記所定の範囲内のいずれの周期である場合にも、前記基準クロックの値が切り替わってから次に前記基準クロックの値が切り替わるまでの間に、その値がその最小値からその最大値まで単純増加、又は、その最大値からその最小値まで単純減少し、且つ、その後、次に前記基準クロックの値が切り替わるまでの間、当該最大値又は当該最小値に保持される信号であることを特徴とする請求項３に記載のインクジェットヘッド用復調装置。
【請求項５】
前記復調信号生成手段が、
前記復調信号生成手段の出力端子に所定の一定電流を流すことが可能な第１定電流源と、
前記復調信号生成手段の出力端子に前記第１定電流源とは反対向きの一定電流を流すことが可能な第２定電流源と、
前記第１定電流源と前記出力端子との導通及びその遮断を切り替える第１スイッチと、
前記第２定電流源と前記出力端子との導通及びその遮断を切り替える第２スイッチと、
前記出力端子とグランド端子との間に接続されたコンデンサとを備えており、
前記第１スイッチ及び前記第２スイッチは、前記基準クロックの値が切り替わる毎に、前記第１スイッチが前記第１定電流源と前記出力端子とを導通させるとともに、前記第２スイッチが前記第２定電流源と前記出力端子との導通を遮断する第１状態と、前記第１スイッチが前記第１定電流源と前記出力端子との導通を遮断するとともに、前記第２スイッチが前記第２定電流源と前記出力端子とを導通させる第２状態とが交互に切り替わるように構成されていることを特徴とする請求項３又は４に記載のインクジェットヘッド用復調装置。
【請求項６】
ノズルからインクを吐出するインクジェットヘッドにおける複数種類のインクの吐出様態に対応する複数種類の吐出信号を変調する変調装置と、
前記変調装置において変調された前記複数種類の吐出信号を復調させる復調装置とを備えており、
前記変調装置が、
基準クロックから、変調用クロックを生成する変調用クロック生成手段と、
前記変調用クロックを用いて、前記複数種類の吐出信号を、前記基準クロックを基準としたときにその値が切り替わるタイミングが互いに異なる複数種類の変調吐出信号に変調する変調手段とを備えており、
前記復調装置が、
前記基準クロックから、前記変調吐出信号を復調するための復調用クロックを生成する復調用クロック生成手段と、
前記復調用クロックを用いて前記変調吐出信号の値が切り替わるタイミングを検出することによって、前記変調吐出信号を前記吐出信号に復調する復調手段とを備えていることを特徴とするインクジェットヘッド用データ転送ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェットヘッドにおける吐出信号の転送に用いられるインクジェットヘッド用復調装置及びインクジェットヘッド用データ転送ユニットに関する。
【背景技術】
【０００２】
特許文献１に記載のインクジェット式の記録装置においては、クロック（ＣＬＫ、基準クロック）と、クロックに同期されて直列転送される、記録データに冗長データを付加したデータ信号（ＤＡＴＡ）とが、制御回路から駆動回路に入力される。これにより、クロックやデータ信号にノイズが重畳しても、記録データの誤りを検知することができる。そして、記録データの誤りが検知された場合に、データ信号を再転送している。
【０００３】
【特許文献１】特開平８−３０９９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、特許文献１に記載の記録装置では、データ信号をクロックに同期させて直列転送しているため、記録装置において記録される画像が高解像度化した場合など、同じ時間でより多くのデータ信号を転送するためには、クロックの周波数を高くしたり、データ信号を転送するための信号線の数を増加させたりすることが考えられる。しかしながら、クロックの周波数を高くした場合には放射ノイズが大きくなってしまう虞があり、データ信号を転送するための信号線を増加させた場合には、信号線の数の増加により、記録装置を大型化する必要が生じたり、製造コストの増加したりする虞がある。
【０００５】
本発明の目的は、インクの吐出信号を効率よく転送することが可能なインクジェットヘッド用復調装置、及び、インクジェットヘッド用データ転送ユニットを提供することである。
【課題を解決するための手段】
【０００６】
第１の発明に係るインクジェットヘッド用復調装置は、基準クロックが入力される基準クロック入力部と、ノズルからインクを吐出するインクジェットヘッドにおける、複数種類のインクの吐出様態にそれぞれ対応する複数種類の吐出信号が変調されることによって生成された複数種類の信号であって、前記基準クロックを基準としたときのその値が切り替わるタイミングが互いに異なる複数種類の変調吐出信号が入力される変調吐出信号入力部と、前記基準クロックから、前記変調吐出信号の値が切り替わるタイミングを検出するための復調用クロックを生成する復調用クロック生成手段と、前記復調用クロックを用いて前記変調吐出信号の値が切り替わるタイミングを検出することによって、前記変調吐出信号を前記吐出信号に復調する復調手段とを備えていることを特徴とするものである。
【０００７】
これによると、基準クロックから生成された復調クロックを用いて変調吐出信号の値が切り替わるタイミングを検出することにより変調吐出信号を復調することができるので、基準クロックの周波数を上げたり、信号線の数を増やしたりすることなく、より多くの吐出信号を転送することができる。
【０００８】
第２の発明に係るインクジェットヘッド用復調装置は、第１の発明に係るインクジェットヘッド用復調装置であって、前記復調用クロック生成手段が、前記復調用クロックとして、前記クロックが逓倍された逓倍クロックを生成し、前記復調手段が、前記基準クロックの値が切り替わってから、前記変調吐出信号の値が切り替わるまでの間に、前記逓倍クロックの値が切り替わった回数によって、前記変調吐出信号の値が切り替わったタイミングを検出することを特徴とするものである。
【０００９】
これによると、復調クロックとして基準クロックを逓倍させた逓倍クロックを用いれば、基準クロックの値が切り替わってから変調吐出信号の値が切り替わるまでの間の逓倍クロックが切り替わった回数を検出することにより、変調吐出信号の値が切り替わったタイミングを検出することができる。
【００１０】
第３の発明に係るインクジェットヘッド用復調装置は、第１の発明に係るインクジェットヘッド用復調装置であって、前記復調用クロック生成手段が、前記復調用クロックとして、前記基準クロックの値が切り替わってから次に前記基準クロックの値が切り替わるまでの間に、時間の経過に伴ってその値が単純増加又は単純減少するアナログ波形を生成し、前記復調手段が、前記変調吐出信号の値が切り替わったタイミングにおける前記アナログ波形の値を検出することによって、前記変調吐出信号の前記切り替わりタイミングを検出することを特徴とするものである。
【００１１】
これによると、復調用クロックとして、基準クロックの値が切り替わってから次に基準クロックの値が切り替わるまでの間に、時間の経過に伴ってその値が単純増加又は単純減少するアナログ波形を復調クロックとして生成すれば、変調吐出信号が切り替わったときのアナログ波形の値を検出することにより、変調吐出信号が切り替わったタイミングを検出することができる。
【００１２】
また、逓倍クロックは、過去の基準クロックを逓倍することによって生成されるため、基準クロックの周期が変動したときには、変調吐出信号を正確に復調することができない虞があるが、本発明では、現在の基準クロックから復調クロックを生成することができるので、変調吐出信号を確実に復調することができる。
【００１３】
第４の発明に係るインクジェットヘッド用復調装置は、第３の発明に係るインクジェットヘッド用復調装置であって、前記基準クロックは、その周期が所定の範囲内で変動するものであって、前記アナログ波形は、前記基準クロックの周期が前記所定の範囲内のいずれの周期である場合にも、前記基準クロックの値が切り替わってから次に前記基準クロックの値が切り替わるまでの間に、その値がその最小値からその最大値まで単純増加、又は、その最大値からその最小値まで単純減少し、且つ、その後、次に前記基準クロックの値が切り替わるまでの間、当該最大値又は当該最小値に保持される信号であることを特徴とするものである。
【００１４】
これによると、基準クロックの値が切り替わる時間間隔が所定の範囲内のいずれの時間間隔に変動しても、基準クロックの値が切り替わってから次に切り替わるまでの間に、その値が最小値から最大値、又は、最大値から最小値まで変化し、且つ、その後、最大値又は最小値に保持されるため、基準クロックの周期が変動した場合にも変調吐出信号を正確に復調することができる。
【００１５】
第５の発明に係るインクジェットヘッド用復調装置は、第３又は第４の発明に係るインクジェットヘッド用復調装置であって、前記復調信号生成手段が、前記復調信号生成手段の出力端子に所定の一定電流を流すことが可能な第１定電流源と、前記復調信号生成手段の出力端子に前記第１定電流源とは反対向きの一定電流を流すことが可能な第２定電流源と、前記第１定電流源と前記出力端子との導通及びその遮断を切り替える第１スイッチと、前記第２定電流源と前記出力端子との導通及びその遮断を切り替える第２スイッチと、前記出力端子とグランド端子との間に接続されたコンデンサとを備えており、前記第１スイッチ及び前記第２スイッチは、前記基準クロックの値が切り替わる毎に、前記第１スイッチが前記第１定電流源と前記出力端子とを導通させるとともに、前記第２スイッチが前記第２定電流源と前記出力端子との導通を遮断する第１状態と、前記第１スイッチが前記第１定電流源と前記出力端子との導通を遮断するとともに、前記第２スイッチが前記第２定電流源と前記出力端子とを導通させる第２状態とが交互に切り替わるように構成されていることを特徴とするものである。
【００１６】
これによると、第１、第２定電流源、第１、第２スイッチ及びコンデンサを用いて、復調クロックとしてのアナログ信号を生成する復調信号生成手段を容易に形成することができる。
【００１７】
第６の発明に係るインクジェットヘッド用データ転送ユニットは、ノズルからインクを吐出するインクジェットヘッドにおける複数種類のインクの吐出様態に対応する複数種類の吐出信号を変調する変調装置と、前記変調装置において変調された前記複数種類の吐出信号を復調させる復調装置とを備えており、前記変調装置が、基準クロックから、変調用クロックを生成する変調用クロック生成手段と、前記変調用クロックを用いて、前記複数種類の吐出信号を、前記基準クロックを基準としてたときにその値が切り替るタイミングが互いに異なる複数種類の変調吐出信号に変調する変調手段とを備えており、前記復調装置が、前記基準クロックから、前記変調吐出信号を復調するための復調用クロックを生成する復調用クロック生成手段と、前記復調用クロックを用いて前記変調吐出信号の値が切り替わるタイミングを検出することによって、前記変調吐出信号を前記吐出信号に復調する復調手段とを備えていることを特徴とするものである。
【発明の効果】
【００１８】
本発明によれば、基準クロックから生成された復調クロックを用いて変調吐出信号の値が切り替わるタイミングを検出することにより変調吐出信号を復調することができるので、基準クロックの周波数を上げることなく、より多くの吐出信号を転送することができる。
【発明を実施するための最良の形態】
【００１９】
［第１実施形態］
以下、本発明の好適な第１実施形態について説明する。
【００２０】
図１は、第１実施の形態に係るプリンタの概略構成図である。図１に示すように、プリンタ１は、キャリッジ２、インクジェットヘッド３、用紙搬送ローラ４などを備えている。
【００２１】
キャリッジ２は、図１の左右方向（走査方向）に往復移動する。インクジェットヘッド３は、キャリッジ２の下面に配置されており、その下面に形成されたノズル１５（図５参照）からインクを吐出する。用紙搬送ローラ４は、図１の手前方向（紙送り方向）に記録用紙Ｐを搬送する。
【００２２】
そして、プリンタ１においては、用紙搬送ローラ４により紙送り方向に搬送される記録用紙Ｐに、キャリッジ２とともに走査方向に往復移動するインクジェットヘッド３からインクを吐出することにより、記録用紙Ｐに印刷を行う。
【００２３】
次に、インクジェットヘッド３について説明する。図２は図１のインクジェットヘッド３の構成を示す斜視図である。図３はインクジェットヘッド３の平面図である。図４（ａ）は図３の部分拡大図である。図４（ｂ）〜（ｄ）は、図４（ａ）における後述する振動板４０及び圧電層４１、４２の表面をそれぞれ示す図である。図５は図４（ａ）のＶ−Ｖ線断面図である。図６は図４（ａ）のＶＩ−ＶＩ線断面図である。
【００２４】
なお、図面を分かりやすくするため、図３、図４においては、後述する流路ユニット３１のインク流路の一部の図示を省略し、図３においては、圧電アクチュエータ３２の下部電極４３及び中間電極４４の図示を省略している。また、図４（ａ）においては、ともに点線で図示すべき下部電極４３及び中間電極４４を、それぞれ二点鎖線及び一点鎖線で図示している。さらに、図４（ｂ）〜（ｄ）においては、それぞれ、後述する下部電極４３、中間電極４４及び上部電極４５にハッチングを付している。
【００２５】
図２〜図６に示すように、インクジェットヘッド３は、流路ユニット３１と圧電アクチュエータ３２とを備えている。流路ユニット３１は、複数のプレート２１〜２４が互いに積層されることによって、インク供給口９からインクが供給されるマニホールド流路１１、及び、マニホールド流路１１の出口から流路１２を経て圧力室１０に至り、さらに、圧力室１０から流路１３、１４を経てノズル１５に至る複数の個別インク流路を有するインク流路（液体移送流路）が形成されている。そして、後述するように、圧電アクチュエータ３２により、圧力室１０内のインクに圧力が付与されると、圧力室１０に連通するノズル１５からインクが吐出される。
【００２６】
複数の圧力室１０は、走査方向（図３の左右方向）を長手方向とする略楕円の平面形状を有しており、紙送り方向（図３の上下方向）に沿って配列されて１つの圧力室列８を構成している。そして、このような圧力室列８が、走査方向に２列に配列されることによって１つの圧力室群７を構成している。さらに、このような圧力室群７が走査方向に沿って５つ配列されている。ここで、１つの圧力室群７に含まれる２列の圧力室列８を構成する圧力室１０同士は、紙送り方向に関して互いにずれて配置されている。また、複数のノズル１５も、複数の圧力室１０と同様に配置されている。
【００２７】
そして、これら５つの圧力室群７のうち、図３の右側の２つを構成する圧力室１０に対応するノズル１５からはブラックのインクが吐出され、図３の左側の３つを構成する圧力室１０に対応するノズル１５からは、図３の右側に配列されているものから順に、イエロー、シアン、マゼンタのインクが吐出される。なお、インク流路の他の部分の構成については、従来のものと同様であるので、ここでは、その詳細な説明を省略する。
【００２８】
圧電アクチュエータ３２は、振動板４０、圧電層４１、４２、下部電極４３、中間電極４４及び上部電極４５を備えている。振動板４０は、チタン酸鉛とジルコン酸鉛との混晶であるチタン酸ジルコン酸鉛を主成分とする圧電材料からなり、複数の圧力室１０を覆うように、流路ユニット３１の上面に配置されている。また、振動板４０の厚みは２０μｍ程度となっている。なお、この振動板４０は必ずしも圧電材料からなる必要はない。
【００２９】
圧電層４１、４２は、振動板４０と同様の圧電材料からなり、互いに積層されて振動板４０の上面に配置されている。また圧電層４１、４２の厚みは、それぞれ２０μｍ程度となっている。
【００３０】
下部電極４３は、振動板４０と圧電層４１との間に配置されており、各圧力室群７に対応して、各圧力室群７を構成する２列の圧力室列８に沿って紙送り方向に延びており、これら２列の圧力室列８を構成する複数の圧力室１０と対向している。また、図示しないが、上記紙送り方向に延びた部分同士は互いに接続されている。また、下部電極４３は、圧電アクチュエータ３２の上方に配置されたＣＯＦ（Chip On Film）５０上に実装されたドライバＩＣ５４に接続されており、ドライバＩＣ５４により常にグランド電位に保持されている。
【００３１】
中間電極４４は、圧電層４１と圧電層４２との間に配置されており、圧力室群７毎に、それぞれ、複数の対向部４４ａ及び接続部４４ｂ、４４ｃを有している。複数の対向部４４ａは、紙送り方向に関する長さが圧力室１０よりも短い略矩形の平面形状を有しており、複数の圧力室１０の紙送り方向に関する略中央部と対向するように配置されている。
【００３２】
接続部４４ｂは、紙送り方向に延びて、各圧力室群７を構成する２列の圧力室列８のうち、図４の右側に配置された圧力室列８を構成する複数の圧力室１０に対応する複数の対向部４４ａの図４右側の端同士を接続している。接続部４４ｃは、紙送り方向に延びて、各圧力室群７を構成する２列の圧力室列８のうち、図４の左側に配置された圧力室列８を構成する複数の圧力室１０に対応する複数の対向部４４ａの図４左側の端同士を接続している。また、中間電極４４は、ＣＯＦ５０上に実装されたドライバＩＣ５４に接続されており、ドライバＩＣ５４により、常に所定の電位（例えば、２０Ｖ程度）に保持されている。
【００３３】
複数の上部電極４５は、圧電層４２の上面に、複数の圧力室１０に対応して、複数の圧力室１０のほぼ全域と対向するように配置されており、紙送り方向に関する長さが中間電極４４の対向部４４ａよりも長い、略矩形の平面形状を有している。また、上部電極４５は、走査方向に関するノズル１５と反対側の端における一部分が、走査方向に圧力室１０と対向しない部分まで延びており、この部分がＦＰＣ５０に接続される接続端子４５ａとなっている。また、上部電極４５は、ＣＯＦ５０上に実装されたドライバＩＣ５４に接続されており、グランド電位と上記所定の電位（例えば、２０Ｖ）との間でその電位が切り替えられる。
【００３４】
また、前述した圧電層４２は、上部電極４５と中間電極４４とに挟まれた部分が上向きに分極されており、圧電層４１、４２は、上部電極４５と下部電極４３とに挟まれた部分が、上部電極４５から下部電極４３に向かって下向きに分極されている。なお、圧電層４１のうち、中間電極４４と下部電極４３とに挟まれた部分は、中間電極４４から下部電極４３に向かって下向きに分極されている。
【００３５】
ここで、圧電アクチュエータ３２の動作について説明する。まず、圧電アクチュエータ３２がインクを吐出させる動作を行う前の待機状態においては、前述したように、下部電極４３及び中間電極４４が、それぞれ、常にグランド電位及び上記所定の電位（例えば、２０Ｖ）に保持されているとともに、上部電極４５の電位が予めグランド電位に保持されている。この状態では、上部電極４５が中間電極４４よりも低電位になっているとともに、下部電極４３と同電位となっている。
【００３６】
これにより、上部電極４５と中間電極４４との間の電位差が生じ、圧電層４２のこれらの電極に挟まれた部分にその分極方向と同じ上向きの電界が発生し、これにより、圧電層４２のこの部分がこの電界と直交する水平方向に収縮する。これによりいわゆるユニモルフ変形が生じ、圧電層４１、４２及び振動板４０の圧力室１０と対向する部分が全体として圧力室１０に向かって凸となるように変形する。この状態では、圧電層４１、４２及び振動板４０が変形していない場合と比較して、圧力室１０の容積が小さくなっている。
【００３７】
そして、インクを吐出させるべく圧電アクチュエータ３２を駆動させる際には、上部電極４５の電位を、一旦、上記所定の電位に切り替えた後、グランド電位に戻す。上部電極４５の電位を上記所定の電位に切り替えると、上部電極４５が中間電極４４と同電位となるとともに、下部電極４３よりも高電位となる。これにより、圧電層４２の上記収縮が元に戻る。そしてこれと同時に、上部電極４５と下部電極４３との間に電位差が生じ、圧電層４１、４２のこれらの電極に挟まれた部分にはその分極方向と同じ下向きの電界が発生し、圧電層４１、４２のこの部分が水平方向に収縮する。これにより、圧電層４１、４２及び振動板４０が全体として、圧力室１０と反対側に凸となるように変形して圧力室１０の容積が増加し、その結果、圧力室１０内のインクの圧力が低下して、マニホールド流路１１から圧力室１０にインクが流れ込む。
【００３８】
この後、上部電極４５の電位をグランド電位に戻すと、前述したのと同様、圧電層４１、４２及び振動板４０の圧力室１０と対向する部分が全体として圧力室１０に向かって凸となるように変形し、圧力室１０の容積が小さくなる。これにより、圧力室１０内のインクの圧力が上昇し、圧力室１０に連通するノズル１５からインクが吐出される。
【００３９】
また、上述したようにして圧電アクチュエータ３２を駆動させる場合、上部電極４５の電位をグランド電位から所定の電位に切り替えたときには、圧電層４２の上部電極４５と中間電極４４とに挟まれた部分が収縮した状態から収縮前の状態に伸長すると同時に、圧電層４１、４２の上部電極４５と下部電極４３とに挟まれた部分が収縮するため、圧電層４２の上記の伸長が、圧電層４１、４２の上記収縮に一部吸収される。
【００４０】
一方、上部電極４５の電位を所定の電位からグランド電位に戻したときには、圧電層４２の上部電極４５と中間電極４４とに挟まれた部分が収縮するとともに、圧電層４１、４２の上部電極４５と下部電極４３とに挟まれた部分が収縮前の状態まで伸長するため、圧電層４２の上記収縮が圧電層４１、４２の上記伸長によって一部吸収される。
【００４１】
以上のことから、圧電層４１、４２の圧力室１０と対向する部分の変形が、他の圧力室１０と対向する部分に伝達して当該他の圧力室１０に連通するノズル１５からのインクの吐出特性が変動してしまう、いわゆるクロストークが抑制される。
【００４２】
なお、上述した待機状態及び圧電アクチュエータ３２が駆動されている間においては、圧電層４１の中間電極４４と下部電極４３との間の部分には常に電位差が生じており、圧電層４１のこの部分には、その分極方向と同じ方向の電界が発生している。これにより、圧電層４１のこの部分は常に収縮した状態となっている。
【００４３】
また、インクジェットヘッド３は、上述したようにして圧電アクチュエータ３２を駆動させる際に、例えば、上部電極４５をグランド電位にしてから所定電位に戻すまでの時間を変化させることなどによって、ノズル１５から互いに体積の異なる複数種類のインクを選択的に吐出する（複数の吐出様態でインクを吐出する）ことが可能となっている。
【００４４】
次に、圧電アクチュエータ３２の電極４３〜４５に電位を付与するためのＣＯＦ５０について説明する。ＣＯＦ５０は、基材５１、ランド５２、配線５３、ドライバＩＣ５４、接続端子５５などを有する。基材５１はポリイミドなどの合成樹脂材料からなり、その一方の端部が圧電層４２と対向しているとともに、圧電層４２と対向する部分から外側に引き出されている。
【００４５】
ランド５２は、基材５１の下面における接続端子４５ａと対向する部分に形成されており、接続端子４５ａとランド５２とがハンダ４６を介して接続されている。ドライバＩＣ５４は基材５１の上面に配置されている。接続端子５５は基材５１の圧電アクチュエータ３２と対向しているのと反対側の端に形成されており、制御装置５９（図７参照）に接続されている。
【００４６】
そして、ランド５２とドライバＩＣ５４、及び、ドライバＩＣ５４と接続端子５５とはそれぞれ、基材５１の上面に形成された配線５３を介して接続されている。なお、基材５１の上面に形成された配線５３と基材５１の下面に形成されたランド５２とは、基材５１に形成されたスルーホール５１ａを介して接続されている。
【００４７】
次に、ドライバＩＣ５４及び制御装置５９の電気的構成について説明する。図７はドライバＩＣ５４及び制御装置５９の電気的な接続関係を示すブロック図である。図８はドライバＩＣ５４及び制御装置５９における各クロック、信号の時間変化を示す図である。
【００４８】
ドライバＩＣ５４は、復調装置６１、シフトレジスタ６２、ラッチ回路６３、マルチプレクサ６４、高圧バッファ回路６５を有している。
【００４９】
復調装置６１には、後述する基準クロックＣＬＫと、インクジェットヘッド３の各チャネルにおける、インクの吐出体積（インクの吐出様態）に対応する３ビットインクの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２（ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値は、それぞれ１又は０）が制御装置５９の後述する変調装置６０において変調されることにより生成された後述する変調吐出信号ＤＡＴＡとが、時系列で直列に入力される。そして、復調装置６１は、入力された変調吐出信号ＤＡＴＡを吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に復調してシフトレジスタ６２に出力する。
【００５０】
シフトレジスタ６２は、復調装置６１から時系列で直列に入力される各チャネルの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２を順次保持し、全てのチャネルに対応する吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２が並列に並んだ並列の信号に変換してラッチ回路７３に出力する。ラッチ回路７３には、制御装置５９からドライバＩＣ５４に全てのチャネルに対応する変調吐出信号ＤＡＴＡが転送された後に出力されるストローブＳＴＢが入力され、ストローブＳＴＢが入力されたときに、シフトレジスタ６２から入力された並列の信号をマルチプレクサ６４に出力する。
【００５１】
マルチプレクサ７４には、制御装置５９から、ノズル１５からのインクの吐出体積にそれぞれ対応する駆動波形ＦＩＲＥｘ（ｘ＝０、１、・・、６、７）が順次入力され、ＦＩＲＥｘが入力されたときに、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値が、そのＦＩＲＥｘに対応するものであるチャネルに対して、入力された駆動波形ＦＩＲＥｘを高圧バッファ７５において増幅させて上部電極４５に出力する。これにより、前述したように上部電極４５の電位が変化して、圧電アクチュエータ３２が駆動される。
【００５２】
次に、制御装置５９及び復調装置６１について詳細に説明する。図９は図７の制御装置５９の構成を示すブロック図である。図１０は図７の復調装置６１の構成を示すブロック図である。
【００５３】
制御装置５９は、図９に示すように、基準クロック生成回路５８、変調装置６０を有している。基準クロック生成回路５８は、所定の一定周期の基準クロックＣＬＫを生成する回路である。変調装置６０は、クロック逓倍回路７１及び変調回路７２を有している。クロック逓倍回路７１は、外部から入力された基準クロックＣＬＫを、逓倍（例えば、１６逓倍）することによって変調用逓倍クロックＭＭＣＬＫ（変調用クロック）を生成して復調回路８２に出力する。
【００５４】
変調回路７２には、変調用逓倍クロックＭＭＣＬＫが入力されるとともに、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２が入力される。そして、変調回路７２は、基準クロックＣＬＫの値が切り替わってから、逓倍クロックＭＣＬＫの値が、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に対応する所定回数だけ切り替わったタイミングでその値が切り替わる変調吐出信号ＤＡＴＡを生成して復調装置６１に出力する。
【００５５】
ここで、基準クロックＣＬＫの値が切り替わってからの時間が長くなるほど、基準クロックＣＬＫを逓倍することにより生成した変調用逓倍クロックＭＭＣＬＫの値が切り替わる回数が多くなるため、基準クロックＣＬＫの値が切り替わってから変調吐出信号ＤＡＴＡの値が切り替わるまでの間に復調用逓倍クロックＤＭＣＬＫの値が切り替わる回数は、基準クロックＣＬＫの値が切り替わってからの時間に対応したものとなる。
【００５６】
したがって、変調回路７２から出力される変調吐出信号ＤＡＴＡは、基準クロックＣＬＫを基準としたときに、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に対応したタイミングでその値が切り替わる信号となる。
【００５７】
これにより、３ビットの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２は、基準クロックＣＬＫに同期しており、基準クロックＣＬＫを基準としたときのその値が切り替わるタイミングがＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に対応する変調吐出信号ＤＡＴＡに変調される。具体的には、図８に示すように、変調回路７２からは、変調吐出信号ＤＡＴＡとして、基準クロックＣＬＫの値が切り替わるタイミングを基準としたときにその値が切り替わるタイミングが互いに異なる８種類の信号のいずれかが、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に応じて選択的に出力される。
【００５８】
また、制御装置５９には、変調装置６０のほか、ストローブＳＴＢ、駆動波形ＦＩＲＥｘを生成して出力するための回路なども含まれるが、ここではこれらの図示を省略するとともにその詳細な説明を省略する。
【００５９】
復調装置６１は、図１０に示すように、クロック逓倍回路８１及び復調回路８２を有している。クロック逓倍回路８１は、クロック逓倍回路７１と同様の構成を有する回路であり、入力端子６１ａ（基準クロック入力部）から入力された基準クロックＣＬＫを逓倍することによって、変調用逓倍クロックＭＭＣＬＫと同様の復調用逓倍クロックＤＭＣＬＫ（復調用クロック）を生成し、復調回路８２に出力する。
【００６０】
復調回路８２には、復調用逓倍クロックＤＭＣＬＫが入力されるとともに、入力端子６１ｂ（変調吐出信号入力部）から変調吐出信号ＤＡＴＡが入力される。そして、復調回路８２は、基準クロックＣＬＫの値が切り替わってから変調吐出信号ＤＡＴＡの値が切り替わるまでの間に復調用逓倍クロックＤＭＣＬＫの値が切り替わった回数を検出し、この回数に対応した吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２をシフトレジスタ６２に出力する（変調吐出信号ＤＡＴＡを吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に復調する）。
【００６１】
ここで、基準クロックＣＬＫの値が切り替わってから変調吐出信号ＤＡＴＡの値が切り替わるまでの時間が長くなるほど、この間に復調用逓倍クロックＤＭＣＬＫの値が切り替わる回数が多くなるため、基準クロックＣＬＫの値が切り替わってから変調吐出信号ＤＡＴＡの値が切り替わるまでの間に復調用逓倍クロックＤＭＣＬＫの値が切り替わる回数は、基準クロックＣＬＫの値が切り替わってから変調吐出信号が切り替わるまでの時間に対応したものとなる。
【００６２】
したがって、基準クロックＣＬＫの値が切り替わってから変調吐出信号ＤＡＴＡの値が切り替わるまでの間に復調用逓倍クロックＤＭＣＬＫの値が切り替わった回数は、基準クロックＣＬＫの値が切り替わってから変調吐出信号ＤＡＴＡの値が切り替わるまでの時間（基準クロックＣＬＫを基準としたときの変調吐出信号ＤＡＴＡの値が切り替わるタイミング）に対応したものとなる。これにより、復調回路８２から出力される吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２は、変調吐出信号ＤＡＴＡに対応したものとなる。
【００６３】
そして、このように、本実施の形態では、基準クロックＣＬＫの値が切り替わる毎に、制御装置５９からドライバＩＣ５４に３ビットの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に対応する変調吐出信号ＤＡＴＡを転送することができるため、従来のように、単に、基準クロックＣＬＫの値が切り替わる毎に吐出信号をそのまま転送する場合と比較して、基準クロックＣＬＫの周波数を大きくしたり、信号線を増加させたりすることなく、制御装置５９からドライバＩＣ５４よりに多くの信号を転送することができる。なお、本実施の形態においては、変調装置６０と復調装置６１とをあわせたものが、本発明に係るデータ転送ユニットに相当する。
【００６４】
以上に説明した第１実施形態によると、変調装置６０では、クロック逓倍回路７１において基準クロックＣＬＫを逓倍することで変調用逓倍クロックＭＭＣＬＫを生成し、変調回路７２において基準クロックＣＬＫの値が切り替わってから吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に対応する所定回数だけ変調用逓倍クロックＭＭＣＬＫの値が切り替わったタイミングでその値が切り替わる変調吐出信号ＤＡＴＡを復調装置６１（ドライバＩＣ５４）に出力する。すなわち、変調装置６０が、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２を変調吐出信号ＤＡＴＡに変調する。
【００６５】
一方、復調装置６１では、クロック逓倍回路８１において基準クロックＣＬＫを逓倍することで復調用逓倍クロックＤＭＣＬＫを生成し、復調回路８２において、基準クロックＣＬＫの値が切り替わってから変調吐出信号ＤＡＴＡの値が切り替わるまでの間に復調用逓倍クロックＤＭＣＬＫの値が切り替わった回数に対応する吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２を出力する。すなわち、復調装置６１が、変調吐出信号ＤＡＴＡを吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に復調する。
【００６６】
これにより、制御装置５９からドライバＩＣ５４に、基準クロックＣＬＫの値が切り替わる毎に、３ビットの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に対応する変調吐出信号ＤＡＴＡを転送することができるため、従来のように、単に、基準クロックＣＬＫの値が切り替わる毎に１ビットの吐出信号をそのまま転送する場合と比較して、基準クロックＣＬＫの周波数を大きくしたり、信号線を増加させたりすることなく、制御装置５９からドライバＩＣ５４よりに多くの信号を転送することができる。
【００６７】
［第２実施形態］
次に、本発明に係る第２実施形態について説明する。ただし、第２実施形態は、第１実施形態における制御装置５９が制御装置１１０に、第１実施形態の復調装置６１が復調装置１４１にそれぞれ置き換わっただけであるので、以下では、制御装置１１０及び復調装置１４１ついてのみ説明する。
【００６８】
図１１は第２実施形態に係る制御装置１１０の構成を示すブロック図である。図１２は第２実施形態における復調装置１４１の構成を示すブロック図である。図１３は制御装置１１０及び復調装置１４１における各クロック及び信号の時間変化を示す図である。
【００６９】
図１１に示すように、制御装置１１０は、基準クロック生成回路５８、変調装置１１１及びＦＭ変調回路１１２を備えている。基準クロック生成回路５８は、第１実施形態と同様、所定の一定周期で変化する基準クロックＣＬＫを生成する。
【００７０】
変調装置１１１は、基準クロック生成回路５８、変調用クロック生成回路１２１及び変調回路１２２を備えている。
【００７１】
変調用クロック生成回路１２１は、２つの定電流源１３１、１３２、２つのスイッチ回路１３３、１３４、ＮＯＴ回路１３５、コンデンサ１３６を有している。定電流源１３１（第１定電流源）は、変調用クロック生成回路１２１の出力端子１２１ａに所定の一定電流を流すことが可能な電流源である。定電流源１３２（第２定電流源）は、出力端子１２１ａに定電流源１３１と同じ大きさで反対向きの一定電流を流すことが可能な電流源である。
【００７２】
スイッチ回路１３３（第１スイッチ）は、例えば半導体スイッチなどにより構成された、定電流源１３１と出力端子１２１ａとの導通とその遮断とを切り替えることが可能な回路であって、制御装置５９から基準クロックＣＬＫが入力される。そして、スイッチ回路１３３は、入力された基準クロックＣＬＫの値がＨ（High）のときに、定電流源１３１と出力端子１２１ａとを導通させ、基準クロックＣＬＫの値がＬ（Low）のときに、定電流源１３１と出力端子１２１ａとの導通を遮断する。
【００７３】
スイッチ回路１３４（第２スイッチ）は、スイッチ回路１３３と同様の、定電流源１３２と出力端子１２１ａとの導通とその遮断とを切り替えることが可能とな回路であって、入力された値を反転して出力するＮＯＴ回路１３５を介して制御装置５９から基準クロックＣＬＫが入力される。そして、スイッチ回路１３４は、基準クロックＣＬＫの値がＨのときに、定電流源１３１と出力端子１２１ａとを導通させ、基準クロックＣＬＫの値がＬのときに、定電流源１３１と出力端子１２１ａとの導通を遮断する。
【００７４】
そして、スイッチ回路１３３、１３４は、このように定電流源１３１、１３２と出力端子１２１ａとの導通とその遮断とが切り替わることにより、基準クロックＣＬＫの値が切り替わる毎に、定電流源１３１と出力端子１２１ａとが導通するとともに定電流源１３２と出力端子１２１ａとの導通が遮断された状態（第１状態）と、定電流源１３２と出力端子１２１ａとが導通するとともに定電流源１３１と出力端子１２１ａとの導通が遮断された状態（第２状態）とが交互に切り替わる。
【００７５】
コンデンサ１３６は、出力端子１２１ａとグランド端子１２１ｂとの間に接続されている。そして、スイッチ回路１３３が第１状態に切り替わると、定電流源１３１と出力端子１２１ａとの間に所定の一定電流が流れる。これによりコンデンサ１３６が充電され、出力端子１２１ａから出力される変調用クロックＭＡＣＬＫは、図１２に示すように、時間の経過とともに単純増加して、定電流源１３１が出力可能な最大電位によって決まる最大値に達する。そして、変調用クロックＭＡＣＬＫは、その値が当該最大値に達したあと、次に基準クロックＣＬＫの値がＬに切り替わるまで時間がある場合には、その後、次に基準クロックＣＬＫの値がＬに切り替わる（第２状態に切り替わる）まで当該最大値に保持される。
【００７６】
この状態から、第２状態に切り替わると、定電流源１３２と出力端子１２１ａとの間に、第１状態のときとは反対向きの一定電流が流れる。これによりコンデンサ１３６に充電されていた電荷が放電され、電荷が完全に放電された後には、コンデンサ１３６が第１状態のときとは反対向きに充電され、出力端子１２１ａから出力される変調用クロックＭＡＣＬＫは、図１３に示すように、時間の経過とともに単純減少して、定電流源１３２が出力可能な最大電位によって決まる最小値に達する。そして、変調用クロックＭＡＣＬＫは、次に基準クロックＣＬＫの値がＨに切り替わるまで時間がある場合には、その後、次に基準クロックＣＬＫの値がＨに切り替わる（第１状態に切り替わる）まで当該最最小値に保持される。
【００７７】
以上のように、復調用クロック生成回路１５１においては、基準クロックＣＬＫの値が切り替わる毎に、時間の経過とともにその値が最小値から最大値まで単純増加し、最大値に達した後、次に基準クロックＣＬＫの値が切り替わるまでの間、その値が当該最大値に保持されるようなアナログ波形と、時間の経過とともにその値が最大値から最小値まで単純減少し、最小値に達した後、次に基準クロックＣＬＫの値が切り替わるまでの間、その値が当該最小値に保持されるようなアナログ波形とが交互に出力される。
【００７８】
変調回路１２２には、変調用クロック生成回路１２１からアナログ波形である変調用クロックＭＡＣＬＫが入力されるとともに、３ビットの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２が入力される。そして、変調回路１２２は、変調用クロックＭＡＣＬＫの値が、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に応じた所定の値となったタイミングでその値が切り替わるような変調吐出信号ＤＡＴＡを生成して復調装置１４１に出力する。
【００７９】
ここで、変調回路１２２に入力される変調用クロックＭＡＣＬＫは、基準クロックＣＬＫの値がＬからＨに切り替わってから、次にＨからＬに切り替わるまでの間において、最大値に達するまでは、基準クロックＣＬＫの値がＬからＨに切り替わってからの時間が長くなるほどその値が大きくなる。また、変調回路１２２に入力される変調用クロックＭＡＣＬＫは、基準クロックＣＬＫの値がＨからＬに切り替わってから、次にＬからＨに切り替わるまでの間において、最小値に達するまでは、基準クロックＣＬＫの値がＨからＬに切り替わってからの時間が長くなるほどその値が小さくなる。
【００８０】
したがって、変調用クロックＭＡＣＬＫの値は、基準クロックＣＬＫの値が切り替わってからの時間に対応したものとなり、変調回路１２２から出力される変調吐出信号ＤＡＴＡは、基準クロックＣＬＫを基準としたときに、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に対応したタイミングでその値が切り替わる信号となる。
【００８１】
これにより、３ビットの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２が、基準クロックＣＬＫに同期しており、基準クロックＣＬＫを基準としたときにその値が切り替わるタイミングが互いに異なる複数種類の変調吐出信号ＤＡＴＡに変調される。なお、図１３のＤＡＴＡの部分に記載の「０００」、「００１」、・・、「１１０」、「１１１」という３桁の数字は、左の桁から順に吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値を示しており、変調吐出信号ＤＡＴＡは、ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に応じて上記３桁の数字が記載されたタイミングでその値が切り替わる。
【００８２】
ＦＭ変調回路１１２は、基準クロック生成回路５８において生成された基準クロックＣＬＫをＦＭ変調し、制御装置１１０から出力される基準クロックＣＬＫの周期を、基準クロック生成回路５８において生成された基準クロックＣＬＫの周期その中心とした所定の範囲内で変動させている。
【００８３】
ここで、制御装置１１０からドライバＩＣ（復調装置１４１）に一定周期の基準クロックＣＬＫをＦＭ変調せずに転送すると、制御装置１１０と復調装置１４１とを接続する配線上で、特定の周波数の大きな放射ノイズが発生してしまう。そこで、第２実施の形態では、基準クロック生成回路５８において生成された一定周期の基準クロックＣＬＫをＦＭ変調し、その周期を変動させてから復調装置１４１に出力している。そして、これにより、放射ノイズの周波数が分散され、放射ノイズの大きさが小さくなる。
【００８４】
また、このとき、変調吐出信号ＤＡＴＡもＦＭ変調されており、これにより、基準クロックＣＬＫの周期が変動するのに対応して変調吐出信号ＤＡＴＡなどの値が切り替わるタイミングも変動する。
【００８５】
復調装置１４１は、図１２に示すように、復調用クロック生成回路１５１、２つのエッジ検出回路１５２、１５３、復調回路１５４、ラッチ回路１５５を備えている。
【００８６】
復調用クロック生成回路１５１は、変調用クロック生成回路１２１と同様の、定電流源１３１（第１定電流源）、定電流源１３２（第２定電流源）、スイッチ回路１３３（第１スイッチ）、スイッチ回路１３４（第２スイッチ）、ＮＯＴ回路１３５及びコンデンサ１３６を有する回路である。
【００８７】
そして、復調用クロック生成回路１５１は、入力端子１４１ａ（基準クロック入力部）から基準クロックＣＬＫが入力され、変調用クロック生成回路１２１と同様、基準クロックＣＬＫの値が切り替わる毎に、第１状態と第２状態とが交互に切り替わって、出力端子１５１ａとグランド端子１５１ｂとの間に互いに逆方向の一定電流が交互に流れる。
【００８８】
これにより、復調用クロック生成回路１５１からは、出力端子１５１ａから復調回路１５４に、復調用クロックＤＡＣＬＫとして、変調用クロックＭＡＣＬＫと同様の、基準クロックＣＬＫの値が切り替わる毎に、時間の経過とともにその値が最小値から最大値まで単純増加し、最大値に達した後、次に基準クロックＣＬＫの値が切り替わるまでの間、その値が当該最大値に保持されるようなアナログ波形と、時間の経過とともにその値が最大値から最小値まで単純減少し、最小値に達した後、次に基準クロックＣＬＫの値が切り替わるまでの間、その値が当該最小値に保持されるようなアナログ波形とが交互に出力される。
【００８９】
ただし、復調用クロック生成回路１５１に入力される基準クロックＣＬＫは、ＦＭ変調回路１１２においてＦＭ変調されたものであるため、復調用クロックＤＡＣＬＫは、後述するように、ＦＭ変調された基準クロックＣＬＫの周期に応じて、その値が最大値及び最小値に保持される期間が変動する。
【００９０】
そして、定電流源１３１、１３２、スイッチ回路１３３、１３４、ＮＯＴ回路１３５及びコンデンサ１３６を用いて、このような復調用クロックＤＡＣＬＫを出力する復調用クロック生成回路１５１を容易に形成することができる。
【００９１】
エッジ検出回路１５２には、入力端子１４１ｂ（変調吐出信号入力部）から変調吐出信号ＤＡＴＡが入力され、変調吐出信号ＤＡＴＡの値が切り替わったことを検出したときに、そのことを示す信号ＣＯＮＶを復調回路１５４出力する。
【００９２】
復調回路１５４は、エッジ検出回路１５２からＣＯＮＶが入力されると、そのときの復調用クロックＤＡＣＬＫの値を検出し、検出した復調用クロックＤＡＣＬＫの値に対応した信号ＡＤＯＵＴをラッチ回路１５５に出力する。ここで、信号ＡＤＯＵＴは、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に対応した信号であり、後述するように、ラッチ回路１５５において吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に変換されて出力される。すなわち、復調回路１５４は、変調吐出信号ＤＡＴＡを吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２（厳密には吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に対応する信号ＡＤＯＵＴ）に復調する。
【００９３】
ここで、復調回路１５４に入力される復調用クロックＤＡＣＬＫは、基準クロックＣＬＫの値がＬからＨに切り替わってから、次にＨからＬに切り替わるまでの間において、最大値に達するまでは、基準クロックＣＬＫの値がＬからＨに切り替わってからの時間が長くなるほどその値が大きくなる。また、復調回路１５４に入力される復調用クロックＤＡＣＬＫは、基準クロックＣＬＫの値がＨからＬに切り替わってから、次にＬからＨに切り替わるまでの間において、最小値に達するまでは、基準クロックＣＬＫの値がＨからＬに切り替わってからの時間が長くなるほどその値が小さくなる。
【００９４】
したがって、信号ＣＯＮＶが入力されたときの復調用クロックＤＡＣＬＫの値は、基準クロックＣＬＫの値が切り替わってから変調吐出信号ＤＡＴＡの値が切り替わるまでの時間（基準クロックＣＬＫを基準としたときの変調吐出信号ＤＡＴＡの値が切り替わるタイミング）に対応したものとなる。これにより、復調回路１５４から、信号ＣＯＮＶが入力されたときの復調用クロックＤＡＣＬＫの値に対応して出力される信号ＡＤＯＵＴの値は、変調吐出信号ＤＡＴＡに対応したものとなる。
【００９５】
エッジ検出回路１５３には基準クロックＣＬＫが入力され、基準クロックＣＬＫの値が切り替わったときにそのことを示す信号ＷＲを出力する。ラッチ回路１５５は、信号ＷＲが入力されたときに、復調回路１５４から入力された信号ＡＤＯＵＴに対応するＳＩＮ０、ＳＩＮ１、ＳＩＮ２をシフトレジスタ６２に出力する。
【００９６】
このように、本実施の形態では、制御装置１１０から復調装置１４１（ドライバＩＣ）に、基準クロックＣＬＫの値が切り替わる毎に３ビットの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に対応する変調吐出信号ＤＡＴＡを転送することができるため、単に基準クロックＣＬＫの値が切り替わる毎に吐出信号をそのまま転送する場合と比較して、基準クロックＣＬＫの周波数を大きくしたり、信号線の数を増加させたりすることなく、制御装置１１０から復調装置１４１（ドライバＩＣ）により多くの信号を転送することができる。なお、本実施の形態においては、変調装置１１１と復調装置１４１とをあわせたものが、本発明に係るデータ転送ユニットに相当する。
【００９７】
ここで、前述したように、復調装置１４１に入力される基準クロックＣＬＫは、ＦＭ変調回路１１２において変調されることにより、その周期が所定の範囲内で変動している。
【００９８】
図１４は、基準クロックＣＬＫの周期が変動したときのＣＬＫ、変調吐出信号ＤＡＴＡ及び復調用クロックＤＡＣＬＫの時間変化を示す図であり、（ａ）が基準クロックＣＬＫの周期が基準クロック生成回路５８において生成されたときの周期と同じである場合、（ｂ）が基準クロックＣＬＫの周期が所定の範囲内の最小値となった場合、（ｃ）が基準クロックＣＬＫの周期が所定の範囲内の最大値となった場合を示している。
【００９９】
図１４（ａ）に示すように、基準クロックＣＬＫの周期が基準クロック生成回路５８において生成されたときの周期と同じである場合には、前述したように、復調用クロックＤＡＣＬＫの値は、基準クロックＣＬＫの値がＬからＨに切り替わったときに、時間の経過とともに最小値から最大値まで単純増加し、最大値に達した後は、基準クロックＣＬＫの値がＨからＬに切り替わるまでの間、当該最大値に保持される。そして、基準クロックＣＬＫの値がＨからＬに切り替わると、時間の経過とともに最大値から最小値まで単純減少し、最小値に達した後は、基準クロックＣＬＫの値がＨに切り替わるまでの間、当該最小値に保持される。
【０１００】
これに対して、基準クロックＣＬＫの周期が所定の範囲内の最小値である場合には、図１４（ｂ）に示すように、復調用クロックＤＡＣＬＫの値が最大値に達すると同時に基準クロックＣＬＫの値がＨからＬに切り替わり、復調用クロックＤＡＣＬＫの値が最小値に達すると同時に基準クロックＣＬＫの値がＬからＨに切り替わる。したがって、この場合には、復調用クロックＤＡＣＬＫの値は、最大値及び最小値に達した後、当該最大値及び当該最小値に保持されず、直ちに増加及び減少する。
【０１０１】
一方、基準クロックＣＬＫの周期が所定の範囲内の最大値である場合には、図１４（ｃ）に示すように、図１４（ａ）の場合と比較して、復調用クロックＤＡＣＬＫの値が、最大値及び最小値に保持される期間が長くなる。
【０１０２】
以上のことから、基準クロックＣＬＫの周期が所定の範囲内で変動したとしても、復調用クロックＤＡＣＬＫの値が単純増加して最大値に達する前、及び、単純減少して最小値に達する前に、基準クロックＣＬＫの値が切り替わることがなく、復調用クロックＤＡＣＬＫの値は、確実に最小値から最大値まで変化し、続いて最大値から最小値まで変化するといった変化を繰り返す。
【０１０３】
したがって、前述したように、変調吐出信号ＤＡＴＡの値が切り替わったことを示す信号ＣＯＮＶが入力されたタイミングにおける復調用クロックＤＡＣＬＫの値に応じて復調回路１５４から出力される信号ＡＤＯＵＴは、基準クロックＣＬＫの周期に関わらず、確実に変調吐出信号ＤＡＴＡに対応したものとなる。すなわち、変調吐出信号ＤＡＴＡを、確実に対応する吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に復調することができる。
【０１０４】
また、第２実施形態とは異なり、復調用クロックとして、第１実施形態で説明したような復調用逓倍クロックＤＭＣＬＫを用いた場合には、復調用逓倍クロックＤＭＣＬＫは、過去の基準クロックＣＬＫから生成されるものであり、変調吐出信号ＤＡＴＡを復調するために用いられる復調用逓倍クロックＤＭＣＬＫは、当該変調吐出信号ＤＡＴＡに対応する基準クロックＣＬＫよりも前に入力された基準クロックＣＬＫから生成されたものとなる。したがって、基準クロックＣＬＫの周期が変動すると、変調吐出信号ＤＡＴＡを正確に吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に復調することができない虞がある。
【０１０５】
しかしながら、第２実施形態では、復調用クロックＤＡＣＬＫは、現在の基準クロックＣＬＫの値が切り替わるタイミングを基準とした信号であるので、基準クロックＣＬＫの周期が変動してもこのような問題は生じず、変調吐出信号ＤＡＴＡを正確に吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に復調することができる。
【０１０６】
以上に説明した第２実施形態によると、変調装置１１１においては、変調用クロック生成回路１２１が、変調用クロックＭＡＣＬＫとして、基準クロックＣＬＫの値が切り替わる毎に、時間の経過とともにその値が最小値から最大値まで単純増加し、最大値に達した後、次に基準クロックＣＬＫの値が切り替わるまでの間、その値が当該最大値に保持されるようなアナログ波形と、時間の経過とともにその値が最大値から最小値まで単純減少し、最小値に達した後、次に基準クロックＣＬＫの値が切り替わるまでの間、その値が当該最小値に保持されるようなアナログ波形とが交互に生成して出力し、変調回路１２２が、変調用クロックＭＡＣＬＫの値が、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２の値に対応する所定の値となるタイミングでその値が切り替わる変調用吐出信号を出力する。すなわち、変調装置１１１が、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２を変調吐出信号ＤＡＴＡに変調して復調装置１４１に出力する。
【０１０７】
一方、復調装置１４１においては、復調用クロック生成回路１５１が、復調用クロックＤＡＣＬＫとして、基準クロックＣＬＫの値が切り替わる毎に、時間の経過とともにその値が最小値から最大値まで単純増加し、最大値に達した後、次に基準クロックＣＬＫの値が切り替わるまでの間、その値が当該最大値に保持されるようなアナログ波形と、時間の経過とともにその値が最大値から最小値まで単純減少し、最小値に達した後、次に基準クロックＣＬＫの値が切り替わるまでの間、その値が当該最小値に保持されるようなアナログ波形とが交互に生成して出力し、復調回路１５４が、変調吐出信号ＤＡＴＡの値が切り替わったことを示す信号ＣＯＮＶが入力されたときの復調用クロックＤＡＣＬＫの値に対応する信号ＡＤＯＵＴを出力する。すなわち、復調装置１４１が、変調吐出信号ＤＡＴＡを吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２（厳密には、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に対応する信号ＡＤＯＵＴ）に復調する。
【０１０８】
これにより、制御装置１１０から復調装置１４１（ドライバＩＣ）に、基準クロックＣＬＫの値が切り替わる毎に、３ビットの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に対応する変調吐出信号ＤＡＴＡを転送することができるため、従来のように、単に、基準クロックＣＬＫの値が切り替わる毎に吐出信号をそのまま転送する場合と比較して、基準クロックＣＬＫの周波数を大きくしたり、信号線を増加させたりすることなく、制御装置１１０から復調装置１４１によりに多くの信号を転送することができる。
【０１０９】
また、基準クロックＣＬＫの周期が所定の範囲内で変動したとしても、復調用クロックＤＡＣＬＫの値が単純増加して最大値に達する前、及び、単純減少して最小値に達する前に、基準クロックＣＬＫの値が切り替わることがなく、復調用クロックＤＡＣＬＫの値は、確実に最小値から最大値まで変化し、続いて最大値から最小値まで変化するといった変化を繰り返す。
【０１１０】
したがって、復調回路１２４においては、前述したように、変調吐出信号ＤＡＴＡの値が切り替わったことを示す信号ＣＯＮＶが入力されたタイミングにおける復調用クロックＤＡＣＬＫの値に応じて出力される信号ＡＤＯＵＴは、基準クロックＣＬＫの周期に関わらず、確実にＳＩＮ０、ＳＩＮ１、ＳＩＮ２に対応したものとなる。すなわち、変調吐出信号ＤＡＴＡを、確実に対応する吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に復調することができる。
【０１１１】
また、復調用クロックとして、第１実施形態で説明したような復調用逓倍クロックＤＭＣＬＫを用いた場合には、復調用逓倍クロックＤＭＣＬＫは、過去の基準クロックＣＬＫから生成されるものであり、変調吐出信号ＤＡＴＡを復調するために用いられる復調用逓倍クロックＤＭＣＬＫは、当該変調吐出信号ＤＡＴＡに対応する基準クロックＣＬＫよりも前に入力された基準クロックＣＬＫから生成されたものとなる。したがって、基準クロックＣＬＫの周期が変動すると、変調吐出信号ＤＡＴＡを正確に吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に復調することができない虞がある。
【０１１２】
しかしながら、第２実施形態においては、復調用クロックＤＡＣＬＫが、現在の基準クロックＣＬＫの値が切り替わるタイミングを基準とした信号であるので、基準クロックＣＬＫの周期が変動してもこのような問題は生じず、変調吐出信号ＤＡＴＡを正確に吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に復調することができる。
【０１１３】
また、定電流源１３１、１３２、スイッチ回路１３３、１３４、ＮＯＴ回路１３５及びコンデンサ１３６を用いて、上述したような復調用クロックＤＡＣＬＫを出力する復調用クロック生成回路１５１を容易に形成することができる。
【０１１４】
次に、第１、第２実施形態に種々の変更を加えた変形例について説明する。ただし、第２実施形態と同様の構成を有するものについては同じ符号を付し、適宜その説明を省略する。
【０１１５】
第２実施形態では、復調用クロック生成回路１５１が、定電流源１３１、１３２、スイッチ回路１３３、１３４、ＮＯＴ回路１３５及びコンデンサ１３６によって構成されていたが、これには限られず、復調用クロックＤＡＣＬＫとして、第２実施形態と同様の波形を出力することが可能な回路であれば、他の回路構成であってもよい。
【０１１６】
また、第１、第２実施形態では、３ビットの吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２を変調して、変調吐出信号ＤＡＴＡを生成していたが、変調する吐出信号は、２ビットあるいは４ビット以上であってもよい。
【０１１７】
また、変調装置及び復調装置は、第１、第２実施形態で説明したものには限られない。すなわち、変調装置は、基準クロックＣＬＫから変調用クロックを生成する変調用クロック生成手段、及び、変調用クロックを用いて、吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２を、基準クロックＣＬＫを基準としたときのその値が切り替わるタイミングが互いに異なる複数種類の変調吐出信号ＤＡＴＡに偏重する変調手段とを備えたものであれば他の構成であってもよい。一方、復調装置は、基準クロックＣＬＫを基準としたときのその値が切り替わるタイミングを検出することが可能な復調用クロックを基準クロックＣＬＫから生成する復調クロック生成回路、及び、復調クロックを用いて、変調吐出信号ＤＡＴＡの値が切り替わるタイミングを検出することによって変調吐出信号ＤＡＴＡを吐出信号ＳＩＮ０、ＳＩＮ１、ＳＩＮ２に復調する復調手段とを備えたものであれば、他の構成であってもよい。
【図面の簡単な説明】
【０１１８】
【図１】第１実施形態に係るプリンタの概略構成図である。
【図２】図１のインクジェットヘッドが斜視図である。
【図３】図２の平面図である。
【図４】（ａ）が図３の部分拡大図であり、（ｂ）〜（ｄ）が、それぞれ（ａ）の振動板及び各圧電層の表面の図である。
【図５】図４のＶ−Ｖ線断面図である。
【図６】図４のＶＩ−ＶＩ線断面図である。
【図７】ドライバＩＣ及び制御装置の電気的構成を示すブロック図である。
【図８】ドライバＩＣ及び制御装置における各クロック及び信号の時間変化を示す図である。
【図９】図７の制御装置の構成を示すブロック図である。
【図１０】図７の復調装置の構成を示すブロック図である。
【図１１】第２実施形態の図９相当の図である。
【図１２】第２実施形態の図１０相当の図である。
【図１３】第２実施形態の図８相当の図である。
【図１４】基準クロックの周期が変動した場合の、基準クロック、変調吐出信号及び変調用クロックの値の時間変化を示すずである。
【符号の説明】
【０１１９】
５９  変調装置
６１  復調装置
６１ａ、６１ｂ  入力端子
７１  変調用クロック生成回路
７２  変調回路
８１  復調用クロック生成回路
８２  復調回路
１１１  変調装置
１２１  変調用クロック生成回路
１２２  変調回路
１３１、１３２  定電流源
１３３、１３４  スイッチ回路
１３６  コンデンサ
１４１  復調装置
１５１  復調用クロック生成回路
１５１ａ  出力端子
１５１ｂ  グランド端子
【図１】
2010082928.tif 000003
【図２】
2010082928.tif 000004
【図３】
2010082928.tif 000005
【図４】
2010082928.tif 000006
【図５】
2010082928.tif 000007
【図６】
2010082928.tif 000008
【図７】
2010082928.tif 000009
【図８】
2010082928.tif 000010
【図９】
2010082928.tif 000011
【図１０】
2010082928.tif 000012
【図１１】
2010082928.tif 000013
【図１２】
2010082928.tif 000014
【図１３】
2010082928.tif 000015
【図１４】
2010082928.tif 000016