(57)【要約】【課題】ビア又は接着層とカルコゲナイド膜とのコンタクト性を確保しつつ、量産性を向上させることができる半導体装置及びその製造方法を提供すること。【解決手段】層間絶縁膜３にビア２を形成する第１の工程と、層間絶縁膜３上のビア２の周囲の領域に接着層５を形成する第２の工程と、ビア２及び接着層５の表面にできた酸化物を、フッ化還元ガス雰囲気中に晒して還元する第３の工程と、ビア２及び接着層５の表面にできたフッ化物を、アンモニアガスを用いて除去する第４の工程と、ビア２及び接着層７を含む層間絶縁膜３上に、スパッタ法により相変化材料膜４を形成する第５の工程と、を含む。【選択図】図１
2010114264.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁膜にビアを形成する第１の工程と、
前記層間絶縁膜上の前記ビアの周囲の領域に接着層を形成する第２の工程と、
前記ビア及び前記接着層の表面にできた酸化物を、フッ化還元ガス雰囲気中に晒して還元する第３の工程と、
前記ビア及び前記接着層の表面にできたフッ化物を、アンモニアガスを用いて除去する第４の工程と、
前記ビア及び前記接着層を含む前記層間絶縁膜上に、スパッタ法により相変化材料膜を形成する第５の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記フッ化還元ガスは、フッ化塩素ガスであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第３の工程は、２００℃以上３００℃以下の温度で実施されることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記第３の工程は、フッ化還元ガス雰囲気中でプラズマを発生させて実施されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記フッ化還元ガスは、ＳＦ６ガスであることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記相変化材料膜はカルコゲナイドからなることを特徴とする請求項１乃至５のいずれか一に記載の半導体装置の製造方法。
【請求項７】
前記接着層および前記ビアの少なくとも一方は、ＴｉＮからなることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置の製造方法。
【請求項８】
前記第３の工程から前記第５の工程を、大気に晒すことなく、同一の装置内で連続して行うことを特徴とする請求項１乃至７のいずれか一に記載の半導体装置の製造方法。
【請求項９】
半導体基板上に導体を形成する第１の工程と、
前記導体の表面にできた酸化物を、フッ化還元ガスを用いて還元し、フッ化物にする第２の工程と、
前記フッ化物を、アンモニアガスを用いて除去する第３の工程と、
前記導体に接触する相変化材料膜をスパッタ法で形成する第４の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記フッ化還元ガスは、フッ化塩素ガスまたはＳＦ６ガスであることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記導体は、ＴｉＮであることを特徴とする請求項９又は１０記載の半導体装置の製造方法。
【請求項１２】
前記第２の工程から前記第４の工程を、大気に晒すことなく、同一の装置内で連続して行うことを特徴とする請求項９乃至１１のいずれか一に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化材料を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の相変化メモリを有する半導体装置においては、半導体基板上に選択トランジスタが形成され、選択トランジスタ上に層間絶縁膜が設けられ、層間絶縁膜に形成された貫通穴にて選択トランジスタと電気的に接続されたビア（プラグ）が埋め込まれ、層間絶縁膜上にてビアと電気的に接続された相変化材料（例えば、カルコゲナイド膜）が設けられ、相変化材料上に上部電極が設けられたものがある。この構造では、ビアからの熱により相変化材料を高抵抗のアモルファス状態と低抵抗の結晶状態との間で自在に遷移させ、情報を書き換え可能に保持することができる。カルコゲナイド膜（例えば、ＧｅＳｂＴｅ膜）等の相変化材料は層間絶縁膜（例えば、シリコン酸化膜）との接着性が低いため、従来においては、層間絶縁膜とカルコゲナイド膜の間の接着性を高める接着層を介在させたり（例えば、特許文献１−３参照）、層間絶縁膜上に相変化材料と良好な接着性を有する絶縁膜を設けて当該絶縁膜に形成された穴内に相変化材料を埋め込んだりして（例えば、特許文献４参照）、層間絶縁膜と相変化材料の間の接着性を補完している。また、ビア又は接着層は、下部電極となり、ＴｉＮ（窒化チタン）等が用いられているものがある（例えば、特許文献５参照）。
【０００３】
【特許文献１】国際公開第２００５／１１２１１８号パンフレット
【特許文献２】特開２００６−３５２０８２号公報
【特許文献３】特開２００７−４２８０４号公報
【特許文献４】特開２００６−１７９７７８号公報
【特許文献５】特開２００７−２８７９０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、カルコゲナイド膜等の相変化材料を相変化させるためには、ビアから供給される熱を相変化材料膜に効率よく伝わるように、電気特性上、熱供給するビアは相変化材料膜とのコンタクト性を確保することが重要である。また、製造途中での相変化材料膜の剥れを抑制するため、接着層と相変化材料との密着（コンタクト性）を強固にする必要がある。このようなコンタクト性を確保するためには、ビア又は接着層上に相変化材料膜を成膜（例えば、スパッタ法による成膜）する前に、ビア又は接着層の表面にできる酸化物を除去し、清浄な表面を露出する必要がある。
【０００５】
従来、スパッタ法にて相変化材料を形成する場合には、相変化材料のスパッタを行う前にビア又は接着層の表面に形成されている酸化物を、ビア又は接着層の表面に例えばアルゴン等の原子をスパッタすることで物理的に除去する、スパッタエッチング法により除去していた。スパッタエッチングすると、チャンバの内壁がビア又は接着層に含まれる金属成分でコーティングされて絶縁性が保たれなくなる。これでは、放電が継続しない現象が発生し、ビア又は接着層の表面を連続してスパッタエッチングすることは量産上困難であった。このため、従来は、スパッタエッチングを設定枚数行うごとに、チャンバの内壁の絶縁性を回復させる処理作業が必要となっていた。
【０００６】
本発明の主な課題は、ビア又は接着層等の導体と相変化材料膜とのコンタクト性を確保しつつ、量産性を向上させることができる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１の視点においては、相変化メモリを有する半導体装置の製造方法において、層間絶縁膜にビアを形成する第１の工程と、前記層間絶縁膜上の前記ビアの周囲の領域に接着層を形成する第２の工程と、前記ビア及び前記接着層の表面にできた酸化物を、フッ化還元ガス雰囲気中に晒して還元する第３の工程と、前記ビア及び前記接着層の表面にできたフッ化物を、アンモニアガスを用いて除去する第４の工程と、前記ビア及び前記接着層を含む前記層間絶縁膜上に、スパッタ法により相変化材料膜を形成する第５の工程と、を含むことを特徴とする。
【０００８】
本発明の第２の視点においては、相変化メモリを有する半導体装置の製造方法において、半導体基板上に導体を形成する第１の工程と、前記導体の表面にできた酸化物を、フッ化還元ガスを用いて還元し、フッ化物にする第２の工程と、前記フッ化物を、アンモニアガスを用いて除去する第３の工程と、前記導体に接触する相変化材料膜をスパッタ法で形成する第４の工程と、を含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、従来においてビア又は接着層と相変化材料膜とのコンタクト性を確保するために行われていたビア又は接着層のスパッタエッチングをなくすことができるので、チャンバの内壁の絶縁回復処理が不要となり、効率よい処理が可能となる。これにより、ビア又は接着層等の導体と相変化材料膜とのコンタクト性を確保しつつ、量産性を向上させることができる。
【発明を実施するための最良の形態】
【００１０】
本発明の実施形態１に係る半導体装置の製造方法では、層間絶縁膜（図３（Ａ）の３）にビア（図３（Ａ）の２）を形成する第１の工程と、前記層間絶縁膜（図３（Ｂ）の３）上の前記ビア（図３（Ｂ）の２）の周囲の領域に接着層（図３（Ｂ）の５）を形成する第２の工程と、前記ビア（図３（Ｂ）の２）及び前記接着層（図３（Ｂ）の５）の表面にできた酸化物（図３（Ｂ）の２ａ、５ａ）を、フッ化還元ガス雰囲気中に晒して還元する第３の工程と、前記ビア（図４（Ａ）の２）及び前記接着層（図４（Ａ）の５）の表面にできたフッ化物（図４（Ａ）の２ｂ、５ｂ）を、アンモニアガスを用いて除去する第４の工程と、前記ビア（図５（Ａ）の２）及び前記接着層（図５（Ａ）の５）を含む前記層間絶縁膜（図５（Ａ）の３）上に、スパッタ法により相変化材料膜（図５（Ａ）の４）と上部電極（図５（Ａ）の７）を成膜する第５の工程と、を含む。
【００１１】
本発明の実施形態２に係る半導体装置の製造方法では、半導体基板（図３の１）上に導体（図３（Ａ）の２）を形成する第１の工程と、前記導体（図３（Ｂ）の２）の表面にできた酸化物（図３（Ｂ）の２ａ）を、フッ化還元ガスを用いて還元し、フッ化物（図４（Ａ）の２ｂ）にする第２の工程と、前記フッ化物（図４（Ａ）の２ｂ）を、アンモニアガスを用いて除去する第３の工程と、前記導体（図５（Ａ）の２）に接触する相変化材料膜（図５（Ａ）の４）をスパッタ法で形成する第４の工程と、を含む。
【実施例１】
【００１２】
本発明の実施例１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置の構成を模式的に示した部分断面図である。
【００１３】
半導体装置は、相変化メモリを有する半導体装置であり、相変化メモリにおける相変化材料の具体例としてカルコゲナイド膜４を用いたものである。半導体装置は、半導体基板１上に選択トランジスタ１０が形成され、その上部にシリコン酸化膜よりなる層間絶縁膜１７が形成されている。層間絶縁膜１７には、選択トランジスタ１０の拡散層１６に通ずる貫通穴が形成されており、当該貫通穴にプラグ１８（例えば、タングステン）が埋め込まれている。層間絶縁膜１７上には、所定パターンの配線層１９（例えば、タングステン）が形成されている。配線層１９は、プラグ１８を介して所定の拡散層１６と電気的に接続されている。
【００１４】
配線層１９を含む層間絶縁膜１７上には、シリコン酸化膜よりなる層間絶縁膜３が形成されている。層間絶縁膜３には、所定の配線層１９に通ずる貫通穴が形成されており、当該貫通穴にＴｉＮよりなるビア２が埋め込まれている。ビア２は、相変化メモリにおける下部電極となる。ビア２の上面は、層間絶縁膜３の上面よりも低くなっている。層間絶縁膜３上には、ビア２の周囲の領域に、ＴｉＮよりなる接着層５が形成されている。接着層５は、層間絶縁膜３とカルコゲナイド膜４の間の接着性を高めるためのものである。なお、接着層５は、ビア２と接続されていない。
【００１５】
ビア２及び接着層５を含む層間絶縁膜３上には、所定の領域にてビア２及び接着層５と接続されたカルコゲナイド膜４が形成されている。カルコゲナイド膜４は、例えば、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）が含有され、Ｇｅ、Ｓｂ、Ｔｅ以外の材料が含有されていてもよい。カルコゲナイド膜４上には、タングステンよりなる上部電極７が形成されている。上部電極７を含む層間絶縁膜３上には、シリコン酸化膜よりなる層間絶縁膜２１が形成され、層間絶縁膜２１において上部電極７と接続されるビア２２（例えば、タングステン）が形成され、層間絶縁膜２１上にビア２２と接続される配線層２３（例えば、銅）が形成されている。
【００１６】
カルコゲナイド膜４（ＧｅＳｂＴｅ膜）と層間絶縁膜３（シリコン酸化膜）とは一般に接着性が悪いのに対し、カルコゲナイド膜４（ＧｅＳｂＴｅ膜）とビア２（ＴｉＮ）及び接着層５（ＴｉＮ）とは良好な接着性を保つことができる。
【００１７】
選択トランジスタ１０は、素子分離領域１１に囲まれた領域の半導体基板１上にゲート絶縁膜１２（例えば、シリコン酸化膜）、ゲート電極１３（例えば、ポリシリコン）、ハードマスク膜１４（シリコン窒化膜）がこの順に積層しており、ゲート絶縁膜１２、ゲート電極１３、及びハードマスク膜１４の側壁がサイドウォール１５（例えば、シリコン酸化膜）で覆われ、ゲート絶縁膜１２下のチャネルの両側に半導体基板１とは逆導電型の不純物を含有する拡散層１６が形成されたものである。一方の拡散層１６は、プラグ１８、及び配線層１９を介して相変化メモリの下部電極となるビア２に電気的に接続されている。
【００１８】
相変化メモリは、カルコゲナイド膜４に接続されるビア２に電流を供給してカルコゲナイド膜４とビア２の界面から発熱させ、熱伝導によりカルコゲナイド膜４の温度を上昇させて相変化させることで書込みが行われる。つまり、熱によりカルコゲナイド膜４を高抵抗のアモルファス状態と低抵抗の結晶状態との間で自在に遷移させ、情報を書き換え可能に保持することができる。
【００１９】
次に、本発明の実施例１に係る半導体装置の製造方法について図面を用いて説明する。図２〜図５は、本発明の実施例１に係る半導体装置の製造方法を模式的に示した部分工程断面図である。
【００２０】
まず、半導体基板１上の所定の領域に素子分離領域１１を形成する（図２（Ａ）参照）。素子分離領域１１は、半導体基板１に形成した溝内にシリコン酸化膜を埋設することにより形成される。
【００２１】
次に、素子分離領域１１に囲まれた領域の半導体基板１上にゲート絶縁膜１２を形成し、その上にゲート電極１３となるポリシリコンを堆積し、さらのその上にハードマスク１４となるシリコン窒化膜を堆積する（図２（Ｂ）参照）。そして、フォトリソグラフィによりゲート絶縁膜１２、ゲート電極１３、及びハードマスク１４として残す部分を覆うレジスト（図示せず）をシリコン窒化膜上に形成し、ドライエッチングを行うことによりゲート（ゲート絶縁膜１２、ゲート電極１３、及びハードマスク１４）を形成し、その後、当該レジストを除去する。
【００２２】
次に、半導体基板１上の全領域に、ＣＶＤ（Chemical Vapor Deposition）法によりシリコン酸化膜（図示せず）を所定の厚さで堆積した後、エッチバックによりゲート絶縁膜１２、ゲート電極１３、及びハードマスク１４の側壁にサイドウォール１５を形成する（図２（Ｃ）参照）。そして、ゲート絶縁膜１２の下のチャネルの両側の半導体基板１の部分に、イオン注入により所望の不純物を注入することにより、ソース及びドレインに対応する拡散層１６を形成する。なお、サイドウォール１５の形成前に、イオン注入にて低濃度のＬＤＤ（Lightly Doped Drain）拡散層をあらかじめ形成しておいてもよい。
【００２３】
次に、ＣＶＤ（Chemical Vapor Deposition）法によりシリコン酸化膜からなる層間絶縁膜１７を所定の膜厚で堆積し、その表面をＣＭＰ（Chemical Mechanical Polishing）法によって研磨して平坦化する（図２（Ｄ）参照）。そして、フォトリソグラフィによりプラグ１８を形成しようとする部分に開口部を有するレジスト（図示せず）を層間絶縁膜１７上に形成し、拡散層１６が露出するまでドライエッチングを行うことにより、層間絶縁膜１７にプラグ１８用の下穴を形成し、その後、当該レジストを除去する。そして、当該下穴にプラグ１８用のタングステンを埋め込み、その後、ＣＭＰ法により層間絶縁膜１７が露出するまで研磨することで、プラグ１８を形成する。そして、プラグ１８を含む層間絶縁膜１７上に配線層１９用の導電膜をさらに堆積し、フォトリソグラフィにより配線層１９を形成しようとする部分を覆うレジスト（図示せず）を導電膜上に形成し、層間絶縁膜１７が露出するまでドライエッチングを行うことにより配線層１９を形成し、その後、当該レジストを除去する。
【００２４】
次に、ＣＶＤ（Chemical Vapor Deposition）法によりシリコン酸化膜からなる層間絶縁膜３を所定の膜厚で堆積し、その表面をＣＭＰ（Chemical Mechanical Polishing）法によって研磨して平坦化する（図３（Ａ）参照）。そして、フォトリソグラフィによりビア２を形成しようとする部分に開口部を有するレジスト（図示せず）を層間絶縁膜３上に形成し、配線層１９が露出するまでドライエッチングを行うことにより、層間絶縁膜３にビア２用の下穴を形成し、その後、当該レジストを除去する。そして、当該下穴にビア２用のＴｉＮを埋め込み、その後、ＣＭＰ法により層間絶縁膜３が露出するまで研磨することで、ビア２を形成する。
【００２５】
次に、ビア２を含む層間絶縁膜３上に接着層５となるＴｉＮを成膜し、フォトリソグラフィにより接着層５として残す部分を覆うレジスト（図示せず）をＴｉＮ上に形成し、層間絶縁膜３が露出するまでドライエッチングを行うことにより、接着層５を形成し、その後、当該レジストを除去する（図３（Ｂ）参照）。接着層５の形成に使用するドライエッチングでの反応によって、ビア２及び接着層５の表面には絶縁性の酸化物２ａ、５ａが付着する。酸化物２ａ、５ａには、大気中で放置されることによって表面に形成される自然酸化膜も含まれる。
【００２６】
次に、ビア２及び接着層５の表面の酸化物２ａ、５ａを、フッ化塩素ガス雰囲気中に晒して還元する（図４（Ａ）参照）。この際に、２００℃以上３００℃以下程度の高温で還元反応を起こすのが好ましい。これにより、ビア２及び接着層５の表面にはフッ化物２ｂ、５ｂができる。なお、この工程では、フッ化塩素ガスの代わりにＳＦ６ガスを使用してもよく、高温で還元反応を起こす代わりにプラズマを発生させて還元してもよい。ＳＦ６ガスを用いれば、塩素成分を含まないのでチャンバなどが腐食しにくく、安全性がある。
【００２７】
次に、フッ化物（図４（Ａ）の２ｂ、５ｂ）を、アンモニアガスを用いて除去する（図４（Ｂ）参照）。これにより、ビア２及び接着層５の導電性部分が露出し、ビア２は後退しリセスエッチされたことになる。この際、接着層５も膜厚が減少するが、膜として残る膜厚にしておけば問題ない。ここでは、図４（Ａ）の工程と同一のスパッタ装置内で連続して処理することで、清浄な表面を露出させたビア２および接着層５の表面が大気にさらされる事を防止し、ビア２および接着層５の表面に自然酸化膜が形成されるのを抑制することができる。
【００２８】
次に、ビア２及び接着層５を含む層間絶縁膜３上に、スパッタ法によりカルコゲナイド膜４を成膜した後、カルコゲナイド膜４上にスパッタ法により上部電極７（例えば、窒化チタンアルミ；ＴｉＡｌＮ）を成膜する（図５（Ａ）参照）。なお、上部電極をスパッタ法で形成する場合には、図４（Ｂ）の工程と同一のスパッタ装置内で連続して処理してもよい。
【００２９】
次に、フォトリソグラフィによりカルコゲナイド膜４及び上部電極７として残す部分を覆うレジストを上部電極７上に形成した後、当該レジストをマスクとしてドライエッチングにより層間絶縁膜３が露出するまで上部電極７及びカルコゲナイド膜４を除去し、その後、当該レジストを除去する（図５（Ｂ）参照）。
【００３０】
次に、ＣＶＤ（Chemical Vapor Deposition）法によりシリコン酸化膜からなる層間絶縁膜２１を、上部電極７を含む層間絶縁膜３上に形成し、フォトリソグラフィによりビア２２を形成しようとする部分に開口部を有するレジスト（図示せず）を層間絶縁膜２１上に形成し、上部電極７が露出するまでドライエッチングを行うことにより、層間絶縁膜２１にビア２２用の下穴を形成し、その後、当該レジストを除去する。そして、当該下穴にビア２２用のタングステンを埋め込み、その後、ＣＭＰ法により層間絶縁膜２１が露出するまで研磨することで、ビア２２を形成する。そして、ビア２２を含む層間絶縁膜２１上に配線層２３用の導電膜を堆積し、フォトリソグラフィにより配線層２３を形成しようとする部分を覆うレジスト（図示せず）を導電膜上に形成し、層間絶縁膜２１が露出するまでドライエッチングを行うことにより配線層２３を形成し、その後、当該レジストを除去する。これにより、図１と同様な半導体装置ができる。
【００３１】
実施例１によれば、従来においてビア又は接着層とカルコゲナイド膜（相変化材料膜）とのコンタクト性を確保するために行われていたビア又は接着層のスパッタエッチングをなくすことができるので、チャンバの内壁の絶縁性を回復させる処理が不要となり、効率よい処理が可能となり、装置の量産性を向上させることができる。
【００３２】
なお、実施例１は一例であり、相変化材料はカルコゲナイド膜に限定されるものではない。また、接着層や下部電極（ビア）の形成等も実施例１で説明した形状や材料に限定されるものではない。すなわち本発明は、接着層等の金属を含む導体上に接触するように相変化材料をスパッタ法で形成する際に、導体の清浄な表面を露出させる工程として適用することが可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施例１に係る半導体装置の構成を模式的に示した部分断面図である。
【図２】本発明の実施例１に係る半導体装置の製造方法を模式的に示した第１の部分工程断面図である。
【図３】本発明の実施例１に係る半導体装置の製造方法を模式的に示した第２の部分工程断面図である。
【図４】本発明の実施例１に係る半導体装置の製造方法を模式的に示した第３の部分工程断面図である。
【図５】本発明の実施例１に係る半導体装置の製造方法を模式的に示した第４の部分工程断面図である。
【符号の説明】
【００３４】
１  半導体基板
２  ビア（ＴｉＮ、導体）
２ａ  酸化物
２ｂ  フッ化物
３  層間絶縁膜（シリコン酸化膜）
４  カルコゲナイド膜（ＧｅＳｂＴｅ、相変化材料膜）
５  接着層（ＴｉＮ）
５ａ  酸化物
５ｂ  フッ化物
７  上部電極
１０  選択トランジスタ
１１  素子分離領域
１２  ゲート絶縁膜
１３  ゲート電極（シリコン）
１４  ハードマスク（シリコン窒化膜）
１５  サイドウォール
１６  拡散層
１７  層間絶縁膜
１８  プラグ
１９  配線層
２１  層間絶縁膜
２２  ビア
２３  配線層
【図１】
2010114264.tif 000003
【図２】
2010114264.tif 000004
【図３】
2010114264.tif 000005
【図４】
2010114264.tif 000006
【図５】
2010114264.tif 000007