(57)【要約】【課題】小粒径の多結晶シリコン層と、大粒径の多結晶シリコン層を同時に作る手法として、シリコン層の堆積時に小粒径の多結晶シリコン層を形成し、所望の領域のみにＣＷレーザーを照射し大粒径化する技術が知られている。しかし、この技術を用いる場合、小粒径の多結晶シリコン層中に不対電子を埋める水素を残しての処理が必要となり、製造工程にかかる時間が長くなるという課題がある。【解決手段】一部に金属層３１１がある基板３１０上に窒化珪素層３１２を形成し、窒化珪素層３１２上に、酸化珪素層３１３を形成し、パルスレーザーを照射する。酸化珪素層３１３の層厚により小粒径の多結晶シリコン層と大粒径の多結晶シリコン層とが入れ替わるように形成されるため、小粒径の多結晶シリコン層と、大粒径の多結晶シリコン層を同時に形成することが可能となる。【選択図】図１
2010140934.tif 000002
【特許請求の範囲】
【請求項１】
基板表面に位置する能動領域の一部に金属層を形成する工程と、
前記能動領域を覆う窒化珪素層を形成する工程と、
前記窒化珪素層を覆う、層厚２０ｎｍ以上１００ｎｍ未満の酸化珪素層を形成する工程と、
前記酸化珪素層を覆うシリコン層を形成する工程と、
前記シリコン層にパルス状エキシマレーザー光を走査しながら照射し、前記金属層を覆う領域に第１半導体層を形成し、前記金属層が無い領域に第２半導体層を形成する工程と、
前記第１半導体層をチャネルとして用いて、第１薄膜トランジスタを形成し、前記第２半導体層をチャネルとして用いて、第２薄膜トランジスタを形成する工程と、
を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項２】
基板表面に位置する能動領域の一部に金属層を形成する工程と、
前記能動領域を覆う窒化珪素層を形成する工程と、
前記窒化珪素層を覆う、層厚１００ｎｍ以上５００ｎｍ以下の酸化珪素層を形成する工程と、
前記酸化珪素層を覆うシリコン層を形成する工程と、
前記シリコン層にパルス状エキシマレーザー光を走査しながら照射し、前記金属層が無い領域に第１半導体層を形成し、前記金属層が有る領域に第２半導体層を形成する工程と、
前記第１半導体層をチャネルとして用いて、第１薄膜トランジスタを形成し、前記第２半導体層をチャネルとして用いて、第２薄膜トランジスタを形成する工程と、
を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項３】
請求項１又は２に記載の薄膜トランジスタの製造方法であって、前記パルス状エキシマレーザー光は前記シリコン層の同一箇所に４０回以上１５０回以下の回数照射されることを特徴とする薄膜トランジスタの製造方法。
【請求項４】
請求項１から３のいずれか一項に記載の薄膜トランジスタの製造方法であって、前記金属層の厚さは、３０ｎｍ以上５００ｎｍ以下であることを特徴とする薄膜トランジスタの製造方法。
【請求項５】
請求項１から４のいずれか一項に記載の薄膜トランジスタの製造方法であって、前記窒化珪素層の厚さは、５０ｎｍ以上５００ｎｍ以下であることを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項１から５のいずれか一項に記載の薄膜トランジスタの製造方法であって、前記シリコン層の厚さは、２０ｎｍ以上１００ｎｍ以下であることを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（以下ＴＦＴと記載する）は液晶装置や、有機エレクトロルミネッセンス装置（以下有機ＥＬ装置と記載する）等に好適に用いられている。より具体的には、論理演算や信号処理を行う周辺回路を構成する素子や、画素の制御を行う素子としてＴＦＴは用いられてきている。
【０００３】
高速動作を要求される昨今では、周辺回路を構成する素子や、画素の明暗を制御する素子として、画素領域内に配置されるＴＦＴを構成する半導体層には、多結晶シリコン層が好適なものとして用いられている。
【０００４】
ここで、ＴＦＴを構成する多結晶シリコン層としては、周辺回路に対しては高速動作が可能となるよう配向方向が揃えられ、かつＴＦＴの移動度を低下させる結晶粒界密度の低い、すなわち大粒径の多結晶シリコン層を用いることが好ましい。このような多結晶シリコン層の形成方法については、特許文献１に記載されている。
【０００５】
一方、画素の制御に対しては、優れた画質を得るためには、ＴＦＴの特性が面内で均一となるよう、配向方向が分散され、かつ粒径が揃った小粒径の多結晶シリコン層を用いることが好ましい。
【０００６】
多結晶シリコン層の粒径を大きくした場合、配向方向のわずかな差や、粒形状の違いにより、ＴＦＴの移動度に分布が生じる。そのため、特に電流駆動型の有機ＥＬ装置では、駆動電流が発光面内でばらつくこととなり、画質の低下を招くという課題が生じる。
【０００７】
つまり、画素領域と周辺回路が位置する周辺回路領域とでは、多結晶シリコン層に望まれる粒径や配向性は異なったものとなる。
【０００８】
具体的には、画素領域には、配向方向を分散し、かつ粒径を揃え均一性を向上させた小粒径の多結晶シリコン層を形成することが好ましい。同時に、周辺回路領域には、配向方向を揃え、かつ粒径を大きくしＴＦＴの移動度を向上させることを可能とする大粒径の多結晶シリコン層を形成することが望ましい。
【０００９】
このような複数の特性を含む多結晶シリコン層を得るべく、非特許文献１では、小粒径の多結晶シリコン層を形成し、所望の領域のみにＣＷレーザーを照射することで、小粒径の多結晶シリコン層と、大粒径の多結晶シリコン層を作成する技術が公開されている。
【００１０】
【特許文献１】特開２００２−１７６１８０号公報
【非特許文献１】２００８年秋季応用物理学会学術講演会講演予稿集Ｐ７２９（２００８）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
小粒径の多結晶シリコン層を化学気相成長（ＣＶＤ）法等により形成する場合、不対電子（ダングリングボンド）は、結晶粒界だけでなく結晶粒内にも存在しており、それらを埋めるために水素を導入することが好適である。更に、製造工程中で結晶粒内の水素が脱離してしまうと粒内の不対電子を修復することは難しく、できる限りこの水素を脱離させないことが求められる。
【００１２】
それに対して、ＣＷレーザーによる結晶化では、水素が多量に存在していると小粒径の多結晶シリコン層がアブレーションによって蒸発してしまうため、あらかじめ膜中の水素を１ａｔ％以下程度にまで、下げておく必要がある。
【００１３】
水素の脱離には一般的には４００℃程度のアニールを用いて行なわれるが、この手法では画素領域と対応する小粒径の多結晶シリコン層の水素まで離脱し、この領域に形成されるＴＦＴの電気的な特性（例えば移動度）が低下するため、大粒径の多結晶シリコン層を用いたＴＦＴを作製すべき領域だけに低パワーでのＣＷレーザーによって水素の脱離を行うことが好ましい。すなわち２回のレーザースキャンを行う必要があり、スループットが低下してしまうという課題がある。更にガラス基板上に位置する周辺回路領域のみにレーザースキャンを行う必要があるため、特に一枚のガラス基板から複数枚の小型有機ＥＬ装置を取り出す場合、小型有機ＥＬ装置の周辺回路部のみを選択してＣＷレーザー光を照射することが必要となる。そのため、更に量産性が低下するという課題がある。
【課題を解決するための手段】
【００１４】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態又は適用例として実現することが可能である。ここで、「上」とは、基板裏面から基板表面に向かう方向と定義する。また、「能動領域」とは、薄膜トランジスタ（ＴＦＴ）が形成される領域と定義する。
【００１５】
［適用例１］本適用例にかかる薄膜トランジスタの製造方法は、基板表面に位置する能動領域の一部に金属層を形成する工程と、前記能動領域を覆う窒化珪素層を形成する工程と、前記窒化珪素層を覆う、層厚２０ｎｍ以上１００ｎｍ未満の酸化珪素層を形成する工程と、前記酸化珪素層を覆うシリコン層を形成する工程と、前記シリコン層にパルス状エキシマレーザー光を走査しながら照射し、前記金属層を覆う領域に第１半導体層を形成し、前記金属層が無い領域に第２半導体層を形成する工程と、前記第１半導体層をチャネルとして用いて、第１薄膜トランジスタを形成し、前記第２半導体層をチャネルとして用いて、第２薄膜トランジスタを形成する工程と、を備えることを特徴とする。
【００１６】
これによれば、一度のエキシマレーザー光走査により、異なる特性を有する薄膜トランジスタを形成することが可能となる。この条件で半導体層を形成した場合、金属層を覆う領域に形成される第１半導体層は配向方向が分散され、かつ結晶粒径が揃えられた状態として形成されるため、均質な半導体層が形成される。そのため、第１半導体層をチャネルとして用いる第１薄膜トランジスタの電気的特性は均質性が高い。そのため、典型的な用途となる表示パネルを扱う場合、画素領域に第１薄膜トランジスタを割り当てることで、面内均一性が高い表示を行うことができる。また、金属層が無い領域に形成される第１半導体層は配向方向が揃えられ、かつ結晶粒径が大きい状態で形成されるため、高い移動度を有する半導体層が形成される。そのため、第２半導体層をチャネルとして用いる第２薄膜トランジスタの相互コンダクタンスが高くなる。そのため、周辺回路領域に第２薄膜トランジスタを割り当てることで高速動作させることが可能となる。そのため、高速処理が必要な高精細画像に対して対応することが可能となる。さらに、第１薄膜トランジスタと基板との間には、金属層が配置されることになる。金属層は遮光性が高いため、特に透明基板を用いた場合、画素を駆動する第１薄膜トランジスタは自己整合的に遮光される。そのため、光の侵入により生じるキャリア起因のリーク電流の発生を抑制することが可能となり、高いコントラストを有する表示パネルを形成し得る薄膜トランジスタの製造方法を提供することが可能となる。
【００１７】
［適用例２］本適用例にかかる薄膜トランジスタの製造方法は、基板表面に位置する能動領域の一部に金属層を形成する工程と、前記能動領域を覆う窒化珪素層を形成する工程と、前記窒化珪素層を覆う、層厚１００ｎｍ以上５００ｎｍ以下の酸化珪素層を形成する工程と、前記酸化珪素層を覆うシリコン層を形成する工程と、前記シリコン層にパルス状エキシマレーザー光を走査しながら照射し、前記金属層が無い領域に第１半導体層を形成し、前記金属層が有る領域に第２半導体層を形成する工程と、前記第１半導体層をチャネルとして用いて、第１薄膜トランジスタを形成し、前記第２半導体層をチャネルとして用いて、第２薄膜トランジスタを形成する工程と、を備えることを特徴とする。
【００１８】
これによれば、一度のエキシマレーザー光走査により、異なる特性を有する薄膜トランジスタを形成するための第１半導体層と第２半導体層を同時に形成することが可能となる。この条件で半導体層を形成した場合、金属層が無い領域に形成される第１半導体層は配向方向が分散され、かつ結晶粒径が揃えられた状態として形成されるため、均質な半導体層が形成される。そのため、第１半導体層をチャネルとして用いる第１薄膜トランジスタの電気的特性は均質性が高い。そのため、典型的な用途となる表示パネルを扱う場合、画素領域に第１薄膜トランジスタを割り当てることで、面内均一性が高い表示を行うことができる。また、金属層を覆う領域に形成される第２半導体層は配向方向が揃えられ、かつ結晶粒径が大きい状態で形成されるため、高い移動度を有する半導体層が形成される。そのため、第２半導体層をチャネルとして用いる第２薄膜トランジスタの相互コンダクタンスが高くなる。そのため、周辺回路領域に第２薄膜ランジスタを割り当てることで高速動作させることが可能となる。そのため、高速処理が必要な高精細画像に対して対応することが可能となり、短い工程で表示パネルを形成し得る薄膜トランジスタの製造方法を提供することが可能となる。
【００１９】
［適用例３］上記適用例にかかる薄膜トランジスタの製造方法であって、前記パルス状エキシマレーザー光は前記シリコン層の同一箇所に４０回以上１５０回以下の回数照射されることを特徴とする。
【００２０】
上記した適用例によれば、パルス状エキシマレーザー光を４０回以上の回数照射することで、第２半導体層の粒径を大きくし、かつ配向方向を揃えることが可能となる。そのため、第２半導体層をチャネルとして用いることで、大きな相互コンダクタンスを有する第２薄膜トランジスタを形成することが可能となる。また、１５０回以下の回数に抑えることで、シリコン層が受ける損傷を抑えて第１半導体層、第２半導体層を得ることができる。加えて、１５０回以下の回数に抑えることで、第１半導体層、第２半導体層を得る工程に要する時間を抑えることができ、スループットを大きくすることが可能となる。
【００２１】
［適用例４］上記適用例にかかる薄膜トランジスタの製造方法であって、前記金属層の厚さは、３０ｎｍ以上５００ｎｍ以下であることを特徴とする。
【００２２】
上記した適用例によれば、金属層の厚さを３０ｎｍ以上にすることで、パルス状エキシマレーザー光の照射に伴い生じる熱を吸収することが可能となる。また、５００ｎｍ以下に抑えることで、金属材料を堆積する際に発生する応力による金属材料のクラックの発生を抑制することができる。また、５００ｎｍ以下に抑えることで、金属層を覆う窒化珪素層や、酸化珪素層の段差被覆性が低い条件でも金属層を被覆することが可能となる。
【００２３】
［適用例５］上記適用例にかかる薄膜トランジスタの製造方法であって、前記窒化珪素層の厚さは、５０ｎｍ以上５００ｎｍ以下であることを特徴とする。
【００２４】
上記した適用例によれば、窒化珪素層の厚さを５０ｎｍ以上とすることで、金属層や基板からの不純物侵入を防止することができる。また、５００ｎｍ以下にすることで、窒化珪素層を堆積する際に発生する応力によるクラックの発生を抑制することができる。また、５００ｎｍ以下に抑えることで、金属層とシリコン層との熱的結合を密にすることが可能となる。
【００２５】
［適用例６］上記適用例にかかる薄膜トランジスタの製造方法であって、前記シリコン層の厚さは、２０ｎｍ以上１００ｎｍ以下であることを特徴とする。
【００２６】
上記した適用例によれば、シリコン層の厚さが２０ｎｍ以上あることで、パルス状エキシマレーザー光の照射を行った際でのシリコン層の層切れを防止することができる。また、１００ｎｍ以下に抑えることで、パルス状エキシマレーザー光の照射による完全熔融条件を満たすことが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明を具体化した各実施形態を図面に基づいて説明する。
（第１の実施形態：薄膜トランジスタの適用例）
以下、本実施形態にかかる薄膜トランジスタ（以下ＴＦＴと呼称する）の適用例について図面を用いて説明する。図１は、有機ＥＬパネルを例とした場合に、周辺回路領域と画素領域に対して、後述する第３の実施形態や第４の実施形態に示されるＴＦＴの製造方法を用いて形成された、互いに特性の異なるＴＦＴを形成した場合の等価回路図である。画素領域１００には第１ＴＦＴ１０８が形成され、周辺回路領域１４０には第２ＴＦＴ１１２が形成される。
【００２８】
図１に示す有機ＥＬパネル１０は、周辺回路領域１４０に形成された走査線駆動回路１２０及び信号線駆動回路１３０、第２ＴＦＴ１１２、画素領域１００、走査線１０２、信号線１０６、単位セル２００（Ｒ，Ｇ，Ｂ）、そして単位セル２００内にある第１ＴＦＴ１０８、保持容量１１０、有機ＥＬ素子２０２を含む。
【００２９】
周辺回路領域１４０に形成された走査線駆動回路１２０及び信号線駆動回路１３０は、走査線１０２及び信号線１０６に有機ＥＬ素子２０２（Ｒ，Ｇ，Ｂ）の輝度を制御する信号を出力する機能を有している。
【００３０】
第２ＴＦＴ１１２は、走査線駆動回路１２０及び信号線駆動回路１３０中に形成され、画像信号を処理し、走査線１０２及び信号線１０６に、有機ＥＬ素子２０２（Ｒ，Ｇ，Ｂ）の輝度を制御する信号を出力する機能を有している。第２ＴＦＴ１１２は、画像信号を高速で処理する必要があるため、相互コンダクタンスが高いことが好ましい。そのためには、結晶粒径が大きく、かつ配向方向が揃えられた第２半導体層３０２（図２（ｂ）参照）を用いて第２ＴＦＴ１１２を形成することが好適となる。このように作り分けることで、第１ＴＦＴ１０８よりも相互コンダクタンスが高い第２ＴＦＴ１１２を提供することが可能となる。
【００３１】
単位セル２００（Ｒ，Ｇ，Ｂ）は、画素領域１００内に設けられ、走査線１０２及び信号線１０６の電気的情報を受けて、有機ＥＬ素子２０２の輝度を制御するための電気的情報を保持容量１１０に保持させ、有機ＥＬ素子２０２を輝度の情報に基づき、発光させる機能を有している。
【００３２】
第１ＴＦＴ１０８は、有機ＥＬ素子２０２を輝度の情報に基づき、有機ＥＬ素子２０２の発光状態を制御する機能を有している。第１ＴＦＴ１０８の電気的特性は、移動度を含む電気的特性の均一性が高いことが好ましい。そのためには、配向方向が分散されかつ結晶粒径が揃えられた第１半導体層３０１（図２（ａ）参照）を用いて第１ＴＦＴ１０８を形成することが好適となる。上記したように、有機ＥＬパネル１０等のアプリケーションでは、特性の異なる第１ＴＦＴ１０８と第２ＴＦＴ１１２があることで、高速信号処理機能と、むらの無い高い画質の画像を表示する機能とを両立することが可能となる。
【００３３】
（第２の実施形態：ＴＦＴの構成）
以下、本実施形態にかかるＴＦＴの構成について図面を用いて説明する。図２（ａ），（ｂ）は、本実施形態にかかるＴＦＴの断面図である。本実施形態にかかるＴＦＴは、後述する第３の実施形態の製造方法を用いて形成されている。図２（ａ）に示す第１ＴＦＴ１０８は、基板３１０、金属層３１１、窒化珪素層３１２、酸化珪素層３１３、第１半導体層３０１、チャネル領域３１５、ソース領域３１６、ドレイン領域３１７、ゲート絶縁層３１８、ゲート電極３１９、層間絶縁層３２０、ソース電極３２１、ドレイン電極３２２を含む。
【００３４】
基板３１０を構成する物質としては、典型的にはガラスや樹脂が用いられる。本実施形態では、無アルカリガラス基板を用いている。また、基板３１０上に緩衝層として酸化珪素層や酸窒化珪素層、窒化珪素層等、ガラス系の層を形成しても良い。また、緩衝層として、ポリイミドやアクリル等の有機物系の層を形成しても良い。
【００３５】
基板３１０上には、金属層３１１が形成されている。金属層３１１としては、例えばＭｏ（モリブデン）等の金属を用い、３０ｎｍ以上５００ｎｍ以下の層厚を用いることができる。
【００３６】
金属層３１１上には、窒化珪素層３１２が形成されている。窒化珪素層３１２は、たとえば５０ｎｍ以上５００ｎｍ以下程度の層厚を用いることができる。
【００３７】
窒化珪素層３１２上には、酸化珪素層３１３が形成されている。酸化珪素層３１３はたとえば２０ｎｍ以上１００ｎｍ未満の層厚を用いることができる。この層厚条件を満たす場合、金属層３１１上には、配向方向が分散されかつ結晶粒径が揃えられた第１半導体層３０１が形成される。
【００３８】
第１半導体層３０１は、多結晶シリコンを用いて構成され、チャネル領域３１５やソース領域３１６、ドレイン領域３１７を作成する際の母体として機能する。
【００３９】
ゲート絶縁層３１８は、ゲート電極３１９と協働してチャネル領域３１５に電界を印加し、チャネル領域３１５にキャリアを誘起する機能を有している。
【００４０】
ソース領域３１６、ドレイン領域３１７は、協働してチャネル領域３１５に電流や電圧を印加する機能を有している。
【００４１】
層間絶縁層３２０は、ソース電極３２１、ドレイン電極３２２とゲート電極３１９とがショートせぬよう絶縁する機能を有している。
【００４２】
ソース電極３２１、ドレイン電極３２２はそれぞれ、ソース領域３１６、ドレイン領域３１７に電流や電圧を印加する機能を有している。
【００４３】
第１半導体層３０１は多結晶シリコンを用いて構成され、配向方向が分散されかつ結晶粒径は、各製造条件により数ｎｍ〜数十ｎｍ程度の値を有する。第１半導体層３０１の製造条件が定められた場合、結晶粒径は前述した範囲で揃えられ、ほぼ均一な粒径分布を有する。このような構成を有する第１半導体層３０１を用いることで、電気的特性に関して均一性が高い第１ＴＦＴ１０８を構成することができる。そのため、画素領域１００（図１参照）内でむらの無い高い画質の画像を付与することを可能としている。
【００４４】
図２（ｂ）に示す第２ＴＦＴ１１２は、基板３１０、窒化珪素層３１２、酸化珪素層３１３、第２半導体層３０２、チャネル領域３１５Ａ、ソース領域３１６Ａ、ドレイン領域３１７Ａ、ゲート絶縁層３１８、ゲート電極３１９、層間絶縁層３２０、ソース電極３２１、ドレイン電極３２２を含む。
【００４５】
第１ＴＦＴ１０８との主な差は、金属層３１１を含まないこと、第２半導体層３０２における結晶粒径と第１半導体層３０１における結晶粒径の相違が挙げられる。金属層３１１を含まない領域に形成される多結晶シリコンを用いた第２半導体層３０２の粒径は、第１半導体層３０１よりも大きな数百ｎｍ〜数μｍ程度の結晶粒径を持っている。第２半導体層３０２を用いた第２ＴＦＴ１１２は、画像信号を高速で処理する必要があるため、相互コンダクタンスが高いことが好ましい。そのためには、結晶粒径が大きく、かつ配向方向が揃えられた第２半導体層３０２を用いて第２ＴＦＴ１１２を形成することが好適となる。このように作り分けることで、第１ＴＦＴ１０８よりも相互コンダクタンスが高い第２ＴＦＴ１１２を提供することが可能となる。
【００４６】
上記したように、有機ＥＬパネル１０（図１参照）等を形成する場合に特性の異なる第１ＴＦＴ１０８と第２ＴＦＴ１１２が備えられることで、高速信号処理機能と、むらの無い高い画質の画像を表示する機能とを両立させることが可能となる。
【００４７】
（変形例：第２の実施形態）
以下、第２の実施形態についての変形例について説明する。酸化珪素層３１３を、前述した層厚２０ｎｍ以上１００ｎｍ未満の厚さから、１００ｎｍ以上５００ｎｍ以下に変更することで、後述する第４の実施形態の製造方法を用いて形成することができる。この場合、金属層３１１が有る領域に、結晶粒径が大きく、かつ配向方向が揃えられた第２半導体層３０２を用いて第２ＴＦＴ１１２が形成される。そして、金属層３１１が無い領域に、配向方向が分散されかつ結晶粒径が揃えられた第１半導体層３０１を用いて第１ＴＦＴ１０８が形成される。この場合にも、第２の実施形態同様、有機ＥＬパネル１０（図１参照）等のアプリケーションでは、相互コンダクタンスの均一性が高い第１ＴＦＴ１０８と、第１ＴＦＴ１０８よりも相互コンダクタンスが高い第２ＴＦＴ１１２があることで、高速信号処理機能と、むらの無い高い画質の画像を表示する機能との両立が可能となる。
【００４８】
（第３の実施形態：薄い酸化珪素層を下地に用いた場合のＴＦＴの製造方法）
以下、本実施形態にかかるＴＦＴの製造方法について図面を用いて説明する。図３（ａ）〜（ｄ）、図４（ａ）〜（ｃ）は、本実施形態にかかるＴＦＴの製造工程を説明するための工程断面図である。
【００４９】
まず、工程１として、基板３１０を洗浄する。基板３１０を構成する物質としては、典型的にはガラスや樹脂が用いられる。本実施形態では、基板３１０に無アルカリガラスを用いている。ここで、基板３１０上に緩衝層を形成しても良く、酸化珪素層や酸窒化珪素層、窒化珪素層等、ガラス系の層を形成しても良い。また、ポリイミドやアクリル等の有機物系の層を形成しても良い。特に、基板３１０に樹脂系の物質を用いた場合には、有機物系の層を緩衝層として用いると、成層温度を下げることができる。
【００５０】
次に、金属層３１１をスパッタ法等を用いて堆積し、所望の部分にレジストマスク等を形成した後エッチングを施し、金属層３１１を形成する。金属層３１１を構成する金属としては、たとえばＭｏ、Ｃｒ、Ｎｉ、Ｃｕ、Ｔａ、Ｗ、ＡｌＮｄ（ネオジムを添加したアルミニウム）、Ａｌを用いて良い。本実施形態ではＭｏを用いている。金属層３１１は、熱容量や熱伝導性を確保するためには３０ｎｍ以上の層厚であることが望ましい。また、後述する窒化珪素の段差被覆性を考慮した場合、５００ｎｍ以下の層厚であることが望ましい。本実施形態ではＭｏを５０ｎｍの層厚となるよう形成している。ここまでの工程を終えた状態での断面図を図３（ａ）に示す。ここで、金属層３１１の製造方法として、一旦全面に金属層３１１を形成した後、エッチングを施すことで所望のパターンを有する金属層３１１を形成したが、これは物理蒸着法を用いて、メタルマスクやシリコンマスクを蒸着マスクとして用い、エッチング工程なしで形成しても良い。物理蒸着法の例としては、真空蒸着、イオンプレーティング、イオンビーム蒸着、コンベンショナルスパッタリング、マグネトロンスパッタリング、イオンビームスパッタリング、ＥＣＲスパッタリング等を挙げることができる。
【００５１】
次に、工程２として、窒化珪素層３１２を成層する。窒化珪素層３１２は、たとえばシラン−アンモニア系のガスを用いたＣＶＤ法や、スパッタ法を用いて形成される。窒化珪素層３１２の厚さは、金属層３１１からの金属汚染を防ぐためには５０ｎｍ以上の厚さであることが望ましい。また、層形成時の応力により窒化珪素層にクラックが発生するおそれがあることから、５００ｎｍ以下の厚さであることが好ましい。本実施形態では、１００ｎｍの厚さとなるよう形成している。ここまでの工程を終えた状態での断面図を図３（ｂ）に示す。
【００５２】
次に、工程３として、酸化珪素層３１３を形成する。酸化珪素層３１３は、２０ｎｍ以上１００ｎｍ未満の層厚を用いることが可能で、ここでは３０ｎｍの層厚を用いている。この層厚条件を満たす場合、後述する工程で示されるように、金属層３１１がある領域には、配向方向が分散されかつ結晶粒径が揃えられた第１半導体層３０１が形成される。そして金属層３１１が配置されていない領域では、第１半導体層３０１よりも粒径が大きく、配向も（１１１）に揃えられている第２半導体層３０２が形成される。ここで、酸化珪素層３１３の形成にはＣＶＤ法を用いている。ここまでの工程を終えた状態での断面図を図３（ｃ）に示す。
【００５３】
次に、工程４として、シリコン層としてのアモルファスシリコン（α−Ｓｉ）層３３３をプラズマＣＶＤ（ＰＥＣＶＤ）法等を用いて形成する。α−Ｓｉ層３３３の層厚としては、後述するα−Ｓｉにパルス状エキシマレーザー光を照射し、溶解／再結晶工程を行う際に凝集して隙間が発生する現象を抑えるために、２０ｎｍ以上の層厚を有していることが好ましい。また、パルス状エキシマレーザー光により深部まで溶解させるためには１００ｎｍ以下の層厚を有していることが好ましい。本実施形態では、３０ｎｍの層厚となるよう形成している。ここまでの工程を終えた状態での断面図を図３（ｄ）に示す。なお、α−Ｓｉ層３３３を形成した後、水素を脱離させるためのアニール工程を挿入することも好適である。
【００５４】
次に、工程５として、α−Ｓｉ層３３３にパルス状エキシマレーザー光を照射し、α−Ｓｉ層３３３を結晶化させる。パルス状エキシマレーザー光の強度は、α−Ｓｉ層３３３の層厚等で最適値が異なるが、１ショットあたり３５０ｍＪ／ｃｍ2〜４５０ｍＪ／ｃｍ2程度のエネルギー密度で照射することが好ましい。
【００５５】
結晶化は、パルス状エキシマレーザー光をα−Ｓｉ層３３３に複数回ショット照射することで行われる。ショット数としては、４０回以上照射することが好ましい。４０回以上照射することで、金属層３１１がある領域では、配向方向が分散されかつ結晶粒径は、数ｎｍ〜数十ｎｍ程度の範囲内で、第１半導体層３０１の製造条件が定められた場合、ほぼ均一な粒径分布を有する揃えられた第１半導体層３０１が形成される。
【００５６】
同時に、金属層３１１がない領域では、配向方向が（１１１）に揃えられ、かつ結晶粒径が第１半導体層３０１よりも大きく、数百ｎｍ〜数μｍの値を有する第２半導体層３０２が形成される。
【００５７】
また、ショット数を１５０回以下の回数に抑えることで、α−Ｓｉ層３３３が受ける損傷を抑えて第１半導体層３０１、第２半導体層３０２を得ることができる。加えて、１５０回以下の回数に抑えることで、第１半導体層３０１、第２半導体層３０２を得る工程に要する時間を抑えることができ、スループットを大きくとることが可能となる。本実施形態では、台形の光形状を有し、短辺が０．４ｍｍのＸｅＣｌエキシマレーザーを用いて６μｍピッチで送ることで、一箇所あたりのショット数がおよそ６７回になるように照射している。この条件で形成した第１半導体層３０１と第２半導体層３０２の逆極点図を図５（ａ），（ｂ）に示す。図５（ａ）は、第１半導体層３０１の逆極点図であり、図５（ｂ）は、第２半導体層３０２の逆極点図である。なお逆極点図とは、多結晶体を構成する各結晶が配向している方向の分布を示す図である。図５（ａ）に示されるように、第１半導体層３０１の配向方向はほぼ均一に分布している。そして、粒径は数ｎｍ〜数十ｎｍ程度の範囲内で、第１半導体層３０１の製造条件が定められた場合、ほぼ均一な粒径分布を有する。そして、図５（ｂ）に示されるように、第２半導体層３０２の配向方向はほぼ（１１１）に揃えられている。そして、粒径は第１半導体層３０１よりも大きく、数百ｎｍ〜数μｍの値を有している。そのため、第１半導体層３０１は、面内分布が抑制された均一性が高い多結晶シリコン層となり、第２半導体層３０２は、高い移動度を有するＴＦＴを供給しうる多結晶シリコン層となる。ここまでの工程を終えた状態での断面図を図４（ａ）に示す。この現象が現れる機構については、未だ明らかではないが、酸化珪素層３１３の層厚と金属層３１１の有無によりα−Ｓｉ層３３３が改質されて小粒径の第１半導体層３０１が現れる領域と、大粒径の第２半導体層３０２が現れる領域とを分けることができることから、パルス状エキシマレーザー光を受けた後の放熱特性に依存する現象と推測している。なお、第１半導体層３０１は粒径が小さい多結晶シリコンにより構成され、かつパルス状エキシマレーザー光による溶解／再結晶工程や、水素を脱離させるためのアニール工程により排出されているが、パルス状エキシマレーザー光による再結晶化を経て形成された多結晶シリコンは、不対電子（ダングリングボンド）が結晶粒界に局在しており、粒内にはほとんど存在しないため、製造工程中のアニールや水素終端化処理によって容易に終端することが可能であり、電気的特性に大きな影響は発生しない。
【００５８】
次に、工程６として、第１半導体層３０１、第２半導体層３０２をレジストマスクを用いてエッチングし、素子分離を行う。そして、ＰＥＣＶＤ法等を用いてゲート絶縁層３１８を形成する。ゲート絶縁層３１８の層厚としては、後述する第１ＴＦＴ１０８、第２ＴＦＴ１１２の耐圧設計に依存するが、たとえば１００ｎｍ程度の層厚を有する酸化珪素層を用いられる。
【００５９】
次に、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属材料を、スパッタリング法等によって堆積する。次に、レジストマスクを用いてエッチングし、ゲート電極３１９を形成する。次に、ゲート電極３１９をマスクとしてイオン注入を行い、ソース領域３１６，３１６Ａ、ドレイン領域３１７，３１７Ａ、チャネル領域３１５，３１５Ａを形成する。イオン注入後、４００℃程度の熱処理を行い、イオン注入した領域にある不純物を活性化させる。ここまでの工程を終えた状態での断面図を図４（ｂ）に示す。
【００６０】
次に、工程７として、層間絶縁層３２０を堆積する。そして、レジストマスクを用いてエッチングし、コンタクトホールを開孔する。次に、スパッタリング法等によってアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属材料を堆積し、レジストマスクを用いてエッチングすることでソース電極３２１、ドレイン電極３２２を形成して、図４（ｃ）に示す第１ＴＦＴ１０８、第２ＴＦＴ１１２が形成される。
【００６１】
上記したように、有機ＥＬパネル１０（図１参照）等のアプリケーションで望まれる、相互コンダクタンスの均一性が高い第１ＴＦＴ１０８と、相互コンダクタンスが第１ＴＦＴ１０８よりも高い第２ＴＦＴ１１２を同時に形成することが可能となり、高速信号処理機能と、むらの無い高い画質の画像を表示する機能とを両立させるＴＦＴの製造方法を提供することが可能となる。
【００６２】
（第４の実施形態：厚い酸化珪素層を下地に用いた場合のＴＦＴの製造方法）
以下、本実施形態にかかるＴＦＴの製造方法について図面を用いて説明する。図６（ａ）〜（ｃ）は、本実施形態にかかるＴＦＴの製造工程を説明するための工程断面図である。本実施形態では、第３の実施形態と類似点があるため、共通部分に対しては、第３の実施形態を用いて説明し、重複を避ける。まず、前述した工程１、工程２を行う。
【００６３】
次に、工程３Ａとして、酸化珪素層３１３を形成する。酸化珪素層３１３は、１００ｎｍ以上５００ｎｍ以下の層厚を用いることが可能で、ここでは２００ｎｍの層厚を用いている。この層厚条件を満たす場合、後述する工程で示されるように、金属層３１１が配置されない領域には、配向方向が分散されかつ結晶粒径が揃えられた第１半導体層３０１が形成される。そして金属層３１１が配置された領域では、第１半導体層３０１よりも粒径が大きく、配向も（１１１）に揃えられている第２半導体層３０２が形成される。ここで、酸化珪素層３１３の形成にはＣＶＤ法を用いている。後述するように酸化珪素層３１３の層厚を第３の実施形態と変えることで、大粒径の多結晶シリコン層ができる領域と小粒径の多結晶シリコン層ができる領域とが入れ替わる現象が現れる。この機構については、未だ明らかではないが、酸化珪素層３１３の層厚と金属層３１１の有無によりα−Ｓｉ層３３３が改質されて小粒径の第１半導体層３０１（図６（ｂ）参照）が現れる領域と、大粒径の第２半導体層３０２（図６（ｂ）参照）が現れる領域とを分けることができることから、パルス状エキシマレーザー光を受けた後の放熱特性に依存する現象と推測している。そして、次に、工程４を行う。ここまでの工程を終えた状態での断面図を図６（ａ）に示す。
【００６４】
次に、工程５Ａとしてα−Ｓｉ層３３３にパルス状エキシマレーザー光を照射し、α−Ｓｉ層３３３を結晶化させる。パルス状エキシマレーザー光の強度は、α−Ｓｉ層３３３の層厚等で最適値が異なるが、１ショットあたり３００ｍＪ／ｃｍ2〜４００ｍＪ／ｃｍ2程度のエネルギー密度で照射することが好ましい。その他の条件については、工程５に準じた条件を適用することができる。この場合、金属層３１１が配置されない領域には、配向方向が分散されかつ結晶粒径が揃えられた第１半導体層３０１が形成される。そして金属層３１１が配置された領域では、第１半導体層３０１よりも粒径が大きく、配向が（１１１）に揃えられている第２半導体層３０２が形成される。即ち、第３の実施形態と入れ替わるように第１半導体層３０１と第２半導体層３０２が形成される。ここまでの工程を終えた状態での断面図を図６（ｂ）に示す。本実施形態では、台形の光形状を有し、短辺が０．４ｍｍのＸｅＣｌエキシマレーザーを用いて６μｍピッチで送ることで、一箇所あたりのショット数がおよそ６７回になるように照射している。この条件で形成した第１半導体層３０１と第２半導体層３０２の逆極点図を図７（ａ），（ｂ）に示す。図７（ａ）は、第１半導体層３０１の逆極点図であり、図７（ｂ）は、第２半導体層３０２の逆極点図である。図７（ａ）に示されるように、第１半導体層３０１の配向方向はほぼ均一に分布している。そして、粒径は数ｎｍ〜数十ｎｍ程度の範囲内で、第１半導体層３０１の製造条件が定められた場合、ほぼ均一な粒径分布を有する。そして、図７（ｂ）に示されるように、第２半導体層３０２の配向方向はほぼ（１１１）に揃えられている。そして、粒径は第１半導体層３０１よりも大きく、数百ｎｍ〜数μｍの値を有している。そのため、第１半導体層３０１は、面内分布が抑制された均一性が高い多結晶シリコン層となり、第２半導体層３０２は、高い移動度を有するＴＦＴを供給しうる多結晶シリコン層となる。なお、第１半導体層３０１での水素の挙動についても、前述した工程５中の記載と同様の様態を示すものとなる。
【００６５】
次に、工程６、工程７を行うことで、図６（ｃ）に示す第１ＴＦＴ１０８、第２ＴＦＴ１１２が形成される。
【００６６】
この場合においても上記したように、有機ＥＬパネル１０（図１参照）等のアプリケーションで望まれる、相互コンダクタンスの均一性が高い第１ＴＦＴ１０８と、相互コンダクタンスが第１ＴＦＴ１０８よりも高い第２ＴＦＴ１１２を同時に形成すすることが可能となり、高速信号処理機能と、むらの無い高い画質の画像を表示する機能とを両立させるＴＦＴの製造方法を提供することが可能となる。
【図面の簡単な説明】
【００６７】
【図１】周辺回路領域と画素領域に対して、互いに特性の異なるＴＦＴを形成した場合の等価回路図。
【図２】（ａ），（ｂ）は、第２の実施形態にかかるＴＦＴの断面図。
【図３】（ａ）〜（ｄ）は、第３の実施形態にかかるＴＦＴの製造工程を説明するための工程断面図。
【図４】（ａ）〜（ｃ）は、第３の実施形態にかかるＴＦＴの製造工程を説明するための工程断面図。
【図５】（ａ），（ｂ）は、第３の実施形態にかかる第１半導体層と第２半導体層の逆極点図。
【図６】（ａ）〜（ｃ）は、第４の実施形態にかかるＴＦＴの製造工程を説明するための工程断面図。
【図７】（ａ），（ｂ）は、第４の実施形態にかかる第１半導体層と第２半導体層の逆極点図。
【符号の説明】
【００６８】
１０…有機ＥＬパネル、１００…画素領域、１０２…走査線、１０６…信号線、１０８…第１ＴＦＴ、１１０…保持容量、１１２…第２ＴＦＴ、１２０…走査線駆動回路、１３０…信号線駆動回路、１４０…周辺回路領域、２００…単位セル、２０２…有機ＥＬ素子、３０１…第１半導体層、３０２…第２半導体層、３１０…基板、３１１…金属層、３１２…窒化珪素層、３１３…酸化珪素層、３１５…チャネル領域、３１５Ａ…チャネル領域、３１６…ソース領域、３１６Ａ…ソース領域、３１７…ドレイン領域、３１７Ａ…ドレイン領域、３１８…ゲート絶縁層、３１９…ゲート電極、３２０…層間絶縁層、３２１…ソース電極、３２２…ドレイン電極、３３３…α−Ｓｉ層。
【図１】
2010140934.tif 000003
【図２】
2010140934.tif 000004
【図３】
2010140934.tif 000005
【図４】
2010140934.tif 000006
【図５】
2010140934.tif 000007
【図６】
2010140934.tif 000008
【図７】
2010140934.tif 000009