(57)【要約】【課題】スイッチング素子上において、層間絶縁膜を挟持して配設される一対の導電膜が、製造工程中に混入する異物の影響によって電気的に短絡してしまうことを防止する電気光学装置、電気光学装置の製造方法及び電子機器を提供する。【解決手段】本発明の電気光学装置は、基板上に、画素電極と、前記画素電極に対応して設けられたスイッチング素子と、少なくとも一部が前記スイッチング素子上に配設された第１の導電膜と、前記第１の導電膜上に配設され、表面が研磨処理により平坦化された下側絶縁膜、及び前記下側絶縁膜上に形成された上側絶縁膜からなる層間絶縁膜と、前記層間絶縁膜上に、少なくとも一部が前記スイッチング素子上に配設された第２の導電膜と、を具備する。【選択図】図４
2010107550.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
画素電極と、
前記画素電極に対応して設けられたスイッチング素子と、
少なくとも一部が前記スイッチング素子上に配設された第１の導電膜と、
前記第１の導電膜上に配設され、表面が研磨処理により平坦化された下側絶縁膜、及び前記下側絶縁膜上に形成された上側絶縁膜からなる層間絶縁膜と、
前記層間絶縁膜上に、少なくとも一部が前記スイッチング素子上に配設された第２の導電膜と、
を具備することを特徴とする電気光学装置。
【請求項２】
前記スイッチング素子は、半導体層と、前記半導体に絶縁膜を介して設けられたゲート電極とを有し、
前記第１の導電膜は、前記半導体層及びゲート電極の厚みに起因する段差を有する他の層間絶縁膜上に形成されることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記スイッチング素子に電気的に接続されたデータ線と、前記画素電極の電位を保持する容量素子に電気的に接続された容量配線とを備え、
前記第１の導電膜は、前記データ線を構成し、
前記第２の導電膜は、前記容量配線を構成することを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
基板上に、画素電極と、前記画素電極に対応して設けられたスイッチング素子とを備えた電気光学装置の製造方法であって、
前記基板上にスイッチング素子を形成する工程と、
前記スイッチング素子上に第１の導電膜を形成する工程と、
前記第１の導電膜上に下側絶縁膜を形成する工程と、
前記下側絶縁膜の少なくとも前記スイッチング素子上の領域に研磨処理を施す工程と、
前記下側絶縁膜の研磨処理が施された面上に上側絶縁膜を形成する工程と、
前記上側絶縁膜上に、少なくとも前記スイッチング素子上の領域に第２の導電膜を形成する工程と、
を具備することを特徴とする電気光学装置の製造方法。
【請求項５】
前記下側絶縁膜を形成する工程において、前記下側絶縁膜は、前記スイッチング素子が形成されていない領域における前記基板からの高さが、前記スイッチング素子が形成された領域における前記基板から前記第１の導電膜までの高さよりも高くなるように所定の厚さに形成され、
前記研磨処理を施す工程において、前記下側絶縁膜は、前記スイッチング素子が形成された領域が前記所定の厚さよりも薄くなるまで研磨処理されることを特徴とする請求項４に記載の電気光学装置の製造方法。
【請求項６】
前記研磨処理を施す工程において、前記第１の導電膜の表面が露出するまで研磨処理を行ない、しかる後に研磨処理を停止することを特徴とする請求項４に記載の電気光学装置の製造方法。
【請求項７】
請求項１から３のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学物質と、前記電気光学物質に電界を与える画素電極と、前記画素電極への電気信号の供給を制御するスイッチング素子とが基板上に配設されてなる電気光学装置、電気光学装置の製造方法及び電子機器に関する。
【背景技術】
【０００２】
電気光学物質である液晶を用いた電気光学装置は、特開２００８−２０５７２号公報に開示されているように、ガラス基板、石英基板等からなる一対の基板間に電気光学物質である液晶が挟持されて構成されている。
【０００３】
このような電気光学装置は、例えば図１４に示すような断面構造を有し、一方の基板２１０に、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴと称す）２３０等のスイッチング素子及び画素電極２０９ａをマトリクス状に配置し、画素電極２０９ａと他方の基板２２０に配設された対向電極２２１との間に介在する液晶２５０の配向を画像信号に応じて変化させることで、液晶２５０を透過する光を変調し、画像表示を可能としている。
【０００４】
基板２１０上には、画素電極９ａの他に、ＴＦＴ２３０のゲート電極２０３ａに電気的に接続される走査線２１１、ＴＦＴ２３０のソース電極２０１ｄに電気的に接続されるデータ線２０６ａ、及び一定電位とされた容量配線２４０に電気的に接続された容量２７０等の導電膜を有する構造が、層間絶縁膜２６０〜２６４を挟持して配設されている。
【０００５】
図１４に示す電気光学装置では、ＴＦＴ２３０が存在することによって基板２１０の液晶２５０に接する側の表面に凸部が形成されることを防止し、液晶２５０を所望の配向状態とするために、層間絶縁膜２６３、２６４の表面が研磨処理により平坦化されている。
【特許文献１】特開２００８−２０５７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１４に示す電気光学装置の製造工程において、例えば図１５に示すようにデータ線２０６ａの下層側に、異物５００が混入してしまった場合、その上に形成されるデータ線２０６ａの異物５００上に当たる領域６ｂは上方へ突出する。
【０００７】
この状態で層間絶縁膜２６３を研磨処理により平坦化すると、領域２０６ｂの突出量が層間絶縁膜２６３の厚さよりも大きい場合には、データ線２０６ａの領域２０６ｂが層間絶縁膜２６３の表面に露出してしまい、データ線２０６ａと容量配線２４０との電気的な短絡が発生し、電気光学装置１００の動作不良の原因となってしまう。
【０００８】
また、図１４に示す電気光学装置の製造工程において、例えば図１６に示すようにデータ線２０６ａ上に、導電性を有する異物５０１が混入してしまった場合、層間絶縁膜２６３を研磨処理により平坦化すると、異物５０１が層間絶縁膜２６３の表面に露出してしまい、データ線２０６ａと容量配線２４０とが異物５０１を介して電気的に短絡し、電気光学装置１００の動作不良の原因となってしまう。
【０００９】
本発明は、上記問題点に鑑みてなされたものであり、スイッチング素子上において、層間絶縁膜を挟持して配設される一対の導電膜が、製造工程中に混入する異物の影響によって電気的に短絡してしまうことを防止する電気光学装置、電気光学装置の製造方法及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る電気光学装置は、基板上に、画素電極と、前記画素電極に対応して設けられたスイッチング素子と、少なくとも一部が前記スイッチング素子上に配設された第１の導電膜と、前記第１の導電膜上に配設され、表面が研磨処理により平坦化された下側絶縁膜、及び前記下側絶縁膜上に形成された上側絶縁膜からなる層間絶縁膜と、前記層間絶縁膜上に、少なくとも一部が前記スイッチング素子上に配設された第２の導電膜と、を具備することを特徴とする。
【００１１】
また、本発明に係る電気光学装置の製造方法は、基板上に、画素電極と、前記画素電極に対応して設けられたスイッチング素子とを備えた電気光学装置の製造方法であって、前記基板上にスイッチング素子を形成する工程と、前記スイッチング素子上に第１の導電膜を形成する工程と、前記第１の導電膜上に下側絶縁膜を形成する工程と、前記下側絶縁膜の少なくとも前記スイッチング素子上の領域に研磨処理を施す工程と、前記下側絶縁膜の研磨処理が施された面上に上側絶縁膜を形成する工程と、前記上側絶縁膜上に、少なくとも前記スイッチング素子上の領域に第２の導電膜を形成する工程と、を具備することを特徴とする。
【００１２】
本発明のこのような構成によれば、異物又は異物の影響により上方へ突出した第１の導電膜が上側絶縁膜上に露出することがないため、製造工程中に混入する異物の影響によって第１の導電膜と第２の導電膜とが電気的に短絡してしまうことを防止することができる。
【００１３】
また、本発明の電気光学装置は、前記スイッチング素子は、半導体層と、前記半導体に絶縁膜を介して設けられたゲート電極とを有し、前記第１の導電膜は、前記半導体層及びゲート電極の厚みに起因する段差を有する他の層間絶縁膜上に形成されることが好ましい。
【００１４】
このような構成によれば、スイッチング素子が配設されることにより形成される段差の影響によって、その段差上に形成される第１の導電膜と第２の導電膜との間隔が相対的に小さくなる領域における短絡を防止することができる。
【００１５】
また、本発明の電気光学装置は、前記スイッチング素子に電気的に接続されたデータ線と、前記画素電極の電位を保持する容量素子に電気的に接続された容量配線とを備え、前記第１の導電膜は、前記データ線を構成し、前記第２の導電膜は、前記容量配線を構成することが好ましい。
【００１６】
このような構成によれば、データ線と容量配線との電気的な短絡を防止することができるため、電気光学装置の表示欠陥等の動作不良を防止することができる。
【００１７】
また、本発明の電気光学装置の製造方法は、前記下側絶縁膜を形成する工程において、前記下側絶縁膜は、前記スイッチング素子が形成されていない領域における前記基板からの高さが、前記スイッチング素子が形成された領域における前記基板から前記第１の導電膜までの高さよりも高くなるように所定の厚さに形成され、前記研磨処理を施す工程において、前記下側絶縁膜は、前記スイッチング素子が形成された領域で前記所定の厚さよりも薄くなるまで研磨処理されることが好ましい。
【００１８】
このような構成によれば、スイッチング素子が配設された領域上において、スイッチング素子が配設されることにより形成される段差の影響によって、第１の導電膜と第２の導電膜との間隔が相対的に小さくなる領域における短絡を防止することができる。
【００１９】
また、本発明の電気光学装置の製造方法は、前記研磨処理を施す工程において、前記第１の導電膜の表面が露出するまで研磨処理を行ない、しかる後に研磨処理を停止することが好ましい。
【００２０】
このような構成によれば、第１の導電膜が研磨処理によって露出した後に上側絶縁膜を形成するため、第１の導電膜と第２の導電膜と短絡を確実に防止することができる。
【００２１】
また、本発明の電子機器は、上記電気光学装置を具備してなることを特徴とする。
【００２２】
本発明のこのような構成によれば、動作不良のない電子機器を提供することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明に用いた各図においては、各部材を図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせてある。
【００２４】
まず、本実施形態の電気光学装置の全体構成について、図１及び図２を参照して説明する。ここで、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図４のＨ−Ｈ´断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００２５】
図１及び図２に示すように、本実施形態に係る電気光学装置１００では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が挟持されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００２６】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散らばって設けられている。なお、当該液晶装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてよい。
【００２７】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。なお、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００２８】
シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００２９】
また、対向基板２０上の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０上にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。上下導通材１０６及び上下導通端子によって、ＴＦＴアレイ基板１０と対向基板２０との間の電気的な導通がなされる。
【００３０】
図２に示すように、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜１６が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３が設けられており、更には最上層部分に配向膜２２が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３１】
なお、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００３２】
本実施形態における電気光学装置１００の画素部における構成について、図３及び図４を参照して説明する。ここに図３は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図４は、画素部における積層構造を説明するための概略断面図である。
【００３３】
図３に示すように、電気光学装置１００の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのスイッチング素子であるＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３４】
また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで選択された走査線１１ａの画素に書き込まれる。
【００３５】
画素に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、画素電極９ａと対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【００３６】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に容量素子７０を付加する。この容量素子７０は、走査線１１ａに並んで設けられ、固定電位側容量電極が、一定電位に固定された容量配線４００に電気的に接続されている。
【００３７】
以下に、データ線６ａ、走査線１１ａ、ゲート電極３ａ及びＴＦＴ３０等からなる、上述のような回路動作が実現される電気光学装置の具体的な構成について、図４を参照して説明する。
【００３８】
まず、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。データ線６ａは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。平面的に見て走査線１１ａとデータ線６ａとが交差する箇所において、走査線１１ａとデータ線６ａとの間の層に、半導体層１ａとゲート電極３ａを有して構成されるＴＦＴ３０が設けられている。また、走査線１１ａは、ゲート電極３ａとコンタクトホール１２ｃｖを介して電気的に接続されている。
【００３９】
ＴＦＴアレイ基板１０の対向基板２０側には、図４に示すように、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その上層側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００４０】
このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、電圧が印加されていない状態においては配向膜１６及び２２により所定の配向状態をとる。
【００４１】
一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図４に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、容量素子７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下層側から順に説明を行う。
【００４２】
まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。
【００４３】
次に、第２層として、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００４４】
また、本実施形態では、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されており、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００４５】
走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。
【００４６】
前述の第２層上の第３層には、容量素子７０が設けられている。容量素子７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての上部電極である容量電極３００とが、誘電体層７５を介して対向配置されることにより形成されている。
【００４７】
より詳細には、下部電極７１は、例えば金属、合金、導電性のポリシリコン又は導電性の金属シリサイド（例えばＷＳｉ）等からなる単層膜もしくは多層膜から構成される。ここでは、一具体例として、下部電極７１は、リン（Ｐ）がイオン注入されたポリシリコンから構成され、その膜厚は約１５０ｎｍである。なお、下部電極７１は、画素電位側容量電極としての機能を持つ他、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持ち、中継電極７１９を介して画素電極９ａと電気的に接続されている。
【００４８】
誘電体層７５は、約５〜３０ｎｍ程度の膜厚を有する高温酸化膜（ＨＴＯ（High Temperature Oxide）膜）、高密度プラズマ酸化膜（ＨＤＰ（High Density Plasma）膜）等の酸化シリコン膜、あるいは窒化シリコン膜等の絶縁性材料から構成される。ここでは、一具体例として、誘電体層７５は、下層に酸化シリコン膜、上層に窒化シリコン膜を積層した二層構造を有する。なお、誘電体層７５は、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造、或いはそれ以上の積層構造やＨｆＯ２、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ等の金属酸化膜を少なくとも１つ有するように構成されてもよい。また、誘電体層７５は、単層構造としてもよい。
【００４９】
容量電極３００は、容量素子７０の固定電位側容量電極として機能する。本実施形態において、容量電極３００を固定電位とするために、容量電極３００は、固定電位とされた後述する容量配線４００と電気的に接続されている。また、容量電極３００は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。この容量電極３００の構成材料は、下部電極７１と同様に、例えば金属、合金、導電性のポリシリコン又は導電性の金属シリサイド（例えばＷＳｉ）等からなる単層膜もしくは多層膜から構成される。ここでは、一具体例として、容量電極３００は、上層から順に、ＷＳｉ層及びポリシリコン層という二層構造により構成され、その膜厚は約１５０ｎｍである。ＷＳｉ層及びポリシリコン層からなる二層構造を有する容量電極３００は、ＷＳｉ層の存在によりＴＦＴ３０に対する遮光性を有し、ポリシリコン層の存在により良好な電気伝導性を有する。また、このＷＳｉ層は、他に、アルミニウム等の金属からなる層とすることもできる。
【００５０】
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、容量素子７０の下には、例えば、窒化シリコン膜又は酸化シリコン膜等からなる第１層間絶縁膜４１が形成されている。
【００５１】
そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通して形成されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと容量素子７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が形成されている。さらに、この第１層間絶縁膜４１には、容量素子７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が形成されている。また、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後述する第２層間絶縁膜を貫通して形成されている。
【００５２】
前述の第３層の上層である第４層には、データ線６ａが設けられている。このデータ線６ａは、例えば、下層より順に、アルミニウム層４１Ａ、窒化チタン層４１ＴＮ、窒化シリコン層４０１の三層構造を有する膜として形成されている。
【００５３】
また、この第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。
【００５４】
また容量素子７０の上、かつ、データ線６ａの下には、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が形成されているとともに、前記容量配線用中継層６ａ１と容量素子７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が形成されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。
【００５５】
前述の第４層の上層である第５層には、容量配線４００が形成されている。容量配線４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
【００５６】
また、第４層には、容量配線４００と同一膜として、第３中継電極４０２が形成されている。第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２と画素電極９ａとを電気的に接続する機能を有する。
【００５７】
容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【００５８】
データ線６ａの上、かつ、容量配線４００の下には、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３が形成されている。第３層間絶縁膜４３は、後述する工程により形成される下側絶縁膜４３ａ及び上側絶縁膜４３ｂの２つの電気絶縁性材料からなる膜により構成されている。
【００５９】
この第３層間絶縁膜４３を構成する下側絶縁膜４３ａ及び上側絶縁膜４３ｂのうち、下層側に配設されている下側絶縁膜４３ａの上側表面は、化学機械研磨法（Chemical Mechanical Polishing：以下、ＣＭＰ法と称する）等の研磨処理により平坦化されている。これにより、第３層間絶縁膜４３上に形成される前記第５層を形成する面が平坦となる。
【００６０】
第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ形成されている。
【００６１】
第６層には、上述したように画素電極９ａがマトリクス状に形成され、画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、窒化シリコン膜や酸化シリコン膜等からなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が形成されている。
【００６２】
すなわち、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとの間は、このコンタクトホール８９、第３中継層４０２、コンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。
【００６３】
次に、上述した構成を有する本実施形態の電気光学装置１００のＴＦＴアレイ基板１０の製造方法について、図５から図１０を参照して説明する。
【００６４】
図５から図９は、電気光学装置１００の製造方法の各工程を順を追って説明する断面図である。図１０は、電気光学装置の製造工程を説明するフローチャートである。
【００６５】
なお、以下においては、本発明において特徴的な構成である第３層間絶縁膜４３を形成する工程について特に詳しく説明することとし、他の構成の製造工程の説明に関しては適宜に省略するものとする。
【００６６】
まず、図５に示すように、ＴＦＴアレイ基板１０上に、公知の半導体製造方法等により第３層間絶縁膜４３よりも下層側の構成を形成する。より詳しくは、走査線１１ａを含む第１層及びスイッチング素子であるＴＦＴ３０等を含む第２層を形成し（ステップＳ０１）、さらにその上方に、容量素子７０を含む第３層を形成する（ステップＳ０２）。そして、第１の導電膜であるデータ線６ａを含む第４層を形成する（ステップＳ０３）。
【００６７】
次に、図６に示すように、データ線６ａを含む第４層上に、例えばＴＥＯＳガスを用いたプラズマＣＶＤ法によって、シリコン酸化膜からなる下側絶縁膜４３ａを形成する（ステップＳ０４）。ここで、下側酸化膜４３ａの厚さは、下側酸化膜４３ａの最も低い箇所の高さが、データ線６ａの最も高い箇所の高さよりも、所定の値Ｄ１だけ高くなるように決められている。具体的には、データ線６ａの高さが最も高くなる箇所は、ＴＦＴ３０上に形成された箇所となる。
【００６８】
次に、図７に示すように、下側絶縁膜４３ａの表面にＣＭＰ法等の研磨処理を施し、平坦化する（ステップＳ０５）。研磨処理は下側絶縁膜４３ａの表面全体が研磨されて平坦化され、かつ下側絶縁膜４３ａの最も薄い箇所の厚さがＴ１となるまで行われる。すなわち、厚さＴ１の値は前記所定の値Ｄ１よりも小さくなる。なお、下側絶縁膜４３ａが最も薄くなる箇所は、データ線６ａの高さが最も高くなる箇所の上、すなわちＴＦＴ３０上の箇所である。
【００６９】
なお、ステップＳ０５における研磨処理は、第１の導電膜であるデータ線６ａの少なくとも一部が露出するまで行われてもよい。
【００７０】
次に、図８に示すように、下側絶縁膜４３ａ上に例えばＴＥＯＳガスを用いたプラズマＣＶＤ法によって、シリコン酸化膜からなる所定の厚さの上側絶縁膜４３ｂを形成する（ステップＳ０６）。これにより、第３層間絶縁膜４３が形成される。なお、平坦化された下側絶縁膜４３ａ上に形成されることから、上側絶縁膜４３ｂの表面は平坦となる。
【００７１】
次に、図９に示すように、第３層間絶縁膜４３上に、第２の導電膜である容量配線４００を含む第５層を形成し（ステップＳ０７）、さらに図４に示すように画素電極９ａ及び配向膜１６を含む第６層を形成する（ステップＳ０８）。
【００７２】
以上により、本実施形態の電気光学装置１００のＴＦＴアレイ基板１０上の構成が全て形成される。
【００７３】
以上に説明した本実施形態の電気光学装置１００の製造方法における作用及び効果を図１１及び図１２を参照して説明する。図１１は、データ線の下方に異物が存在した場合における作用を説明する図である。図１２は、データ線上に異物が存在した場合における作用を説明する図である。
【００７４】
まず、図１１に示すように、第１の導電膜であるデータ線６ａの高さが最も高くなる領域、すなわちＴＦＴ３０上の領域において、データ線６ａよりも下層側に異物５００が存在した場合について説明する。
【００７５】
この場合、ステップＳ０３においてデータ線６ａを含む第４層を形成した場合、異物５００が存在する影響によって、データ線６ａの異物５００上に当たる領域６ｂは上方へ突出する。
【００７６】
次に、ステップＳ０４において下側絶縁膜４３ａを形成し、ステップＳ０５において下側絶縁膜４３ａを研磨処理により平坦化を実施すると、領域６ｂの突出量が厚さＴ１よりも大きい場合には、データ線６ａの領域６ｂが下側絶縁膜４３ａの表面に露出する。
【００７７】
ここで、従来であれば、このデータ線６ａの領域６ｂが露出した状態において第５層の容量配線４００が形成されるため、データ線６ａと容量配線４００との電気的な短絡が発生し、電気光学装置１００の動作不良の原因となってしまう。
【００７８】
しかしながら、本実施形態では、ステップＳ０４において平坦化した下側絶縁膜４３ａ上に、さらにステップＳ０５において上側絶縁膜４３ｂを形成しすることで、第３層間絶縁膜４３が構成されるため、データ線６ａの領域６ｂは少なくとも上側絶縁膜４３ｂにより覆われる。このため、本実施形態では、次のステップＳ０６において形成される第５層の容量配線４００が、データ線６ａの領域６ｂとの電気的な短絡が発生することがなく、異物による電気光学装置１００の動作不良の発生を防止することができる。
【００７９】
次に、図１２に示すように、第１の導電膜であるデータ線６ａの高さが最も高くなる領域、すなわちＴＦＴ３０上の領域において、データ線６ａ上に導電性を有する異物５０１が存在した場合について説明する。
【００８０】
この場合、ステップＳ０４において下側絶縁膜４３ａを形成し、ステップＳ０５において下側絶縁膜４３ａを研磨処理により平坦化を実施すると、異物５０１の高さが厚さＴ１よりも大きい場合には、異物５０１が下側絶縁膜４３ａの表面に露出する。
【００８１】
ここで、従来であれば、異物５０１が露出した状態において第５層の容量配線４００が形成されるため、異物５０１を介してデータ線６ａと容量配線４００との電気的な短絡が発生し、電気光学装置１００の動作不良の原因となってしまう。
【００８２】
しかしながら、本実施形態では、ステップＳ０４において平坦化した下側絶縁膜４３ａ上に、さらにステップＳ０５において上側絶縁膜４３ｂを形成しすることで、第３層間絶縁膜４３が構成されるため、導電性を有する異物５０１は少なくとも上側絶縁膜４３ｂにより覆われる。このため、本実施形態では、次のステップＳ０６において形成される第５層の容量配線４００が、異物５０１を介してデータ線６ａと電気的に短絡することがなく、異物による電気光学装置１００の動作不良の発生を防止することができる。
【００８３】
以上のように、本実施形態によれば、第３層間絶縁膜４３を下側絶縁膜４３ａ及び上側絶縁膜４３ｂからなる２層構造とし、下側絶縁膜４３ａの表面を研磨処理により平坦化することによって、スイッチング素子であるＴＦＴ３０上において、第３層間絶縁膜４３を挟持して配設されるデータ線６ａ及び容量配線４００が、製造工程中に混入する異物の影響によって電気的に短絡してしまうことを防止することができる。
【００８４】
なお、上述した本実施形態においては、第３層間絶縁膜４３を下側絶縁膜４３ａ及び上側絶縁膜４３ｂからなる２層構造とし、この第３層間絶縁膜４３を挟持するデータ線６ａ及び容量配線４００の短絡を防止する構成としているが、本発明はこれに限られるものではない。
【００８５】
例えば、第２層間絶縁膜４２を上下２層の絶縁膜により構成し、下方側の絶縁膜を研磨処理により平坦化する構成であってもよい。この構成によれば、第２層間絶縁膜４２を挟持する容量電極３００とデータ線６ａとの短絡を防止することができる。
【００８６】
次に、以上詳細に説明した電子光学機器１００をライトバルブとして用いた電子機器である投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。図１３は、投射型カラー表示装置の構成例を示す断面図である。
【００８７】
本実施形態における電子機器の一例である液晶プロジェクタ１１００は、電子光学機器１００を、それぞれＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【００８８】
なお、本実施形態に係る電子機器は、図１３を参照して説明した電子機器の他にも、モバイル型コンピュータ、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末又はタッチパネル式モニタ等の各種電子機器に適用可能である。
【００８９】
なお、上述の実施形態では、ＴＦＴを用いたアクティブマトリクス駆動方式の透過型液晶パネルを電子光学機器として説明したが、本発明はこれに限定されるものではなく、スイッチング素子及び層間絶縁膜を挟持する一対の導電膜を備えた他の形式の電子光学機器にも本発明を適用可能である。
【００９０】
また、電気光学装置は、半導体基板に素子を形成する表示用デバイス、例えばＬＣＯＳ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｏｎ  Ｓｉｌｉｃｏｎ）等であっても構わない。ＬＣＯＳでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
【００９１】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、電気光学装置の製造方法及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００９２】
【図１】ＴＦＴアレイ基板を、その上に構成された各構成要素と共に対向基板の側から見た電気光学装置の平面図である。
【図２】図１のＨ−Ｈ'断面図である。
【図３】電気光学装置の複数の画素における各種素子、配線等の等価回路である。
【図４】画素部における積層構造を説明するための概略断面図である。
【図５】電気光学装置の製造方法において、スイッチング素子及び第１の導電膜を形成する工程を示す図である。
【図６】電気光学装置の製造方法において、下側絶縁膜を形成する工程を示す図である。
【図７】電気光学装置の製造方法において、下側絶縁膜に研磨処理を施す工程を示す図である。
【図８】電気光学装置の製造方法において、上側絶縁膜を形成する工程を示す図である。
【図９】電気光学装置の製造方法において、第２の導電膜を形成する工程を示す図である。
【図１０】電気光学装置の製造工程を説明するフローチャートである。
【図１１】データ線の下方に異物が存在した場合における作用を説明する図である。
【図１２】データ線上に異物が存在した場合における作用を説明する図である。
【図１３】電子機器の構成例を示す断面図である。
【図１４】従来の電気光学装置の構成を示す図である。
【図１５】従来の電気光学装置における異物の影響を説明する図である。
【図１６】従来の電気光学装置における異物の影響を説明する図である。
【符号の説明】
【００９３】
６ａ  データ線（第１の導電膜）、  １０  ＴＦＴアレイ基板、  １６  無機配向膜、  ２０  対向基板、  ３０  ＴＦＴ（スイッチング素子）、  ４３  第３層間絶縁膜、  ４３ａ  下側絶縁膜、  ４３ｂ  上側絶縁膜、  ５０  液晶、  １００  電気光学装置、  ４００  容量配線（第１の導電膜）
【図１】
2010107550.tif 000003
【図２】
2010107550.tif 000004
【図３】
2010107550.tif 000005
【図４】
2010107550.tif 000006
【図５】
2010107550.tif 000007
【図６】
2010107550.tif 000008
【図７】
2010107550.tif 000009
【図８】
2010107550.tif 000010
【図９】
2010107550.tif 000011
【図１０】
2010107550.tif 000012
【図１１】
2010107550.tif 000013
【図１２】
2010107550.tif 000014
【図１３】
2010107550.tif 000015
【図１４】
2010107550.tif 000016
【図１５】
2010107550.tif 000017
【図１６】
2010107550.tif 000018