(57)【要約】【課題】光源側にゲート電極膜を有するＴＦＴを複数個直列に設ける場合、光リーク電流の発生を抑えつつ、容量増加をも抑制することができる表示装置を提供することにある。【解決手段】直列に設けれた複数個のチャネル領域のチャネル端のうち、映像信号線側及び画素電極側の最も近くに位置するチャネル端の外側に、対向するゲート端が位置し、当該チャネル端以外のチャネル端のうち少なくとも一つにおいて、チャネル端がゲート端のより近くに位置している。【選択図】図９Ｅ
2010107786.tif 000002
【特許請求の範囲】
【請求項１】
複数のチャネル領域が、映像信号線と画素電極の間において、所定の不純物が添加された不純物領域を介して直列的に設けられる、帯状の形状部分を含む半導体膜と、
前記半導体膜の一方側に配置され、光を発生させる光源と、
前記複数のチャネル領域の、前記光源側に前記半導体膜にそれぞれ対向して広がる、複数のゲート領域、を含み、前記半導体膜と前記光源との間に設けられる、ゲート電極膜を含み、
前記複数のチャネル領域がそれぞれ有するチャネル端のうち、前記映像信号線側及び前記画素電極側の最も近くにそれぞれ位置する第１のチャネル端及び第２のチャネル端よりさらに、前記映像信号線側及び前記画素電極側に、前記複数のゲート領域がそれぞれ有するゲート端のうち、前記映像信号線側及び前記画素電極側の最も近くにそれぞれ位置する第１のゲート端及び第２のゲート端が位置し、
さらに、前記複数のチャネル領域が有するチャネル端のうち、前記第１及び前記第２のチャネル端以外の少なくともひとつのチャネル端において、前記第１及び前記第２のチャネル端と、それぞれ最寄りのゲート端との距離より、近い距離にゲート端が位置する、
ことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記不純物領域のうち、前記第１のチャネル端及び前記第２のチャネル端に隣接する領域が、その外方よりも低い濃度で前記所定の不純物又はそれとは異なる不純物が添加される低濃度領域である
ことを特徴とする表示装置。
【請求項３】
請求項１に記載の表示装置において、
前記不純物領域のうち、前記複数のチャネル領域それぞれに接する領域すべてが、その外方よりも低い濃度で前記所定の不純物又はそれとは異なる不純物が添加される低濃度領域である
ことを特徴とする表示装置。
【請求項４】
請求項１乃至３のいずれかに記載の表示装置において、
前記第１及び前記第２のチャネル端以外の少なくともひとつのチャネル端において、前記低濃度領域が接している場合は、前記低濃度領域の前記不純物領域側の端、の内側に、最寄りのゲート端が位置する、
ことを特徴とする表示装置。
【請求項５】
請求項１乃至３のいずれかに記載の表示装置において、
前記第１及び前記第２のチャネル端以外のすべてのチャネル端において、前記低濃度領域が接している場合は、前記低濃度領域の前記不純物領域側の端、の内側に、最寄りのゲート端が位置する、
ことを特徴とする表示装置。
【請求項６】
請求項１に記載の表示装置において、
前記ゲート電極膜が帯状であり、その帯幅が増減する形状を有している、
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、薄膜トランジスタ（Thin Film Transistor（以下、ＴＦＴと記す））を用いて画素の表示制御を行う表示装置における表示品質の向上に関する。
【背景技術】
【０００２】
液晶表示装置など表示装置では、ＴＦＴなどを用いて、各画素の表示制御が行われている。ＴＦＴとして、ゲート電極膜が半導体膜よりも光源側に位置しているボトムゲート構造が知られている。この構造を有するＴＦＴに、バックライト等光源から光を照射する際、ゲート電極そのものが、対向する半導体膜に対する遮光マスクとして機能する。
【０００３】
半導体膜に光が照射されると、正孔電子対が発生しうるが、その発生の度合は、特に、多結晶シリコンを用いたＴＦＴの場合、キャリア濃度が高くなるにつれて著しく低下していく。それゆえ、チャネル領域及びその近傍のＰＮ接合部でできる空乏層は、他の領域と比較して、正孔電子対が発生しやすく、これらの領域が、対向するゲート電極によって十分遮光されていなければ、正孔電子対が発生し、それにより光リーク電流となり、オフ電流を増加させてしまう。
【特許文献１】特開２００２−５７３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＴＦＴのうち、多結晶シリコンを用いたＴＦＴは、オフ電流が比較的大きいという問題があり、このオフ電流を軽減させるために、たとえば、ＴＦＴを複数個直列に設けたマルチゲート構造が用いられている。
【０００５】
光源側にゲート電極膜を有するＴＦＴがマルチゲート構造をとる場合、その半導体膜には、複数のチャネル領域が、所定の不純物を添加した領域を介して、直列に設けられる。
【０００６】
このとき、各チャネル領域及びその近傍がゲート電極によって十分遮光されていない場合、光を照射すると、正孔電子対が生じ、光リーク電流が発生してしまう。よって、このような構造を、ＴＦＴ各々において同じくとる場合、光リーク電流が抑制されない。
【０００７】
なお、上記複数のチャネル領域それぞれが有する両端のうち、映像信号線側もしくは画素電極側に最も近くに位置する端近傍において、正孔電子対が生じている場合に、光リーク電流が発生しやすいことが知られている。
【０００８】
これは、映像信号線側及び画素電極側のうち、高電位に保持されている側に最も近くに位置する端近傍において、他のチャネル領域端と比較して、より強電界になることが多く、該端近傍に生じた正孔電子対は、該強電界により正孔と電子が分離され、リーク電流を増加させることが多いと考えられるからである。
【０００９】
一方、各チャネル領域及びその近傍がゲート電極によって十分遮光されている場合、光リーク電流は抑制されるものの、半導体膜とゲート電極膜が対向する面積が増加し、そのため寄生容量が増加する。このような構造を、ＴＦＴ各々において同じくとる場合、ＴＦＴの個数に応じてさらに容量も増加してしまう。
【００１０】
ゲート電圧をオフにし、画素電圧を保持する際、寄生容量が増加することにより、画素電圧の低下が大きくなり、新たな表示不良の原因が生じることとなる。
【００１１】
本発明の目的は、光源側にゲート電極膜を有するＴＦＴを複数個直列に設ける場合、光リーク電流の発生を抑えつつ、容量増加をも抑制することができる表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
（１）本発明に係る表示装置は、複数のチャネル領域が、映像信号線と画素電極の間において、所定の不純物が添加された不純物領域を介して直列的に設けられる、帯状の形状部分を含む半導体膜と、前記半導体膜の一方側に配置され、光を発生させる光源と、前記複数のチャネル領域の、前記光源側に前記半導体膜にそれぞれ対向して広がる、複数のゲート領域、を含み、前記半導体膜と前記光源との間に設けられる、ゲート電極膜を含み、前記複数のチャネル領域がそれぞれ有するチャネル端のうち、前記映像信号線側及び前記画素電極側の最も近くにそれぞれ位置する第１のチャネル端及び第２のチャネル端よりさらに、前記映像信号線側及び前記画素電極側に、前記複数のゲート領域がそれぞれ有するゲート端のうち、前記映像信号線側及び前記画素電極側の最も近くにそれぞれ位置する第１のゲート端及び第２のゲート端が位置し、さらに、前記複数のチャネル領域が有するチャネル端のうち、前記第１及び前記第２のチャネル端以外の少なくともひとつのチャネル端において、前記第１及び前記第２のチャネル端と、それぞれ最寄りのゲート端との距離より、近い距離にゲート端が位置する、ことを特徴とする。
【００１３】
（２）さらに、上記（１）に記載の表示装置において、前記不純物領域のうち、前記第１のチャネル端及び前記第２のチャネル端に隣接する領域が、その外方よりも低い濃度で前記所定の不純物又はそれとは異なる不純物が添加される低濃度領域であってもよい。
【００１４】
（３）さらに、上記（１）に記載の表示装置において、前記不純物領域のうち、前記複数のチャネル領域それぞれに接する領域すべてが、その外方よりも低い濃度で前記所定の不純物又はそれとは異なる不純物が添加される低濃度領域であってもよい。
【００１５】
（４）さらに、上記（１）乃至（３）のいずれかに記載の表示装置において、前記第１及び前記第２のチャネル端以外の少なくともひとつのチャネル端において、前記低濃度領域が接している場合は、前記低濃度領域の前記不純物領域側の端、の内側に、最寄りのゲート端が位置していてもよい。
【００１６】
（５）さらに、上記（１）乃至（３）のいずれかに記載の表示装置において、前記第１及び前記第２のチャネル端以外のすべてのチャネル端において、前記低濃度領域が接している場合は、前記低濃度領域の前記不純物領域側の端、の内側に、最寄りのゲート端が位置していてもよい。
【００１７】
（６）さらに、上記（１）に記載の表示装置において、前記ゲート電極膜が帯状であり、その帯幅が増減する形状を有していてもよい。
【発明の効果】
【００１８】
本発明により、他所と比較して強電界になることが多い、複数のチャネル領域の最も外側に位置する端近傍において、遮光の度合が高い構造をとることで、光リーク電流を抑制しつつ、他所のチャネル端近傍においては、容量増加を抑制する構造をとる表示装置が提供された。
【００１９】
すなわち、光リーク電流が発生しやすいと考える上記の最も外側に位置する端近傍において、正孔電子対の発生を抑え光リーク電流を抑制しているので、他所においてそれより遮光の度合が低い構造を有し、正孔電子対が発生していても、直列に設けられていることにより、映像信号線と画素電極との間を流れる光リーク電流となることを抑制することが出来る。さらに、他所においては、容量増加を抑制することが出来ているので、ＴＦＴが有する容量により画素電圧の低下による表示不良を抑制できる。
【発明を実施するための最良の形態】
【００２０】
[実施形態１]
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２１】
本発明の一実施形態に係る表示装置は、ＩＰＳ（In-Plane Switching）方式のうちの一つの方式による液晶表示装置であって、図１の模式図に示すように、走査信号線、映像信号線、マルチゲート構造を有するＴＦＴ、画素電極、及びコモン電極が配置されたＴＦＴ基板２と、当該ＴＦＴ基板２に対向し、カラーフィルタが設けられたフィルタ基板１と、両基板に挟まれた領域に封入された液晶材料と、ＴＦＴ基板側に位置するバックライト３と、を含んで構成される。ＴＦＴ基板２は、ガラス基板などの透明基板の上にＴＦＴなどが配置されている。
【００２２】
図２は、上記の液晶表示装置のＴＦＴ基板２の等価回路を示す図である。
【００２３】
図２において、ＴＦＴ基板２では、ゲートドライバ１０１に接続された多数のゲート信号線１０２が走査信号線としての機能を担い、互いに等間隔をおいて図中横方向に延びており、また、データドライバ１０３に接続された多数の映像信号線１０４が互いに等間隔をおいて図中縦方向に延びている。そして、これらゲート信号線１０２及び映像信号線１０４により碁盤状に並ぶ画素領域がそれぞれ区画されている。また、各ゲート信号線１０２と平行にコモン信号線１０５が図中横方向に延びている。
【００２４】
ゲート信号線１０２及び映像信号線１０４により区画される画素領域の隅には、複数個直列に接続されたマルチゲート構造を有するＴＦＴ１０６が形成されており、映像信号線１０４と画素電極１０７に接続されている。ＴＦＴ１０６が有する複数個のゲート電極は、ゲート信号線１０２と接続されている。各画素回路には、一対の画素電極１０７と対向するコモン電極１０８が形成されている。なお、図２では、２個のマルチゲート構造の例を示している。
【００２５】
以上の回路構成において、各画素回路のコモン電極１０８にコモン信号線１０５を介して基準電圧を印加し、ゲート信号線１０２にゲート電圧を選択的に印加することにより、ＴＦＴ１０６を流れる電流が制御される。また、選択的に印加されたゲート電圧により、映像信号線１０４に供給された映像信号の電圧が選択的に、画素電極１０７に印加される。これにより、液晶分子の配向などを制御する。
【００２６】
図３は、ＴＦＴ基板２の１つの画素領域の拡大平面図である。該図において、半導体膜２０１が設けられている。半導体膜２０１の図中Ａ側の端に設けたれたＰＡＤ部２０５ｂ上側の層間絶縁膜３０４には、コンタクト穴３０４ｆがあり、該ＰＡＤ部２０５ｂは、映像信号線１０４とアルミニウムなどの導電性の高い物質によって接続されている。一方、図中Ｃ側の端に設けられたＰＡＤ部２０５ａ上側の層間絶縁膜３０４にも、コンタクト穴３０４ｇがあり、さらに、その上側には、複数の絶縁膜３０５，３０６及び３０７にも、コンタクト穴３０７ｇがある。該ＰＡＤ部２０５ａは、その上側の電極３０８を介し、その上側に位置するコモン電極１０８とは電気的に接続することなく、さらに上側の画素電極１０７と接続されている。半導体膜２０１の下側には、ゲート絶縁膜３０３を介してゲート電極膜１０２が位置し、ゲート信号線１０２を形成している（図４参照）。
【００２７】
両端ＰＡＤ部２０５ｂと２０５ａとの間において、半導体膜２０１は、等しい帯幅を有する帯状の形状をしている。図中Ａ側の端にあるＰＡＤ部２０５ｂから、該帯状の半導体膜２０１が、映像信号線１０４の下側を平行に延び、その後、斜め線の形状により映像信号線１０４の下側より離れ、再び、映像信号線１０４と平行に延びる。そして、半導体膜２０１の下側に位置し帯状の形状をしたゲート電極膜１０２と、ゲート絶縁膜３０３を介して垂直に交差した後、折り返し、再び、上記ゲート電極膜１０２と垂直に交差する（図５参照）。そして、該帯状の半導体膜２０１は、映像信号線１０４と平行に延び、図中Ｃ側の端にあるＰＡＤ部２０５ａに接続する。
【００２８】
図４は、図３に示すＡ―Ｂ―Ｃの断面図である。半導体膜２０１には、チャネル領域２０２と、導電性を確保するために不純物が添加された第１の不純物領域２０３があり、両領域の間には、前記第１の不純物領域の不純物濃度よりも低濃度の不純物が添加された第２の不純物領域２０４が位置している。
【００２９】
図４において、透明基板３０１の図中下側にバックライト３（図示せず）が位置しているので、ゲート電極膜１０２は、ゲート電圧を印加するという役割に加えて、半導体膜２０１のうちゲート電極膜１０２に対向する領域を遮光する役割を担っている。よって、チャネル領域２０２のチャネル端及び第２の不純物領域２０４に対する、対向するゲート電極膜１０２のゲート端の相対的な位置により、該チャネル領域２０２の端部及び該第２の不純物領域２０４を遮光する程度が異なることとなる。また、ゲート電極膜１０２と半導体膜２０１が対向する面積によって、容量が増減する。
【００３０】
なお、前述の通り、半導体膜２０１は、図中Ａ側の端にあるＰＡＤ部２０５ｂから、層間絶縁膜３０４に作られたコンタクト穴３０４ｆを介して、映像信号線１０４と接続されている。また、同様に、半導体膜２０１は、図中Ｃ側の端にあるＰＡＤ部２０５ａから、層間絶縁膜３０４に作られたコンタクト穴３０４ｇを介して、電極３０８と接続されている。さらに、該電極３０８は、その上側に位置する複数の絶縁膜３０５、３０６及び３０７に設けられたコンタクト穴３０７ｇを介し、かつ、コモン電極１０８と電気的に接続されることなく、コモン電極１０８の上側に位置している画素電極１０７と接続されている。
【００３１】
図５は、図３中のＢ近傍に位置するＴＦＴ１０６付近の拡大平面図であり、該図を用いてさらに具体的に説明する。
【００３２】
図５は、前述の通り、半導体膜２０１の下側に、ゲート電極膜１０２が位置するＴＦＴ１０６を上側から見た平面図である。
【００３３】
まず、半導体膜２０１について説明する。半導体膜２０１は、図５において、等しい帯幅を有する帯状の形状をしており、不純物添加の程度により、第１の不純物領域２０３、第２の不純物領域２０４、チャネル領域２０２とによって構成されている。
【００３４】
図５において、チャネル領域２０２は、第１チャネル領域２０２ａと第２チャネル領域２０２ｂとして示されている。帯状の形状を有する半導体膜２０１において、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂは、第１の不純物領域２０３ｂなどを介して、直列的に設けられており、また、第１チャネル領域２０２ａは、第１の不純物領域２０３ａを介して、画素電極１０７と、第２チャネル領域２０２ｂは、第１の不純物領域２０３ｃを介して、映像信号線１０４と接続されている。
【００３５】
第１チャネル領域２０２ａは、図中上側にチャネル端２０６ａ１及び図中下端にチャネル端２０６ａ２を有しており、同様に、第２チャネル領域２０２ｂの両端は、チャネル端２０６ｂ１及びチャネル端２０６ｂ２である。チャネル端２０６ａ１は、第１チャネル領域２０２ａの画素電極１０７側の端であり、第１のチャネル端と、以下記すこととする。同様に、チャネル端２０６ｂ１は、第２チャネル領域２０２ｂの映像信号線１０４側の端であり、第２のチャネル端と、以下記すこととする。また、直列に設けられた２つのチャネル領域の外側に画素電極１０７及び映像信号線１０４が位置しているので、第１のチャネル端２０６ａ１及び第２のチャネル端２０６ｂ１を、それぞれ、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂの、外側の端と記すこととする。同様に、チャネル端２０６ａ２及びチャネル端２０６ｂ２を、それぞれ、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂの、内側の端と記すこととする。
【００３６】
第１チャネル領域２０２ａと、第１の不純物領域２０３ａ及び２０３ｂとの間には、それぞれ、第２の不純物領域２０４ａ１及び２０４ａ２が位置しており、同様に、第２チャネル領域２０２ｂと、第１の不純物領域２０３ｃ及び２０３ｂとの間には、それぞれ、第２の不純物領域２０４ｂ１及び２０４ｂ２が位置している。第２の不純物領域２０４ａ１及び２０４ａ２と、第１の不純物領域２０３ａ及び２０３ｂと、の間の境界線を、それぞれ、２０７ａ１及び２０７ａ２とし、同様に、第２の不純物領域２０４ｂ１及び２０４ｂ２と、第１の不純物領域２０３ｃ及び２０３ｂと、の間の境界線を、それぞれ、２０７ｂ１及び２０７ｂ２とする。なお、図５においては、２つのチャネル領域２０２のすべての両端に、第２の不純物領域２０４が接しているが、第２の不純物領域２０４が、チャネル領域２０２と第１の不純物領域２０３との間に存在しない場合もあり得る。
【００３７】
また、図５において示される第１チャネル領域２０２ａと第２チャネル領域２０２ｂは等しいチャネル長を有する。すなわち、第１のチャネル端２０６ａ１とチャネル端２０６ａ２の距離、及び、第２のチャネル端２０６ｂ１とチャネル端２０６ｂ２の距離は、等しい。また、チャネル領域の両端に接続する第２の不純物領域２０４もそれぞれ等しい領域長を有する。すなわち、第１のチャネル端２０６ａ１と境界線２０７ａ１、チャネル端２０６ａ２と境界線２０７ａ２、第２のチャネル端２０６ｂ１と境界線２０７ｂ１、及び、チャネル端２０６ｂ２と境界線２０７ｂ２、それぞれの距離はすべて等しい。
【００３８】
次に、ゲート電極膜１０２について説明する。ゲート電極膜１０２は、図５において、等しい帯幅を有する帯状の形状をしており、半導体膜２０１と対向している。ゲート電極膜１０２は、図中上側にゲート端１０２ａ１及び図中下端にゲート端１０２ａ２を有している。ゲート電極膜１０２のうち、半導体膜２０１と対向している領域を、ゲート領域とする。すなわち、半導体膜２０１を上側から見た場合、該ゲート領域とは、ゲート電極膜１０２のうち、上側に位置する半導体膜２０１と重なる領域をいう。さらに、ゲート領域のうち、第１チャネル領域２０２ａ近傍及び第２チャネル領域２０２ｂ近傍にそれぞれ広がる領域を、それぞれ、第１ゲート領域及び第２ゲート領域、とする。すなわち、第１ゲート領域とは、ゲート電極膜１０２のうち、上側に位置する第１チャネル領域２０２ａ及びそれに接する第２の不純物領域２０４ａ１、と重なっている領域である。上側から見た図である図３及び図５では、第１ゲート領域は、第１チャネル領域２０２ａ及びそれに接する第２の不純物領域２０４ａ１が上から重なっているため、図示されていない。第２ゲート領域についても、同様である。なお、第１ゲート領域の画素電極１０７側の端を第１のゲート端、第２ゲート領域の映像信号線１０４側の端を第２のゲート端と、以下記すこととする。第１のゲート端及び第２のゲート端は、ともにゲート電極膜１０２の図中上側に位置するので、ともにゲート端１０２ａ１である。
【００３９】
また、前述の通り、半導体膜２０１は、等しい帯幅を有する帯状の形状をしており、第１チャネル領域２０２ａと第２チャネル領域２０２ｂは等しい帯幅で構成されている。したがって、半導体膜２０１とゲート電極膜１０２は、第１チャネル領域及び第２チャネル領域のそれぞれ近傍において、等しい面積で対向している。すなわち、第１ゲート領域と第２ゲート領域の面積は等しい。
【００４０】
図５に示す場合、第１のチャネル端２０６ａ１及び第２のチャネル端２０６ｂ１はともに、第１及び第２のゲート端であるゲート端１０２ａ１の内方に位置している。よって、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂは、それぞれ、第１のチャネル端２０６ａ１側及び第２のチャネル端２０６ｂ１側、すなわち、両チャネル領域の外側、において、ともにゲート電極膜１０２によって十分に遮光されている。これに対して、チャネル端２０６ａ２及び２０６ｂ２は、ゲート端１０２ａ２と、一致しているので、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂは、それぞれチャネル端２０６ａ２側及び２０６ｂ２側、すなわち、両チャネル領域の内側、において、ともにゲート電極膜１０２によって丁度遮光されているに過ぎない。よって、各チャネル領域の内側の端の近傍は、外側の端の近傍と比べると、遮光の度合が小さくなっている。
【００４１】
しかし、光リーク電流の主な原因となり得る強電界のかかる各チャネル領域の外側のチャネル端近傍において十分に遮光されており、外側のチャネル端近傍において正孔電子対は発生しにくい状態にあり、それゆえ、光リーク電流が抑制されている。これにより、両チャネル領域の内側のチャネル端近傍において、光リーク電流の発生源となる正孔電子対が発生しても、光リーク電流は抑制されることとなる。
【００４２】
各チャネル領域２０２及びその近傍の容量は、それぞれにおいて、半導体膜２０１とゲート電極膜１０２が対向する面積、すなわち、各ゲート領域の面積の大きさによる。
【００４３】
各チャネル領域２０２及びその近傍において、容量が大きくなると、前述の通り、ゲート電圧をオフにし、画素電圧を保持する際、寄生容量が増加することにより、画素電圧の低下が大きくなり、新たな表示不良を引き起こす。
【００４４】
図５に示す構造は、ゲート端１０２ａ２が、各チャネル領域の内側の端２０６ａ２及び２０６ｂ２よりも、それぞれ外方に位置する場合よりも、容量の増加が抑えられているにもかかわらず、光リーク電流については、同等もしくはこれに近い抑制が得られるという効果がある。
【００４５】
同様に、図５に示す構造は、ゲート端１０２ａ１が、両チャネル領域の外側の端である第１のチャネル端２０６ａ１及び第２のチャネル端２０６ｂ１と一致する場合よりも、発生する容量は増加しているものの、光リーク電流の発生が抑制されているという効果がある。
【００４６】
さらに、第２の不純物領域２０４においても、チャネル領域２０２よりはその発生の度合いは低くなるものの、光の照射により正孔電子対が発生するということを考慮して、説明する。
【００４７】
図５に示す場合、境界線２０７ａ１及び２０７ｂ１はともに、第１及び第２のゲート端であるゲート端１０２ａ１と一致しているので、第２の不純物領域２０４ａ１及び２０４ｂ１も、ゲート電極膜１０２によって遮光されている。これに対して、第２の不純物領域２０４ａ２及び２０４ｂ２は、ゲート電極膜１０２の外方に位置し、ゲート電極膜１０２によって遮光されていない。
【００４８】
第２の不純物領域２０４を考慮にいれた場合、両チャネル領域の内側のチャネル端近傍において、光リーク電流の原因となる正孔電子対はさらに発生していると考えられるが、両チャネル領域の外側のチャネル端近傍において光リーク電流は抑制されており、上記効果はさらに高くなっている。
【００４９】
なお、チャネル端２０２ａ２の近傍などのように、チャネル領域２０２と第１の不純物領域２０３の間に、チャネル領域端（ドレイン端）近傍の電界を緩和するために、第２の不純物領域２０４が位置する構造を、ＬＤＤ（Lightly Doped Drain）構造という。ＬＤＤ構造の中で、チャネル端２０２ａ１の近傍のように、第２の不純物領域２０４をもゲート電極膜１０２の上側に位置することで、ゲート電極膜１０２が、光源からの光を、第２の不純物領域２０４に対しても遮光する構造を、ＧＯＬＤ（Gate Overlapped Lightly Doped Drain）構造という。
【００５０】
次に、該マルチゲート構造を有するＴＦＴを製造する方法について、図６Ａ〜図６Ｊを用いて説明する。ここでは、ボトムゲート構造を有するｎ型多結晶シリコンＴＦＴの場合を例にする。
【００５１】
まず、透明基板３０１上に、透明基板３０１からの不純物の汚染を防止する汚染防止膜３０２を積層する。透明基板３０１は、例えばガラス基板である。汚染防止膜３０２は、例えばＣＶＤ法によりシリコン窒化膜（ＳｉＮＸ）が成膜される（図６Ａ）。
【００５２】
次に、ゲート電極膜１０２を形成する。ゲート電極膜１０２は、後のＳｉの結晶化工程で高温に加熱されるので、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、又はそれらの合金など比較的高融点の導電性材料で形成されるのが望ましい。公知のリソグラフィ工程とエッチング工程を経て、その形状が形成される（図６Ｂ）。例えば、ゲート電極膜１０２が帯状の形状をしていた場合、後に図１０で例示する通り、複数個のＴＦＴにおいて該ゲート電極膜１０２の帯幅が増減する形状をとることにより、半導体膜２０１と対向するゲート電極膜１０２の面積を各々のＴＦＴにおいて増減することが、可能となる。なお、図６Ｂには、該ゲート電極膜を、１０２ａ及び１０２ｂとして示している。
【００５３】
ゲート電極膜１０２を被覆するようにゲート絶縁膜３０３が形成されるとともに、半導体膜２０１がゲート絶縁膜３０３上に形成される。ゲート絶縁膜３０３は、たとえばシリコン酸化膜（ＳｉＯｘ）又はシリコン窒化膜（ＳｉＮＸ）であり、ＣＶＤ法などによって成膜される。半導体膜２０１は、まず、非晶質シリコンがＣＶＤ法によって成膜され、非晶質シリコン膜の脱水素処理などを行った後、エキシマレーザなどのレーザアニールなどによって多結晶シリコンへと結晶化される（図６Ｃ）。
【００５４】
半導体膜２０１は、公知のリソグラフィ工程とエッチング工程を経て、図３に示す半導体膜２０１の形状などに加工される（図６Ｄ）。
【００５５】
次に、半導体膜２０１を被覆するように絶縁膜３０４ａを成膜する。絶縁膜３０４ａは、たとえばシリコン酸化膜（ＳｉＯｘ）で、ＣＶＤ法によって成膜される。絶縁膜３０４ａを介して、半導体膜２０１に不純物が打ち込まれることとなるので、膜厚は200nm以下が望ましい。そして、ＴＦＴのしきい値電圧を制御するために、半導体膜２０１に対して不純物を打ち込む（図６Ｅ）。この不純物とは、たとえば、リン（Ｐ）やボロン（Ｂ）などである。図６Ｅ上部における複数の矢印は、不純物が打ち込まれる様子を模式的にあらわしたものである。
【００５６】
フォトレジストを上記の絶縁膜３０４ａ上に塗布した後、ゲート電極膜１０２と対向しているチャネル領域２０２及びその近傍の所定の位置に、フォトレジスト３１１が残るパターンを形成させる。半導体膜２０１に対して典型的には1e18 (atom/cm3)以上の不純物を打ち込むことで、第１の不純物領域２０３を形成させる（図６Ｆ）。この不純物とは、たとえば、リン（Ｐ）などである。図６Ｆ上部における複数の矢印は、図６Ｅと同様に、不純物が打ち込まれる様子をあらわしたものである。
【００５７】
該フォトレジスト３１１を、アッシング処理や熱処理などによりリフロー処理を施すことにより、典型的には、0.5〜2.0μmの長さ、後退させる。そして、半導体膜２０１に対して典型的には1e16〜1e19(atom/cm3)の範囲で不純物を打ち込むことで、前記第１の不純物領域２０３よりも低濃度の不純物が添加された第２の不純物領域２０４を形成する（図６Ｇ）。この不純物とは、例えば、リン（Ｐ）などであり、一般には、第１の不純物領域２０３の不純物と同じ物質であるが、該第１の不純物領域２０３の不純物と異なる物質の場合もあり得る。その後、該フォトレジスト３１１をアッシング処理により除去する。なお、図６Ｇ上部における複数の矢印も、図６Ｅや図６Ｆと同様である。
【００５８】
上記のフォトレジスト３１１のパターン形状や、上記のリフロー処理の後退させる長さなどを調整することにより、図３や図５において示す各々のＴＦＴにおけるチャネル領域２０２、それに接する第２の不純物領域２０４、さらに外方に接する第１の不純物領域２０３が、形成されることとなる。
【００５９】
なお、上記のリフロー処理により、第２の不純物領域２０４の領域長のばらつきが抑制することができる。また、上記のフォトレジスト３１１のパターン形状などにより、各々のＴＦＴにおけるチャネル領域２０２のチャネル長を増減させることも可能となる。帯状のゲート電極膜１０２の帯幅が増減したゲート電極膜１０２の形状による場合とは別に、本方法により、チャネル長などを増減することによっても、本発明の課題を解決することが可能である。
【００６０】
絶縁膜３０４ａ上層に、さらに絶縁膜３０４ｂを積層することで、層間絶縁膜３０４を形成する。ゲート電極膜１０２と、映像信号線１０４及び電極３０８など、との間に生じる容量を抑制するためである。その後、第１の不純物領域２０３及び第２の不純物領域２０４に含まれる不純物を活性化させるため、また、不純物打ち込みにより生じた結晶欠陥を修復させるため、アニール処理を行う（図６Ｈ）。
【００６１】
さらに、公知のリソグラフィ工程及びエッチング工程により、コンタクト穴３０４ｆ及び３０４ｇを形成する（図６Ｉ）。
【００６２】
コンタクト穴３０４ｆ及び３０４ｇを介して、画素電極１０７との接続を担う電極３０８、及び、映像信号線１０４を形成する。電極３０８、映像信号線１０４及び層間絶縁膜３０４を被覆するようパッシベーション膜３０５を成膜する。該パッシベーション膜３０５は、例えば、ＣＶＤ法によりシリコン窒化膜（ＳｉＮＸ）が成膜される。その後、半導体膜２０１、半導体膜２０１とゲート絶縁膜３０３との界面、などにあるダングリングボンドに水素を結合させるため、アニール処理を行う（図６Ｊ）。
【００６３】
図４に示した通り、その後、平坦化膜３０６、コモン電極１０８を形成する。次に、絶縁膜３０７を成膜し、公知のリソグラフィ工程及びエッチング工程により、コンタクト穴３０７ｇを形成する。その後、画素電極１０７を形成することで、ＩＰＳ方式の画素領域を構成する。
【００６４】
[実施形態２]
本発明において、前記第２の不純物領域２０４は必ずしも必要ではない。よって、まずは、前記第２の不純物領域２０４を含まない構造について説明する。
【００６５】
図７は、１個のＴＦＴの片側において、半導体膜２０１の下側に対向しているゲート電極膜１０２のゲート端１０２ｊと、半導体膜２０１のチャネル領域２０２のチャネル端２１１ｊと、の相対的な位置関係として典型的なものを示している。該半導体膜２０１の下方にゲート電極膜１０２が位置しており、チャネル領域２０２近傍において、半導体膜２０１とゲート電極膜１０２が対向している。図７において、チャネル領域２０２のチャネル端２１１ｊに、第１の不純物領域２０３が接している半導体膜２０１が示されている。前述の通り、ゲート電極膜１０２のうち、半導体膜２０１と対向している領域をゲート領域としている。
【００６６】
図７（ａ）において、チャネル端２１１ｊは、ゲート端１０２ｊの内方にあるので、チャネル領域２０２のチャネル端２１１ｊ側は、ゲート電極膜１０２によって十分に遮光されている。
【００６７】
同様に、図７（ｂ）において、チャネル端２１１ｊは、ゲート端１０２ｊと一致しているので、チャネル領域２０２のチャネル端２１１ｊ側は、ゲート電極膜１０２によって遮光されている。
【００６８】
図７（ｃ）において、チャネル端２１１ｊは、ゲート端１０２ｊの外方にあるので、チャネル領域２０２のチャネル端２１１ｊ側はゲート電極膜１０２より外方に位置し、チャネル領域２０２のチャネル端２１１ｊ側は、ゲート電極膜１０２によって十分には遮光されていない。
【００６９】
また、各々のＴＦＴにおける容量は、該ＴＦＴにおける半導体膜２０１とゲート電極膜１０２の対向する面積に依るところが大きい。図７の各図において、チャネル領域２０２が同じ形状及び面積の場合であるとき、ゲート電極膜１０２の帯幅が、長くなればなるほど、該対向する面積は大きくなり、遮光の度合は増すが、同時に、容量も増加している。
【００７０】
本発明において、光リーク電流の主な原因となり得る第１のチャネル端２０６ａ１及び第２のチャネル端２０６ｂ１の近傍において、図７（ａ）の構造を取ることとなる。すなわち、第１及び第２のチャネル端近傍においては、ともに、ゲート電極膜１０２により遮光されている構造を有することで、光リーク電流を抑制する働きがある。
【００７１】
複数のチャネル領域が有するチャネル端のうち、第１及び第２のチャネル端以外の端においても、図７のいずれかの構造をとるが、本発明において、第１及び第２のチャネル端以外のチャネル端のうち、少なくとも１つのチャネル端近傍において、第１及び第２のチャネル端近傍よりも、遮光の度合は減ずるものの、相対的に容量増加を抑えた構造を有していることとなる。この場合、当該チャネル端近傍において、第１及び第２のチャネル端近傍と同じ構造を取る場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果がある。
【００７２】
本発明において、当該チャネル端近傍において、なお図７のいずれの構造をとる場合も考えられる。遮光の度合が減じているので、図７（ａ）の構造をとる場合、当該チャネル端近傍において、チャネル端２１１ｊとゲート端１０２ｊの距離は、第１及び第２のチャネル端近傍におけるチャネル端２１１ｊとゲート端１０２ｊの距離より、それぞれ短くなっている。また、図７（ｂ）及び図７（ｃ）の構造をとる場合は、いずれの場合であっても、遮光の度合は減ずるものの、相対的に容量増加を抑えた構造を有していることになる。すなわち、図７（ｃ）の構造を取る場合は、当該チャネル端近傍において、チャネル端２１１ｊとゲート端１０２ｊの距離が、第１及び第２のチャネル端近傍におけるチャネル端２１１ｊとゲート端１０２ｊの距離より、それぞれ近い場合に限られず、いずれかの距離よりも長い場合にも、本発明は適用出来る。
【００７３】
[実施形態３]
次に、チャネル領域２０２に前記第２の不純物領域２０４が接している構造について説明する。
【００７４】
図８において、１個のＴＦＴの片側において、半導体膜２０１の下側に対向して位置するゲート電極膜１０２のゲート端１０２ｊと、半導体膜２０１のうちチャネル領域２０２のチャネル端２１２ｊ及び第２の不純物領域２０４、との相対的な位置関係として典型的なものを示している。
【００７５】
この場合においても、光の照射による正孔電子対が、チャネル領域２０２の方が第２の不純物領域２０４より発生しやすい点に注目すれば、実施形態２と同じように説明できる。
【００７６】
また、光の照射による正孔電子対が、第２の不純物領域２０４の方が第１の不純物領域２０３より発生しやすい点に注目すれば、実施形態２について、図７において、チャネル端２１１ｊとゲート端１０２ｊとの、相対的な位置関係の代わりに、境界線２１３ｊとゲート端１０２ｊとの相対的な位置関係を論ずることによって、実施形態２と同じように説明できる。
【００７７】
[実施形態４]
さらに、実施形態２及び３について、当該チャネル端に、第２の不純物領域２０４が接していない場合と、接している場合、について説明したが、チャネル領域のいずれかのチャネル端に第２の不純物領域２０４が接していて、他方のチャネル端には第２の不純物領域２０４が接していない場合も考えられる。
【００７８】
この場合における一つの実施形態として、模式図である図９Ａに示す。図９Ａは、２個のＴＦＴが第１の不純物領域２０３を介して直列に接続されたマルチゲート構造である。第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂは、第１の不純物領域２０３を介して、それぞれ、画素電極１０７及び映像信号線１０４に接続されている。
【００７９】
第１チャネル領域２０２ａの画素電極１０７側、すなわち、外側のチャネル端である第１のチャネル端２０６ａ１、及び、第２チャネル領域２０２ｂの映像信号線１０４側、すなわち、外側のチャネル端である第２のチャネル端２０６ｂ１、は、対向するゲート電極膜１０２ａ及び１０２ｂのゲート端よりも内方に位置している。よって、各チャネル領域２０２は、外側において、ゲート電極膜１０２により遮光されており、光リーク電流が抑制される構造となっている。さらに、図９Ａにおいては、第１及び第２のチャネル端それぞれに、第２の不純物領域２０４ａ及び２０４ｂがそれぞれ接しており、該第２の不純物領域２０４はともにゲート電極膜１０２により遮光されているので、光リーク電流がさらに抑制される構造となっている。なお、図９Ａにおいて、第１のチャネル端２０６ａ１は、第１チャネル領域２０２ａと第２の不純物領域２０４ａの境界線、第２のチャネル端２０６ｂ１は、第２チャネル領域２０２ｂと第２の不純物領域２０４ｂの境界線である。
【００８０】
これに対して、第１及び第２チャネル領域の内側のチャネル端それぞれにおいて、対向するゲート電極膜１０２ａ及び１０２ｂのゲート端と重なっており、第１及び第２のチャネル端と最寄りのゲート端のそれぞれの距離よりも、当該ゲート端から近い距離に、当該チャネル端がそれぞれ位置している。なおかつ、当該チャネル端には、第２の不純物領域２０４は接していない。
【００８１】
これにより、各チャネル領域２０２及びその近傍は、内側において、外側よりも遮光の度合は低く、光リーク電流を抑制するよりも、容量増加の抑制を優先させた構造を有している。これにより、各チャネル領域２０２の内側のチャネル端近傍において、第１及び第２のチャネル端近傍と同じ構造を取る場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果がある。
【００８２】
[実施形態５]
実施形態４において、第１及び第２のチャネル端において、第２の不純物領域２０４が接している場合に、限定する。
【００８３】
前述の通り、画素電極１０７が高電位に保持されている場合は、第１のチャネル端２０６ａ１近傍が、映像信号線１０４が高電位に保持されている場合は、第２のチャネル端２０６ｂ１近傍が、他のチャネル端近傍よりも強電界になることが多く、当該チャネル端近傍が、リーク電流増加の原因となり得る。よって、第２の不純物領域２０４が当該チャネル端に接している場合、第２の不純物領域２０４によりチャネル端近傍において、電位勾配、すなわち、電界が低減されるので、リーク電流はさらに抑制されることとなる。
【００８４】
この場合、第１及び第２のチャネル端近傍においては、チャネル端がゲート端よりも内方にあり、かつ、第２の不純物領域２０４がチャネル端に接しているので、図８のうち、（ａ）、（ｂ）または（ｃ）の構造をとる。この場合における一つの実施形態は、模式図である図９Ａに示した例が、そのまま該当する。
【００８５】
[実施形態６]
第１及び第２のチャネル端以外のチャネル端のうち、少なくとも１つのチャネル端において、ゲート端がチャネル端のより近くに位置していることになるが、当該ゲート端に、第２の不純物領域２０４が接している場合について考える。この場合、当該ゲート端は、第１及び第２のチャネル端近傍の構造により、図８のあらゆる構造をとりえる。
【００８６】
本実施形態においては、ゲート端１０２ｊが、第２の不純物領域２０４の第１の不純物領域２０３側の端である境界線２１３ｊよりも、内方に位置する場合に、限定する。すなわち、図８のうち、（ｃ）、（ｄ）及び（ｅ）の場合に、限定する。
【００８７】
本実施形態において、ゲート端１０２ｊが、境界線２１３ｊよりも内方に位置するため、第２の不純物領域２０４のうち少なくとも一部の領域は、ゲート電極膜１０２によって遮光されていない。すなわち、第２の不純物領域２０４を考慮にいれて考察すると、第１及び第２のチャネル端近傍と比較して、遮光の度合は低減されており、光リーク電流を抑制する構造にはなっていないが、容量増加による表示不良の抑制を優先させた構造となっている。しかしながら、全体としては、当該チャネル端近傍において、第１及び第２のチャネル端近傍と同じ構造を取る場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果が得られている。
【００８８】
[実施形態７]
実施形態５において、さらに、第１及び第２のチャネル端以外のすべてのチャネル端においても、第２の不純物領域２０４が接している場合に、限定する。この場合、第２の不純物領域２０４が、その他すべてのチャネル端近傍においても、電位勾配、すなわち、電界が低減されるので、さらにリーク電流が抑制されることとなる。
【００８９】
本実施形態の一つの例を、模式図である図９Ｂに示す。図９Ｂは、図９Ａと同様に、２個のＴＦＴが第１の不純物領域２０３を介して直列に接続されたマルチゲート構造である。第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂは、第１の不純物領域２０３を介して、それぞれ、画素電極１０７及び映像信号線１０４に接続されている。
【００９０】
さらに、図９Ａと同様に、図中右端に位置する第１のチャネル端２０６ａ１、及び、図中左端に位置する第２のチャネル端２０６ｂ１において、チャネル端が対向するゲート電極膜１０２ａ及び１０２ｂのゲート端よりも内方に位置し、なおかつ、第１及び第２のチャネル端にそれぞれ接する第２の不純物領域２０４ａ及び２０４ｂが、ゲート電極膜１０２ａ及び１０２ｂによりそれぞれ遮光されているので、光リーク電流が抑制される構造となっている。
【００９１】
これに対して、第２チャネル領域２０２ｂの他方のチャネル端、すなわち、図中右側のチャネル端近傍において、ゲート電極膜１０２ｂの図中右側のゲート端が、第２チャネル領域２０２ｂの図中右側に接する第２の不純物領域２０４ｃの図中右端よりも、内方に位置している。よって、当該チャネル端近傍において、リーク電流の抑制よりも、容量増加による表示不良の抑制を優先させた構造となっている。
【００９２】
また、本実施形態の他の一つの例を、模式図である図９Ｄに示す。図９Ｄは、４個のＴＦＴが直列に接続されたマルチゲート構造であり、図９Ａ及び図９Ｂと同様に、第１チャネル領域２０２ａ及び第２チャネル領域２０２ｂは、第１の不純物領域２０３を介して、それぞれ、画素電極１０７及び映像信号線１０４に接続されている。
【００９３】
図９Ｄにおいて、第１及び第２のチャネル端近傍において、ともにゲート電極膜１０２による遮光の度合は高く、光リーク電流が抑制される構造となっており、それ以外のチャネル端のうち一部において、リーク電流の抑制よりも、容量増加による表示不良の抑制を優先させた構造となっている。具体的には、図中一番左に位置する第２チャネル領域２０２ｂの図中右側のチャネル端、図中左から２番目のチャネル領域２０２ｃの両方のチャネル端、及び、図中右から２番目のチャネル領域２０２ｃの図中右側のチャネル端の、それぞれ近傍がこれに該当する。
【００９４】
これにより、第２の不純物領域２０４によりリーク電流を抑える効果を得た上で、さらに、当該チャネル端近傍において、第１及び第２のチャネル端近傍と同じ構造を取る場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果が得られている。
【００９５】
[実施形態８]
実施形態７において、さらに、第１及び第２のチャネル端以外のすべてのチャネル端において、ゲート端１０２ｊが、第２の不純物領域２０４の第１の不純物領域２０３側の端である境界線２１３ｊよりも、内方に位置する場合に、限定する。すなわち、図８のうち、（ｃ）、（ｄ）及び（ｅ）の場合に、限定する。
【００９６】
この場合、第１及び第２のチャネル端近傍において、光リーク電流の抑制を優先させた構造をとり、それ以外のすべてのチャネル端近傍において、光リーク電流の抑制よりも容量増加による表示不良の抑制を優先させた構造をとっている。
【００９７】
本実施形態の一つの例として、すでに示した図３及び図５に示した例が該当する。本例において、前述した通り、各チャネル領域の両側には、第２の不純物領域２０４が接している。また、各チャネル領域は、外側において、光リーク電流を抑制した構造を、内側において、容量増加による表示不良を抑制した構造をとっている。
【００９８】
２個のＴＦＴのマルチゲート構造を有する他の例として、模式図である図９Ｃに示す。この図において、両チャネル領域２０２の外側のチャネル端に接する第２の不純物領域２０４ａ及び２０４ｂのさらに外側に、対向するゲート電極膜１０２ａ及び１０２ｂのゲート端が位置しており、各チャネル領域２０２は、外側において、図３及び図５の場合よりも、遮光の度合がさらに高く、光リーク電流をさらに抑制した構造をしている。これに対して、両チャネル領域の内側のチャネル端の外側で、かつ、当該チャネル端に接する第２の不純物領域２０４ｃの内側に、ゲート端が位置しており、各チャネル領域は、内側において、外側よりも、容量増加による表示不良を抑制した構造となっている。また、各チャネル領域は、内側においても、図３及び図５の場合よりも、遮光の度合が高くなっている。
【００９９】
これにより、図９Ｃに示す例は、図３及び図５に示す例よりも、全体として、光リーク電流を抑制すことを優先させた構造となっている。しかし、図３及び図５に示す例と同様に、両チャネル領域の内側のチャネル端近傍において、外側のチャネル端近傍と同じ構造をとる場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果が得られている。
【０１００】
さらに、本実施形態に係る４個のＴＦＴのマルチゲート構造を有する例として、模式図である図９Ｅに示す。この図において、直列に設けられた４個のチャネル領域２０２が有する両端のうち、第１及び第２のチャネル端に接する第２の不純物領域２０４ａ及び２０４ｂがゲート電極膜１０２ａ及び１０２ｂによって遮光されており、光リーク電流を抑制した構造をしている。これに対して、それ以外のすべてチャネル端に接する第２の不純物領域２０４ｃはゲート電極膜１０２によって遮光されておらず、容量増加による表示不良を抑制した構造となっている。
【０１０１】
これらの構造により、第２の不純物領域２０４によりリーク電流を抑える効果を得た上で、さらに、すべてのチャネル端近傍において、第１及び第２のチャネル端近傍と同じ構造を取る場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果が顕著に生じている。
【０１０２】
[実施形態９]
本発明において、半導体膜２０１とゲート電極膜１０２の対向する面積が、複数のＴＦＴの間において、増減する構造をとる。図３及び図５に示した通り、ゲート電極膜１０２は、帯状の形状を有している。その帯幅が、複数のＴＦＴそれぞれにおいて選択的に増減する形状をすることによって、該対向する面積が増減する。
【０１０３】
この場合におけるゲート電極膜１０２の形状の一つの実施形態として、図１０に示す。該図は、図９Ｄに示した４個のマルチゲート構造を有するＴＦＴを、上側から見た拡大平面図である。
【０１０４】
ゲート電極膜１０２が帯状の形状をしており、各々のＴＦＴにおいて、その帯幅が増減した形状をしている。このような形状をしたゲート電極膜１０２の上に、ゲート絶縁膜３０３を積層し、さらに、その上に、所定の半導体膜２０１を形成する。図１０において、各々のＴＦＴにおいて、チャネル領域２０２の帯幅及びチャネル長、第２の不純物領域２０４の領域長は等しい。すなわち、チャネル領域２０２及びこれに接する第２の不純物領域２０４の形状及び面積は、各々のＴＦＴにおいて等しい。この場合、各々のＴＦＴにおいて、半導体膜２０１は同じ構造をしているが、ゲート電極膜１０２の帯幅が増減する形状により、各々のＴＦＴにおいて、異なる構造をとることが出来る。
【０１０５】
なお、ゲート電極膜１０２の帯幅が増減する形状によってではなく、図６Ｆ及び図６Ｇにおいて説明したフォトレジスト３１１を塗布するパターンによって、各ＴＦＴにおいて異なる構造をとるよう製造することも出来るし、両方法を併用することも可能である。
【０１０６】
なお、上記において、チャネル領域２０２、第２の不純物領域２０４、第１の不純物領域２０３について説明してきたが、その境界位置については厳密に定義するのが困難な場合がある。実際に不純物を打ち込む際、領域境界において不純物濃度が連続的に変化するので、領域間の境界は、厳密には、線ではなく、一定の有限幅を有しているからである。それゆえ、その境界の位置については、たとえば図６Ｆ及び図６Ｇに示している通り、製造段階における塗布するフォトレジスト３１１の領域外枠位置をもって定義することとする。
【０１０７】
なお、上記においては、不純物によってキャリアが電子となるｎ型ＴＦＴを例に説明したが、キャリアが正孔となるｐ型ＴＦＴであっても、適用できる。
【０１０８】
なお、本発明の実施形態に係る表示装置において、上記では、ＩＰＳ方式の液晶表示装置について説明しているが、本発明は、ＩＰＳ方式の他の方式やＶＡ（Vertically Aligned）方式やＴＮ（Twisted Nematic）方式等、その他の駆動方式の液晶表示装置であってもよいし、他の表示装置であってもよい。図１１は、ＶＡ方式及びＴＮ方式の液晶表示装置を構成するＴＦＴ基板２の等価回路を示す図である。ＶＡ方式及びＴＮ方式の場合には、コモン電極１０８（図示せず）がＴＦＴ基板２と対向するフィルタ基板１に設けられている。
【図面の簡単な説明】
【０１０９】
【図１】液晶表示装置を構成する基板などを示す模式図である。
【図２】ＩＰＳ方式の液晶表示装置を構成するＴＦＴ基板の等価回路図である。
【図３】本実施形態に係るＴＦＴ基板の一つの画素領域を示す拡大平面図である。
【図４】図３のＡ―Ｂ―Ｃ切断面における断面図である。
【図５】図３のＴＦＴ付近の拡大平面図である。
【図６Ａ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｂ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｃ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｄ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｅ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｆ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｇ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｈ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｉ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図６Ｊ】本実施形態に係る表示装置におけるＴＦＴを製造する様子を示す図である。
【図７】チャネル領域のチャネル端に第１の不純物領域が接している半導体膜とその下側に位置するゲート電極膜を上側から見た拡大平面図である。
【図８】チャネル領域のチャネル端に第２の不純物領域が接しており、さらにその外方に第１の不純物領域が接している半導体膜と、その下側に位置するゲート電極膜を上側から見た拡大平面図である。
【図９Ａ】マルチゲート構造を有する２個のＴＦＴの構造を示す模式図である。
【図９Ｂ】マルチゲート構造を有する２個のＴＦＴの構造を示す模式図である。
【図９Ｃ】マルチゲート構造を有する２個のＴＦＴの構造を示す模式図である。
【図９Ｄ】マルチゲート構造を有する４個のＴＦＴの構造を示す模式図である。
【図９Ｅ】マルチゲート構造を有する４個のＴＦＴの構造を示す模式図である。
【図１０】図９Ｄの構造を有するＴＦＴを上方から見た拡大平面図である。
【図１１】ＶＡ方式及びＴＮ方式の液晶表示装置を構成するＴＦＴ基板の等価回路図の一例を示す図である。
【符号の説明】
【０１１０】
１  フィルタ基板、２  ＴＦＴ基板、３  バックライト、１０１  ゲートドライバ、１０２  ゲート信号線又はゲート電極膜、１０３  データドライバ、１０４  映像信号線、１０５  コモン信号線、１０６  ＴＦＴ、１０７  画素電極、１０８  コモン電極、２０１  半導体膜、２０２  チャネル領域、２０２ａ  第１チャネル領域、２０２ｂ  第２チャネル領域、  ２０３  第１の不純物領域、２０４  第２の不純物領域、２０６ａ１  第１のチャネル端、２０６ｂ１  第２のチャネル端、３０１  透明基板、３０２  汚染防止膜、３０３  ゲート絶縁膜、３０４  層間絶縁膜、３０４ｆ  コンタクト穴、３０４ｇ  コンタクト穴、３０５  パッシベーション絶縁膜、３０６  平坦化膜、３０７  絶縁膜、３０７ｇ  コンタクト穴、３０８  電極、３１１  フォトレジスト。
【図１】
2010107786.tif 000003
【図２】
2010107786.tif 000004
【図３】
2010107786.tif 000005
【図４】
2010107786.tif 000006
【図５】
2010107786.tif 000007
【図６Ａ】
2010107786.tif 000008
【図６Ｂ】
2010107786.tif 000009
【図６Ｃ】
2010107786.tif 000010
【図６Ｄ】
2010107786.tif 000011
【図６Ｅ】
2010107786.tif 000012
【図６Ｆ】
2010107786.tif 000013
【図６Ｇ】
2010107786.tif 000014
【図６Ｈ】
2010107786.tif 000015
【図６Ｉ】
2010107786.tif 000016
【図６Ｊ】
2010107786.tif 000017
【図７】
2010107786.tif 000018
【図８】
2010107786.tif 000019
【図９Ａ】
2010107786.tif 000020
【図９Ｂ】
2010107786.tif 000021
【図９Ｃ】
2010107786.tif 000022
【図９Ｄ】
2010107786.tif 000023
【図９Ｅ】
2010107786.tif 000024
【図１０】
2010107786.tif 000025
【図１１】
2010107786.tif 000026