(57)【要約】【課題】Ｉ／Ｏ識別制御手段の異なる装置搭載時の制御不良を防ぐこと。【解決手段】Ｉｎｐｕｔ手段から制御ボード５１への検出信号または制御ボード５１からＯｕｔｐｕｔ手段への駆動制御信号を伝達する１つのデータ線と、１つのＩ／Ｏ手段を特定する信号を伝達する識別信号線と、データ線のデータ有効期間、及び識別信号線の信号の有効期間を定める期間信号線と、識別信号から該当するＩ／Ｏ手段を識別してデータ線上のデータをそのＩ／Ｏ手段のデータとして有効にするＩ／Ｏ識別制御手段５０と、Ｉ／Ｏ識別制御手段５０を制御する制御信号を生成送出するコントローラ３０と、特定Ｉｎｐｕｔ手段の信号線をデータ線に接続可能とする出力制御線と、を備え、コントローラ３０は信号を生成していない期間の一部をデータ線開放期間とし、出力制御線に出力する制御信号により特定Ｉｎｐｕｔ手段の信号をデータ線に接続して検出を行うようにした。【選択図】図６
2010038933.tif 000002
【特許請求の範囲】
【請求項１】
状態を検出する複数の検出手段と、複数の駆動手段と、を有する画像形成装置において、
画像形成制御を行う画像形成制御手段と、
前記複数の検出手段から前記画像形成制御手段へ入力される検出信号、または前記画像形成制御手段から前記複数の駆動手段へ出力する駆動制御信号を伝達する１つのデータ線と、
該１つのデータ線の入出力を特定する信号と、
前記複数の検出手段、及び前記複数の駆動手段から１つの検出手段、または１つの駆動手段を特定する信号を伝達する識別信号線と、
前記データ線のデータ有効期間、及び前記識別信号線における信号の有効期間を定める期間信号線と、
前記識別信号から該当する前記検出手段または前記駆動手段を識別し、前記データ線上のデータを該当する前記検出手段又は前記駆動手段のデータとして有効にする識別制御手段と、
前記識別制御手段を制御するための制御信号として、前記識別信号、及び前記期間信号を生成して送出するコントローラと、
特定検出手段の信号線を前記データ線に接続可能とする出力制御線と、を備え、
前記コントローラは、前記識別制御手段を制御する信号を生成していない期間の一部を、データ線開放期間として設定し、前記出力制御線に出力する制御信号により前記特定検出手段の信号をデータ線に接続して検出可能とする機能を有することを特徴とする画像形成装置。
【請求項２】
前記コントローラは、ＣＰＵと、該ＣＰＵが設定する識別制御信号生成用のパラメータを格納する設定レジスタと、前記検出手段の検出データを格納する読取レジスタと、前記設定レジスタの値に従い前記識別制御信号を生成する信号生成部と、前記特定検出手段の識別時とデータ線開放期間とにおいて前記データ線を前記ＣＰＵの割込みポートに接続するゲート回路と、を備え、
前記ＣＰＵは、少なくとも識別制御する前記検出／駆動手段の種別、データの入出力方向、又は識別する前記検出／駆動手段のＩＤナンバーを前記設定レジスタに設定し、前記信号生成部が前記設定レジスタの設定終了を通知することで、前記信号生成部が識別制御信号の生成を開始し、前記ＣＰＵが前記識別制御期間の終了を示す制御信号を検出した時点で前記読取レジスタの値を読み取ることで識別制御のシーケンス動作を終了し、更に前記識別制御終了時点から次の識別制御用のパラメータ設定開始までの期間を、前記特定検出手段の信号線がデータ線へ接続されるデータ線開放期間として設定することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記コントローラは、発生時刻が判明し且つ断続的に発生する検出手段の信号を検出する際、識別制御におけるデータ有効期間またはデータ線開放期間を前記検出手段の略信号発生時刻に設定し、そのデータ線信号の検出結果により、前記検出手段の検出信号が係わる画像形成シーケンスのエラー判定機能が設けられていることを特徴とする請求項１又は２に記載の画像形成装置。
【請求項４】
前記識別制御手段は、データ線開放期間を前記特定検出手段の出力制御線を用いて複数の期間に分割する機能を備え、一度のデータ線開放期間に複数の前記特定検出手段の信号検出を可能としたことを特徴とする請求項１乃至３の何れか１項に記載の画像形成装置。
【請求項５】
前記識別制御手段は、一度のデータ線開放期間において、全ての特定検出手段の信号検出を可能としたことを特徴とする請求項４に記載の画像形成装置。
【請求項６】
画像形成シーケンス中に設定されたデータ線開放期間を複数に分割する際、実行中のシーケンス動作に応じて分割する期間の長さを変化させることを特徴とする請求項４又は５に記載の画像形成装置。
【請求項７】
前記識別制御手段は、連続した複数のデータ線開放期間を同一の特定検出手段へ割当てる機能を備えることを特徴とする請求項１乃至６の何れか１項に記載の画像形成装置。
【請求項８】
発生時刻が判明し且つ断続的に発生する検出手段と信号発生時刻の不明な検出手段を特定検出手段としたことを特徴とする請求項１乃至７の何れか１項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＩｎｐｕｔ／Ｏｕｔｐｕｔ手段のデータ信号を１つの信号線に載せ共有（多重）化することで、Ｉｎｐｕｔ／Ｏｕｔｐｕｔ手段のデータ信号線数の削減、及びＩｎｐｕｔ／Ｏｕｔｐｕｔ手段のＩ／Ｆを汎用化した画像形成装置に関する。
【背景技術】
【０００２】
従来技術として、特許文献１には、検出データを画像形成制御手段へ供給する１つのデータ線と、複数の検出手段のうち１つの検出手段を特定する識別信号を画像形成制御手段から供給する１つの識別信号線と、識別信号の有効期間と検出データの有効期間を特定する期間信号を画像形成制御手段から供給する１つの期間信号線と、識別信号と期間信号に基づき該当する検出手段を識別し、識別した検出手段の検出データのみを有効として画像形成制御手段にデータ線を介して供給する検出識別制御手段とを設けた画像形成装置が開示されている。
【特許文献１】特開２００８−０１２８３０公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記したような画像形成装置では、画像を形成するにあたり、装置の多くの個所の状態や動作状態を検出し、それに応じて装置内のアクチュエータを細かく制御する必要がある。
画像形成装置をそのような状態にするためには、ボードに入力される信号線及びボードから出力される信号線数が膨大となり、装置が複雑化し小型化が困難になっている。
そこで、複数のセンサからの信号、または複数のアクチセンサへの駆動制御信号を１つの信号線を共有化して載せるＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）制御法を用いることで、膨大となる画像形成装置のデータ入出力線を削減すると同時に、センサ並びにアクチュエータの増減により画像形成システム構成が変更になった場合でも信号線数を増大させることなく対応できるよう、汎用性を持たせることが考えられる。
しかしながら、Ｉ／Ｏ制御法はデータ線を複数のＩ／Ｏ手段とコントローラとが要求したタイミングで共有してデータをやり取りするため、コントローラの意図しないタイミングで不定期に変化する信号は検出することが出来ないという問題点があった。
本発明は、上記した問題点を鑑みてなされたものであり、不定期に発生するデータもＩ／Ｏ識別制御手段で検知することが可能な画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するため、請求項１に記載の発明は、状態を検出する複数の検出手段と、複数の駆動手段と、を有する画像形成装置において、画像形成制御を行う画像形成制御手段と、前記複数の検出手段から前記画像形成制御手段へ入力される検出信号、または前記画像形成制御手段から前記複数の駆動手段へ出力する駆動制御信号を伝達する１つのデータ線と、該１つのデータ線の入出力を特定する信号と、前記複数の検出手段、及び前記複数の駆動手段から１つの検出手段、または１つの駆動手段を特定する信号を伝達する識別信号線と、前記データ線のデータ有効期間、及び前記識別信号線における信号の有効期間を定める期間信号線と、前記識別信号から該当する前記検出手段または前記駆動手段を識別し、前記データ線上のデータを該当する前記検出手段又は前記駆動手段のデータとして有効にする識別制御手段と、前記識別制御手段を制御するための制御信号として、前記識別信号、及び前記期間信号を生成して送出するコントローラと、特定検出手段の信号線を前記データ線に接続可能とする出力制御線と、を備え、前記コントローラは、前記識別制御手段を制御する信号を生成していない期間の一部を、データ線開放期間として設定し、前記出力制御線に出力する制御信号により前記特定検出手段の信号をデータ線に接続して検出可能とする機能を有する画像形成装置を特徴とする。
【０００５】
請求項２に記載の発明は、前記コントローラは、ＣＰＵと、該ＣＰＵが設定する識別制御信号生成用のパラメータを格納する設定レジスタと、前記検出手段の検出データを格納する読取レジスタと、前記設定レジスタの値に従い前記識別制御信号を生成する信号生成部と、前記特定検出手段の識別時とデータ線開放期間とにおいて前記データ線を前記ＣＰＵの割込みポートに接続するゲート回路と、を備え、前記ＣＰＵは、少なくとも識別制御する前記検出／駆動手段の種別、データの入出力方向、又は識別する前記検出／駆動手段のＩＤナンバーを前記設定レジスタに設定し、前記信号生成部が前記設定レジスタの設定終了を通知することで、前記信号生成部が識別制御信号の生成を開始し、前記ＣＰＵが前記識別制御期間の終了を示す制御信号を検出した時点で前記読取レジスタの値を読み取ることで識別制御のシーケンス動作を終了し、更に前記識別制御終了時点から次の識別制御用のパラメータ設定開始までの期間を、前記特定検出手段の信号線がデータ線へ接続されるデータ線開放期間として設定する請求項１に記載の画像形成装置を特徴とする。
【０００６】
請求項３に記載の発明は、前記コントローラは、発生時刻が判明し且つ断続的に発生する検出手段の信号を検出する際、識別制御におけるデータ有効期間またはデータ線開放期間を前記検出手段の略信号発生時刻に設定し、そのデータ線信号の検出結果により、前記検出手段の検出信号が係わる画像形成シーケンスのエラー判定機能が設けられている請求項１又は２に記載の画像形成装置を特徴とする。
請求項４に記載の発明は、前記識別制御手段は、データ線開放期間を前記特定検出手段の出力制御線を用いて複数の期間に分割する機能を備え、一度のデータ線開放期間に複数の前記特定検出手段の信号検出を可能とした請求項１乃至３の何れか１項に記載の画像形成装置を特徴とする。
請求項５に記載の発明は、前記識別制御手段は、一度のデータ線開放期間において、全ての特定検出手段の信号検出を可能とした請求項４に記載の画像形成装置を特徴とする。
請求項６に記載の発明は、画像形成シーケンス中に設定されたデータ線開放期間を複数に分割する際、実行中のシーケンス動作に応じて分割する期間の長さを変化させる請求項４又は５に記載の画像形成装置を特徴とする。
請求項７に記載の発明は、前記識別制御手段は、連続した複数のデータ線開放期間を同一の特定検出手段へ割当てる機能を備える請求項１乃至６の何れか１項に記載の画像形成装置を特徴とする。
請求項８に記載の発明は、発生時刻が判明し且つ断続的に発生する検出手段と、信号発生時刻の不明な検出手段を特定検出手段とした請求項１乃至７の何れか１項に記載の画像形成装置を特徴とする。
【発明の効果】
【０００７】
本発明では、識別制御手段の制御信号を生成するコントローラに信号周波数可変機能を設けたことで、搭載された装置に最適な制御信号を生成できるので、識別制御手段の異なる装置に搭載した場合でも制御不良が発生することがない。また、識別制御の不要な低速化を防ぎ汎用性を持たせることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の画像形成装置の実施の形態について説明する。
図１は本発明が適用される画像形成装置の基本的なエンジン周りのシステム構成の一例を示す図である。
この図１に示す画像形成装置は、画像形成制御手段であるＣＰＵ３１を備える画像形成制御ボード（以下、単に「制御ボード」と称する）５１に、定着ユニット５２、給紙カセット５３、トナー濃度センサ５４、紙サイズセンサ５５、中間転写ユニット５６、感光体ユニット５７、現像ユニット５８、温湿度センサ５９及び接離センサ６０等が接続されている。
制御ボード５１には、複数の着脱（交換）ユニット、例えば定着ユニット５２や現像ユニット５８等があり、ユニットと装置本体との着脱状態を示す信号が、各ユニットに設けられたセンサ（検出手段）から制御ボード５１へＩｎｐｕｔ信号（入力信号）として入力される。他の入力信号としては、装置内外の温湿度を検出する温湿度センサ５９、画像形成時に駆動される接離機構並びに記録媒体などの位置／状態情報を検出する接離センサ６０、あるいはトナー濃度センサ５４などからの検出信号がある。
紙サイズセンサ５５や給紙カセット５３のセンサなどは、信号線が複数ビットにもなり、信号線数を大きく増大させる。図示していないが、高圧電源からのフィードバック信号等もある。
また、各ユニットには、モータ、ソレノイドやクラッチなどのアクチュエータが複数あり、制御ボード５１からは、それらを駆動する駆動信号が駆動手段へＯｕｔｐｕｔ信号（出力信号）として出力される。
なお、本明細書では検出手段をＩｎｐｕｔ手段、駆動手段をＯｕｔｐｕｔ手段と表記する場合がある。
【０００９】
近年、画像形成装置のカラー化や高性能／多機能化で、センサ（検出手段）からの入力信号やアクチュエータ（駆動手段）の増大でこれら信号線数は増大する傾向にある。また、これらセンサやアクチュエータを使用するには、検出結果信号や駆動信号（データ信号）のほかに電源供給も必要となる。これら多数のセンサからの検出信号及びアクチュエータへの駆動信号を制御ボード５１に入出力するために、多数の信号線及び電源線が必要であり、制御ボード５１が大型化してしまう。
また、制御ボード５１は、これら各ユニットや各種センサとは離れた位置に設置されるため、多数の信号線が装置内を這いまわり、装置の簡素化／小型化並びに低コスト化に対する大きな障壁となっている。
そこで、本実施の形態の画像形成装置では、装置内を這い回る検出手段からの検出信号または駆動手段への駆動信号を伝送するデータ信号線の削減を図り、Ｉ／Ｆを固定化した上で、不定期に発生する検出信号の検知を目的とするものである。
【００１０】
図２は、本発明が適用される画像形成装置の主要な構成を示した図である。
本実施の形態の画像形成装置では、画像形成装置のエンジン周りの制御を司る制御ボード５１とＩ／Ｏ識別制御手段１０とが３つの信号線（期間信号線、識別信号線、データ線）により接続される。制御ボード５１からは識別信号と期間信号がＩ／Ｏ識別制御手段１０に入力される。また、データ線を介して複数の検出手段Ａ、Ｂ、・・・Ｘの検出結果が検出データとしてＩ／Ｏ識別制御手段１０から制御ボード５１に入力され、複数の駆動手段１、２、・・・Ｎの駆動制御信号が駆動制御データとして制御ボード５１からＩ／Ｏ識別制御手段１０に出力される。
また、複数の検出手段Ａ、Ｂ、・・・Ｘ及び駆動手段１、２、・・・Ｎと、その近傍に設置されたＩ／Ｏ識別制御手段１０との間では、複数の検出手段Ａ、Ｂ、・・・Ｘの夫々が検出すべき対象の状態を検出した結果である２値データ（「１」または「０」）、またはＡＤコンバータ（ＡＤＣ）の複数ビットのシリアルデータと、複数の駆動手段１、２・・・Ｎの夫々が駆動すべき対象への駆動信号が送受信される。
【００１１】
図３は、Ｉ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図である。
Ｉ／Ｏ識別制御手段１０では、期間信号ｐ１〜ｐ４の間でＩ／Ｏ手段の識別制御を行う。また、期間信号ｐ１〜ｐ２の間で識別信号の状態を判定し、データの入出力を特定するためのＩｎ／Ｏｕｔ判定期間を定める。また、期間信号ｐ２〜ｐ３の間でＩ／Ｏ手段を識別するための識別信号のパルスを有効とする識別有効期間、期間信号ｐ３〜ｐ４の間でデータ線のデータを有効とする期間をそれぞれ定める。
Ｉ／Ｏ識別制御手段１０は、Ｉｎ／Ｏｕｔ判定期間における識別信号線の状態によって、データ線のデータ有効期間におけるデータの入出力を制御する。
Ｉｎ／Ｏｕｔ期間における識別信号線にパルス信号を生成した場合は、識別信号で識別された該当駆動手段の駆動データ（出力信号）として制御ボード５１がデータ線のデータを該当駆動手段に出力する。パルスを生成しない場合は、データ線のデータは制御ボード５１への入力信号で該当手段は検出手段となり、データ有効期間に制御ボード５１が該当検出手段の検出信号としてデータを取り込む。
また、Ｉ／Ｏ識別制御手段１０は、識別有効期間内に発生する識別信号のパルス数をカウントすることで識別を要するＩ／Ｏ手段群の中から該当するＩ／Ｏ手段を識別する。
【００１２】
図４は、本発明が適用されるＩ／Ｏ識別制御手段の機能ブロックを示した図である。
この図４に示すコントローラ１１は、期間信号を受けて、図３に示す／Ｒｅｓｅｔ信号、Ｄｅｔｅｃｔ信号、Ｉｎ／Ｏｕｔ期間信号を生成する。また図示していないがコントローラ１１は、検出手段のデータを有効とするアウトプットイネーブル信号（Ｏ．Ｅ）等も生成する。
判定手段（ｊｕｄｇｅ）１２は、Ｉｎ／Ｏｕｔ期間における識別信号線のパルスの有無によって、データ線のデータ有効期間におけるデータの入出力を制御する。
カウンタ１３は、コントローラ１１で生成された／Ｒｅｓｅｔ信号、Ｄｅｔｅｃｔ信号で定まる識別信号有効期間内に、識別線の識別データであるパルス数をカウントしカウント値をデコーダ１４へ出力する。
判定手段１２がデータ線のデータを入力と判定した場合には、デコーダ１４はカウンタ値に従い複数のデータ線（ｉｎＡ〜ｉｎＸ）から予め定められた１つの検出手段のデータを識別選択する。選択された検出データは、前述のＯ．Ｅ信号によって制御ボード５１に接続されたデータ線上にデータ有効期間出力される。
Ｉ／Ｏ識別制御手段１０は、上述のようにデータ線を共有することで、複数のＩ／Ｏ手段のデータを制御ボード５１と授受する。つまりデータ線を共有するために、識別選択されたＩ／Ｏ手段のデータ線のみをデータ線と接続するようにしている。
【００１３】
図５は、本発明が適用されるＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能図である。
この図５に示すＩ／Ｏ識別制御手段１０には多重化制御回路２１が備えられている。
多重化制御回路２１は、制御ボード５１から送出される識別信号によって識別選択されるＩ／Ｏ手段のデータ線のみをデータ線に接続する。例えば、Ｓｅｎｓ１が識別選択されるとスイッチＳＷ０をＯＮする。識別選択しない時は全てのＩ／Ｏ手段の接続スイッチをＯｆｆする。
［第１の実施の形態］
図５に示したＩ／Ｏ識別制御の機能は、制御ボード５１が意図したタイミングで、Ｉ／Ｏ識別制御手段１０のスイッチをＯＮにして、Ｉ／Ｏ手段とのデータの授受を行なっていた。従って、制御ボード５１の意図しないタイミングで発生する検出（センサー）信号を、制御ボード５１は検出することができなかった。ここで、断続的、または意図しないタイミングで発生する検出信号を特定Ｉｎｐｕｔ手段の信号と呼ぶことにする。
そこで、本実施の形態の画像形成装置では、Ｉ／Ｏ識別制御手段１０を制御する制御ボード５１のコントローラに特定Ｉｎｐｕｔ手段の出力制御信号を生成する機能を設けると共に、コントローラとＩ／Ｏ識別制御手段との間に特定Ｉｎｐｕｔ手段の出力制御線を設け、特定Ｉｎｐｕｔ手段の出力制御信号を用いることで上記不具合を解消するようにした点に特徴がある。
【００１４】
図６は、本実施の形態のＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能図、図７は、Ｉ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図である。
この図６に示す制御ボード５１においてはコントローラ３０から特定Ｉｎｐｕｔ手段の出力制御信号がＩ／Ｏ識別制御手段１０に出力される。
Ｉ／Ｏ識別制御手段１０は、多重化制御回路２１及び検出保持回路２２を備え、多重化制御回路２１は、Ｉ／Ｏ識別制御が終了すると、特定Ｉｎｐｕｔ手段のスイッチｓｗＤをＯｎとする。また、多重化制御回路２１は、特定Ｉｎｐｕｔ手段の出力制御信号にパルスを検知するとスイッチｓｗＤをＯｆｆにする。
特定Ｉｎｐｕｔ手段の信号（データ）は、エッジ検出保持回路２２を介してスイッチｓｗＤに接続される。エッジ検出保持回路２２は、特定Ｉｎｐｕｔ手段のデータに変化があるとその値を保持する。
制御ボード５１のコントローラ３０は、データ線開放期間の終了時点で特定Ｉｎｐｕｔ手段の信号を検出する。エッジ検出保持回路２２のデータは、データ線開放期間が終了するとクリアされる。
【００１５】
図７に示すように、制御ボード５１のコントローラ３０は、識別制御の未実施期間に不定期に信号を発生する特定Ｉｎｐｕｔ手段のデータ線が接続可能となるデータ線開放期間を設定し、特定Ｉｎｐｕｔ手段の出力制御線に出力制御信号（パルス）を出力する。
Ｉ／Ｏ識別制御終了から特定Ｉｎｐｕｔ手段の出力制御信号のパルス発生までの期間（＝データ線開放期間）、特定Ｉｎｐｕｔ手段のデータ信号は、データ線に出力され信号検出が可能となる。
また、図７に示すように、Ｉ／Ｏ識別制御終了（期間信号ｐ４の立上りエッジ）から特定Ｉｎｐｕｔ手段の出力制御信号のパルスまでがデータ線開放期間となり、特定Ｉｎｐｕｔ手段のデータ線がデータ線に接続出力される。
このように構成すると、例えば、Ｉ／Ｏ手段の識別制御動作の未実施期間に不定期に発生する検出手段（Ｉｎｐｕｔ手段）のセンサ信号を複数のＩ／Ｏ手段により共有化したデータ線で検出することが可能になる。
【００１６】
［第２の実施の形態］
図８は、コントローラの構成の一例を示した図である。
この図８に示すコントローラ３０は、ＣＰＵ３１と、ＣＰＵ３１が設定するＩ／Ｏ識別制御信号生成用のパラメータを格納する設定レジスタ３２と、データ線に接続されたセンサの検出信号を格納する読取レジスタ３３と、設定レジスタ３２の値に従いＩ／Ｏ識別制御信号を生成する信号生成部３４と、データ線開放期間並びに特定Ｉｎｐｕｔ手段の識別時にデータ線をＣＰＵ３１の割り込みポートに接続するゲート回路３５と、を備える。
信号生成部３４は、設定レジスタ３２へのパラメータセット完了を通知するトリガ信号が入力されると、Ｉ／Ｏ識別信号を生成し、Ｉ／Ｏ識別制御手段１０に出力する。
また信号生成部３４には、特定Ｉｎｐｕｔ手段の出力制御線が設けられており、Ｉ／Ｏ識別制御手段１０に接続されている。
また信号生成部３４は、Ｉ／Ｏ識別制御信号生成用パラメータ設定開始と同時にパルスを出力し、特定Ｉｎｐｕｔ手段のデータ出力期間を規定する。
また信号生成部３４は、データ出力期間をデータ線開放期間として設定し、ゲート回路３５を介してのＣＰＵ３１へのデータ入力を有効とする。
設定レジスタ３２は、機能別に複数の設定レジスタ３２を用意するようにしている。設定レジスタ３２の機能としては、例えば、Ｉ／Ｏ種別、識別（ＩＤ）ナンバー、データ形式、データ期間の転送パルススピード等が挙げられる。
【００１７】
ここで、設定レジスタの構成の一例を簡単に説明すると、Ｉ／Ｏ種別用の設定レジスタ３２は、３ビット構成とし、センサ、ＡＤＣ（パラレル）、ＡＤＣ（シリアル）、ＤＡＣ、ＤＣモータ、ステップモータ、ソレノイドの７種を識別対象とする。
識別（ＩＤ）ナンバー用の設定レジスタ３２は、８ビット構成とし、２５６のＩ／Ｏ手段を識別可能とする。
データ形式用の設定レジスタ３２は、２０ビット構成とし、下位１６ビットがＤＡＣの設定データ、上位４ビットでＡＤＣ、ＤＡＣの有効ビット数の定義、ＡＤＣの読み出し有効ビット数等の定義を行う。
転送パルススピード用の設定レジスタ３２は、３ビット構成と、ＡＤＣの読み出しパルス周波数を定義するのに用いる。
【００１８】
図９は、Ｉ／Ｏ識別制御の動作シーケンスを示した図である。
ＣＰＵ３１は、識別制御対象とするＩ／Ｏ手段を特定するパラメータを設定レジスタ３２に設定する。設定が完了するとＣＰＵ３１はコントローラ３０に完了の通知を行う（トリガ信号の発行）。コントローラ３０はトリガ信号を受けると、設定レジスタ３２のデータを取得し、制御信号の生成を開始する。
具体的には、期間信号ｐ１生成後に、Ｉ／Ｏ種別データより識別対象がＯｕｔｐｕｔ手段の場合には識別信号線にパルスを生成し、識別対象がＩｎｐｕｔ手段の場合はパルスを生成しない。
識別信号線にパルス生成後、一定時間経過または期間信号ｐ１生成一定時間経過後、期間信号ｐ２を生成し、各Ｉ／Ｏ手段に対し予め定めたＩＤナンバーに対応したパルス列を識別信号として識別信号線に出力する。
例えば、ＩＤ＝１の時は１パルス、ＩＤ＝３の時は３パルスのパルス列を識別信号として出力する。識別信号を生成した後、期間信号ｐ３を生成する。
期間信号ｐ３以降の制御信号は、識別制御対象に応じて大きく４つに分かれる。
【００１９】
１．識別対象がアクチュエータ（モータ、ソレノイド等）の場合、データ線にアクチュエータの制御データ（ハイまたはロー）を出力し、制御データ出力確定後、Ｉ／Ｏ識別制御手段がデータを取り込む為のパルスを識別信号線に出力する。データ取り込み用パルス生成後一定時間経過した後、期間信号ｐ４を生成出力する。
２．識別対象がＤＡＣの場合、データ線にＤＡＣ入力データを必要ビット数分ＭＳＢから順次出力する。このとき識別線にＤＡＣ入力データと同期したデータ転送パルス列をＤＡＣが必要とするビット数分出力する。ＤＡＣ入力データ出力後、期間信号ｐ４を生成する。
３．識別対象がセンサの場合、読取レジスタ３３にデータ線のデータ格納後、期間信号ｐ４を生成する。このとき、信号生成部３４は線路長によるデータ信号遅延を考慮した時間を充分経過した後にデータを格納する。データを格納した後、期間信号ｐ４を生成出力する。
４．識別対象がＡＤＣの場合、上記設定レジスタ３２で定められたＡＤＣ転送パルス列を識別信号線に出力する。パルス列出力後一定時間経過後に期間信号ｐ４を生成出力する。
【００２０】
ＡＤＣのデータとして有効なタイミングから識別信号線に出力したパルス列の立下りエッジで、データ線のデータを順次読取レジスタ３３に格納する。ＣＰＵ３１は、期間信号ｐ４でコントローラ３０のＡＤＣデータの読み込み完了を知り、任意のタイミングで読取レジスタデータを読取る。
コントローラ３０は、期間信号ｐ４の生成出力でＩ／Ｏ識別制御の完了通知をＣＰＵ３１に行うと同時に、データ線開放期間をスタートする。
ＣＰＵ３１が次のＩ／Ｏ識別制御の為のパラメータ設定を開始するとデータ線開放期間は終了する。
データ線開放期間のデータは、ＣＰＵ３１の割り込みポート３１ａに接続され、特定Ｉｎｐｕｔ手段のエッジ検出保持回路２２の信号に変化があると、ＣＰＵ３１は信号発生として認識、必要な処理を行う。
Ｉ／Ｏ識別制御手段１０は、コントローラ３０から出力される上記制御信号を受けて、識別されたＩ／Ｏ手段に用いたデバイス並びにドライバーに合致した制御信号を生成する。
このように本実施の形態では、Ｉ／Ｏ識別制御のシーケンス動作を規定することで、データ線開放期間の設定を明確に行い、特定Ｉｎｐｕｔ手段の共有データ線への出力が可能になる。
【００２１】
［第３の実施の形態］
また、画像形成装置では、中間転写ベルトのマーク信号や、紙搬送路の紙検出信号は断続的に発生する信号であるが、およその発生時刻は一連のシーケンス動作から知ることができる。これらの信号を、識別制御するときは信号の発生時刻にデータ有効期間を、特定Ｉｎｐｕｔ信号とする時は発生時刻にデータ線開放期間を設定することで信号の有無、即ちシーケンス動作が正常に行われているかを求めることができる。
そこで、本実施の形態では、ＣＰＵ３１がデータ線のデータ読取時に、割込みポート３１ａに信号変化が発生していない場合にはエラー信号を生成する。
このようにすれば、信号発生時刻が予め想定できる特定Ｉｎｐｕｔ手段の信号検出期間を、想定できる時刻に設定して、Ｉｎｐｕｔ手段の信号検出有無により画像形成シーケンスエラーを検出することが可能になる。
【００２２】
［第４の実施の形態］
また本実施の形態の画像形成装置は、ＣＰＵ３１の意図した時刻での信号検出が困難なジャム検知などの突発的に発生するＩｎｐｕｔ手段と、断続的に信号を発生するベルトマーク検出など複数のＩｎｐｕｔ手段を特定Ｉｎｐｕｔ手段として、そのデータ検出を上記データ線開放期間に可能とする。上述のデータ線の開放制御では、１つの特定手段のみが検出可能であり、複数の特定Ｉｎｐｕｔ手段の検出は出来ない。
図１０は、第４の実施の形態のＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能図、図１１はＩ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図である。なお、ここでは、特定Ｉｎｐｕｔ手段を５つとした場合を例に挙げて説明する。
図１０に示すように第４の実施の形態では、制御ボード５１から出力する特定Ｉｎｐｕｔ手段の出力制御信号を、第一特定Ｉｎｐｕｔ手段の出力制御信号と、第二の特定Ｉｎｐｕｔ手段の出力制御信号の２つとする。
一方、Ｉ／Ｏ識別制御手段１０の多重化制御回路２１内に切替制御手段２３を設け、特定Ｉｎｐｕｔ手段とデータ線との接続を制御して、データ線開放期間のデータ線に接続する特定Ｉｎｐｕｔ手段を切替えるようにしている。なお、図１０では説明を分かりやすくするため、特定Ｉｎｐｕｔ手段のみを図示した。
このように構成することで、Ｉ／Ｏ識別制御手段１０の多重化制御回路２１に特定Ｉｎｐｕｔ手段の切替制御を行う切替制御手段２３を設けることで、複数の特定Ｉｎｐｕｔ手段の検出を可能とした。
【００２３】
このように構成した場合、図１１に示すように、第一の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ１は、上述のようにデータ線開放期間の終わりを指示する。また、第二の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ２は、データ線開放期間を分割するパルスを生成する。切替制御手段２３が出力制御信号Ｃ２のパルスにより選択信号を生成し、データ線に接続する特定Ｉｎｐｕｔ手段を切替える。
図１１に示すように、期間信号ｐ４から始まるデータ線開放期間は、第一の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ１で終了となる。
ここで、図１１に示す期間信号ｐ４発生後、最初に特定Ｉｎｐｕｔ手段Ａのデータがデータ線に出力される。図１１に示す選択信号Ａが期間信号ｐ４により有効となってスイッチｓｗＡをＯｎにする。
第二の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ２にパルスを生成すると、切替制御手段２３により、図１１に示す選択信号Ａが無効となり、選択信号Ｂが有効となる。これにより、スイッチｓｗＡがＯｆｆ、スイッチｓｗＢがＯｎとなって、特定Ｉｎｐｕｔ手段Ｂのデータが特定Ｉｎｐｕｔ手段Ａに替わりデータ線に出力される。同様に、第二の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ２に出力される次のパルスで選択信号Ｃが有効となってスイッチｓｗＣがＯｎとなり、特定Ｉｎｐｕｔ手段Ｃのデータに切り替わる。データ線開放期間の終了によりスイッチｓｗＣはＯｆｆとなり、特定Ｉｎｐｕｔ手段Ｃのデータはデータ線から切り離される。
【００２４】
また次のデータ線開放期間では、特定Ｉｎｐｕｔ手段Ｄがデータ線に出力され、第二の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ２のパルスにより特定Ｉｎｐｕｔ手段Ｅのデータに切り替わる。
このように切替制御手段２３に特定Ｉｎｐｕｔ手段を５つに設定しておくことで、次のデータ線開放期間では、再び特定Ｉｎｐｕｔ手段Ａのデータがデータ線に出力される。
データ開放期間に第二の出力制御信号Ｃ２のパルスが発生しない場合、そのデータ開放期間は１つの特定Ｉｎｐｕｔ手段のみを出力し、次のデータ開放期間で異なる特定Ｉｎｐｕｔ手段を出力する。カウンタ部の計数値を特定Ｉｎｐｕｔ手段の数と合せることで、データ開放期間が設定される度に、またはデータ開放期間に第二の出力制御信号Ｃ２としてパルスが生成されるたびに、データ線に出力される特定Ｉｎｐｕｔ手段が切り替わる。
このように、特定Ｉｎｐｕｔ手段の数及び接続期間に応じて、第二の出力制御信号として出力するパルス数を制御する。
【００２５】
図１２は、切替制御手段の内部構成を示した図である。
この図１２に示すように、切替制御手段２３は、イネーブラー４１、カウンタ４２、及びデコーダ４３により構成される。イネーブラー４１には期間信号ｐ４及び第二の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ２が入力され、カウンタ４２において期間信号ｐ４と制御信号Ｃ２のパルスＰｕｌｓｅを計数することで、デコーダ４３が特定Ｉｎｐｕｔ手段のスイッチｓｗを有効とする信号を生成する。これにより、図１０に示す特定Ｉｎｐｕｔ手段のスイッチｓｗＡ〜ｓｗＥを切り替え、第一の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ１でスイッチｓｗを有効とする選択信号をクリアする。
なお、図１０には複数の特定Ｉｎｐｕｔ手段を同一のＩ／Ｏ識別制御手段１０に接続したものとして示しているが、同一のＩ／Ｏ識別制御手段１０に接続されるものである必要はない。
このように本実施の形態の画像形成装置では、共有したデータ線で、不定期に信号（データ）を発生する複数のＩｎｐｕｔ手段の信号を検出する可能性を上げることができる。
【００２６】
［第５の実施の形態］
図１１においては、一度のデータ線開放期間、即ち、期間信号ｐ４から第一の特定Ｉｎｐｕｔ手段の出力制御信号パルスを生成するまでの間に全ての特定Ｉｎｐｕｔ手段を出力できるよう期間を分割するためのパルスを第二の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ２に生成するようにしている。例えば、特定Ｉｎｐｕｔ手段が５つの場合、第二の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ２として４つのパルスを生成する。期間信号ｐ４が発生する度に、特定Ｉｎｐｕｔ手段Ａから特定Ｉｎｐｕｔ手段Ｅまでがデータ線に接続される。
また、出力制御信号Ｃ２に発生させるパルスの周期をシーケンス動作に応じて変更することで、特定Ｉｎｐｕｔ手段のデータ線への接続期間を変えるようにしている。
一度のデータ線開放期間を分割して複数の特定Ｉｎｐｕｔ手段の信号をデータ線上に出力する際、その時点で実行されている、シーケンス動作上の時系列的に関連するＩｎｐｕｔ手段の出力期間を長く設定するよう第二の出力制御線へのパルス出力を制御する。例えば、紙搬送路における紙検出センサー（Ｉｎｐｕｔ手段）は、画像形成シーケンスにおける紙待機中または紙通過中は紙の有無を求めるだけなのでデータ線接続期間（ｓｗＯｎ状態）は短くする。
画像形成シーケンスにおいて、紙の先端／後端が上記センサを通過する時刻に検出を行う場合は、接続期間が長くなるよう出力制御信号Ｃ２のパルス周期を変更する。
【００２７】
図１３は、上記した画像形成シーケンスの各状態を示した図である。なお、ここでは、特定Ｉｎｐｕｔ手段としてセンサＡの接続期間の変化の様子を示す。
（ａ）は紙が待機中、（ｃ）は紙が通過中の場合であり、この場合、センサＡは紙の有無を検出するだけなので接続期間は短くする。一方、（ｂ）、（ｄ）は紙の先端または後端がセンサＡを横切る状態の場合であり、この場合は給紙速度バラツキ等を考慮して接続期間を長くする。このように、本実施の形態では、同じ特定Ｉｎｐｕｔ手段であっても、データ線への接続期間を画像形成シーケンスに応じて変更するようにしている。
このように構成すると、共有したデータ線で、不定期に信号（データ）を発生する複数のＩｎｐｕｔ手段の信号の検出可能性を上げることができる。また、発生確率の高いＩｎｐｕｔ手段の信号から優先的に検出できるという利点がある。
【００２８】
［第６の実施の形態］
また、本実施の形態の画像形成装置は、データ線開放期間が短く複数の特定Ｉｎｐｕｔ手段の信号をデータ線に出力することが困難な場合、上記シーケンスに関連するＩｎｐｕｔ手段を複数回のデータ線開放期間に連続して出力させて、検出機会を多くするようにしている。切替制御手段２３に期間信号ｐ４のパルスでカウンタを更新しない機能を持たせるようにする。
図１４は、第６の実施の形態のＩ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図である。
この図１４に示すように、期間信号ｐ４のパルス発生時に第二の特定Ｉｎｐｕｔ手段の出力制御信号Ｃ２を［Ｈ（ハイ）］としたとき、切替制御手段２３のカウンタ値を更新しないようにする。
このように構成すると、データ線開放期間が短い場合など、繰返し同じ特定Ｉｎｐｕｔ手段を接続することができる。また検出機会が多くなり、検出時間の遅れを少なくできる。さらに、確実に検出できるセンサ信号のみをＩ／Ｏ識別制御により検出することで、シーケンス動作を確実に行うことができる。
【図面の簡単な説明】
【００２９】
【図１】本発明が適用される画像形成装置の基本的なエンジン周りのシステム構成の一例を示す図である。
【図２】本発明が適用される画像形成装置の主要な構成を示した図である。
【図３】本発明が適用されるＩ／Ｏ識別制御手段の制御信号のタイミングの一例を模式的に示した図である。
【図４】本発明が適用されるＩ／Ｏ識別制御手段の機能ブロックを示した図である。
【図５】本発明が適用されるＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能図である。
【図６】本実施の形態のＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能図である。
【図７】Ｉ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図である。
【図８】コントローラの構成の一例を示した図である。
【図９】Ｉ／Ｏ識別制御の動作シーケンスを示した図である。
【図１０】第４の実施の形態のＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能図である。
【図１１】Ｉ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図である。
【図１２】切替制御手段の内部構成を示した図である。
【図１３】画像形成シーケンスの各状態を示した図である。
【図１４】第６の実施の形態のＩ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図である。
【符号の説明】
【００３０】
１０…Ｉ／Ｏ識別制御手段、１１…コントローラ、１２…判定手段、１３…カウンタ、１４…デコーダ、２１…多重化制御回路、２２…エッジ検出保持回路、２３…切替制御手段、３０…コントローラ、３１…ＣＰＵ、３１ａ…割り込みポート、３２…設定レジスタ、３３…読取レジスタ、３４…信号生成部、３５…ゲート回路、４１…イネーブラー、４２…カウンタ、４３…デコーダ、５１…制御ボード、５２…定着ユニット、５３…給紙カセット、５４…トナー濃度センサ、５５…紙サイズセンサ、５６…中間転写ユニット、５７…感光体ユニット、５８…現像ユニット、５９…温湿度センサ、６０…接離センサ
【図１】
2010038933.tif 000003
【図２】
2010038933.tif 000004
【図３】
2010038933.tif 000005
【図４】
2010038933.tif 000006
【図５】
2010038933.tif 000007
【図６】
2010038933.tif 000008
【図７】
2010038933.tif 000009
【図８】
2010038933.tif 000010
【図９】
2010038933.tif 000011
【図１０】
2010038933.tif 000012
【図１１】
2010038933.tif 000013
【図１２】
2010038933.tif 000014
【図１３】
2010038933.tif 000015
【図１４】
2010038933.tif 000016