(57)【要約】【課題】より容易に逆流電流を検出することが可能な同期整流型ＤＣ−ＤＣコンバータを提供すること。【解決手段】電源から供給される電力によってコイルにエネルギーを蓄積するための第１のスイッチング素子と、前記コイルと負荷を接続又は遮断する第２のスイッチング素子と、前記第１及び第２のスイッチング素子をスイッチング制御する制御手段と、を備える同期整流型ＤＣ−ＤＣコンバータであって、前記コイルの負荷側電位を基準電位と比較する電位比較手段を備え、前記制御手段は、所定周期で前記第１及び第２のスイッチング素子が共にオフ状態となるように制御し、前記第１及び第２のスイッチング素子が共にオフ状態となった期間における前記電位比較手段の比較結果に基づいて、前記負荷側から前記電源側に流れる逆流電流を検出することを特徴とする。【選択図】図２
2010193547.tif 000002
【特許請求の範囲】
【請求項１】
電源から供給される電力によってコイルにエネルギーを蓄積するための第１のスイッチング素子と、
前記コイルと負荷を接続又は遮断する第２のスイッチング素子と、
前記第１及び第２のスイッチング素子をスイッチング制御する制御手段と、
を備える同期整流型ＤＣ−ＤＣコンバータであって、
前記コイルの負荷側電位を基準電位と比較する電位比較手段を備え、
前記制御手段は、
所定周期で前記第１及び第２のスイッチング素子が共にオフ状態となるように制御し、
前記第１及び第２のスイッチング素子が共にオフ状態となった期間における前記電位比較手段の比較結果に基づいて、前記負荷側から前記電源側に流れる逆流電流を検出することを特徴とする、
同期整流型ＤＣ−ＤＣコンバータ。
【請求項２】
前記制御手段は、前記第１及び第２のスイッチング素子が共にオフ状態となった期間において、前記第１のスイッチング素子がオン状態とされるタイミングを基準としたタイミングで出力される前記電位比較手段の比較結果に基づいて、前記コイルにおける逆流電流を検出する手段である、
請求項１に記載の同期整流型ＤＣ−ＤＣコンバータ。
【請求項３】
前記第１のスイッチング素子がオン状態とされるタイミングを基準としたタイミングは、前記第１のスイッチング素子がオン状態とされるタイミングの所定時間前のタイミングである、
請求項２に記載の同期整流型ＤＣ−ＤＣコンバータ。
【請求項４】
前記制御手段は、前記コイルにおける逆流電流を検出した際に、前記第２のスイッチング素子の駆動を抑制する手段である、
請求項１ないし３のいずれか１項に記載の同期整流型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源とコイルを所定周期で接続すると共に、電源とコイルが遮断されているタイミングでコイルと負荷を接続することによって負荷に電力供給する同期整流型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
図６は、従来の同期整流型ＤＣ−ＤＣコンバータ（或いはスイッチングレギュレータ）の一般的な構成を示す図である。係る従来の構成では、スイッチング素子Ｍ１をオン状態とすることによって電源Ｂから供給されるエネルギーをコイルに蓄積し、スイッチング素子Ｍ１をオフ状態とすると共にスイッチング素子Ｍ２をオン状態とすることによって、負荷に電力を供給している。
【０００３】
この際に、ＰＷＭ（Pulse Width Modulation）制御におけるデューティー比を調節してスイッチング素子Ｍ１をオン状態とすることにより、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎの比を調節することができる。
【０００４】
また、スイッチング素子Ｍ２は、ダイオードによって置換可能であるが、上記の如くスイッチング素子Ｍ１の逆位相でスイッチング素子Ｍ２を制御する（同期整流）ことにより、整流時の損失を低減することができるという利点を有している。
【０００５】
係る原理によって電力供給を行なうスイッチングレギュレータについての発明が開示されている（例えば、特許文献１参照）。このスイッチングレギュレータは、同期整流方式のスイッチングレギュレータであって、第１の電位を供給する第１の電源と前記第１の電位よりも低い第２の電位を供給する第２の電源との間に設けられ、互いに直列に配置された第１および第２のスイッチと、制御信号に応じて、前記第１および第２のスイッチのオンオフを制御するスイッチ制御部と、前記第１のスイッチと前記第２のスイッチとの間の出力ノードの電位を平滑化する平滑回路とを備え、前記スイッチ制御部は、前記制御信号の指示に従って前記第２のスイッチをオン状態にしている場合において、前記出力ノードの電位が第１の所定の電位を越えているときには、前記第２のスイッチをオフ状態にするよう構成されている。
【０００６】
ところで、このような構成の同期整流型ＤＣ−ＤＣコンバータ（或いはスイッチングレギュレータ）においては、負荷に供給される電流が小さいとき（低負荷時）に、出力側から入力側（図６の構成では、負荷側から電源Ｂ側）に電流が逆流する場合があるという問題が存在する。図７は、従来の同期整流型ＤＣ−ＤＣコンバータ（或いはスイッチングレギュレータ）における、高負荷時と低負荷時のそれぞれの、スイッチング素子Ｍ１、Ｍ２のゲート電圧とコイル電流の時間変化を示す図である。図中、斜線で示した領域が、係る逆流電流が生じている部分である。
【０００７】
逆流電流が生じると、コイルＬの巻線抵抗やスイッチング素子Ｍ２のオン抵抗によって発熱が生じるため、変換効率の低下を招いてしまう。従って、逆流電流を検出して何らかの処理を行なうことが好ましい。特許文献１に記載のスイッチングレギュレータでは、図６に示した構成とはスイッチング素子の配置が異なるが、スイッチング素子Ｍ２の両端電圧を計測することにより逆流電流を検出している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−９２８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような装置で用いられるスイッチング素子のオン抵抗は小さいものであり、逆流電流もそれ程大きいものとはならないため、スイッチング素子の両端電圧は変動が小さいものとなる。従って、スイッチング素子の両端電圧を計測するためには高精度なコンパレータ等が必要となるが、高精度なコンパレータを備えると、オフセット電圧のキャンセルのために回路規模が大きく、複雑な構造にならざるを得ないという問題が生じる。係る問題は、コンパレータに換えてシャント抵抗を用いた場合でも同様に発生する。
【００１０】
本発明はこのような課題を解決するためのものであり、より容易に逆流電流を検出することが可能な同期整流型ＤＣ−ＤＣコンバータを提供することを、主たる目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するための本発明の一態様は、
電源から供給される電力によってコイルにエネルギーを蓄積するための第１のスイッチング素子と、
前記コイルと負荷を接続又は遮断する第２のスイッチング素子と、
前記第１及び第２のスイッチング素子をスイッチング制御する制御手段と、
を備える同期整流型ＤＣ−ＤＣコンバータであって、
前記コイルの負荷側電位を基準電位と比較する電位比較手段を備え、
前記制御手段は、
所定周期で前記第１及び第２のスイッチング素子が共にオフ状態となるように制御し、
前記第１及び第２のスイッチング素子が共にオフ状態となった期間における前記電位比較手段の比較結果に基づいて、前記負荷側から前記電源側に流れる逆流電流を検出することを特徴とする、
同期整流型ＤＣ−ＤＣコンバータである。
【００１２】
この本発明の一態様によれば、コイルの負荷側電位を基準電位と比較する電位比較手段を備え、制御手段が、所定周期で第１及び第２のスイッチング素子が共にオフ状態となるように制御し、当該期間における電位比較手段の比較結果に基づいて負荷側から電源側に流れる逆流電流を検出するため、より容易に逆流電流を検出することができる。
【００１３】
本発明の一態様において、
前記制御手段は、例えば、前記第１及び第２のスイッチング素子が共にオフ状態となった期間において、前記第１のスイッチング素子がオン状態とされるタイミングを基準としたタイミングで出力される前記電位比較手段の比較結果に基づいて、前記コイルにおける逆流電流を検出する手段である。
【００１４】
この場合、
前記第１のスイッチング素子がオン状態とされるタイミングを基準としたタイミングは、例えば、前記第１のスイッチング素子がオン状態とされるタイミングの所定時間前のタイミングである。
【００１５】
また、本発明の一態様において、
前記制御手段は、前記コイルにおける逆流電流を検出した際に、前記第２のスイッチング素子の駆動を抑制する手段であるものとすると、好適である。
【００１６】
こうすれば、逆流電流によって生じる変換効率の低下を防止することができる。
【発明の効果】
【００１７】
本発明によれば、より容易に逆流電流を検出することが可能な同期整流型ＤＣ−ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００１８】
【図１】発明の一実施例に係る同期整流型ＤＣ−ＤＣコンバータ１の回路構成例である。
【図２】ＰＷＭ信号の基準となる基準クロック、ＰＷＭ信号、同期整流オフ信号、スイッチング素子Ｍ１、Ｍ２の状態の時間変化を示すタイミングチャートである。
【図３】同期整流オフ時における、高負荷時と低負荷時のそれぞれの、スイッチング素子Ｍ１、Ｍ２の状態、コイルＬを流れる電流ＩＬ、コイルＬの出力側電位ＶＸの時間変化を示すタイミングチャートである。
【図４】制御回路Ｃｔｒｌが、逆流電流が生じていると判定した際に当該回を含む所定周期の間、同期整流をオフにする制御を実行するためのフローチャートである。
【図５】逆流電流が生じていると判定した際に当該回を含む所定周期の間、同期整流をオフにする制御を反映させた、ＰＷＭ信号の基準となる基準クロック、ＰＷＭ信号、同期整流オフ信号、スイッチング素子Ｍ１、Ｍ２の状態の時間変化を示すタイミングチャートである。
【図６】従来の同期整流型ＤＣ−ＤＣコンバータ（或いはスイッチングレギュレータ）の一般的な構成を示す図である。
【図７】従来の同期整流型ＤＣ−ＤＣコンバータ（或いはスイッチングレギュレータ）における、高負荷時と低負荷時のそれぞれの、スイッチング素子Ｍ１、Ｍ２のゲート電圧とコイル電流の時間変化を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明を実施するための形態について、添付図面を参照しながら実施例を挙げて説明する。
【実施例】
【００２０】
以下、本発明の一実施例に係る同期整流型ＤＣ−ＤＣコンバータ１について説明する。図１は、本発明の一実施例に係る同期整流型ＤＣ−ＤＣコンバータ１の回路構成例である。同期整流型ＤＣ−ＤＣコンバータ１は、電源Ｂから供給される電力を昇降圧して負荷に供給するための装置であり、主要な構成として、スイッチング素子Ｍ１、Ｍ２と、コイルＬと、コンパレータＣＰと、制御回路Ｃｔｒｌと、を備える。電源Ｂは、例えば鉛蓄電池等の二次電池である。
【００２１】
スイッチング素子Ｍ１、Ｍ２は、それぞれＮチャネルＭＯＳ（Metal Oxide Semiconductor）型トランジスタであり、寄生ダイオードが並列に接続されている。スイッチング素子Ｍ１、Ｍ２は、ＰＷＭ信号が入力される制御回路Ｃｔｒｌによって、基本的には逆位相でスイッチング制御される。
【００２２】
スイッチング素子Ｍ１は、コイルＬを介して電源Ｂとグランド端子を接続する電力ラインの途中に取り付けられる。従って、スイッチング素子Ｍ１がオン状態とされている間、電源ＢからコイルＬを介してグランド端子に電流が流れ、コイルＬにエネルギーが蓄えられる。
【００２３】
スイッチング素子Ｍ２は、コイルＬの出力側（負荷側；電源Ｂと反対の側）と負荷を接続する電力ラインの途中に取り付けられる。スイッチング素子Ｍ２がオン状態とされると（スイッチング素子Ｍ１はオフ状態）、コイルＬに蓄えられたエネルギーが放出され、負荷に電力が供給されることとなる。
【００２４】
コンパレータＣＰは、コイルＬの出力側電位（負荷側電位）ＶＸを基準電位と比較し、コイルＬの出力側電位ＶＸと基準電位との差が閾値Ｖｔｈ以上である場合にオン信号を制御回路Ｃｔｒｌに出力する。基準電位は、グランド端子にバッテリー等を接続することにより設定されている。従って、本実施例に係るコンパレータＣＰは、スイッチング素子Ｍ１又はＭ２の両端電圧を測定するものとは異なる構成となっている。
【００２５】
制御回路Ｃｔｒｌは、マイクロコンピュータ、ＩＣ、アナログ又はデジタル回路等、任意の構成を採用してよい。
【００２６】
制御回路Ｃｔｒｌには、ＰＷＭ信号が入力されている。このＰＷＭ信号は、例えばスイッチング素子Ｍ１をオン状態とするタイミングを指示するＨｉ信号と、スイッチング素子Ｍ１をオフ状態とするタイミングを示すＬｏ信号と、が交互に表れるものであり、出力電圧Ｖｏｕｔの変動によってＨｉ信号の割合（デューティ比）が変更されるようにフィードバック制御されている。
【００２７】
デューティー比が増加すると、コイルＬに蓄積されるエネルギー量が増加するため、出力電圧Ｖｏｕｔが高くなる。一方、デューティー比が減少すると、コイルＬに蓄積されるエネルギー量が減少するため、出力電圧Ｖｏｕｔが低くなる。これを利用し、出力電圧Ｖｏｕｔが高くなるとデューティー比を減少させ、出力電圧Ｖｏｕｔが低くなるとデューティー比を増加させることによって、定電圧の供給が可能となる。
【００２８】
制御回路Ｃｔｒｌは、基本的には、Ｈｉ信号が入力されている期間でスイッチング素子Ｍ１をオン状態にすると共にスイッチング素子Ｍ２をオフ状態とし、Ｌｏ信号が入力されている期間でスイッチング素子Ｍ１をオフ状態にすると共にスイッチング素子Ｍ２をオン状態とする。なお、スイッチング素子Ｍ１、Ｍ２が同時にオン状態となることにより生じる貫通電流を防止するために、スイッチング素子Ｍ２がオン状態とされるタイミングはスイッチング素子Ｍ１がオフ状態とされるタイミングよりも若干遅くなるように制御され、スイッチング素子Ｍ２がオフ状態とされるタイミングはスイッチング素子Ｍ１がオン状態とされるタイミングよりも若干早くなるように制御されている。これによって、装置の破損等を防止することができる。
【００２９】
また、制御回路Ｃｔｒｌは、所定周期毎に、スイッチング素子Ｍ１及びＭ２が共にオフ状態となるように制御する。図２は、ＰＷＭ信号の基準となる基準クロック、ＰＷＭ信号、同期整流オフ信号、スイッチング素子Ｍ１、Ｍ２の状態の時間変化を示すタイミングチャートである。なお、本図においては、後述する逆流電流の検出時におけるスイッチング素子Ｍ２の駆動抑制制御は反映されていない。
【００３０】
同期整流オフ信号は、ＰＷＭ信号に拘わらずスイッチング素子Ｍ２をオフの状態とする（同期整流をオフにする）ための指示信号であり、制御回路Ｃｔｒｌ内部のカウンター回路等により生成される。以下、４周期（ＰＷＭ信号がＨｉ状態からＬｏ状態となり、次にＨｉ状態となるまでの間を１周期と称する）毎に、同期整流オフ信号が生成されるものとする。なお、４周期とはあくまで例示であり、本発明はこれに何ら限定されない。スイッチング素子Ｍ２は、本来ＰＷＭ信号がＬｏ状態のときにオン状態となるように制御されるが、同期整流オフ信号がＨｉ状態である期間には、ＰＷＭ信号に拘わらずオフ状態に維持される。
【００３１】
そして、制御回路Ｃｔｒｌは、スイッチング素子Ｍ１及びＭ２が共にオフ状態となった期間におけるコンパレータＣＰの出力に基づいて、負荷側から電源Ｂ側に流れる逆流電流を検出する。図３は、係る同期整流オフ時における、高負荷時と低負荷時（逆流電流が生じうる）のそれぞれの、スイッチング素子Ｍ１、Ｍ２の状態、コイルＬを流れる電流ＩＬ、コイルＬの出力側電位ＶＸの時間変化を示すタイミングチャートである。図示する如く、低負荷時において同期整流がオフにされると、まず、係る期間における逆流電流が防止される。
【００３２】
更に、同期整流がオフにされると、コイルＬの出力側電位ＶＸの立ち下がりが高負荷時に比して早くなり、あるタイミングにおいては、コンパレータＣＰの出力が高負荷時にはオン信号となるが、低負荷時にはオフ信号となる。図３に示す如く、係るタイミングは、スイッチング素子Ｍ１がオン状態とされる若干前のタイミングである。
【００３３】
制御回路Ｃｔｒｌは、係る現象を利用して、スイッチング素子Ｍ１がオン状態とされるタイミングを基準として逆流電流が生じているか否かを検出する。より具体的には、スイッチング素子Ｍ１がオン状態とされるタイミングの所定時間前（例えば１／１０周期前程度）を検出タイミングとして予め設定しておき、この検出タイミングにおいてコンパレータＣＰの出力がオン信号であれば逆流電流は生じておらず、オフ信号であれば逆流電流が生じていると判定する。
【００３４】
また、制御回路Ｃｔｒｌは、逆流電流が生じていると判定した際には、当該回を含む所定周期（同期整流オフ信号の出力周期と同期してもよいし、異なっても構わない）の間は、同期整流をオフにするようにスイッチング素子Ｍ２を制御する。所定周期が４周期とすると、逆流電流が生じていると判定した周期を含む４周期の間は、スイッチング素子Ｍ２をオフ状態に維持する。
【００３５】
図４は、係る制御を実行するためのフローチャートである。本フローは、同期整流型ＤＣ−ＤＣコンバータ１が作動している間、繰り返し実行される。
【００３６】
まず、カウンター値ｎを初期値である値１に設定し、同期整流フラグを値０に設定する（Ｓ１００）。同期整流フラグは、制御回路Ｃｔｒｌ内のレジスタ等に設定される制御フラグである。
【００３７】
次に、スイッチング素子Ｍ１がオン状態とされるタイミング（Ｍ１の立ち上がりタイミング）まで待機する（Ｓ１０２）。
【００３８】
スイッチング素子Ｍ１がオン状態とされるタイミングに至ると、カウンター値ｎが値１であるか否かを判定する（Ｓ１０４）。
【００３９】
カウンター値が値１である場合、当該周期の同期整流をオフにする（Ｓ１０６）。すなわち、当該周期はスイッチング素子Ｍ２をオフ状態に維持する。ここでは、前述した同期整流オフ信号が、カウンター回路等によって生成されている。
【００４０】
そして、上記説明した検出タイミングにおいて、コンパレータＣＰの出力がオフ信号であるか否かを判定する（Ｓ１０８）。
【００４１】
検出タイミングにおいて、コンパレータＣＰの出力がオフ信号である場合には、同期整流フラグを値１とし（Ｓ１１０）、カウンター値を値１増加させる（Ｓ１１２）。一方、検出タイミングにおいて、コンパレータＣＰの出力がオン信号である場合には、単にカウンター値を値１増加させる（Ｓ１１２）。
【００４２】
Ｓ１０４〜Ｓ１１２の処理を実行すると、Ｓ１０２に戻る。次にスイッチング素子Ｍ１がオン状態とされるタイミングに至ると、Ｓ１０４においてカウンター値が値１でないと判定されるため、Ｓ１１４に進む。
【００４３】
Ｓ１１４では、同期整流オフフラグが値１であるか否かを判定する。同期整流オフフラグが値１であると判定された場合には、当該周期の同期整流をオフにすると共にカウンター値を値１増加させる（Ｓ１１６）。すなわち、当該周期はスイッチング素子Ｍ２をオフ状態に維持する。
【００４４】
一方、同期整流オフフラグが値１でないと判定された場合には、当該周期の同期整流をオンにすると共にカウンター値を値１増加させる（Ｓ１１８）すなわち、当該周期はスイッチング素子Ｍ２をスイッチング素子Ｍ１と逆位相でオン状態とする。
【００４５】
Ｓ１１６又はＳ１１８の処理を実行すると、カウンター値が値４であるか否かを判定する（Ｓ１２０）。カウンター値が値４でないと判定された場合はＳ１０２に戻る。
【００４６】
カウンター値が値４であると判定された場合は本フローの１ルーチンを終了する。その後は、再度Ｓ１００から順に処理が実行される。
【００４７】
従って、同期整流が必ずオフにされる１周期目から４周期が終了すると、同期整流フラグが値ゼロに設定される（Ｓ１００）。次の４周期では、１周期目に逆流電流が検出されなければ同期整流はオンにされることとなる。
【００４８】
図５は、係る制御を反映させた、ＰＷＭ信号の基準となる基準クロック、ＰＷＭ信号、同期整流オフ信号、スイッチング素子Ｍ１、Ｍ２の状態の時間変化を示すタイミングチャートである。図示する如く、同期整流オフ信号が出力された周期において逆流電流が生じていると判定された場合、以降の３周期の間、同期整流がオフにされ、スイッチング素子Ｍ２の駆動が抑制される。この結果、逆流電流によって生じる変換効率の低下を防止することができる。そして、同期整流型ＤＣ−ＤＣコンバータ１の出力が、低負荷時に適した低出力に変更されることとなる。
【００４９】
一方、同期整流オフ信号が出力された周期において逆流電流が生じていないと判定された場合、以降の３周期の間、同期整流がオンにされ、スイッチング素子Ｍ２がスイッチング素子Ｍ１と逆位相で駆動される。
【００５０】
また、本実施例の同期整流型ＤＣ−ＤＣコンバータ１では、スイッチング素子Ｍ１又はＭ２の両端電圧を測定して逆流電流を検出しているのではなく、コイルＬの出力側電位ＶＸを基準電位と比較して逆流電流を検出しているため、コンパレータＣＰを高精度なものとする必要性が小さい。コイルＬの出力側電位ＶＸと基準電位との差は、スイッチング素子Ｍ１又はＭ２の両端電圧に比して変動が大きいからである。
【００５１】
従って、より容易に逆流電流を検出することができ、コンパレータＣＰを高精度なものとする必要性が小さいため、回路規模や重量の増大を抑制することができる。
【００５２】
そして、逆流電流によるコイルＬの出力側電位ＶＸの変化は、同期整流オフ時に顕著に表れる。従って、係る効果は、本実施例の同期整流型ＤＣ−ＤＣコンバータ１の如く、周期的にスイッチング素子Ｍ１とＭ２を共にオフ状態とする構成によって実現されるのである。
【００５３】
本実施例の同期整流型ＤＣ−ＤＣコンバータ１によれば、より容易に逆流電流を検出することができる。そして、逆流電流を検出した場合にスイッチング素子Ｍ２の駆動を抑制し、逆流電流によって生じる変換効率の低下を防止することができる。
【００５４】
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【００５５】
本発明は、自動車製造業や自動車部品製造業等に利用可能である。
【符号の説明】
【００５６】
１  同期整流型ＤＣ−ＤＣコンバータ
Ｂ  電源
ＣＰ  コンパレータ
Ｃｔｒｌ  制御回路
Ｌ  コイル
Ｍ１、Ｍ２  スイッチング素子
【図１】
2010193547.tif 000003
【図２】
2010193547.tif 000004
【図３】
2010193547.tif 000005
【図４】
2010193547.tif 000006
【図５】
2010193547.tif 000007
【図６】
2010193547.tif 000008
【図７】
2010193547.tif 000009