(57)【要約】【課題】正確にリーク電流を計測可能な表示装置、および検査装置を提供する。【解決手段】液晶パネル１は、表示領域２の外周側に設けられるゲートダミー画素１４Ｄｇおよびソースダミー画素１４Ｄｓと、これらゲートダミー画素１４Ｄｇおよびソースダミー画素１４ＤｓのダミーＴＦＴ１３Ｄｇ，１３Ｄｓに接続されて、その導通状態の切り替えるテストスイッチ線３１と、複数のゲート線Ｇのうち、互いに隣接しないゲート線Ｇに設けられるダミー画素電極１２Ｄｇに接続されて、ゲート線Ｇを２相以上に分割するテストゲート線３２と、複数のソース線Ｓのうち、互いに隣接しないソース線Ｓに設けられるダミー画素電極１２Ｄｓに接続されて、ソース線Ｓを２相以上に分割するテストソース線３３と、テストゲート線３２、テストソース線３３、および前記テストスイッチ線３１を結線するテスト共通電極線３５と、を具備した。【選択図】図１
2010243643.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する駆動基板および対向基板と、これらの駆動基板および対向基板の間に封入される電気光学材料と、前記駆動基板に設けられるとともに、互いに直交する複数のソース線および複数のゲート線と、前記複数のソース線および前記複数のゲート線との交差部近傍に設けられ、前記ソース線に出力された電荷を前記電気光学材料に印加する複数の画素電極と、前記ゲート線に接続され、前記ソース線および前記画素電極の間の導通状態を切り替えるスイッチング素子と、を備えた表示装置であって、
前記ゲート線の一端側に設けられるとともに、前記ゲート線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ゲート線と前記ダミー画素電極とを接続して、これらの前記ゲート線と前記ダミー画素電極との間の導通状態を切り替えるゲートダミースイッチング素子を有するゲートダミー画素と、
前記ソース線の一端側に設けられるとともに、前記ソース線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ソース線と前記ダミー画素電極とを接続して、これらの前記ソース線と前記ダミー画素電極との間の導通状態を切り替えるソースダミースイッチング素子を有するソースダミー画素と、
前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に接続されて、導通状態の切り替えを制御する制御信号を前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に伝送するテストスイッチ線と、
複数のゲート線のうち、互いに隣接しない前記ゲート線に設けられる前記ゲートダミー画素の前記ダミー画素電極に接続されて、前記ゲート線を２相以上に分割する複数のテストゲート線と、
複数のソース線のうち、互いに隣接しない前記ソース線に設けられる前記ソースダミー画素の前記ダミー画素電極に接続されて、前記ソース線を２相以上に分割する複数のテストソース線と、
複数の前記テストゲート線、複数の前記テストソース線および前記テストスイッチ線を結線するテスト共通電極線と、
を具備したことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記テストゲート線、前記テストソース線、および前記テストスイッチ線は、静電保護素子を介して前記テスト共通電極線に接続される
ことを特徴とする表示装置。
【請求項３】
請求項１ないし請求項３のいずれかに記載の表示装置において、
複数の前記テストゲート線のそれぞれに接続されるテストゲート端子と、
複数の前記テストソース線のそれぞれに接続されるテストソース端子と、
前記テストスイッチ線に接続されるテストスイッチ端子と、
前記テスト共通線に接続される複数のテスト共通端子と、を備える端子部を備え、
前記端子部では、複数の前記テストゲート端子、複数の前記テストソース端子、および前記テストスイッチ端子が一直線に沿って配設されるとともに、これらの端子間に少なくとも１つ以上の前記テスト共通端子が配設される
ことを特徴とする表示装置。
【請求項４】
互いに対向する駆動基板および対向基板と、これらの駆動基板および対向基板の間に封入される電気光学材料と、前記駆動基板に設けられるとともに、互いに直交する複数のソース線および複数のゲート線と、前記複数のソース線および前記複数のゲート線との交差部近傍に設けられ、前記ソース線に出力された電荷を前記電気光学材料に印加する複数の画素電極と、前記ゲート線に接続され、前記ソース線および前記画素電極の間の導通状態を切り替えるスイッチング素子と、前記ゲート線の一端側に設けられるとともに、前記ゲート線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ゲート線と前記ダミー画素電極とを接続して、これらの前記ゲート線と前記ダミー画素電極との間の導通状態を切り替えるゲートダミースイッチング素子を有するゲートダミー画素と、前記ソース線の一端側に設けられるとともに、前記ソース線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ソース線と前記ダミー画素電極とを接続して、これらの前記ソース線と前記ダミー画素電極との間の導通状態を切り替えるソースダミースイッチング素子を有するソースダミー画素と、前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に接続されて、導通状態の切り替えを制御する制御信号を前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に伝送するテストスイッチ線と、複数のゲート線のうち、互いに隣接しない前記ゲート線に設けられる前記ゲートダミー画素の前記ダミー画素電極に接続されて、前記ゲート線を２相以上に分割する複数のテストゲート線と、複数のソース線のうち、互いに隣接しない前記ソース線に設けられる前記ソースダミー画素の前記ダミー画素電極に接続されて、前記ソース線を２相以上に分割する複数のテストソース線と、複数の前記テストゲート線、複数の前記テストソース線、および前記テストスイッチ線を結線するテスト共通電極線と、を備える表示装置において発生するリーク電流を検査する検査装置であって、
前記テストスイッチ線に前記制御信号を出力するテストスイッチ制御手段と、
前記テストゲート線および前記ソースゲート線に所定の駆動信号を出力するテスト駆動制御手段と、
前記テストゲート線および前記ソースゲート線のうち、検査対象となる線から出力される電流を計測する電流計測手段と、
前記テスト共通電極線を接地する接地手段と、
を具備したことを特徴とする検査装置。
【請求項５】
請求項４に記載の検査装置において、
前記表示装置は、複数の前記テストゲート線のそれぞれに接続されるテストゲート端子、複数の前記テストソース線のそれぞれに接続されるテストソース端子、前記テストスイッチ線に接続されるテストスイッチ端子、および前記テスト共通線に接続される複数のテスト共通端子、を備える端子部を備えるとともに、この端子部では、複数の前記テストゲート端子、複数の前記テストソース端子、および前記テストスイッチ端子が一直線に沿って配設されるとともに、これらの端子間に少なくとも１つ以上の前記テスト共通端子が配設され、
前記検査装置は、
前記テストスイッチ制御手段に接続されるとともに、前記テストスイッチ端子に接続可能な検査スイッチ端子と、
前記テストスイッチ制御手段および前記電流計測手段に接続されるとともに、前記テストゲート端子に接続可能な検査ゲート端子と、
前記テストスイッチ制御手段および前記電流計測手段に接続されるとともに、前記テストソース端子に接続可能な検査ソース端子と、
接地されるとともに、前記テスト共通端子に接続可能な接地端子と、
を有する検査端子部を有し、この検査端子部では、複数の前記検査ゲート端子、複数の前記検査ソース端子、および前記検査スイッチ端子が、前記端子部に対応して一直線に沿って配設されるとともに、これらの端子間に前記テスト共通端子に対応して前記接地端子が配設される
ことを特徴とする検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を表示させる表示装置、およびこの表示装置におけるリーク電流を検査する検査装置に関する。
【背景技術】
【０００２】
従来、液晶パネルなどの表示装置において、表示異常を検査する検査装置および検査方法が知られている（例えば、特許文献１参照）。
【０００３】
この特許文献１に記載のものは、複数のソース線およびゲート線が配線された液晶表示装置の検査装置に関するものである。この検査装置では、液晶表示装置の表示範囲の外部に、３本のソース側検査配線、２本のゲート側検査配線、検査用ゲート配線、および蓄積要領専用検査配線が引き出し形成され、これらの検査用配線に所定の電圧を印加することで、液晶表示装置における画素欠陥の検査を実施している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１５７０５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記特許文献１のような検査装置では、液晶表示装置の外側に各検査用配線を配線する必要がある。しかしながら、近年、液晶表示装置の高解像度化が進み、ソース線やゲート線の数もより多くなっている。したがって、これらのソース線やゲート線に対して、パネル検査端子である各検査用配線を接続するためには、専用の検査回路を設ける必要があり、構成が煩雑になるという問題がある。
一方、表示装置において、実際に画像を表示させる表示領域の周部に、静電保護用のダミー画素を設けた表示装置が知られている。この場合、このようなダミー画素の画素電極に検査用配線を接続し、ダミー画素から各ソース線や各ゲート線に信号を出力して表示装置におけるリーク電流を検査する表示装置、検査方法も考えられる。しかしながら、この検査用配線に接続される端子間に付着した異物や、これらの端子部に接続される静電対策用素子により正確にリーク電流が計測できない場合がある。
【０００６】
本発明では、上記のような問題に鑑みて、正確にリーク電流を計測可能な表示装置、および検査装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の表示装置は、互いに対向する駆動基板および対向基板と、これらの駆動基板および対向基板の間に封入される電気光学材料と、前記駆動基板に設けられるとともに、互いに直交する複数のソース線および複数のゲート線と、前記複数のソース線および前記複数のゲート線との交差部近傍に設けられ、前記ソース線に出力された電荷を前記電気光学材料に印加する複数の画素電極と、前記ゲート線に接続され、前記ソース線および前記画素電極の間の導通状態を切り替えるスイッチング素子と、を備えた表示装置であって、前記ゲート線の一端側に設けられるとともに、前記ゲート線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ゲート線と前記ダミー画素電極とを接続して、これらの前記ゲート線と前記ダミー画素電極との間の導通状態を切り替えるゲートダミースイッチング素子を有するゲートダミー画素と、前記ソース線の一端側に設けられるとともに、前記ソース線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ソース線と前記ダミー画素電極とを接続して、これらの前記ソース線と前記ダミー画素電極との間の導通状態を切り替えるソースダミースイッチング素子を有するソースダミー画素と、前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に接続されて、導通状態の切り替えを制御する制御信号を前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に伝送するテストスイッチ線と、複数のゲート線のうち、互いに隣接しない前記ゲート線に設けられる前記ゲートダミー画素の前記ダミー画素電極に接続されて、前記ゲート線を２相以上に分割する複数のテストゲート線と、複数のソース線のうち、互いに隣接しない前記ソース線に設けられる前記ソースダミー画素の前記ダミー画素電極に接続されて、前記ソース線を２相以上に分割する複数のテストソース線と、複数の前記テストゲート線、複数の前記テストソース線および前記テストスイッチ線を結線するテスト共通電極線と、を具備したことを特徴とする。
【０００８】
この発明によれば、表示装置の表示領域外に設けられる静電保護用のゲートダミー画素やソースダミー画素をリーク欠陥検出用の検査回路として利用する。すなわち、テストスイッチ線にオン信号を出力することで各ダミースイッチング素子を導通状態にし、所定のテストゲート線およびテストソース線に、順次テスト用の駆動電荷を出力することで、表示装置の各表示画素における表示欠陥検出を実施することができる。したがって、検査時において各ソース線や各ゲート線に対して、検査用配線やプローブを接続する必要がなく、より簡単な構成で、容易に表示装置の表示欠陥を検出することができる。
また、各ダミー画素からソース線やゲート線に駆動信号を伝達するテストゲート線、テストソース線、およびダミー画素を駆動制御するテストスイッチ線は、テスト共通電極線により接続されている。ここで、各ダミー画素を駆動させて、各ソース線や各ゲート線に対して、駆動信号を入力する場合、テストソース線、テストゲート線、およびテストスイッチ線がそれぞれ独立して設けられる構成としてもよいが、この場合、これらのテストソース線間、テストゲート線間、または、テストゲート線−テストソース線間など、検査用配線間でリーク電流が発生する場合がある。これに対して、上記発明では、テストゲート線やソースゲート線、テストスイッチ線などの各検査用配線をテスト共通電極線で結線している。このような構成の表示装置では、表示欠陥の検査時において、テスト共通電極線を接地するなどしてオフ電圧とすることで、検査用配線間で発生するリーク電流を除外することができる。したがって、不要なリーク電流を除去し、表示領域で発生するリーク電流のみを良好に検出することができるため、リーク欠陥検出を精度よく実施することができる。
【０００９】
本発明の表示装置では、前記テストゲート線、前記テストソース線および前記テストスイッチ線は、静電保護素子を介して前記テスト共通電極線に接続されることが好ましい。
【００１０】
ここで、静電保護素子としては、電位差が大きくなるにつれて高抵抗となる双方向トランジスターや、非線形抵抗素子を用いることができる。
この発明によれば、テストゲート線、テストソース線、およびテストスイッチ線などの検査用配線から他の検査用配線へ信号が入力される不都合を静電保護素子により防止できる。したがって、表示装置の表示領域におけるリーク欠陥検出時に、検査用配線間のリークをより確実に除外することができ、より精度の高いリーク欠陥検出処理を実施できる。
【００１１】
本発明の表示装置では、複数の前記テストゲート線のそれぞれに接続されるテストゲート端子と、複数の前記テストソース線のそれぞれに接続されるテストソース端子と、前記テストスイッチ線に接続されるテストスイッチ端子と、前記テスト共通線に接続される複数のテスト共通端子と、を備える端子部を備え、前記端子部では、複数の前記テストゲート端子、複数の前記テストソース端子、および前記テストスイッチ端子が一直線に沿って配設されるとともに、これらの端子間に少なくとも１つ以上の前記テスト共通端子が配設されることが好ましい。
【００１２】
この発明では、端子部では、各検査用配線に接続される端子間の間に、テスト共通端子が配設される。このような構成では、テスト共通端子を接地するなど、所定のオフ電圧とすることで、例えば端子間に亘って異物などが付着した場合でも、異物によるリークをテスト共通端子から逃がすことができる。したがって、より精度の高い表示領域のリーク欠陥検出を実施することができる。
【００１３】
本発明の検査装置は、互いに対向する駆動基板および対向基板と、これらの駆動基板および対向基板の間に封入される電気光学材料と、前記駆動基板に設けられるとともに、互いに直交する複数のソース線および複数のゲート線と、前記複数のソース線および前記複数のゲート線との交差部近傍に設けられ、前記ソース線に出力された電荷を前記電気光学材料に印加する複数の画素電極と、前記ゲート線に接続され、前記ソース線および前記画素電極の間の導通状態を切り替えるスイッチング素子と、前記ゲート線の一端側に設けられるとともに、前記ゲート線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ゲート線と前記ダミー画素電極とを接続して、これらの前記ゲート線と前記ダミー画素電極との間の導通状態を切り替えるゲートダミースイッチング素子を有するゲートダミー画素と、前記ソース線の一端側に設けられるとともに、前記ソース線からの電荷を前記電気光学材料に印加するダミー画素電極、および前記ソース線と前記ダミー画素電極とを接続して、これらの前記ソース線と前記ダミー画素電極との間の導通状態を切り替えるソースダミースイッチング素子を有するソースダミー画素と、前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に接続されて、導通状態の切り替えを制御する制御信号を前記ゲートダミースイッチング素子および前記ソースダミースイッチング素子に伝送するテストスイッチ線と、複数のゲート線のうち、互いに隣接しない前記ゲート線に設けられる前記ゲートダミー画素の前記ダミー画素電極に接続されて、前記ゲート線を２相以上に分割する複数のテストゲート線と、複数のソース線のうち、互いに隣接しない前記ソース線に設けられる前記ソースダミー画素の前記ダミー画素電極に接続されて、前記ソース線を２相以上に分割する複数のテストソース線と、複数の前記テストゲート線、複数の前記テストソース線、および前記テストスイッチ線を結線するテスト共通電極線と、を備える表示装置において発生するリーク電流を検査する検査装置であって、前記テストスイッチ線に前記制御信号を出力するテストスイッチ制御手段と、前記テストゲート線および前記ソースゲート線に所定の駆動信号を出力するテスト駆動制御手段と、前記テストゲート線および前記ソースゲート線のうち、検査対象となる線から出力される電流を計測する電流計測手段と、前記テスト共通電極線を接地する接地手段と、を具備したことを特徴とする。
【００１４】
この発明は、上述したような表示装置に対する検査装置の発明であり、テストスイッチ制御手段により、ゲートダミースイッチング素子およびソースダミースイッチング素子のオン／オフを制御し、テスト駆動制御手段により所定のテストソース線および所定のテストゲート線にリーク電流検出用のテスト駆動信号を出力する。そして、電流計測手段により、リーク電流を検出して、リーク欠陥の有無を調べる。この時、接地手段によりテスト共通電極線が接地されるため、上述した表示装置の発明と同様に、テストゲート線間やテストソース線間、またはテストゲート線およびテストソース線間などの検査用配線間におけるリーク電流を除外することができ、表示装置の表示領域におけるリーク欠陥のみを良好に検出することができる。
【００１５】
また、本発明の検査装置では、前記表示装置は、複数の前記テストゲート線のそれぞれに接続されるテストゲート端子、複数の前記テストソース線のそれぞれに接続されるテストソース端子、前記テストスイッチ線に接続されるテストスイッチ端子、および前記テスト共通線に接続される複数のテスト共通端子、を備える端子部を備えるとともに、この端子部では、複数の前記テストゲート端子、複数の前記テストソース端子、および前記テストスイッチ端子が一直線に沿って配設されるとともに、これらの端子間に少なくとも１つ以上の前記テスト共通端子が配設され、前記検査装置は、前記テストスイッチ制御手段に接続されるとともに、前記テストスイッチ端子に接続可能な検査スイッチ端子と、前記テストスイッチ制御手段および前記電流計測手段に接続されるとともに、前記テストゲート端子に接続可能な検査ゲート端子と、前記テストスイッチ制御手段および前記電流計測手段に接続されるとともに、前記テストソース端子に接続可能な検査ソース端子と、接地されるとともに、前記テスト共通端子に接続可能な接地端子と、を有する検査端子部を有し、この検査端子部では、複数の前記検査ゲート端子、複数の前記検査ソース端子、および前記検査スイッチ端子が、前記端子部に対応して一直線に沿って配設されるとともに、これらの端子間に前記テスト共通端子に対応して前記接地端子が配設されることが好ましい。
【００１６】
この発明によれば、表示装置の端子部のテストゲート端子、テストソース端子、テストスイッチ端子、およびテスト共通端子に対応して、検査装置の検査端子部に検査ゲート端子、検査ソース端子、検査スイッチ端子、および接地端子が設けられている。また、上記したように、端子部では、各検査用配線に接続される端子間に、テスト共通端子が配設されており、これに対応して検査端子部では、接地端子が他の端子間の間に配設されている。したがって、表示装置に検査時において、端子部を検査端子部に接続することで、端子間に接地端子に接続されるテスト共通端子が設けられることになり、例えば端子部にゴミなどの異物が付着している場合でも、これらの異物によるリーク電流を除外することができ、精度よく表示装置のリーク欠陥検出を実施することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る実施の形態の液晶パネルの回路構成を示す図である。
【図２】リングトランジスター回路などに配設されるリングトランジスターの電気特性を示す図である。
【図３】液晶パネルの端子部、および端子部に対応した検査装置の検査端子部の概略構成を示す図である。
【図４】本発明に係る実施の形態の検査装置の概略構成を示す図である。
【図５】液晶パネルのリーク欠陥検出処理におけるフローチャートである。
【図６】液晶パネルのリーク欠陥検出処理における各種信号の出力タイミングを示すタイミングチャートである。
【図７】従来の液晶パネルおよび本実施の形態の液晶パネルにおいて、リーク欠陥検出処理時に用いられる端子、液晶パネルをモジュールに組み込んだ際に画像を表示させるために用いる端子を比較する図である。
【図８】端子部にテスト共通端子が設けられない液晶パネルに異物が付着した例を示す図である。
【図９】図８において異物付着部における電気特性検出モデルである。
【図１０】本実施の形態の端子部に異物が付着した例を示す図である。
【図１１】図１０において、異物付着部における電気特性検出モデルである。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態に係る表示装置としての液晶パネル、および液晶パネルを検査する検査装置について、図面に基づいて説明する。
図１は、本発明の実施の形態に係る液晶パネルの回路構成を示す図である。
【００１９】
〔液晶パネルの構成〕
図１において、１は、表示装置としての液晶パネル（液晶ＴＦＴ（Thin Film Transistor）パネル）であり、この液晶パネル１は、基本色として例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を混色してカラー画像を表示させる装置である。なお、本実施の形態では、電気光学材料である液晶としてアモルファスシリコンが用いられるアモルファスＴＦＴパネルを例示するが、例えば、ＬＴＰＳ-ＴＦＴパネル（Low-Temperature Poly-Silicon TFT：低温ポリシリコンTFT液晶パネル)、ＨＴＰＳ-ＴＦＴパネル（High Temperature Poly-Sillicon TFT：高温ポリシリコンTFT液晶パネル）など、液晶としてポリシリコンが用いられるＴＦＴであってもよい。また、表示装置として液晶パネル１を例示したが、これに限定されず、例えば電気光学材料としてジアミンやアントラセンなどの有機物が採用されたＯＬＥＤパネル（Organic Light Emitting Diode：有機ＥＬ）などの表示装置にも利用できる。
【００２０】
この液晶パネル１は、詳細な図面は省略するが、筐体内に対向配置された一対の透明基板（駆動基板および対向基板）と、これらの透明基板間を複数の領域に分割するスペーサと、を備え、これらの一対の透明基板およびスペーサにて囲われる領域に画素（表示画素１１およびダミー画素１４）が形成されている。ここで、液晶パネル１では、列方向に沿って単一の基本色（Ｒ、Ｇ、Ｂ）を発色する表示画素１１が配列され、行方向に沿ってこれらの表示画素１１がＲ，Ｇ，Ｂの配列順で繰り返し配列されている。そして、この液晶パネル１は、画像を表示させる表示領域２、この表示領域２の外周部に形成されるリングトランジスター回路３、ゲートダミー領域４Ａ、およびソースダミー領域４Ｂを備えている。
【００２１】
駆動基板には、互いに直交する複数のゲート線Ｇおよびソース線Ｓが配設されている。
【００２２】
各ゲート線Ｇは、表示領域２の各表示画素１１の例えば水平方向（行方向）に略沿って配線されている。これらのゲート線Ｇは、ゲートダミー領域４Ａ側の一端部に、ゲート端子２１を備えており、これらのゲート端子２１は、液晶パネル１を例えば液晶テレビジョンやプロジェクターなどのモジュールに組み込んだ際、液晶パネル１を駆動するドライバーに設けられるゲート電極に接続される。
また、各ゲート線Ｇのゲート端子が設けられる一端側とは反対側のリングトランジスター回路３に位置する他端側には、リングトランジスター２５が接続されている。そして、各ゲート線Ｇは、このリングトランジスター２５を介して共通ゲート線２２に接続されている。すなわち、全ゲート線Ｇは、他端側において共通ゲート線２２により結線されている。この共通ゲート線２２は、リングトランジスター２５を介して、対向基板に設けられる対向電極Ｖｃｏｍを有する共通電極線２６に接続される。
なお、本実施の形態では、ゲート端子２１が液晶パネル１の一端側に形成される構成を例示するが、これに限定されず、例えば液晶パネル１の水平方向両端部にゲート端子２１が設けられる構成としてもよい。この場合、ゲート端子２１が左側に配置されるゲート線Ｇとゲート端子２１が右側に配置されるゲート線とが交互に配設される構成としてもよく、ゲート端子２１が左側に配置されるゲート線Ｇ同士、ゲート端子２１が右側に配置されるゲート線Ｇ同士をそれぞれ上下に分割して配設する構成としてもよい。
【００２３】
各ソース線Ｓは、表示領域２の各表示画素の縦方向（列方向）に略沿って配線されている。ここで、列方向に略沿って赤色の基本色の表示画素１１を接続するソース線Ｓを赤色ソース線Ｓｒ、緑色の基本色の表示画素１１を接続するソース線Ｓを緑色ソース線Ｓｇ、青色の基本色の表示画素１１を接続するソース線Ｓを青色ソース線Ｓｂと称する。
また、各ソース線Ｓは、ソースダミー領域４Ｂ側の一端部に、ソース端子２３を備えており、これらのソース端子２３は、液晶パネル１を例えば液晶テレビジョンやプロジェクターなどのモジュールに組み込んだ際、液晶パネル１を駆動するドライバーに設けられるソース電極に接続される。
また、各ソース線Ｓのソース端子が設けられる一端側とは反対側のリングトランジスター回路３に位置する他端側には、ゲート線Ｇと同様に、リングトランジスター２５が接続されている。そして、各ソース線Ｓは、このリングトランジスター２５を介して共通ソース線２４に接続され、この共通ソース線２４は、リングトランジスター２５を介して、対向基板に設けられる対向電極Ｖｃｏｍに接続される。
【００２４】
ここで、リングトランジスター回路３などに配設されるリングトランジスター２５の電気特性を示す図を図２に示す。図２において、リングＴｒとはリングトランジスターの略である。このリングトランジスター２５は、図２に示すように、このリングトランジスター２５を挟む接続部の電位差が大きいほど電流を通過させ、電位差が小さい場合には、電流をほぼ通過させない特性がある。従って、液晶パネル１をモジュールに組み込んだ際に、表示領域２内のゲート線Ｇやソース線Ｓに信号を入力していない状態で、共通ゲート線２２や共通ソース線２４から電流が逆流することがない。
また、これらのリングトランジスター２５は、回路に発生する静電気を除去して静電保護処理をするとともに、ゲート線Ｇやソース線Ｓを流れる電流量を一定に維持する。これにより、ゲート線Ｇやソース線Ｓへの過度の電流通過が抑えられ、消費電力の低減が可能となる。
【００２５】
そして、液晶パネル１の表示領域２では、ゲート線Ｇおよびソース線Ｓの各交差部近傍に、表示画素１１を構成する電気光学材料としての液晶が封入される液晶セルＣｍａｉｎに電圧を印加する画素電極１２が形成されている。これらの画素電極１２は、例えばＩＴＯ（Idium Tin Oxide）膜などにより形成されている。
また、駆動基板には、それぞれのソース線Ｓと、それぞれの画素電極１２とを接続し、ゲート線Ｇに出力された電圧に応じて画素電極１２への電圧の印加状態を切り替えるスイッチング素子としてのＴＦＴ（Thin Film Transistor）１３が設けられている。これらＴＦＴ１３は、ゲート線Ｇに接続されるゲートと、ソース線Ｓに接続されるソースと、画素電極１２に接続されるドレインＤとを備えている。
【００２６】
そして、ＴＦＴ１３は、ゲートにゲート線Ｇを介して、液晶パネル１を駆動する図示しないドライバーからゲート駆動信号であるオン電圧（例えば＋１５Ｖ）が印加されると、オン状態（ソース−ドレインＤ間がローインピーダンスの状態）となり、ソース−ドレインＤ間の電流の導通が許容される。この状態では、ソース線Ｓを介して、ドライバーや検査装置から映像信号がソースに印加されると、この映像信号に係る電荷がソース−ドレインＤ間を導通し、ドレインＤに接続される画素電極１２に印加される。
一方、ゲートにゲート線Ｇを介してドライバーからゲート駆動信号であるオフ電圧（例えば−１０Ｖ）が印加されると、ＴＦＴ１３はオフ状態（ソース−ドレインＤ間がハイインピーダンスの状態）となり、ソース−ドレインＤ間の電流の導通が規制される。したがって、ソースに接続されたソース線Ｓに映像信号に係る電荷が印加されたとしても、電流がソース−ドレインＤ間を導通せず、画素電極１２への電荷の印加が規制される。
【００２７】
画素電極１２は、液晶セルＣｍａｉｎに接続されるとともに、保持キャパシターＣｋ０に接続されている。この保持キャパシターＣｋ０は、液晶パネル１の駆動に必要な電圧の振幅を低く抑え、液晶パネル１の省電力化およびフリッカ防止を図るためのものである。これら液晶セルＣｍａｉｎおよび保持キャパシターＣｋ０は、画素電極１２だけでなく、対向基板の対向電極に接続されている。そして、これらの液晶セルＣｍａｉｎおよび保持キャパシターＣｋ０には、ソース線ＳからＴＦＴ１３を介して画素電極１２に印加された電圧と、対向電極に印加された電圧との電位差に相当する電荷が書き込まれ、保持される。
【００２８】
そして、前記した各表示画素１１は、ＴＦＴ１３、画素電極１２、液晶セルＣｍａｉｎおよび保持キャパシターＣｋ０により構成され、これら全ての表示画素１１により液晶パネル１の表示領域２が構成されている。
【００２９】
また、液晶パネル１のゲートダミー領域４Ａには、各ゲート線Ｇの一端側にゲートダミー画素１４Ｄｇが形成され、液晶パネル１のソースダミー領域４Ｂには、各ソース線Ｓの一端側にソースダミー画素１４Ｄｓが形成されている。
【００３０】
ゲートダミー画素１４Ｄｇは、液晶セルＣｍａｉｎと、液晶セルＣｍａｉｎに電荷を印加するダミー画素電極１２Ｄｇと、ゲート線Ｇおよびダミー画素電極１２Ｄｇを接続するゲートダミースイッチング素子としてのゲートダミーＴＦＴ１３Ｄｇが設けられている。これらゲートダミーＴＦＴ１３Ｄｇは、ソースにゲート線Ｇが接続され、ドレインＤにダミー画素電極１２Ｄｇが接続され、ゲートに後述するテストスイッチ線３１が接続されている。
【００３１】
また、ゲートダミー領域４Ａでは、複数のゲート線Ｇを互いに隣り合わないゲート線Ｇ同士で複数相（本実施の形態では２相）に分割し、テストゲート線３２で結線されている。具体的には、テストゲート線３２は、互いに隣り合わないゲート線ＧにゲートダミーＴＦＴ１３Ｄｇを介して接続されるダミー画素電極１２Ｄｇ同士を結線する。例えば、奇数番目に配列されるゲート線Ｇ（Ｇ１，Ｇ３，Ｇ５…Ｇ（２ｎ＋１））のダミー画素電極１２Ｄｇ同士を、１つのテストゲート線３２で結線し、偶数番目に配列されるゲート線Ｇ（Ｇ２，Ｇ４，Ｇ６…Ｇ（２ｎ））のダミー画素電極１２Ｄｇ同士を、他のテストゲート線３２で結線する。また、これらのテストゲート線３２は、テストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）を備えており、液晶パネル１における表示欠陥の検査時において、このテストゲート端子Ｔｇに所定のテスト電圧が印加される。
【００３２】
また、各テストゲート線３２は、テストゲート端子Ｔｇが形成される一端側とは反対となる他端側が、後述するテスト共通電極線３５により結線されている。また、各テストゲート線３２は、リングトランジスター２５を介して、テスト共通電極線３５に接続されている。これにより、例えばテストゲート端子Ｔｇ２に接続されるテストゲート線３２に入力された駆動信号がテスト共通電極線３５を介してテストゲート端子Ｔｇ１に接続されるテストゲート線３２に入る不都合が回避される。
【００３３】
ソースダミー画素１４Ｄｓは、ゲートダミー画素１４Ｄｇと略同様に、液晶セルＣｍａｉｎと、液晶セルＣｍａｉｎに電荷を印加するダミー画素電極１２Ｄｓと、ソース線Ｓおよびダミー画素電極１２Ｄｓを接続するソースダミースイッチング素子としてのソースダミーＴＦＴ１３Ｄｓが設けられている。これらソースダミーＴＦＴ１３Ｄｓは、ソースにソース線Ｓが接続され、ドレインにダミー画素電極１２Ｄｓが接続され、ゲートに後述するテストスイッチ線３１が接続されている。また、ソースダミー画素１４Ｄｓは、ソース線Ｓの一端側に、複数段（例えば、本実施の形態では３段）設けられている。
【００３４】
また、ソースダミー領域４Ｂでは、複数のソース線Ｓが互いにに隣り合わないソース線Ｓ同士で分割され、テストソース線３３で結線される。具体的には、テストソース線３３は、互いに隣り合わないソース線ＳのソースダミーＴＦＴ１３Ｄｓのドレインに接続されるダミー画素電極１２Ｄｓ同士を結線する。この時、表示領域２に最も近い１段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓのうち、赤色ソース線Ｓｒに接続されるダミー画素電極１２Ｄｓ同士を赤色テストソース線３３ｒにより接続し、緑色ソース線Ｓｇに接続されるダミー画素電極１２Ｄｓ同士を緑色テストソース線３３ｇにより接続し、青色ソース線Ｓｂに接続されるダミー画素電極１２Ｄｓ同士を青色テストソース線３３ｂにより接続している。
なお、例えば赤色ソース線Ｓｒに接続されるソースダミー画素１４Ｄｓのうち、表示領域２に最も近い１段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓ同士を、赤色テストソース線３３ｒで結線し、緑色ソース線Ｓｇに接続されるソースダミー画素１４Ｄｓのうち、表示領域２から２番目に近い２段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓ同士を、緑色テストソース線３３ｇで結線し、青色ソース線Ｓｂに接続されるソースダミー画素１４Ｄｓのうち、表示領域２に最も遠い３段目のソースダミー画素１４Ｄｓのダミー画素電極１２Ｄｓ同士を、青色テストソース線３３ｂで結線する構成などとしてもよい。また、本実施の形態では、各ソース線Ｓを３相に分割する構成としたが、例えば２相や４相以上に分割する構成としてもよい。
これらのテストソース線３３は、テストソース端子Ｔｓ（Ｔｓｒ，Ｔｓｇ，Ｔｓｂ）を備えており、液晶パネル１における表示欠陥の検査時において、このテストソース端子Ｔｓに所定のテスト電圧が印加される。
【００３５】
また、各テストソース線３３は、テストゲート線３２と同様に、テストソース端子Ｔｓが形成される一端側とは反対となる他端側が、後述するテスト共通電極線３５により結線されている。また、各テストソース線３３は、リングトランジスター２５を介して、テスト共通電極線３５に接続されている。これにより、例えばテストソース線３３ｒに入力される駆動信号がテスト共通電極線３５を介してテストソース線３３ｇ，３３ｂに入る不都合が回避される。
【００３６】
各ゲートダミーＴＦＴ１３Ｄｇ、各ソースダミーＴＦＴ１３Ｄｓのゲートに接続されるテストスイッチ線３１は、図１に示すように、一端部にテストスイッチ端子Ｔｅｎｂが設けられており、パネル検査時において、このテストスイッチ端子Ｔｅｎｂから、各ダミーＴＦＴ１３Ｄｇ，１３Ｄｓのスイッチングを制御する制御信号、すなわちソース−ドレインＤ間が導通可能な状態にするオン電圧、またはソース−ドレインＤ間が非導通な状態にするオフ電圧が出力される。
【００３７】
また、このテストスイッチ線３１は、リングトランジスター２５を介して、共通ゲート線２２およびテスト共通電極線３５に接続されている。これにより、液晶パネル１をモジュールに組み込んだ際に、テストスイッチ端子Ｔｅｎｂにオフ電圧を印加する構成が不要となる。つまり、液晶パネル１をモジュールに組み込んで液晶パネル１を駆動させる際には、複数のゲート線Ｇのうち、いずれか１本にオン電圧（＋１５Ｖ）を印加し、その他のゲート線Ｇにオフ電圧（−１０Ｖ）を印加することで、オン電圧が印加されるゲート線Ｇ上の所定表示画素１１の液晶セルＣｍａｉｎに電荷を充電する。そして、各ゲート線Ｇに対して順次オン電圧を印加していくことで、各表示画素１１を順次充電され、映像信号に応じた画像が表示領域２上に表示される。ここで、液晶パネル１内には、例えばＱＶＧＡ（Quarter Video Graphics Array）の解像度（３２０×２４０ピクセル）の場合であっても、２４０本のゲート線Ｇと、９６０本のソース線Ｓが配置されることになる。したがって、２４０本のゲート線Ｇのうち、いずれか１本が＋１５Ｖのオン電圧を印加された場合でも、他のゲート線Ｇに−１０Ｖのオフ電圧が印加されるため、共通ゲート線２２もオフ電圧である「−１０Ｖ」の電位となる。ここで、テストスイッチ線３１は、この共通ゲート線２２に接続されているため、このテストスイッチ線３１の電位も「−１０Ｖ」となり、テストスイッチ端子Ｔｅｎｂがオープンの状態であった場合でも、各ダミーＴＦＴ１３Ｄｇ，１３Ｄｓにはオフ電圧が印加され、ソース−ドレインＤ間が非導通となるオフ状態となる。
また、テストスイッチ端子Ｔｅｎｂに入力される制御信号がテスト共通電極線３５を介して、テストゲート線３２やテストソース線３３に入力される不都合も回避される。
【００３８】
テスト共通電極線３５は、前述したように、リングトランジスター２５を介してテストゲート線３２、テストソース線３３、テストスイッチ線３１に接続され、一端部がテスト共通端子Ｔｃｏｍに接続される。このテスト共通電極線３５は、液晶パネル１のリーク電流検査時において接地されることで、ＧＮＤ電位が維持される。これにより、各検査用配線（テストゲート線３２、テストソース線３３、テストスイッチ線３１）がテスト共通電極線３５を介した信号の送受信が不可能となり、検査用配線間のリーク電流を防止する。
【００３９】
次に、液晶パネル１の各検査用配線に接続される端子が配設される端子部４０について、図３に基づいて説明する。図３は、液晶パネル１の端子部４０、および端子部４０に対応した検査装置１００の検査端子部１１０の概略構成を示す図である。
端子部４０は、液晶パネル１のリーク欠陥検出を実施する際に、後述する検査装置１００に接続される部分であり、テストスイッチ端子Ｔｅｎｂ、テストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）、テストソース端子Ｔｓ（Ｔｓｒ，Ｔｓｇ，Ｔｓｂ）、共通電極端子Ｖｃｏｍ、およびテスト共通端子Ｔｃｏｍが一直線上に沿って所定間隔で配置される。ここで、テスト共通端子Ｔｃｏｍは、図１において１つのテスト共通端子Ｔｃｏｍのみ示すが、実際には、図３に示すように、複数に分割されて形成され、これらの分割されたテスト共通端子Ｔｃｏｍがそれぞれ他の端子間に配設される。そして、液晶パネル１のリーク欠陥時にこれらのテスト共通端子Ｔｃｏｍが接地されることで、各検査端子間にグラウンド電位部が設けられるため、例えば導電性の異物などが端子部に付着し、検査端子から異物に電流が流れた場合でも、テスト共通端子Ｔｃｏｍに逃がすことが可能となる。
【００４０】
〔検査装置の構成〕
次に上述したような液晶パネル１の表示画素１１を検査する検査装置について説明する。
図４は、液晶パネル１を検査する検査装置の概略構成を示す図である。
図４において、検査装置１００は、液晶パネル１の端子部４０を接続可能な検査端子部１１０と、液晶パネル１の検査を実施する検査制御部１２０と、テスト共通端子Ｔｃｏｍを接地する接地手段である接地回路１３０を備えている。
【００４１】
検査端子部１１０は、図３に示すように、液晶パネル１の端子部４０に対応した端子、すなわち、テストスイッチ端子Ｔｅｎｂに対応する検査スイッチ端子ＣＴｅｎｂ、テストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）に対応する検査ゲート端子ＣＴｇ（ＣＴｇ１、ＣＴｇ２）、テストソース端子Ｔｓ（Ｔｓｒ、Ｔｓｇ，Ｔｓｂ）に対応する検査ソース端子ＣＴｓ（ＣＴｓｒ、ＣＴｓｇ、ＣＴｓｂ）、共通電極端子Ｖｃｏｍに対応する検査共通電極端子ＣＶｃｏｍ、およびテスト共通端子Ｔｃｏｍに対応する接地端子ＣＴｃｏｍを備え、一直線上に沿って配設されている。すなわち、複数の接地端子ＣＴｃｏｍは、他の端子ＣＴｅｎｂ，Ｃｔｇ，Ｃｔｓ，Ｃｖｃｏｍ間にそれぞれ配設されている。
接地端子ＣＴｃｏｍは、接地回路１３０により接地されることで、各テスト共通端子Ｔｃｏｍを接地する。
【００４２】
検査制御部１２０は、図４に示すように、テストスイッチ制御手段１２１と、テスト駆動制御手段１２２と、電流計測手段１２３とを有している。
【００４３】
テストスイッチ制御手段１２１は、検査端子部１１０の検査スイッチ端子ＣＴｅｎｂに接続され、各ダミーＴＦＴ１３Ｄｇ，１３Ｄｓの駆動状態を切り替えるための制御信号を出力する。
テスト駆動制御手段１２２は、検査ゲート端子ＣＴｇおよび検査ソース端子ＣＴｓに接続され、順次テスト電圧を印加して、液晶パネル１内の表示画素１１を充電する。
【００４４】
電流計測手段１２３は、検査ソース端子ＣＴｓや検査ゲート端子ＣＴｇから流れる電流を測定する。例えば、緑色用および青色用の表示画素１１が充電された状態では、赤色テストソース端子Ｔｓｒに流れる電流を検出する。また、電流計測手段１２３は、測定された電流値に基づいて、液晶パネル１にリーク欠陥があるか否かを判断する処理をも実施してもよい。
【００４５】
〔液晶パネルの検査方法〕
次に上述した液晶パネル１を、検査装置１００を用いてリーク欠陥を検出するリーク欠陥検出処理について説明する。
図５は、液晶パネル１のリーク欠陥検出処理におけるフローチャートである。図６は、液晶パネル１のリーク欠陥検出処理における各種信号の出力タイミングを示すタイミングチャートである。
【００４６】
液晶パネル１のリーク欠陥検出処理では、まず、液晶パネル１を検査装置１００に設置し、端子部４０の各種端子を検査装置１００の検査端子部１１０の端子に接触させる。
そして、検査装置１００のテストスイッチ制御手段１２１は、テストスイッチ端子Ｔｅｎｂに制御信号としてオン電圧ＶｅｎｂＨ（例えばＶｅｎｂＨ＝＋３０Ｖ）を印加する（ステップＳ１０１：タイミングＴ１）。これにより、各ゲートダミーＴＦＴ１３Ｄｇおよび各ソースダミーＴＦＴ１３Ｄｓがオン状態となり、ソース−ドレインＤ間の導通が許容される状態となる。
また、テストスイッチ制御手段１２１は、リーク検出処理の間、長期間、各ゲートダミーＴＦＴ１３Ｄｇおよび各ソースダミーＴＦＴ１３Ｄｓにオン電圧ＶｅｎｂＨを印加すると、ダミーＴＦＴ１３Ｄｇ，１３Ｄｓの閾値電圧Ｖｔｈが正方向に変動し、回路動作に支障が生じるため、一定周期で、所定の期間Ｔtime_enb（例えば１ｍｓｅｃ）の間、オフ電圧ＶｅｎｂＬを制御信号として各ゲートダミーＴＦＴ１３Ｄｇおよび各ソースダミーＴＦＴ１３Ｄｓに印加する。
なお、制御信号としてオン電圧ＶｅｎｂＨを＋３０Ｖとし、オフ電圧ＶｅｎｂＬを−１０Ｖとしたが、制御信号として印加するオン電圧ＶｅｎｂＨは、ゲート端子２１に出力されるオン電圧Ｖｇｈ以上であればよく、制御信号として印加するオフ電圧ＶｅｎｂＬは、ゲート端子２１に出力されるオフ電圧Ｖｇｌ以下であればよい。したがって、本実施の形態の液晶パネル１では、ゲート端子２１に印加する駆動電圧のうち、オン電圧Ｖｇｈを＋１５Ｖ、オフ電圧Ｖｇｌを−１０Ｖとするため、制御信号のオン電圧ＶｅｎｂＨは１５Ｖ以上であればよく、オフ電圧ＶｅｎｂＬは−１０Ｖ以下であればよい。
【００４７】
次に、検査装置１００のテスト駆動制御手段１２２は、検査ゲート端子ＣＴｇ（ＣＴｇ１，ＣＴｇ２）および検査ソース端子ＣＴｓ(ＣＴｓｒ、ＣＴｓｇ、ＣＴｓｂ)に駆動電圧を印加して、リーク電流の有無を検出する検出工程を実施する。以下に、この検出工程の具体的な一例を示す。
【００４８】
すなわち、テスト駆動制御手段１２２は、図６に示すタイミングＴ２において、検査ゲート端子ＣＴｇ１にオン電圧Ｖｇｈ（例えば＋１５Ｖ）を印加し、奇数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオン状態とする。ここで、テスト駆動制御手段１２２によりオン電圧Ｖｇｈが印加される時間は、対応画素に電荷が十分に充電される時間であればよく、例えば１ｍｓｅｃに設定される。
また、このタイミングＴ２において、テスト駆動制御手段１２２は、テストゲート端子Ｔｇ２にオフ電圧Ｖｇｌ（例えば−１０Ｖ）を印加し、偶数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオフ状態とする（ステップＳ１０２：ゲート１駆動状態）。
【００４９】
さらに、このタイミングＴ２において、テスト駆動制御手段１２２は、緑色に対応する検査ソース端子ＣＴｓｇ（緑色検査ソース端子ＣＴｓｇ）および青色に対応する検査ソース端子ＣＴｓｂ（青色検査ソース端子ＣＴｓｂ）に階調信号Ｖｘ（５Ｖ）を印加する。そして、この時、電流計測手段１２３は、赤色に対応する検査ソース端子ＣＴｓｒ（赤色検査ソース端子ＣＴｓｒ）から流れる電流値Ａｒ１を測定する（ステップＳ１０３）。
【００５０】
この後、図６におけるタイミングＴ３において、テスト駆動制御手段１２２は、再び検査ゲート端子ＣＴｇ１にオン電圧Ｖｇｈ（例えば＋１５Ｖ）を印加し、奇数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオン状態とする。このタイミングＴ３では、テスト駆動制御手段１２２は、図６に示すように、緑色検査ソース端子ＣＴｓｇおよび青色検査ソース端子ＣＴｓｂに階調信号Ｖｘ（０Ｖ）を印加し、画素に充電された電荷を放電する。
【００５１】
次に、テスト駆動制御手段１２２は、ゲート１駆動状態を維持して、赤色検査ソース端子ＣＴｓｒおよび青色検査ソース端子ＣＴｓｂに階調信号Ｖｘ（例えば＋５Ｖ）を印加する。そして、電流計測手段１２３は、緑色検査ソース端子ＣＴｓｇから流れる電流値Ａｇ１を測定する（ステップＳ１０４）。また、電流値Ａｇ１の測定後、Ａｒ１測定時と同様に、赤色および青色に対応する画素に充電された電荷を放電する。
【００５２】
さらに、テスト駆動制御手段１２２は、ゲート１駆動状態を維持して、赤色検査ソース端子ＣＴｓｒおよび緑色検査ソース端子ＣＴｓｇに階調信号Ｖｘ（例えば＋５Ｖ）を印加する。そして、電流計測手段１２３は、青色検査ソース端子ＣＴｓｂから流れる電流値Ａｂ１を測定する（ステップＳ１０５）。また、電流値Ａｂ１の測定後、Ａｒ１測定時と同様に、赤色および緑色に対応する画素に充電された電荷を放電する。
【００５３】
その後、テスト駆動制御手段１２２は、検査ゲート端子Ｔｇ１にオフ信号Ｖｇｌ（例えば−１０Ｖ）を印加し、奇数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオフ状態とし、検査ゲート端子ＣＴｇ２にオン電圧（例えば＋１５Ｖ）を印加し、偶数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオン状態とする（ステップＳ１０６：ゲート２駆動状態）。
【００５４】
この後、上記ステップＳ１０３ないしステップＳ１０５の動作と略同様の処理を実施する。すなわち、テスト駆動制御手段１２２は、ゲート２駆動状態を維持して、緑色検査ソース端子ＣＴｓｇおよび青色検査ソース端子ＣＴｓｂに階調信号（例えば＋５Ｖ）を印加し、電流計測手段１２３は、赤色検査ソース端子ＣＴｓｒから流れる電流値Ａｒ２を測定する（ステップＳ１０７）。また、テスト駆動制御手段１２２は、緑色画素および青色画素の電荷を放電した後、赤色検査ソース端子ＣＴｓｒおよび青色検査ソース端子ＣＴｓｂに階調信号（例えば＋５Ｖ）を印加し、電流計測手段１２３は、緑色検査ソース端子ＣＴｓｇから流れる電流値Ａｇ２を測定する（ステップＳ１０８）。さらに、テスト駆動制御手段１２２は、赤色画素および青色画素の電荷を放電した後、赤色検査ソース端子ＣＴｓｒおよび緑色検査ソース端子ＣＴｓｇに階調信号（例えば＋５Ｖ）を印加し、電流計測手段１２３は、青色検査ソース端子ＣＴｓｂから流れる電流値Ａｂ２を測定する（ステップＳ１０９）。なお、ステップＳ１０４からステップＳ１０９における信号の出力タイミングは、ステップＳ１０３と同様であり、図６のタイミングチャートに示すタイミングを用いることができる。
【００５５】
この後、検査装置１００は、上記検出工程（ステップＳ１０２〜Ｓ１０９）により得られた各電流値に基づいて、欠陥検出処理を実施する（ステップＳ１１０）。
具体的には、検査装置１００は、各検査ソース端子ＣＴｓにて得られた電流値の差分値、すなわち、Ａｒ１およびＡｒ２の差分値、Ａｇ１およびＡｇ２の差分値、Ａｂ１およびＡｂ２の差分値を演算する。そして、検査装置１００は、これらの差分値が所定の閾値以上であるか否かを判断し、所定の閾値以上である場合は、液晶パネル１にリーク欠陥があると判断し、閾値より小さい場合は、液晶パネル１にリーク欠陥がないと判断する。
【００５６】
また、図７は、従来の液晶パネルおよび本実施の形態の液晶パネル１において、リーク欠陥検出処理時に用いられる端子、液晶パネル１をモジュールに組み込んだ際に画像を表示させるために用いる端子を比較する図である。
図７に示すように、従来、液晶パネルを検査する際には、各ゲート線、各ソース線、および共通電極線にそれぞれ駆動信号を出力し、検査対象となる線から出力される電流値を計測していた。この場合、例えばＱＶＧＡ（Quarter Video Graphics Array）の解像度（３２０×２４０ピクセル）である場合、３２０本のゲート線、７２０本のソース線を検査装置に接続する必要があり、高精度なプローブが要求されるという問題がある。これに対して、本実施の形態では、図３に示すような端子、すなわち、テストスイッチ端子Ｔｅｎｂ、テストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）、テストソース端子Ｔｓ（Ｔｓｒ，Ｔｓｇ，Ｔｓｂ）、テスト共通端子Ｔｃｏｍ、および共通電極端子Ｖｃｏｍの合計１５本を接続するだけでよく、プローブ（検査端子部１１０）の構成も簡単にでき、端子接続時の接続ミスなども抑えることができる。
また、液晶パネル１をモジュールに組み込み、実際の製品として組み立てる場合、テストスイッチ端子Ｔｅｎｂ、テストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）、テストソース端子Ｔｓ（Ｔｓｒ，Ｔｓｇ，Ｔｓｂ）、テスト共通端子Ｔｃｏｍをオープンにして、各ゲート端子２１、各ソース端子２３、および共通電極端子Ｖｃｏｍをドライバーに接続するだけでよく、例えば液晶パネル１のカット工程などを実施する必要がない。したがって、製造性が悪化するなどの問題も回避できる。
【００５７】
〔端子部または検査端子部に異物が付着している場合の動作〕
本実施の形態の液晶パネル１を検査装置１００によりリーク欠陥検出を実施する際、端子部４０または検査端子部１１０に異物が付着していた場合でも、正常なリーク欠陥検出を実施することができる。
図８は、端子部にテスト共通端子が設けられない液晶パネルに異物が付着した例を示す図である。図９は、図８において異物付着部における電気特性検出モデルである。図１０は、本実施の形態の端子部に異物が付着した例を示す図である。図１１は、図１０において、異物付着部における電気特性検出モデルである。
【００５８】
図８に示すように、テスト共通電極が設けられない液晶パネルの端子部に導電性の異物２００が付着した場合、例えば、テストソース端子Ｔｓｒ，Ｔｓｇ間に異物２００が付着した場合、図９に示すように、異物（抵抗値：Ｒｄｕｓｔ，キャパシティ：Ｃｄｕｓｔ）を介して、テストソース端子Ｔｓｇからテストソース端子Ｔｓｒにリーク電流が発生する。
この場合、テストソース端子Ｔｓｒから流れ出る電流値Ｉ（InpectSignal）は、次式（１）となる。
【００５９】
[数１]
I（InspectSignal）＝Vcc/（Rdust×Rf/（Rdust＋Rf））      …（１）
【００６０】
上記式（１）において、Vccは、テストソース端子Ｔｓｇに印加される電圧である。また、Ｒｆは、液晶パネルの表示領域２内に存在するリーク欠陥である。式（１）に示すように、このような端子部では、異物が付着した場合に、表示領域２内に存在するリーク欠陥（Ｒｆ）を正確に検出することができず、表示領域２内にリーク欠陥がない場合でも、電流が検出されることとなり、誤検出の原因となる。
【００６１】
一方、本実施の形態の端子部４０では、図１０に示すように、異物２００が付着した場合、図１１に示すように、異物２００を介して流れる電流がテスト共通電極Ｔｃｏｍから検査装置１００の接地端子ＣＴｃｏｍを経て逃がすことが可能となる。この場合、テストソース端子Ｔｓｒから流れる電流値I（InspectSignal）を電流計測手段１２３にて計測すると、次式（２）に示す値が計測される。
【００６２】
[数２]
I（InspectSignal）＝Vcc/Rf+0/Rdust2      …（２）
【００６３】
上記式（２）に示すように、異物による影響をなくすことができる。すなわち、表示領域２内にリーク欠陥がある場合では、電流計測手段１２３は、リーク欠陥により生じるリーク電流値を正確に検出することができ、表示領域２内にリーク欠陥がない場合は、「０」が計測することができる。
【００６４】
〔液晶パネルおよび検査装置の作用効果〕
上述したように、上記実施の形態の液晶パネル１は、表示領域２の外部にゲートダミー画素１４Ｄｇおよびソースダミー画素１４Ｄｓを備え、これらのゲートダミー画素１４Ｄｇおよびソースダミー画素１４Ｄｓを構成するゲートダミーＴＦＴ１３ＤｇおよびソースダミーＴＦＴ１３Ｄｓのゲートがそれぞれテストスイッチ線３１により接続されている。また、奇数番目のゲート線Ｇに接続されるダミー画素電極１２Ｄｇ同士、偶数番目のゲート線Ｇに接続されるダミー画素電極１２Ｄｇ同士には、それぞれテストゲート線３２が接続されている。さらに、赤色ソース線Ｓｒに接続されるダミー画素電極１２Ｄｓには、赤色テストソース線３３ｒが接続され、緑色ソース線Ｓｇに接続されるダミー画素電極１２Ｄｓには、緑色テストソース線３３ｇが接続され、青色ソース線Ｓｂに接続されるダミー画素電極１２Ｄｓには、青色テストソース線３３ｂが接続されている。そして、これらのテストスイッチ線３１、テストゲート線３２、およびテストソース線３３は、テスト共通電極線に結線されている。
また、検査装置１００は、ダミーＴＦＴ１３Ｄｇ，１３Ｄｓを駆動させるテストスイッチ制御手段１２１と、テストゲート線３２およびテストソース線３３に所定の駆動信号を出力してリーク欠陥検出処理を実施するテスト駆動制御手段１２２と、リーク電流を計測する電流計測手段１２３と、テスト共通電極線３５を接地する接地回路１３０と、を備えている。
このため、検査装置１００による液晶パネル１のリーク欠陥検出処理では、テスト共通電極線３５が接地されることで、テストスイッチ線３１、各テストゲート線３２、および各テストソース線３３から他の検査配線に流れるリーク電流を防止でき、リーク欠陥検出精度を向上させることができる。
また、検査装置１００による液晶パネル１のリーク欠陥検出処理では、テストスイッチ端子Ｔｅｎｂにオン電圧を印加することで、これらのゲートダミーＴＦＴ１３ＤｇおよびソースダミーＴＦＴ１３Ｄｓをオン状態にすることができ、これらのダミーＴＦＴ１３Ｄｇ，１３Ｄｓを介して、テストゲート端子Ｔｇおよびテストソース端子Ｔｓｒからテスト電圧を各ゲート線Ｇ、各ソース線Ｓに印加することができる。したがって、液晶パネル１や検査装置１００は複雑な専用の検査回路を設けることなく、静電保護用に設けられるダミー画素１４Ｄｇ，１４Ｄｓを検査用回路として活用することができ、液晶パネル１の検査回路に係る構成を簡単にできる。また、テストスイッチ端子Ｔｅｎｂ、２つのテストゲート端子Ｔｇ、および３つのテストソース端子Ｔｓに対して所定の電圧を印加するだけで液晶パネル１の欠陥検査を実施することができるため、検査時において、例えば各ゲート線Ｇや各ソース線Ｓをプローブ等により結線する必要がなく、容易に液晶パネル１の検査を実施することができる。
【００６５】
また、テストスイッチ線３１、各テストゲート線３２、および各テストソース線３３などの検査用配線は、リングトランジスター２５を介してテスト共通電極線３５に接続される。
このため、各検査用配線に入力された信号が、テスト共通電極線３５を介して他の検査用配線に入力される不都合を防止できる。したがって、リーク欠陥検出処理時に、正確に液晶パネル１の表示領域２に発生するリーク電流のみを検出することができる。
【００６６】
そして、端子部４０には、各検査用配線に接続されるテストスイッチ端子Ｔｅｎｂ、各テストゲート端子Ｔｇ、各テストソース端子Ｔｓの検査用端子が直線上に配設され、これらの検査用端子間に、テスト共通電極線３５に接続されるテスト共通端子Ｔｃｏｍが配置されている。
また、検査装置１００の検査端子部１１０は、この端子部４０に対応して、検査スイッチ端子ＣＴｅｎｂ、各検査ゲート端子ＣＴｇ、各検査ソース端子ＣＴｓが直線上に配設され、これらの検査端子間に、テスト共通端子Ｔｃｏｍに対応して接地端子ＣＴｃｏｍが配置されている。
このため、検査装置１００による液晶パネル１のリーク欠陥検出処理において、端子部４０や検査端子部１１０に導電性の異物が付着した場合でも、異物を介して流れるリーク電流を接地回路１３０から逃がすことができる。したがって、リーク欠陥検出処理時に、電流計測手段１２３は、異物によって生じるリークを除外することができ、表示領域２内のリーク電流のみを精度よく検出することができる。
【００６７】
また、テストスイッチ線３１は、ゲート線Ｇの他端部を結線する共通ゲート線２２に接続されている。
このため、液晶パネル１を液晶テレビジョンやプロジェクターなどのモジュールに組み付けた場合に、各ゲート線Ｇおよび各ソース線Ｓ、および対向電極Ｖｃｏｍをドライバーに接続するだけでよく、テストスイッチ端子Ｔｅｎｂ、テストゲート端子Ｔｇ、テストソース端子Ｔｓ、およびテスト共通端子Ｔｃｏｍをオープンの状態、すなわち、どの端子にも接続しない状態とすることができる。すなわち、液晶パネル１の通常駆動時において、共通ゲート線２２の電位がオフ電圧に近い電位となり、この共通ゲート線２２のオフ電圧が各ダミーＴＦＴ１３Ｄｇ，１３Ｄｓに印加されてオフ状態となるため、各ダミーＴＦＴ１３Ｄｇ，１３Ｄｓをオフ状態に維持するオン電圧をテストスイッチ端子Ｔｅｎｂに印加する必要がない。したがって、テストスイッチ端子Ｔｅｎｂに対してオフ電圧を印加し続ける構成に比べて、安定した液晶パネル１の駆動を実現でき、機器信頼性を向上させることができる。また、上記のように、液晶パネル１の通常駆動時には、ダミーＴＦＴ１３Ｄｇ，１３Ｄｓが確実にオフ状態となるため、テストゲート端子Ｔｇやテストソース端子Ｔｓに電圧を印加する制御を不要にできる。
【００６８】
また、各ゲート線Ｇと共通ゲート線２２との間には、それぞれリングトランジスター２５が設けられている。したがって、駆動電圧が印加されるゲート線Ｇと共通ゲート線２２との間では、電位差が大きくなるため、この駆動電圧が印加されるゲート線Ｇから共通ゲート線２２に電流が流れるが、他のオフ電圧が印加されるゲート線Ｇと共通ゲート線２２との電位差はほぼ０となり、電流が流れない。したがって、共通ゲート線２２から、オフ電圧が印加されるゲート線Ｇに電流が流れることがなく、安定した液晶パネル１の駆動を実現できる。
【００６９】
〔他の実施の形態〕
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【００７０】
例えば、上記実施の形態では、ゲート線Ｇを２相に分割し、これらの２相のゲート線Ｇに対してそれぞれテストゲート線３２を接続する構成としたが、これに限定されず、例えば３相以上のゲート線Ｇに分割し、それぞれの相に対してテストゲート線３２を接続する構成としてもよい。同様に、ソース線ＳをＲＧＢの３相に分割して、それぞれの相に対してテストソース線３３を接続する構成としたが、４相以上に分割する構成としてもよく、２相に分割してそれぞれにテストソース線３３を接続する構成としてもよい。
【００７１】
また、図３において、各検査端子が所定間隔おきに配設される例を示したが、これらの検査端子間が、例えばリングトランジスター、コンタクトホール、非線形抵抗素子などを介して接続される構成としてもよく、この場合、検査端子間で発生するリークをより確実に防止することができる。
【００７２】
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
【符号の説明】
【００７３】
１…表示装置としての液晶パネル、１２…画素電極、１２Ｄｇ…ダミー画素電極、１２Ｄｓ…ダミー画素電極、１３…ＴＦＴ、１３Ｄｇ…ゲートダミーＴＦＴ、１３Ｄｓ…ソースダミーＴＦＴ、１４…ダミー画素、１４Ｄｇ…ゲートダミー画素、１４Ｄｓ…ソースダミー画素、２２…共通ゲート線、２５…静電保護素子としてのリングトランジスター、３１…テストスイッチ線、３２…テストゲート線、３３…テストソース線、３５…テスト共通電極線、４０…端子部、１００…検査装置、１１０…検査端子部、１２１…テストスイッチ制御手段、１２２…テスト駆動制御手段、１２３…電流計測手段、１３０…接地手段としての接地回路、Ｃｍａｉｎ…電気光学材料としての液晶が封入される液晶セル、ＣＴｃｏｍ…接地端子、ＣＴｅｎｂ…検査スイッチ端子、ＣＴｇ１，ＣＴｇ２…検査ゲート端子、ＣＴｓｒ，ＣＴｓｇ，ＣＴｓｂ…検査ソース端子、Ｇ…ゲート線、Ｓ…ソース線、Ｔｃｏｍ…テスト共通端子、Ｔｅｎｂ…テストスイッチ端子、Ｔｇ…テストゲート端子、Ｔｓ…テストソース端子、Ｖｃｏｍ…対向電極。
【図１】
2010243643.tif 000003
【図２】
2010243643.tif 000004
【図３】
2010243643.tif 000005
【図４】
2010243643.tif 000006
【図５】
2010243643.tif 000007
【図６】
2010243643.tif 000008
【図７】
2010243643.tif 000009
【図８】
2010243643.tif 000010
【図９】
2010243643.tif 000011
【図１０】
2010243643.tif 000012
【図１１】
2010243643.tif 000013