(57)【要約】【課題】良好な表示を実現し、かつ消費電力を低減することが可能なアクティブマトリクス型表示装置を提供する。【解決手段】アクティブマトリクス型表示装置は、マトリクス状に配置された複数の画素部ＰＸと、互いに異なる電位を有する複数の高電位電源線ＰＶＤＤと、を備え、各画素部は、一方の電極が低電位電源線に接続された表示素子１６と表示素子を駆動する複数の画素回路１８とをそれぞれ有している。各画素部の複数の画素回路は、駆動トランジスタＤＲＴと、第２端子が複数の高電位電源線の１つに接続される出力スイッチＢＣＴと、画素スイッチＳＳＴと、保持容量Ｃと、をそれぞれ有している。各画素部は、複数の画素回路の各々に関して、駆動トランジスタに階調映像電圧信号を書込む書込み期間と、段階的に変化する制御信号に応じて複数に分割され、それぞれ書込まれた階調映像電圧信号に応じて表示素子を選択的に発光させる複数の発光期間と、を有している。【選択図】図２
2010276783.tif 000002
【特許請求の範囲】
【請求項１】
平行に並んで設けられた複数の映像信号線と、
それぞれ前記映像信号線と交差する方向に延びる複数の第１走査線、第２走査線、および第３走査線と、
互いに異なる電位を有する複数の高電位電源線と、
低電位電源線と、
前記第１走査線および第３走査線にオン、オフ電位の制御信号を出力するとともに、前記第２走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、
前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、
一方の電極が前記低電位電源線に接続された表示素子と前記表示素子を駆動する複数の画素回路とをそれぞれ有し、マトリクス状に配設された複数の画素部であって、各画素部の複数の画素回路は、前記複数の高電位電源線に関して、第２端子が前記表示素子の他方の電極に接続される駆動トランジスタと、第２端子が前記駆動トランジスタの第１端子に接続され、第２端子が前記複数の高電位電源線の１つに接続され、ゲートが前記第３走査線に接続される出力スイッチと、第２端子が前記映像信号線に接続され、第１端子が前記駆動トランジスタのゲートに接続され、ゲートが前記第１走査線に接続される画素スイッチと、一方の電極が前記駆動トランジスタのゲートに接続され、他方の電極が前記第２走査線に接続された保持容量と、をそれぞれ有し、各画素部は、複数の画素回路の各々に関して、前記映像信号線から前記各画素スイッチを介して前記駆動トランジスタに階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記表示素子を選択的に発光させる複数の発光期間と、を有している複数の画素部と、
を備えるアクティブマトリクス型表示装置。
【請求項２】
平行に並んで設けられた複数の映像信号線と、
それぞれ前記映像信号線と交差する方向に延びる複数の第１走査線、第２走査線、および第３走査線と、
互いに異なる電位を有する複数の高電位電源線と、
低電位電源線と、
前記第１走査線および第３走査線にオン、オフ電位の制御信号を出力するとともに、前記第２走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、
前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、
一方の電極が前記低電位電源線に接続された表示素子と前記表示素子を駆動する複数の画素回路とをそれぞれ有し、マトリクス状に配設された複数の画素部であって、各画素部の複数の画素回路は、前記複数の高電位電源線に関して、第２端子が前記表示素子の他方の電極に接続され、ゲートが前記第３走査線に接続される出力スイッチと、第２端子が前記出力スイッチの第１端子に接続され、第２端子が前記複数の高電位電源線の１つに接続される駆動トランジスタと、第２端子が前記映像信号線に接続され、第１端子が前記駆動トランジスタのゲートに接続され、ゲートが前記第１走査線に接続される画素スイッチと、一方の電極が前記駆動トランジスタのゲートに接続され、他方の電極が前記第２走査線に接続された保持容量と、をそれぞれ有し、各画素部は、複数の画素回路の各々に関して、前記映像信号線から前記各画素スイッチを介して前記駆動トランジスタに階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記表示素子を選択的に発光させる複数の発光期間と、を有している複数の画素部と、
を備えるアクティブマトリクス型表示装置。
【請求項３】
平行に並んで設けられた複数の映像信号線と、
それぞれ前記映像信号線と交差する方向に延びる複数の第１走査線、第２走査線、および第３走査線と、
高電位電源線および低電位電源線と、
前記第１走査線および第３走査線にオン、オフ電位の制御信号を出力するとともに、前記第２走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、
前記映像信号線に複数階調の映像電圧信号を出力するとともに、前記高電位電源線に複数のサブフレーム毎に異なる電位を供給する信号線駆動回路と、
一方の電極が前記低電位電源線に接続された表示素子と前記表示素子を駆動する画素回路とをそれぞれ有し、マトリクス状に配設された複数の画素部であって、前記画素回路は、第１端子が第２電圧電源に接続され第２端子が前記表示素子の他方の電極に接続される駆動トランジスタと、前記駆動トランジスタの制御端子と前記第２走査線との間に接続された保持容量と、第１端子が前記駆動トランジスタの制御端子に接続され、第２端子が前記映像信号線に接続され、制御端子が前記第１走査線に接続された画素スイッチと、制御端子が前記第３走査線に接続されているとともに前記第２電圧電源と前記表示素子との間に接続され、前記表示素子の発光、非発光を制御する出力スイッチと、を有し、各画素部は、発光にいたる動作が複数に分割されたサブフレーム期間を有し、各サブフレーム期間は、前記映像信号線から前記画素スイッチを介して前記駆動トランジスタに階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記表示素子を選択的に発光させる複数の発光期間と、を有している複数の画素部と、
を備えるアクティブマトリクス型表示装置。
【請求項４】
前記走査線駆動回路から前記第２走査線に出力する制御信号は、段階的に電位が変化する複数の設定電位を有し、前記複数に分割された発光期間毎にそれぞれ異なる設定電圧となる請求項１ないし３のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項５】
前記信号線駆動回路から前記映像信号線に出力される映像電圧信号は、デジタル的に設定される複数の設定電位を有し、前記各画素部がＸ個に分割された発光期間を有する場合、（Ｘ＋１）種類の異なる設定電圧を有して請求項４に記載のアクティブマトリクス型表示装置。
【請求項６】
前記各画素回路の出力スイッチは、前記駆動トランジスタに接続された第１端子と前記表示素子に接続された第２端子とを有している請求項３に記載のアクティブマトリクス型表示装置。
【請求項７】
前記各画素回路の出力スイッチは、前記第２電圧電源に接続された第１端子と前記駆動トランジスタの第１端子に接続された第２端子とを有している請求項３に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に関し、特にデジタル電圧信号にて信号書き込みを行なうアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の映像信号線、各走査線を駆動する走査線駆動回路、各映像信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成され、有機ＥＬ素子の発光輝度を制御することにより表示動作を行う。各画素回路は、有機ＥＬ素子と電源線との間に直列に接続され、有機ＥＬ素子に流す電流量を映像信号に基づいて制御する駆動トランジスタ等を備えている。
【０００５】
画素回路への画像情報の供給には、電流信号により行なう方式（例えば、特許文献１）と、電圧信号により行なう方式（例えば、特許文献２）とが知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第６，３７３，４５４  Ｂ１号明細書
【特許文献２】米国特許第６，２２９，５０６  Ｂ１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のような電流信号方式および電圧信号方式のいずれの有機ＥＬ表示装置においても、薄膜トランジスタ（以下、ＴＦＴと称する）により形成された駆動トランジスタの特性のばらつき、特に、移動度のばらつき、に応じて表示ムラが視認される問題がある。また、駆動トランジスタは飽和領域で動作するため、発光動作に必要なＴＦＴ印加電圧が大きくなり、駆動トランジスタの消費電力が増大する問題がある。
【０００８】
本発明は、上記課題に鑑みなされたもので、その目的は、良好な表示を実現し、かつ消費電力を低減することが可能なアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、平行に並んで設けられた複数の映像信号線と、それぞれ前記映像信号線と交差する方向に延びる複数の第１走査線、第２走査線、および第３走査線と、互いに異なる電位に設定される複数の高電位電源線と、低電位電源線と、前記第１走査線および第３走査線にオン、オフ電位の制御信号を出力するとともに、前記第２走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、前記映像信号線に複数階調の映像電圧信号を出力する信号線駆動回路と、一方の電極が前記低電位電源線に接続された表示素子と前記表示素子を駆動する複数の画素回路とをそれぞれ有し、マトリクス状に配設された複数の画素部であって、各画素部の複数の画素回路は、前記複数の高電位電源線に関して、第２端子が前記表示素子の他方の電極に接続される駆動トランジスタと、第２端子が前記駆動トランジスタの第１端子に接続され、第２端子が前記複数の高電位電源線の１つに接続され、ゲートが前記第３走査線に接続される出力スイッチと、第２端子が前記映像信号線に接続され、第１端子が前記駆動トランジスタのゲートに接続され、ゲートが前記第１走査線に接続される画素スイッチと、一方の電極が前記駆動トランジスタのゲートに接続され、他方の電極が前記第２走査線に接続された保持容量と、をそれぞれ有し、各画素部は、複数の画素回路の各々に関して、前記映像信号線から前記各画素スイッチを介して前記駆動トランジスタに階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記表示素子を選択的に発光させる複数の発光期間と、を有している複数の画素部と、を備えている。
【００１０】
この発明の他の態様に係るアクティブマトリクス型表示装置は、平行に並んで設けられた複数の映像信号線と、それぞれ前記映像信号線と交差する方向に延びる複数の第１走査線、第２走査線、および第３走査線と、高電位電源線および低電位電源線と、前記第１走査線および第３走査線にオン、オフ電位の制御信号を出力するとともに、前記第２走査線に、段階的に電位が変化する制御信号を出力する走査線駆動回路と、前記映像信号線に複数階調の映像電圧信号を出力するとともに、前記高電位電源線に複数のサブフレーム毎に異なる電位を供給する信号線駆動回路と、一方の電極が前記低電位電源線に接続された表示素子と前記表示素子を駆動する画素回路とをそれぞれ有し、マトリクス状に配設された複数の画素部であって、前記画素回路は、第１端子が第２電圧電源に接続され第２端子が前記表示素子の他方の電極に接続される駆動トランジスタと、前記駆動トランジスタの制御端子と前記第２走査線との間に接続された保持容量と、第１端子が前記駆動トランジスタの制御端子に接続され、第２端子が前記映像信号線に接続され、制御端子が前記第１走査線に接続された画素スイッチと、制御端子が前記第３走査線に接続されているとともに前記第２電圧電源と前記表示素子との間に接続され、前記表示素子の発光、非発光を制御する出力スイッチと、を有し、各画素部は、発光にいたる動作が複数に分割されたサブフレーム期間を有し、各サブフレーム期間は、前記映像信号線から前記画素スイッチを介して前記駆動トランジスタに階調映像電圧信号を書込む書込み期間と、前記段階的に変化する制御信号に応じて複数に分割され、それぞれ前記書込まれた階調映像電圧信号に応じて前記表示素子を選択的に発光させる複数の発光期間と、を有している複数の画素部と、を備えている。
【発明の効果】
【００１１】
この発明の態様によれば、良好な表示を実現し、かつ消費電力を低減することが可能なアクティブマトリクス型表示装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置の走査線駆動回路における供給信号のタイミングチャートである。
【図４】図４は、前記有機ＥＬ表示装置における、駆動トランジスタのトランジスタ特性と書込む映像信号電位との関係を示す図。
【図５】図５は、前記有機ＥＬ表示装置の表示動作を説明するための表示画素の等価回路を示す平面図である。
【図６】図６は、前記有機ＥＬ表示装置の走査線駆動回路における供給信号の他のタイミングチャートである。
【図７】図７は、各表示画素における書込み信号電位と、階調との関係を示す図。
【図８】図８は、本発明の第２の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図９】図９は、本発明の第３の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図１０】図１０は、第３の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図１１】図１１は、第３の実施形態に係る有機ＥＬ表示装置の走査線駆動回路における通常表示時の供給信号のタイミングチャートである。
【図１２】図１２は、第３の実施形態に係る前記有機ＥＬ表示装置の表示動作を説明するための表示画素の等価回路を示す平面図である。
【図１３】図１３は、第３の実施形態に係る有機ＥＬ表示装置の走査線駆動回路における通常表示時の供給信号の他のタイミングチャートである。
【図１４】図１４は、各表示画素における書込み信号電位と、階調との関係を示す図。
【図１５】図１５は、この発明の変形例に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【発明を実施するための形態】
【００１３】
以下図面を参照しながら、この発明の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。  
（第１の実施形態）  
図１は、第１の実施形態に係る有機ＥＬ表示装置の有機ＥＬパネル１０を示し、図２は、有機ＥＬ表示装置における表示画素の等価回路を示している。  
図１に示すように、有機ＥＬ表示装置は、例えば、２型以上のアクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネルを制御するコントローラ１３を備えている。
【００１４】
図１に示すように、有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線ＳＧ（１〜ｍ）、第２走査線Ｃｓ（１〜ｍ）、行毎に５本ずつ設けられた第３走査線ＢＧ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）を備えている。なお、後述するように、各表示画素ＰＸは１つ表示素子を有し、各第３走査線ＢＧ（１〜ｍ）は、各表示画素ＰＸについて複数本の走査線を含み、各映像信号線Ｘ（１〜ｎ）は、各表示画素ＰＸについて複数本の映像信号線を含んでいる。
【００１５】
有機ＥＬパネル１０は、第１、第２、および第３走査線ＳＧ（１〜ｍ）、Ｃｓ（１〜ｍ）、ＢＧ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成され、コントローラ１３とともに制御部を構成している。
【００１６】
図２に示すように、画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた１つの表示素子と、この表示素子に駆動電流をそれぞれ供給する５つの画素回路１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅと、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。各表示画素ＰＸは、行方向に並んで位置する５つのサブ領域１、２、３、４、５で構成され、各サブ領域に１つの画素回路が設けられている。
【００１７】
画素回路１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅは、電圧信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ（１〜５）、駆動トランジスタＤＲＴ（１〜５）、キャパシタとしての保持容量Ｃ（１〜５）、および有機ＥＬ素子１６のオンオフを制御する出力スイッチＢＣＴ（１〜５）を備えている。
【００１８】
５つの画素回路１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅはそれぞれ同一の構成を有していることから、サブ領域１の画素回路１８ａを代表して説明する。画素スイッチＳＳＴ１、駆動トランジスタＤＲＴ１、および出力スイッチＢＣＴ１は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００１９】
画素スイッチＳＳＴ１、駆動トランジスタＤＲＴ１、およびＢＣＴ１の各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００２０】
画素回路１８ａにおいて、出力スイッチＢＣＴ１、駆動トランジスタＤＲＴ１、および有機ＥＬ素子１６は、高電位の電圧電源線ＰＶＤＤ１と低電位の基準電圧電源線ＰＶＳＳとの間でこの順番で直列に接続されている。駆動トランジスタＤＲＴ１は、映像信号に応じた電流量の駆動電流を有機ＥＬ素子１６に出力する。出力スイッチＢＣＴ１は、そのソースが電圧電源線ＰＶＤＤ１に接続されている。駆動トランジスタＤＲＴ１は、そのソースが出力スイッチＢＣＴ１のドレインに接続され、ドレインが有機ＥＬ素子１６の一方の電極、例えば、陽極に接続される。有機ＥＬ素子１６の陰極は、基準電圧電源線ＰＶＳＳに接続されている。
【００２１】
電圧電源線ＰＶＤＤ１および基準電圧電源線ＰＶＳＳは、例えば、＋５Ｖおよび−３Ｖの電位にそれぞれ設定される。電圧電源線ＰＶＤＤ１および基準電圧電源線ＰＶＳＳは、信号線駆動回路１５に接続され、信号線駆動回路から電源電圧を供給される。
【００２２】
保持容量Ｃ１は、駆動トランジスタＤＲＴ１のゲートと第２走査線Ｃｓ１との間に接続されている。保持容量Ｃ１は、駆動トランジスタＤＲＴ１のゲート電位を保持すると同時に、複数に分割された発光期間毎に変化する第２走査線Ｃｓ１の電位変化に応じて駆動トランジスタＤＲＴ１のゲート電位を変化させ、駆動トランジスタＤＲＴ１のオン、オフを制御する役割を担っている。
【００２３】
画素スイッチＳＳＴ１は、対応する映像信号線Ｘ１ａと駆動トランジスタＤＲＴ１のゲートとの間に接続され、そのゲートは対応する第１走査線ＳＧ（１〜ｍ）に接続されている。画素スイッチＳＳＴ１は、第１走査線ＳＧ（１〜ｍ）から供給される制御信号Ｓａ（１〜ｍ）に応答して、画素回路１８ａと映像信号線Ｘ１ａとの接続、非接続を制御し、対応する映像信号線Ｘ１ａから階調に応じた映像電圧信号を駆動トランジスタＤＲＴ１のゲート電位に書込む。
【００２４】
出力スイッチＢＣＴ１は、そのゲートが第３走査線ＢＧ（１〜ｍ）に接続されている。出力スイッチＢＣＴ１は、第３走査線ＢＧ（１〜ｍ）から供給される制御信号Ｓｃ（１〜ｍ）に応答してオンオフ制御され、駆動トランジスタＤＲＴ１と有機ＥＬ素子１６との接続、非接続を制御する。
【００２５】
前述したように、各映像信号線Ｘ（１〜ｎ）は、１つの表示画素ＰＸに対して５本の映像信号線Ｘ１（ａ〜ｅ）が設けられ、それぞれ各サブ領域１、２、３、４、５の画素回路１８に接続されている。また、これらの映像信号線Ｘ（ａ〜ｅ）は、信号線駆動回路１５に設けられた電圧供給部Ｖ１〜５に接続されている。各表示画素ＰＸの５つの画素回路は、共通の第１走査線ＳＧ（１〜ｍ）および共通の第２走査線ＳＧ（１〜ｍ）によって駆動される。
【００２６】
第３走査線ＢＧ（１〜ｍ）は、各表示画素ＰＸについて５本の走査線ＢＧ１（ａ〜ｅ）を有し、画素回路１８ａ〜１８ｅの出力スイッチＢＣＴ１〜５のゲートに接続されている。更に、各表示画素ＰＸについて、５本の電圧電源線ＰＶＤＤ１〜５が設けられ、画素回路１８ａ〜１８ｅの出力スイッチＢＣＴ１〜５のソースにそれぞれ接続されている。電圧電源線ＰＶＤＤ１〜５は、互いに電位が異なり、例えば、＋５、＋５．２、＋５．４、＋５．６、＋５．８Ｖの電位にそれぞれ設定される。
【００２７】
一方、図１に示すコントローラ１３は、有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１３は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１３は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路および信号線駆動回路に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路に供給する。
【００２８】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号配線電圧とし、複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。信号線駆動回路１５において、電圧源として機能する電圧供給部Ｖ１〜Ｖ５は、映像信号に応じた複数階調の階調電圧信号Ｖsig を映像信号線Ｘ（１〜ｎ）に出力する。
【００２９】
走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して第１、第２、第３走査線ＳＧ（１〜ｍ）、Ｃｓ（１〜ｍ）、ＢＧ（１〜ｍ）に制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）（ａ〜ｅ）を供給する。  
次に、以上のように構成された有機ＥＬ表示装置の動作について説明する。有機ＥＬ表示装置の駆動では、表示画素Ｐｘを行毎に順次選択し、表示画素Ｐｘの選択期間において、階調電圧信号書き込み動作を行い、非選択期間において発光動作を行う。図３は走査線駆動回路１４ａ、１４ｂの出力信号のタイミングチャートを示し、図４は制御信号Ｓｂ（１〜ｍ）の電位と駆動トランジスタＤＲＴ（１〜４）のトランジスタ特性との関係を示し、図５は、表示画素ＰＸの１つのサブ領域における画素回路の動作を示している。
【００３０】
走査線駆動回路１４ａ、１４ｂは、例えば、スタート信号（ＳＴＶ１、ＳＴＶ２）とクロック（ＣＫＶ１、ＣＫＶ２）とから各水平走査期間に対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）（ａ〜ｅ）として出力する。
【００３１】
１０ビット階調を例にとり、表示画素ＰＸの１つのサブ領域内の各画素回路の動作を説明する。１垂直周期（Ｖ）における表示画素ＰＸの動作は、１）書き込み期間、２）第１発光期間、３）第２発光期間、４）第３発光期間に分けられる。  
１）書き込み期間では、図３および図５（ａ）に示すように、表示画素ＰＸの制御信号Ｓａ（１〜ｍ）が画素スイッチＳＳＴをオン状態とするオン電位（ロウレベル）となり、画素スイッチＳＳＴがオン（導通状態）に切換えられる。書き込み期間において、信号線駆動回路１５の電圧供給部Ｖから映像信号線Ｘ（１〜ｎ）に、階調映像電圧信号Ｖsig が出力され、画素スイッチＳＳＴを介して保持容量Ｃに書き込まれる。これにより、駆動トランジスタＤＲＴのゲート電位ＶｇはＶsig となる。
【００３２】
電圧信号Ｖsig としては、複数、例えば、４つの信号線電位（設定電位）Ｖ１、Ｖ２、Ｖ３、Ｖ４のいずれかが、階調に応じてデジタル的に書き込まれる。この時、信号線電位はＶ１＜Ｖ２＜Ｖ３＜Ｖ４の関係を満たすように設定される。複数、例えば、ｎ個に分割された発光期間を有する場合、信号線電位は（ｎ＋１）個の設定電位を用いる。また、信号線電位Ｖ１、Ｖ２、Ｖ３、Ｖ４は、その値が等差数列的に変化するように設定され、各電位間の差分（公差）ΔＶsig は一定の値、例えば、５ｖに設定されている。
【００３３】
図４に示すように、Ｖ１は、駆動トランジスタＤＲＴがその線形領域で動作し、オン状態となる値に設定され、Ｖ２、Ｖ３、Ｖ４は、駆動トランジスタＤＲＴがオフとなる値にそれぞれ設定されている。  
なお、駆動トランジスタＤＲＴがＮｃｈ型トランジスタで構成されている場合、電圧信号Ｖsig の値は、逆の関係、すなわち、Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４に設定される。
【００３４】
次に、図３および図５（ｂ）に示すように、制御信号Ｓａ（１〜ｍ）がオフ電位（ハイレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、制御信号Ｓｃ（１〜ｍ）（ａ〜ｅ）がオン電位（ローレベル）となり、出力スイッチＢＣＴ（１〜５）がオンに切換えられ、第１発光動作が開始される。
【００３５】
２）第１発光期間において、駆動トランジスタＤＲＴは、保持容量Ｃに書込まれたゲート制御電圧Ｖｇ＝Ｖsig により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作を行う。
【００３６】
本実施形態では、第１発光期間において、出力スイッチＢＣＴをオンオフ制御することにより、実際に有機ＥＬ素子１６の発光を行う所定の発光期間が設定されるとともに、この発光期間に続いて、発光を行わない非発光期間が設定されている。ただし、ピーク処理が不要の場合は、出力スイッチＢＣＴは常にオン状態に維持される（例えば、図６参照）。
【００３７】
第１発光期間において、書込まれた電圧信号Ｖsig がＶ１のときのみ駆動トランジスタＤＲＴがオンし、有機ＥＬ素子１６に電流が流れて発光する。また、書込まれた電圧信号がＶ２、Ｖ３、Ｖ４の場合は、駆動トランジスタＤＲＴはオフ状態に維持され、有機ＥＬ素子の発光は行われない。
【００３８】
３）第２発光期間では、図３および図５（ｃ）に示すように、第２走査線Ｃｓから供給される制御信号Ｓｂ１の電位がΔＶsig だけマイナス側に変化する。それに伴い、駆動トランジスタＤＲＴのゲート電位ＶｇもΔＶsig だけ変化する（Ｖｇ＝Ｖsig −ΔＶsig ）。そのため、初期の書込み信号線電位Ｖsig がＶ１の場合、ゲート電位はＶｇ＝Ｖ１−ΔＶsig となり、駆動トランジスタＤＲＴは引き続きオン状態に維持される。初期の書込み信号線電位Ｖsig がＶ２の場合も、ゲート電位はＶｇ＝Ｖ２−ΔＶsig ＝Ｖ１となり、駆動トランジスタＤＲＴはオン状態となる。これにより、駆動トランジスタＤＲＴを通して有機ＥＬ素子１６に電流が流れ、有機ＥＬ素子は発光状態に維持される。
【００３９】
初期の書込み信号線電位Ｖsig がＶ３、Ｖ４の場合、駆動トランジスタＤＲＴのゲート電位は、ΔＶsig だけ下がった後もＶ２、Ｖ３であり、駆動トランジスタＤＲＴは、オフ状態に維持され、有機ＥＬ素子の発光は行われない。
【００４０】
第２発光期間においても、出力スイッチＢＣＴをオンオフ制御することにより、実際に有機ＥＬ素子１６の発光を行う所定の発光期間が設定されるとともに、この発光期間に続いて、発光を行わない非発光期間が設定されている。ただし、ピーク処理が不要の場合は、出力スイッチＢＣＴは常にオン状態に維持される（例えば、図６参照）。
【００４１】
４）第３発光期間では、図３および図５（ｄ）に示すように、第２走査線Ｃｓから供給される制御信号の電位が更にΔＶsig だけマイナス側に変化する。それに伴い、駆動トランジスタＤＲＴのゲート電位ＶｇもΔＶsig だけ変化する（Ｖｇ＝Ｖsig −２ΔＶsig ）。そのため、初期の書込み信号線電位Ｖsig がＶ１あるいはＶ２の場合、駆動トランジスタＤＲＴは引き続きオン状態に維持される。これにより、駆動トランジスタＤＲＴを通して有機ＥＬ素子１６に電流が流れ、有機ＥＬ素子は発光状態に維持される。
【００４２】
初期の書込み信号線電位Ｖsig がＶ３の場合も、ゲート電位はＶｇ＝Ｖ３−２ΔＶsig ＝Ｖ１となり、駆動トランジスタＤＲＴはオン状態となる。これにより、駆動トランジスタＤＲＴを通して有機ＥＬ素子１６に電流が流れ、有機ＥＬ素子が発光する。
【００４３】
初期の書込み信号線電位Ｖsig がＶ４の場合、駆動トランジスタＤＲＴのゲート電位は、２ΔＶsig だけ下がった後もＶ２であり、駆動トランジスタＤＲＴは、オフ状態に維持され、有機ＥＬ素子の発光は行われない。
【００４４】
第３発光期間においても、出力スイッチＢＣＴをオンオフ制御することにより、実際に有機ＥＬ素子１６の発光を行う所定の発光期間が設定されるとともに、この発光期間に続いて、発光を行わない非発光期間が設定されている。ただし、ピーク処理が不要の場合は、出力スイッチＢＣＴは常にオン状態に維持される（例えば、図６参照）。  
第１、第２、第３発光期間において、発光期間の間に存在する非発光期間の長さは全て等しく設定されている。
【００４５】
有機ＥＬ素子１６は、１垂直周期（Ｖ）の経過後、再び制御信号Ｓａがオン電位となるまで発光状態を維持する。なお、本実施形態において、第１、第２、第３発光期間は互いに等しい期間に設定されている。上記のように、第２走査線ＣＳ（１〜ｍ）から保持容量Ｃ１〜Ｃ４に供給される制御信号電位は、等差数列的に変化し、その公差は、信号線電位Ｖ１、Ｖ２、Ｖ３、Ｖ４間の公差と等しく設定されている。
【００４６】
各表示画素ＰＸにおいて、５つのサブ領域１、２、３、４、５に設けられた画素回路１８ａ〜１８ｅの各々について上記と同様の動作を行う。これらの動作をまとめると、図７に示すように、映像信号線Ｘ（１〜ｍ）を通して書込まれる信号線電位がＶ１の場合、第１、第２、第３の全発光期間中で駆動トランジスタＤＲＴがオンし、有機ＥＬ素子に電流が流れて発光状態に維持される。書込み電圧信号の電位がＶ２の場合、第１発光期間で駆動トランジスタＤＲＴがオフされ、有機ＥＬ素子１６は発光せず、第２、第３発光期間で駆動トランジスタＤＲＴがオンし、有機ＥＬ素子に電流が流れて発光状態に維持される。
【００４７】
書込み電圧信号の電位がＶ３の場合、第１、第２発光期間で駆動トランジスタＤＲＴがオフされ、有機ＥＬ素子１６は発光せず、第３発光期間で駆動トランジスタＤＲＴがオンし、有機ＥＬ素子に電流が流れて発光状態に維持される。書込み電圧信号の電位がＶ４の場合、第１、第２、第３の全発光期間中で駆動トランジスタＤＲＴがオフされ、有機ＥＬ素子１６は発光しない。
【００４８】
これにより、書込まれる信号線電位がＶ１の場合の発光電流を３とすると、Ｖ２では２、Ｖ３では１、Ｖ４では０となり、１つのサブ領域内で２ビット分の階調表現を行うことができる。
【００４９】
例えば、１０ビット階調表現の場合、１つの表示画素ＰＸ内の領域は５つのサブ領域１、２、３、４、５に分かれ、これらのサブ領域の画素回路１８ａ〜１８ｅに接続される電圧電源線ＰＶＤＤ１〜５の電位は、＋５、＋５．２、＋５．４、＋５．６、＋５．８Ｖにそれぞれ設定される。この場合、サブ領域１の画素回路１８ａでは、階調０、１、２、３、サブ領域２の画素回路１８ｂでは階調０、４、８、１２、サブ領域３の画素回路１８ｃでは階調０、１６、３２、４８、サブ領域４の画素回路１８ｄでは階調０、６４、１２８、１９２、サブ領域５の画素回路１８ｅでは階調０、２５６、５１２、７６８を表現することができる。そのため、これら５つのサブ領域１〜５を組み合わせることで、各表示画素ＰＸについて、１０ビットで、１０２４階調の表現を行うことが可能になる。
【００５０】
上記のように構成された有機ＥＬ表示装置およびその駆動方法によれば、画素回路の駆動トランジスタをその線形領域で駆動し、オン、オフスイッチとして動作させることにより、駆動トランジスタの特性のばらつき、特に、移動度、閾値のばらつきの影響を受けることがなく、表示ムラを低減することができる。同時に、発光動作時に必要な駆動トランジスタの印加電圧が小さく、駆動トランジスタの消費電力を大幅に低減することが可能となる。また、時分割駆動およびサブ領域の分割駆動を組み合わせて階調表現を行うため、デジタル信号駆動方式の表示装置で用いられているような、１フレーム全体の映像信号を記憶するためのフレームメモリを設ける必要がなく、製造コストの低減を図ることができ、同時に、高ビット化が可能となる。また、発光面積分割駆動のみの場合に比較して、表示画素のサブ領域の分割数を大幅に低減することができ、構成の簡略化を図ることができる。これにより、良好な表示を実現し、かつ消費電力を大幅に低減することが可能なアクティブマトリクス型表示装置を提供することができる。
【００５１】
また、第１の実施形態によれば、第１、第２、第３発光期間において、実際に発光する発光期間を制御することができ、通常表示時の発光輝度と、ピーク輝度表示時との発光輝度の間で輝度差を持たせ、コントラストの向上を図ることが可能となる。  
なお、本実施形態において、画素スイッチＳＳＴおよび出力スイッチＢＣＴは、Ｐチャネル型およびＮチャネル型のいずれの極性で形成されていてもよい。
【００５２】
（第２の実施形態）  
上述した第１の実施形態において、各画素回路１８ａ〜１８ｅの出力スイッチＢＣＴ１〜５は、駆動トランジスタＤＲＴと高電位の電圧電源線ＰＶＤＤとの間に設けられているが、これに限らず、図８に示す第２の実施形態のように、駆動トランジスタＤＲＴと有機ＥＬ表示素子との間に設けても良い。なお、本実施形態において、画素スイッチＳＳＴおよび出力スイッチＢＣＴは、Ｐチャネル型およびＮチャネル型のいずれの極性で形成されていてもよい。
【００５３】
（第３の実施形態）  
次に、第３の実施形態に係る有機ＥＬ表示装置について説明する。  
第１の実施形態において、各表示画素は、複数、例えば、５つの画素回路を有し、各表示画素に対して、電位の異なる５本の電圧電源線ＰＶＤＤ１〜５を設ける構成としたが、第３の実施形態によれば、各表示画素の画素回路は１つ、各表示画素に対する電圧電源線ＰＶＤＤは１本とし、この電圧電源線に複数、例えば、５種類の互いに異なる電位を時間差をもって供給する構成としている。
【００５４】
詳細には、図９に示すように、有機ＥＬ表示装置は、例えば、２型以上のアクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネルを制御するコントローラ１３を備えている。
【００５５】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線ＳＧ（１〜ｍ）および第２走査線Ｃｓ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）を備えている。なお、後述するように、各表示画素ＰＸは複数の表示素子を有し、各映像信号線Ｘ（１〜ｎ）は、各表示画素ＰＸにおける表示素子の数に対応した複数の映像信号線を含んでいる。
【００５６】
有機ＥＬパネル１０は、第１および第２走査線ＳＧ（１〜ｍ）、Ｃｓ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成され、コントローラ１３とともに制御部を構成している。
【００５７】
図２に表示画素ＰＸの等価回路を示す。画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた１つの表示素子と、各表示素子に駆動電流を供給する画素回路１８と、を含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００５８】
画素回路１８は、電圧信号からなる映像信号に応じて有機ＥＬ素子の発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、キャパシタとしての保持容量Ｃ、および有機ＥＬ素子１６のオンオフを制御する出力スイッチＢＣＴを備えている。
【００５９】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、および出力スイッチＢＣＴは、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、各駆動トランジスタおよび各スイッチをそれぞれ構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００６０】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、およびＢＣＴの各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００６１】
画素回路１８において、出力スイッチＢＣＴ、駆動トランジスタＤＲＴ、および有機ＥＬ素子１６は、高電位の電圧電源線ＰＶＤＤと低電位の基準電圧電源線ＰＶＳＳとの間でこの順番で直列に接続されている。駆動トランジスタＤＲＴは、映像信号に応じた電流量の駆動電流を有機ＥＬ素子１６に出力する。出力スイッチＢＣＴは、そのソースが電圧電源線ＰＶＤＤに接続されている。駆動トランジスタＤＲＴは、そのソースが出力スイッチＢＣＴのドレインに接続され、ドレインが有機ＥＬ素子１６の一方の電極、例えば、陽極に接続される。有機ＥＬ素子１６の陰極は、基準電圧電源線ＰＶＳＳに接続されている。
【００６２】
電圧電源線ＰＶＤＤおよび基準電圧電源線ＰＶＳＳは、信号線駆動回路１５に接続され、信号線駆動回路から電源電圧を供給される。基準電圧電源線ＰＶＳＳは、例えば、−３Ｖの電位に設定される。電圧電源線ＰＶＤＤは、後述するように、信号線駆動回路１５により各フレーム毎に異なる電位、例えば、５種類の電位＋５、＋５．２、＋５．４、＋５．６、＋５．８Ｖにそれぞれ設定される。
【００６３】
保持容量Ｃは、駆動トランジスタＤＲＴのゲートと第２走査線Ｃｓ（１〜ｍ）との間に接続されている。保持容量Ｃは、駆動トランジスタＤＲＴのゲート電位を保持すると同時に、複数に分割された発光期間毎に変化する第２走査線Ｃｓ（１〜ｍ）の電位変化に応じて駆動トランジスタＤＲＴのゲート電位を変化させ、駆動トランジスタＤＲＴのオン、オフを制御する役割を担っている。
【００６４】
画素スイッチＳＳＴは、対応する映像信号線Ｘ（１〜ｎ）と駆動トランジスタＤＲＴのゲートとの間に接続され、そのゲートは対応する第１走査線ＳＧ（１〜ｍ）に接続されている。画素スイッチＳＳＴは、第１走査線ＳＧ（１〜ｍ）から供給される制御信号Ｓａ（１〜ｍ）に応答して、画素回路１８と映像信号線Ｘ（１〜ｎ）との接続、非接続を制御し、対応する映像信号線Ｘ（１〜ｎ）から階調に応じた映像電圧信号を駆動トランジスタＤＲＴのゲートに書込む。
【００６５】
一方、図１に示すコントローラ１３は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１３は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１３は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００６６】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して電圧信号とし、複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。信号線駆動回路１５において、電圧源として機能する電圧供給部Ｖは、映像信号に応じた複数階調の階調電圧信号Ｖsig を映像信号線Ｘ（１〜ｎ）に出力する。また、信号線駆動回路１５は、電圧電源線ＰＶＤＤを、各サブフレーム期間毎に５種類の電位＋５、＋５．２、＋５．４、＋５．６、＋５．８Ｖに設定する。
【００６７】
走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに制御信号Ｓａ、制御信号Ｓｂを供給する。
【００６８】
次に、以上のように構成された有機ＥＬ表示装置の動作について説明する。有機ＥＬ表示装置の駆動では、表示画素Ｐｘを行毎に順次選択し、表示画素Ｐｘの選択期間において、階調電圧信号書き込み動作を行い、非選択期間において発光動作を行う。図１１は走査線駆動回路１４ａ、１４ｂの出力信号のタイミングチャートを示し、図１２は、表示画素ＰＸの動作を示している。
【００６９】
走査線駆動回路１４ａ、１４ｂは、例えば、スタート信号（ＳＴＶ１、ＳＴＶ２）とクロック（ＣＫＶ１、ＣＫＶ２）とから各水平走査期間に対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号Ｓａ（１〜ｍ）として出力する。
【００７０】
１０ビット階調を例にとり、表示画素ＰＸの動作を説明する。図１１に示すように、１水平期間（Ｖ）は５つのサブフレーム（ＳＦ）期間１〜５に分けられ、各サブフレーム期間は、１）書き込み期間、２）第１発光期間、３）第２発光期間、４）第３発光期間に分けられる。  
ｉ番目のサブフレーム期間中の動作を説明する。サブフレームが切り替わると、電圧電源線ＰＶＤＤの電位は、ＰＶＤＤｉ−１からＰＶＤＤｉに設定され動作が開始される。
【００７１】
１）書き込み期間では、図１１および図１２（ａ）に示すように、表示画素ＰＸの制御信号Ｓａ（１〜ｍ）が画素スイッチＳＳＴをオン状態とするオン電位（ロウレベル）となり、画素スイッチＳＳＴがオン（導通状態）に切換えられる。書き込み期間において、信号線駆動回路１５の電圧供給部Ｖから映像信号線Ｘ（１〜ｎ）に、階調映像電圧信号Ｖsig が出力され、画素スイッチＳＳＴを介して保持容量Ｃに書き込まれる。これにより、駆動トランジスタＤＲＴのゲート電位ＶｇはＶsig となる。
【００７２】
電圧信号Ｖsig としては、複数、例えば、４つの信号線電位（設定電位）Ｖｉ１、Ｖｉ２、Ｖｉ３、Ｖｉ４のいずれかが、階調に応じてデジタル的に書き込まれる。この時、信号線電位はＶｉ１＜Ｖｉ２＜Ｖｉ３＜Ｖｉ４の関係を満たすように設定される。また、信号線電位Ｖｉ１、Ｖｉ２、Ｖｉ３、Ｖｉ４は、その値が等差数列的に変化するように設定され、各電位間の差分（公差）ΔＶsig は一定の値、例えば、５ｖに設定されている。
【００７３】
図４で示した場合と同様に、Ｖｉ１は、駆動トランジスタＤＲＴがその線形領域で動作し、オン状態となる値に設定され、Ｖｉ２、Ｖｉ３、Ｖｉ４は、駆動トランジスタＤＲＴがオフとなる値にそれぞれ設定されている。  
なお、駆動トランジスタＤＲＴがＮｃｈ型トランジスタで構成されている場合、電圧信号Ｖsig の値は、逆の関係、すなわち、Ｖｉ１＞Ｖｉ２＞Ｖｉ３＞Ｖｉ４に設定される。
【００７４】
次に、図１１および図１２（ｂ）に示すように、制御信号Ｓａ（１〜ｍ）がオフ電位（ハイレベル）となり、画素スイッチＳＳＴがオフとなる。これにより、映像電圧信号書込み動作が終了する。これと同時に又はこれに続いて、制御信号Ｓｃ（１〜ｍ）がオン電位（ローレベル）となり、出力スイッチＢＣＴがオンに切換えられ、第１発光動作が開始される。
【００７５】
２）第１発光期間において、駆動トランジスタＤＲＴは、保持容量Ｃに書込まれたゲート制御電圧Ｖｇ＝Ｖsig により、対応した電流量の駆動電流Ｉｅを出力する。この駆動電流Ｉｅが有機ＥＬ素子１６に供給される。これにより、有機ＥＬ素子１６が駆動電流Ｉｅに応じた輝度で発光し、発光動作を行う。
【００７６】
本実施形態では、第１発光期間において、出力スイッチＢＣＴをオンオフ制御することにより、実際に有機ＥＬ素子１６の発光を行う所定の発光期間が設定される。ピーク処理が必要な場合には、この発光期間に続いて、発光を行わない非発光期間が設定される（例えば、図１３参照）。第１発光期間において、書込まれた電圧信号Ｖsig がＶｉ１のときのみ駆動トランジスタＤＲＴがオンし、有機ＥＬ素子１６に電流が流れて発光する。また、書込まれた電圧信号がＶｉ２、Ｖｉ３、Ｖｉ４の場合は、駆動トランジスタＤＲＴはオフ状態に維持され、有機ＥＬ素子の発光は行われない。
【００７７】
３）第２発光期間では、図１１および図１２（ｃ）に示すように、第２走査線Ｃｓから供給される制御信号Ｓｂ１の電位がΔＶsig だけマイナス側に変化する。それに伴い、駆動トランジスタＤＲＴのゲート電位ＶｇもΔＶsig だけ変化する（Ｖｇ＝Ｖsig −ΔＶsig ）。そのため、初期の書込み信号線電位Ｖsig がＶ１の場合、ゲート電位はＶｇ＝Ｖ１−ΔＶsig となり、駆動トランジスタＤＲＴは引き続きオン状態に維持され、初期の書込み信号線電位Ｖsig がＶ２の場合も、ゲート電位はＶｇ＝Ｖ２−ΔＶsig ＝Ｖ１となり、駆動トランジスタＤＲＴはオン状態となる。これにより、駆動トランジスタＤＲＴを通して有機ＥＬ素子１６に電流が流れ、有機ＥＬ素子は発光状態に維持される。
【００７８】
初期の書込み信号線電位Ｖsig がＶ３、Ｖ４の場合、駆動トランジスタＤＲＴのゲート電位は、ΔＶsig だけ下がった後もＶ２、Ｖ３であり、駆動トランジスタＤＲＴは、オフ状態に維持され、有機ＥＬ素子の発光は行われない。
【００７９】
４）第３発光期間では、図１１および図１２（ｄ）に示すように、第２走査線Ｃｓから供給される制御信号の電位が更にΔＶsig だけマイナス側に変化する。それに伴い、駆動トランジスタＤＲＴのゲート電位ＶｇもΔＶsig だけ変化する（Ｖｇ＝Ｖsig −２ΔＶsig ）。そのため、初期の書込み信号線電位Ｖsig がＶ１あるいはＶ２の場合、駆動トランジスタＤＲＴは引き続きオン状態に維持される。これにより、駆動トランジスタＤＲＴを通して有機ＥＬ素子１６に電流が流れ、有機ＥＬ素子は発光状態に維持される。
【００８０】
初期の書込み信号線電位Ｖsig がＶ３の場合も、ゲート電位はＶｇ＝Ｖ３−２ΔＶsig ＝Ｖ１となり、駆動トランジスタＤＲＴはオン状態となる。これにより、駆動トランジスタＤＲＴを通して有機ＥＬ素子１６に電流が流れ、有機ＥＬ素子が発光する。
【００８１】
初期の書込み信号線電位Ｖsig がＶ４の場合、駆動トランジスタＤＲＴのゲート電位は、２ΔＶsig だけ下がった後もＶ２であり、駆動トランジスタＤＲＴは、オフ状態に維持され、有機ＥＬ素子の発光は行われない。  
第１、第２、第３発光期間において、出力スイッチＢＣＴは、オン状態に維持されている。ピーク処理が必要な場合には、この発光期間に続いて、発光を行わない非発光期間が設定される（例えば、図１３参照）。なお、本実施形態において、第１、第２、第３発光期間は互いに等しい期間に設定されている。上記のように、第２走査線ＳＣ（１〜ｍ）から保持容量Ｃ１〜Ｃ４に供給される制御信号電位は、等差数列的に変化し、その公差は、信号線電位Ｖｉ１、Ｖｉ２、Ｖｉ３、Ｖｉ４間の公差と等しく設定されている。
【００８２】
各表示画素ＰＸにおいて、５つのサブフレームＳＦ１〜５期間について、順次、上記と同様の発光動作を行う。この際、サブフレームＳＦ１〜５について、電圧電源線ＰＶＤＤの電位をＰＶＤＤ１〜５に順次、変えて出力する。  
有機ＥＬ素子１６は、１垂直周期（Ｖ）の経過後、再び制御信号Ｓａがオン電位となるまで発光状態を維持する。
【００８３】
これらの動作をまとめると、図１４に示すように、映像信号線Ｘ（１〜ｍ）を通して書込まれる信号線電位がＶ１の場合、第１、第２、第３の全発光期間中で駆動トランジスタＤＲＴがオンし、有機ＥＬ素子に電流が流れて発光状態に維持される。書込み電圧信号の電位がＶ２の場合、第１発光期間で駆動トランジスタＤＲＴがオフされ、有機ＥＬ素子１６は発光せず、第２、第３発光期間で駆動トランジスタＤＲＴがオンし、有機ＥＬ素子に電流が流れて発光状態に維持される。
【００８４】
書込み電圧信号の電位がＶ３の場合、第１、第２発光期間で駆動トランジスタＤＲＴがオフされ、有機ＥＬ素子１６は発光せず、第３発光期間で駆動トランジスタＤＲＴがオンし、有機ＥＬ素子に電流が流れて発光状態に維持される。書込み電圧信号の電位がＶ４の場合、第１、第２、第３の全発光期間中で駆動トランジスタＤＲＴがオフされ、有機ＥＬ素子１６は発光しない。
【００８５】
これにより、書込まれる信号線電位がＶ１の場合の発光電流を３とすると、Ｖ２では２、Ｖ３では１、Ｖ４では０となり、１つのサブ領域内で２ビット分の階調表現を行うことができる。例えば、１０ビット階調表現の場合、１垂直周期（Ｖ）を５つのサブフレームＳＦに分け、これらのサブフレームでの動作時の電圧電源線ＰＶＤＤ１〜５の電位は、＋５、＋５．２、＋５．４、＋５．６、＋５．８Ｖにそれぞれ設定される。この場合、サブフレーム１ＳＦでは階調０、１、２、３、サブフレーム２ＳＦでは階調０、４、８、１２、サブフレーム３ＳＦでは階調０、１６、３２、４８、サブフレーム４ＳＦでは階調０、６４、１２８、１９２、サブフレーム５ＳＦでは階調０、２５６、５１２、７６８を表現することができる。そのため、これら５つのサブフレームを組み合わせることで、各表示画素ＰＸについて、１０ビットで、１０２４階調の表現を行うことが可能になる。
【００８６】
上記のように構成された有機ＥＬ表示装置およびその駆動方法によれば、画素回路の駆動トランジスタをその線形領域で駆動し、オン、オフスイッチとして動作させることにより、駆動トランジスタの特性のばらつき、特に、移動度、閾値のばらつきの影響を受けることがなく、表示ムラを低減することができる。同時に、発光動作時に必要な駆動トランジスタの印加電圧が小さく、駆動トランジスタの消費電力を大幅に低減することが可能となる。また、時分割駆動およびサブ領域の分割駆動を組み合わせて階調表現を行うため、デジタル信号駆動方式の表示装置で用いられているような、１フレーム全体の映像信号を記憶するためのフレームメモリを設ける必要がなく、製造コストの低減を図ることができ、同時に、高ビット化が可能となる。
【００８７】
更に、第３の実施形態によれば、各表示画素における画素回路を構成する素子数を低減することができ、その結果、３００ＰＰＩ以上の高精細な表示デバイスを実現することが可能となる。また、発光面積分割駆動のみの場合に比較して、表示画素の分割数を大幅に低減することができ、構成の簡略化を図ることができる。これにより、良好な表示を実現し、かつ消費電力を大幅に低減することが可能な高精細なアクティブマトリクス型表示装置を提供することができる。
【００８８】
（第４の実施形態）  
上述した第３の実施形態において、各画素回路の出力スイッチＢＣＴは、駆動トランジスタＤＲＴと高電位の電圧電源線ＰＶＤＤとの間に設けられているが、これに限らず、図１５に示す第４の実施形態のように、駆動トランジスタＤＲＴと有機ＥＬ素子１６との間に設けても良い。
【００８９】
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００９０】
例えば、表示画素ＰＸにおけるサブ領域の数は５つに限らず、６つ以上あるいは４つ以下としてもよい。電圧電源線ＰＶＤＤ１〜５の電位は、前述した実施形態に限定されることなく、階調数に応じて、適宜変更可能である。発光期間において、駆動トランジスタＤＲＴのゲート電位を２段位で変化させる構成としたが、１段階あるいは３段階以上に変化させてもよい。更に、複数の発光期間は互いに同一期間の場合に限らず、互いに異なる期間に設定することも可能である。各表示画素に、発光面積の異なる、あるいは、発光面積が等しい複数の表示素子を設け、発光面積分割駆動を組み合わせて用いてもよい。
【００９１】
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。また、トランジスタおよびスイッチの寸法は、前述した実施形態に限定されることなく、必要に応じて変更可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【符号の説明】
【００９２】
１、２、３、４…サブ領域、８…絶縁基板、１０…有機ＥＬパネル、
１１…表示領域、１３…コントローラ、１４ａ、１４ｂ…走査線駆動回路、
１５…信号線駆動回路、１６…有機ＥＬ素子、１８…画素回路、Ｖ…電圧供給部、
ＳＳＴ…画素スイッチ、ＤＲＴ…駆動トランジスタ、ＢＣＴ…出力スイッチ、
Ｘ…映像信号線、ＳＧ…第１走査線、Ｃｓ…第２走査線、ＢＧ…第３走査線
【図１】
2010276783.tif 000003
【図２】
2010276783.tif 000004
【図３】
2010276783.tif 000005
【図４】
2010276783.tif 000006
【図５】
2010276783.tif 000007
【図６】
2010276783.tif 000008
【図７】
2010276783.tif 000009
【図８】
2010276783.tif 000010
【図９】
2010276783.tif 000011
【図１０】
2010276783.tif 000012
【図１１】
2010276783.tif 000013
【図１２】
2010276783.tif 000014
【図１３】
2010276783.tif 000015
【図１４】
2010276783.tif 000016
【図１５】
2010276783.tif 000017