(57)【要約】【課題】高融点バリアメタル層を形成すること無く、Ｓｉ膜又はＳｉを主成分とする膜と良好なコンタクト特性を実現するＡｌ合金膜を提供する。【解決手段】半導体デバイス（ＴＦＴ）は、チャネル部１１を形成する様にＳｉ半導体膜７上に配設された被酸化のオーミック低抵抗Ｓｉ膜８と、オーミック低抵抗Ｓｉ膜８と直接に接続し、且つ、接続界面近傍に、少なくともＮｉ原子、Ｎ原子及びＯ原子を含むアルミニウム合金膜から成る、ソース電極９及びドレイン電極１０とを有する。【選択図】図３
2010177621.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉを主成分とする膜と、
前記Ｓｉを主成分とする膜と直接に接合したアルミニウム合金膜とを備えており、
前記Ｓｉを主成分とする膜と前記アルミニウム合金膜との接合界面近傍に、少なくともＮｉ原子、Ｏ原子及びＮ原子を含むことを特徴とする、
半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記Ｓｉを主成分とする膜は、前記接合界面近傍に、前記Ｏ原子と結合したＳｉ原子であるＳｉ−Ｏ及び前記Ｎ原子と結合したＳｉ原子であるＳｉ−Ｎを含むオーミック性の抵抗膜であることを特徴とする、
半導体装置。
【請求項３】
請求項２記載の半導体装置であって、
前記Ｓｉを主成分とする膜の表面密度に関して、前記Ｓｉ−Ｏの面密度が１５％乃至４５％の範囲内にあり、前記Ｓｉ−Ｎと前記Ｓｉ−Ｏとの存在比率（Ｓｉ−Ｎ）／（Ｓｉ−Ｏ）が１以下であり、且つ、前記Ｓｉ−Ｎの面密度が１０％以上であることを特徴とする、
半導体装置。
【請求項４】
請求項１乃至３の何れか１項に記載の半導体装置であって、
前記アルミニウム合金膜は、前記接合界面近傍にのみ、前記Ｎｉ原子を含むことを特徴とする、
半導体装置。
【請求項５】
請求項１乃至４の何れか１項に記載の半導体装置であって、
前記アルミニウム合金膜は、前記接合界面近傍にのみ前記Ｎｉ原子を含むと共に、前記接合界面近傍に前記Ｏ原子及び前記Ｎ原子をも含むことを特徴とする、
半導体装置。
【請求項６】
請求項５記載の半導体装置であって、
前記アルミニウム合金膜に含まれる前記Ｎ原子と前記Ｏ原子との存在比率Ｎ／Ｏが１以下であることを特徴とする、
半導体装置。
【請求項７】
請求項１乃至６の何れか１項に記載の前記半導体装置を備えることを特徴とする、
表示装置。
【請求項８】
Ｓｉを主成分とする膜を形成する工程と、
前記Ｓｉを主成分とする膜と直接に接合させ、前記Ｓｉを主成分とする膜と接合する接合界面近傍に、Ｎｉ原子、Ｏ原子及びＮ原子を含む様に、アルミニウム合金膜を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法であって、
前記アルミニウム合金膜形成工程は、
前記Ｓｉを主成分とする膜の表面を酸化処理及び窒化処理する工程と、
前記酸化処理及び前記窒化処理が施された後のＳｉを主成分とする膜と直接に接合させる様に、前記Ｎｉ原子を含む前記アルミニウム合金膜を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項１０】
請求項８記載の半導体装置の製造方法であって、
前記アルミニウム合金膜形成工程は、
前記Ｓｉを主成分とする膜の表面を酸化する工程と、
前記表面の酸化後のＳｉを主成分とする膜と直接に接合させる様に、前記Ｎｉ原子及び前記Ｎ原子を含む前記アルミニウム合金膜を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法であって、
前記Ｎｉ原子及び前記Ｎ原子を含む前記アルミニウム合金膜を形成する工程は、Ｎｉ原子を含むアルミニウム合金ターゲットを用いて、アルゴンガス若しくはクリプトンガスにＮ原子を含むガスを添加した混合ガスを用いたスパッタリング法であることを特徴とする、
半導体装置の製造方法。
【請求項１２】
請求項８記載の半導体装置の製造方法であって、
前記アルミニウム合金膜形成工程は、
前記Ｓｉを主成分とする膜の表面を窒化処理する工程と、
前記窒化処理が施された後のＳｉを主成分とする膜と直接に接合させる様に、前記Ｎｉ原子及び前記Ｏ原子を含む前記アルミニウム合金膜を形成する工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法であって、
前記Ｎｉ原子及び前記Ｏ原子を含む前記アルミニウム合金膜を形成する工程は、前記Ｎｉ原子を含むアルミニウム合金ターゲットを用いて、アルゴンガス若しくはクリプトンガスに前記Ｏ原子を含むガスを添加した混合ガスを用いたスパッタリング法であることを特徴とする、
半導体装置の製造方法。
【請求項１４】
請求項８記載の半導体装置の製造方法であって、
前記アルミニウム合金膜形成工程は、
前記Ｓｉを主成分とする膜と直接に接合させる様に、前記Ｎｉ原子、前記Ｏ原子及び前記Ｎ原子を含む前記アルミニウム合金を形成する工程を備えることを特徴とする、
半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、
前記Ｎｉ原子、前記Ｏ原子及び前記Ｎ原子を含む前記アルミニウム合金を形成する工程は、前記Ｎｉ原子を含むアルミニウム合金ターゲットを用いて、アルゴンガス若しくはクリプトンガスに前記Ｏ原子と前記Ｎ原子とを含むガスを添加した混合ガスを用いたスパッタリング法であることを特徴とする、
半導体装置の製造方法。
【請求項１６】
請求項８乃至１５の何れか１項に記載の半導体装置の製造方法であって、
前記Ｓｉを主成分とする膜を形成する工程は、
Ｏ原子を含む雰囲気中での加熱処理、Ｏ原子を含むガスを用いたプラズマ処理、Ｏ原子のイオン注入、若しくはオゾンを含む雰囲気中への暴露の何れかの工程、又は、これらの処理を組み合わせた工程を備えることを特徴とする、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ装置又は有機ＥＬ（electroluminescence）ディスプレイ装置等の電気光学表示装置或いは半導体部品等の半導体装置の構造及びその製造方法に関しており、特に、アルミニウム合金膜（以下「Ａｌ合金膜」と言う。）と、Ｓｉ膜（シリコン膜）又はＳｉを主成分とする膜とを構成要素として含む半導体装置の構造及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の一例として、薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と言う。）をスイッチング素子として用いたアクティブマトリックス型ＴＦＴを備えたディスプレイ装置用の電気光学表示装置は、その低消費電力及び薄型であるという特徴点を活かして、ＣＲＴ（Cathode Ray Tube）に変わるフラットパネルディスプレイの一つであり、その製品への応用が盛んに成されている。
【０００３】
従来、半導体装置を構成する配線或いは電極の材料として、例えばチタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、又はタングステン（Ｗ）等の金属、或いは、これらの金属を主成分とする合金より成る、いわゆる高融点金属材料が、一般的に用いられてきた。これらの高融点金属材料は、Ｓｉ半導体膜との接続界面に於ける界面拡散反応が殆ど無いため、半導体装置用の電極材料として好適に用いられてきた。
【０００４】
しかしながら、近年の、ＴＶ画面の大型化或いは携帯電話機等の携帯端末器に於ける小型ディスプレイの高精細化の進展に伴い、ディスプレイ装置用の半導体装置の配線材料の低抵抗化が格段と要望されるに至っており、従来の高融点金属材料の比抵抗値（一般に１２μΩ・ｃｍ〜６０μΩ・ｃｍ）では好適とはいえない状況にある。
【０００５】
このため、ディスプレイ装置用の半導体装置の配線材料として、比抵抗がより低く、且つ、配線パターン加工が容易であるアルミニウム（Ａｌ）又はＡｌを主成分とする合金であるＡｌ合金膜が、高融点金属材料の代替材料として、注目されるに至っている。
【０００６】
しかしながら、Ａｌ合金膜は、Ｓｉ半導体膜又はＳｉを主成分とする膜との接合界面に於いて、激しく相互拡散反応して、その電気的特性を劣化させることが一般的に知られている。このため、Ａｌ合金膜をＳｉ半導体膜と接続させる場合には、上述の高融点メタルをバリア層として介在させる必要性があった。
【０００７】
又、ディスプレイ装置用の電気光学表示装置の場合には、透過画素電極材料として一般的に用いられる酸化インジウム系、例えば、酸化インジウムと酸化すずとを混合させて成るＩＴＯ（Indium Tin Oxide）膜と配線材料（例えば、Ａｌ合金膜）とを接合する必要性がある。この場合にも、Ａｌ合金膜はＩＴＯ膜との接合界面に於いて拡散反応を生じさせて、その電気的特性を劣化させるために、同様に、高融点金属材料をバリア層として介在させる必要性があった。
【０００８】
以上の様な高融点金属材料をバリア層として用いて、低抵抗のＡｌ合金膜とＳｉ半導体膜とを組み合わせてＴＦＴのソース・ドレイン電極を形成した先行例が、例えば、特許文献１〜３の各々に開示されている。これらの先行例に於いては、下層にＣｒ、Ｍｏ、Ｔｉ、又はＺｒの高融点バリアメタル（高融点金属材料）を設けて、当該高融点バリアメタルをＳｉに不純物を添加して成る低抵抗Ｓｉ膜（オーミックコンタクトＳｉ膜）及びＩＴＯ膜と直接に接合させた後に、当該高融点バリアメタルの上面上に低抵抗のＡｌ系メタルを形成して成る積層膜の構成が、開示されている。
【０００９】
他方、Ａｌ合金膜とＩＴＯ又はＳｉとの界面拡散反応を防止し、良好な界面の電気的特性（コンタクト特性）を得るための方法が、例えば特許文献４，５に開示されている。即ち、特許文献４に於いては、所定量のＮｉを含有させたＡｌ合金膜を用いることによって、当該Ｎｉを含有したＡｌ合金膜をＩＴＯ膜及びＳｉ半導体膜の各々と直接接合させた場合のコンタクト特性を改善させる方法が開示されている。又、特許文献５に於いては、Ａｌ合金膜の代わりにＡｌ−Ｎｉ合金膜を用いて、当該Ａｌ−Ｎｉ合金膜とＩＴＯ膜とのコンタクト特性を改善し、更にＳｉにＮを含有させた層を介して上記ＳｉＡｌ−Ｎｉ合金膜とＳｉ半導体膜とを接合させることによってＳｉ半導体膜とのコンタクト特性を改善させる方法が開示されている。これらの特許文献４，５に開示された方法を用いれば、少なくとも、Ａｌ合金膜とＩＴＯとの直接接合及びＡｌ合金膜とＳｉ半導体膜との直接接合が必要なデバイスに於いて、高融点金属材料によるバリア層を必ずしも形成する必要性は無くなる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平６−２３６８９３号公報
【特許文献２】特開平７−３０１１８号公報
【特許文献３】特開平８−６２６２８号公報
【特許文献４】特開２００３−８９８６４号公報
【特許文献５】特開２００８−１０８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従来のＡｌ合金膜の材料及び製造工程の組合せに於いては、上述の様に、Ａｌ合金膜とＳｉ半導体膜又はＳｉを主成分とするＳｉ膜との界面拡散反応が防止出来ないために、高融点金属材料によるバリア層を形成しなければならなかった。このため、成膜工程及びエッチング加工の工程が増えて製造プロセス複雑化する結果、生産能力の低下を招いていた。しかも、エッチング加工時のＡｌ合金膜と高融点金属材料とのエッチング速度の違い、及び、横方向に進行するサイドエッチング量の違い等により、エッチング加工断面の形状に凹凸が発生していた。このため、微細加工が困難であった。更に、エッチング加工断面の形状に凹凸が生じることは、上層に形成する膜のカバレッジ特性を劣化させていた。
【００１２】
この様に、従来のＡｌ合金膜とＳｉ半導体膜等との間に高融点バリアメタルを介在させる方法に於いては、高品質で高い信頼性を有する半導体装置を製造することが困難であるという問題点があった。
【００１３】
又、既述した特許文献４，５に開示された各方法についても、以下の通りの問題点があることが判明した。
【００１４】
即ち、本願発明者らの評価結果によると、Ｓｉ半導体膜を用いたＴＦＴのソース電極及びドレイン電極としてＡｌ−Ｎｉ合金膜を直接形成した場合には、形成直後ではＡｌ−Ｎｉ合金膜とＳｉ半導体膜との界面での相互拡散反応は認められないものの、熱処理（大気中若しくは窒素ガス雰囲気中での約３０分間の保持）を施すことによって相互拡散反応が徐々に進行し、２５０℃を超える温度の大気若しくは窒素ガス雰囲気の下に於いては、光学顕微鏡観察レベルでも相互拡散反応が認められた。又、２００℃を超える温度下に於いては、光学顕微鏡観察レベルでは顕著な相互拡散反応は認められなかったが、ＴＦＴの電気特性を測定したところ、ＴＦＴ特性に明らかな劣化が認められた。具体的な現象としては、ＴＦＴの一般的なＩｄ（ドレイン電流）−Ｖｇ（ゲート電圧）特性に於いて、スイッチングのオフ時に流れるリーク電流（オフ電流Ｉｏｆｆ）に１ケタ以上の上昇が認められた。この点は、接合界面に於ける局所的に微小なＡｌとＳｉとの相互拡散の発生に原因していると、考えられる。
【００１５】
一方で、ＳｉにＮを含有させた層を介してＡｌ−Ｎｉ合金膜をＳｉ半導体膜と接合させた場合には、少なくとも３００℃までは相互拡散反応は認められず、且つ、ＴＦＴのオフ特性にも顕著な劣化は認められなかった。しかしながら、オン電流（Ion）が高融点バリアメタル層を用いた場合の約５０％にまで減少する現象が認められた。加えて、熱処理による著しいオン特性の劣化も認められた。例えば、具体的な現象として、形成直後に比べると、３００℃熱処理後では、最大で約５０％のオン電流（Ｉｏｎ）の低下が認められた。
【００１６】
この点、一般的なディスプレイ装置用のアクティブマトリックスＴＦＴ基板の製造プロセスでは、通常、最低でも２００℃以上、一般的には３００℃程度のプロセス温度下での処理が含まれる。従って、この様なＡｌ合金膜の半導体デバイスへの適用は耐熱性の面から実質的に困難であるという問題点が見出された。
【００１７】
本発明は、斯かる問題点の認識を踏まえて成されたものであり、その主目的は、高融点金属材料より成る高融点バリアメタル層を介在させることなく、Ｓｉ膜又はＳｉを主成分とする膜との良好なコンタクト特性、及び、良好な耐熱性を有するＡｌ合金膜を備える半導体装置、並びに、その製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
この発明の主題に係る半導体装置は、Ｓｉを主成分とする膜と、前記Ｓｉを主成分とする膜と直接に接合したアルミニウム合金膜とを備えており、前記Ｓｉを主成分とする膜と前記アルミニウム合金膜との接合界面近傍に、少なくともＮｉ原子、Ｏ原子及びＮ原子を含むことを特徴とする。
【発明の効果】
【００１９】
本発明の主題によれば、有害且つ比較的高抵抗なＣｒ等の高融点金属材料より成る高融点バリアメタル層を介在させることなく、ＩＴＯ膜の様な酸化物透明導電膜との良好なコンタクト特性、及び、Ｓｉ膜又はＳｉを主成分とする膜との良好なコンタクト特性、並びに、半導体装置の耐熱性が良好なＡｌ合金膜を備えた半導体装置を提供することが出来る。
【００２０】
以下、この発明の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【図面の簡単な説明】
【００２１】
【図１】表示装置に用いられるＴＦＴアレイ基板の構成例を示す正面図である。
【図２】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板を示す平面図である。
【図３】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板を示す縦断面図である。
【図４】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程を示す縦断面図である。
【図５】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程を示す縦断面図である。
【図６】本発明の実施の形態２に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板を示す平面図である。
【図７】本発明の実施の形態１に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板を示す縦断面図である。
【図８】本発明の実施の形態２に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程を示す縦断面図である。
【図９】本発明の実施の形態２に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板の製造工程を示す縦断面図である。
【図１０】Ａｌ合金膜とＳｉ膜との界面近傍の元素分布を示す図である。
【図１１】Ａｌ合金膜を用いたＴＦＴのＳｉ膜表面のＳｉ−Ｏ存在比率とオン電流比の関係を示す図である。
【図１２】Ａｌ合金膜を用いたＴＦＴのＳｉ膜表面のＳｉ−Ｎ／Ｓｉ−Ｏ存在比とオン電流比の関係を示す図である。
【発明を実施するための形態】
【００２２】
（本発明に於ける知見）
本願発明者らの評価結果によると、Ｓｉ膜にＮを含有させた層（以下「Ｎ含有層」と言う。）を介してＡｌ−Ｎｉ合金膜とＳｉ膜とを接合させた場合には、Ｎ含有層がＡｌとＳｉとの接合界面に存在しているため、Ａｌ原子とＳｉ原子との相互拡散反応は防止される。しかしながら、Ａｌ−Ｎｉ合金膜に含有されているＮｉ原子が析出した領域では、Ｎ含有層を介さずに、Ｎｉがメタル単体で若しくはＡｌ3Ｎｉ化合物相として直接にＳｉ膜と接合しており、２００℃を超える温度から、このＮｉ原子とＳｉ原子との相互拡散反応が生じるために、半導体装置のオン特性が劣化するということが明らかになった。
【００２３】
更に本願発明者らの検討により、Ａｌ−Ｎｉ合金膜とＳｉ膜との接合界面にＯ原子を含有させた層を介在させることによって、Ｎｉ原子とＳｉ原子との相互拡散反応を抑制することが可能であることが明らかになった。
【００２４】
本発明は、以上の知見によって成されたものである。
【００２５】
即ち、本発明に係る半導体装置の一態様は、シリコン（Ｓｉ）を主成分とする膜と、Ｓｉを主成分とする膜と直接に接合したアルミニウム合金膜とを有し、Ｓｉを主成分とする膜とアルミニウム合金膜との接合界面近傍に、少なくともニッケル（Ｎｉ）原子、酸素（Ｏ）原子及び窒素（Ｎ）原子を含む。
【００２６】
以下、本発明の各実施の形態の詳細を、図面を参照しながら記載する。その際、記載の明確化の観点から、以下の記載及び図面に於いては、適宜、省略及び簡略化が成されている。各図面に於いて、同一の構成又は機能を有する構成要素及び相当部分には、同一の参照符号が付されており、その記載は省略されている。
【００２７】
（各実施の形態に共通な表示装置の構成）
始めに、図１を用いて、本発明に係る半導体装置を用いる表示装置の一例について記載する。ここで、図１は、表示装置に用いられるＴＦＴアレイ基板の構成例を模式的に示す正面図である。本発明に係る表示装置は、液晶表示装置を例として記載されているが、それはあくまでも例示的なものである。本発明に係るその他の表示装置として、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）を用いることも可能である。
【００２８】
図１に示す液晶表示装置は、基板４０を有している。基板４０は、例えば、ＴＦＴアレイ基板等のアレイ基板である。基板４０には、表示領域４１と、表示領域４１を囲む様に設けられた額縁領域４２とが設けられている。この表示領域４１には、複数のゲート配線（走査信号線）４３と複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は互いに平行に設けられている。同様に、複数のソース配線４４は互いに平行に設けられている。ゲート配線４３とソース配線４４とは、互いに立体交差する様に形成されている。ゲート配線４３とソース配線４４とは、直交している。そして、隣接するゲート配線４３と隣接するソース配線４４とで囲まれた領域が、画素４７となる。従って、基板４０上には、複数の画素４７がマトリックス状に配列される。
【００２９】
基板４０の額縁領域４２には、走査信号駆動回路４５と表示信号駆動回路４６とが設けられている。各ゲート配線４３は、表示領域４１から額縁領域４２まで延設され、基板４０の端部で、走査信号駆動回路４５に接続される。各ソース配線４４も同様に、表示領域４１から額縁領域４２まで延設され、基板４０の端部で、表示信号駆動回路４６と接続される。又、走査信号駆動回路４５の近傍には、外部配線４８が配設されており、外部配線４８の各配線が走査信号駆動回路４５の対応部分に接続されている。又、表示信号駆動回路４６の近傍には、外部配線４９が配設されており、外部配線４９の各配線が表示信号駆動回路４６の対応部分に接続されている。外部配線４８，４９は、例えば、ＦＰＣ（Flexible Printed Circuit）等から成る配線基板である。
【００３０】
走査信号駆動回路４５及び表示信号駆動回路４６は、それぞれ、外部配線４８，４９を介して、外部から供給される各種信号を受信する。即ち、走査信号駆動回路４５は、外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。このゲート信号によって、ゲート配線４３が順次に選択されていく。表示信号駆動回路４６は、外部からの表示データに基づいて、表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧が、各画素４７に供給される。
【００３１】
各画素４７内には、少なくとも１つのＴＦＴ５０が配設されている。本例の場合、各ＴＦＴ５０は、ソース配線４４とゲート配線４３との立体交差点の近傍に配置される。そして、各ＴＦＴ５０が対応する画素４７の画素電極に、表示電圧を供給する。即ち、ゲート配線４３からのゲート信号によって、スイッチング素子であるＴＦＴ５０がオンする。これにより、ソース配線４４から、ＴＦＴ５０のドレイン電極に接続された画素電極に表示電圧が印加される。画素電極と対向電極との間には、表示電圧に応じた電界が生じる。尚、基板４０の表面上には、配向膜（図示せず。）が配設されている。
【００３２】
更に、対向基板（図示せず。）が、基板４０に対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板上には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が配設されている。尚、対向電極は、基板４０側に配置される場合もある。基板４０と対向基板との間には、液晶層が狭持される。即ち、基板４０と対向基板との間には、液晶が導入されている。更に、基板４０と対向基板との外側の面には、偏光板、及び位相差板等が設けられている。又、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
【００３３】
画素電極と対向電極との間の電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光の偏光状態が、液晶層によって変化する。具体的には、バックライトユニットからの光は、アレイ基板側の偏光板によって直線偏光になる。この直線偏光が液晶層を通過することによって、その偏光状態が変化する。
【００３４】
偏光状態に応じて、対向基板側の偏光板を通過する光の光量は変化する。即ち、バックライトユニットから放射されて液晶表示パネルを透過する透過光の内、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光の光量を変化させることが出来る。つまり、画素４７毎に表示電圧を変えることによって、所望の画像を表示することが出来る。
【００３５】
以上の記載が、本表示装置の構成及び動作の概略である。以下では、本表示装置に適用される、本発明に係る半導体装置及びその製造方法の各態様について記載する。
【００３６】
（実施の形態１）
本実施の形態として、表示素子に液晶を用いる液晶表示装置用アクティブマトリックス型ＴＦＴ基板を例にとって詳しく記載する。
【００３７】
図２は、上記ＴＦＴ基板の平面構造の一例を示す平面図であり、図３は、図２のＡ−Ａ断面等の構造を示す縦断面図である。特に、図３は、ＴＦＴ基板の製造工程の記載を容易にするために、図２に示すＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面を示している。具体的には、図３に於いて、ＴＦＴ及び画素部分を含むＡ−Ａ断面（右側）に加えて、ゲート端子部４を含むＢ−Ｂ断面（左側）、及び、ソース端子部１３を含むＣ−Ｃ断面（中間）が示されている。以降の記載に於いて用いる縦断面図についても、同様に複数の断面構造を示している。
【００３８】
図２及び図３に於いて、透明絶縁性基板１は、ガラス又はプラスチック等から成る基板である。透明絶縁性基板１上には、メタル膜から成るゲート電極２、ゲート電極２に繋がるゲート配線３、ゲート配線３と繋がっており且つ映像の走査信号を入力するためのゲート端子部４、及び、補助容量電極５が、少なくとも形成されている。又、これら構成部分２，３，４，５の上層として、ゲート絶縁膜６が配設されている。又、Ｓｉ半導体膜７は、ゲート絶縁膜６を介して下層のゲート電極２の近傍に設けられたＴＦＴの構成要素となる。又、オーミック低抵抗Ｓｉ膜８は、Ｓｉに不純物を添加して成る半導体膜である。又、ソース電極９及びドレイン電極１０は共にＡｌ合金膜から成り、それぞれオーミック低抵抗Ｓｉ膜８と直接に接続されている。
【００３９】
ＴＦＴのチャネル部１１は、ソース電極９とドレイン電極１０とが分離され、更にオーミック低抵抗Ｓｉ膜８が除去された領域に構成されている。又、ソース配線１２は、ソース電極９に繋がった配線である。尚、図３に於いては、ソース電極９とソース配線１２との境界は明示されていない。又、図３のソース端子部１３は、ソース配線１２と繋がっており、且つ、外部からの映像信号を受信して当該映像信号を、ソース配線１２を介して、ソース電極９に入力する。又、図３の層間絶縁膜１４は、チャネル部１１を含む基板全体を覆う様に配設されている。
【００４０】
図３に示す様に、複数の開口部（図３の例では３つである。）が、層間絶縁膜１４に配設されている。これらの開口部の内で、画素ドレインコンタクトホール１５は、下層のドレイン電極１０にまで達する開口部である。又、ゲート端子部コンタクトホール１６は、ゲート端子部４にまで達する開口部である。更に、ソース端子部コンタクトホール１７は、ソース端子部１３にまで達する開口部である。又、透過画素電極１８は、画素ドレインコンタクトホール１５を介してドレイン電極１０と接続された透明導電膜である。又、ゲート端子パッド１９は、ゲート端子部コンタクトホール１６を介してゲート端子部４と接続されたパッドである。更に、ソース端子パッド２０は、ソース端子部コンタクトホール１７を介してソース端子部１３と接続されたパッドである。
【００４１】
以上の様に構成されたアクティブマトリックス型ＴＦＴ基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板とを、一定の間隙（セルギャップ）を介して貼り合せ、この中に液晶を注入・封止することによって、ディスプレイ用途の電気光学表示用装置である半導体装置が製造される。
【００４２】
次に、本実施の形態に係るアクティブマトリックス型ＴＦＴ基板の製法の手順を、図４の（Ａ）〜（Ｃ）、及び、図５の（Ｄ）〜（Ｅ）に基づいて記載する。図４（Ａ）に於いて、先ず、ガラス基板等の透明絶縁性基板１を洗浄液又は純水を用いて洗浄し、透明絶縁性基板１上にメタル膜を成膜する。当該メタル膜の成膜後に、第１回目のフォトリソグラフィープロセスにより上記メタル膜をパターニングして、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５を形成する。上記のメタル膜としては、電気的比抵抗の低い金属又は合金を用いることが好ましい。
【００４３】
好適な実施例としては、先ず、公知のアルゴン（Ａｒ）ガス又はクリプトン（Ｋｒ）ガスを用いたスパッタリング法により、２ｍｏｌ％（ａｔ％）のＮｉを含むＡｌＮｉ合金膜を約２００ｎｍの厚さで成膜する。スパッタリング条件に関しては、ＤＣ（直流）マグネトロンスパッタリング方式であって、Ａｌに２ｍｏｌ％のＮｉを含むＡｌＮｉ合金ターゲットを用い、成膜パワー密度３Ｗ／ｃｍ2、Ａｒガス流量２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）の条件の下で、ＡｌＮｉ合金膜を成膜した。次に、フォトリソグラフィープロセスによってフォトレジストパターンを形成した後に、公知のリン酸＋硝酸＋酢酸系から成る薬液を用いて、ＡｌＮｉ合金膜をエッチングした。その後、フォトレジストパターンを除去することによって、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５のパターンを形成した。このとき、形成されたＡｌＮｉ合金膜のＮｉ組成は、ターゲット組成とほぼ同じの２ｍｏｌ％Ｎｉであった。又、比抵抗値は、成膜直後に於いては約１２μΩ・ｃｍであったが、以下に示す約３００℃程度のプロセス温度を経た後には、比抵抗値は、約５μΩ・ｃｍにまで低減されていた。この値は、一般的な従来の高融点メタルよりも低いものであり、ゲート配線の抵抗を下げることが可能である。
【００４４】
続いて、図４（Ｂ）に於いて、先ず、窒化シリコン（ＳｉＮ）から成るゲート絶縁膜６と、アモルファスシリコン（ａ−Ｓｉ）から成る半導体能動膜と、不純物を添加したｎ型のアモルファスシリコン（ｎ＋ａ−Ｓｉ）から成るオーミック低抵抗Ｓｉ膜とを、順次に成膜する。成膜した後に、第２回目のフォトリソグラフィープロセスを行って、Ｓｉ半導体能動膜（既述のＳｉ半導体膜に該当。）７と、オーミック低抵抗Ｓｉ膜８とを、ＴＦＴの構成要素となる形状にパターニング形成する。
【００４５】
好適な実施例として、ここでは化学的気相成膜（ＣＶＤ）法を用い、約３００℃の基板加熱条件下で、ゲート絶縁膜６としてＳｉＮ膜を４００ｎｍ、Ｓｉ半導体能動膜７としてａ−Ｓｉ膜を１５０ｎｍ、オーミック低抵抗Ｓｉ膜８としてリン（Ｐ）を不純物として添加したｎ＋ａ−Ｓｉ膜を５０ｎｍの厚さで、順次に成膜した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いてａ−Ｓｉ膜とｎ＋ａ−Ｓｉ膜とをエッチングし、その後にフォトレジストパターンを除去して、ＴＦＴの構成要素となる半導体パターン（Ｓｉ半導体能動膜７及びオーミック低抵抗Ｓｉ膜８）を形成した。
【００４６】
引き続いて、上記半導体パターンを形成した後に、オーミック低抵抗Ｓｉ膜８の表面を酸化させる。
【００４７】
好適な実施例として、ここでは、オゾン酸化法を用いて、オゾン雰囲気下でオーミック低抵抗Ｓｉ膜８の表面を３分間暴露させた。その結果得られたオーミック低抵抗Ｓｉ膜８の表面をＸＰＳ法で分析した結果、Ｓｉ−Ｏの面密度が２７．８％、Ｓｉ−Ｎの面密度が０％であった。面密度というのは、ＸＰＳ法で分析されるオーミック低抵抗Ｓｉ膜の表面領域におけるＳｉ−Ｏ結合、およびＳｉ−Ｎ結合の存在比率と言い換えてもよい。この実施例の場合、オーミック低抵抗Ｓｉ膜の表面近傍は、Ｓｉ−Ｏ結合が２７．８％、Ｓｉ−Ｎ結合が０％、そしてＳｉ−Ｓｉ結合が残りの７２．２％の比率で存在している酸素含有状態であることを表している。又、分光エリプソメーターで測定した結果、この酸素含有層は、１０ｎｍの厚さで形成されていることが確認出来た。
【００４８】
本実施の形態の好適な実施例では、オゾン酸化法によって酸化含有層を形成したが、この製造方法に限定されるものではなく、酸素原子を含む雰囲気中での加熱処理、酸素原子を含むガスを用いたプラズマ処理、又は、酸素原子のイオン注入を採用しても、所望の酸素含有層が得られることを実験によって確認している。或いは、これらの処理を組み合わせて成る工程で以って、Ｓｉ膜又はＳｉを主成分とする膜の表面の酸化処理を行っても良い。
【００４９】
引き続いて、図４（Ｃ）に於いて、Ａｌ合金膜を成膜した後に、第３回目のフォトリソグラフィープロセスを行ってＡｌ合金膜をパターニングし、ソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３及びＴＦＴのチャネル部１１を形成する。本工程に用いるＡｌ合金膜としては、１）電気的比抵抗が低いこと、２）オーミック低抵抗Ｓｉ膜８との良好なコンタクト特性を示すこと、及び、３）透過画素電極に用いる導電膜（以下では参照符号１８で示す。）との良好なコンタクト特性（特に電気的コンタクト抵抗が低いこと。）等の利点を有する合金膜を用いることが好ましい。
【００５０】
好適な実施例として、ここでは、Ａｌに２ｍｏｌ％のＮｉを添加して成るＡｌＮｉ合金ターゲットを用いたＤＣマグネトロンスパッタリング法によって、Ａｌ−Ｎｉ合金膜を形成した。その際のスパッタリング条件については、Ａｒガス流量２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）にＮ2ガスを流量３×１０-4ｍ3／ｈ（５ｓｃｃｍ）で添加させた混合ガスを用いており、成膜パワー密度３Ｗ／ｃｍ2である。この条件の下で、厚みが約２００ｎｍのＡｌＮｉＮ膜を形成した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した上で、公知のリン酸＋硝酸＋酢酸系から成る薬液を用いてＡｌＮｉＮ膜をエッチングし、ソース電極９、ドレイン電極１０、ソース配線１２及びソース端子部１３のパターンを形成した。次に、ソース電極９とドレイン電極１０との間のオーミック低抵抗Ｓｉ膜８の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングした後に、上記のフォトレジストパターンを除去して、ＴＦＴのチャネル部１１を形成した。尚、ＤＣマグネトロンスパッタリング法に於けるスパッタリングとして、ＡｒガスにＮ2ガスを添加した混合ガスの代わりに、クリプトン（Ｋｒ）ガスにＮ2ガスを添加した混合ガスを用いても良い。
【００５１】
このＡｌＮｉＮ膜の組成を調べたところ、Ｎｉが２ｍｏｌ％、Ｎが５ｍｏｌ％含まれた合金膜と成っていた。又、その比抵抗値は、成膜直後に於いては約１５μΩ・ｃｍであったが、約３００℃の温度下で熱処理を行った後には、その比抵抗値は約１０μΩ・ｃｍにまで低減されていた。この値は、一般的な従来の高融点メタルよりも低い値であり、ソース配線の抵抗を下げることが可能である。又、上記の実施例では、スパッタリングガスとしてＡｒガスとＮ2ガスとの混合ガスを用いたが、Ａｒガスの代わりに、Ｋｒガスを用いても良い。この場合には、Ａｒガスを用いた場合よりも、膜の欠陥及び応力を減らすことが出来るため、熱処理を加えなくても、比抵抗を約１０μΩ・ｃｍにまで低減することが可能となる。又、Ａｌ膜にＮを添加する場合に於いても、スパッタリング時に添加するガスはＮ2ガスに限られることはなく、例えば、ＮＨ3の様に、Ｎを含むガスであれば、Ａｌ膜中にＮを添加させることが可能である。又は、予めスパッタリングターゲットにＮを添加させたＡｌＮｉＮ合金を用いることで、ＡｌＮｉＮ膜を形成することとしても良い。この場合には、スパッタリングガスとして、Ａｒガス或いはＫｒガスに、Ｎ2又はＮを含むガスを添加した混合ガスを必ずしも用いる必要性は無く、Ａｒガス或いはＫｒガス単独でＡｌＮｉＮ膜を成膜することが可能である。
【００５２】
続いて、図５（Ｄ）に於いて、層間絶縁膜１４をパッシベーション膜として成膜した上で、第４回目のフォトリソグラフィープロセスを行って層間絶縁膜１４をパターニングして、少なくともドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７とを、同時に形成する。
【００５３】
その際の好適な実施例として、ここでは、化学的気相成膜（ＣＶＤ）法を用い、約２５０℃の基板加熱条件下で、層間絶縁膜１４として、窒化シリコンＳｉＮ膜を３００ｎｍの厚さで成膜した上で、フォトリソグラフィープロセスによりフォトレジストパターンを形成し、公知のフッ素系ガスを用いたドライエッチング法を用いて層間絶縁膜１４をエッチングし、その後に、上記のフォトレジストパターンを除去して、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７を形成した。
【００５４】
最後に、図５（Ｅ）に於いて、透明導電性膜を成膜した上で、第５回目のフォトリソグラフィープロセスを行うことで上記透明導電性膜をパターニングして、画素ドレインコンタクトホール１５を介して下層のドレイン電極１０と電気的に接続する透過画素電極１８と、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７を介してそれぞれ電気的に接続されるゲート端子パッド１９及びソース端子パッド２０のパターンを形成する。
【００５５】
この様にして、本実施の形態に係る液晶表示装置用途として好適に用いられるアクティブマトリックスＴＦＴ基板が完成する。
【００５６】
尚、完成したＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度で熱処理を加えても良い。この様な熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、更にメタル膜の電気的比抵抗を下げることが出来るので、ＴＦＴ特性を向上して安定化させることが出来る点で、当該熱処理を施すことは好ましい。
【００５７】
好適な実施例として、ここでは、透明導電性膜として、酸化インジウム（Ｉｎ2Ｏ3）と酸化スズ（ＳｎＯ2）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法により１００ｎｍの厚さで成膜する。ＩＴＯ膜の成膜後に、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸＋硝酸を含む溶液を用いてＩＴＯ膜のエッチングを行い、その後にフォトレジストパターンを除去して、透過画素電極１８、ゲート端子パッド１９及びソース端子パッド２０を形成した。その後、ＴＦＴ基板を大気中で約３００℃の温度の下で３０分間保持して、ＴＦＴ基板の熱処理を行った。
【００５８】
この様にして完成されたＴＦＴアレイ基板に於いては、Ｓｉを主成分とする膜と、Ａｌ合金膜から成るソース電極９及びドレイン電極１０とが、直接に接続されている。具体的には、Ｓｉを主成分とするオーミック低抵抗Ｓｉ膜８と、ソース電極９及びドレイン電極１０としてのＡｌ合金膜とを、高融点金属材料から成る高融点バリアメタル層を介さずに、直接に接続させて形成した。ここで、本明細書に於いて、「Ｓｉを主成分とする膜」とは、Ｓｉ膜、又は、Ｓｉを主成分、即ち、Ｓｉの含有割合が最も多い膜をいう。又、「界面近傍或いは接続界面近傍」とは、膜の厚さ等の個々の条件にもよるが、少なくとも膜厚の半分より境界面寄りの領域をいう。又、Ｓｉを主成分とする膜と、Ａｌ合金膜との接続は、Ｓｉを主成分とする膜の表面の少なくとも一部分と、Ａｌ合金膜の少なくとも一部分とが接続している状態であれば良い。
【００５９】
本実施の形態に係るＴＦＴアレイ基板は、高融点金属材料より成るバリアメタル層を備えていないにも拘らず、従来の高融点金属材料をバリアメタル層として用いた場合と同様のＴＦＴ特性を示した。これは、Ａｌ−Ｎｉ合金膜にＮを添加したことにより（ＡｌＮｉＮの合金膜の形成。）、Ａｌ原子とＳｉ原子との接合界面にＮｉ含有層が存在してＡｌ原子とＳｉ原子との相互拡散反応が抑制されて発生せず、更に、オーミック低抵抗Ｓｉ膜８の表面の酸化処理により形成されたＳｉ原子と結合されたＯ原子の存在の下でＡｌ−Ｎｉ合金膜とＳｉ膜とが直接に接合されたことによってＡｌ−Ｎｉ合金膜とＳｉ膜との接合界面にＯ原子を含有させることが出来たことによって、Ｎｉ原子とＳｉ原子との相互拡散反応が抑制されて発生しなかったためである。しかも、ＴＦＴアレイ基板の熱処理温度を３００℃まで上げた場合に於いても、ＡｌＮｉＮ合金膜とＳｉ膜との接続界面での拡散反応は認められず、ＴＦＴ特性も劣化することもなかった。従って、本実施の形態のＴＦＴアレイ基板は、充分な耐熱性を有していることが確認された。
【００６０】
（実施の形態２）
本実施の形態に於いては、表示素子に液晶を用いる液晶表示装置用のアクティブマトリックス型ＴＦＴ基板であるが、実施の形態１とは異なる構成を有する一例を、以下に記載する。
【００６１】
図６は、その平面構造を示す平面図であり、図７は、図６のＡ−Ａ断面等の構造を示す縦断面図である。実施の形態１が、バックライトユニットから放射されて液晶へと導入される光を全て透過させて表示を行う全透過型ディスプレイ用に関するのに対して、本実施の形態は、ドレイン電極の一部が光を反射させて表示を行う反射画素電極を兼ねた半透過型若しくは部分反射型ディスプレイ用に関する。従って、ソース電極及びドレイン電極は、Ｓｉ膜との界面拡散反応防止に加えて、高い表面反射率特性を備えている必要性がある。
【００６２】
図６又は図７に於いて、図２及び図３と同じ参照符号を付した構成要素は同様であるため、その様な構成要素の記載を省略する。ソース電極９及びドレイン電極１０は、それぞれＡｌ合金膜から成り、共にオーミック低抵抗Ｓｉ膜８と直接に接続されている。ＴＦＴのチャネル部１１は、ソース電極９とドレイン電極１０とが分離され、更にソース電極９とドレイン電極１０間のオーミック低抵抗Ｓｉ膜８の部分が除去された領域に構成されている。ソース配線１２はソース電極９に繋がった配線であり、ソース端子部１３はソース配線１２と繋がっており且つ外部から映像信号を入力する。尚、図７に於いては、ソース電極９とソース配線１２との境界を明示していない。又、反射画素電極２１はドレイン電極１０から延在して形成される電極である。反射画素電極２１の表面の反射率が高い程に、明るく高品質の表示特性が得られる。従って、ソース電極９、ドレイン電極１０、反射画素電極２１、ソース配線１２及びソース端子部１３の各々を形成するＡｌ合金膜は、下層のオーミック低抵抗Ｓｉ膜８との良好なコンタクト特性を有する第１Ａｌ合金膜と、当該第１Ａｌ合金膜の上層に配設され且つ高い反射率を有する第２Ａｌ合金膜との、少なくとも二層膜で構成されている。具体的には、第１Ａｌ合金膜は、参照符号９ａ，１０ａ，１２ａ，１３ａ，２１ａで示される電極又は配線であり、第２Ａｌ合金膜は、参照符号９ｂ，１０ｂ，１２ｂ，１３ｂ，２１ｂで示される電極又は配線である。
【００６３】
図７に示す様に、複数個の開口部（図７では３個。）が、層間絶縁膜１４に設けられている。それらの内で、画素ドレインコンタクトホール１５は、下層のドレイン電極１０を兼ねる反射画素電極２１にまで達する開口部である。ゲート端子部コンタクトホール１６は、ゲート端子部４にまで達する開口部である。ソース端子部コンタクトホール１７は、ソース端子部１３にまで達する開口部である。
【００６４】
又、透過画素電極１８は、画素ドレインコンタクトホール１５を介して、反射画素電極２１と接続された透明導電膜から成る。
【００６５】
又、ゲート端子パッド１９は、ゲート端子部コンタクトホール１６を介して、ゲート端子部４と接続されたパッドである。ソース端子パッド２０は、ソース端子部コンタクトホール１７を介して、ソース端子部１３と接続されたパッドである。
【００６６】
以上の様な構成を備えるアクティブマトリックス型ＴＦＴ基板と、カラー表示用のカラーフィルタ及び対向電極等を具備した対向基板（図示せず。）とを、一定の間隙（セルギャップ）を介して貼り合せ、この中に液晶を注入・封止することによって、ディスプレイ用途の電気光学表示用装置である半導体装置が製造される。
【００６７】
次に、本実施の形態に係るアクティブマトリックス型ＴＦＴ基板の製法手順を、図８の（Ａ）〜（Ｃ）及び図９の（Ｄ）〜（Ｅ）に基づいて、記載する。
【００６８】
図８（Ａ）に於いて、先ず、ガラス基板等の透明絶縁性基板１を洗浄液又は純水を用いて洗浄し、透明絶縁性基板１上にメタル膜を成膜した後に、第１回目のフォトリソグラフィープロセスにより上記メタル膜をパターニングすることで、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５を各々形成する。上記メタル膜としては、電気的比抵抗の低い金属又は合金を用いることが好ましい。
【００６９】
好適な実施例として、ここでは、先ず、公知のＡｒガス又はＫｒガスを用いたスパッタリング法によって、１ｍｏｌ％のＮｉを含むＡｌＮｉ合金膜を、約２００ｎｍの厚さで成膜する。スパッタリング条件に関しては、ＤＣマグネトロンスパッタリング方式を用い、Ａｌに１ｍｏｌ％のＮｉを含むＡｌＮｉ合金ターゲットを用い、成膜パワー密度３Ｗ／ｃｍ2、Ａｒガス流量２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）の条件の下で、ＡｌＮｉ合金膜を成膜した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した後に、公知のリン酸＋硝酸＋酢酸系から成る薬液を用いて、ＡｌＮｉ合金膜をエッチングした。その後、上記フォトレジストパターンを除去することによって、ゲート電極２、ゲート配線３、ゲート端子部４及び補助容量電極５のパターンを形成した。このとき、形成されたＡｌＮｉ合金膜のＮｉ組成は、ターゲット組成とほぼ同じの１ｍｏｌ％Ｎｉであった。又、比抵抗値は、成膜直後に於いては約８μΩ・ｃｍであったが、約３００℃程度の熱処理を行うことにより、比抵抗値を約４μΩ・ｃｍにまで低減させることが可能である。この値は一般的な従来の高融点メタルよりも低い値であり、ゲート配線３の抵抗を下げる効果がある。
【００７０】
次に、図８（Ｂ）に於いて、先ず、窒化シリコン（ＳｉＮ）から成るゲート絶縁膜６と、アモルファスシリコン（ａ−Ｓｉ）から成るＳｉ半導体能動膜７と、不純物を添加したｎ型のアモルファスシリコン（ｎ＋ａ−Ｓｉ）から成るオーミック低抵抗Ｓｉ膜８とを、順次に成膜する。成膜後に、第２回目のフォトリソグラフィープロセスによって、半導体能動膜７と、オーミック低抵抗Ｓｉ膜８とを、ＴＦＴの構成要素となる形状にパターニング形成する。
【００７１】
好適な実施例として、ここでは、化学的気相成膜（ＣＶＤ）法を用い、約２５０℃の基板加熱条件下で、ゲート絶縁膜６としてＳｉＮ膜を４００ｎｍ、半導体能動膜７としてａ−Ｓｉ膜を１５０ｎｍ、オーミック低抵抗Ｓｉ膜８としてリン（Ｐ）を不純物として添加したｎ＋ａ−Ｓｉ膜を５０ｎｍの厚さで、順次に成膜した。次に、フォトリソグラフィープロセスによりフォトレジストパターンを形成した後に、公知のフッ素系ガスを用いたドライエッチング法を用いてａ−Ｓｉ膜とｎ＋ａ−Ｓｉ膜とをエッチングし、上記フォトレジストパターンを除去して、ＴＦＴの構成要素となる半導体パターン（半導体能動膜７及びオーミック低抵抗Ｓｉ膜８）を形成した。
【００７２】
引き続いて、上記半導体パターンを形成した後に、オーミック低抵抗Ｓｉ膜８の表面を酸化させる。
【００７３】
好適な実施例として、ここでは、オゾン酸化法を用い、オゾン雰囲気下で３分間暴露させた。オーミック低抵抗Ｓｉ膜８の表面をＸＰＳ法で分析した結果、Ｓｉ−Ｏの面密度が２７．８％、Ｓｉ−Ｎの面密度が０％であった。又、分光エリプソメーターで測定した結果、厚さ１０ｎｍの酸素含有層が形成されていることが確認出来た。
【００７４】
本実施の形態では、オゾン酸化法によって酸化含有層を形成したが、この方法に限定される訳はなく、その他の方法として、酸素原子を含む雰囲気中での加熱処理、酸素原子を含むガスを用いたプラズマ処理、又は、酸素原子のイオン注入を採用しても、所望の酸素含有層が得られることを実験によって確認している。或いは、これらの処理を組み合わせて成る工程で以って、Ｓｉ膜又はＳｉを主成分とする膜の表面の酸化処理を行っても良い。
【００７５】
次に、図８（Ｃ）に於いて、Ａｌ合金膜を成膜した上で、第３回目のフォトリソグラフィープロセスを行って上記Ａｌ合金膜をパターニングすることで、ソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３及びＴＦＴのチャネル部１１を形成する。本工程に用いるＡｌ合金膜としては、１）電気的比抵抗が低い利点、２）オーミック低抵抗Ｓｉ膜８との良好なコンタクト特性を示す利点、及び、３）透過画素電極１８に用いる導電膜（以下では参照符号１８で示す。）との良好なコンタクト特性（特に電気的コンタクト抵抗が低いこと。）を示す利点に加えて、４）高い光反射率等の利点を有する合金膜を用いることが好ましい。
【００７６】
好適な実施例として、ここでは、Ａｌに２ｍｏｌ％のＮｉを添加したＡｌＮｉ合金ターゲットを用いたＤＣマグネトロンスパッタリング法を用いることで、Ａｌ合金膜を形成した。スパッタリング条件に関しては、Ａｒガス流量２．４×１０-3ｍ3／ｈ（４０ｓｃｃｍ）にＮ2ガスを流量１．２×１０-3ｍ3／ｈ（２０ｓｃｃｍ）で添加させた混合ガスを用い、成膜パワー密度３Ｗ／ｃｍ2であり、この条件下に於いて、厚みが約５０ｎｍのＡｌＮｉＮ膜を形成した。次に、Ｎ2ガスの添加を中止（流量０ｍ3／ｈ）し、Ａｒガスのみを用い、成膜パワー密度３Ｗ／ｃｍ2で以って、Ｎが添加されていない約２００ｎｍ厚みのＡｌＮｉ膜を、上記ＡｌＮｉＮ膜の上面上に形成した。次に、フォトリソグラフィープロセスによってフォトレジストパターンを形成した上で、公知のリン酸＋硝酸＋酢酸系から成る薬液を用いて、上層ＡｌＮｉ／下層ＡｌＮｉＮの二層膜を一括エッチングし、ソース電極９ｂ／９ａ、ドレイン電極１０ｂ／１０ａ、ソース配線１２ｂ／１２ａ、ソース端子部１３ｂ／１３ａ及び反射画素電極２１ｂ／２１ａのパターンを形成した。その上で、ソース電極９ｂ／９ａとドレイン電極１０ｂ／１０ａ間のオーミック低抵抗Ｓｉ膜８の露出部分を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングした後に、上記フォトレジストパターンを除去して、ＴＦＴのチャネル部１１を形成した。尚、ＤＣマグネトロンスパッタリング法に於けるスパッタリングガスとして、ＫｒガスにＮ原子を含むガスを添加して成る混合ガスを用いても良い。
【００７７】
上記の二層膜の内の下層ＡｌＮｉＮ膜の組成を調べたところ、Ｎｉが２ｍｏｌ％、Ｎが２０ｍｏｌ％含まれた合金膜となっていた。その比抵抗値は、成膜直後に於いては約５５μΩ・ｃｍであるが、約３００℃の温度下に於いて熱処理を行った後に於いては、その比抵抗値は約５０μΩ・ｃｍであった。この値は、一般的な従来の高融点メタルと比べて同等以上であり、低抵抗の効果はない。しかしながら、上層のＡｌＮｉ膜に関しては、Ｎｉ組成２ｍｏｌ％であり、その比抵抗値は成膜直後に於いては約８μΩ・ｃｍ、約３００℃程度の温度下での熱処理後に於いては約４μΩ・ｃｍであった。従って、上層ＡｌＮｉ／下層ＡｌＮｉＮの二層膜を形成することにより、従来の高融点メタルを用いた場合と比べて、ソース配線１２の抵抗を下げることが可能である。又、波長５５０ｎｍの光で以って測定した光の反射率値も、下層ＡｌＮｉＮ膜では７０％であったが、上層ＡｌＮｉ膜では９３％であり、上記二層膜は、純Ａｌと同等の高い光反射率値を有していた。この様に、Ａｌ合金膜を少なくとも二層以上の積層膜で形成する場合には、Ｓｉ膜又はＳｉを主成分とする膜との界面拡散反応を防止する機能と、低い比抵抗値及び高い光反射率値の機能とを切り分けて、それぞれに特性を最適化したＡｌ合金膜を組み合わせてソース電極９及びドレイン電極１０等を構成することが出来る。よって、本実施の形態に係る半導体装置に求められる性能をより効果的に発揮させることが可能となり、Ａｌ合金膜を少なくとも二層以上の積層膜で形成することは好ましいと言える。
【００７８】
尚、上記実施例に於いては、スパッタリングガスとして、ＡｒガスとＮ2ガスとの混合ガスを用いて下層のＡｌＮｉＮ膜を成膜した後に、スパッタリングガスをＡｒガスのみに切り替えて上層のＡｌＮｉ膜を成膜することとしているが、例えば、ＡｒガスとＮ2ガスとの混合ガスを用いて下層のＡｌＮｉＮ膜の成膜を開始し、スパッタリングの時間の進行と共に、徐々にＮ2ガスの添加量を減らしていくこととしても良い。この場合には、スパッタリング処理を中断すること無く連続的にＡｌ合金膜を成膜することが出来るので、Ａｌ合金膜形成の処理時間を短縮することが可能である。又、スパッタリングガスとしてＡｒガスとＮ2ガスとの混合ガスを用いたが、Ａｒガスの代わりにＫｒガスを用いても良い。
【００７９】
この様にして成膜されたＡｌ合金膜に於いても、当該Ａｌ合金膜の下層に位置するオーミック低抵抗Ｓｉ膜８との界面近傍にはＮｉとＮが存在しているので、このＮｉとＮとが相互拡散反応を防止することが出来、しかも、膜全体の比抵抗値を低減させることが出来ると共に、純Ａｌ膜と同等の高い光反射率値を得ることが可能である。
【００８０】
次に、図９（Ｄ）に於いて、層間絶縁膜１４をパッシベーション膜として成膜した上で、第４回目のフォトリソグラフィープロセスにより層間絶縁膜１４をパターニングして、少なくともドレイン電極１０ｂ（反射画素電極２１ｂ）の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３ｂの表面まで貫通するソース端子部コンタクトホール１７とを、同時に形成する。
【００８１】
好適な実施例として、ここでは、化学的気相成膜（ＣＶＤ）法を用い、約３００℃の温度の基板加熱条件下で、層間絶縁膜として、窒化シリコンＳｉＮ膜を３００ｎｍの厚さで成膜した。その上で、フォトリソグラフィープロセスによりフォトレジストパターンを形成して、公知のフッ素系ガスを用いたドライエッチング法を用いることで窒化シリコンＳｉＮ膜をエッチングし、その後に上記フォトレジストパターンを除去して、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７を形成した。
【００８２】
最後に、図９（Ｅ）に於いて、透明導電性膜を成膜した上で、第５回目のフォトリソグラフィープロセスを行って上記透明導電性膜をパターニングすることで、画素ドレインコンタクトホール１５を介して上層のドレイン電極１０ｂ（反射画素電極２１ｂ）と電気的に接続する透過画素電極１８と、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７を介してそれぞれ電気的に接続されるゲート端子パッド１９及びソース端子パッド２０のパターンを形成する。これにより、本実施の形態に係る液晶表示装置用途として好適に用いられるアクティブマトリックスＴＦＴ基板が完成する。
【００８３】
尚、完成したＴＦＴ基板に対して、約２００℃〜３００℃の範囲内の温度下に於いて熱処理を加えても良い。この熱処理によって、ＴＦＴ基板全体に蓄積された静電荷及び応力等が除去或いは緩和され、更にメタル膜の電気的比抵抗を下げることが出来る。従って、当該熱処理は、ＴＦＴ特性を向上して安定化させることができる点で好ましい。
【００８４】
好適な実施例として、ここでは、透明導電性膜として、酸化インジウム（Ｉｎ2Ｏ3）と酸化スズ（ＳｎＯ2）とを混合したＩＴＯ膜を、公知のＡｒガスを用いたスパッタリング法により１００ｎｍの厚さで成膜した上で、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸＋硝酸を含む溶液を用いてＩＴＯ膜をエッチングし、その後に上記フォトレジストパターンを除去して、透過画素電極１８、ゲート端子パッド１９及びソース端子パッド２０を形成した。その後、ＴＦＴ基板を、大気中で、約３００℃の温度下に３０分間保持して、ＴＦＴ基板の熱処理を行った。
【００８５】
この様にして完成されたＴＦＴアレイ基板は、Ｓｉを主成分とするオーミック低抵抗Ｓｉ膜８と、高融点金属材料から成るバリアメタル層を介さずに直接にオーミック低抵抗Ｓｉ膜８に接続されているＡｌＮｉＮ合金膜から成るソース電極９及びドレイン電極１０とを有する。従来技術の様に高融点バリアメタル層を介在させることを行わずに、ＡｌＮｉＮ合金膜を直接にオーミック低抵抗Ｓｉ膜８に接続させているにも拘らず、１）Ａｌ−Ｎｉ合金膜の接続界面近傍にＮ原子を添加させたことにより、Ａｌ原子とＳｉ原子との接合界面にはＮｉ含有層が存在するためにＡｌ原子とＳｉ原子との相互拡散反応が発生せず、２）更に、オーミック低抵抗Ｓｉ膜８の表面の酸化処理を通じて、Ａｌ−Ｎｉ合金膜とＳｉ膜８との接合界面にＯ原子を含有させていることによって、Ｎｉ原子とＳｉ原子との相互拡散反応が発生することは無く、従来の高融点バリアメタルを介在させた場合と同等のＴＦＴ特性が得られた。
【００８６】
又、ＴＦＴアレイ基板の熱処理温度を３００℃にまで上げた場合に於いても、ソース電極９及びドレイン電極１０を成すＡｌＮｉＮ合金膜とＳｉ膜８との接続界面に於ける相互拡散反応は認められず、ＴＦＴ特性も劣化することは無く、本ＴＦＴアレイ基板は充分な耐熱性を有していることが確認された。
【００８７】
更に、上記接続界面とは反対側のＡｌ合金膜の表面にはＮを添加しないＡｌＮｉ膜を上層のＡｌ合金膜としたので、反射画素電極２１（２１ｂ／２１ａ）の光反射率が高く、明るく高品位の半透過型ディスプレイを得ることが出来る。
【００８８】
更に、ゲート配線３に加えてソース配線１２も低抵抗のＡｌ合金膜のみで形成することが可能となるので、配線の高抵抗化に起因する信号遅延等による表示ムラ及び表示不良の無い良好な表示品質の大型ディスプレイ又は小型高精細ディスプレイを効率良く低コストで生産することが可能となる。
【００８９】
（実施の形態１及び２の変形例）
（１）実施の形態１及び２に於いては、透過画素電極１８及び各端子パッド１９，２０を形成する透明導電性膜として、ＩＴＯ（酸化インジウム＋酸化スズ）膜を用いているが、これに限定されることはない。即ち、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）、又は、これらを混合させたものを、透明導電性膜の材料として用いても良い。例えば、酸化インジウムに酸化亜鉛を混合させて成るＩＺＯ膜を透明導電性膜として用いた場合には、上記各実施例で用いた塩酸＋硝酸系の様な強酸ではなく、蓚酸系の様な弱酸をエッチング液として用いることが出来る。このため、各実施の形態１，２の様に、メタル膜に、耐酸薬液性に乏しいＡｌ合金膜を用いる場合には、薬液のしみ込みによるＡｌ合金膜の電極及び配線の断線腐食を防止することが出来るので、ＩＺＯ膜の利用はこの点で好ましいと言える。
【００９０】
（２）又、酸化インジウム、酸化スズ、酸化亜鉛それぞれのスパッタ膜の酸素組成が化学量論組成よりも少なく、透過率及び比抵抗等の特性が不良の場合には、スパッタリングガスとして、Ａｒガスだけでなく、Ｏ2ガス又はＨ2Ｏガスを混合させたガスを用いて、透明導電性膜を成膜するのが好ましい。特に、スパッタリングガスとしてＡｒガスにＨ2Ｏガスを混合させた場合には、透明導電性膜としてＩＴＯを用いた場合に於いても、通常の多結晶体ではなく、非晶質（アモルファス）状態に於いてＩＴＯ膜を成膜することが出来るので、蓚酸系の弱酸薬液を用いてＩＴＯ膜をエッチングすることが可能となる。このアモルファス状態のＩＴＯ膜を、エッチング加工後に、例えば２００℃以上の熱処理を行うことによって多結晶化させることにより、薬液耐性の強い通常のＩＴＯ膜にすることが可能となるので、信頼性の点でも好適である。
【００９１】
（３）又、上記各実施の形態１，２に於いては、Ｓｉ膜又はＳｉを主成分とするＳｉ膜と直接に接続するＡｌ合金膜として、Ａｌ−１ｍｏｌ％Ｎｉ−２０ｍｏｌ％Ｎ膜と、Ａｌ−２ｍｏｌ％Ｎｉ−５ｍｏｌ％Ｎ膜とを適用した例を示したが、これらに限られることはない。
【００９２】
（４）又、実施の形態１，２に係る半導体装置の製造方法に関して、Ｓｉ膜又はＳｉを主成分とするＳｉ膜の表面を酸化処理及び窒化処理する工程を行った後に、Ｎｉ原子を添加して成るＡｌＮｉ合金膜が上記Ｓｉ膜又はＳｉを主成分とするＳｉ膜と直接に接合する様に上記Ｓｉ膜又はＳｉを主成分とするＳｉ膜の上面上にＡｌＮｉ合金膜を形成することとしても良い。
【００９３】
（５）或いは、Ｓｉ膜又はＳｉを主成分とするＳｉ膜を形成した後に、Ｎｉ原子、Ｏ原子及びＮ原子を含むＡｌ合金膜を、当該Ａｌ合金膜がＳｉ膜又はＳｉを主成分とするＳｉ膜に直接接合する様に、上記Ｓｉ膜又はＳｉを主成分とするＳｉ膜の上面上に形成することとしても良い。例えば、Ｎｉ原子を含むアルミニウム合金ターゲットを用いて、アルゴン（Ａｒ）ガス若しくはクリプトン（Ｋｒ）ガスにＯ原子とＮ原子とを含むガスを添加した混合ガスを用いたスパッタリング法によって、Ｎｉ原子、Ｏ原子及びＮ原子を含むＡｌ合金膜を形成することが出来る。
【００９４】
（６）或いは、Ｓｉ膜又はＳｉを主成分とするＳｉ膜を形成した上で、当該Ｓｉ膜又はＳｉを主成分とするＳｉ膜の表面の窒化処理を行い、その後に、Ｎｉ原子及びＯ原子を含むＡｌ合金膜を、窒化処理後のＳｉ膜又はＳｉを主成分とするＳｉ膜の表面上に直接に形成しても良い。この場合、例えば、Ｎｉ原子を含むアルミニウム合金ターゲットを用いて、アルゴン（Ａｒ）ガス若しくはクリプトン（Ｋｒ）ガスにＯ原子を含むガスを添加した混合ガスを用いたスパッタリング法によって、Ｎｉ原子及びＯ原子を含むＡｌ合金膜を形成すれば良い。
【００９５】
（分析及び評価）
図１０は、Ａｌ合金膜とＳｉ膜との界面近傍の元素分布を示す図である。この内、図１０（ａ）は、Ａｌ−２ｍｏｌ％Ｎｉ−１０ｍｏｌ％Ｎ膜と、酸化させたＳｉ膜との界面近傍の元素分布状態を示している。他方、図１０（ｂ）は、Ａｌ−２ｍｏｌ％Ｎｉ-１０ｍｏｌ％Ｎ膜と、Ｓｉ膜との界面近傍の元素分布状態を示している。尚、図１０は、元素分布状態を、オージェ電子分光分析（ＡＥＳ）を用いて調べた結果を示している。
【００９６】
図１０（ｂ）を参照すると、Ｎを添加したＡｌ−Ｎｉ合金膜に含まれるＮｉ原子がＳｉ膜との界面近傍で多くなっており、Ａｌ原子及びＳｉ原子の界面に於ける相互拡散が抑制されていることが、即ち、界面に於けるＡｌ原子及びＳｉ原子の各々の分布の傾きがより急峻になっていることが理解される。従って、Ａｌ膜中のＮｉ原子が界面近傍に移動して界面にＮｉ濃度の高いバリア層を形成することによって、Ａｌ原子とＳｉ原子の界面拡散を抑制しているものと、考えられる。
【００９７】
他方、図１０（ａ）を参照すると、Ｎを添加したＡｌ−Ｎｉ合金膜と、酸化させたＳｉ膜との界面近傍には、Ｓｉ膜を酸化させていない図１０（ｂ）の場合と比べて、Ｏ原子の存在が多くなっており、Ｎｉ原子とＳｉ原子の相互拡散も抑えられている、つまり、当該界面に於けるＮｉ原子及びＳｉ原子の各々の分布の傾きがより急峻になっていることが判る。従って、Ｎ原子を添加したＡｌ−Ｎｉ合金膜と被酸化Ｓｉ膜との界面近傍にＯ原子を添加させることによりＯ濃度の高いバリア層を上記界面に形成することによって、Ｎｉ原子及びＳｉ原子の相互拡散が抑制されているものと、考えられる。
【００９８】
Ｎｉ濃度の高いバリア層の効果は、Ａｌ合金膜を成膜する装置及び成膜のプロセス条件等に依存するため、成膜する膜厚、並びに、添加するＮｉ及びＮの組成は、デバイスに求められる特性規格値を満たす範囲内で任意に決定すれば良い。但し、この様なＮｉ濃度の高いバリア層の効果を充分に発揮させるためには、Ａｌ合金膜の膜厚は少なくとも５ｎｍ以上、Ｎｉ組成比は０．１ｍｏｌ％以上、Ｎ組成比は１ｍｏｌ％以上であることが好ましい。
【００９９】
次に、Ｏ濃度の高いバリア層の適正化、即ち、オーミック低抵抗Ｓｉ膜とＡｌ合金膜の界面近傍に含まれるＯ原子量とＮ原子量の適正量を調べるために、実施の形態１及び２の変形例の（４）に示す実施例を用いて評価を行った。具体的には、オーミック低抵抗Ｓｉ膜の表面を酸化処理及び窒化処理する工程を行った後に、上記オーミック低抵抗Ｓｉ膜の上面上に窒素を含まないＡｌＮｉ合金膜を形成したＴＦＴを作製してオン特性、オフ特性を調べた。
【０１００】
表１は、酸化処理及び窒化処理を施したオーミック低抵抗Ｓｉ膜８の表面のＯ原子と結合したＳｉ原子（Ｓｉ−Ｏ）の面密度と、Ｎ原子と結合したＳｉ原子（Ｓｉ−Ｎ）の面密度とに対する、ＴＦＴのオン特性及びオフ特性の変化を示している。ＴＦＴのソース電極及びドレイン電極には、共に窒素を含まないＡｌＮｉ膜が用いられている。このＡｌＮｉ膜は、そのＮｉ組成が２ｍｏｌ％含まれたＡｌ合金膜である。ＴＦＴのオン特性及びオフ特性は、従来の高融点バリアメタル層としてＣｒメタルをソース、ドレイン電極として用いたＴＦＴ（以下、ＣｒメタルＴＦＴ）のオン電流値及びオフ電流値を基準とした比率で表されている。即ち、オン特性に関しては１以上、逆にオフ特性は１以下であれば、従来の高融点バリアメタルを有するＴＦＴよりも良好な特性となり好ましい。又、大気中で３００℃の温度下に於いてＴＦＴ基板を３０分間保持する熱処理を行った後のＴＦＴのオン電流値及びオフ電流値を測定した。熱処理後のオン電流劣化（低下）に関しては、熱処理後のオン電流値が熱処理前のそれの８０％以上（２０％減少以内）となる場合を合格（○）と評価した。又、熱処理後のオフ電流劣化（増加）に関しては、熱処理後のオフ電流値が熱処理前のそれの１桁増加以内となる場合に合格（○）と評価した。
【０１０１】
【表１】
2010177621.tif 000003
【０１０２】
表1に於いて、総合評価が◎のＮｏ．１０〜Ｎｏ．１６の各々のサンプルは、Ａｌ合金膜と酸化処理したオーミック低抵抗Ｓｉ膜８との界面が本発明の好適な要件を満足する本発明例である。それに対して、総合評価が×のＮｏ．１、Ｎｏ．８、Ｎｏ．９及びＮｏ．２１〜Ｎｏ．２３の各サンプルは、本発明の好適な要件を満足しない比較例である。
【０１０３】
又、総合評価が○のＮｏ．２〜Ｎｏ．７の各サンプルは、オーミック低抵抗Ｓｉ膜８の表面の酸化処理によって良好なオン特性とその耐熱性を有するが、Ｎ原子欠乏のためにオフ特性の耐熱劣化が大きい参考例である。この場合は、本発明の実施形態１の様に、ＡｌＮｉ合金膜を、ＡｒガスとＮ2ガスとの混合ガスを用いたスパッタリング法によってＮ原子を含むＡｌＮｉＮ膜として形成することによってＮ原子を含ませることによって本発明の好適な用件を満足することが出来る。
【０１０４】
上述の様に、表１は、オーミック低抵抗Ｓｉ膜の表面を酸化処理及び窒化処理した上で、このオーミック低抵抗Ｓｉ膜の上面上に窒素を含まないＡｌＮｉ合金膜を形成して作製したＴＦＴのオン特性、オフ特性の結果を示すものである。従って、総合評価が×の比較例であっても、ＡｌＮｉ合金膜の成膜時に、Ａｒガス、Ｎ２ガス及びＯ２ガスを適宜混合したガスを用いたスパッタリング法によってＡｌＮｉＮＯ膜を形成することにより、Ｎｏ．１０〜Ｎｏ．１６に示す様なＳｉ−Ｎ量、Ｓｉ−Ｏ量を含む好適な界面を満足することが出来る。
【０１０５】
図１１は、表１に於いてオーミック低抵抗Ｓｉ膜の表面にＮ原子が殆ど存在しないＮｏ．１〜Ｎｏ．１０の各サンプルに於いて、Ｓｉ−Ｏの存在比に対するオン電流比の関係を示すものである。Ｏ原子は、ＡｌＮｉ合金膜のＡｌ原子及びＮｉ原子とオーミック低抵抗Ｓｉ膜のＳｉ原子との間での化合物反応及び相互拡散反応を抑制してオン電流値を増加させる効果とを有するが、一方でＯ原子量を多くしていくと、今度は界面でＡｌ原子とＯ原子が結合して酸化アルミニウムの高抵抗層が形成されるためにオン電流比は低下する傾向にある。基準となるＣｒメタルＴＦＴと同等以上のオン電流値（オン電流比が１）を得るためには、Ｓｉ−Ｏの存在比を４５％以下にすることが好ましい。又、表１からわかる様に、Ｓｉ−Ｏの存在比が１３％の場合には熱処理後のオン電流値の低下が大きくなってしまう。従って、Ｓｉ−Ｏの存在比は少なくとも約１５％以上とするのが好ましい。
【０１０６】
図１２は、表１において、Ｓｉ−Ｏの存在比が１５％以上、４５％以下である条件下で、Ｎ原子（Ｓｉ−Ｎ）をさらに含んだ場合のＮｏ．７及びＮｏ．９〜Ｎｏ．２０、Ｎ原子を含まないＮｏ．２〜Ｎｏ．６の各サンプルについて、Ｓｉ−Ｎ／Ｓｉ−Ｏ比に対するオン電流比の関係を示したものである。図１２をみるとわかる様に、Ｓｉ−Ｎ／Ｓｉ−Ｏ比が１を超えると、オン電流値が基準となるＣｒメタルＴＦＴのオン電流値（オン電流比＝１）よりも低下してしまう。従って、Ｓｉ−Ｎ／Ｓｉ−Ｏ比を１以下とすることが好ましい。一方で表１からわかる様に、Ｓｉ−Ｎ存在比が数％（３、４％）の場合には熱処理後のオフ電流値の低下が大きくなってしまう。サンプルＮｏ．１０〜Ｎｏ．１６の発明例１〜７を参照すると、Ｓｉ−Ｎ存在比は少なくとも約１０％以上とすることが好ましい。
【０１０７】
表１、図１１及び図１２に示す、合格サンプルに対応するオーミック低抵抗Ｓｉ膜８の表面密度の結果を参照すると、
１）Ｓｉ−Ｏ面密度が１５％〜４５％の範囲内にあり、
２）Ｎ原子と結合したＳｉ原子（Ｓｉ−Ｎ）と、Ｏ原子と結合したＳｉ原子（Ｓｉ−Ｏ）との存在比率（Ｓｉ−Ｎ）／（Ｓｉ−Ｏ）が１以下であり、且つ、
３）Ｓｉ−Ｎ面密度が１０％以上であることが、本発明の特徴である。
【０１０８】
（まとめ）
以上に記載した様に、本発明に係る好適な実施の形態１，２によれば、Ｓｉ膜或いはＳｉを主成分とする膜と直接に接続して良好なコンタクト特性を実現するＡｌ合金膜と、その製造方法を提供することが出来る。これにより、Ａｌ合金膜が、Ｓｉ膜或いはＳｉを主成分とする膜と直接に接続された構造を少なくとも有する半導体装置に於いては、高融点バリアメタルを介在させずに、Ａｌ合金膜とＳｉ膜或いはＳｉを主成分とする膜との良好なコンタクト特性を得ることが出来る。より具体的には、ＩＴＯ膜の様な酸化物透明導電膜及びＳｉ膜或いはＳｉを主成分とする膜との各々の良好なコンタクト特性、並びに、ＴＦＴとしての耐熱性が良好な、ＴＦＴのソース電極及びドレイン電極を成すＡｌ合金膜を提供することを可能にする。従って、低コストで効率良く半導体装置を製造することが可能となり、半導体装置の製造上での歩留まりの向上も期待される。
【０１０９】
又、従来の高融点バリアメタルの介在を不要化しているので、ソース配線又はドレイン電極の配線等の金属配線の幅を縮小化することが可能となるので、当該幅の縮小化により半導体装置の小型化を図ることが出来る。
【０１１０】
又、従来の高融点バリアメタルの介在を不要化しているので、ソース配線等の金属配線の幅を従来通りに設定する場合に於いては、ソース配線又はドレイン電極の配線等の金属配線の低抵抗化を実現することが出来るので、その結果、本半導体装置の低消費電力化（省エネルギー化）を図ることが出来る。
【０１１１】
又、従来の高融点バリアメタルの介在の不要化は、本半導体装置の分解の容易化をもたらす。
【０１１２】
又、従来の高融点バリアメタルがＣｒを主成分とする合金である場合には、有害性のあるＣｒの使用を不要化出来ると言う利点もある。
【０１１３】
又、各実施の形態１，２のＡｌ合金膜をディスプレイ用のアクティブマトリックス型ＴＦＴ基板のソース電極及びドレイン電極並びにソース配線等の配線に適用することによって、配線抵抗を低減することが出来ると共に、良好なオン特性、オフ特性及び耐熱特性を有するＴＦＴ素子を既述したＡｌ合金膜のみで形成することが出来る。従って、大型ディスプレイ又は小型の高精細ディスプレイに於いても、信号遅延等による表示ムラ及び表示不良の無い高表示品質のディスプレイを効率良く低コストで生産することが可能となる。この様に、低抵抗配線が必要とされるディスプレイ装置を高い生産能力で以って製造することが出来る。
【０１１４】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明は各実施の形態の内容に限定されるものではない。即ち、記述した局面に対する様々な修正又は変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【符号の説明】
【０１１５】
１  透明絶縁性基板、２  ゲート電極、３，４３  ゲート配線、４  ゲート端子部、５  補助容量電極、６  ゲート絶縁膜、７  Ｓｉ半導体（能動）膜、８  オーミック低抵抗Ｓｉ膜、９  ソース電極、１０  ドレイン電極、１１  ＴＦＴチャネル部、１２，４４  ソース配線、１３  ソース端子部、１４  層間絶縁膜、１５  画素ドレインコンタクトホール、１６  ゲート端子部コンタクトホール、１７  ソース端子部コンタクトホール、１８  透過画素電極、１９  ゲート端子パッド、２０  ソース端子パッド、２１  反射画素電極、４１  表示領域、４２  額縁領域、４５  走査信号駆動回路、４６  表示信号駆動回路、４７  画素、４８，４９  外部配線。
【図１】
2010177621.tif 000004
【図２】
2010177621.tif 000005
【図３】
2010177621.tif 000006
【図４】
2010177621.tif 000007
【図５】
2010177621.tif 000008
【図６】
2010177621.tif 000009
【図７】
2010177621.tif 000010
【図８】
2010177621.tif 000011
【図９】
2010177621.tif 000012
【図１０】
2010177621.tif 000013
【図１１】
2010177621.tif 000014
【図１２】
2010177621.tif 000015