(57)【要約】【課題】第１ノードの電位変化により生ずる第２ノードの電位変化を抑えることができる、表示素子の駆動方法、及び、表示装置の駆動方法を提供する提供する。【解決手段】第１ノードの電位を保った状態で第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理とを備えており、発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う。【選択図】  図４
2010243578.tif 000002
【特許請求の範囲】
【請求項１】
電流駆動型の発光部、及び、駆動回路を備えており、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、第１給電線に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、走査線に接続されており、
（Ｃ−１）発光部に備えられたカソード電極は、第２給電線に接続されている、
表示素子を用いて、
第１ノードの電位を保った状態で第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理とを備えており、
発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う、
表示素子の駆動方法。
【請求項２】
第１基準電圧をＶCat-H、第２基準電圧をＶCat-Lと表し、映像信号が取り得る最大値をＶSig_Max、映像信号が取り得る最小値をＶSig_Minと表し、第１ノードと第２ノードとの間の容量値をｃAと表し、第２ノードと第２給電線との間の容量値をｃBと表し、閾値電圧キャンセル処理において第１ノードの電位を保った状態とするために第１ノードに印加する電圧をＶOfsと表すとき、
ＶCat-H−ＶCat-L＝（（ＶSig_Max＋ＶSig_Min）／２−ＶOfs）・ｃA／ｃB
である請求項１に記載の表示素子の駆動方法。
【請求項３】
第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと発光部に備えられたカソード電極との間の電位差が発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、
次いで、前記閾値電圧キャンセル処理を行い、
その後、前記書込み処理を行い、
次いで、走査線からの走査信号により書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、第１給電線から所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加されている状態で、駆動トランジスタを介して第１ノードと第２ノードとの間の電位差の値に応じた電流を発光部に流すことによって発光部を駆動する請求項１又は請求項２に記載の表示素子の駆動方法。
【請求項４】
発光部は有機エレクトロルミネッセンス発光部から成る請求項１乃至請求項３のいずれか１項に記載の表示素子の駆動方法。
【請求項５】
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
（２）第１の方向に延びるＭ本の走査線、
（３）第２の方向に延びるＮ本のデータ線、
（４）第１の方向に延びるＭ本の第１給電線、並びに、
（５）第１の方向に延びるＭ本の第２給電線、
を備え、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子にあっては、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、第ｍ番目の第１給電線に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、第ｍ番目の走査線に接続されており、
（Ｃ−１）発光部に備えられたカソード電極は、第ｍ番目の第２給電線に接続されている、
表示装置を用いて、
第１ノードの電位を保った状態で第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理とを備えており、
発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う、
表示装置の駆動方法。
【請求項６】
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
（２）第１の方向に延びるＭ本の走査線、
（３）第２の方向に延びるＮ本のデータ線、
（４）第１の方向に延びるＭ本の第１給電線、並びに、
（５）共通の第２給電線、
を備え、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子にあっては、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、第ｍ番目の第１給電線に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、第ｍ番目の走査線に接続されており、
（Ｃ−１）発光部に備えられたカソード電極は、共通の第２給電線に接続されている、
表示装置を用いて、
第１ノードの電位を保った状態で第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理とを備えており、
発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う、
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子の駆動方法、及び、表示装置の駆動方法に関する。
【背景技術】
【０００２】
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス（Electroluminescence：以下、ＥＬと略称する場合がある）を利用した有機エレクトロルミネッセンス発光部を備えた表示素子（以下、単に、有機ＥＬ表示素子と略称する場合がある）は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
【０００３】
液晶表示装置と同様に、例えば、有機ＥＬ表示素子を備えた表示装置（以下、単に、有機ＥＬ表示装置と略称する場合がある）においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑になるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機ＥＬ表示素子にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動するための駆動回路を備えている。
【０００４】
有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する場合がある）を駆動するための回路として、２つのトランジスタと１つの容量部から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００７−３１０３１１号公報（特許文献１）から周知である。この２Ｔｒ／１Ｃ駆動回路は、図２に示すように、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。ここで、駆動トランジスタＴＲDの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴＲDのゲート電極は第１ノードＮＤ1を構成する。
【０００５】
発光部ＥＬＰのカソード電極は、共通の第２給電線ＰＳ２に接続されている。第２給電線ＰＳ２には、電圧ＶCat（例えば、０ボルト）が印加されている。
【０００６】
そして、図６にタイミングチャートを示すように、［期間−ＴＰ（２）1A］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、走査線ＳＣＬからの走査信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfs（例えば、０ボルト）を第１ノードＮＤ1に印加する。これにより、第１ノードＮＤ1の電位は、ＶOfsとなる。また、駆動トランジスタＴＲDを介して、電源部１００から第２ノード初期化電圧ＶCC-L（例えば、−１０ボルト）を第２ノードＮＤ2に印加する。これにより、第２ノードＮＤ2の電位は、ＶCC-Lとなる。駆動トランジスタＴＲDの閾値電圧を電圧Ｖth（例えば、３ボルト）と表す。駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域（以下、便宜上、ソース領域と呼ぶ場合がある）との間の電位差はＶth以上であり、駆動トランジスタＴＲDはオン状態である。
【０００７】
次いで、［期間−ＴＰ（２）1B］〜［期間−ＴＰ（２）5］に亙って、閾値電圧キャンセル処理を行う。具体的には、［期間−ＴＰ（２）1B］において第１回目の閾値電圧キャンセル処理を行う。［期間−ＴＰ（２）3］において第２回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）5］において第３回目の閾値電圧キャンセル処理を行う。
【０００８】
［期間−ＴＰ（２）1B］において、書込みトランジスタＴＲWのオン状態を維持したまま、電源部１００の電圧を第２ノード初期化電圧ＶCC-Lから駆動電圧ＶCC-H（例えば、２０ボルト）に切り替える。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、第２ノードＮＤ2の電位は上昇する。
【０００９】
この［期間−ＴＰ（２）1B］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDはオフ状態となる。即ち、第２ノードＮＤ2の電位が（ＶOfs−Ｖth）に近づき、最終的に（ＶOfs−Ｖth）となる。しかしながら、図６に示す例では、［期間−ＴＰ（２）1B］の長さは、第２ノードＮＤ2の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（２）1B］の終期において、第２ノードＮＤ2の電位は、ＶCC-L＜Ｖ1＜（ＶOfs−Ｖth）という関係を満たす或る電位Ｖ1に達する。
【００１０】
［期間−ＴＰ（２）2］の始期において、データ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_m-2に切り替わる。第１ノードＮＤ1に映像信号ＶSig_m-2が印加されないように、この［期間−ＴＰ（２）2］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。その結果、第１ノードＮＤ1は浮遊状態となる。
【００１１】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、第２ノードＮＤ2の電位は、電位Ｖ1から或る電位Ｖ2に上昇する。一方、駆動トランジスタＴＲDのゲート電極は浮遊状態であり、容量部Ｃ1が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずる。従って、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【００１２】
［期間−ＴＰ（２）3］の始期において、データ線ＤＴＬの電圧が映像信号ＶSig_m-2から第１ノード初期化電圧ＶOfsに切り替わる。この［期間−ＴＰ（２）3］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。その結果、第１ノードＮＤ1の電位はＶOfsとなる。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されている。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、第２ノードＮＤ2の電位は、電位Ｖ2から或る電位Ｖ3に上昇する。
【００１３】
［期間−ＴＰ（２）4］の始期において、データ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_m-1に切り替わる。第１ノードＮＤ1に映像信号ＶSig_m-1が印加されないように、この［期間−ＴＰ（２）4］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオフ状態とする。その結果、第１ノードＮＤ1は浮遊状態となる。
【００１４】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、第２ノードＮＤ2の電位は、電位Ｖ3から或る電位Ｖ4に上昇する。一方、駆動トランジスタＴＲDのゲート電極は浮遊状態であり、容量部Ｃ1が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずる。従って、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【００１５】
［期間−ＴＰ（２）5］における動作の前提として、［期間−ＴＰ（２）5］の始期において、第２ノードＮＤ2の電位Ｖ4が（ＶOfs−Ｖth）よりも低いことが必要となる。［期間−ＴＰ（２）1B］の始期から［期間−ＴＰ（２）5］の始期までの長さは、Ｖ4＜（ＶOfs-L−Ｖth）の条件を満たすように決定されている。
【００１６】
［期間−ＴＰ（２）5］の動作は、基本的には［期間−ＴＰ（２）3］で説明したと同様である。この［期間−ＴＰ（２）5］の始期において、データ線ＤＴＬの電圧が映像信号ＶSig_m-1から第１ノード初期化電圧ＶOfsに切り替わる。この［期間−ＴＰ（２）5］の始期において、走査線ＳＣＬからの信号により書込みトランジスタＴＲWをオン状態とする。
【００１７】
第１ノードＮＤ1は、書込みトランジスタＴＲWを介してデータ線ＤＴＬから第１ノード初期化電圧ＶOfsを印加した状態となる。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されている。［期間−ＴＰ（２）3］において説明したと同様に、第２ノードＮＤ2の電位は、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって変化する。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDがオフ状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth）である。
【００１８】
その後、［期間−ＴＰ（２）6A］において、書込みトランジスタＴＲWをオフ状態とする。そして、データ線ＤＴＬの電圧を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig_m］とする。
【００１９】
次いで、［期間−ＴＰ（２）6B］において、書込み処理を行う。具体的には、走査線ＳＣＬをハイレベルとすることによって書込みトランジスタＴＲWをオン状態とする。その結果、第１ノードＮＤ1の電位は、映像信号ＶSig_mへと上昇する。
【００２０】
ここで、容量部Ｃ1の値を値ｃ1とし、発光部ＥＬＰの容量ＣELの値を値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量の値をｃgsとする。第１ノードＮＤ1と第２ノードＮＤ2との間の容量値を符号ｃAで表せば、ｃA＝ｃ1＋ｃgsである。また、第２ノードＮＤ2と第２給電線ＰＳ２との間の容量値を符号ｃBと表せば、ｃB＝ｃELである。
【００２１】
駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig_m（＞ＶOfs）に変化したとき、第１ノードＮＤ1と第２ノードＮＤ2との間の電位は変化する。即ち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig_m−ＶOfs）に基づく電荷が、第１ノードＮＤ1と第２ノードＮＤ2との間の容量値と、第２ノードＮＤ2と第２給電線ＰＳ２との間の容量値に応じて、振り分けられる。然るに、値ｃb（＝ｃEL）が、値ｃA（＝ｃ1＋ｃgs）と比較して充分に大きな値であれば、第２ノードＮＤ2の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの値ｃELは、容量部Ｃ1の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。便宜のため、以下、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。
【００２２】
上述した動作にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図６に示すように、［期間−ＴＰ（２）6B］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量ΔＶ（電位補正値）については後述する。駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶgとし、他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇量ΔＶを考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極と、ソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）で表すことができる。
【００２３】
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）    （Ａ）
【００２４】
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００２５】
次いで、移動度補正処理について簡単に説明する。上述した動作にあっては、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を変化させる移動度補正処理が併せて行われる。
【００２６】
上述したように、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。ここで、図６に示すように、［期間−ＴＰ（２）6B］において第２ノードＮＤ2の電位が上昇する。その結果、駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。
【００２７】
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ    （Ｂ）
【００２８】
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（２）6C］の始期において、走査線ＳＣＬからの走査信号により書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とする。駆動トランジスタＴＲDの一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ場合がある）には、電源部１００から駆動電圧ＶCC-Hが印加された状態にある。以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsである。駆動トランジスタＴＲDが飽和領域において理想的に動作するとすれば、ドレイン電流Ｉdsは、以下の式（Ｃ）で表すことができる。発光部ＥＬＰはドレイン電流Ｉdsの値に応じた輝度で発光する。尚、係数ｋについては後述する。
【００２９】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ）2    （Ｃ）
【００３０】
上述の式（Ｃ）より、ドレイン電流Ｉdsは移動度μに比例する。一方、移動度μの大きな駆動トランジスタＴＲDほど、電位補正値ΔＶが大きくなり、式（Ｃ）における（ＶSig_m−ＶOfs−ΔＶ）2の値が小さくなる。これにより、駆動トランジスタの移動度μのばらつきに起因するドレイン電流Ｉdsのばらつきを補正することができる。
【００３１】
以上に概要を説明した２Ｔｒ／１Ｃ駆動回路の動作についても、後に詳しく説明する。
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【００３３】
上述したように［期間−ＴＰ（２）6A］と［期間−ＴＰ（２）6B］とで、第１ノードＮＤ1の電位変化は、（ＶSig_m−ＶOfs）である。上述の説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮しなかった。実際には、第２ノードＮＤ2には、概ね（ＶSig_m−ＶOfs）・ｃA／（ｃA＋ｃB）で与えられる電位変化が生じ、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が減少する。結局、上述の式（Ｃ）は以下のように変形される。
【００３４】
Ｉds＝ｋ・μ・（α・（ＶSig_m−ＶOfs）−ΔＶ）2    （Ｃ’）
但し、α＝１−ｃA／（ｃA＋ｃB）
【００３５】
表示素子の仕様にもよるが、ｃA／（ｃA＋ｃB）の値は０．１乃至０．４程度の値を取り得る。従って、［期間−ＴＰ（２）6C］以降において発光部ＥＬＰに流れる電流が減少するので、発光部ＥＬＰの輝度も低下する。この輝度低下を補填するように、予め映像信号ＶSigの振幅を大きく設定するといった対処も可能ではあるが、映像信号ＶSigの振幅拡大により消費電力の増加を招くといった問題を生ずる。
【００３６】
従って、本発明の目的は、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を抑えることができる、表示素子の駆動方法、及び、表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００３７】
上記の目的を達成するための本発明の表示素子の駆動方法は、電流駆動型の発光部、及び、駆動回路を備えており、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、第１給電線に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、走査線に接続されており、
（Ｃ−１）発光部に備えられたカソード電極は、第２給電線に接続されている、
表示素子を用いて、
第１ノードの電位を保った状態で第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理とを備えており、
発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う。
【００３８】
上記の目的を達成するための本発明の第１の態様に係る本発明の表示装置の駆動方法は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
（２）第１の方向に延びるＭ本の走査線、
（３）第２の方向に延びるＮ本のデータ線、
（４）第１の方向に延びるＭ本の第１給電線、並びに、
（５）第１の方向に延びるＭ本の第２給電線、
を備え、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子にあっては、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、第ｍ番目の第１給電線に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、第ｍ番目の走査線に接続されており、
（Ｃ−１）発光部に備えられたカソード電極は、第ｍ番目の第２給電線に接続されている、
表示装置を用いて、
第１ノードの電位を保った状態で第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理とを備えており、
発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う。
【００３９】
上記の目的を達成するための本発明の第２の態様に係る本発明の表示装置の駆動方法は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
（２）第１の方向に延びるＭ本の走査線、
（３）第２の方向に延びるＮ本のデータ線、
（４）第１の方向に延びるＭ本の第１給電線、並びに、
（５）共通の第２給電線、
を備え、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子にあっては、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、第ｍ番目の第１給電線に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、第ｍ番目の走査線に接続されており、
（Ｃ−１）発光部に備えられたカソード電極は、共通の第２給電線に接続されている、
表示装置を用いて、
第１ノードの電位を保った状態で第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理と、走査線からの走査信号によりオン状態とされた書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理とを備えており、
発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う。
【発明の効果】
【００４０】
本発明の表示素子の駆動方法、本発明の第１の態様に係る表示装置の駆動方法、及び、本発明の第２の態様に係る表示装置の駆動方法にあっては、発光部に備えられたカソード電極に第２給電線から第１基準電圧を印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線から第１基準電圧よりも低い第２基準電圧を印加した状態で前記書込み処理を行う。これにより、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を抑えることができる。従って、予め映像信号の振幅を大きく設定するといったことを必要としない。逆に言えば、或る輝度を得るために必要な映像信号の値を相対的に小さくすることができるので、消費電力を抑えることができる。
【図面の簡単な説明】
【００４１】
【図１】図１は、実施例１に係る表示装置の概念図である。
【図２】図２は、駆動回路を含む表示素子の等価回路図である。
【図３】図３は、表示装置の一部分の模式的な一部断面図である。
【図４】図４は、実施例１に係る表示素子の駆動のタイミングチャートの模式図である。
【図５】図５は、参考例に係る表示装置の概念図である。
【図６】図６は、参考例に係る表示素子の駆動のタイミングチャートの模式図である。
【図７】図７の（Ａ）乃至（Ｆ）は、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図８】図８の（Ａ）乃至（Ｆ）は、図７の（Ｆ）に引き続き、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図９】図９は、第２ノードの電位変化を説明するための、模式的な回路図である。
【図１０】図１０は、図６に示す水平走査期間Ｈmにおけるデータ線の電位、駆動トランジスタの状態、第２給電線の電位、第１ノードの電位、及び、第２ノードの電位の関係を説明するための模式図である。
【図１１】図１１の（Ａ）乃至（Ｅ）は、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１２】図１２は、第２ノードの電位変化を説明するための、模式的な回路図である。
【図１３】図１３は、図４に示す水平走査期間Ｈmにおけるデータ線の電位、駆動トランジスタの状態、第２給電線の電位、第１ノードの電位、及び、第２ノードの電位の関係を説明するための模式図である。
【図１４】図１４は、実施例２に係る表示装置の概念図である。
【図１５】図１５は、実施例２に係る表示素子の駆動のタイミングチャートの模式図である。
【図１６】図１６は、駆動回路を含む表示素子の等価回路図である。
【図１７】図１７は、駆動回路を含む表示素子の等価回路図である。
【図１８】図１８は、駆動回路を含む表示素子の等価回路図である。
【発明を実施するための形態】
【００４２】
以下、図面を参照して、実施例に基づき本発明を説明する。尚、説明は以下の順序で行う。
１．本発明に係る表示素子の駆動方法及び表示装置の駆動方法についてのより詳しい説明
２．各実施例において用いられる表示素子及び表示装置の概要の説明
３．実施例１  （２Ｔｒ／１Ｃ駆動回路の態様）
４．実施例２  （２Ｔｒ／１Ｃ駆動回路の態様）
【００４３】
〈本発明に係る表示素子の駆動方法及び表示装置の駆動方法についてのより詳しい説明〉
本発明に係る表示素子の駆動方法、本発明の第１の態様に係る表示装置の駆動方法、及び、本発明の第２の態様に係る表示装置の駆動方法（以下、これらを総称して、単に、本発明と呼ぶ場合がある）にあっては、第１基準電圧の値及び第２基準電圧の値は、基本的には、表示素子や表示装置の設計に応じて決定すればよい。表示装置の設計の観点からは、第１基準電圧及び第２基準電圧は、各表示素子において共通である固定された電圧とすることが好ましい。この場合において、第１基準電圧をＶCat-H、第２基準電圧をＶCat-Lと表し、映像信号が取り得る最大値をＶSig_Max、映像信号が取り得る最小値をＶSig_Minと表し、第１ノードと第２ノードとの間の容量値をｃAと表し、第２ノードと第２給電線との間の容量値をｃBと表し、閾値電圧キャンセル処理において第１ノードの電位を保った状態とするために第１ノードに印加する電圧をＶOfsと表すとき、
ＶCat-H−ＶCat-L＝（（ＶSig_Max＋ＶSig_Min）／２−ＶOfs）・ｃA／ｃB
である構成とすることができる。
【００４４】
尚、容量値ｃAや容量値ｃBの値が、表示素子や表示装置の動作に応じて変動する場合には、閾値電圧キャンセル処理が終了した状態における容量値ｃA及び容量値ｃBを用いればよい。
【００４５】
上述した好ましい構成を含む本発明にあっては、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと発光部に備えられたカソード電極との間の電位差が発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、
次いで、前記閾値電圧キャンセル処理を行い、
その後、前記書込み処理を行い、
次いで、走査線からの走査信号により書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、第１給電線から所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加されている状態で、駆動トランジスタを介して第１ノードと第２ノードとの間の電位差の値に応じた電流を発光部に流すことによって発光部を駆動する構成とすることができる。
【００４６】
上述した各種の好ましい構成を含む本発明にあっては、発光素子を構成する発光部として、電流を流すことにより発光する電流駆動型の発光部を広く用いることができる。発光部として、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。有機エレクトロルミネッセンス発光部は、所謂上面発光型であってもよいし、下面発光型であってもよい。
【００４７】
尚、本明細書における各種の式に示す条件は、式が数学的に厳密に成立する場合の他、式が実質的に成立する場合にも満たされる。換言すれば、式の成立に関し、表示素子や表示装置の設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【００４８】
本発明にあっては、閾値電圧キャンセル処理によって、第２ノードの電位が第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達すると、駆動トランジスタはオフ状態となる。一方、第２ノードの電位が第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に至らない場合には、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない。本発明の駆動方法にあっては、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。
【００４９】
尚、書込み処理は、閾値電圧キャンセル処理が終了した後直ちに行う構成であってもよいし、間をおいて行う構成であってもよい。また、書込み処理は、駆動トランジスタの一方のソース／ドレイン領域に所定の駆動電圧が印加された状態で行う態様であってもよいし、駆動トランジスタの一方のソース／ドレイン領域に所定の駆動電圧が印加されていない状態で行う態様であってもよい。前者の構成にあっては、書込み処理において、駆動トランジスタの特性に応じて駆動トランジスタの他方のソース／ドレイン領域の電位を変化させる移動度補正処理が併せて行われる。
【００５０】
表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の３つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００５１】
表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【００５２】
表示素子及び表示装置にあっては、走査線、データ線、第１給電線や第２給電線等の各種の配線、発光部の構成、構造は、周知の構成、構造とすることができる。例えば、発光部を有機エレクトロルミネッセンス発光部から構成する場合には、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。後述する電源部、走査回路、信号出力回路、カソード電圧制御回路等の各種の回路は、周知の回路素子等を用いて構成することができる。
【００５３】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域側となる一方のソース／ドレイン領域側にのみＬＤＤ構造を形成した構成とすることもできる。尚、例えば、書込みトランジスタ等にｐチャネル型の薄膜トランジスタを用いてもよい。
【００５４】
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【００５５】
以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、各実施例において用いられる表示素子及び表示装置の概要を説明する。
【００５６】
〈各実施例において用いられる表示素子及び表示装置の概要〉
各実施例での使用に適した表示装置は、複数の画素を備えた表示装置である。１つの画素は複数の副画素（各実施例にあっては、３つの副画素である赤色発光副画素、緑色発光副画素、青色発光副画素）から構成されている。電流駆動型の発光部は有機エレクトロルミネッセンス発光部から成る。各副画素は、駆動回路１１と、この駆動回路１１に接続された発光部（発光部ＥＬＰ）とが積層された構造を有する表示素子１０から構成されている。
【００５７】
実施例１において用いられる表示装置の概念図を図１に示し、実施例２において用いられる表示装置の概念図を図１４に示す。
【００５８】
図２には、２トランジスタ／１容量部から基本的に構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）を示す。
【００５９】
図１に示すように、実施例１において用いられる表示装置は、
（１）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部ＥＬＰ、及び、駆動回路１１を備えている表示素子１０、
（２）第１の方向に延びるＭ本の走査線ＳＣＬ、
（３）第２の方向に延びるＮ本のデータ線ＤＴＬ、
（４）第１の方向に延びるＭ本の第１給電線ＰＳ１、並びに、
（５）第１の方向に延びるＭ本の第２給電線ＰＳ２、
を備えている。第１給電線ＰＳ１は、電源部１００に接続されている。データ線ＤＴＬは、信号出力回路１０２に接続されている。走査線ＳＣＬは、走査回路１０１に接続されている。第２給電線ＰＳ２は、カソード電圧制御回路１０３に接続されている。尚、図１及び図１４においては、３×３個の表示素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００６０】
図１４に示すように、実施例２において用いられる表示装置は、第２給電線ＰＳ２が共通の給電線である点を除く他は、実施例１において用いられる表示装置と同様の構成である。共通の第２給電線ＰＳ２は、カソード電圧制御回路１０３に接続されている。尚、図１４においては、便宜のため、Ｍ本の第２給電線ＰＳ２が互いに接続されて共通の第２給電線ＰＳ２を構成するとして記したが、これに限るものではない。例えば面状に形成された電極から共通の第２給電線が構成されていてもよい。
【００６１】
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から成る周知の構成、構造を有する。走査回路１０１、信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電源部１００の構成、構造は、周知の構成、構造とすることができる。
【００６２】
駆動回路１１の最小構成要素を説明する。駆動回路１１は、少なくとも、駆動トランジスタＴＲD、書込みトランジスタＴＲW、及び、容量部Ｃ1から構成されている。駆動トランジスタＴＲDは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、書込みトランジスタＴＲWも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。尚、書込みトランジスタＴＲWがｐチャネル型のＴＦＴから成る構成であってもよい。駆動回路１１が、更に別のトランジスタを備えていてもよい。
【００６３】
ここで、駆動トランジスタＴＲDにおいては、
（Ａ−１）駆動トランジスタＴＲDの一方のソース／ドレイン領域は、第１給電線ＰＳ１に接続されており、
（Ａ−２）駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、容量部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）駆動トランジスタＴＲDのゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。
【００６４】
より具体的には、図１及び図１４に示す表示装置において、第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子１０にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域は、第ｍ番目の第１給電線ＰＳ１mに接続されている。
【００６５】
また、書込みトランジスタＴＲWにおいては、
（Ｂ−１）書込みトランジスタＴＲWの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）書込みトランジスタＴＲWのゲート電極は、走査線ＳＣＬに接続されている。
【００６６】
より具体的には、図１及び図１４に示す表示装置において、第ｍ行、第ｎ列目の表示素子１０にあっては、書込みトランジスタＴＲWの一方のソース／ドレイン領域は、第ｎ番目のデータ線ＤＴＬnに接続されている。書込みトランジスタＴＲWのゲート電極は、第ｍ番目の走査線ＳＣＬmに接続されている。
【００６７】
また、発光部ＥＬＰにおいては、
（Ｃ−１）発光部ＥＬＰに備えられたカソード電極は、第２給電線ＰＳ２に接続されている。
【００６８】
より具体的には、図１に示す表示装置において、第ｍ行、第ｎ列目の表示素子１０にあっては、発光部ＥＬＰに備えられたカソード電極は、第ｍ番目の第２給電線ＰＳ２mに接続されている。また、図１４に示す表示装置において、第ｍ行、第ｎ列目の表示素子１０にあっては、発光部ＥＬＰに備えられたカソード電極は、共通の第２給電線ＰＳ２に接続されている。尚、便宜のため、図１４に示す第ｍ行、第ｎ列目の表示素子１０に接続された共通の第２給電線ＰＳ２を、共通の第２給電線ＰＳ２mと表す場合がある。
【００６９】
図３に表示装置の一部分の模式的な一部断面図を示す。駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1の上方に形成されている。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図３においては、駆動トランジスタＴＲDのみを図示する。その他のトランジスタは隠れて見えない。
【００７０】
より具体的には、駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられたソース／ドレイン領域３５，３５、及び、ソース／ドレイン領域３５，３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴＲD及び容量部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００７１】
図３等に示す表示装置の製造方法を説明する。先ず、支持体２０上に、走査線ＳＣＬ等の各種配線、容量部Ｃ1を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ＥＬＰを形成する。そして、上記工程を経た支持体２０と基板２１を対向させ周囲を封止した後、外部の回路との結線を行い、表示装置を得ることができる。
【００７２】
各実施例における表示装置は、複数の表示素子１０（例えば、Ｎ×Ｍ＝１９２０×４８０）を備えている、カラー表示の表示装置である。各表示素子１０は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に画素が配列されている。１画素は、走査線ＳＣＬの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。
【００７３】
表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。各画素を構成する表示素子１０は線順次走査され、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する表示素子１０が同時に駆動される。換言すれば、１つの行を構成する各表示素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、表示装置の構成に応じて適宜選択すればよい。
【００７４】
上述したように、第１行目乃至第Ｍ行目の表示素子１０は線順次走査される。説明の便宜上、各行の表示素子１０を走査するために割り当てられた期間を水平走査期間と表す。後述する各実施例において、各水平走査期間には、信号出力回路１０２から第１ノード初期化電圧（後述するＶofs）をデータ線ＤＴＬに印加する期間（以下、初期化期間と呼ぶ）、次いで、信号出力回路１０２から映像信号（後述するＶSig）をデータ線ＤＴＬに印加する期間（以下、映像信号期間）とが存在する。
【００７５】
ここで、原則として、第ｍ行、第ｎ列目に位置する表示素子１０に関する駆動、動作を説明するが、係る表示素子１０を、以下、第（ｎ，ｍ）番目の表示素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各表示素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる。一方、閾値電圧キャンセル処理やこれに伴う前処理は、第ｍ番目の水平走査期間より先行して行うことができる。
【００７６】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰを発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部ＥＬＰを発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部ＥＬＰを発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部ＥＬＰを発光させるものとする。そして、第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰの発光状態は、第（ｍ＋ｍ’）行目に配列された各表示素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰの発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰは、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（表示素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを超える場合、超えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００７７】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続されたソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
【００７８】
以下、実施例に基づき、本発明を説明する。
【実施例１】
【００７９】
実施例１は、本発明の表示素子の駆動方法、及び、本発明の第１の態様に係る表示装置の駆動方法に関する。
【００８０】
図２に示すように、表示素子１０を構成する駆動回路１１は、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている（２Ｔｒ／１Ｃ駆動回路）。以下、第（ｎ，ｍ）番目の表示素子１０の構成について説明する。
【００８１】
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの一方のソース／ドレイン領域は、第ｍ番目の第１給電線ＰＳ１mに接続されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域には、第ｍ番目の第１給電線ＰＳ１mから、電源部１００の動作に基づいて所定の電圧が印加される。具体的には、電源部１００からは、後述する駆動電圧ＶCC-H及び電圧ＶCC-Lが供給される。一方、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、
［１］発光部ＥＬＰのアノード電極、及び、
［２］容量部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴＲDのゲート電極は、
［１］書込みトランジスタＴＲWの他方のソース／ドレイン領域、及び、
［２］容量部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００８２】
ここで、駆動トランジスタＴＲDは、表示素子１０の発光状態においては、飽和領域で動作するように電圧設定されており、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。表示素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００８３】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００８４】
このドレイン電流Ｉdsが表示素子１０の発光部ＥＬＰを流れることで、表示素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、表示素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００８５】
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲDのゲート電極に接続されている。一方、書込みトランジスタＴＲWの一方のソース／ドレイン領域は、第ｎ番目のデータ線ＤＴＬnに接続されている。書込みトランジスタＴＲWの一方のソース／ドレイン領域には、第ｎ番目のデータ線ＤＴＬnから、信号出力回路１０２の動作に基づいて所定の電圧が印加される。具体的には、信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSigや、後述する第１ノード初期化電圧ＶOfsが供給される。書込みトランジスタＴＲWのオン／オフ動作は、書込みトランジスタＴＲWのゲート電極に接続された第ｍ番目の走査線ＳＣＬmからの走査信号、具体的には、走査回路１０１からの走査信号によって制御される。
【００８６】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴＲDのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極は、第ｍ番目の第２給電線ＰＳ２mに接続されている。発光部ＥＬＰのカソード電極には、第ｍ番目の第２給電線ＰＳ２mから、カソード電圧制御回路１０３の動作に基づいて所定の電圧が印加される。具体的には、カソード電圧制御回路１０３から、後述する第１基準電圧ＶCat-H及び第２基準電圧ＶCat-Lが供給される。発光部ＥＬＰの容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００８７】
次いで、実施例１の表示装置及びその駆動方法について説明する。
【００８８】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００８９】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・１ボルト（黒表示）〜７ボルト（白表示）
ＶCC-H ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
ＶCC-L ：第２ノード初期化電圧
・・・−１０ボルト
ＶOfs  ：駆動トランジスタＴＲDのゲート電極の電位（第１ノードＮＤ1の電位）を初期
化するための第１ノード初期化電圧
・・・０ボルト
Ｖth   ：駆動トランジスタＴＲDの閾値電圧
・・・３ボルト
ＶCat-H  ：第１基準電圧
・・・０ボルト
ＶCat-L  ：第２基準電圧
・・・−１ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００９０】
各実施例における表示素子及び表示装置の駆動方法（以下、単に、駆動方法と略称する）は、
（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理を行い、
（ｂ）次いで、前記閾値電圧キャンセル処理を行い、
（ｃ）その後、前記書込み処理を行い、
（ｄ）次いで、走査線ＳＣＬからの走査信号により書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、第１給電線ＰＳ１mから所定の駆動電圧ＶCC-Hが駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加されている状態で、駆動トランジスタＴＲDを介して第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことによって発光部ＥＬＰを駆動する、
工程を備えている。
【００９１】
そして、各実施例における駆動方法にあっては、発光部ＥＬＰに備えられたカソード電極に第２給電線ＰＳ２mから第１基準電圧ＶCat-Hを印加した状態で前記閾値電圧キャンセル処理を行った後、該カソード電極に第２給電線ＰＳ２mから第１基準電圧ＶCat-Hよりも低い第２基準電圧ＶCat-Lを印加した状態で前記書込み処理を行う。尚、後述するように、各実施例においては、閾値電圧キャンセル処理を複数の走査期間に亙り複数回行う。このような場合には、少なくとも書込み処理を行う直前の閾値電圧キャンセル処理が、発光部ＥＬＰに備えられたカソード電極に第２給電線ＰＳ２mから第１基準電圧ＶCat-Hを印加した状態で完了していれば足りる。
【００９２】
先ず、発明の理解を助けるために、第２給電線ＰＳ２に一定の電圧が印加される参考例に係る表示装置を用いた駆動方法を、参考例の駆動方法として説明する。実施例１に係る表示素子１０の駆動のタイミングチャートを模式的に図４に示す。参考例に係る表示装置の概念図を図５に示し、参考例に係る表示素子１０の駆動のタイミングチャートを模式的に図６に示す。そして、参考例の動作における、表示素子１０の各トランジスタのオン／オフ状態等を模式的に図７の（Ａ）乃至（Ｆ）、及び、図８の（Ａ）乃至（Ｆ）に示す。
【００９３】
図５に示すように、参考例の表示装置にあっては、Ｍ本の第２給電線ＰＳ２が互いに接続されており、共通の第２給電線ＰＳ２を構成する。そして、共通の第２給電線ＰＳ２には一定の電圧が印加される。図５に示す例では、共通の第２給電線ＰＳ２は接地されており、その電圧（電位）はＶCat（＝０ボルト）である。以上の点が相違する他、参考例の表示装置の構成は、図１に示す表示装置の構成と同様である。
【００９４】
図６、図７の（Ａ）乃至（Ｆ）、及び、図８の（Ａ）乃至（Ｆ）を参照して、参考例の駆動方法を説明する。参考例における駆動方法は、前記閾値電圧キャンセル処理及び前記書込み処理のいずれもが、発光部ＥＬＰに備えられたカソード電極に第２給電線ＰＳ２から一定の電圧ＶCat（＝０ボルト）を印加した状態で行われる点が、実施例と相違する。
【００９５】
［期間−ＴＰ（２）-1］（図６、図７の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する表示素子１０における発光部ＥＬＰには、後述する式（５’）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する表示素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、書込みトランジスタＴＲWはオフ状態であり、駆動トランジスタＴＲDはオン状態である。第（ｎ，ｍ）番目の表示素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された表示素子１０の水平走査期間の開始直前まで継続される。
【００９６】
尚、各水平走査期間に対応して、データ線ＤＴＬnには、第１ノード初期化電圧ＶOfsと映像信号ＶSigが印加される。しかしながら、書込みトランジスタＴＲWはオフ状態であるので、［期間−ＴＰ（２）-1］においてデータ線ＤＴＬnの電位（電圧）が変化しても、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。後述する［期間−ＴＰ（２）0］においても同様である。
【００９７】
図６に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）6A］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。そして、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）6B］において、第（ｎ，ｍ）番目の表示素子１０は原則として非発光状態にある。図６に示すように、［期間−ＴＰ（２）5］及び［期間−ＴＰ（２）6A］の他、［期間−ＴＰ（２）6B］及び［期間−ＴＰ（２）6C］は第ｍ番目の水平走査期間Ｈmに包含される。
【００９８】
参考例及び後述する各実施例においては、上述した工程（ｂ）、即ち、閾値電圧キャンセル処理を複数の走査期間、より具体的には、第（ｍ−２）番目の水平走査期間Ｈm-2乃至第ｍ番目の水平走査期間Ｈmに亙って行うとして説明するが、これに限るものではない。
【００９９】
説明の便宜のため、［期間−ＴＰ（２）1A］の始期は、第（ｍ−２）番目の水平走査期間Ｈm-2における初期化期間（図６において、データ線ＤＴＬnの電位がＶOfsである期間であり、他の水平走査期間においても同様）の始期に一致するとする。同様に、［期間−ＴＰ（２）1B］の終期は、水平走査期間Ｈm-2における初期化期間の終期に一致するとする。また、［期間−ＴＰ（２）2］の始期は、水平走査期間Ｈm-2における映像信号期間（図６において、データ線ＤＴＬnの電位が映像信号ＶSigである期間であり、他の水平走査期間においても同様）の始期に一致するとする。
【０１００】
以下、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）7］の各期間について説明する。尚、［期間−ＴＰ（２）1B］の始期や、［期間−ＴＰ（２）6A］〜［期間−ＴＰ（２）6C］の各期間の長さは、表示素子や表示装置の設計に応じて適宜設定すればよい。
【０１０１】
［期間−ＴＰ（２）0］（図６、図７の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の始期から、現表示フレームにおける第（ｍ−３）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の表示素子１０は、原則として非発光状態にある。［期間−ＴＰ（２）0］の始期において、電源部１００から第１給電線ＰＳ１mに供給される電圧が駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替えられる。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
【０１０２】
［期間−ＴＰ（２）1A］（図６、図７の（Ｃ）参照）
そして、現表示フレームにおける第（ｍ−２）番目の水平走査期間Ｈm-2が開始する。この［期間−ＴＰ（２）1A］において、上記の工程（ａ）、即ち、前処理を行う。
【０１０３】
上述したように、各水平走査期間において、信号出力回路１０２からデータ線ＤＴＬnに、第１ノード初期化電圧ＶOfsを印加し、次いで、第１ノード初期化電圧ＶOfsに替えて映像信号ＶSigを印加する。より具体的には、現表示フレームにおける第（ｍ−２）番目の水平走査期間Ｈm-2に対応して、データ線ＤＴＬnには、第１ノード初期化電圧ＶOfsが印加され、次いで、第１ノード初期化電圧ＶOfsに替えて第（ｎ，ｍ−２）番目の副画素に対応する映像信号（便宜のため、ＶSig_m-2と表す。他の映像信号においても同様である。）が印加される。他の水平走査期間においても同様である。図６においては記載を省略したが、水平走査期間Ｈm-2，Ｈm-1，Ｈm，Ｈm+1，Ｈm+m'-1，Ｈm+m'以外の各水平走査期間においても、データ線ＤＴＬnには第１ノード初期化電圧ＶOfsと映像信号ＶSigとが印加される。
【０１０４】
具体的には、［期間−ＴＰ（２）1A］の開始時、走査線ＳＣＬmをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態とする。信号出力回路１０２からデータ線ＤＴＬnに印加される電圧はＶOfsである。（初期化期間）。その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。電源部１００の動作に基づき、第１給電線ＰＳ１mから第２ノード初期化電圧ＶCC-Lを第２ノードＮＤ2に印加しているので、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）を保持する。
【０１０５】
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
【０１０６】
前処理を行うにあたり、データ線ＤＴＬnに印加される電圧が第１ノード初期化電圧ＶOfsに切り替わるのを待って書込みトランジスタＴＲWをオン状態とする構成とすることができる。あるいは又、前処理が行われる水平走査期間の始期よりも先行して走査線からの信号により書込みトランジスタＴＲWをオン状態とする構成とすることもできる。後者の構成によれば、データ線ＤＴＬnに第１ノード初期化電圧ＶOfsが印加されると直ちに第１ノードＮＤ1の電位が初期化される。データ線ＤＴＬnに印加される電圧が第１ノード初期化電圧ＶOfsに切り替わるのを待って書込みトランジスタＴＲWをオン状態とする前者の構成にあっては、切り替えを待つ時間も含めて前処理に時間を配分しなければならない。一方、後者の構成においては、切り替えを待つ時間が不要であり、前処理をより短い時間で行うことができる。
【０１０７】
次いで、［期間−ＴＰ（２）1B］〜［期間−ＴＰ（２）5］に亙って、上記の工程（ｂ）、即ち閾値電圧キャンセル処理を行う。具体的には、［期間−ＴＰ（２）1B］において第１回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）3］において第２回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）5］において第３回目の閾値電圧キャンセル処理を行う。
【０１０８】
［期間−ＴＰ（２）1B］（図６、図７の（Ｄ）参照）
即ち、書込みトランジスタＴＲWのオン状態を維持したまま、電源部１００から第１給電線ＰＳ１mに供給される電圧を、電圧ＶCC-Lから駆動電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、第２ノードＮＤ2の電位が上昇する。
【０１０９】
この［期間−ＴＰ（２）1B］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDはオフ状態となる。即ち、第２ノードＮＤ2の電位が（ＶOfs−Ｖth）に近づき、最終的に（ＶOfs−Ｖth）となる。しかしながら、図６に示す例では、［期間−ＴＰ（２）1B］の長さは、第２ノードＮＤ2の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（２）1B］の終期において、第２ノードＮＤ2の電位は、ＶCC-L＜Ｖ1＜（ＶOfs−Ｖth）という関係を満たす或る電位Ｖ1に達する。
【０１１０】
［期間−ＴＰ（２）2］（図６、図７の（Ｅ）参照）
［期間−ＴＰ（２）2］の始期において、データ線ＤＴＬnの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_m-2に切り替わる。第１ノードＮＤ1に映像信号ＶSig_m-2が印加されないように、この［期間−ＴＰ（２）2］の始期において、走査線ＳＣＬmからの信号により書込みトランジスタＴＲWをオフ状態とする。その結果、第１ノードＮＤ1は浮遊状態となる。
【０１１１】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、第２ノードＮＤ2の電位は、電位Ｖ1から或る電位Ｖ2に上昇する。一方、駆動トランジスタＴＲDのゲート電極は浮遊状態であり、容量部Ｃ1が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずる。従って、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【０１１２】
［期間−ＴＰ（２）3］（図６、図７の（Ｆ）参照）
［期間−ＴＰ（２）3］の始期において、データ線ＤＴＬnの電圧が映像信号ＶSig_m-2から第１ノード初期化電圧ＶOfsに切り替わる。この［期間−ＴＰ（２）3］の始期において、走査線ＳＣＬmからの信号により書込みトランジスタＴＲWをオン状態とする。その結果、第１ノードＮＤ1の電位はＶOfsとなる。電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されている。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、第２ノードＮＤ2の電位は、電位Ｖ2から或る電位Ｖ3に上昇する。
【０１１３】
［期間−ＴＰ（２）4］（図６、図８の（Ａ）参照）
［期間−ＴＰ（２）4］の始期において、データ線ＤＴＬnの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_m-1に切り替わる。第１ノードＮＤ1に映像信号ＶSig_m-1が印加されないように、この［期間−ＴＰ（２）4］の始期において、走査線ＳＣＬmからの信号により書込みトランジスタＴＲWをオフ状態とする。その結果、第１ノードＮＤ1は浮遊状態となる。
【０１１４】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、第２ノードＮＤ2の電位は、電位Ｖ3から或る電位Ｖ4に上昇する。一方、駆動トランジスタＴＲDのゲート電極は浮遊状態であり、容量部Ｃ1が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずる。従って、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【０１１５】
［期間−ＴＰ（２）5］における動作の前提として、［期間−ＴＰ（２）5］の始期において、第２ノードＮＤ2の電位Ｖ4が（ＶOfs−Ｖth）よりも低いことが必要となる。［期間−ＴＰ（２）1B］の始期から［期間−ＴＰ（２）5］の始期までの長さは、Ｖ4＜（ＶOfs-L−Ｖth）の条件を満たすように決定されている。
【０１１６】
［期間−ＴＰ（２）5］（図６、図８の（Ｂ）参照）
この［期間−ＴＰ（２）5］の動作は、基本的には［期間−ＴＰ（２）3］で説明したと同様である。この［期間−ＴＰ（２）5］の始期において、データ線ＤＴＬnの電圧が映像信号ＶSig_m-1から第１ノード初期化電圧ＶOfsに切り替わる。この［期間−ＴＰ（２）5］の始期において、走査線ＳＣＬmからの信号により書込みトランジスタＴＲWをオン状態とする。
【０１１７】
第１ノードＮＤ1は、書込みトランジスタＴＲWを介してデータ線ＤＴＬnから第１ノード初期化電圧ＶOfsを印加した状態となる。また、電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、［期間−ＴＰ（２）3］において説明したと同様に、第２ノードＮＤ2の電位は、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって変化する。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDがオフ状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth）である。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１１８】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【０１１９】
この［期間−ＴＰ（２）5］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１２０】
［期間−ＴＰ（２）6A］（図６、図８の（Ｃ）参照）
この［期間−ＴＰ（２）6A］の始期において、走査線ＳＣＬmからの走査信号により書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬnに印加される電圧が、第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わる（映像信号期間）。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。尚、［期間−ＴＰ（２）5］で行う閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達していない場合には、［期間−ＴＰ（２）6A］においてブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。
【０１２１】
［期間−ＴＰ（２）6B］（図６、図８の（Ｄ）参照）
この期間内に、上記の工程（ｃ）、即ち、書込み処理を行う。走査線ＳＣＬmからの走査信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬnから映像信号ＶSig_mを第１ノードＮＤ1に印加する。その結果、第１ノードＮＤ1の電位はＶSig_mへと上昇する。駆動トランジスタＴＲDはオン状態である。尚、場合によっては、［期間−ＴＰ（２）6A］において書込みトランジスタＴＲWのオン状態を保った構成とすることもできる。この構成にあっては、［期間−ＴＰ（２）6A］においてデータ線ＤＴＬnの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わると直ちに書込み処理が開始される。後述する実施例においても同様である。
【０１２２】
ここで、容量部Ｃ1の値を値ｃ1とし、発光部ＥＬＰの容量ＣELの値を値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量の値をｃgsとする。第１ノードＮＤ1と第２ノードＮＤ2との間の容量値を符号ｃAで表せば、ｃA＝ｃ1＋ｃgsである。また、第２ノードＮＤ2と第２給電線ＰＳ２との間の容量値を符号ｃBと表せば、ｃB＝ｃELである。尚、発光部ＥＬＰの両端に、追加の容量部が並列に接続されている構成であってもよいが、その場合には、ｃBには更に追加の容量部の容量値が加算される。
【０１２３】
駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig_m（＞ＶOfs）に変化したとき、第１ノードＮＤ1と第２ノードＮＤ2との間の電位は変化する。即ち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig_m−ＶOfs）に基づく電荷が、第１ノードＮＤ1と第２ノードＮＤ2との間の容量値と、第２ノードＮＤ2と第２給電線ＰＳ２との間の容量値に応じて、振り分けられる。然るに、値ｃb（＝ｃEL）が、値ｃA（＝ｃ1＋ｃgs）と比較して充分に大きな値であれば、第２ノードＮＤ2の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの値ｃELは、容量部Ｃ1の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。便宜のため、以下、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。尚、図６に示した駆動のタイミングチャートにおいては、［期間−ＴＰ（２）6B］を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。図４においても同様である。また、後程参照する図１０、図１３、図１５においても同様である。
【０１２４】
上述した書込み処理にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図６に示すように、［期間−ＴＰ（２）6B］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量（図６に示すΔＶ）については後述する。駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇を考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【０１２５】
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）      （３）
【０１２６】
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１２７】
次いで、上述した［期間−ＴＰ（２）6B］における第２ノードＮＤ2の電位の上昇について説明する。上述した参考例の駆動方法にあっては、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理が併せて行われる。
【０１２８】
駆動トランジスタＴＲDをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生ずることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴＲDのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生ずると、表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【０１２９】
上述した駆動方法にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図６に示すように、［期間−ＴＰ（２）6B］において第２ノードＮＤ2の電位が上昇する。駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量ΔＶ（電位補正値）は大きくなる。逆に、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【０１３０】
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ      （４）
【０１３１】
尚、書込み処理を実行するための所定の時間（図６においては、［期間−ＴＰ（２）6B］の全時間（ｔ0）は、表示素子や表示装置の設計に応じて決定すればよい。また、このときの駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（２）6B］の全時間ｔ0は決定されているとする。［期間−ＴＰ（２）6B］において、発光部ＥＬＰが発光することはない。この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１３２】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）    （２’）
【０１３３】
［期間−ＴＰ（２）6C］（図６、及び、図８の（Ｅ）参照）
以上の操作によって、工程（ａ）乃至工程（ｃ）が完了する。その後、この［期間−ＴＰ（２）6C］以降において、上記の工程（ｄ）を行う。即ち、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬmをローレベルとし、書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【０１３４】
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１３５】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する（図８の（Ｆ）参照）。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
【０１３６】
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ）2    （５）
【０１３７】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_mの値から、駆動トランジスタＴＲDの移動度μに起因した電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の表示素子１０の輝度は、係る電流Ｉdsに対応した値である。
【０１３８】
しかも、移動度μの大きな駆動トランジスタＴＲDほど電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig_m−ＶOfs−ΔＶ）2の値が小さくなる結果、駆動トランジスタＴＲDの移動度μのばらつき（更には、ｋのばらつき）に起因するドレイン電流Ｉdsのばらつきを補正することができる。これにより、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部ＥＬＰの輝度のばらつきを補正することができる。
【０１３９】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この第（ｍ＋ｍ’−１）番目の水平走査期間の終期は、［期間−ＴＰ（２）-1］の終期に相当する。ここで、「ｍ’」は、１＜ｍ’＜Ｍの関係を満たし、表示装置において所定の値である。換言すれば、発光部ＥＬＰは、［期間−ＴＰ（２）5］の始期から第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の直前まで駆動され、この期間が発光期間となる。
【０１４０】
参考例に係る駆動方法の動作について説明した。［期間−ＴＰ（２）6A］と［期間−ＴＰ（２）6B］とで、第１ノードＮＤ1の電位変化は、（ＶSig_m−ＶOfs）である。上述の説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮しなかった。実際には、図９に示すように、第２ノードＮＤ2には、以下の式（６）で与えられる電位変化ΔＶAが生ずる。
【０１４１】
ΔＶA＝（ＶSig_m−ＶOfs）・ｃA／（ｃA＋ｃB）    （６）
【０１４２】
これにより、図１０に示すように、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が減少する。結局、上述の式（５）は以下のように変形される。
【０１４３】
Ｉds＝ｋ・μ・（α・（ＶSig_m−ＶOfs）−ΔＶ）2    （５’）
但し、α＝１−ｃA／（ｃA＋ｃB）
【０１４４】
表示素子の仕様にもよるが、ｃA／（ｃA＋ｃB）の値は０．１乃至０．４程度の値を取り得る。従って、［期間−ＴＰ（２）6C］以降において発光部ＥＬＰに流れる電流が減少するので、発光部ＥＬＰの輝度も低下する。この輝度低下を補填するように、予め映像信号ＶSigの振幅を大きく設定するといった対処も可能ではあるが、映像信号の振幅拡大により消費電力の増加を招くといった問題を生ずる。
【０１４５】
実施例１の駆動方法にあっては、図４等に示すように、［期間−ＴＰ（２）6B］を除く各期間には、第２給電線ＰＳ２mに第１基準電圧ＶCat-H（０ボルト）を印加する。そして、［期間−ＴＰ（２）6B］には、第２給電線ＰＳ２mに第２基準電圧ＶCat-L（−１ボルト）を印加する。実施例１の駆動方法は、参考例の駆動方法に対し、以上の点が相違する。［期間−ＴＰ（２）6B］を除いた他の期間における実施例１の駆動方法の動作は、実質的に、参考例の駆動方法における動作と同様である。
【０１４６】
実施例１においても、［期間−ＴＰ（２）1B］〜［期間−ＴＰ（２）5］に亙って、上記の工程（ｂ）、即ち閾値電圧キャンセル処理を行う。［期間−ＴＰ（２）1B］において第１回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）3］において第２回目の閾値電圧キャンセル処理を行い、［期間−ＴＰ（２）5］において第３回目の閾値電圧キャンセル処理を行う。
【０１４７】
［期間−ＴＰ（２）-1］〜［期間−ＴＰ（２）4］（図４参照）
これらの期間の動作は、参考例の［期間−ＴＰ（２）-1］〜［期間−ＴＰ（２）4］における動作と実質的に同様であるので、説明を省略する。具体的には、上述した期間について説明した参考例の動作において、電圧ＶCatを第１基準電圧ＶCat-Hと読み替えればよい。駆動回路１１の動作は、図７の（Ａ）乃至（Ｆ）、及び、図８の（Ａ）において、符号ＶCatを符号ＶCat-Hと置き換えたと同様である。
【０１４８】
［期間−ＴＰ（２）5］（図４、図１１の（Ａ）参照）
この［期間−ＴＰ（２）5］の始期において、データ線ＤＴＬnの電圧が映像信号ＶSig_m-1から第１ノード初期化電圧ＶOfsに切り替わる。この［期間−ＴＰ（２）5］の始期において、走査線ＳＣＬmからの信号により書込みトランジスタＴＲWをオン状態とする。発光部ＥＬＰに備えられたカソード電極に第２給電線ＰＳ２mから第１基準電圧ＶCat-Hを印加した状態で、第１ノードＮＤ1は、書込みトランジスタＴＲWを介してデータ線ＤＴＬnから第１ノード初期化電圧ＶOfsを印加した状態となる。これにより、第３回目の閾値電圧キャンセル処理を行う。
【０１４９】
第２ノードＮＤ2の電位は、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって変化する。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDがオフ状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth）である。この期間の動作は、実質的に、参考例の駆動方法における動作と同様である。
【０１５０】
［期間−ＴＰ（２）6A］（図６、図１１の（Ｂ）参照）
この［期間−ＴＰ（２）6A］の始期において、走査線ＳＣＬmからの走査信号により書込みトランジスタＴＲWをオフ状態とする。発光部ＥＬＰに備えられたカソード電極に第２給電線ＰＳ２mから第１基準電圧ＶCat-Hを印加した状態である。この期間の動作は、実質的に、参考例の駆動方法における動作と同様である。
【０１５１】
［期間−ＴＰ（２）6B］（図６、図１１の（Ｃ）参照）
この期間内に、カソード電極に第２給電線ＰＳ２mから第１基準電圧ＶCat-Hよりも低い第２基準電圧ＶCat-Lを印加した状態で書込み処理を行う。具体的には、この期間の始期において、第２給電線ＰＳ２mに印加する電圧が第１基準電圧ＶCat-Hから第２基準電圧ＶCat-Lに切り替わる。また、走査線ＳＣＬmからの走査信号により書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬnから映像信号ＶSig_mを第１ノードＮＤ1に印加する。その結果、第１ノードＮＤ1の電位はＶSig_mへと上昇する。
【０１５２】
参考例と同様に、［期間−ＴＰ（２）6A］と［期間−ＴＰ（２）6B］とで、第１ノードＮＤ1の電位変化は、（ＶSig_m−ＶOfs）である。しかしながら、実施例１にあっては、［期間−ＴＰ（２）6A］と［期間−ＴＰ（２）6B］とで、第２給電線ＰＳ２mの電圧も変化する。このため、図１２に示すように、第２ノードＮＤ2には、以下の式（７）で与えられる電位変化ΔＶA'が生ずる。
【０１５３】
ΔＶA’＝（ＶSig_m−ＶOfs）・ｃA／（ｃA＋ｃB）−（ＶCat-H−ＶCat-L）・ｃB／（ｃA
＋ｃB）
＝ΔＶA−（ＶCat-H−ＶCat-L）・ｃB／（ｃA＋ｃB）    （７）
【０１５４】
更に、ΔＶA’＝０として式（７）を解くと、以下の式（８）を得る。
【０１５５】
ＶCat-H−ＶCat-L＝（ＶSig_m−ＶOfs）・ｃA／ｃB    （８）
【０１５６】
式（７）から明らかなように、ΔＶA’はΔＶAよりも小さい値となる。更には、式（８）より、第１基準電圧ＶCat-Hと第２基準電圧ＶCat-Lとの差が（ＶSig_m−ＶOfs）・ｃA／ｃBであるように設定すれば、ΔＶA’を０ボルトとすることができる。しかしながら、第２給電線ＰＳ２mは第ｍ行目を構成するＮ個の表示素子１０において共通であり、第ｍ行目のＮ個の表示素子１０に印加される映像信号ＶSigは、各表示素子１０毎に個別の値となる。従って、全ての表示素子１０においてΔＶA’を０ボルトとすることはできない。実施例１においては、映像信号ＶSigの中間の値を基準として、第１基準電圧ＶCat-Hと第２基準電圧ＶCat-Lが設定されている。
【０１５７】
具体的には、映像信号ＶSigが取り得る最大値をＶSig_Max（実施例１においては７ボルト）、映像信号ＶSigが取り得る最小値をＶSig_Min（実施例１にあっては１ボルト）と表す。上述したように、第１ノードＮＤ1と第２ノードＮＤ2との間の容量値をｃAと表し、第２ノードＮＤ2と第２給電線ＰＳ２mとの間の容量値をｃBと表し、閾値電圧キャンセル処理において第１ノードＮＤ1の電位を保った状態とするために第１ノードＮＤ1に印加する電圧をＶOfsと表す。第１基準電圧ＶCat-Hと第２基準電圧ＶCat-Lとは、以下の式（９）に基づいて設定されている。尚、実施例１においては、ｃA：ｃB＝１：４であるとした。
【０１５８】
ＶCat-H−ＶCat-L＝（（ＶSig_Max＋ＶSig_Min）／２−ＶOfs）・ｃA／ｃB    （９）
【０１５９】
以上、実施例１に係る駆動方法の動作について説明した。［期間−ＴＰ（２）6A］と［期間−ＴＰ（２）6B］とで、第１ノードＮＤ1の電位変化は、参考例におけるΔＶAより小さいΔＶA’となる。これにより、図１３に示すように、［期間−ＴＰ（２）6A］と［期間−ＴＰ（２）6B］における第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を抑えることができる。
【０１６０】
尚、上述した説明にあっては、［期間−ＴＰ（２）6B］を除く他の期間において、第２給電線ＰＳ２mの電圧を第１基準電圧ＶCat-Hとするとして説明したが、例えば、［期間−ＴＰ（２）6C］及び［期間−ＴＰ（２）7］において第２給電線ＰＳ２mの電圧を第２基準電圧ＶCat-Lに維持するといった構成とすることもできる。あるいは又、例えば、［期間−ＴＰ（２）5］及び［期間−ＴＰ（２）6A］において第２給電線ＰＳ２mの電圧を第２基準電圧ＶCat-Lとし、それ以外の期間において第２給電線ＰＳ２mの電圧を第１基準電圧ＶCat-Hとするといった構成とすることもできる。基本的には、書込み処理を行う前の直前の閾値キャンセル処理を行う期間において第２給電線ＰＳ２mの電圧が第１基準電圧ＶCat-Hであり、書込み処理を行う期間において第２給電線ＰＳ２mの電圧が第２基準電圧ＶCat-Lであればよい。他の期間においては、動作に支障を来さない限り、第２給電線ＰＳ２mの電圧は第１基準電圧ＶCat-Hであってもよいし、第２基準電圧ＶCat-Lであってもよいし、更に別の値の電圧であってもよい。
【実施例２】
【０１６１】
実施例２は、本発明の表示素子の駆動方法、及び、本発明の第２の態様に係る表示装置の駆動方法に関する。
【０１６２】
図１４は、実施例２において用いられる表示装置である。上述したように、第２給電線ＰＳ２mが共通の給電線である点を除く他は、実施例１において用いられる表示装置と同様の構成である。共通の第２給電線ＰＳ２mは、カソード電圧制御回路１０３に接続されている。
【０１６３】
実施例１にあっては、図４に示すように［期間−ＴＰ（２）6B］においてのみ電圧を変える必要がある。このため、第２給電線ＰＳ２に印加される電圧が各行毎に個別に制御することができるように、第２給電線ＰＳ２を各行毎に独立して形成するとともに、個別に印加する電圧を制御するといった必要がある。
【０１６４】
実施例２にあっては、第２給電線ＰＳ２を共通の給電線として構成した。従って、各行において［期間−ＴＰ（２）6B］に相当する期間に共通の第２給電線ＰＳ２に第２基準電圧ＶCat-Lを印加し、他の期間には共通の第２給電線ＰＳ２に第１基準電圧ＶCat-Lを印加する。
【０１６５】
実施例２に係る表示素子１０の駆動のタイミングチャートを模式的に図１５に示す。図４との対比から明らかなように、データ線ＤＴＬnに映像信号ＶSigが印加される期間であって、各行において［期間−ＴＰ（２）6B］に相当する期間においては、共通の第２給電線ＰＳ２には第２基準電圧ＶCat-Lが印加され、他の期間には共通の第２給電線ＰＳ２に第１基準電圧ＶCat-Lが印加される。
【０１６６】
従って、共通の第２給電線ＰＳ２に印加される電圧の変化に伴い、発光部ＥＬＰのアノード電極の電位も、各行において［期間−ＴＰ（２）6B］に相当する期間において変化する。実施例１の駆動方法に対し、実施例２の駆動方法は、上述した点が相違する。しかしながら、発光部ＥＬＰのアノード電極の電位は、閾値補正期間に重ならないタイミングで変化する。以上の点が相違する他、図１５に示す各期間の動作は、実施例１において説明したと同様である。また、第１ノードＮＤ1や第２ノードＮＤ2の電位も、発光部ＥＬＰのアノード電極の電位変化に追従して変化するので、初期化や閾値電圧キャンセル処理、及び、書込み処理等において動作に支障を来たすこともない。
【０１６７】
このように、実施例２は、第２給電線ＰＳ２を共通の給電線として構成することができ、また、各行毎に第１基準電圧と第２基準電圧を印加するタイミングを制御するといった必要もない。従って、実施例１に対し、表示装置の構成をより簡便なものとすることができるといった利点を備えている。
【０１６８】
以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した表示装置や表示素子の構成、構造、表示素子及び表示装置の駆動方法の工程は例示であり、適宜変更することができる。
【０１６９】
例えば、第２ノードと第２給電線との間の容量値が、発光部の経時変化により変化する場合がある。このような場合には、例えば表示装置等の動作時間に応じて、第１基準電圧と第２基準電圧の値を変えるといった構成とすることにより、第２ノードと第２給電線との間の容量値の経時変化に対応することができる。
【０１７０】
例えば、図１６に示すように、表示素子１０を構成する駆動回路１１が、第２ノードＮＤ2に接続されたトランジスタ（第１トランジスタＴＲ1）を備えている構成であってもよい。第１トランジスタＴＲ1においては、一方のソース／ドレイン領域は、第２ノード初期化電圧ＶSSが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。第１トランジスタ制御線ＡＺ１を介して第１トランジスタ制御回路１０４からの信号が第１トランジスタＴＲ1のゲート電極に印加され、第１トランジスタＴＲ1のオン／オフ状態を制御する。これにより、第２ノードＮＤ2の電位を設定することができる。
【０１７１】
あるいは又、図１７に示すように、表示素子１０を構成する駆動回路１１が、第１ノードＮＤ1に接続されたトランジスタ（第２トランジスタＴＲ2）を備えている構成であってもよい。第２トランジスタＴＲ2においては、一方のソース／ドレイン領域は、第１ノード初期化電圧ＶOfsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されている。第２トランジスタ制御線ＡＺ２を介して第２トランジスタ制御回路１０５からの信号が第２トランジスタＴＲ2のゲート電極に印加され、第２トランジスタＴＲ2のオン／オフ状態を制御する。これにより、第１ノードＮＤ1の電位を設定することができる。
【０１７２】
更には、図１８に示すように、表示素子１０を構成する駆動回路１１が、上述した第１トランジスタＴＲ1と第２トランジスタＴＲ2とを共に備えている構成であってもよい。また、これに加えて、別のトランジスタを備えている構成とすることもできる。
【符号の説明】
【０１７３】
ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＴＲ1・・・第１トランジスタ、ＴＲ2・・・第２トランジスタ、Ｃ1・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、ＣEL・・・発光部ＥＬＰの容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＡＺ１・・・第１トランジスタ制御線、ＡＺ２・・・第２トランジスタ制御線、ＣＬ・・・制御線、ＰＳ１・・・第１給電線、ＰＳ２・・・第２給電線、１０・・・表示素子、１１・・・駆動回路、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５，３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８・・・配線、３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電源部、１０１・・・走査回路、１０２・・・信号出力回路、１０３・・・カソード電圧制御回路、１０４・・・第１トランジスタ制御回路、１０５・・・第２トランジスタ制御回路
【図１】
2010243578.tif 000003
【図２】
2010243578.tif 000004
【図３】
2010243578.tif 000005
【図４】
2010243578.tif 000006
【図５】
2010243578.tif 000007
【図６】
2010243578.tif 000008
【図７】
2010243578.tif 000009
【図８】
2010243578.tif 000010
【図９】
2010243578.tif 000011
【図１０】
2010243578.tif 000012
【図１１】
2010243578.tif 000013
【図１２】
2010243578.tif 000014
【図１３】
2010243578.tif 000015
【図１４】
2010243578.tif 000016
【図１５】
2010243578.tif 000017
【図１６】
2010243578.tif 000018
【図１７】
2010243578.tif 000019
【図１８】
2010243578.tif 000020