(57)【要約】      （修正有）【課題】市販のオペアンプの定格電源電圧に制約されることなく所望の高電圧を出力可能とした、構成簡単で低価格化が可能な高電圧出力型増幅器を提供する。【解決手段】一定周期で正負に変化する入力信号を、両電源方式のオペアンプＡ４を用いて増幅する増幅器において、オペアンプＡ４の正電源電圧に前記入力信号を加算した電圧を擬似的正電源電圧として正電源端子ＰＶに供給するためのアンプＡ５、コンデンサＣ１、ダイオードＤ１からなる正電源供給手段と、前記オペアンプの負電源電圧に前記入力信号を加算した電圧を擬似的負電源電圧として前記オペアンプの負電源端子ＮＶに供給するためのアンプＡ６、コンデンサＣ２、ダイオードＤ２からなる負電源供給手段と、を備え、前記入力信号と同相であるオペアンプＡ４の出力電圧の正負の振幅を、擬似的正電源電圧の最大値と擬似的負電源電圧の最大値とによって制限される範囲内の値とする。【選択図】図３
2010193259.tif 000002
【特許請求の範囲】
【請求項１】
一定周期で正負に変化する入力信号を、両電源方式のオペアンプを用いて増幅する増幅器において、
前記オペアンプの正電源電圧に、前記入力信号に相当する電圧を加算して擬似的正電源電圧を生成し、この擬似的正電源電圧を前記オペアンプの正電源端子に供給する正電源供給手段と、
前記オペアンプの負電源電圧に、前記入力信号に相当する電圧を加算して擬似的負電源電圧を生成し、この擬似的負電源電圧を前記オペアンプの負電源端子に供給する負電源供給手段と、を備え、
前記入力信号と同相である前記オペアンプの出力電圧の正負の振幅を、前記擬似的正電源電圧の最大値と前記擬似的負電源電圧の最大値とによって制限される範囲内の値としたことを特徴とする高電圧出力型増幅器。
【請求項２】
請求項１に記載した高電圧出力型増幅器において、
前記正電源供給手段は、
前記入力信号とは逆極性の電圧を出力する電流増幅手段と、
この電流増幅手段の出力側に一端が接続され、かつ、他端が前記オペアンプの正電源端子に接続された第１のコンデンサと、
この第１のコンデンサにカソードが接続され、アノードが前記オペアンプの正電源に接続された第１のダイオードと、を備え、
前記負電源供給手段は、
前記電流増幅手段と、
この電流増幅手段の出力側に一端が接続され、かつ、他端が前記オペアンプの負電源端子に接続された第２のコンデンサと、
この第２のコンデンサにアノードが接続され、カソードが前記オペアンプの負電源に接続された第２のダイオードと、
を備えたことを特徴とする高電圧出力型増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オペアンプを用いた増幅器に関し、詳しくは、市販のオペアンプの定格電源電圧の制約を受けずに所望の出力電圧を得ることができる高電圧出力型増幅器に関するものである。
【背景技術】
【０００２】
ピエゾ素子（圧電素子）等の容量性デバイスに対しては、通常、高電圧を出力可能な電源装置が使用されている。
オペアンプを用いて電源装置を構成する場合、周知のように、オペアンプの出力電圧はオペアンプ自身の電源電圧によって制約を受ける。すなわち、市販の両電源方式のオペアンプは、定格電源電圧が例えば±１２［Ｖ］，±１５［Ｖ］等であり、高電圧仕様のものでも最大で±２４［Ｖ］程度に過ぎない。従って、電源電圧が大きいオペアンプを用いて高電圧を出力させるには限界があるので、専用の電源装置を使用せざるを得ない状況である。
このため、オペアンプの定格電源電圧以上の電圧を出力可能な電源装置として、従来から種々の回路構成が提供されている。
【０００３】
例えば、特許文献１には、２個のＭＯＳＦＥＴからなる出力段のプッシュプル回路と、これらのＭＯＳＦＥＴを通過する電流が一定値になるように可変電流源を制御するためのオペアンプ及びトランジスタ等からなる電流フィードバック回路とを備え、各ＭＯＳＦＥＴの特性にバラツキがあっても高電圧大電流を安定的に出力可能にしたピエゾ素子制御装置が記載されている。
また、特許文献２には、オペアンプのフィードバックループ内にコンデンサ、抵抗及びインダクタからなる発振回路を接続し、写真用フラッシュユニットやイグナイタ回路として電源電圧の何十倍もの交流電圧を出力可能としたトランスレス型高電圧発生回路が記載されている。
更に、特許文献３には、圧電アクチュエータ等の容量性負荷を駆動する電力利得増幅器の前段にオペアンプを接続し、そのフィードバックループ内に、負荷の非線形応答特性を補償するコンデンサを挿入した低圧入力高圧出力の前置増幅器が記載されている。
【０００４】
なお、特許文献４には、液晶表示装置のサンプリングスイッチ駆動用のオペアンプからなる出力バッファ回路において、入力信号の電位の変化に応じてオペアンプの正電源電位、負電源電位を変化させることにより、入力信号電位の全範囲をカバーできるような電源電圧の供給を不要とし、消費電力の節減を図ったオペアンプの駆動装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２１５８６号公報（段落［０００６］、図１等）
【特許文献２】特表平１０−５０８４２９号公報（第６頁第２５行〜第９頁第８行、図１，図４等）
【特許文献３】特開平８−２５６０２１号公報（段落［００１９］〜［００２０］、図１，図２等）
【特許文献４】特開２００６−１４０６４３号公報（段落［００１６］，段落［００８６］〜［００９２］、図１，図３，図６，図８，図９等）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された従来技術では、プッシュプル回路を２個のパワーＭＯＳＦＥＴにより構成し、その電源電圧も高圧であるため、回路素子として高耐圧性が要求されると共に、電源回路や装置全体が大型化してコスト高になるという問題がある。また、特許文献２に記載された従来技術では、フィードバック回路の発振条件を満たすような所定の回路定数を有する素子の選定が困難である。
特許文献３に記載された従来技術は、電源装置全体としては電力利得増幅器と前置増幅器とが必要であり、回路構成が複雑であるという問題がある。
【０００７】
なお、特許文献４に記載された従来技術は、主としてデータ信号線の出力バッファ回路に用いられるオペアンプを対象としており、例えばオペアンプから負荷に交流高電圧を供給するような用途の高電圧出力型増幅器にそのまま適用することはできない。
【０００８】
そこで、本発明の解決課題は、市販のオペアンプの定格電源電圧に制約されることなく所望の高電圧を出力可能とした、構成簡単で低価格化、小型化が可能な高電圧出力型増幅器を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１に係る高電圧出力型増幅器は、一定周期で正負に変化する入力信号を、両電源方式のオペアンプを用いて増幅する増幅器において、
前記オペアンプの正電源電圧に、前記入力信号に相当する電圧を加算して擬似的正電源電圧を生成し、この擬似的正電源電圧を前記オペアンプの正電源端子に供給する正電源供給手段と、
前記オペアンプの負電源電圧に、前記入力信号に相当する電圧を加算して擬似的負電源電圧を生成し、この擬似的負電源電圧を前記オペアンプの負電源端子に供給する負電源供給手段と、を備え、
前記入力信号と同相である前記オペアンプの出力電圧の正負の振幅を、前記擬似的正電源電圧の最大値と前記擬似的負電源電圧の最大値とによって制限される範囲内の値としたものである。
【００１０】
請求項２に係る高電圧出力型増幅器は、請求項１に記載した高電圧出力型増幅器において、
前記正電源供給手段は、
前記入力信号とは逆極性の電圧を出力する電流増幅手段と、この電流増幅手段の出力側に一端が接続され、かつ、他端が前記オペアンプの正電源端子に接続された第１のコンデンサと、この第１のコンデンサにカソードが接続され、アノードが前記オペアンプの正電源に接続された第１のダイオードと、を備え、
前記負電源供給手段は、
前記電流増幅手段と、この電流増幅手段の出力側に一端が接続され、かつ、他端が前記オペアンプの負電源端子に接続された第２のコンデンサと、この第２のコンデンサにアノードが接続され、カソードが前記オペアンプの負電源に接続された第２のダイオードと、を備えたものである。
【発明の効果】
【００１１】
本発明においては、オペアンプの正負の定格電源電圧を入力信号に相当する電圧により増減させて擬似的な正負電源電圧を生成する。この擬似的な正負電源電圧は、常に正負の定格電源電圧の電位差を保ちながら変化するため、オペアンプに過大な電源電圧が印加されるおそれはなく、定格電源電圧を超える振幅の電圧であってもその振幅が擬似的な正負電源電圧を超えない限り、オペアンプから出力させることができる。
また、本発明は市販の汎用オペアンプを用いた簡単な回路構成により実現でき、高耐圧素子や高電圧の電源回路等も不要であるから、増幅器全体の小型化、低価格化が可能である。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態を示す回路図である。
【図２】第１実施形態の動作を示す波形図である。
【図３】本発明の第２実施形態を示す回路図である。
【図４】本発明の実施例１における擬似的な正負電源電圧及び出力電圧の波形図である。
【図５】本発明の実施例２における擬似的な正負電源電圧及び出力電圧の波形図である。
【発明を実施するための形態】
【００１３】
以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の第１実施形態に係る高電圧出力型増幅器を示す回路図である。図１において、入力信号ＳＩＧｉｎは抵抗Ｒ１を介して電流増幅用のバッファとしてのアンプＡ１に入力されている。このアンプＡ１は入出力の極性が反転するように構成されており、その入力端子は分圧用の抵抗Ｒ２を介して接地されている。
また、入力信号ＳＩＧｉｎはアンプＡ２及び抵抗Ｒ５を介して出力段のオペアンプＡ４の非反転入力端子に加えられており、この非反転入力端子は分圧用の抵抗Ｒ６を介して接地されている。
【００１４】
更に、アンプＡ２の出力端子は、抵抗Ｒ３を介してアンプＡ３に入力され、その出力端子は抵抗Ｒ７を介して前記オペアンプＡ４の反転入力端子に接続されている。なお、アンプＡ３には帰還抵抗Ｒ４が接続される。オペアンプＡ４の反転入力端子は、帰還抵抗Ｒ８を介して出力端子に接続されている。
ここで、アンプＡ１，Ａ２，Ａ３もオペアンプにて構成することにより、オペアンプＡ４を含めた全体を集積化し、共通の電源を使用することができる。
【００１５】
アンプＡ１の出力端子は、第１のコンデンサＣ１を介してオペアンプＡ４の正電源端子ＰＶに接続されていると共に、第２のコンデンサＣ２を介してオペアンプＡ４の負電源端子ＮＶに接続されている。
オペアンプＡ４の正負電源端子ＰＶ，ＮＶには、図示の極性のダイオードＤ１，Ｄ２を介して正電源電圧の＋Ｖｃｃ、負電源電圧の−Ｖｃｃがそれぞれ加えられている。ここで、±Ｖｃｃは例えば±１２［Ｖ］あるいは±１５［Ｖ］であり、これらの電源電圧はアンプＡ１〜Ａ３にも加えられている。
上記構成において、抵抗Ｒ５，Ｒ７は抵抗値が互いに等しく、抵抗Ｒ６，Ｒ８も抵抗値が互いに等しくなっている。
なお、アンプＡ１、コンデンサＣ１、ダイオードＤ１及び正電源電圧の＋Ｖｃｃは、請求項における正電源供給手段を構成し、アンプＡ１、コンデンサＣ２、ダイオードＤ２及び負電源電圧の−Ｖｃｃは、請求項における負電源供給手段を構成している。
【００１６】
次に、この実施形態の動作を、図２の波形図を参照しつつ説明する。なお、回路に入力される信号ＳＩＧｉｎは正弦波であるものとする。
まず、入力信号ＳＩＧｉｎはアンプＡ２及び抵抗Ｒ５，Ｒ６の分圧点を介してオペアンプＡ４の非反転入力端子に入力される。また、アンプＡ２の出力信号は抵抗Ｒ３及びアンプＡ３を介して電流増幅され、抵抗Ｒ７，Ｒ８の接続点からオペアンプＡ４の反転入力端子に入力される。
オペアンプＡ４は差動増幅器として動作し、周知のように、入力端子間の電圧を抵抗Ｒ７，Ｒ８の比によって決まるゲインにて増幅し、電圧Ｖｏｕｔを出力する。
【００１７】
ここで、本実施形態では、オペアンプＡ４の正電源端子ＰＶにダイオードＤ１を介して＋Ｖｃｃが印加され、更に、正電源端子ＰＶには、アンプＡ１の出力電圧（入力信号ＳＩＧｉｎに相当する電圧）がコンデンサＣ１を介して印加されている。このため、正電源端子ＰＶの電圧は、図２に＋Ｖｃｃ’として示すように、＋Ｖｃｃを基準としてアンプＡ１の出力電圧の振幅分である±ＶＡ１だけ正負に変動する。
すなわち、オペアンプＡ４の正電源端子ＰＶには、本来の正電源電圧である＋Ｖｃｃに、アンプＡ１の出力電圧によって変化するコンデンサＣ１の電圧を加算した電圧（擬似正電源電圧）として＋Ｖｃｃ’が印加される。
【００１８】
同様にして、オペアンプＡ４の負電源端子ＮＶにはダイオードＤ２を介して−Ｖｃｃが印加され、更に、負電源端子ＮＶには、アンプＡ１の出力電圧がコンデンサＣ２を介して印加されている。このため、負電源端子ＮＶの電圧は、図２に−Ｖｃｃ’として示すように、−Ｖｃｃを基準としてアンプＡ１の出力電圧の振幅分である±ＶＡ１だけ正負に変動する。
すなわち、オペアンプＡ４の負電源端子ＮＶには、本来の負電源電圧である−Ｖｃｃに、アンプＡ１の出力電圧によって変化するコンデンサＣ２の電圧を加算した電圧（擬似負電源電圧）として−Ｖｃｃ’が印加される。
【００１９】
従って、オペアンプＡ４の擬似正電源電圧、擬似負電源電圧はそれぞれ＋Ｖｃｃ’，−Ｖｃｃ’となり、これらの電源電圧は、図２に示す如く、何れも入力信号ＳＩＧｉｎと同相であって正弦波状に変化することになる。
このときオペアンプＡ４にとって、擬似正負電源電圧の差は、常に、
（＋Ｖｃｃ’）−（−Ｖｃｃ’）＝（＋Ｖｃｃ±ＶＡ１）−（−Ｖｃｃ±ＶＡ１）＝２Ｖｃｃ
であり、本来の±Ｖｃｃが固定的に与えられる場合と基準電位が異なるだけで変わりはない。このため、オペアンプＡ４の正負電源端子ＰＶ，ＮＶ間には、正負電源電圧の±Ｖｃｃによる電位差以上の電圧が印加されることがなく、オペアンプＡ４は通常の増幅動作を支障なく行うことができる。
【００２０】
この場合、出力電圧Ｖｏｕｔを入力信号ＳＩＧｉｎと同相（従って擬似正負電源電圧としての＋Ｖｃｃ’，−Ｖｃｃ’とも同相）とすれば、出力電圧Ｖｏｕｔは、擬似正負電源電圧の＋Ｖｃｃ’，−Ｖｃｃ’に応じて、図２に示す如く正側では振幅が（＋Ｖｃｃ＋ＶＡ１）近傍まで、負側では振幅が（−Ｖｃｃ−ＶＡ１）近傍まで変化することができ、本来の正負電源電圧である±Ｖｃｃを超えた振幅を持つ電圧Ｖｏｕｔを出力させることが可能になる。
【００２１】
次に、図３は本発明の第２実施形態に係る高電圧出力型増幅器の回路図である。
図１に示した第１実施形態において、抵抗Ｒ１〜Ｒ３やアンプＡ２は、入力信号ＳＩＧｉｎのレベルやオペアンプＡ４のゲイン等に応じて設計上、使用されるものであり、本発明において必要不可欠な構成要素ではない。
すなわち、例えば入力信号ＳＩＧｉｎのレベルが大きいような場合には、入力段の回路を図３のように構成することにより、全体的な回路構成を簡略化することができる。
【００２２】
図３に示す第２実施形態では、入力信号ＳＩＧｉｎが電流増幅用バッファとしてのアンプＡ５、抵抗Ｒ５の一端、及び、抵抗Ｒ９の一端にそれぞれ入力されている。ここで、アンプＡ５の出力端子以降の回路構成、抵抗Ｒ５の他端以降の回路構成は図１と同一であるが、本実施形態では抵抗Ｒ５，Ｒ６の抵抗値が互いに等しくなっている。
また、抵抗Ｒ９の他端は、帰還抵抗Ｒ１０を有する電流増幅用のアンプＡ６の入力端子に接続され、その出力端子は抵抗Ｒ７の一端に接続されている。抵抗Ｒ７の他端以降の回路構成は図１と同一であるが、本実施形態では抵抗Ｒ７，Ｒ８の抵抗値が互いに等しく、オペアンプＡ４のゲインが１であると共に、前記抵抗Ｒ９，Ｒ１０の抵抗値が互いに等しく、アンプＡ６のゲインも１となっている。
【００２３】
この実施形態においては、オペアンプＡ４の両入力端子間の電圧が電圧Ｖｏｕｔとして出力されることになるが、オペアンプＡ４の擬似正負電源電圧である＋Ｖｃｃ’，−Ｖｃｃ’は、第１実施形態と同様に、正負電源電圧の±Ｖｃｃを超えて正弦波状かつ入力信号ＳＩＧｉｎと同相で変化するので、±Ｖｃｃを超えた振幅を持つ電圧Ｖｏｕｔを出力させることが可能である。
【実施例１】
【００２４】
図４は、第１実施形態（図１）による＋Ｖｃｃ’，−Ｖｃｃ’及び出力電圧Ｖｏｕｔの波形図であり、本来の正負電源電圧±Ｖｃｃが±１２［Ｖ］のオペアンプＡ４を用いて測定した場合のものである。
この例では、出力電圧Ｖｏｕｔが＋Ｖｃｃ’，−Ｖｃｃ’の最大値まで達しないように若干余裕を見て増幅しており、出力電圧Ｖｏｕｔの振幅は正側、負側のそれぞれにつき、ほぼ±１３［Ｖ］加算されているので、ピーク−ピーク値がほぼ５０［Ｖ］となる出力電圧Ｖｏｕｔが得られている。
【実施例２】
【００２５】
図５も、正負電源電圧±Ｖｃｃが±１２［Ｖ］のオペアンプＡ４を用いた場合のものであるが、出力電圧Ｖｏｕｔが＋Ｖｃｃ’，−Ｖｃｃ’の最大値にまで達するように増幅した例である。
この場合、オペアンプＡ４はその出力の限界に達しているので、出力電圧Ｖｏｕｔの波形は最大値付近がつぶれているが、その振幅は正側、負側のそれぞれにつき、ほぼ±１８［Ｖ］加算されており、ピーク−ピーク値がほぼ６０［Ｖ］となる出力電圧Ｖｏｕｔが得られている。
【産業上の利用可能性】
【００２６】
本発明は、ピエゾ素子駆動用の電源装置だけでな、オペアンプの定格電源電圧を超えた振幅の高電圧が必要な各種負荷の電源装置として利用することができる。
【符号の説明】
【００２７】
Ａ１，Ａ２，Ａ３，Ａ５，Ａ６：アンプ
Ａ４：オペアンプ
Ｒ１〜Ｒ１０：抵抗
Ｃ１，Ｃ２：コンデンサ
Ｄ１，Ｄ２：ダイオード
ＰＶ：正電源端子
ＮＶ：負電源端子
【図１】
2010193259.tif 000003
【図２】
2010193259.tif 000004
【図３】
2010193259.tif 000005
【図４】
2010193259.tif 000006
【図５】
2010193259.tif 000007