(57)【要約】【課題】ＩＯセルの面積効率を改善し、かつ、従来と同数の電源ＩＯセルを配置した場合であっても、電源トラックの配線抵抗を低減することができる半導体装置を提供する。【解決手段】半導体装置は、ＩＯセルを複数個配置して構成されたＩＯセルグループを有する。ＩＯセルは、二等辺三角形の形成領域内に形成され、電源トラックが、二等辺三角形の形成領域の底辺に沿って、かつ、底辺に接する一方の辺から他方の辺まで延びるように配置されている。ＩＯセルグループは、これを構成する複数個のＩＯセルの各々が、二等辺三角形の形成領域の底辺に対向する頂点を接し、かつ、底辺に接する一方の辺および他方の辺を、それぞれ、両側に接する２つのＩＯセルの底辺に接する一方の辺および他方の辺と接して配置され、電源ＩＯセルの電源トラックと信号ＩＯセルの電源トラックとが接続されるように配置されている。【選択図】図２
2010140962.tif 000002
【特許請求の範囲】
【請求項１】
二等辺三角形の形成領域内に形成され、
電源トラックが、前記二等辺三角形の形成領域の第１の辺に沿って、かつ、該第１の辺に接する一方の辺から他方の辺まで延びるように配置されたＩＯセルを有することを特徴とする半導体装置。
【請求項２】
請求項１に記載のＩＯセルを複数個配置して構成されたＩＯセルグループを有し、
前記ＩＯセルグループを構成するＩＯセルのうちの少なくとも１つが電源ＩＯセルであり、残りのＩＯセルが信号ＩＯセルであり、
前記第１の辺は前記二等辺三角形の形成領域の底辺であり、
前記ＩＯセルグループは、該ＩＯセルグループを構成する複数個のＩＯセルの各々が、前記二等辺三角形の形成領域の底辺に対向する頂点を接し、かつ、底辺に接する一方の辺および他方の辺を、それぞれ、両側に接する２つのＩＯセルの底辺に接する一方の辺および他方の辺と接して配置され、
前記電源ＩＯセルの電源トラックと前記信号ＩＯセルの電源トラックとが接続されるように配置されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載のＩＯセルを複数個配置して構成されたＩＯセルグループを有し、
前記ＩＯセルグループを構成するＩＯセルのうちの少なくとも１つが電源ＩＯセルであり、残りのＩＯセルが信号ＩＯセルであり、
前記第１の辺は前記二等辺三角形の形成領域の底辺に接する一方の辺であり、
前記ＩＯセルグループは、該ＩＯセルグループを構成する複数個のＩＯセルの各々が、前記二等辺三角形の形成領域の底辺に対向する頂点を接し、かつ、底辺に接する一方の辺および他方の辺を、それぞれ、両側に接する２つのＩＯセルの底辺に接する一方の辺および他方の辺と接して配置され、
前記電源ＩＯセルの電源トラックと前記信号ＩＯセルの電源トラックとが接続されるように配置されていることを特徴とする半導体装置。
【請求項４】
前記ＩＯセルの二等辺三角形の形成領域の底辺に対向する頂点の角度は４５°であり、前記ＩＯセルグループを構成するＩＯセルの個数は８個であり、該ＩＯセルグループの外形は８角形であることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記ＩＯセルの二等辺三角形の形成領域の底辺に対向する頂点の角度は９０°であり、前記ＩＯセルグループを構成するＩＯセルの個数は４個であり、該ＩＯセルグループの外形は正方形であることを特徴とする請求項２または３に記載の半導体装置。
【請求項６】
前記ＩＯセルの二等辺三角形の形成領域の底辺に対向する頂点の角度は９０°であり、前記ＩＯセルグループを構成するＩＯセルの個数は８個であり、該８個のＩＯセルのうち、前記二等辺三角形の形成領域の底辺に対向する頂点を接して配置された４個のＩＯセルの各々の、前記二等辺三角形の形成領域の底辺と、残りの４個のＩＯセルの各々の、前記二等辺三角形の形成領域の底辺とが接するように配置され、該ＩＯセルグループの外形は正方形であることを特徴とする請求項２に記載の半導体装置。
【請求項７】
請求項１に記載のＩＯセルを８個配置して構成されたＩＯセルグループを有し、
前記ＩＯセルグループを構成するＩＯセルのうちの少なくとも１つが電源ＩＯセルであり、残りのＩＯセルが信号ＩＯセルであり、
前記第１の辺は前記二等辺三角形の形成領域の底辺に接する一方の辺であり、
前記ＩＯセルの二等辺三角形の形成領域の底辺に対向する頂点の角度は９０°であり、
前記ＩＯセルグループは、該ＩＯセルグループを構成する８個のＩＯセルの各々が、前記二等辺三角形の形成領域の底辺に接する一方の辺に対向する頂点を接し、かつ、底辺および底辺に接する他方の辺を、それぞれ、両側に接する２つのＩＯセルの底辺および底辺に接する他方の辺と接して配置され、
前記電源ＩＯセルの電源トラックと前記信号ＩＯセルの電源トラックとが接続されるように配置されていることを特徴とする半導体装置。
【請求項８】
請求項１に記載のＩＯセルを１６個配置して構成されたＩＯセルグループを有し、
前記ＩＯセルグループを構成するＩＯセルのうちの少なくとも１つが電源ＩＯセルであり、残りのＩＯセルが信号ＩＯセルであり、
前記第１の辺は前記二等辺三角形の形成領域の底辺に接する一方の辺であり、
前記ＩＯセルの二等辺三角形の形成領域の底辺に対向する頂点の角度は９０°であり、
前記ＩＯセルグループは、該ＩＯセルグループを構成する１６個のＩＯセルのうち、８個の内側のＩＯセルの各々が、前記二等辺三角形の形成領域の底辺に接する一方の辺に対向する頂点を接し、かつ、底辺および底辺に接する他方の辺を、それぞれ、両側に接する２つの内側のＩＯセルの底辺および底辺に接する他方の辺と接して配置され、残りの８個の外側のＩＯセルの各々が、前記８個の内側のＩＯセルの各々の、二等辺三角形の形成領域の底辺に接する一方の辺と、前記８個の外側のＩＯセルの各々の、二等辺三角形の形成領域の底辺に接する一方の辺とが接し、かつ、隣接する外側のＩＯセルと底辺に接する他方の辺を接して前記８個の内側のＩＯセルの外側に配置され、
前記電源ＩＯセルの電源トラックと前記信号ＩＯセルの電源トラックとが接続されるように配置されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置において、半導体チップ上に配置されるＩＯセル（入出力セル）に関するものである。
【背景技術】
【０００２】
従来、ＩＯセルは、半導体チップの外周のＩＯ配置領域に並べて配置することを前提として矩形に形成されている。信号入出力用の信号ＩＯセルの消費電力の大きさにもよるが、複数の信号ＩＯセルを一列に配置し、それらの電源供給用に１つの電源ＩＯセルを配置している。しかし、このＩＯセルの配置方法では、複数の信号ＩＯセルを並べた時に、電源ＩＯセルから遠い信号ＩＯセルが発生する。
【０００３】
図１６に示すように、電源ＩＯセル６０ａを半導体チップ外周のＩＯ配置領域の端部に配置すると、電源ＩＯセル６０ａから遠い場所に配置された信号ＩＯセル６０ｂになるほど、電源トラック（電源ラインとグランドライン）６４の配線抵抗が大きくなる。そのため、電源ＩＯセル６０ａから遠い場所に配置された信号ＩＯセル６０ｂにおいて、ＳＳＯ（同時スイッチングノイズ）やＥＳＤ（静電気放電）の特性が劣化する虞がある。
【０００４】
その解決策として、電源ＩＯセルの数を増やすことが考えられる。従来は、電源ＩＯセルを反対側（図１６中、下側）にも配置したり、複数の信号ＩＯセルの中央に電源ＩＯセルを配置したりしている。しかし、半導体チップの面積コスト削減の観点からは電源ＩＯセルの数の削減を行う必要があるため、電源ＩＯセルの数を安易に増やすことはできない。また、パッケージの制約から電源ＩＯセルを増やせない場合も多い。
【０００５】
また、上記のような問題が発生した場合には半導体装置の外部接続ピンの仕様を根本的に見直すことになる。しかし、電源ＩＯセルの配置は半導体装置のピンの配置仕様によって決定されるため、配置仕様の変更が可能かにも依存するなど、制約が多い。
【０００６】
上記問題はＩＯセルを半導体チップの外周に配置する場合に限らず、いわゆるエリアＩＯとして、半導体チップの素子形成面上の任意の位置にＩＯセルを配置する場合にも同様の問題が発生する。
【０００７】
ここで、本発明に関わる先行技術文献として特許文献１がある。同文献には、Ｉ／Ｏセルを含むエリアバンプ構成の半導体ＬＳＩにおいて、各Ｉ／Ｏセルを、チップの特定の整列位置に、かつ連接して配置することが開示されている。同文献によれば、Ｉ／Ｏセルを纏めてブロック化して配置することにより、内部エリアの配置配線性を向上させ、Ｉ／Ｏセルに供給する電源電圧を容易に変更することが可能であるとしている。
【０００８】
【特許文献１】特開平１１−１５０２０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、ＩＯセルの面積効率を改善するとともに、従来と同数の電源ＩＯセルを配置した場合であっても、電源トラックの配線抵抗を低減することができる半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、二等辺三角形の形成領域内に形成され、
電源トラックが、前記二等辺三角形の形成領域の第１の辺に沿って、かつ、該第１の辺に接する一方の辺から他方の辺まで延びるように配置されたＩＯセルを有することを特徴とする半導体装置を提供するものである。
【００１１】
ここで、上記に記載のＩＯセルを複数個配置して構成されたＩＯセルグループを有し、
前記ＩＯセルグループを構成するＩＯセルのうちの少なくとも１つが電源ＩＯセルであり、残りのＩＯセルが信号ＩＯセルであり、
前記第１の辺は前記二等辺三角形の形成領域の底辺であり、
前記ＩＯセルグループは、該ＩＯセルグループを構成する複数個のＩＯセルの各々が、前記二等辺三角形の形成領域の底辺に対向する頂点を接し、かつ、底辺に接する一方の辺および他方の辺を、それぞれ、両側に接する２つのＩＯセルの底辺に接する一方の辺および他方の辺と接して配置され、
前記電源ＩＯセルの電源トラックと前記信号ＩＯセルの電源トラックとが接続されるように配置されていることが好ましい。
【００１２】
また、上記に記載のＩＯセルを複数個配置して構成されたＩＯセルグループを有し、
前記ＩＯセルグループを構成するＩＯセルのうちの少なくとも１つが電源ＩＯセルであり、残りのＩＯセルが信号ＩＯセルであり、
前記第１の辺は前記二等辺三角形の形成領域の底辺に接する一方の辺であり、
前記ＩＯセルグループは、該ＩＯセルグループを構成する複数個のＩＯセルの各々が、前記二等辺三角形の形成領域の底辺に対向する頂点を接し、かつ、底辺に接する一方の辺および他方の辺を、それぞれ、両側に接する２つのＩＯセルの底辺に接する一方の辺および他方の辺と接して配置され、
前記電源ＩＯセルの電源トラックと前記信号ＩＯセルの電源トラックとが接続されるように配置されていることが好ましい。
【００１３】
また、前記ＩＯセルの二等辺三角形の形成領域の底辺に対向する頂点の角度は４５°であり、前記ＩＯセルグループを構成するＩＯセルの個数は８個であり、該ＩＯセルグループの外形は８角形であることが好ましい。
【００１４】
また、前記ＩＯセルの二等辺三角形の形成領域の底辺に対向する頂点の角度は９０°であり、前記ＩＯセルグループを構成するＩＯセルの個数は４個であり、該ＩＯセルグループの外形は正方形であることが好ましい。
【００１５】
また、前記ＩＯセルの二等辺三角形の形成領域の底辺に対向する頂点の角度は９０°であり、前記ＩＯセルグループを構成するＩＯセルの個数は８個であり、該８個のＩＯセルのうち、前記二等辺三角形の形成領域の底辺に対向する頂点を接して配置された４個のＩＯセルの各々の、前記二等辺三角形の形成領域の底辺と、残りの４個のＩＯセルの各々の、前記二等辺三角形の形成領域の底辺とが接するように配置され、該ＩＯセルグループの外形は正方形であることが好ましい。
【００１６】
また、上記に記載のＩＯセルを８個配置して構成されたＩＯセルグループを有し、
前記ＩＯセルグループを構成するＩＯセルのうちの少なくとも１つが電源ＩＯセルであり、残りのＩＯセルが信号ＩＯセルであり、
前記第１の辺は前記二等辺三角形の形成領域の底辺に接する一方の辺であり、
前記ＩＯセルの二等辺三角形の形成領域の底辺に対向する頂点の角度は９０°であり、
前記ＩＯセルグループは、該ＩＯセルグループを構成する８個のＩＯセルの各々が、前記二等辺三角形の形成領域の底辺に接する一方の辺に対向する頂点を接し、かつ、底辺および底辺に接する他方の辺を、それぞれ、両側に接する２つのＩＯセルの底辺および底辺に接する他方の辺と接して配置され、
前記電源ＩＯセルの電源トラックと前記信号ＩＯセルの電源トラックとが接続されるように配置されていることが好ましい。
【００１７】
また、上記に記載のＩＯセルを１６個配置して構成されたＩＯセルグループを有し、
前記ＩＯセルグループを構成するＩＯセルのうちの少なくとも１つが電源ＩＯセルであり、残りのＩＯセルが信号ＩＯセルであり、
前記第１の辺は前記二等辺三角形の形成領域の底辺に接する一方の辺であり、
前記ＩＯセルの二等辺三角形の形成領域の底辺に対向する頂点の角度は９０°であり、
前記ＩＯセルグループは、該ＩＯセルグループを構成する１６個のＩＯセルのうち、８個の内側のＩＯセルの各々が、前記二等辺三角形の形成領域の底辺に接する一方の辺に対向する頂点を接し、かつ、底辺および底辺に接する他方の辺を、それぞれ、両側に接する２つの内側のＩＯセルの底辺および底辺に接する他方の辺と接して配置され、残りの８個の外側のＩＯセルの各々が、前記８個の内側のＩＯセルの各々の、二等辺三角形の形成領域の底辺に接する一方の辺と、前記８個の外側のＩＯセルの各々の、二等辺三角形の形成領域の底辺に接する一方の辺とが接し、かつ、隣接する外側のＩＯセルと底辺に接する他方の辺を接して前記８個の内側のＩＯセルの外側に配置され、
前記電源ＩＯセルの電源トラックと前記信号ＩＯセルの電源トラックとが接続されるように配置されていることが好ましい。
【発明の効果】
【００１８】
本発明に関わるＩＯセルは、形成領域を二等辺三角形とすることにより、従来の矩形のＩＯセルと比べて、ＩＯセルの面積効率を改善することができるとともに、電源トラックの配線抵抗を低減することができる。
【発明を実施するための最良の形態】
【００１９】
以下に、添付の図面に示す好適実施形態に基づいて、本発明の半導体装置を詳細に説明する。
【００２０】
図１は、本発明に関わるＩＯセルの構成を表す第１の実施形態の概念図である。ＩＯセル１０は、半導体装置への電源の供給または信号の入出力に関わるセル（それぞれ電源ＩＯセル、信号ＩＯセルと呼ぶ）であって、半導体チップ上に実装（配置）される。同図に示すＩＯセル１０は、二等辺三角形の形成領域１２内に形成され、電源トラック１４が、二等辺三角形の形成領域１２の底辺に沿って並列に、かつ、底辺に接する一方の辺から他方の辺まで延びるように配置されている。
【００２１】
ここで、ＩＯセル１０において、二等辺三角形の形成領域１２の底辺に対向する頂点の角度は４５°である。電源トラック１４は、図１の例では、二等辺三角形の形成領域１２の底辺から所定の間隔を離して配置されている。また、電源トラック１４は、例えば、電源ラインとグランドラインが異なる層において同一の位置に配置されている。なお、ＩＯセル１０では、半導体装置の外部との接続用のパッドの表示は省略している。
【００２２】
ＩＯセルは、一般的に出力バッファ部と、その前段の論理部であるプリバッファ部とで構成される。ＩＯセルのサイズは大部分が出力バッファ部によって決定され、プリバッファ部は、ＩＯセル内の占有面積が小さい。従って、ＩＯセル１０は、出力バッファ部の領域（底辺側）を広くし、プリバッファ部の領域（底辺に対向する頂点側）を狭くした二等辺三角形とすることにより、従来のＩＯセルよりも面積を削減している。
【００２３】
図２は、図１に示すＩＯセルを配列して構成したＩＯセルグループの概念図である。同図に示すＩＯセルグループ１６は、図１に示すＩＯセル１０を８個配置して構成されている。８個のＩＯセル１０のうち、１つが電源ＩＯセル１０ａであり、残りの７個が信号ＩＯセル１０ｂである。図２中、電源ＩＯセル１０ａの電源トラックはボンディングワイヤ４０でボンディングされ、半導体装置の外部から電源が供給されている。以下の説明では、電源ＩＯセル１０ａと信号ＩＯセル１０ｂをまとめて表現する場合にＩＯセル１０と記載する。
【００２４】
ＩＯセルグループ１６は、このＩＯセルグループ１６を構成する８個のＩＯセル１０の各々が、二等辺三角形の形成領域１２の底辺に対向する頂点を接し、かつ、底辺に接する一方の辺および他方の辺を、それぞれ、両側に接する２つのＩＯセル１０の底辺に接する一方の辺および他方の辺と接して配置されている。また、８個のＩＯセル１０の電源トラック１４が環状に接続され、ＩＯセルグループ１６の外形が８角形となるように配置されている。
【００２５】
ＩＯセルグループ１６では、電源トラック１４が電源ＩＯセル１０ａを中心として環状に接続されている。そのため、従来と同数のＩＯセルを配置した場合であっても、直線的に配列された複数個の信号ＩＯセルの両端に電源ＩＯセルを配置した場合と同様に、電源ＩＯセル１０ａからの電源およびグランドの供給経路の距離が最大で図１６の配置の場合の約１／２となり、かつ、２倍の供給経路（図２中、右回り側と左回り側の２つの供給経路）を確保することができる。
【００２６】
これにより、ＩＯセルグループ１６では、従来の矩形のＩＯセルと比べて、同数の信号ＩＯセルを配置した場合であっても、同じ効果を得るために従来は２つの電源ＩＯセルが必要であったが、本実施形態では電源ＩＯセル１０ａの個数は半分で済み、ＩＯセル１０の面積効率を改善することができる。また、従来と同数の電源ＩＯセルを配置した場合であっても、本実施形態では、電源トラック１４の配線抵抗を最大で図１６の配置の場合の約１／４に低減することができる。
【００２７】
なお、二等辺三角形の形成領域１２の底辺に対向する頂点の角度は何ら限定されないが、例えば、図２の例のように、複数個（２個以上）のＩＯセルを用いてＩＯセルグループを環状に構成する場合、ＩＯセルの二等辺三角形の形成領域の頂点の角度×ＩＯセルの個数＝３６０°となる角度にする。言い換えると、ＩＯセルグループを構成するＩＯセルの個数は、偶数個（２個以上）でも奇数個（３個以上）でもよく、何ら限定されない。
【００２８】
次に、図２に示すＩＯセルグループ１６に含まれる各々のＩＯセル１０と内部回路との接続について説明する。
【００２９】
ＩＯセルグループ１６において、各々のＩＯセル１０と内部回路（図示省略）との接続方法は何ら限定されないが、例えば、図３に示すように、環状に配置された各々のＩＯセル１０の外周側（二等辺三角形の形成領域の底辺側）に接続端子４２を配置することにより実現できる。また、図４に示すように、ＩＯセル１０の形成領域１２内において、回路領域４４の周囲に配線領域４６を確保しておくことにより、形成領域１２内に配線を配置することもできる。なお、図４では、電源トラック１４の記載を省略している。
【００３０】
図５に示すように、ＩＯセルグループ１６を構成する各々のＩＯセル１０において、形成領域１２内に配線領域４６を確保することにより、１つのＩＯセル１０から他のＩＯセル１０を介してＩＯセルグループ１６を構成する任意のＩＯセル１０の二等辺三角形の形成領域の底辺から配線を配置することができる。図５の例では、右上のＩＯセルＢから左下のＩＯセルＡの形成領域１２内の配線領域４６を通って左側に延びる信号配線４８を配置している。また、ＩＯセルＡに接続する信号配線５０も配置されている。
【００３１】
なお、ＩＯセル１０の形成領域１２内に配線領域４６を設けずに、右上のＩＯセルＢの二等辺三角形の形成領域１２の底辺からＩＯセルグループ１６の外周を迂回して信号配線４８を配置することもできる。また、エリアＩＯとして、半導体チップの素子形成面上の任意の位置にＩＯセルグループ１６を配置する場合には、各々のＩＯセル１０からビア（接続孔）および下層の配線層を介して内部回路と接続することもできる。
【００３２】
次に、ＩＯセル１０のパッドについて説明する。
【００３３】
ＩＯセル１０のパッドの配置箇所は何ら限定されないが、例えば、図６に示すように、ＩＯセル１０の二等辺三角形の形成領域１２の底辺側（ＩＯセルグループ１６の外周部の領域）にパッドの形成領域５２を設け、パッド形成領域５２内にパッド５４を配置することができる。また、例えば、図７の側面図に示すように、電源ＩＯセルにあってはＩＯセル１０の電源トラック１４よりも上層の配線層（メタル層）を利用して、ＩＯセル１０の形成領域１２の上（上層）にパッド５４を形成し、ビア５６を介して電源トラック１４と接続してもよい。
【００３４】
各々のＩＯセル１０のパッド５４とパッケージ（図示省略）の外部接続ピンとの接続も何ら限定されないが、例えば、ボンディングワイヤ、半田ボール（フリップチップ実装）などの各種の接続方法が利用できる。
【００３５】
次に、本発明の第２の実施形態について説明する。
【００３６】
図８は、本発明に関わるＩＯセルの構成を表す第２の実施形態の概念図である。同図に示すＩＯセル２０は、直角二等辺三角形の形成領域２２内に形成されている。すなわち、二等辺三角形の形成領域２２の底辺に対向する頂点の角度は９０°である。電源トラック２４は、二等辺三角形の形成領域１２の底辺に接して所定の幅を持ち、底辺に接する一方の辺から他方の辺まで延びるように配置されている。
【００３７】
ここで、図１に示すＩＯセル１０と図８に示すＩＯセル２０は、いずれも二等辺三角形の形成領域１２，２２内に形成されているが、その底辺に対向する頂点の角度と、電源トラック１４，２４の配置形状が異なっている。
【００３８】
図９は、図８に示すＩＯセルを配列して構成したＩＯセルグループの概念図である。同図に示すＩＯセルグループ２６は、図８に示すＩＯセル２０を８個配置して構成されている。８個のＩＯセル２０のうち、１つが電源ＩＯセル２０ａであり、残りの７個が信号ＩＯセル２０ｂである。
【００３９】
ＩＯセルグループ２６は、このＩＯセルグループ２６を構成する８個のＩＯセル２０のうち、４個のＩＯセル２０は、図２に示すＩＯセルグループ１６と同様にしてＩＯセルグループ２６の内側に配置されている。また、残りの４個のＩＯセル２０は、内側の４個のＩＯセル２０の各々の、二等辺三角形の形成領域２２の底辺と、残りの４個のＩＯセル２０の各々の、二等辺三角形の形成領域２２の底辺とが接するように、内側の４個のＩＯセル２０の外側に配置されている。
【００４０】
その結果、内側の４個のＩＯセル２０の電源トラック２４が環状に接続され、外側の４個のＩＯセル２０の電源トラック２４も、内側のＩＯセル２０の環状の電源トラック２４の外周を囲むように環状に配置されている。また、内側の４個のＩＯセル２０の外形は４角形（正方形）となるように配置され、ＩＯセルグループ２６の外形も４角形（正方形）となるように配置されている。
【００４１】
ＩＯセルグループ２６も、電源トラック２４が電源ＩＯセル２０ａを中心として環状に接続されているので、ＩＯセル２０の面積効率の改善、電源トラック２４の配線抵抗の低減の効果が得られる。また、ＩＯセルグループ２６は、その外形が４角形（矩形）となるように配置されるので、従来のＩＯセルと同様に、半導体チップの外周のＩＯ配置領域に並べて配置することが容易な構成である。
【００４２】
なお、ＩＯセルグループ２６において、例えば、内側の４個のＩＯセル２０だけでもＩＯセルグループを構成することができる。また、図９に示す右側の４個のＩＯセル２０だけでもＩＯセルグループを構成できるし、右下の２個のＩＯセル２０だけでもＩＯセルグループを構成できる。つまり、電源トラック２４は、環状に配置することが望ましいが、これは必須ではない。
【００４３】
次に、本発明の第３の実施形態について説明する。
【００４４】
図１０は、本発明に関わるＩＯセルの構成を表す第３の実施形態の概念図である。同図に示すＩＯセル３０も、図８に示すＩＯセル２０と同様に直角二等辺三角形の形成領域３２内に形成されている。また、電源トラック３４は、二等辺三角形の形成領域３２の底辺に接する一方の辺に接して所定の幅を持ち、底辺から底辺に接する他方の辺まで延びるように配置されている。
【００４５】
ここで、図８に示すＩＯセル２０と図１０に示すＩＯセル３０は、いずれも二等辺三角形の形成領域２２，３２内に形成されているが、その電源トラック２４，３４の配置形状が異なっている。
【００４６】
図１１は、図１０に示すＩＯセルを配列して構成したＩＯセルグループの概念図である。同図に示すＩＯセルグループ３６は、図１０に示すＩＯセル３０を１６個配置して構成されている。１６個のＩＯセル３０のうち、１つが電源ＩＯセル３０ａであり、残りの１５個が信号ＩＯセル３０ｂである。
【００４７】
ＩＯセルグループ３６は、このＩＯセルグループ３６を構成する１６個のＩＯセル３０のうち、８個の内側のＩＯセル３０の各々が、二等辺三角形の形成領域３２の底辺に接する一方の辺に対向する頂点を接し、かつ、底辺および底辺に接する他方の辺を、それぞれ、両側に接する２つのＩＯセル３０の底辺および底辺に接する他方の辺と接してＩＯセルグループ３６の内側に配置されている。
【００４８】
また、残りの８個の外側のＩＯセル３０は、８個の内側のＩＯセルの各々の、二等辺三角形の形成領域２２の底辺に接する一方の辺と、残りの８個の外側のＩＯセル３０の各々の、二等辺三角形の形成領域２２の底辺に接する一方の辺とが接し、かつ、隣接する外側のＩＯセル３０と底辺に接する他方の辺を接して、８個の内側のＩＯセル３０の外側に配置されている。
【００４９】
また、内側の８個のＩＯセル３０の電源トラック３４が環状に接続され、外側の８個のＩＯセル３０の電源トラック３４も、内側の８個のＩＯセル３０の環状の電源トラック３４の外周を囲むように環状に配置されている。また、内側の８個のＩＯセル３０の外形は４角形（正方形）となるように配置され、ＩＯセルグループ３６の外形も４角形（正方形）となるように配置されている。
【００５０】
ＩＯセルグループ３６も、電源トラック３４が電源ＩＯセルを中心として環状に接続されているため、従来の矩形のＩＯセルと比べて、ＩＯセル３０の面積効率の改善、電源トラック３４の配線抵抗の低減の効果が得られる。また、ＩＯセルグループ３６は、その外形が４角形（矩形）となるように配置されるので、従来のＩＯセルと同様に、半導体チップの外周のＩＯ配置領域に並べて配置しやすい構成である。
【００５１】
ＩＯセルグループ３６においても、例えば、８個の内側のＩＯセル３０だけでＩＯセルグループを構成することができる。また、図１１右側に示す８個のＩＯセル３０だけでもＩＯセルグループを構成できるし、図１２（Ａ）〜（Ｃ）に示すように、それぞれ、図１１に示すＩＯセルグループ３６の右下の４個、そのうちの左上の２個、同左下の２個のＩＯセル３０だけでもＩＯセルグループを構成できる。同様に、電源トラック３４を環状に配置することは必須ではない。
【００５２】
なお、第２および第３の実施形態において、ＩＯセルと内部回路との接続や、ＩＯセルのパッドについては、第１の実施形態と同様である。
【００５３】
本発明において、ＩＯセルの形成領域は、二等辺三角形の形成領域の底辺に対向する頂点を除いた等脚台形の形成領域としてもよい。この場合、等脚台形の形成領域の底辺（下底）に接する２つの辺を延長して交差する点が、二等辺三角形の形成領域の底辺に対向する頂点に相当する仮想の頂点となる。
【００５４】
ＩＯセルグループは、半導体チップの外周に配置してもよいし、エリアＩＯとして、半導体チップの素子形成面上の任意の位置に配置してもよい。電源ＩＯセルは、ＩＯセルグループ内の任意の位置に配置できる。また、ＩＯセルグループに含まれるＩＯセルの個数が３個以上（第１の実施形態）ないしは４個以上（第２および第３の実施形態）の場合、１つのＩＯセルグループ内に２個以上の電源ＩＯセルを配置してもよい。
【００５５】
また、電源トラックは、前述のように環状に配置することが望ましいが、ＩＯセルグループに含まれる電源ＩＯセルの電源トラックとそれ以外の各々の信号ＩＯセルの電源トラックとが接続されていればよく、その形状は任意である。以下に、電源トラックの配置について３つの例を挙げて説明する。なお、図１３〜図１５に示すＩＯセルグループにおいて、右側のＩＯセルが電源ＩＯセルであるとする。
【００５６】
図１３（Ａ）に示す電源トラックの例は、ＩＯセルの直角二等辺三角形の形成領域内において、電源トラックをＴ字型に配置したものである。同図（Ｂ）に示すように、同図（Ａ）に示すＩＯセルを、図９に示すＩＯセルグループ２６の内側の４個のＩＯセル２０と同様にして４個配置した場合、ＩＯセルグループ全体としての電源トラックの形状は田の字型になる。
【００５７】
また、図１４（Ａ）に示す電源トラックの例は、ＩＯセルの直角二等辺三角形の形成領域内において、電源トラックを三角形の形状に配置し、その中央部分を相似形の三角形にくり抜いたものである。同図（Ｂ）に示すように、同図（Ａ）に示すＩＯセルを、図１３（Ｂ）と同様にして４個配置した場合、ＩＯセルグループ全体としての電源トラックの形状は正方形の対角同士を接続したような形状になる。
【００５８】
なお、図１３（Ａ）および図１４（Ａ）に示すＩＯセルにおいて、電源トラックは、二等辺三角形の形成領域内において、底辺から所定の間隔を離して配置されている。しかし、これは必須ではなく、電源トラックが底辺と接していてもよい。
【００５９】
また、図１５（Ａ）に示す電源トラックの例は、ＩＯセルの直角二等辺三角形の形成領域内において、電源トラックを全面に（つまり、三角形の形状に）配置したものである。同図（Ｂ）に示すように、同図（Ａ）に示すＩＯセルを、図１３（Ｂ）と同様にして４個配置した場合、ＩＯセルグループ全体としての電源トラックの形状は正方形になる。
【００６０】
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【図面の簡単な説明】
【００６１】
【図１】本発明に関わるＩＯセルの構成を表す第１の実施形態の概念図である。
【図２】図１に示すＩＯセルを配列して構成したＩＯセルグループの概念図である。
【図３】図１に示すＩＯセルの接続端子を表す概念図である。
【図４】図１に示すＩＯセルの接続端子を表す概念図である。
【図５】図２に示すＩＯセルグループ内を通過する信号配線を表す概念図である。
【図６】図１に示すＩＯセルのパッドを表す概念図である。
【図７】図１に示すＩＯセルのパッドを表す側面図である。
【図８】本発明に関わるＩＯセルの構成を表す第２の実施形態の概念図である。
【図９】図８に示すＩＯセルを配列して構成したＩＯセルグループの概念図である。
【図１０】本発明に関わるＩＯセルの構成を表す第３の実施形態の概念図である。
【図１１】図１０に示すＩＯセルを配列して構成したＩＯセルグループの概念図である。
【図１２】（Ａ）〜（Ｃ）は、それぞれ、図１０に示すＩＯセルを用いて構成されたＩＯセルグループの概念図である。
【図１３】（Ａ）は、ＩＯセルの電源トラックの概念図、（Ｂ）は、同図（Ａ）に示すＩＯセルを配列して構成したＩＯセルグループの概念図である。
【図１４】（Ａ）は、ＩＯセルの電源トラックの概念図、（Ｂ）は、同図（Ａ）に示すＩＯセルを配列して構成したＩＯセルグループの概念図である。
【図１５】（Ａ）は、ＩＯセルの電源トラックの概念図、（Ｂ）は、同図（Ａ）に示すＩＯセルを配列して構成したＩＯセルグループの概念図である。
【図１６】従来のＩＯセルの配置を表す一例の概念図である。
【符号の説明】
【００６２】
１０、２０、３０  ＩＯセル
１２、２２、３２  形成領域
１４、２４、３４  電源トラック
１６、２６、３６  ＩＯセルグループ
１０ａ、２０ａ、３０ａ  電源ＩＯセル
１０ｂ、２０ｂ、３０ｂ  信号ＩＯセル
４０  ボンディングワイヤ
４２  接続端子
４４  回路領域
４６  配線領域
４８、５０  信号配線
５２  パッドの形成領域
５４  パッド
５６  ビア
【図１】
2010140962.tif 000003
【図２】
2010140962.tif 000004
【図３】
2010140962.tif 000005
【図４】
2010140962.tif 000006
【図５】
2010140962.tif 000007
【図６】
2010140962.tif 000008
【図７】
2010140962.tif 000009
【図８】
2010140962.tif 000010
【図９】
2010140962.tif 000011
【図１０】
2010140962.tif 000012
【図１１】
2010140962.tif 000013
【図１２】
2010140962.tif 000014
【図１３】
2010140962.tif 000015
【図１４】
2010140962.tif 000016
【図１５】
2010140962.tif 000017
【図１６】
2010140962.tif 000018