(57)【要約】【課題】効率を向上させたＤＣ／ＤＣコンバータを提供する。【解決手段】出力部１０４で相互に接続され同期整流方式で動作する１対のＦＥＴ１０３、１０５と出力部に接続されインダクタンスの変更が可能な可変インダクタ１０７とを有する。ドライバ制御回路１６５は、出力電流測定回路１０９、１５１の出力に応答して、出力電流の低下の程度に応じて可変インダクタのインダクタンスを増大させかつ三角波発振回路１５７のスイッチング周波数を低下させてスイッチング制御をする。リップル電圧が上昇することがないため出力電流に応じて広範囲にスイッチング周波数を変化させて、ＦＥＴ損失を軽減することができる。【選択図】図２
2010178608.tif 000002
【特許請求の範囲】
【請求項１】
出力部で相互に接続され同期整流方式で動作する１対の電子スイッチと、
前記出力部に接続されインダクタンスの変更が可能な可変インダクタと、
出力電流の測定をする出力電流測定回路と、
スイッチング周波数の変更が可能な三角波発振回路と、
前記出力電流測定回路の出力に応答して、出力電流の低下の程度に応じて前記可変インダクタのインダクタンスを増大させかつ前記三角波発振回路のスイッチング周波数を低下させて前記１対の電子スイッチをスイッチング制御する制御回路と
を有するＤＣ／ＤＣコンバータ。
【請求項２】
前記制御回路は出力電流の大きさに応じて前記インダクタンスと前記スイッチング周波数の積がほぼ一定になるように前記可変インダクタと前記三角波発振回路を制御する請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記可変インダクタが連続的に前記インダクタンスの変更が可能で、前記三角波発振回路が連続的に前記スイッチング周波数の変更が可能であり、前記制御回路は出力電流の大きさに応じて前記インダクタンスと前記スイッチング周波数を連続的に変化させる請求項１または請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記可変インダクタがステップ状に前記インダクタンスの変更が可能で、前記三角波発振回路が複数の前記スイッチング周波数を出力することが可能であり、前記制御回路は出力電流の大きさに応じて前記インダクタンと前記スイッチング周波数をステップ状に変化させる請求項１または請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項５】
プロセッサと、
バッテリィと、
前記バッテリィから電力の供給を受ける請求項１から請求項４のいずれかに記載のＤＣ／ＤＣコンバータと
を有する携帯式コンピュータ。
【請求項６】
前記ＤＣ／ＤＣコンバータが前記プロセッサに対して専用に電力を供給する請求項５に記載の携帯式コンピュータ。
【請求項７】
ＤＣ／ＤＣコンバータに使用する半導体チップであって、
前記ＤＣ／ＤＣコンバータが、
出力部で相互に接続され同期整流方式で動作する１対の電子スイッチと、
前記出力部に接続されインダクタンスの変更が可能な可変インダクタとを有し、
前記半導体チップが、
出力電流の測定をする出力電流測定回路と、
スイッチング周波数の変更が可能な三角波発振回路と、
前記出力電流測定回路の出力に応答して、出力電流の低下の程度に応じて前記可変インダクタのインダクタンスを増大させかつ前記三角波発振回路のスイッチング周波数を低下させて前記１対の電子スイッチをスイッチング制御する制御回路と
を有する半導体チップ。
【請求項８】
所定のスイッチング周波数で動作する１対の電子スイッチと、前記出力部に接続されインダクタンスの変更が可能な可変インダクタとを有するＤＣ／ＤＣコンバータにおけるスイッチング周波数の制御方法であって、
出力電流を測定するステップと、
前記出力電流が現在の値より減少したことに応答してスイッチング周波数を下降させるステップと、
前記スイッチング周波数の下降に応答して前記可変インダクタのインダクタンスを増加させるステップと、
前記下降したスイッチング周波数と前記増加したインダクタンスのもとで前記１対の電子スイッチをスイッチング制御して負荷に電力を供給するステップと
を有する制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータの効率を向上する技術に関する。
【背景技術】
【０００２】
直流の安定化電源として、シリーズ・レギュレータおよびスイッチング・レギュレータが広く普及している。スイッチング・レギュレータはシリーズ・レギュレータに比べて効率が高く軽量であるため、ノート・ブック型コンピュータ（以下、ノートＰＣという。）に広く使用されている。スイッチング・レギュレータは、スイッチング素子をＰＷＭ（Pulse Width Modulation）またはＰＦＭ（Pulse Frequency Modulation）などの動作モードでスイッチング制御して一定の直流電圧を出力する。
【０００３】
ＰＷＭモードではスイッチング素子をオン／オフする周期に対応するスイッチング周波数を一定にしてオン期間を制御し、ＰＦＭモードではオン期間を一定にしてオフ期間を制御することで出力側の平均電圧を一定の範囲に制御している。スイッチング素子には、出力電流に起因した電力損失やスイッチング周波数に起因した電力損失が発生することが知られている。
【０００４】
特許文献１は、軽負荷時に発振周波数を下げて効率を改善し、重負荷時に発振周波数を上げて良好な応答特性と低リップル電圧を得るスイッチング・レギュレータを開示する。特許文献２は、出力電圧を変更するときはスイッチング周波数を上げるとともにインダクタンスを小さくし、一定出力電圧の通常動作時はスイッチング周波数を下げるとともにインダクタンスを大きくしたスイッチング・レギュレータを開示する。特許文献３は、不連続動作領域での出力リップルによる電圧変動を抑えるために、出力側のインダクタのインダクタンスを、スイッチをオン／オフして最適な値に設定できるＤＣ／ＤＣコンバータを開示する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１５５２８１号公報
【特許文献２】特開２００８−７２８７２号公報
【特許文献３】特開２００６−１０９５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ノートＰＣを構成する電子デバイスの中でＣＰＵは最も大きな電力を消費する。ノートＰＣでは負荷の軽いときにＣＰＵの動作周波数を低下させて消費電力を低下させるスピード・ステップ（登録商標）制御またはスロットリング制御が採用されており消費電力の変動が激しい。通常、ＣＰＵに対しては専用のＤＣ／ＤＣコンバータから電力を供給している。したがってこのようなＤＣ／ＤＣコンバータは最小負荷から最大負荷まで広範囲の大きさの負荷において効率が良好であることが求められる。
【０００７】
ところで、ＤＣ／ＤＣコンバータの設計では通常、入力電圧、出力電圧、出力電流、および許容リップル電圧などの使用条件が与えられると、最初に使用する制御用ＩＣを選択してスイッチング周波数を決定する。スイッチング周波数が大きいほど、リップル電圧が低下し、電圧変動に対する応答速度が速くなりさらにインダクタやコンデンサなどの部品の小型化を図ることができるが、スイッチング素子や制御用ＩＣに発生する損失が増大するため最大効率は低下する。したがって、スイッチング周波数は最大効率および部品のサイズなどを考慮して決定する。
【０００８】
つぎにインダクタのインダクタンスを決める。インダクタンスは、入力電圧、出力電圧、スイッチング周波数および許容リップル電流に基づいて決める。インダクタに流れるリップル電流とインダクタンスは反比例するので、リップル電流の観点だけからみればインダクタンスは大きい方が望ましい。つぎに、出力側の平滑コンデンサの静電容量を決定する。静電容量は、負荷電流が急増したときに制御系が安定するまで出力電圧の低下を抑えることができるだけの十分な大きさにする。また、平滑コンデンサにはインダクタに流れるリップル電流が流れ込む。リップル電流は平滑コンデンサが保有する等価直列抵抗に作用して出力端子にリップル電圧を発生させるので、平滑コンデンサはリップル電圧が許容値に収まるような等価直列抵抗のものを選定する。
【０００９】
インダクタは、インダクタンスを大きくするとコイルの巻線抵抗が増大して重負荷時の効率が低下したり、形状が大型化したり、電圧変動に対する応答速度が低下したりする。通常インダクタンスは、決定したスイッチング周波数のもとでリップル電流を抑制するのに必要な最低の値に選定している。この場合、スイッチング周波数を低下させるほどリップル電流は増加するので、平滑コンデンサの等価直列抵抗に余裕を持たせない限り、リップル電圧を許容範囲に収めながらスイッチング周波数を低下させることができない。
【００１０】
特許文献１のようにしてスイッチング・レギュレータの周波数を低くしようとすれば、インダクタンスの大きさを高い周波数のときにリップル電流の抑制に必要な値よりもあらかじめ大きくしておく必要がある。しかし、インダクタンスを大きくすると重負荷時にインダクタにおける電圧降下が大きくなって出力電圧が低下し負荷に安定した電圧で電力を供給できなくなるのでインダクタの大きさには上限があり、周波数を低下させることができる範囲は限定される。また特許文献１では、重負荷時と軽負荷時だけが識別されてスイッチング周波数を切り換えているが、重負荷時と軽負荷時の間におけるスイッチング周波数の切り換えは考慮していない。
【００１１】
スイッチング素子に発生する電力損失は、電圧、電流、およびスイッチング周波数などの回路条件と、オン抵抗、ゲート充電電荷量、およびスイッチング時間などのスイッチング素子固有の特性値で決まる。スイッチング周波数に起因してスイッチング素子に発生する損失を軽減するには、使用条件を満たしながらスイッチング周波数をできるだけ低くする必要があるが、特許文献１のスイッチング・レギュレータではこれを十分に実現できない。また、特許文献２および特許文献３では、スイッチング・レギュレータの出力インダクタのインダクタンスを動作中に変更することは開示されているが、その目的は過渡応答特性の改善であったり、不連続動作領域での電圧変動の抑制であったりして効率の改善を目的とするものではない。特に特許文献２では、スイッチング周波数を変更するときに、定格出力で動作している通常状態よりも周波数を上昇させ、かつ、インダクタンスを小さくしている。
【００１２】
そこで本発明の目的は、効率を向上させたＤＣ／ＤＣコンバータを提供することにある。さらに本発明の目的は、軽負荷から重負荷までの任意の大きさの負荷において効率を向上させたＤＣ／ＤＣコンバータを提供することにある。さらに本発明の目的は、軽負荷時の効率を向上させたＤＣ／ＤＣコンバータを提供することにある。さらに本発明の目的は、ＦＥＴに発生する損失を軽減したＤＣ／ＤＣコンバータを提供することにある。さらに本発明の目的は、そのようなＤＣ／ＤＣコンバータに使用する半導体チップ、そのようなＤＣ／ＤＣコンバータを搭載した携帯式コンピュータ、およびスイッチング周波数の制御方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、出力電流の変化に応じてスイッチング周波数とインダクタンスをともに変更してリップル電圧を許容値以内に納めることで、スイッチング素子に発生する電力損失を軽減した同期整流方式のＤＣ／ＤＣコンバータを提供する。可変インダクタが同期整流方式で動作する１対の電子スイッチの出力部に接続されている。三角波発振回路は、スイッチング周波数の変更が可能である。制御回路は出力電流の測定をする出力電流測定回路の出力に応答して、出力電流の低下の程度に応じて可変インダクタのインダクタンスを増大させかつ三角波発振回路のスイッチング周波数を低下させて１対の電子スイッチをスイッチング制御する。スイッチング周波数の低下に応じてインダクタンスが増大するため、リップル電圧の上昇を抑えながらスイッチング周波数を出力電流に応じて変更することができる。
【００１４】
このとき制御回路は出力電流の大きさに応じてインダクタンスとスイッチング周波数の積がほぼ一定になるように可変インダクタと三角波発振回路を制御してもよい。こうすることで、出力電流に応じて低下させたスイッチング周波数に対して最低のインダクタンスを対応させてリップル電圧を許容値に納めることができるため、過渡応答性の性能低下や巻線抵抗の損失増大を招くことが少なくなる。可変インダクタが連続的にインダクタンスの変更が可能で、三角波発振回路が連続的にスイッチング周波数の変更が可能なように構成すれば、制御回路が出力電流の大きさに応じてインダクタンとスイッチング周波数を連続的に変化させることで軽負荷から重負荷までの全範囲の出力電流に対して、スイッチング素子に発生する電力損失を軽減することができる。
【００１５】
可変インダクタがステップ状にインダクタンスの変更が可能で、三角波発振回路が複数のスイッチング周波数を出力することが可能なように構成すれば、制御回路が出力電流の大きさに応じてインダクタンとスイッチング周波数をステップ状に変化させることで軽負荷から重負荷までの全範囲の出力電流に対して、スイッチング素子に発生する電力損失を軽減することができる。この場合、ステップ数が最低２つあれば、軽負荷と重負荷に対応するスイッチング周波数とインダクタンスの組み合わせをそれぞれ設定することができる
【発明の効果】
【００１６】
本発明により、効率を向上させたＤＣ／ＤＣコンバータを提供することができた。さらに本発明により、軽負荷から重負荷までの任意の大きさの負荷において効率を向上させたＤＣ／ＤＣコンバータを提供することができた。さらに本発明により、軽負荷時の効率を向上させたＤＣ／ＤＣコンバータを提供することができた。さらに本発明により、ＦＥＴに発生する損失を軽減したＤＣ／ＤＣコンバータを提供することができた。さらに本発明により、そのようなＤＣ／ＤＣコンバータに使用する半導体チップ、そのようなＤＣ／ＤＣコンバータを搭載した携帯式コンピュータおよびスイッチング周波数の制御方法を提供することができた。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態にかかるノートＰＣの構成を示す概略のブロック図である。
【図２】本実施の形態にかかるＤＣ／ＤＣコンバータの構成を示す概略のブロック図である。
【図３】スイッチング周波数、インダクタンスおよびＦＥＴ損失率の関係を示す図である。
【図４】ステップ状にインダクタンスとスイッチング周波数を変更する方法を説明する図である。
【発明を実施するための形態】
【００１８】
［ノートＰＣの構成］
図１は、本実施の形態にかかるノートＰＣ１０の構成を示す概略のブロック図である。ＣＰＵ１１は、ノートＰＣ１０の中枢機能を担う演算処理装置で、ＯＳ、ＢＩＯＳ、デバイス・ドライバ、あるいはアプリケーション・プログラムなどを実行する。ＣＰＵ１１はノートＰＣ１０に実装されるデバイスの中で最も消費電力が大きいが、システムはアイドル中にＣＰＵ１１の周波数や電圧を低下させて消費電力を小さくすることができる。ＣＰＵ１１は、ノース・ブリッジ１３およびノース・ブリッジ１３にさまざまなバスを経由して接続された各デバイスを制御する。ノース・ブリッジ１３は、メイン・メモリ１５へのアクセス動作を制御するためのメモリ・コントローラ機能や、ＣＰＵ１１と他のデバイスとの間のデータ転送速度の差を吸収するためのデータ・バッファ機能などを含む。メイン・メモリ１５は、ＣＰＵ１１が実行するプログラムの読み込み領域、処理データを書き込む作業領域として利用される揮発性のＲＡＭである。ビデオ・コントローラ１７はノース・ブリッジ１３に接続され、ビデオ・チップおよびＶＲＡＭを備えており、ＣＰＵ１１からの命令を受けて描画すべき画像ファイルのイメージを生成してＶＲＡＭに書き込み、ＶＲＡＭから読み出したイメージを画像データとして液晶ディスプレイ装置（ＬＣＤ）１８に送る。
【００１９】
サウス・ブリッジ１９は、ノース・ブリッジ１３に接続され、ＵＳＢ（Universal Serial Bus）、シリアルＡＴＡ（AT Attachment）、ＳＰＩ (Serial Peripheral Interface)バス、 ＰＣＩ（Peripheral Component Interconnect）バス、およびＰＣＩ−Ｅｘｐｒｅｓｓバス、ＬＰＣ（Low Pin Count）などのポートを備え、それらに対応したデバイスが接続される。サウス・ブリッジ１９のシリアルＡＴＡポートにはＨＤＤ２３が接続される。ＨＤＤ２３は、ＯＳ、デバイス・ドライバ、およびアプリケーション・プログラムなどを格納する。
【００２０】
さらにサウス・ブリッジ１９はＬＰＣバス２５を介して、従来からノートＰＣ１０に使用されているレガシー・デバイス、あるいは高速なデータ転送を要求しないデバイスに接続される。ＬＰＣバス２５には、エンベデッド・コントローラ（ＥＣ）２７、フラッシュＲＯＭ３９、およびＩ／Ｏコントローラ４１などが接続されている。ＥＣ２７は、８〜１６ビットのＣＰＵ、ＲＯＭ、ＲＡＭなどで構成されたマイクロ・コンピュータであり、さらに複数チャネルのＡ／Ｄ入力端子、Ｄ／Ａ出力端子、タイマー、およびディジタル入出力端子を備えている。
【００２１】
ＥＣ２７には、パワー・コントローラ２９が接続されている。パワー・コントローラ２９は、ノートＰＣ１０に実装されるデバイスに供給する電力を制御する半導体ロジック回路である。パワー・コントローラ２９には本発明の特徴を備えるスイッチング・レギュレータであるＤＣ／ＤＣコンバータ４５、４７が接続される。ＤＣ／ＤＣコンバータ４５は出力電圧がＤＣ１ＶでＣＰＵ１１に専用に電力を供給し、ＤＣ／ＤＣコンバータ４７は出力電圧がＤＣ５ＶでＣＰＵ１１以外のデバイスに電力を供給する。
【００２２】
ＤＣ／ＤＣコンバータ４５、４７には、ＡＣ／ＤＣアダプタ３７からＤＣ２０Ｖの電圧が印加され、停電時にはバッテリ３３からＤＣ１０．８Ｖ〜１６．８Ｖの電圧が印加される。ＡＣ／ＤＣアダプタ３７はノートＰＣ１０に接続され、交流電圧を２０Ｖの直流電圧に変換してＤＣ／ＤＣコンバータ４５、４７とバッテリィ３３を充電する充電器３５に電力を供給する。フラッシュＲＯＭ３９は不揮発性で記憶内容の電気的な書き替えが可能なメモリであり、Ｉ／Ｏデバイスを制御するためのデバイス・ドライバ、ＡＣＰＩ（Advanced Configuration and Power Interface）の規格に適合し電源および筐体内の温度などを管理するシステムＢＩＯＳ、およびノートＰＣ１０の起動時にハードウエアの試験や初期化を行うＰＯＳＴ（Power-On Self Test）などのプログラムを格納する。Ｉ／Ｏコントローラ４１にはキーボードやマウスなどの入力装置４３が接続される。
【００２３】
ノートＰＣ１０には電源オン状態の他に、サスペンド状態またはハイバネーション状態といった複数の電源供給モードが定義されている。サスペンド状態はＡＣＰＩのＳ３ステートに相当し、ハイバネーションはＡＣＰＩのＳ４ステートに相当する電源モードである。サスペンド状態は、ノートＰＣ１０の操作を終了する直前の状態をメイン・メモリ１５に保存し、次に操作を再開するときに保存された状態をメイン・メモリから復元（レジューム）して作業を短時間で再開させることが可能な機能である。この動作モードでは、メイン・メモリ１５に記憶を保持するのに必要であったり、ウェイク・オン・ランに対応する場合はそれを実行するのに必要であったりするＥＣ２７、サウス・ブリッジ１９、パワー・コントローラ２９およびＤＣ／ＤＣコンバータ４７などの必要最低限のデバイスだけに電力が供給される。
【００２４】
ハイバネーション状態では、ノートＰＣ１０の操作を終了する直前の状態をＨＤＤ２３に記憶し、メイン・メモリ１５を含むほとんどのデバイスの電源を停止する。ハイバネーション状態では、サスペンド状態よりも一層消費電力が低下する。サスペンド状態およびハイバネーション状態では、ＤＣ／ＤＣコンバータ４７の負荷が非常に小さくなる。ノートＰＣ１０が電源オン状態からサスペンド状態に移行する際には、筐体の開閉によるリッド・スイッチの動作、キーボード操作、またはタイマーによる所定のアイドル時間の経過などをオペレーティング・システムが検出してフラッシュＲＯＭ３９に格納されたＡＣＰＩ  ＢＩＯＳに指示し、ＡＣＰＩ  ＢＩＯＳがＥＣ２７を通じてパワー・コントローラ２９を制御する。パワー・コントローラ２９は、電源供給モードに定義されたデバイスだけに電力を供給するようにＤＣ／ＤＣコンバータ４７の出力回路を制御する。
【００２５】
サスペンド状態またはハイバネーション状態では、ＤＣ／ＤＣコンバータ４５は停止しＤＣ／ＤＣコンバータ４７は軽負荷の状態になっているが、携帯使用の場合にはユーザは使用場所までバッテリィ３３からＤＣ／ＤＣコンバータ４７に電力を供給しながらノートＰＣ１０を持ち運ぶ。そしてこのときの消費電力が大きいと、ユーザがノートＰＣ１０の使用を開始しようとしたときにバッテリィ３３の残量が少なくて、使用時間に不便を感じることがある。したがって、ノートＰＣ１０では特にサスペンド状態やハイバネーション状態のような軽負荷状態で消費電力の損失を軽減することが求められており、ＤＣ／ＤＣコンバータ４７も軽負荷時の効率を一層向上する必要がある。また、ＤＣ／ＤＣコンバータ４５は、負荷変動の激しいＣＰＵ１１に電力を供給するので、軽負荷から重負荷の範囲の任意の出力電流において効率が良好であることが求められている。
【００２６】
［ＤＣ／ＤＣコンバータの構成］
図２は、本実施の形態にかかるＤＣ／ＤＣコンバータ４５の構成を示す概略のブロック図である。ＤＣ／ＤＣコンバータ４５は、同期整流方式、非絶縁型、および降圧型（ステップ・ダウン型）のスイッチング・レギュレータである。入力端子１０１にはＡＣ／ＤＣアダプタ３７またはバッテリ３３から入力電圧Ｖｉが印加される。入力端子１０１には、ハイサイドのＦＥＴ１０３のドレインが接続され、ＦＥＴ１０３のソースには出力部１０４でローサイドのＦＥＴ１０５のドレインが接続されている。また、ローサイドのＦＥＴ１０５のソースはグラウンドに接続されている。
【００２７】
出力部１０４は可変インダクタ１０７の一方の端子に接続され、可変インダクタ１０７の他方の端子にはセンス抵抗１０９の一方の端子が接続され、センス抵抗１０９の他方の端子は出力端子１１７に接続されている。出力端子１１７には負荷（図示せず。）が接続され出力電圧Ｖｏが出力される。センス抵抗１０９の他方の端子には、直列に接続されたブリーダ抵抗（または分圧抵抗）１１１、１１３および平滑コンデンサ１１５がそれぞれグラウンドとの間に接続されている。ＦＥＴ１０３、１０５はいずれもｎチャネルでＭＯＳ型のＦＥＴからなるスイッチング素子である。また、可変インダクタ１０７、センス抵抗１０９、ブリーダ抵抗１１１、１１３および平滑コンデンサ１１５はＤＣ／ＤＣコンバータ４５の出力回路を構成する。
【００２８】
可変インダクタ１０７は制御端子がドライバ制御回路１６５に接続され、ドライバ制御回路１６５からの制御用の電圧信号または電流信号でインダクタンスの変更が可能である。可変インダクタ１０７は、たとえば、コイルが巻かれるコアに励磁コイルを巻き励磁コイルに流す励磁電流の大きさを変化させてコイルのインダクタンスを変更するように構成することができる。また、圧電効果や静電力による駆動力を利用したアクチュエータでコイルとコアの相対位置またはそれらの形状を変化させてインダクタンスを変更するように構成することができる。さらに、インダクタを１次コイルと２次コイルで形成し、２次コイルに可変抵抗素子としてＭＯＳトランジスタを接続することでインダクタンスを変更するように構成することができる。このように本発明においては可変インダクタ１０７の構成は特に限定しない。可変インダクタ１０７のインダクタンスは、最小値を数百μＨから数ｍＨの間で選択することができる。本実施の形態にかかるインダクタ１０７は、最大値である６．６ｍＨから最小値である３．３ｍＨの間で連続的にインダクタンスの変更が可能なようになっている。
【００２９】
つぎに、ＦＥＴ１０３、１０５をスイッチング制御する半導体チップであるＰＷＭコントローラ１５０の構成を説明する。ＰＷＭコントローラ１５０は、１つの半導体チップの中に演算増幅器１５１、１５３、コンパレータ１５９、三角波発振回路１５７、ドライバ制御回路１６５、ハイサイド・ドライバ１６１、およびローサイド・ドライバ１６３が組み込まれている。ＰＷＭコントローラ１５０は、ＦＥＴ１０３およびＦＥＴ１０５を同期整流方式でＰＷＭ方式によりスイッチング制御する。同期整流方式では、ハイサイドのＦＥＴ１０３とローサイドのＦＥＴ１０５が交互にオン／オフ動作を行う。
【００３０】
ＦＥＴ１０３がオンでＦＥＴ１０５がオフになっているオン期間またはデューティ期間は、入力端子１０１から流れ込んだ電流が出力部１０４から可変インダクタ１０７を経由して出力端子１１７から負荷に流れ出る。オン期間には可変インダクタ１０７にエネルギーが蓄積される。ＦＥＴ１０３がオフでＦＥＴ１０５がオンになっているオフ期間または環流期間は、可変インダクタ１０７に蓄積されたエネルギーが出力端子１１７、負荷およびＦＥＴ１０５を通じて環流電流として流れる。オン期間の１周期に対する割合をデューティ比Ｄという。
【００３１】
演算増幅器１５１の非反転入力は、センス抵抗１０９の一方の端子に接続され、反転入力はセンス抵抗１０９の他方の端子に接続される。演算増幅器１５１の出力はドライバ制御回路１６５に接続される。演算増幅器１５１は、出力電流に対応するセンス抵抗１０９の両端の電圧を増幅して出力する。演算増幅器１５３の非反転入力は、ブリーダ抵抗１１３の電圧側に接続され反転入力は基準電圧源１５５を経由してグラウンドに接続される。演算増幅器１５３の出力はコンパレータ１５９の非反転入力に接続される。演算増幅器１５３は、ブリーダ抵抗１１１、１１３で分圧された出力電圧Ｖｏと基準電圧源１５５の電圧である基準電圧Ｖｒｅｆとの差を増幅して出力する。
【００３２】
コンパレータ１５９の反転入力は三角波発振回路１５７に接続される。三角波発振回路１５７は、シュミット回路と積分回路からなる２つの演算増幅器で構成されており、ＦＥＴなどの可変抵抗を用いた帰還抵抗の値をドライバ制御回路１６５からの制御信号に基づいて変化させることにより４００ＫＨｚ〜２００ＫＨｚの範囲にある任意の周波数の三角波を出力する。三角波の周波数はＤＣ／ＤＣコンバータ４５のスイッチング周波数に相当する。コンパレータ１５９は、演算増幅器１５３の出力と三角波発振回路１５７の出力を比較して出力電圧Ｖｏを所定の値に維持するためのディユーティ比を決定する信号をドライバ制御回路１６５に出力する。
【００３３】
ハイサイド・ドライバ１６１はＦＥＴ１０３を、ローサイド・ドライバ１６３はＦＥＴ１０５をそれぞれ高速でスイッチング動作させるための電圧を各ＦＥＴのゲートに印加する。ドライバ制御回路１６５は、ＰＷＭコントローラ１５０を構成する各デバイスに接続され、パワー・コントローラ２９からの指示を受けてＤＣ／ＤＣコンバータ４５を起動または停止する。ドライバ制御回路１６５は、演算増幅器１５１の出力に基づいて生成した出力電流（負荷電流）の大きさに対応した制御信号を可変インダクタ１０７および三角波発信回路１５７に送る。
【００３４】
ドライバ制御回路１６５は、出力電流が最大値の１０Ａであるとき、三角波発信回路１５７にスイッチング周波数を最大値である４００ＫＨｚにする大きさの制御信号を送り、０．１Ａ以下であるときにスイッチング周波数を最小値である２００ＫＨｚにする大きさの制御信号を送る。三角波発振回路１５７は、４００ＫＨｚと２００ＫＨｚとの間では出力電流の大きさに比例するようにスイッチング周波数を変化させる。ドライバ制御回路１６５は、出力電流が最大値の１０Ａであるとき、可変インダクタ１０７にインダクタンスを最小値である３．３ｍＨにする大きさの制御信号を送り、０．１Ａ以下であるときにインダクタンスを最大値である６．６ｍＨにする大きさの制御信号を送る。ドライバ制御回路１６５は、３．３ｍＨと６．６ｍＨの間では、出力電流の大きさに応じて変化するスイッチング周波数に対してインダクタンスが反比例するようにインダクタンスを変化させる。
【００３５】
ドライバ制御回路１６５は、ハイサイドのＦＥＴ１０３とローサイドのＦＥＴ１０５が同時にオンになることを防止するシュート・スルー（shoot through）防止回路を含む。ドライバ制御回路１６５はコンパレータ１５９の出力により定められたＰＷＭのデューティ比でハイサイド・ドライバ１６１とローサイド・ドライバ１６３をパルス制御してＦＥＴ１０３、１０５を同期整流方式で動作させる。このとき、可変インダクタ１０７と平滑コンデンサ１１５は、リップル電圧およびリップル電流を軽減する平滑回路またはフィルター回路として機能する。
【００３６】
可変インダクタ１０７には、出力電流の平均値Ｉｏにリップル電流ΔＩＬ（ピーク間値）が重畳された電流が流れる。平滑コンデンサ１１５にはリップル電流ΔＩＬが流れ、負荷には出力電流Ｉｏが流れる。可変インダクタ１０７に流れるリップル電流ΔＩＬは、入力電圧をＶｉ、出力電圧をＶｏ、デューティ比をＤ、可変インダクタ１０７のインダクタンスをＬ、スイッチング周波数をｆとしたときに、式（１）で表すことができる。
ΔＩＬ＝Ｖｏ（１−Ｄ）／（ｆＬ）＝（Ｖｉ−Ｖｏ）Ｄ／（ｆＬ）      （１）
リップル電流ΔＩＬが平滑コンデンサ１１５に流れ込むとき、平滑コンデンサ１１５の等価直列抵抗をＥＳＲ（Equivalent Series Resistance）とすれば、出力端子１１７に発生するリップル電圧ΔＶｏ（ピーク間値）は、式（２）となる。
ΔＶｏ＝ＥＳＲ×ΔＩＬ      （２）
したがって、リップル電圧ΔＶｏはスイッチング周波数ｆに反比例する。可変インダクタ１０７の最小値は平滑コンデンサ１１５との組み合わせで、最大周波数である４００ＫＨｚでリップル電圧を許容値以内に納めることができるように選定されているが、４００ＫＨｚ未満の周波数ではリップル電圧を許容値に納めることができない。しかしこの場合、式（１）、（２）から、４００ＫＨｚで計算したスイッチング周波数とインダクタンスの積が任意の出力電流において一定になるように、スイッチング周波数とインダクタンスを同時に変化させることで、リップル電圧を許容値以内に維持しながら広範囲にスイッチング周波数を変化させることができることがわかる。また、インダクタンスは出力電流が低下するのにともなって増加させれば、可変インダクタ１０７での電圧降下が減少し、インダクタンスが大きくなっても負荷に安定した出力電圧を供給することができる。
【００３７】
［ＦＥＴ損失］
ＭＯＳ型のＦＥＴがオン／オフするときに発生する損失（以下、ＦＥＴ損失という。）としては、主として導通損失、ゲート充電損失、およびスイッチング損失がある。導通損失はオンしているＦＥＴを流れる電流とオン抵抗により発生する損失である。ハイサイドのＦＥＴ１０３の導通損失をＰｃｈとし、ローサイドのＦＥＴ１０５の導通損失Ｐｃｌとすると、それぞれ式（３）、式（４）で計算することができる。
Ｐｃｈ＝Ｄ×Ｉｏ２×Ｒｏｎ×α    （３）
Ｐｃｌ＝（１−Ｄ）×Ｉｏ２×Ｒｏｎ×α    （４）
ここで、Ｄはデューティ比で、Ｉｏは出力電流の実効値で、Ｒｏｎは各ＦＥＴのオン抵抗で、αは定数である。式（３）、（４）から明らかなように導通損失は、電流が流れている時間、出力電流の２乗およびオン抵抗に比例する。ゲート充電損失Ｐｇｃは、ＦＥＴのゲート容量を充電するときに発生する損失でハイサイドのＦＥＴおよびローサイドのＦＥＴについて式（５）で計算することができる。
Ｐｇｃ＝Ｖｇｓ×Ｑｇ×ｆ    （５）
ここで、Ｖｇｓはゲート・ソース間電圧で、Ｑｇはゲート充電電荷量で、ｆはスイッチング周波数である。式（５）から明らかなようにゲート充電損失Ｐｇｃは、ゲート・ソース間電圧、ゲート充電電荷量およびスイッチング周波数に比例する。スイッチング損失Ｐｓｗは、ＦＥＴがターンオンまたはターンオフするときの過渡期間中に、ゲート・ソース間の電圧と過渡期間中に流れる電流により生ずる損失でハイサイドのＦＥＴにのみ発生し、式（６）で計算することができる。
Ｐｓｗ＝β×Ｖｉ×Ｉｏ×（ｔｒ＋ｔｆ）×ｆ    （６）
ここで、βは定数で、Ｖｉは入力電圧で、Ｉｏは出力電流で、ｔｒはターンオン時間で、ｔｆはターンオフ時間で、ｆはスイッチング周波数である。ターンオン時間とターンオフ時間の合計時間をスイッチング時間ということにする。式（６）から明らかなように、スイッチング損失Ｐｓｗは、入力電圧、出力電流、スイッチング時間、およびスイッチング周波数に比例する。
【００３８】
なお、ＦＥＴ１０３とＦＥＴ１０５が切りかわる瞬間には、シュート・スルー防止回路がデッドタイムを形成してグラウンドに流れる電流を阻止するために一旦両方のＦＥＴがオフになる。したがって、ローサイドのＦＥＴ１０３がターンオンするタイミングでは入力電圧Ｖｉと出力電流Ｉｏがオーバーラップせず、また、環流電流が流れ始めるタイミングではローサイドのＦＥＴ１０５の寄生ダイオードが作用するので可変インダクタ１０７の電圧も印加されないためローサイドのＦＥＴ１０５にはスイッチング損失が発生しない。
【００３９】
なお、図２は本実施の形態を説明するために、本実施の形態に関連する主要なハードウエアの構成および接続関係を簡略化して記載したに過ぎないものである。図で記載した複数のブロックを１個の集積回路もしくは装置としたり、逆に１個のブロックを複数の集積回路もしくは装置に分割して構成したりすることも、当業者が任意に選択することができる範囲においては本発明の範囲に含まれる。また、スイッチング周波数やインダクタンスなどの数値はあくまで一例として示したにすぎず本発明の思想を逸脱しない限り適用可能なあらゆる数値を使用することができる。
【００４０】
［ＦＥＴ損失率］
つぎに、図２に示したＤＣ／ＤＣコンバータ４５のＦＥＴ損失を式（３）〜式（６）で計算した結果について説明する。式（３）、（４）でαは１．３としβは０．５としている。ＦＥＴ１０３、１０５についてそれぞれ、オン抵抗を１０ｍΩ、７ｍΩ、ゲート充電電荷量を２０ｎＣ、１７ｎＣ、スイッチング時間を１５ｎｓ、１７ｎｓとし、入力電圧を１５Ｖ、出力電圧を５Ｖ、定格出力電流を１０Ａとしている。図３（Ａ）は、ＤＣ／ＤＣコンバータ４５の出力電流が０．１Ａから１０Ａまで変化するときの、三角波発振回路１５７が出力するスイッチング周波数を表すライン１８１および可変インダクタ１０７のインダクタンスを表すライン１８３を示し、図３（Ｂ）はＦＥＴ損失率を表すライン１８５を示している。
【００４１】
出力電流が０．１Ａから１０Ａまで上昇する間に、スイッチング周波数は２００ＫＨｚから４００ＫＨｚまで出力電流に比例して連続的に増加し、インダクタンスは６．６ｍＨＨから３．３ｍＨまでスイッチング周波数に反比例して連続的に減少している。スイッチング周波数とインダクタンスの積はいずれの出力電流値においてもほぼ一定値となる。したがって、出力回路のリップル電圧はいずれの大きさの出力電流においても一定で許容値内に維持されている。ＦＥＴ損失率は、スイッチング周波数を４００ＫＨｚに固定した場合のＤＣ／ＤＣコンバータについて計算した任意の出力電流に対するＦＥＴ損失に対して、同一出力電流におけるＤＣ／ＤＣコンバータ４５のＦＥＴ損失の割合として計算している。
【００４２】
ＦＥＴ損失は、出力電流が１０Ａのときはいずれもスイッチング周波数が４００ＫＨｚであるため同じ値となりＦＥＴ損失率は１００％であるが、出力電流が低くなるにしたがってスイッチング周波数が低下し、出力電流が０．１Ａのときには４９％まで低下している。したがって、ＤＣ／ＤＣコンバータ４５は、いずれの出力電流で使用しても、スイッチング周波数を固定した場合よりもＦＥＴ損失が少なくなる。なお、可変インダクタ１０７は、インダクタンスを連続して変化させる構造のものを例に説明したが、本発明の可変インダクタは、コイルの所定の巻数ごとに中間タップを引き出したり、複数のインダクタを直列に接続したりして接続点から中間タップを引き出してスイッチ回路と組み合わせてステップ状にインダクタンスを設定する構成のものであってもよい。
【００４３】
図４（Ａ）にステップ状にインダクタンスの設定が可能な可変インダクタ２００の構成を示す。可変インダクタ２００はステップ状に周波数を変更できる三角波発振回路と組み合わせて使用することができる。可変インダクタ２００は、直列に接続された７個のインダクタＬ０〜Ｌ６と６個のスイッチＳＷ１〜ＳＷ６で構成されている。各インダクタの大きさは、各ステップに要求されるインダクタンスの大きさに基づいて決定される。スイッチＳＷ１〜ＳＷ６はＦＥＴで構成され、ドライバ制御回路１６５の制御信号でオン／オフ制御が可能な構成となっている。インダクタ２００を本発明のＤＣ／ＤＣコンバータに適用する際には、スイッチング周波数を最大値に設定するときは、スイッチＳＷ１〜ＳＷ６をすべて閉じてインダクタＬ０にだけ出力電流が流れるようにする。続いてスイッチング周波数が１ステップ下がったときは、スイッチＳＷ１だけを開いてＬ１とＬ０にだけ出力電流が流れるようにしてインダクタンスを増大させる。同様に周波数が１ステップ下がるごとに、スイッチを開き、周波数を最低値に設定するときはスイッチＳＷ１〜ＳＷ６をすべて開いてすべてのインダクタＬ０〜Ｌ６に出力電流が流れるようにしてインダクタンスを最大にする。
【００４４】
図４（Ｂ）は、可変インダクタ２００を使用したときの出力電流に対するインダクタンスとスイッチング周波数の変化の様子を示す。ライン２０１は出力電流が増大するにしたがってステップ状に増大するスイッチング周波数を示し、ライン２０３は出力電流が増大するにしたがってステップ状に減少するインダクタンスを示している。この場合も図３と同様にいずれの出力電流においてもインダクタンスとスイッチング周波数は積が一定となるように選定されている。なお動作中にインダクタンスとスイッチング周波数の積が一定であれば、各ステップの出力電流の幅は均一である必要はない。
【００４５】
本発明においては、ステップ数は最低２つあればよい。たとえば、サスペンド対象負荷に電力を供給するようなＤＣ／ＤＣコンバータ４７の場合は、インダクタンスとスイッチング周波数の組は、重負荷時と軽負荷時の最低２段階に設定できるものでもよい。この場合は、重負荷時には、スイッチング周波数を４００ＫＨｚにしてインダクタンスを３．３ｍＨにし、軽負荷時には、スイッチング周波数を２００ＫＨｚにしてインダクタンスを６．６ｍＨにすることで、サスペンド時のＦＥＴ損失を軽減することができる。本実施の形態では、同期整流方式のＤＣ／ＤＣコンバータを例にして説明したが、本発明はローサイドのＦＥＴを環流ダイオードに置き換えたＤＣ／ＤＣコンバータに適用することもできる。
【００４６】
これまで本発明について図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。
【符号の説明】
【００４７】
１０４、１０８…出力部
１５５、１５７…ドライバ
１５９、１６１…演算増幅器
１６５…コンパレータ
【図１】
2010178608.tif 000003
【図２】
2010178608.tif 000004
【図３】
2010178608.tif 000005
【図４】
2010178608.tif 000006