(57)【要約】【課題】正確な受光量に基づいて得られた信号を高速に読み出すことが可能な光電変換装置を提供すること。【解決手段】制御回路１００は、読み出しモード中のシフトレジスタ２２３に入力する転送クロックφ１、φ２の立ち上がりエッジに対応した期間中は、第２の制御信号ｈａｌｔをＨとする。判定回路２３０は、第２の制御信号ｈａｌｔがＨである間は、光電変換部２２０のモニタエリア２２２からのモニタ信号Ｖｍの状態によらずに蓄積判定信号ｄｅｔｅｃｔを、モニタ信号が所望のレベルに達していないことを示すＨとする。【選択図】図１
2010038986.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた電荷が蓄積される画素が複数配列されてなる画素列と、前記各画素に蓄積された電荷を転送クロックに同期して外部に順次出力するシフトレジスタと、前記各画素に蓄積された電荷量の略平均値に対応するレベルを有するモニタ信号を出力するモニタエリアと、を有する光電変換部と、
前記モニタ信号が所望のレベルに達したか否かを判定し、該判定結果を蓄積判定信号として出力する判定回路と、
前記モニタ信号が所望のレベルに達したことを前記蓄積判定信号が示す場合に、前記各画素に蓄積された電荷を前記シフトレジスタに転送させるための第１の制御信号を前記光電変換部に出力するとともに、前記転送クロックのエッジに対応する所定時間、前記モニタ信号の状態に関らずに前記モニタ信号が所望のレベルに達していないことを示す蓄積判定信号を前記判定回路から出力させるための第２の制御信号を前記判定回路に出力する制御回路と、
を具備することを特徴とする光電変換装置。
【請求項２】
前記判定回路は、
前記第２の制御信号に応じて、前記モニタ信号と前記所望のレベルに達しないレベルを有する信号との何れかをモニタ情報として出力する切り替え回路と、
前記モニタ情報と前記所望のレベルとを比較し、該比較結果を前記蓄積判定信号として比較するコンパレータ回路と、
を有することを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記判定回路は、
前記モニタ信号と前記所望のレベルとを比較し、該比較結果を前記蓄積状態信号として出力するコンパレータ回路と、
前記蓄積状態信号と前記第２の制御信号との論理和を前記蓄積判定信号として出力する論理演算回路と、
を有することを特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記判定回路は、
前記第２の制御信号に応じて、前記所望のレベルを有する信号と前記モニタ信号に発生する共通インピーダンスノイズのレベルよりも大きなレベルだけ前記所望のレベルを有する信号をシフトさせた信号との何れかをレベルシフト信号として出力するレベルシフト回路と、
前記レベルシフト信号と前記モニタ信号とを比較し、該比較結果を前記蓄積判定信号として出力するコンパレータ回路と、
を有することを特徴とする請求項１に記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にカメラの焦点位置検出装置等に好適な光電変換装置に関する。
【背景技術】
【０００２】
カメラに用いられる位相差検出方式の自動焦点検出装置について、例えば特許文献１において提案がなされている。特許文献１等の一般の位相差検出方式の自動焦点検出装置においては、被写体の像を検出するための光電変換部が設けられている。特許文献１の光電変換部は、画素ホトダイオードとモニタ用ホトダイオードとが交互に配列されたホトダイオードアレイ部を有している。各画素ホトダイオードは受光量に応じた電荷を蓄積する積分動作を行う。また、モニタ用ホトダイオードから各画素ホトダイオードに蓄積される電荷量をモニタするためのモニタ信号が積分時間制御部に出力される。積分時間制御部は、モニタ信号が予め設定された所定値に達したか否かを判定しており、モニタ信号が予め設定された所定値に達したときに各画素ホトダイオードにおける電荷の蓄積を終了させる。電荷の蓄積の終了後に、各画素ホトダイオードに蓄積された電荷の読み出しが開始される。特許文献１においては、電荷の読み出しにシフトレジスタが用いられ、このシフトレジスタはデータ出力制御部から出力される転送クロックによって駆動される。なお、特許文献１において、転送クロックは、各画素ホトダイオードにおいて電荷を蓄積するためのモード（蓄積モード）と電荷を読み出すためのモード（読み出しモード）の両方のモードで印加されるものである。
【特許文献１】特許第２６６６２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ここで、転送クロックはパルス電圧として印加されるものであり、シフトレジスタに所定のローレベル（例えば０［Ｖ］とする）と所定のハイレベル（例えばＶＧＡＴＥ［Ｖ］とする）を周期的に印加する。このような構成において、転送クロックのレベルを低レベルから高レベルに引き上げる際に、瞬間的に大きな駆動電流がデータ出力制御部からシフトレジスタに流れ込むことが知られている。ここで、転送クロックのレベルがローレベルからハイレベルに切り替わる時刻ｔｉ０から時刻ｔｉ１の間に、静電容量がＣＧＡＴＥ［Ｆ］の電極を有するシフトレジスタを駆動する場合、以下の式を満たす駆動電流ＩＰＵＬＳＥ［Ａ］がシフトレジスタの電極に流れ込む。  
【数１】
2010038986.tif 000003
【０００４】
シフトレジスタによる電荷の読み出しを高速に行うためには、転送クロックのエッジに対応する時間ｔｉ１−ｔｉ０を短くする必用がある。時間ｔｉ１−ｔｉ０を短くすると、上式から、駆動電流ＩＰＵＬＳＥが大きくなることが分かる。
【０００５】
特許文献１等の従来の自動焦点検出装置の構成では、データ出力制御部と積分時間制御部とが同一の半導体基板上に形成されることが多い。このような構成では、データ出力制御部と積分時間制御部とは半導体基板を介して共通インピーダンスで接続されているとみなすことができる。この場合、データ出力制御部からシフトレジスタに駆動電流ＩＰＵＬＳＥが流れ込む際に、駆動電流ＩＰＵＬＳＥが共通インピーダンスを介して積分時間制御部にも流れ込む。これにより、積分時間制御部とデータ出力制御部とにはコモンモード電圧が発生する。以降、このコモンモード電圧を共通インピーダンスノイズＶＮＯＩＳＥと呼ぶ。この共通インピーダンスノイズＶＮＯＩＳＥ［Ｖ］は、共通インピーダンスをＺＣＯＭ［Ω］とすると、ＶＮＯＩＳＥ＝ＩＰＵＬＳＥ・ＺＣＯＭで与えられる。
【０００６】
このように、転送クロックのエッジに対応する時間ｔｉ１−ｔｉ０において、データ出力制御部と積分時間制御部とには共通インピーダンスノイズＶＮＯＩＳＥが発生する。そして、この共通インピーダンスノイズＶＮＯＩＳＥは、積分時間制御部で検出されるモニタ信号にヒゲ状のノイズとして現れる。このヒゲ状の共通インピーダンスノイズによってモニタ信号が予め設定された所定値に達してしまうと、画素ホトダイオードに十分な電荷が蓄積されぬまま、電荷の読み出しが開始されてしまうことになる。
【０００７】
本発明は、上述の課題を解決するためになされたものであり、その目的は、正確な受光量に基づいて得られた信号を高速に読み出すことが可能な光電変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明の第１の態様の光電変換装置は、受光量に応じた電荷が蓄積される画素が複数配列されてなる画素列と、前記各画素に蓄積された電荷を転送クロックに同期して外部に順次出力するシフトレジスタと、前記各画素に蓄積された電荷量の略平均値に対応するレベルを有するモニタ信号を出力するモニタエリアと、を有する光電変換部と、前記モニタ信号が所望のレベルに達したか否かを判定し、該判定結果を蓄積判定信号として出力する判定回路と、前記モニタ信号が所望のレベルに達したことを前記蓄積判定信号が示す場合に、前記各画素に蓄積された電荷を前記シフトレジスタに転送させるための第１の制御信号を前記光電変換部に出力するとともに、前記転送クロックのエッジに対応する所定時間、前記モニタ信号の状態に関らずに前記モニタ信号が所望のレベルに達していないことを示す蓄積判定信号を前記判定回路から出力させるための第２の制御信号を前記判定回路に出力する制御回路とを具備することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、正確な受光量に基づいて得られた信号を高速に読み出すことが可能な光電変換装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施形態を説明する。  
［第１の実施形態］
まず、本発明の第１の実施形態に係る光電変換装置の構成について図１を用いて説明する。図１は、本発明の第１の実施形態に係る光電変換装置の構成を示すブロック図である。
【００１１】
図１に示す光電変換装置１０００は、制御回路１００と、撮像部２００とを有している。  
制御回路１００は、撮像部２００を制御するための信号を撮像部２００に出力するとともに、蓄積判定信号ｄｅｔｅｃｔが撮像部２００より入力される回路である。この制御回路１００は、撮像部２００を制御するための信号として、第１の制御信号ＴＧと、画素列リセット信号φｒｓと、モニタ画素リセット信号φｒｍと、第２の制御信号ｈａｌｔと、転送クロックφ１、φ２を出力する。これらの信号の詳細については後述する。
【００１２】
撮像部２００は、光電変換部２２０と、判定回路２３０とを有している。  
光電変換部２２０は、画素列２２１と、モニタエリア２２２と、シフトレジスタ２２３とを有している。
【００１３】
画素列２２１は、画素が複数配列されて構成されている。各画素は例えばホトダイオードと電荷蓄積部から構成されており、受光量に応じた電荷が蓄積及び保持される。このような画素列２２１には、制御回路１００から第１の制御信号ＴＧと画素列リセット信号φｒｓとがそれぞれ入力される。ここで、第１の制御信号ＴＧは、画素列２２１の各画素に蓄積された電荷をシフトレジスタ２２３に転送するための制御信号である。第１の制御信号がハイレベル（以下Ｈ）となった後、画素列２２１の電荷蓄積部２２１ａに蓄積された電荷がシフトレジスタ２２３に転送される。また、画素列リセット信号φｒｓは、画素列２２１の各画素に蓄積された電荷をリセットするための信号である。画素列リセット信号φｒｓがＨとなる期間において画素列２２１に蓄積されている不要電荷がリセットされる。
【００１４】
モニタエリア２２２は、画素列２２１を構成する各画素に蓄積された電荷量の略平均値に対応するレベルを有するモニタ信号Ｖｍを判定回路２３０に出力する。このモニタエリア２２２には、制御回路１００からモニタ画素リセット信号φｒｍが入力される。モニタ画素リセット信号φｒｍは、モニタエリア２２２の信号をリセットするための信号である。ここで、モニタ画素リセット信号φｒｍがＨからローレベル（以下Ｌ）に変化したとすると、モニタエリア２２２において、入射光に応じたモニタ電荷ＱＭＰＤの蓄積が開始される。この蓄積されたモニタ電荷ＱＭＰＤは以下の関係式に従って電圧Ｖｍに変換される。  
Vm(t)＝Vm_ref−QMPD(t)/CMPD                                      （式２)
ただし、ＣＭＰＤはモニタ電荷ＱＭＰＤを電圧に変換する際の変換係数であり、ｔは任意の時刻を表す。モニタエリア２２２に蓄積された電荷は、モニタ画素リセット信号φｒｍがＨとなるタイミングでリセットされる。この時に出力される基準電圧がＶｍ＿ｒｅｆである。モニタ電荷ＱＭＰＤは時間の経過とともに増えていくため、モニタ信号Ｖｍは時間の経過とともに低下する。
【００１５】
シフトレジスタ２２３は、画素列２２１を構成する各画素から転送されてきた電荷を保持するとともに、保持した電荷を制御回路１００からの転送クロックφ１、φ２に同期して外部の図示しない電荷読み出し回路に順次出力する。ここで、転送クロックφ１、φ２は周期ＴでＬとＨが変化する互いに逆相の方形波である。
【００１６】
判定回路２３０は、光電変換部２２０と同一の基板上に設けられ、モニタエリア２２２からのモニタ信号Ｖｍが所望のレベル（以下、蓄積終了レベルとする）Ｖｔｈに達したか否かを判定し、この判定結果を示す蓄積判定信号ｄｅｔｅｃｔを制御回路１００に出力する。モニタエリア２２２におけるモニタ電荷ＱＭＰＤが所望の値に達したときに、蓄積判定信号ｄｅｔｅｃｔがＨからＬに変化する。モニタエリア２２２において蓄積される電荷量は画素列２２１を構成する各画素に蓄積された電荷量の略平均値に対応しているので、判定回路２３０による判定によって、画素列２２１の各画素に蓄積された電荷の量が所望の値に達したかを判定することが可能である。
【００１７】
ここで、判定回路２３０は、制御回路１００からの第２の制御信号ｈａｌｔの入力結果により異なる状態で動作する。まず、第２の制御信号ｈａｌｔがＬの場合、判定回路２３０はモニタ信号Ｖｍと蓄積終了レベルＶｔｈとを比較する判定器として動作する。即ち、判定回路２３０から出力される蓄積判定信号ｄｅｔｅｃｔは、Ｖｍ＞Ｖｔｈの場合にＨとなり、Ｖｍ≦Ｖｔｈの場合にＬとなる。また、第２の制御信号ｈａｌｔがＨの場合、判定回路２３０は、ＶｍとＶｔｈの大小に関係なく蓄積判定信号ｄｅｔｅｃｔをＨとするように動作する。
【００１８】
次に、図２を用いて光電変換装置１０００の動作シーケンスについて説明する。図２は、光電変換装置１０００の動作に必用な各信号の発生タイミングを表すタイミングチャートである。
【００１９】
ここで、光電変換装置１０００は蓄積モードと読み出しモードの２つの動作モードで動作する。蓄積モードは、画素列２２１に電荷を蓄積させるためのモードである。また、読み出しモードは、画素列２２１に蓄積された電荷をシフトレジスタ２２３により転送するためのモードである。なお、それぞれの動作モードは、図２に示すように、蓄積モード、読み出しモードの順で動作する。以下、蓄積モード、読み出しモードの順に、それぞれの動作モードについてより詳細に説明する。
【００２０】
まず、蓄積モードについて説明する。蓄積モードにおいて、光電変換装置１０００は、光電変換部２２０の画素列２２１で電荷を蓄積する動きとシフトレジスタ２２３に生じる不要電荷を取り出す動きをする。
【００２１】
図２に示すように、制御回路１００の内部で蓄積開始信号Ｉｎｔ＿ｔｒｉｇがＬ、Ｈ、Ｌの順で切り替わることにより、蓄積モードの動作が開始される。蓄積開始信号Ｉｎｔ＿ｔｒｉｇがＬ、Ｈ、Ｌの順で切り替わった後で、制御回路１００は、画素列リセット信号φｒｓとモニタ画素リセット信号φｒｍとを同じタイミングでＬ、Ｈ、Ｌの順で切り替える。画素列リセット信号φｒｓとモニタ画素リセット信号φｒｍとがそれぞれＨとなる期間において、画素列２２１とモニタエリア２２２のそれぞれに蓄積されている不要電荷が吐き出される。その後、画素列リセット信号φｒｓとモニタ画素リセット信号φｒｍとがそれぞれＬになったタイミングから画素列２２１とモニタエリア２２２において、受光量に応じた電荷の蓄積が始まる。図１に示す構成の場合、画素列２２１に蓄積される電荷は、蓄積モードの間は取り出されない。また、モニタエリア２２２は、画素列２２１の個々の画素に蓄積される電荷の平均値に相当する電荷を蓄積し、さらに、蓄積した電荷をモニタ信号Ｖｍに変換して判定回路２３０に出力する。
【００２２】
ここで、モニタ信号Ｖｍは周期Ｔで動作する転送クロックφ１、φ２の変化タイミングｔ＝ｎＴ/２を基準としてｎＴ/２≦ｔ≦ｎＴ/２＋Δｔ１の期間まで共通インピーダンスノイズの影響を受ける。ただし、tは任意の時刻を表し、ｎは０以上の整数（ｎ＝０，１，２，…）を表し、Δｔ１は共通インピーダンスノイズが発生している時間、即ち転送クロックφ１、φ２の立ち上がりエッジに対応した時間を表している。
【００２３】
以後、モニタ信号Ｖｍが共通インピーダンスノイズの影響を受けるｎＴ/２≦ｔ≦ｎＴ/２＋Δｔ１の期間をノイズ発生期間と呼び、このノイズ発生期間以外の期間をノイズ非発生期間と呼ぶことにする。
【００２４】
ノイズ非発生期間におけるモニタ信号Ｖｍは前述の（式２）で表される。一方、ノイズ発生期間におけるモニタ信号Ｖｍは以下の（式３）で表される。  
Vm(t)＝Vm_ref−QMPD(t)/CMPD−ΔV1(t)                            （式３）
ただし、ΔＶ１（ｔ）はノイズ発生期間中に発生する共通インピーダンスノイズを表している。（式３）に示すように、共通インピーダンスノイズが発生すると、Ｖｍが（式２）で示したものよりもさらに低下する。このため、画素列２２１に所望の量の電荷が蓄積される前に、蓄積が終了してしまう場合がある。
【００２５】
本実施形態においては、ノイズ発生期間中には判定回路２３０からの蓄積判定信号ｄｅｔｅｃｔが常にＨとなるようにすることで意図しない蓄積の終了が発生しないようにする。
【００２６】
このために、図２に示すように、第２の制御信号ｈａｌｔをｎＴ/２≦ｔ≦ｎＴ/２＋Δｔ２の期間だけＨとし、それ以外の期間はＬとする。ただし、Δｔ１≦Δｔ２≦ｎＴ/２の条件を満たすものとする。
【００２７】
これにより、判定回路２３０は、共通インピーダンスノイズの発生しない期間にのみＶｔｈとＶｍの大小関係を判定する判定器として動作する。蓄積モードが開始した直後は、モニタエリア２２２に蓄積されている電荷がリセットされるため、以下の関係式が成立する。  
Vth＜Vm(0)＝Vm_ref                                            （式４）
以降、判定回路２３０は、ＶｍとＶｔｈの大小関係をモニタする。蓄積モードの開始直後はＶｍがＶｔｈより大きいため、蓄積判定信号ｄｅｔｅｃｔはＨとなる。時間の経過とともに電荷が蓄積され、ＶｍがＶｔｈより小さくなると、蓄積判定信号ｄｅｔｅｃｔはＨからＬに変化する。これにより、所望の電荷が蓄積されたことが制御回路１００に通知される。
【００２８】
また、共通インピーダンスノイズが発生する期間では、ＶｍがＶｔｈより小さくなっても、蓄積判定信号ｄｅｔｅｃｔをＨからＬに変化させない。
【００２９】
次に、読み出しモードについて説明する。読み出しモードにおいて、光電変換装置１０００は、画素列２２１の各画素に蓄積された電荷を読み出す動きをする。この電荷の読み出しは、蓄積判定信号ｄｅｔｅｃｔがＨからＬに変化したことを制御回路１００が検出することにより開始される。制御回路１００は、蓄積判定信号ｄｅｔｅｃｔの変化を検出すると、シフトレジスタ２２３に加えていた転送クロックφ１、φ２の変化をいったん止める。次に、制御回路１００は、第１の制御信号ＴＧをＬ、Ｈ、Ｌの順で変化させる。第１の制御信号ＴＧがＨの間に画素列２２１の各画素に保持された電荷がシフトレジスタ２２３に送られる。この後、制御回路１００は、転送クロックφ１、φ２の変化を再開する。これにより、シフトレジスタ２２３に転送された電荷は撮像部２００の外部に順次転送され、図示しない電荷読み出し回路において電圧として取り出される。
【００３０】
次に、上述したような動作を実現するための判定回路２３０の構成の一例について図３を用いて説明する。図３は本発明の第１の実施形態における判定回路２３０の内部の構成を示すブロック図である。図３に示すように、判定回路２３０は、切り替え回路ＳＷＣと、コンパレータ回路ＣＭＰとを有している。
【００３１】
切り替え回路ＳＷＣは、第２の制御信号ｈａｌｔに応じて、モニタエリア２２２からのモニタ信号ＶｍとＶｔｈよりも高いレベルを有する信号との何れかをモニタ情報Ｓｉｇ＿ｍｏｎとして出力する。ここで、Ｖｔｈよりも高いレベルを有する信号は、コンパレータ回路ＣＭＰの出力である蓄積判定信号ｄｅｔｅｃｔをＬに変化させないための信号である。なお、図３に示す切り替え回路ＳＷＣは、例えば第２の制御信号ｈａｌｔにてサンプルモードとホールドモードを切り替え可能なサンプルアンドホールド回路であり、第２の制御信号ｈａｌｔがＬの場合にサンプルモードで動作し、第２の制御信号ｈａｌｔがＨの場合にホールドモードで動作する。
【００３２】
コンパレータ回路ＣＭＰは、非反転入力端子にモニタ情報Ｓｉｇ＿ｍｏｎが入力され、反転入力端子に蓄積終了レベルＶｔｈを有する信号が入力される。このコンパレータ回路ＣＭＰは、モニタ情報Ｓｉｇ＿ｍｏｎと蓄積終了レベルＶｔｈとを比較し、その比較結果を蓄積判定信号ｄｅｔｅｃｔとして出力する。図３の構成では、モニタ情報Ｓｉｇ＿ｍｏｎがＶｍである場合には、Ｖｍ≦Ｖｔｈとなったときに蓄積判定信号ｄｅｔｅｃｔがＬとなる。一方、モニタ情報Ｓｉｇ＿ｍｏｎがＶｍ以下のレベルに達していない場合には、蓄積判定信号ｄｅｔｅｃｔは常にＨとなる。
【００３３】
以下、図３に示す判定回路２３０の動作について説明する。  
まず、ｈａｌｔ＝Ｌの場合について説明する。ｈａｌｔ＝Ｌの場合、切り替え回路ＳＷＣはサンプルモードで動作する。このとき、切り替え回路ＳＷＣの出力であるモニタ情報Ｓｉｇ＿ｍｏｎ＝Ｖｍとなる。したがって、ｈａｌｔ＝Ｌの期間中、コンパレータ回路ＣＭＰの非反転入力端子には、以下の式で示されるモニタ情報Ｓｉｇ＿ｍｏｎが入力される。  
Sig_mon＝Vm(t)＝Vm_ref−QMPD(t)/CMPD                              （式５)
また、コンパレータ回路ＣＭＰの反転入力端子には蓄積終了レベルＶｔｈを有する信号が入力される。
【００３４】
コンパレータ回路ＣＭＰは、Ｓｉｇ＿ｍｏｎ＞Ｖｔｈである間は蓄積判定信号ｄｅｔｅｃｔをＨとし、Ｓｉｇ＿ｍｏｎ≦Ｖｔｈとなったときに、蓄積判定信号ｄｅｔｅｃｔをＬとする。したがって、ｈａｌｔ＝Ｌの場合には、判定回路２３０が出力する蓄積判定信号ｄｅｔｅｃｔは、Ｖｍ＞ＶｔｈであればＨとなり、Ｖｍ≦ＶｔｈであればＬとなる。
【００３５】
次に、ｈａｌｔ＝Ｈの場合について説明する。ｈａｌｔ＝Ｈの場合、切り替え回路ＳＷＣはホールドモードで動作する。即ち、ｎＴ/２≦ｔ≦ｎＴ/２＋Δｔ２の間、以下に示すモニタ情報Ｓｉｇ＿ｍｏｎが保持される。  
Sig_mon＝Vm(nT/2)＝Vm_ref−QMPD(nT/2)/CMPD                      （式６）
即ち、ｎＴ/２≦ｔ≦ｎＴ/２＋Δ２の期間に、共通インピーダンスノイズが発生して、  
Vth＞Vm(t)＝Vm_ref−QMPD(t)/CMPD−ΔV1(t)                      （式７）
なる信号が判定回路２３０に入力されても、コンパレータ回路ＣＭＰには以下の式で示すモニタ情報Ｓｉｇ＿ｍｏｎが入力される。  
Sig_mon＝Vm(nT/2)＝Vm_ref−QMPD(nT/2)/CMPD                     （式８）
このため、ｈａｌｔ＝Ｈに変化する直前にコンパレータ回路ＣＭＰに入力されたモニタ情報Ｓｉｇ＿ｍｏｎ＝Ｖｍ（ｎＴ/２）がＶｔｈよりも大きければ、ｎＴ/２≦ｔ≦ｎＴ/２＋Δｔ２の期間中もＳｉｇ＿ｍｏｎ＞Ｖｔｈとなり、モニタ情報Ｓｉｇ＿ｍｏｎがＶｔｈに達することがない。したがって、コンパレータ回路ＣＭＰから出力される蓄積判定信号ｄｅｔｅｃｔはＨのままとなる。
【００３６】
最後に、判定回路２３０を用いた蓄積制御が有効となる条件について図４を用いて説明する。図４は、図２においてＶｔｈとＶｍの大小関係が逆転するタイミングの付近を抜粋した図である。ただし、図４中の記号ＩＭＰＤは、モニタエリア２２２において発生する単位時間当たりの電荷の量を表している。即ち、モニタエリア２２２に照射される光の光量が時間的に略一定であるとした場合に、ＩＭＰＤは以下の式で与えられる。  
IMPD＝dQMPD(t)/dt                                              （式９）
ここで、（式９）と（式２）を用いれば、Ｖｍの出力の時間的な傾きはＩＭＰＤ/ＣＭＰＤで与えられることが分かる。上述したように、ｈａｌｔ＝Ｈの期間中は、蓄積判定信号ｄｅｔｅｃｔはＨからＬに変化しない。このため、ｈａｌｔ＝Ｈの期間中に、Ｖｔｈ＝Ｖｍ＝Ｖｍ＿ｒｅｆ−ＱＭＰＤ（ｔ）/ＣＭＰＤが成立すると、この関係が成立した時点からｄｅｔｅｃｔの出力が変化可能となるｈａｌｔ＝Ｌの期間に移行するまでの時間ΔｔＤＥＬＡＹだけ蓄積時間に誤差を生じる。この誤差が最大となる条件はΔｔＤＥＬＡＹ＝Δｔ２である。したがって、時間ΔｔＤＥＬＡＹの間に発生し得るＶｍの最大誤差ΔＶｗａｉｔは以下の式で表される。  
ΔVwait＝（IMPD/CMPD）×Δt2                                  （式１０）
即ち、最大誤差ΔＶｗａｉｔがΔＶ１（ｔ）よりも小さければ、共通インピーダンスノイズにより画素列の受光量が正確に行えなくなる影響を軽減する効果を得られる。
【００３７】
以上説明した通り、本実施形態によれば、共通インピーダンスノイズが発生するノイズ発生期間中は第２の制御信号ｈａｌｔをＨとすることで、モニタ信号Ｖｍの状態に関らずに判定回路２３０の蓄積判定信号ｄｅｔｅｃｔがＬとならないようにしている。これにより、共通インピーダンスの発生によって意図しないタイミングで電荷の蓄積が終了されることを防止できる。画素列２２１からの電荷の読み出しを高速にするためには転送クロックφ１、φ２を高速とする必要があり、転送クロックφ１、φ２を高速とすると共通インピーダンスノイズも大きくなる。本実施形態では、転送クロックφ１、φ２を高速とした場合であっても、ｎＴ/２≦ｔ≦ｎＴ/２＋Δｔ２の期間だけ第２の制御信号ｈａｌｔをＨとすることで、共通インピーダンスノイズの影響を軽減できる。
【００３８】
ここで、上述の実施形態では、コンパレータ回路ＣＭＰの非反転入力端子にモニタ情報Ｓｉｇ＿ｍｏｎが入力され、反転入力端子にモニタ信号Ｖｍが入力される構成としている。しかしながら、非反転入力端子にモニタ信号Ｖｍが入力され、反転入力端子にモニタ情報Ｓｉｇ＿ｍｏｎが入力される構成としてもよい。この場合には、蓄積判定信号ｄｅｔｅｃｔがＬからＨに変化することにより、制御回路１００は蓄積モードが終了したと判定することになる。
【００３９】
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。第２の実施形態は判定回路２３０の別の構成例である。この第２の実施形態の判定回路２３０の構成について図５を用いて説明する。図５は第２の実施形態における判定回路２３０の構成を示すブロック図である。なお、本実施形態の光電変換装置１０００における判定回路２３０以外の構成は第１の実施形態と同様である。したがって、以降は、判定回路２３０以外の構成については説明を省略する。
【００４０】
図５に示す判定回路２３０は、第１の実施形態と同様に、切り替え回路ＳＷＣと、コンパレータ回路ＣＭＰとを有している。第２の実施形態における切り替え回路ＳＷＣは、第２の制御信号ｈａｌｔに応じて、モニタ信号Ｖｍとオフセット信号Ｖｏｆｓｔとの何れかをモニタ情報Ｓｉｇ＿ｍｏｎとしてコンパレータ回路ＣＭＰに出力する。ここで、オフセット信号Ｖｏｆｓｔは、Ｖｏｆｓｔ＞Ｖｔｈを満たす任意の電圧であるとする。コンパレータ回路ＣＭＰの構成及び動作は第１の実施形態で説明したものと同様であり、モニタ情報Ｓｉｇ＿ｍｏｎと蓄積終了レベルＶｔｈとを比較し、その比較結果を蓄積判定信号ｄｅｔｅｃｔとして出力する。
【００４１】
以下、図５に示す判定回路２３０の動作について詳細に説明する。  
最初に、ｈａｌｔ＝Ｌの場合について説明する。ｈａｌｔ＝Ｌの場合、切り替え回路ＳＷＣは、入力されたモニタ信号Ｖｍをそのまま出力する。即ち、切り替え回路ＳＷＣの出力であるモニタ情報Ｓｉｇ＿ｍｏｎ＝Ｖｍとなる。したがって、ｈａｌｔ＝Ｌの期間中において、コンパレータ回路ＣＭＰの非反転入力端子には以下の式で示されるＳｉｇ＿ｍｏｎが入力される。  
Sig_mon＝Vm(t)＝Vm_ref−QMPD(t)/CMPD                                    （式１１)
したがって、ｈａｌｔ＝Ｌの場合には、判定回路２３０が出力する蓄積判定信号ｄｅｔｅｃｔは、Ｖｍ＞ＶｔｈであればＨとなり、Ｖｍ≦ＶｔｈであればＬとなる。
【００４２】
次に、ｈａｌｔ＝Ｈの場合について説明する。ｈａｌｔ＝Ｈの場合、切り替え回路ＳＷＣはオフセット信号Ｖｏｆｓｔをモニタ情報Ｓｉｇ＿ｍｏｎとして出力する。したがって、ｎＴ/２≦ｔ≦ｎＴ/２＋Δｔ２の期間にコンパレータ回路ＣＭＰの非反転入力端子に入力される電圧は、モニタ信号Ｖｍの値に関係なくＳｉｇ＿ｍｏｎ＝Ｖｏｆｓｔとなる。ここで、オフセット信号Ｖｏｆｓｔは、前述の通りＶｏｆｓｔ＞Ｖｔｈを満たす任意の電圧である。また、コンパレータ回路ＣＭＰの反転入力端子には蓄積終了レベルＶｔｈを有する信号が入力されている。したがって、ｈａｌｔ＝Ｈの場合には、判定回路２３０が出力する蓄積判定信号ｄｅｔｅｃｔはＨとなる。
【００４３】
以上説明した通り、第２の実施形態の構成を有する判定回路２３０であっても、第１の実施形態と同様に、共通インピーダンスの発生により意図しないタイミングで電荷の蓄積が終了されることを防止できる。
【００４４】
ここで、第２の実施形態における判定回路２３０は、図５に示す構成に限定されるものではない。例えば、第２の実施形態においては、ｎＴ/２≦ｔ≦ｎＴ/２＋Δｔ２の期間にコンパレータ回路ＣＭＰにオフセット信号Ｖｏｆｓｔを入力できる構成であれば、任意の切り替え回路ＳＷＣを用いることが可能である。
【００４５】
［第３の実施形態］
次に、本発明の第３の実施形態について説明する。この第３の実施形態は判定回路２３０のさらに別の構成例である。この第３の実施形態に係る光電変換装置の構成について図６を用いて説明する。図６は第３の実施形態における判定回路２３０の構成を示すブロック図である。
【００４６】
図６に示す判定回路２３０は、コンパレータ回路ＣＭＰと、論理演算回路Ｃ＿ｄｉｇｉｔａｌとを有している。コンパレータ回路ＣＭＰは、モニタ信号Ｖｍと蓄積終了レベルＶｔｈとを比較し、比較結果を蓄積状態信号Ｓｔａｔｕｓとして出力する。論理演算回路Ｃ＿ｄｉｇｉｔａｌは、蓄積状態信号Ｓｔａｔｕｓと第２の制御信号ｈａｌｔとの論理演算結果を蓄積判定信号ｄｅｔｅｃｔとして出力する。なお、図６の例では、論理演算回路Ｃ＿ｄｉｇｉｔａｌは、２入力のＯＲゲートを有して構成されている。
【００４７】
以下、図６に示す判定回路２３０の動作について詳細に説明する。  
最初に、ｈａｌｔ＝Ｌの場合について説明する。図６に示すコンパレータ回路ＣＭＰは、Ｖｍ＞Ｖｔｈであれば蓄積状態信号ｓｔａｔｕｓをＨとし、Ｖｍ≦Ｖｔｈであれば蓄積状態信号ｓｔａｔｕｓをＬとする。図６の例において、論理演算回路Ｃ＿ｄｉｇｉｔａｌは蓄積状態信号ｓｔａｔｕｓと第２の制御信号ｈａｌｔとの論理和を演算する。したがってｈａｌｔ＝Ｌの場合、判定回路２３０の出力する蓄積判定信号ｄｅｔｅｃｔは、Ｖｍ＞ＶｔｈであればＨとなり、Ｖｍ≦ＶｔｈであればＬとなる。
【００４８】
次に、ｈａｌｔ＝Ｈの場合について説明する。上述のように図６に示すコンパレータ回路ＣＭＰは、Ｖｍ＞Ｖｔｈであれば蓄積状態信号ｓｔａｔｕｓをＨとし、Ｖｍ≦Ｖｔｈであれば蓄積状態信号ｓｔａｔｕｓをＬとする。ここで、論理演算回路Ｃ＿ｄｉｇｉｔａｌは蓄積状態信号ｓｔａｔｕｓと第２の制御信号ｈａｌｔとの論理和を演算するため、判定回路２３０の出力する蓄積判定信号ｄｅｔｅｃｔは、蓄積状態信号ｓｔａｔｕｓの入力に関らずにＨとなる。
【００４９】
以上説明した通り、第３の実施形態の構成を有する判定回路２３０であっても、第１の実施形態及び第２の実施形態と同様に、共通インピーダンスの発生により意図しないタイミングで電荷の蓄積が終了されることを防止できる。
【００５０】
ここで、第３の実施形態における判定回路２３０は図６に示す構成に限定されるものではない。例えば、図６では、論理演算回路Ｃ＿ｄｉｇｉｔａｌを１つのＯＲゲートで構成しているが、蓄積状態信号ｓｔａｔｕｓと第２の制御信号ｈａｌｔとの論理和を演算できる構成であれば、論理演算回路Ｃ＿ｄｉｇｉｔａｌを任意の構成とすることができる。
【００５１】
［第４の実施形態］
次に、本発明の第４の実施形態について説明する。この第４の実施形態は判定回路２３０のさらに別の構成例である。この第４の実施形態に係る光電変換装置の構成について図７を用いて説明する。図７は、第４の実施形態における判定回路２３０の構成を示すブロック図である。
【００５２】
図７に示す判定回路２３０は、レベルシフト回路ＬＶＣと、コンパレータ回路ＣＭＰとを有している。レベルシフト回路ＬＶＣは、第２の制御信号ｈａｌｔに応じて蓄積終了レベルＶｔｈと、蓄積終了レベルＶｔｈをさらに低レベル側にシフトさせたレベル調整信号Ｖａｄｊｕｓｔとを切り替え、レベルシフト信号ＬＶＳとして出力する。ここで、図７の例では、レベルシフト回路ＬＶＣは、ｈａｌｔ＝Ｌの場合にレベルシフト信号ＬＶＳ＝Ｖｔｈを出力し、ｈａｌｔ＝Ｈの場合にレベルシフト信号ＬＶＳ＝Ｖａｄｊｕｓｔ＝Ｖｔｈ−Δａｄｊｕｓｔを出力する。ΔＶａｄｊｕｓｔは、コンパレータ回路ＣＭＰの誤動作を防止するための加算電圧であり、ΔＶａｄｊｕｓｔ＞ΔＶ１（ｔ）の条件を満たすものとする。コンパレータ回路ＣＭＰは、レベルシフト信号ＬＶＳとモニタ信号Ｖｍとを比較し、比較結果を蓄積判定信号ｄｅｔｅｃｔとして出力する。
【００５３】
以下、図７に示す判定回路２３０の動作について詳細に説明する。  
最初に、ｈａｌｔ＝Ｌの場合について説明する。ｈａｌｔ＝Ｌの場合、レベルシフト回路ＬＶＣはレベルシフト信号ＬＶＳ＝Ｖｔｈを出力する。この場合、コンパレータ回路ＣＭＰの反転入力端子には蓄積終了レベルＶｔｈが入力される。したがって、コンパレータ回路ＣＭＰの出力、即ち、判定回路２３０より出力される蓄積判定信号ｄｅｔｅｃｔはＶｍ＞ＶｔｈであればＨとなり、Ｖｍ≦ＶｔｈであればＬとなる。
【００５４】
次に、ｈａｌｔ＝Ｈの場合について説明する。ｈａｌｔ＝Ｈの場合、レベルシフト回路ＬＶＣはレベルシフト信号ＬＶＳ＝Ｖａｄｊｕｓｔ＝Ｖｔｈ−ΔＶａｄｊｕｓｔを出力する。
【００５５】
ここで、ｈａｌｔ＝Ｈの場合、ＬＶＳとＶｍの差は以下の式で表される。  
LVS−Vm＝（Vth−ΔVadjust）−（Vm_ref−QMPD(t)/CMPD−ΔV1(t)）  
＝｛Vth-(Vm_ref−QMPD(t)/CMPD)｝−（ΔVadjust−ΔV1(t)）  （式１２）
なお、以後は（式１２）の右辺第１項をＡ、右辺第２項をＢとする。
【００５６】
蓄積モードにおいては以下の関係が成立している。  
Vm＝Vm_ref−QMPD(t)/CMPD＞Vth                                   （式１３）
この（式１３）から以下の関係が成立する。  
Vth−Vm_ref−QMPD(t)/CMPD＜0                                   （式１４）
この（式１４）の結果から（式１２）の第１項Ａは常に負となる。また、ΔＶａｄｊｕｓｔ＞ΔＶ１（ｔ）であるから、（式１２）の第２項Ｂは常に正となる。このため、以下の関係が成り立つ。  
LVS−Vm＝A−B＜0                                             （式１５）
（式１５）に示される通り、ｈａｌｔ＝Ｈの期間中においては、コンパレータ回路ＣＭＰの非反転入力端子に入力されるモニタ信号Ｖｍの値は、コンパレータ回路ＣＭＰの反転入力端子に入力されるレベルシフト信号ＬＶＳの値よりも大きい。したがって、ｈａｌｔ＝Ｈの期間において、コンパレータ回路ＣＭＰは、蓄積判定信号ｄｅｔｅｃｔを常にＨとする。したがって、ｈａｌｔ＝Ｈの場合、判定回路２３０より出力される蓄積判定信号ｄｅｔｅｃｔはモニタ信号Ｖｍの値に関らずＨとなる。
【００５７】
以上説明した通り、第４の実施形態の構成を有する判定回路２３０であっても、第１〜第３の実施形態と同様に、共通インピーダンスの発生により意図しないタイミングで電荷の蓄積が終了されることを防止できる。
【００５８】
ここで、第４の実施形態における判定回路２３０は図７に示す構成に限定されるものではない。例えば、図７に示すレベルシフト回路ＬＶＣは一例であり、コンパレータ回路ＣＭＰにレベルシフト信号ＬＶＳを入力できる任意のレベルシフト回路の構成を選択することができる。
【００５９】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００６０】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施形態に係る光電変換装置の構成を示すブロック図である。
【図２】光電変換装置の動作に必用な各信号の発生タイミングを表すタイミングチャートである。
【図３】本発明の第１の実施形態における判定回路の内部の構成を示すブロック図である。
【図４】図２においてＶｔｈとＶｍの大小関係が逆転するタイミングの付近を抜粋した図である。
【図５】本発明の第２の実施形態における判定回路の構成を示すブロック図である。
【図６】本発明の第３の実施形態における判定回路の構成を示すブロック図である。
【図７】本発明の第４の実施形態における判定回路の構成を示すブロック図である。
【符号の説明】
【００６２】
１００…制御回路、２００…撮像部、２２０…光電変換部、２２１…画素列、２２２…モニタエリア、２２３…シフトレジスタ、２３０…判定回路、１０００…光電変換装置、ＳＷＣ…切り替え回路、ＣＭＰ…コンパレータ回路、Ｃ＿ｄｉｇｉｔａｌ…論理演算回路、ＬＶＣ…レベルシフト回路
【図１】
2010038986.tif 000004
【図２】
2010038986.tif 000005
【図３】
2010038986.tif 000006
【図４】
2010038986.tif 000007
【図５】
2010038986.tif 000008
【図６】
2010038986.tif 000009
【図７】
2010038986.tif 000010