(57)【要約】【課題】半導体基板上に閾値電圧が異なる２種類以上の電界効果トランジスタを集積した半導体装置であって、閾値電圧の制御性が良い電界効果トランジスタを集積した半導体装置とその製造方法とを提供することを目的とする。【解決手段】閾値電圧が異なるＥ−ＦＥＴとＤ−ＦＥＴとが基板３０１上に形成された半導体装置３０であって、基板３０１と、Ｅ−ＦＥＴとＤ−ＦＥＴとのそれぞれのチャネルとして機能する、基板３０１の上層に形成されたチャネル層３０３と、チャネル層３０３の上層に形成され、チャネル層３０３に電子を供給するためにドナーとなる不純物を含む、ＡｌＧａＡｓからなる電子供給層３０５とを備え、電子供給層３０５の領域のうちＥ−ＦＥＴとＤ−ＦＥＴとの少なくとも一方の領域は、さらに、フッ素原子を含む。【選択図】図３
2010177297.tif 000002
【特許請求の範囲】
【請求項１】
閾値電圧が異なる２つの電界効果トランジスタが基板上に形成された半導体装置であって、
前記基板と、
前記２つの電界効果トランジスタのそれぞれのチャネルを含む、前記基板の上層に形成されたチャネル層と、
前記チャネル層の上層に形成され、前記チャネル層に電子を供給するためにドナーとなる不純物を含む、ＡｌＧａＡｓからなる電子供給層とを備え、
前記電子供給層の領域のうち、前記２つの電界効果トランジスタの少なくとも一方に含まれる領域は、さらに、フッ素原子を含む
半導体装置。
【請求項２】
前記半導体装置は、さらに、前記電子供給層上に、ＩｎＧａＰ層を備える
請求項１記載の半導体装置。
【請求項３】
前記２つの電界効果トランジスタは、エンハンスメント型電界効果トランジスタとディプレッション型電界効果トランジスタとであり、
前記エンハンスメント型電界効果トランジスタの電子供給層には、前記フッ素原子を含む
請求項１又は２記載の半導体装置。
【請求項４】
前記２つの電界効果トランジスタは、シャントスイッチ電界効果トランジスタとトランスファースイッチ電界効果トランジスタとであり、
前記シャントスイッチ電界効果トランジスタの電子供給層には、前記フッ素原子を含む
請求項１又は２記載の半導体装置。
【請求項５】
閾値電圧が異なる２つの電界効果トランジスタが基板上に形成された半導体装置を製造する方法であって、
前記基板の上層に、前記２つの電界効果トランジスタのそれぞれのチャネルを含むチャネル層を形成するチャネル層形成ステップと、
前記チャネル層の上層に、前記チャネル層に電子を供給するためにドナーとなる不純物を含む、ＡｌＧａＡｓからなる電子供給層を形成する電子供給層形成ステップと、
前記電子供給層の上層に、ゲート電極とショットキー接合するＩｎＧａＰからなるショットキー層を形成するショットキー層形成ステップと、
前記ショットキー層の少なくとも一部の表面にフッ素またはフッ素原子を含む化合物を付着させるフッ素付着ステップと、
前記フッ素付着ステップにより付着されたフッ素原子を熱拡散により前記電子供給層に拡散させる熱拡散ステップとを含む
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、閾値電圧が異なる２種類以上の電界効果トランジスタを化合物半導体基板上に集積化した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓよりなる半絶縁性基板上に形成される電界効果トランジスタ（以下、ＧａＡｓＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）と称する）は、その優れた性能により、通信機器とりわけ携帯電話端末等のパワーアンプおよびスイッチ等に利用されている。このＧａＡｓＦＥＴ等の能動素子と、抵抗素子および容量素子等の受動素子とを集積化したモノリシックマイクロ波集積回路（以下、ＧａＡｓＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）と称する）は特に広く実用化されている。
【０００３】
近年、前述のＧａＡｓＭＭＩＣにおいて更なる高機能化および高性能化が求められている。そのような中、ディプレッション型のＦＥＴ（以下、Ｄ−ＦＥＴと称する）から構成される前述のパワーアンプおよびスイッチと、エンハンスメント型のＦＥＴ（以下、Ｅ−ＦＥＴと称す）から構成される論理回路とを内蔵したＧａＡｓＭＭＩＣ、すなわち、Ｅ−ＦＥＴとＤ−ＦＥＴとを同一基板上に混載するＥ／Ｄ−ＦＥＴが要望されるようになった。
【０００４】
従来のＥ／Ｄ−ＦＥＴとしては、例えば、特許文献１に記載の半導体装置が知られている。図１は、特許文献１に記載の半導体装置１０の構成を示す断面図である。同図に示すように、半導体装置１０は、Ｅ−ＦＥＴが形成されるＥ−ＦＥＴ領域１１と、Ｄ−ＦＥＴが形成されるＤ−ＦＥＴ領域１２とを含む。そして、半導体装置１０は、半絶縁性ＧａＡｓからなる基板１０１と、バッファ層１０２と、チャネル層１０３と、電子供給層１０４と、閾値調整層１０５と、コンタクト層１０６と、絶縁膜１０７と、オーミック電極１０８（ソースおよびドレイン電極）と、ゲート電極１０９と、素子分離領域１１０とを備える。
【０００５】
図１の半導体装置１０は、Ｅ／Ｄ−ＦＥＴの異なる閾値電圧を実現するために、ショットキー接合する層を２層有する。すなわち、電子供給層１０４および閾値調整層１０５の２層を有する。これにより、ゲート電極１０９とチャネル層１０３との間の距離を、Ｅ−ＦＥＴとＤ−ＦＥＴとのそれぞれに対応したゲート電極−チャネル層距離にすることができ、すなわち、閾値電圧を制御することができる。
【０００６】
しかしながら、上記特許文献１の構造はショットキー接合層を２層有することにより、エピタキシャル層の構造とプロセスが複雑化し、その結果コストが増大するという問題点がある。
【０００７】
この問題を解決する従来技術として、例えば、特許文献２に記載の半導体装置が知られている。図２は、特許文献２に記載の半導体装置２０の構成を示す断面図である。同図に示すように、半導体装置２０は、例えば、ＩｎＡｌＡｓ／ＩｎＧａＡｓ系のＧａＡｓＭＭＩＣであって、Ｅ−ＦＥＴ領域２１とＤ−ＦＥＴ領域２２とを含む。そして、半導体装置２０は、基板２０１と、バッファ層２０２と、チャネル層２０３と、スペーサ層２０４と、電子供給層２０５と、コンタクト層２０６と、ゲート電極２０７と、オーミック電極２０８とを備える。
【０００８】
図２の半導体装置２０は、Ｅ−ＦＥＴ領域２１のゲート電極２０７直下に酸素を拡散させた酸素拡散領域２０９を有する。これにより、電子供給層２０５のドナーを不活性化し、閾値電圧を正側にシフトすることができる。
【０００９】
また、別の例として、非特許文献１には、ＩｎＡｌＡｓで構成された電子供給層を備えるＩｎＡｌＡｓ／ＩｎＧａＡｓ系のＦＥＴが記載されている。非特許文献１には、ＩｎＡｌＡｓ層中のドナーがフッ素原子（Ｆ）により不活性化されることが示されている。
【特許文献１】特開平８−１１６０３４号公報
【特許文献２】特開平９−１７２１６３号公報
【非特許文献１】アプライド・フィジックス・レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、６６巻、７号、８６３−８６５頁、ｌ９９５年）、Ｈａｙａｆｕｊｉ
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記従来技術には、２種類の電界効果トランジスタの閾値電圧をうまく制御することができないという課題がある。
【００１１】
まず、上記特許文献２に記載のＡｌＧａＡｓ／ＩｎＧａＡｓ系のＧａＡｓＭＭＩＣでは、酸素の拡散による閾値電圧のシフト量はＥ−ＦＥＴとＤ−ＦＥＴとを作り分けた場合の閾値電圧の差ほど大きくない。また、酸素の導入では半導体層へのダメージが入り、高周波特性を劣化させてしまう。さらに、半導体層表面の酸化の程度により酸素の導入量がばらつき、安定した閾値電圧を実現することが困難である。
【００１２】
また、上記非特許文献１に記載のＩｎＡｌＡｓ／ＩｎＧａＡｓ系のＦＥＴでは、ＩｎＡｌＡｓで構成された電子供給層中のドナーの不活性化が不十分であり、Ｅ−ＦＥＴとＤ−ＦＥＴとの間の閾値電圧の差が充分に得られない。
【００１３】
そこで、本発明は上記課題を解決するためになされたものであって、半導体基板上に閾値電圧が異なる２種類以上の電界効果トランジスタを集積した半導体装置であって、閾値電圧の制御性が良い電界効果トランジスタを集積した半導体装置とその製造方法とを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明の半導体装置は、閾値電圧が異なる２つの電界効果トランジスタが基板上に形成された半導体装置であって、前記基板と、前記２つの電界効果トランジスタのそれぞれのチャネルを含む、前記基板の上層に形成されたチャネル層と、前記チャネル層の上層に形成され、前記チャネル層に電子を供給するためにドナーとなる不純物を含む、ＡｌＧａＡｓからなる電子供給層とを備え、前記電子供給層の領域のうち、前記２つの電界効果トランジスタの少なくとも一方に含まれる領域は、さらに、フッ素原子を含む。
【００１５】
これにより、フッ素を電子供給層に導入することで閾値電圧のシフト量を制御することができるので、同一基板上に２種類以上のＦＥＴを形成する際に、この２種類のＦＥＴの閾値電圧を適切に制御することができる。
【００１６】
また前記半導体装置は、さらに、前記電子供給層上に、ＩｎＧａＰ層を備えてもよい。
【００１７】
これにより、ＩｎＧａＰ層とＡｌＧａＡｓ層との界面でＩｎＡｌＡｓ系の結晶が形成されるので、フッ素が効率よくＡｌＧａＡｓ層に拡散される。このため、ＡｌＧａＡｓからなる電子供給層中のドナーを不活性化させることができるので、閾値電圧のシフト量が安定して増加させることができる。
【００１８】
また、前記２つの電界効果トランジスタは、エンハンスメント型電界効果トランジスタ（Ｅ−ＦＥＴ）とディプレッション型電界効果トランジスタ（Ｄ−ＦＥＴ）とであり、前記エンハンスメント型電界効果トランジスタの電子供給層には、前記フッ素原子を含んでもよい。
【００１９】
これにより、精度よくＥ−ＦＥＴの閾値電圧のシフト量を制御することができ、同一化合物半導体基板上へのＥ／Ｄ−ＦＥＴの集積が可能となる。
【００２０】
また、前記２つの電界効果トランジスタは、シャントスイッチ電界効果トランジスタとトランスファースイッチ電界効果トランジスタとであり、前記シャントスイッチ電界効果トランジスタの電子供給層には、前記フッ素原子を含んでもよい。
【００２１】
これにより、一般的にトランスファースイッチＦＥＴと比較して低リーク電流であることが求められるシャントスイッチＦＥＴの電子供給層がフッ素を含むことで、閾値電圧を正にシフトさせることができ、リーク電流を低減させることができる。
【００２２】
また、本発明の半導体装置の製造方法は、閾値電圧が異なる２つの電界効果トランジスタが基板上に形成された半導体装置を製造する方法であって、前記基板の上層に、前記２つの電界効果トランジスタのそれぞれのチャネルを含むチャネル層を形成するチャネル層形成ステップと、前記チャネル層の上層に、前記チャネル層に電子を供給するためにドナーとなる不純物を含む、ＡｌＧａＡｓからなる電子供給層を形成する電子供給層形成ステップと、前記電子供給層の上層に、ゲート電極とショットキー接合するＩｎＧａＰからなるショットキー層を形成するショットキー層形成ステップと、前記ショットキー層の少なくとも一部の表面にフッ素またはフッ素原子を含む化合物を付着させるフッ素付着ステップと、前記フッ素付着ステップにより付着されたフッ素原子を熱拡散により前記電子供給層に拡散させる熱拡散ステップとを含む。
【発明の効果】
【００２３】
本発明の半導体装置およびその製造方法によれば、閾値電圧の安定性が良く、エピタキシャル構造やゲート電極が複雑化されることなく２種類のＦＥＴを同一基板上に実現することができる。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明の半導体装置について、実施の形態に基づいて詳細に説明する。
【００２５】
本実施の形態の半導体装置は、ＡｌＧａＡｓで構成された電子供給層を備える２種類の電界効果トランジスタ（ＦＥＴ）が集積された半導体装置であって、一方のＦＥＴの電子供給層にはフッ素原子（Ｆ）が含まれる。具体的には、本実施の形態の半導体装置は、エンハンスメント型ＦＥＴ（Ｅ−ＦＥＴ）とディプレッション型ＦＥＴ（Ｄ−ＦＥＴ）とが集積され、ＡｌＧａＡｓ電子供給層の領域のうちＥ−ＦＥＴに含まれる領域にフッ素原子が含まれる。
【００２６】
図３は、本実施の形態の半導体装置３０の構成の一例を示す断面図である。
【００２７】
図３に示す半導体装置３０は、Ｅ−ＦＥＴが形成されるＥ−ＦＥＴ領域３１と、Ｄ−ＦＥＴが形成されるＤ−ＦＥＴ領域３２とを含む。また、半導体装置３０は、半絶縁性ＧａＡｓからなる半導体基板である基板３０１と、エピタキシャル層３３と、素子分離領域３０８と、絶縁膜３０９と、ゲート電極３１０ａおよび３１０ｂと、オーミック電極３１０ｃおよび３１０ｄとを備える。
【００２８】
エピタキシャル層３３は、基板３０１上に半導体層を結晶成長させることで形成される。エピタキシャル層３３は、バッファ層３０２と、チャネル層３０３と、スペーサ層３０４と、電子供給層３０５と、ショットキー層３０６と、コンタクト層３０７とを含む。
【００２９】
バッファ層３０２は、基板３０１上に形成される。バッファ層３０２は、アンドープＧａＡｓで構成され、例えば、厚さ１μｍである。バッファ層３０２は、エピタキシャル層３３と基板３０１との間の格子不整合を緩和するために形成された層である。
【００３０】
チャネル層３０３は、バッファ層３０２上に形成され、厚さ１０ｎｍのアンドープＩｎ0.2Ｇａ0.8Ａｓで構成される。チャネル層３０３は、キャリア（例えば、電子）が走行する層である。
【００３１】
スペーサ層３０４は、チャネル層３０３上に形成され、厚さ５ｎｍのアンドープＡｌＧａＡｓで構成される。
【００３２】
電子供給層３０５は、スペーサ層３０４上に形成され、ｎ型不純物イオンであるＳｉがドーピングされた厚さ１０ｎｍのＡｌＧａＡｓで構成される。
【００３３】
ショットキー層３０６は、電子供給層３０５上に形成され、厚さ５ｎｍのＩｎＧａＰで構成される。
【００３４】
コンタクト層３０７は、ショットキー層３０６上に形成される。コンタクト層３０７は、４つの領域に分割され、それぞれにオーミック電極３１０ｃまたは３１０ｄが電気的に接続される。
【００３５】
素子分離領域３０８は、イオン注入により形成され、Ｅ−ＦＥＴ領域３１とＤ−ＦＥＴ領域３２とを電気的に分離する。例えば、素子分離領域３０８には、ボロン原子がイオン注入により注入されている。
【００３６】
Ｅ−ＦＥＴ領域３１には、ショットキー層３０６表面にフッ素（Ｆ）系のガスを導入するか、あるいは、フッ素（Ｆ）を含む溶液にウェハを浸すことによりフッ素をショットキー層３０６表面に付着させた後、熱拡散することでフッ素拡散領域３１１が形成される。なお、図３では、チャネル層３０３と、スペーサ層３０４と、電子供給層３０５と、ショットキー層３０６とにフッ素が拡散されている様子を示している。すなわち、フッ素拡散領域３１１は、チャネル層３０３と、スペーサ層３０４と、電子供給層３０５と、ショットキー層３０６とである。
【００３７】
絶縁膜３０９は、エピタキシャル層３３および素子分離領域３０８上に形成され、例えば、ＳｉＮで構成される。絶縁膜３０９には、ゲート電極３１０ａおよび３１０ｂとオーミック電極３１０ｃおよび３１０ｄとが形成されるための開口が形成されている。
【００３８】
ゲート電極３１０ａおよび３１０ｂは、絶縁膜３０９に形成された開口に埋め込まれるように形成される。ゲート電極３１０ａおよび３１０ｂは、例えば、Ｔｉ／Ａｌで構成される。ゲート電極３１０ａは、Ｅ−ＦＥＴのゲート電極であり、フッ素が拡散されたショットキー層３０６とショットキー接合する。ゲート電極３１０ｂは、Ｄ−ＦＥＴのゲート電極であり、ショットキー層３０６とショットキー接合する。
【００３９】
オーミック電極３１０ｃは、それぞれＥ−ＦＥＴのソース電極およびドレイン電極であり、ゲート電極３１０ａを挟むように形成される。オーミック電極３１０ｃは、それぞれＥ−ＦＥＴ領域３１のコンタクト層３０７、ショットキー層３０６、電子供給層３０５およびスペーサ層３０４を介して、チャネル層３０３と電気的に接続される。オーミック電極３１０ｃは、Ｅ−ＦＥＴ領域３１の絶縁膜３０９に形成された開口に埋め込まれるように形成される。オーミック電極３１０ｃは、Ｅ−ＦＥＴ領域３１のオーミック部（ドレイン部およびソース部）のコンタクト層３０７とオーミック接触する。
【００４０】
オーミック電極３１０ｄは、それぞれＤ−ＦＥＴのソース電極およびドレイン電極であり、ゲート電極３１０ｂを挟むように形成される。オーミック電極３１０ｄは、それぞれＤ−ＦＥＴ領域３２のコンタクト層３０７、ショットキー層３０６、電子供給層３０５およびスペーサ層３０４を介して、チャネル層３０３と電気的に接続される。オーミック電極３１０ｄは、Ｄ−ＦＥＴ領域３２の絶縁膜３０９に形成された開口に埋め込まれるように形成される。オーミック電極３１０ｄは、Ｄ−ＦＥＴ領域３２に形成されるＤ−ＦＥＴのオーミック部（ドレイン部およびソース部）のコンタクト層３０７とオーミック接触する。
【００４１】
また、オーミック電極３１０ｃおよび３１０ｄは、ゲート電極３１０ａおよび３１０ｂと同時かつ同じ材料で形成され、例えば、Ｔｉ／Ａｌで構成される。
【００４２】
以上のように、本実施の形態の半導体装置３０には、Ｅ−ＦＥＴとＤ−ＦＥＴとの２種類の電界効果トランジスタが形成されており、ＡｌＧａＡｓ電子供給層のうちＥ−ＦＥＴに含まれる領域には、フッ素原子が含まれている。
【００４３】
次に、図３に示す半導体装置３０の製造方法について説明する。
【００４４】
図４は、本実施の形態の半導体装置３０の製造過程における断面構造を示す図である。
【００４５】
まず、半絶縁性ＧａＡｓで構成された基板３０１上に、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法などを用いて、バッファ層３０２、ＩｎＧａＡｓチャネル層３０３、ＡｌＧａＡｓスペーサ層３０４、ＡｌＧａＡｓ電子供給層３０５、ＩｎＧａＰショットキー層３０６、コンタクト層３０７を順次エピタキシャル成長させる。ここでエピタキシャル成長させたバッファ層３０２からコンタクト層３０７の全体をエピタキシャル層３３と呼ぶことにする。以上の工程により、図４（ａ）に示す構造が形成される。
【００４６】
次に、フォトレジストマスク（図示せず）を用いて、コンタクト層３０７の所定の領域を残して除去することで、Ｅ−ＦＥＴ領域３１およびＤ−ＦＥＴ領域３２を形成する。例えば、ＳｉＣｌ4系ガスを用いたドライエッチングによりコンタクト層３０７を除去する。さらに、Ｅ−ＦＥＴ領域３１およびＤ−ＦＥＴ領域３２を電気的に分離するために、例えばボロンからなるイオン注入により素子分離領域３０８を形成する。以上の工程により、図４（ｂ）に示す構造が形成される。
【００４７】
次に、フォトレジストマスク（図示せず）を用いて、Ｄ−ＦＥＴ領域３２内の所定の領域（オーミック電極３１０ｄが形成される領域）を残してコンタクト層３０７を除去することで、Ｄ−ＦＥＴ領域３２のオーミックコンタクト領域３２ａを形成する。例えば、ＳｉＣｌ4系のガスを用いたドライエッチングによりコンタクト層３０７を除去する。以上の工程により、図４（ｃ）に示す構造が形成される。
【００４８】
次に、ＳｉＯ2からなる絶縁膜３１２を形成し、フォトレジストマスク（図示せず）を用いて、Ｅ−ＦＥＴ領域３１内の所定の領域（オーミック電極３１０ｃが形成される領域とＤ−ＦＥＴ領域３２と）を残して絶縁膜３１２とコンタクト層３０７とを除去することで、Ｅ−ＦＥＴ領域３１のオーミックコンタクト領域３１ａを形成する。例えば、ＳＦ6系のガスを用いたドライエッチングにより絶縁膜３１２を除去し、ＳｉＣｌ4系ガスを用いたドライエッチングによりコンタクト層３０７を除去する。フォトレジストマスク（図示せず）の除去後、絶縁膜３１２とコンタクト層３０７とが除去されることで生成された開口部を通してショットキー層３０６表面にフッ素、またはフッ素を含む化合物を付着させる。フッ素を付着させる方法として、例えば、ＳＦ6を１００ｓｃｃｍで２分間導入する。以上の工程により図４（ｄ）に示す構造が形成される。
【００４９】
次に、ＳｉＯ2からなる絶縁膜３１３を形成し、３５０℃程度で２０分間加熱することにより、ショットキー層３０６に付着させたフッ素をＡｌＧａＡｓ電子供給層３０５まで拡散させる。以上の工程により、図４（ｅ）に示す構造が形成される。なお、同図には、チャネル層３０３にまでフッ素が拡散させた例を示している。
【００５０】
その後、絶縁膜３１２および絶縁膜３１３を、例えば、フッ酸（ＨＦ）により除去することで、図４（ｆ）に示す構造が形成される。
【００５１】
次に、ＳｉＮからなる絶縁膜３０９を形成する。以上の工程により、図４（ｇ）に示す構造が形成される。
【００５２】
次に、フォトレジストマスク（図示せず）を用いてＥ−ＦＥＴ領域３１、およびＤ−ＦＥＴ領域３２内の所定の領域（ゲート電極３１０ａおよび３１０ｂ、ならびにオーミック電極３１０ｃおよび３１０ｄが形成される領域）の絶縁膜３０９を、ＩｎＧａＰショットキー層３０６に対して選択的にドライエッチングを行う。例えば、ＳＦ6系のガスを用いたドライエッチングを行う。これにより、Ｅ−ＦＥＴ領域３１、Ｄ−ＦＥＴ領域３２のショットキー層３０６を露出させるゲート開口３１ｂ、およびゲート開口３２ｂとコンタクト層３０７を露出させるオーミック開口３１ｃ、およびオーミック開口３２ｃを形成する。以上の工程により、図４（ｈ）に示す構造が形成される。
【００５３】
次に、全面に、例えばＴｉ／Ａｌをスパッタし、フォトレジストマスク（図示せず）を用いて所定の領域（ゲート電極３１０ａおよび３１０ｂ、ならびにオーミック電極３１０ｃおよび３１０ｄが形成される領域）を残してドライエッチングすることで、ゲート電極３１０ａおよび３１０ｂ、オーミック電極３１０ｃおよび３１０ｄを同時形成する。例えば、Ｃｌ2系のガスを用いたドライエッチングを行う。以上の工程により、図３に示す半導体装置３０の構造が形成される。
【００５４】
以上より、本実施の形態の半導体装置３０は、Ｅ−ＦＥＴおよびＤ−ＦＥＴの加工形状、ゲート電極およびエピタキシャル構造は共通で、Ｅ−ＦＥＴにのみフッ素を拡散することにより形成する。これにより、Ｅ−ＦＥＴおよびＤ−ＦＥＴのそれぞれに要求される特性を満たすことができる。
【００５５】
図５は、以上のように製造されたＦＥＴの伝達特性を示す図である。同図に示すように、充分な閾値電圧の差を有したＥ−ＦＥＴおよびＤ−ＦＥＴが形成されていることが分かる。
【００５６】
また、本実施の形態の半導体装置３０は、ＡｌＧａＡｓ電子供給層３０５上にＩｎＧａＰショットキー層３０６を設けている。これにより、ＡｌＧａＡｓ電子供給層３０５とＩｎＧａＰショットキー層３０６との界面にＩｎＡｌＡｓ系の結晶が存在するので、従来に比べてより効率よくフッ素がＡｌＧａＡｓ電子供給層３０５へ拡散し、閾値電圧のシフト量の制御性を向上させることができる。
【００５７】
なお、フッ素（Ｆ）を熱拡散させる温度、時間を制御することにより、ＦＥＴの閾値電圧を所望の値に制御することは容易である。
【００５８】
以上、本発明の半導体装置およびその製造方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものも、本発明の範囲内に含まれる。
【００５９】
例えば、本実施の形態の半導体装置は、２種類の電界効果トランジスタとしてＥ−ＦＥＴとＤ−ＦＥＴとを備えたが、シャントスイッチＦＥＴとトランスファースイッチＦＥＴとを備えてもよい。この場合、シャントスイッチＦＥＴの電子供給層がフッ素を含んでいる。
【００６０】
ＧａＡｓＭＭＩＣにおいてスイッチを構成するＤ−ＦＥＴには、トランスファースイッチＦＥＴとシャントスイッチＦＥＴととしての役割がある。このうちシャントスイッチＦＥＴは、一般的にトランスファースイッチＦＥＴと比較して低リーク電流であることが求められている。フッ素の導入量を調整することで、閾値電圧を正にシフトし、リーク電流を低減したことを特徴とするシャントスイッチＦＥＴを形成することで、トランスファースイッチＦＥＴとの同一化合物半導体基板上への集積が可能である。
【００６１】
また、本実施の形態では、Ｅ−ＦＥＴ領域３１の電子供給層にフッ素を拡散させたが、Ｄ−ＦＥＴ領域３２の電子供給層にもフッ素を拡散させてもよい。ただし、フッ素の導入量（拡散量）が多くなるほど、閾値電圧は正方向にシフトするので、Ｄ−ＦＥＴの役割などに応じてフッ素の導入量を制御する必要がある。
【００６２】
また、本実施の形態では、閾値電圧の異なる２種類のＦＥＴの形成について説明したが、フッ素系のガスの処理時間を可変すること等により、フッ素（Ｆ）の表面付着量を制御することで、３種類以上の閾値電圧を有するＦＥＴを形成できることはいうまでもない。
【産業上の利用可能性】
【００６３】
本発明は、閾値電圧の安定性の優れた２種類以上のＦＥＴを同一基板上に形成することができ、例えば、ＧａＡｓＭＭＩＣの高性能化等に有用である。
【図面の簡単な説明】
【００６４】
【図１】従来の半導体装置の構成の一例を示す断面図である。
【図２】従来の半導体装置の構成の一例を示す断面図である。
【図３】本実施の形態の半導体装置の構成の一例を示す断面図である。
【図４】本実施の形態の半導体装置の製造過程における断面構造を示す図である。
【図５】本実施の形態の半導体装置の製造方法に基づいて製造されたＦＥＴの伝達特性を示す図である。
【符号の説明】
【００６５】
１０、２０、３０  半導体装置
１１、２１、３１  Ｅ−ＦＥＴ領域
１２、２２、３２  Ｄ−ＦＥＴ領域
３１ａ、３２ａ  コンタクト領域
３１ｂ、３２ｂ  ゲート開口
３１ｃ、３２ｃ  オーミック開口
３３  エピタキシャル層
１０１、２０１、３０１  基板
１０２、２０２、３０２  バッファ層
１０３、２０３、３０３  チャネル層
１０４、２０５、３０５  電子供給層
１０５  閾値調整層
１０６、２０６、３０７  コンタクト層
１０７、３０９、３１２、３１３  絶縁膜
１０８、２０８、３１０ｃ、３１０ｄ  オーミック電極
１０９、２０７、３１０ａ、３１０ｂ  ゲート電極
１１０、３０８  素子分離領域
２０４、３０４  スペーサ層
２０９  酸素拡散領域
３０６  ショットキー層
３１１  フッ素拡散領域
【図１】
2010177297.tif 000003
【図２】
2010177297.tif 000004
【図３】
2010177297.tif 000005
【図４】
2010177297.tif 000006
【図５】
2010177297.tif 000007