(57)【要約】【課題】  発光素子の配列方向における半導体基板の小型化が可能であるとともに、発光素子の高密度化が可能な発光素子アレイを提供する。【解決手段】  本発明に係る発光素子アレイ１は、閃亜鉛鉱型結晶構造を有し、直交する辺Ａ，Ｂがそれぞれ［１１０］方向と［１−１０］方向とに沿って切断され、矩形状に形成された化合物半導体基板３と、化合物半導体基板３上に連続してエピタキシャル成長された閃亜鉛鉱型結晶構造を有する化合物半導体層Ｓからなり、［１−１０］方向に沿って列状に複数配置されるとともに、［１−１０］方向に沿う側面が逆メサ形状を有した発光素子５と、各発光素子５の上面に接続された電極７と、発光素子５の前記［１−１０］方向に沿う側面の逆メサ形状によって形成される凹部Ｃを埋めるように設けられた充填材２１と、を備え、電極７は、各発光素子５の上面から充填材２１上を介して引き出されている。【選択図】  図２
2010177447.tif 000002
【特許請求の範囲】
【請求項１】
閃亜鉛鉱型結晶構造を有し、直交する辺がそれぞれ［１１０］方向と［１−１０］方向とに沿って切断され、矩形状に形成された化合物半導体基板と、
前記化合物半導体基板上に連続してエピタキシャル成長された閃亜鉛鉱型結晶構造を有する化合物半導体層からなり、［１−１０］方向に沿って列状に複数配置されるとともに、［１−１０］方向に沿う側面が逆メサ形状を有した発光素子と、
前記各発光素子の上面に接続された電極と、
前記発光素子の前記［１−１０］方向に沿う側面の逆メサ形状によって形成される凹部を埋めるように設けられた充填材と、を備え、
前記電極は、前記各発光素子の上面から前記充填材上を介して引き出されていることを特徴とする、発光素子アレイ。
【請求項２】
前記充填材は、前記発光素子の前記［１−１０］方向に沿う側面に部分的に接するように設けられていることを特徴とする、請求項１に記載の発光素子アレイ。
【請求項３】
前記化合物半導体基板は、周期表III−V族の元素からなることを特徴とする、請求項１又は２に記載の発光素子アレイ。
【請求項４】
前記化合物半導体層は、周期表III−V族の元素からなることを特徴とする、請求項１から３のいずれかに記載の発光素子アレイ。
【請求項５】
閃亜鉛鉱型結晶構造を有する化合物半導体層が連続してエピタキシャル成長された、閃亜鉛鉱型結晶構造を有する化合物半導体基板を準備する工程と、
前記化合物半導体層を表面反応律速でエッチングすることによって、［１−１０］方向に沿って列状に複数配置されるとともに、［１−１０］方向に沿う側面が逆メサ形状を有した発光素子を形成する工程と、
前記各発光素子の前記［１−１０］方向に沿う側面の逆メサ形状によって形成された凹部を埋めるように充填材を設ける工程と、
前記各発光素子の上面に接続される電極を、前記各発光素子の上面から前記充填材上を介して引き出すように形成する工程と、
前記化合物半導体基板を、直交する辺がそれぞれ［１１０］方向と［１−１０］方向とに沿う矩形状に切断する工程と、
を備えることを特徴とする、発光素子アレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子アレイ及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に、複数の発光素子を列状に配置した発光素子アレイが種々提案されている。例えば、特許文献１の図１に記載された発光素子アレイでは、ＧａＡｓ基板上に、ＧａＡｓ層及びＡｌＧａＡｓ層を積層して形成された複数の発光素子（発光部）が列状に配置されている。この各発光素子の上面には電極が接続され、この電極が、発光素子の配列方向に対して垂直な方向に引き出されている。これは、ＧａＡｓやＡｌＧａＡｓ等の閃亜鉛鉱型の結晶構造を有する半導体をウェットエッチングした場合、結晶方位に応じて、形成される発光素子の側面形状が異なることによる。
【０００３】
つまり、この特許文献１の図１の発光素子では、発光素子の配列方向から見た側面がいわゆる逆メサ形状となっており、配列方向と垂直な方向から見た側面がいわゆる順メサ形状となっている。この順メサ形状の側面が［１１０］方向に沿い、逆メサ形状の側面が［１−１０］方向に沿っている。そして、この逆メサ形状の側面は電極材料の蒸着時等に断線が生じやすいため、特許文献１の図１の発光素子アレイでは、電極を発光素子の配列方向に垂直な方向（［１−１０］方向に対応）に引き出し、順メサ形状の側面上に電極を設けている。
【０００４】
なお、本願においては、結晶格子における
【０００５】
【数１】
2010177447.tif 000003
【０００６】
方向を、便宜上、［１−１０］方向と記載する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−２４２５０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、本願発明者らの調査によれば、ＧａＡｓ基板等の閃亜鉛鉱型の結晶構造を有する半導体基板を［１−１０］方向にダイシングした場合、このダイシングによって得られる切断面が、［１１０］方向にダイシングした場合に比べて、チッピング（欠けやひび等）の発生数が多く、そのチッピングの大きさも大きくなることがわかった。
【０００９】
これに対し、特許文献１の図１の発光素子アレイでは、発光素子の配列方向とは垂直な方向がこの［１−１０］方向に対応し、この方向にＧａＡｓ基板をダイシングしているため、この方向の切断面の切断状態が悪くなっている。そのため、この切断面は、その切断面の一番近くに配置される発光素子がチッピングによる損傷を受けないように、この発光素子からある程度離す必要がある。したがって、必然的にＧａＡｓ基板を発光素子の配列方向に大きくしなければならず、この方向の小型化を図ることができないという問題があった。この問題は、例えばプリントヘッド等に用いるために複数個の発光素子アレイを一列に並べた場合、アレイの配列方向の設置スペースが大きくなり、省スペース化が図れないという問題につながる。
【００１０】
また、一方で、結晶方位を９０度回転させた場合は、発光素子の配列方向とは垂直な方向の切断面の切断状態は良くなるが、この配列方向とは垂直な方向から見た側面が逆メサ形状となり、この方向に電極を引き出すことができない。そのため、電極を発光素子の配列方向に引き出すこととなり、引き出した電極を各発光素子間に配置することになるため、列状に並んだ発光素子のピッチを小さくすることができず、高密度化を図ることができないという問題があった。
【００１１】
本発明は、上記問題を解決するためになされたものであり、発光素子の配列方向における半導体基板の小型化が可能であるとともに、発光素子の高密度化が可能な発光素子アレイを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る発光素子アレイは、閃亜鉛鉱型結晶構造を有し、直交する辺がそれぞれ［１１０］方向と［１−１０］方向とに沿って切断され、矩形状に形成された化合物半導体基板と、前記化合物半導体基板上に連続してエピタキシャル成長された閃亜鉛鉱型結晶構造を有する化合物半導体層からなり、［１−１０］方向に沿って列状に複数配置されるとともに、［１−１０］方向に沿う側面が逆メサ形状を有した発光素子と、前記各発光素子の上面に接続された電極と、前記発光素子の前記［１−１０］方向に沿う側面の逆メサ形状によって形成される凹部を埋めるように設けられた充填材と、を備え、前記電極は、前記各発光素子の上面から前記充填材上を介して引き出されていることを特徴とする。
【００１３】
また、本発明に係る発光素子アレイの製造方法は、閃亜鉛鉱型結晶構造を有する化合物半導体層が連続してエピタキシャル成長された、閃亜鉛鉱型結晶構造を有する化合物半導体基板を準備する工程と、前記化合物半導体層を表面反応律速でエッチングすることによって、［１−１０］方向に沿って列状に複数配置されるとともに、［１−１０］方向に沿うが逆メサ形状を有した発光素子を形成する工程と、前記各発光素子の前記［１−１０］方向に沿う側面の逆メサ形状によって形成された凹部を埋めるように充填材を設ける工程と、前記各発光素子の上面に接続される電極を、前記各発光素子の上面から前記充填材上を介して引き出すように形成する工程と、前記化合物半導体基板を、直交する辺がそれぞれ［１１０］方向と［１−１０］方向とに沿う矩形状に切断する工程と、を備えることを特徴とする。
【００１４】
なお、本発明において、「逆メサ形状」とは、発光素子の幅が底面で最も狭く且つ上面で最も広くなった形状のみならず、発光素子の幅が底面と上面との間の位置で最も狭くなった形状を含むものとする。一方、「順メサ形状」とは、発光素子の幅が底面で最も広く且つ上面で最も狭くなった形状をいう。
【発明の効果】
【００１５】
本発明によれば、発光素子の配列方向における半導体基板の小型化が可能であるとともに、発光素子の高密度化が可能な発光素子アレイを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る発光素子アレイの一実施形態を示す平面図である。
【図２】図１の発光素子アレイのII−II線断面図である。
【図３】図１の発光素子アレイのIII−III線断面図である。
【図４】図１の発光素子アレイの製造工程を示す要部断面図である。
【図５】図１の発光素子アレイの製造工程を示す要部断面図である。
【図６】図１の発光素子アレイの製造方法を説明するための平面図である。
【図７】ＧａＡｓ半導体ウエハの［１１０］方向の切断面におけるチッピングの大きさと発生個数との関係を示すグラフである。
【図８】ＧａＡｓ半導体ウエハの［１−１０］方向の切断面におけるチッピングの大きさと発生個数との関係を示すグラフである。
【図９】切断された半導体ウエハの端部の平面図であり、チッピングの大きさを説明するための図である。
【図１０】本発明に係る発光素子アレイの他の実施形態を示す要部断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係る発光素子アレイの一実施形態について、図面を参照しつつ説明する。
【００１８】
図１に示すように、本実施形態に係る発光素子アレイ１は、基板３と、基板３上に設けられた複数の発光素子５と、各発光素子５に接続された表面電極７とを備えている。
【００１９】
基板３は、基板面方位が（１００）である矩形状のＧａＡｓ基板であり、直交する辺Ａ，Ｂがそれぞれ、［１１０］方向，［１−１０］方向に沿って切断されて形成されている。基板３の厚さは、例えば３５０μｍとする。また、基板３は、ｎ型不純物であるＳｉが例えば０．７〜１．９×１０１８ａｔｏｍｓ／ｃｃの濃度でドーピングされ、ｎ型の導電性を有している。
【００２０】
各発光素子５は、［１−１０］方向に沿って列状に配置されている。各発光素子５はそれぞれ、平面視矩形状に形成されており、［１−１０］方向に沿う側面（図２では［１−１０］方向が紙面の奥から手前に向かう方向であり、図２の左右の側面）と、［１１０］方向に沿う側面（図３では［１１０］方向が紙面の奥から手前に向かう方向であり、図３の左右の側面）とを有している。図２に示すように、［１−１０］方向に沿う側面は、逆メサ形状を有している。図３に示すように、［１１０］方向に沿う側面は、順メサ形状を有している。
【００２１】
また、各発光素子５は、図２及び図３に示すように、基板３上に連続して、ＤＢＲ（Distributed Bragg Reflector）層９、ｎ型クラッド層１１、活性層１３、ｐ型クラッド層１５及び電流拡散層１７を順次エピタキシャル成長させることで形成されている。
【００２２】
ＤＢＲ層９は、ＡｌＩｎＰからなる層とＧａＩｎＰからなる層とを一組として５〜２０組積層することで形成されており、その厚さが０．５〜２μｍ程度となっている。また、このＤＢＲ層９には、ｎ型不純物としてＳｉがドーピングされている。Ｓｉのドーピング濃度は、例えば２×１０１８ａｔｏｍｓ／ｃｃ程度とする。このＤＢＲ層９は、活性層１３から基板３側に向けて発せられた光を反射する機能を有している。
【００２３】
ｎ型クラッド層１１は、ｎ型不純物としてＳｉがドーピングされた厚さが０．５μｍ程度であるＡｌＩｎＰからなる。Ｓｉのドーピング濃度は、例えば、８×１０１７ａｔｏｍｓ／ｃｃ程度とする。
【００２４】
活性層１３は、厚さが０．３μｍ程度であるＡｌＧａＩｎＰからなる。なお、この活性層１３には、不純物をドーピングしていない。
【００２５】
ｐ型クラッド層１５は、ｐ型不純物としてＭｇがドーピングされた厚さが０．４μｍ程度であるＡｌＩｎＰからなる。Ｍｇのドーピング濃度は、例えば、７×１０１７ａｔｏｍｓ／ｃｃとする。
【００２６】
電流拡散層１７は、ｐ型不純物としてＭｇがドーピングされた厚さが１．１μｍ程度であるＧａＰからなる。Ｍｇのドーピング濃度は、例えば、１．５×１０１８ａｔｏｍｓ／ｃｃとする。
【００２７】
図２及び図３に示すように、基板３の上面側は、電気絶縁性及び透光性を有するＳｉＮ等からなる絶縁膜１９によって全体的に覆われている。なお、絶縁膜１９における発光素子５の上面を被覆する部分には、後述する表面電極７のリード部７ｂを発光素子５の上面に接続するための貫通孔１９ａが形成されている。なお、図１では、説明の便宜上、絶縁膜１９を図示していない。
【００２８】
図１に示すように、表面電極７は、基板３を被覆する絶縁膜１９上に千鳥状に配置されたパッド部７ａと、発光素子５とパッド部７ａとを接続するリード部７ｂとを有している。図２に示すように、リード部７ｂは、絶縁膜１９に形成された貫通孔１９ａを介して発光素子５の上面に接続され、後述する充填材２１上を介して引き出され、パッド部７ａに接続されている。このパッド部７ａ及びリード部７ｂで形成される表面電極７は、例えば厚さが２５０Å程度のＣｒと厚さが１μｍ程度のＡｕとの積層体で形成することができる。
【００２９】
図２に示すように、充填材２１は、発光素子５の［１−１０］方向に沿う側面の逆メサ形状によって形成される凹部Ｃを埋めるように絶縁膜１９上に形成されている。また、図１に示すように、この充填材２１は、発光素子５の［１−１０］方向に沿う側面の全体に接しておらず、部分的に接するように設けられている。なお、図１では、この充填材２１の形成領域を斑点模様で示している。そして、この充填材２１上に表面電極７のリード部７ｂが配線されることで、蒸着等を用いてリード部７ｂを形成する際の断線等を抑制している。充填材２１の材料としては、例えば、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂等が挙げられる。
【００３０】
図２に示すように、基板３における発光素子５が形成された面とは反対側の面上には、その面の全体に亘って裏面電極２３が形成されている。この裏面電極２３は、例えば、厚さが３０００〜４０００ÅのＡｕとＧｅとの合金層と、厚さが２５０Å程度のＣｒと、厚さが１μｍ程度のＡｕとの積層体で形成することができる。
【００３１】
以上のように構成された発光素子アレイ１は、表面電極７と裏面電極２３との間に順方向電圧を印加することで、発光素子５に電流が供給され、活性層１３が発光する。
【００３２】
次に、発光素子アレイ１の製造方法の一実施形態について、図面を参照しつつ説明する。図４及び図５は、発光素子アレイ１の製造工程を説明するための要部断面図である。なお、図４（ａ）〜（ｃ）及び図５（ｄ）〜（ｆ）において、左図は、図１の発光素子アレイ１のII−II線断面における製造工程を示し、右図は、図１の発光素子アレイ１のIII−III線断面における製造工程を示す。また、ここでは、図６に示すように、円盤状の一枚の基板（半導体ウエハ）Ｗに複数個の発光素子アレイ１を同時に作り込む場合について説明する。
【００３３】
まず、図４（ａ）に示すように、ＤＢＲ層９、ｎ型クラッド層１１、活性層１３、ｐ型クラッド層１５及び電流拡散層１７（以下、これらの層を化合物半導体層Ｓという）が一方の表面に連続してエピタキシャル成長された、円盤状の一枚の基板Ｗを準備する。なお、この円盤状の基板Ｗは、後述するようにダイシングによって切断され、矩形状の基板３を構成するものである。また、化合物半導体層Ｓは、例えば、ＭＯＣVD（Metal Organic Chemical Vapor Deposition）法を用いて形成することができる。
【００３４】
そして、同じく図４（ａ）に示すように、通常のフォトリソグラフィー技術等を用いて、化合物半導体層Ｓを分割して複数の発光素子を形成するためのエッチングマスクＭを電流拡散層１７上に形成する。このエッチングマスクＭは、直交する辺が［１１０］方向と［１−１０］方向とに沿う矩形状に形成されるとともに、［１−１０］方向に列状に並べて設けられている。
【００３５】
次に、化合物半導体層Ｓを表面反応律速でエッチングすることによって、図４（ｂ）に示すように、複数の発光素子５に分離する。こうすることで、複数の発光素子５が［１−１０］方向に沿って列状に形成される。また、このとき、化合物半導体層Ｓの結晶方位に依存して、図４（ｂ）の左図に示すように発光素子５の［１−１０］方向に沿う側面が逆メサ形状に形成され、図４（ｂ）の右図に示すように発光素子５の［１１０］方向に沿う側面が順メサ形状に形成される。なお、表面反応律速のエッチング液としては、例えば、Ｈ２ＳＯ４とＨ２Ｏ２とＨ２Ｏとを所定の割合（例えば、１：１２：３７）で混合したものが挙げられる。そして、エッチング終了後に、エッチングマスクＭを除去する。
【００３６】
続いて、図４（ｃ）に示すように、発光素子５が形成された基板Ｗ上にＣＶＤ（Chemical Vapor Deposition）法等を用いて絶縁膜１９を形成した後、フォトリソグラフィー法等を用いて貫通孔１９ａを形成する。なお、このとき、図４（ｃ）の左図に示されるように、化合物半導体層Ｓの逆メサ形状の側面にも絶縁膜１９が形成されているが、これは、ＣＶＤ法等によって化学反応を用いて堆積させているためである。
【００３７】
次いで、図５（ｄ）の左図に示すように、形成された絶縁膜１９上に、ポリイミド樹脂等をスピンコート法等を用いて塗布し、フォトリソグラフィー法等を用いて充填材２１を所定の形状に形成する。
【００３８】
次に、絶縁膜１９及び充填材２１上にレジスト膜を塗布し、フォトリソグラフィー法により所望のパターンを露光、現像した後、抵抗加熱蒸着法や電子ビーム蒸着法等を用いて、表面電極７を形成するための金属膜を形成する（不図示）。そして、リフトオフ法によって、レジスト膜を除去し、図５（ｅ）に示すように表面電極７を所定の形状に形成する。
【００３９】
そして、図５（ｆ）に示すように、円盤状の基板Ｗにおける発光素子５が形成された面と反対側の面に、抵抗加熱蒸着法や電子ビーム蒸着法等を用いて裏面電極２３を形成する。
【００４０】
以上の工程により、図６に示すように、円盤状の一枚の基板Ｗに複数の発光素子アレイ１が形成される。
【００４１】
そして最後に、この基板Ｗをダイシングによって切断し、図１に示すように矩形状の個々の発光素子アレイ１に分離する。このとき、直交する辺がそれぞれ［１１０］方向と［１−１０］方向とに沿うように図６の基板Ｗを切断する。
【００４２】
本実施形態に係る発光素子アレイ１によれば、基板３が［１１０］方向に切断されている。本発明者らの実験によれば、閃亜鉛鉱型結晶構造を有する半導体ウエハを切断した場合、［１１０］方向の切断面の方が他の方向の切断面に比べ、チッピング（欠けやひび等）の数が少ないとともに、生じるチッピングの大きさも小さいことがわかっている。
【００４３】
図７及び図８は、その実験結果の一例を示すものである。図７は、基板面方位が（１００）のＧａＡｓからなる直径４インチの半導体ウエハを、ダイシングブレードによって［１１０］方向に切断したときの切断面におけるチッピングの大きさと発生個数との関係を示す。図８は、同半導体ウエハを、［１−１０］方向に切断したときのこれらの関係を示す。なお、本実験では、各方向において、２本の切断ラインが半導体ウエハの中央付近を並行して通るように切断し、これによって形成される４つの切断面のうちの２つの切断面におけるチッピングの大きさを測定した。つまり、約２００ｍｍの長さの切断面を測定した。また、ここでいうチッピングの大きさとは、図９に示すように、半導体ウエハの各方向の切断面Ｘに垂直な方向における各チッピング領域Ｐの幅ｄのことをいう。また、この幅ｄは、測長顕微鏡で測定した。
【００４４】
図７及び図８の実験結果から、［１１０］方向の切断面では、６μｍ以下の大きさのチッピングしか発生していないのに対し、［１−１０］方向の切断面では、６〜１３μｍのさらに大きなチッピングが数多く発生していることがわかる。
【００４５】
したがって、本実施形態によれば、閃亜鉛鉱型結晶構造を有するＧａＡｓからなる基板３の［１１０］方向の切断面の切断状態が良好となるため、例えばプリントヘッド等に用いるために、チップ形態である複数個の発光素子アレイ１を一列に並べた場合に省スペース化を図ることができる。
【００４６】
つまり、発光素子アレイ１における発光素子５は、［１−１０］方向に沿って列状に配置されているので、このように一列に並べる場合には、隣接する発光素子アレイ１における基板３の［１１０］方向の切断面を対向させることになる。このとき、この［１１０］方向の切断面の切断状態が悪くなるのであれば、この切断面の一番近くに配置される発光素子５がチッピングによる損傷を受けないように、この発光素子５からこの切断面をある程度離して配置する必要がある。そのため、必然的に基板３を［１−１０］方向に大きくしなければならない。これに対し、発光素子アレイ１によれば、基板３の［１１０］方向の切断面の切断状態が良好であるため、この切断面を一番近くの発光素子５に近づけることができる。したがって、基板３の［１−１０］方向の大きさを小さくすることができ、上記のように発光素子アレイ１を一列に並べた場合には、発光素子アレイ１の配列方向の設置スペースを小さくすることができる。
【００４７】
また、このように基板３の［１１０］方向の切断面とその一番近くに配置された発光素子５との間隔を小さくすることができるので、上記のように発光素子アレイ１を一列に並べた場合に、隣接する発光素子アレイ１の対向する切断面のそれぞれに一番近い発光素子５間の間隔を小さくすることができる。そのため、この発光素子５間の間隔を所定の間隔にして、上記のように発光素子アレイ１を一列に並べた場合にも、各発光素子５の配置間隔を一定に維持することができる。
【００４８】
また、本実施形態によれば、発光素子５の［１−１０］方向に沿う側面の逆メサ形状によって形成される凹部Ｃを埋めるように充填材２１を設けているため、表面電極７の断線等の不具合の発生を抑制することができる。つまり、充填材２１が存在しない場合、例えば抵抗加熱蒸着法、電子ビーム蒸着法等の蒸着法やスパッタリング法等によって表面電極を形成しようとすると、逆メサ形状を有する側面が凹状になっているため、この側面上には電極材料が回り込まず、堆積され難い。そのため、この側面上に表面電極７が形成されず断線したり、形成されたとしても表面電極７が比較的薄くなるため断線し易くなるという問題があった。これに対し、発光素子アレイ１では、この逆メサ形状によって形成される凹部Ｃを埋めるように充填材２１が設けられており、表面電極７がこの充填材２１上に配線されているため、上記のような発光素子５の逆メサ形状に起因する表面電極７の断線等を抑制することができる。
【００４９】
なお、本実施形態のように、閃亜鉛鉱型結晶構造を有する化合物半導体層を表面反応律速のエッチング液でウェットエッチングした場合、その特有の現象として、発光素子５の［１−１０］方向に沿う側面が逆メサ形状にエッチングされ、［１１０］方向に沿う側面が順メサ形状にエッチングされる。したがって、発光素子アレイ１において、発光素子５の順メサ形状の側面に表面電極７を引き回すことで、逆メサ形状による断線等の問題を回避することも考えられるが、そうすると、表面電極７のリード部７ｂが［１−１０］方向に延びることになるので、その分、［１−１０］方向に沿って配列された発光素子５間のピッチが大きくなるという問題がある。これに対し、本実施形態の発光素子アレイ１では、上記のように、発光素子５の逆メサ形状によって形成される凹部Ｃを充填材２１で埋めることで、この充填材２１上を介して［１１０］方向に表面電極７のリード部７ｂを引き回すことができる。そのため、［１−１０］方向に沿って配列された発光素子５間のピッチを小さくすることができる。
【００５０】
また、本実施形態によれば、図１に示すように、充填材２１が発光素子５の［１−１０］方向に沿う逆メサ形状の側面と部分的に接するように形成されているため、充填材２１がこの側面に全体的に接する場合に比べて、発光素子５から発せられる光が充填材２１の内部に伝搬するのを抑制することができる。こうすることで、充填材２１の内部に伝搬した光が、発光素子アレイ１上の予定しない位置から漏れ出ることを抑制することができる。
【００５１】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、上記実施形態では、基板３としてＧａＡｓ基板を用いているが、閃亜鉛鉱型結晶構造を有する化合物半導体からなる基板である限り、これに限定されるものではない。また同様に、化合物半導体層Ｓについても、閃亜鉛鉱型結晶構造を有する化合物半導体からなる結晶層で構成されている限り、上記実施形態の層構成に限定されるものではない。閃亜鉛鉱型結晶構造を有する化合物半導体としては、例えば、周期表III−V族の元素からなるＢＰ，ＢＡｓ，ＡｌＰ，ＡｌＡｓ，ＡｌＳｂ，ＧａＰ，ＧａＡｓ，ＧａＳｂ，ＩｎＰ，ＩｎＡｓ，ＩｎＳｂ等の２元混晶半導体、ＡｌＩｎＰ，ＧａＩｎＰ，ＡｌＧａＡｓ，ＩｎＧａＡｓ，ＡｌＩｎＡｓ等の３元混晶半導体、ＡｌＧａＩｎＰ，ＡｌＧａＩｎＡｓ等の４元混晶半導体が挙げられる。
【００５２】
また、上記実施形態では、基板３の基板面方位が（１００）であるが、（１００）面から０〜２０度傾斜した面についても本発明を適用することができる。
【００５３】
また、上記実施形態では、発光素子５の逆メサ形状の側面に部分的に接するように充填材２１を形成しているが、形成された充填材２１上に表面電極７を配線することができる限り、これに限定されるものではない。例えば、発光素子５の逆メサ形状の側面に全体的に接するように充填材を設けてもよい。また、上記実施形態の充填材２１は、複数の発光素子５の配列方向に沿って連続して形成されているが、例えば、各発光素子５毎に分割して形成してもよい。また、上記実施形態では、図２に示すように、表面電極７を直線状に配線するように充填材２１を平坦に形成しているが、抵抗加熱蒸着法、電子ビーム蒸着法等の蒸着法やスパッタリング法等によって電極＊を連続して形成できる限り、これに限定されるものではい。例えば、多少の段差が存在してもよいし、図１０に示すように充填材２１によって傾斜面を形成してもよい。
【符号の説明】
【００５４】
１  発光素子アレイ
３  基板
５  発光素子
７  表面電極
２１  充填材
Ｃ  凹部
Ｓ  化合物半導体層
【図１】
2010177447.tif 000004
【図２】
2010177447.tif 000005
【図３】
2010177447.tif 000006
【図４】
2010177447.tif 000007
【図５】
2010177447.tif 000008
【図６】
2010177447.tif 000009
【図７】
2010177447.tif 000010
【図８】
2010177447.tif 000011
【図９】
2010177447.tif 000012
【図１０】
2010177447.tif 000013