(57)【要約】【課題】平板表示装置及びその製造方法を提供する。【解決手段】基板と、ＴＦＴ活性層と、キャパシタの第１下部電極及び第１下部電極上に形成されたキャパシタの第１上部電極と、第１絶縁層と、チャンネル領域に対応する領域に順次に形成されたゲート下部電極及びゲート上部電極と、キャパシタの第１上部電極に対応する領域に順次に形成されたキャパシタの第２下部電極及び上部電極と、画素下部電極及び画素下部電極を露出させるように画素下部電極エッジの上部に配された画素上部電極と、活性層のソース及びドレイン領域を露出させるコンタクトホール、及び画素上部電極エッジの一部を露出させるビアホールによって貫通される第２絶縁層と、第２絶縁層上に形成され、コンタクトホール及びビアホールを通じて、ソース、ドレイン領域及び画素上部電極と接続するソース及びドレイン電極と、を備える平板表示装置。【選択図】図１６
2010177668.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の同一層に形成されたチャンネル領域、ソース及びドレイン領域を備えるＴＦＴ活性層と、
前記活性層と同一物質で形成され、前記活性層と同一層に所定間隔離隔されて形成されたキャパシタの第１下部電極、及び前記第１下部電極上に形成されたキャパシタの第１上部電極と、
前記基板、活性層及び第１上部電極上に形成された第１絶縁層と、
前記第１絶縁層上に形成され、前記チャンネル領域に対応する領域に順次に形成されたゲート下部電極及びゲート上部電極と、
前記第１絶縁層上に形成され、前記各ゲート下部電極及び上部電極と同一物質であって、前記キャパシタの第１上部電極に対応する領域に順次に形成されたキャパシタの第２下部電極及び上部電極と、
前記第１絶縁層上に形成され、前記ゲート下部電極及び前記キャパシタ第２下部電極と同一物質で形成された画素下部電極、及び前記ゲート上部電極及び前記キャパシタ第２上部電極と同一物質で形成されて、前記画素下部電極を露出させるように、前記画素下部電極エッジの上部に配された画素上部電極と、
前記ゲート電極、キャパシタ第２電極及び画素上部電極上に形成され、前記活性層のソース及びドレイン領域を露出させるコンタクトホール、及び前記画素上部電極エッジの一部を露出させるビアホールによって貫通される第２絶縁層と、
前記第２絶縁層上に形成され、前記コンタクトホール及びビアホールを通じて、前記ソース、ドレイン領域及び画素上部電極と接続するソース及びドレイン電極と、を備える平板表示装置。
【請求項２】
前記第２絶縁層上に形成され、前記画素下部電極を露出させる画素定義膜と、前記画素下部電極上に形成されて有機発光層を備える中間層と、前記中間層上に形成された対向電極と、を備えることを特徴とする請求項１に記載の平板表示装置。
【請求項３】
前記ＴＦＴ活性層及び前記キャパシタの第１下部電極は、非晶質シリコンが結晶化された多結晶シリコンであることを特徴とする請求項１に記載の平板表示装置。
【請求項４】
前記キャパシタの第１上部電極は、不純物がドーピングされたシリコンを含むことを特徴とする請求項１に記載の平板表示装置。
【請求項５】
前記キャパシタの第１下部電極及び上部電極の端部形状が一致することを特徴とする請求項１に記載の平板表示装置。
【請求項６】
前記ゲート下部電極及び上部電極の端部形状が一致することを特徴とする請求項１に記載の平板表示装置。
【請求項７】
前記キャパシタの第２下部電極及び上部電極の端部形状が一致することを特徴とする請求項１に記載の平板表示装置。
【請求項８】
前記画素下部電極及び上部電極の端部形状が一致することを特徴とする請求項１に記載の平板表示装置。
【請求項９】
前記基板上にバッファ層をさらに備えることを特徴とする請求項１に記載の平板表示装置。
【請求項１０】
前記第２絶縁層の厚さは、前記第１絶縁層より厚いことを特徴とする請求項１に記載の平板表示装置。
【請求項１１】
前記キャパシタの第２上部電極に対応するように前記第２絶縁層上に形成され、前記ソース及びドレイン電極と同一物質で形成されるキャパシタの第３電極をさらに備えることを特徴とする請求項１に記載の平板表示装置。
【請求項１２】
基板と、
前記基板上に形成されたチャンネル領域、及び前記チャンネル領域の上部エッジに形成されたソース及びドレイン領域を備えるＴＦＴ活性層と、
前記活性層のチャンネル領域と同一物質で形成され、前記活性層と所定間隔離隔されて、前記チャンネル領域と同一層に形成されたキャパシタの第１下部電極、及び前記ソース及びドレイン電極と同一物質で形成され、前記第１下部電極上に形成されたキャパシタの第１上部電極と、
前記基板、活性層及び第１上部電極上に形成された第１絶縁層と、
前記第１絶縁層上に形成され、前記チャンネル領域に対応する領域に順次に形成されたゲート下部電極及びゲート上部電極と、
前記第１絶縁層上に形成され、前記各ゲート下部電極及び上部電極と同一物質であって、前記キャパシタの第１上部電極に対応する領域に順次に形成されたキャパシタの第２下部電極及び上部電極と、
前記第１絶縁層上に形成され、前記ゲート下部電極及び前記キャパシタ第２下部電極と同一物質で形成された画素下部電極、及び前記ゲート上部電極及び前記キャパシタ第２上部電極と同一物質で形成されて、前記画素下部電極を露出させるように、前記画素下部電極のエッジの上部に配された画素上部電極と、
前記ゲート電極、キャパシタ第２電極及び画素上部電極上に形成され、前記活性層のソース及びドレイン領域を露出させるコンタクトホール、及び前記画素上部電極のエッジの一部を露出させるビアホールによって貫通される第２絶縁層と、
前記第２絶縁層上に形成され、前記コンタクトホール及びビアホールを通じて、前記ソース、ドレイン領域及び画素上部電極と接続するソース及びドレイン電極と、を備える平板表示装置。
【請求項１３】
前記第２絶縁層上に形成され、前記画素下部電極を露出させる画素定義膜と、前記画素下部電極上に形成されて有機発光層を備える中間層と、前記中間層上に形成された対向電極と、を備えることを特徴とする請求項１２に記載の平板表示装置。
【請求項１４】
前記キャパシタの第２上部電極に対応するように前記第２絶縁層上に形成され、前記ソース及びドレイン電極と同一物質で形成されるキャパシタの第３電極をさらに備えることを特徴とする請求項１２に記載の平板表示装置。
【請求項１５】
基板上に半導体層及び第１導電層を順次に蒸着する工程と、
第１マスク工程として前記半導体層及び第１導電層を、ＴＦＴの活性層と、キャパシタの第１下部電極及び上部電極とに同時にパターニングする工程と、
前記第１マスク工程の構造物上に第１絶縁層を形成する工程と、
前記第１絶縁層上に第２導電層及び第３導電層を順次に形成する工程と、
第２マスク工程として前記第２導電層及び第３導電層のそれぞれを、ＴＦＴのゲート下部電極及び上部電極と、キャパシタの第２下部電極及び第２上部電極と、画素下部電極及び上部電極とに同時にパターニングする工程と、
前記ゲート下部電極及び上部電極をセルフアラインマスクとして、前記ＴＦＴ活性層のエッジにソース及びドレイン領域を形成する工程と、
前記第２マスク工程の構造物上に第２絶縁層を形成する工程と、
第３マスク工程として前記ソース及びドレイン領域の一部、及び前記画素上部電極のエッジの一部が露出されるように前記第２絶縁層をパターニングする工程と、
前記第３マスク工程の構造物上に第４導電層を形成する工程と、
第４マスク工程として前記第４導電層をＴＦＴのソース及びドレイン電極にパターニングする工程と、
前記第４マスク工程の構造物上に第３絶縁層を形成する工程と、
第５マスク工程として前記画素上部電極が露出されるように、前記第２絶縁層及び第３絶縁層を除去する工程と、を含む平板表示装置の製造方法。
【請求項１６】
前記第１マスク工程は、前記ＴＦＴの活性層に対応する位置に半透過部を備えるハーフトーンマスクであることを特徴とする請求項１５に記載の平板表示装置の製造方法。
【請求項１７】
前記第５マスク工程の構造物上に有機発光層を備える中間層、及び対向電極を順次に形成する工程をさらに含むことを特徴とする請求項１５に記載の平板表示装置の製造方法。
【請求項１８】
前記基板上にバッファ層を形成する工程をさらに含むことを特徴とする請求項１５に記載の平板表示装置の製造方法。
【請求項１９】
前記第４マスク工程は、前記第４導電層に前記キャパシタの第３電極を前記ソース及びドレイン電極と同時にパターニングする工程であることを特徴とする請求項１５に記載の平板表示装置の製造方法。
【請求項２０】
基板上に半導体層及び第１導電層を順次に蒸着する工程と、
第１マスク工程として前記半導体層及び第１導電層を、チャンネル領域、ソース及びドレイン領域を備えるＴＦＴの活性層と、キャパシタの第１下部電極及び上部電極とに同時にパターニングする工程と、
前記第１マスク工程の構造物上に第１絶縁層を形成する工程と、
前記第１絶縁層上に第２導電層及び第３導電層を順次に形成する工程と、
第２マスク工程として前記第２導電層及び第３導電層のそれぞれを、ＴＦＴのゲート下部電極及び上部電極と、キャパシタの第２下部電極及び第２上部電極と、画素下部電極及び上部電極とに同時にパターニングする工程と、
前記第２マスク工程の構造物上に第２絶縁層を形成する工程と、
第３マスク工程として前記ソース及びドレイン領域の一部、及び前記画素上部電極のエッジの一部が露出されるように前記第２絶縁層をパターニングする工程と、
前記第３マスク工程の構造物上に第４導電層を形成する工程と、
第４マスク工程として前記第４導電層をＴＦＴのソース及びドレイン電極にパターニングする工程と、
前記第４マスク工程の構造物上に第３絶縁層を形成する工程と、
第５マスク工程として前記画素上部電極が露出されるように、前記第２絶縁層及び第３絶縁層を除去する工程と、を含む平板表示装置の製造方法。
【請求項２１】
前記第１マスク工程は、前記ＴＦＴ活性層の中央部分に対応する位置に半透過部を備えるハーフトーンマスクであることを特徴とする請求項２０に記載の平板表示装置の製造方法。
【請求項２２】
前記第５マスク工程の構造物上に有機発光層を備える中間層、及び対向電極を順次に形成する工程をさらに含むことを特徴とする請求項２０に記載の平板表示装置の製造方法。
【請求項２３】
前記基板上にバッファ層を形成する工程をさらに含むことを特徴とする請求項２０に記載の平板表示装置の製造方法。
【請求項２４】
前記第４マスク工程は、前記第４導電層に前記キャパシタの第３電極を前記ソース及びドレイン電極と同時にパターニングする工程であることを特徴とする請求項２０に記載の平板表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板表示装置及びその製造方法に係り、さらに詳細には、製造工程が単純化され、表示品質に優れた平板表示装置及びその製造方法に関する。
【背景技術】
【０００２】
有機発光表示装置（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）のような平板表示装置は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）及びキャパシタ、これらを連結する配線を含むパターンを形成された基板上に製作される。
【０００３】
一般的に、平板表示装置が製作される基板は、ＴＦＴを備える微細構造のパターンを形成するために、このような微細パターンが描かれたマスクを利用して、パターンを前記アレイ基板に転写する。
【０００４】
このように、マスクを利用してパターンを転写する工程は、一般的にフォトリソグラフィ工程を利用する。フォトリソグラフィ工程によれば、パターンを形成する基板上にフォトレジストを均一に塗布し、ステッパのような露光装備でフォトレジストを露光させた後、（ポジティブフォトレジストの場合）感光されたフォトレジストを現像する過程を経る。また、フォトレジストを現像した後には、残存するフォトレジストをマスクとしてパターンをエッチングし、不要なフォトレジストを除去する一連の過程を経る。
【０００５】
このように、マスクを利用してパターンを転写する工程では、まず、必要なパターンを備えたマスクを準備せねばならないため、マスクを利用する工程が増えるほどマスク準備のための製造コストが上昇する。また、前述した複雑な工程を経ねばならないため、製造工程が複雑であり、製造時間の延長及びこれによる製造コストが上昇するという問題点が発生する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、マスクを利用したパターニング工程を減らし、表示品質に優れた平板表示装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
前記課題を達成するために、本発明は、基板と、前記基板上の同一層に形成されたチャンネル領域、ソース及びドレイン領域を備えるＴＦＴ活性層と、前記活性層と同一物質で形成され、前記活性層と同一層に所定間隔離隔されて形成されたキャパシタの第１下部電極、及び前記第１下部電極上に形成されたキャパシタの第１上部電極と、前記基板、活性層及び第１上部電極上に形成された第１絶縁層と、前記第１絶縁層上に形成され、前記チャンネル領域に対応する領域に順次に形成されたゲート下部電極及びゲート上部電極と、前記第１絶縁層上に形成され、前記各ゲート下部電極及び上部電極と同一物質であって、前記キャパシタの第１上部電極に対応する領域に順次に形成されたキャパシタの第２下部電極及び上部電極と、前記第１絶縁層上に形成され、前記ゲート下部電極及び前記キャパシタ第２下部電極と同一物質で形成された画素下部電極、及び前記ゲート上部電極及び前記キャパシタ第２上部電極と同一物質で形成され、前記画素下部電極を露出させるように前記画素下部電極のエッジの上部に配された画素上部電極と、前記ゲート電極、キャパシタ第２電極及び画素上部電極上に形成され、前記活性層のソース及びドレイン領域を露出させるコンタクトホール、及び前記画素上部電極のエッジの一部を露出させるビアホールによって貫通される第２絶縁層と、前記第２絶縁層上に形成され、前記コンタクトホール及びビアホールを通じて前記ソース、ドレイン領域及び画素上部電極と接続するソース及びドレイン電極と、を備える平板表示装置を提供する。
【０００８】
また、本発明は、基板と、前記基板上に形成されたチャンネル領域、及び前記チャンネル領域の上部のエッジに形成されたソース及びドレイン領域を備えるＴＦＴ活性層と、前記活性層のチャンネル領域と同一物質で形成され、前記活性層と所定間隔離隔されて前記チャンネル領域と同一層に形成されたキャパシタの第１下部電極、及び前記ソース及びドレイン電極と同一物質で形成され、前記第１下部電極上に形成されたキャパシタの第１上部電極と、前記基板、活性層及び第１上部電極上に形成された第１絶縁層と、前記第１絶縁層上に形成され、前記チャンネル領域に対応する領域に順次に形成されたゲート下部電極及びゲート上部電極と、前記第１絶縁層上に形成され、前記各ゲート下部電極及び上部電極と同一物質であって、前記キャパシタの第１上部電極に対応する領域に順次に形成されたキャパシタの第２下部電極及び上部電極と、前記第１絶縁層上に形成され、前記ゲート下部電極及び前記キャパシタ第２下部電極と同一物質で形成された画素下部電極、及び前記ゲート上部電極及び前記キャパシタ第２上部電極と同一物質で形成され、前記画素下部電極を露出させるように、前記画素下部電極のエッジの上部に配された画素上部電極と、前記ゲート電極、キャパシタ第２電極及び画素上部電極上に形成され、前記活性層のソース及びドレイン領域を露出させるコンタクトホール、及び前記画素上部電極のエッジの一部を露出させるビアホールによって貫通される第２絶縁層と、前記第２絶縁層上に形成され、前記コンタクトホール及びビアホールを通じて、前記ソース、ドレイン領域及び画素上部電極と接続するソース及びドレイン電極と、を備える平板表示装置を提供する。
【０００９】
本発明は、基板上に半導体層及び第１導電層を順次に蒸着する工程と、第１マスク工程として前記半導体層及び第１導電層を、ＴＦＴの活性層と、キャパシタの第１下部電極及び上部電極とに同時にパターニングする工程と、前記第１マスク工程の構造物上に第１絶縁層を形成する工程と、前記第１絶縁層上に第２導電層及び第３導電層を順次に形成する工程と、第２マスク工程として前記第２導電層及び第３導電層のそれぞれを、ＴＦＴのゲート下部電極及び上部電極と、キャパシタの第２下部電極及び第２上部電極と、画素下部電極及び上部電極とに同時にパターニングする工程と、前記ゲート下部電極及び上部電極をセルフアラインマスクとして、前記ＴＦＴ活性層のエッジにソース及びドレイン領域を形成する工程と、前記第２マスク工程の構造物上に第２絶縁層を形成する工程と、第３マスク工程として前記ソース及びドレイン領域の一部、及び前記画素上部電極のエッジの一部が露出されるように前記第２絶縁層をパターニングする工程と、前記第３マスク工程の構造物上に第４導電層を形成する工程と、第４マスク工程として前記第４導電層をＴＦＴのソース及びドレイン電極にパターニングする工程と、前記第４マスク工程の構造物上に第３絶縁層を形成する工程と、第５マスク工程で前記画素上部電極が露出されるように、前記第２絶縁層及び第３絶縁層を除去する工程と、を含む平板表示装置の製造方法を提供する。
【００１０】
また、本発明は、基板上に半導体層及び第１導電層を順次に蒸着する工程と、第１マスク工程として前記半導体層及び第１導電層を、チャンネル領域、ソース及びドレイン領域を備えるＴＦＴの活性層と、キャパシタの第１下部電極及び上部電極とに同時にパターニングする工程と、前記第１マスク工程の構造物上に第１絶縁層を形成する工程と、前記第１絶縁層上に第２導電層及び第３導電層を順次に形成する工程と、第２マスク工程として前記第２導電層及び第３導電層のそれぞれを、ＴＦＴのゲート下部電極及び上部電極と、キャパシタの第２下部電極及び第２上部電極と、画素下部電極及び上部電極とに同時にパターニングする工程と、前記第２マスク工程の構造物上に第２絶縁層を形成する工程と、第３マスク工程として前記ソース及びドレイン領域の一部、及び前記画素上部電極のエッジの一部が露出されるように前記第２絶縁層をパターニングする工程と、前記第３マスク工程の構造物上に第４導電層を形成する工程と、第４マスク工程として前記第４導電層をＴＦＴのソース及びドレイン電極にパターニングする工程と、前記第４マスク工程の構造物上に第３絶縁層を形成する工程と、第５マスク工程として前記画素上部電極が露出されるように、前記第２絶縁層及び第３絶縁層を除去する工程と、を含む平板表示装置の製造方法を提供する。
【発明の効果】
【００１１】
本発明の平板表示装置及びその製造方法によれば、全体的なマスクの個数を減らしつつ、最小限のハーフトーンマスク工程を使用して表示装置を製造できるため、全体的なマスク数の低減によるコストの低減、最小限のハーフトーン工程のためのコストの低減、及び製造工程の単純化を実現できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施例による平板表示装置の第１マスク工程による製造工程を概略的に示す断面図である。
【図２】本発明の第１実施例による平板表示装置の第１マスク工程による製造工程を概略的に示す断面図である。
【図３】本発明の第１実施例による平板表示装置の第１マスク工程による製造工程を概略的に示す断面図である。
【図４】本発明の第１実施例による平板表示装置の第１マスク工程による製造工程を概略的に示す断面図である。
【図５】本発明の第１実施例による平板表示装置の第１マスク工程による製造工程を概略的に示す断面図である。
【図６】本発明の第１実施例による平板表示装置の第２マスク工程による製造工程を概略的に示す断面図である。
【図７】本発明の第１実施例による平板表示装置の第２マスク工程による製造工程を概略的に示す断面図である。
【図８】本発明の第１実施例による平板表示装置の第２マスク工程による製造工程を概略的に示す断面図である。
【図９】本発明の第１実施例による平板表示装置の第２マスク工程による製造工程を概略的に示す断面図である。
【図１０】本発明の第１実施例による平板表示装置の第３マスク工程による製造工程を概略的に示す断面図である。
【図１１】本発明の第１実施例による平板表示装置の第３マスク工程による製造工程を概略的に示す断面図である。
【図１２】本発明の第１実施例による平板表示装置の第４マスク工程による製造工程を概略的に示す断面図である。
【図１３】本発明の第１実施例による平板表示装置の第４マスク工程による製造工程を概略的に示す断面図である。
【図１４】本発明の第１実施例による平板表示装置の第５マスク工程による製造工程を概略的に示す断面図である。
【図１５】本発明の第１実施例による平板表示装置の第５マスク工程による製造工程を概略的に示す断面図である。
【図１６】本発明の第１実施例による平板表示装置の概略的な断面図である。
【図１７】本発明の第１実施例の変形例による平板表示装置の概略的な断面図である。
【図１８】本発明の第２実施例による平板表示装置の第１マスク工程による製造工程を概略的に示す断面図である。
【図１９】本発明の第２実施例による平板表示装置の第１マスク工程による製造工程を概略的に示す断面図である。
【図２０】本発明の第２実施例による平板表示装置の第１マスク工程による製造工程を概略的に示す断面図である。
【図２１】本発明の第２実施例による平板表示装置の概略的な断面図である。
【図２２】本発明の第２実施例の変形例による平板表示装置の概略的な断面図である。
【発明を実施するための形態】
【００１３】
以下、添付した図面に示された本発明の望ましい実施例を参照して、本発明をさらに詳細に説明する。
【００１４】
まず、図１ないし図１６を参照して、本発明の第１実施例による平板表示装置を説明する。
【００１５】
図１ないし図１５は、本実施例による平板表示装置の製造過程を概略的に示した断面図であり、図１６は、前記製造工程によって形成された有機発光表示装置（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を概略的に示した断面図である。
【００１６】
図１６を参照すれば、本実施例によるＯＬＥＤ１は、基板１０、バッファ層１１、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）  ２、キャパシタ３及び有機発光素子４を備える。
【００１７】
まず、図１を参照すれば、基板１０上にバッファ層１１、半導体層１２及び第１導電層１３が順次に形成されている。
【００１８】
基板１０は、ＳｉＯ２を主成分とする透明材質のガラス材で形成されうる。もちろん、不透明材質も可能であり、プラスチック材のような他の材質で形成されることもある。但し、ＯＬＥＤ  １の画像が基板１０側で具現される背面発光型である場合には、前記基板１０は、透明材質で形成されねばならない。
【００１９】
基板１０の上面には、基板１０の平滑性及び不純元素の浸透を遮断するために、バッファ層１１が備えられうる。前記バッファ層１１は、ＳｉＯ２及び／またはＳｉＮｘを使用して、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法など、多様な蒸着方法によって蒸着されうる。
【００２０】
前記半導体層１２は、非晶質シリコンを先に蒸着した後、これを結晶化した多結晶シリコンで構成される。非晶質シリコンは、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）法、ＳＰＣ（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｚａｔｉｏｎ）法、ＥＬＡ（Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ）法、ＭＩＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｚａｔｉｏｎ）法、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）法など、多様な方法によって結晶化されうる。
【００２１】
半導体層１２上に、第１導電層１３が蒸着される。本実施例の第１導電層１３は、Ｎ型またはＰ型不純物が含まれた非晶質シリコンを蒸着して熱処理することによって形成されたものであるが、本発明は、これに限定されず、金属を含む導電性物質ならば、いずれかのものでも関係ない。
【００２２】
図２を参照すれば、図１の構造物の上部に塗布された感光剤に対してプレベーキングまたはソフトベーキングで溶剤を除去した感光膜Ｐ１を形成した後、感光膜Ｐ１をパターニングするために、所定パターンが描かれた第１マスクＭ１を準備して基板１０に整列する。
【００２３】
第１マスクＭ１は、透光部Ｍ１１、光遮断部Ｍ１２及び半透過部Ｍ１３を備えたハーフトーンマスクで備えられる。透光部Ｍ１１は、所定波長帯の光を透過させ、光遮断部Ｍ１２は、照射される光を遮断し、半透過部Ｍ１３は、照射される光の一部のみを通過させる。
【００２４】
前記図面に示されたハーフトーンマスクＭ１は、マスクの各部分の機能を概念的に説明するための概念図であり、実際には、前記のようなハーフトーンマスクＭ１は、石英（Ｑｚ）のような透明基板上に所定パターンに形成されうる。この時、光遮断部Ｍ１２は、石英基板上にＣｒまたはＣｒＯ２のような材料でパターニングして形成され、半透過部Ｍ１３は、Ｃｒ、Ｓｉ、Ｍｏ、Ｔａ、Ａｌのうち少なくとも一つ以上の物質を利用して、その組成成分の比または厚さを調節することによって、照射される透光率を調節できる。
【００２５】
前記のようなパターンが描かれた第１マスクＭ１を基板１０に整列して感光膜Ｐ１に所定波長帯の光を照射して露光を実施する。
【００２６】
図３を参照すれば、感光された部分の感光膜Ｐ１を除去する現像過程を経た後における、残存する感光膜のパターンが概略的に示されている。本実施例では、感光された部分が除去されるポジティブ感光剤（Ｐｏｓｉｔｉｖｅ−ＰＲ）が使われたが、本発明は、これに限定されず、ネガティブ感光剤（Ｎｅｇａｔｉｖｅ−ＰＲ）も使われうる。
【００２７】
前記図面を参照すれば、ハーフトーンマスクＭ１の透光部Ｍ１１に対応する感光膜部分Ｐ１１は、除去され、光遮断部Ｍ１２に対応する感光膜部分Ｐ１２、及び半透過部Ｍ１３に対応する感光膜部分Ｐ１３が残っている。この時、半透過部Ｍ１３に対応する感光膜部分Ｐ１３の厚さは、光遮断部Ｍ１２に対応する感光膜部分Ｐ１２の厚さより薄く、この感光膜Ｐ１３の厚さは、半透過部Ｍ１３パターンを構成する物質の成分比または厚さで調節できる。
【００２８】
これらの感光膜パターンＰ１２をマスクとして利用して、エッチング装備で前記基板１０上の半導体層１２、第１導電層１３をエッチングする。この時、感光膜のない部分Ｐ１１の構造物が最も先にエッチングされ、感光膜の一部の厚さがエッチングされる。この時、前記エッチング過程は、ウェットエッチング及びドライエッチングなどの多様な方法で行える。
【００２９】
図４を参照すれば、１次エッチング工程が進められる間、感光膜のない部分Ｐ１１の図３の半導体層１２、第１導電層１３は、エッチングされた。そして、図３の半透過部Ｍ１３に対応する感光膜部分Ｐ１３は、エッチングされたが、その下部構造物は、そのまま残っている。一方、光遮断部Ｍ１２に対応する感光膜部分Ｐ１２は、１次エッチングにおいても一部が残っており、これをマスクとして２次エッチングを進める。
【００３０】
図５を参照すれば、２次エッチング工程によって、１次エッチング工程後に残存した感光膜部分Ｐ１２及び半透過部Ｍ１３に対応する領域に残っていた構造物のうち一部である第１導電層１３がいずれもエッチングされた。前者は、キャパシタの第１下部電極３１−１及び上部電極３１−２となり、後者は、ＴＦＴの活性層２１となる。
【００３１】
ＴＦＴの活性層２１及びキャパシタの第１下部電極３１−１と上部電極３１−２とは、同一構造物上で同一マスクＭ１を利用して同時にパターニングされたため、ＴＦＴの活性層２１とキャパシタの第１下部電極３１−１とは、同一物質で構成され、同一層で形成される。また、同一マスクＭ１で同時にパターニングされたため、キャパシタの第１下部電極３１−１と上部電極３１−２とが作る端部の形状は、一致する。
【００３２】
図６を参照すれば、第１マスク工程の結果である図５の構造物上に、第１絶縁層１４、第２導電層１５及び第３導電層１６を順次に蒸着し、その上に第２感光膜Ｐ２を形成した後、第２マスクＭ２を基板１０に整列する。
【００３３】
第１絶縁層１４は、ＳｉＮｘまたはＳｉＯｘのような無機絶縁膜をＰＥＣＶＤ法、ＡＰＣＶＤ法、ＬＰＣＶＤ法で蒸着できる。第１絶縁層１４の一部は、ＴＦＴの活性層２１とゲート下部電極２１−１との間に介在されてＴＦＴ２のゲート絶縁膜の役割を行い、キャパシタ３の第１上部電極３１−２と第２下部電極３２−１との間に介在されて、キャパシタ３の第１誘電体層の役割を行う。
【００３４】
第２導電層１５は、ＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３のような透明物質のうち選択された一つ以上の物質を含みうる。このような第２導電層１５は、後述する平板表示装置の画素下部電極４２−１、ＴＦＴのゲート下部電極２２−１及びキャパシタの第２下部電極３２−１となる。一方、本実施例では、第２導電層１５が一層で形成されるが、本発明は、これに限定されず、多層の導電物質が形成されうる。すなわち、本実施例のような透明物質のみで画素電極４２を形成する場合には、画像が基板１０側に具現される背面発光の表示装置に使われうるが、画像が基板１０の反対側に具現される前面発光の表示装置である場合には、前記第２導電層を多層に形成し、例えば、反射性質を有する導電物質をまず蒸着した後、本実施例のような透明導電物質を蒸着する方式で反射膜を形成でき、二層だけでなく、必要に応じては、それ以上の多層にも蒸着できる。
【００３５】
第３導電層１６は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、Ｌｉ、Ｃａ、Ｍｏ、Ｔｉ、Ｗ、ＭｏＷ、Ａｌ／Ｃｕのうち選択された一つ以上の物質を含みうる。このような第３導電層１６は、後述する平板表示装置の画素上部電極４２−２、ＴＦＴのゲート上部電極２２−２及びキャパシタの第２上部電極３２−２となる。
【００３６】
第２マスクＭ２は、所定パターンの透光部Ｍ２１及び光遮断部Ｍ２２ａ，Ｍ２２ｂ，Ｍ２２ｃを備える。上のようなパターンが描かれた第２マスクＭ２を基板１０に整列して、感光膜Ｐ２に所定波長帯の光を照射する。
【００３７】
図７を参照すれば、第２マスクＭ２の透光部Ｍ２１に対応する感光膜部分Ｐ２１は、除去され、光遮断部Ｍ２２ａ，Ｍ２２ｂ，Ｍ２２ｃに対応する感光膜部分Ｐ２２ａ，Ｐ２２ｂ，Ｐ２２ｃは、残っている。
【００３８】
これらの感光膜パターンＰ２２ａ，Ｐ２２ｂ，Ｐ２２ｃをマスクとして利用して、エッチング装備で、前記基板１０上の第２導電層１５及び第３導電層１６をエッチングする。この時、前記エッチング過程は、ウェットエッチング及びドライエッチングなどの多様な方法で行える。
【００３９】
図８を参照すれば、第２マスク工程によるエッチング工程が進められた後における、基板１０上に形成された構造物が示されている。感光膜のない部分Ｐ２１の第２導電層１５と第３導電層１６とは、エッチングされた。感光膜が残っていた部分Ｐ２２ａ，Ｐ２２ｂ，Ｐ２２ｃのうちゲート電極２２は、ＴＦＴの活性層２１の中間領域に対応するようにパターニングされる。このようなゲート電極２２のパターンをマスクとして、ＴＦＴ活性層２１のエッジに、ＮまたはＰ不純物をドーピングさせる。
【００４０】
図９を参照すれば、第２マスク工程によるエッチング工程及びイオンドーピング工程後の構造物形状が示されている。
【００４１】
イオンドーピングによって形成されたソース及びドレイン領域２１ａ，２１ｂとチャンネル領域２１ｃとを備えるＴＦＴの活性層２１、ＴＦＴのチャンネル領域２１ｃに対応する位置に形成された２層構造のゲート電極２２、２層構造のキャパシタの第１及び第２電極３１，３２及び２層構造の画素電極４２が形成されている。
【００４２】
前記図面を参照すれば、２層構造の画素電極４２、ＴＦＴのゲート電極２２及びキャパシタの第２電極３２が、同一構造物上で一つのマスクＭ２を利用して同時にパターニングされたため、画素下部電極４２−１、ＴＦＴのゲート下部電極２２−１及びキャパシタの第１下部電極３２−１は、同一層で同一物質で形成され、画素上部電極４２−２、ＴＦＴのゲート上部電極２２−２及びキャパシタの第１上部電極３２−２は、同一層で同一物質で形成される。また、画素下部電極４２−１と画素上部電極４２−２との端部、ゲート下部電極２２−１とゲート上部電極２２−２との端部、及びキャパシタの第２下部電極３２−１と第２上部電極３２−２との端部のそれぞれの形状が一致する。
【００４３】
図１０を参照すれば、第２マスク工程結果である図９の構造物上に第２絶縁層１７を形成し、その上に第３感光膜Ｐ３を形成した後、基板１０上に第３マスクＭ３を整列する。
【００４４】
第２絶縁層１７は、ポリイミド、ポリアマイド、アクリル樹脂、ベンゾシクロブテン及びフェノール樹脂からなる群から選択される一つ以上の有機絶縁物質でスピンコーティングなどの方法で形成される。第２絶縁層１７は、十分な厚さに形成され、例えば、前述した第１絶縁層１４より厚く形成され、ＴＦＴのゲート電極２２と後述するソース／ドレイン電極２４ａ，２４ｂとの間の層間絶縁膜の役割を行う。一方、第２絶縁層１７は、前記のような有機絶縁物質だけでなく、前述した第１絶縁層１４のような無機絶縁物質で形成され、有機絶縁物質と無機絶縁物質とを交互に形成することもある。
【００４５】
第３マスクＭ３は、ソース／ドレイン領域２１ａ，２１ｂの一部領域及び画素電極４２のエッジの一部領域に対応する透光部Ｍ３１ａ，Ｍ３１ｂ，Ｍ３１ｃと、光遮断部Ｍ３２とのパターンを備える。前記のようなパターンが備えられた第３マスクＭ３を基板１０に整列して、感光膜Ｐ３に露光を実施する。
【００４６】
図１１を参照すれば、感光された部分の感光膜Ｐ３が除去された後、残存する感光膜パターンをマスクとしてエッチングした後の平板表示装置が概略的に示されている。ソース／ドレイン領域２１ａ，２１ｂの一部領域、及び画素上部電極４２−２のエッジの一部領域に対応する領域を露出させる開口２３ａ，２３ｂ，２３ｃが形成される。これらの開口２３ａ，２３ｂ，２３ｃのうち、ソース／ドレイン領域２１ａ，２１ｂの一部領域に形成された開口２３ａ，２３ｂは、いわば、コンタクトホールと呼ばれ、画素上部電極４２−２のエッジの一部領域に対応する領域に形成された開口２４ｃは、いわば、ビアホールと称すが、本発明の思想は、このような名称に拘束されない。
【００４７】
図１２を参照すれば、第３マスク工程結果である図１１の構造物上に、第４導電層１８を形成し、その上に第４感光膜Ｐ４を形成した後、基板１０上に第４マスクＭ４を整列する。
【００４８】
第４導電層１８は、前述した第２または第３導電層１５，１６のような導電物質のうちで選択でき、これに限定されず、多様な導電物質で形成されうる。また、前記導電物質は、前述した開口２３ａ，２３ｂ，２３ｃを充填できる程度に十分な厚さに蒸着される。
【００４９】
第４マスクＭ４は、透光部Ｍ４１、光遮断部Ｍ４２ａ，Ｍ４２ｂを備える。このようなパターンを備えたマスクＭ４を利用して、感光膜Ｐ４を露光及び現像した後、残存する感光膜パターンをマスクとしてエッチング工程を進める。
【００５０】
図１３を参照すれば、第４マスク工程の結果として、第２絶縁層１７上に、コンタクトホール２３ａ，２３ｂを通じてソース／ドレイン領域２１ａ，２１ｂと接続するソース／ドレイン電極２４ａ，２４ｂが形成される。また、前記ソース／ドレイン電極２４ａ，２４ｂのうち一つの電極２４ｂ（本実施例の場合）は、画素上部電極４２−２のエッジ領域の一部連結されたビアホール２３ｃを通じて画素上部電極４２−２と接続するように形成される。
【００５１】
図１４を参照すれば、第４マスク工程結果である図１３の構造物上に第３絶縁層１９を形成した後、基板１０上に第５マスクＭ５を整列する。
【００５２】
第３絶縁層１９は、ポリイミド、ポリアミド、アクリル樹脂、ベンゾシクロブテン及びフェノール樹脂からなる群から選択される一つ以上の有機絶縁物質でスピンコーティングなどの方法で形成されうる。一方、第３絶縁層１９は、前記のような有機絶縁物質だけでなく、前述した第１絶縁層１４及び第２絶縁層１５のような無機絶縁物質で形成されうることはいうまでもない。このような第３絶縁層１９は、第５マスクＭ５を使用したエッチング工程後、後述するＯＬＥＤ１の画素定義膜（ＰＤＬ：Ｐｉｘｅｌ  Ｄｅｆｉｎｅ  Ｌａｙｅｒ）４３の役割を行う。
【００５３】
第５マスクＭ５は、画素電極４２に対応する位置に透光部Ｍ５１が形成され、残りの部分には、光遮断部Ｍ５２が形成される。
【００５４】
図１５を参照すれば、図１４のエッチング工程によって、透光部Ｍ５１に対応する領域の第２絶縁層１７、第３絶縁層１９、及び画素上部電極４２−２がエッチングされ、画素下部電極４２−１が露出される。前記エッチング過程で形成された開口４４の周辺の画素上部電極４２−２のエッジには、第２絶縁層１７及び第３絶縁層１９が順次に積層された形状となる。この時、開口４４に沿って所定の厚さに形成された第３絶縁層１９は、画素電極４２のエッジと後述する対向電極４７との間隔を広めて、画素電極４２のエッジに電界が集中する現象を防止することによって、画素電極４２と対向電極４７との短絡を防止するＰＤＬ４３の役割を行う。
【００５５】
図１６を参照すれば、露出された画素下部電極４２−１及びＰＤＬ４３上に有機発光層４５を備える中間層４６、及び対向電極４７が形成される。
【００５６】
有機発光層４５は、画素電極４２と対向電極４７との電気的駆動によって発光する。有機発光層４５は、低分子または高分子有機物が使われうる。
【００５７】
低分子有機物で形成される場合、中間層４６は、有機発光層４５を中心に画素電極４２の方向にホール輸送層（ＨＴＬ：Ｈｏｌｅ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ）及びホール注入層（ＨＩＬ：Ｈｏｌｅ  Ｉｎｊｅｃｔｉｏｎ  Ｌａｙｅｒ）が積層され、対向電極４７の方向に電子輸送層（Ｅｌｅｃｔｒｏｎ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ：ＥＴＬ）及び電子注入層（Ｅｌｅｃｔｒｏｎ  Ｉｎｊｅｃｔｉｏｎ  Ｌａｙｅｒ：ＥＩＬ）が積層される。それ以外にも、必要に応じて多様な層が積層されうる。この時、使用可能な有機材料も銅フタロシアニン（ＣｕＰｃ）、Ｎ，Ｎ−ジ（ナフタレン−１−イル）−Ｎ，Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）をはじめとして多様に適用可能である。
【００５８】
一方、高分子有機物で形成される場合には、中間層４７は、有機発光層４５を中心に画素電極４２の方向にＨＴＬのみが備えられうる。ＨＴＬは、ポリエチレンジヒドロキシチオフェン（ＰＥＤＯＴ）や、ポリアニリン（ＰＡＮＩ）を使用してインクジェットプリンティングやスピンコーティングの方法によって画素電極４２の上部に形成できる。この時、使用可能な有機材料としてＰＰＶ（Ｐｏｌｙ−Ｐｈｅｎｙｌｅｎｅ  Ｖｉｎｙｌｅｎｅ）系及びポリフルオレン系などの高分子有機物を使用でき、インクジェットプリンティングやスピンコーティングまたはレーザを利用した熱転写方式などの通常の方法でカラーパターンを形成できる。
【００５９】
有機発光層４５を備える中間層４６上には、共通電極として対向電極４７が蒸着される。本実施例によるＯＬＥＤ１の場合、画素電極４２は、アノード電極として使われ、共通電極４７は、カソード電極として使われる。もちろん、電極の極性は、逆に適用されうる。
【００６０】
ＯＬＥＤ１が基板１０の方向に画像が具現される背面発光型の場合、画素電極４５は、透明電極となり、共通電極４７は、反射電極となる。この時、反射電極は、仕事関数が小さい金属、例えば、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、またはこれらの化合物を薄く蒸着できる。
【００６１】
一方、前記図面には示されていないが、共通電極４７上には、外部の水分や酸素から有機発光層４５を保護するための密封部材（図示せず）及び吸湿剤（図示せず）がさらに備えられる。
【００６２】
前述した本実施例によるＯＬＥＤ及びその製造方法は、全般的に少ない数のマスクを利用して表示装置を製造できるため、マスク数の低減によるコストの低減、及び製造工程の単純化とこれによるコスト低減とを実現できる。
【００６３】
一方、前記のような少ない数のマスクを利用するためにハーフトーンマスクを使用する工程を導入したとしても、ハーフトーンマスクを最小限（１回）に利用するため、ハーフトーンマスク使用によるコスト上昇を最小化できる。
【００６４】
また、画素電極が有機発光層を形成する直前まで第２絶縁層及び第３絶縁層によって保護され、有機発光層形成直前に露出されるため、画素電極が露出された状態で後続工程が進められる一般的な表示装置に比べて、ピクセル電極の損傷が防止される。
【００６５】
以下、図１７を参照して、本発明の第１実施例の変形例による平板表示装置を説明する。
【００６６】
本変形例によるＯＬＥＤ１’は、基板１０、バッファ層１１、ＴＦＴ２、キャパシタ３’及び有機発光素子４を備える。本変形例によるＯＬＥＤ１’は、前述したＯＬＥＤ１に比べて、キャパシタ３’の構造が異なる。以下、この差異点を中心に本変形例を説明する。
【００６７】
本変形例のＯＬＥＤ１’は、キャパシタの第３電極３３を備える。キャパシタの第３電極３３は、キャパシタの第２上部電極３２−２に対応する位置の第２絶縁層１７の上部に形成される。キャパシタの第３電極３３は、ソース／ドレイン電極２４ａ，２４ｂと同一物質で形成される。
【００６８】
すなわち、前記図面には詳細に示されていないが、本変形例によるキャパシタ３’を製造するために、第４マスク工程時、キャパシタの第２上部電極３２−２に領域に対応する部分に光遮断部が形成されたマスクのパターンを備えたマスクを利用して露光を実施する。その後、エッチングなどの後続工程を進めれば、本変形例のように、第２絶縁層１７の上部にキャパシタ第３電極３３が形成される。
【００６９】
前記のような変形例による表示装置によれば、キャパシタの容量が増加するため、前述したマスク低減によるコスト低減、ピクセル電極損傷防止以外にも、表示装置の表示品質向上に寄与する。
【００７０】
以下、図１８ないし２１を参照して、本発明の第２実施例による平板表示装置を説明する。
【００７１】
本実施例によるＯＬＥＤは、基板１０、バッファ層１１、ＴＦＴ２’、キャパシタ３及び有機発光素子４を備える。本実施例によるＯＬＥＤは、前述したＯＬＥＤ１に比べて、ＴＦＴの構造が異なる。以下、その差異点を中心に、本実施例を説明する。
【００７２】
まず、図１８を参照すれば、図１の構造物の上部に感光膜Ｐ１’を形成した後、感光膜Ｐ１’をパターニングするために、所定パターンが描かれた第１マスクＭ１’を準備して基板１０に整列する。
【００７３】
第１マスクＭ１’は、透光部Ｍ１１’、光遮断部Ｍ１２ａ’，Ｍ１２ｂ’，Ｍ１２ｃ’及び半透過部Ｍ１３’を備えたハーフトーンマスクで備えられる。
【００７４】
前記のようなパターンが描かれた第１マスクＭ１’を基板１０に整列して、感光膜Ｐ１’に所定波長帯の光を照射して露光を実施する。
【００７５】
図１９を参照すれば、感光された部分の感光膜Ｐ１’を除去する現像過程を経た後における、残存する感光膜のパターンが概略的に示されている。ハーフトーンマスクＭ１’の透光部Ｍ１１’に対応する感光膜部分Ｐ１１’は、除去され、光遮断部Ｍ１２ａ’，Ｍ１２ｂ’，Ｍ１３ｃ’に対応する感光膜部分Ｐ１２ａ’，Ｐ１２ｂ’，Ｐ１２ｃ’、及び半透過部Ｍ１３’に対応する感光膜部分Ｐ１３’が残っている。
【００７６】
これらの感光膜Ｐ１２ａ’，Ｐ１２ｂ’，Ｐ１２ｃ’，Ｐ１３’をマスクとして利用して、エッチング装備で、前記基板１０上の半導体層１２、第１導電層１３をエッチングする。この時、感光膜のない部分Ｐ１１’の構造物が最も先にエッチングされ、感光膜の一部の厚さがエッチングされる。この時、前記エッチング過程は、ウェットエッチング及びドライエッチングなど、多様な方法で行われうる。
【００７７】
図２０を参照すれば、１次エッチング工程が進められる間、感光膜のない部分Ｐ１１’の図１９の半導体層１２、第１導電層１３は、エッチングされた。そして、図１９の半透過部Ｍ１３’に対応する感光膜部分Ｐ１３’は、エッチングされたが、その下部構造物は、そのままに残っている。一方、光遮断部Ｍ１２ａ’，Ｍ１２ｂ’，Ｍ１２ｃ’に対応する感光膜部分Ｐ１２ａ’，Ｐ１２ｂ’，Ｐ１２ｃ’は、１次エッチング後にもその一部が残っており、これをマスクとして２次エッチングを進める。
【００７８】
図２１を参照すれば、２次エッチング工程後、図２０で残存した感光膜部分Ｐ１２ａ’，Ｐ１２ｂ’，Ｐ１２ｃ’がいずれもエッチングされた後、残りの第２ないし第４マスク工程が完了した後のＯＬＥＤの形状が概略的に示されている。
【００７９】
感光膜が一部除去された領域（Ｐ１２ａ’，Ｐ１２ｂ’の間）の下部の第１導電層１３の一部は、エッチングされ、残りの領域（Ｐ１２ａ’，Ｐ１２ｂ’の下部）の第１導電層１３は、ＴＦＴのソース／ドレイン領域２１ａ’，２１ｂ’に形成された。
【００８０】
前記のような実施例による表示装置によれば、ソース／ドレイン領域が第１マスクのエッチング工程で形成されるため、第１実施例のように、別途のドーピング工程が不要であるため、工程を単純化できる。
【００８１】
以下、図２２を参照して、本発明の第２実施例の変形例による平板表示装置を説明する。
【００８２】
本変形例によるＯＬＥＤは、基板１０、バッファ層１１、ＴＦＴ２’、キャパシタ３’及び有機発光素子４を備える。本変形例によるＯＬＥＤは、前述した第１実施例によるＯＬＥＤ１に比べて、ＴＦＴ２’及びキャパシタ３’の構造が異なる。
【００８３】
ＴＦＴ２’の構造は、前述した第２実施例によるＯＬＥＤと同様に、第１マスク工程時、キャパシタの第１上部電極３１−２と同一物質で形成されるソース及びドレイン領域２１ａ’，２１ｂ’を備える。
【００８４】
一方、キャパシタ３’の構造は、前述した第１実施例の変形例によるＯＬＥＤと同様に、第４マスク工程時、ソース及びドレイン電極２４ａ，２４ｂと同一物質で形成されるキャパシタの第３電極３３をさらに備える。
【００８５】
前記のような変形例による表示装置によれば、ソース／ドレイン領域を形成するための別途のドーピング工程を進める必要がないので、工程が単純化され、キャパシタの容量が増加するため、前述したマスク低減によるコスト低減、ピクセル電極の損傷防止以外にも、表示装置の表示品質を向上させうる。
【００８６】
一方、前述した実施例及び変形例では、平板表示装置としてＯＬＥＤを例として説明したが、本発明は、これに限定されず、液晶表示装置をはじめとする多様な表示素子を使用できる。
【００８７】
また、本発明による実施例を説明するための図面には、一つのＴＦＴ及び一つのキャパシタのみが示されているが、これは、説明の便宜のためのものであり、本発明は、これに限定されず、本発明によるマスク工程を増やさない限り、複数のＴＦＴ及び複数のキャパシタが備えられうる。
【００８８】
また、前記図面に示された構成要素は、説明の便宜上拡大または縮小して表示されうるので、図面に示された構成要素のサイズや形状に、本発明が拘束されず、当業者ならば、これから多様な変形及び均等な他の実施例が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
【産業上の利用可能性】
【００８９】
本発明は、平板表示装置関連の技術分野に好適に適用可能である。
【符号の説明】
【００９０】
１  ＯＬＥＤ
２  ＴＦＴ
３  キャパシタ
４  有機発光素子
１０  基板
１１  バッファ層
１２  半導体層
１３  第１導電層
１４  第１絶縁層
１５  第２導電層
１６  第３導電層
１７  第２絶縁層
１８  第４導電層
１９  第３絶縁層
２１  活性層
２２  ゲート電極
２４ａ，２４ｂ  ソース／ドレイン電極
３１  キャパシタの第１電極
３２  キャパシタの第２電極
４２  画素電極
４３  ＰＤＬ
４５  有機発光層
４６  中間層
４７  対向電極
【図１】
2010177668.tif 000003
【図２】
2010177668.tif 000004
【図３】
2010177668.tif 000005
【図４】
2010177668.tif 000006
【図５】
2010177668.tif 000007
【図６】
2010177668.tif 000008
【図７】
2010177668.tif 000009
【図８】
2010177668.tif 000010
【図９】
2010177668.tif 000011
【図１０】
2010177668.tif 000012
【図１１】
2010177668.tif 000013
【図１２】
2010177668.tif 000014
【図１３】
2010177668.tif 000015
【図１４】
2010177668.tif 000016
【図１５】
2010177668.tif 000017
【図１６】
2010177668.tif 000018
【図１７】
2010177668.tif 000019
【図１８】
2010177668.tif 000020
【図１９】
2010177668.tif 000021
【図２０】
2010177668.tif 000022
【図２１】
2010177668.tif 000023
【図２２】
2010177668.tif 000024