(57)【要約】【課題】配線抵抗値の異常やショートの抑制。【解決手段】層間絶縁膜１８にレジストパターン１９を設けたうえで層間絶縁膜１８をドライエッチングする工程の後と、レジストパターン１９を除去した状態のストレッサーＳｉＮ膜１７をさらにドライエッチングする工程の後とのうちのいずれかの時点で、半導体ウェーハ１０２を窒素プラズマ処理する。【選択図】図１
2010177262.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェーハにストレッサーＳｉＮ膜を成膜する第１の工程と、
前記ストレッサーＳｉＮ膜に層間絶縁膜を成膜する第２の工程と、
前記層間絶縁膜にレジストパターンを設けたうえで前記層間絶縁膜をドライエッチングする第３の工程と、
前記レジストパターンを除去したうえで前記ストレッサーＳｉＮ膜をドライエッチングする第４の工程と、
前記第３の工程後または前記第４の工程後に、前記半導体ウェーハを窒素プラズマ処理する第５の工程を、
を含む、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第５の工程を、前記半導体ウェーハをチャンバに収納したうえで当該チャンバに窒素ガスを流入させた状態で実施し、かつ前記チャンバに対する窒素ガス流量を５００ｓｃｃｍ以上に設定する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第５の工程を、前記半導体ウェーハをチャンバに収納したうえで当該チャンバに窒素ガスを流入させた状態で実施し、かつ前記チャンバにおける前記窒素ガスの滞在時間が０．２ｓｅｃ以下になるように、前記チャンバに対する窒素ガス流量を設定する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第５の工程を、前記半導体ウェーハをチャンバに収納したうえで当該チャンバに上部ＲＦパワーと下部ＲＦパワーとを印加した状態で実施し、かつ前記上部ＲＦパワーと前記下部ＲＦパワーとの比率（上部ＲＦパワー／下部ＲＦパワー）を１以下に設定する、
ことを特徴とする請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記第１〜第５の工程のうちの少なくとも前記第５の工程を、前記半導体ウェーハをチャンバに収納した状態で実施し、
かつ、前記第５の工程後の前記チャンバにＣＯを流入させる第６の工程を、
さらに含む、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第５の工程後の前記半導体ウェーハを窒素雰囲気で保持する第７の工程を、
さらに含む、
ことを特徴とする請求項１の半導体装置の製造方法。
【請求項７】
半導体ウェーハにストレッサーＳｉＮ膜を成膜する第１の工程と、
前記ストレッサーＳｉＮ膜に層間絶縁膜を成膜する第２の工程と、
前記層間絶縁膜にレジストパターンを設けたうえで前記層間絶縁膜をドライエッチングする第３の工程と、
前記レジストパターンを除去したうえで前記ストレッサーＳｉＮ膜をドライエッチングする第４の工程と、
を含み、
前記第１〜第４の工程のうちの少なくとも前記第３の工程と前記第４の工程とを、前記半導体ウェーハをチャンバに収納した状態で実施し、
かつ、前記第３の工程後または前記第４の工程後の前記チャンバにＣＯを流入させる第５の工程を、
さらに含む、
ことを特徴とする半導体装置の製造方法。
【請求項８】
半導体ウェーハにストレッサーＳｉＮ膜を成膜する第１の工程と、
前記ストレッサーＳｉＮ膜に層間絶縁膜を成膜する第２の工程と、
前記層間絶縁膜にレジストパターンを設けたうえで前記層間絶縁膜をドライエッチングする第３の工程と、
前記レジストパターンを除去したうえで前記ストレッサーＳｉＮ膜をドライエッチングする第４の工程と、
前記第３の工程後または前記第４の工程後の前記半導体ウェーハを窒素雰囲気で保持する第５の工程と、
を含む、
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にストレッサーＳｉＮ膜が設けられてなる半導体装置の製造方法に関する。
【背景技術】
【０００２】
図１（ｂ）、図８を参照して、半導体装置のゲートコンタクト部分における従来の製造フローを説明する。まず、半導体基板（半導体ウェーハ）３４に、ゲート電極３２が形成される。次にゲート電極３２にゲート電極絶縁膜３１が形成される。次にゲート電極３１とゲート電極絶縁膜３２との側壁にサイドウォール３３が形成される。次にゲート電極部分を覆うようにエッチング停止膜（窒化膜）３６が成膜される。エッチング停止膜３６の上に層間絶縁膜３７が形成される。次に、ＣＭＰなどを用いて層間絶縁膜３７の上面の平坦化が行われる。次にリソグラフィ法などによってレジスト３８がパターニングされる。次にパターニングされたレジスト３８をマスクにして層間絶縁膜３７がドライエッチングされることで、コンタクトホールが形成される。次にホール底部のエッチング停止膜３６がエッチングされる。次にアッシングによりレジスト３８が除去される。
【０００３】
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、半導体装置の材料として、ストレッサーＳｉＮ膜が用いられるようになってきた。高性能なＭＯＳトランジスタは、チャネル領域に歪みを導入してキャリア移動度を向上させており、この歪みを発生させるために、トランジスタの形成領域上に、高い応力を有するストレッサーＳｉＮ膜が堆積される。
【０００４】
しかしながら各種実験に基づいて本願発明者は、以下のことを見いだした。すなわち、ドライエッチング時に使用するフルオロカーボン系のガスがポリマーとなって半導体ウェーハに付着し、このガスが半導体ウェーハを大気に暴露する際に大気中の水分と反応してフッ酸が生成される。
【０００５】
ストレッサーＳｉＮ膜ではない従前の窒化膜を備えた半導体集積回路装置の構造では、フッ酸が生成されたとしても、フッ酸が配線抵抗に影響を及ぼすレベルで窒化膜を溶解させることはない。したがって、上記ポリマーを除去する必要もない（たとえば特許文献１参照）。しかしながら、本願発明者は、上記フッ酸生成の知見と同時にストレッサーＳｉＮ膜がフッ酸に溶解しやすいことも見いだした。ストレッサーＳｉＮ膜がフッ酸によって溶解すると、ドライエッチング時に使用したフルオロカーボン系のガスと配線材料のＣｕとが反応して、Ｃｕにコロージョン（腐食）が発生して、ゲート周りの配線抵抗にばらつきが生じる。
【０００６】
このような不都合を解消する方法として、従来から、ドライエッチング後に半導体ウェーハを大気に暴露する処理の前処理として、半導体ウェーハを窒素プラズマ処理し、これによってコロージョンを防止する方法がある（たとえば特許文献２参照）。
【特許文献１】特開２００２−１６４４２７号公報
【特許文献２】特開２００５−１１６８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記した従来の窒素プラズマ処理をドライエッチング後に実施しても十分にフルオロカーボン系のガスによって生成されたポリマーとストレッサーＳｉＮ膜が反応するのを防止することができないことがある。また、本願発明者の実験によれば、ストレッサーＳｉＮ膜は微量のフッ酸でも溶解する。そのために確実にフルオロカーボン系のガスを除去する、もしくは当該ガスと大気の水分との間に生じる反応を防止する必要がある。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明に係る半導体装置の製造方法は、ドライエッチング後にストレッサーＳｉＮ膜が露出する場合に窒素プラズマ処理を行う。より確実にフルオロカーボン系のガスによって生成されたポリマーを除去するために、バイアスパワーを高くする。また、フルオロカーボン系のガスによって生成されたポリマーを除去した後にそのフルオロカーボン系のガスが再付着を防止するために、フッ素のチャンバ内の滞在時間を短くする。そのために窒素プラズマ処理を行う際の窒素流量を多くする。また固体表面に吸着するガスの滞在時間は温度に依存するために温度は高めに設定するのが効果的である。更に残留ガスを除去するために窒素プラズマ処理後にＣＯをチャンバに流入させることで、フッ素をＣＯＦガスに変化せて排気する。更に処理後に窒素雰囲気で半導体ウェーハを保持する。
【０００９】
本発明の半導体装置の製造方法によると、ストレッサーＳｉＮ膜の溶解による配線抵抗の変動のバラツキをなくすことができる。
【発明の効果】
【００１０】
本発明に係る半導体製造方法は以下の効果を奏する。
・配線抵抗の面内ばらつきの低減を図ることができる。
・配線抵抗を安定して製造することができる。
【００１１】
以上のことから、コンタクトホールの配線抵抗値の異常やショートを防ぎ、半導体装置の歩留低下を防止することができる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施形態）
前述した通り、ゲート周りの配線抵抗のばらつきは、ストレッサーＳｉＮ膜が大気中に暴露した際に大気の水分とドライエッチング時に生成したポリマーとが反応してフッ酸が発生し、このフッ酸によってストレッサーＳｉＮ膜が溶解することが原因である。本実施の形態では、以下の方法により、この課題を解決している。以下、説明するが、図1（ａ）に本実施の形態の製造方法における主工程のフローが、図２に各工程における断面図が示される。なお、前述したように、図1（ｂ）には、本実施の形態の対比として従来のフローが示される。
【００１３】
本実施形態の製造方法の説明に先立って、本実施形態の製造方法で用いられるコンタクトドライエッチ及び窒素プラズマ処理を行う装置を、図４、図５を参照して説明する。図４は第１の実施形態におけるプラズマ処理装置１００の概略図であり、図５は第１の実施形態におけるプラズマ処理装置１００の断面図である。なお、半導体ウェーハは、図５に符号１０２を付して図示される。
【００１４】
装置正面にＦＯＵＰ設置部５０１があり、ＦＯＵＰ設置部５０１に大気ローダー５０２が接続される。大気ローダー５０２には搬送機構（図示せず）とノッチ合わせ５０３とが設けられる。大気ローダー５０２にはロードロック室４０１が設置される。大気ローダー５０２とロードロック室４０１とは連通接続される。さらにロードロック室４０１にはウェーハ真空搬送チャンバ２０１が連通接続される。ウェーハ真空搬送チャンバ２０１には、エッチングチャンバ１０１が連通接続される。
【００１５】
大気ローダー５０２とウェーハ真空搬送チャンバ２０１とは、互いに対向した状態でロードロック室４０１に接続される。大気ローダー５０２とロードロック室４０１との間、ウェーハ真空搬送チャンバ２０１とロードロック室４０１との間、およびウェーハ真空搬送チャンバ２０１とエッチングチャンバ１０１との間には、それぞれ開閉可能なゲートバルブ３０１Ａ、３０１Ｂ、３０１Ｃが設置される。これにより、ロードロック室４０１は、大気ローダー５０２やウェーハ真空搬送チャンバ２０１とそれぞれ隔離できるようになる。
【００１６】
この装置では、大気圧状態で半導体ウェーハをロードロック室４０１に搬入したうえで、ゲートバルブ３０１Ａを閉じ、この状態でドライポンプなどを用いてロードロック室４０１等を大気圧状態から真空状態に移行させることができる。ウェーハ真空搬送チャンバ２０１には搬送機構（図示せず）が設置される。またエッチングチャンバ１０１は、ゲートバルブ３０１Ｂによってウェーハ真空搬送チャンバ２０１から隔離できるようになっており、エッチング処理中は、エッチングチャンバ１０１内の雰囲気を隔離できるようになる。以下、詳細に説明する。
【００１７】
大気ローダー５０２の搬送機構を用いて半導体ウェーハをＦＯＵＰ設置部５０１から取り出したうえで、取り出した半導体ウェーハをノッチ合わせ５０３に移動させてここで半導体ウェーハのノッチを合わせる。ノッチ合わせが終了すると大気ローダー５０２とロードロック４０１との間のゲートバルブ３０１Ａを開いて、半導体ウェーハをロードロック４０１へ移動させたうえでゲートバルブ３０１Ａを閉じ、この状態でロードロック室４０１を真空にする。ロードロック室４０１が真空になった時点で、ウェーハ真空搬送チャンバ２０１側のゲートバルブ３０１Ｂを開き、ウェーハ真空チャンバ２０１の搬送機構によって半導体ウェーハをロードロック４０１からウェーハ真空搬送チャンバ２０１に搬入する。この状態でさらにエッチングチャンバ１０１とウェーハ真空搬送チャンバ２０１との間のゲートバルブ３０１Ｃを開き、半導体ウェーハをウェーハ真空搬送チャンバ２０１からエッチングチャンバ１０１に搬入する。
【００１８】
プラズマ処理装置１００では、プラズマ処理を行うプロセスチャンバ１０１と半導体ウェーハ搬送チャンバ２０１とが半導体ウェーハ搬送経路部３０３（図５参照）を介して連通接続されており、半導体ウェーハ搬送経路部３０３を開閉するゲートバルブ３０１が設けられる。ゲートバルブ３０１によりプロセスチャンバ１０１内のプラズマ雰囲気が遮断される。なお、プロセスチャンバ１０１として、エッチングチャンバ１０１が共用される。
【００１９】
図５に示すように、半導体ウェーハ搬送チャンバ２０１は、半導体ウェーハ１０２をプロセスチャンバ１０１に搬入搬出する搬送機構（図示せず）を備える。ゲートバルブ３０１は、半導体ウェーハ搬送チャンバ２０１側に設置される。プロセスチャンバ１０１には半導体ウェーハ１０２を設置する半導体ウェーハステージ１０３が設けられる。半導体ウェーハステージ１０３には下部電源１０５が設けられ、チャンバ天部には上部電極１１０が埋設される。上部電極１１０は、上部電源１０４に接続される。これにより、プロセスチャンバ１０１は、２周波型装置として機能する。
【００２０】
プラズマ処理装置１００はガス供給系１０９を有する。ガス供給系１０９は、ガス源１０８を備えており、ガス供給系１０９から供給されるガスはガス噴出し板１１１に形成された複数の孔から上部電極１１０内に噴出し、さらにプロセスチャンバ１０１に噴出する。プラズマ処理装置１００は排気系１１５を有する。排気系１１５は、半導体ウェーハ搬送経路部３０３に対向する側壁の下部に排気部１０７を有する。排気部１０７は、排気領域１１２に連通している。排気領域１１２の底部には排気口１１３と、排気口１１３を開閉する排気用ゲートバルブ１０６と、排気口１１３に連通するターボ分子ポンプ１３１と、排気配管１３２等が設けられる。これによりプロセスチャンバ１０１内のガスは排気部１０７、排気領域１１２、および排気口１１３を介して外部へ排気される。
【００２１】
以下、上述したコンタクトドライエッチ及び窒素プラズマ処理を行う装置を用いた本実施形態の半導体装置の製造方法を説明する。まず、半導体基板（半導体ウェーハ）１６の上に、ゲート電極１４が形成され、そのゲート電極１４の側壁に第１のサイドウォール１１が形成される。更に第１のサイドウォール１１の外側に第２のサイドウォール１２が形成され、更に第２のサイドウォール１２の外側に第３のサイドウォール１３が形成される（図２（ａ）参照）。
【００２２】
その後にゲート電極部分を覆うようにストレッサーＳｉＮ膜１７が成膜され（図１（ａ），（ｂ）の[イ]、図２（ｂ）参照）、更にストレッサーＳｉＮ膜１７の上に層間絶縁膜１８が形成され、更に層間絶縁膜１８の上面がＣＭＰ法などにより平坦化される（図１（ａ），（ｂ）の[ロ]、図２（ｃ）参照）。その後、層間絶縁膜１８の上面にリソグラフィ工程によりレジストパターン１９が形成される（図１（ａ），（ｂ）の[ハ]、図２（ｄ）参照）。
【００２３】
更にレジストパターン１９をマスクにしたドライエッチングによりコンタクトホール２１が形成される（図１（ａ），（ｂ）の[ニ]、図２（ｅ）参照）。次にアッシングによりレジストパターン１９を除去する（図１（ａ），（ｂ）の[ホ]，[へ]、図２（ｇ）参照）。続いてレジストパターン１９が除去された状態でコンタクトホール２１の底部に位置するストレッサーＳｉＮ膜１７をドライエッチングにより除去する（図１（ａ），（ｂ）の[ト],[リ],[ヌ]、図２（ｆ）参照）。最後に半導体基板１６のアッシングと洗浄とを行う（図１（ａ），（ｂ）の[リ]，[ヌ]、図２（ｇ）参照）。このあと、コンタクトホール２１にタングステン等からなる埋め込み配線（図示省略）が形成される。
【００２４】
以上説明した半導体装置の製造方法の各工程は、基本的に従来例と同様であり、図３に示すようにドライエッチング時（（図１の[二]、[ト]参照）に生成されるポリマーと大気中の水分とによってフッ酸が生成されて、このフッ酸によってストレッサーＳｉＮ膜１７が溶解することがある。ストレッサーＳｉＮ膜１７が溶解すると、上述した埋め込み配線の配線抵抗が異常な値を示す（変動してばらつく）。
【００２５】
この配線抵抗のばらつきを防止するために、本実施の形態では、上述したストレッサーＳｉＮ膜１７のエッチング除去工程（図１（ａ）の[ト]）とレジストパターンのアッシング除去（図１（ａ）の[リ]）との間に、図１（ａ）に示す[チ−１],[チ−２],[チ−３]の各工程を実施する。
【００２６】
まず、[チ−１]の工程を説明する。ドライエッチングによるストレッサーＳｉＮ膜（ライナー膜）１２の除去（[ト]の処理）を行ったのち、半導体基板１６に窒素プラズマ処理を施すことでＣ−Ｆ系のポリマーを除去する。窒素プラズマ処理は、[ト]の処理で実施したドライエッチングと同一チャンバで連続して行われる。
【００２７】
通常、Ｃ−Ｆ系等のポリマーは酸素プラズマを用いて除去されるが、本発明で対象としている半導体装置の構造では、酸素プラズマを用いた除去を行うと、コンタクトホール底部が酸化する可能性があり、この除去法は採用できない。なお、水素を含むガス用いてＣ−Ｆ系のポリマーを除去することも考えられるが、水素がポリマー中のフッ素と反応しフッ酸が生成される可能性があるのでこの方法も採用できない。
【００２８】
本実施の形態における[チ−１]の工程では、このことを鑑みて窒素プラズマ処理を実施する。この窒素プラズマ処理では、反応式（１）によりＣ−Ｆ系のポリマーが除去されると考えられる。
ＣｘＦｙ＋ｘＮ  →  ｘＣＮ＋ｙＦ  …（１）
本願発明者が実験を行った結果、下部電極１０５を介して半導体ウェーハ１０２に付与する下部ＲＦパワー（バイアスパワー：電圧）を上部電極１１０に付与する上部ＲＦパワー（電圧）よりも高くすることでトップパワー／バイアスパワーを１以下にすると、コンタクトホール２１内に生成されるＣ−Ｆ系のポリマーを確実に除去することができることがわかった。そこで、本実施の形態では、Ｃｕ−Ｎによって確実にフッ素成分を除去するために下部電極１０５を介して半導体ウェーハ１０２に付与する下部ＲＦパワーを上部ＲＦパワーより高くしている（上部ＲＦパワー／下部ＲＦパワー＜１）。さらには、反応を確実に行うためには十分な窒素と反応させる必要があるため、窒素量を多くしたうえで十分な処理時間を設定している。
【００２９】
さらには、窒素プラズマ処理によってフッ素成分を除去している間に、一度除去したフッ素成分が半導体ウェーハに再付着する可能性がある。そこで、本実施の形態では、再付着を防止するために、以下の２つの対策を実施する。
【００３０】
（第１の対策）
１つ目の対策は温度に着目している。固体表面上に吸着する分子の滞在時間は、（２）式で表される。
τ=τ0×exp（ε0/kT）  …（２）
τ0は定数、
Ｔは固体表面温度、
ε0は分子１個の脱離の活性化エネルギー（kJ/molecules）、
kはボルツマン定数
（２）式により明らかであるが、固体表面温度が高くなるほど固体表面上における分子の滞在時間が短くなる。このことは、固体表面温度を高くすれば、半導体ウェーハ１０２に吸着していて乖離したフッ素が半導体ウェーハ１０２に最吸着しにくくなることを示している。したがって、半導体ウェーハ１０２の表面温度は高い方がよい。本実施の形態の[チ−１]の工程では半導体ウェーハ１０２の表面温度は30℃以上にした。あまり温度が高くなると今度はＥＳＣに半導体ウェーハ１０２が吸着しにくくなるなどの弊害が出てくるので上限は６０℃あたりになる。
【００３１】
（第２の対策）
また、半導体ウェーハ１０２から脱離したフッ素成分が再付着したしにくくするためには、より速く排気すると効果的である。このことに着目したのが第２の対策である。チャンバ内に浮遊するガスの滞在時間は、（３）式で表わされる。
τ＝Ｐ×Ｖ÷Ｑ
τは反応室におけるガスの滞在時間、
Ｐはガス圧力、
Ｖは反応室の容積、
Ｑはガス流量
（３）式により明らかであるが、流量が大きくなるほうがより滞在時間が短くなる。実験を行った結果、５００ｓｃｃｍ以上で、滞在時間τ＝０．２ｓｅｃ以下が良好であることがわかった。
【００３２】
以上説明した[チ−１]の工程（窒素プラズマ処理）の全条件を下記に示す。
上部ＲＦパワー：３５０〜６００Ｗ
下部ＲＦパワー：３５０〜６００Ｗ
ただし、上部ＲＦパワー／下部ＲＦパワー＜１
窒素ガス流量：５００〜１０００ｓｃｃｍ
半導体ウェーハステージ温度：３０〜６０℃
次に、[チ−２],[チー３]の工程を説明する。[チ−２]の工程では、[チ−１]の除去工程でも残留するフッ素を確実に除去するために、[チ−１]の除去工程（窒素プラズマ処理）の後に一酸化炭素をチャンバに流す。これにより反応式（３）の反応が起こる。
ＣＯ＋Ｆ  →  ＣＯＦ  …（３）
これによりフッ素は、半導体ウェーハ１０２に再付着することなく、ＣＯＦガスとなりチャンバから排気される。なお、[チ−２]の工程（ＣＯパージ）の後は、アッシング処理（[リ]の工程）が実施可能となるように、再度、窒素パージ工程（[チ−３]の工程）が実施される。
【００３３】
図６にこれまで説明したフッ素除去のメカニズムを示す。ドライエッチング後の半導体基板１６上もしくはストレッサーＳｉＮ膜１７上に、ＣＦｘのポリマーが生成される（図６（ａ）参照）。この後に窒素プラズマ処理を行うことによって、ＣＦｘのポリマーをＣＮとＦとに分解する（図６（ｂ）,（ｃ）参照）。そしてＣＯを流すことによって、ＣＮとＣＯＦとをガスにして排気する（図６（ｄ）参照）。
【００３４】
更に半導体ウェーハに除去しきれないフッ素成分が残留している場合を想定して、処理後に大気中に暴露せずに、窒素雰囲気で半導体ウェーハ１０２を保管する。より確実に保管するために、ロードロック４０１で真空から大気に戻す際に窒素で大気圧に戻す。また、大気ローダー５０２も窒素で充填させておく。そして、ＦＯＵＰ設置部５０１も窒素で充填させる。これにより、万が一残留フッ素が半導体ウェーハ１０２上に存在しても、大気中の水分と残留フッ素が反応してフッ酸が生成されるのが防止される。
【００３５】
ここではエッチングチャンバ（プロセスチャンバ）１０１は２周波のものを用いたがマイクロ波などのプラズマ源には依存はなく、このエッチング方法を使用することが可能である。ただし、より効果的な除去を行うために、半導体ウェーハのバイアス側のＲＦパワー（下部ＲＦパワー）を制御できるものが望ましい。
【００３６】
（第２の実施形態）
第２の実施形態の半導体装置の構造方法について、図７のフロー図を参照して説明する。第１の実施形態では、[ト]の工程（ストレッサーＳｉＮ膜１７のドライエッチング除去工程）の後に、[チ−１]の工程（窒素プラズマ処理）、[チ−２]の工程（ＣＯパージ処理）、[チ−３]の工程（窒素パージ処理）を実施しているが、本実施形態では、[ニ]の工程（コンタクトドライエッチング処理）の後にも同様に[チ−４]の工程（第２の窒素プラズマ処理）、[チ−５]の工程（第２のＣＯパージ処理）、[チ−６]の工程（第２の窒素パージ処理）を行う。
【００３７】
[ニ]の工程（コンタクトドライエッチング処理）では、条件にも大きく依存するものの、一般にコンタクトホール２１の底部においてフルオロカーボン系のガスがポリマーとして生成してにくい。しかしながら、条件によってはコンタクトホール２１の底部においてフルオロカーボン系のガスがポリマーとして生成し、半導体ウェーハ１０２が大気に暴露する際にフッ酸を生成してストレッサーＳｉＮ膜１７を溶解させる可能性がある。本実施形態では、このようなストレッサーＳｉＮ膜１７の溶解を防止するために、[ニ]の工程（コンタクトドライエッチング処理）後にも、[チ−４]の工程（第２の窒素プラズマ処理）、[チ−５]の工程（第２のＣＯパージ処理）、[チ−６]の工程（第２の窒素パージ処理）を行う。
【００３８】
（第３の実施形態）
第１の実施形態の製法において、ストレッサーＳｉＮ膜１７が十分に薄膜であるために、ストレッサーＳｉＮ膜１７をドライエッチングにより削除する際に使用するフルオロカーボン系のガスを十分に微量に設定することが可能になる場合がある。このような場合には、[チ−１]の工程（窒素プラズマ処理）を実施することなく、[チ−２]の工程（一酸化炭素をチャンバに流す処理）を実施する。これによりフッ素が半導体ウェーハ１０２に再付着することなくＣＯＦのガスとなりチャンバから排気される。
【００３９】
この他、フルオロカーボン系のガスを十分に微量に設定することが可能になる場合には、[チ−１]の工程（窒素プラズマ処理）、[チ−２]の工程（ＣＯパージ処理）、[チ−３]の工程（窒素パージ処理）を全て実施することなく、ドライエッチング処理後に半導体ウェーハ１０２を大気中に暴露させることなく窒素雰囲気で保管してもよい。より確実に保管するためには、ロードロック４０１で真空から大気に戻す際に窒素で大気圧に戻す。また、大気ローダー５０２も窒素で充填させておく。そして、ＦＯＵＰ設置部５０１も窒素で充填させる。これにより、万が一残留フッ素が半導体ウェーハ上に存在しても、大気中の水分と残留フッ素が反応し、フッ酸が生成されるのを防止することができる。
【産業上の利用可能性】
【００４０】
以上説明したように、本発明は、半導体装置の製造方法における配線抵抗のばらつき要因の一つであるストレッサーＳｉＮ膜の溶解を防ぎ、安定状態に保つ方法として有用である。また、生産性の観点からも本発明の製造方法は有用である。
【図面の簡単な説明】
【００４１】
【図１】図１（ａ）は本発明の第１の実施形態における半導体装置の製造方法のフロー図、図１（ｂ）は、従来例における半導体装置の製造方法。
【図２】本発明の半導体装置の製造工程を示す概略的な工程図。
【図３】改善前の半導体装置の製造方法によって発生するストレッサーＳｉＮ膜の溶解を示す概略図。
【図４】本発明の実施形態におけるプラズマ処理装置の構成を示す概略図。
【図５】本発明の実施形態におけるプラズマ処理装置のチャンバの概略構成を示す断面図。
【図６】本発明のフッ素除去メカニズムを示す概略図。
【図７】本発明の第１の実施形態における半導体装置の製造方法のフロー図。
【図８】従来の半導体装置の製造工程を示す概略的な工程図。
【符号の説明】
【００４２】
１１    第１のサイドウォール
１２    第２のサイドウォール
１３    第３のサイドウォール
１４    ゲート電極
１５    拡散領域
１６    半導体基板
１７    ストレッサーＳｉＮ膜
１８    層間絶縁膜
１９    レジストパターン
２０    ストレッサーＳｉＮ膜の腐食
１０１  プロセスチャンバ
１０２  半導体ウェーハ
１０３  半導体ウェーハステージ
１０４  上部電源
１０５  下部電源
１０６  排気用ゲートバルブ
１０７  排気部
１０８  ガス供給源
１０９  ガス供給口
１１０  上部電極
１１１  ガス噴出し板
１１２  排気領域
１１３  排気口
１１４  ガス流量コントローラー
１１５  ガス供給部
１１６  プロセスガス流量コントローラー
１２０  制御及び演算装置
１３０  ＡＰＣバルブ
１３１  ターボ分子ポンプ
１３２  排気配管
１３３  ドライポンプ
２０１  ウェーハ真空搬送チャンバ
３０１Ａ−３０１Ｃ  ゲートバルブ
３０３  半導体ウェーハ搬送経路部
４０１  ロードロック室
５０１  ＦＯＲＰ設置部
５０２  大気ローダー
５０３  ノッチ合わせ
【図１】
2010177262.tif 000003
【図２】
2010177262.tif 000004
【図３】
2010177262.tif 000005
【図４】
2010177262.tif 000006
【図５】
2010177262.tif 000007
【図６】
2010177262.tif 000008
【図７】
2010177262.tif 000009
【図８】
2010177262.tif 000010