(57)【要約】【課題】複数種類の伝送方式／伝送速度の受信信号のデューティ補正を行なうことのできるデューティ補正回路を提供する。【解決手段】伝送方式／速度判定部（６３）において、受信端子（２）からの受信信号（ＩＮ）のインパルスノイズを多数決回路（５０）により除去する。このノイズ除去後の信号を用いて立上り点間隔を立上り点検出回路（１１）、第２カウンタ（１２）および立上り点周期検出回路（１３）により検出する。この検出された立上り点周期の最大値および最小値に基づいて、所定の判定基準に従って受信信号の伝送方式および伝送速度を伝送方式／速度判定回路（７０）で識別する。波形歪み検出／補正回路（９）においては、この判定された伝送方式および速度に従ってパルス幅の上限値が設定され、その上限値に従って受信信号の波形の歪み検出／補正を行なう。【選択図】図４９
2010193085.tif 000002
【特許請求の範囲】
【請求項１】
受信端子を介して与えられる受信信号を受け、前記受信信号の連続する同一方向の遷移間の時間を検出する遷移検出部、
前記遷移検出部により検出された遷移間時間に従って、前記受信信号の少なくとも伝送方式を判定する伝送方式判定部、
前記受信信号の第１の論理レベルの継続時間を観測する観測部、
前記観測部により観測された継続時間と前記伝送方式判定部の判定結果とに基づいて前記受信信号の波形歪みを検出する波形歪み検出部、および
前記波形歪み検出部による波形歪み検出に応答して、前記波形歪みの発生期間の間前記受信信号を反転して補正信号を生成する歪み補正部を備える、デューティ補正回路。
【請求項２】
前記伝送方式判定部は、前記検出された遷移間時間に従って前記受信信号の伝送速度をさらに判定し、
前記波形歪み検出部は、前記伝送方式および伝送速度に従って前記受信信号の波形歪みを検出する、請求項１記載のデューティ補正回路。
【請求項３】
前記受信信号を遅延して複数の遅延受信信号を生成し、前記複数の遅延受信信号の遷移の多数決により前記受信信号のインパルスノイズを除去し、該除去信号を前記遷移検出部に転送する多数決部をさらに備える、請求項１または２に記載のデューティ補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はデューティ補正回路に関し、特に、通信において利用される符号ビットを表現する信号のデューティ比を補正し、ビット誤り率を低減するデューティ補正回路の構成に関する。
【背景技術】
【０００２】
通信分野においては、種々の符号化方式に従ってデータが符号化されて転送される。このデータ通信において、送信側および受信側で同期を取る必要がある。この同期を簡易に確立する符号化方式の１つに、「マンチェスタ符号」といわれる符号方式がある。このマンチェスタ符号は、転送データ（ビット）の中央部においてデータに遷移を生じさせる。したがって、転送データのビット期間を規定するクロックサイクルの中央部において遷移が生じるため、転送データビットにクロック信号が埋込まれているのと等価となり、この転送データ率からクロック信号を容易に再生することができる。しかしながら、この場合、デューティ比５０％のクロック信号に基づいて、ビットサイクル（ビット期間）の中央部において遷移を生じさせており、送信経路等での波形歪み等によりデューティ比が５０％からずれた場合、正確にデータの復調を行なうことができなくなる。
【０００３】
このようなマンチェスタ符号のデューティ比を補正することを目的とする構成が、特許文献１（特開２００２−３５４０５５号公報）に示されている。特許文献１に示されるデューティ補正回路においては、受信信号のエッジ（遷移）を検出し、エッジ検出に応答してサンプリング周波数でカウンタを行なうカウンタのカウント値を初期化（リセット）する。このカウンタのカウント値とエッジ検出信号とに従って、受信信号のエッジ間隔が、所定のクロック信号のデューティ比５０％に対応しているかを判別する。デューティ比５０％からずれている場合には、受信信号を強制的に反転して、補正受信信号を生成する。
【０００４】
このマンチェスタ符号化方式においては、各シンボル（転送データビット）ごとにゼロクロス点が存在し、このゼロクロス点間隔が、１シンボル周期または０．５シンボル周期と予め定められている。この特徴を利用して、受信信号のデューティ比が５０％よりずれているかを判別している。
【０００５】
また、データ識別用のクロック信号のデューティを、データビットの波形のデューティをモニタして調整することにより、クロック信号のデューティを調整する構成が、特許文献２（特開平１１−１２７１４２号公報）に示されている。この特許文献２に示される構成においては、デューティは、データビットの波高値の中央値での、１パルスの占める時間幅の１タイムスロット（シンボル周期）Ｔに対する割合と定義しており、このデューティ１００％のクロック信号を生成することを目的とする。この特許文献２に示される構成においては、デューティ可変手段により、データ信号のデューティを変更可能とし、このデューティ可変手段から出力されるデータ信号のデューティをモニタする。このデューティモニタかけのデューティが所定値となるように、デューティ可変手段を制御し、このデューティモニタ手段から出力されるデータ信号と同期したデータ識別用クロック信号を生成する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３５４０５５号公報
【特許文献２】特開平１１−１２７１４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
データ伝送方式および伝送速度として、単一の伝送方式および伝送速度が利用される通信分野においては、上述の特許文献１および２に示される構成で、デューティの調整が可能であると考えられる。しかしながら、転送データについて、複数のデータ伝送方式および／または伝送速度が存在する場合、上述の特許文献１および２に示される構成では対応することができなくなる。
【０００８】
たとえば、非接触カードなどのＩＣカードを利用する分野においては、データ伝送方式として、マンチェスタ符号化方式、ＴｙｐｅＡ規格およびＴｙｐｅＢ規格が存在し、また、データの伝送速度についても、搬送周波数（１３．５６ＭＨｚ）により規定される周期（シンボル周期）の整数倍の周波数でデータ伝送が行なわれている。したがって、同一の受信装置を用いて複数の種類の伝送方式の受信信号に対応するシステムにおいては、複数種類の伝送方式／速度のデータに対してデューティ比を調整することが要求される。例えば、上述のような非接触カード用途において、たとえば自動改札に、この非接触カードを利用する場合、複数の伝送方式および伝送速度に対応することが必要となる。
【０００９】
それゆえ、この発明の目的は、複数種類の伝送方式／速度に対して受信信号のデューティを補正することのできるデューティ補正回路を提供することである。
【課題を解決するための手段】
【００１０】
この発明に係るデューティ補正回路は、受信信号の連続する同一方向の遷移の間の時間を検出し、その検出した遷移間時間に従って受信信号の少なくとも伝送方式を判定する。このとき、また、受信信号の第１の論理レベルの継続時間を観測し、この観測された継続時間と判定された結果とに基づいて受信信号の波形歪みを検出し、その検出された波形歪みに応答して、受信信号を強制的に反転して補正信号を生成する。
【発明の効果】
【００１１】
受信信号の伝送方式に従って、同一方向の遷移間時間は、伝送方式に従って一義的に定められる。したがって、この遷移間時間に従って伝送方式を判定して、受信信号の伝送方式に従った立上りおよび立下りの間の時間を検出することにより、波形歪みが存在するかを識別できる。これにより、正確に、受信信号の伝送方式に応じて波形歪みの検出および補正を行なうことができ、復調時のビット誤りを低減することができる。
【図面の簡単な説明】
【００１２】
【図１】この発明において利用されるマンチェスタ符号の信号波形を示す図である。
【図２】この発明において利用されるＴｙｐｅＡ符号の信号波形を示す図である。
【図３】この発明において利用されるＴｙｐｅＢ符号の信号波形を示す図である。
【図４】この発明の実施の形態１に従うデューティ補正回路の全体の構成を概略的に示す図である。
【図５】この発明の実施の形態１における伝送方式判定および歪み検出／補正の処理シーケンスを示す図である。
【図６】この発明の実施の形態１におけるマンチェスタ符号、ＴｙｐｅＡ符号およびＴｙｐｅＢ符号の信号波形を歪みなしおよび歪みありそれぞれについて示す図である。
【図７】この発明の実施の形態１に従うデューティ補正回路の動作を示すフロー図である。
【図８】この発明の実施の形態１におけるマンチェスタ符号の長パルスの歪み検出／補正操作を示すタイミング図である。
【図９】この発明の実施の形態１におけるマンチェスタ符号の短パルスの歪み検出／補正処理を示すタイミング図である。
【図１０】この発明の実施の形態１におけるＴｙｐｅＡ符号の長パルスの歪み検出／補正処理を示すタイミング図である。
【図１１】この発明の実施の形態１におけるＴｙｐｅＢ符号のパルス波形歪み検出および補正動作処理を示すタイミング図である。
【図１２】図４に示す立上り点周期保存メモリの構成の一例を概略的に示す図である。
【図１３】図４に示す伝送方式判定回路の構成の一例を概略的に示す図である。
【図１４】図４に示す波形歪み検出回路５の構成の一例を概略的に示す図である。
【図１５】図１４に示す波形歪み検出回路の動作を示すタイミング図である。
【図１６】図１４に示す波形歪み検出回路の動作を示すタイミング図である。
【図１７】この発明の実施の形態２に従うデューティ補正回路の全体の構成を概略的に示す図である。
【図１８】図１７に示す多数決回路の構成の一例を概略的に示す図である。
【図１９】図１８に示す多数決回路の動作を示すタイミング図である。
【図２０】この発明の実施の形態２におけるマンチェスタ符号に対する多数決回路の処理を示すタイミング図である。
【図２１】この発明の実施の形態２におけるＴｙｐｅＡ符号に対する多数決回路の動作を示すタイミング図である。
【図２２】この発明の実施の形態２におけるＴｙｐｅＢ符号に対する多数決回路の処理を示すタイミング図である。
【図２３】この発明の実施の形態２に従うデューティ補正回路の動作を示すフロー図である。
【図２４】この発明の実施の形態３に従うデューティ補正回路の全体の構成を概略的に示す図である。
【図２５】伝送速度１０６ｋｂｐｓのマンチェスタ符号の歪み有りおよび無しの信号波形を示す図である。
【図２６】伝送速度２１２ｋｂｐｓのマンチェスタ符号の歪み有りおよび無しの信号波形を示す図である。
【図２７】伝送速度４２４ｋｂｐｓのマンチェスタ符号の歪みの有無における信号波形を示す図である。
【図２８】伝送速度８４７ｋｂｐｓのマンチェスタ符号、ＴｙｐｅＡ符号およびＴｙｐｅＢ符号の歪みの有無に応じた信号波形を示す図である。
【図２９】伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号の歪みの有無に応じた信号波形を示す図である。
【図３０】伝送速度２１２ｋｂｐｓのＴｙｐｅＡ符号の歪みの有無に応じた信号波形の一例を示す図である。
【図３１】伝送速度４２４ｋｂｐｓのＴｙｐｅＡ符号の歪みの有無に応じた信号波形を示す図である。
【図３２】伝送速度１０６ｋｂｐｓのＴｙｐｅＢ符号の歪みの有無に応じた信号波形を示す図である。
【図３３】伝送速度２１２ｋｂｐｓのＴｙｐｅＢ符号の歪みの有無に応じた信号波形を示す図である。
【図３４】伝送速度４２３ｋｂｐｓのＴｙｐｅＢ符号の歪みの有無に応じた信号波形の一例を示す図である。
【図３５】この発明の実施の形態３における各符号と伝送速度の立上り点間隔の最大および最小値を一覧して示す図である。
【図３６】この発明の実施の形態３における伝送方式および伝送速度の判定基準を一覧にして示す図である。
【図３７】この発明の実施の形態３におけるデューティ補正回路の動作を示すフロー図である。
【図３８】この発明の実施の形態３におけるデューティ補正回路の動作を示すフロー図である。
【図３９】この発明の実施の形態３におけるデューティ補正回路の動作を示すフロー図である。
【図４０】この発明の実施の形態３における伝送速度４２４ｋｂｐｓのＴｙｐｅＡ符号の歪み検出／補正動作を示すタイミング図である。
【図４１】この発明の実施の形態３における伝送速度２１２ｋｂｐｓのＴｙｐｅＡ符号の波形歪みの検出／補正処理を示すタイミング図である。
【図４２】この発明の実施の形態３における伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号の波形歪みの検出および補正動作を示すタイミング図である。
【図４３】この発明の実施の形態３における伝送速度２１２ｋｂｐｓのＴｙｐｅＢ符号の波形歪みの検出／補正動作を示すタイミング図である。
【図４４】この発明の実施の形態３における伝送速度４１４ｋｂｐｓのマンチェスタ符号の歪み検出／補正動作を示すタイミング図である。
【図４５】この発明の実施の形態３における伝送速度２１２ｋｂｐｓのマンチェスタ符号の歪み検出／補正の動作を示すタイミング図である。
【図４６】この発明の実施の形態３にける伝送速度１０６ｋｂｐｓのマンチェスタ符号の歪み検出／補正処理を示すタイミング図である。
【図４７】この発明の実施の形態３における伝送方式／速度判定回路７０の構成の一例を概略的に示す図である。
【図４８】この発明の実施の形態３における波形歪み検出回路の構成の一例を概略的に示す図である。
【図４９】この発明の実施の形態４に従うデューティ補正回路の全体の構成を概略的に示す図である。
【図５０】この発明の実施の形態４におけるインパルスノイズを有するマンチェスタ符号の信号波形を示す図である。
【図５１】この発明の実施の形態４における多数決回路が出力するマンチェスタ符号の信号波形を示す図である。
【図５２】この発明の実施の形態４におけるインパルスノイズを有するＴｙｐｅＡ符号の信号波形を示す図である。
【図５３】この発明の実施の形態４における多数決回路のＴｙｐｅＡ符号の出力信号波形を示す図である。
【図５４】この発明の実施の形態４におけるインパルスノイズを有するＴｙｐｅＢ符号の信号波形を示す図である。
【図５５】この発明の実施の形態４における多数決回路のＴｙｐｅＢ符号の出力信号波形を示す図である。
【図５６】この発明の実施の形態４におけるデューティ補正回路の動作を示すフロー図である。
【発明を実施するための形態】
【００１３】
［実施の形態１］
図１は、この発明に従うデューティ補正回路に与えられる受信信号の符号化方式の１つであるマンチェスタ符号のシンボルのコード表を示す図である。このマンチェスタ符号はＮＲＺ（ノンリターンツーゼロ符合：Non-Return To Zero Code）であり、連続するシンボルの間に“０”が挿入されない。このマンチェスタ符号化方式においては、１シンボル期間Ｔの中央において信号の論理レベルを変化させる。この場合、シンボルが“０”のときには、この中央部においてＬレベルからＨレベルに信号を立上げる。一方シンボルが“１”のときには、この中央部においてＨレベルからＬレベルに信号の論理レベルを立下げる。すなわち、１シンボル期間Ｔの前半期間（Ｔ／２）においてＨレベルであり、後半期間がＬレベルであれば、そのシンボルは“１”と判定され、一方、１シンボル期間Ｔの前半期間がＬレベルであり、後半期間がＨレベルのときには、そのシンボルは“０”と判定される。
【００１４】
図１においては、２つの連続するシンボル、すなわち前シンボルおよび後シンボルが（００）、（０１）、（１０）、（１１）の場合の信号波形を、図１（ａ）−（ｄ）にそれぞれ示す。
【００１５】
この図１（ａ）−（ｄ）に示すように、マンチェスタ符号化方式においては、１シンボル期間の中央点で信号の論理レベルが変化されるため、このシンボルのエッジに同期して再生クロック信号を生成する必要がある。従って、正確な受信データの復調のためには、デューティを正確に５０％に設定されたクロック信号を生成する必要がある。以下の説明において、「デューティ」は、１シンボル期間Ｔに対するＨレベル期間の割合を示すものとしてこの用語を用いる。
【００１６】
図２は、この発明において利用される受信信号の他の伝送方式（符号化方式）の信号波形を示す図である。図２においては、ＴｙｐｅＡ符号の波形を示す。このＴｙｐｅＡ符号は、マンチェスタ符号と同様、ＮＲＺ符号であり、マンチェスタ符号を副搬送波で変調する。図２（ａ）−（ｄ）においては、図１と同様、２つのシンボル、すなわち、前シンボルおよび後シンボルの信号波形を示す。この副搬送波は、１シンボル周期Ｔの１／４倍の周期Ｔ／４を有する。
【００１７】
図２（ａ）−（ｄ）においては、シンボル列（００）、（０１）、（１０）、および（１１）の波形をそれぞれ示す。
【００１８】
図２（ａ）−（ｄ）に示すように、論理“０”のシンボルに対しては、１シンボル周期の後半期間（Ｔ／２）が、副搬送波で変調され、シンボルが論理“１”のときには、この１シンボル周期Ｔの前半期間が副搬送波で変調される。このＴｙｐｅＡ符号においても、１シンボル周期の前半および後半の期間のいずれが変調されているかにより、論理“０”および“１”が識別される。非変調部分は、Ｈレベルに維持される。
【００１９】
図３は、この発明において対象とされる受信信号の伝送方式がＴｙｐｅＢ符号化方式の場合の符号の波形を示す図である。図３においても、２つの連続するシンボル、すなわち、前シンボルおよび後シンボルの信号波形を示す。このＴｙｐｅＢ符号も、ＮＲＺ符号であり、図３（ａ）−（ｄ）において、シンボル列（００）、（０１）、（１０）、および（１１）の信号波形をそれぞれ示す。
【００２０】
図３（ａ）−（ｄ）に示すように、ＴｙｐｅＢ符号化方式においては、ＮＲＺ符号化方式に従って符号化され、このＮＲＺ符号をＢＰＳＫ（バイナリフェーズシフトキーイング：Binary Phase Shift Keying）で変調された副搬送波を利用して負荷変調する。こで、負荷変調とは、副搬送波を用いて搬送波を変調することを示す。このＢＰＳＫ方式は、デジタル信号の２値状態に応じて、搬送波の位相を初期位相かまたはこの初期位相を１８０度位相変位させた位相（反転値）のいずれかに設定する。
【００２１】
図３（ａ）−（ｄ）に示すように、シンボルの論理値が“０”のときには、Ｈレベルから始まるパルス信号が生成され、一方、シンボルの論理値が“１”のときには、シンボルの初期値を反転したＬレベルからパルス列を生成する。このＴｙｐｅＢ符号の場合においても、パルス信号の周期（副搬送波の周期）は、シンボル周期Ｔの１／４倍のＴ／４である。すなわち、ＴｙｐｅＢ符号の場合には、このパルスの伝送速度は同一であるものの、論理“１”および“０”で、その位相が１８０度変位している。
【００２２】
これらの図１から図３に示すマンチェスタ符号、ＴｙｐｅＡ符号およびＴｙｐｅＢ符号のそれぞれ伝送方式の異なる符号を受信信号として受けてそのデューティを補正する。ここで、「伝送方式」は、符号化方式と同一の意味で用いる。従って、符号化方式が同じで、伝送速度が異なる符号は、伝送方式が同じである。
【００２３】
図４は、この発明の実施の形態１に従うデューティ補正回路の構成を概略的に示す図である。図４において、デューティ補正回路１は、受信信号ＩＮの歪みを検出して補正する歪み検出補正部９と、受信信号ＩＮの伝送方式を判定する伝送方式判定部１０を含む。
【００２４】
歪み検出補正部９は、受信端子２から与えられる受信信号ＩＮの立上りエッジおよび立下りエッジを検出するエッジ検出回路３と、エッジ検出回路３のエッジ検出に従ってそのカウント値がリセットされる第１カウンタ４と、第１カウンタ４のカウント値と伝送方式判定部１０からの判定伝送方式とに従って受信信号の歪みを検出する波形歪み検出回路５と、受信信号ＩＮを反転する反転回路６と、波形歪み検出回路５からのセレクタ信号ＳＥＬに従って受信信号ＩＮおよび反転回路６の出力信号の一方を選択して補正信号ＯＵＴを出力端子８に伝送するセレクタ７を含む。
【００２５】
このデューティ補正回路１は、受信装置において設けられており、出力端子８からの補正信号ＯＵＴが、図示しない受信部へ与えられて、符号列のデコードなどの所定の受信処理が行なわれる。
【００２６】
エッジ検出回路３は、受信信号ＩＮに立上りエッジおよび立下りエッジを検出し、エッジ検出時に、リセット信号ＲＳＴを活性化する。第１カウンタ４は、エッジ検出回路３からリセット信号ＲＳＴが与えられるごとにそのカウント値を初期値にリセットする。波形歪み検出回路５は、伝送方式判定部１０からの判定結果と第１カウンタ４からのカウント値とに従って、第１カウンタ４のカウント値が判定された伝送方式の条件を満たしているかに従ってセレクタ信号ＳＥＬを選択的に活性化する。
【００２７】
波形歪み検出回路５において波形歪みが検出されたとき、波形歪みに対応する期間セレクタ信号ＳＥＬが活性化され、セレクタ７は、反転回路６の出力信号を選択して補正信号ＯＵＴを出力端子８に転送する。波形歪み非検出時および波形歪み補正後には、セレクタ信号ＳＥＬは、非活性状態（Ｌレベル）に設定され、セレクタ７は、受信信号ＩＮを選択して出力端子に補正信号ＯＵＴを転送する。
【００２８】
第１カウンタ４は、シンボルの伝送速度、すなわち副搬送波の周期でカウント動作を行なっており、図１から３に示すマンチェスタ符号、ＴｙｐｅＡ符号およびＴｙｐｅＢ符号いずれに対しても、同じクロック信号に同期してカウント動作を行なう（ここで、受信信号の伝送速度はすべて同じであるとする）。
【００２９】
伝送方式判定部１０は、受信端子２からの受信信号ＩＮの立上り点を検出する立上り点検出回路１１と、立上り点検出回路１１の立上り点検出に応じてそのカウント値が初期値にリセットされる第２カウンタ１２と、第２カウンタ１２のカウント値に従って立上り点の周期を検出する立上り点周期検出回路１３と、立上り点周期検出回路１３の検出周期を保持する立上り点周期保存メモリ１４と、立上り点周期検出回路１３からの検出周期と立上り点周期保存メモリ１４に格納される立上り点周期とに従って伝送方式判定を行なう伝送方式判定回路１５を含む。
【００３０】
立上り点検出回路１１は、受信信号ＩＮの一方方向の遷移（ＬレベルからＨレベルへの遷移またはＨレベルからＬレベルへの遷移）のいずれか一方のエッジを検出する構成であればよく、本実施の形態１のおいては、説明を簡単にするために、同一遷移として、立上り点（立上りエッジ）を検出する立上り点検出回路を示す。したがって、立上り点周期検出回路１３および立上り周期保存メモリ１４は、受信信号ＩＮの立下りエッジの間隔（周期）を検出する場合には、それぞれ、立下り点周期の検出および保存を行なう。
【００３１】
図５は、この発明の実施の形態１におけるデューティ補正回路１における受信信号ＩＮに対する処理シーケンスを概略的に示す図である。図５において、受信信号ＩＮは、プリアンブル部２１Ａとシンボル列２１Ｂを含む。プリアンブル部２１Ａにおいては、伝送信号の先頭部には、所定のパターンを持つプリアンブルパターンが配置され、シンボル列の送信の送信開始を指示する。このプリアンブル部２１Ａのパターンを利用して、同期確立等が行なわれる。シンボル列２１Ｂにおいては、図１から３に示すような種々のパターンを有するシンボルが、各伝送方式に応じて伝送される。
【００３２】
本実施の形態１においては、このプリアンブル部２１Ａの前半部のプリアンブルパターンを用いて、信号波形の立上り点（または立下り点）を検出し、伝送方式を前半期間終了点（判定点）２２までにおいて判定する。この判定点２２以後の受信信号ＩＮの期間２３においては、この判定された伝送方式に基づいて、歪み検出補正部９により歪み検出および歪み補正が行なわれる。プリアンブル部２１Ａのプリアンブルパターンを利用して伝送方式を判定することにより、必要な情報が伝送されるシンボル列２１Ｂのシンボル（またはパルス列）のデューティを補正し、再生クロック信号を正確に生成して、受信信号のビット誤りを低減する。
【００３３】
図６は、図１に示す受信信号のシンボル列の波形の一例を示す図である。図６においては、各受信信号は、同一開始タイミングで受信される。図６において、各信号に対して配置される共通の時間軸のエッジに対しては、各信号に対して共通の符号を付して示す。
【００３４】
図６（ａ）−（ｄ）において、マンチェスタ符号化された受信信号ＭＡ４−ＭＡ４の信号波形を示す。受信信号ＭＡ１は、シンボル列（１１）のマンチェスタ符号であり、デューティが正確に５０％で伝送され、立上りエッジＲＳＡおよびＲＳＢを有する。
【００３５】
図６において、信号波形の横に付する数字は、図１に示す第１カウンタ４および第２カウンタ１２のカウント値を示す。これらのカウンタ４および１２の各々は、１シンボル周期Ｔ１の１／３２倍の周期、すなわちＴ１／３２の周期Ｔｃで動作し、このクロック信号の立上りエッジおよび立下りエッジをカウントする。この場合、カウンタの動作周期Ｔｃの周波数は、１３．５６ＭＨｚであり、シンボル伝送速度は、１３．５６／６４＝２１２ｋｂｓである。この場合、連続する立上りエッジおよび立下りエッジ間の第１および第２カウンタ４および１２のカウント値は、３２である。
【００３６】
図６（ｂ）に示す受信信号ＭＡ２は、シンボル列（１０）のマンチェスタ符号である。この場合、歪みなし信号であり、Ｌレベルの期間が、６４カウント値となる。したがって、先頭の立上りエッジＲＳＡから次の立上りエッジＲＳＣまでの第２カウンタ１２のカウント値は、９６となる。
【００３７】
図６（ｃ）に示す受信信号ＭＡ３は、波形歪みが存在するシンボル列（１１）のマンチェスタ符号である。この場合、Ｌレベル期間が、第２カウンタ１２のカウント値“３４”の期間存在し、Ｈレベル期間が、第２カウンタ１２のカウント値“３０”に相当する期間である。デューティが５０％からずれているだけであり、シンボルの開始点の同期は取られており、１シンボルの周期においては、第２カウンタ１２は、６４カウントする。
【００３８】
図６（ｄ）に示す受信信号ＭＡ４は、波形歪みが存在するシンボル列（１０）のマンチェスタ符号である。この場合、Ｈレベル期間は、３０カウント値に相当する期間である。先頭の立上りエッジＲＳＡから次の立上りエッジＲＳＤまでのカウント値が９６である。シンボル周期Ｔ１において、各シンボル波形はリセットされる。従って、受信信号ＭＡ４において、シンボル“０”の先頭のＬレベル期間は、カウント値“３２”に相当する期間となる。
【００３９】
このマンチェスタ符号の場合、立上りエッジ間の間隔の最大値は、カウント値“９６”に相当する期間であり、最小値は、カウント値“６４に相当する期間である。
【００４０】
図６（ｅ）−（ｈ）は、ＴｙｐｅＡ符号化された受信信号ＴＡ１−ＴＡ４の信号波形を示す。図６（ｅ）に示す受信信号ＴＡ１およびＴＡ２は、それぞれ、シンボル列（１１）および（１０）のＴｙｐｅＡ符号であり、波形歪みは存在しない。この場合、連続する立上りエッジＲＳＥおよびＲＳＦの間において、カウンタは、１６カウントする。シンボル列（１０）の場合、立上りエッジＲＳＦから次の立上りエッジＲＳＧまでの期間は、カウント値“８０”（＝３２＋４０＋８）に相当する期間となる。
【００４１】
図６（ｇ）および（ｈ）に示すＴｙｐｅＡ符号化された受信信号ＴＡ３およびＴＡ４は、それぞれシンボル列（１１）および（１０）であり、波形歪みを有する。ＴｙｐｅＡ符号化された受信信号ＴＡ３およびＴＡ４について、変調部分（カウント値“８”に相当する幅を有するパルス列：歪みがない場合）において、Ｌレベル期間が６カウント値、Ｈレベル期間が１０カウント値にそれぞれ相当する期間である。受信信号ＴＡ３において、連続する立上りエッジの間の最も長い期間は、４８（＝１０＋３２＋６）カウント値に相当する期間であり、一方、受信信号ＴＡ４については、立上りエッジＲＳＦＡおよびＲＳＨ間の８０カウント値に相当する期間となる。
【００４２】
このＴｙｐｅＡ符号の場合、立上りエッジの間隔の最大値は、カウント値“８０”に相当する期間であり、最小値は、カウント値“１６”に相当する期間である。
【００４３】
図６（ｉ）−（ｌ）は、ＴｙｐｅＢ符号化された受信信号の波形を示す図である。図６（ｉ）および（ｊ）に示す受信信号ＴＢ１およびＴＢ２は、それぞれシンボル列（１１）および（１０）のＴｙｐｅＢ符号でありかつ波形歪みが存在しない。この場合、受信信号ＴＢ１において立上りエッジＲＳＩおよびＲＳＪの間のカウント値は１６であり、また受信信号ＴＢ２において、立上りエッジＲＳＪから次の立上りエッジＲＳＫまでのカウント値は、２４である。
【００４４】
図６（ｋ）および（ｌ）に示す受信信号ＴＢ３およびＴＢ４は、それぞれシンボル列（１１）および（１０）の波形歪みが存在するＴｙｐｅＢ符号である。この場合、ＴｙｐｅＡ符号化された受信信号ＴＡ３およびＴＡ４と同様、受信信号ＴＢ３およびＴＢ４においても、２カウント値に相当する期間Ｌレベル期間が短くされる（Ｈレベル期間が長くされる）。従って、歪が存在する場合においても、受信信号ＴＢ３およびＴＢ４において、立上りエッジ間隔の最小値は、１６カウントに対応する期間であり、最大値は、立上りエッジＲＳＪＡおよびＲＳＬの間の２４カウントに対応する期間である。
【００４５】
従って、このＴｙｐｅＢ符号の場合、立上りエッジの間隔の最大値は、カウント値“２４”に相当する期間であり、最小値は、カウント値“１６”に相当する期間となる。
【００４６】
搬送波周波数が１３．５６ＭＨｚであり、シンボル伝送速度が２１２ｋｂｓの場合、カウンタが周期Ｔｃ（＝Ｔ１／３２）でカウント動作を行なって立上りエッジおよび立下りエッジをカウントする場合、１・Ｔ１が、カウント値“６４”に相当し、カウント値“１６”が、Ｔ１／４に相当し、カウント値“９６”は、１．５・Ｔ１に相当し、カウント値“８０”が５・Ｔ１／４に相当する。カウント値“２４”は、期間３・Ｔ１／８に対応する。本実施の形態１においては、伝送方式（符号化方式）に応じて、立上りエッジの間隔が異なることを利用して、伝送方式を識別する。
【００４７】
図７は、図４に示すデューティ補正回路のデューティ補正動作を示すフロー図である。以下、図７を参照して、図４に示すデューティ補正回路１のデューティ補正動作について説明する。
【００４８】
受信端子２に与えられる受信信号ＩＮとしては、図１から図３に示すように、マンチェスタ符号、ＴｙｐｅＡ符号、およびＴｙｐｅＢ符号の３種類の伝送方式の受信信号が存在し、伝送速度は、共通に２１２ｋｂｐｓである。データ列のシンボル周期をＴ１とし、クロック信号および第２カウンタ１２の動作周期Ｔｃは、Ｔ１／３２であり、周波数１３．５６ＭＨｚである。このとき、第２カウンタ１２は、１シンボル周期Ｔ１内において立上りエッジおよび立下りエッジをカウントし、６４カウントを行なう。受信信号ＩＮ転送の開始点は、伝送方式にかかわらずすべての方式の受信信号について同一である。
【００４９】
伝送方式判定部１０において、受信端子２から与えられる受信信号ＩＮのプリアンブル部を検出すると、このプリアンブルパターンに含まれる立上り点（立上りエッジ）を検出する（ステップＳ１）。なお、伝送方式判定部１０においては、受信信号ＩＮの立下りエッジを検出し、その検出結果に基づいて伝送方式の判定が行なわれてもよいが、ここでは、立上りエッジ（立上り点）を検出して判定する動作について説明する。立下りエッジを検出し、その検出結果に基づいて伝送方式を判定する場合においても、同様の動作を行って伝送方式を判定することができる。
【００５０】
立上り点検出回路１１により受信信号ＩＮの立上りエッジが検出されると、第２カウンタ１２のカウント値“Ｎ”が初期値に設定され、第２カウンタ１２が図示しないクロック信号のカウント動作を実行する。
【００５１】
この第２カウンタ１２のカウント値は、立上り点周期検出回路１３へ与えられる。立上り点周期検出回路１３は、第２カウンタ１２のカウント値に従って立上り点の周期（連続する立上りエッジの間隔）を検出する（ステップＳ２）。立上り点周期検出回路１３は、第２カウンタ１２が立上り点検出回路１１からの立上りエッジ検出に従ってそのカウンタ値が初期値に復帰される前に、その立上りエッジ間のカウント値を保持し、そのカウント値を立上り点周期保存メモリ１４に格納する。立上り点検出回路１１、第２カウンタ１２および立上り点周期検出回路１３による検出動作は、受信信号ＩＮのプリアンブルパターン（図５のプリアンブル部２１Ａに含まれるパターン）の所定の期間繰返し実行される。
【００５２】
立上り点周期が立上り点周期検出回路１３により検出され、立上り点周期保存メモリ１４に格納されると、伝送方式判定回路１５が、立上り点周期検出回路１３からの立上り点周期検出指示信号に従って立上り点周期保存メモリ１４に格納された立上り点周期を読出し、この立上り点周期の最大値Ｎｍａｘおよび最小値Ｍｍｉｎに従って、受信信号ＩＮの伝送方式（符号化方式）を判定する。この伝送方式判定回路１５による各符号化方式に応じた伝送方式判定動作は、以下のように行なわれる。
【００５３】
（ｉ）受信信号ＩＮが、マンチェスタ符号の場合：
受信信号がシンボル列（１１）の場合、図６（ａ）および（ｃ）に示すマンチェスタ符号化された受信信号ＭＡ１およびＭＡ３において、歪みの有無にかかわらず、その連続する立上りエッジの間隔は、シンボル周期Ｔ１である。ここで、波形歪みのあるシンボル列のパルス列において、転送データの変調部のパルスのデューティがずれているだけであり、各シンボル周期の同期は取れていると仮定している。シンボル列が（００）の場合であっても、連続する立上りエッジの間隔は、１シンボル周期Ｔ１に等しくなる。
【００５４】
一方、シンボル列が（１０）の場合、図６（ｂ）に示すように、歪み無しの受信信号ＭＡ２および図６（ｄ）に示す歪み有りのマンチェスタ符号化受信信号ＭＡ４いずれにおいても、連続する立上りエッジの間隔は、カウント値“９６”に相当する期間であり、シンボル周期Ｔ１の１．５倍、すなわち１．５・Ｔ１である。
【００５５】
すなわち、伝送速度２１２ｋｂｐｓで搬送波１３．５６ＭＨｚのマンチェスタ符号の場合、立上りエッジの周期は、Ｔ１および１．５・Ｔ１の二通りである。このとき、カウンタ１２のカウント値の最大値Ｎｍａｘとしては、１．５・Ｔ１に相当する値が用いられ、１シンボル周期Ｔ１がカウント値の最小値Ｎｍｉｎに対応する。
【００５６】
したがって、第２カウンタ１２のカウント値の最小値Ｎｍｉｎは、Ｔ１／Ｔｃ、最大値Ｎｍａｘは（１．５・Ｔ１）／Ｔｃである。マンチェスタ符号の場合、１シンボル周期における第２カウンタ１２のカウント値Ｔ１／Ｔｃ、最小値Ｎｍｉｎ、最大値Ｎｍａｘの関係については、次式が満たされる：
Ｎｍｉｎ＝Ｔ１／Ｔｃ、かつＮｍａｘ＞Ｔ１／Ｔｃ。
【００５７】
（ii）受信信号ＩＮがＴｙｐｅＡ符号の場合：
シンボル列（１１）、シンボル伝送速度が２１２ｋｂｐｓの場合、図６（ｅ）および（ｇ）にそれぞれ示す歪みなしの受信信号ＴＡ１および歪みありの受信信号ＴＡ３各々において、連続する立上りエッジの間隔は、Ｔ１／４（＝１６カウント値）および３・Ｔ１／４（＝４８カウント値）となる。
【００５８】
一方、シンボル列（１０）の場合、図６（ｆ）および図６（ｈ）に示すように、２１２ｋｂｐｓ伝送速度での伝送時、受信信号ＴＡ２およびＴＡ４は、歪みの有無にかかわらず、立上り点の間隔の最小値および最大値は、Ｔ１／４（＝１６５カウント値）および５・Ｔ１／４（＝８０カウント値）となる。
【００５９】
すなわち、シンボル伝送速度２１２ｋｂｐｓのＴｙｐｅＡ符号化受信信号が受信される場合、立上り点の周期は、Ｔ１／４、３・Ｔ１／４、５・Ｔ１／４の三通りである。したがって、第２カウンタ１２のカウント値“Ｎ”の最小値Ｎｍｉｎが、Ｔ１／（４・Ｔｃ）であり、最大値Ｎｍａｘは、５・Ｔ１／（４・Ｔｃ）である。したがって、シンボル周期のカウント値Ｔ１／Ｔｓ、最小値Ｎｍｉｎ、最大値Ｎｍａｘの間の関係は、次式で表わされる：
Ｎｍｉｎ＜Ｔ１／ＴｃかつＮｍａｘ＞Ｔ１／Ｔｃ。
【００６０】
（iii）ＴｙｐｅＢ符号の場合：
伝送速度が２１２ｋｂｐｓのシンボル列（１１）に対応するＴｙｐｅＢ符号においては、図６（ｉ）および（ｋ）に示すように、受信信号ＴＢ１およびＴＢ３において歪みの有無にかかわらず、連続する立上りエッジの間隔、すなわち立上りエッジ周期は、Ｔ１／４である。
【００６１】
一方、伝送速度が２１２ｋｂｐｓのシンボル列（１０）に対応するＴｙｐｅＢ符号においては、図６（ｊ）および（ｌ）に示すように、受信信号ＴＢ２およびＴＢ４において立上りエッジ周期は、Ｔ１／４および３・Ｔ１／８（＝２４カウント値）の２種類が存在する。
【００６２】
すなわち、ＴｙｐｅＢ符号の場合、立上りエッジ周期は、Ｔ１／４、３・Ｔ３／８の２種類であり、周期Ｔ１／４が立上りエッジ周期の最小値になり、周期３・Ｔ３／８が立上り周期の最大値となる。
【００６３】
したがって、第２カウンタ１２のカウント値Ｎの最小値Ｎｍｉｎは、Ｔ１／（４・Ｔｃ）で与えられ、最大値Ｎｍａｘは、３・Ｔ１／（８・Ｔｃ）である。シンボル周期のカウント値Ｔ１／Ｔｃ、最小値Ｎｍｉｎ、および最大値Ｎｍａｘの間の関係は、次式で与えられる：
Ｎｍｉｎ＜Ｔ１／ＴｃかつＮｍａｘ＜Ｔ１／Ｔｃ。
【００６４】
この短波帯（１３．５６ＭＨｚ帯）における受信信号ＩＮの開始部分（プリアンブルパターン前半部；図２のプリアンブル部２１Ａ）の任意の伝送方式に対する立上りエッジ周期の最大値および最小値とシンボル周期との関係は、上述のように一義的に定められ、各伝送方式に対してこれらの関係は固有である。この関係を用いて、伝送方式判定回路１５において、以下の判定基準に基づいて伝送方式を識別する。
【００６５】
まず、図７に示すステップＳ３において、第２カウンタ１２のカウント値の最小値Ｎｍｉｎ、シンボル周期のカウント値Ｔ１／Ｔｃおよびカウント値の最大値Ｎｍａｘにおいて、「Ｎｍｉｎ＝Ｔ１／ＴｃかつＮｍａｘ＞Ｔ１／Ｔｃ」の条件が満たされているかを判定する。この条件が満たされる場合には、受信信号はマンチェスタ符号化されたデータであると判定する（ステップＳ５）。
【００６６】
一方、この条件がステップＳ３において満たされないと判定されると、次いで、ステップＳ４に移行し、「Ｎｍｉｎ＜Ｔ１／ＴｃかつＮｍａｘ＞Ｔ１／Ｔｃ」の関係が満たされるかの判定が行なわれる。この条件が満たされる場合には、受信信号はＴｙｐｅＡ符号（伝送速度２１２ｋｂｐｓ）と判定される（ステップＳ８）。一方、ステップＳ４において上述の関係が満たされない場合には、「Ｎｍｉｎ＜Ｔ１／Ｔｃ、かつＮｍａｘ＜Ｔ１／Ｔｃ」の関係が満たされており、ステップＳ１１において、受信信号は、伝送速度２１２ｋｂｐｓのＴｙｐｅＢ符号であると判定される（ステップＳ１１）。
【００６７】
この判定された伝送方式（符号化方式）に従って、波形ひずみの検出および補正が行なわれる。すなわち、ステップＳ５においてマンチェスタ符号と判定された場合には、図４に示す歪み検出補正部９において、マンチェスタ符号の条件下でデューティ補正を行ない（ステップＳ６）、補正信号を生成する（ステップＳ７）。
【００６８】
一方、ステップＳ８においてＴｙｐｅＡ符号（伝送速度２１２ｋｂｐｓ）と判定された場合には、図４に示す歪み検出補正部９においてＴｙｐｅＡ符号の条件の下で、デューティを補正し（ステップＳ９）、補正信号を生成する（ステップＳ１０）。
【００６９】
一方、ステップＳ１１において、ＴｙｐｅＢ符号（伝送速度２１２ｋｂｐｓ）と判定された場合には、図４に示す歪み検出補正部９において、ＴｙｐｅＢ符号の条件下でデューティ補正を行ない（ステップＳ１２）、補正信号を生成する（ステップＳ１３）。次に、各受信符号列に応じた歪み補正処理操作について説明する。
【００７０】
（Ａ）マンチェスタ符号の場合：
（ｉ）パルス長が長い場合；
図７に示すステップＳ５において、受信信号がマンチェスタ符号（伝送速度２１２ｋｂｐｓ）であると、伝送方式判定回路１５において判定される、伝送方式判定回路１５は、波形歪み検出回路５に対し、長パルス用設定値“６４”、および短パルス用設定値“３２”を設定する。図６（ａ）および（ｂ）に示すように、波形歪みの無いマンチェスタ符号の場合、連続するエッジ間の間隔は、最大値がカウント値“６４”に相当する期間であり、最小値がカウント値“３２”に相当する期間である。これらのパルス用設定値を識別基準値として用いて、波形歪が生じているかを識別し、その識別結果に従って歪み補正を行なう。
【００７１】
図４に示すエッジ検出回路３は、受信端子２を介して与えられる受信信号ＩＮのエッジすなわち立上りエッジおよび立下りエッジ両者を検出し、エッジ検出時にリセット信号ＲＳＴをアサートする。第１カウンタ４は、リセット信号ＲＳＴが与えられるまでの間、第２カウンタ１２と同様の周期で、カウント動作を実行する。したがって、シンボル伝送速度が２１２ｋｂｐｓのマンチェスタ符号の場合、波形歪が無い場合には、Ｈレベル期間およびＬレベル期間は、カウント値“３２”に相当する期間である。
【００７２】
今、図８に示すような波形を有する受信信号ＩＮが与えられた場合を考える。この場合、立下りエッジＥＧ８Ａが、エッジ検出回路３により検出されると、第１カウンタ４は、そのカウント値を初期値（＝１）にリセットし、再びカウント動作を実行する。この第１カウンタ４のカウント値は波形歪み検出回路５へ与えられる。波形歪み検出回路５は、カウント値が１から６４の間、セレクタ信号ＳＥＬを、たとえばＬレベルに設定する。応じて、セレクタ７は、受信信号ＩＮを選択して補正信号ＯＵＴを生成し、出力端子８を介して受信部へ供給する。
【００７３】
このとき、第１カウンタ４のカウント値が６４に達しても、次の立上りエッジＥＧ８Ｂが現われない場合、エッジ検出回路３からのリセット信号ＲＳＴは、ネゲート状態であり、第１カウンタ４のカウント値が６４を超える。波形歪み検出回路５は、第１カウンタ４のカウント値が長パルス長設定値に等しい６４を超えると、セレクタ信号ＳＥＬをＨレベルに設定する。応じて、セレクタ７は、反転回路６からの反転受信信号を選択して補正信号ＯＵＴを生成する。この場合、出力端子８に与えられる補正信号ＯＵＴは、受信信号ＩＮの立上りエッジＥＧ８Ｂよりも先に、Ｈレベルに立上る。立上りエッジＥＧ８Ｂがエッジ検出回路３により検出されるまで、歪み検出回路５はディスエーブル信号ＤＩＳをアサートし、第１カウンタ４のカウント動作を停止させる。
【００７４】
この受信信号ＩＮの立上りエッジＥＧ８Ｂがエッジ検出回路３により検出されると、第１カウンタ４がカウント動作を開始する。このとき、第１カウンタ４のカウント開始値は、セレクタ信号ＳＥＬがＬレベルの期間のカウント値分増分される。図８においては、カウント値“３”を初期値としてカウント動作が開始される。これにより、Ｈレベル期間およびＬレベル期間がともにカウント値“３２”に相当する期間である補正信号ＯＵＴが生成される。
【００７５】
したがって、シンボル列（１０）または（０１）のマンチェスタ符号が与えられ、受信信号ＩＮのエッジ間隔が、カウント値“６４”を超える期間において受信信号に歪みが生じている場合、この長パルス用設定値“６４”と第１カウンタ４のカウント値を比較し、その大小関係に応じてセレクタ信号ＳＥＬを選択的にＨレベルに設定する。これにより、受信信号ＩＮが強制的に反転され、歪み補正、すなわちデューティ補正が行なわれる。
【００７６】
また、この第１カウンタ４のディスエーブル信号ＤＩＳによるディスエーブル状態とされたとき、その初期カウント値を、補正信号の反転からエッジ到達までクロック信号をカウントしそのカウント値を第１カウンタのカウント初期値に設定することにより、正確に補正信号の補正幅に応じて第１カウンタのカウント値の初期設定を行うことができる。
【００７７】
（ｉｉ）パルス長が短い場合；
次に、図９を参照して、マンチェスタ符号のＬレベル期間またはＨレベル期間（パルス幅）が、短パルス用設定値“３２”よりも短くなった場合を考える。この場合、図９において、受信信号ＩＮの立上りエッジＥＧ９Ａがエッジ検出回路３０に検出されると、第１カウンタ４のカウント値がリセット信号ＲＳＴに従ってリセットされ、その初期値（１）から再びカウントが開始される。第１カウンタ４のカウント値Ｎが１から３０の間、波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに設定し、セレクタ７に受信信号ＩＮを選択させて、補正信号ＯＵＴを生成する。
【００７８】
受信信号ＩＮの立下りエッジＥＧ９Ｂが到達すると、エッジ検出回路３は、エッジ検出に従ってリセット信号ＲＳＴをアサートし、第１カウンタ４のカウント値を初期値にリセットする。波形歪み検出回路５は、このとき、第１カウンタ４のカウント値Ｎが“３２”に到達することなく、初期値にリセットされたため、ディスエーブル信号ＤＩＳをアサートし、第１カウンタ４のカウント動作を停止させるとともに、セレクタ信号ＳＥＬをＨレベルに設定する。応じて、セレクタ７が、反転回路６からの反転受信信号を選択し、受信信号ＩＮのＬレベルを強制的にＨレベルに設定して補正信号ＯＵＴを生成する。
【００７９】
波形歪み検出回路５は、このディスエーブル信号ＤＩＳのアサートから内蔵のカウンタを起動してカウント動作を実行し、Ｈレベル時間が３２カウントに対応する期間となるまで、セレクタ信号ＳＥＬをＨレベルに維持する。これにより、３０カウント値の幅のＨレベル期間が３２カウント値の幅のＨレベル期間に拡張され、デューティが改善される。
【００８０】
波形歪み検出回路５は、リセット直前の第１カウンタ４のカウント値（＝３０）とディスエーブル信号ＤＩＳのアサートからの内蔵カウンタのクロックカウント値の和が“３２”となると、ディスエーブル信号ＤＩＳをネゲートし、第１カウンタ３４にカウント動作を開始させる。このとき、第１カウンタ４は、初期値（＝１）からカウント動作を開始する。また、セレクタ信号ＳＥＬをＬレベルに設定してセレクタ７に受信信号ＩＮを選択させる。
【００８１】
次の受信信号ＩＮの立上りエッジＥＧ９Ｃが与えられると、再び第１カウンタ４のカウント値Ｎが初期値（１）にリセットされ、再びカウント動作が初期値から行なわれる。この場合においても、次のエッジ（立下りエッジ）ＥＧ９ＤまでのＨレベル期間のカウント値が３０カウントの場合、同様、波形歪み検出回路５は、第１カウンタ４のカウント値Ｎが短パルス用設定値“３２”に到達していないことを検出し、セレクタ信号ＳＥＬを強制的にＨレベルに設定し、受信信号ＩＮに変えて反転受信信号をセレクタ７に選択させる。
【００８２】
これらの一連の動作は、図７に示すステップＳ６およびＳ７において実行される。
なお、これらの図８および図９に示すシンボル列において、シンボル“１”においてＨレベル期間が、所定のカウント値（３２）よりも長くなる場合には、第１カウンタ４のカウント値Ｎは、長パルス用設定値６４と短パルス用設定値３２の間のカウント値となる。この場合には、別の修正態様を考える必要がある。しかしながら、一般に、デューティ補正において、波形歪みが生じるのは、伝送路におけるノイズなどの影響により、Ｌレベル期間が長くなる傾向にあり、特に問題はない。
【００８３】
（Ｂ）ＴｙｐｅＡ符号の歪み補正処理：
次に、図７に示すステップＳ８−Ｓ１０の操作について説明する。伝送速度２１２ｋｂｐｓのＴｙｐｅＡ符号の第２カウンタ１２の立上りエッジ間隔の最大値Ｎｍａｘ、最小値Ｎｍｉｎは、歪みの有無にかかわらず、５・Ｔ１／（４・Ｔｃ）、およびＴ１／（４・Ｔｃ）であり、カウント値は８０および１６である。また、パルス幅（Ｈレベル期間またはＬレベル期間）の最大値および最小値は、それぞれ、カウント値“８”および“７２”に相当する期間である。
【００８４】
図７に示すステップＳ３の条件が満たされず、ステップＳ４の条件が満たされた場合、伝送方式判定回路１５は、シンボル伝送速度２１２ｋｂｐｓのＴｙｐｅＢ符号のシンボル列を受信したと判定する。この場合、伝送方式判定回路１５からの指示に従って、長パルス用設定値“７２”および短パルス用設定値“８”が波形歪み検出回路５においてに設定される。
【００８５】
次に、図１０を参照して、図７に示すステップＳ９における波形歪み検出および歪み補正処理について説明する。今、図４に示すエッジ検出回路３が、受信信号ＩＮの立下りエッジＥＧ１０Ａを検出してから次の立上りエッジＥＧ１０Ｂまでのカウント値が６の場合を考える。このとき、エッジ検出回路３からのエッジ検出によるリセット信号ＲＳＴにより、第１カウンタ４のカウント値が初期値にリセットされ、第１カウンタ４のカウント値が１から６の間、歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに設定する。応じて、セレクタ７は、受信信号ＩＮを選択して補正信号ＯＵＴとして出力端子８に送出する。
【００８６】
この第１カウンタ４のカウント値が短パルス用設定値“８”を超える前に次の立上りエッジＥＧ１０Ｂが到達すると、エッジ検出回路３がリセット信号ＲＳＴを活性化する。応じて第１カウンタ４のカウント値がリセットされるとともに、波形歪み検出回路５が、受信信号ＩＮにおける波形歪みが発生したと判断し、セレクタ信号ＳＥＬをＨレベルに設定する。応じて、セレクタ７は、反転回路６からの反転受信信号を選択し、このＨレベルの受信信号を反転して、補正信号ＯＵＴをＬレベルに強制的に設定する。この歪み補正の間、波形歪み検出回路５は、ディスエーブル信号ＤＩＳをアサートし、第１カウンタ４のカウント動作を停止させる。
【００８７】
セレクタ信号ＳＥＬのＨレベルへの設定後、波形歪み検出回路５は、短パルス用設定値“８”に達するまでの期間セレクタ信号ＳＥＬをＨレベルに維持し、設定値に到達するとセレクタ信号ＳＥＬをＬレベルに設定する。これにより、カウント値“６”に相当するパルス幅がカウント値“８”に相当する期間に延長され、デューティが改善される。
【００８８】
第１カウンタ４は、波形歪み検出回路５の制御の下に、セレクタ信号ＳＥＬがＬレベルへの設定に従って、再度カウント動作を初期値“１”から開始する。
【００８９】
第１カウンタ４のカウント値が、１から７２までの間、セレクタ信号ＳＥＬは、Ｌレベルに設定され、受信信号ＩＮを選択する。従って、この立上りエッジＥＧ１０Ｆから次のエッジＥＧ１０Ｃまでの期間、補正信号ＯＵＴとしてＨレベルの信号が出力される。
【００９０】
次いで、エッジ検出回路３に次のエッジＥＧ１０Ｃが到達すると、第１カウンタ４のカウント値が所定の初期値に設定される。このとき、第１カウンタ４のカウント値は、７２であり、波形歪み検出回路５は、波形歪みは生じていないと判定し、セレクタ信号ＳＥＬをＬレベルに維持する。この短パルスの波形歪みの補正により、長パルスの波形歪み部分も同時に補正されている。
【００９１】
次の立上りエッジＥＧ１０Ｄが与えられると、先の立上りエッジＥＧ１０Ｂと同様、波形補正が行なわれ、セレクタ信号ＳＥＬをＬレベルからＨレベルに設定する。応じて、セレクタ７が、受信信号ＩＮの反転信号を選択して補正信号ＯＵＴとして出力する。これにより、補正信号ＯＵＴにおいて、エッジＥＧ１０ＣからエッジＥＧ１０Ｇまでの期間は、カウント値“８”に相当する期間となる。
【００９２】
エッジＥＧ１０Ｄが与えられるまでの期間、波形歪み検出回路５においては、クロック数をカウントし、エッジＥＧ１０Ｄが与えられると、第１カウンタ４の初期カウント値を３に設定し、次のエッジＥＧ１０Ｅまでカウント動作を行なう。このエッジＥＧ１０Ｅが検出されると、第１カウンタ４のカウント値が８から初期値の１にリセットされる。これにより、カウント値６のＬレベル期間が、カウント値８のＬレベル期間に修正され、デューティが改善される。従って、エッジＥＧ１０Ｄが、エッジ１０Ｇに補正されて出力される。
【００９３】
従って、図示の波形においては、受信信号ＩＮのＨレベル期間が長パスル設定値７２よりも長い場合には、短パルス幅の補正により、この長パルス期間の補正が行なわれており、特に補正処理は必要とされない。第１カウンタ４のカウント値が長パルス設定値７２よりも長い場合には、シンボルの半サイクルのＨレベル期間より長くなり、次のＬレベル期間が短くされている可能性がある。この場合には、カウント値が７２を超えると受信信号ＩＮの反転信号を選択して補正信号ＯＵＴを生成する。
【００９４】
また、Ｌレベル期間がカウント値８よりも長くなる場合には、次のＨレベル期間がカウント値８よりも短くされており、同様の補正処理をエッジ検出に従って実行することにより、デューティ補正された信号を生成することができる。
【００９５】
このように、ＴｙｐｅＡ符号についても、Ｈレベル期間が短パルス用設定値よりも短い場合および長パルス用設定値より長い場合に応じて、波形歪みを修正することができ、デューティを改善することができる。
【００９６】
なお、ＴｙｐｅＡ符号においてシンボル列（００）の場合、波形歪が無い場合、２シンボルに渡るＨレベル期間は４０カウントに相当する期間である。この場合には論理“０”の後シンボルにおいて短パルスの波形歪が修正されるため、特に問題は生じない。
【００９７】
(Ｃ)ＴｙｐｅＢ符号の歪み補正処理：
先に図６(ａ)−（ｌ）を参照して説明したように、ＴｙｐｅＢ符号の場合、連続する立上りエッジ間隔の最大値Ｎｍａｘおよび最小値Ｎｍｉｎは、３・Ｔ１／（８・Ｔｃ）およびＴ１／（４・Ｔｃ）、すなわちカウント値２４および１６である。この立上りエッジ間隔は歪みの有無に関わらず同じである。デューティ５０のときのパルス幅（Ｈレベル期間またはＬレベル期間）は、最小値が８カウントに、最大値が１６カウントに対応する。
【００９８】
図１１は、このＴｙｐｅＢ符号の歪み検出および歪み補正を行なう際の信号波形図を示す図である。以下、図１１を参照して、図４に示すデューティ補正回路１の歪み検出および補正動作について説明する。
【００９９】
図７に示すステップＳ１１において、検出された最大立上り点周期、最小立上り点周期およびシンボル周期の関係から、受信信号が、伝送速度が２１２ｋｂｐｓのＴｙｐｅＢ符号であると判定されると、図４に示す波形歪み検出回路５に対し、長パルス用設定値“１６”および短パルス用設定値“８”が設定される。
【０１００】
（ｉ）パルス幅（Ｈレベル期間またはＬレベル期間）が短パルス用設定値“８”よりも小さくなった場合：
受信端子２から受信信号ＩＮが与えられ、エッジ検出回路３により、エッジＥＧ１１Ａが検出されると、エッジ検出回路３からのリセット信号ＲＳＴがアサートされ、第１カウンタ４のカウント値がリセットされる。第１カウンタ４は、図示しないクロック信号に従ってカウント動作を行ない、そのカウント値が１から６の間、波形歪み検出回路５は、この第１カウンタ４からのカウント値に従ってセレクタ信号ＳＥＬをＬレベルに維持する。この状態においては、セレクタ７は、受信端子２を介して与えられる受信信号ＩＮを選択して補正信号ＯＵＴを生成する。
【０１０１】
第１カウンタ４のカウント値が８に到達する前に、次のエッジ（立下りエッジ）ＥＧ１１Ｂが与えられたとき、エッジ検出回路３はリセット信号ＲＳＴをアサートし、第１カウンタ４のカウント値を初期値（＝１）に設定する。波形歪み検出回路５は、この第１カウンタ４のカウント値が８に到達する前にリセットされると、波形歪みが存在すると判定し、セレクタ信号ＳＥＬをＨレベルに設定する。応じて、セレクタ７が、反転回路６からの反転受信信号を選択して、補正信号ＯＵＴを生成する。このとき、波形歪み検出回路５は、また、ディスエーブル信号ＤＩＳをアサートし、第１カウンタ４のカウント動作を停止させる。
【０１０２】
波形歪み検出回路５は、このセレクタ信号ＳＥＬをＨレベルに設定した後、このカウンタのカウント値８に対応する期間までに到達すると、セレクタ信号ＳＥＬをＬレベルに設定し、受信信号ＩＮをセレクタ７に選択させる。したがって、図１１に示すエッジＥＧ１１ＡおよびＥＧ１１Ｂの６カウント値に相当するＬレベル期間のパルスが、８カウント値に相当する期間Ｌレベルとなるパルスに補正され、デューティが改善される。
【０１０３】
このとき、エッジＥＧ１１Ｂから以降の１０カウント値のＨレベル期間は、エッジＥＧ１１ＢおよびＥＧ１１Ｃ間の期間の補正により、８カウント期間のＨレベル期間に修正されている。すなわち、第１カウンタ４のカウント開始が、補正信号ＯＵＴがＬレベルに立下がると、初期値の“１”からカウント動作を開始し、次のエッジＥＧ１１Ｃの到達により、第１カウンタ４のカウント値が初期値にリセットされる。
【０１０４】
（ｉｉ）パルス幅（ＨレベルまたはＬレベル期間）が長パルス用設定値“１６”より大きくなった場合：
図１１に示すように、連続するエッジＥＧ１１ＣおよびＥＧ１１Ｄの幅が６カウント値に相当する期間であり、エッジＥＧ１１Ｄから前シンボルの周期の終了までの期間が１０カウントに相当する期間であるとする。この場合、エッジＥＧ１１ＣおよびＥＧ１１Ｄの間は、８カウントの期間のＨレベルの信号に補正されている。この補正信号ＯＵＴにより、前シンボルの最終のＬレベル期間は、８カウントの期間に補正されている。これは、前シンボルの補正信号ＯＵＴの最終の立下りに応じて第１カウンタ４が初期値（＝１）からカウント動作を実行するためである。従って、補正処理により、受信信号ＩＮのエッジＥＧ１１ＤおよびＥＧ１１Ｅの間が１８カウントに相当する期間であっても、第１カウンタ４は、このエッジ間隔を１６カウントに相当する期間であると判断し、歪が存在しないと判定する。
【０１０５】
受信信号ＩＮのエッジＥＧ１１ＥおよびＥＧ１１Ｆの間が６カウントに相当する期間の場合には、上述の短パルス長に対する波形ひずみの検出および歪み補正動作と同様の動作が実行される。エッジＥＧ１１Ｆからのパルスについても同様である。従って、補正信号ＯＵＴの後シンボルの立下りエッジＥＧ１１Ｉは受信信号ＩＮの立下りエッジＥＧ１１Ｆよりも２カウントに相当する期間遅れる。
【０１０６】
今、前シンボルの最後のＨレベル期間が８カウントに相当する期間であり、後シンボルの最初のＨレベル期間が１０カウントに相当する期間であるとする。この場合、前シンボルの最後の立上りエッジＥＧ１１Ｄから後シンボルの最出力の立下りエッジＥＧ１１Ｅの間は、１８カウントに相当する期間となる。従って、この様な場合には、エッジＥＧ１１Ｅが到達する前に波形歪み検出回路５は、カウント値が１６を超えたとして歪が存在するとして、セレクタ信号ＳＥＬをＨレベルに設定して、後シンボルの最初の立上りエッジを２カウントに相当する期間早くする。エッジＥＧ１１Ｅが到達すると、第１カウンタ４が再度カウント動作を開始する。このとき、第１カウンタ４のカウント初期値は、２に設定されており、エッジＥＧ１１Ｆが到達すると、そのカウント値は８であり、波形歪みは存在しないとして受信信号ＩＮを補正信号として通過させる。
【０１０７】
この条件下においては、受信信号ＩＮのエッジＥＧ１１ＦからエッジＥＧ１１Ｇの間は１０カウントに相当する期間となる。このカウント値“１０”は、設定されたカウント値の“８”および“１６”の間の値であり、この最初の１０カウントの期間は、歪が存在しないと判定され、補正されない。受信信号ＩＮの次のエッジＥＧ１１Ｇからの６カウントに相当する期間が、短パルス期間と判定されて波形の歪み補正が行なわれる。これにより、デューティは改善される。すなわち、この条件下においては、補正信号ＯＵＴのエッジＥＧ１１ＩおよびＥＧ１１Ｊの間では、カウント値が１０であり、波形歪み補正が行なわれないものの、次の一連のパルス列については、すべて波形歪み補正が行なわれている。
【０１０８】
次に、この波形歪み検出補正部９および伝送方式判定部１０の構成の一例について説明する。波形歪み検出回路５および伝送方式判定回路１５は、ソフトウェアに基づいて、上述の所定の処理をそれぞれ実行するように構成されてもよい。しかしながら、以下においては、個々に、これらの波形歪み検出回路５および伝送方式判定回路１５の機能的な構成を示すために、ハードウェアを用いた構成の一例を示す。
【０１０９】
図１２は、図４に示す立上り点周期保存メモリ１４の構成の一例を概略的に示す図である。図１２において、立上り点周期保存メモリ１４は、複数のＦＩＦＯ（ファースト・イン・ファースト・アウト）態様で配置されるレジスタＲＥＧ１−ＲＥＧｎを含む。この立上り点周期保存メモリ１４の最終段のレジスタＲＥＧｎへは、立上り点周期検出回路１３からの検出立上り点周期が順次格納され、初段のレジスタＲＥＧ１の格納する立上り点周期情報が伝送方式判定回路１５へ与えられる。これらのレジスタＲＥＧ１−ＲＥＧｎへは、立上り点周期検出回路１３により検出された立上り点周期ＣＮＴＳ１−ＣＮＴＳｎが順次格納される。
【０１１０】
レジスタＲＧＥ１−ＲＥＧｎの書込／読出アドレスの調整は、通常のＦＩＦＯメモリと同様に、読出アドレスおよび書込アドレスが順次サイクリックに増分されて、書込および読出が行なわれればよい。また、立上り点周期保存メモリ１４への書込および読出は、立上り点検出回路からのリセット信号ＲＳＴに同期して行われれば良い。
【０１１１】
この図１２に示すように、ＦＩＦＯ構成を利用して、立上り点周期情報を順次格納して転送することにより、伝送方式（符号化方式）がいずれであっても、各立上りエッジ間ごとに、立上り点周期を繰返し検出して保存することができる。
【０１１２】
なお、立上り点検出回路１１は、受信信号ＩＮの信号の立上りに応答してワンショットパルスを発生する回路で構成されればよく、第２カウンタ１２は、通常のカウンタで構成されればよい。また、立上り点周期検出回路１３は、第２カウンタのカウント値を立上り点検出回路からの立上り点検出信号に従って取り込み、立上り点周期保存メモリ１４へ取り込んだカウント値を転送する例えばラッチ回路で構成されればよい。
【０１１３】
図１３は、図４に示す伝送方式判定回路１５の構成の一例を概略的に示す図である。図１３において、伝送方式判定回路１５は、図１２に示す立上り点周期保存メモリ１４からのカウント値（立上り点周期）ＣＮＴＳｉと最大値候補とを比較する大小比較回路３０と、この立上り点周期（カウント値）ＣＮＴＳｉと最小値候補とを比較する比較回路３１と、カウント最大値（Ｎｍａｘ）を格納する最大値レジスタ３２と、カウント最小値（Ｎｍｉｎ）を格納する最小値レジスタ３３を含む。
【０１１４】
大小比較回路３０は、立上り点周期保存メモリ１４から読出される立上り点周期（カウント値）ＣＮＴＳｉと最大値レジスタ３２に格納される最大値候補とを比較し、立上り点周期保存メモリ１４から与えられる立上り点周期を示すカウント値ＣＮＴＳｉが大きい場合には、活性状態（アサート状態）の信号を生成し、最大値レジスタ３２へ供給する。最大値レジスタ３２は、この大小比較回路３０からの活性状態の信号に従って、それまでに格納されている最大値候補をそのとき与えられているカウント値ＣＮＴＳｉで書換える。
【０１１５】
比較回路３１は、そのとき与えられたカウント値ＣＮＴＳｉが最小値レジスタ３３に格納される最小値候補よりも小さいときに、活性状態の信号を出力し、最小値レジスタ３３へ与える。最小値レジスタ３３は、この比較回路３１から活性状態の信号が与えられると、そのとき与えられているカウント値ＣＮＴＳｉを格納して、それまでの格納値を更新する。
【０１１６】
したがって、立上り点周期検出ごとに、最大値レジスタ３２および最小値レジスタ３３の格納値の更新／維持が行なわれ、検出期間終了時において、最大値レジスタ３２には、最大カウント値Ｎｍａｘが格納され、最小値レジスタ３３には、最小カウント値Ｎｍｉｎが格納される。
【０１１７】
伝送方式判定回路１５は、さらに、基準値（＝Ｔ１／Ｔｃ）を格納する基準値レジスタ３４と、最大値レジスタ３２に格納される最大値と基準値レジスタ３０に格納される基準値とを比較する最大値比較回路３５と、最小値レジスタ３３に格納される最小値と基準値レジスタ３０に格納される基準値とを比較する最小値比較回路３６と、これらの最大値比較回路３５および最小値比較回路３６の出力信号に従って伝送方式を特定する信号を生成するゲート回路３７−３９を含む。
【０１１８】
基準値レジスタ３４においては、この各伝送方式のエッジ間間隔（パルス幅）を比較する比較基準となる基準値Ｔ１／Ｔｃが格納される。この基準値Ｔ１／Ｔｃは、伝送速度２１２ｋｂｐｓの１シンボル期間の第２カウンタ１２のカウント値に相当する。
【０１１９】
最大値比較回路３５は、最大値レジスタ３２に格納される最大値が基準値レジスタ３４に格納される基準値（＝Ｔ１／Ｔｃ）よりも大きい場合には、その出力信号ＬＡＲＧＥをアサートし、基準値レジスタ３４の格納する準値が最大値レジスタ３２に格納される最大値よりも小さい場合には信号ＳＭＡＬＬＸをアサートする。
【０１２０】
最小値比較回路３６は、最小値レジスタ３３に格納される最小値が基準値レジスタ３４に格納する基準値と等しい場合には、その出力信号ＥＱをアサートし、最小値レジスタ３３に格納される最小値が基準値レジスタ３４に格納される基準値よりも小さい場合にはその出力信号ＳＭＡＬＬＮをアサートする。
【０１２１】
ゲート回路３７は、最大値比較回路３５の出力信号ＬＡＲＧＥと最小値比較回路３６の出力信号ＳＭＡＬＬＮとを受け、両者がともにアサート状態のときに、マンチェスタ符号指示信号ＭＡＮＮをアサートする。
【０１２２】
ゲート回路３８は、最大値比較回路３５の出力信号ＬＡＲＧＥと最小値比較回路３６の出力信号ＳＭＡＬＬＸがともにアサートされるとＴｙｐｅＡ符号指示信号ＴＰＡＡをアサートする。ゲート回路３９は、最大値比較回路３５の出力信号ＳＭＡＬＬＸおよび最小値比較回路３６の出力信号ＳＭＡＬＬＮがともにアサート状態のときに、ＴｙｐｅＢ符号指示信号ＴＰＢＢをアサートする。
【０１２３】
この最大値比較回路３５、最小値比較回路３６およびゲート回路３７−３９の処理により、図７に示すフロー図におけるステップＳ３、Ｓ４およびＳ１１における判定処理が実現される。
【０１２４】
マンチェスタ符号指示信号ＭＡＮＮがアサートされるのは、最大値レジスタ３２に格納される最大値が基準値（＝Ｔ１／Ｔｃ）よりも大きくかつ最小値レジスタ３３に格納される最小値が基準値と等しいときである。一方、ＴｙｐｅＡ符号指示信号ＴＰＡＡがアサートされるのは、最大値レジスタ３２に格納される最大値が基準値よりも大きくかつ最小値レジスタ３３に格納される最小値が基準値レジスタ３０に格納される基準値よりも小さいときである。ＴｙｐｅＢ符号指示信号ＴＰＢＢがアサートされるのは、最大値レジスタ３２に格納される最大値が基準値レジスタ３０に格納される基準値よりも小さくかつ最小値レジスタ３３に格納される最小値が基準値よりも小さいときである。
【０１２５】
なお、基準値レジスタ３４に対する基準値の書込経路は示していないが、この基準値は、伝送速度に応じて、１シンボル周期におけるクロック数が決定されるため、予め、システム立上げ時等において、基準値レジスタ３４に図示しない制御部により格納される。
【０１２６】
図１４は、図４に示す波形歪み検出回路５の構成を概略的に示す図である。図１４においては、第１カウンタ４を信号／カウント値の転送経路を明確にするために併せて示す。
【０１２７】
図１４において、波形歪み検出回路５は、伝送方式指示信号（符号指示信号）ＭＡＮＮ、ＴＰＡＡ、およびＴＰＢＢに従ってエッジ間のパルス長の基準値を設定する基準パルス長設定回路４０と、基準パルス長設定回路４０により生成された長パルス用設定値および短パルス用設定値をそれぞれ格納する長パルス長レジスタ４１および短パルス長レジスタ４２と、第１カウンタ４からのカウント値ＣＮＴＦおよび長パルス長レジスタ４１の格納設定値ＬＰＰとを受ける長歪み検出回路４３と、第１カウンタ４の出力カウント値ＣＮＴＦと短パルス長レジスタ４２に格納される短パルス用設定値ＳＰＰを受ける短歪み検出回路４４と、歪み補正期間を規定するために利用される補助カウンタ４７および加算カウンタ４５と、長歪み検出回路４３および４４の出力信号に従ってセレクタ信号ＳＥＬおよびディスエーブル信号ＤＩＳおよびリセット信号ＲＳＴＤを生成するパルス長補正回路４６を含む。
【０１２８】
基準パルス長設定回路４０は、マンチェスタ符号指示信号ＭＡＮＮのアサート時、長パルス用設定値および短パルス用設定値として、それぞれカウント値“６４”および“３２”を生成し、それぞれ長パルス長レジスタ４１および短パルス長レジスタ４２に設定する。ＴｙｐｅＡ符号指示信号ＴＰＡＡのアサート時には、基準パルス長設定回路４０は、長パルス用設定値および短パルス用設定値として、それぞれ、“７２”および“８”を生成して、長パルス長レジスタ４１および短パルス長レジスタ４２に格納する。ＴｙｐｅＢ符号指示信号ＴＰＢＢのアサート時には、基準パルス長設定回路４０は、長パルス用設定値および短パルス用設定値として、それぞれ、“１６”および“８”を生成して、長パルス長レジスタ４１および短パルス長レジスタ４２にそれぞれ格納する。
【０１２９】
これらのパルス用設定値は、予め伝送方式毎にレジスタまたはＲＯＭ等に格納し、識別された伝送方式に従って対応のパルス用設定値が読出されてレジスタ４１および４２に格納されればよい。
【０１３０】
長歪み検出回路４３は、第１カウンタ４のカウント値ＣＮＴＦが、長パルス長レジスタ４１に格納された長パルス用設定値ＬＰＰよりも大きくなると、波形歪みが生じたとして、長パルス補正信号ＬＰＤをアサートするとともに、補助カウンタ４７を起動する。この長歪み検出回路４３は、図４に示すエッジ検出回路からのリセット信号ＲＳＴがアサートされると、長パルス歪み補正信号ＬＰＤをネゲートし、セレクタ信号ＳＥＬをＬレベルに設定して、受信信号を選択させる。また、補助カウンタ４７のカウント値を第１カウンタ４に初期値として設定してカウント動作を開始させる。これにより、長パルス長補正時に併せて、次の短パルス長の補正をこのカウント値の補正により行う。
【０１３１】
短歪み検出回路４４は、第１カウンタ４のカウント値ＣＮＴＦが、短パルス長レジスタ４２に格納される短パルス用設定値ＳＰＰに到達する前にカウント値ＣＮＴＦが初期値にリセットされたときに、短パルス波形補正信号ＳＰＤをアサートするとともに、加算カウンタ４５を活性化する。加算カウンタ４５は、活性化時、この第１カウンタ４のリセット前のカウント値ＣＮＴＦを初期値として、クロック信号ＣＬＫに同期してカウント動作を行ない、そのカウント値が短パルス長レジスタ４２に格納される短パルス用設定値ＳＰＰに到達すると、短歪み検出回路４４にカウントアップ指示信号を生成する。短歪み検出回路４４は、この加算カウンタ４５のカウントアップ信号に従って短パルス歪み補正信号ＳＰＤをネゲートする。
【０１３２】
パルス長補正回路４６は、長歪み検出回路４３からの長パルス補正信号ＬＰＤおよび短歪み検出回路４４からの短パルス歪み補正信号ＳＰＤのいずれか一方がアサートされるとセレクタ信号ＳＥＬをアサートし（Ｈレベルに設定し）、これらの補正信号ＬＰＤおよびＳＰＤはともにネゲートされるとセレクタ信号ＳＥＬをＬレベルにネゲートする。このパルス長補正回路４６は、また、セレクタ信号ＳＥＬがＨレベルの期間、ディスエーブル信号ＤＩＳをアサートし、第１カウンタ４のカウント動作を停止させる。パルス長補正回路４６は、また、このセレクタ信号ＳＥＬのＨレベルからＬレベル（アサートからネゲート状態）への遷移に従ってリセット信号ＲＳＴＤを生成し、補助カウンタ４７のカウント値を第１カウンタ４の初期カウント値として格納するとともに格納後、補助カウンタ４７のカウント値を初期値（たとえば“１”）に初期化する。
【０１３３】
次に、図１５および図１６を参照して、この図１４に示す波形歪み検出回路５の動作について説明する。
【０１３４】
まず、図１５を参照して、パルス幅（連続するエッジ間の間隔）が、長パルス設定値ＬＰＤよりも長くなった場合の歪み検出および補正動作について説明する。
【０１３５】
受信信号ＩＮのエッジに従って、リセット信号ＲＳＴがアサートされ、第１カウンタ４のカウント値ＣＮＴＦが初期値（＝１）にリセットされ、第１カウンタ４がクロック信号ＣＬＫのエッジに従ってカウント値を順次更新する。第１カウンタ４のカウント値ＣＮＴＦが長パルス用設定値ＬＰＰを超えるまでは、セレクタ信号ＳＥＬはＬレベルであり、受信信号ＩＮが選択されて、補正信号ＯＵＴが生成される。
【０１３６】
第１カウンタ４のカウント値ＣＮＴＦが長パルス用設定値ＬＰＰを超えても次のエッジが検出されない場合について、長歪み検出回路４３は、カウント値ＣＮＴＦが長パルス長レジスタ４１に格納された長パルス用設定値ＬＰＰを超えると、長パルス歪み補正信号ＬＰＤをアサートする。応じて、パルス長補正回路４６は、セレクタ信号ＳＥＬをＨレベルに設定し、受信信号ＩＮの反転信号を補正信号として選択して伝達し、補正信号ＯＵＴがＬレベルに立下がる。このときまた、ディスエーブル信号ＤＩＳがアサートされ、第１カウンタ４のカウント動作が停止される。
【０１３７】
次の受信信号ＩＮのエッジに従って、リセット信号ＲＳＴがアサートされる。応じて、長歪み検出回路４３は、長パルス歪み補正信号ＬＰＤをネゲートし、パルス長補正回路４６が、この補正信号セレクタ信号ＳＥＬをＬレベルに設定する。
【０１３８】
このとき、補助カウンタ４７は、長パルス歪み補正信号ＬＰＤのアサート期間中、クロック信号ＣＬＫのエッジをカウントし、そのカウント値が２からＫにまで更新される。このリセット信号ＲＳＴのアサート時、ディスエーブル信号ＤＩＳがネゲートされ、第１カウンタ４がカウント動作を実行する。このとき、第１カウンタ４の初期値が、補助カウンタ４７のカウント値に従って設定され、第１カウンタ４は、この補助カウンタ４７のカウント値Ｋを初期値としてカウント動作を実行する。
【０１３９】
一方、パルス補正回路４６は、セレクタ信号ＳＥＬおよびディスエーブル信号ＤＩＳの論理レベルをＬレベルに設定するとともに、リセット信号ＲＳＴＤをアサートし、補助カウンタ４７のカウント値を初期値に設定する。長歪み検出回路４３からの長パルス歪み補正信号ＬＰＤはアサート状態からネゲート状態に設定されており、補助カウンタ４７のカウント動作が停止され、そのカウント値は初期値（＝１）に設定される。
【０１４０】
以上のように、受信信号ＩＮのエッジ間間隔が、長パルス用設定値ＬＰＰを超える場合、長歪み検出回路４３および補助カウンタ４７を利用して、パルス長補正回路４６により、このエッジ間間隔を長パルス用設定値ＬＰＰに設定することができる。また、リセット信号ＲＳＴに従って、セレクタ信号ＳＥＬのろんりれベルを調整することにより、補正信号ＯＵＴが、誤って受信信号ＩＮに従ってＨレベルに立上がるのを防止でき、確実に、デューティを改善することができる。また、第１カウンタ４のカウント動作開始時において、補助カウンタ４７のカウント値を初期値としてカウント動作を開始することにより、この受信信号ＩＮの歪み部分のカウント値を調整して、歪み補正された信号を基準として、カウント動作を開始することができる。
【０１４１】
次に、図１６を参照して、エッジ間間隔が短パルス用設定値よりも短くなる場合の波形歪み検出および補正動作について説明する。
【０１４２】
受信信号ＩＮの１シンボル周期内において最初に到達する先頭エッジに従ってリセット信号ＲＳＴがアサートされ、第１カウンタ４のカウント値が初期値にリセットされ、この初期値から第１カウンタ４がクロック信号ＣＬＫに従ってカウント動作を再開する。この第１カウンタ４のカウント値ＣＮＴＦが短パルス用設定値ＳＰＰに到達するまで、パルス長補正回路４６は、セレクタ信号ＳＥＬをＬレベルに維持する。したがって、この場合には、受信信号ＩＮに従って補正信号ＯＵＴが生成される。
【０１４３】
受信信号ＩＮの次のエッジが、第１カウンタ４のカウント値が短パルス用設定値ＳＰＰに到達する前に到達すると、エッジ検出回路３からのリセット信号ＲＳＴに従って第１カウンタ４のカウント値ＣＮＴＦが初期値に初期化される。このとき、短歪み検出回路４４は、カウント値ＣＮＴＦが短パルス長レジスタ４２に格納される短パルス用設定値ＳＰＰに到達する前に第１カウンタ４のカウント値が初期化されたと判断し、短パルス歪み補正信号ＳＰＤをアサートする。応じて、パルス長補正回路４６はセレクタ信号ＳＥＬおよびディスエーブル信号ＤＩＳをアサートする。
【０１４４】
このとき、また、短歪み検出回路４４からの波形歪み検出に従って加算カウンタ４５が活性化され、第１カウンタ４の初期化直前のカウント値ＣＮＴＦを初期値としてクロック信号ＣＬＫをカウントし、そのカウント値が短パルス長レジスタ４２に格納される短パルス用設定値ＳＰＰに到達するまで加算カウンタ４５がカウント動作を行なう。
【０１４５】
この間、短パルス補正信号ＳＰＤはＨレベルであり、セレクタ信号ＳＥＬはＨレベルとされ、補正信号ＯＵＴとして、受信信号ＩＮの反転信号が生成される。加算カウンタ４５のカウント値が、短パルス用設定値ＳＰＰに到達すると、加算カウンタ４５からのカウントアップ信号に従って短歪み検出回路４４は短パルス歪み補正信号ＳＰＤをネゲートする。応じて、パルス長補正回路４６はセレクタ信号ＳＥＬおよびディスエーブル信号ＤＩＳをそれぞれＬレベルに設定し（ネゲートし）、補正信号ＯＵＴとして、受信信号ＩＮが選択されるとともに、第１カウンタ４がカウント動作を開始する。このとき、パルス長補正回路４６からのリセット信号ＲＳＴＤに従って補助カウンタ４７の初期値が第１カウンタ４の初期値に設定される。この短パルス歪み検出時においては、補助カウンタ４７はカウント動作を行なわず、初期値（＝１）にそのカウント値が維持されており、第１カウンタ４は、その初期値（＝１）からカウント動作を開始する。したがって、補正信号ＯＵＴにより、その波形歪みが補正された期間から、再び、第１カウンタ４が、初期値からカウント動作を行なって、次のエッジまでの間隔を検出することができる。
【０１４６】
この場合においても、正確に、短パルス歪みを、受信信号のパルスの持続期間の判定により補正することができ、デューティを改善することができる。
【０１４７】
受信装置においては、デューティ補正回路により補正された信号ＯＵＴを受信信号として受けて、必要な処理を実行する。
【０１４８】
なお、上述の構成において、伝送方式判定は、受信信号の立上りエッジ間の間隔を検出して行なっている。しかしながら、これは連続する立下りエッジ間の間隔を検出して伝送方式判定を行なってもよい。同じエッジ間間隔および基準値について、立上りエッジ間間隔と同一の大小関係が成立し、立上りエッジ間隔に基づく伝送方式判定と同様、立下りエッジ間隔に基づいて伝送方式を識別することができる。
【０１４９】
以上のように、この発明の実施の形態１に従えば、受信信号の同一方向の遷移（エッジ）間間隔を検出し、その検出遷移間隔に基づいて伝送方式を設定し、判定された伝送方式に従って受信信号のパルス幅（Ｈレベル期間またはＬレベル期間）の比較基準値を設定し、波形歪みの有無の検出および補正を行なっている。したがって、１台の受信装置（デューティ補正回路）により、複数種類の伝送方式（符号化方式）の受信信号のデューティを補正することができる。これにより、１台の装置で多種類の用途に対応することができ、汎用性の高いデューティ補正回路およびこのデューティ補正回路を内蔵する受信装置を実現することができる。
【０１５０】
［実施の形態２］
図１７は、この発明の実施の形態２に従うデューティ補正回路の構成を概略的に示す図である。この図１７に示すデューティ補正回路１は、その構成が、以下の点で、図４に示すデューティ補正回路と異なる。すなわち、伝送方式判定部１０において、立上り点検出回路１１と受信端子２の間に、多数決回路５０が設けられる。この多数決回路５０は、受信信号ＩＮを受け、複数の遅延信号を生成し、これらの複数の遅延信号の多数決により受信信号の論理レベルを決定する。この多数決回路５０による多数決処理によりいわゆるローパスフィルタ（ＬＰＦ）処理が実現され、スパイクなどのカウントクロック周期Ｔｃ以下の幅のインパルスノイズを除去する。
【０１５１】
この図１７に示すデューティ補正回路１の他の構成は、図４に示すデューティ補正回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０１５２】
図１８は、図１７に示す多数決回路５０の構成の一例を概略的に示す図である。図１８において、多数決回路５０は、受信信号ＩＮを受けて順次所定時間遅延して転送する８段の縦続接続されるＤフリップフロップ（ＤＦＦ）５１−５８と、これらのＤフリップフロップ５１−５８の出力信号Ｄ１−Ｄ８を受ける多数決判定回路６０を含む。
【０１５３】
Ｄフリップフロップ５１−５８は、それぞれ、カウントクロック周期Ｔｃよりも短い周期のクロック信号（図示せず）に従って、受信信号ＩＮを順次転送する。今、これらのＤフリップフロップ５１−５８それぞれの有する遅延時間をτとする。
【０１５４】
多数決判定回路６０は、これらのＤフリップフロップ５１−５８の出力信号Ｄ１−Ｄ８を受け、５／８判定基準に従ってこれらの信号Ｄ１−Ｄ８の論理レベルを判定し、その判定結果に従って出力信号ＯＵＴＦを生成する。ここで、５／８判定基準では、８個の出力信号Ｄ１−Ｄ８のうち５個以上の出力信号の電位レベルが同一となったときに、その同一レベルの信号を出力する操作が行なわれる。４個のＤフリップフロップの出力信号が同一論理レベルの時には、すなわち、信号Ｄ１−Ｄ８において、Ｈレベルの信号とＬレベルの信号とが同数の時には、Ｌレベルの信号が出力される。
【０１５５】
図１９は、図１８に示す多数決回路５０の動作を示すタイミング図である。以下、図１９を参照して、図１８に示す多数決回路５０の動作について説明する。
【０１５６】
受信信号ＩＮの先頭部分に、インパルスノイズ６５が発生した状態を考える。Ｄフリップフロップ５１−５８は、それぞれ、与えられた信号を時間τ遅延して出力する。これらのＤフリップフロップ５１−５８は、転送用クロック信号がたとえばＨレベルの第１の論理レベルとなると、与えられた信号を通過させ、転送用クロック信号が例えばＬレベルの第２の論理レベルとなると、そのとき与えられていた信号をラッチする。
【０１５７】
Ｄフリップフロップ５１−５８により、それぞれ、インパルスノイズ６５が時間τずつ遅れて順次転送される。多数決判定回路６０においては、これらのＤフリップフロップ５１−５８の出力信号Ｄ１−Ｄ８のうち５つ以上の出力信号の論理レベルが同じときに、その出力信号ＯＵＴＦの論理レベルを設定する。したがって、インパルスノイズ６５が順次転送され、Ｄフリップフロップ５５の出力信号Ｄ５がＨレベルに立上がったとき、この出力信号Ｄ１−Ｄ８において、４つの出力信号Ｄ１−Ｄ３およびＤ５がＨレベル、出力信号Ｄ４、およびＤ６−Ｄ８がＬレベルである。この場合、Ｈレベルの出力信号とＬレベルの出力信号がともに同数であり、このときには、その多数決判定回路６０は出力信号ＯＵＴＦをＬレベルに設定する。
【０１５８】
次いで、Ｄフリップフロップ５６の出力信号Ｄ６がＨレベルに立上がると、出力信号Ｄ５、Ｄ７およびＤ８がＬレベルであり、残りの出力信号Ｄ１−Ｄ４およびＤ６がＨレベルとなり、多数決判定回路６０は、５／８判定基準に従ってその出力信号ＯＵＴＦをＨレベルに立上げる。この後、出力信号Ｄ６からＤ８において、インパルスノイズ６５により順次その電圧レベルがＬレベルとされても、多数決判定回路６０の出力信号ＯＵＴＦは、５／８判定基準に従ってＨレベルに維持される。
【０１５９】
したがって、この多数決判定回路６０の出力信号ＯＵＴＦにおいては、受信信号ＩＮ受信開始から６τ期間Ｌレベルに維持され、この受信信号ＩＮに含まれるインパルスノイズ６５が除去される。
【０１６０】
受信信号ＩＮがＬレベルに立下がると、順次、期間τの遅延をもって、これらのＤフリップフロップ５１−５８の出力信号Ｄ１−Ｄ８がＬレベルに立下がる。ＤフリップフロップＤ４の出力信号がＬレベルに立下がると、これらの出力信号Ｄ１−Ｄ８において、４つの出力信号Ｄ１−Ｄ４がＬレベル、４つの出力信号Ｄ５−Ｄ８がＨレベルであり、多数決判定回路６０は、この同数論理レベル時の判定基準に基づいて、その出力信号ＯＵＴＦをＬレベルに設定する。
【０１６１】
ここで、多数決回路５０における遅延期間６τが、第２カウンタ１２のカウント値１に対応し、インパルスノイズ６５が存在しない場合の受信信号のパルス幅がＫカウントに対応すると仮定される。この場合、多数決判定回路６０からの出力信号ＯＵＴＦのパルス幅に対する第２カウンタのカウント値は（Ｋ−１）と判定される。これは、多数決回路５０の出力信号の立下りの受信信号に対する立下りが、４τ期間遅延し、この遅延期間は、カウントクロック信号の周期Ｔｃよりも短いため、第２カウンタにおいては、立上り点検出回路１１からリセット信号ＲＳＴが与えられたとき、そのカウント値Ｎは、カウント値“Ｋ”に更新される前にカウント値“Ｋ−１”から初期値にリセットされるためである。
【０１６２】
これにより、受信信号ＩＮに含まれるインパルスノイズ６５を除去した出力信号ＯＵＴＦが生成され、立上り点検出回路１１へ与えられて立上りエッジ検出が行なわれる。この場合において、インパルスノイズが、Ｈレベルに立上るノイズの場合には、先の実施の形態１において説明したように、図１７に示す立上り点検出回路１１および立上り点周期検出回路１３は、それぞれ立下り点検出および立下り点周期検出が行われる。
【０１６３】
図２０（ａ）−（ｄ）は、この発明の実施の形態２における多数決回路５０の信号処理回路を示す図である。以下、図２０（ａ）−（ｄ）を参照して、図１７および図１８に示す多数決回路５０のノイズ除去処理操作について説明する。
【０１６４】
図２０（ａ）および（ｂ）に示す受信信号ＩＮ１およびＩＮ２は、それぞれシンボル列（１１）および（１０）の波形歪みなし（インパルスノイズあり）の伝送速度２１２ｋｂｐｓのマンチェスタ符号である。図２０（ａ）に示す受信信号ＩＮ１において、受信信号の立上りエッジＲＳ２０Ａ、ＲＳ２０ＢおよびＲＳ２０Ｃそれぞれに続いて、インパルスノイズ６５ａ、６５ｂおよび６５ｃが発生する。この場合、１シンボル周期がＴ１であり、また、第２カウンタ１２のカウント周期Ｔｃは、Ｔ１／３２である。したがって、１シンボル周期Ｔ１は、第２カウンタ１２および第１カウンタ４のカウント値６４に対応する。また、信号波形の横に示す数字は、第１および第２カウンタのカウント値を示す。以後の図においても同様である。
【０１６５】
図２０（ｂ）に示す受信信号ＩＮ２においても、受信信号ＩＮ２の立上りエッジＲＳ２０ＤおよびＲＳ２０Ｅそれぞれに続いてインパルスノイズ６５ｄおよび６５ｅが生成される。
【０１６６】
受信信号ＩＮ１およびＩＮ２は、図１８に示す多数決回路５０へ与えられ、その一例としての５／８判定基準に従って受信信号ＩＮ１およびＩＮ２の波形整形が行なわれる。
【０１６７】
この場合、図２０（ａ）に示す受信信号ＩＮ１の立上りエッジに続くインパルスノイズ６５ａ−６５ｃが除去され、図２０（ｃ）の出力信号ＯＵＴＦ１に示すように、出力信号ＯＵＴＦ１の立上りエッジがＲＳ２０ＦおよびＲＳ２０ＧおよびＲＳ２０Ｈとなり、その立上りエッジが１Ｔｃ期間遅延され、インパルスノイズ６５ａ−６５ｃが除去される。
【０１６８】
出力信号ＯＵＴＦ１の各パルス幅（Ｈレベル期間）は、先頭エッジが１カウント時間遅延され、このエッジが、図１９に示すように、多数決回路５０の出力信号の後縁（立下りエッジ）の遅延期間が、その出力信号の前縁（立上りエッジ）の遅延期間よりも短くされており、そのカウント値の終了位置自体は変化しないと想定される。したがって、図２０（ｃ）における出力信号ＯＵＴＦ１において、立上りエッジＲＳ２０Ｆから立上がる信号のＨレベル期間（パルス幅）に対するカウント値（第２カウンタのカウント値）は３１であり、この立下りエッジから続く後半シンボル期間のカウント値が３２となる。次の立上りエッジＲＳ２０Ｇは、図２０（ａ）受信信号ＩＮ１の立上りエッジＲＳ２０Ｂよりも１カウント値遅延されているため、図２０（ｃ）に示す出力信号ＯＵＴＦ１の立上りエッジ間隔は、１シンボル期間Ｔ１となる。これは、立上りエッジＲＳ２０ＧおよびＲＳ２０Ｈの間隔についても同様である。
【０１６９】
一方、図２０（ｂ）に示す受信信号ＩＮ２のインパルスノイズ６５ｄおよび６５ｅを図１８に示す多数決回路５０により除去した場合、その信号波形として図２０（ｄ）に示す波形が得られる。この図２０（ｂ）に示す受信信号の立上りエッジＲＳ２０ＤおよびＲＳ２０Ｅが、図２０（ｄ）に示すように、出力信号ＯＵＴＦ２において、それぞれ１カウント値遅れた立ち上がりエッジＲＳ２０ＩおよびＲＳ２０Ｊとなる。そのＨレベル期間（パルス幅）は、出力信号ＯＵＴＦ１と同様、立下り時間の遅延が生じていないため、カウント値“３１”に対応する期間となる。したがって、連続する立上りエッジＲＳ２０ＩおよびＲＳ２０Ｊの間隔は、カウント値“９６”となり、１．５・Ｔ１の期間となる。
【０１７０】
図２０（ｃ）および（ｄ）に示すように、多数決回路５０の出力信号ＯＵＴＦ１およびＯＵＴＦ２において立上りエッジ間隔は、１シンボル周期Ｔ１またはシンボル周期Ｔ１の１．５倍である。したがって、このインパルスノイズを除去した場合の立上りエッジ間隔は、実施の形態１における波形歪み無しのマンチェスタ符号の立上りエッジ間隔と同じである。この立上りエッジ間隔除去は、また立下りエッジ間隔についても同様である。
【０１７１】
したがって、多数決回路５０の出力信号ＯＵＴＦ１およびＯＵＴＦ２を用いて、実施の形態１と同様にして、同じ立上りエッジ間隔（または同じ立下りエッジ間隔）の条件を用いて伝送符号がマンチェスタ符号であるかの識別を行なうことができる。
【０１７２】
図２１（ａ）−（ｄ）は、図１７および図１８に示す多数決回路５０の多数決処理を示すタイミング図である。図２１（ａ）および（ｂ）においては、受信信号ＩＮ３およびＩＮ４は、伝送速度２１０ｋｂｐｓの歪みなしのＴｙｐｅＡ符号（インパルスノイズあり）であり、それぞれシンボル列（１１）および（１０）である。
【０１７３】
図２１（ａ）に示すシンボル列（１１）の受信信号ＩＮ３において、立上りエッジＲＳ２１Ａ−ＲＳ２１Ｃそれぞれに続いて、インパルスノイズ６５ｆ−６５ｈが発生する。
【０１７４】
図２１（ｂ）に示すように、シンボル列（１０）の受信信号ＩＮ４においても、立上りエッジＲＳ２１ＤおよびＲＳ２１Ｅに続いてインパルスノイズ６５ｉおよび６５ｊが発生する。１シンボル周期は、Ｔ１であり、カウントクロック周期Ｔｃは、Ｔ１／３２である。したがって、正規のパルスの立上りおよび立下りエッジの最小間隔は、８カウント値であり、この１シンボル周期Ｔ１の半サイクルが、カウント値３２に対応する。受信信号ＩＮ３の立上りエッジ間隔の最大値は、４８カウント値に相当する期間であり、受信信号ＩＮ４においては、最大立上りエッジ間隔、すなわち立上りエッジＲＳ２１ＤおよびＲＳ２１Ｅの間の間隔は、８０カウント値に対応する期間である。
【０１７５】
多数決回路５０において、図２１（ａ）に示す入力信号ＩＮ３に対するインパルスノイズ除去が行なわれ、図２１（ｃ）に示す出力信号ＯＵＴＦ３が生成される。この場合、出力信号ＯＵＴＦ３が立上りエッジＲＳ２１Ｆ、ＲＳ２１Ｇ、ＲＳ２１Ｈは、それぞれ、図２１（ａ）に示す受信信号ＩＮ３の立上りエッジＲＳ２１Ａ、ＲＳ２１ＢおよびＲＳ２１Ｃに対し１カウント値に対応する期間遅延される。また、立上りエッジＲＳ２１Ｉも同様、正規の立上りタイミングに対して１カウント値に相当する期間遅延される。
【０１７６】
したがって、図２１（ｃ）に示す出力信号ＯＵＴＦ３のパルス幅（Ｌレベル期間およびＨレベル期間）は、それぞれ、カウント値９、カウント値７、カウント値９、カウント値３９、カウント値９、…に相当する期間となる。この場合においても、連続する立上りエッジＲＳ２１ＦおよびＲＳ２１Ｇの間隔７は１６カウント値であり、Ｔ１／４の期間となる。また、連続する立上りエッジＲＳ２１ＧおよびＲＳ２１Ｈの間隔は、３・Ｔ１／４となる。従って、連続する立上りエッジの最大値は、４８カウントに相当する期間である。
【０１７７】
一方、図２１（ｂ）に示す受信信号ＩＮ４に対してインパルスノイズ除去処理が行なわれると、図２１（ｅ）に示す出力信号ＯＵＴＦ４の波形が得られる。この図２１（ｅ）に示す受信信号ＩＮ４においては、図２１（Ｂ）に示す受信信号ＩＮ４のインパルスノイズ６５ｉおよび６５ｊが除去され、立上りエッジＲＳ２１ＤおよびＲＳ２１Ｅが、それぞれ１カウント値に相当する期間遅延され、立上りエッジＲＳ２１ＪおよびＲＳ２１Ｋとなる。したがって、この出力信号ＯＵＴＦ４において、立上りエッジ間隔は、Ｔ１／４（＝１６カウント）または５・Ｔ１／４（＝８０カウント）となる。
【０１７８】
以上のように、ＴｙｐｅＡ符号において、波形歪みがなくインパルスノイズが存在する場合、立上りエッジ間隔はＴ１／４、３・Ｔ１／４、または５・Ｔ１／４であり、実施の形態１におけるＴｙｐｅＡ符号の波形歪みのない信号波形における立上りエッジ間隔と同じである。したがって、多数決回路５０の出力信号ＯＵＴＦ３およびＯＵＴＦ４を用いて、実施の形態１と同様にして、伝送方式をＴｙｐｅＡ符号方式と判定することができる。
【０１７９】
図２２（ａ）−（ｄ）は、伝送符号が、ＴｙｐｅＢ符号でありかつ歪みなしかつインパルスノイズありの場合の、図１７および図１８に示す多数決回路５０の処理操作を示すタイミング図である。以下、図２２（ａ）−（ｄ）を参照して、伝送速度が２１２ｋｂｐｓの歪みなしかつインパルスノイズありのＴｙｐｅＢ符号のノイズ除去操作について説明する。
【０１８０】
図２２（ａ）を示す受信信号ＩＮ５は、シンボル列が（１１）の伝送速度２１２ｋｂｐｓのＴｙｐｅＢ符号であり、図２２（ｂ）に示す受信信号ＩＮ６は、伝送速度が２１２ｋｂｐｓのＴｙｐｅＢ符号のシンボル列（１０）である。このＴｙｐｅＢ符号列においては、Ｌレベル期間においてインパルスノイズが発生した状態を一例として考える。Ｈレベル期間にインパルスノイズが発生した場合においても、同様の処理を行なうことができる。ここでは、立下りの検出においても伝送方式を検出して波形ノイズの補正ができることを示すために、Ｌレベル期間におけるインパルスノイズを対象とする。
【０１８１】
図２２（ａ）に示す受信信号ＩＮ５においては、立下りエッジＥＳ２２Ａ、ＥＳ２２Ｂ、およびＥＳ２２Ｃに続いて、インパルスノイズ６５ｋ、６５ｌおよび６５ｍが発生する。図２２（ｂ）に示す受信信号ＩＮ６については、立下りエッジＥＳ２２ＤおよびＥＳ２２Ｅに続いて、インパルスノイズ６５ｏおよび６５ｐが続いて発生する。
【０１８２】
これらの受信信号ＩＮ５およびＩＮ６が、図１７および図１８に示す多数決回路５０へ与えられる。この場合、インパルスノイズ６５ｋ−６５ｍ。６５ｏおよび６５ｐが多数決回路５０における多数決判定処理に従って除去され、立下りエッジが、それぞれカウント値１に対応する期間遅延されて生成される。この多数決処理の場合、図１９に示す信号波形のＨレベルおよびＬレベルを逆と刷ることにより、処理の動作内容が得られる。したがって、図２２（ａ）および（ｂ）に示す受信信号波形は、それぞれ、図２２（ｃ）および（ｄ）に示す受信信号波形に変換される。
【０１８３】
図２２（ｃ）に示す出力信号ＯＵＴＦ５（シンボル列（１１））において、立下りエッジＥＳ２２ＦおよびＥＳ２２Ｇの間の間隔および立下りエッジＥＳ２２ＨおよびＥＳ２２Ｉの間隔は、それぞれ１６カウント値に相当する期間となり、シンボル周期Ｔ１の１／４倍、すなわちＴ１／４間隔となる。Ｔ１は、シンボル周期Ｔ１であり、６４カウントに対応する。立下りエッジが、１カウント値遅延されるため、立上りエッジの間隔についても同様の関係が得られる。
【０１８４】
シンボル列（１０）に対応する図２２（ｄ）に示す出力信号ＯＵＴＦ６においても、立下りエッジＥＳ２２ＪおよびＥＳ２２Ｋの間隔は、各エッジそれぞれが１カウント値に対応する期間遅延されているため、２４カウント値に相当する期間、すなわち、３・Ｔ１／８となる。この場合においても、立上がりエッジの間隔は、同様の関係を満たす。
【０１８５】
したがって、この波形歪みがないＴｙｐｅＢ符号においてインパルスノイズが発生した場合、多数決回路５０の出力信号のＬレベル期間は、７カウント期間または１５カウント期間となるものの、立下りエッジ間隔は１６カウント期間または２４カウント期間であり、それぞれＴ１／４および３・Ｔ１／８に相当する。したがって、このＴｙｐｅＢ符号においても、波形歪みがなくインパルスノイズが発生する場合、立下りエッジ間隔は、先の実施の形態１において説明した場合と同じ立上りエッジ間隔となる。また、立上りエッジ間隔についても、同様、１６カウント値または２４カウント値に対応する期間であり、先の実施の形態１において示した関係が満たされる。これにより、ＴｙｐｅＢ符号においても、多数決回路の出力信号の連続する立上りエッジの間隔情報に基いて、実施の形態１と同様にして、伝送方式がＴｙｐｅＢ符号であると識別することができる。
【０１８６】
これらの図２０から図２２に示すように、インパルスノイズにより、パルス幅（Ｈレベル期間またはＬレベル期間）が１カウント値に対応する期間短くされても、そのインパルスノイズが連続して発生する場合、先の実施の形態１と同様に、マンチェスタ符号、ＴｙｐｅＡ符号およびＴｙｐｅＢ符号について、同様の判定基準を用いて伝送方式を判定することができる。この場合、この多数決回路５０の出力信号ＯＵＴＦ１−ＯＵＴＦ６が伝送方式判定部１０において利用されて伝送方式が判定される。
【０１８７】
図２３は、この発明の実施の形態２に従うデューティ補正回路のデューティ補正操作を示すフロー図である。この図２３に示す処理フローは、以下の点で、図７に示す処理フローとその処理操作が異なる。すなわち、図１７に示す立上り点検出回路１１により立上り点検出を行なうステップＳ１の前に、多数決回路５０によるインパルスノイズ除去処理が実行される（ステップＳ２０）。この多数決回路５０におけるインパルスノイズの除去操作は、先の図２０から図２２において示したように、インパルスノイズを含むカウント値１に相当する期間を除去することにより、インパルスノイズを除去する。この図２３に示すステップＳ２０に続くステップＳ１以降の立上り点周期検出および伝送方式判定の処理は、先の図７に示す処理フローと同じであり、対応する処理ステップに対しては同一ステップ番号を付し、その詳細説明は省略する。
【０１８８】
なお、この実施の形態２においても、立下り点周期を検出し、伝送方式が判定されてもよい。また、このインパルスノイズは、マンチェスタ符号およびＴｙｐｅＡ符号においても、Ｈレベル期間にＬレベルに瞬間的に立下がるノイズでなく、Ｌレベル期間中に瞬間的にＨレベルに立上がるノイズであってもよい。また、ＴｙｐｅＢ符号においても、同様であり、立上りまたは立下りエッジ間隔を検出することにより、伝送方式を検出することができる。
【０１８９】
なお、多数決判定回路においては、５／８多数決判定基準を用いて多数決処理を行なっている。これは、最大Ｔｃ／２の幅のインパルスノイズを削除するとともに、パルス幅（Ｈレベル持続期間またはＬレベル持続期間）の先端部の１カウント値に対応する期間遅延するのを実現するのに用いられている。また、インパルスノイズは連続して発生することは要求されない。１つのパルスにおいてインパルスノイズが発生して、インパルスノイズの除去が行われたとき、対応の立上りエッジ（または立下りエッジ）の間隔は、例えば１５カウント（＝７＋８）に相当する期間となり、カウント値の最大または最小値と異なり、そのカウント値は、判定基準として用いられないため、伝送方式の判定は、正確に行なうことができる。またインパルスノイズによるパルス幅減縮期間は、１カウントに相当する期間でなくてもよい。
【０１９０】
なお、多数決判定回路においてインパルスノイズ除去が行なわれ、歪み検出補正部９においては、インパルスノイズを含む受信信号を用いてエッジ検出を行なっている。この場合、インパルスノイズ幅が、次段のエッジ検出回路（３）のエッジ検出期間よりも短ければ、このインパルスノイズを無視して、エッジ間間隔を測定して、歪み検出および補正を行なうことができる。ただし、この場合、受信信号ＩＮにインパルスノイズが生成されていると、セレクタ７により、インパルスノイズが存在する信号が補正信号ＯＵＴとして転送される。この場合、セレクタ７の出力部に、受信信号ＩＮの高周波成分（インパルスノイズ成分）を除去するローパスフィルタ（ＬＰＦ）が設けられればよい。または、これに代えて、受信部において、インパルスノイズ成分を除去するローパスフィルタが配置されていればよい。
【０１９１】
以上のように、この発明の実施の形態２に従えば、伝送方式判定部において立上りまたは立下りいずれかのエッジを検出する前に、多数決回路において多数決判定を行なってインパルスノイズを除去するローパスフィルタ処理を行なっている。これにより、受信信号にインパルスノイズが生じている場合においても、正確に伝送方式を判定することができる。また、実施の形態１と同様の効果を得ることができる。
【０１９２】
なお、実施の形態２においても、この伝送方式判定回路は、受信信号のプリアンブル部の前半部のプリアンブルパターンを用いて伝送方式判定が行なわれる（図４参照）。
【０１９３】
［実施の形態３］
図２４は、この発明の実施の形態３に従うデューティ補正回路の全体の構成を概略的に示す図である。この図２４に示すデューティ補正回路は、図４に示すデューティ補正回路と以下の点で、その構成が異なる。すなわち、伝送方式判定部６３において、伝送方式判定回路１５に代えて、伝送方式／速度判定回路７０が設けられる。この伝送方式／速度判定回路７０は、受信信号の伝送方式（符号化方式）およびシンボル伝送速度を識別する。この図２４に示すデューティ補正回路１の他の構成は、図４に示すデューティ補正回路の構成と同じであり、対応する部分には同一参照番号を付し、その詳細な説明は省略する。
【０１９４】
搬送周波数が１３．５６ＭＨｚの場合、シンボル伝送速度としては、前述の２１２ｋｂｐｓ以外に、１０６ｋｂｐｓ、４２４ｋｂｐｓおよび８４７ｋｂｐｓの伝送速度が可能である。本実施の形態３において、これらの複数の伝送方式に加えて、さらに複数の伝送速度に対応して、デューティを補正する回路を実現する。以下、各符号化方式について、伝送速度とシンボル周期との関係について説明する。
【０１９５】
図２５（ａ）−（ｄ）は、伝送速度１０６ｋｂｐｓのマンチェスタ符号の信号波形の一例を示す図である。なお、この図２５（ａ）−（ｄ）に示すマンチェスタ符号は、先頭立上りエッジは、すべて共通にＲＳ２５Ａであるとする。図２５において共通の時間軸が受信信号に対して付されている場合、エッジの符号は各受信信号に対して共通に用いる。以後の信号波形の説明においても同様とする。
【０１９６】
図２５（ａ）において、受信信号ＭＡａは、シンボル列（１１）のマンチェスタ符号であり、信号波形には歪みが存在しない。この受信マンチェスタ符号ＭＡａにおいて、波形歪みがない場合、立上りエッジＲＳ２５ＡおよびＲＳ２５Ｂの間の間隔は、実施の形態１および２と同様、カウントクロック周期Ｔｃ（＝Ｔ１／３２：Ｔ１は伝送速度２１２ｋｂｐｓ時の１シンボル周期）でカウントした場合、Ｈレベル期間およびＬレベル期間が、ともに６４カウントに相当する期間である。１シンボル期間が、１２８カウント値に相当する期間である。
【０１９７】
図２５（ｂ）において、受信信号ＭＡｂは、伝送速度１０６ｋｂｐｓのシンボル列（１０）のマンチェスタ符号であり、波形歪みなしの信号波形を有する。この受信マンチェスタ符号ＭＡｂにおいて、波形歪みのない場合、そのＨレベル期間およびＬレベル期間は、６４カウントの期間である。したがって、立上りエッジＲＳ２５Ａから次の立上りエッジＲＳ２５Ｃまでのカウント値は、１９２となる。
【０１９８】
図２５（ｃ）に示す受信信号ＭＡｃは、シンボル列（１１）のマンチェスタ符号であり、波形歪みを有する。この場合、Ｈレベル期間がカウント値“６２”に相当する期間と短くされている。この場合においても、１シンボルの周期は同一であるため、受信マンチェスタ符号ＭＡｃの立上りエッジの間隔は、１２８カウントとなる。
【０１９９】
図２５（ｄ）に示す受信信号ＭＡｄは、シンボル列（１０）のマンチェスタ符号であり、かつ信号波形に歪みが存在する。この受信マンチェスタ符号ＭＡｄにおいても、Ｈレベル期間が、波形ひずみにより、カウント値“６２”に相当する期間に設定される。したがって、この受信マンチェスタ符号ＭＡｄの立上りエッジＲＳ２５Ａから次の立上りエッジＲＳ２５Ｂまでの期間は、１９２カウント値に対応する期間となる。
【０２００】
したがって、受信マンチェスタ符号ＭＡｃおよびＭＡｄにおいて波形歪みが存在する場合においても、立上りエッジ間隔は、２・Ｔ１および３・Ｔ１となる。
【０２０１】
図２６は、伝送速度２１２ｋｂｐｓのマンチェスタ符号の信号波形の一例を示す図である。図２６（ａ）−（ｄ）において、先頭の立上りエッジは各受信信号に対して共通であり、立上りエッジＲＳ２６Ａで表わされる。
【０２０２】
図２６（ａ）に示す受信信号ＭＡｅは、マンチェスタ符号列（１１）であり、その信号波形には、歪みが存在しない。
【０２０３】
図２６（ｂ）に示す受信信号ＭＡｆは、シンボル列（１０）のマンチェスタ符号であり、歪みなしの信号波形を有する。受信マンチェスタ符号列ＭＡｅにおいて立上りエッジＲＳ２６ＡおよびＲＳ２６Ｂの間の期間は、カウント値“６４”に相当する。一方、受信信号ＭＡｆの連続する立上りエッジの間隔は、９６カウント値に対応する。このカウント値は、伝送速度２１２ｋｂｐｓの場合の１シンボル周期Ｔ１の１／３２倍のクロックで動作するカウンタによりカウントされる。したがって、この場合、１シンボル周期Ｔ１は、６４カウント値に相当する期間であり、マンチェスタ符号列ＭＡｅおよびＭＡｆにおいて、連続する立上りエッジの間隔は、それぞれ、Ｔ１および１．５・Ｔ１となる。
【０２０４】
図２６（ｃ）に示す受信信号ＭＡｇは、シンボル列（１１）のマンチェスタ符号であり、かつ波形歪みを有する。この受信信号ＭＡｇにおいては、Ｈレベル期間がカウント値“３０”に相当する期間と短くなり、応じて、Ｌレベル期間が３４カウント値に相当する期間と長くなる。したがって、このＨレベル期間が短くなった分Ｌレベル期間が長くなるだけであり、立上りエッジＲＳ２６ＡおよびＲＳ２６Ｂの間の間隔は、６４カウント値、すなわち伝送速度２１２ｋｂｐｓでの１シンボル周期Ｔ１に等しい期間となる。
【０２０５】
図２６（ｄ）に示す受信信号ＭＡｈは、シンボル列（１０）のマンチェスタ符号であり、かつ波形歪みが存在する。この場合においても、Ｈレベル期間が、カウント値“３０”と短くされる。シンボル“０”の後半サイクルのＨレベル期間がカウント値“３０”に対応する期間となる。したがって、この受信信号ＭＡｈにおいては、連続する立上りエッジＲＳ２６ＡおよびＲＳ２６Ｄの間の間隔は、９６カウント値に対応する期間であり、３・Ｔ１／２に対応する。
【０２０６】
以上のように、実施の形態１と同様、伝送速度２１２ｋｂｐｓのマンチェスタ符号列において、伝送速度２１２ｋｂｐｓの１シンボル周期をＴ１とすると、波形歪みの有無に関わらず、連続する立上りエッジ間隔は、Ｔ１および３・Ｔ１／２（＝１．５・Ｔ１）のいずれかである。
【０２０７】
図２７（ａ）−（ｄ）は、伝送速度４２４ｋｂｐｓのマンチェスタ符号の信号波形を示す図である。図２７（ａ）において、受信信号ＭＡｉは、シンボル列列（１１）のマンチェスタ符号であり、その波形には歪みは存在しない。この場合、Ｈレベル期間およびＬレベル期間はともに１６カウント値に対応する期間である。
【０２０８】
図２７（ｂ）において、受信信号ＭＡｊは、シンボル列（１０）のマンチェスタ符号であり、その波形には歪みは存在しない。この場合、Ｈレベル期間およびＬレベル期間がともに１６カウント値に相当する期間であり、したがって、立上りエッジＲＳ２７ＡおよびＲＳ２７Ｂの間の間隔は、３２カウント値に相当する期間であり、伝送速度２１２ｋｂｐｓの１シンボル周期Ｔ１の１／２倍の期間となる。
【０２０９】
なお、前述のように、図２７（ａ）−（ｄ）において、先頭立上りエッジは、立上りエッジＲＳ２７Ａで共通であるとしている。
【０２１０】
図２７（ｂ）に示す受信信号ＭＡｊは、シンボル列（１０）のマンチェスタ符号であり、その信号波形には歪みは存在しない。この場合、Ｈレベル期間およびＬレベル期間がともに１６カウント値に対応し、連続する立上りエッジＲＳ２７ＡおよびＲＳ２７Ｃの間の間隔は、カウント値４８に対応する期間となる。
【０２１１】
図２７（ｃ）において、受信信号ＭＡｋは、シンボル列（１１）のマンチェスタ符号であり、その信号波形に歪みが存在する。この場合、Ｈレベル期間が１４カウント値に相当する期間と短くなる。しかしながら、連続する立上りエッジの間隔は、３２カウント値に対応する期間である。
【０２１２】
図２７（ｄ）において、受信信号ＭＡｌは、シンボル列（１０）のマンチェスタ符号であり、その信号波形に歪みが存在する。この場合、Ｈレベル期間が１４カウント値に対応する期間に短縮されている。後シンボルの立上りエッジＲＳ２７Ｄは、１シンボル期間の中央で発生しており、したがって、受信信号ＭＡｌの連続する立上りエッジＲＳ２７ＡおよびＲＳ２７Ｄの間の間隔は、４８カウントに相当する期間となる。
【０２１３】
したがって、この伝送速度４２４ｋｂｐｓのマンチェスタ符号においても、その波形の歪みの有無に関わらず、立上りエッジ間隔は、３２カウント値に相当する期間（＝Ｔ１／２）および４８カウント値に相当する期間（＝２・Ｔ１／３）となる。
【０２１４】
図２８（ａ）−（ｄ）は、伝送速度８４７ｋｂｐｓのマンチェスタ符号の信号波形の一例を示す図である。図２８（ａ）に示す受信信号ＭＡｍは、シンボル列（１１）のマンチェスタ符号であり、その信号波形には歪みは存在しない。図２８（ｂ）に示す受信信号ＭＡｎは、シンボル列（１０）のマンチェスタ符号であり、その信号波形には歪みは存在しない。この歪みが存在しない受信マンチェスタ符号ＭＡｍにおいて、そのＨレベル期間およびＬレベル期間は、ともに８カウント値に相当する期間であり、連続する立上りエッジの間隔は、１６カウント値に対応する期間となる。一方、受信マンチェスタ符号列ＭＡｎにおいては、立上りエッジの間隔は、１６カウント値および立上りエッジＲＳ２７ＡおよびＲＳ２７Ｃの間の２４カウント値に対応する期間が存在する。
【０２１５】
図２８（ｃ）において、受信信号ＭＡｏは、シンボル列（１１）のマンチェスタ符号であり、その信号波形においては、歪みが存在する。この場合、Ｈレベル期間が６カウント値に相当する期間と短くなり、デューティが５０％から小さくなっている。しかしながら、連続する立上りエッジの間隔は、１６カウント値に相当する期間である。
【０２１６】
図２８（ｄ）に示す受信信号ＭＡｐは、シンボル列（１０）のマンチェスタ符号であり、その信号波形に歪みが存在し、Ｈレベル期間が短くされる。シンボル“１”において、Ｈレベル期間が短くされる場合、そのＬレベル期間が長くされる。したがって、図２８（ｄ）に示すように、シンボル列（１０）において波形歪みが存在し、そのＨレベル期間が短くされる場合でも、シンボル“０”における立上りエッジは、シンボル開始から８カウント値経過後である。この場合、連続する立上りエッジＲＳ２８ＡおよびＲＳ２８Ｄの間隔は、２４カウント値に相当する期間となる。この伝送速度８４７ｋｂｐｓのマンチェスタ符号においては、波形歪みの有無に関わらず、立上りエッジ間隔は、１６カウント値に相当する期間（＝Ｔ１／４）、および２４カウント値に相当する期間（＝３・Ｔ１／８）となる。
【０２１７】
この図２８においては、シンボル伝送速度８４７ｋｂｐｓのマンチェスタ符号の信号波形を示している。しかしながら、ＴｙｐｅＡ符号およびＴｙｐｅＢ符号において、シンボル伝送速度が８４７ｋｂｐｓの場合、その信号波形は、図２８に示す信号波形と同じとなる。
【０２１８】
図２９（ａ）−（ｄ）は、伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号の信号波形を示す図である。図２９（ａ）において、受信信号ＴＰＡａは、シンボル列（１１）のＴｙｐｅＡ符号であり、その波形には歪みは存在しない。この伝送速度１０６ｋｂｐｓの場合、１シンボル期間の前半期間および後半期間は、それぞれ６４カウント値に対応する期間となり、この受信信号ＴＰＡａにおける連続する立上りエッジＲＳ２９ＡおよびＲＳ２９Ｂの間隔は、１６カウント値に対応する期間となる。また、立上りエッジＲＳ２９ＢからのパルスのＨレベル期間は、カウント値７２に相当する期間であり、立上りエッジＲＳ２９Ｂとその後続の立上りエッジまでの間隔は、８０カウント値に相当する期間となる。ここで、カウンタとしては、上述のマンチェスタ符号のエッジ間隔をカウントするカウンタと同一周期のクロック信号に従ってカウント動作を行うカウンタが用いられる（Ｔｃ＝Ｔ１／３２）。
【０２１９】
図２９（ｂ）に示す受信信号ＴＰＡｂは、シンボル列（１０）のＴｙｐｅＡ符号であり、その波形には歪みは存在しない。シンボル“１”の後半期間およびシンボル“０”の前半期間においてＨレベルが連続するため、この受信信号ＴＰＡｂにおける連続する立上りエッジＲＳ２９ＢおよびＲＳ２９Ｃの間隔は、１４４カウント値に相当する期間となる。
【０２２０】
図２９（ｃ）に示す受信信号ＴＰＡｃは、シンボル列列（１１）のＴｙｐｅＡ符号であり、信号波形に歪みが存在し、そのＬレベル期間はカウント値“６”に相当する期間と短くされる。この図２９（ｃ）に示す受信信号ＴＰＡｃにおいても、連続する立上りエッジ間の間隔の最小値は、１６カウント値に相当する期間であり、最大値は、８０カウントに相当する期間となる。ここで、シンボル期間の開始時点は、各信号において同期している。
【０２２１】
図２９（ｄ）において受信信号ＴＰＡｄは、シンボル列（１０）のＴｙｐｅＡ符号であり、その信号波形に歪みが存在する。この場合、シンボル“０”の期間において、後半サイクルにおける最初のＬレベル期間が６カウント値に相当する期間と短くされる。この受信信号ＴＰＡｄにおいて、連続する立上りエッジの間隔ＲＳ２９ＢおよびＲＳ２９Ｄの間の期間は、Ｈレベル期間が１３８カウント値に相当する期間であり、カウント値１４４に相当する期間であり、連続する立上りエッジの間隔の最小値は１６カウントに相当する期間となる。したがって、伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号において、信号波形の歪みの有無に関わらず、立上りエッジ間隔の最小値および最大値は、それぞれ、カウント値１６（＝Ｔ１／４）および１４４カウント値に相当する期間（＝９・Ｔ１／４）となる。
【０２２２】
図３０（ａ）−（ｄ）は、伝送速度が２１２ｋｂｐｓのＴｙｐｅＡ符号の信号波形を示す図である。図３０（ａ）に示す受信信号ＴＰＡｅは、シンボル列（１１）のＴｙｐｅＡ符号であり、信号波形には歪みは存在しない。図３０（ｂ）に示す受信信号ＴＰＡｆは、シンボル列（１０）のＴｙｐｅＡ符号であり、その信号波形に歪みは存在しない。図３０（ｃ）に示す受信信号ＴＰＡｇは、シンボル列（１１）のＴｙｐｅＡ符号であり、その信号波形には歪みが存在する。図３０（ｄ）に示す受信信号ＴＰＡｈは、シンボル列（１０）のＴｙｐｅＡ符号であり、その信号波形に歪みが存在する。
【０２２３】
受信信号ＴＰＡｇおよびＴＰＡｈにおいては、パルス変調部分（短パルス列が連続する部分）においてＬレベル期間が、６カウント値に相当する期間と短くされる。これらの図３０（ａ）−（ｄ）に示す受信信号ＴＰＡｅ−ＴＰＡｈにおいては、先の実施の形態１および２において説明したと同様、立上りエッジＲＳ３０ＡおよびＲＳ３０Ｂの間隔は、最小値の６カウント値に相当する期間であり、また、最大立上りエッジ間隔は、立上りエッジＲＳ３０ＢおよびＲＳ３０Ｃの間隔および立上りエッジＲＳ３０Ｄと先行の立上りエッジとの間隔の８０カウント値に相当する期間である。したがって、先に実施の形態１において説明したように、伝送速度が２１２ｋｂｐｓのＴｙｐｅＡ符号においては、波形歪みの有無に関わらず、立上りエッジ間隔の最小値および最大値は、１６カウント値および８０カウント値に相当する期間であり、すなわち、２１２ｋｂｐｓの動作速度のシンボル周期をＴ１として、最小値Ｔ１／４および最大値５・Ｔ１／４である。
【０２２４】
図３１は、伝送速度が４２４ｋｂｐｓのＴｙｐｅＡ符号の信号波形を示す図である。図３１（ａ）において受信信号ＴＰＡｉは、シンボル列（１１）のＴｙｐｅＡ符号であり、その信号波形には歪みは存在しない。この受信信号ＴＰＡｉにおいて、立上りエッジＲＳ３１ＡおよびＲＳ３１Ｂの間が、３２カウント値に相当し、立上りエッジＲＳ３１ＢおよびＲＳ３１Ｃの間隔も、３２カウント値に対応する期間となる。
【０２２５】
図３１（ｂ）に示す受信信号ＴＰＡｉは、シンボル列（１０）のＴｙｐｅＡ符号であり、その信号波形に歪みが存在しない。この場合、立上りエッジＲＳ３１ＡおよびＲＳ３１Ｄの間の間隔は、４８カウント値に対応する期間となる。
【０２２６】
図３１（ｃ）に示す受信信号ＴＰＡｋは、シンボル列（１１）のＴｙｐｅＡ符号であり、その信号波形に歪みが存在する。信号波形において、パルス変調部分のＬレベル期間が６カウント値に対応する期間と短くされている。この場合、受信信号ＴＰＡｋの立上りエッジ間隔は、３２カウント値に相当する期間である。
【０２２７】
図３１（ｄ）に示す受信信号ＴＰＡｌは、シンボル列（１０）のＴｙｐｅＡ符号であり、その信号波形に歪みが存在する。この場合、パルス変調部分のＬレベル期間が６カウント値と短くされる。この場合においても、受信信号ＴＰＡｌの立上りエッジＲＳ３１ＤおよびＲＳ３１Ｅの間の隔は、最大値の４８カウント値に相当する期間であり、最小値の立上りエッジ間隔は、１６カウント値である。
【０２２８】
したがって、この伝送速度４２４ｋｂｐｓのＴｙｐｅＡ符号においては、立上りエッジ間隔のカウント値は、歪みの有無に関わらず、１６カウント値、３２カウント値および４８カウント値のいずれかであり、最小値が１６カウント値、最大値が４８カウント値となる。
【０２２９】
ＴｙｐｅＡ符号の伝送速度が８４８ｋｂｐｓの場合、マンチェスタ符号の場合と同様、図２８に示す信号波形と同様の信号波形となり、ここでは示さない。
【０２３０】
図３２（ａ）−（ｄ）は、伝送速度が１０６ｋｂｐｓのＴｙｐｅＢ符号の信号波形を示す図である。１シンボル周期は、カウント値１２８に対応する期間である。図３２（ａ）において受信信号ＴＰＢａは、シンボル列（１１）のＴｙｐｅＢ符号であり、信号波形に歪みは存在しない。この場合、カウント値が８の期間ＨレベルおよびＬレベルとなるパルス列が繰返し表われ、連続する立上りエッジＲＳ３２ＡおよびＲＳ３２Ｂの間隔は、１６カウント値に相当する期間である。
【０２３１】
図３２（ｂ）において、受信信号ＴＰＢｂは、シンボル列（１０）のＴｙｐｅＢ符号であり、波形歪みは存在しない。受信信号ＴＰＢｂにおいては連続する立上りエッジの間隔は、立上りエッジＲＳ３２ＡおよびＲＳ３２Ｅにおいて２４カウント値に相当する期間である。そこで、同期して表われる立上りエッジについては、共通の参照符号を付す。一方、立上りエッジＲＳ３２ＢおよびＲＳ３２Ｅの間は、２４カウントに対応する期間である。１６カウント値に対応する期間である。２番目のシンボルと３番目のシンボルのエッジＥＳ３２およびＲＳ３２Ｄの間のＬレベル期間は、１６カウント値であるのは、受信信号ＴＰＢｂにおいて、第３番目のシンボルとしては、シンボル“１”が与えられているためである。最小立上りエッジ間隔は、１６カウント値に対応する期間である。
【０２３２】
図３２（ｃ）において、受信信号ＴＰＢｃは、シンボル列（１１）のＴｙｐｅＢ符号であり、その波形に歪みが存在し、パルスのＬレベル期間が、カウント値６に短縮されている。各パルスの立下りエッジは、受信信号ＴＰＢａのパルス列の立下りエッジと同期している。従って、Ｌレベル期間がカウント値２に対応する期間短くされ、その分、２カウント値に対応する期間Ｈレベル期間が長くされている。従って、連続する立上りエッジの間隔は、１６カウント値に対応する期間である。
【０２３３】
図３２（ｄ）において、受信信号ＴＰＢｄは、シンボル列（１０）のＴｙｐｅＢ符号であり、その信号波形に歪みが存在する。この受信信号ＴＰＢｄにおいて、連続する立上りエッジＲＳ３２ＣおよびＲＳ３２Ｆの間隔は、２４カウント値に相当する期間である。立下りエッジＥＳ３２Ｇと立上りエッジＲＳ３２Ｈの間の期間は、１４カウント値に対応する期間である。２番目のシンボルの最後のＬレベル期間および３番目のシンボルの先頭のＬレベル期間が、それぞれ、６および８カウント値に相当する期間となるためである。この場合においても、立上りエッジＲＳ３２Ｈと先行の立上りエッジの間の間隔は、２４カウント値に対応する期間である。
【０２３４】
この受信信号ＴＰＢｄにおいて、立下りエッジＥＳ３２Ｇの後、６カウント期間Ｌレベルに維持された後Ｈレベルに２カウント値に対応する期間駆動されてもよい。３番目のシンボルにおいてシンボル開始時点においてＬレベルのパルスが生成され、そのＬレベルパルス幅が６カウント期間となる。この場合には、連続する信号の立上りエッジ間隔は８カウント値に相当する期間となる。この場合、連続する立上りエッジの間隔の最小値が８カウント値として検出された場合、ノイズ（波形歪み）の影響は明らかであり、最小値候補から排除する構成を利用することにより、波形歪みの影響を排除して、立上りエッジ間隔の最小値および最大値を検出して伝送方式／速度を判定することができる。
【０２３５】
したがって、この伝送速度１０６ｋｂｐｓのＴｙｐｅＢ符号において、連続する立上りエッジの間隔の最小値は、１６カウント値に対応する期間（＝Ｔ１／４）であり、最大値は、２４カウント値に対応する期間（＝３・Ｔ１／８）となる。
【０２３６】
図３３（ａ）−（ｄ）は、伝送速度２１２ｋｂｐｓのＴｙｐｅＢ符号の信号波形を示す図である。１シンボル周期は、６４カウント値に対応する期間である。図３３（ａ）において、受信信号ＴＰＢｅは、シンボル列（１１）のＴｙｐｅＢ符号であり、信号波形に歪みは存在しない。この場合、連続する立上りエッジＲＳ３３ＡおよびＲＳ３３Ｂの間の間隔は、１６カウント値に対応する期間である。
【０２３７】
図３３（ｂ）において、受信信号ＴＰＢｆは、シンボル列（１０）のＴｙｐｅＢ符号であり、信号波形に歪みが存在しない。この場合、連続する立上りエッジＲＳ３３ＢおよびＲＳ３３Ｃの間の間隔は、２４カウント値に相当する期間であり、また、立上りエッジの間隔の最小値は、１６カウントに相当する期間である。
【０２３８】
図３３（ｃ）に示す受信信号ＴＰＢｇは、シンボル列（１１）のＴｙｐｅＢ符号であり、信号波形に歪みが存在する。この受信信号ＴＰＢｇにおいて、パルス信号の８カウントに相当するＬレベル期間が６カウント値に相当する期間に短縮されていても、各パルスは同期しており、連続する立上りエッジの間隔は、１６カウント値に相当する期間である。
【０２３９】
図３３（ｄ）において、受信信号ＴＰＢｈは、シンボル列（１０）のＴｙｐｅＢ符号であり、その信号波形に歪みが存在し、Ｌレベル期間が６カウント値に対応する期間となっている。この受信信号ＴＰＢｈにおいて、各パルスの立下りエッジは同期しているため（受信信号ＴＰＢｆおよびＴＰＢｈのパルスの立下りエッジが同期している、すなわち、各パルスの周期については同期が取られている）、この受信信号ＴＰＢｈにおける連続する立上りエッジＲＳ３３ＤおよびＲＳ３３Ｅの間の間隔は、２４カウントに相当する期間である。また、最小の立下りエッジ間隔は、１６カウント値に対応する期間である。
【０２４０】
したがって、伝送速度２１２ｋｂｐｓのＴｙｐｅＢ符号において連続する立上りエッジの間隔は、波形ひずみの有無に係わらず、１６カウント値に相当する期間が最小値であり、最大値が２４カウントに相当する期間である。
【０２４１】
なお、受信信号ＴＰＢｈにおいて、第２シンボルから第３シンボルへの変化する場合のＬレベル期間が１４カウントに設定されているが、これは、図３２において説明したように、Ｌレベル期間が６カウント、Ｈレベル期間が２カウント、および第３番目のシンボルの最初のＬレベル期間が６カウント値となるように波形歪が生じていてもよい。上で説明したのと同様の処理により、この波形ひずみの影響は排除することができる。これは、次の図３４に示す信号波形においても同様である。
【０２４２】
図３４（ａ）−（ｄ）は、伝送速度４２４ｋｂｐｓのＴｙｐｅＢ符号の信号波形を示す図である。１シンボル周期は、１６カウント値に対応する。図３４（ａ）において、受信信号ＴＰＢｉは、シンボル列（１１）のＴｙｐｅＢ符号であり、波形歪みは存在しない。この場合、連続する立上りエッジＲＳ３４ＡおよびＲＳ３４Ｂの間の間隔は、１６カウント値に相当する。
【０２４３】
図３４（ｂ）において、受信信号ＴＰＢｊは、シンボル列（１０）のＴｙｐｅＢ符号であり、波形歪みは存在しない。この受信信号ＴＰＢｊにおいて、連続する立上りエッジＲＳ３４ＢおよびＲＳ３４Ｃの間の間隔は、２４カウント値であり、また、立上りエッジの間隔の最小値は、１６カウント値に対応する期間である。
【０２４４】
図３４（ｃ）において、受信信号ＴＰＢｋは、シンボル列（１１）のＴｙｐｅＢ符号であり、Ｌレベル期間が６カウント値に対応する期間となる波形歪みが存在する。この場合においても、各パルスの立下りエッジは、受信信号ＴＰＢｉおよびＴＰＢｋにおいて同期しているため、連続する立上りエッジの間隔は、受信信号ＴＰＢｋにおいても、１６カウントに相当する期間である。
【０２４５】
図３４（ｄ）において、受信信号ＴＰＢｌは、シンボル列（１０）のＴｙｐｅＢ符号であり、受信信号ＴＰＢｋと同様の波形歪みが存在する。この受信信号ＴＰＢｌにおいても、信号の立下りエッジは、受信信号ＴＰＢｉの信号の立下がりエッジと同期しており、受信信号ＴＰＢｌにおける連続する立上りエッジＲＳ３４ＡおよびＲＳ３４Ｄの間の間隔は、２４カウントに相当する期間となる。最小立上りエッジ間隔は、１６カウントに対応する期間となる。
【０２４６】
したがって、この伝送速度４２４ｋｂｐｓのＴｙｐｅＢ符号においては、波形ひずみの有無に係わらず、連続する立上りエッジの間隔の最小値は１６カウント値に相当する期間であり、また最大間隔は、２４カウント値に相当する期間である。
【０２４７】
伝送速度８４８ｋｂｐｓのＴｙｐｅＢ符号の信号波形は、１シンボルが、１パルスで形成され、実質的には、図２８に示す伝送速度８４８ｋｂｐｓのマンチェスタ符号の周波形と同じである。
【０２４８】
図３５は、この図２５から図３４に示す信号波形の立上り点間隔の最大値および最小値を伝送方式および伝送速度に対して示す図である。図３５においては、伝送速度８４７ｋｂｐｓにおけるシンボル周期Ｔ０を基準として示す。このシンボル周期Ｔ０は、第２カウンタの１６カウント値に対応する（Ｔ０＝Ｔ１／４）。以下、図３５を参照して、この発明の実施の形態３における伝送方式および伝送速度の判定基準について説明する。
【０２４９】
（ｉ）伝送速度が８４７ｋｂｐｓの場合、伝送方式に関わらず、すなわちマンチェスタ符号、ＴｙｐｅＡ符号、およびＴｙｐｅＢ符号において、立ち上がりエッジ間隔の最小値および最大値がそれぞれ１６カウント値および２４カウント値に相当する期間であり、すなわち最小間隔および最大間隔は、Ｔ０および１．５・Ｔ０である。
【０２５０】
また、ＴｙｐｅＢ符号においては、伝送方式に関わらず、立上りエッジの間隔の最小値および最大値が１６カウント値および２４カウント値に相当する期間、すなわちＴ０および１．５・Ｔ０である。
【０２５１】
したがって、伝送速度８４７ｋｂｐｓのマンチェスタ符号、伝送速度８４７ｋｂｐｓのＴｙｐｅＡ符号、および伝送速度が任意のＴｙｐｅＢ符号については、第２カウンタのカウント値Ｎの最小値Ｎｍｉｎは、Ｔ０／Ｔｃ（＝１６）、および最大値Ｎｍａｘが、（１．５・Ｔ０）／Ｔｃ（＝２４）である。ここで、Ｔｃは、第２カウンタのカウントクロック周期であり、Ｔｃ＝Ｔ０／１６＝１３．５６ＭＨｚである。これにより、シンボル周期のカウント値Ｔ０／Ｔｃ、最小値Ｎｍｉｎ、および最大値Ｎｍａｘの関係として、次式が得られる：
Ｎｍｉｎ＝Ｔ０／Ｔｃ、かつＮｍａｘ＞Ｔ０／Ｔｃ。
【０２５２】
（ii）受信信号が、伝送速度４２４ｋｂｐｓのＴｙｐｅＡ符号の場合：
この場合、第２カウンタのカウント値の最大値および最小値はそれぞれ４８および１６であり、それぞれ期間Ｔ０および３・Ｔ０に対応する。したがって、第２カウンタのカウント値Ｎの最小値Ｎｍｉｎおよび最大値Ｎｍａｘはは、それぞれ、Ｔ０／Ｔｃ（＝１６）３・Ｔ０／Ｔｃ（＝４８）である。したがって、シンボル周期のカウント値Ｔ０／Ｔｃ、最小値Ｎｍｉｎ、最大値Ｎｍａｘの関係として次式が得られる：
Ｎｍｉｎ＜Ｔ０／Ｔｃ、かつＮｍａｘ＞Ｔ０／Ｔｃ。
【０２５３】
（iii）伝送速度が２１２ｋｂｐｓのＴｙｐｅＡ符号の場合：
この場合、立上りエッジ間隔の最小値および最大値は、それぞれＴ０および５・Ｔ０である。したがって、第２カウンタのカウント値Ｎの最小値Ｎｍｉｎは、Ｔ０／Ｔｃ（＝１６）であり、またその最大値Ｎｍａｘは、５・Ｔ０／Ｔｃ（＝８０）となる。したがってシンボル周期のカウント値Ｔ０／Ｔｃ、最小値Ｎｍｉｎおよび最大値Ｎｍａｘの関係として次式が得られる：
Ｎｍｉｎ＜Ｔ０／Ｔｃ、かつＮｍａｘ＜Ｔ０／Ｔｃ
（iv）受信信号が、伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号の場合：
この場合、立上りエッジ間隔（立上り周期）の最小値および最大値は、それぞれＴ０および９・Ｔ０となる。第２カウンタのカウント値Ｎの最小値Ｎｍｉｎは、Ｔ０／Ｔｃ（＝１６）、最大値Ｎｍａｘは、９・Ｔ０／Ｔｃ（＝１４４）である。したがって、シンボル周期のカウント値Ｔ０／Ｔｃ、最小値Ｎｍｉｎ、および最大値Ｎｍａｘの関係として次式が得られる：
Ｎｍｉｎ＝Ｔ０／Ｔｃ、かつＮｍａｘ＞Ｔ０／Ｔｃ
（ｖ）受信信号が、伝送速度４２４ｋｂｐｓのマンチェスタ符号の場合：
この場合、立上り周期（立上り点間隔）の最小値および最大値は、それぞれ２・Ｔ０および３・Ｔ０である。第２カウンタのカウント値Ｎの最小値Ｎｍｉｎは、２・Ｔ０／Ｔｃ（＝３２）、かつ最大値Ｎｍａｘは、３・Ｔ０／Ｔｃ（＝４８）である。この場合、シンボル周期のカウント値Ｔ０／Ｔｃ、最小値Ｎｍｉｎ、および最大値Ｎｍａｘの関係として次式が得られる：
Ｎｍｉｎ＞Ｔ０／Ｔｃ、かつＮｍａｘ＞Ｔ０／Ｔｃ
（vi）受信信号が、伝送速度２１２ｋｂｐｓのマンチェスタ符号の場合：
この場合、立上り点間隔（立上り周期）の最小値および最大値は、それぞれ４・Ｔ０および６・Ｔ０となる。第２カウンタのカウント値Ｎの最小値Ｎｍｉｎは、４・Ｔ０／Ｔｃ、かつ最大値Ｎｍａｘは、６・Ｔ０／Ｔｃである。したがって、この場合、シンボル周期のカウント値Ｔ０／Ｔｃ、最小値Ｎｍｉｎ、および最大値Ｎｍａｘの関係として次式が得られる：
Ｎｍｉｎ＞Ｔ０／Ｔｃ、かつＮｍａｘ＞Ｔ０／Ｔｃ
（vii）受信信号が、伝送速度１０６ｋｂｐｓのマンチェスタ符号の場合：
この場合、立上り点周期（立上りエッジ間隔）の最大値および最小値は、それぞれ、８・Ｔ０および１２・Ｔ０となる。第２カウンタのカウント値Ｎの最小値Ｎｍｉｎは、８・Ｔ０（＝１２８）であり、最大値Ｎｍａｘは、１２・Ｔ０（＝１９２）となる。したがってシンボル周期のカウント値Ｔ０／Ｔｃ、最小値Ｎｍｉｎ、および最大値Ｎｍａｘの関係として次式が得られる：
Ｎｍｉｎ＞Ｔ０／Ｔｃ、かつＮｍａｘ＞Ｔ０／Ｔｃ
短波帯（１３．５６ＭＨｚ帯）における受信信号の初めの部分、すなわち、図５に示す受信信号のプリアンブルパターン（２１Ａ）の前半部における任意の伝送方式および速度に対する立上り点周期の最大値、最小値とシンボル周期との関係は一意的に定められ、図３５に示すように各伝送方式に対して固有である。
【０２５４】
この図３５に示すように、第２カウンタのカウント値とその最小値および最大値の値として、１６、２４、３２、４８、６４、１２８および１９２に対して大小判断を行なって伝送方式および伝送速度の判定を行なう必要がある。すなわち、対象周期として、Ｔ０、１．５・Ｔ０、２・Ｔ０、３・Ｔ０、４・Ｔ０、５・Ｔ０、６・Ｔ０、８・Ｔ０、９・Ｔ０、および１２・Ｔ０の範囲を識別する必要がある。したがって、この判断基準となる立上り点間隔の探索範囲が重ならないように、各立上り点周期の間隔を２等分して、判定領域を図３６に一覧して示すように各符号伝送方式および伝送速度に対して設定する。この判定基準は、受信信号の立下りエッジを利用する場合においても同様である。以下、図３６を参照して、伝送方式および伝送速度の判定操作について説明する。
【０２５５】
（ａ）  第２カウンタのカウント値Ｎの最大値Ｎｍａｘおよび最小値Ｎｍｉｎが、次の関係を満たすとき、受信信号は、伝送速度１０６ｋｂｐｓのマンチェスタ符号であると判定する：
７・Ｔ０／Ｔｃ＜Ｎｍｉｎ＜１０・Ｔ０／Ｔｃ、かつ
Ｎｍａｘ＞１０・Ｔ０／Ｔｃ。
【０２５６】
（ｂ）  伝送速度２１２ｋｂｐｓのマンチェスタ符号に対しては、次式で表わされる判定基準が用いられる：
３．５・Ｔ０／Ｔｃ＜Ｎｍｉｎ＜５・Ｔ０／Ｔｃ、かつ
５・Ｔ０／Ｔｃ＜Ｎｍａｘ＜７・Ｔ０／Ｔｃ。
【０２５７】
（ｃ）  第２カウンタのカウント値Ｎの最大値Ｎｍａｘおよび最小値Ｎｍｉｎが、次式を満たすとき、受信信号は、伝送速度４２４ｋｂｐｓのマンチェスタ符号と判定される：
１．７５・Ｔ０／Ｔｃ＜Ｎｍｉｎ＜２．５・Ｔ０／Ｔｃ、かつ
２．５・Ｔ０／Ｔｃ＜Ｎｍａｘ＜３．５・Ｔ０／Ｔｃ。
【０２５８】
（ｄ）  第２カウンタのカウント値Ｎの最小値Ｎｍｉｎおよび最大値Ｎｍａｘが次式を満たすとき、受信信号は伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号であると判定される：
Ｎｍｉｎ＜１．２５・Ｔ０／Ｔｃ、かつ
Ｎｍａｘ＞７・Ｔ０／Ｔｃ。
【０２５９】
（ｅ）  第２カウンタのカウント値Ｎの最小値Ｎｍｉｎおよび最大値Ｎｍａｘが次式を満たすとき、受信信号は伝送速度２１２ｋｂｐｓのＴｙｐｅＡ符号であると判定される：
Ｎｍｉｎ＜１．２５・Ｔ０／Ｔｃ、かつ
４・Ｔ０／Ｔｃ＜Ｎｍａｘ＜７・Ｔ０／Ｔｃ。
【０２６０】
（ｆ）  第２カウンタのカウント値Ｎの最小値Ｎｍｉｎおよび最大値Ｎｍａｘが次式を満たすとき、受信信号は伝送速度４２４ｋｂｐｓのＴｙｐｅＡ符号であると判定される：
Ｎｍｉｎ＜１．２５・Ｔ０／Ｔｃ、かつ
２．２５・Ｔ０／Ｔｃ＜Ｎｍａｘ＜４・Ｔ０／Ｔｃ。
【０２６１】
（ｇ）  第２カウンタのカウント値Ｎの最小値Ｎｍｉｎおよび最大値Ｎｍａｘが次式を満たすとき、受信信号は、伝送速度８４７ｋｂｐｓのマンチェスタ符号、または伝送速度８４７ｋｂｐｓのＴｙｐｅＡ符号またはＴｙｐｅＢ符号であると判定される：
Ｎｍｉｎ＜１．２５・Ｔ０／Ｔｃ、かつ
Ｎｍａｘ＜１．７５・Ｔ０／Ｔｃ。
この条件が満たされる場合には、受信信号はＴｙｐｅＢ符号としての波形歪み補正処理が実行される。
【０２６２】
なお、図３６においては、伝送速度８４７ｋｂｐｓにおけるシンボル周期Ｔ０のカウント値Ｔ０／Ｔｃを“Ｓ”の符号で表わしている。
【０２６３】
この図３６に一覧して示す判断基準を用いて、図２４に示す伝送方式／速度判定回路７０において受信信号の伝送方式および速度を判定する。この場合、立上り点間隔（立上り周期）の最小値および最大値が同じ領域、すなわち伝送速度が８４７ｋｂｐｓの場合、伝送方式の識別は行なわれず、また受信信号がＴｙｐｅＢ符号の場合、その伝送速度の識別は行なわれない。しかしながら、この場合、デューティの補正を行なうだけであり、受信信号プリアンブル部に含まれるパターンにおいて、図示しない受信部において受信信号をデコードして、符号化方式（伝送方式）の識別または伝送速度の識別が行なわれる。
【０２６４】
この発明の実施の形態３に従うデューティ補正回路においても、図５に示す受信信号ＩＮのデータ列の最初のプリアンブル部の前半部分のパターンを利用して、伝送方式および伝送速度を識別し、その識別された伝送方式および伝送速度に従って波形歪み検出および歪み補正を行なう。
【０２６５】
図３７から図３９は、この発明の実施の形態３に従うデューティ補正回路の動作を示すフロー図である。以下、図３７から図３９を参照して、図２４に示すデューティ補正回路１の動作について説明する。なお、以下の説明においては、実施の形態１および２と同様、受信信号の連続する立上りエッジの間隔に基づいて伝送方式および伝送速度を識別する。しかしながら、立下りエッジを用いても、同様にして伝送方式および伝送速度の識別を行なうことができる。
【０２６６】
先ず、図３７を参照して、受信端子２から与えられる受信信号ＩＮを受けると、立上り点検出回路１１により、この受信信号ＩＮの立上り点を検出する（ステップＳ３１）。立上り点検出回路１１により立上り点が検出されると、第２カウンタ１２は、そのカウント値が初期値にリセットされ、連続する立上り点（エッジ）間の間隔をカウントする（ステップＳ３２）。なお、第２カウンタ１２のカウント周期Ｔｃは、Ｔ０／１６（＝１３．５６ＭＨｚ）である。ここで、第２カウンタ１２のカウント周期Ｔｃは、Ｔ０／３２として、カウントクロック信号の立上りまたは立下りのみをカウントするように構成されてもよい。
【０２６７】
立上り点周期検出回路１３によるカウントにより立上り点周期が検出され、この検出された立上り点周期が、立上り点周期保存メモリ１４に格納される（ステップＳ３２）。これらのステップＳ３１およびＳ３２の操作は、図５に示す受信信号のプリアンブル部（２１Ａ）の前半部分において繰返し実行される。
【０２６８】
次いで、立上り点周期保存メモリ１４に格納された立上り点周期の最大値および最小値を伝送方式／速度判定回路７０において検出し、その最大立上り点周期および最小立上り点周期に基づいて伝送方式および伝送速度を識別する。まず、立上り点周期のカウント数Ｎにおいて、その最小値Ｎｍｉｎが１．２５・Ｔ０／Ｔｃよりも小さいかの判定が行なわれる（ステップＳ３３）。この判定処理においては、図３６において一覧にして示すように、伝送速度が８４７ｋｂｐｓの符号、もしくはＴｙｐｅＡ符号またはＴｙｐｅＢ符号の最小値条件が満たされているかの判定が行なわれる。
【０２６９】
ステップＳ３３の最小値Ｎｍｉｎの条件が満たされている場合、次に、カウント値Ｎの最大値Ｎｍａｘが、「２．２５・Ｔ０／Ｔｃ＜Ｎｍａｘ＜４・Ｔ０／Ｔｃ」の条件を満たしているかの判定が行なわれる（ステップＳ３４）。この判定条件は、図３６に示すように、伝送速度４２４ｋｂｐｓのＴｙｐｅＡ符号に対する判定条件である。ステップＳ３３およびＳ３４のカウント値の最小値Ｎｍｉｎおよび最大値Ｎｍａｘの条件両者が満たされている場合、図３６に示すように、受信信号は、伝送速度４２４ｋｂｐｓのＴｙｐｅＡ符号であると、伝送方式／速度判定回路７０において判定される（ステップＳ３５）。
【０２７０】
伝送速度４２４ｋｂｐｓのＴｙｐｅＡ符号においては、そのパルス幅（Ｈレベル期間）としては、８カウント値、２４カウント値、および４０カウント値に対応する期間が存在する。したがって、図２４に示す歪み検出補正部９において、検出された伝送方式および伝送速度に従って、短パルス用設定値として値“８”を設定し、長パルス用設定値として値“４０”が設定される。この設定された値に従って、以下に示す波形ひずみの検出および補正処理が行なわれる（ステップＳ３６）。
【０２７１】
図４０（ａ）および（ｂ）は、図３８に示すステップＳ３６におけるデューティ補正処理を示すタイミング図である。図４０（ａ）において、受信信号ＩＮは、波形ひずみを有しており、パルス幅として、６カウント値相当期間（Ｌレベル期間）および４２カウント値相当期間（Ｈレベル期間）を有する。図２４に示すエッジ検出回路３が、受信信号ＩＮの立上りおよび立下りエッジを検出し、このエッジ検出ごとに、リセット信号ＲＳＴをアサートする。第１カウンタ４は、このエッジ検出回路３からのリセット信号ＲＳＴごとにそのカウント値を初期値に復帰させる。
【０２７２】
波形歪み検出回路５において、第１カウンタ４は、そのカウント値が１から６の間、セレクタ信号ＳＥＬをＬレベルに維持し、受信信号ＩＮをセレクタ７に選択させて、補正信号ＯＵＴを生成する。第１カウンタ４のカウント値が８に到達する前に、エッジ検出回路３がエッジを検出すると、第１カウンタ４のカウント値が初期値に復帰する。このとき、波形歪み検出回路５は、カウント値が“８”に到達する前に、第１カウンタ４のカウント値が初期値に復帰したため、波形歪みが存在すると判定し、セレクタ信号ＳＥＬをＨレベルに設定する。応じて、セレクタ７が、反転回路６からの反転受信信号を受け、補正信号ＯＵＴを生成する。この第１カウンタのカウント値が正規の“８”の値に到達するまでの期間、波形歪み検出回路５が、セレクタ信号ＳＥＬをＨレベルに維持する。この期間が経過すると、波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに設定し、受信信号ＩＮをセレクタ７に選択させて、補正信号ＯＵＴを生成する。
【０２７３】
図４０（ａ）に示すエッジＥＧ４０ＡおよびＥＧ４０Ｂの間隔が、したがって、カウント値“８”に相当する期間Ｈレベルに設定され、デューティが改善される。なお、このセレクタ信号ＳＥＬがＨレベルに維持される期間、波形歪み検出回路５は、ディスエーブル信号ＤＩＳをアサート状態に設定し、第１カウンタ４のカウント動作を停止させる。
【０２７４】
受信信号ＩＮのエッジＥＧ４０Ｂに対する補正後、第１カウンタ４が初期値からカウント動作を開始する。受信信号ＩＮのエッジＥＧ４０Ｃに従って、エッジ検出回路３がリセット信号ＲＳＴをアサートする。応じて、第１カウンタ４が、このリセット信号ＲＳＴに従ってそのカウント値を初期値に復帰させ、また、その初期値からカウント動作を行う。この第１カウンタ４のカウント値が、１から４０までの間、波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに維持し、受信信号ＩＮをセレクタ７に選択させ、補正信号ＯＵＴを生成する。従って、受信信号ＩＮにおいて、Ｈレベル期間が４２カウント値に対応する期間に設定されていても、エッジＥＧ４０Ｂに対する２カウント値の補正により、Ｈレベル期間の補正が行なわれており、補正信号ＯＵＴにおいては、カウント値が４０に達したときにエッジが検出されは経費済みが存在しないと判定される。
【０２７５】
この後、受信信号ＩＮのエッジＥＧ４０Ｄに対する補正処理がエッジＥＧ４０Ｂと同様に実行される。このエッジＥＧ４０Ｄに対する補正処理により、１０カウント値に相当する期間に対しても、補正が行なわれており、ＨレベルおよびＬレベル期間が８カウント値のパルスが正確に生成される。
【０２７６】
この受信信号ＩＮにおいて、第１カウンタ４のカウント値が長パルス用設定値“４０”に到達しても、次のエッジが到達しない場合には、第１カウンタ４は、長パルス用設定値到達時に、そのカウント値が初期値に復帰される。波形歪み検出回路５は、長パルス用設定値に到達しても、次のエッジが到達せず第１カウンタのカウント値が初期値にリセットされないのを検出すると、波形歪みが存在すると判定し、セレクタ信号ＳＥＬをＨレベルに設定し、セレクタ７に、反転回路６からの反転受信信号を選択させる。これにより、補正信号ＯＵＴとして、そのＬレベルが強制的にＨレベルに設定された信号が生成される。この第１カウンタ４のカウント値が次のエッジの到達により初期値にリセットされるまで、波形歪み検出回路５において内部でカウントして、セレクタ信号ＳＥＬをＨレベルに維持する。この期間が経過すると、波形歪み検出回路５は、再び、セレクタ信号ＳＥＬをＬレベルに設定し、セレクタ７に受信信号ＩＮを選択させて、補正信号ＯＵＴを生成する。以下、同様の動作が繰返し実行される。
【０２７７】
なお、上述の説明においては、短パルス用設定値“８”および長パルス用設定値“４０”の２種類の値を設定して、これらの設定値に到達する前および到達後にそれぞれ第１カウンタのカウント値がリセットされると波形歪みが存在すると判定している。この場合、第１カウンタ４が、そのカウント値が“８”となると初期値に復帰し、第１カウンタ４のカウント値が“８”に到達する前にエッジ検出回路３により、受信信号ＩＮのエッジが検出されたときに、波形歪み検出回路５が、波形歪みが存在すると判定し、波形歪み検出回路５は、第１カウンタ４のカウント値が“８”に到達するまでにセレクタ信号ＳＥＬをＨレベルに設定する構成が利用されてもよい。この場合、パルス幅（Ｈレベル期間）が“８”、“２４”および“４０”のいずれの場合において波形歪みが存在しても、その波形歪みを検出して、補正を行なうことができる。なお、リセット信号ＲＳＴは、各シンボル周期の開始時点において生成される。
【０２７８】
上述のようにして、ステップＳ３６において、伝送速度４２４ｋｂｐｓのＴｙｐｅＡ符号のデューティ補正が行なわれる。このデューティ補正後の補正信号が出力端子８を介して図示しない受信部へ転送され、必要な受信処理が実行される。
【０２７９】
一方、図３７に示すステップＳ３４において、条件「２．２５・Ｔ０／Ｔｃ＜Ｎｍａｘ＜４・Ｔ０／Ｔｃ」が満たされないと判定されると、図３８に示すステップＳ４０へ処理が移行する。伝送方式／速度判定回路７０においては、第２カウンタ１２のカウント値Ｎが、条件「４・Ｔ０／Ｔｃ＜Ｎｍａｘ＜７・Ｔ０／Ｔｃ」が満たされているかを判定する。その条件が満たされている場合、図３６に示すように、受信信号ＩＮは、伝送速度２１２ｋｂｐｓのＴｙｐｅＡ符号であると、伝送方式／速度判定回路７０において判定される（ステップＳ４１）。
【０２８０】
図２４に示す波形歪み検出回路５においては、この伝送方式／速度判定回路７０からの判定結果に基づいて、短パルス用設定値および長パルス用設定値が設定され、以下のデューティ補正処理が実行される（ステップＳ４２）。伝送速度２１２ｋｂｐｓのＴｙｐｅＡ符号においては、パルス幅（Ｈレベル期間）は、図３０に示すように、最小値が“８”であり、最大値が“７２”であり、それぞれ、短パルス用設定値および長パルス用設定値として図２４に示す波形歪み検出回路５に格納される。
【０２８１】
図４１（ａ）および（ｂ）は、図３８に示すステップＳ４２の処理を示すタイミング図である。図４１（ａ）に示すように、受信信号ＩＮの立上りエッジＥＧ４１ＡおよびＥＧ４１Ｂの間のカウント値が、６カウント値の場合、第１カウンタ４は、そのカウント値が“８”に到達する前に、エッジ検出回路３からのリセット信号ＲＳＴによりそのカウント値が初期値にリセットされる。応じて、波形歪み検出回路５が、この第１カウンタ４の初期値へのリセットに従って波形歪が生じたと判断して、セレクタ信号ＳＥＬをＨレベルに設定し、反転回路６からの反転受信信号をセレクタ７に選択させて補正信号ＯＵＴを生成する。この間、第１カウンタ４は、ディスエーブル信号ＤＩＳによりカウント動作が停止される。
【０２８２】
このセレクタ信号ＳＥＬのＨレベル期間がカウント値“８”に相当する期間に到達すると、波形歪検出回路５は、セレクタ信号ＳＥＬをＬレベルに設定して、受信信号ＩＮをセレクタ７に選択させる。このセレクタ信号ＳＥＬのＬレベルへの移行と並行して第１カウンタ４が、再び、初期値からカウント動作を開始する。この動作が、カウント値“６”に相当する幅のパルスに対して実行される。
【０２８３】
この短パルス歪みの補正により、長パルス部分の補正もあわせて行なわれる。従って、受信信号ＩＮにおいてＨレベル期間が７４カウント値に相当する場合、先の６カウント値の短パルスの補正により、このＨレベル期間は、７２カウントに相当する期間に補正されている。
【０２８４】
一方、長パルス歪が存在する場合、受信信号ＩＮのエッジＥＧ４１Ｃから第１カウンタ４が、その初期値からカウント動作を行い、そのカウント値が１から７２までの間、波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに維持し、受信信号ＩＮをセレクタ７に選択させて、補正信号負ＯＵＴを生成する。第１カウンタ４のカウント値が長パルス用設定値“７２”に到達しても、受信信号ＩＮの次のエッジＥＧ４１Ｄが到達しない場合には、波形歪み検出回路により第１カウンタ４のカウント値が初期化される。応じて、波形歪み検出回路５は、この第１カウンタ４のカウント値が７２に到達しても初期値にリセットされない場合には、波形歪みが存在していると判定し、セレクタ信号ＳＥＬをＨレベルに設定する。応じて、反転回路６の出力信号がセレクタ７により選択され、出力端子８からの補正信号ＯＵＴのＬレベルが反転され、Ｈレベルとなる。
【０２８５】
この第１カウンタ４は、カウント値が初期値に設定されるとともに、そのカウント動作は次のエッジが到達するまで停止される。次のエッジが到達するまでの期間、波形歪み検出回路５は、セレクタ信号ＳＥＬをＨレベルに維持し、受信信号ＩＮの反転信号により補正信号ＯＵＴを生成する。次のエッジが到達すると、エッジ検出回路からのリセット信号ＲＳＴにより波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに設定し、受信信号ＩＮをセレクタ７により選択させ、補正信号ＯＵＴを生成する。また第１のカウンタ４が、再び初期値からカウント動作を行う。
【０２８６】
このステップＳ４２においても、第１カウンタ４のカウント値が“８”に到達するごとに初期値に復帰し、このカウント値“８”に到達する前に、第１カウンタ４のカウント値が初期値にリセットされたときに、波形歪み検出回路５は波形歪みが存在すると判定するように構成されてもよい。
【０２８７】
また、受信信号ＩＮのエッジＥＧ４１Ｄが、第１カウンタ４のカウント値“７２”に到達する前に到達する場合には（カウント値８を超えて）、長パルス用設定値“７２”に対して、受信信号のパルス幅が長くなったことを検出する回路および短くなったことを検出する回路を設け、これらの２つの検出回路の出力信号に従って、パルス長の長短に応じてセレクタ信号ＳＥＬの調整が行われれば良い。
【０２８８】
次いで、ステップＳ４３において、生成された補正信号ＯＵＴが、出力端子８を介して図示しない受信部に転送され、必要な受信処理が行なわれる。
【０２８９】
一方、図３８に示すステップＳ４０において条件「４・Ｔ０／Ｔｃ＜Ｎｍａｘ＜７・Ｔ０／Ｔｃ」が満たされていないと判定されると、次いで、伝送方式判定回路７０は、このカウント値Ｎについて、条件「Ｎｍａｘ＞７・Ｔ０／Ｔｃ」が満たされているかの判断を行なう（ステップＳ４４）。
【０２９０】
この条件が満たされている場合には、図３６に示すように、この受信信号は、伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号であると伝送方式／速度判定回路７０において判定される（ステップＳ４５）。
【０２９１】
次いで、この伝送方式／速度判定回路７０による判定結果に基づいて、再び、図２４に示す波形歪み検出回路５による波形歪みの検出および補正が行なわれる（ステップＳ４６）。
【０２９２】
このステップＳ４６においては、具体的に以下の処理が行なわれる。図２９に示すように、伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号の場合、パルス幅は、波形歪が存在しない場合、最大値は、カウント値“１３６”に相当する期間であり、最小値はカウント値“８”に相当する期間である。したがって、この場合、伝送方式／速度判定回路７０は、図２４に示す波形歪み検出回路５に、長パルス用設定値として、カウント値“１３６”を設定し、短パルス用設定値として、カウント値“８”を設定する。
【０２９３】
図４２（ａ）および（ｂ）は、ステップＳ４６の処理操作を示すタイミング図である。図４２（ａ）に示すように、受信信号ＩＮのエッジＥＧ４２Ａが、図２４に示すエッジ検出回路３により検出されると、リセット信号ＲＳＴがアサートされ、第１カウンタ４のカウント値が初期値にリセットされる。この第１カウンタのカウント値が“１”から“６”の間、波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに維持し、受信信号ＩＮをセレクタ７に選択させて、補正信号ＯＵＴを生成する（ステップＳ４７）。この第１カウンタ４のカウント値が７となる前に次のエッジＥＧ４２Ｂが到達すると、エッジ検出回路３は、リセット信号ＲＳＴをアサートし、応じて、第１カウンタ４のカウント値が初期値にリセットされる。波形歪み検出回路５は、この第１カウンタ４のカウント値が“８”に到達する前に初期値にリセットされたのを検出して、波形歪みが生じていると判定し、セレクタ信号ＳＥＬをＨレベルに設定する。応じて、セレクタ７が、反転回路６からの反転受信信号を選択し、補正信号ＯＵＴをＨレベルに強制的に設定する。また、第１カウンタ４のカウント動作がディスエーブル信号ＤＩＳに従って停止される。
【０２９４】
この第１カウンタのカウント値が等価的に設定値“８”に到達するまでの期間、図２４に示す波形歪み検出回路５は、セレクタ信号ＳＥＬをＨレベルに維持した後、Ｌレベルに設定する。したがって、受信信号ＩＮのエッジＥＧ４２Ｂが到達した後、２カウント値に相当する期間、補正信号ＯＵＴがＨレベルとされ、その後、補正信号ＯＵＴは受信信号ＩＮに従って生成される。
【０２９５】
また、受信信号ＩＮのエッジＥＧ４２Ｃがエッジ検出回路３により検出されると、リセット信号ＲＳＴがアサートされ、第１カウンタのカウント値が初期値にリセットされる。エッジＥＧ４２ＢおよびＥＧ４２Ｃの間の期間は、先の短パルスの補正により、カウント値“８”に相当する期間に補正されている。エッジＥＧ４２Ｃの検出後、第１カウンタ４のカウント値が８を超えて１３４に到達するまでは、波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに維持し、受信信号ＩＮをセレクタ７に選択させ、補正信号ＯＵＴを生成する。
【０２９６】
この短パルス歪みの補正により後続の１３８カウント値に相当する期間は、立上りエッジが２カウント値に相当する期間遅延されるため、１３４カウント値に相当する期間となり、この長パルス歪みは、補正される。以降、後続のエッジＥＧ４２ＣおよびＥＧ４２Ｄについても、同様の処理が行なわれる。
【０２９７】
今、短パルス歪みが存在しない状態で、第１カウンタ４のカウント値が“１３６”に到達しても、受信信号ＩＮの次のエッジＥＧ４２Ｄが到達しない場合には、長パルス用設定値１３６到達しても、にエッジ検出回路３からのリセット信号ＲＳＴがアサートされない。波形歪み検出回路５は、この第１カウンタ４のカウント値が“１３６”に到達しても初期値に復帰しないため、波形歪みが存在すると判定し、セレクタ信号ＳＥＬを再びＨレベルに設定する。応じて、受信信号ＩＮの反転信号が、反転回路６およびセレクタ７を介して出力端子８に補正信号ＯＵＴとして伝達される。このとき、第１のカウンタ４は、カウント動作を停止するとともに、カウント値が初期値にリセットされる。
【０２９８】
次のエッジが到達すると、セレクタ信号ＳＥＬがＬレベルに設定され、受信信号ＩＮに従って補正信号ＯＵＴが生成される。また、第１のカウンタ４がその初期値からカウント動作を開始する。この長パルス歪みの補正により、後続の短パルス歪みは、補正されている。以降、この後シンボルにおいて、各エッジが到達するたびに、幅がカウント値“６”に相当するパルスが存在する場合には、その幅を拡張されて、デューティが補正される。
【０２９９】
伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号の条件下でデューティ補正を行なった後、この補正信号ＯＵＴが、出力端子８を介して受信部へ伝達される（ステップＳ４７）。
【０３００】
一方、ステップＳ４４において、条件「Ｎｍａｘ＞７・Ｔ０／Ｔｃ」が満たされていないと判定されると、図２４に示す伝送方式／速度判定回路７０は、受信信号は、ＴｙｐｅＢ符号、または伝送速度８４７ｋｂｐｓのマンチェスタ符号、または転送速度８４７ｋｂｐｓのＴｙｐｅＡ符号であると判定する（ステップＳ４８）。この場合、伝送方式／速度判定回路７０からの設定値に従って、図２４に示す波形歪み検出回路５は、受信信号が、ＴｙｐｅＢ符号であるとの条件下でデューティ補正を行なう（ステップＳ４９）。
【０３０１】
このステップＳ４９におけるＴｙｐｅＢ符号のデューティ補正は以下のように行なわれる。図３２から図３４に示すように、伝送速度１０６ｋｂｐｓ、２１２ｋｂｐｓ、４２４ｋｂｐｓ、および８４７ｋｂｐｓのいずれにおいても、ＴｙｐｅＢ符号においては、パルス幅の最大値は１６カウント値であり、最小値は８カウント値である。したがって、伝送方式／速度判定回路７０は、図２４に示す波形歪み検出回路５に対し、長パルス用設定値として、カウント値“１６”を設定し、短パルス用設定値として、カウント値“８”を設定する。
【０３０２】
ＴｙｐｅＢ符号の伝送速度１０６ｋｂｐｓ、２１２ｋｂｐｓ、４２４ｋｂｐｓおよび８４７ｋｂｐｓ各々において、その波形歪み検出および補正操作は同じである（図３２から図３４および図２８に示すように、波形歪が存在しない場合、Ｈレベル期間およびＬレベル期間は、ともにカウント値“８”に対応する期間であり、パルス幅の最大値は、“１６”である）。したがって、図４３（ａ）および（ｂ）において、伝送速度２１２ｋｂｐｓのＴｙｐｅＢ符号に対する歪み検出および補正処理シーケンスを代表的に示す。
【０３０３】
図４３（ａ）に示す受信信号ＩＮが、図２４に示す受信端子２を介して与えられると、エッジ検出回路３は、この受信信号ＩＮに含まれるエッジを検出するとリセット信号ＲＳＴをアサートする。今、受信信号ＩＮのエッジＥＧ４３Ａが検出されると、第１カウンタ４は、そのカウント値を初期値に復帰させた後、その初期値から順次カウントする。波形歪み検出回路５は、第１カウンタ４のカウント値が１から６の間、セレクタ信号ＳＥＬをＬレベルに維持し、受信信号ＩＮをセレクタ７に選択させて補正信号ＯＵＴを生成する（ステップＳ５０）。
【０３０４】
第１カウンタのカウント値が“８”に到達する前に、エッジ検出回路３が次のエッジＥ４３Ｂを検出すると、リセット信号ＲＳＴがアサートされ、第１カウンタ４のカウント値が初期値にリセットされる。波形歪み検出回路５は、第１カウンタ４のカウント値が短パルス用設定値“８”に到達する前にリセットされたため、波形歪みが存在すると判断し、セレクタ信号ＳＥＬをＨレベルに設定する。応じて、セレクタ７が、反転回路６からの反転受信信号を選択して補正信号ＯＵＴを生成する。これにより、補正信号ＯＵＴが、強制的にＨレベルに設定される。この第１カウンタ４のリセット後、短パルス用設定値“８”に到達するまでの期間、波形歪み検出回路５は、セレクタ信号ＳＥＬをＨレベルに維持し、この期間経過後、セレクタ信号ＳＥＬをＬレベルに設定して、セレクタ７に受信信号ＩＮを選択させ、受信信号ＩＮに従って補正信号ＯＵＴを生成する。
【０３０５】
この補正操作により、受信信号ＩＮのエッジＥＧ４３Ｂは、補正信号ＯＵＴのエッジＥＧ４３Ｄにまで、２カウント値期間遅延される。この補正信号ＯＵＴのエッジＥＧ４３Ｄから、第１カウンタ４は、その初期値からカウント動作を開始する。受信信号ＩＮのエッジＥＧ４３ＢからエッジＥＧ４３Ｃの間隔はカウント値“１８”に相当する期間である。しかしながら、受信信号ＩＮの波形歪み補正期間中、第１カウンタ４は、波形歪み検出回路５からのディスエーブル信号ＤＩＳに従ってカウント動作が停止されており、補正信号のエッジＥＧ４３Ｄからカウント動作を開始するため、このエッジＥＧ４３ＢおよびＥＧ４３Ｃの期間においては、第１カウンタ４のカウント値は、“１６”となり、波形歪みは存在しないと判定され、このエッジＥＧ４３Ｃに対する波形歪みの補正処理は行なわれない。
【０３０６】
受信信号ＩＮにおいてエッジＥＧ４３Ｅが与えられるまで、順次、短パルス用設定値“８”より短いパルスが、短パルス用設定値“８”に等しいＨレベル期間のパルスに補正される。受信信号ＩＮのエッジＥＧ４３Ｅが到達し、第１カウンタ４のカウント値が“１４”に到達するまで、波形歪み補正回路５は、この第１カウンタ４のカウント値に従って、セレクタ信号ＳＥＬをＬレベルに維持し、受信信号ＩＮに従って補正信号ＯＵＴを生成する。
【０３０７】
短パルス歪が存在せずに長パルス歪が存在する場合、第１カウンタ４のカウント値が長パルス用設定値“１６”に到達した後に、受信信号ＩＮの次のエッジＥＧ４３Ｆに従ってリセット信号ＲＳＴが、エッジ検出回路３によりアサートされる。このとき、波形歪み検出回路５は、長パルス用設定値長に到達しても、リセット信号がアサートされないため、波形歪みが存在すると判断し、セレクタ信号ＳＥＬをＨレベルに設定する。応じて、セレクタ７により反転回路６の出力信号が選択され、補正信号ＯＵＴが、強制的にＨレベルに設定される。また、第１カウンタ４のカウント動作が停止されるとともに、第１カウンタ４のカウント値が初期値にリセットされる。
【０３０８】
次のエッジが到達するまで、波形歪み検出回路５は、セレクタ信号ＳＥＬをＨレベルに維持し、次のエッジが到達すると、セレクタ信号ＳＥＬをＬレベルに設定し、受信信号ＩＮに従って補正信号ＯＵＴを生成する。また、第１カウンタ４をその初期値からカウント動作を開始させる。以下、短パルスに対する補正が、エッジＥＧ４３ＡおよびＥＧ４３Ｂに対する補正と同様の操作が行なわれる。
【０３０９】
これにより、受信信号ＩＮにおけるエッジ間（立上りエッジおよび立下りエッジまたは立下りエッジ−立上りエッジ間）の間隔が、短パルス用設定値より短い期間、または短パルス用設定値よりも大きく長パルス用設定値よりも短いときに、確実に、波形歪みを検出して、歪み補正を行なって、デューティを改善することができる。
【０３１０】
図３８に示すステップＳ４９におけるデューティ補正操作後、ステップＳ５０において、補正信号ＯＵＴが出力端子８を介して図示しない受信部へ転送されて必要な受信処理が実行される。
【０３１１】
なお、図４３の受信信号ＩＮのエッジＥＧ４３ＥからＥＧ４３Ｆの間において、６カウントに相当する期間Ｌレベルとなり、次いで、２カウント期間Ｈレベルとなった後、次のシンボルの最初のＬレベル期間が６カウント期間となる波形歪が存在する場合には、短パルス用設定値“８”に従って波形ひずみの検出および補正が行なわれる。
【０３１２】
一方、図３７に示すステップＳ３３において条件「Ｎｍｉｎ＜１．２５・Ｔ０／Ｔｃ」の条件が満たされない場合には、図３９に示すステップＳ５０へ処理が移行する。図３７に示すステップＳ３３における条件「Ｎｍｉｎ＜１．２５・Ｔ０／Ｔｃ」の条件が満たされない符号は、伝送速度４２４ｋｂｐｓ、２１２ｋｂｐｓ、または１０６ｋｂｐｓのマンチェスタ符号であり、このマンチェスタ符号の伝送速度を識別するために、次の条件「１．７５・Ｔ０／Ｔｃ＜Ｎｍｉｎ＜２．５・Ｔ０／Ｔｃ、かつ２．５・Ｔ０／Ｔｃ＜Ｎｍａｘ＜３．５・Ｔ０／Ｔｃ」の条件が満たされるかの判定を行なう（ステップＳ５１）。
【０３１３】
このステップＳ５１における判定基準は、図３６に一覧に示すように、伝送速度４２４ｋｂｐｓのマンチェスタ符号であるかの判定条件である。このステップＳ５１において、条件が満たされたと判定されると、伝送方式／速度判定回路７０は、受信信号は、伝送速度４２４ｋｂｐｓのマンチェスタ符号であると判定する（ステップＳ５２）。この伝送方式／速度判定回路７０による符号化方式および伝送速度の判定結果に基づいて、図２４に示す波形歪み検出回路５に対し、長パルス用設定値および短パルス用設定値がそれぞれ設定される。この場合、図２７に示すように、伝送速度４２４ｋｂｐｓのマンチェスタ符号のパルス幅のカウント値の最小値および最大値は、そえぞれ、“１６”および“３２”であり、短パルス用設定値として値“１６”が設定され、長パルス用設定値として、値“３２”が設定される。
【０３１４】
図４４は、図３９に示すステップＳ５７の処理を示すタイミング図である。以下、図４４（ａ）および（ｂ）を参照して、この伝送速度２１２ｋｂｐｓのマンチェスタ符号の条件下でのデューティ補正処理について説明する。
【０３１５】
図２４に示すデューティ補正回路１において、受信端子２を介して受信信号ＩＮが与えられ、エッジ検出回路３が受信信号ＩＮのエッジを検出する。エッジ検出回路３が、受信信号ＩＮのエッジＥＧ４４Ａを検出すると、リセット信号ＲＳＴがアサートされ、第１カウンタ４のカウント値が初期値にリセットされる。この第１カウンタ４のカウント値が１から１２までの間、波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに設定し、受信信号ＩＮに従ってセレクタ７を介して補正信号ＯＵＴを生成する。
【０３１６】
一方、受信信号ＩＮの次のエッジＥＧ４４Ｂが、第１カウンタ４のカウント値が短パルス用設定値“１６”に到達する前に検出されると、リセット信号ＲＳＴがアサートされ、第１カウンタ４のカウント値が初期値にリセットされる。波形歪み検出回路５は、この第１カウンタ４のリセットに従って、波形歪みが存在すると判断し、セレクタ信号ＳＥＬをＨレベルに設定する。応じて、セレクタ７により、補正信号ＯＵＴとして、反転回路６からの受信信号ＩＮの反転信号が選択され、補正信号ＯＵＴが強制的にＨレベルに設定される。この波形補正処理時において波形歪み検出回路５は、ディスエーブル信号ＤＩＳをアサートし第１カウンタ４のカウント動作を停止させる。
【０３１７】
波形歪み検出回路５においては、セレクタ信号ＳＥＬをＨレベルに設定した後、第１カウンタ４のカウント値が短パルス用設定値“１６”に到達するまでの期間を、内蔵のカウンタを用いてモニタし、この短パルス用設定値が規定する期間に到達すると、セレクタ信号ＳＥＬをＬレベルに設定する。応じて、セレクタ７は受信信号ＩＮを選択して補正信号ＯＵＴを生成する。これにより、エッジＥＧ４４ＡおよびＥＧ４４Ｂの間の１２カウント値の期間が、１６カウント値の期間に拡張され、デューティが改善される。
【０３１８】
補正信号ＯＵＴがセレクタ信号ＳＥＬのＬレベルへの移行に従って立下がると、このディスエーブル信号ＤＩＳがネゲートされて、第１カウンタ４が、初期値からカウント動作を開始する。したがって、受信信号ＩＮのエッジＥＧ４４ＢおよびＥＧ４４Ｃの間のカウント値が“３６”であっても、この場合、エッジＥＧ４４ＡおよびＥＧ４４Ｂにより形成されるパルスが補正されており、この第１カウンタ４のカウント値は、長パルス用設定値“３２”となり、エッジＥＧ４４ＢおよびＥＧ４４Ｃの間の波形は、正常であると判定される。これにより、誤った歪み検出操作は回避される。
【０３１９】
受信信号ＩＮのエッジＥＧ４４Ｃがエッジ検出回路３により検出されると、再び、第１カウンタ４がリセット信号ＲＳＴに従ってリセットされ、初期値からカウントを開始する。波形歪み検出回路５は、第１カウンタ４のカウント値が３２に到達するまで、セレクタ信号ＳＥＬをＬレベルに維持し、セレクタ７に受信信号ＩＮを選択させて、補正信号ＯＵＴを生成する。
【０３２０】
第１カウンタ４のカウント値が“３２”を超えると、波形歪み検出回路５は、波形歪みが存在すると判断し、セレクタ信号ＳＥＬをＨレベルに設定し、反転回路６の出力信号がセレクタ７により選択される。これにより、補正信号ＯＵＴは、そのＨレベルが強制的にＬレベルに設定される。
【０３２１】
この波形歪み検出回路５は、第１カウンタ４のカウント値が長パルス用設定値“３２”を超えているときには、ディスエーブル信号ＤＩＳに従って第１カウンタ４のカウント動作は停止させる。立上りエッジ検出回路３が受信信号のエッジＥＧ４４Ｄを検出すると、波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに設定し、受信信号ＩＮをセレクタ７に選択させて補正信号ＯＵＴを生成する。これにより、長パルス用設定値“３２”を超える受信信号のパルス幅が、長パルス用設定値“３２”に設定され、デューティが改善される。
【０３２２】
このステップＳ５７は、補正信号ＯＵＴが出力端子８を介して図示しない受信部へ伝達され必要な受信処理が実行される（ステップＳ５４）。
【０３２３】
一方、ステップＳ５１において、設定された条件が満たされていないと判定されると、伝送方式／速度判定回路７０は、受信信号が、マンチェスタ符号の伝送速度がいずれであるかを識別するため、条件「３．５・Ｔ０／Ｔｃ＜Ｎｍｉｎ＜５・Ｔ０／Ｔｃ、かつ５．Ｔ０／Ｔｃ＜Ｎｍａｘ＜７・Ｔ０／Ｔｃ」が満たされているかを識別する（ステップＳ５５）。
【０３２４】
このステップＳ５５における条件が満たされている場合、伝送方式／速度判定回路７０は、伝送速度２１２ｋｂｐｓのマンチェスタ符号であると判定し、長パルス用設定値および短パルス用設定値として、値“６４”および“３２”を設定し、図２４に示す波形歪み検出回路５により波形歪みの検出および補正を行なう。
【０３２５】
図４５は、この伝送速度２１２ｋｂｐｓのマンチェスタ符号の波形歪みの検出および補正処理を示すタイミング図である。この伝送速度２１２ｋｂｐｓのマンチェスタ符号の処理は、実施の形態１において説明したものと同様であり、ここでは簡単に図４５（ａ）および（ｂ）を参照して説明する。
【０３２６】
受信信号ＩＮにおいてエッジＥＧ４５Ａが検出されると、第１カウンタ４の初期値からカウント動作を行なう。この第１カウンタ４のカウント値が“２４”のときに、受信信号ＩＮの次のエッジＥＧ４４Ｂが検出されると、第１カウンタ４は、エッジ検出回路３からのリセット信号ＲＳＴに従ってリセットされ、応じて波形歪み検出回路５が、この第１カウンタ４のリセットが、短パルス用設定値“３２”到達前に生じたと判定し、セレクタ信号ＳＥＬをＨレベルに設定し、受信信号ＩＮを反転して補正信号ＯＵＴを生成する。
【０３２７】
また、波形歪み検出回路５は、ディスエーブル信号ＤＩＳに従って第１カウンタ４のカウント動作を停止させるとともに、この第１カウンタ４のカウント値が、短パルス用設定値“３２”に到達するまでの期間を内部のカウンタでモニタし、この内部モニタした期間が短パルス用設定値に到達すると、セレクタ信号ＳＥＬをＬレベルに設定する。応じて、受信信号ＩＮがセレクタ７により選択されて、補正信号ＯＵＴが生成される。
【０３２８】
この補正信号ＯＵＴの立上り点、すなわちセレクタ信号ＳＥＬのＬレベルへの立下り点と同期して、ディスエーブル信号ＤＩＳがネゲートされ、第１カウンタ４が初期値からカウント動作を開始する。したがって、受信信号ＩＮのエッジＥＧ４５ＢおよびＥＧ４５Ｃの間の間隔が、カウント値“７２”に相当する場合においても、波形歪み検出回路５においては、第１カウンタ４のカウント値は“６４”であり、波形歪みは存在していないと判断する。
【０３２９】
この受信信号ＩＮのエッジＥＧ４５Ｃが検出されてから、長パルス用設定値“６４”に相当する期間が経過しても、受信信号ＩＮのエッジが検出されない場合、第１カウンタ４のカウント値に従って波形歪み検出回路５が、再びセレクタ信号ＳＥＬをＨレベルに設定し、補正信号ＯＵＴとして、受信信号ＩＮの反転信号を選択して出力する。これにより、補正信号ＯＵＴが強制的にＨレベルからＬレベルに設定される。
【０３３０】
受信信号ＩＮの歪み補正操作時、ディスエーブル信号ＤＩＳにより第１カウンタ４のカウント動作は停止される。次いで、エッジ検出回路３が、次の受信信号ＩＮのエッジＥＧ４５Ｄを検出すると、波形歪み検出回路５はセレクタ信号ＳＥＬをＬレベルへ設定する。応じて、セレクタ７が、補正信号ＯＵＴとして、受信信号ＩＮを選択する。このセレクタ信号ＳＥＬのＬレベルへの設定と同期して、第１カウンタ４が、そのカウント初期値“１６”からカウント動作を開始する。これにより、補正信号ＯＵＴのパルス幅の６４カウント値への縮小処理が行なわれた後、正確に、受信信号ＩＮのパルス幅のカウントを行なうことができる。
【０３３１】
ステップＳ５７によりデューティ補正を行なった補正信号ＯＵＴは、出力端子８を介して図示しない受信部へ伝達される（ステップＳ５８）。
【０３３２】
一方、図３９に示すステップＳ５５において、条件が満たされていないと判定されると、受信信号は、残りの伝送速度、すなわち伝送速度１０６ｋｂｐｓのマンチェスタ符号であると判定され（ステップＳ５９）。
【０３３３】
伝送方式速度判定回路７０からの、伝送速度１０６ｋｂｐｓのマンチェスタ符号の判定結果に基づき、図２４に示す波形歪検出回路５において長パルス用設定値および短パルス用設定値がそれぞれ設定され、この設定値に基いて、波形歪み検出および波形補正が行なわれ、デューティ補正が実行される（ステップＳ６０）。
【０３３４】
図４６（ａ）および（ｂ）は、この図３９に示すステップＳ６０のデューティ補正処理を示すタイミング図である。以下、図４６（ａ）および（ｂ）を参照して、このステップＳ６０に係る伝送速度１０６ｋｂｐｓのマンチェスタ符号のデューティ補正処理について説明する。
【０３３５】
図２５に示すように、伝送速度１０６ｋｂｐｓのマンチェスタ符号のパルス幅の最小値に対応するカウント値は“６４”であり、最大値に対応するカウント値は“１２８”となる。したがって、伝送方式／速度判定回路７０は、波形歪み検出回路５に対し、短パルス用設定値および長パルス用設定値として、それぞれ値“６４”および“１２８”を設定する。
【０３３６】
図２４に示すデューティ補正回路１において、図４６（ａ）に示す受信信号ＩＮがエッジ検出回路３へ与えられる。エッジ検出回路３は、最初に、受信信号ＩＮのエッジＥＧ４６Ａを検出すると、リセット信号ＲＳＴをアサートして第１カウンタ４のカウント値を初期値に設定する。この第１カウンタ４のカウント値が“１”から“４８”の間、波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに維持し、受信信号ＩＮに従って補正信号ＯＵＴがセレクタ７を介して生成される。
【０３３７】
エッジ検出回路３が、受信信号ＩＮの次のエッジＥＧ４６Ｂを検出し、リセット信号ＲＳＴをアサートすると、第１カウンタ４は、そのカウント値が短パルス用設定値“６４”に到達する前に、初期値にリセットされる。波形歪み検出回路５は、この第１カウンタ４のリセットに従ってセレクタ信号ＳＥＬをＨレベルに設定し、セレクタ７に反転回路６の出力信号を選択させて補正信号ＯＵＴを生成する。このとき、また、波形歪み検出回路５は、第１カウンタ４に対しディスエーブル信号ＤＩＳをアサートして、そのカウント動作を停止させる。
【０３３８】
波形歪み検出回路５は、セレクタ信号ＳＥＬのＨレベルへの設定後、内部のカウンタにより、補正信号ＯＵＴの補正期間をモニタし、補正信号ＯＵＴのパルス幅のカウント値が短パルス用設定値“６４”に到達すると、セレクタ信号ＳＥＬをＬレベルに設定し、セレクタ７に受信信号ＩＮを選択させて補正信号ＯＵＴを生成させる。このとき、また、波形歪み検出回路５は、ディスエーブル信号ＤＩＳをネゲートし、第１カウンタ４に、その初期値からカウント動作を開始させる。したがって、この第１カウンタ４のカウント動作は、補正信号ＯＵＴの立下りエッジから開始されており、受信信号ＩＮのエッジＥＧ４６Ｂ−ＥＧ４６Ｃの間が、カウント値“１４４”に相当する期間と長くなっても、第１カウンタ４のカウント値は“１２８”であり、波形歪み検出回路５における誤検出は防止される。
【０３３９】
受信信号ＩＮのエッジＥＧ４６Ｃがエッジ検出回路３により検出されると、第１カウンタ４のカウント値が初期値にリセットされる。この第１カウンタ４のカウント値が“１２８”に到達するまで、波形歪み検出回路５は、セレクタ信号ＳＥＬをＬレベルに維持し、受信信号ＩＮに従って補正信号ＯＵＴを生成する。
【０３４０】
第１カウンタ４のカウント値が“１２８”を超えても、受信信号の次のエッジが到達せず、エッジ検出回路３からのリセット信号ＲＳＴがアサートされない場合には、波形歪み検出回路５は、第１カウンタ４のカウント値“１２９”に従ってセレクタ信号ＳＥＬをＨレベルに設定し、セレクタ７に反転回路６の出力信号を選択させ、補正信号ＯＵＴの論理レベルをＨレベルからＬレベルに強制的に設定する。
【０３４１】
このとき、また、波形歪み検出回路５は、第１カウンタ４のカウント動作を停止させるとともに、エッジ検出回路３からの次のエッジＥＧ４６Ｄの検出に従ってエッジ検出信号が与えられると、セレクタ信号ＳＥＬをＬレベルに設定し、受信信号ＩＮに従って補正信号ＯＵＴを生成する。
【０３４２】
このセレクタ信号ＳＥＬのＬレベルへの立下りに従って、波形歪み検出回路５は、ディスエーブル信号ＤＩＳをネゲートし、第１カウンタ４のカウント動作を開始させる。このとき、第１カウンタ４のカウント初期値は、パルス幅補正期間に対応するカウント値“３３”に設定されており、受信信号のエッジＥＧ４６Ｄから、カウント動作を開始する。これにより、正確に、波形歪みが補正された信号のＨレベル期間およびＬレベル期間をカウントすることができる。
【０３４３】
この波形歪検出補正部９において生成された補正信号ＯＵＴが、出力端子８を介して図示しない受信部へ伝達され、所定の受信処理が行なわれる（ステップＳ６１）。
【０３４４】
以上のようにして、立上りエッジの周期の最小値および最大値を検出することにより、伝送方式および伝送速度を識別することができる。なお、上述の説明においては、受信信号の立上りエッジ間隔を検出して、その最小値および最大値に基づいて、伝送方式および伝送速度を決定している。しかしながら、この受信信号の立下りエッジの周期（間隔）の最大値および最小値を検出しても、立上りエッジ検出時と同様の立下りエッジ周期と伝送方式および伝送速度の関係が成立し、同様の処理を行なうことにより、各伝送方式および伝送速度に応じたデューティ補正を行なうことができる。
【０３４５】
また、ＴｙｐｅＡ符号、ＴｙｐｅＢ符号、およびマンチェスタ符号において長パルスの波形歪が存在する場合には、そのパルス幅が長パルス用設定値に縮減されている。長パルス用設定値に到達する前に次のエッジが検出される波形歪の場合には、以下の構成の追加により対応することができる。すなわち、パルス幅が短パルス用設定値を越えて長パルス用設定値に到達する前に第１カウンタ４がリセットされると、セレクタ信号ＳＥＬをＨレベルとする。パルス補正期間が長パルス用設定値に到達するとセレクタ信号ＳＥＬをＬレベルに設定し、第１カウンタ４に初期値（＝１）からカウント動作を開始させる。
【０３４６】
図４７は、図２４に示すデューティ補正回路１の伝送方式／速度判定回路７０の要部の構成の一例を概略的に示す図である。この図４７に示す伝送方式／速度判定回路７０において、立上りエッジ（または立下りエッジ）周期の最大値Ｎｍａｘおよび最小値Ｎｍｉｎを検出する回路構成としては、実施の形態１において図１３を参照して説明した構成を利用することができる。なお、図４３に示すような、パルス幅が１４カウント値に相当する期間となる波形歪が存在するのではなく、６カウント、２カウントおよび６カウントの幅でパルスが変化する波形歪の場合、立上り点周期としてカウント値８が検出されると、このカウント値８は無視して立上り点周期保存メモリ１４に格納されないように構成する。
【０３４７】
この図４７において伝送方式／速度判定回路７０は、最大値テーブルメモリ８０および最小値テーブルメモリ８２を含む。最大値テーブルメモリ８０は、立上り（または立下り）点周期の最大値Ｎｍａｘをアドレスとして受け、そのアドレスに、対応の最大値の存在領域を示す情報が格納される。最大値の存在領域は、図３６において一覧して示すように、「Ｎｍａｘ＜１．７５・Ｔ０／Ｔｃ」、「２．５・Ｔ０／Ｔｃ＜Ｎｍａｘ＜３．５・Ｔ０／Ｔｃ」、「２．２５・Ｔ０／Ｔｃ＜Ｎｍａｘ＜４・Ｔ０／Ｔｃ」、「４・Ｔ０／Ｔｃ＜Ｎｍａｘ＜７・Ｔ０／Ｔｃ」、「５・Ｔ０／Ｔｃ＜Ｎｍａｘ＜７・Ｔ０／Ｔｃ」、「１０・Ｔ０／Ｔ１＞Ｎｍａｘ＞７・Ｔ０／Ｔｃ」および「Ｎｍａｘ＞１０・Ｔ０／Ｔｃ」である。したがって、この最大値Ｎｍａｘの存在範囲として、重なる領域が存在するため、複数の伝送方式および複数の伝送速度に対応する存在領域を示すビットがアサートされた情報が読出される（読出情報において、図３６においてカウント最大値Ｎｍａｘの条件を満たす伝送方式および伝送速度に対応するビットがアサートされる）。
【０３４８】
最小値テーブルメモリ８２には、立上りエッジ（または立下りエッジ）の周期の最小値Ｎｍｉｎをアドレスとして、各アドレス領域に、対応の最小値Ｎｍｉｎが満たす条件に対応する伝送方式および伝送速度を示すビットがアサート状態で格納される。したがって、最大値および最小値テーブルメモリ８０および８２により、立上り周期（または立下り周期）の最大値ＭｍａｘおよびＭｍｉｎが対応する伝送方式および伝送速度に応じたビットがアサートされたデータ（多ビットデータ）が出力される。
【０３４９】
この最大値テーブルメモリ８０および最小値テーブルメモリ８２から読出された多ビットデータは、デコード回路８４へ与えられる。デコード回路８４は、最大値Ｎｍａｘおよび最小値Ｎｍｉｎに応じた伝送方式および伝送速度を示すビットがアサートされたデータをデコードし、そのデコード結果に従って、マンチェスタ符号指示信号ＭＡＮＮ、ＴｙｐｅＡ符号指示信号ＴＰＡＡ、ＴｙｐｅＢ符号指示信号ＴＰＢＢ、１０６ｋｂｐｓ速度指示信号Ｖ１０６、２１２ｋｂｐｓ速度指示信号Ｖ２１２、および４２４ｋｂｐｓ速度指示信号Ｖ４２４をアサートする。伝送速度８４７ｋｂｐｓに対応する速度指示信号は用いられていないが、この場合、ＴｙｐｅＢ符号指示信号ＴＰＢＢのみがアサートされるため、伝送速度８４７ｋｂｐｓが指定されたときには、ＴｙｐｅＢ符号の条件のもとで、歪検出および補正が実行される。
【０３５０】
図４８は、この発明の実施の形態３に従うデューティ補正回路の波形歪み検出回路５の構成の一例を概略的に示す図である。この図４８に示す波形歪み検出回路５の構成は、以下の点で、図１４に示す波形歪み検出回路５の構成と異なり、基準パルス設定回路１００、中間パルスレジスタ１０２およびパルス歪検出回路１０４が設けられる。
【０３５１】
基準パルス長設定回路１００へは、図４７に示す伝送方式／速度判定回路７０からの符号指示信号ＭＡＮＮ、ＴＰＡＡ、およびＴＰＢＢに加えて、速度指示信号Ｖ１０６、Ｖ２１２およびＶ４２４が与えられる。この基準パルス長設定回路１００は、各伝送方式および伝送速度に応じて長パルス用設定値および短パルス用設定値を格納するレジスタを有しており、指定された伝送方式および伝送速度に従って対応の長パルス用設定値ＬＰＰおよび短パルス用設定値ＳＰＰを生成して、長パルス長レジスタ４１および短パルス長レジスタ４２へ与える。
【０３５２】
基準パルス長設定回路１００は、さらに、長パルス長と短パルス長の設定値の中間の中間パルス長設定値を生成して、中間パルス長レジスタ１０２に格納する。パルス長が長パルス長に到達するまえにリセットされた際の波形補正を行なうために、さらに、パルス歪み検出回路１０４が設けられる。このパルス歪み検出回路１０４は、長パルス長レジスタ４１に格納される長パルス用設定値ＬＰＰに従って、長パルス用設定値に到達しても、次のエッジが検出されないかを第１カウンタ４からのカウント値ＣＮＴＦに従ってモニタする。長パルス用設定値に到達しても次のエッジが到達せずにリセット信号ＲＳＴがアサートされない場合には、パルス歪み検出回路１０４は、長パルス歪が発生したと判定して、長パルス歪み指示ＬＰＤＤをアサートして、パルス長補正回路１０６に対して与える。パルス長補正回路１０６は、この長パルス補正指示ＬＰＤＤが与えられると、第１カウンタ４のカウント動作を停止させるとともに、補助カウンタ４７を起動して、クロック信号ＣＬＫをカウントさせる。
【０３５３】
次のリセット信号がアサートされるまで、セレクタ信号ＳＥＬをＨレベルに設定して、受信信号の反転信号を選択する。次のエッジが到達し、リセット信号がアサートされると、パルス長補正回路１０６は、セレクタ信号をＬレベルに設定して受信信号を選択する。また、パルス歪み検出回路１０４がリセットされ、第１カウンタ４のカウント値ＣＮＴＦに従って、さらに次のエッジの到達を待つ。第１カウンタ４は、補助カウンタ４７のカウント値が初期値として設定されてカウント動作を行う。これにより、長パルス補正時に次の短パルス補正を併せて実行する。
【０３５４】
中間値を越えて、長パルス用設定値に到達する前に、次のエッジが到達する場合の処理については、以下のような処理を実行する。すなわち、長パルス用設定値と中間パルス長レジスタ１０２に格納される中間パルス長設定値ＭＰＰとに従って、受信信号のパルス幅（たとえばＨレベル間）が中間値設定値ＭＰＰを超えて長パルス用設定値ＬＰＰに到達する前にエッジが検出されたかを検出する。この中間パルス長レジスタ１０２を利用することにより、長パルスの波形歪によりパルス幅が縮減されたことが確実に検出される。
【０３５５】
パルス歪み検出回路１０４は、第１カウンタ４からのカウント値ＣＮＴＦと長パルス用レジスタ４１に格納される長パルス用設定値ＬＰＰおよび中間パルス用レジスタ１０２からの中間パルス用設定値ＭＰＰとを受け、長パルス長レジスタ４１に格納される長パルス用設定値ＬＰＰに到達する前に、第１カウンタ４のカウント値ＣＮＴＦが初期値にリセットされた場合、長パルス歪指示信号ＬＰＤＤを生成してパルス長補正回路１０６へ与える。このパルス歪み検出回路１０４は、また、このとき、加算カウンタ４５を起動し、パルス幅拡張期間をこの加算カウンタ４５のカウント値に従ってモニタする。この拡張期間においてセレクタ信号ＳＥＬは、反転受信信号を選択する状態に設定される。
【０３５６】
第１カウンタ４のカウント値とこの加算カウンタ４５のカウント値が長パルス用設定値に到達すると、セレクタ信号ＳＥＬを反転して、受信信号を選択させる。
【０３５７】
このパルス歪検出回路１０４により、伝送方式がいずれであっても、長パルスが波形歪によりパルス幅が設定値よりも短くされる場合においても波形歪検出および補正を行なうことができる。
【０３５８】
実施の形態１の場合と同様、長歪み検出回路４３、短歪み検出回路４４および補助カウンタ４７が設けられる。これは、実施の形態１の場合と同様である。
【０３５９】
短歪み検出回路４４は、第１カウンタ４からのカウント値ＣＮＴＦが、短パルス長レジスタ４２に格納される短パルス用設定値ＳＰＰに到達する前に初期値に復帰したとき、波形歪みが存在するとして短パルス補正指示信号ＳＰＤをアサートするとともに、加算カウンタ４５を起動し、短パルス用設定値ＳＰＰに到達するまでの期間を加算カウンタ４５のカウント値に基づいて検出する。このとき第１カウンタ４は、初期値にカウント値ＣＮＴＦがリセットされるとともに、リセット前のカウント値が加算カウンタ４５へ与えられてカウント値の加算が行われる。加算カウンタ４５および第１カウンタ４のカウント値により正規の短パルス期間に到達したと判定されると、セレクタ信号ＳＥＬをＬレベルに設定して、受信信号を選択させる。また、第１カウンタ４を、初期値（リセット信号によりリセットされた値）のカウント値ＣＮＴＦからカウント動作をさせる。これにより、短パルス補正により、併せて長パルス補正を実行する。
【０３６０】
パルス長補正回路１０６は、したがって、長パルス用補正指示信号ＬＰＤ、短パルス用補正指示信号ＳＰＤおよび長パルス歪み補正指示信号ＬＰＤＤのアサートに応答して、セレクタ信号ＳＥＬをＨレベルに設定するとともに、ディスエーブル信号ＤＩＳをアサートし第１カウンタ４のカウント動作を停止させる。
【０３６１】
この図４８に示す波形歪み検出回路５の構成においては、ＴｙｐｅＡ符号、ＴｙｐｅＢ符号、およびマンチェスタ符号の場合いずれにおいても、長歪み検出回路４３および短歪み検出回路４４およびパルス歪み検出回路１０４によりパルス波形の歪みの検出および補正が行なわれる。一方、短パルスおよび長パルスのいずれもが、パルス幅が規定値に到達する前にリセットされる場合には、短歪み検出回路４４およびパルス歪み検出回路１０４により、これらのパルス長不足による波形歪みが検出して補正することができる。
【０３６２】
この中間パルス長レジスタ１０２には、中間パルス用設定値が格納され、パルス歪み検出回路１０４において、中間パルス用設定値ＭＰＰを超えて第１カウンタ４のカウント値ＣＮＴＦが更新され、長パルス用設定値ＬＰＰに到達する前にリセットされたかを識別する。しかしながら、このパルス歪み検出回路１０４は、また、短パルス長レジスタ４２に設定される短パルス用設定値ＳＰＰを超えて、中間パルス長レジスタ１０２に格納される中間パルス用設定値ＭＰＰに到達される前に、第１カウンタ４のカウント値ＣＮＴＦが初期値に復帰した場合に、この中間パルス用設定値に応じてパルス歪みの検出および補正を行なうように構成されてもよい。
【０３６３】
図４８に示すパルス歪み検出回路１０４の構成は、図１４に示す実施の形態１における波形歪み検出回路５に適用されてもよい。いずれの場合の波形歪みに対しても、波形歪みを検出して補正することができる。
【０３６４】
以上のように、この発明の実施の形態３に従えば、受信信号における連続する同一方向の遷移の間隔に従って伝送速度および伝送方式（符号化方式）を識別してパルス歪みの検出および補正を行なっている。したがって、１つのデューティ補正回路により複数の伝送方式（符号化方式）および伝送速度を有する受信信号に対応することができ、このデューティ補正回路を内蔵する受信装置の汎用性が向上するとともに、各用途ごとに受信装置を製造管理する必要がなく、製造管理が簡略化される。
【０３６５】
［実施の形態４］
図４９は、この発明の実施の形態４に従うデューティ補正回路１の構成を概略的に示す図である。この図４９に示すデューティ補正回路１は、以下の点において、その構成が、図２４に示すデューティ補正回路と異なる。すなわち、伝送方式／速度判定部６３において、受信端子２と立上り点検出回路１１の間に多数決回路５０が設けられる。この多数決回路５０は、図１８に示す構成と同様の構成を有し、受信端子２から与えられる受信信号ＩＮに含まれるインパルスノイズをそのローパスフィルタ処理（多数決判定処理）により除去する。実施の形態２と同様、信号波形においてはインパルスノイズを除いて波形歪みは生じていないと仮定する。
【０３６６】
この図４９に示すデューティ補正回路１の他の構成は、図２４に示すデューティ補正回路１の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【０３６７】
図５０（ａ）−（ｈ）は、この発明の実施の形態４における受信信号の信号波形を示す図である。図５０（ａ）において、受信信号ＩＮＭａは、シンボル列（１１）の伝送速度１０６ｋｂｐｓのマンチェスタ符号である。立上りエッジＲＳ５０ＡおよびＲＳ５０Ｂに続いて、インパルスノイズ１６５ａおよび１６５ｂが発生する。この入力ＩＮＭａの連続する立上りエッジの間隔は、１２８カウント値に相当する期間であり、１／２シンボル期間は、６４カウントに相当する期間である。カウンタのカウント周期は、実施の形態１から３と同様である。
【０３６８】
図５０（ｂ）に示す受信信号ＩＮＭｂは、シンボル列（１０）の伝送速度１０６ｋｂｐｓのマンチェスタ符号である。この受信信号ＩＮＭｂにおいても、立上りエッジＲＳ５０ＡおよびＲＳ５０Ｃに続いてインパルスノイズ１６５ｃおよび１６５ｄが発生する。ここで、これまでの説明と同様、各時間軸において、共通の立上りエッジには共通の参照符号を割り当てる。受信信号ＩＮＭｂにおいて、連続する立上りエッジの間隔は、１９２カウント値に相当する期間であり、１／２シンボル期間は、６４カウント値に相当する期間である。
【０３６９】
図５０（ｃ）に示す受信信号ＩＮＭｃは、シンボル列（１１）の伝送速度２１２ｋｂｐｓのマンチェスタ符号である。受信信号ＩＮＭｃにおいては、立上りエッジＲＳ５０ＡおよびＲＳ５０Ｄに続いて、インパルスノイズ１６５ｅおよび１６５ｆが発生する。この受信信号ＩＮＭｃにおいて、連続する立上りエッジの間隔は、６４カウント値に相当する期間であり、１／２シンボル期間は、３２カウント値に相当する期間である。
【０３７０】
図５０（ｄ）に示す受信信号ＩＮＭｄは、シンボル列（１０）の伝送速度２１２ｋｂｐｓのマンチェスタ符号である。この受信信号ＩＮＭｄにおいても、立上りエッジＲＳ５０ＡおよびＲＳ５０Ｅに続いて、インパルスノイズ１６５ｇおよび１６５ｈが発生する。この受信信号ＩＮＭｄにおいて、連続する立上りエッジの間隔（立上り点周期）は、９６カウント値に相当する期間であり、１／２シンボル期間は、３２カウント値に相当する期間である。
【０３７１】
図５０（ｅ）に示す受信信号ＩＮＭｅは、シンボル列（１１）の伝送速度４２４ｋｂｐｓのマンチェスタ符号である。受信信号ＩＮＭｅにおいて、立上りエッジＲＳ５０ＡおよびＲＳ５０Ｆに続いてインパルスノイズ１６５ｉおよび１６５ｊが続いて発生する。この受信信号ＩＮＭｅの立上りエッジの間隔は、３２カウント値に相当する期間であり、１／２シンボル期間は、１６カウント値に相当する期間である。
【０３７２】
図５０（ｆ）に示す受信信号ＩＮＭｆは、シンボル列（１０）の伝送速度４２０ｋｂｐＳのマンチェスタ符号である。この受信信号ＩＮＭｆにおいても、立上りエッジＲＳ５０ＡおよびＲＳ５０Ｇそれぞれに続いて、インパルスノイズ１６５ｋおよび１６５ｌが発生する。この受信信号ＩＮＭｆの連続する立上りエッジの間隔は、４８カウント値に相当する期間である。
【０３７３】
図５０（ｇ）に示す受信信号ＩＮＭｇは、シンボル列（１１）の伝送速度８４７ｋｂｐｓのマンチェスタ符号である。この受信信号ＩＮＭｇにおいても、立上りエッジＲＳ５０ＡおよびＲＳ５０Ｈそれぞれに続いてインパルスノイズ１６５ｍおよび１６５ｎが発生する。この受信信号ＩＮＭｇにおいて、連続する立上りエッジの間隔は、１６カウント値に相当する期間であり、１／２シンボル期間は、８カウント値に相当する期間である。
【０３７４】
図５０（ｈ）に示す受信信号ＩＮＭｈは、シンボル列（１０）の伝送速度８４７ｋｂｐｓのマンチェスタ符号である。この受信信号ＩＮＭｈにおいても、立上りエッジＲＳ５０ＡおよびＲＳ５０Ｊに続いて、それぞれ、インパルスノイズ１６５ｏおよび１６５ｐが発生する。この受信信号ＩＮＭｈの連続する立上りエッジの間隔は、２４カウント値に相当する期間である。
【０３７５】
この図５０（ｇ）および（ｈ）に示す受信信号ＩＮＭｇおよびＩＮＭｈの信号波形と同じ信号波形が、伝送速度が８４７ｋｂｐｓのＴｙｐｅＡ符号およびＴｙｐｅＢ符号においても得られる。
【０３７６】
図５１（ａ）−（ｈ）は、それぞれ、図５０（ａ）−（ｈ）に示すマンチェスタ符号のインパルスノイズを多数決回路５０により除去した後の信号波形を示す図である。図５１（ａ）において、フィルタ信号ＦＭＢａが、多数決回路５０により、図５０（ａ）に示すインパルスノイズ１６５ａおよび１６５ｂが除去され、１カウント値に相当する期間立上りエッジが遅くされる。したがって、このフィルタ信号ＦＭＡａにおいて、立上りエッジＥＧ５１ＡおよびＥＧ５１Ｂの間隔は、立上りエッジがともに１カウント期間遅延されたため、カウント値１２８に相当する。
【０３７７】
図５１（ｂ）に示すフィルタ信号ＦＭＢｂにおいては、図５０（ａ）に示すインパルスノイズ１６５ｃおよび１６５ｄが多数決回路５０により除去され、その立上りエッジＥＧ５１ＣおよびＥＧ５１Ｄが１クロックカウントに相当する期間遅延される。したがって、このフィルタ信号ＦＭＢｂにおける連続する立上りエッジＥＧ５１ＣおよびＥＧ５１Ｄの間隔は、１９２カウント値に相当する期間である。
【０３７８】
図５１（ｃ）に示すフィルタ信号ＦＭＢｃにおいても、図５０（ｃ）に示すインパルスノイズ１６５ｅおよび１６５ｆが除去され、立上りエッジＥＧ５１ＥおよびＥＧ５１Ｆは、図５０（ｃ）に示す立上りエッジＲＳ５０ＡおよびＲＳ５０Ｄよりも１カウントに相当する期間遅延されており、これらの連続する立上りエッジＥＧ５１ＥおよびＥＧ５１Ｆの間隔は、６４カウント値に相当する期間となる。
【０３７９】
図５１（ｄ）に示すフィルタ信号ＦＭＢｄにおいては、図５１（ｄ）に示す受信信号ＩＮＭｄのインパルスノイズ１６５ｇおよび１６５ｈが除去され、その立上りエッジＥＧ５１ＧおよびＥＧ５１Ｈが１カウント値に相当する期間遅延される。したがって、このフィルタ信号ＦＬＤｄにおける連続する立上りエッジＡＧ５１ＧおよびＡＧ５１Ｈの間隔は、９６カウント値に相当する期間となる。
【０３８０】
図５１（ｅ）に示すフィルタ信号ＦＭＤｅにおいては、図５０（ｅ）に示すインパルスノイズ１６５ｉおよび１６５ｊが除去され、その立上りエッジＥＧ５１ＩおよびＥＧ５１Ｊが、１シンボルサイクル開始時点よりも１クロックカウントに相当する期間遅延される。したがって、このフィルタ信号ＦＭＤｅにおいても、連続する立上りエッジＥＧ５１ＩおよびＥＧ５１Ｊの間の間隔は、３２カウント値に相当する期間となる。
【０３８１】
図５１（ｆ）に示すフィルタ信号ＦＭＢｆにおいては、図５０（ｆ）に示すインパルスノイズ１６５ｋおよび１６５ｌが除去されて立上りエッジが１クロックカウント値に相当する期間遅延され、立上りエッジＥＧ５１ＫおよびＥＧ５１Ｌの間の間隔は、４８カウント値に相当する期間となる。
【０３８２】
図５１（ｇ）に示すフィルタ信号ＦＭＢｇにおいても、図５０（ｇ）に示すインパルスノイズ１６５ｍおよび１６５ｎが除去されて、その立上りエッジが１カウント値に相当する期間遅延され、立上りエッジＥＧ５１ＭおよびＥＧ５１Ｎの間の間隔は１６カウント値に相当する期間となる。
【０３８３】
図５１（ｈ）に示すフィルタ信号ＦＭＢｈにおいては、図５０（ｈ）に示すインパルスノイズ１６５ｏおよび１６５ｐが除去されて、立上りエッジが１カウント値に相当する期間遅延され、立上りエッジＥＧ５１ＮおよびＥＧ５１Ｏの間隔は、２４カウント値に相当する期間となる。
【０３８４】
図５１（ａ）−（ｈ）に示すフィルタ信号ＦＭＢａ−ＦＭＢｈにおいては、その信号の立上りエッジが連続する立上りエッジにおいて１カウント値に相当する期間インパルスノイズの除去により遅延されており、マンチェスタ符号の波形歪み存在しない場合の連続する立上りエッジの条件と同じ条件が、これらのフィルタ信号ＦＬＢａ−ＦＬＢｈにおいても満たされている。したがって、多数決回路５０の出力信号のマンチェスタ符号が、図４９に示す立上り点検出回路１１および第２カウンタ１２へ与えられると、立上り点周期検出回路１３、立上り点周期保存メモリ１４および伝送方式／速度判定回路７０を用いて、先の実施の形態３と同様の判定基準に従って、マンチェスタ符号およびその伝送速度の識別を行なうことができる。
【０３８５】
なお、この図５１（ｇ）および（ｈ）においても、伝送速度が８４７ｋｂｐｓの場合ＴｙｐｅＡ符号およびＴｙｐｅＢ符号と同様の波形であり、ＴｙｐｅＡ符号およびＴｙｐｅＢ符号が伝送速度８９７ｋｂｐｓで伝送される場合、この図５１（ｇ）および図５１（ｅ）に示す信号波形と同様の波形が多数決回路５０の出力信号として得られる。
【０３８６】
図５２（ａ）−（ｆ）は、それぞれ、受信信号ＩＮＡが、ＴｙｐｅＡ符号の場合の各伝送速度における信号波形を示す図である。図５２（ａ）において、受信信号ＩＮＡａは、シンボル列（１１）の伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号である。この受信信号ＩＮＡａにおいて、立上りエッジＲＳ５２ＡおよびＲＳ５２Ｂ、ＲＳ５２Ｃそれぞれにおいて、インパルスノイズ２６５ａ、２６５ｂ、および２６５ｃが続いて発生する。ここで、図５０に示すマンチェスタ符号の場合と同様、図５２においても、各信号波形に共通の時間軸に対して付された立上りエッジの参照符号を共通に利用する。
【０３８７】
この受信信号ＩＮＡａにおいては、１シンボル期間は、１２８カウント値に相当する期間であり、連続する立上りエッジの間隔の最小値は１６カウント値に相当する期間であり、立上りエッジＲＳ５２ＢおよびＲＳ５２Ｃの間の間隔は、８０（＝８＋６４＋８）カウント値に相当する期間であり、この間隔が、立上りエッジ間隔の最大値である。
【０３８８】
図５２（ｂ）に示す受信信号ＩＮＡｂは、シンボル列（１０）の伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号である。この受信信号ＩＮＡｂにおいても、立上りエッジＲＳ５２Ｂ、ＲＳ５２Ｄ等に続いてインパルスノイズ２６５ｄ、２６５ｅ等がそれぞれ続いて発生する。この受信信号ＩＮＡｂにおいては、連続する立上りエッジＲＳ５２ＢおよびＲＳ５２Ｄの間隔は、１４４カウント値に相当する期間であり、連続する立上りエッジ間隔の最小値は１６カウント値に相当する期間であり、また、最大値は１４４（＝８＋６４＋６４＋８）カウント値に相当する期間である。
【０３８９】
図５２（ｃ）において、受信信号ＩＮＡｃは、シンボル列（１１）の伝送速度２１２ｋｂｐｓのＴｙｐｅＡ符号である。この図５２（ｃ）に示す受信信号ＩＮＡｃにおいて、立上りエッジＲＳ５２ＥおよびＲＳ５２Ｆに続いて、インパルスノズ２６５ｆおよび２６５ｇがそれぞれ発生する。この受信信号ＩＮＡｃにおいても、連続する立上りエッジＲＳ５２ＥおよびＲＳ５２Ｆの間隔が、４８カウント値に相当する期間である。最小立上りエッジ間隔は、１６カウント値に相当する期間である。
【０３９０】
図５２（ｄ）は、シンボル列（１０）の伝送速度２１２ｋｂｐｓのＴｙｐｅＡ符号である。この受信信号ＩＮＡｄにおいても、立上りエッジＲＳ５２ＦおよびＲＳ５２Ｇそれぞれに対して、インパルスノズ２６５ｈおよび２６５ｉが続いて発生する。この受信信号ＩＮＡｄにおいて、連続する立上りエッジ間隔の最大値は、８０カウント値に相当する期間であり、最小立上りエッジ間隔は、１６カウント値に相当する期間である。
【０３９１】
図５２（ｅ）に示す受信信号ＩＮＡｅは、伝送速度４２４ｋｂｐｓのシンボル列（１１）のＴｙｐｅＡ符号である。この受信信号ＩＮＡｅにおいても、立上りエッジＲＳ５２ＨおよびＲＳ５２Ｉそれぞれに続いてインパルスノズ２６５ｋおよび２６５ｌが発生する。この受信信号ＩＮＡｅにおける連続する立上りエッジ間隔の最大値および最小値は、ともに３２カウント値に相当する期間である。
【０３９２】
図５２（ｆ）に示す受信信号ＩＮＡｆは、伝送速度４２４ｋｂｐｓのシンボル列（１０）のＴｙｐｅＡ符号である。この受信信号ＩＮＡｆにおいても、インパルスノズ２６５ｍおよび２６５ｎがそれぞれ立上りエッジＲＳ５２ＪおよびＲＳ５２Ｋに続いて発生している。受信信号ＩＮＡｆにおける連続する立上りエッジＲＳ５２ＪおよびＲＳ５２Ｋの間隔は、４８カウント値に相当する期間であり、連続する立上りエッジの最小間隔は１６カウント値に相当する期間である。
【０３９３】
この図５２（ａ）−（ｆ）においても、受信信号ＩＮＡａ−ＩＮＡｆにおいて、各立上りエッジに続いてインパルスノイズが発生しているものの、デューティ変更を伴う波形歪みが生じていない。
【０３９４】
図５３（ａ）−（ｆ）は、それぞれ、図５２（ａ）−（ｆ）に示すＴｙｐｅＡ符号を多数決回路５０の出力信号の波形を示す図である。図５３（ａ）において、フィルタ信号ＦＩＮＡａは、図５２（ａ）に示すＩＮＡａにおけるインパルスノイズ２６５ａ、２６５ｂ…が除去され、そのＨレベル期間開始時点が１カウント値に対応する期間遅延される（立上りエッジが１カウント値に相当する期間遅延される）。従って、このフィルタ信号ＦＩＮＡａの立上りエッジＥＧ５３ＡおよびＥＧ５３Ｂの間の間隔は、１６カウント値に対応する期間であり、また、立上りエッジＥＧ５３ＣおよびＥＧ５３Ｄの間の間隔は、８０カウント値に相当する期間である。すなわち、このフィルタ信号ＦＩＮＡａにおいて、インパルスノイズが除去された場合、立上りエッジが１カウント値に相当する期間遅延されるため、シンボル列（１１）の伝送速度１０６ｋｂｐｓのＴｙｐｅＡ符号の立上りエッジ間隔の最小値および最大値の関係は維持される。
【０３９５】
図５３（ｂ）に示すフィルタ信号ＦＩＮＡｂにおいては、多数決回路５０により、図５２（ｂ）に示すインパルスノイズ２６５ｄおよび２６５ｅが除去され、その立上りエッジＥＧ５３ＣおよびＥＧ５３がともに１カウント値に相当する期間遅延される。最小Ｈレベル期間およびＬレベル期間は、それぞれ、７カウント値および９カウント値に相当する期間となる。このフィルタ信号ＦＩＮＡｂにおいても、デューティが変更されるだけであり、パルスの立下りエッジは同期している。立上りエッジが１カウント値に相当する期間遅延されているため、立上りエッジ間隔の最大値は、立上りエッジＥＧ５３ＣおよびＥＧ５３Ｅの間の１４４カウント値に相当する期間となり、また、最小立上りエッジ間隔は、１６カウント値に相当する期間となる。
【０３９６】
図５３（ｃ）に示すフィルタ信号ＦＩＮＡｃにおいても、図５２（ｃ）に示すインパルスノイズ２６５ｆおよび２６５ｅが除去され、立上りエッジＥＧ５３ＦおよびＥＧ５３Ｇは、正規の立上りエッジよりも１カウント値に相当する期間遅延される。したがって、このフィルタ信号ＦＩＮＡｃにおいても、立上りエッジ間隔の最小値は、１６カウント値であり、立上りエッジ間隔の最大値は、立上りエッジＥＧ５３ＦおよびＥＧ５３Ｇの間の４８カウント値に相当する期間となる。立上りエッジの最小値は１６カウント値に相当する期間となる。
【０３９７】
図５３（ｄ）に示すフィルタ信号ＦＩＮＡｄにおいては、図５２（ｄ）に示すインパルスノイズ２６５ｈおよび２６５ｉが多数決回路５０により除去され、立上りエッジＥＧ５３ＦおよびＥＧ５３Ｈがそれぞれもとの立上りエッジに対して１カウント値に相当する期間遅延される。したがって、このフィルタ信号ＦＩＮＡｄにおいても、立上りエッジ間隔の最小値は、１６カウント値に相当する期間であり、最大立上りエッジ間隔は、立上りエッジＥＧ５３ＦおよびＥＧ５３Ｈの間の８０カウントに相当する期間となる。
【０３９８】
図５３（ｅ）に示すフィルタ信号ＦＩＮＡｅにおいても、図５２（ｅ）に示すインパルスノイズ２６５ｋおよび２６５ｌが多数決回路５０により除去され、立上りエッジＥＧ５３ＩおよびＥＧ５３Ａは、正規の立上りタイミングよりも１カウント値の期間遅延される。したがって、このフィルタ信号ＦＩＮＡｅの立上りエッジ間隔の最大値はエッジＥＧ５３ＩおよびＥＧ５３Ａの間の３２カウント値に相当する期間であり、最小値は、１６カウント値に相当する期間となる。
【０３９９】
図５３（ｆ）に示すフィルタ信号ＦＩＮＡｆにおいても、図５２（ｆ）に示すインパルスノイズ２６５ｍおよび２６５ｎが除去され、立上りエッジＥＧ５３ＩおよびＥＧ５３Ｋが正規の立上りタイミングに対して１カウント値に相当する期間遅延される。したがって、このフィルタ信号ＦＩＮＡｆにおいても、立上りエッジ間隔の最小値は、１６カウント値に相当する期間であり、立上りエッジ間隔の最大値は、エッジＥＧ５３ＩおよびＥＧ５３Ｋの間の４８カウント値に相当する期間となる。
【０４００】
この図５３（ａ）から（ｆ）に示すように、多数決回路５０において、インパルスノイズが除去され、立上りエッジが正規のタイミングに対して１カウント値に相当する期間遅延された場合、各信号系列において、１カウント値に相当する期間立上りエッジが遅延されるため、この立上りエッジ間隔の最大値および最小値の関係はを、波形歪みのないＴｙｐｅＡ符号の場合の条件と同じである。単に、Ｈレベル期間が１かうんと値に相当する期間短くなるだけである。したがって、このＴｙｐｅＡ符号においても、インパルスノイズ除去後のＴｙｐｅＡ符号の伝送速度判定条件としては、伝送速度に拘らず、前述の波形歪みのないＴｙｐｅＡ符号の各伝送速度における判定条件を利用することができる。
【０４０１】
図５４（ａ）−（ｆ）は、ＴｙｐｅＢ符号のインパルスノイズ発生時の各伝送速度における信号波形を示す図である。この図５４（ａ）−（ｆ）においては、Ｌレベル期間にインパルスノイズが発生した状態を一例として示す。Ｈレベル期間においてインパルスノイズが発生する場合も同様の議論が成立し、同様の判定基準を利用することができる。Ｌレベル期間のインパルスノイズは、Ｈレベルに立上る期間に対して多数決判定を利用する。従って、５／８判定基準として、Ｌレベルの信号が多数の場合にＬレベルの信号を出力する。これは、実施の形態２の場合のＴｙｐｅＢ符号に対する多数決判定と同じである。従って、インパルスノイズがＨレベル期間およびＬレベル期間のいずれにおいて発生しても対応することができることを示すため、本実施の形態４においても、ＴｙｐｅＢ符号においてはＬレベル期間にインパルスノイズが発生する場合を示す。
【０４０２】
図５４（ａ）において、受信信号ＩＮＢａは、伝送速度１０６ｋｂｐｓのシンボル列（１１）のＴｙｐｅＢ符号である。この受信信号ＩＮＢａにおいて、立下りエッジＦＳ５４Ａ、ＦＳ５４Ｂ、ＦＳ５４Ｃ、およびＦＳ５４Ｄそれぞれに続いて、瞬間的にＨレベルに立上るインパルスノイズ３６５ａ、３６５ｂ、３６５ｃおよび３６５ｅが発生する。
【０４０３】
図５４（ｂ）に示す受信信号ＩＮＢｂは、伝送速度１０６ｋｂｐｓのシンボル列（１０）のＴｙｐｅＢ符号である。この受信信号ＩＮＢｂにおいても、立下りエッジＦＳ５０ＥおよびＦＳ５４Ｆに続いて、それぞれ、インパルスノイズ３６５ｅ、３６５ｆが発生する。この受信信号ＩＮＢｂにおいて、正規のパルス幅は８カウント値に相当する期間であり、したがって、連続する立下りエッジＦＲＳ５４ＣおよびＦＳ５４Ｄの間隔は、１６カウント値に相当する期間であり、シンボル“１”からシンボル“０”への変化および逆の変化時（エッジＥＧ５４ＡおよびＥＧ５４Ｂの間）の正規のＨ期間およびＬレベル期間は、それぞれ、１６カウント値に相当する期間である。１シンボル周期は、１２８カウント値に相当する期間である。
【０４０４】
図５４（ｃ）に示す受信信号ＩＮＢｃは、伝送速度２１２ｋｂｐｓのシンボル列（１１）のＴｙｐｅＢ符号である。１シンボル期間は６４カウント値に相当する期間である。この受信信号ＩＮＢｃにおいても、立下りエッジＦＳ５４Ｇ、ＦＳ５４Ｂに続いて、インパルスノイズ３６５ｇおよび３６５ｈがそれぞれ発生する。この受信信号ＩＮＢｃにおいて、連続する立上りエッジの間隔の最大値および最小値は、ともに等しく１６カウント値に相当する期間である。
【０４０５】
図５４（ｄ）に示す受信信号ＩＮＢｄは、伝送速度２１２ｋｂｐｓのシンボル列（１０）のＴｙｐｅＢ符号である。この受信信号ＩＮＢｄにおいても、立下りエッジＦＳ５４ＧおよびＦＳ５４Ｈに続いて、インパルスノイズ３６５ｉ、３６５ｊが発生する。この受信信号ＩＮＢｄにおいても、正規のパルス幅は、８カウント値に相当する期間であり、エッジＥＧ５４ＣおよびＥＧ５４Ｄの間のシンボル変化時のＬレベル期間は１６カウント値に相当する期間である。
【０４０６】
これらの受信信号ＩＮＢｃおよびＩＮＢｄにおいて、最大パルス幅（Ｈレベル期間およびＬレベル期間）は、１６カウント値であり、連続する立上りエッジの最大間隔は２４カウント値に相当する期間である。
【０４０７】
図５４（ｅ）に示す受信信号ＩＮＢｅは、伝送速度４２４ｋｂｐｓのシンボル列（１１）のＴｙｐｅＢ符号である。この受信信号ＩＮＢｅにおいても、立下りエッジＦＳ５４ＩおよびＦＳ５４Ｊにそれぞれに続いて、インパルスノイズ３６５ｋおよび３６５ｌが発生する。連続する立上りエッジ（立下りエッジ）の正規の間隔は、１６カウント値に相当する期間である。
【０４０８】
図５４（ｆ）に示す受信信号ＩＮＢｆは、伝送速度４２４ｋｂｐｓのシンボル列（１０）のＴｙｐｅＢ符号である。この受信信号ＩＮＢｆにおいて、立下りエッジＦＳ５４ＩおよびＦＳ５４Ｋに続いて、インパルスノイズ３６５ｍおよび３６５ｎがそれぞれ発生する。この受信信号ＩＮＢｆにおける正規の連続する立上りエッジ（立下りエッジ）間隔の最大値、すなわち立下りエッジＦＳ５４ＩおよびＦＳ５４Ｋの間の正規のパルス期間は、２４カウント値に相当する期間であり、エッジＥＧ５４ＥおよびＥＧ５４Ｆの間隔は、１６カウント値に相当する期間である。正規の立上りエッジ（立下りエッジ）の間隔の最小値は、１６カウントに相当する期間である。
【０４０９】
これらの受信信号ＩＮＢｅおよびＩＮＢｆにおいて、１シンボル期間は、３２カウント値に相当する期間である。
【０４１０】
８４７ｋｂｐｓの伝送速度のＴｙｐｅＢ符号は、伝送速度８４７ｋｂｐｓのマンチェスタ符号と同じ信号波形を有する。したがって、図５４においては示していない。
【０４１１】
図５５（ａ）−（ｆ）は、この図５４（ａ）−（ｆ）に示す受信信号ＩＮＢａ−ＩＮＢｆの多数決回路による多数決判定処理結果の信号波形をそれぞれ示す図である。図５５（ａ）において、フィルタ信号ＦＩＮＢａにおいては、図５４（ａ）に示す受信信号ＩＮＢａのインパルスノイズ３６５ａおよび３６５ｂが除去され、各立下りエッジＥＧ５５Ａ、ＥＧ５５Ｂは、１カウント値に相当する期間、正規のタイミング（エッジＦＳ５４Ａ、ＦＳ５４ＢおよびＦＳ５４Ｃで示す）に対して遅延されており、Ｌレベル期間が７カウントに相当する期間、Ｈレベル期間がカウント値９に相当する期間となる。したがって、このパルス列が１カウントに相当する期間遅延されているだけであり、エッジＥＧ５５ＣおよびＥＧ５５Ｄの間隔が、１６カウント値に相当する期間であり、立上りエッジおよび立下りエッジの間隔は、波形歪みのない伝送速度１０６ｋｂｐｓのシンボル列（１１）の受信信号と同じとなる。
【０４１２】
図５５（ｂ）に示すフィルタ信号ＦＩＮＢｂにおいても同様、多数決回路５０によりインパルスノイズ３６５ｆ等が除去され、その立下りエッジが１カウント値に相当する期間、正規タイミングに対して遅延される。したがって、このフィルタ信号ＦＩＮＢｂにおいても、エッジＥＧ５５ＥおよびＥＧ５５Ｆの間の間隔は、２４カウント値に相当する期間となる。ここで、シンボル“０”からシンボル“１”に変化する期間、すなわち立上りエッジＥＧ５５ＧおよびＥＧ５５Ｈの間隔は、立上りエッジＥＧ５５Ｇの１カウント値に相当する期間の遅延により、１５カウント値と１カウント値短くなる。しかしながら、この場合においても、立上りエッジの間隔は、２４カウント値に相当する期間となり、変化はない。
【０４１３】
したがって、これらのシンボル列（１１）および（１０）のフィルタ信号ＦＩＮＢａおよびＦＩＮＢｂにおいて、立下りエッジおよび立上りエッジ間隔の最小値が１６カウント値に相当する期間、および立上りエッジ（立下りエッジ）間隔の最大値が、２４カウント値に相当する期間となり、波形歪みのないＴｙｐｅＢ符号（伝送速度１０２ｋｂｐｓ）の判定基準は変化しない。
【０４１４】
図５５（ｃ）に示すフィルタ信号ＦＩＮＢｃにおいても、多数決回路５０により、図５４（ｃ）に示すインパルスノイズ３６５ｇおよび３６５ｈが除去され、立下りエッジＥＧ５５Ｉ、ＥＧ５５Ｊが、正規の立上りエッジに対して１カウント値に相当する期間遅延される。したがって、この動作速度２１２ｋｂｐｓのシンボル列（１１）のＴｙｐｅＢ符号の多数決回路の出力（ＦＩＮＢｃ）においても、連続する立上りエッジ（立下りエッジ）の間隔は、１６カウント値に相当する期間となる。
【０４１５】
伝送速度２１２ｋｂｐｓのシンボル列（１０）のＴｙｐｅＢ符号の多数決判定処理結果の信号である、図５５（ｄ）に示すフィルタ信号ＦＩＮＢｂにおいても、図５４（ｄ）に示すインパルスノイズ３６５ｉおよび３６５ｊが除去され立下りエッジＥＧ５５Ｋ、ＥＧ５５ＬおよびＥＧ５５Ｍは、それぞれ、正規の立上りエッジに比べて、１カウント値に相当する期間遅延されている。しかしながら、この場合においても、連続する立上りエッジＥＧ５５ＫおよびＥＧ５５Ｌの間の間隔が、２４カウント値に相当する期間である。また、エッジＥＧ５５ＭおよびＥＧ５５Ｎの間隔は、１５カウント値に相当する期間と１カウント値期間短い期間に設定されるものの、この場合においても、連続する立上りエッジの間隔は、２４カウント値に相当する期間となる。
【０４１６】
したがって、伝送速度２１２ｋｂｐｓのＴｙｐｅＢ符号においても、フィルタ信号ＦＩＮＢｃおよびＦＩＮＢｄにおいて、連続する立上りエッジおよび立下りエッジ間のカウント値の最大値および最小値はそれぞれ、２４カウント値および１６カウント値となり、正規の伝送速度２１２ｋｂｐｓのＴｙｐｅＢ符号の判定基準と同じ判定基準を用いて伝送方式／速度を識別することができる。
【０４１７】
図５５（ｅ）に示すフィルタ信号ＦＩＮＢｅにおいても、図５４（ｅ）に示す受信信号ＩＮＢｅのインパルスノイズ３６５ｋおよび３６５ｌが、多数決回路における多数決判定処理結果の除去され、立下りエッジＥＧ５５ＯおよびＥＧ５５Ｐが、それぞれ、正規の立下りエッジ（ＦＳ５４ＩおよびＦＳ５４Ｊ）に対し１カウント値に相当する期間遅延している。従って、連続する立上りエッジＥＧ５５ＯおよびＥＧ５５Ｐの間の間隔は、１６カウント値に相当する期間となる。
【０４１８】
図５５（ｆ）に示すフィルタ信号ＦＩＮＢｆにおいては、図５４（ｆ）に示す受信信号ＩＮＢｆのインパルスノイズ３６５ｍおよび３６５ｎが多数決回路５０により除去され、立下りエッジＥＧ５５ＱおよびＥＧ５５Ｒが、図５４（ｆ）に示す正規の立下りエッジＦＳ５４ＩおよびＦＳ５４Ｋに比べて１カウント値に相当する期間遅延されている。従って、立下りエッジＥＧ５５ＱおよびＥＧ５５Ｒの間隔は、２４カウント値に相当する期間である。また、エッジＥＧ５５ＳおよびＥＧ５５Ｔの間隔が、１５カウント値に相当する期間となっても、この場合においても、連続する立下りエッジの間隔は、２４カウント値に相当する期間となる。また、エッジＥＧ５５ＲおよびＥＧ５５Ｓの間隔は、１６カウント値に相当する期間である。
【０４１９】
したがって、伝送速度４２４ｋｂｐｓのＴｙｐｅＢ符号のフィルタ信号ＦＩＮＢｅおよびＦＩＮＢｆにおいても、連続する立上りエッジ（立下りエッジ）の最小間隔値は１６カウント値に相当する期間であり、最大間隔は、２４カウント値に相当する期間である。
【０４２０】
以上のように、図５５（ａ）から（ｆ）に示すように、ＴｙｐｅＢ符号においても、インパルスノイズが多数決回路５０により除去され、その立下りエッジが遅延される場合においても、正規のインパルスノイズのないＴｙｐｅＢ符号の立上りエッジ間隔の最小値および最大値の条件はすべて維持されている。この条件は、インパルスノイズがＨレベル期間において発生する場合においても、同様に成立する。
【０４２１】
図５０から図５５に示すように、波形歪が無い伝送符号においてインパルスノイズが存在する場合、多数決回路によりインパルスノイズを除去した場合、インパルスノイズ除去後の信号波形（フィルタ信号波形）は、正規の伝送符号の波形と同じ立上りエッジ（立下りエッジ）間隔の条件を満たしている。従って、伝送符号および伝送速度の判定基準として、先の実施の形態３において図３６に一覧にして示す判定基準を利用して、受信信号の伝送方式および伝送速度を識別することができる。
【０４２２】
なお、この場合、図４９に示すデューティ補正回路１において、波形歪み検出補正部９において受信信号ＩＮに対する歪み検出および歪み補正が実行される。したがって、受信信号ＩＮにインパルスノイズが含まれている場合、このインパルスノイズを含む受信信号ＩＮに対し、波形歪み検出および波形補正を行なって補正信号を生成すると、インパルスノイズにより誤った波形歪み検出および補正処理が実行される可能性がある。これに対しては、エッジ検出回路３の検出速度（応答速度）を遅くし、インパルスノイズに不応答とすることにより、インパルスノイズによる誤補正を回避することができる。しかしながら、この場合、補正信号ＯＵＴにインパルスノイズが含まれる可能性がある。
【０４２３】
このような問題に対応するためには、波形歪み検出および補正部９において、受信信号ＩＮのインパルスノイズを除去するローパスフィルタが設けられていれば、エッジ検出回路３におけるエッジ検出動作、第１カウント４のカウント動作、および波形歪み検出回路５における波形歪み検出および歪み補正は、このインパルスノイズが除去された信号に対して実行することができる。これに代えて、インパルスノイズが残存する補正信号を生成し、インパルスノイズを除去するローパスフィルタを補正信号出力部または受信部の補正信号入力部に配置してもよい。
【０４２４】
伝送方式／速度判定部６３の伝送方式・速度判定回路７０においては、実施の形態３と同様にして、受信信号列の前半部（プリアンブル部の前半分）のプリアンブルパターンを利用して、伝送速度および伝送方式が判定される。
【０４２５】
図５６は、この実施の形態４に従うデューティ補正回路の動作を示すフロー図である。以下、図５６を参照して図４９に示すデューティ補正回路１の動作について説明する。
【０４２６】
まず、図４９に示す伝送方式／速度判定部６３において、多数決回路５０が、受信端子２から与えられる受信信号ＩＮのインパルスノイズを除去する（ステップＳ７０）。このインパルスノイズ除去処理においては、先に実施の形態２において説明した多数決回路と同様のＤフリップフロップを利用し、５／８判定基準を用いてインパルスノイズの除去を行なう。従って、ここでは多数決回路５０のインパルスノイズ除去処理の詳細については、説明は繰り返さない。
【０４２７】
次いで、この多数決回路５０によりインパルスノイズが除去された信号を用いて受信信号の伝送方式および速度の判定が行なわれる（ステップＳ７１）。この判定処理においては、先に、図５０から図５５を参照して説明したように、インパルスノイズが除去された信号（フィルタ信号）においても、連続する立上りエッジの間隔は、波形歪みおよびノイズのない受信信号の立上りエッジの間隔の条件と同じである。したがって、図３６に一覧して示す判断基準が利用して伝送速度および方式が判断される。実施の形態３において説明した判定処理と同様の処理が実行される。
【０４２８】
すなわち、図４９に示す立上り点検出回路１１において、フィルタ信号の立上りエッジを検出し、第２カウンタ１２で立上りエッジ間隔をカウントし、立上り点周期検出回路１３で立上り点の周期（連続する立上りエッジの間隔）を検出する。その検出結果を立上り点周期保存メモリ１４に格納する。伝送方式／速度判定回路７０においては、この検出された立上り点周期の最小値および最大値を利用して、図３６に示す判断基準に従って、受信信号の伝送方式および速度判定を行なう。これらのステップＳ７１における一連の処理は、図３７から図３９に示す立上り点検出ステップ（Ｓ３１）、立上り点周期検出ステップ（Ｓ３２）および各判断ステップ（Ｓ３３，Ｓ３４，Ｓ４０，Ｓ４４，Ｓ５１，Ｓ５５）および判定ステップ（Ｓ５２，Ｓ５９，Ｓ４１，Ｓ４５，Ｓ４８，Ｓ３４）と同じ処理が実行される。従って、その詳細についての説明は繰り返さない。
【０４２９】
この図４９に示す伝送方式／速度判定部６３により判定された受信信号の伝送方式および速度に従って、歪み検出補正部９において、判定された伝送方式および伝送速度に応じて判定基準用パルス長（長パルス用設定値，短パルス用設定値、および中間パルス用設定値）の設定が行なわれ、この設定されたパルス長に従って歪み検出および補正が行なわれる（ステップＳ７２）。このステップＳ７２において実行されるパルス長設定、歪み検出および補正処理は、図３７から図３９に示す補正処理ステップ（Ｓ３６，Ｓ４２，Ｓ４６，Ｓ４９，Ｓ５３，Ｓ５６，Ｓ６０）において説明した処理と同じ処理が実行される。したがって、ここでは、その詳細説明は省略する。
【０４３０】
デューティ補正回路１において、歪み検出および補正が行なわれて生成された補正信号（ＯＵＴ）が、出力端子８を介して受信部へ送出される。（ステップＳ７３）。このステップＳ７３の処理はは、図３７から図３９に示す補正信号出力ステップ（Ｓ３７，Ｓ４３，Ｓ４７，Ｓ５０，Ｓ５８）の処理に対応する。この補正信号を用いて図示しない受信部において必要な受信処理が実行される（受信信号のデコード等）。
【０４３１】
なお、この多数決回路５０によりインパルスノイズを除去した場合、歪み検出補正部９に与えられる受信信号にインパルスノイズが含まれる場合、以下の構成が利用されてもよい。すなわち、第１カウンタ４のカウント値が、たとえばカウント値“３”を超える前にリセットされた場合には、波形歪み検出補正回路５において、そのリセットはインパルスノイズであると判定し、補正処理を行なわないように構成されてもよい。この場合、補正信号には、インパルスノイズが含まれるため、ローパスフィルタを用いてインパルスノイズ成分を除去する処理が行なわれればよい。
【０４３２】
また、これに代えて、単に、受信信号ＩＮにおけるインパルスノイズ除去後の信号（多数決回路５０の出力信号）を、図４９に示す波形歪み／検出補正部９へ与えてエッジ検出、エッジ間隔の第１カウンタ４によるカウント、および波形歪み検出回路５におけるパルス長（連続するエッジ間の距離（カウント値））に応じた波形歪みの有無の検出および歪み補正が行なわれてもよい。但し、この処理の場合には、インパルスノイズ成分によるパルス幅除去により、波形歪み補正処理が行なわれても、立上りエッジがインパルスノイズ線分に相当する期間（例えば１カウント値に相当する期間）遅延された信号が補正信号として生成されるため、受信部においては、受信信号に対する時間軸の補正が必要となる。
【０４３３】
この実施の形態４におけるデューティ補正回路の構成としては、多数決回路５０として、実施の形態２に示す構成を利用するとともに、実施の形態３に示す伝送方式／速度判定回路および波形歪み検出回路５（図４８参照）を利用することができる。従って、この回路の内部構成の詳細については説明を繰り返さない。
【０４３４】
なお、インパルスノイズを多数決判定処理により除去して、立上りエッジまたは立下りエッジにおいてカウント値“１”に相当する期間、パルス幅を縮減している。しかしながら、この場合、インパルスノイズ除去によるパルス幅縮減の期間は、たとえば２カウント値に相当する期間であってもよい。インパルスノイズを含む連続する立上りエッジが、２カウント値に相当する期間遅延されるため、立ち上がりエッジ間隔は変化しないため、これまで説明したのと同様の処理を行なうことができる。
【０４３５】
また、インパルスノイズとして受信信号パルスの立下りエッジ後にＨレベルに瞬間的に立上るノイズの場合、同様の多数決回路により、立下り後のＬレベル期間が短縮されるため、立上りエッジ間各に対しては影響しない。立下りエッジ間隔を利用して伝送方式および伝送速度を検出する場合においても、インパルスノイズによりＨレベル期間が縮減される場合と同様の状態がＬレベル期間に対して生じるだけであり、上述の説明と同様にして、伝送方式および伝送速度を検出することができる。また、ＴｙｐｅＡ符号およびマンチェスタ符号においてＬレベル期間にインパスルノイズが発生する場合においても、Ｈレベル期間にインパルスノイズが発生する場合と同様の条件に従って、符号方式および伝送速度（伝送方式）を識別することができる。
【０４３６】
以上のように、この発明の実施の形態４に従えば、インパルスノイズを除去した後のフィルタ信号を用いて伝送速度および伝送速度の判定を行なっている。したがって、受信信号にインパルスノイズが含まれる場合においても正確に伝送速度および判定を行なうことができ、ノイズ耐性に優れたデューティ補正回路を実現することができる。また、実施の形態３と同様の効果を得ることができる。
【産業上の利用可能性】
【０４３７】
この発明は、符号列を受信するデータ受信部に適用することにより、正確に複数種類の伝送方式に拘らず受信信号の波形歪み検出および補正を行なうことができ、ビット誤り率の低い復調を可能とする受信装置を実現することができる。特に、ＩＣカードなど複数の伝送方式および伝送速度が利用される用途に適用することにより、１つのデューティ補正回路で複数の仕様のＩＣカードに対応することができる。
【０４３８】
また、伝送方式および伝送速度としては、上述の符号化方式および伝送速度に限定されず、他の符号化方式および伝送速度が用いられてもよい。パルス列として符号が伝送される通信方式であれば、本発明は適用可能である。
【符号の説明】
【０４３９】
１  デューティ補正回路、２  受信端子、３  エッジ検出回路、４  第１カウンタ、５  波形歪み検出回路、６  反転回路、７  セレクタ、８  出力端子、９  波形歪み検出補正部、１０  伝送方式判定部、１１  立上り点検出回路、１２  第２カウンタ、１３  立上り点周期検出回路、１４  立上り点周期保存メモリ、１５  伝送方式判定回路、５０  多数決回路、５１−５８  Ｄフリップフロップ（ＤＦＦ）、６０  多数決判定回路、６３  伝送方式／速度判定部、７０  伝送方式／速度判定回路。
【図１】
2010193085.tif 000003
【図２】
2010193085.tif 000004
【図３】
2010193085.tif 000005
【図４】
2010193085.tif 000006
【図５】
2010193085.tif 000007
【図６】
2010193085.tif 000008
【図７】
2010193085.tif 000009
【図８】
2010193085.tif 000010
【図９】
2010193085.tif 000011
【図１０】
2010193085.tif 000012
【図１１】
2010193085.tif 000013
【図１２】
2010193085.tif 000014
【図１３】
2010193085.tif 000015
【図１４】
2010193085.tif 000016
【図１５】
2010193085.tif 000017
【図１６】
2010193085.tif 000018
【図１７】
2010193085.tif 000019
【図１８】
2010193085.tif 000020
【図１９】
2010193085.tif 000021
【図２０】
2010193085.tif 000022
【図２１】
2010193085.tif 000023
【図２２】
2010193085.tif 000024
【図２３】
2010193085.tif 000025
【図２４】
2010193085.tif 000026
【図２５】
2010193085.tif 000027
【図２６】
2010193085.tif 000028
【図２７】
2010193085.tif 000029
【図２８】
2010193085.tif 000030
【図２９】
2010193085.tif 000031
【図３０】
2010193085.tif 000032
【図３１】
2010193085.tif 000033
【図３２】
2010193085.tif 000034
【図３３】
2010193085.tif 000035
【図３４】
2010193085.tif 000036
【図３５】
2010193085.tif 000037
【図３６】
2010193085.tif 000038
【図３７】
2010193085.tif 000039
【図３８】
2010193085.tif 000040
【図３９】
2010193085.tif 000041
【図４０】
2010193085.tif 000042
【図４１】
2010193085.tif 000043
【図４２】
2010193085.tif 000044
【図４３】
2010193085.tif 000045
【図４４】
2010193085.tif 000046
【図４５】
2010193085.tif 000047
【図４６】
2010193085.tif 000048
【図４７】
2010193085.tif 000049
【図４８】
2010193085.tif 000050
【図４９】
2010193085.tif 000051
【図５０】
2010193085.tif 000052
【図５１】
2010193085.tif 000053
【図５２】
2010193085.tif 000054
【図５３】
2010193085.tif 000055
【図５４】
2010193085.tif 000056
【図５５】
2010193085.tif 000057
【図５６】
2010193085.tif 000058