(57)【要約】【課題】飽和電荷量（Ｑｓ）を増加し、暗電流の抑制を図った固体撮像装置とその製造方法を提供する。また、この固体撮像装置を備えた電子機器を提供する。【解決手段】基板２０の深さ方向に形成されたフォトダイオードＰＤに対して、縦型の読み出しゲート電極２６を形成する。また、この読み出しゲート電極２６の周囲には、セルフアラインで形成された第１導電型の半導体領域からなる暗電流抑制領域２９が均一の幅で形成される。これにより、暗電流の抑制が図られ、また、飽和電荷量が増加する。また、読み出しゲート電極２６部分の形成を、セルフアラインで行うことができるので、画素サイズが縮小した場合でも、精度よく、読み出しゲート電極２６や、暗電流抑制領域２９等を形成できる。【選択図】図２
2010114322.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の深さ方向に積層された複数のフォトダイオードと、
前記フォトダイオードの信号電荷を読み出す為に前記基板の深さ方向に埋め込まれて形成された縦型の読み出しゲート電極と、
前記読み出しゲート電極の底部及び側面を被覆して形成され、前記読み出しゲート電極側面には均一幅で形成された第１導電型の半導体領域からなる暗電流抑制領域と
前記第１導電型の半導体領域と、前記フォトダイオードとの間に、第２導電型の半導体領域で形成された読み出しチャネル領域と、
を含んで構成された固体撮像装置。
【請求項２】
前記読み出しチャネル領域は、前記読み出しゲート電極の側面を被覆して形成された前記暗電流抑制領域の周囲を被覆するように形成されている請求項１記載の固体撮像装置。
【請求項３】
前記読み出しチャネル領域は、前記基板表面から、前記複数のフォトダイオードのうち、一番深い位置にあるフォトダイオードのｐｎ接合の深さよりも深い位置にまで形成されている請求項２記載の固体撮像装置。
【請求項４】
基板の深さ方向に積層した複数のフォトダイオードを形成する工程、
前記基板上部にマスク層及びフォトレジスト膜を形成する工程、
フォトリソグラフィ法によりフォトレジスト膜をパターン形成し、パターン形成された前記フォトレジスト膜をマスクとして、前記マスク層をエッチングし、前記基板表面に達する開口部を形成する工程、
前記開口部を介して、前記基板に第１導電型の不純物をイオン注入する工程、
前記開口部を介して、前記基板の第１導電型の不純物がイオン注入された領域よりも基板表面側の領域に第２導電型の不純物をイオン注入する工程、
前記レジスト膜を除去する工程、
前記開口部を含むマスク層表面に第１の側壁スペーサを形成し、前記開口部の径を縮小する工程、
前記縮小された開口部を介して、第１導電型の不純物をイオン注入する工程、
前記縮小された開口部の側壁に第２の側壁スペーサを形成し、前記開口部の径をさらに縮小する工程、
前記縮小された開口部をマスクとして、前記基板をエッチングし、前記フォトダイオードに隣接する溝部を形成する工程、
前記溝部の底部及び側面を被覆してゲート絶縁膜を形成する工程、
前記ゲート絶縁膜が形成された前記溝部に電極材料を埋め込んで読み出しゲート電極を形成する工程、
を含む固体撮像装置の製造方法。
【請求項５】
前記読み出しチャネル領域は、前記複数のフォトダイオードのうち、一番深い位置に形成されたフォトダイオードのｐｎ接合の深さよりも深い位置にまで形成する請求項４記載の固体撮像装置の製造方法。
【請求項６】
前記マスク層は、基板側から順に形成された窒化膜及び酸化膜の２層構造とされており、前記ゲート絶縁膜を形成する工程の前に、前記マスク層を構成する酸化膜及び前記開口部の径を縮小するために形成された第１及び第２の側壁スペーサを除去する工程を有し、
前記電極材料は、前記溝部、及び窒化膜からなる開口部に埋め込まれ、前記読み出しゲート電極上部は、電極引き出し用の平面型電極部とされる請求項５記載の固体撮像装置の製造方法。
【請求項７】
光学レンズと、
基板と、基板の深さ方向に積層された複数のフォトダイオードと、前記フォトダイオードの信号電荷を読み出す為に前記基板の深さ方向に埋め込まれて形成された縦型の読み出しゲート電極と、読み出しゲート電極の底部及び側面を被覆して形成され、前記読み出しゲート電極側面には均一幅で形成された第１導電型の半導体領域からなる暗電流抑制領域と、前記第１導電型の半導体領域と、前記フォトダイオードとの間に、第２導電型の半導体領域で形成された読み出しチャネル領域と、を含む固体撮像装置固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路と、
を含んで構成される電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の製造方法、及び当該固体撮像装置を備えた電子機器に関する。
【背景技術】
【０００２】
固体撮像装置として、ＣＭＯＳ型の固体撮像装置が知られている。このＣＭＯＳ型の固体撮像装置は、フォトダイオードと、複数のトランジスタ、いわゆるＭＯＳトランジスタにより、２画素を形成し、複数の画素を所要のパターンに配列して構成されている。このフォトダイオードは、受光量に応じた信号電荷を生成し、蓄積する光電変換素子であり、複数のＭＯＳトランジスタは、フォトダイオードからの信号電荷を転送するための素子である。
【０００３】
図７に、イメージセンサに適用した従来のＣＭＯＳ型の固体撮像装置（下記特許文献１記載）の要部の概略断面構成を示す。図７は、固体撮像装置２１６の画素部における断面構成である。
【０００４】
図７に示す従来の固体撮像装置２１６は、シリコンからなるｐ型の基板２０１の表面側に、画素分離領域２０８を有し、各区分領域にフォトダイオードＰＤと複数のＭＯＳトランジスタからなる画素２００を有する。複数のＭＯＳトランジスタは、それぞれ、電荷読み出しトランジスタＴｒ１、リセットトランジスタＴｒ２、アンプトランジスタＴｒ３及び垂直選択トランジスタ（図示せず）である。この４つのＭＯＳトランジスタと、フォトダイオードＰＤとから構成される画素領域が単位画素となる。この単位画素は、複数個、２次元マトリクス状に配列される。
【０００５】
フォトダイオードＰＤは、ｐ型の基板２０１の表面から所要の深さ方向に順に形成したｎ＋型不純物領域２０３と、及びｎ型不純物領域２０２と、このｎ＋型不純物領域２０３の表面に形成した高不純物濃度のｐ型不純物領域２０４とにより構成されている。
【０００６】
電荷読み出しトランジスタＴｒ１は、フォトダイオードＰＤが形成された領域に隣接する基板上にゲート絶縁膜２１７を介して形成された平面型のゲート電極２０９と、基板表面に形成されたｎ＋不純物領域より構成されるソース・ドレイン領域２０５とから構成される。このソース・ドレイン領域２０５は、フローティングディフュージョン領域を構成するものである。
アンプトランジスタＴｒ３は、ソース・ドレイン領域２０６と、ソース・ドレイン領域２０６が形成された領域に隣接する基板上にゲート絶縁膜２１７を介して形成された平面型のゲート電極２１１と、基板表面に形成されたｎ＋不純物領域より構成されるソース・ドレイン領域２０７とから構成される。
リセットトランジスタＴｒ２は、ソース・ドレイン領域２０５と、ソース・ドレイン領域２０５が形成された領域に隣接する基板２０１上にゲート絶縁膜２１７を介して形成された平面型のゲート電極２１０と、基板２０１表面に形成されたｎ＋不純物領域より構成されるソース・ドレイン領域２０６とから構成される。
ソース・ドレイン領域２０６は、基板２０１上に層間絶縁膜２１５を介して形成される電源配線２１３にコンタクト部２１２を介して接続される。
また、層間絶縁膜２１５内には、所望の配線２１４が形成されている。
【０００７】
このように、従来の固体撮像装置２１６の基板２０１表面には、単位画素２００毎に、フォトダイオードＰＤと、複数のＭＯＳトランジスタがそれぞれ配置される。
【０００８】
ところで、近年、固体撮像装置では、多数の画素を高集積するために、画素サイズの微細化が行われている。特に、図７に示すような従来の固体撮像装置２１６の各画素領域では、基板２０１の同一平面上に、フォトダイオードＰＤや、複数のＭＯＳトランジスタが配置されているため、単位画素２００を構成する基板２０１表面には、それらを構成する面積が必要となる。このため、１画素の面積が増大してしまう傾向があった。このような構成では、画素サイズを微細化した場合には、フォトダイオードＰＤの面積が縮小してしまうことになり、飽和電荷量（Ｑｓ）の低下や感度の低下を招く等の問題があった。
【０００９】
この問題に対して、画素内のＭＯＳトランジスタを、隣接する複数の画素で共有することで、画素サイズを縮小する方法がいくつか提案されている。
【００１０】
また、画素サイズの微細化に伴う飽和電荷量（Ｑｓ）の低下や、感度の低下を防ぐ方法に対する全く異なるアプローチとして、特許文献３では、埋め込み型のゲート電極を用いた固体撮像装置が提案されている。
【００１１】
【特許文献１】特開平１１−１２２５３２号公報
【特許文献２】特開２００２−５１３１４５号公報
【特許文献３】特開２００５−２２３０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以上のように、固体撮像装置において、画素サイズの縮小化に伴う飽和電荷量の減少や、感度の低下を防止するために、様々提案がなされている。しかしながら、近年の画素サイズの縮小化が急激に進むにつれて十分な飽和電荷量を得るのは困難になってきている。
【００１３】
また、特許文献３のような埋め込み型のゲート電極を用いた場合、埋め込み型のゲート電極を形成するために、シリコンの半導体基板を選択エッチングする。このため、選択エッチングによって生じるダメージに起因した欠陥から発生する暗電流を抑制する必要がある。
【００１４】
上述の点に鑑み、本発明は、飽和電荷量（Ｑｓ）を増加し、暗電流の抑制を図った固体撮像装置とその製造方法を提供するものである。
また、本発明は、上記固体撮像装置を備えた電子機器を提供するものである。
【課題を解決するための手段】
【００１５】
上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、基板と、フォトダイオードと、読み出しゲート電極と、暗電流抑制領域と、読み出しチャネル領域とを有する。
フォトダイオードは、基板の深さ方向に複数積層されて形成されている。また、読み出しゲート電極は、縦型の読み出しゲート電極であり、基板の深さ方向に複数積層されたフォトダイオードの信号電荷を読み出す為に、基板の深さ方向に埋め込まれて形成されている。
暗電流抑制領域は、第１導電型の半導体領域により読み出しゲート電極の底部、及び側面を被覆して形成されており、読み出しゲート側面には均一の幅で形成されている。
読み出しチャネル領域は、読み出しゲート電極の側面に形成された暗電流抑制領域とフォトダイオードとの間の領域に、第２導電型の半導体領域により形成されている。
【００１６】
本発明の固体撮像装置では、基板の深さ方向に複数積層されたフォトダイオードにより、信号電荷が蓄積される。これにより、飽和電荷量が増加する。また、縦型の読み出しゲート電極でその信号電荷を読み出すので、信号電荷の転送残りを防ぐことができる。また、読み出しゲート電極側面に形成される暗電流抑制領域は、均一の幅で形成されるため、読み出し特性のバラツキが低減される。
【００１７】
また、本発明の固体撮像装置の製造方法は、基板の深さ方向に積層した複数のフォトダイオードを形成する工程、基板上部にマスク層及びフォトレジスト膜を形成する工程を有する。次に、フォトリソグラフィ法によりフォトレジスト膜をパターン形成し、パターン形成された前記フォトレジスト膜をマスクとして、マスク層をエッチングし、基板表面に達する開口部を形成する工程を有する。次に、開口部を介して、基板に第１導電型の不純物をイオン注入する工程、開口部を介して、基板の第１導電型の不純物がイオン注入された領域よりも基板表面側の領域に第２導電型の不純物をイオン注入する工程を有する。次に、レジスト膜を除去する工程、開口部を含むマスク層表面に第１の側壁スペーサを形成し、開口部の径を縮小する工程、縮小された開口部を介して、第１導電型の不純物をイオン注入する工程を有する。次に、縮小された開口部の側壁に第２の側壁スペーサを形成し、開口部の径をさらに縮小する工程、縮小された開口部をマスクとして、基板をエッチングし、フォトダイオードに隣接する溝部を形成する工程を有する。次に、溝部の底部及び側面を被覆してゲート絶縁膜を形成する工程、ゲート絶縁膜が形成された溝部に電極材料を埋め込んで読み出しゲート電極を形成する工程を有する。
【００１８】
本発明の固体撮像装置の製造方法では、開口部の径を段階的に縮小しながら、所望の不純物がイオン注入される領域や、溝部を形成しているので、これらのイオン注入される領域や、溝部は、セルフアラインで形成される。これにより、所定の領域にイオン注入するためや、溝部を形成するためにマスク合わせを行う必要がなく、精度良く読み出しゲート電極や、その周辺の半導体領域を形成することができる。
【００１９】
また、本発明の電子機器は、光学レンズと、固体撮像装置と、信号処理回路とを含んで構成される。そして、固体撮像装置は、基板と、フォトダイオードと、読み出しゲート電極と、暗電流抑制領域と、読み出しチャネル領域とを有する。
フォトダイオードは、基板の深さ方向に複数積層されて形成されている。また、読み出しゲート電極は、縦型の読み出しゲート電極であり、基板の深さ方向に複数積層されたフォトダイオードの信号電荷を読み出す為に、基板の深さ方向に埋め込まれて形成されている。
暗電流抑制領域は、第１導電型の半導体領域により読み出しゲート電極の底部、及び側面を被覆して形成されており、読み出しゲート側面には均一の幅で形成されている。
読み出しチャネル領域は、読み出しゲート電極の側面に形成された暗電流抑制領域とフォトダイオードとの間の領域に、第２導電型の半導体領域により形成されている。
【００２０】
本発明の電子機器では、光学レンズから入射された光は、固体撮像装置において信号電荷に変換され、信号処理回路を介して、映像信号として出力される。また、固体撮像装置では、基板の深さ方向に複数積層されたフォトダイオードにより、信号電荷が蓄積される。これにより、飽和電荷量が増加する。また、縦型の読み出しゲート電極でその信号電荷を読み出すので、信号電荷の転送残りを防ぐことができる。また、読み出しゲート電極側面に形成される暗電流抑制領域は、均一の幅で形成されるため、読み出し特性のバラツキが低減される。
【発明の効果】
【００２１】
本発明に係る固体撮像装置によれば、単位画素の飽和電荷量（Ｑｓ）が増加し、暗電流の発生を抑制して白傷の発生が抑えられた固体撮像装置を提供することできる。
本発明の固体撮像装置の製造方法によれば、暗電流抑制領域や、読み出しチャネル領域を精度良く形成し、暗電流の発生を抑制して白傷の発生が抑えられた固体撮像装置を製造することができる。
本発明に係る電子機器によれば、上記本発明の固体撮像装置を備えることにより、感度の向上、高画質化された電子機器を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、図１〜図６を参照して本発明の実施の形態を説明する。
【００２３】
〈第１の実施形態〉
［固体撮像装置の全体構造］
まず、図１を用いて、本発明の第１の実施形態のＣＭＯＳ型の固体撮像装置、すなわち、ＣＭＯＳイメージセンサの全体構造について説明する。
【００２４】
図１に示す固体撮像装置１は、Ｓｉからなる基板１１上に配列された複数の画素２から構成される撮像領域３と、撮像領域３の周辺回路としての垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００２５】
画素２は、光電変換素子であるフォトダイオードと、複数のＭＯＳトランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列されて形成されている。
【００２６】
撮像領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。そして、撮像領域３は、実際に光を受光し、光電変換によって生成された信号電荷を蓄積することのできる有効画素領域と、有効画素領域の周囲に形成され、黒レベルの基準になる光学的黒を出力するための黒基準画素領域とから構成される。
【００２７】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２８】
垂直駆動回路４は、例えばシフトレジスタによって構成され、撮像領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。
【００２９】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
【００３０】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００３１】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し、信号処理を行って出力する。
以下に説明する第１〜第５の実施形態における固体撮像装置は、図１における固体撮像装置１を構成するものであり、特に有効撮像領域における画素２の断面構成を示すものである。
【００３２】
図２に本実施形態例に係る固体撮像装置１の撮像領域３の概略断面構成を示す。
【００３３】
本実施形態例の固体撮像装置１は、基板２０と、基板２０に形成されたフォトダイオードＰＤと、フォトダイオードＰＤで得られる信号電荷を読み出すための複数の画素トランジスタと、その画素トランジスタを駆動するための配線層４７とを有する。
以下の説明においては、本発明の第１導電型の半導体領域としてｐ型半導体領域を用い、第２導電型としてｎ型半導体領域を用いる。また、ｎ型不純物濃度の薄い順に、ｎ型、ｎ＋型と表記し、ｐ型不純物濃度の薄い順に、ｐ型、ｐ＋型と表記する。また、本実施形態例では、基板２０の表面側から光Ｌが照射される、表面照射型の固体撮像装置として説明する。
【００３４】
基板２０は、ｐ型半導体からなるシリコンで構成されている。
【００３５】
フォトダイオードＰＤは、図１に示す画素２に対応して、基板２０内の垂直方向及び水平方向に、マトリクス状に複数個形成されている。このフォトダイオードＰＤは画素２において、光を受光する受光部を構成するものである。フォトダイオードＰＤは、ｐ型の半導体領域と、ｎ型の半導体領域との接合部であるｐｎ接合ｊ１，ｊ２を有して、深さ方向に形成された複数個のフォトダイオード、本実施形態例では第１のフォトダイオードＰＤ１と第２のフォトダイオードＰＤ２から構成されている。具体的には、基板２０表面から順に形成されたｐ＋型半導体領域２１、ｎ＋型半導体領域２２、ｐ＋型半導体領域２３、ｎ＋型半導体領域２４、ｎ型半導体領域２５が形成されており、ｐ＋型半導体領域２１とｎ＋型半導体領域２２とｐｎ接合ｊ１により第１のフォトダイオードＰＤ１が構成されている。また、その第１のフォトダイオードＰＤ１の下方に連続して形成されたｐ＋型半導体領域２３とｎ＋型半導体領域２４とのｐｎ接合ｊ２により第２のフォトダイオードＰＤ２が構成されている。
【００３６】
このような構成を有するフォトダイオードＰＤでは、受光部であるフォトダイオードＰＤに入射された光Ｌは、ここにおいて光電変換され、光電変換によって得られた信号電荷は、ｐｎ接合ｊ１によって形成されているそれぞれの電位の井戸に蓄積される。
【００３７】
画素トランジスタは、電荷読み出しトランジスタＴｒ１と、リセットトランジスタＴｒ２と、アンプトランジスタＴｒ３とにより構成されている。
【００３８】
まず、電荷読み出しトランジスタＴｒ１は、画素２毎に形成されたフォトダイオードＰＤに隣接して形成された読み出しゲート電極２６と、フローティングディフュージョン領域ＦＤとから構成されている。
【００３９】
読み出しゲート電極２６は、基板２０の表面から深さ方向に形成された溝部５０に、ゲート絶縁膜２７を介して電極材料が埋め込まれることにより形成された柱状の縦型ゲート電極である。また、この縦型ゲート電極で構成される読み出しゲート電極２６の上部は、配線引き出し用の平面型電極部２６ａが形成されている。読み出しゲート電極２６底部は、第２のフォトダイオードＰＤ２を構成するｐｎ接合ｊ２の深さよりも深い位置に達するように、基板２０内に縦型に形成されている。
【００４０】
そして、ゲート絶縁膜２７を含む読み出しゲート電極２６の底部、及び側面は、ｐ型半導体領域からなる暗電流抑制領域３０，２９により被覆されている。特に、読み出しゲート電極２６の側面に形成された暗電流抑制領域２９は、読み出しゲート電極２６の側面一周において、均一の幅となるように形成されている。そして、読み出しゲート電極２６の側面に形成された暗電流抑制領域２９の周囲には、ｎ型半導体領域からなる読み出しチャネル領域２８が形成されている。本実施形態例において、この読み出しチャネル領域２８は読み出しゲート電極２６の側面に形成された暗電流抑制領域２９の周囲全体を被覆するように形成されている。そして、この読み出しチャネル領域２８の一方の側面は、第１のフォトダイオードＰＤ１及び第２のフォトダイオードＰＤ２を構成するｐｎ接合ｊ１，ｊ２に接するように形成されている。また、読み出しチャネル領域２８の他方の側面は、基板２０表面に形成されたフローティングディフュージョン領域ＦＤに接するように形成されている。
【００４１】
フローティングディフュージョン領域ＦＤは、縦型の読み出しゲート電極２６の、フォトダイオードＰＤに接する側とは反対側の側面に形成された読み出しチャネル領域２８に接する位置の、基板２０表面側に、高濃度不純物濃度のｎ＋型半導体領域により形成されている。このフローティングディフュージョン領域ＦＤは、フォトダイオードＰＤに蓄積された信号電荷が読み出されてくる領域である。
【００４２】
電荷読み出しトランジスタＴｒ１では、読み出しゲート電極２６に正の電圧が印加された場合には、読み出しチャネル領域２８の電位が変動し、フォトダイオードＰＤとフローティングディフュージョン領域ＦＤとが電気的に接続される。
【００４３】
図３に、本実施形態例の固体撮像装置１の画素２の平面レイアウト構成を示す。図３に示すように、本実施形態例の固体撮像装置１では、電荷読み出しトランジスタＴｒ１は、１画素を構成するフォトダイオードＰＤ１つにつき１つ形成されている。また、フローティングディフュージョン領域ＦＤは、隣接する４つの画素２間で共有されている。
【００４４】
リセットトランジスタＴｒ２は、フローティングディフュージョン領域ＦＤと、ソース・ドレイン領域３２と、リセットゲート電極３１とから構成されている。
【００４５】
フローティングディフュージョン領域ＦＤの構成は前述した通りである。
ソース・ドレイン領域３２は、フローティングディフュージョン領域ＦＤと離間して、基板２０表面にｎ＋型半導体領域により形成されている。このソース・ドレイン領域３２は、電源電圧を供給する電源配線３６に接続されている。
リセットゲート電極３１は、フローティングディフュージョン領域ＦＤと、ソース・ドレイン領域３２との間の基板２０上面に、ゲート絶縁膜２７を介して形成されている。このリセットゲート電極３１の一方の端部は、フローティングディフュージョン領域ＦＤと隣接し、他方の端部は、ソース・ドレイン領域３２と隣接するように形成されている。
【００４６】
このリセットトランジスタＴｒ２では、リセットゲート電極３１に正の電圧が印加された場合には、リセットゲート電極３１下部の基板２０領域にチャネル領域が形成される。このチャネル領域により、フローティングディフュージョン領域ＦＤとソース・ドレイン領域３２とが電気的に接続される。
【００４７】
アンプトランジスタＴｒ３は、ソース・ドレイン領域３２，３４と、アンプゲート電極３３とから構成されている。
ソース・ドレイン領域３２の構成は前述した通りである。
ソース・ドレイン領域３４は、前述したソース・ドレイン領域３２と離間して、基板２０表面にｎ＋型半導体領域により形成されている。
アンプゲート電極３３は、ソース・ドレイン領域３２とソース・ドレイン領域３４との間の基板２０上面に、ゲート絶縁膜２７を介して形成されている。このアンプゲート電極３３の一方の端部は、ソース・ドレイン領域３２と隣接し、他方の端部は、ソース・ドレイン領域３４と隣接するように形成されている。
【００４８】
このアンプトランジスタＴｒ３では、アンプゲート電極３３は、フローティングディフュージョン領域ＦＤに信号電荷が読み出されたことによるフローティングディフュージョン領域ＦＤの電圧変化に対応して電圧が印加される。そして、アンプゲート電極３３に電圧が印加されることにより、アンプゲート電極３３下部の基板２０領域にチャネル領域が形成され、このチャネル領域により、ソース・ドレイン領域３２，３４間が電気的に接続される。
【００４９】
その他、図示しないが、必要に応じて、選択トランジスタ等が形成される。
【００５０】
以上のように、フォトダイオードＰＤ及び、電荷読み出しトランジスタＴｒ１、リセットトランジスタＴｒ２、アンプトランジスタＴｒ３等の所望の画素トランジスタにより、各画素２が構成され、基板２０に形成された画素２は画素分離領域３５により隣接する画素２と分離されている。そして、フォトダイオードＰＤや、所望の画素トランジスタが形成された基板２０上部には、電源配線３６を含む多層の配線３８が層間絶縁膜３７を介して形成された配線層４７が形成されている。
【００５１】
上述した固体撮像装置１では、基板２０の表面側から光Ｌを照射し、この光ＬをフォトダイオードＰＤで受光する構成とする。このため、図示しないが、基板２０上部の配線層４７上部には、オンチップカラーフィルタや、各画素２に対応した位置にオンチップレンズが形成されている。
【００５２】
〈固体撮像装置の製造方法〉
次に、本実施形態例の固体撮像装置１の製造方法について図４、図５を用いて説明する。ここでは、画素サイズが、例えば、０．９μｍの場合について説明し、特に読み出しゲート電極２６の部分の製造工程に注目して説明する。読み出しゲート電極２６の部分以外は、従来の固体撮像装置の製造方法を適用できる。また、読み出しゲート電極２６の製造工程は、通常、フォトダイオードＰＤの製造工程後に行うものであり、本実施形態例では、フォトダイオードＰＤを構成する基板２０表面のｐ＋型半導体領域２１を形成する前段階で行っている。また、本実施形態例の製造工程は、第１のフォトダイオードＰＤのｐｎ接合ｊ１が、基板２０表面から０．１μｍ程度の深さに形成され、第２のフォトダイオードＰＤ２のｐｎ接合ｊ２が、基板２０表面から０．５μｍ程度の深さに形成されることを想定したものである。
【００５３】
まず、図４Ａに示すように、基板２０上にゲート絶縁膜２７となるシリコン酸化膜（ＳｉＯ２）を５ｎｍの厚さに形成する。
次に、ゲート絶縁膜２７上にシリコン窒化膜（ＳｉＮ）４１を１００ｎｍの厚さに形成し、シリコン窒化膜４１上に、シリコン酸化膜（ＳｉＯ２）４２を１μｍの厚さに形成する。このシリコン窒化膜４１及びシリコン酸化膜４２は、基板２０へのイオン注入に用いられるマスク層４０を構成するものである。
【００５４】
続いて、シリコン酸化膜４２上に、フォトレジスト膜４３を０．６μｍの厚さに形成する。そして、このフォトレジスト膜４３をリソグラフィー法により露光、現像することにより、フォトレジスト膜４３をパターン形成する。本実施形態例では、フォトレジスト膜４３に、直径が０．３μｍの円形の開口部４４ａをパターン形成する。なお、この開口部４４ａの直径は、画素サイズにより異なるものであり、本実施形態例で用いている数値は、その一例である。
【００５５】
次に、開口部４４ａが形成されたフォトレジスト膜４３をマスクとして、基板２０表面が露出するまで、マスク層４０、及びゲート絶縁膜２７をエッチングし、開口部４４ｂを形成する。
【００５６】
次に、図４Ｂに示すように、ゲート絶縁膜２７、マスク層４０、フォトレジスト膜４３に開口部４４ｂを介して、基板２０表面からの深さが０．６〜０．８μｍ以上、１〜１．５μｍ以下の領域に、ｐ型半導体領域の不純物であるボロンをイオン注入する。すなわち、ｐｎ接合ｊ２よりも深い位置に、ボロンをイオン注入する。これにより、読み出しゲート電極２６底部を被覆する暗電流抑制領域３０が形成される。
続いて、同じく開口部４４ｂを介して、基板２０表面からの深さが、０．６〜０．８μｍ以下の領域に、ｎ型半導体領域の不純物であるリンをイオン注入する。すなわち、基板２０表面から、ｐｎ接合ｊ２よりも深い位置に架けた領域に形成する。このｎ型半導体領域は、読み出しチャネル領域２８となるものである。
【００５７】
これらのボロンやリンの不純物のイオン注入深さは、フォトレジスト膜４３と、シリコン酸化膜４２及びシリコン窒化膜４１からなるマスク層４０の合計の膜厚より十分浅くする必要がある。また、リンの不純物濃度は、基板２０の深い領域から、表面に向って高くなるように設計することが望ましい。
【００５８】
次に、フォトレジスト膜４３を除去する。そして、図４Ｃに示すように、マスク層４０表面に、シリコン酸化膜を５０ｎｍの厚さで形成し、第１の側壁スペーサ４５を形成する。この第１の側壁スペーサ４５は、マスク層４０に形成された開口部４４ｂの径を縮小するものであり、第１の側壁スペーサ４５によって縮小された開口部４４ｃの径は、０．２μｍとなる。
【００５９】
続いて、第１の側壁スペーサ４５によって縮小された開口部４４ｃを介して、基板２０表面からの深さが、０．８〜１μｍ以下の領域に、ｐ型半導体領域の不純物であるボロンをイオン注入する。このとき、ボロンの不純物濃度は、基板２０表面から深さ方向に可能な限り均一になるようにする。このｐ型半導体領域は、読み出しゲート電極２６の側面に形成される暗電流抑制領域２９になるものである。
【００６０】
次に、図４Ｄに示すように、第１の側壁スペーサ４５によって縮小された開口部４４ｃの側壁に、さらに、シリコン酸化膜を５０ｎｍの厚さで形成し、第２の側壁スペーサ４６を形成する。この第２の側壁スペーサ４６は、第１の側壁スペーサ４５によって縮小された開口部４４ｃの径をさらに縮小するものであり、第２の側壁スペーサ４６によって縮小された開口部４４ｄの直径は、０．１μｍとなる。
【００６１】
そして、図５Ｅに示すように、第２の側壁スペーサ４６によって縮小された開口部４４ｄを介して、開口部４４ｄ底部に形成されている、第１の側壁スペーサ４５を構成するシリコン酸化膜をドライエッチングにより除去し、基板２０表面を露出させる。
【００６２】
その後、図５Ｆに示すように、第１の側壁スペーサ４５、第２の側壁スペーサ４６によって縮小された開口部４４ｄを有するマスク層４０をマスクとして、基板２０を１μｍ程度の深さまでエッチングして掘り込む。これにより、読み出しゲート電極２６を形成するための溝部５０を形成する。
【００６３】
次に、図５Ｇに示すように、ダメージ除去のための熱酸化の前処理として、フッ酸で、マスク層４０、第１の側壁スペーサ４５、第２の側壁スペーサ４６を構成するシリコン酸化膜を除去する。
【００６４】
そして、図５Ｈに示すように、溝部５０表面に、シリコン酸化膜からなるゲート絶縁膜２７を形成する。ここで形成されるゲート絶縁膜２７は、読み出しゲート電極２６に対応するものである。
【００６５】
そして、図５Ｉに示すように、ゲート絶縁膜２７を介して、溝部５０内、及びシリコン窒化膜４１に形成されている開口部４４ｂに、リンドープのゲート電極材を埋め込む。そして、ＣＭＰ（Chemical Mechanical Polishing）により、シリコン窒化膜４１上のゲート電極材を除去する。
【００６６】
その後、図５Ｊに示すように、シリコン窒化膜４１を熱燐酸で除去することにより、所望の形状の読み出しゲート電極２６を得る。このようにして形成された本実施形態例の読み出しゲート電極２６は、溝部５０に形成された縦型ゲート電極と、シリコン窒化膜４１の開口部４ｂに形成された平面型電極部２６ａとを有して構成される。この平面型電極部２６ａにおいて、配線の引き出しが行われる。
なお、図示しないが、読み出しゲート電極２６成形時に、リセットゲート電極３１やアンプゲート電極３３等の所望のゲート電極が形成される。
【００６７】
以上のようにして読み出しゲート電極２６が完成される。その後、例えば、フォトダイオードＰＤを構成する基板２０の最表面側のｐ＋型半導体領域２１を形成する工程等がある。
【００６８】
本実施形態例の固体撮像装置１の製造方法では、読み出しゲート電極２６の製造工程において、フォトレジスト膜４３をパターン形成するための露光・現像工程においてのみ、露光マスクが用いられる。そして、このフォトレジスト膜４３を用いてエッチングされたマスク層４０の開口部４４ｂを第１の側壁スペーサ４５や第２の側壁スペーサ４６で縮小し、この縮小された開口部４４ｃ、４４ｄを介して暗電流抑制領域２９、読み出しチャネル領域２８、溝部５０等を形成することができる。すなわち、本実施形態例では、読み出しゲート電極２６形成時において、１枚の露光マスクしか使用しておらず、暗電流抑制領域２９、読み出しチャネル領域２８、溝部５０等は、セルフアラインで形成されるため、マスクの合わせずれの影響がない。
【００６９】
暗電流抑制領域２９は、フォトダイオードＰＤへの電荷の蓄積時に、不要な電荷が、フォトダイオードＰＤに侵入して、暗電流となるのを防ぐためのものである。このため、暗電流抑制領域２９は、読み出しゲート電極２６側面には、より均一の幅で、及び均一の濃度で形成されるのが好ましい。具体的に言えば、暗電流抑制領域２９が厚すぎると、ゲートバイアスの制御が効かず、いわゆる転送残りが生じる。逆に暗電流抑制領域２９が薄すぎると、暗電流発生の原因になります。通常これらの制御は±２０〜３０ｎｍで行われることが望ましい。このため、合わせ精度の出しにくい従来の厚膜レジストを介したイオン注入で暗電流抑制領域２９の幅を決めてしまうことは特性ばらつきの点で深刻な問題を引き起こす可能性がある。また、読み出しチャネル領域２８についても、信号電荷の転送残りを防止するためには、均一な層とする必要がある。
【００７０】
本実施形態例では、暗電流抑制領域２９は、セルフアラインで形成されるためマスクの合わせずれの影響がなく、均一な幅とすることができるので、暗電流の発生を抑制しながらも、転送残りが生じない構成とされる。
【００７１】
また、本実施形態例では、読み出しチャネル領域２８も、セルフアラインで形成されるため、マスクの合わせずれの影響がなく、均一の幅とすることができるので、信号電荷の転送残りを防止することができる。
【００７２】
また、本実施形態例では、フォトレジスト膜４３が形成されている状態で、読み出しゲート電極２６の底部に形成される暗電流抑制領域３０を形成する。これにより、暗電流抑制領域３０を形成するための不純物を、基板２０の深い領域であり、かつ、読み出しゲート電極２６の底部を被覆するような領域に精度良くイオン注入することができる。
【００７３】
また、本実施形態例では、マスク層４０を、フッ酸に対する選択比を有するシリコン窒化膜４１とシリコン酸化膜４２の２層構造とし、図５Ｇにおける工程で、シリコン酸化膜４２のみを除去する。これにより、セルフアラインで、溝部５０と溝部５０より径の大きな開口部４４ａが得られ、この溝部５０と開口部４４ａを電極材料によって埋め込むことにより、読み出しゲート電極２６を形成している。これにより、配線引き出し用の平面型電極部２６ａが、柱上に形成された縦型ゲート電極の上部に精度良く形成される。
【００７４】
本実施形態例では、読み出しゲート電極２６、暗電流抑制領域２９、読み出しチャネル領域２８がそれぞれセルフアラインで形成されるため、合わせズレによる特性バラツキを防ぎ、不要な合わせマージンを作り込む必要がなくなる。このため画素サイズを縮小した場合であっても、読み出しゲート電極２６を精度良く形成することが可能となる。
【００７５】
〈固体撮像装置の駆動方法〉
次に、以上のようにして形成された固体撮像装置１の駆動方法における説明をする。
【００７６】
まず、図２で示す固体撮像装置１の表面側、すなわち、図示しないオンチップレンズ側から光Ｌを照射する。そうすると、オンチップレンズにより集光された光Ｌは、図示しないカラーフィルタを介して、フォトダイオードＰＤに入射する。
【００７７】
そして、フォトダイオードＰＤに入射した光は、第１のフォトダイオードＰＤ１や、第２のフォトダイオードＰＤ２において光電変換し、そこにおいて、信号電荷が生成される。生成された信号電荷は、第１のフォトダイオードＰＤ１を構成するｐｎ接合ｊ１、又は、第２のフォトダイオードＰＤ２を構成するｐｎ接合ｊ２によって形成される電位の井戸に蓄積される。
【００７８】
また、本実施形態例の固体撮像装置１では、読み出しゲート電極２６の底部、及び側面を、ゲート絶縁膜２７を介して暗電流抑制領域２９，３０に接触するように構成し、信号電荷の蓄積時に、読み出しゲート電極２６に、負電圧を印加しておく。そうすることにより、ゲート絶縁膜２７を介した読み出しゲート電極２６の底部及び側面には、ホールがピン留めされる。このように、ホールがピン留めされる、ホールピニングが起こることにより、信号電荷の蓄積時において、読み出しゲート電極２６から入る暗電流ノイズを、暗電流抑制領域２９，３０内に閉じ込めることができる。これにより、第１のフォトダイオードＰＤ１、第２のフォトダイオードＰＤ２に到達する暗電流を低減することができる。
【００７９】
また、本実施形態例においては、信号電荷の蓄積時に、例えば第１のフォトダイオードＰＤ１の飽和電荷量（Ｑｓ）を超えてあふれた信号電荷は、読み出しチャネル領域を通って、隣接する第２のフォトダイオードＰＤ２に移動する。また、その逆で、第２のフォトダイオードＰＤ２であふれた信号電荷は、第１のフォトダイオードＰＤ１に移動する。すなわち、本実施形態例では、一方のフォトダイオードの飽和電荷量を超えた信号電荷は、他方のフォトダイオードへオーバーフローされる。これにより、フォトダイオードＰＤ全体の飽和電荷量（Ｑｓ）を増加させることが可能となる。
【００８０】
信号電荷の蓄積後、読み出しゲート電極２６に、正電圧を印加する。そうすると、読み出しチャネル領域２８の電位が深くなる。これにより、第１のフォトダイオードＰＤ１、第２のフォトダイオードＰＤ２に蓄積された信号電荷は、読み出しチャネル領域２８を転送されフローティングディフュージョン領域ＦＤに同時に読み出される。
【００８１】
その後の駆動方法は、通常の固体撮像装置の駆動と同様である。すなわち、フローティングディフュージョン領域ＦＤに信号電荷が転送され、そのフローティングディフュージョン領域ＦＤの電圧変化により、アンプトランジスタＴｒ３のアンプゲート電極３３に電圧が印加される。これにより、信号電荷による信号出力が増幅されて出力される。
【００８２】
また、リセットゲート電極３１に正の電圧が印加されることにより、フローティングディフュージョン領域ＦＤと、ソース・ドレイン領域３２が接続されるので、フローティングディフュージョン領域ＦＤは、ソース・ドレイン領域３２に印加されている電源電圧と同電圧になるようにリセットされる。
【００８３】
本実施形態例の固体撮像装置１では、基板２０の深さ方向に、第１及び第２のフォトダイオードＰＤ１，ＰＤ２からなるフォトダイオードＰＤが形成されている。このような構成により、フォトダイオードＰＤ全体の飽和電荷量（Ｑｓ）が増加する。このため、固体撮像装置の感度を向上させることが可能となる。
【００８４】
そして、本実施形態例の固体撮像装置１では、フォトダイオードＰＤの深さ方向に埋め込まれた縦型の読み出しゲート電極２６を有する、電荷読み出しトランジスタＴｒ１が構成されている。これにより、基板２０の深さ方向に形成された第１及び第２のフォトダイオードＰＤ１，ＰＤ２に蓄積された信号電荷を、フローティングディフュージョン領域ＦＤに完全転送することが可能となる。
【００８５】
本実施形態例の固体撮像装置では、第１のフォトダイオードＰＤ１及び第２のフォトダイオードＰＤ２からなる２つのフォトダイオードによって構成される例としたが、２つ以上のフォトダイオードを、所望の数だけ、複数積層させることが可能である。画素サイズを縮小化した場合でも、複数のフォトダイオードを積層させることにより、飽和電荷量（Ｑｓ）を増加させることができ、感度を向上させることができる。このため、飽和電荷量の増加や、感度を向上させながらも、画素サイズの縮小化が容易であり、本実施形態例の構造は、画素サイズの微細化に有利である。また、飽和電荷量の増加が可能であり、ダイナミックレンジを大きくすることができるので、コントラストの向上が図られる。
【００８６】
本実施形態例の固体撮像装置１では、第１導電型をｐ型とし、第２導電型をｎ型として構成したが、第１導電型をｎ型とし、第２導電型をｐ型としてもよい。その場合に、上述した駆動方法において、各画素トランジスタに印加する電圧は、正を負、負を正に読み替える。
【００８７】
また、本実施形態例の固体撮像装置１では、表面照射型の固体撮像装置として説明したが、裏面照射型の固体撮像装置としてもよい。本実施形態例の固体撮像装置１を、光を基板裏面側から入射させる裏面照射型に構成するときは、撮像領域３及び周辺回路部が形成された半導体基板の表面側の上方に、層間絶縁膜を介して多層配線層が形成され、裏面側が光入射面（いわゆる受光面）となる。裏面側の撮像領域３の画素２上に平坦化膜を介してオンチップカラーフィルタ、さらにその上にオンチップマイクロレンズが形成される。
【００８８】
また、本実施形態例の固体撮像装置１では、読み出しチャネル領域２８は、ｎ型の不純物がイオン注入されることにより形成される例としたが、暗電流抑制領域２９よりも２桁程度低い濃度であれば、ノンドープの領域で構成することができる。
【００８９】
＜第２の実施形態＞
［電子機器］
以下に、上述した本発明の固体撮像装置を、電子機器に用いた場合の実施形態を示す。以下の説明では、一例として、カメラに、第１の実施形態の固体撮像装置１を用いる例を説明する。
【００９０】
図６に、本発明の第２の実施形態に係るカメラの概略断面構成を示す。本実施形態に係るカメラは、静止画撮影又は動画撮影可能なビデオカメラを例としたものである。
本実施形態に係るカメラは、固体撮像装置１と、光学レンズ１１０と、シャッタ装置１１１と、駆動回路１１２と、信号処理回路１１３とを有する。
【００９１】
光学レンズ１１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。この光学レンズ１１０は、複数の光学レンズから構成される光学レンズ系としてもよい。
シャッタ装置１１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路１１２は、固体撮像装置１の転送動作およびシャッタ装置１１１のシャッタ動作を制御する駆動信号を供給する。駆動回路１１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路１１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【００９２】
本実施形態例のカメラに用いられる固体撮像装置１では、基板内に積層したフォトダイオードを用い、１画素から複数の色信号を検出することができ、実効的な画素数の向上や、飽和電荷量（Ｑｓ）、感度の向上が図られる。このため、本実施形態例のカメラでは、カメラの小型化が可能であり、かつ、より高画質化されたカメラを得ることができる。すなわち、電子機器の小型化、高解像度化、高画質化が可能とされる。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施形態の固体撮像装置の全体構成図である。
【図２】本発明の第１の実施形態に係る固体撮像装置の要部の概略断面構成図である。
【図３】本発明の第１の実施形態に係る固体撮像装置の平面レイアウト図である。
【図４】Ａ〜Ｄ  本発明の第１の実施形態に係る固体撮像装置の製造工程図（その１）である。
【図５】Ｅ〜Ｊ  本発明の第１の実施形態に係る固体撮像装置の製造工程図（その２）である。
【図６】本発明の第２の実施形態に係る電子機器の概略構成図である。
【図７】従来例の固体撮像装置の概略断面構成図である。
【符号の説明】
【００９４】
１・・固体撮像装置、２・・画素、２ａ・・第１の画素、２ｂ・・第２の画素、３・・撮像領域、４・・垂直駆動回路、５・・カラム信号処理回路、６・・水平駆動回路、７・・出力回路、８・・制御回路、９・・垂直信号線、１０・・水平信号線、１１・・基板、２０・・基板、２１・・ｐ＋型半導体領域、２２・・ｎ＋型半導体領域、２３・・ｐ＋型半導体領域、２４・・ｎ＋型半導体領域、２５・・ｎ型半導体領域、２６・・読み出しゲート電極、２７・・ゲート絶縁膜、２８・・読み出しチャネル領域、２９，３０・・暗電流抑制領域、３１・・リセット電極、３２，３４・・ソース・ドレイン領域、３３・・アンプゲート電極、３５・・画素分離領域
【図１】
2010114322.tif 000003
【図２】
2010114322.tif 000004
【図３】
2010114322.tif 000005
【図４】
2010114322.tif 000006
【図５】
2010114322.tif 000007
【図６】
2010114322.tif 000008
【図７】
2010114322.tif 000009