(57)【要約】【課題】  対をなすターゲットに低い周波数でパルス電位を印加するときでも、基板表面に形成すべき薄膜の膜厚分布の均一化を図り易い電源装置を提供する。【解決手段】  本発明の電源装置Ｅは、プラズマに接触する一対のターゲットＴ１、Ｔ２に対して所定の周波数で交互に所定のパルス電位を印加する第１の放電回路Ｅ１と、前記一対のターゲットのうち第１の放電回路から出力されていないターゲットとグランドとの間で所定のパルス電位を印加する第２の放電回路Ｅ２とを備える。【選択図】  図１
2010007161.tif 000002
【特許請求の範囲】
【請求項１】
プラズマに接触する一対の電極に対して所定の周波数で交互に所定の電位を印加する第１の放電回路と、前記一対の電極のうち第１の放電回路から出力されていない電極とグランドとの間で所定の電位を印加する第２の放電回路とを備えたことを特徴とする電源装置。
【請求項２】
前記第１の放電回路は、直流電力供給源と、前記直流電力供給源からの正負の直流出力間に接続されたスイッチング素子から構成されるブリッジ回路とを有し、前記ブリッジ回路の各スイッチング素子の作動を制御して前記一対の電極に出力するものであり、前記第２の放電回路は、他の直流電力供給源を備え、前記他の直流電力供給源からの正の直流出力端がグランド接地され、負の直流出力端が、前記ブリッジ回路のスイッチング素子の作動に連動する他のスイッチング素子を介して前記一対の電極に接続されたものであることを特徴とする請求項１記載の電源装置。
【請求項３】
前記第１の放電回路は、直流電力供給源と、前記直流電力供給源からの正負の直流出力間に接続されたスイッチング素子から構成されるブリッジ回路とを有し、前記ブリッジ回路の各スイッチング素子の作動を制御して前記一対の電極に出力するものであり、
前記第２の放電回路は、前記直流電力供給源からの正の直流出力を分岐してグランド接地した分岐回路であり、前記分岐回路は、抵抗または抵抗と並列接続したスイッチング素子を有するものであることを特徴とする請求項１記載の電源装置。
【請求項４】
前記第２の放電回路は、その正の直流出力にグランド側をカソードとしたダイオードを備えることを特徴とする請求項２または請求項３記載の電源装置。
【請求項５】
前記第１及び第２の各放電回路は、前記直流電力供給源からブリッジ回路への正負の直流出力のうち少なくとも一方に配置したインダクタと、前記インダクタに直列接続され、過電圧発生時に前記インダクタを短絡するダイオードとを備えることを特徴とする請求項２乃至請求項４のいずれか１項に記載の電源装置。
【請求項６】
前記電極は、スパッタリング法を実施する処理室内に配置したターゲットであることを特徴とする請求項１乃至請求項５のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、より詳しくは、スパッタリング装置において対をなすターゲットに出力するために用いられる電源装置に関する。
【背景技術】
【０００２】
ガラスやシリコンウェハなどの処理すべき基板表面に所定の薄膜を形成する方法の一つとしてスパッタリング（以下、「スパッタ」という）法がある。このスパッタ法は、プラズマ雰囲気中のイオンを、基板表面に成膜しようする薄膜の組成に応じて所定形状に作製したターゲットに向けて加速させて衝撃させ、スパッタ粒子（ターゲット原子）を飛散させ、基板表面に付着、堆積させて所定の薄膜を形成するものであり、近年では、フラットパネルディスプレイ（ＦＰＤ）の製造工程において、面積の大きい基板に対しＩＴＯなどの薄膜を形成することに利用されている。
【０００３】
大面積の基板に対して一定の膜厚で効率よく薄膜形成するものとして次のようなスパッタ装置が知られている。即ち、このスパッタ装置は、真空チャンバ内で基板に対向させて等間隔で並設した同形状のターゲットの複数枚と、並設したターゲットのうち、それぞれ対をなすターゲットに所定の周波数で交互に極性をかえて（極性反転させて）所定の電位を印加するＡＣ電源とを有する。そして、真空中で所定のスパッタガスを導入しつつ、ＡＣ電源を介して対をなすターゲットに電力投入し、各ターゲットをアノード電極、カソード電極に交互に切換え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングする（例えば、特許文献１参照）。
【０００４】
ここで、前記ＡＣ電源を用いて各ターゲットに略正弦波の交流電圧を印加する場合、出力電圧及び出力電流が連続して変化しているため、例えば上記グロー放電中において何らかの原因で異常放電（アーク放電）が発生したときに、当該異常放電を検知し、検知結果に応じてターゲットへの出力を遮断する等の処理を行うことが困難である。
【０００５】
そこで、直流電力を供給する整流回路と、この整流回路の正負の出力端に接続され、４個のスイッチング素子からなるブリッジ回路とを備え、対をなすターゲットに所定の周波数で交互にＡＣパルス電位を印加することが知られている（例えば、特許文献２参照）。
【０００６】
然し、上記のものでは、対をなすターゲット間で放電させていることから、放電電流がターゲット間でのみ流れている。このような場合に、例えば異常放電の検知やその後の処理の容易化のために出力周波数を低くすると（例えば１０ｋＨｚ以下）、出力されているターゲット前方でのみプラズマが偏って発生するようになり、その結果、基板表面に形成すべき薄膜の膜厚分布の均一化を図り難いという問題がある。
【特許文献１】特開２００５−２９０５５０号公報
【特許文献２】特許第３６３９６０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明、以上の点に鑑み、対をなすターゲットに低い周波数で出力するときでも、基板表面に形成すべき薄膜の膜厚分布の均一化を図り易い電源装置を提供することをその課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の電源装置は、プラズマに接触する一対の電極に対して所定の周波数で交互に所定の電位を印加する第１の放電回路と、前記一対の電極のうち第１の放電回路から出力されていない電極とグランドとの間で所定の電位を印加する第２の放電回路とを備えたことを特徴とする。
【０００９】
本発明によれば、第１の放電回路により一対のターゲットのうちいずれか一方の電極から他の電極へと放電電流が流れる経路に加えて、第２の放電回路によりグランドを介して当該他方の電極へと放電電流が流れる経路が生じる。
【００１０】
このように本発明においては、一対の電極間で放電電流が流れる経路に加えて、電極とグランドとの間で放電電流が流れる経路を有することで、並設したターゲットのうち対をなすターゲットに所定の周波数で交互に極性をかえて所定のパルス電位を印加するように構成したスパッタ装置に本発明の電源装置を適用すれば、低い周波数でターゲットに出力するときでも、出力されているターゲット前方だけでなく、並設した全ターゲットの前方に亘ってプラズマが生じるようになる。その結果、基板表面に所定の薄膜を形成する際にその膜厚分布の均一化を図り易くなる。
【００１１】
本発明においては、前記第１の放電回路は、直流電力供給源と、前記直流電力供給源からの正負の直流出力間に接続されたスイッチング素子から構成されるブリッジ回路とを有し、前記ブリッジ回路の各スイッチング素子の作動を制御して前記一対の電極に出力するものであり、前記第２の放電回路は、他の直流電力供給源を備え、前記他の直流電力供給源からの正の直流出力端がグランド接地され、負の直流出力端が、前記ブリッジ回路のスイッチング素子の作動に連動する他のスイッチング素子を介して前記一対の電極に接続されたものである構成を採用すればよい。
【００１２】
他方で、前記第１の放電回路は、直流電力供給源と、前記直流電力供給源からの正負の直流出力間に接続されたスイッチング素子から構成されるブリッジ回路とを有し、前記ブリッジ回路の各スイッチング素子の作動を制御して前記一対の電極に出力するものであり、前記第２の放電回路は、前記直流電力供給源からの正の直流出力を分岐してグランド接地した分岐回路であり、前記分岐回路は、抵抗または抵抗と並列接続したスイッチング素子を有するものである構成を採用し、部品点数を減らして低コスト化を図るようにしてもよい。
【００１３】
また、本発明においては、前記第２の放電回路は、その正の直流出力にグランド側をカソードとしたダイオードを備える構成を採用すれば、何らかの原因でアーク放電が発生した場合に第２の放電回路への逆電流を防止できてよい。
【００１４】
前記第１及び第２の各放電回路は、前記直流電力供給源からブリッジ回路への正負の直流出力のうち少なくとも一方に配置したインダクタと、前記インダクタに直列接続され、過電圧発生時に前記インダクタを短絡するダイオードとを備える構成を採用することが好ましい。
【００１５】
なお、本発明においては、前記電極は、スパッタリング法を実施する処理室内に配置したターゲットであることが好ましい。
【発明を実施するための最良の形態】
【００１６】
以下に図面を参照して本発明の実施の形態の電源装置Ｅを説明する。電源装置Ｅは、例えばスパッタリング装置Ｍの真空チャンバＭ１内に存する処理すべき基板Ｓに対向配置され、プラズマに接触する電極である一対のターゲットＴ１、Ｔ２に対し、所定の周波数でＡＣパルス電力を投入（出力）するために用いられる。電源装置Ｅは、第１の放電回路Ｅ１及び第２の放電回路Ｅ２と、第１の放電回路Ｅ１及び第２の放電回路Ｅ２に設けた後述のスイッチング素子の作動等を統括制御する制御手段Ｃとを備える（図１参照）。
【００１７】
第１の放電回路Ｅ１は、直流電力の供給を可能とする直流電力供給源１を備える。直流電力供給源１は、図示省略したが、例えば商用の交流電力（３相ＡＣ２００Ｖ又は４００Ｖ）が入力される入力部と、入力された交流電力を整流して直流電力に変換するダイオードからなる整流回路とを有し、正負の直流電力ライン１１ａ、１１ｂを介して直流電力を発振部に出力する。また、直流電力ライン１１ａ、１１ｂ間には、制御手段３により図示省略の出力発振用ドライバー回路を介して制御されるスイッチングトランジスタが備えられ、発振部への直流電力の供給を制御できるようになっている。
【００１８】
発振部は、正負の直流電力ライン１１ａ、１１ｂ間に接続された４個の第１乃至第４のスイッチングトランジスタ（スイッチング素子）ＳＷ１１乃至ＳＷ１４からなるブリッジ回路１２を有し、ブリッジ回路１２からの出力ライン１３ａ、１３ｂが一対のターゲットＴ１、Ｔ２にそれぞれ接続されている。各スイッチングトランジスタＳＷ１１乃至ＳＷ１４のオン、オフの切換は、制御手段Ｃにより図示省略の出力発振用ドライバー回路を介して制御され、例えば、第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４と、第２及び第３のスイッチングトランジスタＳＷ１２、ＳＷ１３とのオン、オフのタイミングが反転するように各スイッチングトランジスタＳＷ１１乃至ＳＷ１４の切換えを制御して、一対のターゲットＴ１、Ｔ２に所定の周波数（例えば、１〜１０ｋＨｚ）で交互に極性を変えて所定のパルス電位が印加（出力）される。
【００１９】
ここで、直流電力供給源１から直流電力を出力した状態で各スイッチングトランジスタＳＷ１１乃至ＳＷ１４を切換えたのでは、それらのスイッチング損失が多大となるため、各スイッチングトランジスタＳＷ１１乃至ＳＷ１４の耐久性が向上するように構成する必要がある。そこで、直流電力供給源１からの正負の直流出力ライン１１ａ、１１ｂ間には、制御手段Ｃにより図示省略の出力発振用ドライバー回路を介してオン、オフの切換が制御される出力短絡用のスイッチングトランジスタＳＷ１５が設けられている。
【００２０】
そして、出力短絡用のスイッチトランジスタＳＷ１５の短絡状態（ターゲットＴ１、Ｔ２への出力が遮断される状態）で、ブリッジ回路１２の各スイッチングトランジスタＳＷ１１乃至ＳＷ１４の切換えを行うように構成している（図２参照）。つまり、スイッチングトランジスタＳＷ１５の短絡状態（オン）で、例えば第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４をオンし、その後、スイッチングトランジスタＳＷ１５の短絡を解除（オフ）して一方のターゲットＴ１に出力する（ターゲットＴ１に負のパルス電位が印加される）。次いで、スイッチングトランジスタＳＷ１５を再度短絡し、第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４をオフすると共に、第２及び第３のスイッチングトランジスタＳＷ１２、ＳＷ１３をオンし、その後、スイッチングトランジスタＳＷ１５をオフして他方のターゲットＴ２に出力する（ターゲットＴ２に負のパルス電位が印加される）。
【００２１】
これにより、ターゲットＴ１、Ｔ２への出力する際に発生するスイッチング損失は、スイッチングトランジスタＳＷ１５でのみ発生し、各スイッチングトランジスタＳＷ１１乃至ＳＷ１４にはスイッチング損失が殆ど発生しない。その結果、高機能のスイッチング素子を用いることなく、高い耐久性を達成でき、しかも、４個のスイッチング素子でスイッチング損失が発生する場合のような十分な放熱機構が不要になり、低コスト化が図れる。
【００２２】
第２の放電回路Ｅ２は、第１の放電回路Ｅ１と同じ構成の直流電力供給源２を備える。直流電力供給源２からの正の直流電力ライン２１ａは、グランド接地された真空チャンバＭ１に接続されている。また、直流電力供給源２からの負の直流電力ライン２１ｂは分岐され、第１の放電回路Ｅ１の出力ライン１３ａ、１３ｂにそれぞれ接続されている。この場合、負の直流電力ライン２１ｂからの分岐ライン２２ａ、２２ｂには、ブリッジ回路１３のスイッチングトランジスタＳＷ１１乃至ＳＷ１４に連動して作動されるスイッチングトランジスタＳＷ２１、ＳＷ２２がそれぞれ設けられている（図１参照）。
【００２３】
両スイッチングトランジスタＳＷ２１、ＳＷ２２のオン、オフの切換は、制御手段Ｃにより図示省略の出力発振用ドライバー回路を介して制御され、例えば、第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４をオン状態で、第１の放電回路Ｅ１により一方のターゲットＴ１に電力投入されているような場合には、スイッチングトランジスタＳＷ２１がオンされ、第２の放電回路Ｅ２により他方のターゲットＴ２に所定の電力が投入されるようになっている（図２参照）。
【００２４】
そして、真空チャンバＭ１内を所定の真空度に保持した状態で図示省略のガス導入手段を介してＡｒ等のガスを一定流量で導入しつつ、第１及び第２の放電回路Ｅ１、Ｅ２により一対のターゲットＴ１、Ｔ２に出力して各ターゲットＴ１、Ｔ２をスパッタリングする場合には、例えば、第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４がオンすると（この場合、第２及び第３のスイッチングトランジスタＳＷ１２、ＳＷ１３はオフ状態）、第１の放電回路Ｅ１により一方のターゲットＴ１から他方のターゲットＴ２に放電電流Ｉａｃが流れると共に、スイッチングトランジスタＳＷ２１がオンすると（この場合、スイッチングトランジスタＳＷ２１はオフ状態）、第２の放電回路Ｅ２によりグランド接地の真空チャンバＭ１から他方のターゲットＴ２へと放電電流Ｉｄｃが流れる。
【００２５】
次いで、第１の放電回路Ｅ１の第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４と、第２及び第３のスイッチングトランジスタＳＷ１２、ＳＷ１３とのオン、オフのタイミングが反転されるときに、第２の放電回路Ｅ２の各スイッチングトランジスタＳＷ２１、ＳＷ２２のオン、オフのタイミングも反転させ、一対のターゲットＴ１、Ｔ２に所定の周波数で出力される。これにより、各ターゲットＴ１、Ｔ２がアノード電極、カソード電極に交互に切換わり、アノード電極及びカソード電極及びカソード電極及びグランド間でグロー放電を生じさせてプラズマ雰囲気が形成され、各ターゲットＴ１、Ｔ２がスパッタリングされる。
【００２６】
このように本実施の形態の電源装置Ｅは、一対のターゲットＴ１、Ｔ２間で放電電流Ｉａｃが流れる経路に加えて一方のターゲットＴ１またはＴ２とグランドとの間で放電電流Ｉｄｃが流れる経路を有する。このため、従来技術のように、放電電流が一対のターゲット間でのみ流れる場合には、出力周波数を低いときに出力されているターゲット前方でのみプラズマが偏って生じるようになるのに対して、本実施の形態の電源装置Ｅでは、両ターゲットＴ１、Ｔ２の前方に亘ってプラズマＰが生じるようになる（図１参照）。その結果、基板Ｓ表面に所定の薄膜を形成する際にその膜厚分布の均一化を図り易くなる。
【００２７】
尚、第２の放電回路Ｅ２においても、出力短絡用のスイッチングトランジスタＳＷ２３を正負の直流電力ライン２１ａ、２１ｂ間に設け、上記第１の放電回路Ｅ１と同様に、ターゲットＴ１、Ｔ２への出力する際に発生するスイッチング損失をスイッチングトランジスタＳＷ２３でのみ発生するようにすることが好ましい。
【００２８】
ところで、上述のグロー放電中では、何らかの原因によりアーク放電（異常放電）が発生する場合があり、異常放電が発生したときに逆電流が流れて第２の放電回路Ｅ２が損傷を受ける虞がある。このため、正の直流電力ライン２１ａには、グランド側をカソードとしてダイオード２４が備えられている。
【００２９】
また、直流電力供給源１、２からの出力は定電圧特性を有しているため、インダクタンス成分より、容量成分（キャパシタンス）成分が支配的になる。このように容量成分（キャパシタンス）成分が支配的であると、アーク放電発生時にプラズマ負荷側のインピーダンスが小さくなることで、出力とプラズマ負荷とが結合されて容量成分から急激に出力側に放出される。
【００３０】
そこで、第１及び第２の放電回路Ｅ１、Ｅ２の正負の直流出力ライン１１ａ、１１ｂ及び２１ａ、２１ｂに、プラズマのインダクタンス値より大きいインダクタンス値を有するインダクタ３を設け、アーク放電の発生時の単位時間当たりの電流上昇率が制限されるようにした。
【００３１】
また、各スイッチングトランジスタＳＷ１１乃至ＳＷ１４及びＳＷ２１、ＳＷ２２を切換えるときに発生し得る過電圧を抑制するために、前記インダクタ３に並列であって相互に直列に接続されたダイオード４及び抵抗５とを設けている。これにより、第１及び第２の放電回路Ｅ１、Ｅ２において各スイッチングトランジスタＳＷ１１乃至ＳＷ１４及びＳＷ２１、ＳＷ２２を切り換える時（極性反転時）に、その当初にはターゲットＴ１、Ｔ２への出力が定電圧特定となり、出力電流が徐々に増加するようになり、その後に（出力電流が所定値に達すると）、出力が定電流特性となる。その結果、各電極での極性反転時に過電圧が生じることが防止され、過電流に起因したアーク放電の発生が抑制される。
【００３２】
尚、本実施の形態では、インダクタ３、ダイオード４及び抵抗５を正負の直流出力ライン１１ａ、１１ｂ及び２１ａ、２１ｂにそれぞれ設けているが、直流出力ライン１１ａ、１１ｂ及び２１ａ、２１ｂのいずれか一方に設けるようにしてもよい。
【００３３】
また、本実施の形態では、第２の放電回路Ｅ２が、第１の放電回路Ｅ１とは別の直流電力供給源２を有するものについて説明したが、これに限定されるものでない。図３を参照して説明すれば、変形例に係る第２の放電回路Ｅ２０は、第１の放電回路Ｅ１の直流電力供給源１からの正の直流出力１１ａを分岐してグランド接地したものであり、分岐ライン３０に抵抗３１を設けたもの、または、分岐ライン３０に抵抗３２と並列接続したスイッチング素子３３を有するもの（分岐回路）から構成されるようにしてもよい。この場合、抵抗３１、３２の抵抗値としては、スパッタ装置Ｍを用いて薄膜形成を行う場合に第１の放電回路Ｅ１により投入しようする電力に応じて適宜選択される。これにより、電源装置Ｅの回路構成が簡単になり、かつ、部品点数が減少して低コスト化を図ることが可能になる。
【００３４】
さらに、本実施の形態では、真空チャンバＭ１内に配置した一対のターゲットＴ１、Ｔ２に１個の交流電源を介して出力する場合を例に説明したが、これに限定されるものではない。真空チャンバ内で基板Ｓに対向させて等間隔で並設した複数枚の同形状のターゲットのうちそれぞれ対をなすターゲット毎に同一構造の電源装置Ｅを割り当て、各ターゲットに所定の周波数でＡＣパルス電位を印加するものにも適用でき、また、複数台の交流電源により一対のターゲットに出力するよう場合にも本発明の電源装置Ｅを適用できる。
【図面の簡単な説明】
【００３５】
【図１】本発明の交流電源の構成を概略的に示す図。
【図２】本発明の交流電源の出力制御を説明する図。
【図３】本発明の交流電源の変形例の構成を概略的に示す図。
【符号の説明】
【００３６】
１、２  直流電力供給源
１２  ブリッジ回路
３  インダクタ
４、２４  ダイオード
５  抵抗
Ｅ  電源装置
Ｅ１  第１の放電回路
Ｅ２  第２の放電回路
Ｍ  スパッタリング装置
Ｍ１  真空チャンバ
ＳＷ１１乃至ＳＷ１５  スイッチングトランジスタ（スイッチング素子）
ＳＷ２１乃至ＳＷ２３  スイッチングトランジスタ（スイッチング素子）
Ｔ１、Ｔ２  電極（ターゲット）
【図１】
2010007161.tif 000003
【図２】
2010007161.tif 000004
【図３】
2010007161.tif 000005