(57)【要約】【課題】２つのＤＣ／ＤＣコンバータを適切に制御する。【解決手段】放電灯点灯回路１００において、第１ＤＣ／ＤＣコンバータＣＯＮＶ１は、アクティブ状態において、放電灯４の一端Ｐ１に駆動電圧を供給する。第２ＤＣ／ＤＣコンバータＣＯＮＶ２は、アクティブ状態において、放電灯４の他端Ｐ２に駆動電圧を供給する。制御回路１０は、第１、第２ＤＣ／ＤＣコンバータＣＯＮＶ１、ＣＯＮＶ２を所定の点灯周期で交互にアクティブ状態に設定することにより、放電灯４に交流の駆動電圧ＶＬを供給し、第１、第２ＤＣ／ＤＣコンバータＣＯＮＶ１、ＣＯＮＶ２のそれぞれのスイッチング素子Ｍ１、Ｍ２のオン、オフのデューティ比を制御することにより、アクティブ状態における第１ＤＣ／ＤＣコンバータＣＯＮＶ１の出力電力とアクティブ状態における第２ＤＣ／ＤＣコンバータＣＯＮＶ２の出力電力との平均値を所定の目標電力に近づける。【選択図】図１
2010177180.tif 000002
【特許請求の範囲】
【請求項１】
アクティブ状態において、駆動対象の放電灯の一端に第１駆動電圧を供給する第１ＤＣ／ＤＣコンバータと、
アクティブ状態において、前記放電灯の他端に第２駆動電圧を供給する第２ＤＣ／ＤＣコンバータと、
前記第１、第２ＤＣ／ＤＣコンバータを所定の点灯周期で交互にアクティブ状態に設定することにより、前記放電灯に交流の駆動電圧を供給し、前記第１、第２ＤＣ／ＤＣコンバータのそれぞれのスイッチング素子のオン、オフのデューティ比を制御することにより、アクティブ状態における前記第１ＤＣ／ＤＣコンバータの出力電力とアクティブ状態における前記第２ＤＣ／ＤＣコンバータの出力電力との平均値を所定の目標電力に近づける制御回路と、を備え、
前記制御回路は、
前記平均値を前記目標電力に近づけるようにデューティ比が制御されるパルス変調信号を、前記第１ＤＣ／ＤＣコンバータがアクティブ状態に設定される場合は前記第１ＤＣ／ＤＣコンバータのスイッチング素子の制御端子へ出力し、前記第２ＤＣ／ＤＣコンバータがアクティブ状態に設定される場合は前記第２ＤＣ／ＤＣコンバータのスイッチング素子の制御端子へ出力することを特徴とする放電灯点灯回路。
【請求項２】
前記制御回路は、前記第２ＤＣ／ＤＣコンバータがアクティブ状態に設定される間、前記パルス変調信号のデューティ比を調節することにより、アクティブ状態における前記第２ＤＣ／ＤＣコンバータの出力電力をアクティブ状態における前記第１ＤＣ／ＤＣコンバータの出力電力に近づけることを特徴とする請求項１に記載の放電灯点灯回路。
【請求項３】
前記制御回路は、前記放電灯が点灯を開始するとまず前記第１ＤＣ／ＤＣコンバータをアクティブ状態に設定することを特徴とする請求項２に記載の放電灯点灯回路。
【請求項４】
前記制御回路は、前記平均値が大きいほど、アクティブ状態における前記第２ＤＣ／ＤＣコンバータの出力電力をアクティブ状態における前記第１ＤＣ／ＤＣコンバータの出力電力へより速く近づけることを特徴とする請求項２または３に記載の放電灯点灯回路。
【請求項５】
前記制御回路は、前記放電灯に流れる駆動電流を監視し、前記第２ＤＣ／ＤＣコンバータがアクティブ状態に設定される間、前記パルス変調信号のデューティ比を調節することにより、前記第２ＤＣ／ＤＣコンバータがアクティブ状態に設定される場合に前記放電灯に流れる駆動電流を前記第１ＤＣ／ＤＣコンバータがアクティブ状態に設定される場合に前記放電灯に流れる駆動電流に近づけることを特徴とする請求項１に記載の放電灯点灯回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電灯点灯回路に関する。
【背景技術】
【０００２】
近年、車両用灯具（前照灯）として、従来のフィラメントを有するハロゲンランプに代えて、メタルハライドランプ（以下、放電灯と称する）が利用されている。放電灯は、ハロゲンランプに比べて発光効率、長寿命が得られる反面、駆動電圧として数十〜数百Ｖが必要であるため、１２Ｖ（もしくは２４Ｖ）の車載バッテリでは直接駆動することができず、放電灯点灯回路（バラストとも称される）が必要となる。
【０００３】
放電灯を点灯する方式は、直流駆動と高周波駆動に分類されるが、直流駆動すると放電のアークが非対称となり、発光プロファイルが不均一となるため、車両用灯具としての利用には適さず、車両用灯具では交流駆動するのが一般的である。放電灯を１０ｋＨｚ以上の高周波で交流駆動すると、放電管内の気流と点灯周波数が共振する現象（音響共鳴などと呼ばれる）が発生し、放電アークが不安定になるという問題が発生する。そこで現在では、直流駆動と高周波交流駆動の双方のデメリットを解消するために、１０ｋＨｚ以下の低周波で駆動する方式（低周波駆動方式）が主流となっている。
【０００４】
放電灯点灯回路は、バッテリ電圧を昇圧するＤＣ／ＤＣコンバータと、ＤＣ／ＤＣコンバータの出力電圧を交流変換するＨブリッジ回路などのスイッチング回路と、スタータ回路と、これらの回路ブロックを制御する制御回路とを備えている（たとえば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−３２９７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
いま、放電灯の両端にＤＣ／ＤＣコンバータを設け、それらを交互に動作させることにより、放電灯の両端に交流の駆動電圧を供給し、交流点灯する回路構成について考察する。本出願人はかかる回路構成（以下、ダブルコンバータ型と称する）を、特願２００８−０５４９７０にて提案している。ダブルコンバータ型を採用する場合、２つのＤＣ／ＤＣコンバータのそれぞれに対して制御系を設けると、回路規模が大きくなる可能性がある。また、使用する素子の数も多くなり、コストが増大しうる。
【０００７】
本発明はこうした状況に鑑みてなされたものであり、そのある態様の例示的な目的は、２つのＤＣ／ＤＣコンバータを適切に制御しうる放電灯点灯回路の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、放電灯点灯回路に関する。この放電灯点灯回路は、アクティブ状態において、駆動対象の放電灯の一端に第１駆動電圧を供給する第１ＤＣ／ＤＣコンバータと、アクティブ状態において、放電灯の他端に第２駆動電圧を供給する第２ＤＣ／ＤＣコンバータと、第１、第２ＤＣ／ＤＣコンバータを所定の点灯周期で交互にアクティブ状態に設定することにより、放電灯に交流の駆動電圧を供給し、第１、第２ＤＣ／ＤＣコンバータのそれぞれのスイッチング素子のオン、オフのデューティ比を制御することにより、アクティブ状態における第１ＤＣ／ＤＣコンバータの出力電力とアクティブ状態における第２ＤＣ／ＤＣコンバータの出力電力との平均値を所定の目標電力に近づける制御回路と、を備える。制御回路は、平均値を目標電力に近づけるようにデューティ比が制御されるパルス変調信号を、第１ＤＣ／ＤＣコンバータがアクティブ状態に設定される場合は第１ＤＣ／ＤＣコンバータのスイッチング素子の制御端子へ出力し、第２ＤＣ／ＤＣコンバータがアクティブ状態に設定される場合は第２ＤＣ／ＤＣコンバータのスイッチング素子の制御端子へ出力する。
【０００９】
この態様によると、第１ＤＣ／ＤＣコンバータの出力電力と第２ＤＣ／ＤＣコンバータの出力電力とをひとつのパルス変調信号で制御することができる。
【００１０】
制御回路は、第２ＤＣ／ＤＣコンバータがアクティブ状態に設定される間、パルス変調信号のデューティ比を調節することにより、アクティブ状態における第２ＤＣ／ＤＣコンバータの出力電力をアクティブ状態における第１ＤＣ／ＤＣコンバータの出力電力に近づけてもよい。この場合、第２ＤＣ／ＤＣコンバータの出力電力と第１ＤＣ／ＤＣコンバータの出力電力とを均等化することができる。
【００１１】
制御回路は、放電灯が点灯を開始するとまず第１ＤＣ／ＤＣコンバータをアクティブ状態に設定してもよい。この場合、次の第２ＤＣ／ＤＣコンバータの制御において、第１ＤＣ／ＤＣコンバータの出力電力を基準とすることができる。
【００１２】
制御回路は、平均値が大きいほど、アクティブ状態における第２ＤＣ／ＤＣコンバータの出力電力をアクティブ状態における第１ＤＣ／ＤＣコンバータの出力電力へより速く近づけてもよい。この場合、２つのＤＣ／ＤＣコンバータの出力電力の平均値が大きい場合に出力電力の均等化をより速く達成しうる。
【００１３】
制御回路は、放電灯に流れる駆動電流を監視し、第２ＤＣ／ＤＣコンバータがアクティブ状態に設定される間、パルス変調信号のデューティ比を調節することにより、第２ＤＣ／ＤＣコンバータがアクティブ状態に設定される場合に放電灯に流れる駆動電流を第１ＤＣ／ＤＣコンバータがアクティブ状態に設定される場合に放電灯に流れる駆動電流に近づけてもよい。
【発明の効果】
【００１４】
本発明のある態様によれば、２つのＤＣ／ＤＣコンバータを適切に制御できる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態に係る放電灯点灯回路を備える車両用灯具の構成を示す回路図である。
【図２】図１のＰＷＭ生成回路の構成を示す回路図である。
【図３】図２のタイミング制御回路の構成を示す回路図である。
【図４】インバータ信号およびインバータ遅延信号の波形に対するＳＨタイミング信号およびカウンタ動作許可信号の波形を示すタイムチャートである。
【図５】図２のシンクソース量決定回路におけるデジタル値のカウントの様子を示す説明図である。
【図６】図２のシンクソース量決定回路の構成を示す回路図である。
【図７】図２のシンクソース選択回路の構成を示す回路図である。
【図８】図１の放電灯点灯回路の動作状態を示すタイムチャートである。
【図９】図９（ａ）、（ｂ）は、図１の放電灯点灯回路のＤＣ期間後の動作状態を示すタイムチャートである。
【図１０】図１の放電灯点灯回路における駆動電力の制御の様子を示すグラフである
【図１１】図１１（ａ）、（ｂ）は、比較技術に係る制御方法および本実施の形態に係る制御方法による実測値に基づく波形図である。
【発明を実施するための形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。
【００１７】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１８】
実施の形態に係る放電灯点灯回路は、駆動対象の放電灯に交互に電力を供給する２つのＤＣ／ＤＣコンバータを有し、それら２つのＤＣ／ＤＣコンバータをひとつのＰＷＭ（Pulse Width Modulation）信号によって駆動する。これにより、２つのＤＣ／ＤＣコンバータのそれぞれに対して独立にＰＷＭ信号およびその生成回路を備える構成と比べて部品点数および回路面積を削減でき、コストを削減できる。また、それら２つのＤＣ／ＤＣコンバータのうちの一方の出力電力に、他方の出力電力を近づけてゆく制御を行う。これにより、素子の特性のばらつきなどにより２つのＤＣ／ＤＣコンバータの出力特性に差がある場合でも、両者の出力電力を均等化できる。
【００１９】
図１は、実施の形態に係る放電灯点灯回路１００を備える車両用灯具２の構成を示す回路図である。車両用灯具２は、メタルハライドランプである放電灯４と、それを駆動する放電灯点灯回路１００、および車載バッテリ（以下、単にバッテリと称する）６、電源スイッチ８を備える。
【００２０】
バッテリ６は、１２Ｖ（もしくは２４Ｖ）の直流電圧Ｖｂａｔを発生する。電源スイッチ８は放電灯４の点灯のオン、オフを制御するために設けられたリレースイッチであり、バッテリ６と直列に設けられる。
【００２１】
放電灯点灯回路１００は、平滑化されたバッテリ電圧Ｖｂａｔを昇圧し、交流変換し、放電灯４の両端間に駆動電圧（ランプ電圧ともいう）ＶＬを供給する。定常点灯の状態では、駆動電圧ＶＬは第１周波数（点灯周波数）ｆ１を有する。第１周波数ｆ１は１０ｋＨｚ以下、具体的には２５０Ｈｚ〜７５０Ｈｚ程度に設定される。点灯周波数ｆ１の逆数を点灯周期Ｔ１（＝１／ｆ１）という。
【００２２】
放電灯点灯回路１００は、第１ＤＣ／ＤＣコンバータＣＯＮＶ１、第２ＤＣ／ＤＣコンバータＣＯＮＶ２、制御回路１０、スタータ回路２０、第１スイッチＳＷ１、第２スイッチＳＷ２、電流検出抵抗Ｒ１、入力キャパシタＣ１、を備える。
【００２３】
入力キャパシタＣ１は、バッテリ６と並列に設けられ、バッテリ電圧Ｖｂａｔを平滑化する。より具体的には、入力キャパシタＣ１は第１トランス１４、第２トランス１６の近傍に設けられており、第１ＤＣ／ＤＣコンバータＣＯＮＶ１、第２ＤＣ／ＤＣコンバータＣＯＮＶ２のスイッチング動作に対する電圧平滑化の機能を果たす。
【００２４】
制御回路１０は、放電灯点灯回路１００全体を制御する機能ＩＣ（Integrated Circuit）を含み、放電灯点灯回路１００の動作シーケンスを制御するとともに、放電灯４に供給する電力を調節する。制御回路１０は、以下のシーケンスを実行することにより放電灯４を点灯させ、その光出力を安定化させる。
１．  電源投入
２．  ブレークダウン
３．  ＤＣ期間
４．  ランナップ
５．  定常点灯
各シーケンスの詳細は後述する。
【００２５】
制御回路１０は、ＰＷＭ生成回路３０と、演算回路３２と、を含む。演算回路３２は、第１ＤＣ／ＤＣコンバータＣＯＮＶ１の第１出力電圧Ｖｏ１を示す第１出力信号Ｓ５と、第２ＤＣ／ＤＣコンバータＣＯＮＶ２の第２出力電圧Ｖｏ２を示す第２出力信号Ｓ６と、放電灯４を流れるランプ電流ＩＬを示す電流検出信号Ｓ７と、を監視する。演算回路３２は、監視されるそれらの信号をもとに、フィードバック制御などを行う。
【００２６】
演算回路３２は、第１スイッチＳＷ１に対して第１制御信号Ｓ３を出力し、第２スイッチＳＷ２に対して第２制御信号Ｓ４を出力する。また演算回路３２は、ＰＷＭ生成回路３０に対して、電流情報信号ＳＩＬ、インバータ信号ＳＴ１、インバータ遅延信号ＳＴ２、電力相関信号ＳＴ３、高速クロック信号ＳＴ４、低速クロック信号ＳＴ５、リセット信号ＳＴ６、消灯信号ＳＴ７、電力情報信号Ｓｐｏを出力する。インバータ信号ＳＴ１、インバータ遅延信号ＳＴ２、電力相関信号ＳＴ３、高速クロック信号ＳＴ４、低速クロック信号ＳＴ５、リセット信号ＳＴ６、消灯信号ＳＴ７、を総称してタイミング信号ＳＴと呼ぶ。これらの信号については後述する。
【００２７】
ＰＷＭ生成回路３０は、電流情報信号ＳＩＬ、電力情報信号Ｓｐｏ、タイミング信号ＳＴを受けて、第１ＤＣ／ＤＣコンバータＣＯＮＶ１の第１スイッチング素子Ｍ１のオンオフを制御する第１制御パルス信号Ｓ１および第２ＤＣ／ＤＣコンバータＣＯＮＶ２の第２スイッチング素子Ｍ２のオンオフを制御する第２制御パルス信号Ｓ２を生成する。詳細は後述する。
【００２８】
第１ＤＣ／ＤＣコンバータＣＯＮＶ１は、絶縁型のスイッチングレギュレータであり、第１スイッチング素子Ｍ１、第１トランス１４、第１整流ダイオードＤ１、第１出力キャパシタＣｏ１を含む。第１ＤＣ／ＤＣコンバータＣＯＮＶ１のトポロジーは一般的なものであるため簡潔に説明する。
【００２９】
第１トランス１４の１次コイルＬ１と第１スイッチング素子Ｍ１は、入力キャパシタＣ１と並列に、第１ＤＣ／ＤＣコンバータＣＯＮＶ１の入力端子Ｐｉｎと接地端子（ＧＮＤ）間に直列に設けられている。たとえば第１スイッチング素子Ｍ１はＮチャンネルＭＯＳＦＥＴで構成される。第１トランス１４の２次コイルＬ２の一端は接地されており、その他端は第１整流ダイオードＤ１のアノードと接続される。第１出力キャパシタＣｏ１は第１整流ダイオードＤ１のカソードと接地端子間に設けられる。
【００３０】
第１スイッチング素子Ｍ１の制御端子（ゲート）には、ＰＷＭ生成回路３０によってパルス幅変調された第１制御パルス信号Ｓ１が印加される。第１スイッチング素子Ｍ１は、第１制御パルス信号Ｓ１がハイレベルのときオン、ローレベルのときオフする。したがって、第１制御パルス信号Ｓ１のデューティ比が変わると、第１ＤＣ／ＤＣコンバータＣＯＮＶ１が放電灯４に出力する駆動電力ＰＬ（＝駆動電圧ＶＬ×ランプ電流ＩＬ）も変化する。
【００３１】
第１ＤＣ／ＤＣコンバータＣＯＮＶ１は、アクティブ状態と非アクティブ状態が切り換え可能であり、アクティブ状態において、放電灯４の一端Ｐ１に第１出力電圧Ｖｏ１を供給する。
【００３２】
第２ＤＣ／ＤＣコンバータＣＯＮＶ２は、第１ＤＣ／ＤＣコンバータＣＯＮＶ１と同様の回路トポロジーを有している。すなわち、第１整流ダイオードＤ１と第２整流ダイオードＤ２、第１出力キャパシタＣｏ１と第２出力キャパシタＣｏ２、第１トランス１４と第２トランス１６、第１スイッチング素子Ｍ１と第２スイッチング素子Ｍ２は対応している。第２スイッチング素子Ｍ２のオン、オフは、ＰＷＭ生成回路３０によってパルス幅変調された第２制御パルス信号Ｓ２によって制御される。第２制御パルス信号Ｓ２のデューティ比が変わると、第２ＤＣ／ＤＣコンバータＣＯＮＶ２が放電灯４に出力する駆動電力ＰＬも変わる。
【００３３】
第２ＤＣ／ＤＣコンバータＣＯＮＶ２も、アクティブ状態と非アクティブ状態が切り換え可能であり、アクティブ状態において、放電灯４の他端Ｐ２に第２出力電圧Ｖｏ２を供給する。
【００３４】
第１スイッチＳＷ１は、放電灯４の一端Ｐ１側に設けられ、オン状態において、放電灯４の一端Ｐ１と固定電圧端子（接地端子）の間を電気的に導通させる。第２スイッチＳＷ２は、放電灯４の他端Ｐ２側に設けられ、オン状態において、放電灯４の他端Ｐ２と固定電圧端子（接地端子）の間を電気的に導通させる。第１スイッチＳＷ１および第２スイッチＳＷ２にはＩＧＢＴ（Insulated Gate Bipolar Transistor）もしくはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が好適であるが、その他の代替デバイスを用いても構わない。第１スイッチＳＷ１、第２スイッチＳＷ２それぞれのオン、オフ状態は、制御回路１０からの第１制御信号Ｓ３、第２制御信号Ｓ４に応じて制御される。
【００３５】
第１ＤＣ／ＤＣコンバータＣＯＮＶ１と第２ＤＣ／ＤＣコンバータＣＯＮＶ２は、所定の周期Ｔ１（つまり第１周波数ｆ１）で交互にアクティブ状態と非アクティブ状態を繰り返す。つまり第１ＤＣ／ＤＣコンバータＣＯＮＶ１がアクティブな期間と、第２ＤＣ／ＤＣコンバータＣＯＮＶ２がアクティブな期間とはそれぞれ、点灯周期Ｔ１の半周期となる。以下、第１ＤＣ／ＤＣコンバータＣＯＮＶ１がアクティブな状態を第１状態φ１、第２ＤＣ／ＤＣコンバータＣＯＮＶ２がアクティブな状態を第２状態φ２と称する。第１スイッチＳＷ１は第２ＤＣ／ＤＣコンバータＣＯＮＶ２がアクティブのとき、つまり第２状態φ２においてオンし、第２スイッチＳＷ２は第１ＤＣ／ＤＣコンバータＣＯＮＶ１がアクティブのとき、つまり第１状態φ１においてオンする。
【００３６】
第１状態φ１においては、放電灯４の一端Ｐ１に第１出力電圧Ｖｏ１が、他端Ｐ２に接地電圧（０Ｖ）が印加され、その結果、放電灯４には、駆動電圧ＶＬ（≒Ｖｏ１）が第１極性にて印加される。第２状態φ２においては、放電灯４の他端Ｐ２に第２出力電圧Ｖｏ２が、一端Ｐ１に接地電圧が印加され、その結果、放電灯４には、駆動電圧ＶＬ（≒Ｖｏ２）が第１極性と反対の第２極性にて印加される。
【００３７】
ランナップ期間および定常点灯期間において、放電灯点灯回路１００は、第１状態φ１と第２状態φ２とを点灯周期Ｔ１にて交互に繰り返す。その結果、放電灯４には、交流の駆動電圧ＶＬが供給される。
【００３８】
制御回路１０は、第１スイッチング素子Ｍ１および第２スイッチング素子Ｍ２のオンオフのデューティ比を制御することにより、アクティブ状態における第１ＤＣ／ＤＣコンバータＣＯＮＶ１が放電灯４に出力する駆動電力とアクティブ状態における第２ＤＣ／ＤＣコンバータＣＯＮＶ２が放電灯４に出力する駆動電力との平均値Ｐａを所定の目標電力Ｐｏに近づける制御を行う。
【００３９】
電流検出抵抗Ｒ１は、放電灯４に流れるランプ電流ＩＬの経路上に設けられる。図１の回路では、共通接続された第１スイッチＳＷ１、第２スイッチＳＷ２のエミッタと、接地端子の間に設けられる。第１状態φ１においては、放電灯４に第１極性（図１中の右向き）に流れるランプ電流が流れ、第２状態φ２においては、第２極性（図１中の左向き）に流れるランプ電流が流れる。電流検出抵抗Ｒ１には、第１状態φ１、第２状態φ２のそれぞれにおいて、ランプ電流ＩＬに比例した電圧降下（電流検出信号Ｓ７）が発生する。
【００４０】
スタータ回路２０は、放電灯４をブレークダウンさせるために設けられ、スタータトランス２２およびパルス発生部２８を含む。スタータ回路２０のパルス発生部２８は、スタータトランス２２の１次コイル２４に対して、振幅が４００Ｖのパルス電圧を印加する。その結果、２次コイル２６側には、スタータトランス２２の巻線比に応じた高電圧パルス（たとえば２０ｋＶ）が発生し、放電灯４に印加される。その結果、放電灯４がブレークダウンし、放電が開始する。
【００４１】
ＰＷＭ生成回路３０は、第１状態φ１において第１ＤＣ／ＤＣコンバータＣＯＮＶ１によって放電灯４に出力される駆動電力の情報をサンプリングし、第２状態φ２の期間中ホールドする。ＰＷＭ生成回路３０はそのホールドされた情報と、第２状態φ２において第２ＤＣ／ＤＣコンバータＣＯＮＶ２によって放電灯４に出力される駆動電力の情報とを比較し、第２状態φ２において出力される駆動電力を、第１状態φ１において出力される駆動電力へ近づける制御を行う。
【００４２】
図２は、ＰＷＭ生成回路３０の構成を示す回路図である。ＰＷＭ生成回路３０は、マスタ制御回路３４と、スレーブ制御回路３６と、を含む。
マスタ制御回路３４は、電力情報信号Ｓｐｏを受け、それと基準電圧Ｖｒｅｆとの差が小さくなるようにデューティ比が調整されたＰＷＭ信号Ｓｐｗｍを、第１状態φ１では第１スイッチング素子Ｍ１のゲートに、第２状態φ２では第２スイッチング素子Ｍ２のゲートに出力する。また、第２状態φ２においては、スレーブ制御回路３６から入力されるシンクソース電流ＩｓｓによってＰＷＭ信号Ｓｐｗｍのデューティ比がさらに調整される。マスタ制御回路３４はインバータ信号ＳＴ１に基づきＰＷＭ信号Ｓｐｗｍを第１スイッチング素子Ｍ１のゲートへ出力すべきか、第２スイッチング素子Ｍ２のゲートへ出力すべきかを決定する。
なお、基準電圧Ｖｒｅｆは目標電力Ｐｏに対応する値に設定される。
【００４３】
ここで電力情報信号Ｓｐｏは、演算回路３２によって生成される信号であり、放電灯４に供給されている駆動電力ＰＬを示す信号である。
また、インバータ信号ＳＴ１は、点灯周波数ｆ１を有して第１状態φ１と第２状態φ２との切替を規定する信号であり、特に第１状態φ１においてアサートされ（たとえば、ハイレベルとなる）、第２状態φ２においてネゲートされる（たとえば、ローレベルとなる）信号である。
【００４４】
スレーブ制御回路３６は電流情報信号ＳＩＬを監視し、第２状態φ２において、マスタ制御回路３４にシンクソース電流ＩＳＳを供給してＰＷＭ信号Ｓｐｗｍのデューティ比を調節することにより、アクティブ状態における第２ＤＣ／ＤＣコンバータＣＯＮＶ２が放電灯４に出力する駆動電力をアクティブ状態における第１ＤＣ／ＤＣコンバータＣＯＮＶ１が放電灯４に出力する駆動電力に近づける。
スレーブ制御回路３６は、第１状態φ１においてはシンクソース電流Ｉｓｓの供給は行わず、オフ状態となる。
【００４５】
ここで電流情報信号ＳＩＬは、演算回路３２によって電流検出信号Ｓ７から生成される信号であり、ランプ電流ＩＬを示す信号である。
なお、スレーブ制御回路３６は、第１状態φ１におけるランプ電流と第２状態φ２におけるランプ電流とが近づく制御を行う。駆動電力を制御するために、駆動電圧ＶＬとランプ電流ＩＬの両方の情報を基にする方法もあるが、そのどちらか一方によって制御できれば制御を簡素化することができる。ここで発明者の当業者としての経験から、駆動電圧ＶＬよりもランプ電流ＩＬのほうが、放電灯４に出力される駆動電力をよりよく示すことが分かっている。したがってランプ電流ＩＬを制御のパラメータとして用いることにより、駆動電力をより好適に制御できる。
【００４６】
マスタ制御回路３４は、誤差増幅器４０と、位相補償回路４２と、基準電圧源４４と、誤差出力抵抗Ｒ２と、ＰＷＭコンパレータ４６と、オシレータ４８と、出力先選択回路５０と、を含む。
誤差増幅器４０は、電力情報信号Ｓｐｏの電圧と基準電圧源４４によって生成される基準電圧Ｖｒｅｆとの誤差を増幅し、誤差出力信号Ｓｅｒｒを出力する。誤差出力信号Ｓｅｒｒは誤差出力抵抗Ｒ２を介してＰＷＭコンパレータ４６に入力される。
誤差出力抵抗Ｒ２とＰＷＭコンパレータ４６の入力端子との間の第１接続ノードＮ１には、スレーブ制御回路３６からシンクソース電流Ｉｓｓが供給される。第１接続ノードＮ１における信号をしきい値信号Ｓｔｈと呼ぶ。シンクソース電流Ｉｓｓが第１接続ノードＮ１からスレーブ制御回路３６へ流れる（シンク）場合しきい値信号Ｓｔｈの電圧は低下し、シンクソース電流Ｉｓｓがスレーブ制御回路３６から第１接続ノードＮ１へ流れる（ソース）場合しきい値信号Ｓｔｈの電圧は上昇する。言い換えると、シンクソース電流Ｉｓｓによって誤差出力信号Ｓｅｒｒにオフセットが加えられる。
【００４７】
位相補償回路４２は、誤差出力信号Ｓｅｒｒの位相を電力情報信号Ｓｐｏの位相に対して補償し、演算回路３２全体の発振を防止する。位相補償回路４２は、位相補償キャパシタＣ２および第１位相補償抵抗Ｒ３が直列に接続された直列回路と、第２位相補償抵抗Ｒ４と、を含む。その直列回路と第２位相補償抵抗Ｒ４とは、電力情報信号Ｓｐｏと誤差出力信号Ｓｅｒｒとの間に並列に設けられる。
演算回路３２全体の発振を防止するため、位相補償回路４２の時定数Ｔ２はＰＷＭ信号ＳｐｗｍのＰＷＭ周波数ｆ２の逆数よりも長く設定される。したがって第１ＤＣ／ＤＣコンバータＣＯＮＶ１が放電灯４に出力する駆動電力と第２ＤＣ／ＤＣコンバータＣＯＮＶ２が放電灯４に出力する駆動電力とを位相補償回路４２の時定数Ｔ２程度で平均した平均値が目標電力Ｐｏに近づくように制御される。
ＰＷＭ周波数ｆ２はたとえば４００ｋＨｚに設定される。
【００４８】
オシレータ４８は、ＰＷＭ周波数ｆ２の三角波状あるいはのこぎり波状の周期電圧を有する周期信号Ｓｏｓｃを生成する。
ＰＷＭコンパレータ４６は、しきい値信号Ｓｔｈを周期信号Ｓｏｓｃと比較することによりＰＷＭ信号Ｓｐｗｍを生成する。シンクソース電流ＩＳＳによってしきい値信号Ｓｔｈの電圧が変わると、ＰＷＭ信号Ｓｐｗｍのデューティ比も変化する。
【００４９】
出力先選択回路５０はインバータ信号ＳＴ１とＰＷＭ信号Ｓｐｗｍを受け、インバータ信号ＳＴ１がハイレベルをとる場合、ＰＷＭ信号Ｓｐｗｍを第１制御パルス信号Ｓ１として第１スイッチング素子Ｍ１に対して出力する。また、出力先選択回路５０は第２制御パルス信号Ｓ２をローレベルに固定して第２スイッチング素子Ｍ２をオフとする。
出力先選択回路５０は、インバータ信号ＳＴ１がローレベルをとる場合、ＰＷＭ信号Ｓｐｗｍを第２制御パルス信号Ｓ２として第２スイッチング素子Ｍ２に対して出力する。また、出力先選択回路５０は第１制御パルス信号Ｓ１をローレベルに固定して第１スイッチング素子Ｍ１をオフとする。
【００５０】
スレーブ制御回路３６は、電流情報信号ＳＩＬ、タイミング信号ＳＴ、を受け、第２状態φ２においてシンクソース電流Ｉｓｓを出力する。スレーブ制御回路３６は、電流差検出回路５２と、シンクソース出力回路５４と、タイミング制御回路５８と、を含む。
タイミング制御回路５８は、電流差検出回路５２およびシンクソース出力回路５４の動作タイミングを制御する。電流差検出回路５２は、第１状態φ１における電流情報信号ＳＩＬをホールドし、それと第２状態φ２における電流情報信号ＳＩＬとの関係に応じた電流誤差信号ＳＩｅを生成する。シンクソース出力回路５４は、第２状態φ２において電流誤差信号ＳＩｅを基にシンクソース電流Ｉｓｓを生成する。
【００５１】
図３は、タイミング制御回路５８の構成を示す回路図である。タイミング制御回路５８は、タイミング信号ＳＴを受け、後述するサンプルホールド回路６０へＳＨタイミング信号ＳＡを、後述する入力処理回路６６へカウンタ動作許可信号ＳＢおよびカウンタクロック信号ＳＣを、後述するアップダウンカウンタ６８へカウンタ初期化信号ＳＤを、後述するシンクソース選択回路７２へインバータ信号ＳＴ１を、を出力する。
ＳＨタイミング信号ＳＡは、第２状態φ２においてアサートされ（たとえば、ハイレベルとなる）、第２状態φ２の終わりから遅延期間Ｔ３後にネゲートされる（たとえば、ローレベルとなる）。
カウンタ動作許可信号ＳＢは、第１状態φ１においてネゲートされ（たとえば、ローレベルとなる）、第１状態φ１の終わりから遅延期間Ｔ３後にアサートされる（たとえば、ハイレベルとなる）。
カウンタクロック信号ＳＣは、駆動電力ＰＬの平均値Ｐａが所定のしきい値電力Ｐｔｈよりも小さい場合は所定のクロック信号となり、大きい場合は所定のクロック信号の周波数よりも高い周波数を有するクロック信号となる。
カウンタ初期化信号ＳＤは、放電灯４の点灯前においてネゲートされる（たとえば、ローレベルとなる）。
【００５２】
タイミング制御回路５８は、第１ＤフリップフロップＦＦ１と、第１ＮＡＮＤゲートＮＡＮＤ１と、第１ＮＯＲゲートＮＯＲ１と、第１コンパレータＣＯＭＰ１と、第１ＡＮＤゲートＡＮＤ１と、第２ＡＮＤゲートＡＮＤ２と、第１ＯＲゲートＯＲ１と、第２ＮＯＲゲートＮＯＲ２と、第１インバータＩＮＶ１と、を含む。以降タイミング制御回路５８が出力する信号ごとに説明する。
【００５３】
１．ＳＨタイミング信号ＳＡ、カウンタ動作許可信号ＳＢ
第１ＤフリップフロップＦＦ１のクロック端子にはインバータ遅延信号ＳＴ２が入力される。インバータ遅延信号ＳＴ２は、インバータ信号ＳＴ１のエッジから所定の遅延期間Ｔ３だけローレベルとなる信号である。第１ＤフリップフロップＦＦ１のデータ端子にはインバータ信号ＳＴ１が入力される。第１ＤフリップフロップＦＦ１は、インバータ遅延信号ＳＴ２の立ち上がりエッジを検出すると、その時点でデータ端子に入力されているインバータ信号ＳＴ１の状態を記憶してそれを出力端子から出力する。
遅延期間Ｔ３は、たとえば２００μｓに設定される。
【００５４】
第１ＮＡＮＤゲートＮＡＮＤ１は、インバータ信号ＳＴ１と第１ＤフリップフロップＦＦ１の出力信号とを受け、ＳＨタイミング信号ＳＡを出力する。
第１ＮＯＲゲートＮＯＲ１は、インバータ信号ＳＴ１と第１ＤフリップフロップＦＦ１の出力信号とを受け、カウンタ動作許可信号ＳＢを出力する。
【００５５】
図４は、インバータ信号ＳＴ１およびインバータ遅延信号ＳＴ２の波形に対するＳＨタイミング信号ＳＡおよびカウンタ動作許可信号ＳＢの波形を示すタイムチャートである。インバータ信号ＳＴ１は第１状態φ１においてハイレベル、第２状態φ２においてローレベルをとる。インバータ遅延信号ＳＴ２は、インバータ信号ＳＴ１のエッジから遅延期間Ｔ３だけローレベルをとり、それ以外の期間はハイレベルをとる。ＳＨタイミング信号ＳＡは、その立ち上がりエッジはインバータ信号ＳＴ１の立ち下がりエッジに同期し、その立ち下がりエッジはインバータ信号ＳＴ１の立ち上がりエッジよりも遅延期間Ｔ３だけ遅延する。カウンタ動作許可信号ＳＢは、その立ち下がりエッジはインバータ信号ＳＴ１の立ち上がりエッジに同期し、その立ち上がりエッジはインバータ信号ＳＴ１の立ち下がりエッジよりも遅延期間Ｔ３だけ遅延する。
【００５６】
２．カウンタクロック信号ＳＣ
図３に戻る。第１コンパレータＣＯＭＰ１は、電力相関信号ＳＴ３を受け、それと所定のしきい値電圧とを比較するシュミットトリガ型のコンパレータである。ここで電力相関信号ＳＴ３は、演算回路３２によって生成される信号であって、放電灯４へ供給される駆動電力ＰＬと相関のある信号である。特に、駆動電力ＰＬの平均値Ｐａが高いほど電力相関信号ＳＴ３の電圧は低くなる。第１コンパレータＣＯＭＰ１の出力信号は、駆動電力ＰＬの平均値Ｐａがしきい値電力Ｐｔｈを下回るとハイレベルとなる。
【００５７】
第１ＡＮＤゲートＡＮＤ１には、低速クロック信号ＳＴ５と第１コンパレータＣＯＭＰ１の出力信号とが入力される。
第２ＡＮＤゲートＡＮＤ２の一方の入力端子には、高速クロック信号ＳＴ４が入力される。第２ＡＮＤゲートＡＮＤ２の他方の入力端子には、第１コンパレータＣＯＭＰ１の出力信号がシュミットトリガ型の第１インバータＩＮＶ１を介して入力される。
第１ＯＲゲートＯＲ１は、第１ＡＮＤゲートＡＮＤ１の出力信号と第２ＡＮＤゲートＡＮＤ２の出力信号とを受け、カウンタクロック信号ＳＣを出力する。
ここで低速クロック信号ＳＴ５は、後述するシンクソース量決定回路５４のカウントの速さを規定するクロック信号であり、たとえば５ｋＨｚのクロック信号である。高速クロック信号ＳＴ４は、低速クロック信号ＳＴ５のクロック周波数よりも高いクロック周波数を有するクロック信号、たとえば１０ｋＨｚのクロック信号である。
したがって、カウンタクロック信号ＳＣは、駆動電力ＰＬの平均値Ｐａがしきい値電力Ｐｔｈよりも小さい場合は低速クロック信号ＳＴ５と同等の信号となり、大きい場合は高速クロック信号ＳＴ４と同等の信号となる。
【００５８】
３．カウンタ初期化信号ＳＤ
第２ＮＯＲゲートＮＯＲ２は、リセット信号ＳＴ６の論理反転と消灯信号ＳＴ７の論理反転とを受け、カウンタ初期化信号ＳＤを出力する。ここでリセット信号ＳＴ６は、演算回路３２によって生成される信号であり、放電灯点灯回路１００のリセット状態においてローレベルとなる信号である。リセット状態とはたとえば、ランプ電流ＩＬや駆動電圧ＶＬの値に異常が認められた場合や放電灯点灯回路１００の起動直後である。消灯信号ＳＴ７は、放電灯４が点灯されるとハイレベルとなる信号である。
リセット信号ＳＴ６、消灯信号ＳＴ７のいずれかがローレベルとなるとカウンタ初期化信号ＳＤはローレベルをとる。
【００５９】
図２に戻る。電流差検出回路５２は、サンプルホールド回路６０と、駆動電流コンパレータ６２と、サンプルホールドキャパシタ６４と、を含む。
【００６０】
サンプルホールド回路６０は、ＳＨタイミング信号ＳＡがローレベルである間は、サンプルホールドキャパシタ６４へ充放電することで電流情報信号ＳＩＬをサンプリングする。サンプルホールド回路６０は、ＳＨタイミング信号ＳＡがハイレベルとなるとサンプルホールドキャパシタ６４への入力をハイインピーダンス状態とすることで充放電を禁止し、ＳＨタイミング信号ＳＡがハイレベルとなる直前の電流情報信号ＳＩＬをホールドして出力する。
【００６１】
駆動電流コンパレータ６２は、電流情報信号ＳＩＬの電圧がサンプルホールド回路６０の出力電圧よりも高い場合にアサートされる（たとえば、ハイレベルとなる）電流誤差信号ＳＩｅを出力する。電流誤差信号ＳＩｅは、第２状態φ２における電流情報信号ＳＩＬと、その直前の第１状態φ１における電流情報信号ＳＩＬとの大小関係を示す。
【００６２】
シンクソース出力回路５４は、入力処理回路６６と、アップダウンカウンタ６８と、デジタルアナログ変換回路７０と、シンクソース選択回路７２と、を含む。入力処理回路６６と、アップダウンカウンタ６８と、デジタルアナログ変換回路７０と、はシンクソース量決定回路７４を構成する。
【００６３】
シンクソース量決定回路７４は、シンクソース電流ＩＳＳの絶対値を示すデジタル値ＮＤを、電流誤差信号ＳＩｅに基づいてカウントアップまたはカウントダウンする。このデジタル値ＮＤは、カウンタ動作許可信号ＳＢがカウントを許可する、つまりハイレベルである間カウンタクロック信号ＳＣで規定されるスピードでカウントされる。またデジタル値ＮＤは、カウンタ初期化信号ＳＤがローレベルをとると初期化される。
シンクソース量決定回路７４はデジタル値ＮＤをデジタルアナログ変換してシンクソース選択回路７２へ供給する。シンクソース選択回路７２は第２状態φ２において、供給されたアナログ値を基にシンクソース電流ＩＳＳを生成してマスタ制御回路３４へ供給する。
【００６４】
なお、カウンタクロック信号ＳＣの周波数に対応するスレーブ制御回路３６の電力制御のスピードは、誤差増幅器４０の応答速度に対応するマスタ制御回路３４の電力制御のスピードよりも２倍以上遅く設定される。両制御間の干渉を抑えるためである。
【００６５】
図５はシンクソース量決定回路７４におけるデジタル値ＮＤのカウントの様子を示す説明図である。シンクソース量決定回路７４においては、カウンタ動作許可信号ＳＢがハイレベルである間、電流誤差信号ＳＩｅがハイレベルであればカウントアップされ、ローレベルであればカウントダウンされる１０ビットのデジタル値ＮＤが生成される。図５では、そのようなデジタル値ＮＤがいかにカウントされるかが示されている。デジタル値ＮＤの最上位ビットである１０ビット目は、シンク／ソースの別を示し、ハイレベル（１）がシンク、ローレベル（０）がソースに対応する。残り９ビットのデジタル値は、シンクソース電流ＩＳＳの絶対値に対応する。デジタル値ＮＤのカウントアップ方向には上限値が設定され、カウントダウン方向には下限値が設定され、シンク／ソースされる電流が過大になることを防いでいる。
【００６６】
図６は、シンクソース量決定回路７４の構成を示す回路図である。入力処理回路６６は、第２ＤフリップフロップＦＦ２と、第２インバータＩＮＶ２と、第２ＮＡＮＤゲートＮＡＮＤ２と、第３ＮＡＮＤゲートＮＡＮＤ３と、を含む。第２ＤフリップフロップＦＦ２のクロック端子にはカウンタクロック信号ＳＣが入力される。データ端子には電流誤差信号ＳＩｅが入力される。
【００６７】
第２ＮＡＮＤゲートＮＡＮＤ２は、カウンタ動作許可信号ＳＢと、第２ＤフリップフロップＦＦ２の反転された出力信号と、シュミットトリガ型の第２インバータＩＮＶ２によって反転されたカウンタクロック信号ＳＣと、後述する第４ＮＡＮＤゲートＮＡＮＤ４の出力信号と、を受け、カウントダウンクロックＳＣＤを生成する。
第２ＮＡＮＤゲートＮＡＮＤ３は、カウンタ動作許可信号ＳＢと、第３ＤフリップフロップＦＦ２の出力信号と、シュミットトリガ型の第２インバータＩＮＶ２によって反転されたカウンタクロック信号ＳＣと、後述する第５ＮＡＮＤゲートＮＡＮＤ５の出力信号と、を受け、カウントアップクロックＳＣＵを生成する。
【００６８】
アップダウンカウンタ６８は、第１の４ビットアップダウンカウンタとＣＮＴ１と、第２の４ビットアップダウンカウンタＣＮＴ２と、第３の４ビットアップダウンカウンタＣＮＴ３と、第４ＮＡＮＤゲートＮＡＮＤ４と、第５ＮＡＮＤゲートＮＡＮＤ５と、第３インバータＩＮＶ３と、第１ＥＸＯＲゲートＥＸＯＲ１〜第９ＥＸＯＲゲートＥＸＯＲ９と、
第３ＡＮＤゲートＡＮＤ３と、を含む。
【００６９】
４ビットアップダウンカウンタＣＮＴ１〜ＣＮＴ３としては、たとえばフィリップス社製の「７４ＨＣ１９３」などの公知の４ビットアップダウンカウンタが用いられる。さらに、第１の４ビットアップダウンカウンタＣＮＴ１と、第２の４ビットアップダウンカウンタＣＮＴ２と、第３の４ビットアップダウンカウンタＣＮＴ３と、は、カウントダウンクロックＳＣＤおよびカウントアップクロックＳＣＵを受けてカウントを行う１０ビットアップダウンカウンタＣＮＴ１０を構成するよう公知の技術を用いて互いに接続される。なお、そのように構成された１０ビットアップダウンカウンタＣＮＴ１０は、カウンタ初期化信号ＳＤによって初期化される。
【００７０】
シュミットトリガ型の第３インバータＩＮＶ３は、１０ビットアップダウンカウンタＣＮＴ１０の１０ビット目の１０ビット目信号Ｓｂ１０を受け、その論理反転値を、第１ＥＸＯＲゲートＥＸＯＲ１〜第９ＥＸＯＲゲートＥＸＯＲ９のそれぞれに入力すると共に、第１シンクソース選択信号ＳＳＥＬ１として出力する。１０ビット目信号Ｓｂ１０は、第２シンクソース選択信号ＳＳＥＬ２として出力される。１０ビットアップダウンカウンタＣＮＴ１０の１〜９ビット目に対応する１ビット目信号Ｓｂ１〜９ビット目信号Ｓｂ９は、第１ＥＸＯＲゲートＥＸＯＲ１〜第９ＥＸＯＲゲートＥＸＯＲ９にそれぞれ入力される。第３ＡＮＤゲートＡＮＤ３は、第１ＥＸＯＲゲートＥＸＯＲ１〜第９ＥＸＯＲゲートＥＸＯＲ９の出力信号を受け、それらがすべてハイレベルのときにハイレベルとなるカウントリミット信号ＳＬＩＭを出力する。
【００７１】
第４ＮＡＮＤゲートＮＡＮＤ４には、カウントリミット信号ＳＬＩＭと第３インバータＩＮＶ３の出力信号とが入力される。第４ＮＡＮＤゲートＮＡＮＤ４は、１０ビットアップダウンカウンタＣＮＴ１０の１〜１０ビット目の全てがローレベルのとき、第２ＮＡＮＤゲートＮＡＮＤ２の出力をハイレベルに固定してカウントダウンを禁止する。これによりデジタル値ＮＤの下限値が設定される。
第５ＮＡＮＤゲートＮＡＮＤ５には、カウントリミット信号ＳＬＩＭと１０ビット目信号Ｓｂ１０とが入力される。第５ＮＡＮＤゲートＮＡＮＤ５は、１０ビットアップダウンカウンタＣＮＴ１０の１〜１０ビット目の全てがハイレベルのとき、第３ＮＡＮＤゲートＮＡＮＤ３の出力をハイレベルに固定してカウントアップを禁止する。これによりデジタル値ＮＤの上限値が設定される。
【００７２】
なお、デジタル値ＮＤの第１から第９ビットは、図６における第１ＥＸＯＲゲートＥＸＯＲ１〜第９ＥＸＯＲゲートＥＸＯＲ９の出力信号にそれぞれ対応し、デジタル値ＮＤの第１０ビットは、図６における１０ビット目信号Ｓｂ１０に対応する。
【００７３】
第１ＥＸＯＲゲートＥＸＯＲ１〜第９ＥＸＯＲゲートＥＸＯＲ９の出力信号である９ビットのデジタル値は、公知のラダー抵抗型のデジタルアナログ変換回路７０によってアナログ値であるシンクソース量指示信号ＳＤＡに変換される。
【００７４】
図７は、シンクソース選択回路７２の構成を示す回路図である。シンクソース選択回路７２は、電圧電流変換回路７６と、電流生成部７８と、電流ソース部８０と、電流シンク部８２と、第２ＯＲゲートＯＲ２と、第３ＯＲゲートＯＲ３と、を含む。
電圧電流変換回路７６は、シンクソース量指示信号ＳＤＡを受け、その電圧をシンクソース量指示電流ＩＤＡに変換する。電圧電流変換回路７６は、第２バッファＢＵＦ２と、バイポーラトランジスタなどの第１トランジスタＭ３と、電流変換抵抗Ｒ５と、を含む。第２バッファＢＵＦ２の非反転入力端子にはシンクソース量指示信号ＳＤＡが入力される。第２バッファＢＵＦ２の出力端子は、第１トランジスタＭ３のベースに接続される。第１トランジスタＭ３のエミッタは第２バッファＢＵＦ２の反転入力端子に帰還されると共に一端が接地された電流変換抵抗Ｒ５と接続される。この構成により、シンクソース量指示信号ＳＤＡの電圧をＶＤＡとすると、ＶＤＡ／Ｒ５に等しいシンクソース量指示電流ＩＤＡが第１トランジスタＭ３のコレクタに流れ込む。
【００７５】
電流生成部７８は、電圧電流変換回路７６によって生成されたシンクソース量指示電流ＩＤＡと同じ値のシンク電流Ｉ１を電流シンク部８２へ供給し、シンクソース量指示電流ＩＤＡと同じ値のソース電流Ｉ２を電流ソース部８０へ供給する。電流生成部７８は、エミッタに電源電圧Ｖｃｃが印加され、ベースが共通接続された第１から第３バイポーラトランジスタＭ４、Ｍ５、Ｍ６を含む。第１バイポーラトランジスタＭ４のコレクタが第１トランジスタＭ３のコレクタと接続され、また第１バイポーラトランジスタＭ４のコレクタとベースが接続される。第２バイポーラトランジスタＭ５は、そのコレクタから電流シンク部８２へシンク電流Ｉ１を供給する。第３バイポーラトランジスタＭ６は、そのコレクタから電流ソース部８０へソース電流Ｉ２を供給する。
【００７６】
第２ＯＲゲートＯＲ２は、第１シンクソース選択信号ＳＳＥＬ１とインバータ信号ＳＴ１とを受け、シンクイネーブル信号ＳＥＮ１を出力する。１０ビット目信号Ｓｂ１０がローレベルの場合第１シンクソース選択信号ＳＳＥＬ１がハイレベルとなるので、シンクイネーブル信号ＳＥＮ１はハイレベルとなる。
第３ＯＲゲートＯＲ３は、第２シンクソース選択信号ＳＳＥＬ２とインバータ信号ＳＴ１とを受け、ソースイネーブル信号ＳＥＮ２を出力する。１０ビット目信号Ｓｂ１０がハイレベルの場合第２シンクソース選択信号ＳＳＥＬ２がハイレベルとなるので、ソースイネーブル信号ＳＥＮ２はハイレベルとなる。
【００７７】
電流シンク部８２は、シンク電流Ｉ１を受け、シンクイネーブル信号ＳＥＮ１がローレベルの場合にシンク電流Ｉ１と同じ値のシンクソース電流ＩＳＳを第１接続ノードＮ１から引き込む。電流シンク部８２は、第４から第６バイポーラトランジスタＭ７、Ｍ８、Ｍ９を含む。第４バイポーラトランジスタＭ７および第５バイポーラトランジスタＭ８はいわゆるカレントミラー型の構成を有し、その基準側の第４バイポーラトランジスタＭ７にはシンク電流Ｉ１が入力される。第６バイポーラトランジスタＭ９は、ゲートにシンクイネーブル信号ＳＥＮ１が入力され、シンクイネーブル信号ＳＥＮ１がハイレベルの間、第４バイポーラトランジスタＭ７のベースを接地電位とする。出力側の第５バイポーラトランジスタＭ８のコレクタは、シンクイネーブル信号ＳＥＮ１がローレベルの間、第１接続ノードＮ１からシンク電流Ｉ１と等しいシンクソース電流ＩＳＳを引き込む。
【００７８】
電流ソース部８０は、ソース電流Ｉ２を受け、ソースイネーブル信号ＳＥＮ２がローレベルの場合にソース電流Ｉ２と同じ値のシンクソース電流ＩＳＳを第１接続ノードＮ１へ供給する。電流ソース部８０は、ダイオード８４と、第７バイポーラトランジスタＭ１０と、を含む。第７バイポーラトランジスタＭ１０のコレクタとダイオード８４のアノードとの接続ノードにソース電流Ｉ２が供給される。第７バイポーラトランジスタＭ１０のベースにはソースイネーブル信号ＳＥＮ２が入力される。ソースイネーブル信号ＳＥＮ２がハイレベルの間、ソース電流Ｉ２は第７バイポーラトランジスタＭ１０を通して接地へ流れる。ソースイネーブル信号ＳＥＮ２がローレベルの間は、電流ソース部８０は第１接続ノードＮ１へソース電流Ｉ２と等しいシンクソース電流ＩＳＳを供給する。
【００７９】
以上が放電灯点灯回路１００の構成である。続いてその動作を、シーケンスに従って説明する。図８は、放電灯点灯回路１００の動作状態を示すタイムチャートである。図８の縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【００８０】
１．  電源投入
時刻ｔ１においてユーザが電源スイッチ８をオンすると、放電灯点灯回路１００が起動する。制御回路１０は第１ＤＣ／ＤＣコンバータＣＯＮＶ１をアクティブ状態、第１スイッチＳＷ１をオフ状態とし（第１状態φ１）、バッテリ電圧Ｖｂａｔを所定の高電圧（４００Ｖ）に昇圧して安定化する。具体的に制御回路１０は、第１ＤＣ／ＤＣコンバータＣＯＮＶ１の出力電圧Ｖｏ１が４００Ｖとなるようにマスタ制御回路３４を通じて第１スイッチング素子Ｍ１のデューティ比を調節する。
【００８１】
２．  ブレークダウン
スタータ回路２０は、第１ＤＣ／ＤＣコンバータＣＯＮＶ１により生成された４００Ｖの電圧Ｖｏ１を受ける。パルス発生部２８は振幅４００Ｖのパルスをスタータトランス２２の１次コイル２４に印加する。図８に示すように、このときスタータトランス２２の２次コイル２６には、２０ｋＶ以上の高電圧パルスが発生する。その結果、放電灯４の駆動電圧は１３〜１５ｋＶ程度まで上昇して時刻ｔ２においてブレークダウンし、グロー放電が始まる。
【００８２】
３．  ＤＣ期間φＤＣ
ブレークダウンの後、制御回路１０はまず第１状態φ１においてランプ電流ＩＬを第１極性の向きにおよそ１０ｍｓの間流す制御を行う。次に制御回路１０は、第２状態φ２に切り替え、ランプ電流ＩＬを第２極性の向きにおよそ１０ｍｓの間流す制御を行う。この期間をＤＣ期間φＤＣと呼ぶこととする。このＤＣ期間φＤＣにおいてグロー放電からアーク放電へと移行させる。
【００８３】
ＤＣ期間φＤＣの第１状態φ１においてマスタ制御回路３４は第１スイッチング素子Ｍ１のデューティ比を制御することにより、第１ＤＣ／ＤＣコンバータＣＯＮＶ１が出力する駆動電力を目標電力に近づける。スレーブ制御回路３６はランプ電流ＩＬをサンプルする。
第２状態φ２になるとマスタ制御回路３４は第２スイッチング素子Ｍ２のデューティ比を制御する。スレーブ制御回路３６はシンクソース電流ＩＳＳをマスタ制御回路３４に供給して第２スイッチング素子Ｍ２のデューティ比をさらに調整し、第１状態φ１においてサンプルしホールドしたランプ電流ＩＬと第２状態φ２におけるランプ電流ＩＬとの差を小さくする。
【００８４】
ＤＣ期間φＤＣが終了してアーク放電が安定すると、制御回路１０は、第１ＤＣ／ＤＣコンバータＣＯＮＶ１、第２ＤＣ／ＤＣコンバータＣＯＮＶ２および第１スイッチＳＷ１、第２スイッチＳＷ２を制御して、点灯周期Ｔ１にて交互に第１状態φ１と第２状態φ２を繰り返す。ＤＣ期間φＤＣ後においても、ＤＣ期間φＤＣの第１状態φ１および第２状態φ２において行われる上述の制御と同じ制御が行われる。
【００８５】
図９（ａ）、（ｂ）は、放電灯点灯回路１００のＤＣ期間後の動作状態を示すタイムチャートである。図９（ａ）、（ｂ）の縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。図９（ａ）、（ｂ）はそれぞれ、ランナップ過程および定常点灯時の波形を示している。
【００８６】
４．  ランナップ
アーク放電の成長にともない、放電灯４の光出力が上昇していく。光出力の立ち上がりは規格で定められており、規格にマッチした光出力（電力）が得られるように、制御回路１０は、第１出力電圧Ｖｏ１、第２出力電圧Ｖｏ２、ランプ電流ＩＬを監視し、フィードバックによって、第１スイッチング素子Ｍ１、第２スイッチング素子Ｍ２のオン・オフのデューティ比を調節する。放電灯点灯回路１００は、ランナップ期間において放電灯４の光出力を急速に上昇させるため、一時的に定格電力より高い過電力を供給し、その後、ランプ電圧を４５Ｖ、ランプ電流ＩＬを０．８Ａに安定化して定格電力（３５Ｗ）に近づけていく。（図９（ａ））
【００８７】
５．  定常点灯
ランナップ過程を経て、放電灯４の光出力が安定化すると、放電灯４に供給される電力が定格値３５Ｗに安定化される（図９（ｂ））。なお、図９（ａ）、（ｂ）に示される駆動電圧ＶＬおよびランプ電流ＩＬの波形は、見やすさのために簡略化したものであり、実際には２５０Ｈｚ〜７５０Ｈｚの周波数を有している。
【００８８】
ＤＣ期間φＤＣ、ランナップ状態および定常点灯状態における放電灯点灯回路１００の動作をさらに考察する。素子のばらつき（第１トランス１４と第２トランス１６、第１スイッチング素子Ｍ１と第２スイッチング素子Ｍ２、第１整流ダイオードＤ１と第２整流ダイオードＤ２の特性の違い）により、第１制御パルス信号Ｓ１および第２制御パルス信号Ｓ２が同一のデューティ比を有していても、第１状態φ１において供給される駆動電力と第２状態φ２において供給される駆動電力とがばらついた場合を考える。図１０は、駆動電力の制御の様子を示すグラフである。横軸は時間、縦軸は駆動電力の大きさを示す。図１０では、ばらついた駆動電力が目標電力Ｐｏへ収束していく様子が示される。第１状態φ１においては、駆動電力ＰＬを目標電力Ｐｏへ近づける制御が行われるので、第１状態φ１だけを見ると、駆動電力ＰＬは目標電力Ｐｏに次第に近づいてゆく。第２状態φ２においては、駆動電力ＰＬを第１状態φ１の駆動電力に近づける制御が行われる。このようにして、第１状態φ１における駆動電力と、第２状態φ２における駆動電力とが等しくなり、両者は目標電力Ｐｏに一致する。
【００８９】
以上が実施の形態に係る放電灯点灯回路１００の動作である。この放電灯点灯回路１００は、従来の放電灯点灯回路に比べて以下の利点を有する。
【００９０】
（１）  実施の形態に係る放電灯点灯回路１００によれば、マスタ制御回路３４によって生成される共通のＰＷＭ信号によって第１スイッチング素子Ｍ１と第２スイッチング素子Ｍ２の両方を制御する。したがって、第１ＤＣ／ＤＣコンバータＣＯＮＶ１および第２ＤＣ／ＤＣコンバータＣＯＮＶ２のそれぞれに対して独立した制御系を設ける場合と比べて、端子の数を減らし、また回路規模を小さくできる。さらには外付け部品などの部品点数を削減でき、コストを削減できる。
【００９１】
（２）  また、制御回路１０は第２状態φ２において出力される駆動電力を第１状態φ１において出力される駆動電力に近づける。したがって、たとえばＤＣ／ＤＣコンバータに使用される素子の特性にばらつきがある場合でも、第１状態φ１および第２状態φ２における駆動電力を均等にすることができる。
【００９２】
図１１（ａ）、（ｂ）は、比較技術に係る制御方法および本実施の形態に係る制御方法による実測値に基づく波形図である。横軸は時間、縦軸は駆動電圧を示す。図１１（ａ）は、第２状態φ２における駆動電力を第１状態φ１におけるそれへ近づける制御を有さない比較技術に係る制御方法を用いた場合の、第１状態φ１および第２状態φ２における駆動電圧の波形を示す。ここで放電灯点灯回路１００の駆動対象としては放電灯の替わりに抵抗を用いており、駆動電圧の大きさが駆動電力の大きさを示す。また、第１ＤＣ／ＤＣコンバータおよび第２ＤＣ／ＤＣコンバータに用いられる素子の特性を故意にばらつかせている。このばらつきのため、図１１（ａ）に見られるとおり比較技術では第１状態φ１における出力電力と、第２状態φ２における出力電力とがばらついている。
図１１（ｂ）は、本実施の形態に係る制御方法を用いた場合の、第１状態φ１および第２状態φ２における駆動電圧の波形を示す。第１状態φ１における出力電力と、第２状態φ２における出力電力とが良く一致していることが分かる。
【００９３】
（３）  本実施の形態に係る放電灯点灯回路１００では、放電灯４がブレークダウンし点灯を開始すると、制御回路１０はまず基準である第１状態φ１に設定する。つまり第１ＤＣ／ＤＣコンバータＣＯＮＶ１をまずアクティブ状態に設定する。したがって、次に行われる第２状態φ２の制御に対して、近づけるべき第１状態φ１の駆動電力を与えることができる。これにより駆動電力の均等化をより速く達成しうる。
【００９４】
（４）  また、制御回路１０は駆動電力の平均値が大きいほどシンクソース量決定回路７４のカウントのクロック周波数を高く設定してカウントのスピードを速くする。これによりたとえば放電灯４の点灯直後など駆動電力の平均値が大きい場合に、駆動電力をより速く均等化することができる。また、逆に言うと放電灯４の点灯が安定し駆動電力の平均値がしきい値電力より小さくなるとカウントのスピードを遅くするとも言える。これにより、スレーブ制御回路３６による電力制御とマスタ制御回路３４による電力制御とが干渉する、たとえば発振する可能性を低減できる。
【００９５】
（５）  また、ＳＨタイミング信号ＳＡは、第２状態φ２においてハイレベルとなり、第２状態φ２の終わりから遅延期間Ｔ３後にローレベルとなるので、サンプルホールド回路６０は第２状態φ２の終わりから遅延期間Ｔ３後に電流情報信号ＳＩＬのサンプリングを開始する。したがってスレーブ制御回路３６によってシンクソース電流ＩＳＳが供給される第２状態φ２が終わらないまでにサンプルホールド回路６０がサンプリングを始めてしまい制御が不安定になることを防ぐことができる。
【００９６】
（６）  ランプ電流ＩＬの極性の切り替わり直後は、ランプ電流ＩＬの値は安定しにくい。そこで本実施の形態に係る放電灯点灯回路１００によれば、カウンタ動作許可信号ＳＢは、第１状態φ１においてローレベルとなり、第１状態φ１の終わりから遅延期間Ｔ３後にハイレベルとなる信号となるので、シンクソース量決定回路７４は第１状態φ１の終わりから遅延期間Ｔ３後にカウントを開始する。したがって、シンクソース量決定回路７４は、ランプ電流ＩＬの値が安定しにくい期間を避けてカウントすることができ、制御がより安定する。
なお、遅延期間Ｔ３の値はランプ電流ＩＬの値が安定しにくい期間より長くなるように実験により定めてもよい。
【００９７】
以上、実施の形態をもとに本発明を説明した。これらの実施の形態は例示であり、各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００９８】
実施の形態では、正の駆動電圧Ｖｏ１、Ｖｏ２を生成して、放電灯４に印加する場合（正極点灯と称する）について説明したが、負の駆動電圧Ｖｏ１、Ｖｏ２を生成して放電灯４を駆動してもよい（負極点灯と称する）。この場合、図１における第１整流ダイオードＤ１、第２整流ダイオードＤ２の向き、第１、第２トランスＴ１、Ｔ２それぞれの２次巻線の極性、および各トランスの２次巻線側に接続されたスイッチング素子Ｍ１、Ｍ２の向き、ならびに当該スイッチング素子Ｍ１、Ｍ２と並列に接続された整流素子の向きを反転すればよい。
【００９９】
実施の形態では、電力情報信号Ｓｐｏは、演算回路３２によって生成される信号である場合について説明したが、これに限られない。電力情報信号は、サンプルホールドキャパシタ６４の電圧に基づいて生成されてもよい。
【０１００】
実施の形態に係る放電灯点灯回路１００の制御回路１０またはその一部にマイコンを用いてもよい。
【０１０１】
実施の形態では、スレーブ制御回路３６はアップダウンカウンタによりシンクまたはソースする電流量を調節する場合について説明したが、これに限られない。たとえば、スレーブ制御回路をトランスコンダクタンスアンプやアナログ素子を用いた回路によって実現してもよい。しかしながら、実施の形態に係る放電灯点灯回路１００のスレーブ制御回路３６のようにカウンタを用いる構成は一体集積化に適している。
【０１０２】
実施の形態では、車両用灯具を例に説明をしたが、本発明の用途はこれに限定されず、放電灯に交互に電力を供給する２つのコンバータを有する放電灯点灯回路に広く適用できる。
【０１０３】
実施の形態で説明した回路において、信号のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【０１０４】
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【０１０５】
ＣＯＮＶ１  第１ＤＣ／ＤＣコンバータ、  ＣＯＮＶ２  第２ＤＣ／ＤＣコンバータ、  ＶＬ  駆動電圧、  ４  放電灯、  ６  車載バッテリ、  ８  電源スイッチ、  １０  制御回路、  ２０  スタータ回路、  ３０  ＰＷＭ生成回路、  ３２  演算回路、  ３４  マスタ制御回路、  ３６  スレーブ制御回路、  ４０  誤差増幅器、  ４６  ＰＷＭコンパレータ、  ５２  電流差検出回路、  ５４  シンクソース出力回路、  ５８  タイミング制御回路、  １００  放電灯点灯回路。
【図１】
2010177180.tif 000003
【図２】
2010177180.tif 000004
【図３】
2010177180.tif 000005
【図４】
2010177180.tif 000006
【図５】
2010177180.tif 000007
【図６】
2010177180.tif 000008
【図７】
2010177180.tif 000009
【図８】
2010177180.tif 000010
【図９】
2010177180.tif 000011
【図１０】
2010177180.tif 000012
【図１１】
2010177180.tif 000013