(57)【要約】【課題】被処理基板上にトランジスター等の素子を歩留まりよく形成可能な電気光学装置の製造方法を提供する。【解決手段】被処理基板１０１の第１面１０１ａにＴＦＴ素子が形成される液晶装置１１の製造方法であって、第１面１０１ａから第２面１０１ｂに亘って導電膜７０を形成する工程と、第１面１０１ａの素子領域８２にレジストパターン８３を形成する工程と、レジストパターン８３をマスクとして、素子領域８２を除く領域の導電膜７０をエッチングして除去する工程と、レジストパターン８３を除去した後、残った導電膜７０をパターニングしてゲート電極を形成する工程と、を有し、エッチングして除去する工程は、第１面１０１ａの素子領域８２と重ならない領域に複数の支持部材８１を当接させて被処理基板１０１を支持しエッチングを行う。【選択図】図７
2010281866.tif 000002
【特許請求の範囲】
【請求項１】
基板の一方の面にトランジスターが形成される素子領域を有する電気光学装置の製造方法であって、
前記基板の一方の面に前記トランジスターの半導体層を形成する半導体層形成工程と、
前記半導体層が形成された前記基板の一方の面から他方の面に亘って第１導電膜を形成する第１導電膜形成工程と、
前記一方の面に前記素子領域を覆うように第１レジスト膜を形成する第１レジスト膜形成工程と、
前記第１レジスト膜をマスクとして、前記一方の面の前記素子領域を除く領域の前記第１導電膜をエッチングして除去すると共に、前記他方の面に形成された前記第１導電膜をエッチングして除去する第１エッチング工程と、
前記第１レジスト膜を除去した後、前記第１導電膜をパターニングして前記トランジスターのゲート電極を形成するゲート電極形成工程とを有し、
前記第１エッチング工程において、前記一方の面に前記素子領域と重ならないように複数の支持部材を当接させて前記第１導電膜をエッチングすることを特徴とする電気光学装置の製造方法。
【請求項２】
請求項１に記載の電気光学装置の製造方法であって、
前記ゲート電極形成工程の後、前記一方の面から前記他方の面に亘って第２導電膜を形成する第２導電膜形成工程と、
前記一方の面の前記素子領域に第２レジスト膜を形成する第２レジスト膜形成工程と、
前記第２レジスト膜をマスクとして、前記一方の面に形成された前記素子領域を除く領域に成膜された前記第２導電膜をエッチングして除去すると共に、前記他方の面に形成された前記第２導電膜をエッチングして除去する第２エッチング工程と、
前記素子領域に形成された前記第２レジスト膜を除去し前記第２導電膜をパターニングして前記トランジスターに対応して設けられた蓄積容量の一方の電極を形成する容量電極形成工程とを有し、
前記第２エッチング工程において、前記一方の面に前記素子領域と重ならないように複数の支持部材を当接させて前記第２導電膜をエッチングすることを特徴とする電気光学装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の電気光学装置の製造方法であって、
前記第１エッチング工程及び前記第２エッチング工程において、前記基板にプラズマエッチングをそれぞれ施すことを特徴とする電気光学装置の製造方法。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置の製造方法であって、
前記第１導電膜及び前記第２導電膜は、それぞれポリシリコン膜からなることを特徴とする電気光学装置の製造方法。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の電気光学装置の製造方法であって、
前記複数の支持部材は、前記基板の外周から離間した位置に配置されていると共に、前記外周に沿って配置されていることを特徴とする電気光学装置の製造方法。
【請求項６】
請求項５に記載の電気光学装置の製造方法であって、
前記複数の支持部材は、前記基板の外周に沿って等間隔で配置されていることを特徴とする電気光学装置の製造方法。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載の電気光学装置の製造方法であって、
前記複数の支持部材は、前記基板を点又は線で支持することを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板にエッチング処理を施す電気光学装置の製造方法に関する。
【背景技術】
【０００２】
上記した電気光学装置として、例えば、一対の基板の間に液晶層が挟持された構造を有する液晶装置がある。液晶装置の製造方法としては、例えば、特許文献１に記載のように、基板の一方の面及び他方の面に成膜された膜にエッチング処理を施す工程を有する。
【０００３】
まず、基板の一方の面に素子を形成するための素子形成膜を、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法を用いて基板の全面に成膜する。次に、基板の周縁部をクランプで挟んで固定し、一方の面に成膜された素子形成膜の一部をエッチングしてパターニングする。
【０００４】
その後、基板を反転すると共に基板を同様に固定して、基板の他方の面に成膜された不要な素子形成膜をエッチングして除去する（透過率を確保するため）。そして、上記した方法を繰り返して、基板上に必要な膜をパターニングする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−２５２０２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、基板の周縁部を挟んで固定しているため、不要な素子形成膜が周縁部に残るおそれがある。これにより、後の工程で他の膜を成膜してパターニングする際に、残っている素子形成膜が悪影響を及ぼすという課題がある。例えば、プラズマエッチング処理において残っている素子形成膜との間で異常放電が発生するという課題がある。
【０００７】
また、基板の端部に素子形成膜が残っていることにより、基板の外周近傍に形成されている位置合わせ用の基準（例えば、アライメントマークや切り欠き等）が正確に検出できないという課題がある。
【課題を解決するための手段】
【０００８】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００９】
［適用例１］本適用例に係る電気光学装置の製造方法は、基板の一方の面にトランジスターが形成される素子領域を有する電気光学装置の製造方法であって、前記基板の一方の面に前記トランジスターの半導体層を形成する半導体層形成工程と、前記半導体層が形成された前記基板の一方の面から他方の面に亘って第１導電膜を形成する第１導電膜形成工程と、前記一方の面に前記素子領域を覆うように第１レジスト膜を形成する第１レジスト膜形成工程と、前記第１レジスト膜をマスクとして、前記一方の面の前記素子領域を除く領域の前記第１導電膜をエッチングして除去すると共に、前記他方の面に形成された前記第１導電膜をエッチングして除去する第１エッチング工程と、前記第１レジスト膜を除去した後、前記第１導電膜をパターニングして前記トランジスターのゲート電極を形成するゲート電極形成工程とを有し、前記第１エッチング工程において、前記一方の面に前記素子領域と重ならないように複数の支持部材を当接させて前記第１導電膜をエッチングすることを特徴とする。
【００１０】
この方法によれば、一方の面の素子領域と重ならないように支持部材を当接させて第１導電膜をエッチングするので、一方の面から他方の面に亘って形成された不要な第１導電膜を除去することができる。これにより、後工程で他の膜をエッチングした際、第１導電膜がエッチングに悪影響（例えば、異常放電）を及ぼすことを防ぐことができる。また、例えば、基板の端部に形成された位置合わせに用いられる切り欠き（オリフラ）の位置を、第１導電膜によって邪魔されることなく正確に検出することができる。加えて、素子領域を除く位置に支持部材を当接させるので、素子領域に形成されている第１導電膜を傷つけることを防ぐことができる。
【００１１】
［適用例２］上記適用例に係る電気光学装置の製造方法において、前記ゲート電極形成工程の後、前記一方の面から前記他方の面に亘って第２導電膜を形成する第２導電膜形成工程と、前記一方の面の前記素子領域に第２レジスト膜を形成する第２レジスト膜形成工程と、前記第２レジスト膜をマスクとして、前記一方の面に形成された前記素子領域を除く領域に成膜された前記第２導電膜をエッチングして除去すると共に、前記他方の面に形成された前記第２導電膜をエッチングして除去する第２エッチング工程と、前記素子領域に形成された前記第２レジスト膜を除去し前記第２導電膜をパターニングして前記トランジスターに対応して設けられた蓄積容量の一方の電極を形成する容量電極形成工程とを有し、前記第２エッチング工程において、前記一方の面に前記素子領域と重ならないように複数の支持部材を当接させて前記第２導電膜をエッチングすることが好ましい。
【００１２】
この方法によれば、上記した支持部材を基板に当接させてエッチングするので、一方の面から他方の面に亘って第２導電膜が成膜された場合でも、素子領域を除く領域に成膜された第２導電膜をエッチングして除去することができる。よって、ゲート電極の上方に、蓄積容量の一方の電極を歩留まりよく形成することができる。
【００１３】
［適用例３］上記適用例に係る電気光学装置の製造方法において、前記第１エッチング工程及び前記第２エッチング工程において、前記基板にプラズマエッチングをそれぞれ施すことが好ましい。
【００１４】
この方法によれば、他方の面側からプラズマエッチングしてもエッチングガスが一方の面側に回り込んで、第１導電膜や第２導電膜を効率よくエッチングすることができる。
【００１５】
［適用例４］上記適用例に係る電気光学装置の製造方法において、前記第１導電膜及び前記第２導電膜は、それぞれポリシリコン膜からなることが好ましい。
【００１６】
この方法によれば、第１導電膜及び第２導電膜がポリシリコン膜で構成されているので、トランジスターの電気的接続を好適に実現することができる。
【００１７】
［適用例５］上記適用例に係る電気光学装置の製造方法において、前記複数の支持部材は、前記基板の外周から離間した位置に配置されていると共に、前記外周に沿って配置されていることが好ましい。
【００１８】
この方法によれば、外周から離間した位置に支持部材が配置されているので、基板の端部側のエッチングに悪影響を及ぼすことなく行うことができる。
【００１９】
［適用例６］上記適用例に係る電気光学装置の製造方法において、前記複数の支持部材は、前記基板の外周に沿って等間隔で配置されていることが好ましい。
【００２０】
この方法によれば、外周に沿って等間隔で支持部材が配置されているので、基板を傾かせることなくバランスよく支持することが可能となり、基板の一方の面及び他方の面に均等にエッチングを進行させることができる。
【００２１】
［適用例７］上記適用例に係る電気光学装置の製造方法において、前記複数の支持部材は、前記基板を点又は線で支持することが好ましい。
【００２２】
この方法によれば、点又は線で基板を支持するので、支持部材の周囲に成膜されている第１導電膜又は第２導電膜をより多く除去することができる。よって、基板における素子領域を除く領域に残る第１導電膜又は第２導電膜の量を少なくすることができ、後工程における悪影響の発生を抑えることができる。
【図面の簡単な説明】
【００２３】
【図１】液晶装置の構造を示す模式平面図。
【図２】図１に示す液晶装置のＡ−Ａ'線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】液晶装置を構成する画素の構造を示す模式平面図。
【図５】図４に示す液晶装置のＢ−Ｂ'線に沿う模式断面図。
【図６】エッチング装置の構造を示す模式図。
【図７】エッチング装置の中に設けられたステージの構造を示す模式図であり、（ａ）はステージを上方から見た模式平面図、（ｂ）はステージを側方から見た模式側面図。
【図８】液晶装置の製造方法を工程順に示す工程図。
【図９】液晶装置の製造方法のうちＴＦＴ素子形成工程を詳しく示す工程図。
【図１０】エッチング装置に設けられたステージの構造の変形例を示す模式図であり、（ａ）はステージを上方から見た模式平面図であり、（ｂ）はステージを側方から見た模式側面図。
【発明を実施するための形態】
【００２４】
＜液晶装置の構成＞
図１は、電気光学装置としての液晶装置の構造を示す模式平面図である。図２は、図１に示す液晶装置のＡ−Ａ'線に沿う模式断面図である。以下、液晶装置の構造を、図１及び図２を参照しながら説明する。
【００２５】
図１及び図２に示すように、液晶装置１１は、例えば、薄膜トランジスター（以下、「ＴＦＴ（Thin Film Transistor）素子」と称する。）を画素のスイッチング素子として用いたＴＦＴアクティブマトリクス方式の液晶装置である。液晶装置１１は、一対の基板を構成する素子基板１２と対向基板１３とが、平面視略矩形枠状のシール材１４を介して貼り合わされている。
【００２６】
素子基板１２及び対向基板１３は、例えば、ガラスや石英などの透光性材料から構成されている。液晶装置１１は、シール材１４に囲まれた領域内に液晶層１５が封入された構成になっている。なお、シール材１４には液晶を注入するための液晶注入口１６が設けられ、液晶注入口１６は封止材１７により封止されている。
【００２７】
液晶層１５としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置１１は、シール材１４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の額縁遮光膜１８が対向基板１３に形成されており、この額縁遮光膜１８の内側の領域が表示領域１９となっている。
【００２８】
額縁遮光膜１８は、例えば、遮光性材料であるアルミ（Ａｌ）で形成されており、対向基板１３側の表示領域１９の外周を区画するように設けられている。
【００２９】
表示領域１９内には、画素領域２１がマトリクス状に設けられている。画素領域２１は、表示領域１９の最小表示単位となる１画素を構成している。シール材１４の外側の領域には、信号線駆動回路２２及び外部接続端子２３が素子基板１２の一辺（図１における下側）に沿って形成されている。
【００３０】
また、シール材１４の内側の領域には、この一辺に隣接する二辺に沿って走査線駆動回路２４がそれぞれ形成されている。素子基板１２の残る一辺（図１における上側）には、検査回路２５が形成されている。対向基板１３側に形成された額縁遮光膜１８は、例えば、素子基板１２上に形成された走査線駆動回路２４及び検査回路２５に対向する位置（言い換えれば、平面的に重なる位置）に形成されている。
【００３１】
一方、対向基板１３の各角部（例えば、シール材１４のコーナー部の４箇所）には、素子基板１２と対向基板１３との間の電気的導通をとるための上下導通端子２６が配設されている。
【００３２】
また、図２に示すように、素子基板１２の液晶層１５側には、複数の画素電極２７が形成されており、これら画素電極２７を覆うように第１配向膜２８が形成されている。画素電極２７は、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる導電膜である。
【００３３】
一方、対向基板１３の液晶層１５側には、格子状の遮光膜（ＢＭ：ブラックマトリクス）（図示せず）が形成され、その上に平面ベタ状の共通電極３１が形成されている。そして、共通電極３１上には、第２配向膜３２が形成されている。共通電極３１は、ＩＴＯ等の透明導電材料からなる導電膜である。
【００３４】
液晶装置１１は透過型であって、素子基板１２及び対向基板１３における光の入射側と出射側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。なお、電気光学装置としての液晶装置１１の構成は、これに限定されず、反射型や半透過型の構成であってもよい。
【００３５】
図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図３を参照しながら説明する。
【００３６】
図３に示すように、液晶装置１１は、表示領域１９を構成する複数の画素領域２１を有している。各画素領域２１には、それぞれ画素電極２７が配置されている。また、画素領域２１には、ＴＦＴ素子３３が形成されている。
【００３７】
ＴＦＴ素子３３は、画素電極２７へ通電制御を行うスイッチング素子である。ＴＦＴ素子３３のソース側には、信号線３４が電気的に接続されている。各信号線３４には、例えば、信号線駆動回路２２（図１参照）から画像信号Ｓ１，Ｓ２，…，Ｓｎが供給されるようになっている。
【００３８】
また、ＴＦＴ素子３３のゲート側には、走査線３５が電気的に接続されている。走査線３５には、例えば、走査線駆動回路２４（図１参照）から所定のタイミングでパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍが供給されるようになっている。また、ＴＦＴ素子３３のドレイン側には、画素電極２７が電気的に接続されている。
【００３９】
走査線３５から供給された走査信号Ｇ１，Ｇ２，…，Ｇｍにより、スイッチング素子であるＴＦＴ素子３３が一定期間だけオン状態となることで、信号線３４から供給された画像信号Ｓ１，Ｓ２，…，Ｓｎが、画素電極２７を介して画素領域２１に所定のタイミングで書き込まれるようになっている。
【００４０】
画素領域２１に書き込まれた所定レベルの画像信号Ｓ１，Ｓ２，…，Ｓｎは、画素電極２７と共通電極３１（図２参照）との間で形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防止するために、画素電極２７と容量線３６（以下、「容量電極３６」と称する。）との間に蓄積容量３７（図５参照）が形成されている。
【００４１】
このように、液晶層１５に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層１５に入射した光が変調されて、画像光が生成されるようになっている。
【００４２】
図４は、液晶装置を構成する画素の構造を示す模式平面図である。図５は、図４に示す液晶装置のＢ−Ｂ'線に沿う模式断面図である。以下、液晶装置の画素の構造を、図４及び図５を参照しながら説明する。なお、図５は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００４３】
図４（図５）に示すように、画素電極２７は、素子基板１２上にマトリクス状に複数設けられており（図４において、点線部２７'により輪郭が示されている）、画素電極２７の縦横の境界に各々沿って信号線３４及び走査線３５が設けられている。信号線３４は、後述するように、アルミニウム膜等を含む積層構造で構成されている。走査線３５は、例えば、導電性のポリシリコン膜等で構成されている。
【００４４】
また、走査線３５は、半導体層４１のうちチャネル領域４１ａに対向するように配置されており、ゲート電極として機能する。すなわち、走査線３５と信号線３４との交差する箇所には、それぞれチャネル領域４１ａに走査線３５の本線部がゲート電極として対向配置された画素スイッチング用のＴＦＴ素子３３が設けられている。
【００４５】
また、上記したように、画素電極２７と共通電極３１との間には液晶容量が設けられている。液晶容量の領域の近傍には、一部が走査線３５に沿って配置された蓄積容量３７が設けられている。蓄積容量３７は、上記したように、液晶容量で保持された画像信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防止するために設けられており、固定電位側容量電極を含むとともに、定電位に固定された容量電極３６を含んでいる。
【００４６】
次に、図５に示すように、液晶装置１１は、素子基板１２と、これに対向配置される対向基板１３とを備えている。素子基板１２及び対向基板１３は、上記したように、例えば、石英基板やガラス基板等によって構成されている。
【００４７】
素子基板１２上には、Ｔｉ（チタン）やＣｒ（クロム）等からなる下側遮光膜５１が形成されている。下側遮光膜５１は、平面的に格子状にパターニングされており（図４参照）、各画素の開口領域を規定している。素子基板１２及び下側遮光膜５１上には、シリコン酸化膜等からなる下地絶縁膜５２が形成されている。
【００４８】
下地絶縁膜５２上には、ＴＦＴ素子３３及び走査線３５等が形成されている。ＴＦＴ素子３３は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン等からなる半導体層４１と、半導体層４１上に形成されたゲート絶縁膜５３と、ゲート絶縁膜５３上に形成されたポリシリコン膜等からなる走査線３５とを有する。上記したように、走査線３５は、ゲート電極として機能する。
【００４９】
半導体層４１は、チャネル領域４１ａと、低濃度ソース領域４１ｂと、低濃度ドレイン領域４１ｃと、高濃度ソース領域４１ｄと、高濃度ドレイン領域４１ｅとを備えている。チャネル領域４１ａは、走査線３５からの電界によりチャネルが形成される。下地絶縁膜５２上には、シリコン酸化膜等からなる第１層間絶縁膜５４が形成されている。
【００５０】
第１層間絶縁膜５４上には、蓄積容量３７及び信号線３４等が設けられている。蓄積容量３７は、ＴＦＴ素子３３の高濃度ドレイン領域４１ｅ及び画素電極２７に接続された画素電位側容量電極としての中継層５５（一方の電極）と、固定電位側容量電極としての容量電極３６とが、誘電体膜５６を介して対向配置されている。
【００５１】
中継層５５は、平面的にみると、図４に示すように、略Ｔ字型の形状を有している。誘電体膜５６は、例えば、シリコン酸化膜等から構成されている。また、容量電極３６及び信号線３４は、下層に導電性ポリシリコン膜Ａ１、上層にアルミニウム膜Ａ２の二層構造を有する膜として形成されている。
【００５２】
容量電極３６及び信号線３４は、光反射性能に比較的優れたアルミニウムを含み、かつ、光吸収性能に比較的優れたポリシリコンを含むことから、遮光層として機能し得る。よって、ＴＦＴ素子３３の半導体層４１に対する入射光の進行を、その上側で遮ることが可能である。
【００５３】
このような容量電極３６は、蓄積容量３７の固定電位側容量電極として機能する。容量電極３６を固定電位とするためには、上述のように、画素領域２１外の定電位源に接続されることで固定電位とされたシールド層５７と、コンタクトホール５８を介して電気的に接続されることによってなされている。
【００５４】
第１層間絶縁膜５４には、ＴＦＴ素子３３の高濃度ソース領域４１ｄと信号線３４とを電気的に接続するコンタクトホール６１が開孔されている。言い換えれば、信号線３４は、誘電体膜５６及び第１層間絶縁膜５４を貫通するコンタクトホール６１を介して、ＴＦＴ素子３３の半導体層４１と電気的に接続されている。具体的には、信号線３４が上述のような二層構造をとっており、中継層５５が導電性のポリシリコン膜からなることにより、信号線３４及び半導体層４１間の電気的接続は、導電性のポリシリコン膜によって実現されている。すなわち、下から順に、半導体層４１、中継層５５のポリシリコン膜、信号線３４の下層のポリシリコン膜Ａ１、その上層のアルミニウム膜Ａ２となる。
【００５５】
また、第１層間絶縁膜５４には、ＴＦＴ素子３３の高濃度ドレイン領域４１ｅと蓄積容量３７を構成する中継層５５とを電気的に接続するコンタクトホール６２が開孔されている。第１層間絶縁膜５４上には、シリコン酸化膜等からなる第２層間絶縁膜６３が形成されている。
【００５６】
第２層間絶縁膜６３上には、例えば、アルミニウム等からなるシールド層５７が形成されている。シールド層５７は、平面的に信号線３４に沿うように設けられている。具体的には、シールド層５７は、信号線３４よりも幅広に形成された本線部と、シールド層５７と容量電極３６とを電気的に接続するコンタクトホール５８に対応する領域が突出する突出部とを備えている。
【００５７】
また、第２層間絶縁膜６３には、上記したように、シールド層５７と容量電極３６とを電気的に接続するためのコンタクトホール５８が形成されている。第２層間絶縁膜６３上には、シリコン酸化膜等からなる第３層間絶縁膜６４が形成されている。
【００５８】
第２層間絶縁膜６３及び第３層間絶縁膜６４には、画素電極２７と中継層５５とを電気的に接続するためのコンタクトホール６５，６６が開孔されている。具体的には、第２層間絶縁膜６３上に形成された第２中継層６７を介してコンタクトホール６５とコンタクトホール６６とが電気的に接続されている。第２中継層６７は、シールド層５７と同一の膜構成となっており、下層にアルミニウム膜、上層に窒化チタン膜という二層構造を備えている。
【００５９】
つまり、高濃度ドレイン領域４１ｅと画素電極２７とは、コンタクトホール６２、中継層５５、コンタクトホール６５、第２中継層６７、コンタクトホール６６を介して、電気的に接続されている。第３層間絶縁膜６４上には、上記した画素電極２７及び第１配向膜２８が形成されている。
【００６０】
画素電極２７は、平面的にマトリクス状に形成されており、例えば、ＩＴＯ膜等の透明導電性膜からなる。また、画素電極２７上には、ラビング処理等の所定の配向処理が施された第１配向膜２８が形成されている。第１配向膜２８は、例えば、ポリイミド膜等の透明な有機膜からなる。
【００６１】
第１配向膜２８上には、シール材１４（図１参照）により囲まれた空間に液晶等の電気光学物質が封入された液晶層１５が設けられている。対向基板１３の液晶層１５に面する側には、透明な共通電極３１を覆ってラビング処理等の所定の配向処理が施された第２配向膜３２が形成されている。第２配向膜３２は、例えば、ポリイミド膜等の透明な有機膜からなる。
【００６２】
液晶層１５は、画素電極２７からの電界が印加されていない状態で第１配向膜２８及び第２配向膜３２によって所定の配向状態をとる。シール材１４は、素子基板１２及び対向基板１３をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。以下、ＴＦＴ素子３３及び蓄積容量３７を形成するためのプラズマエッチング装置の構造について説明する。
【００６３】
＜エッチング装置の構成＞
図６は、プラズマエッチング装置の構造を示す模式図である。図７は、プラズマエッチング装置の中に設けられたステージの構造を示す模式図である。（ａ）は、ステージを上方から見た模式平面図である。（ｂ）は、ステージを側方から見た模式側面図である。以下、プラズマエッチング装置の構造及びステージの構造について、図６及び図７を参照しながら説明する。なお、エッチング処理が施される基板を被処理基板１０１として説明する。
【００６４】
図６に示すように、プラズマエッチング装置７１（以下、「エッチング装置７１」と称する。）は、例えば、平行平板型のＲＩＥ（reactive ion etching）装置である。エッチング装置７１は、ＰＬＣＶＤ装置等を用いて被処理基板１０１に成膜された導電膜７０（第１導電膜、第２導電膜に相当、図７参照）にエッチング処理（プラズマエッチング）を施し、ＴＦＴ素子３３や蓄積容量３７等を形成するために用いられる。
【００６５】
エッチング装置７１は、チャンバー７２と、チャンバー７２内を減圧する真空ポンプ７３（ドライポンプ）と、チャンバー７２内に処理ガス７４ａを導入するガス導入部７４と、チャンバー７２内において被処理基板１０１を支持する平板状のステージ７５と、ステージ７５の上方に設けられた平板状の上電極７６とを備えている。上電極７６は、例えば、高周波電源７７に接続されている。
【００６６】
エッチング装置７１を用いたエッチング処理方法としては、まず、図７に示すように、チャンバー７２内の下方に配置された円盤状のステージ７５上にウエハ状の被処理基板１０１を載置する。詳述すると、ステージ７５上には、被処理基板１０１を支持するための支持部材８１が設けられている。被処理基板１０１は、一方の面としての第１面１０１ａ側が支持部材８１に当接するように載置される。なお、第１面１０１ａ側は、被処理基板１０１における素子が形成される側である。他方の面としての第２面１０１ｂ側は、第１面１０１ａと対向する面であり、素子が形成されない側である。
【００６７】
支持部材８１は、例えば、ステージ７５の中心から放射状に８箇所に設けられている。言い換えれば、支持部材８１は、被処理基板１０１の周縁部（外周）に沿って配置されている。また、支持部材８１は、それぞれが等間隔になるように配置されている。支持部材８１の形状は、例えば、半球状である。つまり、支持部材８１は、被処理基板１０１（第１面１０１ａ）の周縁部に点接触で当接するので、接触面積を少なくすることができる。更に、被処理基板１０１をバランスよく支持することが可能となっている。
【００６８】
支持部材８１と被処理基板１０１とが当接する位置は、被処理基板１０１の端面（外周）から離間した位置であり、被処理基板１０１における素子領域８２を避けた、例えば、外周から２ｍｍ〜５ｍｍ程度離れた位置である。
【００６９】
次に、真空ポンプ７３を動作させてチャンバー７２内を排気すると共に、ガス導入部７４からチャンバー７２内に処理ガス７４ａを導入する。処理ガス７４ａは、例えば、ＣＦ4（四フッ化メタン）やＯ2（酸素）である。次に、高周波電源７７をオンしてチャンバー７２内にプラズマを発生させる。
【００７０】
このように、支持部材８１の形状が半球状であり、被処理基板１０１（第１面１０１ａ）の素子領域８２を避けた周縁部に支持部材８１を当接させる（支持する）ので、エッチング処理を行った際、被処理基板１０１の第２面１０１ｂに成膜された導電膜７０（ポリシリコン膜）を除去できると共に、被処理基板１０１の端面１０１ｃに成膜された導電膜７０と、第１面１０１ａに形成されたレジストパターン８３（第１レジスト膜、第２レジスト膜）で覆われた部分を除く導電膜７０とを除去することができる。
【００７１】
これにより、素子領域８２以外の不要な導電膜７０を除去することが可能となり、後工程で他の膜をエッチングした際、残った導電膜７０がエッチングに悪影響（例えば、異常放電）を及ぼすことを防ぐことができる。また、被処理基板１０１の端面１０１ｃに形成された位置合わせに用いられる切り欠き８４（オリフラ）の位置を、導電膜７０によって邪魔されることなく正確に検出することができる。加えて、素子領域８２を除く位置に支持部材８１を当接させるので、素子領域８２に形成されている導電膜７０を傷つけることを防ぐことができる。
【００７２】
＜電気光学装置の製造方法＞
図８は、液晶装置の製造方法を工程順に示す工程図である。図９は、液晶装置の製造方法のうちＴＦＴ素子形成工程を詳しく示す工程図である。以下、液晶装置の製造方法を、図７〜図９を参照しながら説明する。
【００７３】
最初に、素子基板１２側の製造方法を説明する。ステップＳ１１では、素子基板１２上にＴＦＴ素子３３（図３参照）等を形成する。具体的には、図９に示す工程図を参照しながら説明する。なお、素子基板１２となる前の処理が施される基板を被処理基板１０１と称して説明する。
【００７４】
ステップＳ１１１（第１導電膜形成工程）では、被処理基板１０１に走査線３５（ゲート電極）となる第１導電膜（導電膜７０、図７参照：ポリシリコン膜）を成膜する。被処理基板１０１の厚みは、例えば、１．２ｍｍである。まず、被処理基板１０１上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いてゲート絶縁膜５３まで形成する。次に、ゲート絶縁膜５３まで形成された被処理基板１０１の全面に、ＬＰＣＶＤ法を用いて導電膜７０を成膜する。ポリシリコン膜の厚みは、例えば、６００Å〜３５００Å程度である。
【００７５】
ステップＳ１１２（第１レジスト膜形成工程）では、引き続く工程において素子領域８２（図７参照）にある導電膜７０に傷が付かないよう、導電膜７０上の素子領域８２にレジストパターン８３を形成する。具体的には、被処理基板１０１の第１面１０１ａ側（図７（ｂ）参照）にスピンコート法等を用いてレジスト膜を塗布する。次に、レジスト膜に露光及び現像処理してレジストパターン８３を形成する。
【００７６】
ステップＳ１１３では、被処理基板１０１の表裏を反転させる。具体的には、次の工程で被処理基板１０１の第１面１０１ａ側がエッチング装置７１のステージ７５に向くように被処理基板１０１の表裏を反転させる。反転させる方法としては、被処理基板１０１の端面１０１ｃ（図７（ｂ）参照）を、例えば二方向から押さえて被処理基板１０１を固定し、その後反転させる。
【００７７】
ステップＳ１１４（第１エッチング工程）では、被処理基板１０１の第２面１０１ｂ側（図７（ｂ）参照）に成膜された導電膜７０をエッチングして除去する（裏面エッチング）。まず、エッチング装置７１において、ステージ７５上に被処理基板１０１を載置する。被処理基板１０１は、上記したように、第１面１０１ａ側がステージ７５の支持部材８１に当接するように載置する。そして、レジストパターン８３をマスクとして被処理基板１０１にエッチング処理を施すことにより、被処理基板１０１の第２面１０１ｂに成膜された導電膜７０に加えて、被処理基板１０１の端面１０１ｃや第１面１０１ａの素子領域８２を除く領域の導電膜７０を除去する。エッチング処理の時間は、例えば、１分〜５分程度である。
【００７８】
ステップＳ１１５では、被処理基板１０１の表裏を反転させる。具体的には、ステップＳ１１３で行った方法と同様に行う。
【００７９】
ステップＳ１１６では、素子領域８２を保護するために成膜されているレジストパターン８３にアッシング処理及び硫酸処理を施してレジストパターン８３を除去する。
【００８０】
ステップＳ１１７（ゲート電極形成工程）では、素子領域８２に残った導電膜７０にエッチング処理を施し、所定のパターンのゲート電極（走査線３５）等を形成する。
【００８１】
ステップＳ１１８（第２エッチング工程、第２導電膜形成工程、容量電極形成工程）では、蓄積容量３７を構成する中継層５５を形成する。中継層５５の形成方法としては、第１層間絶縁膜５４を形成した後、上記したステップＳ１１１〜Ｓ１１６を同様に行う。その後、ポリシリコンからなる導電膜７０（第２導電膜）にエッチング処理を施し、所定のパターンの中継層５５を形成する。
【００８２】
ステップＳ１１９では、蓄積容量３７を構成する容量電極３６を形成する。容量電極３６の形成方法としては、中継層５５上に誘電体膜５６を形成した後、上記したステップＳ１１１〜Ｓ１１６を同様に行う。次に、ポリシリコンからなる導電膜７０上にアルミニウム膜を成膜する。そして、導電膜７０及びアルミニウム膜にエッチング処理を施し、下層にポリシリコン膜（Ａ１）、上層にアルミニウム膜（Ａ２）で構成された所定のパターンの容量電極３６を形成する。
【００８３】
このように、素子領域８２以外の不要な導電膜７０（ポリシリコン膜）を除去することにより、後工程で他の膜をエッチングした際、残った導電膜７０がエッチングに悪影響（例えば、異常放電）を及ぼすことを防ぐことができる。また、被処理基板１０１の端面１０１ｃに形成された位置合わせに用いられる切り欠き８４（オリフラ）の位置を、導電膜７０によって邪魔されることなく正確に検出することができる。以下、図８に示す工程図に沿って説明する。
【００８４】
ステップＳ１２では、画素電極２７を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第３層間絶縁膜６４上に画素電極２７を形成する。
【００８５】
ステップＳ１３では、画素電極２７上に第１配向膜２８を形成する。第１配向膜２８の形成方法は、例えば、配向膜材料としてのポリイミドやポリアミック酸を含む有機溶液を塗布して、溶媒成分を除去する乾燥・焼成を行う。塗布方法としては、スピンコート、スリットコート等の方法や、オフセット等の印刷法が挙げられる。その後、成膜化した第１配向膜２８に、ラビング処理を施す。以上により、素子基板１２側が完成する。
【００８６】
次に、対向基板１３側の製造方法を説明する。まず、ステップＳ２１では、ガラスや石英等の透光性材料からなる対向基板１３上に、共通電極３１を形成する。
【００８７】
ステップＳ２２では、共通電極３１上に第２配向膜３２を形成する。なお、第２配向膜３２の形成方法は、上記した第１配向膜２８の形成方法と同様である。以上により、対向基板１３側が完成する。引き続いて、素子基板１２と対向基板１３とを貼り合わせる方法を説明する。
【００８８】
ステップＳ３１では、対向基板１３上にシール材１４を塗布する。詳しくは、対向基板１３とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、対向基板１３における表示領域１９の周縁部に（表示領域１９を囲むように）シール材１４を塗布する。
【００８９】
ステップＳ３２では、素子基板１２と対向基板１３とを貼り合わせる。具体的には、対向基板１３に塗布されたシール材１４を介して素子基板１２と対向基板１３とを貼り合わせる。より具体的には、互いの基板１２，１３の平面的な縦方向や横方向の位置精度を確保しながら行う。
【００９０】
ステップＳ３３では、液晶注入口１６（図１参照）から構造体の内部に液晶を注入し、その後、液晶注入口１６を封止する。封止には、例えば、樹脂等の封止材１７が用いられる。以上により、液晶装置１１が完成する。
【００９１】
以上詳述したように、本実施形態によれば、以下に示す効果が得られる。
【００９２】
（１）本実施形態によれば、被処理基板１０１の第１面１０１ａ側の素子領域８２と重ならない領域に支持部材８１を当接させて被処理基板１０１を支持しエッチングを行うので、第１面１０１ａから第２面１０１ｂに亘って形成された不要な第１導電膜（導電膜７０）を除去することができる。これにより、後工程で他の膜をエッチングした際、導電膜７０がエッチングに悪影響（例えば、異常放電）を及ぼすことを防ぐことができる。また、例えば、被処理基板１０１の端面１０１ｃに形成された位置合わせに用いられる切り欠き８４（オリフラ）の位置を、導電膜７０によって邪魔されることなく正確に検出することができる。加えて、素子領域８２を除く位置に支持部材８１を当接させるので、素子領域８２に形成されている導電膜７０を傷つけることを防ぐことができる。
【００９３】
なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。
【００９４】
（変形例１）
上記したように、エッチング装置７１のステージ７５に被処理基板１０１を載置する際、半球状の支持部材８１によって被処理基板１０１に点接触で支持することに限定されず、図１０に示すように、線接触で支持するようにしてもよい。図１０（ａ）は、エッチング装置に設けられたステージを上方から見た模式平面図である。図１０（ｂ）は、ステージを側方から見た模式側面図である。
【００９５】
支持部材１８１は、例えば、４箇所に設けられており、平面的に円弧状、更に断面的にも円弧状に形成されている。つまり、被処理基板１０１は、支持部材１８１によって線接触で支持されている。これによれば、線接触によって被処理基板１０１を支持するので、上記した実施形態と同様の効果を得ることができる。
【００９６】
（変形例２）
上記したように、被処理基板１０１に支持部材８１を当接させる方法として、第１エッチング工程と第２エッチング工程とにおいて同様に行うことに限定されず、例えば、エッチング工程によって当接させる支持部材８１の位置を変えるようにしてもよい。これによれば、エッチング工程によって被処理基板１０１と支持部材８１の接触する位置が変わるので、不要な導電膜７０が被処理基板１０１に残ることを少なくすることができる。
【００９７】
（変形例３）
上記した実施形態は、電気光学装置として液晶装置１１に適用することに限定されず、例えば、有機ＥＬ装置、プラズマディスプレイなどに適用するようにしてもよい。
【符号の説明】
【００９８】
１１…電気光学装置としての液晶装置、１２…素子基板、１３…対向基板、１４…シール材、１５…液晶層、１６…液晶注入口、１７…封止材、１８…額縁遮光膜、１９…表示領域、２１…画素領域、２２…信号線駆動回路、２３…外部接続端子、２４…走査線駆動回路、２５…検査回路、２６…上下導通端子、２７…画素電極、２８…第１配向膜、３１…共通電極、３２…第２配向膜、３３…ＴＦＴ素子、３４…信号線、３５…走査線、３６…容量線、３７…蓄積容量、４１…半導体層、４１ａ…チャネル領域、４１ｂ…低濃度ソース領域、４１ｃ…低濃度ドレイン領域、４１ｄ…高濃度ソース領域、４１ｅ…高濃度ドレイン領域、５１…下側遮光膜、５２…下地絶縁膜、５３…ゲート絶縁膜、５４…第１層間絶縁膜、５５…中継層、５６…誘電体膜、５７…シールド層、５８，６１，６２，６５，６６…コンタクトホール、６３…第２層間絶縁膜、６４…第３層間絶縁膜、６７…第２中継層、７０…第１導電膜及び第２導電膜としての導電膜、７１…エッチング装置、７２…チャンバー、７３…真空ポンプ、７４…ガス導入部、７４ａ…処理ガス、７５…ステージ、７６…上電極、７７…高周波電源、８１…支持部材、８２…素子領域、８３…第１レジスト膜及び第２レジスト膜としてのレジストパターン、８４…切り欠き、１０１…被処理基板、１０１ａ…一方の面としての第１面、１０１ｂ…他方の面としての第２面、１０１ｃ…端面、１８１…支持部材。
【図１】
2010281866.tif 000003
【図２】
2010281866.tif 000004
【図３】
2010281866.tif 000005
【図４】
2010281866.tif 000006
【図５】
2010281866.tif 000007
【図６】
2010281866.tif 000008
【図７】
2010281866.tif 000009
【図８】
2010281866.tif 000010
【図９】
2010281866.tif 000011
【図１０】
2010281866.tif 000012