(57)【要約】    【課題】暗コントラストを高めることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。    【解決手段】単位表示期間内の１のサブフィールドにおいて、アドレス行程に先立って画素を担う放電セル各々の状態を初期化すべきリセット放電を生起させるにあたり、ＰＤＰの複数の行電極対各々の一方の行電極又は一方の行電極群の各々に順次、リセットパルスを印加しつつ、このリセットパルスに同期させてＰＤＰの列電極各々に選択的にリセット放電を停止させるべき選択パルスを印加する。    【選択図】  図７
2010032601.tif 000002
【特許請求の範囲】
【請求項１】
一方の行電極と他方の行電極からなる行電極対の複数と複数の列電極を備え、前記行電極対と前記列電極との交叉部に放電セルが形成されたプラズマディスプレイパネルを、入力映像信号の単位表示期間毎に複数のサブフィールドにて駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールド各々では、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみを発光させるサスティン行程とを実行し、
前記単位表示期間内の１のサブフィールドでは、前記アドレス行程に先立って前記放電セルの状態を初期化すべきリセット放電を生起させるリセット行程を実行し、
前記リセット行程では、前記一方の行電極の各々に順次、リセットパルスを印加しつつ、前記リセットパルスに同期させて前記列電極各々に選択的に選択パルスを印加する、又は、複数の前記一方の行電極から構成される行電極群の複数に対して、当該行電極群各々に順次、リセットパルスを印加しつつ、前記リセットパルスに同期させて前記列電極各々に選択的に選択パルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記リセットパルスと前記選択パルスは同一極性のピーク電位を有し、前記選択パルスが印加されなかった前記放電セルでは、前記一方の行電極と前記列電極との間でリセット放電が生起される一方、
前記選択パルスが印加された前記放電セルでは前記リセット放電が生起されないことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記単位表示期間内の１の前記アドレス行程にて前記点灯モードに設定される放電セルでは前記選択パルスが印加されず、
前記単位表示期間内において、前記入力映像信号に基づき輝度レベル０の発光を担う放電セルでは前記選択パルスが印加されることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記リセットパルスのパルス幅は、前記アドレス行程にて前記一方の行電極に順次印加される走査パルスのパルス幅よりも広いことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記リセット行程では、前記行電極群毎にリセットパルスが順次印加され、
前記行電極群毎に、当該行電極群に属する前記放電セル各々の内の少なくとも１つの放電セルが前記単位表示期間内のいずれか１の前記アドレス行程において前記点灯モードに設定されるか否かを判定し、
前記単位表示期間内のいずれか１の前記アドレス行程において前記点灯モードに設定すべき放電セルが少なくとも１つ存在すると判定された前記行電極群に属する前記放電セル各々に対しては前記選択パルスを印加せず、
前記単位表示期間内において前記点灯モードに設定すべき放電セルが全く存在しない前記行電極群に属する前記放電セル各々に対しては前記選択パルスを印加することを特徴とする請求項１に記載にプラズマディスプレイパネルの駆動方法。
【請求項６】
前記リセット行程では、前記入力映像信号によって表される画像が静止画の場合には前記一方の行電極各々に順次、前記リセットパルスを印加する一方、前記入力映像信号によって表される画像が動画の場合には前記一方の行電極群の各々に順次、前記リセットパルスを印加することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記リセット行程では、前記行電極群の各々に順次、前記リセットパルスを印加し、
前記プラズマディスプレイパネルの累積使用時間に応じて、前記行電極群を構成する前記一方の行電極の数を変更することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記リセット行程では、前記行電極群の各々に順次、前記リセットパルスを印加し、
前記プラズマディスプレイパネルの温度に応じて、前記行電極群を構成する前記一方の行電極の数を変更することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネル（以下、ＰＤＰと称する）が製品化されてきている。ＰＤＰ内には、２枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面（背面基板と対向する面）には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。この際、１つの行電極対は、ＰＤＰにおける１つの表示ラインに対応している。又、前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した放電セルが形成されている。
【０００３】
このようなＰＤＰに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【０００４】
サブフィールド法に基づく階調駆動では、１フィールドの表示期間毎に、複数のサブフィールド各々でアドレス行程と、サスティン行程とを順次実行する。又、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。
【０００５】
リセット行程では、全ての放電セル内で一斉にリセット放電を生起させることにより、各放電セル内に所定量の壁電荷を形成させる。アドレス行程では、入力映像信号に基づき、放電セル各々に対して選択的にアドレス放電を生起させる。この際、アドレス放電が生起された放電セル内では壁電荷が消去され、この放電セルは消灯モードに設定される。一方、このアドレス行程において、アドレス放電が生起されなかった放電セル内には所定量の壁電荷が残留することになり、この放電セルは点灯モードに設定される。サスティン行程では、所定量の壁電荷が形成されている放電セル、つまり上記点灯モードの状態にある放電セルのみを繰り返しサスティン放電させてその放電に伴う発光状態を維持させる。この際、１フィールド表示期間内において生起されたサスティン放電の総数に対応した中間輝度が視覚されることになる。
【０００６】
ここで、上記リセット行程において全放電セル内で生起させるべきリセット放電は、放電セル内に壁電荷を形成させると共に、その後の各種放電を確実に生起させる為の荷電粒子を形成させる役目を担うものであるため、比較的強い放電となる。更に、かかるリセット放電は、表示すべき画像の内容には何ら関与しないものである。よって、リセット放電に伴う発光が画像のコントラストを低下させていた。
【０００７】
そこで、電子線照射により励起されて波長２００〜３００ｎｍ内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を、行電極対を被覆する誘電体層の表面に付着させることにより、放電遅れ時間を短縮させるようにしたＰＤＰ及びその駆動方法が提案された（例えば特許文献１参照）。かかる構造を有するＰＤＰでは、放電後のプライミング効果が比較的長時間継続するので、微弱な放電を安定して生起させることが可能となる。よって、リセット行程では、時間経過に伴い徐々に電圧値がピーク電圧値に到るパルス波形を有するリセットパルス（例えば特許文献１の図８中のＲＰY1参照）の印加によってリセット放電を生起させることにより、リセット放電の微弱化を図り、高コントラスト化を図るようにしている。
【０００８】
しかしながら、このような駆動方法によっても、暗い画像を表示する際のいわゆる暗コントラストを十分に高めることができないという問題があった。
【特許文献１】特開２００８−７０４４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、暗コントラストを高めることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、一方の行電極と他方の行電極からなる行電極対の複数と複数の列電極を備え、前記行電極対と前記列電極との交叉部に放電セルが形成されたプラズマディスプレイパネルを、入力映像信号の単位表示期間毎に複数のサブフィールドにて駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々では、前記入力映像信号に基づき前記放電セル各々を点灯モード及び消灯モードの内の一方の状態に設定するアドレス行程と、前記点灯モードの状態にある前記放電セルのみを発光させるサスティン行程とを実行し、前記単位表示期間内の１のサブフィールドでは、前記アドレス行程に先立って前記放電セルの状態を初期化すべきリセット放電を生起させるリセット行程を実行し、前記リセット行程では、前記一方の行電極の各々に順次、リセットパルスを印加しつつ、前記リセットパルスに同期させて前記列電極各々に選択的に選択パルスを印加する、又は、複数の前記一方の行電極から構成される行電極群の複数に対して、当該行電極群各々に順次、リセットパルスを印加しつつ、前記リセットパルスに同期させて前記列電極各々に選択的に選択パルスを印加する。
【発明を実施するための最良の形態】
【００１１】
単位表示期間内の１のサブフィールドにおいて、アドレス行程に先立って画素を担う放電セル各々の状態を初期化すべきリセット放電を生起させるにあたり、ＰＤＰの複数の行電極対各々の一方の行電極又は一方の行電極群の各々に順次、リセットパルスを印加しつつ、このリセットパルスに同期させてＰＤＰの列電極各々に選択的にリセット放電を停止させるべき選択パルスを印加する。
【００１２】
従って、かかる駆動によれば、ＰＤＰの全放電セルの内の一部の放電セルのみで選択的にリセット放電を生起させるようにしたので、全放電セルをリセット放電させる場合に比してコントラストを高めることが可能となる。
【実施例１】
【００１３】
図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１４】
図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、及び駆動制御部５６から構成される。
【００１５】
ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ１〜Ｄｍ、横方向（水平方向）に夫々伸張して配列された行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ１，Ｘ１）、（Ｙ２，Ｘ２）、（Ｙ３，Ｘ３）、・・・、（Ｙｎ，Ｘｎ）が夫々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ１〜Ｄｍ各々との各交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う放電セルＰＣが形成されている。すなわち、図１に示すように、ＰＤＰ５０には、画面座標位置[(0,0)〜(n,m)]に夫々対応した位置に放電セルＰＣ１,1〜ＰＣn,mの各々が配列されている。
【００１６】
図２は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。
【００１７】
尚、図２においては、夫々隣接する３つの列電極Ｄと、互いに隣接する２つの表示ラインとの各交叉部を抜粋して示すものである。又、図３は、図２のＶ−Ｖ線におけるＰＤＰ５０の断面を示す図であり、図４は、図２のＷ−Ｗ線におけるＰＤＰ５０の断面を示す図である。
【００１８】
図２に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各放電セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各放電セルＰＣに対応した位置に夫々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図３に示す如く、その前面側がＰＤＰ５０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇを介して互いに対向している。又、前面透明基板１０の背面側には、行電極対（Ｘ、Ｙ）とこの行電極対に隣接する行電極対（Ｘ、Ｙ）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図３に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。
【００１９】
誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、酸化マグネシウム層１３が形成されている。
【００２０】
酸化マグネシウム層１３は、電子線の照射によって励起されて波長２００〜３００ｎｍ内、特に２３０〜２５０ｎｍ内にピークを有するＣＬ（カソードルミネッセンス）発光を行う二次電子放出材としての酸化マグネシウム結晶体（以下、ＣＬ発光ＭｇＯ結晶体と称する）を含むものである。このＣＬ発光ＭｇＯ結晶体は、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有し、その平均粒径は、２０００オングストローム以上（ＢＥＴ法による測定結果）である。
【００２１】
前面透明基板１０と平行に配置された背面基板１４上には、列電極Ｄの各々が、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において、各行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において夫々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。更に、図２に示す如き梯子形状の隔壁１６がＰＤＰ５０の各表示ライン毎に形成されている。互いに隣接する隔壁１６の間には、図２に示す如き隙間ＳＬが存在する。又、梯子状の隔壁１６により、夫々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む放電セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。この際、２次元表示画面の横方向において互いに隣接する放電セルＰＣ各々の放電空間Ｓは、隙間ｒを介して互いに連通している。各放電セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、これらの面を全て覆うように蛍光体層１７が形成されている。この蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。
【００２２】
尚、蛍光体層１７内には、二次電子放出材として上記の如きＣＬ発光ＭｇＯ結晶体が含まれている。
【００２３】
すなわち、ＰＤＰ５０には、酸化マグネシウム層１３及び蛍光体層１７の双方に上述した如きＣＬ発光ＭｇＯ結晶体が含まれている。かかる構造によれば、放電セルＰＣ各々内での放電確率が飛躍的に向上し、特に、列電極Ｄを陰極、行電極Ｙを正極とした電圧を掛けた際にこれら列電極Ｄ及び行電極Ｙ間で生起される放電（以下、列側陰極放電と称する）が生起され易くなる。
【００２４】
黒表示セル検出部４０は、入力映像信号に基づき、各フレーム（又はフィールド）表示期間（以下、単位表示期間と称する）毎に、その単位表示期間に亘り黒表示（輝度レベル０）状態となる放電セルＰＣ（黒表示セルと称する）を放電セルＰＣ1,1〜ＰＣn,mの内から検出する。そして、黒表示セル検出部４０は、この検出された黒表示セル各々の画面座標位置[(0,0)〜(n,m)]を示す黒表示セルデータＢＬを駆動制御部５６に供給する。
【００２５】
駆動制御部５６は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより６ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御部５６は、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、駆動制御部５６は、上記ディザ加算画素データの上位４ビット分をそのまま、図５に示す如く、全輝度範囲を１５段階の中間輝度にて表す第１〜第１５階調の内のいずれの階調に対応した駆動を実施するのかを示す多階調化画素データＰＤＳとする。そして、駆動制御部５６は、多階調化画素データＰＤＳを図５に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換する。駆動制御部５６は、かかる画素駆動データＧＤにおける第１〜第１４ビットの各ビット桁をサブフィールドＳＦ１〜ＳＦ１４（後述する）各々に対応させ、そのサブフィールドＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。又、この間、駆動制御部５６は、上記黒表示セルデータＢＬにて示される画面座標位置に存在する放電セルＰＣに対してはリセット放電を停止させるべく、このリセット放電の停止対象とすべき放電セルＰＣ各々の画面座標位置を示すリセット停止セル指定信号ＳＴをアドレスドライバ５５に供給する。
【００２６】
更に、駆動制御部５６は、図６に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御部５６は、図６に示す１フィールド又は１フレーム表示期間（以下、単位表示期間と称する）内の先頭のサブフィールドＳＦ１では、選択リセット行程Ｒ、選択書込アドレス行程ＷＷ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドＳＦ２〜ＳＦ１４各々では、選択消去アドレス行程ＷＤ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、単位表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御部５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
【００２７】
パネルドライバ、すなわち、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５は、駆動制御部５６から供給された各種制御信号に応じて、図７及び図８に示す如き各種駆動パルスを生成してＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに供給する。
【００２８】
尚、図７及び図８においては、図６に示されるサブフィールドＳＦ１〜ＳＦ１４の内の先頭のサブフィールドＳＦ１と、それに続くサブフィールドＳＦ２、並びに最後尾のサブフィールドＳＦ１４での動作のみを抜粋して示す。
【００２９】
先ず、サブフィールドＳＦ２〜ＳＦ１４各々の選択消去アドレス行程ＷOでは、Ｙ電極ドライバ５３が、正極性のピーク電位を有するベースパルスＢＰ＋を行電極Ｙ１〜Ｙｎ各々に印加しつつ、かかるベースパルスＢＰ＋に重畳させて負極性のピーク電位を有する消去走査パルスＳＰＤを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。尚、ベースパルスＢＰ＋のピーク電位は、この選択消去アドレス行程ＷOの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。尚、かかる選択消去アドレス行程ＷOの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ１〜Ｘｎ各々を接地電位（０ボルト）に設定する。更に、この選択消去アドレス行程ＷＤにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットが供給された場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、図７又は図８に示す如く、各消去走査パルスＳＰＤの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。この際、上記消去走査パルスＳＰＤと同時に、高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰＤと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００３０】
次に、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、図７及び図８に示す如く、正極性のピーク電位を有するサスティンパルスＩＰを、そのサブフィールドの輝度重みに対応した回数（偶数回数）分だけ繰り返し、行電極Ｘ及びＹ交互にて、行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎ各々に印加する。かかるサスティンパルスＩＰが印加される度に、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて最終に印加されるサスティンパルスＩＰに応じてサスティン放電が生起された放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図７及び図８に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ１〜Ｙｎに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷＤにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００３１】
次に、最終のサブフィールドＳＦ１４の最後尾において、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ１〜Ｙｎに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある放電セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルＰＣは消灯モードの状態に遷移する。
【００３２】
次に、先頭のサブフィールドＳＦ１の選択書込アドレス行程ＷＷでは、Ｙ電極ドライバ５３が、図７に示す如く、負極性ピーク電位を有するベースパルスＢＰ−を行電極Ｙ１〜Ｙｎに同時に印加しつつ、かかるベースパルスＢＰ−に重畳させて負極性のピーク電位を有する書込走査パルスＳＰＷを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。この間、アドレスドライバ５５は、先ず、サブフィールドＳＦ１に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、図７に示す如く、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰＷの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。更に、この間、Ｘ電極ドライバ５１は、後述する選択リセット行程Ｒにおいて印加する正極性のベースパルスＢＰ＋を引き続き行電極Ｘ１〜Ｘｎに印加する。ここで、上記書込走査パルスＳＰＷと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電に誘発されて放電セルＰＣ内の行電極Ｘ及びＹ間にも放電（以下、補助放電と称する）が生起される。かかる補助放電及び上記選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰＷと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極Ｘ及びＹ間にでの放電も生じることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、以下の選択リセット行程Ｒにおいて初期化された消灯モードの状態を維持する。
【００３３】
かかる選択リセット行程Ｒでは、Ｘ電極ドライバ５１は、この選択リセット行程Ｒの実行期間中に亘り、行電極Ｘ及びＹ間での放電を防止する為に、正極性ピーク電位を有するベースパルスＢＰ＋を行電極Ｘ１〜Ｘｎ各々に印加する。つまり、ベースパルスＢＰ＋が印加されている間に行電極Ｘ及びＹに生じる電圧は、放電セルＰＣの放電開始電圧未満となる。
【００３４】
更に、選択リセット行程Ｒでは、Ｙ電極ドライバ５３が、図７に示すように、正極性のピーク電位を有するベースパルスＢＰ１＋を行電極Ｙ１〜Ｙｎ各々に印加しつつ、かかるベースパルスＢＰ１＋に重畳させて正極性のピーク電位を有するリセット走査パルスＲＰを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加して行く。尚、図７に示すように、リセット走査パルスＲＰのパルス幅Ｗ１は、その後の選択書込アドレス行程ＷＷで印加する書込走査パルスＳＰＷのパルス幅Ｗ２よりも広くしている。これにより、後述する第１リセット放電を安定して生起させるようにしている。
【００３５】
この間、アドレスドライバ５５は、各単位表示期間毎に、リセット停止セル指定信号ＳＴに基づき、リセット放電の停止対象となる放電セルＰＣに対しては正極性の高電圧のピーク電位を有する選択パルスＳＴＰを生成する。一方、それ以外の放電セルＰＣ、つまりリセット放電を生起させるべき放電セルＰＣに対しては、アドレスドライバ５５は、低電圧（０ボルト）の選択パルスＳＴＰを生成する。そして、アドレスドライバ５５は、各放電セルＰＣ毎の選択パルスＳＴＰを図７に示す如く、１表示ライン分(ｍ個)ずつ、各リセット走査パルスＲＰの印加タイミングに同期して列電極Ｄ１〜Ｄｍに印加して行く。
【００３６】
この際、上記リセット走査パルスＲＰと同時に、リセット放電を生起させるべき低電圧の選択パルスＳＴＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には、第１リセット放電としての列側陰極放電が生起される。かかる第１リセット放電に応じて、放電セルＰＣ内にはその後の各種放電を安定的に生起させる為の所定量の荷電粒子が形成されると共に、この放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成される。一方、リセット走査パルスＲＰと同時に、リセット放電を停止させるべき高電圧の正極性ピークを有する選択パルスＳＴＰが印加された放電セルＰＣ内では、列電極Ｄ及び行電極Ｙ間の電圧が放電開始電圧未満となるので、上述した如き第１リセット放電は生起されない。
【００３７】
そして、上述した如き、行電極Ｙ１からＹｎまでの全行電極Ｙに対するリセット走査パルスＲＰの印加が終了すると、Ｙ電極ドライバ５３は、時間経過に伴い徐々に電位が低下して負極性のピーク電位に到る前縁部波形を有する負極性のリセットパルスＲＰＹ２を発生し、これを全ての行電極Ｙ１〜Ｙｎに同時印加する。かかるリセットパルスＲＰＹ２の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。かかる第２リセット放電により、各放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷が消去され、全ての放電セルＰＣが消灯モードに初期化される。又、上記リセットパルスＲＰＹ２の印加によれば、全放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、かかる放電により、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去され、その後の選択書込アドレス行程ＷＷにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。尚、リセットパルスＲＰＹ２における負極性ピーク電位は、後述する負極性の書込走査パルスＳＰＷのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰＹ２のピーク電位を書込走査パルスＳＰＷのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、選択書込アドレス行程ＷＷでのアドレス放電が不安定となるからである。
【００３８】
以上の如く、図７に示す選択リセット行程Ｒでは、全ての放電セルＰＣ1,1〜ＰＣn,mの内で、黒表示セルに該当する放電セルＰＣを第１リセット放電の停止対象とし、この停止対象となる放電セルを省いた一部の放電セルＰＣだけで、第１リセット放電を生起させるようにしている。すなわち、そもそも、入力映像信号に基づき黒表示（輝度レベル０）で駆動させるべき放電セル、つまり黒表示セルに該当する放電セルＰＣに対しては、選択書込アドレス放電を生起させるべき駆動は一切実施されない。従って、この際、選択書込アドレス放電を安定して生起させる為の荷電粒子生成を司る第１リセット放電については、これを生起させる必要がなくなる。そこで、上記選択リセット行程Ｒでは、全ての放電セルＰＣ1,1〜ＰＣn,mの内で、黒表示セルに該当する放電セルＰＣを省いた一部の放電セルＰＣだけで第１リセット放電を生起させるようにしたのである。これにより、全ての放電セルを一斉に第１リセット放電させる場合に比して、かかる放電に伴って画面全体から放出される発光輝度が低くなるので、暗コントラストの向上が図られるようになる。また、黒表示セル以外の放電セルに対しては、第１リセット放電を生起させることによりによるプライミング効果により、選択書込アドレス放電及びその後継続するサスティン放電を安定して生起させることが可能となる。
【００３９】
尚、上記実施例では、選択リセット行程Ｒにおいて、黒表示セルに該当する放電セルＰＣを第１リセット放電の停止対象としているが、放電セルＰＣ1,1〜ＰＣn,mの内から予め指定しておいた複数の放電セルからなる放電セル群を、第１リセット放電の停止対象としても良い。又、このような第１リセット放電の停止対象とすべき放電セル群（以下、リセット停止セル群と称する）を複数系統分用意しておき、単位表示期間毎にリセット停止セル群を切り替えるようにしても良い。例えば、夫々が第１リセット放電の停止対象とすべき複数の放電セルの組み合わせが異なる第１リセット停止セル群及び第２リセット停止セル群を用意しておき、奇数フィールドでは第１リセット停止セル群、偶数フィールドでは第２リセット停止セル群に属する放電セルを夫々第１リセット放電の停止対象とした駆動を実施するのである。
【００４０】
この際、図７に示される選択リセット行程Ｒによれば、各放電セルＰＣ毎に第１リセット放電を生起させるか否かを指定できるので、第１リセット放電に伴う発光によって画面上で視覚される発光パターンを視覚されにくいものに設定することが可能となる。
【００４１】
又、図７に示される選択リセット行程Ｒでは、リセット走査パルスＲＰを行電極Ｙ１〜Ｙｎ各々に順次択一的に印加しているが、例えば図９〜図１１に示すように、行電極Ｙ１〜Ｙｎを、夫々が複数の行電極Ｙからなる少なくとも２つの行電極群に区分けし、この行電極群単位にて順次、リセット走査パルスＲＰを印加して行くようにしても良い。つまり、１つの行電極群に属する行電極Ｙ各々に対しては同一タイミングでリセット走査パルスＲＰを印加するという、複数表示ライン分ずつのリセット走査を行うのである。尚、図９に示す選択リセット行程Ｒでは、Ｙ電極ドライバ５３は、夫々隣接する４つの行電極Ｙからなる行電極群単位にて順次、リセット走査パルスＲＰを印加する。又、図１０に示す選択リセット行程Ｒでは、互いに隣接する２つの行電極Ｙと、これら２つの行電極Ｙから夫々４表示ライン分だけ離れた２つの行電極Ｙとを１つの行電極群と捉え、Ｙ電極ドライバ５３がこの行電極群単位にて順次、リセット走査パルスＲＰを印加する。又、図１１に示す選択リセット行程Ｒでは、夫々が１表示ラインおきに隣接している４つの行電極Ｙを１つの行電極群と捉え、Ｙ電極ドライバ５３がこの行電極群単位にて順次、リセット走査パルスＲＰを印加するものである。
【００４２】
図９〜図１１に示す駆動を実施する場合、駆動制御部５６は、黒表示セルデータＢＬに基づき、各行電極群毎に、その行電極群に属する放電セルＰＣの全てが黒表示セルとなるか否かを判定する。そして、駆動制御部５６は、放電セルＰＣ1,1〜ＰＣn,mの内で、全てが黒表示セルとなる行電極群に属する放電セルＰＣのみをリセット放電の停止対象として指定すべく、その放電セルＰＣ各々画面座標位置を示すリセット停止セル指定信号ＳＴをアドレスドライバ５５に供給する。アドレスドライバ５５は、上記リセット停止セル指定信号ＳＴにてリセット放電の停止対象として指定された放電セルＰＣに対しては正極性で高電圧のピーク電位を有する選択パルスＳＴＰを生成する一方、それ以外の放電セルＰＣに対しては低電圧（０ボルト）の選択パルスＳＴＰを生成する。そして、上記選択リセット行程Ｒにおいて、アドレスドライバ５５は、上記選択パルスＳＴＰを１表示ライン分（ｍ個）ずつ、ＰＤＰ５０の列電極Ｄ１〜Ｄｍに印加する。これにより、選択リセット行程Ｒにおいて、放電セルＰＣ1,1〜ＰＣn,m各々を選択的に第１リセット放電させるにあたり、上述した如き複数の行電極群の内で、その行電極群に属する全ての放電セルが黒表示セルとなる行電極群に属する放電セルＰＣには第１リセット放電が生起されない。すなわち、その行電極群内において図５に示す如き第２階調以上の階調で駆動される放電セルＰＣが１つでも存在する場合には、その行電極群に属する全ての放電セルＰＣにおいて第１リセット放電が生起されるのである。
【００４３】
よって、図９〜図１１に示す選択リセット行程Ｒによれば、複数の表示ライン単位で同時に第１リセット放電が生起されることになる。これにより、表示ライン間で荷電粒子を供給しあうことが可能となり、この第１リセット放電の放電確率が高まり、表示品質を向上させることができる。
【００４４】
又、図９〜図１１に示す選択リセット行程Ｒでは、複数の表示ライン毎にリセット走査を実施しているので、図７に示すように１表示ライン毎にリセット走査を実施する場合に比して、この選択リセット行程Ｒに費やされる時間が短縮される。かかる時間短縮により、消費電力の低減、或いは、短縮された時間分をサスティン行程Ｉに振り分けることによる表示能力向上が図られるようになる。
【実施例２】
【００４５】
図１２は、本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
【００４６】
尚、図１２に示されるプラズマディスプレイ装置においては、図１に示される構成に静止画動画判定部４１を付加したものであり、黒表示セル検出部４０及びＰＤＰ５０については、図１に示されるプラズマディスプレイ装置と同一である。よって、以下に、図１２に示されるプラズマディスプレイ装置の静止画動画判定部４１の動作及び駆動制御部５６によるＰＤＰ５０の駆動動作について説明する。
【００４７】
静止画動画判定部４１は、入力映像信号における互いに連続したフィールド各々に基づき、この入力映像信号によって表される画像が静止画像及び動画像のいずれであるかを判定し、その判定結果を表す静止画動画判定信号ＦＤを駆動制御部５６に供給する。
【００４８】
駆動制御部５６及びパネルドライバ（５１、５３、５５）は、図１に示されるプラズマディスプレイ装置と同様に、図６に示す発光駆動シーケンスに基づき、図５に示す如き第１〜第１５階調各々に対応した発光駆動パターンにてＰＤＰ５０を駆動する。この際、駆動制御部５６及びパネルドライバは、上記静止画動画判定信号ＦＤによる判定結果が静止画像を表す場合には、サブフィールドＳＦ１〜ＳＦ１４各々において、図１に示されるプラズマディスプレイ装置と同様に、図７及び図８に示す如き各種駆動パルスをＰＤＰ５０に印加する。一方、上記静止画動画判定信号ＦＤによる判定結果が動画像を表す場合には、駆動制御部５６及びパネルドライバは、選択書込アドレス行程ＷＷ、選択消去アドレス行程ＷＤ、サスティン行程Ｉ及び消去行程Ｅ各々では、図１に示すプラズマディスプレイ装置と同様に、図７及び図８に示す形態にて各種駆動パルスの印加を行う。しかしながら、先頭サブフィールドＳＦ１の選択リセット行程Ｒでは、図７に代わり図９、図１０又は図１１に示す如き形態にて各種駆動パルスの印加を行う。
【００４９】
このように、図１２に示すプラズマディスプレイ装置は、上記選択リセット行程Ｒにおいて放電セルＰＣ1,1〜ＰＣn,m各々を選択的に第１リセット放電させるにあたり、入力映像信号に基づく画像が静止画像である場合には、図７に示す如く放電セルＰＣ各々を１表示ライン分ずつ順次、リセット走査する。一方、入力映像信号に基づく画像が静止画像である場合には、図９〜図１１に示すように、放電セルＰＣ各々を複数表示ライン分ずつ順次、リセット走査するのである。
【００５０】
つまり、図９〜図１１に示す選択リセット行程Ｒによれば、選択リセット行程Ｒに費やされる時間が短縮され、消費電力の低減又は表示能力の向上が図られるようになるが、表示画像内の黒表示領域中には、第１リセット放電が生起される黒表示セルと、生起されない黒表示セルとが混在する場合がでてくる。この際、表示される画像が静止画像である場合には、この黒表示領域中において違和感のある輝度差が視覚されてしまう。尚、表示される画像が動画像である場合には、上述した如き違和感のある輝度差は視覚されにくい。そこで、入力映像信号に基づく画像が静止画の場合には、リセット放電の有無の選択を１つの放電セルＰＣ毎に個別に選択が可能な図７に示される選択リセット行程Ｒを実行することにより、黒表示セルに該当する放電セルＰＣに対しては一律に第１リセット放電の生起を停止させて、黒表示領域内での輝度差をなくす。一方、入力映像信号に基づく画像が動画の場合には、複数の表示ライン群単位でリセット走査を行う図９〜図１１に示す選択リセット行程Ｒを実行することにより、実行時間の短縮を図るのである。
【実施例３】
【００５１】
図１３は、本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の他の構成を示す図である。
【００５２】
尚、図１３に示されるプラズマディスプレイ装置においては、図１２に示される構成に累積使用時間計数部４２及び温度センサ４３を付加したものであり、黒表示セル検出部４０、静止画動画判定部４１及びＰＤＰ５０については、図１に示されるプラズマディスプレイ装置と同一である。よって、以下に、図１３に示されるプラズマディスプレイ装置の累積使用時間計数部４２、温度センサ４３及び駆動制御部５６によるＰＤＰ５０の駆動動作について説明する。
【００５３】
累積使用時間計数部４２は、このプラズマディスプレイ装置が工場出荷時から現時点までに電源オン状態となっていた時間の累積値、つまり累積使用時間を計測し、この累積使用時間を示す累積使用時間信号ＲＴを駆動制御部５６に供給する。
【００５４】
温度センサ４３は、ＰＤＰ５０の温度（例えば前面透明基板１０又は背面基板１４の温度）、或いはＰＤＰ５０周辺の温度を測定し、その測定された温度を示す温度データＣＤを駆動制御部５６に供給する。
【００５５】
駆動制御部５６及びパネルドライバ（５１、５３、５５）は、図１及び図１２に示されるプラズマディスプレイ装置と同様に、図６に示す発光駆動シーケンスに基づき、図５に示す如き第１〜第１５階調各々に対応した発光駆動パターンにてＰＤＰ５０を駆動する。更に、駆動制御部５６及びパネルドライバは、図１２に示されるプラズマディスプレイ装置と同様に、入力映像信号に基づく画像が静止画像である場合には、サブフィールドＳＦ１〜ＳＦ１４各々において、図７及び図８に示す如き各種駆動パルスをＰＤＰ５０に印加する。又、入力映像信号に基づく画像が動画像である場合には、駆動制御部５６及びパネルドライバは、選択書込アドレス行程ＷＷ、選択消去アドレス行程ＷＤ、サスティン行程Ｉ及び消去行程Ｅ各々では図７及び図８に示す形態にて各種駆動パルスの印加を行うが、選択リセット行程Ｒでは図７に代わり図９、図１０又は図１１に示す如き形態にて各種駆動パルスの印加を行う。
【００５６】
この際、図１３に示すプラズマディスプレイ装置では、累積使用時間信号ＲＴによって示される累積使用時間又は温度センサ４３によって示される温度に応じて、図７又は図９〜図１１に示す如き選択リセット行程Ｒにおいて印加すべきリセット走査パルスＲＰのパルス幅Ｗ１、又はベースパルスＢＰ１＋の正極性ピーク電位ＶROFを変更する。すなわち、ＰＤＰ５０のパネル温度が高くなるほど、又は累積使用時間が長くなるほど、リセット放電は生起しづらくなるので、その場合、リセット放電が生起しやすい方向にリセット走査パルスＲＰのパルス幅Ｗ１、又はベースパルスＢＰ１＋の正極性ピーク電位ＶROFを調整するのである。
【００５７】
例えば、累積使用時間信号ＲＴによって示される累積使用時間が長くなるほど、駆動制御部５６は、リセット行程ベースパルスＢＰ１＋の正極性ピーク電位ＶROFを高くする、又はリセット走査パルスＲＰのパルス幅Ｗ１を広げるべき駆動制御信号をＹ電極ドライバ５３に供給する。又、選択リセット行程Ｒにおいて図９〜図１１に示す如き複数表示ライン毎のリセット走査を行う場合には、駆動制御部５６は、累積使用時間信号ＲＴによって示される累積使用時間が長くなるほど、同時にリセット走査対象とすべき表示ラインの数を多くすべき駆動制御信号をＹ電極ドライバ５３に供給する。
【００５８】
又、例えば、温度センサ４３によって示されるＰＤＰ５０のパネル温度が高くなるほど、駆動制御部５６は、リセット行程ベースパルスＢＰ１＋の正極性ピーク電位ＶROFを高くする、又はリセット走査パルスＲＰのパルス幅Ｗ１を広げるべき駆動制御信号をＹ電極ドライバ５３に供給する。この際、選択リセット行程Ｒにおいて図９〜図１１に示す如き複数表示ライン毎のリセット走査を行う場合には、駆動制御部５６は、かかるパネル温度が高くなるほど、同時にリセット走査対象とすべき表示ラインの数を多くすべき駆動制御信号をＹ電極ドライバ５３に供給する。
【００５９】
尚、このようにパネル温度の上昇、或いは経年変化に伴いリセット放電が生起しづらくなるほど、同時にリセット走査の対象とすべき表示ライン数を増やすことにより、リセット放電が生起される放電セル数が増えてプライミング効果が高まるので、その後の選択書込アドレス放電及びサスティン放電を安定的に生起させることが可能となる。
【００６０】
又、上記選択リセット行程Ｒでは、黒表示の状態となる放電セルＰＣをリセット放電の対象から省いているが、この黒表示の状態が長期間継続する放電セルＰＣ内では残留する荷電粒子が微量なので、かかる状態からこの放電セルＰＣを黒表示以外の階調で駆動させようとしても、第１リセット放電が生起されない場合がある。つまり、放電セルＰＣを点灯モードに設定することが出来なくなり、これが暗点として視覚されてしまうのである。そこで、このような場合、駆動制御部５６は、入力映像信号に基づき所定以下の輝度レベルで発光させることになる放電セルＰＣに対しては、これを一律に所定輝度レベルにて発光させるべき処理を、連続する複数のフィールド（又はフレーム）毎に１のフィールド（又はフレーム）において実行する。尚、かかる処理の対象となる放電セルＰＣは、ＰＤＰ５０による２次元画面内の一部の領域に属するものだけとする。この様な信号処理を実施することによって、黒表示の状態、つまりリセット放電の生起されない状態が長期間に跨って続くことを抑制して、上記の如き表示不良を防止することが可能となる。
【図面の簡単な説明】
【００６１】
【図１】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図２】表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。
【図３】図２に示されるＶ−Ｖ線上での断面を示す図である。
【図４】図２に示されるＷ−Ｗ線上での断面を示す図である。
【図５】各階調毎の発光駆動パターンを示す図である。
【図６】本発明によるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図７】図６に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスを示す図である。
【図８】図６に示される発光駆動シーケンスに従ってＰＤＰ５０に印加される各種駆動パルスを示す図である。
【図９】選択リセット行程Ｒにおいて、複数表示ライン毎にリセット走査を実施する場合の駆動パルスの印加形態の一例を示す図である。
【図１０】選択リセット行程Ｒにおいて、複数表示ライン毎にリセット走査を実施する場合の駆動パルスの印加形態の他の一例を示す図である。
【図１１】選択リセット行程Ｒにおいて、複数表示ライン毎にリセット走査を実施する場合の駆動パルスの印加形態の他の一例を示す図である。
【図１２】本発明によるプラズマディスプレイ装置の他の構成を示す図である。
【図１３】本発明によるプラズマディスプレイ装置の他の構成を示す図である。
【主要部分の符号の説明】
【００６２】
４０    黒表示セル検出部
５０    ＰＤＰ
５１    Ｘ電極ドライバ
５３    Ｙ電極ドライバ
５５    アドレスドライバ
５６    駆動制御部
【図１】
2010032601.tif 000003
【図２】
2010032601.tif 000004
【図３】
2010032601.tif 000005
【図４】
2010032601.tif 000006
【図５】
2010032601.tif 000007
【図６】
2010032601.tif 000008
【図７】
2010032601.tif 000009
【図８】
2010032601.tif 000010
【図９】
2010032601.tif 000011
【図１０】
2010032601.tif 000012
【図１１】
2010032601.tif 000013
【図１２】
2010032601.tif 000014
【図１３】
2010032601.tif 000015