(57)【要約】【課題】マスク工程を減らし、歩留まりや生産性を高める。【解決手段】透明ガラス基板１１１上にアルミニウム又はアルミニウム合金を蒸着してゲートバス配線１１３を形成した後、クローム、モリブデン、タンタル、又はアンチモンのような金属を基板全面に蒸着し、第２マスクを用いてパターニングしてゲート電極１１７及びゲートバス配線の端部に連結されるゲートパット１１５を形成し、アルミニウム上のヒロックを除去するためにゲートバス配線を完全に覆うクローム、モリブデン、タンタル又はアンチモンのような金属で第２ゲートバス配線１１３ａを形成する。ゲート電極及びゲートバス配線を陽極酸化する必要がないため、短絡配線を形成する必要はない。液晶表示装置の製造方法は、陽極酸化工程を省略して６回のマスク段階まで減らすことができ、短絡配線の形成及び短絡配線を断線する工程が必要なくなる。【選択図】図１２
2010108000.tif 000002
【特許請求の範囲】
【請求項１】
第１マスクを用いて基板上に第１ゲートバス配線、前記第１ゲートバス配線と平行に画素を横切るように前記第１ゲートバス配線と同じ物質で第１保持容量配線を形成する段階と、
第２マスクを用いて前記基板上にゲート電極と前記第１ゲートバス配線の端部に連結されるゲートパッドを形成して、前記第１ゲートバス配線を覆うように第２ゲートバス配線と前記第１保持容量配線を覆う第２保持容量配線を形成する段階と、
前記基板の全面にゲート絶縁層を形成する段階と、
第３マスクを用いて前記ゲート絶縁層上に半導体層及び不純物半導体層を形成する段階と、
第４マスクを用いてソース電極、ドレイン電極、ソース配線及びソースパッドを形成して、前記第１保持容量配線及び前記第２保持容量配線に重畳するように保持容量電極を形成する段階と、
前記ソース電極及び前記ドレイン電極をマスクとして前記ソース電極と前記ドレイン電極との間の前記不純物半導体層の露出された部分を除去し、第５マスクを用いて前記保護層及びゲート絶縁層を選択的に除いて前記ドレイン電極とソースパッド上にドレインコンタクトホールとソースパッドコンタクトホールを形成して、前記第2ゲートパッド上にゲートパッドコンタクトホールを形成して、前記保持容量電極上に保持容量コンタクトホールを形成する段階と、
第６マスクを用いて前記ドレインコンタクトホールと保持容量コンタクトホールを通して前記ドレイン電極と保持容量電極に連結される画素電極を形成し、同時に、前記ソースパッドコンタクトホールを通って前記ソースパッドに連結されるソースパット連結端子、前記ゲートパッドコンタクトホールを通って前記第２ゲートパッドに連結されるゲートパッド連結端子を形成する段階から構成されることを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配列された薄膜トランジスタ及び画素電極を含むアクティブマトリクス液晶表示装置（AMLCD）に関する。特に、本発明は、アクティブマトリクス液晶表示装置においてのアクティブパネルの製造方法を単純化させることに関する。
【背景技術】
【０００２】
画像情報を画面に示す画面表示装置の中で今まで広く用いられているブラウン管表示装置（又は、Cathode Ray Tube；CRT）は、薄型及び軽量という長点で如何なる場所でも容易に使用が出来る薄膜型の平板表示装置で代替されて行く。特に、液晶表示装置は、他の平板装置より表示解像度が優れ、動画像を具現する際の品質はブラウン管に比べることができる程に反応速度が早いため、最も活発な開発研究が行われている。
【０００３】
液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質とを利用したことである。方向性と分極性を有している細長い液晶分子に人為的に電磁気場を印加して分子配列の方向を調節することが出来る。従って、配向方向を任意に調節すると、液晶の光学的異方性による液晶分子の配列方向に沿って光を透過、又は遮断させることが出来て、画面表示装置に応用することができる。薄膜トランジスタ及びそれに連結されている画素電極が行列方式で配列されたアクティブ（能動）マトリクス液晶表示装置は、優れた画質と自然色を提供するので、最も注目されている製品である。一般的な液晶表示装置の構造は、次の如くである。
【０００４】
液晶表示装置は、いろいろな素子が設けられた二つのパネルが対向し、その間に液晶層が介されている形状である。液晶表示装置の一方のパネルには、色を現す複数個の素子が構成されており、これを一般的にカラーフィルターパネルと称する。カラーフィルターパネルには、透明基板上に行列方式で設けられた画素の位置に沿って赤（R）、緑（G）、青（B）のカラーフィルターが順次に配列されている。前記カラーフィルターの間には、細い網模様のブラックマトリクスが形成されている。それは、各々の色の間で混合色が現れることを防止するためである。又、カラーフィルター全面に共通電極が形成されている。共通電極は、液晶に印加する電気場を形成する一方の電極としての役割をする。
【０００５】
液晶表示装置の他方のパネルには、液晶を駆動するために電気場を発生させるスイッチ素子及び複数個の配線が形成されており、これを一般的にアクティブパネルと称する。アクティブパネルには、透明基板上に行列方式で設けられた画素の位置に合わせて画素電極が形成されている。前記画素電極は、カラーフィルターパネルに形成されている共通電極と対向して液晶に印加される電気場を形成する他方の電極としての役割をする。複数個の前記画素電極の水平配列方向に沿って信号配線が形成されており、垂直配列方向に沿っては、データ配線が形成されている。そして、前記画素電極の一部には、前記画素電極に電気場信号を印加する薄膜トランジスタが形成されている。前記薄膜トランジスタのゲート電極は、信号配線（ゲートバス配線）に連結されており、ソース電極はデータ配線（ソース配線）に連結されている。そして、前記薄膜トランジスタのドレイン電極は、前記画素電極に連結されている。又、前記ゲートバス配線と前記ソース配線の端部には、外部から印加される信号を受け取る終端端子（Terminal）であるパットが形成されている。
【０００６】
ゲートパットに電気的信号を印加すると、ゲートバス配線に沿ってゲート電極に印加され、前記ゲート電極に印加された信号に沿ってソース電極に印加されたデータ信号がドレイン電極を通して画素電極に表示するか、しないかが決められる。従って、前記ゲート電極の信号を調節することによって、前記データ信号印加を調節することが出来る。従って、前記ドレイン電極に連結されている前記画素電極にデータ信号を人為的に伝達することが出来るようになる。即ち、前記薄膜トランジスタは、画素電極を駆動するスイッチとしての役割をする。
【０００７】
このように作られた二つのパネルが一定間隔（“セルギャップ（Cell Gap）”と称する）を隔てて対向して貼り合わせられ、その間に液晶物質が注入される。又、貼り合わせられた前記パネルの両方面に偏光板を付着させ、液晶表示装置の液晶パネルが完成される。
【０００８】
液晶表示装置を構成する液晶パネルの製造工程、特に薄膜トランジスタの製造工程は、非常に複雑である。製品は、このように複雑な製造工程で性能が決定されるが、可能な限り工程が簡単であれば、不良が発生する確率が低くなる。前記アクティブパネルには、液晶表示装置の性能を決定する重要な素子が多く形成されているため、製造工程を単純化することによって良い製品を生産することができる。アクティブパネルの平面図を示す図１と、図１のII−II線に沿った断面図である図２〜図９を参照し、従来のアクティブパネルの製造方法について説明する。
【０００９】
透明基板１１上にアルミニウム又は、アルミニウム合金等を蒸着し、第１マスクを用いてゲートバス配線１３、ゲートパット１５、ゲート電極１７、ソースパット２５及び短絡配線２１を形成する。前記ゲートバス配線１３は、行方向で配列されたゲート電極１７に連結されている。前記ゲートパット１５は、前記ゲートバス配線１３の端部に形成されている。前記短絡配線２１は、前記ゲートパット１５と前記ソースパット２５に連結され、前記基板１１の端部を囲んでいる。前記ソースパット２５は、後に形成されるソース配線２３の端部に形成される。前記ゲートバス配線１３は、保持容量電極の形成に活用される。
【００１０】
図３に示すように、短絡配線２１を電極として用いて、前述した金属から成る複数の素子を陽極酸化して陽極酸化膜１３aを形成する。これは、前記アルミニウム表面のヒロック（Hillock）を除去するためである。ゲート電極１７、ゲートパット１５、ゲートバス配線１３及びソースパット２５は、短絡配線２１に連結されているため、短絡配線２１に電極を連結することで素子の陽極酸化が容易に出来る。この際、第２マスクを用いて前記ゲートパット１５及び前記ソースパット２５の表面上に陽極酸化膜１３aが形成されないようにする。
【００１１】
図４に示すように、前記配線及び前記パッドを含む基板１１上に酸化シリコン、又は窒化シリコンを蒸着してゲート絶縁膜２９を形成する。そして、その上に真性半導体物質及び不純物半導体物質を連続蒸着し、第３マスクを用いてパターンして半導体層３１、不純物半導体層３３を形成する。
【００１２】
図５に示すように、第４マスクを用いて前記ゲートパット１５上に第１ゲートコンタクトホール５１を、前記ソースパット２５上に第１ソースコンタクトホール６１を形成する。この時、前記コンタクトホール５１及び６１は、前記ゲートパット部及び前記ソースパット部の陽極酸化されない部分が露出されるように形成する。
【００１３】
図６に示すように、不純物半導体層３３上にクローム、又はクローム合金を蒸着し第５マスクを用いてパターンしてソース電極２７、ドレイン電極３７及びソースバス配線２３を形成する。前記第１ソースコンタクトホール６１を通ってソース配線２３とソースパット２５を連結させる。この際、前記ソースパット上の前記クローム層は、下のアルミニウムを保護するためであり、後に形成されるソースパット連結端子６５に接触するソースパット中間電極６７として使用される。又、前記クローム金属層は、第１ゲートコンタクトホール５１を通って後に形成されるゲートパット連結端子５５に連結されるゲートパット中間電極５７として使用される。ソース電極２７及びドレイン電極３７を形成した後、それをマスクとして前記ソース電極２７及び前記ドレイン電極３７の間の不純物半導体層３３の露出された部分を除去する。
【００１４】
保持容量電極の形成が必要な場合は、n番目の保持容量電極19をn−１番目の前記ゲートバス配線１３に重畳するように保持容量電極を形成する。
【００１５】
次に、図７に示すように、酸化シリコン、又は窒化シリコンのような絶縁物質をソース電極２７及びドレイン電極３７を含む基板上に蒸着して保護層３５を形成する。第６マスクを用いて前記保護層35をパターンしてゲートパット１５上に第２ゲートコンタクトホール５３と、ソースパット２５上に第２ソースコンタクトホール６３と、そして前記ドレイン電極３７上にドレインコンタクトホール７１とを形成する。前記ゲートパット１５は前記第２ゲートコンタクトホール５３を通して外部の端子に連結され、前記ソースパット２５は前記第２ソースコンタクトホール６３を通して外部の端子に連結され、そして前記ドレイン電極３７は前記ドレインコンタクトホール７１を通して後に形成する画素電極３９に連結される。
【００１６】
保持容量電極１９を形成する場合は、保持容量電極１９が画素電極３９に連結されるように前記保護層３５を除去して保持容量コンタクトホール７５を形成する。
【００１７】
図８に示すように、ゲートバス配線１３、ゲート電極１７、ゲートパット１５及びソースパット２５に連結され、アルミニウムから成る短絡配線２１の一部分を第７マスクを用いて除去する。
【００１８】
図９に示すように、保護層３５を含む基板の全面にITO（Indium Tin Oxide）を蒸着し、第８マスクを用いてパターンして画素電極３９、ゲートパット連結端子５５及びソースパット連結端子６５を形成して、アクティブパネルの最終構造を完成される。
【発明の概要】
【発明が解決しようとする課題】
【００１９】
以上の如く従来の液晶表示装置のアクティブパネルの製造工程には、８回のマスク工程が使用された。マスク工程の回数を多くすれば、前記液晶表示装置の品質が低下する。又、マスク工程を含む前記パターニング工程は、一般に長い時間が要求される。従って、一つのマスク工程を減らすことで、製造費用の節減、歩留まりが向上される。
【００２０】
本発明は、ゲート電極及びゲートバス配線の陽極酸化を省略することによって、マスク工程を減らす液晶表示装置の製造方法を提供することを目的とする。
【００２１】
本発明は、液晶表示装置において、マスク整列時に発生する不良を減らすことを他の目的とする。
【００２２】
又、本発明は、歩留まり及び画質が向上した液晶表示装置を提供することを他の目的とする。
【００２３】
又、本発明は、製造時間及び費用を減少させる液晶表示装置を提供することを他の目的とする。
【課題を解決するための手段】
【００２４】
本発明による液晶表示装置の製造方法は、基板上に第１金属でゲートバス配線を形成する段階と；前記ゲートバス配線を含む前記基板上に第２金属を使用してゲート電極、第２ゲートバス配線及びゲートパッドを形成する段階と；前記ゲートバス配線、前記ゲート電極、前記ゲートパッド及び前記第２ゲートバス配線を含む前記基板上に第１絶縁物質を使用してゲート絶縁層を形成する段階と；前記ゲート絶縁層上に半導体層及び不純物半導体層を形成する段階と；前記不純物半導体層を含む前記基板上に第３金属を使用してソース電極、ドレイン電極、ソースバス配線及びソースパッドを形成する段階と；前記ソース及び前記ドレイン電極をマスクとして前記ソース及び前記ドレイン電極間の露出された前記不純物半導体層をエッチングし除去する段階と；前記ソース及び前記ドレイン電極を含む前記基板上に第２絶縁物質を使用して保護層を形成する段階と；前記ドレイン電極上にドレインコンタクトホールを、前記ソースパッド上にソースコンタクトホールを、そして前記ゲートパッド上にゲートパッドコンタクトホールを形成する段階と；前記保護層を含む前記基板上に導電物質を使用して画素電極を形成する段階とを含む。
【００２５】
本発明による液晶表示装置の製造方法は、陽極酸化工程を省略して６回のマスク段階まで減らすことができる。従って短絡配線の形成及び前記短絡配線を断線(Cut）する工程が必要なくなる。又、ソースパットは、ゲートパットの形成段階で形成せず、ソース配線の形成段階で形成する。そうすることで、前記ソースパッドと前記ソースバス配線に連結されるソースコンタクトホールは、従来の二回のパターニング工程で形成するのでなく、保護層を一回だけパターニングして形成することが出来る。又、外部端子とゲートパットを連結するゲートコンタクトホールは、ゲート絶縁膜と保護層を同時にパターニングして形成することが出来る。その結果、前記短絡配線及び前記ゲート、ソースパッドコンタクトホールの形成のようなパターニング工程の低減が可能である。
【００２６】
そして、本発明では、アルミニウム金属を陽極酸化してヒロックを防止する代わりに、アルミニウム金属を覆う第２金属を利用してヒロックを防止する。即ち、前記ゲートバス配線は、表面の安定性は良くなくても抵抗が小さい金属層と、抵抗が多少大きくても安定性がよい保護性金属層とを含む。又、前記ゲートパット及び前記ソースパット部分の金属は、前記パット連結端子になる導電物質に接触されている。
【００２７】
詳細に説明すれば、基板上に第１金属を蒸着し、第１マスクを利用してパターニングしてゲートバス配線を形成する。前記ゲートバス配線が形成された基板の全面に第２金属を蒸着し、第２マスクを利用してパターニングしてゲート電極及びゲートパットを形成する。この際、第２金属から成る第２ゲートパット配線は前記ゲートバス配線を覆うように形成される。前記ゲート電極、前記第２ゲートバス配線及び前記ゲートパットが形成された基板の全面に絶縁物質を蒸着してゲート絶縁膜を形成する。前記ゲート絶縁膜上に真性半導体物質及び不純物が添加された半導体物質を連続蒸着して、第３マスクを利用してパターニングして半導体層及び不純物半導体層を形成する。前記半導体層が形成された基板の全面に第３金属を蒸着して、第４マスクを利用してパターニングしてソース電極、ドレイン電極、ソースバス配線及びソースパッドを形成する。前記ソース電極を含む基板の全面に絶縁物質を蒸着して保護層を形成する。そして、第５マスクを用いて前記ドレイン電極と前記ソースパットを覆っている前記各々の保護層の一部を除去してコンタクトホールを形成し、同時に前記ゲートパットを覆っている前記保護層と前記ゲート絶縁膜の一部を除去してコンタクトホールを形成する。前記保護層を含む基板の全面上に導電性物質を蒸着して、第６マスクを用いてパターニングして前記コンタクトホールを通して前記ドレイン電極と連結される画素電極と、前記ゲートパットに連結されるゲートパット連結端子、そして前記ソースパットに連結されるソースパット連結端子を形成する。このように、本発明は、６回のマスク工程でアクティブパネルを製造する方法を提供する。本発明の具体的な製造方法については、次の実施の形態で詳しく説明する。
【発明の効果】
【００２８】
本発明はゲート電極とゲートバス配線を陽極酸化しないことで、全体能動マトリクス方式の液晶基板を製造する際にマスク工程数を減らすことが出来る。従って、マスク整列で発生する誤差の累積を減らすことが出来、液晶表示装置の歩留まりと品質が向上する。更に、製造時間が減って製造費用の節減効果も得ることが出来る。
【図面の簡単な説明】
【００２９】
【図１】従来の液晶表示装置においてアクティブパネルの一部を示す拡大平面図。
【図２】従来の液晶表示装置においてアクティブパネルの製造工程を示す断面図。
【図３】従来の液晶表示装置においてアクティブパネルの製造工程を示す断面図（続き）。
【図４】従来の液晶表示装置においてアクティブパネルの製造工程を示す断面図（続き）。
【図５】従来の液晶表示装置においてアクティブパネルの製造工程を示す断面図（続き）。
【図６】従来の液晶表示装置においてアクティブパネルの製造工程を示す断面図（続き）。
【図７】従来の液晶表示装置においてアクティブパネルの製造工程を示す断面図（続き）。
【図８】従来の液晶表示装置においてアクティブパネルの製造工程を示す断面図（続き）。
【図９】従来の液晶表示装置においてアクティブパネルの製造工程を示す断面図（続き）。
【図１０】本発明の実施の形態１による液晶表示装置のアクティブパネルの一部を示す拡大平面図。
【図１１】本発明の実施の形態１による液晶表示装置のアクティブパネルの製造工程を示す断面図。
【図１２】本発明の実施の形態１による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図１３】本発明の実施の形態１による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図１４】本発明の実施の形態１による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図１５】本発明の実施の形態１による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図１６】本発明の実施の形態１による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図１７】本発明の実施の形態２による液晶表示装置のアクティブパネルの製造工程を示す断面図。
【図１８】本発明の実施の形態２による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図１９】本発明の実施の形態２による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図２０】本発明の実施の形態２による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図２１】本発明の実施の形態２による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図２２】本発明の実施の形態２による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図２３】本発明の実施の形態３による液晶表示装置のアクティブパネルの一部を示す拡大平面図。
【図２４】本発明の実施の形態３による液晶表示装置のアクティブパネルの製造工程を示す断面図。
【図２５】本発明の実施の形態３による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図２６】本発明の実施の形態３による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図２７】本発明の実施の形態３による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図２８】本発明の実施の形態３による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【図２９】本発明の実施の形態３による液晶表示装置のアクティブパネルの製造工程を示す断面図（続き）。
【発明を実施するための形態】
【００３０】
実施の形態１本発明の実施の形態１によるアクティブパネルの製造方法は、図１０と、図１１−図１６（図１０のIV−IV線に沿った断面図）を参照して説明する。
【００３１】
図１１に示すように、透明ガラス基板１１１上にアルミニウム、又はアルミニウム合金を蒸着し、第１マスクを用いてパターニングしてゲートバス配線１１３を形成する。前記ゲートバス配線１１３は、保持容量を形成するために活用されることもある。
【００３２】
図１２に示すように、クローム、モリブデン、タンタル、又はアンチモンのような金属を前記ゲートバス配線１１３が形成された基板の全面に蒸着し、第２マスクを用いてパターニングしてゲート電極１１７及び前記ゲートバス配線１１３の端部に連結されるゲートパット１１５を形成する。同時に、前記アルミニウム上のヒロックを除去するために前記ゲートバス配線１１３を完全に覆うクローム、モリブデン、タンタル又はアンチモンのような金属で第２ゲートバス配線１１３ａを形成する。従って、本発明では前記ゲート電極１１７及び前記ゲートバス配線１１３を陽極酸化する必要がないため、短絡配線を形成する必要はない。
【００３３】
図１３に示すように、酸化シリコン、又は窒化シリコンのような絶縁物質を前記第２ゲートバス配線１１３ａを含む基板の全面に蒸着してゲート絶縁膜１２９を形成する。真性半導体物質及び不純物が添加された半導体物質を前記絶縁層１２９の表面上に連続的に蒸着し、第３マスクでパターニングして、半導体層１３１及び不純物半導体層１３３を形成する。
【００３４】
図１４に示すように、クローム、又はクローム合金を前記不純物半導体層１３３を含む前記絶縁層１２９上に蒸着し、第４マスクを用いてパターニングしてソース電極１２７，ドレイン電極１３７，ソース配線１２３，保持電極１１９及びソースパット１２５を形成する。同時に、前記ソース電極１２７及び前記ドレイン電極１３７をマスクとして前記ソース電極１２７とドレイン電極１３７との間の前記不純物半導体層１３３の露出された部分を完全に除去する。その結果、前記ソース電極１２７及びドレイン電極１３７は、前記ゲート電極１１７上に各々対向して形成されている。前記ソース配線１２３は、列方向で配列された前記ソース電極１２７に連結されている。n番目の画素のための保持容量電極１１９は、n-１番目の前記ゲートバス配線１１３及び前記第２ゲートバス配線１１３aに重畳されるように形成されている。
【００３５】
図１５に示すように、窒化シリコン、又は酸化シリコンのような絶縁物質を前記ソース電極１２７及び前記ドレイン電極１３７を含む前記基板上に蒸着して保護層１３５を形成する。第５マスクを用いてパターニングし、前記ドレイン電極１３７上にドレインコンタクトホール１７１を形成し、前記ソースパット１２５上にソースコンタクトホール１６１を形成する。同時に、前記ゲートパットを覆う前記保護層１３５及び前記ゲート絶縁膜１２９の一部を除去してゲートコンタクトホール１５１を形成する。保持容量電極１１９が形成される部分の保護層１３５を除去して保持容量コンタクトホール１７５を形成する。
【００３６】
図１６に示すように、ITO（Indium Tin Oxide）を前記保護層１３５を含む前記基板上に全面蒸着し、第６マスクでパターニングして画素電極１３９を形成する。前記画素電極１３９は、前記ドレインコンタクトホール１７１を通って前記ドレイン電極１３７に連結され、前記保持容量コンタクトホール１７５を通って前記保持容量電極１１９に連結されている。同時に、ITO層をパターニングして形成されるソースパット連結端子１６５は、前記ソースコンタクトホール１６１を通って前記ソースパット１２５に連結されている。又、ITO層をパターニングして形成されるゲートパット連結端子１５５は、前記ゲートコンタクトホール１５１を通って前記ゲートパット１１５に連結されている。
【００３７】
実施の形態２本発明の実施の形態２によるアクティブパネルの製造方法は、図１０及び図１７−図２２（図１０のIV−IV線に沿った断面図）を参照して説明する。
【００３８】
図１７に示すように、透明ガラス基板１１１上にアルミニウム、又はアルミニウム合金を蒸着し、第１マスクを用いてパターニングしてゲートバス配線１１３、ゲート電極１１７及びゲートパット１１５を形成する。
【００３９】
図１８に示すように、前記ゲートバス配線１１３、前記ゲート電極１１７及び前記ゲートパット１１５が形成されている基板の全面に、クローム、モリブデン、タンタル、又はアンチモン等のような金属を蒸着し、第２マスクを用いてパターニングして第２ゲートバス配線１１３a、第２ゲート電極１１７a及び第２ゲートパット１１５aを形成する。前記第２ゲートバス配線、第２ゲート電極、第２ゲートパッドは、アルミニウム（Al）金属表面のヒロックを除去するために形成するものである。従って、本発明では前記ゲート電極１１７、前記ゲートバス配線１１３及び前記ゲートパット１１５を陽極酸化する必要がないため、短絡配線を形成する必要はない。
【００４０】
図１９に示すように、酸化シリコン、又は窒化シリコンのような絶縁物質を前記第2ゲートバス配線１１３ａを含む基板の全面に蒸着してゲート絶縁膜１２９を形成する。真性半導体物質及び不純物が添加された半導体物質を前記絶縁層１２９の表面上に連続に蒸着し、第３マスクでパターニングして、半導体層１３１及び不純物半導体層１３３を形成する。
【００４１】
図２０に示すように、クローム、又はクローム合金を前記不純物半導体層１３３を含む前記絶縁層１２９上に蒸着し、第４マスクを用いてパターニングしてソース電極１２７、ドレイン電極１３７、ソース配線１２３、保持容量電極１１９及びソースパット１２５を形成する。その後、前記ソース電極１２７及び前記ドレイン電極１３７をマスクとして前記ソース電極１２７と前記ドレイン電極１３７間の前記不純物半導体層１３３の露出された部分を除去する。その結果、前記ソース電極１２７及び前記ドレイン電極１３７は、前記ゲート電極１１３上に各々対向して形成されている。前記ソース配線１２３は列方向で配列された前記ソース電極１２７に連結されている。n番目の画素の保持容量電極１１９は、n-１番目のゲートバス配線１１３に重畳されるように形成されている。
【００４２】
図２１に示すように、窒化シリコン、又は酸化シリコンのような絶縁物質を前記ソース電極１２７及び前記ドレイン電極１３７を含む基板の全面に蒸着して保護層１３５を形成する。前記保護層１３５の一部を第５マスクでパターニングして前記ドレイン電極１３７上にドレインコンタクトホール１７１を形成し、前記ソースパット１２５上にソースコンタクトホール１６１を形成する。同時に、ゲートパット１１５を覆う前記保護層１３５及び前記ゲート絶縁膜１２９の一部を除去してゲートコンタクトホール１５１を形成する。前記保持容量電極１１９が形成された部分の保護層１３５を除去して保持容量コンタクトホール１７５を形成する。
【００４３】
最後に、図２２に示すように、ITO（Indium Tin Oxide）を前記保護層１３５を含む前記基板に蒸着し、第６マスクでパターニングして画素電極１３９を形成する。前記画素電極１３９は、前記ドレインコンタクトホール１７１を通って前記ドレイン電極１３７に連結され、又前記保持容量コンタクトホール１７５を通って前記保持容量電極１１９に連結されている。同時に、前記ITO物質から形成されるソースパット連結端子１６５は、前記ソースコンタクトホール１６１を通って前記ソースパット１２５に連結されている。同様に、前記ITO物質から形成されるゲートパット連結端子１５５は、前記ゲートコンタクトホール１５１を通って前記ゲートパット１１５に連結されている。
【００４４】
実施の形態３本発明の実施の形態３によるアクティブパネルの製造方法は、図２３及び図２４−図２９（図２３のVII−VII線に沿った断面図）を参照して説明する。本実施の形態は、実施の形態１の保持容量のための配線を別に形成することを示す例である。勿論、実施の形態２に適用することもできる。
【００４５】
図２３、図２４に示すように、透明ガラス基板１１１上にアルミニウム、又はアルミニウム合金を蒸着し、第１マスクを用いてパターニングしてゲートバス配線１１３を形成する。前記ゲートバス配線１１３を形成する際に同じ方法で前記ゲートバス配線１１３と平行に画素を横切るように前記ゲートバス配線１１３と同じ物質で保持容量配線１４１を形成する。
【００４６】
図２５に示すように、クローム、モリブデン、タンタル、又はアンチモンのような金属を前記ゲートバス配線１１３を含む前記基板の全面に蒸着し、第２マスクを用いてパターニングしてゲート電極１１７及び前記ゲートバス配線１１３の端部にゲートパット１１５を形成する。同時に、第２ゲートバス配線（図示せず）を前記アルミニウムから成る前記ゲートバス配線１１３を覆うように形成する。クローム、モリブデン、タンタル又はアンチモンのような金属で形成されている前記第２ゲートバス配線は、前記アルミニウム表面のヒロックを除去する。この時、前記第２ゲートバス配線を形成する間に前記保持容量配線１４１を覆う第２保持容量配線１４１aを形成する。従って、本発明では前記ゲート電極１１７及び前記ゲートバス配線１１３を陽極酸化しないため、短絡配線を形成する必要はない。
【００４７】
図２６に示すように、前記第２ゲートバス配線113a、前記第２保持容量配線１４１aを含む前記基板上に酸化シリコン、又は窒化シリコンのような絶縁物質を蒸着してゲート絶縁層１２９を形成する。前記絶縁層が形成されている前記基板上に真性半導体物質及び不純物が添加された半導体物質を連続蒸着し、第３マスクでパターニングして半導体層１３１及び不純物半導体層１３３を形成する。
【００４８】
図２７に示すように、前記不純物半導体層１３３を含む前記ゲート絶縁膜１２９上にクローム、又はクローム合金を蒸着し、第４マスクでパターニングしてソース電極１２７、ドレイン電極１３７、ソース配線１２３及びソースパット１２５を形成する。この際、前記保持容量配線１４１及び前記第２保持容量配線１４１aに重畳するように保持容量電極１１９を形成する。続いて、前記ソース電極１２７及び前記ドレイン電極１３７をマスクとして前記ソース電極１２７と前記ドレイン電極１３７との間の前記不純物半導体層１３３の露出された部分を除去する。
【００４９】
図２８に示すように、前記ソース電極１２７を含む前記基板上に窒化シリコン、又は酸化シリコンのような絶縁物質を蒸着して保護層１３５を形成する。前記保護層１３５を蒸着した後、第５マスクで前記保護層１３５をパターニングして前記ドレイン電極１３７上にドレインコンタクトホール１７１を形成し、前記ソースパット１２５上にソースコンタクトホール１６１を形成する。同時に、前記ゲートパッド上の前記保護層１３５及び前記ゲート絶縁層１２９を除去してゲートコンタクトホール１５１を形成する。前記保持容量配線１１９が形成されている部分の前記保護層１３５を除去して保持容量コンタクトホール１７５を形成する。
【００５０】
図２９に示すように、前記保護層１３５を含む基板上にITOを蒸着し、第６マスクでパターニングして画素電極１３９を形成する。前記画素電極１３９は、前記ドレインコンタクトホール１７１を通して前記ドレイン電極に連結され、又前記保持容量コンタクトホール１７５を通って前記保持容量電極１１９に連結されている。同時に、前記ITO物質で形成されるソースパッド連結端子１６５は、前記ソースコンタクトホール１６１を通して前記ソースパッド１２５に連結されている。同様に、前記ITO物質で形成されるゲートパッド連結端子１５５は、前記ゲートコンタクトホール１５１を通して前記ゲートパッド１１５に連結されている。
【符号の説明】
【００５１】
１１、１１１ 基板
１３a 陽極酸化層
１３、１１３ ゲートバス配線
１１３a 第２ゲートバス配線
１５、１１５ ゲートパット
１１５a 第２ゲートパット
１７、１１７ ゲート電極
１１７a 第２ゲート電極
１９、１１９ 保持容量電極
２１ 短絡配線（Shorting Bar）
２３、１２３ ソース配線
２５、１２５ ソースパット
２７、１２７ ソース電極
２９、１２９ ゲート絶縁膜
３１、１３１ 半導体層
３３、１３３ 不純物半導体層
３５、１３５ 保護層
３７、１３７ ドレイン電極
３９、１３９ 画素電極
５１ 第１ゲートコンタクトホール
５３ 第２ゲートコンタクトホール
５５、１５５ ゲートパット連結端子
５７ ゲートパット中間電極
６１ 第１ソースコンタクトホール
６３ 第２ソースコンタクトホール
６５、１６５ ソースパット連結端子
６７ ソースパット中間電極
７１、１７１ ドレインコンタクトホール
７５、１７５ 保持容量コンタクトホール
１４１ 保持容量配線
１４１a 第２保持容量配線
１５１ ゲートコンタクトホール
１６１ ソースコンタクトホール
【図１】
2010108000.tif 000003
【図２】
2010108000.tif 000004
【図３】
2010108000.tif 000005
【図４】
2010108000.tif 000006
【図５】
2010108000.tif 000007
【図６】
2010108000.tif 000008
【図７】
2010108000.tif 000009
【図８】
2010108000.tif 000010
【図９】
2010108000.tif 000011
【図１０】
2010108000.tif 000012
【図１１】
2010108000.tif 000013
【図１２】
2010108000.tif 000014
【図１３】
2010108000.tif 000015
【図１４】
2010108000.tif 000016
【図１５】
2010108000.tif 000017
【図１６】
2010108000.tif 000018
【図１７】
2010108000.tif 000019
【図１８】
2010108000.tif 000020
【図１９】
2010108000.tif 000021
【図２０】
2010108000.tif 000022
【図２１】
2010108000.tif 000023
【図２２】
2010108000.tif 000024
【図２３】
2010108000.tif 000025
【図２４】
2010108000.tif 000026
【図２５】
2010108000.tif 000027
【図２６】
2010108000.tif 000028
【図２７】
2010108000.tif 000029
【図２８】
2010108000.tif 000030
【図２９】
2010108000.tif 000031