(57)【要約】【課題】アップコンバートの際にステップ波形のような画像の輪郭部分においてオーバーシュートを発生させず、解像感をより向上させることができる信号処理装置を提供する。【解決手段】信号処理回路は、入力デジタル画像の所定方向（水平及び／または垂直方向）に隣接する２原画素間の１／４位相および３／４位相の位置の信号レベルの補間値を出力する補間フィルタと、２原画素の信号の所定方向の位相を２原画素間の１／４位相および３／４位相にそれぞれずらして出力する位相シフト回路と、入力デジタル画像の２原画素を含む複数画素における所定方向の信号レベルの変化から画像の輪郭部を検出する輪郭検出回路と、輪郭検出回路の検出結果に基づいて、輪郭を検出したときには位相シフト回路の出力を選択して出力し、輪郭を検出していないときには補間フィルタの出力を選択して出力する第１の信号選択回路と、を備える。【選択図】図１
2010114887.tif 000002
【特許請求の範囲】
【請求項１】
入力デジタル画像の所定方向の有効画素数を２倍に変換する信号処理装置であって、
入力デジタル画像の所定方向に隣接する２原画素間の１／４位相および３／４位相の位置の信号レベルの補間値を出力する補間フィルタと、
前記２原画素の信号の所定方向の位相を前記２原画素間の１／４位相および３／４位相にそれぞれずらして、前記各原画素の信号値を出力する位相シフト回路と、
前記入力デジタル画像の前記２原画素を含む複数画素における所定方向の信号レベルの変化から画像の輪郭部を検出する輪郭検出回路と、
前記輪郭検出回路の検出結果に基づいて、輪郭を検出したときには前記位相シフト回路の出力を選択して出力し、輪郭を検出していないときには前記補間フィルタの出力を選択して出力する第１の信号選択回路と、
を備えた、信号処理装置。
【請求項２】
前記第１の信号選択回路からの出力画像における所定方向の画素数を所定の整数比の画素数へ変換する画素数変換回路をさらに備えた請求項１記載の信号処理装置。
【請求項３】
インターレース画像信号をプログレッシブ画像信号に変換する走査変換回路をさらに備え、
前記走査変換回路から出力されたプログレッシブ映像信号を、前記入力デジタル画像として使用する、請求項１記載の信号処理装置。
【請求項４】
前記所定方向は、前記入力デジタル画像の水平方向である、請求項１ないし３のいずれか１つに記載の信号処理装置。
【請求項５】
前記所定方向は、前記入力デジタル画像の垂直方向である、請求項１ないし３のいずれか１つに記載の信号処理装置。
【請求項６】
入力デジタル画像の水平方向及び垂直方向の有効画素数をそれぞれ２倍に変換する信号処理装置であって、
入力デジタル画像の水平方向に隣接する２原画素間の１／４位相および３／４位相の位置の信号レベルの補間値を出力する水平補間フィルタと、
前記２原画素の信号の水平位相を前記２原画素間の１／４位相および３／４位相にそれぞれずらして、前記各原画素の信号値を出力する水平位相シフト回路と、
前記入力デジタル画像の前記２原画素を含む複数画素における水平方向の信号レベルの変化から画像の輪郭部を検出する水平輪郭検出回路と、
前記水平輪郭検出回路の検出結果に基づいて、輪郭を検出したときには前記水平位相シフト回路の出力を選択して出力し、輪郭を検出していないときには前記水平補間フィルタの出力を選択して出力する第１の信号選択回路と、
入力デジタル画像の垂直方向に隣接する２原画素間の１／４位相および３／４位相の位置の信号レベルの補間値を出力する垂直補間フィルタと、
前記２原画素の信号の垂直位相を前記２原画素間の１／４位相および３／４位相にそれぞれずらして、前記各原画素の信号値を出力する垂直位相シフト回路と、
前記入力デジタル画像の前記２原画素を含む複数画素における垂直方向の信号レベルの変化から画像の輪郭部を検出する垂直輪郭検出回路と、
前記垂直輪郭検出回路の検出結果に基づいて、輪郭を検出したときには前記垂直位相シフト回路の出力を選択して出力し、輪郭を検出していないときには前記垂直補間フィルタの出力を選択して出力する第２の信号選択回路と、
を備えた信号処理装置。
【請求項７】
前記第１の信号選択回路からの出力画像における水平方向の画素数を所定の整数比の画素数へ変換する水平画素数変換回路と、
前記第２の信号選択回路からの出力画像における垂直方向の画素数を所定の整数比の画素数へ変換する垂直画素数変換回路と、
をさらに備えた請求項６記載の信号処理装置。
【請求項８】
インターレース画像信号をプログレッシブ画像信号に変換する走査変換回路をさらに備え、
前記走査変換回路から出力されたプログレッシブ映像信号を、前記入力デジタル画像として使用する、請求項６記載の信号処理装置。
【請求項９】
入力デジタル画像の所定方向の有効画素数を２倍に変換する信号処理方法であって、
入力デジタル画像の所定方向に隣接する２原画素間の１／４位相および３／４位相の位置の信号レベルの補間値を出力する補間ステップと、
前記２原画素の信号の所定方向の位相を前記２原画素間の１／４位相および３／４位相にそれぞれずらして、前記各原画素の信号値を出力する位相シフトステップと、
前記入力デジタル画像の前記２原画素を含む複数画素における所定方向の信号レベルの変化から画像の輪郭部を検出する輪郭検出ステップと、
前記輪郭検出ステップの検出結果に基づいて、輪郭を検出したときには前記位相シフトステップの出力を選択して出力し、輪郭を検出していないときには前記補間ステップの出力を選択して出力する第１の信号選択ステップと、
を含む、信号処理方法。
【請求項１０】
請求項９記載の信号処理方法をコンピュータに実行させるための信号処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原画像をより大きな画素数の画像へ変換する信号処理装置、信号処理方法および信号処理プログラムに関する。
【背景技術】
【０００２】
従来、原画像をより高精細な画像、すなわち、より大きな画素数の画像へ変換するアップコンバートの際には、原画像の画素から補間して新たな画素を作成することで画素数を増加させている。このとき、画像の解像感を向上させるためのエッジ強調処理等、様々な信号処理がなされる。このような信号処理装置として、例えば、特許文献１に記載のものがある。図１３は特許文献１に記載された従来の信号処理装置の構成を示すブロック図である。以下、図１３を参照して、従来のアップコンバート時の補間処理について説明する。なお、特許文献１では垂直方向の画素補間の例が示されているが、説明の便宜上、以下では水平方向の補間処理を説明する。
【０００３】
サンプリングされた画像信号は補間回路８０の入力端子に入力される。補間回路８０は、サンプリングされた２画素間の１／４位相および３／４位相の位置の補間値を算出し、順次出力する。これにより入力画像の画素数を２倍の画素数に変換している。
【０００４】
補間回路８０の出力信号は、遅延回路８１、８２で２倍画素のサンプリング周期、すなわち補間回路８０入力の原画素のサンプリング周期の半分の時間ずつ遅延される。遅延回路８１の入力および出力、遅延回路８２の出力は、係数回路８３、８４、８５により、係数−１／４、１／２、−１／４が乗算される。係数回路８３、８４、８５の出力は、加算回路８６で加算される。遅延回路８１、８２、係数回路８３、８４、８５、および加算回路８６は高域通過フィルタを構成しており、輪郭強調を行う。
【０００５】
最大値検出回路８８、最小値検出回路８９は、遅延回路８１の入力および出力、遅延回路８２の出力、つまり連続する３画素の値の最大値、最小値を検出する。加算回路８７の出力は、制御回路９０を経由して出力される。制御回路９０では、加算回路８７の出力が最大値検出回路８８の最大値を超えないようにクリップされ、また最小値検出回路８９の最小値を下回らないようにクリップされる。
【０００６】
図１４は、図１３に示す信号処理装置の各部における波形の例を示した図である。図１４（１−ａ）〜（２−ｄ）の各々において、横軸は入力画像の水平位置を示し、破線の間隔は１／４画素である。また、縦軸は画素の信号レベルであり、信号レベルは０〜１の範囲に正規化されている。なお、信号処理装置には入力画像の画素値がサンプリング周期毎にラスタスキャン順で入力されるため、横軸は信号処理装置に対する信号の入出力タイミングとみなすこともできる。この場合、縦方向の破線の間隔は１／４サンプリング周期である。
【０００７】
まず、原信号波形が図１４（１−ａ）に示すように正弦波形の一部である場合について説明する。信号処理装置への入力波形は、原信号波形をサンプリングすることにより得られる。この入力波形を図１４（１−ｂ）に示す。この場合、補間回路８０の出力波形は、図１４（１−ｃ）のようになる。次に遅延回路８１、８２、係数回路８３、８４、８５、および加算回路８６からなる輪郭強調をする高域通過フィルタ出力と元の値とを加算する加算回路８７の出力は、補間回路８０の出力値より大きな値を取ることがないように、制御回路９０でクリップされる。正弦波の傾斜部分については制御回路９０でのクリップ処理は行われないが、高域成分が少ない。このため、図１４（１−ｄ）に示す最終出力波形は、補間回路８０の出力波形である図１４（１−ｃ）に示す波形とほぼ等しくなる。
【０００８】
次に、原信号波形が図１４（２−ａ）に示すようにステップ波形である場合について説明する。信号処理装置への入力波形は、図１４（２−ｂ）に示す波形となる。この場合、補間回路８０の出力波形は図１４（２−ｃ）のようになる。次に遅延回路８１、８２、係数回路８３、８４、８５、および加算回路８６からなる輪郭強調をする高域通過フィルタ出力と元の値とを加算する加算回路８７の出力は０より小さい値や１より大きな値を出力する。すなわちオーバーシュートが発生する。しかし、制御回路９０でクリップされ、オーバーシュートが低減されるため、最終出力波形は図１４（２−ｄ）のようになる。
【０００９】
ここで、信号処理装置にステップ波形を入力したときの出力波形（図１４（２−ｄ））の立ち上がりは、補間回路８０による補間処理のみの場合（図１４（２−ｃ））よりも急峻になる。その結果、輪郭部分が強調される。
【００１０】
以上のように図１３に示す従来の信号処理装置では、高域通過フィルタを用いることによりステップ波形の立ち上がりを急峻にし、かつ、最大値、最小値を制限するクリップ処理によりオーバーシュートのような波形歪を低減することができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００５−３５４１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の構成では、アップコンバート後の信号においてオーバーシュート成分が含まれる。またステップ波形の立ち上がり部分を急峻にするエッジ強調効果が小さいという課題がある。
【００１３】
本発明は、前記従来の課題を解決するもので、アップコンバートの際にステップ波形のような画像の輪郭部分においてオーバーシュートを発生させず、解像感をより向上させることができる信号処理装置、信号処理方法および信号処理プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記従来の課題を解決するために、第１の態様において、入力デジタル画像の所定方向の有効画素数を２倍に変換する信号処理装置が提供される。その信号処理装置は、入力デジタル画像の所定方向に隣接する２原画素間の１／４位相および３／４位相の位置の信号レベルの補間値を出力する補間フィルタと、２原画素の信号レベルはそのままで所定方向の位相を２原画素間の１／４位相および３／４位相にそれぞれずらして出力する位相シフト回路と、入力デジタル画像の所定方向の信号レベルの変化から画像の輪郭部を検出する輪郭検出回路と、輪郭検出回路の検出結果に基づいて、輪郭を検出したときには位相シフト回路の出力を選択して出力し、輪郭を検出していないときには補間フィルタの出力を選択して出力する第１の信号選択回路とを備える。所定方向とは、入力デジタル画像の水平方向及び／または垂直方向である。
【００１５】
また、第２の態様において、入力デジタル画像の所定方向の有効画素数を２倍に変換する信号処理方法が提供される。信号処理方法は、入力デジタル画像の所定方向に隣接する２原画素間の１／４位相および３／４位相の位置の信号レベルの補間値を出力する補間ステップと、前記２原画素の信号の所定方向の位相を前記２原画素間の１／４位相および３／４位相にそれぞれずらして、前記各原画素の信号値を出力する位相シフトステップと、前記入力デジタル画像の前記２原画素を含む複数画素における所定方向の信号レベルの変化から画像の輪郭部を検出する輪郭検出ステップと、前記輪郭検出ステップの検出結果に基づいて、輪郭を検出したときには前記位相シフトステップの出力を選択して出力し、輪郭を検出していないときには前記補間ステップの出力を選択して出力する第１の信号選択ステップと、を含む。
【００１６】
また、上記信号処理装置と同様の機能をコンピュータとプログラムとにより実現してもよい。
【発明の効果】
【００１７】
本態様によれば、アップコンバート時における輪郭部分の信号の位相ずらしにより、信号変化の傾きの絶対値を増加させることができる。これにより、輪郭部分の信号変化が急峻になり、アップコンバートされた信号における、見た目の解像度を従来よりも向上させることができる。また、この急峻にさせる位相シフトの処理では高周波フィルタを用いていないためオーバーシュートによる波形歪が発生しないという効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１における信号処理装置のブロック図
【図２】実施の形態１における水平補間フィルタのブロック図
【図３Ａ】実施の形態１における水平位相シフト回路のブロック図
【図３Ｂ】実施の形態１における水平位相シフト回路による位相シフトを説明するための図
【図４】実施の形態１における水平輪郭検出回路のブロック図
【図５】実施の形態１における信号処理装置の波形図
【図６】実施の形態１から遅延回路を共用化した信号処理装置のブロック図
【図７】実施の形態２における信号処理装置のブロック図
【図８】実施の形態３における信号処理装置のブロック図
【図９】実施の形態４における信号処理装置のブロック図
【図１０】実施の形態５における信号処理装置のブロック図
【図１１】実施の形態６における信号処理装置のブロック図
【図１２】実施の形態７における信号処理プログラムのフローチャート
【図１３】従来の信号処理装置におけるブロック図
【図１４】従来の信号処理装置における波形図
【発明を実施するための形態】
【００１９】
以下、実施の形態について、図面を参照しながら説明する。
以下の実施形態において説明する信号処理装置は、アップコンバート時において、画素間の信号レベルが急峻に変化する画像の輪郭部を検出し、その輪郭部を構成する２画素の信号レベルはそのままで、２画素の位相を２画素が互いに接近するようシフトする。これにより、オーバーシュートにより波形歪みを防止しつつ輪郭部の変化を増大でき、高精細な画像を実現できる。
【００２０】
（実施の形態１）
１．構成
図１は、実施の形態１における信号処理装置の構成を示すブロック図である。本実施の形態では、入力された画像の水平方向の画素数を２倍にする信号処理装置について説明する。この信号処理装置は、水平保管フィルタ１０、水平位相シフト回路１１、水平輪郭検出回路１２、及び信号選択回路１３を有している。入力端子からは、変換対象となる画像を構成する各画素の画素値が、所定のサンプリング周期でラスタスキャン順に入力される。すなわち、画像を構成するラインについては上から下へ、同一ラインを構成する画素は左から右へという順番でスキャンしながら、画素が入力される。なお、以下の説明では、入力画像を、水平方向に有効７２０画素、水平ブランキングも含めた全画素数８５８画素、垂直方向に有効４８０ライン、垂直ブランキングも含めた全ライン数５２５ラインのプログレッシブ走査での垂直周波数６０Ｈｚの画像信号とする。サンプリング周期は１／（８５８×５２５×６０）≒３７．０ｎｓとなる。
【００２１】
水平補間フィルタ１０は、入力された連続する２画素（水平方向に隣接する２画素）間における、１／４位相および３／４位相の位置の補間値をフィルタリングにより算出し、これらを時間的に圧縮し交互に切り替えて出力する。水平位相シフト回路１１は、入力された水平方向に隣接する２画素の位相を、２画素間の１／４位相および３／４位相の時間位置へ（すなわち、水平方向に）移動させて、出力する。水平輪郭検出回路１２は、入力された画像の水平方向のレベル変化を監視し、輪郭部分か否かを判定する。信号選択回路１３は、水平輪郭検出回路１２からの出力に基づいて、水平補間フィルタ１０および水平位相シフト回路１１の出力信号を切り替えて出力する。なお、信号選択回路１３が第１の信号選択回路に相当する。
【００２２】
図２は、水平補間フィルタ１０の具体的な構成を示すブロック図である。水平補間フィルタ１０は、遅延回路２０、２１、係数回路２２、２３、２４、２５、加算器２６、２７、及び切換回路２８を有している。入力された画像信号は遅延回路２０に入力される。遅延回路２０の出力は、遅延回路２１に入力され、それぞれサンプリング周期分遅延される。遅延回路２０、２１は、１画素分の画素値を記憶するメモリで構成される。遅延回路２１、係数回路２３、２５および加算回路２７は２タップのデジタルフィルタとなっている。係数回路２３には係数１／４が、係数回路２５には係数３／４が用いられ、それぞれ遅延回路２０、２１の出力に乗算される。これらの結果を加算回路２７で加算することにより、入力された２画素間の１／４位相の値を出力する。一方、遅延回路２１、係数回路２２、２４および加算回路２６も２タップのデジタルフィルタとなっている。係数回路２２には係数３／４が、係数回路２４には係数１／４が用いられ、それぞれ遅延回路２０、２１の出力に乗算される。これらの結果を加算回路２６で足し算することにより、入力された２画素間の３／４位相の値を出力する。切換回路２８は、加算回路２７、２６からの入力信号を切り替え、１／４位相の値および３／４位相の値を、水平補間フィルタ１０への入力の画像の１サンプリング周期すなわち３７．０ｎｓの間に時分割多重して１８．５ｎｓごとに変化する画像信号として出力する。このような構成により水平補間フィルタ１０は、入力される連続２画素の最初の画素のサンプリングタイミングから１／４位相すなわち約９．３ｎｓ後のタイミング、および、３／４位相すなわち約２７．８ｎｓ後のタイミングの各々で、この位相に相当する画素値を補間して出力する。
【００２３】
図３Ａは、水平位相シフト回路１１の構成を示すブロック図である。水平位相シフト回路１１は、遅延回路２９、３０、及び切換回路３１を有している。入力された画像信号は遅延回路２９に入力される。遅延回路２９の出力は、遅延回路３０に入力され、それぞれサンプリング周期分遅延される。遅延回路２９、３０は、遅延回路２０、２１と同様に１画素分の画素値を記憶するメモリで構成される。切換回路３１は、遅延回路２９、３０から出力される信号を、水平位相シフト回路１１に入力される画像信号のサンプリング周期の半分の時間、すなわち１８．５ｎｓ毎に切り替えて出力する。これにより水平位相シフト回路１１に入力される原画素の信号レベルの値はそのままで時間位置（位相）のみを移動させる。具体的には、水平位相シフト回路１１は、入力される連続２画素の最初の画素のサンプリングタイミングから１／４位相すなわち約９．３ｎｓ後のタイミングにおいて、最初の画素の画素値を出力し、３／４位相すなわち約２７．８ｎｓ後のタイミングにおいて、２番目の画素の画素値を出力する。結果として、図３Ｂに示すように、最初の画素Ｐ１は、そのサンプリングタイミングから１／４位相（１／４サンプリング周期）だけ後にシフトしたタイミングで出力される。２番目の画素Ｐ２は、そのサンプリングタイミングから１／４位相だけ前にシフトされたタイミングで出力される。この場合、２画素間の間隔が狭まるため、画素の信号レベルの変化の傾きが増加する。よって、画像の輪郭部にこのようなシフトを適用することで、画像の輪郭がより明確になる。
【００２４】
図４は、水平輪郭検出回路１２の構成を示すブロック図である。水平輪郭検出回路１２は、遅延回路３２、３３、３４、及び輪郭検出回路３５を有している。入力された画像信号は遅延回路３２に入力される。遅延回路３２の出力は、遅延回路３３に入力される。遅延回路３３の出力は、さらに遅延回路３４に入力される。各遅延回路は、入力された画素値をそれぞれサンプリング周期分遅延させて出力する。遅延回路３２、３３、３４は、遅延回路２０、２１と同様に１画素分の画素値を記憶するメモリで構成される。遅延回路３２の入力と出力、遅延回路３３、３４の出力、すなわち４個連続した入力画像の画素値は輪郭検出回路３５に入力される。輪郭検出回路３５は、入力された４連続した画素値のうち１番目、２番目の画素の信号レベルの差が小さく、かつ３番目、４番目の画素の信号レベルの差が小さく、かつ２番目と３番目の画素の信号レベルの差が大きいときに、これら４画素と交差する輪郭があると判定し、値「１」を出力する。一方、それ以外のときは輪郭でないと判定し、値「０」を出力する。この輪郭検出信号は、１サンプリング周期毎に、水平補間フィルタ１０および水平位相シフト回路１１から１／４位相の信号が出力されるタイミングに同期して、１サンプリング周期の期間ずつ出力される。なお、この輪郭の判定にあたっては、例えば１番目と２番目の画素の信号レベルの差が最大振幅の１％以下、３番目と４番目の画素の信号レベルの差が最大振幅の１％以下、２番目と３番目の画素の信号レベルの差が最大振幅の１０％以上と設定する。この設定により信号のレベルが急に変化している部分を輪郭として検出することが出来る。なお、ここでは輪郭検出例として、１／４位相および３／４位相の位置の画素値を生成するための２画素と、その前後に隣接する各１画素との合計４画素を用いて輪郭検出を行う例を示したが、１／４位相および３／４位相の位置の画素値生成のための２画素が輪郭部分に相当するか否かを検出する方法であれば、どのような方法でもよい。
【００２５】
水平補間フィルタ１０、水平位相シフト回路１１、水平輪郭検出回路１２の出力は、信号選択回路１３に入力される。信号選択回路１３は、水平輪郭検出回路１２の出力が「１」、すなわち輪郭を検出しているときには、水平位相シフト回路１１の出力を選択し、水平輪郭検出回路１２の出力が「０」、すなわち輪郭を検出していないときは、水平補間フィルタ１０の出力を選択して外部に出力する。
【００２６】
以上の構成を有する本実施の形態における信号処理装置は、入力画像の輪郭部では、信号レベルはそのままで位相だけを２原画素間の１／４位相および３／４位相の位置に移動させ、輪郭部でないところでは、補間フィルタにより２原画素間の１／４位相および３／４位相の位置の信号レベルを計算して出力することができる。
【００２７】
２．動作
次に、入力される原信号波形が正弦波形の一部およびステップ波形の各々の場合について、実施の形態１における信号処理装置の動作を説明し、その効果について述べる。
【００２８】
図５は、本実施の形態の信号処理装置の各部における波形の例を示した図である。図５において、横軸は入力画像の水平位置を示し、破線の間隔は１／４画素である。また、縦軸は画素の信号レベルであり、信号レベルは０〜１の範囲に正規化されている。
【００２９】
まず、原信号波形が図５（１−ａ）に示すように正弦波形の一部である場合について説明する。信号処理装置への入力波形は、原信号波形をサンプリングすることにより得られ、図５（１−ｂ）に示すような波形となる。以下の説明では、特に、図５（１−ｂ）に示す波形の中央の頂点付近の２画素を補間対象画素として説明する。なお、その補間処理に関わる頂点付近の４個の原画素の振幅方向の信号レベルの値を（０．５，１，１，０．５）とする。
【００３０】
水平補間フィルタ１０の出力は、係数（３／４，１／４）の２タップフィルタ、および係数（１／４，３／４）の２タップフィルタにより演算されることにより、図５（１−ｃ）に示す波形となる。
【００３１】
入力される連続２画素の最初の画素のサンプリングタイミングから１／４位相後のタイミングにおいて、最初の画素の画素値が出力され、３／４位相後のタイミングにおいて、２番目の画素の画素値が出力される。よって、水平位相シフト回路１１の出力は、図５（１−ｄ）に示す波形となる。
【００３２】
一方、（０．５，１，１，０．５）という４連続の画素データは前述の輪郭の判定基準を満たさないため、図５（１−ｅ）に示すように、水平輪郭検出回路１２は「０」を出力する。よって、信号選択回路１３は水平補間フィルタ１０の出力を選択して出力し、最終出力の波形は図５（１−ｆ）のようになる。
【００３３】
次に、原信号波形が図５（２−ａ）に示すようにステップ波形である場合について説明する。信号処理装置への入力波形は、ステップ波形をサンプリングすることにより得られる図５（２−ｂ）に示すような波形となる。図５（２−ｂ）に示す波形における中央の立ち上がり部分の２画素を補間対象画素として説明する。なお、この補間処理に関わる４個の原画素の信号レベルの値は（０，０，１，１）である。
【００３４】
水平補間フィルタ１０の出力は、係数（３／４，１／４）の２タップフィルタ、係数（１／４，３／４）の２タップフィルタにより演算されるため、図５（２−ｃ）に示す波形となる。
【００３５】
入力される連続２画素の最初の画素のサンプリングタイミングから１／４位相後のタイミングにおいて、最初の画素の画素値が出力され、３／４位相後のタイミングにおいて、２番目の画素の画素値が出力される。よって、水平位相シフト回路１１の出力は、図５（２−ｄ）に示す波形となる。
【００３６】
一方、（０，０，１，１）という４連続の画素データは前述の輪郭の判定基準を満たしているため、水平輪郭検出回路１２は「１」を出力する。すなわち、水平輪郭検出回路１２の出力は、図５（２−ｅ）に示すように、輪郭が検出されたタイミングにおいてのみ「１」の値をとる波形となる。信号選択回路１３は、水平輪郭検出回路１２の出力が「０」のときは、補間フィルタ１０の出力を選択し、水平輪郭検出回路１２の出力が「１」のときは、水平位相シフト回路１１の出力を選択する。よって最終出力の波形は図５（２−ｆ）に示すようになる。図５（２−ｆ）において、黒の四角プロットは、原画素の位相を中央の立ち上がり部分、すなわち輪郭部分に近づく方向にシフトしただけであるので、その値は入力波形の信号レベルと同じ０および１となる。
【００３７】
ここで本実施の形態の信号処理装置に前記ステップ波形を入力したときの出力波形がどの程度急峻になるか考察する。図５（２−ｂ）の入力波形では、入力画像の１サンプリング周期の間に立ち上がり部分のレベルが０から１へ増加している。これに対し、図５（２−ｄ）の出力波形では半分の時間、すなわち１／２サンプリング周期でレベルが１増加しており、すなわち、図５（２−ｂ）の入力波形と比較して、傾きが２倍になっている。なお、立ち下がり波形を入力しても同様に急峻にすることができる。すなわち、本実施形態の信号処理装置により、入力波形の変化部分において、その傾きの絶対値を２倍にすることができる。
【００３８】
３．まとめ
以上のように、実施の形態１における信号処理装置によれば、水平位相シフト回路１１によって、画像の輪郭部分において、入力される２つの原画素を１／４位相および３／４位相の位置にそのまま移動させることにより、輪郭部分における変化の傾きの絶対値を２倍にすることができる。また、輪郭部分を強調するための高域通過フィルタは用いておらず、位相の移動のみで変化を急峻にしたためオーバーシュートによる波形歪は発生しない。よって水平方向に画素数を２倍に変換する高性能な信号処理装置が実現できる。
【００３９】
ここで、１／４位相および３／４位相の位置に、換言すれば、２つの原画素位置がそれぞれ接近する方向に１／４位相ずつ移動させることにより、変化の中心位置をずらさないようにすることができる。中心位置がずれると画像中にギザギザの模様が生じやすくなるが、本実施形態ではこれを防止することができる。
【００４０】
なお、本実施の形態として水平補間フィルタ１０の遅延回路２０、２１と、水平位相シフト回路１１の遅延回路２９、３０と、水平輪郭検出回路１２の遅延回路３２、３３、３４とを別々に設けたが、遅延回路を共有して信号処理装置を構成してもよい。
【００４１】
図６に、遅延回路を共用化した信号処理装置の構成を示す。図６において、遅延回路２０、２９、３２を共用化したものが遅延回路４０である。遅延回路２１、３０、３３を共用化したものが遅延回路４１である。遅延回路３４に相当するものが遅延回路４２である。その他の部分は前述の図１に示した信号処理装置と全く同様なので同じ番号を付している。動作、効果については図１の信号処理装置と同様であり、詳細な説明は省略する。
【００４２】
なお、特開平６−１７８１５８号公報には、入力映像信号の輪郭線を鮮明にするための技術として、ステップ状の入力波形における立ち上り部分のサンプリング値の値を所定のルールで増減させることにより、立ち上がり部分の傾きを強める技術が開示されている。しかし、この技術は、画素数を増加させるときに如何に対処すべきかを示唆するものではない。例えば、本実施の形態においては、連続する２画素間の１／４位相および３／４位相の位置に補間画素を生成することにより画素数を増加させ、そのときこれらの画素を当初位置から移動させることにより傾きを強めさせるが、これらの思想は、特開平６−１７８１５８号公報には開示されていない。
【００４３】
（実施の形態２）
図７は、実施の形態２における信号処理装置の構成を示すブロック図である。実施の形態１では、入力された画像の水平方向の画素数を２倍にする信号処理装置について説明したが、本実施の形態では、入力された画像の垂直方向の画素数を２倍にする信号処理装置について説明する。本実施の形態の基本的な思想は実施の形態１と同様である。
【００４４】
入力端子からは、実施の形態１と同様に、変換対象となる画像を構成する各画素の画素値が所定のサンプリング周期でラスタスキャン順に入力される。実施の形態１と同様に、入力画像を、水平方向に全画素数８５８画素（有効７２０画素）、垂直方向に全ライン数５２５ライン（有効４８０ライン）のプログレッシブ走査での垂直周波数６０Ｈｚの画像信号とすれば、サンプリング周期は３７．０ｎｓとなる。
【００４５】
垂直補間フィルタ６０は、入力された画像の上下に連続する２画素間の１／４位相および３／４位相の位置の補間値をフィルタリングにより算出し、出力する。垂直位相シフト回路６１は、入力された画像の上下に連続する２画素の垂直方向の位相をずらし、２画素間の１／４位相および３／４位相の位置へ（すなわち、垂直方向に）移動させて出力する。垂直輪郭検出回路６２は、入力された画像の上下に連続する４画素におけるレベル変化を監視し、輪郭部分か否かを判定する。信号選択回路６３は、信号を切り換えラスタスキャン順に画素信号を並べ替えて出力する。なお、信号選択回路６３が第２の信号選択回路に相当している。
【００４６】
図７に示した実施の形態２における信号処理装置は、図１に示した実施の形態１における信号処理装置と以下の点で異なっている。
【００４７】
水平補間フィルタ１０では、入力画像の１サンプリング周期だけ遅延させる遅延回路２０、２１を用いていたが、垂直補間フィルタ６０では、これらの遅延回路が入力画像の１ライン分の時間だけ遅延させる遅延回路になっている。１ライン分の遅延とは具体的には３７．０ｎｓ×８５８≒３１．７μｓである。
【００４８】
水平位相シフト回路１１では、入力画像の１サンプリング周期だけ遅延させる遅延回路２９、３０を用いていたが、垂直位相シフト回路６１では、これらの遅延回路が入力画像の１ライン分の時間だけ遅延させる遅延回路になっている。
【００４９】
水平輪郭検出回路１２では、入力画像の１サンプリング周期だけ遅延させる遅延回路３２、３３、３４を用いていたが、垂直輪郭検出回路６２では、これらの遅延回路が入力画像の１ライン分の時間だけ遅延させる遅延回路になっている。
【００５０】
信号選択回路１３では、単純に入力信号を選択して出力していたが、信号選択回路６３では、１／４位相ラインの信号と３／４位相ラインの信号が３７．０ｎｓの間に時分割で切り替る入力信号になっている。そのため、信号選択回路６３では、入力信号を選択した後１／４位相ラインの信号と３／４位相ラインの信号を別々のラインバッファに書き込み、ラスタスキャン順に読み出すようになっている。
【００５１】
以上のように構成された実施の形態２の信号処理装置について、その動作をより詳細に説明する。
【００５２】
まず垂直補間フィルタ６０は、入力された画像を１ライン分遅延させる遅延回路を有しており、垂直方向に連続した２画素に対して計算を行う。垂直補間フィルタ６０は垂直２タップのフィルタを有しており、入力された画像信号の垂直に隣り合った２画素の１／４位相および３／４位相の補間値を計算する。入力画像の垂直に隣り合った２画素のうち、１／４位相の補間値計算にあたっては、２画素の上位置の画素の信号レベルに係数３／４を乗算し、下位置の画素の信号レベルに係数１／４を乗算し、両者を加算することによって求めている。一方、３／４位相の補間値計算にあたっては、２原画素の上位置の画素の信号レベルに係数１／４を乗算し、下位置の画素の信号レベルに係数３／４を乗算し、両者を加算することによって求めている。両者を加算した計算結果として、１／４位相ラインの信号および３／４位相ラインの信号が、入力画像のサンプリング周期、すなわち３７．０ｎｓの間に交互に切り換えて出力される。垂直補間フィルタ６０の出力は、１８．５ｎｓごとに出力されるラインが変化する信号となっている。
【００５３】
垂直位相シフト回路６１は、垂直補間フィルタ６０と同様に、入力された画像を１ライン分遅延させる遅延回路を有しており、前述した垂直補間フィルタ６０が垂直に隣り合った２画素の１／４位相信号を出力するタイミングで、垂直に隣り合った２画素のうち上位置の画素信号を出力する。また、垂直位相シフト回路６１は、垂直補間フィルタ６０が垂直に隣り合った２画素の３／４位相信号を出力するタイミングで、垂直に隣り合った２画素のうち下位置の画素信号を出力する。
【００５４】
垂直輪郭検出回路６２は、入力された画像を１ライン分遅延させる遅延回路３種を用い、垂直方向に連続した４個の画素を監視している。この４個の画素データのうち１番目、２番目の画素の信号レベルの差が小さく、かつ３番目、４番目の画素の信号レベルの差が小さく、かつ２番目と３番目の画素の信号レベルの差が大きいときに、垂直輪郭検出回路６２は、これら４画素と交差する輪郭があると判定し、値「１」を出力する。それ以外は輪郭でないと判定して値「０」を出力する。この輪郭検出信号は、１サンプリング周期、すなわち３７．０ｎｓ毎に、垂直補間フィルタ６０および垂直位相シフト回路６１から１／４位相の信号が出力されるタイミングに同期して、１サンプリング周期の期間ずつ出力される。この輪郭の判定にあたっては、例えば１番目と２番目の画素の信号レベルの差が最大振幅の１％以下、３番目と４番目の画素の信号レベルの差が最大振幅の１％以下、２番目と３番目の画素の信号レベルの差が最大振幅の１０％以上と設定する。この設定により信号のレベルが急に変化している部分を輪郭として検出することが出来る。
【００５５】
以上説明した垂直補間フィルタ６０、垂直位相シフト回路６１、垂直輪郭検出回路６２の出力は信号選択回路６３に入力される。信号選択回路６３では垂直輪郭検出回路６２の出力が１、すなわち輪郭が検出されているときには垂直位相シフト回路６１出力を選択し、垂直輪郭検出回路６２の出力が「０」、すなわち輪郭が検出されていないときは垂直補間フィルタ６０出力を選択している。ここで選択した信号は、１／４位相ラインの信号と３／４位相ラインの信号とが画素単位で交互に切り替る信号となっているため、ラスタスキャン順に並んでいない。そこで、これらを１／４位相ライン用のラインバッファ、３／４位相用ラインバッファに交互に書き込み、ラスタスキャン順に読み出して外部出力している。
【００５６】
以上のように、実施の形態２における信号処理装置では、入力画像の輪郭部分では信号レベルはそのままで位相だけを２原画素間の１／４位相および３／４位相の位置に移動させ、輪郭部分でないところではフィルタにより２原画素間の１／４位相および３／４位相の位置の信号レベルを計算して出力する。これにより、実施の形態１で説明したのと同じ理由により輪郭部分における変化の傾きの絶対値を２倍にすることができる。また、輪郭部分を強調するための高域通過フィルタは用いておらず、位相の移動のみで変化を急峻にしたためオーバーシュートによる波形歪は発生しない。よって垂直方向に画素数を２倍に変換する高性能な信号処理装置が実現できる。
【００５７】
なお、本実施の形態においても実施の形態１と同様に、遅延回路を共用化することが可能である。
【００５８】
（実施の形態３）
図８は、実施の形態３における信号処理装置の構成を示すブロック図である。本実施の形態の信号処理装置は、実施の形態２で示した図７の信号処理装置と、実施の形態１で示した図１の信号処理装置とを直列に組み合わせたものである。図８において実施の形態１，２と同じ構成要素については同じ符号を記し、詳細な説明は省略する。
【００５９】
以上のように構成された実施の形態３の信号処理装置では、まず垂直補間フィルタ６０、垂直位相シフト回路６１、垂直輪郭検出回路６２、信号選択回路６３により、入力された画像信号の垂直に隣り合った２原画素間の１／４位相および３／４位相の画像信号を生成し、垂直方向に２倍の画素数に変換している。ここで実施の形態２で説明したように輪郭部分では変化の傾きの絶対値が２倍となっている。次に、信号選択回路６３の出力信号は、水平補間フィルタ１０、水平位相シフト回路１１、水平輪郭検出回路１２に入力される。これらの回路に入力される画像信号のサンプリング周期は、本実施の形態の信号処理装置に入力される画像のサンプリング周期の１／２となっている。これは、前半の回路により画像信号の総画素数が２倍となっているためである。水平補間フィルタ１０、水平位相シフト回路１１、水平輪郭検出回路１２および信号選択回路１３により画像信号の水平に連続した２原画素間の１／４位相および３／４位相の画像信号を生成し、水平方向に２倍の画素数に変換している。ここで実施の形態１で説明したように輪郭部分では変化の傾きの絶対値が２倍となっている。つまり実施の形態３の信号処理装置では垂直２倍、水平２倍、すなわち４倍の画素数に変換している。
【００６０】
よって実施の形態３における信号処理装置では水平、垂直ともに輪郭部の変化の傾きの絶対値を２倍にし、急峻な波形へ変換することができる。またオーバーシュートの波形歪が発生せず、高性能な信号処理装置が実現できる。
【００６１】
なお、実施の形態３では垂直の信号処理を行ってから次に水平の信号処理を行ったが、先に水平の信号処理を行ってから次に垂直の信号処理を行ってもよく、この場合においても同様な効果が得られる。
【００６２】
（実施の形態４）
図９は、実施の形態４における信号処理装置の構成を示すブロック図である。本実施の形態の信号処理装置は、実施の形態３で示した図８の信号処理装置の構成において、垂直画素数変換回路７０および水平画素数変換回路７１を追加した構成になっている。上記の実施の形態と同じ構成要素については同じ符号を記し、詳細な説明は省略する。
【００６３】
図９において、垂直画素数変換回路７０は、垂直９６０ラインを垂直１０８０ラインに変換する。水平画素数変換回路７１は、水平１４４０画素を水平１９２０画素に変換する。
【００６４】
以上のように構成された実施の形態４における信号処理装置の動作を説明する。
【００６５】
まず入力端子からは水平方向に有効７２０画素、垂直方向に有効４８０ラインのプログレッシブ走査の画像信号が入力される。この画像信号は垂直補間フィルタ６０、垂直位相シフト回路６１、垂直輪郭検出回路６２、及び信号選択回路６３により垂直２倍の画素数、すなわち有効９６０ラインの画像信号に変換される。次に垂直画素数変換回路７０により垂直有効９６０ラインの画像信号は、垂直有効１０８０ラインの画像信号に変換される。垂直画素数変換回路７０は、画像信号の帯域を、デジタルフィルタを用いて有効９６０ラインの画像信号のナイキスト周波数と同じ帯域に制限し、９／８倍の画素数になるよう補間データを計算する。
【００６６】
次に、垂直画素数変換回路７０から出力された画像信号は、水平補間フィルタ１０、水平位相シフト回路１１、水平輪郭検出回路１２および信号選択回路１３により水平有効７２０画素から水平有効１４４０画素の画像信号に変換される。次の水平画素数変換回路７１により、水平有効１４４０画素画像信号は水平有効１９２０画素の画像信号に変換される。水平画素数変換回路７１は、具体的には、画像信号の帯域を、デジタルフィルタを用いて水平有効１４４０画素の画像信号でのナイキスト周波数と同じ帯域に制限し、４／３倍の画素数になるよう補間データを計算する。
【００６７】
以上のように実施の形態４における信号処理装置では、水平有効７２０画素から水平有効１９２０画素、及び垂直有効４８０ラインから垂直有効１０８０ラインへ変換することができる。また、この信号処理装置では、水平、垂直とも輪郭部分の変化の傾きの絶対値を２倍にした後に、すなわち信号帯域を広げた後に各画素数変換回路でフィルタリングをするため、制限すべき信号帯域を広く設定することができる。すなわち輪郭部の変化を急峻にした状態を維持しつつ画素数変換を行うことが可能な信号処理装置を実現できる。
【００６８】
なお、実施の形態４の信号処理装置では、垂直画素数変換回路７０は垂直有効９６０ラインから垂直有効１０８０ラインに変換するように構成したが、垂直有効１０２４ラインなど他の整数値を取るライン数に変換してもよい。また水平画素数変換回路７１では水平有効１４４０画素を水平有効１９２０画素に変換するように構成したが、水平２０４８画素など他の整数値を取る画素数に変換してもよい。
【００６９】
また、実施の形態４の信号処理装置では、実施の形態２と同様の構成にて垂直方向の画素数を２倍にした出力を垂直画素数変換回路７０へ入力し、さらに垂直画素数変換回路７０の出力に対して実施の形態１と同様の構成により水平方向の画素数を２倍にした出力を水平画素数変換回路７１へ入力する構成とした。しかし、実施の形態１および実施の形態２と同様の構成による画素数を２倍にする処理と、各画素数変換回路による変換処理の順番を入れ替えてもよい。例えば、垂直方向の画素数を２倍にした出力を垂直画素数変換回路７０へ入力し、垂直画素数変換回路７０の出力を水平画素数変換回路７１へ入力し、水平画素数変換回路７１の出力に対して水平方向の画素数を２倍にする構成としても同様な効果が得られる。
【００７０】
また、垂直画素数変換回路７０及び水平画素数変換回路７１の変換比率は上述の値に限定されない。
【００７１】
（実施の形態５）
図１０は、実施の形態５における信号処理装置の構成を示すブロック図である。本実施の形態の信号処理装置は、実施の形態３で示した信号処理装置の構成（図８参照）に、走査変換回路７２を追加した構成になっている。上記の実施の形態と同じ構成要素については同じ符号を記し、詳細な説明は省略する。
【００７２】
走査変換回路７２は、垂直有効４８０ライン、水平有効７２０画素のインターレース走査の画像信号を、垂直有効４８０ライン、水平有効７２０画素のプログレッシブ走査の画像信号に変換する。
【００７３】
以上のように構成された実施の形態５における信号処理装置の動作を説明する。
【００７４】
まず入力端子からは水平方向に有効７２０画素、垂直方向に有効４８０ラインのインターレース走査の画像信号が入力される。この画像信号は走査変換回路７２によって垂直有効４８０ライン、水平有効７２０画素のプログレッシブ走査の画像信号に変換される。走査変換回路７２では、フィールドメモリを用いて処理中のフィールドの画像と直前のフィールドの画像をライン単位で順次切り替えてプログレッシブ画像に変換する。以降の動作は実施の形態３で説明したものと同じである。
【００７５】
以上のように実施の形態５における信号処理装置では、水平有効７２０画素、垂直有効４８０ラインのインターレース画像を、水平有効１４４０画素、垂直有効９６０ラインのプログレッシブ画像に変換することができる。また、輪郭部の変化を急峻にする信号処理装置を実現できる。
【００７６】
（実施の形態６）
図１１は、実施の形態６における信号処理装置の構成を示すブロック図である。本実施の形態の信号処理装置は、実施の形態４で示した信号処理装置の構成（図９参照）に、走査変換回路７２を追加した構成となっている。上記の実施の形態と同じ構成要素については同じ符号を記し、詳細な説明は省略する。
【００７７】
走査変換回路７２は、実施の形態５における走査変換回路と同じ構成である。
【００７８】
以上のように構成された実施の形態６における信号処理装置の動作を説明する。
【００７９】
まず入力端子からは水平方向に有効７２０画素、垂直方向に有効４８０ラインのインターレース走査の画像信号が入力される。この画像信号は走査変換回路７２によって垂直有効４８０ライン、水平有効７２０画素のプログレッシブ走査の画像信号に変換される。以降の動作は実施の形態４で説明したものと同じである。
【００８０】
以上のように実施の形態６における信号処理装置では、水平有効７２０画素、垂直有効４８０ラインのインターレース画像を、水平有効１９２０画素、垂直有効１０８０ラインのプログレッシブ画像に変換することができる。また、輪郭部の変化を急峻にする信号処理装置を実現できる。
【００８１】
（実施の形態７）
上記の各実施形態で説明した信号処理装置の機能は、コンピュータ（ハードウェア）とプログラム（ソフトウェア）とによって実現することも可能である。以下、そのような信号処理プログラムについて説明する。各処理は、ＣＰＵが、メモリに記憶されたプログラムを実行することにより実現される。また、入力される画像信号は、１画面分が、ＣＰＵと接続されたメモリに記憶され、ＣＰＵはこのメモリから各画素の画素値を読み出す。同様に、計算途中のデータや最終的に出力される画像信号もメモリに記憶され、ＣＰＵはこれを読み出しおよび書き出す。出力される画像は、入力画像の水平方向に隣接する２画素に対し、これらにおける１／４位相および３／４位相の位置に画素を生成することにより、水平方向の画素数が２倍である画像として生成される。
【００８２】
なお、本実施の形態においては、一例として、実施の形態１の信号処理装置の機能を実現するプログラム、すなわち、入力された画像の水平方向の画素数を２倍にする信号処理プログラムについて説明する。
【００８３】
図１２は、実施の形態７における信号処理プログラムのフローチャートである。このフローチャートは、入力された画像における水平に連続する４画素を入力として、画素に関する値を計算、出力するフローチャートである。画面全体の処理は、このフローチャートで示す処理を複数回繰り返して実行することによって実現される。以下、このフローチャートを参照しながら処理の流れについて説明する。
【００８４】
ＣＰＵは、まず対象となる、水平に連続する４画素をメモリから読み出す（Ｓ１０１）。以下、読み出した画素値を左からＸ１、Ｘ２、Ｘ３およびＸ４とする。
【００８５】
水平輪郭検出処理では、４画素のレベル変化を監視し、輪郭部分か否かを判定する（Ｓ１０２）。例えば、輪郭部分であると検出する条件を、Ｘ１とＸ２の差が画像信号の最大振幅Ａの１％以下、かつ、Ｘ３とＸ４の差が最大振幅Ａの１％以下、かつ、Ｘ２とＸ３の差が最大振幅Ａの１０％以上であるとすれば、下記の式を満たすときに、この部分に輪郭部分があるとすることができる。
｜Ｘ１−Ｘ２｜≦  １／１００×Ａ  かつ
｜Ｘ３−Ｘ４｜≦  １／１００×Ａ  かつ
｜Ｘ２−Ｘ３｜≧１０／１００×Ａ
【００８６】
そして、水平輪郭検出処理の検出結果に応じて、出力する画素の算出方法を切り換える（Ｓ１０３）。すなわち、対象部分が輪郭部分であると検出した場合、水平位相シフト処理によって出力の画素値を求める（Ｓ１０４）。また、対象部分が輪郭部分でないと検出した場合、水平補間フィルタ処理によって出力の画素値を求める（Ｓ１０５）。
【００８７】
水平位相シフト処理（Ｓ１０４）は、４画素のうちの中央の２画素、すなわち画素Ｘ２、Ｘ３の画素値をそのまま１／４位相および３／４位相の位相シフト値として出力する。すなわち、出力として、１／４位相の画素値をＹ１、３／４位相の画素値をＹ２とすれば、下記の式となる。
Ｙ１＝Ｘ２
Ｙ２＝Ｘ３
【００８８】
一方、水平補間フィルタ処理（Ｓ１０５）は、画素Ｘ２、Ｘ３に対して１／４位相の位置の補間値および３／４位相の位置の補間値をフィルタリングにより算出して出力する。すなわち、Ｙ１、Ｙ２は下記の式により算出する。
Ｙ１＝３／４×Ｘ２＋１／４×Ｘ３
Ｙ２＝１／４×Ｘ２＋３／４×Ｘ３
【００８９】
以上により、図１２に示した実施の形態７における信号処理プログラムでは、入力画像の輪郭部では信号レベルはそのままで位相だけを２原画素間の１／４位相および３／４位相の位置に移動させた値を出力し、輪郭部でないところでは補間フィルタにより２原画素間の１／４位相および３／４位相の位置の信号レベルを計算して出力する。
【００９０】
以上のように、実施の形態７における信号処理プログラムは、実施の形態１における信号処理装置と同様に、画像の輪郭部分において、入力される２つの原画素を１／４位相および３／４位相の位置にそのまま移動させることにより、輪郭部分における変化の傾きの絶対値を２倍にすることができる。また、輪郭部分を強調するための高域通過フィルタは用いておらず、位相の移動のみで変化を急峻にしたためオーバーシュートによる波形歪は発生しない。よって水平方向に画素数を２倍に変換する高性能な信号処理装置を実現できる。
【００９１】
以上実施の形態１の信号処理装置の機能をプログラムで実現する例について説明したが、同様に、実施の形態２乃至６の信号処理装置の機能をプログラムで実現することができることは言うまでもない。
【産業上の利用可能性】
【００９２】
本実施の形態の信号処理装置は、デジタル画像信号をより高画素な信号に変換する際の輪郭部分における変化の傾きの絶対値を２倍にして信号帯域を広げることができ、またオーバーシュートの波形歪も発生しないため高画質な画像を提供することが可能になる。このため、プラズマディスプレイ、液晶ディスプレイ等の映像表示機器やデジタルカメラなど撮像機器等に大変有用である。
【符号の説明】
【００９３】
１０  水平補間フィルタ
１１  水平位相シフト回路
１２  水平輪郭検出回路
１３、６３  信号選択回路
６０  垂直補間フィルタ
６１  垂直位相シフト回路
６２  垂直輪郭検出回路
７０  垂直画素数変換回路
７１  水平画素数変換回路
７２  走査変換回路
２０、２１、２９、３０、３２、３３、３４、４０、４１、４２、８１、８２、９１、９２、９３  遅延回路
２２、２３、２４、２５、８３、８４、８５  係数回路
２６、２７、８６、８７  加算回路
２８、３１  切換回路
３５  輪郭検出回路
８０  補間回路
８８  最大値検出回路
８９  最小値検出回路
９０  制御回路
９４、９５  相関検出回路
９６、９７  適応補間回路
９８  選択回路
【図１】
2010114887.tif 000003
【図２】
2010114887.tif 000004
【図３Ａ】
2010114887.tif 000005
【図３Ｂ】
2010114887.tif 000006
【図４】
2010114887.tif 000007
【図５】
2010114887.tif 000008
【図６】
2010114887.tif 000009
【図７】
2010114887.tif 000010
【図８】
2010114887.tif 000011
【図９】
2010114887.tif 000012
【図１０】
2010114887.tif 000013
【図１１】
2010114887.tif 000014
【図１２】
2010114887.tif 000015
【図１３】
2010114887.tif 000016
【図１４】
2010114887.tif 000017