(57)【要約】【課題】データの整合性を維持しつつＣＰＵが高速にデータにアクセス可能なメモリ制御装置及びこれを備える遊技機を提供する。【解決手段】メモリ制御装置７００は、第１の制御ＣＰＵ５０１と、ＲＯＭ５０２と、ＲＡＭ７１０とに接続され、コピー手段と、制御手段と、セルフチェック手段とを備える。コピー手段は、ＲＯＭに格納された第１のデータを取得し、ＲＡＭに該第１のデータをコピーする。制御手段は、第１の制御ＣＰＵからの第１のデータへのアクセスに応じて、ＲＡＭにコピーしたデータをＲＡＭから取得し、取得したデータを第１の制御ＣＰＵに出力する。セルフチェック手段は、第１の制御ＣＰＵからの要求の有無を判定し、判定結果に応じて、ＲＡＭにコピーされたデータに誤りがないか否かの検査、又は、ＲＯＭからＲＡＭに第１のデータのコピーを再度実行する。【選択図】図５
2010193979.tif 000002
【特許請求の範囲】
【請求項１】
第１の制御ＣＰＵとＲＯＭとＲＡＭとに接続されるメモリ制御装置であって、
前記ＲＯＭに格納された第１のデータを取得し、前記ＲＡＭに該第１のデータをコピーするコピー手段と、
前記第１の制御ＣＰＵからの前記第１のデータへのアクセスに応じて、前記ＲＡＭにコピーしたデータを前記ＲＡＭから取得し、取得したデータを前記第１の制御ＣＰＵに出力する制御手段と、
前記第１の制御ＣＰＵからの要求の有無を判定し、判定結果に応じて所定の処理を実行するセルフチェック手段とを備え、
前記セルフチェック手段は、前記所定の処理として、前記ＲＡＭにコピーされたデータに誤りがないか否かの検査、又は、前記ＲＯＭから前記ＲＡＭに前記第１のデータのコピーを再度実行することを特徴とする、メモリ制御装置。
【請求項２】
前記第１の制御ＣＰＵのリセット解除をするリセット解除手段をさらに備え、
前記コピー手段は、電源投入後リセット期間中に、前記ＲＡＭに前記第１のデータをコピーし、
リセット解除手段は、前記コピー手段による前記第１のデータのコピーが終了後、前記第１の制御ＣＰＵのリセット解除をすることを特徴とする、請求項１に記載のメモリ制御装置。
【請求項３】
前記セルフチェック手段は、前記第１の制御ＣＰＵからの前記第１のデータへのアクセスが所定の時間無い場合に、前記所定の処理を実行することを特徴とする、請求項１又は２に記載のメモリ制御装置。
【請求項４】
前記セルフチェック手段は、前記所定の処理を実行中、前記第１の制御ＣＰＵに対してアクセスを抑止するためのウェイト信号を送信することを特徴とする、請求項１から３のいずれか１項に記載のメモリ制御装置。
【請求項５】
前記メモリ制御装置は、前記第１の制御ＣＰＵとは異なる第２の制御ＣＰＵにさらに接続され、
前記制御手段は、前記第２の制御ＣＰＵからの要求に応じて、前記ＲＯＭに格納された、前記第１のデータとは異なる第２のデータを取得し、取得したデータを前記第２の制御ＣＰＵに出力することを特徴とする、請求項１から４のいずれか１項に記載のメモリ制御装置。
【請求項６】
請求項１から５のいずれか１項に記載のメモリ制御装置を備える、遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ制御装置及び遊技機に関し、より特定的には、ＣＰＵがより高速にデータにアクセスするためのメモリ制御装置及びこれを備える遊技機に関する。
【背景技術】
【０００２】
近年、遊技機は、遊技者の期待感を高めるため、様々な視覚的演出や聴覚的演出を行っており、このような視聴覚的演出は複雑かつ高度になっている。このような遊技機においては、視聴覚的演出に利用される画像や音声を処理するための制御ＣＰＵや各種データを格納するためのＲＯＭを有しており、より複雑かつ高度な演出のためには、制御ＣＰＵからＲＯＭへのアクセスを高速にする必要がある。ＣＰＵからＲＯＭへのアクセスの高速化を実現するために、起動時にＲＯＭに格納されたデータをＲＯＭよりも高速に動作するＲＡＭにコピーする技術が存在する。例えば、特許文献１に記載の技術では、電源投入後のリセット期間中にメモリアクセスコントローラを用いてＲＯＭに格納されたデータをＲＡＭにコピーし、コピー終了後システムの起動が行われる。起動後は、ＣＰＵはＲＡＭにアクセスする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３３７７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載の技術では、以下の問題があった。すなわち、特許文献１に記載の技術は、システムの起動後、ＲＡＭにコピーされたデータとＲＯＭに格納されたデータとの整合性を維持するための機能を有していない。従って、ＲＡＭにコピーされたデータが何らかの原因で変更されたり消えたりした場合、ＣＰＵは誤ったデータをＲＡＭから取得し、その取得したデータに基づいて処理を行うことになる。
【０００５】
それ故、本発明の目的は、データの整合性を維持しつつＣＰＵが高速にデータにアクセス可能なメモリ制御装置及びこれを備える遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記の課題を解決するために、以下の構成を採用した。なお、括弧内の参照符号および補足説明等は、本発明の理解を助けるために後述する実施形態との対応関係の一例を示したものであって、本発明を何ら限定するものではない。
【０００７】
第１の発明は、コピー手段（７０１）と、制御手段（７０３）と、セルフチェック手段（７０４）とを備えるメモリ制御装置（バス／コピーコントローラ７００）である。メモリ制御装置は、第１の制御ＣＰＵ（ＣＰＵ５０１）と、ＲＯＭ（５０２）と、ＲＡＭ（７１０）とに接続される。コピー手段は、ＲＯＭに格納された第１のデータを取得し、ＲＡＭに該第１のデータをコピーする。制御手段は、第１の制御ＣＰＵからの上記第１のデータへのアクセスに応じて、上記ＲＡＭにコピーしたデータをＲＡＭから取得し、取得したデータを第１の制御ＣＰＵに出力する。セルフチェック手段は、第１の制御ＣＰＵからの要求（上記第１のデータへのアクセス要求、及び、所定の処理を実行させるための実行要求）の有無を判定し、判定結果に応じて所定の処理を行う。セルフチェック手段は、所定の処理として、ＲＡＭにコピーされたデータに誤りがないか否かの検査、又は、ＲＯＭからＲＡＭに第１のデータのコピーを再度実行する。
【０００８】
第１の発明によれば、ＲＯＭに格納されたデータをＲＡＭにコピーすることによって、制御ＣＰＵは高速に当該データにアクセスすることができる。また、セルフチェック手段によってＲＡＭにコピーされたデータを常に正しいデータに維持することができる。
【０００９】
第２の発明では、メモリ制御装置は、リセット解除手段（７０２）をさらに備えてもよい。リセット解除手段は、第１の制御ＣＰＵのリセット解除をする。この場合において、コピー手段は、電源投入後リセット期間中に、上記ＲＡＭに上記第１のデータをコピーする。そして、リセット解除手段は、コピー手段による上記第１のデータのコピーが終了後、第１の制御ＣＰＵのリセット解除をする。
【００１０】
第２の発明によれば、リセット期間中にＲＯＭからＲＡＭにデータをコピーすることができる。これにより、起動時間を短縮することができる。
【００１１】
第３の発明では、セルフチェック手段は、第１の制御ＣＰＵからの上記第１のデータへのアクセスが所定の時間無い場合に、上記所定の処理を実行してもよい。
【００１２】
第３の発明によれば、セルフチェック手段は、第１の制御ＣＰＵからのアクセスがない場合に、ＲＯＭからＲＡＭへの再コピー又はＲＡＭに書き込まれた第１のデータの検査を行うことができる。これにより、効率よくＲＡＭに書き込まれたデータの正確性を維持することができる。
【００１３】
第４の発明では、セルフチェック手段は、上記所定の処理を実行中、上記第１の制御ＣＰＵに対してアクセスを抑止するためのウェイト信号を送信してもよい。
【００１４】
第４の発明によれば、セルフチェック手段がＲＯＭ及びＲＡＭにアクセス中に、制御ＣＰＵからのアクセスを抑止することができる。
【００１５】
第５の発明では、メモリ制御装置は、第１の制御ＣＰＵとは異なる第２の制御ＣＰＵ（ＣＰＵ４０１）にさらに接続されてもよい。この場合において、制御手段は、第２の制御ＣＰＵからの要求に応じて、ＲＯＭに格納された、第１のデータとは異なる第２のデータを取得し、取得したデータを第２の制御ＣＰＵに出力する。
【００１６】
第５の発明によれば、メモリ制御装置を介して、複数のＣＰＵがそれぞれ異なるデータに同時にアクセスすることができる。これにより、本来別々のＲＯＭに格納されるべきデータを同一のＲＯＭに格納しておくことができ、ＲＯＭの数を削減することができる。
【００１７】
第６の発明は、上記メモリ制御装置を備えた遊技機（１）である。
【００１８】
第６の発明によれば、上記メモリ制御装置を備えた遊技機を提供することができる。これにより、遊技機の動作を高速にすることができる。
【発明の効果】
【００１９】
本発明によれば、複数の制御ＣＰＵでＲＯＭを共有することができ、より効率的にＲＯＭを使用することが可能なメモリ制御装置及びそれを備えた遊技機を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る遊技機１の一例を示す概略正面図
【図２】遊技機１に配設された表示器３の一例を示す説明図
【図３】遊技者からの操作を受け付ける演出ボタン５７および演出キー５８を示す部分平面図
【図４】遊技機１に設けられた制御装置の構成の一例を示すブロック図
【図５】バス／コピーコントローラ７００の構成を示すブロック図
【図６】複数のＣＰＵがバス／コピーコントローラ７００を介して各データにアクセスする場合について説明するための説明図
【発明を実施するための形態】
【００２１】
（遊技機の説明）
以下、図面を参照して本発明の実施形態について説明する。まず、図１〜図４を参照して、本発明の一実施形態に係る遊技機について説明する。図１は、本発明の一実施形態に係る遊技機１の一例を示す概略正面図である。
【００２２】
図１において、遊技機１は、例えば遊技者の指示操作により打ち出された遊技球が入賞すると賞球を払い出すように構成されたパチンコ遊技機である。この遊技機１は、遊技球が打ち出される遊技盤２と、遊技盤２を囲む枠部材５とを備えている。
【００２３】
遊技盤２は、その前面に、遊技球により遊技を行うための遊技領域２０が形成されている。遊技領域２０には、後述する発射装置２１１（図４参照）から発射された遊技球が遊技盤２の主面に沿って上昇して遊技領域２０の上部位置へ向かう通路を形成するレール部材（図示せず）と、上昇した遊技球を遊技領域２０の右側に案内する案内部材（図示せず）とを備えている。
【００２４】
また、遊技盤２には、遊技者により視認され易い位置に、各種演出のための画像を表示する画像表示部２１が配設されている。画像表示部２１は、遊技者によるゲームの進行に応じて、例えば、装飾図柄を表示することによって図柄抽選結果（図柄変動結果）を遊技者に報知したり、キャラクタの登場やアイテムの出現による予告演出を表示したりする。なお、画像表示部２１は、液晶表示装置、ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：電界発光）表示装置、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：発光ダイオード）ドット表示装置、および７セグメントディスプレイ（以下、７セグ表示装置と記載する）等によって構成されるが、他の任意の表示装置を利用してもよい。さらに、遊技盤２の前面には、各種の演出に用いられる可動役物２２および盤ランプ２３が設けられている。可動役物２２は、遊技盤２に対して可動に構成され、遊技者によるゲームの進行に応じて所定の動作で移動させることによって各種の演出を行う。また、盤ランプ２３は、遊技者によるゲームの進行に応じて発光することによって光による各種の演出を行う。
【００２５】
遊技領域２０には、遊技球が下方へ落下する方向を変化させる遊技くぎおよび風車（共に、図示せず）等が配設されている。また、遊技領域２０には、入賞や抽選に関する種々の役物が所定の位置に配設されている。なお、図１においては、入賞や抽選に関する種々の役物の一例として、始動口２５、ゲート２７、大入賞口２８、および普通入賞口２９が遊技盤２に配設されている。さらに、遊技領域２０には、遊技領域２０に打ち出された遊技球のうち入賞口に入賞しなかった遊技球を、遊技領域２０の外に排出する排出口２４が配設されている。
【００２６】
始動口２５は、遊技球が入ると入賞して特別図柄抽選（大当たり抽選）が始動する。始動口２５は、予め定められた特別電動役物（大入賞口２８）および／または予め定められた特別図柄表示器（例えば、後述する特別図柄表示器３１）を作動させることとなる、遊技球の入賞に係る入賞口である。ゲート２７は、遊技球が通過すると普通図柄抽選（開閉抽選）が始動する。
【００２７】
始動口２５は、普通電動役物の一例として、遊技球の入口近傍に電動チューリップ２６を備えている。電動チューリップ２６は、チューリップの花を模した一対の羽根部を有しており、後述する電動チューリップ開閉部１１２（例えば、電動ソレノイド）の駆動によって当該一対の羽根部が左右に開閉し、開閉動作と共に点灯または点滅する。電動チューリップ２６は、一対の羽根部が閉じていると、始動口２５の入口へ案内される開口幅が相対的に狭いため、遊技球が始動口２５へ入り難い。一方、電動チューリップ２６は、一対の羽根部が左右に開くと、始動口２５の入口へ案内される開口幅が拡大するため、遊技球が始動口２５へ入り易くなるように構成されている。そして、電動チューリップ２６は、ゲート２７を遊技球が通過することによって普通図柄抽選に当選すると、点灯または点滅しながら一対の羽根部が規定時間（例えば、６秒間）開き、規定回数（例えば、３回）だけ開閉する。
【００２８】
大入賞口２８は、始動口２５の下方に位置し、特別図柄抽選の結果に応じて開放する。大入賞口２８は、通常は閉状態であり遊技球が入ることがない状態となっているが、特別図柄抽選の結果に応じて遊技盤２の主面から突出傾斜して開状態となって遊技球が入り易い状態となる。例えば、大入賞口２８は、所定条件（例えば、３０秒経過または遊技球１０個の入賞や開放累積時間が１．８秒以内）を満たすまで開状態が維持されるラウンドを、所定回数（例えば、１５回または２回）だけ繰り返す。また、普通入賞口２９は、遊技球が入賞しても抽選が始動しない。
【００２９】
また、遊技盤２の所定位置（例えば、右下）に、上述した特別図柄抽選や普通図柄抽選の結果や保留数に関する表示を行う表示器３が配設されている。図２は、遊技機１に配設された表示器３の一例を示す説明図である。図２に示されるように、表示器３は、特別図柄表示器３１、特別図柄保留表示器３２、普通図柄表示器３３、普通図柄保留表示器３４、および遊技状態表示器３５を備えている。
【００３０】
特別図柄表示器３１は、始動口２５に遊技球が入賞することに対応して表示図柄が変動し、その抽選結果を表示する。普通図柄表示器３３は、ゲート２７を遊技球が通過することに対応して表示図柄が変動し、その抽選結果を表示する。特別図柄保留表示器３２は、特別図柄抽選を保留している回数を表示する。普通図柄保留表示器３４は、普通図柄抽選を保留している回数を表示する。遊技状態表示器３５は、遊技機１の電源投入時点における遊技状態を表示する。遊技機１には複数の遊技状態（例えば、通常遊技状態、確変遊技状態、時短遊技状態、潜伏遊技状態）が設定されている。
【００３１】
図１に戻り、遊技機１の前面となる枠部材５には、ハンドル５１、レバー５２、停止ボタン５３、スピーカ５５、枠ランプ５６、演出ボタン５７、演出キー５８等が設けられている。
【００３２】
遊技者がハンドル５１に触れてレバー５２を時計方向に回転させる操作を行うと、その操作角度に応じた打球力にて所定の時間間隔（例えば、１分間に１００個）で、発射装置２１１（図５参照）が遊技球を電動発射する。
【００３３】
停止ボタン５３は、ハンドル５１の下部側面に設けられ、ハンドル５１に遊技者が触れてレバー５２を時計方向に回転させている状態であっても、遊技者に押下されることによって遊技球の発射を一時的に停止させる。
【００３４】
スピーカ５５および枠ランプ５６は、それぞれ遊技機１の遊技状態や状況を告知したり各種の演出を行ったりする。スピーカ５５は、楽曲や音声、効果音による各種の演出を行う。また、枠ランプ５６は、点灯／点滅によるパターンや発光色の違い等によって光による各種の演出を行う。なお、枠ランプ５６は、光の照射方向を変更可能にして、当該照射方向を変えることによる演出を行ってもかまわない。
【００３５】
図３は、遊技者からの操作を受け付ける演出ボタン５７および演出キー５８を示す部分平面図である。演出ボタン５７および演出キー５８は、それぞれ遊技者が演出に対する入力を行うために設けられている。演出キー５８は、中央キーと略十字に配列された複数のキーとを有する。演出ボタン５７および演出キー５８は、それぞれ遊技者に押下されることによって所定の演出が行われる。例えば、遊技者は、演出キー５８の４つの周囲キー及び中央キーを操作することにより、画像表示部２１に表示されている複数の画像のいずれかを選ぶことが可能である。
【００３６】
次に、図４を参照して、遊技機１での動作制御や信号処理を行う制御装置について説明する。図４は、遊技機１に設けられた制御装置の構成の一例を示すブロック図である。
【００３７】
図４に示されるように、遊技機１の制御装置は、メイン制御部１００、発射制御部２００、払出制御部３００、演出制御部４００、画像音響制御部５００、およびランプ制御部６００を備えている。
【００３８】
メイン制御部１００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ；中央処理装置）１０１、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１０２、およびＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１０３を備えている。ＣＰＵ１０１は、内部抽選および当選の判定等の払い出し賞球数に関連する各種制御を行う際の演算処理を行う。ＲＯＭ１０２は、ＣＰＵ１０１にて実行されるプログラムや各種データ等が記憶され、ＲＡＭ１０３は、ＣＰＵ１０１の作業用メモリ等として用いられる。以下、メイン制御部１００の主な機能について説明する。
【００３９】
メイン制御部１００は、始動口２５に遊技球が入賞すると特別図柄抽選を行い、特別図柄抽選での当選か否かを示す判定結果データを演出制御部４００に送る。また、メイン制御部１００は、特別図柄抽選に応じて決定した当選確率の変動設定（例えば３００分の１から３０分の１への変動設定）および特別図柄変動時間の短縮設定を示すデータや、普通図柄抽選に応じて決定した普通図柄変動時間の短縮設定を示すデータを、演出制御部４００に送る。また、詳述はしないが、メイン制御部１００は、電動チューリップ２６の開閉制御、特別図柄抽選の結果に応じた大入賞口２８の開閉制御、遊技球が入賞した場所（始動口２５、大入賞口２８、および普通入賞口２９）に応じた払出制御部３００対する指示、遊技球の発射に関する発射制御部２００の制御等を行う。
【００４０】
上述した機能を実現するために、メイン制御部１００には、始動口スイッチ１１１、電動チューリップ開閉部１１２、ゲートスイッチ１１３、大入賞口スイッチ１１４、大入賞口開閉部１１５、普通入賞口スイッチ１１６、特別図柄表示器３１、特別図柄保留表示器３２、普通図柄表示器３３、および普通図柄保留表示器３４が接続されている。
【００４１】
始動口スイッチ１１１は、始動口２５へ遊技球が入賞したことを検出して、その検出信号をメイン制御部１００へ送る。電動チューリップ開閉部１１２は、メイン制御部１００から送られる制御信号に応じて、電動チューリップ２６の一対の羽根部を開閉する。ゲートスイッチ１１３は、ゲート２７を遊技球が通過したことを検出して、その検出信号をメイン制御部１００へ送る。大入賞口スイッチ１１４は、大入賞口２８へ遊技球が入賞したことを検出して、その検出信号をメイン制御部１００へ送る。大入賞口開閉部１１５は、メイン制御部１００から送られる制御信号に応じて、大入賞口２８を開閉する。普通入賞口スイッチ１１６は、普通入賞口２９へ遊技球が入賞したことを検出して、その検出信号をメイン制御部１００へ送る。
【００４２】
また、メイン制御部１００は、始動口２５への遊技球の入賞により始動した特別図柄抽選の結果を、特別図柄表示器３１に表示する。メイン制御部１００は、始動口２５への遊技球の入賞に応じて抽選を保留にしている保留回数を、特別図柄保留表示器３２に表示する。メイン制御部１００は、ゲート２７への遊技球の通過により始動した普通図柄抽選の結果を、普通図柄表示器３３に表示する。そして、メイン制御部１００は、ゲート２７への遊技球の通過に応じて抽選を保留にしている保留回数を、普通図柄保留表示器３４に表示する。
【００４３】
発射制御部２００は、ＣＰＵ２０１、ＲＯＭ２０２、およびＲＡＭ２０３を備えている。ＣＰＵ２０１は、発射装置２１１に関連する各種制御を行う際の演算処理を行う。ＲＯＭ２０２は、ＣＰＵ２０１にて実行されるプログラムや各種データ等が記憶され、ＲＡＭ２０３は、ＣＰＵ２０１の作業用メモリ等として用いられる。
【００４４】
レバー５２は、その位置が中立位置にある場合、信号を出力せずに発射停止状態となる。そして、レバー５２は、時計方向に回転操作されると、その回転角度に応じた信号を打球発射指令信号として発射制御部２００に出力する。発射制御部２００は、打球発射指令信号に基づいて、発射装置２１１の発射動作を制御する。
【００４５】
払出制御部３００は、ＣＰＵ３０１、ＲＯＭ３０２、およびＲＡＭ３０３を備えている。ＣＰＵ３０１は、払出球の払い出しを制御する際の演算処理を行う。ＲＯＭ３０２は、ＣＰＵ３０１にて実行されるプログラムや各種データ等が記憶され、ＲＡＭ３０３は、ＣＰＵ３０１の作業用メモリ等として用いられる。そして、払出制御部３００は、メイン制御部１００から送られたコマンドに基づいて、払出球の払い出しを制御する。
【００４６】
具体的には、払出制御部３００は、メイン制御部１００から、遊技球が入賞した場所に応じた所定数の賞球を払い出すコマンドを取得する。そして、コマンドに指定された数だけの賞球を払い出すように払出駆動部３１１を制御する。ここで、払出駆動部３１１は、遊技球の貯留部（球タンク）から遊技球を送り出す駆動モータ等で構成される。
【００４７】
演出制御部４００は、ＣＰＵ４０１、ＲＯＭ４０２、ＲＡＭ４０３、およびＲＴＣ（リアルタイムクロック）４０４を備えている。ＣＰＵ４０１は、演出を制御する際の演算処理を行う。ＲＯＭ４０２は、ＣＰＵ４０１にて実行されるプログラムや各種データ等が記憶され、ＲＡＭ４０３は、ＣＰＵ４０１の作業用メモリ等として用いられる。ＲＴＣ４０４は、現時点の日時を計測する。なお、詳細は後述するが、ＲＯＭ４０２は、ＲＯＭ５０２の一部に置き換えられ、ＲＯＭ４０２に格納されるべきプログラムや各種データ等は、ＲＯＭ５０２に格納されてもよい。この場合、後述するバス／コピーコントローラ７００によって、ＣＰＵ４０１から上記データ等へのアクセスが行われる（後述する図５）。
【００４８】
演出制御部４００は、メイン制御部１００から送られる特別図柄抽選結果等を示すデータに基づいて、演出内容を設定する。その際、演出制御部４００は、遊技者によって演出ボタン５７または演出キー５８が押下操作された場合、当該操作入力に応じて演出内容を設定する場合もある。また、演出制御部４００は、遊技機１に対する遊技が所定期間以上中断された場合、演出の１つとして客待ち用の演出を設定する。さらに、メイン制御部１００が、特別図柄抽選時の当選確率を変動させたことを示すデータを出力した場合、特別図柄抽選時の特別図柄変動時間を短縮させたことを示すデータを出力した場合、および普通図柄抽選時の普通図柄変動時間を短縮させたことを示すデータを出力した場合、演出制御部４００は、それぞれ出力されたデータが示す内容に対応させて、演出内容を設定する。そして、演出制御部４００は、設定した演出内容の実行を指示するコマンドを画像音響制御部５００およびランプ制御部６００にそれぞれ送る。
【００４９】
画像音響制御部５００は、ＣＰＵ５０１、ＲＯＭ５０２、およびＲＡＭ５０３を備えている。ＣＰＵ５０１は、演出内容を表現する画像および音響を制御する際の演算処理を行う。ＲＯＭ５０２は、ＣＰＵ５０１にて実行されるプログラムや各種データ等が記憶され、ＲＡＭ５０３は、ＣＰＵ５０１の作業用メモリ等として用いられる。なお、詳細は後述するが、ＲＯＭ５０２に格納されたプログラムやデータは、遊技機１の電源投入時にバス／コピーコントローラ７００によってＲＡＭ７１０にコピーされる（後述する図５）。そして、ＣＰＵ５０１は、バス／コピーコントローラ７００を介してＲＡＭ７１０にアクセスし、ＲＡＭ７１０にコピーされたプログラムやデータ等を取得する。
【００５０】
画像音響制御部５００は、演出制御部４００から送られたコマンドに基づいて、画像表示部２１に表示する画像およびスピーカ５５から出力する音響を制御する。具体的には、画像音響制御部５００のＲＯＭ５０２には、画像表示部２１において遊技中に表示する図柄画像や背景画像、遊技者に抽選結果を報知するための装飾図柄、遊技者に予告演出を表示するためのキャラクタやアイテム等といった画像データが記憶されている。また、画像音響制御部５００のＲＯＭ５０２には、画像表示部２１に表示される画像と同期させて、または表示される画像とは独立に、スピーカ５５から出力させる楽曲や音声、さらにはジングル等の効果音等の各種音響データが記憶されている。画像音響制御部５００のＣＰＵ５０１は、ＲＯＭ５０２に記憶された画像データや音響データの中から、演出制御部４００から送られたコマンドに対応したものを選択して読み出す。そして、ＣＰＵ５０１は、読み出した画像データを用いて、背景画像表示、図柄画像表示、図柄画像変動、およびキャラクタ／アイテム表示等のための画像処理を行う。また、ＣＰＵ５０１は、読み出した音響データを用いて音声処理を行う。そして、ＣＰＵ５０１は、画像処理された画像データが示す画像を画像表示部２１に表示する。また、ＣＰＵ５０１は、音声処理された音響データが示す音響をスピーカ５５から出力する。
【００５１】
ランプ制御部６００は、ＣＰＵ６０１、ＲＯＭ６０２、およびＲＡＭ６０３を備えている。ＣＰＵ６０１は、盤ランプ２３や枠ランプ５６の発光、および可動役物２２の動作を制御する際の演算処理を行う。ＲＯＭ６０２は、ＣＰＵ６０１にて実行されるプログラムや各種データ等が記憶され、ＲＡＭ６０３は、ＣＰＵ６０１の作業用メモリ等として用いられる。
【００５２】
ランプ制御部６００は、演出制御部４００から送られたコマンドに基づいて、盤ランプ２３や枠ランプ５６の点灯／点滅や発光色等を制御する。また、ランプ制御部６００は、演出制御部４００から送られたコマンドに基づいて、可動役物２２の動作を制御する。
【００５３】
（メモリ制御装置に関する説明）
次に、図５を参照して、本発明の実施形態に係るバス／コピーコントローラ（メモリ制御装置）について説明する。図５は、バス／コピーコントローラ７００の構成を示すブロック図である。
【００５４】
図５に示されるように、バス／コピーコントローラ７００は、ＣＰＵ５０１と、ＲＯＭ５０２と、ＲＡＭ７１０と、リセットＩＣ７２０とに接続される。具体的には、バス／コピーコントローラ７００は、Ａ／Ｄバス（アドレスバス及びデータバス）、ＣＳ（チップセレクト）信号線７０、及び、リード（ＲＥＡＤ）信号線８０でＣＰＵ５０１と接続される。同様に、バス／コピーコントローラ７００は、Ａ／Ｄバス、ＣＳ信号線７１、及び、リード信号線８１でＲＯＭ５０２と接続される。バス／コピーコントローラ７００からのリード信号線８１は、途中で分岐し、ＲＡＭ７１０に接続される。さらに、バス／コピーコントローラ７００は、Ａ／Ｄバス、ＣＳ信号線７２、及び、ライト（ＷＲＩＴＥ）信号線８２でＲＡＭ７１０と接続される。
【００５５】
上述したように、ＣＰＵ５０１は、ＲＯＭ５０２に格納されたプログラムを実行することにより、画像表示部２１に表示する画像およびスピーカ５５から出力する音響を制御する。ＲＡＭ７１０は、高速に読み書き可能なメモリであり、具体的にはＳＲＡＭである。ＲＡＭ７１０には、ＲＯＭ５０２に格納されたプログラムや各種データ等がコピーされる。リセットＩＣ７２０は、各ＣＰＵや図示しないメモリコントローラ、Ｉ／Ｏコントローラ等のＩＣのリセット処理を実行するためのものであり、遊技機１の電源投入後に、各種ＩＣに対してリセット処理を制御する。リセットＩＣ７２０は、所定のリセット期間が終了後、各ＩＣ（各ＣＰＵやその他のＩＣ）に対してリセット解除を行う。リセット解除された各ＩＣは、起動する。
【００５６】
バス／コピーコントローラ７００は、所定の処理を実行する回路で構成され、例えば、ＣＰＵ５０１が実装された基板と同一の基板上に実装される。具体的には、図５に示されるように、バス／コピーコントローラ７００は、コピー手段７０１と、リセット解除手段と７０２、制御手段７０３と、セルフチェック手段７０４とを備えることにより、所定の処理を行う。コピー手段７０１は、ＲＯＭ５０２に格納されたプログラムや各種データ等をＲＡＭ７１０にコピーする。リセット解除手段７０２は、コピー手段７０１によるコピーが終了後、ＣＰＵ５０１に対してリセット解除を行う。制御手段７０３は、ＣＰＵ５０１からのＲＯＭ５０２（に格納されたデータ）へのアクセスをＲＡＭ７１０に切り替える。セルフチェック手段７０４は、ＣＰＵ５０１からのアクセスの有無を監視し、アクセスの有無に応じて所定の処理を実行する。以下、各手段について詳細に説明する。
【００５７】
コピー手段７０１は、遊技機１の電源が投入された後リセット期間中に、ＲＯＭ５０２の最下位番地から最上位番地までのデータを読み込み、読み込んだデータをＲＡＭ７１０に書き込む。具体的には、コピー手段７０１は、ＣＳ信号線７１を介してチップセレクト信号を、リード信号線８１を介してリード信号をＲＯＭ５０２に送信し、ＲＯＭ５０２に格納されたデータを読み込む。次に、コピー手段７０１は、ＣＳ信号線７２を介してチップセレクト信号を、ライト信号線８２を介してライト信号をＲＡＭ７１０に送信し、ＲＯＭ５０２から読み込んだデータをＲＡＭ７１０に書き込む。ここで、コピー手段７０１は、ＲＯＭ５０２の各番地に対応させてＲＡＭ７１０にデータを書き込む。例えば、コピー手段７０１は、ＲＯＭ５０２の最下位番地のデータを、ＲＡＭ７１０の最下位番地に書き込む。同様に、コピー手段７０１は、ＲＯＭ５０２の最上位番地のデータを、ＲＡＭ７１０の最上位番地に書き込む（ＲＯＭ５０２とＲＡＭ７１０とが同じ容量の場合）。なお、コピー手段７０１は、遊技機１が起動後に強制的にリセットされた場合、上記コピー処理を行わない。
【００５８】
リセット解除手段７０２は、コピー手段７０１によるＲＡＭ７１０へのデータの書き込み終了後、リセットＩＣ７２０に対してＣＰＵ５０１のリセット解除のためのリセット解除信号を送信する。信号を受信したリセットＩＣ７２０は、ＣＰＵ５０１に対してリセット解除を行う。また、リセット解除手段７０２は、遊技機１が起動後に強制的にリセットされた場合（電源を切らずにリセットボタン（図示せず）によってリセットされた場合）、リセットＩＣ７２０に対してＣＰＵ５０１のリセット解除のためのリセット解除信号を送信する。そして、リセット解除信号を受信したリセットＩＣ７２０は、ＣＰＵ５０１のリセット解除を行い、ＣＰＵ５０１が動作を開始する。なお、リセット解除手段７０２が直接ＣＰＵ５０１に対してリセット解除を行ってもよい。
【００５９】
次に、ＣＰＵ５０１は、ＲＯＭ５０２に格納されたプログラムや各種データ等を読み込み、プログラムに従った処理の実行を開始する。ここで、ＣＰＵ５０１は、ＲＯＭ５０２に格納されたプログラムや各種データ等を読み込むために、バス／コピーコントローラ７００に対して、ＣＳ信号線７０を介してチップセレクト信号、及び、リード信号線８０を介してリード信号を送信する。また、ＣＰＵ５０１は、アドレスバスを介して、取得すべきデータが格納されたアドレスをバス／コピーコントローラ７００に送信する。ＣＰＵ５０１からのチップセレクト信号を受信したバス／コピーコントローラ７００は、制御手段７０３を用いて、所定の処理を実行する。
【００６０】
具体的には、制御手段７０３は、ＲＡＭ７１０に対して、ＣＳ信号線７２を介してチップセレクト信号、及びリード信号線８１を介してリード信号を送信するとともに、ＣＰＵ５０１から受信したアドレスを指定する。そして、制御手段７０３は、ＲＡＭ７１０の指定したアドレスに格納されたデータを、データバスを介して取得し、当該データをＣＰＵ５０１に送信する。データを受信したＣＰＵ５０１は、受信したプログラムや各種データ等を用いて所定の処理を実行する。
【００６１】
このように、ＣＰＵ５０１は、バス／コピーコントローラ７００を介して、ＲＡＭ７１０にコピーされたデータ（ＲＯＭ５０２に格納されたデータ）にアクセスすることができる。これにより、ＲＯＭへのアクセスに比べてＲＡＭへのアクセスの方がより高速であるため、ＣＰＵ５０１は、ＲＯＭ５０２にアクセスする場合と比べてより高速にデータにアクセスすることができる。また、バス／コピーコントローラ７００を介することにより、ＣＰＵ５０１は、ＲＯＭ５０２にアクセスする場合と全く変わらず、ＲＡＭ７１０にアクセスすることができる。
【００６２】
セルフチェック手段７０４は、ＣＰＵ５０１からのアクセスの有無を判定し、アクセスが無いと判定した場合、ＲＡＭ７１０に書き込まれたデータを正しいデータ（ＲＯＭ５０２に格納されたデータと等しいデータ）に維持するための所定の処理を行う。具体的には、セルフチェック手段７０４は、所定の処理として、例えば、ＲＯＭ５０２の最下位番地から最上位番地までのデータを読み込み、読み込んだデータをＲＡＭ７１０に再度書き込む。また、セルフチェック手段７０４は、ＲＯＭ５０２に格納されたデータとＲＡＭ７１０に書き込まれたデータとを比較することにより、ＲＡＭ７１０に書き込まれたデータが正しいデータか否かの検査を実行してもよい。ＲＡＭ７１０に書き込まれたデータが正しいデータでなければ、セルフチェック手段７０４は、ＲＯＭ５０２からＲＡＭ７１０にデータのコピーを実行する。
【００６３】
セルフチェック手段７０４は、ＣＰＵ５０１からのアクセスの有無の判定を次のようにして行う。すなわち、セルフチェック手段７０４は、バス／コピーコントローラ７００の内部又は外部に存在するタイマー（例えばＲＴＣ４０４）を参照し、ＣＰＵ５０１からの前回アクセス時から所定の時間が経過している場合は、ＣＰＵ５０１からのアクセスが無いと判定する。そして、セルフチェック手段７０４は、ＣＰＵ５０１からのアクセスが無いと判定した場合、ＣＰＵ５０１に対して、バス／コピーコントローラ７００へのアクセス（ＲＡＭ７１０へのデータの読み込みのためのアクセス）を抑止するための信号（ウェイト信号）を送信する。このウェイト信号は、セルフチェック手段７０４がＣＰＵ５０１に対して割り込みを行うことによって送信される。ウェイト信号を受信したＣＰＵ５０１は、抑止が解除されるまでバス／コピーコントローラ７００へのアクセスを行わない。次に、セルフチェック手段７０４は、上述したＲＡＭ７１０への再コピーやデータの検査を行い、処理が終了後、ＣＰＵ５０１に対して抑止を解除する。なお、セルフチェック手段７０４は、ＣＰＵ５０１からの上記所定の処理を実行させるための要求（データの再コピー又は検査の実行要求）があった場合に、ＲＡＭ７１０への上記再コピーやデータの検査を行ってもよい。また、セルフチェック手段７０４による再コピーやデータの検査の際、バス／コピーコントローラ７００は、バス調停によりＲＯＭ５０２やＲＡＭ７１０への同時アクセスを制御してもよい。すなわち、セルフチェック手段７０４による再コピーやデータの検査の間、ＣＰＵ５０１からのアクセス要求をバス／コピーコントローラ７００が一旦受け取り、セルフチェック手段７０４による再コピーやデータの検査後（又は所定時間経過後に再コピーやデータの検査を中断して）、ＣＰＵ５０１からのアクセス要求に従ってバス／コピーコントローラ７００がＲＡＭ７１０にアクセスしてもよい。又は、バス／コピーコントローラ７００とは異なるバス調停回路が、上記のようにバス調停を行ってもよい。
【００６４】
このように、セルフチェック手段７０４がＣＰＵ５０１からのアクセスの有無を監視することによって、ＣＰＵ５０１からデータへのアクセスが無い場合に、ＲＡＭ７１０のデータを正しいデータに更新することができる。これにより、ＲＡＭ７１０に書き込まれたデータを正しいデータに維持することができる。また、ＣＰＵ５０１からデータへのアクセスが有る場合には、このようなデータの再コピーや検査が実行されないため、バス／コピーコントローラ７００は、ＣＰＵ５０１からのアクセスに対する処理（制御手段７０３によるＲＡＭ７１０へのアクセスの切り替え処理）を実行することができる。
【００６５】
（変形例）
次に、本発明の変形例について説明する。図６は、複数のＣＰＵがバス／コピーコントローラ７００を介して各データにアクセスする場合について説明するための説明図である。図６に示されるように、バス／コピーコントローラ７００は、ＣＳ信号線７３及びリード信号線８３を介して、演出制御部４００のＣＰＵ４０１にも接続されている。なお、図６において、図５の各部と同一の部分については同一の符号を付し、説明を省略する。以下、変形例に係るバス／コピーコントローラ７００の動作について説明する。
【００６６】
ＣＰＵ４０１は、バス／コピーコントローラ７００を介して、ＲＯＭ５０２に格納されたデータにアクセスする。ここで、ＲＯＭ５０２には、ＣＰＵ４０１及びＣＰＵ５０１に実行されるプログラムや各種データ等が格納されている。すなわち、ＲＯＭ５０２の一部には、ＲＯＭ４０２に格納されるべきデータ（ＣＰＵ４０１に実行されるプログラムや各種データ等）が格納されている。
【００６７】
まず、バス／コピーコントローラ７００は、遊技機１の電源が投入された後、コピー手段７０１を用いて、ＲＯＭ５０２のデータの一部をＲＡＭ７１０にコピーする。具体的には、コピー手段７０１は、ＲＯＭ５０２に格納されたデータのうち、ＣＰＵ５０１に実行されるプログラムや各種データ等（以下、ＣＰＵ５０１のデータＡと称する）を読み込み、ＲＡＭ７１０にコピーする。ここで、コピー手段７０１は、ＣＰＵ５０１のデータＡが格納されたアドレスの範囲を予め記憶している。例えば、コピー手段７０１は、ＣＰＵ５０１のデータＡの先頭を示す番地とデータ量とを予め記憶している。従って、図６に示されるように、ＲＡＭ７１０には、コピー手段７０１のコピー処理により、ＣＰＵ５０１のデータＡのみが書き込まれる。一方、ＲＯＭ５０２に格納されたデータのうち、ＣＰＵ４０１に実行されるプログラムや各種データ等（以下、ＣＰＵ４０１のデータＢと称する）は、ＲＡＭ７１０にはコピーされない。
【００６８】
次に、リセット解除手段７０２によるリセット解除の後、バス／コピーコントローラ７００の制御手段７０３は、ＣＰＵ４０１及びＣＰＵ５０１からのアクセスを受け付ける。具体的には、制御手段７０３は、ＣＰＵ５０１からチップセレクト信号、リード信号、及び、アドレス情報を受信することにより、ＣＰＵ５０１のデータＡへのアクセスをＣＰＵ５０１から受信する。制御手段７０３がＣＰＵ５０１のデータＡへのアクセスを受信した場合、制御手段７０３は、受信したアドレスを指定して、ＣＳ信号線７２を介してチップセレクト信号、及び、リード信号線８１を介してリード信号をＲＡＭ７１０に対して送信することによりＲＡＭ７１０にコピーされたデータＡにアクセスする。ここで、制御手段７０３は、必要に応じて受信したアドレスの変換を行い、変換したアドレスを指定してＲＡＭ７１０からデータを取得する。すなわち、コピー手段７０１が、ＣＰＵ５０１のデータＡをＲＡＭ７１０の先頭番地から順次ＲＡＭ７１０にコピーした場合は、制御手段７０３は、受信したアドレスを変換する必要はないが、コピー手段７０１が、ＣＰＵ５０１のデータＡを先頭番地以外の所定の番地から順次ＲＡＭ７１０にコピーした場合は、制御手段７０３は、受信したアドレスを、ＲＡＭ７１０上の絶対番地に変換する必要がある。これにより、ＣＰＵ５０１は、所望のデータ（データＡの一部又は全部）をバス／コピーコントローラ７００を介して取得する。
【００６９】
一方、同様に、制御手段７０３は、ＣＰＵ４０１からチップセレクト信号、リード信号、及び、アドレス情報を受信することにより、ＣＰＵ４０１のデータＢへのアクセスをＣＰＵ４０１から受信する。制御手段７０３がＣＰＵ４０１のデータＢへのアクセスを受信した場合、制御手段７０３は、受信したアドレスを変換して、ＣＳ信号線７１を介してチップセレクト信号、及び、リード信号線８１を介してリード信号をＲＯＭ５０２に対して送信することにより、ＲＯＭ５０２に格納されたデータＢにアクセスする。具体的には、制御手段７０３は、ＣＰＵ４０１のデータＢの先頭を示す番地を予め記憶しており、受信したアドレスをＲＯＭ５０２上の絶対番地に変換する。そして、制御手段７０３は、ＲＯＭ５０２に格納されたＣＰＵ４０１のデータＢの一部（又は全部）のデータを取得し、取得したデータをＣＰＵ４０１に対して送信する。これにより、ＣＰＵ４０１は、所望のデータ（データＢの一部又は全部）をバス／コピーコントローラ７００を介して取得する。
【００７０】
以上のようにして、各ＣＰＵがバス／コピーコントローラ７００を介してＲＯＭ５０２及びＲＡＭ７１０にアクセスすることにより、本来別々のＲＯＭに格納されるべき上記ＣＰＵ５０１のデータＡ及びＣＰＵ４０１のデータＢを同一のＲＯＭに格納しておくことができる。これにより、遊技機１で使用するＲＯＭの数を削減することができる。
【００７１】
また、画像音響制御部５００のＣＰＵ５０１は、画像や音声等の大容量のデータを処理するため、高速にデータにアクセスする必要がある。上述したように、ＣＰＵ５０１のデータＡをＲＡＭ７１０にコピーすることにより、高速にデータにアクセスすることができる。これに対して、演出制御部４００のＣＰＵ４０１は、大容量のデータを処理する必要がないため、データへのアクセスが比較的低速であっても問題はない。従って、バス／コピーコントローラ７００を用いて、用途及び目的に応じてＣＰＵからのアクセスを切り替えることによって、より柔軟に各種データを配置することができる。
【００７２】
なお、他の実施形態では、バス／コピーコントローラ７００は、ＲＯＭ５０２を内蔵したものでもよく、ＲＯＭ５０２及びＲＡＭ７１０を内蔵したものでもよい。
【００７３】
また、他の実施形態では、バス／コピーコントローラ７００が複数のＲＯＭのデータを１つのＲＡＭにコピーし、複数のＣＰＵからの当該データへのアクセスを制御してもよい。また、各ＣＰＵに利用される各ＲＯＭのデータを１つの大容量のＲＯＭに格納しておき、バス／コピーコントローラ７００が各ＲＯＭのデータをＲＡＭにコピーし、各ＣＰＵからの各データへのアクセスを制御してもよい。
【００７４】
また、上記実施形態では、ＣＰＵ５０１に利用されるデータをＲＯＭからＲＡＭにコピーしたが、他のＣＰＵに利用されるデータをＲＡＭにコピーしてもよい。
【００７５】
また、本発明は、遊技機に限らず他の情報処理装置においても利用することができる。例えば、本発明は、パーソナルコンピュータやゲーム機等にも利用することができる。
【符号の説明】
【００７６】
１    遊技機
２    遊技盤
３    表示器
５    枠部材
２０  遊技領域
２１  画像表示部
２２  可動役物
２３  盤ランプ
２４  排出口
２５  始動口
２６  電動チューリップ
２７  ゲート
２８  大入賞口
２９  普通入賞口
３１  特別図柄表示器
３２  特別図柄保留表示器
３３  普通図柄表示器
３４  普通図柄保留表示器
３５  遊技状態表示器
５１  ハンドル
５２  レバー
５３  停止ボタン
５５  スピーカ
５６  枠ランプ
５７  演出ボタン
５８  演出キー
１００  メイン制御部
１０１、２０１、３０１、４０１、５０１、６０１  ＣＰＵ
１０２、２０２、３０２、４０２、５０２、６０２  ＲＯＭ
１０３、２０３、３０３、４０３、５０３、６０３、７１０  ＲＡＭ
１１１  始動口スイッチ
１１２  電動チューリップ開閉部
１１３  ゲートスイッチ
１１４  大入賞口スイッチ
１１５  大入賞口開閉部
１１６  普通入賞口スイッチ
２００  発射制御部
２１１  発射装置
３００  払出制御部
３１１  払出駆動部
４００  演出制御部
４０４  ＲＴＣ
５００  画像音響制御部
６００  ランプ制御部
７０、７１、７２、７３  ＣＳ信号線
７００  バス／コピーコントローラ
７０１  コピー手段
７０２  リセット解除手段
７０３  制御手段
７０４  セリフチェック手段
７２０  リセットＩＣ
８０、８１。８３  リード信号線
８２  ライト信号線
【図１】
2010193979.tif 000003
【図２】
2010193979.tif 000004
【図３】
2010193979.tif 000005
【図４】
2010193979.tif 000006
【図５】
2010193979.tif 000007
【図６】
2010193979.tif 000008