(57)【要約】【課題】光モジュール外部のインターフェース設計／構成を簡単にし、光モジュール外部の電気基板の製造コストを低減し、かつ光モジュール自体の小型化を図れる並列光伝送装置の光モジュールを提供する。【解決手段】モジュール基板３３の最下層パターン面において、各組の信号入出力端子ｐ１〜ｐ１２は、モジュール基板３３の外周端部に配置されている。各組の信号入出力端子ｐ１〜ｐ１２は、モジュール基板３３の最下層パターン面において、コの字に配置されている。モジュール基板３３において各組の信号入出力端子より外周端部側にはグランド端子が無いので、１チャネルあたりの電気端子数が減る。また、光モジュール３０が実装される電気基板において、各組の信号入出力端子から高周波の差動信号を入出力させる高周波信号線外周部に容易に引き出すことができる。【選択図】図６
2010177578.tif 000002
【特許請求の範囲】
【請求項１】
光信号を並列伝送する並列光伝送装置の光モジュールであって、
複数の光素子と、前記複数の光素子と電気的に接続された電子素子と、前記複数の光素子および前記電子素子が一方の面に実装されたモジュール基板と、を備え、
前記モジュール基板の他方の面には、前記電子素子へ高周波の差動信号を入力し或いは電子素子から前記差動信号を出力する信号線で、２本の信号線を１組とする複数組の高周波信号線にそれぞれ接続された２つの端子を１組とする複数組の信号入出力端子が設けられており、
前記複数組の信号入出力端子は、各組の前記信号入出力端子が前記モジュール基板の外周端部に位置しかつ該外周端部に沿って並ぶように配置され、かつ前記各組の信号入出力端子の周囲で、前記外周端部側を除く領域に複数のグランド端子がコの字に配置されていることを特徴とする並列光伝送装置の光モジュール。
【請求項２】
前記各組の信号入出力端子は、前記２つの端子の一方が前記モジュール基板の外周端部側に位置し、かつ前記２つの端子の他方が前記一方の端子よりも内側に位置するように配置されていることを特徴とする請求項１に記載の並列光伝送装置の光モジュール。
【請求項３】
前記各組の信号入出力端子の周囲には、少なくとも３つのグランド端子がコの字に配置されていることを特徴とする請求項１又は２に記載の並列光伝送装置の光モジュール。
【請求項４】
前記各組の信号入出力端子は、モジュール基板の中心線に関して対称に配置されていることを特徴とする請求項１乃至３のいずれか一つに記載の並列光伝送装置の光モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を並列伝送する並列光伝送装置の光モジュールに関し、特に高周波の差動信号を入出力させる複数組の信号入出力端子のレイアウトを改善した並列光伝送装置の光モジュールに関する。
【背景技術】
【０００２】
近年、スーパーコンピュータ等のハイエンドなシステム装置においては、複数のＣＰＵ（中央処理装置）の並列動作により情報通信の大容量化と高速化を実現する傾向にあり、このシステム装置内のポートおよびシステム装置間では、大容量で高速高密度な情報信号伝送が要求されている。
情報信号を電気信号で伝送する電気伝送方式だけでは、伝送速度や伝送損失等の観点から限界を迎えつつあるために、光伝送を利用した光インターコネクション方式による信号伝送が実用化されている。光インターコネクション方式は、電気伝送方式に比較してはるかに広帯域な信号伝送を行うことが可能であるとともに、小型かつ低消費電力の光モジュールを使用した信号伝送システムを構築できるという利点がある。
【０００３】
この光インターコネクション方式では、複数の光素子と電子素子を有する光モジュールがプリント配線基板（ＰＣＢ）に実装されており、例えばＰＣＢから入力された電気信号が光モジュールにより光信号に変換されて、光ファイバに出力される。光素子としては、例えばＶＣＳＥＬ（Vertical  Cavity  Surface  Emitting  Laser：面発光型半導体レーザ素子）アレイが使用される（非特許文献１参照）。
【０００４】
この非特許文献１には、１チャネル当たり１０Ｇｂｐｓで１２チャネル伝送（10Gbps/1ch×12ch伝送）を行う並列光伝送モジュールが開示されている。この光モジュールの基板上には、MEG-Array（登録商標）コネクタと接続される側の面に、ＶＣＳＥＬアレイを駆動するドライバＩＣへ高周波の差動信号を入力する信号線で、２本の信号線を１組とする１２組の高周波信号線にそれぞれ接続された１２組の信号入出力端子が設けられている（図１１（Ａ），（Ｂ）参照）。図１１（Ａ）には、１２組の信号入出力端子のうち、一つのチャネル（ｃｈ）の信号入出力端子ｓ１，ｓ２とこのｃｈに隣接するｃｈの信号入出力端子ｓ３，ｓ４のみを示している。また、２つの端子を１組とする各ｃｈの信号入出力端子、例えば信号入出力端子ｓ１，ｓ２は、図１１（Ａ），（Ｂ）に示すように１０個のグランド端子Ｇで囲まれている。そして、このような配置を有する各ｃｈの信号入出力端子が、光モジュールの基板の一面上に２次元的に配置されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】C. Schuster, C. W. Baks, D. M. Kuchta, Y. H. Kwark, and L. Graham,“Electrical interconnect design and optimization for 120 Gbps parallel optical transmitter module and test station,”in Proc. 7th IEEE Workshop Signal Propagation on Interconnects, 2003, pp. 133-136.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記非特許文献１に開示された従来技術では、図１１（Ａ），（Ｂ）に示すような基本構成をそれぞれ有する各ｃｈの信号入出力端子が、チャネル数だけ光モジュールの基板の一面上に２次元的に配置されているので、光モジュールの基板に配置する電気端子数、特に各ｃｈの信号入出力端子を囲むグランド端子の数が多い。これと共に、光モジュールの基板が実装される電気基板において、各ｃｈの信号入出力端子から高周波の差動信号を入出力させる各ｃｈの高周波信号線を外周部に引き出す際に、外側にあるグランド端子が邪魔になり、電気基板において、各ｃｈの高周波信号線を容易に引き出すのが難しい。これらの問題は、チャネル数を増やしマルチチャネルにした場合に顕著になる。
【０００７】
このように上記従来技術では、光モジュール外部のインターフェース設計／構成が複雑になる。例えば、光モジュールが実装される電気基板（プリント配線基板）の多層化が必要になり、製造コストが増大する。高周波信号線などの配線の細線化が必要になり、そのために高価な特定材料（プリント配線板用積層材料）を基板作製に用いる必要があり、これによっても製造コストが増大する。
【０００８】
本発明は、このような従来の問題点に着目して為されたもので、光モジュール外部のインターフェース設計／構成を簡単にし、光モジュール外部の電気基板の製造コストを低減し、かつ光モジュール自体の小型化を図れる並列光伝送装置の光モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解消するために、本発明の第１の態様は、光信号を並列伝送する並列光伝送装置の光モジュールであって、複数の光素子と、前記複数の光素子と電気的に接続された電子素子と、前記複数の光素子および前記電子素子が一方の面に実装されたモジュール基板と、を備え、前記モジュール基板の他方の面には、前記電子素子へ高周波の差動信号を入力し或いは電子素子から前記差動信号を出力する信号線で、２本の信号線を１組とする複数組の高周波信号線にそれぞれ接続された２つの端子を１組とする複数組の信号入出力端子が設けられており、前記複数組の信号入出力端子は、各組の前記信号入出力端子が前記モジュール基板の外周端部に位置しかつ該外周端部に沿って並ぶように配置され、かつ前記各組の信号入出力端子の周囲で、前記外周端部側を除く領域に複数のグランド端子がコの字に配置されていることを特徴とする。
【００１０】
この構成によれば、各組の信号入出力端子をモジュール基板の外周端部に位置させかつ該外周端部に沿って並ぶように配置したので、モジュール基板において各組の信号入出力端子より外周端部側にはグランド端子が無くなる。このため、モジュール基板において１チャネルあたりの電気端子数、つまり、１チャネルの信号入出力端子（２つの信号入出力端子）に対して配置するグランド端子数が減るので、チャネル数を増やしマルチチャネルにした場合でも、光モジュール自体を小型化できる。これと共に、光モジュールが実装される外部の電気基板側に形成する複数組の信号入出力端子は、モジュール基板側の複数組の信号入出力端子と同様の配置になり、電気基板において各組の信号入出力端子より外周端部側にはグランド端子が無くなるので、電気基板において各組の信号入出力端子から高周波の差動信号を入出力させる高周波信号線を外周部に容易に引き出すことができる。
従って、チャネル数を増やしマルチチャネルにした場合でも、光モジュール自体を小型化でき、光モジュール外部のインターフェース設計／構成が簡単になると共に、光モジュール外部の電気基板の製造コストを低減することができる。
【００１１】
本発明の他の態様に係る並列光伝送装置の光モジュールは、前記各組の信号入出力端子は、前記２つの端子の一方が前記モジュール基板の外周端部側に位置し、かつ前記２つの端子の他方が前記一方の端子よりも内側に位置するように配置されていることを特徴とする。
この構成によれば、モジュール基板の外周端部に、各組の信号入出力端子の第１の端子がその外周端部に沿って並ぶ形態になるので、通常矩形の形態を有するモジュール基板の各辺の寸法を小さくすることができる。これにより、モジュール基板が小さくなり、光モジュール自体を更に小型化することができる。
【００１２】
本発明の他の態様に係る並列光伝送装置の光モジュールは、前記各組の信号入出力端子の周囲には、少なくとも３つのグランド端子がコの字に配置されていることを特徴とする。
【００１３】
本発明の他の態様に係る並列光伝送装置の光モジュールは、前記各組の信号入出力端子は、モジュール基板の中心線に関して対称に配置されていることを特徴とする。
この構成によれば、光モジュールを、電気プラガブルソケットを介して電気基板に実装する場合には、電気プラガブルソケットに設けられ、押圧力を受けると電気的に接続状態になる端子（例えば、ばね状の端子）で、光モジュール側の電気端子と電気基板側の電気端子を電気的に接続する複数の接続端子に均等な押圧力を付与することができ、信頼性の高い電気的接続を得ることができる。また、光モジュールを電気基板上に直接半田実装する場合でも、安定した半田付けが可能になり、半田付け作業でのエラーリスクが起きにくい。
【発明の効果】
【００１４】
本発明によれば、光モジュール外部のインターフェース設計／構成を簡単にし、光モジュール外部の電気基板の製造コストを低減し、かつ光モジュール自体の小型化を図れる並列光伝送装置の光モジュールを実現することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る並列光伝送装置の概略構成を示す分解斜視図。
【図２】（Ａ）はモジュール基板を示す斜視図、（Ｂ）はモジュール基板にモジュールカバーが装着された状態を示す斜視図。
【図３】ドライバＩＣとＶＣＳＥＬアレイが実装されたモジュール基板を透視的に示す斜視図。
【図４】（Ａ）はモジュール基板の最下層パターン面に形成された１２組の信号入出力端子のうち、１組の信号入出力端子の配置を示す説明図、（Ｂ）は１組の信号入出力端子とグランド端子を示す模式図。
【図５】モジュール基板の最下層パターン面に形成された１２組の信号入出力端子のうち、２組の信号入出力端子の配置を示す説明図。
【図６】モジュール基板の最下層パターン面に形成された端子レイアウトの全体構成を示す平面図。
【図７】電気基板の配線パターンおよび端子レイアウトを示す平面図。
【図８】一実施形態により得られる伝送特性を示すグラフ。
【図９】（Ａ）は光モジュールにおける信号入出力端子のレイアウトの別例を示す説明図、（Ｂ）は１組の信号入出力端子とグランド端子を示す模式図。
【図１０】図９に示す別例における１２組の信号入出力端子のうち、２組の信号入出力端子の配置を示す説明図。
【図１１】（Ａ）は従来技術における信号入出力端子のレイアウトを示す説明図、（Ｂ）は１組の信号入出力端子とグランド端子を示す模式図。
【発明を実施するための形態】
【００１６】
次に、本発明を具体化した実施の形態を図面に基づいて説明する。
まず、本発明の一実施形態に係る並列光伝送装置１の概略構成を図１に基づいて説明する。
【００１７】
（一実施形態に係る並列光伝送装置）
並列光伝送装置１は、図１に示すように、電気基板１０と、電気プラガブルソケット２０と、光モジュール３０と、押さえ板４０と、光コネクタ５０と、光学部品６０とを備えている。この並列光伝送装置１は、一例として、電気信号を光信号に変換し、その光信号を複数のチャネル、例えば１２チャネル（１２ｃｈ）で１２本の光ファイバを介して並列伝送（10Gbps/1ch×12ch伝送）する送信用の並列光伝送装置である。
【００１８】
そのため、この並列光伝送装置１の光モジュール３０は、図２（Ａ），（Ｂ）および図３に示すように、複数（本例では１２個）の面発光型半導体レーザ素子（ＶＣＳＥＬ）からなるＶＣＳＥＬアレイ（複数の光素子）３１と、ＶＣＳＥＬアレイ３１の各ＶＣＳＥＬを駆動するドライバＩＣ（電子素子）３２と、ＶＣＳＥＬアレイ３１およびドライバＩＣ３２が一方の面（上面）に実装されたモジュール基板３３と、モジュールカバー３４とを備えている。モジュール基板３３上には、ノイズ除去用のコンデンサ３５が実装されている。
【００１９】
ＶＣＳＥＬアレイ３１は、図２（Ａ）に示すように、モジュール基板３３の凹部３３ａ内に配置されている。ドライバＩＣ３２は、モジュール基板３３の一方の面上に、フリップチップボンディング（ＦＣＢ:Flip Chip Bonding）により或いはワイヤボンディングにより実装されている。ＶＣＳＥＬアレイ３１とドライバＩＣ３２は、２本の信号線を１組とする複数組（本例では１２組、２４本）の高周波信号線（図示省略）により電気的に接続されており、各組の高周波信号線を介してドライバＩＣ３２からＶＣＳＥＬアレイ３１の各ＶＣＳＥＬへ差動信号が供給されるようになっている。
【００２０】
電気基板１０の表面および裏面には、複数の電気端子と、各電気端子と接続された配線パターン（図示省略）とが形成されている。配線パターンには、外部からドライバＩＣ３２へ差動信号を供給するための信号線で、２本の信号線を１組とする複数組（１２組）の高周波信号線と、ドライバＩＣ３２を制御するための複数の制御信号線と、複数のモニタ信号線とが形成されている。また、複数の電気端子として、１２組の高周波信号線にそれぞれ接続された端子で、２つの端子を１組とする１２組の信号入出力端子、複数の制御信号線に接続された複数の端子、および複数のモニタ信号線に接続された複数の端子が形成されている。
【００２１】
光モジュール３０は、電気基板１０上に位置決めされてネジで固定される電気プラガブルソケット２０のモジュール収容凹部２１（図１参照）内に装着される。光モジュール３０をモジュール収容凹部２１内に装着し、モジュールカバー３４の上から押さえた板４０を電気プラガブルソケット２０にねじで固定すると、光モジュール３０の各電気端子と電気基板１０の各電気端子とが、電気プラガブルソケット２０の複数の接続端子部２２を介して電気的に接続されるようになっている。複数の接続端子部２２は、所定の押圧力を受けるとコイル状のバネ部（図示省略）が収縮して上部コンタクトピンと下部コンタクトピンとが電気的に接続されるように構成されたバネ状の端子である。
【００２２】
光コネクタ５０は、図１に示すように、複数本（本例では１２本）の光ファイバが一列に配置されたテープファイバ５１と、複数本の光ファイバを保持したコネクタ部（フェルール）５２と、ＶＣＳＥＬ３１の各ＶＣＳＥＬからそれぞれ垂直な方向に出射される光（光信号）を９０度曲げた後複数本の光ファイバの各端面に光結合させる光学部品６０とを有する。コネクタ部５２は、多心用のフェルール型コネクタ（ＭＴコネクタ）である。テープファイバ５１は、別の光コネクタ５３に接続され、光モジュール３０との間で光信号を並列に伝送する。
【００２３】
（光モジュール３０における信号入出力端子のレイアウト）
次に、上記並列光伝送装置１の光モジュール３０における、高周波の差動信号を入出力させる複数組（１２組）の信号入出力端子のレイアウトについて説明する。
まず、光モジュール３０のドライバＩＣ３２とこれに接続された１２組の高周波信号線との接続関係を、図３に基づいて説明する。図３は、ドライバＩＣ３２とＶＣＳＥＬアレイ３１が一方の面上に実装された光モジュール３０のモジュール基板３３を透視的に示している。このモジュール基板３３は、アルミナ（Ａｌ２Ｏ３）等のセラミックスからなる７つの層と、各層の両面に形成された８つのパターン面とを有する多層基板で構成されている。
【００２４】
図３に示すように、ドライバＩＣ３２は、ＶＣＳＥＬアレイ３１における１２個のＶＣＳＥＬと１２チャネル（１２組、２４本）の高周波信号線２により電気的に接続されており、各チャネル（ｃｈ）の２本の高周波信号線２、２を介してドライバＩＣ３２からＶＣＳＥＬアレイ３１の各ＶＣＳＥＬへ差動信号が供給されるようになっている。
【００２５】
ドライバＩＣ３２は、モジュール基板３３の最上層パターン面上にワイヤボンディングにより実装されている。その最上層パターン面には、複数の電気端子と、各電気端子と接続された配線パターンとが形成されている。この配線パターンには、１２ｃｈ（１２組、２４本）の高周波信号線と、ドライバＩＣ３２を制御するための複数の制御信号線と、複数のモニタ信号線とが形成される。図３では、１２ｃｈの高周波信号線のうち、ｃｈ１、ｃｈ５およびｃｈ６の各高周波信号線７１，７２のみを示している。ドライバＩＣ３２は、ｃｈ１、ｃｈ５およびｃｈ６の各高周波信号線７１，７２とワイヤボンディングにより電気的に接続されている。ドライバＩＣ３２は、他のｃｈの各高周波信号線にもｃｈ１、ｃｈ５およびｃｈ６の各高周波信号線７１，７２と同様に接続されている。
【００２６】
一方、モジュール基板３３の他方の面（裏面）、つまり最下層パターン面には、図３および図６に示すように、１２ｃｈの高周波信号線７１，７２にそれぞれ接続された１２ｃｈの信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）が設けられている。図３には、ｃｈ１、ｃｈ５およびｃｈ６の各高周波信号線７１，７２に接続されたｃｈ１の信号入出力端子ｐ１（Ａ，Ｂ）、ｃｈ５の信号入出力端子ｐ５（Ａ，Ｂ）およびｃｈ６の信号入出力端子ｐ６（Ａ，Ｂ）のみを示している。そして、図３において、ｃｈ１、ｃｈ５およびｃｈ６の各高周波信号線７１，７２は、それぞれモジュール基板３３内部を異なる経路を通って延び、信号入出力端子ｐ１（Ａ，Ｂ）、ｐ５（Ａ，Ｂ）および信号入出力端子ｐ６（Ａ，Ｂ）と電気的に接続されている。他のｃｈの各高周波信号線７１，７２も、ｃｈ１、ｃｈ５およびｃｈ６の各高周波信号線７１，７２と同様に、それぞれモジュール基板３３内部を異なる経路を通って延び、対応する信号入出力端子と電気的に接続されている。
【００２７】
図４（Ａ）は、モジュール基板３３の最下層パターン面に形成された１２組の信号入出力端子のうち、１組（ｃｈ５）の信号入出力端子ｐ５（Ａ，Ｂ）のみを示している。図５は、最下層パターン面に形成された１２組の信号入出力端子のうち、２組（ｃｈ５とｃｈ６）の信号入出力端子ｐ５（Ａ，Ｂ），ｐ６（Ａ，Ｂ）のみを示している。そして、図６は、最下層パターン面に形成された端子レイアウトの全体構成を示している。
【００２８】
モジュール基板３３の最下層パターン面において、各組の信号入出力端子ｐ１〜ｐ１２は、図４（Ａ）に示すように、モジュール基板３３の外周端部に配置されている。また、各組の信号入出力端子ｐ１〜ｐ１２は、図５および図６に示すように、モジュール基板３３の外周端部に沿って並ぶように配置されている。具体的には、ｃｈ１〜ｃｈ４の信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ４（Ａ，Ｂ）は、図６に示すように、矩形のモジュール基板３３の一辺３３ａの近くに（外周端部）に配置され、かつ一辺３３ａに沿って（外周端部に沿って）並ぶように配置されている。ｃｈ５〜ｃｈ８の信号入出力端子ｐ５（Ａ，Ｂ）〜ｐ８（Ａ，Ｂ）は、図６に示すように、矩形のモジュール基板３３の一辺３３ｂの近くに（外周端部）に配置され、かつ一辺３３ｂに沿って（外周端部に沿って）並ぶように配置されている。また、ｃｈ９〜ｃｈ１２の信号入出力端子ｐ９（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）は、図６に示すように、矩形のモジュール基板３３の一辺３３ｃの近くに（外周端部）に配置され、かつ一辺３３ｃに沿って（外周端部に沿って）並ぶように配置されている。このように、各組の信号入出力端子ｐ１〜ｐ１２は、モジュール基板３３の最下層パターン面において、コの字に配置されている（図６参照）。
【００２９】
また、各組の信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）は、図４乃至図６に示すように、２つの端子Ａ，Ｂの一方（第１の端子Ａ）がモジュール基板３３の外周端部側に位置し、かつ２つの端子Ａ，Ｂの他方（第２の端子Ｂ）が第１の端子Ａよりも内側に位置するように配置されている。
また、図４（Ａ），（Ｂ）、図５および図６に示すように、各組の信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）の周囲で、モジュール基板３３の外周端部側を除く領域に複数のグランド端子Ｇがコの字状に（同軸ライクに）配置されている。つまり、各組の信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）の第１の端子Ａより外周端部側にはグランド端子が無い構成になっている。
【００３０】
また、各組の信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）の周囲には、図４（Ａ），（Ｂ）に示すように、３つのグランド端子Ｇがコの字状に配置されている。つまり、各組の信号入出力端子（Ａ，Ｂ）において、第１の端子Ａの両側にグランド端子Ｇが一つずつ配置され、第２の端子Ｂの外側にもう一つのグランド端子Ｇが配置されている。
そして、図６に示すように、１２ｃｈの信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）は、矩形のモジュール基板３３の中心線Ｃ１に関して対称に形成されている。
さらに、モジュール基板３３の最下層パターン面には、図６に示すように、上述した複数の制御信号線に接続された複数の制御用端子３６、および上述した複数のモニタ信号線に接続された複数のモニタ用端子３７等が形成されている。
【００３１】
次に、電気基板１０の一方の面、つまり、電気プラガブルソケット２０が装着される側の面で、モジュール基板３３の最下層パターン面と電気プラガブルソケット２０を介して対向する面に形成される配線パターンと複数の端子について、図７を参照して説明する。
【００３２】
電気基板１０の一方の面には、図７に示すように、モジュール基板３３の最下層パターン面に形成された１２ｃｈの信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）とそれぞれ対向する位置に、１２ｃｈの信号入出力端子ｐ１０１（Ａ，Ｂ）〜ｐ１１２（Ａ，Ｂ）が形成されている。図７では、１２ｃｈの信号入出力端子ｐ１０１（Ａ，Ｂ）〜ｐ１１２（Ａ，Ｂ）のうち、ｃｈ３の信号入出力端子ｐ１０３（Ａ，Ｂ）、ｃｈ４の信号入出力端子ｐ１０４（Ａ，Ｂ）、ｃｈ１１の信号入出力端子ｐ１１１（Ａ，Ｂ）およびｃｈ１２の信号入出力端子ｐ１１２（Ａ，Ｂ）のみを拡大して示してある。
【００３３】
１２ｃｈの信号入出力端子ｐ１０１（Ａ，Ｂ）〜ｐ１１２（Ａ，Ｂ）は、モジュール基板３３の最下層パターン面に形成された各ｃｈの信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）と同様に、２つの端子Ａ，Ｂの一方（第１の端子Ａ）が電気基板１０の外周端部側に位置し、かつ２つの端子Ａ，Ｂの他方（第２の端子Ｂ）が第１の端子Ａよりも内側に位置するように配置されている。
【００３４】
１２ｃｈの信号入出力端子ｐ１０１（Ａ，Ｂ）〜ｐ１１２（Ａ，Ｂ）からは、１２ｃｈ（１２組、２４本）の高周波信号線７３，７４が外周部側へ引き出されている。図７の領域７５は、１２ｃｈ（１２組、２４本）の高周波信号線７３，７４が形成されている領域を示している。
また、電気基板１０の一方の面には、図７に示すように、１２ｃｈの信号入出力端子ｐ１０１（Ａ，Ｂ）〜ｐ１１２（Ａ，Ｂ）および１２ｃｈの高周波信号線７３，７４の他、複数の制御信号線およびモニタ信号線が領域７６に、これらの信号線に接続された複数の端子が中央の領域７７にそれぞれ形成されている。
【００３５】
上記構成を有する並列光伝送装置１では、光モジュール３０が実装される電気基板（ＰＣＢ）１０側に形成された１２ｃｈの高周波信号線７３，７４からそれぞれ入力された高周波の差動信号（電気信号）は、信号入出力端子ｐ１０１（Ａ，Ｂ）〜ｐ１１２（Ａ，Ｂ）、電気プラガブルソケット２０の複数の接続端子部２２、モジュール基板３３における１２ｃｈの信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）および１２ｃｈの高周波信号線７１，７２を介してドライバＩＣ３２に入力される。ドライバＩＣ３２からＶＣＳＥＬアレイ３１の各ＶＣＳＥＬには、各ＶＣＳＥＬを変調するための差動信号が入力される。これにより、各ＶＣＳＥＬは電気信号を光信号に変換し、各ＶＣＳＥＬから出力される光（光信号）が、テープファイバ５１における１２本の光ファイバで並列に伝送され、さらに、光コネクタ５３を介して他の光モジュールへ伝送される。
【００３６】
このような構成を有する一実施形態によれば、以下の作用効果を奏する。
・各組の信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）をモジュール基板３３の外周端部に位置させかつ外周端部に沿って並ぶように配置したので、モジュール基板３３において各組の信号入出力端子より外周端部側にはグランド端子が無くなる（図６参照）。  このため、モジュール基板３３において１チャネルあたりの電気端子数、つまり、１チャネルの信号入出力端子（２つの信号入出力端子）に対して配置するグランド端子Ｇの数が減るので、チャネル数を増やしマルチチャネルにした場合でも、光モジュール３０自体を小型化できる。
【００３７】
・光モジュール３０が実装される外部の電気基板１０側に形成する１２ｃｈの信号入出力端子ｐ１０１（Ａ，Ｂ）〜ｐ１１２（Ａ，Ｂ）は、モジュール基板３３側の１２ｃｈの信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）と同様の配置になり、電気基板１０において各組の信号入出力端子より外周端部側にはグランド端子が無くなる（図７参照）。このため、電気基板１０において各組の信号入出力端子から高周波の差動信号を入出力させる高周波信号線７３，７４を外周部に容易に引き出すことができる。
【００３８】
・チャネル数を増やしマルチチャネルにした場合でも、光モジュール自体を小型化でき、光モジュール外部のインターフェース設計／構成が簡単になると共に、光モジュール外部の電気基板１０の製造コストを低減することができる。
・光モジュール外部のインターフェース設計／構成が簡単になるので、電気基板１０の多層化が不要になり電気基板１０の製造コストを低減できる。また、電気基板１０において配線の細線化が不要になるので、一般の低コストなＦＲ４（プリント配線板用材料）で電気基板１０の作製が可能になり、電気基板１０の製造コストを低減できる。
【００３９】
・光モジュール外部のインターフェース設計／構成が簡単になるので、設計時間を短縮することができる。
・電気基板１０の多層化が不要になるので、配線パターン幅のバラツキや、配線層の違いに起因するチャネル間の特性バラツキを低減することができる。
・電気基板１０の多層化が不要になるので、特性インピーダンス（例えば１００Ω）のマッチングが容易になる。
・電気基板１０の多層化が不要になるので、チャネル間の伝送特性バラツキを低減することができる。
【００４０】
・各組の信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）をモジュール基板３３の外周端部に位置させかつ外周端部に沿って並ぶように配置したので、各ｃｈの信号入出力端子を光モジュールの基板の一面上に２次元的に配置した上記従来技術と比べて、モジュール基板３３において各組の信号入出力端子の内側、つまり中央部に空きスペースができ、このスペースに他の端子等を配置することができる。これにより、光モジュール外部の電気基板１０の設計自由度が増え、光モジュール外部のインターフェース設計／構成が更に簡単になる。
【００４１】
・各組の信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）の周囲には、図４（Ａ），（Ｂ）に示すように、３つのグランド端子Ｇがコの字状に配置されている。このように、各組の信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）の周囲で、モジュール基板３３の外周端部側を除く領域に３つのグランド端子Ｇをコの字状に（同軸ライクに）配置した構成により、図８のグラフにおける曲線８０で示すような伝送特性が得られる。図８のグラフから、−１ｄＢで１０．７ＧＨｚ、−３ｄＢで１３．４ＧＨｚと十分な帯域があり、１０Ｇｂｐｓでの並列伝送に十分対応できることが分かる。
【００４２】
・図６に示すように、１２ｃｈの信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）は、矩形のモジュール基板３３の中心線Ｃ１に関して対称に形成されている。この構成により、モジュール基板３３の外周端部に、各組の信号入出力端子の第１の端子Ａがその外周端部に沿って並ぶ形態になるので、通常矩形の形態を有するモジュール基板３３の各辺の寸法を小さくすることができる。これにより、モジュール基板３３が小さくなり、光モジュール自体を更に小型化することができる。
【００４３】
（光モジュール３０における信号入出力端子のレイアウトの別例）
図９（Ａ），（Ｂ）、および図１０は、光モジュール３０における信号入出力端子のレイアウトの別例を示している。図９（Ａ），（Ｂ）は、モジュール基板３３の最下層パターン面に形成された１２組の信号入出力端子のうち、１組（ｃｈ５）の信号入出力端子ｐ５（Ａ，Ｂ）のみを示している。また、図１０は、１２組の信号入出力端子のうち、ｃｈ５の信号入出力端子ｐ５（Ａ，Ｂ）とｃｈ６の信号入出力端子ｐ６（Ａ，Ｂ）のみを示している。本例では、各組の信号入出力端子ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）の周囲には、図９（Ａ），（Ｂ）、および図１０に示すように、７つのグランド端子Ｇがコの字状に配置されている。
【００４４】
このようにモジュール基板３３の外周端部側を除く領域に７つのグランド端子Ｇをコの字状に（同軸ライクに）配置した構成により、上記一実施形態で得られる伝送特性（図８のグラフ参照）よりも優れた伝送特性が得られ、１０Ｇｂｐｓ以上の並列伝送に十分対応できる。
【００４５】
なお、この発明は以下のように変更して具体化することもできる。
上記一実施形態では、電気信号を光信号に変換する機能を有する送信用の光モジュール３０を用いているが、光信号を電気信号に変換する機能を有する受信用の光モジュールを用いた並列光伝送装置にも本発明は適用可能である。この構成では、複数の光素子として複数のフォトダイオードを有するフォトダイオードアレイを用い、電子素子としてドライバＩＣ３３に代えて、各フォトダイオードの出力電流を電圧に変換して増幅するTIA（Transimpedance Amplifier）機能を備えた増幅用ＩＣを用いる。
【符号の説明】
【００４６】
１：並列光伝送装置、２：高周波信号線、１０：電気基板、３０：光モジュール、３１：ＶＣＳＥＬアレイ（複数の光素子）、３２：ドライバＩＣ（電子素子）、
３３：モジュール基板、７１，７２：高周波信号線、
ｐ１（Ａ，Ｂ）〜ｐ１２（Ａ，Ｂ）：信号入出力端子、
Ａ：一方の端子（第１の端子）、Ｂ：他方の端子（第２の端子）、
Ｇ：グランド端子、Ｃ１：中心線、
ｐ１０１（Ａ，Ｂ）〜ｐ１１２（Ａ，Ｂ）：電気基板側の信号入出力端子
【図１】
2010177578.tif 000003
【図２】
2010177578.tif 000004
【図３】
2010177578.tif 000005
【図４】
2010177578.tif 000006
【図５】
2010177578.tif 000007
【図６】
2010177578.tif 000008
【図７】
2010177578.tif 000009
【図８】
2010177578.tif 000010
【図９】
2010177578.tif 000011
【図１０】
2010177578.tif 000012
【図１１】
2010177578.tif 000013