(57)【要約】【課題】パワートランジスタの誤動作を防止する。【解決手段】パワートランジスタＭ１は、出力端子ＰＯＵＴと電源端子ＰＶＣＣの間に設けられる。プリドライバ１０は、電源端子ＰＶＤＤと第２端子Ｐ２の間に直列に接続され、制御信号Ｓ１に応じて相補的にオン、オフが制御されるハイサイドトランジスタＭ２およびローサイドトランジスタＭ３を含み、２つのトランジスタの接続点の電位を、パワートランジスタＭ１の制御端子に出力する。定電圧回路２０は、第２端子Ｐ２を所定の電圧ＶＬ（＝Ｖｒｅｆ）に安定化させる。定電圧回路２０の出力トランジスタＭ４は、第２端子Ｐ２と接地端子ＰＧＮＤの間に設けられる。差動アンプ２４は、第２端子Ｐ２の電位ＶＬが所定の目標値Ｖｒｅｆに近づくように、出力トランジスタＭ４の制御端子の電圧Ｖｇ４を調節する。フィードバックキャパシタＣ１は、第２端子Ｐ２と出力トランジスタＭ４の制御端子の間に設けられる。【選択図】図２
2010193431.tif 000002
【特許請求の範囲】
【請求項１】
出力端子から制御信号に応じた電圧を出力する出力回路であって、
前記出力端子と電位の固定された第１端子の間に設けられたパワートランジスタと、
前記第１端子と第２端子の間に直列に接続され、前記制御信号に応じて相補的にオン、オフが制御されるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点の電位を、前記パワートランジスタの制御端子に駆動信号として出力するプリドライバと、
前記第２端子を所定の電圧に安定化させる定電圧回路と、
を備え、
前記定電圧回路は、
前記第２端子と電位の固定された第３端子の間に設けられた出力トランジスタと、
前記第２端子の電位が所定の目標値に近づくように、前記出力トランジスタの制御端子の電圧を調節する差動アンプと、
前記第２端子と前記出力トランジスタの制御端子の間に設けられたフィードバックキャパシタと、
を含むことを特徴とする出力回路。
【請求項２】
前記第１端子と前記第２端子の間の電位差を、所定のクランプ電圧でクランプするクランプ回路をさらに備えることを特徴とする請求項１に記載の出力回路。
【請求項３】
モータの制御信号が入力されるロジック部と、
前記モータのコイルの一端と接続される第１出力端子と、
前記モータのコイルの他端と接続される第２出力端子と、
電位の固定された第１端子と第２端子の間に直列に接続され、前記ロジック部からの信号に応じて相補的にオン、オフが制御されるハイレベルトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点の電位を第１駆動信号として出力する第１プリドライバと、
前記第１プリドライバと同様に構成され、第２駆動信号を出力する第２プリドライバと、
前記第１、第２プリドライバそれぞれの前記第２端子を所定の電圧に安定化させる定電圧回路と、
前記第１出力端子と電位の固定された第１端子の間に設けられ、前記第１プリドライバからの前記第１駆動信号に応じて制御される第１パワートランジスタと、前記第２出力端子と電位の固定された前記第１端子の間に設けられ、前記第２プリドライバからの前記第２駆動信号に応じて制御される第２パワートランジスタと、前記第１出力端子と前記第１端子とは異なる電位に固定された第３端子の間に設けられた第３パワートランジスタと、前記第２出力端子と前記第３端子の間に設けられた第４パワートランジスタと、を有するＨブリッジ回路と、
を備え、
前記定電圧回路は、
前記第２端子と電位の固定された第３端子の間に設けられた出力トランジスタと、
前記第２端子の電位が所定の目標値に近づくように、前記出力トランジスタの制御端子の電圧を調節する差動アンプと、
前記第２端子と前記出力トランジスタの制御端子の間に設けられたフィードバックキャパシタと、
を含むことを特徴とするモータ駆動装置。
【請求項４】
前記第１端子と前記第２端子の間の電位差を、所定のクランプ電圧でクランプするクランプ回路をさらに備えることを特徴とする請求項３に記載のモータ駆動装置。
【請求項５】
前記ロジック部は、前記制御信号として前記Ｈブリッジ回路のターンオン時間、ターンオフ時間を設定する出力スイッチング速度設定信号を受け、それらにもとづいて前記プリドライバに対する信号を生成することを特徴とする請求項３に記載のモータ駆動装置。
【請求項６】
前記ロジック部は、前記制御信号として前記Ｈブリッジ回路の立ち上がり時間、立ち下がり時間を設定する出力スイッチング速度設定信号を受け、それらにもとづいて前記プリドライバに対する信号を生成することを特徴とする請求項３に記載のモータ駆動装置。
【請求項７】
前記制御信号として、前記モータ駆動装置のアクティブモードとスタンバイモードを設定するためのパワーセーブ信号を受け、当該パワーセーブモードにもとづいてアクティブモードとスタンバイモードとが切りかえ可能に構成されることを特徴とする請求項３に記載のモータ駆動装置。
【請求項８】
前記モータ駆動装置が所定の温度以上になると前記モータの駆動を停止するサーマルシャットダウン部をさらに備えることを特徴とする請求項３に記載のモータ駆動装置。
【請求項９】
前記モータ駆動装置に対する電源電圧が所定の電圧以下になると、前記モータの駆動を停止する低電圧ロックアウト部をさらに備えることを特徴とする請求項３に記載のモータ駆動装置。
【請求項１０】
２つの電源端子と２つの接地端子を備え、前記電源端子と前記接地端子の一組は、前記Ｈブリッジ回路と接続され、別の一組は、その他の回路ブロックに接続されることを特徴とする請求項３に記載のモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワートランジスタのオン状態（オフ状態）に応じた電圧を出力する出力回路に関する。
【背景技術】
【０００２】
電子回路の分野において、ハーフブリッジ回路、Ｈブリッジ回路、ソースフォロア回路が多用されている。図１は、一般的なハーフブリッジ回路４００の構成を示す回路図である。ハーフブリッジ回路４００は、出力端子ＰＯＵＴから、電源電圧Ｖｄｄまたは接地電圧Ｖｄｄのいずれか、あるいはそれらの中間的な電圧を出力する。
【０００３】
ハーフブリッジ回路４００は、パワートランジスタとしてのハイサイドトランジスタＭ１Ｈ、ローサイドトランジスタＭ１Ｌと、それらを駆動するプリドライバ４０２、４０４を含む。ハイサイドトランジスタＭ１ＨおよびローサイドトランジスタＭ１Ｌは、電源端子ＰＶＣＣと接地ラインＰＧＮＤの間に直列に接続されている。ハイサイドトランジスタＭ１Ｈは、NチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、ローサイドトランジスタＭ１Ｌは、ＰチャンネルＭＯＳＦＥＴである。
【０００４】
プリドライバ４０２、４０４は、制御信号Ｓ１にもとづいて、ハイサイドトランジスタＭ１Ｈ、ローサイドトランジスタＭ１Ｌを相補的にオンさせる。ハイサイドトランジスタＭ１Ｈがオンのとき、出力電圧Ｖｏｕｔは電源電圧Ｖｄｄとなり、ローサイドトランジスタＭ１Ｌがオンのとき、出力電圧Ｖｏｕｔは接地電圧０［Ｖ］となる。
【０００５】
ハイサイド側のプリドライバ４０２はハイサイドトランジスタＭ１Ｈの制御端子（ゲート）に、制御信号Ｓ１に応じて、ハイレベル（Ｖｄｄ）またはローレベル（ＶＬ）のゲート電圧Ｖｇ１を与える。同様にローサイド側のプリドライバ４０４は、制御信号Ｓ１にもとづいて、ローサイドトランジスタＭ１Ｌのゲートに、制御信号Ｓ１に応じて、ハイレベル（ＶＨ）またはローレベル（０Ｖ）のゲート電圧Ｖｇ２を与える。
【０００６】
ゲート電圧Ｖｇ１のローレベルの電位ＶＬは、ハイサイドトランジスタＭ１Ｈのゲートソース間耐圧を考慮して決定する必要がある。具体的には、ゲートソース間電圧（Ｖｄｄ−ＶＬ）が、その耐圧を超えないよう設計される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１６０６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
一般に、プリドライバ４０２、４０４はそれぞれ、ＣＭＯＳ型のインバータを含む。図１において、プリドライバ４０２は、電源電圧Ｖｄｄとローレベル電圧ＶＬの間に直列に設けられた２つのトランジスタＭ１２、Ｍ１３を含む。ローレベル電圧ＶＬは、図示しないレギュレータなどの定電圧回路によって安定化されている。
【０００９】
かかる構成において、ハイサイドトランジスタＭ１Ｈをオフからオンに切りかえる動作について検討する。
ハイサイドトランジスタＭ１Ｈをオフする際に、プリドライバ４０２はハイサイドトランジスタＭ１Ｈのゲート電圧Ｖｇ１をハイレベル（Ｖｄｄ）からローレベル（ＶＬ）に遷移させる。プリドライバ４０２の内部に着目すると、トランジスタＭ１２がオン、トランジスタＭ１３がオフの状態から、トランジスタＭ１２がオフ、トランジスタＭ１３がオンの状態に遷移する。
【００１０】
この遷移にともなって、ハイサイドトランジスタＭ１Ｈのゲート容量から、トランジスタＭ１３を介して急峻な電流ＩＭ３が流れる。このとき定電圧回路のフィードバックが遅れると、ローレベル電圧ＶＬが瞬時的に上昇する。ローレベル電圧ＶＬが上昇すると、ゲート電圧Ｖｇ１が上昇するため、ハイサイドトランジスタＭ１Ｈのゲートソース間電圧がしきい値電圧Ｖｔより低くなり、意図せずしてオフするという誤動作が発生する。
【００１１】
この問題を解決する第１のアプローチは、能力の低いプリドライバ４０２を用いることである。つまりトランジスタＭ１３としてオン抵抗の大きなデバイス（サイズの小さなＭＯＳＦＥＴや、バイポーラトランジスタ）を選択し、トランジスタＭ１３を介して定電圧回路に流れ込む電流を制限することにより、ローレベル電圧ＶＬの上昇を抑制できる。しかしながらこのアプローチを採ると、ハイサイドトランジスタＭ１Ｈのスイッチング速度が低下し、ハイサイドトランジスタＭ１ＨとローサイドトランジスタＭ１Ｌに流れる電流が増加し、消費電力が増加するという問題がある。
【００１２】
第２のアプローチは、ハイサイドトランジスタＭ１Ｈのゲート電圧が所定値を超えないようにクランプ回路を設けることである。この場合、トランジスタＭ１Ｈのゲートソース間電圧がしきい値電圧Ｖｔを下回らないため、意図せずにオフすることはない。しかしながら、このアプローチでは前提としてハイサイドトランジスタＭ１Ｈのソース電圧（電源電圧Ｖｄｄ）が一定であることが要求され、電源電圧Ｖｄｄが変動する回路では採用しにくい。
【００１３】
かかる問題は、ローサイドトランジスタＭ１Ｌにおいても発生しうるし、Ｈブリッジ回路やソースフォロア回路においても発生しうる。
【００１４】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、パワートランジスタの誤動作を抑制するための技術の提供にある。
【課題を解決するための手段】
【００１５】
本発明のある態様は、出力端子から制御信号に応じた電圧を出力する出力回路に関する。出力回路は、出力端子と電位の固定された第１端子の間に設けられたパワートランジスタと、第１端子と第２端子の間に直列に接続され、制御信号に応じて相補的にオン、オフが制御されるハイサイドトランジスタおよびローサイドトランジスタを含み、２つのトランジスタの接続点の電位を、パワートランジスタの制御端子に駆動信号として出力するプリドライバと、第２端子を所定の電圧に安定化させる定電圧回路と、を備える。定電圧回路は、第２端子と電位の固定された第３端子の間に設けられた出力トランジスタと、第２端子の電位が所定の目標値に近づくように、出力トランジスタの制御端子の電圧を調節する差動アンプと、第２端子と出力トランジスタの制御端子の間に設けられたフィードバックキャパシタと、を含む。
【００１６】
この態様によると、第２端子の電位が、差動アンプによるフィードバックと、フィードバックキャパシタによるフィードバックの２系統で制御されるため、第２端子の電圧の変動幅を抑制し、ひいてはパワートランジスタの制御端子の電圧変動を抑えて、誤動作を防止することができる。
【００１７】
ある態様の出力回路は、第１端子と第２端子の間の電位差を、所定のクランプ電圧でクランプするクランプ回路をさらに備えてもよい。
クランプ回路を設けることにより、パワートランジスタを保護できる。
【００１８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明のある態様によれば、パワートランジスタの誤動作を防止できる。
【図面の簡単な説明】
【００２０】
【図１】一般的なハーフブリッジ回路の構成を示す回路図である。
【図２】実施の形態に係る出力回路の構成を示す回路図である。
【図３】図３（ａ）、（ｂ）はそれぞれ、図２の出力回路および比較技術に係る出力回路の動作を示すタイムチャートである。
【図４】図２の出力回路を利用したモータ駆動装置の構成を示すブロック図である。
【図５】図５（ａ）は、制御信号とモータ駆動装置の状態を示す真理値表、図５（ｂ）は制御信号とスイッチング速度の関係を示すテーブルである。
【発明を実施するための形態】
【００２１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２２】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２３】
図２は、実施の形態に係る出力回路１００の構成を示す回路図である。出力回路１００は、その出力端子ＰＯＵＴから、制御信号Ｓ１のレベルに応じて、電源電圧Ｖｄｄとそれとは異なる電圧（たとえば接地電圧）のいずれか一方を出力する。出力回路１００は、ハーフブリッジ回路の一部、Ｈブリッジ回路の一部、あるいはソースフォロア回路の一部である。
【００２４】
出力回路１００は、パワートランジスタＭ１、プリドライバ１０、定電圧回路２０、クランプ回路３０を備える。
【００２５】
パワートランジスタＭ１は、出力端子ＰＯＵＴと電位の固定された第１端子（電源端子ＰＶＣＣ）の間に設けられる。パワートランジスタＭ１はＰチャンネルＭＯＳＦＥＴであり、そのソースは電源端子ＰＶＣＣに、そのドレインは出力端子ＰＯＵＴに接続される。
【００２６】
プリドライバ１０は、第１端子（電源端子ＰＶＣＣ）と第２端子Ｐ２の間に直列に接続される２つのトランジスタＭ２、Ｍ３を含む。ハイサイドトランジスタＭ２はＰチャンネルＭＯＳＦＥＴ、ローサイドトランジスタＭ３はＮチャンネルＭＯＳＦＥＴであり、これらはいわゆるＣＭＯＳインバータを構成する。トランジスタＭ２、Ｍ３は制御信号Ｓ１に応じて相補的にオン、オフが制御される。２つのトランジスタＭ２、Ｍ３の接続点の電位は、パワートランジスタＭ１の制御端子（ゲート）に駆動信号として供給される。
【００２７】
定電圧回路２０は、プリドライバ１０のローレベル電圧ＶＬを規定する第２端子Ｐ２の電位を、所定の値に安定化するバッファ回路である。定電圧回路２０は、出力トランジスタＭ４、差動アンプ２４、フィードバックキャパシタＣ１、電流源２２を含む。
【００２８】
出力トランジスタＭ４は、第２端子Ｐ２と、電位の固定された第３端子（接地端子ＰＧＮＤ）の間に設けられる。出力トランジスタＭ４はＮチャンネルＭＯＳＦＥＴであり、そのソースが接地端子ＰＧＮＤに接続され、そのドレインが第２端子Ｐ２と接続される。出力トランジスタＭ４には、オン抵抗が１０〜１００［Ω］のものが利用される。電流源２２は、出力トランジスタＭ４に所定のバイアス電流（ドレイン電流）を供給する。たとえばバイアス電流Ｉｃ１は、１００［μＡ］程度である。
【００２９】
差動アンプ２４は、第２端子Ｐ２の電位、つまりローレベル電圧ＶＬが所定の目標値に近づくように、出力トランジスタＭ４の制御端子（ゲート）の電圧Ｖｇ４を調節する。具体的には、差動アンプ２４の非反転入力端子には、所定の基準電圧Ｖｒｅｆが入力されており、反転入力端子は第２端子Ｐ２と接続されている。この構成によって、第２端子Ｐ２の電位ＶＬが、基準電圧Ｖｒｅｆと一致するようにフィードバックがかかる。つまりＶＬ＝Ｖｒｅｆが成り立つ。
【００３０】
ローレベル電圧ＶＬの値は、パワートランジスタＭ１のゲートソース間電圧Ｖｇｓが、その耐圧ＶＧＳＳを超えないように決められる。パワートランジスタＭ１をオンするときのゲートソース間電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｄｄ−Ｖｇ１＝Ｖｄｄ−ＶＬ
で与えられる。したがって、ローレベル電圧ＶＬは、
Ｖｄｄ−ＶＬ＜ＶＧＳＳ
を満たすように決定される。Ｖｄｄ＝１５［Ｖ］、ＶＧＳＳ＝５［Ｖ］の場合、ローレベル電圧ＶＬは、１０［Ｖ］以上に設計される。
【００３１】
定電圧回路２０において、差動アンプ２４の反転入力端子には、第２端子Ｐ２の電位ＶＬを分圧によりｋ倍（ｋは自然数）した電圧がフィードバックされてもよい。この場合、ローレベル電圧ＶＬは、
ＶＬ＝Ｖｒｅｆ／ｋ
に安定化される。
【００３２】
フィードバックキャパシタＣ１は、第２端子Ｐ２と出力トランジスタＭ４の制御端子（ゲート）の間に設けられる。フィードバックキャパシタＣ１の容量値は、１０ｐＦ以上で、半導体基板に集積しうるサイズとすることが好ましい。現実的にはフィードバックキャパシタＣ１の容量値は、１０ｐＦ〜１００ｐＦの範囲に設定される。
【００３３】
図２の回路では、出力トランジスタＭ４のゲート電圧Ｖｇ４が差動アンプ２４によるフィードバックと、フィードバックキャパシタＣ１によるフィードバックの２系統で制御されている。フィードバックキャパシタＣ１によるフィードバックは、差動アンプ２４によるフィードバックよりも十分に高速である。
【００３４】
クランプ回路３０は、パワートランジスタＭ１を保護する目的で設けられている。クランプ回路３０は、第１端子（電源端子ＰＶＣＣ）と第２端子Ｐ２の間の電位差を、所定のクランプ電圧ＶＣＬでクランプする。つまり、第２端子Ｐ２の電圧ＶＬが、
ＶＬ＞Ｖｄｄ−ＶＣＬ    …（１）
の範囲に制限される。
上述のように、パワートランジスタＭ１のオン状態におけるゲートソース間電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｄｄ−ＶＬ    …（２）
で与えられるから、式（１）、（２）から、パワートランジスタＭ１のゲートソース間電圧Ｖｇｓは、
Ｖｇｓ＜ＶＣＬ
に制限される。クランプ電圧ＶＣＬを、パワートランジスタＭ１のゲートソース間耐圧ＶＧＳＳ以下に決めることにより、電源変動からもパワートランジスタＭ１を好適に保護できる。
【００３５】
以上が出力回路１００の構成である。続いてその動作を説明する。
図３（ａ）、（ｂ）はそれぞれ、図２の出力回路１００および比較技術に係る出力回路の動作を示すタイムチャートである。
【００３６】
実施の形態の効果をより明確とするため、図１に示す比較技術に係る出力回路の動作を、図３（ｂ）を参照して説明する。
時刻ｔ０以前、制御信号Ｓ１はローレベルであり、ハイサイドトランジスタＭ１Ｈがオン、ローサイドトランジスタＭ１Ｌがオフであり、出力電圧Ｖｏｕｔ＝Ｖｄｄが成り立っている。
【００３７】
時刻ｔ０に制御信号Ｓ１がハイレベルに遷移すると、トランジスタＭ１３がオンする。このとき、トランジスタＭ１３には、ハイサイドトランジスタＭ１Ｈのゲート容量に蓄えられた電荷が電流ＩＭ３として流れ込む。トランジスタＭ１３のソース端子の電位は、図示しない定電圧回路によってローレベル電圧ＶＬに安定化されているが、急峻な電流ＩＭ３が流れ込むことにより定電圧回路の電圧レギュレーションが間に合わずに、ローレベル電圧ＶＬが上昇する。時刻ｔ０以降、ハイサイドトランジスタＭ１Ｈには、ゲート電圧Ｖｇ１としてローレベル電圧ＶＬが与えられるところ、ローレベル電圧ＶＬが上昇すると、ハイサイドトランジスタＭ１Ｈのゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより小さくなると、ハイサイドトランジスタＭ１Ｈが意図せずにオフするという誤動作が発生する（図３（ｂ）最下段のハッチング）。
【００３８】
続いて、図２の出力回路１００の動作を、図３（ａ）を参照して説明する。
時刻ｔ０に、制御信号Ｓ１がローレベルからハイレベルに遷移する。これを受けてトランジスタＭ３がオンする。このとき、トランジスタＭ３には、パワートランジスタＭ１のゲート容量に蓄えられた電荷が電流ＩＭ３として流れ込む。トランジスタＭ３のソース端子（第２端子Ｐ２）の電位は、定電圧回路２０によってローレベル電圧ＶＬ（＝Ｖｒｅｆ）に安定化されている。急峻な電流ＩＭ３が流れ込むことにより定電圧回路２０の電圧レギュレーションが間に合わずに、ローレベル電圧ＶＬが上昇しはじめる。ここまでのメカニズムは図１の回路と同様である。
【００３９】
図２の出力回路１００では、出力トランジスタＭ４のゲートドレイン間にフィードバックキャパシタＣ１が設けられている。フィードバックキャパシタＣ１の容量は大きいため、その両端間の電圧ＶＣ１は、一定値をとりつづける。つまり、フィードバックキャパシタＣ１はある種の電圧源として機能し、出力トランジスタＭ４のゲートドレイン間の電位差を、定常状態における一定値（Ｖｒｅｆ−Ｖｇ４）に保ち続けようと作用する。したがって第２端子Ｐ２の電位ＶＬが上昇すると、出力トランジスタＭ４のゲート電圧Ｖｇ４も上昇する。出力トランジスタＭ４のゲート電圧Ｖｇ４が上昇すると、トランジスタＭ４のオンの程度が強まるため、第２端子Ｐ２のローレベル電圧ＶＬを低下させる方向に作用する。その結果、ローレベル電圧ＶＬの上昇幅は、図３（ｂ）に比べて抑制される。ローレベル電圧ＶＬの上昇が抑制されることにより、パワートランジスタＭ１のゲート電圧Ｖｇ１の上昇が抑制される。
【００４０】
このように、図２の出力回路１００によれば、パワートランジスタＭ１が意図せずにオフするという誤動作を防止することができる。
【００４１】
図２の出力回路１００では、プリドライバ１０の能力を落とす必要がないため、パワートランジスタＭ１を高速にスイッチングさせることができる。このことは、パワートランジスタＭ１がリニア領域で動作する時間を減らすことを意味するから、出力回路１００の消費電力も抑制される。
【００４２】
また、第２端子Ｐ２の電圧ＶＬの上昇を抑制するために、第２端子Ｐ２と接地端子ＰＧＮＤの間に、クランプ回路を設ける必要がないため、回路を簡素化できる。また、このクランプ回路を設けた場合、電源電圧Ｖｄｄが狭い範囲でのみ出力回路１００が動作することとなる。これに対して実施の形態に係る出力回路１００は、幅広い電圧範囲で動作させることができる。
【００４３】
続いて実施の形態に係る出力回路１００のアプリケーションを説明する。図４は、図２の出力回路１００を利用したモータ駆動装置の構成を示すブロック図である。モータ駆動装置２００は、Ｈブリッジ回路２０１、パワーセーブ回路２０２、サーマルシャットダウン・低電圧ロックアウト回路２０４、バンドギャップ回路２０６、ロジック部２０８、定電圧回路２１０を備え、ひとつの半導体基板に集積化されている。
【００４４】
Ｈブリッジ回路２０１は、２つのハイサイドトランジスタＭ１ａ、Ｍ１ｂと、２つのローサイドトランジスタＭ５ａ、Ｍ５ｂを有する。トランジスタＭ１ａ、Ｍ１ｂは、図２に示すパワートランジスタＭ１に相当する。モータ２は、Ｈブリッジ回路２０１に接続されている。
【００４５】
レベルシフタ・プリドライバ回路２１２は、Ｈブリッジ回路２０１を構成するトランジスタＭ１ａ、Ｍ１ｂ、Ｍ５ａ、Ｍ５ｂそれぞれのゲート電圧Ｖｇ１ａ、Ｖｇ１ｂ、Ｖｇ５ａ、Ｖｇ５ｂを生成する。レベルシフタ・プリドライバ回路２１２は、パワートランジスタＭ１ａに対して駆動信号を出力する第１プリドライバと、パワートランジスタＭ１ｂに対して駆動信号を出力する第２プリドライバを備えており、２つのプリドライバはそれぞれ、図２のプリドライバ１０に相当する。定電圧回路２１０は、図２の定電圧回路２０に相当する。この定電圧回路２１０は、パワートランジスタＭ１ａ、Ｍ１ｂを駆動するための第１、第２プリドライバによって共用される。
【００４６】
バンドギャップ回路２０６は、基準電圧を発生する。サーマルシャットダウン・低電圧ロックアウト回路２０４は、モータ駆動装置２００の温度を監視し、所定の温度以上のとき温度異常と判定する。モータ駆動装置２００は、温度異常時においてモータ２の駆動を停止する（サーマルシャットダウン機能）。またサーマルシャットダウン・低電圧ロックアウト回路２０４は、電源電圧ＶＣＣ、ＰＶＣＣの少なくとも一方を監視し、所定の基準電圧に満たない場合に低電圧異常と判定してモータ駆動装置２００をシャットダウンする。
【００４７】
モータ駆動装置２００は、２つの電源端子ＶＣＣ、ＰＶＣＣと２つの接地端子ＧＮＤ、ＰＧＮＤを備える。電源端子ＰＶＣＣと接地端子ＰＧＮＤの一組は、Ｈブリッジ回路２０１と接続される。別の一組ＶＣＣ、ＧＮＤは、その他の回路ブロックに接続される。つまりＨブリッジ回路２０１は、その他の回路ブロックと電源が独立している。大きな電流を流す経路と、大きな電流を必要としない経路とで、電源とグランドのペア（ＰＶＣＣとＰＧＮＤ、ＶＣＣとＧＮＤ）を分離することで、大きな電流を流す経路からのノイズが、大きな電流を必要としない経路に伝搬するのを抑制できる。
【００４８】
モータ駆動装置２００は、ＤＳＰ（Digital Signal Processor）３００からの制御信号に応じて動作する。パワーセーブ回路３０２はＰＳ信号を生成し、モータ制御入力回路３０４は制御信号ＩＮＡ、ＩＮＢ、ＰＷＭ、ＴＲ１、ＴＲ２を生成し、出力回路１００の対応する端子へと出力する。各制御信号の名称は、それが入力される端子の名称と対応している。
【００４９】
図５（ａ）は、制御信号とモータ駆動装置の状態を示す真理値表である。
【００５０】
・ＰＳ（パワーセーブ）信号
ハイレベルのときモータ駆動装置２００は、モータ駆動装置２００をアクティブモードとし、ローレベルのときスタンバイモードとする。
アクティブモードのとき、ロジック部２０８、レベルシフタ・プリドライバ回路２１２、定電圧回路２１０およびＨブリッジ回路２０１は、ＰＷＭ信号、ＩＮＡ信号、ＩＮＢ信号に応じたレベルを有する出力信号ＯＵＴＡ、ＯＵＴＢを生成し、第１出力端子ＰＯＵＴ１、第２出力端子ＰＯＵＴ２それぞれから出力する。
【００５１】
スタンバイモードでは、モータ駆動装置２００の各ブロックの動作が停止し、Ｈブリッジ回路２０１のすべてのトランジスタがオフし、出力ＯＵＴＡ、ＯＵＴＢはハイインピーダンスとなる。
【００５２】
・ＩＮＡ信号、ＩＮＢ信号、ＰＷＭ信号
これらの制御信号によって、アクティブモードにおける出力信号ＯＵＴＡ、ＯＵＴＢの状態が規定される。ＰＷＭ信号がハイレベルのとき、ＩＮＢ信号のみによって、出力信号ＯＵＴＡ、ＯＵＴＢの極性、つまりモータ２の正転、反転が規定される。ＰＷＭ信号がローレベルのとき、ＩＮＡ信号とＩＮＢ信号の両方を切りかえることにより、正転、反転が規定される。
【００５３】
・ＴＲ１信号、ＴＲ２信号（出力スイッチング速度制御信号）
Ｈブリッジ回路のターンオン時間、ターンオフ時間、立ち上がり時間、立ち下がり時間を制御するための信号である。図５（ｂ）は制御信号とスイッチング速度の関係を示すテーブルである。ロジック部２０８は、出力スイッチング速度制御端子ＴＲ１、ＴＲ２にこれらの信号を受け、その値に応じて、Ｈブリッジ回路を制御する。
【００５４】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００５５】
実施の形態では、ハイサイド側のパワートランジスタＭ１としてＰチャンネルＭＯＳＦＥＴを例に説明したが、本発明はＮチャンネルＭＯＳＦＥＴにも適用できる。また、ハーフブリッジやフルブリッジ構成におけるローサイド側のパワートランジスタの誤動作防止にも本発明は有効である。
【００５６】
たとえば、実施の形態に係る出力回路１００は、モータドライバ、スイッチングレギュレータ、放電灯の点灯用インバータなどに好適に利用できる。
【００５７】
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００５８】
１００…出力回路、１０…プリドライバ、２０…定電圧回路、２２…電流源、２４…差動アンプ、Ｃ１…フィードバックキャパシタ、Ｍ１…パワートランジスタ、Ｍ２，Ｍ３…トランジスタ、Ｍ４…出力トランジスタ、３０…クランプ回路。
【図１】
2010193431.tif 000003
【図２】
2010193431.tif 000004
【図３】
2010193431.tif 000005
【図４】
2010193431.tif 000006
【図５】
2010193431.tif 000007