(57)【要約】      （修正有）【課題】電極が基板から剥離しにくく、電極のファインピッチ化にも対応可能であり、電極間のショートを起こさないはんだ堆積制御用基板を提供する。【解決手段】基板１上に形成されたソルダーレジスト開口部４からその一部が露出した基板側電極２の配列に、電子部品の接続用電極を、はんだを介してフリップチップ実装するはんだ堆積制御用基板１であって、基板側電極２の露出部の端部のうち、長手方向を形成する両端部のうちの少なくとも一方が、所定の電極広がり角度で傾斜し、基板側電極２の露出部の端部のうち、短手方向を形成する両端部の一端が基板側電極２の露出部の短手方向における最大幅を形成し、他端が基板側電極２の露出部の短手方向における最小幅を形成している。【選択図】図１
2010225851.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたソルダーレジスト開口部からその一部が露出した基板側電極の配列に、電子部品の接続用電極を、はんだを介してフリップチップ実装するはんだ堆積制御用基板であって、
前記基板側電極の露出部の端部のうち、長手方向を形成する両端部のうちの少なくとも一方が、所定の電極広がり角度で傾斜し、前記基板側電極の露出部の端部のうち、短手方向を形成する両端部の一端が前記基板側電極の露出部の短手方向における最大幅を形成し、他端が前記基板側電極の露出部の短手方向における最小幅を形成することを特徴とするはんだ堆積制御用基板。
【請求項２】
前記電極広がり角度が、０．５°から１０°であることを特徴とする請求項１に記載のはんだ堆積制御用基板。
【請求項３】
前記長手方向を形成する両端部が、同一の前記電極広がり角度で傾斜しており、前記電極広がり角度が、１°から３°であることを特徴とする請求項１に記載のはんだ堆積制御用基板。
【請求項４】
前記短手方向における最大幅を形成する端部と、前記短手方向における最小幅を形成する端部とが、交互に配列されていることを特徴とする請求項１に記載のはんだ堆積制御用基板。
【請求項５】
前記長手方向を形成する両端部のうちの少なくとも一方が所定の前記電極広がり角度で傾斜し、かつ前記短手方向の端部以外の部位で前記基板側電極の露出部の前記短手方向における最大幅を形成する電極が、更に配置されていることを特徴とする請求項１または４に記載のはんだ堆積制御用基板。
【請求項６】
前記短手方向における最大幅が、前記基板側電極の露出部の長手方向中央部に形成されていることを特徴とする請求項５に記載のはんだ堆積制御用基板。
【請求項７】
前記基板側電極の表面が、Ｃｕ，Ａｇ，Ａｕ，Ｓｎ，Ｎｉ，Ｎｉ／Ａｕ及びＮｉ／Ｐｄ／Ａｕからなる群から選択された金属で形成されていることを特徴とする請求項１に記載のはんだ堆積制御用基板。
【請求項８】
前記基板側電極の表面に、さらに有機皮膜にて防錆処理が施されていることを特徴とする請求項７に記載のはんだ堆積制御用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンチップに代表される半導体チップ等の電子部品を、電極パターンが形成された基板に、はんだ材料を用いてフリップチップ実装する場合の基板に関する。
【背景技術】
【０００２】
近年、半導体チップ等の電子部品の高密度は急速に進められており、これに伴い電子部品に配設された外部接続端子となる電極のピッチも微細化してきている。従って、この電子部品がフリップチップ実装されるフリップチップ実装基板においても、電子部品が接合される電極を高密度に形成する必要があり、かつ高い接続信頼性を持ってフリップチップ実装する必要がある。 
【０００３】
一般には、半導体チップ等の電子部品をフリップチップ実装基板にフリップチップ実装する場合、予めフリップチップ実装基板に形成されている電極に接続媒体であるはんだを配設しておく。そして、前記電極に半導体チップに設けられている接続用電極を接合することにより、半導体チップをフリップチップ実装基板にフリップチップ実装することが行なわれている。
【０００４】
フリップチップ実装基板に形成されている電極へのはんだ供給法には、例えば、はんだ粉を含有したはんだペーストを前記電極に印刷し、はんだペーストをリフロー炉で加熱溶融する方法がある。このとき、溶融して液状になったはんだには表面張力が発生し、この表面張力によりはんだは瘤状となって、フリップチップ実装基板側電極上の不特定位置にはんだ溜りが形成される。
【０００５】
従って、電子部品をフリップチップ実装基板に対向させた際に、電子部品の接続用電極とはんだ溜りとの位置にずれが生じてしまう。位置ずれが生じると、電子部品の接続用電極と対向する位置には、はんだ薄膜のみが形成された状態となっているので、電子部品をフリップチップ実装基板に実装しても、電子部品の接続用電極とフリップチップ実装基板の電極との間に十分な接合力を得ることができず、接続信頼性が低下してしまうという問題がある。さらには、電極ピッチの微細化により、フリップチップ実装基板側電極への十分なはんだ供給が困難になっているという問題がある。
【０００６】
そこで、これらの問題を解決するために、配線となる配線パターンと、電子部品のはんだバンプが接合される位置に配線パターンと連続的に形成された接続パッドとにより構成した接続部導体パターンであって、配線パターンの幅寸法に対し、接続パッドの幅寸法を大きくしたフリップチップ実装用基板がある（特許文献１）。この基板は、はんだ溜りを接続パッド上に形成させるので、電子部品をフリップチップ実装基板に実装する際に、はんだバンプの接続位置にはんだ溜りが存在することとなり、電子部品とフリップチップ実装基板との接続信頼性を高めることができるとしている。また、接続パッドの幅寸法を大きくしたので、フリップチップ実装基板側電極への十分なはんだ供給量を確保できるというものである。
【０００７】
しかし、特許文献１では、前記配線パターン部分は細長い長方形状なので、該部分は基板との接触面積が小さい。従って、該部分は、基板との密着強度が弱くなり、基板から剥離し易いので、機械的信頼性に問題がある。また、接続パッドは幅寸法を大きくした長方形状なので、依然として接続パッド上の不特定部位にはんだ溜りが形成されることとなる。さらに、その形状から電極配列のファインピッチ化には不向きである一方、接続パッド間では、そのスペースが小さくなって、隣接する電極とのショート不良をおこすという問題もある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−７７４７１
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情に鑑み、電極が基板から剥離しにくく、電極配列のファインピッチ化にも対応可能であり、電極間のショートを起こさないはんだ堆積制御用基板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の態様は、基板上に形成されたソルダーレジスト開口部からその一部が露出した基板側電極の配列に、電子部品の接続用電極を、はんだを介してフリップチップ実装するはんだ堆積制御用基板であって、前記基板側電極の露出部の端部のうち、長手方向を形成する両端部のうちの少なくとも一方が、所定の電極広がり角度で傾斜し、前記基板側電極の露出部の端部のうち、短手方向を形成する両端部の一端が前記基板側電極の露出部の短手方向における最大幅を形成し、他端が前記基板側電極の露出部の短手方向における最小幅を形成することを特徴とするはんだ堆積制御用基板である。
【００１１】
第１の態様では、基板側電極について、その長手方向を形成する両端部のうちの少なくとも一方が、所定の電極広がり角度により傾斜している。この傾斜部により、電極は、短手方向における最小幅を形成する端部から長手方向に進むにつれて、連続的に短手方向の幅が広がっていく形状となる。はんだは加熱溶融されて液状化すると、形状の大きい液滴の方が内部圧力が低いので、液状化したはんだは大きい液滴へと集まっていくこと、及び溶融はんだの表面張力と溶融はんだが電極上を濡れ広がろうとする力とのバランスから、短手方向の電極幅が所定量広がっている特定位置に、はんだ溜りが形成される構成となる。一方で、はんだ溜りが形成された位置以外の部分には、はんだの薄膜が形成される。
【００１２】
ここで、「電極広がり角度」とは、電極露出部の長手方向の端部と、電極露出部の短手方向の最小幅を形成する端部の法線方向とがなす角度をいう。
【００１３】
本発明の第２の態様は、前記電極広がり角度が、０．５°から１０°であることを特徴とするはんだ堆積制御用基板である。
【００１４】
本発明の第３の態様は、前記長手方向を形成する両端部が、同一の前記電極広がり角度で傾斜しており、前記電極広がり角度が、１°から３°であることを特徴とするはんだ堆積制御用基板である。
【００１５】
本発明の第４の態様は、前記短手方向における最大幅を形成する端部と、前記短手方向における最小幅を形成する端部とが、交互に配列されていることを特徴とするはんだ堆積制御用基板である。この態様では、基板側電極の配列について、短手方向における最大幅を形成する端部が、基板外縁部方向と基板中央部方向とを交互に向くように、つまり、ソルダーレジスト開口部内を千鳥状に配置されている。従って、はんだ溜りも基板表面に対して千鳥状に配置されることとなる。
【００１６】
本発明の第５の態様は、前記長手方向を形成する両端部のうちの少なくとも一方が所定の前記電極広がり角度で傾斜し、かつ前記短手方向の端部以外の部位で前記基板側電極の露出部の前記短手方向における最大幅を形成する電極が、更に配置されていることを特徴とするはんだ堆積制御用基板である。この態様では、短手方向を形成する両端部の一端が電極露出部の短手方向における最大幅を形成し、かつ他端が電極露出部の短手方向における最小幅を形成している上記電極（Ａ）の配列中に、さらに、電極露出部の短手方向における最大幅が短手方向の端部以外の部位に形成されている電極（Ｂ）が、適宜、配置されている。従って、電極（Ｂ）の短手方向の幅広部は、電極（Ａ）と比較して、長手方向中央部よりに形成されるので、電極（Ｂ）の部分では、電極（Ａ）と比較して、長手方向中央部よりにはんだ溜りが形成されることとなる。
【００１７】
本発明の第６の態様は、上記電極（Ｂ）について、前記短手方向における最大幅が、前記基板側電極の露出部の長手方向中央部に形成されていることを特徴とするはんだ堆積制御用基板である。従って、電極（Ｂ）の短手方向の幅広部は、長手方向中央部に形成されるので、電極（Ｂ）の部分では、はんだ溜りは長手方向中央部に形成される。
【００１８】
本発明の第７の態様は、前記基板側電極の表面が、Ｃｕ，Ａｇ，Ａｕ，Ｓｎ，Ｎｉ，Ｎｉ／Ａｕ及びＮｉ／Ｐｄ／Ａｕからなる群から選択された金属で形成されていることを特徴とするはんだ堆積制御用基板である。
【００１９】
本発明の第８の態様は、前記基板側電極の表面に、さらに有機皮膜にて防錆処理が施されていることを特徴とするはんだ堆積制御用基板である。
【発明の効果】
【００２０】
本発明の第１の態様によれば、短手方向を形成する電極幅は、短手方向の最小幅を形成する端部から連続的に広がっていく態様なので、短手方向の電極幅が狭い部分でも基板と電極との間の面積を確保できる。よって、基板側電極の基板への密着力が低下するのを抑えることができ、基板側電極・基板間の機械的信頼性が向上する。さらには、基板側電極・基板間の機械的信頼性が向上するので、短手方向における最小幅を更に小さくでき、更なる電極配列のファインピッチ化が可能となる。
【００２１】
また、基板側電極の形状は、短手方向の最大幅を形成する端部から長手方向に進むにつれて短手方向の幅が連続的に狭まっていくので、隣接する他の電極とのスペースを確保することができ、ファインピッチ化しても短絡を防止できる。さらに、基板側電極は、短手方向の幅が連続的に広がるシンプルな形状なので、電極作製用マスクを製造する際に、電極形状に対応する座標データが少なくて済み、基板の製造が容易である。また、はんだ溜りは所定量電極幅の広がった特定位置に形成されるので、電子部品の接続用電極とはんだ溜りとの対向が容易となり、基板と電子部品との接続信頼性が向上する。
【００２２】
本発明の第２の態様によれば、電極広がり角度を０．５°〜１０°にすることで、一定の位置に適量のはんだ溜りを形成させることができる。
【００２３】
本発明の第３の態様によれば、電極広がり角度を１°〜３°に限定したので、はんだ溜りの位置の精度を向上させつつ、電極配列のファインピッチ化に対応することができる。また、長手方向を形成する両端部が同一の電極広がり角度を有するので、各電極間のスペースを均一にすることができ、短絡防止が容易となる。
【００２４】
本発明の第４の態様によれば、短手方向における最大幅を形成する端部が交互に配置されるので、各電極間のスペース、特に、短手方向の幅広部間のスペースを確保することができることから、短絡を確実に防止しつつ、厳しいファインピッチ化にも対応することが可能となる。また、各電極間に十分なスペースがあるので、エッティングによる電極のパターニングを正確に行うことができる。
【００２５】
本発明の第５の態様によれば、短手方向の幅広部を長手方向中央部よりに形成した電極（Ｂ）が、更に配置されるので、ファインピッチ化された電子部品の接続用電極について、その一部が特定の位置からずれていても、基板側電極のはんだ溜りに対向した接続が可能となる。
【００２６】
本発明の第６の態様によれば、前記電極（Ｂ）は、長手方向中央部に短手方向の最大幅が形成されているので、電極間スペースの制御が容易であり、電極間の短絡を防止できる。
【００２７】
本発明の第７の態様によれば、電極表面を上記金属とすることで、種々の電極表面処理への対応が可能となる。
【００２８】
本発明の第８の態様によれば、基板側電極の表面に防錆処理が施されているので、基板側電極からはんだ溜りが剥落するのを防止できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施形態例に係るはんだ堆積制御用基板の部分平面図である。
【図２】本発明の第２実施形態例に係るはんだ堆積制御用基板の部分平面図である。
【図３】（a）図は、ソルダーレジスト開口部から露出した基板側電極の平面図、（b）図は、はんだプリコート時における基板側電極露出部の側面図である。
【図４】本発明の他の実施形態例に係るソルダーレジスト開口部から露出した基板側電極の平面図である。
【発明を実施するための形態】
【００３０】
つぎに、本発明の実施形態例に係るはんだ堆積制御用基板を図面に基づいて説明する。図１は、第１実施形態例に係るはんだ堆積制御用基板の部分平面図、図２は、第２実施形態例に係るはんだ堆積制御用基板の部分平面図、図３（a）は、ソルダーレジスト開口部から露出した基板側電極の平面図、同（b）図は、はんだプリコート時における基板側電極の側面図、図４は、本発明の他の実施形態例に係るソルダーレジスト開口部から露出した基板側電極の平面図である。
【００３１】
第１実施形態例に係るはんだ堆積制御用基板１には、図１に示すように、その表面に同一形状かつ同一寸法の基板側電極２が同一の電極ピッチで複数個配列され、絶縁材であるソルダーレジスト３が、この基板側電極２を被覆している。ただし、はんだ堆積制御用基板１の周縁部には、長方形状のソルダーレジスト開口部４が形成されており、そこから、基板側電極２の一部が露出している。ソルダーレジスト開口部４の開口幅Ｗは、特に限定されないが、例えば、その下限値は、基板側電極２に塗布するはんだの容量を確保して接続信頼性を向上させるために１５０μｍが好ましく、その上限値は、はんだの過剰供給による短絡を防止するために５００μｍが好ましく、特に、はんだ堆積制御用基板１の小型化のために２００μｍが好ましい。
【００３２】
基板側電極２は、例えば銅により形成されており、パターンエッティングにより所定のパターンにパターニングされている。本実施形態例では、基板側電極２は、基板外縁部に一定間隔にて配列されている。
【００３３】
この基板側電極２は、電極幅Ｗ２である細長い矩形部６と、この矩形部６と連続して構成されている最大電極幅Ｗ１の台形部５とからなる。第１実施形態例では、基板側電極２は、全て、台形部５が基板周端部と対向するよう配列されている。この基板側電極２は、矩形部６及び台形部５の基板周縁側端部の近傍がソルダーレジスト３で被覆されている。一方、矩形部６と台形部５との境界部から台形部５にかけての部位は、ソルダーレジスト開口部４により外部に露出しており、電子部品との接続部７となっている。従って、ソルダーレジスト開口部に配列された接続部７は、同一形状かつ同一寸法であり、また、接続部７の長手方向の寸法はソルダーレジスト開口幅であるＷとなり、接続部７の短手方向の最小幅は矩形部６の電極幅Ｗ２、短手方向の最大幅は台形部５の最大電極幅Ｗ１よりも若干狭いＷ１´となっている。
【００３４】
図１及び図３（a）に示すように、接続部７の長手方向を形成する両端部は、接続部７の短手方向の最小幅Ｗ２を形成する端部の法線方向に対して、所定の電極広がり角度８を有している。従って、接続部７の短手方向の電極幅は、基板周端部に向かってＷ２からＷ１´へと徐々に広がっていく構成となり、基板側電極２相互間のスペースは基板中央部に向かって徐々に広がっていく構成となっている。電極幅Ｗ２は、特に限定されないが、エッティング精度及び基板側電極２の間隔の微細化の点から、例えば２０〜５０μｍである。
【００３５】
図３（a）に示すように、本実施形態例では、接続部７の長手方向を形成する両端部は、ともに同じ電極広がり角度８を有している。電極広がり角度８は特に限定されないが、その下限値は、エッティング精度の点から０．５°が好ましく、長手方向の端部を精度よく傾斜させて確実に一定の位置に後述するはんだ溜り９を形成させる点から１．０°が特に好ましい。また、上限値は、はんだ溜り９の位置精度の点から１０°が好ましく、基板側電極２配列のファインピッチ化の点から３．０°が特に好ましい。
【００３６】
つぎに、本実施形態例のはんだプリコート方法を説明する。基板側電極２上に、例えば、はんだペーストを印刷方法にて、ソルダーレジスト開口部４に供給後、はんだを加熱溶融して液状化させる。すると、形状の大きい液滴の方が内部圧力が低いので、液状化したはんだは大きい液滴へと集まって行き、図３（b）に示すように、基板側電極２の接続部７上にはんだ溜り９が形成される。このとき、溶融はんだの表面張力と溶融はんだが基板側電極２上を濡れ広がろうとする力とのバランスから、短手方向の電極幅が所定幅広がった特定位置に、はんだ溜り９が形成される。従って、はんだ溜り９は、はんだ堆積制御用基板１上を一定間隔で略一直線状に配列される。一方で、はんだ溜り９が形成された位置よりも短手方向の電極幅が狭い部位には、はんだの薄膜１０が形成される。
【００３７】
基板側電極２配列のピッチ間隔は、特に限定されず、ソルダーレジスト開口幅Ｗ、電極広がり角度８、電極幅Ｗ２などに応じて適宜設定可能である。ただし、電子部品の接合時にはんだ溜り９が接続部７からはみ出ることによる基板側電極２間の短絡を防止するためには、接続部７の短手方向の両端部のうち、電極幅Ｗ１´の端部間の間隔を２５μｍ以上とするのが好ましく、従って、電極ピッチの微細化に対応するためには５０〜６０μｍの電極ピッチを確保するのが好ましい。
【００３８】
つぎに、本発明の第２実施形態例について説明する。第２実施形態例に係るはんだ堆積制御用基板３１は、隣接する基板側電極３２間の配置関係の点で、第１実施形態例に係るはんだ堆積制御用基板１と相違する。以下、詳細に説明する。
【００３９】
図２に示すように、第２実施形態例に係るはんだ堆積制御用基板３１は、その表面に基板側電極３２が、規則的に複数配列されている。基板側電極３２は、電極幅Ｗ２である細長い矩形部３６と、この矩形部３６と連続して構成されている最大電極幅Ｗ１の台形部３５とからなる。第２実施形態例では、基板側電極３２は、その台形部３５と矩形部３６が交互に配置されるようになっている。つまり、基板側電極３２は、台形部３５と矩形部３６とが交互に基板周端部と対向する配置となっている。
【００４０】
第２実施形態例も、絶縁材であるソルダーレジスト３３が、基板側電極３２を被覆しているが、はんだ堆積制御用基板３０の周縁部には、上記第１実施形態例と同様の構成にて、長方形状のソルダーレジスト開口部３４が形成され、そこから、基板側電極３２の一部が露出している。従って、ソルダーレジスト開口部には、同一形状かつ同一寸法の接続部３７が配列されており、また、接続部３７の短手方向の最小幅は矩形部３６の電極幅Ｗ２となり、最大幅は台形部３５の最大電極幅Ｗ１よりも若干狭いＷ１´となっている。
【００４１】
図２及び図３（a）に示すように、接続部３７の長手方向を形成する両端部は、接続部３７の短手方向の最小幅Ｗ２を形成する端部の法線方向に対して、所定の電極広がり角度３８を有している。従って、接続部３７の短手方向の電極幅は、Ｗ２からＷ１´へと連続的に徐々に広がっていく構成となっている。
【００４２】
図２に示すように、本実施形態例でも、接続部３７の長手方向を形成する両端部はともに所定の電極広がり角度３８を有し、かつその角度も同一となっている。一方で、電極幅Ｗ１´を有する接続部３７の端部と電極幅Ｗ２を有する接続部３７の端部とが、基板周端部に対し交互に対向するよう配置されているので、はんだ溜り９は千鳥状に形成されることになる。また、隣接する基板側電極３２相互間のスペースは、長手方向に沿って均一な構成となっているので、第１実施形態例と比較して、基板側電極３２の間隔を（Ｗ１−Ｗ２）／２は詰めることができる。実際には、上記の通り、はんだ溜り９の配列は直線状ではなく千鳥状なので、電子部品接合時の電極間の短絡を抑えることができることから、基板側電極３２の間隔を（Ｗ１−Ｗ２）／２以上詰めることも可能である。
【００４３】
第２実施形態例でも、電極広がり角度３８は特に限定されないが、その下限値は、エッティング精度の点から０．５°が好ましく、長手方向の端部を精度よく傾斜させて確実に特定の位置にはんだ溜りを形成させる点から１．０°が特に好ましい。また上限値は、はんだ供給過多による短絡を防止する点から１０°が好ましく、基板側電極３２配列のファインピッチ化の点から３．０°が特に好ましい。
【００４４】
つぎに、本発明の他の実施形態例を説明する。上記実施形態例では、接続部７、３７の長手方向を形成する両端部は、ともに同じ電極広がり角度８、３８を有していたが、電極広がり角度８、３８は同一でなくてもよく、また、どちらか一方の端部のみ電極広がり角度８、３８を有していてもよい。また、接続部７、３７が配列しているソルダーレジスト開口部４、３４の位置は基板外縁部に限定されず、基板中央部などでもよく、また、電極ピッチは一定でなくてもよい。
【００４５】
上記実施形態例では、各基板側電極２、３２の接続部７、３７は、全て、同一形状、同一寸法であったが、形状、寸法は基板側電極２、３２の接続部７、３７ごとに異なっていてもよく、例えば、電極広がり角度８、３８の異なる基板側電極２、３２を配列させてもよい。また、上記実施形態例の基板側電極２、３２では、いずれも、接続部７、３７の端部が短手方向の最大幅を有していたが、図４に示すように、前記接続部７、３７の配列中に、さらに、端部以外の部位で接続部の短手方向における最大幅が形成された接続部４０を適宜配置してもよい。また、上記「端部以外の部位」とは、接続部の長手方向中央部でも長手方向周縁部でもよい。
【００４６】
また、上記実施形態例では、各基板側電極２、３２はＣｕにより形成されていたが、少なくともその表面が、Ｃｕ，Ａｇ，Ａｕ，Ｓｎ，Ｎｉ，Ｎｉ／ＡｕまたはＮｉ／Ｐｄ／Ａｕで形成されていてもよく、さらに基板側電極２、３２表面に有機皮膜にて防錆処理が施されていてもよい。
【実施例】
【００４７】
［実施例１］
はんだプリコートした基板の作製
厚み９μｍの銅箔を被覆した縦４０ｍｍ×横４０ｍｍ×厚さ０．６ｍｍのFR４基板に、パターンエッティングにより電極配列を基板外縁部に形成した。電極配列を構成するそれぞれの電極は、矩形部と台形部とからなり、同一形状かつ同一寸法とした。矩形部の寸法は、幅４０μｍ×長さ３００μｍとし、台形部の長手方向の寸法は２２０μｍとした。電極配列は、電極広がり角度０°〜３°では８０μｍピッチ、６°〜１１°では１６０μｍピッチとし、基板上に形成させた全電極数は、８０μｍピッチの場合は１２４個、１６０μｍピッチの場合は６２個とした。上記実施形態例１と同様に、全ての電極について、その台形部が基板周端部と対向する向きに規則的に配列させた。それぞれの電極について、台形部の長手方向を形成する両端部の電極広がり角度は、ともに同一とした。また、各FR４基板の電極が有する電極広がり角度は、おのおの０°、０．５°、１°、２°、３°、６°、８°、１０°、１１°とした。
【００４８】
実施形態例１と同様に、上記各電極広がり角度を有する電極配列を形成したおのおののFR４基板に、ソルダーレジスト開口部内から同一形状・同一寸法である台形部の一部が露出して接続部の配列が形成されるように、ソルダーレジストを塗布し（ソルダーレジストの厚さは２５μｍ）、露光・現像・熱硬化の工程を経て、ソルダーレジスト開口幅２００μｍ×１００００μｍを有する試験材を作成した。従って、接続部の長手方向の幅は２００μｍとなり、接続部の短手方向の最小幅は、ソルダーレジスト開口部の端部に位置しており、その幅は矩形部の幅である４０μｍとなる。作成した各試験材は、前記９種の電極広がり角度に応じて試験材１〜９とした。つぎに、ソルダーレジスト開口部から露出した電極配列に、ビヒクルとはんだ粉を混合して作製したはんだ粉含有量４０質量％のはんだペーストを、厚さ３０μｍのメタルマスクを用いた印刷方法にて供給した。その後、FR４基板をピーク温度２５０℃のリフロー炉に通して、電極上にはんだプリコート層を形成した。電極上に形成したはんだ溜りの位置は、接続部の短手方向最大幅の端部からはんだ溜り中央部までの距離を顕微鏡で観察することにより測定した。
【００４９】
はんだ溜りの評価
顕微鏡観察の結果、全ての電極にはんだ溜りが形成していた。電極広がり角度とはんだ溜りの位置との関係については表１に示す。表１中、はんだ溜り位置とは、ソルダーレジスト開口幅２００μｍを１とした場合の、接続部の短手方向最大幅の端部からはんだ溜り中央部までの距離、つまり、接続部の短手方向最大幅の端部からはんだ溜り中央部までの距離Ａ（μｍ）を２００で除した値を意味する。また、はんだ溜り位置の平均値は、全はんだ溜りを対象に算出した。
【００５０】
【表１】
2010225851.tif 000003
【００５１】
表１より、電極広がり角度が０．５°〜１０°の場合に、電極広がり角度が０°の試験材と比べて、はんだ溜り位置の標準偏差が１／５以下に抑えられており、はんだ溜り位置のばらつきが著しく低減した。特に、１°〜３°では、標準偏差が１／２０程度に抑えられ、はんだ溜り位置の制御能に特に優れていた。電極広がり角度が１１°の場合も、はんだ溜りを形成できたが、その位置精度は若干劣っていた。なお、上記０．５°〜１０°の各電極広がり角度を有する電極配列には、いずれも、電極間の短絡及び短手方向最小幅近傍を含めた電極剥離の現象は認められなかった。
【００５２】
［実施例２］
電極広がり角度がおのおの１°、２°である各FR４基板について、その電極配列のピッチを１６０μｍとする以外は実施例１と同一構成のFR４基板（それぞれ試験材１０、１１とする）に、はんだ粉含有量６０質量％のはんだペーストを、厚さ５０μｍであって開口率が実施例１の２倍であるメタルマスクを用いた印刷方法にて供給することで、はんだ供給量を実施例１の約４倍とした。その後、このFR４基板をピーク温度２５０℃のリフロー炉に通して、電極上にはんだプリコート層を形成した。電極広がり角度とはんだ溜りの位置との関係を表２に示す。
【００５３】
【表２】
2010225851.tif 000004
【００５４】
表２より、はんだ供給量を増やしても、全ての電極にはんだ溜りが形成され、はんだ溜りを一定の位置に制御することができた。また、はんだ供給量を増やすと、はんだ溜りは電極幅の狭まった側に移動することが判明した。従って、はんだ供給量を調節することにより、はんだ溜り位置を調整することが可能である。
【産業上の利用可能性】
【００５５】
電極が基板から剥離しにくく、電極のファインピッチ化にも対応可能であり、電極間のショートも起こさないので、フリップチップ実装基板の分野で利用価値が高い。
【符号の説明】
【００５６】
１、３１      はんだ堆積制御用基板
２、３２      基板側電極
３、３３      ソルダーレジスト
４、３４      ソルダーレジスト開口部
５、３５      台形部
６、３６      矩形部
８、３８      電極広がり角度
【図１】
2010225851.tif 000005
【図２】
2010225851.tif 000006
【図３】
2010225851.tif 000007
【図４】
2010225851.tif 000008