(57)【要約】【課題】  基板のチャージアップに起因した異常放電の発生を抑制でき、大面積の基板に対しても良好な薄膜形成が可能な電源装置を提供する。【解決手段】  本発明の電源装置Ｅは、プラズマに接触する一対のターゲットＴ１、Ｔ２に対して所定の周波数で交互に極性を反転させて所定の電位を印加する第１の放電回路Ｅ１と、前記一対のターゲットのうち第１の放電回路から電位が印加されていない電極とグランドとの間で所定の電位を印加する第２の放電回路Ｅ２とを備える。そして、第２の放電回路には、極性反転時に前記電極の少なくとも一方に出力電位と逆の電位を印加する逆電位印加手段３が設けられている。【選択図】  図１
2010007162.tif 000002
【特許請求の範囲】
【請求項１】
プラズマに接触する一対の電極に対して所定の周波数で交互に極性を反転させて所定の電位を印加する第１の放電回路と、前記一対の電極のうち第１の放電回路から電位が印加されていない電極とグランドとの間で所定の電位を印加する第２の放電回路とを備え、前記第２の放電回路は、極性反転時に前記電極の少なくとも一方に出力電位と逆の電位を印加する逆電位印加手段を有することを特徴とする電源装置。
【請求項２】
前記第１の放電回路は、直流電力供給源と、前記直流電力供給源からの正負の直流出力間に接続されたスイッチング素子から構成されるブリッジ回路とを有し、前記ブリッジ回路の各スイッチング素子の作動を制御して前記一対の電極に出力するものであり、前記第２の放電回路は、他の直流電力供給源を備え、前記他の直流電力供給源からの正の直流出力端がグランド接地され、負の直流出力端が、前記ブリッジ回路のスイッチング素子の作動に連動する他のスイッチング素子を介して前記一対の電極に接続されたものであることを特徴とする請求項１記載の電源装置。
【請求項３】
前記逆電位印加手段は、第２の放電回路の正負の直流出力間に接続された直流電源と前記直流電源から各電極への逆電位の印加を制御するスイッチング素子とを備えることを特徴とする請求項２記載の電源装置。
【請求項４】
前記第２の放電回路は、その正の直流出力にグランド側をカソードとしたダイオードを備えることを特徴とする請求項２または請求項３記載の電源装置。
【請求項５】
前記電極は、スパッタリング法を実施する処理室内に配置したターゲットであることを特徴とする請求項１乃至請求項４のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、より詳しくは、スパッタリング装置においてターゲットに電力投入するために用いられる電源装置に関する。
【背景技術】
【０００２】
ガラスやシリコンウェハなどの処理すべき基板表面に所定の薄膜を形成する方法の一つとしてスパッタリング（以下、「スパッタ」という）法がある。このスパッタ法は、プラズマ雰囲気中のイオンを、基板表面に成膜しようする薄膜の組成に応じて所定形状に作製したターゲットに向けて加速させて衝撃させ、スパッタ粒子（ターゲット原子）を飛散させ、基板表面に付着、堆積させて所定の薄膜を形成するものであり、近年では、フラットパネルディスプレイ（ＦＰＤ）の製造工程において、面積の大きい基板に対しＩＴＯなどの薄膜を形成することに利用されている。
【０００３】
従来、大面積の基板に対して一定の膜厚で効率よく薄膜形成するものとして次のようなスパッタ装置が知られている。即ち、このスパッタ装置は、真空チャンバ内で処理基板に対向させて等間隔で並設した同形状のターゲットの複数枚と、並設したターゲットのうち、それぞれ対をなすターゲットに所定の周波数で交互に極性をかえて（極性反転させて）所定の電位を印加するＡＣ電源（電源装置）とを有する。そして、真空中で所定のスパッタガスを導入しつつ、ＡＣ電源を介して対をなすターゲットに出力し、各ターゲットをアノード電極、カソード電極に交互に切換え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングする（例えば、特許文献１）。
【０００４】
上記交流電源を用いたスパッタ装置では、スパッタ中、ターゲット表面に滞留したチャージアップ電荷が反対の位相電圧が印加されたときに打ち消される。このため、酸化物等のターゲットを用いる場合であっても、ターゲットのチャージアップに起因した異常放電（アーク放電）の発生は抑制される。他方で、スパッタ室内で電位的に絶縁またはフローティング状態の基板もまたチャージアップするが、通常、基板表面のチャージアップ電荷は、例えばスパッタ粒子や電離したスパッタガスイオンによって中和されて消失していく。
【０００５】
然し、スパッタ速度を高めるために、ターゲットへの投入電力（出力）を大きくしたり、ターゲット表面の磁場強度を強くしてターゲット表面付近のプラズマ密度を上げたりした場合、単位時間当たりの基板表面へのチャージアップ電荷が増加して、基板表面に滞留し易くなる。また、例えばＦＰＤ製造工程において電極を構成する金属膜や絶縁膜が形成された基板表面にＩＴＯなどの透明導電膜を形成する場合、基板表面の絶縁膜にチャージアップ電荷が滞留し易くなる。
【０００６】
ここで、上記ＡＣ電源を用いたスパッタ装置では、スパッタ中、一対のターゲット間で放電していることから、放電電流はターゲット間でのみ流れる。このため、グランド電位（スパッタ装置自体は通常グランド接地されている）を基準とすると、プラズマの電位は、通常グランドより低い電位となっている。その結果、処理基板（または処理基板表面に形成した絶縁膜）にチャージアップ電荷が滞留した場合、上記従来のＡＣ電源では、チャージアップ電荷の滞留を防止できなかった。
【０００７】
このように基板（または基板表面に形成した絶縁膜）にチャージアップ電荷が滞留すると、例えば基板とこの基板の周辺部に配置されたアース接地のマスクプレートとの隣接部において、電位差によりマスクプレートにチャージアップ電荷が瞬時に飛び移る場合があり、これに起因して異常放電（アーク放電）が発生する。異常放電が発生すると、基板表面の膜がダメージを受けて製品不良を生じたり、パーティクルが発生する等の問題が生じ、良好な薄膜形成が阻害される。
【特許文献１】特開２００５−２９０５５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明、以上の点に鑑み、基板のチャージアップに起因した異常放電の発生を抑制でき、大面積の基板に対しても良好な薄膜形成が可能な電源装置を提供することにその課題がある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の電源装置は、プラズマに接触する一対の電極に対して所定の周波数で交互に極性を反転させて所定の電位を印加する第１の放電回路と、前記一対の電極のうち第１の放電回路から電位が印加されていない電極とグランドとの間で所定の電位を印加する第２の放電回路とを備え、前記第２の放電回路は、極性反転時に前記電極の少なくとも一方に出力電位と逆の電位を印加する逆電位印加手段を有することを特徴とする。
【００１０】
本発明によれば、いずれか一方の電極に出力する場合、第１の放電回路により当該一方の電極から他の電極へと放電電流が流れる経路に加えて、第２の放電回路によりグランドを介して当該他方の電極へと放電電流が流れる経路が生じる。そして、極性反転時には逆電位印加手段を介して出力電位とは逆の電位が少なくとも一方の電極に印加される。
【００１１】
このように本発明によれば、極性反転時に逆電位が電極に印加される構成を採用したため、対をなすターゲットに所定の周波数で交互に極性をかえて所定のＡＣ電位を印加するように構成したスパッタ装置に本発明の電源装置を適用すれば、ターゲットに逆電位が印加される毎に、スパッタ室内に電位的に絶縁またはフローティング状態で配置された基板と電極たるターゲットとが容量結合していることで、基板に滞留したチャージアップ電荷がターゲットへと流れるようになる。その結果、ターゲットへの投入電力を大きくし、及び／またはターゲット表面の磁場強度を強くしてターゲット表面付近のプラズマ密度を上げても、基板表面にチャージアップ電荷が滞留することを効率的に防止でき、基板のチャージアップに起因した異常放電の発生を抑制して、大面積の基板に対して高い生産性で良好な薄膜形成が可能となる。
【００１２】
本発明においては、前記第１の放電回路は、直流電力供給源と、前記直流電力供給源からの正負の直流出力間に接続されたスイッチング素子から構成されるブリッジ回路とを有し、前記ブリッジ回路の各スイッチング素子の作動を制御して前記一対の電極に出力するものであり、前記第２の放電回路は、他の直流電力供給源を備え、前記他の直流電力供給源からの正の直流出力端がグランド接地され、負の直流出力端が、前記ブリッジ回路のスイッチング素子の作動に連動する他のスイッチング素子を介して前記一対の電極に接続されたものである構成を採用すればよい。
【００１３】
また、本発明においては、前記逆電位印加手段は、第２の放電回路の正負の直流出力間に接続された直流電源と前記直流電源から各電極への逆電位の印加を制御するスイッチング素子とを備える構成を採用すればよい。
【００１４】
前記第２の放電回路は、その正の直流出力にグランド側をカソードとしたダイオードを備える構成を採用すれば、何らかの原因でアーク放電が発生した場合に第２の放電回路への逆電流を防止できてよい。
【００１５】
なお、本発明においては、前記電極は、スパッタリング法を実施する処理室内に配置した一対のターゲットであることが好ましい。
【発明を実施するための最良の形態】
【００１６】
以下に図面を参照して本発明の実施の形態の電源装置Ｅを説明する。電源装置Ｅは、例えばスパッタリング装置Ｍの真空チャンバ（処理室）Ｍ１内に存する基板Ｓに対向配置され、プラズマＰに接触する電極である一対のターゲットＴ１、Ｔ２に対し、所定の周波数でＡＣパルス電位を印加（出力）するために用いられる。電源装置Ｅは、第１の放電回路Ｅ１及び第２の放電回路Ｅ２と、第１の放電回路Ｅ１及び第２の放電回路Ｅ２に設けた後述のスイッチング素子の作動等を統括制御する制御手段Ｃとを備える（図１参照））。
【００１７】
第１の放電回路Ｅ１は、直流電力の供給を可能とする直流電力供給源１を備える。直流電力供給源１は、図示省略したが、例えば商用の交流電力（３相ＡＣ２００Ｖ又は４００Ｖ）が入力される入力部と、入力された交流電力を整流して直流電力に変換するダイオードからなる整流回路とを有し、正負の直流電力ライン１１ａ、１１ｂを介して直流電力を発振部に出力する。また、直流電力ライン１１ａ、１１ｂ間には、制御手段３により図示省略の出力発振用ドライバー回路を介して制御されるスイッチングトランジスタが備えられ、発振部への直流電力の供給を制御できるようになっている。
【００１８】
発振部は、正負の直流電力ライン１１ａ、１１ｂ間に接続された４個の第１乃至第４のスイッチングトランジスタ（スイッチング素子）ＳＷ１１乃至ＳＷ１４からなるブリッジ回路１２を有し、ブリッジ回路１２からの出力ライン１３ａ、１３ｂが一対のターゲットＴ１、Ｔ２にそれぞれ接続されている。各スイッチングトランジスタＳＷ１１乃至ＳＷ１４のオン、オフの切換は、制御手段Ｃにより図示省略の出力発振用ドライバー回路を介して制御され、例えば、第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４と、第２及び第３のスイッチングトランジスタＳＷ１２、ＳＷ１３とのオン、オフのタイミングが反転するように各スイッチングトランジスタＳＷ１１乃至ＳＷ１４の切換えを制御して、一対のターゲットＴ１、Ｔ２に所定の周波数（例えば、１〜１０ｋＨｚ）で交互に極性を変えて所定のパルス電位が印加される。
【００１９】
ここで、直流電力供給源１から直流電力を出力した状態で各スイッチングトランジスタＳＷ１１乃至ＳＷ１４を切換えたのでは、それらのスイッチング損失が多大となるため、各スイッチングトランジスタＳＷ１１乃至ＳＷ１４の耐久性が向上するように構成する必要がある。そこで、直流電力供給源１からの正負の直流出力ライン１１ａ、１１ｂ間には、制御手段Ｃにより図示省略の出力発振用ドライバー回路を介してオン、オフの切換が制御される出力短絡用のスイッチングトランジスタＳＷ１５が設けられている。
【００２０】
そして、出力短絡用のスイッチトランジスタＳＷ１５の短絡状態（ターゲットＴ１、Ｔ２への出力が遮断される状態）で、ブリッジ回路１２の各スイッチングトランジスタＳＷ１１乃至ＳＷ１４の切換えを行うように構成している（図３参照）。つまり、スイッチングトランジスタＳＷ１５の短絡状態（オン）で、例えば第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４をオンし、その後、スイッチングトランジスタＳＷ１５の短絡を解除（オフ）して一方のターゲットＴ１に出力する（ターゲットＴ１に負のパルス電位が印加される）。次いで、スイッチングトランジスタＳＷ１５を再度短絡し、第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４をオフすると共に、第２及び第３のスイッチングトランジスタＳＷ１２、ＳＷ１３をオンし、その後、スイッチングトランジスタＳＷ１５をオフして他方のターゲットＴ２に出力する（ターゲットＴ２に負のパルス電位が印加される）。
【００２１】
これにより、ターゲットＴ１、Ｔ２への出力する際に発生するスイッチング損失は、スイッチングトランジスタＳＷ１５でのみ発生し、各スイッチングトランジスタＳＷ１１乃至ＳＷ１４にはスイッチング損失が殆ど発生しない。その結果、高機能のスイッチング素子を用いることなく、高い耐久性を達成でき、しかも、４個のスイッチング素子でスイッチング損失が発生する場合のような十分な放熱機構が不要になり、低コスト化が図れる。
【００２２】
第２の放電回路Ｅ２は、第１の放電回路Ｅ１と同じ構成の直流電力供給源２を備える。直流電力供給源２からの正の直流電力ライン２１ａは、グランド接地された真空チャンバＭ１に接続されている。また、直流電力供給源２からの負の直流電力ライン２１ｂは分岐され、第１の放電回路Ｅ１の出力ライン１３ａ、１３ｂにそれぞれ接続されている。この場合、負の直流電力ライン２１ｂからの分岐ライン２２ａ、２２ｂには、ブリッジ回路１３のスイッチングトランジスタＳＷ１１乃至ＳＷ１４に連動して作動されるスイッチングトランジスタＳＷ２１、ＳＷ２２がそれぞれ設けられている。
【００２３】
両スイッチングトランジスタＳＷ２１、ＳＷ２２のオン、オフの切換は、制御手段Ｃにより図示省略の出力発振用ドライバー回路を介して制御され、例えば、第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４をオン状態で、第１の放電回路Ｅ１により一方のターゲットＴ１に電力投入されているような場合には、スイッチングトランジスタＳＷ２１がオンされ、第２の放電回路Ｅ２により他方のターゲットＴ２に所定の電力が投入されるようになっている（図３参照）。
【００２４】
そして、真空チャンバＭ１内を所定の真空度に保持した状態で図示省略のガス導入手段を介してＡｒ等のガスを一定流量で導入しつつ、第１及び第２の放電回路Ｅ１、Ｅ２により一対のターゲットＴ１、Ｔ２に電力投入して各ターゲットＴ１、Ｔ２をスパッタリングする場合には、例えば、第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４がオンすると（この場合、第２及び第３のスイッチングトランジスタＳＷ１２、ＳＷ１３はオフ状態）、第１の放電回路Ｅ１により一方のターゲットＴ１から他方のターゲットＴ２に放電電流Ｉａｃが流れると共に、スイッチングトランジスタＳＷ２１がオンすると（この場合、スイッチングトランジスタＳＷ２１はオフ状態）、第２の放電回路Ｅ２によりグランド接地の真空チャンバＭ１から他方のターゲットＴ２へと放電電流Ｉｄｃが流れる。
【００２５】
次いで、第１の放電回路Ｅ１の第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４と、第２及び第３のスイッチングトランジスタＳＷ１２、ＳＷ１３とのオン、オフのタイミングが反転されるときに、第２の放電回路Ｅ２の各スイッチングトランジスタＳＷ２１、ＳＷ２２のオン、オフのタイミングも反転させ、一対のターゲットＴ１、Ｔ２に所定の周波数で出力される。これにより、各ターゲットＴ１、Ｔ２がアノード電極、カソード電極に交互に切換わり、アノード電極及びカソード電極及びカソード電極及びグランド間でグロー放電を生じさせてプラズマ雰囲気が形成され、各ターゲットＴ１、Ｔ２がスパッタリングされる。
【００２６】
このように本実施の形態の電源装置Ｅは、一対のターゲットＴ１、Ｔ２間で放電電流Ｉａｃが流れる経路に加えて一方のターゲットＴ１またはＴ２とグランドとの間で放電電流Ｉｄｃが流れる経路を有する。このため、従来技術のように、放電電流が一対のターゲット間でのみ流れる場合には、出力周波数を低いときに出力されているターゲット前方でのみプラズマが偏って生じるようになるのに対して、本実施の形態の電源装置Ｅでは、両ターゲットＴ１、Ｔ２の前方に亘ってプラズマＰが生じるようになる（図１参照）。その結果、基板Ｓ表面に所定の薄膜を形成する際にその膜厚分布の均一化を図り易くなる。
【００２７】
尚、第２の放電回路Ｅ２においても、出力短絡用のスイッチングトランジスタＳＷ２３を正負の直流電力ライン２１ａ、２１ｂ間に設け、上記第１の放電回路Ｅ１と同様に、ターゲットＴ１、Ｔ２への出力する際に発生するスイッチング損失をスイッチングトランジスタＳＷ２３でのみ発生するようにすることが好ましい。
【００２８】
ところで、上記電源装置Ｅを備えたスパッタ装置Ｍでは、スパッタ中、ターゲット表面に滞留したチャージアップ電荷が、反対の位相電圧が印加されたときに打ち消される。このため、酸化物等のターゲットを用いる場合であっても、ターゲットのチャージアップに起因した異常放電（アーク放電）の発生は抑制される。他方で、真空チャンバＭ１内で電位的に絶縁またはフローティング状態の基板Ｓもまたチャージアップするが、通常、基板Ｓ表面のチャージアップ電荷は、例えばスパッタ粒子や電離したスパッタガスイオンによって中和されて消失していく。
【００２９】
但し、スパッタ速度を高めるために、例えばターゲットＴ１、Ｔ２への投入電力を大きく設定すると、単位時間当たりの基板Ｓ表面へのチャージアップ電荷ｅが増加して、基板Ｓ表面に滞留し易くなる。このように基板Ｓにチャージアップ電荷ｅが滞留すると、例えば、基板Ｓとこの基板Ｓの周辺部に配置されたアース接地のマスクプレートＭ２との隣接部において、電位差によりマスクプレートにチャージアップ電荷ｅが瞬時に飛び移る場合があり、これに起因して異常放電（アーク放電）が発生する場合がある。この場合、基板Ｓ表面の膜がダメージを受けて製品不良を生じたり、パーティクルが発生する等の問題が生じ、良好な薄膜形成が阻害されることから、電源装置Ｅにおいて基板Ｓ表面へのチャージアップ電荷の滞留を効率よく抑制できることが好ましい。
【００３０】
そこで、本実施の形態は、第２の放電回路Ｅ２の正の直流出力ライン２１ａと、分岐ライン２２ａ、２２ｂとの間に逆パルス発生回路（逆電位印加手段）３を設けた。逆パルス発生回路３は、公知構造を有するＤＣパルス電源３１と、ＤＣパルス電源３１からターゲットＴ１、Ｔ２への正パルス電位の印加を制御するスイッチングトランジスタＳＷ３１、ＳＷ３２とを備える（図２参照）。
【００３１】
そして、第１の放電回路Ｅ１の第１及び第４のスイッチングトランジスタＳＷ１１、ＳＷ１４と、第２及び第３のスイッチングトランジスタＳＷ１２、ＳＷ１３とのオン、オフのタイミングを反転させると共に、第２の放電回路Ｅ２の各スイッチングトランジスタＳＷ２１、ＳＷ２２のオン、オフのタイミングが反転させるために、スイッチングトランジスタＳＷ１５、ＳＷ２３が短絡状態（オン）される毎に、スイッチングトランジスタＳＷ３１、ＳＷ３２をオンして、一対のターゲットＴ１、Ｔ２に正のパルス電位Ｖｐを印加するようにした（図２及び図３参照）。
【００３２】
このように極性反転時に一対のターゲットＴ１、Ｔ２に正のパルス電位Ｖｐが印加されると、真空チャンバＭ１内で基板ＳとターゲットＴ１、Ｔ２とが容量結合していることで、基板Ｓに滞留したチャージアップ電荷ｅがターゲットＴ１、Ｔ２へと流れる。その結果、ターゲットＴ１、Ｔ２への投入電力を大きくした場合でも、電源装置Ｅにより基板Ｓ表面にチャージアップ電荷ｅが滞留することが効率的に防止され、基板Ｓのチャージアップに起因した異常放電の発生を抑制して、大面積の基板Ｓに対しても高い生産性で良好な薄膜形成が可能となる。
【００３３】
ところで、上述のグロー放電中では、何らかの他の原因によりアーク放電（異常放電）が発生する場合があり、異常放電が発生したときに逆電流が流れて第２の放電回路Ｅ２が損傷を受ける虞がある。このため、正の直流電力ライン２１ａには、グランド側をカソードとしてダイオード２４が備えられている。
【００３４】
また、直流電力供給源１、２からの出力は定電圧特性を有しているため、インダクタンス成分より、容量成分（キャパシタンス）成分が支配的になる。このように容量成分（キャパシタンス）成分が支配的であると、アーク放電発生時にプラズマ負荷側のインピーダンスが小さくなることで、出力とプラズマ負荷とが結合されて容量成分から急激に出力側に放出される。
【００３５】
そこで、第１及び第２の放電回路Ｅ１、Ｅ２の負の直流出力ライン１１ｂ、２１ｂに、プラズマのインダクタンス値より大きいインダクタンス値を有するインダクタ４を設け、アーク放電の発生時の単位時間当たりの電流上昇率が制限されるようにした。
【００３６】
また、上記のようにインダクタ４を設けた場合、各スイッチング素子を切換えるときに発生し得る過電圧を抑制するために、前記インダクタ４に並列であって相互に直列に接続されたダイオード５及び抵抗６を設けている。これにより、第１及び第２の放電回路Ｅ１、Ｅ２において各スイッチングトランジスタＳＷ１１乃至ＳＷ１４及びＳＷ２１、ＳＷ２２を切り換える時（極性反転時）に、その当初にはターゲットＴ１、Ｔ２への出力が定電圧特定となり、出力電流が徐々に増加するようになり、その後に（出力電流が所定値に達すると）、出力が定電流特性となる。その結果、各電極での極性反転時に過電圧が生じることが防止され、過電流に起因したアーク放電の発生が抑制される。
【００３７】
尚、本実施の形態では、インダクタ４、ダイオード５及び抵抗６を負の直流出力ライン１１ｂ、２１ｂにそれぞれ設けているが、負の直流出力ライン１１ａ、２１ａまたは両者に設けるようにしてもよい。
【００３８】
また、本実施の形態では、逆電位印加手段３として、ＤＣパルス電源３１とスイッチングトランジスタＳＷ３１、ＳＷ３２とから構成されるものを例に説明したが、極性反転時に正の電位を印加できるものであれば、これに限定されるものではなく、例えば、トランスを設けて正のパルス電位が印加されるように構成してもよい。
【００３９】
また、本実施の形態では、真空チャンバＭ１内に配置した一対のターゲットＴ１、Ｔ２に１個の電源装置Ｅを介して出力する場合を例に説明したが、これに限定されるものではない。真空チャンバ内で基板に対向させて等間隔で並設した複数枚の同形状のターゲットのうちそれぞれ対をなすターゲット毎に同一構造の電源装置を割り当て、各ターゲットに所定の周波数でパルス電圧を印加するものにも適用でき、また、複数台の電源装置により一対のターゲットに出力するよう場合にも本発明を適用できる。
【図面の簡単な説明】
【００４０】
【図１】本発明の電源装置の構成を概略的に示す図。
【図２】逆電位発生回路を概略的に示す図。
【図３】本発明の電源装置の出力制御を説明する図。
【符号の説明】
【００４１】
１、２  直流電力供給源
１２  ブリッジ回路
３  逆パルス発生回路（逆電位印加手段）
４  インダクタ
５、２４  ダイオード
６  抵抗
Ｅ  電源装置
Ｅ１  第１の放電回路
Ｅ２  第２の放電回路
Ｍ  スパッタリング装置
Ｍ１  真空チャンバ
ＳＷ１１乃至ＳＷ１５  スイッチングトランジスタ（スイッチング素子）
ＳＷ２１乃至ＳＷ２３  スイッチングトランジスタ（スイッチング素子）
Ｔ１、Ｔ２  電極（ターゲット）
【図１】
2010007162.tif 000003
【図２】
2010007162.tif 000004
【図３】
2010007162.tif 000005