(57)【要約】      （修正有）【課題】位置ずれを起こすことがないようにチップを転写用基板に仮接着することができ、またチップを支持基板に移し変える際、転写用基板からチップを確実に剥離することができる三次元集積回路の製造方法を提供する。【解決手段】チップ２０を転写用基板３１に仮接着するとき（Ｓ４）、チップと転写用基板との間に介在される液体を蒸発させることにより、チップと転写用基板とを固体同士で接着させる。このため、位置ずれを起こすことがないようにチップを転写用基板に仮接着することができる。また、チップと支持基板５０との接着力をチップと転写用基板との接着よりも強くすることによって、チップを転写用基板から支持基板に移し変える際（Ｓ５〜Ｓ７）、チップを転写用基板から確実に剥離することができる。【選択図】図８
2010225803.tif 000002
【特許請求の範囲】
【請求項１】
支持基板にチップを積層してなる三次元集積回路の製造方法において、
転写用基板に形成された複数の仮接着領域に液体を塗布する工程と、
前記複数の仮接着領域毎に分離された複数の液滴上に複数のチップを解放し、液体の表面張力を利用して各チップを各仮接着領域に位置決めする工程と、
前記各チップと前記各仮接着領域との間の液体を蒸発させることによって、前記各チップを前記各仮接着領域に仮接着する工程と、
前記複数のチップが仮接着された前記転写用基板を支持基板に接近させ、前記複数のチップの、前記転写用基板に仮接着された面とは反対側を、前記支持基板の複数の本接着領域又は複数の本接着領域に積層された複数の積層チップに、前記各チップと前記支持基板又は前記支持基板上の各積層チップとの接着力が前記各チップと前記転写用基板との接着力よりも強くなるように一括して本接着する工程と、
前記支持基板から前記転写用基板を離間させることによって、前記複数のチップを前記支持基板又は前記支持基板上の前記複数の積層チップに接着させたまま、前記複数のチップを前記転写用基板から剥離する工程と、を備える三次元集積回路の製造方法。
【請求項２】
前記液体には、前記液体を蒸発させたとき、前記各チップを前記各仮接着領域に仮接着させる添加剤が添加されることを特徴とする請求項１に記載の三次元集積回路の製造方法。
【請求項３】
前記転写用基板の前記各仮接着領域、及び前記各チップの前記転写用基板に仮接着される面には、ＳｉＯ2膜が形成され、
前記添加剤は、前記ＳｉＯ2膜同士を接着させることを特徴とする請求項２に記載の三次元集積回路の製造方法。
【請求項４】
前記転写用基板の前記各仮接着領域の前記ＳｉＯ2膜と前記各チップの前記ＳｉＯ2膜との接触面積が、前記各仮接着領域と平行な平面における前記各チップの断面積よりも小さいことを特徴とする請求項３に記載の三次元集積回路の製造方法。
【請求項５】
前記支持基板のＳｉＯ2膜の表面粗さが前記転写用基板の前記各仮接着領域のＳｉＯ2膜の表面粗さよりも小さいことを特徴とする請求項３又は４に記載の三次元集積回路の製造方法。
【請求項６】
前記転写用基板の前記各仮接着領域の前記ＳｉＯ2膜は、剥離可能な犠牲層上に形成され、
前記複数のチップを前記転写用基板から剥離するとき、前記転写用基板の前記各仮接着領域の前記ＳｉＯ2膜を前記各チップに接着させた状態で、前記複数のチップを前記転写用基板から剥離することを特徴とする請求項３に記載の三次元集積回路の製造方法。
【請求項７】
前記転写用基板には、前記仮接着領域を画定し、前記液体に対して親液性を有する親液性膜が形成されると共に、前記仮接着領域を囲み、前記液体に対して疎液性を有する疎液性膜が形成されることを特徴とする請求項１に記載の三次元集積回路の製造方法。
【請求項８】
前記転写用基板の前記複数の仮接着領域のうち、相対的に面積が小さい仮接着領域には、相対的に少量の液滴が塗布され、相対的に面積が大きい仮接着領域には、相対的に多量の液滴が塗布されることを特徴とする請求項１に記載の三次元集積回路の製造方法。
【請求項９】
前記転写用基板に形成された複数の仮接着領域に液体を塗布する工程において、
前記転写用基板に液体を直接接触させるか、又はノズルを用いて前記転写用基板に液体を噴霧することによって、前記複数の仮接着領域に前記複数の液滴を塗布することを特徴とする請求項１に記載の三次元集積回路の製造方法。
【請求項１０】
前記転写用基板の前記仮接着領域及び前記各チップには、互いに噛み合うことができるストッパが形成され、
前記ストッパは、前記液体の表面張力を利用して各チップを各仮接着領域に位置決めするとき、互いに噛み合って前記各チップが前記各仮接着領域に対して前記各仮接着領域の平面内で位置ずれするのを防止することを特徴とする請求項１に記載の三次元集積回路の製造方法。
【請求項１１】
支持基板にチップを積層してなる三次元集積回路の製造装置において、
複数の仮接着領域が形成される転写用基板と、
転写用基板に形成された複数の仮接着領域に液体を塗布する液体塗布手段と、を備え、
前記複数の仮接着領域毎に分離された複数の液滴上に複数のチップを解放し、液体の表面張力を利用して各チップを各仮接着領域に位置決めし、
前記各チップと前記各仮接着領域との間の液体を蒸発させることによって、前記各チップを前記各仮接着領域に仮接着し、
前記複数のチップが仮接着された前記転写用基板を支持基板に接近させ、前記複数のチップの、前記転写用基板に仮接着された面とは反対側を、前記支持基板の複数の本接着領域又は複数の本接着領域に積層された複数の積層チップに、前記各チップと前記支持基板又は前記支持基板上の各積層チップとの接着力が前記各チップと前記転写用基板との接着力よりも強くなるように一括して本接着し、
前記支持基板から前記転写用基板を離間させることによって、前記複数のチップを前記支持基板又は前記支持基板上の前記複数の積層チップに接着させたまま、前記複数のチップを前記転写用基板から剥離する三次元集積回路の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板にチップを積層してなる三次元集積回路の製造方法及び装置に関する。
【背景技術】
【０００２】
集積回路の集積度に関して、１年に２倍のペースで集積度が増加するというムーアの法則が知られている。半導体の微細加工技術の進歩がこのムーアの法則を支えている。しかし、微細加工技術は現在でもナノの世界にまで達しており、今までと同じようなペースで微細加工技術を進歩させるのは困難になってきている。このため、次の世代かその次の世代でムーアの法則にも限界がくるといわれている。微細加工技術の進歩の困難性に伴い、三次元集積回路に関する技術が注目され始めている。
【０００３】
図１（ａ）に示すように、従来のシステムＬＳＩ１は、一つのチップ２上にマイクロプロセッサ、ロジック回路、各種メモリ、入出力インターフェース回路、通信制御用回路等の機能ブロック３を形成した二次元集積回路である。これに対し図１（ｂ）に示すように、三次元集積回路４は、システムＬＳＩ１の各機能ブロック３を分割し、三次元的に積層した集積回路である。機能ブロック３を積層するにあたり、各層のチップ５は例えば数μｍ数百μｍ程度に薄くされる。この三次元集積回路４には、配線長が短縮できる、素子数を高密度化できる、信号の処理速度を高速にできる、消費電力を低くできる等の利点がある。既にＣＭＯＳイメージセンサに応用されており、今後、ＮＡＮＤ、ＤＲＡＭ、ロジック等の集積回路にも導入が予定されている。
【０００４】
さて、三次元集積回路を実現するための技術として、ウェハ上にＦＥＯＬ（Front End Of Line）工程とＢＥＯＬ（Back End Of Line）工程を交互に繰り返す方法、チップを他のチップに積層する方法（以下、Chip on Chip法と呼ぶ）、ウェハ同士を貼り合わせ、積層する方法（以下、Wafer on wafer法と呼ぶ）、ウェハ上に複数のチップを積層する方法（以下、Chip on wafer法と呼ぶ）、が知られている。
【０００５】
上記ＦＥＯＬとＢＥＯＬを繰り返す方法においては、ウェハ上にトランジスタなどの素子を形成するＦＥＯＬと、それらの素子を配線で相互に接続するＢＥＯＬとを交互に繰り返す。これらの工程の繰り返しにより、ウェハ上に三次元集積回路を形成することができる。しかし、この方法には、ＢＥＯＬの後にＦＥＯＬを行うことが困難であるという工程上の問題がある。また、繰り返されたＦＥＯＬとＢＥＯＬのいずれか一つの工程に欠陥が生ずると、全体が不良品になるってしまい、歩留まりが低下するという問題もある。
【０００６】
上記Chip on Chip法においては、ウェハから切り出したチップを、ウェハを使用することなく他のチップに積層する。ＫＧＤ（Known Good Die）と呼ばれる良品のチップのみを積層することができるので、歩留まりを向上させることができる。ＫＧＤとは特性と信頼性が保証されたダイ（die=chip）である。しかし、チップレベルでの積層になるので、製造のスループットが著しく低下するという問題がある。
【０００７】
上記Wafer on wafer法においては、素子を形成したウェハをウェハレベルで積層する。すなわち、ウェハのサイズでプロセスを進行させることができるので、スループットを向上させることができる。しかし、ウェハには不良品のチップが含まれる（ウェハ中のチップの歩留まりは１００％ではない）ので、ウェハを積めば積むほど、不良品が発生する確率が高くなる。この結果、歩留まりが低下してしまう。
【０００８】
上記Chip on wafer法においては、ウェハ上にチップを並べ、ウェハ上のチップの上にさらに他のチップを積層する。最終的にはウェハの上に多数の三次元集積回路が形成される。Chip on Chip法と同様に良品のチップのみを積層することができるので、歩留まりを向上させることができる。しかし、ウェハを使用することでChip on Chip法よりスループットを向上させることができるものの、ウェハ上にチップを並べるにあたり、数千枚のチップをロボットで一枚ずつ掴み、ウェハ上に位置決めする必要があるので、スループットをあまり高くすることはできない。しかも、機械的にチップを位置決めしたのでは、位置決め精度はよくても１μｍ程度であるので、位置決め精度もあまり高くすることができない。
【０００９】
Chip on wafer法の上記問題を解決するために、発明者は、自己組織化機能を用いてチップを支持基板に位置決めする三次元集積回路の製造方法を提案している（特許文献１参照）。この三次元集積回路の製造方法においては、水の表面張力を利用して多数のチップを転写用基板に自動的に位置決めしている。そして、多数のチップが仮接着された転写用基板を反転させ、多数のチップを転写用基板から支持基板に一括して移し変えている。
【００１０】
具体的には、図２に示すように、チップ６の裏面に表面張力により凸レンズ状に膨らんだ水の膜８を形成する（Ｓ１）。転写用基板７の仮接着領域７ａにも表面張力により凸レンズ状に膨らんだ水の膜８を形成する（Ｓ１）。次に、チップボンダを用いてチップ６を転写用基板７の仮接着領域７ａにラフな位置決め精度で載せる（Ｓ２）。すると、水の表面張力によってチップ６が転写用基板７の仮接着領域７ａに自動的に位置決めされる（Ｓ３）。次に、押し付け板９を用いてチップ６を転写用基板７に押し付ける。これにより、チップ６と転写用基板７との間の微細な隙間に水を存在させると共に、不要な水を排除する（Ｓ４）。チップ６と転写用基板７との間の隙間に存在する水の吸着力によって、チップ６が転写用基板７に仮接着される。次に、多数のチップ６が仮接着された転写用基板７を反転させる（Ｓ５）。このとき、チップ６は水の吸着力によって転写用基板７に接着している。次に、転写用基板７を支持基板１０に向かって接近させ、チップ６を支持基板１０に本接着する（Ｓ６）。チップ６を支持基板に本接着するときのチップ６の加熱により、チップ６と転写用基板７との間の水が蒸発する。このため、転写用基板７から多数のチップ６が剥離する（Ｓ７）。以上により、転写用基板７に仮接着されたチップ６を支持基板１０に移し変えることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】国内公表ＷＯ2006/77739（段落０１４９〜０１６４参照）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記自己組織化機能を用いた三次元集積回路の製造方法において、もし、多数のチップが転写用基板に正確に位置決めされていれば、転写用基板をWafer on wafer法におけるウェハと同様に取り扱うことができ、ウェハのサイズでプロセスを進行させることができる。このため、Wafer on wafer法のようにスループットを向上させることができる。その一方、もし、多数のチップが転写用基板に正確に位置決めされていなければ、転写用基板をWafer on wafer法におけるウェハと同様に取り扱うことができなくなる。このため、「チップを転写用基板に仮接着する」、といってもこれらは位置ずれしないように接着されていなければならない。
【００１３】
しかし、上記三次元集積回路の製造方法にあっては、チップと転写用基板とがこれらの間の隙間に存在する水の吸着力によって仮接着される。水の吸着力でチップと転写用基板とを接着したのでは、接着力が不十分である。例えば転写用基板を反転したり、搬送したりするとき、転写用基板に正確に位置決めしたチップが位置ずれを起こしてしまう可能性がある。ただし、チップを転写用基板にあまり強固に接着したのでは、今度はチップを支持基板に移し変える際、チップを転写用基板から剥離することができなくなる。
【００１４】
そこで本発明は、位置ずれを起こすことがないようにチップを転写用基板に仮接着することができ、またチップを支持基板に移し変える際、転写用基板からチップを確実に剥離することができる三次元集積回路の製造方法及び装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の一態様は、支持基板にチップを積層してなる三次元集積回路の製造方法において、転写用基板に形成された複数の仮接着領域に液体を塗布する工程と、前記複数の仮接着領域毎に分離された複数の液滴上に複数のチップを解放し、液体の表面張力を利用して各チップを各仮接着領域に位置決めする工程と、前記各チップと前記各仮接着領域との間の液体を蒸発させることによって、前記各チップを前記各仮接着領域に仮接着する工程と、前記複数のチップが仮接着された前記転写用基板を支持基板に接近させ、前記複数のチップの、前記転写用基板に仮接着された面とは反対側を、前記支持基板の複数の本接着領域又は複数の本接着領域に積層された複数の積層チップに、前記各チップと前記支持基板又は前記支持基板上の各積層チップとの接着力が前記各チップと前記転写用基板との接着力よりも強くなるように一括して本接着する工程と、前記支持基板から前記転写用基板を離間させることによって、前記複数のチップを前記支持基板又は前記支持基板上の前記複数の積層チップに接着させたまま、前記複数のチップを前記転写用基板から剥離する工程と、を備える三次元集積回路の製造方法である。
【００１６】
本発明の他の態様は、支持基板にチップを積層してなる三次元集積回路の製造装置において、複数の仮接着領域が形成される転写用基板と、転写用基板に形成された複数の仮接着領域に液体を塗布する液体塗布手段と、を備え、前記複数の仮接着領域毎に分離された複数の液滴上に複数のチップを解放し、液体の表面張力を利用して各チップを各仮接着領域に位置決めし、前記各チップと前記各仮接着領域との間の液体を蒸発させることによって、前記各チップを前記各仮接着領域に仮接着し、前記複数のチップが仮接着された前記転写用基板を支持基板に接近させ、前記複数のチップの、前記転写用基板に仮接着された面とは反対側を、前記支持基板の複数の本接着領域又は複数の本接着領域に積層された複数の積層チップに、前記各チップと前記支持基板又は前記支持基板上の各積層チップとの接着力が前記各チップと前記転写用基板との接着力よりも強くなるように一括して本接着し、前記支持基板から前記転写用基板を離間させることによって、前記複数のチップを前記支持基板又は前記支持基板上の前記複数の積層チップに接着させたまま、前記複数のチップを前記転写用基板から剥離する三次元集積回路の製造装置である。
【発明の効果】
【００１７】
チップを転写用基板に仮接着するとき、チップと転写用基板との間に介在される液体を蒸発させることにより、チップと転写用基板とを固体同士で接着させることができる。このため、位置ずれを起こすことがないようにチップを転写用基板に仮接着することができる。また、チップと支持基板（又は積層チップ）との接着力をチップと転写用基板との接着よりも強くすることによって、チップを転写用基板から支持基板（又は積層チップ）に移し変える際、チップを転写用基板から確実に剥離することができる。
【図面の簡単な説明】
【００１８】
【図１】二次元集積回路と三次元集積回路の比較図（図中（ａ）が二次元集積回路を示し、図中（ｂ）が三次元集積回路を示す）
【図２】従来の三次元集積回路の製造方法の工程図
【図３】本発明のチップにＴＳＶを形成するプロセスを示す図（図中（ａ）がVia First方式を示し、図中（ｂ）がVia Last(front)方式を示し、図中（ｃ）がVia Last(back)方式の三を示す）
【図４】本発明の三次元集積回路用のチップの断面図
【図５】本発明のキャリア基板の斜視図
【図６】本発明のキャリア基板に親水膜及び疎水膜を形成する工程図
【図７】本発明のキャリア基板に親水膜及び疎水膜を形成する工程図
【図８】本発明の三次元集積回路の製造方法の工程図
【図９】一括保持トレイを用いた場合の位置決め工程を示す図
【図１０】キャリア基板の親水膜にピラーを形成した例を示す図
【図１１】チップのバンプ電極とキャリア基板のバンプ電極とを仮接着する例を示す図
【図１２】チップのバンプ電極とキャリア基板のバンプ電極とを仮接着する例を示す図
【図１３】キャリア基板のＳｉＯ2膜とチップのＳｉＯ2膜とを仮接着する例を示す図
【図１４】チップの及びキャリア基板にストッパを形成した例を示す図
【図１５】支持基板の上に一層のチップを配列した例を示す斜視図
【発明を実施するための形態】
【００１９】
以下、添付図面に基づいて、本発明の一実施形態の三次元集積回路の製造方法について詳細に説明する。三次元集積回路を構成する支持基板には、縦方向にチップが積層される。まず、支持基板上に積層されるチップについて説明する。チップには、マイクロプロセッサ、ロジック回路等のＩＣが形成される。縦方向に積層される複数のチップを電気的に接続するため、チップにはＴＳＶ(Through Silicon Via;貫通ヴィア)が形成される。
【００２０】
図３に示すように、チップにＴＳＶを形成するプロセスは三つに大別される。図３（ａ）に示されるVia First方式、図３（ｂ）に示されるVia Last(front)方式、図（ｃ）に示されるVia Last(back)方式の三つである。
【００２１】
図３（ａ）に示すように、Via First方式とは、ＩＣ製造の前工程を行う前にＴＳＶを形成するものである。まず、シリコン基板１１の内部にその表面側から内壁面が絶縁膜であるＳｉＯ2膜で覆われたトレンチ１２を形成する（ａ１）。このトレンチ１２はシリコン基板１１を貫通することはなく、途中で止まっている。トレンチ１２の内部には、ポリシリコン、タングステン等の導電性材料を充填して導電性プラグ１３が形成される（ａ１）。次に、シリコン基板１１の表面又は内部にＣＭＯＳ等の半導体素子又は集積回路１４を形成する（ａ２）。次に、半導体素子又は集積回路１４が形成されたシリコン基板１１の表面を絶縁膜としてのＳｉＯ2膜１５で覆う（ａ２）。最後に、シリコン基板１１を裏面側から削り、導電性プラグ１３をシリコン基板１１の裏面側に露出させる（ａ３）。シリコン基板１１の表面には、導電性プラグ１３に接続するようにバンプ電極１６が形成される（ａ３）。
【００２２】
図３（ｂ）に示すように、Via Last(front)方式とは、シリコン基板１１に先に半導体素子又は集積回路１４を形成し（ｂ１）、その後にＴＳＶを形成するものである（ｂ２，ｂ３）。Via First方式とは、ＴＳＶ１７を形成する順番が異なる。この方式において、ＴＳＶ１７はシリコン基板１１の表面側から形成される（ｂ２）。また、この方式においてもシリコン基板１１は薄く削られる（ｂ３）。
【００２３】
図３（ｃ）に示すように、Via Last(back)方式においては、Via Last(front)方式と同様に、シリコン基板１１に先に半導体素子又は集積回路１４が形成される（ｃ１）。シリコン基板１１を薄く削り、シリコン基板１１をガラス基板１８に貼り付けた後、裏面側からＴＳＶ１７を形成する（ｃ２，ｃ３）。Via Last(front)方式とは、ＴＳＶ１７をシリコン基板１１の表面側から形成するか、裏面側から形成するかが相違する。
【００２４】
図４は、チップ２０の断面図の一例を示す。シリコン基板２１上にはゲート電極２１ａが形成されていると共に、ゲート電極２１ａの両側にソース領域２１ｂ及びドレイン領域２１ｃが形成される。またシリコン基板２１上には、ゲート電極２１ａを埋設するようにしてＳｉＯ2からなる絶縁層２２が形成される。絶縁層２２の表層部分には、ニッケル等からなる配線層及び金等からなる配線層２４（バンプ電極）が形成される。絶縁層２２の内部には、アルミニウム等からなる追加の配線層２３が埋設されるように形成されており、ゲート電極２１ａ及び配線層２３及び２４間を電気的に接続している。また、シリコン基板２１及び絶縁層２２には追加の配線層２２ａに至るヴィアが形成され、そのヴィアの側壁を覆うようにしてＳｉＯ2膜からなる絶縁膜２５が形成される。そして、絶縁膜２５を介して追加の配線層２２ａに電気的に接続される導電性プラグ２６が形成される。
【００２５】
なお、三次元集積回路に用いられるチップ２０のサイズは、ＣＭＯＳ、メモリ等の用途によって異なるが、例えば５ｍｍ×５ｍｍ、１０ｍｍ×１０ｍｍ等である。チップの厚みは、例えば２０μｍ〜１００μｍである。ＴＳＶの孔径は、例えば０．５μｍ〜１００μｍである。
【００２６】
図５は、多数のチップ２０が仮接着される転写用基板としてのキャリア基板３１の斜視図を示す。多数のチップ２０は、キャリア基板３１に位置決め・仮接着された後、支持基板に転写される。キャリア基板３１の表面には、多数のチップ２０を所定のレイアウトの鏡像となるレイアウトで配置するための複数の仮接着領域３１ａが一面に形成される。一つの仮接着領域３１ａには、一つのチップ２０が仮接着される。キャリア基板３１には、シリコン等の半導体ウェハ、ガラス基板等が使用される。多数のチップ２０を保持できる剛性を有するものであれば、絶縁体や導電体を用いることもできる。
【００２７】
仮接着領域３１ａは矩形に形成される。仮接着領域３１ａの大きさと形状は、その上に仮接着されるチップ２０の大きさと形状にほぼ一致している。仮接着領域３１ａは、親水性を有する親水膜によって画定される。親水性の膜は、例えばＳｉＯ2、Ｓｉ3Ｎ4、アルミニウムとアルミナの二層膜（Ａｌ／Ａｌ2Ｏ3）、タンタルと酸化タンタルの二層膜（Ｔａ／Ｔａ2Ｏ5）等によって形成することができる。
【００２８】
仮接着領域３１ａの周囲は、格子状の疎水膜又は疎水材料３１ｂによって囲まれる。疎水膜又は疎水材料３１ｂの材料には、水をはじく性質を有する材料、例えば、単結晶シリコン、多結晶シリコン、アモルファスシリコン、弗素樹脂、シリコン樹脂、テフロン（登録商標）樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ（ベンゾシクロブテン）等を用いることができる。
【００２９】
図６は、キャリア基板３１に親水膜３１ａ及び疎水膜３１ｂを形成する工程図の一例を示す。まず、シリコン基板３２にＳｉＯ2膜３３を形成する（Ｓ１）。ＳｉＯ2膜３３は、熱酸化法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法等の公知の方法で形成することができる。次に、ＳｉＯ2膜３３の上に感光性樹脂であるフォトレジスト３４を塗布する（Ｓ２）。次に、フォトレジスト３４を塗布したシリコン基板３２を露光装置にセットし、マスク・パターン３５を転写する。露光されたフォトレジスト３４は現像処理される（Ｓ３）。次に、フォトレジスト３４のパターン通りにＳｉＯ2膜３３をエッチングする（Ｓ４）。エッチングはドライエッチングでもウェットエッチングでもよい。フォトレジスト３４を剥離すると、仮接着領域に対応するパターンが形成されたＳｉＯ2膜３３が得られる（Ｓ５）。次に、ＳｉＯ2膜３３の表面に疎水膜３６を形成する（Ｓ６）。疎水膜３６はフォトレジスト３４と同様に、液状の疎水材料をシリコン基板３２に滴下した後、スピン・コーターを用いてシリコン基板３２を高速回転することで形成することができる。次に、疎水膜３６の上にハードマスク３７を堆積する（Ｓ７）。疎水膜３６はフォトレジスト３４と同様に露光・現像処理によって溶ける。疎水膜３６が溶けるのを防止するためにハードマスク３７を堆積する。次に、ハードマスク３７の上にフォトレジスト３９を塗布する（Ｓ８）。次に、図７に示すように、マスク・パターン４１を用いてフォトレジスト３９を露光・現像処理する（Ｓ９）。次に、ハードマスク３７をエッチングする（Ｓ１０）。次に、ＳｉＯ2膜３３上の疎水膜３６をエッチングする（Ｓ１１）。疎水膜３６は、酸素プラズマ等により灰化処理（アッシング）されてもよい。最後にフォトレジスト３９を剥離し、ハードマスク３７を除去する（Ｓ１２）。
【００３０】
以上の工程により、矩形状の親水膜３１ａの周りに枠状の疎水膜３１ｂを形成することができる。親水膜３１ａの周りに疎水膜を形成することで、親水部分と疎水部分との区分けが明確になり、親水部分のエッジも明確になる。このため、水の表面張力を用いたチップ２０の位置決めも高精度に行うことができる。
【００３１】
なお、シリコン基板３２にＳｉＯ2膜３３を形成した後、ＳｉＯ2膜３３上に疎水膜３６を形成し、疎水膜３６のみをパターニングしてもよい。この場合、ＳｉＯ2膜３３と疎水膜３６との間に若干の段差ができ、疎水膜３６がＳｉＯ2膜３３よりも若干高くなる。
【００３２】
この他にもリフトオフによって疎水膜３６を形成してもよい。すなわち、図６のＳ４においてＳｉＯ2膜３３をエッチングした後、フォトレジスト３４を除去しないで、フォトレジスト３４上に疎水膜３６を形成し、その後、フォトレジスト３４を現像液で溶かすことによって、フォトレジスト３４とフォトレジスト３４上の疎水膜３６とを同時に除去する。
【００３３】
さらに、キャリア基板３１に疎水材料の単結晶シリコンを使用し、疎水材料の表面に親水膜のみを形成してもよい。
【００３４】
キャリア基板３１上に多数のチップを位置決めする工程について説明する。図８に示すように、キャリア基板３１の複数の親水膜３１ａ上に水を塗布すると、複数の親水膜３１ａ上には分離された水滴４０が形成される（Ｓ２）。
【００３５】
水を塗布する工程には、キャリア基板３１に液体を直接接触させる接触法、又はノズルを用いてキャリア基板３１に水を噴霧する噴霧法が採られる。接触法としては、容器に溜められた水中にキャリア基板３１を浸漬させた後、キャリア基板３１を容器から取り出す方法、容器に溜められた水にキャリア基板３１を下向きにして接触させ、キャリア基板３１を引き上げたりする方法、キャリア基板３１上に水を流す方法が採られる。噴霧法としては、キャリア基板３１に対向するノズルを設け、ノズルからキャリア基板３１に向かって水を噴霧する方法が採られる。多数のノズルからキャリア基板３１の全面に水を噴霧してもよいし、親水膜３１ａに対応して配置されたノズルから親水膜３１ａのみに向かって水を噴霧してもよい。その際、親水膜３１ａの面積に応じて噴霧する水の量をコントロールしてもよい。
【００３６】
親水膜３１ａの面積に応じて位置決めに最適な水の量が存在する。キャリア基板３１の複数の親水膜３１ａのうち、相対的に面積が小さい親水膜３１ａには相対的に少量の水を塗布し、相対的に面積が大きい親水膜３１ａには相対的に多量の水を塗布する。接触法においても噴霧法においても、キャリア基板３１の一面に水を塗布しようとすると自動的に水の量を最適化することができる。
【００３７】
図８に示すように、キャリア基板３１の上に水を塗布すると、水が親水膜３１ａの全面に広がり、親水膜３１ａの表面全体を覆う水滴４０が形成される。この水滴４０は、その表面張力によって凸形に湾曲する。親水膜３１ａの周囲は疎水膜３１ｂによって囲まれているので、疎水膜３１ｂまで水が広がることはない。
【００３８】
チップ２０の裏面にはあらかじめ親水性を有するＳｉＯ2膜２０ａが形成されている。次に、複数のチップ２０を親水膜３１ａ毎に分離された水滴４０上に解放する（Ｓ３）。すると、水の表面張力によって水滴４０上に解放されたチップ２０が自動的に親水膜３１ａに位置決めされる。この工程は、例えばチップボンダを用いて一つのチップ２０毎に行ってもよいし、多数のチップ２０を一括して保持する保持トレイを用いて多数のチップ２０を同時に多数の水滴４０上に解放してもよい。
【００３９】
図９は、一括保持トレイを用いた場合の模式図を示す。一括保持トレイ４２を用いて多数のチップ２０を同時に多数の水滴４０上に解放すると、親水膜３１ａに対して水平方向にずれていたチップ２０が水の表面張力によって自動的に親水膜３１ａ上の正確な位置に位置決めされるようになる。チップ２０を水滴４０上に解放するとき、チップ２０を親水膜３１ａ上の正確な位置に位置決めする必要はなく、ラフな位置決めで足りる。
【００４０】
再び図８に示すように、次に、チップ２０の裏面とキャリア基板３１の親水膜３１ａとの間の水を蒸発させる（Ｓ４）。加熱や真空環境において水を蒸発させてもよいし、常温で所定の時間をかけて蒸発させてもよい。
【００４１】
水を蒸発させると、チップ２０とキャリア基板３１が固体同士で接着する。水には、チップ２０のＳｉＯ2膜２０ａ及びキャリア基板３１の親水膜３１ａを活性化させる添加剤が添加されてもよい。この実施形態では、チップ２０のＳｉＯ2膜２０ａ及びキャリア基板３１の親水膜３１ａ（ＳｉＯ2膜）に親水基（ＯＨ基）を形成し、これらの親水基同士を結合させるフッ酸が添加される。チップ２０のＳｉＯ2膜２０ａ及びキャリア基板３１の親水膜３１ａを活性化できれば、フッ酸に限られることはなく、アンモニア、塩酸と過酸化水素水と水とを混合した塩酸過水を添加してもよい。
【００４２】
表面張力を位置決めに利用する液体には、水に替えて他の無機又は有機の液体を使用することもできる。例えば、グリセリン、アセトン、アルコール、ＳＯＧ（Spin-On-Glass）材料等の液体を用いることができる。液体状態の樹脂を用いたり、液体状態の樹脂と水との混合液を用いたりしてもよい。ただし位置決めできる程度に粘度が低い必要がある。
【００４３】
キャリア基板３１上に多数のチップ２０を位置決めできたら、多数のチップ２０をキャリア基板３１から支持基板５０に移し変える転写工程を行う。図８に示すように、複数のチップ２０が仮接着されたキャリア基板３１を反転させ、支持基板５０に向かって降下させる（Ｓ５）。キャリア基板３１を反転させることなく、反転させた支持基板５０をキャリア基板３１に向かって降下させてもよい。
【００４４】
そして、キャリア基板３１に仮接着された多数のチップ２０の、キャリア基板３１に仮接着された面とは反対側を支持基板５０の本接着領域５０ａに一括して本接着する（Ｓ６）。支持基板５０上に既にチップ２０が積層されている場合、チップ２０は支持基板５０上に積層された積層チップに接着される。ここで、チップ２０と支持基板５０（又は積層チップ）との接着力は、チップ２０とキャリア基板３１との接着力よりも強くなるように調整される。
【００４５】
次に、支持基板５０からキャリア基板３１を離間させることによって、多数のチップ２０を支持基板５０に接着させたまま、多数のチップ２０をキャリア基板３１から剥離することが可能になる（Ｓ７）。以上の転写工程を繰り返すことにより、支持基板５０上に縦方向に複数のチップ２０を積層することが可能になる。支持基板５０上に複数のチップ２０を積層した後、ダイシングすれば三次元集積回路が得られる。
【００４６】
支持基板５０には、シリコン等の半導体ウェハ、ガラス基板等が使用される。多数のチップ２０を保持できる剛性を有するものであれば、絶縁体や導電体を用いることもできる。支持基板５０の表面には、本接着領域５０ａとしてＳｉＯ2膜が形成される。
【００４７】
チップ２０とキャリア基板３１との接着力を、チップ２０と支持基板５０との接着力よりも弱くする手法には以下の方法がある。図１０に示すように、キャリア基板３１の親水膜３１ａ（ＳｉＯ2膜）とチップ２０のＳｉＯ2膜２０ａとの接触面積を、親水膜３１ａと平行な平面におけるチップ２０の断面積よりも小さくすれば、チップ２０とキャリア基板３１との接着力を弱くすることができる。キャリア基板３１の親水膜３１ａに複数のピラー５１を点在させれば、チップ２０とキャリア基板３１との接触面積を小さくすることができる。このピラー５１は、公知のリソグラフィーによって形成することができる。ピラー５１の替わりに、親水膜３１ａの表面に微小な段差を付けることにより接触面積を小さくしてもよい。
【００４８】
また、支持基板５０のＳｉＯ2膜の表面粗さを、キャリア基板３１の親水膜３１ａの表面粗さをよりも小さくすることで、本接着の接着力を仮接着の接着力よりも強くすることができる。ＣＭＰ（化学的機械的研磨）装置を用いて、支持基板５０の本接着領域５０ａの表面粗さを例えば１ｎｍ以下にすると、本接着の接着力を極めて強固にすることができる。他方、キャリア基板３１の親水膜３１ａの表面粗さを粗くすれば、仮接着の接着力を弱くすることができる。親水膜３１ａのＳｉＯ2膜は、エッチングで化学的に粗くされてもよいし、砥石等で機械的に粗くされてもよい。
【００４９】
さらに、キャリア基板３１の親水膜３１ａを剥離可能な犠牲層上に形成してもよい。そして、チップ２０をキャリア基板３１から剥離するとき、キャリア基板３１の親水膜３１ａをチップ２０に接着させた状態で犠牲層を境にしてチップ２０をキャリア基板３１から剥離してもよい。犠牲層には、薬液を注入することで溶ける樹脂や光剥離樹脂を用いることができる。
【００５０】
なお、チップ２０と支持基板５０との本接着には、上述のチップ２０のＳｉＯ2膜２０ａと支持基板５０のＳｉＯ2膜を接着する場合の他に、チップ２０の電極（例えばバンプ電極）と支持基板５０の電極（例えばバンプ電極）とを接着する場合、及びこれらを併用する場合がある。支持基板５０にバンプ電極の他にダミー電極を形成すると、支持基板５０とチップ２０との本接着の接着力を強くすることができる。電極用の導電性材料としては、例えば、インジウム（Ｉｎ）と金（Ａｕ）の二層構造（Ｉｎ／Ａｕ）、錫（Ｓｎ）と銀（Ａｇ）の二層構造（Ｓｎ／Ａｇ）、銅（Ｃｕ）の単層構造あるいはタングステン（Ｗ）の単層構造は好適に使用できる。バンプ電極同士を接着する場合、圧力をかけたり温度を上げたりしてもよい。
【００５１】
チップ２０と積層チップとの本接着には、チップ２０のＳｉＯ2膜と積層チップのＳｉＯ2膜を接着する場合、チップ２０の電極（例えばバンプ電極）と積層チップの電極（例えばバンプ電極）とを接着する場合、及びこれらを併用する場合とがある。
【００５２】
チップ２０とキャリア基板３１との仮接着には、上述のチップ２０のＳｉＯ2膜２０ａとキャリア基板３１の親水膜３１ａ（ＳｉＯ2膜）を接着する場合の他に、チップ２０の電極（例えばバンプ電極）とキャリア基板３１の電極（例えばバンプ電極）とを接着する場合、及びこれらを併用する場合がある。
【００５３】
図１１及び図１２は、仮接着において、チップ２０のバンプ電極２０ｂとキャリア基板３１の親水膜３１ａ内のバンプ電極５３とを仮接着する例を示す。チップ２０とキャリア基板３１との間の水を蒸発させ、セルフアライメントすると、チップ２０のバンプ電極２０ｂとキャリア基板３１のバンプ電極５３との位置が決まり、これらを仮接着させることが可能になる。
【００５４】
図１３は、キャリア基板３１のＳｉＯ2膜とチップ２０のＳｉＯ2膜とを仮接着する例を示す。チップ２０にバンプ電極２０ｂが形成されていても、キャリア基板３１にバンプ電極２０ｂに対応する凹み５５を形成しておけば、キャリア基板３１のＳｉＯ2膜とチップ２０のＳｉＯ2膜とを仮接着することができる。同様に支持基板５０にもチップ２０のバンプ電極２０ｂに対応する凹み５６を形成しておけば、支持基板５０のＳｉＯ2膜とチップ２０のＳｉＯ2膜とを本接着させることができる。
【００５５】
図１４は、チップ２０の裏面及びキャリア基板３１の親水膜３１ａに互いに噛み合うことができるストッパ５２ａ，５２ｂを形成した例を示す。水の表面張力を利用してチップ２０とキャリア基板３１の仮接着領域とを位置決めするとき、チップ２０が反っているとチップを親水膜３１ａに正確に位置決めできないおそれがある。この例によれば、水の蒸発に伴ってチップ２０のストッパ５２ａがキャリア基板３１のストッパ５２ｂの中に入り、ストッパ５２ａ，５２ｂが互いに噛みあってチップ２０が親水膜３１ａの平面内で位置ずれするのを防止する。ストッパ５２ａ，５２ｂの断面形状は、矩形形状に形成されてもよいし、チップ２０がキャリア基板３１に近付くにしたがってチップ２０の位置が決まるテーパ形状に形成されてもよい。ストッパ５２ａ，５２ｂは公知のリソグラフィーによって形成することができる。
【００５６】
図１５は、支持基板５０の上に一層のチップ２０を配列した例を示す。各チップ２０は、プロセッサ、ロジック、メモリ等の機能を有する。この例では、複数のチップ２０が支持基板５０上に平面的に配列されるが、縦方向には積層されていない。この例のように支持基板５０上に一層のチップ２０を配列してもよい。
【００５７】
なお、本発明は上記実施形態に限られることはなく、本発明の要旨を変更しない範囲で様々に変更可能である。例えば、キャリア基板の表面にリソグラフィーによりＳｉＯ2膜を形成する替わりに、シリコン基板を酸化処理することによりＳｉＯ2膜を形成してもよい。酸化処理には、Ｈ2Ｏ2処理、オゾンを使用した酸化処理を使用することができる。また、シリコン基板を酸化処理することなく、自然酸化によりＳｉＯ2膜を形成してもよい。
【００５８】
チップをキャリア基板の仮接着領域に位置決め・仮接着した後、押付け板を用いてチップをキャリア基板に押し付けてもよい。押付け板を用いれば、チップが反っている場合でもチップの全面をキャリア基板に仮接着することができる。
【００５９】
チップを支持基板の積層チップに積層する際、チップと積層チップとの間に電気的絶縁性接着剤を配置し、この電気的絶縁性接着剤によりチップと積層チップとを接着させてもよい。
【００６０】
チップを支持基板に貼り付けた後に、チップにバンプ電極を形成してもよいし、あらかじめバンプ電極が形成されたチップを支持基板に積層してもよい。
【符号の説明】
【００６１】
２０…チップ
２０ａ…チップのＳｉＯ2膜
３１…キャリア基板（転写用基板）
３１ａ…親水膜（仮接着領域）
３１ｂ…疎水膜
４０…水滴
５０…支持基板
５０ａ…本接着領域
５１…ピラー
５２ａ，５２ｂ…ストッパ
【図１】
2010225803.tif 000003
【図２】
2010225803.tif 000004
【図３】
2010225803.tif 000005
【図４】
2010225803.tif 000006
【図５】
2010225803.tif 000007
【図６】
2010225803.tif 000008
【図７】
2010225803.tif 000009
【図８】
2010225803.tif 000010
【図９】
2010225803.tif 000011
【図１０】
2010225803.tif 000012
【図１１】
2010225803.tif 000013
【図１２】
2010225803.tif 000014
【図１３】
2010225803.tif 000015
【図１４】
2010225803.tif 000016
【図１５】
2010225803.tif 000017