(57)【要約】【課題】ＰＣＢをモジュール基板とするモジュールの信頼性を向上させることのできる技術を提供する。【解決手段】Ｐｂフリー半田による単体チップ部品４３、集積チップ部品４４および半導体チップＩＣ２の半田接続は、ヒートブロックを用いた２８０℃未満の温度の加熱処理により行い、高融点半田による半導体チップＩＣ１の半田接続は、ホットジェットを用いた２８０℃以上の温度の加熱処理により行う。これにより、熱によるＰＣＢ３８の損傷、例えばソルダーレジストの焦げやプリプレグのコア材からの剥離を生ずることなく、高融点半田を用いて半導体チップＩＣ１をＰＣＢ３８に半田接続できるので、半導体チップＩＣ１を強い接続強度でＰＣＢ３８上に搭載することができる。【選択図】図８
2010114454.tif 000002
【特許請求の範囲】
【請求項１】
電子装置の製造方法であって、
（ａ）配線基板を準備する工程と、
（ｂ）前記配線基板の表面上に形成された第１端子上に第１半田を介して半導体チップを搭載する工程と、
（ｃ）前記配線基板の表面上に形成された第２端子上に第２半田を介してチップ部品を搭載する工程と、
（ｄ）前記第１半田と前記第２半田とを溶融させて、前記半導体チップ及び前記チップ部品を前記配線基板に電気的に接続させる工程と、
（ｅ）前記半導体チップ及び前記チップ部品を樹脂により封止し、封止体を形成する工程と、を有し、
前記（ｃ）工程における前記第２半田の融点は、前記電子装置が実装配線基板に半田付けされるときの温度よりも低く、
前記（ｅ）工程は、前記配線基板と前記チップ部品との隙間を前記樹脂が充填するように減圧した状態で行うことを特徴とする電子装置の製造方法。
【請求項２】
請求項１に記載の電子装置の製造方法であって、
前記（ｅ）工程は、
（ｅ１）前記封止体を形成するための空間と前記空間に接続されたエアベントとを備えた上金型と、前記上金型に対応した下金型と、を準備する工程と、
（ｅ２）前記配線基板を前記下金型上に配置する工程と、
（ｅ３）前記上金型の前記空間内に前記半導体チップと前記チップ部品とが配置されるように前記配線基板を前記上金型と前記下金型とで固定する工程と、
（ｅ４）前記エアベントから前記空間内の空気及び樹脂を外部へ排出して、前記空間内を減圧する工程と、
（ｅ５）前記空間内に液状化した前記樹脂を圧送する工程と、
（ｅ６）前記樹脂が硬化した後、前記上金型と前記下金型とを開けて、前記封止体が形成された前記配線基板を取り出す工程と、を含むことを特徴とする電子装置の製造方法。
【請求項３】
請求項２に記載の電子装置の製造方法であって、
前記（ｅ１）工程は、１Ｔｏｒｒ以下に減圧することを特徴とする電子装置の製造方法。
【請求項４】
請求項１に記載の電子装置の製造方法であって、
前記チップ部品の両端には接続端子が形成されており、
前記（ｄ）工程は、前記チップの前記接続端子と前記配線基板の第２端子とを電気的に接続させることを特徴とする電子装置の製造方法。
【請求項５】
請求項１に記載の電子装置の製造方法であって、
前記チップ部品は、コンデンサ、インダクタ、レジスタ、及びフェライトビーズのいずれか１つ、または複数を含むことを特徴とする電子装置の製造方法。
【請求項６】
請求項１に記載の電子装置の製造方法であって、
前記第２半田は、Ｐｂフリー半田であることを特徴とする電子装置の製造方法。
【請求項７】
請求項６に記載の電子装置の製造方法であって、
前記Ｐｂフリー半田は、Ｓｎ−３Ａｇ−０．５Ｃｕ半田であることを特徴とする電子装置の製造方法。
【請求項８】
請求項１に記載の電子装置の製造方法であって、
前記隙間は、前記チップ部品の裏面と前記配線基板の部品搭載面との間に形成されたものであることを特徴とする電子装置の製造方法。
【請求項９】
請求項８に記載の電子装置の製造方法であって、
前記隙間の距離は、１０μｍ程度であることを特徴とする電子装置の製造方法。
【請求項１０】
請求項１に記載の電子装置の製造方法であって、
前記（ｄ）工程と前記（ｅ）工程との間に、前記半導体チップと前記配線基板とをボンディングワイヤにより電気的に接続する工程を有することを特徴とする電子装置の製造方法。
【請求項１１】
請求項１に記載の電子装置の製造方法であって、
前記電子装置が前記実装配線基板に半田付けされる時のリフロー処理の温度は、２５０℃程度であることを特徴とする電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置の製造技術に関し、特に、モジュールの製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
携帯電話等のような移動通信機器では、例えば電力増幅器（Power Amplifier）またはアンテナスイッチ等が形成された表面実装型の半導体チップと、コンデンサまたはレジスタ等が形成された表面実装型のチップ部品とが、同一基板上に搭載された構造のモジュールを採用している。半導体チップとチップ部品とは半田接続によってモジュール基板上に搭載され、さらに両者は絶縁性の樹脂によって覆われて保護される。
【０００３】
例えば、特開２００２−２０８６６８号公報（特許文献１）には、主面に複数のパッドが形成された半導体チップと、両端に接続端子が形成されたチップ部品と、半導体チップとチップ部品とが搭載されるモジュール基板と、チップ部品とモジュール基板の基板側端子とを半田によって接続する半田接続部と、半導体チップ、チップ部品および半田接続部とを覆うとともに絶縁性のシリコーン樹脂などの低弾性樹脂によって形成された封止部とからなる半導体装置が開示されている。
【０００４】
また、特開２００２−３６８１８６号公報（特許文献２）には、配線基板上に搭載され、アウターリードに電気的に接続された複数の回路素子の少なくとも１つが熱硬化性樹脂組成物を用いて封止されており、配線基板の全体と素子との全部およびアウターリードの基板との接続側がトランスファーモールドにて樹脂封止された樹脂封止型モジュール装置が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２０８６６８号公報
【特許文献２】特開２００２−３６８１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、モジュールの製造方法については、以下に説明する種々の技術的課題が存在する。
【０００７】
本発明者らが検討した携帯電話用途のモジュールでは、半導体チップおよびチップ部品を搭載するモジュール基板に、熱に強く、電気絶縁性の良いセラミック基板を用いている。しかし、セラミック基板はコストが比較的高く、また、落下や衝撃によって割れやすいという課題が残る。さらに、携帯電話用途のモジュールには、常に小型、薄型が要求されるが、セラミックは薄く加工すると割れやすくなることから、セラミック基板上に半導体チップおよびチップ部品を搭載し、樹脂封止したパッケージ全体の厚さを１ｍｍ以下とすることは困難である。
【０００８】
そこで、セラミック基板よりも安価で、衝撃にも強い樹脂基板であるＰＣＢ（Printed Circuit Board）をモジュール基板に採用することを検討した。しかし、ＰＣＢをモジュール基板とするモジュールに関しても、本発明者らは以下の問題点を見いだした。
【０００９】
すわなち、発熱量が多い電力増幅器を有する半導体チップをＰＣＢへ接着する際、一般に銀（以下、Ａｇと記す）フィラーの含有量が、例えば７０ｗｔ％程度のＡｇペーストが用いられる。これは、放熱性を良くするためであるが、一方で接着強度が弱いという問題が生じている。この問題は、例えばＡｇペーストに替えて、高融点（例えば２８０℃以上）の半田ペースト（例えば鉛（以下、Ｐｂと記す）−１０錫（以下、Ｓｎと記す））を用いることで改善することは可能である。しかし、２８０℃以上の高温処理によって、ＰＣＢの表面に形成された配線を覆うソルダーレジストの焦げやＰＣＢを構成する絶縁樹脂シートであるプリプレグ（Prepreg）のコア材からの剥離など、新たな問題が生じてしまう。また、欧州におけるＰｂ規制の動向を受けてチップ部品とＰＣＢとの接続にはＰｂを含まないＰｂフリー半田が用いられているが、このＰｂフリー半田は２２０℃程度の温度で溶融するため、２８０℃以上の高温処理をＰＣＢに適用することはできない。
【００１０】
また、半導体チップおよびチップ部品をＰＣＢ上に搭載し、さらに絶縁性の樹脂で覆い保護した後、モジュールは半田接続によりマザーボード上に搭載されて製品に組み込まれる。しかし、その半田接続の後のリフロー処理（例えば２５０℃程度）時に、モジュール内においてチップ部品をＰＣＢに接続するＰｂフリー半田の半溶融が起こり、短絡などの不具合が発生することがある。具体的には、例えば半溶解したＰｂフリー半田がフラッシュ状に流れ、チップ部品の接続端子が繋がって短絡に至るものであり、樹脂封止の際に、チップ部品とＰＣＢとの狭い隙間に未充填ボイドが形成されると、上記短絡は顕著に現れる。
【００１１】
本発明の目的は、ＰＣＢをモジュール基板とするモジュールの信頼性を向上させることのできる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明は、電力増幅回路を有する半導体チップおよびチップ部品が半田接続によってＰＣＢ上に搭載されたモジュールにおいて、半導体チップの裏面とＰＣＢの基板側端子とが高融点半田によって接続され、チップ部品の接続端子とＰＣＢの基板側端子とがＰｂフリー半田によって接続されている。
【００１５】
本発明は、電力増幅器を有する半導体チップおよびチップ部品を半田接続によってＰＣＢ上に搭載するモジュールの製造方法において、２８０℃未満の温度でＰＣＢを加熱することにより、チップ部品の接続端子とＰＣＢの基板側端子とをＰｂフリー半田で接続すると同時に、２８０℃以上の温度で局所加熱することにより、半導体チップの裏面とＰＣＢの基板側端子とを高融点半田で接続し、さらに半導体チップおよびチップ部品を減圧雰囲気中で樹脂封止してチップ部品とＰＣＢとの隙間を樹脂で充填する。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
ＰＣＢを損傷させることなく、接着強度が強い半導体チップをＰＣＢ上に搭載することができ、さらにチップ部品の接続端子間の半田による短絡を防ぐことができる。これにより、ＰＣＢ上に半導体チップおよびチップ部品を搭載したモジュールの信頼性を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】本実施の形態１であるデジタル携帯電話のシステム構成の一例を示すブロック図である。
【図２】本実施の形態１であるデジタル携帯電話機に用いる電力増幅器の一例を示す回路図である。
【図３】（ａ）は、本実施の形態１であるフロントエンド装置に搭載されるロウパスフィルタの構造の一例を示す要部断面図、（ｂ）は、同じく回路構成図である。
【図４】本実施の形態１である電力増幅器の増幅段をｎＭＯＳで構成した半導体チップの内部構成の一例を示す要部平面図である。
【図５】本実施の形態１である電力増幅器の増幅段をｎＭＯＳで構成した半導体チップの内部構成の一例を示す要部断面図である。
【図６】本実施の形態１である電力増幅器の増幅段をヘテロ接合型バイポーラトランジスタで構成した半導体チップの内部構成の一例を示す要部平面図である。
【図７】図６のＡ−Ａ線における要部断面図である。
【図８】本実施の形態１であるデジタル携帯電話機におけるモジュールの１次実装の一例を示す概略断面図である。
【図９】本実施の形態１であるデジタル携帯電話機におけるモジュールの２次実装の一例を示す概略断面図である。
【図１０】本実施の形態１であるモジュールの組み立て手順を説明する工程図である。
【図１１】本実施の形態１である半導体装置の製造方法を説明する半導体装置の要部断面図である。
【図１２】図１１に続く半導体装置の製造方法を説明する半導体装置の要部断面図である。
【図１３】図１２に続く半導体装置の製造方法を説明する半導体装置の要部断面図である。
【図１４】図１３に続く半導体装置の製造方法を説明する半導体装置の要部断面図である。
【図１５】図１４に続く半導体装置の製造方法を説明する半導体装置の要部断面図である。
【図１６】図１５に続く半導体装置の製造方法を説明する半導体装置の要部断面図である。
【図１７】図１６に続く半導体装置の製造方法を説明する半導体装置の要部断面図である。
【図１８】図１７に続く半導体装置の製造方法を説明する半導体装置の要部断面図である。
【図１９】図１８に続く半導体装置の製造方法を説明する半導体装置の要部断面図である。
【図２０】本実施の形態２である各表面実装部品を一括してモジュール基板に半田接続する実装工程の他の例を示す概略断面図である。
【図２１】本実施の形態３である各表面実装部品を一括してモジュール基板に半田接続する実装工程の他の例を示す概略断面図である。
【図２２】本実施の形態４である各表面実装部品を一括してモジュール基板に半田接続する実装工程の他の例を示す概略断面図である。
【発明を実施するための形態】
【００１９】
本実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、本実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
本実施の形態を詳細に説明する前に、本実施の形態における用語の意味を説明すると次の通りである。
【００２２】
ＧＳＭ（Global System for Mobile Communication）は、デジタル携帯電話に使用されている無線通信方式の１つまたは規格をいう。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯をＧＳＭ１８００、ＤＣＳ（Digital Cellular System）１８００またはＰＣＮ（Personal Communication Network）、１９００ＭＨｚ帯をＧＳＭ１９００、ＤＣＳ１９００またはＰＣＳ（Personal Communication Services）という。なお、ＧＳＭ１９００は主に北米で使用されている。北米ではその他に８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合もある。
【００２３】
ＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式は、音声信号の通信に用いる方式で搬送波の位相を送信データに応じて位相シフトする方式である。また、ＥＤＧＥ（Enhanced Data GSM Environment）変調方式は、データ通信に用いる方式でＧＭＳＫ変調の位相シフトにさらに振幅シフトを加えた方式である。
【００２４】
また、本実施の形態においては、電界効果トランジスタを代表するＭＯＳ・ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）をＭＯＳと略し、ｎチャネル型のＭＯＳ・ＦＥＴをｎＭＯＳと略す。
【００２５】
また、本実施の形態においては、１つのモジュール基板上に搭載される複数の表面実装部品のうち、１つの基板上に１つまたは複数個の能動素子が形成されるチップを半導体チップと呼び、１つの基板上に受動素子、例えばコンデンサ、インダクタまたはレジスタ等が形成されるチップをチップ部品と呼ぶ。さらに、１つの基板上に１個の受動素子が形成されるチップを単体チップ部品と呼び、１つの基板に複数個の受動素子が形成されるチップを集積チップ部品と呼び、両者を区別する必要のある場合は、集積チップ部品または単体チップ部品と記載する。
【００２６】
（実施の形態１）
本実施の形態１では、例えばＧＳＭ方式のネットワークを利用して情報を伝送するデジタル携帯電話に本発明を適用した場合について説明する。
【００２７】
図１に、本実施の形態１であるデジタル携帯電話のシステムの一例を示す。図中、ＰＭは電力増幅器、ＡＮＴは信号電波の送受信用のアンテナ、１はフロントエンド装置、２は音声信号をベースバンド信号に変換したり、受信信号を音声信号に変換したり、変調方式切換信号やバンド切換信号を生成したりするベースバンド回路、３は受信信号をダウンコンバートして復調し、ベースバンド信号を生成したり、送信信号を変調したりする変復調用回路、ＦＬＴ１，ＦＬＴ２は受信信号からノイズや妨害波を除去するフィルタである。フィルタＦＬＴ１はＧＳＭ用、フィルタＦＬＴ２はＤＣＳ用である。
【００２８】
フロントエンド装置１は、インピーダンス整合回路ＭＮ１，ＭＮ２、ロウパスフィルタＬＰＦ１，ＬＰＦ２、スイッチ回路４ａ，４ｂ、コンデンサＣ１，Ｃ２および分波器５を有している。インピーダンス整合回路ＭＮ１，ＭＮ２は電力増幅器ＰＭの送信出力端子に接続されてインピーダンスの整合を行う回路、ロウパスフィルタＬＰＦ１，ＬＰＦ２は高調波を減衰させる回路、スイッチ回路４ａ，４ｂは送受信切り換え用の回路、コンデンサＣ１，Ｃ２は受信信号から直流成分をカットする素子、分波器５はＧＳＭ９００の信号とＤＣＳ１８００の信号とを分波する回路である。本実施の形態１であるデジタル携帯電話では、電力増幅器ＰＭおよびフロントエンド装置１を１つのモジュールＭＡに組み立てている。
【００２９】
なお、スイッチ回路４ａ，４ｂの切換信号ＣＮＴ１，ＣＮＴ２は上記ベースバンド回路２から供給される。ベースバンド回路２は、ＤＳＰ（Digital Signal Processor）やマイクロプロセッサ、半導体メモリ等の複数の半導体集積回路で構成されている。
【００３０】
図２に、電力増幅器ＰＭの回路の一例を示す。
【００３１】
電力増幅器ＰＭは、例えばＧＳＭ９００とＤＣＳ１８００との２つの周波数帯が使用可能（デュアルバンド方式）であり、それぞれの周波数帯でＧＭＳＫ変調方式とＥＤＧＥ変調方式との２つの通信方式を使用可能とする。
【００３２】
この電力増幅器ＰＭは、ＧＳＭ９００用の電力増幅回路Ａと、ＤＣＳ１８００用の電力増幅回路Ｂと、それら電力増幅回路Ａ，Ｂの増幅動作の制御や補正等を行う周辺回路６とを有している。電力増幅回路Ａ，Ｂは、それぞれ３つの増幅段Ａ１〜Ａ３，Ｂ１〜Ｂ３と、３つの整合回路ＡＭ１〜ＡＭ３，ＢＭ１〜ＢＭ３とを有している。すなわち、電力増幅器ＰＭの入力端子７ａ，７ｂは、入力用の整合回路ＡＭ１，ＢＭ１を介して１段目の増幅段Ａ１，Ｂ１の入力に電気的に接続され、１段目の増幅段Ａ１，Ｂ１の出力は段間用の整合回路ＡＭ２，ＢＭ２を介して２段目の増幅段Ａ２，Ｂ２の入力に電気的に接続され、２段目の増幅段Ａ２，Ｂ２の出力は段間用の整合回路ＡＭ３，ＢＭ３を介して最終段の増幅段Ａ３，Ｂ３の入力に電気的に接続され、最終段の増幅段Ａ３，Ｂ３の出力は出力端子８ａ，８ｂと電気的に接続されている。本実施の形態１では、このような電力増幅回路Ａ，Ｂを構成する素子が１つの半導体チップＩＣ１内に設けられている。
【００３３】
周辺回路６は、制御回路６Ａと、増幅段Ａ１〜Ａ３，Ｂ１〜Ｂ３にバイアス電圧を印加するバイアス回路６Ｂ等を有している。制御回路６Ａは、電力増幅回路Ａ，Ｂに印加する所望の電圧を発生する回路であり、電源制御回路６Ａ１およびバイアス電圧生成回路６Ａ２を有している。電源制御回路６Ａ１は、増幅段Ａ１〜Ａ３，Ｂ１〜Ｂ３の各々の出力に印加される第１電源電圧を生成する回路である。また、バイアス電圧生成回路６Ａ２は、バイアス回路６Ｂを制御するための第１制御電圧を生成する回路である。
【００３４】
本実施の形態１では、電源制御回路６Ａ１が、電力増幅器ＰＭ外部のベースバンド回路２から供給される出力レベル指定信号に基づいて第１電源電圧を生成すると、バイアス電圧生成回路６Ａ２が電源制御回路６Ａ１で生成された第１電源電圧に基づいて第１制御電圧を生成するようになっている。ベースバンド回路２は、出力レベル指定信号を生成する回路である。この出力レベル指定信号は、電力増幅回路Ａ，Ｂの出力レベルを指定する信号で、携帯電話と、基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されるようになっている。本実施の形態１では、このような周辺回路６を構成する素子も１つの半導体チップＩＣ１内に設けられている。
【００３５】
また、電力増幅器ＰＭを構成する半導体チップＩＣ１の主面（回路素子が形成されている面）に形成された外部用端子と、半導体チップＩＣ１を搭載するモジュール基板の部品搭載面に形成された基板側端子とは、接合材（例えばボンディングワイヤＢＷ）を介して接続されており、この接続材を通じて各増幅段の入出力がモジュール基板の部品搭載面の伝送線路９ａ１〜９ａ５，９ｂ１〜９ｂ５，９ｃと電気的に接続されている。
【００３６】
１段目の増幅段Ａ１，Ｂ１の入力にボンディングワイヤＢＷを通じて接続された伝送線路９ａ１，９ｂ１は、それぞれコンデンサＣｍ１，Ｃｍ２を介して入力端子１０ａ，１０ｂと電気的に接続されている。１段目の増幅段Ａ１，Ｂ１の出力にボンディングワイヤＢＷを通じて電気的に接続された伝送線路９ａ２，９ｂ２は、それぞれ高電位側の電源端子１１ａ１，１１ｂ１と電気的に接続されているとともに、それぞれ電源端子１１ａ１，１１ｂ１の近傍に配置されたコンデンサＣｍ３，Ｃｍ４を介して接地電位ＧＮＤと電気的に接続されている。２段目の増幅段Ａ２，Ｂ２の出力にボンディングワイヤＢＷを通じて電気的に接続された伝送線路９ａ３，９ｂ３は、それぞれ高電位側の電源端子１１ａ２，１１ｂ２と電気的に接続されているとともに、それぞれ電源端子１１ａ２，１１ｂ２の近傍に配置されたコンデンサＣｍ５，Ｃｍ６を介して接地電位ＧＮＤと電気的に接続されている。最終段目の増幅段Ａ３，Ｂ３の出力にボンディングワイヤＢＷを通じて電気的に接続された伝送線路９ａ４，９ｂ４は、それぞれ高電位側の電源端子１１ａ３，１１ｂ３と電気的に接続されているとともに、それぞれ電源端子１１ａ３，１１ｂ３の近傍に配置されたコンデンサＣｍ７，Ｃｍ８を介して接地電位ＧＮＤと電気的に接続されている。さらに、最終段目の増幅段Ａ３，Ｂ３の出力にボンディングワイヤＢＷを通じて電気的に接続された伝送線路９ａ５，９ｂ５は、それぞれコンデンサＣｍ９，Ｃｍ１０を介して出力端子１２ａ，１２ｂと電気的に接続されているとともに、それぞれの線路途中に配置されたコンデンサＣｍ１１，Ｃｍ１２を介して接地電位ＧＮＤと電気的に接続されている。周辺回路６の制御用の外部用端子にボンディングワイヤＢＷを通じて電気的に接続された伝送線路９ｃは、制御端子１３と電気的に接続されている。ボンディングワイヤＢＷはインダクタとしての機能を有している。また、伝送線路９ａ１〜９ａ５，９ｂ１〜９ｂ５はインピーダンス整合用のインダクタとしての機能を有している。また、コンデンサＣｍ１〜Ｃｍ１２はインピーダンス整合用のコンデンサとしての機能を有しており、チップ部品で構成されている。
【００３７】
次に、モジュールＭＡに搭載されるフロントエンド装置１および電力増幅器ＰＭの中の代表的な素子の構造を説明する。図３にフロントエンド装置１を構成するロウパスフィルタＬＰＦ１，ＬＰＦ２の構造の説明図を示し、図４〜図７に電力増幅器ＰＭを構成する増幅段Ａ１〜Ａ３，Ｂ１〜Ｂ３の構造の説明図を示す。
【００３８】
まず、フロントエンド装置１を構成するロウパスフィルタＬＰＦ１，ＬＰＦ２の構造の一例を図３（ａ）に示す要部断面図を用いて説明する。ロウパスフィルタＬＰＦ１，ＬＰＦ２は、１つの基板に複数個の受動素子が形成された集積チップ部品、いわゆるＩＰＤ（Integrated Passive Device）であり、その回路構成の一例を図３（ｂ）に示す。なお、図３（ａ）では、図３（ｂ）に示した回路構成（コンデンサＣｐ１〜Ｃｐ３およびＬｐ１〜Ｌｐ３）のうち、コンデンサＣｐ２およびインダクタＬｐ２の構造について説明する。
【００３９】
集積チップ部品ＩＤを構成する半導体基板（以下、単に基板という）Ｓ１は、例えばｐ＋型のシリコン（Ｓｉ）単結晶からなり、基板Ｓ１上には、その記述は省略するが、他の素子、例えばレジスタ等が形成されて絶縁膜１４で覆われている。その絶縁膜１４上には下層電極１５ｂ、容量絶縁膜ＣＳＬおよび上層電極１５ｔから構成されるコンデンサＣｐ２が形成されている。下層電極１５ｂおよび上層電極１５ｔは、例えばアルミニウム（Ａｌ）合金膜からなり、容量絶縁膜ＣＳＬは、例えば窒化シリコン（ＳｉＮ等）からなる。容量絶縁膜ＣＳＬが形成されない領域の下層電極１５ｂと上層電極１５ｔとの間は酸化シリコン（ＳｉＯ２等）膜１６ａによって絶縁されている。また、上層電極１５ｔは、窒化シリコン（ＳｉＮ２等）膜１６ｂ、酸化シリコン膜１６ｃおよびポリイミド樹脂膜１６ｄが下層から順に堆積された絶縁膜によって覆われており、ポリイミド樹脂膜１６ｄの表面は平坦化されている。
【００４０】
ポリイミド樹脂膜１６ｄ上には、例えば銅（以下、Ｃｕと記す）膜からなるインダクタＬｐ２が形成されている。このインダクタＬｐ２は、ポリイミド樹脂膜１６ｄ上に堆積された絶縁膜１７の所定の領域に溝を形成し、この溝の内部にＣｕ膜を埋め込むことによって形成される。またインダクタＬｐ２は、窒化シリコン膜１６ｂ、酸化シリコン膜１６ｃおよびポリイミド樹脂膜１６ｄに形成された接続孔１８ａ〜１８ｃを介してコンデンサＣｐ２の一方の電極である上層電極１５ｔに接続されている。インダクタＬｐ２上はポリイミド樹脂膜２０によって覆われており、その一部を開口して、半田からなる瘤状の突起電極であるバンプ電極２１がインダクタＬｐ２と接続されている。インダクタＬｐ２とバンプ電極２１との間には、ニッケル（以下、Ｎｉと記す）膜および金（以下、Ａｕと記す）膜が下層から順に堆積され、パターン形成されたメッキ層２２が形成されている。
【００４１】
このように、ロウパスフィルタＬＰＦ１，ＬＰＦ２は、コンデンサＣｐ１〜Ｃｐ３とインダクタＬｐ１〜Ｌｐ３が一つの基板Ｓ１上に形成されている。また、ロウパスフィルタＬＰＦ１，ＬＰＦ２が形成された集積チップ部品ＩＤは、主面を下側に向けた状態（フェイスダウン）でモジュール基板上に搭載され、この集積チップ部品ＩＤの主面に形成された接続端子（例えばバンプ電極２１）とモジュール基板の部品搭載面に形成された基板側端子とは電気的に接続されている。
【００４２】
次に、増幅段をｎＭＯＳで構成した電力増幅器ＰＭ１の内部構成の一例を、図４に示す要部平面図および図５に示す要部断面図を用いて説明する。この電力増幅器ＰＭ１は、１つの半導体チップＩＣ１に形成される。
【００４３】
電力増幅器ＰＭ１が形成された基板Ｓ２は、例えばｐ＋型のシリコン単結晶からなり、その抵抗率が、例えば１〜１０ｍΩ・ｃｍ程度の低抵抗基板とされている。基板Ｓ２上には、例えばｐ−型のシリコン単結晶からなるエピタキシャル層ＥＰが形成されている。エピタキシャル層ＥＰの抵抗率は、上記基板Ｓ２の抵抗率よりも高い。このエピタキシャル層ＥＰの主面には、増幅段Ａ１〜Ａ３，Ｂ１〜Ｂ３用のｎＭＯＳＱｎと、整合回路ＡＭ１〜ＡＭ３，ＢＭ１〜ＢＭ３用のインダクタＬ、高Ｑ（Quality factor）値のコンデンサＣおよび伝送線路が形成されている。ここでは、２段の増幅段のｎＭＯＳＱｎ１，Ｑｎ２が示されているが、実際には前述のように２系統の１〜３段の全ての増幅段Ａ１〜Ａ３，Ｂ１〜Ｂ３が同一の基板Ｓ２に形成されている。また、ここで示したｎＭＯＳＱｎは単位ＭＯＳを示しており、実際には、この単位ＭＯＳが複数個並列に接続されることで１つの増幅段Ａ１〜Ａ３，Ｂ１〜Ｂ３が構成されている。
【００４４】
ｎＭＯＳＱｎは、例えばＬＤＭＯＳ（Laterally Diffused MOS）等のような横型のＭＯＳで形成されている。ｎＭＯＳＱｎの形成領域のエピタキシャル層ＥＰには、ｐ型のウエルＰＷＬが形成されている。このウエルＰＷＬは、例えばホウ素（Ｂ）などの不純物をエピタキシャル層ＥＰにイオン注入することで形成されている。さらに、ウエルＰＷＬ上には、ｎＭＯＳＱｎのゲート絶縁膜２３が形成されている。このゲート絶縁膜２３は、例えば酸化シリコンからなり、例えば熱酸化法などによって形成されている。このゲート絶縁膜２３上には、ｎＭＯＳＱｎのゲート電極２４が形成されている。このゲート電極２４は、例えば多結晶シリコンとその上に形成された金属シリサイド層（例えばチタンシリサイド（ＴｉＳｉ２）層またはコバルトシリサイド（ＣｏＳｉ）層）との積層導体膜で構成されている。ｎＭＯＳＱｎのチャネルは、ゲート電極２４下のウエルＰＷＬの上部に形成される。
【００４５】
このゲート電極２４の一方の端部近傍のウエルＰＷＬの領域内には、ｎ＋型半導体領域２５が形成されている。このｎ＋型半導体領域２５は、ｎＭＯＳＱｎのソースとして機能する領域であり、例えばリン（Ｐ）などの不純物をウエルＰＷＬにイオン注入することで形成されている。また、ゲート電極２４の他方の端部近傍のエピタキシャル層ＥＰには、ｎ−型半導体領域２６ａが形成されている。そして、ゲート電極２４の他方の端部からｎ−型半導体領域２６ａの分だけ離れた箇所には、ｎ＋型半導体領域２６ｂがｎ−型半導体領域２６ａと電気的に接続された状態で形成されている（ＬＤＤ（Lightly Doped Drain）構造）。このｎ−型半導体領域２６ａおよびｎ＋型半導体領域２６ｂは、ｎＭＯＳＱｎのドレインとして機能する領域であり、例えばリンなどの不純物をウエルＰＷＬにイオン注入することで形成されている。
【００４６】
また、各ｎＭＯＳＱｎの形成領域のエピタキシャル層ＥＰには、ｐ＋＋型半導体領域２７ａが上記ｎ＋型半導体領域２５，２６ｂと接するように形成されている。このｐ＋＋型半導体領域２７ａは、例えばホウ素が導入されてなり、平面で見ると、ｎＭＯＳＱｎを取り囲むように形成され、断面で見ると、エピタキシャル層ＥＰの主面から基板Ｓ２に達するように形成されている。さらに、各ｎＭＯＳＱｎのソース用のｎ＋型半導体領域２５は、プラグＰＬ１を通じてｐ＋＋型半導体領域２７ａと電気的に接続され、そのｐ＋＋型半導体領域２７ａを通じて低抵抗な基板Ｓ２と電気的に接続されている。
【００４７】
後述するように、半導体チップＩＣ１は、その裏面をモジュール基板の部品搭載面に向けた状態でモジュール基板上に搭載される。基板Ｓ２は、裏面全面にメタルで形成された電極ＢＬを介して、半導体チップＩＣ１が搭載されるモジュール基板の基板側端子と電気的に接続され、その配線を通じて基準電位（例えば接地電位ＧＮＤで０Ｖ程度：固定電位）に電気的に接続される。すなわち、基板Ｓ２は、半導体チップＩＣ１に形成された複数のｎＭＯＳＱｎの共通の接地部分とされている。
【００４８】
前段のｎＭＯＳＱｎ１のソース用のｎ＋型半導体領域２５と接続されたプラグＰＬ１は、第１層配線Ｍ１と電気的に接続されている。このｎＭＯＳＱｎ１のゲート電極２４は、プラグＰＬ２および第１層配線Ｍ１を通じて第２層配線Ｍ２と電気的に接続されている。第２層配線Ｍ２はｎＭＯＳＱｎ１の入力用の配線である。また、このｎＭＯＳＱｎ１のドレイン用のｎ＋型半導体領域２６ｂは、プラグＰＬ３を通じて第１層配線Ｍ１と電気的に接続されている。この第１層配線Ｍ１は、インダクタＬの一端と電気的に接続されている。
【００４９】
このインダクタＬは、例えばスパイラル状の第２層配線Ｍ２で形成されている。このインダクタＬの外周は、シールド用の第１層配線Ｍ１、第２層配線Ｍ２、プラグＰＬ４およびｐ＋＋型の半導体領域２７ｂにより取り囲まれている。シールド用の第１層配線Ｍ１、第２層配線Ｍ２、プラグＰＬ４およびｐ＋＋型半導体領域２７ｂは、互いに電気的に接続されており（インダクタＬとは絶縁されている）、ｐ＋＋型半導体領域２７ｂを通じて低抵抗な基板Ｓ２と電気的に接続されて接地電位ＧＮＤに設定されている。このインダクタＬの他端は、第２層配線Ｍ２を通じてコンデンサＣの上部電極Ｃａと電気的に接続されている。
【００５０】
コンデンサＣの上部電極Ｃａの下層の配線層には、絶縁膜を挟んで上部電極Ｃａと対向するように下部電極Ｃｂが設けられている。この下部電極Ｃｂは、プラグＰＬ５を通じてｐ＋＋型半導体領域２７ｃと電気的に接続され、さらにｐ＋＋型半導体領域２７ｃを通じて低抵抗な基板Ｓ２と電気的に接続されている。このコンデンサＣの外周も、シールド用の第１層配線Ｍ１、第２層配線Ｍ２、プラグＰＬ６およびｐ＋＋型半導体領域２７ｄにより取り囲まれている。シールド用の第１層配線Ｍ１、第２層配線Ｍ２、プラグＰＬ６およびｐ＋＋型半導体領域２７ｄは、互いに電気的に接続されており（コンデンサＣ１とは絶縁されている）、ｐ＋＋型半導体領域２７ｄを通じて低抵抗な基板Ｓ２と電気的に接続されて接地電位ＧＮＤに設定されている。このコンデンサＣの上部電極Ｃａは、第２層配線Ｍ２を通じてｎＭＯＳＱｎ２のゲート電極２４と電気的に接続されている。なお、プラグＰＬ１〜ＰＬ６は、例えばタングステン（Ｗ）等のようなメタルで形成されている。また、第１層配線Ｍ１および第２層配線Ｍ２は、例えばアルミニウムまたはＣｕを主配線材料とするメタルで形成されている。
【００５１】
電力増幅器ＰＭ１が形成された半導体チップＩＣ１は、主面を上側に向けた状態（フェイスアップ）でモジュール基板上に搭載され、この半導体チップＩＣ１の外部用端子とモジュール基板の部品搭載面に形成された基板側端子とは接合材、例えばＡｕの細線からなるボンディングワイヤＢＷによって電気的に接続されている。
【００５２】
次に、増幅段をヘテロ接合型バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）で構成した電力増幅器ＰＭ２の内部構成の一例を、図６に示す要部平面図および図７に示す要部断面図（図６のＡ−Ａ線における切断面）を用いて説明する。この電力増幅器ＰＭ１は、増幅段をｎＭＯＳで構成した場合と同様に、１つの半導体チップＩＣ１に形成される。
【００５３】
前記図２に示した増幅段Ａ１〜Ａ３，Ｂ１〜Ｂ３のうち初段に使用される増幅段Ａ１，Ｂ１はノイズの低減が要求されることから、例えばｎＭＯＳによって構成されるのが好ましいが、終段に使用される増幅段Ａ３，Ｂ３は、高増幅率が要求されることから、例えばＨＢＴによって構成されることが好ましい。なお、中段に使用される増幅段Ａ２，Ｂ２はｎＭＯＳまたはＨＢＴのどちらを使用してもよい。従って、例えば増幅段Ａ１，Ａ２，Ｂ１，Ｂ２をｎＭＯＳで構成し、増幅段Ａ３，Ｂ３をＨＢＴで構成した場合は、電力増幅器は１つの半導体チップに形成されているのではなく、２つの半導体チップに分けて形成される。また、実際には、１つの増幅段は単位ＨＢＴが複数個並列に接続されることで形成されるが、ここでは、例えば終段に使用される増幅段Ａ３を構成する３つのＨＢＴ１〜ＨＢＴ３を説明する。
【００５４】
ＨＢＴ１〜ＨＢＴ３が形成された基板Ｓ３は、例えば半絶縁性のＧａＡｓ基板Ｓ３からなる。ＨＢＴ１〜ＨＢＴ３は、例えば、メサアイソレーション２８ａで他の素子から分離されたｎ＋型ＧａＡｓ層よりなるサブコレクタ層２８上に、所定間隔を置いて形成されている。ここで、ＨＢＴ１〜ＨＢＴ３は同様の構成をしているため、ＨＢＴ１〜ＨＢＴ３のうち、例えば、左端に形成されているＨＢＴ１の構成について説明する。ＨＢＴ１は、サブコレクタ層２８上に形成されたコレクタ電極２９と、このコレクタ電極２９とは所定間隔だけ離間して形成されたコレクタメサ３０とを有している。コレクタ電極２９は、例えば、Ａｕ等から構成される。
【００５５】
コレクタメサ３０は、例えばｎ型ＧａＡｓ層より形成され、このコレクタメサ３０とコレクタ電極２９とはサブコレクタ層２８を介して電気的に接続されている。そして、コレクタメサ３０上には、例えば、ｐ型ＧａＡｓ層よりなるベースメサ３１が形成されている。
【００５６】
ベースメサ３１上の周辺領域にはＡｕ等よりなるベース電極３２が形成されている。すなわち、ベースメサ３１上にコの字形状を反時計周りに９０度回転させた形状をしたベース電極３２が形成されている。そして、ベースメサ３１の略中央部上にエミッタ層３３が形成され、このエミッタ層３３上にエミッタ電極３４が形成されている。エミッタ層３３は、例えばｎ型ＩｎＧａＰ層、ＧａＡｓ層およびＩｎＧａＡｓ層を下層から順に堆積した積層膜により形成され、エミッタ電極３４は、例えばタングステンシリサイド（ＷＳｉ）により形成されている。
【００５７】
このように、ベースメサ(ｐ型ＧａＡｓ層)３１とエミッタ層（ｎ型ＩｎＧａＰ層）３３との間には異種半導体接合（ヘテロ接合）が形成されている。また、本実施の形態１におけるＨＢＴ１は、コレクタ電極２９が一番下層に形成され、一番上層にエミッタ電極３４が形成された構造をしており、中間層にベース電極３２が形成された構造となっている。
【００５８】
ＨＢＴ１は上記のように構成されており、このＨＢＴ１と同様の構成を有するＨＢＴ２、ＨＢＴ３が横方向に並んで形成されている。
【００５９】
ＨＢＴ１〜ＨＢＴ３の各コレクタ電極２９は、導電材料を埋め込んだ接続孔３５ａによって第１コレクタ配線Ｍ１ｃに共通接続している。すなわち、第１コレクタ配線Ｍ１ｃは、ＨＢＴ１〜ＨＢＴ３の各コレクタ電極２９を電気的に接続するものであり、第１配線層に形成されている。また、ＨＢＴ１〜ＨＢＴ３の各ベース電極３２は、導電材料を埋め込んだ接続孔３５ｂによって第１ベース配線Ｍ１ｂに共通接続している。この第１ベース配線Ｍ１ｂも第１コレクタ配線Ｍ１ｃと同層である第１配線層に形成されている。
【００６０】
ＨＢＴ１〜ＨＢＴ３の各エミッタ電極３４は、導電性材料を埋め込んだ接続孔３６ａによってエミッタ配線Ｍ２ｅに共通接続している。すなわち、エミッタ配線Ｍ２ｅは、ＨＢＴ１〜ＨＢＴ３が並んでいる方向に延びており、導電性材料を埋め込んだ接続孔３６ａを介して各エミッタ電極３４と接続している。このエミッタ配線Ｍ２ｅは、第１配線層の上部にある第２配線層に形成されている。エミッタ配線Ｍ２ｅが第２配線層に形成されているのは、エミッタ電極３４がベース電極３２やコレクタ電極２９よりも高い位置に形成されているためである。また、第１コレクタ配線Ｍ１ｃは、導電性材料を埋め込んだ接続孔３６ｂによって第２コレクタ配線Ｍ２ｃに接続し、第１ベース配線Ｍ１ｂは、導電性材料を埋め込んだ接続孔３６ｂによって、第２ベース配線Ｍ２ｂに接続している。これら第２コレクタ配線Ｍ２ｃや第２ベース配線Ｍ２ｂは第２配線層に形成されている。
【００６１】
第２配線層に形成されたエミッタ配線Ｍ２ｅ上には直接エミッタバンプ電極３７ａが形成されている。すなわち、エミッタバンプ電極３７ａは、第３配線層に形成されるが、この第３配線層は、第２配線層との間に接続孔を介さずに直接第２配線層上に形成されている。
【００６２】
エミッタバンプ電極３７ａは、ＨＢＴ１〜ＨＢＴ３が並んでいる方向に延びており、第２配線層に形成されたエミッタ配線Ｍ２ｅを介して、各エミッタ電極３４に電気接続している。また、第２コレクタ配線Ｍ２ｃ上には直接コレクタバンプ電極３７ｃが形成され、第２ベース配線Ｍ２ｂ上には直接ベースバンプ電極３７ｂが形成されている。これらコレクタバンプ電極３７ｃ、エミッタバンプ電極３７ｅおよびベースバンプ電極３７ｂは、同じ第３配線層に形成されているため、半導体チップＩＣの素子形成面は平坦化されている。
【００６３】
電力増幅器ＰＭ２が形成された半導体チップＩＣ１は、主面を下側に向けた状態（フェイスダウン）でモジュール基板上に搭載され、コレクタバンプ電極３７ｃ，エミッタバンプ電極３７ｅおよびベースバンプ電極３７ｂがモジュール基板の部品搭載面に形成された基板側端子に接続される。
【００６４】
次に、表面実装部品をモジュール基板上に搭載する１次実装後のモジュールＭＡの構成を説明する。図８は、本実施の形態１であるデジタル携帯電話機におけるモジュールＭＡの１次実装の一例を示している。ここでは、前述したフロントエンド装置１および電力増幅器ＰＭを１つのモジュールＭＡに組み立てた構成となっているが、これに限定されないことは言うまでもない。例えばフロントエンド装置１と電力増幅器ＰＭとを別々のモジュールとして構成してもよい。また、ここでは、増幅段をｎＭＯＳで構成した電力増幅器ＰＭ１を有する半導体チップＩＣ１を例に挙げて説明するが、増幅段をＨＢＴで構成した電力増幅器ＰＭ２を有する半導体チップを用いてもよい。この場合は、主面をモジュール基板の主面へ向けたフェイスダウン接続となる。さらに、増幅段の前段をｎＭＯＳで構成し、後段をＨＢＴで構成した場合は、電力増幅器ＰＭに２つの半導体チップが用いられる。
【００６５】
モジュールＭＡは、複数枚の絶縁体板を積層して一体化した多層配線構造を有するＰＣＢ（第１配線基板）３８を基板としている。ＰＣＢ３８の部品搭載面（第１面）には、例えばＣｕ膜からなる基板側端子４０ａ１，４０ａ２，４０ｂ，４０ｃおよび配線等がパターン形成されており、裏面（第２面）には、例えばＣｕ膜からなる電極４２Ｇ，４２Ｓがパターン形成されている。さらに、図８には、ＰＣＢ３８の部品搭載面に搭載される表面実装部品として、能動素子が形成された半導体チップＩＣ１，ＩＣ２と、１つのチップ基板に１個の受動素子が形成された単体チップ部品４３と、１つのチップ基板に複数個の受動素子が形成された集積チップ部品４４とを例示している。さらに、これら表面実装部品は高弾性の封止用の樹脂４５によって覆われている。樹脂４５は、例えば高弾性エポキシの樹脂であり、その弾性率の許容範囲は、１８０℃以上の温度において、２ＧＰａ以上であることが好ましい。
【００６６】
図８に例示した２つの半導体チップＩＣ１，ＩＣ２のうち、一方の半導体チップＩＣ１は受動素子に比べて発熱量が多い能動素子、例えば電力増幅器ＰＭ１であり、他方の半導体チップＩＣ２は能動素子に比べて発熱量が少ない能動素子、例えばアンテナスイッチである。半導体チップＩＣ１，ＩＣ２の主面に形成された複数の外部用端子（表面電極）は、これに対応するＰＣＢ３８の基板側端子４０ｃと接合材により接続されている。ここでは、接合材に、Ａｕの細線からなるボンディングワイヤＢＷを用いる。
【００６７】
半導体チップＩＣ１は、その裏面をＰＣＢ３８の部品搭載面に形成されたチップ搭載用の基板側端子（第１基板側端子）４０ａ１と接合し、ダイボンド材として半田（第１半田）４６を用いてＰＣＢ３８上に固定されている。この半田４６は、例えば２８０℃以上の温度で液状となる高融点半田、例えばＰｂを含むＰｂ−Ｓｎ半田を用いる。Ｐｂ−Ｓｎ半田のＳｎの含有量は、例えば２から３０ｗｔ％が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては２から１０ｗｔ％が考えられるが、さらに１０ｗｔ％を中心値とする周辺範囲が最も好適と考えられる。高融点半田を用いることにより、多量の発熱が生じても半導体チップＩＣ１とＰＣＢ３８との接着強度が確保できて、半導体チップＩＣ１のＰＣＢ３８からの剥離を防ぐことができる。
【００６８】
半導体チップＩＣ１の裏面電極（例えば図５の裏面電極ＢＬ）は、ＰＣＢ３８の部品搭載面から裏面へ貫通して形成された複数の放熱ビア４７内の導電性材料を通じてＰＣＢ３８の裏面に形成された電極４２Ｇと電気的かつ熱的に接合されている。この電極４２Ｇには基準電位（例えば接地電位ＧＮＤで０Ｖ程度）が供給される。すなわち、ＰＣＢ３８の裏面の電極４２Ｇに供給された基準電位は、放熱ビア４７および基板側端子４０ａ１を通じて半導体チップＩＣ１の裏面に供給されるようになっている。また、逆に半導体チップＩＣ１の動作時に発生した熱は、半導体チップＩＣ１の裏面からチップ搭載用の基板側端子４０ａ１および放熱ビア４７を通じてＰＣＢ３８の裏面に形成された電極４２Ｇに伝わり放散されるようになっている。ＰＣＢ３８の裏面に形成された外周近傍の電極４２Ｓは、信号用の電極を示している。
【００６９】
半導体チップＩＣ２は、その裏面をＰＣＢ３８の部品搭載面に形成されたチップ搭載用の基板側端子４０ａ２と接合し、ダイボンド材として半田４８ａを用いてＰＣＢ３８上に固定されている。この半田４８ａは、例えば２００℃以上の温度で液状となるＰｂを含まないＰｂフリー半田、例えばＡｇ３ｗｔ％およびＣｕ０.５ｗ％を含むＳｎ（以下、Ｓｎ−３Ａｇ−０.５Ｃｕ半田と記す）を用いる。
【００７０】
単体チップ部品４３は、例えばコンデンサ、インダクタ、レジスタまたはフェライトビーズ等の受動素子が１つの基板上に搭載された表面実装部品である。フェライドビーズとは、フェライト素子の中に通電用の内部電極を埋め込んだ構造をしており、フェライトが磁性体として働くことで電磁妨害（ＥＭＩ：Electromagnetic Interference）ノイズの元となる高周波電流成分を吸収する素子である。単体チップ部品４３は、その裏面をＰＣＢ３８の部品搭載面に対向させてＰＣＢ３８上に搭載されており、単体チップ部品４３の両端に形成された接続端子が、半田（第２半田）４８ｂを介してＰＣＢ３８の部品搭載面に形成された基板側端子（第２基板側端子）４０ｂと半田接続されている。この半田接続には、Ｐｂを含まないＰｂフリー半田、例えばＳｎ−３Ａｇ−０.５Ｃｕ半田を用いる。単体チップ部品４３の裏面とＰＣＢ３８の部品搭載面との距離は、例えば１０μｍ程度であるが、この隙間には封止用の樹脂４５がボイドを形成することなく充填されている。
【００７１】
集積チップ部品４４は、例えば図３に示したロウパスフィルタＬＰＦ１，ＬＰＦ２等の受動素子が複数個形成された表面実装部品である。集積チップ部品４４は、ＰＣＢ３８にフリップチップ接続されており、集積チップ部品４４の主面をＰＣＢ３８の部品搭載面に対向させて、集積チップ部品４４の主面に形成された接続端子（例えば図３のバンプ電極２１）が、半田（第２半田）４８ｃを介してＰＣＢ３８の部品搭載面に形成された基板側端子（第２基板側端子）４０ｂと半田接続されている。この半田接続には、Ｐｂを含まないＰｂフリー半田、例えばＳｎ−３Ａｇ−０.５Ｃｕ半田を用いる。集積チップ部品４４の主面とＰＣＢ３８の部品搭載面との距離は、例えば１０〜２０μｍ程度であるが、この隙間にも封止用の樹脂４５がボイドを形成することなく充填されている。
【００７２】
なお、半導体チップＩＣ２、単体チップ部品４３および集積チップ部品４４の半田接続で用いる半田材料としてＰｂフリー半田を用いるとしたが、半田材料は、これに限定されるものではなく種々変更可能であり、例えばＰｂを含むＳｎ（以下、Ｐｂ−Ｓｎ半田と記す）を用いてもよい。しかし、欧州におけるＰｂ規制を考慮するとＰｂフリー半田が好ましい。
【００７３】
また、半導体チップＩＣ１，ＩＣ２にボンディングワイヤＢＷを用いているため、全ての基板側端子４０ａ１，４０ａ２，４０ｂ，４０ｃの表面にはメッキ層が形成されている。メッキ層は、例えば下層から順にＮｉ層およびＡｕ層がメッキされた積層膜からなる。従って、単体チップ部品４３は、その接続端子においてメッキ層と半田接続され、集積チップ部品４４は、その接続端子においてメッキ層と接続されるとともに、半導体チップＩＣ１，ＩＣ２の主面に形成された外部用端子に接続するボンディングワイヤＢＷは、基板側端子４０ｃの表面のメッキ層と接続されている。
【００７４】
次に、製品に組み込むために、さらに上記モジュールＭＡを実装配線基板（マザーボード）上に搭載する２次実装後のモジュールＭＡの構成を説明する。図９は、本実施の形態１であるデジタル携帯電話機におけるモジュールＭＡの２次実装の一例を示している。
【００７５】
マザーボード（第２配線基板）５０は、例えば多層配線構造を有するプリント配線基板からなり、その主面（第１面）には、モジュールＭＡと、その他に複数の単体チップ部品５１等が搭載されている。モジュールＭＡは、前述したように、その基板にＰＣＢ３８を採用し、ＰＣＢ３８の部品搭載面は樹脂４５により覆われており、これによりＰＣＢ３８の部品搭載面に搭載された半導体チップＩＣ１，ＩＣ２、単体チップ部品４３および集積チップ部品４４等が封止されている。また、モジュールＭＡは、ＰＣＢ３８の裏面に形成された電極４２Ｇ，４２Ｓ等をマザーボード５０の主面に向けた状態でマザーボード５０上に搭載されている。上記電極４２Ｇ，４２Ｓは、接合材、例えば半田（第３半田）５３を介してそれぞれマザーボード５０の主面に形成されたプリント配線と接続されている。
【００７６】
次に、本実施の形態１によるモジュールＭＡの１次実装工程および２次実装工程の一例を図１０〜図１９を用いて工程順に説明する。図１０はモジュールＭＡの組み立て手順を説明する工程図、図１１は４層の銅配線が形成されたＰＣＢ３８の一部断面を拡大した図、図１２〜図１９は１つのモジュール領域を示す半導体装置の要部断面図である。
【００７７】
モジュールＭＡの１次実装工程について説明する。
【００７８】
まず、例えば図１１に示すＰＣＢ３８を準備する。ＰＣＢ３８は、複数（例えば１２０個程度）の装置領域であるモジュール領域が区画ラインによって区画形成された多数個取り基板であり、例えばモジュール領域が１２０個形成されている場合、一例として、その大きさは８０ｍｍ×８０ｍｍ程度、厚さは０.３ｍｍ程度である。ＰＣＢ３８は、コア材５６の上下に内層用Ｃｕ膜５７（２層目および３層目配線）がパターン形成され、これら内層用Ｃｕ膜５７はプリプレグ５８と呼ばれる絶縁材料によって挟まれている。内層用Ｃｕ膜５７の厚さは、例えば０.２ｍｍ程度、プリプレグ５８の厚さは、例えば０.０６ｍｍ程度である。さらにプリプレグ５８の外面は、例えば各モジュール領域の半導体チップまたはチップ部品などの表面実装部品が搭載される面（部品搭載面）であって、プリプレグ５８に密着して外層用Ｃｕ膜５９（１層目および４層目配線）がパターン形成されている。この外層用Ｃｕ膜５９は、図８で示した基板側端子４０ａ１，４０ａ２，４０ｂ，４０ｃであり、その厚さは、例えば０.０２ｍｍ程度である。外層用Ｃｕ膜５９の表面には、例えばＮｉ層およびＡｕ層が下層から順に形成されたメッキ層が形成されている。さらに、半導体チップまたはチップ部品などの表面実装部品が実装される領域を除いて、外層用Ｃｕ膜５９上はソルダーレジスト６０により覆われている。ソルダーレジスト６０の厚さは、例えば０.０２５〜０.０５ｍｍ程度である。
【００７９】
上下に位置する２層の内層用Ｃｕ膜５７との間、または内層用Ｃｕ膜５７と外層用Ｃｕ膜５９との間は、コア材５６またはプリプレグ５８を貫通するＣｕ膜が埋め込まれたビア６１を介して電気的に接続されている。また、各モジュール領域の半導体チップＩＣ１が搭載される領域には、コア材５６およびプリプレグ５８を貫通するＣｕ膜が埋め込まれた放熱ビア４７が形成されている。コア材５６、プリプレグ５８およびソルダーレジスト６０は、例えばエポキシなどの樹脂からなる。
【００８０】
次に、半田印刷を行う（図１０の工程Ｐ１）。まず、図１２に示すように、ＰＣＢ３８の部品搭載面に印刷用マスク６３を載せる。印刷用マスク６３は、例えば厚さ０.２ｍｍ程度のステンレスからなり、エッチングによって所望する箇所に穴が開けられている。続いて、印刷用マスク６３とＰＣＢ３８との位置を決めた後、半田４８を印刷用マスク６３の一端に載せ、スキージ６５を用いて半田４８を動かす。半田４８はＰｂフリー半田であり、例えばＳｎ−３Ａｇ−０.５Ｃｕ半田を用いる。これにより、図１３に示すように、半田４８ａ，４８ｂ，４８ｃをＰＣＢ３８の部品搭載面に形成された所定の基板側端子４０ａ２，４０ｂ上に印刷する。この時、スキージ６５は、例えば４５度程度傾けて半田４８がローリングするように印刷する。続いて、図１４に示すように、印刷用マスク６３を取り除くことにより、後の工程において単体チップ部品４３、集積チップ部品４４および半導体チップＩＣ２が接続される基板側端子４０ａ２，４０ｂ上に半田４８ａ，４８ｂ，４８ｃを残す。
【００８１】
次に、半導体チップＩＣ１用の半田塗布する（図１０の工程Ｐ２）。図１５に示すように、ポッティングノズル６６から半導体チップＩＣ１が搭載される箇所に半田４６を供給し、半導体チップＩＣ１が接続される基板側端子４０ａ１上に半田４６を塗り付ける。半田４６は、例えば２８０℃以上の温度で液状となるＰｂを含む高融点半田を用いる。
【００８２】
次に、図１６に示すように、単体チップ部品４３、集積チップ部品４４をおよび半導体チップＩＣ１，ＩＣ２を所定の基板側端子４０ａ１，４０ａ２，４０ｂ上に配置する（図１０の工程Ｐ３）。続いて、図１７に示すように、ＰＣＢ３８をヒートブロック６７上に載せてリフローを行い、半田４６，４８ａ，４８ｂ，４８ｃを溶かすことによって上記表面実装部品を一括して半田接続する（図１０の工程Ｐ４）。この時、ＰＣＢ３８を構成するソルダーレジスト６０が焦げたり、プリプレグ５８がコア材５６から剥離したりするのを防ぐために、ヒートブロック６７は、２８０℃未満の温度、例えば２５０℃に設定される。このヒートブロック６７による加熱により半田４８ａ，４８ｂ，４８ｃが溶融して、単体チップ部品４３の両端の接続端子と基板側端子４０ｂとを半田４８ｂで半田接続し、集積チップ部品４４の接続端子と基板側端子４０ｂとを半田４８ｃで半田接続し、半導体チップＩＣ２と基板側端子４０ａ２とを半田４８ｃで半田接続する。
【００８３】
さらに、ヒートブロック６７による加熱に加えて、半導体チップＩＣ１を２８０℃以上の温度、例えば３３０〜３５０℃の温度で局所加熱する。半導体チップＩＣ１の局所加熱には、例えばホットジェット６８を用いる。ホットジェット６８のノズルから３００℃以上のドライエアーを吹き出すことにより、半田４６が溶融して半導体チップＩＣ１と基板側端子４０ａ１とが半田接続する。ホットジェットは、内径１〜２ｍｍ程度のパイプの周囲をニクロム線で巻いた構造をしており、そのパイプの中に導入された空気をニクロム線により所望の温度に加熱して、ホットジェット６８のノズルから３００℃以上のドライエアーを吹き出す。ホットジェット６８による１回の加熱時間は、例えば５秒程度、ドライエアーの流量は、例えば８リットル／ｍｉｎ程度である。なお、半導体チップＩＣ１の裏面が半田４６を介してヒートブロック６７に接触していると、熱が拡散して逃げてしまい、半導体チップＩＣ１の温度が上昇しないことがある。これを避けるため、ヒートブロック６７の半導体チップＩＣ１が搭載される領域に凹部６７ａを形成し、半導体チップＩＣ１の裏面とヒートブロック６７とが接触しないようにする。
【００８４】
このように、半田４８ａ，４８ｂ，４８ｃを用いた単体チップ部品４３、集積チップ部品４４および半導体チップＩＣ２の半田接続は、ヒートブロック６７上に各表面実装部品が搭載されたＰＣＢ３８を載せて２８０℃未満の温度の加熱処理により行われ、同時に半田４６を用いた半導体チップＩＣ１の半田接続は、ホットジェットを用いた２８０℃以上の温度の加熱処理により行われる。これにより、熱によるＰＣＢ３８の損傷、例えばソルダーレジスト６０の焦げやプリプレグ５８のコア材５６からの剥離、およびＰｂフリー半田（半田４８ａ，４８ｂ，４８ｃ）の溶融を生ずることなく、高融点半田（半田４６）を用いて半導体チップＩＣ１をＰＣＢ３８に半田接続することができる。その結果、ＰＣＢ３８上に強い接着強度を有する半導体チップＩＣ１を搭載することができる。
【００８５】
次に、各表面実装部品が半田接続されたＰＣＢ３８を洗浄し（図１０の工程Ｐ５）、続いて、ワイヤボンディング（図１０の工程Ｐ６）を行う。ここでは、図１８に示すように、半導体チップＩＣ１，ＩＣ２の上面に露出したパッドと、その表面にメッキ層が形成された基板側端子４０ｃとをボンディングワイヤＢＷ、例えばＡｕ線を用いて接続する。
【００８６】
次に、各表面実装部品を樹脂４５によって封止するトランスファーモールドを行う（図１０の工程Ｐ７）。モールド装置の上金型を上げて、各表面実装部品が半田接続されたＰＣＢ３８を下金型に設置する。その後、上金型を下げてＰＣＢ３８を固定する。上金型には、上金型と下金型との間の成型金型内の空気および樹脂を外部へ送り出すためのエアベントが設けられている。続いて、成型金型内を強制的に、例えば１Ｔｏｒｒ以下に減圧した後、樹脂タブレットをプレヒータで加熱し、樹脂粘度を下げてから液状化した樹脂４５を成型金型内へ圧送する。樹脂４５は、例えば熱硬化性のエポキシ樹脂が用いられる。続いて、成型金型内に充填された封止用樹脂を重合反応により硬化させた後、上金型と下金型とを開けて、樹脂４５で覆われたＰＣＢ３８を取り出す。その後、不要な封止用の樹脂４５を除去し、さらに、ベーク処理を行って（図１０の工程Ｐ８）重合反応を完成させることにより、図１９に示す各表面実装部品が樹脂４５により封止されたモジュールＭＡが完成する。
【００８７】
このように、成型金型内を減圧した後に樹脂４５を投入することにより、樹脂４５の流動性を図ることができるので、狭い隙間、例えば単体チップ部品４３の裏面とＰＣＢ３８の部品搭載面との隙間（１０μｍ程度）および集積チップ部品４４の主面とＰＣＢ３８の部品搭載面との隙間（３０μｍ程度）に、ボイドの形成を防いで樹脂４５を充填することができる。その結果、次に説明するモジュールＭＡの組み立て時に、例えば２５０℃程度の温度の熱が加えられてＰｂフリー半田の半溶融が生じても、Ｐｂフリー半田のフラッシュ状の流れを防ぐことができるので、例えば単体チップ部品４３の両端の接続端子間または集積チップ部品４４の主面の接続端子間が繋がることはなく、短絡を回避することができる。
【００８８】
次に、封止用樹脂４５およびＰＣＢ３８をダイシングラインに沿って切断して、個々のモジュールＭＡに分離する（図１０の工程Ｐ９）。その後、モジュールＭＡを覆う樹脂４５の表面に、例えば商標、品名、ロット番号などを捺印した後、製品規格に照らした項目でモジュールＭＡの電気的特性を測定し、モジュールＭＡを選別する（図１０の工程Ｐ１０）。
【００８９】
次に、モジュールＭＡの２次実装行程について説明する。
【００９０】
ＰＣＢ３８の裏面には、マザーボード５０に実装可能なように、半田接続用の電極４２Ｇ，４２Ｓが形成されている。まず、マザーボード５０に半田ペーストを印刷する。続いて、モジュールＭＡをマザーボード５０上に配置した後、例えば２５０℃程度の温度でリフロー処理を行い、モジュールＭＡをマザーボード５０上に実装する。その後、電気的特性のテストを行い、実装完成となる。２次実装における上記リフロー処理では、Ｐｂフリー半田を用いて単体チップ部品４３、集積チップ部品４４および半導体チップＩＣ２をＰＣＢ３８に半田接続する温度（例えば２２０℃程度）よりも高い温度（例えば２５０℃程度）を用いるため、Ｐｂフリー半田が溶融する場合がある。しかし、モジュールＭＡとマザーボード５０との半田接続に用いる半田量に比べて、単体チップ部品４３、集積チップ部品４４または半導体チップＩＣ２とＰＣＢ３８との半田接続に用いるＰｂフリー半田の半田量を少くできることから、溶融する半田量はわずかであり、フラッシュ状となり単体チップ部品４３または集積チップ部品４４の接続端子間を短絡するまでには至らない。
【００９１】
なお、本実施の形態１では、ＰＣＢ３８に搭載された各表面実装部品を高弾性の樹脂４５によって覆った場合について説明したが、これに限定されるものではなく、例えば低弾性の樹脂、例えばシリコーン樹脂を用いることも可能である。
【００９２】
また、ＧＳＭ９００とＧＳＭ１８００の２つの周波数帯の電波を取り扱うことが可能なデュアルバンド方式に適用した場合について説明したが、これに限定されるものではなく、例えばＧＳＭ９００、ＧＳＭ１８００およびＧＳＭ１９００との３つの周波数帯の電波を取り扱うことが可能なトリプルバンド方式に適用しても良い。また、８００ＭＨｚ帯、８５０ＭＨｚ帯でも対応できる。
【００９３】
このように、本実施の形態１によれば、単体チップ部品４３および集積チップ部品４４の半田接続が、ヒートブロック６７を用いた２８０℃未満の温度の加熱処理により行われるので、Ｐｂフリー半田を用いることができ、また、熱によるＰＣＢ３８の損傷、例えばソルダーレジスト６０の焦げやプリプレグ５８のコア材５６からの剥離を回避することができる。さらに、上記半田接続と同時に半導体チップＩＣ１の半田接続が、ホットジェットを用いた２８０℃以上の温度の加熱処理により行われるので、半導体チップＩＣ１の半田接続に高融点半田を用いることができるので、強い接着強度を有する半導体チップＩＣ１をＰＣＢ３８上に搭載することができる。
【００９４】
また、成型金型内を減圧して樹脂４５を投入することにより、樹脂４５の流動性を図ることができるので、例えば単体チップ部品４３の裏面とＰＣＢ３８の部品搭載面との狭い隙間、また集積チップ部品４４の主面とＰＣＢ３８の部品搭載面との狭い隙間にボイドを形成することなく樹脂４５を充填することができる。これにより、マザーボード５０にモジュールＭＡを半田接続した後に、例えば２５０℃程度の温度の熱が加えられてモジュールＭＡ内のＰｂフリー半田の半溶融が生じても、Ｐｂフリー半田のフラッシュ状の流れを防ぐことができるので、例えば単体チップ部品４３の両端の接続端子間または集積チップ部品４４の主面の接続端子間が繋がることはなく、短絡を回避することができる。
【００９５】
（実施の形態２）
本実施の形態２である各表面実装部品を一括してモジュール基板に半田接続する実装行程の他の例を説明する。図２０は、前記実施の形態１の図１６に続く実装方法を説明する半導体装置の要部断面図である。
【００９６】
前記実施の形態１と同様に、ホットジェット６８を用いて半導体チップＩＣ１を２８０℃以上の温度、例えば３３０〜３５０℃の温度で局所加熱して、半導体チップＩＣ１と基板側端子４０ａ１とを高融点半田で接続するが、この時、ヒートブロック６７を加熱せず、ＰＣＢ３８上に搭載された全ての表面実装部品をカバー６８ａで覆う。Ｐｂフリー半田は、半導体チップＩＣ１上にホットジェット６８のノズルから吹き出したドライエアーがカバー６８ａ内で拡散して生じる余熱により溶融して、単体チップ部品４３と基板側端子４０ｂ、集積チップ部品４４と基板側端子４０ｂ、および半導体チップＩＣ２と基板側端子４０ａ２とが接続される半導体チップＩＣ１以外の領域は、ホットジェット６８のノズルから吹き出したドライエアーが逃げる熱のみで加熱するので、２８０℃未満の温度、例えば１５０℃程度に抑えることができる。これにより、ソルダーレジスト６０が焦げたり、プリプレグ５８がコア材５６から剥離したりするのを防ぐことができる。この半田接続以後の工程は前記実施の形態１と同じなので説明を省略する。
【００９７】
このように、本実施の形態２によれば、Ｐｂフリー半田を用いた単体チップ部品４３、集積チップ部品４４または半導体チップＩＣ２の半田接続は、ホットジェット６８から吹き出すドライエアーの拡散を用いて２８０℃未満の温度の加熱処理により行われる。これにより、Ｐｂフリー半田の溶融や熱によるＰＣＢ３８の損傷を防ぐことができる。
【００９８】
（実施の形態３）
本実施の形態３である表面実装部品を一括してモジュール基板に半田接続する実装行程の他の例を説明する。図２１は、前記実施の形態１の図１６に続く実装方法を説明する半導体装置の要部断面図である。
【００９９】
前記実施の形態２と同様に、ヒートブロック６７を加熱せず、ＰＣＢ３８上に搭載された全ての表面実装部品をカバー６８ａで覆い、ホットジェット６８を用いて半導体チップＩＣ１を２８０℃以上の温度、例えば３３０〜３５０℃の温度で局所加熱して、半導体チップＩＣ１と基板側端子４０ａ１とを高融点半田で接続する。また、ホットジェット６８のノズルから吹き出したドライエアーがカバー６８ａ内で拡散して生じる余熱によりＰｂフリー半田を溶融して、単体チップ部品４３と基板側端子４０ｂ、集積チップ部品４４と基板側端子４０ｂ、および半導体チップＩＣ２と基板側端子４０ａ２とを接続する。
【０１００】
さらに、本実施の形態３では、半導体チップＩＣ１とＰＣＢ３８との間に生成されるボイドを逃がすために、ホットジェット６８の吹き出し口に加重ピン６９を設けて、半導体チップＩＣ１をこの加重ピン６９で押さえる。ホットジェット６８の吹き出し口と加重ピン６９との接続部分はヒータ７０で加熱されており、加重ピン６９によるドライエアーの温度低下を防いでいる。なお、極端なドライエアーの温度低下が無い場合などは、ヒータ７０は設けなくてもよい。この半田接続以後の工程は前記実施の形態１と同じなので説明を省略する。
【０１０１】
このように、本実施の形態３によれば、半導体チップＩＣ１を加重ピン６９で押さえることにより、半導体チップＩＣ１とＰＣＢ３８との間に生成されるボイドを逃がすことができるので、前記実施の形態１よりも、半導体チップＩＣ１とＰＣＢ３８との接着強度を向上させることができる。
【０１０２】
（実施の形態４）
本実施の形態４である各表面実装部品を一括してモジュール基板に半田接続する実装行程の他の例を説明する。図２２は、前記実施の形態１の図１６に続く実装方法を説明する半導体装置の要部断面図である。
【０１０３】
前記実施の形態２と同様に、ヒートブロック６７を加熱せず、ＰＣＢ３８上に搭載された全ての表面実装部品をカバー６８ａで覆い、ホットジェット６８を用いて半導体チップＩＣ１を２８０℃以上の温度、例えば３３０〜３５０℃の温度で局所加熱して、半導体チップＩＣ１と基板側端子４０ａ１とを高融点半田で接続する。また、ホットジェット６８のノズルから吹き出したドライエアーがカバー６８ａ内で拡散して生じる余熱によりＰｂフリー半田を溶融して、単体チップ部品４３と基板側端子４０ｂ、集積チップ部品４４と基板側端子４０ｂ、および半導体チップＩＣ２と基板側端子４０ａ２とを接続する。
【０１０４】
さらに、本実施の形態４では、半導体チップＩＣ１とＰＣＢ３８との間に生成されるボイドを逃がすために、ホットジェット６８の吹き出し口にブロック７１を設けて、半導体チップＩＣ１の全体にこのブロック７１を接触させて、ホットジェット６８による加熱と同時に、ホットジェット６８による加圧を行う。ブロック７１にはヒータが入っており、ブロック７１を半導体チップＩＣ１に接触させることによるドライエアーの温度低下を防いでいる。また、ブロック７１の少なくとも半導体チップＩＣ１と接触する部分はセラミックが用いられる。この半田接続以後の工程は前記実施の形態１と同じなので説明を省略する。
【０１０５】
このように、本実施の形態４によれば、半導体チップＩＣ１をブロック７１で加圧することにより、半導体チップＩＣ１とＰＣＢ３８との間に生成されるボイドを逃がすことができるので、前記実施の形態１よりも、半導体チップＩＣ１とＰＣＢ３８との接着強度を向上させることができる。
【０１０６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるデジタル携帯電話機に適用した場合について説明したが、それに限定されるものではなく、例えば通信機能を有するＰＤＡ（Personal Digital Assistants）等のような移動体情報処理装置や通信機能を有するパーソナルコンピュータ等のような情報処理装置にも適用することができる。
【産業上の利用可能性】
【０１０８】
本発明は、半導体装置を製造する製造業に幅広く使用することができる。
【符号の説明】
【０１０９】
１  フロントエンド装置
２  ベースバンド回路
３  変復調用回路
４ａ，４ｂ  スイッチ回路
５  分波器
６  周辺回路
６Ａ  制御回路
６Ｂ  バイアス回路
６Ａ１  電源制御回路
６Ａ２  バイアス電圧生成回路
７ａ，７ｂ  入力端子
８ａ，８ｂ  出力端子
９ａ１〜９ａ５，９ｂ１〜９ｂ５，９ｃ  伝送線路
１０ａ，１０ｂ  入力端子
１１ａ１〜１１ａ３，１１ｂ１〜１１ｂ３  電源端子
１２ａ，１２ｂ  出力端子
１３  制御端子
１４  絶縁膜
１５ｂ  下層電極
１５ｔ  上層電極
１６ａ  酸化シリコン膜
１６ｂ  窒化シリコン膜
１６ｃ  酸化シリコン膜
１６ｄ  ポリイミド樹脂膜
１７  絶縁膜
１８ａ〜１８ｃ  接続孔
２０  ポリイミド樹脂膜
２１  バンプ電極
２２  メッキ層
２３  ゲート絶縁膜
２４  ゲート電極
２５  ｎ＋型半導体領域
２６ａ  ｎ−型半導体領域
２６ｂ  ｎ＋型半導体領域
２７ａ〜２７ｄ  ｐ＋＋型半導体領域
２８  サブコレクタ層
２８ａ  メサアイソレーション
２９  コレクタ電極
３０  コレクタメサ
３１  ベースメサ
３２  ベース電極
３３  エミッタ層
３４  エミッタ電極
３５ａ，３５ｂ  接続孔
３６ａ，３６ｂ，３６ｃ  接続孔
３７ｂ  ベースバンプ電極
３７ｃ  コレクタバンプ電極
３７ｅ  エミッタバンプ電極
３８  ＰＣＢ
４０ａ１，４０ａ２，４０ｂ，４０ｃ  基板側端子
４２Ｇ，４２Ｓ  電極
４３  単体チップ部品
４４  集積チップ部品
４５  樹脂
４６  半田
４７  放熱ビア
４８，４８ａ，４８ｂ，４８ｃ  半田
５０  マザーボード
５１  単体チップ部品
５３  半田
５６  コア材
５７  内層用銅膜
５８  プリプレグ
５９  外層用銅膜
６０  ソルダーレジスト
６１  ビア
６３  印刷用マスク
６５  スキージ
６６  ポッティングノズル
６７  ヒートブロック
６７ａ  凹部
６８  ホットジェット
６８ａ  カバー
６９  加重ピン
７０  ヒータ
７１  ブロック
Ａ  電力増幅回路
Ａ１〜Ａ３  増幅段
ＡＭ１〜ＡＭ３  整合回路
ＡＮＴ  アンテナ
Ｂ  電力増幅回路
Ｂ１〜Ｂ３  増幅段
ＢＬ  裏面電極
ＢＭ１〜ＢＭ３  整合回路
ＢＷ  ボンディングワイヤ
Ｃ，Ｃ１，Ｃ２，Ｃｐ１〜Ｃｐ３，Ｃｍ１〜Ｃｍ１２  コンデンサ
Ｃａ  上部電極
Ｃｂ  下部電極
ＣＮＴ１，ＣＮＴ２  切換信号
ＣＳＬ  容量絶縁膜
ＥＰ  エピタキシャル層
ＧＮＤ  接地電位
ＦＬＴ１，ＦＬＴ２  フィルタ
ＨＢＴ１〜ＨＢＴ３  ヘテロ接合型倍ポーラトランジスタ
ＩＣ１，ＩＣ２  半導体チップ
ＩＤ  集積チップ部品
Ｌ，Ｌｐ１〜Ｌｐ３  インダクタ
ＬＰＦ１，ＬＰＦ２  ロウパスフィルタ
Ｍ１  第１層配線
Ｍ２  第２層配線
Ｍ１ｂ  第１ベース配線
Ｍ１ｃ  第１コレクタ配線
Ｍ２ｂ  第２ベース配線
Ｍ２ｃ  第２コレクタ配線
Ｍ２ｅ  エミッタ配線
ＭＡ  モジュール
ＭＮ１，ＭＮ２  インピーダンス整合回路
ＰＬ１〜ＰＬ６  プラグ
ＰＭ，ＰＭ１，ＰＭ２  電力増幅器
ＰＷＬ  ウエル
Ｑｎ，Ｑｎ１，Ｑｎ２  ｎＭＯＳ
Ｓ１〜Ｓ３  半導体基板
【図１】
2010114454.tif 000003
【図２】
2010114454.tif 000004
【図３】
2010114454.tif 000005
【図４】
2010114454.tif 000006
【図５】
2010114454.tif 000007
【図６】
2010114454.tif 000008
【図７】
2010114454.tif 000009
【図８】
2010114454.tif 000010
【図９】
2010114454.tif 000011
【図１０】
2010114454.tif 000012
【図１１】
2010114454.tif 000013
【図１２】
2010114454.tif 000014
【図１３】
2010114454.tif 000015
【図１４】
2010114454.tif 000016
【図１５】
2010114454.tif 000017
【図１６】
2010114454.tif 000018
【図１７】
2010114454.tif 000019
【図１８】
2010114454.tif 000020
【図１９】
2010114454.tif 000021
【図２０】
2010114454.tif 000022
【図２１】
2010114454.tif 000023
【図２２】
2010114454.tif 000024