(57)【要約】【課題】半導体層の一方の面に基板が形成された半導体素子について、特性の劣化を避けながら容易に形成することを実現する。【解決手段】半導体素子１は、半導体材料からなる半導体層５と、半導体層５の一方の面に接合された金属層１８とを備え、金属層１８は、磁性体層１６を有し、磁性体層１６は、少なくともＦｅ及びＮｉを含む合金からなる層を有する。【選択図】図１
2010225852.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料からなる半導体層と、前記半導体層の一方の面に接合された金属層とを備え、
前記金属層は、磁性体層を有し、
前記磁性体層は、少なくともＦｅ及びＮｉを含む合金からなる層を有することを特徴とする半導体素子。
【請求項２】
請求項１において、
前記半導体層の内部応力と、前記金属層の内部応力との差が０．２ＧＰａ以下となるように、前記磁性体層におけるＦｅ及びＮｉの比率が設定されていることを特徴とする半導体素子。
【請求項３】
請求項１又は２において、
前記金属層は、前記磁性体層に加えて、Ｃｕ、Ａｕ、Ｎｉ及びＦｅの少なくとも一つの金属を含む放熱層を有することを特徴とする半導体素子。
【請求項４】
請求項１〜３のいずれか一つにおいて、
前記磁性体層は、Ｆｅ及びＮｉの合金からなる膜を含む多層膜であり、
前記複数の膜の少なくとも一つは、他の膜とはＮｉ比率が異なることを特徴とする半導体素子。
【請求項５】
請求項４において、
前記半導体材料は、窒化物系III-Ｖ族半導体であり、
前記多層膜は、Ｎｉ比率が０％以上で且つ３２％以下であるか又は４４％以上で且つ１００％以下である第１の磁性体膜と、Ｎｉ比率が３２％以上で且つ４４％以下である第２の磁性体膜とを含むことを特徴とする半導体素子。
【請求項６】
請求項１において、
前記磁性体層におけるＮｉ比率は、前記磁性体層の厚さ方向になだらかに変化することを特徴とする半導体装置。
【請求項７】
請求項３において、
前記放熱層は、前記磁性体層における前記半導体層とは反対側の面に形成され、
前記磁性体層におけるＮｉ比率が前記放熱層側から前記半導体層側に向けてなだらかに変化することにより、前記磁性体層の熱膨張係数が、前記放熱層側における前記放熱層の熱膨張係数に近い値から、前記半導体層側における前記半導体層の熱膨張係数に近い値に変化することを特徴とする半導体素子。
【請求項８】
請求項１において、
前記半導体材料は、ＧａＮであり、
前記磁性体層は、Ｆｅ及びＮｉの合金からなり、
前記合金におけるＮｉ比率は、２９％以上で且つ３２％以下であるか又は４０％以上で且つ５３％以下であることを特徴とする半導体素子。
【請求項９】
請求項１において、
前記半導体材料は、ＺｎＯであり、
前記磁性体層は、Ｆｅ及びＮｉの合金からなり、
前記合金におけるＮｉ比率は、３１％以上で且つ４３％以下であることを特徴とする半導体素子。
【請求項１０】
請求項１において、
前記半導体材料は、ＧａＡｓであり、
前記磁性体層は、Ｆｅ及びＮｉの合金からなり、
前記合金におけるＮｉ比率は、３１％以下又は４３％以上であることを特徴とする半導体素子。
【請求項１１】
請求項１において、
前記半導体材料は、ＧａＰであり、
前記磁性体層は、Ｆｅ及びＮｉの合金からなり、
前記合金におけるＮｉ比率は、２８％以上で且つ３２％以下であるか又は４２％以上で且つ７８％以下であることを特徴とする半導体素子。
【請求項１２】
請求項１において、
前記半導体材料は、ＡｌＧａＩｎＰであり、
前記磁性体層は、Ｆｅ及びＮｉの合金からなり、
前記合金におけるＮｉ比率は、３１％以下又は４３％以上であることを特徴とする半導体素子。
【請求項１３】
請求項１〜１２のいずれか一つにおいて、
前記半導体層の一部が所定の波長の光を発し、
前記半導体層と前記金属層を接合するための接合層が設けられ、前記接合層は、前記波長の光を反射することを特徴とする半導体素子。
【請求項１４】
半導体材料からなる半導体層を形成する工程（ａ）と、
前記半導体層の一方の面上に、少なくともＦｅ及びＮｉを含む合金からなる磁性体層を形成する工程（ｂ）とを備えることを特徴とする半導体素子の製造方法。
【請求項１５】
請求項１４において、
前記磁性体層は、メッキにより形成されることを特徴とする半導体素子の製造方法。
【請求項１６】
請求項１４又は１５において、
前記磁性体層上に、Ｃｕ、Ａｕ、Ｎｉ及びＦｅの少なくとも一つの金属を含む放熱層を形成する工程を更に備えることを特徴とする半導体素子の製造方法。
【請求項１７】
請求項１４〜１６のいずれか一つにおいて、
前記半導体層に複数の半導体素子を構成し、
前記複数の半導体素子
前記複数の半導体素子を含む半導体層及び前記磁性体層を磁力によって支持基板上に固定する工程（ｃ）と、
前記工程（ｃ）の後に、レーザ光により、前記複数の半導体素子をそれぞれ分離する工程（ｄ）とを更に備えることを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮ、ＡｌＧａＩｎＰ、ＺｎＯ、ＧａＰ等の化合物半導体を用いた半導体発光素子等の半導体素子に関し、特に、Ｓｉ、サファイア、ＳｉＣ等の異種基板上に上記化合物半導体を結晶成長させる技術を用いる半導体素子とその製造方法に関するものである。
【背景技術】
【０００２】
ＧａＮ、ＡｌＧａＩｎＰ、ＺｎＯ、ＧａＰ等の化合物半導体を用いた、半導体発光素子等の半導体素子が開発されている。
【０００３】
このような半導体素子に関し、基板として、発光層等の機能部を形成する半導体材料とは異種の材料からなる基板を用いる半導体素子の開発が進んでいる。具体的には、例えば、ＧａＡｓ基板上にＡｌＧａＩｎＰ系材料の発光層を形成した発光素子、Ｓｉ基板上にＧａＰ系材料、ＧａＮ系材料等の発光層を形成した発光素子、サファイア基板上にＧａＮ系材料を結晶成長させた発光素子及びトランジスタ等の半導体素子が挙げられる。
【０００４】
このように、半導体層とは異種の材料を基板に用いる場合、（１）基板を廉価で容易に作製することができ、且つ、（２）基板上に、機能部として結晶性の高い半導体材料を形成できる、ことが必要となる。基板の材料は、このような要求を満たすように選ばれる。
【０００５】
しかし、機能部と同一材料の基板を用いて作製した半導体素子と比較すると、異種の材料からなる基板を用いた場合、半導体素子の特性が低くなる場合がある。
【０００６】
例えば、ＧａＡｓ基板上にＡｌＧａＩｎＰ系の発光部を結晶成長させた半導体発光素子の場合、ＡｌＧａＩｎＰの発光層で発光した光の一部が、ＧａＡｓ基板で吸収されてしまう。このため、半導体発光素子の出力が十分に出ないことになる。
【０００７】
これに対し、特許文献１及び非特許文献１のように、結晶成長用の成長基板を除去し、基板貼り合わせ技術、電解メッキ等を利用して、半導体素子の構造を改善する方法が提案されている。以下、これについて図１６、図１７及び図１８を用いて説明する。
【０００８】
図１６に、半導体素子５００の模式的な断面図を示す。半導体素子５００は、所定の波長の光に対応する発光部（図示省略）を含み、ＡｌＧａＩｎＰ系材料である半導体層５０５を備える。半導体層５０５の一方の面には反射膜５１５が形成され、反射膜５１５の他の面上に支持基板５１６が接合されている。また、半導体層５０５の他方の面には凹部が形成され、該凹部にｎ電極５０７、該凹部以外の位置にｐ電極５０８が設けられている。これらのｎ電極５０７及びｐ電極５０８により、発光部に電力が注入される。
【０００９】
このような半導体素子５００の製造方法について、図１７（ａ）〜（ｈ）を参照して説明する。
【００１０】
まず、図１７（ａ）のように、ｎ型ＧａＡｓ成長基板５１０上に、アンドープ（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐ活性層を含む発光層、ＡｌＧａＡｓエッチングストップ層等により構成されたＡｌＧａＩｎＰ系の半導体層５０５を結晶成長させる。更に、ＡｕＺｎ／Ａｕのｐ電極５０８と、ＡｕＧｅ／Ａｕのｎ電極５０７とを形成し、半導体素子５５０を作製する。
【００１１】
但し、図１７（ａ）には一つの半導体層５０５（及びｎ電極５０７、ｐ電極５０８）に相当する範囲だけが示されているが、この時点では、一つのｎ型ＧａＡｓ成長基板５１０上に複数の半導体層５０５が形成された状態である。
【００１２】
次に、図１７（ｂ）のように、半導体素子５５０の光出射面をガラス基板（支持基板）５１１に固定する。このような固定には、例えばシアノアクリル酸エチル系の接着剤５１２を用いる。尚、該図では、ｐ電極５０８、ｎ電極５０７の形成された側を図の下にむけた４つの半導体層５０５（それぞれが別々の半導体素子５５０を構成する）が示されている。
【００１３】
次に、図１７（ｃ）のように、ウェットエッチングによってｎ型ＧａＡｓ成長基板５１０を除去する。
【００１４】
次に、図１７（ｄ）のように、薄膜のＡｕ膜を用いて反射膜５１５を形成する。更に、反射膜５１５の上に、両面アライメントを用いたフォトリソグラフィにより、フォトレジストからなる分離用パターン５１３を形成する。
【００１５】
次に、図１７（ｅ）のように、電界メッキを用いて、反射膜５１５上にＣｕからなる支持基板５１６を選択的に積層する。これは、約６０μｍの膜厚に形成する。
【００１６】
次に、図１７（ｆ）のように、フォトレジストからなる分離用パターン５１３を除去する。
【００１７】
次に、図１７（ｇ）のように、ガラス基板５１１を取り外した後、接着テープ５２０に貼り付けて該接着テープ５２０を拡張させることにより、各半導体素子５００を分離する。
【００１８】
以上の工程により、図１７（ｈ）に示すように、ＡｌＧａＩｎＰ系半導体層５０５に反射膜５１５と支持基板５１６とが積層された半導体素子５００を製造することができる。
【００１９】
このような製造方法において、支持基板５１６の材料としてＣｕが用いることが提案されている。図１８に、様々な材料の特性（熱伝導率及び熱膨張係数）を示す。図１８の通り、一般的な半導体材料と比較すると、Ｃｕは熱伝導率が高く、且つ、電界メッキにより容易に厚い膜に形成することができる。
【００２０】
このようにして製造された半導体素子５００によると、半導体層５０５に含まれる発光層において発光した光が反射膜５１５によって反射し、半導体素子５００の表面から外部に導かれる。このため、半導体素子５００の発光効率は大幅に改善されている。
【特許文献１】特開２００４−０８８０８３号公報
【非特許文献１】Japanese Journal of Applied Physics Vol. 43, No. 4B, 2004, pp. L576-L578.
【発明の開示】
【発明が解決しようとする課題】
【００２１】
以上に説明した半導体素子の製造方法について、次のような問題が挙げられる。
【００２２】
まず、両面アライメントを用いたフォトリソグラフィによって分離用パターンを形成する必要があり、工程が複雑になる。
【００２３】
また、半導体素子と支持基板とを接着する第１の接着剤材料、フォトレジスト材料及び粘着テープに用いる第２の接着剤材料の選定が難しい。つまり、フォトレジストを除去する際に有機洗浄が必要であるため、第１及び第２の接着剤材料はいずれも有機溶剤に不溶であることが必要となる。また、通常、フォトレジストを用い分離用パターンを形成する際には１００℃以上の高温保持が必要となる。このため、１００℃において変質せず且つ軟化しない第１の接着剤材料が必要である。あるいは、より低温（例えば、６０℃以下）において分離パターンを形成することができるフォトレジスト材料を用いる必要がある。また、フォトレジストの材料は、メッキ溶液に対して耐性を有する必要がある。また、Ｃｕ層を形成した後、半導体発光素子を接着テープに移す際に、第１の接着剤を溶かし且つ第２の接着剤を溶かさないような接着剤除去溶液が必要になる。
【００２４】
しかしながら、以上の条件を満たすような第１の接着剤材料、フォトレジスト材料及び第２の接着剤材料の組み合わせは、本願発明者が調査した限りではない。
【００２５】
以上に鑑み、本発明の目的は、半導体層を形成するための成長基板を除去した後に支持基板を接合した半導体素子において、半導体素子を容易に形成することのできる構造とその製造方法を提供することである。
【課題を解決するための手段】
【００２６】
上記の目的を達成するため、本発明に係る半導体素子は、半導体材料からなる半導体層と、半導体層の一方の面に接合された金属層とを備え、金属層は、磁性体層を有し、磁性体層は、少なくともＦｅ及びＮｉを含む合金からなる層を有する。
【００２７】
このような半導体素子は、製造の際に、磁性体層を利用して磁力により固定することができ、容易に個々の素子に分離することができる。また、磁性体層におけるＮｉ及びＦｅの比率を設定することにより、磁性体層の熱膨張係数を設定することができる。
【００２８】
尚、半導体層の内部応力と、金属層の内部応力との差が０．２ＧＰａ以下となるように、磁性体層におけるＦｅ及びＮｉの比率が設定されていることが好ましい。
【００２９】
このようにすると、半導体素子の温度が高くなった場合にも半導体層と金属層とが同等に膨張する。このため、高温時に半導体層と金属層との間に応力が生じ、これによって半導体素子が損傷するのを避けることができる。例えば、反り、剥離、クラック等が発生する。特に、半導体素子の製造工程におけるレーザーによる分離の際に高温になるため、この際の損傷を避けることができる。
【００３０】
また、金属層は、磁性体層に加えて、Ｃｕ、Ａｕ、Ｎｉ及びＦｅの少なくとも一つの金属を含む放熱層を有することができる。
【００３１】
このような熱伝導率の高い金属を含む層を設けることにより、応力を避けるために熱膨張について制御しながら、放熱性にも優れた半導体素子とすることができる。
【００３２】
また、磁性体層は、Ｆｅ及びＮｉの合金からなる膜を含む多層膜であり、複数の膜の少なくとも一つは、他の膜とはＮｉ比率が異なることが好ましい。
【００３３】
このようにすると、磁性体層の熱膨張係数を容易に設定することができる。
【００３４】
また、半導体材料は、窒化物系III-Ｖ族半導体であり、多層膜は、Ｎｉ比率が０％以上で且つ３２％以下であるか又は４４％以上で且つ１００％以下である第１の磁性体膜と、Ｎｉ比率が３２％以上で且つ４４％以下である第２の磁性体膜とを含むことが好ましい。
【００３５】
このようにすると、第１の磁性体膜の熱膨張係数は半導体層に比べて小さくなり且つ第２の磁性体膜の熱膨張係数は半導体層に比べて大きくなる。このような２層を含むことにより、磁性体層の熱膨張係数を制御して半導体層に合わせることが容易にできる。
【００３６】
また、磁性体層におけるＮｉ比率は、磁性体層の厚さ方向になだらかに変化することが好ましい。
【００３７】
また、放熱層は、磁性体層における半導体層とは反対側の面に形成され、磁性体層におけるＮｉ比率が放熱層側から半導体層側に向けてなだらかに変化することにより、磁性体層の熱膨張係数が、放熱層側における放熱層の熱膨張係数に近い値から、半導体層側における半導体層の熱膨張係数に近い値に変化すること
このようにすると、磁性体層の熱膨張係数についても、磁性体層の厚さ方向になだらかに変化させることができる。
【００３８】
特に、放熱層と半導体層との熱膨張係数が異なる場合に、磁性体層の熱膨張係数を変化させることにより、磁性体層と放熱層との界面及び磁性体層と半導体層との界面の両方において、内部応力の差を低減することができる。
【００３９】
このため、半導体素子が高温になる際にも、半導体素子に印加される応力を容易に低減することができる。
【００４０】
また、半導体材料は、ＧａＮであり、磁性体層は、Ｆｅ及びＮｉの合金からなり、合金におけるＮｉ比率は、２９％以上で且つ３２％以下であるか又は４０％以上で且つ５３％以下であることが好ましい。
【００４１】
また、半導体材料は、ＺｎＯであり、磁性体層は、Ｆｅ及びＮｉの合金からなり、合金におけるＮｉ比率は、３１％以上で且つ４３％以下であることが好ましい。
【００４２】
また、半導体材料は、ＧａＡｓであり、磁性体層は、Ｆｅ及びＮｉの合金からなり、合金におけるＮｉ比率は、３１％以下又は４３％以上であることが好ましい。
【００４３】
また、半導体材料は、ＧａＰであり、磁性体層は、Ｆｅ及びＮｉの合金からなり、合金におけるＮｉ比率は、２８％以上で且つ３２％以下であるか又は４２％以上で且つ７８％以下であることが好ましい。
【００４４】
このようにすると、半導体層の熱膨張係数と磁性体層の熱膨張係数を同程度にすることができる。よって、熱を伴う半導体素子の分離工程等、高温になる場合に、半導体層に印加される応力を低減することができる。
【００４５】
尚、本明細書において、半導体層の材料としての化合物を例えば「ＧａＮ」のように記載するが、これは、該化合物が、構成元素としてＧａ及びＮを主に含むことを意味しており、必ずしもＧａ及びＮのみから成ることを意味するものではない。熱膨張係数が大幅に変わらない範囲であれば、他の構成元素を含んでいてもよい。
【００４６】
また、半導体材料は、ＡｌＧａＩｎＰであり、磁性体層は、Ｆｅ及びＮｉの合金からなり、合金におけるＮｉ比率は、３１％以下又は４３％以上であることが好ましい。
【００４７】
また、半導体層の一部が所定の波長の光を発し、半導体層と金属層とを接合するための接合層が設けられ、接合層は、前記波長の光を反射することが好ましい。
【００４８】
このようにすると、半導体層の一部（発光層）において発光した光が接合層よって反射し、半導体素子の表面から外部に導かれる。このため、半導体素子の発光効率が大幅に改善される。
【００４９】
次に、本発明の半導体素子の製造方法は、半導体材料からなる半導体層を形成する工程（ａ）と、半導体層の一方の面上に、少なくともＦｅ及びＮｉを含む合金からなる磁性体層を形成する工程（ｂ）とを備える。
【００５０】
尚、磁性体層は、メッキにより形成されることが好ましい。
【００５１】
また、磁性体層上に、Ｃｕ、Ａｕ、Ｎｉ及びＦｅの少なくとも一つの金属を含む放熱層を形成する工程を更に備えることが好ましい。
【００５２】
また、導体層に複数の半導体素子を構成し、複数の半導体素子複数の半導体素子を含む半導体層及び磁性体層を磁力によって支持基板上に固定する工程（ｃ）と、工程（ｃ）の後に、レーザ光により、複数の半導体素子をそれぞれ分離する工程（ｄ）とを更に備えることが望ましい。
【００５３】
このような半導体素子の製造方法によって、本発明に係る半導体素子を製造することができる。その際、磁性体層を利用して磁力により支持基板に固定した状態において、個々の半導体素子に分離することができる。
【００５４】
分離された個々の半導体素子は、接着剤等を使用することなく磁力によって支持基板に固定されている。よって、支持基板から半導体素子を外すために、接着テープ、接着剤除去溶液等は不要である。更に、接着剤によって半導体素子を固定している場合とは異なり、フォトレジストの除去のために有機洗浄を用いることができる。
【００５５】
また、フォトレジストからなる分離用パターンを用いて選択的にメッキを行なうことが不要であるため、複雑な工程となる両面アライメントによるフォトリソグラフィも不要である。
【００５６】
以上のように、適切な組み合わせが限られてきた複数の接着材料及びフォトレジスト材料をいずれも必要としない工程によって、容易に半導体素子を製造することができる。また、製造工程中のレーザーによる分離の際に高温になったとしても破損しにくいため、製造の歩留りが向上する。
【発明の効果】
【００５７】
本発明によると、高温においても反り、剥離、クラック等が抑制された半導体素子が実現される。また、磁力により支持基板に固定することができることから、このような半導体素子を容易に、低コストに製造することができる。
【発明を実施するための最良の形態】
【００５８】
以下に、本発明の各実施形態について、図面を参照しながら説明する。
【００５９】
（第１の実施形態）
以下に、第１の実施形態の例示的半導体素子１とその製造方法について説明する。図１は、半導体素子１を模式的に示す断面図である。
【００６０】
半導体素子１は、ｎ型半導体層２とｐ型半導体層４とによって発光層３が挟まれた構造の半導体層５を有する。また、磁性体層１６と放熱層１７とが積層された構造の金属層１８を有する。半導体層５と金属層１８とは、接合層１５を介して、ｎ型半導体層２と磁性体層１６とが向き合うように接合されている。
【００６１】
上記構成において、ｐ電極８から注入された電流は透明電極６において拡がり、半導体層５のｐ型半導体層４に注入される。半導体層５に注入された電流は、発光層３にて、光へと変換される。発光層３にて変換された光は、透明電極６を介して、半導体素子１の外部へと導かれる。一方、発光層３にて発生した光のうち、金属層１８に向かう光は接合層１５により上方に反射され、透明電極６を介して、半導体素子１の外部へと導かれる。このとき、接合層１５は、Ａｌ、Ａｇ等の発光層３にて発生する光の波長について反射率が高い材料からなることが好ましい。
【００６２】
本実施形態においては、半導体層５の材料としてＧａＮ等の窒化物系III-V 族半導体を用いる場合を説明する。また、磁性体層１６はＦｅ／Ｎｉ合金（ＦｅとＮｉとの合金）であり、放熱層１７は例えばＣｕ、Ａｕ、Ｎｉ等の熱伝導率が高い金属材料であり且つ電界メッキにより成膜可能な材料であることが好ましい。
【００６３】
以下に、磁性体層１６の材料であるＦｅ／Ｎｉ合金について、ＧａＮ−Ｆｅ／Ｎｉ−Ｃｕの構造において内部応力分布をシミュレーションした結果を用いて、好ましいＦｅ：Ｎｉ比を説明する。ＧａＮ−Ｆｅ／Ｎｉ−Ｃｕのような多層構造の内部応力は、各層の材料の熱膨張係数、ヤング率及びポアッソン比を用いて計算することができる。
【００６４】
まず図２に、Ｆｅ／Ｎｉ合金の熱膨張係数のＮｉ含有量依存性を示す。図２には、ＧａＮの熱膨張係数５．５×１０-6／Ｋも破線に示している。続いて図３に、シミュレーションに用いた材料パラメータを示す。Ｆｅ／Ｎｉ合金については、Ｆｅ及びＮｉそれぞれの材料パラメータの他に、インバーとなるＦｅ：Ｎｉ（３６％）のパラメータも示す。また、(＊)印のパラメータは、シミュレーション用に近似的に得たパラメータである。
【００６５】
続いてシミュレーション結果について、図４（ａ）〜（ｄ）を用いて詳細に説明する。ｎ型半導体層２と磁性体層１６との熱膨張係数の違いによって、高温時に応力が生じる。この応力を低減するためには、ｎ型半導体層２の熱膨張係数と、磁性体層１６の熱膨張係数との差が小さいことが好ましい。つまり、磁性体層１６の材料であるＦｅ／Ｎｉ合金の熱膨張係数が、ＧａＮの熱膨張係数５．５×１０-6／Ｋに近いことが好ましい。
【００６６】
更に詳細に述べると、ｎ型半導体層２及び磁性体層１６に印加される内部応力には、上記の熱膨張係数差に加えてヤング率、ポアッソン比の差も影響を与える。このため、磁性体層１６の最適な熱膨張係数は、ＧａＮの熱膨張係数と完全には一致しない。
【００６７】
図４（ａ）に、膜厚５μｍのＧａＮ層、膜厚５μｍのＦｅ／Ｎｉ合金バッファ層（磁性体層１６に相当する）及び膜厚５０μｍのＣｕ金属膜からなる多層構造における内部応力（Stress）の分布を計算した結果を示す。多層構造の温度は分離時のプロセス時に３００度上昇したものとした。Ｆｅ／Ｎｉ合金バッファ層５μｍの熱膨張係数は４×１０-6／Ｋから１２×１０-6／Ｋまで変化させた。図４（ａ）の横軸はＧａＮ−Ｆｅ／Ｎｉ−Ｃｕ構造のＧａＮ層最表面からの深さを表わす。また、図４（ａ）〜（ｃ）の縦軸の応力は、プラス側が層内の引っ張り応力にあたり、マイナス側が層内の圧縮応力にあたる。
【００６８】
図４（ａ）から、Ｆｅ／Ｎｉ合金バッファ層の内部応力が熱膨張係数に従い変化していることがわかる。ここで特に重要なのは、ＧａＮ層に印加される内部応力量と、ＧａＮ層とＦｅ／Ｎｉ合金バッファ層との界面（図中Ｘ＝５μｍ付近）における応力差である。この応力差が大きくなるに従い、半導体素子の分離工程中に、ＧａＮ層とＦｅ／Ｎｉ合金バッファ層との剥がれを引き起こす可能性が大きくなる。
【００６９】
図４（ｂ）及び（ｃ）は、半導体素子の製造工程のマージンを見積もるための計算結果であり、分離工程中に上昇した温度を変化させて計算した結果、及び、Ｆｅ／Ｎｉ合金バッファ層の膜厚を変化させて計算した結果である。図４（ｂ）に示す通り、温度変化に関して、内部応力差は温度上昇に比例して大きくなる。また、図４（ｃ）に示す通り、Ｆｅ／Ｎｉ合金バッファ層の膜厚に関して、内部応力差はバッファ層の膜厚に対する変化は少ない。しかし、ＧａＮ層の内部応力量は、バッファ層膜厚が大きくなるに従い、小さくなっている。従って、Ｆｅ／Ｎｉ合金バッファ層の膜厚は大きいほうが好ましい。
【００７０】
次に、図４（ｄ）に、Ｆｅ／Ｎｉ合金バッファ層の熱膨張係数と、ＧａＮ層とバッファ層との内部応力差の関係について、計算結果をプロットした図を示す。ここでＦｅ／Ｎｉ合金バッファ層の膜厚について、１μｍの場合と５μｍの場合をプロットし、また、バッファ層が無い場合とタングステン（Ｗ）をバッファ層に用いた場合についても同図にプロットしてある。
【００７１】
まずバッファ層がない場合について述べると、ＧａＮ層と金属層との界面における内部応力差は０．６ＧＰａ以上ある。従って、例えば、Ｆｅ／Ｎｉ合金バッファ層の熱膨張係数を４×１０-6／Ｋ以上で且つ１０×１０-6／Ｋ以下の範囲に設定することにより、内部応力差をバッファ層無しの場合と比較して１／３以下に（つまり、０．２ＧＰａ以下に）低減させることができる。
【００７２】
このためには、図２に示すような熱膨張係数とＮｉ比率との関係から、Ｎｉの比率が２９％以上で且つ３２％以下であるか、又は、４０％以上で且つ５３％以下であるようにするのが良い。
【００７３】
このようにすると、高温時にも、半導体層５と磁性体層１６との熱膨張の差を比較的小さくすることができ、発生する応力も低減することができる。この結果、高温による損傷を低減することができる。
【００７４】
尚、図４（ｄ）に、参考として半導体材料と熱膨張係数の近いタングステンをバッファ層に用いた場合の内部応力差もプロットしている。このタングステンと比較しても、Ｆｅ／Ｎｉ合金バッファ層が内部応力差を低減させる効果の大きいことがわかる。
【００７５】
次に、接合層１５の材料としては、ｎ型半導体層２と磁性体層１６との両方に対して良好な密着性を有することが必要である。更に、ｎ型半導体層２の側に接する接合層１５の材料は、発光層３からの光を反射することが好ましい。そこで、例えば、ｎ型半導体層２側に可視光に対する反射率が高いＡｌ、磁性体層１６側にＡｕを配置したＡｌ／Ｔｉ／Ａｕ等の多層膜が好ましい。
【００７６】
更に、接合層１５の膜厚については、Ｆｅ／Ｎｉ合金層の膜厚よりも十分に薄く（例えば０．２μｍ以下に）して、ＧａＮ層とＦｅ／Ｎｉ合金層との界面が内部応力分布に与える影響を小さくすることが望ましい。
【００７７】
また、半導体層５におけるｐ型半導体層４上には透明電極６が設けられ、その上にｐ電極８が形成されている。半導体層５には凹部５ａが設けられ、この部分ではｐ型半導体層４及び発光層３とｎ型半導体層２の一部とが除かれてｎ型半導体層２が露出している。該凹部５ａにおいて、ｎ型半導体層２上にｎ電極７が形成されている。
【００７８】
透明電極６は、例えばＩｎ、Ｓｎ、Ｏ等の材料によって構成されるＩＴＯ（Indium Thin Oxide ）であることが好ましい。ｎ電極７は、例えばＡｕ等の金属によって形成され、ｎ型半導体層２とのコンタクト抵抗を低減するためにＴｉ、Ｃｒ等の薄膜を介して形成すること（ｎ型半導体層２とｎ電極７との間に薄膜が挿入されること）が好ましい。同様に、ｐ電極８についても、Ａｕ等の金属によって形成され、透明電極６とのコンタクト抵抗を低減するためにＴｉ、Ｃｒ等の薄膜を介して形成することが好ましい。
【００７９】
続いて、半導体素子１の製造方法について説明する。図５（ａ）〜（ｆ）及び図６（ａ）〜（ｅ）に、製造の工程を模式的に示している。
【００８０】
まず、図５（ａ）に示す工程を行なう。まず、成長基板１０を準備する。成長基板１０としては、例えば面方位が＜１１１＞であるＳｉ基板、面方位が＜０００１＞であるサファイア基板、又は、面方位が＜０００１＞である６Ｈ−ＳｉＣ基板等を用いる。
【００８１】
成長基板１０上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法を用いたエピタキシャル成長により、半導体層５を形成する。より詳しくは、図１にも示した通り、ＡｌＮや低温成長ＧａＮ層等であるバッファ層（図示省略）を介在してｎ型半導体層２、発光層３、ｐ型半導体層４等を順次積層して形成する。
【００８２】
次に、半導体層５の一部について、フォトリソグラフィ技術とドライエッチング技術法とを用いて選択的にエッチングし、ｎ型半導体層２の一部を露出させる凹部５ａを形成する。
【００８３】
続いて、半導体層５におけるｐ型半導体層４の上面の一部に、例えば、電子ビーム蒸着法及びフォトリソグラフィを用い、ＩＴＯからなる透明電極６を選択的に形成する。その後、同じく電子ビーム蒸着法及びフォトリソグラフィにより、透明電極６上の一部にｐ電極８、凹部５ａにおけるｎ型半導体層２上の一部にｎ電極７をそれぞれ選択的に形成する。
【００８４】
尚、図５（ａ）の製造途中の積層体１ａには、後に分離されて半導体素子１となる範囲が３つ含まれている。
【００８５】
次に、図５（ｂ）の工程を行なう。ここでは、半導体層５における透明電極６が形成された側の表面を覆うように接着層２５を塗布し、該接着層２５を介して第１の支持基板２０上に製造途中の積層体１ａを接着する。接着層２５を構成する接着剤としては、融点が８０〜１２０℃であるワックス、シリコーン樹脂系の接着剤等を用いることができる。接着剤としてワックスを用いた場合、再加熱及び有機溶剤による洗浄によって容易に除去することができる。また、シリコーン樹脂系の接着剤を用いた場合、所定の剥離剤によって除去することができる。
【００８６】
次に、図５（ｃ）のように、成長基板１０を除去して半導体層５の一方の面、より詳しくは、ｎ型半導体層２における透明電極６が形成されているのとは反対側の面を露出させる。例えば成長基板１０がシリコン基板である場合、フッ酸と硝酸との混合液を用いたウェットエッチングによって除去することができる。また、成長基板１０がサファイア基板であれば、レーザーリフトオフ法によって除去することができる。
【００８７】
次に、図５（ｄ）の工程を行なう。まず、電子ビーム蒸着法、抵抗加熱蒸着法等の蒸着技術、スパッタ技術等により、例えばＡｌ、Ｔｉ、Ａｕの積層構造からなる接合層１５を半導体層５上に形成する。続いて、電界メッキ等により、Ｆｅ／Ｎｉ合金である磁性体層１６を膜厚１０〜５０μｍ程度形成する。このとき、メッキ液としては、ＮｉＳＯ4 ・６Ｈ2 Ｏ、ＮｉＣｌ2 ・６Ｈ2 Ｏ、ホウ酸からなるＮｉメッキ浴に、マロン酸、Ｃ7 Ｈ4 ＮＮａＯ3 Ｓ・２Ｈ2 Ｏ及びＦｅＳＯ4 ・７Ｈ2 Ｏを添加したものが好ましい。
【００８８】
続いて、磁性体層１６上に、電界メッキにより、Ｃｕである放熱層１７を形成する。これは、例えば膜厚１０〜５０μｍ程度形成する。
【００８９】
上記において、例えば、まずＡｌ、Ｔｉ、Ａｕの積層構造を電子ビーム蒸着法により連続に形成する。続いて、この積層構造を電解メッキの電極として、Ｆｅ／Ｎｉ合金用メッキ液、Ｃｕ用メッキ液と連続的にメッキ液を代えることにより、磁性体層１６、放熱層１７を形成する。このようにすると、接合層１５、磁性体層１６及び放熱層１７を容易に形成することができる。尚、積層構造としては、Ａｌ、Ｔｉ、Ａｕの他、Ａｌ、Ｔｉ、Ｃｕの積層構造でもよい。
【００９０】
続いて、図５（ｅ）に示すように、剥離液を用いて接着層２５を除去することにより、第１の支持基板２０を分離する。ここで、金属層１８の厚さを２０μｍ〜１００μｍ、又はそれ以上とすることにより、製造途中の積層体１ｂの直径が例えば２５ｍｍ以上ある場合にも、後に説明する半導体プロセスにおいて十分な強度を発揮する。
【００９１】
続いて、図５（ｆ）の工程を行なう。ここでは、製造途中の積層体１ｂにおける半導体層５側の面に、例えばレジストからなる保護膜３０を所定の厚さに塗布する。その後、第２の支持基板５０と磁石５１とを合わせたものに対し、積層体１ｂを磁力により固定する。このとき、第２の支持基板５０と放熱層１７とを向き合わせて、これらを磁性体層１６と磁石５１とによって挟むようにする。磁石５１と積層体１ｂとの間に第２の支持基板５０を挿入するのは、後に説明するように、積層体１ｂを分割して半導体素子１を形成した後に、半導体素子１を磁石５１から外しやすくするためである。
【００９２】
尚、ここでは保護膜３０を形成した後に、積層体１ｂを第２の支持基板５０に固定するとした。しかし、あらかじめ第２の支持基板５０に積層体１ｂを固定し、その後に保護膜３０の塗布を行なっても良い。
【００９３】
続いて、図６（ａ）の工程を行なう。ここでは、積層体１ｂを個々の半導体素子１として分離するために、所定の波長及び強度のレーザ光７５を積層体１ｂに対して集光させる。レーザ光源としては、例えば波長１０６４ｎｍのレーザ光を出射するＮｂ：ＹＡＧレーザ又はその２倍高調波、３倍高調波等を出射する光源等を用いることができる。これにより、図６（ｂ）に示すように、レーザ光７５のエネルギー又は熱により、分離部分（レーザ光７５が集光された箇所）における半導体材料及び金属は昇華する。
【００９４】
このとき、半導体層５は接合層１５を介して磁性体層１６と接合されている。既に述べた通り、磁性体層１６の熱膨張係数は、レーザ光７５の熱によって、半導体層５及び磁性体層１６が膨張する際に発生する内部応力の差が小さくなるように設定されている。このようにすると、半導体層５が割れること、半導体層５が磁性体層１６から剥離すること等を抑制することができる。
【００９５】
尚、昇華した半導体材料及び金属の一部は残渣６０となり、半導体層５上の保護膜３０上に付着する。
【００９６】
続いて、図６（ｃ）に示す通り、有機溶剤等により保護膜３０を除去する。このとき、保護膜３０と共に残渣６０も除去されるため、残渣６０が半導体層５の機能を劣化させることは防止されている。図６（ｃ）には、個々に分離された３つの半導体素子１が第２の支持基板５０上に磁力によって固定された状態を示している。
【００９７】
続いて、図６（ｄ）の工程を行なう。まず、第２の支持基板５０を固定し、磁石５１を半導体素子１から所定の距離に移動させる（第２の支持基板５０及び半導体素子１から磁石５１を遠ざける）ことにより、半導体素子１にかかる磁力を低減させる。
【００９８】
続いて、弱い磁力によって第２の支持基板５０に固定されている各半導体素子１を、コレット７０によりパッケージ９０上に移動させる。この際、コレット７０は、真空の吸着力、磁力等を利用して半導体素子１を保持する。この後、接着剤、はんだ等を用いてパッケージ９０上の所定に位置に固定する。
【００９９】
半導体素子１を個々に分離する際、積層体１ｂは磁力によって第２の支持基板５０に固定されおり、固定に接着剤等は用いられていない。このため、分離された半導体素子１を第２の支持基板５０から外す際に、接着テープ、接着剤除去溶液等は不要であり、第２の支持基板５０上から直接コレット７０等により移動させることができる。このように、製造工程が簡略化され、消費する薬剤等が減少するため、製造のコストを低減することができる。
【０１００】
また、接着剤を用いて半導体素子１を固定していた場合には、フォトレジストからなる保護膜３０を除去する際に該接着剤を溶かすことがないようにフォトレジスト及び接着剤とフォトレジストの除去溶液を選ぶことが必要であるが、本実施形態の方法ではそのようなことは不要である。
【０１０１】
次に、図６（ｅ）に示すように、Ａｕ等のワイヤー８０ａ及び８０ｂを用いてパッケージ９０の配線９０ａ及び９０ｂに接続させる。これにより、半導体素子１が機能する状態にすることができる。
【０１０２】
尚、以上では半導体層５の半導体材料として、窒化物系化合物半導体であるＧａＮを用いる例を説明した。しかしながら、ＧａＮに代えて、ＡｌＧａＩｎＰ、ＺｎＯ等の他の半導体材料を用いてもよい。この場合、図１７に示す通り、ＡｌＧａＩｎＰ、ＺｎＯの熱膨張係数はＧａＮとは若干異なっている。そこで、必要に応じて、磁性体層１６の材料であるＦｅ／Ｎｉ合金におけるＮｉ比率を調整し、磁性体層１６の熱膨張係数と半導体層５の熱膨張係数を近い値にする。これにより、高温時における半導体層５の損傷等を避けることができる。
【０１０３】
具体的に、図７（ａ）にＧａＰ、ＧａＡｓ及びＺｎＯについて、図３のパラメータを用いて内部応力を計算した結果を示す。この計算では、ＧａＰ、ＧａＡｓ及びＺｎＯの層がいずれも膜厚５μｍ、Ｆｅ／Ｎｉ合金バッファ層は膜厚５μｍ、Ｃｕ層は膜厚５０μｍとしている。この結果から、それぞれの半導体材料において最適なＦｅ／Ｎｉ合金バッファ層の熱膨張係数を図７（ｂ）に示す。また、それらの熱膨張係数に対応したＦｅ／Ｎｉ合金のＮｉ含有量を示す。尚、ＡｌＧａＩｎＰの特性はＧａＡｓの特性とほぼ同じである。
【０１０４】
以上のように、Ｆｅ／Ｎｉ合金におけるＮｉ比率について、半導体層５がＺｎＯであれば３１％以上で且つ４３％以下とし、半導体層５がＧａＡｓであれば３１％以下又は４３％以上とし、半導体層５がＧａＰであれば２８％以上で且つ３２％以下であるか又は４２％以上で且つ７８％以下とし、半導体層５がＡｌＧａＩｎＰであれば３１％以下又は４３％以上とするのが良い。
【０１０５】
また、磁性体層１６について、その厚さ方向にＮｉ比率が変化するようにしても良い。このようにすると、磁性体層１６の熱膨張係数が厚さ方向に変化することになる。これにより、放熱層１７の側において放熱層１７の熱膨張係数に合わせると共に、半導体層５の側において半導体層５の熱膨張係数に合わせることができる。このようにすると、磁性体層１６と半導体層５、磁性体層１６と放熱層１７の両方において、熱膨張の差を低減し、高熱時における応力とそれに起因する損傷を抑制することができる。
【０１０６】
例えば、図８に、Ｆｅ／Ｎｉバッファ層の熱膨張係数を１μｍ厚ごとに８×１０-6／Ｋ、９×１０-6／Ｋ、１０×１０-6／Ｋ、１１×１０-6／Ｋ、１２×１０-6／Ｋと５段階に変化させて計算した結果を示す。図８に合わせて示している通り、従来の単層のＦｅ／Ｎｉバッファ層の場合、Ｆｅ／Ｎｉバッファ層とＣｕ放熱層の界面に大きな内部応力差があった。これに対し、上記のように熱膨張係数を変化させることにより、ＧａＮ層とバッファ層界面の内部応力差が大きくなるのを避け、Ｆｅ／Ｎｉバッファ層とＣｕ放熱層との界面における内部応力差を低減させることができる。尚、上記シミュレーションにおいては５段階に熱膨張係数を変化させたが、この限りではない。より細密に変化させることにより、内部応力差を更に低減させることができる。
【０１０７】
尚、本実施形態において、ｎ電極７を半導体層５に形成しているが、この構成には限らない。例えば、放熱層１７の下部にＴｉ／Ａｕ等の金属膜によりｎ電極を形成し、ｐ電極８から順に、透明電極６、半導体層５、接合層１５、金属層１８、上記ｎ電極、のように電流を流してもよい。この場合、ｎ電極７を半導体層５側に形成するのを省略することができる。
【０１０８】
（第２の実施形態）
次に、第２の実施形態の例示的半導体素子１００とその製造方法について説明する。図９は、半導体素子１００を模式的に示す断面図である。
【０１０９】
半導体素子１００は、ｎ型半導体層１０２とｐ型半導体層１０４とによって発光層１０３が挟まれた構造の半導体層１０５を有する。ｎ型半導体層１０２上には、ｎ電極１０７が形成されている。また、半導体素子１００は、磁性体層１１６と放熱層１１７とが積層され、放熱層１１７上にｐ電極１１９が形成された構造の金属層１１８を有している。半導体層１０５と金属層１１８とは、接合層１１５を介して、ｐ型半導体層１０４と磁性体層１１６とが向き合うように接合されている。
【０１１０】
以上の構成を有する本実施形態の半導体素子１００の半導体層１０５は、ｐ型半導体層とｎ型半導体層との位置関係が第１の実施形態と上下反対になっている。しかし、半導体素子１００の動作原理は、基本的には第１の実施形態と同じである。
【０１１１】
具体的に、ｐ電極１１９から注入された電流は、金属層１１８と接合層１１５とを介してｐ型半導体層１０４に注入される。半導体層１０５に注入された電流は、発光層１０３にて光へと変換される。発光層１０３にて変換された光は、ｎ型半導体層１０２を介して、半導体素子１００の外部へと導かれる。一方、発光層１０３にて発生した光のうちの金属層１１８に向かう光は、接合層１１５で上方に反射され、ｎ型半導体層１０２の表面から半導体素子１００の外部へと導かれる。
【０１１２】
以上の構成において、半導体層１０５の材料は、第１の実施形態と同様にＧａＮ等の窒化物系III-Ｖ化合物半導体であり、磁性体層１１６はＦｅ／Ｎｉ合金である場合を考える。このようにすると、第１の実施形態と同様に、半導体層１０５と磁性体層１１６との熱膨張の差を比較的小さくすることができ、高温になった際にも応力の発生とそれによる損傷を低減することができる。
【０１１３】
また、放熱層１１７は、例えば、Ｃｕ、Ａｕ、Ｎｉ等の熱伝導率の高い金属材料を用いて形成することが好ましい。
【０１１４】
続いて、半導体素子１００の製造方法について説明する。図１０（ａ）〜（ｅ）及び図１１（ａ）〜（ｄ）に、製造の工程模式的に示している。
【０１１５】
まず、図１０（ａ）の工程を行なう。ここでは、第１の実施形態と同様のＳｉ基板、サファイア基板、６Ｈ−ＳｉＣ基板等からなる成長基板１１０の主面上に、エピタキシャル成長を用いて、ｎ型半導体層１０２、発光層１０３及びｐ型半導体層１０４がこの順に積層されてなる半導体層１０５を形成する。
【０１１６】
次に、図１０（ｂ）の工程を行なう。まず、各種の蒸着技術、スパッタ技術等により、例えばＣｒ、Ｐｄ、Ｐｔ、Ａｇ、Ａｌ、Ｔｉ、Ａｕ、Ｃｕ等の金属により構成される積層構造、例えばＰｄ／Ｐｔ／Ａｇ／Ａｕからなる接合層１１５を半導体層１０５上に形成する。続いて、電界金属メッキ等により、Ｆｅ／Ｎｉ合金である磁性体層１１６を膜厚１０〜５０μｍ程度形成する。このとき、メッキ液としては、ＮｉＳＯ4 ・６Ｈ2 Ｏ、ＮｉＣｌ2 ・６Ｈ2 Ｏ、ホウ酸からなるＮｉメッキ浴に、マロン酸、Ｃ7 Ｈ4 ＮＮａＯ3 Ｓ・２Ｈ2 Ｏ及びＦｅＳＯ4 ・７Ｈ2 Ｏを添加したものが好ましい。
【０１１７】
続いて、磁性体層１１６上に、電界金属メッキにより、Ｃｕである放熱層１１７を形成する。これは、例えば膜厚１０〜５０μｍ程度形成する。更に、例えばＴｉ、Ｃｒ、Ａｕ等の金属膜又は金属多層膜であるｐ電極１１９を形成する。これにより、磁性体層１１６、放熱層１１７及びｐ電極１１９が積層された金属層１１８が構成される。
【０１１８】
ここで、金属層１１８の厚さを２０μｍ〜１００μｍ、又はそれ以上とすることにより、製造途中の積層体１００ｂの直径が例えば２５ｍｍ以上ある場合にも、後に説明する半導体プロセスにおいて十分な強度を発揮する。
【０１１９】
続いて、図１０（ｃ）の工程を行なう。ここでは、成長基板１１０を除去し、半導体層１０５の一方の面（ｎ型半導体層１０２）を露出させる。尚、図１０（ｃ）において、図１０（ｂ）までとは積層体１００ｂを上下逆に示している。
【０１２０】
成長基板１１０の除去のためには、例えば成長基板１１０がシリコン基板である場合、フッ酸と硝酸との混合液を用いたウェットエッチングを行なえばよい。また、成長基板１１０がサファイア基板であれば、レーザーリフトオフ法によって除去することができる。
【０１２１】
続いて、図１０（ｄ）に示すように、接合層１１５上において半導体層１０５を所定の形状に分離する。これには、例えば、フォトリソグラフィ技術及びドライエッチング技術を用い、半導体層１０５の一部を選択的に除去する。
【０１２２】
次に、半導体層１０５の上面（ｎ型半導体層１０２の上面）の一部に、電子ビーム蒸着法及びフォトリソグラフィ技術により、ｎ電極１０７を選択的に形成する。
【０１２３】
次に、図１１（ａ）の工程を行なう。ここでは、製造途中の積層体１００ｂにおける半導体層１０５側の表面に、例えばレジストからなる保護膜１３０を所定の厚さに塗布する。その後、支持基板１５０と磁石１５１とを合わせたものに対し、積層体１００ｂを磁力により固定する。このとき、支持基板１５０と放熱層１１７とを向き合わせて、これらを磁性体層１１６と磁石１５１とによって挟むようにする。
【０１２４】
尚、あらかじめ支持基板１５０に積層体１００ｂを固定し、その後に保護膜１３０の塗布を行なっても良い。
【０１２５】
続いて、図１１（ａ）の工程を行なう。ここでは、積層体１００ｂを個々の半導体素子１００として分離するために、所定の波長及び強度のレーザ光１７５を積層体１００ｂに対して集光させる。これにより、図１１（ｂ）に示すように、レーザ光１７５のエネルギー又は熱により、分離部分（レーザ光１７５が集光された箇所）における半導体材料及び金属は昇華する。
【０１２６】
このとき、半導体層１０５は接合層１１５を介して磁性体層１１６と接合されている。既に述べた通り、磁性体層１１６の熱膨張係数は半導体層１０５の熱膨張係数に近い値に設定されている。このため、レーザ光１７５の熱によって半導体層１０５及び磁性体層１１６が膨張したとしても、その体積膨張に大きな差ができないようになっている。この結果、体積膨張の差に起因する応力の発生を抑制し、半導体層１０５が割れること、半導体層１０５が磁性体層１１６から剥離すること等を抑制することができる。
【０１２７】
尚、昇華した半導体材料及び金属の一部は残渣１６０となり、半導体層１０５上の保護膜１３０上に付着する。
【０１２８】
続いて、図１１（ｃ）に示す通り、有機溶剤等により保護膜１３０を除去する。このとき、保護膜１３０と共に残渣１６０も除去されるため、残渣１６０が半導体層１０５の機能を劣化させることは防止されている。図１１（ｃ）には、個々に分離された３つの半導体素子１００が支持基板１５０上に磁力によって固定された状態を示している。
【０１２９】
続いて、図１１（ｄ）の工程を行なう。まず、支持基板１５０を固定し、磁石１５１を積層体１００ｂから所定の距離に移動させることにより、半導体素子１００にかかる磁力を低減させる。
【０１３０】
続いて、コレット（図示省略）を用いて、半導体素子１００をパッケージ１９０上に移動させる。その後、接着剤、はんだ等を用いてパッケージ９０上の所定に位置に固定する。次に、Ａｕ等のワイヤー１８０ａを用い、パッケージ１９０の配線１９０ａに接続させる。これにより、半導体素子１００が機能する状態とすることができる。
【０１３１】
尚、本実施形態についても、半導体層１０５の材料としてＧａＮを用いる例を説明した。しかし、第１の実施形態について説明したのと同様に、他の材料、例えばＡｌＧａＩｎＰ、ＺｎＯ等を用いても良い。この場合、熱膨張係数の違いに対応して、磁性体層１１６の材料であるＦｅ／Ｎｉ合金におけるＮｉ比率を変更する。
【０１３２】
（第３の実施形態）
次に、第３の実施形態の例示的半導体素子２００について説明する。図１２は、半導体素子２００を模式的に表す断面図である。
【０１３３】
半導体素子２００は、ｎ型半導体層２０２とｐ型半導体層２０４とによって発光層２０３が挟まれた構造の半導体層２０５を有する。また、磁性体層２１６と放熱層２１７とが積層された構造の金属層２１８を有する。半導体層２０５と金属層２１８とは、接合層２１５を介して、ｎ型半導体層２０２と磁性体層２１６とが向き合うように接合されている。
【０１３４】
また、半導体層２０５におけるｐ型半導体層２０４上には透明電極２０６が設けられ、その上にｐ電極２０８が形成されている。半導体層２０５には凹部２０５ａが設けられ、この部分ではｐ型半導体層２０４及び発光層２０３とｎ型半導体層２０２の一部とが除かれてｎ型半導体層２０２が露出している。該凹部２０５ａにおいて、ｎ型半導体層２０２上にｎ電極２０７が形成されている。
【０１３５】
半導体素子２００の以上の構成は、磁性体層２１６の詳しい構成の他は、第１の実施形態の半導体素子１の構成と同様である。製造工程において、磁性体層２１６を利用して磁力により支持基板に固定することができる等の効果は、半導体素子２００においても発揮される。
【０１３６】
磁性体層２１６の詳しい構成については以下に説明するように第１の実施形態と異なっており、半導体素子２００の特徴的な構成となっている。
【０１３７】
半導体素子２００の磁性体層２１６は、異なる材料又は異なる材料組成からなる２種類以上の膜からなる多層膜構造である。
【０１３８】
例えば、第１の実施形態の場合と同様のＦｅ／Ｎｉ合金であるが、互いにＮｉ比率が異なる第１の金属膜２１６ａ及び第２の金属膜２１６ｂからなる多層膜構造であっても良い。ここで、第１の金属膜２１６ａについては熱膨張係数が半導体層２０５よりも大きくなるＮｉ比率に設定すると共に、第２の金属膜２１６ｂについては熱膨張係数が半導体層２０５よりも小さくなるＮｉ比率に設定する。
【０１３９】
具体的に、図１３に示す計算結果を用いて説明する。図１３において、半導体層２０５は膜厚５μｍのＧａＮ、放熱層２１７を５０μｍとした。また、磁性体層２１６の第１の金属膜２１６ａは、Ｆｅ／Ｎｉ合金、熱膨張係数１０×１０-6／Ｋ、膜厚１μｍとした。第２の金属膜２１６ｂは、Ｆｅ／Ｎｉ合金、熱膨張係数４×１０-6／Ｋ、膜厚１μｍとして計算した。尚、比較のために、熱膨張係数１０×１０-6／Ｋ、膜厚が５μｍのＦｅ／Ｎｉ合金バッファ層を用いた場合の計算結果（第１の実施形態）を併記する。
【０１４０】
第１の実施形態の場合、内部応力差は０．２ＧＰａである。これに対し、本実施形態では内部応力差は０．２１ＧＰａであってほとんど変化が無いが、ＧａＮ層の内部応力量については低減できていることがわかる。このような構成は、図４（ｄ）の内部応力差のＦｅ／Ｎｉ合金の熱膨張係数依存性において、内部応力差がプラスになる条件と、マイナスになる条件とに基づいて定めることができる。つまり、第１の金属膜２１６ａについて、内部応力差がプラスになる条件、第２の金属膜２１６ｂについて、内部応力差がマイナスになる条件にすればよい。具体的に、第１の金属膜２１６ａについては、熱膨張係数が７×１０-6／Ｋを超える値、つまり、０％以上で且つ３２％以下、又は、４４％以上で且つ１００％以下の範囲とする。第２の金属膜２１６ｂについては、熱膨張係数が７×１０-6／Ｋを下回るＮｉ比率の範囲である３２％以上で且つ４４％以下の範囲とする。
【０１４１】
尚、第２の金属膜２１６ａについて、Ｎｉ比率が０％、１００％である場合、それぞれＦｅ膜、Ｎｉ膜となるが、そうなっていても良い。
【０１４２】
また、第２の金属膜２１６ａについては、Ｆｅ／Ｎｉ合金以外の材料からなっていても良い。例えば、Ａｕ、Ｃｕ等の金属を電界メッキにより形成した膜であっても良い。
【０１４３】
このようにして、熱膨張係数が半導体層２０５に比べて大きい膜と小さい膜とを組み合わせた多層膜構造とすることにより、磁性体層２１６の熱膨張係数を調整し、容易に半導体層２０５に印加される内部応力及び半導体層２０５と磁性体層２１６との内部応力差を低減させることができる。
【０１４４】
（第４の実施形態）
次に、第４の実施形態の例示的半導体素子３００について説明する。図１４は、半導体素子３００を模式的に表す断面図である。
【０１４５】
半導体素子３００は、ｎ型半導体層３０２とｐ型半導体層３０４とによって発光層３０３が挟まれた構造の半導体層３０５を有する。また、磁性体層３１６と放熱層３１７とが積層された構造の金属層３１８を有する。半導体層３０５と金属層３１８とは、接合層３１５を介して、ｎ型半導体層３０２と磁性体層２１６とが向き合うように接合されている。
【０１４６】
また、半導体層３０５におけるｐ型半導体層３０４上には透明電極３０６が設けられ、その上にｐ電極３０８が形成されている。半導体層３０５には凹部３０５ａが設けられ、この部分ではｐ型半導体層３０４及び発光層３０３とｎ型半導体層３０２の一部とが除かれてｎ型半導体層３０２が露出している。該凹部３０５ａにおいて、ｎ型半導体層３０２上にｎ電極３０７が形成されている。
【０１４７】
半導体素子３００の以上の構成は、ｎ型半導体層３０２の接合層３１５に接する面に凹凸形状３１４が形成されている他は、第１の実施形態の半導体素子１の構成と同様である。製造工程において、磁性体層３１６を利用して磁力により支持基板に固定することができる等の効果は、半導体素子３００においても発揮される。
【０１４８】
半導体素子３００は、以下に説明する通り、ｎ型半導体層３０２の接合層３１５に接する面の凹凸形状３１４について第１の実施形態とは異なっており、これが半導体素子３００の特徴的な構成となっている。
【０１４９】
ｎ型半導体層３０２と磁性体層３１６の密着性については、各層の材料の他に、接続面の形状も大きく影響する。本実施形態のように、接合面を凹凸形状とすると、ｎ型半導体層３０２と接合層３１５、磁性体層３１６の表面積を大きくすることができる。この結果、これまで述べてきた磁性体層３１６の材料特性を半導体層に合わせる効果に加えて、更に密着性を向上させることができる。
【０１５０】
このようなｎ型半導体層３０２の表面に凹凸形状３１４を形成するためには、第１の実施形態における製造方法の図５（ｃ）の工程と図５（ｄ）の工程の間に、フォトリソグラフィー及びドライエッチングを組み合わせて行なうことが挙げられる。また、半導体層３０５が窒化物半導体材料によって構成されている場合には、ＰＥＣ（Photo -ennhanced chemical）エッチングにより凹凸形状３１４を形成することも可能である。
【０１５１】
尚、本実施形態において、ｎ電極３０７を半導体層３０５に形成している。しかし、第１の実施の形態と同様に、放熱層３１７の下部にｎ電極を形成し、ｐ電極３０８から順に、半導体層３０５、接合層３１５、金属層３１８、ｎ電極、のように電流を流してもよい。
【０１５２】
また、第２の実施形態のようにｐ電極とｎ電極とが反対になった構成とすると共に、ｐ型半導体層側に接合層及び磁性体層を形成してもよい。この場合、ｐ型半導体層の表面にドライエッチング等を用いて凹凸形状を形成することができる。
【０１５３】
（第５の実施形態）
次に、第５の実施形態の例示的半導体素子４００とその製造方法について説明する。図１５は、半導体素子４００を模式的に示す断面図である。
【０１５４】
図１５に示す半導体素子４００は、高電子移動度トランジスタ（High Electron Mobility Transistor:ＨＥＭＴ）構造である。また、半導体素子４００は、半絶縁型半導体層４０２とｎ型半導体層４０３とにより構成された半導体層４０５を有すると共に、磁性体層４１６と放熱層４１７とにより構成された金属層４１８を有する。半導体層４０５と基板４１８とは、接合層４１５を介して、半絶縁型半導体層４０２と磁性体層４１６とが向き合うように接合されている。
【０１５５】
また、半導体層４０５の一方の面（接合層４１５とは反対側の面）上には、ゲート電極４２１、ソース電極４２２及びドレイン電極４２３が形成されている。
【０１５６】
上記構成において、半導体層４０５の材料は、第１の実施形態と同様に例えばＧａＮ等の窒化物系III-Ｖ化合物半導体である。
【０１５７】
また、磁性体層４１６は、第３の実施形態の場合と同様に、熱膨張係数が半導体層４０５の材料よりも小さい第１の金属膜４１６ａと、熱膨張係数が半導体層４０５の材料よりも小さい第２の金属膜４１６ｂとの多層膜構造を有する。但し、この構成には限らず、特定の比率のＦｅ／Ｎｉ合金からなる単層膜として磁性体層４１６を構成しても良い。また、複数の比率のＦｅ／Ｎｉ合金から構成される磁性体層４１６としてもよい。これにより、半導体層４０５と金属層４１８との熱膨張係数を合わせることができ、高温時の応力による半導体素子４００の破損を避けることができる。
【０１５８】
また、放熱層４１７は、例えば、Ｃｕ、Ａｕ、Ｎｉ等の熱伝導率が高い金属材料によって構成することが望ましい。
【０１５９】
以上のような、半導体層４０５と金属層４１８とが接合層４１５を介して接合された構成は、例えば、第１の実施形態の場合と同様に形成することができる。つまり、サファイア基板上にＧａＮ等の窒化物系III-Ｖ化合物半導体からなる半導体層４０５を結晶成長させた後に、ゲート電極４２１、ソース電極４２２等の電極等を形成する。その後、サファイア基板を除去し、接合層４１５を介して磁性体層４１６及び放熱層４１７からなる金属層４１８を形成する。この際、磁性体層４１６を利用して磁力により支持基板に固定することができる。
【０１６０】
本実施形態の半導体素子４００の構成により、半導体層４０５を支持する基板をサファイア基板からＣｕ等の放熱層を含む金属層に置き換えることができる。このため、半導体層４０５で発生した熱を効率よく外部へ拡散させることができ、半導体素子４００の特性を向上させることが可能となる。この場合、半絶縁型半導体層４０２は、ｎ型半導体層又はｐ型半導体層とする方が好ましい。
【０１６１】
また、半導体素子４００において、半導体層４０５を支持する基板を絶縁性のサファイア基板から導電性の金属層に置き換えることができる。このため、磁性体層４１６及び放熱層４１７を利用し、半導体素子４００の裏面から半導体層４０５に電力を印加することができることから、半導体素子４００の特性を向上させることが可能となる。
【０１６２】
尚、以上の構成においては、半導体層４０５を高電子移動度トランジスタ構造とした。しかし、Metal Insulator Semicondutor（ＭＩＳ）構造、Metal Oxide Semiconductor（ＭＯＳ）構造等の他のトランジスタ構造でもよい。また、半導体層４０５の材料として、窒化物系III-Ｖ化合物半導体としたが、ＺｎＯやＧａＡｓ等の他の材料、特にＩｎＧａＰ系の高電子移動度トランジスタでも使用することが可能である。
【０１６３】
また、以上で述べた各実施形態において、磁性体層にはＦｅ／Ｎｉ合金を用いたが、必ずしもＦｅとＮｉのみから成る必要はない。すなわち、Ｆｅ比率とＮｉ比率の和が１００％ではなく、Ｆｅ、Ｎｉの他に、他の金属、例えばＣｏ、Ｓｉ、Ｍｎ、Ｃｒ、Ｐｔ、Ｐｄ等の材料を含んでいてもよい。特に上記の他の金属を磁性体層の構成材料として含めることで、より半導体素子の内部応力分布を柔軟に調整することができる。
【産業上の利用可能性】
【０１６４】
本発明の半導体素子は、高温においても反り、剥離、クラック等が抑制されていると共に、低コストに歩留り良く製造することができ、発光ダイオード、トランジスタにも有用である。
【図面の簡単な説明】
【０１６５】
【図１】図１は、第１の実施形態の例示的半導体素子の構造を示す図である。
【図２】図２は、Ｆｅ／Ｎｉ合金のＮｉ含有率と熱膨張係数の関係を示す図である。
【図３】図３は、第１の実施形態においてシミュレーションを行なうために用いた半導体及び金属材料の物性パラメータである。
【図４】図４は、第１の実施形態の効果を説明するための内部応力のシミュレーション結果である。
【図５】図５（ａ）〜（ｆ）は、第１の実施形態における例示的半導体素子の製造方法を説明する図である。
【図６】図６（ａ）〜（ｅ）は、図５（ｆ）に続いて、第１の実施形態における例示的半導体素子の製造方法を説明する図である。
【図７】図７は、第１の実施形態の効果を説明するための内部応力のシミュレーション結果である。
【図８】図８は、第１の実施形態の効果を説明するための内部応力のシミュレーション結果である。
【図９】図９は、第２の実施形態の例示的半導体素子の構造を示す図である。
【図１０】図１０（ａ）〜（ｅ）は、第２の実施形態における例示的半導体素子の製造方法を説明する図である。
【図１１】図１１（ａ）〜（ｄ）は、図１０（ｅ）に続いて、第２の実施形態における例示的半導体素子の製造方法を説明する図である。
【図１２】図１２は、第３の実施形態の例示的半導体素子の構造を示す図である。
【図１３】図１３は、第３の実施形態の効果を説明するための内部応力のシミュレーション結果である。
【図１４】図１４は、第４の実施形態の例示的半導体素子の構造を示す図である。
【図１５】図１５は、第５の実施形態の例示的半導体素子の構造を示す図である。
【図１６】図１６は、技術背景としての半導体素子の構造を示す図である。
【図１７】図１７は、図１６に示す半導体素子の製造方法を示す図である。
【図１８】図１８は、半導体素子の材料とその特性について示す図である。
【符号の説明】
【０１６６】
１、１００、２００、３００、４００      半導体素子
１ａ、１ｂ、１００ｂ            積層体
２、１０２、２０２、３０２、４０３      ｎ型半導体層
３、１０３、２０３、３０３              発光層
４、１０４、２０４、３０４              ｐ型半導体層
５、１０５、２０５、３０５、４０５      半導体層
５ａ、２０５ａ                          凹部
６、２０６、３０６                      透明電極
７、１０７、２０７、３０７              ｎ電極
８、１１９、２０８、３０８              ｐ電極
１０、１１０                              成長基板
１５、１１５、２１５、３１５、４１５      接合層
１６、１１６、２１６、３１６、４１６      磁性体層
１７、１１７、２１７、３１７、４１７      放熱層
１８、１１８、２１８、３１８、４１８      金属層
２０                              第１の支持基板
２５                              接着層
３０、１３０                      保護膜
５０                              第２の支持基板
５１、１５１                      磁石
６０、１６０                      残渣
７０                              コレット
７５、１７５                      レーザ光
８０ａ、１８０ａ                  ワイヤー
９０、１９０                      パッケージ
９０ａ、１９０ａ                  配線
１５０                              支持基板
２１６ａ、４１６ａ                  第１の金属膜
２１６ｂ、４１６ｂ                  第２の金属膜
３１４                              凹凸形状
４０２                              半絶縁型半導体層
４２１                              ゲート電極
４２２                              ソース電極
４２３                              ドレイン電極
【図１】
2010225852.tif 000003
【図２】
2010225852.tif 000004
【図３】
2010225852.tif 000005
【図４】
2010225852.tif 000006
【図５】
2010225852.tif 000007
【図６】
2010225852.tif 000008
【図７】
2010225852.tif 000009
【図８】
2010225852.tif 000010
【図９】
2010225852.tif 000011
【図１０】
2010225852.tif 000012
【図１１】
2010225852.tif 000013
【図１２】
2010225852.tif 000014
【図１３】
2010225852.tif 000015
【図１４】
2010225852.tif 000016
【図１５】
2010225852.tif 000017
【図１６】
2010225852.tif 000018
【図１７】
2010225852.tif 000019
【図１８】
2010225852.tif 000020