(57)【要約】【課題】設計時間を短縮でき、且つボンディングフィンガーが効率よく最大限に配置されるパッケージ基板、その設計装置、及びその設計方法を提供すること。【解決手段】チップ１上に配列されたパッド群２に接続される第１ＢＦinを、前記パッド群２と同一方向に配列し、前記パッド群２に接続される第２ＢＦoutを、前記パッド群２と同一方向に配列する配列部と、配線の線幅、前記第２ＢＦoutと前記配線との距離、隣接する前記配線間距離、及び前記第１ＢＦin及び前記第２ＢＦoutの配置座標を受付ける入力部１１と、前記第２ＢＦoutの間隔を算出すると共に、前記配列部で配列された前記第２ＢＦoutの間隔が、算出結果に等しくなければ、前記配列部に前記間隔で前記第２ＢＦoutを配列し直すよう命令する算出部１３とを具備し、前記算出部１３は、前記間隔を、（Ｗ_line×Ｎ）＋２×Ｗ_space１＋Ｗ_space2×（Ｎ−１）により算出する。【選択図】  図１
2010140423.tif 000002
【特許請求の範囲】
【請求項１】
チップ上に配列された複数の電極パッドに接続される第１電極を、前記電極パッドの配列方向と同一の方向に配列し、前記電極パッドに接続される第２電極を、前記チップに対して前記第１電極よりも外側において、前記電極パッドの配列方向と同一の方向に配列する配列部と、
前記第１電極から、前記第２電極間を通過しつつ、外部端子に達する配線の線幅、隣接する前記配線間距離、及び前記第２電極と前記配線との間の距離の入力を受け付ける入力部と、
隣接する前記第２電極の間隔を算出すると共に、前記配列部で配列された前記第２電極の間隔が、算出結果に等しくなければ、前記配列部に対して、算出した前記間隔で前記第２電極を配列し直すよう命令する算出部と
を具備し、前記算出部は、前記間隔を、
（Ｗ_line×Ｎ）＋２×Ｗ_space１＋Ｗ_space2×（Ｎ−１）
但し、Ｗ_lineは前記配線の線幅、Ｎは前記配線の配線数、Ｗ_space１は第２電極と前記配線との間の距離、Ｗ_space2は前記配線間距離
により算出する
ことを特徴とするパッケージ基板設計装置。
【請求項２】
前記入力部は、前記配列部による配列の後、前記第２電極の配置座標の入力を受付可能とされ、
前記配列部は、前記入力部において前記配置座標が入力された場合、該配置座標に応じて前記第２電極を再配列し、
前記算出部は、再配列された前記第２電極につき、前記間隔を算出する
ことを特徴とする請求項１記載のパッケージ基板設計装置。
【請求項３】
前記配列部が配列した前記第１電極及び前記第２電極を表示するモニターを更に備え、
前記モニターは、前記第２電極の間隔が、前記算出部が算出した前記間隔を満たしているか否かを表示する
ことを特徴とする請求項１記載のパッケージ基板設計装置。
【請求項４】
表面に複数の電極パッドが配列されたチップを戴置可能な、絶縁性のベース基板と、
前記ベース基板上において、前記電極パッドの配列方向と同一の方向に配列され、前記電極パッドと接続可能な、複数の第１電極と、
前記ベース基板上において、前記電極パッドの配列方向と同一の方向、且つ前記チップに対して前記第１電極よりも外側に配列され、前記電極パッドと接続可能な、複数の第２電極と、
前記ベース基板の表面または裏面に設けられ、外部と接続可能な端子と、
前記第１電極、前記第２電極と前記端子とを接続する基板配線とを
を具備し、隣接する前記第２電極の間隔は、
（Ｗ_line×Ｎ）＋２×Ｗ_space１＋Ｗ_space2×（Ｎ−１）
但し、Ｗ_lineは隣接する前記第２電極間を通過する前記基板配線の線幅、Ｎは前記基板配線の配線数、Ｗ_space１は第２電極と前記基板配線との間の距離、Ｗ_space2は前記基板配線間距離
であることを特徴とするパッケージ基板。
【請求項５】
チップ表面に配列される複数の電極パッドに接続され、前記電極パッドと同一の方向に配列される第１電極の座標、前記電極パッドに接続され、前記チップに対し前記第１電極の外側において、前記チップと同一の方向に配置される第２電極の座標、並びに前記第１電極から、前記第２電極間を通過しつつ、外部端子に達する配線の線幅、隣接する前記配線間距離、及び前記第２電極と前記配線との間の距離を、それぞれパッケージ基板を構成するデータとして入力装置が受け付けるステップと、
前記データに基づき、前記チップと接続される前記第１電極、前記第２電極を配列するステップと、
前記第２電極が取るべき隣接距離を、
（Ｗ_line×Ｎ）＋２×Ｗ_space１＋Ｗ_space2×（Ｎ−１）
但し、Ｗ_lineは前記配線の線幅、Ｎは前記配線の配線数、Ｗ_space１は第２電極と前記配線との間の距離、Ｗ_space2は前記配線間距離
により算出するステップと、
配置された前記第２電極の隣接距離が前記算出結果を満たしているか否かを確認するステップと、
前記距離が前記算出結果を満たしていない場合、前記算出結果を満たすよう前記第２電極を再配列するステップと
を具備することを特徴とするパッケージ基板設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ基板、その設計装置、及びその設計方法に関する。
【背景技術】
【０００２】
半導体チップ１辺あたりの電極パッド数を多くしようとその電極パッドが形成される間隔を狭くしたり、スタックタイプのＳｉＰ（システム・イン・パッケージ）などのようにその半導体チップを複数積層させると、該半導体チップが配置されたベース基板上に配置されるボンディングフィンガーの数が多くなる。ボンディングフィンガーは、１列に並べることが一般的であるが、必要とするボンディングフィンガー数が多くなると１列に並べきれないため、例えば２列など複数列で該ボンディングフィンガーを配置することになる。
【０００３】
従来のボンディングフィンガーの配置方法は、まずＣＡＤなどを使って各列のボンディングフィンガーを必要なピッチで均一に配置する。その後ボンディングフィンガーとボール間とのネットアサインを決め、該ボンディングフィンガーとボールとを基板配線で接続している（特許文献１参照、特許文献２参照）。
【０００４】
このような手法であると、基板配線をボールへと引いた後に、外周側のボンドフィンガー位置を手動で調整する必要があった。そして、パッケージ基板上の配線作成とボンディングフィンガーの位置の調整を繰り返すことになり、最終的な位置が決まるまでに非常に長い時間がかかる。また、外周側のボンディングフィンガーの位置を手動で調整していることにより、最適なパッケージ基板のデザインルールに対し必要以上に無駄な空間が空いてしまうことがある。このため、半導体チップ１辺に配置できるボンディングフィンガーの数が減少してしまう問題があった。
【特許文献１】特開２００８−９７７６号公報
【特許文献２】特開２００４−２４０７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、設計時間を短縮でき、且つボンディングフィンガーが効率よく最大限に配置されるパッケージ基板、その設計装置、及びその設計方法を提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明の第一の態様に係るパッケージ基板設計装置は、チップ上に配列された複数の電極パッドに接続される第１電極を、前記電極パッドの配列方向と同一の方向に配列し、前記電極パッドに接続される第２電極を、前記チップに対して前記第１電極よりも外側において、前記電極パッドの配列方向と同一の方向に配列する配列部と、前記第１電極から、前記第２電極間を通過しつつ、外部端子に達する配線の線幅、隣接する前記配線間距離、及び前記第２電極と前記配線との間の距離の入力を受け付ける入力部と、隣接する前記第２電極の間隔を算出すると共に、前記配列部で配列された前記第２電極の間隔が、算出結果に等しくなければ、前記配列部に対して、算出した前記間隔で前記第２電極を配列し直すよう命令する算出部とを具備し、前記算出部は、前記間隔を、（Ｗ_line×Ｎ）＋２×Ｗ_space１＋Ｗ_space2×（Ｎ−１）但し、Ｗ_lineは前記配線の線幅、Ｎは前記配線の配線数、Ｗ_space１は第２電極と前記配線との間の距離、Ｗ_space2は前記配線間距離により算出する。
【０００７】
また、本発明の第二の態様に係るパッケージ基板は、表面に複数の電極パッドが配列されたチップを戴置可能な、絶縁性のベース基板と、前記ベース基板上において、前記電極パッドの配列方向と同一の方向に配列され、前記電極パッドと接続可能な、複数の第１電極と、前記ベース基板上において、前記電極パッドの配列方向と同一の方向、且つ前記チップに対して前記第１電極よりも外側に配列され、前記電極パッドと接続可能な、複数の第２電極と、前記ベース基板の表面または裏面に設けられ、外部と接続可能な端子と、前記第１電極、前記第２電極と前記端子とを接続する基板配線とを具備し、隣接する前記第２電極の間隔は、（Ｗ_line×Ｎ）＋２×Ｗ_space１＋Ｗ_space2×（Ｎ−１）但し、Ｗ_lineは隣接する前記第２電極間を通過する前記基板配線の線幅、Ｎは前記基板配線の配線数、Ｗ_space１は第２電極と前記基板配線との間の距離、Ｗ_space2は前記基板配線間距離である。
【０００８】
さらに本発明の第三の態様に係るパッケージ基板設計方法は、チップ表面に配列される複数の電極パッドに接続され、前記電極パッドと同一の方向に配列される第１電極の座標、前記電極パッドに接続され、前記チップに対し前記第１電極の外側において、前記チップと同一の方向に配置される第２電極の座標、並びに前記第１電極から、前記第２電極間を通過しつつ、外部端子に達する配線の線幅、隣接する前記配線間距離、及び前記第２電極と前記配線との間の距離を、それぞれパッケージ基板を構成するデータとして入力装置が受け付けるステップと、前記データに基づき、前記チップと接続される前記第１電極、前記第２電極を配列するステップと、前記第２電極が取るべき隣接距離を、（Ｗ_line×Ｎ）＋２×Ｗ_space１＋Ｗ_space2×（Ｎ−１）但し、Ｗ_lineは前記配線の線幅、Ｎは前記配線の配線数、Ｗ_space１は第２電極と前記配線との間の距離、Ｗ_space2は前記配線間距離により算出するステップと、配置された前記第２電極の隣接距離が前記算出結果を満たしているか否かを確認するステップと、前記距離が前記算出結果を満たしていない場合、前記算出結果を満たすよう前記第２電極を再配列するステップとを具備する。
【発明の効果】
【０００９】
本発明によれば、設計時間を短縮でき、且つボンディングフィンガーが効率よく最大限に配置されるパッケージ基板、その設計装置、及びその設計方法を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１１】
本実施形態に係る半導体装置に係るパッケージ基板、その設計装置、及びその設計方法について図１（ａ）及び（ｂ）を用いて説明する。図１（ａ）は本実施形態に係るパッケージ基板の上面図であり、図１（ｂ）は図１（ａ）に示すパッケージ基板の断面図である。図１（ａ）は、半導体チップを搭載したパッケージ基板の角部を含む一部領域について示しており、図１（ｂ）は、図１（ａ）に示す領域の断面図である。なお、以下では、半導体チップがパッケージ基板上に実装された構成を「半導体パッケージ」と呼ぶ。
【００１２】
半導体チップ１は、パッケージ基板５上に搭載され、例えば樹脂等によりパッケージ基板に接着される。半導体チップ１の表面には、パッケージ基板５と接続するための複数の電極パッドＰ１〜Ｐ２ｎ（ｎは自然数）が設けられている。以下、これらを区別しない場合には、電極パッドＰと呼ぶ。電極パッドＰは、半導体チップ１の縁に沿って設けられている。また一列に並んだ複数の電極パッドＰをまとめて電極パッド群２と呼ぶ。
【００１３】
パッケージ基板５は、ベース基板３、ボール４、及びボンディングフィンガーＢＦin、ボンディングフィンガーＢＦoutを備える。なお、ボンディングフィンガーＢＦin、ボンディングフィンガーＢＦoutを区別しない場合には共にボンディングフィンガーＢＦと呼ぶ。
【００１４】
ベース基板３は例えば絶縁性の材料で形成され、その表面において半導体チップ１を戴置可能とされる。半導体チップ１は、ベース基板３の例えば中央部に搭載される。図１（ａ）、（ｂ）では、半導体チップ１が搭載された様子を示している。
【００１５】
ボール４はベース基板３の裏面上に形成された、例えば球状のハンダボールである。ボール４は、半導体パッケージの外部接続端子として機能する。またボール４は、ベース基板３内に設けられた内部配線や、ベース基板３の表面上に設けられた配線（以下、これを基板配線６と呼ぶ）等により、いずれかのボンディングフィンガーＢＦに接続される。
【００１６】
ボンディングフィンガーＢＦの各々は、金属で形成された電極であり、ベース基板３の表面上に、半導体チップ１搭載領域の周囲を取り囲むようにして配置される。そしてボンディングフィンガーＢＦは、パッケージングの際に、例えばボンディングワイヤによって半導体チップ１の電極パッドＰと接続される。
【００１７】
本実施形態では、例えば図示するようにボンディングフィンガーＢＦが２列に配列される。より具体的には、ボンディングフィンガーＢＦoutは、ボンディングフィンガーＢＦinよりも、半導体チップ１に対して外側に配置される。そして、ボンディングフィンガーＢＦoutの各々は電極パッドＰ１、Ｐ３、・・・、Ｐ（２ｎ−１）に接続され、ボンディングフィンガーＢＦinの各々は電極パッドＰ２、Ｐ４、・・・、Ｐ（２ｎ）に接続される。
【００１８】
このためボンディングフィンガーＢＦoutは、該ボンディングフィンガーＢＦoutよりも内側に形成された１つのボンディングフィンガーＢＦinに対し、交互に形成される。そして隣接するボンディングフィンガーＢＦoutは、ボンディングフィンガーＢＦinに接続される基板配線６を通すことができる、最小の間隔で形成されている。
【００１９】
なお、外側に配置されたボンディングフィンガーＢＦoutに対し、内側に配置されるボンディングフィンガーＢＦinが２つ以上あってもよい。この場合は、ボンディングフィンガーＢＦoutの隣接間隔は、ボンディングフィンガーＢＦinに接続される基板配線が２本通過することのできる間隔となる。
【００２０】
また、ボンディングフィンガーＢＦin及びボンディングフィンガーＢＦoutはそれぞれ複数の電極パッド群２に対し円弧状に配置されているが、該電極パッド群２に対して並列、すなわち直線状に配置されてもよいし、ベース基板３の角部に配置されたボンドフィンガーＢＦin及びボンドフィンガーＢＦoutだけが、円弧状に配置されていてもよい。
【００２１】
次に、上記ベース基板３上に配置されるボンドフィンガーＢＦin及びボンドフィンガーＢＦoutの位置を設計するパッケージ基板設計装置について図２を用いて説明する。図２はパッケージ基板設計装置のブロック図である。
【００２２】
図示するように、パッケージ基板設計装置１０は入力装置１１、記憶装置１２、演算装置１３、表示装置１４、及び出力装置１５を備える。また、記憶装置１２は例えばＮＡＮＤ型フラッシュメモリ等の半導体メモリやハードディスク装置である。
【００２３】
入力装置１１は、例えばキーボードやマウスであり、種々のデータの入力を受け付ける。
【００２４】
記憶装置１２は、入力装置１１から入力されたデータや、演算装置１３により演算された演算結果をライブラリとして記憶する。以下、これら入力された配置座標データやライブラリを一括してデータ１６と呼ぶ。
【００２５】
演算装置１３は、記憶装置１２が備えるデータ１６を用いて、パッケージ基板の設計を行う。すなわち、例えば、半導体チップ１、電極パッドＰ、及びボンディングフィンガーＢＦの配置座標などを算出する。
【００２６】
表示装置１４は、入力装置１１に入力されたデータ、例えばボンディングフィンガーＢＦの配置座標が最適な座標に設定されているか否か等の、視覚的に確認できるような機能を備える。具体的には、隣接するボンディングフィンガーＢＦoutの距離が最適な間隔を保つような座標に設定されている場合には、その箇所を青色で表示し、保たれていない箇所は赤色で表示する等の表示機能を備える。
【００２７】
出力装置１５は、上記演算装置１３により得られた設計データを出力する。
【００２８】
次に、上記パッケージ基板設計装置１０による設計方法について、特にボンディングフィンガーＢＦの配置座標の算出方法に着目しつつ図３を用いて説明する。図３は、上記パッケージ基板設計装置１０による処理を示すフローチャートである。
【００２９】
まず、入力装置１１が、チップ１側のデータの入力を受け付ける（ステップＳ０）。具体的にはチップ１の大きさ、及びチップ１上に複数配置される電極パッド群２の座標である。
【００３０】
次に、入力装置１１が、ベース基板３の情報の入力を受け付ける（Ｓ１）。本ステップで入力される情報の具体例は、例えば以下の通りである。すなわち、
・ボンディングフィンガーＢＦ配置座標  
・隣接するボンディングフィンガーＢＦの隣接間隔  
・基板配線の線幅  
・基板配線の隣接間隔  
・ボンディングフィンガーＢＦinに接続される基板配線と、ボンディングフィンガーＢＦoutとの距離  
引き続き、入力装置１１が、ボンディングワイヤの最大長ｌmax、ボンディングフィンガーＢＦの配列形状、電極パッド群２（ここでは、チップ１上の一番外側に配置された電極パッド群２）とそれに対応するボンディングフィンガーＢＦとを接続するボンディングワイヤの最大角度αの、ボンディングフィンガーＢＦが配列される列毎の入力を受け付ける（Ｓ３）。本実施形態では、ボンディングフィンガーＢＦが配置される列数は‘２’である。すなわち、ｌmax、ＢＦの配列形状、及び最大角度αを２列分与える。
【００３１】
次に演算装置１３は、電極パッドＰとボンディングフィンガーＢＦとの対応関係を設定する（Ｓ４）。すなわち、奇数、偶数の電極パッドとで、対応するボンディングフィンガーＢＦの列をそれぞれ設定する。具体的には、例えば図１（ａ）に示すように、（２ｉ−１）番目に配置された電極パッド群２をボンディングフィンガーＢＦoutに、２ｉ番目に配置された電極パッド群２をボンディングフィンガーＢＦinにそれぞれ対応させる（ｉは自然数）。このステップＳ４は、ボンディングフィンガーＢＦを仮発生させた後に実行してもよいし、仮発生させる前に実行してもよい。
【００３２】
次に演算装置１３は、ステップＳ３で入力された最大のボンディングワイヤの長さｌmax、ボンディングフィンガーＢＦの配列形状、及び角度αに基づいて、該ボンディングフィンガーＢＦを仮発生させる前提となる発生ラインを設定する（Ｓ５）。この様子を図４に示す。図４は一列に配列された電極パッドＰに対しボンディングフィンガーＢＦを仮発生させる発生ラインを、例えば円弧状に一本発生させた様子を示している。
【００３３】
図示するように、電極パッドＰから距離ｌmaxだけ離れた位置に、発生ラインを円弧状に引く。そして、その発生ラインの長さは最大ワイヤ角度αに応じて決定される。なお、最大ワイヤ角度は、次のようにして定義される。すなわち図４に示すように、チップ１のある辺に沿った電極パッドＰが、直線の軸Ｄ１上に配列されているとする。またこの軸Ｄ１に対して、パッケージ基板面内において直交する軸を、軸Ｄ２とする。従って、電極パッドＰの各々は、軸Ｄ１と軸Ｄ２との交点Ｏに配置されることになる。また、各電極パッドＰについての交点Ｏと、該電極パッドに接続されるボンディングフィンガーＢＦの中心とを接続する直線を、軸Ｄ３とする。以上の軸Ｄ１〜軸Ｄ３を仮定した際の、軸Ｄ２と軸Ｄ３とがなす角度のうち、取り得る最大値が、最大ワイヤ角度αである。通常、最大ワイヤ角度αは、最も外側の電極パッドＰ１、Ｐｎにおいて得られ、例えばαの値は４５度である。なお、発生ラインはボンディングフィンガーＢＦの列数に応じて複数発生される。
【００３４】
そして演算装置１３は、上記ステップＳ５で発生させた発生ライン上に、ステップＳ２で入力されたボンディングフィンガーＢＦ間距離に基づいて、ボンディングフィンガーＢＦを仮発生させる（Ｓ６）。そして、ボンディングフィンガーＢＦの発生後、ボンディングフィンガーＢＦと電極パッド群２とを接続するボンディングワイヤを発生させる。この様子を図５に示す。図５は、発生ライン上にボンディングフィンガーＢＦを各列に仮発生させた様子である。
【００３５】
図示するように、電極パッド群２はボンディングフィンガーＢＦoutとボンディングワイヤを介して接続され、電極パッドＰ２ｉはボンディングフィンガーＢＦinとボンディングワイヤを介して接続されている。
【００３６】
次に演算装置１３は、隣接するボンディングフィンガーＢＦoutに挟まれるように配置されたボンディングフィンガーＢＦinの数をカウントする（Ｓ７）。演算装置１３によるカウントの方法は、ボンディングフィンガーＢＦinの座標で数をカウントしてもよいし、ボンディングフィンガーＢＦinとボール４とを接続する配線の数をカウントしてもよい。
【００３７】
次に演算装置１３は、仮発生させたボンディングフィンガーＢＦが最適な隣接距離を有して設計されているか否かを確認する（Ｓ８）。本ステップＳ８にあたり、演算装置１３は、下記（１）式を用いて最適な間隔Ｘ_idealを算出する。
【００３８】
Ｘ_ideal＝（Ｗ_line×Ｎ）＋（２×Ｗ_space１）＋（Ｗ_space2×（Ｎ−１））     …（１）  
但し、Ｗ_lineはボンディングフィンガーＢＦinに接続される基板配線の配線幅、ＮはボンディングフィンガーＢＦinに接続される基板配線の数、Ｗ_space1は、ボンディングフィンガーＢＦinに接続される基板配線の配線とボンディングフィンガーＢＦoutとの距離、Ｗ_space2は、ボンディングフィンガーＢＦinに接続される基板配線の配線間距離である。なお、Ｗ_space2は、Ｎが２以上の場合にのみ発生する値である。なお、Ｗ_space１とＷ_space2との値が等しい場合には下記（２）式で表すことができる。
【００３９】
Ｘ_ideal＝（Ｗ_line×Ｎ）＋Ｗ_space１×（Ｎ＋１）        …（２）  
また、上記（１）式または(２)式を用いた確認は、隣接するボンディングフィンガーＢＦout毎に実行される。
【００４０】
そして、演算装置１３は、ステップＳ６で仮発生されたボンディングフィンガーＢＦoutの隣接間隔Ｘ_realを算出する。そして、実際の間隔Ｘ_realが（１）式から得られた間隔Ｘ_idealに等しければ、最適化されていると判断し（Ｓ９、ＹＥＳ）、当該ボンディングフィンガーＢＦの設計を終了する。
【００４１】
上記（１）式を満足していないボンディングフィンガーＢＦoutがある場合（Ｓ９、ＮＯ）、すなわち、Ｘ_realがＸ_idealよりも下回っているボンディングフィンガーＢＦoutがある場合、演算装置１３は、隣接するボンディングフィンガーＢＦoutの距離が（１）式を満たすよう、ボンディングフィンガーＢＦoutの配置座標を修正する（Ｓ１０）。
【００４２】
更に、ステップＳ１０の結果、最適化されたボンディングフィンガーＢＦoutの配置座標が修正されたことにより、そのボンディングフィンガーＢＦoutに隣接する周辺のボンディングフィンガーＢＦoutが（１）式を満たさなくなった場合（Ｓ１１、ＮＯ）、該隣接するボンディングフィンガーＢＦoutについても同様に演算装置１３により配置座標の修正が実行される（Ｓ１０）。また、ステップＳ１１において、全てのボンディングフィンガーＢＦout間距離が（１）式を満たしている場合（Ｓ１１、ＹＥＳ）、パッケージ基板設計が終了する。
【００４３】
また、上記配置座標の修正は前述したパッケージ基板設計装置１０により実行されるが、マニュアルで行うことも出来る。この様子を図６に示す。図６は演算装置１３により（ｘ１、ｙ１）、（ｘ２、ｙ２）、（ｘ３、ｙ３）、（ｘ４、ｙ４）にそれぞれ配列されたボンディングフィンガーＢＦoutを、その後マニュアルにより座標を修正するものである。
【００４４】
図示するように、時刻ｔ０において、例えば座標（ｘ２、ｙ２）に配列されたボンディングフィンガーＢＦoutの座標を、時刻ｔ１において（ｘ２’、ｙ２’）へとマニュアルで移動する。すると時刻ｔ２において、（ｘ２’、ｙ２’）に配列されたボンディングフィンガーＢＦoutと上記（１）式を満たすよう、周辺のボンディングフィンガーＢＦoutの座標が（ｘ１’、ｙ１’）、（ｘ３’、ｙ３’）へと、演算装置１３のより修正される。また、（ｘ３’、ｙ３’）に修正されることにより（１）式を満たすよう、（ｘ４、ｙ４）に配列されたボンディングフィンガーＢＦoutの座標が、演算装置１３により時刻ｔ２において（ｘ４’、ｙ４’）へと修正される。
【００４５】
このように、一部だけボンディングフィンガーＢＦoutの配置座標を修正したい場合には、手動で上記修正を行っても良い。この場合においても、演算装置１３は、修正されたボンディングフィンガーＢＦoutの配置座標及び、そのボンディングフィンガーＢＦoutに隣接するボンディングフィンガーＢＦoutのデータをデータ１６として記憶している。このため、手動で修正した場合でも常に（１）式を満たし、隣接するボンディングフィンガーＢＦoutが一定の距離を保つよう演算している。
【００４６】
以上ステップＳ０からステップＳ１１について説明した製造過程を経ることで、（１）式を満たすパッケージ基板５が設計される。
【００４７】
＜本実施形態に係る効果＞  
本実施形態に係るパッケージ基板、その設計装置、及びその設計方法であるとパッケージ基板の設計時間を短縮できる。  
本実施形態に係る効果につき、従来例と比較しつつ説明する。従来のパッケージ基板設計方法であると、まずボンディングフィンガーＢＦinを挟んで隣接するボンディングフィンガーＢＦoutが仮発生される。その後、基板配線がボール４へと引かれる。その際、基板配線の配置はボンディングフィンガーＢＦの配置の最適化の前に行われるので、基板配線が、ボンディングフィンガーＢＦout間を通過することができない場合が生じるという問題があった。そこで、一度基板配線を引いた後、その基板配線がボンディングフィンガーＢＦout間を通過できないものに対しては、該基板配線が該ボンディングフィンガーＢＦoutを通過できるよう、手動でボンディングフィンガーＢＦoutの位置を修正していた。これは、多大な時間を要し、また手動での修正であるため、修正の正確さは、設計者毎にバラついてしまうといった問題があった。
【００４８】
この点、前述したように本実施形態に係るパッケージ基板設計装置１０、及びその設計方法であると、基板配線を引く前に演算装置１３が（１）式に従って、ボンディングフィンガーＢＦの配置の最適化を行うため、時間の短縮が図れる。つまり本実施形態に係る演算装置１３は、隣接するボンディングフィンガーＢＦout間に、ボンディングフィンガーＢＦinに接続された基板配線が通れるよう、該隣接するボンディングフィンガーＢＦout間距離を最適化する。そして演算装置１３によるこの処理は、すべてのボンディングフィンガーＢＦoutについて実行される。
【００４９】
このため、図５に示すように、ボンディングフィンガーＢＦin及びボンディングフィンガーＢＦoutをそれぞれ配置させた後、それぞれからボール４へと接続される基板配線を引いたとしても、ボンディングフィンガーＢＦinとボール４とを接続する基板配線が、該ボンディングフィンガーＢＦout間を通過できないといったことがなくなる。
【００５０】
なお、本実施形態に係るパッケージ基板５は特に、表面実装形パッケージのＢＧＡを挙げて説明したが、挿入形のＰＧＡであってもよいし、他のパッケージ基板であってもよい。
【００５１】
またなお、ベース基板３上に基板配線が形成されてよいし、該ベース基板３内に基板配線が形成されてもよい。さらに、ボンディングワイヤ以外の、例えばＦＣＢＧＡ（Flip Chip Ball Grid Array）で使用するフリップ・チップ・ボンディングであってもよい。
【００５２】
またなお、上記実施形態では、外部接続端子として機能するボール４がベース基板３の裏面に設けられた例を示したが、外ベース基板３の表面に設けられていてもよい。この場合、外部接続端子はボール４に限られない。
【００５３】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【図面の簡単な説明】
【００５４】
【図１】本実施形態に係る半導体パッケージ基板の（ａ）図は上面図で、（ｂ）図は（ａ）図の断面図である。
【図２】本実施形態に係るパッケージ基板設計装置のブロック図。
【図３】本実施形態に係るパッケージ基板設計方法のフローチャート。
【図４】本実施形態に係るパッケージ基板の第１製造工程を示す模式図であって、ステップＳ５を示す。
【図５】本実施形態に係るパッケージ基板の第２製造工程を示す模式図であって、ステップＳ６を示す。
【図６】本実施形態に係るパッケージ基板の設計を手動により修正する概念図。
【符号の説明】
【００５５】
１…チップ、２…電極パッド、３…ベース基板、４…ボール、パッケージ基板…５、１０…パッケージ基板設計装置、１１…入力装置、１２…記憶装置、１３…演算装置、１４…表示装置、１５…出力装置、１６…ライブラリ
【図１】
2010140423.tif 000003
【図２】
2010140423.tif 000004
【図３】
2010140423.tif 000005
【図４】
2010140423.tif 000006
【図５】
2010140423.tif 000007
【図６】
2010140423.tif 000008