(57)【要約】      （修正有）【課題】非表示領域の周辺において、信号線の配置に占める面積を小さくできる表示装置の提供。【解決手段】基板上に、一方向に並設される複数のゲート信号線と、前記一方向と交差する方向に並設される複数のドレイン信号線と、前記ゲート信号線とドレイン信号線とのうちの一方の信号線のそれぞれの間に前記一方の信号線に沿って配置される複数の共通信号線とを備え、共通信号線と交差して配置される接続配線に電気的に接続され、接続配線は、複数の共通信号線うち、仮想的にそのまま延長した場合でも非表示領域を横切ることなく配置されている第２の共通信号線に電気的に接続されている。【選択図】図１
2010032760.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、一方向に並設される複数のゲート信号線と、前記一方向と交差する方向に並設される複数のドレイン信号線と、前記ゲート信号線とドレイン信号線とのうちの一方の信号線のそれぞれの間に前記一方の信号線に沿って配置される複数の共通信号線とを備え、
隣接する一対のゲート信号線と隣接する一対のドレイン信号線に囲まれた領域を画素の領域とする表示装置であって、
前記画素の集合体である表示領域内の一部に非表示領域を備え、
前記複数のゲート信号線および前記複数のドレイン信号線のうち、仮想的にそのまま延長した場合に前記非表示領域を横切って配置されることとなる前記ゲート信号線および前記ドレイン信号線は、前記非表示領域を迂回するパターンで形成され、
前記複数の共通信号線のうち、仮想的にそのまま延長した場合に前記非表示領域を横切って配置されることとなる第１の共通信号線は、前記非表示領域の一方の側と他方の側とに物理的に分断されて形成され、分断された各側の共通信号線はそれぞれ、非表示領域の近傍において、前記共通信号線と交差して配置される接続配線に電気的に接続され、前記接続配線は、前記複数の共通信号線のうち、仮想的にそのまま延長した場合でも前記前記非表示領域を横切ることなく配置されている第２の共通信号線に電気的に接続されていることを特徴とする表示装置。
【請求項２】
前記一方の信号線は前記複数のゲート信号線であり、
前記接続配線は、前記ドレイン信号線と同層であって隣接する前記ドレイン信号線の間の領域に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記接続配線と前記共通信号線との電気的な接続は、絶縁膜に形成されたスルーホールを通してなされていることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記非表示領域によって物理的に分断された前記第１の共通信号線を前記接続配線との接続部よりも前記非表示領域側に延在させ、その延在部において、前記ドレイン信号線および前記ゲート信号線のうち前記共通信号線と交差する方向に延在する信号線との交差部を設けていることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記非表示領域によって物理的に分断された前記第１の共通信号線のうち少なくとも一つの共通信号線は、前記非表示領域側の端部において、
前記ドレイン信号線および前記ゲート信号線のうち前記共通信号線と交差する方向に延在する前記信号線と交差する１あるいは複数の分岐線が形成されていることを特徴する請求項４に記載の表示装置。
【請求項６】
前記非表示領域によって物理的に分断された前記第１の共通信号線のうち少なくとも一つの共通信号線は、前記非表示領域側の端部において、
前記ドレイン信号線および前記ゲート信号線のうち前記共通信号線と交差する方向に延在する前記信号線と複数の交差部を有するとともに、
前記非表示領域側に前記複数の交差部の数に応じて幅広となる幅広線となっていることを特徴する請求項４に記載の表示装置。
【請求項７】
前記画素は、前記基板上に、前記ドレイン信号線からの映像信号が薄膜トランジスタを介して供給される画素電極と、前記映像信号に対して基準となる基準信号が供給される対向電極とを備え、
前記共通信号線は、前記ゲート信号線に沿って形成され、前記対向電極に前記基準信号を供給するコモン信号線であることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記共通信号線は、前記ゲート信号線と同層に形成されていることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記共通信号線は、前記ゲート信号線を被って形成された前記薄膜トランジスタのゲート絶縁膜上に形成されていることを特徴とする請求項７に記載の表示装置。
【請求項１０】
前記画素電極と前記対向電極とのうち一方の電極は面状の第１電極であり、前記画素電極と前記対向電極とのうち他方の電極は前記第１電極の上方に絶縁膜を介して並設された複数の線状の第２電極を有し、
前記接続配線と前記共通信号線との電気的接続は、前記第１電極と同層で前記第１電極と同材料層を介してなされていることを特徴とする請求項７に記載の表示装置。
【請求項１１】
前記画素は、前記ドレイン信号線からの映像信号が薄膜トランジスタを介して供給される画素電極を備え、
前記共通信号線は、前記ゲート信号線に沿って形成され、前記画素電極と絶縁膜を介して重なり部を有する容量信号線であることを特徴とする請求項１に記載の表示装置。
【請求項１２】
前記共通信号線は、前記ゲート信号線と同層に形成されていることを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記共通信号線は、前記ゲート信号線を被って形成された前記薄膜トランジスタのゲート絶縁膜上に形成されていることを特徴とする請求項１１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、その表示領域においてたとえば開口部等の非表示領域を有するアクティブ・マトリックス型の表示装置に関する。
【背景技術】
【０００２】
アクティブ・マトリックス型の液晶表示装置は、液晶を介して対向配置される一対の基板のうち一方の基板の液晶側の面に、たとえばｘ方向に延在しｙ方向に並設された複数のゲート信号線とｙ方向に延在しｘ方向に並設された複数のドレイン信号線に囲まれた領域に、少なくとも、ゲート信号線からの走査信号によってオンされる薄膜トランジスタと、このオンされた薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備えて画素を構成している。
【０００３】
なお、このような液晶表示装置でいわゆる横電界型のものにあっては、前記一方の基板の液晶側の面に画素電極との間に電界を生じせしめる対向電極を備え、この対向電極には、前記一方の基板の液晶側の面に形成されたコモン信号線を介して映像信号に対し基準となる基準信号が供給されるように構成されている。
【０００４】
また、画素電極が形成された基板と対向する側の基板に対向電極が形成されたいわゆる縦電界型の液晶表示装置にあっては、画素電極が形成された基板側に、該画素電極との間に容量を形成するための容量信号線が形成された構成のものが知られている。
【０００５】
このような表示装置のうち、たとえばアミューズメント機器に適用されるものであって、画素の集合からなる表示領域の一部に透孔からなる開口部を形成したものが知られてきている。このような表示装置は、たとえば下記特許文献１に開示がなされている。
【特許文献１】特開２００５−４６３５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、表示領域に開口部が形成された液晶表示装置において、該開口部付近のゲート信号線、ドレイン信号線、対向電圧信号線あるいは容量信号線（以下、対向電圧信号線および容量信号線を纏めて共通信号線と称する場合がある）の配置を考察する場合、たとえば図１０に示すような構成が考えられる。
【０００７】
なお、図１０は、本発明の実施例の構成である図１に対応する図となっている。このため、以下の説明では、図１０に示す構成において不都合な部分の説明に止まり、周辺の詳細な構成は図１における説明を参照されたい。
【０００８】
図１０において、基板ＳＵＢ１および基板ＳＵＢ２は液晶（図示せず）を介して対向配置されている。基板ＳＵＢ１の液晶側の面において、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬ、各ゲート信号線ＧＬの間に該ゲート信号線ＧＬに平行に配置される共通信号線ＣＭＬ、図中ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成されている。これらゲート信号線ＧＬ、共通信号線ＣＭＬ、およびドレイン信号線ＤＬは、それぞれ一端側から対応する信号が供給されるようになっている。
【０００９】
このようなゲート信号線ＧＬ、共通信号線ＣＭＬ、およびドレイン信号線ＤＬのうち、仮想的にそのまま延長した場合に開口部ＨＬ（非表示領域）を横切って配置されることとなるものにあっては、該開口部ＨＬを迂回するパターンで形成される。
【００１０】
この場合、開口部ＨＬの周辺には、迂回されて配置されたゲート信号線ＧＬ、共通信号線ＣＭＬ、およびドレイン信号線ＤＬが密集して配置されるが、それらの配置に占める面積を大きくせざるを得ず、実質的な液晶表示領域を狭めるという不都合が生じる。
【００１１】
本発明の目的は、非表示領域の周辺において、信号線の配置に占める面積を小さくできる表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の表示装置では、たとえばコモン信号線あるいは容量信号線のような共通信号線は、複数からなるにも関わらず、同一のタイミングで同一の信号が供給されることに鑑み、非表示領域の周辺に形成することを回避できる構成としたものである。
【００１３】
本発明の構成は、たとえば、以下のようなものとすることができる。
【００１４】
（１）本発明は、たとえば、基板上に、一方向に並設される複数のゲート信号線と、前記一方向と交差する方向に並設される複数のドレイン信号線と、前記ゲート信号線とドレイン信号線とのうちの一方の信号線のそれぞれの間に前記一方の信号線に沿って配置される複数の共通信号線とを備え、
隣接する一対のゲート信号線と隣接する一対のドレイン信号線に囲まれた領域を画素の領域とする表示装置であって、
前記画素の集合体である表示領域内の一部に非表示領域を備え、
前記複数のゲート信号線および前記複数のドレイン信号線のうち、仮想的にそのまま延長した場合に前記非表示領域を横切って配置されることとなる前記ゲート信号線および前記ドレイン信号線は、前記非表示領域を迂回するパターンで形成され、
前記複数の共通信号線のうち、仮想的にそのまま延長した場合に前記非表示領域を横切って配置されることとなる第１の共通信号線は、前記非表示領域の一方の側と他方の側とに物理的に分断されて形成され、分断された各側の共通信号線はそれぞれ、非表示領域の近傍において、前記共通信号線と交差して配置される接続配線に電気的に接続され、前記接続配線は、前記複数の共通信号線のうち、仮想的にそのまま延長した場合でも前記前記非表示領域を横切ることなく配置されている第２の共通信号線に電気的に接続されていることを特徴とする。
【００１５】
（２）本発明は、たとえば、（１）において、前記一方の信号線は前記複数のゲート信号線であり、
前記接続配線は、前記ドレイン信号線と同層であって隣接する前記ドレイン信号線の間の領域に形成されていることを特徴とする。
【００１６】
（３）本発明は、たとえば、（２）において、前記接続配線と前記共通信号線との電気的な接続は、絶縁膜に形成されたスルーホールを通してなされていることを特徴とする。
【００１７】
（４）本発明は、たとえば、（１）において、前記非表示領域によって物理的に分断された前記第１の共通信号線を前記接続配線との接続部よりも前記非表示領域側に延在させ、その延在部において、前記ドレイン信号線および前記ゲート信号線のうち前記共通信号線と交差する方向に延在する信号線との交差部を設けていることを特徴とする。
【００１８】
（５）本発明は、たとえば、（４）において、前記非表示領域によって物理的に分断された前記第１の共通信号線のうち少なくとも一つの共通信号線は、前記非表示領域側の端部において、
前記ドレイン信号線および前記ゲート信号線のうち前記共通信号線と交差する方向に延在する前記信号線と交差する１あるいは複数の分岐線が形成されていることを特徴する。
【００１９】
（６）本発明は、たとえば、（４）において、前記非表示領域によって物理的に分断された前記第１の共通信号線のうち少なくとも一つの共通信号線は、前記非表示領域側の端部において、
前記ドレイン信号線および前記ゲート信号線のうち前記共通信号線と交差する方向に延在する前記信号線と複数の交差部を有するとともに、
前記非表示領域側に前記複数の交差部の数に応じて幅広となる幅広線となっていることを特徴する。
【００２０】
（７）本発明は、たとえば、（１）において、前記画素は、前記基板上に、前記ドレイン信号線からの映像信号が薄膜トランジスタを介して供給される画素電極と、前記映像信号に対して基準となる基準信号が供給される対向電極とを備え、
前記共通信号線は、前記ゲート信号線に沿って形成され、前記対向電極に前記基準信号を供給するコモン信号線であることを特徴とする。
【００２１】
（８）本発明は、たとえば、（７）において、前記共通信号線は、前記ゲート信号線と同層に形成されていることを特徴とする。
【００２２】
（９）本発明は、たとえば、（７）において、前記共通信号線は、前記ゲート信号線を被って形成された前記薄膜トランジスタのゲート絶縁膜上に形成されていることを特徴とする。
【００２３】
（１０）本発明は、たとえば、（７）において、前記画素電極と前記対向電極とのうち一方の電極は面状の第１電極であり、前記画素電極と前記対向電極とのうち他方の電極は前記第１電極の上方に絶縁膜を介して並設された複数の線状の第２電極を有し、
前記接続配線と前記共通信号線との電気的接続は、前記第１電極と同層で前記第１電極と同材料層を介してなされていることを特徴とする。
【００２４】
（１１）本発明は、たとえば、（１）において、前記画素は、前記ドレイン信号線からの映像信号が薄膜トランジスタを介して供給される画素電極を備え、
前記共通信号線は、前記ゲート信号線に沿って形成され、前記画素電極と絶縁膜を介して重なり部を有する容量信号線であることを特徴とする。
【００２５】
（１２）本発明は、たとえば、（１１）において、前記共通信号線は、前記ゲート信号線と同層に形成されていることを特徴とする。
【００２６】
（１３）本発明は、たとえば、（１１）において、前記共通信号線は、前記ゲート信号線を被って形成された前記薄膜トランジスタのゲート絶縁膜上に形成されていることを特徴とする。
【００２７】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００２８】
本発明による表示装置によれば、非表示領域の周辺において、信号線の配置に占める面積を小さくすることができる。
【００２９】
本発明のその他の構成については、明細書全体の記載から明らかにされる。
【発明を実施するための最良の形態】
【００３０】
本発明の実施例を、図面を参照しながら説明する。なお、各図および各実施例において同一または類似の構成要素には同じ符号を付し、説明を省略する。
【００３１】
〈実施例１〉
（全体の構成）
図１（ａ）は、液晶表示装置の概略を示した平面図である。また、図１（ａ）のｂ−ｂ線における断面図を図１（ｂ）に、図１（ａ）のｃ−ｃ線における断面図を図１（ｃ）に示している。
【００３２】
液晶表示装置は、液晶ＬＣを挟持して配置される基板ＳＵＢ１、ＳＵＢ２を外囲器としている。ここで、基板ＳＵＢ１、ＳＵＢ２は、それぞれ、たとえば中央において、比較的面積の大きな開口部ＨＬが形成されている。
【００３３】
基板ＳＵＢ１に対する基板ＳＵＢ２の固定は、それらの外周付近に環状に形成された外側シール材ＳＬｏと、開口部ＨＬ付近に環状に形成された内側シール材ＳＬｉによってなされている。液晶ＬＣは、外側シール材ＳＬｏの内側の領域であって内側シール材ＳＬｉの外側の領域において充填され、この液晶が充填された領域は液晶表示領域ＡＲを構成するようになっている。
【００３４】
基板ＳＵＢ１の液晶ＬＣ側の面には、図１（ａ）において、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ、ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬ、隣接するゲート信号線ＧＬの間に平行に配置されるコモン信号線ＣＬが形成されている。これらゲート信号線ＧＬ、ドレイン信号線ＤＬ、およびコモン信号線ＣＬは、それぞれ、その一端側から対応する信号が供給されるようになっている。
【００３５】
ここで、ゲート信号線ＧＬとコモン信号線ＣＬは、この実施例においては、基板ＳＵＢ１上に同じ層で形成され、ドレイン信号線ＤＬは、基板ＳＵＢ１にゲート信号線ＧＬおよびコモン信号線ＣＬをも被って形成される絶縁膜（図２に示す絶縁膜ＧＩ）上に形成されるようになっている。
【００３６】
この場合、ゲート信号線ＧＬのうち、仮想的にそのまま延長した場合に開口部ＨＬとその周辺の領域を横切って配置されることとなるゲート信号線ＧＬは、開口部ＨＬの周辺を迂回するパターンで形成されるようになっている。
【００３７】
より詳しくは、開口部ＨＬの図中上側とその周辺の領域を横切って配置されることとなるゲート信号線ＧＬは、開口部ＨＬの図中上側の周辺を迂回するパターンで形成され、開口部ＨＬの図中下側とその周辺を横切って配置されることとなるゲート信号線ＧＬは、開口部ＨＬの図中下側の周辺を迂回するパターンで形成されている。同様に、ドレイン信号線ＤＬのうち、仮想的にそのまま延長した場合に開口部ＨＬとその周辺を横切って配置されることとなるドレイン信号線ＤＬは、開口部ＨＬの周辺を迂回するパターンで形成されるようになっている。より詳しくは、開口部ＨＬの図中左側とその周辺を横切って配置されることとなるドレイン信号線ＤＬは、開口部ＨＬの図中左側の周辺を迂回するパターンで形成され、開口部ＨＬの図中右側とその周辺を横切って配置されることとなるドレイン信号線ＤＬは、開口部ＨＬの図中右側の周辺を迂回するパターンで形成されている。
【００３８】
開口部ＨＬの周辺において、該開口部ＨＬを迂回する部分のゲート信号線ＧＬおよびドレイン信号線ＤＬは、図１（ａ）で示すように、内側シール材ＳＬｉの形成領域内に配置されている。しかし、これに限らず、内側シール材ＳＬｉの形成領域の外側に及ぶようにして配置されるようになってもよい。
【００３９】
一方、コモン信号線ＣＬのうち、仮想的にそのまま延長した場合に開口部ＨＬとその周辺を横切って配置されることとなるコモン信号線ＣＬ（第１のコモン信号線）は、開口部ＨＬの一方の側（図中左側）と他方の側（図中右側）に物理的に分断されて形成され、分断された各側のコモン信号線ＣＬは、それぞれ、開口部ＨＬの近傍において、接続配線ＣＮＷによって互いに電気的に接続されている。接続配線ＣＮＷは、その両端において、仮想的にそのまま延長した場合に開口部ＨＬを横切ることなく配置されているコモン信号線ＣＬ（第２のコモン信号線）に電気的に接続されている。より詳しくは、開口部ＨＬの図中左側に配置される接続配線ＣＮＷ（図中ＣＮＷ１で示す）は、ドレイン信号線ＤＬの間に該ドレイン信号線ＤＬと平行かつ同層に形成され、その両端は開口部ＨＬを横切ることなく配置されるコモン信号線ＣＬ（図中ＣＬ'で示す）に電気的に接続されている。開口部ＨＬによって分断されるコモン信号線ＣＬであって図中左側に配置される各コモン信号線ＣＬは、該開口部ＨＬの周辺近傍に端部を有し、この端部は接続配線ＣＮＷ１と電気的に接続されるようになっている。同様に、開口部ＨＬの図中右側に配置される接続配線ＣＮＷ（図中ＣＮＷ２で示す）は、ドレイン信号線ＤＬの間に該ドレイン信号線ＤＬと平行かつ同層に形成され、その両端は開口部ＨＬを横切ることなく配置されるコモン信号線ＣＬ（図中ＣＬ'で示す）に電気的に接続されている。開口部ＨＬによって分断されるコモン信号線ＣＬであって図中右側に配置される各コモン信号線ＣＬは、該開口部ＨＬの周辺近傍に端部を有し、この端部は接続配線ＣＮＷ２と電気的に接続されるようになっている。
【００４０】
ここで、接続配線ＣＮＷ１、ＣＮＷ２は、絶縁膜（たとえば、図２に示す絶縁膜ＧＩ）を介してコモン信号線ＣＬと異なる層（上述のようにドレイン信号線ＤＬと同層）で形成されている。接続配線ＣＮＷ１、ＣＮＷ２とコモン信号線ＣＬとの電気的な接続は、後述するように、たとえば図３に示すようにしてなされるようになっている。
【００４１】
このようにすれば、コモン信号線ＣＬにおいて開口部ＨＬの周辺を迂回させる構成を採用することなく、開口部ＨＬの図中左側に配置されるコモン信号線ＣＬとこのコモン信号線ＣＬと対応する開口部ＨＬの図中右側に配置されるコモン信号線ＣＬとの電気的接続が図れるようになる。コモン信号線ＣＬは、他の信号線（ゲート信号線ＧＬ、ドレイン信号線ＤＬ）とは異なり、それぞれにおいて、同一のタイミングで同一の信号が供給されるようになっていることから、前記接続配線ＣＮＷを介して、各コモン信号線ＣＬを電気的に接続させることで済むようになる。
【００４２】
隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬとで囲まれる領域は画素領域（図中点線枠内）を構成するようになっている。この画素領域には、その拡大図Ａ内の等価回路に示すように、ゲート信号線ＧＬからの信号（走査信号）によってオンされる薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを通してドレイン信号線ＤＬからの信号（映像信号）が供給される画素電極ＰＸと、コモン信号線ＣＬを通して前記映像信号に対して基準となる信号が供給される対向電極ＣＴを備えている。
【００４３】
このように構成された画素は、画素電極ＰＸと対向電極ＣＴの間に基板ＳＵＢ１に平行な成分を有する電界を発生せしめて液晶を駆動させるようになっている。このように基板ＳＵＢ１に平行な成分を有する電界によって液晶を駆動させる方式をＩＰＳ（In Plane Switching）方式と称している。
【００４４】
（画素の構成）
図２（ａ）は、液晶表示装置の基板ＳＵＢ１側において、マトリックス状に配置された各画素のうちの一つの画素の実施例を示した平面図である。また、図２（ｂ）、図２（ｃ）は、それぞれ、図２（ａ）のａ−ａ線における断面図を、図２（ａ）のｂ−ｂ線における断面図を示している。
【００４５】
まず、基板ＳＵＢ１の液晶側の面（表面）には、ゲート信号線ＧＬおよびコモン信号線ＣＬが平行に形成されている。
【００４６】
画素領域の僅かな周辺を除く大部分の領域に、たとえばＩＴＯ（Indium-Tin-Oxide）の透明導電材料からなる面状の対向電極ＣＴが形成されている。対向電極ＣＴは、そのコモン信号線ＣＬ側の辺部においてコモン信号線ＣＬに重畳されて形成され、これにより、コモン信号線ＣＬと電気的に接続されて形成されている。
【００４７】
そして、基板ＳＵＢ１の表面には、ゲート信号線ＧＬ、コモン信号線ＣＬ、および対向電極ＣＴをも被うようにして絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは、後述の薄膜トランジスタＴＦＴの形成領域において薄膜トランジスタＴＦＴのゲート絶縁膜として機能するようになっている。
【００４８】
絶縁膜ＧＩの上面であって、ゲート信号線ＧＬの一部と重畳する個所において、たとえばアモルファスシリコンからなる非晶質の半導体層ＡＳが形成されている。この半導体層ＡＳは薄膜トランジスタＴＦＴの半導体層となるものである。
【００４９】
なお、この半導体層ＡＳは、たとえば、薄膜トランジスタＴＦＴの形成領域の他に、符号ＡＳ'で示すように、ドレイン信号線ＤＬの下層、ドレイン信号線ＤＬと薄膜トランジスタＴＦＴのドレイン電極ＤＴとを電気的に接続する接続部ＪＣの下層、および、ソース電極ＳＴの薄膜トランジスタＴＦＴの形成領域を超えて延在する部分（パッド部ＰＤを含む）の下層にも形成され、たとえばドレイン信号線ＤＬにおいて段差を少なく構成できるようにしている。
【００５０】
そして、図中ｙ方向に伸張してドレイン信号線ＤＬが形成され、このドレイン信号線ＤＬはその一部において薄膜トランジスタＴＦＴ側に延在する延在部を有し、この延在部（接続部ＪＣ）は半導体層ＡＳ上に形成された薄膜トランジスタＴＦＴのドレイン電極ＤＴに接続されている。
【００５１】
また、ドレイン信号線ＤＬおよびドレイン電極ＤＴの形成の際に同時に形成されるソース電極ＳＴが、半導体層ＡＳ上にてドレイン電極ＤＴと対向し、かつ、半導体層ＡＳ上から画素領域側に若干延在された延在部を有して形成されている。この延在部は後述の画素電極ＰＸと接続されるパッド部ＰＤに至るようにして構成されている。
【００５２】
ドレイン電極ＤＴは、たとえば、ソース電極ＳＴの先端部を囲むようにＵ字状のパターンとして形成されている。これにより、薄膜トランジスタＴＦＴのチャネル幅を大きく構成するようにできる。
【００５３】
なお、半導体層ＡＳは、それを絶縁膜ＧＩ上に形成する際に、たとえば、半導体層ＡＳの表面に高濃度の不純物がドープされて形成され、たとえば、ドレイン電極ＤＴおよびソース電極ＳＴをパターニングして形成した後に、ドレイン電極ＤＴおよびソース電極ＳＴ上のフォトレジスト膜をマスクとしてドレイン電極ＤＴおよびソース電極ＳＴの形成領域以外の領域に形成された高濃度の不純物層をエッチングするようにしている。半導体層ＡＳとドレイン電極ＤＴおよびソース電極ＳＴのそれぞれの間に高濃度の不純物層を残存させ、この不純物層をオーミックコンタクト層として構成させるためである。
【００５４】
このようにすることにより、前記薄膜トランジスタＴＦＴは、ゲート信号線ＧＬをゲート電極としたいわゆる逆スタガ構造のＭＩＳ（Metal Insulator Semiconductor）構造のトランジスタが構成されることになる。
【００５５】
基板ＳＵＢの表面には、薄膜トランジスタＴＦＴをも被って絶縁膜からなる保護膜ＰＡＳが形成されている。この保護膜ＰＡＳは、薄膜トランジスタＴＦＴを液晶との直接の接触を回避させるために設けられるようになっている。この保護膜ＰＡＳは無機材料層のみで形成してもよいが、その上面に塗布によって形成できる有機材料層を積層させるようにしてもよい。この場合、保護膜ＰＡＳの表面を平坦化できる。
【００５６】
保護膜ＰＡＳの上面には、画素電極ＰＸが形成されている。この画素電極ＰＸは、たとえばＩＴＯ（Indium-Tin-Oxide）等の透明導電膜からなり、対向電極ＣＴと広い面積にわたって重畳して形成されている。
【００５７】
そして、画素電極ＰＸは、多数のスリットがスリットの長手方向と交叉する方向に並設されて形成され、これによって両端が互いに接続された多数の線状の電極からなる電極群を有するようにして形成されている。
【００５８】
なお、画素電極ＰＸの各電極は、図２（ａ）に示すように、画素の領域をたとえば図中上下に２分割させ、その一方の領域にはたとえばゲート信号線ＧＬの走行方向に対して＋４５°方向に延在するように形成され、他方の領域には−４５°方向に延在するようにして形成されている。いわゆるマルチドメイン方式を採用するもので、１画素内における画素電極ＰＸに設けたスリットの方向（画素電極ＰＸの電極群の方向）が単一である場合、観る方向により色つきが生じる不都合を解消した構成となっている。
【００５９】
このように形成された画素電極ＰＸは、薄膜トランジスタＴＦＴ側の辺部において、保護膜ＰＡＳに形成されたスルーホールＴＨ１を通して薄膜トランジスタＴＦＴのソース電極ＳＴのパッド部ＰＤに電気的に接続されるようになっている。また、基板ＳＵＢ１の表面には画素電極ＰＸも被って配向膜ＯＲＩ１が形成されている。
【００６０】
（コンタクト部の構成）
図３は、コモン信号線ＣＬと接続配線ＣＮＷとの電気的接続構造の実施例を示す図で、たとえば図１の点線矩形枠α内に相当する部分の構成を示している。図３（ａ）は平面図、図３（ｂ）は図３（ａ）のｂ−ｂ線における断面図である。
【００６１】
図３において、基板ＳＵＢ１の上面にゲート信号線ＧＬおよびコモン信号線ＣＬが同層に形成されている。
【００６２】
図３（ａ）に示すコモン信号線ＣＬ（第１のコモン信号線）は、このまま図中右側にそのまま延在すれば開口部ＨＬ（図示せず）を横切ってしまう位置に形成され、該開口部ＨＬの周辺の近傍に至る箇所で端部を有し、この端部は面積が比較的広いパッド部ＰＤ１が形成されている。
【００６３】
基板ＳＵＢ１上にゲート信号線ＧＬおよびコモン信号線ＣＬをも被って絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜としての機能を有するとともに、ゲート信号線ＧＬに対するドレイン信号線ＤＬの層間絶縁膜としての機能をも有するようになっている。
【００６４】
絶縁膜ＧＩの上面には、ドレイン信号線ＤＬ、このドレイン信号線ＤＬと同層に接続配線ＣＮＷが形成されている。この接続配線ＣＮＷは、コモン信号線ＣＬのパッド部ＰＤ１の近傍における中途部において幅が比較的広いパッド部ＰＤ２が形成されている。
【００６５】
基板ＳＵＢ１上にドレイン信号線ＤＬおよび接続配線ＣＮＷをも被って保護膜ＰＡＳが形成されている。この保護膜ＰＡＳには、コモン信号線ＣＬのパッド部ＰＤ１の一部を露出させるためのスルーホールＴＨ２、および接続配線ＣＮＷのパッド部ＰＤ２の一部を露出するためのスルーホールＴＨ３が形成されている。
【００６６】
保護膜ＰＡＳの上面には、画素電極ＰＸの形成と同時に形成されるＩＴＯからなる導電膜ＣＮＬが形成され、この導電膜ＣＮＬは、スルーホールＴＨ２を通してコモン信号線ＣＬのパッド部ＰＤ１と接続され、スルーホールＴＨ３を通して接続配線ＣＮＷのパッド部ＰＤ２と接続されることによって、コモン信号線ＣＬと接続配線ＣＮＷとの電気的接続を図っている。導電膜ＣＮＬとして画素電極ＰＸの材料を用いていることによって製造工数の増大を抑制させることができる。
【００６７】
なお、図３（ｂ）においては、導電膜ＣＮＬをも被って保護膜ＰＡＳの上面に配向膜ＯＲＩ１（図２（ｂ）参照）が形成されているが、その描画を省略している。
【００６８】
〈実施例２〉
図４は、本発明の表示装置の実施例２を示す図で、図１（ａ）に対応した図となっている。
【００６９】
図４において、図１（ａ）の場合と比較した場合に異なる構成は、開口部ＨＬによって物理的に分断された各コモン信号線ＣＬ（第１のコモン信号線）を接続配線ＣＮＷとの接続部よりも前記開口部ＨＬ側に延在させ、この延在線ＳＴＲによってドレイン信号線ＤＬとの交差部を設けていることにある。
【００７０】
このようにした理由は、それぞれのドレイン信号線ＤＬにおいて、コモン信号線ＣＬとの交差部の数をほぼ等しくするのが好ましいことに基づく。各ドレイン信号線ＤＬにおいて、コモン信号線ＣＬとの交差部の数が異なっている場合、配線容量がドレイン信号線ＤＬごとに異なり、隣接画素間で輝度むらが生じてしまうからである。ここで、ドレイン信号線ＤＬとの交差部はゲート信号線ＧＬにも有するが、ゲート信号線ＧＬは分断されることなく形成され、ゲート信号線ＧＬとの交差部は各ドレイン信号線ＤＬにおいて等しく、特に問題とならないことから、以下、コモン信号線ＣＬとの関係のみで説明する。
【００７１】
ドレイン信号線ＤＬのコモン信号線ＣＬとの交差部は、開口部ＨＬの周辺において少なくなり、単に、物理的に分断された各コモン信号線ＣＬを接続配線ＣＮＷとの接続部よりも前記開口部ＨＬ側に延在させただけでは、ドレイン信号線ＤＬにおいて、コモン信号線ＣＬとの交差部の数を等しくすることができない。
【００７２】
そこで、この実施例２では、たとえば特定されたコモン信号線ＤＬ（図中符号ＤＬ"で示す。このコモン信号線ＤＬ"は複数であってもよい）の開口部ＨＬ側の端部において複数に枝分かれさせた分岐線ＢＲＣを形成し、ドレイン信号線ＤＬがこの分岐線ＢＲＣに交差されるようにすることによって、各ドレイン信号線ＤＬにおいて、コモン信号線ＣＬとの交差部の数を増大させるように構成している。
【００７３】
ドレイン信号線ＤＬのコモン信号線ＣＬとの交差部は、ドレイン信号線ＤＬが開口部ＨＬの側に近づくにつれ少なくなる傾向にあるため、前記分岐線ＢＲＣは、前記開口部ＨＬに近づくにつれ、さらに新たな分岐線ＢＲＣ'を有するようなパターンとして形成されている。
【００７４】
なお、この実施例２の実現にあっては、必ずしも、各ドレイン信号線ＤＬにおいて、コモン信号線ＣＬとの交差部の数を完全に等しくする必要はない。たとえばコモン信号線ＣＬを開口部ＨＬの近傍で線幅を小さく構成しなければならない場合、コモン信号線ＣＬとの交差部の数は所定数よりも多くしなければならなくなる（配線容量は交差部の面積で決まるから）からである。また、各ドレイン信号線ＤＬにおいてコモン信号線ＣＬとの配線容量を完全に等しくする必要はなく、それに近づけるように構成することでも充分な効果を奏するからである。
【００７５】
〈実施例３〉
図５は、本発明の表示装置の実施例３を示す図で、図４に対応した図となっている。
【００７６】
図５において、開口部ＨＬによって物理的に分断された各コモン信号線ＣＬを接続配線ＣＮＷとの接続部ＣＮよりも前記開口部ＨＬ側に延在させ、この延在線ＳＴＲによってドレイン信号線ＤＬとの交差部を設けていることにおいて、図４と同様の構成となっている。
【００７７】
しかし、このうち特定されたコモン信号線ＤＬ（図中符号ＤＬ"で示す。このコモン信号線ＤＬ"は複数であってもよい）において、その開口部ＨＬ側の端部の線幅を太くして幅広線ＷＤＢを構成している。ドレイン信号線ＤＬがこの幅広線ＷＤＢに交差されるようにすることによって、コモン信号線ＣＬとの配線容量を増大させるようにしていることにおいて、図４の場合と異なった構成となっている。このようにすることによって、それぞれのドレイン信号線ＤＬにおいて、コモン信号線ＣＬとの配線容量をほぼ等しくする趣旨である。
【００７８】
また、上述したように、ドレイン信号線ＤＬのコモン信号線ＣＬとの交差部は、ドレイン信号線ＤＬが開口部ＨＬの側に近づくにつれ少なくなる傾向にあるため、前記幅広線ＷＤＢは、前記開口部ＨＬに近づくにつれ、さらに幅広になるようなパターンとして形成されている。
【００７９】
この実施例３においても、各ドレイン信号線ＤＬのコモン信号線ＣＬとの配線容量を完全に等しくする必要はなく、それに近づけるように構成することでも充分な効果を奏する。
【００８０】
〈実施例４〉
図６は、本発明の表示装置の実施例４を示す図で、図３に対応した図となっている。
【００８１】
図３の場合、コモン信号線ＣＬと接続配線ＣＮＷとのスルーホールを通した電気的接続は、薄膜トランジスタＴＦＴを被って形成される保護膜ＰＡＳに形成した２個のスルーホールＴＨ２、ＴＨ３を通して行い、接続材料として画素電極ＰＸと同一の材料（ＩＴＯ）を用いたものである。
【００８２】
しかし、図６においては、絶縁膜ＧＩに形成したスルーホールＴＨ４を通して、接続配線ＣＮＷとコモン信号線ＣＬとを直接に電気的接続させるように構成している。
【００８３】
絶縁膜ＧＩは薄膜トランジスタＴＦＴのゲート絶縁膜として機能させるもので、通常、スルーホールを形成しない膜として構成される。しかし、絶縁膜ＧＩに形成したスルーホールＴＨ４を通して接続配線ＣＮＷとコモン信号線ＣＬの電気的接続を図ることにより、スルーホールＴＨ４の占有面積を小さく構成でき、高精細な配線パターンを形成できる効果を奏する。
【００８４】
〈実施例５〉
図７は、本発明の表示装置の実施例５を示す図で、図１（ａ）に対応した図となっている。
【００８５】
図７において、図１（ａ）の場合と比較して異なる構成は、コモン信号線ＣＬは、ゲート信号線ＧＬと異なる層として形成され、たとえば保護膜ＰＡＳの上面に形成された構成となっている。
【００８６】
図７の点線矩形枠α内の部分の拡大図を図８（ａ）に示し、図８（ａ）のｂ−ｂ線における断面を図８（ｂ）に示す。
【００８７】
図８（ｂ）に示すように、接続配線ＣＮＷは、たとえば、絶縁膜ＧＩの上面すなわちドレイン信号線ＤＬと同層に形成されている。前記コモン信号線ＣＬの接続配線ＣＮＷの電気的な接続は、保護膜ＰＡＳに形成されたスルーホールＴＨ５を通して直接なされるようになっている。
【００８８】
なお、横電界方式であって、上述のような構成をとる場合、面状電極となる対向電極ＣＴは保護膜ＰＡＳの表面において前記コモン信号線ＣＬと直接重ね合わせて形成され、層間絶縁膜を介して、複数の並設された線状の画素電極を配置させる構成が一例として採用される。
【００８９】
〈実施例６〉
図９（ａ）、（ｂ）は、本発明の表示装置の実施例６を示す図で、図２（ａ）、（ｂ）に対応した図となっている。
【００９０】
図９（ａ）、（ｂ）において、図２（ａ）、（ｂ）と比較して異なる構成は、基板ＳＵＢ１側において、画素電極ＰＸは画素領域の僅かな周辺を除いた中央の大部分の領域に形成された面状の透明電極として構成され、該画素電極ＰＸとで電界を生じさせる対向電極は形成されていない構成となっている。いわゆる縦電界方式の液晶表示装置における画素の構成を示したものである。縦電界方式の液晶表示装置は、薄膜トランジスタＴＦＴが形成された基板ＳＵＢ１と液晶を介して対向配置される基板ＳＵＢ２側に、対向電極が形成される構成となるため、基板ＳＵＢ１側には画素電極ＰＸが形成され対向電極が形成されることのない構成となっている。
【００９１】
このため、基板ＳＵＢ１側には、上述したコモン信号線ＣＬが形成されていないが、コモン信号線ＣＬとパターンを同じくした容量信号線ＣＰＬが形成される場合がある。この容量信号線ＣＰＬは、たとえば、図１（ａ）に示したコモン信号線ＣＬと同様に、隣接する一対のゲート信号線ＧＬの間に該ゲート信号線ＧＬと平行に配置される。
【００９２】
容量信号線ＣＰＬは、各画素において、画素電極ＰＸと絶縁膜（絶縁膜ＧＩ、保護膜ＰＡＳ）を介して重ね合わされ、画素電極ＰＸとの間に該絶縁膜を誘電体膜とする容量素子を構成するようになっている。この容量素子は画素電極ＰＸに供給された映像信号を長く蓄積する機能を有する。
【００９３】
なお、容量信号線ＣＰＬは、各画素において、ソース電極ＳＴと絶縁膜ＧＩを介して重ね合わせ、ソース電極ＳＴとの間に該絶縁膜を誘電体膜とする容量素子を構成してもよい。この容量素子も同様に画素電極ＰＸに供給された映像信号を長く蓄積する機能を有する。
【００９４】
このような容量信号線ＣＮＬは、上述したコモン信号線ＣＬと同様に、図１０に示した不都合を有することから、該容量信号線ＣＰＬの本発明の適用によって、開口部（非表示領域）の周辺において、信号線の配置に占める面積を小さくできる効果を奏する。
【００９５】
〈実施例７〉
上述した実施例では、コモン信号線ＣＬあるいは容量信号線ＣＰＬは、隣接するゲート信号線ＧＬの間に該ゲート信号線ＧＬと平行に配置されたものとして示したものである。しかし、これに限定されることはなく、本発明は、コモン信号線ＣＬあるいは容量信号線ＣＰＬを隣接するドレイン信号線ＤＬの間に該ドレイン信号線ＤＬと平行に配置させた場合にも適用できる。
【００９６】
〈実施例８〉
上述した実施例では液晶表示装置について例を挙げて説明したものである。しかし、たとえば有機ＥＬ（Electro Luminescence）表示装置等の他の表示装置においても本発明を適用できる。
【図面の簡単な説明】
【００９７】
【図１】本発明の表示装置の実施例１を示す概略構成図である。
【図２】図１の画素の構成の一実施例を示す構成図である。
【図３】図１の点線矩形枠の拡大平面図と断面図である。
【図４】本発明の表示装置の実施例２を示す概略平面図である。
【図５】本発明の表示装置の実施例３を示す概略平面図である。
【図６】本発明の表示装置の実施例４を示す構成図である。
【図７】本発明の表示装置の実施例５を示す概略平面図である。
【図８】図７の点線矩形枠の拡大平面図と断面図である。
【図９】本発明の表示装置の実施例６を示す画素の構成図である。
【図１０】従来の表示装置の概略平面図である。
【符号の説明】
【００９８】
ＳＵＢ１、ＳＵＢ２……基板、ＬＣ……液晶、ＳＬｏ……外側シール材、ＳＬｉ……内側シール材、ＨＬ……開口部、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……コモン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＣＮＷ……接続配線、ＧＩ……絶縁膜、ＡＳ……半導体層、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＰＡＳ……保護膜、ＴＨ１〜ＴＨ５……スルーホール、ＰＤ、ＰＤ１、ＰＤ２……パッド部、ＯＲＩ１……配向膜、ＣＮＬ……導電膜、ＳＴＲ……延在線、ＢＲＣ……分岐線、ＷＤＢ……幅広線、ＣＰＬ……容量信号線、ＣＮ……接続部。
【図１】
2010032760.tif 000003
【図２】
2010032760.tif 000004
【図３】
2010032760.tif 000005
【図４】
2010032760.tif 000006
【図５】
2010032760.tif 000007
【図６】
2010032760.tif 000008
【図７】
2010032760.tif 000009
【図８】
2010032760.tif 000010
【図９】
2010032760.tif 000011
【図１０】
2010032760.tif 000012