(57)【要約】【課題】半導体集積回路の故障解析について、解析装置から得られる検出信号に対する物理的な故障原因を容易に特定できる半導体集積回路の故障解析方法、解析装置、解析プログラムを提供する。【解決手段】半導体集積回路チップの製造時に半導体ウエハー内の物理的な欠陥について外観検査等により検査し（Ｓ１）、半導体集積回路チップの論理動作試験を行い動作不良チップを抽出し（Ｓ２）、解析装置により動作不良チップから観測される検出信号について解析を行い検出信号が検出された座標と層とを取得し（Ｓ３）、設計データと検出信号の座標と層とを用いて検出信号が検出されたセルまたはネットと接続する回路の層と座標とを求め（Ｓ４）、その回路の層及び座標と、物理欠陥の検出された検査工程及びその物理欠陥のチップ内座標と、を照合し回路と関連する物理欠陥を特定する（Ｓ５）。【選択図】図１
2010032295.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路チップの製造時に半導体ウエハー内の物理的な欠陥について検査し、その物理欠陥のチップ位置と、検査工程名と、チップ内座標と、を取得する物理欠陥検査工程と、
前記半導体集積回路チップについて、ウエハー上で、または、組み立て後に論理動作試験を行い、動作不良チップとそのチップ位置とを抽出するチップ選別工程と、
解析装置により前記動作不良チップから観測される検出信号について解析を行い、前記検出信号が検出された座標と層とを取得する信号検出工程と、
設計データと、前記検出信号の座標と層と、を用いて、前記検出信号が検出されたセル及び当該セルと接続するネット、または、前記検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出する回路抽出工程と、
前記物理欠陥の検査工程名と前記回路の層とを照合し、かつ、前記物理欠陥のチップ内座標と前記回路座標とを照合し、前記回路と関連する物理欠陥を特定する照合工程と、
を含むことを特徴とする半導体集積回路の故障解析方法。
【請求項２】
前記信号検出工程が、さらに検出信号を含む画像を取得することを含み、
前記回路抽出工程が、前記画像とレイアウトの設計データとを重ね合わせて表示させ、前記検出信号に関連する回路の層と座標とを抽出する請求項１記載の半導体集積回路の故障解析方法。
【請求項３】
前記照合工程が、前記回路の座標を近傍の特定範囲に広げた領域と重なる座標の物理欠陥を抽出する請求項１又は２記載の半導体集積回路の故障解析方法。
【請求項４】
前記照合工程が、物理欠陥近傍の特定の範囲内に前記回路の座標がある場合に、その物理欠陥を抽出する請求項１又は２記載の半導体集積回路の故障解析方法。
【請求項５】
前記回路抽出工程が、前記設計データを用いて、前記検出信号近傍の特定の範囲内にあるセル及び当該セルと接続するネット、または、前記検出信号の層を通ってかつ検出信号近傍の特定範囲内にあるネット及び当該ネットに接続するセルについて、前記回路の層と座標とを抽出する請求項１乃至４いずれか１項記載の半導体集積回路の故障解析方法。
【請求項６】
半導体集積回路チップについて、テストデータに基づいて論理動作試験を行い、動作不良チップの半導体ウエハー内でのチップ位置を含む選別データを出力するチップ選別部と、
解析装置を含み、前記解析装置により前記動作不良チップから観測された検出信号について解析を行い、前記検出信号が検出された座標と層とを含む検出信号データを出力する信号検出部と、
設計データと前記検出信号データとを入力し、前記検出信号が検出されたセル及び当該セルと接続するネット、または、前記検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出し、回路抽出データとして出力する回路抽出部と、
前記半導体集積回路チップ製造時に検出された前記半導体集積回路チップの物理欠陥についてその物理欠陥が検出された検査工程名と前記物理欠陥のチップ内座標とが記録された物理欠陥データと、前記検査工程名と対応する前記回路の層をあらかじめ記録したデータである検査工程層対応データと、前記回路抽出データと、を入力し、前記回路抽出部が抽出した回路と関連する前記物理欠陥データを特定し、照合結果データとして出力する照合部と、
前記照合結果データを表示する表示部と、
を有することを特徴とする半導体集積回路の故障解析装置。
【請求項７】
前記信号検出部が、検出信号を含む画像データを出力し、
前記回路抽出部が、前記画像データとレイアウトの設計データとを重ね合わせて、前記回路を抽出し、前記回路抽出データとして出力することを特徴とする請求項６記載の半導体集積回路の故障解析装置。
【請求項８】
前記照合部が、前記検査工程層対応データと前記物理欠陥データの検査工程名と前記回路抽出データの層とに基づいて物理欠陥の検査工程と前記検出信号から抽出された回路の層との照合を行い、前記回路の座標を近傍の特定範囲に広げ前記物理欠陥のチップ内座標との重なりを照合することにより前記物理欠陥の座標と前記回路の座標との照合を行う処理とを実行することを特徴とする請求項６又は７記載の半導体集積回路の故障解析装置。
【請求項９】
前記照合部が、前記検査工程層対応データと前記物理欠陥データの検査工程名と前記回路抽出データの層とに基づいて物理欠陥の検査工程と前記検出信号から抽出された回路の層との照合を行い、前記物理欠陥のチップ内座標を近傍の特定範囲に広げ前記回路の座標との照合を行う処理とを実行することを特徴とする請求項６又は７記載の半導体集積回路の故障解析装置。
【請求項１０】
前記回路抽出部が、前記設計データを用いて、前記検出信号近傍の特定の範囲内にあるセル及び当該セルと接続するネット、または、前記検出信号の層を通ってかつ検出信号近傍の特定範囲内にあるネット及び当該ネットに接続するセルについて、前記回路の層と座標とを抽出することを特徴とする請求項６乃至９いずれか１項記載の半導体集積回路の故障解析装置。
【請求項１１】
半導体集積回路について解析装置で故障を解析した結果である解析データから検出信号が検出された座標と層とを含む検出信号データを抽出する信号検出処理と、
前記半導体集積回路の設計データと前記検出信号データとを入力し、前記検出信号が検出されたセル及び当該セルと接続するネット、または、前記検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出し、回路抽出データとして出力する回路抽出処理と、
前記半導体集積回路のチップ製造時に検出された物理欠陥についてその物理欠陥が検出された検査工程名と前記物理欠陥のチップ内座標とが記録された物理欠陥データと、前記検査工程名と対応する前記回路の層をあらかじめ記録したデータである検査工程層対応データと、前記回路抽出データと、を入力し、前記回路抽出処理で抽出した回路と関連する前記物理欠陥データを特定し、照合結果データとして出力する照合処理と、
前記照合結果データを表示する表示処理と、
をコンピュータに実行させることを特徴とする故障解析プログラム。
【請求項１２】
コンピュータに請求項１乃至５いずれか１項記載の半導体集積回路の故障解析方法を実行させるプログラム。
【請求項１３】
コンピュータを請求項６乃至１０いずれか１項記載の半導体集積回路の故障解析装置として機能させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の故障解析方法及び故障解析装置に関する。特にエミッション解析装置やOBIRCH解析装置など半導体集積回路に何らかの物理的信号を与え、半導体集積回路から観測される検出信号に基づいて故障解析を行う故障解析方法及び故障解析装置に関する。
【背景技術】
【０００２】
従来、例えば、半導体集積回路（ＬＳＩ）の故障解析では、故障シミュレータなどによって、半導体集積回路の故障の原因となっている箇所（論理故障の候補）を論理的に絞り込む方法がある。
【０００３】
半導体集積回路に物理的な異常がある場合は、エミッション解析装置、OBIRCH解析装置などの解析装置によって、物理的に故障箇所を絞りこむことができる。例えばエミッション顕微鏡では発熱箇所を検出した像を取得でき、OBIRCH解析装置ではOBIRCH反応を検出した像を取得できる。
【０００４】
しかし、エミッション発光やOBIRCH反応（以降では検出信号と記述）は物理異常の箇所に関連した回路からの信号であるが、物理異常の箇所そのものとは限らない。そのため、レイアウトデータ、論理回路図、検出信号などから、技術者が多面的に判断して、異常箇所を推測する。次にＦＩＢなどの観測装置によって、物理的な異常箇所を観察する。
【０００５】
この様な従来の半導体集積回路の故障解析方法及び故障解析装置が特許文献１に記載されている。特許文献１には、エミッション解析装置を用いて真の故障箇所を特定しかつその故障の要因を特定することが記載されている。特許文献１によれば、故障解析を行う半導体集積回路のファンクションテストを行い、所望の電気的特性が得られない故障箇所のノードを特定し、エミッション解析装置を用いて、半導体集積回路から放出されるホットエレクトロンに基づく発光点を検出して発光像を取得し、この発光像と、良品の半導体集積回路から放出されるホットエレクトロンによる発光像との差に基づいて故障解析を行い、故障箇所を特定し、その座標データを生成し、ファンクションテストのテスト結果及びエミッション解析による解析結果を受けて、故障解析を行う半導体集積回路に故障が発生しているか否かを判定すると共に故障が発生している際にその故障要因を判定することが記載されている。
【０００６】
また、特許文献１には、製造工程時に回路表面に付着したダスト検査を実施し、ダスト位置の座標を検出する（段落番号００１９）。エミッション解析装置によりホットエレクトロンによる発光点を検出して発光像（エミッション像）を取得する（段落番号００２５）。エミッション発光点の座標データに対応したノードの前段回路のノードに対応したノードデータと座標データを生成する（段落番号００６５）。このノードデータと座標データ、およびダスト検査結果、ナビゲーションツールからのデータに基づいて、故障が発生しているか否かの判定処理を行い、故障が発生している場合はその箇所の座標データを生成する（段落番号００６５）。なお、特許文献１では、ノードデータとは接続データと記載されている（段落番号００６５）。また、段落番号００２１、段落番号００２２などで述べられているように、ノードはＨレベル、Ｌレベルといった電気信号レベルを持つことから、トランジスタ回路と別のトランジスタ回路とを結ぶ配線（以降ではネットと記述）である。
【特許文献１】特開２００４−４５１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
エミッション解析装置、OBIRCH解析装置などの解析装置から得られる検出信号は、物理異常の箇所に関連した回路からの信号であるが、物理異常の箇所そのものとは限らない。そのため、レイアウトデータ、論理回路図、検出信号などから、技術者が多面的に判断しなければならない。さらに、物理異常の箇所を特定するためには、ＦＩＢなどの観測装置を用いた詳細な物理解析が必要となる。
【０００８】
また、特許文献１の故障解析方法では、製造工程時に回路表面に付着したダスト検査から得るダスト位置の座標を取得する。エミッション解析装置によりホットエレクトロンによる発光点の座標データから、座標データに対応したノードの前段回路のノードに対応したノードデータと座標データを取得する。このノードデータと座標データ、およびダスト検査結果、ナビゲーションツールからのデータに基づいて、故障が発生しているか否かの判定処理を行い、故障が発生している場合はその箇所の座標データを生成することが記載されている。しかし、本発明者の検討によれば、この方法では、エミッション解析装置から得られる検出信号と関連する物理欠陥を正確に特定することができない。
【０００９】
すなわち、故障には様々なモードがある。各故障モードによって、検出信号が観測される箇所と検出信号の原因となる故障箇所（物理欠陥が存在する箇所）は異なる。故障箇所は、特許文献１に記載されているようなエミッション発光が観測される箇所、または、エミッション発光が観測されるノードの前段回路に限られる訳ではない。この一例を図８に示す。図８は、信号レベルがローレベルのネットがハイレベルの電源ラインとショートしている例である。物理異常のあるネットの入力側のインバータ回路のＮチャンネルのＭＯＳトランジスタがオンとなり、エミッション発光が観測される。このようなモードの不良は、特許文献１に開示されている技術では、真の故障箇所を見つけることができない。
【００１０】
また、半導体集積回路は、下地に機能回路がセルとして構成され、その上に多層の配線がレイアウトされる多層構造で構成される。物理欠陥は、この多層構造の半導体集積回路について製造工程の途中で外観検査等により検査される。従って、どこの工程の検査で物理欠陥が検出されたかによって、物理欠陥が多層構造のどの階層に存在するのかが異なる。また、OBIRCH解析装置などでは、検出信号の発生している階層を特定できる。従って、検出信号と関連する物理欠陥を特定するためには、物理欠陥が検出された階層（検査工程名）、レイアウト設計データの階層構造、検出信号が検出された階層を正しく認識して判断する必要がある。
【００１１】
さらに、微細な半導体集積回路では、観測された検出信号や物理欠陥に座標誤差があり得ることも考慮する必要がある場合がある。
【課題を解決するための手段】
【００１２】
本発明の１つのアスペクト（側面）に係る半導体集積回路の故障解析方法は、半導体集積回路チップの製造時に半導体ウエハー内の物理的な欠陥について検査しその物理欠陥のチップ位置と検査工程名とチップ内座標とを取得する物理欠陥検査工程と、前記半導体集積回路チップについてウエハー上でまたは組み立て後に論理動作試験を行い動作不良チップとそのチップ位置とを抽出するチップ選別工程と、解析装置により前記動作不良チップから観測される検出信号について解析を行い前記検出信号が検出された座標と層とを取得する信号検出工程と、設計データと前記検出信号の座標と層とを用いて前記検出信号が検出されたセル及び当該セルと接続するネットまたは前記検出信号が検出されたネット及び当該ネットと接続するセルについて回路の層と座標とを抽出する回路抽出工程と、前記物理欠陥の検査工程名と前記回路の層とを照合し、かつ、前記物理欠陥のチップ内座標と前記回路座標とを照合し、前記回路と関連する物理欠陥を特定する照合工程と、を含むことを特徴とする。
【００１３】
また、本発明の別のアスペクト（側面）に係る半導体集積回路の故障解析装置は、半導体集積回路チップについてテストデータに基づいて論理動作試験を行い動作不良チップの半導体ウエハー内でのチップ位置を含む選別データを出力するチップ選別部と、解析装置を含み前記解析装置により前記動作不良チップから観測された検出信号について解析を行い前記検出信号が検出された座標と層とを含む検出信号データを出力する信号検出部と、設計データと前記検出信号データとを入力し、前記検出信号が検出されたセル及び当該セルと接続するネット、または、前記検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出し回路抽出データとして出力する回路抽出部と、前記半導体集積回路チップ製造時に検出された前記半導体集積回路チップの物理欠陥に関するデータであってその物理欠陥が検出された検査工程名と前記物理欠陥のチップ内座標とが記録された物理欠陥データと、前記検査工程名と対応する前記回路の層をあらかじめ記録したデータである検査工程層対応データと、前記回路抽出データと、を入力し前記回路抽出部が抽出した回路と関連する前記物理欠陥データを特定し照合結果データとして出力する照合部と、前記照合結果データを表示する表示部と、を有することを特徴とする。
【００１４】
また、本発明の別のアスペクト（側面）に係る半導体集積回路の故障解析プログラムは、半導体集積回路について解析装置で故障を解析した結果である解析データから検出信号が検出された座標と層とを含む検出信号データを抽出する信号検出処理と、前記半導体集積回路の設計データと前記検出信号データとを入力し、前記検出信号が検出されたセル及び当該セルと接続するネット、または、前記検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出し、回路抽出データとして出力する回路抽出処理と、前記半導体集積回路のチップ製造時に検出された物理欠陥についてその物理欠陥が検出された検査工程名と前記物理欠陥のチップ内座標とが記録された物理欠陥データと、前記検査工程名と対応する前記回路の層をあらかじめ記録したデータである検査工程層対応データと、前記回路抽出データと、を入力し、前記回路抽出処理で抽出した回路と関連する前記物理欠陥データを特定し、照合結果データとして出力する照合処理と、前記照合結果データを表示する表示処理と、をコンピュータに実行させることを特徴とする。
【００１５】
また、本発明の別のアスペクト（側面）に係る半導体集積回路の故障解析プログラムは、コンピュータに上記半導体集積回路の故障解析方法を実行させる。
【００１６】
本発明の更に別のアスペクト（側面）に係る半導体集積回路の故障解析プログラムは、コンピュータを上記半導体集積回路の故障解析装置として機能させる。
【発明の効果】
【００１７】
本発明によれば、半導体集積回路の故障解析について、エミッション解析装置、OBIRCH解析装置などの解析装置から得られる検出信号と関連する物理欠陥を容易に特定することができる。すなわち、検出信号が物理異常の箇所と関連があるが、物理異常箇所そのものとは限らないときでも、自動的に物理異常箇所を特定することができる。特に、検出信号の座標位置のセル、および該セルと接続するネットを抽出することで、セル内で検出信号が発生した際に、確実に物理異常箇所を含む回路を抽出することができる。また、物理欠陥の工程名と検出信号から得られた回路の層とを対応付けることで、多層構造であるＬＳＩに対しても、製造時のどの工程で発生した物理欠陥が検出信号の原因となっているかを正確に特定することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施形態について、必要に応じて図面を参照して説明する。
【００１９】
図１に示すように、本発明の一実施形態の半導体集積回路の故障解析方法は、半導体集積回路チップの製造時に半導体ウエハー内の物理的な欠陥について検査しその物理欠陥（図３参照）のチップ位置（図４参照）と検査工程名（図４参照）とチップ内座標（図４参照）とを取得する物理欠陥検査工程（ステップＳ１）と、半導体集積回路チップについてウエハー上でまたは、組み立て後に論理動作試験を行い動作不良チップとそのチップ位置とを抽出するチップ選別工程（ステップＳ２）と、解析装置７により動作不良チップから観測される検出信号（図５参照）について解析を行い検出信号が検出された座標と層（図６参照）とを取得する信号検出工程（ステップＳ３）と、設計データと検出信号の座標と層（図６参照）とを用いて検出信号が検出されたセル及び当該セルと接続するネットまたは検出信号が検出されたネット及び当該ネットと接続するセルについて回路の層と座標とを抽出する回路抽出工程（ステップＳ４）と、物理欠陥の検査工程名（図４参照）と前記回路の層とを照合し、かつ、前記物理欠陥のチップ内座標（図４参照）と回路座標とを照合し、前記回路と関連する物理欠陥を特定する照合工程（ステップＳ５）と、を含む。
【００２０】
また、図１、図１３、図１４に示すように、本発明の一実施形態の半導体集積回路の故障解析方法は、信号検出工程（ステップＳ３）がさらに検出信号を含む画像（図５参照）を取得し、回路抽出工程（ステップＳ４）が画像とレイアウトの設計データとを重ね合わせて表示させ（図１３）、前記検出信号に関連する回路（４３ａ、４３ｂ、４３ｃ、４３ｄ、４４）の層と座標とを抽出するものであってもよい。信号検出工程で得られた検出信号が動作不良チップ固有のものであるか否か疑わしい場合は、技術者が画像を見て動作不良チップ固有の真性の検出信号であるか、良品チップでも発生する擬似検出信号であるか確認できる。
【００２１】
また、図１、図１５に示すように、照合工程（ステップＳ５）が、回路（４３ａ、４３ｂ、４３ｃ、４３ｄ、４４）の座標を近傍の特定範囲に広げた領域４５と重なる座標の物理欠陥４６を抽出するものであってもよい。回路の座標を近傍の特定範囲に広げることによって、物理欠陥検査工程で抽出した物理欠陥の座標に測定誤差があっても正しく照合が行える。
【００２２】
また、図１、図１６に示すように、照合工程（ステップＳ５）が、物理欠陥近傍の特定の範囲内４７に回路（４３ａ、４３ｂ、４３ｃ、４３ｄ、４４）の座標がある場合に、その物理欠陥を抽出するものであってもよい。物理欠陥の座標を近傍の特定範囲に広げることによっても、物理欠陥の座標誤差を救済できる。
【００２３】
また、図１、図１４に示すように、本発明の一実施形態の半導体集積回路の故障解析方法は、回路抽出工程（ステップＳ４）が、設計データを用いて、検出信号（４１ａ、４１ｂ、４１ｃ、４１ｄ）近傍の特定の範囲内（４２ａ、４２ｂ、４２ｃ、４２ｄ）にあるセル（４３ａ、４３ｂ、４３ｃ、４３ｄ）及び当該セルと接続するネット４４、または、検出信号の層を通ってかつ検出信号近傍の特定範囲内にあるネット及び当該ネットに接続するセルについて、回路の層と座標とを抽出するものであってもよい。検出信号の座標を近傍の特定の範囲内に拡張することにより、信号検出工程で検出した検出信号の座標に誤差があっても正しい回路が抽出できる。
【００２４】
また、図１７に示すように、本発明の一実施形態の半導体集積回路の故障解析装置は、半導体集積回路チップについてテストデータ４に基づいて論理動作試験を行い動作不良チップの半導体ウエハー内でのチップ位置を含む選別データ６を出力するチップ選別部５と、解析装置７を含み解析装置７により動作不良チップから観測された検出信号について解析を行い検出信号が検出された座標と層とを含む検出信号データ１０（図６参照）を出力する信号検出部９と、設計データ１２と検出信号データ１０とを入力し検出信号が検出されたセル及び当該セルと接続するネット、または、検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出し回路抽出データ１３として出力する回路抽出部１１と、半導体集積回路チップ製造時に検出された半導体集積回路チップの物理欠陥についてその物理欠陥が検出された検査工程名と物理欠陥のチップ内座標とが記録された物理欠陥データ２（図４参照）と、検査工程名と対応する回路の層をあらかじめ記録したデータである検査工程層対応データ１５（図７参照）と、回路抽出データ１３と、を入力し回路抽出部１１が抽出した回路と関連する前記物理欠陥データを特定し照合結果データとして出力する照合部１４と、照合結果データを表示する表示部１６と、を有する。
【００２５】
また、図１３、図１４、図１７に示すように、本発明の一実施形態の半導体集積回路の故障解析装置（図１７）は、信号検出部９が、検出信号を含む画像データを出力し（図１３）、回路抽出部１１が、画像データとレイアウトの設計データとを重ね合わせて、回路（４３ａ、４３ｂ、４３ｃ、４３ｄ、４４）を抽出し、回路抽出データとして出力するものであってもよい。技術者が画像データを観察して検出信号が真性な検出信号であるか、擬似であるか判断することができ、回路抽出データを表示させて、抽出された回路が妥当であるか否か判断することができる。
【００２６】
また、図１５、図１７に示すように、本発明の一実施形態の半導体集積回路の故障解析装置（図１７）は、検査工程層対応データ１５（図７参照）と物理欠陥データ２（図４参照）の検査工程名と回路抽出データ１３の層とに基づいて物理欠陥の検査工程と検出信号から抽出された回路の層との照合を行い、回路（４３ａ、４３ｂ、４３ｃ、４３ｄ、４４）の座標を近傍の特定範囲（４５）に広げ物理欠陥４６のチップ内座標との重なりを照合することにより物理欠陥の座標と回路の座標との照合を行う処理とを実行するものであってもよい。回路の座標を近傍の特定範囲に広げることで、物理欠陥の座標誤差が救済できる。
【００２７】
また、図１６、図１７に示すように、本発明の一実施形態の半導体集積回路の故障解析装置（図１７）は、検査工程層対応データ１５（図７参照）と物理欠陥データ２（図４参照）の検査工程名と回路抽出データ１３の層とに基づいて物理欠陥の検査工程と検出信号から抽出された回路の層との照合を行い、物理欠陥４６のチップ内座標を近傍の特定範囲（４７）に広げ回路（４３ａ、４３ｂ、４３ｃ、４３ｄ、４４）の座標との照合を行う処理とを実行するものであってもよい。物理欠陥の座標を近傍の特定範囲に広げることによっても、物理欠陥の座標誤差が救済できる。
【００２８】
また、図１７、図１８に示すように、本発明の一実施形態の半導体集積回路の故障解析プログラム２６は、半導体集積回路について解析装置７で故障を解析した結果である解析データ８から検出信号（図５参照）が検出された座標と層とを含む検出信号データ１０（図６参照）を抽出する信号検出処理と、半導体集積回路の設計データ１２と検出信号データ１０とを入力し、検出信号が検出されたセル及び当該セルと接続するネット、または、検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出し、回路抽出データ１３として出力する回路抽出処理と、半導体集積回路のチップ製造時に検出された物理欠陥についてその物理欠陥が検出された検査工程名と前記物理欠陥のチップ内座標とが記録された物理欠陥データ２（図４参照）と、検査工程名と対応する回路の層をあらかじめ記録したデータである検査工程層対応データ１５（図７参照）と、回路抽出データ１３と、を入力し、回路抽出処理で抽出した回路と関連する前記物理欠陥データを特定し、照合結果データ１７として出力する照合処理と、照合結果データを表示する表示処理と、をコンピュータに実行させる。
【００２９】
以下、具体的な実施形態に即し、図面を参照して詳しく説明する。
【００３０】
［実施形態１］
図１は、本発明の実施形態による半導体集積回路の故障解析方法の処理手順を示すフローチャートである。このフローは、半導体集積回路の製造時に半導体ウエハー内の物理欠陥を検査する物理欠陥検査工程（ステップＳ１）と、ウエハーの各チップに対してテストを実施して不良チップを選別するチップ選別工程（ステップＳ２）と、不良選別されたチップに対して解析装置による検出信号を取得する信号検出工程（ステップＳ３）と、検出信号に関連する回路を抽出する回路抽出工程（ステップＳ４）と、物理欠陥検査工程（ステップＳ１）で得られた物理欠陥と回路抽出工程で得られた回路との座標や層を照合して回路と関連する物理欠陥を特定する照合工程（ステップＳ５）の５つの工程からなっている。
【００３１】
まず、最初の物理欠陥検査工程（ステップＳ１）は、半導体集積回路の製造工程の途中で、外観検査により半導体ウエハーの物理欠陥の有無を検査する。半導体集積回路の製造工程には、半導体集積回路のセルとなる下地の製造工程、主にセル内の配線となる下層配線の製造工程、セル外の配線となる上層配線の製造工程等があるが、その各工程で必要に応じて外観検査を行う。その物理欠陥検査工程で発見された物理欠陥は、図４に示すような物理欠陥データとして、物理欠陥が発見された半導体集積回路チップの半導体ウエハー上でのチップ位置、物理欠陥が発見された検査工程名、チップ内での物理欠陥の中心座標、欠陥サイズが記録される。チップ位置は、図２に示すように半導体ウエハー全体の中で、物理欠陥が発見されたチップの位置をＸ座標とＹ座標で特定する。また、図３に物理欠陥の一例を示す。なお、「検査工程名」は名前自体に意味はなく、製造工程のどの段階での検査で発見された物理欠陥であるか後工程で識別できればよい。
【００３２】
次に、チップ選別工程（ステップＳ２）では、半導体集積回路チップに対して論理動作試験を行い、動作不良となるチップを特定する。動作不良となったチップについては、そのチップ位置について記録しておく。なお、論理動作試験は、半導体ウエハーの製造完了後、ウエハー状態で行ってもよいし、チップに分割し、パッケージ等に組み立ててから行ってもよい。
【００３３】
信号検出工程（ステップＳ３）では、チップ選別工程で動作不良となったチップに対して、エミッション解析装置やOBIRCH解析装置などの解析装置により、動作不良チップから観測される検出信号について観測する。エミッション解析装置によりチップの像と発光像（検出信号）とを重ね合わせた画像を図５に示す。矢印の先が発光像（検出信号）である。図面では見えにくいが、実際にはカラーで画像が認識できるので、図面よりは容易に検出信号が識別できる。図６は信号検出工程で取得する検出信号データの一例である。信号検出工程では、ウエハー上でのチップ位置と、解析装置によってチップからの発熱あるいは発光といった検出信号の座標と層を取得する。エミッション発光の場合は、セルからの発光およびネットからの発光の可能性があるために、本工程で取得する層としては、セルと全ての配線層である。OBIRCH反応の場合は、印加するレーザーの強度により、OBIRCH反応が得られる層が限定できるため、OBIRCH反応が得られた層を記録する。
【００３４】
回路抽出工程（ステップＳ４）では、信号検出工程で得られた検出信号から実際に故障が発生している可能性がある回路の場所を抽出する。検出信号が観測された箇所と故障が発生している箇所は同一箇所とは限られない。故障モードにより様々なパターンが考えられる。検出信号が得られた回路上の位置と、実際に故障（物理欠陥）が発生している回路上の位置との関係の様々なパターンについて、図８から図１２を用いて説明する。
【００３５】
図８では、信号レベルがローレベルのネットがハイレベルの電源ラインとショートしている例である。実際の故障（物理欠陥）は、ネット上で発生しているが、検出信号が観測されるのは、そのネットの入力側のインバータ回路セルである。インバータ回路のＮチャンネルのＭＯＳトランジスタがオンとなり、ショート故障を通じてハイレベルの電源との間で貫通電流が流れるため、エミッション発光が観測される。
【００３６】
図９では、信号レベルがハイレベルのネットがＧＮＤラインとショートしたために、ネットの電位が中間電位となり、ネットの出力側のインバータ回路のＭＯＳトランジスタに貫通電流が流れて、エミッション発光が観測される。また、図１０に示すように、図９と同じモードの故障であっても、ショート故障が発生している同じ箇所でエミッション発光が観測される場合もある。さらに、図１１に示すように、セル内のトランジスタにゲートリークなどの物理欠陥があった場合に、セル内でエミッション発光が観測される場合もある。図１２ではネットの断線によりネットが中間電位となり、断線箇所から出力側のセルで貫通電流が流れてエミッション発光が観測される。
【００３７】
上記図８、図９、図１１、図１２では、検出信号は、セル内で観測される。このような場合は、検出信号が観測されたセル内、または、そのセルに接続されるネットに故障が存在することになる。
【００３８】
一方、図１０のようにネット上で検出信号が観測された場合には、検出信号が観測されたネット、または、そのネットに接続されるセルに故障が存在することになる。
【００３９】
したがって、回路抽出工程では、検出信号が検出されたセル及びそのセルと接続するネット、または、検出信号が検出されたネット及びそのネットと接続するセルを抽出する。
【００４０】
さらに、回路を抽出する際には、設計データであるレイアウトの層と座標のデータ及び回路接続データを用いて抽出を行う。平面上は、同一の座標であっても、セルとそのセルとは無関係な上層配線（ネット）が重なってレイアウトされている場合がある。信号検出工程で検出信号の層が特定されている場合は、その層データも用いて回路抽出を行う。すなわち、この回路抽出工程には、層指定（ステップＳ４１）と、座標領域指定（ステップＳ４２）と、セル／ネット抽出（ステップＳ４３）の処理が含まれる。
【００４１】
最後に、照合工程（ステップＳ５）では、物理欠陥検査工程で得られた検査工程名及びチップ内座標と、回路抽出工程で得られた回路の層と座標と、を照合し、検出信号が検出された回路と物理欠陥とを特定する。この照合には、検査工程名と回路の層との照合判定である層判定処理（ステップＳ５１）と、チップ内座標と回路の座標との照合である座標領域判定処理（ステップＳ５２）が含まれる。
【００４２】
検査工程名と回路の層との照合判定は、図７に示す検査工程／層対応データを用いて行われる。すなわち、製造工程がどの段階まで進んだ状態での外観検査によって発見された物理欠陥であるかによって、その物理欠陥が存在する層が特定できる。図７を参照すると、例えば検査工程：「ＳＴＥＰ１」における物理欠陥は、層：ＭＥＴＡＬ２（第２配線層）、ＶＩＡ２（第２ビア）、ＭＥＴＡＬ３（第３配線層）と記録されており、「ＳＴＥＰ１」の検査工程で発見された物理欠陥は、上記第２配線層、第２ビア、第３配線層のいずれかの物理欠陥であることが確認できる。従って、回路抽出工程で抽出された回路の層がこの層と一致しているか否かが照合される。このように、検査工程と層とを対応付けることで、製造時のどの工程で発生した物理欠陥が検出信号の原因となっているかを正確に特定することができる。なお、図７に示す検査工程／層対応データを用いずに、物理欠陥データ（図４参照）の検査名に代えて、物理欠陥の存在が考えらけれる層をデータとして入力してもよい。
【００４３】
次に、実施形態１のバリエーションについて、説明する。信号検出工程（ステップＳ３）では、検出信号を含む画像を取得するようにしてもよい。回路抽出工程では、画像とレイアウトの設計データとを重ね合わせて検出信号を通る回路が抽出できる。特に信号検出工程で得られた検出信号が動作不良チップ固有のものであるか否か疑わしい場合は、技術者が画像を見て動作不良チップ固有の真性の検出信号であるか、良品チップでも発生する擬似検出信号であるか確認できる。
【００４４】
また、回路抽出工程では、検出信号の座標と、レイアウト設計データの座標を用いて、検出信号が検出された回路の抽出を行うが、検出信号の座標を近傍の特定範囲まで広げて、検出信号が検出されたセルまたはネットを特定してもよい。この具体的な例を図１３と図１４に示す。図１３は、検出信号と抽出された回路のレイアウトとを重ねて表示した画像データの図面である。図１４はその説明図である。図１３では識別が困難であるので、図１４を用いて説明する。図１４で、４つの小さな円４１ａ、４１ｂ、４１ｃ、４１ｄは検出信号である。その検出信号４１ａ、４１ｂ、４１ｃ、４１ｄをそれぞれ中心とする矩形４２ａ、４２ｂ、４２ｃ、４２ｄが検出信号の座標を近傍の特定範囲まで広げた検出信号拡張領域である。４３ａ、４３ｂ、４３ｃ、４３ｄは、検出信号拡張領域に少なくとも一部の座標が重なるセルである。すなわち、検出信号４１ａ、４１ｂ、４１ｃ、４１ｄ近傍の特定の範囲内にあるセル４３ａ、４３ｂ、４３ｃ、４３ｄが抽出されている。さらに、そのセル４３ａ、４３ｂ、４３ｃ、４３ｄに接続されるネットであるネット４４が抽出されている。なお、セル４３ａ、４３ｂ、４３ｃ、４３ｄ、ネット４４は、設計データから抽出されたデータである。
【００４５】
この図１３、図１４では、２つのネット間がショートしたために、ネット４４が中間電位となり、レシーバーセル４３ａ、４３ｂ、４３ｃ、４３ｄに貫通電流が流れてエミッション発光が観測された例である。エミッション発光箇所と抽出されたセルには、解析装置の座標誤差が原因であるズレが生じているが、この座標誤差を考慮して回路抽出することにより、物理欠陥の存在するネットを抽出することができる。本例では座標誤差を考慮しない限り故障ネットを抽出することはできない。この図１３、図１４の例では、検出信号４１ａ、４１ｂ、４１ｃ、４１ｄの座標を近傍の矩形の領域４２ａ、４２ｂ、４２ｃ、４２ｄに広げているが、矩形以外にも同心円状に広げたり、矩形以外の多角形領域に広げたりしてセルやネットを抽出してもよい。
【００４６】
さらに、照合工程では、回路抽出工程で抽出したセルやネットの回路の座標を近傍の特定範囲に広げて物理欠陥の座標と一致するか否かを照合してもよい。これにより、物理欠陥検査で得られた物理欠陥の座標に誤差が生じていた場合であっても正しく照合を行うことができる。回路の座標の広げ方としては、回路の座標を同心円状に広げてもよいし、Ｘ座標、Ｙ座標にそれぞれ幅を持たせてもよい。さらに、多角形領域に広げてもよい。図１５は、図１３、図１４で説明した事例で、回路の座標をＸ方向、Ｙ方向にそれぞれ拡張し、物理欠陥との照合を行う場合の説明図である。他のネットとのショート箇所である物理欠陥４６は、物理欠陥検査で得られた座標に誤差が生じており、設計データ上のネット４４と座標が一致していない。回路座標拡張領域４５は、回路抽出工程で抽出したセル及びネットの座標をＸ方向、Ｙ方向にそれぞれ拡張した領域である。物理欠陥４６は、この回路座標拡張領域４５と座標が重複しているので、結果として検出信号４１ａ、４１ｂ、４１ｃ、４１ｄの原因が、物理欠陥４６によるものであることが確認できる。
【００４７】
また、回路の座標を近傍の特定範囲に広げる代わりに物理欠陥の座標を近傍の特定範囲に広げ、その範囲内に回路の座標が含まれているか否かを照合しても同様の効果が得られる。図１６は、図１５と同一の事例において、物理欠陥４６の座標を欠陥の中心から同心円状に拡張した領域を物理欠陥拡張領域４７としている。回路抽出工程で抽出したネット４４と物理欠陥拡張領域４７の座標が重複しているので、この方法によっても、検出信号４１ａ、４１ｂ、４１ｃ、４１ｄの原因が、物理欠陥４６によるものであることが確認できる。
【００４８】
［実施形態２］
図１７は、本発明の実施形態２による半導体集積回路の故障解析装置の構成を示すブロック図である。実施形態２の故障解析装置を用いることによっても、実施形態１の故障解析方法を実施することができる。図１７の故障解析装置は、ウエハーの各チップのテスト結果から不良チップを選別するチップ選別部５、不良と選別されたチップに対して、解析装置７による検出信号を取得する信号検出部９、検出信号に関連する回路を抽出する回路抽出部１１、物理欠陥検査で得られる物理欠陥データと回路抽出部で得られる回路抽出データとを照合して、一致した物理欠陥を抽出する照合部１４、照合結果データを表示する表示部１６を含んで構成される。
【００４９】
チップ選別部５は、ＬＳＩテスター３が出力するテストデータに基づいて論理動作試験を行い選別データ６を出力する。選別データには、動作不良チップの半導体ウエハー内でのチップ位置が含まれる。
【００５０】
信号検出部９は、選別データが特定する動作不良チップについてエミッション装置やOBIRCH解析装置などの解析装置７が出力する解析データ８から検出信号を取り出して、検出信号データ１０として出力する。検出信号データ１０には、図６に示すように、ウエハー上でのチップ位置と、解析装置によってチップからの発熱あるいは発光といった検出信号の座標と層のデータが含まれる。また、信号検出部９が出力するデータには、検出信号を含む画像データが含まれてもよい。
【００５１】
回路抽出部１１は、検出信号データ１０と設計データ１２とを入力し、回路抽出データ１３を出力する。回路抽出部１１は、検出信号が検出されたセル及びそのセルと接続するネット、または、検出信号が検出されたネット及びそのネットと接続するセル、について回路の層と座標とを抽出し、回路抽出データ１３として出力する。また、回路抽出部１１が出力するデータには、検出信号を含む画像データに抽出されたセルまたはネットの設計データの画像データが含まれてもよい。
【００５２】
照合部１４は、外観検査装置等の物理欠陥検査装置１が出力する物理欠陥データ２と、検査工程名と回路の層との対応データである検査工程層対応データ１５、回路抽出データ１３を入力し、回路抽出部１１が抽出した回路と関連する物理欠陥データ２を特定し、照合結果データ１７として出力する。なお、物理欠陥データ２には、図４に示すように、物理欠陥が発見された半導体集積回路チップの半導体ウエハー上でのチップ位置、物理欠陥が発見された検査工程名、チップ内での物理欠陥の中心座標、欠陥サイズが含まれる。また、検査工程層対応データ１５には、図７に示すように、検査工程名とその検査工程で検出した物理欠陥の存在が考えられる層が含まれる。この検査工程／層対応データを用いて、物理欠陥が検出された検査工程と物理欠陥が存在する設計上のレイアウト層との照合を行う。また、結果表示部１６は、照合結果データ１７をディスプレイ等に表示する。
【００５３】
なお、照合部１４は、検査工程層対応データ１５と物理欠陥データ２の検査工程名のデータと回路抽出データ１３の層のデータとに基づいて物理欠陥の検査工程と検出信号から抽出された回路の層との照合を行う。また、照合部１４は、回路抽出データ１３に含まれる回路の座標を近傍の特定範囲に広げ物理欠陥のチップ内座標との重なりを照合することにより物理欠陥の座標と回路の座標との照合を行う処理とを実行するものであってもよい。そのような構成にすれば、物理欠陥の座標に誤差があっても、検出信号が検出された回路と物理欠陥との照合ができる。また、回路の座標を近傍の特定範囲に広げることに代えて、物理欠陥のチップ内座標を近傍の特定範囲に広げて照合を行っても同様の効果が得られる。
【００５４】
さらに、回路抽出部１１が、検出信号の座標を近傍の特定の範囲まで広げ、検出信号近傍の特定の範囲内にあるセル及びそのセルと接続するネット、または、検出信号の層を通って且つ検出信号近傍の特定範囲内にあるネット及びそのネットに接続するセルについて、回路の層と座標とを抽出するものであってもよい。そのように構成すれば、解析装置の座標誤差が生じても検出信号に関連する回路が抽出できる。
【００５５】
［実施形態３］
図１８は、本発明の実施形態３の故障解析装置のブロック図である。実施形態３は、実施形態２の故障解析装置についてコンピュータを用いて構成した実施形態である。
【００５６】
図１８の故障解析装置は、ＣＰＵ２１と、プログラムを実行するための指示を入力する入力部２２と、出力部２３と、記憶部２４と、設計データを取得するための外部データ取得部２５とを備えている。または、上記の各部は、それぞれバスライン２７で相互に接続されている。
【００５７】
記憶部２４は、キャッシュや半導体メモリのような主記憶装置以外に、ハードディスクやＣＤ、ＤＶＤなどの磁気記憶媒体、光記憶媒体のような補助記憶装置を含んでもよい。記憶部２４には、図１に示す実施形態１の故障解析方法で説明した信号検出工程(ステップＳ３）、回路抽出工程（ステップＳ４）と、照合工程（ステップＳ５）と、をＣＰＵ２１に実行させる故障解析プログラム２６が格納されている。また、外部から取得したテストデータ４、選別データ６、解析データ８、物理欠陥データ２、設計データ１２、回路抽出テータ１３、検出信号データ１０、照合結果データ１７も記憶部２４に格納される。
【００５８】
出力部２３は、信号検出工程では、解析データ８から検出信号を抽出する際に、解析データ８を表示する。また、回路抽出工程では、検出信号データ１０から回路抽出する際に、設計データ１２を表示する。このときに、チップの解析像と設計像とを重ね合わせて表示しても良い。また、照合工程では、回路抽出データ１３と物理欠陥データ２から照合工程で抽出された照合結果を表示する。このときに、物理欠陥検査で得られる物理欠陥像を表示してもよい。また、検査工程層対応データ１５を表示してもよい。
【００５９】
この実施形態では、故障解析プログラム２６に従って、検出信号に基づいて、信号検出処理（ステップＳ３）を行う。またＣＰＵ２１は、オペレータが入力部２２から指定した検出信号に基づいて、信号検出処理を行ってもよい。さらにＣＰＵ２１は、検出信号データ１０に基づいて回路抽出工程（ステップＳ４）の処理を行い、検査工程層対応データ１５に基づいて照合工程（ステップＳ５）の処理を行い、照合結果を、出力部２３からコンピュータのディスプレイに表示する。検査工程層対応データ１５は、オペレータが入力部２２から指示してもよく、また検査工程層対応データ１５を外部データ取得部から入力しても良い。信号検出工程、回路抽出工程、照合工程の処理内容は、すでに述べた半導体集積回路の故障解析方法と同様である。
【００６０】
なお、バスライン２７には、物理欠陥検査装置１やＬＳＩテスター３が接続され、故障解析プログラム２６によって、物理欠陥検査装置１やＬＳＩテスター３を制御し、物理欠陥検査工程やチップ選別工程が行われるようにしてもよい。
【００６１】
また、上記半導体集積回路の故障解析プログラムがインストールされたコンピュータは、図１７に示す信号検出部９、回路抽出部１１、照合部１４を有する故障解析装置として機能する。また、ネットワーク等を介して物理欠陥検査装置１やＬＳＩテスター３と接続され、物理欠陥検査装置１やＬＳＩテスター３を含めたシステム全体が図１７記載の故障欠陥検査装置として機能し、故障解析プログラム２６が物理欠陥検査装置１やＬＳＩテスター３を含めたシステム全体を制御するものであってもよい。このコンピュータは、ディスプレイ等の出力部、キーボード、マウス等の入力部、ＤＶＤやＣＤ−ＲＯＭ等の補助記憶装置、インターネット接続等の外部インタフェース機能を備えた一般的なエンジニアリングワークステーションやパーソナルコンピュータでもよい。また、上記ＬＳＩの故障解析プログラム２６は、半導体メモリ、磁気記憶装置、光記憶装置等の記憶媒体や、インターネットを介して上記コンピュータにインストールすることができる。
【００６２】
以上、本発明を実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【００６３】
たとえば、検出信号は、エミッション解析装置からのエミッション発光、ＯＢＩＲＣＨ解析装置からのＯＢＩＲＣＨ反応に限ったものではない。ＬＳＩに対して、電気信号、赤外線、可視光、紫外線、レーザー、Ｘ線、電子、イオン、超音波、振動などを入力し、電気信号、赤外線、可視光、紫外線、レーザー、Ｘ線、電子、イオン、超音波、振動などを検出する解析装置からの検出信号であれば良い。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態による半導体集積回路の故障解析方法の処理手順を示すフローチャートである。
【図２】半導体ウエハー内のチップ位置を示すマップの一例である。
【図３】半導体集積回路の物理欠陥の一例である。
【図４】本発明の一実施形態における物理欠陥データの一例である。
【図５】本発明の一実施形態において故障解析装置により観測される検出信号の一例である。
【図６】本発明の一実施形態における検出信号データの一例である。
【図７】本発明の一実施形態における検査工程名と対応する回路の層をあらかじめ記録した検査工程／層対応データの一例である。
【図８】本発明の解析対象とする物理欠陥と検出信号との関係の一例を示す説明図である。
【図９】本発明の解析対象とする物理欠陥と検出信号との関係の別な例を示す説明図である。
【図１０】本発明の解析対象とする物理欠陥と検出信号との関係のさらに別な例を示す説明図である。
【図１１】本発明の解析対象とする物理欠陥と検出信号との関係のさらに別な例を示す説明図である。
【図１２】本発明の解析対象とする物理欠陥と検出信号との関係のさらに別な例を示す説明図である。
【図１３】本発明の一実施形態において検出信号と抽出された回路のレイアウトとを重ねて表示した表示データの一例を示す図面である。
【図１４】図１３の説明図である。
【図１５】本発明の一実施形態の照合工程において回路の座標を近傍の特定範囲に広げて物理欠陥と照合する例を示す説明図である。
【図１６】本発明の一実施形態の照合工程において物理欠陥の座標を近傍の特定範囲に広げて回路の座標と照合する例を示す説明図である。
【図１７】本発明の一実施形態による半導体集積回路の故障解析装置の構成を示すブロック図である。
【図１８】本発明の一実施形態による故障解析装置をコンピュータを用いて構成した場合のブロック図である。
【符号の説明】
【００６５】
１：物理欠陥検査装置
２：物理欠陥データ
３：ＬＳＩテスター
４：テストデータ
５：チップ選別部
６：選別データ
７：解析装置
８：解析データ
９：信号検出部
１０：検出信号データ
１１：回路抽出部
１２：設計データ
１３：回路抽出データ
１４：照合部
１５：検査工程層対応データ
１６：結果表示部
１７：照合結果データ
２１：ＣＰＵ
２２：入力部
２３：出力部
２４：記憶部
２５：外部データ取得部
２６：故障解析プログラム
２７：バスライン
４１ａ〜ｄ：検出信号
４２ａ〜ｄ：検出信号拡張領域
４３ａ〜ｄ：検出信号拡張領域内に存在するセル
４４：セルに接続されるネット（配線）
４５：回路座標拡張領域
４６：物理欠陥
４７：物理欠陥拡張領域
Ｓ１：物理欠陥検査工程
Ｓ２：チップ選別工程
Ｓ３：信号検出工程
Ｓ４：回路抽出工程
Ｓ５：照合工程
Ｓ４１：層指定
Ｓ４２：座標領域指定
Ｓ４３：セル／ネット抽出
Ｓ５１：層判定
Ｓ５２：座標領域判定
【図１】
2010032295.tif 000003
【図２】
2010032295.tif 000004
【図３】
2010032295.tif 000005
【図４】
2010032295.tif 000006
【図５】
2010032295.tif 000007
【図６】
2010032295.tif 000008
【図７】
2010032295.tif 000009
【図８】
2010032295.tif 000010
【図９】
2010032295.tif 000011
【図１０】
2010032295.tif 000012
【図１１】
2010032295.tif 000013
【図１２】
2010032295.tif 000014
【図１３】
2010032295.tif 000015
【図１４】
2010032295.tif 000016
【図１５】
2010032295.tif 000017
【図１６】
2010032295.tif 000018
【図１７】
2010032295.tif 000019
【図１８】
2010032295.tif 000020