(57)【要約】【課題】アイソレータにおいて、分離バリア及び受信回路を搭載するチップと送信回路を搭載するチップとが分かれている場合、分離バリア及び受信回路の機能検査をチップ単体で行うことができる、半導体装置の提供を目的とする。【解決手段】入力端子Ｐ１１，Ｐ１２と、入力側と出力側を電気的に絶縁したまま、入力端子Ｐ１１，Ｐ１２を介して入力側に入力された入力パルスに基づいて、入力パルスのエッジに同期した同期信号を出力側に出力する分離バリアＢｓと、同期信号を検出し、同期信号の検出タイミングに同期したエッジを有する出力波形を出力する受信回路Ｒｘと、受信回路Ｒｘが同期信号を検出するときの検出感度を調整するための調整端子Ｐ１６とを、一つのチップＣ２上に備える、半導体装置。【選択図】図２
2010243218.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
入力側と出力側を電気的に絶縁したまま、前記入力端子を介して前記入力側に入力された入力パルスに基づいて、前記入力パルスのエッジに同期した同期信号を前記出力側に出力する信号伝達回路と、
前記同期信号を検出し、前記同期信号の検出タイミングに同期したエッジを有する出力波形を出力する受信回路と、
前記同期信号を検出するときの前記受信回路の検出感度を調整するための調整端子とを、一つのチップ上に備える、半導体装置。
【請求項２】
前記検出感度が、前記調整端子に入力される調整信号に応じて変化する、請求項１に記載の半導体装置。
【請求項３】
前記検出感度が、前記調整信号が入力されているときの前記調整端子の電圧値に応じて変化する、請求項２に記載の半導体装置。
【請求項４】
前記検出感度が、前記検出感度を高くするための高感度調整信号が前記調整端子に入力されている場合、前記高感度調整信号が前記調整端子に入力されていない場合に比べて高くなる、請求項２又は３に記載の半導体装置。
【請求項５】
前記検出感度が、前記検出感度を低くするための低感度調整信号が前記調整端子に入力されている場合、前記低感度調整信号が前記調整端子に入力されていない場合に比べて低くなる、請求項４に記載の半導体装置。
【請求項６】
前記チップを第１のチップとしたとき、
前記入力端子は、前記第１のチップと異なる第２のチップとの間でボンディングするためのパッドである、請求項１から５のいずれか一項に記載の半導体装置。
【請求項７】
前記チップを第１のチップとしたとき、前記第１のチップの他に前記第１のチップと異なる第２のチップを有し、
前記入力パルスを出力可能な送信回路を前記第２のチップ上に備える、請求項１から６のいずれか一項に記載の半導体装置。
【請求項８】
請求項１から６のいずれか一項に記載の半導体装置を検査する検査方法であって、
前記検出感度を調整するための調整信号を前記調整端子に入力する第１の工程と、
前記入力パルスを前記入力端子に供給する第２の工程と、
前記調整信号が前記調整端子に入力されることにより前記検出感度が変化した状態で、前記出力波形を測定する第３の工程と、
前記出力波形で測定されるべき測定結果が測定できない場合、前記半導体装置の異常と判断する第４の工程とを備える、半導体装置の検査方法。
【請求項９】
前記測定結果は、前記出力波形のエッジ間隔である、請求項８に記載の半導体装置の検査方法。
【請求項１０】
請求項７に記載の半導体装置を前記第１のチップと前記第２のチップとをボンディングした後に検査する検査方法であって、
前記検出感度を調整するための調整信号を前記調整端子に入力する第１の工程と、
前記半導体装置にノイズを印加する第２の工程と、
前記入力パルスを出力させるための入力波形を前記送信回路に供給する第３の工程と、
前記調整信号が前記調整端子に入力されることにより前記検出感度が変化し、且つ前記ノイズが印加された状態で、前記出力波形を測定する第４の工程と、
前記出力波形で測定されるべき測定結果が測定できない場合、前記半導体装置の異常と判断する第５の工程とを備える、半導体装置の検査方法。
【請求項１１】
前記測定結果は、前記出力波形のエッジ間隔である、請求項１０に記載の半導体装置の検査方法。
【請求項１２】
前記ノイズは、磁界と電界の少なくともいずれか一方である、請求項１０又は１１に記載の半導体装置の検査方法。
【請求項１３】
請求項１から６のいずれか一項に記載の半導体装置を検査する検査装置であって、
前記調整端子に接触させたプローブを介して、前記検出感度を調整するための調整信号を前記調整端子に入力する入力手段と、
前記入力端子に接触させたプローブを介して、前記入力パルスを前記入力端子に供給する供給手段と、
前記調整信号が前記調整端子に入力されることにより前記検出感度が変化した状態で、前記出力波形の測定可能な出力端子に接触させたプローブを介して、前記出力波形を測定する測定手段と、
前記出力波形で測定されるべき測定結果が測定できない場合、前記半導体装置の異常と判断する判断手段とを備える、半導体装置の検査装置。
【請求項１４】
請求項７に記載の半導体装置を前記第１のチップと前記第２のチップとをボンディングした後に検査する検査装置であって、
前記調整端子に接触させたプローブを介して、前記検出感度を調整するための調整信号を前記調整端子に入力する入力手段と、
前記半導体装置にノイズを印加するノイズ印加手段と、
前記入力パルスを出力させるための入力波形を前記送信回路に供給する供給手段と、
前記調整信号が前記調整端子に入力されることにより前記検出感度が変化し、且つ前記ノイズが印加された状態で、前記出力波形の測定可能な出力端子に接触させたプローブを介して前記出力波形を測定する測定手段と、
前記出力波形で測定されるべき測定結果が測定できない場合、前記半導体装置の異常と判断する判断手段とを備える、半導体装置の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アイソレータに用いられる半導体装置、並びにアイソレータに用いられる半導体装置の検査方法及びその検査装置に関する。
【背景技術】
【０００２】
従来、回路間を電気的に絶縁しつつ電気信号を伝達するアイソレータを内蔵する半導体装置が知られている（例えば、特許文献１，２参照）。特許文献１，２の半導体装置では、キャパシタやトランス等の分離バリアを備えたアイソレータが、一つのチップ上に形成されている。
【０００３】
一方、送信回路を搭載するチップと受信回路を搭載するチップを分けたアイソレータが知られている（例えば、特許文献３の図５参照）。特許文献３の図５の場合、第１の基板に送信回路が配置され、第２の基板に分離バリア及び受信回路が配置されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３６０１２号公報
【特許文献２】国際公開番号ＷＯ９９／６６５５７
【特許文献３】特表２００１−５２１１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
分離バリア及び受信回路を搭載するチップと送信回路を搭載するチップとを分けた構成を採用したアイソレータにおいて、分離バリア及び受信回路が搭載されたチップの方をチップの段階でテスト（ウェハテスト）するためには、分離バリアの入力端にプローブを接触させた状態でテスタからパルスを入力したときの受信回路の反応を観測しなければ、分離バリア及び受信回路の機能を検査することができない。
【０００６】
しかしながら、分離バリアの入力端にパルスを入力すると、プローブ等の寄生容量やテスタの過渡応答能力などの外部要因によって、分離バリアの入力端に入力されるパルスの波形が鈍ってしまう。その結果、分離バリアの受信波形の振幅が減衰することにより受信回路が反応しないため、分離バリア及び受信回路の機能検査をチップ単体の状態で行うことは非常に困難であった。
【０００７】
そこで、本発明は、アイソレータにおいて、分離バリア及び受信回路を搭載するチップと送信回路を搭載するチップとが分かれている場合、分離バリア及び受信回路の機能検査をチップ単体で行うことができる、半導体装置、並びに半導体装置の検査方法及びその検査装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る半導体装置は、
入力端子と、
入力側と出力側を電気的に絶縁したまま、前記入力端子を介して前記入力側に入力された入力パルスに基づいて、前記入力パルスのエッジに同期した同期信号を前記出力側に出力する信号伝達回路と、
前記同期信号を検出し、前記同期信号の検出タイミングに同期したエッジを有する出力波形を出力する受信回路と、
前記同期信号を検出するときの前記受信回路の検出感度を調整するための調整端子とを、一つのチップ上に備えるものである。
【０００９】
また、上記目的を達成するため、本発明に係る、半導体装置を検査する検査方法は、
前記検出感度を調整するための調整信号を前記調整端子に入力する第１の工程と、
前記入力パルスを前記入力端子に供給する第２の工程と、
前記調整信号が前記調整端子に入力されることにより前記検出感度が変化した状態で、前記出力波形を測定する第３の工程と、
前記出力波形で測定されるべき測定結果が測定できない場合、前記半導体装置の異常と判断する第４の工程とを備えるものである。
【００１０】
また、上記目的を達成するため、本発明に係る、半導体装置を検査する検査装置は、
前記調整端子に接触させたプローブを介して、前記検出感度を調整するための調整信号を前記調整端子に入力する入力手段と、
前記入力端子に接触させたプローブを介して、前記入力パルスを前記入力端子に供給する供給手段と、
前記調整信号が前記調整端子に入力されることにより前記検出感度が変化した状態で、前記出力波形の測定可能な出力端子に接触させたプローブを介して、前記出力波形を測定する測定手段と、
前記出力波形で測定されるべき測定結果が測定できない場合、前記半導体装置の異常と判断する判断手段とを備えるものである。
【発明の効果】
【００１１】
本発明によれば、アイソレータにおいて、分離バリア及び受信回路を搭載するチップと送信回路を搭載するチップとが分かれている場合、分離バリア及び受信回路の機能検査をチップ単体で行うことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る半導体装置の実施例が適用されたアイソレータ１０の構成図である。
【図２】受信側チップＣ２とウェハテスト時の試験装置の構成図である。
【図３】ウェハテストのときの波形である。
【図４】ファイナルテストで行われる誤動作耐性検査のときの波形である。
【図５】アイソレータ１０とファイナルテスト時の試験装置の構成図である。
【図６】ファイナルテストで行われる振幅余裕度検査のときの波形である。
【図７】調整回路Ａ１の構成図である。
【図８】各検査方法の詳細を示した図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら、本発明を実施するための形態の説明を行う。図１は、本発明に係る半導体装置の実施例が適用されたアイソレータ１０の構成図である。アイソレータ１０は、分離バリアＢｓによって、入力リード端子Ｉｎと出力リード端子Ｏｕｔとの間を電気的に絶縁したまま、入力リード端子Ｉｎから出力リード端子Ｏｕｔに電気信号を伝達する非光学のアイソレータである。分離バリアの具体例として、例えば、トランス、キャパシタ（コンデンサ）、ＧＭＲ素子などが挙げられる。図１の分離バリアＢｓは、オンチップトランスの場合を示している。
【００１４】
アイソレータ１０は、互いにワイヤボンディングＷ１，Ｗ２によって接続された送信側チップＣ１と受信側チップＣ２とを内蔵するＩＣである。送信側チップＣ１には、送信回路Ｔｘが搭載されている。受信側チップＣ２には、分離バリアＢｓ及び受信回路Ｒｘが搭載されている。すなわち、分離バリアＢｓと受信回路Ｒｘを同一チップ上に配置し、送信回路Ｔｘは別チップに配置する。
【００１５】
送信回路Ｔｘと受信回路Ｒｘは分離バリアＢｓによって分離（絶縁）されるために、チップを分割することによって、各チップのＧＮＤ電位をＧｎｄ１とＧｎｄ２に分離することができる。すなわち、送信回路Ｔｘは第１のグランド電位Ｇｎｄ１と第１の電源電圧Ｖｄｄ１で動作し、受信回路Ｒｘは第２のグランド電位Ｇｎｄ２と第２の電源電圧Ｖｄｄ２で動作する。
【００１６】
送信回路Ｔｘは、Ｉｎ端子に入力される入力波形に従って、分離バリアＢｓの入力側に入力される入力パルスを出力する。送信回路Ｔｘは、入力波形のエッジを検出し、各エッジに同期した入力パルスｖ１を出力する。例えば、送信回路Ｔｘは、入力波形のエッジの検出タイミングをエッジとする入力パルスｖ１を出力する。また、送信回路Ｔｘは、入力波形の立ち上がりエッジと立ち下がりエッジを区別して検出することによって、入力パルスｖ１を誤って出力することを防止できる。送信回路Ｔｘは、入力波形の立ち上がりエッジの検出タイミングに入力パルスｖ１を出力し、入力波形の立ち下がりエッジの検出タイミングに入力パルスｖ１を出力する。例えば、図３に示されるように、送信回路Ｔｘは、入力波形の立ち上がりエッジに同期した２個の入力パルスｖ１を出力し、入力波形の立ち下がりエッジに同期した１個の入力パルスｖ１を出力する。送信回路Ｔｘは、Ｉｎ端子に入力される入力波形のエッジを、分離バリアＢｓの入力端を駆動する相補型のパルスに変換し、出力端子Ｐ２１，Ｐ２２に出力する。
【００１７】
送信側チップＣ１上の出力端子Ｐ２１は、ワイヤボンディングＷ１によって、受信側チップＣ２上の入力端子Ｐ１１に結合され、送信側チップＣ１上の出力端子Ｐ２２は、ワイヤボンディングＷ２によって、受信側チップＣ２上の入力端子Ｐ１２に結合される。すなわち、入力端子Ｐ１１，Ｐ１２及び出力端子Ｐ２１，Ｐ２２は、チップ間ボンディングのためのボンディングパッドに相当する。
【００１８】
送信コイルＬ１の両端に入力端子Ｐ１１，Ｐ１２が設けられており、チップ間ボンディングなどの方法によって、送信コイルＬ１は送信回路Ｔｘと結線されている。送信コイルＬ１に発生する電圧をｖ１、受信コイルＬ２に発生する電圧をｖ２とする。
【００１９】
分離バリアＢｓは、入力側の送信コイルＬ１と出力側の受信コイルＬ２とによってその入出力間を電気的に絶縁したまま、入力端子Ｐ１１，Ｐ１２を介して送信コイルＬ１に入力された入力パルスｖ１に基づいて、入力パルスｖ１のエッジに同期した同期信号ｖ２を受信コイルＬ２に出力する信号伝達回路である（図３参照）。入力パルスｖ１の立ち上がりと立ち下がりの両エッジうち、一方のエッジに同期した同期信号ｖ２の振幅は、もう一方のエッジに同期した同期信号ｖ２の振幅に比べて大きい。図３では、入力パルスｖ１の立ち下がりエッジに同期した同期信号ｖ２の振幅が、入力パルスｖ１の立ち上がりエッジに同期した同期信号ｖ２の振幅に比べて大きい。このように、分離バリアＢｓは、同期信号ｖ２として、入力端子Ｐ１１，Ｐ１２に入力された入力パルスｖ１を微分した微分波形信号を出力する。
【００２０】
受信回路Ｒｘは、分離バリアＢｓから出力された同期信号を検出し、その同期信号の検出タイミングに同期したエッジを有する出力波形を出力する。図３に示されるように、受信回路Ｒｘは、同期信号ｖ２を検出し、同期信号ｖ２の検出タイミングをエッジとする出力波形を出力端子Ｏｕｔから出力する。また、受信回路Ｒｘは、同期信号ｖ２の個数を区別して検出することによって、出力波形を誤って出力することを防止できる。受信回路Ｒｘは、図３に示されるように、連続して２個の同期信号ｖ２を検出した場合、２個目の同期信号ｖ２の検出タイミングに出力波形を立ち上げ、出力波形の立ち上げから所定時間経過後に１個の同期信号ｖ２を検出した場合、その１個の同期信号ｖ２の検出タイミングに出力波形を立ち下げる。
【００２１】
つまり、入力端子Ｉｎから入力された入力波形は、分離バリアＢｓを通して伝達され、その入力波形と略同一の波形が復元されて、出力端子Ｏｕｔから出力される。
【００２２】
次に、前工程のチップ単体の状態での、受信側チップＣ２上の分離バリアＢｓ及び受信回路Ｒｘの機能検査について説明する。
【００２３】
仮に、図１に示したように、送信回路Ｔｘと分離バリアＢｓをチップ間ボンディング等の方法で結線した状態であれば、送信回路Ｔｘの存在により、送信回路Ｔｘから分離バリアＢｓに対して急峻な駆動パルスを供給することができる（図３のｖ１の拡大波形の点線）。これに対して、送信側チップＣ１とボンディングする前の受信側チップＣ２単体の段階では、ＩＣプローブを分離バリアＢｓの入力端に接触させた状態で、ＩＣテスタから駆動パルスを供給することになる。この場合、ＩＣプローブ及びＩＣプローブとＩＣテスタとの間のハーネスが持つ寄生容量の影響や、ＩＣテスタ内のパルス発生器の過渡応答能力の影響などを受けてしまい、急峻な駆動パルスではなく鈍った駆動パルスが供給されてしまう（図３のｖ１の拡大波形の実線）。そのため、分離バリアＢｓの受信波形（すなわち、同期信号ｖ２）も、急峻な駆動パルスの場合（図３のｖ２の拡大波形の点線）に比べて振幅が減衰し（図３のｖ２の拡大波形の実線）、同期信号ｖ２が受信回路Ｒｘに予め設定された標準感度を下回ってしまい、受信回路Ｒｘが反応しなくなってしまう。つまり、分離バリア及び受信回路の機能検査をチップ単体の状態で行うことは非常に難しく、分離バリア及び受信回路の機能検査をチップ単体の状態で行うことが難しいということは、パッケージング後の後工程のファイナルテストでの歩留まりが低下する要因となる。
【００２４】
そこで、図２に示されるように、同期信号ｖ２を検出するときの受信回路Ｒｘの検出感度をチップ外部からの調整信号の入力により調整可能にするため、受信側チップＣ２上には、その検出感度の調整専用の調整端子Ｐ１６が備えられている。調整端子Ｐ１６は、調整専用の受信側チップＣ２上に設けられたパッドである。また、受信側チップＣ２上には、調整端子Ｐ１６に入力された調整信号に応じて受信回路Ｒｘの検出感度を変化させる調整回路Ａ１が備えられている。調整回路Ａ１は、調整信号の入力によって、「標準感度」より感度の高い「高感度」に検出感度を変化させる。「標準感度」は、アイソレータ１０が実際に製品として使用されるときの感度である。
【００２５】
したがって、受信側チップＣ２単体でのウェハテスト時に、分離バリアＢｓの入力端子Ｐ１１，Ｐ１２のプロービングにより生ずる測定系の寄生容量等の影響により同期信号ｖ２が減衰しても、調整端子Ｐ１６によって検出感度を「高感度」に調整することによって、減衰した同期信号ｖ２を確実に検出することができる。その結果、チップ単体の状態でも、分離バリアＢｓ及び受信回路Ｒｘが機能的に正しく動作することを検出することが容易になるため、後工程であるファイナルテストの歩留まりを向上させることができる。
【００２６】
図７は、調整回路Ａ１の構成図である。受信回路Ｒｘには、同期信号ｖ２の検出感度を調整回路Ａ１によって設定する設定回路が内蔵されている。Ｑ１は、ｐｎｐ型トランジスタ（Ｐチャンネル型トランジスタ）、ｎｐｎ型トランジスタ（Ｎチャンネル型トランジスタ）であるとよい。
【００２７】
受信回路Ｒｘの検出感度は、例えば、調整信号が入力されているときの調整端子Ｐ１６の電圧値に応じて変化する。調整端子Ｐ１６に調整信号が何も入力されていない場合、トランジスタＱ１とＱ２はオフしたままなので、同期信号ｖ２を検出するコンパレータの閾値電圧（すなわち、受信回路Ｒｘの受信感度）は、抵抗Ｒ１〜Ｒ４によって、「標準感度」を表す電圧値に固定される。一方、調整端子Ｐ１６にハイレベルの調整信号（例えば、Ｖｄｄと略同一の電圧信号）が入力されている場合、トランジスタＱ１はオフしトランジスタＱ２はオンするので、同期信号ｖ２を検出するコンパレータの閾値電圧（すなわち、受信回路Ｒｘの受信感度）は、抵抗Ｒ１〜Ｒ３によって、「高感度」を表す電圧値（「標準感度」を表す電圧値より低い電圧値）に固定される。すなわち、検出感度を「高感度」にするための高感度調整信号として、ハイレベルの調整信号を調整端子Ｐ１６に入力すればよい。また、調整端子Ｐ１６にローレベルの調整信号が入力されている場合、トランジスタＱ１はオンしトランジスタＱ２はオフするので、同期信号ｖ２を検出するコンパレータの閾値電圧（すなわち、受信回路Ｒｘの受信感度）は、抵抗Ｒ２〜Ｒ４によって、「低感度」を表す電圧値（「標準感度」を表す電圧値より高い電圧値）に固定される。すなわち、検出感度を「低感度」にするための低感度調整信号として、ローレベルの調整信号を調整端子Ｐ１６に入力すればよい。
【００２８】
図２において、受信側チップＣ２をウェハテスト時に検査する検査装置として、テスタＴ１とテスタＴ２とを備える。テスタＴ１は、入力端子Ｐ１１，Ｐ１２に接触させたプローブＰｒ１，Ｐｒ２を介して、出力波形の正常時の波形を出力するために必要な供給パターンで入力パルスｖ１を入力端子Ｐ１１，Ｐ１２に供給する供給手段である。入力端子Ｐ１１，Ｐ１２は、送信側チップＣ１とボンディングするためのパッドと、テスタＴ１から入力パルスｖ１を供給するためのパッドとを兼用している。テスタＴ１は、電源Ｖｉｎと、図３に示される入力パルスｖ１を生成するｖ１発生器とを備える。テスタＴ２は、調整端子Ｐ１６に接触させたプローブＰｒ６を介して、検出感度を調整するための調整信号を調整端子Ｐ１６に入力する入力手段である。また、テスタＴ２は、調整信号が調整端子Ｐ１６に入力されることにより検出感度が標準感度より高く変化した状態で、受信回路Ｒｘの出力波形の測定可能な出力端子Ｐ１５に接触させたプローブＰｒ５を介して、出力波形を測定する測定手段である。出力端子Ｐ１５は、受信側チップＣ２上に設けられている。また、テスタＴ２は、出力波形の測定結果に基づいて受信側チップＣ２の異常を判定し、出力波形で測定されるべき測定結果が測定できない場合、分離バリアＢｓ又は受信回路Ｒｘが機能的に異常であるとして、受信側チップＣ２を異常と判断する判断手段である。異常判断は、コンピュータ等の演算部によって行われる。
【００２９】
テスタＴ２は、Ｏｕｔ端子から出力される出力波形の立ち上がりエッジから立ち下がりエッジまでのエッジ間隔を計測することによって、受信側チップＣ２の異常を判定する。テスタＴ２は、計測されたエッジ間隔が正常時に計測されるべきエッジ間隔の範囲内にあれば受信側チップＣ２は正常と判断し、その範囲内になければ受信側チップＣ２は異常と判断する。
【００３０】
さらに、パッケージングされた後、アイソレータ１０の外来ノイズに対しての誤動作耐性を、調整端子Ｐ１６を利用することで検出感度を「高感度」に設定することによって、検査することができる。アイソレータに対するノイズとして、例えば、外来磁界、外来電界、コモンモード過渡電圧耐性等がある。コモンモード過渡電圧耐性とは、分離バリアの両端にコモンモードの電圧を印加して、誤動作無きことを評価する項目である。例えば、分離バリアがトランスの場合には、送信コイルＬ１と受信コイルＬ２との間に存在する寄生容量に流れる変位電流が受信回路の誤動作を引き起こす原因の一つである。
【００３１】
図４は、誤動作耐性検査の波形である。図４は、磁界等のノイズにより、波形が乱れていることを示している。例えば後工程のファイナルテスト時に、ＩＣ外部から磁界や電界を強制的に印加した状態で、受信感度を「高感度」に設定された受信回路が反応しないことを確認することによって、間接的にアイソレータ１０の誤動作耐性を検出することが可能になる。その結果、信頼性の高いアイソレータを提供することができる。
【００３２】
図５は、ファイナルテスト時の検査装置の構成図である。ファイナルテストは、送信側チップＣ１と受信側チップＣ２とがワイヤボンディングＷ１，Ｗ２によって結合され、パッケージングされた後の後工程において行われる。図２に示した受信側チップＣ２上に配置されたパッドＰ１３，Ｐ１４，Ｐ１５，Ｐ１６は、それぞれ、図５に示したＩＣのリード端子Ｖｄｄ２，Ｇｎｄ２，Ｏｕｔ，Ａｄｊｕｓｔにワイヤボンディング等によって接続されている。
【００３３】
図５において、アイソレータ１０をファイナルテスト時に検査する検査装置として、入力波形を供給する電源Ｖｉｎと、テスタＴ３と、テスタＴ４とを備える。電源Ｖｉｎは、送信回路Ｔｘの入力部に電気的に接続されたＩｎ端子を介して、入力パルスを出力させるための入力波形を送信回路Ｔｘに供給する供給手段である。テスタＴ３は、調整端子Ｐ１６に電気的に接続されたＡｄｊｕｓｔ端子を介して、検出感度を調整するための調整信号をＡｄｊｕｓｔ端子に入力する入力手段である。また、テスタＴ３は、調整信号がＡｄｊｕｓｔ端子に入力されることにより検出感度が標準感度より高く変化した状態で、受信回路Ｒｘの出力波形の測定可能な出力端子Ｐ１５に電気的に接続されたＯｕｔ端子を介して、出力波形を測定する測定手段である。また、テスタＴ３は、出力波形の測定結果に基づいてアイソレータ１０の異常を判定し、出力波形で測定されるべき測定結果が測定できない場合、アイソレータ１０の異常と判断する判断手段である。異常判断は、コンピュータ等の演算部によって行われる。一方、テスタＴ４は、アイソレータ１０にノイズを印加するノイズ印加手段である。テスタＴ４の具体例として、磁界印加装置、電界印加装置などが挙げられる。テスタＴ４は、アイソレータ１０の環境に磁界や電界を発生させる。
【００３４】
ところで、検出感度を逆に「低感度」に設定することで、ファイナルテストの段階で、分離バリアＢｓの受信波形（すなわち、同期信号ｖ２）の振幅が標準感度に対してどのくらいの余裕度があるのかを検査することができる。次に、分離バリアＢｓの受信波形の余裕度検査について説明する。
【００３５】
分離バリアＢｓの受信波形の振幅が「標準感度」を超えた場合、受信回路が反応して出力が反転する。仮に、受信波形の余裕度をチップ単体の状態（図２参照）で検査しようとする場合、受信波形を直接測定するために、受信コイルＬ２にテストパッドなどを設けなければならない。しかしながら、受信コイルＬ２にテストパッドを設けた場合、パッド自身やそれに繋がる測定系の寄生容量などが、分離バリア自身が持つ容量成分に対して無視できないオーダーになってしまう。それらの寄生容量の影響を受けて、受信波形の振幅が減衰するため、正確に測定することは難しい。また、受信波形が変化する時間軸はｎｓオーダー程度であり高速であるため、高価な測定器が必要になってしまう。つまり、受信側チップＣ２単体の状態では、分離バリアＢｓの受信波形の振幅の標準感度に対する余裕度を検査することは容易ではない。その結果、品質を維持するには、例えば、アイソレータの動作温度範囲の上下限及び動作電圧範囲の上下限の条件下にて、信号が正常に伝達することを検査しなければならず、コストアップの要因にもなる。
【００３６】
そこで、調整端子Ｐ１６を利用することで検出感度を「低感度」に設定することによって、パッケージング後であっても、分離バリアＢｓの受信波形の振幅が標準感度に対してどのくらいの余裕度があるのかを容易に検査することができるようになる。これによって、アイソレータの動作温度範囲の上下限及び動作電圧範囲の上下限の条件下にて、信号伝達することを検査することを削除又は簡略化することができる。その結果、品質を維持したまま、検査コストも削減できる。
【００３７】
図６は、振幅余裕度検査の波形である。例えば後工程のファイナルテスト時に、図５に例示した検査装置によって、Ｉｎ端子に入力波形を供給した状態で、Ａｄｊｕｓｔ端子を介して受信感度を「低感度」に設定された受信回路が反応することをＯｕｔ端子から出力される出力波形を測定することによって確認することで、分離バリアＢｓの受信波形である同期信号ｖ２の標準感度に対する余裕度を検査することが可能になる。テスタＴ３は、正常時に測定されるべき出力波形が「低感度」に設定された状態で測定されなければ、分離バリアＢｓの受信波形の振幅が標準感度に対しては余裕がないと判断する。
【００３８】
図８は、上述の各検査方法の詳細を示した図である。
【００３９】
ウェハテストの段階で受信側チップ単独での機能検査を実施する場合、調整端子Ｐ１６にプローブＰｒ６を接触させて、受信回路Ｒｘの受信感度を「高感度」に切り替える（ステップ１１）。ＩＣテスタＴ１内の電源Ｖｉｎとｖ１発生器により、図３に示されるような、Ｉｎとｖ１を発生させて、プローブＰｒ１，Ｐｒ２を介してコイルＬ１に電圧ｖ１を印加する（ステップ１３）。テスタＴ２は、Ｏｕｔ端子から出力された出力波形の出力電圧を測定し（ステップ１４）、測定された出力電圧が所定の合否判定基準を満たすか否かを判断する。例えば、電源Ｖｉｎで生成された入力波形とＯｕｔ端子から出力された出力波形とが等しければ、良品と判定し、等しくなければ、不良品と判定する（ステップ１５）。
【００４０】
ファイナルテストの段階で誤動作耐性の検査を実施する場合、Ａｄｊｕｓｔ端子を介して高感度調整信号をアイソレータ１０に送信することにより、受信回路Ｒｘの受信感度を「高感度」に切り替える（ステップ２１）。ノイズ印加装置Ｔ４は、アイソレータ１０に対してノイズを印加する。例えば、磁界発生器によって、アイソレータ１０に磁界が照射される。電界を照射する場合も同様である。電源Ｖｉｎは、図４に示されるような入力波形をＩｎ端子に入力する（ステップ２３）。テスタＴ３は、Ｏｕｔ端子から出力された出力波形の出力電圧を測定し（ステップ２４）、測定された出力電圧が所定の合否判定基準を満たすか否かを判断する。例えば、電源Ｖｉｎで生成された入力波形とＯｕｔ端子から出力された出力波形とが等しければ、良品と判定し、等しくなければ、不良品と判定する（ステップ２５）。
【００４１】
ファイナルテストの段階でパッケージ内の分離バリアＢｓの受信波形の振幅余裕度の検査を実施する場合、Ａｄｊｕｓｔ端子を介して低感度調整信号をアイソレータ１０に送信することにより、受信回路Ｒｘの受信感度を「低感度」に切り替える（ステップ３１）。電源Ｖｉｎは、図６に示されるような入力波形をＩｎ端子に入力する（ステップ３３）。テスタＴ３は、Ｏｕｔ端子から出力された出力波形の出力電圧を測定し（ステップ３４）、測定された出力電圧が所定の合否判定基準を満たすか否かを判断する。例えば、電源Ｖｉｎで生成された入力波形とＯｕｔ端子から出力された出力波形とが等しければ、良品と判定し、等しくなければ、不良品と判定する（ステップ３５）。
【００４２】
以上、上述の実施例によれば、図２，３に示したように、チップ単体の状態でも、調整端子Ｐ１６を受信側チップ上に設けることによって、調整回路Ａ１によって受信回路Ｒｘの受信感度を「高感度」に切り替えることができるので、分離バリア及び受信回路が機能的に正常に動作するか否かの検査をすることが可能となり、後工程であるファイナルテストの歩留まりを向上させることができる。
【００４３】
また、上述の実施例によれば、パッケージされた状態でも、調整端子Ｐ１６に電気的に接続されたＡｄｊｕｓｔ端子を介して、調整回路Ａ１によって受信回路Ｒｘの受信感度を「高感度」に切り替えることができるので、外来ノイズに対する誤動作耐性を検査することができる。例えば、図４，５に示したように、ファイナルテスト時に、ＩＣ外部から磁界や電界等のノイズを強制的に印加して、「高感度」に設定された受信回路が反応しないことを観測することで、誤動作耐性を検査することができる。その結果、信頼性の高いアイソレータを提供することができる。
【００４４】
さらに、上述の実施例によれば、パッケージされた状態でも、調整端子Ｐ１６に電気的に接続されたＡｄｊｕｓｔ端子を介して、調整回路Ａ１によって受信回路Ｒｘの受信感度を「低感度」に切り替えることができるので、分離バリアＢｓの受信波形振幅の標準感度に対する余裕度を検査することができる。例えば、図５，６に示したように、ファイナルテスト時に、「低感度」に設定された受信回路が反応することを観測することで、分離バリアの受信波形振幅の標準感度に対する余裕度をパッケージ後であっても容易に検査することができる。
【００４５】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００４６】
例えば、受信側チップＣ２は受信専用のチップに限ることはない。送信側チップＣ１についても同様である。受信側チップＣ２及び送信側チップＣ１には、上述の実施例で挙げた回路以外の回路が搭載されていてもよい。
【００４７】
また、上述の実施例では、「高感度」「標準感度」「低感度」の３段階で受信感度を調整しているが、調整信号の種類を増やすことで、受信感度を更に細かく調整できるようにしてもよい。
【符号の説明】
【００４８】
１０  アイソレータ
Ａ１  調整回路
Ｂｓ  分離バリア
Ｃ１  受信側チップ
Ｃ２  送信側チップ
Ｌ１  送信コイル
Ｌ２  受信コイル
Ｐ１１，Ｐ１２  入力端子
Ｐ２１，Ｐ２２  出力端子
Ｐ１６  調整端子
Ｐｒ１，２，５，６  プローブ
Ｑ１，Ｑ２  トランジスタ
Ｒ１〜Ｒ４  抵抗
Ｒｘ  受信回路
Ｔｘ  送信回路
Ｔ１〜Ｔ３  試験装置
Ｔ４  ノイズ印加装置
Ｗ１，Ｗ２  ワイヤボンディング
【図１】
2010243218.tif 000003
【図２】
2010243218.tif 000004
【図３】
2010243218.tif 000005
【図４】
2010243218.tif 000006
【図６】
2010243218.tif 000007
【図７】
2010243218.tif 000008
【図８】
2010243218.tif 000009
【図５】
2010243218.tif 000010