(57)【要約】【課題】リーク電流を抑制可能な遮光構造を備えた表示装置を提供する。【解決手段】サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタＴ２の制御端に書込む。駆動用トランジスタＴ２は、書き込まれた信号に応じて駆動電流を発光素子ＥＬに供給して発光させる。駆動用トランジスタＴ２は、一対の電流端の間に配されたチャネル領域ＣＨと、絶縁膜５１を介してチャネル領域ＣＨに重なって制御端となるゲート電極Ｇと、ゲート電極Ｇより大きくチャネル領域ＣＨを遮光するシールド５４とを有する。【選択図】図５
2010032830.tif 000002
【特許請求の範囲】
【請求項１】
行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなり、
前記画素は、制御端が走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端がサンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、駆動用トランジスタの電流端に接続した発光素子とを含み、
前記サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書込み、
前記駆動用トランジスタは、書き込まれた信号に応じて駆動電流を該発光素子に供給して発光させ、
前記駆動用トランジスタは、一対の電流端の間に配されたチャネル領域と、絶縁膜を介して該チャネル領域に重なって制御端となるゲート電極と、該ゲート電極より大きく該チャネル領域を遮光するシールドとを有する表示装置。
【請求項２】
前記発光素子は、アノードとカソードを有する二端子型の発光素子であり、
前記シールドは、絶縁膜を介して該発光素子のアノードと駆動用トランジスタのチャネル領域との間に配され、
前記アノードは第１コンタクトホールを介して該シールドに接続し、
前記シールドは、第２コンタクトホールを介して駆動用トランジスタの電流端に接続し、
前記第２コンタクトホールは、駆動用トランジスタのチャネル領域よりもアノードの外周端に近い請求項１記載の表示装置。
【請求項３】
前記第２コンタクトホールのサイズは、該チャネル領域の長さ寸法又は幅寸法よりも大きい請求項２記載の表示装置。
【請求項４】
本体部と、本体部から出力された情報を表示する表示部とを有し、
前記表示部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなり、
前記画素は、制御端が走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端がサンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、駆動用トランジスタの電流端に接続した発光素子とを含み、
前記サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書込み、
前記駆動用トランジスタは、書き込まれた信号に応じて駆動電流を該発光素子に供給して発光させ、
前記駆動用トランジスタは、一対の電流端の間に配されたチャネル領域と、絶縁膜を介して該チャネル領域に重なって制御端となるゲート電極と、該ゲート電極より大きく該チャネル領域を遮光するシールドとを有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。より詳しくは、画素に形成される発光素子駆動用の薄膜トランジスタの遮光構造に関する。
【背景技術】
【０００２】
従来の表示装置は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなる。画素は、制御端（ゲート）が走査線に接続し、一方の電流端（例えばドレイン）が信号線に接続したサンプリング用トランジスタと、制御端（ゲート）がサンプリング用トランジスタの他方の電流端（例えばソース）に接続した駆動用トランジスタと、駆動用トランジスタの電流端（例えばソース）に接続した発光素子とを含む。サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書き込む。駆動用トランジスタは、書き込まれた信号に応じて駆動電流を発光素子に供給する。発光素子は駆動電流に応じた輝度で発光する。  
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００３】
駆動用トランジスタやサンプリング用トランジスタは、多結晶シリコン薄膜や非晶質シリコン薄膜を活生層にした薄膜トランジスタが多用されている。薄膜トランジスタ（ＴＦＴ）は一対の電流端（ソース及びドレイン）の間に配されたチャネル領域と、絶縁膜を介してチャネル領域に重なって制御端となるゲート電極とを備えている。一般的にＴＦＴはチャネル領域に光が当たるとそのリーク電流特性が大きく変動する。アクティブマトリクス型の表示装置の画素においては、サンプリング用トランジスタや駆動用トランジスタのリーク電流が大きいと、画素に書き込まれた信号のレベルが変化し、発光素子に供給する駆動電流が変動する。光照射によって生じるリーク電流は個々の画素によってばらつきがあるため、結果的に画面のムラやザラといった画質不良が生じ、解決すべき課題となっている。
【課題を解決するための手段】
【０００４】
上述した従来の技術の課題に鑑み、本発明はリーク電流を抑制可能な遮光構造を備えた表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなる。前記画素は、制御端が走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端がサンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、駆動用トランジスタの電流端に接続した発光素子とを含む。前記サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書込み、前記駆動用トランジスタは、書き込まれた信号に応じて駆動電流を該発光素子に供給して発光させる。前記駆動用トランジスタは、一対の電流端の間に配されたチャネル領域と、絶縁膜を介して該チャネル領域に重なって制御端となるゲート電極と、該ゲート電極より大きく該チャネル領域を遮光するシールドとを有する。
【０００５】
好ましくは前記発光素子は、アノードとカソードを有する二端子型の発光素子であり、前記シールドは、絶縁膜を介して該発光素子のアノードと駆動用トランジスタのチャネル領域との間に配され、前記アノードは第１コンタクトホールを介して該シールドに接続し、前記シールドは、第２コンタクトホールを介して駆動用トランジスタの電流端に接続し、前記第２コンタクトホールは、駆動用トランジスタのチャネル領域よりもアノードの外周端に近い。又前記第２コンタクトホールのサイズは、該チャネル領域の長さ寸法又は幅寸法よりも大きい。
【発明の効果】
【０００６】
本発明により、チャネル上に形成するシールドをゲート金属（Ｍｏ）よりも大きくすることでチャネルに外部から入射される光を削減することができ、トランジスタのリーク電流によって発生するムラやザラといった画質不良のない均一な画質を得ることができ、輝度の経時変化も起こらない。本発明により、上記対策に加えシールドのコンタクトをＴＦＴのチャネルよりもアノード金属の外周側に配置することでさらにチャネルに外部から入射される光を削減することができ、トランジスタのリーク電流によって発生するムラやザラといった画質不良のない均一な画質を得ることができ、輝度の経時変化も起こらない。本発明により、さらにシールドのコンタクトはチャネルの幅又は長さよりも大きくすることでチャネルに外部から入射される光を削減することができ、トランジスタのリーク電流によって発生するムラやザラといった画質不良のない均一な画質を得ることができ、輝度の経時変化も起こらない。
【発明を実施するための最良の形態】
【０００７】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１−１は、本発明にかかる表示装置の全体構成を示す模式的なブロック図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００８】
図１−２は、図１−１に示した表示装置の１画素分の構成例を示す回路図である。  画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２のゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。
【０００９】
駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じくゲート絶縁容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。
【００１０】
図２は、画素回路の他の例を示す回路図である。先に示した図１−２の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【００１１】
図３は、Ｎチャネル型の駆動用トランジスタの電流電圧特性を示すグラフである。このグラフは、横軸にゲート電圧Ｖｇｓを取り、縦軸にドレイン電流Ｉｄｓの対数を取ってある。図示するように、電界効果型の薄膜トランジスタは、ゲート電圧Ｖｇｓが閾電圧を超えるとドレイン電流Ｉｄｓが流れ出す。Ｖｇｓが閾電圧以下では、多少のリーク電流が流れるのみである。
【００１２】
薄膜トランジスタは、そのチャネル領域に外部から光が入射すると、リーク電流が増大する傾向にある。図３のグラフは、暗所で測定したリーク電流と、明所で測定したリーク電流のレベルを比較して表してある。グラフから明らかなように、光がチャネル領域に入射する明所では、暗所に比べて明らかにリーク電流が増大している。このリーク電流は画素間でばらつくため、画質劣化の原因となる。光リーク電流を抑制するため、個々の駆動用トランジスタに遮光構造を設けることが重要である。
【００１３】
図４は、駆動用トランジスタＴ２の遮光構造の参考例を示す模式的な平面図及び断面図である。平面図は１画素分を表している。断面図は、平面図の点線に沿った切断面を表している。図示するように、基板５０の上に駆動用トランジスタＴ２が形成されている。本例の駆動用トランジスタＴ２はボトムゲート型の薄膜トランジスタであり、金属Ｍｏからなるゲート電極Ｇが基板５０の上に配されている。このゲート電極Ｇはゲート絶縁膜５１により被覆されている。その上には島状にパタニングされた半導体薄膜５２が形成されている。この半導体薄膜５２は例えば多結晶シリコンからなる。この半導体薄膜５２は一対の電流端とその間に配されたチャネル領域ＣＨとに分かれている。一対の電流端は一方がドレインＤとなり、他方がソースＳとなる。図２に示した例では、駆動用トランジスタＴ２がＮチャネル型で、ドレインＤが電源に接続する一方、ソースＳが発光素子に接続している。なお図４では、ドレインＤと電源との接続状態は図示を省略している。チャネル領域ＣＨは丁度ゲート電極Ｇの直上に位置する。
【００１４】
かかる構成を有するボトムゲート型の駆動用トランジスタＴ２は、層間絶縁膜５３で被覆されている。その上には中間電極５４が形成されている。この中間電極５４は例えば金属アルミニウムからなる。この中間電極５４は平坦化膜５５で被覆されている。その上には発光素子ＥＬのアノードＡが形成されている。このアノードＡは平面図に示すように画素２の大部分を占める矩形となっている。発光素子ＥＬのアノードＡは平坦化膜５５に開口した第１コンタクトホール１ＣＯＮを介して中間電極５４に接続している。中間電極５４は層間絶縁膜５３に開口した第２コンタクトホール２ＣＯＮを介して駆動用トランジスタＴ２のソースＳに接続している。なお図示しないが、アノードＡの上には発光層が形成され、その上にカソードが配される。発光素子ＥＬは、アノードＡとカソードの間に有機発光層を挟持した二端子型の発光素子である。
【００１５】
図４の構造は、アノードＡの下に駆動用トランジスタＴ２を配することで外光や隣接画素の発光などからチャネル領域ＣＨを遮光している。しかしながら、アノードＡとチャネル領域ＣＨはその間に平坦化膜５５や層間絶縁膜５３を挟んだ構成となっている。特に平坦化膜５５の膜厚は数μｍと厚いため、駆動用トランジスタＴ２をアノードＡで覆っても、外光がチャネル領域ＣＨに照射され、オフ時のリーク電流が増大してしまう。また、チャネル領域ＣＨ直下のゲート電極Ｇに光が照射されると、それが反射して再びチャネル領域ＣＨに入る恐れがある。この結果、駆動用トランジスタＴ２のリーク電流が増大し、画面にはムラやザラといった不具合が現れる。
【００１６】
図５は、本発明にかかる遮光構造の第１実施形態を示す模式的な平面図及び断面図である。理解を容易にするため、図４に示した参考例と対応する部分には対応する参照番号を付してある。前述したように、駆動用トランジスタＴ２は、一対の電流端（ドレインＤとソースＳ）の間に配されたチャネル領域ＣＨと、絶縁膜５１を介してチャネル領域ＣＨに重なって制御端となるゲート電極Ｇを有している。本発明の特徴事項として、ゲート電極Ｇより大きくチャネル領域ＣＨを遮光するシールド５４を備えている。
【００１７】
一方発光素子は、アノードＡとカソードを有する二端子型の発光素子である。シールド５４は、層間絶縁膜５３を介して発光素子のアノードＡと駆動用トランジスタＴ２のチャネル領域ＣＨとの間に配されている。アノードＡは、第１コンタクトホール１ＣＯＮを介してシールド５４に接続している。シールド５４は、第２コンタクトホール２ＣＯＮを介して駆動用トランジスタのソースＳに接続している。
【００１８】
以上の説明から明らかなように、シールド５４は、発光素子のアノードＡと駆動用トランジスタＴ２のソースＳとを接続する中間電極となっており、例えば金属アルミニウムからなる。アルミニウムからなる中間電極をシールド５４に利用することで、外光や隣接画素の発光からチャネル領域ＣＨを遮断している。平面図に示すように、シールド５４はゲート電極Ｇよりも大きなサイズを有し、チャネル領域ＣＨを完全に遮光している。この様に本実施形態では、チャネル領域ＣＨとゲート電極Ｇが完全にアルミニウムからなるシールド５４で覆われるため、外光がチャネルＣＨに入ったり、ゲート電極Ｇで反射してチャネル領域ＣＨに入ることがほとんどなくなる。
【００１９】
図６は、本発明の第２実施形態にかかる画素の遮光構造を示す模式的な平面図及び断面図である。理解を容易にするため、図５に示した第１実施形態と対応する部分には対応する参照番号を付してある。この第２実施形態は、第１実施形態を改良したものである。第１実施形態と異なる点は、第２コンタクトホール２ＣＯＮが、駆動用トランジスタＴ２のチャネル領域ＣＨよりもアノードＡの外周端に近い位置に配されていることである。この第２コンタクトホール２ＣＯＮは、前述したようにシールド５４と駆動用トランジスタＴ２のソースＳとを接続している。この様に第２コンタクトホール２ＣＯＮを配することで、外部からチャネル領域ＣＨに入射する光を一層削減することが可能である。
【００２０】
図７−１は、本発明の第３実施形態を示す模式的な平面図及び断面図である。理解を容易にするため、図６に示した第２実施形態と対応する部分には対応する参照番号を付してある。この第３実施形態はさらに第２実施形態を改良したものである。即ち平面図に示すように、シールド５４の第２コンタクトホール２ＣＯＮの幅寸法は、チャネル領域ＣＨの幅寸法よりも大きくなっている。この様に第２コンタクトホール２ＣＯＮの幅寸法を拡大することで、外部からの光を遮断することができ、チャネル領域ＣＨに入射する光を一層削減することができる。
【００２１】
図７−２は、本発明の第４実施形態を示す模式的な平面図である。この第４実施形態は、図７−１に示した第３実施形態の変形例に相当する。図示するように、半導体薄膜５２はコの字状にパタニングされている。コの字のパターンの上側に第２コンタクトホール２ＣＯＮが形成されている一方、下側にゲート電極Ｇと重なったチャネル領域ＣＨが形成されている。図示するように、第２コンタクトホール２ＣＯＮの幅寸法は、チャネル領域ＣＨの長さ寸法よりも大きい。このように形成することで、アノードＡ及びシールド５４の外周端の下から進入した外光が第２コンタクトホール２ＣＯＮでほぼ遮断され、チャネル領域ＣＨまで進入することがない。本発明の第１実施形態では、チャネル上に形成するシールドをゲート金属（Ｍｏ）よりも大きくしている。第２実施形態では、シールドのコンタクトは駆動用トランジスタＴ２のチャネルよりもアノード金属の外周側に配置している。さらに第３実施形態及び第４実施形態では、シールドのコンタクトはチャネルの幅もしくは長さよりも大きくしている。かかる遮光対策は全て行うことが望ましいが、少なくもと１つ行えば遮光効果が得られ、画質不良は軽減する。本発明により、ＴＦＴのチャネル上に形成するシールドの長さ及びそのコンタクト位置、さらにコンタクトサイズによって、チャネルに入射する光を大きく削減し、ＴＦＴのリーク電流によるムラやザラといった画質不良のない均一な画質を得ることができる。
【００２２】
図８は、本発明の第５実施形態を示す模式的な平面図及び断面図である。前述した第１実施形態〜第４実施形態は、全て駆動用トランジスタＴ２の遮光構造を対象としていた。これに対し第５実施形態は、サンプリング用トランジスタＴ１の遮光構造を対象にしている。駆動用トランジスタＴ２と同様に、サンプリング用トランジスタＴ１も外光から遮光してリーク電流を抑制することが、画質改善の上から重要である。図示するように、サンプリング用トランジスタＴ１の場合でも、シールド５４はチャネル領域やゲート電極Ｇを完全に覆っている。またシールド５４のコンタクトホールＣＯＮは、チャネル領域よりもアノードＡの外周端側に位置する。加えてコンタクトホールＣＯＮの幅寸法は、チャネル領域よりも大きい。サンプリング用トランジスタの場合も、駆動用トランジスタと同じ３項目の対策を行うことで、チャネル領域に入射する光を大きく削減できる。サンプリング用トランジスタＴ１のリーク電流を抑制できるため、保持容量に保持されている信号電圧のばらつきをなくすことが可能となる。この結果、ムラやザラといった画質不良のない均一な画面を得ることができる。
【００２３】
図９は、本発明にかかる表示装置の他の構成を示す模式的なブロック図である。理解を容易にするため、図１に示した先の表示装置と対応する部分には対応する参照番号を付してある。図示するように、本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部１は、行状に配された走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２と、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２及び信号線ＳＬに接続した行列状の画素回路２とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２に制御信号を供給して順次行ごとに画素回路を走査すると共に、所定の閾電圧補正動作、信号書き込み動作、発光動作などを行う。
【００２４】
ライトスキャナ４はシフトレジスタからなり、外部から供給されるクロック信号ＷＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、対応する走査線ＷＳに所定の制御信号を線順次で出力している。同様にドライブスキャナ５もシフトレジスタからなり、クロック信号ＤＳｃｋ及びスタートパルスＤＳｓｐに従って動作し、所定の制御信号を対応する走査線ＤＳに出力している。同様に第一補正用スキャナ７１もクロック信号ＡＺ１ｃｋとスタートパルスＡＺ１ｓｐの入力を受けて動作する。第二補正用スキャナ７２もクロック信号ＡＺ２ｃｋとＡＺ２ｓｐの供給を外部から受けて、所定の制御信号を対応する走査線ＡＺ２に出力する。
【００２５】
図１０は、図９に示した表示装置に組み込まれる画素回路の構成を示す回路図である。図示するように画素回路２は、サンプリング用トランジスタＴ１と、３個のスイッチングトランジスタＴ３，Ｔ４，Ｔ５と、駆動用トランジスタＴ２と、保持容量Ｃ１と、発光素子ＥＬとを含む。サンプリング用トランジスタＴ１は、所定のサンプリング期間（映像信号書き込み期間）に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位Ｖｓｉｇを保持容量Ｃ１にサンプリングする。保持容量Ｃ１は、サンプリングされた映像信号の信号電位Ｖｓｉｇに応じて駆動用トランジスタＴ２のゲートＧに入力電圧Ｖｇｓを印加する。駆動用トランジスタＴ２は、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中駆動用トランジスタＴ２から供給される出力電流Ｉｄｓにより映像電位の信号電位Ｖｓｉｇに応じた輝度で発光する。なお発光素子ＥＬのアノードは駆動用トランジスタＴ２のソースＳに接続する一方、カソードは所定の接地電位（カソード電位）Ｖｃａｔに接続している。以下、駆動用トランジスタＴ２のソースＳを接続ノードと呼ぶ場合がある。
【００２６】
スイッチングトランジスタＴ５は、サンプリング期間に先立ち走査線ＡＺ１から供給される制御信号に応じ導通して駆動用トランジスタＴ２のゲートＧを所定の電位Ｖｏｆｓに設定する。スイッチングトランジスタＴ４は、サンプリング期間（書き込み期間）に先立ち走査線ＡＺ２から供給される制御信号に応じ導通して駆動用トランジスタＴ２のソースＳ（接続ノード）を所定の電位Ｖｓｓに設定する。スイッチングトランジスタＴ３は、同じく書き込み期間に先立ち走査線ＤＳから供給される制御信号に応じ導通して駆動用トランジスタＴ２を電源電位Ｖｃｃに接続し、以って駆動用トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持させ閾電圧Ｖｔｈの影響を補正する。よって本例では、スイッチングトランジスタＴ５，Ｔ３，Ｔ４が閾電圧補正手段を構成している。またサンプリング用トランジスタＴ１とスイッチングトランジスタＴ３は共働で移動度補正手段を構成しており、上述した書き込み期間の一部で出力電流Ｉｄｓを保持容量Ｃ１に負帰還し、以って駆動用トランジスタＴ２の移動度μに応じた補正をかける。さらにこのスイッチングトランジスタＴ３は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通して駆動用トランジスタＴ２を電源電位Ｖｃｃに接続し出力電流Ｉｄｓを発光素子ＥＬに流す。
【００２７】
以上の説明から明らかなように、本画素回路２は５個のトランジスタＴ１〜Ｔ５と１個の保持容量Ｃ１と１個の発光素子ＥＬとで構成されている。トランジスタＴ１，Ｔ２，Ｔ４，Ｔ５はＮチャネル型のポリシリコンＴＦＴである。トランジスタＴ３のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることができる。発光素子ＥＬはアノード及びカソードを備えたダイオード型であり、例えば有機ＥＬデバイスからなる。この有機ＥＬデバイスはアノード（即ち接続ノード）の電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で出力電流により発光する一方、画素回路が閾電圧補正動作や移動度補正動作を行うときはオフ状態に置かれる。
【００２８】
図１１は、図１０に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸に沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。トランジスタＴ１，Ｔ５，Ｔ４はＮチャネル型なので走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタＴ３はＰチャネル型なので、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。したがってこのタイミングチャートは、各トランジスタＴ１，Ｔ５，Ｔ３，Ｔ４のオンオフ状態も表してある。なおこのタイミングチャートは各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表してある。ゲートＧとソースＳとの間に生じる電圧がゲート電圧Ｖｇｓであり、駆動用トランジスタＴ２に対する入力電圧になる。
【００２９】
図示するように、タイミングチャートは便宜的に期間（１）〜（８）に区切ってある。最初の発光期間（１）は前のフィールドに属する。発光期間（１）が終わって次のフィールドに入る。まず閾電圧補正のための準備期間（２）及び（３）があり、続いて閾電圧補正期間（４）があり、調整期間（５）の後、書き込み期間（６）及び（７）に進む。なおこの書き込み期間（６）及び（７）は、移動度補正期間（７）を含む。この後本フィールドの発光期間（８）となる。ここで発光期間（１）及び（８）では、駆動用トランジスタＴ２のソースＳ（接続ノード）は比較的高い電位にあり、発光素子ＥＬはオン状態となって発光している。これに対し期間（２）〜（７）は非発光期間であり、駆動用トランジスタＴ２のソースＳは比較的低い電位にあり、オフ状態となって発光素子ＥＬは非発光状態にある。
【００３０】
続いて図１２〜図１９を参照して、図１０に示した画素回路の動作を詳細に説明する。まず図１２に示すように発光期間（１）では、トランジスタＴ３のみがオンした状態である。この時駆動用トランジスタＴ２は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは、駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される入力電圧Ｖｇｓに応じて、前述のトランジスタ特性式に示された値を取る。
【００３１】
続いて図１３に示すように準備期間（２）を経て準備期間（３）に入ると、トランジスタＴ３がオフになって発光が停止する一方、トランジスタＴ５とＴ４がオンする。これにより、駆動用トランジスタＴ２のゲートＧは所定の電位Ｖｏｆｓに充電され、ソースＳは所定の電位Ｖｓｓに充電される。よって駆動用トランジスタＴ２のゲート電圧ＶｇｓはＶｏｆｓ−Ｖｓｓという値をとる。ここで発光素子ＥＬをオフ状態とするため、発光素子ＥＬにかかるアノード電圧Ｖｅｌを、発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように、ＶｏｆｓとＶｓｓの電圧を設定する。ここではソースＳの電位はＶｓｓに充電されている。このソースＳの電位が発光素子ＥＬのアノード電位Ｖｅｌとなっている。したがってこの準備期間（３）ではＶｓｓが、カソード電位Ｖｃａｔを基準とした閾電圧Ｖｔｈｅｌよりも大幅に低く設定されているため、発光素子ＥＬは逆バイアス状態となりオフしている。なおこの準備期間（３）では、トランジスタＴ５及びＴ４を同時にオンしているが、どちらか先にオンさせても良い。
【００３２】
図１４に示すように閾電圧補正期間（４）に進むと、トランジスタＴ４をオフする一方、トランジスタＴ３をオン状態とする。これにより、接続ノード（ソースＳ）はＶｓｓから切り離される一方、電源Ｖｃｃ側に接続される。
【００３３】
図１５は、図１４に示した発光素子ＥＬをダイオード接続されたトランジスタＴｅｌと容量Ｃｅｌで表した等価回路図である。ここでＶｅｌ＜Ｖｃａｔ＋Ｖｔｈｅｌに設定されているため、発光素子ＥＬはオフ状態にあり、オフしている発光素子ＥＬを流れるリーク電流は、駆動用トランジスタＴ２が供給する出力電流よりもかなり小さい。したがって駆動用トランジスタＴ２が供給する電流はその大部分が保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。
【００３４】
図１６は、この充電過程を示すグラフである。横軸に時間をとり、縦軸に駆動用トランジスタＴ２のソース電圧（発光素子ＥＬのアノード電圧Ｖｅｌ）を示す。グラフから明らかなように、発光素子のアノード電圧Ｖｅｌは時間と共にＶｓｓからＶｏｆｓ−Ｖｔｈに向かって上昇していく。閾電圧補正期間（４）が終わった時点で、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧ＶｇｓはＶｔｈ相当の値になる。この時Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌの条件が保たれており、発光素子ＥＬは引き続きオフ状態に置かれている。
【００３５】
閾電圧補正期間（４）の後調整期間（５）に入り、スイッチングトランジスタＴ３及びスイッチングトランジスタＴ５をオフする。このスイッチングトランジスタＴ３をスイッチングトランジスタＴ５よりも先にオフすることで、駆動用トランジスタＴ２のゲート電圧Ｖｇｓの変動を抑えることが可能である。続いて書き込み期間（６）に入ると、サンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲートＧに信号電圧Ｖｓｉｇを書き込む。この時駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは、以下の式のように表される。
Ｖｇｓ＝（Ｖｓｉｇ−Ｖｏｆｓ）×Ｃｅｌ／（Ｃｅｌ＋Ｃ１＋Ｃ２）＋Ｖｔｈ
ここでＣｅｌは発光素子の等価容量、Ｃ１は保持容量、Ｃ２は駆動用トランジスタＴ２の寄生容量である。ＣｅｌはＣ１及びＣ２に比べて大きいため、ゲート電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。但しＶｏｆｓは計算の都合上０Ｖに設定している。
【００３６】
続いて図１７に示すように移動度補正期間（７）に進むと、サンプリング用トランジスタＴ１を引き続きオンした状態で、スイッチングトランジスタＴ３をオンする。この時駆動用トランジスタＴ２のソースＳの電位は依然として発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えておらず、発光素子ＥＬはオフ状態に置かれている。よって発光素子ＥＬを流れるリーク電流は駆動用トランジスタＴ２が供給する電流よりもかなり少なく、駆動用トランジスタＴ２の出力電流はほとんど保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。この時駆動用トランジスタＴ２に対する閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流はもっぱら移動度μを反映したものとなる。具体的に言うと移動度μが大きい場合駆動用トランジスタＴ２の電流量が大きく、ソースＳの電位上昇も早い。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースＳの電位上昇は遅くなる。
【００３７】
図１８は、この移動度補正期間（７）におけるソースＳの電位上昇を示すグラフである。横軸に時間をとり、縦軸に駆動用トランジスタＴ２のソース電圧をとってある。グラフから明らかなように移動度μが大きいと保持容量Ｃ１に対する負帰還が大きくかかり、駆動用トランジスタＴ２のソースＳの電位上昇分が大きくなる。その分Ｖｇｓが圧縮されるため、駆動用トランジスタＴ２の電流供給能力が抑えられる。即ち移動度が大きいとその影響を抑制するように移動度補正機能が働く。逆に移動度μが小さい場合、ソース電位の上昇分が少なく、Ｖｇｓはそれほど圧縮されない。よって駆動用トランジスタＴ２の電流供給能力を確保することができる。この様に移動度補正期間（７）では駆動用トランジスタＴ２のＶｇｓが移動度μを反映して小さくなり、一定時間経過後完全に移動度μに対する補正がかかったＶｇｓとなる。
【００３８】
図１９に示すように発光期間（８）に進むと、サンプリング用トランジスタＴ１をオフして、駆動用トランジスタＴ２のゲートを信号線ＳＬから切り離す。駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは一定であるので、駆動用トランジスタＴ２は一定電流Ｉｄｓ´を発光素子ＥＬに流そうとする。アノード電圧Ｖｅｌは発光素子ＥＬに駆動電流Ｉｄｓ´が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは実際に発光を開始する。ここで発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため時間の経過と共にアノード電位（ソース電位）が変動する。しかしながら駆動用トランジスタＴ２のゲート／ソース間電圧Ｖｇｓは一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、常に一定の電流Ｉｄｓ´が流れ続け、発光素子ＥＬの輝度が変化することはない。
【００３９】
図２０を参照して、移動度補正期間の適応制御について説明する。実際の表示装置では、信号のレベルに応じて、最適な移動度補正時間が異なる。一般的には、白レベルの信号では最適移動度補正時間が短く、黒レベルの信号では最適移動度補正時間が長くなる。信号のレベルに適応して移動度補正時間を最適に制御するため、走査線ＷＳに供給される制御信号パルスは特徴的な立下り波形を有しており、最初に急峻でその後なだらかに変化し、最後に再び急峻に立下る形状となっている。この立下り波形はサンプリング用トランジスタＴ１の制御端（ゲート）に印加される。一方このサンプリング用トランジスタＴ１のソースには信号電位Ｖｓｉｇが印加される。従ってサンプリング用トランジスタＴ１のオンオフを制御するゲート電圧Ｖｇｓは、ソースに印加される信号電位Ｖｓｉｇに依存している。
【００４０】
白表示のときの信号電位をＶｓｉｇ白とし、サンプリング用トランジスタＴ１の閾電圧をＶｔｈＴ１とすると、制御信号パルスの立下りが丁度鎖線で示すＶｓｉｇ白＋ＶｔｈＴ１のレベルを横切ったとき、サンプリング用トランジスタＴ１がオフする。このオフするタイミングは制御信号パルスが丁度急峻に立下り始めた時点であるので、サンプリング用トランジスタＴ１がオンしてからオフするまでの白表示時信号書込み期間は短くなる。よって白表示時における移動度補正期間も短くなる。
【００４１】
一方黒表示時の信号電位をＶｓｉｇ黒とすると、図示のように制御信号パルスの立下り部分が点線で示すＶｓｉｇ黒＋ＶｔｈＴ１を下回ったときにサンプリング用トランジスタＴ１がオフする。よって黒表示時の信号書込み期間は長くなる。この様にして信号電位に応じた移動度補正期間の適応制御を行っている。
【００４２】
この様にサンプリング用トランジスタＴ１のゲートに印加する制御波形の立下りに傾斜を付けることで、全階調にわたって適切な移動度補正をかけることができ、スジやムラのない均一な画質を得ることが可能である。
【００４３】
ところで、サンプリング用トランジスタＴ１の閾値が経時的に負側にシフトしてしまうと図２１に示すように白表示時、黒表示時における移動度補正時間がシフトした閾電圧分だけ長くなってしまう。この効果は特にサンプリング用トランジスタＴ１の制御波形がなまる立下りにおいて顕著に現れる。前述のように白表示時は移動度補正時間自体が短く、電源から供給される電流が大きいので移動度補正時間が少しでも長くなってしまうと駆動用トランジスタＴ２のソース電圧の上昇が大きく、発光素子ＥＬに流れる電流が小さくなり、発光輝度が時間とともに減少したり、スジやムラといった画質不良が発生したりする。サンプリング用トランジスタＴ１の制御波形は図２１に示すように立下りはなまっている。このため、オフ時には少しの閾電圧変化量でもその補正時間の変化量は大きくなってしまう。
【００４４】
図１０に示した画素回路では、発光素子ＥＬの消灯をスイッチングトランジスタＴ５で制御している。この場合、駆動用トランジスタＴ２は、スイッチングトランジスタＴ５がオンしてから別のスイッチングトランジスタＴ４をオンするまで、オフの動作点にある。この間に、駆動用トランジスタＴ２にリーク電流が流れると、画質は劣化してしまう。そこで、本発明のシールド構造をこの駆動用トランジスタＴ２に適用して、光リーク電流を抑制することが画質改善の上で重要である。
【００４５】
さらに、図１０に示した画素回路では、サンプリング用トランジスタＴ１が移動度補正時間に関係している。この様なトランジスタについては、前述したようにその閾電圧が変化すると移動度補正時間がばらついてしまう。特に移動度補正に費やす時間は、数μ秒であり、少しの時間ばらつきでもその変化の割合は大きい。よってこの様なサンプリング用トランジスタＴ１を本発明に従って遮光することも重要である。
【００４６】
サンプリング用トランジスタＴ１の立下りは、全階調に対して移動度補正を行うため、図２０に示した様に、トランジェントを制御した波形にするため、閾電圧の変化が少しであっても、輝度変化が大きくなってしまう。一般的に光がチャネルに照射すると、ＴＦＴのオフ時の閾電圧の変化が大きくなる。具体的には、トランジスタがオフした状態でチャネルに光が入射すると、その閾電圧は負側に大きく変動するため、移動度補正の時間が長くなる。このため時間がたつにつれて輝度が減少してしまうのだが、本発明の遮光構造を採用することによって、チャネルへの入射光が大きく削減できるため、輝度の経時変化も起こらない。
【００４７】
本発明にかかる表示装置は、図２２に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスタ部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００４８】
本発明にかかる表示装置は、図２３に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００４９】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、電子機器の本体部内で生成した情報を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ(表示部)に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００５０】
図２４は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００５１】
図２５は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００５２】
図２６は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００５３】
図２７は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００５４】
図２８は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００５５】
【図１−１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図１−２】図１に示した表示装置の画素構成を示す回路図である。
【図２】同じく画素構成の他の例を示す回路図である。
【図３】画素に形成される駆動用トランジスタの電流電圧特性を示すグラフである。
【図４】画素の遮光構造の参考例を示す模式的な平面図及び断面図である。
【図５】本発明の第１実施形態にかかる遮光構造を示す模式的な平面図及び断面図である。
【図６】本発明の第２実施形態を示す模式的な平面図及び断面図である。
【図７−１】本発明の第３実施形態を示す模式的な平面図及び断面図である。
【図７−２】本発明の第４実施形態を示す模式的な平面図である。
【図８】本発明の第５実施形態を示す模式的な平面図及び断面図である。
【図９】本発明にかかる表示装置の他の例を示すブロック図である。
【図１０】図９に示した表示装置に形成される画素の回路構成を示す回路図である。
【図１１】図１０に示した画素の動作説明に供するタイミングチャートである。
【図１２】図１０に示した画素の動作説明に供する模式図である。
【図１３】同じく動作説明に供する模式図である。
【図１４】同じく動作説明に供する模式図である。
【図１５】同じく動作説明に供する模式図である。
【図１６】同じく動作説明に供するグラフである。
【図１７】同じく動作説明に供する模式図である。
【図１８】同じく動作説明に供するグラフである。
【図１９】同じく動作説明に供する模式図である。
【図２０】同じく動作説明に供する波形図である。
【図２１】同じく動作説明に供する波形図である。
【図２２】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図２３】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図２４】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図２５】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２６】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２７】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２８】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００５６】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ、４・・・ライトスキャナ、５０・・・基板、５１・・・ゲート絶縁膜、５２・・・半導体薄膜、５３・・・層間絶縁膜、５４・・・シールド、５５・・・平坦化膜、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ａ・・・アノード、Ｇ・・・ゲート電極、１ＣＯＮ・・・第１コンタクトホール、２ＣＯＮ・・・第２コンタクトホール
【図１−１】
2010032830.tif 000003
【図１−２】
2010032830.tif 000004
【図２】
2010032830.tif 000005
【図３】
2010032830.tif 000006
【図４】
2010032830.tif 000007
【図５】
2010032830.tif 000008
【図６】
2010032830.tif 000009
【図７−１】
2010032830.tif 000010
【図７−２】
2010032830.tif 000011
【図８】
2010032830.tif 000012
【図９】
2010032830.tif 000013
【図１０】
2010032830.tif 000014
【図１１】
2010032830.tif 000015
【図１２】
2010032830.tif 000016
【図１３】
2010032830.tif 000017
【図１４】
2010032830.tif 000018
【図１５】
2010032830.tif 000019
【図１６】
2010032830.tif 000020
【図１７】
2010032830.tif 000021
【図１８】
2010032830.tif 000022
【図１９】
2010032830.tif 000023
【図２０】
2010032830.tif 000024
【図２１】
2010032830.tif 000025
【図２２】
2010032830.tif 000026
【図２３】
2010032830.tif 000027
【図２４】
2010032830.tif 000028
【図２５】
2010032830.tif 000029
【図２６】
2010032830.tif 000030
【図２７】
2010032830.tif 000031
【図２８】
2010032830.tif 000032