(57)【要約】【課題】ハードウエア回路の表示切換手段を用いずに、２つの装置で生成された表示画像のうち表示装置に表示させる表示画像を切り換える。【解決手段】ＰＣＩ−ｅブリッジ２２２には、ローカルメモリ２０８の一部のアドレスが割り当てられる。コントローラ１のＣＰＵ１０２は、生成した第１の表示画像をブリッジ２２２経由でローカルメモリ２０８に書き込む。コントローラ２のＣＰＵ２０４は、通常時には、ＶＧＡ  ＩＦ２１８に対し第１の表示画像のアドレスを設定することで、表示装置２２０に第１の表示画像を表示させる。ＣＰＵ２０４は、コントローラ１の障害を検知した場合、自らローカルメモリ２０８上に第２の表示画像を生成し、ＶＧＡ  ＩＦ２１８に対し第２の表示画像のアドレスを設定することで、表示装置２２０に第２の表示画像を表示させる。【選択図】図１
2010099907.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する表示手段と、
前記表示手段に表示するための第１の画像情報を生成する制御を行う第１の制御手段と、
前記表示手段に表示するための第２の画像情報を生成する制御を行う第２の制御手段と、
前記第１の制御手段が生成した前記第１の画像情報と、前記第２の制御手段が生成した前記第２の画像情報とをそれぞれ第１の記憶領域と第２の記憶領域とに記憶する記憶手段と、
を備え、
前記第２の制御手段は、前記第１の制御手段の障害を検知した場合は、前記記憶手段の第２の記憶領域にある前記第２の画像情報を前記表示手段に表示させるよう制御する、ことを特徴とする表示制御装置。
【請求項２】
前記第１の制御手段は、前記第２の制御手段の障害を発生した場合は、前記記憶手段の第１の記憶領域にある前記第１の画像情報を前記表示手段に表示させるよう制御することを特徴とする請求項１に記載の表示制御装置。
【請求項３】
前記第１の制御手段と前記第２の制御手段とはバスおよびバスブリッジで接続され、
前記第１の制御手段は、前記第２の制御手段が障害状態となった場合に、前記第２の制御手段を前記第２の制御手段に接続されているバスから切り離すことを特徴とする請求項２に記載の表示制御装置。
【請求項４】
前記第１の制御手段は、前記第２の制御制御手段との通信が不可能となった場合、又は第２の制御手段から送信される信号があらかじめ定められた条件を満たす場合に、前記第２の制御手段が障害状態になったと判定する、ことを特徴とする請求項１ないし３のうちいずれか１項に記載の表示制御装置。
【請求項５】
画像を表示する表示装置と、
前記表示装置に表示するための第１の画像情報を生成する制御を行う第１の制御装置と、
前記表示装置に表示するための第２の画像情報を生成する制御を行う第２の制御装置と、
前記第１の制御装置が生成した前記第１の画像情報と、前記第２の制御装置が生成した前記第２の画像情報とをそれぞれ第１の記憶領域と第２の記憶領域とに記憶する記憶装置と、
を備え、
前記第２の制御装置は、前記第１の制御装置の障害を検知した場合は、前記記憶装置の第２の記憶領域にある前記第２の画像情報を前記表示装置に表示させるよう制御する、ことを特徴とする表示制御システム。
【請求項６】
コンピュータを、
画像を表示する表示手段と、
前記表示手段に表示するための第１の画像情報を生成する制御を行う第１の制御手段と、
前記表示手段に表示するための第２の画像情報を生成する制御を行う第２の制御手段と、
前記第１の制御手段が生成した前記第１の画像情報と、前記第２の制御手段が生成した前記第２の画像情報とをそれぞれ第１の記憶領域と第２の記憶領域とに記憶する記憶手段、
として機能させ、
前記第２の制御手段は、前記第１の制御手段の障害を検知した場合は、前記記憶手段の第２の記憶領域にある前記第２の画像情報を前記表示手段に表示させるよう制御する、ことを特徴とするプログラム。
【請求項７】
画像を表示する表示手段と、
前記表示手段に表示するための第１の画像情報を生成する制御を行い、作業管理や前記表示手段に対する表示様式を制御するアプリケーションコントローラである第１の制御手段と、
前記表示手段に表示するための第２の画像情報を生成する制御を行い、前記表示手段や画像を印刷する画像印刷手段を制御するデバイスコントローラである第２の制御手段と、
前記第１の制御手段が生成した前記第１の画像情報と、前記第２の制御手段が生成した前記第２の画像情報とをそれぞれ第１の記憶領域と第２の記憶領域とに記憶する記憶手段と、
を備え、
前記第２の制御手段は、前記第１の制御手段の障害を検知した場合は、前記記憶手段の第２の記憶領域にある前記第２の画像情報を前記表示手段に表示させるよう制御する、ことを特徴とする画像印刷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示制御装置、表示制御システム、プログラムおよび画像印刷装置に関する。
【背景技術】
【０００２】
特許文献１には、ホスト計算機のＣＰＵ（中央演算装置）に障害が発生しても障害の詳細内容を確認できるようにするための、計算機監視装置が開示されている。計算機監視装置は、ホスト計算機の各要素に関する異常信号の変化の有無を検出し、その検出結果に基づきホスト計算機に障害が発生したと判定された場合には、障害発生を示す画面を表示する。
【０００３】
特許文献２には、主系と従系の２系統の監視装置が相互監視を行い、主系に異常が発生した場合、主系と従系とを切り換え動作させることが開示されている。
【０００４】
特許文献３には、リアルタイムＯＳ（オペレーティングシステム）を実行するＣＰＵと、Ｌｉｎｕｘ（登録商標）等の汎用ＯＳを実行するＣＰＵという２つのＣＰＵを備えるリアルタイムＯＳ制御装置が開示される。この装置は、汎用ＯＳ側のＣＰＵにより制御されるハードウエア回路からなる表示調整手段を備える。表示調整手段は、汎用ＯＳ側のＣＰＵが生成した操作画面情報を内部バス経由で受け取るとともに、リアルタイムＯＳ側のグラフィックボードからリアルタイムモニタ画面情報を受け取るポートを備える。表示調整手段は、通常は汎用ＯＳによる操作画面を表示装置に供給する。汎用ＯＳの異常により操作画面が表示されない場合、オペレータが切換スイッチ等によりリアルタイムモニタ画面への切換を指示すると、リアルタイムＯＳ側から汎用ＯＳ側へと切換指示が送られ、汎用ＯＳは表示調整手段に対してリアルタイムモニタ画面を表示するための切換を指示する。
【０００５】
【特許文献１】特開平１０−３３３９４２号公報
【特許文献２】特開平１０−０２８３０８号公報
【特許文献３】特開２００３−１１４８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、表示切換手段を用いずに、２つの制御部で生成された表示画像のうち表示装置に表示させる表示画像を切り換えることができる装置を提供する。
【課題を解決するための手段】
【０００７】
請求項１に係る発明は、画像を表示する表示手段と、前記表示手段に表示するための第１の画像情報を生成する制御を行う第１の制御手段と、前記表示手段に表示するための第２の画像情報を生成する制御を行う第２の制御手段と、前記第１の制御手段が生成した前記第１の画像情報と、前記第２の制御手段が生成した前記第２の画像情報とをそれぞれ第１の記憶領域と第２の記憶領域とに記憶する記憶手段とを備え、前記第２の制御手段は、前記第１の制御手段の障害を検知した場合は、前記記憶手段の第２の記憶領域にある前記第２の画像情報を前記表示手段に表示させるよう制御することを特徴とする表示制御装置である。
【０００８】
請求項２に係る発明は、請求項１に係る発明において、前記第１の制御手段は、前記第２の制御手段の障害を発生した場合は、前記記憶手段の第１の記憶領域にある前記第１の画像情報を前記表示手段に表示させるよう制御することを特徴とする。
【０００９】
請求項３に係る発明は、請求項２に係る発明において、前記第１の制御手段と前記第２の制御手段とはバスおよびバスブリッジで接続され、前記第１の制御手段は、前記第２の制御手段が障害状態となった場合に、前記第２の制御手段を前記第２の制御手段に接続されているバスから切り離すことを特徴とする。
【００１０】
請求項４に係る発明は、請求項１ないし３のうちいずれか1項に係る発明において、前記第１の制御手段は、前記第２の制御制御手段との通信が不可能となった場合、又は第２の制御手段から送信される信号があらかじめ定められた条件を満たす場合に、前記第２の制御手段が障害状態になったと判定する、ことを特徴とする。
【００１１】
請求項５に係る発明は、画像を表示する表示装置と、前記表示装置に表示するための第１の画像情報を生成する制御を行う第１の制御装置と、前記表示装置に表示するための第２の画像情報を生成する制御を行う第２の制御装置と、前記第１の制御装置が生成した前記第１の画像情報と、前記第２の制御装置が生成した前記第２の画像情報とをそれぞれ第１の記憶領域と第２の記憶領域とに記憶する記憶装置とを備え、前記第２の制御装置は、前記第１の制御装置の障害を検知した場合は、前記記憶装置の第２の記憶領域にある前記第２の画像情報を前記表示装置に表示させるよう制御することを特徴とする表示制御システムである。
【００１２】
請求項６に係る発明は、コンピュータを、画像を表示する表示手段と、前記表示手段に表示するための第１の画像情報を生成する制御を行う第１の制御手段と、前記表示手段に表示するための第２の画像情報を生成する制御を行う第２の制御手段と、前記第１の制御手段が生成した前記第１の画像情報と、前記第２の制御手段が生成した前記第２の画像情報とをそれぞれ第１の記憶領域と第２の記憶領域とに記憶する記憶手段、として機能させ前記第２の制御手段は、前記第１の制御手段の障害を検知した場合は、前記記憶手段の第２の記憶領域にある前記第２の画像情報を前記表示手段に表示させるよう制御することを特徴とするプログラムである。
【００１３】
請求項７に係る発明は、画像を表示する表示手段と、前記表示手段に表示するための第１の画像情報を生成する制御を行い、作業管理や前記表示手段に対する表示様式を制御するアプリケーションコントローラである第１の制御手段と、前記表示手段に表示するための第２の画像情報を生成する制御を行い、前記表示手段や画像を印刷する画像印刷手段を制御するデバイスコントローラである第２の制御手段と、前記第１の制御手段が生成した前記第１の画像情報と、前記第２の制御手段が生成した前記第２の画像情報とをそれぞれ第１の記憶領域と第２の記憶領域とに記憶する記憶手段とを備え、前記第２の制御手段は、前記第１の制御手段の障害を検知した場合は、前記記憶手段の第２の記憶領域にある前記第２の画像情報を前記表示手段に表示させるよう制御することを特徴とする画像印刷装置である。
【発明の効果】
【００１４】
請求項１、５、６、７に係る発明によれば、表示切換手段を用いずに、第１の制御部に障害があった場合は第２の制御部が生成した表示画像を表示手段に表示させることができる。
【００１５】
請求項２に係る発明によれば、第２の制御部が障害状態にある場合には第１の制御部が生成した画像を、表示装置に表示することができる。
【００１６】
請求項３に係る発明によれば、障害状態となった第２の制御部が記憶手段や表示部に悪影響を及ぼす可能性を低減できる。
【００１７】
請求項４に係る発明によれば、第２の制御部が障害状態になったことを、通信又は電源の状態から判定することができる。
【発明を実施するための最良の形態】
【００１８】
図１を参照して、本発明に係る表示制御方式が適用された画像処理装置の構成例を説明する。なお、画像処理装置は、例えばスキャナ、プリンタ、及びコピー機の機能を兼ね備えたデジタル複合機である。
【００１９】
この画像処理装置の制御部は、アプリケーションコントローラ１とデバイスコントローラ２とを含んでいる。
【００２０】
デバイスコントローラ２は、スキャナ等の読取装置２１２や印刷装置２１４などといった物理レベルのデバイスを制御するためのコントローラである。物理層のデバイスとして図では印刷装置等の機械的なデバイスを例示したが、もっぱら電気・電子的な処理を行うデバイスが含まれていてもよい。デバイスコントローラ２は、それらデバイスを制御するための各種プログラムを実行する。
【００２１】
アプリケーションコントローラ１は、ジョブ管理やユーザインターフェイス処理などといったアプリケーションレベルの制御のためのコントローラである。アプリケーションコントローラ１は、各種のアプリケーションプログラムを実行する。
【００２２】
アプリケーションコントローラ１は、例えば、ＰＣ（パーソナルコンピュータ）マザーボードなどの回路基板上に配設された、ＣＰＵ１０２、ＭＣＨ（メモリ・コントローラ・ハブ）１０４、メインメモリ１０６及びＩＣＨ（ＩＯ（入出力）コントローラ・ハブ）１０８などのチップから構成される。同様に、デバイスコントローラ２は、一例では、回路基板上に配設されたＣＰＵ２０４、ＲＯＭ（リード・オンリー・メモリ）２０６、ローカルメモリ２０８、デバイス制御ＩＯ２１０、ＶＧＡ  ＩＦ（Video Graphics Array Interface）２１８及びＰＣＩ−ｅ（ＰＣＩ  Ｅｘｐｒｅｓｓ：Peripheral Component Interconnect Express）ブリッジ２２２などのチップから構成される。なお、図１には、アプリケーションコントローラ１及びデバイスコントローラ２のうち、この実施形態との関係で主要な要素のみを示している。したがって、アプリケーションコントローラ１及びデバイスコントローラ２は、図示した要素以外の要素を含んでいてよい。例えば、アプリケーションコントローラ１及びデバイスコントローラ２は、例えばお互いの間などでのＤＭＡ(Direct Memory Access)によるデータ転送のために、ＤＭＡコントローラを備えていてもよい。また、図示したいずれかのチップ（例えばＩＣＨ１０８）が、ＤＭＡコントローラの機能を備えていてもよい。
【００２３】
アプリケーションコントローラ１のＭＣＨ１０４は、チップセットを構成するチップの１つであり、ＣＰＵ１０２とメインメモリ１０６との接続などを担う。ＭＣＨ１０４は、ＰＣＩ−ｅバス３１０とのインターフェイスを備え、ＰＣＩ−ｅバス３１０を介して他の装置（図示例ではデバイスコントローラ２）との通信を行う。
【００２４】
ＭＣＨ１０４に接続されたＩＣＨ１０８は、チップセットのうち、周辺機器との接続のためのインターフェイスとなるチップである。ＩＣＨ１０８は、ＰＣＩバスやＵＳＢ(Universal Serial Bus)、ＩＤＥ(Integrated Drive Electronics)等を介して、ＨＤＤ（ハードディスク・ドライブ）１２０などの周辺機器やＬＡＮ（ローカル・エリア・ネットワーク）１３０が接続される。ＨＤＤ１２０には、各種のプログラムやデータが記憶されている。ＣＰＵ１０２は、メインメモリ１０６を作業領域として用いてそれらプログラムを実行する。また、アプリケーションコントローラ１は、ＬＡＮ１３０を介して外部の装置と通信を行い、例えばホストコンピュータから印刷ジョブを受信するなどの処理を行う。
【００２５】
なお、ＭＣＨ１０４及びＩＣＨ１０８というチップセット構成は、ＣＰＵ１０２がインテル(Intel)社製の特定シリーズのものである場合の一例に過ぎない。ＣＰＵの種類に応じたチップセット及びバス構成を採用すればよい。例えば、コントローラ１を、コントローラ２と同様のバス構成とすることもできる。すなわち、例えば、コントローラ１として、ＣＰＵ１０２やメインメモリ１０６が共通の内部バスに接続され、その内部バスにバスブリッジが接続され、そのバスブリッジを介して相手方のコントローラ２のバスブリッジ（ＰＣＩ−ｅブリッジ２２２）と汎用バスで接続される構成を持つものを用いてもよい。
【００２６】
図１の例では、デバイスコントローラ２内の各チップ２０４〜２２２は、バス２０２に接続されている。ＲＯＭ２０６には、デバイスコントローラ２の機能を実現するための各種プログラムが記憶されている。ＣＰＵ２０４は、それら各種プログラムを実行する。ローカルメモリ２０８は、その実行のための作業領域として用いられるメモリである。ローカルメモリ２０８としては、例えばＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）を用いることができる。また、ローカルメモリ２０８には、バッテリによる記憶保持機能を備えたＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）が含まれていてもよい。
【００２７】
デバイス制御ＩＯ２１０は、制御対象のデバイスの制御との入出力（ＩＯ）のためのインターフェイス回路である。デバイス制御ＩＯ２１０には、例えば読取装置２１２，印刷装置２１４及び電源スイッチ（ＳＷ）２１６が接続されている。デバイス制御ＩＯ２１０は、ＣＰＵ２０４が実行するプログラムからの命令を読取装置２１２等の各種デバイスに伝えたり、それらデバイスからの信号をＣＰＵ２０４に伝えたりする。
【００２８】
ＶＧＡ  ＩＦ２１８は、液晶ディスプレイ又はＣＲＴディスプレイ等の表示装置２２０を制御する表示制御装置である。ＶＧＡ  ＩＦ２１８は、ローカルメモリ２０８上に確保された表示バッファに書き込まれた画像を表示装置２２０に表示させる。
【００２９】
ＰＣＩ−ｅブリッジ２２２は、ＰＣＩ−ｅバス３１０に接続されるバス・インターフェイス回路である。すなわち、デバイスコントローラ２は、ＰＣＩ−ｅブリッジ２２２により、ＰＣＩ−ｅバス３１０を介して、アプリケーションコントローラ１のＭＣＨ１０４と接続される。
【００３０】
電源回路２３０は、商用電源（例えば交流１００Ｖ）から電力供給を受け、その電力を画像処理装置の各部に供給する。図示例では、電源回路２３０からの電源はデバイスコントローラ２に供給される。そして、デバイスコントローラ２からＡＴＸ電源ラインなどの電源ラインを介してアプリケーションコントローラ１へ電源が供給される。
【００３１】
以上の構成例において、アプリケーションコントローラ１は、ＣＰＵ１０２で実行されるオペレーティングシステム（これは例えばＨＤＤ１２０に保存されている）により制御されている。一方、デバイスコントローラ２は、ＣＰＵ２０４により実行されるＲＯＭ２０６内のプログラムにより、アプリケーションコントローラ１とは独立に制御されている。
【００３２】
図２に、通常動作時における、アプリケーションコントローラ１とデバイスコントローラ２のアドレスマップの例を示す。アドレスマップ４１０はデバイスコントローラ２のアドレス空間を示す。図示のように、アドレスマップ４１０は、ＲＯＭ２０６、ローカルメモリ２０８、ＤＭＡ、ドアベル、ＶＧＡ  ＩＦ２１８及びデバイス制御ＩＯ２１０のアドレス空間を含んでいる。なお、ドアベルは、ＣＰＵ１０２とＣＰＵ２０４との間の相互割込のためのレジスタである。
【００３３】
アドレスマップ４００は、アプリケーションコントローラ１（ＣＰＵ１０２）のアドレス空間のうちのＰＣＩ−ｅブリッジ２２２に割り当てられたアドレス空間を示す。別の観点から言えば、アドレスマップ４００は、アプリケーションコントローラ１のアドレス空間とデバイスコントローラ２のアドレス空間との共通の部分である。図示のように、アドレスマップ４００には、ローカルメモリ２０８のアドレス空間の一部分４０２と、ＤＭＡ及びドアベルのアドレス空間が含まれる。このように、アプリケーションコントローラ１は、ＰＣＩ−ｅブリッジ２２２を介して、デバイスコントローラ２のバス２０２に接続されたローカルメモリ２０８のアドレス空間の一部分４０２などにアクセス可能となっている。
【００３４】
なお、このようなＰＣＩ−ｅブリッジ２２２に対するアドレスの割り当てのために、コントローラ１には、ローカルメモリ２０８のうちの共有される一部分４０２のアドレスや、ＤＭＡコントローラのアドレス、ドアベルのアドレスなどがあらかじめ記憶されている。これらのアドレスは、固定値であってもよいし、コントローラ２内で動的に割り当てられたものをデバイスコントローラ２からアプリケーションコントローラ１へと通知してもよい。
【００３５】
以上に説明したように、アプリケーションコントローラ１とデバイスコントローラ２とは、相互の通信のためにアドレス空間の一部を共有するように構成される。共有されるアドレス空間のうち、ローカルメモリ２０８の一部分４０２は、ＣＰＵ１０２とＣＰＵ２０４とのデータの受け渡し、及び表示画面情報のバッファなどのために用いられる。また、ＤＭＡのアドレスは、例えば表示画面情報をアプリケーションコントローラ１からデバイスコントローラ２のローカルメモリ２０８に転送する場合など、両者の間のデータをＤＭＡ転送する際に用いられる。また、ドアベルのアドレスは、ＣＰＵ１０２とＣＰＵ２０４が、お互いに相手に通信する必要が生じた場合に、割込を行う際に用いられる。
【００３６】
次に図３を参照して、アプリケーションコントローラ１及びデバイスコントローラ２が通常動作しているときの、表示装置２２０への表示画面情報の供給の流れを説明する。以下では、アプリケーションコントローラ１及びデバイスコントローラ２を、それぞれコントローラ１及びコントローラ２と略称する。
【００３７】
通常動作時に表示装置２２０に表示する表示画面情報は、コントローラ１のＣＰＵ１０２が生成する。ＣＰＵ１０２が生成する表示画面情報は、例えばＧＵＩ（グラフィカル・ユーザインターフェイス）技術を用いた各種のユーザインターフェイス画面などのアプリケーション画面である。図示例では、ＣＰＵ１０２は、いったんメインメモリ１０６上に表示画面情報を生成し、その表示画面情報を、ＭＣＨ１０４及びＰＣＩ−ｅブリッジ２２２を経由して、コントローラ１表示バッファ２２４へとＤＭＡ転送する。コントローラ１表示バッファ２２４は、コントローラ２のローカルメモリ２０８内に確保されたバッファ領域であり、ＣＰＵ１０２が生成した表示画面情報を記憶するために用いられる。
【００３８】
なお、ＣＰＵ１０２がいったんメインメモリ１０６上に表示画面情報を生成してコントローラ１表示バッファ２２４へＤＭＡ転送する代わりに、ＣＰＵ１０２がコントローラ１表示バッファ２２４上に表示画面情報を直接生成してもよい。ＣＰＵ１０２はコントローラ１表示バッファ２２４のアドレス空間にアクセス可能なので、このようなことも可能である。ＣＰＵ１０２は、あらかじめ定められたリフレッシュ時間ごとに表示画面情報を生成し、コントローラ１表示バッファ２２４へと転送する。
【００３９】
いずれにしても、ＣＰＵ１０２は、ＰＣＩ−ｅブリッジ２２２のアドレスマップに含まれるローカルメモリ２０８のアドレス空間の一部分４０２に対して画像データの書き込みを行うことで、その画像データをローカルメモリ２０８内のコントローラ１表示バッファ２２４へと格納することができる。なお、ＰＣＩ−ｅブリッジ２２２は、コントローラ１側からＰＣＩ−ｅバス３１０を経由して送られてくるコマンドやデータを、そのままコントローラ２側のバス２０２に送り出せばよい。このようにコマンドやデータをバス２０２に送り出す際、ＰＣＩ−ｅブリッジ２２２がアドレス変換を行わないような構成も可能であるし、ベースアドレス変換等、それらコマンド又はデータがローカルメモリ２０８のアドレス空間の一部分４０２へ書き込まれるようにするための比較的単純な変換を行う構成とすることも可能である。
【００４０】
なお、ローカルメモリ２０８には、この他に、ＣＰＵ２０４が生成した表示画面情報を記憶するためのバッファ領域であるコントローラ２表示バッファ２２６が確保される。ＣＰＵ２０４が生成する表示画面情報は、障害その他の事情でコントローラ１が機能していないときに、表示装置２２０に表示される（詳細は後述）。
【００４１】
通常動作時には、ＣＰＵ２０４は、ＶＧＡ  ＩＦ２１８を制御する（例えばＶＧＡ  ＩＦ２１８のレジスタにコントローラ１表示バッファ２２４のアドレスをセットする）ことで、ＶＧＡ  ＩＦ２１８がコントローラ１表示バッファ２２４内の表示画面情報を表示装置２２０に表示するようにする。これにより、通常動作時には、表示装置２２０には、コントローラ１が生成した表示画面が表示されることになる。
【００４２】
次に図４を参照して、コントローラ１側の障害などの理由でＣＰＵ１０２から表示画面情報が供給されない場合の、表示装置２２０への表示画面情報の供給の流れを説明する。図示のように、このような場合には、コントローラ２のＣＰＵ２０４が表示画面情報（例えばエラー画面）を、コントローラ２表示バッファ２２６上に生成する。また、ＣＰＵ２０４は、ＶＧＡ  ＩＦ２１８を制御する（例えばＶＧＡ  ＩＦ２１８のレジスタにコントローラ２表示バッファ２２６のアドレスをセットする）ことで、ＶＧＡ  ＩＦ２１８がコントローラ２表示バッファ２２６内の表示画面情報を表示装置２２０に表示するようにする。これにより、通常動作時には、表示装置２２０には、コントローラ２が生成した表示画面が表示されることになる。
【００４３】
次に図５を参照して、コントローラ２が実行する処理手順の一例を説明する。この例では、まず電源スイッチ２１６が入れられると（ＯＮ）、ＣＰＵ２０４はコントローラ２表示バッファ２２６上に、例えば「しばらくおまちください」などのメッセージなどを表示した初期（起動）画面の画像を生成し（Ｓ１０）、コントローラ２表示バッファ２２６上の画像を表示するようＶＧＡ  ＩＦ２１８を設定する（Ｓ１２）。そして、ＣＰＵ２０４は、表示装置２２０を含むＵＩ部の電源を入れる（Ｓ１４）。これにより、表示装置２２０は、初期画面が表示される。
【００４４】
また、ＣＰＵ２０４は、電源ライン３２０を介してコントローラ１に電源を入れ、コントローラ１との通信を確立するための処理を行う（Ｓ１６）。このとき、ＣＰＵ２０４は、あらかじめ定められた通信確立時間が経過するまでは、通信が確立されるのを待つ（ウェイト（Wait））。通信確立時間以内にコントローラ１との通信が確立できなかった場合（タイムアウト）、又はコントローラ１の電源が切れたことを検知した場合には、エラー（ERROR）発生と判断し、図６に示すエラー処理に進む。この場合、コントローラ１の生成した表示画面情報は表示不可となる。なお、コントローラ１の電源断は、例えば、ＡＴＸ電源ライン等の電源ラインを介してコントローラ１から供給される信号により検知すればよい。
【００４５】
タイムアウトする前に通信が確立された場合（スタンバイ（Standby）状態）、コントローラ１のＣＰＵ１０２が生成した表示画面（アプリケーション画面）がコントローラ１表示バッファ２２４へ転送される。コントローラ２のＣＰＵ２０４は、コントローラ１表示バッファ２２４上の画像を表示するようＶＧＡ  ＩＦ２１８を設定する（Ｓ１８）。これにより、表示装置２２０にはアプリケーション画面が表示されることになる。
【００４６】
このあと、ＣＰＵ２０４は、コントローラ１の状態を監視する（Ｓ２０）。この状態監視では、コントローラ１との間の通信エラーやコントローラ１の電源断などの異常が発生したかどうかを監視する。例えば、ＣＰＵ１０２とＣＰＵ２０４とが、相互に、定期的にＰＩＮＧコマンドを送信し合うようにしておけば、ＰＩＮＧコマンド又はこれに対する応答が例えばあらかじめ定められた時間以上にわたって到来しなくなったことで、通信エラーが生じたと判定できる。また、コントローラ１の電源断は、電源ライン３２０を介してコントローラ１から送られてくる電源断信号から判定できる。
【００４７】
ステップＳ２０の判定で、異常がなければ（レディ（Ready）状態）、コントローラ１の状態監視を繰り返す。一方、異常が検出された場合は、図６に示すエラー処理に進む。この場合、コントローラ１の生成した表示画面情報は表示不可となる。
【００４８】
また、図５の手順では、画像処理装置のユーザインターフェイスやＬＡＮ側から一定期間以上にわたって指示が来ない場合に、画像処理装置がスリープ（ＳＬＥＥＰ：一時休止）状態に移行する。例えばコントローラ１のＣＰＵ１０２がスリープ状態へ移行すると判断すると、コントローラ２のＣＰＵ２０４に対してスリープ状態への移行が指示される。また、ユーザがシャットダウン（ＳＨＵＴＤＯＷＮ）操作を行うと、コントローラ１のＣＰＵ１０２がその操作を受け付けてコントローラ１のシャットダウン処理を実行し、更にコントローラ２に対してシャットダウン指示を送る。ステップＳ２２で、このようなスリープ指示又はシャットダウン指示を検知した場合、ＣＰＵ２０４は、その指示がスリープ指示であれば図７に例示するスリープ処理に進み、シャットダウン指示であれば図８に例示するシャットダウン処理に進む。
【００４９】
次に、図５のステップＳ１６又はＳ２０でアプリケーションコントローラ１の障害を検知したときにデバイスコントローラ２が実行するエラー処理の一例を、図６を参照して説明する。
【００５０】
この処理では、コントローラ２のＣＰＵ２０４は、障害画面をコントローラ２表示バッファ２２６上に生成する（Ｓ３０）。障害画面は、例えば「エラーコード＊＊−＊＊＊＊。電源を切って下さい。」などのようなエラーメッセージを表示したものでよい。また、ＣＰＵ２０４は、ＶＧＡ  ＩＦ２１８がコントローラ２表示バッファ２２６内の表示画面情報を表示装置２２０に表示するように制御する（Ｓ３２）。これにより、ステップＳ３０で生成された障害画面が表示装置２２０に表示されることになる。そして、ＣＰＵ２０４は、電源ライン３２０を介したコントローラ１側への電源供給を強制的に遮断する（Ｓ３４）。そして、ユーザが電源スイッチ（ＳＷ）２１６を切るのを待ち（Ｓ３６）、スイッチが切られる（ＯＦＦ）と、システム電源を遮断する（Ｓ３８）。これにより、エラー処理は終了する。
【００５１】
次に、図７を参照して、コントローラ２が実行するスリープ処理の例を説明する。この処理は、前述のようにスリープ状態へ移行すると判断したコントローラ１からスリープ指示を受けて開始する。コントローラ１は、コントローラ２にスリープ指示を出すと共に、ＳＵＳＰＥＮＤ（サスペンド：一時停止）指示待ち表示画面を生成し、コントローラ１表示バッファ２２４へ書き込む。ＳＵＳＰＥＮＤ指示待ち表示画面は、例えば「省エネモードに入ります」などといったＳＵＳＰＥＮＤ状態への移行を表すメッセージを表示したものでよい。また、コントローラ１のＣＰＵ１０２は、コントローラ１自身の電源をオフする。
【００５２】
コントローラ２のＣＰＵ２０４は、電源ライン３２０上の信号を監視することでコントローラ１の電源がオフ（ＯＦＦ）されるのを待つ（Ｓ４０）。コントローラ１の電源がオフされたことを検知すると、ＣＰＵ２０４は、ＵＩ部すなわち表示装置２２０等の電源を切り（Ｓ４２）、コントローラ２の動作モードを省電力（Ｌｏｗ  Ｐｏｗｅｒ）モードへと切り換える（Ｓ４４）。省電力モードでは、表示装置２２０の電源は切られたままである。そして、ＣＰＵ２０４は、スリープ状態からの復帰要因（例えば復帰ボタンの押下など）が発生するのを監視し（Ｓ４６）、復帰要因が発生すると、コントローラ１に電源を入れる（Ｓ４８）。そして、ＣＰＵ２０４は、復帰画面をコントローラ２表示バッファ２２６上に生成し（Ｓ５０）、ＶＧＡ  ＩＦ２１８がコントローラ２表示バッファ２２６内の表示画面情報を表示装置２２０に表示するように制御し（Ｓ５２）、表示装置２２０等に電源をオンする（Ｓ５４）。これにより、表示装置２２０には、例えば「しばらくおまち下さい」等のメッセージを表示した復帰画面が表示される。このあと、ＣＰＵ２０４の処理は、図５のステップＳ１６（コントローラ１との通信確立のための処理）に移る。
【００５３】
次に、図８を参照して、コントローラ２が実行するシャットダウン処理の例を説明する。この処理は、前述のようにシャットダウンすると判断したコントローラ１からシャットダウン指示を受けて開始する。コントローラ１は、コントローラ２にシャットダウン指示を出すと共に、ＳＨＵＴＤＯＷＮ（シャットダウン）表示画面を生成し、コントローラ１表示バッファ２２４へ書き込む。ＳＨＵＴＤＯＷＮ表示画面は、例えば「シャットダウンしています」などといったメッセージを表示したものでよい。これにより表示装置２２０にはＳＨＵＴＤＯＷＮ表示画面が表示される。また、コントローラ１のＣＰＵ１０２は、コントローラ１自身の電源をオフする。
【００５４】
コントローラ２のＣＰＵ２０４は、電源ライン３２０上の信号を監視することでコントローラ１の電源がオフ（ＯＦＦ）されるのを待つ（Ｓ６０）。コントローラ１の電源がオフされたことを検知すると、ＣＰＵ２０４は、ＵＩ部すなわち表示装置２２０等の電源を切り（Ｓ６２）、電源スイッチ２１６を監視する（Ｓ６４）。ここで、電源スイッチ２１６がＯＮされれば、図５の手順のステップＳ１０に移行し、システムをリブートする。一方、電源スイッチ２１６がＯＦＦであれば、システム電源をオフし（Ｓ６６）、処理を終了する。
【００５５】
以上に説明したように、コントローラ２のＣＰＵ２０４は、コントローラ１の動作状態（すなわち、起動時、通常動作時、障害発生時、スリープ処理時、シャットダウン処理時のいずれかの状態）に応じて、ローカルメモリ２０８上のコントローラ１表示バッファ２２４とコントローラ２表示バッファ２２６のいずれの画像をＶＧＡ  ＩＦ２１８に供給するかを制御する。この制御は、ＶＧＡ  ＩＦ２１８に命令する参照先アドレスを、コントローラ１表示バッファ２２４のアドレスとコントローラ２表示バッファ２２６のアドレスとの間で切り換えるだけでよく、表示画面切換のための専用のハードウエア回路は不要である。
【００５６】
次に、図９を参照して、コントローラ２に障害が発生したときの、表示装置２２０への表示画面情報の供給の流れを説明する。
【００５７】
コントローラ１がコントローラ２の障害を検出し、且つその障害が復帰不可能なハングアップ等の障害であった場合には、コントローラ１のＣＰＵ１０２は、コントローラ２のバス２０２からＣＰＵ２０４、ＲＯＭ２０６を切り離す。ＣＰＵ２０４、ＲＯＭ２０６をバス２０２から切り離す（アイソレートする）ことで、深刻な障害が発生しているＣＰＵ２０４が、ローカルメモリ２０８やＶＧＡ  ＩＦ２１８などといった表示制御のために必要な要素に悪影響を与える可能性を低減する。また、デバイス制御２１０ａは、図１に示したデバイス制御ＩＯ２１０のうち、読取装置２１２及び印刷装置２１４などといったデバイスの制御のためのインターフェイス部分であり、この部分をバス２０２から切り離すことで、それらデバイスがＣＰＵ２０４の障害の影響を受ける可能性を低減する。なお、電源スイッチ２１６等の一部の入出力デバイスは、ユーザが電源遮断等の指示を入力するために必要なので、デバイス制御ＩＯ２１０のうち、それら入出力デバイスとのインターフェイスを行うＩＯ部２２８はバス２０２に接続した状態で残す。
【００５８】
また、ＣＰＵ１０２は、ＰＣＩ−ｅブリッジ２２２のアドレスマップ４００を、図１０に示すアドレスマップ４００Ａのように変更する。ＰＣＩ−ｅ規格では、バスブリッジに割り当てるアドレスマップを動的に変更（再構成）可能であり、この規格に従って提供される再構成機能を用いてアドレスマップを変更する。
【００５９】
図１０に例示するように、ＰＣＩ−ｅブリッジ２２２のアドレスマップ４００Ａ（すなわち、ＣＰＵ１０２のアドレス空間のうち、ＰＣＩ−ｅブリッジ２２２を介して接続されるバス２０２上の機器に割り当てられたアドレス空間）は、図２に示した通常動作時のアドレスマップ４００に対して、ＶＧＡ  ＩＦ２１８及びＩＯ２２８（図９参照）のアドレス４０４Ａ及び４０６Ａを追加したものである。ＰＣＩ−ｅブリッジ２２２のアドレスマップ４００Ａをこのように変更することで、ＣＰＵ１０２は、ＶＧＡ  ＩＦ２１８及びＩＯ２１８を直接制御できるようになる。
【００６０】
なお、このようなアドレスマップの再構成のために、コントローラ１には、コントローラ２上のＶＧＡ  ＩＦ２１８及びＩＯ２２８（図９参照）のアドレス４０４Ａ及び４０６Ａがあらかじめ記憶されている。これらのアドレスは、固定値であってもよいし、コントローラ２内で動的に割り当てられたものをコントローラ２からコントローラ１へと通知してもよい。
【００６１】
このようなアドレスマップ４００Ａの変更は、いわば、コントローラ２をコントローラ１にとってのビデオカード（ＶＧＡ  ＩＦを搭載したカード）として再構築することに等しい。このようにすることで、コントローラ１側のＣＰＵ１０２は、コントローラ２側にあるＶＧＡ  ＩＦ２１８を制御して、表示装置２２０に表示させる画面を制御することができる。
【００６２】
すなわち、図９に示す状態では、ＣＰＵ１０２は、自身が生成した表示画面情報（例えば障害発生を知らせる画面）をローカルメモリ２０８上のコントローラ１表示バッファ２２４に格納するとともに、ＰＣＩ−ｅバス３１０を経由してＶＧＡ  ＩＦ２１８のアドレス４０４Ａに対し、コントローラ１表示バッファ２２４の画像を表示するように命令する。すなわち、例えば、ＣＰＵ１０２は、ＰＣＩ−ｅブリッジ２２２にマップされたＶＧＡ  ＩＦ２１８のアドレス宛に、コントローラ１表示バッファ２２４のアドレスにあるデータを表示するコマンドを送信する。これにより、ＣＰＵ１０２が生成した表示画面が、表示装置２２０に表示される。
【００６３】
次に、図１１を参照して、コントローラ１の処理手順の例を説明する。図示のように、電源スイッチ２１６が入れられると、まずコントローラ２に電源が投入され、これにより起動したコントローラ２のＣＰＵ２０４がコントローラ１に電源を投入する（Ｓ７０）（この時点では、表示装置２２０にはＣＰＵ２０４が生成した初期画面が表示される）。この電源投入に応じ、コントローラ１のＣＰＵ１０２が起動する（Ｓ８０）。ステップＳ７０の後、コントローラ２のＣＰＵ２０４は、コントローラ１のＣＰＵ１０２との通信確立のための処理を行い（Ｓ７２）、通信が確立されると、図５に示したステップＳ１８以降の通常動作を行う（Ｓ７４）。
【００６４】
一方、コントローラ１のＣＰＵ１０２は、コントローラ２との通信を含む通常処理を実行しつつ、コントローラ２のＣＰＵ２０４の状態を監視する（Ｓ８２）。この通常処理で生成されたアプリケーション画面が、ＣＰＵ２０４の制御の下、表示装置２２０に表示される。
【００６５】
ステップＳ８２における状態監視では、例えば、上述のＰＩＮＧコマンドを用いた通信可否の確認、或いはＣＰＵ２０４がハングアップ（Ｓ７６）したときにコントローラ２側から発せられる信号（ＨＡＮＧ信号と呼ぶ）の検出などにより、ＣＰＵ２０４のハングアップを検知する。また、コントローラ２側からの割込信号のアクティブ期間があらかじめ定めた時間以上続いた場合や、コントローラ２側がＰＣＩ−ｅバス３１０を取得する期間があらかじめ定めた時間以上続いた場合などにも、ＣＰＵ２０４がハングアップした可能性が高いと判定できる。ＣＰＵ２０４がハングアップしたと判定した場合、ＣＰＵ１０２は、コントローラ２のＣＰＵ２０４に対し、ＰＣＩ−ｅブリッジ２２２を介してリセット信号を送る（Ｓ８４）。コントローラ２側の障害が深刻なものでなければ、このリセット信号によりＣＰＵ２０４がリセットされ、コントローラ２が再起動することとなる。そこで、ＣＰＵ１０２は、ＣＰＵ２０４に対する通信確立を試みる（Ｓ８６）。あらかじめ定めた閾値時間以内に再度通信が確立できた場合は、コントローラ２は正常に再起動したと言うことであり、ＣＰＵ２０４はステップＳ８２に戻り、通常処理及びＣＰＵ２０４の監視を行う。
【００６６】
一方、ステップＳ８６で、閾値時間待っても通信が確立できなかった場合（コントローラ２側からのＨＡＮＧ信号が解除できなかった場合も含む）、ＣＰＵ２０４，ＲＯＭ２０６，デバイス制御２１０ａをバス２０２からアイソレートする（Ｓ８８）。ＣＰＵ等のアイソレートは、バスバッファで切り離す方法や、アイソレート対象のモジュール（ＣＰＵ等）にのみリセットをかけ、ハイ・インピーダンスにする方法などの、従来から知られた方法により行えばよい。また、このとき、ＣＰＵが暴走している可能性を考慮し、ＣＰＵに対してローカルリセットをかけ続けてもよい。
【００６７】
ＣＰＵ２０４等をアイソレートすると、ＣＰＵ１０２は、ＰＣＩ−ｅブリッジ２２２を介してローカルメモリ２０８を設定し起動することで、ローカルメモリ２０８をリフレッシュする（Ｓ９０）。また、ＣＰＵ１０２は、ＶＧＡ  ＩＦ２１８を設定及び起動する（Ｓ９２）。ＣＰＵ１０２は、障害発生を知らせる表示画面を生成し、ローカルメモリ２０８上のコントローラ１表示バッファ２２４へ転送する。そして、ＶＧＡ  ＩＦ２１８に対してコントローラ１表示バッファ２２４のアドレスから画像を読み出すように指示する。そして、ＣＰＵ１０２は、表示装置２２０を含むＵＩ部に電源を投入する（Ｓ９４）。これにより、表示装置２２０には、「障害発生。電源を切って下さい。」などといったメッセージ等を表示した、障害発生を知らせる画面が表示される。
【００６８】
その後、ＣＰＵ１０２は、電源スイッチ２１６がオフされたことを示す信号がＩＯ２２８から到来するのを待つ（Ｓ９６）。スイッチオフの信号が到来すると、ＣＰＵ１０２は、コントローラ２に搭載されたハードタイマーのタイムアウト値を０秒に設定すると共に（Ｓ９８）、コントローラ１のシャットダウン処理（Ｓ１００）を行う。シャットダウンが完了すると、コントローラ１の電源がオフされる。
【００６９】
ハードタイマーは、コントローラ１のシャットダウン後、コントローラ２が制御する各種デバイスの終了のための処理が完了する時間を確保するために設けられている。すなわち、この画像処理装置は、メインの電源スイッチ２１６（MAIN SW）がオフされ且つコントローラ１をシャットダウンした後、ハードタイマーが起動する。ハードタイマーは、起動後、設定されたタイムアウト(timeout)値が表す時間が経過した後、コントローラ２側のシステム電源をオフする（Ｓ１１０）。これにより、各種デバイスの終了処理の間の電源が確保される。これが、画像処理装置が通常動作を行っているときのハードタイマーの機能である。
【００７０】
ところが、図１１で想定しているのは、ＣＰＵ２０４のハングアップ等の障害が生じている場合であり、ＣＰＵ２０４による正常な処理が期待できない。そこで、上述のようにハードタイマーのタイムアウト値を０にすることで（Ｓ１１２）、コントローラ１の電源がオフされると即座に、ハードタイマーによりコントローラ２のシステム電源がオフされるようにしている（Ｓ１１４）。
【００７１】
このように、コントローラ２側に障害が生じた場合は、ＣＰＵ１０２から直接ＶＧＡ  ＩＦ２１８を制御することで、表示装置２２０に表示される表示画面が切り換えられる。表示画面切換のための専用のハードウエア回路は不要である。
【００７２】
以上では、アプリケーションコントローラ１とデバイスコントローラ２とがそれぞれ独立した回路基板（ボード）上に構成されている例を説明したが、これは必須のことではない。この代わりに、例えば、図１２に例示するように、デバイスコントローラ２を１チップ化してもよい。図１２の例では、アプリケーションコントローラ１のボード３００上に、ＣＰＵ１０２、ＭＣＨ１０４、メインメモリ１０６、ＩＣＨ１０８等のチップに加え、図１のデバイスコントローラ２を１チップ化したデバイスコントローラチップ２０が搭載されている。デバイスコントローラチップ２０上には、ＤＭＡコントローラ、ＣＰＵ、ＶＧＡ  ＩＦ、デバイス制御ＩＯ（ＤｅｖＩＯ）、ＰＣＩ−ｅブリッジ、ＲＯＭ  ＩＦ、ＤＲＡＭ等が作り込まれ、それら各要素が内部バス（ＢＵＳ）で接続されている。デバイスコントローラチップ２０は、例えばＳｏＣ（システム・オン・チップ）ＡＳＩＣ(Application Specific Integrated Circuit)として製造すればよい。デバイスコントローラチップ２０とＭＣＨ１０４との間はＰＣＩ−ｅバス３１０で接続されており、図１の例と同様の動作を行う。
【００７３】
また、以上の例では、ＶＧＡ  ＩＦによる表示のみを切り換えているが、この表示切り替えに連動して、ユーザ入力の送信先を切り換えてもよい。画像処理装置は、機械的なキーパッドやボタン、或いは液晶タッチパネルのように、ユーザからの入力を受け付ける入力装置を備えている。例えば図１３には、そのような入力装置がキー入力２４０として表示されている。このキー入力２４０は、デバイスコントローラ２のバス２０２に接続されたＫＥＹ  ＩＯ（キー入出力）回路２４２に接続されている。ＫＥＹ  ＩＯ回路２４２は、キー入力２４０からの信号を、バス２０２及び３１０を経由して、ＣＰＵ２０４又はＣＰＵ１０２に送信する。キー入力がＲＳ−２３２Ｃなどのような非同期通信の場合も、キー入力信号をＰＣＩ−ｅ経由のコマンド通信に置き換え、バス２０２及び３１０を経由で伝達することができる。
【００７４】
このＫＥＹ  ＩＯ回路２４２は、キー入力信号の通知先アドレスを保持するレジスタを備える。このレジスタには、ＣＰＵ１０２及びＣＰＵ２０４からアドレスを書き込むことができる。通常動作時には、そのレジスタにはコントローラ１のＣＰＵ１０２のアドレスが設定される。これに対し、コントローラ１に障害が発生した場合は、その障害を検知したＣＰＵ２０４がそのレジスタのアドレスをＣＰＵ２０４自身のアドレスに変更する。また、コントローラ２に障害が発生した場合は、ＣＰＵ１０２が、そのレジスタにＣＰＵ１０２自身のアドレスを設定する。これにより、いずれかのＣＰＵ１０２又はＣＰＵ２０４に障害が生じた場合、表示装置２２０上の表示画面を生成している正常な方のＣＰＵ２０４又はＣＰＵ１０２にキー入力信号が伝達され、そのＣＰＵ２０４又はＣＰＵ１０２はキー入力信号に応じた処理を行う。
【００７５】
以上の実施形態では、コントローラ１側とコントローラ２側を接続するのにＰＣＩ−ｅバス３１０を用いたが、これは一例に過ぎない。表示画面の画像データを実時間で転送可能な帯域幅を備え、バスブリッジに割り当てるアドレスマップが動的に構成（コンフィギュレーション）可能な汎用バスであれば、どのようなバスを用いてもよい。
【００７６】
また、これまでに記載した実施の形態は、図１の画像処理装置におけるＣＰＵ２０４、ローカルメモリ２０８、ＲＯＭ２０６から構成されるコンピュータによって機能を実現させるプログラムによって実施してもよい。その際、プログラムは、例えばＲＯＭ２０６に記憶させてもよいが、このプログラムをＣＤ−ＲＯＭ等の記録媒体に記録して提供するようにしてもよい。
【００７７】
［付記］
上記実施の形態は、１つの側面では、以下のような構成（１）〜（９）の一例を示しているものと捉えることもできる。
（１）第１のＣＰＵを備える第１の制御装置と、第２のＣＰＵを備える第２の制御装置と、を備え、
前記第１の制御装置と前記第２の制御装置とは第１のバスにより接続され、
前記第２の制御装置は、
前記第２のＣＰＵが接続された内部バスと、
前記内部バスに接続され、前記第１のＣＰＵが生成した第１の表示画像及び前記第２のＣＰＵが生成した第２の表示画像を記憶するための表示画像メモリと、
前記内部バスに接続され、指定された参照先アドレスにある表示画像を表示装置に表示させる制御を行う表示制御装置と、
前記内部バスと前記第１のバスとを接続するバスブリッジと、
前記第１の制御装置の状態に応じ、前記表示制御装置に指定する前記参照先アドレスを、前記表示画像メモリにおける前記第１の表示画像の記憶位置を示す第１のアドレス又は前記第２の表示画像の記憶位置を示す第２のアドレスとの間で切り換える切換手段と、
を備え、
前記第１の制御装置は、
前記バスブリッジに対して前記表示画像メモリにおける前記第１の表示画像のための前記第１のアドレスを含んだアドレス空間を割り当てるアドレス割当手段、
を備え、前記第１のＣＰＵは、生成した前記第１の表示画像を、前記第１のバス及び前記バスブリッジを経由して、前記表示画像メモリの前記第１のアドレスに書き込む、
ことを特徴とする表示制御装置。
この構成（１）によれば、ハードウエア回路の表示切換手段を用いずに、第１のＣＰＵが生成した表示画像と第２のＣＰＵが生成した表示画像のうち、表示装置に表示させる表示画像を切り換えることができる。
（２）前記切換手段は、前記第１の制御装置が通常動作状態にある場合には前記第１のアドレスを前記表示制御装置に指定し、前記第１の制御装置に障害状態にある場合には前記第２のアドレスを前記表示制御装置に指定する、ことを特徴とする（１）に記載の表示制御装置。
この構成（２）によれば、第１の制御装置が通常動作状態にある場合には第１のＣＰＵが生成した画像を、障害状態にある場合には第２のＣＰＵが生成した画像を、表示装置に表示することができる。
（３）前記切換手段は、前記第１のバスを介した前記第１の制御装置との通信が不可能となった場合、又は前記第１の制御装置の電源遮断を検知した場合に、前記第１の制御装置が障害状態になったと判定する、ことを特徴とする（２）に記載の表示制御装置。
この構成（３）によれば、第１の制御装置が障害状態になったことを、通信又は電源の状態から判定することができる。
（４）前記第１の制御装置の前記第１のＣＰＵは、前記第２の制御装置が障害状態となった場合に、障害発生を報せるための画像を前記第１の表示画像として生成し、前記第１のバス及び前記バスブリッジを経由して前記第１のアドレスに書き込むとともに、前記第１のバス及び前記バスブリッジを経由して前記表示制御装置に対し前記第１のアドレスを指定する、
ことを特徴とする（１）に記載の表示制御装置。
この構成（４）によれば、第２の制御装置が障害状態となった場合に、表示制御装置の参照先アドレスを第１の制御装置の第１のＣＰＵから直接制御することができる。
（５）前記アドレス割当手段は、前記第２の制御装置が通常動作状態である場合は、前記表示制御装置のアドレスを含まないアドレス空間を前記バスブリッジに割り当て、前記第２の制御装置が障害状態となった場合は、前記表示制御装置のアドレスを含むアドレス空間を前記バスブリッジに割り当てる、ことを特徴とする（４）に記載の表示制御装置。
この構成（５）によれば、第２の制御装置が通常動作状態の間、前記第１のＣＰＵが誤って前記表示制御装置にアクセスする可能性を低減することができる。
（６）前記第１の制御装置の前記第１のＣＰＵは、前記第２の制御装置が障害状態となった場合に、前記第１のバス及び前記バスブリッジを経由して前記第２のＣＰＵを前記内部バスから切り離す、ことを特徴とする（４）に記載の表示制御装置。
この構成（６）によれば、障害状態となった第２の制御装置の第２のＣＰＵが表示画像メモリや表示制御装置に悪影響を及ぼす可能性を低減できる。
（７）前記第１のＣＰＵは、前記第１のバスを介した前記第２の制御装置との通信が不可能となった場合、又は前記第１のバスから受信する第２の制御装置からの信号があらかじめ定められた条件を満たす場合に、前記第２の制御装置が障害状態になったと判定する、ことを特徴とする（６）に記載の表示制御装置。
この構成（７）によれば、第２の制御装置が障害状態になったことを、通信又は電源の状態から判定することができる。
（８）前記第２の制御装置は、
前記内部バスに接続され、ユーザからの入力を受け付ける入力装置であって、前記入力を表す入力信号を、指定されたアドレスに送信する入力装置と、
前記第１の制御装置の状態に応じ、前記入力装置に指定する前記アドレスを、前記第１のＣＰＵのアドレスと前記第２のＣＰＵのアドレスとの間で切り換える第２の切換手段と、
を更に備えることを特徴とする（１）に記載の表示制御装置。
この構成（８）によれば、第２の制御装置が備える入力装置の入力信号の送信先を、ハードウエア回路による専用の切換機構を用いずに、切り換えることができる。
（９）前記第１の制御装置の前記第１のＣＰＵは、前記第２の制御装置が障害状態となった場合に、前記第１のバス及び前記バスブリッジを経由して前記表示制御装置に対し前記第１のＣＰＵのアドレスを指定する、
ことを特徴とする（８）に記載の表示制御装置。
この構成（９）によれば、第２の制御装置が障害状態となった場合に、入力装置の入力信号の送信先のアドレスを第１の制御装置の第１のＣＰＵから直接制御することができる。
【図面の簡単な説明】
【００７８】
【図１】実施形態に係る画像処理装置の概略構成の一例を示す図である。
【図２】通常動作時における、アプリケーションコントローラとデバイスコントローラのアドレスマップの例を示す図である。
【図３】通常動作時の表示制御の例を説明するための図である。
【図４】アプリケーションコントローラに障害が発生したときの表示制御の例を説明するための図である。
【図５】デバイスコントローラが行う表示制御の手順の要部の一例を示すフローチャートである。
【図６】デバイスコントローラが行う表示制御の手順のうち、アプリケーションコントローラの障害を検知したときの手順の一例を示すフローチャートである。
【図７】デバイスコントローラが行う表示制御の手順のうち、スリープ（ＳＬＥＥＰ）処理の手順の一例を示すフローチャートである。
【図８】デバイスコントローラが行う表示制御の手順のうち、シャットダウン（ＳＨＵＴＤＯＷＮ）処理の手順の一例を示すフローチャートである。
【図９】デバイスコントローラに障害が発生したときの表示制御の例を説明するための図である。
【図１０】デバイスコントローラ障害発生時における、アプリケーションコントローラとデバイスコントローラのアドレスマップの例を示す図である。
【図１１】アプリケーションコントローラが行う表示制御の手順の一例を示すフローチャートである。
【図１２】デバイスコントローラを１チップ化した場合の装置構成の例を示す図である。
【図１３】表示画面の切換に応じて、キー入力信号の送信先も切り換える例を説明するための図である。
【符号の説明】
【００７９】
１  アプリケーションコントローラ、２  デバイスコントローラ、１０２，２０４  ＣＰＵ、１０４  ＭＣＨ、１０６  メインメモリ、１０８  ＩＣＨ、１２０  ＨＤＤ、１３０  ＬＡＮ、２０２  バス、２０６  ＲＯＭ、２０８  ローカルメモリ、２１０  デバイス制御ＩＯ、２１２  読取装置、２１４  印刷装置、２１６  電源スイッチ、２１８  ＶＧＡ  ＩＦ、２２０  表示装置、２２２  ＰＣＩ−ｅブリッジ、２３０  電源回路、３１０  ＰＣＩ−ｅバス、３２０  電源ライン。
【図１】
2010099907.tif 000003
【図２】
2010099907.tif 000004
【図３】
2010099907.tif 000005
【図４】
2010099907.tif 000006
【図５】
2010099907.tif 000007
【図６】
2010099907.tif 000008
【図７】
2010099907.tif 000009
【図８】
2010099907.tif 000010
【図９】
2010099907.tif 000011
【図１０】
2010099907.tif 000012
【図１１】
2010099907.tif 000013
【図１２】
2010099907.tif 000014
【図１３】
2010099907.tif 000015