(57)【要約】【課題】アイソレーション特性を改善することができる電子部品を実現する。【解決手段】送信フィルタチップ３と受信フィルタチップ２との間に、金属製でかつパッケージ基板１に対して離間した壁部６を形成したことにより、送信フィルタ側から受信フィルタ側への電磁波の漏洩を低減することができ、アイソレーション特性を改善することができる。【選択図】図５Ａ
2010177559.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に搭載された複数のデバイスチップと、
前記デバイスチップの少なくとも上部を覆うように配され、導電性を有する蓋体とを備えた、電子部品であって、
前記複数のデバイスチップの間に配され、導電性を有する壁部を、さらに備え、
前記壁部は、前記蓋体に結合し、前記基板とは離間している、電子部品。
【請求項２】
前記壁部は、前記蓋体に一体形成されている、請求項１記載の電子部品。
【請求項３】
前記壁部と前記基板との間隙の寸法は、前記デバイスチップと前記基板との間隔の２倍よりも大きく、かつ、前記間隔と前記デバイスチップの３／５の寸法との合計値よりも小さい、請求項１記載の電子部品。
【請求項４】
請求項１〜３のうち何れか一項に記載の電子部品を備えた、通信モジュール。
【請求項５】
請求項４に記載の通信モジュールを備えた、通信装置。
【請求項６】
基板に複数のデバイスチップを実装する工程と、
前記複数のデバイスチップにおける所定の隙間にボンディングワイヤを実装する工程と、
前記デバイスチップ上に金属めっきフィルムを配置する工程と、
前記金属めっきフィルムの半田を加熱溶融しかつ加圧し、前記金属めっきフィルムから溶解した金属を前記ボンディングワイヤに密着させる工程とを有する、電子部品の製造方法。
【請求項７】
基板に複数のデバイスチップを実装する工程と、
前記デバイスチップに濡れ性かつ導電性を付与することが可能な液体に、前記デバイスチップの一部を浸漬する工程と、
前記デバイスチップにおける少なくとも前記液体が付着した領域に、金属めっきフィルムを配置する工程と、
前記金属めっきフィルムから溶解した金属を加熱溶融しかつ加圧し、前記デバイスチップと前記パッケージ基板とを密着させる工程とを有し、
前記浸漬工程では、前記液体を、前記複数のデバイスチップにおける所定の隙間に付着する、電子部品の製造方法。
【請求項８】
パッケージ基板に複数のデバイスチップを実装する工程と、
導体基板をエッチング処理して凹凸を形成する工程と、
前記パッケージ基板と前記導体基板とを貼り合わせる工程とを有し、
前記導体基板に凹凸を形成する工程では、
前記デバイスチップを収容可能な凹部と、
前記パッケージ基板と前記導体基板とを貼り合わせた際に、前記複数のデバイスチップにおける所定の隙間に配置される凸部とを形成する、電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願の開示は、電子部品、およびその製造方法に関する。
【背景技術】
【０００２】
電子部品の一つとして、弾性表面波デバイス（以下、ＳＡＷデバイスと称する）が知られている。弾性表面波デバイスは、例えばテレビジョン受像機、ビデオテープレコーダ、ＤＶＤ（Digital Versatile Disk）レコーダ、携帯電話機等のフィルタ素子や発振子に広く用いられている。
【０００３】
現在、ＳＡＷデバイスは、例えば４５ＭＨｚ〜２ＧＨｚの周波数帯域における無線信号を処理する各種回路に採用されている。ＳＡＷデバイスが採用されている回路は、例えば送信用バンドパスフィルタ、受信用バンドパスフィルタ、局部発信フィルタ、アンテナ共用器、中間周波フィルタ、ＦＭ変調器等がある。また、先に述べた受信用フィルタと送信用フィルタを一つにまとめた回路として、デュープレクサがある。
【０００４】
図１は、デュープレクサの概略構成を示すブロック図である。図１に示すように、デュープレクサ１０２は、位相整合回路１０３、受信フィルタ１０４、および送信フィルタ１０５が一体になっている。デュープレクサ１０２は、アンテナ１０１を介して入力される受信信号を受信フィルタ１０４において所定の周波数帯域のみの信号を抽出し、端子１０６から出力する。また、端子１０７を介して入力される送信信号は、送信フィルタ１０５を介してアンテナ１０１から出力される。
【０００５】
近年、これらの信号処理機器は小型化が進み、使用されるＳＡＷデバイスなどの電子部品も小型化の要求が強くなってきている。特に、携帯電話機等の携帯用電子機器には、表面実装で且つ低背のＳＡＷデバイスが要求されるようになってきた。
【０００６】
これらの要求を満足するＳＡＷデバイスが、特許文献1に開示されている。特許文献１には、パッケージ基板とＳＡＷデバイスチップと周辺部をはんだなどの金属材料によりロウ付け封止する構造が開示されている。
【０００７】
図２は、特許文献１に開示されているＳＡＷデバイスの断面図である。図２において、ＳＡＷデバイスチップは、圧電基板２１０上の一主面にＳＡＷを励起及び受信するための電極２１１が形成されている。圧電基板２１０の同一主面には、電気信号を入出力するための電極パッド２１２が配されている。電極パッド２１２は、はんだ等の金属材料とロウ付けできる金属層を含んでいる。更に、ＳＡＷデバイスチップの外周表面には、はんだによりロウ付け封止を行うための封止部２０３が配されている。封止部２０３は、電極パッド２１２と同様に、はんだ等の金属材料とロウ付けできる金属層を含んでいる。
【０００８】
パッケージ基板２２０は、外部端子２２２と、その反対側の面に形成されＳＡＷデバイスチップ２１０と電気的に接続するためのパッド部２３３と、ＳＡＷデバイスチップ２１０の封止部２０３と対向する封止部２３２とを備えている。パッド部２３３と封止部２３２とは、共にはんだ等の金属材料とロウ付けできる金属層を含んでいる。
【０００９】
外部端子２２２とパッド部２３３とは、パッケージ基板２２０内を貫通する貫通配線２２１で電気的に接続されている。ＳＡＷデバイスチップ２１０とパッケージ基板２２０は、金属バンプ２４０を介して、いわゆるフリップチップ接合されている。
【００１０】
更に、ＳＡＷデバイスチップ２１０とパッケージ基板２２０との対向領域において、ＳＡＷデバイスチップ２１０の外周縁近傍は、封止はんだ２４１により気密封止されている。
【００１１】
図３は、図２に示すパッケージ構造を利用した弾性波デバイスを備えたデュープレクサの斜視図である。図３に示すように、デュープレクサは、セラミック基板３０１上に、受信フィルタチップ３０２、送信フィルタチップ３０３、および、整合回路チップ３０４を実装している。また、デュープレクサは、受信フィルタチップ３０２、送信フィルタチップ３０３、および、整合回路チップ３０４を覆うように金属蓋３０５（図３における破線）が配され、封止されている。
【００１２】
図４は、図３に示すデュープレクサのアイソレーション特性である。図４において、低周波側が送信フィルタ帯域のアイソレーション特性を示し、高周波側が受信フィルタ帯域のアイソレーション特性を示している。
【先行技術文献】
【特許文献】
【００１３】
特開２００４−１２９１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、図３に示すように背面側（受信フィルタチップ３０２などが実装された側）が金属蓋３０５で封止されたデュープレクサは、金属蓋３０５で封止されていないデュープレクサよりも、送信フィルタの帯域のアイソレーション特性が悪いという問題がある。すなわち、デュープレクサの背面を金属で封止することで、送信フィルタの電磁界が受信フィルタ側にも広がり、アイソレーション特性を悪化させていた。
【００１５】
本発明は、アイソレーション特性を改善することができる電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本願に開示する電子部品は、基板と、前記基板上に搭載された複数のデバイスチップと、前記デバイスチップの少なくとも上部を覆うように配され、導電性を有する蓋体とを備えた、電子部品であって、前記複数のデバイスチップの間に配され、導電性を有する壁部を、さらに備え、前記壁部は、前記蓋体に結合し、前記基板とは離間しているものである。
【００１７】
本願に開示する電子部品の第１の製造方法は、基板に複数のデバイスチップを実装する工程と、前記複数のデバイスチップにおける所定の隙間にボンディングワイヤを実装する工程と、前記デバイスチップ上に金属めっきフィルムを配置する工程と、前記金属めっきフィルムの半田を加熱溶融しかつ加圧し、前記金属めっきフィルムから溶解した金属を前記ボンディングワイヤに密着させる工程とを有するものである。
【００１８】
本願に開示する電子部品の第２の製造方法は、基板に複数のデバイスチップを実装する工程と、前記デバイスチップに濡れ性かつ導電性を付与することが可能な液体に、前記デバイスチップの一部を浸漬する工程と、前記デバイスチップにおける少なくとも前記液体が付着した領域に、金属めっきフィルムを配置する工程と、前記金属めっきフィルムから溶解した金属を加熱溶融しかつ加圧し、前記デバイスチップと前記パッケージ基板とを密着させる工程とを有し、前記浸漬工程では、前記液体を、前記複数のデバイスチップにおける所定の隙間に付着するものである。
【００１９】
本願に開示する電子部品の第３の製造方法は、  パッケージ基板に複数のデバイスチップを実装する工程と、導体基板をエッチング処理して凹凸を形成する工程と、前記パッケージ基板と前記導体基板とを貼り合わせる工程とを有し、前記導体基板に凹凸を形成する工程では、前記デバイスチップを収容可能な凹部と、前記パッケージ基板と前記導体基板とを貼り合わせた際に、前記複数のデバイスチップにおける所定の隙間に配置される凸部とを形成するものである。
【発明の効果】
【００２０】
本願の開示によれば、アイソレーション特性を改善することができる。
【図面の簡単な説明】
【００２１】
【図１】デュープレクサのブロック図
【図２】特許文献１に開示されている電子部品の断面図
【図３】特許文献１に開示されている構造を有するデュープレクサの斜視図
【図４】デュープレクサのアイソレーション特性を示す特性図
【図５Ａ】実施の形態にかかる電子部品の斜視図
【図５Ｂ】図５ＡにおけるＺ−Ｚ部の断面図
【図６Ａ】アイソレーション特性を示す特性図
【図６Ｂ】図６ＡにおけるＹ部の拡大図
【図７Ａ】実施の形態にかかる電子部品の断面図
【図７Ｂ】アイソレーション特性の間隙依存性を示す特性図
【図８Ａ】（ａ）は電子部品の第１の製造方法を説明するための平面図、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図
【図８Ｂ】（ａ）は電子部品の第１の製造方法を説明するための平面図、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図
【図８Ｃ】（ａ）は電子部品の第１の製造方法を説明するための平面図、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図
【図８Ｄ】（ａ）は電子部品の第１の製造方法を説明するための平面図、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図
【図９Ａ】（ａ）は電子部品の第２の製造方法を説明するための平面図、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図
【図９Ｂ】（ａ）は電子部品の第２の製造方法を説明するための平面図、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図
【図９Ｃ】（ａ）は電子部品の第２の製造方法を説明するための平面図、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図
【図９Ｄ】（ａ）は電子部品の第２の製造方法を説明するための平面図、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図
【図１０Ａ】（ａ）は電子部品の第２の製造方法を説明するための平面図、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図
【図１０Ｂ】（ａ）は蓋体の平面図、（ｂ）は（ａ）におけるＸ−Ｘ部の断面図
【図１０Ｃ】電子部品の第２の製造方法を説明するための断面図
【図１０Ｄ】電子部品の第２の製造方法を説明するための断面図
【図１１】通信モジュールのブロック図
【図１２】通信装置のブロック図
【発明を実施するための形態】
【００２２】
本発明の実施形態における電子部品は、上記構成を基本として、以下のような態様をとることができる。
【００２３】
すなわち、電子部品において、前記デバイスチップは、少なくとも２つの弾性波フィルタである構成とすることができる。
【００２４】
電子部品において、前記壁部は、前記蓋体に一体形成されている構成とすることができる。
【００２５】
電子部品において、前記デバイスチップは、少なくとも送信用フィルタおよび受信用フィルタを備えたデュープレクサである構成とすることができる。
【００２６】
電子部品において、前記送信用フィルタを有するデバイスチップと前記受信用フィルタを有するデバイスチップとの間に、前記壁部を配置した構成とすることができる。
【００２７】
電子部品において、整合回路を有するデバイスチップをさらに備えた構成とすることができる。
【００２８】
電子部品において、前記整合回路を有するデバイスチップと、前記送信用フィルタを有するデバイスチップとの間に、前記壁部を配置した構成とすることができる。
【００２９】
電子部品において、前記壁部と前記基板との間隙の寸法は、前記デバイスチップと前記基板との間隔の２倍よりも大きく、かつ、前記間隔と前記デバイスチップの３／５の寸法との合計値よりも小さい構成とすることができる。
【００３０】
電子部品において、前記デバイスチップは、前記基板上にフリップチップボンディングで実装されている構成とすることができる。
【００３１】
電子部品において、前記蓋体は、少なくとも前記基板および前記デバイスチップに接する箇所が半田で形成されている構成とすることができる。
【００３２】
電子部品において、前記蓋体は、シリコンで形成されている構成とすることができる。
【００３３】
電子部品において、前記蓋体は、前記デバイスチップに対向する面に金属層が形成されている構成とすることができる。
【００３４】
電子部品の製造方法は、セラミックで形成された基板に複数のデバイスチップを実装する工程と、前記複数のデバイスチップにおける所定の隙間にボンディングワイヤを実装する工程と、前記デバイスチップ上に半田めっきフィルムを配置する工程と、前記半田めっきフィルムの半田を加熱溶融しかつ加圧し、前記半田と前記ボンディングワイヤに密着させる工程とを有する。
【００３５】
電子部品の製造方法は、セラミックで形成された基板に複数のデバイスチップを実装する工程と、前記デバイスチップに濡れ性かつ導電性を付与することが可能な液体に、前記デバイスチップの一部を浸漬する工程と、前記デバイスチップにおける少なくとも前記液体が付着した領域に、半田めっきフィルムを配置する工程と、前記半田めっきフィルムの半田を加熱溶融しかつ加圧し、前記デバイスチップと前記パッケージ基板とを密着させる工程とを有し、前記浸漬工程では、前記液体を、前記複数のデバイスチップにおける所定の隙間に付着する。
【００３６】
電子部品の製造方法において、前記液体は、無電解のすずめっき液を主成分とする方法とすることができる。
【００３７】
電子部品の製造方法は、セラミックで形成されたパッケージ基板に複数のデバイスチップを実装する工程と、シリコン基板をエッチング処理して凹凸を形成する工程と、前記パッケージ基板と前記シリコン基板とを貼り合わせる工程とを有し、前記シリコン基板に凹凸を形成する工程では、前記デバイスチップを収容可能な凹部と、前記パッケージ基板と前記シリコン基板とを貼り合わせた際に、前記複数のデバイスチップにおける所定の隙間に配置される凸部とを形成する。
【００３８】
電子部品の製造方法において、前記シリコン基板の凹凸を形成した面に金属層を形成する工程を、さらに有する方法とすることができる。
【００３９】
電子部品の製造方法において、前記パッケージ基板とシリコン基板を貼り合わせる工程の前に、前記シリコン基板における前記パッケージ基板に接する箇所に、導電性接着層を形成する工程を有する方法とすることができる。
【００４０】
（実施の形態）
〔１．電子部品の構成〕
図５Ａは、本実施の形態の電子部品の一例であるデュープレクサの斜視図である。図５Ｂは、図５ＡにおけるＺ−Ｚ部の断面図である。なお、本実施の形態では、電子部品の一例としてデュープレクサを挙げたが、少なくとも複数のフィルタを備えた電子部品であればよく、例えば受信フィルタを複数備えたデュアルフィルタであってもよい。
【００４１】
図５Ａ及び図５Ｂに示すように、デュープレクサは、パッケージ基板１上に、受信フィルタチップ２、送信フィルタチップ３、および整合回路チップ４が実装されている。受信フィルタチップ２、送信フィルタチップ３、および整合回路チップ４は、金属製の蓋体５によって覆われている。蓋体５は、例えば半田で形成することができる。送信フィルタチップ３と、受信フィルタチップ２および整合回路チップ４との間の間隙には、壁部６が配されている。
【００４２】
壁部６は、蓋体５の内面に一体形成されている。壁部６は、金属で形成されている。壁部６は、受信フィルタチップ２などのデバイスチップの基板に対して濡れ性がよい金属で形成することが好ましい。壁部６の材料は、例えば半田を用いることができ、これにより半田で形成された蓋体５と同時に形成することができる。壁部６の材料として半田を用いる場合は、一般的なデバイスチップの基板（例えば、ニオブ酸リチウム、タンタル酸リチウム）に対する濡れ性が悪いため、濡れ性を補う手段を設けることが好ましい。半田の濡れ性を補う手段については、〔第１の製造方法〕及び〔第２の製造方法〕の欄で後述する。また、壁部６は、パッケージ基板１に対して離間している。すなわち、壁部６の下端６ａとパッケージ基板１との間には、間隙７が存在する。
【００４３】
図６Ａは、図５Ａ及び図５Ｂに示すデュープレクサを電磁界シミュレーションで解析した結果を示す。図６Ｂは、図６ＡにおけるＹ部の拡大図である。図６Ａ及び図６Ｂにおいて、実線の特性が図５Ａ及び図５Ｂに示すデュープレクサにおける解析結果で、破線の特性が従来のデュープレクサ（例えば図３参照）における解析結果である。受信フィルタチップ２と送信フィルタチップ３との間に金属製の壁部６を備えたことで、送信フィルタチップ３から発する電磁波が受信フィルタチップ２側へ漏洩しにくくなるため、図６Ａ及び図６Ｂに示すようにデュープレクサの送信帯域および受信帯域のアイソレーション特性を改善することができる。
【００４４】
以下、壁部６とパッケージ基板１との間隙と、アイソレーション特性との関係について説明する。
【００４５】
アイソレーション特性の解析に用いたデュープレクサは、図７Ａに示す構造のデュープレクサである。図７Ａにおいて、Ａｕバンプ８の厚さＴ１は２０μｍとした。パッケージ基板１に搭載されているデバイスチップの厚さは、受信フィルタチップ２及び送信フィルタチップ３の厚さＴ２を２５０μｍとし、整合回路チップ４（図７Ａには不図示）を３００μｍとした。パッケージ基板１の厚さＴ３は１９６μｍとした。整合回路チップ４が受信フィルタチップ２及び送信フィルタチップ３より厚いため、パッケージ基板１上の蓋体５の高さＴ５は３８５μｍで、上部の厚さＴ４は１１５μｍとなっている。また、壁部６の厚さＴ６は、５０〜１００μｍとした。
【００４６】
図７Ａに示すデュープレクサにおいて、パッケージ基板１と壁部６との間隙寸法Ｇを変化させて、受信フィルタチップ２及び送信フィルタチップ３のアイソレーション特性を測定した。図７Ｂは、アイソレーション特性の間隙依存性を測定した結果である。図７Ｂにおいて、実線の特性は、送信フィルタチップ３の帯域抑圧の改善度合いの差分を示し、破線の特性は。受信フィルタチップ２の帯域抑圧の改善度合いの差分を示す。図７Ｂの破線に示すように、受信帯域のアイソレーション特性は、間隙Ｇを２００μｍ以下にすることにより改善することがわかった。一方、主たる改善の目的である送信帯域のアイソレーション特性に関しては、図７Ｂの実線に示すように、間隙Ｇが４５μｍから１８０μｍの範囲のときに０．１ｄＢ以上の改善が見られた。
【００４７】
本実施の形態によれば、間隙Ｇを、デバイスチップとパッケージ基板１の間隙、つまり、Ａｕバンプ８の厚さＴ１の２倍相当よりも大きく、Ａｕバンプ８の厚さＴ１にデバイスチップの厚さＴ２の約３／５の厚さを合算した程度の範囲にすることにより、送信帯域および受信帯域ともにアイソレーション特性を改善することができる。すなわち、アイソレーション特性改善の観点から、間隙Ｇは、
（Ｔ１×２）＜Ｇ＜（Ｔ１＋Ｔ２×３／５）  ・・・（式１）
とすることが好ましい。
【００４８】
〔２．電子部品の製造方法〕
〔２−１．第１の製造方法〕
図８Ａ〜図８Ｄは、本実施の形態の電子部品の一例であるデュープレクサの第１の製造方法を示す。図８Ａ〜図８Ｄに示す製造方法は、蓋体が半田で形成されているデュープレクサの製造方法である。図８Ａ〜図８Ｄにおける（ａ）はデュープレクサの平面図を示し、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図を示す。
【００４９】
まず、図８Ａに示すように、多面取りが可能なセラミックで形成されたパッケージ基板１１に、デバイスチップを実装する。なお、パッケージ基板１１に実装するデバイスチップは、本例では受信フィルタチップ１２、送信フィルタチップ１３、および整合回路チップ１４とした。各デバイスチップは、Ａｕバンプ１８を介して、パッケージ基板１１上の配線パターンに電気的に接合されている。また、デバイスチップの基板は、ニオブ酸リチウム、タンタル酸リチウムを用いることができる。
【００５０】
次に、図８Ｂに示すように、パッケージ基板１１の両端にあらかじめ設けたダミー端子１６に、Ａｕワイヤ１５をボンディングする。Ａｕワイヤ１５は、パッケージ基板１１に実装したデバイスチップ間の間隙に配置する。本実施の形態では、送信フィルタチップ１３と、受信フィルタチップ１２および整合回路チップ１４との間にＡｕワイヤ１５を通した。なお、図８Ｂでは、一つの電子部品に対して一本のＡｕワイヤ１５を配置している構成について図示しているが、実際は、大型のパッケージ基板（例えば５０ｍｍ角）に複数組のデバイスチップを受信フィルタチップ１２と送信フィルタチップ１３との境界線が一列に並ぶように整列実装し、一列に並んだ境界線に一本のＡｕワイヤ１５を配置する。
【００５１】
また、一般に、フリップチップボンディングした際、各デバイスチップ間には５０μｍ程度の隙間Ｇ１が形成される。この場合、例えば、外径Ｇ２がφ３０μｍのＡｕワイヤ１５を用いることで、デバイスチップ間にＡｕワイヤ１５を配置することが可能となる。また、Ａｕワイヤ１５のボンディングの際の角度などを調整することで、所望の位置にＡｕワイヤ１５を保持することができる。ここで、Ａｕワイヤ１５とパッケージ基板１１との間隙Ｇ３を、予め計算により求めた寸法となるようにＡｕワイヤ１５を配置する。間隙Ｇ３は、前述の式１に示す範囲内に収まる寸法とすることが好ましい。
【００５２】
次に、図８Ｃに示すように、あらかじめ半田めっきが施された金属シート（以下、半田フィルムと称する）１７を、デバイスチップが実装されたパッケージ基板１１の上に載せる。次に、半田フィルム１７を上から加熱溶融しかつ加圧することで半田封止を行う。その際、半田フィルム１７に対する加圧の圧力を調整することで、溶融した半田をデバイスチップ間（特に、送信フィルタチップ１３と受信フィルタチップ１２及び整合回路チップ１４との間）の間隙に押し込み、Ａｕワイヤ１５と接触させる。Ａｕワイヤ１５は、半田に対する濡れ性が良いため、溶融した半田が濡れる。また、Ａｕワイヤ１５は、加熱時に熱によって溶融し、半田と結合する。溶融したＡｕワイヤ１５と半田とが結合した状態で冷却させることで、半田とＡｕとが一体化した状態で固化し、半田封止が完成する。これにより、Ａｕワイヤ１５が配された位置まで金属の壁部を形成することができる。また、半田は、パッケージ基板１１に実装されたデバイスチップを覆い、パッケージ基板１１に接合する。
【００５３】
次に、図８Ｄに示すように、パッケージ基板１１をデュープレクサ毎にダイシングして個片化する。これにより、デュープレクサが完成する。
【００５４】
以上のように第１の製造方法によれば、半田で壁部を形成する際に、半田に対する濡れ性がよい材料（本例ではＡｕワイヤ１５）を送信フィルタチップ１３と受信フィルタチップ１２及び整合回路チップ１４との間に配置することにより、溶融した半田をデバイスチップ間に導くことができるので、壁部を形成することができる。
【００５５】
なお、本製造方法においては、半田に対する濡れ性を補う手段としてＡｕワイヤを用いたが、半田に対する濡れ性が良い材料であればＡｕに限らない。
【００５６】
また、本製造方法においては、複数のデュープレクサに対して一本のＡｕワイヤを配置する方法としたが、一つのデュープレクサに対して一本のＡｕワイヤを配置してもよい。
【００５７】
また、本製造方法においては、蓋体５、壁部６を半田で形成したが、本実施の形態における効果を得ることができれば半田以外の金属で形成することができる。
【００５８】
また、本製造方法においては、パッケージ基板１１をセラミック基板で実現したが、これには限らない。パッケージ基板１１は、樹脂プリント基板などで実現することができる。
【００５９】
〔２−２．第２の製造方法〕
図９Ａ〜図９Ｄは、本実施の形態の電子部品の一例であるデュープレクサの第２の製造方法を示す。図９Ａ〜図９Ｄに示す製造方法は、蓋体が半田で形成されているデュープレクサの製造方法である。図９Ａ〜図９Ｄにおける（ａ）はデュープレクサの平面図を示し、（ｂ）は（ａ）におけるＷ−Ｗ部の断面図を示す。図９Ａ〜図９Ｄにおいて、図８Ａ〜図８Ｄに示すデュープレクサと同様の構成要素については同一符号を付与した。
【００６０】
まず、図９Ａに示すように、多面取りが可能なセラミックで形成されたパッケージ基板１１に、デバイスチップを実装する。実装するデバイスチップは、本例では受信フィルタチップ１２、送信フィルタチップ１３、および整合回路チップ１４とした。各デバイスチップは、Ａｕバンプ１８を介して、パッケージ基板１１上の配線パターンに電気的に接合されている。また、デバイスチップの基板は、ニオブ酸リチウム（ＬｉＮｂＯ3）、タンタル酸リチウム（ＬｉＴａＯ3）を用いることができる。
【００６１】
次に、図９Ｂに示すように、パッケージ基板１１に実装されたデバイスチップの裏面側を、液槽２０内の液体２１に浸漬させる。本実施の形態では、液槽２０内に、デバイスチップの裏面（Ａｕバンプ１８に接合されている面の裏面で、例えば図９Ｂに示す面１２ａ及び１３ａ）の半田に対する濡れ性を改善する液体２１を充填している。液体２１は、例えば無電解用の錫めっき液を用いることが好ましい。無電解用のめっき液は、一般に導電性の微粒子をワーク表面に付着させることで、めっきが可能となる液体である。デバイスチップの裏面および側面（裏面に隣接する面で、例えば図９Ｂに示す面１２ｂ及び１３ｂ）は、一般に粗面化されていることから、導電性微粒子が付着しやすい。
【００６２】
次に、図９Ｃに示すように、あらかじめ半田めっきが施された金属シート（以下、半田フィルムと称する）１７を、デバイスチップが実装されたパッケージ基板１１の上に載せる。次に、半田フィルム１７を上から加熱溶融しかつ加圧することで半田封止を行う。半田フィルム１７を溶融する際、溶融した半田はデバイスチップの裏面および側面における導電性微粒子が付着している領域まで濡れる。したがって、図９Ｂに示す工程において液体２１へデバイスチップを浸漬する際は、液体２１の液面とパッケージ基板１１の表面との間隙Ｇ４が、予め計算により求めた寸法となるように液体２１への浸漬量を設定する。間隙Ｇ４は、前述の式１に示す寸法Ｇの範囲内に収まる寸法とすることが好ましい。これにより、図９Ｃに示す工程において、デバイスチップにおける所望の高さまで半田を付着させることができる。
【００６３】
溶融した半田は、冷却することで固化し、半田封止が完成する。これにより、図９Ｂに示す工程において導電性微粒子を付着した領域まで、金属（半田）の壁部１７ａを形成することができる。また、半田は、パッケージ基板１１に実装されたデバイスチップを覆い、パッケージ基板１１に接合する。
【００６４】
次に、図９Ｄに示すように、パッケージ基板１１を各デュープレクサ毎にダイシングして個片化する。これにより、デュープレクサが完成する。
【００６５】
以上のように第２の製造方法においては、半田で壁部１７ａを形成する前に、デバイスチップを、半田の濡れ性を改善する液体２１内へ浸漬させているため、デバイスチップに対する半田の濡れ性を改善することができ、高精度に壁部１７ａを形成することができる。
【００６６】
また、溶融半田の濡れ性を改善するために、デバイスチップを液体２１内へ浸漬させているだけであるため、プロセスが簡便になるという利点がある。
【００６７】
また、本製造方法においては、蓋体５、壁部６を半田で形成したが、本実施の形態における効果を得ることができれば半田以外の金属で形成することができる。
【００６８】
また、本製造方法においては、パッケージ基板１１をセラミック基板で実現したが、これには限らない。パッケージ基板１１は、樹脂プリント基板などで実現することができる。
【００６９】
〔２−３．第３の製造方法〕
図１０Ａ〜図１０Ｄは、本実施の形態の電子部品の一例であるデュープレクサの第３の製造方法を示す。図１０Ａ〜図１０Ｄに示す製造方法は、蓋体がシリコンで形成されたデュープレクサの製造方法である。図１０Ａ〜図１０Ｂにおける（ａ）はデュープレクサまたは蓋体の平面図を示す。図１０Ａ（ｂ）は、図１０Ａ（ａ）におけるＷ−Ｗ部の断面図を示す。図１０Ｂ（ｂ）は、図１０Ｂ（ａ）におけるＸ−Ｘ部の断面図を示す。図１０Ｃおよび図１０Ｄは、デュープレクサの断面図を示す。図１０Ａ〜図１０Ｄにおいて、図８Ａ〜図８Ｄに示すデュープレクサと同様の構成要素については同一符号を付与した。
【００７０】
まず、図１０Ａに示すように、多面取りが可能なセラミックで形成されたパッケージ基板１１に、デバイスチップを実装する。パッケージ基板１１に実装するデバイスチップは、本例では受信フィルタチップ１２、送信フィルタチップ１３、および整合回路チップ１４とした。各デバイスチップは、Ａｕバンプ１８を介して、パッケージ基板１１上の配線パターンに電気的に接合されている。
【００７１】
一方、図１０Ｂに示すように、蓋体１９を作製する。具体的には、ウェットエッチング、ドライエッチング、サンドブラストなどの化学あるいは物理エッチング処理を行い、シリコン基板に凹部１９ａ，１９ｂ，１９ｃ、壁部１９ｄを形成する。凹部１９ａは、少なくとも受信フィルタチップ１２を収容可能な内寸を有するように形成する。凹部１９ｂは、少なくとも送信フィルタチップ１３を収容可能な内寸を有するように形成する。凹部１９ｃは、少なくとも整合回路チップ１４を収容可能な内寸を有するように形成する。壁部１９ｄは、蓋体１９全体の厚さ寸法との差寸法Ｇ５が、予め計算により求めた寸法となるように形成する。寸法Ｇ５は、前述の式１に示す寸法Ｇの範囲内に収まる寸法とすることが好ましい。また、壁部１９ｄの幅寸法Ｇ６は、少なくとも送信フィルタチップ１３と受信フィルタチップ１２及び整合回路チップ１４との間隙Ｇ７（図１０Ａ参照）よりも小さい寸法になるように形成する。なお、蓋体１９に凹凸を形成する方法としては、ＭＥＭＳ（Micro Electro Mechanical Systems）などのデバイス形成に使われる一般的なシリコンの加工方法を利用できる。また、蓋体１９の材料として、高抵抗のシリコンを使用した場合は、蓋体１９における凹凸を形成する面に、蒸着などの方法で導電層を形成することが好ましい。
【００７２】
次に、蓋体９におけるパッケージ基板１１と接する部分に、導電性の接着層２２を形成する。接着層２２は、例えば半田ペーストを塗布焼成することで形成することができる。
【００７３】
次に、図１０Ｃに示すように、パッケージ基板１１と蓋体１９とを当接させて加熱する。この時、蓋体１９に形成された凹部１９ａに受信フィルタチップ１２が収容し、凹部１９ｂに送信フィルタチップ１３が収容し、凹部１９ｃ（図１０Ｂ参照）に整合回路チップ１４（図１０Ａ参照）が収容するように、蓋体１９をパッケージ基板１１に当接させる。加熱処理を行うことにより、接着層２２が溶融し、パッケージ基板１１と蓋体１９とを接着させることができる。
【００７４】
次に、図１０Ｄに示すように、パッケージ基板１１を各デュープレクサ毎にダイシングして個片化する。これにより、デュープレクサが完成する。壁部１９ｄは、図１０Ｂ（ｂ）に示すように蓋体１９に対して寸法Ｇ５の差寸法を有するように形成されているため、図１０Ｄに示すようにパッケージ基板１１に接合した状態でパッケージ基板１１との間に寸法Ｇ５の間隙が形成される。
【００７５】
本製造方法によれば、シリコンの加工技術を使えるので、寸法精度が優れた蓋体１９を形成することができる。したがって、壁部１９ｄの寸法精度を向上させることができる。
【００７６】
〔３．通信モジュールの構成〕
図１１は、本実施の形態にかかる電子部品の構造を有するデュープレクサを備えた通信モジュールの一例を示す。図１１に示すように、デュープレクサ６２は、受信フィルタ６２ａと送信フィルタ６２ｂとを備えている。また、受信フィルタ６２ａには、例えばバランス出力に対応した受信端子６３ａ及び６３ｂが接続されている。また、送信フィルタ６２ｂは、パワーアンプ６４を介して送信端子６５に接続している。ここで、デュープレクサ６２には、本実施の形態にかかる電子部品の構造を有するデュープレクサで実現することができる。
【００７７】
受信動作を行う際、受信フィルタ６２ａは、アンテナ端子６１を介して入力される受信信号のうち、所定の周波数帯域の信号のみを通過させ、受信端子６３ａ及び６３ｂから外部へ出力する。また、送信動作を行う際、送信フィルタ６２ｂは、送信端子６５から入力されてパワーアンプ６４で増幅された送信信号のうち、所定の周波数帯域の信号のみを通過させ、アンテナ端子６１から外部へ出力する。
【００７８】
以上のように本実施の形態にかかる電子部品の構造を有するデュープレクサを、通信モジュールに備えることで、アイソレーション特性を改善した通信モジュールを実現することができる。
【００７９】
なお、図１１に示す通信モジュールの構成は一例であり、他の形態の通信モジュールに本発明の電子部品を搭載しても、同様の効果が得られる。
【００８０】
〔４．通信装置の構成〕
図１２は、本実施の形態にかかる電子部品の構造を有するデュープレクサ、または前述の通信モジュールを備えた通信装置の一例として、携帯電話端末のＲＦブロックを示す。また、図１２に示す構成は、ＧＳＭ（Global System for Mobile Communications）通信方式及びＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）通信方式に対応した携帯電話端末の構成を示す。また、本実施の形態におけるＧＳＭ通信方式は、８５０ＭＨｚ帯、９５０ＭＨｚ帯、１．８ＧＨｚ帯、１．９ＧＨｚ帯に対応している。また、携帯電話端末は、図１２に示す構成以外にマイクロホン、スピーカー、液晶ディスプレイなどを備えているが、本実施の形態における説明では不要であるため図示を省略した。ここで、デュープレクサ７３は、本実施の形態にかかる電子部品の構造を有するデュープレクサで実現することができる。
【００８１】
まず、アンテナ７１を介して入力される受信信号は、その通信方式がＷ−ＣＤＭＡかＧＳＭかによってアンテナスイッチ回路７２で、動作の対象とするＬＳＩを選択する。入力される受信信号がＷ−ＣＤＭＡ通信方式に対応している場合は、受信信号をデュープレクサ７３に出力するように切り換える。デュープレクサ７３に入力される受信信号は、受信フィルタ７３ａで所定の周波数帯域に制限されて、バランス型の受信信号がＬＮＡ７４に出力される。ＬＮＡ７４は、入力される受信信号を増幅し、ＬＳＩ７６に出力する。ＬＳＩ７６では、入力される受信信号に基づいて音声信号への復調処理を行ったり、携帯電話端末内の各部を動作制御したりする。
【００８２】
一方、信号を送信する場合は、ＬＳＩ７６は送信信号を生成する。生成された送信信号は、パワーアンプ７５で増幅されて送信フィルタ７３ｂに入力される。送信フィルタ７３ｂは、入力される送信信号のうち所定の周波数帯域の信号のみを通過させる。送信フィルタ７３ｂから出力される送信信号は、アンテナスイッチ回路７２を介してアンテナ７１から外部に出力される。
【００８３】
また、入力される受信信号がＧＳＭ通信方式に対応した信号である場合は、アンテナスイッチ回路７２は、周波数帯域に応じて受信フィルタ７７〜８０のうちいずれか一つを選択し、受信信号を出力する。受信フィルタ７７〜８０のうちいずれか一つで帯域制限された受信信号は、ＬＳＩ８３に入力される。ＬＳＩ８３は、入力される受信信号に基づいて音声信号への復調処理を行ったり、携帯電話端末内の各部を動作制御したりする。一方、信号を送信する場合は、ＬＳＩ８３は送信信号を生成する。生成された送信信号は、パワーアンプ８１または８２で増幅されて、アンテナスイッチ回路７２を介してアンテナ７１から外部に出力される。
【００８４】
本実施の形態にかかる電子部品の構造を有するデュープレクサ、またはそのようなデュープレクサを備えた通信モジュールを通信装置に備えることで、アイソレーション特性を改善した通信装置を実現することができる。
【００８５】
〔５．実施の形態の効果、他〕
本実施の形態にかかる電子部品によれば、送信フィルタと受信フィルタとの間に壁部を形成したことにより、送信フィルタ側から受信フィルタ側への電磁波の漏洩を低減することができ、アイソレーション特性を改善することができる。
【００８６】
また、本実施の形態にかかる電子部品によれば、パッケージ基板の配線レイアウトを変更することなく、アイソレーション特性を改善することができる。一般的に、送信フィルタと受信フィルタとの間のアイソレーション特性を改善するためには、送信フィルタチップと受信フィルタチップとの間にグランドパターンを形成すればよい。しかし、パッケージ基板として用いられるセラミック基板は、予め配線パターンが焼成されているため、容易に配線パターンのレイアウトを変更することができず、送信フィルタチップと受信フィルタチップとの間にグランドパターンを新たに追加することが困難である。そこで本実施の形態のように、送信フィルタチップと受信フィルタチップとの間に壁部を配置し、なおかつ壁部をパッケージ基板から離間させて配置したことにより、パッケージ基板上にグランドパターンを新たに追加する必要がない。よって、パッケージ基板の配線レイアウトを変更することなく、アイソレーション特性を改善することができる。
【産業上の利用可能性】
【００８７】
本発明の電子部品は、各種電子機器のフィルタ素子や発振子などに用いることができる弾性表面波デバイスなどの電子部品に有用である。また、そのような電子部品の製造方法に有用である。
【符号の説明】
【００８８】
１  パッケージ基板
２  受信フィルタチップ
３  送信フィルタチップ
４  整合回路チップ
５  蓋体
６  壁部
【図１】
2010177559.tif 000003
【図２】
2010177559.tif 000004
【図３】
2010177559.tif 000005
【図４】
2010177559.tif 000006
【図５Ａ】
2010177559.tif 000007
【図５Ｂ】
2010177559.tif 000008
【図６Ａ】
2010177559.tif 000009
【図６Ｂ】
2010177559.tif 000010
【図７Ａ】
2010177559.tif 000011
【図７Ｂ】
2010177559.tif 000012
【図８Ａ】
2010177559.tif 000013
【図８Ｂ】
2010177559.tif 000014
【図８Ｃ】
2010177559.tif 000015
【図８Ｄ】
2010177559.tif 000016
【図９Ａ】
2010177559.tif 000017
【図９Ｂ】
2010177559.tif 000018
【図９Ｃ】
2010177559.tif 000019
【図９Ｄ】
2010177559.tif 000020
【図１０Ａ】
2010177559.tif 000021
【図１０Ｂ】
2010177559.tif 000022
【図１０Ｃ】
2010177559.tif 000023
【図１０Ｄ】
2010177559.tif 000024
【図１１】
2010177559.tif 000025
【図１２】
2010177559.tif 000026