(57)【要約】【課題】装置の小型化、内部抵抗の一層の低抵抗化、低コストでの製造、製造効率の向上といった効果を維持しつつ、さらに高い絶縁性能を持ち、かつ高強度な半導体装置及びこの半導体装置の製造方法を提供する。【解決手段】第１の面Ｓ１にソース電極Ｓとゲート電極Ｇとが設けられ、第２の面Ｓ２にドレイン電極Ｄが設けられた基板２と、第１の面Ｓ１に設けられるソース電極Ｓと接続される第１の配線層３と、第１の面Ｓ１に設けられ、ドレイン電極Ｄと接続される第２の配線層４と、第１の配線層３上、第２の配線層４上にそれぞれ設けられる銅ポスト５と、第２の面Ｓ２に設けられるドレイン電極Ｄと接続される第３の配線層６と、基板２を貫通し、第２の配線層４と第３の配線層６とを導通させる貫通孔７と、銅ポスト５の第１の対向面と第２の対向面のみが露出し、第１の配線層３、第２の配線層４、第３の配線層６及び基板２を封止する外囲器９とを備える。【選択図】図１
2010225951.tif 000002
【特許請求の範囲】
【請求項１】
第１の面にソース電極とゲート電極とが設けられ、前記第１の面に対向する第２の面にドレイン電極が設けられた基板と、
前記第１の面に設けられ、前記ソース電極と接続される第１の配線層と、
前記第１の面に設けられ、前記ドレイン電極と接続される第２の配線層と、
前記第１の配線層上、前記第２の配線層上にそれぞれ設けられる銅ポストと、
前記第２の面に設けられ、前記ドレイン電極と接続される第３の配線層と、
前記基板において前記第１の面と前記第２の面とを貫通し、前記第２の配線層と前記第３の配線層との間を導通させる貫通孔と、
前記銅ポストの前記第１の配線層と接続される面に対向する面及び前記銅ポストの前記第２の配線層と接続される面に対向する面のみが露出し、前記銅ポストの周囲、前記第１の配線層、前記第２の配線層、前記第３の配線層及び前記基板を封止する外囲器と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第１の配線層に設けられる前記銅ポストには、前記ソース電極の外部電極が、前記第２の配線層に設けられる前記銅ポストには、前記ドレイン電極の外部電極が、それぞれ接続されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
基板となるウェハの第１の面にソース電極とゲート電極を設ける工程と、
前記第１の面から前記第１の面に対向する第２の面に向かって孔を形成し、前記孔にめっきを施す工程と、  
前記第２の面を研削して、前記孔が前記第２の面に露出し前記第１の面と前記第２の面との間に貫通する貫通孔を形成する工程と、
前記第２の面に形成されるドレイン電極と接続される第３の配線層を設ける工程と、
前記第１の面における前記ソース電極の一部領域、前記貫通孔の開口領域が露出するように絶縁膜を設ける工程と、
前記ソース電極の一部領域に第１の配線層を形成し、前記貫通孔の開口領域に第２の配線層を形成する工程と、
前記第１の配線層上、前記第２の配線層上にそれぞれ銅ポストを形成する工程と、
前記第２の面にダイシングフィルムに貼付し、前記ウェハを切断して個々の前記基板へと個片化する工程と、
前記ダイシングフィルムを引き延ばして個片化された前記基板間に間隔を設ける工程と、
前記銅ポストの前記第１の配線層と接続される面に対向する面のみを露出させるように、前記第１の面上から前記基板を封止する工程と、
前記第２の面を封止する工程と、
封止された前記基板を切断して個々の半導体装置へと個片化する工程と、
を備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の一例として、電流のスイッチングや増幅に使用されるＦＥＴを含むトランジスタパッケージを挙げることができる。このトランジスタパッケージにおいて、半導体素子の表面にはソース電極とゲート電極が設けられ、裏面と側面にはドレイン電極が設けられる構成を採用するものがある。このトランジスタパッケージでは、ソース電極とリードフレームのリード電極とが金（Ａｕ）やアルミニウム（Ａｌ）等の導電性を有する金属から形成された複数本のワイヤによって電気的に接続されている。
【０００３】
近年の半導体市場では、高速に動作し高い処理能力を有しつつ、動作中の消費電力は低い半導体装置が求められている。例えば携帯電話やノートパソコン等に使用される場合等はバッテリー駆動されることが多いが、その内部に使用される電子部品の抵抗値が高いと消費電力が多くなりバッテリーの駆動時間が短くなる。このような相反する２つの課題を克服するために、半導体装置の回路の微細化が進められるとともに、供給された電力を半導体装置全体で効率よく利用するために、内部抵抗（ＯＮ抵抗）の低抵抗化が進められている。また、機器への搭載を考慮すると、半導体装置の小型化が一層求められている。
【０００４】
このような要求を解決するための１つの方法として、特許文献１には以下の半導体装置が開示されている。すなわち、トランジスタを構成する複数の電極の少なくとも１つと電気的に接続する少なくとも１つの第１電極を半導体チップの表面側に備え、複数の電極の内の他の１つと電気的に接続する第２電極を半導体チップの裏面側に備えてなる半導体装置であって、半導体チップの表面側から裏面側に貫通する貫通孔を有し、半導体チップ表面側に一部が露出し、この貫通孔を介して第２電極と電気的に接続する貫通電極を備えてなる半導体装置である。
【０００５】
このような半導体装置によれば、ドレイン領域の抵抗の増加を最小限に抑え、フリップチップパッケージが可能な半導体装置を提供することができる、とされる。また、この半導体装置は、ウェハ状態で一括して製造され、個片化される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１５０１７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した半導体装置が採用する構造では、半導体装置の側面にウェハを個片化した際に基板材料であるシリコンが露出することになる。シリコンが露出することにより、半導体装置の製品強度や絶縁性は低くなる。また、この構造では半導体装置の裏面と側面がドレイン電極となるため、他の実装機器との関係でこの半導体装置が実装される基板を設計する際に制約が生じることになる。
【０００８】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、装置の小型化、内部抵抗の一層の低抵抗化、低コストでの製造、製造効率の向上といった効果を維持しつつ、さらに高い絶縁性能を持ち、かつ高強度な半導体装置及びこの半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の実施の形態に係る第１の特徴は、半導体装置において、第１の面にソース電極とゲート電極とが設けられ、第１の面に対向する第２の面にドレイン電極が設けられた基板と、第１の面に設けられ、ソース電極と接続される第１の配線層と、第１の面に設けられ、ドレイン電極と接続される第２の配線層と、第１の配線層上、第２の配線層上にそれぞれ設けられる銅ポストと、第２の面に設けられ、ドレイン電極と接続される第３の配線層と、基板において第１の面と第２の面とを貫通し、第２の配線層と第３の配線層との間を導通させる貫通孔と、銅ポストの第１の配線層と接続される面に対向する面及び銅ポストの第２の配線層と接続される面に対向する面のみが露出し、銅ポストの周囲、第１の配線層、第２の配線層、第３の配線層及び基板を封止する外囲器とを備える。
【００１０】
本発明の実施の形態に係る第２の特徴は、半導体装置の製造方法において、基板となるウェハの第１の面にソース電極とゲート電極を設ける工程と、第１の面から第１の面に対向する第２の面に向かって孔を形成し、孔にめっきを施す工程と、第２の面を研削して、孔が第２の面に露出し第１の面と第２の面との間に貫通する貫通孔を形成する工程と、第２の面に形成されるドレイン電極と接続される第３の配線層を設ける工程と、第１の面におけるソース電極の一部領域、貫通孔の開口領域が露出するように絶縁膜を設ける工程と、ソース電極の一部領域に第１の配線層を形成し、貫通孔の開口領域に第２の配線層を形成する工程と、第１の配線層上、第２の配線層上にそれぞれ銅ポストを形成する工程と、第２の面にダイシングフィルムに貼付し、ウェハを切断して個々の基板へと個片化する工程と、ダイシングフィルムを引き延ばして個片化された基板間に間隔を設ける工程と、銅ポストの第１の配線層と接続される面に対向する面のみを露出させるように、第１の面上から基板を封止する工程と、第２の面を封止する工程と、封止された基板を切断して個々の半導体装置へと個片化する工程とを備える。
【発明の効果】
【００１１】
本発明によれば、装置の小型化、内部抵抗の一層の低抵抗化、低コストでの製造、製造効率の向上といった効果を維持しつつ、さらに高い絶縁性能を持ち、かつ高強度な半導体装置及びこの半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る半導体装置を示す断面図である。
【図２】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの平面図である。
【図３】図２に示す半導体装置をＡ−Ａ線で切断して示し、本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図５】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図９】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【図１１】本発明の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
図１は、本発明の実施の形態に係る半導体装置を示す断面図である。図１に示すように、本発明の実施の形態に係る半導体装置１は、互いに対向する第１の面Ｓ１と第２の面Ｓ２とを持つ基板２を備える。このうち第１の面Ｓ１にはソース電極Ｓと図１では図示されていないゲート電極Ｇとが設けられ、第２の面Ｓ２にドレイン電極Ｄが設けられている。第１の面Ｓ１には、ソース電極Ｓと接続される第１の配線層３と、ドレイン電極Ｄと接続される第２の配線層４とが形成されている。また、第１の配線層３と第２の配線層４にはそれぞれ銅ポスト５が接続される。
【００１５】
一方、第２の面Ｓ２には、ドレイン電極Ｄと接続される第３の配線層６が形成される。上述したように、基板２においては第１の面Ｓ１と第２の面Ｓ２とが互いに対向しているが、これら第１の面Ｓ１と第２の面とを貫通するように貫通孔７が形成されている。この貫通孔７は、後述するように銅（Ｃｕ）によって孔埋め処理が施されているため、第２の配線層４と第３の配線層６との間を導通させることを可能としている。
【００１６】
従って、第２の配線層４は貫通孔７の第１の面Ｓ１側の開口領域を塞ぐように配置されるとともに、第１の面Ｓ１に設けられているソース電極Ｓ短絡しないように、ソース電極Ｓ上に形成された絶縁膜８上に配置される。
【００１７】
そして上述した基板２、第１の配線層３、第２の配線層４、第３の配線層６及び銅ポスト５の周囲は、外囲器９によって封止される。但し、銅ポスト５のうち第１の配線層３と接続される面に対向する面（以下、この面を適宜「第１の対向面」という）及び銅ポスト５の第２の配線層４と接続される面に対向する面（以下、この面を適宜「第２の対向面」という）のみが外囲器９と面一になり、いわば外囲器９から露出した状態にある。これは、第１の配線層３と接続される銅ポスト５の第１の対向面には、ソース電極Ｓの外部電極１０が接続されるからである。また、第２の配線層４と接続される銅ポスト５の第２の対向面には、ドレイン電極Ｄの外部電極１１が接続されるからである。
【００１８】
ソース電極Ｓの外部電極１０、ドレイン電極Ｄの外部電極１１は、半導体装置１をフリップチップ方式にて基板に実装するために用いられる。これらソース電極Ｓの外部電極１０、ドレイン電極Ｄの外部電極１１は、例えば、はんだにてボール状に形成される。
【００１９】
このように構成される半導体装置１は、ゲート電極Ｇに電圧が印加されることにより、ドレイン電極Ｄの外部電極１１から銅ポスト５、第２の配線層４、貫通孔７、ドレイン電極Ｄ（第３の配線層６）、基板２、ソース電極Ｓ、第１の配線層３、銅ポスト５、ソース電極Ｓの外部電極１０という経路でドレイン電極Ｄからソース電極Ｓへと電流が流れる。
【００２０】
次に、半導体装置１の製造方法について、図２ないし図１１を利用しつつ説明を行う。半導体装置１は、シリコンウェハＷ上において一括して製造された後、個片化されることによって製造される。
【００２１】
図２は、シリコンウェハＷ上に形成される半導体装置１の製造工程において、最初の状態を示す平面図である。シリコンウェハＷ上には複数の半導体装置１が同時に製造されるが、ここでは説明の便宜上、隣り合う３つの半導体装置１のみを図面上で表わす。
【００２２】
図２に示すように、シリコンウェハＷ上の第１の面Ｓ１にソース電極Ｓとゲート電極Ｇとが形成されている。このシリコンウェハＷが半導体装置１の基板２となる。従って、基板２はシリコンからなる。また、シリコンウェハＷ上のゲート電極Ｇがソース電極Ｓを挟んで対向する領域、すなわち第１の面Ｓ１上においてソース電極Ｓとゲート電極Ｇとが形成されていない領域には、ソース電極Ｓの一辺に沿って製造工程の中で貫通孔７となる孔７ａが形成されている。なお、図２においてソース電極Ｓとゲート電極Ｇ、孔７ａが含まれる破線で示された領域が１つの半導体装置１を構成する。
【００２３】
孔７ａの形成に当たっては、例えば、ドライエッチングが好適に用いられるが、その他レーザ、ドリル、ハーフダイシング等により形成されても良い。また、図２において第１の面Ｓ１に表わされている孔７ａの形状は円形であるが、多角形であっても構わない。さらに孔７ａの形成個数や大きさは、半導体装置１の性能に合わせて任意に設定することができる。なお、半導体装置１の性能によっては、孔７ａの表面に絶縁層を設ける必要がある。その際には、プラズマＣＶＤ装置により、例えば、ＳｉＯ２膜を形成する。
【００２４】
図３ないし図１１に示される半導体装置の製造方法を説明するワークの断面図は、図２に示す半導体装置１をＡ−Ａ線で切断して示されるものである。図３は、図２に示すワークの状態を示す断面図である。図３に示されるように、孔７ａは、この時点ではまだ貫通孔７とはなっていない。形成される孔７ａの深さは、図１に示される半導体装置１における基板２の厚みを考慮して決定される。具体的には、孔７ａが形成される製造工程（図２、図３で示される製造工程）においては、孔７ａの深さは、図１に示される半導体装置１における基板２の厚みよりも深くなるように形成される。
【００２５】
形成された孔７ａに対しては、例えばスパッタによりチタン（Ｔｉ）と銅（Ｃｕ）をシード層として形成した後に、例えば、Ｃｕダマシン法を用いて孔埋めが行われる。なお、この孔埋めに使用される導電性部材は、例えば銅（Ｃｕ）を挙げることができる。また、孔７ａにおける導電性を確保できるように導電性部材を埋めることができるのであれば、孔埋めの方法については、例えば銅（Ｃｕ）ペーストを埋めるといった方法も採用することができる。
【００２６】
次に図４に示すように、基板２の第１の面Ｓ１に対向する面を研削する。研削する厚みは、必要とされる基板２の厚みによって設定される。図３を用いて説明したように、孔７ａは、必要とされる基板２の厚みよりも深く形成されているので、必要とされる厚みまで基板２の第２の面Ｓ２を研削することにより第２の面Ｓ２にも孔７ａの開口部が生ずることになる。従って研削されることにより、第２の面Ｓ２が形成されるとともに、第１の面Ｓ１と第２の面Ｓ２との間に貫通孔７が形成される。
【００２７】
ドレイン電極が形成されている第２の面Ｓ２に、例えばスパッタによりチタン（Ｔｉ）と銅（Ｃｕ）をシード層として形成した後に、例えば電解めっき法を用いて第２の面Ｓ２に第３の配線層６を形成する（図５参照）。なお、第３の配線層６の他、上述した第１の配線層３、第２の配線層４は導電性にすぐれ、形成も容易な例えば、銅（Ｃｕ）が好適に用いられる。
【００２８】
その後、図６に示すように第１の面Ｓ１上のソース電極Ｓの一部領域と貫通孔７の開口領域が露出するように絶縁膜８を設ける。換言すれば、第１の面Ｓ１に形成される第２の配線層４がソース電極Ｓとの間で短絡しないように絶縁膜８が設けられる。上述したように、第２の配線層４は基板２の第２の面Ｓ２に形成されたドレイン電極Ｄと貫通孔７を介して接続されるからである。
【００２９】
次に図７に示すように、第１の面Ｓ１に第１の配線層３と第２の配線層４とを形成する。第１の配線層３はソース電極Ｓ上に、第２の配線層４は、貫通孔７の第１の面Ｓ１における開口領域を覆う位置に形成される。また、第２の配線層４上には、後述するように貫通孔７の第１の面Ｓ１における開口領域よりも広い面積を持つ銅ポスト５が形成されることから、いわば土台となるべく第１の面Ｓ１上においてある面積が必要とされる。そのため、第２の配線層４は、貫通孔７の開口領域を覆う領域だけではなく絶縁膜８上の一部にも形成される。
【００３０】
第１の配線層３、第２の配線層４は、図示しないレジスト塗布、露光・現像、銅（Ｃｕ）の電解めっき法を利用してのめっき処理、レジスト剥離、銅（Ｃｕ）のエッチング、樹脂印刷、研削といった工程を経ることによって形成される。
【００３１】
図８は、第１の配線層３、第２の配線層４のそれぞれに銅ポスト５が形成された状態を示している。銅ポスト５は、上述したように半導体装置１をフリップチップ方式で実装基板に実装するためのソース電極Ｓの外部電極１０、ドレイン電極Ｄの外部電極１１と接続するために用いられる。銅ポスト５は、図示しないシード層形成、レジスト塗布、露光・現像、銅（Ｃｕ）の電解めっき法を利用してのめっき処理、レジスト剥離、という工程を経て形成される。
【００３２】
なお、銅ポスト５が形成される際の、第１の配線層３、第２の配線層４からの高さＨは、基板２に対する温度の影響を関して決定される。すなわち、半導体装置１として完成した後には温度サイクル試験をはじめ、熱の影響に晒される場合がある。この場合に、半導体装置１に加えられた熱によって外囲器９内に封止されている基板２にその熱の影響が及ばないように高さＨが決められる。
【００３３】
この状態でウェハＷの第２の面Ｓ２側（第３の配線層６）をダイシングフィルム１２に貼付し、図示しないダイサーを用いてウェハＷを切断して個々の基板２へと個片化する。さらにダイシングフィルム１２を伸張させ、隣接する基板２の間の間隔を広げる（図９参照）。そして、このダイシングフィルム１２を伸張させることによって設けられた隣接する基板２の間には第１の面Ｓ１上から樹脂９ａを用いて封止する。この樹脂が硬化することによって外囲器９になる。なお、外囲器９の材料として用いられる樹脂は、例えば、絶縁性、強度、気密性に優れるエポキシ樹脂を挙げることができる。
【００３４】
但し、この状態では封止材９ａは、ダイシングフィルム１２上の基板２の全て、すなわち、銅ポスト５をも封止してしまう。これでは、銅ポスト５にソース電極Ｓの外部電極１０とドレイン電極Ｄの外部電極１１を接続させることはできない。従って、封止を行った後、銅ポスト５のうち第１の対向面、或いは第２の対向面が封止材９ａと面一になるように封止材９ａの研削が行われる。図１０は研削が終わり、封止材９ａ（外囲器９）と第１の対向面、第２の対向面とが面一になり、外囲器９から第１の対向面、第２の対向面が露出した状態を表わした図である。
【００３５】
この状態では、第３の配線層６の領域には封止材が設けられていないので、第１の面Ｓ１側が封止された基板２を反転させ、研削により封止材と面一となり銅ポスト５が現われている第１の対向面、第２の対向面に新たなダイシングフィルム１３を貼付する。そしてさらに第３の配線層６上にも封止材９ｂを形成する（図１１参照）。これにより、基板２の周囲を封止材が覆う外囲器９が形成される。
【００３６】
その上で、隣接する基板２の間を例えば、ダイサーを用いて個片化し、外囲器９によって覆われていない銅ポスト５上に、第１の配線層３上にはソース電極Ｓの外部電極１０を、第２の配線層４上にはドレイン電極Ｄの外部電極１１をそれぞれ形成することにより、図１に示す半導体装置１が製造される。
【００３７】
以上説明した製造方法を採用することによって、装置の小型化、内部抵抗の一層の低抵抗化、低コストでの製造、製造効率の向上といった効果を維持しつつ、さらに高い絶縁性能を持ち、かつ高強度な半導体装置及びこの半導体装置の製造方法を提供することができる。
【００３８】
すなわち、出願人が確認したところによれば、半導体装置の大きさはこれまでの半導体装置に比べて面積で約１／２、体積で約１／３、内部抵抗については約１／７となることがわかった。また、ウェハの状態で一括して製造することができるため、製造コストの低減、製造効率の向上を図ることができる。そして、基板の周囲が樹脂封止されることによって、高い絶縁性能と強度を備える半導体装置を提供することができる。
【００３９】
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。
【符号の説明】
【００４０】
１…半導体装置、２…基板、３…第１の配線層、４…第２の配線層、５…銅ポスト、６…第３の配線層、７…貫通孔、８…絶縁膜、９…外囲器、１０…ソース電極の外部電極、１１…ドレイン電極の外部電極、１２、１３…ダイシングフィルム、Ｄ…ドレイン電極、Ｇ…ゲート電極、Ｓ…ソース電極、Ｓ１…第１の面、Ｓ２…第２の面、Ｗ…ウェハ。
【図１】
2010225951.tif 000003
【図２】
2010225951.tif 000004
【図３】
2010225951.tif 000005
【図４】
2010225951.tif 000006
【図５】
2010225951.tif 000007
【図６】
2010225951.tif 000008
【図７】
2010225951.tif 000009
【図８】
2010225951.tif 000010
【図９】
2010225951.tif 000011
【図１０】
2010225951.tif 000012
【図１１】
2010225951.tif 000013