(57)【要約】【課題】   ＶＤＰと表示ドライバとの組み合わせにおける汎用性を実現するとともに、遊技機システムの簡略化を図ることができる表示制御装置および遊技機を 提供する。【解決手段】   表示制御装置３０は、動画像の表示態様を選定する表示制御プロセッサ３１０と、選定された表示態様の画像データを生成するＶＤＰ３２０と、ゲートドライバ３５２およびデータドライバ３５３を駆動するタイミング信号の生成条件を定めた設定データを記憶するレジスタ部３２２を有し、該設定データに基づいたタイミング信号を生成するタイミング回路３２１とを備え、表示制御プロセッサ３１０は、レジスタ部３２２の設定データの書き換えを行うプロセッサである。【選択図】   図３
2010099512.tif 000002
【特許請求の範囲】
【請求項１】
画像データを画像表示部に画像として表示させる表示ドライバを備えた遊技機に搭載され、遊技の進行に応じた画像データを前記表示ドライバに供給する表示制御装置であって、
遊技の進行を制御する主制御装置からの指示に基づいて、前記画像表示部における動画像の表示態様を選定する表示制御プロセッサと、
前記選定された表示態様を前記画像表示部に表示するための画像データを、生成する画像表示プロセッサと、
前記表示ドライバを駆動するタイミング信号の生成条件を定めた設定データを記憶する設定レジスタを有し、該設定データに基づいたタイミング信号を生成するタイミング回路と  を備え、
前記表示制御プロセッサは、前記設定レジスタの設定データの書き換えを行うプロセッサである  表示制御装置。
【請求項２】
前記タイミング回路は、前記表示ドライバを駆動するタイミング信号を生成するとともに、前記画像表示プロセッサを駆動するタイミング信号を生成する回路である請求項１記載の表示制御装置。
【請求項３】
請求項１または２記載の表示制御装置であって、
第１の基準信号を発振する第１の発振器と、
前記第１の基準信号とは周波数の異なる第２の基準信号を発振する第２の発振器と  を備え、
前記タイミング回路は、前記第１の基準信号を用いて前記画像表示プロセッサを駆動するタイミング信号を生成し、前記第２の基準信号を用いて前記表示ドライバを駆動するタイミング信号を生成する回路である  表示制御装置。
【請求項４】
請求項１ないし３のいずれか記載の表示制御装置であって、
前記画像表示部は、液晶パネルであり、
前記表示ドライバは、ゲートドライバとデータドライバとから成る  表示制御装置。
【請求項５】
請求項１ないし４のいずれか記載の表示制御装置を用いた遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機の表示制御装置および遊技機に関するものである。
【背景技術】
【０００２】
パチンコ機やスロットマシンなどの遊技機には、遊技の興趣を高めるため、遊技の進行に応じて動画像を画像表示部に表示するものがある。これらの遊技機は、画像データを画像表示部に画像として表示させる表示ドライバと、遊技の進行に応じた画像データを表示ドライバに供給する表示制御装置とを 備える。この表示制御装置は、遊技の進行を制御する主制御装置からの指示に基づいて画像表示部における動画像の表示態様を選定する表示制御プロセッサと、選定された 表示態様を画像表示部に表示するための画像データを生成する画像表示プロセッサ（Video Display Processor、以下、ＶＤＰという）とを備える。
【０００３】
遊技機の表示制御装置において、ＶＤＰには、画像表示部の表示書き換え速度に対応する高速処理性能が求められるため、論理回路を組み合わせたハードウェアに基づいて処理を行うプロセッサが用いられている。一方、表示制御プロセッサには、ＶＤＰほどの高速処理性能の必要性よりも、表示態様選定処理の開発における自由度が求められるため、ソフトウェアに基づいて処理を行うプロセッサが用いられている。
【０００４】
ＶＤＰは、表示のための同期信号とともに、画像データを表示ドライバに次々に供給する。これらの同期信号と画像データとの供給を受けた表示ドライバは、画像を画像表示部に次々と表示させる。この連続した画像の表示によって、画像表示部には、動画像が表示される。
【０００５】
従来、ＶＤＰおよび表示ドライバは、これらの回路を駆動するタイミング回路を別々に搭載していた。ＶＤＰのタイミング回路は、搭載されるＶＤＰを駆動するための固有のタイミング信号を生成し、表示ドライバのタイミング回路は、搭載される表示ドライバを駆動するための固有のタイミング信号を生成していた。これによって、ＶＤＰと表示ドライバとの組み合わせにおける汎用性を実現していた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２８２４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
これらのタイミング回路は、共用可能な回路構成が多く、遊技機システム全体として冗長な回路構成となっていた。そこで、遊技機システムの簡略化のために、これらのタイミング回路を統合することが考えられる。
この統合の際には、発振器等を含むＶＤＰ側への統合が、開発などの面から有効である。しかしながら、ＶＤＰ側にタイミング回路を統合した場合には、表示ドライバとの組み合わせにおける汎用性が損なわれてしまうという問題があった。そのため、画像表示部の解像度の相違などによってタイミング信号の仕様が異なる表示ドライバを組み合わせる場合には、ＶＤＰ側のタイミング回路を開発・設計し直す必要があった。
【０００８】
本発明は、上記した問題点を解決するためになされたものであり、ＶＤＰと表示ドライバとの組み合わせにおける汎用性を実現するとともに、遊技機システムの簡略化を図ることができる表示制御装置および遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記した課題を解決するため、本発明の表示制御装置は、画像データを画像表示部に画像として表示させる表示ドライバを備えた遊技機に搭載され、遊技の進行に応じた画像データを前記表示ドライバに供給する表示制御装置であって、遊技の進行を制御する主制御装置からの指示に基づいて、前記画像表示部における動画像の表示態様を選定する表示制御プロセッサと、前記選定された表示態様を前記画像表示部に表示するための画像データを、生成する画像表示プロセッサと、前記表示ドライバを駆動するタイミング信号の生成条件を定めた設定データを記憶する設定レジスタを有し、該設定データに基づいたタイミング信号を生成するタイミング回路とを備え、前記表示制御プロセッサは、前記設定レジスタの設定データの書き換えを行うプロセッサであることを特徴とする。
【００１０】
かかる表示制御装置、および、この表示制御装置を用いた遊技機によれば、表示制御プロセッサが、設定レジスタの設定データを書き換えることによって、特定の表示ドライバだけではなく、種々の表示ドライバを駆動することができる。その結果、表示ドライバを駆動するタイミング回路を表示制御装置に設けたとしても、ＶＤＰと表示ドライバとの組み合わせにおける汎用性を実現することができる。したがって、ＶＤＰと表示ドライバとの組み合わせにおける汎用性を実現するとともに、遊技機システムの簡略化を図ることができる。また、書き込みを行う設定データを変更する場合には、タイミング回路を開発・設計し直すことなく、表示制御プロセッサのソフトウェアを変更することによって対応することができる。その結果、ハードウェアの開発・設計と比較して、表示ドライバを変更することによる開発工数の増加を抑制することができる。
【００１１】
上記の構成を有する本発明の表示制御装置、および、この表示制御装置を用いた遊技機は、以下の態様を採ることもできる。前記タイミング回路は、前記表示ドライバを駆動するタイミング信号を生成するとともに、前記画像表示プロセッサを駆動するタイミング信号を生成する回路であっても良い。よって、ＶＤＰと表示ドライバとの組み合わせにおける汎用性を実現するとともに、遊技機システムの簡略化を図ることができる。
【００１２】
また、本発明の表示制御装置は、第１の基準信号を発振する第１の発振器と、前記第１の基準信号とは周波数の異なる第２の基準信号を発振する第２の発振器とを備え、前記タイミング回路は、前記第１の基準信号を用いて前記画像表示プロセッサを駆動するタイミング信号を生成し、前記第２の基準信号を用いて前記表示ドライバを駆動するタイミング信号を生成する回路であっても良い。
【００１３】
かかる表示制御装置、および、この表示制御装置を用いた遊技機によれば、ＶＤＰと表示ドライバとに対して、それぞれ独立したクロック周波数に基づいたタイミング信号を生成することができる。その結果、一方の回路特性に応じてクロック周波数を微調整しても、他方のクロック周波数に影響を与えることが無く、それぞれの回路特性に適したクロック周波数を設定することができる。また、クロック信号をスペクトラム拡散することによって遊技機における電磁妨害（以下、ＥＭＩという）の低減を図る場合には、第１の発振器に対してのみスペクトラム拡散を行うことによって、スペクトラム拡散によってディスプレイの表示画質を低下させることなく、遊技機におけるＥＭＩの低減を図ることができる。
【００１４】
また、前記表示制御プロセッサは、起動する際には、前記設定レジスタの設定データの書き込みを行った後、前記表示態様の選定を開始するプロセッサであっても良い。かかる表示制御装置、および、この表示制御装置を用いた遊技機によれば、起動時における設定レジスタの設定が、異常な設定データであったとしても、表示態様の選定を開始する前に、設定レジスタに正常な設定データを書き込むことによって、遊技機の起動の際に異常な動画像が表示されることを防止することができる。
【００１５】
また、前記表示制御プロセッサは、定期的に前記設定レジスタの設定データの書き込みを行うプロセッサであっても良い。かかる表示制御装置、および、この表示制御装置を用いた遊技機によれば、ノイズなどの影響によって設定レジスタの設定データが誤書き込みされ、異常な動画像の表示となったとしても、定期的に正常な設定データを書き込むことによって、正常な動画像の表示を再開することができる。
【００１６】
また、前記画像表示部は、液晶パネルであり、前記表示ドライバは、ゲートドライバとデータドライバとから成るとしても良い。よって、遊技機において画像表示装置として広く利用されている液晶ディスプレイに対しても本発明の適用を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一形態であるパチンコ機１０の正面図である。
【図２】パチンコ機１０の電気的な概略構成を示すブロック図である。
【図３】表示制御装置３０およびＬＣＤ３５の内部構成を示すブロック図である。
【図４】ＶＤＰ３２０の内部構成を示すブロック図である。
【図５】タイミング回路３２１のレジスタ部３２２の構成および設定の一例を示す説明図である。
【図６】表示制御プロセッサ３１０のＣＰＵ３１１の起動処理を示すフローチャートである。
【図７】図５に示したＬＣＤモジュールＡの設定に基づいて生成されるタイミング信号を示すタイムチャートである。
【図８】図５に示したＬＣＤモジュールＢの設定に基づいて生成されるタイミング信号を示すタイムチャートである。
【図９】その他の実施形態のＶＤＰ３４０の内部構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
以上説明した本発明の構成および作用を一層明らかにするために、以下本発明を適用した遊技機の表示制御装置の一つとして、パチンコ機の表示制御装置について説明する。
【００１９】
目次Ａ．実施例  Ａ−（１）．パチンコ機１０の構成  Ａ−（２）．表示制御装置３０およびＬＣＤ３５の構成  Ａ−（３）．ＶＤＰ３２０のタイミング回路３２１の構成  Ａ−（４）．表示制御プロセッサ３１０のＣＰＵ３１１の動作  Ａ−（５）．ＶＤＰ３２０のタイミング回路３２１の動作Ｂ．その他の実施形態なお、本明細書において、信号名の先頭に「＃」が付されているものは、負論理であることを意味している。「ハイレベル」は２値信号の２つのレベルのうちの「１」レベルを意味し、「ローレベル」は「０」レベルを意味している。
【００２０】
Ａ．実施例：  Ａ−（１）．パチンコ機１０の構成：  はじめに、本発明の一形態であるパチンコ機１０の外観構成について説明する。
図１は、本発明の一形態であるパチンコ機１０の正面図である。パチンコ機１０は、パチンコ店の島設備等に固定される外枠１１、外枠１１に嵌め込まれる内枠１２、内枠１２の中央上寄りに配置され遊技球による遊技が行われる遊技板１３、遊技板１３の前面に配置され中央部にガラス板を有するガラス枠１４、遊技者による遊技板１３への遊技球の発射の指示を受け付けるハンドル１５、遊技球の貸し出しを処理するカードユニット９０などを備える。
【００２１】
遊技板１３の中央部には、画像表示装置である液晶ディスプレイ（Liquid Crystal Display、以下、ＬＣＤという）３５が設けられている。ＬＣＤ３５の下方には、遊技球の入賞を受け付ける入賞口６１が設けられている。この入賞口６１は、入賞した遊技球を検知するスイッチ６５、所定の場合に遊技球の導入経路を拡縮するソレノイド６６を備える。パチンコ機１０は、発光ダイオード（Light Emitting Diode、ＬＥＤ）を内蔵し発光する電飾５５，５６，５７，５８，５９を備える。電飾５５，５６は遊技板１３の左右の端にそれぞれ設けられ、電飾５７はＬＣＤ３５の上部に設けられ、電飾５８，５９は、ガラス枠１４の上部の左右にそれぞれ
設けられている。内枠１２の正面中央には、音声を出力するスピーカ４５が内蔵されている。
【００２２】
次に、パチンコ機１０の電気的な概略構成について説明する。図２は、パチンコ機１０の電気的な概略構成を示すブロック図である。パチンコ機１０は、遊技の進行を制御する主制御装置２０を備え、主制御装置２０には、表示制御装置３０，音声制御装置４０，ランプ制御装置５０，パネル入出力装置６０，払出制御装置７０などが電気的に接続されている。これらの主制御装置２０，表示制御装置３０，音声制御装置４０，ランプ制御装置５０，パネル入出力装置６０，払出制御装置７０は、内枠１２の裏面（図示しない）に設けられている。
【００２３】
表示制御装置３０は、主制御装置２０の制御信号に基づいて、ＬＣＤ３５における動画像表示を制御する。音声制御装置４０は、主制御装置２０の制御信号に基づいてスピーカ４５における音声の出力を制御する。ランプ制御装置５０は、主制御装置２０の制御信号に基づいて電飾５５，５６，５７，５８，５９の発光を制御する。パネル入出力装置６０は、スイッチ６５の入力信号を主制御装置２０に伝達するとともに、主制御装置２０の制御信号に基づいてソレノイド６６を駆動する。払出制御装置７０は、主制御装置２０の制御信号に基づいて景品球としての遊技球の払い出しを行い、カードユニット９０の制御信号に基づいて貸出球としての遊 
技球の払い出しを行う。なお、図１および図２には電飾、スイッチ、ソレノイドの全てを示さないが、パチンコ機１０は、それぞれを複数備える。また、ＬＣＤ３５およびスピーカ４５を複数備えた構成としても良い。
【００２４】
Ａ−（２）．表示制御装置３０およびＬＣＤ３５の構成：  次に、表示制御装置３０およびＬＣＤ３５の構成について説明する。
図３は、表示制御装置３０およびＬＣＤ３５の内部構成を示すブロック図である。表示制御装置３０およびＬＣＤ３５は、それぞれ別々の筐体に納められユニット化されている。表示制御装置３０は、遊技の進行に応じた画像データをＬＣＤ３５に出力する他、種々のタイミング信号をＬＣＤ３５に出力する。この画像データは、画像を輝度および色による情報とした画像データ（ＲＧＢデータ）である。
【００２５】
ＬＣＤ３５は、ＴＦＴ(Thin Film Transistor)方式のアクティブマトリクス駆動であるＬＣＤであり、複数の画素をマトリクス状（ｍ列×ｎ行）に形成した画像表示部である液晶パネル３５１、ＲＧＢデータを液晶パネル３５１に画像として表示させる表示ドライバであるゲートドライバ３５２およびデータドライバ３５３、液晶パネル３５１の光源であるバックライト部３５４、ＬＣＤ３５における種々の回路に電力を供給する電源回路３５５などを備える。液晶パネル３５１の各画素は、列方向単位でデータ線Ｄ１〜Ｄｍによってデータドライバ３５３と電気的に接続され、行方向単位でゲート線Ｇ１〜Ｇｎによってゲートドライバ３５２と電気的に接続されている。これらデータ線とゲート線とのマトリクス交点部の各画素は、スイッチング素子およびキャパシタ素子が集積されている。
【００２６】
ゲートドライバ３５２は、所定のゲート線に接続された行の画素のスイッチング素子をターンオンする（以下、ゲートオンという）。ゲートドライバ３５２はゲートオンパルスを出力し、このパルス幅がゲートオンの期間となる。このゲートオンに同期して、データドライバ３５３は、データ線Ｄ１〜ＤｍにＲＧＢデータに基づいたデータ電圧を印加することによって、導通状態のスイッチング素子に連結されたキャパシタ素子に電荷を供給する。液晶パネル３５１の画素は、キャパシタ素子に電荷が供給されると、その液晶層の偏光が変化し、バックライト部３５４からの光を透過して点灯する。この動作によって、そのゲート線上の１ラインの表示が行われる。この動作を全てのゲート線に対して一巡することによって、液晶パネル３５１における１フレームの表示が行われる。
【００２７】
表示制御装置３０は、主制御装置２０からの制御信号に基づいてＬＣＤ３５における動画像の表示態様を選定する表示制御プロセッサ３１０、選定した表示態様をＬＣＤ３５に表示するためのＲＧＢデータを生成するＶＤＰ３２０、画像データの生成に用いるキャラクタ画像データを不揮発的に記憶するキャラクタＲＯＭ(Read Only Memory)３３０を備える。表示制御装置３０を構成する各種回路は、６層の配線層を持つ単一の基板状に設けられている。
【００２８】
表示制御装置３０の表示制御プロセッサ３１０は、表示制御装置３０における各種の制御処理を行うＣＰＵ(Central Processing Unit)３１１、ＣＰＵ３１１のメインメモリであるＲＡＭ(Random Access Memory)３１２、ＣＰＵ３１１が実行する制御プログラムなどのデータを不揮発的に記憶するＲＯＭ３１３などを備える。ＣＰＵ３１１およびＲＡＭ３１２は、ＭＣＭ(Multi Chip Module)化され単一のパッケージに封止されている。
【００２９】
表示制御装置３０のＶＤＰ３２０は、ＲＧＢデータを生成するデータ生成回路３２４、表示制御装置３０およびＬＣＤ３５における種々の回路を駆動するためのタイミング信号を生成するタイミング回路３２１、タイミング信号を生成するための基準信号を発振する発振器３２３を備える。ＶＤＰ３２０を構成する種々の回路は、単一のパッケージに封止されている。
【００３０】
タイミング回路３２１は、データ生成回路３２４に対して、データ生成回路３２４を駆動するためのシステムクロック信号（ＳＣ）と、ＲＧＢデータを出力するためのタイミングを指示するリード信号とを生成し出力する。データ生成回路３２４は、システムクロック信号（ＳＣ）に基づいて動作し、リード信号に同期してＲＧＢデータをＬＣＤ３５のデータドライバ３５３に出力する。なお、本実施例では、使用されない信号であるが、表示制御装置３０に追加してプロセッサやメモリ等の他の周辺機器が接続される場合には、タイミング回路３２１は、これら周辺機器を駆動する周辺機器用クロック信号（ＰＣ）を生成し出力することが可能である。
【００３１】
タイミング回路３２１は、ＬＣＤ３５のゲートドライバ３５２に対して、ゲートオンパルスの出力開始を指示するゲートスタートパルス信号（ＧＳ），ゲートオンするゲート線の移行を指示するゲートシフトクロック信号（ＧＣ），ゲートオンパルスの幅を指示するゲートオンイネーブル信号（＃ＧＥ）を生成し出力する。データドライバ３５３に対しては、データドライバ３５３を駆動する水平クロック信号（ＨＣ），ＲＧＢデータの出力開始を指示するデータスタートパルス信号（ＤＳ），データ線へのＲＧＢデータの印加を指示するデータラッチイネーブル信号（ＤＥ），画素に印加する電圧の極性反転のタイミングを指示する極性反転信号（ＩＮＶ）を生成する。なお、本実施例では、使用されない信号であるが、ＬＣＤ３５よりも多くのタイミング信号を必要とする他のディスプレイと接続する場合には、タイミング回路３２１は、上述のタイミング信号に加えて予備信号（Ｘ１およびＸ２）を生成し出力することが可能である。
【００３２】
Ａ−（３）．ＶＤＰ３２０のタイミング回路３２１の構成：  次に、ＶＤＰ３２０のタイミング回路３２１の構成について説明する。図４は、ＶＤＰ３２０の内部構成を示すブロック図である。ＶＤＰ３２０のタイミング回路３２１は、発振器３２３からの基準信号に基づいて種々のクロック信号を生成するプログラマブルクロックジェネレータ（Programmable Clock Generator、以下、ＰＣＧという）３２５，３２６、種々のタイミング信号を生成する生成部３２７，３２８、種々のタイミング信号の生成条件を定めた設定データを記憶するレジスタ部３２２を備える。ＰＣＧ３２５，３２６は、レジスタ部３２２に記憶された設定データに応じた周波数のクロック信号を生成する回路である。生成部３２７，３２８は、各種ＰＣＧ，ＰＬＬ(Phase Lock Loop)回路や発振器で構成された回路であり、レジスタ部３２２に記憶された設定データに応じたタイミング信号を生成する回路である。レジスタ部３２２に記憶される設定データは、パチンコ機１０の起動時に、ＲＯＭ３１３に記憶されたプログラムに基づいて表示制御プロセッサ３１０のＣＰＵ３１１によって書き込まれる。
【００３３】
ＰＣＧ３２５は、発振器３２３からの基準信号に基づいて、システムクロック信号（ＳＣ）および周辺機器用クロック信号（ＰＣ）を生成し出力する。ＰＣＧ３２６は、発振器３２３からの基準信号に基づいて、ＬＣＤ３５に動画像を表示するための基準同期信号であるドットクロック信号（ＶＣ）を生成し出力する。
【００３４】
生成部３２７は、ドットクロック信号（ＶＣ）に基づいて、ＲＧＢデータを展開するための垂直方向の表示タイミングである垂直同期信号（＃ＶＳＹＮＣ）、水平方向の表示タイミングである水平同期信号（＃ＨＳＹＮＣ）を生成する。生成部３２８は、ドットクロック信号（ＶＣ）および垂直同期信号（＃ＶＳＹＮＣ），水平同期信号（＃ＨＳＹＮＣ）に基づいて、リード信号の他、ゲートドライバ３５２およびデータドライバ３５３を駆動する種々のタイミング信号を生成する。
【００３５】
次に、タイミング回路３２１のレジスタ部３２２の構成について説明する。図５は、タイミング回路３２１のレジスタ部３２２の構成および設定の一例を示す説明図である。レジスタ部３２２は、ＰＣＧ３２５，３２６および生成部３２７，３２８で生成される種々の信号の生成条件の設定データを記憶する複数のレジスタを備える。図３には、ＬＣＤ３５が、４００列×２３４行の画素を備えたＬＣＤモジュールＡである場合と、６４０列×４８０行の画素を備えたＬＣＤモジュールＢである場合との各レジスタの設定の一例が表されている。
【００３６】
同期信号に関するレジスタとしては、垂直同期信号（＃ＶＳＹＮＣ）の立ち下がりのタイミングを規定するレジスタ（ＶＴＯＴＡＬ）、水平同期信号（＃ＨＳＹＮＣ）の立ち下がりのタイミングを規定するレジスタ（ＨＴＯＴＡＬ）を備える。リード信号に関するレジスタとしては、ＲＧＢデータの垂直方向の出力待機期間を規定するレジスタ（ＶＢＡＣＫ）、ＲＧＢデータの垂直方向の出力期間を規定するレジスタ（ＶＤＳＰ）、ＲＧＢデータの水平方向の出力待機期間を規定するレジスタ（ＨＢＡＣＫ）、ＲＧＢデータの水平方向の出力期間を規定するレジスタ（ＨＤＳＰ）を備える。
【００３７】
ゲートドライバ３５２に関するレジスタとしては、ゲートスタートパルス信号（ＧＳ）の立ち上がりの垂直タイミングを規定するレジスタ（ＧＳ＿Ｊ）、ゲートスタートパルス信号（ＧＳ）の立ち下がりの垂直タイミングを規定するレジスタ（ＧＳ＿Ｋ）、ゲートスタートパルス信号（ＧＳ）の水平タイミングを規定するレジスタ（ＧＳ＿Ｈ）、ゲートシフトクロック信号（ＧＣ）の立ち上がりのタイミングを規定するレジスタ（ＧＣ＿Ｊ）、ゲートシフトクロック信号（ＧＣ）の立ち下がりのタイミングを規定するレジスタ（ＧＣ＿Ｋ）、ゲートオンイネーブル信号（＃ＧＥ）の立ち上がりのタイミングを規定するレジスタ（＃ＧＥ＿Ｊ）、ゲートオンイネーブル信号（＃ＧＥ）の立ち下がりのタイミングを規定するレジスタ（＃ＧＥ＿Ｋ）を備える。
【００３８】
データドライバ３５３に関するレジスタとしては、データスタートパルス信号（ＤＳ）の立ち上がりのタイミングを規定するレジスタ（ＤＳ＿Ｊ）、データスタートパルス信号（ＤＳ）の立ち下がりのタイミングを規定するレジスタ（ＤＳ＿Ｋ）、データラッチイネーブル信号（ＤＥ）の立ち上がりのタイミングを規定するレジスタ（ＤＥ＿Ｊ）、データラッチイネーブル信号（ＤＥ）の立ち下がりのタイミングを規定するレジスタ（ＤＥ＿Ｋ）を備える。
【００３９】
予備信号（Ｘ１，Ｘ２）に関するレジスタとしては、予備信号（Ｘ１）の立ち上がりのタイミングを規定するレジスタ（Ｘ１＿Ｊ）、予備信号（Ｘ１）の立ち下がりのタイミングを規定するレジスタ（Ｘ１＿Ｋ）、予備信号（Ｘ２）の立ち上がりのタイミングを規定するレジスタ（Ｘ２＿Ｊ）、予備信号（Ｘ２）の立ち下がりのタイミングを規定するレジスタ（Ｘ２＿Ｋ）を備える。なお、図３に示す本実施例の場合には、これらの予備のタイミング信号に関するレジスタは空欄となっており、予備のタイミング信号は生成されない。
【００４０】
図５には示さないが、レジスタ部３２２は、システムクロック信号（ＳＣ）および周辺機器用クロック信号（ＰＣ），ドットクロック信号（ＶＣ），水平クロック信号（ＨＣ）の各周波数を設定するレジスタを備える。水平クロック信号（ＨＣ）の設定レジスタの値が「０」の場合には、水平クロック信号（ＨＣ）はドットクロック信号（ＶＣ）と同じ信号になる。「１」の場合には、ドットクロック信号（ＶＣ）の周波数を２分周した信号になる。「２」の場合には、ドットクロック信号（ＶＣ）を４分周した信号になる。この他、極性反転信号（ＩＮＶ）のモードを設定する極性反転モードレジスタも備える。この極性反転モードレジスタの値が「０」の場合には、タイミング回路は、全画素単位で極性を反転するフレーム反転モードの極性反転信号（ＩＮＶ）を出力する。「１」の場合には、データ線上の画素単位で極性を反転する縦ライン反転モードの極性反転信号（ＩＮＶ）を出力する。「２」の場合には、ゲート線の画素単位で極性を反転する横ライン反転モードの極性反転信号（ＩＮＶ）を出力する。「３」の場合には、１画素単位で極性を反転するドッド反転モードの極性反転信号（ＩＮＶ）を出力する。水平クロック信号（ＨＣ）の設定レジスタと、極性反転モードレジスタとは、液晶パネル３５１の仕様などに応じて選択される。
【００４１】
Ａ−（４）．表示制御プロセッサ３１０のＣＰＵ３１１の動作：  次に、表示制御プロセッサ３１０のＣＰＵ３１１の動作の一つである起動処理について説明する。図６は、表示制御プロセッサ３１０のＣＰＵ３１１の起動処理を示すフローチャートである。この起動処理は、表示制御装置３０の起動の際、ＣＰＵ３１１に電源が供給された直後に実行される処理である。
【００４２】
ＣＰＵ３１１は、電源が供給されると起動処理を実行する。起動処理を開始すると、初期設定処理を行う（ステップＳ１１０）。初期設定処理では、ＲＡＭ３１２のチェックを行った後、ＲＯＭ３１３から制御プログラムを読み込み実行し、表示制御プロセッサ３１０に関する種々のシステム設定を行う。その後、ＲＯＭ３１３に記憶されたタイミング信号の生成条件の設定データを、タイミング回路３２１のレジスタ部３２２に書き込む（ステップＳ１２０）。その後、起動処理を終了し、動画像の表示態様を選定する表示態様選定処理を開始する。なお、タイミング信号の生成条件の設定データの書き込みは、表示態様選定処理の合間に、定期的に行うこととしても良い。
【００４３】
Ａ−（５）．ＶＤＰ３２０のタイミング回路３２１の動作：  次に、ＶＤＰ３２０のタイミング回路３２１の動作について説明する。タイミング回路３２１の動作の一例として、図５に示したＬＣＤモジュールＡ（４００×２３４）の設定に基づいたタイミング信号の生成の動作について説明する 。図７は、図５に示したＬＣＤモジュールＡの設定に基づいて生成されるタイミング信号を示すタイムチャートである。説明の簡単のため本実施例では、水平クロック信号（ＨＣ）はドットクロック信号（ＶＣ）と同一タイミングで生成されるものとする。以下の説明において、単位として用いる「クロック」は、その数の水平クロック信号（ＨＣ）のパルスが発生する時間をいう。
【００４４】
タイミング回路３２１の生成部３２７は、ドットクロック信号（ＶＣ）に基づいて、垂直同期信号（＃ＶＳＹＮＣ）および水平同期信号（＃ＨＳＹＮＣ）を生成する。ＬＣＤモジュールＡの場合には、水平同期信号（＃ＨＳＹＮＣ）は、立ち下がりパルスが「５２８（図５のＨＴＯＴＡＬの値）」クロック間隔で発生する信号である（図７（ｅ））。垂直同期信号（＃ＶＳＹＮＣ）は、水平同期信号（＃ＨＳＹＮＣ）のパルスが「２６２（図５のＶＴＯＴＡＬの値）」個分出力される間隔で、立ち下がりパルスが発生する信号である（図７（ａ），（ｂ））。なお、図７において、数字の後の「ｃ」は、「クロック」を意味し、数字の後の「ｐ」は、その数の水平同期信号（＃ＨＳＹＮＣ）のパルスが発生する時間、すなわち、５２８クロックを意味する。
【００４５】
ＲＧＢデータについては、タイミング回路３２１の生成部３２８で生成されるリード信号に同期することによって、垂直同期信号（＃ＶＳＹＮＣ）の立ち下がり（タイミングｔ１Ａ）後における水平同期信号（＃ＨＳＹＮＣ）の「１５（図５のＶＢＡＣＫの値）」個目のパルスｐ１５の立ち下がりに同期して最初の１ライン分のデータが出力される。その後、２４９個目のパルスｐ２４９までのパルス毎に１ライン分のデータが次々に出力され、１フレームにあたる「２３４（図５のＶＤＳＰの値）」ライン分のデータが出力される（図７（ｃ））。これらの１ライン分のデータは、水平同期信号（＃ＨＳＹＮＣ）のパルスの立ち下がりから「１０８（図５のＨＢＡＣＫの値）」クロック後に出力が開始される。その後の「４００（図５のＨＤＳＰの値）」クロック間において、１クロック毎に１画素分のデータが次々に出力され、１ラインにあたる４００画素分のデータが出力される（図７（ｆ），（ｋ））。
【００４６】
タイミング回路３２１の生成部３２８は、ドットクロック信号（ＶＣ）、および、垂直同期信号（＃ＶＳＹＮＣ），水平同期信号（＃ＨＳＹＮＣ）に基づいて種々のタイミング信号を生成する。垂直同期信号（＃ＶＳＹＮＣ）のパルスの立ち下がりから（タイミングｔ１Ａ）、水平同期信号（＃ＨＳＹＮＣ）の「１３（図５のＧＳ＿Ｊの値）」個目のパルスｐ１３の立ち下がりを受けると（タイミングｔ２Ａ）、ゲートスタートパルス信号（ＧＳ）を立ち上げる（図７（ｄ））。このゲートスタートパルス信号（ＧＳ）の立ち上げは、水平同期信号（＃ＨＳＹＮＣ）のパルスｐ１３の立ち下がりから（タイミングｔ２Ａ）、「２６４（図５のＧＳ＿Ｈの値）」クロック後である（タイミングｔ３Ａ）（図７（ｇ））。その後、水平同期信号（＃ＨＳＹＮＣ）におけるパルスｐ１３の次の「１４（図５のＧＳ＿Ｋの値）」個目のパルスｐ１４の立ち下がりを受けると（タイミングｔ４Ａ）、ゲートスタートパルス信号（ＧＳ）を立ち下げる（図７（ｄ））。このゲートスタートパルス信号（ＧＳ）の立ち下げは、水平同期信号（＃ＨＳＹＮＣ）のパルスｐ１４の立ち下がりから（タイミングｔ４Ａ）、「２６４（図５のＧＳ＿Ｈの値）」クロック後である（タイミングｔ５Ａ）（図７（ｇ））。
【００４７】
その後、ゲートドライバ３５２に対するタイミング信号については、水平同期信号（＃ＨＳＹＮＣ）におけるパルスｐ１４の次のパルスｐ１５の立ち下がりを受けると（タイミングｔ６Ａ）、「０（図５のＧＣ＿Ｊの値）」クロック後、すなわち、直ちにゲートシフトクロック信号（ＧＣ）を立ち上げ（タイミングｔ６Ａ）、「９０（図５の＃ＧＥ＿Ｋの値）」クロック後にゲートオンイネーブル信号（＃ＧＥ）を立ち下げる（タイミングｔ７Ａ）。その後、水平同期信号（＃ＨＳＹＮＣ）のパルスｐ１５の立ち下がりから（タイミングｔ６Ａ）、「２６４（図５のＧＣ＿Ｋの値）」クロック後にゲートシフトクロック信号（ＧＣ）を立ち下げ（タイミングｔ８Ａ）、「５００（図５の＃ＧＥ＿Ｊの値）」クロック後にゲートオンイネーブル信号（＃ＧＥ）を立ち上げる（タイミングｔ９Ａ）（図７（ｈ），（ｉ））。その後、水平同期信号（＃ＨＳＹＮＣ）におけるパルスｐ１５の次のパルスｐ１６の立ち下がりを受けると（タイミングｔ１０Ａ）、パルスｐ１５の場合と同様にゲートシフトクロック信号（ＧＣ）およびゲートオンイネーブル信号（＃ＧＥ）のパルスの生成を行う。
【００４８】
一方、データドライバ３５３に対するタイミング信号については、水平同期信号（＃ＨＳＹＮＣ）のパルスｐ１５の立ち下がりを受けると（タイミングｔ６Ａ）、データラッチイネーブル信号（ＤＥ）を「１０（図５のＤＥ＿Ｊの値）」クロック後に立ち上げ（タイミングｔ１ａ）、「８０（図５のＤＥ＿Ｋの値）」クロック後に立ち下げ（タイミングｔ２ａ）、データスタートパルス信号（ＤＳ）を「１０５（図５のＤＳ＿Ｊの値）」クロック後に立ち上げ（タイミングｔ３ａ）、「１０６（図５のＤＳ＿Ｋの値）」クロック後に立ち下げる（タイミングｔ４ａ）（図７（ｌ），（ｍ））。その後、水平同期信号（＃ＨＳＹＮＣ）におけるパルスｐ１５の次のパルスｐ１６の立ち下がりを受けると（タイミングｔ１０Ａ）、パルスｐ１５の場合と同様にデータラッチイネーブル信号（ＤＥ）およびデータスタートパルス信号（ＤＳ）のパルスの生成を行う。
【００４９】
これらゲートシフトクロック信号（ＧＣ），ゲートオンイネーブル信号（＃ＧＥ），データラッチイネーブル信号（ＤＥ），データスタートパルス信号（ＤＳ）のパルスの生成によって、液晶パネル３５１において１ライン分の描画が行われる。これらのタイミング信号のパルスの生成は、水平同期信号（＃ＨＳＹＮＣ）のパルスｐ１５からパルスｐ２４９までの立ち下がりに応じて２３４回繰り返し行われる。なお、水平同期信号（＃ＨＳＹＮＣ）のパルスｐ１５からパルスｐ２４９までの期間において、これらのパルスの立ち下がりの１０８クロック後から４００クロックの間、ＲＢＧデータが、ＶＤＰ３２０からデータドライバ３５３に出力される（図７（ｃ），（ｆ），（ｋ））。
【００５０】
その後、再び垂直同期信号（＃ＶＳＹＮＣ）のパルスの立ち下がりを受けると（タイミングｔ１１Ａ）、上述の動作を始めから同様に行う（図７（ａ））。この一連の動作によって、液晶パネル３５１において１フレーム分の描画が行われる。
【００５１】
次に、タイミング回路３２１の動作の一例として、図５に示したＬＣＤモジュールＢ（６４０×４８０）の設定に基づいたタイミング信号の生成の動作について説明する。図８は、図５に示したＬＣＤモジュールＢの設定に基づいて生成されるタイミング信号を示すタイムチャートである。ＬＣＤモジュールＢの場合も、図７に示したＬＣＤモジュールＡの場合と同様にして、レジスタ部３２２の設定データに基づいて種々のタイミング信号が生成される。
【００５２】
以上説明した実施例の表示制御装置３０および表示制御装置３０を用いたパチンコ機１０によれば、表示制御プロセッサ３１０のＣＰＵ３１１が、レジスタ部３２２の設定データを書き換えることによって、特定の表示ドライバだけではなく、種々の表示ドライバを駆動することができる。その結果、表示ドライバを駆動するタイミング回路を表示制御装置３０に設けたとしても、ＶＤＰ３２０と表示ドライバとの組み合わせにおける汎用性を実現することができる。したがって、ＶＤＰ３２０と表示ドライバとの組み合わせにおける汎用性を実現するとともに、遊技機システムの簡略化を図ることができる。
【００５３】
また、書き込みを行う設定データを変更する場合には、タイミング回路３２１を開発・設計し直すことなく、表示制御プロセッサ３１０のＲＯＭ３１３に記憶するＣＰＵ３１１のソフトウェアを変更することによって対応することができる。その結果、ハードウェアの開発・設計と比較して、表示ドライバを変更することによる開発工数の増加を抑制することができる。また、ＶＤＰ３２０のデータ生成回路３２４，ゲートドライバ３５２，データドライバ３５３を駆動するためのタイミング回路を統合することができる。したがって、ＶＤＰと表示ドライバとの組み合わせにおける汎用性を実現するとともに、遊技機システムの簡略化を図ることができる。また、起動時におけるレジスタ部３２２の設定データが、異常な設定データであったとしても、表示態様の選定を開始する前に、レジスタ部３２２に正常な設定データを書き込むことによって、パチンコ機１０の起動の際に異常な動画像が表示されることを防止することができる。
【００５４】
Ｂ．その他の実施形態：  以上、本発明の実施の形態について説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることは勿論である。例えば、発振器３２３が発振した単一の基準信号から、種々のタイミング信号を生成するのではなく、複数の基準信号から生成しても良い。
【００５５】
ここで、複数の基準信号からタイミング信号を生成する表示制御装置について説明する。この表示制御装置は、ＶＤＰ３２０に変えて、ＶＤＰ３４０を備える以外は、図３に示した表示制御装置３０と同様である。図９は、その他の実施形態のＶＤＰ３４０の内部構成を示すブロック図である。ＶＤＰ３４０の構成は、ＶＤＰ３２０における発振器３２３に変えて、発振器３４２，３４３を備える以外は、ＶＤＰ３２０と同様である。
ＶＤＰ３４０におけるＰＣＧ３２５は、発振器３４２の基準信号に基づいてシステムクロック信号（ＳＣ）および周辺機器用クロック信号（ＰＣ）を生成する。一方、ＰＣＧ３２６は、発振器３４３の基準信号に基づいてドットクロック信号（ＶＣ）を生成する。ＶＤＰ３４０の動作は、２つの発振器３４２，３４３からタイミング信号を生成する以外、前述の動作と同様である。
【００５６】
以上説明したその他の実施例の表示制御装置、および、この表示制御装置を用いたパチンコ機によれば、ＶＤＰ３４０のデータ生成回路３２４と、表示ドライバであるゲートドライバ３５２およびデータドライバ３５３とに対して、それぞれ独立したクロック周波数に基づいたタイミング信号を生成することができる。その結果、一方の回路特性に応じてクロック周波数を微調整しても、他方のクロック周波数に影響を与えることが無く、それぞれの回路特性に適したクロック周波数を設定することができる。また、クロック信号をスペクトラム拡散することによってパチンコ機１０におけるＥＭＩの低減を図る場合には、発振器３４２に対してのみスペクトラム拡散を行うことによって、スペクトラム拡散によってＬＣＤ３５の表示画質を低下させることなく、パチンコ機１０におけるＥＭＩの低減を図ることができる。
【００５７】
また、本発明を適用する遊技機は、パチンコ機に限るものではなく、スロットマシンなどの画像表示部を備えた遊技機に適用しても良い。また、画像表示装置は、ＬＣＤに限るものではなく、ＣＲＴディスプレイ，ＥＬディスプレイなどに適用しても良い。また、レジスタ部３２２への設定データの書き込みは、表示制御プロセッサ３１０のＣＰＵ３１１が行うのではなく、画像表示装置であるＬＣＤ３５や、パチンコ機１０を管理する遊技場のホールコンピュータなどから書き込みを行っても良い。画像表示装置から設定データを書き込む場合には、表示制御装置３０側でソフトウェアなどの設計変更を行うことなく、設定データを書き込むことができる。ホールコンピュータから設定データを書き込む場合には、複数のパチンコ機の設定データを集中管理することができる。
【符号の説明】
【００５８】
１０...パチンコ機    １１...外枠    １２...内枠    １３...遊技板    １４...ガラス枠    １５...ハンドル    ２０...主制御装置    ３０...表示制御装置    ３５...ＬＣＤ    ４０...音声制御装置    ４５...スピーカ    ５０...ランプ制御装置    ５５，５６，５７，５８，５９...電飾    ６０...パネル入出力装置    ６１...入賞口    ６５...スイッチ    ６６...ソレノイド    ７０...払出制御装置    ９０...カードユニット  ３１０...表示制御プロセッサ  ３１１...ＣＰＵ  ３１２...ＲＡＭ  ３１３...ＲＯＭ  ３２０...ＶＤＰ  ３２１...タイミング回路  ３２２...レジスタ部  ３２３...発振器  ３２４...データ生成回路  ３２５，３２６...ＰＣＧ  ３２７，３２８...生成部  ３３０...キャラクタＲＯＭ  ３４０...ＶＤＰ  ３４２，３４３...発振器  ３５１...液晶パネル  ３５２...ゲートドライバ  ３５３...データドライバ  ３５４...バックライト部  ３５５...電源回路
【図１】
2010099512.tif 000003
【図２】
2010099512.tif 000004
【図３】
2010099512.tif 000005
【図４】
2010099512.tif 000006
【図５】
2010099512.tif 000007
【図６】
2010099512.tif 000008
【図７】
2010099512.tif 000009
【図８】
2010099512.tif 000010
【図９】
2010099512.tif 000011
【手続補正書】
【提出日】平成22年3月2日(2010.3.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の画素が配列され該複数の画素を駆動する表示ドライバを備える画像表示装置を備えた遊技機であって、
遊技の進行を制御する主制御装置と、
遊技の進行に応じて前記画像表示装置に表示される画像を制御する表示制御装置と
を備え、
前記表示制御装置は、
前記主制御装置からの指示に基づいて、前記画像表示装置における画像の表示態様を選定する表示制御プロセッサと、
前記表示制御プロセッサによって選定された表示態様で画像を前記画像表示装置に表示するための画像データを生成する画像表示プロセッサと、
を備え、
前記画像表示プロセッサは、
前記画像データを生成するデータ生成回路と、
前記データ生成回路を駆動するタイミング信号を生成して前記データ生成回路に出力し、かつ、前記表示ドライバを駆動する駆動信号を生成して前記表示ドライバに出力するタイミング回路と、
基準信号を発振する発振器と
を備え、
前記画像表示プロセッサにおける前記データ生成回路、前記タイミング回路、および発振器は、単一のパッケージに封止され、
前記タイミング回路は、
前記基準信号に基づいて、前記タイミング信号を生成し、前記データ生成回路に出力する第１の出力手段と、
前記基準信号に基づいて、前記画像表示装置に前記画像データを垂直方向に展開するための垂直同期信号と、前記画像表示装置に前記画像データを水平方向に展開するための水平同期信号とを生成する第１の生成部と、
前記基準信号、前記垂直同期信号、および前記水平同期信号に基づいて、前記駆動信号を生成する第２の生成部と、
前記第２の生成部によって生成された駆動信号を前記表示ドライバに出力する第２の出力手段と、
前記第１の生成部による前記垂直同期信号および前記水平同期信号の生成条件、および前記第２の生成部による前記駆動信号の生成条件を定めた設定データを、前記表示制御プロセッサによって書き換え可能に記憶する設定レジスタと
を含み、
前記タイミング回路における前記第２の生成部は、前記駆動信号に加え、前記画像表示装置とは異なる他の画像表示装置における他の表示ドライバを駆動する予備信号を生成可能であり、
前記タイミング回路における前記第２の出力手段は、前記駆動信号に加え、前記第２の生成部によって生成された予備信号を前記他の表示ドライバに出力可能であり、
前記タイミング回路における前記設定レジスタは、前記垂直同期信号、前記水平同期信号、および前記駆動信号に加え、前記予備信号の生成条件を定めた設定データを、前記表示制御プロセッサによって書き換え可能に記憶する、
遊技機。
【請求項２】
請求項１に記載の遊技機であって、
前記タイミング回路は、
前記基準信号に基づいて、前記表示ドライバを駆動するための基準となるドットクロック信号を生成するドットクロック信号生成手段を備え、
前記第１の生成部は、前記ドットクロック信号に基づいて、前記垂直同期信号および前記水平同期信号を生成し、
前記第２の生成部は、前記ドットクロック信号、前記垂直同期信号、および前記水平同期信号に基づいて、前記駆動信号を生成し、
前記画像表示装置における前記複数の画素は、液晶パネルに設けられた画素であり、
前記画像表示装置における前記表示ドライバは、
前記複数の画素における行方向単位でゲート線によって電気的に接続されたゲートドライバと、
前記複数の画素における列方向単位でデータ線によって電気的に接続され、前記データ線に前記画像データを印加するデータドライバと
を含み、
前記タイミング回路における前記設定レジスタは、
前記駆動信号に含まれ前記データドライバを駆動する水平ドットクロック信号を、前記ドットクロック信号との対応関係で設定する第１のレジスタと、
前記駆動信号に含まれ前記データドライバによって前記画素に印加する電圧を極性反転する極性反転信号のモードを設定する第２のレジスタと
の少なくとも一方を含む、遊技機。
【請求項３】
前記表示制御プロセッサは、前記遊技機の起動から前記表示態様の選定を開始するまでのタイミング、および前記表示態様の選定を実行する合間の定期的なタイミングのうち少なくとも一方のタイミングで、前記設定レジスタにおける設定データを書き換える手段を含む請求項１または請求項２に記載の遊技機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記した課題を解決するため、本発明の表示制御装置は、複数の画素が配列され該複数の画素を駆動する表示ドライバを備える画像表示装置を備えた遊技機であって、
遊技の進行を制御する主制御装置と、
遊技の進行に応じて前記画像表示装置に表示される画像を制御する表示制御装置と
を備え、
前記表示制御装置は、
前記主制御装置からの指示に基づいて、前記画像表示装置における画像の表示態様を選定する表示制御プロセッサと、
前記表示制御プロセッサによって選定された表示態様で画像を前記画像表示装置に表示するための画像データを生成する画像表示プロセッサと、
を備え、
前記画像表示プロセッサは、
前記画像データを生成するデータ生成回路と、
前記データ生成回路を駆動するタイミング信号を生成して前記データ生成回路に出力し、かつ、前記表示ドライバを駆動する駆動信号を生成して前記表示ドライバに出力するタイミング回路と、
基準信号を発振する発振器と
を備え、
前記画像表示プロセッサにおける前記データ生成回路、前記タイミング回路、および発振器は、単一のパッケージに封止され、
前記タイミング回路は、
前記基準信号に基づいて、前記タイミング信号を生成し、前記データ生成回路に出力する第１の出力手段と、
前記基準信号に基づいて、前記画像表示装置に前記画像データを垂直方向に展開するための垂直同期信号と、前記画像表示装置に前記画像データを水平方向に展開するための水平同期信号とを生成する第１の生成部と、
前記基準信号、前記垂直同期信号、および前記水平同期信号に基づいて、前記駆動信号を生成する第２の生成部と、
前記第２の生成部によって生成された駆動信号を前記表示ドライバに出力する第２の出力手段と、
前記第１の生成部による前記垂直同期信号および前記水平同期信号の生成条件、および前記第２の生成部による前記駆動信号の生成条件を定めた設定データを、前記表示制御プロセッサによって書き換え可能に記憶する設定レジスタと
を含むことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上記の構成を有する本発明の遊技機は、以下の態様を採ることもできる。例えば、前記タイミング回路における前記第２の生成部は、前記駆動信号に加え、前記表示制御装置とは異なる他の表示制御装置における他の表示ドライバを駆動する予備信号を生成可能であり、前記タイミング回路における前記第２の出力手段は、前記駆動信号に加え、前記第２の生成部によって生成された予備信号を前記他の表示ドライバに出力可能であり、前記タイミング回路における前記設定レジスタは、前記垂直同期信号、前記水平同期信号、および前記駆動信号に加え、前記予備信号の生成条件を定めた設定データを、前記表示制御プロセッサによって書き換え可能に記憶するとしても良い。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、前記表示制御プロセッサは、前記遊技機の起動から前記表示態様の選定を開始するまでのタイミング、および前記表示態様の選定を実行する合間の定期的なタイミングのうち少なくとも一方のタイミングで、前記設定レジスタにおける設定データを書き換える手段を含むとしても良い。かかる遊技機によれば、前者のタイミングの場合には、起動時における設定レジスタの設定が、異常な設定データであったとしても、表示態様の選定を開始する前に、設定レジスタに正常な設定データを書き込むことによって、遊技機の起動の際に異常な動画像が表示されることを防止することができる。一方、後者のタイミングの場合には、ノイズなどの影響によって設定レジスタの設定データが誤書き込みされ、異常な動画像の表示となったとしても、定期的に正常な設定データを書き込むことによって、正常な動画像の表示を再開することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、前記タイミング回路は、前記基準信号に基づいて、前記表示ドライバを駆動するための基準となるドットクロック信号を生成するドットクロック信号生成手段と、前記第１の生成部は、前記ドットクロック信号に基づいて、前記垂直同期信号および前記水平同期信号を生成し、前記第２の生成部は、前記ドットクロック信号、前記垂直同期信号、および前記水平同期信号に基づいて、前記駆動信号を生成するとしても良い。この場合に、前記画像表示装置における前記複数の画素は、液晶パネルに設けられた画素であり、前記画像表示装置における前記表示ドライバは、前記複数の画素における行方向単位でゲート線によって電気的に接続されたゲートドライバと、前記複数の画素における列方向単位でデータ線によって電気的に接続され、前記データ線に前記画像データを印加するデータドライバとを含み、前記タイミング回路における前記設定レジスタは、前記駆動信号に含まれ前記データドライバを駆動する水平ドットクロック信号を、前記ドットクロック信号との対応関係で設定する第１のレジスタと、前記駆動信号に含まれ前記データドライバによって前記画素に印加する電圧を極性反転する極性反転信号のモードを設定する第２のレジスタとの少なくとも一方を含むとしても良い。これによって、遊技機において画像表示装置として広く利用されている液晶ディスプレイに対しても本発明の適用を図ることができる。