(57)【要約】【課題】小型大容量であり、低ＥＳＲであり、かつ、薄型である積層型固体電解コンデンサを、効率的に作製するのに適した積層型多孔質電極箔およびその製造方法、並びに積層型多孔質電極箔を用いた積層型固体電解コンデンサを提供する。【解決手段】タンタル箔またはニオブ箔を基材（１）として、タンタルまたはニオブと、これと交じり合わない異相成分を混合成膜し、成膜した複数の基材（１）と、基材（１）の間に挟んだスペーサ（３）とを密着させて積層体（７）を形成し、真空熱処理することによりタンタルまたはニオブと異相成分とをそれぞれ粒成長させた後、異相成分とスペーサ（３）を選択的にエッチングする。【選択図】図１
2010114297.tif 000002
【特許請求の範囲】
【請求項１】
基材の上に、タンタル、ニオブ、タンタル合金またはニオブ合金からなる多孔質層が形成された多孔質電極箔が複数枚積層されており、該多孔質電極箔相互の間に隙間が設けられ、かつ、該多孔質電極同士が電気的に接続されている、積層型多孔質電極箔。
【請求項２】
前記基材が、前記多孔質層が形成されていない未形成部分を有し、該未形成部分同士が相互に溶接されている、請求項１に記載の積層型多孔質電極箔。
【請求項３】
前記基材が、前記多孔質層が形成された少なくとも２つの部分と該隣接する形成部分の間にある未形成部分とからなり、該未形成部分の中心部が折り返されて積層されている、請求項１に記載の積層型多孔質電極箔。
【請求項４】
前記基材が、タンタル、ニオブ、タンタル合金またはニオブ合金からなる請求項１〜３のいずれか一項に記載の積層型多孔質電極箔。
【請求項５】
前記隙間が１０μｍ以上５００μｍ以下である、請求項１〜４のいずれか一項に記載の積層型多孔質電極箔。
【請求項６】
基材の上に、タンタル、ニオブ、タンタル合金またはニオブ合金と、これらと相溶しない異相成分とを混合成膜して箔を形成し、該複数の箔の成膜部相互の間にスペーサを挟んだ状態で、該箔同士を圧着させ、かつ、該箔の未成膜部同士を溶接して、積層体を形成し、真空熱処理することによりタンタル、ニオブ、タンタル合金またはニオブ合金と異相成分とをそれぞれ粒成長させた後、前記異相成分と前記スペーサを選択的にエッチング除去する、積層型多孔質電極箔の製造方法。
【請求項７】
基材の上に、タンタル、ニオブ、タンタル合金またはニオブ合金と、これらと相溶しない異相成分とを混合成膜して箔を形成し、該隣接する箔の成膜部の間にある未成膜部の中心部を折り返して、該箔の成膜部相互の間にスペーサを挟んだ状態で、該箔同士を圧着させて、積層体を形成し、真空熱処理することによりタンタル、ニオブ、タンタル合金またはニオブ合金と異相成分とをそれぞれ粒成長させた後、前記異相成分と前記スペーサを選択的にエッチング除去する、積層型多孔質電極箔の製造方法。
【請求項８】
前記スペーサの厚さを１０μｍ以上５００μｍ以下とする、請求項６または７に記載の積層型多孔質電極箔の製造方法。
【請求項９】
前記真空熱処理する際に、前記積層体を加圧しながら真空熱処理する、請求項６〜８のいずれか一項に記載の積層型多孔質電極箔の製造方法。
【請求項１０】
前記異相成分が銅であり、かつ、前記スペーサが銅箔である、請求項６〜９のいずれか一項に記載の積層型多孔質電極箔の製造方法。
【請求項１１】
請求項１〜５のいずれか一項に記載の積層型多孔質電極箔を用いている、積層型固体電解コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タンタルまたはニオブを用いた電解コンデンサの電極箔、特に、この電極箔が複数枚積層して構成される積層型固体電解コンデンサの電極箔として好適な積層型多孔質電極箔およびその製造方法、並びにこの積層型多孔質電極箔を用いた積層型固体電解コンデンサに関する。
【背景技術】
【０００２】
電子機器の小型および高機能化に伴い、ＣＰＵの処理速度も年々高速化し、その動作クロック周波数は数ＧＨｚに達している。高速化に対応するため、ＣＰＵ周辺のデカップリングコンデンサに対しては、低ＥＳＲ（等価直列抵抗）、低ＥＳＬ（等価直列インダクタンス）、小型大容量（高リップル電流）であることが強く求められるようになっている。また、携帯電話機やノートパソコンなどの薄型化に伴い、コンデンサに対する薄型化の要求も強くなっている。
【０００３】
このような要求を満たすコンデンサとして、表面積の大きいタンタル、ニオブまたはアルミニウムを陽極体に用いて、その表面に陽極酸化で誘電体を形成し、陰極として導電性高分子を形成した固体電解コンデンサが挙げられ、それぞれの特徴を生かして用いられている。
【０００４】
固体電解コンデンサにおける静電容量の増加とＥＳＲの低減という観点からは、薄型の固体電解コンデンサ素子を積層して電気的に接続することが有効である。
【０００５】
通常、アルミニウム電解コンデンサでは、交流エッチングで表面積を拡大したエッチングアルミニウム箔が陽極および陰極として用いられる。従来のアルミニウム電解コンデンサは、陽極箔と陰極箔の間にセパレータを挟んで巻いた巻回円筒型であり、製法上、薄型化は困難である。
【０００６】
これに対して、近年、エッチングアルミニウム箔を陽極酸化し、これに導電性高分子からなる陰極を形成してコンデンサ素子とし、得られたコンデンサ素子を複数枚積層した積層型アルミニウムコンデンサが開発、上市されている。エッチングアルミニウム箔は１００μｍ程度と薄いため、コンデンサ素子を積層しても、薄いコンデンサを作製することが可能である。しかしながら、アルミニウムは誘電率がタンタルやニオブに比べて低いため、電極箔を積層した積層型アルミニウムコンデンサでも、コンデンサの体積当たりの静電容量が、タンタルコンデンサやニオブコンデンサよりも小さくなってしまう。
【０００７】
一方、タンタルやニオブを用いた固体電解コンデンサには、通常、粉末をリードワイヤと共に圧粉成型し、高真空化で焼結した多孔質ペレットが、陽極体として用いられている。タンタルやニオブは、誘電率がアルミニウムよりも高く、サブミクロンの微粉末を使用した多孔質体の表面積を利用しているため、体積あたりの静電容量が非常に大きい。一方で、圧粉焼結という製法上、多孔質ペレットの薄型化には限界があり、これを用いたコンデンサの低背化に限界がある。よって、かかる多孔質ペレットを積層した場合には、コンデンサの厚さの増加を招いてしまう。
【０００８】
このような技術的課題を解決するため、圧粉焼結以外に多孔質体を得る方法として、基材上に、タンタルやニオブと、タンタルやニオブと相溶しない異相成分とからなる薄膜を形成して、これを熱処理して、粒成長させた後、異相成分を溶解除去して、タンタルやニオブの多孔質層を形成することを、発明者らは提案している（例えば、特許文献１参照）。この方法によれば、微細孔が均一に分布し、電解質がより浸透しやすく、薄型化が可能な多孔質層を得ることができるため、従来の多孔質ペレットに対し、コンデンサ素子を積層することで、コンデンサの低背化が可能となる。
【０００９】
しかしながら、このような積層コンデンサを得るためには、通常、電極箔を切り出して陽極素子とし、得られた陽極素子を個別に陽極酸化し、陰極層（導電性高分子層、グラファイト層、またはＡｇ層）を形成した後、リードフレームへの溶接や導電性接着剤などで、コンデンサ素子同士（陽極部同士および陰極部同士）を電気的および機械的に接続している。
【００１０】
このようなコンデンサ素子を個別に作って積層して接合する工程では、製造効率が落ちてしまうほか、コンデンサ素子を積層して接合する工程で、コンデンサ素子に外から応力が加わって、漏れ電流の増加を招くなど、歩留まりの低下を招くという問題点がある。
【００１１】
このような問題点に対し、効率的にコンデンサを作製することを目的とし、電極箔を複数枚積層して陽極体とすることが考えられる。例えば、特許文献２では、アルミニウム箔を積層して、打ち抜き、リードフレームを溶接して接続した積層電極箔が記載されている。
【００１２】
しかしながら、かかる積層電極箔の構造をタンタルやニオブを用いた固体電解コンデンサに適用した場合でも、積層電極箔の間に十分な隙間がなく、電極箔同士の接触により、陽極酸化を内部まで均一に行なうことが困難となり、静電容量の減少や漏れ電流の増加を招いてしまう。また、続いて行なわれる陰極形成工程においても、陰極を電極箔内部まで均一に形成することが困難である。
【００１３】
このように、タンタルやニオブを用いた固体電解コンデンサは、小型大容量であるものの、薄型化や積層化に未だ技術的課題が残り、また、コンデンサの生産性という点においても、技術的課題がある。
【特許文献１】特開２００８−２１７６１号公報
【特許文献２】特開昭６１−３００２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、かかる問題点を解決するためになされたものであって、小型大容量であり、低ＥＳＲであり、かつ、薄型である積層型固体電解コンデンサを、効率的に作製するのに適した積層型多孔質電極箔およびその製造方法、並びに積層型多孔質電極箔を用いた積層型固体電解コンデンサを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る積層型多孔質電極箔は、基材の上に、タンタル、ニオブ、タンタル合金またはニオブ合金からなる多孔質層が形成された多孔質電極箔が複数枚積層されており、該多孔質電極箔相互の間に隙間が設けられ、かつ、該多孔質電極同士が電気的に接続されていることを特徴とする。
【００１６】
より具体的には、前記基材が、前記多孔質層が形成されていない未形成部分を有し、該未形成部分同士が相互に溶接され、積層された多孔質電極同士が電気的に接続される。または、前記基材が、前記多孔質層が形成された少なくとも２つの部分と該隣接する形成部分の間にある未形成部分とからなり、該未形成部分の中心部が折り返されて積層されている。前記基材は、タンタル、ニオブ、タンタル合金またはニオブ合金からなることが好ましい。
【００１７】
前記隙間を１０μｍ以上５００μｍ以下とすることが好ましい。
【００１８】
一方、本発明に係る積層型多孔質電極箔の製造方法は、基材の上に、タンタル、ニオブ、タンタル合金またはニオブ合金と、これらと相溶しない異相成分とを混合成膜して箔を形成し、該複数の箔の成膜部相互の間にスペーサを挟んだ状態で、該箔同士を圧着させ、かつ、該箔の未成膜部同士を溶接して、積層体を形成し、真空熱処理することによりタンタル、ニオブ、タンタル合金またはニオブ合金と異相成分とをそれぞれ粒成長させた後、前記異相成分と前記スペーサを選択的にエッチング除去することを特徴とする。
【００１９】
または、基材の上に、タンタル、ニオブ、タンタル合金またはニオブ合金と、これらと相溶しない異相成分とを混合成膜して複列の成膜部を形成し、該隣接する成膜部の間にある未成膜部の中心部を折り返して、該成膜部相互の間にスペーサを挟んだ状態で、該箔同士を圧着させて、積層体を形成し、真空熱処理することによりタンタル、ニオブ、タンタル合金またはニオブ合金と異相成分とをそれぞれ粒成長させた後、前記異相成分と前記スペーサを選択的にエッチング除去することを特徴とする。
【００２０】
前記スペーサの厚さを１０μｍ以上５００μｍ以下とすることが好ましい。
【００２１】
前記真空熱処理する際に、前記積層体を加圧しながら真空熱処理することが好ましい。
【００２２】
また、前記異相成分が銅であり、かつ、前記スペーサが銅箔であることが好ましい。
【００２３】
本発明に係る積層型固体電解コンデンサは、前記本発明に係る積層型多孔質電極箔を用いていることを特徴とする。
【発明の効果】
【００２４】
本発明の積層型多孔質電極箔は、タンタル、ニオブ、タンタル合金またはニオブ合金を用いているため、エッチングアルミニウム箔に比べて、電解コンデンサの静電容量を大きくすることができる。また、積層された電極箔同士が、該電極箔間に隙間を有した状態で接続されている。このため、積層状態で電極箔内部まで均一に陽極酸化をなすことが可能であり、かつ、電極内部まで適切に陰極を形成することが可能となる。従って、コンデンサ特性に優れた積層型固体電解コンデンサを極めて効率的に作製することができる。
【発明を実施するための最良の形態】
【００２５】
本発明者らは、タンタルやニオブからなる多孔質電極箔を複数枚積層して接続した積層型多孔質電極箔を、固体電解コンデンサの陽極に用いることで、静電容量が飛躍的に向上し、かつ、固体電解コンデンサを効率的に作製しうることを見出して本発明を完成した。
【００２６】
本発明の積層型多孔質電極箔は、基材の上に、タンタル、ニオブ、タンタル合金またはニオブ合金からなる多孔質層が形成された多孔質電極箔が複数枚積層され、接続されている。タンタルやニオブを使用しているため、アルミニウム箔を用いた場合に比べて、体積当たりの静電容量を大きくすることができる。また、積層された多孔質電極箔同士は電気的に接続されており、かつ、多孔質電極箔間には隙間が形成されている。このため、積層状態で多孔質電極箔の内部まで均一に陽極酸化させ、引き続き陰極を形成してコンデンサ素子とすることができる。従って、コンデンサ素子を個別に作製し、積層して接続する従来の方法に比べ、コンデンサ特性に優れた積層型固体電解コンデンサを効率的に作製することができる。
【００２７】
積層された多孔質電極箔間に設けられる隙間は、最低限５μｍ程度以上あればよいが、１０μｍ以上の隙間であることが好ましい。これは、多孔質電極箔の内部に、陰極となる導電性高分子を効率的に形成するためである。通常、導電性高分子を用いた固体電解コンデンサでは、多孔質電極箔を陽極酸化した後に、内部にポリピロールやポリチオフェンなどが含浸重合されるが、一度の重合で、均一かつ十分な厚さの導電性高分子陰極層を多孔質電極箔の内部に形成することは困難であり、含浸重合を複数回、繰り返す必要がある。一度に形成する導電性高分子陰極層を薄くすると、多孔質電極箔の内部まで導電性高分子層を比較的均一に形成することができるが、生産効率が落ちる。逆に、一度に形成する導電性高分子陰極層を厚くすると、多孔質電極箔の内部まで均一に導電性高分子層を形成することができず、静電容量、損失、およびＥＳＲなど、コンデンサの諸特性を満たすことができない。多孔質電極箔間の隙間が１０μｍ未満の場合でも、一度に形成される導電性高分子陰極層を薄くすることで、導電性高分子陰極層を内部まで形成することは可能であるが、１０μｍ以上の隙間を有していることで、導電性高分子陰極層の含浸形成が容易になる。
【００２８】
一方、隙間は５００μｍ以下とすることが好ましい。隙間が５００μｍより大きくてもコンデンサ製造工程には影響を与えないが、隙間が大きくなると積層電極箔の厚みが増し、コンデンサの薄型化の観点から好ましくないからである。
【００２９】
なお、ここでは陰極として導電性高分子を用いる場合に関して説明したが、陰極として二酸化マンガンを形成する場合も同様である。
【００３０】
タンタル合金およびニオブ合金には、電解コンデンサの誘電体となる陽極酸化皮膜の漏れ電流や熱安定性などを改善するような元素が微量添加されたものがある。添加元素として、具体的にはＷ、Ｚｒ、Ｔｉ、Ｈｆ、またはＡｌなどの微量金属元素、従来のタンタルペレットで微量添加されているＰ、Ｎ、またはＢなどのドーパントを挙げることができる。また、タンタル−ニオブ合金は、タンタルとニオブの組成比に応じた中間的な特性を示し、これらの合金に含まれることは自明である。
【００３１】
基材としては、タンタル箔またはニオブ箔とすることが好ましいが、アルミニウム箔も用いることができる。タンタル箔やニオブ箔を用いるのは、それ自体が陽極酸化により優れた絶縁性を示す酸化皮膜を形成するからである。
【００３２】
本発明の積層型多孔質電極箔の製造方法は、一態様では、［１］基材の上に、タンタル、ニオブ、タンタル合金またはニオブ合金と、これらと相溶しない異相成分とを混合成膜して箔を形成する工程、［２］該複数の箔の成膜部相互の間にスペーサを挟んだ状態で、該箔同士を圧着させ、かつ、該箔の未成膜部同士を溶接して、積層体を形成する工程、［３］真空熱処理することによりタンタル、ニオブ、タンタル合金またはニオブ合金と異相成分とをそれぞれ粒成長させる工程、［４］異相成分とスペーサを選択的にエッチングする工程とに分けられる。
【００３３】
以下、各工程ごとに詳細に説明する。以下では、タンタル箔を基材として、その上にタンタルからなる多孔質層を形成する場合に関して説明するが、基材および多孔質層に他の材料およびその組合せを用いた場合も同様である。図１〜図４に、本発明の一態様に係る積層型多孔質電極箔の製造方法のフローを斜視図および断面図で示す。
【００３４】
［１］基材の上に、タンタル、ニオブ、タンタル合金またはニオブ合金と、これらと相溶しない異相成分とを混合成膜して箔を形成する工程
まず、タンタル箔を基材（１、１１）として、タンタルと混じり合わない異相成分とを混合成膜して、成膜部（５、１５）と未成膜部（６、１６）とからなる箔を形成する。混合成膜する手法としては、種々の手法が考えられるが、タンタルと異相成分の同時スパッタリングまたは同時蒸着法を用いることが好ましい。これらの薄膜形成プロセスにおいては、原子あるいはクラスターレベルで飛来した物質が基材に付着することで薄膜が形成される。このため、タンタルと異相成分がナノオーダーで微細に混合された薄膜を、再現性よく容易に得ることができるため、好ましい。
【００３５】
成膜時の膜厚は、得ようとする多孔質層の厚さや表面積、すなわち目的とする静電容量を考慮して、任意に調節することができる。同じ成膜条件の場合、成膜面積に対する実際の表面積は、膜厚に比例して増加するため、膜厚を厚くすることによりより大きな静電容量を得ることができる。
【００３６】
タンタルと混合成膜する異相成分は、体積比で３０〜７０％の範囲にあることが望ましい。異相成分を選択的に除去し、タンタルからなる多孔質層を得るためには、異相成分とタンタルがそれぞれ構造的につながっている必要がある。異相成分が体積比で３０％未満の場合、異相成分の構造的なつながりが悪くなり、引き続き行なわれる選択エッチングの工程で、異相成分が除去されずに、表面積の大きな多孔質構造が得られない。また逆に、異相成分が体積比で７０％を超える場合、タンタルの構造的なつながりが悪くなり、得られた多孔質構造の強度が弱くなる。ただし、これはあくまでも目安であり、異相成分の添加量を制限するものではない。成膜方法によって異なる膜の配向の程度や、多孔質層の設計によっては、この範囲外の添加量を採用してもよい。
【００３７】
成膜時のタンタルと異相成分の組成比は、最終的に得られる多孔質層の空隙率を考慮して決定する。本発明においては、選択的に除去可能な異相成分を用いているため、最終的に得られる多孔質層内部には異相成分は残留しない。従って、異相成分が多いほど、空隙率の大きい多孔質電極箔が得られることになる。異相成分としては、タンタルに実質的に溶解しない金属成分、または、タンタルに対して熱力学的に安定な酸化物などから選択する。金属成分としては、マグネシウムまたはカルシウムのようなアルカリ土類金属のほか、銅または銀などの金属を用いることができる。ただし、経済性、および、成膜や選択エッチングの容易さから、異相成分としては、銅を用いることが好ましい。
【００３８】
［２］複数の箔の成膜部相互の間にスペーサを挟んだ状態で、箔同士を圧着させ、かつ、箔の未成膜部同士を溶接して、積層体を形成する工程
成膜した複数の基材（１、１１）を、相互の成膜部（５、１５）と未成膜部（６、１６）を位置合わせし、箔の成膜部（５、１５）相互の間にスペーサ（３、１３）を挟んだ状態で、箔同士を圧着させて積層する。
【００３９】
この場合、積層した基材（１、１１）同士を、電気的および機械的に接合するため、基材同士を未成膜部（６、１６）で溶接する。溶接方法としては、電子ビーム溶接、レーザービーム溶接、抵抗溶接など、種々の方法が考えられるが、操作の簡便さから抵抗溶接が好ましい。
【００４０】
積層するタイミングとして、成膜後、熱処理後、あるいは、熱処理して選択エッチングをし、多孔質電極箔を得た後も考えられる。しかし、多孔質化した状態でハンドリングすると、箔同士の擦れや、外部応力が加わることにより、多孔質構造にダメージを与えてしまう可能性があるため、好ましくない。
【００４１】
また、積層した箔の間に均一な隙間がなく、多孔質層の一部が接触すると、陽極酸化が内部まで均一に行なわれなくなったり、続いて行なわれる陰極形成の工程で、導電性高分子層を内部まで形成することが困難となり、コンデンサ特性の低下を招く。
【００４２】
本発明におけるスペーサ（３、１３）は、熱処理、酸洗して最終的に得られる多孔質電極箔間の隙間を確保する役割を担う。スペーサ（３、１３）としては、均一な厚さで、平滑であり、かつ、タンタルに実質的に溶解せず、選択的にエッチングできるものを、使用することができる。具体的には、マグネシウム箔、銅箔、または銀箔などを使用することができるが、経済性や、種々の厚さの平滑な箔が容易に入手できるという点から、銅箔を用いることが好ましい。スペーサ（３、１３）がない状態で、積層して熱処理した場合、電極箔間の隙間が均一でなくなったり、熱処理によりうねりが生じたり、逆に、積層したタンタル同士の焼結が進行してしまい、異相成分が基材間に閉じ込められて除去できなくなったりしてしまうために好ましくない。
【００４３】
スペーサ（３、１３）に用いる銅箔の厚さは、多孔質電極箔間の隙間に応じて、１０μｍ以上５００μｍ以下の間で適宜設定しうる。スペーサ（３、１３）として銅箔を挟み、銅箔とタンタル−銅の混合膜を密着させた状態で真空熱処理すると、混合膜の銅と銅箔との間で、焼結が進行する。銅と銅箔は、選択エッチングで完全に除去されるため、このような手法により、多孔質電極箔間に最終的に銅箔の厚さに対応した均一な隙間が形成される。また、銅箔の厚さを変えることで、最終的に得られる積層型多孔質電極箔に、大幅な厚さの増加を招くことなく、かつ、コンデンサ製造工程に応じて必要な隙間を形成することができる。
【００４４】
［３］真空熱処理することによりタンタルまたはニオブと異相成分とをそれぞれ粒成長させる工程
第２工程で得られた積層体（７、１７）を真空中で熱処理することにより、タンタルと異相成分を粒成長させる。粒成長させることにより、タンタルと異相成分のそれぞれが構造的につながり、異相成分を除去することにより、安定した構造の多孔質層を得ることができるようになる。この積層体において、スペーサとタンタル−銅からなる混合膜との間に隙間があると、最終的に得られる多孔質電極箔間の隙間が、設計よりも厚くなってしまう。また、積層体をそのまま熱処理すると、うねりが発生する場合がある。これらを避けるために、積層体を加圧しながら真空熱処理することが好ましく、真空ホットプレスなどで加圧しながら真空熱処理することが効果的である。
【００４５】
［４］異相成分とスペーサを選択的にエッチング除去する工程
異相成分とスペーサを選択的にエッチングにより除去する。エッチングの前に、積層体（７、１７）を、目的とする形状に切断した後に、切断後の積層体（８、１８）についてエッチング処理することが好ましい。これは、切断処理に際して、箔間の隙間に影響が及ぶことを防止するためである。
【００４６】
タンタルは耐食性があるため、種々の酸およびアルカリを使用することができる。異相成分として銅を使用し、スペーサとして銅箔を使用した場合、硝酸、過酸化水素の他、塩化第二鉄や塩化第二銅の溶液を使用することができる。異相成分を選択的にエッチング除去した後、水洗し、乾燥して、本発明の積層型多孔質電極箔（９、１９）が得られる。
【００４７】
図５に、本発明の別態様に係る積層型多孔質電極箔の製造方法のフローを斜視図および断面図で示す。
【００４８】
本態様でも、基材（２１）の上に、タンタル、ニオブ、タンタル合金またはニオブ合金と、これらと相溶しない異相成分とを混合成膜して複列に成膜された箔を形成する。より具体的には、図５に示すように、両側に膜が形成される成膜部（２５）を形成し、成膜部（２５）の間に未成膜部（２６）を形成する。なお、この態様は、２層の多孔質電極箔を製造する場合に一般的には適用されるが、固体電解コンデンサの設計許容範囲内において３層以上とすることも可能であり、また、これらをさらに積層させて、相互に電気的に接続させて多層の多孔質電極箔を得てもよい。
【００４９】
その後、図５に示すように、スペーサ（２３）を挟んで、基材（２１）の未成膜部（２６）を折り返して、箔の成膜部（２５）同士を位置合わせして、圧着することにより、積層体を形成する。この場合は、基材（２１）が連続しており、上下の箔同士は電気的に接続されるため、溶接の工程が不要となる。
【００５０】
その後の、真空熱処理および選択的エッチングの工程については、前述の態様と同様である。
【００５１】
この他にも、種々の積層方法および接合方法が考えられるが、最終的に目的とする電極箔の形状および積層数に応じて、それに適した積層方法および接合方法を選択することができる。
【００５２】
以上のようにして得られた積層型多孔質電極箔（９、１９、２９）は、タンタルまたはニオブを用いているため、エッチングアルミニウム箔に比べて、電解コンデンサの静電容量を大きくすることができる。積層された多孔質電極箔同士は、接合されており、多孔質電極箔間には隙間を有している。このため、積層された状態で多孔質電極箔の内部まで均一に陽極酸化し、引き続き陰極を形成して、コンデンサ素子とすることができる。従って、コンデンサ素子を個別に作製し、積層して接続する従来の方法に比べ、効率的に積層型固体電解コンデンサを作製することができる。
【実施例】
【００５３】
以下、実施例により本発明を詳しく説明する。
【００５４】
（実施例１）
図３および４に、本実施例の積層型多孔質電極箔の製造方法のフローを斜視図および断面図で示す。
【００５５】
スパッタリングターゲットとして純度９９．９９％のタンタルターゲットおよび銅ターゲット（いずれも高純度化学株式会社製）と、基材（１１）として幅５０ｍｍ、長さ１１０ｍｍ、厚さ５０μｍのタンタル箔（東京電解株式会社製）とを、多元スパッタ装置（株式会社アルバック製、ＳＢＨ−２２０６ＲＤＥ）に用い、１．０ＰａのＡｒ雰囲気中、所定の投入電力比で、タンタルターゲットおよび銅ターゲットを同時にスパッタリングし、基材（１１）の上にＴａ−６０ｖｏｌ％Ｃｕからなる成膜部（１５）を厚さ１０μｍで成膜した。成膜時には、基材（１１）の一方の面にメタルマスク（図示せず）を付けて、基材（１１）の長手方向に伸びる幅１０ｍｍの成膜部（１５）と幅５ｍｍの未成膜部（１６）とが交互に並ぶ成膜パターンを形成した。その後、基材（１１）を裏返し、他方の面にも同様の成膜パターンで、Ｔａ−６０ｖｏｌ％Ｃｕからなる成膜部（１５）を厚さ１０μｍで成膜し、両面を成膜した基材（１１）を得た。１枚の基材（１１）には、その長手方向に列状に伸長する３列の成膜部（１５）が形成されていることになる。
【００５６】
両面を成膜した基材（１１）４枚の間のそれぞれに、基材（１１）の成膜部（１５）のみと密着するように、幅１０ｍｍ、長さ１１０ｍｍ、厚さ１８μｍの圧延銅箔（住友金属鉱山伸銅株式会社製）（１３）３枚を位置あわせして配置し、これらを圧着し、積層させた。
【００５７】
その後、未成膜部（１６）同士を、蓄電式抵抗溶接機（日本アビオニクス株式会社製、ＮＲＷ１００Ａ／ＮＴ−１００Ａ）で溶接することにより接合し、積層体（１７）を形成した。
【００５８】
得られた積層体（１７）を、厚さ５０ｍｍの銅板（図示せず）で挟み、真空ホットプレス装置（大亜真空株式会社製）中、雰囲気３．０×１０-3Ｐａ以下、面圧０．４９ＭＰａ（５ｋｇｆ/ｃｍ2）、７１５℃×１ｈｒの条件で、熱処理を行った。熱処理後の積層体（１７）の厚さをノギスで測定したところ、０．４ｍｍであり、大きな反りも見られなかった。
【００５９】
熱処理後の積層体（１７）から、１０ｍｍ角の成膜部（１５）と３ｍｍ幅の未成膜部（１６）を含むように、１３×１０ｍｍの短冊状に切り出した。その後、２．３ｍｏｌ／Ｌの硝酸に２時間、投入し、銅箔および銅を溶解し、水洗し、乾燥して、積層型多孔質電極箔（１９）を得た。
【００６０】
得られた積層型多孔質電極箔（１９）を化学分析した結果、残留している銅量は０．１質量％以下であり、銅箔および銅は、ほぼ全量、除去されていることが確認された。
【００６１】
また、得られた積層型多孔質電極箔（１９）の未成膜部（１６）に、φ０．３ｍｍのニオブワイヤ（東京電解株式会社製）を抵抗溶接し、８０℃、０．６ｖｏｌ％のリン酸水溶液中で、１０Ｖ、６時間の化成処理を行い、表面に陽極酸化皮膜を形成した。その後、３０質量％の硫酸水溶液中に浸漬し、白金黒付き白金箔電極を対極としてＬＣＲメーター（アジレントテクノロジ製、４２６３Ｂ）を用い、１２０Ｈｚ、ＤＣ１．５Ｖ、１．０Ｖｒｍｓの条件で、静電容量を測定した。また、超高抵抗／微小電流計（アドバンテスト製、Ｒ８３４０）を用い、７Ｖを印加して、５ｍｉｎ後の漏れ電流を測定した。測定した漏れ電流（ｎＡ）を、静電容量（μＦ）と漏れ電流測定時の印加電圧（Ｖｍ）で割り、ＬＣ（ｎＡ／μＦＶｍ）を求めた。測定結果を表１に示す。
【００６２】
（実施例２）
図５に、本実施例の積層型多孔質電極箔の製造方法のフローを斜視図および断面図で示す。
【００６３】
実施例１と同様に、Ｔａ−６０ｖｏｌ％Ｃｕからなる成膜部（２５）を厚さ１０μｍで、両面を成膜した基材（２１）を得た後、幅１０ｍｍの成膜部（２５）２列と、その間に、幅５ｍｍの未成膜部（２６）を含むように、切り出した。その後、成膜部（２５）と両面が密着するように、幅１０ｍｍ、長さ１１０ｍｍ、厚さ１８μｍの圧延銅箔（住友金属鉱山伸銅株式会社製）（２３）１枚を位置あわせして挟んで折り返した。その後、面圧０．９８ＭＰａ（１０ｋｇｆ／ｃｍ2）でハンドプレスして、積層体（２７）を形成した。
【００６４】
得られた積層体（２７）を、実施例１と同様の条件で真空熱処理した。熱処理後の積層体（２７）の厚さをノギスで測定したところ、０．２ｍｍであり、大きな反りも見られなかった。熱処理後の積層体（２７）から、幅１０ｍｍで切り出して、１２．５×１０ｍｍの短冊状にした後、実施例１と同様に酸洗し、水洗し、乾燥して、積層型多孔質電極箔（２９）を得た。
【００６５】
得られた積層型多孔質電極箔（２９）について、実施例１と同様に陽極酸化して、静電容量と漏れ電流を測定した。結果を表１に示す。
【００６６】
（実施例３）
図３および４に、本実施例の積層型多孔質電極箔の製造方法のフローを斜視図および断面図で示す。
【００６７】
スパッタリングターゲットとして純度９９．９％のニオブターゲット（東京電解株式会社製）、および純度９９．９９％の銅ターゲット（高純度化学株式会社製）と、基材（１１）として幅５０ｍｍ、長さ１１０ｍｍ、厚さ５０μｍのニオブ箔（東京電解株式会社製）とを、多元スパッタ装置（株式会社アルバック製、ＳＢＨ−２２０６ＲＤＥ）を用い、１．０ＰａのＡｒ雰囲気中、所定の投入電力比で、ニオブターゲットおよび銅ターゲットを同時にスパッタリングし、基材（１１）の上にＮｂ−６０ｖｏｌ％Ｃｕからなる成膜部（１５）を厚さ１０μｍで成膜した。成膜時には、基材（１１）の一方の面にメタルマスク（図示せず）を付けて、基材（１１）の長手方向に伸びる幅１０ｍｍの成膜部（１５）と幅５ｍｍの未成膜部（１６）とが交互に並ぶ成膜パターンを形成した。その後、基材（１１）を裏返し、他方の面にも同様の成膜パターンで、Ｎｂ−６０ｖｏｌ％Ｃｕからなる成膜部（１５）を厚さ１０μｍで成膜し、両面を成膜した基材（１１）を得た。
【００６８】
両面を成膜した基材（１１）４枚の間のそれぞれに、基材（１１）の成膜部（１５）のみと密着するように、幅１０ｍｍ、長さ１１０ｍｍ、厚さ１８μｍの圧延銅箔（住友金属鉱山伸銅株式会社製）（１３）３枚を位置あわせして配置することにより、積層した。その後、未成膜部（１６）同士を、蓄電式抵抗溶接機（日本アビオニクス株式会社製、ＮＲＷ１００Ａ／ＮＴ−１００Ａ）で溶接することにより接合し、積層体（１７）を形成した。
【００６９】
得られた積層体（１７）を、厚さ５０ｍｍの銅板（図示せず）で挟み、真空ホットプレス装置（大亜真空株式会社製）中、雰囲気３．０×１０-3Ｐａ以下、面圧０．４９ＭＰａ（５ｋｇｆ/ｃｍ2）、７１５℃×１ｈｒの条件で、熱処理を行った。熱処理後の積層体（１７）の厚さをノギスで測定したところ、０．４ｍｍであり、大きな反りも見られなかった。熱処理後の積層体（１７）から、１０ｍｍ角の成膜部（１５）と３ｍｍ幅の未成膜部（１６）を含むように、１３×１０ｍｍの短冊状に切り出した。その後、２．３ｍｏｌ／Ｌの硝酸に２時間、投入し、銅箔および銅を溶解し、水洗し、乾燥して、積層型多孔質電極箔（１９）を得た。
【００７０】
得られた積層型多孔質電極箔（１９）を化学分析した結果、残留している銅量は０．１質量％以下であり、銅箔および銅は、ほぼ全量、除去されていることが確認された。
【００７１】
その後、実施例１と同様に陽極酸化して、静電容量と漏れ電流を測定した。結果を表１に示す。
【００７２】
（比較例１）
図６に、本比較例の単層多孔質電極箔の製造方法のフローを斜視図で示す。
【００７３】
実施例１と同様にして、Ｔａ−６０ｖｏｌ％Ｃｕからなる成膜部（３５）を厚さ１０μｍで、両面を成膜した基材（３１）を得た後、高温真空炉中、３．０×１０-3Ｐａ以下で、７１５℃×１ｈｒの熱処理を行った。
【００７４】
熱処理後に、１０ｍｍ角の成膜部（３５）と３ｍｍ幅の未成膜部（３６）を含むように、１３×１０ｍｍの短冊状に切り出した。その後、２．３ｍｏｌ／Ｌの硝酸に２時間、投入し、銅を溶解し、水洗し、乾燥して、単層多孔質電極箔（３８）を得た。
【００７５】
その後、実施例１と同様に陽極酸化して、静電容量と漏れ電流を測定した。結果を表１に示す。
【００７６】
（比較例２）
図６に、本比較例の単層多孔質電極箔の製造方法のフローを斜視図で示す。
【００７７】
実施例３と同様にして、Ｎｂ−６０ｖｏｌ％Ｃｕからなる成膜部（３５）を厚さ１０μｍで、両面を成膜した基材（３１）を得た後、高温真空炉中、３．０×１０-3Ｐａ以下で、７１５℃×１ｈｒの熱処理を行った。
【００７８】
熱処理後に、１０ｍｍ角の成膜部（３５）と３ｍｍ幅の未成膜部（３６）を含むように、１３×１０ｍｍの短冊状に切り出した。その後、２．３ｍｏｌ／Ｌの硝酸に２時間、投入し、銅を溶解し、水洗し、乾燥して、単層多孔質電極箔（３８）を得た。
【００７９】
その後、実施例１と同様に陽極酸化して、静電容量と漏れ電流を測定した。結果を表１に示す。
【００８０】
（比較例３）
図７に、本比較例の積層型多孔質電極箔の製造方法のフローを斜視図で示す。
【００８１】
実施例１と同様に、Ｔａ−６０ｖｏｌ％Ｃｕからなる成膜部（４５）を厚さ１０μｍで、両面を成膜した基材（４１）を得た後、幅１０ｍｍの成膜部（４５）２列と、その間に、幅５ｍｍの未成膜部（４６）を含むように、切り出した。その後、折り返し、面圧０．９８ＭＰａ（１０ｋｇｆ／ｃｍ2）でハンドプレスして、積層体（４７）を形成した。
【００８２】
得られた積層体（４７）を、実施例１と同様の条件で真空熱処理した。熱処理後の積層体（４７）から、幅１０ｍｍで切り出して、１２．５×１０ｍｍの短冊状にした後、実施例１と同様に酸洗し、水洗し、乾燥した。
【００８３】
得られた試料（４９）を化学分析した結果、残留している銅量は２．１質量％であり、スパッタで付着した銅量から逆算すると、スパッタで付着した銅の約３０％が、溶解除去できずに電極箔間に残留していることが分かった。そのため、本比較例では、積層多孔質電極箔を作製することができなかった。
【００８４】
（比較例４）
図８に、本比較例の積層型多孔質電極箔の製造方法のフローを斜視図で示す。
【００８５】
比較例１で得られた単層多孔質電極箔（３８）、４枚を、積層した。その後、未成膜部分（３６）同士を、蓄電式抵抗溶接機（日本アビオニクス株式会社製、ＮＲＷ１００Ａ／ＮＴ−１００Ａ）で溶接することにより接合し、積層型多孔質電極箔（３９）を形成した。得られた積層型多孔質電極箔（３９）の厚さをノギスで測定したところ、０．３５ｍｍであった。
【００８６】
得られた積層型多孔質電極箔（３９）について、実施例１と同様に陽極酸化して、静電容量と漏れ電流を測定した。結果を表１に示す。
【００８７】
（比較例５）
厚さ約３０μｍである基材と、基材の両面でそれぞれ厚さ約４０μｍであるエッチング層とからなり、全体の厚さが１１０μｍである交流エッチングアルミニウム箔を、１０×１０ｍｍに切り出した。
【００８８】
これに、φ０．３ｍｍのニオブワイヤ（東京電解株式会社製）を抵抗溶接し、８０℃、導電率５ｍＳ／ｃｍのほう酸アンモニウム水溶液中で、１０Ｖ、６時間の化成処理を行い、表面に陽極酸化皮膜を形成した。その後、３０質量％の硫酸水溶液中に浸漬し、白金黒付き白金箔電極を対極としてＬＣＲメーター（アジレントテクノロジ製、４２６３Ｂ）を用い、１２０Ｈｚ、ＤＣ１．５Ｖ、１．０Ｖｒｍｓの条件で、静電容量を測定した。測定結果を表１に示す。
【００８９】
（比較例６）
厚さ約３０μｍである基材と、基材の両面でそれぞれ厚さ約４０μｍであるエッチング層とからなり、全体の厚さが１１０μｍである交流エッチングアルミニウム箔を、４枚積層し、端部を抵抗溶接で接合し、１０×１０ｍｍに切り出した。得られた積層体の厚さをノギスで測定したところ、０．５ｍｍであった。
【００９０】
これに、φ０．３ｍｍのニオブワイヤ（東京電解株式会社製）を抵抗溶接し、８０℃、導電率５ｍＳ／ｃｍのほう酸アンモニウム水溶液中で、１０Ｖ、６時間の化成処理を行い、表面に陽極酸化皮膜を形成した。その後、３０℃、３０質量％の硫酸水溶液中に浸漬し、白金黒付き白金箔電極を対極としてＬＣＲメーター（アジレントテクノロジ製、４２６３Ｂ）を用い、１２０Ｈｚ、ＤＣ１．５Ｖ、１．０Ｖｒｍｓの条件で、静電容量を測定した。測定結果を表１に示す。
【表１】
2010114297.tif 000003
【００９１】
本発明の実施例１〜３の積層型多孔質電極箔は、材質としてタンタルおよびニオブを使用しており、電極面積当たりの容量、および電極体積当たりの容量が大きい。また、実施例１〜３の積層型多孔質電極箔と、比較例１および２の単層多孔質電極箔とを比較すると、電極面積当たりの容量は、積層数にほぼ比例しており、漏れ電流の値は、ほぼ同等である。従って、単層電極箔を積層した時に、期待されるとおりの特性が得られていることが分かる。これは、多孔質電極箔の間に均一な隙間を有しており、積層された多孔質電極箔の内部まで均一な陽極酸化が行なわれていることを示している。
【００９２】
これに対し、スペーサを使用しなかった比較例３においては、銅箔を溶かし切れずに、積層型多孔質電極箔を得ることができなかった。
【００９３】
また、多孔質化してから積層した比較例４においては、積層数から期待される電極面積当たりの容量が小さく、また漏れ電流も大きくなっている。これは、多孔質化してから積層化したために、多孔質電極箔同士が接触している部分が存在して、陽極酸化が内部まで均一に行なわれていないこと、ハンドリングのこすれや、積層時または溶接時の外部応力などにより、多孔質層がダメージを受けたことなどが、原因として考えられる。
【００９４】
比較例５は、アルミニウム箔単層のため、電極面積当たりの容量および電極体積当たりの容量が小さい。比較例６においては、比較例４と同様、積層数から期待される容量が得られていない。これは、比較例４と同様の理由からと考えられる。
【００９５】
以上、説明したように、本発明の積層型多孔質電極箔は、タンタルまたはニオブを用いているため、エッチングアルミニウム箔に比べて電解コンデンサの静電容量を大きくすることができる。また、積層された多孔質電極箔同士が接合されており、多孔質電極箔間には隙間を有しているため、積層状態で多孔質電極箔の内部まで均一に陽極酸化でき、引き続き陰極を形成してコンデンサ素子とすることができる。従って、コンデンサ素子を個別に作製して積層し、接続する従来の方法に比べ、効率的に積層型固体電解コンデンサを作製することができる。
【図面の簡単な説明】
【００９６】
【図１】本発明の積層型多孔質電極箔の製造方法の一実施例を斜視図で示すフローである。
【図２】本発明の積層型多孔質電極箔の製造方法の一実施例を断面図で示すフローである。
【図３】実施例１、３の積層型多孔質電極箔の製造方法を斜視図で示すフローである。
【図４】実施例１、３の積層型多孔質電極箔の製造方法を斜視図で示すフローである。
【図５】実施例２の積層型多孔質電極箔の製造方法を斜視図および断面図で示すフローである。
【図６】比較例１、２の単層多孔質電極箔の製造方法を斜視図で示すフローである。
【図７】比較例３の積層型多孔質電極箔の製造方法を斜視図で示すフローである。
【図８】比較例４の積層型多孔質電極箔の製造方法を斜視図で示すフローである。
【符号の説明】
【００９７】
１、１１、２１、３１、４１  基材
３、１３、２３、４３  銅箔
４、１４  溶接部
５、１５、２５、３５、４５  成膜部
６、１６、２６、３６、４６  未成膜部
７、１７、２７、４７  積層体
８、１８、２８  切り出した積層体
９、１９、２９、３９  積層型多孔質電極箔
３８  単層多孔質電極箔
４８、４９  試料
【図１】
2010114297.tif 000004
【図２】
2010114297.tif 000005
【図３】
2010114297.tif 000006
【図４】
2010114297.tif 000007
【図５】
2010114297.tif 000008
【図６】
2010114297.tif 000009
【図７】
2010114297.tif 000010
【図８】
2010114297.tif 000011