(57)【要約】      （修正有）【課題】制御回路は、製造コストを高め、回路の複雑さを増してしまう。【解決手段】ブラシレスＤＣモータを駆動するためのマイクロプロセッサ２００が、少なくとも１つのＣＰＵ２０１と、モータの各相につき２つのパルス幅変調モジュールＥＰＷＭ００、ＥＰＷＭ０１、ＥＰＷＭ１０、ＥＰＷＭ１１、ＥＰＷＭ２０、ＥＰＷＭ２１を備えるパルス幅変調ロジック２０２と、各相につき１つのファースト・シャットダウン・ロジック・モジュールＦＳＤ０、ＦＳＤ１、ＦＳＤ２を備えるファースト・シャットダウン・ロジック２０３と、各相につき１つのマルチスレッショルド・コンパレータ・モジュールを備えるマルチスレッショルド・コンパレータ・ロジック２０４と、を有し、パルス幅変調ロジック２０２の出力信号を、マイクロプロセッサ内で問い合わせることができ、ファースト・シャットダウン・ロジック２０３のための制御信号として使用することができる。【選択図】図２
2010193707.tif 000002
【特許請求の範囲】
【請求項１】
回転子（１０１）と、パルス幅変調ロジック（２０２）によってブリッジ回路を駆動するマイクロプロセッサ（２００）によって駆動されるときに固定子磁界を画定するいくつかの固定子巻線（Ａ、Ｂ、Ｃ）と、を有するブラシレスＤＣモータ（１００）を駆動するため、
固定子磁界の転流をトリガするステップと、
非通電の固定子巻線（Ａ、Ｂ、Ｃ）において回転子（１０１）の回転によって誘導される電圧を、しきい値電圧への到達、非到達、または超過に関して監視するステップと、
固定子磁界の転流のトリガと、電圧のしきい値電圧への到達、非到達、または超過との間の遅延時間を割り出すステップと、
このようにして割り出される遅延時間を使用して、固定子磁界の次の転流のためのトリガ時点を定めるステップと
を少なくとも有する方法であって、
非通電の固定子巻線（Ａ、Ｂ、Ｃ）において回転子（１０１）の回転によって誘導される電圧を、しきい値電圧への到達、非到達、または超過に関して監視するステップが、マイクロプロセッサに統合されるマルチスレッショルド・コンパレータ・ロジック（２０４）によって実現され、パルス幅変調に同期させられ、同期は、マイクロプロセッサ（２００）に統合されるファースト・シャットダウン・ロジック（２０３）によって実現されることを特徴とする方法。
【請求項２】
ブラシレスＤＣモータ（１００）を駆動するためのマイクロプロセッサ（２００）であって、
ＣＰＵ（２０１）と、
ＤＣモータ（１００）の各相につき２つのパルス幅変調モジュール（ＥＰＷＭ００、ＥＰＷＭ０１、ＥＰＷＭ１０、ＥＰＷＭ１１、ＥＰＷＭ２０、ＥＰＷＭ２１）を有するパルス幅変調ロジック（２０２）と、
ＤＣモータ（１００）の各相につき１つのファースト・シャットダウン・ロジック・モジュール（ＦＳＤ０、ＦＳＤ１、ＦＳＤ２）を有するファースト・シャットダウン・ロジック（２０３）と、
ＤＣモータ（１００）の各相につき１つのマルチスレッショルド・コンパレータ・モジュールを備えるマルチスレッショルド・コンパレータ・ロジック（２０４）と
を少なくとも有し、
パルス幅変調ロジック（２０２）の出力信号を、マイクロプロセッサ内で問い合わせることができ、ファースト・シャットダウン・ロジック（２０３）のための制御信号として使用することができるマイクロプロセッサ（２００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブラシレスＤＣモータを駆動するための方法およびブラシレスＤＣモータを駆動するためのマイクロコントローラに関する。
【背景技術】
【０００２】
典型的なブラシレスＤＣモータは、永久磁石が取り付けられている回転子と、１つ以上の磁極対と、複数（通常は、３つ）の相を有する固定子とを備える。モータを動作させ、あるいは動作を維持するために、回転磁界が、特に相のブロック整流など、制御用の電子回路の助けによって固定子巻線への電流を時間変化させることによって生成される。回転子が回転磁界に追従し、回転子の回転運動がもたらされる。
【０００３】
したがって、回転子が正しい位置に発見されるたびに固定子の磁界を移動させることが決定的に重要である。固定子の磁界が回転子の前方に進みすぎると、回転子がもはや追従できず、ブロックされてしまう。回転子が固定子の磁界よりも前に進むと、回転子が制動され、モータがもはや自身の最大トルクを発生できなくなる。
【０００４】
実際の回転子の位置についての情報を得るために、一方では、それを追加のセンサ（特に、ホールセンサ）によって割り出すことができ、次いでモータの駆動の目的に使用することができる。しかしながら、この手順は、特にこの追加のセンサを設けることに関係するコストゆえに、欠点を有する。
【０００５】
あるいは、回転している回転子によって固定子巻線に逆誘導される電圧（逆起電力、ＢＥＭＦ）の推移から、回転子の位置を逆に割り出すことができ、そのような電圧を、特に通電されていない固定子巻線において観察することができる。このように、最も取得が簡単であり、最もロバストでもある位置情報が、ＢＥＭＦのゼロ通過を検出することによって得られる。この情報のロバストかつ確実な取得のための手法を、例えばＵＳ  ２００７／００１３３３０  Ａ１、ＵＳ  ２００６／０１７０３８３  Ａ１、ＤＥ  ６９８  ３１  ７７６  Ｔ２、およびＤＥ  ６９０  １７  １５２  Ｔ２から導き出すことができる。
【０００６】
Ａ／Ｄ変換器を使用することによってコンピュータによって支援された様式でＢＥＭＦを評価することが知られている。この場合、Ａ／Ｄ変換器によって割り出された結果が、ソフトウェアによって、ゼロ通過に対応する基準値と比較される。この手順において、高速なＡ／Ｄ変換器を用意しなければならず、ソフトウェアにもとづくゼロ通過の検出に、強力なＣＰＵが必要である他に、基準値を、追加の基準電圧源やモータの中性点または仮想の中性点における外部基準の入力によってもたらさなければならないということが、欠点である。さらに、パルス幅変調（ＰＷＭ）によるモータの制御の場合に、Ａ／Ｄ変換器とモータ電圧との間の同期を実行しなければならず、あるいは信号の伝播時間を長くするフィルタ処理回路を設けなければならない。
【０００７】
あるいは、制御回路へと追加され、ＢＥＭＦをゼロ通過に対応する基準電圧と比較し、基準電圧の超過または未達時にマイクロコントローラへとトリガ信号を供給する追加の回路を設けることが、知られている。この回路は、製造コストを高め、回路の複雑さを増してしまう。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ブラシレスＤＣモータをモータの始動後に駆動するための改善された方法およびマイクロコントローラを提供することにある。この目的は、ＤＣモータを駆動するための方法であって、請求項１の特徴を備える方法、ならびにブラシレスＤＣモータを駆動するためのマイクロコントローラであって、請求項２の特徴を備えるマイクロコントローラによって達成される。
【課題を解決するための手段】
【０００９】
回転子と、パルス幅変調のためのロジックによってブリッジ回路を駆動するマイクロプロセッサによって駆動されるときに固定子磁界を画定するいくつかの固定子巻線と、を有するブラシレスＤＣモータを駆動するための本発明による方法は、固定子磁界の転流をトリガするステップと、非通電の固定子巻線において回転子の回転によって誘導される電圧を、しきい値電圧への到達、非到達、または超過に関して監視するステップと、固定子磁界の転流のトリガと、電圧のしきい値電圧への到達、非到達、または超過との間の遅延時間を割り出すステップと、このようにして割り出される遅延時間を使用して、固定子磁界の次の転流のためのトリガ時点を定めるステップとを少なくとも有する。この場合、非通電の固定子巻線において回転子の回転によって誘導される電圧を、しきい値電圧への到達、非到達、または超過に関して監視するステップが、マイクロプロセッサに統合されるマルチスレッショルド・コンパレータ・ロジックによって実行され、パルス幅変調に同期させられ、同期は、マイクロプロセッサに統合されるファースト・シャットダウン・ロジックによって実現される。
【００１０】
ブラシレスＤＣモータを駆動するための本発明によるマイクロプロセッサは、少なくとも１つのＣＰＵと、ＤＣモータの各相につき２つのパルス幅変調モジュールを備えるパルス幅変調ロジックと、ＤＣモータの各相につき１つのファースト・シャットダウン・ロジック・モジュールを備えるファースト・シャットダウン・ロジックと、ＤＣモータの各相につき１つのマルチスレッショルド・コンパレータ・ロジック・モジュールを備えるマルチスレッショルド・コンパレータ・ロジックと、を有し、パルス幅変調ロジックの出力信号を、マイクロプロセッサ内で問い合わせることができ、ファースト・シャットダウン・ロジックのための制御信号として使用することができる。
【００１１】
本発明に従って設計されたマイクロプロセッサのマルチスレッショルドコンパレータ（ＭＴＣ）は、とりわけ、接地ＧＮＤに対する動作電位ＶＢＡＴの半分に相当する基準電位の選択を可能にする。この基準は、ＭＴＣのために選択される。１つのＭＴＣが、電流制限抵抗ＲＦＢＫを介して固定子巻線の端子へと毎回接続される。固定子磁界が、考えられる６つの段階のどれにあるかに応じて、非通電の固定子巻線の端子へと直接接続されたＭＴＣが、正（ＧＮＤ後のＶＢＡＴ）または負（ＶＢＡＴ後のＧＮＤ）のＢＥＭＦのゼロ通過の検出のためにプログラムされる。このプログラミングは、転流の直後に行われる。
【００１２】
ブロック整流が使用される場合、電圧は、通常はパルス幅変調（ＰＷＭ）ゆえに固定子巻線の端子において変化する。このやり方で、ＢＥＭＦ電圧の観察のために、ゼロ通過は、ＰＷＭがオンである時間の間の変調された電圧のＶＢＡＴ／２にのみ位置する結果となる。ＰＷＭがオンでないときのＢＥＭＦ電圧の評価は、基準ＶＢＡＴ／２が使用される場合、誤った結果につながる。
【００１３】
ファースト・シャットダウン・ロジックを使用することで、ＰＷＭ変調された電圧がオンであるときにのみ、ＭＴＣの出力信号を評価することができる。また、ＦＳＤの使用は、観察ウインドウをさらに限定することを可能にする。これは、プログラム可能な遅延時間によって達成される。これにより、マイクロプロセッサにおいて利用可能にされ、ＦＳＤによって同期のために使用されるＰＷＭ信号と、非通電の固定子巻線の端子においてＭＴＣによって観察される信号との間の時間を、補償することができる。
【００１４】
ＢＥＭＦのゼロ通過が検出されるとき、割り込みがＦＳＤによってトリガされる。最後の転流からの経過時間が、関連のＦＳＤ割り込みサービスルーチン（ＩＳＲ）内のハードウェアタイマをプログラムすることによって、ＢＥＭＦのゼロ通過と次の転流時点との間の遅延時間として設定される。最後の転流からの経過時間から、回転数に応じた位相の前進を減算したものが、関連のＦＳＤ割り込みサービスルーチン（ＩＳＲ）内のハードウェアタイマをプログラムすることによって、ＢＥＭＦのゼロ通過と次の転流時点との間の遅延時間として設定される。この時間が過ぎた後に、タイマが割り込みをトリガする。タイマが、関連のタイマＩＳＲにおいて新たに開始され、次の転流段階が実行され、新たな転流段階に属するＭＴＣが、ＢＥＭＦのゼロ通過の検出に合わせて構成される。
【００１５】
マイクロプロセッサに存在するＭＴＣおよびＦＳＤを使用することによって、ＢＥＭＦのゼロ通過の検出のために、他の部品は不要である。ＡＤＣを備える技術的解決策と比べ、ＣＰＵの負荷が大幅に少なくなる。また、１：５以上の回転数の調節範囲が、本明細書に記載の手順によって可能である。
【発明の効果】
【００１６】
以下で、本発明を、図面に示した実施形態の例にもとづいて、さらに詳しく説明する。
【図面の簡単な説明】
【００１７】
【図１ａ】３相ブラシレスＤＣモータの概略図を示している。
【図１ｂ】ブロック整流による駆動における回転子の回転の最中の相Ａ、Ｂ、およびＣの接点の接地ＧＮＤに対する電位の推移を示している。
【図１ｃ】６つの異なる時点における図１ａに示したブラシレスＤＣモータの回転子の位置を概略的に示している。
【図１ｄ】図１ａに示したモータの発電機としての動作のために固定子コイルに毎回誘導されるＢＥＭＦを示している。
【図１ｅ】ＢＥＭＦを考慮した図１ｂからのブロック整流の各段階の関数としての制御電圧の推移を示している。
【図１ｆ】パルス幅変調の影響を考慮し、ある相について、その相がフロートである段階における接地ＧＮＤに対する電位の推移の概略図を示している。
【図２】３極ブラシレスＤＣモータを駆動するための本発明によるマイクロプロセッサ２００の実施形態を、概略的に示している。
【発明を実施するための形態】
【００１８】
本発明を示すために、以下では、３相モータの一般的に用いられる事例を考慮する。しかしながら、ここに説明される考え方は、ブラシレスの多相モータ（特に、Ｙ構成に接続されたモータ）に広く適用可能である。
【００１９】
図１ａ〜ｅは、ブロック整流によって３相ブラシレス電気モータを駆動するための従来技術から公知の基本的な考え方を示している。
【００２０】
図１ａは、３つの固定子コイルＡ、Ｂ、Ｃ（以下では、同義語として「相」とも称される）と、永久磁石が設けられた回転子１０１とを備える３相ブラシレスＤＣモータ１００を概略的に示している。
【００２１】
図１ｂは、ブロック整流による駆動について、回転子の回転の最中の相Ａ、Ｂ、およびＣの接点の接地ＧＮＤに対する電位の推移を示している。曲線１１０が、相Ａの電位の推移を示し、曲線１１１が、相Ｂの電位の推移を示し、曲線１１２が、相Ｃの電位の推移を示している。
【００２２】
回転子の回転が、図１ｂにおいて０から５までの番号が付されている６つの段階へと分割されている。ある段階から次の段階への移行は、各々の場合において転流を必要とする。
【００２３】
これらの段階の各々において、動作電位ＶＢＡＴが、相Ａ、Ｂ、Ｃの接点の１つにおいて接地に対向して加えられ、相Ａ、Ｂ、Ｃの第２の接点が接地に保たれる一方で、相Ａ、Ｂ、Ｃの残りの接点はフロートのままとされ、すなわち相Ａ、Ｂ、Ｃの残りの２つの接点の場合のように、あらかじめ指定される所定の電位に保たれることがない。フロートは、曲線１１０、１１１、および１１２の各々において、破線で示されている。ＢＥＭＦは、図１ａにおいては無視されており、したがって固定子コイルの寸法が理想的であると仮定（通常は、この仮定がほぼ満足される）し、Ｙ接続のフロートの相について、ＧＮＤに対してＶＢＡＴ／２の電位がもたらされる。
【００２４】
使用される表現を簡単にするために、以下では、「ある相がある電位に設定される」という決まり文句を使用するが、これは、相当する固定子コイルまたは相の接点が、この電位に設定されることだけを意味する。電位ＶＢＡＴが印加される場合、これは「ＨＩ（ハイ）」状態に相当し、接地電位ＧＮＤの印加は、「ＬＯＷ（ロー）」状態に相当する。
【００２５】
したがって、図１ｂに示さされている図において、
段階０においては、相Ａが、ＶＢＡＴに保たれ、相Ｂが、ＧＮＤに保たれる一方で、相Ｃが、フロートであり、
段階１においては、相Ａが、ＶＢＡＴに保たれ、相Ｃが、ＧＮＤに保たれる一方で、相Ｂが、フロートであり、
段階２においては、相Ｂが、ＶＢＡＴに保たれ、相Ｃが、ＧＮＤに保たれる一方で、相Ａが、フロートであり、
段階３においては、相Ｂが、ＶＢＡＴに保たれ、相Ａが、ＧＮＤに保たれる一方で、相Ｃが、フロートであり、
段階４においては、相Ｃが、ＶＢＡＴに保たれ、相Ａが、ＧＮＤに保たれる一方で、相Ｂが、フロートであり、
段階５においては、相Ｃが、ＶＢＡＴに保たれ、相Ｂが、ＧＮＤに保たれる一方で、相Ａが、フロートである。
【００２６】
図１ｃが、６つの異なる時点ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、およびｔ６における図１ａに示したブラシレスＤＣモータ１００の回転子１０１の位置を概略的に示している。
【００２７】
図１ｄにおいて、図１ａに示したモータの発電機としての動作のたびに誘導されるＢＥＭＦが、時間の関数として示されており、特に時間の関数としての固定子コイルまたは相Ａ、Ｂ、およびＣにおける図１ｃに示した回転子の位置によって画定される時点ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６に関して示されている。したがって、相ＡのＢＥＭＦが、実線１２１として示され、相ＢのＢＥＭＦが、破線１２２として示され、相ＣのＢＥＭＦが、一点鎖線１２３として示されている。
【００２８】
位置の割り出しに必要なＢＥＭＦのゼロ通過の検出は、いずれの場合も、フロートの相に対応する固定子巻線において行われる。
【００２９】
相Ａの曲線１３１におけるＢＥＭＦ、相Ｂの曲線１３２におけるＢＥＭＦ、および相Ｃの曲線１３３におけるＢＥＭＦを考慮した図１ｂからのブロック整流の各段階の関数としての制御電圧の曲線が、図１ｅに示されている。ＢＥＭＦがゼロ通過を有するこの時点において、接地に対向するＶＢＡＴ／２の電位が生じ、この限界がより高い電位の値から始まる段階およびより低い電位の値から始まる段階のあとで生じることができることが、明らかである。したがって、監視されるべき状態が、毎回、所与の段階の相Ａ、Ｂ、Ｃに応じて、電圧がしきい値に達し、しきい値を超え、あるいはしきい値に達していないことを示すことができる。
【００３０】
図１ｆが、ある相について、その相がフロートである段階における接地ＧＮＤに対する電位の推移の概略図を、パルス幅変調の影響が考慮される場合について、段階１の相Ｂを例にして示している。パルス幅変調は、パルス変調された信号が「ロー」状態にある時点に関して、フロートの相がＧＮＤに対してＢＥＭＦの電位のみを有するという状況をもたらす。したがって、誤った測定の危険を回避するために、ＢＥＭＦが分析される時点の同期が、ＰＷＭにおいては絶対的に必要である。
【００３１】
図２は、３極ブラシレスＤＣモータを駆動するための本発明によるマイクロプロセッサ２００の実施形態を概略的に示している。
【００３２】
マイクロプロセッサ２００は、１１個のピンＢＶＤＤ、ＢＨ０．０、ＢＨ１．０、ＢＨ０．１、ＢＨ１．１、ＢＨ０．２、ＢＨ１．２、Ｂ０．０、Ｂ０．１、Ｂ０．３、およびＢＶＳＳを提供する。マイクロプロセッサ２００の電圧供給は、ピンＢＶＤＤおよびＢＶＳＳを介してもたらされる。
【００３３】
マイクロプロセッサ２００は、ＣＰＵ２０１、パルス幅変調ロジック２０２、ファースト・シャットダウン・ロジック２０３、およびマルチスレッショルド・コンパレータ・ロジック２０４を有する。迅速かつ容易な理解のために、マイクロプロセッサ２００のこれらの機能ロジック群の間の信号の通信は、示されていない。
【００３４】
パルス幅変調ロジック２０２は、駆動されるモータの各相につき、２つのパルス幅変調モジュールを有する。すなわち、ＥＰＷＭ００、ＥＰＷＭ０１、ＥＰＷＭ０２、ＥＰＷＭ０３、ＥＰＷＭ０４、ＥＰＷＭ０５である。パルス幅変調モジュールの出力信号を、マイクロプロセッサの内部で利用可能にすることができる。それらはさらに、回転子コイルによって電流を調節するためのブリッジ回路の制御のために、ピンＢＨ０．０、ＢＨ１．０、ＢＨ０．１、ＢＨ１．１、ＢＨ０．２、およびＢＨ１．２にも供給される。
【００３５】
ファースト・シャットダウン・ロジック２０３は、駆動対象の各相Ａ、Ｂ、Ｃのためのファースト・シャットダウン・モジュールＦＳＤ０、ＦＳＤ１、ＦＳＤ２を有する。コマンド入力において信号を直接、またはプログラム可能な遅延時間の終了後に受信した後で、各々の場合において、ファースト・シャットダウン・モジュールＦＳＤ０、ＦＳＤ１、ＦＳＤ２は、測定入力に加えられた信号をプログラム可能な基準値と比較する。このやり方で、相当するパルス幅変調モジュールＥＰＷＭ００、ＥＰＷＭ０１、ＥＰＷＭ０２、ＥＰＷＭ０３、ＥＰＷＭ０４、ＥＰＷＭ０５の信号を、コマンド入力における信号として特に使用することができる。
【００３６】
毎度の比較の結果に応じて、相当するポートを切り離すことができ、あるいは割り込みを生成することができる。次いで、この割り込みが、ファースト・シャットダウン・サービスのルーチンを開始させ、最後の転流からの経過時間を、ハードウェアタイマをプログラムすることによってＢＥＭＦのゼロ通過と次の転流時点との間の遅延時間として設定する。この時間が経過した後に、タイマが割り込みをトリガする。タイマが、関連のタイマＩＳＲにおいて新たに開始され、次の転流段階が実行され、新たな転流段階に属するＭＴＣが、ＢＥＭＦのゼロ通過の検出のために構成される。
【００３７】
マルチスレッショルド・コンパレータ・ロジック２０４は、駆動対象の各相Ａ、Ｂ、Ｃのためのマルチスレッショルド・コンパレータ・モジュールＭＴＣ０、ＭＴＣ１、ＭＴＣ２を備えており、ピンＢ０．０、Ｂ０．１、またはＢ０．３へと加えられる入力信号を、プログラム可能な基準と比較する。基準値ＶＢＡＴ／２との比較が、特に可能である。
【００３８】
マルチスレッショルド・コンパレータ・モジュールＭＴＣ０、ＭＴＣ１、ＭＴＣ２は、ファースト・シャットダウン・モジュールＦＳＤ０、ＦＳＤ１、ＦＳＤ２が必要とする比較器の機能を提供し、それらの出力信号が、毎回各ファースト・シャットダウン・ロジック・モジュールＦＳＤ０、ＦＳＤ１、ＦＳＤ２へと導入される。信号のさらなる安定化のために、入力信号を場合によるデグリッチャでフィルタ処理することが可能である。
【符号の説明】
【００３９】
１００  ブラシレスＤＣモータ
１０１  回転子
２００  マイクロプロセッサ
２０１  ＣＰＵ
２０２  パルス幅変調ロジック
２０３  ファースト・シャットダウン・ロジック
２０４  マルチスレッショルド・コンパレータ・ロジック
【図１ａ】
2010193707.tif 000003
【図１ｂ】
2010193707.tif 000004
【図１ｃ】
2010193707.tif 000005
【図１ｄ】
2010193707.tif 000006
【図１ｅ】
2010193707.tif 000007
【図１ｆ】
2010193707.tif 000008
【図２】
2010193707.tif 000009
【手続補正書】
【提出日】平成22年3月9日(2010.3.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回転子（１０１）と、制御されたときに固定子磁界を定義する複数の固定子巻線（Ａ、Ｂ、Ｃ）とを備えるブラシレスＤＣモータ（１００）を、パルス幅変調ロジック（２０２）によりブリッジ回路を制御するマイクロプロセッサ（２００）によって制御する方法において、前記方法は、
固定子磁界の整流をリリースするステップと、
前記回転子（１０１）の回転によって通電されていない固定子巻線（Ａ、Ｂ、Ｃ）で誘導される電圧をしきい値電圧への到達、非到達、または超過に関して監視するステップと、
固定子磁界の整流のリリースと、しきい値電圧への到達、非到達、または超過との間の遅延時間を割り出すステップと、
このようにして割り出される遅延時間を利用して固定子磁界の次の整流のリリース時点を定めるステップと、を少なくとも有している方法において、
回転子（１０１）の回転によって通電されていない固定子巻線（Ａ、Ｂ、Ｃ）で誘導される電圧のしきい値電圧への到達、非到達、または超過に関する監視は、前記マイクロプロセッサに統合されたマルチスレッショルド・コンパレータ・ロジック（２０４）によってパルス幅変調と同期化されて行われ、前記同期化はマイクロプロセッサ（２００）に統合されたファースト・シャットダウンロジック（２０３）によって行われることを特徴とする方法。
【請求項２】
前記ファースト・シャットダウンロジックは付属のファースト・シャットダウンサービスルーチンを開始させる割り込みを生起し、前記ファースト・シャットダウンサービスルーチンは、前回の整流から経過した時間を、ＢＥＭＦゼロ通過と次の整流時点との間の遅延時間として、ハードウェアタイマのプログラミングにより設定することを特徴とする、請求項１に記載の方法。
【請求項３】
前記タイマは前記時間の満了後に割り込みをリリースすることを特徴とする、請求項２に記載の方法。
【請求項４】
前記タイマによりリリースされる割り込みは付属のタイマ割り込みサービスルーチンを開始させ、前記タイマ割り込みサービスルーチンの内部で前記タイマがあらたにスタートして次の整流ステップが実行され、新たな整流ステップに付属するマルチスレッショルド・コンパレータはＢＥＭＦのゼロ通過を検出するために構成されていることを特徴とする、請求項３に記載の方法。
【請求項５】
ＢＥＭＦ電圧の評価はパルス幅変調のターンオン時間のあいだに行われることを特徴とする、請求項１から４のいずれか一項に記載の方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、ブラシレスＤＣモータを駆動するための方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の目的は、ブラシレスＤＣモータをモータの始動後に駆動するための改善された方法を提供することにある。この目的は、ＤＣモータを駆動するための方法であって、請求項１の特徴を備える方法によって達成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【外国語明細書】
2010193707000001.pdf