(57)【要約】【課題】成膜された発電層が大気中に曝露されることを原因とする性能低下の問題を解決した集積型光発電素子及びその製造方法を提供する。【解決手段】共通の基板１０上に形成された複数のセルを有する集積型光発電素子Ｉ０であって、セルは、基板１０と基板１０上に分割形成された裏面電極層１１と化合物半導体を用い隣接する他のセルと分割溝１６によって分割された発電層１２と透明電極層１４と、を少なくとも備え、発電層１２に含まれる元素の少なくとも一部を含み且つ裏面電極層１１と透明電極層１４とを電気的に短絡する短絡層１５を有する集積型光発電素子Ｉ０。【選択図】図１
2010114147.tif 000002
【特許請求の範囲】
【請求項１】
共通の基板上に形成された複数のセルを有する集積型光発電素子であって、
前記セルは、
基板と、
前記基板上に分割形成された裏面電極層と、
前記裏面電極層上に化合物半導体を用いて形成され、隣接する他のセルと分割溝によって分割された発電層と、
前記発電層上にそれぞれ形成された透明電極層と、を少なくとも備え、
前記発電層に含まれる元素の少なくとも一部を含み、且つ前記裏面電極層と前記透明電極層とを電気的に短絡する短絡層を有する
ことを特徴とする集積型光発電素子。
【請求項２】
前記発電層は、ＩＢ族元素、ＩＩＩＢ族元素、ＶＩＢ族元素を含むことを特徴とする請求項１に記載の集積型光発電素子。
【請求項３】
前記発電層の化合物半導体は、カルコパイライト構造を有するＣｕ−Ｉｎ−Ｓｅ系半導体であることを特徴とする請求項１又は２に記載の集積型光発電素子。
【請求項４】
前記短絡層に含まれるＩＢ族元素とＩＩＩＢ族元素との比（Ｉｂ／ＩＩＩｂ）が１．１５以上であることを特徴とする請求項１乃至３のいずれか１項に記載の集積型光発電素子。
【請求項５】
前記短絡層に含まれるＩＢ族元素がＣｕ又はＡｇであることを特徴とする請求項４に記載の集積型光発電素子。
【請求項６】
複数のセルを有する集積型光発電素子の製造方法であって、
基板上に裏面電極層を成膜する裏面電極層成膜工程と、
成膜された前記裏面電極層の一部を除去し分割する第１のパターニング工程と、
分割された前記裏面電極層の表面の一部に少なくともＩＢ族元素を含む導電性ペースト層を形成するペースト層形成工程と、
形成された前記導電性ペースト層を含む前記裏面電極層上にＩＢ族元素、ＩＩＩＢ族元素、ＶＩＢ族元素を含む化合物半導体からなる半導体層を成膜する半導体層成膜工程と、
成膜された前記半導体層上に透明電極層を成膜する透明電極層成膜工程と、
前記透明電極層が成膜された前記半導体層を加熱し、化合物半導体の結晶からなる発電層を形成すると共に、前記導電性ペースト層に含まれるＩＢ族元素を当該化合物半導体に拡散させ、前記裏面電極層と当該透明電極層とを短絡する短絡層を形成する加熱工程と、
形成された前記発電層と前記透明電極層との一部を除去し分割する第２のパターニング工程と、を有する
ことを特徴とする集積型光発電素子の製造方法。
【請求項７】
前記短絡層に含まれるＩＢ族元素とＩＩＩＢ族元素との比（Ｉｂ／ＩＩＩｂ）が１．１５以上であり、且つ、前記発電層に含まれるＩＢ族元素とＩＩＩＢ族元素との比（Ｉｂ／ＩＩＩｂ）が０．９以下であることを特徴とする請求項６に記載の集積型光発電素子の製造方法。
【請求項８】
前記半導体層と前記透明電極層とをスパッタリングにより成膜することを特徴とする請求項６又は７に記載の集積型光発電素子の製造方法。
【請求項９】
前記半導体層成膜工程により成膜された前記半導体層の上にバッファー層を成膜することを特徴とする請求項６乃至８のいずれか１項に記載の集積型光発電素子の製造方法。
【請求項１０】
複数のセルを有する集積型光発電素子の製造方法であって、
基板上に裏面電極層を成膜する裏面電極層成膜工程と、
成膜された前記裏面電極層の一部を除去し分割する第１のパターニング工程と、
分割された前記裏面電極層上にＩＢ族元素、ＩＩＩＢ族元素、ＶＩＢ族元素を含む化合物半導体からなる半導体層を成膜する半導体層成膜工程と、
成膜された前記半導体層上に透明電極層を成膜する透明電極層成膜工程と、
成膜された前記透明電極層の表面の一部に少なくともＩＢ族元素を含む導電性ペースト層を形成するペースト層形成工程と、
前記半導体層を加熱し、化合物半導体の結晶からなる発電層を形成すると共に、前記導電性ペースト層に含まれるＩＢ族元素を当該化合物半導体中に拡散させ、前記裏面電極層と当該透明電極層とを短絡させる短絡層を形成する加熱工程と、
形成された前記透明電極層と前記発電層と前記裏面電極層の一部を除去し分割する第２のパターニング工程と、を有する
ことを特徴とする集積型光発電素子の製造方法。
【請求項１１】
前記半導体層には、少なくとも銅（Ｃｕ）、インジウム（Ｉｎ）及びセレン（Ｓｅ）が含有されていることを特徴とする請求項１０に記載の集積型光発電素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積型光発電素子等に関し、より詳しくは、化合物半導体を用いる集積型光発電素子等に関する。
【背景技術】
【０００２】
従来、太陽電池モジュールでは、基本単位ユニットである太陽電池セルを複数個直列に接続することにより、所定の電圧が得られている。中でも、ＣＩＳ系等の薄膜太陽電池は、パターニングにより基板上に複数の太陽電池セルが分割形成され、これらを直列に接続した集積型構造を形成する製造方法が採用されている（特許文献１，２参照）。
【０００３】
【特許文献１】特公昭５８−０２１８２７号公報
【特許文献２】特公昭６２−００５３５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、例えばＣＩＳ薄膜系太陽電池は、通常、以下の手順により製造される。
図５は、従来のＣＩＳ薄膜系太陽電池の製造工程を説明する図である。初めに、絶縁性の基板１上に短冊状の裏面電極層２を形成した後（図５（ａ））、スパッタリング法等により発電層３を形成し、（図５（ｂ））、続いて、メカニカルパターン法により発電層３の一部をストライプ状に除去し（図５（ｃ））、その後、透明電極層４を形成し（図５（ｄ））、最後に、透明電極層４を短冊状に分割する（図５（ｅ））。
【０００５】
しかし、上述したような集積型構造の太陽電池モジュールの製造工程では、発電層３を成膜後にパターニングが行われる。このため、成膜された発電層３の表面が大気中に曝露されることによる界面の酸化や埃の付着等が生じ、太陽電池の性能を低下させるという問題がある。
また、パターニングが行われるメカニカルパターニング工程は長時間を要し、製造コストを増大させる。さらに、メカニカルパターニング工程の際に発生した粉塵によりピンホールが生じることがあり、このピンホールにより光発電素子が部分的に短絡することに加え、パターニングされた界面から酸化等の劣化が進行し、光発電素子の寿命が低下するという問題がある。
【０００６】
本発明の目的は、成膜された発電層が大気中に曝露されることを原因とする性能低下の問題を解決した集積型光発電素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
かくして本発明によれば、共通の基板上に形成された複数のセルを有する集積型光発電素子であって、セルは、基板と、基板上に分割形成された裏面電極層と、裏面電極層上に化合物半導体を用いて形成され、隣接する他のセルと分割溝によって分割された発電層と、発電層上にそれぞれ形成された透明電極層と、を少なくとも備え、発電層に含まれる元素の少なくとも一部を含み、且つ裏面電極層と透明電極層とを電気的に短絡する短絡層を有することを特徴とする集積型光発電素子が提供される。
【０００８】
ここで、本発明が適用される集積型光発電素子において、発電層は、ＩＢ族元素、ＩＩＩＢ族元素、ＶＩＢ族元素を含むことが好ましい。
さらに、発電層の化合物半導体は、カルコパイライト構造を有するＣｕ−Ｉｎ−Ｓｅ系半導体であることが好ましい。
また、短絡層に含まれるＩＢ族元素とＩＩＩＢ族元素との比（Ｉｂ／ＩＩＩｂ）が１．１５以上であることが好ましい。
さらに、短絡層に含まれるＩＢ族元素がＣｕ又はＡｇであることが好ましい。
【０００９】
次に、本発明によれば、複数のセルを有する集積型光発電素子の製造方法であって、基板上に裏面電極層を成膜する裏面電極層成膜工程と、成膜された裏面電極層の一部を除去し分割する第１のパターニング工程と、分割された裏面電極層の表面の一部に少なくともＩＢ族元素を含む導電性ペースト層を形成するペースト層形成工程と、形成された導電性ペースト層を含む裏面電極層上にＩＢ族元素、ＩＩＩＢ族元素、ＶＩＢ族元素を含む化合物半導体からなる半導体層を成膜する半導体層成膜工程と、成膜された半導体層上に透明電極層を成膜する透明電極層成膜工程と、透明電極層が成膜された半導体層を加熱し、化合物半導体の結晶からなる発電層を形成すると共に、導電性ペースト層に含まれるＩＢ族元素を化合物半導体に拡散させ、裏面電極層と透明電極層とを短絡する短絡層を形成する加熱工程と、形成された発電層と透明電極層との一部を除去し分割する第２のパターニング工程と、を有することを特徴とする集積型光発電素子の製造方法が提供される。
【００１０】
ここで、本発明が適用される集積型光発電素子の製造方法において、短絡層に含まれるＩＢ族元素とＩＩＩＢ族元素との比（Ｉｂ／ＩＩＩｂ）が１．１５以上であり、且つ、発電層に含まれるＩＢ族元素とＩＩＩＢ族元素との比（Ｉｂ／ＩＩＩｂ）が０．９以下であることが好ましい。
また、半導体層と透明電極層とをスパッタリングにより成膜することが好ましい。
さらに、半導体層成膜工程により成膜された半導体層の上にバッファー層を成膜することが好ましい。
【００１１】
さらに、本発明によれば、複数のセルを有する集積型光発電素子の製造方法であって、基板上に裏面電極層を成膜する裏面電極層成膜工程と、成膜された裏面電極層の一部を除去し分割する第１のパターニング工程と、分割された裏面電極層上にＩＢ族元素、ＩＩＩＢ族元素、ＶＩＢ族元素を含む化合物半導体からなる半導体層を成膜する半導体層成膜工程と、成膜された半導体層上に透明電極層を成膜する透明電極層成膜工程と、成膜された透明電極層の表面の一部に少なくともＩＢ族元素を含む導電性ペースト層を形成するペースト層形成工程と、半導体層を加熱し、化合物半導体の結晶からなる発電層を形成すると共に、導電性ペースト層に含まれるＩＢ族元素を化合物半導体中に拡散させ、裏面電極層と透明電極層とを短絡させる短絡層を形成する加熱工程と、形成された透明電極層と発電層と裏面電極層の一部を除去し分割する第２のパターニング工程と、を有することを特徴とする集積型光発電素子の製造方法が提供される。
ここで、本発明が適用される集積型光発電素子の製造方法において、半導体層には、少なくとも銅（Ｃｕ）、インジウム（Ｉｎ）及びセレン（Ｓｅ）が含有されていることが好ましい。
【発明の効果】
【００１２】
本発明によれば、メカニカルパターニング工程により生じる性能低下の問題を解決した集積型光発電素子が得られる。
本発明によれば、化合物半導体を含む発電層が大気に暴露される機会が低減することにより、太陽電池の性能低下が防止される。
本発明によれば、メカニカルスクライブ工程を削減することにより量産性の低下を防ぐことができる。
本発明によれば、メカニカルスクライブ後に生じる切削された端面からの劣化が抑制される。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について詳細に説明する。尚、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することが出来る。また、使用する図面は本実施の形態を説明するためのものであり、実際の大きさを表すものではない。
【００１４】
図１は、本実施の形態が適用される集積型光発電素子の一例を説明する図である。
図１に示すように、集積型光発電素子Ｉ０は、共通の基板１０上に形成された複数の単位セル素子（セル）（Ｉａ，Ｉｂ，Ｉｃ，Ｉｄ，・・・）を有する。これらの単位セル素子は分割溝１６により所定の間隔を隔て分離されている。
【００１５】
次に、複数の単位セル素子（Ｉａ，Ｉｂ，Ｉｃ，Ｉｄ，・・・）は、それぞれ、基板１０上に分割形成された裏面電極層１１と、裏面電極層１１上に化合物半導体を用いて形成され、隣接する他のセルと分割溝１６によって分割された発電層１２と、発電層１２上にそれぞれ形成されたバッファー層１３と透明電極層１４と、を備えている。さらに、発電層１２を構成する元素の一部を含み、且つ裏面電極層１１と隣接する他のセルの透明電極層１４とを電気的に短絡する短絡層１５が設けられている。複数の単位セル素子（Ｉａ，Ｉｂ，Ｉｃ，Ｉｄ，・・・）は、短絡層１５により電気的に直列接続されている。
【００１６】
次に、集積型光発電素子Ｉ０の構成要素について説明する。
基板１０を構成する材料としては、例えば、ステンレス等の金属フィルム、有機フィルム、ガラス等が挙げられる。基板１０の大きさは特に限定されないが、本実施の形態では縦×横が１０ｃｍ×１０ｃｍであり、厚さは、０．５ｍｍである。
裏面電極層１１を構成する材料としては、金属が好ましく、例えば、Ｍｏ、Ｔｉ、Ｃｒ、Ａｌ、Ａｇ、Ａｕ、ＣｕおよびＰｔから選択された少なくとも１つの金属またはこれらの合金が挙げられる。裏面電極層１１は、本実施の形態では厚さ０．３μｍ程度の金属薄膜である。裏面電極層１１は、例えば、蒸着法、スパッタ法、ＣＶＤ法（化学気相成長法：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等によって基板１０上に成膜された後、後述するようにパターニングにより分割形成される。
【００１７】
発電層１２は、例えば、周期表ＩＢ族、ＩＩＩＢ族、ＶＩＢ族の元素を含むカルコパイライト型化合物半導体が挙げられる。本実施の形態では、銅（Ｃｕ）、インジウム（Ｉｎ）及びセレン（Ｓｅ）を含むカルコパイライト構造を有するＣｕ−Ｉｎ−Ｓｅ系半導体材料により構成されることが好ましい。
ここで、Ｃｕ−Ｉｎ−Ｓｅ系半導体材料を採用する場合、裏面電極層１１側に、ｐ型半導体を形成しやすいＣｕとＳｅとの混合物からなるｐ型半導体形成用前駆体層を成膜し、次に、透明電極層１４側に、ｎ型半導体を形成しやすいＩｎとＳｅとの混合物からなるｎ型半導体形成用前駆体層を成膜することが好ましい。ｐ型半導体形成用前駆体層とｎ型半導体形成用前駆体層とは、相互に溶融拡散することにより、良好な結晶性を有する発電層１２が生成し、ｐｎ接合を形成させることができる。
発電層１２の厚さは、本実施の形態では、０．３μｍ〜５μｍの範囲内である。
【００１８】
透明電極層１４は、本実施の形態では、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＳｎＯ２、ＺｎＯから選択された少なくとも１つを含む金属材料を用い、スパッタリングまたは蒸着法により成膜することが好ましい。透明電極層１４の厚さは、本実施の形態では、約０．６μｍである。
本実施の形態では、発電層１２と透明電極層１４との間にバッファー層１３を設けている。バッファー層１３を構成する材料は特に限定されないが、本実施の形態では、ＩｎＳ３、ＺｎＳ等の硫化物を使用している。発電層１２と透明電極層１４の間にバッファー層１３を設けることにより、発電層１２と透明電極層１４との界面で発生する欠陥を抑制することができる。
【００１９】
短絡層１５は、発電層１２を構成する元素の一部を含み、且つ裏面電極層１１と隣接する他のセルの透明電極層１４とを電気的に短絡している。本実施の形態では、短絡層１５には、発電層１２を構成する化合物半導体の元素である周期表ＩＢ族、ＩＩＩＢ族、ＶＩＢ族の元素が、発電層１２とは異なる組成比で含まれている。
【００２０】
ここで、短絡層１５に含まれる元素の組成比と電気的な抵抗率ρ（Ωｃｍ）との関係について図４を用いて説明する。尚、図４は、平成元年度新エネルギー・産業技術総合開発機構委託業務成果報告書「新型太陽電池の実用化解析に関する調査研究ＩＩ−化合物薄膜太陽電池−」第５０頁から引用した。
図４は、化合物半導体に含まれる（ＩＢ族元素／ＩＩＩＢ族元素）組成と抵抗率との関係を示すグラフである。図４において、横軸は、ＩＢ族元素のＣｕ（銅）とＩＩＩＢ族元素のＩｎ（インジウム）との組成比（Ｃｕ／Ｉｎ）を表し、縦軸は、抵抗率ρ（Ωｃｍ）を表す。図４に示すように、化合物半導体に含まれるＣｕ元素とＩｎ元素との組成比（Ｃｕ／Ｉｎ）が０．９以下の場合は、抵抗率ρ（Ωｃｍ）が１０４Ωｃｍ以上の高抵抗率を示す発電領域Ａとなる。一方、Ｃｕ元素とＩｎ元素との組成比（Ｃｕ／Ｉｎ）が１．１５以上の場合は、抵抗率ρ（Ωｃｍ）が約１０−１Ωｃｍ以下の低抵抗率を示す短絡領域Ｂとなる。この結果に従えば、ＩＩＩＢ族元素に対するＩＢ族元素の割合を調整することにより、化合物半導体の抵抗率ρ（Ωｃｍ）を調製することが可能となる。
【００２１】
具体的には、本実施の形態では、短絡層１５に含まれるＩＢ族元素（Ｃｕ）とＩＩＩＢ族元素（Ｉｎ）との比（Ｉｂ／ＩＩＩｂ）が１．１５以上、好ましくは１．２以上となるように構成されている。尚、本実施の形態では、ＩＢ族元素として、Ｃｕ元素以外に銀（Ａｇ）元素を使用することができる。周期表においてＣｕ元素と同族（ＩＢ族）に属するＡｇ元素は、Ｃｕ元素と同じ数の最外殻電子を有することから、Ｃｕ元素とＩｎ元素との組成比（Ｃｕ／Ｉｎ）と同様に、Ａｇ元素とＩｎ元素との組成比（Ａｇ／Ｉｎ）を調整することにより、化合物半導体の抵抗率ρ（Ωｃｍ）を短絡領域Ｂにおける低抵抗率ρ（Ωｃｍ）の範囲に調整することが可能となる。
【００２２】
次に、集積型光発電素子の製造方法について説明する。
図２は、集積型光発電素子Ｉ０の製造方法の第１の実施形態を説明する図である。図１と同じ構成については同じ符号を用い、その説明を省略する。
先ず、図２（ａ）に示すように、前述した材料からなる基板１０を用意する。次に、図２（ｂ）に示すように、基板１０上にスパッタリングにより金属薄膜からなる裏面電極層１１０を連続的に成膜する（裏面電極層成膜工程）。
続いて、図２（ｃ）に示すように、連続的に成膜された裏面電極層１１０の一部をパターニングにより除去し、複数の分割溝１６０によって複数に分割された裏面電極層１１を形成する（第１のパターニング工程）。本実施の形態では、第１のパターニング工程は、例えば、ネオジウムＹＡＧレーザ等の赤外領域（１０６４ｎｍ）のビームを使用するレーザスクライブ法を採用している。
【００２３】
次に、図２（ｄ）に示すように、第１のパターニング工程により分割された複数の裏面電極層１１の表面の一部に、スクリーン印刷法により、少なくともＩＢ族元素を含む導電性ペースト層１５０を形成する（ペースト層形成工程）。
ここで、導電性ペースト層１５０を構成する導電性ペーストとしては、通常、熱可塑性ポリエステル樹脂、アクリル樹脂、エポキシ樹脂等の樹脂をバインダとし、これに銀、銅、アルミニウム等の金属の微粉末やカーボンブラック等の導電性微粉末を添加し、種々の有機溶媒にこれらバインダ、導電性微粒子を溶解、分散させて調製されたものとして定義される。金属の微粉末としては、例えば、銅粒子、ニッケル粒子、アルミニウム粒子等の表面の一部が、例えば、銀、金等の他の金属で被覆された複合金属粉も使用される。また、中でも銀については、例えば、酸化第１銀、酸化第２銀、炭酸銀、酢酸銀、アセチルアセトン銀錯体等の粒子状銀化合物が好ましい。
このような導電性ペーストとしては、市販されている従来公知のものを使用することができる。本実施の形態では、例えば、藤倉化成株式会社製Ａｇペースト：ドータイトＸＡ−９０５３を使用している。
【００２４】
続いて、図２（ｅ）に示すように、形成された導電性ペースト層１５０を含む裏面電極層１１上にＩＢ族元素、ＩＩＩＢ族元素、ＶＩＢ族元素を含む化合物半導体からなる半導体層１２０を成膜する（半導体層成膜工程）。本実施の形態では、半導体層１２０は、複数のｐ型半導体形成用前駆体層とｎ型半導体形成用前駆体層とを積層させて成膜する。
即ち、本実施の形態では、化合物半導体としてＣｕ−Ｉｎ−Ｓｅ系半導体材料を採用し、裏面電極層１１側にｐ型半導体を形成しやすいＣｕとＳｅとの混合物からなるｐ型半導体形成用前駆体層を成膜し、次に、透明電極層１４０側にｎ型半導体を形成しやすいＩｎとＳｅとの混合物からなるｎ型半導体形成用前駆体層を成膜することが好ましい。ｐ型半導体形成用前駆体層とｎ型半導体形成用前駆体層とは、後述する加熱工程において相互に溶融拡散することにより、良好な結晶性を有する半導体からなる発電層１２が生成し、ｐｎ接合を形成させることができる。
【００２５】
本実施の形態では、成膜された半導体層１２０上にバッファー層１３０が成膜され、さらに、バッファー層１３０上に透明電極層１４０が成膜される（透明電極層成膜工程）。
本実施の形態では、前述した半導体層１２０とバッファー層１３０と透明電極層１４０とは、スパッタリング法により連続的に一貫成膜される。
【００２６】
次に、図２（ｆ）に示すように、透明電極層１４０が成膜された半導体層１２０を加熱し、化合物半導体の結晶からなる発電層１２を形成すると共に、導電性ペースト層１５０に含まれるＩＢ族元素を発電層１２中の化合物半導体に拡散させ、裏面電極層１１と透明電極層１４０とを短絡する短絡層１５を形成する（加熱工程）。
前述したように、加熱工程において、半導体層１２０のｐ型半導体形成用前駆体層とｎ型半導体形成用前駆体層とは相互に溶融拡散することにより、良好な結晶性を有する半導体からなる発電層１２が生成する。
【００２７】
さらに、導電性ペースト層１５０に含まれるＣｕ元素やＡｇ元素等のＩＢ族元素が金属イオンとして半導体層１２０に拡散することにより、半導体層１２０の導電性ペーストが拡散した部分のみ、ＩＢ族元素の組成比が増大する。その結果、半導体層１２０に含まれるＩＢ族元素とＩＩＩＢ族元素との組成（ＩＢ族元素／ＩＩＩＢ族元素）が、低抵抗率を得る範囲（図４に示す短絡領域）にシフトし、裏面電極層１１と透明電極層１４０とを短絡する短絡層１５が形成される。本実施の形態では、短絡層１５は発電層１２とバッファー層１３０に拡散し透明電極層１４０に達することにより、裏面電極層１１と透明電極層１４０とを電気的に短絡させている。
【００２８】
続いて、図２（ｇ）に示すように、形成された発電層１２とバッファー層１３０と透明電極層１４０の一部をパターニングにより除去し、複数の分割溝１６によって分割された複数の単位セル素子（Ｉａ，Ｉｂ，Ｉｃ，Ｉｄ，・・・）を形成し、集積型光発電素子Ｉ０を得る（第２のパターニング工程）。本実施の形態では、第２のパターニング工程は、例えば、金属刃、カッターナイフ、金属針又はニードル等を用いて発電層１２と透明電極層１４０との一部を短冊状に切り分けるメカニカルスクライブ法を採用している。
【００２９】
上述したように、本実施の形態が適用される集積型光発電素子Ｉ０の製造方法は、従来から行われているＣＩＳ薄膜系太陽電池の製造工程と比べ、メカニカルスクライブ工程を経ることなく、発電層１２とバッファー層１３と透明電極層１４とが連続的に一貫成膜できるので、化合物半導体を含む発電層１２が大気に暴露される機会が低減し、太陽電池の性能低下が防止される。また、通常、長時間を要するメカニカルスクライブ工程を削減することにより量産性の低下を防ぐことができる。さらに、メカニカルスクライブ後に生じる切削された端面からの劣化が抑制される。
【００３０】
また、本実施の形態が適用される集積型光発電素子Ｉ０は、裏面電極層１１と透明電極層１４とを電気的に短絡させる短絡層１５を設けることにより、透明電極層１４の厚さを薄くすることが可能となり、製造コストの低減と共に、光透過率の向上及び発電効率の増大が期待できる。即ち、従来の集積型の光発電素子では、インターコネクトの抵抗を低下させるために、変換効率の低下をある程度犠牲にして、透明電極層を厚く形成する必要があった。しかし、本実施の形態における集積型光発電素子Ｉ０のように、半導体層１２０の導電性ペーストが塗布された部分のみに、ＩＢ族元素とＩＩＩＢ族元素との組成が低抵抗率が得られる範囲にシフトした短絡層１５を設けることにより、上述した問題が解決される。
【００３１】
次に、集積型光発電素子の他の製造方法について説明する。
図３は、集積型光発電素子ＩＩ０の製造方法の第２の実施形態を説明する図である。図１及び図２と同じ構成については同じ符号を用い、その説明を省略する。
先ず、図３（ａ）に示すように基板１０を用意し、次に、図３（ｂ）に示すように、基板１０上に裏面電極層１１０を成膜する（裏面電極層成膜工程）。続いて、図３（ｃ）に示すように、パターニングにより複数の分割溝１６０によって分割された裏面電極層１１を形成する（第１のパターニング工程）。
【００３２】
次に、図３（ｄ）に示すように、裏面電極層１１上に化合物半導体からなる半導体層１２０を成膜し（半導体層成膜工程）、半導体層１２０上にバッファー層１３０を成膜し、さらに、バッファー層１３０上に透明電極層１４０を成膜する（透明電極層成膜工程）。
半導体層１２０の成膜方法としては、例えば、真空蒸着法、気相セレン化法、スパッタリング法、ハイブリッドスパッタ法等が知られている。バッファー層１３０の成膜方法としては、スパッタリング法、化学溶液成長法等が挙げられる。透明電極層１４０の成膜方法は、スパッタリング法、ＭＯＣＶＤ法等が挙げられる。
【００３３】
続いて、図３（ｅ）に示すように、透明電極層１４０の表面の一部に、スクリーン印刷法により、少なくともＩＢ族元素を含む導電性ペースト層１５０を形成する（ペースト層形成工程）。
次に、図３（ｆ）に示すように、透明電極層１４０が成膜された半導体層１２０を加熱し、化合物半導体の結晶からなる発電層１２を形成する。同時に、導電性ペースト層１５０に含まれるＩＢ族元素を、透明電極層１４０及びバッファー層１３０を通して半導体層１２０の化合物半導体中に拡散させ、裏面電極層１１と透明電極層１４０とを短絡する短絡層１５を形成する（加熱工程）。
前述した図２（ｆ）において説明したと同様に、導電性ペースト層１５０に含まれるＣｕ元素やＡｇ元素等のＩＢ族元素が金属イオンとして半導体層１２０に拡散した部分のみ抵抗率が大幅に低下し、裏面電極層１１と透明電極層１４０とを短絡する短絡層１５が形成される。
【００３４】
続いて、図３（ｇ）に示すように、形成された発電層１２とバッファー層１３と透明電極層１４０の一部をパターニングにより除去し、複数の分割溝１６によって分割された複数の単位セル素子（Ｉａ，Ｉｂ，Ｉｃ，Ｉｄ，・・・）を形成し、集積型光発電素子ＩＩ０を得る（第２のパターニング工程）。
【００３５】
尚、以上の説明は、本発明の実施の形態を説明するための一例に過ぎず、本発明は本実施の形態に限定されるものではない。
本発明は複数の元素から構成される半導体層と、これを挟む２つの電極層を備える光発電素子や、このような構造を有する光発電素子の製造方法に応用することができる。例えば、Ｃｄ−Ｔｅ系に代表されるＩＩＩ−Ｖ族半導体、Ｃｕ−Ｉｎ−Ｓｅ系に代表されるＩ−ＩＩＩ−ＶＩ族半導体、Ｃｕ−Ｚｎ−Ｓｎ−Ｓ系化合物に代表されるＩ−ＩＩ−ＩＶ−ＶＩ族半導体、ＩＩ−ＩＶ−Ｖ族半導体、Ｓｉ−Ｇｅ系等の２種類以上の元素からなるＩＶ族半導体に適用することも可能である。
【実施例】
【００３６】
以下に、実施例に基づき本実施の形態をさらに詳細に説明する。尚、本実施の形態は以下の実施例に限定されない。
【００３７】
（実施例１）
以下の操作により、図１に示す集積型光発電素子Ｉ０を調製した。ガラス製の基板１０上に成膜した裏面電極層１１０としてのＭｏ（モリブデン）層をレーザスクライブ法により分割した。次に、分割形成した裏面電極層１１の表面の一部に、スクリーン印刷法により導電性ペースト層１５０を形成した。導電性ペーストには、藤倉化成株式会社製Ａｇペースト：ドータイトＸＡ−９０５３を使用した。
続いて、スパッタリング法により、第１Ｉｎ−Ｓｅ層、第１Ｃｕ−Ｓｅ層、第２Ｉｎ−Ｓｅ層、第２Ｃｕ−Ｓｅ層、第３Ｉｎ−Ｓｅ層とを順に積層してなる半導体層１２０を成膜し、その上にバッファー層１３０としてＩｎ２Ｓ３層を成膜し、さらに透明電極層１４０としてＡｌ−Ｚｎ−Ｏ層を成膜した。      
【００３８】
次に、窒素ガス中で４００℃、２時間程度加熱し、化合物半導体の結晶からなる発電層１２を形成すると共に、導電性ペースト層１５０に含まれるＩＢ族元素を化合物半導体に拡散させ、裏面電極層１１と透明電極層１４０とを短絡する短絡層１５を形成した。
続いて、形成された発電層１２とバッファー層１３と透明電極層１４０の一部をパターニングにより除去し、複数の分割溝１６によって分割された複数の単位セル素子（Ｉａ，Ｉｂ，Ｉｃ，Ｉｄ，・・・）を形成し、集積型光発電素子Ｉ０を調製した。
【００３９】
調製した集積型光発電素子Ｉ０内の単位セル素子Ｉａ，Ｉｂ，Ｉｃ，Ｉｄが直列に接続されているかどうかを調べるため、集積型光発電素子Ｉ０の両端の電圧と、単位セル素子Ｉａ，Ｉｂ，Ｉｃ，Ｉｄの裏面電極層１１と透明電極層１４との間の電圧を測定した。
その結果、集積型光発電素子Ｉ０の両端の電圧が１，７５０ｍＶであり、単位セル素子Ｉａ，Ｉｂ，Ｉｃ，Ｉｄの各セルの電圧がそれぞれ４５０ｍＶであった。これにより、本発明による集積化方法により集積化が可能であることが分かった。
【図面の簡単な説明】
【００４０】
【図１】本実施の形態が適用される集積型光発電素子の一例を説明する図である。
【図２】集積型光発電素子の製造方法の第１の実施形態を説明する図である。
【図３】集積型光発電素子の製造方法の第２の実施形態を説明する図である。
【図４】化合物半導体に含まれる（ＩＢ族元素／ＩＩＩＢ族元素）組成と抵抗率との関係を示すグラフである。
【図５】従来のＣＩＳ薄膜系太陽電池の製造工程を説明する図である。
【００４１】
１，１０…基板、２，１１，１１０…裏面電極層、３，１２…発電層、１２０…半導体層、１３，１３０…バッファー層、４，１４，１４０…透明電極層、１５…短絡層、１５０…導電性ペースト層、１６，１６０…分割溝、Ｉ，Ｉ０…集積型光発電素子
【図１】
2010114147.tif 000003
【図２】
2010114147.tif 000004
【図３】
2010114147.tif 000005
【図４】
2010114147.tif 000006
【図５】
2010114147.tif 000007