(57)【要約】【課題】外部から画素電極同士の間隙に入射した漏れ光に対する遮光性を改善する液晶表示素子及びその製造方法を提供する。【解決手段】駆動基板５０と透明基板６０とは液晶ＬＣを介して互いに対向配置されている。駆動基板５０には、半導体基板１の表面に互いに離間して設けられたドレインＤ１及びソースＳ１とこれらの間の領域に順次積層されたゲート絶縁膜４及びゲートＧ１とを有するスイッチング素子Ｔｒ１が形成されている。スイッチング素子Ｔｒ１を覆う絶縁膜７上にはドレインＤ１及びソースＳ１に接続された第１及び第２配線パターン部１０ａ，１０ｂを有する配線層１１が形成されている。配線層１１の上方には第２配線パターン部１０ｂに接続された画素電極１６が形成されている。また、上記絶縁膜７はスイッチング素子Ｔｒ１を覆い配線層１１とは絶縁された遮光層９を含んでいる。【選択図】図３
2010032963.tif 000002
【特許請求の範囲】
【請求項１】
駆動基板と、
前記駆動基板に所定の間隙を有して対向配置された透明基板と、
前記所定の間隙に充填された液晶と、
を備え、
前記駆動基板は、
半導体基板と、
前記半導体基板の表面に互いに離間して設けられたドレイン及びソース，並びに前記ドレインと前記ソースとの間の前記表面に順次積層されたゲート絶縁膜及びゲートを有するスイッチング素子と、
前記スイッチング素子を覆う絶縁膜と、
前記絶縁膜上に設けられ、前記ドレインに接続された第１の配線パターン部、及び、前記ソースに接続された第２の配線パターン部を有する配線層と、
前記配線層の上方に設けられて前記第２の配線パターン部に接続された画素電極と、
を備え、
前記絶縁膜は、前記スイッチング素子を覆い前記配線層とは絶縁された遮光層を含むことを特徴とする液晶表示素子。
【請求項２】
駆動基板と、
前記駆動基板に所定の間隙を有して対向配置された透明基板と、
前記所定の間隙に充填された液晶と、
を備え、
前記駆動基板は、
半導体基板と、
前記半導体基板の表面に互いに離間して設けられたドレイン及びソース，並びに前記ドレインと前記ソースとの間の前記表面に順次積層されたゲート絶縁膜及びゲートを有するスイッチング素子と、
前記半導体基板の表面に前記スイッチング素子に離間して設けられた保持容量部と、
前記スイッチング素子及び前記保持容量部を覆う第１の絶縁膜と、
前記第１の絶縁膜上に設けられ、前記ドレインに接続された第１の配線パターン部、並びに、前記ソース及び前記保持容量部に接続された第２の配線パターン部を有する第１の配線層と、
前記第１の配線層上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられ、前記第２の配線パターン部に電気的に接続すされた第１の遮光パターン部、及び、前記第１の遮光パターン部に離間して配置された第２の遮光パターン部を有する第１の遮光層と、
前記第１の遮光層上に設けられた第３の絶縁膜と、
前記第３の絶縁膜上に設けられて前記第１の遮光パターン部に接続された画素電極と、
を備え、
前記第１の絶縁膜は、前記スイッチング素子及び前記保持容量部を覆い前記第１の配線層とは絶縁された第２の遮光層を含むことを特徴とする液晶表示素子。
【請求項３】
半導体基板の表面にゲート絶縁膜及びゲートを順次形成する第１のステップと、
前記第１のステップの後に、前記半導体基板の表面上に、前記ゲート絶縁膜及び前記ゲートを覆う第１の絶縁膜を形成する第２のステップと、
前記第２のステップの後に、前記第１の絶縁膜上に、前記ゲート絶縁膜及び前記ゲートの近傍に互いに離間して配置された２つの開口部を有する遮光層を形成する第３のステップと、
前記第３のステップの後に、前記遮光層をマスクにして前記２つの開口部から前記半導体基板にイオン注入を行って、前記２つの開口部の一方に対応する前記半導体基板の領域にドレインを形成し、前記２つの開口部の他方に対応する前記半導体基板の領域にソースを形成することにより、前記ゲート絶縁膜，前記ゲート，前記ドレイン，及び前記ソースを有するスイッチング素子を形成する第４のステップと、
前記第４のステップの後に、前記第１の絶縁膜上に、前記遮光層を覆う第２の絶縁膜を形成する第５のステップと、
前記第５のステップの後に、前記第１の絶縁膜及び前記第２の絶縁膜に、前記ドレインを露出させる第１の穴及び前記ソースを露出させる第２の穴を形成する第６のステップと、
前記第６のステップの後に、前記第２の絶縁膜上に、前記第１の穴を埋めて前記ドレインに接続する第１の配線パターン部、及び、前記第２の穴を埋めて前記ソースに接続する第２の配線パターン部を有する配線層を形成する第７のステップと、
を備えた液晶表示素子の製造方法。
【請求項４】
半導体基板の表面に、ゲート絶縁膜及びゲートを順次形成すると共に前記ゲート絶縁膜及び前記ゲートに離間して保持容量部を形成する第１のステップと、
前記第１のステップの後に、前記半導体基板の表面上に、前記ゲート絶縁膜，前記ゲート，及び前記保持容量部を覆う第１の絶縁膜を形成する第２のステップと、
前記第２のステップの後に、前記第１の絶縁膜上に、前記ゲート絶縁膜及び前記ゲートの近傍に互いに離間して配置された第１の開口部及び第２の開口部を有すると共に前記保持容量部が形成されている領域に第３の開口部を有する遮光層を形成する第３のステップと、
前記第３のステップの後に、前記遮光層及び前記保持容量部をマスクにして前記第１の開口部乃至前記第３の開口部から前記半導体基板にイオン注入を行って、前記第１の開口部に対応する前記半導体基板の領域にドレインを形成し、前記第２の開口部に対応する前記半導体基板の領域にソースを形成することにより、前記ゲート絶縁膜，前記ゲート，前記ドレイン，及び前記ソースを有するスイッチング素子を形成する第４のステップと、
前記第４のステップの後に、前記第１の絶縁膜上に、前記遮光層を覆う第２の絶縁膜を形成する第５のステップと、
前記第５のステップの後に、前記第１の絶縁膜及び前記第２の絶縁膜に、前記ドレインを露出させる第１の穴、前記ソースを露出させる第２の穴、及び前記保持容量部を露出させる第３の穴を形成する第６のステップと、
前記第６のステップの後に、前記第２の絶縁膜上に、前記第１の穴を埋めて前記ドレインに接続する第１の配線パターン部、及び、前記第２の穴を埋めて前記ソースに接続すると共に前記第３の穴を埋めて前記保持容量部に接続する第２の配線パターン部を有する配線層を形成する第７のステップと、
を備えた液晶表示素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から画素電極同士の間隙に入射した漏れ光に対する遮光性を改善する液晶表示素子及びその製造方法に関する。
【背景技術】
【０００２】
画像を大画面で高精細に表示できるディスプレイとして、プロジェクタやプロジェクションテレビ等の投射型の液晶表示装置が普及している。
投射型の液晶表示装置に用いられる液晶表示素子には、入射した光を透過させて入射した側とは反対側に出射する透過型の液晶表示素子と、入射した光を反射させて入射した側に出射する反射型の液晶表示素子とがある。
反射型の液晶表示素子は、透過型の液晶表示素子に比べて、開口率を低下させずに高い解像度を実現する上で有利な素子である。
【０００３】
反射型の液晶表示素子は、所定の間隙を有して対向配置された駆動基板及び透明基板とこの所定の間隙に充填された液晶とを有して構成されている。
駆動基板は、反射型の画素電極及び液晶を駆動するためのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のスイッチング素子がマトリクス状に複数配置された画素毎にそれぞれ形成されている。
【０００４】
しかしながら、反射型の液晶表示素子では、画素電極で反射されずに画素電極同士の間隙に入射する光があり、この光は画像に寄与しない漏れ光となる。そして、この漏れ光がスイッチング素子に入射するとスイッチング素子を誤動作させる場合がある。
【０００５】
そこで、この漏れ光を遮光するための手段の一例が特許文献１に開示されている。
特許文献１に開示されている液晶表示素子は、画素電極とスイッチング素子との間に漏れ光を遮光するための遮光膜を設けたものである。
【特許文献１】特開２００２−４０４８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されているような液晶表示素子では、遮光膜がないものに比べて漏れ光に対する遮光性は改善されるものの、遮光膜の間隙に入射した一部の漏れ光がスイッチング素子に達する場合があり、遮光性に対するさらなる改善が望まれている。
【０００７】
そこで、本発明が解決しようとする課題は、外部から画素電極同士の間隙に入射した漏れ光に対する遮光性を改善する液晶表示素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本願発明は次の液晶表示素子及びその製造方法を提供する。
１）駆動基板（５０）と、前記駆動基板に所定の間隙を有して対向配置された透明基板（６０）と、前記所定の間隙に充填された液晶（ＬＣ）と、を備え、前記駆動基板は、半導体基板（１）と、前記半導体基板の表面に互いに離間して設けられたドレイン（Ｄ１）及びソース（Ｓ１），並びに前記ドレインと前記ソースとの間の前記表面に順次積層されたゲート絶縁膜（４）及びゲート（Ｇ１）を有するスイッチング素子（Ｔｒ１）と、前記スイッチング素子を覆う絶縁膜（９）と、前記絶縁膜上に設けられ、前記ドレインに接続された第１の配線パターン部（１０ａ）、及び、前記ソースに接続された第２の配線パターン部（１０ｂ）を有する配線層（１１）と、前記配線層の上方に設けられて前記第２の配線パターン部に接続された画素電極（１６）と、を備え、前記絶縁膜は、前記スイッチング素子を覆い前記配線層とは絶縁された遮光層（９）を含むことを特徴とする液晶表示素子（１００）。
２）駆動基板（５０）と、前記駆動基板に所定の間隙を有して対向配置された透明基板（６０）と、前記所定の間隙に充填された液晶（ＬＣ）と、を備え、前記駆動基板は、半導体基板（１）と、前記半導体基板の表面に互いに離間して設けられたドレイン（Ｄ１）及びソース（Ｓ１），並びに前記ドレインと前記ソースとの間の前記表面に順次積層されたゲート絶縁膜（４）及びゲート（Ｇ１）を有するスイッチング素子（Ｔｒ１）と、前記半導体基板の表面に前記スイッチング素子に離間して設けられた保持容量部（Ｃ１）と、前記スイッチング素子及び前記保持容量部を覆う第１の絶縁膜（７）と、前記第１の絶縁膜上に設けられ、前記ドレインに接続された第１の配線パターン部（１０ａ）、並びに、前記ソース及び前記保持容量部に接続された第２の配線パターン部（１０ｂ）を有する第１の配線層（１１）と、前記第１の配線層上に設けられた第２の絶縁膜（１２）と、前記第２の絶縁膜上に設けられ、前記第２の配線パターン部に電気的に接続された第１の遮光パターン部（１３ｂ）、及び、前記第１の遮光パターン部に離間して配置された第２の遮光パターン部（１３ａ）を有する第１の遮光層（１４）と、前記第１の遮光層上に設けられた第３の絶縁膜（１５）と、前記第３の絶縁膜上に設けられて前記第１の遮光パターン部に接続された画素電極（１６）と、を備え、前記第１の絶縁膜は、前記スイッチング素子及び前記保持容量部を覆い前記第１の配線層とは絶縁された第２の遮光層（９）を含むことを特徴とする液晶表示素子（１００）。
３）半導体基板（１）の表面にゲート絶縁膜（４）及びゲート（Ｇ１）を順次形成する第１のステップと、前記第１のステップの後に、前記半導体基板の表面上に、前記ゲート絶縁膜及び前記ゲートを覆う第１の絶縁膜（２５）を形成する第２のステップと、前記第２のステップの後に、前記第１の絶縁膜上に、前記ゲート絶縁膜及び前記ゲートの近傍に互いに離間して配置された２つの開口部（２７ａ，２７ｂ）を有する遮光層（９）を形成する第３のステップと、前記第３のステップの後に、前記遮光層をマスクにして前記２つの開口部から前記半導体基板にイオン注入を行って、前記２つの開口部の一方に対応する前記半導体基板の領域にドレイン（Ｄ１）を形成し、前記２つの開口部の他方に対応する前記半導体基板の領域にソース（Ｓ１）を形成することにより、前記ゲート絶縁膜，前記ゲート，前記ドレイン，及び前記ソースを有するスイッチング素子（Ｔｒ１）を形成する第４のステップと、前記第４のステップの後に、前記第１の絶縁膜上に、前記遮光層を覆う第２の絶縁膜（３２）を形成する第５のステップと、前記第５のステップの後に、前記第１の絶縁膜及び前記第２の絶縁膜に、前記ドレインを露出させる第１の穴（３４ａ）及び前記ソースを露出させる第２の穴（３４ｂ）を形成する第６のステップと、前記第６のステップの後に、前記第２の絶縁膜上に、前記第１の穴を埋めて前記ドレインに接続する第１の配線パターン部（１０ａ）、及び、前記第２の穴を埋めて前記ソースに接続する第２の配線パターン部（１０ｂ）を有する配線層（１１）を形成する第７のステップと、を備えた液晶表示素子（１００）の製造方法。
４）半導体基板（１）の表面に、ゲート絶縁膜（４）及びゲート（Ｇ１）を順次形成すると共に前記ゲート絶縁膜及び前記ゲートに離間して保持容量部（Ｃ１）を形成する第１のステップと、前記第１のステップの後に、前記半導体基板の表面上に、前記ゲート絶縁膜，前記ゲート，及び前記保持容量部を覆う第１の絶縁膜（２５）を形成する第２のステップと、前記第２のステップ後に、前記第１の絶縁膜上に、前記ゲート絶縁膜及び前記ゲートの近傍に互いに離間して配置された第１の開口部（２７ａ）及び第２の開口部（２７ｂ）を有すると共に前記保持容量部が形成されている領域に第３の開口部（２７ｃ）を有する遮光層（９）を形成する第３のステップと、前記第３のステップの後に、前記遮光層及び前記保持容量部をマスクにして前記第１の開口部乃至前記第３の開口部から前記半導体基板にイオン注入を行って、前記第１の開口部に対応する前記半導体基板の領域にドレイン（Ｄ１）を形成し、前記第２の開口部に対応する前記半導体基板の領域にソース（Ｓ１）を形成することにより、前記ゲート絶縁膜，前記ゲート，前記ドレイン，及び前記ソースを有するスイッチング素子（Ｔｒ１）を形成する第４のステップと、前記第４のステップの後に、前記第１の絶縁膜上に、前記遮光層を覆う第２の絶縁膜（３２）を形成する第５のステップと、前記第５のステップの後に、前記第１の絶縁膜及び前記第２の絶縁膜に、前記ドレインを露出させる第１の穴（３４ａ）、前記ソースを露出させる第２の穴（３４ｂ）、及び前記保持容量部を露出させる第３の穴（３４ｃ）を形成する第６のステップと、前記第６のステップの後に、前記第２の絶縁膜上に、前記第１の穴を埋めて前記ドレインに接続する第１の配線パターン部（１０ａ）、及び、前記第２の穴を埋めて前記ソースに接続すると共に前記第３の穴を埋めて前記保持容量部に接続する第２の配線パターン部（１０ｂ）を有する配線層（１１）を形成する第７のステップと、を備えた液晶表示素子（１００）の製造方法。
【発明の効果】
【０００９】
本発明に係る液晶表示素子及びその製造方法によれば、外部から画素電極同士の間隙に入射した漏れ光に対する遮光性を改善できるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
本発明の実施の形態を、好ましい実施例により図１〜図１２を用いて説明する。
【００１１】
＜実施例＞
まず、本発明に係る液晶表示素子の実施例について図１〜図４を用いて説明する。図１は実施例の液晶表示素子の概略構成図である。
【００１２】
図１に示すように、液晶表示素子１００は、駆動基板５０と、透明基板６０と、フレキシブルプリント配線板７０とを有して構成されている。
【００１３】
駆動基板５０は、シリコン（Ｓｉ）基板等の半導体基板１の一面側（紙面手前側）の略中央部に設けられた画素領域Ａ１と、画素領域Ａ１の周囲に設けられたシフトレジスタ回路領域Ｂ１と、画素領域Ａ１を囲うシール部４０と、カウンタコンタクト部Ｅ１と、外部接続端子群Ｆ１とを有している。
カウンタコンタクト部Ｅ１は外部接続端子群Ｆ１の所定の端子に電気的に接続されている。
【００１４】
透明基板６０は、ガラス基板６１と、ガラス基板６１における駆動基板５０の画素領域Ａ１と対向する面側（紙面奥側）に設けられてカウンタコンタクト部Ｅ１に電気的に接続された透明電極６２とを有している。
【００１５】
駆動基板５０と透明基板６０とは、シール部４０によって所定の間隙を有して接合されており、この所定の間隙には液晶ＬＣが充填されている。
【００１６】
フレキシブルプリント配線板７０は、シート状の基材７１における駆動基板５０の外部接続端子群Ｆ１と対向する面側（紙面奥側）に設けられて外部接続端子群Ｆ１にそれぞれ電気的に接続された出力端子群Ｈ１と、外部入力端子群Ｋ１と、出力端子群Ｈ１と外部入力端子群Ｋ１とを接続する配線群Ｊ１と、配線群Ｊ１を覆うカバー層７２とを有している。
なお、図１では、外部入力端子群Ｋ１を出力端子群Ｈ１が設けられている面とは反対側の面（紙面手前側の面）に設けた構成として示しているが、これに限定されるものではなく、外部入力端子群Ｋ１を出力端子群Ｈ１と同じ面側に設けた構成としてもよい。
【００１７】
次に、駆動基板５０について、図２を用いて詳細に説明する。図２は、実施例の液晶表示素子１００における駆動基板５０を説明するための模式図である。なお、説明をわかりやすくするために図１と同じ構成部には同じ符号を付す。
また、図２では画素電極の配列を一例として３行３列で表しているが、これに限定されるものではない。
【００１８】
図２に示すように、駆動基板５０は、画素領域Ａ１に、反射型の画素電極１６，ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のスイッチング素子Ｔｒ１，及び保持容量部Ｃ１が、マトリクス状に複数配置された画素毎にそれぞれ形成されている。
また、駆動基板５０は、図１のシフトレジスタ回路領域Ｂ１に、図２の垂直シフトレジスタ回路部４２及び水平シフトレジスタ回路部４３が形成されている。
【００１９】
スイッチング素子Ｔｒ１は、ゲートＧ１がゲート線Ｌｇを介して垂直シフトレジスタ回路部４２に接続されており、ドレインＤ１が信号線Ｌｓを介してビデオスイッチ４５に接続されており、ソースＳ１が画素電極１６と保持容量部Ｃ１の一側（後述する上電極５）とに接続されている。
【００２０】
ビデオスイッチ４５は、画像信号が入力されるビデオ線Ｌｖと水平シフトレジスタ回路部４３とに接続されている。
【００２１】
次に、液晶表示素子１００の駆動方法について、同じく図２を用いて説明する。
垂直シフトレジスタ回路部４２と水平シフトレジスタ回路部４３とを同期させながら、スイッチング素子Ｔｒ１のゲートＧ１を画素毎に順次オンしていくことにより、ビデオ線Ｌｖを介して出力された画像信号を画素毎に、保持容量部Ｃ１に電荷として蓄積すると共に画像信号に応じた電圧が画素電極１６を介して液晶ＬＣに印加される。
液晶ＬＣは印加された電圧に応じて偏向する。光源から液晶表示素子１００に照射された光は画素毎に偏向している液晶ＬＣによって変調され、画素電極１６で反射されてスクリーン等に画像として表示される。
１フレーム期間中は画像信号に応じた電荷が保持容量部Ｃ１に蓄積されているため、液晶ＬＣには１フレーム期間中、画素毎に一定の電圧が印加される。
上記動作をフレーム毎に繰り返し行うことにより動画として表示することができる。
【００２２】
次に、液晶表示素子１００の１画素単位の構成について、図３を用いて詳細に説明する。図３は液晶表示素子１００の１画素単位の構成を説明するための模式的断面図である。なお、説明をわかりやすくするために図１及び図２と同じ構成部には同じ符号を付す。
【００２３】
図３に示すように、液晶表示素子１００は、駆動基板５０と、この駆動基板５０に所定の間隙を有して対向配置された透明基板６０と、上記所定の間隙に充填された液晶ＬＣとを有して構成されている。
【００２４】
駆動基板５０は、シリコン（Ｓｉ）基板等の半導体基板１の表面にウエル２が形成されている。
ウエル２には、スイッチング素子Ｔｒ１のドレインＤ１及びソースＳ１と、保持容量部Ｃ１の下電極３とが形成されている。
ドレインＤ１とソースＳ１との間の半導体基板１の表面上にはスイッチング素子Ｔｒ１のゲート絶縁膜４とゲートＧ１とが順次積層されており、保持容量部Ｃ１の下電極３上には後述する第１の絶縁膜７ａ及び上電極５が順次形成されている。
スイッチング素子Ｔｒ１と保持容量部Ｃ１とはフィールド酸化膜６ａ，６ｂによって絶縁されている。
【００２５】
また、半導体基板１上には第１の絶縁膜７が形成されており、第１の絶縁膜７内には、所定の領域を残して、スイッチング素子Ｔｒ１，保持容量部Ｃ１，及びフィールド酸化膜６ａ，６ｂを覆うように第１の遮光層９が形成されている。
第１の絶縁膜７と第１の遮光層９とを互いに屈折率の異なる材料で構成することにより、この屈折率の差を利用して第１の絶縁膜７と第１の遮光層９との界面で漏れ光を反射させることができる。
【００２６】
保持容量部Ｃ１は、下電極３，上電極５，及び下電極３と上電極５との間に介在する第１の絶縁膜７ａにより構成されている。
【００２７】
第１の絶縁膜７上には、第１の絶縁膜７を貫通してスイッチング素子Ｔｒ１のドレインＤ１に接続する第１の配線パターン部１０ａと、第１の絶縁膜７を貫通してスイッチング素子Ｔｒ１のソースＳ１及び保持容量部Ｃ１の上電極５に接続する第２の配線パターン部１０ｂと、を有する第１の配線層１１が形成されている。
【００２８】
第１の配線層１１上には、第２の絶縁膜１２が形成されている。
第２の絶縁膜１２上には、所定の領域を残して形成された第１の遮光パターン部１３ａと、この所定の領域に第１の遮光パターン部１３ａと離間して設けられ、第２の絶縁膜１２を貫通して第２の配線パターン部１０ｂに電気的に接続された第２の遮光パターン部１３ｂと、を有する第２の遮光層１４が形成されている。
【００２９】
上述した第１の遮光層９，第１の配線層１１，及び第２の遮光層１４は、外部から画素電極１６同士の間隙に入射した画像に寄与しない漏れ光を遮光する層である。
【００３０】
第２の遮光層１４上には、第３の絶縁膜１５が形成されている。
第３の絶縁膜１５上には、第３の絶縁膜１５を貫通して第２の遮光パターン部１３ｂに電気的に接続する反射型の画素電極１６が形成されている。
【００３１】
上述したスイッチング素子Ｔｒ１，保持容量部Ｃ１，及び画素電極１６は、画素領域Ａ１（図１参照）にマトリクス状に複数配置された画素毎にそれぞれ設けられている。
【００３２】
透明基板６０は、ガラス基板６１と、このガラス基板６１における駆動基板５０の画素電極１６と対向する面側に設けられた透明電極６２とを有している。
【００３３】
ここで、上述した液晶表示素子１００において外部から画素電極同士の間隙に入射した漏れ光に対する遮光性について、図３と共に図４を用いて説明する。図４は液晶表示素子１００の画素電極同士の間隙に入射した漏れ光に対する遮光性を説明するための図であり、液晶表示素子１００における第１の遮光層９側からスイッチング素子Ｔｒ１及び保持容量部Ｃ１を透視した透視図である。
【００３４】
図３に示すように、外部から画素電極１６同士の間隙に入射した漏れ光Ｌｏは、画素電極１６と第２の遮光層１４とを交互に反射しながら第３の絶縁膜１５によって徐々に減衰されていく。
また、減衰された漏れ光Ｌｏの一部が第２の遮光層１４の第４の遮光パターン部１３ａと第５の遮光パターン部１３ｂとの間隙に入射する場合がある。
第４の遮光パターン部１３ａと第５の遮光パターン部１３ｂとの間隙に入射した漏れ光Ｌｏは第２の遮光層１４と第１の配線層１１とを交互に反射しながら第２の絶縁膜１２によってさらに減衰される。
【００３５】
また、減衰された漏れ光Ｌｏの一部が第１の配線層１１の第１の配線パターン部１０ａと第２の配線パターン部１０ｂとの間隙に入射する場合がある。
しかしながら、図４に示すように、第１の遮光層９が、スイッチング素子Ｔｒ１のドレインＤ１，ソースＳ１及び保持容量部Ｃ１の上電極５と第１の配線層１１（第１，第２の配線パターン部１０ａ，１０ｂ）との接続領域及びその周辺の領域以外の領域を覆っているため、第１の配線パターン部１０ａと第２の配線パターン部１０ｂとの間隙に入射した漏れ光Ｌｏをこの第１の遮光層９で遮光することができる。
【００３６】
次に、本発明に係る液晶表示素子の製造方法の実施例について、図５〜図１１を用いて説明する。図５〜図１１は、本発明に係る液晶表示素子の製造方法の実施例を説明するための模式的断面図であり、各図はその製造過程をそれぞれ示すものである。
【００３７】
まず、図５に示すように、シリコン（Ｓｉ）基板等の半導体基板１の表面に、ウエル２、フィールド酸化膜６ａ，６ｂ、及び保持容量部Ｃ１の下電極３を周知の半導体プロセスにより形成する。
【００３８】
次に、図６に示すように、ウエル２上に、フィールド酸化膜６ａ，６ｂが形成されている領域を残してゲート絶縁膜４を形成し、ゲート絶縁膜４の所定の領域上にゲートＧ１を形成し、下電極３を覆うように保護膜２０を形成する。これらゲート絶縁膜４，ゲートＧ１，及び保護膜２０は周知の半導体プロセスにより形成することができる。
実施例では、ゲート絶縁膜４としてシリコン酸化膜を用い、ゲートＧ１及び保護膜２０の材料として導電性のポリシリコンを用いた。
【００３９】
次に、図７に示すように、上述の工程を経た半導体基板１に、フィールド酸化膜６ａ，６ｂ、ゲートＧ１、及び保護膜２０をマスクしてイオン注入を行い、第１の低濃度拡散領域２２及び第２の低濃度拡散領域２３をゲートＧ１近傍のウエル２に形成する。
【００４０】
次に、図８に示すように、保護膜２０を除去した後、ゲートＧ１をマスクとしてゲート絶縁膜４をエッチングする。これにより、ゲートＧ１が形成されている領域のゲート絶縁膜４がエッチングされずに残る。
その後、上記工程を経た半導体基板１上に上電極５及び絶縁膜２５を形成し、絶縁膜２５上に、絶縁膜２５を露出させる開口部２７ａ，２７ｂ，２７ｃを有する第１の遮光層９を形成する。
絶縁膜２５及び第１の遮光層９は周知の半導体プロセスにより形成することができる。
実施例では、絶縁膜２５としてシリコン酸化膜を用い、第１の遮光層９の材料として導電性のポリシリコンを用いた。
【００４１】
次に、図９に示すように、上述の工程を経た半導体基板１に、第１の遮光層９をマスクしてイオン注入（ＬＤＤ注入）を行い、第１の高濃度拡散領域２９及び第２の高濃度拡散領域３０を形成する。
これにより、第１の低濃度拡散領域２２及び第１の高濃度拡散領域２９からなるドレインＤ１と、第２の低濃度拡散領域２３及び第１の高濃度拡散領域２９からなるソースＳ１と、ゲート絶縁膜４と、ゲートＧ１とを有するスイッチング素子Ｔｒ１（図３参照）が形成される。
【００４２】
上述したように、第１の遮光層９は、画素電極１６（図３参照）同士の間隙に入射した漏れ光を遮光する機能を有すると共に、スイッチング素子Ｔｒ１のドレインＤ１及びソースＳ１を形成するためのイオン注入用マスクとしての機能も有する。
【００４３】
次に、図１０に示すように、上述の工程を経た半導体基板１上に絶縁膜３２を形成する。実施例では、絶縁膜３２としてシリコン酸化膜を用いた。
これにより、２層の絶縁膜２５，３２からなる第１の絶縁膜７が形成される。また、下電極３，上電極５，及び下電極３と上電極５との間に介在する第１の絶縁膜７ａにより保持容量部Ｃ１（図３参照）が形成される。
その後、第１の絶縁膜７に、ドレインＤ１を露出させる第１の穴部３４ａ，ソースＳ１を露出させる第２の穴部３４ｂ，及び上電極５を露出させる第３の穴部３４ｃを形成する。
第１〜第３の穴部３４ａ〜３４ｃは、フォトリソグラフィ及びエッチングにより形成することができる。
【００４４】
次に、図１１に示すように、第１の絶縁膜７上に、ドレインＤ１に接続する第１の配線パターン部１０ａと、ソースＳ１及び上電極５に接続する第２の配線パターン部１０ｂとを有する第１の配線層１１を形成する。
【００４５】
その後、上述の工程を経た半導体基板１上に、第２の絶縁膜１２，第２の遮光層１４，第３の絶縁膜１５，及び画素電極１６を、周知の半導体プロセスにより順次形成することによって駆動基板５０（図３参照）を得る。
そして、この駆動基板５０と透明基板６０とを所定の間隙を有してシール部４０で接合し、上記所定の間隙に液晶ＬＣを充填することにより、図３に示す液晶表示素子１００を得る。
【００４６】
上述した液晶表示素子１００によれば、外部から画素電極１６同士の間隙に入射した画像に寄与しない漏れ光Ｌｏが第１の配線層１１の間隙に入射した場合においても、スイッチング素子Ｔｒ１及び保持容量部Ｃ１を覆う第１の遮光層９によって遮光することができるので、従来よりも遮光性を向上させることができる。
上述したように、スイッチング素子Ｔｒ１や保持容量部Ｃ１への漏れ光Ｌｏに対する遮光性が向上するため、画素電極の電位変動が小さくなり、フリッカー，クロストーク，及びストリーキング等の表示特性を改善することができる。
【００４７】
ところで、スイッチング素子におけるドレインとウエルとの接合領域及びドレインとウエルとの接合領域がフォトダイオードとして機能するため、この領域に漏れ光が入射するとその光量に応じてリーク電流が発生する。
そのため、従来では、リーク電流による画素電極の電圧降下分を十分に緩和するためには保持容量部の面積をできるだけ広くする必要があった。
そこで、上述した液晶表示素子１００によれば、図４に示したようにスイッチング素子のドレインとソースとの間のウエルの領域を第１の遮光層９で覆う構成としたので、リーク電流の発生を抑制することができる。これにより、保持容量部の面積を小さくすることができ、画素の小型化や高密度化が可能になる。
【００４８】
また、上述した液晶表示素子の製造方法によれば、第１の遮光層９をマスクとしてスイッチング素子Ｔｒ１のドレインＤ１及びソースＳ１を形成することができるので、ドレインＤ１及びソースＳ１を形成するためのマスクを別に形成する必要がなくなるため、生産性を向上させることができる。
【００４９】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【００５０】
ここで、画像信号を電荷として蓄積する保持容量部Ｃ１の変形例について、図３と共に図１２を用いて説明する。図１２は実施例の液晶表示素子における保持容量部の変形例を説明するための模式図であり図２に対応するものである。
【００５１】
例えば、図３に示す第１の遮光層９を導電性材料により形成し、この第１の遮光層９と上電極５との間に所定の電圧を印加することにより、図１２に示すように、第１の遮光層９，上電極５，及び第１の遮光層９と上電極５との間に介在する第１の絶縁膜７ｂは、前述した保持容量部Ｃ１に並列接続された他の保持容量部Ｃ２として機能する。
これにより、２つの保持容量部Ｃ１，Ｃ２で電荷を蓄積することができるので、実施例よりもさらに保持容量部Ｃ１，Ｃ２の面積を小さくすることができ、さらなる画素の小型化、高密度化が図れる。
【００５２】
また、実施例では、第１の遮光層９の材料として導電性のポリシリコンを用いたがこれに限定されるものではない。
例えば、ポリシリコンに替えてタングステンポリサイドやチタンポリサイドを用いることができる。
タングステンポリサイドは、ポリシリコン膜及びタングステン膜を順次成膜した後、これらポリシリコン膜及びタングステン膜を例えば８００℃の熱処理で合金化させることによって形成することができる。
チタンポリサイドは、ポリシリコン膜及びチタン膜を順次成膜した後、これらポリシリコン膜及びチタン膜を例えば８００℃の熱処理で合金化させることによって形成することができる。
タングステンポリサイドやチタンポリサイドは膜の上面（漏れ光が入射する側の面）が合金化されているため、ポリシリコン膜のみの場合よりも第１の遮光層９の遮光性をさらに向上させることができる。
また、第１の遮光層９の材料としてポリシリコンに替えてアルミニウム（Ａｌ）等の金属やその合金を用いることができる。
一般的に、金属及びその合金は、ポリシリコン，タングステンポリサイド，及びチタンポリサイドよりも遮光性に優れるので、これらよりも第１の遮光層９の遮光性をさらに向上させることができる。
発明者が鋭意実験した結果、アルミニウム膜の厚さを２００ｎｍ以上とすることにより、アルミニウム膜の透過率を０．１％以下にできることを見出した。
【００５３】
また、実施例では、液晶表示素子を製造する際、下電極３上のゲート酸化膜４を除去したがこれに限定されるものではなく、下電極３上のゲート絶縁膜４を残し、このゲート絶縁膜４上に上電極５を形成することにより、保持容量部を、下電極３，ゲート絶縁膜４，及び上電極５を有する構成としてもよい。
【００５４】
また、実施例では、液晶表示素子を製造する際、保護膜２０を除去したがこれに限定されるものではなく、保護膜２０を除去せずにこの保護膜２０を保持容量部の上電極としてもよい。
【００５５】
第１の絶縁膜７，第２の絶縁膜１２，及び第３の絶縁膜１５の厚さは特に限定しないが、第１の遮光層９と第１の配線層１１との間に介在する第１の絶縁膜７の厚さ及び第１の遮光層９と上電極５との間に介在する第１の絶縁膜７の厚さを、光の３原色（ＲＧＢ）のうちで最も波長の短い青色（Ｂ）光の波長よりも薄く（例えば４００ｎｍ以下）することが望ましい。
これにより、第１の遮光層９の間隙に入射した極僅かの漏れ光を第１の絶縁膜７でさらに減衰させることができる。
【図面の簡単な説明】
【００５６】
【図１】実施例の液晶表示素子の概略構成図である。
【図２】実施例の液晶表示素子における駆動基板を説明するための模式図である。
【図３】実施例の液晶表示素子の１画素単位の構成を説明するための模式的断面図である。
【図４】実施例の液晶表示素子の画素電極同士の間隙に入射した漏れ光に対する遮光性を説明するための透視図である。
【図５】本発明に係る液晶表示素子の製造方法の実施例を説明するための模式的断面図である。
【図６】本発明に係る液晶表示素子の製造方法の実施例を説明するための模式的断面図である。
【図７】本発明に係る液晶表示素子の製造方法の実施例を説明するための模式的断面図である。
【図８】本発明に係る液晶表示素子の製造方法の実施例を説明するための模式的断面図である。
【図９】本発明に係る液晶表示素子の製造方法の実施例を説明するための模式的断面図である。
【図１０】本発明に係る液晶表示素子の製造方法の実施例を説明するための模式的断面図である。
【図１１】本発明に係る液晶表示素子の製造方法の実施例を説明するための模式的断面図である。
【図１２】実施例の液晶表示素子における保持容量部の変形例を説明するための模式図である。
【符号の説明】
【００５７】
１＿半導体基板、  ２＿ウエル、  ３＿下電極、  ４＿ゲート絶縁膜、  ５＿上電極、  ６ａ，６ｂ＿フィールド酸化膜、  ７，７ａ＿第１の絶縁膜、  ９＿第１の遮光層、  １０ａ，１０ｂ＿配線パターン部、  １１＿第１の配線層、  １２＿第２の絶縁膜、  １３ａ，１３ｂ＿遮光パターン部、  １４＿第２の遮光層、  １５＿第３の絶縁膜、  １６＿画素電極、  ２０＿保護膜、  ２２，２３＿低濃度拡散領域、  ２５，３２＿絶縁膜、  ２７ａ，２７ｂ，２７ｃ＿開口部、  ２９，３０＿高濃度拡散領域、  ３４ａ，３４ｂ，３４ｃ＿穴部、  ４０＿シール部、  ４２＿垂直シフトレジスタ部、  ４３＿水平シフトレジスタ部、  ４５＿ビデオスイッチ、  ５０＿駆動基板、  ６０＿透明基板、  ６１＿ガラス基板、  ６２＿透明電極、  ７０＿フレキシブルプリント配線板、  ７１＿基材、  ７２＿カバー層、  １００＿液晶表示素子、  Ａ１＿画素領域、  Ｂ１＿シフトレジスタ回路領域、  Ｅ１＿カウンタコンタクト部、  Ｆ１＿外部接続端子群、  ＬＣ＿液晶、  Ｈ１＿出力端子群、  Ｋ１＿外部入力端子群、  Ｊ１＿配線群、  Ｔｒ１＿スイッチング素子、  Ｃ１＿保持容量部、  Ｇ１＿ゲート、  Ｌｇ＿ゲート線、  Ｄ１＿ドレイン、  Ｌｓ＿信号線、  Ｓ１＿ソース、  Ｌｖ＿ビデオ線、  Ｌｏ＿漏れ光
【図１】
2010032963.tif 000003
【図２】
2010032963.tif 000004
【図３】
2010032963.tif 000005
【図４】
2010032963.tif 000006
【図５】
2010032963.tif 000007
【図６】
2010032963.tif 000008
【図７】
2010032963.tif 000009
【図８】
2010032963.tif 000010
【図９】
2010032963.tif 000011
【図１０】
2010032963.tif 000012
【図１１】
2010032963.tif 000013
【図１２】
2010032963.tif 000014