(57)【要約】【課題】キャパシタの層間ショート欠陥を低減することが可能な薄膜トランジスタ基板およびこれを備えた表示装置を提供する。【解決手段】キャパシタ３０は、例えば、基板１０上に、下層電極３１、キャパシタ絶縁膜３２および酸化物半導体よりなる上層電極３３を順に有している。具体的には、上層電極３３は、ＴＦＴの酸化物半導体層と同層に形成されたものである。上層電極３３が薄く、ステップカバレージが悪いので、キャパシタ絶縁膜３２中に異物が存在しても、下層電極３１と上層電極３３との間で層間ショートが発生しにくくなる。酸化物半導体はアモルファスシリコンに比べて導電性が高いので、櫛歯状などの複雑な形状にする必要はなく、上層電極３３の全面をキャパシタ電極として機能させることが可能である。【選択図】図４
2010114213.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体層およびソース・ドレイン電極を順に有する薄膜トランジスタと、
前記基板上に、下層電極、キャパシタ絶縁膜および酸化物半導体よりなる上層電極を順に有するキャパシタと
を備えた薄膜トランジスタ基板。
【請求項２】
前記キャパシタの上層電極は、前記薄膜トランジスタの酸化物半導体層と同層に形成されたものである
請求項１記載の薄膜トランジスタ基板。
【請求項３】
前記上層電極は前記ソース・ドレイン電極とのコンタクト領域を有し、前記上層電極のコンタクト領域以外の領域には前記ソース・ドレイン電極が形成されていない
請求項１または２記載の薄膜トランジスタ基板。
【請求項４】
前記薄膜トランジスタおよび前記キャパシタを覆うパッシベーション膜を有し、前記パッシベーション膜は前記キャパシタの上層電極に対応して開口部を有する
請求項１記載の薄膜トランジスタ基板。
【請求項５】
薄膜トランジスタ基板に表示素子を備えた表示装置であって、
前記薄膜トランジスタ基板は、
基板と、
前記基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体層およびソース・ドレイン電極を順に有する薄膜トランジスタと、
前記基板上に、下層電極、キャパシタ絶縁膜および酸化物半導体よりなる上層電極を順に有するキャパシタと
を備えた表示装置。
【請求項６】
前記表示素子は、アノードおよびカソードの間に、発光層を含む有機層を有する有機発光素子であり、
前記キャパシタの上層電極が、前記アノードまたは前記カソードに接続されている
請求項５記載の表示装置。
【請求項７】
前記表示素子を備えた表示領域と、駆動部とを備え、
前記表示領域は、行状の走査線と、列状の信号線と、両者が交差する部分に配置された前記表示素子よりなる画素と、前記画素の各行に対応して配された電源線とを備え、
前記駆動部は、前記走査線に順次制御信号を供給して前記画素を行単位で線順次走査するライトスキャナと、前記線順次走査に合わせて前記電源線に電源電圧を供給する電源スキャナと、前記線順次走査に合わせて前記信号線に映像信号となる信号電位を供給する信号セレクタとを備え、
前記画素は、前記表示素子と、前記薄膜トランジスタよりなるサンプリング用トランジスタと、前記薄膜トランジスタよりなる駆動用トランジスタと、前記キャパシタよりなる保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが前記走査線に接続され、そのソースおよびドレインの一方が前記信号線に接続され、他方が前記駆動用トランジスタのゲートに接続され、
前記駆動用トランジスタは、そのソースおよびドレインの一方が前記表示素子に接続され、他方が前記電源線に接続され、
前記保持容量を構成するキャパシタの下層電極が、前記駆動トランジスタのゲートに接続されている
請求項５または６記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびキャパシタを形成した薄膜トランジスタ基板およびこれを備えた表示装置に関する。
【背景技術】
【０００２】
現在、表示装置の主流になってきたフラットパネル型表示装置には、液晶表示装置，プラズマ表示装置および有機ＥＬ（Electro Luminescence）表示装置などがある。これらには、基板にＴＦＴを含む駆動回路を形成した薄膜トランジスタ基板（以下、「ＴＦＴ基板」ともいう。）を用いたものがある。ＴＦＴ基板は、主にガラス板よりなる基板に、スパッタまたはＣＶＤ（Chemical Vapor Deposition ；化学気相成長）により配線層や半導体層を成膜し、これをフォトリソグラフィによりパターニングしてＴＦＴ回路および配線のパターンを形成したものである。
【特許文献１】特開２００６−２０７０９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＴＦＴ基板の製造工程では、ダストと呼ばれる異物に起因して、パターンの欠落または余分な残留が生じることがある。このようなパターンの欠落（オープン欠陥）または余分な残留（ショート欠陥）は、総じて欠陥と呼ばれ、回路の断線や短絡の原因となってしまう。特に、有機ＥＬ表示装置用のＴＦＴ基板には、各画素に均一な電流を流せるよう、各画素に複雑な補正回路を形成する必要があり、この複雑な補正回路のために欠陥が増え歩留まりが低下することが大きな問題になっていた。このような欠陥の一つに、キャパシタの層間ショート欠陥があった。これは、キャパシタの絶縁膜中に存在する異物に起因して上層電極と下層電極とが短絡してしまうものである。
【０００４】
ちなみに、従来では、キャパシタの上層電極をアモルファスシリコン（ａ−Ｓｉ）により構成すると共に櫛歯形状とすることが提案されている（例えば、特許文献１参照。）。通常は、アモルファスシリコンを上部電極にしても、導電性が低いのでキャパシタとしての機能は得られないが、特許文献１では、アモルファスシリコン層上に開口面積の小さい櫛歯状の電極を設け、ゲート電圧を適切に制御することにより実効キャパシタ面積を変化させて可変容量として使用している。
【０００５】
本発明はかかる問題点に鑑みてなされたもので、その目的は、キャパシタの層間ショート欠陥を低減することが可能な薄膜トランジスタ基板およびこれを備えた表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明による薄膜トランジスタ基板は、以下の（Ａ）〜（Ｃ）の構成要件を備えたものである。
（Ａ）基板
（Ｂ）基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体層およびソース・ドレイン電極を順に有する薄膜トランジスタ
（Ｃ）基板上に、下層電極、キャパシタ絶縁膜および酸化物半導体よりなる上層電極を順に有するキャパシタ
【０００７】
本発明による表示装置は、薄膜トランジスタ基板に表示素子を備えたものであって、薄膜トランジスタ基板が、上記本発明の薄膜トランジスタ基板により構成されたものである。
【０００８】
本発明の薄膜トランジスタ基板では、キャパシタの上層電極が酸化物半導体により構成されているので、キャパシタの絶縁膜中に異物が存在しても層間ショート欠陥の発生が抑制される。また、酸化物半導体はアモルファスシリコンに比べて高い導電性を持たせることが可能であり、キャパシタの上層電極として十分な機能が得られる。よって、本発明の薄膜トランジスタ基板を用いて表示装置を構成すれば、層間ショート欠陥に起因する各種表示異常が低減される。
【発明の効果】
【０００９】
本発明の薄膜トランジスタ基板によれば、キャパシタの上層電極を酸化物半導体により構成するようにしたので、キャパシタの絶縁膜中に異物が存在しても層間ショート欠陥の発生を抑えることができる。よって、この本発明の薄膜トランジスタ基板を用いて構成した本発明の表示装置によれば、キャパシタの層間ショート欠陥に起因する各種表示異常の低減が可能となり、高い表示品質を実現することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（キャパシタにかかる電位を常に正電位とする例）
２．変形例（パッシベーション膜形成前にキャパシタの水素処理を行う例）
３．第２の実施の形態（パッシベーション膜に開口部を設けてキャパシタの水素処理を行う例）
【００１１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る表示装置の構成を表すものである。この表示装置は、極薄型の有機発光カラーディスプレイ装置などとして用いられるものであり、例えば、ＴＦＴ基板１に、画素ＰＸＬＣがｍ行×ｎ列のマトリクス状に配置されてなる表示領域１１０が形成されたものである。表示領域１１０の周辺には、駆動部として、信号部（信号セレクタ）である水平セレクタ（ＨＳＥＬ）１２１と、スキャナ部であるライトスキャナ（ＷＳＣＮ）１３１および電源スキャナ（ＤＳＣＮ）１３２とが形成されている。
【００１２】
表示領域１１０において、列方向には信号線ＤＴＬ１０１〜１０ｎが配置され、行方向には走査線ＷＳＬ１０１〜１０ｍおよび電源線ＤＳＬ１０１〜１０ｍが配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差する部分に、画素ＰＸＬＣすなわち画素回路１４０が設けられている。各信号線ＤＴＬは、水平セレクタ１２１に接続され、この水平セレクタ１２１から信号線ＤＴＬに映像信号が供給される。各走査線ＷＳＬは、ライトスキャナ１３１に接続されている。各電源線ＤＳＬは、電源スキャナ１３２に接続されている。
【００１３】
図２は、画素回路１４０の一例を表したものである。画素回路１４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量３Ｃと、表示素子として有機発光素子１０Ｒ，１０Ｇ、１０Ｂのいずれか一つよりなる発光素子３Ｄとを有するアクティブ型の駆動回路である。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続され、そのソースおよびドレインの一方が対応する信号線ＤＴＬ１０１に接続され、他方が駆動用トランジスタ３Ｂのゲートｇに接続されている。駆動用トランジスタ３Ｂは、そのドレインｄが対応する電源線ＤＳＬ１０１に接続され、ソースｓが発光素子３Ｄのアノードに接続されている。発光素子３Ｄのカソードは接地配線３Ｈに接続されている。なお、この接地配線３Ｈは全ての画素ＰＸＬＣに対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇとの間に接続されている。
【００１４】
サンプリングトランジスタ３Ａは、走査線ＷＳＬ１０１から供給される制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された映像信号の信号電位をサンプリングして保持容量３Ｃに保持するものである。駆動用トランジスタ３Ｂは、電源線ＤＳＬ１０１から電流の供給を受け、保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに供給するものである。発光素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
【００１５】
図３は、ＴＦＴ基板１の画素回路１４０の一部（図２の駆動用トランジスタ３Ｂおよび保持容量３Ｃに相当する部分）の平面構成を表したものである。ＴＦＴ基板１は、例えば、ガラス等の基板１０上に、上述した駆動用トランジスタ３Ｂを構成するＴＦＴ２０と、上述した保持容量３Ｃを構成するキャパシタ３０とを形成したものである。なお、図３では省略したが、図２のサンプリング用トランジスタ３Ａも、ＴＦＴ２０と同様に構成されている。
【００１６】
図４は、図３に示したＴＦＴ２０およびキャパシタ３０の断面構造を表したものである。ＴＦＴ２０は、例えば、基板１０上に、ゲート電極２１、ゲート絶縁膜２２、酸化物半導体層２３、チャネル保護層２４およびソース・ドレイン電極２５を順に有する酸化物半導体トランジスタである。ここで酸化物半導体とは、亜鉛，インジウム，ガリウム，スズまたはそれらを主成分とした混合物の酸化物をいい、優れた半導体特性を示すことが知られている。図５は、例えば亜鉛，インジウムおよびガリウムの混合酸化物（酸化インジウムガリウム亜鉛、ＩＧＺＯ）による酸化物半導体ＴＦＴの電流電圧特性を表したものである。酸化物半導体は、従来半導体として使用されてきたアモルファスシリコンの１０倍から１００倍の電子移動度を示し、かつ良好なオフ特性を示す。また、酸化物半導体は、従来のアモルファスシリコンに比べて抵抗率が１０分の１から１００分の１になっており、閾値電圧も容易に低く、例えば０Ｖ以下に設定することも可能である。
【００１７】
ゲート電極２１は、ＴＦＴ２０に印加されるゲート電圧により酸化物半導体層２３中の電子密度を制御するものであり、例えば、厚みが５０ｎｍのモリブデン（Ｍｏ）層と、厚みが４００ｎｍのアルミニウム（Ａｌ）層またはアルミニウム合金層との二層構造を有している。
【００１８】
絶縁膜２２は、例えば、厚みが２００ｎｍのシリコン酸化膜と、厚みが２００ｎｍのシリコン窒化膜との二層構造を有している。
【００１９】
酸化物半導体層２３は、例えば、厚みが５０ｎｍであり、酸化インジウムガリウム亜鉛（ＩＧＺＯ）により構成されている。なお、図３では、酸化物半導体層２３には網掛けを付して表している。
【００２０】
チャネル保護層２４は、酸化物半導体層２３からの酸素の脱離が少なく、また水素のようなドナーの供給が少ないことが望ましく、例えば、厚みが２００ｎｍであり、シリコン酸化膜により構成されている。また、チャネル保護層２４は、シリコン酸化膜のほか、シリコン酸窒化膜、シリコン窒化膜または酸化アルミニウム膜、あるいはそれらの積層膜により構成されていてもよい。
【００２１】
ソース・ドレイン電極２５は、例えば、厚みが５０ｎｍのチタン層２５Ａ、厚みが９００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのチタン層２５Ｃの積層構造を有している。
【００２２】
キャパシタ３０は、例えば、基板１０上に、ゲート電極２１と同層に形成された下層電極３１、ゲート絶縁膜２２と同層に形成されたキャパシタ絶縁膜３２および酸化物半導体よりなる上層電極３３を順に有している。具体的には、上層電極３３は、ＴＦＴ２０の酸化物半導体層２３と同層に形成されたものである。これにより、この表示装置では、キャパシタ３０の層間ショート欠陥を低減することができるようになっている。
【００２３】
従来の液晶表示装置では、キャパシタは有機ＥＬ表示装置の場合に比べて十分に小型である。また、多くの場合、キャパシタの上層電極は、画素電極と同様にＩＴＯ（Indium Tin Oxide）により構成される場合が多い。画素電極は光の透過性が求められるため薄く、反応性スパッタ法にて形成されるためステップカバレージが悪く、安定な酸化物であるため後工程で溶解しにくい。よって、キャパシタの絶縁膜中に異物が存在しても、下層電極と上層電極との間で層間ショートが発生しにくい。
【００２４】
図６は、従来の有機ＥＬ表示装置のＴＦＴ基板の平面構成を表したものであり、図７は、図６に示したＴＦＴおよびキャパシタの断面構造を表したものである。なお、図６および図７では、図３および図４に対応する構成要素には９００番台の同一の符号を付している。有機ＥＬ表示装置では、キャパシタ９３０のサイズが液晶表示装置の場合に比べて大きい。また、有機発光素子で発生した光をＴＦＴ基板とは反対側から取り出す上面発光（トップエミッション）の場合には、有機発光素子は平坦化膜の上に形成されているので、有機発光素子の電極をキャパシタの上層電極と共通化することは難しい。よって、キャパシタ９３０の上層電極９３３は、ソース・ドレイン電極９２５により構成されることになる。ソース・ドレイン電極９２５は、大電流を流すために低抵抗金属により構成されると共に厚みが大きくなっている。そのため、図８に示したように、キャパシタ９３０の絶縁膜９３２中に異物９３４が存在すると、異物９３４の近傍に形成される絶縁膜９３２の空隙９３２Ａに金属あるいはその化合物からなる導電性物質が侵入するため、下層電極９３１と上層電極９３３との間で層間ショートが発生しやすい。これを回避するためには、キャパシタ９３０の上層電極９３３のみを薄層かつ安定なＩＴＯにより構成することも考えられるが、余分な成膜工程・フォトリソグラフィ工程が必要になり、コスト上昇を招くおそれがある。
【００２５】
一方、本実施の形態では、上層電極３３が、ＴＦＴ２０の酸化物半導体層２３と同層に形成されているので、上層電極３３が薄く、ステップカバレージが悪い。よって、図９に示したように、キャパシタ絶縁膜３２中に異物３４が存在しても、キャパシタ絶縁膜３２の空隙３２Ａは上層電極３３で埋めきれず、パッシベーション膜４０で埋め込まれる。従って、下層電極３１と上層電極３３との間で層間ショートが発生しにくくすることができる。また、酸化物半導体はアモルファスシリコンに比べて導電性が高いので、櫛歯状などの複雑な形状にする必要はなく、上層電極３３の全面をキャパシタ電極として機能させることが可能である。
【００２６】
図４に示した上層電極３３は、図２に示したように、駆動用トランジスタ３Ｂのソースおよびドレインの一方に接続されている。すなわち、上層電極３３は、駆動用トランジスタ３Ｂを構成するＴＦＴ２０のソース・ドレイン電極２５とのコンタクト領域３３Ａを有している。上層電極３３のコンタクト領域３３Ａ以外の領域には、ソース・ドレイン電極２５が形成されていないことが好ましい。これにより、キャパシタ絶縁膜３２中に存在する異物に起因した層間ショートの発生を大幅に抑制することができる。
【００２７】
一方、図４に示した下層電極３１は、図２に示したように、駆動用トランジスタ３Ｂのゲートに接続されている。これにより、キャパシタ３０への電位書き込み時間および保持時間に、キャパシタ３０の下層電極３１にかかる電位は常に正電位となる。従って、酸化物半導体よりなる上層電極３３に対して常に導電体様の特性を維持させることができる。
【００２８】
図４に示したＴＦＴ２０およびキャパシタ３０は、例えば、共通のパッシベーション膜４０により覆われている。パッシベーション膜４０は、例えば、厚みが２００ｎｍであり、シリコン窒化膜により構成されている。
【００２９】
図１０は、表示領域１１０の断面構成を表したものである。表示領域１１０には、赤色の光を発生する有機発光素子１０Ｒと、緑色の光を発生する有機発光素子１０Ｇと、青色の光を発生する有機発光素子１０Ｂとが、順に全体としてマトリクス状に形成されている。なお、有機発光素子１０Ｒ，１０Ｇ，１０Ｂは短冊形の平面形状を有し、隣り合う有機発光素子１０Ｒ，１０Ｇ，１０Ｂの組み合わせが一つの画素（ピクセル）を構成している。
【００３０】
有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、それぞれ、ＴＦＴ基板１上に、平坦化絶縁膜５１を間にして、アノード（陽極）５２、電極間絶縁膜５３、後述する発光層を含む有機層５４、およびカソード（陰極）５５がこの順に積層された構成を有している。
【００３１】
このような有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、必要に応じて、窒化ケイ素（ＳｉＮ）または酸化ケイ素（ＳｉＯ）などの保護膜５６により被覆され、更にこの保護膜５５上に、熱硬化型樹脂または紫外線硬化型樹脂などの接着層６０を間にしてガラスなどよりなる封止用基板７１が全面にわたって貼り合わされることにより封止されている。封止用基板７１には、必要に応じてカラーフィルタ７２およびブラックマトリクスとしての光遮蔽膜（図示せず）が設けられていてもよい。
【００３２】
平坦化絶縁膜５１は、画素回路１４０が形成されたＴＦＴ基板１の表面を平坦化するためのものであり、微細な接続孔５１Ａが形成されるためパターン精度が良い材料により構成されていることが好ましい。平坦化絶縁膜５１の構成材料としては、例えば、ポリイミド等の有機材料、あるいは酸化シリコン（ＳｉＯ2 ）などの無機材料が挙げられる。図２に示した駆動トランジスタ３Ｂは、平坦化絶縁膜５１に設けられた接続孔５１Ａを介してアノード５２に電気的に接続されている。また、図１０では省略したが、保持容量３Ｃを構成するキャパシタ３０の上層電極３３も、平坦化絶縁膜５１に設けられた接続孔（図示せず）を介してアノード５２に電気的に接続されている（図２参照。）。
【００３３】
アノード５２は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの各々に対応して形成されている。また、アノード５２は、発光層で発生した光を反射させる反射電極としての機能を有しており、できるだけ高い反射率を有するようにすることが発光効率を高める上で望ましい。アノード５２は、例えば、厚みが１００ｎｍ以上１０００ｎｍ以下であり、銀（Ａｇ），アルミニウム（Ａｌ），クロム（Ｃｒ），チタン（Ｔｉ），鉄（Ｆｅ），コバルト（Ｃｏ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），銅（Ｃｕ），タンタル（Ｔａ），タングステン（Ｗ），白金（Ｐｔ）あるいは金（Ａｕ）などの金属元素の単体または合金により構成されている。
【００３４】
電極間絶縁膜５３は、例えば、ポリイミドなどの有機材料、または酸化シリコン（ＳｉＯ2 ）などの無機絶縁材料により構成されている。電極間絶縁膜５３は、アノード５２の発光領域に対応して開口部を有している。なお、有機層５４およびカソード５５は、発光領域だけでなく電極間絶縁膜５３の上にも連続して設けられていてもよいが、発光が生じるのは電極間絶縁膜５３の開口部だけである。
【００３５】
有機層５４は、例えば、アノード５２の側から順に、正孔注入層，正孔輸送層，発光層および電子輸送層（いずれも図示せず）を積層した構成を有するが、これらのうち発光層以外の層は必要に応じて設ければよい。また、有機層５４は、有機発光素子１０Ｒ，１０Ｇ，１０Ｂの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。なお、有機層５４の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。
【００３６】
カソード５５は、例えば、厚みが５ｎｍ以上５０ｎｍ以下であり、アルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ），ナトリウム（Ｎａ）などの金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金（ＭｇＡｇ合金）、またはアルミニウム（Ａｌ）とリチウム（Ｌｉ）との合金（ＡｌＬｉ合金）が好ましい。また、カソード５５は、ＩＴＯ（インジウム・スズ複合酸化物）またはＩＺＯ（インジウム・亜鉛複合酸化物）により構成されていてもよい。
【００３７】
この表示装置は、例えば次のようにして製造することができる。
【００３８】
（ＴＦＴ基板１を形成する工程）
まず、ガラスよりなる基板１０上に、例えばスパッタリング法により、例えば、厚みが５０ｎｍのモリブデン（Ｍｏ）層と、厚みが４００ｎｍのアルミニウム（Ａｌ）層またはアルミニウム合金層との二層構造を形成する。次いで、この二層構造に対して、フォトリソグラフィおよびエッチングを施すことにより、図１１に示したように、ゲート電極２１およびキャパシタ３０の下層電極３１を形成する。
【００３９】
続いて、基板１０の全面に、例えばＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により、厚みが２００ｎｍのシリコン酸化膜と、厚みが２００ｎｍのシリコン窒化膜との二層構造を形成する。これにより、図１２に示したように、ゲート絶縁膜２２およびキャパシタ絶縁膜３２が形成される。
【００４０】
そののち、例えばスパッタリング法により、酸化インジウムガリウム亜鉛（ＩＧＺＯ）膜を５０ｎｍの厚みで形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、図１３に示したように、酸化物半導体層２３およびキャパシタ３０の上層電極３３が形成される。
【００４１】
このとき、上層電極３３を、ＴＦＴ２０の酸化物半導体層２３と同層に形成するようにしたので、上層電極３３が薄くなり、ステップカバレージが悪くなる。また、上層電極３３は洗浄工程で使用する水やフォトリソグラフィ工程で使用するレジスト剥離液のようなケミカルに対して安定である。よって、図９に示したように、キャパシタ絶縁膜３２中に異物３４が存在しても、下層電極３１と上層電極３３との間で層間ショートが発生しにくくなる。
【００４２】
酸化物半導体層２３および上層電極３３を形成したのち、例えばスパッタリング法またはＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により、シリコン酸化膜を２００ｎｍの厚みで形成する。なお、シリコン酸化膜を形成する前に、例えば一酸化二窒素プラズマ，酸素プラズマなど、酸化物半導体層２３に対して酸素を供給するプロセスを導入してもよい。
【００４３】
また、スパッタリング法またはＣＶＤ法によるシリコン酸化膜に代えて、スパッタリング法によるシリコン酸窒化膜、シリコン窒化膜あるいは酸化アルミニウム膜、原子層成膜（ＡＬＤ）法による酸化アルミニウム膜、またはそれらの積層膜を形成するようにしてもよい。
【００４４】
続いて、シリコン酸化膜に対して、フォトリソグラフィおよびエッチングを施すことにより所定の形状に成形し、図１４に示したように、チャネル保護層２４を形成する。なお、この工程において、酸化物半導体層２３が存在しない領域に、ゲート電極２１へのコンタクトホールを設けるようにしてもよい。
【００４５】
チャネル保護層を形成したのち、例えばスパッタリング法により、厚みが５０ｎｍのチタン層２５Ａ、厚みが９００ｎｍのアルミニウム層２５Ｂおよび厚みが５０ｎｍのチタン層２５Ｃを形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、図１５に示したように、ソース・ドレイン電極２５を形成する。このとき、ソース・ドレイン電極２５をキャパシタ３０の上層電極３３の上に延在させ、コンタクト領域３３Ａを形成するが、上層電極３３のコンタクト領域３３Ａ以外の領域には、ソース・ドレイン電極２５を形成しないことが好ましい。
【００４６】
ソース・ドレイン電極２５を形成したのち、図１６に示したように、例えばＣＶＤ法により、ＴＦＴ２０およびキャパシタ３０の上に、シリコン窒化膜よりなるパッシベーション膜４０を、２００ｎｍの厚みで形成する。以上により、図３および図４に示したＴＦＴ基板１が形成される。
【００４７】
（有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する工程）
まず、ＴＦＴ基板１の全面に感光性樹脂を塗布し、露光および現像することにより、平坦化絶縁膜５１および接続孔５１Ａを形成し、焼成する。次いで、例えば直流スパッタリングにより、上述した材料よりなるアノード５２を成膜し、例えばリソグラフィ技術を用いて選択的にエッチングし、所定の形状にパターニングする。続いて、感光性樹脂を塗布して上述した材料よりなる電極間絶縁膜５３を形成し、例えばリソグラフィ技術を用いて開口部を形成する。そののち、例えば蒸着法により、上述した材料よりなる有機層５４およびカソード５５を順次成膜し、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する。続いて、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを、カソード５５及び上述した材料よりなる保護膜５６で覆う。
【００４８】
そののち、保護膜５６の上に、接着層６０を形成する。そののち、カラーフィルタ７２が設けられ、上述した材料よりなる封止用基板７１を用意し、ＴＦＴ基板１と封止用基板７１とを接着層６０を間にして貼り合わせる。以上により、図１０に示した表示装置が完成する。
【００４９】
この表示装置では、走査線ＷＳＬから供給される制御信号に応じてサンプリング用トランジスタ３Ａが導通し、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされて保持容量３Ｃに保持される。また、第１電位にある電源線ＤＳＬから駆動用トランジスタ３Ｂに電流が供給され、保持容量３Ｃに保持された信号電位に応じて、駆動電流が発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）に供給される。発光素子３Ｄ（有機発光素子１０Ｒ，１０Ｇ，１０Ｂ）は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。この光は、カソード５５，カラーフィルタ７２および封止用基板７１を透過して取り出される。
【００５０】
ここでは、上層電極３３が、ＴＦＴ２０の酸化物半導体層２３と同層に形成されているので、上層電極３３が薄く、ステップカバレージが悪くなっている。よって、図９に示したように、キャパシタ絶縁膜３２中の異物３４に起因した層間ショート欠陥が低減されている。よって、層間ショート欠陥に起因する各種表示異常が低減され、表示品質が向上する。
【００５１】
また、酸化物半導体はアモルファスシリコンに比べて導電性が高いので、櫛歯状などの複雑な形状にする必要はなく、上層電極３３の全面がキャパシタ電極として機能することが可能である。特に、下層電極３１は、駆動用トランジスタ３Ｂのゲートに接続されている（図２参照。）ので、キャパシタ３０への電位書き込み時間および保持時間において、キャパシタ３０の下層電極３１にかかる電位は常に正電位となる。よって、酸化物半導体よりなる上層電極３３は、常に導電体様の特性を維持する。
【００５２】
このように本実施の形態では、キャパシタ３０の上層電極３３を酸化物半導体により構成するようにしたので、キャパシタ絶縁膜３２中に異物が存在しても層間ショート欠陥の発生を抑えることができる。よって、キャパシタ３０の層間ショート欠陥に起因する各種表示異常の低減が可能となり、高い表示品質を実現することができる。
【００５３】
（変形例）
なお、上記実施の形態では、図２に示したように、保持容量３Ｃ（キャパシタ３０）を駆動用トランジスタ３Ｂのゲートに接続し、キャパシタ３０への電位書き込み時間および保持時間において、キャパシタ３０の下層電極３１に対して常に正電位がかかるように構成することにより、上層電極３３が常に導電体様の特性を維持するようにした場合について説明した。しかしながら、例えば、パッシべーション膜４０を形成する前に、キャパシタ３０の上部電極３３を構成する酸化物導電体の導電率を上げるため、例えば水素プラズマ処理を行うようにすれば、キャパシタ３０にかける電圧によらずとも、上層電極３３が導電体様の動作をするようにすることが可能である。
【００５４】
すなわち、酸化物半導体は耐熱性が十分でなく、ＴＦＴ製造プロセス中の熱処理やプラズマ処理などにより酸素が脱離し格子欠陥を形成する。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体の低抵抗化を引き起こす。また、酸化物半導体に水素プラズマを照射するとドナーとしての水素の導入により格子欠陥と同様の準位が形成され、酸化物半導体の低抵抗化を引き起こす。そのため、酸化物半導体をＴＦＴの活性層に用いた場合、欠陥準位の増大とともに、閾値電圧が小さくなり、リーク電流が増大し、ゲート電流を印加しなくてもドレイン電流が流れるデプレッション型の動作となる。十分に欠陥準位が増大すると、図１７に示したように、トランジスタ動作をしなくなり、導電体動作へと移行する。
【００５５】
従って、キャパシタ３０の上層電極３３に対しても、パッシベーション膜４０を形成する前に例えば水素プラズマ処理を行い、表面に露出する酸化物半導体部位の導電性を高めるようにすれば、画素回路１４０の構成によらず、上層電極３３に導電体様の動作をさせることが可能である。ここでは水素プラズマ処理を挙げるが、上部電極３３の導電性が高まる処理であれば、酸素を脱離させる処理でも他のドナーを注入する処理でも構わない。
【００５６】
（第２の実施の形態）
図１８は、本発明の第２の実施の形態に係るＴＦＴ基板１の画素回路１４０の一部（図２の駆動用トランジスタ３Ｂおよび保持容量３Ｃに相当する部分）の平面構成を表したものであり、図１９は、図１８に示したＴＦＴ２０およびキャパシタ３０の断面構造を表したものである。本実施の形態は、ＴＦＴ２０およびキャパシタ３０を覆うパッシべーション膜４０の構成が異なることを除いては、上記第１の実施の形態と全く同一である。よって、対応する構成要素には同一の符号を付して説明する。なお、図１８では、パッシベーション膜４０が形成されている領域に斜線を付して表している。
【００５７】
パッシべーション膜４０は、キャパシタ３０の上層電極３３に対応して開口部４０Ａを有している。これにより、本実施の形態では、製造工程においてパッシベーション膜４０の開口部４０Ａを介して上層電極３３のみに水素プラズマ処理を行うことが可能となる。上記変形例で述べたパッシベーション膜４０の形成前に水素プラズマ処理を行う手法の場合、ソース・ドレイン電極２５、とりわけチャネル近傍の導電性はＴＦＴ特性に敏感に影響するため、安定な特性を得るためには基板内・基板間を通じて均一な処理を行わなければならないという課題があった。しかしながら本実施の形態では、パッシベーション膜４０形成時にＴＦＴ特性の安定性は確保されており、ＴＦＴ２０の特性を損なうことなく、上層電極３３の導電性を更に高めることができる。従って、画素回路１４０の構成によらず、上層電極３３に導電体様の動作を上記変形例以上に安定にさせることが可能である。
【００５８】
なお、平坦化絶縁膜５１が開口部４０Ａに露出した酸化物半導体よりなる上層電極３３の導電性を維持できる機能を有していない場合は、図２０に示したように、少なくともパッシベーション膜４０の開口部４０Ａに、第２パッシベーション膜４１が設けられていることが好ましい。第２パッシベーション膜４１は、例えば、厚みが５０ｎｍであり、シリコン窒化膜により構成されている。ただし、平坦化絶縁膜５１が開口部４０Ａに露出した酸化物半導体よりなる上層電極３３の導電性を維持できる機能を有していれば、第２パッシベーション膜４１は無くてもよい。
【００５９】
この表示装置は、例えば次のようにして製造することができる。
【００６０】
（ＴＦＴ基板１を形成する工程）
まず、第１の実施の形態と同様にして、図１１に示した工程により、ガラスよりなる基板１０上に、ゲート電極２１およびキャパシタ３０の下層電極３１を形成する。
【００６１】
次いで、第１の実施の形態と同様にして、図１２に示した工程により、基板１０の全面にゲート絶縁膜２２およびキャパシタ絶縁膜３２を形成する。
【００６２】
続いて、第１の実施の形態と同様にして、図１３に示した工程により、酸化物半導体層２３およびキャパシタ３０の上層電極３３を形成する。上層電極３３は、第１の実施の形態と同様に、ＴＦＴ２０の酸化物半導体層２３と同層に形成することが好ましい。
【００６３】
そののち、第１の実施の形態と同様にして、図１４に示した工程により、チャネル保護層２４を形成する。
【００６４】
チャネル保護層を形成したのち、第１の実施の形態と同様にして、図１５に示した工程により、ソース・ドレイン電極２５を形成する。このとき、第１の実施の形態と同様に、上層電極３３のコンタクト領域３３Ａ以外の領域には、ソース・ドレイン電極２５を形成しないことが好ましい。
【００６５】
ソース・ドレイン電極２５を形成したのち、第１の実施の形態と同様にして、図１６に示した工程により、ＴＦＴ２０およびキャパシタ３０の上に、シリコン窒化膜よりなるパッシベーション膜４０を、２００ｎｍの厚みで形成する。続いて、図１９に示したように、例えばエッチングにより、パッシベーション膜４０に、キャパシタ３０の上層電極３３に対応して開口部４０Ａを設け、この開口部４０Ａに露出した上部電極３３に対して例えば水素プラズマ処理を行う。これにより、ＴＦＴ２０の酸化物半導体層２３に水素が導入されてしまいＴＦＴ２０の特性が損なわれることがなく、上層電極３３の導電性を更に高めることができる。以上により、図１８および図１９に示したＴＦＴ基板１が形成される。
【００６６】
なお、図２０に示したような第２パッシベーション膜４１を形成する場合は、先の開口部４０Ａに露出した上部電極３３の導電性を高めることを目的とした水素プラズマ処理を行ったのち、例えばＣＶＤ法により、ＴＦＴ２０およびキャパシタ３０の上に、第２パッシベーション膜４１を形成する。
【００６７】
（有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成する工程）
ＴＦＴ基板１を形成したのち、ＴＦＴ基板１の全面に感光性樹脂を塗布して平坦化絶縁膜５１を形成し、露光および現像を行い焼成する。その際、第２パッシベーション膜４１を形成した場合には、第２パッシベーション膜４１をエッチングして接続孔５１Ａを形成する。次いで、例えば直流スパッタリングにより、上述した材料よりなるアノード５２を成膜し、例えばリソグラフィ技術を用いて選択的にエッチングし、所定の形状にパターニングする。続いて、感光性樹脂を塗布して電極間絶縁膜５３を形成し、露光、現像、および焼成を行い開口部を形成する。そののち、上述した材料よりなる有機層５４およびカソード５５を順次成膜して、有機発光素子１０Ｒ，１０Ｇ，１０Ｂを形成し、表示装置を形成することができる。
【００６８】
この表示装置の作用および効果は、第１の実施の形態と同様である。
【００６９】
（モジュールおよび適用例）
以下、上記実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００７０】
（モジュール）
上記実施の形態の表示装置は、例えば、図２１に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板７１および接着層６０から露出した領域２１０を設け、この露出した領域２１０に、信号線駆動回路１２０および走査線駆動回路１３０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００７１】
（適用例１）
図２２は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置により構成されている。
【００７２】
（適用例２）
図２３は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記各実施の形態に係る表示装置により構成されている。
【００７３】
（適用例３）
図２４は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置により構成されている。
【００７４】
（適用例４）
図２５は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置により構成されている。
【００７５】
（適用例５）
図２６は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置により構成されている。
【００７６】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、キャパシタ３０の上層電極３３の導電率が不足する場合には、その一部にソース・ドレイン電極２５の配線を敷設することも有効である。
【００７７】
また、上記実施の形態では、有機発光素子１０Ｒ，１０Ｇ，１０Ｂが、ＴＦＴ基板１上に、アノード５２、発光層を含む有機層５４およびカソード５５がこの順に積層された構成を有している場合について説明したが、有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、アノード５２およびカソード５５の間に発光層を含む有機層５４を有していれば、それらの積層順序は限定されない。例えば、有機発光素子１０Ｒ，１０Ｇ，１０Ｂは、ＴＦＴ基板１上に、カソード５５、発光層を含む有機層５４およびアノード５２がこの順に積層された構成を有していてもよい。
【００７８】
更に、上記実施の形態では、キャパシタ３０の上層電極３３がアノード５２に接続されている場合について説明したが、画素回路１４０の構成によっては、キャパシタ３０の上層電極３３がカソード５５に接続されていてもよい。
【００７９】
また、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【００８０】
更に、上記実施の形態では、有機発光素子１０Ｒ，１０Ｂ，１０Ｇの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
【００８１】
加えて、本発明は、有機発光素子のほか、液晶表示素子、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１の実施の形態に係る表示装置の構成を表す図である。
【図２】図１に示した画素駆動回路の一例を表す等価回路図である。
【図３】図２に示したＴＦＴ基板の画素駆動回路の一部の構成を表す平面図である。
【図４】図３に示したＴＦＴおよびキャパシタの構成を表す断面図である。
【図５】酸化物半導体を用いたＴＦＴの特性を表す図である。
【図６】従来の液晶表示装置のキャパシタに対する異物の影響を説明するための図である。
【図７】従来の有機ＥＬ表示装置のＴＦＴ基板の構成を説明するための平面図である。
【図８】図７に示したキャパシタに対する異物の影響を説明するための図である。
【図９】図４に示したキャパシタに対する異物の影響を説明するための図である。
【図１０】図１に示した表示領域の構成を表す断面図である。
【図１１】図１に示した表示装置の製造方法を工程順に表す断面図である。
【図１２】図１１に続く工程を表す断面図である。
【図１３】図１２に続く工程を表す断面図である。
【図１４】図１３に続く工程を表す断面図である。
【図１５】図１４に続く工程を表す断面図である。
【図１６】図１５に続く工程を表す断面図である。
【図１７】酸化物半導体の酸素の脱離によるＴＦＴ動作への影響を説明するための図である。
【図１８】本発明の第２の実施の形態に係るＴＦＴ基板の画素駆動回路の一部の構成を表す平面図である。
【図１９】図１８に示したＴＦＴおよびキャパシタの構成を表す断面図である。
【図２０】図１８に示したＴＦＴおよびキャパシタの変形例を表す断面図である。
【図２１】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図２２】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図２３】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２４】適用例３の外観を表す斜視図である。
【図２５】適用例４の外観を表す斜視図である。
【図２６】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【符号の説明】
【００８３】
１…ＴＦＴ基板、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子、１０…基板、１０Ｒ，１０Ｇ，１０Ｂ…有機発光素子、２０…ＴＦＴ、２１…ゲート電極、２２…ゲート絶縁膜、２３…酸化物半導体層、２４…チャネル保護層、２５…ソース・ドレイン電極、３０…キャパシタ、３１…下層電極、３２…キャパシタ絶縁膜、３３…上層電極、４０…パッシベーション膜、４０Ａ…開口部、４１…第２パッシベーション膜、５１…平坦化絶縁膜、５２…アノード、５３…電極間絶縁膜、５４…有機層、５５…カソード、５６…保護膜、６０…接着層、７１…封止用基板、１１０…表示領域、１４０…画素回路
【図１】
2010114213.tif 000003
【図２】
2010114213.tif 000004
【図３】
2010114213.tif 000005
【図４】
2010114213.tif 000006
【図５】
2010114213.tif 000007
【図６】
2010114213.tif 000008
【図７】
2010114213.tif 000009
【図８】
2010114213.tif 000010
【図９】
2010114213.tif 000011
【図１０】
2010114213.tif 000012
【図１１】
2010114213.tif 000013
【図１２】
2010114213.tif 000014
【図１３】
2010114213.tif 000015
【図１４】
2010114213.tif 000016
【図１５】
2010114213.tif 000017
【図１６】
2010114213.tif 000018
【図１７】
2010114213.tif 000019
【図１８】
2010114213.tif 000020
【図１９】
2010114213.tif 000021
【図２０】
2010114213.tif 000022
【図２１】
2010114213.tif 000023
【図２２】
2010114213.tif 000024
【図２３】
2010114213.tif 000025
【図２４】
2010114213.tif 000026
【図２５】
2010114213.tif 000027
【図２６】
2010114213.tif 000028