(57)【要約】【課題】電圧駆動型半導体素子の特性のばらつきによりターンオフ時にコレクタ電圧差が生じる場合であっても、電圧分担をほぼ均一にすることである。【解決手段】直列接続された３個以上の電圧駆動型半導体素子のコレクタとゲート駆動回路との接続線を互いにコモンモードリアクトルで磁気結合させ、リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の電圧駆動型半導体素子のコレクタに接続され他方が各々のゲート抵抗に接続される電圧均一化回路２２を設け、少なくともいずれか一つの電圧均一化回路２２のリアクトルを自己以外の二つ以上の他の電圧均一化回路２２のリアクトル１６と磁気結合させたときは、自己の電圧均一化回路２２は、磁気結合した各々のリアクトル１６の磁気結合巻線にコンデンサ１７をそれぞれ直列接続して並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗１８を直列接続する。【選択図】  図１
2010193564.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された３個以上の電圧駆動型半導体素子と、各々の前記電圧駆動型半導体素子のゲートにゲート抵抗を介してゲート信号を供給するゲート駆動回路と、各々の前記電圧駆動型半導体素子のコレクタと前記ゲート駆動回路との接続線を互いに磁気結合させるコモンモードリアクトルと、前記リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続される電圧均一化回路とを備え、少なくともいずれか一つの電圧均一化回路のリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させたときは、自己の電圧均一化回路は、磁気結合した各々のリアクトルの磁気結合巻線にコンデンサをそれぞれ直列接続したものを並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗を直列接続して、一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続されることを特徴とする半導体スイッチ回路。
【請求項２】
各々の前記電圧均一化回路が同一の等価回路となるように、前記リアクトルの巻数比、コンデンサの容量または抵抗の抵抗値を選定することを特徴とする請求項１に記載の半導体スイッチ回路。
【請求項３】
直列接続された複数個の前記電圧駆動型半導体素子がｎ（ｎは３以上）個であり、各々の前記電圧均一化回路は自己以外の他のｎ−１個の電圧均一化回路とそれぞれ磁気結合するｎ−１個のリアクトルを有したことを特徴とする請求項１または２に記載の半導体スイッチ回路。
【請求項４】
直列接続された複数個の電圧駆動型半導体素子がｎ（ｎは３以上）個であり、第１段の電圧均一化回路は第２段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線にコンデンサと抵抗とが直列接続されて形成され、第ｎ段の電圧均一化回路は第ｎ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線に前記第１段の電圧均一化回路と同じ容量のコンデンサと同じ抵抗値の抵抗とが直列接続されて形成され、第ｉ段（ｉ＝２〜ｎ−１）の電圧均一化回路は、第ｉ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第ｉ＋１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、並列接続された各々の磁気結合巻線に第１段の電圧均一化回路のコンデンサの１／２容量のコンデンサをそれぞれ直列接続し、並列接続された磁気結合巻線に前記第１段の電圧均一化回路の抵抗と同じ抵抗値の抵抗を直列接続したことを特徴とする請求項１に記載の半導体スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列接続された複数個の電圧駆動型半導体素子のターンオフ時の電圧分担を均一化する半導体スイッチ回路に関する。
【背景技術】
【０００２】
例えば、電圧駆動型半導体素子である絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）はゲートに電圧を印加することにより容易にスイッチングすることが可能であるので、電力変換器に幅広く用いられている。特に、産業用では連系電圧が低いため、ＩＧＢＴの１直列で変換器容量を確保できるケースが多い。
【０００３】
一方、電力用の電力変換器では連系電圧が高いため、ＩＧＢＴを直列接続しなければならないケースが多い。直列接続の場合は１直列とは異なり、ＩＧＢＴの特性のばらつきの影響で直列接続したＩＧＢＴの一部が破損することがある。これは、ＩＧＢＴを直列構成にするとターンオフ時に発生する電圧変化（ｄｖ／ｄｔ）やスイッチング時間のばらつきにより、ＩＧＢＴの電圧分担に差が生じてくるからである。
【０００４】
例えば、２直列のＩＧＢＴに４００Ｖの電圧を印加している場合、各ＩＧＢＴは２００Ｖずつ電圧を分担することが理想であるが、ＩＧＢＴの特性のばらつきの影響により過渡的にはどちらか一方が先にオフすると、そのＩＧＢＴに最大で４００Ｖの電圧が印加されてしまうことがある。
【０００５】
図１１は、２直列のＩＧＢＴ１１ａ、１１ｂを備えた従来の半導体スイッチ回路の回路図である。直列接続されたＩＧＢＴ１１ａ、１１ｂは、それぞれゲート駆動回路１２ａ、１２ｂからゲート抵抗１３ａ、１３ｂを介してゲート信号Ｉｇａ、Ｉｇｂが供給される。そして、ＩＧＢＴ１１ａ、１１ｂのオンオフにより直流電源１４から負荷１５に供給される電力が制御される。
【０００６】
図１２は図１１に示した従来の半導体スイッチ回路のターンオフ時のゲート電圧及びコレクタ電圧の一例を示す波形図であり、図１３は図１２の期間Ｔ１部分の時間スパンを拡大した拡大図である。図１２及び図１３では、ＩＧＢＴ１１ａ、１１ｂの特性のばらつきにより、ＩＧＢＴ１１ａがＩＧＢＴ１１ｂより先にターンオフする場合を示している。
【０００７】
いま、時点ｔ１でターンオフ指令があったとするとゲート電圧Ｖｇがマイナスとなり、ＩＧＢＴ１１ａ、１１ｂはターンオフし始める。ＩＧＢＴ１１ａ、１１ｂの特性のばらつきにより、ＩＧＢＴ１１ａがＩＧＢＴ１１ｂより先にターンオフするので、時点ｔ２では、ＩＧＢＴ１１ａが直流電源１４の電圧（例えば、４００Ｖ）を負担し、ＩＧＢＴ１１ｂは導通状態を保っており負担する電圧は０Ｖである。すなわち、ＩＧＢＴ１１ａのコレクタ電圧がHigh側に偏り、ＩＧＢＴ１１ｂのコレクタ電圧がLow側に偏ることになる。
【０００８】
従って、先にターンオフしたＩＧＢＴ１１ａのコレクタ電圧Ｖａが直流電源１４の電圧（例えば、４００Ｖ）となり、まだターンオフしていないＩＧＢＴ１１ｂのコレクタ電圧Ｖｂはほぼ０Ｖのままである。期間Ｔ１を経過した時点ｔ３になって、ＩＧＢＴ１１ｂもターンオフし始めるので、時点ｔ３以降においては、ＩＧＢＴ１１ａのコレクタ電圧Ｖａが徐々に下がり、ＩＧＢＴ１１ｂのコレクタ電圧Ｖｂが徐々に上がり、最終的にはＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂが等しくなって均等に直流電源１４の電圧を１／２の２００Ｖずつ負担することになる。このように、最終的には２直列のＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂは等しくなるが、ターンオフする過程では先にターンオフするＩＧＢＴ１１ａの負担が大きくなる。
【０００９】
この対策として、デバイスであるＩＧＢＴを冗長設計にすることも考えられるが、そうすると、装置が大型になってしまう欠点がある。また、コレクタとゲートとの間にコンデンサ及びコモンモードリアクトルを直列接続したバランス回路を接続し、ターンオフ時のＩＧＢＴの特性のばらつきによるコレクタ電圧のばらつきを抑制するようにしたものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−４２５１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、特許文献１のものでは、ＩＧＢＴの直列間の電圧差がある程度以上となると、バランス回路に短絡電流が流れＩＧＢＴを破壊する可能性がある。
【００１２】
図１４は特許文献１のものの回路図であり、ＩＧＢＴの直列間の電圧差により形成されるバランス回路に流れる電流Ｉｔを矢印で示している。バランス回路は、ＩＧＢＴ１１ａのコレクタとゲートとの間にコンデンサＣａ及びコモンモードリアクトルＴｒを直列接続し、また、ＩＧＢＴ１１ｂのコレクタとゲートとの間にコンデンサＣｂ及びコモンモードリアクトルＴｒを直列接続して形成される。このバランス回路に流れる電流Ｉｔは、バランス回路の線路の抵抗分をＲlineとすると、（１）式で示される。
【００１３】
Ｉｔ＝（Ｖａ−Ｖｂ）／Ｒline  …（１）
すなわち、ＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの差電圧が大きいと、バランス回路の線路抵抗Ｒlineは微少であるため、電流Ｉｔが過大となる。
【００１４】
図１５は図１４に示した回路のＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの差電圧が大きい場合のターンオフ時のゲート電圧、ゲート電流及びコレクタ電圧の一例を示す波形図である。時点ｔ１でターンオフ指令があったとするとゲート電圧Ｖｇがマイナスとなり、ＩＧＢＴ１１ａ、１１ｂはターンオフし始める。ＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂに差電圧が生じても、バランス回路により差電圧がなくなるように電流Ｉｔが流れる。ＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの差電圧が大きくなる時点ｔ２では、バランス回路の線路抵抗Ｒlineは微少であるため、電流Ｉｔが過大となり、大きなゲート電流Ｉｇが流れる。
【００１５】
つまり、ある程度、電圧の分担が均一になった後やＩＧＢＴ１１ａ、１１ｂの特性がかなり近い場合などには効果を発揮するが、ターンオフ時の過渡応答でのスイッチングのｄｖ／ｄｔの大きなばらつきがあると、過渡的には電圧分担に大きな差が生じてしまい、ターンオフ時の過渡応答中に非常に大きな短絡電流Ｉｔが流れる。大きな短絡電流Ｉｔが流れるとゲートに悪影響を及ぼすおそれがある。
【００１６】
本発明の目的は、電圧駆動型半導体素子の特性のばらつきによりターンオフ時にコレクタ電圧差が生じる場合であっても、直列接続された電圧駆動型半導体素子の電圧分担をほぼ均一にできる半導体スイッチ回路を提供することである。
【課題を解決するための手段】
【００１７】
請求項１の発明に係わる半導体スイッチ回路は、直列接続された３個以上の電圧駆動型半導体素子と、各々の前記電圧駆動型半導体素子のゲートにゲート抵抗を介してゲート信号を供給するゲート駆動回路と、各々の前記電圧駆動型半導体素子のコレクタと前記ゲート駆動回路との接続線を互いに磁気結合させるコモンモードリアクトルと、前記リアクトルの磁気結合巻線にコンデンサ及び抵抗を直列接続して一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続される電圧均一化回路とを備え、少なくともいずれか一つの電圧均一化回路のリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させたときは、自己の電圧均一化回路は、磁気結合した各々のリアクトルの磁気結合巻線にコンデンサをそれぞれ直列接続したものを並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗を直列接続して、一方が各々の前記電圧駆動型半導体素子のコレクタに接続され他方が各々の前記ゲート抵抗に接続されることを特徴とする。
【００１８】
請求項２の発明に係わる半導体スイッチ回路は、請求項１の発明において、各々の前記電圧均一化回路が同一の等価回路となるように、前記リアクトルの巻数比、コンデンサの容量または抵抗の抵抗値を選定することを特徴とする。
【００１９】
請求項３の発明に係わる半導体スイッチ回路は、請求項１または２の発明において、直列接続された複数個の前記電圧駆動型半導体素子がｎ（ｎは３以上）個であり、各々の前記電圧均一化回路は自己以外の他のｎ−１個の電圧均一化回路とそれぞれ磁気結合するｎ−１個のリアクトルを有したことを特徴とする。
【００２０】
請求項４の発明に係わる半導体スイッチ回路は、請求項１の発明において、直列接続された複数個の電圧駆動型半導体素子がｎ（ｎは３以上）個であり、第１段の電圧均一化回路は第２段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線にコンデンサと抵抗とが直列接続されて形成され、第ｎ段の電圧均一化回路は第ｎ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線に前記第１段の電圧均一化回路と同じ容量のコンデンサと同じ抵抗値の抵抗とが直列接続されて形成され、第ｉ段（ｉ＝２〜ｎ−１）の電圧均一化回路は、第ｉ−１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線と第ｉ＋１段の電圧均一化回路と１対１の巻数比で互いに磁気結合するリアクトルの磁気結合巻線とを並列接続し、並列接続された各々の磁気結合巻線に第１段の電圧均一化回路のコンデンサの１／２容量のコンデンサをそれぞれ直列接続し、並列接続された磁気結合巻線に前記第１段の電圧均一化回路の抵抗と同じ抵抗値の抵抗を直列接続したことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、電圧均一化回路のリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させたときは、磁気結合した各々のリアクトルの磁気結合巻線にコンデンサをそれぞれ直列接続したものを並列接続し、その並列接続された磁気結合巻線に一つにまとめた抵抗を直列接続するので、並列接続された各々のリアクトルの磁気結合巻線の電圧が均一化される。従って、電圧駆動型半導体素子のターンオフ時に、電圧駆動型半導体素子の特性にばらつきがあったとしても、過渡的にも電圧分担をほぼ均一にすることができ、直列接続された複数個の電圧駆動型半導体素子間での動作責務が等しくなり寿命の延伸につながる。
【図面の簡単な説明】
【００２２】
【図１】図１は本発明の半導体スイッチ回路の基本構成の一例を示す回路図。
【図２】図１に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図。
【図３】図１に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の他の一例を示す波形図。
【図４】図１に示した本発明の基本構成の半導体スイッチ回路のＩＧＢＴ１１ａ〜１１ｃのターンオフ直前の電圧均一化回路の状態を示す回路図。
【図５】図１に示した本発明の基本構成の半導体スイッチ回路のＩＧＢＴ１１ａ〜１１ｃのターンオフ直後の電圧均一化回路の状態を示す回路図。
【図６】本発明の実施の形態に係わる半導体スイッチ回路の一例を示す回路図。
【図７】図６に示した本発明の実施の形態に係わる半導体スイッチ回路のＩＧＢＴ１１ａ〜１１ｃのターンオフ直後の電圧均一化回路の状態を示す回路図。
【図８】図６に示した本発明の実施の形態に係わる半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図。
【図９】本発明の実施の形態に係わる半導体スイッチ回路の他の一例を示す回路図。
【図１０】本発明の実施の形態に係わる半導体スイッチ回路の別の他の一例の回路図。
【図１１】２直列のＩＧＢＴ１１ａ、１１ｂを備えた従来の半導体スイッチ回路の回路図。
【図１２】図１１に示した従来の半導体スイッチ回路のターンオフ時のゲート電圧及びコレクタ電圧の一例を示す波形図。
【図１３】図１２の期間Ｔ１部分の時間スパンを拡大した拡大図。
【図１４】特許文献１のものの回路図。
【図１５】図１４に示した回路のＩＧＢＴ１１ａ、１１ｂのコレクタ電圧Ｖａ、Ｖｂの差電圧が大きい場合のターンオフ時のゲート電圧、ゲート電流及びコレクタ電圧の一例を示す波形図。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態を説明する。まず、本発明の半導体スイッチ回路の基本構成について説明する。図１は本発明の半導体スイッチ回路の基本構成の一例を示す回路図である。
【００２４】
図１に示すように、本発明は、直列接続された各々の電圧駆動型半導体素子１１ａ〜１１ｃのコレクタとゲート駆動回路１２ａ〜１２ｃとの接続線を互いに磁気結合させるコモンモードリアクトル（以下、単にリアクトルという）２０ａ、２０ｂを設け、リアクトル１６ａｂ、１６ｂｃの磁気結合巻線に電圧均一化回路２２ａ〜２２ｃを設けたことを基本構成とする。直列接続されたＩＧＢＴ１１ａ〜１１ｃは、それぞれゲート駆動回路１２ａ〜１２ｃからゲート抵抗１３ａ〜１３ｃを介してゲート信号Ｉｇａ〜Ｉｇｃが供給され、ＩＧＢＴ１１ａ〜１１ｃのオンオフにより直流電源１４から負荷１５に供給される電力が制御される。
【００２５】
電圧均一化回路２２ａ〜２２ｃは、コンデンサ１７ａ〜１７ｃ及び抵抗１８ａ〜１８ｃを直列接続して、一方が各々の電圧駆動型半導体素子１１ａ〜１１ｃのコレクタに接続され、他方が各々のゲート抵抗１３ａ〜１３ｃに接続されて形成されている。そして、リアクトル１６ａｂは１次巻線２０ａと２次巻線２１ｂとからなる磁気結合巻線を有し、リアクトル１６ｂｃは１次巻線２０ｂと２次巻線２１ｃとからなる磁気結合巻線を有している。
【００２６】
第１段の電圧均一化回路２２ａは、第１のリアクトル１６ａｂの１次巻線２０ａにコンデンサ１７ａ及び抵抗１８ａが直列接続されて形成され、コンデンサ１７ａの容量が２Ｃで抵抗１８ａの値がＲである場合を示している。同様に、第３段の電圧均一化回路２２ｃは、第２のリアクトル１６ｂｃの２次巻線２１ｃにコンデンサ１７ｃ及び抵抗１８ｃが直列接続されて形成され、コンデンサ１７ｃの容量が２Ｃで抵抗１８ａの値がＲである場合を示している。
【００２７】
一方、真ん中の第２段の電圧均一化回路２２ｂには、第１のリアクトル１６ａｂの２次巻線２１ｂにはコンデンサ１７ｂ１及び抵抗１８ｂ１が直列接続されて第１の電圧均一化直列回路２３ｂ１を形成し、第２のリアクトル１６ｂｃの一次巻線２０ｂにはコンデンサ１７ｂ２及び抵抗１８ｂ２が直列接続されて第２の電圧均一化直列回路２３ｂ２を形成し、これらが並列接続されて電圧均一化回路２２ｂを構成している。
【００２８】
並列接続された第１、第２の電圧均一化直列回路２３ｂ１、２３ｂ２のコンデンサ１７ｂ１、１７ｂ２の容量は、第１段、第３段の電圧均一化回路２２ａ、２２ｃのコンデンサ１７ａ、１７ｃの容量２Ｃの１／２のＣとし、抵抗１８ｂ１、１８ｂ２の値は第１段、第３段の電圧均一化回路２２ａ、２２ｃの抵抗１８ａ、１８ｃの値Ｒの２倍の２Ｒとする。これは、各段の電圧均一化回路２２ａ〜２２ｃのリアクトル１６ａｂ、１６ｂｃのインダクタンス、コンデンサの容量、抵抗値が等価回路で同じになるようにするためである。
【００２９】
なお、第２段の電圧均一化回路２２ｂの第１、第２の電圧均一化直列回路２３ｂ１、２３ｂ２のコンデンサ１７ｂ１、１７ｂ２の容量や抵抗１８ｂ１、１８ｂ２の抵抗値を、第１段、第３段の電圧均一化回路２２ａ、２２ｃのコンデンサ１７ａ、１７ｃの容量や抵抗１８ａ、１８ｃの抵抗値と同じとした場合には、リアクトル１６ａｂの磁気結合巻線の巻数比を２対１、リアクトル１６ｂｃの磁気結合巻線の巻数比を１対２とする。このように、各々の電圧均一化回路２２ａ〜２２ｃが同一の等価回路となるように、リアクトル１６ａｂの巻数比、コンデンサ１７の容量または抵抗１８の抵抗値を選定する
ここで、電圧均一化回路２２に抵抗１８を設けたのは、ＩＧＢＴ１１ａ〜１１ｃのコレクタ電圧Ｖａ〜Ｖｃの差電圧が抵抗１８に印加されるため、コレクタ電圧Ｖａ〜Ｖｃの差電圧が大きくなった場合でも短絡電流Ｉｔを抑制することができるためである。また、電圧均一化回路の２２の他方をゲート抵抗１３に接続しゲート抵抗１３を介してゲートに接続するのは、ゲート抵抗１３を通さずに直接的にゲートに接続すると過大なゲート電流が一時的に流れることがあるので、それを防止するためである。
【００３０】
このように、本発明の基本構成の電圧均一化回路は、リアクトル１６の磁気結合巻線（一次巻線２０、二次巻線２１）にコンデンサ１７及び抵抗１８を直列接続した点、及び電圧均一化回路の２２の一方をＩＧＢＴ１１のコレクタに接続し、電圧均一化回路の２２の他方をゲート抵抗１３に接続した点を特徴としている。
【００３１】
図２は、図１に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図であり、第１段のＩＧＢＴ１１ａと第３段のＩＧＢＴ１１ｃとの特性がほぼ等しいときの波形を示している。
【００３２】
図２において、いま、時点ｔ１でターンオフ指令があったとすると、ゲート電圧Ｖｇがマイナスとなり、ＩＧＢＴ１１ａ〜１１ｃはターンオフし始め、ＩＧＢＴ１１ａ〜１１ｃのコレクタ電圧Ｖａ〜Ｖｃは上昇し始める。電圧均一化回路２２ａと電圧均一化回路２２ｂの第１の電圧均一化直列回路２３ｂ１とは、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの差電圧をなくすように、リアクトル１６ａｂの一次巻線２０ａ及び二次巻線２１ｂに巻線電圧ＶＬ１を発生させ、同様に、電圧均一化回路２２ｃと電圧均一化回路２２ｂの第２の電圧均一化直列回路２３ｂ２とは、ＩＧＢＴ１１ｂのコレクタ電圧ＶｂとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとの差電圧をなくすように、リアクトル１６ｂｃの一次巻線２０ｂ及び二次巻線２１ｃに巻線電圧ＶＬ２を発生させる。
【００３３】
時点ｔ２において、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの差電圧、及びＩＧＢＴ１１ｂのコレクタ電圧ＶｂとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとの差電圧がほぼ零になると、リアクトル１６ａｂの巻線電圧ＶＬ１及びリアクトル１６ｂｃの巻線電圧ＶＬ２は零となる。
【００３４】
第１段のＩＧＢＴ１１ａと第３段のＩＧＢＴ１１ｃとの特性がほぼ等しいので、リアクトル１６ａｂの巻線電圧ＶＬ１及びリアクトル１６ｂｃの巻線電圧ＶＬ２は、ほぼ等しい特性となり、巻線電圧ＶＬ１と巻線電圧ＶＬ２との差電圧（ＶＬ１−ＶＬ２）は、ほぼ零で推移する。
【００３５】
このように、電圧均一化回路２２ｂが第１の電圧均一化直列回路２３ｂ１と第２の電圧均一化直列回路２３ｂ２との並列接続で構成されている場合、第１の電圧均一化直列回路２３ｂ１が磁気結合している他の電圧均一化回路２２ａの第１段のＩＧＢＴ１１ａと、第２の電圧均一化直列回路２３ｂ２が磁気結合している他の電圧均一化回路２２ｃの第３段のＩＧＢＴ１１ｃとの特性がほぼ等しいときは、電圧均一化回路２２ａ〜２２ｃの動作により、ＩＧＢＴ１１ａ〜１１ｃのコレクタ電圧Ｖａ〜Ｖｃは、過渡時においてもほぼ均一化して同電位となる。
【００３６】
図３は、図１に示した本発明の基本構成の半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の他の一例を示す波形図であり、第１段のＩＧＢＴ１１ａと第３段のＩＧＢＴ１１ｃとの特性にばらつきがある場合の波形を示している。
【００３７】
図３において、いま、時点ｔ１でターンオフ指令があったとすると、ゲート電圧Ｖｇがマイナスとなり、ＩＧＢＴ１１ａ〜１１ｃはターンオフし始め、ＩＧＢＴ１１ａ〜１１ｃのコレクタ電圧Ｖａ〜Ｖｃは上昇し始める。電圧均一化回路２２ａと電圧均一化回路２２ｂの第１の電圧均一化直列回路２３ｂ１とは、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの差電圧をなくすように、リアクトル１６ａｂの一次巻線２０ａ及び二次巻線２１ｂに巻線電圧ＶＬ１を発生させ、同様に、電圧均一化回路２２ｃと電圧均一化回路２２ｂの第２の電圧均一化直列回路２３ｂ２とは、ＩＧＢＴ１１ｂのコレクタ電圧ＶｂとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとの差電圧をなくすように、リアクトル１６ｂｃの一次巻線２０ｂ及び二次巻線２１ｃに巻線電圧ＶＬ２を発生させる。
【００３８】
第１段のＩＧＢＴ１１ａと第３段のＩＧＢＴ１１ｃとの特性にばらつきがあるので、リアクトル１６ａｂの巻線電圧ＶＬ１及びリアクトル１６ｂｃの巻線電圧ＶＬ２は、異なった電圧波形となり、巻線電圧ＶＬ１と巻線電圧ＶＬ２との差電圧（ＶＬ１−ＶＬ２）もほぼ零ではなく時点ｔ１〜ｔ２の間で変動する。この差電圧（ＶＬ１−ＶＬ２）の変動がＩＧＢＴ１１ａのコレクタ電圧ＶａやＩＧＢＴ１１ｃのコレクタ電圧Ｖｃに影響を与えて、コレクタ電圧Ｖａ及びコレクタ電圧Ｖｃは時点ｔ１〜ｔ３の間で異なる波形となり、時点ｔ３以降においてほぼ同電位となる。
【００３９】
このように、電圧均一化回路２２ｂが第１の電圧均一化直列回路２３ｂ１と第２の電圧均一化直列回路２３ｂ２との並列接続で構成されている場合、第１の電圧均一化直列回路２３ｂ１が磁気結合している他の電圧均一化回路２２ａの第１段のＩＧＢＴ１１ａと、第２の電圧均一化直列回路２３ｂ２が磁気結合している他の電圧均一化回路２２ｃの第３段のＩＧＢＴ１１ｃとの特性にばらつきがあると、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとは、過渡時に異なる電圧波形となり、半導体スイッチ回路のターンオフ時の過渡状態でＩＧＢＴ１１ａ、１１ｃへの電圧分担に差が生じる。
【００４０】
図４は、図１に示した本発明の基本構成の半導体スイッチ回路のＩＧＢＴ１１ａ〜１１ｃのターンオフ直前の電圧均一化回路の状態を示す回路図である。ＩＧＢＴ１１ａ〜１１ｃがターンオン中（ターンオフ直前）はＩＧＢＴ１１ａ〜１１ｃは導通状態であることから、ＩＧＢＴ１１ａのコレクタ電圧Ｖａ、ＩＧＢＴ１１ｂのコレクタ電圧Ｖｂ、ＩＧＢＴ１１ｃのコレクタ電圧Ｖｃは０である。また、その差電圧が０であることから電圧均一化回路２２ａ〜２２ｃを流れる電流Ｉｔは０である。
【００４１】
すなわち、第１段の電圧均一化回路２２ａにおいては、リアクトル１６ａｂの１次巻線２０ａの電圧ＶＬ１及び抵抗１８ａの電圧ＶＲＨ１は０であり、ゲート電圧Ｖｇａ（例えば１５Ｖ）とコンデンサ電圧ＣＶａ（例えば１５Ｖ）とが等しく均衡を保っている。また、第２段の電圧均一化回路２２ｂの第１の電圧均一化直列回路２３ｂ１においては、リアクトル１６ａｂの２次巻線２１ｂの電圧ＶＬ１及び抵抗１８ｂ１の電圧ＶＲＨ２は０であり、ゲート電圧Ｖｇｂ（例えば１５Ｖ）とコンデンサ電圧ＣＶｂ１（例えば１５Ｖ）とが等しく均衡を保っている。同様に、第２段の電圧均一化回路２２ｂの第２の電圧均一化直列回路２３ｂ２においては、リアクトル１６ｂｃの１次巻線２０ｂの電圧ＶＬ２及び抵抗１８ｂ２の電圧ＶＲＬ２は０であり、ゲート電圧Ｖｇｂ（例えば１５Ｖ）とコンデンサ電圧ＣＶｂ２（例えば１５Ｖ）とが等しく均衡を保っている。さらに、第３段の電圧均一化回路２２ｃにおいては、リアクトル１６ｂｃの２次巻線２１ｃの電圧ＶＬ２及び抵抗１８ｃの電圧ＶＲＬ１は０であり、ゲート電圧Ｖｇｃ（例えば１５Ｖ）とコンデンサ電圧ＣＶｃ（例えば１５Ｖ）とが等しく均衡を保っている。
【００４２】
次に、図５は、図１に示した本発明の基本構成の半導体スイッチ回路のＩＧＢＴ１１ａ〜１１ｃのターンオフ直後の電圧均一化回路の状態を示す回路図である。ＩＧＢＴ１１ａ〜１１ｃがターンオフしたことからゲート電圧Ｖｇａ〜Ｖｇｃの極性が反転する。そして、第１段のＩＧＢＴ１１ａと第２段のＩＧＢＴ１１ｂとの特性にばらつきがあると、電圧均一化回路２２ａと電圧均一化回路２２ｂの第１の電圧均一化直列回路２３ｂ１とにより、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの差電圧をなくすように電流Ｉｔを流し、リアクトル１６ａｂの一次巻線２０ａ及び二次巻線２１ｂに巻線電圧ＶＬ１を発生させる。同様に、第２段のＩＧＢＴ１１ｂと第３段のＩＧＢＴ１１ｃとの特性にばらつきがあると、電圧均一化回路２２ｃと電圧均一化回路２２ｂの第２の電圧均一化直列回路２３ｂ２とは、ＩＧＢＴ１１ｂのコレクタ電圧ＶｂとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとの差電圧をなくすように電流Ｉｔを流し、リアクトル１６ｂｃの一次巻線２０ｂ及び二次巻線２１ｃに巻線電圧ＶＬ２を発生させる。
【００４３】
このときの電圧均一化回路２２ａの電圧の方程式は（１）式で示され、電圧均一化回路２２ｂの第１の電圧均一化直列回路２３ｂ１の電圧の方程式は（２）式で示され、電圧均一化回路２２ｂの第２の電圧均一化直列回路２３ｂ２の電圧の方程式は（３）式で示され、電圧均一化回路２２ｃの電圧の方程式は（４）式で示される。
【００４４】
Ｖａ＋Ｖｇａ＝ＶＬ１−ＣＶａ＋ＶＲＨ１    …（１）
Ｖｂ＋Ｖｇｂ＝ＶＬ１−ＣＶｂ１＋ＶＲＨ２  …（２）
Ｖｂ＋Ｖｇｂ＝ＶＬ２−ＣＶｂ２＋ＶＲＬ２  …（３）
Ｖｃ＋Ｖｇｃ＝ＶＬ２−ＣＶｃ＋ＶＲＬ１    …（４）
ゲート電圧Ｖｇａ〜Ｖｇｃは−１５Ｖであり、コンデンサ電圧ＣＶａ、ＣＶｂ１、ＣＶｂ２、ＣＶｃはターンオフ直後は１５Ｖであるので、（１）式〜（４）式から（５）式〜（８）式が得られる。
【００４５】
ＶＲＨ１＝Ｖａ−ＶＬ１＋３０    …（５）
ＶＲＨ２＝Ｖｂ−ＶＬ１＋３０    …（６）
ＶＲＬ２＝Ｖｂ−ＶＬ２＋３０    …（７）
ＶＲＬ１＝Ｖｃ−ＶＬ２＋３０    …（８）
第１段のＩＧＢＴ１１ａのコレクタ電圧Ｖａと第２段のＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの関係は（５）式及び（６）式より（９）式で示され、第２段のＩＧＢＴ１１ｂのコレクタ電圧Ｖｂと第３段のＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとの関係は（６）式及び（７）式より（１０）式で示され、第３段のＩＧＢＴ１１ｃのコレクタ電圧Ｖｃと第１段のＩＧＢＴ１１ａのコレクタ電圧Ｖａとの関係は（８）式及び（５）式より（１１）式で示される。
【００４６】
Ｖａ−Ｖｂ＝ＶＲＨ１−ＶＲＨ２    …（９）
Ｖｂ−Ｖｃ＝ＶＲＬ２−ＶＲＬ１    …（１０）
Ｖｃ−Ｖａ＝（ＶＬ２−ＶＬ１）＋（ＶＲＬ１−ＶＲＨ１）  …（１１）
（１１）式から分かるように、第３段のＩＧＢＴ１１ｃのコレクタ電圧Ｖｃと第１段のＩＧＢＴ１１ａのコレクタ電圧Ｖａとの差分（Ｖｃ−Ｖａ）には、リアクトル１６ｂｃの巻線電圧ＶＬ２とリアクトル１６ａｂの巻線電圧ＶＬ１との差分（ＶＬ２−ＶＬ１）が含まれるので、第１段のＩＧＢＴ１１ａと第３段のＩＧＢＴ１１ｃとの特性にばらつきがあると、半導体スイッチ回路がターンオフしてからＩＧＢＴ１１ａ〜１１ｃのコレクタ電圧Ｖａ〜Ｖｃが同電位になるまでの過渡状態において、この差電圧（ＶＬ１−ＶＬ２）の変動によりＩＧＢＴ１１ａのコレクタ電圧ＶａやＩＧＢＴ１１ｃのコレクタ電圧Ｖｃに影響を与える。従って、半導体スイッチ回路のターンオフ時の過渡状態でＩＧＢＴ１１ａ、１１ｃへの電圧分担に差が生じる。
【００４７】
そこで、本発明の実施の形態では、半導体スイッチ回路のターンオフ時の過渡状態でＩＧＢＴ１１ａ、１１ｃへの電圧分担に差が生じないようにする。すなわち、電圧均一化回路２２ｂにおいてリアクトルを自己以外の二つ以上の他の電圧均一化回路のリアクトルと磁気結合させ、電圧均一化回路内でリアクトルの磁気結合巻線を並列接続した場合に、自己以外の二つ以上の他の電圧均一化回路の電圧駆動型半導体素子の特性のばらつきがあっても、ターンオフ時の過渡状態及び定常状態の双方において、直列接続された電圧駆動型半導体素子の電圧分担をほぼ均一にできるようにする。
【００４８】
図６は本発明の実施の形態に係わる半導体スイッチ回路の一例を示す回路図である。この本発明の実施の形態の一例は、図１に示した本発明の基本構成の半導体スイッチ回路に対し、真ん中の第２段の電圧均一化回路２２ｂの抵抗１８ｂ１、１８ｂ２を抵抗１８ｂにまとめてＩＧＢＴ１１ｂのコレクタに接続したものである。図１と同一要素には同一符号を付し重複する説明は省略する。
【００４９】
図６において、真ん中の第２段の電圧均一化回路２２ｂには、第１のリアクトル１６ａｂの２次巻線２１ｂにはコンデンサ１７ｂ１が接続され、第２のリアクトル１６ｂｃの１次巻線２０ｂにはコンデンサ１７ｂ２が接続されたものが並列接続されている。そして、コンデンサ１７ｂ１、１７ｂ２は抵抗１８ｂを介してＩＧＢＴ１１ｂのコレクタに接続されている。抵抗１８ｂは、他の電圧均一化回路２２ａ、２２ｃの抵抗１８ａ、１８ｃの値Ｒと同じ値とする。これにより、第１の電圧均一化直列回路２３ｂ１は、リアクトル１６ａｂの２次巻線２１ｂとコンデンサ１７ｂ１との直列回路となり、第２の電圧均一化直列回路２３ｂ２は、リアクトル１６ａｃの１次巻線２０ｂとコンデンサ１７ｂ２との直列回路となる。そして、抵抗１８ｂは、第１、第２の電圧均一化直列回路２３ｂ１、２３ｂ２で共用することになる。
【００５０】
図７は、図６に示した本発明の実施の形態に係わる半導体スイッチ回路のＩＧＢＴ１１ａ〜１１ｃのターンオフ直後の電圧均一化回路の状態を示す回路図である。
【００５１】
図７において、第１段のＩＧＢＴ１１ａと第２段のＩＧＢＴ１１ｂとの特性にばらつきがあると、図５に示した場合と同様に、電圧均一化回路２２ａと電圧均一化回路２２ｂの第１の電圧均一化直列回路２３ｂ１とにより、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの差電圧をなくすように電流Ｉｔを流し、リアクトル１６ａｂの一次巻線２０ａ及び二次巻線２１ｂに巻線電圧ＶＬ１を発生させる。同様に、第２段のＩＧＢＴ１１ｂと第３段のＩＧＢＴ１１ｃとの特性にばらつきがあると、電圧均一化回路２２ｃと電圧均一化回路２２ｂの第２の電圧均一化直列回路２３ｂ２とは、ＩＧＢＴ１１ｂのコレクタ電圧ＶｂとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとの差電圧をなくすように電流Ｉｔを流し、リアクトル１６ｂｃの一次巻線２０ｂ及び二次巻線２１ｃに巻線電圧ＶＬ２を発生させる。
【００５２】
このときの電圧均一化回路２２ａの電圧の方程式は（１２）式で示され、電圧均一化回路２２ｂの第１の電圧均一化直列回路２３ｂ１の電圧の方程式は（１３）式で示され、電圧均一化回路２２ｂの第２の電圧均一化直列回路２３ｂ２の電圧の方程式は（１４）式で示され、電圧均一化回路２２ｃの電圧の方程式は（１５）式で示される。
【００５３】
Ｖａ＋Ｖｇａ＝ＶＬ１−ＣＶａ＋ＶＲＨ    …（１２）
Ｖｂ＋Ｖｇｂ＝ＶＬ１−ＣＶｂ１＋ＶＲ    …（１３）
Ｖｂ＋Ｖｇｂ＝ＶＬ２−ＣＶｂ２＋ＶＲ    …（１４）
Ｖｃ＋Ｖｇｃ＝ＶＬ２−ＣＶｃ＋ＶＲＬ    …（１５）
ここで、ＶＬ１−ＣＶｂ１＝ＶＬ２−ＣＶｂ２であり、コンデンサ電圧ＣＶａ、ＣＶｂ１、ＣＶｂ２、ＣＶｃはターンオフ直後は１５Ｖであるので、ＣＶｂ１＝ＣＶｂ２である。従って、ＶＬ１＝ＶＬ２となり、いま、ＶＬ１＝ＶＬとおくと、ＶＬ２もＶＬとなる。一方、ゲート電圧Ｖｇａ〜Ｖｇｃは−１５Ｖであるので、（１２）式〜（１５）式から（１６）式〜（１８）式が得られる。
【００５４】
ＶＲＨ＝−Ｖａ＋ＶＬ−３０    …（１６）
ＶＲ＝−Ｖｂ＋ＶＬ−３０    …（１７）
ＶＲＬ＝−Ｖｃ＋ＶＬ−３０    …（１８）
第１段のＩＧＢＴ１１ａのコレクタ電圧Ｖａと第２段のＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの関係は（１６）式及び（１７）式より（１９）式で示され、
第２段のＩＧＢＴ１１ｂのコレクタ電圧Ｖｂと第３段のＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとの関係は（１７）式及び（１８）式より（２０）式で示され、第３段のＩＧＢＴ１１ｃのコレクタ電圧Ｖｃと第１段のＩＧＢＴ１１ａのコレクタ電圧Ｖａとの関係は（１７）式及び（１８）式より（２１）式で示される。
【００５５】
Ｖａ−Ｖｂ＝ＶＲ−ＶＲＨ    …（１９）
Ｖｂ−Ｖｃ＝ＶＲＬ−ＶＲ    …（２０）
Ｖｃ−Ｖａ＝ＶＲＨ−ＶＲＬ  …（２１）
（２１）式から分かるように、第３段のＩＧＢＴ１１ｃのコレクタ電圧Ｖｃと第１段のＩＧＢＴ１１ａのコレクタ電圧Ｖａとの差分（Ｖｃ−Ｖａ）には、リアクトル１６ｂｃの巻線電圧ＶＬ２とリアクトル１６ａｂの巻線電圧ＶＬ１との差分（ＶＬ２−ＶＬ１）が含まれないので、第１段のＩＧＢＴ１１ａと第３段のＩＧＢＴ１１ｃとの特性にばらつきがあったとしても、半導体スイッチ回路がターンオフしてからＩＧＢＴ１１ａ〜１１ｃのコレクタ電圧Ｖａ〜Ｖｃが同電位になるまでの過渡状態において、この差電圧（ＶＬ１−ＶＬ２）の変動によりＩＧＢＴ１１ａのコレクタ電圧ＶａやＩＧＢＴ１１ｃのコレクタ電圧Ｖｃに影響を与えることがない。従って、半導体スイッチ回路のターンオフ時の過渡状態でＩＧＢＴ１１ａ、１１ｃへの電圧分担に差が生じることを防止できる。
【００５６】
図８は、図６に示した本発明の実施の形態に係わる半導体スイッチ回路のターンオフ時のゲート電圧、コレクタ電圧及びリアクトルの電圧の一例を示す波形図である。
【００５７】
図８において、いま、時点ｔ１でターンオフ指令があったとすると、ゲート電圧Ｖｇがマイナスとなり、ＩＧＢＴ１１ａ〜１１ｃはターンオフし始め、ＩＧＢＴ１１ａ〜１１ｃのコレクタ電圧Ｖａ〜Ｖｃは上昇し始める。電圧均一化回路２２ａと電圧均一化回路２２ｂの第１の電圧均一化直列回路２３ｂ１とは、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｂのコレクタ電圧Ｖｂとの差電圧をなくすように、リアクトル１６ａｂの一次巻線２０ａ及び二次巻線２１ｂに巻線電圧ＶＬ１を発生させ、同様に、電圧均一化回路２２ｃと電圧均一化回路２２ｂの第２の電圧均一化直列回路２３ｂ２とは、ＩＧＢＴ１１ｂのコレクタ電圧ＶｂとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとの差電圧をなくすように、リアクトル１６ｂｃの一次巻線２０ｂ及び二次巻線２１ｃに巻線電圧ＶＬ２を発生させる。
【００５８】
第１段のＩＧＢＴ１１ａと第３段のＩＧＢＴ１１ｃとの特性にばらつきがあったとしても、リアクトル１６ａｂの巻線電圧ＶＬ１及びリアクトル１６ｂｃの巻線電圧ＶＬ２は、電圧均一化回路２２ｂの第１の電圧均一化直列回路２３ｂ１と第２の電圧均一化直列回路２３ｂ２と抵抗１８ｂが共通であるので、巻線電圧ＶＬ１と巻線電圧ＶＬ２とが等しくなる。従って、巻線電圧ＶＬ１と巻線電圧ＶＬ２との差電圧（ＶＬ１−ＶＬ２）がＩＧＢＴ１１ａのコレクタ電圧ＶａやＩＧＢＴ１１ｃのコレクタ電圧Ｖｃに影響を与えることがない。時点ｔ１〜ｔ２において、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとが異なる特性を有しているのは、第１段のＩＧＢＴ１１ａと第３段のＩＧＢＴ１１ｃとの特性のばらつきによるものである。
【００５９】
このように、電圧均一化回路２２ｂが第１の電圧均一化直列回路２３ｂ１と第２の電圧均一化直列回路２３ｂ２との並列接続で構成されている場合、第１の電圧均一化直列回路２３ｂ１が磁気結合している他の電圧均一化回路２２ａの第１段のＩＧＢＴ１１ａと、第２の電圧均一化直列回路２３ｂ２が磁気結合している他の電圧均一化回路２２ｃの第３段のＩＧＢＴ１１ｃとの特性にばらつきがあったとしても、ＩＧＢＴ１１ａのコレクタ電圧ＶａとＩＧＢＴ１１ｃのコレクタ電圧Ｖｃとは、過渡時に巻線電圧ＶＬ１と巻線電圧ＶＬ２との差電圧（ＶＬ１−ＶＬ２）による影響を受けないので、半導体スイッチ回路のターンオフ時の過渡状態においてもＩＧＢＴ１１ａ、１１ｃへの電圧分担をほぼ均等にすることができる。
【００６０】
図９は本発明の実施の形態に係わる半導体スイッチ回路の他の一例を示す回路図である。この一例は、図６に示した一例に対し、直列接続の電圧駆動型半導体素子の個数をｎ個にしたものである。
【００６１】
図９に示すように、第１段の電圧均一化回路２２ａは第２段の電圧均一化回路２２ｂと１対１の巻数比で互いに磁気結合するリアクトル１６ａｂの１次巻線２０ａにコンデンサ１７ａと抵抗１８ｂとが直列接続されて形成され、第ｎ段の電圧均一化回路２２ｎは第ｎ−１段の電圧均一化回路２２ｎ−１と１対１の巻数比で互いに磁気結合するリアクトル１６（ｎ−１）ｎの２次巻線２１ｎに第１段の電圧均一化回路２２ａと同じ容量のコンデンサ１７ｎと同じ抵抗値の抵抗１８ｎとが直列接続されて形成されている。
【００６２】
一方、第２段の電圧均一化回路２２ｂから第ｎ−１段の電圧均一化回路２２ｎ−１は、自己の電圧均一化回路２２ｂ〜２２ｎ−１より１段上の電圧均一化回路２２ａ〜２２ｎ−２とリアクトル１６ａｂ〜１６（ｎ−２）（ｎ−１）により１対１の巻数比で互いに磁気結合するとともに、自己の電圧均一化回路２２ｂ〜２２ｎ−１より１段下の電圧均一化回路２２ｃ〜２２ｎとリアクトル１６ｂｃ〜１６（ｎ−１）ｎにより１対１の巻数比で互いに磁気結合する。
【００６３】
そして、リアクトル１６ａｂ〜１６（ｎ−２）（ｎ−１）の２次巻線２１ｂ〜２１ｎ−１とコンデンサ１７ｂ１〜１７（ｎ−１）１とが直列接続された第１の電圧均一化直列回路２３ｂ１〜２３（ｎ−１）１と、リアクトル１６ｂｃ〜１６（ｎ−１）ｎの１次巻線２０ｂ〜２０ｎ−１とコンデンサ１７ｂ２〜１７（ｎ−１）２とが直列接続された第２の電圧均一化直列回路２３ｂ２〜２３（ｎ−１）２とを形成し、この第１の電圧均一化直列回路２３ｂ１〜２３（ｎ−１）１と第２の電圧均一化直列回路２３ｂ２〜２３（ｎ−１）２とを並列接続する。
【００６４】
この一例の場合も、中間段の並列接続されたリアクトルとコンデンサとの並列回路を共通の抵抗にまとめてＩＧＢＴのコレクタに接続するので、図６に示した一例の場合と同様の効果が得られる。
【００６５】
図１０は本発明の実施の形態に係わる半導体スイッチ回路の別の他の一例の回路図である。この一例は、電圧均一化回路２２が３個の電圧均一化直列回路２３を有した場合を示している。すなわち、半導体スイッチ回路は、４個のＩＧＢＴ１１ａ〜１１ｄが直列接続され、各々の電圧均一化回路２２ａ〜２２ｄは自己以外の他の３個の電圧均一化回路２２と互いにそれぞれ磁気結合する６個のリアクトルを有している。
【００６６】
そして、各々の電圧均一化回路２２ａ〜２２ｄは、それぞれ３個の電圧均一化直列回路２３ａ１〜２３ａ３、２３ｂ１〜２３ｂ３、２３ｃ１〜２３ｃ３、２３ｄ１〜２３ｄ３を有し、これら３個の電圧均一化直列回路２３ａ１〜２３ａ３、２３ｂ１〜２３ｂ３、２３ｃ１〜２３ｃ３、２３ｄ１〜２３ｄ３は、それぞれ抵抗１８ａ〜１８ｄを共用している。
【００６７】
図１０では、４個のＩＧＢＴ１１ａ〜１１ｄが直列接続された場合を示したが、ｎ個のＩＧＢＴ１１ａ〜１１ｎが直列接続された場合にも同様に適用できる。この場合は、各々の電圧均一化回路２２ａ〜２２ｄはそれぞれｎ−１個の電圧均一化直列回路２３を有することになる。この場合も、図６に示した一例の場合と同様の効果が得られる。
【符号の説明】
【００６８】
１１…ＩＧＢＴ、１２…ゲート駆動回路、１３…ゲート抵抗、１４…直流電源、１５…負荷、１６…リアクトル、１７…コンデンサ、１８…抵抗、１９…分圧回路、２０…１次巻線、２１…２次巻線、２２…電圧均一化回路、２３…電圧均一化直列回路
【図１】
2010193564.tif 000003
【図２】
2010193564.tif 000004
【図３】
2010193564.tif 000005
【図４】
2010193564.tif 000006
【図５】
2010193564.tif 000007
【図６】
2010193564.tif 000008
【図７】
2010193564.tif 000009
【図８】
2010193564.tif 000010
【図９】
2010193564.tif 000011
【図１０】
2010193564.tif 000012
【図１１】
2010193564.tif 000013
【図１２】
2010193564.tif 000014
【図１３】
2010193564.tif 000015
【図１４】
2010193564.tif 000016
【図１５】
2010193564.tif 000017