(57)【要約】【課題】本発明は、電気的検査を正確に行うことができる表示装置を提供することを目的とする。【解決手段】表示装置は、複数の画素電極１０と、複数のデータ配線２６と、複数の走査配線２８と、を含む。複数の画素電極１０は、有効表示領域１２内の複数の有効画素電極１４と、有効表示領域１２外の複数のダミー画素電極１６と、を含む。複数のダミー画素電極１６は、第１ダミー画素電極２２と、第２ダミー画素電極２４と、を含む。複数の有効画素電極１４及び第１ダミー画素電極２２のそれぞれは、いずれかの走査配線２８に入力される走査信号によって、いずれかのデータ配線２６の電圧とそれ以外の電圧に切り替わるように制御される。第２ダミー画素電極２４は、走査信号による制御から切断されている。【選択図】図１
2010276665.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素電極と、
複数のデータ配線と、
複数の走査配線と、
を含み、
前記複数の画素電極は、有効表示領域内の複数の有効画素電極と、前記有効表示領域外の複数のダミー画素電極と、を含み、
前記複数のダミー画素電極は、第１ダミー画素電極と、第２ダミー画素電極と、を含み、
前記複数の有効画素電極及び前記第１ダミー画素電極のそれぞれは、いずれかの前記走査配線に入力される走査信号によって、いずれかの前記データ配線の電圧とそれ以外の電圧に切り替わるように制御され、
前記第２ダミー画素電極は、前記走査信号による制御から切断されていることを特徴とする表示装置。
【請求項２】
請求項１に記載された表示装置において、
複数のスイッチング素子をさらに有し、
前記複数の有効画素電極及び前記第１ダミー画素電極のそれぞれは、いずれかの前記スイッチング素子を介して、いずれかの前記データ配線に電気的に接続され、
前記複数の走査配線は、それぞれ、前記複数のスイッチング素子を制御するように電気的に接続され、
前記第２ダミー画素電極は、いずれかの前記データ配線に電気的に接続されていることを特徴とする表示装置。
【請求項３】
請求項１に記載された表示装置において、
複数のスイッチング素子をさらに有し、
前記複数の画素電極は、それぞれ、前記複数のスイッチング素子を介して、前記複数のデータ配線に電気的に接続され、
前記複数の走査配線は、それぞれ、前記複数のスイッチング素子を制御するように電気的に接続され、
前記第２ダミー画素電極は、いずれかの前記走査配線に電気的に接続されていることを特徴とする表示装置。
【請求項４】
請求項１に記載された表示装置において、
複数のスイッチング素子と、
前記複数の画素電極に対向するコモン電極と、
をさらに有し、
前記複数の画素電極は、それぞれ、前記複数のスイッチング素子を介して、前記複数のデータ配線に電気的に接続され、
前記複数の走査配線は、それぞれ、前記複数のスイッチング素子を制御するように電気的に接続され、
前記第２ダミー画素電極は、前記コモン電極に電気的に接続されていることを特徴とする表示装置。
【請求項５】
請求項１に記載された表示装置において、
複数のスイッチング素子をさらに有し、
前記複数の有効画素電極及び前記第１ダミー画素電極のそれぞれは、いずれかの前記スイッチング素子を介して、いずれかの前記データ配線に電気的に接続され、
前記複数の走査配線は、それぞれ、前記複数のスイッチング素子を制御するように電気的に接続され、
前記第２ダミー画素電極は、前記複数のデータ配線及び前記複数の走査配線のいずれからも電気的に切断されていることを特徴とする表示装置。
【請求項６】
請求項１から５のいずれか１項に記載された表示装置において、
前記複数のダミー画素電極は、前記有効表示領域を挟む第１領域及び第２領域に配列され、
前記第１領域及び第２領域の少なくとも一方には、前記第１ダミー画素電極及び前記第２ダミー画素電極の両方が配置されていることを特徴とする表示装置。
【請求項７】
請求項６に記載された表示装置において、
前記第１領域で最も離れた一対の前記ダミー画素電極及び前記第２領域で最も離れた一対の前記ダミー画素電極のうち少なくとも３つの前記ダミー画素電極は、いずれも、前記第１ダミー画素電極及び前記第２ダミー画素電極のうち、同じ一方であることを特徴とする表示装置。
【請求項８】
請求項６又は７に記載された表示装置において、
それぞれの前記画素電極は、一方向に長い形状をなし、
前記複数の画素電極は、長手方向が平行になるように配置され、
前記第１領域及び前記第２領域のそれぞれで、前記複数のダミー画素電極は、前記長手方向に平行に１列で配列されていることを特徴とする表示装置。
【請求項９】
請求項１から５のいずれか１項に記載された表示装置において、
前記複数のダミー画素電極は、前記有効表示領域を囲む領域に配列され、
前記有効表示領域は矩形をなし、
前記矩形の４つの角部の隣であって前記矩形の対角線の延長線上に位置する４つの前記ダミー画素電極のうち少なくとも３つは、いずれも、前記第１ダミー画素電極及び前記第２ダミー画素電極のうち、同じ一方であることを特徴とする表示装置。
【請求項１０】
請求項１から５のいずれか１項に記載された表示装置において、
前記複数のダミー画素電極は、前記有効表示領域に最も近い第１列と、前記第１列よりも前記有効表示領域から離れた第２列と、を含む複数列で配列され、
前記第１列には、前記第１ダミー画素電極及び前記第２ダミー画素電極の両方が配置され、
前記第２列には、前記第１ダミー画素電極のみが配置されていることを特徴とする表示装置。
【請求項１１】
請求項１から５のいずれか１項に記載された表示装置において、
前記複数のダミー画素電極は、前記有効表示領域に最も近い第１列と、前記第１列よりも前記有効表示領域から離れた第２列と、を含む複数列で配列され、
前記第１列には、前記第１ダミー画素電極のみが配置され、
前記第２列には、前記第１ダミー画素電極及び前記第２ダミー画素電極の両方が配置されていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
表示装置は多数の画素を有しており、各画素を駆動するために多数の素子及び多数の配線が形成されている。従来、画素を駆動させて電気的検査が行われていた（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２１５１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電気的検査では、画素が正しく駆動されているかどうかを検査するので、画素の位置を正しく認識する必要がある。そのため、検査装置が有する座標系において、正確な位置に検査対象物を配置しなければならないがそれは難しかった。
【０００５】
本発明は、電気的検査を正確に行うことができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
（１）本発明に係る表示装置は、複数の画素電極と、複数のデータ配線と、複数の走査配線と、を含み、前記複数の画素電極は、有効表示領域内の複数の有効画素電極と、前記有効表示領域外の複数のダミー画素電極と、を含み、前記複数のダミー画素電極は、第１ダミー画素電極と、第２ダミー画素電極と、を含み、前記複数の有効画素電極及び前記第１ダミー画素電極のそれぞれは、いずれかの前記走査配線に入力される走査信号によって、いずれかの前記データ配線の電圧とそれ以外の電圧に切り替わるように制御され、前記第２ダミー画素電極は、前記走査信号による制御から切断されていることを特徴とする。本発明によれば、有効表示領域外に有効画素電極とは異なる駆動がされる第２ダミー画素電極が配置されているので、これをマークにして表示装置の位置を特定することできる。これにより、電気的検査を正確に行うことができる。
【０００７】
（２）（１）に記載された表示装置において、複数のスイッチング素子をさらに有し、前記複数の有効画素電極及び前記第１ダミー画素電極のそれぞれは、いずれかの前記スイッチング素子を介して、いずれかの前記データ配線に電気的に接続され、前記複数の走査配線は、それぞれ、前記複数のスイッチング素子を制御するように電気的に接続され、前記第２ダミー画素電極は、いずれかの前記データ配線に電気的に接続されていることを特徴としてもよい。
【０００８】
（３）（１）に記載された表示装置において、複数のスイッチング素子をさらに有し、前記複数の画素電極は、それぞれ、前記複数のスイッチング素子を介して、前記複数のデータ配線に電気的に接続され、前記複数の走査配線は、それぞれ、前記複数のスイッチング素子を制御するように電気的に接続され、前記第２ダミー画素電極は、いずれかの前記走査配線に電気的に接続されていることを特徴としてもよい。
【０００９】
（４）（１）に記載された表示装置において、複数のスイッチング素子と、前記複数の画素電極に対向するコモン電極と、をさらに有し、前記複数の画素電極は、それぞれ、前記複数のスイッチング素子を介して、前記複数のデータ配線に電気的に接続され、前記複数の走査配線は、それぞれ、前記複数のスイッチング素子を制御するように電気的に接続され、前記第２ダミー画素電極は、前記コモン電極に電気的に接続されていることを特徴としてもよい。
【００１０】
（５）（１）に記載された表示装置において、複数のスイッチング素子をさらに有し、前記複数の有効画素電極及び前記第１ダミー画素電極のそれぞれは、いずれかの前記スイッチング素子を介して、いずれかの前記データ配線に電気的に接続され、前記複数の走査配線は、それぞれ、前記複数のスイッチング素子を制御するように電気的に接続され、前記第２ダミー画素電極は、前記複数のデータ配線及び前記複数の走査配線のいずれからも電気的に切断されていることを特徴としてもよい。
【００１１】
（６）（１）から（５）のいずれか１項に記載された表示装置において、前記複数のダミー画素電極は、前記有効表示領域を挟む第１領域及び第２領域に配列され、前記第１領域及び第２領域の少なくとも一方には、前記第１ダミー画素電極及び前記第２ダミー画素電極の両方が配置されていることを特徴としてもよい。
【００１２】
（７）（６）に記載された表示装置において、前記第１領域で最も離れた一対の前記ダミー画素電極及び前記第２領域で最も離れた一対の前記ダミー画素電極のうち少なくとも３つの前記ダミー画素電極は、いずれも、前記第１ダミー画素電極及び前記第２ダミー画素電極のうち、同じ一方であることを特徴としてもよい。
【００１３】
（８）（６）又は（７）に記載された表示装置において、それぞれの前記画素電極は、一方向に長い形状をなし、前記複数の画素電極は、長手方向が平行になるように配置され、前記第１領域及び前記第２領域のそれぞれで、前記複数のダミー画素電極は、前記長手方向に平行に１列で配列されていることを特徴としてもよい。
【００１４】
（９）（１）から（５）のいずれか１項に記載された表示装置において、前記複数のダミー画素電極は、前記有効表示領域を囲む領域に配列され、前記有効表示領域は矩形をなし、前記矩形の４つの角部の隣であって前記矩形の対角線の延長線上に位置する４つの前記ダミー画素電極のうち少なくとも３つは、いずれも、前記第１ダミー画素電極及び前記第２ダミー画素電極のうち、同じ一方であることを特徴としてもよい。
【００１５】
（１０）（１）から（５）のいずれか１項に記載された表示装置において、前記複数のダミー画素電極は、前記有効表示領域に最も近い第１列と、前記第１列よりも前記有効表示領域から離れた第２列と、を含む複数列で配列され、前記第１列には、前記第１ダミー画素電極及び前記第２ダミー画素電極の両方が配置され、前記第２列には、前記第１ダミー画素電極のみが配置されていることを特徴としてもよい。
【００１６】
（１１）（１）から（５）のいずれか１項に記載された表示装置において、前記複数のダミー画素電極は、前記有効表示領域に最も近い第１列と、前記第１列よりも前記有効表示領域から離れた第２列と、を含む複数列で配列され、前記第１列には、前記第１ダミー画素電極のみが配置され、前記第２列には、前記第１ダミー画素電極及び前記第２ダミー画素電極の両方が配置されていることを特徴としてもよい。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態に係る表示装置を示す概略図である。
【図２】有効画素電極及びその周辺領域の詳細を示す図である。
【図３】第２ダミー画素電極及びその周辺領域の詳細を示す図である。
【図４】第２ダミー画素電極及びその周辺領域の変形例１の詳細を示す図である。
【図５】第２ダミー画素電極及びその周辺領域の変形例２の詳細を示す図である。
【図６】第２ダミー画素電極及びその周辺領域の変形例３の詳細を示す図である。
【図７】本発明の第２の実施の形態に係る表示装置を示す概略図である。
【図８】本発明の第３の実施の形態に係る表示装置を示す概略図である。
【図９】本発明の第４の実施の形態に係る表示装置を示す概略図である。
【図１０】本発明の第５の実施の形態に係る表示装置を示す概略図である。
【図１１】本発明の第６の実施の形態に係る表示装置を示す概略図である。
【図１２】本発明の第７の実施の形態に係る表示装置を示す概略図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１９】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る表示装置を示す概略図である。表示装置として液晶表示パネルの例を説明する。図１に示す表示装置は、複数の液晶表示パネルに切り出すためのマザーパネルである。液晶表示パネルは、一対の基板（例えばガラス基板）を有し、両者間には液晶が介在する。一方の基板は、薄膜電界効果トランジスタ、画素電極及び配線などを含むＴＦＴ（Thin Film Transistor）基板（又はアレイ基板）である。他方の基板はカラーフィルタ基板である。
【００２０】
液晶表示パネルの駆動方式は、本実施の形態ではIPS（In Plane Switching）方式が想定されているが、これに限定されるものではなく、TN（Twisted Nematic）方式又はVA（Vertical Alignment）方式など他の方式を適用してもよく、方式に応じた電極及び配線が形成される。表示装置は、液晶表示パネルに限定されるものではなく、エレクトロルミネッセンス表示装置であってもよい。
【００２１】
表示装置は、個々の液晶表示パネルにされる領域に、複数の画素電極１０を含む。なお、図１では、説明のため、画素電極１０を拡大し、それ以外の素子を省略して示してある。複数の画素電極１０は、有効表示領域１２内の複数の有効画素電極１４と、有効表示領域１２外の複数のダミー画素電極１６と、を含む。複数のダミー画素電極１６は、有効表示領域１２を挟む第１領域１８及び第２領域２０に配列されている。有効表示領域１２が長方形である場合、平行な一対の短辺の両側に第１領域１８及び第２領域２０がある。一対の長辺の両側の領域にはダミー画素電極１６は配置されていない。
【００２２】
複数のダミー画素電極１６は、第１ダミー画素電極２２と、第２ダミー画素電極２４と、を含む。第１領域１８及び第２領域２０の少なくとも一方には、第１ダミー画素電極２２及び第２ダミー画素電極２４の両方が配置されている。本実施の形態では、有効画素電極１４と第１ダミー画素電極２２は同じように制御されるが、第２ダミー画素電極２４は、これらとは異なるように制御される。
【００２３】
図２は、有効画素電極１４及びその周辺領域の詳細を示す図である。表示装置は、複数のデータ配線２６と、複数の走査配線２８を含む。表示装置は、複数のスイッチング素子３０を有する。スイッチング素子３０は、半導体層３２と、ソース電極３４及びドレイン電極３６と、走査配線２８の一部からなるゲート電極３８と、を含む電界効果トランジスタである。複数の走査配線２８は、それぞれ、複数のスイッチング素子３０を制御するように電気的に接続されている。有効画素電極１４は、走査配線２８に入力される走査信号によって、いずれかのデータ配線２６の電圧とそれ以外の電圧に切り替わるように制御されるようになっている。複数の有効画素電極１４は、いずれかのスイッチング素子３０を介して、いずれかのデータ配線２６に電気的に接続されている。
【００２４】
本実施の形態に係るIPS方式では、データ配線２６に電気的に接続された有効画素電極１４と、コモン配線４０に電気的に接続されたコモン電極４２との電位差によって、基板に対して横方向の電界を生じさせて液晶を駆動する。図１に示す第１ダミー画素電極２２も、有効画素電極１４と同様に制御されるように同様の電気的な接続が図られている。
【００２５】
図３は、第２ダミー画素電極２４及びその周辺領域の詳細を示す図である。第２ダミー画素電極２４は、走査信号による制御から切断されている。例えば、図３に示すダミースイッチング素子４４は、図２に示すソース電極３４及びドレイン電極３６に対応する第１電極４６及び第２電極４８が電気的に接続されているので、スイッチング制御ができないようになっている。第２ダミー画素電極２４は、データ配線２６に電気的に接続されている。したがって、走査配線２８の走査信号にかかわらず、データ配線２６の電圧が第２ダミー画素電極２４に印加されている。
【００２６】
本実施の形態によれば、図１に示すように、有効表示領域１２外に、有効画素電極１４とは異なる駆動がされる第２ダミー画素電極２４が配置されているので、これをマークにして表示装置の位置を特定することできる。これにより、電気的検査を正確に行うことができる。
【００２７】
例えば、複数の画素電極１０について、これらをオフからオンに切り替わるように、走査配線２８に走査信号を入力する。有効画素電極１４及び第１ダミー画素電極２２は、同じように駆動されるため、いずれも、データ配線２６から切断されていたときのオフの電圧から、オンの電圧（データ配線２６の電圧）に変化する。これに対して、第２ダミー画素電極２４は、オフからオンに切り替わるように走査配線２８に走査信号を入力しても、オフの状態ですでにデータ配線２６に電気的に接続されているため、データ配線２６の電圧のまま変化しない。したがって、電圧の変化をセンサによって検出することで、第２ダミー画素電極２４を検出することができ、その位置を特定すれば、第２ダミー画素電極２４を位置決めのためのマークとして利用することができる。このマークによって、表示装置を、検査装置に対して正しい位置に配置するか、あるいは、検査装置に対する表示装置の位置ずれを補正することができ、正確な電気的検査を行うことができる。
【００２８】
［変形例］
図１に示す例では、複数のダミー画素電極１６は、複数の第１ダミー画素電極２２と、１つの第２ダミー画素電極２４と、からなる。そして、１つの第２ダミー画素電極２４を、残りの画素電極１０（複数の有効画素電極１４及び複数の第１ダミー画素電極２２）と対比することで特定し、第２ダミー画素電極２４をマークとして利用している。変形例として、複数のダミー画素電極１６を、１つの第１ダミー画素電極２２と、複数の第２ダミー画素電極２４から構成してもよい。その場合、複数の第２ダミー画素電極２４を、残りの画素電極１０（複数の有効画素電極１４及び１つの第１ダミー画素電極２２）と対比することで特定し、複数のダミー画素電極１６から複数の第２ダミー画素電極２４を除いた電極（すなわち第１ダミー画素電極２２）をマークとして利用してもよい。この場合であっても、直接的に位置決めマークとなるのは第１ダミー画素電極２２であるが、その位置を算出するために第２ダミー画素電極２４が利用されているので、第２ダミー画素電極２４も間接的にはマークとして利用される。
【００２９】
図１に示す例では、表示装置は、複数の液晶表示パネルに切り出すためのマザーパネルであり、複数の有効表示領域１２を含む。それぞれの有効表示領域１２に対応して１つの第２ダミー画素電極２４が配置されている。したがって、表示装置は、全体として、複数の第２ダミー画素電極２４を含む。変形例として、表示装置が１つの有効表示領域１２のみを含む場合、この１つの有効表示領域１２に対応して複数の第２ダミー画素電極２４を配置することが好ましい。
【００３０】
図４は、第２ダミー画素電極及びその周辺領域の変形例１の詳細を示す図である。この例では、第２ダミー画素電極１２４を含む複数の画素電極は、それぞれ、複数のスイッチング素子３０を介して、複数のデータ配線２６に電気的に接続されている。複数の走査配線２８は、それぞれ、複数のスイッチング素子３０を制御するように電気的に接続されている。そして、第２ダミー画素電極１２４が走査配線２８に電気的に接続されている点で、上述した第１の実施の形態とは異なっている。これによれば、第２ダミー画素電極１２４は、スイッチング素子３０の制御にかかわらず、走査配線２８の走査信号の電圧が現れるので、データ配線２６の電圧が現れる有効画素電極（図示せず）及び第１ダミー画素電極（図示せず）と区別することができる。
【００３１】
図５は、第２ダミー画素電極及びその周辺領域の変形例２の詳細を示す図である。この例では、第２ダミー画素電極２２４を含む複数の画素電極は、それぞれ、複数のスイッチング素子３０を介して、複数のデータ配線２６に電気的に接続されている。複数の走査配線２８は、それぞれ、複数のスイッチング素子３０を制御するように電気的に接続されている。そして、第２ダミー画素電極２２４が、スルーホール２５０を介してコモン電極４２に電気的に接続されている点で、上述した第１の実施の形態とは異なっている。これによれば、第２ダミー画素電極２２４は、スイッチング素子３０の制御にかかわらず、コモン電極４２の電圧が現れるので、データ配線２６の電圧が現れる有効画素電極（図示せず）及び第１ダミー画素電極（図示せず）と区別することができる。
【００３２】
図６は、第２ダミー画素電極及びその周辺領域の変形例３の詳細を示す図である。この例では、第２ダミー画素電極３２４が、複数のデータ配線２６及び複数の走査配線２８のいずれからも電気的に切断されている。例えば、図２では有効画素電極１４とソース電極３４とがスルーホール５０によって電気的に接続されているが、図６では第２ダミー画素電極３２４とソース電極３４を接続するスルーホールが形成されておらず、第２ダミー画素電極３２４は電気的にフローティングとなっている。この点で、上述した第１の実施の形態とは異なっている。これによれば、第２ダミー画素電極３２４の電圧は、スイッチング素子３０の制御に制御されないので、スイッチング素子３０の制御によってデータ配線２６の電圧が現れる有効画素電極（図示せず）及び第１ダミー画素電極（図示せず）と区別することができる。
【００３３】
［第２の実施の形態］
図７は、本発明の第２の実施の形態に係る表示装置を示す概略図である。本実施の形態では、複数のダミー画素電極４１６は、有効表示領域４１２を囲む領域に配列されている。有効表示領域４１２は矩形をなしている。矩形の４つの角部の隣であって矩形の対角線の延長線上に位置する４つのダミー画素電極４１６のうち少なくとも３つは、いずれも、第２ダミー画素電極４２４である。残りのダミー画素電極４１６は全て第１ダミー画素電極４２２である。
【００３４】
本実施の形態によれば、少なくとも３つの第２ダミー画素電極４２４によって、有効表示領域４１２の一辺の長さとこれに直角に接続する他の辺の長さを算出することができ、これらの長さの情報を使用して、表示装置の位置決めを高い精度で行うことができる。
【００３５】
なお、第１ダミー画素電極４２２と第２ダミー画素電極４２４は入れ替えてもよい。その場合、第２ダミー画素電極４２４を検出し、全体のダミー画素電極４１６から第２ダミー画素電極４２４を除いたもの（すなわち第１ダミー画素電極４２２）を、直接的な位置決めマークとして使用し、第２ダミー画素電極４２４は間接的な位置決めマークとして使用する。その詳細は第１の実施の形態で説明した通りであり、以下の実施の形態でも同じことが該当する。
【００３６】
［第３の実施の形態］
図８は、本発明の第３の実施の形態に係る表示装置を示す概略図である。本実施の形態では、第１領域５１８で最も離れた一対のダミー画素電極５１６及び第２領域５２０で最も離れた一対のダミー画素電極５１６のうち少なくとも３つのダミー画素電極５１６は、いずれも、第２ダミー画素電極５２４である。例えば、第１領域５１８では、一列にダミー画素電極５１６が配列されており、配列方向の両端に位置する一対のダミー画素電極５１６が第２ダミー画素電極５２４である。第２領域５２０でも、一列にダミー画素電極５１６が配列されており、配列方向の一方の端部に位置するダミー画素電極５１６が第２ダミー画素電極５２４である。
【００３７】
上述した第２の実施の形態では、複数のダミー画素電極４１６が有効表示領域４１２を囲むように配列されるので、広い領域が必要になる。これに対して、本実施の形態では、第１領域５１８及び第２領域５２０の間の方向に直交する方向で有効表示領域５１２を挟む一対の領域には、ダミー画素電極５１６を配置しない。したがって、スペースの有効的な活用が可能になる。
【００３８】
［第４の実施の形態］
図９は、本発明の第４の実施の形態に係る表示装置を示す概略図である。上述した第３の実施の形態（図８）では、長方形の有効表示領域５１２の一対の短辺の両側にそれぞれ位置する第１領域５１８及び第２領域５２０に複数のダミー画素電極５１６を配置したが、本実施の形態では、長方形の有効表示領域６１２の一対の長辺の両側にそれぞれ位置する第１領域６１８及び第２領域６２０に複数のダミー画素電極６１６を配置してある。その他の構成は、第３の実施の形態で説明した内容が該当する。
【００３９】
［第５の実施の形態］
図１０は、本発明の第５の実施の形態に係る表示装置を示す概略図である。本実施の形態では、それぞれの画素電極７１０は、一方向に長い形状をしており、複数の画素電極７１０は、長手方向が平行になるように配置されている。第１領域７１８及び第２領域７２０のそれぞれで、複数のダミー画素電極７１６は、長手方向に平行に１列で配列されている。例えば、有効表示領域７１２が長方形であり、長方形の長辺に平行に画素電極７１０が延びている。一対の長辺の隣に第１領域７１８及び第２領域７２０があり、長辺に沿ってダミー画素電極７１６が延びている。ダミー画素電極７１６は、長手方向を有効表示領域７１２の辺と平行に配置し、短手方向を有効表示方向から離れる方向に向けて配置してある。そのため、有効表示領域７１２の外側で第１領域７１８及び第２領域７２０のそれぞれが占有する幅（有効表示領域７１２から離れる方向の幅）を小さくすることができ、スペースの有効的な活用が可能になる。
【００４０】
［第６の実施の形態］
図１１は、本発明の第６の実施の形態に係る表示装置を示す概略図である。本実施の形態では、複数のダミー画素電極８１６は、有効表示領域８１２に最も近い第１列８５２と、第１列８５２よりも有効表示領域８１２から離れた第２列８５４と、を含む複数列で配列されている。例えば、第１列８５２のダミー画素電極８１６は、有効表示領域８１２を囲むように配列されている。第２列８５４のダミー画素電極８１６は、第１列８５２のダミー画素電極８１６を囲むように配列されている。
【００４１】
第１列８５２には、第１ダミー画素電極８２２及び第２ダミー画素電極８２４の両方が配置されている。例えば、有効表示領域８１２が矩形である場合、矩形の４つの角部のうち、少なくとも３つの角部に最も近いダミー画素電極８１６が第２ダミー画素電極８２４であり、残りのダミー画素電極８１６が第１ダミー画素電極８２２である。そして、第２列８５４に配列されたダミー画素電極８１６は、全て、第１ダミー画素電極８２２である。
【００４２】
本実施の形態によれば、第２ダミー画素電極８２４は、有効画素電極８１４と第１ダミー画素電極８２２に囲まれる位置にあるため、容易に比較することが可能になり、容易に特定することが可能になっている。
【００４３】
［第７の実施の形態］
図１２は、本発明の第７の実施の形態に係る表示装置を示す概略図である。本実施の形態では、複数のダミー画素電極９１６は、有効表示領域９１２に最も近い第１列９５２と、第１列９５２よりも有効表示領域９１２から離れた第２列９５４と、を含む複数列で配列されている。例えば、第１列９５２のダミー画素電極９１６は、有効表示領域９１２を挟む第１領域９１８及び第２領域９２０のそれぞれに配列されている。第２列９５４のダミー画素電極９１６は、第１列９５２のダミー画素電極９１６の、有効表示領域９１２とは反対側の隣に配列されている。
【００４４】
第１列９５２には、第１ダミー画素電極９２２のみが配置されている。第２列９５４には、第１ダミー画素電極９２２及び第２ダミー画素電極９２４の両方が配置されている。例えば、第１領域９１８及び第２領域９２０のそれぞれの第２列９５４において、最も離れた一対のダミー画素電極９１６の少なくとも一方が第２ダミー画素電極９２４であり、残りのダミー画素電極９１６が第１ダミー画素電極９２２である。
【００４５】
本実施の形態によれば、第２ダミー画素電極９２４と有効画素電極９１４との間に第１ダミー画素電極９２２が配置されているので、有効画素電極９１４が、第２ダミー画素電極９２４の電圧による影響を受けにくくなっている。これにより、有効画素電極９１４の電圧の測定や、有効表示領域９１２での表示に及ぼす影響を抑えることができる。
【００４６】
本発明は、上述した実施の形態に限定されるものではなく種々の変形が可能である。例えば、実施の形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００４７】
１０  画素電極、１２  有効表示領域、１４  有効画素電極、１６  ダミー画素電極、１８  第１領域、２０  第２領域、２２  第１ダミー画素電極、２４  第２ダミー画素電極、２６  データ配線、２８  走査配線、３０  スイッチング素子、３２  半導体層、３４  ソース電極、３６  ドレイン電極、３８  ゲート電極、４０  コモン配線、４２  コモン電極、４４  ダミースイッチング素子、４６  第１電極、４８  第２電極、５０  スルーホール、１２４  第２ダミー画素電極、２２４  第２ダミー画素電極、２５０  スルーホール、３２４  第２ダミー画素電極、４１２  有効表示領域、４１６  ダミー画素電極、４２２  第１ダミー画素電極、４２４  第２ダミー画素電極、５１２  有効表示領域、５１６  ダミー画素電極、５１８  第１領域、５２０  第２領域、５２４  第２ダミー画素電極、６１２  有効表示領域、６１６  ダミー画素電極、６１８  第１領域、６２０  第２領域、７１０  画素電極、７１２  有効表示領域、７１６  ダミー画素電極、７１８  第１領域、７２０  第２領域、８１２  有効表示領域、８１４  有効画素電極、８１６  ダミー画素電極、８２２  第１ダミー画素電極、８２４  第２ダミー画素電極、８５２  第１列、８５４  第２列、９１２  有効表示領域、９１４  有効画素電極、９１６  ダミー画素電極、９１８  第１領域、９２０  第２領域、９２２  第１ダミー画素電極、９２４  第２ダミー画素電極、９５２  第１列、９５４  第２列。
【図１】
2010276665.tif 000003
【図２】
2010276665.tif 000004
【図３】
2010276665.tif 000005
【図４】
2010276665.tif 000006
【図５】
2010276665.tif 000007
【図６】
2010276665.tif 000008
【図７】
2010276665.tif 000009
【図８】
2010276665.tif 000010
【図９】
2010276665.tif 000011
【図１０】
2010276665.tif 000012
【図１１】
2010276665.tif 000013
【図１２】
2010276665.tif 000014