(57)【要約】【課題】ＧａＡｓを含む活性層を備える光半導体素子において、Ｇｅの拡散が少なく、良好なデバイス特性が得られるようにする。【解決手段】光半導体素子を、Ｇｅ層２と、Ｇｅ層２上に形成され、ＧａＡｓのＡｓサイトの一部がＧａで置換されている第１ＧａＡｓ層３と、第１ＧａＡｓ層３の上方に形成されたＧａＡｓを含む活性層４とを備えるものとする。【選択図】図１
2010225981.tif 000002
【特許請求の範囲】
【請求項１】
Ｇｅ層と、
前記Ｇｅ層上に形成され、ＧａＡｓのＡｓサイトの一部がＧａで置換されている第１ＧａＡｓ層と、
前記第１ＧａＡｓ層の上方に形成されたＧａＡｓを含む活性層とを備えることを特徴とする光半導体素子。
【請求項２】
Ｓｉ基板又はＧｅ基板を備え、
前記Ｇｅ層が前記Ｓｉ基板又はＧｅ基板上に形成されていることを特徴とする、請求項１記載の光半導体素子。
【請求項３】
前記第１ＧａＡｓ層上に形成された第２ＧａＡｓ層を備えることを特徴とする、請求項１又は２記載の光半導体素子。
【請求項４】
前記活性層を上下で挟み込むように設けられたＤＢＲミラーを備えることを特徴とする、請求項１〜３のいずれか１項に記載の光半導体素子。
【請求項５】
光半導体素子と、
機能素子とを備え、
前記光半導体素子と前記機能素子とが同一基板上に集積されており、
前記光半導体素子は、
Ｇｅ層と、
前記Ｇｅ層上に形成され、ＧａＡｓのＡｓサイトの一部がＧａで置換されている第１ＧａＡｓ層と、
前記第１ＧａＡｓ層の上方に形成されたＧａＡｓを含む活性層とを備えることを特徴とする集積素子。
【請求項６】
Ｇｅ層上に、気相成長法によって、供給Ｖ／ＩＩＩ比に分解効率を掛けた実効的なＶ／ＩＩＩ比を１以上２以下にして第１ＧａＡｓ層を形成し、
前記第１ＧａＡｓ層の上方にＧａＡｓを含む活性層を形成することを特徴とする光半導体素子の製造方法。
【請求項７】
前記第１ＧａＡｓ層上に、気相成長法によって、供給Ｖ／ＩＩＩ比に分解効率を掛けた実効的なＶ／ＩＩＩ比を２よりも大きくして第２ＧａＡｓ層を形成することを特徴とする、請求項６記載の光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子、集積素子、光半導体素子の製造方法に関する。
【背景技術】
【０００２】
Ｓｉフォトニクス応用として、Ｓｉ基板上に、高効率のＧａＡｓ系活性層を有する光半導体素子が求められている。
例えば、ＳｉとＧａＡｓは格子不整合が大きいため、Ｓｉ基板上に傾斜組成Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）層を成長させて、ＧａＡｓとの格子不整合を小さくし、ＧａＡｓ系活性層を形成する技術がある。
【０００３】
この技術では、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）装置を用いて、成長温度２５０℃という極めて低温の条件で、ＧａとＡｓを交互に供給するマイグレーション・エンハンスト・エピタキシー（ＭＥＥ；Migration Enhanced Epitaxy）という特異な原料供給方法によって、Ｇｅ層上に１０原子層厚のＧａＡｓ初期層を形成する。そして、このＧａＡｓ初期層上に、一般的な成長温度５８０℃でＧａＡｓを成長させ、ＧａＡｓ系活性層を形成している。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】H. Tanoto et al., ”Structural and optical properties of stacked self-assembled InAs/InGaAs quantum dots on graded Si1-xGex/Si substrate”, APPLIED PHYSICS LETTERS 92, 213115 (2008)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、例えば超高真空化学気相成長（ＵＨＶ−ＣＶＤ；Ultrahigh Vacuum Chemical Vapor Deposition）法や有機金属気相成長（ＭＯＶＰＥ；Metalorganic Vapor-Phase Epitaxy）法などの気相成長法においては、Ａｓ原料としてアルシン（ＡｓＨ３）などの化合物を用いる。
このため、Ｇｅ層上にＧａＡｓ層を形成する場合に、原料の分解が起こるように成長温度を５００℃程度に上げる必要がある。この場合、ＧｅがＧａＡｓ中へ拡散してしまい、ＧａＡｓ層の不純物濃度が高くなってしまい、デバイス特性に影響を与えることがある。
【０００６】
そこで、ＧａＡｓを含む活性層を備える光半導体素子において、Ｇｅの拡散が少なく、良好なデバイス特性が得られるようにしたい。
【課題を解決するための手段】
【０００７】
このため、本光半導体素子は、Ｇｅ層と、Ｇｅ層上に形成され、ＧａＡｓのＡｓサイトの一部がＧａで置換されている第１ＧａＡｓ層と、第１ＧａＡｓ層の上方に形成されたＧａＡｓを含む活性層とを備えることを要件とする。
本集積素子は、光半導体素子と、機能素子とを備え、光半導体素子と機能素子とが同一基板上に集積されており、光半導体素子は、Ｇｅ層と、Ｇｅ層上に形成され、ＧａＡｓのＡｓサイトの一部がＧａで置換されている第１ＧａＡｓ層と、第１ＧａＡｓ層の上方に形成されたＧａＡｓを含む活性層とを備えることを要件とする。
【０００８】
本光半導体素子の製造方法は、Ｇｅ層上に、気相成長法によって、供給Ｖ／ＩＩＩ比に分解効率を掛けた実効的なＶ／ＩＩＩ比を１以上２以下にして第１ＧａＡｓ層を形成し、第１ＧａＡｓ層の上方にＧａＡｓ系活性層を形成することを要件とする。
【発明の効果】
【０００９】
したがって、本光半導体素子、集積素子、光半導体素子の製造方法によれば、Ｇｅの拡散が少なく、良好なデバイス特性が得られるようにすることができるという利点がある。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態にかかる光半導体素子の構成を示す模式的断面図である。
【図２】試料（ａ），（ｂ）におけるＧａＡｓ中のＧｅ濃度分布を示すＳＩＭＳプロファイルである。
【図３】アンチサイト原子が関与した発光を示す試料（ｂ）のＰＬスペクトルを示す図である。
【図４】第１実施形態にかかる光半導体素子に備えられる、Ａｓサイトの一部がＧａで置換されているＧａＡｓの原子配置を示す図である。
【図５】（Ａ）は、ＡｓＨ３に対する、成長温度、分解効率、実効的なＶ／ＩＩＩ比が１となる供給Ｖ／ＩＩＩ比、実効的なＶ／ＩＩＩ比が２となる供給Ｖ／ＩＩＩ比の関係を示す図であり、（Ｂ）は、ＴＢＡｓに対する、成長温度、分解効率、実効的なＶ／ＩＩＩ比が１となる供給Ｖ／ＩＩＩ比、実効的なＶ／ＩＩＩ比が２となる供給Ｖ／ＩＩＩ比の関係を示す図である。
【図６】試料（ａ）〜（ｃ）におけるＧａＡｓ中のＧｅ濃度分布を示すＳＩＭＳプロファイルである。
【図７】第２実施形態にかかる光半導体素子（リッジ型量子ドットレーザ）の構成を示す模式的断面図である。
【図８】第３実施形態にかかる光半導体素子（面発光型量子井戸レーザ）の構成を示す模式的断面図である。
【発明を実施するための形態】
【００１１】
以下、図面により、本実施形態にかかる光半導体素子、集積素子、光半導体素子の製造方法について説明する。
［第１実施形態］
第１実施形態にかかる光半導体素子及びその製造方法ついて、図１〜図６を参照しながら説明する。
【００１２】
本実施形態にかかる光半導体素子（発光素子；光素子）は、例えば図１に示すように、Ｓｉ基板１上に、Ｇｅ層２と、ＧａＡｓのＡｓサイトの一部がＧａで置換されている第１ＧａＡｓ層３と、ＧａＡｓ系活性層（ＧａＡｓを含む活性層；ＩＩＩ−Ｖ族化合物半導体活性層；発光層）４とを備える。つまり、本光半導体素子では、Ｓｉ基板１上に、図示しないＳｉバッファ層、Ｇｅ層２が形成されている。また、Ｇｅ層２上に、ＧａＡｓのＡｓサイトの一部がＧａで置換されている第１ＧａＡｓ層３が形成されている。そして、この第１ＧａＡｓ層３の上方にＧａＡｓ系活性層４が形成されている。
【００１３】
ここで、ＧａＡｓ系活性層４は、ＧａＡｓ上に転位などの欠陥を生じることなく、ＧａＡｓに格子整合するように成長させることができる材料の組み合わせによって構成されたＧａＡｓ系発光層である。なお、ＧａＡｓ系発光層４を備える発光素子をＧａＡｓ系発光素子ともいう。
例えば、ＧａＡｓ系活性層４を構成する量子井戸（あるいは量子細線、量子ドット）／バリア層の組み合わせとしては、ＩｎＡｓ／ＧａＡｓ、ＩｎＧａＡｓ／ＧａＡｓ、ＩｎＡｓ／ＡｌＧａＡｓ、ＩｎＧａＡｓ／ＡｌＧａＡｓ、ＩｎＧａＡｓＳｂ／ＡｌＧａＡｓ、ＩｎＧａＡｓＮ／ＡｌＧａＡｓ、ＩｎＧａＡｓＰ／ＡｌＧａＡｓなどがある。
【００１４】
本実施形態では、ＧａＡｓ系活性層４として、ＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ量子井戸層が形成されている。このため、本光半導体素子は、Ｓｉ基板１上に、図示しないＳｉバッファ層、Ｇｅ層２、ＧａＡｓのＡｓサイトの一部がＧａで置換されている第１ＧａＡｓ層３、ＧａＡｓ層（障壁層）５、ＩｎＧａＡｓ層（井戸層）６、ＧａＡｓ層（障壁層）７が順に積層された構造になっている。
【００１５】
なお、ここでは、Ｓｉ基板１を用いているが、Ｓｉ系材料（即ち、Ｓｉ又はＳｉの入ったＩＶ族半導体混晶）からなる基板（Ｓｉを含む基板）であれば良い。本明細書では、Ｓｉ基板という用語には、Ｓｉを含む基板も含むものとする。また、図示しないＳｉバッファ層及びＧｅ層２に代えて、傾斜組成Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）層を形成しても良い。この傾斜組成Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）層が形成されたＳｉ基板を、緩和したＧｅ層を有するＳｉ基板ともいう。この場合、傾斜組成Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）層の最上面を構成するＧｅ層が上述のＧｅ層２に相当することになる。
【００１６】
ところで、本光半導体素子では、上述のように、Ｇｅ層２上、即ち、Ｇｅ層２とＧａＡｓ系活性層４との間に、ＧａＡｓのＡｓサイトの一部がＧａで置換されている第１ＧａＡｓ層３が形成されている。
このため、ＧａＡｓ系活性層４を構成するＧａＡｓ中へのＧｅの拡散を少なくすることができる。これにより、Ｇｅ層２上に、拡散によって混入したＧｅ不純物が少なく、良好な発光特性を有するＧａＡｓ系活性層４を備える光半導体素子を実現することができる。
【００１７】
特に、例えばＵＨＶ−ＣＶＤ法やＭＯＶＰＥ法などの気相成長法において、Ａｓ原料としてアルシン（ＡｓＨ３）などの化合物を用いる場合、原料の分解が起こるように成長温度を例えば５００℃程度に上げる必要がある。このような場合であっても、ＧａＡｓ系活性層４を構成するＧａＡｓ中へのＧｅの拡散を少なくすることができ、良好な発光特性が得られるようにすることができる。つまり、上述のような一般的な成長法によって、Ｓｉ基板上に形成されたＧｅ層上にＧａＡｓ系活性層を有する光半導体素子を作製する場合であっても、Ｇｅの拡散が少なく、良好な発光特性を有するＧａＡｓ系活性層４を備える光半導体素子を実現することができる。
【００１８】
ここで、ＧａＡｓ中へのＧｅの拡散について、ＵＨＶ−ＣＶＤ法による成長で得られた実験結果について説明する。
図２は、Ｓｉ基板上にＧｅ層を成長させた後、膜厚約０．２３μｍのＧａＡｓ層を成長させた試料（ａ），（ｂ）において、ＧａＡｓ層中のＧｅ濃度を二次イオン質量分析（ＳＩＭＳ；Secondary Ion Mass Spectrometry）法によって測定した結果である。
【００１９】
ここでは、試料（ａ），（ｂ）とも、ＧａＡｓ層の成長温度は、初めの約０．１１５μｍが４９０℃、その後の約０．１１５μｍが６００℃とした。この場合、厚さ約０．１１５μｍのＧａＡｓ層と、厚さ約０．１１５μｍのＧａＡｓ層の２層のＧａＡｓ層が形成されることになる。
試料（ａ）は、ＡｓＨ３とトリエチルガリウム（ＴＥＧａ）の供給比（供給Ｖ／ＩＩＩ比）を５０にしてＧａＡｓ層を成長させた。この場合、図２に示すように、ＧａＡｓ層中へのＧｅの拡散は顕著で、Ｇｅ層界面のＧａＡｓ層側へのシフトや１０１９ｃｍ−３程度のＧｅ不純物拡散が確認された。
【００２０】
一方、試料（ｂ）は、供給Ｖ／ＩＩＩ比を２０にしてＧａＡｓ層を成長させた。この場合、図２に示すように、ＧｅのＧａＡｓ層中への拡散が劇的に抑制されることを発見した。特に、１層目のＧａＡｓ層によってＧｅの拡散が抑制されることが分かった。
なお、試料（ｂ）のＧａＡｓ領域において５×１０１７ｃｍ−３〜２×１０１８ｃｍ−３程度でＧｅ濃度の値がばたついているのは、ＳＩＭＳ法によるＧｅの検出限界濃度が５×１０１７ｃｍ−３によるためで、実際の試料（ｂ）のＧｅ濃度は、１０１７ｃｍ−３台かそれ以下であると見積られる。
【００２１】
ところで、この成長条件の違いによって得られた効果は、成長条件の違いによってＧａＡｓ結晶が特徴的な構造を持つことになるためであることが分かった。
ここで、図３は、Ｇｅの拡散が抑制された試料（ｂ）を温度５Ｋでフォトルミネッセンス（ＰＬ）測定したときのスペクトルを示している。
図３に示すように、ＧａＡｓのバンド端の発光波長８２０ｎｍよりも長波長側の波長８６２ｎｍにおいて発光が見られた。
【００２２】
これは、例えばM.Bugajski et al., “Native acceptor levels in Ga-rich GaAs”, J. Appl. Phys. Vol.65, No.2, pp.596-599, 15 January 1989）に示されるように、ＧａＡｓ層のＡｓサイトの一部がＧａに置き換わっているアンチサイト原子が関与した発光である。つまり、ＧａＡｓ層のＡｓサイトの一部がＧａに置き換わっているアンチサイト原子が存在する場合に、即ち、ＧａＡｓ層が図４に示すような特徴的な結晶になっている場合に、Ｇｅの拡散が抑制されることが分かった。
【００２３】
そして、考察の結果、このようなＧｅの拡散抑制効果は、次のメカニズムによって起こっていることが分かった。
Ｇｅは、ＧａＡｓ中においては、ｎ型の不純物として、Ｇａのサイトに入りやすい。
しかしながら、Ａｓリッチの成長条件でＧａＡｓを成長させた場合［試料（ａ）］、空孔がＧａサイトに形成されやすく、Ｇａサイトに入ったＧｅ原子は空孔と置換しながら容易に拡散することができる。
【００２４】
一方、Ｇａリッチの成長条件でＧａＡｓを成長させた場合［試料（ｂ）］、Ａｓサイトの一部までＧａが存在することになり、Ｇａサイトの空孔がないため、Ｇｅの拡散が抑制される。
また、上述の実験において、Ａｓサイトの一部がＧａで置換されているＧａＡｓが得られるのは、供給Ｖ／ＩＩＩ比に分解効率（原料分解効率）を掛けた実効的なＶ／ＩＩＩ比が２以下という、特徴的な成長条件（Ｇａリッチ）を用いた場合であることが分かった。
【００２５】
Ｇｅの拡散が抑制された試料（ｂ）においては、上述のように、供給Ｖ／ＩＩＩ比を２０にしている。つまり、原料の供給量は、ＴＥＧａに対してＡｓＨ３が２０倍になっている。
しかしながら、温度４９０℃におけるＡｓＨ３の原料分解効率は、約１０％である。
そして、成長に有効なＡｓ原料のＧａ原料に対する比、即ち、実効的なＶ／ＩＩＩ比は、供給Ｖ／ＩＩＩ比×分解効率よって導出することができる。上記実験の場合は、実効的なＶ／ＩＩＩ比は、２０×０．１＝２である。つまり、成長に有効なＧａ原料に対して、成長に有効なＡｓ原料が２倍になっている。
【００２６】
なお、結晶成長の詳細を考察すると、実際に基板表面において成長時に存在できるＡｓ元素は、上記の実効的なＶ／ＩＩＩ比に、さらに、基板表面での原料への熱伝導の効率などが掛けられるため、実効的なＶ／ＩＩＩ比の半分の値である１にも満たなかったと考えられる。これが、Ａｓサイトの一部がＧａで置換されたＧａＡｓが成長する環境であったと考えることもできる。
【００２７】
一方、成長に寄与するＡｓ原料がＧａに対して少なすぎるとＧａＡｓの結晶成長が不可能になるが、試料（ｂ）と成長温度を同じにし、供給比としてのＶ／ＩＩＩ比を１０にした成長条件においてもＧａＡｓが成長することが分かった。このことから、少なくとも実効的なＶ／ＩＩＩ比が１以上であれば、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層が得られることが分かった。
【００２８】
ところで、実効的なＶ／ＩＩＩ比は、Ｖ族原料の分解効率が関係するので、Ｖ族原料の種類と成長温度によって、実効的なＶ／ＩＩＩ比を１以上２以下とする供給Ｖ／ＩＩＩ比の値（即ち、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層が得られる供給Ｖ／ＩＩＩ比の値）が異なってくる。
例えばＵＨＶ−ＣＶＤ法やＭＯＶＰＥ法などの気相成長法において、Ａｓ原料として一般的に用いられるものは、ＡｓＨ３とターシャルブチルアルシン（ＴＢＡｓ）である。
【００２９】
ここで、図５（Ａ），（Ｂ）は、それぞれの原料に対する、成長温度、分解効率、実効的なＶ／ＩＩＩ比が１となる供給Ｖ／ＩＩＩ比、実効的なＶ／ＩＩＩ比が２となる供給Ｖ／ＩＩＩ比の関係を示している。
例えば、Ａｓ原料としてＡｓＨ３を用いる場合、図５（Ａ）に示すように、成長温度を５５０℃に設定するときは、分解効率が３０％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を３．４以上６．６以下にすれば良いことになる。
【００３０】
また、成長温度を５３０℃に設定するときは、分解効率が２０％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を５以上１０以下にすれば良いことになる。
また、成長温度を５１０℃に設定するときは、分解効率が１５％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を６．７以上１３以下にすれば良いことになる。
【００３１】
また、成長温度を４９０℃に設定するときは、分解効率が１０％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を１０以上２０以下にすれば良いことになる。
また、成長温度を４７０℃に設定するときは、分解効率が５％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を２０以上４０以下にすれば良いことになる。
【００３２】
また、成長温度を４５０℃に設定するときは、分解効率が２％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を５０以上１００以下にすれば良いことになる。
このように、Ａｓ原料としてＡｓＨ３を用いる場合、成長温度を例えば３５０℃〜５５０℃の範囲に設定し、成長温度と、成長温度に応じて２％〜３０％の範囲で変化する分解効率とに基づいて、実効的なＶ／ＩＩＩ比が１以上２以下になるように、供給Ｖ／ＩＩＩ比の値を設定すれば、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層が得られることになる。
【００３３】
また、例えば、Ａｓ原料としてＴＢＡｓを用いる場合、図５（Ｂ）に示すように、成長温度を４５０℃に設定するときは、分解効率が１００％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を１以上２以下にすれば良いことになる。
また、成長温度を４３０℃に設定するときは、分解効率が９０％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を１．２以上２．２以下にすれば良いことになる。
【００３４】
また、成長温度を４１０℃に設定するときは、分解効率が８０％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を１．３以上２．５以下にすれば良いことになる。
また、成長温度を３９０℃に設定するときは、分解効率が６０％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を１．７以上３．３以下にすれば良いことになる。
【００３５】
また、成長温度を３７０℃に設定するときは、分解効率が３０％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を３．４以上６．６以下にすれば良いことになる。
また、成長温度を３５０℃に設定するときは、分解効率が１０％であるため、実効的なＶ／ＩＩＩ比を１以上２以下にするには、供給Ｖ／ＩＩＩ比を１０以上２０以下にすれば良いことになる。
【００３６】
このように、Ａｓ原料としてＴＢＡｓを用いる場合、成長温度を３５０℃〜４５０℃の範囲に設定し、成長温度と、成長温度に応じて１０％〜１００％の範囲で変化する分解効率とに基づいて、実効的なＶ／ＩＩＩ比が１以上２以下になるように、供給Ｖ／ＩＩＩ比の値を設定すれば、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層が得られることになる。
【００３７】
ところで、上述の試料（ａ）では、１層目のＧａＡｓ層は、供給Ｖ／ＩＩＩ比を５０にし、成長温度を４９０℃にして形成し、２層目のＧａＡｓ層は、供給Ｖ／ＩＩＩ比を５０にし、成長温度を６００℃にして形成しているため、いずれのＧａＡｓ層も、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層でなく、通常の結晶構造を有するＧａＡｓ層になっている。
【００３８】
一方、上述の試料（ｂ）では、１層目のＧａＡｓ層は、供給Ｖ／ＩＩＩ比を２０にし、成長温度を４９０℃にして形成しているため、実効的なＶ／ＩＩＩ比が１以上２以下になっている。このため、１層目のＧａＡｓ層は、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層になっている。これに対し、２層目のＧａＡｓ層は、供給Ｖ／ＩＩＩ比を２０にし、成長温度を６００℃にして形成しているため、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層でなく、通常の結晶構造を有するＧａＡｓ層になっている。
【００３９】
これらの試料（ａ），（ｂ）では、２層とも供給Ｖ／ＩＩＩ比を一定にしていたが、１層目と２層目で供給Ｖ／ＩＩＩ比を変えても、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層がＧｅとの界面に存在すれば、その上に成長させたＧａＡｓ層に依存しないで、Ｇｅの拡散を抑制する効果が得られることを、さらに確認した。
ここで、図６は、１層目のＧａＡｓ層を、膜厚０．１μｍ、供給Ｖ／ＩＩＩ比２０、成長温度４９０℃で成長させた後、２層目のＧａＡｓ層を、膜厚０．１μｍ、供給Ｖ／ＩＩＩ比５０、成長温度６００℃で成長させた試料（ｃ）において、ＧａＡｓ層中のＧｅ濃度をＳＩＭＳ法によって測定した結果を、試料（ａ），（ｂ）の測定結果とともに示している。
【００４０】
なお、試料（ｃ）では、１層目のＧａＡｓ層は、供給Ｖ／ＩＩＩ比を２０にし、成長温度を４９０℃にして形成しているため、実効的なＶ／ＩＩＩ比が１以上２以下になっている。このため、１層目のＧａＡｓ層は、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層になっている。これに対し、２層目のＧａＡｓ層は、供給Ｖ／ＩＩＩ比を５０にし、成長温度を６００℃にして形成しているため、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層でなく、通常の結晶構造を有するＧａＡｓ層になっている。
【００４１】
図６に示すように、１層目のＧａＡｓ層がＧｅの拡散を抑制しているため、２層目のＧａＡｓ層に依存しないで、ＧａＡｓ層全体のＧｅ不純物濃度が低く抑えられていることが分かる。つまり、Ｇｅ層と接するＧａＡｓ層がＧｅの拡散を抑制するのに重要であることが分かる。これは、Ｇｅ層と接するＧａＡｓ層として、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層を形成しておけば、その上に形成されるＧａＡｓ層は任意の成長条件で成長させることができることを意味する。
【００４２】
次に、本実施形態にかかる光半導体素子の製造方法について説明する。
本光半導体素子の製造方法では、まず、Ｓｉ基板１上にＧｅ層２を形成する（図１参照）。
次いで、Ｇｅ層２上に、例えばＵＨＶ−ＣＶＤ法やＭＯＶＰＥ法などの気相成長法によって、供給Ｖ／ＩＩＩ比に分解効率を掛けた実効的なＶ／ＩＩＩ比を１以上２以下にして第１ＧａＡｓ層３を形成する（図１参照）。
【００４３】
次に、第１ＧａＡｓ層３の上方に、ＧａＡｓ系活性層４としてのＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ量子井戸層を形成する（図１参照）。
本実施形態では、第１ＧａＡｓ層３上に、気相成長法によって、供給Ｖ／ＩＩＩ比に分解効率を掛けた実効的なＶ／ＩＩＩ比を２よりも大きくして、ＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ量子井戸層４の最下層を構成するＧａＡｓ層５（第２ＧａＡｓ層）を形成する（図１参照）。
【００４４】
具体的には、例えばＵＨＶ−ＣＶＤ法によって、以下のようにして作製することが可能である。
まず、Ｓｉ基板１を例えば６５０〜７５０℃に加熱する。温度が安定した後、ジシラン（Ｓｉ２Ｈ６）を供給することによって、Ｓｉバッファ層（図示せず）を例えば厚さ１００ｎｍ成長（エピタキシャル成長）させる。
【００４５】
次いで、基板温度を例えば３５０〜５５０℃に下げ、ゲルマン（ＧｅＨ４）を供給することによって、Ｓｉバッファ層（図示せず）上にＧｅ層２を例えば厚さ５０〜２００ｎｍ成長させる（図１参照）。
次に、Ｇｅ層２上に、成長温度（基板温度）４９０℃、Ａｓ原料としてのＡｓＨ３とＧａ原料としてのＴＥＧａの供給Ｖ／ＩＩＩ比２０（実効的なＶ／ＩＩＩ比２）で、ＧａＡｓ層３を例えば厚さ５０〜５００ｎｍ成長させる。これにより、Ｇｅ層２上に、Ａｓサイトの一部がＧａで置換されている第１ＧａＡｓ層３が形成される（図１参照）。
【００４６】
その後、成長温度を６００℃に上げ、Ａｓ原料としてのＡｓＨ３とＧａ原料としてのＴＥＧａの供給Ｖ／ＩＩＩ比５０で、第１ＧａＡｓ層３上に、ＧａＡｓ層５（第２ＧａＡｓ層）を例えば厚さ５０〜５００ｎｍ成長させる（図１参照）。
次いで、ＧａＡｓ層５上にＩｎＧａＡｓ層６を例えば厚さ１〜１０ｎｍ、ＧａＡｓキャップ層７を例えば厚さ５０〜５００ｎｍ成長させる。これにより、第１ＧａＡｓ層３上にＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ量子井戸層（活性層）４が形成される（図１参照）。
【００４７】
このようにして、本光半導体素子が作製される。
したがって、本実施形態にかかる光半導体素子及びその製造方法によれば、Ｓｉ基板１上にＧｅ層２を介してＧａＡｓ系活性層４を備える光半導体素子において、Ｇｅの拡散が少なく、良好なデバイス特性（発光特性）が得られるようにすることができるという利点がある。
［第２実施形態］
第２実施形態にかかる光半導体素子及びその製造方法について、図７を参照しながら説明する。
【００４８】
本実施形態にかかる光半導体素子は、本発明を適用したリッジ型の半導体量子ドットレーザである。
本リッジ型量子ドットレーザは、図７に示すように、上述の第１実施形態のＧａＡｓ系量子井戸活性層４に代えて、ＧａＡｓ系量子ドット活性層（ＧａＡｓを含む活性層）４Ａを備えるリッジ型量子ドットレーザである。つまり、本リッジ型量子ドットレーザは、Ｓｉ基板１Ａ上に形成されたＧｅ層２Ａの上方にＧａＡｓ系量子ドット活性層４Ａを備えるＳｉ系リッジ型量子ドットレーザ（Ｓｉ系発光素子）である。なお、図７では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。
【００４９】
つまり、本リッジ型量子ドットレーザは、図７に示すように、ｐ型Ｓｉ基板１Ａ上に、基板側から順に、必要に応じてｐ型Ｓｉバッファ層（ｐ型Ｓｉ層；図示せず）、ｐ型Ｇｅ層２Ａ、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層３（第１ＧａＡｓ層）、ｎ型ＧａＡｓ層１０（コンタクト層；第２ＧａＡｓ層）、ｎ型ＡｌＧａＡｓ層１１（クラッド層）、多層ＧａＡｓ／ＩｎＡｓ量子ドット活性層４Ａ（ＧａＡｓ系活性層；ＩＩＩ−Ｖ族化合物半導体活性層；発光層）、ｐ型ＡｌＧａＡｓ層１２（クラッド層）、ｐ型ＧａＡｓ層１３（コンタクト層）を積層させた半導体積層構造を有する。なお、図７では、２層の量子ドット層を備える活性層４Ａを例示している。
【００５０】
また、本リッジ型量子ドットレーザは、ｎ型ＡｌＧａＡｓ層１１、多層ＧａＡｓ／ＩｎＡｓ量子ドット活性層４Ａ、ｐ型ＡｌＧａＡｓ層１２、ｐ型ＧａＡｓ層１３を含むリッジ構造を備える。
そして、ｐ型ＧａＡｓ層１３の表面上に、金属によってｐ側電極１４が形成されており、ｎ型ＧａＡｓ層１０の表面上に、金属によってｎ側電極１５が形成されている。
【００５１】
次に、本実施形態にかかる光半導体素子（リッジ型量子ドットレーザ）の製造方法について説明する。
なお、本実施形態では、結晶成長は例えばＵＨＶ−ＣＶＤ法によって行なう。
まず、ｐ型Ｓｉ（１００）基板１Ａを例えば６５０〜７５０℃に加熱する。温度が安定した後、例えば、ジシラン（Ｓｉ２Ｈ６）、ジボラン（Ｂ２Ｈ６）を供給することによって、図示しないｐ型Ｓｉバッファ層を例えば厚さ１００ｎｍ成長させる。
【００５２】
次いで、基板温度を例えば３５０〜５５０℃に下げて、例えばゲルマン（ＧｅＨ４）、Ｂ２Ｈ６を供給することによって、ｐ型Ｇｅ層２Ａを、例えば５０〜２００ｎｍエピタキシャル成長させる（図７参照）。なお、ｐ型不純物濃度は例えば１×１０１７ｃｍ−３である。
次に、ｐ型Ｇｅ層２Ａ上に、成長温度（基板温度）４９０℃、Ａｓ原料としてのＡｓＨ３とＧａ原料としてのＴＥＧａの供給Ｖ／ＩＩＩ比２０（実効的なＶ／ＩＩＩ比２）で、ＧａＡｓ層３を例えば厚さ５０〜５００ｎｍ成長させる。これにより、ｐ型Ｇｅ層２Ａ上に、Ａｓサイトの一部がＧａで置換されている第１ＧａＡｓ層３が形成される（図７参照）。
【００５３】
次いで、成長温度を例えば５５０〜６５０℃に上げ、Ａｓ原料としてのＡｓＨ３とＧａ原料としてのＴＥＧａの供給Ｖ／ＩＩＩ比５０で、第１ＧａＡｓ層３上に、ｎ型ＧａＡｓ層１０（第２ＧａＡｓ層）を例えば厚さ５０〜５００ｎｍ成長させる（図７参照）。
次に、ｎ型ＧａＡｓ層１０上に、ｎ型ＡｌＧａＡｓ層１１を例えば１００〜１０００ｎｍ成長させる（図７参照）。
【００５４】
次いで、成長温度を例えば４５０〜５００℃に下げ、ｎ型ＡｌＧａＡｓ層１１上に、ＧａＡｓ層４ａ（バリア層）を例えば３０〜４０ｎｍ成長させる（図７参照）。
次に、ＩｎＡｓ量子ドット４ｂを、例えば、供給量２〜４ＭＬ、Ｖ／ＩＩＩ比５〜２０で成長させる（図７参照）。
このような工程を繰り返して、ＧａＡｓ層４ａとＩｎＡｓ量子ドット４ｂとを含む複数の量子ドット層を有する多層ＧａＡｓ／ＩｎＡｓ量子ドット活性層４Ａを形成する。これにより、ｎ型ＡｌＧａＡｓ層１１上に、ＧａＡｓ系活性層としての多層ＧａＡｓ／ＩｎＡｓ量子ドット活性層４Ａが形成される（図７参照）。なお、量子ドット活性層４Ａは、多層にした方が利得が大きくなるため好ましいが、単層であっても良い。
【００５５】
その後、成長温度を例えば５５０〜６５０℃に上げ、多層ＧａＡｓ／ＩｎＡｓ量子ドット活性層４Ａ上に、ｐ型ＡｌＧａＡｓ層１２を例えば１００〜１０００ｎｍ成長させる（図７参照）。ｐ型不純物には例えばＣを用いれば良く、不純物濃度は例えば１×１０１８ｃｍ−３である。
次に、ｐ型ＡｌＧａＡｓ層１２上に、ｐ型ＧａＡｓ層１３を例えば１００〜３００ｎｍ成長させる（図７参照）。不純物濃度は例えば１×１０１９ｃｍ−３である。
【００５６】
このようにして半導体積層構造を形成した後、例えばリソグラフィー及びエッチングによって、ｎ型ＡｌＧａＡｓ層１１、多層ＧａＡｓ／ＩｎＡｓ量子ドット活性層４Ａ、ｐ型ＡｌＧａＡｓ層１２、ｐ型ＧａＡｓ層１３を含むリッジ構造を形成する（図７参照）。
その後、ｐ型ＧａＡｓ層１３の表面上にｐ側電極１４を形成し、ｎ型ＧａＡｓ層１０の表面上にｎ側電極１５を形成する。そして、へき開によって光の出射する軸方向の端面が形成され、キャビティ（共振器構造）が形成される。このようにしてリッジ型量子ドットレーザが製造される。
【００５７】
なお、その他の詳細は、上述の第１実施形態のものと同じであるため、ここではその説明を省略する。
したがって、本実施形態にかかる光半導体素子及びその製造方法によれば、上述の第１実施形態の場合と同様に、Ｓｉ基板１Ａ上にＧｅ層２Ａを介してＧａＡｓ系活性層４Ａを備える光半導体素子において、Ｇｅの拡散が少なく、良好なデバイス特性が得られるようにすることができるという利点がある。
【００５８】
なお、本実施形態では、量子ドット構造を有する発光層を備えるものを例に挙げて説明しているが、これに限られるものではない。例えば、上述の第１実施形態と同様に、ＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ量子井戸構造（あるいは多重量子井戸構造）を有する発光層を備えるものとして構成しても良いし、他の構造の発光層を備えるものとして構成しても良い。
【００５９】
また、本実施形態では、リッジ型量子ドット半導体レーザを例に挙げて説明しているが、これに限られるものではない。本発明は、Ｇｅ層の上方にＧａＡｓ系活性層を備えるものであれば、例えば埋込型量子ドット半導体レーザや回折格子を有する量子ドット半導体レーザ［ＤＦＢ（Distributed Feed-Back）レーザやＤＢＲ（Distributed BraggReflector）レーザなど］であっても広く適用することができる。
［第３実施形態］
第３実施形態にかかる光半導体素子及びその製造方法について、図８を参照しながら説明する。
【００６０】
本実施形態にかかる光半導体素子は、本発明を適用した面発光レーザ（ＶＣＳＥＬ；Vertical Cavity Surface Emitting LASER；垂直共振器型面発光レーザ）である。
本面発光レーザは、図８に示すように、上述の第１実施形態のＧａＡｓ系量子井戸層を複数積層させたＧａＡｓ系多重量子井戸活性層を備える面発光レーザ（面発光量子井戸レーザ）である。つまり、本面発光レーザは、Ｓｉ基板１Ｂ上に形成されたＧｅ層２Ｂの上方にＧａＡｓ系活性層（ＧａＡｓを含む活性層）４Ｂを備えるＳｉ系面発光レーザ（Ｓｉ系垂直共振器型発光素子）である。なお、図８では、上述の第１実施形態のもの（図１参照）と同一のものには同一の符号を付している。
【００６１】
つまり、本面発光レーザは、図８に示すように、ｐ型Ｓｉ基板１Ｂ上に、基板側から順に、ｐ型Ｇｅ層２Ｂ、Ａｓサイトの一部がＧａで置換されているＧａＡｓ層（第１ＧａＡｓ層）３、下部ｎ型ＧａＡｓ／ＡｌＧａＡｓ多層膜ＤＢＲミラー２０、ＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ多重量子井戸活性層（ＧａＡｓ系活性層；ＩＩＩ−Ｖ族化合物半導体活性層；発光層）４Ｂ、上部ｐ型ＧａＡｓ／ＡｌＧａＡｓ多層膜ＤＢＲミラー２１を積層させた構造になっている。
ここで、ＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ多重量子井戸活性層４Ｂは、上述の第１実施形態のＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ量子井戸構造を複数積層させたものである。
【００６２】
そして、上部ＤＢＲミラー２１を構成するｐ型ＧａＡｓ層２１Ｂ上に、金属によってｐ側電極２２が形成されており、下部ＤＢＲミラー２０を構成するｎ型ＡｌＧａＡｓ層２０Ａ上に、金属によってｎ側電極２３が形成されている。
ここでは、活性層４Ｂを上下で挟み込むように、ＤＢＲミラー２０，２１が設けられており、これにより、共振器構造が形成されている。
【００６３】
ここで、最も単純な完全周期構造のＤＢＲミラーの場合、ＤＢＲミラーの最大反射率は、各層の膜厚を光学距離に換算したものの４倍に対応する波長において得られる。つまり、各層の膜厚は、所望の発光波長を各層の屈折率で割ったものの１／４に対応する厚さとして得られる。また、反射率の最大値は、ミラーの周期数を増大させることによって高めることができる。
【００６４】
なお、ＤＢＲミラー２０，２１の構成（各層の材料、膜厚、周期数など）は、上述のものに制限されるものではなく、他の公知の材料の組み合わせによって構成された多層膜ＤＢＲミラーを用いることもできる。また、他の構成のＤＢＲミラーを用いることもできる。
次に、本実施形態にかかる光半導体素子（面発光レーザ）の製造方法について説明する。
【００６５】
なお、本実施形態では、結晶成長は例えばＵＨＶ−ＣＶＤ法によって行なう。
まず、ｐ型Ｓｉ基板１Ｂ上にｐ型Ｇｅ層２Ｂを成長させる（図８参照）。
次に、ｐ型Ｇｅ層２Ｂ上に、成長温度（基板温度）４９０℃、Ａｓ原料としてのＡｓＨ３とＧａ原料としてのＴＥＧａの供給Ｖ／ＩＩＩ比２０（実効的なＶ／ＩＩＩ比２）で、ＧａＡｓ層３を成長させる。これにより、ｐ型Ｇｅ層２Ｂ上に、Ａｓサイトの一部がＧａで置換されている第１ＧａＡｓ層３が形成される（図８参照）。
【００６６】
次いで、成長温度を例えば５５０〜６５０℃に上げ、Ａｓ原料としてのＡｓＨ３とＧａ原料としてのＴＥＧａの供給Ｖ／ＩＩＩ比５０で、第１ＧａＡｓ層３上に、ｎ型ＧａＡｓ層２０Ｂ（第２ＧａＡｓ層）を成長させる。そして、ｎ型ＧａＡｓ層２０Ｂ上にｎ型ＡｌＧａＡｓ層２０Ａを成長させる。このような工程を繰り返し、ｎ型ＧａＡｓ層２０Ｂとｎ型ＡｌＧａＡｓ層２０Ａとを交互に積層させる。これにより、ｎ型ＧａＡｓ層２０Ｂとｎ型ＡｌＧａＡｓ層２０Ａとを、発振波長の１／４光学距離の膜厚で交互に積層させてなる下部ｎ型ＧａＡｓ／ＡｌＧａＡｓ多層膜ＤＢＲミラー２０が形成される（図８参照）。
【００６７】
次に、下部ｎ型ＧａＡｓ／ＡｌＧａＡｓ多層膜ＤＢＲミラー２０上に、例えば膜厚１０〜３０ｎｍのＧａＡｓ層４ｘと例えば膜厚１〜１０ｎｍのＩｎＧａＡｓ層４ｙとを交互に積層させる。これにより、下部ＤＢＲミラー２０上にＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ多重量子井戸活性層４Ｂが形成される（図８参照）。
次いで、ＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ多重量子井戸活性層４Ｂ上に、ｐ型ＧａＡｓ層２１Ｂとｐ型ＡｌＧａＡｓ層２１Ａとを、発振波長の１／４光学距離の膜厚で交互に積層させる。これにより、多重量子井戸活性層４Ｂ上に上部ｐ型ＧａＡｓ／ＡｌＡｓ多層膜ＤＢＲミラー２１が形成される（図８参照）。
【００６８】
その後、例えばリソグラフィー技術によって、下部ＤＢＲミラー２０を構成するｎ型ＡｌＧａＡｓ層２０Ａの一部が露出するまでエッチングする（図８参照）。
そして、ｎ型ＡｌＧａＡｓ層２０Ａの表面にｎ側電極２３（金属電極）を形成する（図８参照）。また、上部ＤＢＲミラー２１を構成するｐ型ＧａＡｓ層２１Ｂの表面にｐ側電極２２（金属電極）を形成する（図８参照）。
【００６９】
このようにして、Ｓｉ基板１Ｂ上に形成されたＧｅ層２Ｂの上方にＧａＡｓ系活性層４Ｂを備える面発光レーザが製造される（図８参照）。
なお、その他の詳細は、上述の第１実施形態と同様であるため、ここでは説明を省略する。
したがって、本実施形態にかかる光半導体素子及びその製造方法によれば、上述の第１実施形態の場合と同様に、Ｓｉ基板１Ｂ上にＧｅ層２Ｂを介してＧａＡｓ系活性層４Ｂを備える光半導体素子において、Ｇｅの拡散が少なく、良好なデバイス特性が得られるようにすることができるという利点がある。
【００７０】
なお、面発光レーザの構造は、上述の実施形態の構造に限定されるものではなく、他の構造のものであっても、本発明を適用することができる。
また、本実施形態では、本発明を面発光レーザに適用した場合を例に挙げて説明しているが、これに限られるものではなく、例えば発光ダイオード（ＬＥＤ；Light Emitting Diode）やＬＤ（レーザダイオード）などの他の光半導体素子（発光素子）に本発明を適用することもできる。
［その他］
なお、上述の各実施形態では、本発明をＳｉ基板（半導体基板）上に形成した光半導体素子に適用した場合を例に挙げて説明しているが、これに限られるものではなく、Ｇｅ基板（半導体基板）上に形成した光半導体素子にも本発明を適用することができる。
【００７１】
また、上述の各実施形態及び変形例では、単体の光半導体素子（発光素子）として説明しているが、上述の各実施形態の光半導体素子（発光素子）を他の機能素子とともに同一Ｓｉ基板上に集積することによって集積素子を構成することもできる。
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【符号の説明】
【００７２】
１  Ｓｉ基板
１Ａ，１Ｂ  ｐ型Ｓｉ基板
２  Ｇｅ層
２Ａ，２Ｂ  ｐ型Ｇｅ層
３  ＧａＡｓのＡｓサイトの一部がＧａで置換されているＧａＡｓ層（第１ＧａＡｓ層）
４  ＧａＡｓ系量子井戸活性層（ＧａＡｓ系活性層）
４Ａ  ＧａＡｓ系量子ドット活性層（ＧａＡｓ系活性層）
４Ｂ  ＧａＡｓ系多重量子井戸活性層（ＧａＡｓ系活性層）
４ａ  ＧａＡｓ層
４ｂ  ＩｎＡｓ量子ドット
４ｘ  ＧａＡｓ層
４ｙ  ＩｎＧａＡｓ層
５  ＧａＡｓ層（障壁層；第２ＧａＡｓ層）
６  ＩｎＧａＡｓ層（井戸層）
７  ＧａＡｓ層（障壁層）
１０  ｎ型ＧａＡｓ層（コンタクト層；第２ＧａＡｓ層）
１１  ｎ型ＡｌＧａＡｓ層（クラッド層）
１２  ｐ型ＡｌＧａＡｓ層（クラッド層）
１３  ｐ型ＧａＡｓ層（コンタクト層）
１４  ｐ側電極
１５  ｎ側電極
２０  下部ｎ型ＧａＡｓ／ＡｌＧａＡｓ多層膜ＤＢＲミラー
２０Ａ  ｎ型ＡｌＧａＡｓ層
２０Ｂ  ｎ型ＧａＡｓ層（第２ＧａＡｓ層）
２１  上部ｐ型ＧａＡｓ／ＡｌＧａＡｓ多層膜ＤＢＲミラー
２１Ａ  ｐ型ＡｌＧａＡｓ層
２１Ｂ  ｐ型ＧａＡｓ層
２２  ｐ側電極
２３  ｎ側電極
【図１】
2010225981.tif 000003
【図２】
2010225981.tif 000004
【図３】
2010225981.tif 000005
【図４】
2010225981.tif 000006
【図５】
2010225981.tif 000007
【図６】
2010225981.tif 000008
【図７】
2010225981.tif 000009
【図８】
2010225981.tif 000010