(57)【要約】【課題】同期型DRAMを用いた合成開口レーダ装置で、効率よいデータ転送をし、画像再生の処理時間短縮、装置の軽量化、製品のコストダウンを図る。【解決手段】SARセンサにより、高周波パルス信号を放射し、目標からの反射信号を受信してSAR画像の受信信号を得、同期型DRAMでSAR画像の受信信号を保持し、アドレス生成手段で同期型DRAM上の受信信号データのアドレス値を生成し、データアクセス手段で、アドレス生成手段により生成されたアドレス値に基づき同期型DRAMへの受信信号データの書き込みおよび同期型DRAMからの受信信号データの読み込みアクセスを行い、同期型DRAMに保持された受信信号をデータアクセス手段で読み込み、画像再生処理手段で画像を再生する。【選択図】図１
2010281694.tif 000002
【特許請求の範囲】
【請求項１】
移動可能なプラットフォームに搭載され目標のSAR画像を得る合成開口レーダ装置において、
高周波パルス信号を放射し、目標からの反射信号を受信してSAR(Synthetic Aperture Radar)画像の受信信号を得、出力するSARセンサと、 
前記SARセンサにより得られた受信信号を保持する同期型DRAM(Dynamic Random Access Memory)と、
前記同期型DRAM上の受信信号データのアドレス値を生成するアドレス生成手段と、
前記アドレス生成手段で生成されたアドレス値に基づき前記同期型DRAMへの受信信号データの書き込みおよび前記同期型DRAMからの受信信号データの読み込みアクセスを行うデータアクセス手段と、
前記同期型DRAMに保持された受信信号をデータアクセス手段で読み込み、画像を再生する画像再生処理手段と、
を備える合成開口レーダ装置。 
【請求項２】
前期同期型DRAMは内部で複数の領域に分割され、
前記アドレス生成手段は、受信信号データをSAR画像上においてレンジ方向の幅ｎ、アジマス方向の幅ｍのサイズの画像を１つのブロックとして複数のブロック化とし、１つのブロックを前期同期型DRAM内部の一つの領域に割り当てるアドレス値を生成すること、
を特徴とする請求項１記載の合成開口レーダ装置。
【請求項３】
前期同期型DRAMは、さらに第１の所定数のCOLUMNアドレスと、第２の所定数のROWアドレスを１つのBANKとし個別に動作可能な複数個のBANKを持ち、
前記アドレス生成手段は、前期SAR画像上の各ブロックをDRAMに割り当てる際に、隣接するブロックは、DRAM内部の異なるBANKに割り当てるアドレス値を生成すること、
を特徴とする請求項２記載の合成開口レーダ装置。
【請求項４】
前記アドレス生成手段は、
前期SAR画像上の各ブロックにおいて画像を割り当てる際に、あるブロックではレンジ方向でバースト転送が可能なように配置し、別のブロックではアジマス方向にバースト転送が可能なように配置するアドレス値を生成すること、
を特徴とする請求項２記載の合成開口レーダ装置。
【請求項５】
前記アドレス生成手段は、
前期SAR画像上の各ブロックにおいて画像を割り当てる際に、１つのブロック内部のある領域ではレンジ方向でバースト転送が可能なように配置し、別の領域ではアジマス方向にバースト転送が可能なように配置するアドレス値を生成すること、
を特徴とする請求項２記載の合成開口レーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は航空機や人工衛星などのプラットフォームに搭載し、例えば、地表や海面等の目標の高分解能画像を撮像する合成開口レーダ装置に関するものである。
【背景技術】
【０００２】
従来の合成開口レーダ装置としては、特開2004-198275号公報（特許文献１）に示すようなものがあった。上記の特許文献１における、合成開口レーダ装置は、レーダを搭載したプラットフォームが移動しながら電波を送受信して観測を行い、得られた信号を信号処理することで２次元の高分解能画像を得ている。
【０００３】
上記の特許文献１において、SAR(Synthetic Apertur Radar)センサで受信した受信信号上では、観測領域のある目標Ａは２次元的に広がった状態であり、これを画像再生処理と呼ばれる信号処理を行い１点に圧縮する。画像再生処理には、ポーラーフォーマット法、レンジドップラー法、チャープスケーリング法などさまざまな方法がある。
【０００４】
画像再生処理では、２次元のデータに対して、電波の照射方向（以降、レンジ方向と呼ぶ）、ないし電波の照射方向と直行方向（以降、アジマス方向と呼ぶ）に FFT(Fast Fourier Transform)や IFFT(Inverse Fast Fourier Transform)、係数乗算等の演算を行う。このため、受信信号をメモリ等に格納してから画像再生処理を行う場合、メモリ上の２次元データに対してレンジ方向とアジマス方向のデータアクセスを行う必要がある。例えば、アジマス方向のデータ長（幅）をＡｚ、アジマス方向の座標をｘ、レンジ方向の座標をｙとした場合、メモリ上のアドレスＡＤに対して、式１となるようにデータを配置することができる。しかし、この場合、アジマス方向のアドレスは連続になるが、レンジ方向のアドレスは離散的になる。配置を工夫するなどしても、いずれの場合も離散的なデータアクセスは発生する。また、受信信号に対して上記のような演算を行うためにメモリからデータを読み出すだけではなく、演算を行った中間的なデータを一次的に保存するためにメモリをバッファとして用いる場合は、メモリへの書き込みも発生する。
【０００５】
【数１】
2010281694.tif 000003
【０００６】
上記のように、画像再生処理は、２次元的に広がった情報を１点に圧縮する処理であるため、元の受信信号のサイズが大きいほど、高い分解能を得ることができる。このため、受信信号のサイズを大きくしようという要求が生じる。受信信号のサイズは、信号を送受信するアンテナ等のセンサに依存するが、画像再生処理を行うためには、受信信号をメモリ等に保存する必要がある。扱う受信信号のサイズがそれほど大きくなく、SRAM(Static Random Access Memory)に格納可能なサイズである場合、上記のような離散的なデータアクセスは大きな問題にならない。SRAMでは、離散的なデータアクセスをしても、データ転送性能が低下しないため、処理時間を低下させることはない。受信信号のサイズが１個の SRAM の容量よりも大きい場合、SRAM を複数使用することでデータを格納することは可能であるが、その場合、装置の規模が大きくなり、メモリにかかるコストも増加する問題が生じる。
【０００７】
上記のような問題に対して、DRAM(Dynamic Random Access Memory)を用いることも可能である。DRAM は、SRAM に比べて１bitのデータあたりに使用する素子数が少ないため、高密度で安価であり、上記のような装置の規模とコストの問題を解決することができる。しかし、その反面、DRAM ではROWアドレスとCOLUMNアドレス等を個別に指定する必要があり、アクティブ、プリチャージ、リフレッシュ等の処理が必要になる。これらの処理が、ROWアドレスをまたぐ場合に、データ転送性能を低下させる要因となり、メモリからのデータ転送性能が画像再生処理のボトルネックになっている場合、処理時間の増大につながる。
【０００８】
このようなアクティブ、プリチャージ、リフレッシュ等の処理がROWアドレスをまたぐ場合に生じるデータ転送性能低下の対処方法として、レーダビデオをクロックに同期してデータ転送を行うDRAMすなわち同期型DRAMに記録する際に、ROWアドレスを切り替える直前に次のROWアドレスのアクティブコマンドを発行して間断なくデータを記録する手法が、例えば、特開2001-273190号公報（特許文献２）に示されている。また、データのリード長に応じて、次のBANKのアクティブコマンドの実行を制御し、データ転送性能を向上させる手法が、例えば、特開平11-224221号公報（特許文献３）に示されている。
【０００９】
しかし、上記のような手法は、同期型DRAM におけるバースト転送を利用して、連続したデータの転送性能を向上させる方法であり、前述のような、SAR画像上のレンジもしくはアジマス方向の離散的なデータに対して効率良くアクセスすることはできない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開2004-198275号公報
【特許文献２】特開2001-273190号公報
【特許文献３】特開平11-224221号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記特許文献１に示す画像再生処理では、受信信号をメモリ等に格納してから画像再生処理を行う場合、メモリ上の２次元データに対してレンジ方向とアジマス方向のデータアクセスを行う際、アジマス方向のアドレスは連続になるが、レンジ方向のアドレスは離散的になり処理時間の増大につながる。また、画像再生処理は、元の受信信号のサイズが大きいほど、高い分解能を得られるので、受信信号のサイズを大きくし、１個の SRAMで保存できない場合、SRAMを複数使用することになり装置規模が増大し、メモリ費用も増加する。
上記装置の規模とコスト問題を解決するDRAMを用いる方法は、アクティブ、プリチャージ、リフレッシュ等の処理が必要で、これ等の処理がROWアドレスをまたぐ場合、データ転送性能を低下させ、処理時間の増大につながり、特許文献２や特許文献３に記載のROWアドレスをまたぐ場合の対処方法は、SAR画像上のレンジもしくはアジマス方向の離散的なデータに対して効率良くアクセスすることはできない。
【００１２】
この発明は、かかる問題点を解決するためになされたものであり、合成開口レーダ装置において、同期型DRAM を用いた場合であっても、データを効率よく転送し、画像再生処理の処理時間を短縮し、装置の軽量化や製品のコストダウンを図ることが可能な合成開口レーダ装置を得ること目的とする。
【課題を解決するための手段】
【００１３】
この発明に係る合成開口レーダ装置は、
地表や海面等のSAR画像を得るため、移動可能なプラットフォームに搭載され、
高周波パルス信号を放射し、その反射信号を受信して受信信号を出力するSAR(Synthetic Aperture Radar)画像を得るSARセンサと、 
前記SARセンサにより得られた受信信号を保持する同期型DRAM(Dynamic Random Access Memory)と、
前記同期型DRAM上の受信信号データのアドレス値を生成するアドレス生成手段と、
前記アドレス生成手段で生成されたアドレス値に基づき前記同期型DRAMへの受信信号データの書き込みおよび前記同期型DRAMからの受信信号データの読み込みアクセスを行うデータアクセス手段と、
前記同期型DRAMに保持された受信信号をデータアクセス手段で読み込み、画像を再生する画像再生処理手段を備える。 
【発明の効果】
【００１４】
この発明の合成開口レーダ装置によれば、同期型DRAMに格納されたSARセンサの受信信号に対して画像再生処理を行う場合であっても、アジマス方向、レンジ方向のどちらでも、連続したデータアクセスができるようにアドレス生成手段によりアドレス値を生成することができ、このようにすることで、メモリからのデータ転送性能を向上でき、画像再生処理の時間を短縮できるという効果が得られる。また、容量の大きい画像に対して、同期型DRAMを用いた処理が実現できるため、装置の軽量化や製品のコストダウンなどが可能になるという効果が得られる。さらに、アジマス方向、レンジ方向のどちらでも、間断なくデータアクセスが可能にできるため、不要なバッファ等を削減することができ、装置の軽量化や製品のコストダウンなどが可能になるという効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態１における合成開口レーダ装置の構成を示すブロック図である。
【図２】この発明の実施の形態１における合成開口レーダ装置の処理の流れを示すフローチャートである。
【図３】この発明の実施の形態１のアドレス生成手段による受信信号データの、DRAM上のBANKアドレス、ROWアドレスへの割り当てを示す図である。
【図４】この発明の実施の形態１のアドレス生成手段による図３の１ブロック内での受信信号データのCOLUMNアドレスの割り当てを示す図である。
【図５】この発明の実施の形態１においてデータアクセス手段における同期型DRAMへのコマンド生成の流れを示すフローチャートである。
【図６】この発明の実施の形態１のデータアクセス手段による同期型DRAMへのコマンド、アドレス、データの転送タイミングを示す図である。
【図７】この発明の実施の形態２のアドレス生成手段による受信信号データの、DRAM上のBANKアドレス、ROWアドレスへの割り当てを示す図である。
【図８】この発明の実施の形態２のアドレス生成手段による受信信号データの、DRAM上のCOLUMNアドレスへの割り当てを示す図である。
【発明を実施するための形態】
【００１６】
以下、この発明の実施の形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による合成開口レーダ装置の構成を示すブロック図である。図において、SARセンサ１は、アンテナ、送信機及び受信機等から構成され、高周波パルス信号を生成し、これを送受信して受信信号を得るための装置の総称であり、航空機や衛星等の移動プラットフォームに搭載される。具体的には、まず、高周波パルス信号を生成し、アンテナから高周波パルス信号を空間に放射するとともに目標物で反射したエコー信号をアンテナで受信する。さらに、受信した信号を増幅し、中間周波数に変換し、デジタル信号に変換して、受信信号２を得る。受信信号２は、前記SARセンサ１で受信され増幅後、中間周波数に変換され、デジタル信号に変換された信号である。運動センサ３は、合成開口レーダ装置を搭載したプラットフォームの運動を計測し、高周波パルス信号送受信時のプラットフォームの瞬時位置を出力する。運動データ４は、前記運動センサ３から出力されたデータである。
【００１７】
アドレス生成手段５は、画像再生処理手段８からの転送要求等の信号を受けて、複数のデータ転送命令に分割した開始アドレス（物理アドレス），バースト長およびリード（または、ライト）の各制御信号を生成し、データアクセス手段６へ出力する。データアクセス手段６は、クロック、およびアドレス生成手段５から受けた制御信号に従ってロー／カラムアドレスを指示する制御コマンドを生成して、DRAM７に出力する。また、書き込み動作の場合は、画像再生処理手段８から書き込み用データを受け取り、制御コマンドに連動してDRAM７への書き込みを行い、読み出し動作の場合は、DRAM７から読み出したデータを画像再生処理手段８に転送する。DRAM７は、データアクセス手段６から出力される制御コマンドを受けて動作する同期型DRAMである。
【００１８】
画像再生処理手段８は、データアクセス手段６から送られてきたデータに対して画像再生処理を行い、処理後の中間データ等をデータアクセス手段６に転送する。また、処理実行中の画像データを管理し、処理の完了したデータの座標や次に処理を行うデータの座標等をアドレス生成手段５に送信し、中間データのDRAM７への書き込み指示や、次のデータの要求をアドレス生成手段５に対して行う。また、最終的なSAR画像を出力する。SAR画像９は、画像再生処理手段８から出力されたSAR画像である。
【００１９】
なお、図１には記載されていないが、実際には合成開口レーダ装置を全体的に制御する制御手段があり、制御手段はアドレス生成手段５、データアクセス手段６、画像再生処理手段８と、システムバス等を介して接続されており、これらの各手段を制御する。ただし、以下においては説明を簡潔にするために、アドレス生成手段５、データアクセス手段６、画像再生処理手段８等が自らデータ処理を実行するものとして説明する。
【００２０】
次に、全体の動作について説明する。
図２は、上記合成開口レーダ装置の図示しない制御手段によって実行される処理プログラムを示す概略のフローチャートである。画像再生処理には、ポーラーフォーマット法、レンジドップラー法、チャープスケーリング法などがあるが、図２では、チャープスケーリング法を例にして示す。また、以下では、受信信号のアジマス方向のデータ幅をＡｚ、レンジ方向のデータ幅をＲｇ、各受信信号のアジマス方向の座標をｘ（0≦ｘ＜Ａｚ）、レンジ方向の座標をｙ（0≦ｙ＜Ｒｇ）とする。
【００２１】
上記合成開口レーダ装置では、まず、SARセンサ１が高周波パルス信号を生成し、アンテナから高周波パルス信号を空間に放射するとともに、目標物で反射したエコー信号をアンテナで受信する。さらに、受信した信号を増幅し、中間周波数に変換し、デジタル信号に変換して、受信信号２を得る（ ステップST1 ） 。
アドレス生成手段５は、得られた受信信号の各データの座標から、DRAM７への書き込みアドレスを生成し、データアクセス手段６に送る。具体的には、受信信号を時系列に並べ、ｙ座標の値をカウントアップして最大値に達した時点で、ｙを0 に戻してｘを＋1するような並びとする。これは、レンジ方向にラスタースキャンするような並びと同等である。これを利用してアドレス生成手段５は、ｘｙ座標から実際のDRAM７に要求する物理的なアドレスを生成する。データアクセス手段６は、書き込みアドレスに基づいて対応する受信信号２のデータをDRAM７に書き込む（ ステップST2 ）
【００２２】
次に、画像再生処理手段８は、運動センサ３によってパルスの送受信とともに計測されたプラットフォームの運動データ４を読み込み、運動データに基づいて、画像再生処理に用いる係数等を算出する（ ステップST3 ） 。
【００２３】
次に、画像再生処理手段８は、アドレス生成手段５に対して、アジマス方向のデータをデータ１行単位で要求する。この場合は、アジマス方向にラスタースキャンするようなデータ要求となる。アドレス生成手段５は、アジマス方向の行単位でｘｙ座標から物理的なアドレスを生成してデータアクセス手段６に送り、データアクセス手段６は送られてきたアドレスに基づいてコマンドを生成してDRAM７からデータを読み出し画像再生処理手段８に送る。画像再生処理手段８は、アジマス方向のデータ１行単位で係数乗算を行い（係数乗算1）、FFTの処理をし、再度異なる係数で係数乗算を行う(係数乗算2)。処理の終わったデータは、読み出しと同様の手順でアドレスが生成され、DRAM７の元の領域に書き戻される（ ステップST4 ）。
【００２４】
各行の処理が終わる毎に、全ての行に対して処理を終えたか、すなわちＲｇ回ステップST4 の処理を終えたかチェックし、完了していなければステップST4 を繰り返す（ ステップST5 ）。
【００２５】
次に、画像再生処理手段８は、アドレス生成手段５に対して、レンジ方向のデータをデータ１列単位で要求する。この場合は、上記のステップST2 と同様にレンジ方向にラスタースキャンするような読み出しとなる。その後は、ステップST4 と同様にアドレス生成手段５で物理的なアドレスが生成され、DRAM７からデータが読み出されて、画像再生処理手段８に送られる。画像再生処理手段８は、レンジ方向のデータを１列単位でFFTの処理をし、係数乗算を行い（係数乗算3）、IFFTの処理を行う。処理の終わったデータは、読み出しと同様の手順でアドレスが生成され、DRAM７の元の領域に書き戻される（ ステップST6 ）。
【００２６】
各列の処理が終わる毎に、全ての列に対して処理を終えたか、すなわちＡｚ回ステップST6 の処理を終えたかチェックし、完了していなければステップST6 を繰り返す（ ステップST7 ）。
【００２７】
次に、画像再生処理手段８は、ステップST4 と同様の処理を行いアジマス方向のデータをデータ１行単位で要求する。読み出しに関しては、ステップST4 と全く同様である。読み出されたデータは、画像再生処理手段８で、アジマス方向のデータ１行単位で係数乗算を行い（係数乗算4 ）、IFFTの処理をし、再度異なる係数で係数乗算を行う(係数乗算5 )（ ステップST8 ）。画像再生処理手段８は、処理の終わったデータを逐次SARデータとし出力する（ ステップST9 ）。
【００２８】
各行の処理が終わる毎に、全ての行に対して処理を終えたか、すなわちＲｇ回ステップST8 の処理を終えたかチェックし、完了していなければステップST8 を繰り返す。全ての処理を終えると、処理完了となる（ ステップST10 ）。
【００２９】
次に、細部の詳細な動作について説明する。以下では、一例として、受信信号のアジマス方向のデータ幅Ａｚを1024、レンジ方向のデータ幅Ｒｇを1024として説明する。また、DRAM７のCOLUMNアドレスは0から511までの512個、ROWアドレスは0から4095までの4096個とし、これらを１つのBANKとして0から3までの4個のBANKを持ち、各BANKで個別にアクティブ、プリチャージ、リード、ライト等の動作ができるものとする。この場合、DRAM７は、512×4096×4=8388608ワードのデータ容量を持つ。
【００３０】
また、DRAM７は、バースト長8 でデータ読み書きのバースト動作を行うものとし、バーストリード動作中に新しいリードコマンドを受け取ると、バーストリードを中止して受け取ったリードコマンドを実行するものとする。同様に、バーストライト動作中に新しいライトコマンドを受け取るとバーストライトを中止して受け取ったライトコマンドを実行するものとする。また、説明を簡易にするため、アクティブコマンド発行からリード／ライト可能になるまでのクロック数、リードコマンドを入力してから最初のデータが読み出されるまでのクロック数（CASレイテンシ）、アクティブコマンド発行から別のBANKのアクティブコマンドを発行できるクロック数は全て２クロックとする。
【００３１】
また、SARの受信信号は通常実数部と虚数部をもつ複素数のデータであるが、説明の簡易化のため、受信信号や画像再生処理手段８から出力される中間データ等はすべて実数部のデータ幅16bit、虚数部のデータ幅16bit、DRAM７の1ワードのデータ幅を32bitとし、受信信号１画素の複素数データが、DRAM７の1ワードに収まるものとする。当然ながら、これらの値が異なるものであっても、アドレス生成手段５、データアクセス手段６の基本的な動作は同じである。
【００３２】
以下では、アドレス生成手段５、データアクセス手段６とDRAM７の詳細な動作について説明する。図３〜図６はこれを示したものである。
【００３３】
図３は、アドレス生成手段５におけるｘｙ座標上のデータを、DRAM７上のどのBANKアドレス、ROWアドレスに割り当てるかを示したものである。図の一つのブロックが、アジマス方向の幅32画素、レンジ方向の幅16画素の受信信号のデータ領域を示し、1ブロックで512ワードのデータとなる。これは、一つのROWアドレス領域（COLUMNアドレス0〜511までの512個）と一致するように構成されている。また、各ブロックの数字は、左側がBANKアドレス、右側がROWアドレスを示す。図の右下のブロックの(2,511)であれば、BANK=2のROW=511を示す。一つのブロックが512ワードであり、ROWアドレスを0から511まで使用し、これが4BANKあるので、トータル512×512×4=1048576ワードとなる。これは、レンジ方向のデータ幅1024とアジマス方向のデータ幅1024をかけた値と一致するように構成されている。また、図３の白色部分は偶数BANKであり、後述する図４の(a)の配置であることを示し、灰色で示した部分は奇数BANKであり、図４の(b)の配置であることを示す。
【００３４】
図４は、アドレス生成手段５において、図３で示した一つのブロック内のアジマス方向の幅32画素、レンジ方向の幅16画素のデータに対して、DRAM７上のCOLUMNアドレスをどのように割り当てるかを示したものである。図４の(a)は偶数BANKのブロックの配置であり、各四角が一つの画素（受信信号のｘｙ座標）を示し、四角内部の数値はCOLUMNアドレスを示す。また、ブロックの左上隅の画素の座標を(ｘ，ｙ)としたときの相対的な座標を上辺と左辺に記載する。たとえば、左上隅の画素に対して相対的に(ｘ＋4，ｙ＋2)の座標のCOLUMNアドレスは68となる。(a)では、アジマス方向にラスタスキャンするような配置になっており、アジマス方向に対して、DRAM７上でバースト転送が可能な配置になっている。
図４の(b)は奇数BANKのブロックの配置であり、各四角や数値の意味は(a)と同じである。(b)では、レンジ方向にラスタスキャンするような配置になっており、レンジ方向に対して、DRAM７上でバースト転送が可能な配置になっている。
【００３５】
図３、図４のような配置は一見複雑であるが、ｘｙ座標から上記のようなアドレスの変換は以下のような簡単なハードウェアで構成できる。ｘ座標の2進数表記をxadr[9:0]、ｙ座標の2進数表記をyadr[9:0]とする。ｘ座標、ｙ座標共に0から1023までの値をとるので10bitの2進数で表すことができる。ここで、[9:0]は10bitの2進数であることを示し、[0]が最下位bit、[9]が最上位bitであり、各bitは0か1の値をとる。また、BANKアドレスは0から3までの値をとるので2進数でbadr[1:0]、ROWアドレスは0から4095までの値をとるので2進数でradr[11:0]、COLUMNアドレスは0から511までの値をとるので2進数でcadr[8:0]と表す。このとき、図３、図４のような配置は、数式２で表せる。
【００３６】
【数２】
2010281694.tif 000004
【００３７】
式２で、badr[1:0]は、ｙ座標の5,4bit目とｘ座標の6,5bit目の加算で算出できる。これは2bitの加算器で構成できる。また、cadrの場合は、badrの0bit目の値によって条件分けを行い、出力を切り替えるセレクタで構成できる。なお、radrは0から4095までの値をとるが、図３に示すようにこの実施の形態では、ROWアドレスは0から511までの領域しか使用しないため、radrの11,10bit目は、0固定としてよい。
【００３８】
上記のようにして、アドレス生成手段５は、受信信号のｘ,ｙ座標からDRAM７上の物理的なアドレスである、BANKアドレス、ROWアドレス、COLUMNアドレスを生成する。また、アドレス生成手段５では、アジマス行単位、もしくはレンジ列単位でアドレスを生成するため、１行分のアドレスをまとめてデータアクセス手段６に送るものとする。
【００３９】
次に、データアクセス手段６の動作について、図５，図６を用いて説明する。
図５は、データアクセス手段６における、DRAM７へのコマンド生成のフローチャートである。図５のACTはDRAM７へのアクティブコマンドを、READはリードコマンドを、WRITはライトコマンドを、PREはプリチャージコマンドを示したものである。データアクセス手段６は、アドレス生成手段５から１行分のアドレスを受け取ると、まず最初にアクセスするBANKにACTコマンドを発行する（ ステップST21 ）。次に、最初にアクセスするアドレスに対してバースト転送可能か判断し（ ステップST22 ）、バースト転送不可なら次のBANKのACTコマンドを発行する（ ステップST23 ）。バースト転送可能ならREADもしくはWRITコマンドを発行する（ ステップST24 ）。
【００４０】
次に、現在実行しているコマンドがバースト転送中なのか否かを判断し（ ステップST25 ）、バースト転送中でなければ、ステップST27に移る。バースト転送中であれば、リードもしくはライト処理の完了したBANKのPREコマンドか、次にアクセスするBANKのACTコマンドを発行する（ ステップST26 ）。その後で、１行分のアドレスのリード／ライトが完了したか判定し（ ステップST27 ）、最後のアドレスへのアクセスが完了するまで、READもしくはWRITコマンドを発行する。最後のデータまで読み出し終えた場合、必要であればPREコマンドを発行し、DRAM７をアイドル状態に戻す。
【００４１】
図６は、データアクセス手段６におけるDRAM７へのコマンド、アドレス、データの転送のタイミングを示したものである。図６の(a)は、受信信号のｘ=0,ｙ=0の画素から、アジマス方向に連続読み出しする際のタイミングを示したものであり、(b)は、受信信号のｘ=0,ｙ=0の画素から、レンジ方向に連続読み出しする際のタイミングを示したものである。図６のACTはDRAM７へのアクティブコマンドを、READはリードコマンドを、PREはプリチャージコマンドを示したものである。また、データ部分に記載してある数値は、読み出した画素のｘｙ座標を示したものであり、左側の数値がｘ座標、右側の数値がｙ座標である。ROW/COLUMNアドレスの部分の数値は、ACTもしくはPREコマンドの時はROWアドレスを、READコマンドの時はCOLUMNアドレスを示す。また、偶数BANKへのコマンドを白色で、奇数BANKへのコマンドを灰色で示す。また、前述のように、DRAM７は、バースト長8でデータ読み書きのバースト動作を行い、DRAM７のCASレイテンシ等は2クロックとしている。
【００４２】
ｘ=0,ｙ=0の画素から、アジマス方向に連続読み出しする場合、図３に示すように、最初にアクセスするブロックは、BANKアドレス=0、ROWアドレス=0である。このため、図６の(a)の最初コマンドのように、データアクセス手段６は、BANK=0、ROW=0のACTコマンドを発行する。次に、実際にアクセスするCOLUMNアドレスは、図４のように、0〜31までの連続アドレスになる。このため、バースト転送が可能であり、データアクセス手段６は、BANK=0、COLUMN=0のREADコマンドを発行する。バースト長は8のため、リードコマンドを発行すると、座標(0,0)から座標(7,0)に対応するデータが連続してDRAM7から読み出される。データアクセス手段６は、このバースト転送中の期間を利用して、次に読み出すBANKのACTコマンドを発行する。図３に示すように、次に読み出すブロックはBANK=1、ROW=0なので、BANK=1、ROW=0のACTコマンドを発行する。
【００４３】
次に、DRAM７のCASレイテンシは2クロックなので、データアクセス手段６は、バースト転送が完了する2クロック前に次のREADコマンドである、BANK=0、COLUMN=8のREADコマンドを発行し、座標(8,0)から座標(15,0)に対応するデータを読み出す。同様にして、バースト転送中は、さらに次に読み出すBANKである、BANK=2、ROW=0のACTコマンドを発行する。あとは、BANKアドレス=0のCOLUMNアドレスに対して順次バーストリードを行い、座標(31,0)までのデータを読み出す。
【００４４】
次にBANKアドレス=1のブロックに移る場合、すでに、BANK=1、ROW=0のACTコマンドは発行してあり、すぐに読み出し可能な状態なので、BANK=1、COLUMN=0のREADコマンドを発行する。また、図３、図４で示すように、BANKアドレス=1、ROWアドレス=0のブロックは、アジマス方向にアクセスしようとすると、COLUMNアドレスは0,16,32,48・・・と離散的になり、バースト転送できない。このため、対応するREADアドレスを逐次発行する。この場合、最初のREADコマンドのバースト転送を中断しつつ、新しいREADコマンドを割り込ませることになるが、データは連続して出力できる。このようにして、座標(32,0)から座標(63,0)に対応するデータを読み出す。BANKアドレス=2のブロックに移る場合も、すぐに読み出し可能な状態なので、READコマンドを発行する。このブロックは、アジマス方向にバースト転送が可能なので、バースト転送を実行する。後は、同様に、バースト転送中にその後にアクセスするBANK=3,0のACTコマンドを発行するが、BANK=0のブロックは、ROWアドレスが0から1に移るので、PREコマンドを発行する必要がある。このため、先にBANK=0、ROW=0のPREコマンドを発行した後に、BANK=0、ROW=1のACTコマンドを発行する。
【００４５】
後は、同様の手順で、リード動作を行い、１行分のデータを間断なく連続して読み出す。最後のブロックを読み終えたあとで、そのブロックのPREコマンドを発行する。また、最後のブロックがバースト転送不可であれば、一つ前のブロックのPREコマンドは発行されていないので、そのブロックのPREコマンドを発行してリードの処理を終える。
【００４６】
ｘ=0,ｙ=0の画素から、レンジ方向に連続読み出しする場合を図６の(b)に示すが、手順は(a)の場合と同様である。ただし、最初にアクセスする、BANK=0、ROW=0のブロックは、レンジ方向にバースト転送ができないので、READコマンド発行前に次にアクセスするブロックのACTコマンドを先に発行しておく。図３に示すように、次のブロックはBANK=1、ROW=8なので、BANK=1、ROW=8のACTコマンドを発行する。後は、図６の(a)の場合と同様である。
【００４７】
図６では、データアクセス手段６のリード動作を示したが、ライト動作も同様である。また、この実施の形態では、１行単位でリード、ライトの動作を行うため、READコマンドとWRITコマンドが混在するようなケースは発生しない。このため、リード、ライトどちらの動作であっても、１行分のデータを間断なく連続してアクセスすることができる。
【００４８】
また、図６では示さなかったが、バースト動作中に、他のBANKのリフレッシュ動作を挿入するようにしてもよい。このように、リフレッシュ動作の間隔を制御することにより、バースト転送中でないリード、ライト動作のコマンドをリフレッシュ動作で中断されることがなくなる。
【００４９】
また、この実施の形態１では、DRAM７を一つの構成とし、各行での処理毎に、DRAM７からデータを読み出して、書き戻すという処理を行っていた。これに対して、アドレス生成手段５、データアクセス手段６、DRAM７を２個以上とし、データを読み出す同期型DRAMと、バッファリングのため、データを書き込む同期型DRAMを分けてもよい。この場合、データの書き戻しのために、次の行のデータ読み出しを待つ必要がなくなり、データ転送の高速化が図れる。
【００５０】
以上のように、この実施の形態１によれば、同期型DRAMに格納されたSARセンサの受信信号に対して画像再生処理を行う場合であっても、アジマス方向、レンジ方向のどちらであっても、連続したデータアクセスができる。このため、メモリからのデータ転送性能を向上でき、画像再生処理の時間を短縮できるという効果が得られる。また、容量の大きい画像に対して、同期型DRAMを用いた処理が実現できるため、装置の軽量化や製品のコストダウンなどが可能になるという効果が得られる。また、アジマス方向、レンジ方向のどちらであっても、間断なくデータアクセスができるため、不要なバッファ等を削減することができ、装置の軽量化や製品のコストダウンなどが可能になるという効果が得られる。
【００５１】
実施の形態２．
上述の実施の形態１では、受信信号の画素を同期型DRAM内部に割り当てる際に、レンジ方向とアジマス方向で各々同一なBANKが連続しないようにブロックを配置し、ブロック内の配置をレンジ方向にバースト転送が可能なものとアジマス方向にバースト転送が可能なものに分けて、これらを交互に配置することで、レンジ方向とアジマス方向の両方で連続アクセスが可能な装置を実現していた。
【００５２】
しかし、実施の形態１では、ｘｙ座標上で傾いた直線上の画素や、曲線上の画素のデータにアクセスするような場合は、同一のBANKでROWアドレスが異なる領域への同期型DRAMのアクセスが発生する場合がある。例えば、図３のBANK=1,ROW=0のブロックから、BANK=1,ROW=8のブロックにかけてデータをリードしようとする場合、BANK=1,ROW=0に対してREADコマンドが完了した後に、PREコマンドを発行してプリチャージの動作を行い、その後にBANK=1,ROW=8に対してACTコマンドを発行する必要がある。この場合、PREコマンドから、ACTコマンドの間はリード動作を停止することになり、メモリとのデータ転送性能が低下する。画像再生処理がポーラーフォーマット法などの場合、極座標上の画素を直交座標上に変換する等の処理が必要なため、上記のような曲線上の画素データにアクセスする場合が発生しうる。この実施の形態２は、このような問題を回避することができる。
【００５３】
この発明の実施の形態２による合成開口レーダ装置の構成については、実施の形態１の図１に示した構成と同様である。また、処理の流れを示すフローチャートも、実施の形態１の図２に示したものと同じである。
【００５４】
図７は、この発明の実施の形態２における合成開口レーダ装置の構成の内部にあるアドレス生成手段５における、ｘｙ座標上のデータを、DRAM７上のどのBANKアドレス、ROWアドレスに割り当てるかを示したものである。図７において、受信信号のアジマス方向のデータ幅Ａｚ、レンジ方向のデータ幅Ｒｇ、想定するDRAM７のCOLUMNアドレス、ROWアドレス、BANKの数などは、図３と同じである。図７では、レンジ方向に偶数BANKであれば、BANK=0とBANK=2が交互に、奇数BANKであれば、BANK=1とBANK=3が交互に並ぶように配置されている点が図３と異なる。図７の場合、あるBANKに対して、隣接するBANKは全て異なるBANKになるように配置されている。例えば、図７のBANK=3、ROW=8のブロックに隣接しているブロックを(BANK,ROW)で記載すると、(0,0),(1,0),(2,0),(2,8),(0,8),(0,16),(1,16),(2,16)であり、BANK=3のブロックは隣接していない。このため、隣接しているブロックから、BANK=3、ROW=8のブロックにかけて連続してデータを読み出す場合、隣接しているブロックでのリード中に、BANK=3、ROW=8のブロックのACTコマンドやPREコマンドを発行することが可能となる。
【００５５】
図８は、この発明の実施の形態２における合成開口レーダ装置の構成の内部にあるアドレス生成手段５における、一つのブロック内のアジマス方向の幅32画素、レンジ方向の幅16画素のデータに対して、DRAM７上のCOLUMNアドレスをどのように割り当てるかを示したものである。図８において、四角内部の数値、画素の座標表記などは、図４と同じである。図８では、一つのブロック内部をアジマス方向に２等分、レンジ方向に２等分して４分割する。４分割した領域のうち、左上側の領域である(ｘ,ｙ)から(ｘ+15,ｙ+7)までの領域と、右下の領域である(ｘ+16,ｙ+8)から(ｘ+31,ｙ+15)までの領域は、アジマス方向にバースト転送が可能なようにCOLUMNアドレスを割り当ててあり、白色で表示してある。それ以外の領域は、レンジ方向にバースト転送が可能なようにCOLUMNアドレスを割り当ててあり、灰色で表示してある。
【００５６】
図８のような配置にすることで、ｘ軸もしくはｙ軸に対して傾きが緩やかな直線や曲線上の画素をアクセスするような場合であれば、一つのブロック内部で、バースト転送が発生しやすくなる。このため、各ブロック内部のリードもしくはライト中に、次のBANKのACTコマンドや、前のBANKのPREコマンドを発行することが可能になる。例えば、図７で図示した直線上の画素をリードするような場合、(BANK,ROW)=(0,0)、(3,8)、(1,16)、(3,24)のような、データアクセスであっても、バースト転送が各ブロックで発生するため、データアクセス手段６が、ACT、PREコマンドを発行することができる。図７、図８のような配置は、実施の形態１の場合と同様に、式３で表せる。式３の^の記号は、bit間の排他的論理輪を示す。
【００５７】
【数３】
2010281694.tif 000005
【００５８】
上記のような構成では、傾きのある直線上の画素や、曲線上の画素のデータに対してアクセスする際に、間断なくデータを読み書きできることを確約するものではないが、直線の傾き等により、ACTコマンドやPREコマンドによるデータ転送の中断を削減することができる。
【００５９】
以上のように、この実施の形態２によれば、同期型DRAMに格納されたSARセンサの受信信号に対して画像再生処理を行う場合に、ｘｙ座標上で傾いた直線上の画素や、曲線上の画素のデータにアクセスするような場合であっても、連続したデータアクセスの頻度を向上することができる。このため、メモリからのデータ転送性能を向上でき、画像再生処理の時間を短縮できるという効果が得られる。また、容量の大きい画像に対して、同期型DRAMを用いた処理が実現できるため、装置の軽量化や製品のコストダウンなどが可能になるという効果が得られる。
【産業上の利用可能性】
【００６０】
この発明は航空機や人工衛星などのプラットフォームに搭載され、地表や海面の高分解能画像を撮像する合成開口レーダ装置に広く活用される可能性がある。
【符号の説明】
【００６１】
１ SARセンサ、２ 受信信号、３ 運動センサ、４ 運動データ、５ アドレス生成手段、６ データアクセス手段、７ DRAM、８ 画像再生処理手段、９ SAR画像。
【図１】
2010281694.tif 000006
【図２】
2010281694.tif 000007
【図３】
2010281694.tif 000008
【図４】
2010281694.tif 000009
【図５】
2010281694.tif 000010
【図６】
2010281694.tif 000011
【図７】
2010281694.tif 000012
【図８】
2010281694.tif 000013