(57)【要約】【課題】回路入力と回路状態との関係を定量的かつ詳細に評価することができる回路入力及び回路状態評価方法並びに評価装置を提供すること。【解決手段】トランジスタ回路２の入力端子１０に入力電圧を印加する入力ステップ（Ｓ０１）と、各ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２からの出力電圧（出力信号）に基づき、各ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２の動作状態を算出する算出ステップ（Ｓ０２）と、入力電圧の変化量又は印加時間に応じて算出された動作状態を連続的に表示する表示ステップ（Ｓ０３）と、詳細評価のために表示された動作状態から少なくとも一部の動作状態を一定のアルゴリズムに従って選択する選択ステップ（Ｓ０４）と、選択された動作状態を変化させる新たな入力信号を生成する生成ステップ（Ｓ０５）と、を備えている。【選択図】図３
2010140385.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を有する回路の入力端子に入力信号を印加する入力ステップと、
前記半導体素子からの出力信号に基づき、前記半導体素子の動作状態を算出する算出ステップと、
前記入力信号の変化量又は印加時間に応じて算出された前記動作状態を連続的に表示する表示ステップと、
詳細評価のために前記動作状態から少なくとも一部の動作状態を一定のアルゴリズムに従って選択する選択ステップと、
前記選択された動作状態を変化させる新たな入力信号を生成する生成ステップと、
を備えていることを特徴とする回路入力及び回路状態評価方法。
【請求項２】
前記対象半導体素子が電界効果トランジスタであり、
前記動作状態が、前記電界効果トランジスタの遮断領域、線形領域、飽和領域からなる動作領域の何れか一つであることを特徴とする請求項１に記載の回路入力及び回路状態評価方法。
【請求項３】
予め直流電圧又は直流電流を入力信号として印加して、前記半導体素子の動作状態を予測するＤＣステップを備えていることを特徴とする請求項１又は２に記載の回路入力及び回路状態評価方法。
【請求項４】
半導体素子を有する回路の入力端子に入力信号を印加する入力部と、
前記半導体素子からの出力信号に基づき、前記半導体素子の動作状態を算出する算出部と、
前記入力信号の変化量又は印加時間に応じて算出された前記動作状態を連続的に表示する表示部と、
詳細評価のために前記動作状態から少なくとも一部の動作状態を一定のアルゴリズムに従って選択する選択部と、
前記選択された動作状態を変化させる新たな入力信号を生成する生成部と、
を備えていることを特徴とする回路入力及び回路状態評価装置。
【請求項５】
コンピュータを、
半導体素子を有する回路の入力端子に入力信号を印加する入力手段と、
前記半導体素子からの出力信号に基づき、前記半導体素子の動作状態を算出する算出手段と、
前記入力信号の変化量又は印加時間に応じて算出された前記動作状態を連続的に表示する表示手段と、
連続的に表示された前記動作状態から選択された少なくとも一部の動作状態を変化させる新たな入力信号を生成する生成手段と、
として機能させることを特徴とする回路入力及び回路状態評価プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を有する回路の回路入力及び回路状態評価方法並びに評価装置に関する。
【背景技術】
【０００２】
従来、半導体素子を有する電気回路や電子回路のアナログ動作解析を行う際には、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ）等の回路シミュレータを使用している。この場合、シミュレーションから得られた波形データ若しくは数値データを参照して回路状態を評価している。
【０００３】
しかし、波形データ若しくは数値データのみから回路状態を評価するためには、熟練を要する。そこで、評価を容易にするためにシミュレーション結果を視覚化する方法が種々紹介されている（例えば、非特許文献１、２参照。）。これらの方法によれば、例えばＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの直流特性として知られる、遮断領域、線形領域、飽和領域を視覚化できる。その結果、ＭＯＳトランジスタを含む故障のない正常回路の動作領域と故障時の動作領域とを比較して、その差の有無から故障の有無を解析することができる。
【非特許文献１】Ｙ．Ｍｉｕｒａ，“Ａｎａｌｙｓｉｓ  ｏｆ  Ａｎａｌｏｇ  ａｎｄ  Ｍｉｘｅｄ−Ｓｉｇｎａｌ  Ｃｉｒｃｕｉｔｓ  ｂｙ  ａｎ  Ｏｐｅｒａｔｉｏｎ−Ｒｅｇｉｏｎ  Ｍｏｄｅｌ，”ＩＥＩＣＥ  Ｔｒａｎｓ．ＩＮＦ．＆ＳＹＳＴ．，  Ｖｏｌ．Ｅ８５−Ｄ，Ｎｏ．１０，ｐｐ．１５５１−１５５７  Ｏｃｔｏｂｅｒ  ２００２。
【非特許文献２】Ｙｕｋｉｙａ  Ｍｉｕｒａ  ａｎｄ  Ｄａｉｓｕｋｅ  Ｋａｔｏ，“Ａｎａｌｙｓｉｓ  ａｎｄ  Ｔｅｓｔｉｎｇ  ｏｆ  Ａｎａｌｏｇ  ａｎｄ  Ｍｉｘｅｄ−Ｓｉｇｎａｌ  Ｃｉｒｃｕｉｔｓ  ｂｙ  ａｎ  Ｏｐｅｒａｔｉｏｎ−Ｒｅｇｉｏｎ  Ｍｏｄｅｌ：Ａ  Ｃａｓｅ  Ｓｔｕｄｙ  ｏｆ  Ａｐｐｌｉｃａｔｉｏｎ  ａｎｄ  Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ，”Ｐｒｏｃ．１８ｔｈ  ＩＥＥＥ  Ｉｎｔ．Ｓｙｍｐ．  ｏｎ  Ｄｅｆｅｃｔ  ａｎｄ  Ｆａｕｌｔ  Ｔｏｌｅｒａｎｃｅ  ｉｎ  ＶＬＳＩ  Ｓｙｓｔｅｍｓ，ｐｐ．２７９−２８６，Ｎｏｖｅｍｂｅｒ  ２００３。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の評価方法及び評価装置であっても、回路入力信号の波形パターンによっては定量的な評価が困難な場合がある。本発明は上記事情に鑑みて成されたものであり、回路入力と回路状態との関係を定量的かつ詳細に評価することができる回路入力及び回路状態評価方法並びに評価装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、上記課題を解決するため、以下の手段を採用する。
本発明に係る回路入力及び回路状態評価方法は、半導体素子を有する回路の入力端子に入力信号を印加する入力ステップと、前記半導体素子からの出力信号に基づき、前記半導体素子の動作状態を算出する算出ステップと、前記入力信号の変化量又は印加時間に応じて算出された前記動作状態を連続的に表示する表示ステップと、詳細評価のために前記動作状態から少なくとも一部の動作状態を一定のアルゴリズムに従って選択する選択ステップと、前記選択された動作状態を変化させる新たな入力信号を生成する生成ステップと、を備えていることを特徴とする。
【０００６】
また、本発明に係る回路入力及び回路状態評価方法は、前記回路入力及び回路状態評価方法であって、前記対象半導体素子が電界効果トランジスタであり、前記動作状態が、前記電界効果トランジスタの遮断領域、線形領域、飽和領域からなる動作領域の何れか一つであることを特徴とする。
【０００７】
また、本発明に係る回路入力及び回路状態評価方法は、前記回路入力及び回路状態評価方法であって、予め直流電圧又は直流電流を入力信号として印加して、前記半導体素子の動作状態を予測するＤＣステップを備えていることを特徴とする。
【０００８】
また、本発明に係る回路入力及び回路状態評価装置は、半導体素子を有する回路の入力端子に入力信号を印加する入力部と、前記半導体素子からの出力信号に基づき、前記半導体素子の動作状態を算出する算出部と、前記入力信号の変化量又は印加時間に応じて算出された前記動作状態を連続的に表示する表示部と、詳細評価のために前記動作状態から少なくとも一部の動作状態を一定のアルゴリズムに従って選択する選択部と、前記選択された動作状態を変化させる新たな入力信号を生成する生成部と、を備えていることを特徴とする。
【０００９】
また、本発明に係る回路入力及び回路状態評価プログラムは、コンピュータを、半導体素子を有する回路の入力端子に入力信号を印加する入力手段と、前記半導体素子からの出力信号に基づき、前記半導体素子の動作状態を算出する算出手段と、前記入力信号の変化量又は印加時間に応じて算出された前記動作状態を連続的に表示する表示手段と、連続的に表示された前記動作状態から選択された少なくとも一部の動作状態を変化させる新たな入力信号を生成する生成手段と、として機能させることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、回路入力と回路状態との関係を定量的かつ詳細に評価することができる。
【発明を実施するための最良の形態】
【００１１】
本発明に係る第１の実施形態について図１から図７を参照して説明する。
本実施形態に係る回路入力及び回路状態評価装置１は、図１に示すように、例えば、ＰＭＯＳトランジスタＭ１１，Ｍ２１及びＮＭＯＳトランジスタＭ１２，Ｍ２２を有するトランジスタ回路２の回路状態評価に使用される。
【００１２】
この回路入力及び回路状態評価装置１は、トランジスタ回路２の入力端子１０に回路入力として入力電圧（入力信号）を印加する入力部１１と、各ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２からの出力電圧（出力信号）に基づき、これらの動作状態を算出する算出部１２と、入力電圧の変化量又は印加時間に応じて算出された動作状態を連続的に表示する表示部１３と、詳細評価のために表示された動作状態から少なくとも一部の動作状態を一定のアルゴリズムに従って選択する選択部１４と、選択された動作状態を変化させる新たな入力信号を生成する生成部１５と、を備えている。
【００１３】
トランジスタ回路２は、ＰＭＯＳトランジスタＭ１１のソースが電源端子（ＶＤＤ）と接続され、ゲートは入力端子１０と接続されている。ＮＭＯＳトランジスタＭ１２のソースはグランド（ＧＮＤ）と接続され、ドレインはＰＭＯＳトランジスタＭ１１のドレインと接続されてノード２０を構成している。ＰＭＯＳトランジスタＭ２１のソースは電源端子（ＶＤＤ）と接続されている。ＮＭＯＳトランジスタＭ２２のソースはグランド（ＧＮＤ）と接続され、ドレインはＰＭＯＳトランジスタＭ２１のドレインと接続されてノード２５を構成している。ＰＭＯＳトランジスタＭ１１及びＮＭＯＳトランジスタＭ１２のドレインと、ＰＭＯＳトランジスタＭ２１及びＮＭＯＳトランジスタＭ２２のゲートと接続されている。
【００１４】
ここで、ＭＯＳトランジスタの場合、表１に示すゲート−ソース間の電圧（Ｖｇｓ）、ドレイン−ソース間の電圧（Ｖｄｓ）、及びしきい値電圧（Ｖｔ）の大小関係から、トランジスタの動作状態は、遮断領域（Ｃ）、線形領域（Ｌ）、飽和領域（Ｓ）の何れかの状態となる。
【００１５】
【表１】
2010140385.tif 000003
【００１６】
本実施形態に係るトランジスタ回路２の場合、ＮＭＯＳトランジスタＭ１１及びＰＭＯＳトランジスタＭ１２、並びにＮＭＯＳトランジスタＭ２１及びＰＭＯＳトランジスタＭ２２は、それぞれＣＭＯＳ  ＮＯＴゲートを構成している。この場合のＣＭＯＳ  ＮＯＴゲートの直流特性を図２に示す。
【００１７】
トランジスタが正常な場合、例えば、図２のＡ領域では、ＰＭＯＳトランジスタは線形領域（Ｌ）、ＮＭＯＳトランジスタは遮断領域（Ｃ）となる。つまり、ＰＭＯＳトランジスタはＯＮ、ＮＭＯＳトランジスタはＯＦＦ状態となる。逆にＥ領域では、ＰＭＯＳトランジスタは遮断領域（Ｃ）、ＮＭＯＳトランジスタは線形領域（Ｌ）となる。つまり、ＰＭＯＳトランジスタはＯＦＦ、ＮＭＯＳトランジスタはＯＮ状態となる。
【００１８】
一方、図２のＢ〜Ｄ領域の状態も存在し得る。Ｂ領域では、ＰＭＯＳトランジスタは線形領域（Ｌ）、ＮＭＯＳトランジスタは飽和領域（Ｓ）となる。Ｃ領域では、何れも飽和領域（Ｓ）となる。Ｄ領域では、ＰＭＯＳトランジスタは飽和領域（Ｓ）、ＮＭＯＳトランジスタは線形領域（Ｌ）となる。本実施形態に係る回路入力及び回路状態評価方法は、上述したＭＯＳトランジスタの特性を利用する。
【００１９】
この回路入力及び回路状態評価方法は、図３に示すように、トランジスタ回路２の入力端子１０に入力電圧を印加する入力ステップ（Ｓ０１）と、各ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２からの出力電圧（出力信号）に基づき、各ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２の動作状態を算出する算出ステップ（Ｓ０２）と、入力電圧の変化量又は印加時間に応じて算出された動作状態を連続的に表示する表示ステップ（Ｓ０３）と、詳細評価のために表示された動作状態から少なくとも一部の動作状態を一定のアルゴリズムに従って選択する選択ステップ（Ｓ０４）と、選択された動作状態を変化させる新たな入力信号を生成する生成ステップ（Ｓ０５）と、を備えている。
【００２０】
まず、入力ステップ（Ｓ０１）では、図４の上段に示すように、０から電源電圧まで時間とともに直線的に増加する入力電圧を入力端子１０に印加する。このとき、各ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２からの出力電圧も時間とともに変化する。
【００２１】
次の算出ステップ（Ｓ０２）では、各ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２におけるＶｇｓ、Ｖｄｓ、Ｖｔの大小関係から、入力電圧に対応した動作領域を表１に示す関係に基づき算出する。
【００２２】
表示ステップ（Ｓ０３）では、図５の右段に示すように、算出された動作領域を時系列に沿って連続的に表示する。
【００２３】
ここで、選択ステップ（Ｓ０４）に移行し、一定のアルゴリズムによって、ＭＯＳトランジスタＭ１１，Ｍ１２がともに飽和領域（Ｓ）となる図５の右段におけるＰ領域が、詳細評価が必要な領域として選択される。その後、生成ステップ（Ｓ０５）に移行する。
【００２４】
生成ステップ（Ｓ０５）では、実際にＰ領域の表示範囲を広げるため、図４の下段に示すように変化した入力電圧パターンを生成する。そして、この入力電圧に対して、上記ステップ（Ｓ０１）からステップ（Ｓ０３）を再度繰り返すことによって、図５の左段に示すように、Ｐ領域を拡大したＱ領域を得る。
【００２５】
このＱ領域をさらに拡大して詳細を評価する必要がある場合には、選択ステップ（Ｓ０４）及び生成ステップ（Ｓ０５）にて、さらに別の入力電圧を生成する。
【００２６】
こうして、図６の上段に示す入力電圧に対して、図６の下段に示す入力電圧を生成して印加することによって、各ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２の動作領域表示も、図７に示すように、右段のＱ領域が左段のＲ領域の状態に拡大変化する。この状態で回路状態を評価する。一方、一定のアルゴリズムに基づき詳細評価の必要がない場合には、選択ステップ（Ｓ０４）の後、終了する。
【００２７】
この回路入力及び回路状態評価方法及び装置によれば、各ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ２１，Ｍ２２の動作状態を入力電圧の変化量又は印加時間に応じて連続的に表示するので、動作状態の変化が視覚的に理解しやすくなる。そして、新たな入力電圧を印加することによって、詳細な評価のために選択された少なくとも一部の動作状態を変化させることができ、変化の前後の対比を容易に行うことができる。したがって、回路入力と回路状態との関係を定量的かつ詳細に評価することができる。
【００２８】
特にＭＯＳトランジスタの場合、表１に示すようなゲート−ソース間の電圧Ｖｄｓと、ドレイン−ソース間の電圧Ｖｇｓと、しきい値電圧Ｖｔとの関係から、遮断領域（Ｃ）、線形領域（Ｌ）、飽和領域（Ｓ）を算出でき、回路状態を遮断領域（Ｃ）、線形領域（Ｌ）、飽和領域（Ｓ）にて評価することができる。
【００２９】
次に、本発明の第２の実施形態について、図８から図１３を参照して説明する。
本実施形態に係る回路入力及び回路状態評価装置は、第１の実施形態に係る装置１と同一である。
【００３０】
一方、本実施形態に係る回路入力及び回路状態評価方法と、第１の実施形態との違いは、本実施形態に係る回路入力及び回路状態評価方法が、予め直流電圧又は直流電流を入力信号として印加して、前記半導体素子の動作状態を予測するＤＣステップ（ＳＴ１）をさらに備えているとした点である。
【００３１】
本実施形態にて評価する回路は、例えば、図８に示すシュミットトリガー回路３０である。このシュミットトリガー回路３０は、ＰＭＯＳトランジスタＭ３１，Ｍ３３、Ｍ３５、及びＮＭＯＳトランジスタＭ３２，Ｍ３４、Ｍ３６を有する。
【００３２】
ＰＭＯＳトランジスタＭ３１のソースは電源端子（ＶＤＤ）と接続され、ゲートは入力端子４０と接続されている。ＮＭＯＳトランジスタＭ３２のソースはグランド（ＧＮＤ）と接続され、ドレインはＰＭＯＳトランジスタＭ３１のドレインと接続されてノード５０を構成している。ＰＭＯＳトランジスタＭ３３のゲートは出力ノード６０と接続され、ソースは電源端子（ＶＤＤ）と接続されている。ＮＭＯＳトランジスタＭ３４のゲートは出力ノード６０と接続され、ソースはグランド（ＧＮＤ）と接続されている。ＰＭＯＳトランジスタＭ３３のドレインとＮＭＯＳトランジスタＭ３４のドレインとは、ＰＭＯＳトランジスタＭ３５及びＮＭＯＳトランジスタＭ３６のゲートと接続されている。ＰＭＯＳトランジスタＭ３５のソースは電源端子（ＶＤＤ）と接続され、ドレインは出力ノード６０を介してＰＭＯＳトランジスタＭ３３のゲートと接続されている。ＮＭＯＳトランジスタＭ３６のソースはグランド（ＧＮＤ）と接続され、ドレインはＰＭＯＳトランジスタＭ３５のドレインと接続されてさらに出力ノード６０となっている。
【００３３】
この回路入力及び回路状態評価方法は、図９に示すように、予め直流電圧を入力電圧として印加して、各ＭＯＳトランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５，Ｍ３６の動作状態を予測するＤＣステップ（ＳＴ１）と、第１の実施形態と同様に、トランジスタ回路３０の入力端子４０に入力電圧を印加する入力ステップ（Ｓ０１）と、各ＭＯＳトランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５，Ｍ３６からの出力電圧（出力信号）に基づき、動作状態を算出する算出ステップ（Ｓ０２）と、入力電圧の変化量又は印加時間に応じて算出された動作状態を連続的に表示する表示ステップ（Ｓ０３）と、詳細評価のために表示された動作状態から少なくとも一部の動作状態を一定のアルゴリズムに従って選択する選択ステップ（Ｓ０４）と、選択された動作状態を変化させる新たな入力信号を生成する生成ステップ（Ｓ０５）と、を備えている。なお、ＤＣステップ（ＳＴ１）では、トランジスタ回路によっては直流電圧の代わりに直流電流を入力しても構わない。
【００３４】
ＤＣステップ（ＳＴ１）では、第１の実施形態と同様の入力ステップ（Ｓ０１）にて、図１０（ａ）に示すような０から電源電圧まで直線的に増加する入力電圧を入力端子４０に印加する。そして、第１の実施形態と同様の算出ステップ（Ｓ０２）及び表示ステップ（Ｓ０３）を実施して、図１０（ｂ）に示すように、各ＭＯＳトランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５，Ｍ３６の出力電圧から得られた動作領域を表示させる。
【００３５】
同様に、図１１（ａ）に示すように、電源電圧から０まで直線的に減少する入力電圧を入力端子４０に印加する。そして、同様に算出ステップ（Ｓ０２）及び表示ステップ（Ｓ０３）を実施して、図１１（ｂ）に示すように、各ＭＯＳトランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５，Ｍ３６の出力電圧から得られた動作領域を表示させる。こうして、入力ステップ（Ｓ０１）における入力電圧とこのときの各ＭＯＳトランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５，Ｍ３６の出力電圧との関係を予め把握する。
【００３６】
以降は、第１の実施形態と同様に、入力ステップ（Ｓ０１）、算出ステップ（Ｓ０２）、表示ステップ（Ｓ０３）、選択ステップ（Ｓ０４）、生成ステップ（Ｓ０５）を実施する。こうして、図１２の上段から下段に示すように入力電圧を変化させることによって、図１３に示すように、Ｓ１，Ｓ２領域を拡大したＴ１，Ｔ２領域にて回路状態の詳細について評価する。
【００３７】
この回路入力及び回路状態評価方法及び装置によれば、第１の実施形態と同様の効果だけでなく、ＭＯＳトランジスタへのどのような入力電圧によりどのような出力電圧が得られるかを予め把握しておくことができる。したがって、評価を効率よく行うことができる。
【００３８】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、トランジスタはＭＯＳ型に限らず、バイポーラ型でも構わない。また、トランジスタに限らず、ダイオードや抵抗等の他の半導体素子でも構わない。さらに、入力信号及び出力信号は電圧に限らず電流でもよく、回路はデジタル回路、アナログ回路の何れでも構わない。
【００３９】
また、回路入力及び回路状態評価方法及び装置を実現するプログラムをコンピュータ読み取り可能な記録媒体に記録し、この記録媒体に記録されたプログラムを実行することもできる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の実施形態に係る回路入力及び回路状態評価装置及び評価対象回路のブロック図である。
【図２】本発明の第１の実施形態に係る回路入力及び回路状態評価方法及び装置におけるＭＯＳトランジスタの動作領域を示す説明図である。
【図３】本発明の第１の実施形態に係る回路入力及び回路状態評価方法を示すフロー図である。
【図４】本発明の第１の実施形態に係る回路入力及び回路状態評価方法及び装置において、当初の及び新たに生成後のそれぞれの入力電圧を示すグラフである。
【図５】本発明の第１の実施形態に係る回路入力及び回路状態評価方法及び装置におけるＭＯＳトランジスタの出力電圧から動作領域を算出した結果を示すグラフである。
【図６】本発明の第１の実施形態に係る回路入力及び回路状態評価方法及び装置において、当初の及び新たに生成後のそれぞれの入力電圧を示すグラフである。
【図７】本発明の第１の実施形態に係る回路入力及び回路状態評価方法及び装置におけるＭＯＳトランジスタの出力電圧から動作領域を算出した結果を示すグラフである。
【図８】本発明の第２の実施形態に係る回路入力及び回路状態評価方法及び装置における評価対象回路のブロック図である。
【図９】本発明の第２の実施形態に係る回路入力及び回路状態評価方法を示すフロー図である。
【図１０】本発明の第２の実施形態に係る回路入力及び回路状態評価方法及び装置において、当初の及び新たに生成後のそれぞれの入力電圧を示すグラフである。
【図１１】本発明の第２の実施形態に係る回路入力及び回路状態評価方法及び装置におけるＭＯＳトランジスタの出力電圧から動作領域を算出した結果を示すグラフである。
【図１２】本発明の第２の実施形態に係る回路入力及び回路状態評価方法及び装置において、当初の及び新たに生成後のそれぞれの入力電圧を示すグラフである。
【図１３】本発明の第２の実施形態に係る回路入力及び回路状態評価方法及び装置におけるＭＯＳトランジスタの出力電圧から動作領域を算出した結果を示すグラフである。
【符号の説明】
【００４１】
１  回路入力及び回路状態評価装置
２，３０  トランジスタ回路（回路）
１１  入力部
１２  算出部
１３  表示部
１４  選択部
１５  生成部
Ｍ１１，Ｍ１２，Ｍ２１，Ｍ２２，Ｍ３１，Ｍ３２，Ｍ３３，Ｍ３４，Ｍ３５，Ｍ３６  ＭＯＳトランジスタ（半導体素子）
【図１】
2010140385.tif 000004
【図２】
2010140385.tif 000005
【図３】
2010140385.tif 000006
【図４】
2010140385.tif 000007
【図５】
2010140385.tif 000008
【図６】
2010140385.tif 000009
【図７】
2010140385.tif 000010
【図８】
2010140385.tif 000011
【図９】
2010140385.tif 000012
【図１０】
2010140385.tif 000013
【図１１】
2010140385.tif 000014
【図１２】
2010140385.tif 000015
【図１３】
2010140385.tif 000016