(57)【要約】【課題】表示パネルの狭額縁化が可能なパネル構造を有する発光装置及びその製造方法を提供する。【解決手段】複数の表示パネルを２次元配列して構成される発光装置において、各表示パネルは、同一の外形形状及び寸法を有する画素アレイ基板１０と対向基板２０を、シール材ＢＮＤを介して、全周の端部が相互に整合するように接合した構成を有している。画素アレイ基板１０は、表示領域１２に複数の表示画素ＰＩＸが配列され、各表示画素ＰＩＸに接続された複数の信号線が配設されている。対向基板２０は、一面側に上記各信号線の端部に対応するように画素アレイ接続パッド２２ｓ、２２ａ、２２ｄが配列され、他面側に引き回し配線２３ｓ、２３ａ、２３ｄを介して、各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄに接続されたＩＣチップ２６が搭載されている。【選択図】図１
2010231931.tif 000002
【特許請求の範囲】
【請求項１】
一面側に、複数の表示画素が配列された表示領域と、前記表示画素の各々に接続された複数の信号線の端部が露出する周縁部と、を有する第１の基板と、
一面側に、前記信号線の端部に対応するように配列された複数の接続パッドと、他面側に設けられ、前記信号線に前記表示画素を駆動させるための制御信号を供給する制御回路と、前記複数の接続パッドと前記制御回路とを個別に接続する複数の接続配線と、を有し、前記第１の基板と同一の外形形状及び外形寸法である第２の基板と、
前記第１の基板の前記一面側と、前記第２の基板の前記一面側とを接合するとともに、前記複数の信号線の端部と前記複数の接続パッドとを電気的に個別に接続する接合部材と、
を備えることを特徴とする発光装置。
【請求項２】
前記制御回路は、前記第２の基板における、前記第１の基板の前記表示領域に対応する領域の内部に配置されていることを特徴とする請求項１記載の発光装置。
【請求項３】
前記第１の基板と前記第２の基板との離間距離は、前記第２の基板における前記複数の接続パッド相互の離間距離よりも小さく設定されていることを特徴とする請求項１又は２記載の発光装置。
【請求項４】
前記第１の基板と前記第２の基板との離間距離は、前記制御回路の高さより小さく設定されていることを特徴とする請求項１乃至３のいずれかに記載の発光装置。
【請求項５】
前記複数の信号線は、少なくとも、前記表示画素を選択状態に設定するための選択信号が印加される複数の走査ラインと、前記表示画素を所定の表示状態で駆動するための表示データが供給される複数のデータラインと、からなることを特徴とする請求項１乃至４のいずれかに記載の発光装置。
【請求項６】
前記第２の基板は、前記他面側に、前記第２の基板の外部と電気的に接続するための複数の外部接続パッドと、前記複数の外部接続パッドと前記制御回路とを個別に接続する複数の外部接続配線と、を有していることを特徴とする請求項１乃至５のいずれかに記載の発光装置。
【請求項７】
表示領域に複数の表示画素が配列され、該表示領域の外周に前記表示画素の各々に接続された複数の信号線の端部が露出する第１の基板に対向するためであって、且つ、前記第１の基板と同一の外形形状及び外形寸法を有する第２の基板の一面側に、前記複数の信号線の端部に対応するように配列された複数の接続パッドを形成する工程と、
前記第２の基板の前記一面側から他面側に貫通する複数のスルーホールを形成する工程と、
前記第２の基板の前記他面側に、前記複数のスルーホールを介して、一端側が前記複数の接続パッドの各々に接続された複数の接続配線を形成する工程と、
前記複数の接続配線の他端側に制御回路を接続する工程と、
接合部材を用いて、前記第１の基板と前記第２の基板の全周の端部が相互に整合するように、前記第１の基板と前記第２の基板とを接合するとともに、前記複数の信号線の端部と前記複数の接続パッドとを電気的に個別に接続する工程と、
を含むことを特徴とする発光装置の製造方法。
【請求項８】
前記第１の基板と前記第２の基板とを接合する際の、前記第１の基板と前記第２の基板の離間距離は、前記第２の基板における前記複数の接続パッド相互の離間距離よりも小さく設定されていることを特徴とする請求項７記載の発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置及びその製造方法に関し、特に、複数の表示パネルを２次元配列して大画面化した発光装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、液晶発光装置（ＬＣＤ）に続く次世代の表示デバイスとして、自発光素子を有する複数の表示画素を２次元配列した発光素子型の表示パネルを備えた発光装置が普及してきている。例えば、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）を２次元配列した表示パネル（有機ＥＬ表示パネル）が知られている。
【０００３】
有機ＥＬ素子は、周知のように、例えばガラス基板等の一面側に、アノード（陽極）電極と、有機ＥＬ層（発光機能層）と、カソード（陰極）電極と、を順次積層した素子構造を有している。そして、有機ＥＬ層に発光しきい値を越えるようにアノード電極及びカソード電極間に電圧を印加することにより、有機ＥＬ層内で注入されたホールと電子が再結合する際に生じるエネルギーに基づいて光（励起光）が放射される。有機ＥＬ層は、概略、正孔輸送層や電子輸送層等の担体輸送層、発光層を順次積層した構成を有している。
【０００４】
ここで、有機ＥＬ表示パネルにおいては、例えば特許文献１に示されているように、表示画素が配列された表示領域の内部に、各表示画素（有機ＥＬ素子）を駆動するための信号や電圧を印加するための各種の信号線（走査ラインやデータライン等）が配設されている。そして、これらの信号線は、表示領域の周辺領域において、個別の引き回し配線を介して、上記駆動信号や電圧等を生成して印加するドライバ回路に接続されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−０２６７０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したような有機ＥＬ表示パネルにおいては、表示領域を囲む領域（周辺領域）に、有機ＥＬ素子を発光駆動させるための信号や電源電圧を供給する引き回し配線やドライバ回路を配置するためのスペースを設けなければならない。この表示パネルの周辺領域は、額縁と呼ばれ、非表示領域となる。
【０００７】
そのため、表示領域外に配線のためのスペースを設けなければならず、表示パネルの周辺領域の寸法が大きくなり、商品デザインやサイズが制約されるという問題を有していた。表示パネルの周辺領域（額縁）の寸法が大きい場合には、表示パネルの製造時に、１枚のマザーガラスから切り出されるパネル基板の数が減少するため、製品コストの上昇を招くという問題も有していた。また、複数の表示パネルをタイル状に密着して配列（２次元配列）して大型の表示画面を有するタイリングディスプレイを構成しようとした場合に、表示パネル相互の繋ぎ目の近傍領域（上記周辺領域に相当する）に、非表示領域が形成されてしまい、表示品質が低下するという問題を有していた。
【０００８】
そこで、本発明は、上述した問題点に鑑み、狭額縁化が可能なパネル構造を有する発光装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１記載の発明に係る発光装置では、一面側に、複数の表示画素が配列された表示領域と、前記表示画素の各々に接続された複数の信号線の端部が露出する周縁部と、を有する第１の基板と、
一面側に、前記信号線の端部に対応するように配列された複数の接続パッドと、他面側に設けられ、前記信号線に前記表示画素を駆動させるための制御信号を供給する制御回路と、前記複数の接続パッドと前記制御回路とを個別に接続する複数の接続配線と、を有し、前記第１の基板と同一の外形形状及び外形寸法である第２の基板と、
前記第１の基板の前記一面側と、前記第２の基板の前記一面側とを接合するとともに、前記複数の信号線の端部と前記複数の接続パッドとを電気的に個別に接続する接合部材と、
を備えることを特徴とする。
【００１０】
請求項２記載の発明では、請求項１記載の発光装置において、前記制御回路は、前記第２の基板における、前記第１の基板の前記表示領域に対応する領域の内部に配置されていることを特徴とする。
請求項３記載の発明は、請求項１又は２記載の発光装置において、前記第１の基板と前記第２の基板との離間距離は、前記第２の基板における前記複数の接続パッド相互の離間距離よりも小さく設定されていることを特徴とする。
請求項４記載の発明では、請求項１乃至３のいずれかに記載の発光装置において、前記第１の基板と前記第２の基板との離間距離は、前記制御回路の高さより小さく設定されていることを特徴とする。
請求項５記載の発明は、請求項１乃至４のいずれかに記載の発光装置において、前記複数の信号線は、少なくとも、前記表示画素を選択状態に設定するための選択信号が印加される複数の走査ラインと、前記表示画素を所定の表示状態で駆動するための表示データが供給される複数のデータラインと、からなることを特徴とする。
請求項６記載の発明では、請求項１乃至５のいずれかに記載の発光装置において、前記第２の基板は、前記他面側に、前記第２の基板の外部と電気的に接続するための複数の外部接続パッドと、前記複数の外部接続パッドと前記制御回路とを個別に接続する複数の外部接続配線と、を有していることを特徴とする。
前記表示画素は、アクティブマトリクス型の駆動方式に対応した画素駆動回路と、発光素子と、を有していてもよい。
前記発光素子は、有機エレクトロルミネッセンス素子であることが好ましい。
【００１１】
請求項７記載の発明に係る発光装置の製造方法は、表示領域に複数の表示画素が配列され、該表示領域の外周に前記表示画素の各々に接続された複数の信号線の端部が露出する第１の基板に対向するためであって、且つ、前記第１の基板と同一の外形形状及び外形寸法を有する第２の基板の一面側に、前記複数の信号線の端部に対応するように配列された複数の接続パッドを形成する工程と、
前記第２の基板の前記一面側から他面側に貫通する複数のスルーホールを形成する工程と、
前記第２の基板の前記他面側に、前記複数のスルーホールを介して、一端側が前記複数の接続パッドの各々に接続された複数の接続配線を形成する工程と、
前記複数の接続配線の他端側に制御回路を接続する工程と、
接合部材を用いて、前記第１の基板と前記第２の基板の全周の端部が相互に整合するように、前記第１の基板と前記第２の基板とを接合するとともに、前記複数の信号線の端部と前記複数の接続パッドとを電気的に個別に接続する工程と、
を含むことを特徴とする。
【００１２】
請求項８記載の発明は、請求項７記載の発光装置の製造方法において、前記第１の基板と前記第２の基板とを接合する際の、前記第１の基板と前記第２の基板の離間距離は、前記第２の基板における前記複数の接続パッド相互の離間距離よりも小さく設定されていることを特徴とする。
【発明の効果】
【００１３】
本発明に係る発光装置及びその製造方法によれば、狭額縁化が可能なパネル構造が可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る発光装置の第１の実施形態を示す概略構成図である。
【図２】本実施形態に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。
【図３】本実施形態に係る発光装置に適用される対向基板の一例を示す概略構成図である。
【図４】本実施形態に係る表示パネルに２次元配列される表示画素の回路構成例を示す等価回路図である。
【図５】比較対象に係る発光装置の概略構成図である。
【図６】比較対象に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。
【図７】本実施形態に係る複数の発光装置をタイリングディスプレイに適用した場合の一例を示す概略構成図である。
【図８】本発明に係る発光装置の第２の実施形態に適用される対向基板の概略構成図である。
【図９】本発明に係る発光装置の第３の実施形態を示す概略構成図である。
【図１０】本実施形態に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。
【図１１】本実施形態に係る発光装置に適用される対向基板の一例を示す概略平面図である。
【発明を実施するための形態】
【００１５】
以下、本発明に係る発光装置及びその製造方法について、実施形態を示して詳しく説明する。
＜第１の実施形態＞
（発光装置）
まず、本発明に係る発光装置に適用されるパネル構造について説明する。
【００１６】
図１は、本発明に係る発光装置の第１の実施形態を示す概略構成図である。図１（ａ）は、本実施形態に係る発光装置を背面側（反視野側）から見た概略平面図であり、図１（ｂ）は、本実施形態に係る発光装置の概略側断面図である。
【００１７】
また、図２は、本実施形態に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。ここで、図２は、本実施形態に係る発光装置に適用される画素アレイ基板を、対向基板との接合面側から見た（すなわち、図１（ｂ）に示したIIＡ−IIＡ線に沿って矢視した）概略平面図である。なお、本明細書においては図１中に示したローマ数字の「２」に対応する記号として便宜的に「II」を用いる。また、図２に示す平面図においては、説明の都合上、絶縁性基板上に配設される各配線層と表示領域、周縁部との関係のみを示し、各表示画素に設けられる発光素子（有機ＥＬ素子）、及び、該発光素子を発光駆動するための画素駆動回路（後述する図４参照）の表示を省略した。
【００１８】
また、図３は、本実施形態に係る発光装置に適用される対向基板の一例を示す概略構成図である。ここで、図３（ａ）は、本実施形態に係る発光装置に適用される対向基板の概略断面図（すなわち、図１（ａ）に示したIIIＢ−IIIＢ線に沿った断面を示す概略断面図）であり、図３（ｂ）は、本実施形態に係る発光装置に適用される対向基板を、画素アレイ基板との接合面側から見た（すなわち、図１（ｂ）に示したIIIＣ−IIIＣ線に沿って矢視した）概略平面図である。なお、本明細書においては図１中に示したローマ数字の「３」に対応する記号として便宜的に「III」を用いる。また、図２、図３（ｂ）においては、画素アレイ基板及び対向基板を接合するための接着剤が設けられる領域を明瞭にするために、便宜的にハッチングを施して示した。
【００１９】
本実施形態に係る発光装置（表示パネル）は、図１（ａ）〜（ｃ）に示すように、画素アレイ基板（第１の基板）１０と、対向基板（第２の基板）２０と、を有している。画素アレイ基板１０と対向基板２０とは、異方導電性接着剤（又は、異方性導電コネクタ付シール材；接合部材）等のシール材ＢＮＤを介して対向するように接合されることによって相互に電気的に接続されているとともに対向面同士が所定の間隔で離間している。ここで、図１（ａ）、（ｂ）に示すように、画素アレイ基板１０の絶縁性基板１１と対向基板２０の絶縁性基板２１は、各々、矩形状の平面形状を有する平行平板であって、外形形状及び外形寸法が、同一又は略同一に設定され、かつ、絶縁性基板２１と絶縁性基板１１の四辺（すなわち全周の端部）が整合するように、接合されている。
【００２０】
画素アレイ基板１０は、図１（ｂ）、図２に示すように、ガラス等の絶縁性基板１１からなり、対向基板２０との接合面側（以下、便宜的に「一面側」と記す）に、表示領域１２が設けられている。また、表示領域１２の外周には、後述するシール材ＢＮＤが設けられる周縁部が設定されている。
【００２１】
表示領域１２には、例えば有機ＥＬ素子等の発光素子を備えた複数の表示画素ＰＩＸがマトリックス状に２次元配列され、各表示画素ＰＩＸの発光素子を発光駆動するための制御信号や表示データ、電源電圧等を供給するための信号線が、表示画素ＰＩＸの配列に対応して、表示領域１２の行方向及び列方向に配列されている。なお、図１（ｂ）において、後述する画素駆動回路ＤＣ、走査ラインＬｓ及び電源電圧ラインＬａの記載を省略している。
【００２２】
具体的には、図２の上下方向（行方向）に、走査ラインＬｓ及び電源電圧ラインＬａが配設され、図面左右方向（列方向）に、データラインＬｄが配設されている。走査ラインＬｓ（或いは電源電圧ラインＬａ）と、データラインＬｄとの各交点には、有機ＥＬ素子等の発光素子を備えた表示画素ＰＩＸが設けられている。走査ラインＬｓには、後述するように、各行の表示画素ＰＩＸを選択状態に設定するための選択信号が印加される。また、電源電圧ラインＬａには、後述するように、各行の表示画素ＰＩＸの発光素子を発光動作させるための電源電圧（例えばアノード電圧）Ｖddが印加される。データラインＬｄには、後述するように、各列の表示画素ＰＩＸの発光素子を所望の輝度で発光動作させるための表示データ（例えば階調電圧）が印加される。なお、表示画素ＰＩＸの詳細、及び、表示画素ＰＩＸと各信号線の関係については、詳しく後述する。
【００２３】
一方、表示領域１２の外周に設定された周縁部には、上述した各信号線（走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄ）の一端側の端部が露出され、シール材ＢＮＤと部分的に重なることによってシール材ＢＮＤを介して対向基板２０側と電気的に接続される。
【００２４】
具体的には、図２に示すように、絶縁性基板１１の上方の周縁部には、各行の走査ラインＬｓの端部が延在して設けられている。また、絶縁性基板１１の下方の周縁部には、各行の電源電圧ラインＬａの端部が延在して設けられている。また、絶縁性基板１１の左方の周縁部には、各列のデータラインＬｄの端部が延在して設けられている。ここで、各走査ラインＬｓ相互及び各電源電圧ラインＬａ相互、各データラインＬｄ相互は、所定のピッチを有して配列されている。なお、各信号線の端部は、各信号線の幅より幅広な接続パッドが設けられているものであってもよい。この場合、接続パッドは、隣接する接続パッド同士が短絡しないように偶数行（或いは偶数列）、奇数行（或いは奇数列）で千鳥配列になっていることが好ましい。
【００２５】
また、画素アレイ基板１０の周縁部と対向基板２０との間に介在するシール材ＢＮＤは、基板相互を接着固定して封着するためのバインダー（接着溶剤）中に、各信号線（走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄ）の端部と、後述する対向基板２０側の接続パッドとを電気的に接続するための導電フィラー（導電性粒子）ＣＦＬが均一に分散された、市販の接着剤を適用することができる。ここで、シール材ＢＮＤは、絶縁性基板１１上に印刷可能なペーストタイプや塗布可能な液状タイプ、薄膜状のフィルムタイプ等の態様や、熱及び圧力によりバインダーを固化させるタイプや紫外線等を照射して固化させるタイプ等の固化方法から、製造プロセス等に応じて適切なものを選択することができる。具体的には、シール材ＢＮＤとして、ニッケルまたは金メッキされたニッケル等の微粒子、もしくは金メッキされたアクリル系またはポリスチレン系等樹脂等の微粒子が、エポキシ系または合成ゴム系樹脂等のバインダー中に分散された異方性導電性ペーストを用いることができる。例えば藤倉化成株式会社の「ドータイト」シリーズや株式会社スリーボンドの「ＴｈｒｅｅＢｏｎｄ３３７３」等を良好に適用することができる。
【００２６】
対向基板２０は、図１（ａ）、図３（ａ）、（ｂ）に示すように、ガラス基板や樹脂基板等の絶縁性基板２１からなり、画素アレイ基板１０との接合面側（以下、便宜的に「一面側」と記す）に、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄが設けられている。また、対向基板２０の他面側（接合面の反対面側；発光装置の背面側に相当する）に、引き回し配線（接続配線）２３ｓ、２３ａ、２３ｄと、引き回し配線（外部接続配線）２５と、外部回路接続パッド（外部接続パッド）２４と、ＩＣチップ（制御回路、集積回路）２６と、が設けられている。また、絶縁性基板２１には、一面側から他面側に貫通し、各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄに各引き回し配線２３ｓ、２３ａ、２３ｄの端部を個別に接続するため複数のスルーホール２７が設けられている。
【００２７】
引き回し配線２３ｓ、２３ａ、２３ｄ、２５は、例えば薄膜配線により構成されている。引き回し配線２３ｓ、２３ａ、２３ｄはそれぞれ、図１（ａ）、図３（ａ）、（ｂ）に示すように、一端側が、絶縁性基板２１の周縁部において、絶縁性基板２１を貫通して設けられた各スルーホール２７を介して、絶縁性基板２１の一面側に設けられた画素アレイ接続パッド２２ｓ、２２ａ、２２ｄに接続され、他端側が、絶縁性基板２１の他面（絶縁性基板２１の一面と反対の面）側に搭載されたＩＣチップ２６の接続端子に接続されている。つまり、引き回し配線２３ｓの端部のピッチＰｔ１と、画素アレイ接続パッド２２ｓのピッチＰｓとが同一又は略同一の長さに設定され、引き回し配線２３ａの端部のピッチＰｔ２と、画素アレイ接続パッド２２ａのピッチＰａとが同一又は略同一の長さに設定され、引き回し配線２３ｄの端部のピッチＰｔ３と、画素アレイ接続パッド２２ｄのピッチＰｄとが同一又は略同一の長さに設定されている。また、引き回し配線２５は、一端側が、ＩＣチップ２６の接続端子に接続され、他端側が、外部回路接続パッド２４に接続されている。
【００２８】
画素アレイ接続パッド２２ｓ、２２ａ、２２ｄは、図３（ｂ）に示すように、対向基板２０を構成する絶縁性基板２１の周縁部であって、画素アレイ基板１０との接合の際にシール材ＢＮＤが介在する領域に配列される。ここで、絶縁性基板２１の周縁部は、上記の画素アレイ基板１０の絶縁性基板１１が接合される領域（以下「接合領域」と記す）の周縁部に相当する。
【００２９】
また、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄはそれぞれ、上記の画素アレイ基板１０の周縁部に、一端側が延在して配列された走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄの各端部との間で、シール材ＢＮＤ中の導電フィラーＣＦＬを介して電気的に個別に接続されるように、所定のピッチを有し、かつ、相互に対応する位置に配列されている。すなわち、対向基板２０に配列される画素アレイ接続パッド２２ｓのピッチＰｓと、画素アレイ基板１０の周縁部に配列される走査ラインＬｓのピッチは、同一又は略同一の長さに設定され、画素アレイ接続パッド２２ａのピッチＰａと、画素アレイ基板１０の周縁部に配列される電源電圧ラインＬａのピッチは、同一又は略同一の長さに設定され、画素アレイ接続パッド２２ｄのピッチＰｄと、画素アレイ基板１０の周縁部に配列されるデータラインＬｄのピッチは、同一又は略同一の長さに設定されている。より好ましくはさらに、ピッチＰｓ、ピッチＰａ、ピッチＰｄが同一又は略同一の長さに設定されている。また、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄとＩＣチップ２６とを接続する引き回し配線２３ｓ、２３ａ、２３ｄは、図１（ａ）、図３（ａ）に示すように、対向基板２０を構成する絶縁性基板２１の他面側であって、例えば画素アレイ基板１０の表示領域１２に対応する領域の内部に配設されている。
【００３０】
また、外部回路接続パッド２４は、図１（ａ）に示すように、対向基板２０を構成する絶縁性基板２１の他面側であって、例えば画素アレイ基板１０の表示領域１２に対応する領域の内部に配列されている。ここで、外部回路接続パッド２４は、発光装置の外部に設けられる制御回路や電源回路等（いずれも図示を省略）と電気的に個別に接続されるように、所定のピッチを有して配列されている。なお、外部回路接続パッド２４は、絶縁性基板２１の他面側であって、例えば上記画素アレイ接続パッド２２ｓ、２２ａ、２２ｄが配列されていない辺の絶縁性基板２１の周縁部（すなわち図面右辺側の周縁部）や、その近傍に配列されているものであってもよい。外部回路接続パッド２４は、図示しない外部回路に接続されたフレキシブル配線基板の各配線に接続されている。
【００３１】
また、ＩＣチップ２６は、既存かつ市販されている（汎用の）ＩＣチップの形態を有する集積回路であって、図１（ａ）、図３（ａ）、（ｂ）に示すように、対向基板２０を構成する絶縁性基板２１の他面側であって、画素アレイ基板１０の表示領域１２に対応する領域の内部に配置されている。ＩＣチップ２６は、例えば、上記の外部回路接続パッド２４及び引き回し配線２５を介して外部回路から印加される制御信号や電源電圧等に基づいて、各種信号や駆動電圧等を生成し、引き回し配線２３ｓ、２３ａ、２３ｄ、スルーホール２７内の引き回し配線２３ｓ、２３ａ、２３ｄ及び画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ、シール材ＢＮＤを介して、画素アレイ基板１０に配設された走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄに印加するドライバ回路の機能を有している。
【００３２】
そして、本実施形態に係る発光装置においては、画素アレイ基板１０と対向基板２０とを接合する際の離間距離（基板間ギャップ）Ｇが、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄにおける隣接するパッド相互の離間距離（端子間スペース）Ｓよりも小さくなるように設定されている。具体的には、画素アレイ基板１０と対向基板２０の基板間ギャップＧは、例えば５μｍ以下に設定され、一方、隣接する各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ相互の端子間スペースＳは、例えば１２０μｍ以下に設定される。
【００３３】
これによれば、上記基板間ギャップＧよりも大きく、かつ、上記端子間スペースＳよりも小さい粒径を有する導電フィラーＣＦＬを含むシール材ＢＮＤを用いて、画素アレイ基板１０と対向基板２０を良好に接合することができる。すなわち、このような条件を満たす導電フィラーＣＦＬを含むシール材ＢＮＤを用いることにより、各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ相互の短絡を防止しつつ、画素アレイ基板１０と対向基板２０間の電気的な接続と、所望の基板間ギャップＧを良好に実現することができる。また、画素アレイ基板１０と対向基板２０とを接合する際の離間距離（基板間ギャップ）Ｇは、対向基板２０の他面側に設けられるＩＣチップ２６の高さより短く設定されている。このため、ＩＣチップ２６として、比較的厚みの大きい市販品（汎用品）を良好に適用することができ、またＩＣチップ２６以外の発光装置を薄型にすることができ、全体的に装置を小型化できる。
【００３４】
（表示画素）
次に、本実施形態に係る発光装置に適用可能な表示画素の具体例について説明する。
図４は、本実施形態に係る表示パネルに２次元配列される表示画素の回路構成例を示す等価回路図である。図４（ａ）は、２個のトランジスタと１個のキャパシタからなる画素駆動回路を有する表示画素の回路構成例であり、図４（ｂ）は、３個のトランジスタと１個のキャパシタからなる画素駆動回路を有する表示画素の回路構成例である。
【００３５】
図４（ａ）、（ｂ）に示すように、表示画素ＰＩＸは、画素駆動回路ＤＣと有機ＥＬ素子（発光素子）ＯＥＬとを備えている。画素駆動回路ＤＣは、複数のトランジスタ（例えばアモルファスシリコン薄膜トランジスタＴＦＴ等）を備えた回路構成を有している。また、有機ＥＬ素子ＯＥＬは、画素駆動回路ＤＣにより制御される発光駆動電流がアノード端子に供給されることにより発光動作する。
【００３６】
（構成例１）
図４（ａ）に示す画素駆動回路ＤＣは、具体的には、トランジスタＴｒ１１、Ｔｒ１２と、キャパシタＣｓとを備えている。トランジスタＴｒ１１は、ゲート端子が表示領域１２の行方向（図２においては図面上下方向に相当する）に配設された走査ラインＬｓに接続され、また、ドレイン端子が表示領域１２の列方向（図２においては図面左右方向に相当する）に配設されたデータラインＬｄに接続され、また、ソース端子が接点Ｎ１１に接続されている。トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が行方向（図２においては図面上下方向に相当する）に配設された電源電圧ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。
【００３７】
また、有機ＥＬ素子ＯＥＬは、アノード端子（アノード電極）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（カソード電極）が例えば所定の低電位電源（基準電圧Ｖss；例えば接地電位Ｖgnd）に直接又は間接的に接続されている。
【００３８】
走査ラインＬｓ及びデータラインＬｄは、図２に示したように、各々の一方の端部が絶縁性基板１１の周縁部にまで延在するように形成されている。そして、図１に示したように、当該周縁部において、シール材ＢＮＤ、対向基板２０側に設けられた画素アレイ接続パッド２２ｓ、２２ｄ、スルーホール２７内の引き回し配線２３ｓ、２３ｄ、及び、絶縁性基板２１の他面上の引き回し配線２３ｓ、２３ｄを介して、ＩＣチップ２６に接続されている。
【００３９】
ここで、本構成例におけるＩＣチップ２６は、例えば走査ドライバの機能を有し、所定のタイミングで各行の走査ラインＬｓに対して選択信号（選択電圧）Ｖselを印加する。これにより、画素アレイ基板１０に配列された各行の表示画素ＰＩＸが、順次選択状態に設定される。また、ＩＣチップ２６は、例えばデータドライバとしての機能も有し、所定のタイミングで各列のデータラインＬｄに対して表示データに応じた階調信号（階調電圧）Ｖdataを印加する。これにより、各行の表示画素ＰＩＸの選択状態に同期するタイミングで、表示データが書き込まれる。
【００４０】
また、電源電圧ラインＬａも、走査ラインＬｓやデータラインＬｄと同様に、図２に示したように、一方の端部が絶縁性基板１１の周縁部にまで延在するように形成されている。そして、図１に示したように、当該周縁部において、シール材ＢＮＤ、対向基板２０側に設けられた画素アレイ接続パッド２２ａ、スルーホール２７内の引き回し配線２３ａ、及び、絶縁性基板２１の他面上の引き回し配線２３ａを介して、上記ＩＣチップ２６を経由して、又は、直接外部回路接続パッド２４に接続されている。電源電圧ラインＬａが接続された外部回路接続パッド２４は、例えば所定の高電位電源に直接又は間接的に接続されている。なお、電源電圧ラインＬａは、ＩＣチップ２６を介することなしに、シール材ＢＮＤ、対向基板２０側に設けられた画素アレイ接続パッド２２ａ、スルーホール２７内の引き回し配線、スルーホール２７と外部回路接続パッド２４とを直接接続する引き回し配線を介して外部回路接続パッド２４と接続してもよい。
【００４１】
ここで、電源電圧ラインＬａには、各表示画素ＰＩＸに設けられる有機ＥＬ素子ＯＥＬのアノード端子（アノード電極）に、上記の表示データに応じた発光駆動電流を流すための所定の電圧が印加される。この電圧は、有機ＥＬ素子ＯＥＬのカソード端子（カソード電極に印加される基準電圧Ｖss（例えば接地電位Ｖgnd）より電位の高い、一定の高電圧（電源電圧Ｖdd）に設定されている。
【００４２】
（表示画素の駆動制御）
そして、図４（ａ）に示したような回路構成を有する表示画素ＰＩＸにおける駆動制御動作は、まず、所定の選択期間において、一部の外部回路接続パッド２４からＩＣチップ２６に供給されるクロック信号、スタート信号等の制御信号に基づいて動作されるＩＣチップ２６の走査ドライバ機能を用い、絶縁性基板２１の他面上の引き回し配線２３ｓ、スルーホール２７内の引き回し配線２３ｓ、画素アレイ接続パッド２２ｓ及びシール材ＢＮＤを介して、走査ラインＬｓに対して、選択レベル（オンレベル；例えばハイレベル）の選択電圧Ｖselを印加する。これにより、トランジスタＴｒ１１がオン動作して表示画素ＰＩＸが選択状態に設定される。
【００４３】
このタイミングに同期して、一部の外部回路接続パッド２４からＩＣチップ２６に供給されるデジタル階調の表示データ、クロック信号等の制御信号に基づいて動作されるＩＣチップ２６のデータドライバ機能を用い、絶縁性基板２１の他面上の引き回し配線２３ｄ、スルーホール２７内の引き回し配線２３ｄ、画素アレイ接続パッド２２ｄ及びシール材ＢＮＤを介して、データラインＬｄに対して、表示データに応じた電圧値を有する階調電圧Ｖdataを印加する。これにより、トランジスタＴｒ１１を介して、階調電圧Ｖdataに応じた電位が接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子）に印加されるので、トランジスタＴｒ１２がその電位に応じた導通状態でオン動作する。
【００４４】
したがって、高電位側の電源電圧Ｖddが印加される電源電圧ラインＬａからトランジスタＴｒ１２及び有機ＥＬ素子ＯＥＬを介して、低電位側の基準電圧Ｖss（接地電位Ｖgnd）に、表示データの階調に応じた電流値の発光駆動電流が流れるので、有機ＥＬ素子ＯＥＬが階調電圧Ｖdata（すなわち表示データ）に応じた輝度階調で発光動作する。このとき、接点Ｎ１１に印加された階調電圧Ｖdataに基づいて、トランジスタＴｒ１２のゲート−ソース間のキャパシタＣｓに電荷が蓄積（充電）される。ここで、表示画素ＰＩＸの有機ＥＬ素子ＯＥＬから放出された光は、画素アレイ基板１０を構成する絶縁性基板１１を介して視野側（図１（ｂ）の図面下方側）に出射される。すなわち、本実施形態に係る発光装置は、ボトムエミッション型の発光構造を有している。
【００４５】
次いで、上記選択期間終了後の非選択期間において、ＩＣチップ２６から走査ラインＬｓに対して、非選択レベル（オフレベル；例えばローレベル）の選択電圧Ｖselを印加することにより、トランジスタＴｒ１１がオフ動作して表示画素ＰＩＸが非選択状態に設定される。これにより、データラインＬｄと画素駆動回路ＤＣとが電気的に遮断される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２のゲート端子に階調電圧Ｖdataに相当する電圧（すなわち、ゲート−ソース間の電位差）が維持された状態となる。
【００４６】
したがって、上記選択状態における発光動作と同様に、電源電圧ラインＬａ（電源電圧Ｖdd）からトランジスタＴｒ１２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れて、所定の期間同じ輝度で発光し続ける。この発光動作状態は、次の階調電圧Ｖdataが印加される（書き込まれる）まで、例えば、１フレーム期間継続するように制御される。そして、このような駆動制御動作を、画素アレイ基板１０に２次元配列された全ての表示画素ＰＩＸについて、例えば各行ごとに順次実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。
【００４７】
なお、図４（ａ）に示した表示画素ＰＩＸにおいては、ＩＣチップ２６により、表示データに応じて各表示画素ＰＩＸに書き込む階調電圧Ｖdataの電圧値を調整（指定）し、画素駆動回路ＤＣにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電圧指定型の階調制御方式の回路構成を示した。本発明は、これに限定されるものではなく、ＩＣチップ２６により、表示データに応じて各表示画素ＰＩＸに書き込む電流値を調整（指定）し、画素駆動回路ＤＣにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電流指定型の階調制御方式の回路構成を有するものであってもよい。以下の構成例２では、電流指定型の階調制御方式に対応した画素駆動回路ＤＣを有する表示画素ＰＩＸについて説明する。
【００４８】
（構成例２）
図４（ｂ）に示す画素駆動回路ＤＣは、具体的には、トランジスタＴｒ２１、Ｔｒ２２、Ｔｒ２３と、キャパシタＣｓとを備えている。トランジスタＴｒ２１は、ゲート端子が走査ラインＬｓに接続され、また、ドレイン端子が電源電圧ラインＬａに接続され、また、ソース端子が接点Ｎ２１に接続されている。トランジスタＴｒ２２は、ゲート端子が走査ラインＬｓに接続され、ソース端子がデータラインＬｄに接続され、ドレイン端子が接点Ｎ２２に接続されている。トランジスタＴｒ２３は、ゲート端子が接点Ｎ２１に接続され、ドレイン端子が電源電圧ラインＬａに接続され、ソース端子が接点Ｎ２２に接続されている。キャパシタＣｓは、トランジスタＴｒ２３のゲート端子（接点Ｎ２１）及びソース端子（接点Ｎ２２）間に接続されている。
【００４９】
また、有機ＥＬ素子ＯＥＬは、アノード端子（アノード電極）が上記画素駆動回路ＤＣの接点Ｎ２２に接続され、カソード端子（カソード電極）が所定の低電位の基準電圧Ｖss（例えば接地電位Ｖgnd）に直接又は間接的に接続されている。
【００５０】
走査ラインＬｓ及びデータラインＬｄ、電源電圧ラインＬａはそれぞれ、上述した構成例１と同様に、各々の一方の端部が絶縁性基板１１の周縁部にまで延在するように形成され、当該周縁部において、シール材ＢＮＤ、対向基板２０側に設けられた画素アレイ接続パッド２２ｓ、２２ｄ、２２ａ、スルーホール２７内の引き回し配線２３ｓ、２３ｄ、２３ａ、及び、絶縁性基板２１の他面側の引き回し配線２３ｓ、２３ｄ、２３ａを介して、ＩＣチップ２６に接続されている。
【００５１】
そして、ＩＣチップ２６により、所定のタイミングで、走査ラインＬｓに対して選択電圧Ｖselが印加され、また、データラインＬｄに対しては表示データに応じた階調信号（階調電圧Ｖdata又は階調電流Ｉdata）が供給される。一方、電源電圧ラインＬａは、対向基板２０側に設けられたＩＣチップ２６を経由して、又は、直接外部回路接続パッド２４に接続されている。電源電圧ラインＬａには、後述するように、表示画素ＰＩＸの動作状態に応じて所定のローレベル又はハイレベルの電源電圧Ｖscが印加される。
【００５２】
なお、有機ＥＬ素子ＯＥＬのカソード端子（カソード電極）に印加される基準電圧Ｖssは定電圧（例えば接地電位Ｖgnd）であって、電源電圧ラインＬａに印加される電源電圧Ｖscは、基準電圧Ｖssに基づいて設定される。すなわち、表示データに応じた階調電圧Ｖdata又は階調電流Ｉdataが表示画素ＰＩＸ（画素駆動回路ＤＣ）に供給される選択期間において、ローレベルに設定される電源電圧Ｖscは基準電圧Ｖss以下に設定され、かつ、有機ＥＬ素子（発光素子）ＯＥＬに発光駆動電流が供給されて表示データに応じた輝度階調で発光動作する非選択期間において、ハイレベルに設定される電源電圧Ｖscは基準電圧Ｖssより十分高電位に設定されている。
【００５３】
（表示画素の駆動制御）
そして、図４（ｂ）に示したような回路構成を有する表示画素ＰＩＸにおける駆動制御動作は、所定の１処理サイクル期間内に、表示データに応じた電圧成分を保持させる書込動作（選択期間）と、有機ＥＬ素子ＯＥＬを表示データに応じた輝度階調で発光動作させる発光動作（非選択期間）と、を実行するように設定されている。
【００５４】
まず、表示画素ＰＩＸへの書込動作（選択期間）においては、ＩＣチップ２６の走査ドライバ機能を用い、一部の外部回路接続パッド２４からＩＣチップ２６に供給されるクロック信号、スタート信号等の制御信号によってＩＣチップ２６が、絶縁性基板２１の他面側の引き回し配線２３ｓ、スルーホール２７内の引き回し配線２３ｓ、画素アレイ接続パッド２２ｓ及びシール材ＢＮＤを介して、走査ラインＬｓに対して、選択レベル（オンレベル；例えばハイレベル）の選択電圧Ｖselを印加する。また、この書込動作（選択期間）においては、例えばＩＣチップ２６の電源ドライバ機能を用い、一部の外部回路接続パッド２４からＩＣチップ２６に供給されるクロック信号等の制御信号によってＩＣチップ２６が、絶縁性基板２１の他面側の引き回し配線２３ｓ、スルーホール２７内の引き回し配線２３ｓ、画素アレイ接続パッド２２ａ及びシール材ＢＮＤを介して、電源電圧ラインＬａに対して、ローレベルの電源電圧Ｖscを印加するか、あるいは、発光装置外部の電源回路（図示を省略）が、一部の外部回路接続パッド２４、一部の外部回路接続パッド２４とスルーホール２７との間を直接接続する引き回し配線、画素アレイ接続パッド２２ａ及びシール材ＢＮＤを介して、電源電圧ラインＬａにローレベルの電源電圧Ｖscを印加する。そして、このタイミングに同期して、ＩＣチップ２６のデータドライバ機能を用い、一部の外部回路接続パッド２４からＩＣチップ２６に供給されるデジタル階調の表示データ、クロック信号等の制御信号によってＩＣチップ２６が、絶縁性基板２１の他面側の引き回し配線２３ｄ、スルーホール２７内の引き回し配線２３ｄ、画素アレイ接続パッド２２ｄ及びシール材ＢＮＤを介して、データラインＬｄに対して、階調電圧Ｖdata又は階調電流Ｉdataを供給し、表示データに応じた電流値の電流を流す。
【００５５】
これにより、表示画素ＰＩＸが選択状態に設定され、トランジスタＴｒ２１及びＴｒ２２がオン動作して、ローレベルの電源電圧ＶscがトランジスタＴｒ２３のゲート端子（接点Ｎ２１）に印加されるとともに、トランジスタＴｒ２３のソース端子（接点Ｎ２２）がデータラインＬｄに電気的に接続される。
【００５６】
ここで、データラインＬｄに供給される階調電圧Ｖdata又は階調電流Ｉdataは、各表示画素ＰＩＸに書き込まれる表示データに含まれる輝度階調値に応じて、ローレベルの電源電圧Ｖscに対して相対的に負電位なので、電源電圧ラインＬａから表示画素ＰＩＸを経由してデータラインＬｄに向けて階調電圧Ｖdata又は階調電流Ｉdataに対応した書込電流Ｉａが引き抜かれるように流れる。これにより、ローレベルの電源電圧Ｖscよりもさらに低電位の電圧レベルがトランジスタＴｒ２３のソース端子（接点Ｎ２２）に印加される。
【００５７】
したがって、接点Ｎ２１及びＮ２２間（すなわち、トランジスタＴｒ２３のゲート−ソース間）に電位差が生じることによりトランジスタＴｒ２３がオン動作して、電源電圧ラインＬａからトランジスタＴｒ２３、接点Ｎ２２、トランジスタＴｒ２２、データラインＬｄを介してＩＣチップ２６方向に、階調電圧Ｖdata又は階調電流Ｉdataに対応した書込電流Ｉａが流れる。
【００５８】
このとき、キャパシタＣｓには、接点Ｎ２１及びＮ２２間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、電源電圧ラインＬａには、基準電圧Ｖss（接地電位Ｖgnd）以下の電圧レベルを有する電源電圧Ｖscが印加され、さらに、書込電流Ｉａが表示画素ＰＩＸからデータラインＬｄ方向に流れるように制御されている。これにより、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２２）に印加される電位はカソード端子の電位（基準電圧Ｖss）よりも低くなるため、有機ＥＬ素子ＯＥＬには電流が流れず発光動作は行われない（非発光動作）。
【００５９】
次いで、書込動作終了後の発光動作（非選択期間）においては、ＩＣチップ２６の走査ドライバ機能を用い、絶縁性基板２１の他面側の引き回し配線２３ｓ、スルーホール２７内の引き回し配線２３ｓ、画素アレイ接続パッド２２ｓ及びシール材ＢＮＤを介して、走査ラインＬｓに対して、非選択レベル（ローレベル）の選択電圧Ｖselを印加する。そして、このタイミングに同期して、又は、所定のタイミングで、例えばＩＣチップ２６の電源ドライバ機能、あるいは、発光装置外部の電源回路（図示を省略）を用い、一部の外部回路接続パッド２４からＩＣチップ２６に供給されるクロック信号等の制御信号によってＩＣチップ２６が、絶縁性基板２１の他面側の引き回し配線２３ａ、スルーホール２７内の引き回し配線２３ａ、画素アレイ接続パッド２２ａ及びシール材ＢＮＤを介して、電源電圧ラインＬａに対して、ハイレベルの電源電圧Ｖscを印加する。
【００６０】
これにより、トランジスタＴｒ２１、Ｔｒ２２がオフ動作して、トランジスタＴｒ２３のゲート端子（接点Ｎ２１）への電源電圧Ｖscの印加が遮断されるとともに、トランジスタＴｒ２３のソース端子（接点Ｎ２２）への階調電圧Ｖdata又は階調電流Ｉdataの引き込み動作に起因する電圧レベルの印加が遮断される。このとき、キャパシタＣｓには、上述した書込動作において蓄積された電荷が保持されるので、トランジスタＴｒ２３はオン状態を維持する。また、電源電圧ラインＬａには、基準電圧Ｖss（接地電位Ｖgnd）よりも高電位の電源電圧Ｖscが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２２）に印加される電位はカソード端子の電位（接地電位）よりも高くなる。
【００６１】
したがって、電源電圧ラインＬａからトランジスタＴｒ２３、接点Ｎ２２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に所定の発光駆動電流Ｉｂが流れるので、有機ＥＬ素子ＯＥＬが発光動作する。このとき、キャパシタＣｓにより保持される電圧成分は、トランジスタＴｒ２３において階調電圧Ｖdata又は階調電流Ｉdataに対応する書込電流Ｉａを流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流Ｉｂは、上記書込電流Ｉａと略同等の電流値（Ｉｂ≒Ｉａ）を有している。これにより、有機ＥＬ素子ＯＥＬは、表示データに応じた輝度階調で発光する。ここで、表示画素ＰＩＸの有機ＥＬ素子ＯＥＬから放出された光は、画素アレイ基板１０を構成する絶縁性基板１１を介して視野側（図１（ｂ）の図面下方側）に出射される。
【００６２】
なお、上述した各構成例においては、画素駆動回路ＤＣとして２個又は３個のトランジスタを備えた回路構成を示したが、本発明はこの実施形態に限定されるものではなく、２個以上のトランジスタを備えた他の回路構成を有するものであってもよい。また、画素駆動回路ＤＣにより発光駆動される発光素子として有機ＥＬ素子ＯＥＬを適用した場合を示したが、本発明はこれに限定されるものではなく、電流制御型の発光素子であれば、例えば、発光ダイオード等の他の発光素子であってもよい。
【００６３】
（製造方法）
次に、上述した発光装置の製造方法について説明する。ここでは、上述したような画素駆動回路ＤＣ及び有機ＥＬ素子ＯＥＬからなる表示画素ＰＩＸを有する発光装置について説明する。なお、以下の説明では適宜図１〜図３を参照する。
【００６４】
上述した発光装置の製造方法は、まず、画素アレイ基板１０と対向基板２０を個別に製造する。画素アレイ基板１０の製造方法は、図２に示すように、例えばガラスや石英、透明な樹脂等からなる絶縁性基板１１の一面側（対向基板２０との接合面側）に、上述した画素駆動回路ＤＣを構成するトランジスタやキャパシタ、各種配線層及び層間絶縁膜、並びに、有機ＥＬ素子ＯＥＬを備えた複数の表示画素ＰＩＸを２次元配列して、表示領域１２に画素アレイを形成する。
【００６５】
ここで、少なくとも画素アレイが形成された絶縁性基板１１上には、例えば無機の絶縁膜が被覆形成されて、画素アレイ基板１０の表示領域１２の表面が保護されている。また、画素駆動回路ＤＣや有機ＥＬ素子ＯＥＬに選択信号Ｖselや階調信号Ｖdata、Ｉdata、電源電圧Ｖdd、Ｖscを印加する各信号線（走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄ）の端部は、図２に示したように、絶縁性基板１１の周縁部の各辺に沿って所定のピッチを有して配列され、かつ、その上面が露出するように形成される。
【００６６】
なお、この画素アレイ基板１０を構成する画素アレイは、例えばマザーガラスの一面側に、複数箇所規則的に形成され、最終的に、各画素アレイ基板１０ごとに切り離すことにより、複数枚の画素アレイ基板１０が切り出される。
【００６７】
一方、対向基板２０の製造方法は、まず、図３に示すように、例えばガラスや石英、透明な樹脂等からなる絶縁性基板２１の一面側（画素アレイ基板１０との接合面側）に、上述した画素アレイ基板１０の周縁部に配列された各信号線に対応するように、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄを形成する。画素アレイ接続パッド２２ｓ、２２ａ、２２ｄは、例えば、絶縁性基板２１上にスパッタリング法や蒸着法を用いて成膜された導電膜をパターニングすることにより一括して形成されるか、もしくはワイヤボンディングにて形成される。これにより、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄは、絶縁性基板２１における画素アレイ基板１０の接合領域の周縁部（すなわち、画素アレイ基板１０の表示領域１２の外周）に沿って、画素アレイ基板１０側に形成される各信号線のピッチに対応するように配列される。
【００６８】
次いで、図１（ａ）、図３に示すように、絶縁性基板２１を他面側からエッチングして、画素アレイ接続パッド２２ｓ、２２ａ、２２ｄの配置位置に対応する位置それぞれにスルーホール２７を形成する。ここで、スルーホール２７は、絶縁性基板２１の他面側から見て、各スルーホール２７の内部に、上述した画素アレイ接続パッド２２ｓ、２２ａ、２２ｄが露出するように形成する。これにより、絶縁性基板２１における画素アレイ基板１０の接合領域の周縁部（すなわち、画素アレイ基板１０の表示領域１２の外周）に沿って、スルーホール２７が所定の間隔で規則的に配置される。
【００６９】
次いで、絶縁性基板２１の他面側に、例えばスパッタリング法や蒸着法を用いて導電膜を成膜する。このとき、上記スルーホール２７内部にも導電膜が形成されることにより、当該導電膜と、スルーホール２７内に露出する画素アレイ接続パッド２２ｓ、２２ａ、２２ｄとが接続される。次いで、この導電膜をパターニングすることにより、図１（ａ）、図３（ａ）に示したように、絶縁性基板２１の他面側に、複数の引き回し配線２３ｓ、２３ａ、２３ｄ、２５及び外部回路接続パッド２４を一括して形成する。ここで、各引き回し配線２３ｓ、２３ａ、２３ｄは、絶縁性基板２１の一面側に形成された各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄにスルーホール２７を介して接続され、かつ、後述するＩＣチップ２６の搭載位置まで延在する配線パターンを有するように形成される。また、複数の引き回し配線２５及び外部回路接続パッド２４は、絶縁性基板２１の他面側の端部位置からＩＣチップ２６の搭載位置まで延在する配線パターンを有するように一体化して形成される。ここで、外部回路接続パッド２４は、外部回路との接続に適した所定のピッチで配列される。
【００７０】
次いで、絶縁性基板２１の他面側であって、画素アレイ基板１０の表示領域１２に対応する領域内の所定の位置に、ＩＣチップ２６を搭載する。ここで、ＩＣチップ２６は、上述した複数の引き回し配線２３ｓ、２３ａ、２３ｄ、２５の各端部に、図示を省略した接続端子が個別に接続されるように接合する。
【００７１】
次いで、画素アレイ基板１０と対向基板２０を、シール材ＢＮＤを介して接合し、表示領域１２に形成された画素アレイ（表示画素ＰＩＸ）を封止する。具体的には、画素アレイ基板１０側の絶縁性基板１１の一面側の周縁部に、例えばペースト状の未硬化のシール材ＢＮＤを印刷し、該周縁部に配列された各信号線（走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄ）の端部と、対向基板２０側の絶縁性基板２１の一面側に設けられた画素アレイ接続パッド２２ｓ、２２ａ、２２ｄの位置が整合するように、絶縁性基板１１、２１を相互に対向させて接合する。
【００７２】
次いで、シール材ＢＮＤに例えば熱及び圧力を印加することにより、シール材ＢＮＤのバインダーを押し広げて、シール材ＢＮＤ内の導電フィラーＣＦＬを画素アレイ基板１０側の各信号線（走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄ）の端部と、対向基板２０側の画素アレイ接続パッド２２ｓ、２２ａ、２２ｄとの双方に接触させるとともに、バインダーを固化させて画素アレイ基板１０と対向基板２０を封着する。これにより、表示領域１２の画素アレイが、画素アレイ基板１０と対向基板２０との間に封止されるとともに、画素アレイ基板１０と対向基板２０がシール材ＢＮＤを介して電気的に接続される。
【００７３】
その後、複数の絶縁性基板１１を構成するマザーガラスを個々の絶縁性基板１１毎に切断し、複数の絶縁性基板２１を構成するマザーガラスを個々の絶縁性基板１１毎に切断して複数枚の発光パネルが得られる。そして、マザーガラスから切り出された画素アレイ基板１０及び対向基板２０について、例えばプローバ等の検査装置を用いて、所定の検査を行う。具体的には、絶縁性基板２１上の複数の外部回路接続パッド２４にプローブ針を接触させて所定の信号や電圧を印加することによりＩＣチップ２６から適宜信号を各表示画素ＰＩＸに出力してＩＣチップ２６や表示画素ＰＩＸの動作特性や制御機能等の検査が行われる。
【００７４】
（作用効果の検証）
次に、本実施形態に係る発光装置及びその製造方法に特有の作用効果について詳しく説明する。
図５は、本実施形態に係る発光装置の作用効果を検証するために、従来技術に係る発光装置を本実施形態に対応させて模式的に示した概略構成図である（以下、図５に示す発光装置を「比較対象」と記す）。図５（ａ）は、比較対象に係る発光装置を視野側から見た概略平面図であり、図５（ｂ）は、比較対象に係る発光装置の概略側面図である。
【００７５】
また、図６は、比較対象に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。ここで、図６は、比較対象に係る発光装置に適用される画素アレイ基板を、封止基板との接合面側から見た（すなわち、図５（ｂ）に示したVIＤ−VIＤ線に沿って矢視した）概略平面図である。なお、本明細書においては図５中に示したローマ数字の「６」に対応する記号として便宜的に「VI」を用いる。また、図６に示す平面図においては、説明の都合上、絶縁性基板上に配設される各配線層と表示領域、周縁部との関係のみを示し、各表示画素に設けられる発光素子（有機ＥＬ素子）や画素駆動回路（上述した図４参照）の表示を省略した。また、図６においては、画素アレイ基板及び封止基板を接合するための接着剤が設けられる領域を明瞭にするために、便宜的にハッチングを施して示した。
【００７６】
また、図７は、本実施形態に係る発光装置を、タイリングディスプレイに適用した場合の一例を示す概略構成図である。ここで、図６は、図１に示した発光装置を、行方向及び列方向に各々３面ずつ計９面配置した場合のタイリングディスプレイを、背面側（反視野側）から見た概略平面図である。
【００７７】
図５（ａ）、（ｂ）、図６に示すように、比較対象に係る発光装置は、画素アレイ基板１１０と、封止基板１２０と、を有している。画素アレイ基板１１０と封止基板１２０とは、絶縁性の接着剤１３０を介して対向するように接合されている。画素アレイ基板１１０は、図６に示すように、絶縁性基板１１１の一面側（封止基板１２０との接合面側）に、複数の表示画素ＰＩＸが２次元配列された表示領域１１２が設定されている。表示領域１１２には、２次元配列された複数の表示画素に対応して、走査ラインＬｓ及び電源電圧ラインＬａが図面上下方向（行方向）に配設され、また、データラインＬｄが図面左右方向（列方向）に配設されている。
【００７８】
一方、表示領域１１２の外周の周辺領域には、複数のライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄと、複数の引き回し配線１２３ｓ、１２３ａ、１２３ｄ、１２５と、複数の外部回路接続パッド１２４と、ドライバ回路１２６と、が設けられている。ライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄは、表示領域１１２の外周に規則的に配列され、各々、走査ラインＬｓ、電源電圧ラインＬａ、データラインＬｄの一端側の端部に接続されている。引き回し配線１２３ｓ、１２３ａ、１２３ｄは、ライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄのさらに外周側に配設され、各ライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄとドライバ回路１２６を接続する。つまり、画素アレイ基板１１０の表示領域１１２に、走査ラインＬｓ、電源電圧ラインＬａ、データラインＬｄが配置されているので、画素アレイ基板１１０に引き回し配線１２３ｓ、１２３ａ、１２３ｄを配置させるには、表示領域１１２の外周に配置させなければならなかった。
【００７９】
外部回路接続パッド１２４は、絶縁性基板１１１の表示領域１１２外であって、例えば絶縁性基板１１１の図面右辺側の周縁部に配列されている。引き回し配線１２５は、外部回路接続パッド１２４とドライバ回路１２６を接続する。また、ドライバ回路１２６は、例えばＩＣチップの形態を有し、絶縁性基板１１１の表示領域１１２外に配置されている。
【００８０】
封止基板１２０は、ガラス等の絶縁性の平行平板であって、少なくとも画素アレイ基板１１０の表示領域１１２に対向するように接合される。図５、図６においては、封止基板１２０は、例えばライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄが配列された領域の外周において、絶縁性の接着剤１３０を介して画素アレイ基板１１０に接合されている。すなわち、画素アレイ基板１１０の表示領域１１２及びその外周のライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄが配列された領域を含む領域が、封止基板１２０により封止されている。
【００８１】
このように、比較対象に係る（従来技術における）発光装置においては、画素アレイ基板１１０の表示領域１１２の外周に、走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄの各々に接続されたライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄが配列され、さらにその外周領域に配設された引き回し配線１２３ｓ、１２３ａ、１２３ｄにより、ライン引き出しパッド１２２ｓ、１２２ａ、１２２ｄとドライバ回路１２６が接続されている。
【００８２】
すなわち、画素アレイ基板１１０の表示領域１１２の周辺領域に引き回し配線１２３ｓ、１２３ａ、１２３ｄを配設するための領域（スペース）を設けなければならないため、表示領域１２の外周に非表示領域が形成されることになる。そのため、複数の表示パネルをタイル状に密着して配列（２次元配列）して大型の表示画面を有するタイリングディスプレイを構成しようとした場合に、表示パネル相互の繋ぎ目近傍に、額縁部分の非表示領域が視認されてしまい、表示品質が低下するという問題を有していた。
【００８３】
これに対して、本実施形態に係る発光装置及びその製造方法においては、上述したように、画素アレイ基板１０の絶縁性基板１１と、対向基板２０の絶縁性基板２１とが、外径形状及び外形寸法が同一又は略同一に設定され、かつ、絶縁性基板２１と絶縁性基板１１の四辺（すなわち全周の端部）が整合するように、対向して接合されている。加えて、画素アレイ基板１０にシール材ＢＮＤを介して接合される対向基板２０に、引き回し配線２３ｓ、２３ａ、２３ｄ、２５や、ドライバ回路であるＩＣチップ２６を設けた構成を有している。このため、平面視して対向基板２０の引き回し配線２３ｓ、２３ａ、２３ｄ、２５が、画素アレイ基板１０の表示領域１２と重なっている。
【００８４】
これにより、画素アレイ基板１０の表示領域１２の外周に引き回し配線を配設するための領域を設ける必要がなく、画素アレイ基板１０及び対向基板２０のサイズを極力小型化することができる。これは換言すると、表示パネルに占める表示領域の相対的な比率を高くすることができ、表示パネルの四辺の非表示領域（額縁）を大幅に狭くして、表示パネル（絶縁性基板１１）の端部近傍にまで画像を表示することができることを意味する。
【００８５】
したがって、図７に示すように、本実施形態に係る複数の表示パネル１００（発光装置）を、タイル状に密着して２次元配列して表示面積の大きいタイリングディスプレイを構成する場合に、隣接する表示パネル１００相互の繋ぎ目の近傍領域に形成される、額縁部分の非表示領域を極力視認されにくくすることができる。これにより、本実施形態に係る発光装置及びその製造方法によれば、簡易かつ安価に表示品質に優れた大画面の発光装置（タイリングディスプレイ）を実現することができる。
【００８６】
このようなタイリングディスプレイにおける画像情報の表示駆動方法は、走査ラインの延在方向（行方向；図７では上下方向に相当する）に配列された各表示パネル１００の表示画素を、各行毎に同期して選択状態又は非選択状態に設定して、表示データの書込動作並びに有機ＥＬ素子の発光動作を実行する。そして、このような動作を各行毎に順次列方向（図７では左右方向に相当する）に繰り返し実行することにより、タイリングディスプレイに所望の画像情報が表示される。なお、このような表示駆動制御は、タイリングディスプレイの外部に設けられたタイミング制御回路や表示データ生成回路（いずれも図示を省略）から、各表示パネル１００の外部回路接続パッド２４を介してＩＣチップ２６に、タイミング制御信号や表示データを所定のタイミングで供給することにより実現される。
【００８７】
また、実施形態によれば、画素アレイ基板１１０の外形サイズを小さくすることができるので、表示パネルの製造時に、１枚のマザーガラスから切り出される画素アレイ基板１１０の数を増やすことができ、製品コストの削減を図ることができる。さらに、周辺領域において引き回し配線を多層化したり、配線間ピッチを狭くしたりする必要がないので、製造プロセスを簡素化して製造歩留まりを改善することができる。
【００８８】
特に、図４（ａ）、（ｂ）に示したように、各表示画素ＰＩＸに画素駆動回路ＤＣを設け、アクティブマトリクス型の駆動方式で画像表示を行う場合には、表示領域１２に配設される信号線の種類や数が増加する。このような場合であっても、本実施形態によれば、引き回し配線２３ｓ、２３ａ、２３ｄを対向基板２０側に配設することにより、配線パターンや配線間ピッチ、配線構造等に対する制約を大幅に緩和することができるので、製造プロセスの簡素化や製造歩留まりの改善に極めて有効である。
【００８９】
また、本実施形態においては、画素アレイ基板１０に接合される対向基板２０の他面側に、ドライバ回路であるＩＣチップ２６が搭載されているので、ＩＣチップの厚みに制約されることなく、安価かつ最適な汎用ＩＣチップを選択することができ、製品コストの上昇を抑制することができる。
【００９０】
加えて、本実施形態においては、引き回し配線２３ｓ、２３ａ、２３ｄ及びドライバ回路となるＩＣチップ２６を、対向基板２０における画素アレイ基板１０の表示領域１２に対応する領域の内部に設けることにより、配線経路（配線パターン）の自由度を向上させることができるとともに、比較対象に係る発光装置に示した場合（図６参照）に比較して、配線長を実質的に短くして配線抵抗を低くすることができ、また、比較対象に係る発光装置に比べ配線間ピッチを拡張できるので配線幅を広げて配線抵抗を低くすることが可能となる。
【００９１】
これにより、配線抵抗を低減して電圧降下を抑制することができるとともに、電圧のばらつきを抑制することができ、表示特性を改善することができる。特に、表示画素に設ける発光素子として有機ＥＬ素子を適用した場合、発光動作させるためには電流（発光駆動電流）が必要となる。そのため、本実施形態に示したように、電力配線である電源電圧ラインＬａを低抵抗化することが、表示特性の向上や発光装置の省電力化に極めて有効である。
【００９２】
また、本実施形態においては、画素アレイ基板１０の表示領域１２に配設される各信号線（走査ラインＬｓ及び電源電圧ラインＬａ、データラインＬｄ）相互の離間距離や、対向基板２０に配列される各画素アレイ接続パッド２２ｓ、２２ａ、２２ｄ相互の離間距離（端子間スペース）Ｓを、画素アレイ基板１０と対向基板２０を接合した際の離間距離（基板間ギャップ）Ｇに基づいて設定している。
【００９３】
したがって、画素アレイ基板１０及び対向基板２０に対してプローブ検査を実施する際に、隣接する信号線間や接続パッド間の離間距離を比較的広く設定することができるので、高精度の接触精度や位置決め精度を有するプローバ（検査装置）を用いる必要がなく、簡易かつ安価な検査装置により、プローブ針と信号線又は接続パッドとを良好に接触させることができ、検査ミス等の発生を抑制することができる。
【００９４】
なお、本実施形態においては、対向基板２０の絶縁性基板２１の他面側にＩＣチップ２６のみを搭載した構成について説明したが、本発明はこれに限定されるものではない。例えば、絶縁性基板２１の他面側に、上記のＩＣチップ２６に加え、チップコンデンサやインダクタ、抵抗等の回路素子を形成又は搭載した構成を有するものであってもよい。これによれば、規格化されたＩＣチップ２６を本実施形態に適用した場合であっても、対向基板２０側で信号や電圧特性の調整や制御を行うことができるので、表示特性を向上させることができる。
【００９５】
＜第２の実施形態＞
次に、本発明に係る発光装置の第２の実施形態について説明する。なお、本実施形態において、上述した第１の実施形態と同等の構成については、図１〜図４を適宜参照して、その説明を簡略化又は省略する。
【００９６】
図８は、第２の実施形態に係る発光装置に適用される対向基板の概略構成図である。図８（ａ）は、本実施形態に係る発光装置を背面側（反視野側）から見た概略平面図であり、図８（ｂ）は、本実施形態に係る発光装置に適用される対向基板の概略断面図（すなわち、図８（ａ）に示したVIIIＥ−VIIIＥ線に沿った断面を示す概略断面図）である。なお、本明細書においては図７中に示したローマ数字の「８」に対応する記号として便宜的に「VIII」を用いる。
【００９７】
上述した第１の実施形態においては、図１（ａ）に示したように、対向基板２０を構成する絶縁性基板２１の他面側に、１個のＩＣチップ２６を搭載した構成を示した。本実施形態においては、図８（ａ）、（ｂ）に示すように、絶縁性基板２１の他面側に、複数のＩＣチップ２６、２８が搭載されている。ここで、ＩＣチップ２６は、上述した第１の実施形態と同様に、画素アレイ基板１０に配列された表示画素ＰＩＸを駆動制御するための各種のドライバ機能を有している。また、ＩＣチップ２８は、例えばメモリモジュールであって、ＩＣチップ２６により表示画素ＰＩＸを駆動制御する際に必要となる各種の制御データや、有機ＥＬ素子ＯＥＬの輝度階調値を含む表示データを一時保存する。
【００９８】
このような構成を有することにより、対向基板２０を高機能化することができるので、発光装置の外部に設けられる制御回路やメモリ回路等を簡略化することができる。なお、本実施形態においては、ＩＣチップ２６がドライバ機能を有し、ＩＣチップ２８がメモリ機能を有する構成について説明したが、本発明はこれに限定されない。すなわち、ＩＣチップ２６、２８の双方が個別のドライバ機能を有し、例えばＩＣチップ２６が走査ドライバ及びデータドライバの機能を有し、ＩＣチップ２８が電源ドライバの機能を有するものであってもよいし、さらに他の形態を有するものであってもよい。
【００９９】
＜第３の実施形態＞
次に、本発明に係る発光装置の第３の実施形態について説明する。なお、本実施形態において、上述した第１の実施形態と同等の構成については、図１〜図４を適宜参照して、その説明を簡略化又は省略する。
【０１００】
図９は、第３の実施形態に係る発光装置を示す概略構成図である。図９（ａ）は、本実施形態に係る発光装置を背面側から見た概略平面図であり、図９（ｂ）は、本実施形態に係る発光装置の概略側面図である。また、図１０は、本実施形態に係る発光装置に適用される画素アレイ基板の一例を示す概略平面図である。ここで、図１０は、本実施形態に係る発光装置に適用される画素アレイ基板を、対向基板との接合面側から見た（すなわち、図９（ｂ）に示したＸＦ−ＸＦ線に沿って矢視した）概略平面図である。なお、本明細書においては図９中に示したローマ数字の「１０」に対応する記号として便宜的に「Ｘ」を用いる。
【０１０１】
また、図１１は、本実施形態に係る発光装置に適用される対向基板の一例を示す概略平面図である。ここで、図１１は、本実施形態に係る発光装置に適用される対向基板を、画素アレイ基板との接合面側から見た（すなわち、図９（ｂ）に示したXIＧ−XIＧ線に沿って矢視した）概略平面図である。なお、本明細書においては図９中に示したローマ数字の「１１」に対応する記号として便宜的に「XI」を用いる。
【０１０２】
上述した第１及び第２の実施形態においては、画素アレイ基板１０に２次元配列される各表示画素ＰＩＸに画素駆動回路ＤＣを設け、アクティブマトリクス型の駆動方式で画像表示を行う場合の発光装置の構成について説明した。本実施形態においては、パッシブマトリクス型の駆動方式で画像表示を行う場合に対応した発光装置の構成を有している。
【０１０３】
具体的には、図１０に示すように、画素アレイ基板１０の表示領域に２次元配列される複数の表示画素ＰＩＸに対応して、行方向（図面上下方向）に複数の走査ラインＬｓが配設され、列方向（図面左右方向）に複数のデータラインＬｄが配設されている。そして、例えば、走査ラインＬｓは、各表示画素ＰＩＸの有機ＥＬ素子のアノード電極となり、データラインＬｄは、有機ＥＬ素子のカソード電極となる。走査ラインＬｓとデータラインＬｄの各交点には、発光層となる有機ＥＬ層（図示を省略）が介在するように形成されている。
【０１０４】
走査ラインＬｓは、図１０に示すように、例えば、表示領域１２の図面左側の領域では、その一端側の端部が絶縁性基板１１の図面上方の周縁部に延在するように配設され、表示領域１２の図面右側の領域では、その一端側の端部が絶縁性基板１１の図面下方の周縁部に延在するように配設されている。データラインＬｄは、図１０に示すように、上述した各実施形態と同様に、例えば、その一端側の端部が絶縁性基板１１の図面左方の周縁部に延在するように配設されている。これらの走査ラインＬｓ及びデータラインＬｄは、図９〜図１１に示すように、絶縁性基板１１の周縁部に設けられるシール材ＢＮＤを介して、対向基板２０の絶縁性基板２１の一面側に設けられる各画素アレイ接続パッド２２ｓ、２２ｄに電気的に接続される。対向基板２０の絶縁性基板２１の他面側には、図９（ａ）、図１１に示すように、画素アレイ基板１０の表示領域１２に対応する領域の内部にＩＣチップ２６が搭載されている。そして、上記画素アレイ接続パッド２２ｓ、２２ｄは、各々、個別のスルーホール２７及び引き回し配線２３ｓ、２３ｄを介して、ＩＣチップ２６の接続端子（図示を省略）に接続されている。
【０１０５】
これにより、本実施形態においても、上述した第１又は第２の実施形態と同様の作用効果を得ることができる。特に、パッシブマトリクス型の駆動方式に対応した発光装置の場合には、アクティブマトリクス型に比較して、表示領域１２に配設する信号線の種類や数を少なくすることができる。したがって、対向基板２０に配設される引き回し配線２３ｓ、２３ｄ、２５の配線パターンや配線間ピッチ、配線構造等に対する自由度を向上することができるので、製造プロセスの簡素化や製造歩留まりの改善を図ることができる。
【０１０６】
なお、本実施形態においては、図１０に示したように、表示領域１２を左右の領域で分割して、絶縁性基板１１の図面上方の周縁部に一端側の端部が延在する走査ラインＬｓのグループと、図面下方の周縁部に一端側の端部が延在する走査ラインＬｓのグループを設けた構成を示した。この場合、図面下方の周縁部のうち左方側の領域ＤＬａ、及び、図面上方の周縁部のうち右方の領域ＤＬｂには、配線層が形成されない。また、図１１に示したように、これらの領域ＤＬａ、ＤＬｂに対向する対向基板２０（絶縁性基板２１）の周縁部にも画素アレイ接続パッド２２ｓが形成されない領域ＤＰａ、ＤＰｂが発生する。このような画素アレイ基板１０と対向基板２０とを、シール材ＢＮＤを用いて接合した場合、走査ラインＬｓと画素アレイ接続パッド２２ｓが導電フィラーＣＦＬを介して接合された領域と、走査ラインＬｓ及び画素アレイ接続パッド２２ｓが形成されていない領域ＤＬａ、ＤＬｂ及びＤＰａ、ＤＰｂにおいて、基板相互の離間距離（基板間ギャップＧ）に差異や偏りが生じる可能性がある。そこで、例えば、画素アレイ基板１０の絶縁性基板１１において、走査ラインＬｓが形成されていない領域ＤＬａ、ＤＬｂに擬似的な（ダミーの）配線層を形成し、また、対向基板２０の絶縁性基板２１において、画素アレイ接続パッド２２ｓが形成されていない領域ＤＰａ、ＤＰｂに擬似的な（ダミーの）接続パッドを形成するようにしてもよい。これにより、基板相互の離間距離（基板間ギャップ）を均一化することができるので、画素アレイ基板１０と対向基板２０とを均一に封着して、良好な封止状態を実現することができる。
【０１０７】
また、本実施形態においては、パッシブマトリクス型の駆動方式に対応した画素アレイ基板を、第１の実施形態に係る対向基板２０に接合する場合について説明したが、本発明はこれに限定されるものではなく、第２の実施形態に係る対向基板に接合するものであってもよい。
また、本実施形態における発光装置は表示パネルであったが、これに限らず、印刷装置の露光装置として適用してもよい。
【符号の説明】
【０１０８】
１０      画素アレイ基板
１１      絶縁性基板
１２      表示領域
２０      対向基板
２１      絶縁性基板
２２ｓ、２２ａ、２２ｄ    画素アレイ接続パッド
２３ｓ、２３ａ、２３ｄ、２５    引き回し配線
２４      外部回路接続パッド
２６、２８      ＩＣチップ
２７      スルーホール
１００    表示パネル
ＢＮＤ    シール材
ＰＩＸ    表示画素
Ｌｓ      走査ライン
Ｌａ      電源電圧ライン
Ｌｄ      データライン
ＤＣ      画素駆動回路
ＯＥＬ    有機ＥＬ素子
【図１】
2010231931.tif 000003
【図２】
2010231931.tif 000004
【図３】
2010231931.tif 000005
【図４】
2010231931.tif 000006
【図５】
2010231931.tif 000007
【図６】
2010231931.tif 000008
【図７】
2010231931.tif 000009
【図８】
2010231931.tif 000010
【図９】
2010231931.tif 000011
【図１０】
2010231931.tif 000012
【図１１】
2010231931.tif 000013