(57)【要約】【課題】信頼性を充分に確保した電子部品パッケージの製造方法を提供する。【解決手段】シリコン基板を準備する工程と、前記シリコン基板の第一の面に絶縁膜を形成する工程と、前記シリコン基板の第一の面に対向する第二の面に、前記シリコン基板の外周部から中心部にかけて徐々に膜厚が薄くなるようなお椀形状を成す絶縁膜を形成する工程と、前記お椀形状の絶縁膜上にレジストを塗布し、キャビティー形成領域に対応するレジスト開口をパターニングしてレジストマスクを形成する工程と、前記レジストマスクをマスクパターンとしてエッチングによりキャビティーを形成する工程と、を有する電子部品パッケージの製造方法とする。【選択図】図２
2010177477.tif 000002
【特許請求の範囲】
【請求項１】
電子部品を収容するためのキャビティーを有する電子部品パッケージの製造方法において、
シリコン基板を準備する工程と、
前記シリコン基板の第一の面に絶縁膜を形成する工程と、
前記シリコン基板の第一の面に対向する第二の面に、前記シリコン基板の外周部から中心部にかけて徐々に膜厚が薄くなるようなお椀形状を成す絶縁膜を形成する工程と、
前記お椀形状の絶縁膜上にレジストを塗布し、キャビティー形成領域に対応するレジスト開口をパターニングしてレジストマスクを形成する工程と、
前記レジストマスクをマスクパターンとしてエッチングによりキャビティーを形成する工程と、
を有することを特徴とする電子部品パッケージの製造方法。
【請求項２】
前記シリコン基板の第一の面に絶縁膜を形成する工程と、第二の面に絶縁膜を形成する工程は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって同時に行われることを特徴とする請求項１に記載の電子部品パッケージの製造方法。
【請求項３】
前記絶縁膜を形成する工程において、前記シリコン基板の第二の面とＣＶＤ法において用いる装置のステージとの間には空隙が設けられていることを特徴とする請求項２に記載の電子部品パッケージの製造方法。
【請求項４】
前記シリコン基板の第二の面と前記ＣＶＤのステージとの間の空隙は、前記シリコン基板の第二の面の中央部又は前記シリコン基板の少なくとも２箇所の外周部に介在配置した段差部材によって設けられていることを特徴とする請求項３に記載の電子部品パッケージの製造方法
【請求項５】
前記段差部材はシリコン材料から成ることを特徴とする請求項４に記載の電子部品パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品パッケージの製造方法に関するものである。
【背景技術】
【０００２】
近年、高密度化された電子部品を電子機器等に搭載するために、そのままでは搭載不可能なものは各種基板に実装してから搭載される。このようにして形成した電子部品パッケージには、導体パターンが形成された電子部品搭載部と外部端子が電気的に接続されており、これを利用した電子部品の例としては圧電デバイス等が挙げられる。
【０００３】
前記圧電デバイスは、携帯用通信機器や電子機器などに数多く組み込まれ、機器の小型化に伴って、圧電デバイスの小型化も急速に進められてきている。中でも、表面実装にも対応した圧電デバイスの開発が行われてきており、その実現のために前記圧電デバイスパッケージ内の前記圧電振動素子と前記実装基板との電気的接続のために、前記圧電デバイスパッケージに貫通電極を形成する事が知られている（例えば、特許文献１参照）。
【０００４】
前記圧電デバイスパッケージの製造方法としては、デバイスの小型化や製造コストの削減を目的としたウェハレベルパッケージと呼ばれる、ウェハレベルにて各工程を行い、後に個片化を行って一つのチップを完成させる方法が用いられてきている。
【０００５】
図３は前記圧電デバイスの全体構造を示す図である。圧電デバイス４１は、励振電極（不図示）を形成した圧電振動素子４２を、前記圧電振動素子搭載パッド４３に搭載し、貫通電極４４を通じて外部端子４５と電気的に接続している。圧電デバイスパッケージ４６内に前記圧電振動素子４２を搭載後は、前記圧電デバイスパッケージ上部に蓋４７をして圧電デバイスパッケージ内部４８を気密封止している。
【０００６】
前記貫通電極４４は、前記圧電デバイスパッケージに貫通孔４９を形成し、当該貫通孔４９内面に絶縁膜５０を形成して絶縁処理をした上で、その内面に導電性部材５１を充填して形成されるものである。ここで、前記圧電振動素子搭載パッド４３と導電性部材５１は、同一部材で一体的に形成できる。
【０００７】
また、前記外部端子４５と前記圧電デバイスパッケージ４６との電気的接続を防ぐために、両者の間に絶縁膜５２が形成されている。
【０００８】
図４−１、図４−２は従来技術による圧電デバイスの製造方法を説明する図で、（ａ）〜（ｊ）は、各工程におけるパッケージ形成の状態を示す断面図である。以下、図４−１、図４−２を参照して従来技術の圧電デバイスの製造方法を説明する。
【０００９】
（ａ）は基板裏面に絶縁膜を形成する工程を示す図である。
６１はシリコン基板である。まず前記基板６１の裏面に絶縁膜６２を形成する。この絶縁膜は例えばシリコン酸化膜（ＳｉＯ２）であり、スパッタリング法やＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される。この絶縁膜は、次工程でドライエッチングで前記貫通孔を形成する際の、エッチングストップ層として機能し、ドライエッチング装置内の前記シリコン基板が置かれるステージが、エッチングガスによって損傷するのを防ぐ働きをしている。
【００１０】
（ｂ）は前記シリコン基板６１の表面の所定位置に配列するキャビティー６３（凹部）を形成する工程を示す図である。前記キャビティー６３の形成にはフォトリソグラフィー手法、エッチング手法を用いる。不図示ではあるが、前記シリコン基板６１の表面にレジストをスピンコート法やスプレーコート法等で塗布した後、フォトマスクを前記シリコン基板６１に被せて紫外線露光を行い、現像液によって不要な部分を取り除いてパターンを形成後、エッチングプロセスによって、基板表面が露出した部分をエッチングし、その後、前記レジストをアセトンなどの有機溶剤等を用いて剥離してキャビティー６３を形成する。本工程はポジ型のフォトレジストによるものであるが、ネガ型であっても同様に形成可能である。
【００１１】
（ｃ）は前記キャビティー６３内に搭載する圧電振動素子と外部端子とを電気的に接続をするための貫通孔６４を形成する工程を示す図である。前記キャビティー６３形成同様にフォトリソグラフィーによって、貫通孔６４以外の部分にレジストを残すようにパターン化し、ドライおよびウェットエッチングによって貫通孔６４をテーパー状に前記絶縁膜６２まで形成する。テーパー状に形成する目的は、後に形成される前記圧電デバイスパッケージ内の前記圧電振動素子搭載パッド部と、前記貫通孔６４から前記圧電振動素子搭載パッド部までの電気的接続の際に、金属膜が短絡しないように形成するためである。前記絶縁膜６２が成膜されている事によって、ドライエッチング装置の前記シリコン基板を置く台座のエッチングガスによる損傷を防ぐ事が可能となる。前記貫通孔６４の最小径部６５は次工程で電解メッキによって充填して貫通電極とするため、この最小径部６５はウェハ内でバラツキが出ないように形成する事が望ましい。
【００１２】
（ｄ）は、前記キャビティー６３、前記貫通孔６４および前記シリコン基板６１の全面に熱酸化法によってシリコン酸化膜６６を形成する工程である。まず前記絶縁膜６２をウェットエッチングにより剥離すると同時に、前記キャビティーおよび前記貫通孔内に形成された自然酸化膜を除去する。そして、前記キャビティー６３および前記貫通孔６４が形成された前記シリコン基板６１を石英管炉の中などに入れ、高温で加熱する事によってシリコン基板６１の表面にシリコン酸化膜６６が形成される。この工程により、前記シリコン基板６１の必要な部位に一括して絶縁膜の形成が可能となる。また、貫通孔６４が完全に開口した状態で絶縁膜であるシリコン酸化膜６６の形成を行うので、前記シリコン基板の両面に一括で絶縁膜の形成が可能となり、工程の簡略化が可能となる。
【００１３】
（ｅ）は、前記シリコン基板６１の全面に形成されたシリコン酸化膜６６上に、圧電振動素子と外部端子とを電気的に接続させるための電極配線となる共通電極膜６７を形成する工程である。前記共通電極膜６７は主にスパッタリング法や真空蒸着法などによって形成され、成膜される金属は特に金（Ａｕ）や銅（Ｃｕ）である。
【００１４】
（ｆ）は、前記共通電極膜６７上に電解メッキ用のマスクパターンを形成する工程である。前記共通電極膜上にレジスト膜６８を塗布し、フォトマスク６９を被せて紫外線露光を行い、現像液によって光の照射された部分の除去を行い、電解メッキ用のパターンを形成する。本工程はポジ型のフォトレジストによるものであるが、ネガ型であっても同様に形成可能である。
【００１５】
（ｇ）は、電解メッキにより貫通孔６４内および圧電振動素子搭載パッド部に電解メッキ膜を成長させる工程を示す図である。この工程によって前記レジスト膜６８の無い部分に電解メッキ膜（導電性部材）７０が形成され、貫通孔６４の最小径部６５が導電性部材７０（電解メッキ膜）で充填され、貫通電極７１となり、前記圧電振動素子搭載パッド部に前記電解メッキ膜が成長する事によって圧電振動素子搭載パッド７２となる。成長する前記は特に金（Ａｕ）や銅（Ｃｕ）である。本工程のように導電性部材の充填に電解メッキを用いることによって、前記貫通孔６４内への導電性部材の充填が容易且つ確実となり、キャビティー６３内の気密性の確保も充分なものとなる。
【００１６】
（ｈ）は、前記電解メッキ用のレジスト膜６８と不要部分の前記共通電極膜を剥離する工程である。共通電極膜６７を剥離する場合には、不図示ではあるが、まず前記レジスト膜６８を剥離し、その後前記貫通孔６４内と圧電振動素子搭載パッド７２とその両者を接続する配線のみにレジスト膜を残すようにしてフォトリソグラフィーによって再度パターン化し、エッチングによって不要部分を剥離除去する。
【００１７】
（ｉ）は前記キャビティー６３内部と前記圧電デバイスパッケージの外部端子を電気的に接続させるための工程を示す図である。前記シリコン基板６１の裏面のシリコン酸化膜６６上に、スパッタリング法や真空蒸着法によって金属膜を形成し、前記貫通孔６４の最小径部６５を金属で充填させ、前記貫通孔６４内の電解メッキ膜（導電性部材）７０と電気的接続を行う。その後フォトリソグラフィーによって前記金属膜を任意形状にパターニングして外部端子７３を形成する。
【００１８】
その後、前記圧電デバイスパッケージ内に搭載される圧電振動素子７４を前記キャビティー６３内に搭載し、前記圧電デバイスパッケージ上部に前記キャビティー６３内部を気密封止するために蓋７５をする。その後個々の製品毎に分割して一つの圧電デバイスが完成する。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００７−２６７１０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、前述の従来技術による圧電デバイスパッケージの製造方法には、一部工程において以下のような問題点がある。
【００２１】
圧電デバイスパッケージの作製は、図５に示すようにウェハレベルパッケージであり、６インチや８インチ等の前記シリコン基板を用いて前述した工程で一括処理している。
【００２２】
前記圧電デバイスパッケージは、前記キャビティー、前記貫通孔を形成する際に、ドライエッチング等の深堀エッチング手法により形成している。しかし、前記手法では、前記シリコン基板の外側部のエッチングスピードが速く、前記シリコン基板内側部に行くほどエッチングスピードが遅いという特徴があるため、キャビテーの深さにバラツキが生じてしまう。
【００２３】
従来工程によれば、工程の順序はキャビティー、貫通孔の順番で形成しているため、前記シリコン基板のエッチングスピードの違いにより、前記キャビティーの深さ量にバラツキが生じ、図６（図５のＡ−Ａ’断面図）に示したように、前記シリコン基板外側部のキャビティー７６は深さが大きく、前記シリコン基板内側部のキャビティー７７は深さが小さくなり、外側部から内側部にかけて同心円状にキャビティーの深さが小さくなるように形成される。さらに前記キャビティーの深さのバラツキによって、前記貫通孔のエッチングする深さ量にもバラツキが発生する。（前記シリコン基板外側部は前記貫通孔のエッチング量が少なく、内側部はエッチング量が大きい。）
【００２４】
言い換えれば、前記キャビティーの深さが大きくなってしまった前記シリコン基板の外側部の領域は、前記貫通孔を形成する際に前記シリコン基板の内側部に比べて早く貫通孔が形成されてしまう。しかし、前記シリコン基板の内側部はまだ貫通していないため、ドライエッチングを続けていくと前記シリコン基板の内側部の貫通と同時に、既に貫通してしまっている前記シリコン基板外側部の貫通孔の径幅が広がってしまう。
【００２５】
前記シリコン基板の外側部の貫通孔の広がりは、次工程である前記電解メッキの工程にも大きな影響を及ぼす。本デバイスは圧電振動子であり、前記圧電振動子は、前記圧電デバイスパッケージ内部の気密性が非常に重要になるが、前記貫通孔の広がりによって、前記電解メッキによる前記貫通孔の前記導電性部材の充填がしにくくなり、それによる前記圧電デバイスパッケージの気密性が失われ、リークの発生が問題となる。
【００２６】
また径が大きくなった前記貫通孔を、前記導電性部材の充填ができるまで、前記電解メッキを行うと、前記電解メッキ時間の増加に伴う工数時間の増加や製造コストの増加となってしまう。
【００２７】
さらに従来技術に示す圧電デバイスパッケージのように、前記圧電振動素子搭載パッド、前記貫通電極を一括で電解メッキを行っているため、前記電解メッキ時間の増加により、前記圧電振動素子搭載パッドの高さが増加し、前記圧電振動素子と前記圧電デバイスパッケージの蓋が接触する可能性が大きくなってしまう。
【００２８】
また、前記深堀エッチング手法を用いたエッチング量のバラツキ（前記シリコン基板の外側部と内側部のエッチング量の差）は、元々のエッチングする量が大きいほど、外側部と内側部のエッチング量のバラツキも大きくなってしまうという特徴がある。
【００２９】
元々のエッチング量を減らせばバラツキも減少するが、エッチング量が制限されてしまうと、それだけ中にいれるデバイスの高さにも制限が出来てしまい、今後のデバイスの小型化等に十分に対応していく事ができない。
【００３０】
本発明は、上記問題点に鑑み、信頼性を充分に確保した電子部品パッケージの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００３１】
電子部品を収容するためのキャビティーを有する電子部品パッケージの製造方法において、
シリコン基板を準備する工程と、
前記シリコン基板の第一の面に絶縁膜を形成する工程と、
前記シリコン基板の第一の面に対向する第二の面に、前記シリコン基板の外周部から中心部にかけて徐々に膜厚が薄くなるようなお椀形状を成す絶縁膜を形成する工程と、
前記お椀形状の絶縁膜上にレジストを塗布し、キャビティー形成領域に対応するレジスト開口をパターニングしてレジストマスクを形成する工程と、
前記レジストマスクをマスクパターンとしてエッチングによりキャビティーを形成する工程と、
を有する電子部品パッケージの製造方法とする。
【００３２】
前記シリコン基板の第一の面に絶縁膜を形成する工程と、第二の面に絶縁膜を形成する工程は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって同時に行われる電子部品パッケージの製造方法とする。
【００３３】
前記絶縁膜を形成する工程において、前記シリコン基板の第二の面とＣＶＤ法において用いる装置のステージとの間には空隙が設けられている電子部品パッケージの製造方法とする。
【００３４】
前記シリコン基板の第二の面と前記ＣＶＤのステージとの間の空隙は、前記シリコン基板の第二の面の中央部又は前記シリコン基板の少なくとも２箇所の外周部に介在配置した段差部材によって設けられている電子部品パッケージの製造方法とする。
【００３５】
前記段差部材はシリコン材料から成る電子部品パッケージの製造方法とする。
【発明の効果】
【００３６】
本発明は、上記問題点に鑑み、ウェハレベルで製造を行う際のシリコンエッチングの深さ分布を、ＣＶＤで絶縁膜を形成する際に裏面に回り込んだお碗形状に形成された絶縁膜を利用する事でエッチング量を抑制し、その次の工程の貫通孔を形成する際に、その貫通孔の径幅のバラツキを低減でき、それによって次の工程の電解メッキによる貫通孔の導電性部材による充填を安定に行う事が可能となり、製造歩留まりが大幅に向上すると共に、製品の信頼性も向上する。
【００３７】
元々、前記貫通孔を形成する際に、ドライエッチング装置の前記シリコン基板を置く台座がエッチングガスによって侵食されるのを防ぐためにエッチングストップ層として絶縁膜を形成しているが、前記お碗形状に形成された絶縁膜は、ＣＶＤの裏面に回り込んだシリコン酸化膜を利用しており、表面に形成された平坦な絶縁膜が、前記エッチングストップ層に兼ねられるため、多工程にはならない。
【図面の簡単な説明】
【００３８】
【図１】本発明に用いるＣＶＤ装置を示す説明図。
【図２】本発明の電子部品パッケージの製造工程を示す説明図。
【図３】従来の圧電デバイスを示す説明図。
【図４−１】従来の圧電デバイスの製造工程を示す説明図。
【図４−２】従来の圧電デバイスの製造工程を示す説明図。
【図５】シリコン基板を示す説明図。
【図６】従来のウェハレベルで形成したキャビティー断面を示す説明図。
【図７】本発明に用いるＣＶＤ装置の他の例を示す説明図。
【発明を実施するための形態】
【００３９】
図１は、前記キャビティーの深さバラツキを抑制する手法であるＣＶＤの装置概略を示す図である。６インチ又は８インチのシリコン基板１を真空チャンバー２内に設置し、前記チャンバー内をポンプ３を用いて真空引きし、前記チャンバー２内を真空状態にする。前記チャンバー内にシリコン酸化膜の原料となるＴＥＯＳガス４を流量計５で前記ＴＥＯＳガス４の流量を調整しながら導入すると、前記シリコン基板１の上面、下面にシリコン酸化膜が形成される。シリコン基板１の下面側に形成されるシリコン酸化膜は、シリコン基板１の上方側から発せられるＴＥＯＳガスがシリコン基板１の外周部から裏面へ回り込むことで形成されるので、外周側の膜厚が厚く、内側の膜圧が薄い状態となり、お椀状に形成される。
【００４０】
図２は本実施例の電子部品パッケージの製造方法を説明するための図で、前記キャビティの深さ分布の抑制方法を説明する図であり、（ａ）〜（ｅ）は前記キャビティを形成するまでの各工程を示す断面図である。
【００４１】
（ａ）は、６インチや８インチ等のシリコン基板１１にＣＶＤにてシリコン酸化膜１２を形成する工程を示す図である。図１にて示したように真空チャンバー内にシリコン酸化膜の原料となるＴＥＯＳガスを、流量を調整しながら前記真空チャンバー内に導入すると、前記シリコン基板１１上にシリコン酸化膜１２が形成されると同時に、裏面にお碗状にシリコン酸化膜１３が形成される。
【００４２】
お碗状にシリコン酸化膜１３が形成される理由は、前記ＣＶＤの成膜原理から説明できる。前記ＣＶＤは、前記シリコン基板１１をセットするチャンバーを２つの電極で挟んだ平行平板型の電極構造をしており、片方の電極に高周波電力を加える事によりプラズマを発生させ、そのプラズマにより前記ＴＥＯＳガスの粒子がラジカル化し、反応性粒子となり、前記シリコン基板上に堆積されていく。  
【００４３】
また、前記ＣＶＤは真空蒸着法やスパッタリング法と比較して、成膜する際の圧力が高い。前記真空蒸着法やスパッタリング法は前記成膜圧力が１０−６〜１０−４torrなのに対し、前記ＣＶＤは１０−２torr程度である。一般的に、前記ＴＥＯＳガスの粒子と粒子は、互いに衝突して散乱していくが、その粒子同士が衝突するまでの距離を表す平均自由行程が圧力に反比例するため、圧力の高いＣＶＤは前記平均自由行程が小さくなる。
【００４４】
前記平均自由行程が小さいと、粒子と粒子が衝突する回数が増え、衝突により粒子の進む方向がその都度変化するため、結果的に粒子の各部への回り込みが大きくなり、これによって前記ＣＶＤの前記シリコン基板裏面にも酸化膜が形成される事となる。
【００４５】
前記ＴＥＯＳガスの粒子は、前記チャンバー２の上部から下部に向ってくるため、前記ＴＥＯＳガスの前記シリコン基板の裏面への回り込みは、前記シリコン基板の外側部から内側部にかけて発生し、お碗状にシリコン酸化膜１３が形成できる。
【００４６】
（ｂ）は、前記お碗状シリコン酸化膜上の所定位置に配列するキャビティー形成のためのフォトリソグラフィーを示す図である。前記お碗状シリコン酸化膜上１３にレジスト１４をスピンコート法やスプレーコート法等で塗布した後、フォトマスクを被せて紫外線露光を行い、現像液によって不要な部分を取り除いてパターンが形成される。
【００４７】
（ｃ）は、前記レジストの無い部分にドライエッチングを行い、キャビティー１５を形成する工程（途中過程）を示す図である。前述したように前記ドライエッチングにおいては、前記シリコン基板１１の外側部のエッチングスピードが速く、前記シリコン基板１１の内側部に行くほどエッチングスピードが遅いという特徴がある。
【００４８】
前記お碗状のシリコン酸化膜１３は、前記シリコン基板１１の外側部から内側部にかけて薄くなっていくため、エッチングスピードが遅い前記シリコン基板１１の内側部は通常通りエッチングが始まり、キャビティー１５が形成され始めていくが、エッチングスピードが速い前記シリコン基板１１の外側部は、内側部より厚く形成された前記お碗状のシリコン酸化膜１３により、前記キャビティー１５の形成が遅れ、しばらくするとこの前記お碗状のシリコン酸化膜１３が消失し、この時点では前記シリコン基板１１の外側部から内側部にかけて、前記キャビティー１５の深さが深くなっていく。
【００４９】
（ｄ）は、前記レジストの無い部分にドライエッチングを行い、キャビティー１５を形成する工程（完成）を示す図である。前述したように前記シリコン基板１１の外側部の前記お碗状のシリコン酸化膜１３が無くなった段階では、前記シリコン基板１１の内側部に行くにつれて前記キャビティー１５の深さは深くなっていくが、前記シリコン基板１１の外側部のシリコンエッチングが始まると、外側部に行くほどエッチングスピードが速いため、やがて前記シリコン基板１１の内側部のキャビティー深さに追いつき、結果的にシリコン基板のどこのキャビティー深さも同じにする事ができ、深さのバラツキを抑制する事ができる。
【００５０】
ここで前記シリコン基板１１の外側部のキャビティー深さを浅くしたい場合には、前記お碗状のシリコン酸化膜１３を厚くすればよく、そのために前記シリコン酸化膜１２の膜厚を増加させればよい。しかし前記シリコン酸化膜１２の膜厚を増加させすぎると、前記シリコン基板１１が薄い場合には特に基板の反りが発生してしまう。
【００５１】
そこで、図７のＣＶＤ装置に示したように、前記シリコン酸化膜１２を前記ＣＶＤにて形成する際に、例えば前記シリコン基板１１の中央部下とＣＶＤ装置のステージ８２（台座）の間に小さなシリコン部材８０による段差部材を設け、前記シリコン部材８０以外の部分に空隙８１を設ける事で、前記ＴＥＯＳガスの粒子同士が前記空隙部で衝突しやすくなり、前記シリコン基板１１の前記シリコン酸化膜１２による反りを大きくする事なく前記お碗状のシリコン酸化膜１３の膜厚を増加させる事ができる。
【００５２】
前記ＣＶＤ法による成膜は、シリコン基板へ効率的に熱を加える必要があるため、本実施例においては、前記段差部材の一例としてシリコン部材８０を用いている。尚、熱伝導性の良い材料であればシリコン部材以外のものを選択することも可能である。また、段差部材の配置場所は、シリコン基板１１の中央部に限らず、シリコン基板１１の少なくとも２箇所の外周部で、互いに対向するようにして配置しても良い。
【００５３】
このようにする事で、前記シリコン基板１１のシリコン酸化膜１２の膜厚を例えば２μｍ成膜した場合には、前記お碗状のシリコン酸化膜１３が前記シリコン基板１１の外側部では０．１μｍ成膜され、内側部に行くほど膜厚が減少していき、中央部はほぼ膜厚が０μｍとなる。この状態で前記キャビティーを形成すると、例えば従来のキャビティーの深さが２５０〜３００μｍと前記シリコン基板１１の内側部と外側部の差が５０μｍだったものを、約３０μｍに縮める事が可能となる。さらに前記シリコン酸化膜１２の膜厚を増加させる事で、前記お碗状のシリコン酸化膜１３も増加し、さらにキャビティーの深さの内側部と外側部の差を小さくする事が可能となる。
【００５４】
図２（ｅ）は前記キャビティー１５内に搭載する圧電振動素子と外部端子とを電気的に接続をするための貫通孔１６を形成する工程を示す図である。前記キャビティー１５形成同様にフォトリソグラフィーによって、貫通孔１６以外の部分にレジストを残すようにパターン化し、ドライおよびウェットエッチングによって貫通孔１６を例えば、テーパー状に前記シリコン酸化膜１２まで形成する。テーパー状に形成する目的は、後に形成される前記圧電デバイスパッケージ内の前記圧電振動素子搭載パッド部と、前記貫通孔１６から前記圧電振動素子搭載パッド部までの電気的接続の際に、金属膜が短絡しないように形成するためである。
【００５５】
前記お碗状のシリコン酸化膜１３の成膜と同時に前記シリコン酸化膜１２が成膜されるため、工程を増やす事なくドライエッチング装置の前記シリコン基板１１を置くステージ（台座）のエッチングガスによる損傷を防ぐ事が可能となる。さらに前記キャビティー１５の深さバラツキが抑制されているため、前記貫通孔１６のエッチング量も前記シリコン基板１１の外側部と内側部でほぼ等しくなり、前記貫通孔１６の径幅のバラツキも抑制され、その後に貫通電極形成の際の電解メッキの充填が安定に出来る事となり、全体の歩留まりも増加する事となる。
【００５６】
その後、不図示ではあるが、従来工程で示したような熱酸化法を利用した前記シリコン基板１１の絶縁処理、電解メッキによってパッケージ内の電子部品搭載パッド部、貫通電極、外部端子を形成する事で、電子部品パッケージが完成する。
【符号の説明】
【００５７】
１    シリコン基板
２    真空チャンバー
３    ポンプ
４    ＴＥＯＳガス
５    流量計
１１  シリコン基板
１２  シリコン酸化膜
１３  お碗状シリコン酸化膜
１４  レジスト
１５  キャビティー
１６  貫通孔
４１  圧電デバイス
４２  圧電振動素子
４３  圧電振動素子搭載パッド
４４  貫通電極
４５  外部端子
４６  圧電デバイスパッケージ
４７  蓋
４８  圧電デバイスパッケージ内部
４９  貫通孔
５０  絶縁膜
５１  導電性部材
５２  絶縁膜
６１  シリコン基板
６２  絶縁膜
６３  キャビティー
６４  貫通孔
６５  貫通孔最小径部
６６  シリコン酸化膜
６７  共通電極膜
６８  レジスト膜
６９  フォトマスク
７０  電解メッキ膜（導電性部材）
７１  貫通電極
７２  圧電振動素子搭載パッド
７３  外部端子
７４  圧電振動素子
７５  蓋
７６  基板外側部のキャビティー
７７  基板内側部のキャビティー
８０  シリコン基板
８１  空隙
８２  ステージ
【図１】
2010177477.tif 000003
【図２】
2010177477.tif 000004
【図３】
2010177477.tif 000005
【図４−１】
2010177477.tif 000006
【図４−２】
2010177477.tif 000007
【図５】
2010177477.tif 000008
【図６】
2010177477.tif 000009
【図７】
2010177477.tif 000010