(57)【要約】【課題】複数の情報処理部を具備した情報処理装置において、全体としての処理負荷や電力消費を低減する適正な組合せを選択できるようにする。【解決手段】各プロセッサ６１０の最大動作周波数・消費電力に関する動作特性情報を不揮発性メモリ４１０に記憶しておく。各プロセッサ６１０_@と対応する各割付部５４０_@は、各プロセッサ６１０_@への処理の割当てを制御する際に、ＳＯＣ３５２全体としての処理効率と電力消費の低減を図るように、不揮発性メモリ４１０に保持した最大動作周波数情報・消費電力情報を参照して、ホスト側装置からの要求処理に応じた個別処理を担当する各プロセッサ６１０_@の組合せ（稼働させるものと非稼働にするもの）の適正化を図る。【選択図】図２
2010231329.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ割り当てられた情報処理を実行する複数の情報処理部と、
前記複数の情報処理部の動作周波数および／または消費電力に関する動作特性情報を記憶する情報記憶部と、
前記情報記憶部に記憶した前記複数の情報処理部についてのそれぞれの前記動作特性情報に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定する動作制御部と、
を備えた情報処理装置。
【請求項２】
前記動作制御部は、決定した情報処理の割当て先に基づき、前記複数の情報処理部の何れを稼働させ何れを非稼働にするかを制御する
請求項１に記載の情報処理装置。
【請求項３】
前記動作制御部は、前記複数の情報処理部のそれぞれに対応する前記情報処理部の割付け処理を行なう割付部を備え、
それぞれの前記割付部は、対応する前記情報処理部についての前記動作特性情報に基づき、前記対応する情報処理部に、稼働させるか非稼働にするかを制御する情報を供給する
請求項１または２に記載の情報処理装置。
【請求項４】
前記情報記憶部は、前記複数の情報処理部のそれぞれに対応する前記情報処理部の起動の可否を示す起動可否設定および電源遮断の可否を示す設定電源遮断可否設定を記憶し、
前記割付部は、前記情報記憶部から読み出された対応する前記情報処理部の前記動作特性情報、前記起動可否設定、および前記電源遮断可否設定を記憶する割付記憶部を有し、
前記割付部は、対応する前記情報処理部の稼働状況を示す情報と、前記割付記憶部から読み出した前記動作特性情報、前記起動可否設定、および前記電源遮断可否設定に基づいて、対応する前記情報処理部を稼働にするか非稼働にするかを制御する
請求項３に記載の情報処理装置。
【請求項５】
前記割付部は、前記情報処理部ごとに予め設定される番地変換情報の中の、対応する情報処理部に関わる番地変換情報に基づき、前記対応する情報処理部の番地を変換する番地変換部を有し、
前記割付部は、現在割り当てられている情報処理の変更要求を発し、変更要求が許可されたときには、変更後の情報処理に対応するように、番地の変換を前記番地変換部に指示する
請求項４に記載の情報処理装置。
【請求項６】
それぞれ割り当てられた情報処理を実行する複数の情報処理部、前記複数の情報処理部の動作周波数および／または消費電力に関する動作特性情報を記憶する情報記憶部、前記情報記憶部に記憶した前記複数の情報処理部についてのそれぞれの前記動作特性情報に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定して前記複数の情報処理部の何れを稼働させ何れを非稼働にするかを制御する動作制御部を具備した情報処理装置を備え、
前記情報処理装置により画像処理を実行する画像処理装置。
【請求項７】
それぞれ割り当てられた情報処理を実行する複数の情報処理部、前記複数の情報処理部の動作周波数および／または消費電力に関する動作特性情報を記憶する情報記憶部、前記情報記憶部に記憶した前記複数の情報処理部についてのそれぞれの前記動作特性情報に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定して前記複数の情報処理部の何れを稼働させ何れを非稼働にするかを制御する動作制御部を具備した情報処理装置を備え、前記情報処理装置により画像処理を実行する画像処理装置と、
前記画像処理装置により処理された画像情報に基づいて画像を出力媒体に出力する画像出力部と、
を備えた画像出力装置。
【請求項８】
それぞれ割り当てられた情報処理を実行する複数の情報処理部、前記複数の情報処理部の動作周波数および／または消費電力に関する動作特性情報を記憶する情報記憶部、前記情報記憶部に記憶した前記複数の情報処理部についてのそれぞれの前記動作特性情報に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定する動作制御部を具備した情報処理装置を備え、前記情報処理装置により画像処理を実行する画像処理装置と、前記画像処理装置により処理された画像情報に基づいて画像を出力媒体に出力する画像出力部とを備えた画像出力装置と、
前記画像出力装置に処理対象の画像を供給する画像供給装置と、
前記画像出力装置と前記画像供給装置との画像通信を接続する通信線と、
を備えた画像出力システム。
【請求項９】
それぞれ割り当てられた情報処理を実行する情報処理部に対して情報処理を指示する工程と、
前記複数の情報処理部の動作周波数および／または消費電力に関する動作特性情報を情報記憶部に記憶させる工程と、
前記情報記憶部に記憶した前記複数の情報処理部についてのそれぞれの前記動作特性情報に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定する工程と、
を電子計算機に実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、画像処理装置、画像出力装置、画像出力システム、プログラムに関する。
【背景技術】
【０００２】
半導体集積回路の中には、複数の情報処理部やそれらの処理割付を制御する制御部を備えたものがある。
【０００３】
特許文献１には、この種の半導体集積回路に関して、複数の情報処理部（内部コンポーネント）の内の特定の機能を動作不能にする技術が開示されている。たとえば、集積回路の選択された内部コンポーネントへの不正アクセスを防止するべく、集積回路の通信インターフェースと各内部コンポーネントとの間に電気的にプログラム可能なヒューズを配置して、機能を動作不能にする内部コンポーネントについてはそのヒューズを飛ばすようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１７２４５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、複数の情報処理部の組合せにより要求された情報処理を行なう際に、要求処理内容に応じて、各情報処理部の全体としての処理負荷や電力消費を低減する組合せにすることのできる仕組みを提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、それぞれ割り当てられた情報処理を実行する複数の情報処理部と、前記複数の情報処理部の動作周波数および／または消費電力に関する動作特性情報を記憶する情報記憶部と、前記情報記憶部に記憶した前記複数の情報処理部についてのそれぞれの前記動作特性情報に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定する動作制御部と、を備えた情報処理装置である。
【０００７】
請求項２に記載の発明は、請求項１に記載の発明において、前記動作制御部は、決定した情報処理の割当て先に基づき、前記複数の情報処理部の何れを稼働させ何れを非稼働にするかを制御する。
【０００８】
請求項３に記載の発明は、請求項１または２に記載の発明において、前記動作制御部は、前記複数の情報処理部のそれぞれに対応する前記情報処理部の割付け処理を行なう割付部を備え、それぞれの前記割付部は、対応する前記情報処理部についての前記動作特性情報に基づき、前記対応する情報処理部に、稼働させるか非稼働にするかを制御する情報を供給する。
【０００９】
請求項４に記載の発明は、請求項３に記載の発明において、前記情報記憶部は、前記複数の情報処理部のそれぞれに対応する前記情報処理部の起動の可否を示す起動可否設定および電源遮断の可否を示す電源遮断可否設定を記憶し、前記割付部は、前記情報記憶部から読み出された対応する前記情報処理部の前記動作特性情報、前記起動可否設定、および前記電源遮断可否設定を記憶する割付記憶部を有し、前記割付部は、対応する前記情報処理部の稼働状況を示す情報と、前記割付記憶部から読み出した前記動作特性情報、前記起動可否設定、および前記電源遮断可否設定に基づいて、対応する前記情報処理部を稼働にするか非稼働にするかを制御する。
【００１０】
請求項５に記載の発明は、請求項４に記載の発明において、前記割付部は、前記情報処理部ごとに予め設定される番地変換情報の中の、対応する情報処理部に関わる番地変換情報に基づき、前記対応する情報処理部の番地を変換する番地変換部を有し、前記割付部は、現在割り当てられている情報処理の変更要求を発し、変更要求が許可されたときには、変更後の情報処理に対応するように、番地の変換を前記番地変換部に指示する。
【００１１】
請求項６に記載の発明は、それぞれ割り当てられた情報処理を実行する複数の情報処理部、前記複数の情報処理部の動作周波数および／または消費電力に関する動作特性情報を記憶する情報記憶部、前記情報記憶部に記憶した前記複数の情報処理部についてのそれぞれの前記動作特性情報に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定する動作制御部を具備した情報処理装置を備え、前記情報処理装置により画像処理を実行する画像処理装置である。
【００１２】
請求項７に記載の発明は、それぞれ割り当てられた情報処理を実行する複数の情報処理部、前記複数の情報処理部の動作周波数および／または消費電力に関する動作特性情報を記憶する情報記憶部、前記情報記憶部に記憶した前記複数の情報処理部についてのそれぞれの前記動作特性情報に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定する動作制御部を具備した情報処理装置を備え、前記情報処理装置により画像処理を実行する画像処理装置と、前記画像処理装置により処理された画像情報に基づいて画像を出力媒体に出力する画像出力部と、を備えた画像出力装置である。
【００１３】
請求項８に記載の発明は、それぞれ割り当てられた情報処理を実行する複数の情報処理部、前記複数の情報処理部の動作周波数および／または消費電力に関する動作特性情報を記憶する情報記憶部、前記情報記憶部に記憶した前記複数の情報処理部についてのそれぞれの前記動作特性情報に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定する動作制御部を具備した情報処理装置を備え、前記情報処理装置により画像処理を実行する画像処理装置と、前記画像処理装置により処理された画像情報に基づいて画像を出力媒体に出力する画像出力部とを備えた画像出力装置と、前記画像出力装置に処理対象の画像を供給する画像供給装置と、前記画像出力装置と前記画像供給装置との画像通信を接続する通信線と、を備えた画像出力システムである。
【００１４】
請求項９に記載の発明は、それぞれ割り当てられた情報処理を実行する情報処理部に対して情報処理を指示する工程と、前記複数の情報処理部の動作周波数および／または消費電力に関する動作特性情報を情報記憶部に記憶させる工程と、前記情報記憶部に記憶した前記複数の情報処理部についてのそれぞれの前記動作特性情報に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定する工程と、を電子計算機に実行させるプログラムである。
【発明の効果】
【００１５】
請求項１に記載の発明によれば、各情報処理部の全体としての処理負荷や電力消費を低減しつつ、複数の情報処理部の適正な組合せにより要求された情報処理を行なう情報処理装置を実現できる。
【００１６】
請求項２に記載の発明によれば、本請求項２に係る発明を採用しない場合と比較して、電力消費を低減することができる。
【００１７】
請求項３に記載の発明によれば、各情報処理部と対応する割付部により、各情報処理部の全体としての処理負荷や電力消費を低減する仕組みを実現できる。
【００１８】
請求項４に記載の発明によれば、各情報処理部の稼働状況、起動可否設定、設定電源遮断可否設定を参照して、各情報処理部の全体としての処理負荷や電力消費を低減する仕組みを実現できる。
【００１９】
請求項５に記載の発明によれば、処理を担当する情報処理部の割付けを制御することで、各情報処理部の全体としての処理負荷や電力消費を低減する仕組みを実現できる。
【００２０】
請求項６に記載の発明によれば、各情報処理部の全体としての処理負荷や電力消費を低減しつつ、複数の情報処理部の適正な組合せにより要求された画像処理を行なう画像処理装置を実現できる。
【００２１】
請求項７に記載の発明によれば、各情報処理部の全体としての処理負荷や電力消費を低減しつつ、複数の情報処理部の適正な組合せにより要求された画像出力処理を行なう画像出力装置を実現できる。
【００２２】
請求項８に記載の発明によれば、各情報処理部の全体としての処理負荷や電力消費を低減しつつ、複数の情報処理部の組合せにより、画像供給装置から供給された画像情報に基づいて画像出力処理を行なう画像出力システムを実現できる。
【００２３】
請求項９に記載の発明によれば、各情報処理部の全体としての処理負荷や電力消費を低減しつつ、複数の情報処理部の適正な組合せにより要求された情報処理を、電子計算機によるプログラム制御により実現できる。
【図面の簡単な説明】
【００２４】
【図１】印刷システムの構成例を示す図である。
【図２】システム・オン・チップの構成例を示す図である。
【図３】割付管理情報のフォーマット例を説明する図である。
【図４】各プロセッサの動作周波数および消費電力と処理性能ランク情報の関係の一例を説明する図である。
【図５】割付管理部の詳細を説明する図である。
【図６】割付部の詳細を説明する図である。
【図７】割付部制御部の詳細と各割付部の処理性能ランク制御部と関係を説明する図である。
【図８】割付指定情報の登録処理を説明する図である。
【図９】割付部選択管理情報（ソケット選択レイヤ管理情報）を説明する図である。
【図１０】処理負荷低減処理を説明するフローチャートである。
【図１１】処理負荷低減処理の適用例を説明する図（選択処理実行前）である。
【図１２】処理負荷低減処理の適用例を説明する図（ソケット１に着目）である。
【図１３】処理負荷低減処理の適用例を説明する図（ソケット２に着目）である。
【図１４】処理負荷低減処理の適用例を説明する図（ソケット３に着目）である。
【図１５】処理負荷低減処理の適用例を説明する図（ソケット４に着目）である。
【図１６】処理負荷低減処理の適用例を説明する図（ソケット５に着目）である。
【図１７】処理負荷低減処理の適用例を説明する図（選択処理実行結果）である。
【図１８】処理負荷低減処理の適用例を説明する図（プロセッサ特性情報の登録）である。
【図１９】処理負荷低減処理の適用例を説明する図（制御テーブルとアドレス変換テーブルの登録）である。
【図２０】印刷装置の制御機構を、電子計算機を利用して構成するときの構成例を示すブロック図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００２６】
画像出力装置は、紙やＯＨＰ（Over Head Projector ）シートなどの印刷媒体に文字を印刷出力する形態の画像形成装置（いわゆる印刷装置）であってもよいし、液晶やＣＲＴ（陰極線管）などの表示媒体に文字を表示する形態の表示装置であってもよい。以下では、代表して、画像出力装置として印刷装置を使用する印刷システムを例に説明する。
【００２７】
＜システム構成＞
図１は、画像出力システムの一例である印刷システムの構成例を示す図である。本実施形態の印刷システム１は、クライアントが使用するホスト側装置２と、ＳＯＣを利用して構成された画像出力装置の一例である印刷装置３が、通信線の一例である伝送路９（通信回線）で接続されている。印刷装置３は、印刷機能のみを持つ単機能機（いわゆるプリンタ）でもよいし、印刷機能だけでなく複写やＦＡＸなどの他の機能も持ついわゆる複合機でもよい。
【００２８】
伝送路９としては、ローカルエリアネットワーク（ＬＡＮ：Local Area Network）や電話回線などの有線通信回線、無線ＬＡＮなどの無線通信回線、これらの通信回線を組み合わせたもの、などが適用される。
【００２９】
システム構成的には、ＳＯＣを有する画像処理装置を含んで画像形成装置の一例である印刷装置３が構成され、この印刷装置３を含んで画像出力システムの一例である印刷システム１が構築されている。
【００３０】
ホスト側装置２は、印刷装置３に処理対象の画像を供給する画像供給装置の一例である。このホスト側装置２は、文字や図形や写真を含む文書データを作成して出力するもので、たとえばパーソナルコンピュータ（パソコン）が使用される。ホスト側装置２によって作成される文字・図形・写真を含む文書データは、ＰＤＬ（Page Description Language ）で記述された印刷データ（ＰＤＬデータ）として印刷装置３に送られる。ＰＤＬデータは、画像（写真、イメージ）、図形（グラフィックス）、文字などを同様に取り扱い、図形や文字などの拡大、回転、変形などが自由に制御できるデータである。
【００３１】
［ホスト側装置］
ホスト側装置２は、情報処理部として機能するもので、文書や図形などの画像データを生成するデータ取得部２１０と、ホスト側装置２の各部の動作を制御する中央制御部２２０と、印刷装置３との間のインタフェース機能をなすインタフェース部２３０（ＩＦ部）を有する。図示しないが、ハードディスクなどの記憶装置や、ＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory ）などで構成される記憶部も設けられる。
【００３２】
データ取得部２１０には、たとえば、文書や図形などのデータを生成するためのアプリケーションプログラムが組み込まれる。なお、データ取得部２１０は、外部で生成されたデータを取り込んで印刷出力に供するものであってもよい。
【００３３】
中央制御部２２０には、ホスト側装置２の全体を制御するソフトウェアであるＯＳ（オペレーティングシステム）や印刷装置３を制御するためのソフトウェアであるプリンタドライバＰＤが組み込まれる。
【００３４】
これにより、ホスト側装置２は、印刷装置３に対して印刷指示を発する装置を、プログラムに基づいてソフトウェア的に実現するようになる。すなわち、各機能部を構成するためのプログラムを格納したＣＤ−ＲＯＭなどからプログラムを読み出して図示しないハードディスク装置などにインストールさせておき、ハードディスク装置からプログラムを読み出して中央制御部２２０を構成する図示しないＣＰＵ（Central Processing Unit ）やＭＰＵ（Micro Processing Unit ）が決められた処理手順を実行することにより、各機能をソフトウェア的に実現する。
【００３５】
ホスト側装置２内のハードウェアや各種の装置、および、各種のソフトウェアは、オペレーティングシステムＯＳによって制御、管理されている。このオペレーティングシステムＯＳによる制御および管理の元で、アプリケーションプログラムが動作する。アプリケーションプログラムは、文字や画像などを印刷する指示を行なう。ここでは、印刷する内容はページ記述言語によって記述された描画情報として出力されるものとする。
【００３６】
たとえば、ホスト側装置２に組み込まれているアプリケーションプログラムから、イメージ描画命令、グラフィック描画命令、フォント描画命令などの命令種別を持った描画命令が順次プリンタドライバＰＤに入力される。
【００３７】
プリンタドライバＰＤは、通常、印刷装置３に付属して提供されるものであり、ホスト側装置２にロードされて機能するプログラムである。またプリンタドライバＰＤは、通常、特定の印刷装置３での使用が予想される様々なデータ形式にホスト側装置２を対応させるために使用される。プリンタドライバＰＤは、アプリケーションプログラムから描画情報を受け取ると、印刷装置３に送信する前に、様々な処理ステップを実行する。たとえば、アプリケーションプログラムから受け取った描画情報を印刷装置３で解釈可能なコマンドおよび描画オブジェクトの列に変換して送信する。
【００３８】
本実施形態では、プリンタドライバＰＤは描画命令を印刷装置３が理解可能なプリント命令としてＰＤＬデータに変換してインタフェース部２３０に出力する。インタフェース部２３０に入力されたプリント命令は、伝送路９（接続ケーブルやネットワーク）を通り印刷装置３に伝送される。印刷装置３は、受け取ったＰＤＬデータに従って、用紙に画像を印刷（画像出力）する。
【００３９】
［印刷装置］
印刷装置３は、画像出力装置の一例であり、ホスト側装置２から出力された印刷データ（ＰＤＬデータ）に基づいて印刷処理を実行する。ここでＰＤＬで作成されている印刷データは、ページ内の任意位置の画像、図形、文字を表現する描画命令およびデータを任意の順で配置した命令およびデータ列で構成されている。印刷装置３は、ページプリンタであり、印刷前に出力単位ごと（１ページごと）に画像データをレンダリング（描画展開）してからプリンタエンジン部にそのラスタデータを出力する。
【００４０】
このような機能の実現のために、印刷装置３は、ＳＯＣ（System On a Chip：システム・オン・チップ）と称される半導体集積回路を有する画像形成処理部３０と、画像形成処理部３０からの画像データに基づき印刷処理を実行する画像出力部３９を備える。
【００４１】
画像形成処理部３０は、中央演算制御処理部３１０、ＲＡＭ３１２、ＲＯＭ３１４、インタフェース部３３０、ＰＤＬデータ解釈部３４０（インタプリタ部）、描画処理装置として機能する画像処理装置の一例である画像処理部３５０を備える。本実施形態においては、画像処理部３５０が情報処理装置の一例であるＳＯＣ３５２を主要部として構成されている。また、画像形成処理部３０は、印刷制御部３７０（出力制御部）とハードディスク装置３８０（ＨＤＤ）を備える。
【００４２】
中央演算制御処理部３１０は、印刷装置３の全体を制御する。たとえば、ＲＯＭ３１４からＲＡＭ３１２へ制御プログラムやアプリケーションプログラムを読み込んで実行することにより、画像形成処理（画像処理）を実行する。この画像形成処理を実行するとき、中央演算制御処理部３１０は、画像形成処理の少なくとも一部を画像処理部３５０に分担させることで、画像処理部３５０との協調処理によって全体として画像形成処理を完結させる。
【００４３】
インタフェース部３３０は、ホスト側装置２との間のインタフェース機能をなす。たとえば、伝送路９を介して、ホスト側装置２との間でデータの送受信を行ない、印刷装置３（のプリンタドライバ）から送信されたＰＤＬ形式の印刷データを受信する。
【００４４】
ＰＤＬデータ解釈部３４０は、ＰＤＬデータを解釈し、得た描画命令を画像処理部３５０に渡す描画命令出力装置の一例である。ＰＤＬデータ解釈部３４０は、取り込んだ描画情報やコマンドと描画データの列などを認識し、コマンドと引数に組み立ててコマンドを解釈する。
【００４５】
画像処理部３５０は、ＰＤＬデータ解釈部３４０から受けとった解釈命令に基づいて、グラフィックス描画、文字描画、イメージ描画を行なうことで、ビットマップデータ（ラスタデータ）を生成する。このとき、画像処理部３５０は、生成したデータを一旦、ハードディスク装置３８０のページメモリ領域に記憶させる。たとえばカラー印刷を行なうのであれば、それぞれの色ごとに、たとえばＣ（シアン），Ｍ（マゼンタ），Ｙ（イエロ），Ｋ（ブラック）の４プレーンにラスタ化し、ハードディスク装置３８０のページメモリ領域に個別に記憶させる。なお、ハードディスク装置３８０にページメモリ領域を確保するのに代えて、ＲＡＭ３１２にページメモリ領域を確保してもよい。
【００４６】
印刷制御部３７０は、出力制御部の一例であり、画像処理部３５０により描画展開されたビットマップデータに基づいてプリンタエンジン部３９０による印刷処理を制御する。プリンタエンジン部３９０は、印刷制御部３７０の指令に従って印刷処理を実行する。プリンタエンジン部３９０とシステムバスとの間にはプリンタＩＦ部３９８が設けられる。プリンタエンジン部３９０は、画像処理部３５０にて処理されたデータに基づいて、画像を出力媒体に形成する画像形成部（画像出力部）の一例である。
【００４７】
印刷制御部３７０は、印刷を行なう際に、プリンタエンジン部３９０を起動し、出力単位分のビットマップデータを、プリンタＩＦ部３９８を介してプリンタエンジン部３９０に供給する。
【００４８】
ハードディスク装置３８０は、不揮発性の記憶媒体の一例であり、画像処理部３５０により生成されたラスタデータを記憶するだけでなく、ＰＤＬデータ解釈部３４０で解釈・変換した描画オブジェクトおよび描画演算指示（纏めて描画命令とも称する）を一時的に格納しておくためデータ格納部の一例としても機能する。
【００４９】
画像出力部３９は、画像形成処理部３０から受け付けた画像データに基づいて、画像出力処理の一例として、印刷処理を実行する。この機能の実現のため、画像出力部３９は、プリンタエンジン部３９０、画像処理部３９２、給紙部３９４、排出部３９６、後処理部３９７、プリンタＩＦ部３９８を備える。
【００５０】
プリンタエンジン部３９０は、出力処理部の一例であり、プリンタＩＦ部３９８を介して供給されるビットマップデータに従って、用紙に画像を形成して出力する。すなわち、プリンタエンジン部３９０は、ページメモリ領域に格納された画像データに従って実際に被記録媒体上に画像を形成する。プリンタエンジン部３９０としては、たとえばレーザ方式を始め、種々の方式の記録方法を採用してよい。このとき、画像処理部３９２にて、２値化処理やスクリーン処理を行なうこともある。
【００５１】
給紙部３９４は、図示しないが、１つまたは複数の給紙トレイを具備しておち、プリンタエンジン部３９０に供給される印刷媒体の一例である用紙を収容する。
【００５２】
排出部３９６は、図示しないが、プリンタエンジン部３９０にて印刷処理が実行された後の用紙が排出される排出トレイを具備する。排出部３９６は、印刷制御部３７０から回転角とともに回転指示を受けたとき、その指示に従った回転角で用紙を回転させてから排出する。
【００５３】
後処理部３９７は、印刷指示に後処理の指示が添付されているときには、その指示に従って後処理を行なう。「後処理」としては、たとえば、出力される用紙に対してステイプラによりステイプル処理する（用紙を短辺綴じ長辺綴じにする）ことや、用紙の短辺または長辺にパンチ穴を開けるパンチ処理などがある。
【００５４】
＜画像処理部＞
［装置構成］
図２は、画像処理部３５０のＳＯＣ３５２の構成例を示す図である。
【００５５】
なお、以下では、「情報処理部」を「プロセッサ」、「番地」を「アドレス」、「割付制御部」を「レイヤ制御部」、「割付部」を「ソケット」として記載することがある。
【００５６】
本実施形態の画像処理部３５０は、前述のようにＳＯＣ３５２を主要部として構成されている。以下では、このＳＯＣに着目して説明する。
【００５７】
ＳＯＣ３５２は、ホスト側装置２から供給された画像情報（本例では印刷データ）に基づき、情報処理として画像処理を実施するものである。この機能の実現のため、ＳＯＣ３５２は、割付管理部４００（レイヤ管理部）、割付制御部５００（レイヤ制御部）、プロセッサ６１０、インタフェース部６２０（接続中継部）、メモリ制御部６４０、初期化処理部６６０（システムリセット部）を備える。
【００５８】
本実施形態のＳＯＣ３５２は、複数個（１番からＮ番）のプロセッサ６１０を具備したマルチコア型ＳＯＣであり、各プロセッサ６１０が、それぞれ対応するインタフェース部６２０を介して割付制御部５００と接続されている。
【００５９】
ＳＯＣ３５２の外部には、複数（図では２つ）のメモリ６８０が設けられ、各メモリ６８０が対応するメモリ制御部６４０を介して割付制御部５００と接続されている。本例では、揮発性メモリ６８０_1と不揮発性メモリ６８０_2を使用している。揮発性メモリ６８０_1はワークメモリとして利用される。不揮発性メモリ６８０_2は、処理プログラムや設定データなどを保持する。各プロセッサ６１０は、これら２つのメモリ６８０を使って動作する。さらに、ＳＯＣ３５２の外部には電源部６９０が設けられ、複数のプロセッサ６１０などの各部に対して電源電圧の供給がなされるようになっている。
【００６０】
割付管理部４００は、割付管理部４００内の情報記憶部（主記憶部）の一例である揮発性メモリ４１０を有する。本実施形態では、不揮発性メモリ４１０は、管理情報Ｊ１０と、外部から供給されるアドレス変換情報（番地変換情報）を含む割付管理情報Ｊ１２（レイヤ管理情報）を記憶する。つまり、不揮発性メモリ４１０は、外部からが受け付けたアドレス変換情報を含む割付管理情報Ｊ１２を記憶する情報記憶部として機能する。
【００６１】
「管理情報Ｊ１０」は、本実施形態の場合、割付管理情報Ｊ１２の設定数つまり割付部５４０やそれに対応するプロセッサ６１０の数が該当する。
【００６２】
「割付管理情報Ｊ１２」については、後で詳しく説明する。詳細は後述するが、割付管理情報Ｊ１２には、各プロセッサ６１０_@の最高動作周波数や消費電力に関する動作特性情報が含まれており、不揮発性メモリ４１０は、この動作特性情報を記憶する動作特性情報記憶部として機能する。
【００６３】
割付管理部４００は、ＳＯＣ３５２の外部から入力された割付管理情報Ｊ１２を不揮発性メモリ４１０に格納するとともに、予め決められたタイミングで管理情報Ｊ１０と割付管理情報Ｊ１２を割付制御部５００へ出力する。
【００６４】
割付制御部５００は、割付管理部４００から通知される割付管理情報Ｊ１２に含まれている動作特性情報（最高動作周波数情報や消費電力情報の各ランク）に基づき、各情報処理部の全体としての処理負荷および／または電力消費が低減するように、情報処理の割当て先を決定して、各プロセッサ６１０_@の何れを稼働させ何れを非稼働にするかを制御する（処理負荷低減処理を制御する）動作制御部の一例である。
【００６５】
割付制御部５００は、割付部制御部５２０（ソケット制御部）、各インタフェース部６２０と対応する割付部５４０、各メモリ制御部６４０と対応する割付部５４２、および割付制御バス５６０（レイヤ制御バス）を具備する。割付部制御部５２０と割付部５４０が割付制御バス５６０を介して接続されている。
【００６６】
割付部制御部５２０は、割付管理部４００からの各割付部５４０用の割付管理情報Ｊ１２を、割付制御バス５６０を介して対応する各割付部５４０に向けて送信する。このとき、割付部制御部５２０は、電源投入時や情報処理の変更要求があったときには、情報処理内容（特に動作周波数に関係するもの）と動作特性情報（最高動作周波数情報や消費電力情報の各ランク）に基づき、適正な情報処理の割当て先を決定して、割当て先を組み替えるときには、それに合わせて割付管理情報Ｊ１２の入替えを行なう。
【００６７】
すなわち、割付部制御部５２０は、各プロセッサ６１０_@への処理の割当てを制御する際に、ＳＯＣ３５２全体としての処理効率と電力消費の低減を図るように、不揮発性メモリ４１０に保持した動作特性情報（最大動作周波数情報・消費電力情報）を参照して、ホスト側装置２からの要求処理に応じた個別処理を担当する各プロセッサ６１０_@の組合せ（何れで稼働させるのかと、非稼働にするもの）の適正化を図る。
【００６８】
各プロセッサ６１０_@と対応する各割付部５４０_@は、状態制御部４２０から割付管理情報Ｊ１２の組替えが指示されたときには、その指示に従って割付管理情報Ｊ１２を入れ替える。
【００６９】
割付部５４０_@は、各プロセッサ６１０_@（複数の情報処理部）に関わる共通のメモリマップに対応する予め設定されるアドレス変換情報を基に、対応するプロセッサ６１０_@から出力されるアドレスについてアドレス変換するインタフェース部として機能する。割付制御部５００では、割付管理部４００からの割付管理情報Ｊ１２に基づき割付部５４０ごとにアドレス変換を実施する。
【００７０】
各プロセッサ６１０は、固有のメモリマップの情報に従って予め決められた処理を実行する情報処理部の機能を有しており、異種であるのか同種であるのかは問わない。この例では、たとえば、プロセッサ６１０_1とプロセッサ６１０_2が同種で、プロセッサ６１０_3はプロセッサ６１０_1，６１０_2とは異種であってもよい。
【００７１】
初期化処理部６６０は、ＳＯＣ３５２の外部（たとえば図示しないリセット部）からのリセット解除信号に同期してＳＯＣ３５２の内部のシステムリセット信号RST1を生成して割付管理部４００と割付制御部５００に供給する。
【００７２】
＜割付管理情報＞
図３は、割付管理情報Ｊ１２のフォーマット例を説明する図である。
【００７３】
割付管理情報Ｊ１２は、割付指定情報CD、制御テーブルCT、およびアドレス変換テーブルATを構成要素とする。このようなフォーマットの割付管理情報Ｊ１２は、ＳＯＣ３５２の内部に配置されているプロセッサ６１０と対応する割付部５４０の数だけ生成される。この例は、「Ｎ」個の割付部５４０がＳＯＣ３５２に配置されているので、「Ｎ」個の割付管理情報Ｊ１２が生成される。
【００７４】
割付指定情報CDは、割付制御部５００内の各割付部５４０の中の何れのソケットに対する情報であるかを示す情報を意味する。つまり、割付指定情報CDは割付部制御部５２０のどの割付部５４０に対する情報であるかを示すソケット指定情報である。割付指定情報CDは、割付指定識別子CD_1（ソケット指定ＩＤ）と制御タイプCD_2とプロセッサ特性情報CD_3とプロセッサ要求情報CD_4を構成要素とする。
【００７５】
割付指定識別子CD_1は、該当する割付部５４０の識別情報を示すものである。制御タイプCD_2は、割付部５４０に対応するプロセッサ６１０との間でたとえばバースト転送モードやシングル転送モードなどの何れの転送モードでデータ転送（通信）が可能かを示すものである。
【００７６】
プロセッサ特性情報CD_3は、動作特性情報（最高動作周波数情報や消費電力情報の各ランク）の一例である。具体的には、プロセッサ特性情報CD_3は、割付指定情報CDの割付指定識別子CD_1で指定される割付部５４０に対応するプロセッサ６１０の処理性能を区分け（クラス分け・ランク付け）する情報である。このプロセッサ特性情報CD_3は、ＳＯＣ製造検査にて認識した各ＳＯＣ３５２（コア）の最高動作周波数情報や消費電力情報に基づきランクを付けて設定する。
【００７７】
プロセッサ要求情報CD_4は、ホスト側装置２からの要求処理を行なうために必要となるプロセッサに要求される性能を示すもので、本実施形態では特に動作周波数が該当する。
【００７８】
制御テーブルCTは、割付指定情報CDの割付指定識別子CD_1で指定される割付部５４０に対する制御情報を示すテーブルを意味する。制御テーブルCTは、アドレス変換テーブル有効セット数情報CT_1と、転送モード設定情報CT_2と、起動可否設定情報CT_3と、電源遮断可否設定CT_4を構成要素とする。
【００７９】
アドレス変換テーブル有効セット数情報CT_1は、アドレス変換テーブルATに記憶される複数のセット情報における有効なセット情報の数を示す情報である。
【００８０】
転送モード設定情報CT_2は、割付部５４０が対応するプロセッサ６１０との間でデータ転送する際の転送モード（たとえばシングル転送モードまたはバースト転送モード）を示す情報である。
【００８１】
起動可否設定情報CT_3は、ＳＯＣ３５２に電源が投入されたときに、割付指定情報CDの割付指定識別子CD_1で指定される割付部５４０に対するプロセッサ６１０を起動させるか否かを示す情報である。ここで、起動可否設定情報CT_3は、プロセッサ６１０を起動させる場合にはリセット解除信号RST_off を意味し、プロセッサ６１０を起動させない場合はリセット信号RST_onを意味する。
【００８２】
電源遮断可否設定CT_4は、割付指定情報CDの割付指定識別子CD_1で指定される割付部５４０に対応するプロセッサ６１０に供給される電源電圧の供給の遮断の可否を示す情報である。
【００８３】
アドレス変換テーブルATは、割付指定情報CDの割付指定識別子CD_1で指定される割付部５４０に指定するテーブルを意味する。アドレス変換テーブルATは、複数のセットSTを含んでいる。各セットSTは、入力ベースアドレスAT_1と、アドレスマスクAT_2と、アドレスレングスAT_3と、出力ベースアドレスAT_4を構成要素とする。
【００８４】
本実施形態では、アドレス変換情報は、制御テーブルCTのアドレス変換テーブル有効セット数情報CT_1およびアドレス変換テーブルATを含んでいる。
【００８５】
＜処理性能ランク情報＞
図４は、各割付部５４０に対応付けられるプロセッサ特性情報CD_3（各プロセッサ６１０_@の動作周波数情報および消費電力情報）の一例を説明する図である。
【００８６】
プロセッサ特性情報CD_3は、各プロセッサ６１０_@についての製造検査時の測定結果に基づき、最高動作周波数情報と消費電力情報を、ランク分けして設定される。ソケット指定ＩＤは、各割付部５４０_@（つまりプロセッサ６１０_@）の割付指定識別子CD_1に対応する。
【００８７】
図示した例では、最高動作周波数情報は３ビットデータで、消費電力情報は４ビットデータで示している。消費電力情報は、６００ＭHz動作仕様のものと４００ＭHz動作仕様のものに区分けしてランク付けしている。消費電力情報のランク分けは、ビットデータの小さなものほど電力消費が少ないことを意味するものとする。
【００８８】
本実施形態では、ＳＯＣ製造検査にて認識した各ＳＯＣ３５２を構成するプロセッサ６１０_@の最高動作周波数情報や消費電力情報を対応付けたプロセッサ特性情報CD_3に基づき、割付指定情報CDに対応付けて制御テーブルCTおよびアドレス変換テーブルATを作成し、そのデータをＳＯＣ３５２の内部の記憶部（不揮発性メモリ４１０）に割付管理情報Ｊ１２に含めて保持する。
【００８９】
割付制御部５００は、各プロセッサ６１０_@の製造時の製造特性（特に、最大動作周波数や消費電力）に合わせて、ＳＯＣ３５２全体としての処理負荷や電力消費の低減を図るように、ホスト側装置２から要求されている処理内容に応じた適正な動作周波数・消費電力のプロセッサ６１０の組合せを決定する。組合せに不要なプロセッサ６１０については非稼働（動作不能）の設定をすることで、さらに電力消費の低減を図る。
【００９０】
この処理は、電源投入時や処理変更要求があったときに実行される。たとえば、各割付部５４０_@は、制御テーブルCTの起動可否設定情報CT_3、電源遮断可否設定CT_4、プロセッサ特性情報CD_3、および各プロセッサ６１０_@の稼働情報K1を参照して、処理変更要求CH_reqを発する。このとき、起動可否設定情報CT_3、電源遮断可否設定CT_4、各プロセッサ６１０_@の稼働情報K1も通知するのがよい。
【００９１】
割付部制御部５２０は電源投入時や割付部５４０_@から処理変更要求CH_reqを受けたとき、各割付部５４０_@に登録されているプロセッサ特性情報CD_3と自身が管理するプロセッサ要求情報CD_4に基づき適正な情報処理の割当て先を決定する。現時点の割当て先を組み替えるときには、それに合わせて割付管理情報Ｊ１２（特にアドレス変換テーブルATと制御テーブルCTのアドレス変換テーブル有効セット数情報CT_1）の入れ替えを行なう。この点に関しては、後で詳しく説明する。
【００９２】
＜割付管理部＞
図５は、割付管理部４００の詳細を説明する図である。
【００９３】
割付管理部４００は、不揮発性メモリ４１０、状態制御部４２０、割付管理情報・受信制御部４３０、受信バッファ４４０、不揮発性メモリ制御部４５０、送信バッファ４６０、送信制御部４７０、および割付管理情報・送信制御部４８０を有している。
【００９４】
不揮発性メモリ４１０は、前述のように、管理情報Ｊ１０と割付管理情報Ｊ１２を記憶する。
【００９５】
状態制御部４２０は、初期化処理部６６０からのシステムリセット信号RST1や、情報処理部の一例であるＳＯＣ３５２の外部の装置（外部装置）から出力される割付管理部・処理モードを受け付けて、これら受け付けたシステムリセット信号RST1や割付管理部・処理モードの状態を確認するとともに、確認した結果を基に割付管理部４００の処理を制御する。外部装置としては、たとえば、データの書込み処理を実施するコンピュータやデータ書込み装置（ライタ）が適用される。
【００９６】
本実施形態では、割付管理部・処理モードには、データの書込み処理を示すライトモード、データの読出し処理を示すリードモード、アドレス変換処理を示す通常起動モードが含まれている。
【００９７】
割付管理部・処理モードは、たとえば、２ビットのデータで表現するようにした場合、「０１」ではライトモード、「１０」ではリードモード、「００」では通常起動モードと定義する。もちろん、ここで示したモード設定の値は一例に過ぎない。
【００９８】
状態制御部４２０は、割付管理部・処理モードがライトモードのときは、割付管理情報・受信制御部４３および不揮発性メモリ制御部４５０に対して、データの書込みを実施するように制御する。また、状態制御部４２０は、割付管理部・処理モードがリードモードのときは、不揮発性メモリ制御部４５０に対してデータの読出しを実施するように制御するとともに、割付管理情報・送信制御部４８０に対してはデータの送信を実施するように制御する。また、状態制御部４２０は、割付管理部・処理モードが通常起動モードのときは、不揮発性メモリ制御部４５０に対してデータの読出しを実施するように制御するとともに、送信制御部４７０に対してはデータの送信を実施するように制御する。
【００９９】
割付管理情報・受信制御部４３０は、アドレス変換機能を有する複数のインタフェース部の一例である割付部５４０（ソケット）を識別する割付指定識別子CD_1および各割付部５４０に関わるアドレス変換情報を外部装置から受け付ける情報受付部として機能する。
【０１００】
また、割付管理情報・受信制御部４３０は、電源電圧が供給されるものの未使用状態に設定されている情報処理部（プロセッサ６１０）に対応するインタフェース部（割付部５４０）を示す未使用状態情報を外部装置から受け付ける未使用状態情報受付部や電源遮断を示す電源遮断情報を外部装置から受け付ける電源遮断情報受付部としても機能する。未使用状態情報と電源遮断情報を纏めて電源情報とも称し、未使用状態情報受付部と電源遮断情報受付部を纏めて電源情報受付部とも称する。
【０１０１】
図３で示したように、外部装置から供給される割付管理情報Ｊ１２には、割付指定識別子CD_1、各割付部５４０に関わるアドレス変換情報、未使用状態情報、電源遮断情報が含まれる。
【０１０２】
割付管理情報・受信制御部４３０は、状態制御部４２０の制御に基づき、外部装置から出力された割付管理情報Ｊ１２を受信して、受信バッファ４４０に渡す。
【０１０３】
受信バッファ４４０は、割付管理情報・受信制御部４２０によって受信された割付管理情報Ｊ１２を保持する。
【０１０４】
不揮発性メモリ制御部４５０は、状態制御部４２０の制御に基づき、受信バッファ４４０から割付管理情報Ｊ１２を読み出して不揮発性メモリ４１０に格納するとともに、不揮発性メモリ４１０から割付管理情報Ｊ１２を読み出して送信バッファ４６０に渡す。
【０１０５】
送信バッファ４６０は、不揮発性メモリ制御部４４０によって読み出された割付管理情報Ｊ１２を保持する。
【０１０６】
送信制御部４７０は、状態制御部４２０の制御に基づき、送信用バッファ１５０に保持された割付管理情報Ｊ１２を割付制御部５００に向けて送信する。
【０１０７】
割付管理情報・送信制御部４８０は、状態制御部４２０の制御に基づき、送信用バッファ１５０に保持された割付管理情報Ｊ１２を外部装置に向けて送信する。この処理は、外部装置が割付管理情報Ｊ１２に関してのベリファイのために実施される。
【０１０８】
割付管理情報・受信制御部４３０、不揮発性メモリ制御部４５０、送信制御部４７０、および割付管理情報・送信制御部４８０は、状態制御部４２０の制御に従って予め決められた処理を実施する。この際、これら各機能部は、たとえば受信したデータ、書き込んだデータ、読み出したデータ、送信したデータなどの処理過程の各データのデータ量（データサイズ）や処理を終了した旨を状態制御部４２０へ通知する。
【０１０９】
以上のことから理解されるように、状態制御部４２０、不揮発性メモリ制御部４５０、および送信制御部４７０により、各割付部５４０に対し、情不揮発性メモリ４１０に記憶されている割付指定識別子CD_1およびアドレス変換情報を出力し、アドレス変換情報記憶部（アドレス変換テーブルATを記憶する記憶部および制御テーブルCTを記憶する記憶部）に記憶するように制御する制御部が構成される。
【０１１０】
＜割付部＞
図６は、割付部５４０の詳細を説明する図である。
【０１１１】
割付制御部５００の割付部５４０は、バス側転送制御部７２０、アドレス変換テーブル部７３０、制御テーブル部７４０、ＩＦ側転送制御部７５０、アドレス変換部７６０、および処理性能ランク制御部７８０を備える。
【０１１２】
アドレス変換テーブル部７３０および制御テーブル部７４０により、プロセッサ６１０_@に対応する割付部５４０_@に関わるアドレス変換情報（アドレス変換テーブル有効セット数情報CT_1およびアドレス変換テーブルAT）を記憶するアドレス変換情報記憶部が構成される。
【０１１３】
バス側転送制御部７２０は、割付制御バス５６０に転送されている割付管理情報Ｊ１２の中の割付指定情報CDの割付指定識別子CD_1を確認し、割付指定識別子CD_1が割付部５４０を示しているので適合すると判断したときは、割付管理情報Ｊ１２の中の制御テーブルCTおよびアドレス変換テーブルATを受信して、これらの情報の設定の制御を行なう。たとえば、バス側転送制御部７２０は、アドレス変換テーブルATをアドレス変換テーブル部７３０に向けて転送し、制御テーブルCTを制御テーブル部７４０に向けて転送する。
【０１１４】
アドレス変換テーブル部７３０は、バス側転送制御部７２０から転送されてきたアドレス変換テーブルATを格納する。特に、本実施形態においては、アドレス変換テーブル部７３０と制御テーブル部７４０のアドレス変換テーブル有効セット数情報CT_1を担当するレジスタは、アドレス情報を記憶するアドレス情報記憶部の一例である不揮発性メモリ４１０から読み出された対応するプロセッサ６１０_@のアドレス情報を記憶する割付番地情報記憶部として機能する。
【０１１５】
制御テーブル部７４０は、バス側転送制御部７２０から転送されてきた制御テーブルCTを格納するとともに、制御テーブルCTの各構成要素に設定されている情報に基づく制御信号を出力する。たとえば、制御テーブル部７４０は、アドレス変換テーブル有効セット数情報CT_1をアドレス変換部７６０に向けて出力し、転送モード設定情報CT_2をバス側転送制御部７２０およびＩＦ側転送制御部７５０に向けて出力し、起動可否設定情報CT_3および電源遮断可否設定CT_4を割付部５４０_@に対応するプロセッサ６１０_@に向けて出力する。
【０１１６】
割付番地情報記憶部と割付動作特性情報記憶部を纏めて割付記憶部（ローカル記憶部）と称する。
【０１１７】
ＩＦ側転送制御部７５０は、割付部５４０とインタフェース部６２０を介して接続されるプロセッサ６１０とのインタフェースを実施する。たとえばＩＦ側転送制御部７５０は、インタフェース部６２０を介してプロセッサ６１０から出力されたアドレスを受信するとともに、この受信したアドレスをアドレス変換部７６０に向けて出力する。
【０１１８】
アドレス変換部７６０は、アドレス変換テーブル部７３０および制御テーブル部７４０の記憶内容（アドレス変換テーブル有効セット数情報CT_1およびアドレス変換テーブルAT）を基に、プロセッサ６１０から出力されるアドレスについてアドレス変換するアドレス変換部の一例である。アドレス変換部７６０は、ＩＦ側転送制御部７５０からのアドレスについて、制御テーブル部７４０からのアドレス変換テーブル有効セット数情報CT_1およびアドレス変換テーブル部７３０内のアドレス変換テーブルATを基にアドレス変換を実施する。
【０１１９】
処理性能ランク制御部７８０は、割付部制御部５２０から通知されたプロセッサ特性情報CD_3を記憶する。処理性能ランク制御部７８０は、割付管理情報・受信制御部４３０が受け付けた情報を基に未使用状態に設定する情報処理部（プロセッサ６１０）に向けてリセット信号RST_onや電源遮断制御信号Poffのインアクティブレベルを出力する電源遮断制御部の一例である。また、処理性能ランク制御部７８０は、使用状態に設定する情報処理部（プロセッサ６１０）に向けてリセット解除信号RST_off や電源遮断制御信号Poffのアクティブレベルを出力する稼働制御部の一例でもある。
【０１２０】
処理性能ランク制御部７８０は、制御テーブル部７４０が保持している制御テーブルCTの起動可否設定情報CT_3、電源遮断可否設定CT_4、ＩＦ側転送制御部７５０を介して各プロセッサ６１０から得られる稼働情報K1、およびプロセッサ特性情報CD_3を参照して、対応するＳＯＣ３５２の稼働／非稼働を制御する。
【０１２１】
より具体的には、処理性能ランク制御部７８０は、制御テーブル部７４０からの起動可否設定情報CT_3および電源遮断可否設定CT_4と、プロセッサ特性情報CD_3と、ＩＦ側転送制御部７５０を介して取得した稼働情報に基づき、オフさせる（未使用状態に設定する）ときにはプロセッサ６１０_@に向けてリセット信号RST_onを出力するとともに電源遮断制御信号Poffをアクティブにし、オンさせる（使用状態に設定する）ときにはプロセッサ６１０_@に向けてリセット解除信号RST_off を出力するとともに電源遮断制御信号Poffをインアクティブに（つまり電源遮断制御を解除）する。
【０１２２】
たとえば、ＳＯＣ３５２の割付制御部５００では、電源電圧が供給されるものの未使用状態に設定されるプロセッサ６１０_OFFに対応する割付部５４０_OFFの処理性能ランク制御部７８０は、ＳＯＣ３５２の電源が投入された後、割付部５４０_OFFに対応する制御テーブル部７４０に設定されている電源遮断可否設定CT_4に基づき電源遮断解除の指示を受ける。
【０１２３】
処理性能ランク制御部７８０は、リセット解除の指示を割付管理部４００から受けるまでは、リセット信号RST_onをを出力するとともに、電源遮断制御信号Poffをアクティブにして割付部５４０_OFFに対応するプロセッサ６１０_OFFの電源を遮断したままにしておく。そして、電源遮断解除の指示状態になった後には、機能的には割付部５４０_on の処理性能ランク制御部７８０に切り替り、リセット解除信号RST_off をプロセッサ６１０_OFFに供給してイニシャライズ（初期化）するとともに電源遮断制御信号Poffをインアクティブにして、使用状態のプロセッサ６１０_on に切り替える。
【０１２４】
このとき、処理負荷低減のため、割付制御バス５６０を介して割付部制御部５２０に対して処理変更要求CH_reqを行なう。割付部制御部５２０では、各割付部５４０_@のプロセッサ特性情報CD_3と自身が管理するプロセッサ要求情報CD_4に基づき、要求処理を実現可能なプロセッサで消費電力が最も最低となるような組合せを決定する。その結果に基づき、割付部５４０には、アドレス変換テーブルATと制御テーブルCTのアドレス変換テーブル有効セット数情報CT_1の入れ替えが指示される。
【０１２５】
「処理負荷低減」のためであるか否かを問わず、電源電圧が供給されるものの未使用状態に設定されるプロセッサ６１０_OFFにおいては、電源遮断やクロック停止が実施される。これは、プロセッサ６１０_OFFの消費電力の低減を意味する。
【０１２６】
＜割付部制御部＞
図７は、割付部制御部５２０の詳細と各割付部５４０_@の処理性能ランク制御部７８０と関係を説明する図である。
【０１２７】
割付部制御部５２０は、割付部選択処理部８１０と割付部選択テーブル部８２０を備える。
【０１２８】
割付部選択処理部８１０は、各割付部５４０_@のプロセッサ特性情報CD_3とプロセッサ要求情報CD_4を割付管理部４００から受信する。割付部選択処理部８１０は、割付部選択テーブル部８２０の割付部選択テーブルSTにプロセッサ要求情報CD_4を登録するとともに、各割付部５４０_@にプロセッサ特性情報CD_3を送信する。割付部５４０_@は、処理性能ランク制御部７８０にプロセッサ特性情報CD_3を設定する。
【０１２９】
割付部選択テーブル部８２０が管理する割付部選択テーブルSTは、割付部参照情報SL、プロセッサ要求情報CD_4、割付部選択識別情報SLIDを、割付部５４０_@ごとに対応付けたものである。
【０１３０】
割付部参照情報SLは、各割付部５４０_@へ割付部選択管理情報Ｊ１４を登録する際に用いる割付管理情報Ｊ１２を参照するために用いられるものである。
【０１３１】
割付部選択識別情報SLIDは、各割付部５４０_@のプロセッサ特性情報CD_3と割付部参照情報SLとプロセッサ要求情報CD_4に基づき割付部制御部５２０が選択した割付部５４０_@を特定する識別情報である。
【０１３２】
＜割付指定情報の登録処理＞
図８は、割付指定情報CDの登録処理を説明する図である。割付部制御部５２０の割付部選択処理部８１０は、割付管理部４００から通知された割付管理情報Ｊ１２を対応する割付部５４０に設定する。以下では、プロセッサ特性情報CD_3とプロセッサ要求情報CD_4に基づく割付部５４０_@の選択処理と関わる登録処理時について説明する。
【０１３３】
割付部選択処理部８１０は、割付指定情報CDの内のプロセッサ要求情報CD_4を、割付部選択テーブル部８２０に渡す。割付部選択テーブル部８２０は、それを割付部選択テーブルSTに設定する。また、割付部選択処理部８１０は、残りの割付指定識別子CD_1、制御タイプCD_2、プロセッサ特性情報CD_3を、プロセッサ属性情報として、対応する割付部５４０_@に送信する。
【０１３４】
ここで、割付部選択処理部８１０は、プロセッサ特性情報CD_3とプロセッサ要求情報CD_4を参照して、ホスト側から要求された処理をできるだけ効率的に実現可能なプロセッサ６１０の組合せとなるように処理負荷低減処理を行なう。「できるだけ効率的」とは、動作周波数には無駄がなく、さらに電力消費ができるだけ少ないことを意味する。つまり、処理負荷低減処理に当たっては、許容される範囲で低消費電力となるプロセッサ６１０_@を選択すること、また、動作時の処理負荷低減を制御することで消費電力を抑えること、さらに、動作させるプロセッサ６１０_@の数を適用領域に対して適正にすることを考慮する。
【０１３５】
割付部選択処理部８１０は、プロセッサ６１０_@の組合せを決定したら、対応する割付部５４０_@の割付管理情報Ｊ１２を更新する。このとき、アドレス変換テーブルATと制御テーブルCTのアドレス変換テーブル有効セット数情報CT_1の入れ替えを行なう。
【０１３６】
たとえば、設計上の初期設定では、６００ＭHz動作が必要な処理Ａをプロセッサ６１０_A、４００ＭHz動作が必要な処理Ｂをプロセッサ６１０_Bに割り当てていたとする。割付部選択処理部８１０は、プロセッサ６１０_A，６１０_Bの各プロセッサ特性情報CD_3を基に、プロセッサ要求情報CD_4で規定される動作周波数から許容される範囲で、動作周波数が遅く、また消費電力の少ない組合せを選択することで、「処理負荷低減」を図る。組合せを変えるときには、その変更に合わせて、割付部選択処理部８１０は、アドレス変換テーブルATと制御テーブルCTのアドレス変換テーブル有効セット数情報CT_1の入れ替えを行なう。結果的に、各割付部５４０_@（ソケット）は、他の割付部５４０と制御テーブルCTおよびアドレス変換テーブルATを入れ替えて処理を行なう。
【０１３７】
この際には、他の処理を担当する他のプロセッサ６１０_@との競合があってはならないし、電源起動や電源遮断を制御できるものであることが必要になるので、割付部選択処理部８１０は、処理性能ランク制御部７８０から通知される各プロセッサ６１０_@の稼動情報K1や起動可否設定情報CT_3や電源遮断可否設定CT_4を参照する。
【０１３８】
＜割付部選択管理情報＞
図９は、割付部選択管理情報Ｊ１４を説明する図である。図９では、割付部選択テーブルSTをソケット選択テーブル、割付管理情報Ｊ１２をレイヤ管理情報、割付部選択管理情報Ｊ１４をソケット選択レイヤ管理情報とも記す。
【０１３９】
割付部制御部５２０は、割付部参照情報SL（Ｘ）に関して、プロセッサ特性情報CD_3とプロセッサ要求情報CD_4に基づいて要求処理を動作可能で電力消費が最低となる割付部５４０_Yを選択すると、割付部５４０_Yを特定する割付部選択識別情報SLID（Ｙ）を割付部選択テーブルSTに設定する。
【０１４０】
その後、割付部制御部５２０は、割付部選択識別情報SLIDに「未選択」ではない割付部５４０_Yが設定されていた場合、対応する割付部参照情報SL（Ｘ）に基づき、割付部５４０_Xの割付管理情報Ｊ１２を読み出し、割付部５４０_jの割付部選択管理情報Ｊ１４を生成する。
【０１４１】
たとえば、割付部選択テーブルSTにおいて、割付部参照情報SL（Ｘ）に関して割付部５４０_Yが割付部選択識別情報SLIDに設定されている場合で説明する。割付部選択処理部８１０は、割付部５４０_Xの割付管理情報Ｊ１２の送信を割付管理部４００に要求する。これを受けて、割付管理部４００の状態制御部４２０は不揮発性メモリ４１０から割付部５４０_Xの割付管理情報Ｊ１２（割付指定情報CD、制御テーブルCT、アドレス変換テーブルAT）を読み出して割付部制御部５２０に送信する。
【０１４２】
割付部制御部５２０の割付部選択処理部８１０は、状態制御部４２０から通知された割付部５４０_Xの割付管理情報Ｊ１２の割付指定情報CDの割付指定識別子CD_1（この例では割付部５４０_Xの識別子）を割付部選択識別情報SLID（この例では割付部５４０_Yの識別子）に置き換えたものを、割付部５４０_Yの割付部選択管理情報Ｊ１４として生成する。割付部制御部５２０は、この割付部選択管理情報Ｊ１４を割付部５４０_Yに送信する。
【０１４３】
つまり、割付部制御部５２０は、プロセッサ特性情報CD_3とプロセッサ要求情報CD_4に基づいて要求処理を動作可能で電力消費ができるだけ低くなる割付部５４０を選択したときに、プロセッサ６１０の組替えが発生したら、それに対応するように、割付管理情報Ｊ１２の設定情報を更新する。
【０１４４】
＜処理負荷低減処理＞
図１０は、割付部制御部５２０による処理負荷低減処理を説明するフローチャートである。ここでは、電源投入時の場合で説明する。
【０１４５】
ＳＯＣ３５２に関しては、製造検査にて認識した各プロセッサ６１０の最高動作周波数情報および消費電力情報をプロセッサ特性情報CD_3に対応付け、割付指定情報CD（プロセッサ特性情報CD_3を含む）とアドレス変換テーブルATと制御テーブルCTを構成要素とする割付管理情報Ｊ１２を作成して、割付管理部４００の不揮発性メモリ４１０に格納しておく（Ｓ１０）。
【０１４６】
ＳＯＣ３５２の電源投入およびリセット解除が行なわれると（Ｓ２０）、割付管理部４００は、割付管理部・処理モードを確認する（Ｓ２２）。割付管理部４００は、通常起動モード以外のときには、それぞれのモードに応じた処理を行なう（Ｓ２２−ＮＯ）。
【０１４７】
通常起動モードのときは（Ｓ２２−ＹＥＳ）、割付管理部４００は、不揮発性メモリ４１０に記憶されている割付管理情報Ｊ１２に従い、各割付部５４０_@のプロセッサ特性情報CD_3とプロセッサ要求情報CD_4を割付部制御部５２０に向けて送信する（Ｓ２４）。
【０１４８】
割付部制御部５２０の割付部選択処理部８１０は、プロセッサ要求情報CD_4を、割付部選択テーブル部８２０に渡す。割付部選択テーブル部８２０は、それを割付部選択テーブルSTに設定する（Ｓ２６）。また、割付部選択処理部８１０は、プロセッサ属性情報（割付指定識別子CD_1、制御タイプCD_2、プロセッサ特性情報CD_3）を、対応する割付部５４０_@に送信する（Ｓ２８）。割付部５４０_@は、処理性能ランク制御部７８０にプロセッサ特性情報CD_3を設定する（Ｓ２９）。
【０１４９】
割付部選択処理部８１０は、割付部選択識別情報SLIDの選択処理を開始する（Ｓ３０）。このとき、割付部選択処理部８１０は先ず、処理オペレータｘの割付部参照情報SL（Ｘ）に着目し、各割付部５４０_@のプロセッサ特性情報CD_3の「最高動作周波数情報」に基づき、プロセッサ特性情報CD_3のプロセッサ要求情報CD_4で規定される「動作周波数情報」を満たす「最高動作周波数」の未使用の割付部５４０_@を検索する（Ｓ３２）。
【０１５０】
割付部選択処理部８１０は、該当した未使用のものの中で最も電力消費の少ない割付部５４０_@を選択して割付部選択識別情報SLIDに登録する（Ｓ３４）。すなわち割付部選択処理部８１０は、該当した未使用のものについてさらに、そのプロセッサ特性情報CD_3の「消費電力情報」に基づき、消費電力が最も少ないもの（割付部５４０_Yであるとする）を選択し、その割付指定識別子CD_1を割付部参照情報SL（Ｘ）の割付部選択識別情報SLIDに登録する。
【０１５１】
割付部選択処理部８１０は、オペレータＸを順次変更（増分）して同様の処理を繰り返す（Ｓ３６−ＮＯ）。すなわち、割付部選択処理部８１０は、割付部選択テーブルSTの割付部参照情報SL（Ｘ）にて、Ｘが１から全てについて、割付部選択識別情報SLIDの選択が完了するまで、処理を繰り返す。このとき、同一の割付部５４０（つまりプロセッサ６１０）について選択の重複が起きないように、ステップＳ３２では、既に選択されているもの以外のもの（未使用のもの）の中から該当のものを検索する。
【０１５２】
全てについて割付部選択識別情報SLIDの選択が完了すると（Ｓ３６−ＹＥＳ）、割付部選択処理部８１０は、割付部選択テーブルSTの割付部参照情報SL（Ｘ）の割付部選択識別情報SLIDで「未選択」以外のもの（割付部５４０_Yとする）について、割付部参照情報SL（Ｘ）に基づき割付管理部４００から対応の割付管理情報Ｊ１２を読み出す（Ｓ４０）。そして、割付部参照情報SL（Ｘ）の割付指定識別子CD_1を割付部選択識別情報SLIDのものに変更することで割付部５４０_Y用の割付部選択管理情報Ｊ１４を生成する（Ｓ４２）。図９に示したように、割付部選択管理情報Ｊ１４には、更新された割付指定識別子CD_1（割付部５４０_Yの識別子）の他に、オペレータＸ（割付部５４０_X用）の制御テーブルCTとアドレス変換テーブルATが含まれている。割付部選択処理部８１０は、この割付部選択管理情報Ｊ１４を、対応の割付部５４０_Yへ送信する（Ｓ４４）。
【０１５３】
割付部５４０_Yは、割付部選択処理部８１０から割付部５４０_Y用の割付部選択管理情報Ｊ１４を受信すると、それに含まれている元々の割付部５４０_X用の制御テーブルCTを制御テーブル部７４０に設定し、元々の割付部５４０_X用のアドレス変換テーブルATをアドレス変換テーブル部７３０に設定する（Ｓ４６）。これによって、元々の割付部５４０_X用の設定情報（この例では制御テーブルCTとアドレス変換テーブルAT）が割付部５４０_Yのものとして組み替えられる。
【０１５４】
割付部選択識別情報SLIDで「未選択」以外のもの全てについてステップＳ３２〜Ｓ４６が完了すると（Ｓ４８−ＹＥＳ）、割付部選択処理部８１０は、割付部選択識別情報SLIDの選択処理を完了する。
【０１５５】
割付部選択処理部８１０は、稼働させる各割付部５４０_@に対し、アクティブにする旨のコマンドを送信してアクティブにする（Ｓ５０）。
【０１５６】
稼働を指示された各割付部５４０_@は、制御テーブル部７４０に格納されている制御テーブルCTに従い、対応するプロセッサ６１０_@との処理を開始する（Ｓ５２）。
【０１５７】
各割付部５４０_@は、割付制御バス５６０から入力されるアドレスに対して、リセット処理や、設定されているアドレス変換テーブルATに基づく「アドレス変換処理」や「使用の可否の判定」を行なう。
【０１５８】
「アドレス変換処理」に関しては、本実施形態の本質ではないので、その詳細説明を割愛する。因みに、たとえば、特開２００８−２１７５９１号公報に記載の仕組みを参照するとよい。
【０１５９】
以上により、ＳＯＣ製造検査を反映した低消費電力を考慮したプロセッサ６１０の選択が実施される。さらに、動作時の処理負荷低減を制御することにより、消費電力の抑制処理が実施される。さらに、動作させるプロセッサ６１０_@の数を、適用領域に対して適正なシステム構成がとられる。ＳＯＣ３５２（システム）全体として、デバイスばらつきをも加味したものとなり、量産効果にてコスト低減が図られる。
【０１６０】
＜適用例＞
図１１〜図１９を参照して、割付部選択処理部８１０による、プロセッサ数と適用領域を加味した処理負荷低減処理について具体的に説明する。
【０１６１】
図１１〜図１７は、図４に示した処理性能ランク情報と図７に示した割付部選択テーブル部８２０が管理する割付部選択テーブルSTを組み合わせて示した図であり、割付部選択識別情報SLIDの選択処理が順次進行して行く各過程を示している。因みに、ＳＯＣ３５２の総数Ｎは「９」であるとする。割付部選択テーブルSTとの関係では、ソケット指定ＩＤが割付部参照情報SLに対応する。
【０１６２】
図１８は、プロセッサ特性情報CD_3の各割付部５４０_@への登録を説明する図である。図１９は、割付部選択識別情報SLIDの選択後に実行される、割付部選択管理情報Ｊ１４の制御テーブルCTとアドレス変換テーブルATの登録処理を説明する図である。なお、図１９では割付部選択管理情報Ｊ１４をソケット選択レイヤ管理情報とも記す。
【０１６３】
図１８に示すように、割付部選択識別情報SLIDの選択処理実行前には、割付管理部４００から割付部制御部５２０を介して各割付部５４０_@に、その割付部５４０_@のプロセッサ特性情報CD_3が登録される。
【０１６４】
図１１は、割付部選択識別情報SLIDの選択処理実行前の状態を示している。割付部選択識別情報SLIDの欄を見ると分かるように、このときには全てが「未選択」となっている。
【０１６５】
割付部選択処理部８１０は選択処理を開始すると、たとえば図１２に示すよう、割付部参照情報SL（１）のソケット（１）つまり１番目の割付部５４０_1に着目する。ソケット（１）についてのプロセッサ要求情報CD_4の動作周波数情報としては「００１（６２５ＭHz動作）」が設定されている。
【０１６６】
割付部選択処理部８１０は、割付部選択識別情報SLIDが「未選択」のものの中から、この動作周波数情報を満たすものを、プロセッサ特性情報CD_3の「最高動作周波数情報」に基づき検索する。この例では、ソケット（２）（消費電力情報：０１０１）とソケット（３）（消費電力情報：０１００）が該当する。割付部選択処理部８１０はさらに、その該当のものの中で最も電力消費の少ないものをプロセッサ特性情報CD_3の「消費電力情報」に基づき選択して、割付部参照情報SL（１）の割付部選択識別情報SLIDに登録する。この例では、ソケット（３）が選択される。
【０１６７】
次に図１３に示すよう、割付部参照情報SL（２）のソケット（２）つまり２番目の割付部５４０_2に着目する。ソケット（２）についてのプロセッサ要求情報CD_4の動作周波数情報としては「０００（６００ＭHz動作）」が設定されている。割付部選択処理部８１０は、割付部選択識別情報SLIDが「未選択」のものの中から、この動作周波数情報を満たすものを、プロセッサ特性情報CD_3の「最高動作周波数情報」に基づき検索する。この例では、ソケット（２）（消費電力情報：０１０１）とソケット（４）（消費電力情報：００１１）とソケット（５）（消費電力情報：００１０）が該当する。割付部選択処理部８１０はさらに、その該当のものの中で最も電力消費の少ないものをプロセッサ特性情報CD_3の「消費電力情報」に基づき選択して、割付部参照情報SL（２）の割付部選択識別情報SLIDに登録する。この例では、ソケット（５）が選択される。
【０１６８】
次に図１４に示すよう、割付部参照情報SL（３）のソケット（３）つまり３番目の割付部５４０_3に着目する。ソケット（３）についてのプロセッサ要求情報CD_4の動作周波数情報としては「０００（６００ＭHz動作）」が設定されている。割付部選択処理部８１０は、割付部選択識別情報SLIDが「未選択」のものの中から、この動作周波数情報を満たすものを、プロセッサ特性情報CD_3の「最高動作周波数情報」に基づき検索する。この例では、ソケット（２）（消費電力情報：０１０１）とソケット（４）（消費電力情報：００１１）が該当する。割付部選択処理部８１０はさらに、その該当のものの中で最も電力消費の少ないものをプロセッサ特性情報CD_3の「消費電力情報」に基づき選択して、割付部参照情報SL（３）の割付部選択識別情報SLIDに登録する。この例では、ソケット（４）が選択される。
【０１６９】
次に図１５に示すよう、割付部参照情報SL（４）のソケット（４）つまり４番目の割付部５４０_4に着目する。ソケット（４）についてのプロセッサ要求情報CD_4の動作周波数情報としては「０１０（５７５ＭHz動作）」が設定されている。割付部選択処理部８１０は、割付部選択識別情報SLIDが「未選択」のものの中から、この動作周波数情報を満たすものを、プロセッサ特性情報CD_3の「最高動作周波数情報」に基づき検索する。この例では、ソケット（１）（消費電力情報：０００１）とソケット（２）（消費電力情報：０１０１）が該当する。割付部選択処理部８１０はさらに、その該当のものの中で最も電力消費の少ないものをプロセッサ特性情報CD_3の「消費電力情報」に基づき選択して、割付部参照情報SL（４）の割付部選択識別情報SLIDに登録する。この例では、ソケット（１）が選択される。
【０１７０】
次に図１６に示すよう、割付部参照情報SL（５）のソケット（５）つまり５番目の割付部５４０_5に着目する。ソケット（５）についてのプロセッサ要求情報CD_4の動作周波数情報としては「０１１（未使用）」が設定されている。この場合、割付部選択処理部８１０は、割付部参照情報SL（５）の割付部選択識別情報SLIDを「未選択」のままにしておく。
【０１７１】
割付部選択処理部８１０は、残りの４００ＭHz仕様の割付部参照情報SL（６）〜（９）についても、同様にして、割付部選択識別情報SLIDを決定する。その最終結果が図１７に示す状態である。
【０１７２】
次に、割付部選択処理部８１０は、最大動作周波数および電力消費と要求性能（この例では動作周波数）の観点から処理負荷軽減と電力消費低減のためにソケットの組替えを行なったものについては、制御テーブルCTとアドレス変換テーブルATの組替えを行なう。
【０１７３】
図１９はその状態を示している。基本的には図９に示したように、選択されたソケット（Ｙ）（割付部５４０_Y）に、そのソケット（Ｙ）の割付部選択管理情報Ｊ１４を送信し、ソケット（Ｙ）にて割付部選択管理情報Ｊ１４に基づき制御テーブルCTとアドレス変換テーブルATを登録する。図９から分かるように、選択されたソケット（Ｙ）の割付部選択管理情報Ｊ１４には、割付部参照情報SL（Ｘ）（つまり参照元のソケット（Ｘ））の割付管理情報Ｊ１２の制御テーブルCTとアドレス変換テーブルATが含まれている。したがって、選択されたソケット（Ｙ）（割付部５４０_Y）に参照元のソケット（Ｘ）の制御テーブルCTとアドレス変換テーブルATを登録することになる。
【０１７４】
具体的には、選択されたソケット（１）に、参照元のソケット（４）の「制御テーブル」と「アドレス変換テーブル」を登録する。ソケット（２）は、選択されないので未使用にする。選択されたソケット（４）に、参照元のソケット（３）の「制御テーブル」と「アドレス変換テーブル」を登録する。選択されたソケット（５）に、参照元のソケット（２）の「制御テーブル」と「アドレス変換テーブル」を登録する。ソケット（６）は、選択されないので未使用にする。選択されたソケット（７）に、参照元のソケット（６）の「制御テーブル」と「アドレス変換テーブル」を登録する。選択されたソケット（８）に、参照元のソケット（７）の「制御テーブル」と「アドレス変換テーブル」を登録する。選択されたソケット（９）に、ソケット（８）の「制御テーブル」と「アドレス変換テーブル」を登録する。
【０１７５】
＜電子計算機による構成＞
図２０は、印刷装置３の制御構成の他の構成例を示すブロック図である。ここでは、パーソナルコンピュータなどの電子計算機を利用して、ソフトウェアを実行するマイクロプロセッサなどから構築される印刷装置３の制御構成のより現実的なハードウェア構成を示している。
【０１７６】
すなわち、本実施形態において、アドレス変換処理や処理負荷軽減処理に関わる制御処理を行なう印刷装置３の制御構成の仕組みは、ハードウェア処理回路により構成することに限らず、その機能を実現するプログラムコードに基づき電子計算機（コンピュータ）を用いてソフトウェア的に実現される。よって、本実施形態に係る仕組みを、電子計算機（コンピュータ）を用いてソフトウェアで実現するために好適なプログラムあるいはこのプログラムを格納したコンピュータ読取可能な記憶媒体が発明として抽出される。ソフトウェアにより実行させる仕組みとすることで、ハードウェアの変更を伴うことなく、処理手順などが容易に変更されることとなる。
【０１７７】
前述の一連のアドレス変換処理や処理負荷軽減処理はハードウェアまたはソフトウェアの単独に限らずその両者の複合構成によっても実現され得る。ソフトウェアによる処理を実行する場合、処理手順を示したプログラムを、ハードウェアに組み込まれたコンピュータ内の記憶媒体に組み込んで（インストールして）実行させたり、各種処理が実行可能な汎用の電子計算機にプログラムを組み込んで実行させる。
【０１７８】
アドレス変換処理や処理負荷軽減処理機能をコンピュータに実行させるプログラムは、ＣＤ−ＲＯＭなどの記録媒体を通じて配布される。また、このプログラムは、ＣＤ−ＲＯＭではなくＦＤに格納されてもよい。また、ＭＯドライブを設け、ＭＯに前記プログラムを格納してもよく、またフラッシュメモリなどの不揮発性の半導体メモリカードなど、その他の記録媒体にプログラムを格納してもよい。さらに、ソフトウェアを構成するプログラムは、記録媒体を介して提供されることに限らず、有線または無線などの通信網を介して提供されてもよい。たとえば、他のサーバなどからインターネットなどのネットワークを経由してプログラムをダウンロードして取得したり、更新したりしてもよい。さらに、アドレス変換処理や処理負荷軽減処理を行なう機能を実現するプログラムコードを記述したファイルとしてプログラムが提供されるが、この場合、一括のプログラムファイルとして提供されることに限らず、コンピュータで構成されるシステムのハードウェア構成に応じて、個別のプログラムモジュールとして提供されてもよい。
【０１７９】
たとえば、コンピュータシステム９００は、ＣＰＵ（Central Processing Unit ）やマイクロプロセッサ（microprocessor）で構成された中央制御部９１０と、読出専用の記憶部であるＲＯＭ（Read Only Memory）、または随時読出し・書込みが可能なメモリであるＲＡＭ（Random Access Memory）などを具備する記憶部９１２と、操作部９１４と、図示を割愛したその他の周辺部材を有している。
【０１８０】
中央制御部９１０は、図１の中央演算制御処理部３１０と対応し、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたＣＰＵやＭＰＵを代表例とする電子計算機の中枢をなすものと同様のものである。ＲＯＭにはアドレス変換処理用や処理負荷軽減処理用の制御プログラムが格納される。操作部９１４は、利用者による操作を受け付けるためのユーザインタフェースである。
【０１８１】
なお、コンピュータシステム９００の制御系としては、メモリカードなどの図示を割愛した外部記録媒体を挿脱可能に構成し、またインターネットなどの通信網との接続が可能に構成するとよい。このためには、制御系は、中央制御部９１０や記憶部９１２の他に、可搬型の記録媒体の情報を読み込むメモリ読出部９２０や外部との通信インタフェース部としての通信Ｉ／Ｆ９２２を備えるようにするとよい。メモリ読出部９２０を備えることで外部記録媒体からプログラムのインストールや更新に対応する。通信Ｉ／Ｆ９２２を備えることで、通信網を介しプログラムのインストールや更新に対応する。基本的なアドレス変換処理や処理負荷軽減処理の仕組みは前記実施形態と同様である。
【０１８２】
ここでは、印刷装置３の制御構成をコンピュータにてソフトウェア上で実現する構成例で説明しているが、本実施形態のアドレス変換処理や処理負荷軽減処理を実現するための印刷装置３の制御構成の各部（機能ブロックを含む）の具体的手段は、ハードウェア、ソフトウェア、通信機能部、これらの組み合わせ、その他の手段を用いることができ、このこと自体は当業者において自明である。また、機能ブロック同士が複合して１つの機能ブロックに集約されてもよい。また、コンピュータにプログラム処理を実行させるソフトウェアは、組合せの態様に応じて分散してインストールされる。
【０１８３】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１８４】
また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１８５】
たとえば、前記実施形態では、処理負荷低減処理や電力消費低減処理に関して、アドレス変換との組合せで説明したが、前記実施形態で説明したアドレス変換を適用することは必須ではない。複数の情報処理部（プロセッサ６１０）を具備した情報処理装置の一例であるＳＯＣ３５２の全体として処理負荷や電力消費の低減を図るに当たり、各情報処理部の製造時の最大動作周波数や消費電力に合わせて、全体としての処理負荷や電力消費の低減を図るように、要求処理内容に応じた適正な組合せにする仕組みをとるものであればよく、その実現のために、前記実施形態で説明したアドレス変換の仕組みを適用するか否かは問わない。
【符号の説明】
【０１８６】
１…印刷システム（画像出力システム）、２…ホスト側装置（画像供給装置）、３…印刷装置（画像出力装置）、９…伝送路（通信線）、３０…画像形成処理部、３９…画像出力部、３１０…中央演算制御処理部、３５０…画像処理部、３５２…ＳＯＣ（情報処理装置）、３９０…プリンタエンジン部、４００…割付管理部、４１０…不揮発性メモリ、４２０…状態制御部、４３０…割付管理情報・受信制御部、４４０…受信バッファ、４５０…不揮発性メモリ制御部、４６０…送信バッファ、４７０…送信制御部、４８０…割付管理情報・送信制御部、５００…割付制御部、５２０…割付部制御部、５４０…割付部、５４２…割付部、５６０…割付制御バス、５７０…不揮発性メモリ、６１０…プロセッサ（情報処理部）、６２０…インタフェース部、６４０…メモリ制御部、６６０…初期化処理部、６８０_1…揮発性メモリ、６８０_2…不揮発性メモリ、６９０…電源部、７２０…バス側転送制御部、７３０…アドレス変換テーブル部、７４０…制御テーブル部、７５０…ＩＦ側転送制御部、７６０…アドレス変換部、７８０…処理性能ランク制御部
【図１】
2010231329.tif 000003
【図２】
2010231329.tif 000004
【図３】
2010231329.tif 000005
【図４】
2010231329.tif 000006
【図５】
2010231329.tif 000007
【図６】
2010231329.tif 000008
【図７】
2010231329.tif 000009
【図８】
2010231329.tif 000010
【図９】
2010231329.tif 000011
【図１０】
2010231329.tif 000012
【図１１】
2010231329.tif 000013
【図１２】
2010231329.tif 000014
【図１３】
2010231329.tif 000015
【図１４】
2010231329.tif 000016
【図１５】
2010231329.tif 000017
【図１６】
2010231329.tif 000018
【図１７】
2010231329.tif 000019
【図１８】
2010231329.tif 000020
【図１９】
2010231329.tif 000021
【図２０】
2010231329.tif 000022