(57)【要約】【課題】ＩＰＳモード、ＰＶＡモード等の異なる仕様の液晶表示装置や、３次元表示に対応した液晶表示装置を実現するためには、それぞれ異なる構成の制御部、又は大きなメモリ容量が必要となり、コストが増大してしまう。【解決手段】データクロス機能を持つ入力部１０と、マッピング切替信号により異なるシフト動作を行うシフトレジスタ部１１と、入力されるデータを順次取り込むデータレジスタ部１２と、外部タイミング信号で出力するデータを更新するデータラッチ部１４と、前記データレジスタ部１２と前記データラッチ部１４との間に配置されて隣接する４チャネルデータを選択的に出力するデータ選択部１３と、隣接する４チャネルデータを入れ替えるデータクロス機能を持つ出力部１５とを備えることにより、共通の制御部を用いて異なる仕様の液晶表示装置を実現する。【選択図】図１
2010276709.tif 000002
【特許請求の範囲】
【請求項１】
外部からのクロック信号に応答して２画素分のデータを同一タイミングで取り込み、かつ異なるチャネル間でのデータの入れ替え機能を有する入力部と、
各データラインに対応する前記データを取り込み、かつ隣接する４チャネル間で出力するデータを選択するデータ選択機能を有するラッチ部と、
前記ラッチ部で前記データを保持するタイミング信号を前記クロック信号から生成し、動作クロックごとに１段シフトする順次シフト動作と、動作クロックごとに２段ずつ同時にシフト動作する飛ばしシフト動作とを切り替えるシフト動作切替機能を有するシフトレジスタ部と、
複数の階調レベルに応じた複数の基準電圧を有する基準電源部と、
前記ラッチ部から出力されるデータに応じて、前記基準電源部から規定の基準電圧を選択するセレクタ部と、
前記セレクタ部で選択された基準電圧をそれぞれ表示データとして各データラインに出力し、かつ隣接する４チャネル間でデータを入れ替えるデータクロス機能を有する出力部とを備え、
前記基準電源部は、第１から第４の階調電圧を有し、前記第１から第４の階調電圧のそれぞれが、隣接する４チャネルに対応する前記セレクタ部に１つずつ割り当てられていることを特徴とする表示駆動装置。
【請求項２】
請求項１記載の表示駆動装置において、
前記表示駆動装置は、液晶表示パネルを駆動するデータラインドライバであることを特徴とする表示駆動装置。
【請求項３】
請求項１記載の表示駆動装置において、
前記入力部は、２画素分のデータを、１画素分のデータごとに、それぞれ異なる基準クロック信号によって同一タイミングで取り込む２ポート機能を更に有し、
前記シフトレジスタ部は、第１のクロック信号でシフト動作を行う第１のシフトレジスタ部と、第２のクロック信号でシフト動作を行う第２のシフトレジスタ部とから構成され、
前記第１及び第２のシフトレジスタ部は、動作クロックごとに１段シフトする順次シフト動作と、動作クロックごとに２段ずつ同時にシフト動作する飛ばしシフト動作とを切り替えるシフト動作切替機能を更に有することを特徴とする表示駆動装置。
【請求項４】
請求項３記載の表示駆動装置において、
前記表示駆動装置は、液晶表示パネルを駆動するデータラインドライバであることを特徴とする表示駆動装置。
【請求項５】
請求項２記載の表示駆動装置において、
電圧を印加するゲートラインを順次駆動するゲートラインドライバと、
前記データラインドライバと前記ゲートラインドライバとの駆動タイミングとデータとを制御する制御部とを更に備えたことを特徴とする表示駆動装置。
【請求項６】
請求項４記載の表示駆動装置において、
電圧を印加するゲートラインを順次駆動するゲートラインドライバと、
各々前記データラインドライバと前記ゲートラインドライバとの駆動タイミングとデータとを制御する２個の制御部とを更に備え、
前記２個の制御部のうち第１の制御部は右目用のデータを、第２の制御部は左目用のデータをそれぞれ制御することを特徴とする表示駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルを駆動するための表示駆動装置に関するものである。
【背景技術】
【０００２】
液晶表示装置（liquid crystal display：ＬＣＤ）は、画素電極及び共通電極が具備された２つの表示板と、その間に入っている誘電率異方性（dielectric anisotropy）を有する液晶層とを含む。画素電極は行列状に配列されていて、薄膜トランジスタ（ＴＦＴ）等のスイッチング素子に連結されて１行ずつ順次にデータ電圧の印加を受ける。共通電極は表示板の全面にわたって形成されており、共通電圧の印加を受ける。画素電極と共通電極及びその間の液晶層は回路的に見れば液晶キャパシタをなす。この液晶キャパシタは、これに連結されたスイッチング素子とともに画素を構成する基本単位となる。
【０００３】
このような液晶表示装置においては、２つの電極（画素電極及び共通電極）間に電圧を印加して液晶層に電界を形成し、この電界の強さを画素電極に印加されるデータ電圧により調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。
【０００４】
このとき、液晶層の液晶分子が配列された形態によって多様に分類することができ、ツイステッドネマチック（twisted nematic：ＴＮ）方式の液晶表示装置が最も一般的であるが、視野角を改善するためにＩＰＳ（in-plane switching）モード、ＰＶＡ（patterned vertical align）モード等の液晶表示装置も開発されている。
【０００５】
ＩＰＳモードの液晶表示装置は、液晶分子をガラス基板に対して常に水平面内で回転させるため、液晶分子が斜めに立ち上がることがなく、視野角による光学特性の変化が少ないので、広い視野角を得ることができる。一方、ＰＶＡモードの液晶表示装置は、１つのサブピクセルがメインのサブピクセルとサブのサブピクセルとの２つに分割され、メインとサブとのサブピクセル間で液晶に対する印加電圧が互いに異なるように調整することで、液晶表示パネルの正面方向でのガンマ曲線と、斜め方向でのガンマ曲線とを一致させることにより、広い視野角を得ることができる。
【０００６】
また、ＩＰＳモードとＰＶＡモードとの液晶表示装置のいずれにおいても、フレーム別に、行別に、又はドット別に共通電圧に対するデータ電圧の極性を反転させることで、液晶層に一方向の電界が永らく印加されることによって発生する劣化現象の防止に効果があることが知られている。
【０００７】
また、ＰＶＡモードの液晶表示装置にて所要の駆動電圧を与える方法として、制御部において、データラインドライバに出力するデータを、ルックアップテーブルを用いて第１のサブピクセル用のデータと第２のサブピクセル用のデータとに変換することで、同一データから異なる階調電圧で第１及び第２のサブピクセルを駆動する技術がある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２２６１９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記のようなＩＰＳモードとＰＶＡモードとの液晶表示装置に同じ画像を表示させる場合、ＰＶＡモードでは制御部においてルックアップテーブルを用いたデータ変換を行う等、ＩＰＳモードとＰＶＡモードとで異なる制御部が必要になる。したがって、個々に制御部を準備することによりコストが増大してしまう。
【００１０】
また、３次元表示に対応した液晶表示装置の制御部では、左目用の画像と右目用の画像とを合成する必要があり、制御部において大きなメモリ容量が必要になってしまう。
【００１１】
本発明は、以上のような問題点を解決するもので、ＩＰＳモードやＰＶＡモードの液晶表示装置や、３次元表示に対応した液晶表示装置に共通で使用できるデータラインドライバを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明に係る表示駆動装置は、外部からのクロック信号に応答して２画素分のデータを同一タイミングで取り込み、かつ異なるチャネル間でのデータの入れ替え機能を有する入力部と、各データラインに対応する前記データを取り込み、かつ隣接する４チャネル間で出力するデータを選択するデータ選択機能を有するラッチ部と、前記ラッチ部で前記データを保持するタイミング信号を前記クロック信号から生成し、動作クロックごとに１段シフトする順次シフト動作と、動作クロックごとに２段ずつ同時にシフト動作する飛ばしシフト動作とを切り替えるシフト動作切替機能を有するシフトレジスタ部と、複数の階調レベルに応じた複数の基準電圧を有する基準電源部と、前記ラッチ部から出力されるデータに応じて、前記基準電源部から規定の基準電圧を選択するセレクタ部と、前記セレクタ部で選択された基準電圧をそれぞれ表示データとして各データラインに出力し、かつ隣接する４チャネル間でデータを入れ替えるデータクロス機能を有する出力部とを備え、前記基準電源部は、第１から第４の階調電圧を有し、前記第１から第４の階調電圧のそれぞれが、隣接する４チャネルに対応する前記セレクタ部に１つずつ割り当てられていることを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、ＩＰＳモードやＰＶＡモードといった異なる仕様の液晶表示パネルに対応した、汎用性の高い表示駆動装置を実現することが可能になる。これにより、ＩＰＳモードとＰＶＡモードとの液晶表示パネルで制御部を共有化することができ、３次元表示装置（３Ｄ表示パネル）においては画像合成や合成データを保持するメモリ等が不要になるので、液晶表示装置のコストを削減することが可能になる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１におけるデータラインドライバの構成図である。
【図２】図１中の基準電源部を構成する抵抗アレイ型Ｄ／Ａコンバータの構成図である。
【図３】図１中のシフトレジスタ部、データレジスタ部等の詳細構成図である。
【図４】（ａ）及び（ｂ）は、図３中の４チャネルスイッチ部の構成図とその動作説明図である。
【図５】（ａ）及び（ｂ）は、図３中のアナログスイッチ部の構成図とその動作説明図である。
【図６】図１のデータラインドライバを用いたＩＰＳモードの液晶表示装置の構成図である。
【図７】図６の液晶表示装置におけるシフトレジスタ部の動作タイミング図である。
【図８】図１のデータラインドライバを用いたＰＶＡモードの液晶表示装置の構成図である。
【図９】図８の液晶表示装置におけるシフトレジスタ部の動作タイミング図である。
【図１０】本発明の実施の形態２におけるデータラインドライバの構成図である。
【図１１】図１０中のシフトレジスタ部及びデータレジスタ部の詳細構成図である。
【図１２】図１０のデータラインドライバを用いた３次元表示装置の構成図である。
【図１３】図１２中の液晶表示パネルの断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、各実施の形態において、同じ符号を付した構成要素は同様の動作を行うので、再度の説明を省略する場合がある。
【００１６】
《実施の形態１》
実施の形態１において、ＩＰＳモード及びＰＶＡモードの液晶表示装置に制御部を共用化できるデータラインドライバについて説明する。本実施の形態では、差動型データ入力インタフェースを持ち、制御部より２画素データずつ送信されてきたデータを階調電圧に変換し、液晶表示パネルのデータラインを駆動する８ビットのデータラインドライバとする。
【００１７】
図１は、本発明の実施の形態１における液晶表示装置用データラインドライバの構成図である。図１のデータラインドライバは、入力部１０と、スイッチ制御部１８と、階調電圧を作成する基準電源部１６と、シフトレジスタ部１１と、ラッチ部１９と、アナログスイッチ群からなるセレクタ部１７と、出力部１５とを備え、クロック信号ＣＬＫと、マッピング切替信号ＭＯＤＥと、データ取り込みのスタート信号ＳＴと、出力の切り換えのタイミングを指示するタイミング信号ＬＰと、共通電位に対してのチャネル出力電位の極性を切り替える極性切替信号ＰＯＬと、階調電圧切替信号ＧＳＥＬとにより制御される。ラッチ部１９は、駆動する出力数×ビット数分のデータを取り込むデータレジスタ部１２及びデータラッチ部１４と、データレジスタ部１２とデータラッチ部１４との間にあって隣接する２チャネルのデータを入れ替えるデータ選択部１３とを備えている。なお、ＩＰＳモードではマッピング切替信号ＭＯＤＥがＬレベルに、ＰＶＡモードではマッピング切替信号ＭＯＤＥがＨレベルにそれぞれ設定されるものとする。
【００１８】
基準電源部１６は、予め４つの階調電圧群を生成するように、第１の階調γａにおける第１の正側基準電源部１６ａ及び第１の負側基準電源部１６ｂと、第２の階調γｂにおける第２の正側基準電源部１６ｃ及び第２の負側基準電源部１６ｄとからなり、第１の階調γａは基準電圧入力Ｖａ１〜Ｖａ１８により、第２の階調γｂは基準電圧入力Ｖｂ１〜Ｖｂ１８により、それぞれ同一の階調電圧又は個別の階調電圧を生成することができる。つまり、基準電源部１６において、隣接する４チャネルごとにそれぞれ専用の第１の正側基準電源部１６ａ、第１の負側基準電源部１６ｂ、第２の正側基準電源部１６ｃ、第２の負側基準電源部１６ｄが設けられている。第１の正側基準電源部１６ａが出力する２５６階調の電圧群をＶＨａ、第１の負側基準電源部１６ｂが出力する２５６階調の電圧群をＶＬａ、第２の正側基準電源部１６ｃが出力する２５６階調の電圧群をＶＨｂ、第２の負側基準電源部１６ｄが出力する２５６階調の電圧群をＶＬｂとする。
【００１９】
このような基準電源部１６は、図２に示すように、例えばタップ付の抵抗アレイ型Ｄ／Ａコンバータで構成される。図示の例では、基準電源として入力される１８本の基準電圧Ｖａ１〜Ｖａ１８は、共通電位に対し正側の基準電圧Ｖａ１〜Ｖａ９と、共通電位に対し負側の基準電圧Ｖａ１０〜Ｖａ１８とに分かれており、抵抗器を用いてＶａ１〜Ｖａ２の間、Ｖａ２〜Ｖａ３の間、・・・、Ｖａ１７〜Ｖａ１８の間を分圧することで、Ｖａ１からＶａ９までの正側の２５６階調の電圧ＶＨａを作成する第１の正側基準電源部１６ａと、Ｖａ１０からＶａ１８までの負側の２５６階調の電圧ＶＬａを作成する第１の負側基準電源部１６ｂとから構成されている。また、１８本の基準電圧Ｖｂ１〜Ｖｂ１８は、共通電位に対し正側の基準電圧Ｖｂ１〜Ｖｂ９と、共通電位に対し負側の基準電圧Ｖｂ１０〜Ｖｂ１８とに分かれており、抵抗器を用いてＶｂ１〜Ｖｂ２の間、Ｖｂ２〜Ｖｂ３の間、・・・、Ｖｂ１７〜Ｖｂ１８の間を分圧することで、Ｖｂ１からＶｂ９までの正側の２５６階調の電圧ＶＨｂを作成する第２の正側基準電源部１６ｃと、Ｖｂ１０からＶｂ１８までの負側の２５６階調の電圧ＶＬｂを作成する第２の負側基準電源部１６ｄとから構成されている。
【００２０】
なお、基準電圧Ｖａ１〜Ｖａ１８，Ｖｂ１〜Ｖｂ１８の入力、又はその間の抵抗器の数や抵抗値を変更することで、階調電圧とデータとの対応関係を表すガンマカーブを作成及び調整することができる。
【００２１】
図１中の入力部１０は、マッピング切替信号ＭＯＤＥに基づいてデータレジスタ部１２への出力データを入れ替えるデータクロス機能を持つ。すなわち、入力部１０は、２画素分の入力データＤ１，Ｄ２，・・・，Ｄ６をシリアル・パラレル変換し、６系統の８ビットデータ出力を行う差動型データ入力インタフェース機能と、マッピング切替信号ＭＯＤＥによって、入力される６系統のデータを入れ替えて出力することができるデータクロス機能とを持ち、６系統の８ビットデータ（ＤＢ１，ＤＢ２，・・・，ＤＢ６）がデータレジスタ部１２に出力される。
【００２２】
スイッチ制御部１８は、マッピング切替信号ＭＯＤＥと極性切替信号ＰＯＬと階調電圧切替信号ＧＳＥＬとに応じて、データ用極性切替信号ＤＰＯＬ及び第２のデータ用極性切替信号ＤＰＯＬ２をデータ選択部１３へ出力する。
【００２３】
シフトレジスタ部１１は、マッピング切替信号ＭＯＤＥに基づいて異なるシフト動作を行う機能を持つ。ラッチ部１９は、データレジスタ部１２と、データ選択部１３と、データラッチ部１４とから構成される。このうちデータ選択部１３は、スイッチ制御部１８から供給されるデータ用極性切替信号ＤＰＯＬ及び第２のデータ用極性切替信号ＤＰＯＬ２に基づいてチャネルデータ入れ替えを行う機能を持つ。出力部１５は、極性切替信号ＰＯＬと階調電圧切替信号ＧＳＥＬとに基づいて隣接する４チャネルのデータ入れ替えを行う機能を持つ。
【００２４】
次に、シフトレジスタ部１１、データレジスタ部１２、データ選択部１３、データラッチ部１４、セレクタ部１７、出力部１５について、図３を用いて説明する。図３は、実施の形態１におけるデータラインドライバの出力データラインＹ１〜Ｙ１２における、シフトレジスタ部１１、データレジスタ部１２、データ選択部１３、データラッチ部１４、セレクタ部１７、出力部１５の構成及び接続関係を示している。ここで、データレジスタ部１２から出力部１５までを直線に結んだラインをチャネルと呼び、Ｙ１につながるチャネルをチャネル１とし、Ｙ２からＹ１２につながるチャネルも同様にチャネル２からチャネル１２とする。
【００２５】
実施の形態１におけるシフトレジスタ部１１、データレジスタ部１２、データ選択部１３、データラッチ部１４、セレクタ部１７、出力部１５は、１２出力ごとに同様の構成をとる。
【００２６】
シフトレジスタ部１１は、スタート信号ＳＴによって動作を開始し、データレジスタ部１２が入力部１０より出力される６系統の８ビットデータを取り込むタイミング信号Ｇａ１，Ｇａ２を出力する。図３において、シフトレジスタ部１１は２つのフリップフロップ（ＦＦ）２０ａ，２０ｂと、ＳＴセレクタ２１とから構成され、２本のタイミング信号Ｇａ１，Ｇａ２と、次の１２出力分のタイミング信号を出力するシフトレジスタ部１１へのスタート信号ＳＴ［２］とを出力する。シフトレジスタ部１１は、マッピング切替信号ＭＯＤＥに応じて、ＳＴセレクタ２１により、スタート信号ＳＴの入力先を切り替えることで、クロック信号ＣＬＫの１クロックで１段ずつシフトし、Ｇａ１とＧａ２とを順次出力する順次シフト動作と、クロック信号ＣＬＫの１クロックで２段が同時にシフトし、Ｇａ１とＧａ２とを同じタイミングで出力する飛ばしシフト動作とを切り替える機能を持ち、データレジスタ部１２が取り込むデータを切り替えることができる。
【００２７】
データレジスタ部１２は、シフトレジスタ部１１からの取り込みタイミング信号１本ごとに、６データ×８ビットのレジスタ群が接続されており、これらのレジスタ群はそれぞれ入力部１０より出力される６系統の８ビットデータＤＢ１〜ＤＢ６を、取り込みタイミング信号Ｇａ１，Ｇａ２に応じて取り込む。
【００２８】
次に、データ選択部１３から出力部１５までの接続について説明する。データ選択部１３から出力部１５までは隣接する４チャネルごとに同様の構成をとるため、ここではチャネル１からチャネル４について説明する。詳細な接続の違いは、動作説明と併せて後に説明する。
【００２９】
データ選択部１３は、マッピング切替信号ＭＯＤＥによって、入力される４チャネルのデータのうち、２データを選択して、１データずつ２チャネルに出力する状態と、入力される４チャネルの４データをそのまま出力する状態との２状態を持つＭＯＤＥスイッチ部２２と、このＭＯＤＥスイッチ部２２からの４チャネルデータを入力として、データ用極性切替信号ＤＰＯＬ又は第２のデータ用極性切替信号ＤＰＯＬ２に応じて４チャネル間で出力するデータを入れ替える４チャネルスイッチ部２３とから構成される。
【００３０】
データラッチ部１４は、８ビットのラッチ群から構成され、データレジスタ部１２にデータが取り込まれた後、次の１ライン分のデータが到来する前に、データレジスタ部１２内のデータを表示ライン（１水平周期）毎に供給されるタイミング信号ＬＰに応答して取り込む。これにより、セレクタ部１７に出力するデータを更新する。
【００３１】
セレクタ部１７は、第１の正側基準電源部１６ａに対応するセレクタＨａと、第１の負側基準電源部１６ｂに対応するセレクタＬａと、第２の正側基準電源部１６ｃに対応するセレクタＨｂと、第２の負側基準電源部１６ｄに対応するセレクタＬｂとの４種類のセレクタからなり、隣接する４チャネルごとにＨａ、Ｌｂ、Ｈｂ、Ｌａのように順に並べて配置され、それぞれデータラッチ部１４からの８ビットのデータが入力される。
【００３２】
出力部１５は、隣接する４チャネルのセレクタＨａ，Ｌｂ，Ｈｂ，Ｌａからの出力電圧を入力とし、極性切替信号ＰＯＬと階調電圧切替信号ＧＳＥＬとに基づいて、出力する４チャネルの階調電圧を入れ替える機能を持つアナログスイッチ部２４と、このアナログスイッチ部２４からの出力電圧を基準にデータラインドライバの出力を駆動するバッファ部２５とから構成される。
【００３３】
つまり、データ選択部１３に入力される４チャネル分のデータのそれぞれは、必ず４種類のセレクタＨａ，Ｌａ，Ｈｂ，Ｌｂのうちの１つずつに割り振られ、データ選択部１３において、各データが経由するセレクタＨａ，Ｌｂ，Ｈｂ，Ｌａを切り替え、出力部１５においては各データが出力するチャネルを切り替えることで、４チャネル間でセレクタ部１７を共用している。
【００３４】
図４（ａ）は、隣接する４チャネル間における４チャネルスイッチ部２３と、データラッチ部１４と、セレクタ部１７との構成例であり、この図４（ａ）を用いて接続関係を説明する。また、接続切替に関する真理値表を図４（ｂ）に示した。
【００３５】
４チャネルスイッチ部２３では、チャネル１とチャネル４のデータ、チャネル２とチャネル３のデータがそれぞれ入れ替えできるように接続されているため、ＤＰＯＬ信号又はＤＰＯＬ２信号をＳ１とするとき、第１の状態（Ｓ１がＨレベルの時）においては、チャネル１のデータＣＨ１はセレクタＨａに、チャネル２のデータＣＨ２はセレクタＬｂに、チャネル３のデータＣＨ３はセレクタＨｂに、チャネル４のデータＣＨ４はセレクタＬａにそれぞれ出力される。次に、第２の状態（Ｓ１がＬレベルの時）においては、チャネル１のデータＣＨ１はセレクタＬａに、チャネル２のデータＣＨ２はセレクタＨｂに、チャネル３ＣＨ３のデータはセレクタＬｂに、チャネル４のデータＣＨ４はセレクタＨａにそれぞれ出力される。
【００３６】
次に、隣接する４チャネル間における出力部１５と、セレクタ部１７との接続関係について、図５（ａ）を用いて説明する。図５（ａ）は、Ｙ１〜Ｙ４における出力部１５と、セレクタ部１７との接続関係を示している。
【００３７】
出力部１５では、アナログスイッチ部２４によって４種類あるセレクタＨａ，Ｌｂ，Ｈｂ，Ｌａの出力電圧を出力する端子（Ｙ１〜Ｙ４）を切り替えている。
【００３８】
まず、極性切替信号ＰＯＬによって、セレクタＨａとＬａ、セレクタＨｂとＬｂをそれぞれ入れ替えられるように接続する。次に、階調電圧切替信号ＧＳＥＬによってチャネル１とチャネル３、チャネル２とチャネル４をそれぞれ入れ替えるように接続する。以上のように接続することで、セレクタ部１７と出力（Ｙ１〜Ｙ４）との関係はＰＯＬとＧＳＥＬとによって４つの状態を持つこととなり、その状態を図５（ｂ）に示した。図５（ｂ）において、例えばＧＳＥＬがＬレベル、ＰＯＬがＬレベルの状態において、Ｙ１、Ｙ２、Ｙ３、Ｙ４の出力は、Ｙ１から順にセレクタＬａ，Ｈｂ，Ｌｂ，Ｈａからの出力電圧に応じた出力となることを示している。
【００３９】
以上のような構成及び機能を持つ実施の形態１におけるデータラインドライバがＩＰＳモード及びＰＶＡモードで制御部を共用できることを説明する。
【００４０】
以下の説明において、シフトレジスタ部１１、データレジスタ部１２、データ選択部１３、データラッチ部１４、セレクタ部１７、出力部１５は１２チャネルごとに同様の構成を持つため、Ｙ１からＹ１２までの１２出力分についてのみ説明する。
【００４１】
図６は、本実施の形態におけるデータラインドライバ２６の使用例であり、制御部２７及びゲートラインドライバ２８を用いて、ＩＰＳモードの液晶表示パネル２９を駆動することを想定している。すなわち、図６の液晶表示装置は、ＩＰＳモードの液晶表示パネル２９のデータラインを駆動するデータラインドライバ２６と、電圧を印加するゲートラインを順次駆動するゲートラインドライバ２８と、データラインドライバ２６とゲートラインドライバ２８との駆動タイミングとデータとを制御する制御部２７とから構成される。ＩＰＳモードの液晶表示パネル２９は、ｍ本のデータライン（ＤＬ１，ＤＬ２，・・・，ＤＬｍ）とｎ本のゲートライン（Ｇ１，Ｇ２，・・・，Ｇｎ）とによって駆動されるｍ×ｎ個のサブピクセル（ＰＸ（１，１），ＰＸ（２，１），・・・，ＰＸ（ｍ，ｎ））を持っている。制御部２７は、ゲートラインごとに対応するデータをデータラインドライバ２６に伝送し、データラインドライバ２６がｍ本のデータラインを駆動するタイミングに合わせて、対応するゲートライン１本を有効にして、パネル２９の１ラインごとに順次データを更新することで、表示する画像を切り替えている。
【００４２】
ここで、ＩＰＳモード（マッピング切替信号ＭＯＤＥがＬレベルのとき）では、階調電圧切替信号ＧＳＥＬがＨレベルになることは考慮していない。これは、ＩＰＳモードの液晶表示パネル２９を駆動する場合、第１の階調γａと第２の階調γｂとが同じでなければならないからである。つまり、マッピング切替信号ＭＯＤＥがＬレベルの状態では第１の階調γａと第２の階調γｂとが同じ階調になる必要がある。そのために、基準電圧入力Ｖａ１〜Ｖａ１８と、基準電圧入力Ｖｂ１〜Ｖｂ１８は全く同じ電圧を入力しておく。
【００４３】
図７は、入力部１０によりシリアル・パラレル変換された６系統８ビットデータのバス（ＤＢ１，ＤＢ２，・・・，ＤＢ６）と、シフトレジスタ部１１のタイミング信号（Ｇａ１，Ｇａ２，・・・，Ｇａ（２ｎ））との関係を表すタイミングチャートである。ＩＰＳモードにおいては、シフトレジスタ部１１は順次シフト動作を行う。このため、第１から第６のチャネルのデータレジスタ部１２は、図７のタイミングＴ１において、データバスＤＢ１〜ＤＢ６を伝播するデータ（Ｒ１，Ｇ１，Ｂ１，ｒ１，ｇ１，ｂ１）を取り込む。また、第７から第１２のチャネルのデータレジスタ部１２は、図７のタイミングＴ２において、データバスＤＢ１〜ＤＢ６を伝播するデータ（Ｒ２，Ｇ２，Ｂ２，ｒ２，ｇ２，ｂ２）を取り込む。このとき、図３中のノードＡにおけるデータとして第１のチャネルから順に、Ｒ１、Ｇ１、Ｂ１、ｒ１、ｇ１、ｂ１、Ｒ２、Ｇ２、Ｂ２、ｒ２、ｇ２、ｂ２がデータレジスタ部１２から出力されている。
【００４４】
マッピング切替信号ＭＯＤＥがＬレベルのとき、データ選択部１３におけるＭＯＤＥスイッチ部２２は、４チャネル間で入力データがそのまま出力データとして得られる状態となるため、図３中のノードＢにおけるデータは、ノードＡと同じデータとなるように選択される。
【００４５】
図３中のノードＢからノードＣまでの動作は、第１から第４のチャネル、第５から第８のチャネル、第９から第１２のチャネルの４チャネルごとに同様の動作を行うため、第１から第４のチャネルについてのみ説明する。
【００４６】
まず、隣接する４チャネルの出力は、それぞれ４種類ある階調電圧（ＶＨａ，ＶＬｂ，ＶＨｂ，ＶＬａ）のうちいずれかを出力し、かつ、隣接する４チャネル間では異なる階調電圧を出力する。このため、４種類のセレクタＨａ，Ｌｂ，Ｈｂ，Ｌａを４チャネル間で共用することが可能である。
【００４７】
第１から第４のチャネルにおけるノードＢのデータ（Ｒ１，Ｇ１，Ｂ１，ｒ１）は、データ選択部１３内の４チャネルスイッチ部２３によりデータラッチ部１４に出力するチャネルを入れ替えられる。
【００４８】
４チャネルスイッチ部２３の構成及び動作は図４（ａ）及び図４（ｂ）のとおりであるので、Ｙ１からＹ４の４チャネルにおいて、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４のデータはＲ１、Ｇ１、Ｂ１、ｒ１が入力され、Ｓ１としてデータ用極性切替信号ＤＰＯＬが接続される。Ｙ５からＹ８の４チャネルでは、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４のデータはｇ１、ｂ１、Ｒ２、Ｇ２が入力され、Ｓ１として第２のデータ用極性切替信号ＤＰＯＬ２が接続される。Ｙ９からＹ１２の４チャネルでは、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４のデータはＢ２、ｒ２、ｇ２、ｂ２が入力され、Ｓ１としてデータ用極性切替信号ＤＰＯＬが接続される。
【００４９】
ここで、ＩＰＳモードにおけるＹ１〜Ｙ４についてノードＡ、ノードＢ、ノードＣにおけるデータの流れを再度確認すると、入力部１０からの出力データを、シフトレジスタ部１１からのタイミング信号Ｇａ１，Ｇａ２が示すタイミングＴ１，Ｔ２でラッチしたデータは、ノードＡにおいて、チャネル１から順にＲ１、Ｇ１、Ｂ１、ｒ１となる。データ選択部１３内のＭＯＤＥスイッチ部２２はＩＰＳモード（ＭＯＤＥがＬレベル）においてチャネル間でのデータ交換はないため、ノードＢにおいても、チャネル１から順にＲ１、Ｇ１、Ｂ１、ｒ１となる。
【００５０】
次に、４チャネルスイッチ部２３において、出力先のセレクタを選択する。まず、極性切替信号ＰＯＬがＨレベルのとき、各チャネルのデータが出力するセレクタ部１７は、チャネル１から順に、Ｈａ、Ｌｂ、Ｈｂ、Ｌａとなる。次に、出力部１５内のアナログスイッチ部２４では、極性切替信号ＰＯＬがＨレベル（かつ、ＩＰＳモード時はＧＳＥＬは必ずＬレベルとする）のとき、接続されるセレクタはＹ１から順にＨａ、Ｌｂ、Ｈｂ、Ｌａとなるため、ノードＢとノードＣとの関係は同じ状態となる。
【００５１】
次に、極性切替信号ＰＯＬがＬレベルのとき、４チャネルスイッチ部２３において、各チャネルのデータが出力するセレクタ部１７は、チャネル１から順にＬａ、Ｈｂ、Ｌｂ、Ｈａとなる。次に、出力部１５内のアナログスイッチ部２４では、極性切替信号ＰＯＬがＬレベル（かつ、ＩＰＳモード時はＧＳＥＬは必ずＬレベルとする）のとき、接続されるセレクタはＹ１から順にＬａ、Ｈｂ、Ｌｂ、Ｈａとなるため、ノードＢとノードＣとの関係は同じ状態となる。
【００５２】
ここで、第１の階調γａと第２の階調γｂとを同じ階調にしているため、同じデータが入力される状態において、セレクタＨａとセレクタＨｂ、セレクタＬａとセレクタＬｂはそれぞれ全く同じ出力とみなすことができる。
【００５３】
また、Ｙ５からＹ８におけるデータ選択部１３への制御信号である第２のデータ用極性切替信号ＤＰＯＬ２はＩＰＳモードにおいてはＤＰＯＬと同様の論理で動作する。また、ＭＯＤＥスイッチ部２２における接続関係は異なるが、ＩＰＳモードではチャネル１からチャネル４での接続関係と同じになるため、入力されるデータが異なること以外に差異はない。したがって、ここでは説明を省略する。
【００５４】
以上のように、図１のデータラインドライバは、入力データに対し、極性切替信号ＰＯＬの状態により出力する電圧の極性を切り替えることのできるＩＰＳモードのデータラインドライバ２６として動作が可能となる。
【００５５】
次に、ＰＶＡモードでの動作を説明する。本実施の形態において、ＰＶＡモード（マッピング切替信号ＭＯＤＥがＨレベルのとき）では、図８に示したような、ＰＶＡモードの液晶表示パネル３０を駆動することを想定している。すなわち、ＰＶＡモードの液晶表示装置は、図８のように構成される。図８の液晶表示装置は、ＰＶＡモードの液晶表示パネル３０のデータラインを駆動するデータラインドライバ２６と、電圧を印加するゲートラインを順次駆動するゲートラインドライバ２８と、データラインドライバ２６とゲートラインドライバ２８との駆動タイミングとデータとを制御する制御部２７とから構成される。ＰＶＡモードの液晶表示パネル３０は、共通電極を有する基板と、画素電極を有する基板とで構成されている。それらの基板の間には液晶が注入されている。画素電極を有する基板は、複数のデータラインＤ１Ａ〜ＤｍＡ，Ｄ１Ｂ〜ＤｍＢと、複数のゲートラインＧ１〜Ｇｎと、マトリックス状に配列されかつデータラインとゲートラインとで間を区切られた複数のサブピクセルとを含む。
【００５６】
また、複数のサブピクセルのそれぞれは、２本のデータラインＤ１Ａ，Ｄ１Ｂと１本のゲートラインＧ１とで区切られている第１のサブピクセルＰＸＡ及び第２のサブピクセルＰＸＢからなる。制御部２７は、ゲートラインごとに対応するデータをデータラインドライバ２６に伝送し、各データラインドライバ２６がデータラインを駆動するタイミングに合わせて、対応するゲートライン１本を有効にして、パネル３０の１ラインごとに順次データを更新することで表示する画像を切り替える動作は、ＩＰＳモードと変わりない。ただし、第１及び第２のサブピクセルＰＸＡ，ＰＸＢを、同一データでも異なる階調電圧で駆動する必要がある。
【００５７】
ここでは、第１の階調γａは第１のサブピクセルＰＸＡを駆動する階調に、第２の階調γｂは第２のサブピクセルＰＸＢを駆動する階調にそれぞれなるように、基準電圧入力Ｖａ１〜Ｖａ１８及び基準電圧入力Ｖｂ１〜Ｖｂ１８を与えておく。
【００５８】
図９は、入力部１０によりシリアル・パラレル変換された６系統８ビットデータのバス（ＤＢ１，ＤＢ２，・・・，ＤＢ６）と、シフトレジスタ部１１のタイミング信号（Ｇａ１，Ｇａ２，・・・，Ｇａ（２ｎ））との関係を表すタイミングチャートである。ＰＶＡモードにおいては、入力部１０におけるデータクロス機能により、ＤＢ２とＤＢ３及び、ＤＢ４とＤＢ５のデータが入れ替わった状態で伝播する。また、シフトレジスタ部１１は飛ばしシフト動作を行う。飛ばしシフト動作は、偶数番目のフリップフロップ２０ｂが、１つ前の奇数番目のフリップフロップ２０ａと同じスタート信号により動作するように、ＳＴセレクタ２１を動作させることで実現できる。
【００５９】
この動作により、チャネル１からチャネル１２のデータレジスタ部１２は、図９のタイミングＴ１において、データバスを伝播するデータ（Ｒ１，Ｂ１，Ｇ１，ｇ１，ｒ１，ｂ１）を取り込む。つまり、チャネル１からチャネル６までのデータレジスタと、チャネル７からチャネル１２までのデータレジスタとは、同じデータを取り込んでいる。
【００６０】
このとき、図３のノードＡにおけるデータとして第１のチャネルから順にＲ１、Ｂ１、Ｇ１、ｇ１、ｒ１、ｂ１、Ｒ１、Ｂ１、Ｇ１、ｇ１、ｒ１、ｂ１がデータレジスタ部１２から出力されている。
【００６１】
ここで、マッピング切替信号ＭＯＤＥがＨレベルであるので、データ選択部１３におけるＭＯＤＥスイッチ部２２は、４チャネルのデータのうち、２データを２チャネルに出力する。つまり、チャネル２、チャネル４、チャネル６、チャネル７、チャネル９、チャネル１１にそれぞれセレクタを設けてあるので、ノードＢでのデータがＲ１、Ｒ１、Ｇ１、Ｇ１、ｒ１、ｒ１、Ｂ１、Ｂ１、ｇ１、ｇ１、ｂ１、ｂ１となるように選択される。
【００６２】
次に、各チャネルが経由するセレクタＨａ，Ｌｂ，Ｈｂ，Ｌａと、出力端子とについて４チャネルずつ説明する。
【００６３】
まず、チャネル１からチャネル４において、ＧＳＥＬがＬレベルの場合、４チャネルスイッチ部２３の制御信号となるデータ用極性切替信号ＤＰＯＬは、ＩＰＳモードと同様になるため、極性切替信号ＰＯＬがＨ及びＬのどちらの場合においても、ノードＢとノードＣとの関係は同じ状態となる。
【００６４】
次に、ＧＳＥＬがＨレベルの場合、４チャネルスイッチ部２３の制御信号となるデータ用極性切替信号ＤＰＯＬはスイッチ制御部１８によって、極性切替信号ＰＯＬの反転極性の信号となる。
【００６５】
つまり、極性切替信号ＰＯＬがＨレベルのとき、各チャネルのデータが出力するセレクタ部１７は、チャネル１から順にＬａ、Ｈｂ、Ｌｂ、Ｈａとなる。このとき、出力部１５内のアナログスイッチ部２４で接続されるセレクタはＹ１から順にＬａ、Ｈｂ、Ｌｂ、Ｈａとなる。４チャネルスイッチ部２３に入力されるデータは、チャネル１とチャネル２、チャネル３とチャネル４はそれぞれ同じデータが入力されているため、これらのチャネル間でのデータの順序を考慮する必要がなく、ノードＢとノードＣとの関係は同じ状態となる。
【００６６】
また、極性切替信号ＰＯＬがＬレベルのとき、各チャネルのデータが出力するセレクタ部１７は、チャネル１から順にＨａ、Ｌｂ、Ｈｂ、Ｌａとなる。このとき、出力部１５内のアナログスイッチ部２４で接続されるセレクタはＹ１から順にＬｂ、Ｈａ、Ｌａ、Ｈｂとなる。４チャネルスイッチ部２３に入力されるデータは、チャネル１とチャネル２、チャネル３とチャネル４はそれぞれ同じデータが入力されているため、ノードＢとノードＣとの関係は同じ状態となる。
【００６７】
以上のように、チャネル１からチャネル４における出力電圧とデータとの関係を、Ｒ１、Ｒ１、Ｇ１、Ｇ１の順に出力しながら、ＰＯＬ信号による極性切替と、ＧＳＥＬ信号による階調切替機能とを実現できている。
【００６８】
次に、チャネル５からチャネル８において、ＧＳＥＬがＬレベルの場合、４チャネルスイッチ部２３の制御信号となる第２のデータ用極性切替信号ＤＰＯＬ２はスイッチ制御部１８によって、データ用極性切替信号ＤＰＯＬの反転極性の信号となる。
【００６９】
つまり、極性切替信号ＰＯＬがＨレベルのとき、各チャネルのデータが出力するセレクタ部１７は、チャネル５から順にＬａ、Ｈｂ、Ｌｂ、Ｈａとなる。このとき、出力部１５内のアナログスイッチ部２４で接続されるセレクタはＹ５から順にＨａ、Ｌｂ、Ｈｂ、Ｌａとなる。
【００７０】
つまり、チャネル５とチャネル６のデータがチャネル７とチャネル８の出力に、チャネル７とチャネル８のデータがチャネル５とチャネル６の出力になるように接続されることになり、かつチャネル５とチャネル６、チャネル７とチャネル８はそれぞれ同じデータが入力されている。このときのノードＣにおけるデータは、Ｙ５から順にＢ１、Ｂ１、ｒ１、ｒ１となる。
【００７１】
次に、極性切替信号ＰＯＬがＬレベルのとき、各チャネルのデータが出力するセレクタ部１７は、チャネル５から順にＨａ、Ｌｂ、Ｈｂ、Ｌａとなる。このとき、出力部１５内のアナログスイッチ部２４で接続されるセレクタはＹ５から順にＬａ、Ｈｂ、Ｌｂ、Ｈａとなる。つまり、チャネル５とチャネル６のデータがチャネル７とチャネル８の出力に、チャネル７とチャネル８のデータがチャネル５とチャネル６の出力になるように接続されることになり、かつチャネル５とチャネル６、チャネル７とチャネル８はそれぞれ同じデータが入力されている。このときのノードＣにおけるデータも先と同様に、Ｙ５から順にＢ１、Ｂ１、ｒ１、ｒ１となる。
【００７２】
また、ＧＳＥＬがＨレベルの状態において、極性切替信号ＰＯＬがＨレベルのとき、各チャネルのデータが出力するセレクタ部１７は、チャネル５から順にＨａ、Ｌｂ、Ｈｂ、Ｌａとなる。このとき、出力部１５内のアナログスイッチ部２４で接続されるセレクタはＹ５から順にＨｂ、Ｌａ、Ｈａ、Ｌｂとなる。つまり、チャネル５とチャネル６のデータがチャネル７とチャネル８の出力に、チャネル７とチャネル８のデータがチャネル５とチャネル６の出力になるように接続されることになり、かつチャネル５とチャネル６、チャネル７とチャネル８はそれぞれ同じデータが入力されている。このときのノードＣにおけるデータは、Ｙ５から順にＢ１、Ｂ１、ｒ１、ｒ１となる。
【００７３】
次に、極性切替信号ＰＯＬがＬレベルのとき、各チャネルのデータが出力するセレクタ部１７は、チャネル５から順にＬａ、Ｈｂ、Ｌｂ、Ｈａとなる。このとき、出力部１５内のアナログスイッチ部２４で接続されるセレクタはＹ５から順にＬｂ、Ｈａ、Ｌａ、Ｈｂとなる。つまり、チャネル５とチャネル６のデータがチャネル７とチャネル８の出力に、チャネル７とチャネル８のデータがチャネル５とチャネル６の出力になるように接続されることになり、かつチャネル５とチャネル６、チャネル７とチャネル８はそれぞれ同じデータが入力されている。このときのノードＣにおけるデータは、Ｙ５から順にＢ１、Ｂ１、ｒ１、ｒ１となる。
【００７４】
以上のように、チャネル５からチャネル８における出力電圧とデータとの関係を、Ｂ１、Ｂ１、ｒ１、ｒ１の順に出力しながら、ＰＯＬ信号による極性切替と、ＧＳＥＬ信号による階調切替機能とを実現できている。
【００７５】
チャネル９からチャネル１２におけるノードＢとノードＣとの関係は、チャネル１からチャネル４におけるノードＢとノードＣと同じである。このため、ノードＢからノードＣまでの各回路の接続関係と制御方法は入力されるデータが異なることを除いて、チャネル１からチャネル４と同一の構成となるため、その説明は省略する。
【００７６】
以上のように、Ｙ１〜Ｙ１２から出力するデータは、Ｙ１から順にＲ１、Ｒ１、Ｇ１、Ｇ１、Ｂ１、Ｂ１、ｒ１、ｒ１、ｇ１、ｇ１、ｂ１、ｂ１となり、１つのデータが連続する２端子から出力することを除けば、ＩＰＳモードと同様の出力順で出力できる。更に、２端子ずつ出力するデータは、一方が第１の階調γａであれば、もう一方が第２の階調γｂを出力し、かつ隣接する出力は基準電圧に対し、正側と負側に割り振られる交流動作に対応している。これらの階調電圧の切り替えはＧＳＥＬ信号により、極性の切り替えはＰＯＬ信号によりそれぞれ実現することができる。
【００７７】
ここで、入力部１０への入力は、ＩＰＳモード、ＰＶＡモードにかかわらず同様の入力が入力されている。つまり、本実施の形態のデータラインドライバ２６によると、ＩＰＳモードの液晶表示パネル２９とＰＶＡモードの液晶表示パネル３０とを駆動する際に、同一の制御部２７が使用できることを示している。
【００７８】
ただし、ＰＶＡモードの液晶表示パネル３０は１つのサブピクセルが２つ（ＰＸＡ，ＰＸＢ）に分割されているため、データラインドライバ２６において、１つのデータに対し、２つの駆動出力が必要となる。そのため、ＩＰＳモードの液晶表示パネル２９と同じピクセル数のＰＶＡモードパネル３０を駆動する場合、ＰＶＡモードの場合のデータラインドライバ２６は、ＩＰＳモードに対して２倍必要となる。
【００７９】
以上説明したように、本実施の形態に係るデータラインドライバ２６の構成によれば、データ選択部１３と出力部１５とにおいて、隣接する４チャネルのデータにつき、極性切替信号ＰＯＬと階調電圧切替信号ＧＳＥＬとに応じて、データを入れ替える機能と、入力部１０からデータレジスタ部１２への出力データの入れ替えと、シフトレジスタ部１１が順次シフト動作と飛ばしシフト動作とを切り替えられる機能とを持たせたことにより、ＩＰＳモードの液晶表示パネル２９を駆動するような、１データに対し、１つの駆動電圧を１ラインごとに極性を反転させて駆動するモードと、ＰＶＡモードの液晶表示パネル３０を駆動するような、１データに対し、２つの階調電圧を出力し、更に１ラインごとに極性反転させて駆動するモードとを持ち、データラインドライバ２６を制御する制御部２７を変えることなく、これら複数の仕様のパネル２９，３０に対応したデータラインドライバ２６を提供できる。
【００８０】
また、本実施の形態によれば前記２つのモードにおける入力データと出力との関係は大きく異なるにもかかわらず、ディジタルデータの入れ替えは４チャネル間のみで構成されており、データの入れ替えに必要なセレクタ及び配線が少なく、回路面積の増加を抑えることが可能である。
【００８１】
《実施の形態２》
実施の形態２において、３次元表示可能な液晶表示パネルも同一の制御部を共用できる液晶表示装置用データラインドライバについて説明する。
【００８２】
図１０は、本発明の実施の形態２に係るデータラインドライバの構成である。図１１は、本発明のデータドライバ内のシフトレジスタ部とデータレジスタ部との構成を示す。以下、これらの図を用いて説明する。
【００８３】
本実施の形態に係るデータラインドライバは、前述した実施の形態１の構成と比べて、入力部１０に入力される２画素分のデータは、第１のクロック信号ＣＬＫ＿Ａに同期した第１の画素データ（Ｄ１，Ｄ２，Ｄ３）と、第２のクロック信号ＣＬＫ＿Ｂに同期した第２の画素データ（Ｄ４，Ｄ５，Ｄ６）とに分かれていて、シフトレジスタ部１１は、それぞれの第１及び第２の画素データの取り込みタイミング信号Ｇａ１，Ｇｂ１，Ｇａ２，Ｇｂ２，…を生成する、第１のクロック信号ＣＬＫ＿Ａに同期した第１のシフトレジスタ部３１ａと、第２のクロック信号ＣＬＫ＿Ｂに同期した第２のシフトレジスタ部３１ｂとから構成され、第１及び第２のシフトレジスタ部３１ａ，３１ｂは、それぞれが実施の形態１に記載のシフトレジスタ部１１と同様に、順次シフト動作と飛ばしシフト動作とを切り替えるシフト動作切替機能を有している。順次シフト動作と飛ばしシフト動作とについては、実施の形態１においてシフトレジスタ部１１の動作として詳細に説明しているため、ここでは説明を省略する。
【００８４】
本実施の形態では更に、２ポート機能切替信号ＤＵＡＬによって、第１のシフトレジスタ部３１ａのみ動作させ、第１の実施の形態におけるデータラインドライバ２６と同様の動作をする状態と、第１及び第２のシフトレジスタ部３１ａ，３１ｂの両方を動作させる状態と、本実施の形態に係る２ポート機能を持ったデータラインドライバとして動作する状態とを切り替えることができる。第１の実施の形態との動作の違いは、データレジスタ部１２にデータを取り込むまでの回路のみに差分があるため、その差分のみについて説明し、データレジスタ部１２以降の説明は省略する。
【００８５】
本実施の形態は実施の形態１の機能と２ポート機能とを両立するものであり、入力部１０は、第１のクロック信号ＣＬＫ＿Ａに同期した第１の画素データ（Ｄ１，Ｄ２，Ｄ３）を第１のクロック信号ＣＬＫ＿Ａでシリアル・パラレル変換を行い、第２のクロック信号ＣＬＫ＿Ｂに同期した第２の画素データ（Ｄ４，Ｄ５，Ｄ６）を第２のクロック信号ＣＬＫ＿Ｂでシリアル・パラレル変換を行う。入力部１０の第２の画素データ（Ｄ４，Ｄ５，Ｄ６）の取り込みクロック信号として、２ポート機能切替信号ＤＵＡＬによって制御されるクロックセレクタ３３によりＣＬＫ＿Ａ又はＣＬＫ＿Ｂのいずれかが選択されるようになっている。
【００８６】
また、シフトレジスタ部１１は、第１のクロック信号ＣＬＫ＿Ａに同期した第１のシフトレジスタ部３１ａと、第２のクロック信号ＣＬＫ＿Ｂに同期した第２のシフトレジスタ部３１ｂとから構成され、２ポート機能切替信号ＤＵＡＬによって第１のシフトレジスタ部３１ａのみ動作する状態と、第１及び第２のシフトレジスタ部３１ａ，３１ｂが動作する状態とを切り替える。
【００８７】
図１１は、実施の形態２におけるＹ１からＹ１２の１２出力にかかわるシフトレジスタ部１１とデータレジスタ部１２との接続図である。実施の形態２は、実施の形態１と同様に、１２出力ごとに同じ構成を繰り返し配置しているため、ここではＹ１〜Ｙ１２の１２出力についてのみ説明する。
【００８８】
２ポート機能切替信号ＤＵＡＬがＬレベルのとき、実施の形態１と同一機能として動作する。つまり、入力部１０における第２の画素データの取り込みクロック信号にはＣＬＫ＿Ａが入力されるため、入力部１０はＣＬＫ＿Ａの単一クロック信号に同期した動作を行う。これは実施の形態１の動作と同一である。
【００８９】
シフトレジスタ部１１は、第１のクロック信号ＣＬＫ＿Ａに同期してシフト動作をする第１のシフトレジスタ部３１ａと、第２のクロック信号ＣＬＫ＿Ｂに同期してシフト動作をする第２のシフトレジスタ部３１ｂとから構成されている。入力部１０からの第１の画素データであるデータバスＤＢ１，ＤＢ２，ＤＢ３の取り込みタイミング信号は、第１のシフトレジスタ部３１が出力するＧａ１及びＧａ２であり、第２の画素データであるデータバスＤＢ４，ＤＢ５，ＤＢ６の取り込みタイミング信号Ｇｂ１及びＧｂ２は、２ポート機能切替信号ＤＵＡＬがＬレベルのときは、Ｇａ１及びＧａ２と同じ信号になるようにラッチタイミングセレクタ３２によって選択される。
【００９０】
つまり、チャネル１からチャネル６のデータレジスタはタイミング信号Ｇａ１によって、チャネル７からチャネル１２のデータレジスタはタイミング信号Ｇａ２によって、それぞれデータを取り込む。これは、実施の形態１と同じ動作である。
【００９１】
以上のように実施の形態２において２ポート機能切替信号ＤＵＡＬがＬレベルのときは、実施の形態１と同じ動作をする。
【００９２】
次に、２ポート機能切替信号ＤＵＡＬがＨレベルのときについて説明する。図１０のクロックセレクタ３３は、入力部１０における第２の画素データの取り込みクロック信号としてＣＬＫ＿Ｂを選択する。入力部１０のデータバス出力は、第１のクロック信号ＣＬＫ＿Ａに同期したＤＢ１，ＤＢ２，ＤＢ３のデータバス出力と、第２のクロック信号ＣＬＫ＿Ｂに同期したＤＢ４，ＤＢ５，ＤＢ６のデータバス出力とになる。次に、図１１のシフトレジスタ部１１では、入力部１０からの第１の画素データであるデータバスＤＢ１，ＤＢ２，ＤＢ３の取り込みタイミング信号は、第１のシフトレジスタ部３１ａが出力するＧａ１及びＧａ２であり、第２の画素データであるデータバスＤＢ４，ＤＢ５，ＤＢ６の取り込みタイミング信号は、２ポート機能切替信号ＤＵＡＬがＨレベルのときは、第２のシフトレジスタ部３１ｂが出力するＧｂ１及びＧｂ２になるようにラッチタイミングセレクタ３２によって選択される。
【００９３】
以上の構成により、実施の形態１の動作に加え、第１のクロック信号ＣＬＫ＿Ａに同期した第１の画素データと、第２のクロック信号ＣＬＫ＿Ｂに同期した第２の画素データとを取り込むことができる２ポート機能を付与したデータラインドライバを実現できる。
【００９４】
図１２は、本発明の実施の形態２に係るデータラインドライバを使用した３次元表示装置の構成図である。実施の形態２における２ポート機能は、図１２に示したような３次元表示可能なＩＰＳモードの液晶表示パネル３７を駆動することを想定している。すなわち、図示の液晶表示装置は、第１のクロック信号ＣＬＫ＿Ａとそれに同期した画像データとを本実施の形態に係るデータラインドライバ３４に送る第１の制御部３５ａと、第２のクロック信号ＣＬＫ＿Ｂとそれに同期した画像データとを送る第２の制御部３５ｂとを持ち、第１の制御部３５ａは右眼用画素３８のデータを、第２の制御部３５ｂは左目用画素３９のデータをそれぞれ制御している。３６はゲートラインドライバである。
【００９５】
ここで、入力部１０への入力信号は、Ｄ１，Ｄ２，Ｄ３の取り込みクロック信号と、Ｄ４，Ｄ５，Ｄ６の取り込みクロック信号とが異なる点を除いて、実施の形態１と同じ入力である。つまり、実施の形態１においてデータラインドライバ２６を制御していた制御部２７を実施の形態２における３次元表示可能なパネルの第１の制御部３５ａ及び第２の制御部３５ｂとして容易に流用できることを示している。
【００９６】
図１３は、３次元表示可能なＩＰＳモードの液晶表示パネル３７の断面図である。図１３によれば、右目用の画像データを表示する画素３８と左目用の画像データを表示する画素３９とを交互に配置した液晶表示パネル３７と、バックライト５３と液晶表示パネル３７との間に設けられた視差バリア５４とによって、スリットが設けられている。視差バリア５４は、バックライト５３の光が、左目用画素３９を通過して右目５５へ到達するのを妨げるように、かつ右目用画素３８を通過して左目５６へ到達するのを妨げるように配置している。これにより右目５５から見ることのできる画素はスリットの隙間から見える右目用画素３８に、左目５６から見ることのできる画素はスリットの隙間から見える左目用画素３９にそれぞれ限定させ、右目用の画像データと、左目用の画像データとをそれぞれの画素３８，３９に表示させることで、人間の眼には立体的に見せることができる。
【００９７】
以上の構成によれば、データラインドライバ３４は、第１の制御部３５ａからのデータと、第２の制御部３５ｂからのデータとを交互に出力することができ、３次元表示のための画像の合成が不要になり、合成画像を保持するためのメモリや一時バッファを持つ必要がなく、容易に３次元表示装置を実現可能にするとともに、２ポート機能の追加による実施の形態１からの回路の増加は入力部１０とシフトレジスタ部１１とに止まり、回路面積に与える影響を小さくすることが可能である。
【００９８】
《まとめ》
以上説明したように、本発明の実施の形態に係る液晶表示装置用データラインドライバは、外部からのクロック信号に応答してデータを取り込む入力部と、各データラインに対応するデータを取り込むデータレジスタ部と、このデータレジスタ部でデータを保持するタイミング信号をクロック信号から生成するシフトレジスタ部と、複数の階調レベルに応じた基準電圧を有する基準電源部と、データラッチ部から出力されるデータに応じて、基準電源部から規定の基準電圧を選択するセレクタ部と、このセレクタ部で選択された基準電圧をそれぞれ表示データとして各データラインに出力する出力部とを備えたデータラインドライバであって、出力部が隣接する４チャネル間でデータを入れ替えるデータクロス機能を有し、データレジスタ部からの出力を、隣接する４チャネル間でデータを選択し、データラッチ部に出力するデータ選択部を有し、入力部は２画素分のデータを同一タイミングで取り込み、異なるチャネル間でのデータの入れ替え機能を有し、シフトレジスタ部が、動作クロックごとに１段シフトする順次シフト動作と、動作クロックごとに２段ずつ同時にシフト動作する飛ばしシフト動作とを切り替えるシフト動作切替機能を有し、基準電源部は、第１から第４の階調電圧を有し、第１から第４の階調電圧のそれぞれが、隣接する４チャネルに対応するセレクタ部に１つずつ割り当てられていることを特徴とする。これにより、液晶表示装置の制御部を共用化することができる。
【００９９】
また、入力部が２つの基準クロック信号に対応した２系統のデータ入力を取り込む２ポート機能を更に有し、シフトレジスタ部が第１のクロック信号でシフト動作を行う第１のシフトレジスタ部と、第２のクロック信号でシフト動作を行う第２のシフトレジスタ部とから構成され、第１及び第２のシフトレジスタ部が動作クロックごとに１段シフトする順次シフト動作と、動作クロックごとに２段ずつ同時にシフト動作する飛ばしシフト動作とを切り替えるシフト動作切替機能を更に有することを特徴とする。これにより、３次元表示装置の制御部も共用化できるという効果を有する。更に、画像合成や合成データを保持するメモリが不要とすることができる。
【産業上の利用可能性】
【０１００】
本発明に係る表示駆動装置は、様々な方式の表示パネルを駆動できて汎用性が高いため、非常に有用である。
【符号の説明】
【０１０１】
１０  入力部（データクロス機能つき）
１１  シフトレジスタ部
１２  データレジスタ部
１３  データ選択部
１４  データラッチ部
１５  出力部（データクロス機能つき）
１６  基準電源部
１６ａ，１６ｃ  正側基準電源部
１６ｂ，１６ｄ  負側基準電源部
１７  セレクタ部
１８  スイッチ制御部
１９  ラッチ部
２０ａ，２０ｂ  フリップフロップ（ＦＦ）
２１  ＳＴセレクタ
２２  ＭＯＤＥスイッチ部
２３  ４チャネルスイッチ部
２４  アナログスイッチ部
２５  バッファ部
２６  データラインドライバ
２７  制御部
２８  ゲートラインドライバ
２９  ＩＰＳモードの液晶表示パネル
３０  ＰＶＡモードの液晶表示パネル
３１ａ  第１のシフトレジスタ部
３１ｂ  第２のシフトレジスタ部
３２  ラッチタイミングセレクタ
３３  クロックセレクタ
３４  データラインドライバ
３５ａ  第１の制御部
３５ｂ  第２の制御部
３６  ゲートラインドライバ
３７  ３次元表示可能なＩＰＳモードの液晶表示パネル
３８  右目用画素
３９  左目用画素
５３  バックライト
５４  視差バリア
【図１】
2010276709.tif 000003
【図２】
2010276709.tif 000004
【図３】
2010276709.tif 000005
【図４】
2010276709.tif 000006
【図５】
2010276709.tif 000007
【図６】
2010276709.tif 000008
【図７】
2010276709.tif 000009
【図８】
2010276709.tif 000010
【図９】
2010276709.tif 000011
【図１０】
2010276709.tif 000012
【図１１】
2010276709.tif 000013
【図１２】
2010276709.tif 000014
【図１３】
2010276709.tif 000015