(57)【要約】【課題】従来回路の場合、放熱機構の性能を効率的に引き出すことができず、画素アレイ部（表示パネル）側の発熱が大きい。【解決手段】アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部に形成された信号線を、各信号線に対応する出力端子を通じて外部から駆動する信号線駆動部の出力段に可変抵抗回路を搭載する。また、信号線駆動部の内部又は外部に、各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部を搭載する。【選択図】図１０
2010107655.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部と、
各画素に対する電位の書き込み動作を制御する書込制御線駆動部と、
各信号線に対応する出力端子を通じ、前記画素アレイ部に形成された信号線を外部から駆動する信号線駆動部であって、各出力端子に接続される出力線上に可変抵抗回路を有する信号線駆動部と、
各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、前記可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部と
を有する表示パネルモジュール。
【請求項２】
前記可変抵抗回路は、オン抵抗の異なる複数のアナログスイッチの並列回路で構成され、
前記抵抗値制御部は、前記複数のアナログスイッチの少なくとも１つを選択的にオン制御する
請求項１に記載の表示パネルモジュール。
【請求項３】
アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部に形成された信号線を外部から駆動する信号線駆動部を有する半導体集積回路であって、
前記信号線駆動部は、
各出力端子に接続される出力線上に配置される可変抵抗回路と、
各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、前記可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部と
を有する半導体集積回路。
【請求項４】
前記可変抵抗回路は、オン抵抗の異なる複数のアナログスイッチの並列回路で構成され、
前記抵抗値制御部は、前記複数のアナログスイッチの少なくとも１つを選択的にオン制御する
請求項３に記載の半導体集積回路。
【請求項５】
アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部に形成された信号線を外部から駆動する信号線駆動部であって、各信号線に対応する各出力端子に接続される出力線上に可変抵抗回路を有する信号線駆動部と、
各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、前記可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部と
を有する信号線駆動回路システム。
【請求項６】
アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部と、各画素に対する電位の書き込み動作を制御する書込制御線駆動部と、各信号線に対応する出力端子を通じ、前記画素アレイ部に形成された信号線を外部から駆動する信号線駆動部であって、各出力端子に接続される出力線上に可変抵抗回路を有する信号線駆動部と、各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、前記可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部とを有する表示パネルモジュールと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力部と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、表示パネルモジュールで消費される電力の分布をデバイス間で最適化する技術に関する。なお、この明細書で提案する発明は、消費電力の分布を適応的に可変できる半導体集積回路又は信号線駆動回路システムとしての側面を有する。また、この明細書で提案する発明は、前述した半導体集積回路や信号線駆動回路システムを搭載する表示パネルモジュール、表示パネルモジュールを搭載する各種の電子機器としての側面も有する。
【背景技術】
【０００２】
図１に、表示パネルモジュールを構成する主要な機能部分の構成を示す。表示パネルモジュール１は、画素アレイ部３と、信号線駆動部５と、書込制御線駆動部７と、タイミングジェネレータ９その他で構成される。このうち、画素アレイ部３は、最小表示単位としてのサブ画素をマトリクス状に配置した表示デバイスである。なお、画素アレイ部３は、アクティブマトリクス駆動方式に対応したパネル構造（配線構造及び画素構造）を有している。
【０００３】
信号線駆動部５は、画素アレイ部３の水平解像度に応じて形成された信号線ＤＴＬを駆動する回路デバイスである。また、書込制御線駆動部７は、画素アレイ部３の垂直解像度に応じて形成された書込制御線ＷＳＬを線順次に駆動する回路デバイスである。信号線駆動部５及び書込制御線駆動部７は、いずれも１つ又は複数の半導体集積回路で構成され、画素アレイ部３の周辺部に配置される。タイミングジェネレータ９は、映像信号及び制御信号に基づいて、信号線駆動部５及び書込制御線駆動部７の駆動に必要なタイミング信号を発生する回路デバイスである。
【０００４】
図２に、信号線駆動部５を構成する主要部分の構成を示す。信号線駆動部５は、ロジック回路部とアナログ回路部とで構成される。このうち、ロジック回路部は、入力インターフェース１１とラッチ部１３とで構成される。また、アナログ回路部は、レベルシフト部１５と、Ｄ／Ａ変換部１７と、バッファ部１９とで構成される。
【特許文献１】特開２００３−２７１０９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、画素アレイ部３には、更なる高解像度化と高画質化が求められている。
ところが、画素アレイ部３の高解像度化に伴う画素数の増加と高画質化に伴う駆動周波数の増加は、画素アレイ部３の発生する熱量を増加させる方向に作用する。しかも、昨今の画素アレイ部３は、大画面化する傾向にある。すなわち、発熱源の面積が広がる傾向がある。ところが、発熱源の面積が広いと、効率的な放熱設計が一般的に難しい。
【０００６】
以下では、図３及び図４を用い、投入電力と消費電力の関係を考察する。熱は、電力の消費によって発生するためである。
図３には、１本の信号線ＤＴＬに着目した画素アレイ部３と信号線駆動部５の等価回路を示す。なお、図３では、信号線駆動部５のうちバッファ部１９から出力端子２１までの回路部分に対応する等価回路と、画素アレイ部３のうち出力端子２１に接続される信号線ＤＴＬと対応するサブ画素の等価回路を示す。
【０００７】
因みに、図３では、バッファ部１９が駆動する負荷のうち信号線駆動部５の出力段に存在する出力抵抗をＲonで示す。また、画素アレイ部３に形成される信号線ＤＴＬの配線抵抗をＲL で示し、信号線ＤＴＬとサブ画素に対応する負荷容量をＣL で示している。
図４に、アナログ回路部に投入される電力と、各回路部分で消費される電力との関係を示す。
【０００８】
なお、図４では、アナログ回路部で消費される電力をＰANA で示し、信号線駆動部５の出力抵抗Ｒonで消費される電力をＰRON で示し、画素アレイ部３に形成された信号線ＤＴＬの配線抵抗ＲL で消費される電力をＰRLで示す。このように、アナログ回路部に投入される電力は、アナログ回路部と配線抵抗で消費される。
まず、画素アレイ部３で消費される電力ＰRLに着目する。
【０００９】
さて、電力ＰRLは、出力抵抗Ｒonと配線抵抗ＲL の分割比に依存する。以下では、図５に示す等価回路に基づいて電力ＰRLを算出する。なお、次式においては、画素アレイ部３の負荷容量をＣL とし、出力端子２１に印加される出力電圧をＶo とする。また、信号線駆動部５の出力周波数をｆとし、信号線ＤＴＬの本数をｎとする。
ＰRL＝（ＲL／（Ｒon＋ＲL））・ＣL・Ｖo2・ｆ・ｎ                      …(式１)
因みに、この計算式で想定する信号線駆動部５の出力波形を図６に示す。
【００１０】
次に、信号線駆動部５で消費される電力ＰDRV を考える。電力ＰDRV は、次式に示すように、アナログ回路部で消費される電力ＰANA
と、信号線駆動部５の出力配線が有する出力抵抗Ｒonで消費される電力ＰRON の和として算出される。
ＰDRV ＝ＰANA ＋ＰRON                                                 …(式２)
【００１１】
この（式２）は、投入電力ＶDD・ＩDDと画素アレイ部３で消費される電力ＰRLを用いると、次式のように書き表すことができる。
ＰDRV ＝ＶDD・ＩDD−ＰRL
＝ＶDD・ＩDD−（ＲL／（Ｒon＋ＲL））・ＣL・Ｖo2・ｆ・ｎ         …（式３）
（式３）より、以下のことが分かる。
【００１２】
まず、投入電力ＶDD・ＩDDは、画素階調に応じて定まる出力電圧Ｖo の増加に伴い、単調に増加することが分かる。
また、画素アレイ部３で消費される電力ＰRLは、出力電圧Ｖo の二乗に比例して増加することが分かる。すなわち、出力電圧Ｖo が高電位になるほど、画素アレイ部３で消費される電力ＰRLが増加することが分かる。
【００１３】
このことは、画素アレイ部３で消費される電力が大きくなり、反対に信号線駆動部５側で消費される電力が小さくなることを意味する。
図７に、信号線駆動部５の出力抵抗Ｒonが固定である場合について、画素アレイ部３の消費電力と信号線駆動部５の消費電力が有する出力電圧依存特性を示す。なお、図７は、出力抵抗Ｒonが0.667ｋΩであり、配線抵抗ＲL が 5ｋΩであり、負荷容量ＣL が 150ｐＦであり、出力周波数ｆが67.5ｋＨｚである場合を表している。
【００１４】
図７においては、画素アレイ部３で消費される電力ＰRLを実線で示し、信号線駆動部５で消費される電力ＰDRV を破線で示している。図７に示すように、信号線駆動部５で消費される電力ＰDRV は上に凸の曲線を描くように変化する。
【００１５】
すなわち、出力電圧Ｖo が一定電位よりも大きくなると、電位が上がるほど信号線駆動部５で消費される電力ＰDRV が減少するように変化することが分かる。
このため、信号線駆動部５に放熱機構を設置しても、出力電位Ｖo の高い領域では、放熱機構の性能が十分に発揮されない問題がある。
【課題を解決するための手段】
【００１６】
そこで、発明者らは、アクティブマトリクス方式に対応するパネル構造を有する画素アレイ部に形成された信号線を外部から駆動する信号線駆動部に、各信号線に対応する出力端子に接続される出力線上に可変抵抗回路を搭載する。また、各出力端子に対する印加電圧が出力ダイナミックレンジの高域値である場合、前記可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御する抵抗値制御部を、信号線駆動部の内部又は外部に搭載する。
【００１７】
なお、可変抵抗回路は、オン抵抗の異なる複数のアナログスイッチの並列回路で構成され、抵抗値制御部は、複数のアナログスイッチの少なくとも１つを選択的にオン制御することが望ましい。
【発明の効果】
【００１８】
発明者らの提案する発明の場合、各信号線に対応する出力端子に印加する出力電圧の大きさに応じ、出力端子に接続される可変抵抗回路の抵抗値を可変的に制御することができる。具体的には、出力ダイナミックレンジの高域値で使用する可変抵抗回路の抵抗値を、出力ダイナミックレンジの中間域値で使用する抵抗値よりも大きい値に制御することができる。
【００１９】
なお、画素アレイ部に形成される信号線の抵抗値（配線抵抗値）は常に固定である。従って、可変抵抗回路の抵抗値を大きくすることで、信号線駆動部内で消費される電力の比率を相対的に高くすることができる。
【００２０】
このことは、設置面積の小さい信号線駆動部内で発生する熱量を増やす一方で、設置面積の大きい画素アレイ部内で発生する熱量を相対的に小さくできることを意味する。従って、信号線駆動部に配置する放熱機構から効率的に熱を逃がすことができる。これにより、画素アレイ部側の消費電力を従来方式よりも抑制でき、画素アレイ部で発生する熱量も効果的に抑制することができる。
【発明を実施するための最良の形態】
【００２１】
以下では、発明の最良の形態例を、以下に示す順番で説明する。
（Ａ）信号線駆動部の形態例
（Ｂ）有機ＥＬパネルモジュールへの応用例
（Ｃ）液晶パネルモジュールへの応用例
（Ｄ）他の形態例
【００２２】
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００２３】
（Ａ）信号線駆動部の形態例
（Ａ−１）基本原理
図８に、画素階調に対応する電圧Ｖo を書き込む場合における信号線駆動部５の出力段部分からサブ画素に至るまで回路を単純化して示す。図８は、図３に示した等価回路のアナログ回路部を電圧源Ｅとみなし、信号線駆動部５の出力抵抗及び信号線ＤＴＬの配線抵抗を一つの抵抗Ｒとみなし、サブ画素その他の容量成分をＣとみなした図である。
【００２４】
さて、信号線駆動部５による駆動動作は、この回路が過渡的状態を経て平衡状態に至る動作と考えることができる。このとき、電圧源Ｅの仕事Ｗbattery は、次式に示すように、抵抗Ｒで発生するジュール熱Ｗjoule
と容量Ｃに保存される静電エネルギーＵｃに変換される。
【００２５】
Ｗbattery ＝Ｗjoule ＋Ｕｃ                                            …（式４）
このとき、ジュール熱Ｗjoule と静電エネルギーＵｃは、それぞれＣＥ2 ／２で与えられることが知られている。すなわち、電圧源Ｅがした仕事量の半分が、抵抗Ｒにおいてジュール熱として消費されることが知られている。なお、抵抗Ｒで発生するジュール熱のおおきさは抵抗値の大きさによらない。
【００２６】
図９に、画素階調に対応する出力電圧Ｖo を書き込む場合における信号線駆動部５の出力段部分からサブ画素に至るまで回路のより詳細な等価回路を示す。図９では、抵抗Ｒを、画素アレイ部３に形成される信号線ＤＴＬの配線抵抗Ｒ１と信号線駆動部５の出力抵抗Ｒ２に分割して示している。
【００２７】
この場合、画素アレイ部３で発生するジュール熱ＷR1と信号線駆動部５で発生するジュール熱ＷR2は、電圧源Ｅと容量Ｃとで固定的に定まるジュール熱Ｗjoule を、配線抵抗Ｒ１と出力抵抗Ｒ２の抵抗比で分割した関係になる。すなわち、ＷR1は、Ｗjoule ・（Ｒ１／（Ｒ１＋Ｒ２））で与えられる。また、ＷR2は、Ｗjoule ・（Ｒ２／（Ｒ１＋Ｒ２））で与えられる。
【００２８】
そこで、発明者らは、信号線駆動部５の出力抵抗Ｒ２を可変制御することにより、放熱効率の高い信号線駆動部５で発生するジュール熱量を調整する手法を考える。特に、画素階調が大きい領域（出力電圧Ｖo が大きい領域）について、信号線駆動部５で発生するジュール熱を高める手法を提案する。このことは、画素階調が大きい領域（出力電圧Ｖo が大きい領域）について、画素アレイ部３で発生するジュール熱を低下できることを意味する。
【００２９】
（Ａ−２）回路例
図１０に、この形態例において提案する信号線駆動部３１の回路構成の概要を示す。なお、図１０は、図３の等価回路に対応する。図１０に示す信号線駆動部３１は、バッファ部１９と出力端子２１の間に可変抵抗器３３を配置する。また、可変抵抗器３３の制御用にデコーダ３５も配置する。なお、デコーダ３５は、特許請求の範囲における抵抗値制御部に対応する。
【００３０】
図１１に、この形態例に係る信号線駆動部３１の具体的な構成例を示す。この形態例の場合、図１１に示すように、可変抵抗器３３は、２つのアナログスイッチ素子ＳＷ１及びＳＷ２の並列回路で構成する。ここでのアナログスイッチ素子ＳＷ１及びＳＷ２は、トランジスタで構成する。なお、抵抗成分は、トランジスタのオン抵抗を想定する。また、この形態例の場合、アナログスイッチ素子ＳＷ１及びＳＷ２を構成するトランジスタサイズを異なる大きさに調整することにより、異なる大きさのオン抵抗を実現する。
【００３１】
この形態例では、アナログスイッチ素子ＳＷ１のオン抵抗を１ｋΩとし、アナログスイッチＳＷ２のオン抵抗を２ｋΩとする。
デコーダ３５は、階調値を与える画素データに基づいて、アナログスイッチ素子ＳＷ１及びＳＷ２のいずれか一方又は両方をオン動作させる回路デバイスである。具体的には、出力抵抗Ｒを、１ｋΩ、２ｋΩ、0.667ｋΩのいずれかに制御する。
【００３２】
なお、この形態例におけるデコーダ３５は、画素データの上位３ビットに基づいて前述した切り替え動作を制御する。もっとも、画素アレイ部３で消費される電力ＰRLは出力電圧Ｖo の二乗で増加するので、高電位側の制御幅は低電位側よりも細かい方が望ましい。一方で、制御幅を細かくしすぎると制御性が低下する。そこで、この形態例の場合におけるデコーダ３５は画素データの上位３ビットのみを使用し、出力電圧Ｖo の可変範囲を８つの区間に分割して出力抵抗Ｒonの抵抗値を制御する。
【００３３】
ここでの抵抗値の制御は、低位と高位の出力電圧Ｖo に対応付ける抵抗値を、中位の出力電圧Ｖo に対応付ける抵抗値よりも大きくすることにより実行する。図７に示したように、中位の出力電圧Ｖo の消費電力がピーク電力になるので、低位と高位の出力電圧Ｖo に対応する消費電力をピーク電力に近づけるためである。
【００３４】
因みに、低位の出力電圧Ｖo に対応する消費電力はピーク電力との差分が大きいため、３値の抵抗値のうちで最も大きい抵抗値を選択する。また、中位の出力電圧Ｖo に対応する消費電力はピーク電力を与えるため、３値の抵抗値のうちで最も小さい抵抗値を選択する。また、高位の出力電圧Ｖo に対応する消費電力は最大電位に近づくほど低下するため、中位に近い出力電圧Ｖo には３値の抵抗値のうちで２番目に大きい抵抗値を選択し、高位に近い出力電圧Ｖo には３値の抵抗値のうちで最も大きい抵抗値を選択する。
【００３５】
なお、抵抗値の設定に際しては、抵抗値の切り替えによって中位の出力電圧Ｖo のピーク電力を超えないように注意する必要がある。出力抵抗値の切り替えによってピーク電力が変更されると、信号線駆動部５の放熱設計に影響が及ぶためである。もっとも、放熱設計を最初からやり直す場合には、高位の出力電圧Ｖo の消費電力を中位の出力電圧Ｖo より大きくすることで、画素アレイ部３側で発生する熱量を積極的に抑制することが可能になる。
【００３６】
図１２に、この形態例に係るデコーダ３５による具体的な切り替え動作例を示す。図１２は、画素データの上位３ビットで与えられる８つの区間について、出力端子２１に印加する出力電圧Ｖo と、アナログスイッチ素子ＳＷ１及びＳＷ２のオン・オフ関係と、オン抵抗値との関係を表している。
【００３７】
ここでは、出力端子２１に印加する出力電圧Ｖo が０Ｖ〜６Ｖの場合と、１４Ｖ〜１６Ｖの場合に、デコーダ３５は、アナログスイッチＳＷ２のみをオン制御する。図１３に、オン抵抗が２ｋΩのアナログスイッチＳＷ２のみをオン制御する場合の回路図を示す。
また、出力端子２１に発生する電圧Ｖo が１０Ｖ〜１４Ｖの場合に、デコーダ３５は、アナログスイッチＳＷ１のみをオン制御する。図１４に、オン抵抗が１ｋΩのアナログスイッチＳＷ１のみをオン制御する場合の回路図を示す。
【００３８】
また、出力端子２１に発生する電圧Ｖo が６Ｖ〜１０Ｖの場合に、デコーダ３５は、アナログスイッチＳＷ１とＳＷ２の両方をオン制御する。図１５に、オン抵抗が１ｋΩのアナログスイッチＳＷ１とオン抵抗が２ｋΩのアナログスイッチＳＷ２をオン制御する場合の回路図を示す。この場合、オン抵抗が並列接続となるので、出力抵抗Ｒは、
0.667ｋΩとなる。
【００３９】
図１６に、この形態例に係る可変抵抗器３３の制御動作を採用する場合について、画素アレイ部３で消費される電力と信号線駆動部５で消費される電力の変化の関係を示す。なお、図１６は、出力抵抗Ｒonが 0.667ｋΩであり、配線抵抗ＲL が 5ｋΩであり、負荷容量ＣL が 150ｐＦであり、出力周波数ｆが67.5ｋＨｚである場合を表している。
【００４０】
（Ａ−３）効果
以上のように、画素データに応じて信号線駆動部５の出力抵抗値を可変的に制御することにより、高電位印加時における画素アレイ部３側の消費電力を従来手法に比して低下させることができる。この消費電力の低下により、高電位印加時における画素アレイ部３の発熱量を低減させることができる。この一方で、信号線駆動部５については消費電力が増加して発熱量が増加する。しかし、信号線駆動部５は、発熱面積が画素アレイ部３に比して狭く、放熱機構による効率的な排熱が可能であり、駆動動作への影響はない。
【００４１】
（Ｂ）有機ＥＬパネルモジュールへの応用例
続いて、前述した信号線駆動部３１を有機ＥＬパネルモジュールに搭載する場合について説明する。以下では、アクティブマトリクス駆動方式に対応する有機ＥＬパネルモジュールを想定する。
【００４２】
（Ｂ−１）システム構成
図１７に、有機ＥＬパネルモジュール４１のシステム構成例を示す。図１７に示す有機ＥＬパネルモジュール４１は、画素アレイ部４３と、その駆動回路である信号線駆動部４５、書込制御線駆動部４７及び電源線駆動部４９で構成される。
【００４３】
（ａ）画素アレイ部
画素アレイ部４３は、表示上の１画素を構成するホワイトユニットがＭ行×Ｎ列に配置されたマトリクス構造を有している。なお、この明細書において、行とは、図中Ｘ方向に延びる３×Ｎ個のサブ画素５１で構成される画素列をいう。また、列とは、図中Ｙ方向に延びるＭ個のサブ画素５１で構成される画素列をいう。勿論、ＭとＮの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。
【００４４】
図１８に、ホワイトユニットを構成するサブ画素５１の配列例を示す。図１８は、３原色に対応するＲ画素、Ｇ画素、Ｂ画素に対応するサブ画素５１によりホワイトユニットが構成される場合の例である。勿論、ホワイトユニットの構成は、これに限らない。また、サブ画素５１についても原色発光型だけでなく、フィルタによる色変換型やマルチ発光型等のサブ画素構造が考えられる。
【００４５】
図１９に、アクティブマトリクス駆動に対応するサブ画素５１の画素回路例を示す。なお、この種の画素回路には、実に様々な回路構成が提案されている。図１９に示す画素回路は、これらのうち最も単純な回路例の一つに対応する。
【００４６】
図１９の場合、画素回路は、サンプリング動作を制御する薄膜トランジスタ（以下、「サンプリングトランジスタ」という。）Ｎ１と、駆動電流の供給動作を制御する薄膜トランジスタ（以下、「駆動トランジスタ」という。）Ｎ２と、保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤとで構成される。
【００４７】
図１９の場合、サンプリングトランジスタＮ１と駆動トランジスタＮ２はＮチャネルＭＯＳトランジスタで構成される。なお、サンプリングトランジスタＮ１は、ゲート電極に接続された書込制御線ＷＳＬにより動作状態が制御される。サンプリングトランジスタＮ１がオン状態のとき、画素データに対応する信号線ＤＴＬの電位が保持容量Ｃｓに書き込まれる。
【００４８】
保持容量Ｃｓは、駆動トランジスタＮ２のゲート電極とソース電極間に接続される容量性負荷である。保持容量Ｃｓに保持された信号電位Ｖsig が、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsを与える。この電圧に相当する信号電流Ｉsig が、電流供給線としての電源線ＤＳＬから引き込まれ、有機ＥＬ素子ＯＬＥＤに供給される。
【００４９】
なお、信号電流Ｉsig が大きいほど、有機ＥＬ素子ＯＬＥＤに流れる電流は大きくなり、発光輝度が高くなる。すなわち、信号電流Ｉsig の大きさにより階調が表現される。この信号電流Ｉsig の供給が続く限り、有機ＥＬ素子ＯＬＥＤの所定輝度による発光状態が継続される。
【００５０】
この形態例の場合、電源線ＤＳＬは行単位で配線され、同じ行に位置する全てのサブ画素５１に駆動電源を供給する。この形態例の場合、電源線ＤＳＬは、２値の駆動電源ＶＤＤ及びＶＳＳ（＜Ｖcat ）のいずれか一方に駆動される。駆動電源ＶＤＤは、最大駆動振幅を与える駆動電源である。一方、駆動電源ＶＳＳは、有機ＥＬ素子ＯＬＥＤに逆バイアスを与える駆動電源である。駆動電源ＶＳＳの印加時には、有機ＥＬ素子ＯＬＥＤは消灯制御される。
【００５１】
（ｂ）信号線駆動部
信号線駆動部４５は、サブ画素５１の特性補正に必要な基準電位（以下では、「オフセット電位」という。）Ｖofs と、画素階調に対応する信号電位Ｖsig を信号線ＤＴＬに印加する回路デバイスである。この信号線駆動部４５の出力端子２１に、前述した出力抵抗の抵抗値を可変する機能を搭載する。
【００５２】
図２０に、信号線駆動部４５の出力段部分の回路構成例を示す。なお、図２０には図１０との対応部分に同一符号を付して示しており、バッファ部の前段回路は図２に示す回路構成と同じである。図２０に示す信号線駆動部４５の出力段は、バッファ部１９と、可変抵抗器３３と、セレクタ６１と、デコーダ６３とで構成される。
【００５３】
セレクタ６１は、信号電位Ｖsig とオフセット電位Ｖofs のいずれか一方を選択的に可変抵抗器３３に出力する回路デバイスである。
デコーダ６３は、信号電位Ｖsig の書き込み期間には画素データの上位３ビットに応じて抵抗値を可変制御する一方、信号電位Ｖsig の書き込み期間以外には３値の抵抗値のうちで最も小さい抵抗値に可変制御する回路デバイスである。この設定により、オフセット電位Ｖofs の印加時には、２つのアナログスイッチ素子ＳＷ１及びＳＷ２が同時にオン制御される。
【００５４】
（ｃ）書込制御線駆動部
書込制御線駆動部４７は、オフセット電位Ｖofs や信号電位Ｖsig の書き込みタイミングを与える制御パルスを書込制御線ＷＳＬに印加する回路デバイスである。この形態例の場合、書込制御線ＷＳＬは、前述したように行単位で配線される。従って、書込制御線駆動部４７の動作は水平走査クロックに同期し、水平走査クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。
【００５５】
この形態例の場合、書込制御線駆動部４７は、各出力段が各行（画素列）に対応するシフトレジスタと各行に対応する出力段とを基本構成とする。なお、シフトレジスタは、例えば制御パルスの立ち上がりタイミングと立ち下がりタイミングを与えるタイミング信号を次行に順次転送するのに用いられる。出力段は、シフトレジスタから与えられるタイミングパルスに基づいて制御パルスを発生する論理回路と、制御パルスを駆動に適した電位に変換するレベルシフタと、書込制御線ＷＳＬを実際に駆動するバッファ回路とで構成される。
【００５６】
（ｄ）電源線駆動部
電源線駆動部４９は、書込制御線ＷＳＬの制御動作と連動してサブ画素５１の駆動動作を制御する回路デバイスである。前述したように、電源線駆動部４９は、２値の駆動電源のいずれか一つを時間順次に電源線ＤＳＬに印加するように動作する。
【００５７】
（Ｂ−２）駆動動作
以下では、この形態例に係る有機ＥＬパネルモジュール４１の駆動動作例を説明する。
図２１に、あるサブ画素５１に着目した内部電位の変化を示す。図２１（Ａ）は、信号線ＤＴＬの駆動波形である。図２１（Ｂ）は、書込制御線ＷＳＬの駆動波形である。図２１（Ｃ）は、電源線ＤＳＬの駆動波形である。図２１（Ｄ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図２１（Ｅ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。
【００５８】
（ａ）初期化動作
発光期間が終了し、非発光期間が開始すると、信号電位Ｖsig の新たな書き込みに備えてサブ画素１１の初期化動作が実行される。このとき、電源線ＤＳＬには、駆動電位ＶＳＳが印加される。このとき、駆動トランジスタＮ２のゲート電極と電源線ＤＳＬの間の電圧が閾値電圧Ｖthより大きくなる。
【００５９】
このため、駆動トランジスタＮ２がオン動作し、保持容量Ｃｓに保持されていた電荷が引き出される。この電荷の引出しに伴い、駆動トランジスタＮ２のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤとのアノード電極側の電位）は駆動電位ＶＳＳになる。また、駆動トランジスタＮ２のゲート電位Ｖｇも、ソース電位Ｖｓの電位低下に引きずられるように低下する。
【００６０】
（ｂ）閾値補正準備及び閾値補正動作
初期化動作が完了すると、サンプリングトランジスタＮ１がオン動作し、駆動トランジスタＮ２のゲート電極に、基準電位としてのオフセット電位Ｖofs を印加する状態になる。このとき、保持容量Ｃｓは、Ｖofs −ＶＳＳで与えられる電圧が印加された状態に制御される。この電圧は、駆動トランジスタＮ２の閾値電圧Ｖth(N2)より広い状態である。この電位状態によって、閾値補正準備動作が完了する。
【００６１】
この電位状態において、閾値補正動作が開始する。閾値補正動作が開始すると、点灯制御線ＬＳＬの電位が駆動電源ＶＤＤに切り替わる。
このとき、駆動トランジスタＮ２のドレイン・ソース間電圧Ｖdsが広がる。このため、駆動トランジスタＮ２がオン状態に切り替わり、電流（補正電流）の供給が開始される。
【００６２】
なお、補正電流は、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量を充電するように流れる。これに伴い、駆動トランジスタＮ２のゲート電位Ｖｇはオフセット電位Ｖofs に固定された状態のまま、駆動トランジスタＮ２のソース電位Ｖｓだけが上昇を開始する。因みに、ソース電位Ｖｓの上昇は、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖth(N2)に達した時点で駆動トランジスタＮ２が自動的にカットオフすることにより終了する。この一連の動作が閾値補正動作である。
【００６３】
（ｃ）信号電位の書き込み兼移動度補正動作
閾値補正動作が完了すると、信号線ＤＴＬの電位はオフセット電位Ｖofs から信号電位Ｖsig に切り替わる。この際、デコーダ６３は、信号線駆動部４５の出力抵抗を、印加する信号電位Ｖsig の大きさに応じた値に設定する。
【００６４】
この後、書込制御線ＷＳＬがＨレベルに制御され、サンプリングトランジスタＮ１がオン制御される。信号電位Ｖsig の書き込みによって、保持容量Ｃｓの電圧は再び閾値電圧Ｖth(N2)より拡大し、駆動トランジスタＮ２がオン制御される。
【００６５】
これにより、駆動電流（補正電流）Ｉdsの供給が開始される。なお、駆動電流(補正電流)Ｉdsは、主に有機ＥＬ素子ＯＬＥＤに寄生する容量Ｃel等を充電するように流れ込む。これにより、有機ＥＬ素子ＯＬＥＤの陽極電位（駆動トランジスタＮ２のソース電位Ｖｓ）は、移動度補正電圧ΔＶｓだけ上昇する。
【００６６】
言うまでもなく、ここでの移動度補正電圧ΔＶｓを加味した電位（Ｖofs −Ｖth(N2)＋ΔＶｓ）は、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)を超えないように定められている。
従って、移動度補正動作中に有機ＥＬ素子ＯＬＥＤがオン動作することはない。すなわち、移動度補正動作中も、有機ＥＬ素子ＯＬＥＤは非点灯のままである。
【００６７】
（ｄ）発光動作
移動度補正動作が完了すると、サンプリングトランジスタＮ１がオフ制御される。このとき、書込制御線ＷＳＬの駆動パルスは、ＨレベルからＬレベルに変化する。この電位変化によって、サンプリングトランジスタＮ１はオフ制御され、信号線ＤＴＬと駆動トランジスタＮ２のゲート電極との電気的な接続が切り離される。すなわち、駆動トランジスタＮ２のゲート電極はフローティング状態になる。
【００６８】
一方、駆動トランジスタＮ２は、駆動電流Idsの供給を継続する。このため、有機ＥＬ素子ＯＬＥＤに寄生する容量の充電も継続し、その陽極電位が引き続き上昇する。
この陽極電位の上昇に伴い、駆動トランジスタＮ２のソース電位Ｖｓが上昇する。また、駆動トランジスタＮ２のソース電位Ｖｓの上昇に伴って、駆動トランジスタＮ２のゲート電位Ｖｇもブートストラップ動作により上昇する。
【００６９】
この後、ソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)に達した時点で、有機ＥＬ素子ＯＬＥＤはオン動作する。すなわち、駆動電流Ｉdsは有機ＥＬ素子ＯＬＥＤへと流れ、当該駆動電流Ｉds’の大きさに応じた輝度レベルで発光を開始する。
【００７０】
発光開始後は、ゲート・ソース間電圧Ｖgs’に応じた大きさの駆動電流Ｉds’が有機ＥＬ素子ＯＬＥＤに継続的に供給され、当該駆動電流に応じた輝度レベルによる発光状態が継続される。
【００７１】
（Ｃ）液晶パネルモジュールへの応用例
続いて、前述した信号線駆動部３１を液晶パネルモジュールに搭載する場合について説明する。以下では、アクティブマトリクス駆動方式に対応する液晶パネルモジュールを想定する。
【００７２】
（Ｃ−１）システム構成
図２２に、液晶パネルモジュール７１のシステム構成例を示す。図２２に示す液晶パネルモジュール７１は、画素アレイ部７３と、その駆動回路である信号線駆動部７５及び書込制御線駆動部７７で構成される。
【００７３】
（ａ）画素アレイ部
ここで、画素アレイ部７３には、ホワイトユニットとしての１画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置されている。なお、ホワイトユニットとしての１画素は、例えば３つのサブ画素９（Ｒ（赤）画素、Ｇ（緑）画素、Ｂ（青）画素）の集合体として構成される。
【００７４】
従って、この例の場合も、画素アレイ部３の垂直解像度をＭ、水平解像度をＮとすると、画素アレイ部７３の総サブ画素数は、Ｍ×Ｎ×３で与えられる。
図２２では、画素アレイ部７３を構成する画素構造の最小単位であるサブ画素８１と各駆動部との接続関係を表している。
【００７５】
図２３に、アクティブマトリクス駆動に対応するサブ画素８１の画素回路例を示す。図２３の場合、画素回路は、サンプリングトランジスタＴ１と、信号電位Ｖsig を保持する保持容量Ｃｓと、液晶容量ＣＬｃとで構成される。ここで、液晶容量ＣＬｃは、画素電極９１と対向電極９３で液晶Ｌｃを両側から挟んだ構造を有している。
【００７６】
（ｂ）信号線駆動部
信号線駆動部７５は、画素階調に対応する信号電位Ｖsig を信号線ＤＴＬに供給する回路デバイスである。この信号線駆動部７５の出力端子２１に、前述した出力抵抗の抵抗値を可変する機能を搭載する。
【００７７】
図２４に、信号線駆動部４５の出力段部分の回路構成例を示す。図２４に示す構成は、図１０に示す構成と同じである。勿論、バッファ部の前段回路は図２に示す回路構成と同じである。
【００７８】
（ｃ）書込制御線駆動部
書込制御線駆動部７７は、信号電位Ｖsig の書き込みタイミングを与える制御パルスを書込制御線ＷＳＬに印加する回路デバイスである。この形態例の場合も、書込制御線ＷＳＬは、前述したように行単位で配線される。従って、書込制御線駆動部７７の動作は水平走査クロックに同期し、水平走査クロックの入力毎に次行の画素列に制御パルスを出力するように動作する。
【００７９】
この形態例に係る書込制御線駆動部７７も、各出力段が各行（画素列）に対応するシフトレジスタと各行に対応する出力段とを基本構成とする。なお、シフトレジスタは、例えば制御パルスの立ち上がりタイミングと立ち下がりタイミングを与えるタイミング信号を次行に順次転送するのに用いられる。出力段は、シフトレジスタから与えられるタイミングパルスに基づいて制御パルスを発生する論理回路と、制御パルスを駆動に適した電位に変換するレベルシフタと、書込制御線ＷＳＬを実際に駆動するバッファ回路とで構成される。
【００８０】
（Ｃ−２）駆動動作
液晶パネルモジュール７１の駆動には、周知の駆動方式を使用する。例えば表示画像と表示画像の間に黒画面を挿入して動画応答性を高める駆動方式を採用する。また例えば、表示フレームレートを標準テレビジョン方式の数倍とすることにより動画応答性を高める駆動方式を採用する。
【００８１】
（Ｄ）他の形態例
（Ｄ−１）信号線駆動回路システム
前述した形態例の場合には、出力抵抗値を可変制御するデコーダ（特許請求の範囲における「抵抗値制御部」）を、信号線駆動部に内蔵する場合について説明した。
しかしながら、デコーダは、信号線駆動部の外部に配置することもできる。なお、この明細書では、信号線駆動部とその外部に配置されるデコーダとを合わせて「信号線駆動回路システム」と呼ぶことにする。
【００８２】
（Ｄ−２）デコーダに入力する画素データのビット数
前述した形態例の場合には、デコーダに画素データの上位３ビットを入力する場合について説明した。しかしながら、判定処理に使用するビット数は増減することができる。
【００８３】
（Ｄ−３）可変抵抗器の他の構成
前述した形態例の場合には、２つのアナログスイッチ素子ＳＷ１及びＳＷ２を並列に接続し、これらのうち１つ又は２つをオン制御する場合について説明した。
しかし、可変抵抗器を構成するアナログスイッチ素子の数は３つ以上でも良い。この場合、デコーダは、これら３つ以上のアナログスイッチ素子の少なくとも１つを選択的にオン制御しても良いし、排他的に１つのアナログスイッチ素子のみをオン制御するようにしても良い。
【００８４】
ただし、出力抵抗値が変化すると、信号線駆動部の出力特性（例えば立ち上がり時間、立ち下がり時間）が変化してしまう。また、画素アレイ部毎に駆動条件は異なる。従って、信号線駆動部に配置する選択可能な出力抵抗値は、画素アレイ部を駆動できる出力抵抗値の最大値よりも小さくなるように設定することが必要である。
【００８５】
また、前述した形態例の場合には、可変抵抗器を複数個のアナログスイッチ素子で構成する場合について説明したが、出力抵抗値を可変することができればその他の回路構成を採用しても良い。
【００８６】
（Ｄ−４）製品例
（ａ）表示パネルモジュールの外観構成
前述の形態例では、表示パネルモジュールの機能構成例を中心に説明した。ここでは、表示パネルモジュールの外観構成例を図２５に示す。
表示パネルモジュール９１は、支持基板９３のうち画素アレイ部の形成領域に対向基板９５を貼り合わせた構造を有している。
【００８７】
支持基板９３は、ガラス、プラスチックその他の基材で構成される。対向基板９５も、ガラス、プラスチックその他の透明部材を基材とする。なお、対向基板９５は、封止材料を挟んで支持基板９３の表面を封止するのに用いられる。因みに、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。
この他、表示パネルモジュール９１には、外部信号や駆動電源を入力するためのＦＰＣ（フレキシブルプリントサーキット）９７を配置する。
【００８８】
（ｂ）電子機器
前述の形態例に係る表示パネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、電子機器の形態例を説明する。
図２６に、電子機器１０１の概念構成例を示す。電子機器１０１は、形態例に係る信号線駆動部又は同等の機能を実現する信号線駆動回路システムを搭載する表示パネルモジュール１０３、システム制御部１０５及び操作入力部１０７で構成される。
【００８９】
システム制御部１０５で実行される処理内容は、電子機器１０１の商品形態により異なる。また、操作入力部１０７は、システム制御部１０５に対する操作入力を受け付けるデバイスである。操作入力部１０７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【００９０】
図２７に、電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１１１の筐体正面には、フロントパネル１１３及びフィルターガラス１１５等で構成される表示画面１１７が配置される。表示画面１１７の部分が、形態例で説明した表示パネルモジュールに対応する。
また、この種の電子機器には、例えばデジタルカメラが想定される。図２８に、デジタルカメラ１２１の外観例を示す。図２８（Ａ）が正面側（被写体側）の外観例であり、図２８（Ｂ）が背面側（撮影者側）の外観例である。
【００９１】
デジタルカメラ１２１は、保護カバー１２３、撮像レンズ部１２５、表示画面１２７、コントロールスイッチ１２９及びシャッターボタン１３１で構成される。このうち、表示画面１２７の部分が、形態例に係る表示パネルモジュールに対応する。
また、この種の電子機器には、例えばビデオカメラが想定される。図２９に、ビデオカメラ１４１の外観例を示す。
ビデオカメラ１４１は、本体１４３の前方に被写体を撮像する撮像レンズ１４５、撮影のスタート／ストップスイッチ１４７及び表示画面１４９で構成される。このうち、表示画面１４９の部分が、形態例に係る表示パネルモジュールに対応する。
【００９２】
また、この種の電子機器には、例えば携帯端末装置が想定される。図３０に、携帯端末装置としての携帯電話機１５１の外観例を示す。図３０に示す携帯電話機１５１は折りたたみ式であり、図３０（Ａ）が筐体を開いた状態の外観例であり、図３０（Ｂ）が筐体を折りたたんだ状態の外観例である。
【００９３】
携帯電話機１５１は、上側筐体１５３、下側筐体１５５、連結部（この例ではヒンジ部）１５７、表示画面１５９、補助表示画面１６１、ピクチャーライト１６３及び撮像レンズ１６５で構成される。このうち、表示画面１５９及び補助表示画面１６１の部分が、形態例に係る表示パネルモジュールに対応する。
【００９４】
また、この種の電子機器には、例えばコンピュータが想定される。図３１に、ノート型コンピュータ１７１の外観例を示す。
ノート型コンピュータ１７１は、下側筐体１７３、上側筐体１７５、キーボード１７７及び表示画面１７９で構成される。このうち、表示画面１７９の部分が、形態例に係る表示パネルモジュールに対応する。
これらの他、電子機器には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【００９５】
（Ｄ−５）他の駆動方法
前述した形態例においては、信号線ＤＴＬに画素階調に応じた信号電位Ｖsig を印加する駆動方式について説明した。
しかしながら、信号線駆動部は、信号線ＤＴＬに画素階調に応じた信号電流Ｉsig を印加する駆動方式の場合にも適用できる。
【００９６】
（Ｄ−６）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルモジュールと液晶パネルモジュールに適用する場合について説明した。
しかし、前述した信号線駆動部は、その他の表示パネルモジュールについても応用することができる。
【００９７】
例えばＬＥＤをマトリクス状に配列する表示パネルモジュールやダイオード構造を有する発光素子を画面上に配列した表示パネルモジュールに対しても適用することができる。また例えば無機ＥＬパネルにも適用できる。また例えばプラズマディスプレイパネモジュールにも適用できる。また例えば、フィールドエミッションディスプレイパネルにも適用できる。
【００９８】
（Ｄ−７）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【００９９】
【図１】表示パネルモジュールの基本構造を示す図である。
【図２】信号線駆動部の主要な回路構成を説明する図である。
【図３】信号線の駆動時に見える負荷を説明する図である。
【図４】投入電力と電力消費の発生部位を説明する図である。
【図５】消費電力量の算出に使用する等価回路図である。
【図６】信号線駆動部の出力波形を説明する図である。
【図７】画素アレイ部側で消費される電力と信号線駆動部側で消費される電力の出力電圧依存性を説明する図である。
【図８】抵抗と容量で構成される回路構成例を示す図である。
【図９】信号線駆動部の出力段部分から画素アレイ部内のサブ画素に至るまでの詳細な等価回路を示す図である。
【図１０】信号線駆動部の形態例を示す図である。
【図１１】信号線駆動部の具体例を示す図である。
【図１２】デコーダの駆動動作例を示す図である。
【図１３】デコーダによる切替動作例を示す図である。
【図１４】デコーダによる切替動作例を示す図である。
【図１５】デコーダによる切替動作例を示す図である。
【図１６】画素アレイ部側で消費される電力と信号線駆動部側で消費される電力の出力電圧依存性を説明する図である。
【図１７】有機ＥＬパネルモジュールの構造例を示す図である。
【図１８】サブ画素の配列例を示す図である。
【図１９】サブ画素を構成する素子と駆動回路との接続関係を示す図である。
【図２０】信号線駆動部の回路構成例を示す図である。
【図２１】駆動動作例を示す図である。
【図２２】液晶パネルモジュールの構造例を示す図である。
【図２３】サブ画素を構成する素子と駆動回路との接続関係を示す図である。
【図２４】信号線駆動部の回路構成例を示す図である。
【図２５】表示パネルモジュールの外観構成例を示す図である。
【図２６】電子機器の概念構成例を示す図である。
【図２７】電子機器の商品例を示す図である。
【図２８】電子機器の商品例を示す図である。
【図２９】電子機器の商品例を示す図である。
【図３０】電子機器の商品例を示す図である。
【図３１】電子機器の商品例を示す図である。
【符号の説明】
【０１００】
３        画素アレイ部
５        信号線駆動部
７        書込制御線駆動部
９        タイミングジェネレータ
４１      有機ＥＬパネルモジュール
４５      信号線駆動部
７１      液晶パネルモジュール
７３      信号線駆動部
【図１】
2010107655.tif 000003
【図２】
2010107655.tif 000004
【図３】
2010107655.tif 000005
【図４】
2010107655.tif 000006
【図５】
2010107655.tif 000007
【図６】
2010107655.tif 000008
【図７】
2010107655.tif 000009
【図８】
2010107655.tif 000010
【図９】
2010107655.tif 000011
【図１０】
2010107655.tif 000012
【図１１】
2010107655.tif 000013
【図１３】
2010107655.tif 000014
【図１４】
2010107655.tif 000015
【図１５】
2010107655.tif 000016
【図１６】
2010107655.tif 000017
【図１７】
2010107655.tif 000018
【図１８】
2010107655.tif 000019
【図１９】
2010107655.tif 000020
【図２０】
2010107655.tif 000021
【図２１】
2010107655.tif 000022
【図２２】
2010107655.tif 000023
【図２４】
2010107655.tif 000024
【図２５】
2010107655.tif 000025
【図２６】
2010107655.tif 000026
【図１２】
2010107655.tif 000027
【図２３】
2010107655.tif 000028
【図２７】
2010107655.tif 000029
【図２８】
2010107655.tif 000030
【図２９】
2010107655.tif 000031
【図３０】
2010107655.tif 000032
【図３１】
2010107655.tif 000033