(57)【要約】【課題】面積をあまり増大させることなく、ヒューズ切断前の抵抗回路の分圧抵抗比誤差を抑制することが可能な抵抗回路、該抵抗回路を用いた定電圧発生回路と電圧検出回路の提供。【解決手段】設定抵抗素子ＲＴｎと第１の切断専用抵抗素子ＲＬｎを並列接続した単位抵抗を複数の直列接続した単位抵抗網に第２の切断専用抵抗素子ＲＣ０を１個または複数個並列に接続して抵抗回路を構成する。出力ドライバ１７と、出力電圧を分圧する分圧抵抗と、基準電圧発生回路１３と、分圧抵抗からの分圧電圧と基準電圧発生回路１３からの基準電圧を比較する比較回路１５を備えた定電圧発生回路の分割抵抗に前記抵抗回路を適用する場合、該抵抗回路の一方の端部に第１の初期抵抗素子Ｒｂｏｔｔｏｍを、該抵抗回路の他の端部に第２の初期抵抗素子Ｒｔｏｐを接続し、前記分圧電圧を抵抗回路と第１の初期抵抗素子の接続部あるいは抵抗回路と第２の初期抵抗素子の接続部から得る。【選択図】図４
2010114296.tif 000002
【特許請求の範囲】
【請求項１】
設定抵抗素子と切断可能な第１の切断専用抵抗素子を並列接続した単位抵抗を複数直列接続して構成した単位抵抗網に、切断可能な第２の切断専用抵抗素子を並列に接続したことを特徴とする抵抗回路。
【請求項２】
設定抵抗素子と切断可能な第１の切断専用抵抗素子を並列接続した単位抵抗を複数直列接続して構成した単位抵抗網に、前記第１の切断専用抵抗素子の切断前は前記単位抵抗網の合成抵抗値よりも十分に抵抗値が小さく、前記第１の切断専用抵抗素子の切断後は前記単位抵抗網の合成抵抗値よりも十分に抵抗値が大きくなるように制御可能な可変抵抗素子を並列に接続したことを特徴とする抵抗回路。
【請求項３】
前記可変抵抗素子がトランジスタであることを特徴とする請求項２記載の抵抗回路。
【請求項４】
入力電圧の出力を制御する出力ドライバと、出力電圧を分圧して分圧電圧を供給するための分圧抵抗と、基準電圧を供給するための基準電圧発生回路と、前記分圧抵抗からの分圧電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御する比較回路を備えた定電圧発生回路において、
前記分圧抵抗は、請求項１から３のいずれかに記載の抵抗回路と、該抵抗回路の一方の端部に接続された第１の初期抵抗素子と、該抵抗回路の他の端部に接続された第２の初期抵抗素子とから構成され、前記分圧電圧は、前記抵抗回路と前記第１の初期抵抗素子の接続部、あるいは、前記抵抗回路と前記第２の初期抵抗素子の接続部から得るようにしたことを特徴とする定電圧発生回路。
【請求項５】
前記第１の初期抵抗素子と前記第２の初期抵抗素子の抵抗値は、前記抵抗回路の合成抵抗値、前記第１の切断専用抵抗素子の抵抗値、および前記第２の切断専用抵抗素子の抵抗値より小さくしたことを特徴とする請求項４記載の定電圧発生回路。
【請求項６】
前記直列接続される単位抵抗を構成する設定抵抗素子の抵抗値の各々は、前記第２の初期抵抗素子側から第２の初期抵抗素子側に向かって順次二進数的に増加するように設定されていることを特徴とする請求項４または５に記載の定電圧発生回路。
【請求項７】
前記第１の切断専用抵抗素子を選択的に切断して分圧電圧を調整したことを特徴とする請求項４から６のいずれかに記載の定電圧発生回路。
【請求項８】
入力電圧を分圧して分圧電圧を供給するための分圧抵抗と、基準電圧を供給するための基準電圧発生回路と、前記分圧抵抗からの分圧電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路を備えた電圧検出回路において、
前記分圧抵抗は、請求項１から３のいずれかに記載の抵抗回路と、該抵抗回路の一方の端部に接続された第１の初期抵抗素子と、該抵抗回路の他の端部に接続された第２の初期抵抗素子とから構成され、前記分圧電圧は、前記抵抗回路と前記第１の初期抵抗素子の接続部、あるいは、前記抵抗回路と前記第２の初期抵抗素子の接続部から得るようにしたことを特徴とする電圧検出回路。
【請求項９】
前記第１の初期抵抗素子と前記第２の初期抵抗素子の抵抗値は、前記抵抗回路の合成抵抗値、前記第１の切断専用抵抗素子の抵抗値、および前記第２の切断専用抵抗素子の抵抗値より小さくしたことを特徴とする請求項８記載の電圧検出回路。
【請求項１０】
前記直列接続される単位抵抗を構成する設定抵抗素子の抵抗値の各々は、前記第２の初期抵抗素子側から第２の初期抵抗素子側に向かって順次二進数的に増加するように設定されていることを特徴とする請求項８または９に記載の電圧検出回路。
【請求項１１】
前記第１の切断専用抵抗素子を選択的に切断して分圧電圧を調整したことを特徴とする請求項８から１０のいずれかに記載の電圧検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続された抵抗の一方の抵抗をレーザーまたは電気的ストレスにより切断することによりその直列抵抗値を変化させることができる抵抗回路、およびそのような抵抗回路を備えた電圧検出回路ならびに定電圧発生回路に関するものである。本発明に係る抵抗回路、電圧検出回路ならびに定電圧発生回路は、例えば、アナログ電子回路を備えた半導体集積回路に搭載され各種電子機器に使用される。
【背景技術】
【０００２】
図５は、従来の定電圧発生回路の一例を示す回路図である。
定電圧発生回路９は、同図に示すように、直流電源５からの電源を負荷７に安定して供給するために設けられるものである。
【０００３】
従来の定電圧発生回路９は、直流電源５が接続される入力端子（Ｖｂａｔ）１１、基準電圧発生回路（Ｖｒｅｆ）１３、演算増幅器１５、出力ドライバを構成するＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳと略記する）１７、分圧抵抗Ｒ１，Ｒ２および出力端子（Ｖｏｕｔ）１９を備えている。
【０００４】
定電圧発生回路９の演算増幅器１５では、出力端子がＰＭＯＳ１７のゲート電極に接続され、反転入力端子に基準電圧発生回路１３から基準電圧Ｖｒｅｆが印加され、非反転入力端子に出力電圧Ｖｏｕｔを抵抗Ｒ１とＲ２で分圧した電圧が印加され、抵抗Ｒ１，Ｒ２の分圧電圧が基準電圧Ｖｒｅｆに等しくなるように制御される。
【０００５】
図６は、従来の電圧検出回路の一例を示す回路図である。
同図において、１５ａは演算増幅器で、その反転入力端子に基準電圧発生回路１３ａが接続され、基準電圧Ｖａ ｒｅｆが印加される。入力端子（Ｖｓｅｎｓ）２３から入力される測定するべき端子の電圧が分圧抵抗Ｒ１ａとＲ２ａによって分圧されて演算増幅器１５ａの非反転入力端子（＋）に入力される。演算増幅器１５ａの出力は出力端子２５を介して外部に出力される。
【０００６】
この電圧検出回路２１において、測定するべき端子の電圧が高く、分圧抵抗Ｒ１ａとＲ２ａにより分圧された電圧が基準電圧Ｖａ ｒｅｆよりも高いときは演算増幅器１５ａの出力がＨを維持し、測定するべき端子の電圧が降下してきて分圧抵抗Ｒ１ａとＲ２ａにより分圧された電圧が基準電圧Ｖａ ｒｅｆ以下になってくると演算増幅器１５ａの出力がＬになる。
【０００７】
一般に、図５に示した定電圧発生回路９や図６に示した電圧検出回路２１では、製造プロセスのバラツキに起因して基準電圧発生回路からの基準電圧Ｖｒｅｆが変動するので、その変動に対応すべく、分圧抵抗としてヒューズの切断により抵抗値を調整可能な抵抗回路を用いて、分圧抵抗の抵抗値を調整している。
【０００８】
図７は、分圧抵抗を構成する従来の抵抗回路を示す回路図である。
同図において、初期抵抗素子Ｒｂｏｔｔｏｍ、ｍ＋１個（ｍは正の整数）の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、初期抵抗素子Ｒｔｏｐが直列に接続されている。設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの抵抗値は、初期抵抗素子Ｒｂｏｔｔｏｍ側から順に二進数的に２のべき乗で増加するように設定されている。
【０００９】
設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各設定抵抗素子に対応してヒューズＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。
【００１０】
このような抵抗回路では、任意のヒューズＲＬ０，ＲＬ１，…，ＲＬｍをレーザー光線で切断することにより、所望の直列抵抗比を得ることができる。この場合、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍの合成直列抵抗値を初期抵抗素子Ｒｔｏｐ，Ｒｂｏｔｔｏｍの抵抗値よりも無視できる程度に小さく、または初期抵抗素子Ｒｔｏｐ，Ｒｂｏｔｔｏｍの抵抗値をヒューズＲＬ０，ＲＬ１，…，ＲＬｍの合成直列抵抗値を無視できる程度に大きくすることによって、ヒューズ切断前に誤差の少ない抵抗比を得ることができる。
【００１１】
図７の抵抗回路を図５の定電圧発生回路の分圧抵抗Ｒ１，Ｒ２に適用する場合、例えば、初期抵抗素子Ｒｂｏｔｔｏｍ端を接地し、初期抵抗素子Ｒｔｏｐ端をＰＭＯＳトランジスタ１７のドレインに接続し、初期抵抗素子Ｒｂｏｔｔｏｍと設定抵抗素子ＲＴ０間の端子Ｎｏｄｅ Ｌを演算増幅器１５の非反転入力端子（＋）に接続する。
【００１２】
また、図７の抵抗回路を図６の電圧検出回路の分圧抵抗Ｒ１ａ，Ｒ２ａに適用する場合、例えば、初期抵抗素子Ｒｂｏｔｔｏｍ端を接地し、初期抵抗素子Ｒｔｏｐ端を直流電源に接続し、端子Ｎｏｄｅ Ｌを演算増幅器１５ａの非反転入力端子（＋）に接続する。
【００１３】
これらの場合、分圧抵抗Ｒ１，Ｒ１ａは初期抵抗素子Ｒｔｏｐ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍおよびヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成され、分圧抵抗Ｒ２，Ｒ２ａは初期抵抗素子Ｒｂｏｔｔｏｍにより構成される。
【００１４】
上述したものは、図７の抵抗回路の端子Ｎｏｄｅ Ｌを、図５の定電圧発生回路あるいは図６の電圧検出回路の演算増幅器の非反転入力端子（＋）に接続する例であるが、図７の抵抗回路の端子Ｎｏｄｅ Ｍを、図５の定電圧発生回路あるいは図６の電圧検出回路の演算増幅器の非反転入力端子（＋）に接続するようにしてもよい。
【００１５】
すなわち、図７の抵抗回路を図５の定電圧発生回路の分圧抵抗Ｒ１，Ｒ２に適用する場合、例えば、初期抵抗素子Ｒｂｏｔｔｏｍ端を接地し、初期抵抗素子Ｒｔｏｐ端をＰＭＯＳ１７のドレインに接続し、初期抵抗素子Ｒｔｏｐと設定抵抗素子ＲＴｍ間の端子Ｎｏｄｅ Ｍを演算増幅器１５の非反転入力端子（＋）に接続するようにしてもよい。
【００１６】
また、図７の抵抗回路を図６の電圧検出回路の分圧抵抗Ｒ１ａ，Ｒ２ａに適用する場合、例えば、抵抗素子Ｒｂｏｔｔｏｍ端を接地し、抵抗素子Ｒｔｏｐ端を直流電源に接続し、端子Ｎｏｄｅ Ｍを演算増幅器１５ａの非反転入力端子（＋）に接続するようにしてもよい。
【００１７】
これらの場合、分圧抵抗Ｒ１，Ｒ１ａはＲｔｏｐにより構成され、分圧抵抗Ｒ２，Ｒ２ａはＲｂｏｔｔｏｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍおよびヒューズＲＬ０，ＲＬ１，…，ＲＬｍにより構成される。
【００１８】
図７の抵抗回路を用いた定電圧発生回路および電圧検出回路は、例えば、特許第３８９４８３３号公報（特許文献１）に従来の技術として開示されている。
【００１９】
【特許文献１】特許第３８９４８３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
図７に示した従来の抵抗回路では、初期抵抗素子ＲｔｏｐまたはＲｂｏｔｔｏｍの抵抗値がヒューズＲＬ０，ＲＬ１，…，ＲＬｍの合成直列抵抗値に対して相対的に小さい、または近い値の場合、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍの合成直列抵抗値の影響が無視できなくなり、端子Ｎｏｄｅ Ｍと端子Ｎｏｄｅ Ｌ間の電圧差が初期抵抗素子Ｒｔｏｐまたは初期抵抗素子Ｒｂｏｔｔｏｍの抵抗の両端に生じる電圧差に対して相対的に大きくなる。
【００２１】
よって、ヒューズ切断前の分圧された電圧を端子Ｎｏｄｅ Ｍから取り出す場合は、初期抵抗素子Ｒｔｏｐと初期抵抗素子Ｒｂｏｔｔｏｍの抵抗値だけで分圧される電圧よりも高い電圧となり分圧電圧に誤差が生じる。
【００２２】
また、ヒューズ切断前の分圧された電圧を端子Ｎｏｄｅ Ｌから取り出す場合は、初期抵抗素子Ｒｔｏｐと初期抵抗素子Ｒｂｏｔｔｏｍの抵抗値だけで分圧される電圧よりも低い電圧となり分圧電圧に誤差が生じる。
【００２３】
図７に示したような構造の従来の抵抗回路を分圧抵抗として用いた定電圧発生回路や電圧検出回路では、切断前の分圧抵抗比に誤差が含まれると、定電圧発生回路においては設定電圧通りの出力電圧が得られず、また電圧検出回路においては設定電圧通りの電圧検出を行なえないという問題があった。
【００２４】
図７に示したような構造の従来の抵抗回路において、ヒューズ切断前の抵抗比誤差を小さくする方法として、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍに並列接続されるヒューズＲＬ０，ＲＬ１，…，ＲＬｍの抵抗値を実質的に小さくする方法が考えられる。例えば、図８に示すように、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍのそれぞれに複数のヒューズＲＬ０，ＲＬ１，…，ＲＬｍを並列に接続することにより、初期抵抗素子の抵抗値に対するヒューズの抵抗値を小さくすることができる。この場合、ヒューズ切断時には、目的の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍに並列に接続された全てのヒューズＲＬ０，ＲＬ１，…，ＲＬｍが同時に切断される。
【００２５】
しかし、この場合、１つの設定抵抗素子ごとに複数のヒューズを並列に接続するため、ヒューズの数が増加し、さらに、安定したヒューズ切断を行なうためには十分なヒューズの配線間隔を必要とするなどの原因により、同等な抵抗回路と比較して大きな面積が必要となるという問題があった。
【００２６】
本発明は、上記のような問題を解決するためになされたものであり、面積をあまり増大させることなく、ヒューズ切断前の抵抗回路の分圧抵抗比誤差を抑制することが可能な抵抗回路および該抵抗回路を用いた定電圧発生回路ならびに電圧検出回路を提供することを目的とするものである。
【課題を解決するための手段】
【００２７】
記目的を達成するために、本発明に係る抵抗回路は、設定抵抗素子と切断可能な第１の切断専用抵抗素子を並列接続した単位抵抗を複数直列接続して構成した単位抵抗網に、切断可能な第２の切断専用抵抗素子を並列に接続した抵抗回路、または、設定抵抗素子と切断可能な第１の切断専用抵抗素子を並列接続した単位抵抗を複数直列接続して構成した単位抵抗網に、前記第１の切断専用抵抗素子の切断前は前記単位抵抗網の合成抵抗値よりも十分に抵抗値が小さく、前記第１の切断専用抵抗素子の切断後は前記単位抵抗網の合成抵抗値よりも十分に抵抗値が大きくなるように制御可能な可変抵抗素子（例えば、トランジスタ）を並列に接続した抵抗回路である。
【００２８】
また、本発明に係る定電圧発生回路は、入力電圧の出力を制御する出力ドライバと、出力電圧を分圧して分圧電圧を供給するための分圧抵抗と、基準電圧を供給するための基準電圧発生回路と、前記分圧抵抗からの分圧電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御する比較回路を備えた定電圧発生回路において、前記分圧抵抗は、請求項１から３のいずれかに記載の抵抗回路と、該抵抗回路の一方の端部に接続された第１の初期抵抗素子と、該抵抗回路の他の端部に接続された第２の初期抵抗素子とから構成され、前記分圧電圧は、前記抵抗回路と前記第１の初期抵抗素子の接続部、あるいは、前記抵抗回路と前記第２の初期抵抗素子の接続部から得るようにした定電圧発生回路である。
【００２９】
また、前記第１の初期抵抗素子と前記第２の初期抵抗素子の抵抗値は、前記抵抗回路の合成抵抗値、前記第１の切断専用抵抗素子の抵抗値、および前記第２の切断専用抵抗素子の抵抗値より小さくしたこと、また前記直列接続される単位抵抗を構成する設定抵抗素子のそれぞれは、前記第２の初期抵抗素子側から第２の初期抵抗素子側に向かって順次二進数的に増加するように設定されていること、前記第１の切断専用抵抗素子を選択的に切断して分圧電圧を調整したことを特徴としている。
【００３０】
また、本発明に係る電圧検出回路は、入力電圧を分圧して分圧電圧を供給するための分圧抵抗と、基準電圧を供給するための基準電圧発生回路と、前記分圧抵抗からの分圧電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路を備えた電圧検出回路において、前記分圧抵抗は、請求項１から３のいずれかに記載の抵抗回路と、該抵抗回路の一方の端部に接続された第１の初期抵抗素子と、該抵抗回路の他の端部に接続された第２の初期抵抗素子とから構成され、前記分圧電圧は、前記抵抗回路と前記第１の初期抵抗素子の接続部、あるいは、前記抵抗回路と前記第２の初期抵抗素子の接続部から得るようにした電圧検出回路である。
【００３１】
また、前記第１の初期抵抗素子と前記第２の初期抵抗素子の抵抗値は、前記抵抗回路の合成抵抗値、前記第１の切断専用抵抗素子の抵抗値、および前記第２の切断専用抵抗素子の抵抗値より小さくしたこと、前記直列接続される単位抵抗を構成する設定抵抗素子のそれぞれは、前記第２の初期抵抗素子側から第２の初期抵抗素子側に向かって順次二進数的に増加するように設定されていること、前記第１の切断専用抵抗素子を選択的に切断して分圧電圧を調整するようにしたことを特徴としている。
【発明の効果】
【００３２】
本発明の抵抗回路によれば、従来の抵抗回路に切断専用素子を追加するだけで単位抵抗網間の合成抵抗値を小さくすることができるため、第一、第二の実施例に示す通り面積をあまり増大させずにトリミング前の初期抵抗比誤差を小さくすることができる。
【００３３】
また、従来の抵抗回路にトリミング前後でオン・オフするトランジスタを追加し、トリミング前は単位抵抗網間の合成抵抗値より十分に小さいオン抵抗となるように設定することにより、第三の実施例に示す通り面積をあまり増大させずにトリミング前の初期抵抗比誤差を格段に小さくすることができる。
【００３４】
さらに、本発明の抵抗回路を定電圧発生回路に適用すれば、実施例に示す通り面積をあまり増大させないでトリミングコードの誤差を小さくすることができる。
【００３５】
また、本発明の抵抗回路を電圧検出回路に適用すれば、実施例に示す通り面積をあまり増大させないでトリミングコードの誤差を小さくすることができる。
【発明を実施するための最良の形態】
【００３６】
＜第一の実施例＞
図１は、本発明に係る抵抗回路の第一の実施例を説明するための図である。
本実施例に係る抵抗回路は、同図に示すように、初期抵抗素子Ｒｂｏｔｔｏｍ、ｍ＋１個（ｍは正の整数）の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍ、初期抵抗素子Ｒｔｏｐが直列に接続されている。すなわち、Ｎｏｄｅ ＭとＮｏｄｅ Ｌの間に(１＋ｍ)個の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍが接続されている。設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍの抵抗値は、初期抵抗素子Ｒｂｏｔｔｏｍ側から順に二進数的に増加するように２のべき乗で重み付けされている（すなわち、ＲＴｍ＝２ｍ*ＲＴ０）。
【００３７】
(１＋ｍ)個の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各設定抵抗素子に対応してヒューズ（第１の切断専用抵抗素子）ＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。また、Ｎｏｄｅ ＭとＮｏｄｅ Ｌの間にはヒューズ（第２の切断専用抵抗素子）ＲＣ０が接続されている。
【００３８】
なお、設定抵抗素子と該抵抗素子に並列に接続されたヒューズ（第１の切断専用抵抗素子）とで単位抵抗を構成している。すなわち、設定抵抗素子ＲＴ０とヒューズＲＬ０は単位回路ＳＢ０を構成し、設定抵抗素子ＲＴ１とヒューズＲＬ１は単位回路ＳＢ１を構成し、設定抵抗素子ＲＴ２とヒューズＲＬ２は単位回路ＳＢ２を構成し、・・・設定抵抗素子ＲＴｍとヒューズＲＬｍは単位回路ＳＢｍを構成している。
【００３９】
この場合、ヒューズ切断前のＮｏｄｅ ＭとＮｏｄｅ Ｌの間の合成抵抗値Ｒは以下の式（１）で表される。
１／Ｒ=１／(ＲＴ０＋ＲＴ１＋…＋ＲＴｍ)＋１／(ＲＬ０＋ＲＬ１＋…＋ＲＬｍ)＋１／ＲＣ０
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(１)
【００４０】
ここで、ＲＴ０＋ＲＴ１＋…＋ＲＴｍの抵抗値がＲＬ０＋ＲＬ１＋…＋ＲＬｍおよびＲＣ０に対して相対的に十分に大きいとすると、(１)式の１／(ＲＴ０＋ＲＴ１＋…＋ＲＴｍ)の項は無視できる。また、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍおよびＲＣ０の抵抗値は一定とし、その抵抗値をＲＬとすると、（１）式は以下の式で表される。
【００４１】
１／Ｒ=１／(１＋ｍ)ＲＬ＋１／ＲＬ・・・・・・・・・・・・(２)
ここで、(１＋ｍ)>>１とすると、（２）式は以下の式で表される。
Ｒ≒ＲＬ・・・・・・・・・・・・・・・・・・・・・・・・・(３)
【００４２】
一方、図７に示したような構造の抵抗回路において、同様にヒューズ切断前のＮｏｄｅ ＭとＮｏｄｅ Ｌの間の抵抗値Ｒ’を計算すると以下の式で表される。
【００４３】
１／Ｒ’=１／(ＲＴ０＋ＲＴ１＋…＋ＲＴｍ)＋１／(ＲＬ０＋ＲＬ１＋…＋ＲＬｍ)
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(４)
【００４４】
ここで、ＲＴ０＋ＲＴ１＋…＋ＲＴｍの抵抗値がＲＬ０＋ＲＬ１＋…＋ＲＬｍに対して相対的に十分に大きいとすると、(１)式の１／(ＲＴ０＋ＲＴ１＋…＋ＲＴｍ)の項は無視できる。また、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍの抵抗値は一定とし、その抵抗値をＲＬとすると、（４）式は以下の式で表される。
【００４５】
１／Ｒ’=１／(１＋ｍ)ＲＬ・・・・・・・・・・・・・・・・・(５)
∴Ｒ’=(１＋ｍ)ＲＬ・・・・・・・・・・・・・・・・・・・・(６)
【００４６】
以上のことから、本発明の第一の実施例では、１つヒューズ（第二の切断専用抵抗素子ＲＣ０）を追加するだけで図７に示したような構造の抵抗回路に比べ、Ｎｏｄｅ ＭとＮｏｄｅ Ｌの間の抵抗値が約１／(１＋ｍ)に小さくなっていることがわかる。よって、トリミングを実施する時にはヒューズＲＣ０を切断すればよい。
【００４７】
＜第２の実施例＞
図２は、本発明に係る抵抗回路の第２の実施例を説明するための図である。
本実施例に係る抵抗回路は、同図に示すように、端子Ｎｏｄｅ Ｍと端子Ｎｏｄｅ Ｌの間にｎ個のヒューズ（第２の切断専用抵抗素子）ＲＣ１，ＲＣ２，…，ＲＣｎが並列に接続されている。また、第一の実施例（図１）と同様に、端子Ｎｏｄｅ Ｍと端子Ｎｏｄｅ Ｌの間に(１＋ｍ)個の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍが接続されている。(１＋ｍ)個の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍに、各設定抵抗素子に対応してそれぞれヒューズ（第１の切断専用抵抗素子）ＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。
【００４８】
この場合、トリミング（ヒューズ切断）前のＮｏｄｅ ＭとＮｏｄｅ Ｌの間の合成抵抗値Ｒは以下の（７）式で表される。
１／Ｒ=１／(ＲＴ０＋ＲＴ１＋…＋ＲＴｍ)＋１／(ＲＬ０＋ＲＬ１＋…＋ＲＬｍ)＋１／ＲＣ／ｎ
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(７)
【００４９】
ここで、（ＲＴ０＋ＲＴ１＋…＋ＲＴｍ）の抵抗値が（ＲＬ０＋ＲＬ１＋…＋ＲＬｍ）および（ＲＣ／ｎ）に対して相対的に十分に大きいとすると、(７)式の１／(ＲＴ０＋ＲＴ１＋…＋ＲＴｍ)の項は無視できる。また、ヒューズＲＬ０，ＲＬ１，…，ＲＬｍおよびＲＣ１，ＲＣ２，…，ＲＣｎの抵抗値は一定とし、その抵抗値をＲＬとすると、（７）式は以下の式で表される。
【００５０】
１／Ｒ=１／(１＋ｍ)ＲＬ＋１／ＲＬ／ｎ・・・・・・・・・・・(８)
ここで、(１＋ｍ)>>１／ｎとすると、（８）式は以下の式で表される。
Ｒ≒ＲＬ／ｎ・・・・・・・・・・・・・・・・・・・・・（９）
【００５１】
以上のことから、本発明の第二の実施例では、図７に示したような構造の抵抗回路に比べ、Ｎｏｄｅ ＭとＮｏｄｅ Ｌの間の抵抗値が約１／（(１＋ｍ)(ｎ)）に小さくなっていることがわかる。なお、トリミングを実施する時にはヒューズＲＣ１，ＲＣ２，…，ＲＣｎを全て切断すればよい。
【００５２】
ヒューズＲＣ１，ＲＣ２，…，ＲＣｎを並列に接続するためヒューズの数が増加し、さらに、安定したヒューズ切断を行なうためには十分な間隔が必要であることから面積は増大するが、図８に示したような構造の抵抗回路に比べ格段に少ないヒューズの数で誤差を大きく軽減することができる。
【００５３】
＜第三の実施例＞
図３は、本発明に係る抵抗回路の第三の実施例を説明するための図である。
同図に示すように、本実施例に係る抵抗回路において、端子Ｎｏｄｅ Ｍと端子Ｎｏｄｅ Ｌの間にＮＭＯＳトランジスタＮＭＯＳ１が接続されている。
【００５４】
また、第一の実施例と同様に、Ｎｏｄｅ ＭとＮｏｄｅ Ｌの間に(１＋ｍ)個の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍが接続されている。(１＋ｍ)個の設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍには、各設定抵抗素子に対応してヒューズ（第１の切断専用抵抗素子）ＲＬ０，ＲＬ１，…，ＲＬｍが並列に接続されている。ヒューズ切断前はＮＭＯＳトランジスタＮＭＯＳ１のゲート電圧がＨ（ハイレベル）になるようにし、ＮＭＯＳトランジスタＮＭＯＳ１のオン抵抗ＲｏｎＮがＲＬ０＋ＲＬ１＋…＋ＲＬｍに対して十分小さくなるようにＮＭＯＳトランジスタＮＭＯＳ１のサイズを調整する。
【００５５】
この場合、ヒューズ切断前のＮｏｄｅ ＭとＮｏｄｅ Ｌの間の合成抵抗値Ｒは以下の式で表される。
１／Ｒ=１／(ＲＴ０＋ＲＴ１＋…＋ＲＴｍ)＋１／(ＲＬ０＋ＲＬ１＋…＋ＲＬｍ)＋１／ＲｏｎＮ
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(１０)
【００５６】
ここで、(ＲＴ０＋ＲＴ１＋…＋ＲＴｍ)および(ＲＬ０＋ＲＬ１＋…＋ＲＬｍ)の抵抗値がＲｏｎＮに対して十分大きいとすると、１／(ＲＴ０＋ＲＴ１＋…＋ＲＴｍ)および１／(ＲＬ０＋ＲＬ１＋…＋ＲＬｍ)の項は無視できる。よって、(１０)式は以下の式で表される。
１／Ｒ=１／ＲｏｎＮ・・・・・・・・・・・・・・・・・・・・・（１１）
∴Ｒ=ＲｏｎＮ・・・・・・・・・・・・・・・・・・・・・・・(１２)
【００５７】
本発明の第三の実施例では、ヒューズ切断前のＮＭＯＳトランジスタＮＭＯＳ１のゲート電圧、Ｖｔｈ、サイズを調整することにより、ＲｏｎＮの値を小さくすることができる。
【００５８】
なお、トリミングを実施する時にはヒューズＲＰｕを切断することでＮＭＯＳトランジスタＮＭＯＳ１のゲート電圧がＬになるようにすればよい。
【００５９】
また、上記第三の実施例では、端子Ｎｏｄｅ Ｍと端子Ｎｏｄｅ Ｌの間に１個のＮＭＯＳトランジスタＮＭＯＳ１を設けた例を示したが、端子Ｎｏｄｅ Ｍと端子Ｎｏｄｅ Ｌの間に複数個のＮＭＯＳトランジスタＮＭＯＳ１を並列して設けてもよい。
【００６０】
なお、上記第三の実施例ではＮＭＯＳトランジスタを用いたが、ＰＭＯＳトランジスタを用いてもよい。また、ＮＭＯＳトランジスタまたはＰＭＯＳトランジスタを直列または並列に接続して端子Ｎｏｄｅ Ｍと端子Ｎｏｄｅ Ｌの間に接続してもいいし、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを並列に接続して端子Ｎｏｄｅ Ｍと端子Ｎｏｄｅ Ｌの間に接続してもよい。
【００６１】
＜第四の実施例＞
図１、図２、図３の実施例に示した抵抗回路は、例えば、図５に示した定電圧発生回路の分圧抵抗や図６に示した電圧検出回路の分圧抵抗として適用することができる。
【００６２】
次に、図１に示した抵抗回路を図５に示した定電圧発生回路の分圧抵抗Ｒ１，Ｒ２に適用した場合の本発明の第四の実施例を説明する。図４は、図１に示した抵抗回路を図５に示した定電圧発生回路の分圧抵抗Ｒ１，Ｒ２に適用した場合の構成例を示す図である。
【００６３】
図４の構成例では、初期抵抗素子Ｒｂｏｔｔｏｍ端を接地し、抵抗素子Ｒｔｏｐ端をＰＭＯＳ１７のドレインに接続し、初期抵抗素子Ｒｂｏｔｔｏｍと設定抵抗素子ＲＴ０の接続端子Ｎｏｄｅ Ｌを演算増幅器１５の非反転入力端子（＋）に接続している。
【００６４】
本構成例の場合、図５における分圧抵抗Ｒ１は初期抵抗Ｒｔｏｐ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍおよび切断専用抵抗素子（ヒューズ）ＲＬ０，ＲＬ１，…，ＲＬｍ，およびＲＣ０により構成され、図５における分圧抵抗Ｒ２は初期抵抗Ｒｂｏｔｔｏｍにより構成される。
【００６５】
図４に示す構成例において、端子Ｎｏｄｅ Ｌから演算増幅器１５の非反転入力端子（＋）にフィードバックする分圧電圧を調整する場合、トリミングコードＴは下記（１３）式によって与えられる。
【００６６】
トリミングコードとは、設定抵抗素子ＲＴｍ,ＲＴ(ｍ-１),ＲＴ(ｍ-２),…,ＲＴ１,ＲＴ０のうちのどの設定抵抗素子を有効にするか（各設定抵抗素子に並列に接続されているヒューズのうちどのヒューズを切断するか）を表すための２進数のコードである。
Ｔ＝（Ｒｔｏｐ＋Ｒｂｏｔｔｏｍ)×（Ｖｓｅｔ／Ｖｍｅｓ−１）／ＲＴ０
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１３）
【００６７】
ここで、Ｒｔｏｐは初期抵抗素子Ｒｔｏｐの抵抗値、Ｒｂｏｔｔｏｍは初期抵抗素子Ｒｂｏｔｔｏｍの抵抗値、ＲＴ０は設定抵抗素子ＲＴ０の抵抗値の如く、簡単のために抵抗素子と抵抗値を同じ記号で表している。また、Ｖｓｅｔは定電圧発生回路の出力電圧設定値、Ｖｍｅｓはヒューズ（第１の切断専用抵抗素子）切断前に測定された出力電圧値である。
【００６８】
（１３）式で与えられるトリミングコードＴを２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換したトリミングコードＴの「１」に対応する単位抵抗のヒューズを切断することにより、出力電圧が設定電圧になる。
【００６９】
また、設定抵抗素子ＲＴｍ,ＲＴ(ｍ-１),ＲＴ(ｍ-２),…,ＲＴ１,ＲＴ０は２進数でトリミングコードを決めるために、上述した如くＲＴｍ=２ｍ*ＲＴ０となるように２のべき乗で重み付けがされている。トリミングコードのＭＳＢの“１”、“０”が設定抵抗素子ＲＴｍの有効／無効（切断専用抵抗素子ＲＬ０の切断／非切断）を表し、トリミングコードのＬＳＢの“１”、“０”が設定抵抗素子ＲＴ０の有効，無効を表している。
【００７０】
＜（１３）式の導出＞
ここで、（１３）式の導出について詳しく説明しておく。
まず、トリミング前のＶｒｅfとＶｍｅｓの関係式の算出方法について説明する。
【００７１】
トリミング前の出力電圧はＶｍｅｓなので、Ｎｏdｅ Ｌの電圧ＶｎｏdｅＬは以下の式で表される。        
【００７２】
【数１】
2010114296.tif 000003
ここで、{ＲＴｍ+ＲＴ(ｍ-１)+ＲＴ(ｍ-２)+,…,+ＲＴ１+ＲＴ０} >> {ＲＬｍ+ＲＬ(ｍ-１)+ＲＬ(ｍ-２)+,…,+ＲＬ１+ＲＬ０}とすると、上式は以下のように近似して表すことができる。
【００７３】
【数２】
2010114296.tif 000004
【００７４】
また、ヒューズ（第１の切断専用抵抗素子）ＲＬｍ,ＲＬ(ｍ-１),ＲＬ(ｍ-２),…,ＲＬ１,ＲＬ０およびヒューズ（第２の切断専用抵抗素子）ＲＣ０は、同一種類のヒューズであるのでその抵抗値をＲＬとして以下の式で表すことができる。
【００７５】
【数３】
2010114296.tif 000005
【００７６】
更に、ｍ>>１とするとｍ*ＲＬ>>ＲＬとなるので、上式は以下のように近似することができる。
【００７７】
【数４】
2010114296.tif 000006
なお、図４の回路の場合には（１７）式の分母に“ＲＬ”が出てくるが、ＲＣ０がない場合には“（ｍ＋１）ＲＬ”となってしまい、ＲｔｏｐとＲｂｏｔｔｏｍの抵抗値が小さいと誤差の要因になる。なお、ＲＬがＲｔｏｐとＲｂｏｔｔｏｍに比較して小さい場合、（１７）式は近似的に（１７ａ）式として表される。
【００７８】
【数５】
2010114296.tif 000007
【００７９】
定電圧発生回路は、負帰還をかけてＶｎｏdｅＬ=Ｖｒｅfとなるように制御しているので、最終的に（１７ａ）式は以下の（１８）式で表される。
【００８０】
【数６】
2010114296.tif 000008
【００８１】
次に、トリミングによって出力電圧をＶｓｅｔとしたい場合のトリミングコードＴの算出方法について以下に説明する。図４の回路の場合は、Ｖｓｅｔ > Ｖｍｅｓ  となる設定電圧にしかトリミングで調整することはできない。
【００８２】
トリミングコードによって切断専用抵抗素子をトリミングした場合の端子Ｎｏｄｅ Ｍと端子Ｎｏｄｅ Ｌの間の合成抵抗値をＲＸとする。ＲＸ>>ＲＬであるとすれば、出力電圧がＶｓｅｔになるとするとＶｒｅfとＶｓｅｔの関係式は以下の通り表される。
【００８３】
【数７】
2010114296.tif 000009
（１８）式と（１９）式から合成抵抗値ＲＸは以下の式で表される。
【００８４】
【数８】
2010114296.tif 000010
しかし、単純に（２０）式で求まる合成抵抗値ＲＸの値を２進数に変換するだけではトリミングコードは求まらない。
【００８５】
トリミングコードとして２進数に変換する値は、（２０）式をＬＳＢ（本例の場合はＲＴ０）で割って更に四捨五入した値である。つまり、上記（１３）式で表される値を四捨五入して２進数変換したものがトリミングコードＴとなる。
【００８６】
（１３）式のトリミングコードは、トリミング前の端子Ｎｏdｅ Ｌと端子Ｎｏdｅ Ｍ 間の合成抵抗値ＲがＲｔｏｐ=１００ｋΩ, Ｒｂｏｔｔｏｍより小さくて無視できるとした場合のトリミングコードＴを表した式である。なお、トリミング前の端子Ｎｏdｅ Ｌと端子Ｎｏdｅ Ｍ 間の合成抵抗値ＲがＲｔｏｐ=１００ｋΩ, Ｒｂｏｔｔｏｍに比較して無視できない場合は誤差が生じるが、上記実施例１〜３で説明した如き本発明に係る抵抗回路では上記合成抵抗値ＲはＲｔｏｐ=１００ｋΩ, Ｒｂｏｔｔｏｍに比較して十分小さくできるので上記（１３）式を用いても問題ない。
【００８７】
（具体例）
次に、具体的な例を説明する。ここでは、ｍ=３, ＬＳＢ（ＲＴ０）=５０ｋΩの場合を考える。
【００８８】
Ｒｔｏｐ=１００ｋΩ, Ｒｂｏｔｔｏｍ=１００ｋΩ, ＲＴ３=４００ｋΩ（＝２３×５０ｋΩ（ＲＴ０））, ＲＴ２=２００ｋΩ（＝２２×５０ｋΩ（ＲＴ０））, ＲＴ１=１００ｋΩ（＝２１×５０ｋΩ（ＲＴ０））, ＲＴ０=５０ｋΩ（＝２０×５０ｋΩ（ＲＴ０））, Ｖｍｅｓ=２Ｖとして、Ｖｓｅｔ=３.５Ｖのトリミングコードを計算する。
【００８９】
トリミング前のＶｒｅｆは（１８）式より以下のように求まる。
Ｖｒｅｆ=１００ｋΩ／(１００ｋΩ+１００ｋΩ）×２Ｖ=１Ｖ  
ここで、３.５Ｖを出力するトリミングコードＴは（２１）式により以下の式で求まる。
Ｔ=(１００ｋΩ+１００ｋΩ）×（３.５Ｖ／２Ｖ-１）×（１／５０ｋΩ）
=３
【００９０】
上記の値を四捨五入して、“１”または“０”のいずれかの値を有する係数ａ３，ａ２，ａ１，ａ０を用いて２進数変換すると以下のようになる。
３=ａ３*２３＋ａ２*２２＋ａ１*２１＋ａ０*２０=２１＋２０
【００９１】
すなわち、ａ３=０、ａ２=０、ａ１=１、ａ０=１であり、Ｔを二進数で表すと、Ｔ=００１１となる。つまり、ヒューズ（第１の切断専用抵抗素子）ＲＬ３とＲＬ２はトリミングせず、ヒューズ（第１の切断専用抵抗素子）ＲＬ１とＲＬ０をトリミングすることにより、設定抵抗素子ＲＴ１とＲＴ０のみを有効にする。
【００９２】
このトリミングによって端子Ｎｏdｅ Ｌと端子Ｎｏdｅ Ｍ 間の合成抵抗値ＲＸは１５０ｋΩとなり、設定電圧Ｖｓｅｔは（１９）式により以下の通り３.５Ｖとなる。              
Ｖｓｅｔ=（Ｒｔｏｐ＋ＲＸ＋Ｒｂｏｔｔｏｍ）×Ｖｒｅｆ／Ｒｂｏｔｔｏｍ=（１００ｋΩ+１５０ｋΩ+１００ｋΩ）×１Ｖ／１００ｋΩ=３.５Ｖ  
【００９３】
以上説明したように、（１３）式で与えられるトリミングコードＴを２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換したトリミングコードＴの「１」に対応する単位抵抗のヒューズ（第１の切断専用抵抗素子）を切断することにより、出力電圧を設定電圧にすることができる。
【００９４】
また、図１の抵抗回路を図５の定電圧回路の分圧抵抗として適用する場合、図４に示した接続関係に代えて、初期抵抗素子Ｒｂｏｔｔｏｍ端を接地し、初期抵抗素子Ｒｔｏｐ端をＰＭＯＳ１７のドレインに接続し、抵抗素子Ｒｔｏｐ、ＲＴｍ間の端子Ｎｏｄｅ Ｍを演算増幅器１５の非反転入力端子（＋）に接続するようにしてもよい。この場合、分圧抵抗Ｒ１は初期抵抗素子Ｒｔｏｐにより構成され、分圧抵抗Ｒ２は初期抵抗素子Ｒｂｏｔｔｏｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍおよびヒューズ（第１の切断専用抵抗素子）ＲＬ０，ＲＬ１，…，ＲＬｍ，ヒューズ（第２の切断専用抵抗素子）ＲＣ０により構成される。
【００９５】
端子Ｎｏｄｅ Ｍから演算増幅器１５の非反転入力端子（＋）にフィードバックする分圧電圧を調整する場合、トリミングコードＴは下記（２１）式で表される。
Ｔ＝｛（Ｒｔｏｐ＋Ｒｂｏｔｔｏｍ）×Ｒｂｏｔｔｏｍ×（Ｖｍｅｓ−Ｖｓｅｔ）｝／｛（Ｒｔｏｐ＋Ｒｂｏｔｔｏｍ）×Ｖｓｅｔ−Ｒｂｏｔｔｏｍ×Ｖｓｅｔ｝／ＲＴ０
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２１）
【００９６】
上述した処理と同様に、（２１）式で求められたトリミングコードＴを２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換したトリミングコードＴの「１」に対応する単位抵抗のヒューズを切断することにより、出力電圧が設定電圧になる。
【００９７】
図１、図２、図３の抵抗回路の実施例を図６の電圧検出回路の分圧抵抗Ｒ１ａ，Ｒ２ａに適用することもできる。図１に示した抵抗回路を図６に示した電圧検出回路の分圧抵抗Ｒ１ａ，Ｒ２ａに適用した場合の一実施例を、図６および図１を用いて説明する。
【００９８】
例えば、初期抵抗素子Ｒｂｏｔｔｏｍ端を接地し、初期抵抗素子Ｒｔｏｐ端を端子２３に接続し、初期抵抗素子ＲｂｏｔｔｏｍとＲＴ０間の端子Ｎｏｄｅ Ｌを演算増幅器１５の非反転入力端子（＋）に接続する。この場合、分圧抵抗Ｒ１ａは、初期抵抗素子Ｒｔｏｐ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍおよびヒューズ（第１の切断専用抵抗素子）ＲＬ０，ＲＬ１，…，ＲＬｍ，ヒューズ（第２の切断専用抵抗素子）ＲＣ０により構成され、分圧抵抗Ｒ２ａは初期抵抗素子Ｒｂｏｔｔｏｍにより構成される。
【００９９】
端子Ｎｏｄｅ Ｌから演算増幅器１５の非反転入力端子（＋）に入力する分圧電圧を調整する場合、トリミングコードＴは下記（２２）式で表される。
Ｔ＝（(Ｒｔｏｐ＋Ｒｂｏｔｔｏｍ）×（Ｖｓｅｔ／Ｖｍｅｓ−１）／ＲＴ０
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２２）
ここで、Ｖｓｅｔは電圧検出回路の検出電圧設定値、Ｖｍｅｓはヒューズ切断前に測定された演算増幅器１５の出力が例えばＨ（ハイレベル）からＬ（ローレベル）へ反転する入力端子２３での入力電圧値である。
【０１００】
上述した処理と同様に、（２２）式で求められたトリミングコードＴを２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換したトリミングコードＴの「１」に対応する単位抵抗のヒューズを切断することにより、検出電圧が設定電圧になる。
【０１０１】
また、図１の抵抗回路を分圧抵抗として用いた図６の電圧検出回路において、例えば、初期抵抗素子Ｒｂｏｔｔｏｍ端を接地し、初期抵抗素子Ｒｔｏｐ端を端子２３に接続し、初期抵抗素子Ｒｔｏｐと設定抵抗素子ＲＴｍ間の端子Ｎｏｄｅ Ｍを演算増幅器１５の非反転入力端子（＋）に接続するようにしてもよい。その場合、分圧抵抗Ｒ１ａは初期抵抗素子Ｒｔｏｐにより構成され、分圧抵抗Ｒ２ａは初期抵抗素子Ｒｂｏｔｔｏｍ、設定抵抗素子ＲＴ０，ＲＴ１，…，ＲＴｍおよびヒューズ（第１の切断専用抵抗素子）ＲＬ０，ＲＬ１，…，ＲＬｍ，ヒューズ（第２の切断専用抵抗素子）ＲＣ０により構成される。
【０１０２】
端子Ｎｏｄｅ Ｍから演算増幅器１５の非反転入力端子（＋）に入力する分圧電圧を調整する場合、トリミングコードＴは下記（２３）式で表される。
Ｔ＝｛（Ｒｔｏｐ＋Ｒｂｏｔｔｏｍ）×Ｒｂｏｔｔｏｍ×（Ｖｍｅｓ−Ｖｓｅｔ）｝／｛（Ｒｔｏｐ＋Ｒｂｏｔｔｏｍ）×Ｖｓｅｔ−Ｒｂｏｔｔｏｍ×Ｖｓｅｔ｝／ＲＴ０
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２３）
【０１０３】
上述した処理と同様に、（２３）式で求められたトリミングコードＴを２進数に変換し、単位抵抗ＳＢ０，ＳＢ１，…，ＳＢｍのうち、２進数に変換したトリミングコードＴの「１」に対応する単位抵抗のヒューズ（第１の切断専用抵抗素子）ＲＬ０，ＲＬ１，…，ＲＬｍを切断することにより、検出電圧が設定電圧になる。
【０１０４】
以上、抵抗回路、定電圧電源および電圧検出回路の実施例を説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【０１０５】
また、上記の実施例では、ヒューズとしてレーザーの照射により切断されるものを用いているが、本発明はこれに限定されるものではなく、ヒューズとして電気的ストレスにより切断できるものを用いてもよい。
【図面の簡単な説明】
【０１０６】
【図１】本発明に係る抵抗回路の第一の実施例を説明するための図である。
【図２】本発明に係る抵抗回路の第二の実施例を説明するための図である。
【図３】本発明に係る抵抗回路の第三の実施例を説明するための図である。
【図４】図１に示した抵抗回路を図５に示した定電圧発生回路の分圧抵抗に適用した場合の構成例を示す図である。
【図５】従来の定電圧発生回路の一例を示す回路図である。
【図６】従来の電圧検出回路の一例を示す回路図である。
【図７】分圧抵抗を構成する従来の抵抗回路を示す回路図である。
【図８】設定抵抗素子のそれぞれに複数のヒューズを並列に接続した抵抗回路を示す図である。
【符号の説明】
【０１０７】
５：直流電源
７：負荷
９：定電圧発生回路
１１：入力端子（Ｖｂａｔ）
１３，１３ａ：基準電圧発生回路（Ｖｒｅｆ）
１５，１５ａ：演算増幅器
１７：Ｐチャネル型ＭＯＳトランジスタ（ＰＭＯＳ）
１９：出力端子（Ｖｏｕｔ）
２１：電圧検出回路
２３：入力端子（Ｖｓｅｎｓ）
２５：出力端子
Ｒｔｏｐ，Ｒｂｏｔｔｏｍ：抵抗素子
Ｒ１，Ｒ２，Ｒ１ａ，Ｒ２ａ：分圧抵抗
Ｖｒｅｆ，Ｖａ ｒｅｆ：基準電圧
ＲＴ０，ＲＴ１，…，ＲＴｍ：設定抵抗素子
ＲＬ０，ＲＬ１，…，ＲＬｍ：ヒューズ（第１の切断専用抵抗素子）
ＲＣ０，ＲＣ１，…，ＲＣｎ：ヒューズ（第２の切断専用抵抗素子）
ＳＢ０，ＳＢ１，…，ＳＢｍ：単位回路
Ｎｏｄｅ Ｍ，Ｎｏｄｅ Ｌ：端子
ＮＭＯＳ１：ＮＭＯＳトランジスタ
ＲｏｎＮ：ＮＭＯＳトランジスタのオン抵抗
Ｒ，Ｒ’：ヒューズ切断前のＮｏｄｅ ＭとＮｏｄｅ Ｌの間の合成抵抗値
ＲＸ：ヒューズ切断後のＮｏｄｅ ＭとＮｏｄｅ Ｌの間の合成抵抗値
【図１】
2010114296.tif 000011
【図２】
2010114296.tif 000012
【図３】
2010114296.tif 000013
【図４】
2010114296.tif 000014
【図５】
2010114296.tif 000015
【図６】
2010114296.tif 000016
【図７】
2010114296.tif 000017
【図８】
2010114296.tif 000018