(57)【要約】【課題】  インターポーザの上下面を低熱膨張材（低ＣＴＥ材）とした反り防止効果をコスト低減して形成した低熱膨張インターポーザを提供することを目的とする。【解決手段】  検査対象であるウエハ３上に形成された半導体デバイス３１をＬＳＩテスタに接続して動作試験を行う検査器４と半導体デバイス３１との間に介在させて電気的接続を媒介するプローブヘッドなどに適用されるインターポーザ１が、半導体デバイス３１側に設けられた第１の低ＣＴＥ材（低熱膨張材）５と、有機基板６と、検査器４側に設けられた第２の低ＣＴＥ材７とを積層して形成され、インターポーザ１の半導体デバイス３１側に半導体デバイス３１の電極（半田ボール）３２の配置に対応する第１の電極５１が設けられている。【選択図】図１
2010243303.tif 000002
【特許請求の範囲】
【請求項１】
検査対象であるウエハ上に形成された半導体デバイスをＬＳＩテスタに接続して動作試験を行う検査器と前記半導体デバイスとの間に介在させて電気的接続を媒介する低熱膨張インターポーザであって、
前記低熱膨張インターポーザは、この低熱膨張インターポーザのデバイス接触面側から順に第１の低ＣＴＥ材、有機基板、および第２の低ＣＴＥ材を積層して形成され、
前記低熱膨張インターポーザの前記半導体デバイス接触面にはこの半導体デバイスの電極の配置に対応する第１の電極と、
前記低熱膨張インターポーザの前記検査器接触面には前記検査器の電極の配置に対応する第２の電極と、を備え、
前記第１の電極と前記第２の電極間が電気的に導通することを特徴とする低熱膨張インターポーザ。
【請求項２】
前記第１の低ＣＴＥ材は、前記第１の電極の配置に対応する位置に貫通孔を備え、前記貫通孔には前記第１の低ＣＴＥ材を貫通するように電気的に導通する金属材を設け、
前記有機基板は、前記第１の電極の配置位置から前記第２の電極の配置位置に向かってピッチをファンアウトするように多層に構成され、
前記第２の低ＣＴＥ材は、前記第２の電極の配置に対応する位置に貫通孔を備え、前記貫通孔には前記第２の低ＣＴＥ材を貫通するように電気的に導通する金属材を設けたことを特徴とする請求項１に記載の低熱膨張インターポーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルやカメラモジュール、ＩＣ、ＬＳＩ等の多電極半導体デバイスの検査用または実装用のインターポーザに係り、特にインターポーザの上下面を低熱膨張材（低ＣＴＥ材）とした反り防止効果をコスト低減して形成した低熱膨張インターポーザに関する。
【背景技術】
【０００２】
液晶パネルやカメラモジュール、ＩＣ、ＬＳＩ等の半導体デバイスは一般に矩形に形成され、その縁辺配列およびエリア配列された多数の端子電極（以下、単に「電極」と略す）を設けている。
このようなデバイスは製造中の検査工程において、単品ごとの動作試験等が行われ、大量生産品から不良品を排除するように品質管理される。
【０００３】
従来これらのデバイスを単品で動作試験するためには、そのデバイスを動作させる駆動回路と、検査に固有の信号処理回路、測定手段、および合否判定表示手段等を組み合わせた検査器を用意する。検査段階では、その検査器と被検査デバイスとの電気的導通を検査し、検査後は導通を解除するとともに検査器から被検査デバイスを取り外して検査終了し、出荷等に供する。検査器にはデバイスの微細な電極の配置およびピッチ（以下、「電極配置」ともいう）に対応する多数のプローブ針を配置したプローブカードが用いられ、これを検査位置に送られてきたデバイスの各電極に接触させ、プローブカードにより測定手段とデバイスの導通を検査するようにしたものが知られている（例えば、特許文献１参照）。
【０００４】
図２は、従来のインターポーザ１０１を示す断面図である。図２に示すように、従来のインターポーザ１０１は有機基板１０２、低ＣＴＥ材１０３、および有機基板１０４から構成されている。低ＣＴＥ材１０３を有機基板１０２および有機基板１０４でサンドイッチ構成して、有機基板の熱変形を抑制するために有機基板の中に熱変形率の小さい低ＣＴＥ材によって補強する形にしている。インターポーザ１０１が熱変形で反っているとインターポーザ１０１の電極１０７をウエハ１１５上の半導体デバイス１１６の電極である半田ボール１１４と接触する際に、インターポーザ１０１と半導体デバイス１０７が形成されたウエハ１０６との並行精度が出ないためインターポーザ１０１がウエハ１１５と干渉しないようにかなりの時間をかけて調整する必要があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特願２００７―２９８４７６号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、液晶パネルやカメラモジュール、ＩＣ、ＬＳＩ等の半導体デバイスを検査する場合、これらの半導体デバイスは微細化が進むとプロービングのＺストロークを確保するのが益々厳しくなっている。インターポーザは、半導体デバイスの電極との電気的接続時に接触不良を出さないように確実なコンタクトを行う必要があり、このような接触信頼性を確保してプロービングするためには反りのないインターポーザを用いてプローブヘッドとする必要があった。
本発明は、前記課題を解決するために創案されたものであり、インターポーザの上下面を低熱膨張材（低ＣＴＥ材）とした反り防止効果をコスト低減して形成した低熱膨張インターポーザを提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に係る発明の低熱膨張インターポーザは、検査対象であるウエハ上に形成された半導体デバイスをＬＳＩテスタに接続して動作試験を行う検査器と前記半導体デバイスとの間に介在させて電気的接続を媒介する低熱膨張インターポーザであって、
前記低熱膨張インターポーザは、この低熱膨張インターポーザのデバイス接触面側から順に第１の低ＣＴＥ材、有機基板、および第２の低ＣＴＥ材を積層して形成され、
前記低熱膨張インターポーザの前記半導体デバイス接触面にはこの半導体デバイスの電極の配置に対応する第１の電極と、
前記低熱膨張インターポーザの前記検査器接触面には前記検査器の電極の配置に対応する第２の電極と、を備え、
前記第１の電極と前記第２の電極間が電気的に導通することを特徴とする。
【０００８】
請求項２に係る発明は、請求項１に記載の低熱膨張インターポーザであって、前記第１の低ＣＴＥ材は、前記第１の電極の配置に対応する位置に貫通孔を備え、前記貫通孔には前記第１の低ＣＴＥ材を貫通するように電気的に導通する金属材を設け、
前記有機基板は、前記第１の電極の配置位置から前記第２の電極の配置位置に向かってピッチをファンアウトするように多層に構成され、
前記第２の低ＣＴＥ材は、前記第２の電極の配置に対応する位置に貫通孔を備え、前記貫通孔には前記第２の低ＣＴＥ材を貫通するように電気的に導通する金属材を設けたことを特徴とする。
【発明の効果】
【０００９】
請求項１に係る発明によれば、低熱膨張インターポーザのデバイス接触面側から順に第１の低ＣＴＥ材、有機基板、および第２の低ＣＴＥ材を積層して形成することによって、インターポーザの上下面を低熱膨張材（低ＣＴＥ材）としたことでインターポーザの反りが低減されコスト低減して形成した低熱膨張インターポーザとすることができる。
【００１０】
請求項２に係る発明によれば、第１、第２の低ＣＴＥ材に備えた貫通孔を導電性のビアとすることによって、インターポーザの上下面を低熱膨張材（低ＣＴＥ材）としたことでインターポーザの反りが低減されコスト低減して形成した低熱膨張インターポーザとすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態の構成を説明するための概略図であり、（ａ）は全体概略を示す断面図、（ｂ）は（ａ）に示すＡ部の拡大断面図である。
【図２】従来のインターポーザを示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明に係る低熱膨張インターポーザの実施形態を図面を参照しながら詳細に説明する。
図１は、本発明の実施形態の構成を説明するための概略図であり、（ａ）は全体概略を示す断面図、（ｂ）は（ａ）に示すＡ部の拡大断面図である。
【００１３】
図１の（ａ）（ｂ）に示すように、低熱膨張インターポーザ（以下、インターポーザと称す）１は、検査対象であるウエハ３上に形成された半導体デバイス３１をＬＳＩテスタに接続して動作試験を行う検査器４と半導体デバイス３１との間に介在させて電気的接続を媒介するプローブヘッドなどに適用されるインターポーザ１が、半導体デバイス３１側に設けられた第１の低ＣＴＥ材（低熱膨張材）５と、有機基板６と、検査器４側に設けられた第２の低ＣＴＥ材７とを積層して形成され、インターポーザ１の半導体デバイス３１側に半導体デバイス３１の電極（半田ボール）３２の配置に対応する第１の電極５１が設けられている。この第１の電極５１にはスパイラル状接触子が接続されていても構わない。また、インターポーザ１の検査器接触面には検査器４の電極（図略）の配置に対応する第２の電極７１を備えている。この第１の電極５１と第２の電極間７１間は電気的に導通するように構成されている。
【００１４】
図１に示すように、低熱膨張インターポーザ１を構成する第１の低ＣＴＥ材５は、第１の電極５１の配置に対応する位置に貫通孔５２を備え、この貫通孔５２には第１の低ＣＴＥ材５を貫通するように電気的に導通する金属材５３を設けている。次に有機基板６は、第１の電極５１の配置位置から第２の電極７１の配置位置に向かってピッチをファンアウトするように多層に構成されている。さらに、第２の低ＣＴＥ材７は、第２の電極７１の配置に対応する位置に貫通孔７２を備え、この貫通孔７２には第２の低ＣＴＥ材７を貫通するように電気的に導通する金属材７３を設けている。
このように、低熱膨張インターポーザ１の半導体デバイス接触面側から順に第１の低ＣＴＥ材５、有機基板６、および第２の低ＣＴＥ材７を積層して形成することによって、インターポーザ１の上下面を低熱膨張材（低ＣＴＥ材）としたことでインターポーザの反りが低減されコスト低減して形成した低熱膨張インターポーザとすることができる。
【００１５】
低ＣＴＥ材の導電性のビアは、低ＣＴＥ材にスルーホールを設けてその内部に導電性の金属めっき又は導電性材が埋め込まれて形成されても構わない。
低ＣＴＥ材はセラミックで形成されているがセラミックに限定するものではなく、他の低熱膨張材であっても構わない。
【００１６】
以上、好ましい実施の形態を説明したが、本発明は前記実施の形態に限定されるものではなく、本発明の要旨を逸脱することの無い範囲内において適宜変更が可能なものである。例えば、検査用のインターポーザとして説明したが、実装用のインターポーザとしても構わない。
【産業上の利用可能性】
【００１７】
液晶パネルやカメラモジュール、ＩＣ、ＬＳＩ等の多電極半導体デバイスの検査用のプローブカードにおいて、インターポーザの上下面を低熱膨張材（低ＣＴＥ材）としたことでインターポーザの反りが低減されコスト低減して形成した低熱膨張インターポーザとして適用される。
【符号の説明】
【００１８】
１  低熱膨張インターポーザ
２  スパイラル状接触子
３  ウエハ
３１  半導体デバイス
３２  半田ボール、電極
３３  ダイシングエリア（スクライブライン）
４  検査器
５  第１の低ＣＴＥ材
６  有機基板
７  低ＣＴＥ材
【図１】
2010243303.tif 000003
【図２】
2010243303.tif 000004