(57)【要約】【課題】半導体装置、半導体素子、及び半導体装置の製造方法において、回路基板と半導体素子との接続信頼性を高めること。【解決手段】第１の電極１２が主面に設けられた回路基板１０と、第１の電極１２に対向する第２の電極２５が主面に設けられた半導体素子２０と、第１の電極１２と第２の電極２５のそれぞれに接合された第１のはんだバンプ１６とを有し、回路基板１０と半導体素子２０との間に、該回路基板１０と該半導体素子２０の一方のみに接合され、他方には接触するのみで接合されない第２のはんだバンプ１７が形成された半導体装置による。【選択図】図６
2010177254.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極が主面に設けられた回路基板と、
前記第１の電極に対向する第２の電極が主面に設けられた半導体素子と、
前記第１の電極と前記第２の電極のそれぞれに接合された第１のはんだバンプとを有し、
前記回路基板と前記半導体素子との間に、該回路基板と該半導体素子の一方のみに接合され、他方には接触するのみで接合されない第２のはんだバンプが形成されたことを特徴とする半導体装置。
【請求項２】
前記半導体素子の前記主面に形成されたスペーサと、
前記回路基板の主面において、前記スペーサに対向する位置に形成されたパッドとを更に有し、
前記第２のはんだバンプが前記パッドに接合され、かつ、前記第２のはんだバンプの頂面が前記スペーサに非接合の状態で接触していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スペーサの表面は、前記第２の電極と比較して、溶融している状態での前記第２のはんだバンプとの反応性が低い材料よりなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記材料は、有機材料、チタン、クロム、及びステンレスのいずれかよりなることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第２の電極は銅ポストであり、
前記スペーサは、前記銅ポストと同じ高さの銅よりなる下側層と、前記材料よりなる上側層とを有することを特徴とする請求項３に記載の半導体装置。
【請求項６】
主面に形成された電極と、
前記主面に形成されたスペーサとを有し、
前記スペーサの表面が、前記電極と比較して、溶融したはんだに対する反応性が低い材料よりなることを特徴とする半導体素子。
【請求項７】
回路基板の主面に設けられた第１の電極と、半導体素子の主面において前記第１の電極に対向する位置に設けられた第２の電極の少なくとも一方に第１のはんだバンプを接合する工程と、
前記回路基板の前記主面と前記半導体素子の前記主面のいずれか一方に、パッドを介して第２のはんだバンプを接合する工程と、
前記回路基板の前記主面と前記半導体素子の前記主面のいずれか一方において、前記パッドに対向する位置にスペーサを形成する工程と、
前記スペーサが前記第２のはんだバンプに当接した状態で、前記第１のはんだバンプと前記第２のはんだバンプを加熱して溶融することにより、前記第２のはんだバンプによって前記回路基板と前記半導体素子との間隔を広げながら、前記第１のはんだバンプを介して前記第１の電極と前記第２の電極を接続する工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体素子、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話やデジタルカメラ等の電子機器の小型化・高密度化に伴い、微細化と多端子化に有利なはんだバンプが半導体素子の接続端子として使用されることが多い。
【０００３】
はんだバンプを使用した接続方式では、回路基板の電極上に予め予備はんだを形成しておき、その予備はんだと半導体素子のはんだバンプとの位置合わせを行い、これらの予備はんだとはんだバンプとをリフローして接合する。
【０００４】
その後、回路基板と半導体素子の間のスペースにアンダーフィル樹脂を注入することにより、回路基板と半導体素子の熱膨張率の差に起因した応力がはんだバンプになるべく加わらないようにし、回路基板と半導体素子の接続信頼性を高める。なお、アンダーフィル樹脂だけでなく、はんだバンプもそれ自身が変形することによって上記の応力を緩和する役割を担う。
【０００５】
但し、回路基板と半導体素子との間隔が狭いと、アンダーフィル樹脂を注入するのが困難となると共に、応力によるはんだバンプの変形も少なくなり、アンダーフィル樹脂とはんだバンプの変形による接続信頼性向上の実効が図れないおそれがある。
【０００６】
よって、回路基板に半導体素子を搭載してなる半導体装置では、回路基板と半導体素子との間隔をなるべく広げることで、接続信頼性を向上させるのが好ましい。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−５８１１４号公報
【特許文献２】特開２００４−１７９５５２号公報
【特許文献３】特開平８−１７８３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体装置、半導体素子、及び半導体装置の製造方法において、回路基板と半導体素子との接続信頼性を高めることを目的とする。
【課題を解決するための手段】
【０００９】
以下の開示の一観点によれば、第１の電極が主面に設けられた回路基板と、前記第１の電極に対向する第２の電極が主面に設けられた半導体素子と、前記第１の電極と前記第２の電極のそれぞれに接合された第１のはんだバンプとを有し、前記回路基板と前記半導体素子との間に、該回路基板と該半導体素子の一方のみに接合され、他方には接触するのみで接合されない第２のはんだバンプが形成された半導体装置が提供される。
【００１０】
また、その開示の他の観点によれば、主面に形成された電極と、前記主面に形成されたスペーサとを有し、前記スペーサの表面が、前記電極と比較して、溶融したはんだに対する反応性が低い材料よりなる半導体素子が提供される。
【００１１】
更に、その開示の他の観点によれば、回路基板の主面に設けられた第１の電極と、半導体素子の主面において前記第１の電極に対向する位置に設けられた第２の電極の少なくとも一方に第１のはんだバンプを接合する工程と、前記回路基板の前記主面と前記半導体素子の前記主面のいずれか一方に、パッドを介して第２のはんだバンプを接合する工程と、前記回路基板の前記主面と前記半導体素子の前記主面のいずれか一方において、前記パッドに対向する位置にスペーサを形成する工程と、前記スペーサが前記第２のはんだバンプに当接した状態で、前記第１のはんだバンプと前記第２のはんだバンプを加熱して溶融することにより、前記第２のはんだバンプによって前記回路基板と前記半導体素子との間隔を広げながら、前記第１のはんだバンプを介して前記第１の電極と前記第２の電極を接続する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
開示の半導体装置の製造方法によれば、第１のはんだバンプと第２のはんだバンプを加熱して溶融するときに、第２のはんだバンプの内圧により、該第２のはんだバンプに当接しているスペーサを介して半導体素子が上方に持ち上げられる。
【００１３】
これにより、半導体素子と回路基板との間隔が広められるので、回路基板と半導体素子の熱膨張率の差に起因する応力を第１のはんだバンプの変形によって十分に吸収でき、ひいては回路基板と半導体素子との接続信頼性を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】図１（ａ）〜（ｃ）は、予備的事項に係る半導体装置の製造途中の断面図である。
【図２】図２（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図３】図３（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図４】図４は、本実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図５】図５（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図６】図６（ａ）、（ｂ）は、本実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図７】図７は、本実施形態に係る半導体装置の製造途中の平面図である。
【発明を実施するための形態】
【００１５】
（１）予備的事項
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
【００１６】
図１（ａ）〜（ｃ）は、予備的事項に係る半導体装置の製造途中の断面図である。
【００１７】
この半導体装置を製造するには、まず、図１（ａ）に示すように、回路基板１と半導体素子７とを用意する。
【００１８】
このうち、回路基板１は、ガラスエポキシ樹脂等よりなる樹脂基材２の上に銅よりなる第１の電極３を有し、更にその第１の電極３に予備はんだ５が接合される。なお、第１の電極３の周囲の樹脂基材２の主面には、溶融した予備はんだ５が濡れ広がるのを防止するためのソルダレジスト層４が形成される。
【００１９】
一方、半導体素子７は、その主面に形成された銅よりなる第２の電極８と、該第２の電極８に形成されたはんだバンプ９とを有する。
【００２０】
次いで、図１（ｂ）に示すように、予備はんだ５とはんだバンプ９とをリフローする。
【００２１】
このとき、溶融した予備はんだ５とはんだバンプ９が半導体素子７の自重によって潰されるので、リフロー前と比較して半導体素子７と回路基板１との間隔Dが狭まることになる。
【００２２】
その後、はんだバンプ５が冷却して固化すると、各電極３、８がはんだバンプ９を介して接続される。
【００２３】
続いて、図１（ｃ）に示すように、半導体素子７と回路基板１との間にアンダーフィル樹脂６を充填し、この半導体装置の基本構造を完成させる。
【００２４】
以上説明した半導体装置の製造方法では、図１（ｂ）に示したように、予備はんだ５とはんだバンプ９とをリフローするときに、はんだバンプ９が潰れて半導体素子７と回路基板１との間隔Dが狭まる。
【００２５】
そのため、図１（ｃ）の工程で半導体素子７と回路基板１の間にアンダーフィル樹脂６を充填するのが困難となり、アンダーフィル樹脂６の未充填部分が発生するおそれがある。このようにアンダーフィル樹脂６が未充填となると、回路基板１と半導体素子７との熱膨張率の差に起因してはんだバンプ９に集中する応力をアンダーフィル樹脂６で緩和することができず、各電極３、８とはんだバンプ９との間に接合不良が発生する。
【００２６】
更に、はんだバンプ９もそれ自身が変形することで上記の応力を吸収する役割を担うが、上記のように間隔Dが狭まるとはんだバンプ９の変形量が少なくなるので、上記の応力がはんだバンプ５によって吸収しきれなくなる。
【００２７】
このように、この半導体装置の製造方法では、回路基板１と半導体素子７と間の間隔Dを十分な広さに保つことができず、アンダーフィル樹脂６とはんだバンプ９の変形による接続信頼性向上の実効が図られない。
【００２８】
なお、間隔Dを維持するためのスタンドオフを回路基板１や半導体素子７の空き領域に形成することも考えられる。しかし、間隔Dを十分に確保すべくスタンドオフの高さを高くすると、図１（ｂ）の工程でリフローを行うときに、はんだバンプ９が予備はんだ５に届かなくなり、第１の電極３と第２の電極８とをはんだバンプ９により接続できなくなってしまう。よって、スタンドオフを用いたのでは、間隔Dを十分に広げることができない。
【００２９】
更に、チップボンダにより半導体素子８を吸着し、そのチップボンダの高さを制御することで間隔Dを広げることも考えられる。しかし、この方法は、チップボンダにより半導体素子８の高さをミクロン単位で制御するのが難しく、また、その制御に時間がかかるため半導体装置の製造時間も長くなるという点で、生産性に劣る方法である。
【００３０】
本願発明者は、このような知見に鑑み、以下に説明するような本実施形態に想到した。
【００３１】
（２）本実施形態
図２〜図６は、本実施形態に係る半導体装置の製造途中の断面図である。
【００３２】
この半導体装置は、半導体素子を回路基板に実装してなるものである。このうちの回路基板の作製方法について最初に説明する。
【００３３】
まず、図２（ａ）に示すように、ガラスエポキシ樹脂等よりなる樹脂基材１１の一方の主面上に厚さが１０〜２０μmの銅めっき膜を形成し、それをパターニングして第１の電極１２と第１の下地パッド１３とを形成する。このうち、第１の下地パッド１３は、周囲から電気的に孤立しており、第１の電極１２のように信号の入出力や電源電圧の供給がなされる導電パターンとは接続されない。
【００３４】
なお、第１の電極１２と第１の下地パッド１３の平面形状は特に限定されないが、第１の電極１２については直径が１０〜２５μm程度の円形とし、第１の下地パッド１３については直径が１００〜５００μm程度の円形とする。
【００３５】
また、樹脂基材１１の上に配線層と絶縁層とを交互に積層してなる多層配線構造を形成し、その最上層の配線層に第１の電極１２と第１の下地パッド１３とを形成してもよい。
【００３６】
その後、樹脂基材１１の主面上に、印刷法等によりソルダレジスト層１４を形成する。そのソルダレジスト層１４は、樹脂基材１１の主面上ではんだが濡れ広がるのを防止する役割を担うものであり、第１の電極１２と第１の下地パッド１３が露出する開口１４ａを有する。
【００３７】
次いで、図２（ｂ）に示すように、第１の電極１２と第１の下地パッド１３を給電層にしながら、これらの上に電解めっき法により厚さが５〜１０μm程度の予備はんだ１５を形成する。予備はんだ１５の組成は特に限定されないが、本実施形態では組成がSn-2.6Agとなるように予備はんだ１５を形成する。Sn-2.6Agよりなる予備はんだ１５の融点は、約２２４℃程度となる。
【００３８】
また、予備はんだ１５の形成方法も電解めっき法に限定されず、印刷法や、はんだ粉末の転写によって予備はんだ１５を形成してもよい。
【００３９】
但し、このように電解めっき法等により形成された予備はんだ１５は膜密度が小さく、膜中に細孔が形成されていることがある。
【００４０】
そこで、次の工程では、図２（ｃ）に示すように、予備はんだ１５をリフローすることにより、はんだ中の細孔を外部に追い出してはんだの密度を高める。このようなリフローはウエットバックとも呼ばれ、本実施形態では最高温度が２４０℃〜２５０℃となる条件でこのウエットバックを行う。
【００４１】
また、このウエットバックにより、溶融したはんだの表面張力と内部圧力によって半球状に整形された第１及び第２のはんだバンプ１６、１７がそれぞれ第１の電極１２と第１の下地パッド１３の上に接合されることになる。
【００４２】
なお、各はんだバンプ１６、１７の表面の酸化防止と、該表面の酸化膜の除去のために、フラックスにより予備はんだ１５を覆った状態で上記のウエットバックを行ってもよい。
【００４３】
ここまでの工程により、本実施形態で使用する回路基板１０の基本構造が完成する。
【００４４】
次に、その回路基板１０に搭載する半導体素子について説明する。
【００４５】
まず、図３（ａ）に示すように、半導体素子２０の主面に厚さが１〜２μm程度のアルミニウム膜をパターニングしてなる接続パッド２１と第２の下地パッド２２を形成する。
【００４６】
このうち、接続パッド２１には信号の入出力や電源電圧の供給が行われるが、第２の下地パッド２２は周囲から電気的に孤立しており、信号の入出力や電源電圧の供給は行われない。
【００４７】
そして、半導体素子２０の上側全面に窒化シリコン膜やポリイミド膜等の保護膜２３を１〜３μm程度の厚さに形成した後、その保護膜２３をパターニングして各パッド２１、２２が露出する開口２３ａを形成する。
【００４８】
続いて、図３（ｂ）に示すように、各パッド２１、２２と保護膜２３のそれぞれの上にフォトレジストを塗布し、それを露光、現像することにより、開口２３ａの上に窓２７ａを備えたレジストパターン２７を形成する。
【００４９】
そして、各パッド２１、２２を給電層にしながら電解めっきにより銅膜を１５〜２５μm程度の厚さに形成することにより、接続パッド２１の上に第２の電極２５として銅ポストを形成すると共に、第２の下地パッド２２の上にスペーサ２６の下側層２６ａを形成する。
【００５０】
このようにして形成された下側層２６ａは、第２の電極２５と同じ高さを有し、かつ、第２の電極２５と同じ材料である銅よりなる。
【００５１】
また、第２の電極２５と下側層２６ａの平面形状はいずれも円形であり、その直径は第２の電極２５が１０〜１５μm程度、下側層２６ａが１００〜５００μm程度である。
【００５２】
なお、第２の電極２５と下側層２６ａに含まれる銅が半導体素子２０に拡散するのを防止するために、各パッド２１、２２の上に窒化チタン等の銅拡散防止膜を形成し、その上にこれら第２の電極２５と下側層２６ａとを形成するようにしてもよい。
【００５３】
次いで、スペーサ２６の下側層２６ａの上にのみはんだに濡れない材料であるUV/熱併用硬化型ソルダレジストインキ（東洋紡社製FC-239G）を選択的にディスペンスし、スペーサの上側層２６ｂを２〜１０μm程度の厚さに形成する。その後、上側層２６ｂに対して紫外線を照射して該上側層２６ｂを硬化する。
【００５４】
ここまでの工程により、第２の下地パッド２２の上には、下側層２６ａと上側層２６ｂよりなるスペーサ２６が形成されたことになる。
【００５５】
その上側層２６ｂの材料は特に限定されないが、溶融したはんだに濡れ難いものを使用するのが好ましい。
【００５６】
はんだに対する上側層２６ｂの濡れ性は、上側層２６ｂの表層がはんだとの化合物層を作り易いか否かによって定まり、はんだに対する上側層２６ｂの反応性が低いほど上記の化合物層が形成され難く上側層２６ｂがはんだに濡れ難くなる。
【００５７】
例えば、銅ははんだに対して濡れ易い材料であるが、これは銅とはんだの界面にCu6Sn5という化合物層ができるためである。これに対し、ステンレス等においては、はんだとの界面にはんだとの化合物層が出来ないため、はんだに対して濡れ難い。
【００５８】
そこで、本実施形態では、ソルダレジストのような有機材料のように、銅よりなる第２の電極２５と比較してはんだに対する反応性が低い材料を上側層２６ｂの材料として使用する。
【００５９】
そのような材料としては、上記のソルダレジストの他に、チタン、クロム、及びステンレス等の金属もある。これらの金属よりなる上側層２６ｂを下側層２６ａ上にのみ選択的に形成するには、例えば、下側層２６ａの上方にのみ開口を備えたメタルマスクを半導体素子２０の上方に配置し、蒸着法により下側層２６ｂ上に上記の金属を堆積すればよい。
【００６０】
更に、ポリイミド、フッ素樹脂、及びエポキシ樹脂等の有機材料も、銅よりなる第２の電極２５と比較してはんだに対する反応性が低くはんだに対して濡れ難い材料であり、下側層２６ｂの材料として好適である。
【００６１】
次に、図３（ｃ）に示すように、第２の電極２５に給電を行いながら、電解めっき法により第２の電極２５の上にのみ選択的にはんだ層２９を５〜１０μm程度の厚さに形成する。そのはんだ層２９の組成は特に限定されない。本実施形態では、共晶組成であるSn-57Biよりなるはんだ層２９を形成する。Sn-57Biよりなるはんだ層２９の融点は、Sn-2.6Agよりなる第１及び第２のはんだバンプ１６、１７（図２（ｃ）参照）の融点よりも低い１３９℃程度である。
【００６２】
また、はんだ層２９の形成方法も電解めっき法に限定されず、印刷法や、はんだ粉末の転写によってはんだ層２９を形成してもよい。
【００６３】
その後に、レジストパターン２７は除去される。
【００６４】
続いて、図４に示すように、最高温度を１８０℃〜２００℃とするリフロー条件ではんだ層２９を溶融してウエットバックし、半球状の第３のはんだバンプ３０を形成する。このとき、第３のはんだバンプ３０の酸化を防止したり、第３のはんだバンプ３０の表面の酸化膜を除去するために、はんだ層２９をフラックスで覆った状態でこのウエットバックを行うのが好ましい。
【００６５】
ここまでの工程により、本実施形態で使用する半導体素子２０の準備が完了する。
【００６６】
この後は、以下のようにしてフリップチップ接合により回路基板１０（図２（ｃ）参照）に半導体素子２０を実装する工程に移る。
【００６７】
まず、図５（ａ）に示すように、チップボンダ５０により半導体素子２０を吸着した状態で該半導体素子２０の主面にフラックス３１を転写し、そのフラックス３１で第３のはんだバンプ３０を覆う。
【００６８】
その後、チップボンダ５０を用いて回路基板１０の主面と半導体素子２０の主面とを対向させる。そして、第１及び第２の電極１２、２５が対向し、且つ第１の下地パッド１３とスペーサ２６とが対向するように、回路基板１０と半導体素子２０との位置合わせを行う。
【００６９】
次いで、図５（ｂ）に示すように、チップボンダ５０により半導体素子２０を回路基板１０に押し当てると共に、チップボンダ５０内のヒータによって第３のはんだバンプ３０を加熱して溶融させ、回路基板１０に半導体素子２０を仮付けする。
【００７０】
この仮付けの条件は特に限定されないが、本実施形態では第３のはんだバンプ３０の加熱温度を約１５０℃、その加熱時間を約５秒とする。
【００７１】
なお、この仮付けの際の加熱温度は、第１及び第２のはんだバンプ１６、１７の融点よりも低く且つ第３のはんだバンプ３０の融点よりも高い。そのため、第１及び第２のはんだバンプ１６、１７が固化した状態で、第３のはんだバンプ３０のみを選択的に溶融させることができる。
【００７２】
したがって、この仮付けの際にはんだ第２のはんだバンプが半導体素子２０の自重によって潰されることはなく、回路基板１０と半導体素子２０との間隔Dを仮付け前と同じ広さに確保できる。
【００７３】
図７は、仮付け後の回路基板１０と半導体素子２０の平面図であり、先の図５（ｂ）は図７のＩ−Ｉ線に沿う断面図に相当する。
【００７４】
図７に示されるように、第１のはんだバンプ１６は半導体素子２０の周縁部に位置する。そして、第２のはんだバンプ１７は、第１のはんだバンプ１６がない半導体素子２０のコーナ部に形成され、平面視で第１のはんだバンプ１６よりも大きな面積を有する。
【００７５】
続いて、図６（ａ）に示すように、スペーサ２６が第２のはんだバンプ１７に当接した状態で、第１のはんだバンプ１６と第２のはんだバンプ１７が溶融する温度でリフローを行うことにより、第１〜第３のはんだバンプ１６、１７、３０を溶融する。そのリフローにおける最高温度は例えば２５０℃である。
【００７６】
このとき、第１のはんだバンプ１６と第３のはんだバンプ３０は、互いに溶融しあって各電極１２、２５と接合する。
【００７７】
一方、第２のはんだバンプ１７はその頂面がスペーサ２６に接触するが、該スペーサ２６の上側層２６ｂははんだに濡れ難い材料よりなるので、溶融した第２のはんだバンプ１７はスペーサ２６の表面によってはじかれ、スペーサ２６と接合されることはない。
【００７８】
そのため、第２のはんだバンプ１７は、自身の表面張力に起因した内圧によってスペーサ１６を上方に持ち上げるように働き、それにより回路基板１０と半導体素子２０との間隔Dを広げることができるようになる。
【００７９】
但し、溶融したはんだバンプ１７の内圧が十分でないと、半導体素子２０の自重によってはんだバンプ１７が潰され、間隔Dを十分に広げることができないおそれがある。十分な間隔Dを得るには、全ての第２のはんだバンプ１７の内圧の総和S1を、間隔Dを縮める方向に働く力の総和S2と概ね等しくするか、或いは該総和S2よりも大きくするのが好ましい。間隔Dを縮める方向に働く力の総和S2としては、例えば、第２及び第３のはんだバンプ１６、３０同士が引き合う力の総和と半導体素子２０の自重とがある。
【００８０】
また、図７に示したように、第２のはんだバンプ１７を平面視したときの面積を、第１のはんだバンプ１６を平面視したときの面積よりも大きくすると、第２のはんだバンプ１７の内圧を十分に高くすることができ、間隔Dを広げ易くすることができる。
【００８１】
その後、各はんだバンプ１６、１７、３０が自然冷却して固化すると、第１の電極１２と第２の電極２５とが第１及び第３のはんだバンプ１６、３０を介して電気的かつ機械的に接続される。
【００８２】
このとき、各はんだバンプ１６、３０の断面形状は、間隔Dを調整することにより、太鼓状又は鼓状とすることができる。
【００８３】
次いで、図６（ｂ）に示すように、回路基板１０と半導体素子２０との間にアンダーフィル樹脂３２を注入する。そのアンダーフィル樹脂３２により、回路基板１０と半導体素子２０の熱膨張率の差に起因した応力が第１及び第３のはんだバンプ１６、３０に集中するのが防止され、回路基板１０と半導体素子２０との接続信頼性が向上する。
【００８４】
以上により、本実施形態に係る半導体装置の基本構造が完成した。
【００８５】
その半導体装置の使用用途は特に限定されず、携帯電話、パーソナルコンピュータ、及びサーバ等の電子機器や情報機器に本実施形態の半導体装置を使用し得る。
【００８６】
上記した本実施形態によれば、図６（ａ）に示したように、スペーサ２６の上側層２６ｂの材料としてはんだに濡れ難い材料を使用するので、溶融した第２のはんだバンプ１７がスペーサ２６の表面によってはじかれるようになる。
【００８７】
そのため、溶融した第２のはんだバンプ１７の内圧によって回路基板１０と半導体素子２０との間隔Dが広げられ、回路基板１０と半導体素子２０との間にアンダーフィル樹脂３２（図６（ｂ）参照）を十分に行き渡らせることができる。
【００８８】
その間隔Dは、第２のはんだバンプ１７の高さや、スペーサ２６の上側層２６ｂの厚さを変えることにより、ある程度制御することができる。更に、第２のはんだバンプ１７として、溶融時の表面張力が高い材料、例えばSn-Znはんだ等を使用することで、間隔Dを広げ易くすることができる。
【００８９】
更に、上記のように間隔Dが広げられることで、固化後の各はんだバンプ１６、３０が横方向に変形し易くなるので、回路基板１０と半導体素子２０の熱膨張率の差に起因する応力を各バンプ１６、３０の変形によって十分に吸収できる。
【００９０】
よって、本実施形態では、アンダーフィル樹脂３２とはんだバンプ１６、３０の変形による回路基板１０と半導体素子２０との接続信頼性向上の実効を図ることが可能となる。
【００９１】
更に、間隔Dが広がると各バンプ１６、３０が鼓状となり、各バンプ１６、３０と第１の電極１２との界面に発生する応力が分散されることによっても、接続信頼性を向上することができる。
【００９２】
しかも、間隔Dが広がることで、各はんだバンプ１６、３０がリフロー時に横方向に広がらないので、隣接する第１の電極１２同士が電気的に短絡し難くなり、電極の微細化に有利となる。
【００９３】
以上、本実施形態について詳細に説明したが、本実施形態は上記に限定されない。
【００９４】
例えば、上記ではスペーサ２６を半導体素子２０の主面に設け、第２のはんだバンプ１７を回路基板１０の主面に設けたが、これらを逆にしてスペーサ２６を回路基板１０の主面に設け、第２のはんだバンプ１７を半導体素子２０の主面に設けるようにしてもよい。
【００９５】
更に、第２の電極２５上の第３のはんだバンプ３０に代えて第１のはんだバンプ１６を形成したうえで、第１の電極１２上の第１のはんだバンプ１６を省略してもよい。
【符号の説明】
【００９６】
１…回路基板、２…樹脂基材、３…第１の電極、４…ソルダレジスト層、５…予備はんだ、７…半導体素子、８…第２の電極、９…はんだバンプ、１０…回路基板、１１…樹脂基材、１２…第１の電極、１３…第１の下地パッド、１４…ソルダレジスト層、１４ａ…開口、１５…予備はんだ、１６、１７…第１及び第２のはんだバンプ、２０…半導体素子、２１…接続パッド、２２…第２の下地パッド、２３…保護膜、２３ａ…開口、２５…第２の電極、２６…スペーサ、２６ａ…下側層、２６ｂ…上側層、２７…レジストパターン、２７ａ…窓、２９…はんだ層、３０…第３のはんだバンプ、３１…フラックス、３２…アンダーフィル樹脂、D…間隔。
【図１】
2010177254.tif 000003
【図２】
2010177254.tif 000004
【図３】
2010177254.tif 000005
【図４】
2010177254.tif 000006
【図５】
2010177254.tif 000007
【図６】
2010177254.tif 000008
【図７】
2010177254.tif 000009