(57)【要約】【課題】絶縁膜上で上側導電膜にドライエッチングを行って開口パターンを形成する場合でも、開口パターンと重なる領域に適正な膜厚の絶縁膜を残すことのできる電気的固体装置の製造方法、電気的固体装置、および該電気的固体装置を素子基板として備えた液晶装置を提供すること。【解決手段】液晶装置の素子基板の製造工程において、スリット７ｂを備えた透光性の画素電極７ａを絶縁膜８上に形成するにあたって、上側導電膜７の上にレジストマスク９６を形成した後、ドライエッチングを行なう。絶縁膜８については必要膜厚よりも厚く形成しておき、ドライエッチングの際、絶縁膜８に有底の凹部８ａを形成する。その結果、凹部８ａの底部８ｂに、必要膜厚の絶縁膜８を形成することができる。【選択図】図６
2010107700.tif 000002
【特許請求の範囲】
【請求項１】
基板上に下側導電膜を形成する下側導電膜形成工程と、
前記下側導電膜の上面側を覆う絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上面に上側導電膜を形成する上側導電膜形成工程と、
前記上側導電膜の上面にエッチングマスクを形成するエッチングマスク形成工程と、
前記エッチングマスクのマスク開口部からドライエッチングを行ない、前記マスク開口部と重なる領域に、前記上側導電膜の開口パターンを形成するとともに、前記絶縁膜に有底の凹部を形成するドライエッチング工程と、
を有することを特徴とする電気的固体装置の製造方法。
【請求項２】
前記絶縁膜形成工程では、電気特性に基づいて前記開口パターンと重なる領域の前記絶縁膜に求められる必要膜厚よりも厚い膜厚で前記絶縁膜を形成し、
前記ドライエッチング工程では、前記凹部の底部における前記絶縁膜の膜厚が前記必要膜厚になるように前記凹部の深さを設定することを特徴とする請求項１に記載の電気的固体装置の製造方法。
【請求項３】
前記絶縁膜において前記凹部に隣接する領域の膜厚は、前記上側導電膜の膜厚の３倍以上であり、
前記凹部の深さ寸法は、前記上側導電膜の膜厚の２倍以下であることを特徴とする請求項１または２に記載の電気的固体装置の製造方法。
【請求項４】
請求項１乃至３の何れか一項に記載の製造方法により製造されたことを特徴とする電気的固体装置。
【請求項５】
基板と、
該基板上に形成された下側導電膜と、
該下側導電膜の上層に形成された絶縁膜と、
該絶縁膜の上層に形成された上側導電膜と、
を有し、
前記上側導電膜は、前記下側導電膜に重なる領域に開口パターンを備え、
前記絶縁膜は、前記開口パターンに重なる領域に、上方に開口する有底の凹部を備えていることを特徴とする電気的固体装置。
【請求項６】
前記下側導電膜、前記絶縁膜、および前記上側導電膜は、透光性を備えていることを特徴とする請求項４または５の何れか一項に記載の電気的固体装置。
【請求項７】
請求項６に記載の電気的固体装置を素子基板として備えたＦＦＳ（Fringe Field Switching）方式の液晶装置であって、
前記素子基板において、前記下側導電膜および前記上側導電膜のうちの一方の導電膜によって共通電極が構成され、他方の導電膜によって画素電極が構成され、
前記上側導電膜は、前記開口パターンによって挟まれた線状電極部を備えていることを特徴とする液晶装置。
【請求項８】
前記上側導電膜の膜厚は３０〜１００ｎｍであり、
前記絶縁膜は、シリコン窒化膜からなり、
前記凹部の深さ寸法は１００ｎｍ以下であることを特徴とする請求項７に記載の液晶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、開口パターンを備えた導電膜が絶縁膜上に形成された電気的固体装置の製造方法、電気的固体装置、および該電気的固体装置を素子基板として備えた液晶装置に関するものである。
【背景技術】
【０００２】
半導体装置や各種回路基板などの電気的固体装置では、基板上に下側導電膜、絶縁膜、および上側導電膜が形成された構造を有する場合がある。例えば、ＦＦＳ（Fringe Field Switching）方式の液晶装置に用いられる素子基板は、基板上に共通電極（下側導電膜）、絶縁膜、および画素電極（上側導電膜）が順に形成された構造、あるいは、基板上に画素電極（下側導電膜）、絶縁膜、および共通電極（上側導電膜）が順に形成された構造を有している。いずれの場合にも、上側導電膜にはスリット状の開口パターンが形成されており、下側導電膜との間にフリンジ電界が形成される（特許文献１、２参照）。
【０００３】
かかる素子基板（電気的固体装置）を製造するには、絶縁膜の上面に上側導電膜を形成した後、フォトリソグラフィ技術を用いてエッチングマスクを形成し、この状態で上側導電膜をエッチングして上側導電膜に開口パターンを形成する。
【特許文献１】特開２００８−０７６８００号公報
【特許文献２】特開２００８−１１６４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような素子基板においては、画素電極のスリット状の開口パターンの幅寸法を狭くすることが望まれており、このような微細な開口パターンを形成するには、サイドエッチングが発生しにくいドライエッチングが好ましい。
【０００５】
しかしながら、ドライエッチングの場合、エッチング選択比が低いため、下地である絶縁膜の表面もエッチングされてしまう。このため、上側導電膜の開口パターンと重なる領域に絶縁膜を所定の厚さで存在させる場合、上側導電膜に対するドライエッチングの時間を管理して上側導電膜のみをエッチングしているが、かかる方法では、開口パターンの内側で上側導電膜の未エッチング部が残るおそれがある。それ故、従来は、ウエットエッチングにより上側導電膜をエッチングせざるを得ないため、微細なパターンを形成することができないという問題点がある。
【０００６】
かかる問題点は、ＦＦＳ方式の液晶装置に限らず、下側導電膜、絶縁膜、および上側導電膜が順に形成された電気的固体装置全般において共通する問題点である。
【０００７】
以上の問題点に鑑みて、本発明の課題は、絶縁膜上で上側導電膜にドライエッチングを行って開口パターンを形成する場合でも、開口パターンと重なる領域に適正な膜厚の絶縁膜を残すことのできる電気的固体装置の製造方法、電気的固体装置、および該電気的固体装置を素子基板として備えた液晶装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係る電気的固体装置の製造方法は、基板上に下側導電膜を形成する下側導電膜形成工程と、前記下側導電膜の上面側を覆う絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜の上面に上側導電膜を形成する上側導電膜形成工程と、前記上側導電膜の上面にエッチングマスクを形成するエッチングマスク形成工程と、前記エッチングマスクのマスク開口部からドライエッチングを行ない、前記マスク開口部と重なる領域に、前記上側導電膜の開口パターンを形成するとともに、前記絶縁膜に有底の凹部を形成するドライエッチング工程と、を有することを特徴とする。
【０００９】
本発明では、前記絶縁膜形成工程において、電気特性に基づいて前記開口パターンと重なる領域の前記絶縁膜に求められる必要膜厚よりも厚い膜厚で前記絶縁膜を形成し、前記ドライエッチング工程では、前記凹部の底部における前記絶縁膜の膜厚が前記必要膜厚になるように前記凹部の深さを設定する。
【００１０】
かかる方法で製造された電気的固体装置は、基板と、該基板上に形成された下側導電膜と、該下側導電膜の上層に形成された絶縁膜と、該絶縁膜の上層に形成された上側導電膜と、を有し、前記上側導電膜は、前記下側導電膜に重なる領域に開口パターンを備え、前記絶縁膜は、前記開口パターンに重なる領域に、上方に開口する有底の凹部を備えていることを特徴とする。
【００１１】
本発明では、上側導電膜に開口パターンを形成するためのエッチング工程においてドライエッチングを行なう。このため、サイドエッチングが発生しにくいので、幅寸法の狭いスリットなど、微細形状の開口パターンを形成することができる。また、絶縁膜については、開口パターンと重なる領域の膜厚については電気特性の面から必要膜厚が設定されるが、本発明では、絶縁膜については、必要膜厚よりも厚く形成し、上側導電膜をドライエッチングする際、開口パターンと重なる領域に有底の凹部を形成する。ここで、絶縁膜に有底の凹部を形成するとは、絶縁膜に形成された凹部の底部が、絶縁膜を有した状態であることをいうものである。このため、凹部の底部に残る絶縁膜の膜厚を、必要膜厚に設定すれば所望の電気特性を得ることができる。また、かかる構成によれば、開口パターンの内側に上側導電膜の未エッチング部分が残ることがない。
【００１２】
本発明では、例えば、前記絶縁膜において前記凹部に隣接する領域の膜厚は、前記上側導電膜の膜厚の３倍以上であり、前記凹部の深さ寸法は、前記上側導電膜の膜厚の２倍以下であることが好ましい。このように構成すると、凹部の底部には、上側導電膜の膜厚以上の膜厚の絶縁膜を確実に残すことができる。
【００１３】
本発明において、前記下側導電膜、前記絶縁膜、および前記上側導電膜は、透光性を備えている構成を採用することができる。かかる構成の電気的固体装置は、例えばＦＦＳ（Fringe Field Switching）方式の液晶装置において素子基板として用いられる。この場合、前記素子基板において、前記下側導電膜および前記上側導電膜のうちの一方の導電膜によって共通電極が構成され、他方の導電膜によって画素電極が構成され、前記上側導電膜は、前記開口パターンによって挟まれた線状電極部を備えている。
【００１４】
本発明において、前記上側導電膜の膜厚は３０〜１００ｎｍであり、前記絶縁膜は、シリコン窒化膜からなり、前記凹部の深さ寸法は１００ｎｍ以下である。凹部の底部に位置する絶縁膜を利用するという観点からすると、絶縁膜の膜厚によっては、凹部の深さは１００ｎｍ以下や１００ｎｍを超える値であってもよい。但し、画素電極の表面に形成した配向膜に対して好適にラビング処理を行なうという観点からすると、凹部の深さについては１００ｎｍ以下であることが好ましい。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態として、本発明に係る電気的固体装置の製造方法を、代表的な電気光学装置である液晶装置の素子基板の製造方法に適用した例を中心に説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、カラーフィルタや配向膜などの図示は省略してある。また、電界効果型トランジスタでは、印加する電圧の極性によってソースとドレインが入れ替わるが、以下の説明では、説明の便宜上、画素電極が接続されている側をドレインとして説明する。
【００１６】
［実施の形態１］
（全体構成）
図１（ａ）、（ｂ）は各々、本発明を適用した液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。図１（ａ）、（ｂ）において、本形態の液晶装置１００は、透過型のアクティブマトリクス型液晶装置であり、電気的固体装置としての素子基板１０（半導体装置）と対向基板２０とはシール材１０７によって所定の隙間を介して貼り合わされている。対向基板２０は、シール材１０７とほぼ同じ輪郭を備えており、素子基板１０と対向基板２０との間において、シール材１０７で区画された領域内にホモジニアス配向された液晶５０が保持されている。液晶５０は、配向方向の誘電率がその法線方向よりも大きい正の誘電率異方性を示す液晶組成物であり、広い温度範囲においてネマチック相を示す。
【００１７】
素子基板１０において、シール材１０７の外側の領域には、データ線駆動回路１０１および実装端子１０２が素子基板１０の一辺に沿って設けられており、実装端子１０２が配列された辺に隣接する２辺に沿っては、走査線駆動回路１０４が形成されている。素子基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、さらに、額縁１０８の下などを利用して、プリチャージ回路や検査回路などの周辺回路が設けられることもある。
【００１８】
詳しくは後述するが、素子基板１０には、画素電極７ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成され、その内側が画像表示領域１０ａとされている。対向基板２０では、素子基板１０の画素電極７ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成されている。
【００１９】
本形態の液晶装置１００は、液晶５０をＦＦＳ方式で駆動する。このため、素子基板１０の上には、画素電極７ａに加えて共通電極（図示せず）も形成されており、対向基板２０には、対向電極が形成されていない。かかる構造を採用した場合、対向基板２０の側からは静電気が侵入しやすいので、対向基板２０において素子基板１０側とは反対側の面にＩＴＯ（Indium Tin Oxide）膜などからなるシールド層が形成される場合もある。
【００２０】
本形態の液晶装置１００においては、対向基板２０が表示光の出射側に位置するように配置されており、素子基板１０に対して対向基板２０と反対側にはバックライト装置（図示せず）が配置される。また、対向基板２０側および素子基板１０側の各々に偏光板などの光学部材が配置される。なお、液晶装置１００は反射型あるいは半透過反射型として構成される場合があり、半透過反射型の場合、対向基板２０において素子基板１０と対向する面には、反射表示領域に位相差層が形成される場合もある。
【００２１】
（液晶装置１００の詳細な構成）
図２を参照して、本発明の実施の形態１に係る液晶装置１００およびそれに用いた素子基板の構成を説明する。図２は、本発明の実施の形態１に係る液晶装置１００に用いた素子基板１０の画像表示領域１０ａの電気的な構成を示す等価回路図である。
【００２２】
図２に示すように、液晶装置１００の画像表示領域１０ａには複数の画素１００ａがマトリクス状に形成されている。複数の画素１００ａの各々には、画素電極７ａ、および画素電極７ａを制御するための電界効果型トランジスタ３０（画素トランジスタ）が形成されており、データ信号（画像信号）を線順次で供給するデータ線５ａが電界効果型トランジスタ３０のソースに電気的に接続されている。電界効果型トランジスタ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａに走査信号を線順次で印加する。画素電極７ａは、電界効果型トランジスタ３０のドレインに電気的に接続されており、電界効果型トランジスタ３０を一定期間だけそのオン状態とすることにより、データ線５ａから供給されるデータ信号を各画素１００ａに所定のタイミングで書き込む。このようにして画素電極７ａを介して、図１（ｂ）に示す液晶５０に書き込まれた所定レベルの画素信号は、素子基板１０に形成された画素電極７ａと共通電極９ａとの間で一定期間保持される。ここで、画素電極７ａと共通電極９ａとの間には保持容量６０が形成されており、画素電極７ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置１００が実現される。
【００２３】
図２では、共通電極９ａが走査線駆動回路１０４から延びた配線のように示してあるが、素子基板１０の画像表示領域１０ａの略全面に形成されており、所定の電位に保持される。また、共通電極９ａは、複数の画素１００ａに跨って、あるいは複数の画素１００ａ毎に形成される場合もあるが、いずれの場合も共通の電位が印加される。
【００２４】
（各画素の詳細な構成）
図３（ａ）、（ｂ）は各々、本発明の実施の形態１に係る液晶装置１００の画素１つ分の断面図、および素子基板１０において相隣接する画素の平面図であり、図３（ａ）は、図３（ｂ）のＡ１−Ａ１′線に相当する位置で液晶装置１００を切断したときの断面図に相当する。また、図３（ｂ）では、画素電極７ａは太くて長い点線で示し、データ線５ａおよびそれと同時形成された薄膜は一点鎖線で示し、走査線３ａは二点鎖線で示し、半導体層は細くて短い点線で示してある。
【００２５】
図３（ａ）、（ｂ）に示すように、素子基板１０上には、透光性の画素電極７ａ（太くて長い点線で囲まれた領域）が各画素１００ａ毎に形成され、隣接する画素電極７ａの間に沿ってデータ線５ａ（一点鎖線で示す領域）、および走査線３ａ（二点鎖線で示す領域）が延在している。また、素子基板１０の画像表示領域１０ａの略全面には透光性の共通電極９ａが形成されている。画素電極７ａおよび共通電極９ａはいずれもＩＴＯ膜からなる。
【００２６】
本形態では、共通電極９ａが下側電極（下側導電膜）として形成され、画素電極７ａが上側電極（上側導電膜）として形成されている。このため、上側の画素電極７ａには、フリンジ電界形成用の複数のスリット７ｂ（開口パターン）が互いに平行に形成され、スリット７ｂで挟まれた領域に線状電極部７ｅが形成されている。本形態において、スリット７ｂおよび線状電極部７ｅは、走査線３ａに対して５度の傾きをもって延びている。また、スリット７ｂは、いずれにおいても開放端を有しない閉じた形状になっている。
【００２７】
図３（ａ）に示す素子基板１０の基体は、石英基板や耐熱性のガラス基板などの透光性基板１０ｂからなり、対向基板２０の基体は、石英基板や耐熱性のガラス基板などの透光性基板２０ｂからなる。本形態では、透光性基板１０ｂ、２０ｂのいずれについてもガラス基板が用いられている。素子基板１０には、透光性基板１０ｂの表面にシリコン酸化膜などからなる下地保護膜（図示せず）が形成されているとともに、その表面側において、各画素電極７ａに対応する位置にトップゲート構造の電界効果型トランジスタ３０が形成されている。
【００２８】
図３（ａ）、（ｂ）に示すように、電界効果型トランジスタ３０において、能動層を構成する半導体層１ａは、走査線３ａに対して２箇所で交差するように屈曲した平面形状を備えており、電界効果型トランジスタ３０は、走査線３ａの２箇所をゲート電極として利用したツインゲート構造を備えている。電界効果型トランジスタ３０は、２つのチャネル領域１ｂの両側にソース領域およびドレイン領域を備えている。また、電界効果型トランジスタ３０は、ＬＤＤ（Lightly Doped Drain）構造を備えており、ソース領域およびドレイン領域は各々、低濃度ソース領域１ｃおよび低濃度ドレイン領域１ｄと、高濃度ソース１ｅおよび高濃度ドレイン領域１ｆとを備えている。本形態において、半導体層１ａは、素子基板１０に対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。半導体層１ａの上層には、シリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなるゲート絶縁層２が形成され、ゲート絶縁層２の上層に走査線３ａが形成されている。
【００２９】
ゲート電極（走査線３ａ）の上層側にはシリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなる層間絶縁膜４が形成されている。層間絶縁膜４の表面にはデータ線５ａが形成され、このデータ線５ａは、層間絶縁膜４に形成されたコンタクトホール４ａを介して最もデータ線５ａ側に位置するソース領域に電気的に接続している。層間絶縁膜４の表面にはドレイン電極５ｂが形成されており、ドレイン電極５ｂは、データ線５ａと同時形成された導電膜である。データ線５ａおよびドレイン電極５ｂの上層側には、層間絶縁膜６が形成されている。本形態において、層間絶縁膜６は、厚さが１．５〜２．０μｍの厚い感光性樹脂からなる平坦化膜として形成されている。
【００３０】
層間絶縁膜６の表面にはＩＴＯ膜からなる共通電極９ａが形成されており、共通電極９ａにおいてドレイン電極５ｂと重なり部分には切り欠き９ｃが形成されている。共通電極９ａの表面には、シリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなる絶縁膜８（誘電体膜）が形成されている。本形態では、絶縁膜８としてシリコン窒化膜が用いられている。絶縁膜８の上層には、ＩＴＯ膜からなる画素電極７ａが島状に形成されている。層間絶縁膜６にはコンタクトホール６ａが形成されているとともに、絶縁膜８にはコンタクトホール６ａの内側にコンタクトホール８ａが形成されている。このため、画素電極７ａは、コンタクトホール６ａ、８ａの底部でドレイン電極５ｂに電気的に接続し、このドレイン電極５ｂは、層間絶縁膜４およびゲート絶縁層２に形成されたコンタクトホール４ｂを介して高濃度ドレイン領域１ｆに電気的に接続している。
【００３１】
図示を省略するが、素子基板１０および対向基板２０には配向膜が形成されており、対向基板２０側の配向膜に対しては走査線３ａと平行にラビング処理が施され、素子基板１０側の配向膜に対しては、対向基板２０の配向膜に対するラビング方向と逆向きのラビング処理が施されている。このため、液晶５０をホモジニアス配向することができる。ここで、素子基板１０の画素電極７ａに形成されたスリット７ｂは、互いに平行に形成されているが、走査線３ａに対して５度の傾きをもって延びている。このため、配向膜に対しては、スリット７ｂが延びている方向に５度の角度をもってラビング処理が施されていることになる。また、偏光板は、互いの偏光軸が直交するように配置されており、対向基板２０側の偏光板の偏光軸は、配向膜に対するラビング方向と直交し、素子基板１０側の偏光板の偏光軸は、配向膜に対するラビング方向と平行である。
【００３２】
（画素電極７ａ周辺の詳細構成）
図４は、本発明の実施の形態１に係る液晶装置において、絶縁膜に形成した凹部の深さを０ｎｍ、５０ｎｍ、１００ｎｍと変化させた場合における印加電圧と透過率との関係を示すグラフである。図４において、凹部の深さが０ｎｍのとき（凹部を形成しないとき）の結果については、菱形のマークと直線Ｌ０で示し、凹部８ａの深さｄが５０ｎｍのときの結果については、正方形のマークと直線Ｌ５０で示し、凹部８ａの深さｄが１００ｎｍのときの結果については、三角のマークと直線Ｌ１００で示してある。
【００３３】
本形態の液晶装置１００において、素子基板１０は、共通電極９ａ、絶縁膜８および画素電極７ａが順に積層された電気的固体装置として構成されている。本形態において、共通電極９ａの膜厚は例えば５０ｎｍであり、画素電極７ａの膜厚は、３０〜１００ｎｍ、例えば５０ｎｍである。
【００３４】
ここで、共通電極９ａと画素電極７ａとの間には絶縁膜８が介在する。また、上側の画素電極７ａは、共通電極９ａと重なる領域にフリンジ電界形成用の複数のスリット７ｂ（開口パターン）が形成されている。このため、上側の画素電極７ａと下側の共通電極９ａとの間に形成したフリンジ電界で液晶５０を駆動することができる。また、上側の画素電極７ａと下側の共通電極９ａとが絶縁膜８を介して対向する部分に形成される容量成分を保持容量６０として利用することができる。
【００３５】
このように構成した素子基板１０において、絶縁膜８については、フリンジ電界を好適に形成するという電気特性の面から、スリット７ｂと重なる領域の必要膜厚は、例えば、１００ｎｍ程度になっている。
【００３６】
また、画素電極７ａに形成したスリット７ｂは、幅寸法Ｌｔが狭い方がフリンジ電界を効率よく生成することができ、品位の高い画像を表示することができる。そこで、本形態では、スリット７ｂの幅寸法Ｌｔを２．５μｍ以下にまで狭めてある。このような微細なスリット７ｂについてはウエットエッチングにより形成するのは困難であることから、本形態では、後述するように、画素電極７ａをエッチング形成するにあたっては、ドライエッチングが採用される。
【００３７】
また、本形態では、以下に説明する工程上の理由から、絶縁膜８には、スリット７ｂに重なる領域に、上方に開口する有底の凹部８ａが形成されている。ここで、絶縁膜８は、凹部８ａが形成されていない領域、例えば、凹部８ａに隣接する部分の膜厚は、１６０〜３００ｎｍであり、凹部８ａの深さｄは６０〜２００ｎｍに設定されている。例えば、絶縁膜８は、凹部８ａが形成されていない領域（凹部８ａに隣接する部分）の膜厚は２００ｎｍであるが、凹部８ａの深さｄは１００ｎｍに設定されている。このように構成した素子基板１０では、絶縁膜８においてスリット７ｂと重なる領域は、凹部８ａの底部８ｂであり、かかる底部８ｂの膜厚ｔは、必要膜厚である１００ｎｍ程度に設定されている。
【００３８】
すなわち、本形態の液晶装置１００をノーマリブラック方式で構成した場合、共通電極９ａと画素電極７ａとの間に印加される電圧を変化させた場合の透過率を比較すると、凹部８ａの深さｄが５０ｎｍ、１００ｎｍのときには、比較的高い透過率を示すが、凹部８ａの深さｄが０ｎｍのとき（凹部８ａを形成しないとき）には、透過率が低い。言い換えると、スリット７ｂに重なる位置の絶縁膜８の膜厚が１５０ｎｍあるいは１００ｎｍの場合には透過率が高いのに対して、スリット７ｂに重なる位置の絶縁膜８の膜厚が２００ｎｍ場合には透過率が低い。それ故、本形態では、スリット７ｂに重なる位置の絶縁膜８の膜厚（凹部８ａの底部８ｂに位置する絶縁膜８の膜厚ｔ）については、１００ｎｍを必要膜厚（目標膜厚）に設定されている。
【００３９】
このように本形態では、絶縁膜８において凹部８ａに隣接する領域の膜厚を画素電極７ａ（上側導電膜）の膜厚の３倍以上とし、凹部８ａの深さ寸法を画素電極７ａの膜厚の２倍以下に設定してある。このため、凹部８ａの底部８ｂには、画素電極７ａの膜厚以上の膜厚の絶縁膜８を残すことができる。より具体的には、絶縁膜８において凹部８ａに隣接する領域の膜厚を２００ｎｍとし、画素電極７ａ（上側導電膜）の膜厚（５０ｎｍ）の３倍以上に設定してある。また、凹部８ａの深さ寸法を１００ｎｍとし、画素電極７ａの膜厚の２倍に設定してある。このため、凹部８ａの底部８ｂには、画素電極７ａの膜厚（５０ｎｍ）以上の膜厚（１００ｎｍ）の絶縁膜８を残すことができる。よって、絶縁膜８に形成した凹部８ａの底部８ｂを介して、共通電極９ａと画素電極７ａとの間にフリンジ電界を効率よく生成することができる。
【００４０】
（素子基板１０の製造方法）
図５は、本発明の実施の形態１に係る液晶装置に用いた素子基板の製造方法を示す工程断面図であり、図３（ａ）に相当する位置を示してある。図６は、本発明の実施の形態１に係る液晶装置に用いた素子基板の製造工程のうち、画素電極形成工程を示す説明図である。
【００４１】
本発明を適用した素子基板１０の製造工程では、図３（ａ）、（ｂ）に示すように、ガラス基板からなる透光性基板１０ｂの表面にシリコン酸化膜からなる下地保護膜（図示せず）を形成した後、薄膜トランジタ形成工程を行う。具体的には、まず、ポリシリコン膜からなる半導体層１ａを島状に形成する。それには、基板温度が１５０〜４５０℃の温度条件下で、透光性基板１０ｂの全面に、非晶質シリコン膜からなる半導体層をプラズマＣＶＤ法により、例えば、４０〜５０ｎｍの厚さに形成した後、レーザアニール法などにより、シリコン膜を多結晶化させた後、フォトリソグラフィ技術を用いてパターニングし、半導体層１ａを形成する。次に、ＣＶＤ法などを用いて、半導体層１ａの表面にシリコン窒化膜やシリコン酸化膜、あるいはそれらの積層膜からなるゲート絶縁層２を形成する。次に、透光性基板１０ｂの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、走査線３ａ（ゲート電極）を形成する。次に、半導体層１ａに不純物を導入して、ソース領域やドレイン領域などを形成する。
【００４２】
次に、第１層間絶縁膜形成工程では、ＣＶＤ法などを用いて、シリコン窒化膜やシリコン酸化膜、あるいはそれらの積層膜からなる層間絶縁膜４を形成する。次に、フォトリソグラフィ技術を用いて、層間絶縁膜４にコンタクトホール４ａ、４ｂを形成する。次に、データ線形成工程では、透光性基板１０ｂの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいはそれらの積層膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、データ線５ａおよびドレイン電極５ｂを形成する。次に、第２層間絶縁膜形成工程では、感光性樹脂を塗布した後、露光、現像し、コンタクトホール６ａを備えた層間絶縁膜６（平坦化膜）を１．５〜２．０μｍの厚さに形成する。
【００４３】
次に、共通電極形成工程では、透光性基板１０ｂの表面全体にＩＴＯ膜からなる透光性の下側導電膜を形成した後、フォトリソグラフィ技術を用いて下側導電膜をパターニングし、図５（ａ）に示すように、共通電極９ａを形成する。その際、共通電極９ａに切り欠き９ｃを形成する。本形態において、共通電極９ａの膜厚は５０ｎｍである。
【００４４】
次に、絶縁膜形成工程では、図５（ｂ）および図６（ａ）に示すように、ＣＶＤ法などにより、シリコン酸化膜、シリコン窒化膜、それらの積層膜からなる絶縁膜８を１６０〜３００ｎｍの膜厚に形成した後、フォトリソグラフィ技術を用いて、絶縁膜８にコンタクトホール８ａを形成する。本形態では、絶縁膜８として、膜厚が２００ｎｍのシリコン窒化膜を形成する。
【００４５】
次に、画素電極形成工程では、まず、図５（ｃ）および図６（ａ）に示す薄膜形成工程において、透光性基板１０ｂの表面全体において、絶縁膜８の上面にＩＴＯ膜からなる透光性の上側導電膜７を３０〜１００ｎｍの膜厚に形成する。例えば、上側絶縁膜７として、厚さが５０ｎｍのＩＴＯ膜を形成する。従って、絶縁膜８の膜厚は、上側絶縁膜７の膜厚の３倍以上に相当することになる。
【００４６】
次に、図５（ｄ）および図６（ｂ）に示すエッチングマスク形成工程においてに、フォトリソグラフィ技術を用いて上側導電膜７の上面にレジストマスク９６（エッチングマスク）を形成する。ここで、レジストマスク９６は、図３（ａ）、（ｂ）を参照して説明したスリット７ｂと略重なる領域にマスク開口部９６ｂを備え、線状電極部７ｅと略重なる領域にマスク線状部９６ｅを備えている。
【００４７】
次に、図６（ｃ）に示すドライエッチング工程においては、レジストマスク９６のマスク開口部９６ｂから上側導電膜７に対して塩素系のエッチングガスを用いてドライエッチングを行なう。その結果、図３（ｂ）および図６（ｃ）に示す画素電極７ａが形成され、かかる画素電極７ａは、スリット７ｂおよび線状電極部７ｅを備えている。しかる後に、レジストマスク９６を除去する。
【００４８】
ここで、ドライエッチングは、絶縁膜８において、スリット７ｂ（マスク開口部９６ｂ）と重なる領域に有底の凹部８ａが形成されるまで行なう。その際、凹部８ａの深さｄは、上側導電膜７（画素電極７ａ）の膜厚の２倍以下に設定する。例えば、上側導電膜７（画素電極７ａ）の膜厚は、３０〜１００ｎｍであるため、凹部８ａの深さｄは、６０〜２００ｎｍ以下に設定する。より具体的には、上側導電膜７（画素電極７ａ）の膜厚が５０ｎｍであり、凹部８ａの深さｄは１００ｎｍである。このため、凹部８ａの底部８ｂには、膜厚ｔが１００ｎｍの絶縁膜８ａが残ることになる。それ故、スリット７ｂ（マスク開口部９６ｂ）と重なる領域には、絶縁膜８を目標膜厚通りに残すことができる。
【００４９】
（本形態の主な効果）
以上説明したように、本形態の液晶装置１００の素子基板１０では、画素電極７ａを形成するためのエッチング工程においてドライエッチングを行なう。このため、サイドエッチングが発生しにくいので、幅寸法Ｌｔの狭いスリット７ｂを備えた画素電極７ａを形成することができ、品位の高い画像を表示することができる。
【００５０】
また、本形態の素子基板１０において、絶縁膜８については、フリンジ電界を好適に形成するという電気特性の面から、スリット７ｂと重なる領域の必要膜厚は、例えば、１００ｎｍ程度であるが、絶縁膜８については、必要膜厚よりも厚く形成し、画素電極７ａをエッチング形成するためのドライエッチングの際、スリット７ｂと重なる領域に凹部８ａを形成する。このため、凹部８ａの底部８ｂに残る絶縁膜８の膜厚を、必要膜厚である１００ｎｍに設定することができる。また、ドライエッチングを採用した場合でも、スリット７ｂの内側に上側導電膜８の未エッチング部分が残ることがない。
【００５１】
かかる構成を採用するにあたって、本形態では、絶縁膜８については、画素電極７ａ（上側導電膜）の膜厚の３倍以上の膜厚に形成し、凹部８ａの深さ寸法を画素電極７ａの膜厚の２倍以下に設定してある。このため、凹部８ａの底部８ｂには、画素電極７ａの膜厚以上の膜厚の絶縁膜８を残すことができる。より具体的には、絶縁膜８を２００ｎｍの膜厚で形成し、絶縁膜８の膜厚を画素電極７ａ（上側導電膜）の膜厚（５０ｎｍ）の３倍以上に設定してある。また、凹部８ａの深さ寸法を１００ｎｍとし、画素電極７ａの膜厚の２倍以下に設定してある。このため、凹部８ａの底部８ｂには、画素電極７ａの膜厚（５０ｎｍ）以上の膜厚（１００ｎｍ）の絶縁膜８を確実に残すことができる。
【００５２】
なお、本形態では、凹部８ａの深さについては１００ｎｍを例に説明したが、絶縁膜８の種類などによっては、凹部８ａの深さについては１００ｎｍ以下や１００ｎｍを超える値であってもよい。但し、画素電極７ａの表面に形成した配向膜に対して好適にラビング処理を行なうという観点からすると、配向膜の表面ができるだけ平坦であることが好ましい。本願発明者が検討した結果によれば、凹部８ａの深さが１００ｎｍ以下である場合には、ラビング処理を好適に行なえたが、凹部８ａの深さが１００ｎｍを超えると、ラビング処理を均一に行なえなくなる傾向にある。従って、凹部８ａの深さについては１００ｎｍ以下であることが好ましい。
【００５３】
［実施の形態２］
図７（ａ）、（ｂ）は各々、本発明の実施の形態２に係る液晶装置１００の画素１つ分の断面図、および素子基板１０において相隣接する画素の平面図であり、図７（ａ）は、図７（ｂ）のＡ４−Ａ４′線に相当する位置で液晶装置１００を切断したときの断面図に相当する。なお、本形態の基本的な構成は、図１〜図６を参照して説明した構成と同様であるため、対応関係が分りやすいように、可能な限り、共通する部分には同一の符号を付して説明する。
【００５４】
上記実施の形態では、画素トランジスタとして、トップゲート構造の電界効果型トランジスタ３０が用いたが、図７（ａ）、（ｂ）を参照して以下に説明するように、画素トランジスタとして、ボトムゲート構造の電界効果型トランジスタ３０が用いた液晶装置１００に本発明を適用してもよい。
【００５５】
図７（ａ）、（ｂ）に示す液晶装置１００において、素子基板１０上には、ＩＴＯ膜からなる透光性の画素電極７ａが各画素１００ａ毎に形成されている。画素電極７ａの縦横の境界領域に沿っては、電界効果型トランジスタ３０に電気的に接続されたデータ線５ａおよび走査線３ａが形成されている。また、走査線３ａと並列するように共通配線３ｃが形成されており、共通配線３ｃは、走査線３ａと同時形成された配線層である。共通配線３ｃの下層側には、ＩＴＯ膜からなる透光性の共通電極９ａが走査線３ａおよび共通配線３ｃの延在方向と同一方向に帯状に延びており、共通配線３ｃと共通電極９ａの端部とは電気的に接続されている。従って、共通電極９ａは複数の画素１００ａに跨るように形成されている。但し、共通電極９ａは複数の画素１００ａ毎に形成される場合もある。いずれの場合も、共通電極９ａは、共通配線３ｃに電気的に接続され、画素１００ａ毎に共通の電位が印加される。
【００５６】
本形態において、電界効果型トランジスタ３０はボトムゲート構造を有しており、電界効果型トランジスタ３０では、走査線３ａの一部からなるゲート電極、ゲート絶縁層２、電界効果型トランジスタ３０の能動層を構成するアモルファスシリコン膜からなる半導体層１ａ、およびコンタクト層（図示せず）がこの順に積層されている。半導体層１ａのうち、ソース側の端部には、コンタクト層を介してデータ線５ａが重なっており、ドレイン側の端部には、コンタクト層を介してドレイン電極５ｂが重なっている。データ線５ａおよびドレイン電極５ｂは同時形成された導電膜からなる。データ線５ａおよびドレイン電極５ｂの表面側にはシリコン窒化膜などからなる絶縁保護膜１１が形成されている。絶縁保護膜１１の上層には、ＩＴＯ膜からなる画素電極７ａが形成されている。
【００５７】
画素電極７ａにはフリンジ電界形成用の複数のスリット７ｂが互いに平行に形成されており、スリット７ｂの間には線状電極部７ｅが形成されている。絶縁保護膜１１においてドレイン電極５ｂと重なる領域にはコンタクトホール１１ａが形成されており、画素電極７ａは、コンタクトホール１１ａを介してドレイン電極５ｂに電気的に接続されている。
【００５８】
素子基板１０において、ゲート絶縁層２の下層側には共通配線３ｃが形成されている。また、共通配線３ｃの下層には、ＩＴＯ膜からなる共通電極９ａが形成されており、共通電極９ａの端部は共通配線３ｃに電気的に接続されている。共通電極９ａの表面には、ゲート絶縁層２および絶縁保護膜１１が形成されている。従って、共通電極９ａと画素電極７ａとの間には、ゲート絶縁層２および絶縁保護膜１１からなる絶縁膜１８が介在している。このように構成した液晶装置１００でも、上側の画素電極７ａにはフリンジ電界形成用の複数のスリット７ｂが形成され、スリット７ｂで挟まれた部分が線状電極部７ｅになっている。このため、上側の画素電極７ａと下側の共通電極９ａとの間に形成したフリンジ電界で液晶５０を駆動することができる。また、上側の画素電極７ａと下側の共通電極９ａとが絶縁膜１８を介して対向する部分に形成される容量成分を保持容量６０として利用することができる。
【００５９】
このように構成した液晶装置１００においても、実施の形態１と同様、ドライエッチングにより、スリット７ｂを備えた画素電極７ａを形成する際、図６を参照して説明した方法を採用して、絶縁膜１８において、スリット７ｂと重なる位置に有底の凹部１８ａを形影すればよい。
【００６０】
［他の実施の形態］
上記実施の形態１、２では、画素電極７ａおよび共通電極９ａをＩＴＯ膜によって形成した例であるが、画素電極７ａおよび共通電極９ａについては、ＩＺＯ（Indium Zinc Oxide）膜によって形成した場合に本発明を適用してもよい。
【００６１】
上記実施の形態１、２では、画素電極７ａに形成されたスリット７ｂが走査線３ａに対して５度の傾きをもって延びているが、これに限らず、走査線３ａと平行、もしくはデータ線５ａと平行な方向に延びていてもよい。また、スリット７ｂが長さ方向の途中で屈曲している構成を採用してもよい。
【００６２】
上記実施の形態１、２では、共通電極９ａが下層側に形成され、画素電極７ａが上層側に形成されているので、スリット７ｂ（開口パターン）を画素電極７ａに形成したが、共通電極９ａが上層側に形成され、画素電極７ａが下層側に形成されている構成を採用してもよい。この場合、上層側の共通電極９ａにスリット（開口パターン）を形成した構成を採用することになる。
【００６３】
また、上記実施の形態１、２では、ＦＦＳ方式を採用した液晶装置１００に本発明を適用したが、ＩＰＳ(In Plane Switching)方式の液晶装置など、横電界により液晶を駆動する他のタイプの液晶装置の画素電極を形成する際に本発明を適用してもよい。さらに、横電界方式の液晶装置に限らず、ＴＮ（Twisted Nematic）方式、ＥＣＢ（Electrically Controlled Birefringence）方式、あるいはＶＡＮ（Vertical Aligned Nematic）方式の液晶装置において、下側導電膜、絶縁膜、開口パターンを備えた上側導電膜を順に積層された部分を形成するに本発明を適用してもよい。
【００６４】
また、上記形態は、半導体層としてポリシコン膜やアモルファスシリコン膜を用いた例であったが、半導体層として単結晶シリコン層を用いた液晶装置に本発明を適用してもよい。
【００６５】
また、上記実施の形態１、２では、液晶装置１００に本発明を適用したが、有機エレクトロルミネッセンス装置など、液晶装置以外の電気光学装置に用いる素子基板も、液晶装置に用いた素子基板と同様、配線や電界効果型トランジスタが形成された電気的固体装置として構成される。従って、有機エレクトロルミネッセンス装置などに用いる素子基板において、下側導電膜、絶縁膜、開口パターンを備えた上側導電膜を順に積層された部分を形成する際に本発明を適用してもよい。
【００６６】
さらに、基板上に配線などの薄膜パターンが形成された装置（電気的固体装置）であれば、電気光学装置の素子基板以外の装置に本発明を適用してもよい。
【００６７】
［電子機器への搭載例］
次に、上述した実施形態に係る液晶装置１００を適用した電子機器について説明する。図８（ａ）に、液晶装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての液晶装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図８（ｂ）に、液晶装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての液晶装置１００を備える。スクロールボタン３００２を操作することによって、液晶装置１００に表示される画面がスクロールされる。図８（ｃ）に、液晶装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての液晶装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置１００に表示される。
【００６８】
なお、液晶装置１００が適用される電子機器としては、図８に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置１００が適用可能である。
【図面の簡単な説明】
【００６９】
【図１】（ａ）、（ｂ）は各々、本発明を適用した液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図２】本発明を適用した液晶装置に用いた素子基板の画像表示領域の電気的な構成を示す等価回路図である。
【図３】（ａ）、（ｂ）は各々、本発明の実施の形態１に係る液晶装置の画素１つ分の断面図、および素子基板において相隣接する画素の平面図である。
【図４】本発明の実施の形態１に係る液晶装置において、絶縁膜に形成した凹部の深さを０ｎｍ、５０ｎｍ、１００ｎｍと変化させた場合における印加電圧と透過率との関係を示すグラフである。
【図５】本発明の実施の形態１に係る液晶装置に用いた素子基板の製造方法を示す工程断面図である。
【図６】図５に示す画素電極形成工程の説明図である。
【図７】（ａ）、（ｂ）は各々、本発明の実施の形態２に係る液晶装置の画素１つ分の断面図、および素子基板において相隣接する画素の平面図である。
【図８】本発明に係る液晶装置を用いた電子機器の説明図である。
【符号の説明】
【００７０】
１ａ・・半導体層、３ａ・・走査線、５ａ・・データ線、７・・上側導電膜、７ａ・・画素電極、７ｂ・・画素電極のスリット（開口パターン）、７ｅ・・線状電極部、８・・絶縁膜、９ａ・・共通電極（下側導電膜）、１０・・素子基板（電気的固体装置）、２０・・対向基板、３０・・電界効果型トランジスタ、９６・・レジストマスク（エッチングマスク）、９６ｂ・・マスク開口部、９６ｅ・・マスク線状部、１００・・液晶装置
【図１】
2010107700.tif 000003
【図２】
2010107700.tif 000004
【図３】
2010107700.tif 000005
【図４】
2010107700.tif 000006
【図５】
2010107700.tif 000007
【図６】
2010107700.tif 000008
【図７】
2010107700.tif 000009
【図８】
2010107700.tif 000010