(57)【要約】【課題】ポリゴン駆動系等において、走査周期信号が変動した場合であっても、ＳＤＲＡＭ等の記憶手段を高速にアクセスできるようにすると共に、カラー画像を高速に形成できるようにする。【解決手段】タンデム方式のカラー画像形成装置において、Ｙ色用の感光体ドラムに走査されるレーザビーム光の走査周期を検出するレーザインデックスセンサと、当該センサから得られるＲＩＮＤ信号に基づいてメモリ制御用のＡＣＶ信号を作成する基準信号生成部１１０と、画像形成ユニット毎に遅延量が設定されて画像データを記憶するＳＤＲＡＭ３０３と、主走査有効画像領域のみの画像データを基準信号生成部１１０から得られるＡＣＶ信号に基づいてＳＤＲＡＭ３０３へ書き込み及び当該ＳＤＲＡＭ３０３から読み出しを実行するＳＤＲＡＭ制御部１１３とを備えるものである。【選択図】    図４
2010173313.tif 000002
【特許請求の範囲】
【請求項１】
回転軸を有した感光体ドラムに画像情報に基づく光を走査して色画像を形成する画像形成ユニットが作像色毎に設けられ、各々の前記画像形成ユニットで形成された色画像を像担持体上で重ね合わせるタンデム方式のカラー画像形成装置において、
前記感光体ドラムに走査される光の走査周期を検出する走査光検出部と、
前記走査光検出部から得られる走査周期信号に基づいてメモリ制御用の基準信号を作成する信号生成部と、
前記画像形成ユニット毎に遅延量が設定されて前記画像情報を記憶するドラム間遅延用の記憶手段と、
前記感光体ドラムの回転軸に沿った方向を主走査方向とし、当該主走査方向の画像書き込みを規制する領域を主走査有効画像領域として、当該主走査有効画像領域のみの前記画像情報を前記信号生成部から得られる基準信号に基づいて前記記憶手段へ書き込み及び、当該記憶手段から読み出しを実行する制御手段とを備えることを特徴とするカラー画像形成装置。
【請求項２】
前記画像形成ユニットには、
前記感光体ドラムに画像情報に基づく光を走査する書き込みユニットが設けられ、
前記制御手段は、
前記記憶手段から前記書き込みユニットへ読み出された画像情報のアドレスにアクセスして、当該アドレスに次の画像情報を書き込むメモリ制御を実行することを特徴とする請求項１に記載のカラー画像形成装置。
【請求項３】
前記書き込みユニットには、
前記感光体ドラムに対向して光を走査する光源が配置され、１ライン単位の画像情報に基づく走査露光処理が可能なポリゴン駆動ユニットが備えられることを特徴とする請求項２に記載のカラー画像形成装置。
【請求項４】
前記制御手段は、
前記画像情報の読み出し及び書き込みを実行していない期間に前記記憶手段のリフレッシュ処理を実行することを特徴とする請求項１に記載のカラー画像形成装置。
【請求項５】
回転軸を有した感光体ドラムに画像情報に基づく光を走査して色画像を形成する画像形成ユニットが作像色毎に設けられ、各々の前記画像形成ユニットで形成された色画像を像担持体上で重ね合わせるタンデム方式のカラー画像形成装置における画像処理方法において、
前記感光体ドラムに走査される光の走査周期を検出するステップと、
検出された前記走査周期信号に基づいてメモリ制御用の基準信号を作成するステップと、
前記画像形成ユニット毎に遅延量を設定して前記画像情報を記憶するステップと、
前記感光体ドラムの回転軸に沿った方向を主走査方向とし、当該主走査方向の画像書き込みを規制する領域を主走査有効画像領域として、当該主走査有効画像領域のみの前記画像情報を前記基準信号に基づいて前記記憶手段へ書き込み及び、当該記憶手段から読み出すステップとを有することを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ポリゴン駆動系を有して、感光体ドラムに色画像を形成する画像形成ユニットが作像色毎に設けられ、各々の画像形成ユニットで形成された色画像を像担持体上で重ね合わせるタンデム方式のカラープリンタやカラー複写機、これらのカラー複合機等に適用して好適なカラー画像形成装置及び画像処理方法に関するものである。
【背景技術】
【０００２】
近年、タンデム方式のカラープリンタやカラー複写機、これらのカラー複合機等が使用される場合が多くなってきた。この種のカラー画像形成装置によれば、カラー画像のＲ（赤）色、Ｇ（緑）色、Ｂ（青）色を再現する場合に、例えば、ライン状にＬＥＤ光源を配置し、感光体ドラムにライン単位に一括露光するＬＰＨ（LED  Print  Head）ユニットを各作像色毎に備え、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（ＢＫ）の各色のトナー像を各作像色用の感光体ドラムで形成し、各色用の感光体ドラムで形成された各色のトナー像を中間転写ベルト上で重ね合わせるようになされる。中間転写ベルト上で重ね合わされたカラートナー像は、所望の用紙に転写され、その後、定着処理されて排出される。
【０００３】
このようなタンデム方式のカラー画像形成装置によれば、各色のトナー像を中間転写ベルト上で再現性良く重ね合わせるために、一方の色用の感光体ドラムと他方の色用の感光体ドラムとの間の距離分に応じて設定される遅延量を考慮した書き込み制御方法を採っている。この書き込み制御方法によれば、Ｙ，Ｍ，Ｃ，ＢＫ色の各作像色毎に、ラインメモリとして機能可能なＳＤＲＡＭ等の記憶装置を設け、各色用のＳＤＲＡＭに対して、同時ライトタイミングで、カラー画像形成用の画像データのライト動作を実施している。
【０００４】
また、ラインメモリとしてのＳＤＲＡＭからデータを読み出す際に、ドラム間距離に応じたライン遅延量（ドラム間遅延量）を加算したリードアクセスタイミング信号を生成し、このリードアクセスタイミング信号で、各色用のＳＤＲＡＭから当該作像色の画像データのリード動作を実施している。
【０００５】
このライン遅延量を加算したリードアクセスタイミング信号によるＳＤＲＡＭのアクセス方法によれば、プリチャージ（ＰＲＥ）コマンド→アクティブ（ＡＣＴ）コマンド→ライト（ＷＲＩＴＥ）コマンド→ＰＲＥコマンド→ＡＣＴコマンド→リード（ＲＥＡＤ）コマンド等を順に発行し、これらのコマンド発行を繰り返すことにより、異なったバンクやロウアドレス等で画像データの書き込みや読み出し処理に対処するようにしている。
【０００６】
ＲＥＡＤコマンド（リード動作）及びＷＲＩＴＥコマンド（ライト動作）の間でＰＲＥコマンド及びＡＣＴコマンドを発行するのは、ＳＤＲＡＭをドラム間遅延制御に用いた場合、リードアドレスとライトアドレスのバンク又はロウアドレスが異なってくるためである。なお、ＳＤＲＡＭ等の記憶装置においては、リフレッシュ動作が必要となることは周知である。リフレッシュ動作とは、ＳＤＲＡＭ等においてデータ消失防止のために定期的に電荷を与えてデータを書き込みし直す動作をいう。
【０００７】
この種のライン遅延量（メモリ読み出し遅延制御）を取り扱う装置に関連して特許文献１には、遅延回路が開示されている。この遅延回路によれば、遅延時間設定手段、計数手段、比較手段及びＤＲＡＭ記憶手段を備え、遅延時間設定手段は、遅延時間を設定し、設定した遅延時間に対応する第１の信号を出力する。計数手段は、クロック信号を計数し、その計数値に対応する第２の信号を出力する。比較手段は、第１及び第２の信号を比較して両信号が所定の関係になったとき、計数手段をリセットする。ＤＲＡＭ記憶手段が第２の信号に応じたアドレスを読み出した後、同一のアドレスに新たなデータを書き込む操作を行って任意のビット単位で遅延時間を得るようにした。このように遅延回路を構成すると、広範囲な遅延時間が設定できるというものである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第２６４１３２９号    （第４頁  図１）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、リフレッシュ動作を備えたＳＤＲＡＭ等を実装したタンデム方式のカラー画像形成装置によれば、次のような問題がある。  
ｉ．近年のカラー画像形成装置の処理クロックの高速化に伴い、ＳＤＲＡＭアクセス時の動作周波数の高速化が必要となってきている。ＤＤＲ  ＳＤＲＡＭ等のような高速メモリも市販されているが、メモリクロックの高周波化（高速化）が要求され、しかも、上述した同様のメモリアクセス方式を採ると、ＰＲＥコマンドやＡＣＴコマンド等がライト動作及びリード動作間に必ず入り込み、タンデム方式のカラー画像形成装置で目的とするＳＤＲＡＭアクセスの高速化が期待できないという問題がある。
【００１０】
ii．タンデム方式のカラー画像形成装置では、各色重ね合わせのために、各色ドラム間分の遅延量を考慮した書き込み制御を実施している。特許文献１に記載のメモリ読み出し遅延制御によれば、固定された遅延量の場合のみを対応としており、遅延量が変動するポリゴン駆動系のような書き込み方式を採る場合は、当該メモリ読み出し遅延制御を採用することが困難となる。因みに、ポリゴン系の書き込み方式のように、走査周期信号（インデックス信号の周期）が変動する場合、感光体ドラムに形成された画像の有効画像領域外の幅が変動し、当該有効画像領域の遅延量が変動してしまう。
【００１１】
iii．上述の有効画像領域の遅延量が変動してしまう場合、その対策として、従来例に係るメモリアクセス方式によれば、リードアドレスとライトアドレスとを別々のカウンタを用いて、異なったアドレスに対してリード・ライト処理を行う方法がある。しかし、ＳＤＲＡＭをドラム間遅延制御に用いた場合、リードアドレスとライトアドレスのバンクリード又はロウアドレスが異なるため、リード・ライトサイクル間でＰＲＥコマンドとＡＣＴコマンドを必要となる。このため、従来方式によれば、ＰＲＥコマンドとＡＣＴコマンドとをリード・ライトサイクル間に挿入すると、パフォーマンスが低下してしまうという問題があった。
【００１２】
iv．また、ＳＤＲＡＭのパフォーマンスを低下させないために、同一アドレスに対して、リード・ライトを行うアドレス追跡方式があるが、この方式では、遅延量が固定となり、遅延量が変動してしまうポリゴン駆動系のような書き込み方式では、何らの工夫無しにアドレス追跡方式を適用することが困難となる。
【００１３】
そこで、この発明は上述した課題を解決したものであって、カラー画像形成用の画像情報の書き込み及び読み出し制御を工夫し、ポリゴン駆動系等において、走査周期信号が変動した場合であっても、ＳＤＲＡＭ等の記憶手段を高速にアクセスできるようにすると共に、カラー画像を高速に形成できるようにしたカラー画像形成装置及び画像処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、請求項１に係るカラー画像形成装置は、回転軸を有した感光体ドラムに画像情報に基づく光を走査して色画像を形成する画像形成ユニットが作像色毎に設けられ、各々の前記画像形成ユニットで形成された色画像を像担持体上で重ね合わせるタンデム方式のカラー画像形成装置において、前記感光体ドラムに走査される光の走査周期を検出する走査光検出部と、前記走査光検出部から得られる走査周期信号に基づいてメモリ制御用の基準信号を作成する信号生成部と、前記画像形成ユニット毎に遅延量が設定されて前記画像情報を記憶するドラム間遅延用の記憶手段と、前記感光体ドラムの回転軸に沿った方向を主走査方向とし、当該主走査方向の画像書き込みを規制する領域を主走査有効画像領域として、当該主走査有効画像領域のみの前記画像情報を前記信号生成部から得られる基準信号に基づいて前記記憶手段へ書き込み及び、当該記憶手段から読み出しを実行する制御手段とを備えることを特徴とするものである。
【００１５】
請求項１に係るカラー画像形成装置によれば、走査光検出部は、感光体ドラムに走査される光の走査周期を検出して走査周期信号を発生する。信号生成部は、走査光検出部から得られる走査周期信号に基づいてメモリ制御用の基準信号を作成する。一方、ドラム間遅延用の記憶手段には、画像形成ユニット毎に遅延量が設定されて画像情報が記憶される。これを前提にして、制御手段は、主走査有効画像領域のみの画像情報を、信号生成部から得られる基準信号に基づいて記憶手段へ書き込み及び、当該記憶手段から読み出しを実行する。従って、ポリゴン駆動系等において、走査周期信号が変動した場合であっても、ＳＤＲＡＭ等の記憶手段を高速にアクセスできるようになると共に、カラー画像を高速に形成できるようになる。
【００１６】
請求項２に係るカラー画像形成装置は、請求項１において、前記画像形成ユニットには、前記感光体ドラムに画像情報に基づく光を走査する書き込みユニットが設けられ、前記制御手段は、前記記憶手段から前記書き込みユニットへ読み出された画像情報のアドレスにアクセスして、当該アドレスに次の画像情報を書き込むメモリ制御を実行することを特徴とするものである。
【００１７】
請求項３に係るカラー画像形成装置は、請求項２において、前記書き込みユニットには、前記感光体ドラムに対向して光を走査する光源が配置され、１ライン単位の画像情報に基づく走査露光処理が可能なポリゴン駆動ユニットが備えられることを特徴とするものである。
【００１８】
請求項４に係るカラー画像形成装置は、請求項１において、前記制御手段は、前記画像情報の読み出し及び書き込みを実行していない期間に前記記憶手段のリフレッシュ処理を実行することを特徴とするものである。
【００１９】
請求項５に係る画像処理方法は、回転軸を有した感光体ドラムに画像情報に基づく光を走査して色画像を形成する画像形成ユニットが作像色毎に設けられ、各々の前記画像形成ユニットで形成された色画像を像担持体上で重ね合わせるタンデム方式のカラー画像形成装置における画像処理方法において、前記感光体ドラムに走査される光の走査周期を検出するステップと、検出された前記走査周期信号に基づいてメモリ制御用の基準信号を作成するステップと、前記画像形成ユニット毎に遅延量を設定して前記画像情報を記憶するステップと、前記感光体ドラムの回転軸に沿った方向を主走査方向とし、当該主走査方向の画像書き込みを規制する領域を主走査有効画像領域として、当該主走査有効画像領域のみの前記画像情報を前記基準信号に基づいて前記記憶手段へ書き込み及び、当該記憶手段から読み出すステップとを有することを特徴とするものである。
【発明の効果】
【００２０】
請求項１に係るカラー画像形成装置及び請求項５に係る画像処理方法によれば、画像情報の書き込み及び読み出しを制御する制御手段を備え、この制御手段は、走査周期信号に基づいて作成したメモリ制御用の基準信号に基づいて主走査有効画像領域のみの画像情報を記憶手段へ書き込み及び、当該記憶手段から画像情報の読み出しを実行するものである。
【００２１】
この構成によって、走査周期信号が変動した場合であっても、メモリ制御用の基準信号に基づいてＳＤＲＡＭ等の記憶手段を高速にアクセスできるようになると共に、カラー画像を高速に形成できるようになる。これにより、画像情報に基づく色画像を高速に感光体ドラムに形成できるようになるので、動作周波数の格上げや、次期高速ＤＲＡＭに依存することなく、カラー画像処理の高速化を図ることができる。しかも、ＰＲＥコマンドとＡＣＴコマンドを発生する回数を削減できるようになり、ポリゴン駆動系の書き込み方式のように遅延量が変動してしまう場合であっても、画像情報の読み出し及び書き込み処理に使用できるようになる。
【００２２】
請求項２に係るカラー画像形成装置によれば、制御手段が記憶手段から書き込みユニットへ読み出した画像情報のアドレスにアクセスして、当該アドレスに次の画像情報を書き込むメモリ制御（アドレス追跡アクセス方式）を実行するので、画像情報の書き込み動作と読み出し動作の間からＰＲＥコマンドやＡＣＴコマンド等を省略できるようになり、ＰＲＥコマンド→ＡＣＴコマンド→ＷＲＩＴＥコマンド→ＰＲＥコマンド→ＡＣＴコマンド→ＲＥＡＤコマンドを順に繰り返すＳＤＲＡＭアクセス方式に比べて、ＳＤＲＡＭ等の記憶手段と制御手段との間のアクセス速度を向上（改善）できるようになる。
【００２３】
請求項３に係るカラー画像形成装置によれば、書き込みユニットには１ライン単位の画像情報に基づく走査露光処理が可能なポリゴン駆動ユニットが備えられ、感光体ドラムに対向してライン状にＬＥＤ光源が配置され、ライン単位に画像情報に基づく一括露光が可能なＬＰＨ（LED  Print  Head）ユニットに比べてコストダウンを図ることができる。
【００２４】
請求項４に係るカラー画像形成装置によれば、画像情報の読み出し及び書き込みを実行していない期間に記憶手段のリフレッシュ処理を実行するので、上述のＳＤＲＡＭアクセス方式に比べて、ＳＤＲＡＭ等の記憶手段と制御手段との間のアクセス速度を向上（改善）できるようになる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態としてのカラープリンタ１００の構成例を示す概念図である。
【図２】Ｙ色用の書き込みユニット３Ｙの構成例を示す概念図である。
【図３】書き込みユニット３Ｙ，３Ｍ，３Ｃ，３Ｋの内部構成例を示すブロック図である。
【図４】Ｙ色用のラインメモリ部８１等の内部構成例を示すブロック図である。
【図５】（Ａ）〜図５（Ｈ）は、ラインメモリ部８１等における制御信号例を示すタイムチャートである。
【図６】ＳＤＲＡＭ制御部１１３の動作例を示す状態遷移図である。
【図７】（Ａ）〜（Ｐ）は、ＳＤＲＡＭ３０３におけるリード及びライト動作例を示す動作タイミングチャートである。
【図８】（Ａ）〜（Ｎ）は、ＳＤＲＡＭ３０３におけるプリチャージバンクアクティブ動作例を示す動作タイミングチャートである。
【図９】（Ａ）〜（Ｌ）は、ＳＤＲＡＭ３０３におけるリフレッシュ動作例を示す動作タイミングチャートである。
【図１０】（Ａ）〜（Ｍ）は、ラインメモリ部８１における遅延処理例（その１）を示す動作タイムチャートである。
【図１１】（Ａ）〜（Ｍ）は、ラインメモリ部８１における遅延処理例（その２）を示す動作タイムチャートである。
【図１２】（Ａ）〜（Ｍ）は、ラインメモリ部８１における遅延処理例（その３）を示す動作タイムチャートである。
【図１３】ＳＤＲＡＭ３０３を用いた遅延処理例（その１）を示す動作フローチャートである。
【図１４】ＳＤＲＡＭ３０３を用いた遅延処理例（その２）を示す動作フローチャートである。
【発明を実施するための形態】
【００２６】
以下、図面を参照しながら、この発明の実施形態に係るカラー画像形成装置について説明をする。図１は本発明の実施形態としてのカラープリンタ１００の構成例を示す概念図である。図１に示すカラープリンタ１００は、タンデム方式のカラー画像形成装置の一例を構成し、作像色毎に画像形成ユニットが設けられ、各々の画像形成ユニットで画像データＤin（画像情報）に基づいて形成された色画像を中間転写ベルト６（像担持体）上で色を重ね合わせるものである。画像データＤinは、パーソナルコンピュータ等の外部装置から当該カラープリンタ１００へ供給され、画像形成部８０へ転送される。
【００２７】
画像形成部８０は、イエロー（Ｙ）色用の感光体ドラム１Ｙを有する画像形成ユニット１０Ｙと、マゼンタ（Ｍ）色用の感光体ドラム１Ｍを有する画像形成ユニット１０Ｍと、シアン（Ｃ）色用の感光体ドラム１Ｃを有する画像形成ユニット１０Ｃと、黒（Ｋ）色用の感光体ドラム１Ｋを有する画像形成ユニット１０Ｋと、無終端状の中間転写ベルト６とを備えて構成される。
【００２８】
画像形成部８０では、当該感光体ドラム１Ｙ，１Ｍ，１Ｃ，１Ｋ毎に作像処理するようになされ、各色の感光体ドラム１Ｙ，１Ｍ，１Ｃ，１Ｋで作像処理された各色のトナー像が中間転写ベルト６上で重ね合わされ、色画像を形成するようになされる。感光体ドラム１Ｙ，１Ｍ，１Ｃ，１Ｋや中間転写ベルト６は像担持体の一例を構成する。
【００２９】
この例で、画像形成ユニット１０Ｙは、感光体ドラム１Ｙの他に、帯電器２Ｙ、ポリゴン駆動方式の書き込みユニット３Ｙ、現像ユニット４Ｙ及び像形成体用のクリーニング部８Ｙを有して、イエロー（Ｙ）色の画像を形成するようになされる。感光体ドラム１Ｙは回転軸を有して、例えば、中間転写ベルト６の右側上部に近接して回転自在に設けられ、Ｙ色のトナー像を形成するようになされる。この例で、感光体ドラム１Ｙは反時計方向に回転される。感光体ドラム１Ｙの斜め右側下方には、帯電器２Ｙが設けられ、感光体ドラム１Ｙの表面を所定の電位に帯電するようになされる。
【００３０】
書き込みユニット３Ｙは、感光体ドラム１Ｙのほぼ真横に対峙（対向）して設けられ、レーザ光源及びポリゴンミラーを有して構成される。書き込みユニット３Ｙは、事前に帯電された感光体ドラム１Ｙに対して、Ｙ色用の画像データに基づく所定の強度を有したＹ色用のレーザビーム光を走査するようになされる。レーザビーム光は、例えば、Ｙ色用のポリゴンミラーを回転して偏向走査される、いわゆるＹ色画像データの主走査方向への書き込みである。
【００３１】
ここに主走査方向とは、感光体ドラム１Ｙの回転軸に平行する方向をいう。感光体ドラム１Ｙは、副走査方向に回転する。副走査方向とは、感光体ドラム１Ｙの回転軸に対して直交する方向をいう。感光体ドラム１Ｙが副走査方向に回転し、かつ、レーザビーム光の主走査方向への偏向走査によって、感光体ドラム１ＹにはＹ色用の静電潜像が形成される。
【００３２】
上述のレーザビーム光は、基準インデックス信号（以下基準ＩＤＸ信号という）の基準周期を制御目標にして、感光体ドラム１Ｙに走査される。ポリゴンミラー３４によって走査されるレーザビーム光の走査周期は、図２に示すようなレーザインデックスセンサ４９により検知され、走査周期信号の一例となるＹ色用のインデックス信号（以下Ｙ−ＩＤＸ信号という）となってポリゴン駆動制御系に出力される。
【００３３】
ここにインデックス信号とは、各々の画像形成ユニット１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋ内のレーザインデックスセンサ４９で、ポリゴンミラー３４の鏡面が所定の角度に位相合わせされたことを検出する信号をいう。例えば、Ｙ色用のポリゴン駆動制御系では、Ｙ−ＩＤＸ信号が基準−ＩＤＸ信号に対して目標位相差を保持するようなポリゴン位相制御がなされる。このような書き込みユニット３Ｙを備えることで、感光体ドラム１Ｙに画像データＤout＝Ｗｙに基づくＹ色画像を１ライン毎に形成できるようになる。
【００３４】
書き込みユニット３Ｙの上方には現像ユニット４Ｙが設けられ、感光体ドラム１Ｙに形成されたＹ色用の静電潜像を現像するように動作する。現像ユニット４Ｙは、図示しないＹ色用の現像ローラを有している。現像ユニット４Ｙには、Ｙ色用のトナー剤及びキャリアが収納されている。
【００３５】
Ｙ色用の現像ローラは、内部に磁石が配置され、現像ユニット４Ｙ内でキャリアとＹ色トナー剤を攪拌して得られる２成分現像剤を感光体ドラム１Ｙの対向部位に回転搬送し、Ｙ色のトナー剤により静電潜像を現像するようになされる。この感光体ドラム１Ｙに形成されたＹ色のトナー像は、１次転写ローラ７Ｙを動作させて中間転写ベルト６に転写される（１次転写）。感光体ドラム１Ｙの左側下方には、クリーニング部８Ｙが設けられ、前回の書き込みで感光体ドラム１Ｙに残留したトナー剤を除去（クリーニング）するようになされる。
【００３６】
この例で、画像形成ユニット１０Ｙの下方には画像形成ユニット１０Ｍが設けられる。画像形成ユニット１０Ｍは、感光体ドラム１Ｍ、帯電器２Ｍ、書き込みユニット３Ｍ、現像ユニット４Ｍ及び像形成体用のクリーニング部８Ｍを有して、マゼンタ（Ｍ）色の画像を形成するようになされる。画像形成ユニット１０Ｍの下方には画像形成ユニット１０Ｃが設けられる。画像形成ユニット１０Ｃは、感光体ドラム１Ｃ、帯電器２Ｃ、書き込みユニット３Ｃ、現像ユニット４Ｃ及び像形成体用のクリーニング部８Ｃを有して、シアン（Ｃ）色の画像を形成するようになされる。
【００３７】
画像形成ユニット１０Ｃの下方には画像形成ユニット１０Ｋが設けられる。画像形成ユニット１０Ｋは、感光体ドラム１Ｋ、帯電器２Ｋ、書き込みユニット３Ｋ、現像ユニット４Ｋ及び像形成体用のクリーニング部８Ｋを有して、ブラック（ＢＫ）色の画像を形成するようになされる。感光体ドラム１Ｙ，１Ｍ，１Ｃ，１Ｋには有機感光体（Organic Photo Conductor；ＯＰＣ）ドラムが使用される。なお、画像形成ユニット１０Ｍ〜１０Ｋの各部材の機能については、画像形成ユニット１０Ｙの同じ符号のものについて、ＹをＭ、Ｃ、Ｋに読み替えることで適用できるので、その説明を省略する。
【００３８】
上述の１次転写ローラ７Ｙ等には、使用するトナー剤と反対極性（本実施例においては正極性）の１次転写バイアス電圧が印加される。中間転写ベルト６は、１次転写ローラ７Ｙ等によって転写されたトナー像を重合してカラートナー像（カラー画像）を形成する。中間転写ベルト６上に形成されたカラー画像は、中間転写ベルト６が時計方向に回転することで、２次転写ローラ７Ａに向けて搬送される。２次転写ローラ７Ａは中間転写ベルト６の下方に位置しており、中間転写ベルト６に形成されたカラートナー像を用紙Ｐに一括して転写するようになされる（２次転写）。２次転写ローラ７Ａには前回の転写で２次転写ローラ７Ａに残留したトナー剤を除去（クリーニング）するようになされる。
【００３９】
この例で、中間転写ベルト６の左側上方にはクリーニング部８Ａが設けられ、転写後の中間転写ベルト６上に残存するトナー剤をクリーニングするように動作する。クリーニング部８Ａは、中間転写ベルト６の電荷を除電する除電部（図示せず）や中間転写ベルト６に残留するトナー等を除去するパッドを有している。このクリーニング部８Ａによってベルト面がクリーニングされ、除電部で除電された後の中間転写ベルト６は、次の画像形成サイクルに入る。これにより、用紙Ｐにカラー画像を形成できるようになる。
【００４０】
カラープリンタ１００には画像形成部８０の他に、用紙給紙部２０及び、定着装置１７を備えている。上述の画像形成ユニット１０Ｋの下方には、用紙給紙部２０が設けられ、図示しない複数の給紙トレイを有して構成される。各々の給紙トレイ内には所定のサイズの用紙Ｐが収容される。用紙給紙部２０から画像形成ユニット１０Ｋの下方に至る用紙搬送路には、搬送ローラ２２Ａ、２２Ｃ、ループローラ２２Ｂ、レジストローラ２３等が設けられる。例えば、レジストローラ２３は、用紙給紙部２０から繰り出された所定の用紙Ｐを２次転写ローラ７Ａの手前で保持し、画像タイミングに合わせて２次転写ローラ７Ａへ送り出すようになされる。２次転写ローラ７Ａは、中間転写ベルト６に担持された色画像を、レジストローラ２３によって用紙搬送制御される所定の用紙Ｐに転写するようになされる。
【００４１】
上述の２次転写ローラ７Ａの下流側には定着装置１７が設けられ、カラー画像が転写された用紙Ｐを定着処理するようになされる。定着装置１７は、図示しない定着ローラ、加圧ローラ、加熱（ＩＨ）ヒータや、定着クリニーグ部１７Ａ等を有している。定着処理は、加熱ヒータによって加熱される定着ローラ及び加圧ローラの間に用紙Ｐを通過させることで、当該用紙Ｐが加熱・加圧される。定着後の用紙Ｐは、排紙ローラ２４に挟持されて機外の排紙トレイ（図示せず）上に排紙される。定着クリニーグ部１７Ａは、前回の定着で定着ローラ等に残留したトナー剤を除去（クリーニング）するようになされる。
【００４２】
この例で、書き込みユニット３Ｙ，３Ｍ，３Ｃ，３Ｋには、制御手段の一例を構成する制御部１５が接続され、書き込みユニット３Ｙの入出力を制御して感光体ドラム１Ｙへの画像データＷｙの書き込みタイミングを制御するようになされる。同様にして、制御部１５は、書き込みユニット３Ｍの入出力を制御して感光体ドラム１Ｍへの画像データＷｍの書き込みタイミングを制御し、書き込みユニット３Ｃの入出力を制御して感光体ドラム１Ｃへの画像データＷｃの書き込みタイミングを制御し、制御部１５は、書き込みユニット３Ｋの入出力を制御して感光体ドラム１Ｋへの画像データＷｋの書き込みタイミングを制御するようになされる（図３参照）。
【００４３】
図２は、Ｙ色用の書き込みユニット３Ｙの構成例を示す概念図である。図２に示すＹ色用の書き込みユニット３Ｙは、感光体ドラム１Ｙに対峙して配置され、コリメータレンズ３２、補助レンズ３３、ポリゴンミラー３４、ポリゴンモータ３５、ｆ（θ）レンズ３６、ミラー面結像用のＣＹ１レンズ３７、ドラム面結像用のＣＹ２レンズ３８、反射板３９、ポリゴンモータ駆動基板４５、ＬＤ駆動基板４６、ラインメモリ部８１及びＬＤ＆駆動部８２を有している。ＬＤ＆駆動部８２は、半導体レーザ光源３１及びＬＤ駆動基板４６から構成される。
【００４４】
半導体レーザ光源３１は、Ｙ色用のＬＤ駆動基板４６に接続される。ＬＤ駆動基板４６には、ラインメモリ部８１から画像データＷｙ＝書き込みデータＷｙが供給される。ＬＤ駆動基板４６では書き込みデータＷｙがＰＷＭ変調され、ＰＷＭ変調後の所定のパルス幅のレーザ駆動信号ＳＬｙを半導体レーザ光源３１に出力するようになされる。半導体レーザ光源３１では、Ｙ色用のレーザ駆動信号ＳＬｙに基づいてレーザビーム光が発生される。半導体レーザ光源３１から出射されたレーザビーム光は、コリメータレンズ３２，補助レンズ３３及びＣＹ１レンズ３７によって所定のビーム光に整形される。
【００４５】
このレーザビーム光は、ポリゴンミラー３４によって主走査方向に偏向走査され、中間転写ベルト６は一定の線速度で副走査方向に移動される。感光体ドラム１Ｙが副走査方向に回転し、かつ、書き込みユニット３Ｙが、基準ＩＤＸ信号に基づいて主走査方向にレーザビーム光を偏向走査すると、ライン毎の露光によって感光体ドラム１ＹにはＹ色用の静電潜像が形成される。この例では、以下、主走査方向の画像書き込みを規制する領域を主走査有効画像領域といい、副走査方向の画像書き込みを規制する領域を副主走査有効画像領域と呼ぶこととする。
【００４６】
この例で、ポリゴンミラー３４はポリゴンモータ３５により駆動される。ポリゴンモータ３５にはポリゴンモータ駆動基板４５が接続され、先に述べた制御部１５からポリゴンモータ駆動基板４５には、Ｙ色用のポリゴン駆動クロック信号（以下ＹＰ−ＣＬＫ信号という）が供給される。ポリゴンモータ駆動基板４５は、ＹＰ−ＣＬＫ信号に基づき、ポリゴンモータ３５を所定の回転速度で回転するようになされる。
【００４７】
ポリゴン位相制御後には、ポリゴンモータ３５が等速度回転となるように回転制御がロックされる。ポリゴンミラー３４によって偏向走査されるレーザビーム光は、ｆ（θ）レンズ３６及びＣＹ２レンズ３８によって感光体ドラム１Ｙの方へ結像される。この動作により、通常動作モード時又は色ずれ補正モード時、感光体ドラム１Ｙの画像領域に、原稿画像や色ずれ補正用のレジストマーク等の静電潜像を形成するようになされる。
【００４８】
書き込みユニット３Ｙの所定の固定部位には反射板３９が設けられ、この反射板３９に対峙した位置には、レーザインデックスセンサ４９が取り付けられる。レーザインデックスセンサ４９は、走査光検出部の一例を構成し、ポリゴンミラー３４によって偏向走査されるレーザビーム光を検知して、図３に示す制御部１５へＹ−ＩＤＸ信号を出力するようになされる。図２には示していないが、他のＭ，Ｃ，Ｋ色用の書き込みユニット３Ｍ，３Ｃ，３Ｋについても、同様にして構成され、他のＭ，Ｃ，Ｋ色用の書き込みユニット３Ｍ，３Ｃ，３Ｋのレーザインデックスセンサ４９からは、Ｍ−ＩＤＸ信号、Ｃ−ＩＤＸ信号、Ｋ−ＩＤＸ信号が各々制御部１５に出力される。
【００４９】
続いて、書き込みユニット３Ｙ等の内部構成例について説明する。図３は、書き込みユニット３Ｙ，３Ｍ，３Ｃ，３Ｋの内部構成例を示すブロック図である。図４は、Ｙ色用のラインメモリ部８１等の内部構成例を示すブロック図である。図３に示す書き込みユニット３Ｙは、Ｙ色用のラインメモリ部８１及びＹ色用のＬＤ＆駆動部８２から構成され、制御部１５に接続される。
【００５０】
Ｙ色用のラインメモリ部８１は、ドラム間遅延用の記憶手段の一例を構成し、画像形成ユニット１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋ毎に遅延量が設定されて画像データＤinを記憶するものである。ラインメモリ部８１は、例えば、アドレスカウンタ比較値（以下ＤＬＹ信号という）、書き込み側の副走査有効画像領域信号（以下ＷＶＶ信号という）、書き込み側の主走査有効画像領域信号（以下ＷＨＶ信号という）、読み出し側のインデックス信号（以下ＲＩＮＤ信号という）、読み出し側の主走査有効画像領域信号（以下ＲＨＶ信号という）に基づいて画像データＤin（＝Ｄｙ）を書き込み及び読み出し処理する。
【００５１】
このＲＩＮＤ信号は、リード側のインデックス信号であって、書き込みユニット３Ｙの場合には、Ｙ色用のＬＤ＆駆動部８２から出力されるＹ−ＩＤＸ信号である。同様にして、書き込みユニット３Ｍの場合には、Ｍ色用のＬＤ＆駆動部８４から出力されるＭ−ＩＤＸ信号である。書き込みユニット３Ｃの場合には、Ｃ色用のＬＤ＆駆動部８６から出力されるＣ−ＩＤＸ信号である。書き込みユニット３Ｋの場合には、ＢＫ色用のＬＤ＆駆動部８８から出力されるＫ−ＩＤＸ信号である。ラインメモリ部８１にはＳＤＲＡＭ（Synchronous  DRAM）が使用される。
【００５２】
ラインメモリ部８１には制御部１５が接続され、主走査有効画像領域のみの画像データＤinをラインメモリ部８１へ書き込み及び、当該ラインメモリ部８１からＬＤ＆駆動部８２へ画像データＤout＝Ｗｙの読み出しを実行すると共に、画像データＤoutの読み出し及び書き込みを実行していない期間にラインメモリ部８１のリフレッシュ処理を実行する。
【００５３】
また、制御部１５は、ラインメモリ部８１からＬＤ＆駆動部８２へ読み出した画像データＤout＝ＷｙのアドレスＡＤＲにアクセスして、当該アドレスＡＤＲに次の画像データＤin＝Ｄｙを書き込むリードアドレス追跡アクセス方式によるメモリ制御を実行する。制御部１５がリードアドレス追跡アクセス方式によるメモリ制御を実行すると、プリチャージ（ＰＲＥ）コマンドやアクティブ（ＡＣＴ）コマンド等の発生回数を削減できるようになる。
【００５４】
従って、画像データＤin＝Ｄｙのライト動作と、画像データＤout＝Ｗｙのリード動作の間からＰＲＥコマンドやＡＣＴコマンド等を削減できるようになり、ＰＲＥコマンド→ＡＣＴコマンド→ライト（ＷＲＩＴＥ）コマンド→ＰＲＥコマンド→ＡＣＴコマンド→リード（ＲＥＡＤ）コマンドを順に繰り返すＳＤＲＡＭアクセス方式に比べて、ＳＤＲＡＭ等のラインメモリ部８１と制御部１５との間のアクセス速度を向上（改善）できるようになる。他のＭ，Ｃ，Ｋ色用の書き込みユニット３Ｍ，３Ｃ，３Ｋについても同様にして構成される。
【００５５】
ラインメモリ部８１は例えば、図４に示すように基準信号生成部１１０、リード・ライト制御カウンタ１１１、蓄積容量判定部１１２、ＳＤＲＡＭ制御部１１３、アドレス生成部３０１、ＳＤＲＡＭ３０３、書き込み処理部３０４、信号分離部３０５及び読み出し処理部３０６を有して構成される。
【００５６】
基準信号生成部１１０は信号作成部の一例を構成し、ＲＩＮＤ信号を基準にして、ライト側の基準アクセスバリッド信号（以下ＡＣＶ信号という）を生成する。ＲＩＮＤ信号（＝Ｙ−ＩＤＸ信号）は、書き込みユニット３Ｙのレーザインデックスセンサ４９から制御部１５を介して基準信号生成部１１０に入力される。基準信号生成部１１０は画像データＤinの書き込み時にＡＣＶ信号をハイ・レベル（以下Ｈｉという）に立ち上げる。
【００５７】
ＲＩＮＤ信号の周期は必ずしも一定ではなく変動する。ＲＩＮＤ信号の周期が変動するのは、感光体ドラム１Ｙへの画像の書き込みにポリゴン駆動方式を採るからである。書き込みユニット３ＹのＲＩＮＤ信号はＹ−ＩＤＸ信号である。他の書き込みユニット３ＭのＲＩＮＤ信号はＭ−ＩＤＸ信号であり、書き込みユニット３ＣのＲＩＮＤ信号はＣ−ＩＤＸ信号であり、書き込みユニット３ＫのＲＩＮＤ信号はＫ−ＩＤＸ信号である。
【００５８】
基準信号生成部１１０には、リード・ライト制御カウンタ１１１が接続され、ＡＣＶ信号をカウントしてリード・ライト制御信号（以下ＣＮＴ信号という）を発生して当該ＣＮＴ信号をＳＤＲＡＭ制御部１１３に出力する。リード・ライト制御カウンタ１１１は、ＡＣＶ信号がＨｉのとき、ＣＮＴ信号をインクリメントする。リード・ライト制御カウンタ１１１は、更に、ＡＣＶ信号をカウントしてカウントアップするとキャリー信号Ｃ０を発生し、当該キャリー信号Ｃ０をカラムアドレスカウンタ１０５に出力する。
【００５９】
基準信号生成部１１０にはリード・ライト制御カウンタ１１１の他に蓄積容量判定部１１２が接続される。蓄積容量判定部１１２には書き込み処理部３０４が接続される。書き込み処理部３０４は、２入力論理積回路９９、データパッキング部１０１及びライトタイミング用のＦＩＦＯメモリ１０２を有して構成される。
【００６０】
２入力論理積回路９９は、書き込み側の主走査有効画像領域信号（以下ＷＨＶ信号という）及び同副走査有効画像領域信号（以下ＷＶＶ信号という）を入力して、ＷＨＶ信号とＷＶＶ信号とを論理積演算した有効画像領域信号（書き込みイネーブル信号：以下ＷＥＮ信号という）を生成する。
【００６１】
２入力論理積回路９９にはデータパッキング部１０１が接続され、データパッキング部１０１はＷＥＮ信号に同期して入力される画像データＤinを転送処理系のクロック信号（以下転送クロックという）とＳＤＲＡＭ動作系のクロック信号（以下ＳＤＲＡＭクロックという）との周波数の比率によってパッキングする。
【００６２】
例えば、データパッキング部１０１は１画素が８ビットで表現される画像データＤin＝Ｄｙを入力すると、８ビットの画像データＤin＝Ｄｙを２画素ごとにパッキング処理する。この例では、図７に示すようにリード及びライト動作が０〜１８ＣＬＫで済む場合は、転送クロックの周波数に対してＳＤＲＡＭクロックの周波数が２．２５倍あればよいので、ＳＤＲＡＭクロックを転送クロックの２．２５倍に設定する。
【００６３】
この場合は画像データＤinをパッキングしない。あるいは、データパッキング部１０１は、ＳＤＲＡＭクロックを転送クロックの１．１２５倍に設定して、２画素を１データとしてパッキングする。２画素を１データにパッキングする場合は、ＦＩＦＯメモリ１０２へのＷＥＮ信号を２クロックに１回の割合でＨｉになる信号に変更すればよい。なお、画像ビット幅、データバス幅、周波数によってパッキングする画素数は、如何様にしてもよい。
【００６４】
データパッキング部１０１にはＦＩＦＯメモリ１０２が接続され、パッキング処理した画像データ（以下でパッキングデータＤＱともいう）を当該ＦＩＦＯメモリ１０２に格納するようになされる。ＦＩＦＯメモリ１０２は、画像データＷｙをパッキング処理したパッキングデータＤＱをライトタイミング信号ＷＶに基づき、信号分離部３０５を介してＳＤＲＡＭ３０３に書込むように動作する。
【００６５】
ＦＩＦＯメモリ１０２は周波数変換機能を有している。ここに周波数変換機能とは、画像データＤinの転送処理系の転送クロックの周波数をＳＤＲＡＭ動作系のＳＤＲＡＭクロックの周波数に変換する機能をいう。また、ＦＩＦＯメモリ１０２は、自己のＦＩＦＯメモリ１０２内に格納されている画像データＤinの量を検出して、当該画像データＤinの量を示す書き込みアドレス信号（データ蓄積量検出信号：以下ＷＦＷＡＤ信号という）を蓄積容量判定部１１２に出力する。
【００６６】
上述の蓄積容量判定部１１２は、ＡＣＶ信号に対応して、ＦＩＦＯメモリ１０２に蓄積されたデータ蓄積量を判定し、基準アクセスフラグ信号（以下ＡＣＦ信号という）を発生する。例えば、蓄積容量判定部１１２は、ＡＣＶ信号がＨｉになったとき、ＦＩＦＯメモリ１０２からＷＦＷＡＤ信号を入力し、基準ＩＤＸ信号の１周期分に対応する最大の画像データ量設定値をＹ−ＩＤＸ信号に反映される最大ぶれ（振り）量設定値としたとき、最大ぶれ量設定値を示す信号とＷＦＷＡＤ信号とを比較する。
【００６７】
蓄積容量判定部１１２は、ＦＩＦＯメモリ１０２内に、最大ぶれ量設定値以上の画像データＤinが格納されていると判定した場合は、ＡＣＦ信号をＨｉに立ち上げる。最大ぶれ量設定値未満の画像データＤinしか格納されていないと判定した場合は、ＡＣＦ信号をロー・レベル（以下Ｌｏという）に立ち下げたままにする。
【００６８】
最大ぶれ量設定値以上の画像データＤinがＦＩＦＯメモリ１０２に格納されていると判定した場合は、次のＡＣＶ信号に基づいてＡＣＦ信号をＨｉに立ち上げる。ＡＣＦ信号はＳＤＲＡＭ制御部１１３に出力される。これにより、蓄積容量判定部１１２でＦＩＦＯメモリ１０２内に、基準ＩＤＸ信号周期に対応する最大ぶれ量設定値以上の画像データＤinが格納されているか否かを判定することができる。
【００６９】
この例で、最大ぶれ量設定値以上の画像データＤinがＦＩＦＯメモリ１０２に格納されていない場合、当該ＦＩＦＯメモリ１０２で１ライン分の遅延が発生する。このため、アドレスカウント比較部１０８は、ロウアドレスＲＯＷと比較するドラム間遅延量に関して、「−１」した値を設定して初期化し、ロウアドレスＲＯＷと「−１」したドラム間遅延量と比較するようになされる。
【００７０】
上述のリード・ライト制御カウンタ１１１にはアドレス生成部３０１が接続される。アドレス生成部３０１はＤＬＹ信号及びキャリー信号Ｃ０を入力して、アドレスＡＤＲ、キャリー信号Ｃ１，Ｃ２及びバンクアドレスＢＡを発生する。アドレス生成部３０１は例えば、カラム（行）アドレスカウンタ１０５、バンクカウンタ１０６、ロウ（列）アドレスカウンタ１０７、アドレスカウント比較部１０８及びマルチプレクサ１０９を有して構成される。
【００７１】
アドレスカウント比較部１０８は、ＤＬＹ信号（ドラム間遅延量の設定値）、カラムアドレスＣＯＬ（カウント値）、バンクアドレスＢＡ及びロウアドレスＲＯＷ（カウント値）を入力して、これらのカラムアドレスＣＯＬ、バンクアドレスＢＡ（カウント値）、ロウアドレスＲＯＷ（カウント値）と所定の設定値とを比較する。ここにドラム間遅延量は、例えば、感光体ドラム１Ｙ等を基準して他の感光体ドラム１Ｍ，１Ｃ，１Ｋに書き込む画像データＤinの書き込みタイミングを設定する値である。ＤＬＹ信号は上位の制御部１５からアドレスカウント比較部１０８に供給される。
【００７２】
アドレスカウント比較部１０８は、例えば、カラムアドレスＣＯＬ，バンクアドレスＢＡの値と１ライン分のデータ量とを比較し、これらが一致すると、ＲＳＴ０信号及びＲＳＴ１信号を発生すると共に、キャリー信号Ｃ２を発生する。ＲＳＴ０信号は、カラムアドレスカウンタ１０５をリセットする信号であり、アドレスカウント比較部１０８からカラムアドレスカウンタ１０５へ出力される。ＲＳＴ１信号は、バンクカウンタ１０６をリセットする信号であり、アドレスカウント比較部１０８からバンクカウンタ１０６へ出力される。
【００７３】
アドレスカウント比較部１０８は、更にロウアドレスカウンタ１０７から入力したＲＯＷの値とドラム間遅延量とを比較し、これらが一致するとＲＳＴ２信号を発生する。ＲＳＴ２信号は、ロウアドレスカウンタ１０７をリセットする信号であり、アドレスカウント比較部１０８からロウアドレスカウンタ１０７に出力される。アドレスカウント比較部１０８はキャリー信号Ｃ２をロウアドレスカウンタ１０７へ出力すると同時にＳＤＲＡＭ制御部１１３にも出力する。
【００７４】
このように、ＲＳＴ０〜ＲＳＴ２信号は、アドレスカウント比較部１０８の内部に設けられたカウンタが、メモリ初期状態からの遷移を除く、読み出し要求確認動作に遷移するとき、内部のカウント値とＤＬＹ信号とを比較して出力される。アドレスカウント比較部１０８は、ＳＤＲＡＭ３０３をアクセスする場合、バンクアドレスＢＡ、ロウアドレスＲＯＷ内では、ＰＲＥコマンド及びＡＣＴコマンドを必要としないため、カラムアドレスＣＯＬからカウントアップする。
【００７５】
アドレスカウント比較部１０８にはカラムアドレスカウンタ１０５が接続され、ＲＳＴ０信号によってリセットされ、キャリー信号Ｃ０をカウントして、キャリー信号Ｃ１及び９ビットのカラムアドレスＣＯＬを発生する。カラムアドレスカウンタ１０５は、「５１２」カウントアップするとオーバーフローして「０」に戻る。キャリー信号Ｃ０はリード・ライト制御カウンタ１１１からカラムアドレスカウンタ１０５に出力される。カラムアドレスカウンタ１０５は、メモリ初期設定状態からの遷移を除く、読み出し要求確認動作に遷移するとき、８アドレス分をカウントアップする。８アドレス分をカウントアップするのは、８バースト転送を実行しているためである。
【００７６】
この例で、カラムアドレスカウンタ１０５が、ＳＤＲＡＭ３０３に依存する５１２カウントアップすると、キャリー信号Ｃ１をバンクカウンタ１０６とＳＤＲＡＭ制御部１１３とに出力する。カラムアドレスＣＯＬはカラムアドレスカウンタ１０５からマルチプレクサ１０９とアドレスカウント比較部１０８とに出力される。カラムアドレスカウンタ１０５の次にカウントアップするカウンタは、バンクカウンタ１０６またはロウアドレスカウンタ１０７のどちらでもよい。
【００７７】
カラムアドレスカウンタ１０５にはバンクカウンタ１０６が接続され、ＲＳＴ１信号及びキャリー信号Ｃ１に基づいて２ビットのバンクアドレスＢＡを発生する。バンクカウンタ１０６は、「４」回カウントアップすると、「０」に戻る。バンクカウンタ１０６は、例えば、キャリー信号Ｃ１を入力してカウントアップし、ＳＤＲＡＭ３０３に依存して４回カウントアップする。バンクアドレスＢＡ（カウント値）は、バンクカウンタ１０６からアドレスカウント比較部１０８とＳＤＲＡＭ３０３とに出力される。
【００７８】
上述のアドレスカウント比較部１０８にはカラムアドレスカウンタ１０５及びバンクカウンタ１０６の他に、ロウアドレスカウンタ１０７が接続され、ＲＳＴ２信号及びキャリー信号Ｃ２に基づいて１３ビットのロウアドレスＲＯＷを発生する。ロウアドレスカウンタ１０７は、ＲＳＴ２信号によってリセットされ、キャリー信号Ｃ２に基づいてロウアドレスＲＯＷをカウントアップする。ロウアドレスＲＯＷは、ロウアドレスカウンタ１０７からアドレスカウント比較部１０８とマルチプレクサ１０９とに出力される。ロウアドレスＲＯＷは、予め設定した値（ドラム間遅延量）になると初期化される。
【００７９】
ロウアドレスカウンタ１０７及びカラムアドレスカウンタ１０５には、マルチプレクサ１０９が接続され、カラムアドレスＣＯＬ及びロウアドレスＲＯＷを入力し、ＡＣＴコマンドを発生するタイミング信号（以下ＡＣＴ−Ｔ信号という）に基づいてカラムアドレスＣＯＬ又はロウアドレスＲＯＷを選択する。そして、マルチプレクサ１０９はアドレスＡＤＲをＳＤＲＡＭ３０３に出力する。ＡＣＴ−Ｔ信号は、ＳＤＲＡＭ制御部１１３からマルチプレクサ１０９へ出力される。
【００８０】
例えば、マルチプレクサ１０９は、ＡＣＴ−Ｔ信号に基づいてロウアドレスカウンタ１０７の出力値を選択し、それ以外は、カラムアドレスカウンタ値を選択する。このＡＣＴ−Ｔ信号により、ＳＤＲＡＭ３０３に出力するロウアドレスＲＯＷ又はカラムアドレスＣＯＬのアドレスＡＤＲを選択できるようになる。
【００８１】
上述のカラムアドレスカウンタ１０５にはＳＤＲＡＭ制御部１１３（制御手段）が接続され、リード（読み出し）動作またはライト（書き込み）動作を行わない主走査有効画像領域外では、リフレッシュ動作を挿入するようになされる。このように、リード動作又はライト動作を行わない主走査有効画像領域外にリフレッシュ動作を挿入すると、ＳＤＲＡＭ制御部１１３とＳＤＲＡＭ３０３との間で高速なアクセスを実現できるようになる。
【００８２】
ＳＤＲＡＭ制御部１１３は、ＡＣＶ信号、ＣＮＴ信号、ＡＣＦ信号、キャリー信号Ｃ１，Ｃ２を入力して、ＡＣＴコマンド発生タイミング信号（以下ＡＣＴ−Ｔ信号という）、ロウアドレスストローブ信号（以下ＲＡＳ信号という）、カラムアドレスストローブ信号（以下ＣＡＳ信号という）、ライトイネーブル信号（以下ＷＥ信号という）、ライトタイミング信号（以下ＷＶ信号という）及びリードタイミング信号（書き込みイネーブル信号：以下ＲＶ信号という）を発生し、ＳＤＲＡＭ３０３へのデータ書き込み及び読み出しを制御する。
【００８３】
コマンドは、ＲＡＳ信号、ＣＡＳ信号及びＷＥ信号によって構成される。ライトコマンドは、ＲＡＳ信号＝Ｈｉ、ＣＡＳ信号＝Ｌｏ及びＷＥ信号＝Ｌｏによって構成され、ＳＤＲＡＭ制御部１１３は、リードコマンドと同時に入力されたアドレスＡＤＲにデータを書き込む。リードコマンドは、ＲＡＳ信号＝Ｈｉ、ＣＡＳ信号＝Ｈｉ及びＷＥ信号＝Ｌｏによって構成され、ＳＤＲＡＭ制御部１１３は、リードコマンドと同時に入力されたアドレスＡＤＲからデータを読み出す。
【００８４】
例えば、ＳＤＲＡＭ制御部１１３は、ＡＣＦ信号がＨｉのとき、ＣＮＴ信号の値からリードコマンド、ライトコマンド、ＲＶ信号、ＷＶ信号を生成する。ＡＣＴ−Ｔ信号がＨｉのときは、ＲＶ信号をＨｉにしない。ＡＣＴ−Ｔ信号は、ＳＤＲＡＭ制御部１１３からマルチプレクサ１０９へ出力される。ＲＡＳ信号、ＣＡＳ信号及びＷＥ信号はＳＤＲＡＭ制御部１１３からＳＤＲＡＭ３０３へ出力される。ＷＶ信号はＳＤＲＡＭ制御部１１３からＦＩＦＯメモリ１０２へ出力される。ＲＶ信号はＳＤＲＡＭ制御部１１３から入出力用の信号分離部３０５及びリードタイミング用のＦＩＦＯメモリ１０３へ出力される。
【００８５】
また、ＳＤＲＡＭ制御部１１３はキャリー信号Ｃ１を入力し、ライト動作が終了するまでキャリー信号Ｃ１を保持し、ＡＣＴ−Ｔ信号をアサートしてＡＣＴコマンドを発行することにより、バンクアドレスＢＡ及びロウアドレスＲＯＷを変更する。更に、ＳＤＲＡＭ制御部１１３は、ＲＶ信号をアサートしてリードコマンドをＳＤＲＡＭ３０３に出力した後、ＣＡＳｌａｔｅｎｃｙ分（３ＣＬＫ）待ち、当該ＲＶ信号を信号分離部３０５とリードタイミング用のＦＩＦＯメモリ１０３とに出力する。
【００８６】
更に、ＳＤＲＡＭ制御部１１３は、ＣＮＴ信号が設定値（リードライトにかかるクロック数）になると初期化する。ＳＤＲＡＭ制御部１１３がＣＮＴ信号を初期化するときに、アドレスカウント比較部１０８は、カラムアドレスＣＯＬを８回インクリメントし、オーバーフローした場合、バンクアドレスＢＡをインクリメントする。
【００８７】
また、アドレスカウント比較部１０８がバンクアドレスＢＡをインクリメントするとき、ＳＤＲＡＭ制御部１１３は、ＰＲＥコマンド、ＡＣＴコマンドをＳＤＲＡＭ３０３に送る。ＳＤＲＡＭ制御部１１３は、ＡＣＴコマンドをＳＤＲＡＭ３０３に送るとき、カラムアドレスＣＯＬとロウアドレスＲＯＷを選択するマルチプレクサ１０９にＡＣＴ−Ｔ信号を送り、ロウアドレスＲＯＷを出力するようにする。
【００８８】
上述のカラムアドレスＣＯＬ、バンクアドレスＢＡが設定した値（１主走査分の画像データ量）になり、ＳＤＲＡＭ制御部１１３がリード・ライトを行うと、カラムアドレスＣＯＬ、バンクアドレスＢＡを初期化し、ロウアドレスＲＯＷをインクリメントする。このとき、基準信号生成部１１０は、ＡＣＶ信号をＨｉからＬｏへ立ち下げる。
【００８９】
なお、ＣＮＴ信号の最大値、リードコマンド、ライトコマンド、ＲＶ、ＷＶを生成するタイミング信号は、使用するＳＤＲＡＭ３０３の種類やその動作作周波数によって異なるものである。この例では、ＳＤＲＡＭ制御部１１３における制御例を図５の動作タイミングチャートに示し、図６にその状態遷移図を示し、ＳＤＲＡＭ３０３の制御例を図１３及び図１４の動作フローチャートに各々示している。
【００９０】
ＳＤＲＡＭ制御部１１３にはＳＤＲＡＭ３０３が接続される。ＳＤＲＡＭ３０３は、アドレスＡＤＲ、バンクアドレスＢＡ、ＲＡＳ信号、ＣＡＳ信号、ＷＥ信号に基づいて画像データＷｙをＳＤＲＡＭ３０３に書き込み、及び、アドレスＡＤＲ、バンクアドレスＢＡ、ＲＡＳ信号、ＣＡＳ信号に基づいて画像データＷｙをＳＤＲＡＭ３０３から読み出すように制御される。
【００９１】
ＳＤＲＡＭ３０３はデータバス幅が３２ビットであり、ロウアドレス幅が１３ビットで、バンクアドレスＢＡが２ビットである。この例では、主走査有効画像領域の最大値が７５００画素で、１ラインを１００μsecで書き込むものとする。画像データＤinのｌ画素を１ＣＬＫ信号でデータ書き込み読み出し処理を行う。
【００９２】
画像データＤin（パッキングデータＤＱ）は、ＳＤＲＡＭ３０３への書き込み及びその読み出しを８つのデータ（Ｄ１〜Ｄ８）を連続して転送する８バースト転送で実行される。この例で、ラインメモリ部８１のデータ処理用のクロック（ＣＬＫ）信号の周波数と、ＳＤＲＡＭ３０３の動作周波数とは同じ８０ＭＨｚに設定される。
【００９３】
また、ラインメモリ部８１が取り扱うパッキングデータＤＱは、主走査有効画像領域の画像データＤin＝Ｄｙであるため、主走査有効画像領域外はリード及びライト動作を行う必要がないので、カラムアドレスカウンタ１０５、バンクカウンタ１０６及びロウアドレスカウンタ１０７を動作させる必要がない。この例ではＷＨＶ信号やＲＨＶ信号がＬｏに立ち下がっている期間は、これらのカラムアドレスカウンタ１０５等を動作させない。なお、ＳＤＲＡＭ３０３におけるリード及びライト動作例を図７に示し、プリチャージバンクアクティブ動作例を図８に示し、リフレッシュ動作例を図９に各々示している。
【００９４】
ＦＩＦＯメモリ１０２には信号分離部３０５が接続され、ＲＶ信号に基づいて書き込み時の画像データＤｙと、読み出し時の画像データＷｙとを信号分離するように動作する。信号分離部３０５には読み出し処理部３０６が接続される。ＲＶ信号は、ＳＤＲＡＭ制御部１１３から信号分離部３０５に出力される。
【００９５】
読み出し処理部３０６は、ＦＩＦＯメモリ１０３及びデータアンパッキング部１０４を有して構成される。ＦＩＦＯメモリ１０３は、ＲＶ信号及び出力イネーブル信号（以下ＲＥＮ信号という）を入力し、ＳＤＲＡＭ３０３から読み出したパッキングデータＤＱ（画像データＤout＝Ｗｙとなる）をデータアンパッキング部１０４に書き込むように動作する。
【００９６】
ＲＥＮ信号は、ディレイ回路１１４でＲＨＶ信号を遅延して生成した信号である。これにより、パッキングデータＤＱをＲＶ信号及びＲＥＮ信号に基づいてデータアンパッキング部１０４へ読み出すことができる。ＲＶ信号は、信号分離部３０５の他に、ＳＤＲＡＭ制御部１１３からＦＩＦＯメモリ１０３に出力される。
【００９７】
データアンパッキング部１０４は、ＦＩＦＯメモリ１０３から読み出したパッキングデータＤＱをアンパッキング処理した画像データＤout＝Ｗｙを１画素ずつに分けてＬＤ＆駆動部８２に一斉に供給するように動作する。アンパッキング処理とは、パッキングされたデータを解いて出力する処理をいう。
【００９８】
Ｙ色用のラインメモリ部８１には、Ｙ色用のＬＤ＆駆動部８２が接続され、ラインメモリ部８１のＦＩＦＯメモリ１０３から読み出された画像データＤoutに基づいてポリゴン駆動系が感光体ドラム１Ｙを露光し、Ｙ色用の静電潜像を形成するように動作する。
【００９９】
なお、図３に示した書き込みユニット３Ｙは、Ｙ色用のラインメモリ部８１及びＹ色用のＬＤ＆駆動部８２から構成される。書き込みユニット３Ｍは、Ｍ色用のラインメモリ部８３及びＭ色用のＬＤ＆駆動部８４から構成される。書き込みユニット３Ｃは、Ｃ色用のラインメモリ部８５及びＣ色用のＬＤ＆駆動部８６から構成される。書き込みユニット３Ｋは、ＢＫ色用のラインメモリ部８７及びＢＫ色用のＬＤ＆駆動部８８から構成される。
【０１００】
上述の制御部１５には書き込みユニット３Ｙ〜３Ｋが接続される。制御部１５は、書き込みユニット３Ｙに関して、主走査有効画像領域のみの画像データＤin＝Ｄｙを書き込みユニット３Ｙのラインメモリ部８１へ書き込み、及び、当該ラインメモリ部８１からＬＤ＆駆動部８２へ画像データＤout＝Ｗｙの読み出しを実行すると共に、画像データＤoutの読み出し及び書き込みを実行していない期間に書き込みユニット３Ｙのラインメモリ部８１のリフレッシュ処理を実行する。
【０１０１】
同様にして、制御部１５には書き込みユニット３Ｍに関して、主走査有効画像領域のみの画像データＤin＝Ｄｍを書き込みユニット３Ｍのラインメモリ部８３へ書き込み、及び、当該ラインメモリ部８３からＬＤ＆駆動部８４へ画像データＤout＝Ｗｍの読み出しを実行すると共に、画像データＤoutの読み出し及び書き込みを実行していない期間に書き込みユニット３Ｍのラインメモリ部８３のリフレッシュ処理を実行する。
【０１０２】
また、制御部１５は、書き込みユニット３Ｃに関して、主走査有効画像領域のみの画像データＤin＝Ｄｃを書き込みユニット３Ｃのラインメモリ部８５へ書き込み、及び、当該ラインメモリ部８５からＬＤ＆駆動部８６へ画像データＤout＝Ｗｍの読み出しを実行すると共に、画像データＤoutの読み出し及び書き込みを実行していない期間に書き込みユニット３Ｃのラインメモリ部８５のリフレッシュ処理を実行する。
【０１０３】
更に、制御部１５は、書き込みユニット３Ｋに関して、主走査有効画像領域のみの画像データＤin＝Ｄｋを書き込みユニット３Ｋのラインメモリ部８７へ書き込み、及び、当該ラインメモリ部８７からＬＤ＆駆動部８８へ画像データＤout＝Ｗｋの読み出しを実行すると共に、画像データＤoutの読み出し及び書き込みを実行していない期間に書き込みユニット３Ｋのラインメモリ部８７のリフレッシュ処理を実行する。
【０１０４】
リフレッシュ処理（動作）は、６４ｍsecに一度の割合で、全てのロウアドレス分だけ行われる。この例では、リフレッシュ処理は、６４ｍｓｅｃ内に８１９２回だけ行えばよい。ここで、１ラインの露光時間を１００μsecとすると、６４ｍsec中に６４０ライン）存在するので、１ライン中に、８１９２／６４０＝１２．８≒１３回だけリフレッシュ処理が行われる。１ラインの露光時間が１００μsecなので、感光体ドラム１Ｙに画像データＷｙを書き込むタイミング合わせに使用している同期信号（Ｙ−ＩＤＸ信号）の間隔は、ＳＤＲＡＭクロックを８０ＭＨｚとすると、８０００ＣＬＫとなる。
【０１０５】
図５Ａ〜図５Ｈは、ラインメモリ部８１等における制御信号例を示すタイムチャートである。図５Ａに示すＣＬＫ信号は、図４には図示してないが、基準信号生成部１１０、リード・ライト制御カウンタ１１１、蓄積容量判定部１１２、ＳＤＲＡＭ制御部１１３、アドレス生成部３０１、ＳＤＲＡＭ３０３、書き込み処理部３０４、信号分離部３０５及び読み出し処理部３０６に供給されるＳＤＲＡＭクロックである。この例で、ＳＤＲＡＭクロックは８０ＭＨｚである。
【０１０６】
図５Ｂに示すＲＩＮＤ信号は、リード側のインデックス信号であって、書き込みユニット３Ｙの場合には、Ｙ色用のＬＤ＆駆動部８２から出力されるＹ−ＩＤＸ信号である。ＲＩＮＤ信号は、ポリゴン駆動系によってレーザビーム光が偏向走査の先頭で、レーザインデックスセンサ４９から制御部１５を介して基準信号生成部１１０に出力される。
【０１０７】
図５Ｃに示すＡＣＶ信号は、ライト側の基準アクセスバリッド信号であり、基準信号生成部１１０がＲＩＮＤ信号（＝Ｙ−ＩＤＸ信号）を基準にして生成する信号である。基準信号生成部１１０は画像データＤinの書き込み時にＡＣＶ信号をＨｉに立ち上げる。
【０１０８】
図５Ｄに示すＷＦＷＡＤＲ信号は、画像データＤinの量を示す書き込みアドレス信号（データ蓄積量検出信号）であり、ＦＩＦＯメモリ１０２から蓄積容量判定部１１２に出力される信号である。ＷＦＷＡＤ信号は、ＦＩＦＯメモリ１０２によって、自己のＦＩＦＯメモリ１０２内に格納されている画像データＤinの量が検出され、この画像データＤinの量を示す信号である。ＷＦＷＡＤ信号はＦＩＦＯメモリ１０２から蓄積容量判定部１１２へ出力される。ＷＦＷＡＤＲ信号に関して、図中では、「２」〜「３２１３」の書き込みアドレス信号で示している。
【０１０９】
図５Ｅに示すＷＥＮ信号は、有効画像領域信号（書き込みイネーブル信号）であり、２入力論理積回路９９によって、書き込み側のＷＨＶ信号及びＷＶＶ信号を論理積演算した信号である。ＷＥＮ信号は、２入力論理積回路９９からデータパッキング部１０１に出力される。
【０１１０】
図５Ｆに示すＡＣＦ信号は基準アクセスフラグ信号であり、蓄積容量判定部１１２がＡＣＶ信号に対応して、ＦＩＦＯメモリ１０２に蓄積されたデータ蓄積量を判定して発生さする信号である。例えば、ＡＣＶ信号がＨｉになったとき、ＦＩＦＯメモリ１０２から蓄積容量判定部１１２へＷＦＷＡＤ信号が出力され、Ｙ−ＩＤＸ信号に反映される最大ぶれ量設定値を示す信号とＷＦＷＡＤ信号とが比較される。最大ぶれ量設定値は、ポリゴン駆動系の書き込み方式による基準ＩＤＸ信号において予測される周期ずれ量の最大値によって設定される。
【０１１１】
蓄積容量判定部１１２によって、ＦＩＦＯメモリ１０２内に、最大ぶれ量設定値以上の画像データＤinが格納されていると判定された場合は、ＡＣＦ信号をＨｉに立ち上げられる。最大ぶれ量設定値未満の画像データＤinしか格納されていないと判定された場合は、ＡＣＦ信号をロー・レベル（以下Ｌｏという）に立ち下げたままになされる。最大ぶれ量設定値以上の画像データＤinがＦＩＦＯメモリ１０２に格納されていると判定された場合は、次のＡＣＶ信号に基づいてＡＣＦ信号をＨｉに立ち上げられる。ＡＣＦ信号は蓄積容量判定部１１２からＳＤＲＡＭ制御部１１３へ出力される。
【０１１２】
図５Ｇに示すＣＮＴ信号＝クロック「０」は、リード・ライト制御信号であり、リード・ライト制御カウンタ１１１がＡＣＶ信号をカウントしてＳＤＲＡＭ制御部１１３に出力する信号である。「０」はＡＣＶ信号がＨｉのとき、インクリメントされる。この例でＣＮＴ信号は、０〜１８ＣＬＫ毎にインクリメントされる。
【０１１３】
図５Ｈに示すキャリー信号Ｃ０はリード・ライト制御カウンタ１１１がＡＣＶ信号をカウントしてカウントアップする毎に発生される信号である。この例で、キャリー信号Ｃ０はＣＮＴ信号が１８ＣＬＫ目にカウントアップすると、カラムアドレスカウンタ１０５に出力される。ＲＩＮＤ信号の信号周期が変動した場合であっても、これらの制御信号によりラインメモリ部８１等を制御することにより、ＳＤＲＡＭ３０３における画像データＤinの書き込み読み出しを過不足（破綻）無く実行できるようになる。
【０１１４】
上述の例で、図５Ｃに示すＡＣＶ信号がＨｉに立ち上がっても、図５Ｆに示すＡＣＦ信号がＬｏに立ち下がっている場合は、指定量のデータがＦＩＦＯメモリ１０２に格納されていない状態（Ｉ）である。図５Ｃに示すＡＣＶ信号がＨｉに立ち上がって、図５Ｆに示すＡＣＦ信号がＨｉに立ち上がった場合は、指定量のデータがＦＩＦＯメモリ１０２に格納されている状態（II）である。
【０１１５】
図６は、ＳＤＲＡＭ制御部１１３の動作例を示す状態遷移図である。図６に示すＳＤＲＡＭ制御部１１３の状態遷移によれば、初期が待機状態で、ＡＣＶ信号が「１」になると待機状態からリードサイクルに遷移する。
【０１１６】
リードサイクルでリード・ライト制御カウンタ１１１がＡＣＶ信号をカウントしてＣＮＴ信号＝クロック「１１」になると、リードサイクルからライトサイクルに遷移する。ライトサイクルでリード・ライト制御カウンタ１１１がＡＣＶ信号をカウントしてＣＮＴ信号＝クロック「１８」になり、そのとき、キャリー信号Ｃ１が「０」ならば、リードサイクルに遷移する。キャリー信号Ｃ１が「１」ならば、バンク切り替えに遷移する。キャリー信号Ｃ２が「１」ならば、リフレッシュサイクル（動作）に遷移する。
【０１１７】
バンク切り替えで、リード・ライト制御カウンタ１１１がＡＣＶ信号をカウントして「０」が＝クロック「３」になり、リードサイクルに遷移する。リフレッシュサイクルで、リード・ライト制御カウンタ１１１がＡＣＶ信号をカウントしてＲＥＦ−ＣＮＴ信号＝クロック「１３」になり、ＡＣＴ−Ｔ信号が「１」ならば、待機状態に遷移する。
【０１１８】
これにより、ＳＤＲＡＭ制御部１１３の待機状態からリードサイクル→ライトサイクル→リフレッシュサイクル→待機状態に戻る第１のサイクルを実行できる。更に、その待機状態からリードサイクル→ライトサイクル→バンク切り替え→リードサイクル→ライトサイクル→バンク切り替え→リードサイクル→ライトサイクル→リフレッシュサイクル→待機状態に戻る第２のサイクルや、その待機状態からリードサイクル→ライトサイクル→リードサイクル→ライトサイクル→バンク切り替え→リードサイクル→ライトサイクル→リードサイクル→ライトサイクル→リフレッシュサイクル→待機状態に戻る第３のサイクルや、その待機状態からリードサイクル→ライトサイクル→リードサイクル→ライトサイクル→バンク切り替え→リードサイクル→ライトサイクル→バンク切り替え→リードサイクル→ライトサイクル→リフレッシュサイクル→待機状態に戻る第４のサイクル等を実行できるようになる。
【０１１９】
続いて、ＳＤＲＡＭ３０３における動作例について説明する。この例では、リード及びライト動作、プリチャージバンクアクティブ動作及びリフレッシュ動作の３つに分けて説明する。  
［リード及びライト動作例］
図７Ａ〜図７Ｐは、ＳＤＲＡＭ３０３におけるリード及びライト動作例を示す動作タイミングチャートである。この例のＳＤＲＡＭ３０３によれば、図７Ａに示すＡＣＶ信号、図７Ｂに示すカラムアドレスＣＯＬ＋バンクアドレスＢＡ、図７Ｃに示すロウアドレス、図７Ｄに示すキャリー信号Ｃ２、図７Ｅに示すＣＬＫ信号（ＣＬＫ）、図７Ｆに示すＲＡＳ信号、図７Ｇに示すＣＡＳ信号、図７Ｈに示すＷＥ信号、図７Ｉに示すＣＮＴ信号、図７Ｊに示すキャリー信号Ｃ０、図７Ｋに示すキャリー信号Ｃ１、図７Ｌに示すＡＣＴ−Ｔ信号、図７Ｍに示すＷＶ信号、図７Ｎに示すＲＶ信号及び、図７Ｏに示すアドレスＡＤＲに基づいて図７Ｐに示すパッキングデータＤＱが読み出される。パッキングデータＤＱはアンパッキング処理後に画像データＤout＝Ｗｙとなる。
【０１２０】
この例では、図７Ａに示すＡＣＶ信号及び図７Ｅに示すＣＬＫ信号に基づいてリード動作が開始される。ＡＣＶ信号の１サイクルは１００μsecである。図７Ｂに示すカラムアドレスＣＯＬ＋バンクアドレスＢＡにおいて、カラムアドレスＣＯＬを更新する８バースト転送を実行するため、アドレスは「８」毎にインクリメントするようになされる。
【０１２１】
この例では、カラムアドレスＣＯＬ＋バンクアドレスＢＡが「３１９２」のとき、図７Ｄに示したキャリー信号Ｃ１が立ち上がって、図７Ｄに示すキャリー信号Ｃ２（初期状態でＬｏ）が立ち上がり、カラムアドレスＣＯＬ及びバンクアドレスＢＡを初期化するようになされる。図７Ｃに示すロウアドレスはカラムアドレスＣＯＬ＋バンクアドレスＢＡが「３１９２」のときに、「０」→「１」にインクリメントされる。なお、図７Ｋに示すキャリー信号Ｃ１はＬｏのままである。
【０１２２】
この例で、カラムアドレスＣＯＬ＋バンクアドレスＢＡが「８」のとき、図７Ｅに示すＣＬＫ信号の立ち上がりに同期して、リードコマンド（ＲＥＡＤ）が発行される。リードコマンドは、図７Ｆに示すＲＡＳ信号がＨｉであって、図７Ｈに示すＷＥ信号がＨｉで、図７Ｇに示すＣＡＳ信号がＬｏである。リードコマンドは、図７Ｉに示すＣＮＴ信号がクロック「０」で、図７Ｊに示すＡＣＴ−Ｔ信号がＬｏのときに発行される。
【０１２３】
その後、３クロック遅れて、図７Ｉに示したＣＮＴ信号＝クロック「３」からクロック「１０」の期間であって、図７Ｎに示すＲＶ信号が「１」に遷移すると、図７Ｏに示すアドレスＡＤＲに基づいて図７Ｐに示すパッキングデータＤＱがＳＤＲＡＭ３０３から読み出される。パッキングデータＤＱ（Ｄ１〜Ｄ８）は、図７Ｎに示したＲＶ信号がＨｉの期間だけ読み出される。
【０１２４】
この例のライト動作では、カラムアドレスＣＯＬ＋バンクアドレスＢＡが「８」のとき、図７Ｅに示すＣＬＫ信号の立ち上がりに同期して、ライトコマンド（ＷＲＩＴＥ）が発行される。ライトコマンドは、図７Ｆに示すＲＡＳ信号がＨｉであって、図７Ｈに示すＷＥ信号がＨｉからＬｏに立ち下がり、図７Ｍに示すＷＶ信号がＬｏであって、図７Ｇに示すＣＡＳ信号がＬｏである。ライトコマンドは、図７Ｉに示すＣＮＴ信号がクロック「１１」のときに発行される。
【０１２５】
図７Ｉに示したＣＮＴ信号＝クロック「１１」から「１８」の期間であって、図７Ｏに示すアドレスＡＤＲに基づいて図７Ｐに示すパッキングデータＤＱがＳＤＲＡＭ３０３に書き込まれる。この例では、ＣＮＴ信号＝クロック「１８」で図７Ｋに示したキャリー信号Ｃ１（初期状態でＬｏ）が立ち上がる。
【０１２６】
パッキングデータＤＱ（Ｄ１〜Ｄ８）は、図７Ｎに示したＲＶ信号がＬｏの期間に書き込まれる。パッキングデータＤＱは画像データＤin＝Ｄｙをパッキング処理したものである。これにより、ライトコマンドの出力に基づいて８個のパッキングデータＤＱ（＝Ｄ１〜Ｄ８）を順番にＳＤＲＡＭ３０３にバースト転送できるようになる。
【０１２７】
［プリチャージバンクアクティブ動作例］  
図８Ａ〜図８Ｎは、ＳＤＲＡＭ３０３におけるプリチャージバンクアクティブ動作例を示す動作タイミングチャートである。この例のＳＤＲＡＭ３０３によれば、図８Ａに示すＡＣＶ信号、図８Ｂに示すカラムアドレスＣＯＬ＋バンクアドレスＢＡ、図８Ｃに示すＣＬＫ信号、図８Ｄに示すＲＡＳ信号、図８Ｅに示すＣＡＳ信号、図８Ｆに示すＷＥ信号、図８Ｇに示すＣＮＴ信号、図８Ｈに示すキャリー信号Ｃ０、図８Ｉに示すキャリー信号Ｃ１、図８Ｊに示すＡＣＴ−Ｔ信号、図８Ｋに示すＷＶ信号、図８Ｌに示すＲＶ信号及び、図８Ｍに示すアドレスＡＤＲに基づいてプリチャージバンクアクティブ動作が実行される。
【０１２８】
この例では、図８Ｂに示すカラムアドレスＣＯＬ＋バンクアドレスＢＡが「１０１６」から「１０２４」に移行する期間において、ライト動作に続き、図８Ｃに示すＣＬＫ信号に基づいてプリチャージバンクアクティブ動作が開始される。このとき、図８Ｅに示すＲＶ信号及び図８Ｋに示すＷＶ信号は、Ｌｏのままである。なお、カラムアドレスＣＯＬ＋バンクアドレスＢＡに関しては、カラムアドレスＣＯＬがオーバーフローしたとき、バンクアドレスＢＡをインクリメントするようになされる。
【０１２９】
この例では、図８Ｇに示したＣＮＴ信号＝クロック「１８」となって、ライト動作が終了する。そして、図８Ｈに示したキャリー信号Ｃ０（初期状態でＬｏ）と、図８Ｉに示したキャリー信号Ｃ１（初期状態でＬｏ）とがＨｉに立ち上がると、プリコマンド（ＰＲＥ）が発行される。
【０１３０】
プリコマンド（ＰＲＥ）が発行された時点のＣＬＫ信号の立ち上がりから、２ＣＬＫ後に、ＡＣＴコマンド（ＡＣＴ）が発行される。図８Ｇに示すＣＮＴ信号＝クロック「１」〜「３」で、図８Ｄに示すＲＡＳ信号が再度Ｌｏ→Ｈｉに遷移すると共に、図８Ｍに示すアドレスＡＤＲが生成されてＳＤＲＡＭ３０３へ出力される。アドレスＡＤＲはロウアドレスＲＯＷである。このロウアドレスＲＯＷに基づいてＳＤＲＡＭ３０３をプリチャージバンクアクティブ動作させることができる。
【０１３１】
その後、リードコマンド（ＲＥＡＤ）が発行される。リード動作では、図８Ｍに示すアドレスＡＤＲ（ＣＯＬ）に基づいて図８Ｎに示すパッキングデータＤＱがＳＤＲＡＭ３０３から読み出される。パッキングデータＤＱ（Ｄ１〜Ｄ８）は、図８Ｌに示したＲＶ信号がＨｉの期間だけ読み出される。これにより、ＡＣＶ信号、ＣＬＫ信号、ＡＣＴ−Ｔ信号及びＣＮＴ信号＝クロック「０」に基づいて図８Ｍに示すアドレスＡＤＲに基づく図８Ｎに示すパッキングデータＤＱのライト動作とパッキングデータＤＱのリード動作の間に、プリチャージバンクアクティブ動作を実行できるようになる。
【０１３２】
［リフレッシュ動作例］  
図９Ａ〜図９Ｌは、ＳＤＲＡＭ３０３におけるリフレッシュ動作例を示す動作タイミングチャートである。この例のＳＤＲＡＭ３０３によれば、図９Ｂに示すＣＬＫ信号、図９Ｃに示すＲＡＳ信号、図９Ｄに示すＣＡＳ信号、図９Ｅに示すＷＥ信号、図９Ｆに示すＣＮＴ信号＝クロック「０」、図９Ｇに示すＡＣＴ−Ｔ信号及び、図９Ｌに示すＲＥＦ−ＣＥＮＴ信号に基づいてリフレッシュ動作を実行する。図９ＫはアドレスＡＤＲ＝ロウアドレスＲＯＷである。
【０１３３】
この例では、図９Ａに示すＡＣＶ信号がＬｏに遷移すると、図９Ｂに示すＣＬＫ信号に基づいてリフレッシュ動作が開始される。このとき、図９Ｈに示すＷＶ信号及び図９Ｉに示すＲＶ信号はＬｏのままであり、図９Ｊに示すアドレスＡＤＲは生成されない。プリコマンド（ＰＲＥ）は、ＲＡＳ信号＝Ｌｏ、ＣＡＳ信号＝Ｈｉ、ＷＥ信号＝Ｌｏで発行される。
【０１３４】
上述のＰＲＥコマンドが発行された、図９Ｂに示すＣＬＫ信号の立ち上がりから、２ＣＬＫ後に、図９Ｂに示すリフレッシュコマンド（ＲＥＦ）が発行される。ＲＥＦコマンドは、ＲＡＳ信号＝Ｌｏ、ＣＡＳ信号＝Ｌｏ、ＷＥ信号＝Ｈｉである。その後の図９Ｂに示すＣＬＫ信号の立ち上がりから５ＣＬＫ毎にＲＥＦコマンドが発行される。この例では、図９Ｆに示すＣＮＴ信号＝クロック「０」で、ＲＥＦ−ＣＮＴ＝クロック「１」から「１３」で１３回のリフレッシュ動作を実行するようになる。
【０１３５】
この例で、図９Ｇに示すＡＣＴ−Ｔ信号がＨｉになると、プリチャージバンクアクティブ動作に移行する。図９Ｊに示すアドレスＡＤＲが生成されてＳＤＲＡＭ３０３へ出力される。プリチャージバンクアクティブ動作では、アドレスＡＤＲはロウアドレスＲＯＷである。主走査有効画像領域外に、リフレッシュ動作を挿入することができ、ＳＤＲＡＭ３０３のアクセス中の損失（ロス）を削減できるようになる。しかも、制御部１５やＳＤＲＡＭ制御部１１３等は高速にＳＤＲＡＭ３０３とアクセスできるようになる。
【０１３６】
続いて、ラインメモリ部８１における遅延処理例について説明する。この例では、Ｙ−ＩＤＸ信号が基準ＩＤＸ信号に基づいて発生され、ＷＨＶ信号がＹ−ＩＤＸ信号に応じて発生され、Ｙ−ＩＤＸ信号が変動すると、ＷＨＶ信号やＲＨＶ信号も変動する。これらを前提にして、ＳＤＲＡＭ制御部１１３が、リードコマンドをＳＤＲＡＭ３０３に送り、ＲＶ信号を用いて、パッキングデータＤＱをリードタイミング用のＦＩＦＯメモリ１０３に格納する。
【０１３７】
ＦＩＦＯメモリ１０３は、ＲＨＶ信号を遅延した信号を用いてパッキングデータＤＱをデータアンパッキング部１０４へリードデータＤoutとして読み出す。このＳＤＲＡＭ３０３において、ＲＨＶ信号の遅延量は、リードコマンドをＳＤＲＡＭ３０３へ送出して、パッキングデータＤＱがＳＤＲＡＭ３０３からＦＩＦＯメモリ１０３へ出力されるまでに要するクロック数と、ＲＩＮＤ信号とＲＨＶ信号との時間差（距離）に依存することが分かっている。
【０１３８】
図１０Ａ〜Ｍは、ラインメモリ部８１における遅延処理例（その１）を示す動作タイムチャートである。図４に示したラインメモリ部８１における第１の遅延処理例によれば、図１０Ｆに示すリード側の主走査有効画像領域信号（ＲＨＶ信号）と、図１０Ａに示すライト側の主走査有効画像領域信号（ＷＨＶ信号）との位相が同相となっている場合（同期）の制御例を示している。
【０１３９】
この例で、ラインメモリ部８１における第１の遅延処理例によれば、基準ＩＤＸ信号とＹ−ＩＤＸ信号（ＲＩＮＤ信号）との間に位相差が無い。ＷＨＶ信号とＲＨＶ信号が同期しているシステムの場合、ＷＨＶ（ＲＨＶ）信号の立ち上がりに同期してＡＣＶ信号を立ち上げる。例えば、５ラインの画像データを副走査方向に３ライン遅延する場合である。
【０１４０】
この例では、図１０Ａに示すＷＨＶ信号がＨｉになっている期間が主走査方向の画像有効領域である。図１０Ｂに示すＷＶＶがＨｉの期間に、図１０Ａに示すＷＨＶ信号が５回Ｈｉになっている。図１０Ｃに示すＷＥＮ信号は、ＷＶＶ信号がＨｉの期間のＷＨＶ信号に同期して５回Ｈｉになっている。
【０１４１】
この例のライト動作では、ライトタイミング用のＦＩＦＯメモリ１０２で１ライン遅延し、ＳＤＲＡＭ３０３に書き込む。図１０Ｄに示すＡＣＶ信号はＷＨＶ信号を基準（立ち上がり）に同期し立ち上げ、１ライン分の画像データをリード・ライト動作すると立ち下げる。
【０１４２】
図１０Ｅに示すＡＣＦ信号は、ＷＨＶ信号とＡＣＶ信号の立ち上がりタイミングが同時であるため、ライトタイミング用のＦＩＦＯメモリ１０２に指定量以上の画像データが格納されていないため、２回目のＡＣＶ信号の立ち上がりに同期して立ち上がる。そのため、ライトタイミング用のＦＩＦＯメモリ１０２で１ライン遅延する。そのため、ＳＤＲＡＭ３０３での遅延量は２ラインとなる。
【０１４３】
図１０Ｌに示すロウアドレスＲＯＷは、ＳＤＲＡＭ３０３での遅延量が２ラインとなるため、０→１→０→１を繰り返す。図１０Ｆに示すＲＨＶ信号はＷＨＶ信号と同期している。図１０Ｇに示すＲＶＶ信号は３ライン副走査方向に遅延するため、ＷＶＶ信号から３ライン遅延したタイミングで立ち上がる。図１０Ｈに示すＲＥＮ信号は、ＲＶＶ信号がＨｉの期間のＲＨＶ信号に同期して５回Ｈｉになっている。
【０１４４】
図１０Ｍに示すバンクアドレスＢＡ＋カラムアドレスＣＯＬは、１ライン分のパッキングデータ分をカウントしている。この例では、アドレスＡＤＲがロウアドレスＲＯＷ＝「１」のときに、１ライン目の画像データがＳＤＲＡＭ３０３に格納されたので、次に、アドレスＡＤＲがロウアドレスＲＯＷ＝「１」のときにＳＤＲＡＭ３０３から画像データが読み出される。３ライン遅延した画像データは、図１０Ｇに示すＲＶＶ信号がＨｉの期間で、ＲＨＶ信号がＨｉの期間に得ることができる。
【０１４５】
ライト動作、リード動作は、ＡＣＶ信号がＨｉの期間のみ行われ、ＡＣＶ信号がＬｏの期間にリフレッシュ動作を行う。これにより、リード側のＲＨＶ信号とライト側のＷＨＶ信号とが同相となっている場合（同期）に、ラインメモリ部８１によって、ＳＤＲＡＭ３０３における画像データＤinの書き込み読み出し制御を実行できるようになる（第１の遅延処理）。
【０１４６】
図１１Ａ〜図１１Ｍは、ラインメモリ部８１における遅延処理例（その２）を示す動作タイムチャートである。図４に示したラインメモリ部８１における第２の遅延処理例によれば、リード側のＲＨＶ信号と、ライト側のＷＨＶ信号との位相が異なっている場合（位相差有り）であって、ライトタイミング用のＦＩＦＯメモリ１０２に画像データＤinが格納されていることが確認され、その画像データＤinが指定量格納されている場合の制御例である。
【０１４７】
この例で、ラインメモリ部８１における第２の遅延処理例によれば、基準ＩＤＸ信号とＹ−ＩＤＸ信号（ＲＩＮＤ信号）との間に位相差が生じている。例えば、５ラインの画像データを副走査方向に３ライン遅延する場合である。図１１Ａに示すＷＨＶ信号がＨｉになっている期間が主走査方向の画像有効領域である。この例では、図１１Ｂに示すＷＶＶ信号がＨｉの期間に図１１Ａに示すＷＨＶ信号が５回Ｈｉになっている。図１１Ｃに示すＷＥＮ信号は、ＷＶＶ信号がＨｉの期間のＷＨＶ信号に同期して５回Ｈｉになっている。
【０１４８】
この例のライト動作では、ライトタイミング用のＦＩＦＯメモリ１０２で１ライン遅延し、ＳＤＲＡＭ３０３に書き込む。図１１Ｄに示すＡＣＶ信号は、ＷＨＶ信号を基準（立ち上がり）に同期して立ち上がり、１ライン分の画像データをリード・ライト動作するとＷＨＶ信号を立ち下げる。
【０１４９】
図１１Ｅに示すＡＣＦ信号は、ＷＨＶ信号とＡＣＶ信号の立ち上がりのタイミングの差が指定量未満であるため、２回日のＡＣＶ信号の立ち上がりと同期して立ち上がる。ライトタイミング用のＦＩＦＯメモリ１０２では、１ライン遅延が起きるため、ＳＤＲＡＭ３０３での遅延量は２ラインとなる。
【０１５０】
図１１Ｌに示すロウアドレスＲＯＷは、ＳＤＲＡＭ３０３での遅延量が２ラインとなるため、０→１→０→１を繰り返す。図１１Ｆに示すＲＨＶ信号（ＲＩＮＤ信号に依存する）はＷＨＶ信号と位相が異なり、立ち上がる。図１１Ｇに示すＲＶＶ信号は、３ライン副走査方向に遅延するため、ＷＶＶ信号より３ライン遅延したタイミングで立ち上がる。
【０１５１】
図１１Ｈに示すＲＥＮ信号は、ＲＶＶ信号がＨｉの期間のＲＨＶ信号に同期して５回Ｈｉになっている。図１１Ｍに示すバンクアドレスＢＡ＋カラムアドレスＣＯＬは、１ライン分のパッキングデータ分をカウントしている。アドレスＡＤＲがロウアドレスＲＯＷ＝「１」のときに１ライン目の画像データがＳＤＲＡＭ３０３に格納されたので、次にアドレスＡＤＲがロウアドレスＲＯＷ＝「１」のときに、ＳＤＲＡＭ３０３から画像データが読み出される。
【０１５２】
３ライン遅延した画像データは、図１０Ｇに示すＲＶＶ信号がＨｉの期間であって、ＲＨＶ信号がＨｉの期間に得ることができる。ライト動作、リード動作は、ＡＣＶ信号がＨｉの期間のみ行われ、ＡＣＶ信号がＬｏの期間にリフレッシュ動作を行う。これにより、リード側のＲＨＶ信号とライト側のＷＨＶ信号との間に位相差が生じている場合に、ラインメモリ部８１によって、ＳＤＲＡＭ３０３における画像データＤinの書き込み読み出し制御を実行できるようになる（第２の遅延処理）。
【０１５３】
図１２Ａ〜図１２Ｍは、ラインメモリ部８１における遅延処理例（その３）を示す動作タイムチャートである。図１２Ａ〜Ｍに示すラインメモリ部８１における第３の遅延処理例によれば、リード側のＲＨＶ信号と、ライト側のＷＨＶ信号との位相が異なっている場合（位相差有り）であって、ＦＩＦＯメモリ１０２に画像データＤinが格納されているものの、画像データＤinが指定量格納されていない場合の制御例である。
【０１５４】
この例で、ラインメモリ部８１における第２の遅延処理例によれば、基準ＩＤＸ信号とＹ−ＩＤＸ信号（ＲＩＮＤ信号）との間に位相差が生じている。例えば、５ラインの画像データを副走査方向に３ライン遅延する場合である。図１２Ａに示すＷＨＶ信号がＨｉになっている期間が主走査方向の画像有効領域である。この例では、図１２Ｂに示すＷＶＶ信号がＨｉの期間に図１２Ａに示すＷＨＶ信号が５回Ｈｉになっている。図１２Ｃに示すＷＥＮ信号は、ＷＶＶ信号がＨｉの期間のＷＨＶ信号に同期して５回Ｈｉになっている。
【０１５５】
この例のライト動作では、ライトタイミング用のＦＩＦＯメモリ１０２で１ライン遅延し、ＳＤＲＡＭ３０３に書き込む。図１２Ｄに示すＡＣＶ信号は、ＷＨＶ信号を基準（立ち上がり）に同期して立ち上がり、１ライン分の画像データをリード・ライト動作するとＷＨＶ信号を立ち下げる。
【０１５６】
図１２Ｅに示すＡＣＦ信号は、ＷＨＶ信号とＡＣＶ信号の立ち上がりのタイミングの差が指定量未満であるため、２回目のＡＣＶ信号の立ち上がりと同期して立ち上がる。ライトタイミング用のＦＩＦＯメモリ１０２では、１ライン遅延が起きるため、ＳＤＲＡＭ３０３での遅延量は２ラインとなる。
【０１５７】
図１２Ｌに示すロウアドレスＲＯＷは、ＳＤＲＡＭ３０３での遅延量が２ラインとなるため、０→１→０→１を繰り返す。図１２Ｆに示すＲＨＶ信号（ＲＩＮＤ信号に依存する）はＷＨＶ信号と位相が異なり、立ち上がる。図１２Ｇに示すＲＶＶ信号は、３ライン副走査方向に遅延するため、ＷＶＶ信号より３ライン遅延したタイミングで立ち上がる。
【０１５８】
図１２Ｈに示すＲＥＮ信号は、ＲＶＶ信号がＨｉの期間のＲＨＶ信号に同期して５回Ｈｉになっている。図１２Ｍに示すバンクアドレスＢＡ＋カラムアドレスＣＯＬは、１ライン分のパッキングデータ分をカウントしている。アドレスＡＤＲがロウアドレスＲＯＷ＝「１」のときに１ライン目の画像データがＳＤＲＡＭ３０３に格納されたので、次にアドレスＡＤＲがロウアドレスＲＯＷ＝「１」のときに、ＳＤＲＡＭ３０３から画像データが読み出される。
【０１５９】
３ライン遅延した画像データは、図１０Ｇに示すＲＶＶ信号がＨｉの期間であって、ＲＨＶ信号がＨｉの期間に得ることができる。ライト動作、リード動作は、ＡＣＶ信号がＨｉの期間のみ行われ、ＡＣＶ信号がＬｏの期間にリフレッシュ動作を行う。これにより、リード側のＲＨＶ信号とライト側のＷＨＶ信号との間に位相差が生じている場合であって、ＦＩＦＯメモリ１０２に指定量未満の画像データＤinしか格納されていない場合に、ラインメモリ部８１によって、ＳＤＲＡＭ３０３における画像データＤinの書き込み読み出し制御を実行できるようになる（第３の遅延処理）。
【０１６０】
続いて、ＳＤＲＡＭ３０３における制御例について説明する。図１３及び図１４は、ＳＤＲＡＭ３０３を用いた遅延処理例（その１，２）を示す動作フローチャートである。この例では、図６に示したＳＤＲＡＭ制御部１１３がＳＤＲＡＭ３０３を制御する場合を前提にして、その待機状態からリードサイクル→ライトサイクル→バンク切り替え→リフレッシュサイクル→待機状態に戻る第１のサイクルを実行する場合を例に挙げる。なお、各信号のレベルはＨｉが「１」であり、Ｌｏが「０」である。
【０１６１】
これを制御条件にして、まず、図１３に示すフローチャートのステップＳＴ１でＳＤＲＡＭ制御部１１３は、ＦＩＦＯメモリ１０２，１０３及びＳＤＲＡＭ３０３を初期設定する。例えば、ＳＤＲＡＭ制御部１１３は各カウンタをクリアして「０」を設定する処理を実行する。
【０１６２】
次に、ステップＳＴ２でＳＤＲＡＭ制御部１１３は、ＡＣＦ信号が「１」か、ＡＣＦ信号が「０」かを判別する。ＡＣＦ信号が「０」の場合は、ステップＳＴ３に移行してＡＣＶ信号が「１」になったかを判別する。ＡＣＶ信号が「１」になっていない場合は、ＡＣＶ信号が「１」になるまで待機する。
【０１６３】
ＡＣＶ信号が「１」になった場合は、ステップＳＴ４に移行してＳＤＲＡＭ制御部１１３は、書き込み側のＦＩＦＯメモリ１０２に指定量の画像データＤinが格納されているかを判別する。この例では、蓄積容量判定部１１２がＷＦＷＡＤＲ＞Ａを判別する。ＷＦＷＡＤＲは書き込み側のアドレスである。Ａは、ポリゴン駆動系の書き込み方式による基準ＩＤＸ信号において予測される周期ずれ量の最大値によって設定される最大ぶれ量設定値である。
【０１６４】
蓄積容量判定部１１２がＦＩＦＯメモリ１０２内に、最大ぶれ量設定値以上の画像データＤinが格納されていると判定した場合は、ＡＣＦ信号を「１」に立ち上げる。最大ぶれ量設定値未満の画像データＤinしか格納されていないと判定された場合は、ＡＣＦ信号を「０」に立ち下げたままになされる（図５Ｆ参照）。
【０１６５】
ＷＦＷＡＤＲ＞Ａの場合は、ステップＳＴ５に移行してＳＤＲＡＭ制御部１１３は、リードサイクルを実行する。このリードサイクルによれば、図７Ａ〜図７Ｐに示したように、図７Ａに示すＡＣＶ信号及び図７Ｅに示すＣＬＫ信号に基づいてリード動作が開始される。ＡＣＶ信号の１サイクルは１００μsecである。図７Ｂに示すカラムアドレスＣＯＬ＋バンクアドレスＢＡにおいて、カラムアドレスＣＯＬを更新する８バースト転送を実行するため、アドレスは「８」毎にインクリメントするようになされる。
【０１６６】
この例では、カラムアドレスＣＯＬ＋バンクアドレスＢＡが「３１９２」のとき、図７Ｋに示したキャリー信号Ｃ１が立ち上がって、図７Ｄに示すキャリー信号Ｃ２（初期状態で「０」）が立ち上がり、カラムアドレスＣＯＬ及びバンクアドレスＢＡを初期化するようになされる。図７Ｃに示すロウアドレスＲＯＷはカラムアドレスＣＯＬ＋バンクアドレスＢＡが「３１９２」のときに、「０」→「１」にインクリメントされる。なお、図７Ｋに示すキャリー信号Ｃ１は「０」のままである。
【０１６７】
この例で、カラムアドレスＣＯＬ＋バンクアドレスＢＡが「８」のとき、図７Ｅに示すＣＬＫ信号の立ち上がりに同期してリードコマンド（ＲＥＡＤ）が発行される。リードコマンドは、図７Ｆに示すＲＡＳ信号が「１」であって、図７Ｈに示すＷＥ信号が「１」で、図７Ｇに示すＣＡＳ信号が「０」である。
【０１６８】
リードコマンドが発行されると、図７Ｉに示すＣＮＴ信号＝クロック「０」からカウントアップが開始され、図７Ｏに示すアドレスＡＤＲが生成されてＳＤＲＡＭ３０３へ出力される。そして、３クロック遅れて、図７Ｉに示したＣＮＴ信号＝クロック「３」からクロック「１０」の期間であって、図７Ｎに示すＲＶ信号が「１」に遷移すると、図７Ｏに示すアドレスＡＤＲに基づいて図７Ｐに示すパッキングデータＤＱがＳＤＲＡＭ３０３から読み出される。パッキングデータＤＱ（Ｄ１〜Ｄ８）は、図７Ｎに示したＲＶ信号が「１」の期間だけ読み出される。
【０１６９】
その後、ステップＳＴ６に移行してＳＤＲＡＭ制御部１１３は、ライトサイクルを実行する。このライトサイクルでは、図７Ａ〜図７Ｐに示したようにカラムアドレスＣＯＬ＋バンクアドレスＢＡが「８」のとき、図７Ｅに示すＣＬＫ信号の立ち上がりに同期してライトコマンド（ＷＲＩＴＥ）が発行される。ライトコマンドは、図７Ｆに示すＲＡＳ信号が「１」であって、図７Ｈに示すＷＥ信号が「０」であって、図７Ｇに示すＣＡＳ信号が「０」である。
【０１７０】
ライトコマンドが発行されると、図７Ｉに示すＣＮＴ信号＝クロック「１１」からカウントアップが継続され、図７Ｏに示すアドレスＡＤＲが生成されてＳＤＲＡＭ３０３へ出力される。この例では、図７Ｉに示したＣＮＴ信号＝クロック「１１」から「１８」の期間であって、図７Ｎに示すＲＶ信号が「１」から「０」に遷移すると、図７Ｏに示すアドレスＡＤＲに基づいて図７Ｐに示すパッキングデータＤＱがＳＤＲＡＭ３０３に書き込まれる。この例では、ＣＮＴ信号＝クロック「１８」で図７Ｋに示したキャリー信号Ｃ１（初期状態で「０」）が立ち上がる。
【０１７１】
パッキングデータＤＱ（Ｄ１〜Ｄ８）は、図７Ｎに示したＲＶ信号が「０」の期間に書き込まれる。パッキングデータＤＱは画像データＤin＝Ｄｙをパッキング処理したものである。これにより、ライトコマンドの発行に基づいて８個のパッキングデータＤＱ（＝Ｄ１〜Ｄ８）を順番にＳＤＲＡＭ３０３にバースト転送できるようになる。
【０１７２】
その後、ステップＳＴ７に移行してカラムアドレスカウンタ１０５＋バンクカウンタ１０６が１ライン分のパッキングデータ分をカウントしたかを判別する。１ライン分のパッキングデータ分をカウントするとキャリー信号Ｃ２が１となるので、これを基準レベルと比較して判断すればよい。
【０１７３】
カラムアドレスカウンタ１０５＋バンクカウンタ１０６が１ライン分のパッキングデータ分をカウントしていない場合は、ステップＳＴ８に移行してＳＤＲＡＭ制御部１１３は、カラムアドレスカウンタ１０５がオーバーフローしたかを判別する。カラムアドレスカウンタ１０５がオーバーフローするとキャリー信号Ｃ１が「１」となるので、これを基準レベルと比較して判断すればよい。カラムアドレスカウンタ１０５がオーバーフローしない場合は、ステップＳＴ２に戻って上述のステップ処理を繰り返す。
【０１７４】
カラムアドレスカウンタ１０５がオーバーフローした場合は、ステップＳＴ９に移行してＳＤＲＡＭ制御部１１３は、バンク切り替え処理を実行する。このバンク切り替え処理によれば、図８Ａ〜図８Ｎに示したように、例えば、図８Ｂに示したカラムアドレスＣＯＬ＋バンクアドレスＢＡが「１０１６」から「１０２４」に移行する期間において、ライト動作に続き、図８Ｃに示すＣＬＫ信号に基づいてプリチャージバンクアクティブ動作が開始される。
【０１７５】
このとき、図８Ｅに示すＷＶ信号及び図８Ｅに示すＲＶ信号は、「０」のままである。なお、カラムアドレスＣＯＬ＋バンクアドレスＢＡに関しては、カラムアドレスＣＯＬがオーバーフローしたとき、バンクアドレスＢＡをインクリメントするようになされる。
【０１７６】
この例では、図８Ｇに示したＣＮＴ信号＝クロック「１８」となって、ライト動作が終了する。そして、図８Ｈに示したキャリー信号Ｃ１（初期状態で「０」）が「１」に立ち上がると、プリチャージコマンド（ＰＲＥ）が発行される。プリチャージコマンド（ＰＲＥ）が発行された時点のＣＬＫ信号の立ち上がりから２ＣＬＫ後にＡＣＴコマンドが発行される。
【０１７７】
ＡＣＴコマンドと同時に図８Ｍに示すアドレスＡＤＲにロウアドレスＲＯＷをわたす。その後、ステップＳＴ２に戻る。カラムアドレスカウンタ１０５＋バンクカウンタ１０６が１ライン分のパッキングデータ分をカウントした場合は、ステップＳＴ１０に移行してＳＤＲＡＭ制御部１１３は、ＡＣＶ＝「０」を設定する。
【０１７８】
そして、ステップＳＴ１１に移行してＳＤＲＡＭ制御部１１３はフレッシュサイクルを実行する。このリフレッシュサイクルによれば、図９Ａ〜図９Ｌに示したように、ＡＣＶ信号が「０」に遷移すると、図９Ｂに示すＣＬＫ信号に基づいてリフレッシュ動作が開始される。このとき、図９Ｈに示すＷＶ信号及び図９Ｉに示すＲＶ信号は「０」のままであり、図９Ｊに示すアドレスＡＤＲは生成されない。ＰＲＥコマンドは、ＲＡＳ信号＝「０」、ＣＡＳ信号＝「１」、ＷＥ信号＝「０」である。
【０１７９】
上述のＰＲＥコマンドが発行された、図９Ｂに示すＣＬＫ信号の立ち上がりから、２ＣＬＫ後に、図９Ｂに示すリフレッシュコマンド（ＲＥＦ）が発行される。ＲＥＦコマンドは、ＲＡＳ信号＝「０」、ＣＡＳ信号＝「０」、ＷＥ信号＝「１」である。その後の図９Ｂに示すＣＬＫ信号の立ち上がりから５ＣＬＫ毎にＲＥＦコマンドが発行される。この例では、図９Ｆに示すＣＮＴ信号＝クロック「０」で、ＲＥＦ−ＣＮＴ＝クロック「１」から「１３」で１３回のリフレッシュ動作を実行するようになる。その後、ステップＳＴ２に戻る。
【０１８０】
上述のステップＳＴ２でＡＣＦ信号が「０」の場合は、ステップＳＴ１２に移行して、ＳＤＲＡＭ制御部１１３は、ＡＣＶ信号が「１」になったかを判別する。ＡＣＶ信号が「１」になっていない場合は、ＳＤＲＡＭ制御部１１３は、ＡＣＶ信号が「１」になるまで待機する。ＡＣＶ信号が「１」になった場合は、ステップＳＴ５に移行して、上述したようにステップＳＴ５からステップＳＴ１１に示したリード・ライトサイクル及びリフレッシュサイクル等を繰り返す。
【０１８１】
また、上述のステップＳＴ４でＷＦＷＡＤＲ＞Ａではない場合は、ステップＳＴ１３に移行してＳＤＲＡＭ制御部１１３は、書き込み側のＦＩＦＯメモリ１０２に指定量の画像データＤinが格納されているか（ＷＦＷＡＤＲ＞０か）を判別する。ＷＦＷＡＤＲ＞０の場合は、ステップＳＴ１４に移行してＳＤＲＡＭ制御部１１３は、遅延量−１を演算する。その後、ステップＳＴ１５に移行して、ＳＤＲＡＭ制御部１１３は、１ライン遅延量を設定する。
【０１８２】
その後、ステップＳＴ２に戻る。そして、上述したようにステップＳＴ２からステップＳＴ４又は、ステップＳＴ２からステップＳＴ１１を繰り返す。これにより、ＡＣＦ信号、ＡＣＶ信号に基づいてライト・リードサイクル及び、フレッシュサイクル等を実行できるようになる。
【０１８３】
このように、実施形態としてのカラープリンタ１００によれば、レーザインデックスセンサ４９は、感光体ドラム１Ｙに走査されるレーザビーム光の走査周期を検出してＹ−ＩＤＸ信号を発生し、このＹ−ＩＤＸ信号を制御部１５に出力する。制御部１５は、Ｙ−ＩＤＸ信号をＲＩＮＤ信号として基準信号生成部１１０に出力する。基準信号生成部１１０は、ＲＩＮＤ信号に基づいてメモリ制御用のＡＣＶ信号を作成する。
【０１８４】
一方、ドラム間遅延用のＳＤＲＡＭ３０３には、画像形成ユニット毎に遅延量が設定されて画像データＤinが記憶される。これを前提にして、ＳＤＲＡＭ制御部１１３は、主走査有効画像領域のみの画像データＤinを、基準信号生成部１１０から出力されるＡＣＶ信号に基づいてＳＤＲＡＭ３０３へ書き込み及び、当該ＳＤＲＡＭ３０３から読み出しを実行する。
【０１８５】
従って、ポリゴン駆動系において、Ｙ−ＩＤＸ信号の周期が変動した場合であっても、ＳＤＲＡＭ３０３を高速にアクセスできるようになると共に、カラー画像を高速に形成できるようになる。しかも、ＰＲＥコマンドとＡＣＴコマンドを発生する回数を削減できるようになり、ポリゴン駆動系の書き込みユニット３Ｙのように遅延量が変動してしまった場合であっても、画像データＤinの読み出し及び書き込み処理に適用できるようになる。
【０１８６】
なお、上述した実施形態では、画像形成ユニットに、ポリゴン駆動系の書き込みユニット３Ｙを使用する場合について説明したが、これに限られることはなく、書き込みユニット３Ｙに代えてＬＰＨ（LED  Print  Head）ユニットを採用してもよい。ＬＰＨユニットは、感光体ドラム１Ｙに対向してライン状にＬＥＤ光源が配置され、ライン単位に画像情報に基づく一括露光が可能なものである。
【産業上の利用可能性】
【０１８７】
この発明は、ポリゴン駆動系を有して、感光体ドラムに色画像を形成する画像形成ユニットが作像色毎に設けられ、各々の画像形成ユニットで形成された色画像を像担持体上で重ね合わせるタンデム方式のカラープリンタやカラー複写機、これらのカラー複合機等に適用して極めて好適である。
【符号の説明】
【０１８８】
１Ｙ，１Ｍ，１Ｃ，１Ｋ  感光体ドラム（像担持体）  
２Ｙ，２Ｍ，２Ｃ，２Ｋ  帯電器
３Ｙ，３Ｍ，３Ｃ，３Ｋ  書き込みユニット（画像形成部）
４Ｙ，４Ｍ，４Ｃ，４Ｋ  現像ユニット（画像形成部）
６  中間転写ベルト（像担持体）
１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋ  画像形成ユニット（画像形成部）
１５  制御部（制御手段）
４９  レーザインデックスセンサ（走査光検出部）
８１，８３，８５，８７  ラインメモリ部
８２，８４，８６，８８  ＬＤ＆駆動部
８０  画像形成部
９９  ２入力論理積回路
１００  カラープリンタ
１０１  データパッキング部
１０２  ライトタイミング用のＦＩＦＯメモリ
１０３  リードタイミング用のＦＩＦＯメモリ
１０４  データアンパッキング部  
１０５  カラムアドレスカウンタ
１０６  バンクカウンタ
１０７  ロウアドレスカウンタ
１０８  アドレスカウント比較部
１０９  マルチプレクサ
１１０  基準信号生成部（信号生成部）
１１１  リード・ライト制御カウンタ
１１２  蓄積容量判定部
１１３  ＳＤＲＡＭ制御部
１１４  ディレイ回路
３０１  アドレス生成部
３０３  ＳＤＲＡＭ（記憶手段）
３０４  書き込み処理部
３０５  信号分離部
３０６  読み出し処理部
【図１】
2010173313.tif 000003
【図２】
2010173313.tif 000004
【図３】
2010173313.tif 000005
【図４】
2010173313.tif 000006
【図５】
2010173313.tif 000007
【図６】
2010173313.tif 000008
【図７】
2010173313.tif 000009
【図８】
2010173313.tif 000010
【図９】
2010173313.tif 000011
【図１０】
2010173313.tif 000012
【図１１】
2010173313.tif 000013
【図１２】
2010173313.tif 000014
【図１３】
2010173313.tif 000015
【図１４】
2010173313.tif 000016