(57)【要約】【課題】電池の劣化抑制や電源装置の小型化を図りつつ、キャパシタを短時間で使用可能な状態に充電することが可能となる電源装置の提供。【解決手段】電源装置２は、電池１と並列に接続されるキャパシタ１０と、キャパシタ１０と直列に接続され、半導体スイッチング素子から成る２つのスイッチング回路３１，３２と、スイッチング回路３１に並列に接続され、半導体スイッチング素子から成るプリチャージスイッチング回路３３と、キャパシタ１０の電圧が電池１の電圧よりも低いときに、プリチャージスイッチング回路３３とスイッチング回路３２とを制御して、キャパシタのプリチャージ電流制限を行う制御部１４と、を備える。その結果、プリチャージスイッチング回路３３とスイッチング回路３２とで電流制限時の損失が分担される。【選択図】図１
2010193588.tif 000002
【特許請求の範囲】
【請求項１】
電池と並列に接続されるキャパシタと、
前記キャパシタと直列に接続された２つのスイッチング回路と、
前記２つのスイッチング回路の一方に並列に接続されたプリチャージスイッチング回路と、
前記キャパシタの電圧が前記電池の電圧よりも低いときに、前記プリチャージスイッチング回路と前記２つのスイッチング回路の少なくとも１つとを制御して前記キャパシタのプリチャージ電流制限を行う制御部と、を備えたことを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置において、
前記２つのスイッチング回路および前記プリチャージスイッチング回路は、１つの半導体スイッチング素子または並列接続された複数の半導体スイッチング素子を備えることを特徴とする電源装置。
【請求項３】
請求項２に記載の電源装置において、
前記プリチャージ電流制限時に、前記各スイッチング回路を構成する半導体スイッチング素子をオフ制御すると共に、前記プリチャージスイッチング回路を構成する半導体スイッチング素子をオン制御して、前記プリチャージスイッチング回路と、該プリチャージスイッチング回路が並列接続されていないスイッチング回路の半導体スイッチング素子の内蔵ダイオードとを通電状態とすることを特徴とする電源装置。
【請求項４】
請求項２に記載の電源装置において、
前記プリチャージ電流制限時に、前記各スイッチング回路を構成する半導体スイッチング素子をオフ制御すると共に、前記プリチャージスイッチング回路を構成する半導体スイッチング素子をＰＷＭ（Pulse Width Modulation）制御して、前記プリチャージスイッチング回路と、該プリチャージスイッチング回路が並列接続されていないスイッチング回路の半導体スイッチング素子の内蔵ダイオードとを通電状態とすることを特徴とする電源装置。
【請求項５】
請求項２に記載の電源装置において、
前記プリチャージ電流制限時に、前記各スイッチング回路を構成する半導体スイッチング素子をオフ制御すると共に、前記プリチャージスイッチング回路を構成する半導体スイッチング素子のゲート電圧を制御して、前記プリチャージスイッチング回路と、該プリチャージスイッチング回路が並列接続されていないスイッチング回路の半導体スイッチング素子の内蔵ダイオードとを通電状態とすることを特徴とする電源装置。
【請求項６】
請求項３〜５のいずれか一項に記載の電源装置において、
前記プリチャージスイッチング回路に並列接続されたスイッチング回路の半導体スイッチング素子をＰＷＭ（Pulse Width Modulation）制御して、該スイッチング回路を通電状態とすることを特徴とする電源装置。
【請求項７】
請求項２に記載の電源装置において、
前記キャパシタに、リチウムイオンをドープさせたハイブリッドキャパシタを用いたことを特徴とする電源装置。
【請求項８】
請求項７に記載の電源装置において、
プリチャージ電流制限時に、前記ハイブリッドキャパシタの内部抵抗に擬似的増加が生じるように、前記プリチャージスイッチング回路の各半導体スイッチング素子をステップ的にオン制御することを特徴とする電源装置。
【請求項９】
電池と並列に接続されるキャパシタと、
前記キャパシタと直列に接続され、１つの半導体スイッチング素子または並列接続された複数の半導体スイッチング素子から成る２つのスイッチング回路と、
前記キャパシタの電圧が前記電池の電圧よりも低いときに、前記２つのスイッチング回路で電流制限時の損失を分担するように各スイッチング回路の半導体スイッチング素子を制御して、前記キャパシタのプリチャージ電流制限を行う制御部と、を備えたことを特徴とする電源装置。
【請求項１０】
請求項９に記載の電源装置において、
前記プリチャージ電流制限時に、一方のスイッチング回路の半導体スイッチング素子をオフ制御すると共に、他方のスイッチング回路の半導体スイッチング素子をＰＷＭ制御して、前記一方のスイッチング回路の半導体スイッチング素子の内蔵ダイオードと、前記他方のスイッチング回路とを通電状態とすることを特徴とする電源装置。
【請求項１１】
請求項９に記載の電源装置において、
前記プリチャージ電流制限時に、一方のスイッチング回路の半導体スイッチング素子をオフ制御すると共に、他方のスイッチング回路の半導体スイッチング素子のゲート電圧を制御して、前記一方のスイッチング回路の半導体スイッチング素子の内蔵ダイオードと、前記他方のスイッチング回路とを通電状態とすることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタと電池とを備えるハイブリッド構成の電源装置に関する。
【背景技術】
【０００２】
近年の電池技術の進歩によって、ハイブリッド車の普及が急速に進んでいる。このようなハイブリッド車は電池によってモータ等を駆動したり、減速時のエネルギーを電池に回生したりする電源システムを採用している。このような電源システムにおいては、新型電池の出現，小型軽量化および高出力密度化によってシール鉛バッテリーからＮｉ水素電池、さらにはＬｉイオン電池へと発展してきた。いずれの電池においてもエネルギー密度を高めるため、電池活物質の開発や、高容量かつ高出力の電池構造の開発が行われ、出力密度が高く、より使用時間の長い電源を実現する努力が払われている。
【０００３】
しかしながら、自動車分野において、より一層の燃費改善への努力がなされているが、今後も二酸化炭素などの排出物削減のために既存の自動車にも新しい燃費改善機能を追加する傾向が予想される。そのため、より低損失の電源、すなわち、内部抵抗の小さい電源を必要とする方向に向かうことになる。
【０００４】
前記のような低抵抗の電源を二次電池において実現する場合は、その最大出力電流の小ささが問題になる。そのため、出力電流の制限を必要としない大容量電気化学キャパシタの必要性が高まっていて、その一例として、電気二重層キャパシタ（ＥＤＬＣ）が一般的に知られている。電気二重層キャパシタは、平滑用などに使用されるようなコンデンサと電池との中間的な特性を示す。また、電気二重層キャパシタと電池の中間的な特性を示すより高エネルギー密度のキャパシタとして、リチウムイオンをドープしたハイブリッドキャパシタ(ＨＣ)があげられる。
【０００５】
これらキャパシタに関しては、エネルギー密度は小さいが出力密度が電池よりも高いことから、瞬間的な出力が要求されるアイドリングストップシステムに適用した例が知られる。ただし、一般的にキャパシタは自己放電が大きいため、鉛蓄電池等の電池とのハイブリッド構成で使用される。鉛蓄電池とキャパシタとを接続するスイッチには、機械式のリレーやＭＯＳＦＥＴ（metal oxide field-effect transistor）等の半導体スイッチング素子が使用される。
【０００６】
ところで、キャパシタは自己放電が大きいため、例えば長期保管後の再スタート時には、鉛蓄電池とキャパシタとの間に大きな電位差が生じやすい。このように電位差がある状態で鉛蓄電池とキャパシタとの間のスイッチをオンにすると、キャパシタの内部抵抗が小さいため、鉛蓄電池から過大な電流が流れることになり、鉛蓄電池の寿命劣化につながる。
【０００７】
このような過大な電流が流れるのを防止する方法として、スイッチと並列に制限抵抗とスイッチとを設けて、制限抵抗を介してキャパシタへ電流を流すことにより充電電流を制限する方法（プリチャージ）が知られている（例えば、特許文献１参照）。
【０００８】
また、制限抵抗の代わりに半導体スイッチング素子をスイッチと並列に設けて、その半導体スイッチング素子を用いてプリチャージ機能を実現する構成も知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−３１２１５６号公報
【特許文献２】特開２００７−１４３２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、数百〜数千Ｆの大容量キャパシタを、制限抵抗を介してプリチャージすると、ＣＲの時定数によって充電時間が長くなり過ぎるという問題が生じる。なお、この充電時間を短くするためには制限抵抗の抵抗値を小さくする必要があるが、制限抵抗値を小さくしてより大きな電流を流す場合には、電流値に合わせて制限抵抗の定格電力値を大きくせざるを得ない。そのため、制限抵抗の大型化および高コスト化を招き、さらには、制限抵抗の発熱を処理する冷却構造も追加する必要が生じる。
【００１１】
一方、制限抵抗の代わりに半導体スイッチング素子のみでプリチャージを行う構成の場合には、半導体スイッチング素子の定格容量を超えないように、半導体スイッチング素子の制御電圧を制御する必要があった。そのため、数十から数百Ａの大電流を流すことは難しく、プリチャージ時間が長くなってしまう。また、半導体スイッチング素子の温度を監視するなどの冷却関係を、検討する必要が生じる。
【課題を解決するための手段】
【００１２】
請求項１の発明による電源装置は、電池と並列に接続されるキャパシタと、キャパシタと直列に接続された２つのスイッチング回路と、２つのスイッチング回路の一方に並列に接続されたプリチャージスイッチング回路と、キャパシタの電圧が電池の電圧よりも低いときに、プリチャージスイッチング回路と２つのスイッチング回路の少なくとも１つとを制御してキャパシタのプリチャージ電流制限を行う制御部と、を備えたことを特徴とする。
請求項９の発明による電源装置は、電池と並列に接続されるキャパシタと、キャパシタと直列に接続され、１つの半導体スイッチング素子または並列接続された複数の半導体スイッチング素子から成る２つのスイッチング回路と、キャパシタの電圧が電池の電圧よりも低いときに、２つのスイッチング回路で電流制限時の損失を分担するように各スイッチング回路の半導体スイッチング素子を制御して、キャパシタのプリチャージ電流制限を行う制御部と、を備えたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、電池の劣化抑制や電源装置の小型化を図りつつ、キャパシタを短時間で使用可能な状態に充電することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施の形態による電源装置を、回転電機の駆動に用いた場合の概略ブロック図である。
【図２】プリチャージ時の充電電流経路を示す図である。
【図３】制御手順を示すフローチャートである。
【図４】充電遮断用ＭＯＳＦＥＴ３１および放電遮断用ＭＯＳＦＥＴ３２を、それぞれ、並列接続された複数のＭＯＳＦＥＴで構成した場合の図である。
【図５】本発明の第２の実施の形態による電源装置を説明する図である。
【図６】本発明の第３の実施の形態による電源装置を説明する図である。
【発明を実施するための形態】
【００１５】
以下、図を参照して本発明を実施するための形態について説明する。
―第１の実施の形態―
図１は、本発明の第１の実施の形態による電源装置を、回転電機の駆動に用いた場合の概略ブロック図である。図１において、電源装置２は、リレー５ａ，５ｂを介してインバータ装置４に接続される。回転電機３は、インバータ装置４により回転駆動される。回転電機３は、車両のアイドリングストップシステムにおけるエンジン起動用のスタータモータやモータジェネレータを構成している。
【００１６】
電源装置２は、鉛蓄電池などの二次電池１と並列接続されるキャパシタ１０、充電遮断用ＭＯＳＦＥＴ３１、放電遮断用ＭＯＳＦＥＴ３２、プリチャージ用ＭＯＳＦＥＴ３３、ゲートドライバ１２、制御部１４、電圧検出部１６、温度検出部１８、電流検出部２０を備えている。
【００１７】
本実施の形態では、キャパシタ１０として電気二重層キャパシタを用いているが、電気二重層キャパシタと同様の保護制御が必要とされる大容量キャパシタであれば、本発明は適用可能である。キャパシタ１０は、複数のセルから成る。本実施の形態では、各ＭＯＳＦＥＴ３１〜３３にＮチャネルＭＯＳＦＥＴを使用することでより低抵抗な構成としているが、もちろん各ＭＯＳＦＥＴの全てもしくはいずれか１つにＰチャネルＭＯＳＦＥＴを使用しても構わないし、同様の機能を実現できるものであれば適用可能である。
【００１８】
また、放電遮断用ＭＯＳＦＥＴ３２，充電遮断用ＭＯＳＦＥＴ３１およびプリチャージ用ＭＯＳＦＥＴ３３にＮチャネルＭＯＳＦＥＴを使用する場合、ＭＯＳＦＥＴのゲートを駆動するゲートドライバ１２には、昇圧型ゲートドライバが用いられる。昇圧型ゲートドライバは、チャージポンプ型等ＮチャネルＭＯＳＦＥＴのゲート駆動が可能なものであればどのようなものでも構わない。
【００１９】
制御部１４は電源装置全体の制御を行うものであり、専用のＩＣや汎用マイコンが用いられるが、同様の機能が実現できるものであればこれらに限らない。制御部１４は、ゲートドライバ１２を制御する制御機能の他に、各部電圧の監視機能、キャパシタ１０の各セル電圧を調整するバランススイッチ機能、上位への通信機能等を備える。
【００２０】
制御部１４が監視する各部電圧としては、二次電池１の総電圧、電圧検出部１６によって検出されるキャパシタ１０の各セル電圧や総電圧、電流検出部２０の出力，温度検出部１８の出力などがある。各部からの出力は、制御部１４に設けられたＡ／ＤコンバータによりＡ／Ｄ変換され取り込まれる。また、上位への通信機能としては、ＣＡＮ(Controller Area Network)、Ｉ２Ｃ(Inter-Integrated Circuit)、ＳＰＩ(System Packet Interface)など、必要なものであればどのようなものでも構わない。本実施の形態では、回転電機３を起動する際の起動信号（ＩＧＮ信号）が、通信機能を介して上位から入力される。
【００２１】
本実施の形態では、電流検出部２０として、ホール素子により電流検出を行うものが用いられるが、放電遮断用ＭＯＳＦＥＴ３２から充電遮断用ＭＯＳＦＥＴ３１までの両端電圧の差動アンプ検出や、シャント抵抗の電圧測定や、カレントトランスの電圧測定などによって電流検出するものでも良い。また、検出した電流値は、制御部１４に内蔵されたＡ／Ｄコンバータにより取得することを想定しているが、同様の機能が実現できるものであればどのようなものでも構わない。
【００２２】
温度検出部１８は、ＮＴＣサーミスタもしくはＰＴＣサーミスタと抵抗を直列とした分圧による検出や、温度ＩＣによる検出などが考えられるが、これも同様の機能が実現できるものであれば構わない。温度検出の対象としては、キャパシタセル、ＭＯＳＦＥＴが実装されている基板、筐体などが考えられるが、必要に応じて追加しても構わない。なお、図１の温度検出部１８は、ＭＯＳＦＥＴが実装されている基板の温度を検出するものである。温度検出値は、制御部１４に内蔵されたＡ／Ｄコンバータにより取得することを想定しているが、同様の機能が実現できるものであればどのようなものでも構わない。
【００２３】
電力経路においては、キャパシタ１０から二次電池１への＋側の供給経路において、キャパシタ１０と直列に放電遮断用ＭＯＳＦＥＴ３２と充電遮断用ＭＯＳＦＥＴ３１が設けられている。充電遮断用ＭＯＳＦＥＴ３１には、プリチャージ用ＭＯＳＦＥＴ３３が並列に接続されている。なお、必要に応じて、放電遮断用ＭＯＳＦＥＴ３２と充電遮断用ＭＯＳＦＥＴ３１およびプリチャージ用ＭＯＳＦＥＴ３３との、どちらかをグランド側に移動させても良いし、＋側やグランド側にＭＯＳＦＥＴを追加で加えても良い。
【００２４】
放電遮断用ＭＯＳＦＥＴ３２は、ボディダイオード３２１の順方向がキャパシタ１０の放電電流方向と逆向きとなるように構成されている。充電遮断用ＭＯＳＦＥＴ３１とプリチャージ用ＭＯＳＦＥＴ３３は、ボディダイオード３１１，３３１の順方向とキャパシタ１０への充電電流方向とが逆向きとなるように構成されている。
【００２５】
充電遮断用ＭＯＳＦＥＴ３１は逆向きに接続されたボディダイオード３１１を有しているため、充電遮断用ＭＯＳＦＥＴ３１をオフしても、キャパシタ１０からの放電電流はボディダイオード３１１を順方向に流れることができ、放電電流は遮断されない。放電電流を遮断するスイッチとしては、放電遮断用ＭＯＳＦＥＴ３２が直列に設けられている。放電遮断用ＭＯＳＦＥＴ３２をオフすると、放電電流が遮断されることになる。ただし、ボディダイオード３２１の順方向は充電電流方向と同方向であるため、放電遮断用ＭＯＳＦＥＴ３２をオフしても充電電流はボディダイオード３２１を流れることができる。このように、２つのＭＯＳＦＥＴ３１，３２を逆向きに直列接続することで、充電電流および放電電流の両方に対して遮断・非遮断動作を行なうことができる。
【００２６】
なお、図１に示す例では、充電遮断用ＭＯＳＦＥＴ３１を電源ライン側（＋側）に配置し、放電遮断用ＭＯＳＦＥＴ３２をキャパシタ１側に配置したが、逆に配置しても構わない。
【００２７】
通常状態、すなわち二次電池１とキャパシタ１０との間に電位差がなくプリチャージが行なわれない状態においては、充電遮断用ＭＯＳＦＥＴ３１、放電遮断用ＭＯＳＦＥＴ３２およびプリチャージ用ＭＯＳＦＥＴ３３は、全てオン状態とされている。ＩＧＮ起動時には回転電機３に大電流が流れるため、充電遮断用ＭＯＳＦＥＴ３１および放電遮断用ＭＯＳＦＥＴ３２には大電流に対応したＭＯＳＦＥＴが用いられる。
【００２８】
次に、本実施形態における制御方法について述べる。図２はプリチャージ時の充電電流経路を示す図である。図２では、制御方法の説明に必要なキャパシタ１０、二次電池１およびＭＯＳＦＥＴ３１〜３３を示した。図３は制御手順を示すフローチャートであり、制御プログラムは制御部１４において実行される。
【００２９】
制御部１４に上位から起動信号ＩＧＮが入力されると、ステップＳ１００に進む。ステップＳ１００では、制御部１４は二次電池１の総電圧とキャパシタ１０の総電圧とを比較し、それらの電位差が予め設定された電位差閾値以上か否かを判定する。すなわち、キャパシタ１０の電圧が二次電池１の電圧よりも低く、プリチャージが必要か否かを判定する。電位差閾値としては、放電遮断用ＭＯＳＦＥＴ３２のボディダイオード３２１の順方向電圧（例えば、０．５Ｖ）が考えられるが、必ずしもこれに限らない。
【００３０】
ステップＳ１００で二次電池１とキャパシタ１０との電位差が電位差閾値よりも小さいと判定されると、ステップＳ１２０へ進み、各ＭＯＳＦＥＴ３１〜３３をオン状態、すなわち、キャパシタ１の充放電を自由に行なうことができる通常状態に設定する。その後、ステップＳ１３０へ進んで、電源装置としての通常の動作がスタートする。
【００３１】
一方、ステップＳ１００で電位差閾値以上と判定されると、ステップＳ１１５へ進んでプリチャージ動作のための処理が実行される。ステップＳ１１５では、プリチャージ動作を行なうために、制御部１４はゲートドライバ１２に指令して、充電遮断用ＭＯＳＦＥＴ３１と放電遮断用ＭＯＳＦＥＴ３２をオフし、プリチャージ用ＭＯＳＦＥＴ３３についてはオン状態のままとする。このとき、充電電流は破線で示すような経路でキャパシタ１０に流れ込む。
【００３２】
オフ状態の放電遮断用ＭＯＳＦＥＴ３２においては、充電電流はボディダイオード３２１のみを通過する。一方、オフ状態の充電遮断用ＭＯＳＦＥＴ３１については、充電電流は通過することができず、オン状態のプリチャージ用ＭＯＳＦＥＴ３３を経由してキャパシタ１０に流れ込む。このようにして、キャパシタ１０の充電が行なわれる。なお、プリチャージ用ＭＯＳＦＥＴ３３は、通常必要なゲート電圧でオン状態を保持するように制御されるが、ゲート電圧を調整してプリチャージ用ＭＯＳＦＥＴ３３のオン抵抗を調整することにより、充電電流値をより最適な値に調整するようにしても良い。
【００３３】
例えば、プリチャージ時の素子温度が高くなり過ぎる場合には、ゲート電圧を下げて充電電流値を下げるようにする。また、プリチャージ用ＭＯＳＦＥＴ３３のゲートにＰＷＭ（Pulse Width Modulation）パルスを印加して、ＰＷＭ制御により充電電流量を調整しても良い。
【００３４】
従来は、プリチャージ時の電流制限のために、制限抵抗またはプリチャージ用の半導体スイッチング素子（プリチャージ用ＭＯＳＦＥＴ３３に相当する）のみで損失を負担しなければならなかった。また、制限抵抗やプリチャージ用半導体スイッチング素子の許容損失が小さいことから、数十から数百Ａの大電流を流すことは難しかった。
【００３５】
しかし、本実施の形態では、プリチャージ時の電流制限における損失を、放電遮断用ＭＯＳＦＥＴ３２のボディダイオード３２１による損失と、プリチャージ用ＭＯＳＦＥＴ３３のオン抵抗による損失とで分担することになり、放熱が２つのＭＯＳＦＥＴ３１，３２に分散され放熱性能の向上を図ることができる。さらに、キャパシタ１０には内部抵抗があるため、この内部抵抗による損失によっても分担されることになる。
【００３６】
図２に示した構成では、プリチャージで大電流を流した場合の各ＭＯＳＦＥＴ３２，３３およびキャパシタ１０の損失Ｗ(32)、Ｗ(33)、Ｗ(20)の大きさは、Ｗ(32)＞Ｗ(33) ≧Ｗ(20)の順となり、もともと大電流通電用として放熱性に優れた設計となっている放電遮断用ＭＯＳＦＥＴ３２に損失を分散していることに特長がある。
【００３７】
なお、上述した実施の形態では、キャパシタ１０に電気二重層キャパシタを適用した場合を例に説明したが、キャパシタ１０にリチウムイオンを負極にドープしたハイブリッドキャパシタを適用した場合には、プリチャージ時にプリチャージ用ＭＯＳＦＥＴ３３のゲートへの電圧印加をステップ的に急激に行うようにする。ハイブリッドキャパシタの場合、充電開始の際の電流をステップ的に急激に立ち上げると、端子電圧が開放電圧に対して大きく低下する現象が見られる。すなわち、電流をステップ的に立ち上げることで、内部抵抗を擬似的に増加させることができる。
【００３８】
この擬似的な内部抵抗の増加は、プリチャージ動作時間程度であれば継続されることが分かっている。そこで、キャパシタ１０にハイブリッドキャパシタを用いる場合には、プリチャージ用ＭＯＳＦＥＴ３３のゲートへの電圧印加をステップ的に急激に行って内部抵抗を擬似的に増加させ、キャパシタ１０の負担する損失を大きくすることができる。その結果、損失に関する放電遮断用ＭＯＳＦＥＴ３２とプリチャージ用ＭＯＳＦＥＴ３３の負担分が小さくなり、二次電池１とキャパシタ１０との間の電位差がより大きくなってプリチャージ電流がより大きい場合にも、容易に対応することが可能となる。
【００３９】
図１，２に示す例では、充電遮断用ＭＯＳＦＥＴ３１、放電遮断用ＭＯＳＦＥＴ３２、プリチャージ用ＭＯＳＦＥＴ３３に１個のＭＯＳＦＥＴを用いた。しかし、図４に示すように、通常使用時に大電流を流すことを想定している充電遮断用ＭＯＳＦＥＴ３１および放電遮断用ＭＯＳＦＥＴ３２を、それぞれ、並列接続された複数のＭＯＳＦＥＴで構成するようにしても良い。もちろん、プリチャージ用ＭＯＳＦＥＴ３３についても、並列接続された複数のＭＯＳＦＥＴで構成するようにしても良い。また、並列接続となっている充電遮断用ＭＯＳＦＥＴ３１とプリチャージ用ＭＯＳＦＥＴ３３を一体化し、その一体化したものとして、ゲートを別々に駆動できるワンチップ品を使用しても構わない。
【００４０】
上述したように、本実施の形態では、二次電池１と並列に接続されるキャパシタ１０を備える電源装置において、キャパシタ１０と直列に接続された充電遮断用ＭＯＳＦＥＴ３１および放電遮断用ＭＯＳＦＥＴ３２と、充電遮断用ＭＯＳＦＥＴ３１に並列接続されるプリチャージ用ＭＯＳＦＥＴ３３とを備え、キャパシタ１０の電圧が二次電池１の電圧よりも低いときに、プリチャージ用ＭＯＳＦＥＴ３３と放電遮断用ＭＯＳＦＥＴ３２とで電流制限時の損失を分担するようにした。
【００４１】
このように、個々のＭＯＳＦＥＴの負担を減少させることができるため、放熱性が向上するとともに、プリチャージ時に大電流を継続して流すことが可能となる。その結果、プリチャージ電流値を二次電池１にとって負担とならない値に制限して二次電池１の温度上昇の抑制や劣化抑制を図りつつ、キャパシタ１０を短時間で使用可能な状態に充電することが可能となる。
【００４２】
なお、ＭＯＳＦＥＴ３１，３２はキャパシタ１０の電力経路の開閉を行うスイッチング回路の機能を有するものであり、そのＭＯＳＦＥＴ３２のボディダイオード３２１にのみにプリチャージ時の電流を流すことで、ＭＯＳＦＥＴ３２は損失を分担する素子としても機能している。
【００４３】
また、スイッチング回路としてのＭＯＳＦＥＴ３１，３２のそれぞれを、並列接続された複数のＭＯＳＦＥＴで構成することで、大電流に容易に対応することができ、かつ、ＭＯＳＦＥＴ３２における損失をより多数の素子に分散させることができる。なお、プリチャージ用ＭＯＳＦＥＴ３３についても並列接続された複数のＭＯＳＦＥＴで構成することにより、損失をより分散させることができ、定格容量の小さなＭＯＳＦＥＴを利用することができる。また、プリチャージ用ＭＯＳＦＥＴ３３を単にオン制御するかわりに、ゲート電圧を調整したり、ＰＷＭ制御したりしてプリチャージ電流値を所望の値に調整することも可能となる。
【００４４】
―第２の実施の形態―
図５は、本発明の第２の実施の形態による電源装置を説明する図であり、第１の実施の形態における図２に対応するものである。なお、その他の構成は第１の実施の形態と同様であり、説明を省略する。第２の実施の形態では、図５に示すようにキャパシタ１０から二次電池１への＋側の供給経路において、キャパシタ１０と直列に放電遮断用ＭＯＳＦＥＴ３２と充電遮断用ＭＯＳＦＥＴ３１が設けられている。なお、第１の実施の形態の場合と同様に、必要に応じてＭＯＳＦＥＴ３１，３２のどちらかをグランド側に移動させても良いし、＋側やグランド側にＭＯＳＦＥＴを追加で加えても良い。
【００４５】
通常時は、ＭＯＳＦＥＴ３１，３２の両方をオン状態とする。プリチャージ時には、図５に示すように放電遮断用ＭＯＳＦＥＴ３２をオフするとともに、充電遮断用ＭＯＳＦＥＴ３１のゲートをＰＷＭ制御する。その結果、充電電流は、破線で示すように、放電遮断用ＭＯＳＦＥＴ３２のボディダイオード３２１および充電遮断用ＭＯＳＦＥＴ３１を通って、キャパシタ１０に流れ込む。充電遮断用ＭＯＳＦＥＴ３１におけるＰＷＭ制御は、二次電池１とキャパシタ１０との電位差に応じて調整される。
【００４６】
第２の実施の形態では、大電流に対応したＭＯＳＦＥＴ３１，３２およびキャパシタ１０の内部抵抗で損失を分担することになり、放熱性能の向上が実現できる。また、プリチャージで大電流を流した場合の各ＭＯＳＦＥＴ３１，３２およびキャパシタ１０の損失Ｗ(31)、Ｗ(32)、Ｗ(20)の大きさは、Ｗ(32)≧Ｗ(31) ＞Ｗ(20)の順となり、もともと大電流対応で放熱性に優れた設計となっている放電遮断用ＭＯＳＦＥＴ３２および充電遮断用ＭＯＳＦＥＴ３１に、損失を分散するようにしていることも特長である。
【００４７】
上述したように、第２の実施の形態では、二次電池１と並列に接続されるキャパシタ１０を備える電源装置において、キャパシタ１０と直列に接続された充電遮断用ＭＯＳＦＥＴ３１および放電遮断用ＭＯＳＦＥＴ３２をスイッチング回路として備え、キャパシタ１０の電圧が二次電池１の電圧よりも低いときに、充電遮断用ＭＯＳＦＥＴ３１および放電遮断用ＭＯＳＦＥＴ３２で電流制限時の損失を分担するようにした。
【００４８】
このように、個々のＭＯＳＦＥＴの負担を減少させることができるため、放熱性が向上するとともに、プリチャージ時に大電流を継続して流すことが可能となる。その結果、プリチャージ電流値を二次電池１にとって負担とならない値に制限して二次電池１の温度上昇の抑制や劣化抑制を図りつつ、キャパシタ１０を短時間で使用可能な状態に充電することが可能となる。さらに、第１の実施の形態と比較した場合、プリチャージ用ＭＯＳＦＥＴ３３が省略されるため、低コスト化および小型化をより図ることができる。
【００４９】
なお、充電遮断用ＭＯＳＦＥＴ３１にプリチャージ用ＭＯＳＦＥＴ３３を並列接続させて、３つのＭＯＳＦＥＴで損失を分担するようにしても良い。その場合、プリチャージ用ＭＯＳＦＥＴ３３を単にオン制御するだけでなく、ゲート電圧を調整するような制御を行っても良いし、ＰＷＭ制御を行っても良い。また、第１の実施の形態で記載したように、ＭＯＳＦＥＴ３１〜３３を、並列接続された複数のＭＯＳＦＥＴで構成しても良い。
【００５０】
―第３の実施の形態―
図６は、本発明の第３の実施の形態による電源装置を説明する図であり、第１の実施の形態における図２に対応するものである。上述した第１の実施の形態では、半導体スイッチング素子としてＭＯＳＦＥＴを使用したが、本実施の形態では、キャパシタ１０として高電圧のキャパシタモジュールを使用し、ＭＯＳＦＥＴに代えてＩＧＢＴ（insulated gate bipolar transistor）モジュールを使用するようにした。
【００５１】
図６に示すように、キャパシタ１０から二次電池１への＋側の供給経路において、キャパシタ１０と直列に放電遮断用ＩＧＢＴ４２および充電遮断用ＩＧＢＴ４１が設けられる。充電遮断用ＩＧＢＴ４１には、プリチャージ用ＩＧＢＴ４３が並列に接続されている。すなわち、図２示すＭＯＳＦＥＴ３１〜３３を、ＩＧＢＴ４１〜４３に置き換えたものである。
【００５２】
なお、必要に応じて、放電遮断用ＩＧＢＴ４２と充電遮断用ＩＧＢＴ４１およびプリチャージ用ＩＧＢＴ４３との、どちらかをグランド側に移動させても良いし、＋側やグランド側にＩＧＢＴを追加で加えても良い。また、高電圧のキャパシタ１０には、ハイブリッドキャパシタが適用される。電気二重層キャパシタよりも最大セル電圧の高いハイブリッドキャパシタを適用することで、直列セル数を低下させることが可能となる。
【００５３】
放電遮断用ＩＧＢＴ４２は、ボディダイオードがキャパシタ１０の放電電流方向と逆向きに接続される構成となっている。一方、充電遮断用ＩＧＢＴ４１およびプリチャージ用ＩＧＢＴ３３は、ボディダイオードがキャパシタ１０への充電電流方向と逆向きに接続される構成となっている。なお、本実施の形態においては高電圧であるため、プリチャージ用ＩＧＢＴ３１の代わりにプリチャージ用リレーを用いても構わない。
【００５４】
次に、第３の実施の形態における制御方法について説明する。通常状態においては、充電遮断用ＩＧＢＴ４１，放電遮断用ＩＧＢＴ４２およびプリチャージ用ＩＧＢＴ４３の３つともオン状態となっている。外部からの起動信号ＩＮＧが入力された後、キャパシタ１０の総電圧と二次電池１の電圧を比較し、キャパシタ１０の電圧が二次電池１の電圧よりも低い場合にはプリチャージ動作を行う。この際の判定基準である電位差閾値は、放電遮断用ＩＧＢＴ４２のボディダイオードの順方向電圧（例えば、０．５Ｖ）以上と設定するが、必要に応じて変更しても構わない。
【００５５】
プリチャージ時のキャパシタ１０への充電電流経路は図６の破線で示す通りであり、充電電流は放電遮断用ＩＧＢＴ４２のボディダイオードを通過した後、プリチャージ用ＩＧＢＴ４３を通過してキャパシタ１０に流れ込む。前述したように、ハイブリッドキャパシタは、ステップ的に電流を制御することで内部抵抗を擬似的に増加させることができる。したがって、プリチャージ用ＩＧＢＴ４３をステップ的に駆動させることで、内部抵抗の擬似的な増加によりキャパシタ１０の負担する損失分を大きくすることができる。その結果、二次電池１とキャパシタ１０との間の電位差が大きい場合でも、十分対応することが可能となる。
【００５６】
上述した例では、プリチャージ用ＩＧＢＴ４３には通常必要なゲート電圧をステップ的に印加されるが、ゲート電圧を調整することでプリチャージ用ＩＧＢＴ４３のオン抵抗を調整したり、プリチャージ用ＩＧＢＴ４３のゲートにＰＷＭパルスを印加したりすることで、プリチャージ電流をＰＷＭ制御により調整するようにしても良い。
【００５７】
従来は、プリチャージ時の電流制限のために、制限抵抗か、半導体スイッチング素子（ＭＯＳＦＥＴ）のみで損失を負担しなければならなかった。さらに、制限抵抗やスイッチング素子の許容損失が小さいことから、数十から数百Aの大電流を流すことは難しいという欠点があった。しかし、本実施の形態では、大電流放電に対応した放電遮断用ＩＧＢＴ４２とプリチャージ用ＩＧＢＴ４３とキャパシタ１０の内部抵抗とで損失を分担することになり、放熱性能の向上が実現できる。
【００５８】
本実施の形態では、プリチャージで大電流を流した場合のキャパシタ１０（ハイブリッドキャパシタ）、ＩＧＢＴ４２，４３の損失Ｗ(20)、Ｗ(42)、Ｗ(43)は、Ｗ(20)＞Ｗ(42)＞Ｗ(43)の順の大きさとなり、もともと大電流放電のために放熱性に優れた設計となっている放電遮断用ＩＧＢＴ４２に損失を分散していることに特長がある。また、プリチャージ時に大電流を流すことが可能であるため、キャパシタ１０を短時間で使用可能な状態にすることが実現できる。さらに、従来用いていたリレーや制限抵抗の代わりに半導体スイッチング素子を用いているので、小型化、低コスト化を図ることができる。
【００５９】
なお、プリチャージ用ＩＧＢＴ３１の代わりにプリチャージ用リレーを用いた場合、プリチャージ時にリレーを閉じる。損失は、放電遮断用ＩＧＢＴ４２とキャパシタ１０の内部抵抗とにより分担される。
【００６０】
上述した実施の形態では、車両のアイドリングストップシステムに適用した場合を例に説明したが、これに限らず、種々の負荷への電力を供給するハイブリッド構成の電源装置に適用することができる。なお、以上の説明はあくまでも一例であり、本発明の特徴を損なわない限り、本発明は上記実施の形態に何ら限定されるものではない。また、実施の形態と変形例の一つ、もしくは複数を組み合わせることも可能である。
【符号の説明】
【００６１】
１：二次電池、２：電源装置、３：回転電機、４：インバータ装置、１０：キャパシタ、１２：ゲートドライバ、１４：制御部、３１：充電遮断用ＭＯＳＦＥＴ、３２：放電遮断用ＭＯＳＦＥＴ、３３：プリチャージ用ＭＯＳＦＥＴ、４１：充電遮断用ＩＧＢＴ、４２：放電遮断用ＩＧＢＴ，４３：プリチャージ用ＩＧＢＴ、３１１，３２１，３３１：ボディダイオード
【図１】
2010193588.tif 000003
【図２】
2010193588.tif 000004
【図３】
2010193588.tif 000005
【図４】
2010193588.tif 000006
【図５】
2010193588.tif 000007
【図６】
2010193588.tif 000008