(57)【要約】【課題】断線による不具合が無く、高速で駆動可能とする。【解決手段】薄膜トランジスタと該薄膜トランジスタのドレイン電極又はソース電極に接続された光電変換素子とを有する画素が２次元に複数配置された画素群と、一方向に配列された複数の前記画素に対応する前記薄膜トランジスタのゲートに共通に接続されたゲート線と、前記一方向と異なる方向に配列された複数の前記画素に対応する前記薄膜トランジスタのソース電極又はドレイン電極に共通に接続された信号線と、前記ゲート線に駆動信号を印加して前記薄膜トランジスタの駆動を行う駆動手段と、前記信号線に接続された信号読み出し手段と、を有するエリアセンサが提供される。【選択図】図４
2010193483.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタと該薄膜トランジスタのドレイン電極又はソース電極に接続された光電変換素子とを有する画素が２次元に複数配置された画素群と、
一方向に配列された複数の前記画素に対応する前記薄膜トランジスタのゲートに共通に接続されたゲート線と、前記一方向と異なる方向に配列された複数の前記画素に対応する前記薄膜トランジスタのソース電極又はドレイン電極に共通に接続された信号線と、前記ゲート線に駆動信号を印加して前記薄膜トランジスタの駆動を行う駆動手段と、前記信号線に接続された信号読み出し手段と、を有するエリアセンサにおいて、
前記画素群は、第１の画素群と第２の画素群とを含み、
複数の前記信号線は、前記第１の画素群に含まれ前記一方向と異なる方向に配列された複数の前記画素に対応する前記薄膜トランジスタのソース電極又はドレイン電極にのみ共通に接続された第１の信号線と、前記第２の画素群に含まれ前記一方向と異なる方向に配列された複数の前記画素に対応する前記薄膜トランジスタのソース電極又はドレイン電極にのみ共通に接続された第２の信号線と、を含み、
複数の前記信号読み出し手段は、前記第１の信号線に接続された第１の信号読み出し手段と、前記第２の信号線に接続された第２の信号読み出し手段と、を含み、
複数の前記ゲート線は、前記第１の画素群に含まれ前記一方向に配列された複数の前記画素に対応する前記薄膜トランジスタのゲートに共通に接続された第１のゲート線と、前記第２の画素群に含まれ前記一方向に配列された複数の前記画素に対応する前記薄膜トランジスタのゲートに共通に接続された第２のゲート線と、を含み、
複数の前記駆動手段は、前記第１のゲート線の一端に接続された第１の駆動手段と、前記第１のゲート線の他端に接続された第２の駆動手段と、前記第２のゲート線の一端に接続された第３の駆動手段と、前記第２のゲート線の他端に接続された第４の駆動手段と、を含み、
前記駆動信号は、前記第１の駆動手段と前記第２の駆動手段から前記第１のゲート線に同じタイミングで印加される第１の駆動信号と、前記第３の駆動手段と前記第４の駆動手段から同じタイミングで印加される第２の駆動信号と、を含み、
前記第１の駆動信号と前記第２の駆動信号は同じタイミングで印加されることを特徴とするエリアセンサ。
【請求項２】
前記駆動手段は駆動を開始させるためのスタート信号が入力するスタート信号入力部を有し、前記第１の駆動手段、第２の駆動手段、第３の駆動手段、及び第４の駆動手段は、前記スタート信号が同時に与えられるもしくは共通の前記スタート信号が与えられることを特徴とする請求項１に記載のエリアセンサ。
【請求項３】
前記第１の信号読み出し手段及び前記第２の信号読み出し手段から同じタイミングで信号読み出しが行われる請求項１又は２に記載のエリアセンサ。
【請求項４】
前記薄膜トランジスタはアモルファスシリコンからなる請求項１〜３のいずれか１項に記載のエリアセンサ。
【請求項５】
前記ゲート線の材料の比抵抗が１０μΩ・ｃｍを超えるものであることを特徴とする請求項１〜４のいずれか１項に記載のエリアセンサ。
【請求項６】
Ｘ線を前記光電変換素子が感知できる波長の光に変換する波長変換体を更に有する請求項１〜５のいずれか１項に記載のエリアセンサ。
【請求項７】
請求項１〜６のいずれか１項に記載のエリアセンサと、
電磁波発生源と、
を有する画像入力装置。
【請求項８】
薄膜トランジスタと該薄膜トランジスタのドレイン電極又はソース電極に接続された光電変換素子とを有する画素が２次元に複数配置された画素群と、一方向に配列された複数の前記画素に対応する前記薄膜トランジスタのゲートに共通に接続されたゲート線と、前記一方向と異なる方向に配列された複数の前記画素に対応する前記薄膜トランジスタのソース電極又はドレイン電極に共通に接続された信号線と、前記ゲート線に駆動信号を印加して前記薄膜トランジスタの駆動を行う駆動手段と、前記信号線に接続された信号読み出し手段と、を有するエリアセンサの駆動方法であって、
前記画素群は、第１の画素群と第２の画素群とを含み、
複数の前記信号線は、前記第１の画素群に含まれ前記一方向と異なる方向に配列された複数の前記画素に対応する前記薄膜トランジスタのソース電極又はドレイン電極にのみ共通に接続された第１の信号線と、前記第２の画素群に含まれ前記一方向と異なる方向に配列された複数の前記画素に対応する前記薄膜トランジスタのソース電極又はドレイン電極にのみ共通に接続された第２の信号線と、を含み、
複数の前記信号読み出し手段は、前記第１の信号線に接続された第１の信号読み出し手段と、前記第２の信号線に接続された第２の信号読み出し手段と、を含み、
複数の前記ゲート線は、前記第１の画素群に含まれ前記一方向に配列された複数の前記画素に対応する前記薄膜トランジスタのゲートに共通に接続された第１のゲート線と、前記第２の画素群に含まれ前記一方向に配列された複数の前記画素に対応する前記薄膜トランジスタのゲートに共通に接続された第２のゲート線と、を含み、
複数の前記駆動手段は、前記第１のゲート線の一端に接続された第１の駆動手段と、前記第１のゲート線の他端に接続された第２の駆動手段と、前記第２のゲート線の一端に接続された第３の駆動手段と、前記第２のゲート線の他端に接続された第４の駆動手段と、を含み、
前記駆動信号は、前記第１の駆動手段と前記第２の駆動手段から前記第１のゲート線に同じタイミングで印加される第１の駆動信号と、前記第３の駆動手段と前記第４の駆動手段から同じタイミングで印加される第２の駆動信号と、を含み、
前記第１の駆動信号と前記第２の駆動信号が同じタイミングで印加されることを特徴とするエリアセンサの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタルカメラ、Ｘ線撮影装置などに用いられるエリアセンサ、それを有するデジタルカメラ、Ｘ線撮影装置などの画像入力装置および該エリアセンサの駆動方法に関する。
【０００２】
詳しくは光電変換素子とスイッチ素子を有する画素を２次元的に配列したエリアセンサにおいて、各画素を駆動するための駆動信号を対向する２辺側から印加するようにしたエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法に関する。
【背景技術】
【０００３】
光電変換素子とスイッチ素子を有する画素を２次元的に配列したエリアセンサの一例を、図１１〜図１３を用いて説明する。
【０００４】
図１１は光電変換素子とスイッチ素子を画素に有するエリアセンサの一例の模式的回路図である。図１２（ａ）はエリアセンサのゲートラインの等価回路図、図１２（ｂ）及び図１２（ｃ）はゲートドライバからゲートラインに印加された駆動波形の状態を説明するための図で、図１２（ｂ）及び図１２（ｃ）それぞれ図１１及び図１２（ａ）におけるＡ点及びＢ点における駆動波形（ゲートパルス）の形状を説明するための概念図であり、図１３はエリアセンサにおけるゲートドライバの駆動の一例を説明するタイミング図である。
【０００５】
図１１に示されるエリアセンサの各画素Ｓは光電変換素子（ここではフォトダイオード）ＰＤと薄膜トランジスタ（ＴＦＴ）Ｔｒにより夫々構成されている。フォトダイオードＰＤのカソード電極はバイアスラインＶｓに接続され電源３によりバイアス電圧が印加されている。薄膜トランジスタＴｒのソース電極は画素列ごとにそれぞれデータラインＳｉｇ１〜ＳｉｇＮに接続され、薄膜トランジスタＴｒのゲート電極は画素行ごとにそれぞれゲートラインＶｇ１〜ＶｇＮに接続されている。この例においてエリアセンサの駆動に必要な配線はバイアスラインＶｓ、データラインＳｉｇ１〜ＳｉｇＮ、ゲートラインＶｇ１〜ＶｇＮである。またフォトダイオードＰＤのアノード電極と薄膜トランジスタＴｒのドレイン電極は各画素で相互に接続されている。この例ではデータラインＳｉｇ１〜ＳｉｇＮは垂直方向に、ゲートラインＶｇ１〜ＶｇＮは図中水平方向にそれぞれ配置されている。さらに各データラインＳｉｇ１〜ＳｉｇＮは読み出し装置１に接続されている。一般的に読み出し装置１はデータラインＳｉｇ１〜ＳｉｇＮがそれぞれ接続されるアンプ１ａ、各アンプ１ａからの信号が入力されるアナログマルチプレクサ１ｂなどにより構成される。一方、各ゲートラインＶｇ１〜ＶｇＮはゲートドライバ２に接続される。一般的にゲートドライバ２はシフトレジスタなどにより構成される。
【０００６】
各画素で光電変換された像情報はデータラインＳｉｇ１〜ＳｉｇＮを通じて読み出し装置１に転送され、１ゲートラインごとにシリアル信号として出力される。
【０００７】
上記エリアセンサではゲートドライバと読み出し装置が、それぞれ画素が配列された受像領域となる矩形領域の一辺でのみ接続されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−１１６０４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような接続関係とされたエリアセンサでは、ゲートラインあるいはデータラインに断線が生じた場合、断線から先の画素の駆動あるいは画素からの信号の転送ができないという課題を有していた。
【００１０】
また、断線が生じていない場合であっても、上記エリアセンサのゲートラインは抵抗を有している。特に、受像領域が大面積化されたり、画素配置が高細密化されてゲートライン幅が細くされたりした場合は、その抵抗が実質的に無視できない場合が生じる。上記エリアセンサのゲートラインはゲートライン自身の抵抗Ｒｖｇとゲートラインの寄生容量Ｃｖｇとにより等価回路的に図１２（ａ）のように表すことができる。従って図１１中ゲートラインＶｇＮのＡに印加されたゲートパルス（図１２（ｂ））は抵抗Ｒｖｇ、寄生容量Ｃｖｇにより、ゲートラインＶｇＮのＢでは信号に遅延が生じてしまい、図１２（ｃ）に示すように波形が変形し、しきい値（閾値）電圧Ｖｔｈを超える部分の波長幅が変化してしまう。一般にＴＦＴをＯＮして電荷を転送するにはしきい値電圧Ｖｔｈを超えた電圧が印加される時間が時間Ｔｂ以上必要である。ここで説明したような波形の遅延が生じると、この閾値電圧Ｖｔｈを超える時間が短くなるのでもとのパルス幅の時間Ｔａを長く設定して電荷転送に必要な時間Ｔｂを確保しなくてはならない。
【００１１】
図１３の駆動タイミング図に示すようにエリアセンサ全体を駆動するにはこの遅延のために、（Ｔａ−Ｔｂ）×Ｎ（Ｎはライン数）だけの余分な時間が必要となる。これはエリアセンサをよりいっそう高速で駆動するための妨げとなる場合がある。
【００１２】
このようにエリアセンサではゲートライン、データラインに断線が生じた場合に断線から先の駆動あるいは信号の転送ができないだけではなく、高速駆動を行うためにも改善の余地を有していた。
【００１３】
（発明の目的）
本発明はエリアセンサにおける上述の問題点を鑑みてなされたものであり、断線の影響がなくさらに高速駆動に適したエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法を提供することを目的としている。
【００１４】
また、本発明は、ゲートラインやデータラインのような受像領域を横断する配線の断線によって生じるような駆動不良やデータ取得ができなくなるといったような不具合が無く、安定した像情報の出力を行うことができ、信頼性に富んだエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法を提供することを目的とする。
【００１５】
加えて、本発明は、所望の駆動波形を供給することができ、高速で駆動することが可能となり、結果として動画取得にも適したエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法を実現することを目的とする。
【００１６】
更に、本発明は、より大面積の受像領域を有するエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法を提供でき、大面積化による駆動速度の低下も生じないかむしろ向上させることができ、あるいは、小面積の受像部を有するエリアセンサを組み合わせた場合に比べても、その駆動速度の低下を最小限にすることが可能であり、加えて、より高精細な読み取りや表示を可能にするエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明のエリアセンサは、薄膜トランジスタと該薄膜トランジスタのドレイン電極又はソース電極に接続された光電変換素子とを有する画素が２次元に複数配置された画素群と、一方向に配列された複数の前記画素に対応する前記薄膜トランジスタのゲートに共通に接続されたゲート線と、前記一方向と異なる方向に配列された複数の前記画素に対応する前記薄膜トランジスタのソース電極又はドレイン電極に共通に接続された信号線と、前記ゲート線に駆動信号を印加して前記薄膜トランジスタの駆動を行う駆動手段と、前記信号線に接続された信号読み出し手段と、を有するエリアセンサにおいて、前記画素群は、第１の画素群と第２の画素群とを含み、複数の前記信号線は、前記第１の画素群に含まれ前記一方向と異なる方向に配列された複数の前記画素に対応する前記薄膜トランジスタのソース電極又はドレイン電極にのみ共通に接続された第１の信号線と、前記第２の画素群に含まれ前記一方向と異なる方向に配列された複数の前記画素に対応する前記薄膜トランジスタのソース電極又はドレイン電極にのみ共通に接続された第２の信号線と、を含み、複数の前記信号読み出し手段は、前記第１の信号線に接続された第１の信号読み出し手段と、前記第２の信号線に接続された第２の信号読み出し手段と、を含み、複数の前記ゲート線は、前記第１の画素群に含まれ前記一方向に配列された複数の前記画素に対応する前記薄膜トランジスタのゲートに共通に接続された第１のゲート線と、前記第２の画素群に含まれ前記一方向に配列された複数の前記画素に対応する前記薄膜トランジスタのゲートに共通に接続された第２のゲート線と、を含み、複数の前記駆動手段は、前記第１のゲート線の一端に接続された第１の駆動手段と、前記第１のゲート線の他端に接続された第２の駆動手段と、前記第２のゲート線の一端に接続された第３の駆動手段と、前記第２のゲート線の他端に接続された第４の駆動手段と、を含み、前記駆動信号は、前記第１の駆動手段と前記第２の駆動手段から前記第１のゲート線に同じタイミングで印加される第１の駆動信号と、前記第３の駆動手段と前記第４の駆動手段から同じタイミングで印加される第２の駆動信号と、を含み、前記第１の駆動信号と前記第２の駆動信号は同じタイミングで印加されることを特徴とする。
【発明の効果】
【００１８】
本発明によればゲートライン（ゲート線）やデータラインのような受像領域を横断する配線の断線によって生じるような駆動不良やデータ取得ができなくなるといったような不具合が無く、安定した像情報の出力を行うことができ、信頼性に富んだエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】エリアセンサの一例を説明するための模式的回路図である。
【図２】（ａ）及び（ｂ）はエリアセンサの動作の一例を説明するタイミング図である。
【図３】エリアセンサの一例を説明するための模式的回路図である。
【図４】エリアセンサである光電変換素子パネル部の構成の一例を示す模式的構成図である。
【図５】読み出し装置部分の回路構成を説明するための概略的回路構成図である。
【図６】読み出し装置部分の回路構成を説明するための概略的回路構成図である。
【図７】読み出し装置部分の回路構成を説明するための概略的回路構成図である。
【図８】画像入力装置の応用例を説明するシステム構成図である。
【図９】画像入力装置の概略構成図である。
【図１０】エリアセンサの画素部の一例を説明するための模式的断面図である。
【図１１】光電変換素子とスイッチ素子を画素に有するエリアセンサの一例の模式的回路図である。
【図１２】（ａ）はエリアセンサのゲートラインの等価回路図、（ｂ）及び（ｃ）は各点における駆動波形（ゲートパルス）の概念図である。
【図１３】エリアセンサにおけるゲートドライバの駆動の一例を説明するタイミング図である。
【図１４】画素および読み出し装置を表す回路図である。
【図１５】電荷転送を説明する等価回路図である。
【図１６】ノイズの低減効果を説明するための図である。
【発明を実施するための形態】
【００２０】
本発明の実施例は、それぞれスイッチング素子を有する画素の複数を２次元的に配置し、一方向に配列された前記画素に対応する前記スイッチング素子に共通に接続される共通線を複数有し、前記共通線に制御信号を印加して前記スイッチング素子の駆動を行うエリアセンサにおいて、前記共通線には前記制御信号を印加する複数の駆動手段が接続されているエリアセンサを提供することを目的とする。
【００２１】
また本発明の実施例は、それぞれ薄膜トランジスタと光電変換素子とを有する画素の複数を２次元的に配置し、一方向に配列された前記薄膜トランジスタのソース電極に接続される共通ソース線を複数有するエリアセンサにおいて、前記共通ソース線には複数の信号読み出し手段が接続されているエリアセンサを提供することを目的とする。
【００２２】
また本発明の実施例は、それぞれ薄膜トランジスタと光電変換素子とを有する画素の複数を２次元的に配置し、第一の方向に配列された前記薄膜トランジスタのゲート電極に接続される共通ゲート線の複数と、該第一の方向とは別の第二の方向に配列された前記薄膜トランジスタのソース電極に接続される共通ソース線の複数と、を有するエリアセンサにおいて、前記共通ソース線には複数の信号読み出し手段が接続されており、かつ前記共通ゲート線には複数のゲート駆動手段が接続されているエリアセンサを提供することを目的とする。
【００２３】
また、本発明の実施例は、それぞれ薄膜トランジスタと光電変換素子とを有する複数の画素を２次元的に配置し、一方向に配列された前記薄膜トランジスタのゲート電極に接続される共通ゲート線の複数と、他方向に配列された前記薄膜トランジスタのソースまたはドレイン電極に接続される共通線の複数とを有し、前記共通線には複数の信号読み出し手段が接続されており、かつ前記共通ゲート線には複数のゲート駆動手段が接続され、該光電変換素子上に波長変換体を有するエリアセンサ、電磁波発生源、該エリアセンサからの像信号を処理する画像処理手段、該画像処理された画像を表示する表示手段とを有する画像入力装置を提供することを目的とする。
【００２４】
加えて本発明の実施例は、それぞれスイッチング素子を有する複数の画素を２次元的に配置し、該スイッチング素子を共通の共通線に接続された画素列を有するエリアセンサの駆動方法において、前記スイッチング素子を駆動するための制御信号を前記共通線の少なくとも異なる２点から同時に印加し、前記共通線に印加された制御信号により前記共通の共通線に接続されたスイッチング素子を駆動することを有するエリアセンサの駆動方法を提供することを目的とする。
【００２５】
このような構成による本発明の実施例によれば断線によって一ライン全体が駆動できなくなるというような不都合をなくすことが可能になり、また、より高速で駆動することが可能なエリアセンサを提供することができる。
【００２６】
また、本発明の実施例によれば、より高精度な画像情報の読み取りを図ることができる。さらに、本発明の実施例によれば、より高速の駆動が可能になるため動画の取得も行うことが可能になる。その結果、Ｘ線透過画像の読み取りに際しても、物体の動きや対象物の連続的な観察をリアルタイムに行うことが可能になる。したがって、作業効率が格段に向上するばかりか、医療、構造解析やセキュリティーチェックに際しては、検査時間を減少したり、検査精度を一段と向上させたりすることが可能になり、より的確な判断、診断を行うことが可能になる。
【００２７】
なお、本発明の実施例において、各画素には共通的に或いは個別的に光電変換素子が設けられる。共通的に設けられる場合は、各画素ごとにその光電変換情報がクロストークしないように調整されることが好ましい。光電変換素子は非晶質半導体、例えばアモルファスシリコン、を利用することがより大面積化のために好適である。光電変換素子はダイオード型、光導電型、トランジスタ型のいずれであっても使用することが可能である。
【００２８】
もちろん、光電変換素子はこれら構造に特定されるわけでない。また、コンデンサー構造と光導電型素子を一体化したようなＭＩＳ型構造としてもよいものである。この場合は、光電変換された画像情報を非破壊に読み出しすることが可能になったり、光電変換期間の調整による蓄積時間の調整で実質的に感度を調整したりすることも可能になる。
【００２９】
あるいは、Ｘ線などの電磁波を直接光電変換可能にするために、アモルファスセレン、ＰｂＩ2 あるいはガリウムヒ素などを光電変換部に用いることもできる。
【００３０】
エリアセンサのゲート駆動手段または信号読み出し手段は、共通ゲート線あるいは共通ソース線と、例えば異方性導電樹脂を用いた配線接続である異方性接続で接続されてよく、これによって大面積化を図るに際して、その作製にかかる手間をより減少することができる。
【００３１】
スイッチング素子としては薄膜トランジスタが好適に使用できる。
【００３２】
以下、本発明の実施例について図面を用いて詳しく説明する。
【００３３】
＜第１の実施例＞
図１は本発明のエリアセンサの一例を説明するための模式的回路図である。なお図１１と同一構成部材については同一符号を付する。図２（ａ）及び図２（ｂ）はそれぞれ第１の実施例におけるエリアセンサの動作の一例を説明するタイミング図である。
【００３４】
図１１に示した例と同様にエリアセンサの各画素ＳはフォトダイオードＰＤと薄膜トランジスタ（ＴＦＴ）Ｔｒにより構成されている。フォトダイオードＰＤのカソード電極はバイアスラインＶｓに接続され電源３によりバイアス電圧が印加されている。薄膜トランジスタＴｒのソース電極は画素列ごとにそれぞれデータラインＳｉｇ１〜ＳｉｇＮに接続され、薄膜トランジスタＴｒのゲート電極は画素行ごとにそれぞれゲートラインＶｇ１〜ＶｇＮに接続されている。フォトダイオードＰＤのアノード電極と薄膜トランジスタＴｒのドレイン電極は各画素で相互に接続されている。さらに各データラインＳｉｇ１〜ＳｉｇＮはアンプ１ａ、アナログ・マルチプレクサ１ｂなどにより構成される読み出し装置１に接続されている。ここで留意すべきは各ゲートラインＶｇ１〜ＶｇＮがシフトレジスタなどにより構成される第１のゲートドライバ２と該第１のゲートドライバ２が配置される側に対向して配置される第２のゲートドライバ６の両方に接続される点である。
【００３５】
図２（ａ）及び図２（ｂ）はそれぞれ図１における第１のゲートドライバ２および第２のゲートドライバ６がそれぞれゲートラインＶｇ１〜ＶｇＮに印加するゲートパルスのタイミング図の一例を示している。図１、図２（ａ）及び図２（ｂ）で明らかなように、本実施例では各ゲートラインＶｇ１〜ＶｇＮが第１のゲートドライバ２および第２のゲートドライバ６に接続され、かつ両方のゲートドライバ２，６から同時に同じパルス幅のゲートパルスが印加されている。
【００３６】
両方のゲートドライバの駆動タイミングは、両方のゲートドライバの駆動開始信号（スタート信号）を同時に入力することで同調することができる。もちろん、共通のクロック信号に基づいて駆動を制御されることはより好ましい。ゲートドライバには駆動開始信号（スタート信号）を受けて駆動を開始させるためのスタート信号入力部を設ける。
【００３７】
この構成によりゲートラインに断線が生じても、どちらか一方のゲートドライバからゲートパルスを印加することが可能になる。これによって、ゲートライン断線を原因とする、そのゲートラインに接続された画素からの信号転送ができなくなり像情報の読み取りが不良になるような不具合が生じない。
【００３８】
また各ゲートラインに同時にゲートパルスが印加されるため、実質的にゲートラインの抵抗および寄生容量が低減されることになりゲートパルスの遅延が軽減され、これにより駆動の高速化を図ることが可能となる。
【００３９】
本発明のエリアセンサのゲートラインに用いられるメタル材料の例と、それぞれを成膜形成した場合の比抵抗の例を表１に示す。
【００４０】
【表１】
2010193483.tif 000003
この表１から例えば、ゲートラインのメタル材料をクロムとし、膜厚1000Å、配線幅10μm、線長20cmの場合ゲートライン抵抗すなわちRvgは100kΩに及ぶ。すなわちクロム、チタン、モリブデン、モリブデン−タンタル合金などをゲートラインの配線に用いた場合、一般に配線抵抗Rvgは数十〜百kΩとなる。
【００４１】
またゲートラインの寄生容量Cvgは一般に数十pF〜数百pFとなる場合があり、RvgとCvgによる時定数は数μsecとなる。
【００４２】
これは例えばゲートラインの総数が1000本の場合、遅延時間が全体として数msとなり、高速化のために無視できない。しかしながら本発明の構成にすることにより、実質的にRvgとCvgをそれぞれ1/2にすることができ、時定数としては1/4となる。
【００４３】
したがって本発明は、メタル配線の材料がクロム、チタン、モリブデン、モリブデン−タンタル合金など比抵抗が10μΩ・cmを越える場合に特に有効である。図１２に示すように、TFT（薄膜トランジスタ）をオンして電荷を転送するためには一定の時間Tb以上が必要である。この時間Tbは図１４及び図１５で示すように、光電変換素子PDの容量CpdとTFTのオン抵抗Ronの積である時定数τ1により決定される。ちなみに図１４は画素および読み出し装置を表し、図１５は電荷転送を説明する等価回路である。
【００４４】
一方で図１２(c)で示されるようなゲートラインのパルス波形のなまりは、ゲートラインVgの抵抗Rvgとゲートライン寄生容量Cvgの積である時定数τ2で決まる。本実施例でゲートパルスをゲート線の両端から印加し、
τ1 ≧ τ2
の関係を満たすようにすることは望ましい。
【００４５】
すなわち、このようにτ1 ≧ τ2の関係を実現することにより、ゲートパルスのなまりが実質的に全体のスピードに対して大きな影響を与えないようにできる。
【００４６】
ここで説明したRvgはゲートラインの両端間（図１６のA点およびB点）の抵抗を測定することで求めることができる。またCvgはゲートラインの集中定数的な寄生容量である。CvgやRvgを直接測定できない場合は、図１６に示すように、ゲートラインの中央（C点）でゲートパルスの波形を観察しそこから時定数τ2を求めることができる。
【００４７】
さらに本発明は、ノイズの低減にも効果がある。すなわち、ゲートラインには抵抗に応じた熱雑音が生じている。また図１６に示すようにゲートラインVgとデータラインSigは容量結合を有している。これはゲートラインの熱雑音が容量結合を介してデータラインに伝搬しランダムノイズの原因となることを示す。本発明ではゲートラインを両側から駆動することにより実質的にRvgを減じている。すなわちRvgに起因する熱雑音の影響を減じている。
【００４８】
＜第２の実施例＞
図３は本発明のエリアセンサの別の一例を説明するための模式的回路図である。なお図１１と同一構成部材については同一符号を付する。
【００４９】
本実施例においても、前述した第１実施例と同様にエリアセンサの各ゲートラインＶｇ１〜ＶｇＮはその一端に第１のゲートドライバ２および対向する他端に第２のゲートドライバ６をそれぞれ接続し、図２（ａ）及び図２（ｂ）で説明されたように両方のゲートドライバ２，６から同時にゲートパルスが印加される。
【００５０】
また、本実施例では、ゲートラインＶｇ１〜ＶｇＮに加え、各データラインＳｉｇ１〜ＳｉｇＮが各データラインＳｉｇ１〜ＳｉｇＮの一端に第１の読み出し装置１および対向する他端に第２の読み出し装置８を配置し、それ等読み出し装置２，８の両方に接続されている。第２の読み出し装置８は第１の読み出し装置１と同様にアンプ８ａ、アナログ・マルチプレクサ８ｂなどにより構成されている。
【００５１】
データラインＳｉｇ１〜ＳｉｇＮを通って読み出された各画素で光電変換されたデータはそれぞれアンプ１ａ及びアンプ８ａを介してそれぞれのアナログ・マルチプレクサ１ｂ，８ｂに出力される。
【００５２】
このような接続構造とすることで、ゲートラインあるいはデータラインに断線が生じても、信号を供給し、読み出すことができるため断線による不具合が生じない。すなわち、データラインに断線が生じた場合に、断線箇所より図中上の画素からのデータは第１の読み出し装置１により、断線箇所より図中下の画素からのデータは第２の読み出し装置８により読み出すことができる。なお、第１の読み出し装置１の読み出しのタイミングと第２の読み出し装置８の読み出しのタイミングとは、同じでも異なるようにしてもよい。
【００５３】
ゲートラインの駆動については、実施例１で説明したように同時に行うことで実質的に抵抗及び寄生容量を減少することができるため、高速駆動を可能にする。また、ゲートラインが断線した場合は、いずれかのゲートドライバから駆動信号が供給されるのでゲートライン断線による問題は生じない。
【００５４】
＜第３の実施例＞
図４はＸ線撮像システムのＸ線撮像装置内に設けられたエリアセンサである光電変換素子パネル部の構成の一例を示す模式的構成図である。
【００５５】
光電変換素子パネルは、１枚のガラス基板のような少なくとも表面が絶縁性の基板上に光電変換素子と電荷を転送するための薄膜トランジスタのペアを有する画素ＳＥがアレー状に構成されている。各画素からの像情報を担う信号は、二次元に配された画素群を図中左右の二つの領域に分け、それぞれの領域ごとに左右に複数の共通信号線（データライン）を引き出している。
【００５６】
図中、上下方向には複数の共通ゲート線（ゲートライン）が配線され、各々の共通ゲート線には上下の端部に２つのゲート駆動用のシフトレジスタ（ゲートドライバとなる）が接続されている。上下に配されたシフトレジスタは図示していないコントロール回路により同時に同じタイミングで駆動され１本のゲート線に一致したゲートパルスを印加するよう動作する。
【００５７】
本実施例ではゲート線は２つの群に分けられた画素群に分かれており、図中左半分の画素群に対応したゲート線群（１〜１４４０）と図中右半分の画素群に対応したゲート線群（１４４１〜２８８０）で構成されている。各ゲート線群からは１本づつのゲート線が選択され、それらにゲートパルスが供給される。したがって、光電変換パネル全体で見れば、同時に２本のゲート線にゲートパルスが印加され、これにより転送される電荷を左右の２組の、アンプとマルチプレクサ群を有する回路で構成されたアンプ＆マルチプレクサ群（読み出し装置となる）でそれぞれ同時に処理できる構成になっている。
【００５８】
この構成により、パネル全面を読みとるのに１／２の時間ですむと同時に、共通信号線の長さや容量を実質的に１／２に構成できるためノイズの少ない高速読み取りが可能で、高感度のＸ線撮像システムを構成できる。
【００５９】
一つのシフトレジスタは、例えば、６個のＩＣ（２４０ｂｉｔ／ＩＣ）で構成される。画像受像領域の周囲、つまり、図中上右側、上左側、下右側、下左側にそれぞれシフトレジスタが設けられ、合計４つのシフトレジスタが配されることになる。したがって、シフトレジスタに用いられるＩＣはその周囲に計２４個配置されている。
【００６０】
読取装置は実際にはアンプとマルチプレクサの両機能が集積化されたアンプＩＣを有する。アンプＩＣは撮像領域の左右にそれぞれ９個、計１８個、配されている。アンプＩＣ（ＡｍｐＩＣ）（２５６Ａｍｐ／ＩＣ）は２５６ラインのデータラインに対応して設けられている。本実施例におけるアンプＩＣは電流積分タイプを用いている。また、図中Ｂで示したアンプとマルチプレクサを有するアンプＩＣ群の部分（読取装置の部分）はたとえば以下に説明されるような３つの接続のタイプとすることができる。
【００６１】
３つのタイプの概略的回路構成の一例を図５、図６、図７にそれぞれ示す。
【００６２】
図５は９個のアンプＩＣの出力を一つに接続し、１個のＡ／Ｄ変換回路に入力している。各アンプＩＣの出力はＩＣセレクト信号で制御され、どれか１個のアンプＩＣの出力がＡ／Ｄ変換回路に入力される。Ａ／Ｄ変換回路に入力されたアナログ出力はここでデジタル信号に変換されて出力される。ここでは、複数のアンプＩＣは使っているものの全体として１つの大きなマルチプレクサ（２２６０入力、１出力）を構成している。
【００６３】
次に図６に示される回路構成を説明する。ここではセンサ信号を転送するためのデータラインが該データラインの奇数群と偶数群に分けた各アンプに接続されている。各アンプからの出力は、図５に示される回路構成と同様にサンプルホールド回路を通ってそれぞれ奇数群と偶数群のアンプ（またはデータライン）に対応したアナログ・マルチプレクサに送られる。したがってアンプとマルチプレクサを有するアンプＩＣはデータラインの奇数または偶数に対応して配され、それらアンプＩＣからはそれぞれ奇数群の出力と偶数群の出力の２つのアナログ信号がそれぞれ別に出力される。奇数群出力、偶数群出力はそれぞれ奇数、偶数に対応したＡ／Ｄ変換回路に入力されるようにそれぞれ接続される。
【００６４】
結果として、図６に示される構成では、奇数群のアンプＩＣと偶数群のアンプＩＣでは奇数群と偶数群に対応した２種のマルチプレクサが構成されている。奇数及び偶数に対応したそれぞれのＡ／Ｄ変換回路からのデジタル出力はデジタル・マルチプレクサで合成されてひとつの連続するデジタル信号として出力される。
【００６５】
図７は、図６の様にアンプＩＣからは奇数群と偶数群とに区別された２本のアナログ信号が出力される。ここでは、これら偶数群と奇数群に対応したアナログ出力をそれぞれ１つのアナログ・マルチプレクサ（２入力、１出力）に入力し１つのアナログ出力を得ている。これは図５と同様に１つの大きなマルチプレクサ（２２６０入力、１出力）が構成されていると考えられる。アナログ・マルチプレクサからのアナログ出力はＡ／Ｄ変換回路に入力され、デジタル出力に変換されて信号出力される。
【００６６】
図８に、図４に示されるエリアセンサを有する画像入力装置の一例として、Ｘ線撮像システムに適用した例を示す。また、図９に、エリアセンサを用いたＸ線撮像装置のＸ線を波長変換してエリアセンサで検出可能な波長に変換する場合の一例を示す。
【００６７】
図８は本発明のエリアセンサを用いたＸ線撮像装置のＸ線撮像システムへの応用例を示す図である。
【００６８】
電磁波発生源としてのＸ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被検体６０６１の胸部などの観察部分６０６２を透過し、波長変換体としてシンチレータを上部に実装したエリアセンサ（光電変換装置）６０４０に入射する。この入射したＸ線には被検体６０６１の内部の情報が含まれている。Ｘ線の入射に対応してシンチレータは発光し、これを光電変換して、電気的情報を得る。この情報はデジタルに変換されイメージプロセッサ６０７０により画像処理され制御室（コントロールルーム）のディスプレイ６０８０で観察できる。
【００６９】
また、この情報は電話回線や無線６０９０等の伝送手段により遠隔地などへ転送でき、別の場所のドクタールームなどでディスプレイ６０８１に表示もしくはフィルムなどの出力により遠隔地の医師が診断することも可能である。得られた情報はフィルムプロセッサなどの記録手段６１００により光ディスク、光磁気ディスク、磁気ディスクなどの各種記録材料を用いた記録媒体、フィルムや紙などの記録媒体６１１０に記録や保存することもできる。
【００７０】
なお、前述したＸ線撮像装置は特に医療用に限定されず、非破壊検査等の用途にも用いることができる。
【００７１】
医療診断用や内部検査用のような非破壊検査に用いられているＸ線撮像装置では、上述した如くＸ線を人体などの被検体に曝射させ被検体を透過したＸ線を蛍光体などの波長変換体によりエリアセンサが検出可能な光に変換して、その光を光電変換素子などの光電変換部に照射して像情報を担う電気信号に変換している。
【００７２】
図９は、このようなＸ線撮像装置の一例を示す概略的構成図である。図９において、５０１はＸ線源、５０２はＸ線源５０１から放出されたＸ線が曝射される人体（患者）などの被検査体、５０３はＸ線を吸収する物質とＸ線を透過する物質を交互に配置した、散乱されたＸ線成分を除去し解像度を良くするためのグリッドである。５０４は波長変換体で、照射された電磁波を光電変換素子が感知できる波長の光にその波長を変換するために設けられる。通常これは、Ｘ線を吸収し光電変換素子が光電変換できる波長の光を発光するシンチレータが用いられ、より具体的にはＣｓＩ（沃化セシウム）、Ｇｄ2 Ｏ2 Ｓ、などの蛍光体を好適に使用することができる。５０５は波長変換体５０４からの光を受けるエリアセンサである。本発明のエリアセンサはこの部分に適用することができる。
【００７３】
エリアセンサの構成は、上述したように、一般的に知られる光電変換素子をマトリクス状に配置したものが使用できる。例えば、特開平８−１１６０４４号公報などに開示されるような構成のものを使用することができる。
【００７４】
例えば、図１０に示されるように、ガラスなどの少なくとも表面が絶縁性とされた基板１３１０上に順に第１の電極１３０１、絶縁層１３０２、アモルファスシリコンなどの光導電層１３０３、オーミックコンタクト層１３０４、電極層１３０５を有する構成の光電変換素子Ｓ１１は、薄膜トランジスタ素子（ＴＦＴ）Ｔ１１と同じ順で各層が積層された構成となっているので、それら素子を同時に一つの基板上に形成することが可能である。光電変換素子Ｓ１１の第１の電極１３１０はＴＦＴのゲート電極、絶縁層１３０１はゲート絶縁膜、光導電層１３０２は半導体層、ｎ+層などのオーミックコンタクト層１３０４はオーミックコンタクト層、電極層１３０５はソースまたはドレイン電極にそれぞれ用いられる。
【００７５】
また、図中、１３０６は窒化シリコン（ＳｉＮ）などの保護層であり、１３０７はＣｓＩなどの波長変換体である。ＳＩＧはデータラインである。
【００７６】
このような同一積層構成の素子により画素が形成される場合は、受像領域の大面積化、製造コストの低減に有利である。また、上記構成の光電変換素子は像の情報を持つＸ線が入射されることによりこれに対応した電荷を発生し素子内に電荷を蓄積することができるので非破壊的に情報を読み出すこともでき、駆動方法の豊富なバリエーションに対応可能であるという点でも好ましいものである。
【００７７】
以上説明したように、本発明の実施例によればゲートラインやデータラインのような受像領域を横断する配線の断線によって生じるような駆動不良やデータ取得ができなくなるといったような不具合が無く、安定した像情報の出力を行うことができ、信頼性に富んだエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法を提供することができる。
【００７８】
また、本発明の実施例によれば、所望の駆動波形を供給することができるので高速で駆動することが可能となり、結果として動画取得にも適したエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法を実現することができる。
【００７９】
また、本発明の実施例によれば、より大面積の受像領域を有するエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法を提供でき、大面積化による駆動速度の低下も生じないかむしろ向上させることができ、あるいは、小面積の受像部を有するエリアセンサを組み合わせた場合に比べても、その駆動速度の低下を最小限にすることが可能であり、加えて、より高精細な読み取りや表示を可能にするエリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法を提供することができる。
【００８０】
本発明の実施例によれば、信号読み出し手段が、各データラインに対し個別に設けられたアンプとアナログ・マルチプレクサを有するアンプＩＣと、Ａ／Ｄコンバーターと、で構成されることにより、高速、高精度で信号を読み出すことが可能なエリアセンサが実現できる。
【００８１】
さらに本発明の実施例によれば、各アンプＩＣの出力はセレクト信号で選択、制御可能であることにより、任意の順序で信号を読み出すことが可能なエリアセンサが実現できる。
【００８２】
さらに本発明の実施例によれば、各アンプＩＣの出力を偶数群、奇数群に分けて構成するために、より高速の読み出しが可能なエリアセンサが実現できる。
【００８３】
さらに本発明の実施例によれば、各アンプＩＣの出力を偶数群、奇数群に分けて構成し、マルチプレクサ動作（選択動作）させることにより信号の並び替えが不要で、画像処理が容易なエリアセンサが実現できる。
【００８４】
さらに本発明の実施例によればゲートラインの配線抵抗に起因するランダムノイズを減じ、高いSN比を実現することができる。
【符号の説明】
【００８５】
１ 第１の読み出し装置
１ａ アンプ
１ｂ アナログ・マルチプレクサ
２ 第１のゲートドライバ
３ 電源
６ 第２のゲートドライバ
８ 第２の読み出し装置
５０１ Ｘ線源
５０２ 被検査体
５０３ グリッド
５０４ 波長変換体
５０５ エリアセンサ
１３１０ 基板
１３０１ 第１の電極
１３０２ 絶縁層
１３０３ 光導電層
１３０４ オーミックコンタクト層
１３０５ 電極層
１３０６ 保護層
１３０７ 波長変換体
６０５０ Ｘ線チューブ
６０６０ Ｘ線
６０６１ 患者あるいは被検体
６０６２ 観察部分
６０４０ エリアセンサ（光電変換装置）
６０７０ イメージプロセッサ
６０８０ ディスプレイ
６１００ 記録手段
６１１０ 記録媒体
Ｓ１１ 光電変換素子
Ｔ１１ 薄膜トランジスタ素子（ＴＦＴ）
ＳＩＧ データライン
Ｓ 画素
ＰＤ 光電変換素子（ここではフォトダイオード）
Ｔｒ 薄膜トランジスタ（ＴＦＴ）
Ｖｓ バイアスライン
Ｓｉｇ１〜ＳｉｇＮ データライン
Ｖｇ１〜ＶｇＮ ゲートライン
【図１】
2010193483.tif 000004
【図２】
2010193483.tif 000005
【図３】
2010193483.tif 000006
【図４】
2010193483.tif 000007
【図５】
2010193483.tif 000008
【図６】
2010193483.tif 000009
【図７】
2010193483.tif 000010
【図８】
2010193483.tif 000011
【図９】
2010193483.tif 000012
【図１０】
2010193483.tif 000013
【図１１】
2010193483.tif 000014
【図１２】
2010193483.tif 000015
【図１３】
2010193483.tif 000016
【図１４】
2010193483.tif 000017
【図１５】
2010193483.tif 000018
【図１６】
2010193483.tif 000019