(57)【要約】【課題】半導体チップと基板を接続する技術に係わり、半導体チップの隣接電極（はんだバンプ等）のブリッジを確実に防止でき、かつ、基板上の半導体チップの接続（実装）の高さを安定化できる技術を提供する。【解決手段】半導体チップと基板の接続工程を行う半導体製造装置（熱圧着装置１）において、半導体チップ２１を保持し加熱加圧を行う加熱ツール３の平面（ｄ）において、半導体チップ２１の裏面を保持する領域以外の箇所に、１つ以上の突起５が形成されている。ステージ２上の基板２３に対し、半導体チップ２１を保持した加熱ツール３を下降させ、突起５が基板２３に接触することで、基板２３上の半導体チップ２１の接続（実装）高さを制御し、加熱加圧を行うことで半導体チップ２１の電極（はんだバンプ２２）と基板２３の電極２５を接続する。【選択図】図１
2010177604.tif 000002
【特許請求の範囲】
【請求項１】
半導体製造装置を用いて、電極を有する半導体チップを、電極を有する基板に接続する半導体製造方法であって、
前記半導体製造装置は、前記基板を保持するステージと、前記半導体チップを保持し加熱加圧を行う加熱装置とを有し、前記加熱装置の平面に、前記半導体チップを保持する半導体チップ保持領域を有し、前記半導体チップ保持領域以外の箇所に、所定高さの１つ以上の突起が形成されており、前記突起の高さは、前記半導体チップとその電極の高さに合わせて設計されており、
前記半導体製造装置を用いて、前記半導体チップの電極を前記基板の電極に接続する接続工程において、
前記ステージ上に前記基板を保持し、
前記加熱装置の平面の前記半導体チップ保持領域に前記半導体チップを保持し、
前記半導体チップの電極と前記基板の電極とを位置合わせし、
前記基板及び半導体チップの平面に対する垂直方向で、前記加熱装置の下降を含む移動を制御し、前記加熱装置の下降の際に前記突起が前記基板に接触することを利用して前記半導体チップと前記基板との接続の高さを制御し、前記半導体チップの電極を含む部分に対し前記加熱加圧を制御することにより、前記半導体チップの電極を前記基板の電極に接続すること、を特徴とする半導体製造方法。
【請求項２】
請求項１記載の半導体製造方法において、
前記接続工程において、前記加熱装置を、前記半導体チップを保持した状態で下降させ、前記突起が前記基板の上面の領域に接触するまで下降させ、当該停止した状態で前記加熱加圧により前記半導体チップの電極と前記基板の電極とを接続させた後、前記半導体チップを離した状態で上昇させること、を特徴とする半導体製造方法。
【請求項３】
請求項１記載の半導体製造方法において、
前記加熱装置を前記突起が前記基板の上面に接触するまで下降させる際には、当該接触の時の荷重が所定値以上になったら停止させること、を特徴とする半導体製造方法。
【請求項４】
請求項１記載の半導体製造方法において、
前記半導体チップの電極は、前記基板の電極に対応して当該半導体チップの表面に所定ピッチで付着されるはんだバンプによる電極であること、を特徴とする半導体製造方法。
【請求項５】
請求項１記載の半導体製造方法において、
前記加熱装置の突起は、前記半導体チップ保持領域の周りに、少なくとも一辺を持つ線形状あるいは枠形状で形成されていること、を特徴とする半導体製造方法。
【請求項６】
請求項１記載の半導体製造方法において、
前記基板の上面に、前記加熱装置の前記突起が接触する領域を含むようにして、保護部材が載置され、
前記突起の高さは、前記保護部材の厚みの分小さく設計されていること、を特徴とする半導体製造方法。
【請求項７】
請求項１記載の半導体製造方法において、
前記加熱装置の突起は、前記ステージ上の前記基板の領域に対して外側の箇所に形成されており、当該突起の高さは、前記基板の高さも合わせて設計されており、前記接続工程の際には、前記加熱装置の下降の際に前記突起が前記ステージに接触することを利用して前記半導体チップと前記基板との接続の高さを制御すること、を特徴とする半導体製造方法。
【請求項８】
半導体製造装置を用いて、電極を有する半導体チップを、電極を有する基板に接続する半導体製造方法であって、
前記半導体製造装置は、前記基板を保持するステージと、前記半導体チップを保持し加熱加圧を行う加熱装置とを有し、前記加熱装置の平面に、前記半導体チップを保持する半導体チップ保持領域を有し、
前記基板の平面における前記半導体チップを接続する半導体チップ接続領域以外の箇所に、所定高さの１つ以上のスペーサーが配置されており、
前記スペーサーの高さは、前記半導体チップとその電極の高さに合わせて設計されており、
前記半導体製造装置を用いて、前記半導体チップの電極を前記基板の電極に接続する接続工程において、
前記ステージ上に前記基板を保持し、
前記基板上に前記スペーサーを配置し、
前記加熱装置の平面の前記半導体チップ保持領域に前記半導体チップを保持し、
前記半導体チップの電極と前記基板の電極とを位置合わせし、
前記基板及び半導体チップの平面に対する垂直方向で、前記加熱装置の下降を含む移動を制御し、前記加熱装置の下降の際に前記スペーサーが前記加熱装置の平面に接触することを利用して前記半導体チップと前記基板との接続の高さを制御し、前記半導体チップの電極を含む部分に対し前記加熱加圧を制御することにより、前記半導体チップの電極を前記基板の電極に接続すること、を特徴とする半導体製造方法。
【請求項９】
請求項８記載の半導体製造方法において、
前記スペーサーは、前記半導体チップ接続領域の周りに、少なくとも一辺を持つ線形状あるいは枠形状で配置されていること、を特徴とする半導体製造方法。
【請求項１０】
電極を有する半導体チップを、電極を有する基板に対して接続する半導体製造装置であって、
前記基板を保持するステージと、前記半導体チップを保持し加熱加圧を行う加熱装置とを有し、
前記加熱装置の平面には、前記半導体チップが保持される半導体チップ保持領域を有し、前記半導体チップ保持領域以外の箇所に、所定高さの１つ以上の突起が形成されており、
前記突起の高さは、前記半導体チップとその電極の高さに合わせて設計されており、
前記半導体チップの電極を前記基板の電極に接続する接続工程の際、前記ステージ上に前記基板が保持され、前記加熱装置の平面の前記半導体チップ保持領域に前記半導体チップが保持され、前記半導体チップの電極と前記基板の電極とが位置合わせされ、前記基板及び半導体チップの平面に対する垂直方向で、前記加熱装置の下降を含む移動が制御され、前記加熱装置の下降の際に前記突起が前記基板に接触することを利用して前記半導体チップと前記基板との接続の高さが制御され、前記半導体チップの電極を含む部分に対し前記加熱加圧が制御されることにより、前記半導体チップの電極が前記基板の電極に接続されること、を特徴とする半導体製造装置。
【請求項１１】
電極を有する半導体チップを、電極を有する基板に対して接続する半導体製造装置であって、
前記基板を保持するステージと、前記半導体チップを保持し加熱加圧を行う加熱装置とを有し、
前記加熱装置の平面には、前記半導体チップが保持される半導体チップ保持領域を有し、
前記基板の平面における前記半導体チップを接続する半導体チップ接続領域以外の箇所に、所定高さの１つ以上のスペーサーが配置されており、
前記スペーサーの高さは、前記半導体チップとその電極の高さに合わせて設計されており、
前記半導体チップの電極を前記基板の電極に接続する接続工程の際、前記ステージ上に前記基板が保持され、前記加熱装置の平面の前記半導体チップ保持領域に前記半導体チップが保持され、前記半導体チップの電極と前記基板の電極とが位置合わせされ、前記基板及び半導体チップの平面に対する垂直方向で、前記加熱装置の下降を含む移動が制御され、前記加熱装置の下降の際に前記スペーサーが前記加熱装置の平面に接触することを利用して前記半導体チップと前記基板との接続の高さが制御され、前記半導体チップの電極を含む部分に対し前記加熱加圧が制御されることにより、前記半導体チップの電極が前記基板の電極に接続されること、を特徴とする半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電子機器などの製造方法に関し、特に、半導体チップと基板との接続（実装）方法に関する。
【背景技術】
【０００２】
電子機器の小型化、高機能化に伴い、使用される電子部品の小型・高密度化が進んでいる。例えば、従来の半導体パッケージの構造は、ＱＦＰ（Quad Flat Package)、ＳＯＰ（Small Outline Package）、ＴＳＯＰ（Thin Small Outline Package）等の構造、即ち、リードフレームを使用し、半導体チップを封止した樹脂の外側の２方向あるいは４方向に、ガルウィング形状などのリードを形成した構造である。これは、本来の機能を司る半導体チップ部だけでなく、電極であるリードを基板へ接続する面積までを含めると、基板上で非常に大きな面積を必要としていた（全体で実装面積とする）。
【０００３】
そこで、基板上での実装面積を小さくするために、半導体チップを封止した樹脂と基板との間にはんだボールを用いて電極を形成した、ＢＧＡ（Ball Grid Array）が多く使用されるようになってきている。さらに最近では、半導体チップの大きさと実装面積をほぼ同程度にできるＣＳＰ（Chip Size Package）、さらに、ＷＬＰ（Wafer Level Package）と呼ばれる、半導体チップの能動素子面上にリソグラフィー技術などを用いて再配線を行って電極を形成した構造の半導体装置も多く用いられている。
【０００４】
また、特に携帯用の電子機器においては、電子部品の占有面積・体積の制約が大きいため、１つの半導体チップだけではなく、複数枚の半導体チップなどを一緒に組み入れて高密度化を図った積層構造、ＳｉＰ（System in Package）構造等の半導体装置が多く使用されるようになってきている。
【０００５】
これらの積層構造、ＳｉＰ構造等では、一般的に内部にインターポーザー基板などと呼ばれる中間基板があり、半導体チップを中間基板に対し能動素子面を上にして搭載（接続）し、Ａｕ線などを用いて半導体チップの電極と中間基板の電極の間をワイヤボンディングにより接続していた。
【０００６】
しかし、ワイヤボンディングによる接続方式では、接続部の面積を含めると、半導体チップ本来の面積より大きい面積を必要とするため、小型化が必須な携帯用の電子機器などでは、この構造はあまり望ましくない。そこで、半導体装置の更なる小型化のため、半導体チップの能動素子面を基板側に向けて搭載（接続）して当該電極間を接続する、フリップチップ接続による半導体装置が多くなってきている。
【０００７】
このフリップチップ接続による方式では、ワイヤボンディングによる接続方式より実装面積を小さくできる。この方式における接続部の構造としては様々ある。例えば、めっき、ワイヤボンディング技術などにより半導体チップの電極にＡｕバンプを形成し、基板の電極に形成したはんだ層と接続した構造がある。また、上記Ａｕバンプを基板の電極に直接、超音波接合などによって接続した構造がある。また、導電微粒子を有する樹脂を介して接続した構造などがある。
【０００８】
この他に、半導体素子の能動素子面の電極に、はんだペースト印刷、はんだボール搭載、めっき等の方式によってはんだバンプを形成し、これを基板の電極に接続した、はんだバンプを用いた構造などもある。この構造はＣ４接続と呼ばれることもある。
【０００９】
一方、上記方式に関して、加熱加圧を行う熱圧着装置は、フリップチップボンダなどの名称で多く市販されている。この熱圧着装置は、基本的に、基板を保持するステージ機構、及び半導体チップを保持し所定のプロファイルで加熱加圧を行うことができる加熱ツール機構を有している。加熱ヘッド（加熱ツール）とステージは、平行になるように調整される。そして、加熱ヘッド（加熱ツール）の先端の平面部分に半導体チップを保持し、基板を保持したステージに向けて加熱ヘッド（加熱ツール）を下降させる。そして、半導体チップ側の電極と基板側の電極とを接触させ、所定の温度に加熱、及び所定の圧力に加圧することにより、両者を接続させる。このとき、加熱ヘッド（加熱ツール）は、パルスヒート、あるいはコンスタントヒートで設定した温度プロファイルに従って加熱が行われる。基板を保持するステージも、接続性を向上させるために、温度を変えることができる。半導体チップや基板の保持は、真空吸着によることが多く、その場合、加熱ヘッド先端部やステージ上に真空吸着用の穴が開いている。また、両者の接続（接触）の際の荷重は、荷重計（ロードセル）によって制御されている。また、半導体チップの電極、基板の電極を位置合わせする機構も付属している。
【００１０】
ＳｉＰ構造の半導体装置については、例えば「ＳｉＰ技術のすべて」工業調査会（非特許文献１）に記載されている。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】「ＳｉＰ技術のすべて」工業調査会、p188
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、半導体装置の高機能化・高密度化・低背化のために半導体チップの電極の狭ピッチ化が要求され、Ａｕバンプ、はんだバンプともに電極が微小になり接続が難しくなる。それと共に、半導体チップと基板の間のギャップも狭くなっている。このため、半導体チップと基板の電極間を接続した後に、半導体チップと基板（中間基板）の間の隙間にアンダーフィル材料を均一に注入することが難しく、ボイドが発生しやすくなっている。当該電極間のアンダーフィル部分にボイドが存在すると、その後のリフロープロセスなどの加熱工程において、断線不良が発生したり、使用時の熱疲労信頼性、絶縁信頼性などの低下を起こしやすい。
【００１３】
このため、アンダーフィル材料をボイドの発生を抑えて注入するためには、半導体チップと基板（中間基板）の間における間隔が、量産時に安定して、適正な間隔になるように、精度良く接続する必要がある。
【００１４】
また、アンダーフィル部にボイドが生じなかった接続部においても、半導体チップと基板（中間基板）の間隔は重要である。これは、電子機器を使用した時に内部の温度が上昇し、半導体チップと基板の熱膨張係数の差によって当該接続部に応力が発生するが、基板上からの半導体チップの実装（接続）高さが異なると、当該接続部に生じる応力の大きさが変わり、所望の信頼性が得られない可能性がある。例えば、実装高さが低くなった場合には、当該接続部への応力が増大し、全く同じ使用環境でも信頼性を確保できない場合がある。従って、当該接続部の信頼性確保の面からも、半導体チップと基板（中間基板）の間隔は、量産時に安定して、一定の適正な間隔となるように、接続する必要がある。
【００１５】
また、上記方式に関して、はんだバンプによる電極を用いた場合、従来では半導体チップが厚かったため、基板上に半導体チップを搭載し、リフロー炉に通して加熱することにより接続できた。この場合には、最終的に、はんだの表面張力により自然に決められた形状になるため、ある程度の実装高さの均一性を確保できた。しかし、低背化への要求のため半導体チップが薄くなり、リフロー炉による加熱では、はんだバンプが溶融してもチップの反りのために物理的に基板の電極と接触できず、リフロー炉による加熱接続が困難になってきている。特に、中間基板などの薄い基板やチップでは、反りが生じやすい。
【００１６】
そこで、上記はんだバンプによる電極を有する半導体チップを加熱加圧方式（フリップチップ接続方式）で接続する方法が求められている。このはんだバンプの加熱加圧接続では、チップの反りの問題は、先端が平らな部分（チップに接する平面部）を持つ加熱ツールへの吸着により解消できる。しかし、高温ではんだが溶融するため、荷重によりはんだバンプが潰れて隣接バンプ間でブリッジ（ショート）が生じてしまう問題がある。
【００１７】
このため、上記ブリッジを防止できる必要がある。そのための対策としては、例えば５０ｇ以下の低荷重を精度良く制御できる特殊な加熱ツール機構を有する熱圧着装置が必要である。
【００１８】
しかしながら、上記装置では、低荷重の領域の制御が難しく、最終的な接続部のはんだの高さのバラツキを生じる場合がある。また、専用の装置が必要であるので、コストの増加につながる。
【００１９】
本発明は以上のような問題に鑑みてなされたものであり、その主な目的は、小型化（電極微小化）の傾向にある半導体装置における半導体チップ等（素子）と基板とを接続する技術に係わり、特に、はんだバンプ等による電極を有する半導体チップにおける隣接電極（バンプ）のブリッジを確実に防止でき、かつ、基板上の半導体チップの接続（実装）の高さを安定化すること（言い換えれば接続高さのバラツキを低減して精度良く接続すること）ができる技術を提供することである。
【課題を解決するための手段】
【００２０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。前記目的を達成するために、本発明の代表的な実施の形態は、電極を有する半導体チップ等の素子を基板に対して加熱加圧方式等で接続（実装）することによって所定の半導体装置を製造する方法（半導体製造方法）及びその装置（半導体製造装置）などの技術であって、以下に示す構成を有することを特徴とする。
【００２１】
チップと基板の接続及び加熱加圧方式に関して、本発明者は、接続（接触）の際の荷重を変えて加熱し、どの程度の荷重の場合に隣接の電極（バンプ）とのブリッジが発生するか等を調べた。その結果、電極が例えばＳｎ−Ａｇ系はんだバンプの場合、ブリッジを確実に起こさないためには、荷重を約５０ｇ程度以下にすること、また、はんだバンプ形状（数、ピッチ、バンプ大きさ等）によっては、２０ｇ、１０ｇ以下のような非常に低荷重の領域での正確な制御が必要であることがわかった。このような低荷重の領域での正確な制御は、一般的には技術的に難しい課題である。
【００２２】
また、対策としては、電極（はんだバンプ）が隣接間でブリッジしないように、荷重で制御するのではなく、加熱ツール（加熱ヘッド）の位置（高さ）を制御することも考えられる。これは原理的には可能であるが、実際には、適正な接続（実装）高さを達成することは困難である。即ち、それぞれの部材には厚みバラツキがあり、特に基板の厚みバラツキの割合が大きいこともあるため、電極（はんだバンプ）が非常に狭ピッチで微細でありチップと基板の間の適正な間隙範囲が狭い場合には、上記加熱ツール（加熱ヘッド）の位置制御だけでは、適正な接続（実装）高さを達成することができない。
【００２３】
そこで、本形態では、半導体チップ等の素子と基板との接続（実装）の高さ（位置）を正確に制御するための手段、及び素子と基板の接続（接触）の際の荷重による制御（特に低荷重の領域での正確な制御）のための手段として、以下の構成を設けるものである。特に、本形態は、加熱加圧方式及びフリップチップ接続方式における、はんだバンプ等の電極を用いた構造などに適用可能である。
【００２４】
本形態では、半導体チップの電極（例えばはんだバンプ）を基板（例えば中間基板）の電極に接続する工程を有する半導体製造方法及びその装置（特に加熱加圧方式による熱圧着装置）において、以下のように実現される。本製造装置は、半導体チップの吸着保持及び加熱加圧を行う加熱ツール（加熱ヘッドを含む加熱ツール機構）、及び基板を載置及び保持するステージ機構などを備える。本加熱ツールの先端（チップ保持側）の平面には、チップ保持領域以外の箇所に、１つ以上の突起が形成されている構造である。この突起の形成については、あらかじめ加熱ツール（加熱ヘッド）と突起が一体的に加工形成される構成や、個別の部品が接続固定される構成などが可能である。
【００２５】
本装置及び方法において、加熱ツールにおける突起の無い箇所の平面部（チップ保持領域）にチップの裏面側が保持され、ステージ上に保持された基板の電極と、チップの表面側の電極（例えばはんだバンプによる）とを位置合わせ（カメラ等による）した後、加熱ツールを下降する。その際、上記突起によって、基板側の上面と接触することで、チップの接続高さを正確に制御することが実現される。その後、加熱を行ってチップの電極と基板の電極を接続した後、加熱ツールを上昇するものである。
【００２６】
また他の形態では、上記突起の代わりの手段として、基板上、チップ接続領域以外の位置に、１つ以上のスペーサーを搭載（配置または形成）する。一方、チップの裏面を加熱ツールの平面部に保持し、チップの電極と基板の電極との位置合わせの後、加熱ツールを下降させ、基板上のスペーサーに接触するまで下降させて、加熱加圧を行い、これによりチップと基板を接続するものである。
【００２７】
本形態の半導体製造方法及び装置は例えば以下の構成である。半導体製造装置は、基板を保持するステージと、半導体チップを保持し加熱加圧を行う加熱装置とを有し、加熱装置の平面（下側面）に、半導体チップの裏面を保持（真空吸着）する半導体チップ保持領域を有し、半導体チップ保持領域以外の箇所に、所定高さの１つ以上の突起が形成されており、突起の高さ（厚み）は、半導体チップとその電極の高さ（厚み）に合わせて設計されている。そして、本製造方法では、本半導体製造装置を用いて、半導体チップの電極を基板の電極に接続する接続工程において、ステージ上に基板を保持し、加熱装置の平面の半導体チップ保持領域に半導体チップの裏面（上面）を保持し、半導体チップの表面（下面）の電極と基板の上面の電極とを位置合わせし、基板及び半導体チップの平面に対する垂直方向で、加熱装置の下降を含む移動及び加熱加圧を制御し、加熱装置の下降の際に突起が基板に接触することを利用して、半導体チップと基板との接続の高さ（位置）を制御し、半導体チップの電極に対し加熱装置による加熱加圧を行うことにより、半導体チップと基板とを接続する。
【発明の効果】
【００２８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。本発明の代表的な実施の形態によれば、小型化（電極微小化）の傾向にある半導体装置における半導体チップ等と基板とを接続する技術に係わり、特に、はんだバンプ等による電極を有する半導体チップにおける隣接電極のブリッジを確実に防止でき、かつ、基板上の半導体チップの接続（実装）の高さを安定化すること（言い換えれば接続高さのバラツキを低減して精度良く接続すること）ができる。
【００２９】
特に、加熱ツールに突起を設けた構成の場合には、突起が基板に接触した時点（荷重が所定値以上になる時点）で、加熱ツールの下降が止まり、接続高さを正確に制御できる。そのため、基板上の一定、均一な高さで半導体チップを接続することが可能である。
【００３０】
また、基板上にスペーサーを搭載した構成の場合には、同様にこのスペーサーにより加熱ツールの下降が止まるため、やはり基板上の一定、均一な高さで半導体チップを接続することが可能である。
【００３１】
また、特に半導体チップの電極がはんだバンプの場合に上記方法を用いた場合には、低荷重の範囲を精密に制御できる特殊な加熱ツールを有する熱圧着装置（設備）を用いること無く、隣接電極（はんだバンプ）間のブリッジを防ぐことが可能である。また、一定の接続高さで、量産時に安定して接続できるため、その後のアンダーフィル注入工程において、ボイドの発生を防止でき、接続部の信頼性の向上に寄与できる。
【００３２】
また特に、低荷重制御を必要とするＳｉＰ等の半導体装置の製造においては、一定の接続高さで安定して量産することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施の形態（実施の形態１）である半導体製造装置（熱圧着装置）及び製造方法の概略構成（断面）を示す図である。
【図２】本発明の一実施の形態である半導体製造装置（熱圧着装置）における個別の要素を示す図である。
【図３】実施の形態１において用いた半導体チップの平面構成を示す図である。
【図４】実施の形態１において用いた基板の平面構成を示す図である。
【図５】（ａ）〜（ｄ）は、本半導体製造方法の接続プロセス（装置状態）を示す図である。
【図６】実施の形態１の半導体製造方法の接続プロセス中の加熱ツールの高さ（ｚ）、温度、荷重の関係（制御プロファイル）を示す図である。
【図７】実施の形態１において接続の結果構成される半導体装置であるＳｉＰ構造の半導体装置の断面構造を示す図である。
【図８】実施の形態１における加熱ツール（突起）の変形例を示す図である。
【図９】実施の形態１における変形例として、保護部材を用いた構成を示す図である。
【図１０】実施の形態１における変形例として、ステージまで達する突起を有する加熱ツールの例を示す図である。
【図１１】実施の形態１における変形例として、Ａｕバンプの基板への接続に用いた例を示す図である。
【図１２】本発明の一実施の形態（実施の形態２）である半導体製造装置（熱圧着装置）及び製造方法について示す図であり、（ａ）は、複数の基板を含む基板シートの構造（従来）を示す図であり、（ｂ）は、実施の形態２で適用する基板シートの構造を示す図である。
【図１３】本発明の一実施の形態（実施の形態３）である半導体製造装置（熱圧着装置）及び製造方法の概略構成（断面）を示す図である。
【図１４】実施の形態３における、スペーサーの変形例（その１）を示す図である。
【図１５】実施の形態３における、スペーサーの変形例（その２）を示す図である。
【図１６】実施の形態３における変形例として、半導体製造装置（熱圧着装置）における、複数の半導体チップを同時に接続する場合の模式構成を示す図である。
【図１７】実施の形態３における変形例として、半導体製造装置（熱圧着装置）における、基板上にスペーサーの代わりに突起を設ける場合の模式構成を示す図である。
【図１８】実施の形態３における変形例として、半導体製造装置（熱圧着装置）における、基板上にアンダーフィル材による突起を設ける場合の模式構成を示す図である。
【発明を実施するための形態】
【００３４】
以下、本発明の実施の形態（半導体製造装置、半導体製造方法）を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。
【００３５】
（実施の形態１）
図１〜図７を用いて、本発明の実施の形態１の半導体製造装置（熱圧着装置）及び半導体製造方法について説明する。実施の形態１では、加熱ツール（加熱ヘッド）側に突起が形成された構成である。
【００３６】
＜概要＞
図１は、本発明の実施の形態の半導体製造装置である熱圧着装置１の概要構成について示す。図１は、本熱圧着装置１を横から見た断面である。説明のため、水平面の方向（ｘ，ｙ）と垂直方向（ｚ）を有する。
【００３７】
図１において、熱圧着装置１は、ステージ２（ステージ機構）と、加熱ツール（加熱ヘッドを含む加熱ツール機構）３とを含む。図１の熱圧着装置１の状態は、接続の対象である基板２３と半導体チップ２１とを保持した状態である。即ち、ステージ２上に基板２３が載置及び保持され、加熱ツール３に半導体チップ２１が保持された状態である。
【００３８】
図２は、説明のため、図１の熱圧着装置１及び接続対象（基板２３、半導体チップ２１）に関する各要素を個別に示している。
【００３９】
基板２３は、上面（ｃで示す）側に、ソルダーレジスト２４や電極２５が形成されている。
【００４０】
半導体チップ２１は、能動素子面（表面）である下面（ａで示す）側に、はんだバンプ２２（はんだバンプによる電極）が付けられる（はんだバンプ２２形成状態の半導体チップ２０とする）。裏面である上面（ｂで示す）側は平らであり、加熱ツール３側の領域（半導体チップ保持領域８）に保持される。
【００４１】
加熱ツール３は、本体７と、突起５とを有する構成である。本体７部分は、剛体であり、断面が矩形の場合である。本体７は、中央に、半導体チップ２１の保持のための真空吸着用の穴６が設けられている。穴６は、平面中央に直径１ｍｍである。加熱ツール３（本体７）の先端の下面（ｄで示す）側は、半導体チップ２１保持側である。加熱ツール３（本体７）の下面（ｄ）においては、穴６の位置とも対応して、半導体チップ２１（その上面ｂ）を保持することが可能な平面部（半導体チップ保持領域）８を含む。
【００４２】
また、加熱ツール３（本体７）の平面（ｄ）に対して、半導体チップ保持領域８とは異なる箇所（突起形成領域９）に、突起５が形成される。本特徴である突起５は、所定の高さｈを持ち、高さｈは、半導体チップ２１の高さよりも少し大きい。
【００４３】
加熱ツール３の形状としては、先端の平面（ｄ）における半導体チップ保持領域８は、１５ｍｍ角である。平面（ｄ）の四隅の突起形成領域９に、突起５が、２ｍｍ角、高さｈが０．４５ｍｍの角柱形状で形成されている。
【００４４】
加熱ツール３（本体７）の材質はセラミックであり、本加熱ツール３の製造時、本体７に対し突起５の部分を残すように加工することで製作した。なお、突起５の形成は、本体７と一体的な形態としたが、図２のような形で個別の部品を接続して成る形態としてもよい。
【００４５】
＜半導体チップ＞
本実施の形態の熱圧着装置１（加熱ツール３）を用いて、半導体チップ２１と基板２３とを接続する方法について以下順を追って説明する。
【００４６】
まず、図３において、本実施の形態（及び接続実験）で用いた半導体チップ２１の水平面方向（ｘ−ｙ）での形状を示している。半導体チップ２１の能動素子面側の平面（ａ）において、はんだバンプ２２が付けられた状態を示している。半導体チップ２１の大きさは８．５ｍｍ角、Ｓｉの厚みが０．４ｍｍである。半導体チップ２１の能動素子面において、はんだバンプ２２が、外周付近に６列で形成されている。
【００４７】
はんだバンプ２２の組成は、Ｓｎ−Ａｇ系の鉛フリーはんだであり、はんだバンプ２２の高さが約１００μｍ、はんだバンプ２２のピッチが２６０μｍである。本はんだバンプ２２は、Ｓｎ−Ａｇ系のはんだペーストをメタルマスクを用いて印刷し、リフロー加熱、洗浄することにより形成した。
【００４８】
＜基板＞
図４において、上記半導体チップ２１に対応して接続の対象となる基板２３の水平面方向（ｘ−ｙ）での形状を示している。基板２３の形状は１５ｍｍ角、厚みは１ｍｍである。基板２３の材質はガラスエポキシ基材であり、表面はソルダーレジスト２４により電極２５部が開口されている。電極２５の材料は、Ｃｕ上にＮｉ、その上にＡｕめっきの構成である。
【００４９】
基板２３の上面（ｃ）（ソルダーレジスト２４）において、半導体チップ２１が接続（実装）される概略平面部（半導体チップ接続領域）２６を有する。その半導体チップ接続領域２６の外側には、ワイヤボンディング用の電極２７が配置されている。このワイヤボンディング用の電極２７は、例えば基板２３の外周付近、図４では基板２３の四隅の領域（突起当接領域２８）を除く四辺付近に配置されている。
【００５０】
本実施の形態（図４）では、基板２３の四隅に、破線で示す突起当接領域２８を有する。突起当接領域２８は、接続の際に加熱ツール３の突起５が接する部分（ソルダーレジスト２４の一部）である。
【００５１】
＜接続プロセス＞
次に、図５を用いて本実施の形態の半導体製造方法における接続プロセス（熱圧着プロセス）について説明する。図５と図６のプロファイルは対応している。
【００５２】
始め、図５（ａ）は、熱圧着装置１のステージ２上に載置及び保持された基板２３に対し、半導体チップ２１を保持した状態の加熱ツール３を下降する前の状態である。加熱ツール３の半導体チップ保持領域８に、真空吸着により半導体チップ２１を固定させた。ｅで示すように、保持状態の半導体チップ２１のはんだバンプ２２の先端の位置（ｚ軸方向高さ）は、ｆで示す突起５の先端の位置（高さ）よりも少し下にある。
【００５３】
基板２３、半導体チップ２１、及び加熱ツール３は、水平面方向（ｘ，ｙ）で位置合わせされて配置される。また、高さ方向である垂直方向（ｚ）では、特徴的な接続の制御がなされる。
【００５４】
次に、図５（ｂ）は、図５（ａ）からの下降後、半導体チップ２１のはんだバンプ２２の先端が基板２３側の電極２５に接した状態である。この時、ｆで示すように、突起５の先端の位置は、基板２３の上面（ｃ）（ソルダーレジスト２４、突起当接領域２８）には達していない。
【００５５】
次に、図５（ｃ）は、図５（ｂ）から僅かに下降して、はんだバンプ２２が潰れると共に、突起５の先端（ｆ）が基板２３の上面（ｃ）（ソルダーレジスト２４、突起当接領域２８）に接触した状態である。この状態ではんだバンプ２２の加熱処理により電極（２２，２５）が接続される。
【００５６】
最後に、図５（ｄ）は、図５（ｃ）の接続後に、加熱ツール３を上昇した状態である。ステージ２上には、基板２３と半導体チップ２１との接続後における半導体装置３０の形状となっている。
【００５７】
図５（ａ）で、加熱ツール３に対する半導体チップ２１（はんだバンプ２２付着状態の半導体チップ２０）の保持（真空吸着）の際においては、半導体チップ２１を所定の位置に置いたチップトレイに並べ、このチップトレイから、加熱ツール３の先端の平面（ｄ）の半導体チップ保持領域８に、半導体チップ２１の裏面（上面ｂ）を吸着させた。
【００５８】
この半導体チップ２１のはんだバンプ２２による電極と、ステージ２上の基板２３の電極２５とをカメラ及びマーク等により位置合わせを行い、加熱ツール３を下降させる。
【００５９】
＜制御プロファイル＞
図６には、本接続の制御（プロセス）の際における加熱ツール３のｚ軸方向の動き（高さ）と、荷重、及び温度などの関係（制御プロファイル）を示している。横軸は時間（ｔ１等は時刻）である。縦軸において、「高さ（ｚ）」の線（６０１）は、加熱ツール３（及びその突起５や保持される半導体チップ２０）のｚ軸方向の動き（高さ、位置）である。また、「温度」の線（６０２）は、加熱ツール３の温度である。また、「荷重」の線（６０３）は、基板２３との接触などによって加熱ツール３に検出される荷重である。
【００６０】
高さ（ｚ）の線（６０１）において、（１）は、加熱ツール３の下降（ｔ１〜ｔ３）を示し、（２）は、はんだバンプ２２の接触の時点（ｔ２）を示し、（３）は、突起５の接触の時点（ｔ３）を示す。（４）は、一定の高さの状態（ｔ３〜ｔ９）である。（５）は、加熱ツール３の上昇（ｔ９以降）を示す。
【００６１】
温度の線（６０２）において、ａは、加熱開始の時点（ｔ４）を示す。ｂは、最高温度到達の時点（ｔ５）を示す。ｃは、温度下降開始の時点（ｔ７）を示す。
【００６２】
荷重の線（６０３）において、Ａは、荷重上昇開始の時点（ｔ２）を示す。これは、（２）のはんだバンプ２２接触の時点に対応する。Ｂは、荷重の急な上昇の時点（ｔ３）を示す。これは、（３）の突起５の接触の時点に対応する。ここでａのように加熱開始される。Ｃは、はんだバンプ２２の溶融による荷重下降の状態（ｔ６以降）を示す。
【００６３】
＜接続制御（１）＞
図５（ａ）の状態から加熱ツール３が下降し、図５（ｂ）のように、はんだバンプ２２の先端（ｅ）が基板２３の電極２５に接触する（ｔ２）。この接触により、加熱ツール３の上部に取り付けてある荷重計（ロードセル）で荷重の上昇が検知される。なお、この荷重計は公知技術である。
【００６４】
しかしながら、ここで、はんだバンプ２２（個々のバンプ）が小さいこと、はんだ材料は一般にやわらかいこと、及びはんだバンプ２２の高さにバラツキがあること、等の理由から、上記荷重の変化は非常に小さく、接触し始めた点の正確な検知は難しい。
【００６５】
更に、図５（ｂ）の状態から、そのまま加熱ツール３を下降すると、荷重は徐々に上昇し、図５（ｃ）のように、加熱ツール３の先端の平面（ｄ）に形成されている突起５が、基板２３の表面のソルダーレジスト２４（突起当接領域９）に接する（ｔ３）。
【００６６】
すると、図６のＢ，（３）に示したように、荷重が大幅に上昇すると同時に、加熱ツール３の下降が止まり、加熱ツール３の位置が固定される。
【００６７】
この時点で、はんだバンプ２２は、基板２３の電極２５に接触し、固体状態で若干変形している。
【００６８】
次に、この加熱ツール３の位置で、所定に設定しておいた図６の線（６０２）のような温度プロファイルに従って熱を加える（ａ，ｂ）。すると、はんだバンプ２２が溶融し（Ｃ）、はんだバンプ２２からの反発力は無くなると共に、基板２３の電極２５に接続される。
【００６９】
はんだバンプ２２が溶融しても、加熱ツール３の先端の平面（ｄ）には突起５が形成されているため、半導体チップ２１の高さは変化しない。そのため、はんだバンプ２２が潰れることは無く、隣接のはんだバンプ２２間のブリッジは起きない。
【００７０】
その後、加熱ツール３への熱の供給を止めると、加熱ツール３の温度、及び半導体チップ２１の温度が下がり（ｔ７）、はんだバンプ２２が凝固する。
【００７１】
その後、加熱ツール３の真空吸着を解除し、図５（ｄ）のように、加熱ツール３を上昇させる（ｔ９）。
【００７２】
以上のような制御の工程によって、半導体チップ２１の電極であるはんだバンプ２２が、基板２３の電極２５に接続された。
【００７３】
本接続の制御方法に用いた温度プロファイルとしては、加熱ツール３を２８０℃で８秒間保持し（ｔ５〜ｔ７）、その後、１０秒間強制的に冷却させたものである。また、荷重としては、１５０ｇまで荷重を加えるように（ｔ３〜ｔ６）、設定した。
【００７４】
＜接続制御（２）＞
また、接続の前処理としては、Ａｒプラズマ処理を行った。Ａｒプラズマ処理では表面酸化膜がある程度除去できるため接続性の向上が期待でき、Ａｒイオンスパッタと同様に、これらの前処理機構を熱圧着装置に付属させておくことは、品質向上に大変効果がある。
【００７５】
この他、フラックスを用いる前処理方式も検討した。具体的には、半導体チップ２１のはんだバンプ２２にフラックスを転写により供給した。フラックスは、はんだバンプ２２への転写性の良いロジン系のフラックスを用い、ＳＵＳ板上に前記フラックスをメタルのスキージ２で３０μｍの厚みに供給した。その後、半導体チップ２１のはんだバンプ２２が形成されている面（ａ）を、上記フラックス面にＳＵＳ板に接するまで浸漬し、はんだバンプ２２先端にフラックスを転写させた。このフラックスの転写は、熱圧着装置１内で行い、このはんだバンプ２２の先端にフラックスを転写した状態の半導体チップ２１は、半導体チップ２１の反転機構を設けることで、加熱ツール３の先端の平面（ｄ）の領域（８）に真空吸着させることができた。
【００７６】
＜接続制御（３）＞
図５（ｄ）にも示したように、基板２３と半導体チップ２１との接続後における半導体装置３０の形状としては、基板２３上の半導体チップ２１上面（ｂ）までの高さは、略０．４５ｍｍであった。
【００７７】
また、上記熱圧着プロセスにおいて、前記図２，図４のような配置関係の場合における加熱ツール３の突起５と基板２３上面（ｃ）との接触においては、基板２３上面のソルダーレジスト２４（突起当接領域２８）に特に大きなダメージはみられず問題無かった。
【００７８】
また、基板２３と半導体チップ２１との接続部（半導体チップ接続領域２６）に関しては、Ｘ線観察から、隣接のはんだバンプ２２間のブリッジはみられず、断面観察からも、はんだバンプ２２は確実に基板２３の電極２５に接続されていることを確認できた。
【００７９】
このように加熱ツール３の突起５を利用して半導体チップ２１と基板２３の接続を行ったが、例えばチップ３０個の接続において、接続高さのバラツキは殆ど無かった。
【００８０】
また、接続の際のプロファイルとしては、加熱ツール３を下降させて突起５が接触した位置で止めて加熱し（ｔ４）、その後加熱ツール３を上昇（ｔ９）させたものであるが、高さバラツキのあるはんだバンプ２２を基板２３の電極２５に確実にぬれさせるために、以下のようにしてもよい。即ち、突起５の高さを例えば０．４３ｍｍのように低くして、はんだバンプ２２を基板２３の電極２５に接触させ、はんだバンプ２２を大きく変形させてから加熱し、十分に溶融したのち、最終的な目標の接続高さ、例えば基板２３上面（ｃ）から０．４６ｍｍの位置などに加熱ツール３を引き上げてから冷却してもよい。これは、最終的なはんだ（２２）の高さが高いと、半導体チップ２１と基板２３との間の熱膨張差による応力が小さくなる効果があるためである。
【００８１】
＜積層型のＳｉＰ構造の半導体装置＞
図７には、積層型のＳｉＰ構造の半導体装置３６（前記半導体装置３０を含んで成る）を示している。前記プロセスで、フラックス残渣を洗浄後、図７に示したように、基板２３と半導体チップ（第１の半導体チップ）２１の電極間にアンダーフィル３１を注入して硬化した。そして、超音波探傷装置を用いてボイドの有無を調べたが、電極間のアンダーフィル３１材料内にボイドは殆ど見られなかった。
【００８２】
更に、この後、他の半導体チップ（第２の半導体チップ）３２の積層、ワイヤボンディング３３による接続、樹脂封止（樹脂）３４、裏面はんだバンプ３５接続、などの各種工程を有する。これら工程においても、上記半導体チップ２１と基板２３の接続部に問題は生じず、図７の積層型のＳｉＰ構造の半導体装置３６を組み立てることができた。積層型のＳｉＰ構造については公知技術である。
【００８３】
以上のように、本実施の形態の熱圧着装置１及び製造方法による基板２３と半導体チップ２１の接続において、加熱ツール３の先端の平面（ｄ）の一部に突起５が形成されていることによって、通常（従来）、５０ｇ程度以下の荷重でブリッジしてしまう可能性のある狭ピッチのはんだバンプの場合であっても、１００ｇ程度以上の制御しやすい荷重によってブリッジを起こさずに安定した接続が可能である。また、はんだバンプ間のブリッジを防止しながら、面均一で高さバラツキ無しの接続を実現できる。
【００８４】
本実施の形態の熱圧着装置１及び製造方法については、上記形態に限らず、基板２３や半導体チップ２１の形態などにも対応して様々な形態が可能である。以下に各種の変形例を示す。
【００８５】
＜変形例（１）＞
例えば、加熱ツール３に対する突起５の形成については、以下が可能である。まず、図４のような、１つの半導体チップ接続領域２６に対し、四隅の４つの突起５（突起当接領域２８）には限定されず、最低１つの位置及び数であっても有効である。例えば１つ、２つ、３つの突起５、あるいは多数の突起５とすることが可能である。
【００８６】
また、突起５の形状についても、角柱以外にも、円柱状・棒状や、角錐・円錐状や、球状などの形状も適用可能である。当該突起５のｚ方向の中心線における突起５の高さ（ｈ）が適切に設計されていれば問題無い。
【００８７】
また、突起５部は、そのエッジの部分を面取りしておく形状としてもよい。その場合、接続の際に、基板２３、半導体チップ２１が若干でも平行に接触しなかった場合に、基板２１（突起当接領域２８）へのダメージを軽減、防止することが可能である。面取りは、突起５の中心高さ（ｈ）が所定の高さとなるのであれば、いずれの形状としてもよい。
【００８８】
＜変形例（２）＞
また、図８に示したように、他の変形例として、加熱ツール３の下面（ｄ）側における周囲全体に、主要平面よりも高い枠形状の突起４１を形成し、これによって前述の形態と同様に高さ制御することも可能である。また、枠形状の突起４１は、四辺すべて有する形状に限らず、一辺、二辺、または三辺の部分からなる形状としてもよい。
【００８９】
＜変形例（３）＞
また、図９に示したように、他の変形例として、ワイヤボンディング用の電極２７（パッド）やソルダーレジスト２４などを保護するために、基板２３上における半導体チップ２１が搭載される部分（半導体チップ接続領域２６）以外で、少なくとも突起５の接する部分（突起当接領域２８）に対し、保護部材（緩衝部材）４２を設ける形態としてもよい。保護部材４２は、高耐熱のフィルムやシート、薄い金属板などを用いる。基板２３上面（ｃ）の突起当接領域２８を覆って保護部材４２を載せ、これに対し加熱ツール３の突起５を接触させる形態である。なお、この場合、保護部材４２の厚みと、突起５の高さ（ｈ）とを合わせて設計する必要がある。当該保護部材４２として薄い金属板を用いた場合には、突起５からの荷重を基板２３の大きな面積に分散することができ、基板２３へのダメージを軽減、防止できる。
【００９０】
＜変形例（４）＞
また、前記実施の形態では、加熱ツール３の突起５を基板２３の表面（ｃ）に接触させることで制御していたが、熱によるダメージが起きやすい基板の場合や、周囲のワイヤボンディング用の電極２７などの配置の関係で、突起５を接触できるスペース（突起当接領域２８）が基板２３上にあまり無い場合などでは、他の変形例として、図１０に示したような形態が可能である。
【００９１】
図１０の構成では、加熱ツール３を前記図１等の大きさよりも横方向（ｘ，ｙ）に大きくし、且つ、突起５を、本突起４３のように、基板２３の厚みを含む高さ（ｈ’）に設計した構成である。これにより、基板２３の周囲のステージ２上に突起４３を接触させて接続高さを制御することが前述同様に可能である。なお、この場合、半導体チップ２１の厚みのバラツキに加え、基板２３の厚みのバラツキが加算されるため、突起４３の高さの設定が難しい場合もある。
【００９２】
また、他の変形例として、突起５の形成（配置）を、加熱ツール３（本体７）の下側の平面（ｄ）からではなく、加熱ツール３（本体７）の横側の面に対して形成（配置）する形態としてもよい。この場合、突起５に対しあまり熱が加わらない構造とすることができる。
【００９３】
＜変形例（５）＞
また、前記突起５を有する加熱ツール３は、前記基板２３の電極２５に対するはんだバンプ２２（電極）のある半導体チップ２０の接続部以外にも、様々な接続部の構造に対して適用可能である。
【００９４】
例えば、図１１に示したように、Ａｕバンプ５１を形成した半導体チップ２１を、薄いはんだ層５２を形成してある基板２３に、熱圧着により接続する場合にも適用可能である。この場合にも、薄いはんだ層５２による隣接電極間のはんだブリッジを防止でき、且つ、接続高さが一定となるため、アンダーフィル材が均一に注入でき、ボイドの発生を抑えることが可能である。
【００９５】
また、基板２３に関しても、有機基板のみが対象ではなく、Ｓｉ基板、Ｓｉチップへの接続にも適用可能である。他には、ＡＣＦ接続等のような、はんだを用いない、導電粒子を電極間に挟み込んで接続する場合にも適用可能である。
【００９６】
熱圧着による接続方式の他に、ＢＧＡ部品の実装などにも利用可能である。また、局所加熱であることも、他の基板部を加熱したくない場合に有効である。
【００９７】
（実施の形態２）
次に、図１２を用いて、本発明の実施の形態２の半導体製造装置及び方法について説明する。図１２において、半導体チップとして、外形が１０ｍｍ角、厚みが０．１２で、１５０μｍピッチのはんだバンプを電極としている半導体チップを、所定の基板（基板シート６１、基板個片６２）へ接続する例を示す。図１２（ａ）は、従来の複数の基板の配置例、図１２（ｂ）は、本実施の形態２における複数の基板の配置である。
【００９８】
上記半導体チップに対応する基板（基板個片６２）は、１５ｍｍ角で、厚みは０．４ｍｍであるが、図１２（ａ）に示したように、１枚の基板シート６１に、上記１５ｍｍ角の基板個片６２が並んで配置してあり、最終的に切り離すようになっている。
【００９９】
上記半導体チップを接続する１５ｍｍ角の基板個片６２における矩形の外周付近（前記図４と同様の位置）には、ＰｏＰ（Package on Package）用の電極部がある。当該電極部に対する加熱ツール３の突起５の接触を避けるために、本実施の形態２では、基板シート６１の配置を、図１２（ｂ）のように変更している。即ち、縦の列毎に横方向で離すことで、１５ｍｍ角の基板個片６２同士の間にスペース６３を設けた。
【０１００】
加熱ツール３としては、高さ０．１５ｍｍ、長さ８ｍｍの突起５を左右２辺のスペースに設ける。即ち、水平面の方向（ｙ）で長い線状の突起５である。例えば図１２（ｂ）中の基板個片６４部分に半導体チップを接続する場合には、その左右のスペース６３の部分（突起当接領域６５）に加熱ツール３の突起５が接触して接続高さを制御できるようにした。
【０１０１】
この場合、熱圧着装置１の荷重は２００ｇの設定とし、加熱は３００℃で７秒間行い、荷重高さバラツキ無く接続することができた。また、その後のアンダーフィルの注入性にも問題が無かった。
【０１０２】
（実施の形態３）
次に、図１３を用いて、本発明の実施の形態３の半導体製造装置及び方法について説明する。実施の形態３は、加熱ツール３側の突起５ではなく、基板２３側に代替手段としてスペーサー７１を設ける構成である。
【０１０３】
図１３において、実施の形態３の接続方式の模式構成を図１等と同様に示している。基板２３上における半導体チップ２１が搭載される部分（半導体チップ接続領域２６）の周囲に、スペーサー７１が配置され、先端（下側の平面ｄ）が平らな加熱ツール７２を用いる方式である。
【０１０４】
本実施の形態で用いた半導体チップ２１の形状は、大きさは１０ｍｍ角、Ｓｉの厚みが０．１ｍｍであり、能動素子面の外周付近にはんだバンプ２２が５列形成してある。はんだバンプの組成はＳｎ−Ａｇ系の鉛フリーはんだであり、はんだバンプのピッチは１００μｍである。はんだバンプは、めっきにより作成した。
【０１０５】
上記半導体チップ２１の接続に対応した基板２３は、１５ｍｍ角であるが、前記図１２に示したような基板シートの形状で供給され、最終工程で切り離すようになっている。基板２３の厚みは０．４ｍｍであり、Ｃｕによる配線上にソルダーレジスト２４により電極２５部が開口されている。上記半導体チップが接続される部分（半導体チップ接続領域２６）の周囲には、ＰｏＰ接続用の電極（２７）が配置されている。
【０１０６】
接続に用いた加熱ツール７２の形状は、１８ｍｍ角であり、材質はセラミックである。また、中央に直径１ｍｍの真空吸着用の穴６を設けてある。
【０１０７】
スペーサー７１の形状は、直径が３ｍｍで厚みが０．１３ｍｍの円盤であり、材質はＳＵＳ（ステンレス鋼）を用いた。スペーサー７１は、基板２３中の対角線２方向に１つずつ配置した。
【０１０８】
前処理・加熱の条件は、半導体チップ２１のはんだバンプ２２の面をＡｒプラズマクリーニングを行ったあと、フラックスを転写させた。フラックスはロジン系のフラックスであり、１０μｍの厚みにスキージでならしておいて、半導体チップ２１のはんだバンプ２２面を上記フラックスに押し当て、はんだバンプ２２の先端に転写させた。このフラックスを転写した半導体チップ２１を加熱ツール７２の先端の平面（ｄ）（半導体チップ保持領域８）に真空吸着させ、一方、基板２３上の所定の位置にスペーサー７１を配置した。
【０１０９】
基板２３と半導体チップ２１の電極間を位置合わせし、加熱ツール７２を下降させる。すると、スペーサー７１（その上面）が加熱ツール７２の先端の平面（ｄ）の一部（スペーサー当接領域７６）に接する。その際の荷重が２００ｇになった時点で加熱ツール７２の下降を止めた。この位置で、３２０℃で５秒間の加熱を行い、その後５秒間強制的に冷却させた後、真空吸着を解除し加熱ツール７２を上昇させた。
【０１１０】
これにより、はんだバンプ２２は潰れても隣接のはんだバンプとブリッジしないで接続可能であり、複数個の接続サンプルでも接続高さのバラツキはほぼ見られなかった。また、洗浄後のアンダーフィルの注入性も良好であった。
【０１１１】
また、本実施の形態で用いたスペーサー７１の形状は、上記に限らずに様々な応用があり、円盤形状以外に、例えば角柱、円柱、球形状なども可能である。あるいは、各種厚みのスペーサーを用意しておき、組み合わせて使用することで、様々な製品に対応できるようにすることも可能である。
【０１１２】
またスペーサー７１の変形例としては、図１４に示したスペーサー７３のように、半導体チップ２１の周囲を包囲する形状（枠状、例えば１５ｍｍ角で内側の１２ｍｍ部分が穴であり厚みが０．１３ｍｍ）のものとしてもよい。
【０１１３】
また、１つの半導体チップ２１の接続のために、スペーサー７１（７３）を毎回配置する工程を簡略化するためには、図１５に示したスペーサー７４のように、前記基板シートに合わせた、ＳＵＳ等で製作したメッシュ形状のスペーサー７４を用いて効率化を図ってもよい。
【０１１４】
さらに、実施の形態３では、半導体チップ２１を１個ずつ基板２３へ接続する形態としたが、図１６に示したような形態としてもよい。即ち、基板２３の電極への位置合わせ、及び配置のみを、まず複数個の半導体チップ２１について行い、次にスペーサー７１を各半導体チップ２１の周囲（隣接間の領域）に配置し、これらの複数個の半導体チップ２１を同時に加熱加圧が可能な大きめな熱圧着ツール７５を用いて加圧加熱を行い、上記スペーサー７１によって高さ方向の制御を同時に行う、といった形態である。
【０１１５】
また、他の変形例として、図１７に示すように、基板２３の構成として、基板２３上に樹脂等を用いてスペーサーとなり得る突起（突起８１）を作り込み、加熱ツール３（７２）の位置制御が可能となるようにしてもよい。
【０１１６】
基板２３上の突起８１としては、例えばソルダーレジスト２４層を２層にして当該突起８１を形成することで加熱ツール３の高さを制御する。
【０１１７】
また、他の変形例として、図１８に示すように、基板２３の構成として、アンダーフィル材料を、基板２３上の半導体チップ接続領域２６の中央付近に、ある一定の厚みになるように印刷、硬化等により形成しておく形態、あるいは、既にフィルム状の樹脂材料を判定する形態としてもよい。これにより、このアンダーフィル材料による突起８２がスペーサーの役割となって加熱ツール３の位置決めに有効である。
【０１１８】
また、上述した各形態については、加熱ツール３側にも突起５を有する形態としても同様に可能である。即ち、加熱ツール３側と基板２３側の両方において対応する位置に、突起５またはスペーサー７１等となる部位を対で設け、当該対の両方の部位を合わせてそれらが接触する状態の高さを所定の高さとした形態である。
【０１１９】
（実施の形態４）
次に、実施の形態４について説明する。前述した実施の形態において、加熱ツール３の先端平面（ｄ）に突起５を設ける方式、あるいは基板２３上にスペーサー７１等を搭載する方式などを説明した。別の実施の形態４として、これら（突起５、スペーサー７１）を補助的に使用することも可能である。
【０１２０】
即ち、低荷重制御用の加熱ツール３を用いて半導体チップ２１の接続時の動きを制御させるが、実際には前述のように荷重の制御が一般的に非常に難しい。そのため、加熱ツール３が電極の接触点を検知できなくて下降しすぎてしまったときに、上記突起５やスペーサー７１により、加熱ツール３の下降を止めるように、補助的な部品（ストッパーの役割）として用いる。
【０１２１】
以上のように、各実施の形態では、加熱ツール３側の突起５、あるいは基板２３上のスペーサー７１等を活用することにより、高さバラツキ無く安定的に接続することが可能となる。半導体装置を高歩留まりで接続し、樹脂の安定的な注入性を確保し、高信頼な接続部を形成することができる。
【０１２２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１２３】
本発明は、各種の半導体装置の製造に利用可能である。
【符号の説明】
【０１２４】
１…熱圧着装置、２…ステージ、３…加熱ツール、５…突起、６…穴、７…本体、８…半導体チップ保持領域、９…突起形成領域、２０，２１…半導体チップ、２２…はんだバンプ、２３…基板、２４…ソルダーレジスト、２５…電極、２６…半導体チップ接続（実装）領域、２７…ワイヤボンディング用の電極、２８…突起当接領域、３０…半導体装置、３１…アンダーフィル、３２…第２の半導体チップ、３３…ワイヤボンディング、３４…樹脂封止（樹脂）、３５…裏面はんだバンプ、３６…積層型のＳｉＰ構造の半導体装置、４１…突起、４２…保護部材、４３…突起、５１…Ａｕバンプ、５２…薄いはんだ層、６１…基板シート、６２，６４…基板（基板個片）、６３…スペース、６５…突起当接領域、７１…スペーサー、７２…加熱ツール、７３…スペーサー、７４…スペーサー、７５…熱圧着ツール、７６…スペーサー当接領域、８１…突起、８２…突起。
【図１】
2010177604.tif 000003
【図２】
2010177604.tif 000004
【図３】
2010177604.tif 000005
【図４】
2010177604.tif 000006
【図５】
2010177604.tif 000007
【図６】
2010177604.tif 000008
【図７】
2010177604.tif 000009
【図８】
2010177604.tif 000010
【図９】
2010177604.tif 000011
【図１０】
2010177604.tif 000012
【図１１】
2010177604.tif 000013
【図１２】
2010177604.tif 000014
【図１３】
2010177604.tif 000015
【図１４】
2010177604.tif 000016
【図１５】
2010177604.tif 000017
【図１６】
2010177604.tif 000018
【図１７】
2010177604.tif 000019
【図１８】
2010177604.tif 000020