(57)【要約】【課題】上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減できる半導体装置とその製造方法を提供する。【解決手段】基板に下層配線Ｗ１となる第１導電層を形成し、絶縁膜を形成し、上層配線用溝とこれに連通するようにコンタクトホールＣＨを形成する。次に、コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層を形成し、その上層にコンタクトホール及び上層配線用溝に埋め込んで第２導電層を形成する。ここで、上層配線用溝及びコンタクトホールを形成する工程において、上層配線Ｗ２と下層配線Ｗ１の交差する領域に、上層配線にスリットＳＬ１，ＳＬ２または切り欠きを設けて幅が狭くなった部分ＮＰが設けられるように上層配線用溝を形成し、この幅が狭くなった部分ＮＰにおいてコンタクトホールＣＨを形成する。【選択図】図１
2010114259.tif 000002
【特許請求の範囲】
【請求項１】
基板に下層配線となる第１導電層を形成する工程と、
前記第１導電層を被覆して絶縁膜を形成する工程と、
前記絶縁膜に前記第１導電層と交差する領域を有するように上層配線用溝を形成する工程と、
前記上層配線用溝に連通するように前記第１導電層に達するコンタクトホールを前記絶縁膜に形成する工程と、
前記コンタクトホール及び前記上層配線用溝の内壁面を被覆してバリアメタル層を形成する工程と、
前記バリアメタル層の上層に前記コンタクトホール及び前記上層配線用溝に埋め込んで第２導電層を形成し、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線とする工程と
を有し、
前記上層配線用溝及び前記コンタクトホールを形成する工程において、前記上層配線と前記下層配線の交差する領域に、前記上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように前記上層配線用溝を形成し、当該幅が狭くなった部分において前記コンタクトホールを形成する
半導体装置の製造方法。
【請求項２】
前記バリアメタル層を形成する工程において、前記コンタクトホールの底面において、前記下層配線の上面が凹状にえぐられた形状となるように加工しながら、当該凹状の形状を被覆するように前記バリアメタル層を形成する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記バリアメタル層を形成する工程が、前記コンタクトホール及び前記上層配線用溝の内壁面を被覆して第１バリアメタル層を形成する工程と、前記第１バリアメタル層の上層に第２バリアメタル層を形成する工程とを有する
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２バリアメタル層を形成する工程において、前記コンタクトホールの底面において前記第１バリアメタル層を除去し、前記下層配線の上面が凹状にえぐられた形状となるように加工しながら、当該凹状の形状を被覆するように前記第２バリアメタル層を形成する
請求項３に記載の半導体装置の製造方法。
【請求項５】
前記コンタクトホールを形成する工程において複数個のコンタクトホールを形成し、前記複数個のコンタクトホールにより前記下層配線と前記上層配線が接続されるようにする
請求項１に記載の半導体装置の製造方法。
【請求項６】
前記上層配線の幅が、実質的に前記コンタクトホールの開口径と同等となるように形成する
請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
基板に形成された下層配線となる第１導電層と、
前記第１導電層を被覆して形成された絶縁膜と、
前記絶縁膜に前記第１導電層と交差する領域を有するように形成された上層配線用溝と、
前記上層配線用溝に連通するように前記第１導電層に達するように前記絶縁膜に形成されたコンタクトホールと、
前記コンタクトホール及び前記上層配線用溝の内壁面を被覆して形成されたバリアメタル層と、
前記バリアメタル層の上層に前記コンタクトホール及び前記上層配線用溝に埋め込んで形成され、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線を構成する第２導電層と
を有し、
前記上層配線と前記下層配線の交差する領域に、前記上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられており、当該幅が狭くなった部分において前記コンタクトホールが形成されており、
前記コンタクトホールの底面において、前記下層配線の上面が凹状にえぐられた形状となっており、当該凹状の形状を被覆するように前記バリアメタル層が形成されている
半導体装置。
【請求項８】
前記バリアメタルが、前記コンタクトホール及び前記上層配線用溝の内壁面を被覆して形成された第１バリアメタル層と、前記第１バリアメタル層の上層に形成された第２バリアメタル層とを有する
請求項７に記載の半導体装置。
【請求項９】
前記コンタクトホールの底面において前記第１バリアメタル層が除去され、前記下層配線の上面が凹状にえぐられた形状となっており、当該凹状の形状を被覆するように前記第２バリアメタル層が形成されている
請求項８に記載の半導体装置。
【請求項１０】
前記コンタクトホールが複数個形成されており、前記複数個のコンタクトホールにより前記下層配線と前記上層配線が接続されている
請求項７に記載の半導体装置。
【請求項１１】
前記上層配線の幅が、実質的に前記コンタクトホールの開口径と同等となるように形成されている
請求項７〜１０のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法及び半導体装置に関し、特にディアルダマシンプロセスによりコンタクトと溝配線を形成する半導体装置の製造方法と、それにより製造された半導体装置に関する。
【背景技術】
【０００２】
従来、半導体ウェーハ上に形成する高密度集積回路の微細配線の材料として、アルミニウム系合金が用いられている。しかし、半導体装置をさらに高速化するためには、配線用材料として、より比抵抗の低い材料を用いる必要があり、このような材料としては銅や銀などが好適である。特に、銅は比抵抗が１．８μΩｃｍと低く、半導体装置の高速化に有利な上に、エレクトロマイグレーション耐性がアルミニウム系合金に比べて一桁程高いため、次世代の材料として期待されている。
【０００３】
銅を用いた配線形成では、一般に銅のドライエッチングが容易でないために、いわゆるダマシン法が用いられている。
例えば、酸化シリコンからなる層間絶縁膜に予め所定のパターンの配線溝を形成し、スパッタリング法によりＴａで配線溝の内壁を被覆してＣｕの拡散バリアとなるバリアメタル層を形成する。
次に、スパッタリング法によりバリアメタル層の上層に電解メッキ処理のシードとなるＣｕのシード層を形成し、シード層を用いて配線溝内に配線材料（Ｃｕ）を埋め込む。
次に、余剰の配線材料を化学機械研磨（Chemical Mechanical Polishing：以下、ＣＭＰと称する。）により除去する。これにより、配線を形成する。
【０００４】
さらに、コンタクトホールと配線溝とを連通して形成し、上記と同様にして一括して導電性材料を埋め込み、余剰配線材料をＣＭＰにより除去するデュアルダマシン法も知られている。
【０００５】
ダマシン法による銅配線の形成方法は、例えば特許文献１及び２などに記載されている。
デュアルダマシン法による詳細な接続孔と溝配線の形成方法は、例えば特許文献３及び非特許文献１などに開示されている。
【０００６】
図１２（ａ）は、従来例に係るデュアルダマシンプロセスによる配線とコンタクトの平面図である。
例えば、下層配線Ｗ１と上層配線Ｗ２が交差するように形成されており、交差する領域内にコンタクトホールＣＨが設けられて、下層配線Ｗ１と上層配線Ｗ２が接続されている。
【０００７】
図１２（ｂ）は図１２（ａ）中のＸ−Ｘ’における断面図である。
例えば、基板１１０上に不図示の第１層間絶縁膜が形成されており、第１層間絶縁膜に下層配線用溝が形成されている。
下層配線用溝の内壁を被覆するように第１バリアメタル層１２１が形成されており、その上層において下層配線用溝を埋め込むように銅などの第１導電層１２２が形成されている。
第１バリアメタル層１２１と第１導電層から、上記の下層配線Ｗ１が構成されている。
【０００８】
上記の第１導電層１２２の上層を被覆して第１酸化防止膜１２３が形成されており、その上層に第２層間絶縁膜１３０及び第３層間絶縁膜１３１が形成されている。
上記の第２層間絶縁膜１３０及び第１酸化防止膜１２３を貫通して第１導電層１２２に達するコンタクトホール１３０ｃが形成されている。また、第３層間絶縁膜１３１に、コンタクトホール１３０ｃに連通して上層配線用溝１３１ｔが形成されている。ここで、コンタクトホール１３０ｃの底面において、第１導電層１２２の上面が凹状にえぐられた形状となっている。
【０００９】
コンタクトホール１３０ｃ及び上層配線用溝１３１ｔの内壁を被覆して、例えばＴａＮなどからなる第２バリアメタル層１３２及びＴａなどからなる第３バリアメタル層１３３が積層して形成されている。
上記の第２バリアメタル層１３２は、コンタクトホール１３０ｃの底面部分において除去されており、第３バリアメタル１３３が第１導電層１２２に接している。
【００１０】
上記の第３バリアメタル１３３の上層に、コンタクトホール１３０ｃ及び上層配線用溝１３１ｔを埋め込むように銅などの第２導電層１３４が形成されている。
コンタクトホール１３０ｃを埋め込んでいる部分の第２導電層１３４ｐと第２バリアメタル層１３２及び第３バリアメタル層１３３がコンタクトプラグを構成する。
上層配線用溝１３１ｔを埋め込んでいる部分の第２導電層１３４ｗと第２バリアメタル層１３２及び第３バリアメタル層１３３が上層配線となる。
上記の第２導電層１３４の上層を被覆して第２酸化防止膜１３５が形成されている。
【００１１】
上記のコンタクトホール１３０ｃの底面における第１導電層１２２の上面が凹状にえぐられた形状となっていることにより、コンタクトプラグの底面がアンカー構造となり、下層配線（第１導電層１２２）との接続抵抗を低減することができる。
【００１２】
ここで、上記の第１導電層１２２の上面が凹状にえぐられた形状が上層配線用溝の幅によって変動する現象が生じていた。このため、デュアルダマシンプロセスにおいて、コンタクトにおける接触抵抗が上層配線用溝の幅とともに変動してしまっていた。
【特許文献１】特開２００５−１２９７４６号公報
【特許文献２】特開２００４−３１９６１６号公報
【特許文献３】特開２００４−６３８５９号公報
【非特許文献１】International Interconnect Technology Coference(IITC)2002 P15-17 "A Manufacturable Copper/Low-k SiOC/SiCN Process Technology for 90nm-node High Performance eDRAM"
【発明の開示】
【発明が解決しようとする課題】
【００１３】
解決しようとする問題点は、デュアルダマシンプロセスにおいて、コンタクトにおける接触抵抗が上層配線用溝の幅とともに変動してしまうことである。
【課題を解決するための手段】
【００１４】
本発明の半導体装置の製造方法は、基板に下層配線となる第１導電層を形成する工程と、前記第１導電層を被覆して絶縁膜を形成する工程と、前記絶縁膜に前記第１導電層と交差する領域を有するように上層配線用溝を形成する工程と、前記上層配線用溝に連通するように前記第１導電層に達するコンタクトホールを前記絶縁膜に形成する工程と、前記コンタクトホール及び前記上層配線用溝の内壁面を被覆してバリアメタル層を形成する工程と、前記バリアメタル層の上層に前記コンタクトホール及び前記上層配線用溝に埋め込んで第２導電層を形成し、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線とする工程とを有し、前記上層配線用溝及び前記コンタクトホールを形成する工程において、前記上層配線と前記下層配線の交差する領域に、前記上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように前記上層配線用溝を形成し、当該幅が狭くなった部分において前記コンタクトホールを形成する。
【００１５】
上記の本発明の半導体装置の製造方法は、基板に下層配線となる第１導電層を形成し、第１導電層を被覆して絶縁膜を形成する。
次に、絶縁膜に第１導電層と交差する領域を有するように上層配線用溝を形成する。次に、上層配線用溝に連通するように第１導電層に達するコンタクトホールを絶縁膜に形成する。
次に、コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層を形成する。
次に、バリアメタル層の上層にコンタクトホール及び上層配線用溝に埋め込んで第２導電層を形成し、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線とする。
ここで、上層配線用溝及びコンタクトホールを形成する工程において、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように上層配線用溝を形成する。
また、この幅が狭くなった部分においてコンタクトホールを形成する。
【００１６】
本発明の半導体装置は、基板に形成された下層配線となる第１導電層と、前記第１導電層を被覆して形成された絶縁膜と、前記絶縁膜に前記第１導電層と交差する領域を有するように形成された上層配線用溝と、前記上層配線用溝に連通するように前記第１導電層に達するように前記絶縁膜に形成されたコンタクトホールと、前記コンタクトホール及び前記上層配線用溝の内壁面を被覆して形成されたバリアメタル層と、前記バリアメタル層の上層に前記コンタクトホール及び前記上層配線用溝に埋め込んで形成され、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線を構成する第２導電層とを有し、前記上層配線と前記下層配線の交差する領域に、前記上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられており、当該幅が狭くなった部分において前記コンタクトホールが形成されており、前記コンタクトホールの底面において、前記下層配線の上面が凹状にえぐられた形状となっており、当該凹状の形状を被覆するように前記バリアメタル層が形成されている。
【００１７】
上記の本発明の半導体装置は、基板に下層配線となる第１導電層が形成されており、第１導電層を被覆して絶縁膜が形成されている。
絶縁膜に、第１導電層と交差する領域を有するように上層配線用溝と、上層配線用溝に連通するように第１導電層に達するようにコンタクトホールが形成されている。
コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層が形成され、バリアメタル層の上層にコンタクトホール及び上層配線用溝に埋め込んで第２導電層が形成されている。
これにより、コンタクトホールに埋め込まれたコンタクトプラグと上層配線用溝に埋め込まれた上層配線が構成されている。
ここで、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられている。
また、この幅が狭くなった部分においてコンタクトホールが形成されている。また、コンタクトホールの底面において、下層配線の上面が凹状にえぐられた形状となっており、この凹状の形状を被覆するようにバリアメタル層が形成されている。
【発明の効果】
【００１８】
本発明の半導体装置の製造方法は、上層配線用溝及びコンタクトホールを形成する工程において、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように上層配線用溝を形成する。
これにより、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状とすることができ、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
【００１９】
本発明の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明に係る半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
尚、説明は以下の順序で行う。
１．第１実施形態（基本構成）
２．第２実施形態（上層配線幅とコンタクトホール径が同じ構成）
３．第３実施形態（上層配線にスリット及び切り欠きが設けられ、複数個のコンタクトホールで接続された構成）
４．第４実施形態（上層配線にスリットが設けられ、複数個のコンタクトホールで接続された構成）
５．第５実施形態（上層配線にスリットが設けられ、複数個のコンタクトホールで接続された構成）
【００２１】
＜第１実施形態＞
［全体構成］
図１は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線Ｗ１と上層配線Ｗ２が交差するように形成されており、交差する領域内にコンタクトホールＣＨが設けられて、下層配線Ｗ１と上層配線Ｗ２が接続されている。
ここで、上層配線Ｗ２と下層配線Ｗ１交差する領域において、上層配線Ｗ２にスリットＳＬ１，ＳＬ２を設けて幅が狭くなった部分ＮＰが設けられている。
また、この幅が狭くなった部分ＮＰにおいてコンタクトホールＣＨが形成されている。
【００２２】
図２（ａ）は図１中のＸ−Ｘ’における断面図であり、図２（ｂ）は図１中のＹ−Ｙ’における断面図である。
例えば、基板１０上に第１層間絶縁膜２０が形成されており、第１層間絶縁膜２０に下層配線用溝２０ｔが形成されている。
例えば、下層配線用溝２０ｔの内壁を被覆するように第１バリアメタル層２１が形成されており、その上層において下層配線用溝２０ｔを埋め込むように銅などの第１導電層２２が形成されている。
第１バリアメタル層２１と第１導電層２２から、上記の下層配線Ｗ１が構成されている。
【００２３】
例えば、上記の第１導電層２２の上層を被覆して第１酸化防止膜２３が形成されており、その上層に第２層間絶縁膜３０及び第３層間絶縁膜３１が形成されている。
例えば、上記の第２層間絶縁膜３０及び第１酸化防止膜２３を貫通して第１導電層２２に達するコンタクトホール３０ｃが形成されている。また、第３層間絶縁膜３１に、コンタクトホール３０ｃに連通して上層配線用溝３１ｔが形成されている。
ここで、コンタクトホール３０ｃの底面において、第１導電層２２の上面が凹状にえぐられた形状となっている。
【００２４】
例えば、コンタクトホール３０ｃ及び上層配線用溝３１ｔの内壁を被覆して、例えばＴａＮなどからなる第２バリアメタル層３２及びＴａなどからなる第３バリアメタル層３３が積層して形成されている。
上記の第２バリアメタル層３２は、コンタクトホール３０ｃの底面部分において除去されており、第３バリアメタル層３３が上記の凹状の形状を被覆するように第１導電層２２に接して形成されている。
【００２５】
例えば、上記の第３バリアメタル層３３の上層に、コンタクトホール３０ｃ及び上層配線用溝３１ｔを埋め込むように銅などの第２導電層３４が形成されている。
例えば、コンタクトホール３０ｃを埋め込んでいる部分の第２導電層３４ｐと第２バリアメタル層３２及び第３バリアメタル層３３がコンタクトプラグを構成する。
上層配線用溝３１ｔを埋め込んでいる部分の第２導電層３４ｗと第２バリアメタル層３２及び第３バリアメタル層３３が上層配線となる。
例えば、上記の第２導電層３４の上層を被覆して第２酸化防止膜３５が形成されている。
【００２６】
上記のコンタクトホール３０ｃの底面における第１導電層２２の上面が凹状にえぐられた形状となっていることにより、コンタクトプラグの底面がアンカー構造となり、下層配線（第１導電層２２）との接続抵抗を低減することができる。
【００２７】
本実施形態の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
【００２８】
［製造方法］
次に、本実施形態に係る固体撮像装置の製造方法について、図２（ａ）に対応する断面に対応する断面図を参照して以下に説明する。
まず、図３（ａ）に示す構成に至るまでの工程について説明する。
例えば、基板１０上に第１層間絶縁膜を形成し、第１層間絶縁膜に下層配線用溝２０ｔを形成する。
例えば、下層配線用溝２０ｔの内壁を被覆するように第１バリアメタル層２１を形成し、その上層において下層配線用溝２０ｔを埋め込むように銅などの第１導電層２２を形成する。
例えばＣＭＰ（chemical mechanical polishing）処理などにより、下層配線用溝２０ｔの外部に形成された第１バリアメタル層２１及び第１導電層２２を除去する。
上記のようにして、第１バリアメタル層２１と第１導電層２２からなる下層配線Ｗ１を形成する。
ここで、例えば、下層配線の厚さは２００ｎｍ程度とする。これは、下層配線用溝の深さを２００ｎｍとすること、あるいは、ＣＭＰ処理時に研磨の結果残される導電膜の厚さを制御して形成することができる。
【００２９】
次に、例えばＣＶＤ（chemical vapor deposition）法により、第１導電層２２の上層に全面に炭化シリコンを３５ｎｍの膜厚で形成し、第１酸化防止膜２３を形成する。
第１層間絶縁膜及び炭化シリコンの第１酸化防止膜２３を形成する方法としては、例えば、平行平板型プラズマＣＶＤ装置を用い、シリコン源としてメチルシランを用いて形成することができる。
また、成膜条件としては、基板温度を３００〜４００℃に設定し、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００〜１０００Ｐａ程度に設定する。
【００３０】
次に、例えばＣＶＤ法により、酸化シリコンを５００ｎｍの膜厚で形成して、第２層間絶縁膜３０を形成する。
次に、例えばＣＶＤ法により、酸化シリコンを１５０ｎｍの膜厚で形成して、第３層間絶縁膜３１を形成する。第３層間絶縁膜３１は以降のエッチング処理におけるハードマスクとなる。
【００３１】
次に、図３（ｂ）に示すように、例えば第３層間絶縁膜３１に上層配線用溝３１ｔを形成する。
これには、例えば上層配線用溝３１ｔのパターンのレジスト膜を形成し、これをマスクとして第３層間絶縁膜３１エッチング加工して形成する。
さらに、第２層間絶縁膜３０及び第１酸化防止膜２３を貫通して第１導電層２２に達するコンタクトホール３０ｃを形成する。
ここで、コンタクトホール３０ｃと上層配線用溝３１ｔは連通するように形成する。
このとき、第３層間絶縁膜３１は、コンタクトホールを開口するエッチング加工のハードマスクとして用いることができる。
【００３２】
上記の上層配線用溝３１ｔのパターンは、図１に示すように、上層配線Ｗ２と下層配線Ｗ１交差する領域において、上層配線Ｗ２にスリットＳＬ１，ＳＬ２を設けて幅が狭くなった部分ＮＰが設けられているパターンとする。
また、コンタクトホールＣＨは、上記の幅が狭くなった部分ＮＰ形成する。
【００３３】
次に、図４（ａ）に示すように、例えばスパッタリング法により、コンタクトホール３０ｃ及び上層配線用溝３１ｔの内壁を被覆して、例えばＴａＮなどからなる第２バリアメタル層３２を形成する。
例えば、Ｔａターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて形成できる。
成膜条件は、例えば、基板バイアス５００Ｗ、ターゲットＤＣパワー４０ｋＷで窒素／アルゴン流量比を７５：２５、０．５ｍｔｏｒｒの雰囲気とし、１５ｎｍ程度のＴａＮ膜を全面成膜させる。
【００３４】
次に、図４（ｂ）に示すように、例えば、第２バリアメタル層３２の上層に、スパッタリング法により、Ｔａなどからなる第３バリアメタル層３３を形成する。
このとき、下記のようにして、コンタクトホール３０ｃの底面において、第１導電層２２の上面が凹状にえぐられた形状としながら、第３バリアメタル層３３が上記の凹状の形状を被覆して第１導電層２２に接するように形成できる。
【００３５】
例えば、上記のＴａＮ膜（第２バリアメタル層３２）の成膜の後、基板バイアスを１０００Ｗまで上げ、ターゲットＤＣパワーを５ｋＷまで下げ、アルゴン１００％雰囲気、０．２ｍｔｏｒｒとする。
この条件による、Ｔａの成膜とエッチングの成分がプラスマイナスゼロとなるように設定する。この条件下で所定時間の放電処理を施す。
このとき、デュアルダマシン上部や側壁部ではＴａＮ膜が残存した状態を保ちながら、アスペクト比が高い接続孔底部では、Ｔａ膜堆積よりバイアスエッチングの成分が大きくなる。
これにより、コンタクトホール３０ｃの底面において、第１導電層２２の上面が凹状にえぐられた形状として、第１導電層２２まで選択的に貫通させることができる。
上記の第１導電層２２までの選択的貫通は、堆積成分とエッチング成分の比率を制御して得ることができるものである。
例えば、堆積が主たる工程とエッチングが主たる工程を交互に行うことや、堆積とエッチングが同時に生じる工程により実現できる。
上記ではスパッタリング（物理蒸着）によるＴａＮ膜を用いた選択貫通処理について説明したが、Ｔａ膜、Ｔｉ膜、ＴｉＮ膜などのその他のバリアメタル膜を用いてもよい。
また、ＣＶＤ法で堆積されたＴａＮ膜、ＴｉＮ膜、ＳｉＮ膜を成膜後に、上記パンチスルー処理を施しても良い。
【００３６】
さらに上記の後、第２バリアメタル層３２の表面を均一化させるために、通常の指向性スパッタリング法によりもう一度Ｔａ膜を全面に成膜し、第３バリアメタル層３３を形成する。
上記のように、第１導電層２２の上面が凹状にえぐられた形状としてから成膜することで、第３バリアメタル層３３が上記の凹状の形状を被覆して第１導電層２２に接するように形成できる。
【００３７】
次に、図５（ａ）に示すように、例えば、電解メッキ処理あるいはスパッタリング法により、第３バリアメタル層３３の上層に、コンタクトホール３０ｃ及び上層配線用溝３１ｔを埋め込むように銅などの第２導電層３４を形成する。
銅の他、銀、スズ、チタン、アルミニウム、マンガン、あるいはマグネシウムをドーピングした銅合金を用いてもよい。
【００３８】
次に、図５（ａ）に示すように、例えば、ＣＭＰ処理により、上層配線用溝３１ｔの外部に堆積された第２導電層３４を除去し、さらに引き続いて上層配線用溝３１ｔの外部に堆積された第２バリアメタル層３２及び第３バリアメタル層３３を除去する。
ここでは、例えば、第３層間絶縁膜３１の厚さをある程度薄膜化するまで、ＣＭＰ処理を行うことができる。
【００３９】
次に、例えば、ＣＶＤ法により、第２導電層３４の上層に全面に炭化シリコンを形成し、第２酸化防止膜３５を形成する。
以上の工程により、図１及び図２に示す配線とコンタクトを有する半導体装置を製造することができる。
【００４０】
本実施形態の半導体装置の製造方法は、上層配線用溝及びコンタクトホールを形成する工程において、上層配線と下層配線の交差する領域に、上層配線にスリットまたは切り欠きを設けて幅が狭くなった部分が設けられるように上層配線用溝を形成する。
これにより、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状とすることができ、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
【００４１】
上記のようにアンカー構造が得られる原理について、以下に説明する。
最初にコンタクトホール底部及び側壁面を被覆するようにバリアメタル層を形成するステップにおいては、上層配線幅が狭くなると、コンタクトホールの底部からみた見込み角が小さくなる。
このため、コンタクトホール底部に到着するスパッタリング粒子量が結果的に少なくなる。
次のステップは、コンタクトホール底部のバリアメタル膜をエッチングするステップとなり、これによってコンタクトホール底部において下層配線にアンカーを形成することになる。
エッチング粒子は高い指向性を持ったイオン粒子であるため、上記の見込み角には影響されない。
したがって、コンタクトホール底部のバリアメタル膜厚が薄いほど、エッチングされる際に下層配線にアンカーが形成されやすくなる。
このため、上層配線幅の狭い場合のほうが、広い場合よりもアンカーが入りやすくなり、上記により、上層配線幅によってアンカーの構造が変化してしまい、コンタクトにおける接触抵抗が上層配線用溝の幅とともに変動したものと考えられる。
【００４２】
上記の実施形態においては、上層配線の幅を狭める領域を形成するために、スリットを形成しているが、上層配線に設けられるスリットあるいは切り欠けは、両者形成されていても、いずれか一方でもよい。
上層配線の主たる部分の幅に比較して狭くなった部分が設けられていればよい。
【００４３】
またバリアメタル層を形成する工程において、単層あるいは複数層のバリアメタル層を形成してもよい。
単層のバリアメタルを形成する場合には、例えば、下層配線の上面が凹状にえぐられた形状となるように加工しながら、当該凹状の形状を被覆するように前記バリアメタル層を形成する。
【００４４】
また、複数層のバリアメタル層を積層させる場合には、例えば、コンタクトホール及び上層配線用溝の内壁面を被覆して第１バリアメタル層を形成し、第１バリアメタル層の上層に第２バリアメタル層を形成する。
このとき、第２バリアメタル層を形成する工程において、コンタクトホールの底面において第１バリアメタル層を除去し、下層配線の上面が凹状にえぐられた形状となるように加工しながら、当該凹状の形状を被覆するように前記第２バリアメタル層を形成する。
【００４５】
＜第２実施形態＞
図６は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線Ｗ１と上層配線Ｗ２が交差するように形成されており、交差する領域内にコンタクトホールＣＨが設けられて、下層配線Ｗ１と上層配線Ｗ２が接続されている。
第１実施形態と同様に、上層配線Ｗ２と下層配線Ｗ１交差する領域において、上層配線Ｗ２にスリットＳＬ１，ＳＬ２を設けて幅が狭くなった部分ＮＰが設けられている。
また、この幅が狭くなった部分ＮＰにおいてコンタクトホールＣＨが形成されている。
ここで、本実施形態においては、上層配線Ｗ２の幅が、実質的にコンタクトホールＣＨの開口径と同等となるように形成されている。
【００４６】
図７（ａ）は図６中のＸ−Ｘ’における断面図であり、図７（ｂ）は図６中のＹ−Ｙ’における断面図である。
例えば、基板１０上に第１層間絶縁膜２０が形成されており、第１層間絶縁膜２０に下層配線用溝２０ｔが形成されている。
例えば、下層配線用溝２０ｔの内壁を被覆するように第１バリアメタル層２１が形成されており、その上層において下層配線用溝２０ｔを埋め込むように銅などの第１導電層２２が形成されている。
第１バリアメタル層２１と第１導電層２２から、上記の下層配線Ｗ１が構成されている。
【００４７】
例えば、上記の第１導電層２２の上層を被覆して第１酸化防止膜２３が形成されており、その上層に第２層間絶縁膜３０及び第３層間絶縁膜３１が形成されている。
例えば、上記の第２層間絶縁膜３０及び第１酸化防止膜２３を貫通して第１導電層２２に達するコンタクトホール３０ｃが形成されている。また、第３層間絶縁膜３１に、コンタクトホール３０ｃに連通して上層配線用溝３１ｔが形成されている。
上記において、上層配線用溝３１ｔの幅が、実質的にコンタクトホールＣＨの開口径と同等となるように形成されている。
ここで、コンタクトホール３０ｃの底面において、第１導電層２２の上面が凹状にえぐられた形状となっている。
【００４８】
例えば、コンタクトホール３０ｃ及び上層配線用溝３１ｔの内壁を被覆して、例えばＴａＮなどからなる第２バリアメタル層３２及びＴａなどからなる第３バリアメタル層３３が積層して形成されている。
上記の第２バリアメタル層３２は、コンタクトホール３０ｃの底面部分において除去されており、第３バリアメタル層３３が上記の凹状の形状を被覆するように第１導電層２２に接して形成されている。
【００４９】
例えば、上記の第３バリアメタル層３３の上層に、コンタクトホール３０ｃ及び上層配線用溝３１ｔを埋め込むように銅などの第２導電層３４が形成されている。
例えば、コンタクトホール３０ｃを埋め込んでいる部分の第２導電層３４ｐと第２バリアメタル層３２及び第３バリアメタル層３３がコンタクトプラグを構成する。
上層配線用溝３１ｔを埋め込んでいる部分の第２導電層３４ｗと第２バリアメタル層３２及び第３バリアメタル層３３が上層配線となる。
上層配線の幅は上層配線用溝の幅により決定されるので、上層配線の幅は、実質的にコンタクトホールＣＨの開口径と同等となるように形成されている。
例えば、上記の第２導電層３４の上層を被覆して第２酸化防止膜３５が形成されている。
【００５０】
上記のコンタクトホール３０ｃの底面における第１導電層２２の上面が凹状にえぐられた形状となっていることにより、コンタクトプラグの底面がアンカー構造となり、下層配線（第１導電層２２）との接続抵抗を低減することができる。
【００５１】
本実施形態の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
【００５２】
本実施形態に係る固体撮像装置の製造方法は、上層配線用溝の幅が実質的にコンタクトホールＣＨの開口径と同等となるように形成することで、第１実施形態と同様に形成することができる。
【００５３】
＜第３実施形態＞
図８は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線Ｗ１ａ，Ｗ１ｂと上層配線Ｗ２が交差するように形成されており、交差する領域内にコンタクトホールＣＨ１〜ＣＨ４が設けられて、下層配線Ｗ１ａ，Ｗ１ｂと上層配線Ｗ２が接続されている。
ここで、上層配線Ｗ２と下層配線Ｗ１交差する領域において、上層配線Ｗ２にスリットＳＬ１〜ＳＬ４及び切り欠きＮＴ１，ＮＴ２が設けられ、幅が狭くなった部分ＮＰ１〜ＮＰ４が設けられている。
また、この幅が狭くなった部分ＮＰ１〜ＮＰ４において、コンタクトホールＣＨ１〜ＣＨ４がそれぞれ形成されている。
ここで、下層配線Ｗ１ａと上層配線Ｗ２は２個のコンタクトホールＣＨ１，ＣＨ２で接続されている。
一方、下層配線Ｗ１ｂと上層配線Ｗ２は２個のコンタクトホールＣＨ３，ＣＨ４で接続されている。
複数個のコンタクトホールで接続することで、上層配線の幅を狭めたことによる抵抗の上昇を抑制することができる。
【００５４】
本実施形態の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
【００５５】
＜第４実施形態＞
図９は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線Ｗ１ａ，Ｗ１ｂと上層配線Ｗ２が交差するように形成されており、交差する領域内にコンタクトホールＣＨ１〜ＣＨ４が設けられて、下層配線Ｗ１ａ，Ｗ１ｂと上層配線Ｗ２が接続されている。
ここで、上層配線Ｗ２と下層配線Ｗ１交差する領域において、上層配線Ｗ２にスリットＳＬ１〜ＳＬ４が設けられ、幅が狭くなった部分ＮＰ１〜ＮＰ４が設けられている。
また、この幅が狭くなった部分ＮＰ１〜ＮＰ４において、コンタクトホールＣＨ１〜ＣＨ４がそれぞれ形成されている。スリットＳＬ１〜ＳＬ４は、上層配線の延伸方向に平行に伸びている形状で形成されている。
ここで、下層配線Ｗ１ａと上層配線Ｗ２は２個のコンタクトホールＣＨ１，ＣＨ２で接続されている。
一方、下層配線Ｗ１ｂと上層配線Ｗ２は２個のコンタクトホールＣＨ３，ＣＨ４で接続されている。
複数個のコンタクトホールで接続することで、上層配線の幅を狭めたことによる抵抗の上昇を抑制することができる。
【００５６】
本実施形態の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
【００５７】
＜第５実施形態＞
図１０は本実施形態に係る半導体装置の配線とコンタクトの平面図である。
例えば、下層配線Ｗ１ａ，Ｗ１ｂと上層配線Ｗ２が交差するように形成されており、交差する領域内にコンタクトホールＣＨ１〜ＣＨ４が設けられて、下層配線Ｗ１ａ，Ｗ１ｂと上層配線Ｗ２が接続されている。
ここで、上層配線Ｗ２と下層配線Ｗ１が交差する領域において、上層配線Ｗ２にスリットＳＬ１〜ＳＬ４が設けられ、幅が狭くなった部分ＮＰ１，ＮＰ２が設けられている。
また、この幅が狭くなった部分ＮＰ１，ＮＰ２において、コンタクトホールＣＨ１〜ＣＨ４がそれぞれ形成されている。スリットＳＬ１〜ＳＬ４は、上層配線の延伸方向に直交する方向に伸びている形状で形成されている。
ここで、下層配線Ｗ１ａと上層配線Ｗ２は２個のコンタクトホールＣＨ１，ＣＨ２で接続されている。
一方、下層配線Ｗ１ｂと上層配線Ｗ２は２個のコンタクトホールＣＨ３，ＣＨ４で接続されている。
複数個のコンタクトホールで接続することで、上層配線の幅を狭めたことによる抵抗の上昇を抑制することができる。
【００５８】
本実施形態の半導体装置は、上層配線と下層配線の交差する領域に、上層配線にスリットを設けて幅が狭くなった部分が設けられており、コンタクトホールの底面における下層配線の上面が凹状にえぐられた形状となっている。
これにより、上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減することができる。
【００５９】
＜実施例＞
第１実施形態に係る半導体装置の製造方法において、所定形状のコンタクトホールによる配線間の接続を設定し、上記の第３バリアメタル層形成時のエッチング時間を変えたときの接続の不良率を測定した。
結果を図１１に示す。横軸ａ〜ｈは、エッチング時間の長さに対応し、ａ側でエッチング時間が長い、即ち、エッチング量が多い場合であり、ｈ側でエッチング時間が短い、即ち、エッチング量が少ない場合である。
エッチング時間が長く、即ち、エッチング量が大きくなるほど不良率が下がることが確認され、バリアメタル膜の成膜時のエッチング条件により、コンタクトホールによる配線間の接続不良に影響を与えることが確認された。
【００６０】
本発明は上記の説明に限定されない。
例えば、バリアメタル層としては、ＴａやＴａＮなどのＴａ系バリアメタル材料と、ＣｕやＡｇなどとの合金を用いることができる。この他、ＴｉやＷなどの他のバリアメタル材料とＣｕやＡｇなどとの合金を用いることができる。
バリア膜は必要に応じて、ＣｏＷＰなどのコバルト合金膜のほか、ニッケル合金膜を用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００６１】
【図１】図１は本発明の第１実施形態に係る半導体装置の配線とコンタクトの平面図である。
【図２】図２（ａ）は図１中のＸ−Ｘ’における断面図であり、図２（ｂ）はは図１中のＹ−Ｙ’における断面図である。
【図３】図３（ａ）及び図３（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法を示す断面図である。
【図４】図４（ａ）及び図４（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法を示す断面図である。
【図５】図５（ａ）及び図５（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法を示す断面図である。
【図６】図６は本発明の第２実施形態に係る半導体装置の配線とコンタクトの平面図である。
【図７】図７（ａ）は図６中のＸ−Ｘ’における断面図であり、図７（ｂ）はは図６中のＹ−Ｙ’における断面図である。
【図８】図８は本発明の第３実施形態に係る半導体装置の配線とコンタクトの平面図である。
【図９】図９は本発明の第４実施形態に係る半導体装置の配線とコンタクトの平面図である。
【図１０】図１０は本発明の第５実施形態に係る半導体装置の配線とコンタクトの平面図である。
【図１１】図１１は実施例に係るコンタクトのバリアメタル層形成時のエッチング時間に対する接続の不良率を示すグラフである。
【図１２】図１２（ａ）は従来例に係るデュアルダマシンプロセスによる配線とコンタクトの平面図であり、図１２（ｂ）は図１２（ａ）中のＸ−Ｘ’における断面図である。
【符号の説明】
【００６２】
１０…半導体基板、２０…第１層間絶縁膜、２０ｔ…下層配線用溝、２１…第１バリアメタル層、２２…第１導電層、２３…第１酸化防止膜、３０…第２層間絶縁膜、３０ｃ…コンタクトホール、３１…第３層間絶縁膜、３１ｔ…上層配線用溝、３２…第２バリアメタル層、３３…第３バリアメタル層、３４…第２導電層、３４ｐ…コンタクトホールを埋め込んでいる部分の第２導電層、３４ｗ…上層配線用溝を埋め込んでいる部分の第２導電層、３５…第２酸化防止膜、ＳＬ１〜ＳＬ４…スリット、ＮＴ１〜ＮＴ４…切り欠け、ＮＰ，ＮＰ１〜ＮＰ４…幅が狭くなった部分、Ｗ１，Ｗ１ａ、Ｗ１ｂ…下層配線、Ｗ２…上層配線、ＣＨ，ＣＨ１〜ＣＨ４…コンタクトホール、ＡＣ…アンカー構造
【図１】
2010114259.tif 000003
【図２】
2010114259.tif 000004
【図３】
2010114259.tif 000005
【図４】
2010114259.tif 000006
【図５】
2010114259.tif 000007
【図６】
2010114259.tif 000008
【図７】
2010114259.tif 000009
【図８】
2010114259.tif 000010
【図９】
2010114259.tif 000011
【図１０】
2010114259.tif 000012
【図１１】
2010114259.tif 000013
【図１２】
2010114259.tif 000014