(57)【要約】【課題】出力バッファ回路を構成する各出力トランジスタの破損や劣化を回避しつつ、短絡の有無を検査することを可能にする。【解決手段】高電位電源線と低電位電源線との間に４個の出力トランジスタをブリッジ接続してなる出力段を有するアンプにて、高電位電源線と、この出力段の一方の出力端子ＯＵＴＭとの間に抵抗Ｒ１およびスイッチＳＷ１を直列に介挿するとともに、出力端子ＯＵＴＭと低電位電源線との間に抵抗Ｒ２およびスイッチＳＷ２を直列に介挿する。そして、上記各出力トランジスタをオフにして、スイッチＳＷ１をオフに、かつスイッチＳＷ２をオンにした場合に出力端子ＯＵＴＭの電圧が閾値電圧を超えているか否かにより天絡の有無を判定し、スイッチＳＷ１をオンに、かつスイッチＳＷ２をオフにした場合に出力端子ＯＵＴＭの電圧が閾値電圧を下回っているか否かにより地絡の有無を判定する。【選択図】図１
2010178019.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を供給する高電位電源線と低電位電源線との間に直列に介挿された第１および第２の出力トランジスタと、前記高電位電源線と低電位電源線との間に直列に介挿された第３および第４の出力トランジスタとを出力段に有し、入力信号に応じて前記第１から第４のスイッチのオン／オフを切り換えることにより、前記第１および第２の出力トランジスタの共通接続点である第１の出力端子と前記第３および第４の出力トランジスタの共通接続点である第２の出力端子との間に装着される負荷を駆動する負荷駆動装置の前記出力段における短絡の有無を検査する短絡検査装置において、
前記高電位電源線と前記第２の出力端子との間に直列に介挿された第１の抵抗および第１のスイッチと、
前記第２の出力端子と前記低電位電源線との間に直列に介挿された第２のスイッチおよび第２の抵抗と、
前記高電位電源線の電圧と前記低電位電源線の電圧との間の電圧である閾値電圧と前記第２の出力端子の電圧とを比較しその比較結果に応じた信号を出力するコンパレータと、
前記各出力トランジスタをオフにして、前記第１のスイッチをオフ、かつ前記第２のスイッチをオンにする第１のステップと、前記各出力トランジスタをオフにして、前記第１のスイッチをオン、かつ前記第２のスイッチをオフにする第２のステップを実行し、前記第１のステップにおいて前記第２の出力端子の電圧が前記閾値電圧を上回っていることを示す信号が前記コンパレータから出力された場合、または、前記第２のステップにおいて前記第２の出力端子の電圧が前記閾値電圧を下回っていることを示す信号が前記コンパレータから出力された場合に、短絡の発生を報知する旨の報知信号を出力する短絡判定部と
を有することを特徴とする短絡検査装置。
【請求項２】
前記短絡判定部は、前記第１または第２のステップの実行により、短絡の発生を報知する旨の前記報知信号を出力する場合に、前記入力信号に応じた前記第１〜第４の出力トランジスタのオン／オフの切り換えを禁止する制御を行うことを特徴とする請求項１に記載の短絡検査装置。
【請求項３】
前記第１から第４の出力トランジスタにおける過電流を検出する過電流検出部を備え、
前記短絡判定部は、入力信号に応じて前記各出力トランジスタのオン／オフ制御を行っている状態で、前記第１から第４の出力トランジスタの何れかにおける過電流が前記過電流検出部により検出された場合には、前記入力信号に応じた前記各出力トランジスタのオン／オフ制御を停止するとともに、短絡の発生を報知する旨の報知信号を出力することを特徴とする請求項１または２に記載の短絡検査装置。
【請求項４】
請求項１から３の何れか１の請求項に記載の短絡検査装置を備えた負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピーカなどの負荷を駆動する負荷駆動装置における短絡の有無を検査する技術に関する。
【背景技術】
【０００２】
この種の負荷駆動装置としては、４個の出力トランジスタからなるブリッジ回路を出力段として有するものが一般に知られている。より詳細に説明すると、この種の負荷駆動装置では、高電位電源線と低電位電源線との間に直列に介挿された第１および第２の出力トランジスタと、同じく高電位電源線と低電位電源線との間に直列に介挿された第３および第４の出力トランジスタにより出力バッファ回路たるブリッジ回路が構成されている。そして、入力信号に応じて第１および第４の出力トランジスタの組と、第２および第３の出力トランジスタの組みが交互にオン／オフ制御され、第１および第２の出力トランジスタのドレイン同士の共通接続点と、第２および第４の出力トランジスタのドレイン同士の共通接続点との間に介挿される負荷（例えば、スピーカなど）の駆動が行われる。
【０００３】
上記のような負荷駆動装置により負荷を適切に駆動するためには、第１から第４の出力トランジスタのオン抵抗を低くする必要がある。しかし、第１から第４の出力トランジスタのオン抵抗を低くした場合、負荷の一端の天絡または地絡、或いは負荷両端の短絡があった場合に、一部の出力トランジスタに許容範囲を超える過電流が流れ、最悪の場合、出力トランジスタが破損する可能性がある。このため、負荷の一端の天絡等を検知することを可能にする技術が種々提案されている（特許文献１〜３など）。これらの技術では、オン状態の出力トランジスタのドレイン電圧を所定の閾値電圧と比較することにより、短絡の検査が行われる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】実開平４−１０３７２８号公報
【特許文献２】特開２００４−２０１０８３号公報
【特許文献３】特開平６−４５９０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、出力トランジスタをオン状態にし、そのドレイン電圧と所定の閾値電圧との比較により短絡検査を行う技術では、検査時に大きな電流が出力トランジスタに流れるため、出力トランジスタを破損させたり、劣化させたりする虞があるという問題があった。何故ならば、例えば天絡の有無を検査する場合、第２（或いは第４）の出力トランジスタのドレイン電圧が所定の閾値電圧を超えているか否かにより判定するのであるが、その判定を行うためには１００ｎｓ程度の待ち時間が必要であり、出力端子に負荷が接続されていないなどインダクタ成分がない状態で天絡が発生すると、ドレイン電圧が所定の閾値電圧を超えたことを検出して出力トランジスタをオフにしたとしても、その時点では既に数１０Ａ程度の電流が出力トランジスタに流れている場合があるからである。
本発明は上記課題に鑑みて為されたものであり、出力バッファ回路を構成する各出力トランジスタの破損や劣化を回避しつつ、短絡の有無を検査することを可能にする技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明は、電源電圧を供給する高電位電源線と低電位電源線との間に直列に介挿された第１および第２の出力トランジスタと、前記高電位電源線と低電位電源線との間に直列に介挿された第３および第４の出力トランジスタとを出力段に有し、入力信号に応じて前記第１から第４のスイッチのオン／オフを切り換えることにより、前記第１および第２の出力トランジスタの共通接続点である第１の出力端子と前記第３および第４の出力トランジスタの共通接続点である第２の出力端子との間に装着される負荷を駆動する負荷駆動装置の前記出力段における短絡の有無を検査する短絡検査装置において、前記高電位電源線と前記第２の出力端子との間に直列に介挿された第１の抵抗および第１のスイッチと、前記第２の出力端子と前記低電位電源線との間に直列に介挿された第２のスイッチおよび第２の抵抗と、前記高電位電源線の電圧と前記低電位電源線の電圧との間の電圧である閾値電圧と前記第２の出力端子の電圧とを比較しその比較結果に応じた信号を出力するコンパレータと、前記各出力トランジスタをオフにして、前記第１のスイッチをオフ、かつ前記第２のスイッチをオンにする第１のステップと、前記各出力トランジスタをオフにして、前記第１のスイッチをオン、かつ前記第２のスイッチをオフにする第２のステップを実行し、前記第１のステップにおいて前記第２の出力端子の電圧が前記閾値電圧を上回っていることを示す信号が前記コンパレータから出力された場合、または、前記第２のステップにおいて前記第２の出力端子の電圧が前記閾値電圧を下回っていることを示す信号が前記コンパレータから出力された場合に、短絡の発生を報知する旨の報知信号を出力する短絡判定部とを有することを特徴とする短絡検査装置、を提供する。
【０００７】
このような短絡検査装置によれば、各出力トランジスタをオフにし、第１のスイッチをオフにし、かつ第２のスイッチをオンにすると、第２の出力端子の出力電圧は低電位電源線の電圧に略等しくなり、上記コンパレータからはＬｏｗレベルの信号が出力されるのであるが、少なくとも一方の出力端子が天絡していると、第２の出力端子の出力電圧は高電位電源線の電圧に略等しくなり、上記コンパレータからはＨｉｇｈレベルの信号が出力される。つまり、本発明によれば、上記第１のステップにおいてコンパレータから出力される信号を参照することにより、各出力トランジスタを通電させることなく、出力段で天絡が生じているか否かを判定することができる。また、各出力トランジスタをオフにし、第１のスイッチをオンにし、かつ第２のスイッチをオフにすると、第２の出力端子の出力電圧は高位電源線の電圧に略等しくなり、上記コンパレータからはＨｉｇｈレベルの信号が出力されるのであるが、何れかの出力端子が地絡していると、第２の出力端子の出力電圧は低電位電源線の電圧に略等しくなり、上記コンパレータからはＬｏｗレベルの信号が出力される。つまり、本発明によれば、上記第２のステップにおいてコンパレータから出力される信号を参照することにより、各出力トランジスタを通電させることなく、出力段で地絡が生じているか否かを判定することができる。このように本発明によれば、出力段を構成する各出力トランジスタを通電させることなく、その出力段における天絡または地絡の有無が検査されるのであるから、その検査の実行過程で各出力トランジスタを破損させたり、劣化させたりすることはない。
【０００８】
より好ましい態様においては、上記短絡検査装置の短絡判定部は、前記第１または第２のステップの実行により、短絡の発生を報知する旨の前記報知信号を出力する場合に、前記入力信号に応じた前記第１〜第４の出力トランジスタのオン／オフの切り換えを禁止する制御を行うことを特徴とする。このような態様によれば、負荷駆動装置の出力段で天絡または地絡が発生している状態で負荷の駆動が行われることが回避される。
【０００９】
また、別の好ましい態様においては、前記短絡検査装置は、前記第１から第４の出力トランジスタにおける過電流を検出する過電流検出部を備え、前記短絡判定部は、入力信号に応じて前記各出力トランジスタのオン／オフ制御を行っている状態で、前記第１から第４の出力トランジスタの何れかにおける過電流が前記過電流検出部により検出された場合には、前記入力信号に応じた前記各出力トランジスタのオン／オフ制御を停止するとともに、短絡の発生を報知する旨の報知信号を出力することを特徴とする。このような態様によれば、負荷駆動中の短絡の発生が上記過電流の有無によって検知されるとともに、過電流が流れ続けることによる出力トランジスタの破損が回避される。さらに好ましい態様においては、第１から第４の出力トランジスタの何れかにおける過電流の検出を契機として負荷の駆動を停止した場合には、負荷の駆動を再開する前に、前述した第１および第２のステップにより、各出力トランジスタを通電させることなく、天絡または地絡の有無を検査するようにしても良い。
【００１０】
また、上記課題を解決するため、本発明は、以上に説明した各態様の短絡検査装置の何れかを含む負荷駆動装置、を提供する。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る短絡検査装置を含むアンプの構成例を示すブロック図である。
【図２】同短絡検査装置に含まれる短絡判定部５０が実行する短絡検査処理の流れを示すフローチャートである。
【図３】同短絡検査装置による天絡検出の原理を説明するための図である。
【図４】同短絡検査装置による地絡検出の原理を説明するための図である。
【図５】本発明の第２実施形態に係る短絡検査装置を含むアンプの構成例を示す図である。
【図６】同短絡検査装置の構成要素である基準レベル発生部６０の構成例を示す図である。
【図７】同短絡検査装置の構成要素である過電流検出部７０の構成例を示す図である。
【図８】出力端子ＯＵＴＰおよびＯＵＴＭ間の短絡を表す図である。
【図９】従来の短絡検査技術に対する本発明の第１および第２実施形態の効果を説明するための図である。
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための最良の形態を図面を参照しつつ説明する。
（Ａ：第１実施形態）
（Ａ−１：構成）
図１は、本発明の一実施形態に係る負荷駆動装置の構成例を示すブロック図である。この負荷駆動装置は、出力端子ＯＵＴＰおよびＯＵＴＭ間に接続されるスピーカＳＰを駆動するオーディオアンプ（以下、単に「アンプ」と記載する）である。この負荷駆動装置は、図１に示すように、ＰＷＭ変調回路１０、プリドライバ２０、信号切り換え回路３０および出力バッファ回路４０を含んでいるとともに、短絡検査装置を構成するスイッチＳＷ１およびＳＷ２と、抵抗Ｒ１およびＲ２と、コンパレータＣＭＰと、短絡判定部５０とを含んでいる。
【００１３】
出力バッファ回路４０は、図１に示す負荷駆動装置の最終出力段を為す。出力バッファ回路４０は、図１に示すように、電源電圧（本実施形態では、２４Ｖ）を供給する高電位電源線ＰＶＤＤと低電位電源線ＰＶＳＳ間に直列に介挿されたＰチャネルのＭＯＳ型出力トランジスタＰＰおよびＮチャネルのＭＯＳ型出力トランジスタＮＰと、同じく高電位電源線ＰＶＤＤおよび低電位電源線ＰＶＳＳ間に直列に介挿されたＰチャネルのＭＯＳ型出力トランジスタＰＭおよびＮチャネルのＭＯＳ型出力トランジスタＮＭとを含んでいる。本実施形態では、高電位電源線ＰＶＤＤは、図示せぬ電源の正極側出力端子に接続されており、低電位電源線ＰＶＳＳは同電源の負極側出力端子に接続されているとともに接地されている。したがって、低電位電源線ＰＶＳＳの電圧は０Ｖであり、高電位電源線ＰＶＤＤの電圧は２４Ｖである。
【００１４】
図１に示すように、出力トランジスタＰＰおよびＮＰのドレイン同士の共通接続点には出力端子ＯＵＴＰが設けられており、出力トランジスタＰＭおよびＮＭのドレイン同士の共通接続点には出力端子ＯＵＴＭが設けられている。出力端子ＯＵＴＰには、コイルＬＰおよびキャパシタＣＰからなるＬＣフィルタを介してスピーカＳＰの一方の端子が接続され、出力端子ＯＵＴＭには、コイルＬＭおよびキャパシタＣＭからなるＬＣフィルタを介して同スピーカＳＰの他方の端子が接続される。これらＬＣフィルタは、スピーカＳＰの駆動の際にキャリア周波数を除去するためのものである。
【００１５】
図１に示すように、高電位電源線ＰＶＤＤと出力端子ＯＵＴＭとの間には、抵抗Ｒ１とスイッチＳＷ１とが直列に介挿されており、出力端子ＯＵＴＭと低電位電源線ＰＶＳＳとの間には、スイッチＳＷ２と抵抗Ｒ２とが直列に介挿されている。本実施形態では、抵抗Ｒ１およびＲ２の抵抗値はともに５００ｋΩである。図１のスイッチＳＷ１は、例えばＮチャネルＭＯＳ型トランジスタであり、短絡判定部５０から与えられる制御信号ＳＥＬ５がＨｉｇｈレベルである場合には、オンに、逆に、制御信号ＳＥＬ５がＬｏｗレベルである場合には、オフになる。同様に、図１のスイッチＳＷ２もＮチャネルＭＯＳ型トランジスタであり、短絡判定部５０から与えられる制御信号ＳＥＬ６がＨｉｇｈレベルである場合には、オンに、逆に、制御信号ＳＥＬ６がＬｏｗレベルである場合には、オフになる。詳細については後述するが、本実施形態では、スイッチＳＷ１およびＳＷ２のオン／オフ制御を行うことで、各出力トランジスタをオン状態にすることなく（すなわち、各出力トランジスタを実際に通電させることなく）、短絡の検査を行えるようにしたことに特徴がある。
【００１６】
ＰＷＭ変調回路１０は、外部から与えられる入力信号ＩＮのレベルに応じてパルス幅変調されたパルスをプリドライバ２０に与える。なお、本実施形態では、ＰＷＭ変調回路を用いてプリドライバ２０を駆動したが、パルス密度変調回路でプリドライバ２０を駆動しても勿論良い。プリドライバ２０は、ＰＷＭ変調回路１０から与えられるパルスに基づいて上記各トランジスタのオン／オフ制御を行うための制御信号ＧＰＰ、ＧＮＰ、ＧＰＭおよびＧＮＭを生成し、信号切り換え回路３０に与える。
【００１７】
信号切り換え回路３０は、出力バッファ回路４０の各出力トランジスタＰＰ、ＮＰ、ＰＭおよびＮＭの各々のゲートに制御信号ＣＮＴＰＰ、ＣＮＴＮＰ、ＣＮＴＰＭおよびＣＮＴＮＭを与え、それら出力トランジスタのオン／オフ制御を行う。より詳細には、信号切り換え回路３０は、通常動作モードにおいては、プリドライバ２０から与えられる制御信号（ＧＰＰ、ＧＮＰ、ＧＰＭおよびＧＮＭ）を上記各出力トランジスタのゲートに与え、検査モードにおいては、短絡判定部５０から与えられる制御信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３およびＳＥＬ４を上記各出力トランジスタのゲートに与える。ここで、通常動作モードとは、入力信号ＩＮに応じた音をスピーカＳＰに放音させる動作モードであり、検査モードとは、出力バッファ回路４０における天絡または地絡の有無を検査する動作モードである。
【００１８】
図１に示すように、モード切り換え回路３０は、ＡＮＤ−ＯＲゲート３１ＰＰ、３１ＰＭ、３１ＮＰ、および３１ＮＭを含んでいる。以下、ＡＮＤ−ＯＲゲート３１ＰＰを例にとって、これら各ゲートの役割を説明する。
図１に示すようにＡＮＤ−ＯＲゲート３１ＰＰは、プリドライバ２０から与えられる制御信号ＧＰＰとモード切り換え信号ＭＣＨＧを反転器３２により反転した信号の論理積を出力信号とする第１のＡＮＤゲートと、短絡判定部５０から与えられる制御信号ＳＥＬ１とモード切り換え信号ＭＣＨＧとの論理積を出力信号とする第２のＡＮＤゲートと、これら２つのＡＮＤゲートの出力信号の論理和である制御信号ＣＮＴＰＰを出力トランジスタＰＰのゲートに与えるＯＲゲートとを含んでいる。モード切り換え信号ＭＣＨＧとは、上記２つの動作モードの何れで動作するのかを指示する信号である。本実施形態では、通常動作モードにおいてはＬｏｗレベルのモード切り換え信号ＭＣＨＧが短絡判定部５０から信号切り換え回路３０に与えられ、検査モードにおいてはＨｉｇｈレベルのモード切り換え信号ＭＣＨＧが短絡判定部５０から信号切り換え回路３０に与えられる。
【００１９】
図１のコンパレータＣＭＰは、出力バッファ回路４０における出力トランジスタＰＭおよびＮＭのドレイン同士の接続点（すなわち、出力端子ＯＵＴＭ）に発生する電圧ＶＯＵＴＭと、予め定められた閾値電圧Ｖｔｈ（本実施形態では、例えば１２Ｖなど、高電位電源線ＰＶＤＤの電圧と低電位電源線ＰＶＳＳの電圧との間の電圧）とを比較し、両者の大小関係を示す２値信号ＳｈｏｒｔＤｅｔを短絡判定部５０に与える。より詳細に説明すると、コンパレータＣＭＰは、出力電圧ＶＯＵＴＭが閾値電圧Ｖｔｈを下回っている場合には、Ｌｏｗレベルの信号ＳｈｏｒｔＤｅｔを出力し、逆に、出力電圧ＶＯＵＴＭが閾値電圧Ｖｔｈ以上である場合には、Ｈｉｇｈレベルの信号ＳｈｏｒｔＤｅｔを出力する。なお、上記閾値電圧Ｖｔｈの発生態様として種々の態様が考えられる。例えば、高電位電源線ＰＶＤＤと低電位電源線ＰＶＳＳとの間の電圧を分圧する分圧回路（図示省略）を負荷駆動装置に設け、この分圧回路により上記閾値電圧Ｖｔｈを発生させる態様であっても良く、また、高電位電源線ＰＶＤＤと低電位電源線ＰＶＳＳとの間の電圧に基づいて定電圧（１２Ｖ）を発生させる定電圧回路を負荷駆動装置に設け、この定電圧回路の出力電圧を閾値電圧ＶｔｈとしてコンパレータＣＭＰに供給する態様であっても良い。
【００２０】
短絡判定部５０は、例えばＣＰＵであり、図１に示すアンプの電源がオンになったこと（或いは、検査開始を指示するために負荷駆動装置に設けられた操作子（図示省略）が操作されたこと）をトリガとして、図２に示す短絡検査処理を実行する。詳細については後述するが、図２に示す短絡検査処理では、まず、アンプの動作モードを検査モードにセットするとともに、各出力トランジスタをオフにする処理（ステップＳＡ１００）が実行される。ここで、各出力トランジスタをオフにするのは、短絡検査の実行過程で各出力トランジスタが破損したり、劣化したりすることを防止するためである。
【００２１】
次いで、短絡判定部５０は、天絡の検出処理（ステップＳＡ１１０およびステップＳＡ１２０）、地絡の検出処理（ステップＳＡ１３０およびＳＡ１４０）を実行し、天絡または地絡が発生したと判定した場合には、その旨を報知する報知信号をユーザインタフェイス部（図示省略）などへ出力しその旨の報知を行わせるとともに、モード切り換え信号ＭＣＨＧをＨｉｇｈ状態に維持する。逆に、天絡および地絡の何れも発生していないと判定した場合には、短絡判定部５０は、動作モードを通常動作モードに切り換え（ステップＳＡ１５０）、本短絡検査処理を終了する。つまり、本実施形態では、天絡または地絡が発生したと判定される場合には、動作モードは検査モードのままとされ、入力信号ＩＮに応じた各出力トランジスタのオン／オフ制御が行われることはない。これにより、本実施形態では、天絡または地絡が発生している状態でスピーカＳＰの駆動が行われることが回避されるのである。
以上が本実施形態に係る負荷駆動装置の構成である。
【００２２】
（Ａ−２：動作）
以下、本実施形態の動作について図面を参照しつつ説明する。
図１に示す負荷駆動装置の電源がオンになると（或いは、検査開始を指示するためにアンプに設けられた操作子（図示省略）が操作されると）、短絡判定部５０は、図２のフローチャートに示す処理を実行する。すなわち、短絡判定部５０は、アンプの電源がオンになったこと等をトリガとして、モード切り換え信号ＭＣＨＧをＨｉｇｈ状態にし、さらに、ＳＥＬ１〜ＳＥＬ４の制御信号により、出力トランジスタＰＰ、ＮＰ、ＰＭおよびＮＭの各々をオフにする（ステップＳＡ１００）。
【００２３】
次いで、短絡判定部５０は、天絡の検出処理を実行する。具体的には、短絡判定部５０は、まず、制御信号ＳＥＬ５をＬｏｗ状態とし、かつ、制御信号ＳＥＬ６をＨｉｇｈ状態とする（ステップＳＡ１１０）。これにより、スイッチＳＷ１はオフに、スイッチＳＷ２はオンになる。次いで、短絡判定部５０は、コンパレータＣＭＰの出力信号ＳｈｏｒｔＤｅｔがＨｉｇｈ状態であるか否かを判定する（ステップＳＡ１２０）。ここで、スイッチＳＷ１をオフにし、かつスイッチＳＷ２はオンにした状態におけるコンパレータＣＭＰの出力信号ＳｈｏｒｔＤｅｔの信号値を参照して天絡の有無を判定することができる理由は、以下の通りである。
【００２４】
図３は、本実施形態における天絡検出の原理を説明するための図である。
より詳細に説明すると、図３（Ａ）は、天絡が発生していない正常な状態を示す図であり、図３（Ｂ）は、図中の破線で示す何れかの箇所で天絡が発生している状態を示す図である。なお、図３（Ａ）および図３（Ｂ）の何れの状態においても、各出力トランジスタはオフ状態である。
【００２５】
各出力トランジスタがオフの状態でスイッチＳＷ１がオフ、かつ、スイッチＳＷ２がオンであると、出力端子ＯＵＴＭはスイッチＳＷ２および抵抗Ｒ２を介して低電位電源線ＰＶＳＳに接続される。このため、図３（Ａ）に示すように天絡が発生していない正常な状態では、出力電圧ＶＯＵＴは０Ｖとなり、コンパレータＣＭＰの出力信号ＳｈｏｒｔＤｅｔはＬｏｗ状態になる。これに対して、図３（Ｂ）に示すように、図中の破線で示す何れかの箇所で天絡が発生している場合には、その天絡箇所の抵抗は抵抗Ｒ２に比較して充分に小さいため、出力端子ＯＵＴＭの出力電圧ＶＯＵＴＭは、高電位電源線ＰＶＤＤの電圧（２４Ｖ）に略等しくなる。このため、図３（Ｂ）に示すように、天絡が発生している状態では、コンパレータＣＭＰの出力信号ＳｈｏｒｔＤｅｔはＨｉｇｈ状態になる。これが、ステップＳＡ１１０およびステップＳＡ１２０の処理により、天絡の発生を検出することができる理由である。
【００２６】
図２に戻って、短絡判定部５０は、ステップＳＡ１２０の判定結果が“Ｙｅｓ”である場合には、天絡の発生を報知する旨の報知信号を出力し（ステップＳＡ１７０）、モード切り換え信号ＭＣＨＧをＨｉｇｈ状態に維持したまま、本短絡検査処理を終了する。これに対して、ステップＳＡ１２０の判定結果が“Ｎｏ”である場合には、短絡判定部５０は、各出力トランジスタをオフ状態にしたまま、地絡の検出処理（ステップＳＡ１３０およびステップＳＡ１４０）を実行する。このステップＳＡ１３０では、制御信号ＳＥＬ５をＨｉｇｈ状態とされ、かつ、制御信号ＳＥＬ６をＬｏｗ状態とされる。これにより、スイッチＳＷ１はオンに、スイッチＳＷ２はオフになる。そして、ステップＳＡ１３０に後続するステップＳＡ１４０では、コンパレータＣＭＰの出力信号ＳｈｏｒｔＤｅｔがＬｏｗ状態であるか否かが判定される。スイッチＳＷ１をオンにし、かつスイッチＳＷ２はオフにした状態におけるコンパレータＣＭＰの出力信号ＳｈｏｒｔＤｅｔの信号値を参照して地絡の有無を判定することができる理由は、以下の通りである。
【００２７】
図４は、本実施形態における地絡検出の原理を説明するための図である。より詳細に説明すると、図４（Ａ）は、地絡が発生していない正常な状態を示す図であり、図４（Ｂ）は、図中の破線で示す何れかの箇所で地絡が発生している状態を示す図である。なお、図４（Ａ）および図４（Ｂ）においても、前掲図３（Ａ）および（Ｂ）と同様、各出力トランジスタはオフ状態である。
【００２８】
各出力トランジスタがオフの状態で、スイッチＳＷ１がオン、かつ、スイッチＳＷ２がオフであると、出力端子ＯＵＴＭは、抵抗Ｒ１およびスイッチＳＷ１を介して高電位電源線ＰＶＤＤに接続される。このため、図４（Ａ）に示す正常な状態では、出力電圧ＶＯＵＴは高電位電源線ＰＶＤＤの電圧（２４Ｖ）となり、コンパレータＣＭＰの出力信号ＳｈｏｒｔＤｅｔはＨｉｇｈ状態になる。これに対して、図４（Ｂ）に示すように、図中の破線で示す何れかの箇所で地絡が発生している場合には、出力端子ＯＵＴＭの出力電圧ＶＯＵＴＭは、低電位電源線ＰＶＳＳの電圧（０Ｖ）に略等しくなる。このため、図４（Ｂ）に示すように、地絡が発生している状態では、コンパレータＣＭＰの出力信号ＳｈｏｒｔＤｅｔはＬｏｗ状態になる。これが、ステップＳＡ１３０およびステップＳＡ１４０の処理により、地絡の発生を検出することができる理由である。
【００２９】
図２に戻って、短絡判定部５０は、ステップＳＡ１４０の判定結果が“Ｙｅｓ”である場合には、地絡の発生を報知する報知信号を出力し（ステップＳＡ１６０）、モード切り換え信号ＭＣＨＧをＨｉｇｈ状態に維持したまま、本短絡検査処理を終了する。これに対して、ステップＳＡ１４０の判定結果が“Ｎｏ”である場合には、短絡判定部５０は、制御信号ＳＥＬ５およびＳＥＬ６をＬｏｗ状態にし、かつ、モード切り換え信号ＭＣＨＧをＬｏｗ状態にして（ステップＳＡ１５０）、本短絡検査処理を終了する。つまり、天絡が発生しておらず、かつ、地絡も発生していない場合には、負荷駆動装置の動作モードが通常動作モードに切り換えられ、入力信号ＩＮに応じたスピーカＳＰの駆動が行われる。なお、天絡が発生しておらず、かつ、地絡も発生していない場合には、スイッチＳＷ１およびＳＷ２は何れもオフになるため、高電位電源ＰＶＤＤから抵抗Ｒ１を経て出力端子ＯＵＴＭに至る経路、および出力端子ＯＵＴＭから抵抗Ｒ２を経て低電位電源線ＰＶＳＳに至る経路を切断され、これら抵抗Ｒ１およびＲ２が、スピーカＳＰの駆動に影響を与えることはない。
【００３０】
以上説明したように、本実施形態では、出力バッファ回路４０を構成する各出力トランジスタをオフにして、出力バッファ回路４０における天絡や地絡の有無が検査されるため、その検査の実行過程で出力トランジスタが破損したり、劣化したりすることはない。加えて、天絡や地絡が発生している状態では、負荷駆動装置の動作モードが通常動作モードに切り換えられることはないため、天絡や地絡が発生している状態でスピーカ駆動が行われ出力トランジスタを破損させるといった事態の発生が未然に防止される。
【００３１】
（Ｂ：第２実施形態）
図５は、本発明の第２実施形態に係る短絡検査装置を含む負荷駆動装置の構成例を示す図である。図５に示す負荷駆動装置は、図１に示す負荷駆動装置と同様、出力端子ＯＵＴＰおよびＯＵＴＭ間に接続されるスピーカＳＰを駆動するオーディオアンプである。図５では図１と同一の構成要素には同一の符号が付されている。図５と図１とを対比すれば明らかように、本実施形態に係る負荷駆動装置の構成は、短絡判定部５０に換えて短絡判定部５０Ａを設けた点と、基準レベル発生部６０および過電流検出部７０を設けた点が、図１に示す負荷駆動装置の構成と異なる。本実施形態では、抵抗Ｒ１およびＲ２、スイッチＳＷ１およびＳＷ２、コンパレータＣＭＰとともに、短絡判定部５０Ａ、基準レベル発生部６０、および過電流検出部７０が短絡検査装置を構成するのである。
【００３２】
短絡判定部５０Ａは、前述した第１実施形態における短絡判定部５０と同様に、図５に示す負荷駆動装置の電源がオンになったこと等をトリガとして、図２に示す短絡検査処理を実行する。加えて、短絡判定部５０Ａは、Ｌｏｗ状態のモード切り換え信号ＭＣＨＧを出力している状態、すなわち、負荷駆動装置が通常動作モードで作動している状態で、出力バッファ回路４０を構成する４つの出力トランジスタの何れかに過電流が流れたことを示す信号を過電流検出部７０から受け取ると、モード切り換え信号ＭＣＨＧをＨｉｇｈ状態にし、さらに、短絡の発生を報知する旨の報知信号を出力するように構成されている。前述したように、モード切り換え信号ＭＣＨＧがＨｉｇｈ状態になると、入力信号に応じた各出力トランジスタＰＰ、ＮＰ、ＰＭおよびＮＭのオン／オフ制御（すなわち、スピーカＳＰの駆動）は停止する。つまり、本実施形態に係る短絡検査装置は、スピーカＳＰの駆動中の短絡の発生を上記過電流により検知し、短絡の発生を検知した場合には、スピーカＳＰの駆動を停止して出力トランジスタの破損を回避するとともに、短絡の発生を報知するように構成されている点に特徴がある。
【００３３】
図５の基準レベル発生部６０は、過電流検出部７０による過電流検出の際の基準レベルＲＥＦＰおよびＲＥＦＮを発生させる回路である。図６は、基準レベル発生部６０の構成例を示す図である。図６に示すように、基準レベル発生部６０は、高電位電源線ＰＶＤＤおよび低電位電源線ＰＶＳＳの間に直列に介挿されたＰチャネルトランジスタ６１および定電流源６２を有している。そして、Ｐチャネルトランジスタ６１のドレインと定電流源６２との接続点のレベルは基準レベルＲＥＦＰとして過電流検出部７０に出力される。ここで、Ｐチャネルトランジスタ６１のサイズと出力トランジスタＰＰまたはＰＭのサイズとの比は、定電流源６２の電流値と出力トランジスタＰＰまたはＰＭのドレイン電流の許容範囲の上限値との比に一致している。従って、基準レベルＲＥＦＰは、出力トランジスタＰＰまたはＰＭに許容範囲の上限値に相当するドレイン電流が流れた場合の同トランジスタのドレインのレベルに相当するものとなる。
【００３４】
また、基準レベル発生部６０は、同じく高電位電源線ＰＶＤＤおよび低電位電源線ＰＶＳＳの間に直列に介挿されたＮチャネルトランジスタ６３および定電流源６４を有している。そして、Ｎチャネルトランジスタ６３のドレインと定電流源６４との接続点のレベルは基準レベルＲＥＦＮとして過電流検出部７０に出力される。ここで、Ｎチャネルトランジスタ６３のサイズと出力トランジスタＮＰまたはＮＭのサイズとの比は、定電流源６４の電流値と出力トランジスタＮＰまたはＮＭのドレイン電流の許容範囲の上限値との比に一致している。従って、基準レベルＲＥＦＮは、出力トランジスタＮＰまたはＮＭに許容範囲の上限値に相当するドレイン電流が流れた場合の同トランジスタのドレインのレベルに相当するものとなる。
【００３５】
過電流検出部７０には、基準レベルＲＥＦＰおよびＲＥＦＮが与えられるとともに、出力端子ＯＵＴＰの出力電圧ＶＯＵＴＰと、出力端子ＯＵＴＭの出力電圧ＶＯＵＴＭと、出力バッファ回路４０の各トランジスタに対するゲート信号ＣＮＴＰＰ、ＣＮＴＮＰ、ＣＮＴＰＭおよびＣＮＴＮＭとが与えられる。そして、過電流検出部７０は、これらの入力信号に基づいて、出力バッファ回路４０の各出力トランジスタにおける過電流の発生を検出し、過電流の検出結果を示す過電流検出信号ＩＮ−ＰＣＨＰ、ＩＮ−ＰＣＨＭ、ＩＮ−ＮＣＨＰおよびＩＮ−ＮＣＨＭを短絡判定部５０Ａに与える。
【００３６】
図７は、過電流検出部７０の構成例を示す回路図である。図７において、コンパレータ７１は、信号ＶＯＵＴＰのレベルが基準レベルＲＥＦＰよりも低いときにＬｏｗレベルの信号ＣＰＰ、高いときにはＨｉｇｈレベルの信号ＣＰＰを出力する。そして、ローアクティブＡＮＤゲート７２は、ゲート信号ＣＮＴＰＰがＬｏｗレベル（すなわち、出力トランジスタＰＰがオン状態）であり、かつ、コンパレータ７１の出力信号ＣＰＰがＬｏｗレベルである場合に、出力トランジスタＰＰに過電流が流れていることを示す過電流検出信号ＩＮ−ＰＣＨＰをアクティブレベルであるＨｉｇｈレベルとする。同様に、コンパレータ７３は、信号ＶＯＵＴＭのレベルが基準レベルＲＥＦＰよりも低いときにＬｏｗレベルの信号ＣＰＭを出力し、ローアクティブＡＮＤゲート７４は、ゲート信号ＣＮＴＰＭがＬｏｗレベルであり、かつ、コンパレータ７３の出力信号ＣＰＭがＬｏｗレベルである場合に、出力トランジスタＰＭに過電流が流れていることを示す過電流検出信号ＩＮ−ＰＣＨＭをアクティブレベルであるＨｉｇｈレベルとする。
【００３７】
また、コンパレータ７５は、信号ＶＯＵＴＰのレベルが基準レベルＲＥＦＮよりも高いときにＨｉｇｈレベルの信号ＣＮＰを出力し、ＡＮＤゲート７６は、ゲート信号ＣＮＴＮＰがＨｉｇｈレベルであり、かつ、コンパレータ７５の出力信号ＣＮＰがＨｉｇｈレベルである場合に、出力トランジスタＮＰに過電流が流れていることを示す過電流検出信号ＩＮ−ＮＣＨＰをアクティブレベルであるＨｉｇｈレベルとする。また、コンパレータ７７は、信号ＶＯＵＴＭのレベルが基準レベルＲＥＦＮよりも高いときにＨｉｇｈレベルの信号ＣＮＭを出力し、ＡＮＤゲート７８は、ゲート信号ＣＮＴＮＭがＨｉｇｈレベルであり、かつ、コンパレータ７７の出力信号ＣＮＭがＨｉｇｈレベルである場合に、出力トランジスタＮＭに過電流が流れていることを示す過電流検出信号ＩＮ−ＮＣＨＭをアクティブレベルであるＨｉｇｈレベルとする。
以上が本実施形態に係る短絡検査装置の構成である。
【００３８】
上記のような構成としたため、本実施形態に係る短絡検査装置によれば、入力信号ＩＮに応じて出力トランジスタＰＰおよびＮＭの組と、出力トランジスタＰＭおよびＮＰの組を交互にオン／オフさせることによりスピーカＳＰの駆動を行う過程で、天絡により出力トランジスタＮＭ（或いはＮＰ）に過電流が流れると、過電流検出部７０から出力される信号ＩＮ−ＮＣＨＭ（或いはＩＮ−ＮＣＨＰ）がＨｉｇｈレベルになる。このように、信号ＩＮ−ＮＣＨＭ（或いはＩＮ−ＮＣＨＰ）がＨｉｇｈレベルになると、短絡判定部５０Ａはモード切り換え信号ＭＣＨＧをＨｉｇｈ状態に切り換える。これにより、入力信号ＩＮに応じたスピーカ駆動は停止する。そして、短絡判定部５０Ａは、短絡の発生を報知する旨の報知信号を出力する。同様に、入力信号ＩＮに応じてスピーカＳＰを駆動する過程で地絡により出力トランジスタＰＰ（或いはＰＭ）に過電流が流れると、過電流検出部７０から出力される信号ＩＮ−ＰＣＨＰ（或いはＩＮ＝ＰＣＨＭ）がＨｉｇｈレベルになり、短絡判定部５０Ａは、モード切り換え信号ＭＣＨＧをＨｉｇｈ状態に切り換えてスピーカＳＰの駆動を停止するとともに、短絡の発生を報知する旨の報知信号を出力する。
【００３９】
このように、本実施形態に係る短絡検査装置によれば、入力信号ＩＮに応じてスピーカＳＰの駆動を行っている状態で天絡または地絡が発生した場合には、スピーカ駆動を停止し、各出力トランジスタを過電流による破損から保護することができる。さらに、本実施形態では、出力トランジスタＰＰおよびＮＭの両者（或いは、出力トランジスタＰＭおよびＮＰの両者）に過電流が流れているか否かを判定することによって、図８にて破線で示すように、負荷の両端の短絡を検出することもできる。以上説明したように、本実施形態によっても、出力バッファ回路４０を構成する各出力トランジスタの破損や劣化を回避しつつ、短絡の有無を検査することが可能になる。
【００４０】
以上、本発明の第１および第２に実施形態ついて説明したが、これら実施形態によれば、さらに、以下の効果も奏する。すなわち、前述した従来の短絡検査技術では、スピーカ駆動中に短絡が発生すると、図９（Ａ）に示すように、スピーカ駆動を一定時間停止して短絡検査を行い、短絡が検出されない場合にはスピーカ駆動を再開する一方、再度短絡が検出された場合には、短絡が検出されなくなるまで、上記一定時間を空けての短絡検査を繰り返し行っていたが、このような短絡検査の繰り返しが出力トランジスタの破損や劣化を招くことは前述した通りである。これに対して、本発明の第１および第２実施形態によれば、図９（Ｂ）に示すように、スピーカ駆動中に短絡の発生を検出し負荷の駆動を停止した場合、その駆動再開する際には、図２に示す短絡検査処理により各出力トランジスタを通電させることなく、天絡または地絡の有無が検査され、天絡や地絡が発生していないことが確認された場合に負荷の駆動が再開される。図２に示す短絡検査処理では、各出力トランジスタを実際に通電させないのであるから、このような短絡検査処理が繰り返し行われたとしても、出力トランジスタの破損や劣化は生じない。
【００４１】
（Ｃ：変形）
以上、本発明の第１および第２実施形態について説明したが、以下に述べる変形を加えても良いことは勿論である。
（１）上述した各実施形態では、スピーカＳＰの駆動制御を行うスイッチをＭＯＳ型トランジスタで構成したが、他のスイッチング素子で構成しても良いことは勿論である。また、上述した実施形態では、スピーカを駆動するアンプに本発明を提供したが、スイッチング電源やモータドライバなど、スピーカ以外の負荷を駆動する負荷駆動装置であって、ブリッジ接続構成のバッファ回路を出力段として有する負荷駆動装置であれば本発明を適用して、その出力段における短絡の有無を検査することが可能である。
【００４２】
（２）上述した各実施形態では、スピーカＳＰを駆動するアンプに本発明に係る短絡検査装置が組み込まれていた。しかし、短絡判定部５０と、スイッチＳＷ１およびＳＷ２と、抵抗Ｒ１およびＲ２、コンパレータＣＭＰとから成る部分を１チップ化して短絡検査装置を構成し、この短絡検査装置の各部とアンプの各部とをケーブルで接続すると、図１に示すような構成になるようにしても勿論良い。同様に、短絡判定部５０Ａと、基準レベル発生部６０と、過電流検出部７０と、スイッチＳＷ１およびＳＷ２と、抵抗Ｒ１およびＲ２、コンパレータＣＭＰとから成る部分を１チップ化して短絡検査装置を構成し、この短絡検査装置の各部とアンプの各部とをケーブルで接続すると、図５に示すような構成になるようにしても勿論良い。
【符号の説明】
【００４３】
１０…ＰＷＭ変調回路、２０…プリドライバ、３０…信号切り換え回路、４０…出力バッファ回路、ＰＰ，ＰＭ…ＰチャネルのＭＯＳ型出力トランジスタ、ＮＰ，ＮＭ…ＮチャネルのＭＯＳ型出力トランジスタ、ＬＰ，ＬＭ…コイル、ＣＰ，ＣＭ…キャパシタ、Ｒ１，Ｒ２…抵抗、ＳＷ１，ＳＷ２…スイッチ、ＣＭＰ…コンパレータ、５０，５０Ａ…短絡判定部、６０…基準レベル発生部、７０…過電流検出部、ＰＶＤＤ…高電位電源線、ＰＶＳＳ…低電位電源線。
【図１】
2010178019.tif 000003
【図２】
2010178019.tif 000004
【図３】
2010178019.tif 000005
【図４】
2010178019.tif 000006
【図５】
2010178019.tif 000007
【図６】
2010178019.tif 000008
【図７】
2010178019.tif 000009
【図８】
2010178019.tif 000010
【図９】
2010178019.tif 000011