(57)【要約】【課題】レイアウト面積を低減可能なメモリー素子、及び該メモリー素子を有する表示装置を提供することを課題とする。【解決手段】スイッチ素子２０を通過した映像用デジタル信号を保持するメモリー素子２を容量素子２１を用いて形成する。【選択図】図１
2010276693.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタにより形成され、データバスラインを介して伝達された映像用デジタル信号を通過させるか否かを制御するスイッチ素子と、
前記スイッチ素子を通過した前記映像用デジタル信号を保持する容量素子と、
を有することを特徴とするメモリー素子。
【請求項２】
映像用デジタル信号を伝達するデータバスラインと、
薄膜トランジスタにより形成され、前記データバスラインを介して伝達された前記映像用デジタル信号を通過させるか否かを制御するスイッチ素子と、前記スイッチ素子を通過した前記映像用デジタル信号を保持する容量素子と、で構成されたメモリー素子と、
を有することを特徴とする表示装置。
【請求項３】
前記データバスライン及び前記メモリー素子でデジタル回路が構成される場合に、
前記データバスラインに流れるデジタル信号と前記メモリー素子で保持されている前記映像用デジタル信号とのＨｉｇｈ電位とＬｏｗ電位の電位差が、他のデジタル回路におけるＨｉｇｈ電位とＬｏｗ電位の電位差よりも小さいことを特徴とする請求項２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像用デジタル信号を保持するメモリー素子、及び該メモリー素子を有する表示装置に関する。
【背景技術】
【０００２】
従来から、走査線ドライバ、信号線ドライバ、電源等の画像表示に必要な各機能手段を薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いてガラス基板上に形成可能な表示装置が開発されている（例えば、特許文献１参照）。
【０００３】
また、近年では、このような表示装置にメモリー素子を更に形成し、外部の制御装置から送信された映像用デジタル信号を画像として出力表示する前に、一時的に保持しておくことが可能となっている。そして、このメモリー素子はＣＭＯＳによりメモリー機能を実現し、該ＣＭＯＳを構成しているインバータについても上記各機能手段と同様に薄膜トランジスタにより形成されている。
【０００４】
しかしながら、薄膜トランジスタを用いる場合、ゲート長やゲート幅が一旦決定されると、その決定されたサイズやレイアウトを変更することができないため、表示画素数の増加に伴ってメモリー素子数を増加することや、高解像度に対応すべくレイアウト面積を削減することが困難であるという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３７３１３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記を鑑みてなされたものであり、レイアウト面積を低減可能なメモリー素子、及び該メモリー素子を有する表示装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明は、薄膜トランジスタにより形成され、データバスラインを介して伝達された映像用デジタル信号を通過させるか否かを制御するスイッチ素子と、前記スイッチ素子を通過した前記映像用デジタル信号を保持する容量素子と、を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、レイアウト面積を低減可能なメモリー素子、及び該メモリー素子を有する表示装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】一実施の形態に係る表示装置の構成を示す図である。
【図２】従来のメモリー素子の構成を示す図である。
【図３】ＣＭＯＳインバータの入出力特性を示す図である。
【発明を実施するための形態】
【００１０】
図１は、一実施の形態に係る表示装置の構成を示す図である。本実施の形態に係る表示装置１００は、外部の制御装置（図示せず）から定期的に送信された映像用デジタル信号をメモリー素子２に伝達するデータバスライン１と、データバスライン１を介して伝達された映像用デジタル信号を一時的に記憶するメモリー素子２と、メモリー素子２に対してサンプリングタイミング信号を供給するサンプリングタイミング制御回路３と、メモリー素子２から読み出された映像用デジタル信号を画像として表示する表示領域４とを備えている。以下、各構成要素の機能について個別具体的に説明すると共に、各構成を備えることによる本実施の形態における作用及び効果について説明する。
【００１１】
メモリー素子２は、スイッチ素子２０及び容量素子２１で構成されている。スイッチ素子２０は、薄膜トランジスタにより形成され、サンプリングタイミング制御回路３からサンプリングタイミング信号が供給された場合に、伝達された映像用デジタル信号を通過させ、サンプリングタイミング信号が供給されない場合に、映像用デジタル信号を通過させない機能を有している。また、容量素子２１は、スイッチ素子２０を通過した映像用デジタル信号を一時的に保持しておく機能を有している。
【００１２】
ここで、参考までに従来のメモリー素子の構成を図２に示す。従来のメモリー素子は、図１に示した容量素子２１に代えて、薄膜トランジスタにより形成されたＣＭＯＳのインバータ２２によりメモリー機能を実現している。前述したように、薄膜トランジスタを用いる場合にはメモリー素子のレイアウト面積を小さくすることが困難である。一方、容量は必要な容量値に対して必要な面積を決定するだけで良いため、メモリー素子の形状の自由度を高くすることが可能となる。
【００１３】
また、上記ＣＭＯＳのインバータ２２はｐチャネル及びｎチャネルの薄膜トランジスタにより形成されているが、このようなインバータ２２に代えて容量素子２１を用いてメモリー素子２を形成することにより、従来のように多数の薄膜トランジスタを形成することを回避し、１つのメモリー素子に対する構成素子数を少なくすることも可能となる。
【００１４】
すなわち、メモリー素子を構成する際における形状の自由度が高く、その構成素子数を減らすことができ、例えば、素子レイアウトのデッドスペースを埋めるようにメモリー素子を配置することや、容量素子２１の一端は電源になるために電源配線の下といった薄膜トランジスタを形成することが困難な場所にメモリー素子を配置することが可能となるため、メモリー素子のレイアウト面積を大幅に小さくすることができる。
【００１５】
また、データバスライン１及びメモリー素子２を第１デジタル回路と称し、サンプリングタイミング制御回路３を第２デジタル回路と称する場合に、表示装置１００は、第１デジタル回路におけるデータバスライン１に流れるデジタル信号とメモリー素子２で保持されている映像用デジタル信号とのＨｉｇｈ電位とＬｏｗ電位の電位差に、第２デジタル回路におけるＨｉｇｈ電位とＬｏｗ電位の電位差よりも小さい電位差を用いることが可能である。具体的には、例えば第１デジタル回路を３Ｖで動作させ、第２デジタル回路を５Ｖで動作させるようにする。
【００１６】
一般的に、映像用デジタル信号を伝達するデータバスライン１は負荷容量が大きくなるので、低消費電力化の観点から、高速で電位を変化させる必要のあるデータバスライン１の電圧は小さいことが求められている。ここで、データバスライン１の負荷を駆動するために必要な消費電力を低下させるためには、データバスライン１のＬｏｗ側の電位に０Ｖを用いる場合、Ｈｉｇｈ側の電位を下げて振幅を小さくする必要がある。
【００１７】
しかし、薄膜トランジスタのように特性バラツキが大きい素子を用いてメモリー素子を形成した場合には、ｎチャネルトランジスタとｐチャネルトランジスタの性能バランスを制御することが困難であり、図３に示すようにＨｉｇｈとＬｏｗの判定ができない可能性がある。このようなバラツキがあっても確実に判定するため、インバータの電源電位をデータバスライン上を流れる信号のＨｉｇｈ電位とＬｏｗ電位に合わせることが必要となるが、データバスライン上を高速で変化する電位に対応させることは難しく、データバスライン１の電圧を低下した場合には、メモリーとしての性能を維持することが困難となる。
【００１８】
一方、本実施の形態に係るメモリー素子２は、サンプリングにインバータ等の回路を持たないため、スイッチ素子２０の抵抗と容量素子２１の時定数でサンプリング性能を決定することができ、データバスライン１の電圧低下に伴う上記デメリットは無い。また、メモリー素子２はサンプリングタイミング制御回路３にも接続されているが、サンプリングタイミング信号は該メモリー素子２のスイッチ素子２０を制御するのみに用いられているため、データバスライン１を流れる信号電圧に合わせる必要はなく、データバスライン１やメモリー素子２に用いるよりも高い電源電圧をサンプリングタイミング制御回路３に利用することが可能となる。
【００１９】
なお、一般的に、容量素子は電荷の充放電を行うため動作速度が遅いとされているが、データバスライン自体が大きな容量を持っているため、メモリー素子として容量を用いても実質的な影響は無いことを付言しておく。
【００２０】
本実施の形態によれば、スイッチ素子２０を通過した映像用デジタル信号を保持するメモリー素子２を容量素子２１を用いて形成するので、レイアウト面積を低減可能なメモリー素子２及び表示装置１００を提供することができる。
【００２１】
本実施の形態によれば、スイッチ素子２０を通過した映像用デジタル信号を保持する保持機能を容量素子２１を用いてメモリー素子２を形成した表示装置において、データバスライン１に流れるデジタル信号とメモリー素子２で保持されている映像用デジタル信号とのＨｉｇｈ電位とＬｏｗ電位の電位差に、第２デジタル回路におけるＨｉｇｈ電位とＬｏｗ電位の電位差よりも小さい電位差を用いるので、メモリーとしての性能を低下させることなく、消費電力を低減可能な表示装置１００を提供することができる。
【符号の説明】
【００２２】
１…データバスライン
２…メモリー素子
２０…スイッチ素子
２１…容量素子
１００…表示装置
【図１】
2010276693.tif 000003
【図２】
2010276693.tif 000004
【図３】
2010276693.tif 000005