(57)【要約】【課題】電流駆動負荷の駆動開始時におけるノイズの発生を抑制すること。【解決手段】センス側トランジスタに流れる参照電流に対して、ゲート電極が前記センス側トランジスタと接続されたミラー側トランジスタによって出力電流を発生させるカレントミラー回路を含み、出力する電流によって電流駆動負荷を駆動するカレントミラー回路部を有し、前記カレントミラー回路部は、ゲート電極が前記センス側トランジスタと接続された複数のミラー側トランジスタを有する多段出力型カレントミラー回路を含む電流駆動負荷制御回路である。【選択図】図１
2010114315.tif 000002
【特許請求の範囲】
【請求項１】
センス側トランジスタに流れる参照電流に対して、ゲート電極が前記センス側トランジスタと接続されたミラー側トランジスタによって出力電流を発生させるカレントミラー回路を含み、出力する電流によって電流駆動負荷を駆動するカレントミラー回路部を有し、
前記カレントミラー回路部は、ゲート電極が前記センス側トランジスタと接続された複数のミラー側トランジスタを有する多段出力型カレントミラー回路を含むことを特徴とする電流駆動負荷制御回路。
【請求項２】
前記多段出力型カレントミラー回路における複数のミラー側トランジスタは、定常の出力電流となる過程において、立ち上がり初期の電流増加率よりも立ち上がり中期の電流増加率が大きくなるように、異なるタイミングで導通状態となることを特徴とする請求項１記載の電流駆動負荷制御回路。
【請求項３】
前記多段出力型カレントミラー回路における複数のミラー側トランジスタに対応して多段接続された遅延素子を有する遅延回路と、
前記多段出力型カレントミラー回路における複数のミラー側トランジスタそれぞれのゲート電極に設置され、各ミラー側トランジスタに対応する前記遅延素子の出力信号によってスイッチングが制御されるスイッチと、
を備え、
前記遅延回路における初段の遅延素子には、前記多段出力型カレントミラー回路における複数のミラー側トランジスタを導通状態とするか否かを制御する第１の制御信号が外部から入力され、多段接続された前記遅延素子それぞれは、前段の前記遅延素子の出力信号を順次遅延させて、対応する前記ミラー側トランジスタに出力することを特徴とする請求項１または２記載の電流駆動負荷制御回路。
【請求項４】
前記遅延回路は、前記遅延素子の出力信号を対応する前記ミラー側トランジスタに出力するか否かを制御する論理回路を、前記遅延素子それぞれに対応して備え、
前記論理回路には、対応する前記ミラー側トランジスタについて、導通状態とするか否かを示す第２の制御信号が外部から入力され、導通状態とすることが示されている前記第２の制御信号が入力された前記論理回路は、前記遅延素子の出力信号を対応する前記ミラー側トランジスタに出力することを特徴とする請求項３記載の電流駆動負荷制御回路。
【請求項５】
前記スイッチは、アナログスイッチによって構成されていることを特徴とする請求項３または４記載の電流駆動負荷制御回路。
【請求項６】
前記スイッチは、Ｐ型のトランジスタまたはＮ型のトランジスタのいずれかの型によって構成されていることを特徴とする請求項３または４記載の電流駆動負荷制御回路。
【請求項７】
前記多段出力型カレントミラー回路における複数のミラー側トランジスタは、ゲート幅あるいはゲート長の少なくともいずれかを異ならせた構成を有することにより、該多段出力型カレントミラー回路の出力電流の変化量が設定されていることを特徴とする請求項１から６のいずれか１項に記載の電流駆動負荷制御回路。
【請求項８】
前記カレントミラー回路の接続される電源電圧と、前記カレントミラー回路により駆動される電流駆動負荷の電源電圧が異なる電位であることを特徴とする請求項１から７のいずれか１項に記載の電流駆動負荷制御回路。
【請求項９】
センス側トランジスタに流れる参照電流に対して、ゲート電極が前記センス側トランジスタと接続されたミラー側トランジスタによって出力電流を発生させるカレントミラー回路を含み、出力する電流によって電流駆動負荷を駆動するカレントミラー回路部を有し、
前記カレントミラー回路部は、ゲート電極が前記センス側トランジスタと接続された複数のミラー側トランジスタを有する多段出力型カレントミラー回路を含む電流駆動負荷制御回路を備えることを特徴とする半導体装置。
【請求項１０】
前記カレントミラー回路の接続される電源電圧と、前記カレントミラー回路により駆動される電流駆動負荷の電源電圧が異なる電位であることを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード等の電流駆動負荷を制御する電流駆動負荷制御回路および半導体装置に関する。
【背景技術】
【０００２】
従来、電流駆動負荷を駆動する回路として、例えば特許文献１に記載のものが知られている。
特許文献１に記載された駆動回路は、電流負荷を駆動する際の基準電流を発生させる定電流回路において、オペアンプの出力信号に応じて、基準抵抗に流れる電流量を制御し、電流駆動負荷に出力する電流量を調整するものである。
【特許文献１】特開２００３−２０２８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、電流駆動負荷を駆動する従来の駆動回路においては、電流駆動負荷を駆動する際に、迅速な駆動を図るため、急激に出力電流量を増加させていた。
そのため、電流駆動負荷の制御信号線に隣接する信号線において電磁誘導が発生し、ノイズの原因となる可能性があった。
即ち、従来の電流駆動負荷制御回路においては、電流駆動負荷の駆動開始時にノイズが発生する可能性があった。
本発明の課題は、電流駆動負荷の駆動開始時におけるノイズの発生を抑制することである。
【課題を解決するための手段】
【０００４】
以上の課題を解決するため、第１の発明に係る電流駆動負荷制御回路は、
センス側トランジスタに流れる参照電流に対して、ゲート電極が前記センス側トランジスタと接続されたミラー側トランジスタによって出力電流を発生させるカレントミラー回路（例えば、図１の第１のカレントミラー回路１０ａおよび第２のカレントミラー回路１０ｂ、図３の第１のカレントミラー回路１１０ａおよび第２のカレントミラー回路１１０ｂ、図５の第１のカレントミラー回路２１０ａおよび第２のカレントミラー回路２１０ｂ、図７の第１のカレントミラー回路３１０ａおよび第２のカレントミラー回路３１０ｂ）を含み、出力する電流によって電流駆動負荷を駆動するカレントミラー回路部を有し、前記カレントミラー回路部は、ゲート電極が前記センス側トランジスタと接続された複数のミラー側トランジスタ（例えば、図１の第１のカレントミラー回路１０ａにおけるミラー側トランジスタＰ２ａ〜Ｐ２ｄ、図３の第１のカレントミラー回路１１０ａにおけるミラー側トランジスタＮ４ａ〜Ｎ４ｄ、図５の第１のカレントミラー回路２１０ａにおけるミラー側トランジスタＰ６ａ〜Ｐ６ｄ、図７の第１のカレントミラー回路３１０ａにおけるミラー側トランジスタＮ８ａ〜Ｎ８ｄ）を有する多段出力型カレントミラー回路を含むことを特徴としている。
【０００５】
このような構成により、多段出力型カレントミラー回路の出力電流が、各段のミラー側トランジスタが導通する毎に増加し、また、各段のミラー側トランジスタが遮断する毎に減少させることもできるため、電流駆動負荷の駆動信号線の時間当たりの電流変化量を減じることで、電流駆動負荷の駆動信号線に隣接する信号線において電磁誘導が発生し、ノイズの原因となることを抑制できる。
即ち、電流駆動負荷の駆動開始時におけるノイズの発生を抑制することが可能となる。
【０００６】
また、第２の発明に係る電流駆動負荷制御回路は、
前記多段出力型カレントミラー回路における複数のミラー側トランジスタは、定常の出力電流となる過程において、立ち上がり初期の電流増加率よりも立ち上がり中期の電流増加率が大きくなるように、異なるタイミングで導通状態となることを特徴としている。
このような構成により、電流駆動負荷の駆動開始時に、出力電流の立ち上がり特性における少なくとも初期から中期にかけて、Ｓ字特性に沿う特性とすることができるため、出力電流が急激に増加することを抑制することができる。
【０００７】
また、第３の発明に係る電流駆動負荷制御回路は、
前記多段出力型カレントミラー回路における複数のミラー側トランジスタに対応して多段接続された遅延素子を有する遅延回路（例えば、図１の遅延回路２０、図３の遅延回路１２０、図５の遅延回路２２０、図７の遅延回路３２０）と、前記多段出力型カレントミラー回路における複数のミラー側トランジスタそれぞれのゲート電極に設置され、各ミラー側トランジスタに対応する前記遅延素子の出力信号によってスイッチングが制御されるスイッチ（例えば、図１におけるスイッチ１２ａ〜１２ｄ、図３のスイッチ１１２ａ〜１１２ｄ、図５のスイッチ２１２ａ〜２１２ｄ、図７のスイッチ３１２ａ〜３１２ｄ）とを備え、前記遅延回路における初段の遅延素子には、前記多段出力型カレントミラー回路における複数のミラー側トランジスタを導通状態とするか否かを制御する第１の制御信号（例えば、第１〜第４実施形態における制御信号Ｖａ）が外部から入力され、多段接続された前記遅延素子それぞれは、前段の前記遅延素子の出力信号を順次遅延させて、対応する前記ミラー側トランジスタに出力することを特徴としている。
このような構成により、外部から入力された制御信号を順次遅延させて、多段出力型カレントミラー回路における複数のミラー側トランジスタそれぞれを導通状態とすることができるため、遅延素子の遅延時間に応じた立ち上がり特性によって、出力電流を増加させることができる。
【０００８】
また、第４の発明に係る電流駆動負荷制御回路は、
前記遅延回路は、前記遅延素子の出力信号を対応する前記ミラー側トランジスタに出力するか否かを制御する論理回路（例えば、図５のＡＮＤ回路２２１ａ〜２２１ｄ、図７のＡＮＤ回路３２１ａ〜３２１ｄ）を、前記遅延素子それぞれに対応して備え、前記論理回路には、対応する前記ミラー側トランジスタについて、導通状態とするか否かを示す第２の制御信号（例えば、第３および第４実施形態における制御信号Ｖｂ１〜Ｖｂ４）が外部から入力され、導通状態とすることが示されている前記第２の制御信号が入力された前記論理回路は、前記遅延素子の出力信号を対応する前記ミラー側トランジスタに出力することを特徴としている。
このような構成により、第２の制御信号によって、多段出力型カレントミラー回路におけるミラー側トランジスタの一部のみを導通状態として出力電流を出力することができるため、電流駆動負荷を駆動する出力電流の最大値を変更することができる。
【０００９】
また、第５の発明に係る電流駆動負荷制御回路は、
前記スイッチは、アナログスイッチによって構成されていることを特徴としている。
このような構成により、オン抵抗が小さいスイッチによってミラー側トランジスタの導通を制御することができるため、高速なスイッチングを行うことができる。
また、第６の発明に係る電流駆動負荷制御回路は、
前記スイッチは、Ｐ型のトランジスタまたはＮ型のトランジスタによって構成されていることを特徴としている。
このような構成により、ゲート・ソース電圧がほぼ一定の値に決まっている状況下、簡単な構成によって、スイッチングを行うことが可能となる。
【００１０】
また、第７の発明に係る電流駆動負荷制御回路は、
前記多段出力型カレントミラー回路における複数のミラー側トランジスタは、ゲート幅あるいはゲート長の少なくともいずれかを異ならせた構成を有することにより、該多段出力型カレントミラー回路の出力電流の変化量が設定されていることを特徴としている。
このような構成により、多段出力型カレントミラー回路におけるミラー側トランジスタそれぞれの特性の相違によって、多段出力型カレントミラー回路の出力電流の変化量を容易に異ならせることができるため、回路規模を小さいものとしながら、出力電流が急激に増加することを抑制することができる。
【００１１】
また、第８の発明に係る電流駆動負荷制御回路は、
前記カレントミラー回路の接続される電源電圧と、前記カレントミラー回路により駆動される電流駆動負荷の電源電圧が異なる電位であることを特徴としている。
このような構成により、カレントミラー回路におけるトランジスタの駆動電圧と異なる電圧で駆動される電流駆動負荷を制御することが可能となる。
【００１２】
第９の発明に係る半導体装置は、
センス側トランジスタに流れる参照電流に対して、ゲート電極が前記センス側トランジスタと接続されたミラー側トランジスタによって出力電流を発生させるカレントミラー回路を含み、出力する電流によって電流駆動負荷を駆動するカレントミラー回路部を有し、前記カレントミラー回路部は、ゲート電極が前記センス側トランジスタと接続された複数のミラー側トランジスタを有する多段出力型カレントミラー回路を含む電流駆動負荷制御回路を備えることを特徴としている。
このような構成により、多段出力型カレントミラー回路の出力電流が、各段のミラー側トランジスタが導通する毎に増加し、また、各段のミラー側トランジスタが遮断する毎に減少させることもできるため、電流駆動負荷の駆動信号線の時間当たりの電流変化量を減じることで、電流駆動負荷の駆動信号線に隣接する信号線において電磁誘導が発生し、ノイズの原因となることを抑制できる。
即ち、電流駆動負荷への供給電流の変化開始時におけるノイズの発生を抑制することが可能となる。
【００１３】
また、第１０の発明に係る半導体装置は、
前記カレントミラー回路の接続される電源電圧と、前記カレントミラー回路により駆動される電流駆動負荷の電源電圧が異なる電位であることを特徴としている。
このような構成により、カレントミラー回路におけるトランジスタの駆動電圧と異なる電圧で駆動される電流駆動負荷を制御することが可能な半導体装置を実現できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の電流駆動負荷制御回路の幾つかの実施形態について、図面を参照して説明する。
（第１実施形態）
本実施形態に係る電流駆動負荷制御回路は、基準電流源からの基準電流を参照電流とし、外部から別途供給される制御信号に基づき、参照電流量を制御信号で設定される倍率とした出力電流を発生する第１のカレントミラー回路と、第１のカレントミラー回路の出力電流を参照電流とし、電流駆動負荷（例えばＬＥＤ（Light Emitting Diode））の駆動電流を出力する第２のカレントミラー回路とを備えており、第１のカレントミラー回路のミラー側トランジスタを多段構成としたものである。また、電流負荷駆動制御回路は、ミラー側トランジスタの駆動信号（例えばハイレベル信号）が入力された場合に、多段構成とされた各ミラー側トランジスタを、所定の遅延時間を付与して順にオンさせる遅延回路を備えている。
【００１５】
そのため、電流駆動負荷制御回路が動作する際に、第１のカレントミラー回路の出力電流が徐々に増加すると、その出力電流を参照電流とする第２のカレントミラー回路の出力電流が徐々に増加する。
したがって、電流駆動負荷制御回路は、電流駆動負荷の駆動開始時に、緩やかな立ち上がりとすることで、時間当たりの電流変化量を低減することができ、隣接する信号線への電磁誘導が抑えられるため、隣接する信号線のノイズの発生を抑制することができる。
【００１６】
（構成）
図１は、本発明の第１実施形態に係る電流駆動負荷制御回路１を示す図である。
図１において、電流駆動負荷制御回路１は、第１のカレントミラー回路１０ａと、第２のカレントミラー回路１０ｂと、遅延回路２０とを具備しており、第２のカレントミラー回路にＬＥＤ３０が接続されている。
第１のカレントミラー回路１０ａは、Ｐ型のＭＯＳトランジスタからなるセンス側トランジスタＰ１と、定電流源１１と、スイッチ１２ａ〜１２ｄと、インバータ１３ａ〜１３ｄと、Ｐ型のＭＯＳトランジスタからなるミラー側トランジスタＰ２ａ〜Ｐ２ｄとを有している。
【００１７】
センス側トランジスタＰ１は、第１の電源電圧Ｖｄｄにソース電極が接続され、ゲート電極とドレイン電極が定電流源１１に接続されている。
定電流源１１は、高電位側の端子がセンス側トランジスタＰ１のドレイン電極とゲート電極に、低電位側の端子が第２の電源電圧Ｖｓｓとに接続され、センス側トランジスタＰ１のドレイン電極から第２の電源電圧Ｖｓｓに向かう一定の電流（電流Ｉ０とする。）を発生させる。
スイッチ１２ａ〜１２ｄは、定電流源１１の高電位側の端子と、センス側トランジスタＰ１のドレイン電極とゲート電極を接続するノードと、ミラー側トランジスタＰ２ａ〜Ｐ２ｄそれぞれのゲート電極との間にそれぞれ設置され、遅延回路２０を介してハイレベルの制御信号が入力されると、オン状態（導通状態）となる。
【００１８】
具体的には、スイッチ１２ａ〜１２ｄは、Ｐ型のＭＯＳトランジスタとＮ型のＭＯＳトランジスタとを有するアナログスイッチによって構成されている。
そして、遅延回路２０を介して入力されたハイレベルの制御信号はＮ型のＭＯＳトランジスタのゲート電極（以下、「非反転制御端子」と言う。）に入力され、ハイレベルの制御信号を後述するインバータ１３ａ〜１３ｄによって反転したローレベルの制御信号がＰ型のＭＯＳトランジスタのゲート電極（以下、「反転制御端子」と言う。）に入力される。
即ち、遅延回路２０からスイッチ１２ａ〜１２ｄをオンとするためのハイレベルの制御信号が入力された場合、アナログスイッチを構成するＮ型のＭＯＳトランジスタおよびＰ型のＭＯＳトランジスタの両方がオンとなる。
なお、スイッチ１２ａ〜１２ｄそれぞれに入力される制御信号は、後述する遅延回路２０の遅延素子２０ａ〜２０ｄによって、遅延時間Ｔずつ遅延されている。
【００１９】
インバータ１３ａ〜１３ｄは、遅延回路２０を介してスイッチ１２ａ〜１２ｄに入力される制御信号を反転し、反転した制御信号をスイッチ１２ａ〜１２ｄの反転制御端子に入力する。
ミラー側トランジスタＰ２ａ〜Ｐ２ｄは、第１の電源電圧Ｖｄｄにソース電極が接続され、ゲート電極がスイッチ１２ａ〜１２ｄを介して定電流源１１の高電位側の端子ならびに、センス側トランジスタＰ１のドレイン電極とゲート電極に接続されている。また、ミラー側トランジスタＰ２ａ〜Ｐ２ｄのドレイン電極は、接続点ＮＤ１を介して第２のカレントミラー回路１０ｂにおける入力側のＮ型のＭＯＳトランジスタ（センス側トランジスタＮ１）のドレイン電極とゲート電極に接続されている。
【００２０】
また、ミラー側トランジスタＰ２ａのゲート電極とスイッチ１２ａとの間には、Ｐ型のプルアップ用ＭＯＳトランジスタＱ１のドレイン電極が接続されている。プルアップ用ＭＯＳトランジスタＱ１は、ソース電極が第１の電源電圧Ｖｄｄに接続され、ゲート電極がスイッチ１２ａの非反転制御端子と接続されている。したがって、スイッチ１２ａの非反転制御端子にローレベルの信号が入力され、スイッチ１２ａがオフとなっているとき、プルアップ用ＭＯＳトランジスタＱ１は導通状態となり、ミラー側トランジスタＰ２ａのゲート電極の電位を第１の電源電圧Ｖｄｄにプルアップする。これにより、スイッチ１２ａがオフのとき、ミラー側トランジスタＰ２ａは確実に非導通状態となる。
【００２１】
同様の構成で、ミラー側トランジスタＰ２ｂ〜Ｐ２ｄのゲート電極とスイッチ１２ｂ〜１２ｄとの間にも、それぞれプルアップ用ＭＯＳトランジスタＱ２〜Ｑ４が設置されており、スイッチ１２ｂ〜１２ｄの非反転制御端子にローレベルの信号が入力され、スイッチ１２ｂ〜１２ｄがオフとなっているとき、プルアップ用ＭＯＳトランジスタＱ２〜Ｑ４は導通状態となり、ミラー側トランジスタＰ２ｂ〜Ｐ２ｄのゲート電極の電位を第１の電源電圧Ｖｄｄにプルアップする。これにより、スイッチ１２ｂ〜１２ｄがオフのとき、ミラー側トランジスタＰ２ｂ〜Ｐ２ｄは確実に非導通状態となる。
なお、ミラー側トランジスタＰ２ａがオンとされた場合、ミラー側トランジスタＰ２ａには駆動電流Ｉ１が流れるものとし、同様に、ミラー側トランジスタＰ２ｂ〜Ｐ２ｄには、駆動電流Ｉ２〜Ｉ４が流れるものとする。
【００２２】
第２のカレントミラー回路１０ｂは、Ｎ型のＭＯＳトランジスタからなるセンス側トランジスタＮ１と、Ｎ型のＭＯＳトランジスタからなるミラー側トランジスタＮ２とを有している。
センス側トランジスタＮ１は、ドレイン電極とゲート電極がともに接続点ＮＤ１を介してミラー側トランジスタＰ２ａ〜Ｐ２ｄのドレイン電極に接続され、ゲート電極とドレイン電極とが接続されている。また、センス側トランジスタＮ１のソース電極は、第２の電源電圧Ｖｓｓに接続されている。
このセンス側トランジスタＮ１は、接続点ＮＤ１を介して流れる電流とセンス側トランジスタＮ１のオン抵抗によって発生する電圧によりゲート電極が駆動されるため、ドレイン電極からソース電極に流れる電流量とゲート電圧との関係が平衡する状態で動作する。
【００２３】
なお、センス側トランジスタＮ１に流れる駆動電流をＩ５とする。
ミラー側トランジスタＮ２は、ドレイン電極がＬＥＤ３０のカソードに接続され、ゲート電極がセンス側トランジスタＮ１のゲート電極とドレイン電極に接続されている。また、ミラー側トランジスタＮ２のソース電極は、第２の電源電圧Ｖｓｓに接続されている。
なお、ミラー側トランジスタＮ２に流れる駆動電流をＩ６とする。
遅延回路２０は、入力信号を遅延して出力する第１〜第４の遅延素子２０ａ〜２０ｄを有している。
【００２４】
第１の遅延素子２０ａには、スイッチ１２ａ〜１２ｄをオンとするための制御信号Ｖａが入力される。制御信号Ｖａは、外部のコントローラより入力され、スイッチ１２ａ〜１２ｄをオンとする場合にはハイレベルの信号が入力され、スイッチ１２ａ〜１２ｄをオフとする場合にはローレベルの信号が入力される。
そして、第１の遅延素子２０ａは、外部コントローラからの入力制御信号を遅延時間Ｔだけ遅延して、スイッチ１２ａ、インバータ１３ａおよび第２の遅延素子２０ｂに出力する。
第２の遅延素子２０ｂは、第１の遅延素子２０ａの出力信号を遅延時間Ｔだけ遅延して、スイッチ１２ｂ、インバータ１３ｂおよび第３の遅延素子２０ｃに出力する。
【００２５】
第３の遅延素子２０ｃは、第２の遅延素子２０ｂの出力信号を遅延時間Ｔだけ遅延して、スイッチ１２ｃ、インバータ１３ｃおよび第４の遅延素子２０ｄに出力する。
第４の遅延素子２０ｄは、第３の遅延素子２０ｃの出力信号を遅延時間Ｔだけ遅延して、スイッチ１２ｄおよびインバータ１３ｄに出力する。
ＬＥＤ３０は、アノードが第３の電源電圧Ｖｃｃに接続され、カソードが第２のカレントミラー回路１０ｂにおけるミラー側トランジスタＮ２のドレイン電極に接続されている。
【００２６】
（動作）
次に、動作を説明する。
図２は、電流駆動負荷制御回路１の動作を示すタイミングチャートである。
図２においては、時間に応じた制御信号Ｖａおよびミラー側トランジスタＮ２の駆動電流Ｉ６の状態変化を示している。
以下、図２を参照しつつ、電流駆動負荷制御回路１の動作を説明する。
なお、以下では、時刻ｔ＝０に至るまでの十分長い時間、外部のコントローラから入力される制御信号Ｖａはローレベルであったものとする。
【００２７】
電流駆動負荷制御回路１において、第１のカレントミラー回路１０ａのセンス側トランジスタＰ１およびミラー側トランジスタＰ２ａ〜Ｐ２ｄの各ソース電極には第１の電源電圧Ｖｄｄが印加され、定電流源１１の低電位側の端子および第２のカレントミラー回路１０ｂのセンス側トランジスタＮ１、ミラー側トランジスタＮ２の各ソース電極には、第２の電源電圧Ｖｓｓが印加されている。また、ＬＥＤ３０のアノードには、第３の電源電圧Ｖｃｃが印加されている。
さらに、ＬＥＤ３０が消灯されている場合、遅延回路２０に入力される制御信号Ｖａは、ローレベルの信号となっている。
ここで、ＬＥＤ３０を点灯させるために、時刻ｔ＝ｔ０にハイレベルの制御信号Ｖａが入力されたとする。
すると、まず、制御信号Ｖａは遅延素子２０ａに入力され、遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ１に遅延素子２０ａから出力される。
【００２８】
遅延素子２０ａから制御信号Ｖａが出力されると、スイッチ１２ａ、インバータ１３ａおよび遅延素子２０ｂに制御信号Ｖａが入力され、スイッチ１２ａがオンとなり、ミラー側トランジスタＰ２ａがオンとなる。このとき、ミラー側トランジスタＰ２ａのソース電極とドレイン電極間には、駆動電流Ｉ１が流れる。
即ち、時刻ｔ＝ｔ１においては、接続点ＮＤ１を介してセンス側トランジスタＮ１に参照電流Ｉ５＝Ｉ１が流れ、ミラー側トランジスタＮ２のドレイン電極とソース電極間には、センス側トランジスタＮ１の電流増幅率とミラー側トランジスタＮ２の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・Ｉ１）が流れる。
したがって、時刻ｔ＝ｔ１において、ＬＥＤ３０は、電流Ｉ６＝βｒ・Ｉ１で駆動され、電流Ｉ１に対応する輝度で発光する。
【００２９】
次に、遅延素子２０ａから出力された制御信号Ｖａが遅延素子２０ｂに入力されると、遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ２に遅延素子２０ｂから出力される。
遅延素子２０ｂから制御信号Ｖａが出力されると、スイッチ１２ｂ、インバータ１３ｂおよび遅延素子２０ｃに制御信号Ｖａが入力され、スイッチ１２ｂがオンとなり、ミラー側トランジスタＰ２ｂがオンとなる。このとき、ミラー側トランジスタＰ２ｂのソース電極とドレイン電極間には、駆動電流Ｉ２が流れる。
なお、このとき、ミラー側トランジスタＰ２ａのソース電極とドレイン電極間には、引き続き駆動電流Ｉ１が流れている。
【００３０】
即ち、時刻ｔ＝ｔ２においては、接続点ＮＤ１を介してセンス側トランジスタＮ１のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２が流れ、ミラー側トランジスタＮ２のドレイン電極とソース電極間には、センス側トランジスタＮ１の電流増幅率とミラー側トランジスタＮ２の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２））が流れる。
したがって、時刻ｔ＝ｔ２において、ＬＥＤ３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２）で駆動され、電流Ｉ１＋Ｉ２に対応する輝度で発光する。
次に、遅延素子２０ｂから出力された制御信号Ｖａが遅延素子２０ｃに入力されると、遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ３に遅延素子２０ｃから出力される。
遅延素子２０ｃから制御信号Ｖａが出力されると、スイッチ１２ｃ、インバータ１３ｃおよび遅延素子２０ｄに制御信号Ｖａが入力され、スイッチ１２ｃがオンとなり、ミラー側トランジスタＰ２ｃがオンとなる。このとき、ミラー側トランジスタＰ２ｃのソース電極とドレイン電極間には、駆動電流Ｉ３が流れる。
【００３１】
なお、このとき、ミラー側トランジスタＰ２ａのソース電極とドレイン電極間には駆動電流Ｉ１、ミラー側トランジスタＰ２ｂのソース電極とドレイン電極間には駆動電流Ｉ２が引き続き流れている。
即ち、時刻ｔ＝ｔ３においては、接続点ＮＤ１を介してセンス側トランジスタＮ１のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２＋Ｉ３が流れ、ミラー側トランジスタＮ２のソース電極とドレイン電極間には、センス側トランジスタＮ１の電流増幅率とミラー側トランジスタＮ２の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３））が流れる。
したがって、時刻ｔ＝ｔ２において、ＬＥＤ３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３）で駆動され、電流Ｉ１＋Ｉ２＋Ｉ３に対応する輝度で発光する。
【００３２】
次に、遅延素子２０ｃから出力された制御信号Ｖａが遅延素子２０ｄに入力されると、遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ４に遅延素子２０ｄから出力される。
遅延素子２０ｄから制御信号Ｖａが出力されると、スイッチ１２ｄおよびインバータ１３ｄに制御信号Ｖａが入力され、スイッチ１２ｄがオンとなり、ミラー側トランジスタＰ２ｄがオンとなる。このとき、ミラー側トランジスタＰ２ｄのソース電極とドレイン電極間には、駆動電流Ｉ４が流れる。
なお、このとき、ミラー側トランジスタＰ２ａのソース電極とドレイン電極間には駆動電流Ｉ１、ミラー側トランジスタＰ２ｂのソース電極とドレイン電極間には駆動電流Ｉ２、ミラー側トランジスタＰ２ｃのソース電極とドレイン電極間には駆動電流Ｉ３が引き続き流れている。
【００３３】
即ち、時刻ｔ＝ｔ４においては、接続点ＮＤ１を介してセンス側トランジスタＮ１のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４が流れ、ミラー側トランジスタＮ２のソース電極とドレイン電極間には、センス側トランジスタＮ１の電流増幅率とミラー側トランジスタＮ２の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４））が流れる。
したがって、時刻ｔ＝ｔ２において、ＬＥＤ３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）で駆動され、電流Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４に対応する輝度で発光する。
以上のように、本実施形態に係る電流駆動負荷制御回路１は、第１のカレントミラー回路１０ａのミラー側トランジスタが多段構成とされており、ＬＥＤ３０を点灯させるための制御信号Ｖａが入力されると、遅延回路２０が遅延時間Ｔずつ遅延させて、制御信号Ｖａを第１のカレントミラー回路１０ａのミラー側トランジスタＰ２ａ〜Ｐ２ｄに順次出力する。
【００３４】
そのため、第１のカレントミラー回路１０ａのミラー側トランジスタＰ２ａ〜Ｐ２ｄが段階的にオンとなり、第１のカレントミラー回路１０ａの出力電流が段階的に増加する。
すると、第２のカレントミラー回路１０ｂの入力電流が段階的に増加するため、第２のカレントミラー回路１０ｂの出力電流（即ち、ＬＥＤ３０の駆動電流）も段階的に増加する。
したがって、ＬＥＤ３０に流れる駆動電流の時間当たりの電流変化量を低減することができ、隣接する信号線において電磁誘導が抑えられるため、隣接する信号線のノイズの発生を抑制することができる。
【００３５】
なお、図２に示すタイミングチャートにおいて、波線で示した特性は、第１のカレントミラー回路１０ａのミラー側トランジスタを多段構成としない場合（即ち、一段の構成とした場合）におけるミラー側トランジスタＮ２の駆動電流Ｉ６の状態を示しており、この場合、ＬＥＤ３０の駆動電流が急激に増加することとなる。
このように、本実施形態に係る電流駆動負荷制御回路１によれば、ＬＥＤ３０の駆動開始／終了時におけるノイズの発生を抑制することが可能となる。
【００３６】
（第２実施形態）
次に、本発明の第２実施形態について説明する。
本実施形態に係る電流駆動負荷制御回路は、第１実施形態における電流駆動負荷制御回路１がＬＥＤをシンク電流（電流駆動負荷制御回路からみてＬＥＤの駆動電流を引き込む形式の電流）によって駆動しているのに対し、ＬＥＤをソース電流（電流駆動負荷制御回路からみてＬＥＤに電流を押し込む形式の電流）によって駆動する構成である点が異なっている。
【００３７】
（構成）
図３は、本発明の第２実施形態に係る電流駆動負荷制御回路２を示す図である。
図３において、電流駆動負荷制御回路２は、第１のカレントミラー回路１１０ａと、第２のカレントミラー回路１１０ｂと、遅延回路１２０とを具備しており、第２のカレントミラー回路にＬＥＤ１３０が接続されている。
第１のカレントミラー回路１１０ａは、Ｎ型のＭＯＳトランジスタからなるセンス側トランジスタＮ３と、定電流源１１１と、スイッチ１１２ａ〜１１２ｄと、インバータ１１３ａ〜１１３ｄと、Ｎ型のＭＯＳトランジスタからなるミラー側トランジスタＮ４ａ〜Ｎ４ｄとを有している。
【００３８】
センス側トランジスタＮ３は、第４の電源電圧Ｖｓｓにソース電極が接続され、ゲート電極とドレイン電極が定電流源１１１に接続されている。
定電流源１１１は、高電位側の端子が第５の電源電圧Ｖｄｄに、低電位側の端子がセンス側トランジスタＮ３のドレイン電極とゲート電極に接続され、第５の電源電圧Ｖｄｄからセンス側トランジスタＮ３のドレイン電極に向かう一定の電流（電流Ｉ０とする。）を発生させる。
スイッチ１１２ａ〜１１２ｄは、定電流源１１１の低電位側の端子と、センス側トランジスタＮ３のドレイン電極とゲート電極を接続するノードと、ミラー側トランジスタＮ４ａ〜Ｎ４ｄそれぞれのゲート電極との間に設置され、遅延回路１２０を介してハイレベルの制御信号が入力されると、オン状態（導通状態）となる。
【００３９】
具体的には、スイッチ１１２ａ〜１１２ｄは、Ｐ型のＭＯＳトランジスタとＮ型のＭＯＳトランジスタとを有するアナログスイッチによって構成されている。
そして、遅延回路１２０を介して入力されたハイレベルの制御信号はＮ型のＭＯＳトランジスタのゲート電極（以下、「非反転制御端子」と言う。）に入力され、ハイレベルの制御信号を後述するインバータ１１３ａ〜１１３ｄによって反転したローレベルの制御信号がＰ型のＭＯＳトランジスタのゲート電極（以下、「反転制御端子」と言う。）に入力される。
即ち、遅延回路１２０からスイッチ１１２ａ〜１１２ｄをオンとするためのハイレベルの制御信号が入力された場合、アナログスイッチを構成するＮ型のＭＯＳトランジスタおよびＰ型のＭＯＳトランジスタの両方がオンとなる。
なお、スイッチ１１２ａ〜１１２ｄそれぞれに入力される制御信号は、後述する遅延回路１２０の遅延素子１２０ａ〜１２０ｄによって、遅延時間Ｔずつ遅延されている。
【００４０】
インバータ１１３ａ〜１１３ｄは、遅延回路１２０を介してスイッチ１１２ａ〜１１２ｄに入力される制御信号を反転し、反転した制御信号をスイッチ１１２ａ〜１１２ｄの反転制御端子に入力する。
ミラー側トランジスタＮ４ａ〜Ｎ４ｄは、第４の電源電圧Ｖｓｓにソース電極が接続され、ゲート電極がスイッチ１１２ａ〜１１２ｄを介して定電流源１１１の低電位側の端子ならびに、センス側トランジスタＮ３のドレイン電極とゲート電極に接続されている。また、ミラー側トランジスタＮ４ａ〜Ｎ４ｄのドレイン電極は、接続点ＮＤ２を介して第２のカレントミラー回路１１０ｂにおける入力側のＰ型のＭＯＳトランジスタ（センス側トランジスタＰ３）のドレイン電極に接続されている。
【００４１】
また、ミラー側トランジスタＮ４ａのゲート電極とスイッチ１１２ａとの間には、Ｎ型のプルダウン用ＭＯＳトランジスタＱ５のドレイン電極が接続されている。プルダウン用ＭＯＳトランジスタＱ５は、ソース電極が第４の電源電圧Ｖｓｓに接続され、ゲート電極がスイッチ１１２ａの反転制御端子と接続されている。したがって、スイッチ１１２ａの反転制御端子にハイレベルの信号が入力され、スイッチ１１２ａがオフとなっているとき、プルダウン用ＭＯＳトランジスタＱ５は導通状態となり、ミラー側トランジスタＮ４ａのゲート電極の電位を第４の電源電圧Ｖｓｓにプルダウンする。
【００４２】
同様の構成で、ミラー側トランジスタＮ４ｂ〜Ｎ４ｄのゲート電極とスイッチ１１２ｂ〜１１２ｄとの間にも、それぞれプルダウン用ＭＯＳトランジスタＱ６〜Ｑ８が設置されており、スイッチ１１２ｂ〜１１２ｄの反転制御端子にハイレベルの信号が入力され、スイッチ１１２ｂ〜１１２ｄがオフとなっているとき、プルダウン用ＭＯＳトランジスタＱ５〜Ｑ８は導通状態となり、ミラー側トランジスタＮ４ｂ〜Ｎ４ｄのゲート電極の電位を第４の電源電圧Ｖｓｓにプルダウンする。
なお、ミラー側トランジスタＮ４ａがオンとされた場合、ミラー側トランジスタＮ４ａには駆動電流Ｉ１が流れるものとし、同様に、ミラー側トランジスタＮ４ｂ〜Ｎ４ｄには、駆動電流Ｉ２〜Ｉ４が流れるものとする。
【００４３】
第２のカレントミラー回路１１０ｂは、Ｐ型のＭＯＳトランジスタからなるセンス側トランジスタＰ３と、Ｐ型のＭＯＳトランジスタからなるミラー側トランジスタＰ４とを有している。
センス側トランジスタＰ３は、ドレイン電極が接続点ＮＤ２を介してミラー側トランジスタＮ４ａ〜Ｎ４ｄのドレイン電極に接続され、ゲート電極とドレイン電極とが接続されている。また、センス側トランジスタＰ３のソース電極は、第５の電源電圧Ｖｄｄに接続されている。
このセンス側トランジスタＰ３は、接続点ＮＤ２を介して流れる電流とセンス側トランジスタＰ３のオン抵抗によって発生する電圧によりゲート電極が駆動されるため、ソース電極からドレイン電極に流れる電流量とゲート電圧との関係が平衡する状態で動作する。
【００４４】
なお、センス側トランジスタＰ３に流れる駆動電流をＩ５とする。
ミラー側トランジスタＰ４は、ドレイン電極がＬＥＤ３０のアノードに接続され、ゲート電極がセンス側トランジスタＰ３のゲート電極に接続されている。また、ミラー側トランジスタＰ４のソース電極は、第５の電源電圧Ｖｄｄに接続されている。
なお、ミラー側トランジスタＰ４に流れる駆動電流をＩ６とする。
遅延回路１２０は、入力信号を遅延して出力する第１〜第４の遅延素子１２０ａ〜１２０ｄを有している。
【００４５】
第１の遅延素子１２０ａには、スイッチ１１２ａ〜１１２ｄをオンとするための制御信号Ｖａが入力される。制御信号Ｖａは、外部のコントローラにより入力され、スイッチ１１２ａ〜１１２ｄをオンとする場合には、ハイレベルの信号が入力され、スイッチ１１２ａ〜１１２ｄをオフとする場合にはローレベルの信号が入力される。
そして、第１の遅延素子１２０ａは、外部コンロトーラからの入力制御信号を遅延時間Ｔだけ遅延して、スイッチ１１２ａ、インバータ１１３ａおよび第２の遅延素子１２０ｂに出力する。
第２の遅延素子１２０ｂは、第１の遅延素子１２０ａの出力信号を遅延時間Ｔだけ遅延して、スイッチ１１２ｂ、インバータ１１３ｂおよび第３の遅延素子１２０ｃに出力する。
【００４６】
第３の遅延素子１２０ｃは、第２の遅延素子１２０ｂの出力信号を遅延時間Ｔだけ遅延して、スイッチ１１２ｃ、インバータ１１３ｃおよび第４の遅延素子１２０ｄに出力する。
第４の遅延素子１２０ｄは、第３の遅延素子１２０ｃの出力信号を遅延時間Ｔだけ遅延して、スイッチ１１２ｄおよびインバータ１１３ｄに出力する。
ＬＥＤ１３０は、アノードが第２のカレントミラー回路１１０ｂにおけるミラー側トランジスタＰ４のドレイン電極に接続され、カソードが第６の電源電圧Ｖｓｓに接続されている。
【００４７】
（動作）
次に、動作を説明する。
図４は、電流駆動負荷制御回路２の動作を示すタイミングチャートである。
図４においては、時間に応じた制御信号Ｖａおよびミラー側トランジスタＰ４の駆動電流Ｉ６の状態変化を示している。
以下、図４を参照しつつ、電流駆動負荷制御回路２の動作を説明する。
なお、以下では、時刻ｔ＝０に至るまでの十分長い時間、外部のコントローラから入力される制御信号Ｖａはローレベルであったものとする。
【００４８】
電流駆動負荷制御回路２において、第１のカレントミラー回路１１０ａのセンス側トランジスタＮ３およびミラー側トランジスタＮ４ａ〜Ｎ４ｄの各ソース電極には第４の電源電圧Ｖｓｓが印加され、定電流源１１１の上流側および第２のカレントミラー回路１１０ｂのセンス側トランジスタＰ３、ミラー側トランジスタＰ４の各ソース電極には、第５の電源電圧Ｖｄｄが印加されている。また、ＬＥＤ１３０のカソードには、第６の電源電圧Ｖｓｓが印加されている。
【００４９】
さらに、ＬＥＤ１３０が消灯されている場合、遅延回路１２０に入力される制御信号Ｖａは、ローレベルの信号となっている。
ここで、ＬＥＤ１３０を点灯させるために、時刻ｔ＝ｔ０にハイレベルの制御信号Ｖａが入力されたとする。
すると、まず、制御信号Ｖａは遅延素子１２０ａに入力され、遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ１に遅延素子１２０ａから出力される。
【００５０】
遅延素子１２０ａから制御信号Ｖａが出力されると、スイッチ１１２ａ、インバータ１１３ａおよび遅延素子１２０ｂに制御信号Ｖａが入力され、スイッチ１１２ａがオンとなり、ミラー側トランジスタＮ４ａがオンとなる。このとき、ミラー側トランジスタＮ４ａのソース電極とドレイン電極間には、駆動電流Ｉ１が流れる。
即ち、時刻ｔ＝ｔ１においては、接続点ＮＤ２を介して、センス側トランジスタＰ３のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１が流れ、ミラー側トランジスタＰ４のソース電極とドレイン電極間には、センス側トランジスタＰ３の電流増幅率とミラー側トランジスタＰ４の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・Ｉ１）が流れる。
【００５１】
したがって、時刻ｔ＝ｔ１において、ＬＥＤ１３０は、電流Ｉ６＝βｒ・Ｉ１で駆動され、電流Ｉ１に対応する輝度で発光する。
次に、遅延素子１２０ａから出力された制御信号Ｖａが遅延素子１２０ｂに入力されると、遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ２に遅延素子１２０ｂから出力される。
遅延素子１２０ｂから制御信号Ｖａが出力されると、スイッチ１１２ｂ、インバータ１１３ｂおよび遅延素子１２０ｃに制御信号Ｖａが入力され、スイッチ１１２ｂがオンとなり、ミラー側トランジスタＮ４ｂがオンとなる。このとき、ミラー側トランジスタＮ４ｂのソース電極とドレイン電極間には、駆動電流Ｉ２が流れる。
【００５２】
なお、このとき、ミラー側トランジスタＮ４ａのソース電極とドレイン電極間には、引き続き駆動電流Ｉ１が流れている。
即ち、時刻ｔ＝ｔ２においては、接続点ＮＤ２を介して、センス側トランジスタＰ３のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２が流れ、ミラー側トランジスタＰ４のソース電極とドレイン電極間には、センス側トランジスタＰ３の電流増幅率とミラー側トランジスタＰ４の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２））が流れる。
したがって、時刻ｔ＝ｔ２において、ＬＥＤ１３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２）で駆動され、電流Ｉ１＋Ｉ２に対応する輝度で発光する。
【００５３】
次に、遅延素子１２０ｂから出力された制御信号Ｖａが遅延素子１２０ｃに入力されると、遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ３に遅延素子１２０ｃから出力される。
遅延素子１２０ｃから制御信号Ｖａが出力されると、スイッチ１１２ｃ、インバータ１１３ｃおよび遅延素子１２０ｄに制御信号Ｖａが入力され、スイッチ１１２ｃがオンとなり、ミラー側トランジスタＮ４ｃがオンとなる。このとき、ミラー側トランジスタＮ４ｃのソース電極とドレイン電極間には、駆動電流Ｉ３が流れる。
なお、このとき、ミラー側トランジスタＮ４ａのソース電極とドレイン電極間には駆動電流Ｉ１、ミラー側トランジスタＮ４ｂのソース電極とドレイン電極間には駆動電流Ｉ２が引き続き流れている。
【００５４】
即ち、時刻ｔ＝ｔ３においては、接続点ＮＤ２を介して、センス側トランジスタＰ３のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２＋Ｉ３が流れ、ミラー側トランジスタＰ４のソース電極とドレイン電極間には、センス側トランジスタＰ３の電流増幅率とミラー側トランジスタＰ４の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３））が流れる。
したがって、時刻ｔ＝ｔ２において、ＬＥＤ１３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３）で駆動され、電流Ｉ１＋Ｉ２＋Ｉ３に対応する輝度で発光する。
【００５５】
次に、遅延素子１２０ｃから出力された制御信号Ｖａが遅延素子１２０ｄに入力されると、遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ４に遅延素子１２０ｄから出力される。
遅延素子１２０ｄから制御信号Ｖａが出力されると、スイッチ１１２ｃおよびインバータ１１３ｃに制御信号Ｖａが入力され、スイッチ１１２ｄがオンとなり、ミラー側トランジスタＮ４ｄがオンとなる。このとき、ミラー側トランジスタＮ４ｄのソース電極とドレイン電極間には、駆動電流Ｉ４が流れる。
なお、このとき、ミラー側トランジスタＮ４ａのソース電極とドレイン電極間には駆動電流Ｉ１、ミラー側トランジスタＮ４ｂのソース電極とドレイン電極間には駆動電流Ｉ２、ミラー側トランジスタＮ４ｃのソース電極とドレイン電極間には駆動電流Ｉ３が引き続き流れている。
【００５６】
即ち、時刻ｔ＝ｔ４においては、接続点ＮＤ２を介して、センス側トランジスタＰ３のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４が流れ、ミラー側トランジスタＰ４のソース電極とドレイン電極間には、センス側トランジスタＰ３の電流増幅率とミラー側トランジスタＰ４の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４））が流れる。
したがって、時刻ｔ＝ｔ２において、ＬＥＤ１３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）で駆動され、電流Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４に対応する輝度で発光する。
【００５７】
以上のように、本実施形態に係る電流駆動負荷制御回路２は、第１のカレントミラー回路１１０ａのミラー側トランジスタが多段構成とされており、ＬＥＤ１３０を点灯させるための制御信号Ｖａが入力されると、遅延回路１２０が遅延時間Ｔずつ遅延させて、制御信号Ｖａを第１のカレントミラー回路１１０ａのミラー側トランジスタＮ４ａ〜Ｎ４ｄに順次出力する。
そのため、第１のカレントミラー回路１１０ａのミラー側トランジスタＮ４ａ〜Ｎ４ｄが段階的にオンとなり、第１のカレントミラー回路１１０ａの出力電流が段階的に増加する。
すると、第２のカレントミラー回路１１０ｂの入力電流が段階的に増加するため、第２のカレントミラー回路１１０ｂの出力電流（即ち、ＬＥＤ１３０の駆動電流）も段階的に増加する。
【００５８】
したがって、ＬＥＤ１３０に流れる駆動電流の時間当たりの電流変化量を低減することができ、隣接する信号線において電磁誘導が抑えられるため、隣接する信号線のノイズの発生を抑制することができる。
なお、図４に示すタイミングチャートにおいて、波線で示した特性は、第１のカレントミラー回路１１０ａのミラー側トランジスタを多段構成としない場合（即ち、一段の構成とした場合）におけるミラー側トランジスタＮ２の駆動電流Ｉ６の状態を示しており、この場合、ＬＥＤ１３０の駆動電流が急激に増加することとなる。
このように、本実施形態に係る電流駆動負荷制御回路１によれば、ＬＥＤ１３０の駆動開始／終了時におけるノイズの発生を抑制することが可能となる。
【００５９】
（第３実施形態）
次に、本発明の第３実施形態について説明する。
本実施形態に係る電流駆動負荷制御回路は、第１実施形態における電流駆動負荷制御回路１に対し、第１のカレントミラー回路１０ａの最大出力電流を変更可能な構成を有する点が異なっている。
【００６０】
（構成）
図５は、本発明の第３実施形態に係る電流駆動負荷制御回路３を示す図である。
図５において、電流駆動負荷制御回路３は、第１のカレントミラー回路２１０ａと、第２のカレントミラー回路２１０ｂと、遅延回路２２０とを具備しており、第２のカレントミラー回路にＬＥＤ２３０が接続されている。
第１のカレントミラー回路２１０ａは、Ｐ型のＭＯＳトランジスタからなるセンス側トランジスタＰ５と、定電流源２１１と、スイッチ２１２ａ〜２１２ｄと、インバータ２１３ａ〜２１３ｄと、Ｐ型のＭＯＳトランジスタからなるミラー側トランジスタＰ６ａ〜Ｐ６ｄとを有している。
【００６１】
センス側トランジスタＰ５は、第１の電源電圧Ｖｄｄにソース電極が接続され、ゲート電極とドレイン電極が定電流源２１１に接続されている。
定電流源２１１は、高電位側の端子がセンス側トランジスタＰ５のドレイン電極とゲート電極に、低電位側の端子が第２の電源電圧Ｖｓｓとに接続され、センス側トランジスタＰ５のドレイン電極から第２の電源電圧Ｖｓｓに向かう一定の電流（電流Ｉ０とする。）を発生させる。
スイッチ２１２ａ〜２１２ｄは、定電流源２１１の低電位側の端子と、センス側トランジスタＰ５のドレイン電極とゲート電極を接続するノードと、ミラー側トランジスタＰ６ａ〜Ｐ６ｄそれぞれのゲート電極との間に設置され、遅延回路２２０を介してハイレベルの制御信号が入力されると、オン状態（導通状態）となる。
【００６２】
具体的には、スイッチ２１２ａ〜２１２ｄは、Ｐ型のＭＯＳトランジスタとＮ型のＭＯＳトランジスタとを有するアナログスイッチによって構成されている。
そして、遅延回路２２０を介して入力されたハイレベルの制御信号はＮ型のＭＯＳトランジスタのゲート電極（以下、「非反転制御端子」と言う。）に入力され、ハイレベルの制御信号を後述するインバータ２１３ａ〜２１３ｄによって反転したローレベルの制御信号がＰ型のＭＯＳトランジスタのゲート電極（以下、「反転制御端子」と言う。）に入力される。
【００６３】
即ち、遅延回路２２０からスイッチ２１２ａ〜２１２ｄをオンとするためのハイレベルの制御信号が入力された場合、アナログスイッチを構成するＮ型のＭＯＳトランジスタおよびＰ型のＭＯＳトランジスタの両方がオンとなる。
なお、スイッチ２１２ａ〜２１２ｄそれぞれに入力される制御信号は、後述する遅延回路２２０の遅延素子２２０ａ〜２２０ｄによって、遅延時間Ｔずつ遅延されている。
インバータ２１３ａ〜２１３ｄは、遅延回路２２０を介してスイッチ２１２ａ〜２１２ｄに入力される制御信号を反転し、反転した制御信号をスイッチ２１２ａ〜２１２ｄの反転制御端子に入力する。
【００６４】
ミラー側トランジスタＰ６ａ〜Ｐ６ｄは、第１の電源電圧Ｖｄｄにソース電極が接続され、ゲート電極がスイッチ２１２ａ〜２１２ｄを介して定電流源２１１の高電位側の端子ならびに、センス側トランジスタＰ５のソース電極とゲート電極に接続されている。また、ミラー側トランジスタＰ６ａ〜Ｐ６ｄのドレイン電極は、接続点ＮＤ３を介して第２のカレントミラー回路２１０ｂにおける入力側のＮ型のＭＯＳトランジスタ（センス側トランジスタＮ５）のドレイン電極とゲート電極に接続されている。
【００６５】
また、ミラー側トランジスタＰ６ａのゲート電極とスイッチ２１２ａとの間には、Ｐ型のプルアップ用ＭＯＳトランジスタＱ９のドレイン電極が接続されている。プルアップ用ＭＯＳトランジスタＱ９は、ソース電極が第１の電源電圧Ｖｄｄに接続され、ゲート電極がスイッチ２１２ａの非反転制御端子と接続されている。したがって、スイッチ２１２ａの非反転制御端子にローレベルの信号が入力され、スイッチ２１２ａがオフとなっているとき、プルアップ用ＭＯＳトランジスタＱ９は導通状態となり、ミラー側トランジスタＰ６ａのゲート電極の電位を第１の電源電圧Ｖｄｄにプルアップする。これにより、スイッチ２１２ａがオフのとき、ミラー側トランジスタＰ６ａは確実に非導通状態となる。
【００６６】
同様の構成で、ミラー側トランジスタＰ６ｂ〜Ｐ６ｄのゲート電極とスイッチ２１２ｂ〜２１２ｄとの間にも、それぞれプルアップ用ＭＯＳトランジスタＱ１０〜Ｑ１２が設置されており、スイッチ２１２ｂ〜２１２ｄの非反転制御端子にローレベルの信号が入力され、スイッチ２１２ｂ〜２１２ｄがオフとなっているとき、プルアップ用ＭＯＳトランジスタＱ１０〜Ｑ１２は導通状態となり、ミラー側トランジスタＰ２ｂ〜Ｐ２ｄのゲート電極の電位を第１の電源電圧Ｖｄｄにプルアップする。これにより、スイッチ２１２ｂ〜２１２ｄがオフのとき、ミラー側トランジスタＰ６ｂ〜Ｐ６ｄは確実に非導通状態となる。
【００６７】
なお、ミラー側トランジスタＰ６ａがオンとされた場合、ミラー側トランジスタＰ６ａには駆動電流Ｉ１が流れるものとし、同様に、ミラー側トランジスタＰ６ｂ〜Ｐ６ｄには、駆動電流Ｉ２〜Ｉ４が流れるものとする。
第２のカレントミラー回路２１０ｂは、Ｎ型のＭＯＳトランジスタからなるセンス側トランジスタＮ５と、Ｎ型のＭＯＳトランジスタからなるミラー側トランジスタＮ６とを有している。
センス側トランジスタＮ５は、ドレイン電極が接続点ＮＤ３を介してミラー側トランジスタＰ６ａ〜Ｐ６ｄのドレイン電極に接続され、ゲート電極とドレイン電極とが接続されている。また、センス側トランジスタＮ５のソース電極は、第２の電源電圧Ｖｓｓに接続されている。
【００６８】
このセンス側トランジスタＮ５は、接続点ＮＤ３を介して流れる電流とセンス側トランジスタＮ５のオン抵抗によって発生する電圧によりゲート電極が駆動されるため、ドレイン電極からソース電極に流れる電流量とゲート電圧との関係が平衡する状態で動作する。
なお、センス側トランジスタＮ５に流れる駆動電流をＩ５とする。
ミラー側トランジスタＮ６は、ドレイン電極がＬＥＤ２３０のカソードに接続され、ゲート電極がセンス側トランジスタＮ５のゲート電極に接続されている。また、ミラー側トランジスタＮ６のソース電極は、第２の電源電圧Ｖｓｓに接続されている。
なお、ミラー側トランジスタＮ６に流れる駆動電流をＩ６とする。
【００６９】
遅延回路２２０は、入力信号を遅延して出力する第１〜第４の遅延素子２２０ａ〜２２０ｄと、第１〜第４のＡＮＤ回路２２１ａ〜２２１ｄとを有している。なお、遅延回路２２０には、外部のコントローラから、スイッチ２１２ａ〜２１２ｄをオンとするための制御信号Ｖａと、ＬＥＤ２３０の駆動電流の最大値を制御するための制御信号Ｖｂ（各１ビットの制御信号Ｖｂ１〜Ｖｂ４からなる制御信号）が入力される。
第１のＡＮＤ回路２２１ａには、スイッチ２１２ａ〜２１２ｄをオンとするための制御信号Ｖａと、ＬＥＤ２３０の駆動電流の最大値を制御するための制御信号Ｖｂ１とが入力される。
【００７０】
制御信号Ｖａは、外部のコントローラにより入力され、スイッチ２１２ａ〜２１２ｄをオンとする場合にはハイレベルの信号が入力され、スイッチ２１２ａ〜２１２ｄをオフとする場合にはローレベルの信号が入力される。
制御信号Ｖｂ１は、外部のコントローラにより入力され、ミラー側トランジスタＰ６ａのオン／オフを制御するために入力され、制御信号Ｖｂ１がハイレベルである場合、制御信号Ｖａがハイレベルであれば、第１のＡＮＤ回路２２１ａは、ハイレベルの制御信号を第１の遅延素子２２０ａに出力し、制御信号Ｖｂ１がローレベルである場合、制御信号Ｖａの値によらずローレベルを出力する。
【００７１】
第１の遅延素子２２０ａには、第１のＡＮＤ回路２２１ａの出力信号が入力される。
そして、第１の遅延素子２２０ａは、第１のＡＮＤ回路２２１ａの出力信号が入力されると、入力された制御信号を遅延時間Ｔだけ遅延して、スイッチ２１２ａ、インバータ２１３ａおよび第２のＡＮＤ回路２２１ｂに出力する。
第２のＡＮＤ回路２２１ｂには、第１の遅延素子２２０ａの出力信号と、ＬＥＤ２３０の駆動電流の最大値を制御するための制御信号Ｖｂ２とが入力される。
制御信号Ｖｂ２は、外部のコントローラにより入力され、ミラー側トランジスタＰ６ｂのオン／オフを制御するために入力され、制御信号Ｖｂ２がハイレベルである場合、第１の遅延素子２２０ａの出力信号がハイレベルであれば、第２のＡＮＤ回路２２１ｂは、ハイレベルの制御信号を第２の遅延素子２２０ｂに出力し、制御信号Ｖｂ２がローレベルである場合、第１の遅延素子２２０ａの出力信号の値によらずローレベルを出力する。
【００７２】
第２の遅延素子２２０ｂには、第２のＡＮＤ回路２２１ｂの出力信号が入力される。
そして、第２の遅延素子２２０ｂは、第２のＡＮＤ回路２２１ｂの出力信号が入力されると、入力された制御信号を遅延時間Ｔだけ遅延して、スイッチ２１２ｂ、インバータ２１３ｂおよび第３のＡＮＤ回路２２１ｃに出力する。
第３のＡＮＤ回路２２１ｃには、第２の遅延素子２２０ｂの出力信号と、ＬＥＤ２３０の駆動電流の最大値を制御するための制御信号Ｖｂ３とが入力される。
制御信号Ｖｂ３は、外部のコントローラにより入力され、ミラー側トランジスタＰ６ｃのオン／オフを制御するために入力され、制御信号Ｖｂ３がハイレベルである場合、第２の遅延素子２２０ｂの出力信号がハイレベルであれば、第３のＡＮＤ回路２２１ｃは、ハイレベルの制御信号を第３の遅延素子２２０ｃに出力し、制御信号Ｖｂ３がローレベルである場合、第２の遅延素子２２０ｂの出力信号の値によらずローレベルを出力する。
【００７３】
第３の遅延素子２２０ｃには、第３のＡＮＤ回路２２１ｃの出力信号が入力される。
そして、第３の遅延素子２２０ｃは、第３のＡＮＤ回路２２１ｃの出力信号が入力されると、入力された制御信号を遅延時間Ｔだけ遅延して、スイッチ２１２ｃ、インバータ２１３ｃおよび第４のＡＮＤ回路２２１ｄに出力する。
第４のＡＮＤ回路２２１ｄには、第３の遅延素子２２０ｃの出力信号と、ＬＥＤ２３０の駆動電流の最大値を制御するための制御信号Ｖｂ４とが入力される。
制御信号Ｖｂ４は、外部のコントローラにより入力され、ミラー側トランジスタＰ６ｄのオン／オフを制御するために入力され、制御信号Ｖｂ４がハイレベルである場合、第３の遅延素子２２０ｃの出力信号がハイレベルであれば、第４のＡＮＤ回路２２１ｄは、ハイレベルの制御信号を第４の遅延素子２２０ｄに出力し、制御信号Ｖｂ４がローレベルである場合、第３の遅延素子２２０ｃの出力信号の値によらずローレベルを出力する。
【００７４】
第４の遅延素子２２０ｄには、第４のＡＮＤ回路２２１ｄの出力信号が入力される。
そして、第４の遅延素子２２０ｄは、第４のＡＮＤ回路２２１ｄの出力信号が入力されると、入力された制御信号を遅延時間Ｔだけ遅延して、スイッチ２１２ｄおよびインバータ２１３ｄに出力する。
ＬＥＤ２３０は、アノードが第３の電源電圧Ｖｃｃに接続され、カソードが第２のカレントミラー回路２１０ｂにおけるミラー側トランジスタＮ６のドレイン電極に接続されている。
【００７５】
（動作）
次に、動作を説明する。
図６は、電流駆動負荷制御回路３の動作を示すタイミングチャートである。
図６においては、４ビットの制御信号Ｖｂ、時間に応じた制御信号Ｖａおよびミラー側トランジスタＮ６の駆動電流Ｉ６の状態変化を示している。
以下、図６を参照しつつ、電流駆動負荷制御回路３の動作を説明する。
なお、以下では、時刻ｔ＝０に至るまでの十分長い時間、外部のコントローラから入力される制御信号Ｖａはローレベルであったものとし、制御信号Ｖｂ１〜Ｖｂ４はｔ＝０に至るまでの間、さらには本発明の回路の動作が安定するまでの間、変化がないものとする。
【００７６】
電流駆動負荷制御回路３において、第１のカレントミラー回路２１０ａのセンス側トランジスタＰ５およびミラー側トランジスタＰ６ａ〜Ｐ６ｄの各ソース電極には第１の電源電圧Ｖｄｄが印加され、定電流源２１１の低電位側の端子および第２のカレントミラー回路２１０ｂのセンス側トランジスタＮ５、ミラー側トランジスタＮ６の各ソース電極には、第２の電源電圧Ｖｓｓが印加されている。また、ＬＥＤ２３０のアノードには、第３の電源電圧Ｖｃｃが印加されている。
【００７７】
さらに、ＬＥＤ２３０が消灯されている場合、遅延回路２２０に入力される制御信号Ｖａがローレベルの信号であるか、制御信号Ｖｂ１がローレベルとなっている。
外部から入力されるハイレベルの制御信号Ｖａが第１のＡＮＤ回路２２１ａに入力され、かつ、外部から入力される制御信号Ｖｂ１がハイレベルであれば、第１のＡＮＤ回路２２１ａからハイレベルの制御信号が第１の遅延素子２２０ａに出力される。すなわち、第１のＡＮＤ回路２２１ａのハイレベルの出力信号が、第１の遅延素子２２０ａによって遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ１に第１の遅延素子２２０ａから出力される。
【００７８】
第１の遅延素子２２０ａからハイレベルの制御信号が出力されると、スイッチ２１２ａ、インバータ２１３ａおよび第２のＡＮＤ回路２２１ｂにその制御信号が入力され、スイッチ２１２ａがオンとなり、ミラー側トランジスタＰ６ａがオンとなる。このとき、ミラー側トランジスタＰ６ａのソース電極とドレイン電極間には、駆動電流Ｉ１が流れる。
即ち、時刻ｔ＝ｔ１においては、接続点ＮＤ３を介してセンス側トランジスタＮ５のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１が流れ、ミラー側トランジスタＮ６のソース電極とドレイン電極間には、センス側トランジスタＮ５の電流増幅率とミラー側トランジスタＮ６の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・Ｉ１）が流れる。
【００７９】
したがって、時刻ｔ＝ｔ１において、ＬＥＤ２３０は、電流Ｉ６＝βｒ・Ｉ１で駆動され、電流Ｉ１に対応する輝度で発光する。
一方、外部から入力される制御信号Ｖｂ１がローレベルであると、第１のＡＮＤ回路２２１ａの出力信号はローレベルから遷移せず、時刻ｔ＝ｔ１になっても第１の遅延素子２２２ａの出力はローレベルを維持し続け、結果、ミラー側トランジスタＰ６ａは遮断状態であり、ソース電極とドレイン電極間に電流は流れず、ＬＥＤ２３０は駆動されない。
更に、第１のＡＮＤ回路２２１ａの出力信号がローレベルを維持し続け、第２、第３、第４のＡＮＤ回路２２１ｂ〜２２１ｄと遅延回路２２０ｂ〜２２０ｄの出力はローレベルのままとなり、結果、ミラー側トランジスタＰ６ｂ〜Ｐ６ｄは遮断状態を維持するため、それぞれのトランジスタのソース電極とドレイン電極間に電流は流れず、ＬＥＤ２３０は駆動されない。
【００８０】
次に、第１の遅延素子２２０ａのハイレベルの出力信号が第２のＡＮＤ回路２２１ｂに入力され、かつ、外部から入力される制御信号Ｖｂ２がハイレベルであれば、第２のＡＮＤ回路２２１ｂからハイレベルの制御信号が第２の遅延素子２２０ｂに出力される。すなわち、第２のＡＮＤ回路２２１ｂのハイレベルの出力信号が、第２の遅延素子２２０ｂによって遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ２に第２の遅延素子２２０ｂから出力される。
第２の遅延素子２２０ｂからハイレベルの制御信号が出力されると、スイッチ２１２ｂ、インバータ２１３ｂおよび第３のＡＮＤ回路２２１ｃにその制御信号が入力され、スイッチ２１２ｂがオンとなり、ミラー側トランジスタＰ６ｂがオンとなる。このとき、ミラー側トランジスタＰ６ｂのソース電極とドレイン電極間には、駆動電流Ｉ２が流れる。
なお、このとき、ミラー側トランジスタＰ６ａのソース電極とドレイン電極間には、引き続き駆動電流Ｉ１が流れている。
【００８１】
即ち、時刻ｔ＝ｔ２においては、接続点ＮＤ３を介してセンス側トランジスタＮ５のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２が流れ、ミラー側トランジスタＮ６のソース電極とドレイン電極間には、センス側トランジスタＮ５の電流増幅率とミラー側トランジスタＮ６の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２））が流れる。
したがって、時刻ｔ＝ｔ２において、ＬＥＤ２３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２）で駆動され、電流Ｉ１＋Ｉ２に対応する輝度で発光する。
一方、外部から入力される制御信号Ｖｂ２がローレベルであると、第２のＡＮＤ回路２２１ｂの出力信号はローレベルから遷移せず、時刻ｔ＝ｔ２になっても第２の遅延素子２２２ｂの出力はローレベルを維持し続け、結果ミラー側トランジスタＰ６ｂは遮断状態であり、ソース電極とドレイン電極間に電流は流れない。
【００８２】
更に、第２のＡＮＤ回路２２１ｂの出力信号がローレベルであるため、第３、第４のＡＮＤ回路２２１ｃ〜２２１ｄと遅延回路２２０ｃ〜２２０ｄの出力はローレベルを維持し続け、結果、ミラー側トランジスタＰ６ｃ〜Ｐ６ｄは遮断状態を維持するため、それぞれのトランジスタのソース電極とドレイン電極間に電流は流れず、ＬＥＤ２３０の駆動電流の最大値は電流Ｉ６＝βｒ・Ｉ１に制御されることとなる。
次に、第２の遅延素子２２０ｂのハイレベルの出力信号が第３のＡＮＤ回路２２１ｃに入力され、かつ、外部から入力される制御信号Ｖｂ３がハイレベルであれば、第３のＡＮＤ回路２２１ｃからハイレベルの制御信号が第３の遅延素子２２０ｃに出力される。すなわち、第３のＡＮＤ回路２２１ｃのハイレベルの出力信号が、第３の遅延素子２２０ｃによって遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ３に第３の遅延素子２２０ｃから出力される。
【００８３】
第３の遅延素子２２０ｃからハイレベルの制御信号が出力されると、スイッチ２１２ｃ、インバータ２１３ｃおよび第４のＡＮＤ回路２２１ｄにその制御信号が入力され、スイッチ２１２ｃがオンとなり、ミラー側トランジスタＰ６ｃがオンとなる。このとき、ミラー側トランジスタＰ６ｃのソース電極とドレイン電極間には、駆動電流Ｉ２が流れる。
なお、このとき、ミラー側トランジスタＰ６ａのソース電極とドレイン電極間には駆動電流Ｉ１、ミラー側トランジスタＰ６ｂのソース電極とドレイン電極間には駆動電流Ｉ２が引き続き流れている。
即ち、時刻ｔ＝ｔ３においては、接続点ＮＤ３を介してセンス側トランジスタＮ５のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２＋Ｉ３が流れ、ミラー側トランジスタＮ６のソース電極とドレイン電極間には、センス側トランジスタＮ５の電流増幅率とミラー側トランジスタＮ６の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３））が流れる。
【００８４】
したがって、時刻ｔ＝ｔ３において、ＬＥＤ２３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３）で駆動され、電流Ｉ１＋Ｉ２＋Ｉ３に対応する輝度で発光する。
一方、外部から入力される制御信号Ｖｂ３がローレベルであると、第３のＡＮＤ回路２２１ｃの出力信号はローレベルから遷移せず、時刻ｔ＝ｔ３になっても第３の遅延素子２２２ｃの出力はローレベルを維持し続け、結果ミラー側トランジスタＰ６ｃは遮断状態であり、ソース電極とドレイン電極間に電流は流れない。
更に、第３のＡＮＤ回路２２１ｃの出力信号がローレベルであるため、第４のＡＮＤ回路２２１ｄと遅延回路２２０ｄの出力はローレベルを維持し続け、結果、ミラー側トランジスタＰ６ｄは遮断状態を維持するため、このトランジスタのソース電極とドレイン電極間に電流は流れず、ＬＥＤ２３０の駆動電流の最大値は電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２）に制御されることとなる。
【００８５】
次に、第３の遅延素子２２０ｃのハイレベルの出力信号が第４のＡＮＤ回路２２１ｄに入力され、かつ、外部から入力される制御信号Ｖｂ４がハイレベルであれば、第４のＡＮＤ回路２２１ｄからハイレベルの制御信号が第４の遅延素子２２０ｄに出力される。すなわち、第４のＡＮＤ回路２２１ｄのハイレベルの出力信号が、第４の遅延素子２２０ｄによって遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ４に第４の遅延素子２２０ｄから出力される。
第４のＡＮＤ回路２２１ｄからハイレベルの制御信号が出力されると、スイッチ２１２ｄおよびインバータ２１３ｄにその制御信号が入力され、スイッチ２１２ｄがオンとなり、ミラー側トランジスタＰ６ｄがオンとなる。このとき、ミラー側トランジスタＰ６ｄのソース電極とドレイン電極間には、駆動電流Ｉ４が流れる。
【００８６】
なお、このとき、ミラー側トランジスタＰ６ａのソース電極とドレイン電極間には駆動電流Ｉ１、ミラー側トランジスタＰ６ｂのソース電極とドレイン電極間には駆動電流Ｉ２、ミラー側トランジスタＰ６ｃのソース電極とドレイン電極間には駆動電流Ｉ３が引き続き流れている。
即ち、時刻ｔ＝ｔ４においては、接続点ＮＤ３を介してセンス側トランジスタＮ５のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４が流れ、ミラー側トランジスタＮ６のソース電極とドレイン電極間には、センス側トランジスタＮ５の電流増幅率とミラー側トランジスタＮ６の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４））が流れる。
【００８７】
したがって、時刻ｔ＝ｔ４において、ＬＥＤ２３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）で駆動され、電流Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４に対応する輝度で発光する。
一方、外部から入力される制御信号Ｖｂ４がローレベルであると、第４のＡＮＤ回路２２１ｄの出力信号はローレベルから遷移せず、時刻ｔ＝ｔ４になっても第４の遅延素子２２２ｄの出力はローレベルを維持し続け、結果ミラー側トランジスタＰ６ｃは遮断状態であり、ソース電極とドレイン電極間に電流は流れず、ＬＥＤ２３０の駆動電流の最大値は電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３）に制御されることとなる。
【００８８】
以上のように、本実施形態に係る電流駆動負荷制御回路３は、第１のカレントミラー回路２１０ａのミラー側トランジスタが多段構成とされており、ＬＥＤ２３０を点灯させるためのハイレベルの制御信号Ｖａが入力されると、遅延回路２２０が遅延時間Ｔずつ遅延させて、ハイレベル制御信号を第１のカレントミラー回路２１０ａのミラー側トランジスタＰ６ａ〜Ｐ６ｄに順次出力する。
このとき、遅延回路２２０のＡＮＤ回路２２１ａ〜２２１ｄに入力される制御信号Ｖｂ１〜Ｖｂ４によって、ミラー側トランジスタＰ６ａ〜Ｐ６ｄのいずれまでをオンとするかが制御されることにより、第１のカレントミラー回路２１０ａの出力電流の最大値（最大出力電流）が変更可能とされている。
【００８９】
そのため、第１のカレントミラー回路２１０ａにおけるミラー側トランジスタＰ６ａ〜Ｐ６ｄのうち、制御信号Ｖｂによってオンとなるように制御されたミラー側トランジスタが段階的にオンとなり、第１のカレントミラー回路２１０ａの出力電流が制御信号Ｖｂによって制御される最大出力電流まで段階的に増加する。
すると、第２のカレントミラー回路２１０ｂの入力電流が上記最大出力電流に対応する値まで段階的に増加するため、第２のカレントミラー回路２１０ｂの出力電流（即ち、ＬＥＤ２３０の駆動電流）も上記最大出力電流に対応する値まで段階的に増加する。
したがって、ＬＥＤ２３０に流れる駆動電流を、最大値を制御可能としつつ、時間当たりの電流変化量を低減することができ、隣接する信号線において電磁誘導が抑えられるため、隣接する信号線のノイズの発生を抑制することができる。
【００９０】
なお、図６に示すタイミングチャートにおいて、一点鎖線で示した特性は、第１のカレントミラー回路２１０ａのミラー側トランジスタＰ６ｄまでを制御信号Ｖｂによってオンとする場合におけるミラー側トランジスタＮ６の駆動電流Ｉ６の状態を示している。図６において、実線で示すように、例えば、第１のカレントミラー回路２１０ａのミラー側トランジスタＰ６ａ〜Ｐ６ｃまでをオンとする（即ち、ミラー側トランジスタＰ６ｄをマスクする）ことで、ＬＥＤ２３０の駆動電流の最大値を一段分、減少させることができる。
【００９１】
また、図６に示すタイミングチャートにおいて、波線で示した特性は、第１のカレントミラー回路２１０ａのミラー側トランジスタＰ６ａ〜Ｐ６ｃを制御信号Ｖｂによってオンとした場合に、ミラー側トランジスタＰ６ａ〜Ｐ６ｃを多段構成としない場合（即ち、一段の構成とした場合）におけるミラー側トランジスタＮ６の駆動電流Ｉ６の状態を示しており、この場合、ＬＥＤ２３０の駆動電流が最大値まで急激に増加することとなる。
このように、本実施形態に係る電流駆動負荷制御回路３によれば、ＬＥＤ２３０の駆動開始／終了時におけるノイズの発生を抑制することが可能となる。
【００９２】
（第４実施形態）
次に、本発明の第４実施形態について説明する。
本実施形態に係る電流駆動負荷制御回路は、第２実施形態における電流駆動負荷制御回路２に対し、第１のカレントミラー回路１１０ａの最大出力電流を変更可能な構成を有する点が異なっている。
【００９３】
（構成）
図７は、本発明の第４実施形態に係る電流駆動負荷制御回路４を示す図である。
図７において、電流駆動負荷制御回路４は、第１のカレントミラー回路３１０ａと、第２のカレントミラー回路３１０ｂと、遅延回路３２０とを具備しており、第２のカレントミラー回路にＬＥＤ３３０が接続されている。
第１のカレントミラー回路３１０ａは、Ｎ型のＭＯＳトランジスタからなるセンス側トランジスタＮ７と、定電流源３１１と、スイッチ３１２ａ〜３１２ｄと、インバータ３１３ａ〜３１３ｄと、Ｎ型のＭＯＳトランジスタからなるミラー側トランジスタＮ８ａ〜Ｎ８ｄとを有している。
【００９４】
センス側トランジスタＮ７は、第４の電源電圧Ｖｓｓにソース電極が接続され、ゲート電極とドレイン電極とが、定電流源３１１に接続されている。
定電流源３１１は、高電位側の端子が第５の電源電圧Ｖｄｄに、低電位側の端子がセンス側トランジスタＮ７のドレイン電極とゲート電極とに接続され、第５の電源電圧Ｖｄｄからセンス側トランジスタＮ７のドレイン電極に向かう一定の電流（電流Ｉ０とする。）を発生させる。
スイッチ３１２ａ〜３１２ｄは、定電流源３１１の低電位側の端子と、センス側トランジスタＮ７のドレイン電極とゲート電極とを接続するノードと、ミラー側トランジスタＮ８ａ〜Ｎ８ｄそれぞれのゲート電極との間に設置され、遅延回路３２０を介してハイレベルの制御信号が入力されると、オン状態（導通状態）となる。
【００９５】
具体的には、スイッチ３１２ａ〜３１２ｄは、Ｐ型のＭＯＳトランジスタとＮ型のＭＯＳトランジスタとを有するアナログスイッチによって構成されている。
そして、遅延回路３２０を介して入力されたハイレベルの制御信号はＮ型のＭＯＳトランジスタのゲート電極（以下、「非反転制御端子」と言う。）に入力され、ハイレベルの制御信号を後述するインバータ３１３ａ〜３１３ｄによって反転したローレベルの制御信号がＰ型のＭＯＳトランジスタのゲート電極（以下、「反転制御端子」と言う。）に入力される。
即ち、遅延回路３２０からスイッチ３１２ａ〜３１２ｄをオンとするためのハイレベルの制御信号が入力された場合、アナログスイッチを構成するＮ型のＭＯＳトランジスタおよびＰ型のＭＯＳトランジスタの両方がオンとなる。
なお、スイッチ３１２ａ〜３１２ｄそれぞれに入力される制御信号は、後述する遅延回路３２０の遅延素子３２０ａ〜３２０ｄによって、遅延時間Ｔずつ遅延されている。
【００９６】
インバータ３１３ａ〜３１３ｄは、遅延回路３２０を介してスイッチ３１２ａ〜３１２ｄに入力される制御信号を反転し、反転した制御信号をスイッチ３１２ａ〜３１２ｄの反転制御端子に入力する。
ミラー側トランジスタＮ８ａ〜Ｎ８ｄは、第４の電源電圧Ｖｓｓにソース電極が接続され、ゲート電極がスイッチ３１２ａ〜３１２ｄを介して定電流源３１１の低電位側の端子ならびに、センス側トランジスタＮ７のドレイン電極とゲート電極とに接続されている。また、ミラー側トランジスタＮ８ａ〜Ｎ８ｄのドレイン電極は、接続点ＮＤ４を介して第２のカレントミラー回路３１０ｂにおけるセンス側のＰ型のＭＯＳトランジスタＰ７のドレイン電極とゲート電極とに接続されている。
【００９７】
また、ミラー側トランジスタＮ８ａのゲート電極とスイッチ３１２ａとの間には、Ｎ型のプルダウン用ＭＯＳトランジスタＱ１３のドレイン電極が接続されている。プルアップ用ＭＯＳトランジスタＱ１３は、ソース電極が第４の電源電圧Ｖｓｓに接続され、ゲート電極がスイッチ３１２ａの反転制御端子と接続されている。したがって、スイッチ３１２ａの反転制御端子にハイレベルの信号が入力され、スイッチ３１２ａがオフとなっているとき、プルアップ用ＭＯＳトランジスタＱ１３は導通状態となり、ミラー側トランジスタＮ８ａのゲート電極の電位を第４の電源電圧Ｖｓｓにプルダウンする。
【００９８】
同様の構成で、ミラー側トランジスタＮ８ｂ〜Ｎ８ｄのゲート電極とスイッチ３１２ｂ〜３１２ｄとの間にも、それぞれプルダウン用ＭＯＳトランジスタＱ１４〜Ｑ１６が設置されており、スイッチ３１２ｂ〜３１２ｄの反転制御端子にハイレベルの信号が入力され、スイッチ３１２ｂ〜３１２ｄがオフとなっているとき、プルダウン用ＭＯＳトランジスタＱ１４〜Ｑ１６は導通状態となり、ミラー側トランジスタＮ４ｂ〜Ｎ４ｄのゲート電極の電位を第４の電源電圧Ｖｓｓにプルダウンする。
なお、ミラー側トランジスタＮ８ａがオンとされた場合、ミラー側トランジスタＮ８ａには駆動電流Ｉ１が流れるものとし、同様に、ミラー側トランジスタＮ８ｂ〜Ｎ８ｄには、駆動電流Ｉ２〜Ｉ４が流れるものとする。
【００９９】
第２のカレントミラー回路３１０ｂは、Ｐ型のＭＯＳトランジスタからなるセンス側トランジスタＰ７と、Ｐ型のＭＯＳトランジスタからなるミラー側トランジスタＰ８とを有している。
センス側トランジスタＮ７は、ドレイン電極とゲート電極とがともに接続点ＮＤ４を介してミラー側トランジスタＮ８ａ〜Ｎ８ｄのドレイン電極に接続されている。また、センス側トランジスタＰ７のソース電極は、第５の電源電圧Ｖｄｄに接続されている。
このセンス側トランジスタＰ７は、接続点ＮＤ４を介して流れる電流とセンス側トランジスタＰ７のオン抵抗によって発生する電圧によりゲート電極が駆動されるため、ソース電極からドレイン電極に流れる電流量とゲート電圧との関係が平衡する状態で動作する。
【０１００】
なお、センス側トランジスタＰ７に流れる駆動電流をＩ５とする。
ミラー側トランジスタＰ８は、ドレイン電極がＬＥＤ３３０のアノードに接続され、ゲート電極がセンス側トランジスタＰ７のゲート電極に接続されている。また、ミラー側トランジスタＰ８のソース電極は、第５の電源電圧Ｖｄｄに接続されている。
なお、ミラー側トランジスタＰ８に流れる駆動電流をＩ６とする。
遅延回路３２０は、入力信号を遅延して出力する第１〜第４の遅延素子３２０ａ〜３２０ｄと、第１〜第４のＡＮＤ回路３２１ａ〜３２１ｄとを有している。なお、遅延回路３２０には、外部のコントローラから、スイッチ３１２ａ〜３１２ｄをオンとするための制御信号Ｖａと、ＬＥＤ３３０の駆動電流の最大値を制御するための制御信号Ｖｂ（各１ビットの制御信号Ｖｂ１〜Ｖｂ４からなる制御信号）が入力される。
【０１０１】
第１のＡＮＤ回路３２１ａには、スイッチ３１２ａ〜３１２ｄをオンとするための制御信号Ｖａと、ＬＥＤ３３０の駆動電流の最大値を制御するための制御信号Ｖｂ１とが入力される。
制御信号Ｖａは、外部のコントローラにより入力され、スイッチ３１２ａ〜３１２ｄをオンとする場合にはハイレベルの信号が入力され、スイッチ３１２ａ〜３１２ｄをオフとする場合にはローレベルの信号が入力される。
制御信号Ｖｂ１は、外部のコントローラにより入力され、ミラー側トランジスタＮ８ａのオン／オフを制御するために入力され、制御信号Ｖｂ１がハイレベルである場合、制御信号Ｖａがハイレベルであれば、第１のＡＮＤ回路３２１ａは、ハイレベルの制御信号を第１の遅延素子３２０ａに出力し、制御信号Ｖｂ１がローレベルである場合、制御信号Ｖａの値によらずローレベルを出力する。
【０１０２】
第１の遅延素子３２０ａには、第１のＡＮＤ回路３２１ａの出力信号が入力される。
そして、第１の遅延素子３２０ａは、第１のＡＮＤ回路３２１ａの出力信号が入力されると、入力された制御信号を遅延時間Ｔだけ遅延して、スイッチ３１２ａ、インバータ３１３ａおよび第２のＡＮＤ回路３２１ｂに出力する。
第２のＡＮＤ回路３２１ｂには、第１の遅延素子３２０ａの出力信号と、ＬＥＤ３３０の駆動電流の最大値を制御するための制御信号Ｖｂ２とが入力される。
制御信号Ｖｂ２は、外部のコントローラにより入力され、ミラー側トランジスタＮ８ｂのオン／オフを制御するために入力され、制御信号Ｖｂ２がハイレベルである場合、第１の遅延素子３２０ａの出力信号がハイレベルであれば、第２のＡＮＤ回路３２１ｂは、ハイレベルの制御信号を第２の遅延素子３２０ｂに出力し、制御信号Ｖｂ２がローレベルである場合、第１のＡＮＤ回路３２１ａの出力信号の値によらずローレベルを出力する。
【０１０３】
第２の遅延素子３２０ｂには、第２のＡＮＤ回路３２１ｂの出力信号が入力される。
そして、第２の遅延素子３２０ｂは、第２のＡＮＤ回路３２１ｂの出力信号が入力されると、入力された制御信号を遅延時間Ｔだけ遅延して、スイッチ３１２ｂ、インバータ３１３ｂおよび第３のＡＮＤ回路３２１ｃに出力する。
第３のＡＮＤ回路３２１ｃには、第２の遅延素子３２０ｂの出力信号と、ＬＥＤ３３０の駆動電流の最大値を制御するための制御信号Ｖｂ３とが入力される。
制御信号Ｖｂ３は、外部のコントローラにより入力され、ミラー側トランジスタＮ８ｃのオン／オフを制御するために入力され、制御信号Ｖｂ３がハイレベルである場合、第２の遅延素子３２０ｂの出力信号がハイレベルであれば、第３のＡＮＤ回路３２１ｃは、ハイレベルの制御信号を第３の遅延素子３２０ｃに出力し、制御信号Ｖｂ３がローレベルである場合、第２のＡＮＤ回路３２１ｂの出力信号の値によらずローレベルを出力する。
【０１０４】
第３の遅延素子３２０ｃには、第３のＡＮＤ回路３２１ｃの出力信号が入力される。
そして、第３の遅延素子３２０ｃは、第３のＡＮＤ回路３２１ｃの出力信号が入力されると、入力された制御信号を遅延時間Ｔだけ遅延して、スイッチ３１２ｃ、インバータ３１３ｃおよび第４のＡＮＤ回路３２１ｄに出力する。
第４のＡＮＤ回路３２１ｄには、第３の遅延素子３２０ｃの出力信号と、ＬＥＤ３３０の駆動電流の最大値を制御するための制御信号Ｖｂ４とが入力される。
制御信号Ｖｂ４は、外部のコントローラにより入力され、ミラー側トランジスタＮ８ｄのオン／オフを制御するために入力され、制御信号Ｖｂ４がハイレベルである場合、第３の遅延素子３２０ｃの出力信号がハイレベルであれば、第４のＡＮＤ回路３２１ｄは、ハイレベルの制御信号を第４の遅延素子３２０ｄに出力し、制御信号Ｖｂ４がローレベルである場合、第３のＡＮＤ回路３２１ｃの出力信号の値によらずローレベルを出力する。
【０１０５】
第４の遅延素子３２０ｄには、第４のＡＮＤ回路３２１ｄの出力信号が入力される。
そして、第４の遅延素子３２０ｄは、第４のＡＮＤ回路３２１ｄの制御信号が入力されると、入力された制御信号を遅延時間Ｔだけ遅延して、スイッチ３１２ｄ、インバータ３１３ｄに出力する。
ＬＥＤ３３０は、アノードが第２のカレントミラー回路３１０ｂにおけるミラー側トランジスタＰ８のドレイン電極に接続され、カソードが第６の電源電圧Ｖｃｃに接続されている。
【０１０６】
（動作）
次に、動作を説明する。
図８は、電流駆動負荷制御回路４の動作を示すタイミングチャートである。
図８においては、４ビットの制御信号Ｖｂ、時間に応じた制御信号Ｖａおよびミラー側トランジスタＰ８の駆動電流Ｉ６の状態変化を示している。
以下、図８を参照しつつ、電流駆動負荷制御回路４の動作を説明する。
なお、以下では、時刻ｔ＝０に至るまでの十分長い時間、外部のコントローラから入力される制御信号Ｖａはローレベルであったものとし、制御信号Ｖｂ１〜Ｖｂ４はｔ＝０に至るまでの間、さらには本発明の回路の動作が安定するまでの間、変化がないものとする。
【０１０７】
電流駆動負荷制御回路４において、第１のカレントミラー回路３１０ａのセンス側トランジスタＮ７およびミラー側トランジスタＮ８ａ〜Ｎ８ｄの各ソース電極には第４の電源電圧Ｖｓｓが印加され、定電流源３１１の低電位側の端子および第２のカレントミラー回路３１０ｂのセンス側トランジスタＰ７、ミラー側トランジスタＰ８の各ソース電極には、第５の電源電圧Ｖｄｄが印加されている。また、ＬＥＤ３３０のカソードには、第６の電源電圧Ｖｃｃが印加されている。
【０１０８】
さらに、ＬＥＤ３３０が消灯されている場合、遅延回路３２０に入力される制御信号Ｖａがローレベルの信号であるか、制御信号Ｖｂ１がローレベルとなっている。
外部から入力されるハイレベルの制御信号Ｖａが第１のＡＮＤ回路３２１ａに入力され、かつ、外部から入力される制御信号Ｖｂ１がハイレベルであれば、第１のＡＮＤ回路３２１ａからハイレベルの制御信号が第１の遅延素子３２０ａに出力される。すなわち、第１のＡＮＤ回路３２１ａのハイレベルの出力信号が、第１の遅延素子３２０ａによって遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ１に第１の遅延素子２２０ａから出力される。
【０１０９】
第１の遅延素子３２０ａからハイレベルの制御信号が出力されると、スイッチ３１２ａ、インバータ３１３ａおよび第２のＡＮＤ回路３２１ｂにその制御信号が入力され、スイッチ３１２ａがオンとなり、ミラー側トランジスタＮ８ａがオンとなる。このとき、ミラー側トランジスタＮ８ａのソース電極とドレイン電極間には、駆動電流Ｉ１が流れる。
即ち、時刻ｔ＝ｔ１においては、接続点ＮＤ４を介してセンス側トランジスタＰ７のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１が流れ、ミラー側トランジスタＰ８のソース電極とドレイン電極間には、センス側トランジスタＰ７の電流増幅率とミラー側トランジスタＰ８の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・Ｉ１）が流れる。
【０１１０】
したがって、時刻ｔ＝ｔ１において、ＬＥＤ３３０は、電流Ｉ６＝βｒ・Ｉ１で駆動され、電流Ｉ１に対応する輝度で発光する。
一方、外部から入力される制御信号Ｖｂ１がローレベルであると、第１のＡＮＤ回路３２１ａの出力信号はローレベルから遷移せず、時刻ｔ＝ｔ１になっても第１の遅延素子３２２ａの出力はローレベルを維持し続け、結果、ミラー側トランジスタＰ８ａは遮断状態であり、ソース電極とドレイン電極間に電流は流れず、ＬＥＤ３３０は駆動されない。
更に、第１のＡＮＤ回路３２１ａの出力信号がローレベルを維持し続け、第２、第３、第４のＡＮＤ回路３２１ｂ〜３２１ｄと遅延回路３２０ｂ〜３２０ｄの出力はローレベルのままでとなり、結果、ミラー側トランジスタＰ８ｂ〜Ｐ８ｄは遮断状態を維持するため、それぞれのトランジスタのソース電極とドレイン電極間に電流は流れず、ＬＥＤ３３０は駆動されない。
【０１１１】
次に、第１の遅延素子３２０ａのハイレベルの出力信号が第２のＡＮＤ回路３２１ｂに入力され、かつ、外部から入力される制御信号Ｖｂ２がハイレベルであれば、第２のＡＮＤ回路３２１ｂからハイレベルの制御信号が第２の遅延素子３２０ｂに出力される。すなわち、第２のＡＮＤ回路３２１ｂのハイレベルの出力信号が、第２の遅延素子３２０ｂによって遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ２に第２の遅延素子３２０ｂから出力される。
第２の遅延素子３２０ｂからハイレベルの制御信号が出力されると、スイッチ３１２ｂ、インバータ３１３ｂおよび第３のＡＮＤ回路３２１ｃにその制御信号が入力され、スイッチ３１２ｂがオンとなり、ミラー側トランジスタＮ８ｂがオンとなる。このとき、ミラー側トランジスタＮ８ｂのソース電極とドレイン電極間には、駆動電流Ｉ２が流れる。
なお、このとき、ミラー側トランジスタＮ８ａのソース電極とドレイン電極間には、引き続き駆動電流Ｉ１が流れている。
【０１１２】
即ち、時刻ｔ＝ｔ２においては、接続点ＮＤ４を介してセンス側トランジスタＰ７のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２が流れ、ミラー側トランジスタＰ８のソース電極とドレイン電極間には、センス側トランジスタＰ７の電流増幅率とミラー側トランジスタＰ８の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２））が流れる。
したがって、時刻ｔ＝ｔ２において、ＬＥＤ３３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２）で駆動され、電流Ｉ１＋Ｉ２に対応する輝度で発光する。
一方、外部から入力される制御信号Ｖｂ２がローレベルであると、第２のＡＮＤ回路３２１ｂの出力信号はローレベルから遷移せず、時刻ｔ＝ｔ２になっても第２の遅延素子３２２ｂの出力はローレベルを維持し続け、結果、ミラー側トランジスタＰ８ｂは遮断状態であり、ソース電極とドレイン電極間に電流は流れない。
【０１１３】
更に、第２のＡＮＤ回路３２１ｂの出力信号がローレベルを維持し続けるため、第３、第４のＡＮＤ回路３２１ｃ〜３２１ｄと遅延回路３２０ｃ〜３２０ｄの出力はローレベルを維持し続け、結果、ミラー側トランジスタＰ８ｃ〜Ｐ８ｄは遮断状態を維持するため、それぞれのトランジスタのソース電極とドレイン電極間に電流は流れず、ＬＥＤ３３０の駆動電流の最大値は電流Ｉ６＝βｒ・Ｉ１に制御されることとなる。
次に、第２の遅延素子３２０ｂのハイレベルの出力信号が第３のＡＮＤ回路３２１ｃに入力され、かつ、外部から入力される制御信号Ｖｂ３がハイレベルであれば、第３のＡＮＤ回路３２１ｃからハイレベルの制御信号が第３の遅延素子３２０ｃに出力される。すなわち、第３のＡＮＤ回路３２１ｃのハイレベルの出力信号が、第３の遅延素子３２０ｃによって遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ３に第３の遅延素子３２０ｃから出力される。
【０１１４】
第３の遅延素子３２０ｃからハイレベルの制御信号が出力されると、スイッチ３１２ｃ、インバータ３１３ｃおよび第４のＡＮＤ回路３２１ｄにその制御信号が入力され、スイッチ３１２ｃがオンとなり、ミラー側トランジスタＮ８ｃがオンとなる。このとき、ミラー側トランジスタＮ８ｃのソース電極とドレイン電極間には、駆動電流Ｉ２が流れる。
なお、このとき、ミラー側トランジスタＮ８ａには駆動電流Ｉ１、ミラー側トランジスタＮ８ｂには駆動電流Ｉ２が引き続き流れている。
即ち、時刻ｔ＝ｔ３においては、接続点ＮＤ４を介してセンス側トランジスタＰ７のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２＋Ｉ３が流れ、ミラー側トランジスタＰ８のソース電極とドレイン電極間には、センス側トランジスタＰ７の電流増幅率とミラー側トランジスタＰ８の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３））が流れる。
【０１１５】
したがって、時刻ｔ＝ｔ２において、ＬＥＤ３３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３）で駆動され、電流Ｉ１＋Ｉ２＋Ｉ３に対応する輝度で発光する。
一方、外部から入力される制御信号Ｖｂ３がローレベルであると、第３のＡＮＤ回路３２１ｃの出力信号はローレベルから遷移せず、時刻ｔ＝ｔ３になっても第３の遅延素子３２２ｃの出力はローレベルを維持し続け、結果、ミラー側トランジスタＰ８ｃは遮断状態であり、ソース電極とドレイン電極間に電流は流れない。
更に、第３のＡＮＤ回路３２１ｃの出力信号がローレベルを維持し続けるため、第４のＡＮＤ回路３２１ｄと遅延回路３２０ｄの出力はローレベルを維持し続け、結果、ミラー側トランジスタＰ８ｄは遮断状態を維持するため、このトランジスタのソース電極とドレイン電極間に電流は流れず、ＬＥＤ３３０の駆動電流の最大値は電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２）に制御されることとなる。
【０１１６】
次に、第３の遅延素子３２０ｃから出力されたハイレベルの制御信号が第４のＡＮＤ回路３２１ｄに入力され、かつ、外部から入力される制御信号Ｖｂ４がハイレベルであれば、第４のＡＮＤ回路３２１ｄからハイレベルの制御信号が第４の遅延素子３２０ｄに出力される。すなわち、第４のＡＮＤ回路３２１ｄのハイレベルの出力信号が、第４の遅延素子３２０ｄによって遅延時間Ｔだけ遅延された後、時刻ｔ＝ｔ４に第４の遅延素子３２０ｄから出力される。
ＡＮＤ回路３２１ｄからハイレベルの制御信号が出力されると、スイッチ３１２ｄおよびインバータ３１３ｄにその制御信号が入力され、スイッチ３１２ｄがオンとなり、ミラー側トランジスタＮ８ｄがオンとなる。このとき、ミラー側トランジスタＮ８ｄのソース電極とドレイン電極間には、駆動電流Ｉ４が流れる。
【０１１７】
なお、このとき、ミラー側トランジスタＮ８ａのソース電極とドレイン電極間には駆動電流Ｉ１、ミラー側トランジスタＮ８ｂのソース電極とドレイン電極間には駆動電流Ｉ２、ミラー側トランジスタＮ８ｃのソース電極とドレイン電極間には駆動電流Ｉ３が引き続き流れている。
即ち、時刻ｔ＝ｔ４においては、接続点ＮＤ４を介してセンス側トランジスタＰ７のソース電極とドレイン電極間に参照電流Ｉ５＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４が流れ、ミラー側トランジスタＰ８のソース電極とドレイン電極間には、センス側トランジスタＰ７の電流増幅率とミラー側トランジスタＰ８の電流増幅率との比（βｒ）で決まる駆動電流Ｉ６＝βｒ・Ｉ５（＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４））が流れる。
【０１１８】
したがって、時刻ｔ＝ｔ２において、ＬＥＤ３３０は、電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４）で駆動され、電流Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４に対応する輝度で発光する。
一方、外部から入力される制御信号Ｖｂ４がローレベルであると、第４のＡＮＤ回路３２１ｄの出力信号はローレベルを維持し続け、結果、ミラー側トランジスタＰ８ｄは遮断状態であり、ソース電極とドレイン電極間に電流は流れず、ＬＥＤ３３０の駆動電流の最大値は電流Ｉ６＝βｒ・（Ｉ１＋Ｉ２＋Ｉ３）に制御されることとなる。
以上のように、本実施形態に係る電流駆動負荷制御回路４は、第１のカレントミラー回路３１０ａのミラー側トランジスタが多段構成とされており、ＬＥＤ３３０を点灯させるためのハイレベルの制御信号Ｖａが入力されると、遅延回路３２０が遅延時間Ｔずつ遅延させて、ハイレベル制御信号を第１のカレントミラー回路３１０ａのミラー側トランジスタＮ８ａ〜Ｎ８ｄに順次出力する。
【０１１９】
このとき、遅延回路３２０のＡＮＤ回路３２１ａ〜３２１ｄに入力される制御信号Ｖｂ１〜Ｖｂ４によって、ミラー側トランジスタＮ８ａ〜Ｎ８ｄのいずれまでをオンとするかが制御されることにより、第１のカレントミラー回路３１０ａの出力電流の最大値（最大出力電流）が変更可能とされている。
そのため、第１のカレントミラー回路３１０ａにおけるミラー側トランジスタＮ８ａ〜Ｎ８ｄのうち、制御信号Ｖｂによってオンとなるように制御されたミラー側トランジスタが段階的にオンとなり、第１のカレントミラー回路３１０ａの出力電流が制御信号Ｖｂによって制御される最大出力電流まで段階的に増加する。
すると、第２のカレントミラー回路３１０ｂの入力電流が上記最大出力電流に対応する値まで段階的に増加するため、第２のカレントミラー回路３１０ｂの出力電流（即ち、ＬＥＤ３３０の駆動電流）も上記最大出力電流に対応する値まで段階的に増加する。
【０１２０】
したがって、ＬＥＤ３３０に流れる駆動電流を、最大値を制御可能としつつ、時間当たりの電流変化量を低減することができ、隣接する信号線において電磁誘導が抑えられるため、隣接する信号線のノイズの発生を抑制することができる。
なお、図８に示すタイミングチャートにおいて、一点鎖線で示した特性は、第１のカレントミラー回路３１０ａのミラー側トランジスタＮ８ｄまでを制御信号Ｖｂによってオンとする場合におけるミラー側トランジスタＰ８の駆動電流Ｉ６の状態を示している。図８において、実線で示すように、例えば、第１のカレントミラー回路３１０ａのミラー側トランジスタＮ８ａ〜Ｎ８ｃまでをオンとする（即ち、ミラー側トランジスタＮ８ｄをマスクする）ことで、ＬＥＤ３３０の駆動電流の最大値を一段分、減少させることができる。
【０１２１】
また、図８に示すタイミングチャートにおいて、波線で示した特性は、第１のカレントミラー回路３１０ａのミラー側トランジスタＮ８ａ〜Ｎ８ｃを制御信号Ｖｂによってオンとした場合に、ミラー側トランジスタＮ８ａ〜Ｎ８ｃを多段構成としない場合（即ち、一段の構成とした場合）におけるミラー側トランジスタＰ８の駆動電流Ｉ６の状態を示しており、この場合、ＬＥＤ３３０の駆動電流が最大値まで急激に増加することとなる。
このように、本実施形態に係る電流駆動負荷制御回路４によれば、ＬＥＤ３３０の駆動開始／終了時におけるノイズの発生を抑制することが可能となる。
【０１２２】
なお、上記第１〜第４実施形態において、第１および第２のカレントミラー回路の２段を接続する構成を例に挙げて説明したが、少なくともいずれかのカレントミラー回路におけるミラー側トランジスタを多段構成とすれば、カレントミラー回路を３段以上備える構成とすることができる。
また、上記第１〜第４の実施形態において、第１のカレントミラー回路におけるミラー側トランジスタに備えられるスイッチをアナログスイッチであるものとして説明したが、Ｎ型のＭＯＳトランジスタあるいはＰ型のＭＯＳトランジスタによって構成することも可能である。
【０１２３】
このとき、第１および第３実施形態においては、アナログスイッチに代えてＰ型のＭＯＳトランジスタによってスイッチを構成すれば、他のＰ型ＭＯＳトランジスタ（プルアップ用のトランジスタ等）と同じウェル内に構成することができ、より高い集積化を図ることができる。ただし、この場合、スイッチとしてのＰ型ＭＯＳトランジスタのゲート電極に入力する制御信号を反転するために、インバータが必要となる。
一方、Ｎ型のＭＯＳトランジスタによってスイッチを構成すれば、他のＰ型ＭＯＳトランジスタと異なるウェル内に構成する必要があるが、この場合、スイッチとしてのＰ型ＭＯＳトランジスタのゲート電極に入力する制御信号を反転することは不要であるため、インバータは必要ない。
【０１２４】
また、第２および第４実施形態においては、アナログスイッチに代えてＮ型のＭＯＳトランジスタによってスイッチを構成すれば、他のＮ型ＭＯＳトランジスタ（プルダウン用のトランジスタ等）と同じウェル内に構成することができ、より高い集積化を図ることができる。ただし、この場合、プルダウン用のＮ型ＭＯＳトランジスタのゲート電極に入力する制御信号を反転するために、インバータが必要となる。
一方、Ｐ型のＭＯＳトランジスタによってスイッチを構成すると、他のＮ型ＭＯＳトランジスタと異なるウェル内に構成する必要があると共に、スイッチとしてのＰ型ＭＯＳトランジスタのゲート電極に入力する制御信号およびプルダウン用のＮ型ＭＯＳトランジスタのゲート電極に入力する制御信号を反転するために、インバータも必要となる。
【０１２５】
（応用例１）
第１〜第４の実施形態において、第１のカレントミラー回路のミラー側トランジスタがオンとされた場合の駆動電流はそれぞれ等しいものとして説明したが、これらミラー側トランジスタそれぞれがオンとされた場合の駆動電流を異なるものとすることができる。
例えば、第１のカレントミラー回路のミラー側トランジスタ４つのうち、初めにオンとなるトランジスタおよび最後にオンとなるトランジスタの駆動電流を小さく設定し、２番目および３番目にオンとなるトランジスタの駆動電流を大きく設定することにより、第２のカレントミラー回路の出力電流（即ち、ＬＥＤの駆動電流）をＳ字特性（初期は小さい傾きで立ち上がり、立ち上がりの中期では傾き（電流増加率）が大きくなり、立ち上がりの終期では傾きが小さくなる特性）とすることができる。
【０１２６】
これにより、ＬＥＤの点灯開始時に、駆動電流の立ち上がりを緩やかなものとしてノイズの発生を抑制しつつ、立ち上がりの中央付近では急速に立ち上がらせて一定の点灯速度を確保することができる。
さらに、第１〜第４の実施形態においては、第１カレントミラー回路のミラー側トランジスタを４段の構成としたが、第１カレントミラー回路のミラー側トランジスタとして、より多くの段数を備えることが可能である。
図９は、第１カレントミラー回路のミラー側トランジスタを１２段の構成とした場合の駆動電流の状態変化を示す図である。
図９に示すように、第１カレントミラー回路のミラー側トランジスタをより多くの段数とすることで、より高精度に駆動電流のＳ字特性（図９に波線で示す特性）を実現することが可能となる。
【０１２７】
（応用例２）
第１〜第４の実施形態において、遅延回路における各遅延素子の遅延時間は同一であるものとして説明したが、これらを異ならせることが可能である。
具体的には、第１〜第４の実施形態における遅延素子の遅延量を異なる素子として、遅延時間を変化させることも可能である。
遅延素子の遅延時間を異ならせることにより、ＬＥＤの点灯時における駆動電流をＳ字特性とし、ノイズの抑制を図ることができる。
また、遅延素子の遅延時間を異ならせてＬＥＤの点灯時における駆動電流のＳ字特性を実現することにより、外部からタイミングを制御することなく、クロックレスで駆動電流を制御することができる。
【０１２８】
（応用例３）
ＬＥＤの点灯時における駆動電流の特性は、急激な立ち上がりとさせなければノイズを抑制することができるため、ＬＥＤの点灯時における駆動電流の特性のうち、前半部分をＳ字特性に沿うものに制御しても良い。
なお、ＬＥＤの点灯時における駆動電流の特性において、後半部分は徐々に飽和して一定の電流となるため、積極的な制御を行わなくても、その飽和特性に沿って、傾きが徐々に小さくなる特性をある程度実現することができる。
【０１２９】
（応用例４）
第１〜第４の実施形態に係る電流駆動負荷制御回路１〜４を半導体装置として実装する場合、各トランジスタに要求される耐圧条件に適合する回路配置とすることができる。
図１０は、電流駆動負荷制御回路が実装される半導体装置５の概略構成を示す図である。
図１０に示すように、電流駆動負荷制御回路は、外部とのＩ／Ｏセルと、Ｉ／Ｏセルに囲まれたロジックコアとを備える半導体装置として実装されるが、外部とのＩ／Ｏセルは、周辺装置と接続されることとなるため、一般に、ロジックコア内部とは異なる高電圧が印加されることが多い。
【０１３０】
したがって、電流駆動負荷制御回路を構成するトランジスタのうち、Ｉ／Ｏセルに配置する必要があるもの（外部と接続されるもの）は、高耐圧のトランジスタとして構成し、Ｉ／Ｏセルに配置する。一方、Ｉ／Ｏセルに配置する必要のないもの（内部の回路素子とのみ接続されるもの）は、低耐圧のトランジスタとして構成し、ロジックコアに配置する。
このような回路配置とすることにより、必要なトランジスタのみを高耐圧な構成とすることができ、効率的な回路構成とすることができる。
【０１３１】
上記のように回路配置を行う場合、例えば、第１実施形態の電流駆動負荷制御回路１および第３実施形態の電流駆動負荷制御回路３については、ロジックコアの電源電圧（第１の電源電圧Ｖｄｄ）が周辺装置の電源電圧（第３の電源電圧Ｖｃｃ）より低ければ、第２のカレントミラー回路のミラー側トランジスタは、周辺装置の電源電圧に応じた高耐圧の構成とし、Ｉ／Ｏセルに配置する。
また、第２実施形態の電流駆動負荷制御回路２および第４実施形態の電流駆動負荷制御回路４については、第１のカレントミラー回路および第２のカレントミラー回路のセンス側トランジスタとミラー側トランジスタの全てが外部と接続されることとなるため、これらトランジスタの全てを高耐圧の構成とし、Ｉ／Ｏセルに配置する。
【図面の簡単な説明】
【０１３２】
【図１】第１実施形態に係る電流駆動負荷制御回路１を示す図である。
【図２】電流駆動負荷制御回路１の動作を示すタイミングチャートである。
【図３】第２実施形態に係る電流駆動負荷制御回路２を示す図である。
【図４】電流駆動負荷制御回路２の動作を示すタイミングチャートである。
【図５】第３実施形態に係る電流駆動負荷制御回路３を示す図である。
【図６】電流駆動負荷制御回路３の動作を示すタイミングチャートである。
【図７】第４実施形態に係る電流駆動負荷制御回路４を示す図である。
【図８】電流駆動負荷制御回路４の動作を示すタイミングチャートである。
【図９】第１カレントミラー回路のミラー側トランジスタを１２段の構成とした場合の駆動電流の状態変化を示す図である。
【図１０】電流駆動負荷制御回路が実装される半導体装置５の概略構成を示す図である。
【符号の説明】
【０１３３】
１〜４  電流駆動負荷制御回路、５  半導体装置、１０ａ，１１０ａ，２１０ａ，３１０ａ  第１のカレントミラー回路、１０ｂ，１１０ｂ，２１０ｂ，３１０ｂ  第２のカレントミラー回路、１１，１１１，２１１，３１１  定電流源、１２ａ〜１２ｄ，１１２ａ〜１１２ｄ，２１２ａ〜２１２ｄ，３１２ａ〜３１２ｄ  スイッチ、１３ａ〜１３ｄ，１１３ａ〜１１３ｄ，２１３ａ〜２１３ｄ，３１３ａ〜３１３ｄ  インバータ、２０，１２０，２２０，３２０  遅延回路、２０ａ〜２０ｄ，１２０ａ〜１２０ｄ，２２０ａ〜２２０ｄ，３２０ａ〜３２０ｄ  遅延素子、２２１ａ〜２２１ｄ，３２１ａ〜３２１ｄ  ＡＮＤ回路、Ｎ１，Ｎ３，Ｎ５，Ｎ７，Ｐ１，Ｐ３，Ｐ５，Ｐ７  センス側トランジスタ、Ｎ２，Ｎ４ａ〜Ｎ４ｄ，Ｎ６，Ｎ８ａ〜Ｎ８ｄ，Ｐ２ａ〜Ｐ２ｄ，Ｐ４，Ｐ６ａ〜Ｐ６ｄ，Ｐ８  ミラー側トランジスタ
【図１】
2010114315.tif 000003
【図２】
2010114315.tif 000004
【図３】
2010114315.tif 000005
【図４】
2010114315.tif 000006
【図５】
2010114315.tif 000007
【図６】
2010114315.tif 000008
【図７】
2010114315.tif 000009
【図８】
2010114315.tif 000010
【図９】
2010114315.tif 000011
【図１０】
2010114315.tif 000012