(57)【要約】      （修正有）【課題】半導体素子を多段積層した半導体積層実装構造において、半導体素子間の電気的接続の最短化と半導体素子間の熱伝導の問題とを両立する実装構造のためのインターポーザ基板及びその製造方法を提供する。【解決手段】半導体素子を多段積層した半導体積層実装構造において、半導体素子間を接続する配線基板１３を構成する基材として、異方放熱性を有する特定の材料１を適用した上で、その異方放熱性基材の表裏に配線層６、８、９および絶縁層３、７を形成することによって、半導体素子間の電気的接続の短縮と半導体素子間の熱的遮蔽とを両立する実装構造。【選択図】図１
2010177222.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を実装する配線基板であって、
その表裏面を貫通する貫通孔を有し、コア部分となるシート状の基材と、
前記基材の表面及び裏面に形成された絶縁膜と、
前記基材の表面または裏面に設けられた配線層とを備え、
前記基材は、その面方向の熱伝導率が厚み方向の熱伝導率の５倍以上であること
を特徴とする配線基板。
【請求項２】
請求項１記載において、
前記基材は、カーボンファイバーあるいは熱分解炭素を体積比50%以上含有することを特徴とする配線基板。
【請求項３】
請求項１において、
前記貫通孔内に、貫通接続導体を有し、
前記基材と前記貫通接続導体との間に、絶縁膜を有していることを特徴とする配線基板。
【請求項４】
請求項１において、
前記配線層は、実装される前記半導体装置に接続される配線を含むことを特徴とする配線基板。
【請求項５】
請求項１において、
放熱リードを有することを特徴とする配線基板。
【請求項６】
半導体装置を実装する配線基板の製造方法であって、
面方向の熱伝導率が厚み方向の熱伝導率の５倍以上である異方放熱性を有するシート状の基材に貫通孔を設ける工程と、
上記シート状に基材の表裏面および上記貫通孔壁面に電着法を用いてポリイミド薄膜を形成する工程と、
上記ポリイミド薄膜の少なくとも一部に前記基材が露出するように開口部を設ける工程と、
上記ポリイミド薄膜、ポリイミド薄膜開口部、貫通孔壁面を含む領域に導体を設ける工程と、
上記導体膜を所望のパターン形状となるようにパターン分離する工程とを含むことを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、特に、半導体を多段に積層した半導体積層実装構造に使われる配線基板および配線基板の製造方法に関連する技術である。
【背景技術】
【０００２】
電子機器の高性能化が進むにつれて、半導体素子を多段に積層してなる半導体積層実装構造が使われるようになり始めている。個々の半導体素子の機能を組み合わせた多機能化を実現する上で、複数の半導体素子を互いに近接して配置することによって素子間の電気的接続に要する配線を最短化できるわけであるが、半導体素子を多段に積層する構造をとれば、互いの近接配置に有利となるためである。
【０００３】
一方、多段に積層した実装構造では、半導体素子を近接配置したことによって、各半導体素子で発生した熱が隣接する半導体素子に伝わりやすくなる。そのため、半導体素子の種類によっては誤動作あるいは性能低下の危険性が高まってしまうという問題がある。
【０００４】
このような高密度実装された半導体積層実装構造において、半導体素子間の熱伝導に起因する問題を回避するためにさまざまの方法が考案されている。例えば、特許文献１では、積層された半導体素子間にスペーサを配して半導体素子間の熱伝導を遮断する方法を提案している。
【０００５】
【特許文献１】特開2005−310984号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１記載の技術を使用すれば、積層された半導体素子間にスペーサを配置することによって半導体素子間の熱伝導遮断を実現できる。しかしながら、半導体素子間にスペーサを配置した事に起因する副作用として、積層された半導体素子間を直接電気的に接続することが容易ではない。従って、積層された半導体素子間を電気的に接続するためには、それらの半導体素子と外部基板とを電気的に接続するバンプ、外部基板に形成された配線、および外部基板間を接続するバンプを経由することになる。半導体を多段に積層する実装構造のメリットは半導体素子間を短距離で直接接続するという点にあることは既に記載した通りであるが、特許文献１記載の技術を使用すると、このメリットの少なくとも一部を享受し難くなる。
【０００７】
また、３次元的に多段に積層された半導体素子において、素子間電気的接続を最短距離で実現するために、半導体素子が形成されたSi基板を貫通する孔（Through Silicon Via；以下TSVと略）を設け、該TSVを介してSi基板表裏の電気的接続を実現する技術が近年特に注目されている。TSV付き半導体素子を多段に積層することによって、上段の半導体素子と下段の半導体素子との間の電気的接続を最短距離で実現できるからである。しかしながら、このTSV付き半導体素子の３次元積層技術においては、半導体素子間の熱伝導に起因する問題に対して十分に考慮されているとは言えない。具体的に言えば、例えば、半導体素子間にスペーサを設けるという特許文献1の技術をTSV付き半導体素子の３次元積層構造体に適用する事は容易ではない。
【０００８】
以上のように、半導体素子を多段積層した半導体積層実装構造において、放熱という観点で技術的に改善されるべき課題があることが分かった。
【０００９】
本発明の目的は、上記課題を解決するために成されたものであり、半導体素子を多段積層した半導体積層実装構造において、半導体素子間の電気的接続の最短化と半導体素子間の熱伝導の問題とを両立する実装構造を提供するための鍵となるインターポーザ基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明者は、上記課題について様々な検討を加える中で、半導体素子を多段に積層する半導体実装構造の半導体素子間にあって、半導体素子間を電気的に接続するための配線基板に着目した。その結果、半導体素子間を接続する配線基板を構成する基材として、異方放熱性を有する特定の材料を適用した上で、その異方放熱性基材の表裏に配線層および絶縁層を形成することによって、半導体素子間の電気的接続の最短化と半導体素子間の熱的遮蔽とを両立する実装構造を提供できることを見出して本願発明に到った。
【００１１】
具体的には、半導体を多段に積層した半導体積層実装構造において使われる配線基板のコア部分となる基材に、貫通孔を有するシート形状に加工された異方放熱性を有する材料を用い、その表裏面および貫通孔壁面をポリイミド薄膜で絶縁化した上で、表裏のいずれかの面に少なくとも１層の配線層を設ける。その際、異方放熱性基材としては、カーボンファイバーあるいは熱分解性炭素材を体積比で50%以上含有させ、面方向の熱伝導率が厚み方向の熱伝導率の少なくとも５倍以上となるようにシート状に加工した基材を使用する。
【００１２】
また、上記のような配線基板を製造するために、シート状に加工されている異方放熱性を有する材料に貫通孔を設けた後、表裏面および貫通孔壁面に電着法を用いて均一にポリイミド薄膜を形成する。更に、ポリイミド薄膜の少なくとも一部に開口部を設けて基材を露出させ、上記ポリイミド薄膜、ポリイミド薄膜開口部、貫通孔壁面を含む全域に導体膜を設けた後に、上記導体膜を所望のパターン形状となるようにパターン分離させる。このような製造方法を採る事により、放熱性と導体素子間の電気的接続の短縮と半導体素子間の熱的遮蔽とを両立する基板を提供できる。
【発明の効果】
【００１３】
本発明により、放熱性と導体素子間の電気的接続の最短化と半導体素子間の熱的遮蔽とを両立するインターポーザ基板を提供することが可能となった。さらに、前記インターポーザ基板を用いて、高機能化、高性能化のために半導体を多段に積層してなる多段積層実装構造を実現することが可能となった。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施例を図面を用いて説明する。
【実施例１】
【００１５】
本実施例に係るインターポーザ基板の製造方法について、以下、図1を用いて順に説明する。
【００１６】
まず始めに、本実施例の第1の特徴であるシート状に加工された異方放熱性基材１を用意する（図１(a)）。本実施例に好適な異方放熱性基材１には、シート形状の面方向の熱伝導率がシート形状の厚み方向の熱伝導率と比べて、少なくともその５倍以上を有するようにシート状に加工された材料である。具体的には、カーボンファイバーあるいは熱分解性炭素（Pyrolytic Graphite）を体積比で50%以上含有し、かつ、それらを構成する主要分子構造であるグラフェン骨格が、厚み方向ではなく面方向に配向するようにシート状に加工した基材である事が望ましい。グラフェン骨格を有する材料は、グラフェン骨格の配向面に沿ったいわゆる沿面方向では、電子輸送およびフォノン輸送の相乗的な効果によって、最も熱伝導性の良好な金属である銅やアルミなどをはるかに上回る熱伝導性（グラフェン骨格沿面方向；約1800W/m・k、銅；約400W/m・k、アルミ；約250W/m・k）を発現する。従って、グラフェン骨格を面方向に配向するようにシート状に加工した基材を使うと、薄いインターポーザ基板でも所望の面方向放熱性が確保できる。
【００１７】
もし仮に本実施例の好ましい範囲外の構成、例えば、カーボンファイバーあるいは熱分解性炭素などの異方放熱性分子構造を有する材料をわずかしか含まないか、全く含まなければ、このような沿面方向に優先的に放熱する特性が発現しない。銅あるいはアルミなどの等方的な良熱伝導性で代用して同等の面方向放熱特性を発現させるには、上記カーボンファイバーあるいは熱分解性炭素などの異方放熱性分子構造を有する材料と比べて４〜５倍の厚みとする必要があり、その場合には、薄いインターポーザ基板13を実現することはかなわない。つまり、半導体を多段に積層した半導体積層実装構造の最大のメリットと言える半導体素子間電気的接続の最短化という特徴が、かなりの程度まで失われる。
【００１８】
次に、図１（ｂ）に示すように、用意された異方放熱性基材１に貫通孔2を設ける。貫通孔2の形成方法は、パンチングあるいはレーザ加工が望ましい。それ以外の方法、例えば、化学的な作用を用いたウェットエッチングでも貫通孔2は形成できるが、長時間を要し、また、高アスペクトの貫通孔2を形成することは実用上難しいので、本実施例の用途にはそぐわない。
【００１９】
次の工程は、貫通孔2が形成された異方放熱性基材１の表裏面および貫通孔2の壁面への第1の絶縁層3の形成である（図１(c)）。カーボンファイバーや熱分解性炭素を主成分として含有する基材1は電気伝導性を有しているので表面の絶縁化が必要であり、基材１の表裏面および貫通孔2の壁面に第1の絶縁層3を形成する。形成される第1の絶縁層3は電気的な絶縁物で構成されることになるが、電気絶縁性物質は一般に熱伝導性が十分に高いとは言えないため、第1の絶縁層3は、できるだけ薄く、かつ、均一な膜厚で成膜されることが、放熱の点で望ましい。このような観点を考慮して、本実施形態では、好適な第1の絶縁層3の形成法として電着法を用いることが望ましい。電着法を用いる事によって、基材1の表裏面や貫通孔2の壁面への薄くかつ均一でピンホールのない第1の絶縁層3の形成が実現できる。電着法以外の絶縁膜形成方法、具体的には、スピンコート法やディップコート法などを採用する場合には、表裏と貫通孔の膜厚均一性が不十分であったり、ピンホール欠陥が生じたりする危険性が高まる。なお、カーボンファイバーや熱分解性炭素を主成分として含有する基材1は、その製造方法や組成によっては電気伝導性が面内で不均一となっている場合がある。そのような場合には電着膜の成長が不均一となる事を避けるために、無電解めっき、スパッタ、CVDなどの方法を用いて、基材1の表裏面や貫通孔2の壁面に均一な導電性をあらかじめ付与しておくことが肝心である。逆に、異方放熱性基材１が均一な電気伝導性を有する場合は、基材2に対して直接的に電着処理を実施できる。
【００２０】
本願発明では、3次元積層実装の工程において繰り返される熱処理工程を考慮して、電着法によって形成する第1の絶縁層3の材質としては、高耐熱性樹脂であることが望ましい。具体的には、本実施例における第1の絶縁層3の材質はポリイミドとし、電着法によって成膜可能な電着ポリイミドであることが望ましい。なお、電着ポリイミドは電着の形態としてアニオン型電着とカチオン型電着とに大別されており、いずれの型であっても本願発明の趣旨から大きく逸脱するわけではないが、本実施形態では、溶剤可溶性アニオン型電着ポリイミドを用いた。溶剤可溶性アニオン型電着ポリイミドにも様々な種類があるので、第1の絶縁層3に要求される絶縁信頼性や接着信頼性を考慮して適宜適切な種類を選択すれば良いが、例えば、側鎖の先端にカルボキシル基が付くようにしたブロックコポリマー骨格を有する種類が好ましい結果に結びつくことが多いようである。具体的なアニオン型電着の手順は、下記の通りである。まず、あらかじめ所定の前処理によって表面の異物等を除去したシート状の異方放熱性基材１をアニオン電着液が満たされた電着槽（図示せず）に浸漬した後、異方放熱性基材１をプラス極、対極（負極）をステンレス板として、所望の電気量を通電する。通電終了後、電着槽から異方放熱性基材１を取り出して、十分に洗浄した後に乾燥させる。この段階で第1の絶縁層3が完全に硬化するまで加熱してもよいが、本実施形態では、これ以後の工程で第1の絶縁層3を加工する事を考慮して、ポリイミド膜を半硬化の段階でとどめることが望ましい。半硬化状態のポリイミドの方が完全硬化状態のポリイミドよりも加工性が良好なためであり、また、第1の絶縁層3の表面への導体形成にも有利となるためである（詳細後述）。
【００２１】
次に、第1の絶縁層3に開口部4を設ける（図１(d)）。この開口部4は、その内部に放熱ビア5を形成して異方放熱性基材１と熱的に接続させる作用がある。所望位置に所定の形状の開口部4を形成する方法としては、本願本実施形態では、レーザ加工法を用いた。レーザ加工は、パターン形状および位置の自由度、短時間・高速加工の点で好適であり、特にUVレーザ（例；YAGの３倍高調波など）によれば、小径加工も実現可能である。なお、改めて指摘するまでもないが、放熱ビア5は、異方放熱性基材１に直接接触するように設ける事が望ましいのであるから、開口部4は異方放熱性基材１の表面が露出する深さを有しており、言い換えると、開口部4の箇所では、第1の絶縁層3がほぼ完全に取り除かれるように第1の絶縁層3が加工されるわけである。開口部4の形成方法としては、レーザ加工法以外にも、フォトリソグラフィーを援用したエッチングなどの方法があるので、加工形状やコストを考慮して適宜選択すれば良い。
【００２２】
次に、放熱ビア5および表裏貫通接続導体6を形成する（図1(e)）。
【００２３】
本実施形態において、この段階では第1の絶縁層3は電着された半硬化状態のポリイミドであり、ポリマー分子には電着性官能基（荷電を帯びた置換基）が残っている。本実施形態の導体形成工程（図1(e)）においては、この電着性官能基の持つイオン交換作用を活用する。アニオン電着膜の場合、完全硬化前の膜の内部には電着性官能基としてカルボキシル基が残留しているので、そのカルボキシル基のイオン交換作用によって金属イオンを吸着させるわけである。吸着させるべきイオン種は、めっき反応の触媒となる金属、例えば、パラジウムなど、めっき反応触媒活性を有する金属のイオンであるが、以後の工程でめっき成膜させる金属の種類によっては銅、ニッケル、白金、金などでもよい。例えば、無電解銅めっきには銅のイオン、無電解ニッケルめっきにはニッケルのイオンでも良い。本実施形態ではカチオン電着膜を使用していないが、仮にカチオン電着膜を使用する場合、金属イオン単体では吸着させづらいことがあるので、適宜、錯体化した状態、例えば、クロルアンミンパラジウム錯体などとしてから吸着させると好ましい結果が得られることがある。
【００２４】
放熱ビア5および表裏貫通接続導体6の形成工程について、より具体的に記述すると、下記の通りである。開口部4が形成された半硬化状態のアニオン電着ポリイミド膜（絶縁層3の半硬化状態）が付着している異方放熱性基材１を中性〜弱アルカリ性（pH＝7〜11）の希薄パラジウムイオン溶液中に浸漬してアニオン電着ポリイミド膜にパラジウムイオンを吸着させた後、水素化ホウ素ナトリウム溶液に浸漬して吸着させたイオンを還元する。この工程で電着ポリイミド膜内に生成するパラジウム微粒子は、無電解銅めっきや無電解ニッケルめっきのめっき反応触媒として作用する能力を有する。この基板を十分に水洗した後に所定の条件で加熱し、電着ポリイミド膜（絶縁層3の前駆体）を完全に硬化させる。その後、無電解銅めっき液あるいは無電解ニッケルめっき液に浸漬すれば、電着ポリイミド膜の最表面部に採り込まれているパラジウム微粒子がめっき触媒となって、電着ポリイミド膜の表面全体にめっき皮膜が均一に析出する。なお、電着ポリイミド膜（絶縁層3の前駆体）の完全硬化工程においてパラジウム微粒子の触媒活性が低下しても、無電解めっき液に浸漬することによって、めっき液中に含まれる還元剤の作用で再活性化されることが多いが、再活性化が不十分な場合には、別途、再還元工程を挿入しても構わない。また、上述のように、パラジウムイオンの替わりに、銅イオンあるいはニッケルイオンなどのイオンを吸着させても良く、その場合は、触媒活性の低下に注意しながら使用する。
【００２５】
なお、希薄パラジウム溶液の替わりに濃厚パラジウム溶液を使用すると、パラジウムイオンがポリイミド膜中に過剰に採り込まれ、ポリイミド膜の絶縁信頼性が低下する危険性が高まるので、パラジウム溶液の濃度管理が重要である。また、パラジウム吸着、還元後の基板洗浄が不十分な場合には、無電解めっき液へのパラジウム汚染が発生する危険性が高まるので、洗浄条件の管理も重要である。
【００２６】
均一にめっき皮膜が析出したら無電解めっき液から取り出して、電気めっきを施す。その際、全面にめっき成長させてからパターンエッチングするサブトラクティブ法を用いても、パターン形状でめっき成長した後にパターン分離するセミアディティブ法を用いても構わないが、本実施例では、プロセス簡便化の為にサブトラクティブ法を採用し、パターンエッチ後には、放熱ビア5と表裏貫通接続導体6とからなる所望の導体パターンが残るようにした（図１(e)）。
【００２７】
なお、本実施形態において無電解めっきで成長させる皮膜は、電着ポリイミド膜（絶縁層3の前駆体）との密着性確保と、電気めっきのための給電皮膜という2通りの機能が要求されるので、その機能を満たす膜厚、膜質、金属種を電着ポリイミド膜の種類に応じて慎重に選ぶことが必要である。また、密着性増大の目的で、パラジウム吸着処理の前に不完全硬化ポリイミド電着膜3の粗化処理工程を追加しても良い。
【００２８】
また、放熱ビア5と表裏貫通接続導体6は内部が導体で充填されていることが望ましく、上記電気めっきの工程では、放熱ビア5および表裏貫通接続導体6の内部を充填させるような条件とすることが望ましい。
【００２９】
次に、表裏貫通接続導体6の相互絶縁を確実にするために表裏に絶縁層7を設け（図1(f)）、しかる後に、異方放熱性インターポーザ基板13の上下に配置された半導体素子の外部出力端子と表裏貫通接続導体6とを電気的に接続するために、再配線層8および第1の接続バンプ9を設ける（図1(g)）。なお、異方放熱性インターポーザ基板13の上下に配置された半導体素子の外部出力端子が同じ位置にある場合には再配線層8は必ずしも必要ではないが、放熱性増大、電気信号の伝送特性改善、基板反り低減などの目的で、ダミー配線を配置することがある。
【実施例２】
【００３０】
図2は異方放熱性インターポーザ基板13の上下に、上部半導体素子チップ21および下部半導体素子チップ22を接続した3次元積層実装構造の一例を示す概略図である。上部半導体素子チップ21と下部半導体素子チップ22との間は、チップに設けたTSV10およびインターポーザ基板13内部のバンプ9、表裏貫通接続導体6を介して電気的に接続されている。また、異方放熱インターポーザ13の側面からの放熱を促進するために、上部半導体素子チップ21、異方放熱性インターポーザ基板13、および下部半導体素子チップ22を含む全体がモールド樹脂23に埋め込まれた上で、さらに、異方放熱性インターポーザ基板13の側面がモールド樹脂23に接触するように配置されている。言うまでもないが、放熱を促進するための放熱フィンや送風ファンなどをモールド樹脂の側方に配置しても良い。この3次元積層実装構造においては、異方放熱性インターポーザ基板13の上下に配置された半導体素子の外部出力端子が同じ位置にあるので、インターポーザ基板13は再配線層8が省略されている。また、上部半導体素子チップ21とインターポーザ基板13の間には第1のアンダーフィル層20a、インターポーザ基板13と下部半導体素子チップ22との間には第2のアンダーフィル層20bで充填され、表裏貫通接続導体6の相互絶縁はこれらのアンダーフィル層で確保されているので、インターポーザ基板13の表裏の絶縁層7も省略されている。この実装構造においては、上部半導体素子チップ21と異方放熱性インターポーザ基板13、および下部半導体素子チップ22と異方放熱性インターポーザ基板13は、それぞれ放熱ビア5によって熱的に接続されている。異方放熱性インターポーザ基板13は、面方向に良熱伝導体である一方で厚み方向の熱伝導性は良くないので、上部半導体素子チップ21、下部半導体素子チップ22で発生した熱は放熱ビア5を介して異方放熱性インターポーザ基板13に熱伝導された後、速やかに面方向に拡散する。
【実施例３】
【００３１】
図3に異方放熱性インターポーザ基板13を用いて3次元多段積層した半導体パッケージ実装構造の別の一例を示す。図2に示す実装構造では異方放熱性インターポーザ基板13の上下にはそれぞれ1個ずつの半導体素子を配置されていたが、図3に示す実装構造では異方放熱性インターポーザ基板13の上下には複数の半導体素子を積層してなる半導体チップ積層体11および12が配置されている。第1の半導体チップ積層体11に使われている半導体素子チップにはシリコンを貫通する孔（TSV）が設けられ、TSVを介してチップ間が相互に接続されている。第2の半導体チップ積層体12もほぼ同等の構造であるが、半導体素子内部回路の違いを反映して、第1の半導体チップ積層体11におけるTSVの配置や数は第2の半導体チップ積層体12におけるTSVの配置や数と若干の違いがある。ここに例示した断面構造では、第1の半導体チップ積層体11のTSV数は2の半導体チップ積層体12のTSV数よりも多くなっているが、これは単なる作図の問題であって、第1の半導体チップ積層体11のTSV数が2の半導体チップ積層体12のTSV数よりも少なくなっても構わない。
【００３２】
異方放熱性インターポーザ基板13は、第1の半導体チップ積層体11と第2の半導体チップ積層体12との間の電気的接続を担うと共に、第1の半導体チップ積層体11および第2の半導体チップ積層体12で発生した熱を面方向へ速やかに拡散させる。これにより、第1の半導体チップ積層体11と第2の半導体チップ積層体12との間の熱的な影響を最小限まで抑制できる。
【実施例４】
【００３３】
図4は、異方放熱性インターポーザ基板13を用いて3次元多段積層した半導体パッケージ実装構造の更に別の1例である。この構造では、異方放熱性インターポーザ基板13の側面からの放熱を促進するために、異方放熱性インターポーザ基板13の周辺部に放熱リード17が接続されている。放熱リード17は第1の半導体チップ積層体11の下部に設けられた等方放熱性インターポーザ基板14に接続されている。図4に示した構造では、等方放熱基板14、第2の接続バンプ１５を経由してパッケージ基板16に放熱されることになるが、放熱リード7をパッケージ基板16に直接接続しても良い。また、ここには図示していないが、放熱性を高めるために放熱フィンや送風ファンを併用しても良い。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施例にかかるインターポーザ基板の製造方法の一例を示す概略図である。
【図２】本発明の一実施例に係るインターポーザ基板を用いた概略実装構造の一例を示す図である。
【図３】本発明の一実施例に係るインターポーザ基板を用いた概略実装構造の別の一例を示す図である。
【図４】本発明の一実施例に係るインターポーザ基板を用いた概略実装構造の更に別の一例を示す図である。
【符号の説明】
【００３５】
1…シート状に加工された異方放熱基材、2…異方放熱基材に設けた貫通孔、3…第1の絶縁層、4…第1の絶縁層に設けた開口部、5…放熱ビア、6…表裏貫通接続導体、7…第2の絶縁層、8…再配線層、9…第1の接続バンプ、10…半導体素子チップに設けたTSV、11…第1の半導体チップ積層体、12…第2の半導体チップ積層体、13…異方放熱性インターポーザ基板、14…等方放熱性インターポーザ基板、15…第2の接続バンプ、16…パッケージ基板、17…放熱リード、20a…第1のアンダーフィル層、20b…第2のアンダーフィル層、21…上部半導体チップ、22…下部半導体チップ、23…モールド樹脂。
【図１】
2010177222.tif 000003
【図２】
2010177222.tif 000004
【図３】
2010177222.tif 000005
【図４】
2010177222.tif 000006