(57)【要約】【課題】入力電圧幅に対してデューティ変化量を抑え、高電圧入力時のデューティが広がって実効電流を減少させて効率を改善する。【解決手段】入力電圧をＶin、出力電圧をＶout、オン時間とスイッチング時間の比であるデューティをＤとしたとき、Ｖout＝１／（１−Ｄ)×Ｖinとなる基本式が成立する昇圧コンバータ部Ａと、トランスの２次巻数と１次巻数の比をｎとしたとき、Ｖout＝ｎ×Ｄ×（１−Ｄ)×Ｖinとなる基本式が成立するフォワードコンバータ部Ｂとをシリーズに接続し、同時導通の防止、およびゼロ電圧スイッチングの実現のために、オフの期間（デッドタイム期間）以外はどちらかが必ずオンするように昇圧コンバータ部Ａのスイッチングを制御する。【選択図】      図１
2010178433.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を任意の直流電圧に変換するスイッチング電源装置において、
前記直流電圧の正電位点と基準電位点との間に直列に接続される第１、第２のスイッチ素子を有し、一方のスイッチ素子がオンして他方のスイッチ素子がオフとなる期間、両方のスイッチ素子が共にオフとなる期間、他方のスイッチ素子がオフして他方のスイッチ素子がオンとなる期間を周期的に繰り返すスイッチング回路と、
前記第１のスイッチ素子のオン・オフにより入力直流電圧を昇圧するもので、入力電圧をＶin、出力電圧をＶout、オン時間とスイッチング時間の比であるデューティをＤとしたとき、Ｖout＝１／（１−Ｄ)×Ｖinとなる基本式が成立する昇圧コンバータ部と、
前記昇圧コンバータ部にシリーズに接続され、前記第２のスイッチ素子のオン・オフにより前記昇圧コンバータ部の出力をトランスで変換出力するもので、前記トランスの２次巻数と１次巻数の比をｎとしたとき、Ｖout＝ｎ×Ｄ×（１−Ｄ)×Ｖinとなる基本式が成立するフォワードコンバータ部と
を具備することを特徴とするスイッチング電源装置。
【請求項２】
交流を入力して直流電圧に変換し、当該直流電圧を前記入力電圧Ｖinとすることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記フォワードコンバータ部の出力部に力率改善のための整流回路を接続したことを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば商用電源から生成される交流電圧または直流電圧を任意の直流電圧に変換するスイッチング電源装置に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置において、例えば特許文献１に示される一般的なコンバータは、入力電圧幅に対してオン時間とスイッチング時間の比であるデューティ変化量が大きく、高電圧入力時にデューティが狭くなりすぎることによる実効電流の増加、昇圧コンバータ部の整流ダイオード部の導通損失、スイッチング素子部のスイッチング損失等による効率の悪化の問題、昇圧コンバータのハードスイッチングによるノイズの増加の問題があった。
【０００３】
また、交流入力時の力率を改善するため、特許文献２に代表されるように昇圧コンバータとＤＣ／ＤＣコンバータを組み合わせた回路は各コンバータ制御を独立させるのが一般的であり、部品点数が増加し、コストアップ、信頼性低下につながる。
【０００４】
また、特許文献３及び特許文献４に示されるように、昇圧コンバータとフォワードコンバータの組み合わせの回路で２つのコンバータを同時に制御する方式も提案されているが、同時に制御する場合、昇圧コンバータの出力の電圧が大きくなりすぎて、昇圧コンバータのスイッチング素子の耐圧を上げる必要がある。同時に、効率の低下を招き、それを抑えるため、余分な回路を追加する必要があり、信頼性の低下につながる。
【特許文献１】特開２００８−０５４３７８号公報
【特許文献２】特開２００６−３０４４３０号公報
【特許文献３】特許２００４−００７９０７号公報
【特許文献４】特開平０８−５０３０２４号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記したように従来のスイッチング電源装置では、入力電圧幅に対してデューティ変化量が大きく、高電圧入力時にデューティが狭くなりすぎて、実効電流が増大して効率が悪化する等の問題を生じている。また、交流入力時に、昇圧コンバータとフォワードコンバータを同時に制御する方式を採用すると、昇圧コンバータの出力電圧が大きくなりすぎて効率低下を招く。
【０００６】
本発明の目的は、上記の問題を解決し、入力電圧幅に対してデューティ変化量を抑え、高電圧入力時のデューティが広がって実効電流を減少させて効率を改善することができ、さらに交流入力時に昇圧コンバータとフォワードコンバータを同時に制御する方式に比べて昇圧コンバータの出力電圧を低く抑えて効率を改善することのできるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明は、直流電圧を任意の直流電圧に変換するスイッチング電源装置において、前記直流電圧の正電位点と基準電位点との間に直列に接続される第１、第２のスイッチ素子を有し、一方のスイッチ素子がオンして他方のスイッチ素子がオフとなる期間、両方のスイッチ素子が共にオフとなる期間、他方のスイッチ素子がオフして他方のスイッチ素子がオンとなる期間を周期的に繰り返すスイッチング回路と、前記第１のスイッチ素子のオン・オフにより入力直流電圧を昇圧するもので、入力電圧をＶin、出力電圧をＶout、オン時間とスイッチング時間の比であるデューティをＤとしたとき、Ｖout＝１／（１−Ｄ)×Ｖinとなる基本式が成立する昇圧コンバータ部と、前記昇圧コンバータ部にシリーズに接続され、前記第２のスイッチ素子のオン・オフにより前記昇圧コンバータ部の出力をトランスで変換出力するもので、前記トランスの２次巻数と１次巻数の比をｎとしたとき、Ｖout＝ｎ×Ｄ×（１−Ｄ)×Ｖinとなる基本式が成立するフォワードコンバータ部とを具備する構成とする。
【０００８】
すなわち、本発明に係るスイッチング電源装置では、基本的に、特許文献１に示されるコンバータに昇圧コンバータ動作を追加することにより、入力電圧幅に対するデューティ変化量を抑え、高電圧入力時にもデューティが広くなるようにして実効電流を減少させて効率を改善する。また、交流入力時、昇圧コンバータとフォワードコンバータを同時に制御する場合に比べ、昇圧コンバータの出力電圧を低く抑えることで効率を改善する。
【発明の効果】
【０００９】
以上のように構成したことにより、本発明によれば、入力電圧幅に対してデューティ変化量を抑え、高電圧入力時のデューティが広がって実効電流を減少させて効率を改善することができ、さらに交流入力時に昇圧コンバータとフォワードコンバータを同時に制御する方式に比べて昇圧コンバータの出力電圧を低く抑えて効率を改善することのできるスイッチング電源装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１１】
図１は本発明に係るスイッチング電源装置の一実施形態の構成を示す回路図である。図１において、スイッチング電源装置１００の入力源は、交流入力の場合、交流電源１０で発生される交流電圧を整流器１１によって整流した直流電圧とし、直流入力の場合、整流器１１を通さず直流電圧が直接供給される。以下の説明では、整流器１１を通して電圧が供給されるものとする。
【００１２】
整流器１１の＋側は、コンデンサ１２、インダクタ１４それぞれの一方端に接続される。インダクタ１４の他方端は、スイッチ素子として用いられるＦＥＴ１５のソースと、同じくスイッチ素子として用いられるＦＥＴ１６のドレインと、コンデンサ１７の一方端に接続される。ＦＥＴ１５のドレイン側は、コンデンサ１３の一方端と、トランス１８の１次側の一方端に接続される。トランス１８の１次側の他方端は、トランス１９の１次側の一方端に接続される。トランス１９の１次側の他方端は、コンデンサ１７の他方端に接続される。ＦＥＴ１６のソースと、コンデンサ１３の他方端と、コンデンサ１２の他方端は、整流器１１の−側に接続される。
【００１３】
上記トランス１８の２次側の一方端は整流素子であるダイオード２０のカソードに接続される。トランス１８の２次側の他方端は、トランス１９の２次側の一方端と、コンデンサ２２の一方端と、正側出力端子＋Ｖoに接続される。トランス１９の２次側の他方端は、整流素子であるダイオード２１のカソードに接続される。ダイオード２０のアノードと、ダイオード２１のアノードと、コンデンサ２２の他方端は、いずれも負側出力端子−Ｖoに接続される。
【００１４】
ＦＥＴ１６はドライブ信号ＤＲＶ−Ａ、ＦＥＴ１５はドライブ信号ＤＲＶ−Ｂによりオン／オフ制御されるもので、これらのドライブ信号ＤＲＶ−Ａ、ドライブ信号ＤＲＶ−Ｂによって同時導通の防止、およびゼロ電圧スイッチングの実現のために、オフの期間（デッドタイム期間）以外はどちらかが必ずオンするように制御される。
【００１５】
ゼロ電圧スイッチングのため、ＦＥＴ１５または１６と並列にコンデンサを挿入しても同様の効果が得られる。コンデンサ１７、トランス１８、トランス１９の接続の順序を変えて構成しても同様の効果が得られる。ゼロ電圧スイッチングのため、コンデンサ１７、トランス１８、トランス１９とシリーズにインダクタンスを挿入しても同様の効果が得られる。トランス１８、トランス１９は多出力化のため、２巻線以上の構成にしても同様の効果が得られる。
【００１６】
ダイオード２０または２１は、極性を逆にすると出力電圧の極性が変わるだけで、同様な効果が得られる。また、入力側にフィルタ回路、突入防止回路、電流検出抵抗等を設けても、機能的には変わらずに同様の効果が得られる。
【００１７】
上記構成において、コンデンサ１２，１３、ＦＥＴ１５は昇圧コンバータ部Ａを構成する。また、ＦＥＴ１６、コンデンサ１７、トランス１８，１９、ダイオード２０，２１、コンデンサ２２はフォワードコンバータ部Ｂを構成する。
【００１８】
上記構成によるスイッチング電源装置において、以下、図２に示す特許文献１に示されるコンバータの入力電圧と出力電圧との関係式を満たす回路方式によるスイッチング電源装置と、図３に示す昇圧コンバータとフォワードコンバータとの組み合わせによるスイッチング電源装置と比較し、図４に示す各部の出力波形を参照して、その動作について説明する。
【００１９】
ここで、図１に示す装置がトランス１８を用いているのに対し、図２に示す装置ではインダクタ１８′を用いている点が異なる。また、図３に示す装置において、インダクタ３１、スイッチ素子（ＦＥＴ）３２、ダイオード３３及びコンデンサ３４が昇圧コンバータ部Ａを構成し、スイッチ素子（ＦＥＴ）１６、トランス１９、ダイオード２０，２１、インダクタ１８′、コンデンサ２２がフォワードコンバータ部Ｂを構成している。
【００２０】
尚、説明を簡単にするため、ここではスイッチ素子（ＦＥＴ）１５，１６、トランス１８，１９、インダクタ１４の電圧降下、トランス１８，１９、インダクタ１４の漏れインダクタンス、デッドタイムは無視し、整流回路１１を省略し、入力源は直流電圧とする。また、ドライブ信号ＤＲＶ−Ｂにはドライブ信号ＤＲＶ−Ａの反転された信号が入力されるとする。
【００２１】
また、図４において、（ａ）はドライブ信号ＤＲＶ−Ａ、（ｂ）はドライブ信号ＤＲＶ−Ｂ、（ｃ）はＦＥＴ１６に印加される電圧Ｖsw、（ｄ）はトランス１８の１次側に印加される電圧Ｖpri1、（ｅ）はトランス１９の１次側に印加される電圧Ｖpri2、（ｆ）はインダクタ１４に流れる電流Ｉin、（ｇ）はトランス１８、トランス１９、及びコンデンサ１７に流れる電流Ｉpri、（ｈ）はダイオード２１に流れる電流Ｉrec1、（ｉ）はダイオード２２に流れる電流Ｉrec2、（ｊ）はＦＥＴ１６に流れる電流Ｉsw1、（ｋ）はＦＥＴ１５に流れる電流Ｉsw2である。また、図中の記号において、ＯＮはＤＲＶ−ＡおよびＤＲＶ−Ｂ信号がオンの状態、ＯＦＦはＤＲＶ−ＡおよびＤＲＶ−Ｂ信号がオフの状態、Ｖinは入力電圧、Ｖboostはコンデンサ１３に印加される電圧、Ｄはデューティ、Ｖoutは出力電圧、ｎはトランス１８およびトランス１９の巻数比、Ｌinはインダクタ１４のインダクタンス、Ｌpri1はトランス１８の１次側インダクタンス、Ｌpri2はトランス１９の１次側インダクタンス、Ｔonはオン時間、Ｔoffはオフ時間、Ｉoutは出力電流を表す。
【００２２】
スイッチング電源装置１００の入力電圧をＶin、出力電圧をＶout、昇圧コンバータ部Ａの出力電圧をＶboost、ＦＥＴ１６がオンする期間をＴonとし、ＦＥＴ１５がオンする期間（ＦＥＴ１６がオフする期間）をＴoffとし、スイッチング周期をＴswとしたとき、次式が成立する。  
Ｔsw＝Ｔon＋Ｔoff                                               （１）  
このとき、デューティＤを次式で定義する。  
Ｄ＝Ｔon／Ｔsw                                                  （２）
トランス１９の１次側の巻数をＮp1、２次側の巻数をＮs1、トランス２０の１次側の巻数をＮp2、２次側の巻数をＮs2としたとき、巻数比ｎを次式のように定義する。  
ｎ＝Ｎs1／Ｎp1＝Ｎs2／Ｎp2                                      （３）  
このとき、コンデンサ１３に印加される電圧Ｖboostは次式で表わされる。  
Ｖboost＝Ｖin／（１−Ｄ）                                       （４）
また、Ｖboostの電圧とＶoutの電圧との関係は次式で表わされる。  
Ｖout＝ｎ×Ｄ×（１−Ｄ）×Ｖboost                              （５）  
（４）式及び（５）式より、ＶinとＶoutの関係式は次式で表される。  
Ｖout＝ｎ×Ｄ×（１−Ｄ）×Ｖin／（１−Ｄ）  
＝ｎ×Ｄ×Ｖin                                             （６）  
これは、フォワードコンバータ部（降圧型）の入力と出力の関係式と同じとなる。
【００２３】
ここで、特許文献１のコンバータ（図２）との比較のため、巻数比ｎが０．１２のときと０．２４のときの入力電圧とデューティの対比表を表１、表２に示す。Ｖoutが１２Ｖ、Ｖinが４００Ｖ時に、本発明による方式の場合、デューティが０．２５となるのに対して、特許文献１のコンバータでは０．１２５となり、本発明の方式の方が大きくなっていることが判る。
【表１】
2010178433.tif 000003
【００２４】
【表２】
2010178433.tif 000004
【００２５】
次に、図３に示す昇圧コンバータ部Ａとフォワードコンバータ部Ｂとの組み合わせのコンバータ方式と比較する。
【００２６】
Ｖin、Ｖout、Ｖc、Ｄ、ｎは本方式の定義と同じとした場合、昇圧コンバータ部の出力電圧Ｖboostは次式で表わされる。  
Ｖboost＝Ｖin／（１−Ｄ）                                       （７）  
また、Ｖboostの電圧とＶoutの電圧との関係は次式で表わされる。  
Ｖout＝ｎ×Ｄ×Ｖboost                                          （８）
（７）式、（８）式より、ＶinとＶoutの関係式は次式で表される  
Ｖout＝ｎ×Ｄ×Ｖin／（１−Ｄ）                                   
＝ｎ×Ｄ／（１−Ｄ）×Ｖin                                 （９）
ここで、昇圧コンバータとフォワードコンバータとの組み合わせのコンバータとの比較のため、巻数比ｎが０．１２のときと０．０６のときの入力電圧とＶboostの対比表を表３、表４に示す。Ｖoutが１２Ｖ、Ｖinが４００Ｖの時に、本発明による方式の場合、Ｖboostの電圧が５３３Ｖとなるのに対して、昇圧コンバータとフォワードコンバータとの組み合わせのコンバータ方式では６００Ｖとなり、本発明による方式の方が低くなっていることが判る。
【表３】
2010178433.tif 000005
【００２７】
【表４】
2010178433.tif 000006
【００２８】
また、インダクタ１４の設定により、入力電流をマイナス側に流すことが可能なため、マイナス側に流れている期間にスイッチ素子１６をオンすることにより、ゼロ電圧スイッチングが可能となり、スイッチング損失が低減し、効率が向上する。
【００２９】
以上に述べたように、本発明に係る実施形態の構成によれば、特許文献１のコンバータに比べ、より広範囲の入力電圧に対応することができ、昇圧コンバータとフォワードコンバータとの組み合わせのコンバータ方式に比して、昇圧コンバータ後の電圧も低く抑えられ、ゼロ電圧スイッチングも可能なため、高い効率を実現することができる。
【００３０】
尚、本発明は前述した実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。
【００３１】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００３２】
【図１】本発明に係るスイッチング電源装置の一実施形態の構成を示す回路図。
【図２】上記実施形態との比較のために、特許文献１に示されるコンバータの入力電圧と出力電圧との関係を満たすスイッチング電源装置の例を示す回路図。
【図３】上記実施形態との比較のために、昇圧コンバータ部Ａとフォワードコンバータ部Ｂとの組み合わせによるスイッチング電源装置を示す回路図。
【図４】図１に示す回路構成において、各部の信号波形を示す波形図。
【符号の説明】
【００３３】
Ａ…昇圧コンバータ部、Ｂ…フォワードコンバータ部、１１…整流器、１２，１３，２２…コンデンサ、１４…インダクタ、１５，１６，３２…ＦＥＴ、１７，３４…コンデンサ、１８，１９…トランス、２０，２１，３３…ダイオード、１８′，３１…インダクタ。
【図１】
2010178433.tif 000007
【図２】
2010178433.tif 000008
【図３】
2010178433.tif 000009
【図４】
2010178433.tif 000010