(57)【要約】【課題】負荷に電流を安定して供給し、かつ電力効率の低下および回路面積の増大を防ぐことが可能な半導体装置およびそれを備えた電子機器を提供する。【解決手段】半導体装置１０１は、半導体基板Ｂと、半導体基板Ｂに形成され、負荷Ｘに電流を供給する定電流回路３１と、半導体基板Ｂに形成され、基準電圧を生成する基準電圧生成回路２１を含み、定電流回路３１の出力段の電圧レベルと基準電圧とを比較し、比較結果に基づいて、負荷Ｘに供給する電圧を調整するための検出信号を出力する飽和検出回路３２とを備え、定電流回路３１の出力段１１と基準電圧生成回路２１の出力段１２とが同じ回路構成を有する。【選択図】図１
2010225891.tif 000002
【特許請求の範囲】
【請求項１】
負荷に電流を供給する半導体装置であって、
半導体基板と、
前記半導体基板に形成され、前記負荷に電流を供給する定電流回路と、
前記半導体基板に形成され、基準電圧を生成する基準電圧生成回路を含み、前記定電流回路の出力段の電圧レベルと前記基準電圧とを比較し、前記比較結果に基づいて、前記負荷に供給する電圧を調整するための検出信号を出力する飽和検出回路とを備え、
前記定電流回路の出力段と前記基準電圧生成回路の出力段とが同じ回路構成を有する半導体装置。
【請求項２】
前記半導体装置は、さらに、
前記負荷に電圧を供給し、前記飽和検出回路から受けた検出信号に基づいて、前記負荷に供給する電圧を調整する電圧供給回路を備える請求項１に記載の半導体装置。
【請求項３】
前記定電流回路は、
前記負荷に供給すべき電流の値を示す制御データをアナログ信号に変換する第１のデジタル／アナログ変換回路を含み、前記変換されたアナログ信号に基づいて、前記負荷に供給する電流を調整し、
前記基準電圧生成回路は、
前記制御データをアナログ信号に変換する第２のデジタル／アナログ変換回路を含み、前記変換されたアナログ信号に基づいて前記基準電圧を調整する請求項１に記載の半導体装置。
【請求項４】
前記半導体装置は、さらに、前記負荷に電流を供給するための外部端子を備え、
前記定電流回路は、
前記外部端子に結合された第１導通電極と、第２導通電極と、制御電極とを有する第１のトランジスタと、
前記第１のトランジスタの第２導通電極に結合された第１の抵抗と、
前記負荷に供給すべき電流の値を示す電圧を受ける第１入力端子と、前記第１のトランジスタの第２導通電極に結合された第２入力端子と、前記第１のトランジスタの制御電極に結合された出力端子とを有する第１のコンパレータとを含み、
前記飽和検出回路は、さらに、
前記外部端子に結合された第１入力端子と、第２入力端子と、出力端子とを有する第２のコンパレータを含み、
前記基準電圧生成回路は、
前記第２のコンパレータの第２入力端子に結合された第１導通電極と、第２導通電極と、制御電極とを有する第２のトランジスタと、
前記トランジスタの第２導通電極に結合された第２の抵抗とを含む請求項１に記載の半導体装置。
【請求項５】
前記半導体装置は、さらに、前記負荷に電流を供給するための外部端子を備え、
前記定電流回路は、
互いに結合された第１導通電極および制御電極と、固定電圧が供給される固定電圧ノードに結合された第２導通電極とを有する第１のトランジスタと、
前記外部端子に結合された第１導通電極と、前記固定電圧ノードに結合された第２導通電極と、前記第１のトランジスタの制御電極および第１導通電極に結合された制御電極とを有する第２のトランジスタとを含み、
前記基準電圧生成回路は、
互いに結合された第１導通電極および制御電極と、前記固定電圧ノードに結合された第２導通電極とを有する第３のトランジスタを含み、
前記飽和検出回路は、さらに、
前記外部端子に結合された第１入力端子と、前記第３のトランジスタの第１導通電極および制御電極に結合された第２入力端子と、出力端子とを有するコンパレータを含む請求項１に記載の半導体装置。
【請求項６】
前記負荷は発光素子である請求項１に記載の半導体装置。
【請求項７】
負荷と、
前記負荷に電流を供給する半導体装置とを備え、
前記半導体装置は、
半導体基板と、
前記半導体基板に形成され、前記負荷に電流を供給する定電流回路と、
前記半導体基板に形成され、基準電圧を生成する基準電圧生成回路を含み、前記定電流回路の出力段の電圧レベルと前記基準電圧とを比較し、前記比較結果に基づいて、前記負荷に供給する電圧を調整するための検出信号を出力する飽和検出回路とを含み、
前記定電流回路の出力段と前記基準電圧生成回路の出力段とが同じ回路構成を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびそれを備えた電子機器に関し、特に、負荷に電流を供給する半導体装置およびそれを備えた電子機器に関する。
【背景技術】
【０００２】
携帯電話機および液晶テレビ等の電子機器では、たとえば、ＬＥＤ（Light-Emitting Diode）素子をＬＣＤ（Liquid Crystal Display）のバックライトとして用いている。
【０００３】
ＬＥＤを駆動する技術として、たとえば、特許文献１には、以下のような構成が開示されている。すなわち、ＬＥＤを駆動する技術として、たとえば、特許文献１には、以下のような構成が開示されている。すなわち、発光ダイオード駆動装置は、発光ダイオードのアノードに与える駆動電圧を生成する駆動電圧生成部と、上記発光ダイオードに流れる駆動電流のパルス幅変調制御を行なう駆動電流制御部と、上記駆動電圧をモニタし、上記駆動電流のオフ期間中には、所定の参照電圧を基準として、当該オフ期間に生じた上記駆動電圧の変動分が重畳されたモニタ電圧を生成するモニタ電圧生成部とを備え、上記駆動電圧生成部は、上記駆動電流のオン期間には、上記発光ダイオードのカソードから引き出される帰還電圧が上記参照電圧と一致するように、上記駆動電圧のフィードバック制御を行い、上記駆動電流のオフ期間には、上記モニタ電圧が上記参照電圧と一致するように、上記駆動電圧のフィードバック制御を行なう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６１−１６３７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、このような電子機器は、たとえば、ＬＥＤに電流を供給する定電流回路を備える。ここで、この定電流回路の飽和領域、すなわち定電流回路に十分な電圧が供給されず、この供給電圧に応じて定電流回路の出力電流が変化する領域においては、負荷であるＬＥＤが所望の輝度で発光しなくなってしまう。
【０００６】
このような定電流回路の飽和を防ぐために、定電流回路に供給される電圧のレベルと基準電圧とを比較することにより、定電流回路の飽和を検出する飽和検出回路を設ける構成が考えられる。
【０００７】
ここで、たとえば、定電流回路の出力段にはＬＥＤに電流を供給するためのトランジスタが設けられており、このトランジスタのオン抵抗が、製造ばらつきおよび周囲温度によって変化する。これにより、定電流回路が定電流領域から飽和領域へ移行する境目の定電流回路への供給電圧レベル（以下、飽和閾値電圧とも称する。）が変化する。
【０００８】
このため、従来では、飽和検出回路が用いる基準電圧は飽和閾値電圧に対して製造ばらつきおよび周囲温度を考慮したマージンを持たせた値に設定する必要があった。基準電圧にマージンを持たせるためには、ＬＥＤに供給する電圧を大きく設定する必要があり、電力効率が低下してしまうという問題点があった。あるいは、基準電圧にマージンを持たせるために、定電流回路の出力段におけるトランジスタのサイズを大きくしてそのオン抵抗を小さくする必要があり、回路面積が増大してしまうという問題点があった。
【０００９】
しかしながら、特許文献１記載には、このような問題点を解決するための構成は開示されていない。
【００１０】
本発明は、上述の課題を解決するためになされたもので、その目的は、負荷に電流を安定して供給し、かつ電力効率の低下および回路面積の増大を防ぐことが可能な半導体装置およびそれを備えた電子機器を提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明のある局面に係わる半導体装置は、負荷に電流を供給する半導体装置であって、半導体基板と、半導体基板に形成され、負荷に電流を供給する定電流回路と、半導体基板に形成され、基準電圧を生成する基準電圧生成回路を含み、定電流回路の出力段の電圧レベルと基準電圧とを比較し、比較結果に基づいて、負荷に供給する電圧を調整するための検出信号を出力する飽和検出回路とを備え、定電流回路の出力段と基準電圧生成回路の出力段とが同じ回路構成を有する。
【００１２】
好ましくは、半導体装置は、さらに、負荷に電圧を供給し、飽和検出回路から受けた検出信号に基づいて、負荷に供給する電圧を調整する電圧供給回路を備える。
【００１３】
好ましくは、定電流回路は、負荷に供給すべき電流の値を示す制御データをアナログ信号に変換する第１のデジタル／アナログ変換回路を含み、変換されたアナログ信号に基づいて、負荷に供給する電流を調整し、基準電圧生成回路は、制御データをアナログ信号に変換する第２のデジタル／アナログ変換回路を含み、変換されたアナログ信号に基づいて基準電圧を調整する。
【００１４】
好ましくは、半導体装置は、さらに、負荷に電流を供給するための外部端子を備え、定電流回路は、外部端子に結合された第１導通電極と、第２導通電極と、制御電極とを有する第１のトランジスタと、第１のトランジスタの第２導通電極に結合された第１の抵抗と、負荷に供給すべき電流の値を示す電圧を受ける第１入力端子と、第１のトランジスタの第２導通電極に結合された第２入力端子と、第１のトランジスタの制御電極に結合された出力端子とを有する第１のコンパレータとを含み、飽和検出回路は、さらに、外部端子に結合された第１入力端子と、第２入力端子と、出力端子とを有する第２のコンパレータを含み、基準電圧生成回路は、第２のコンパレータの第２入力端子に結合された第１導通電極と、第２導通電極と、制御電極とを有する第２のトランジスタと、トランジスタの第２導通電極に結合された第２の抵抗とを含む。
【００１５】
好ましくは、半導体装置は、さらに、負荷に電流を供給するための外部端子を備え、定電流回路は、互いに結合された第１導通電極および制御電極と、固定電圧が供給される固定電圧ノードに結合された第２導通電極とを有する第１のトランジスタと、外部端子に結合された第１導通電極と、固定電圧ノードに結合された第２導通電極と、第１のトランジスタの制御電極および第１導通電極に結合された制御電極とを有する第２のトランジスタとを含み、基準電圧生成回路は、互いに結合された第１導通電極および制御電極と、固定電圧ノードに結合された第２導通電極とを有する第３のトランジスタを含み、飽和検出回路は、さらに、外部端子に結合された第１入力端子と、第３のトランジスタの第１導通電極および制御電極に結合された第２入力端子と、出力端子とを有するコンパレータを含む。
【００１６】
好ましくは、負荷は発光素子である。
上記課題を解決するために、本発明のある局面に係わる電子機器は、負荷と、負荷に電流を供給する半導体装置とを備え、半導体装置は、半導体基板と、半導体基板に形成され、負荷に電流を供給する定電流回路と、半導体基板に形成され、基準電圧を生成する基準電圧生成回路を含み、定電流回路の出力段の電圧レベルと基準電圧とを比較し、比較結果に基づいて、負荷に供給する電圧を調整するための検出信号を出力する飽和検出回路とを含み、定電流回路の出力段と基準電圧生成回路の出力段とが同じ回路構成を有する。
【発明の効果】
【００１７】
本発明によれば、負荷に電流を安定して供給し、かつ電力効率の低下および回路面積の増大を防ぐことができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施の形態に係る電子機器の構成を示す図である。
【図２】（ａ）は、飽和閾値電圧に対する追従機能を有しない従来の半導体装置における基準電圧およびトランジスタの設計例を示す図である。（ｂ）は、本発明の第１の実施の形態に係る半導体装置における基準電圧およびトランジスタの設計例を示す図である。
【図３】（ａ）は、飽和閾値電圧に対する追従機能を有しない従来の半導体装置における基準電圧およびトランジスタの設計例を示す図である。（ｂ）は、本発明の第１の実施の形態に係る半導体装置における基準電圧およびトランジスタの設計例を示す図である。
【図４】本発明の第２の実施の形態に係る電子機器の構成を示す図である。
【図５】本発明の第１の実施の形態に係る電子機器の構成を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２０】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る電子機器の構成を示す図である。
【００２１】
図１を参照して、電子機器２０１は、半導体装置１０１と、たとえばＬＥＤである負荷Ｘとを備える。半導体装置１０１は、定電流回路３１と、飽和検出回路３２と、ＤＣ／ＤＣコンバータ（電圧供給回路）３３と、半導体基板Ｂと、端子ＴＬｘ，ＴＶとを備える。定電流回路３１は、コンパレータＣＭＰ１と、ＮチャネルＭＯＳトランジスタＭ１と、抵抗Ｒ１とを含む。飽和検出回路３２は、コンパレータＣＭＰ２と、基準電圧生成回路２１とを含む。基準電圧生成回路２１は、定電流源ＩＳ１と、バイアス電圧生成回路１３と、ＮチャネルＭＯＳトランジスタＭ２と、抵抗Ｒ２とを含む。
【００２２】
定電流回路３１と、飽和検出回路３２と、ＤＣ／ＤＣコンバータ３３とは、１つの半導体チップに含まれる、すなわち同じ半導体基板Ｂに形成されている。
【００２３】
ＮチャネルＭＯＳトランジスタＭ１および抵抗Ｒ１は、定電流回路３１の出力段回路１１を構成する。ＮチャネルＭＯＳトランジスタＭ２および抵抗Ｒ２は、基準電圧生成回路２１の出力段回路１２を構成する。
【００２４】
定電流回路３１は、端子ＴＬｘを介して負荷Ｘから電流ＩＬｘを定電流回路３１内へ引き込む。
【００２５】
飽和検出回路３２は、定電流回路３１の飽和すなわちＮチャネルＭＯＳトランジスタＭ１の飽和を検出する。より詳細には、飽和検出回路３２は、基準電圧Ｖｒｅｆを生成する基準電圧生成回路２１を含み、定電流回路３１の出力段回路１１の電圧レベルＶＬｘと基準電圧Ｖｒｅｆとを比較し、この比較結果に基づいて、負荷Ｘに供給する電圧を調整するための検出信号ＶＣＯＮＴをＤＣ／ＤＣコンバータ３３へ出力する。
【００２６】
ＤＣ／ＤＣコンバータ３３は、飽和検出回路３２から受けた検出信号ＶＣＯＮＴに基づいて、負荷Ｘに供給する電圧を調整する。より詳細には、ＤＣ／ＤＣコンバータ３３は、たとえば電源電圧Ｖｄを昇圧した電圧を端子ＴＶ経由で負荷Ｘに供給し、飽和検出回路３２から受けた検出信号ＶＣＯＮＴに基づいて昇圧率を変更する。
【００２７】
負荷Ｘは、たとえばＬＥＤ等の発光素子であり、半導体装置１０１から供給される電流ＩＬｘに基づいて光を発する。
【００２８】
半導体装置１０１では、定電流回路３１の出力段回路１１と基準電圧生成回路２１の出力段回路１２とが同じ回路構成を有する。
【００２９】
より詳細には、定電流回路３１において、ＮチャネルＭＯＳトランジスタＭ１は、端子ＴＬｘに接続されたドレインと、ソースと、ゲートとを有する。抵抗Ｒ１は、ＮチャネルＭＯＳトランジスタＭ１のソースに接続された第１端と、固定電圧たとえば接地電圧Ｖｓの供給される接地ノードＶｓに結合された第２端とを有する。コンパレータＣＭＰ１は、制御電圧ＶＩＣＴを受ける非反転入力端子と、ＮチャネルＭＯＳトランジスタＭ１のソースに接続された反転入力端子と、ＮチャネルＭＯＳトランジスタＭ１のゲートに接続された出力端子とを有する。
【００３０】
飽和検出回路３２において、コンパレータＣＭＰ２は、端子ＴＬｘに接続された反転入力端子と、定電流源ＩＳ１の出力に接続された非反転入力端子と、出力端子とを有する。ＮチャネルＭＯＳトランジスタＭ２は、コンパレータＣＭＰ２の非反転入力端子に接続されたドレインと、ソースと、ゲートとを有する。抵抗Ｒ２は、ＮチャネルＭＯＳトランジスタＭ２のソースに接続された第１端と、接地ノードＶｓに結合された第２端とを有する。
【００３１】
コンパレータＣＭＰ１は、ＮチャネルＭＯＳトランジスタＭ１のソース電圧が制御電圧ＶＩＣＴと等しくなるように出力電圧を制御する。すなわち、コンパレータＣＭＰ１は、ＮチャネルＭＯＳトランジスタＭ１のソースおよび抵抗Ｒ１の接続ノードにおける電圧と制御電圧ＶＩＣＴとを比較し、この比較結果に基づいてＮチャネルＭＯＳトランジスタＭ１のゲートへ電圧を出力する。なお、制御電圧ＶＩＣＴは、負荷Ｘに供給すべき電流の値たとえば負荷ＸであるＬＥＤの輝度を示している。
【００３２】
ＮチャネルＭＯＳトランジスタＭ１は、ゲートにおいてコンパレータＣＭＰ１から受けた電圧に基づいてオンし、電流ＩＬｘを出力する。この電流ＩＬｘが、負荷Ｘに供給される。そして、ＮチャネルＭＯＳトランジスタＭ１のドレイン電圧すなわちＤＣ／ＤＣコンバータ３３から負荷Ｘおよび端子ＴＬｘを介して供給される電圧のレベルが十分に大きい場合には、ＮチャネルＭＯＳトランジスタＭ１は定電流領域で動作する。この定電流領域において、抵抗Ｒ１の抵抗値をＲ１とし、ＮチャネルＭＯＳトランジスタＭ１のオン抵抗値をＲｏｎ１とすると、定電流回路３１の出力段回路１１の電圧レベルＶＬｘすなわち端子ＴＬｘにおける電圧レベルは以下の式（１）で表わされる。
【００３３】
ＶＬｘ＝ＩＬｘ×（Ｒ１＋Ｒｏｎ１）  ・・・（１）
一方、ＮチャネルＭＯＳトランジスタＭ１のドレイン電圧すなわちＤＣ／ＤＣコンバータ３３から負荷Ｘおよび端子ＴＬｘを介して供給される電圧のレベルが十分に大きくない場合には、ＮチャネルＭＯＳトランジスタＭ１は飽和領域で動作する。この飽和領域においては、ＤＣ／ＤＣコンバータ３３から負荷Ｘおよび端子ＴＬｘを介して供給される電圧のレベルに応じてＮチャネルＭＯＳトランジスタＭ１の出力電流ＩＬｘが変化する。
【００３４】
コンパレータＣＭＰ２は、ＮチャネルＭＯＳトランジスタＭ２のドレインにおける電圧を基準電圧Ｖｒｅｆとして非反転入力端子において受ける。
【００３５】
バイアス電圧生成回路１３は、ＮチャネルＭＯＳトランジスタＭ２のゲートにバイアス電圧を供給する。
【００３６】
定電流源ＩＳ１は、定電流Ｉｒｅｆを出力する。抵抗Ｒ２の抵抗値をＲ２とし、ＮチャネルＭＯＳトランジスタＭ２のオン抵抗値をＲｏｎ２とすると、基準電圧Ｖｒｅｆは以下の式（２）で表わされる。
【００３７】
Ｖｒｅｆ＝Ｉｒｅｆ×（Ｒ２＋Ｒｏｎ２）  ・・・（２）
図２（ａ）および図３（ａ）は、飽和閾値電圧に対する追従機能を有しない従来の半導体装置における基準電圧およびトランジスタの設計例を示す図である。図２（ｂ）および図３（ｂ）は、本発明の第１の実施の形態に係る半導体装置における基準電圧およびトランジスタの設計例を示す図である。
【００３８】
定電流回路３１の出力段回路１１におけるＮチャネルＭＯＳトランジスタＭ１のオン抵抗は、製造ばらつきおよび周囲温度によって変化する。これにより、飽和閾値電圧ＶDM1すなわち定電流回路３１が定電流領域Ａ２から飽和領域Ａ１へ移行する境目の電圧レベルが変化する。ここで、図２および図３におけるＶDM1WORSTは、飽和閾値電圧ＶDM1の最大値である。このため、図２（ａ）および図３（ａ）に示すように、従来では、飽和検出回路３２が用いる基準電圧Ｖｒｅｆは飽和閾値電圧ＶDM1に対して製造ばらつきおよび周囲温度を考慮したマージンを持たせた値に設定する必要があった。基準電圧Ｖｒｅｆにマージンを持たせるためには、負荷Ｘに供給する電圧を大きく設定する必要があり、電力効率が低下してしまうという問題点があった。あるいは、基準電圧Ｖｒｅｆにマージンを持たせるために、定電流回路３１の出力段回路１１におけるＮチャネルＭＯＳトランジスタＭ１のサイズを大きくしてそのオン抵抗を小さくする必要があり、回路面積が増大してしまうという問題点があった。
【００３９】
しかしながら、本発明の第１の実施の形態に係る半導体装置では、ＮチャネルＭＯＳトランジスタＭ１および抵抗Ｒ１の直列回路は、定電流回路３１の出力段回路１１を構成する。ＮチャネルＭＯＳトランジスタＭ２および抵抗Ｒ２の直列回路は、基準電圧生成回路２１の出力段回路１２を構成する。そして、定電流回路３１および飽和検出回路３２は、同じ半導体基板Ｂに形成されている。すなわち、定電流回路３１の出力段回路１１および基準電圧生成回路２１の出力段回路１２は同じ回路構成を有し、かつ同じ半導体基板Ｂに形成されている。
【００４０】
そうすると、ＮチャネルＭＯＳトランジスタＭ１およびＭ２は、同じ半導体基板Ｂにおいて形成されているため、ＮチャネルＭＯＳトランジスタＭ１のオン抵抗とＮチャネルＭＯＳトランジスタＭ２のオン抵抗との比率は、半導体装置１０１の製造ばらつきおよび周囲温度に関わらず略一定である。また、抵抗Ｒ１およびＲ２は、同じ半導体基板Ｂにおいて形成されているため、抵抗Ｒ１と抵抗Ｒ２との比率は、半導体装置１０１の製造ばらつきおよび周囲温度に関わらず略一定である。
【００４１】
したがって、式（１）および（２）より、本発明の第１の実施の形態に係る半導体装置では、製造ばらつきおよび周囲温度の変化による電圧レベルＶＬｘの変化に追従して、基準電圧Ｖｒｅｆを変化させることができる。
【００４２】
このような構成により、定電流回路３１の出力段回路１１の製造ばらつきおよび周囲温度による電気的特性の変化に追従して、飽和検出回路３２の基準電圧Ｖｒｅｆを変化させることができる。このため、飽和検出回路３２が用いる基準電圧Ｖｒｅｆを飽和閾値電圧ＶDM1に対してマージンを持たせた値に設定する必要がなくなる。これにより、負荷Ｘに供給する電圧を大きく設定する必要がなく、また、定電流回路３１の出力段回路１１におけるＮチャネルＭＯＳトランジスタＭ１のサイズを大きくしてそのオン抵抗を小さくする必要がない。
【００４３】
図２（ｂ）を参照して、本発明の第１の実施の形態に係る半導体装置では、電力効率を向上させたい場合には、定電流回路３１の出力段回路１１におけるＮチャネルＭＯＳトランジスタＭ１のサイズは従来と同じに設定する。その一方で、飽和検出回路３２の基準電圧Ｖｒｅｆを従来と比べて小さく設定する。これにより、負荷Ｘに供給されるＤＣ／ＤＣコンバータ３３の出力電圧すなわち昇圧率を小さく設定することができるため、電力効率を向上させることができる。
【００４４】
また、図３（ｂ）を参照して、本発明の第１の実施の形態に係る半導体装置では、回路を小型化したい場合には、飽和検出回路３２の基準電圧Ｖｒｅｆを従来と同じに設定する。その一方で、定電流回路３１の出力段回路１１におけるＮチャネルＭＯＳトランジスタＭ１のサイズは従来と比べて小さく設定する。これにより、半導体装置の小型化を図ることができる。
【００４５】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００４６】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて電流調整機能を追加した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
【００４７】
図４は、本発明の第２の実施の形態に係る電子機器の構成を示す図である。
図４を参照して、電子機器２０２は、半導体装置１０２と、たとえばＬＥＤである負荷Ｘとを備える。半導体装置１０２は、定電流回路４１と、飽和検出回路４２と、ＤＣ／ＤＣコンバータ（電圧供給回路）３３と、半導体基板Ｂと、端子ＴＬｘ，ＴＶとを備える。
【００４８】
定電流回路４１は、コンパレータＣＭＰ１と、ＮチャネルＭＯＳトランジスタＭ１と、抵抗Ｒ１と、Ｄ／Ａコンバータ１４とを含む。飽和検出回路４２は、コンパレータＣＭＰ２と、基準電圧生成回路２２とを含む。基準電圧生成回路２２は、Ｄ／Ａコンバータ１５と、バイアス電圧生成回路１３と、ＮチャネルＭＯＳトランジスタＭ２と、抵抗Ｒ２とを含む。
【００４９】
定電流回路４１と、飽和検出回路４２と、ＤＣ／ＤＣコンバータ３３とは、１つの半導体チップに含まれる、すなわち同じ半導体基板Ｂに形成されている。
【００５０】
ＮチャネルＭＯＳトランジスタＭ１および抵抗Ｒ１は、定電流回路４１の出力段回路１１を構成する。ＮチャネルＭＯＳトランジスタＭ２および抵抗Ｒ２は、基準電圧生成回路２２の出力段回路１２を構成する。
【００５１】
定電流回路４１は、端子ＴＬｘを介して負荷Ｘに電流ＩＬｘを供給する。
飽和検出回路４２は、定電流回路４１の飽和すなわちＮチャネルＭＯＳトランジスタＭ１の飽和を検出する。より詳細には、飽和検出回路４２は、基準電圧Ｖｒｅｆを生成する基準電圧生成回路２２を含み、定電流回路４１の出力段回路１１の電圧レベルＶＬｘと基準電圧Ｖｒｅｆとを比較し、この比較結果に基づいて、負荷Ｘに供給する電圧を調整するための検出信号ＶＣＯＮＴをＤＣ／ＤＣコンバータ３３へ出力する。
【００５２】
ＤＣ／ＤＣコンバータ３３は、飽和検出回路４２から受けた検出信号ＶＣＯＮＴに基づいて、負荷Ｘに供給する電圧を調整する。より詳細には、ＤＣ／ＤＣコンバータ３３は、たとえば電源電圧Ｖｄを昇圧した電圧を端子ＴＶ経由で負荷Ｘに供給し、飽和検出回路４２から受けた検出信号ＶＣＯＮＴに基づいて昇圧率を変更する。
【００５３】
負荷Ｘは、たとえばＬＥＤ等の発光素子であり、半導体装置１０２から供給される電流ＩＬｘに基づいて光を発する。
【００５４】
半導体装置１０２では、定電流回路４１の出力段回路１１と基準電圧生成回路２２の出力段回路１２とが同じ回路構成を有する。
【００５５】
より詳細には、定電流回路４１において、ＮチャネルＭＯＳトランジスタＭ１は、端子ＴＬｘに接続されたドレインと、ソースと、ゲートとを有する。抵抗Ｒ１は、ＮチャネルＭＯＳトランジスタＭ１のソースに接続された第１端と、固定電圧たとえば接地電圧Ｖｓの供給される接地ノードＶｓに結合された第２端とを有する。コンパレータＣＭＰ１は、制御電圧ＶＩＣＴを受ける非反転入力端子と、ＮチャネルＭＯＳトランジスタＭ１のソースに接続された反転入力端子と、ＮチャネルＭＯＳトランジスタＭ１のゲートに接続された出力端子とを有する。
【００５６】
飽和検出回路４２において、コンパレータＣＭＰ２は、端子ＴＬｘに接続された反転入力端子と、Ｄ／Ａコンバータ１５に接続された非反転入力端子と、出力端子とを有する。ＮチャネルＭＯＳトランジスタＭ２は、コンパレータＣＭＰ２の非反転入力端子に接続されたドレインと、ソースと、ゲートとを有する。抵抗Ｒ２は、ＮチャネルＭＯＳトランジスタＭ２のソースに接続された第１端と、接地ノードＶｓに結合された第２端とを有する。
【００５７】
Ｄ／Ａコンバータ１４は、負荷Ｘに供給すべき電流の値を示す制御データＩＣＯＮＴをアナログ信号に変換する。定電流回路４１は、Ｄ／Ａコンバータ１４によって変換されたアナログ信号に基づいて、負荷Ｘに供給する電流を調整する。
【００５８】
また、Ｄ／Ａコンバータ１５は、制御データＩＣＯＮＴをアナログ信号に変換する。飽和検出回路４２は、Ｄ／Ａコンバータ１５によって変換されたアナログ信号に基づいて基準電圧Ｖｒｅｆを調整する。
【００５９】
より詳細には、Ｄ／Ａコンバータ１４は、デジタル信号である制御データＩＣＯＮＴを受けて、制御データＩＣＯＮＴをアナログ電圧である制御電圧ＶＩＣＴに変更し、コンパレータＣＭＰ１へ出力する。なお、制御データＩＣＯＮＴは、たとえば負荷ＸであるＬＥＤの輝度を示している。
【００６０】
コンパレータＣＭＰ１は、ＮチャネルＭＯＳトランジスタＭ１のソース電圧とＤ／Ａコンバータ１４から受けた制御電圧ＶＩＣＴとが等しくなるように出力電圧を制御する。すなわち、コンパレータＣＭＰ１は、ＮチャネルＭＯＳトランジスタＭ１のソースおよび抵抗Ｒ１の接続ノードにおける電圧と制御電圧ＶＩＣＴとを比較し、この比較結果に基づいてＮチャネルＭＯＳトランジスタＭ１のゲートへ電圧を出力する。
【００６１】
また、Ｄ／Ａコンバータ１５は、デジタル信号である制御データＩＣＯＮＴを受けて、制御データＩＣＯＮＴの値に応じて定電流ＩｒｅｆをＮチャネルＭＯＳトランジスタＭ２に供給する。
【００６２】
コンパレータＣＭＰ２は、ＮチャネルＭＯＳトランジスタＭ２のドレインにおける電圧を基準電圧Ｖｒｅｆとして非反転入力端子において受ける。
【００６３】
バイアス電圧生成回路１３は、ＮチャネルＭＯＳトランジスタＭ２のゲートにバイアス電圧を供給する。
【００６４】
このように、制御データＩＣＯＮＴの値を変更することにより、飽和閾値電圧ＶDM1すなわち定電流回路３２が定電流領域から飽和領域へ移行する境目の定電流回路３２への供給電圧レベルを調整することができる。すなわち、定電流回路３２の定電流領域において負荷Ｘに供給される電流を調整することができる。また、この調整に追従して、基準電圧Ｖｒｅｆを変化させることができる。
【００６５】
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第２の実施の形態に係る半導体装置では、本発明の第１の実施の形態に係る半導体装置と同様に、負荷に電流を安定して供給し、かつ電力効率の低下および回路面積の増大を防ぐことができる。
【００６６】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００６７】
＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて定電流回路の方式を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
【００６８】
図５は、本発明の第１の実施の形態に係る電子機器の構成を示す図である。
図５を参照して、電子機器２０３は、半導体装置１０３と、たとえばＬＥＤである負荷Ｘとを備える。半導体装置１０３は、定電流回路５１と、飽和検出回路５２と、ＤＣ／ＤＣコンバータ（電圧供給回路）３３と、半導体基板Ｂと、端子ＴＬｘ，ＴＶとを備える。定電流回路５１は、ＮチャネルＭＯＳトランジスタＭ１１，Ｍ１２と、定電流源ＩＳ１１とを含む。飽和検出回路５２は、コンパレータＣＭＰ１２と、基準電圧生成回路２３とを含む。基準電圧生成回路２３は、定電流源ＩＳ１２と、ＮチャネルＭＯＳトランジスタＭ２１とを含む。
【００６９】
定電流回路５１と、飽和検出回路５２と、ＤＣ／ＤＣコンバータ３３とは、１つの半導体チップに含まれる、すなわち同じ半導体基板Ｂに形成されている。
【００７０】
ＮチャネルＭＯＳトランジスタＭ１１およびＭ１２は、定電流回路５１の出力段回路を構成する。ＮチャネルＭＯＳトランジスタＭ２１は、基準電圧生成回路２３の出力段回路を構成する。
【００７１】
定電流回路５１は、端子ＴＬｘを介して負荷Ｘに電流ＩＬｘを供給する。
飽和検出回路５２は、定電流回路５１の飽和すなわちＮチャネルＭＯＳトランジスタＭ１１の飽和を検出する。より詳細には、飽和検出回路５２は、基準電圧Ｖｒｅｆを生成する基準電圧生成回路２３を含み、定電流回路５１の出力段回路の電圧レベルＶＬｘと基準電圧Ｖｒｅｆとを比較し、この比較結果に基づいて、負荷Ｘに供給する電圧を調整するための検出信号ＶＣＯＮＴをＤＣ／ＤＣコンバータ３３へ出力する。
【００７２】
ＤＣ／ＤＣコンバータ３３は、飽和検出回路５２から受けた検出信号ＶＣＯＮＴに基づいて、負荷Ｘに供給する電圧を調整する。より詳細には、ＤＣ／ＤＣコンバータ３３は、たとえば電源電圧Ｖｄを昇圧した電圧を端子ＴＶ経由で負荷Ｘに供給し、飽和検出回路５２から受けた検出信号ＶＣＯＮＴに基づいて昇圧率を変更する。
【００７３】
負荷Ｘは、たとえばＬＥＤ等の発光素子であり、半導体装置１０３から供給される電流ＩＬｘに基づいて光を発する。
【００７４】
半導体装置１０３では、定電流回路５１の出力段回路と基準電圧生成回路２３の出力段回路とが同じ回路構成を有する。
【００７５】
より詳細には、定電流回路５１において、ＮチャネルＭＯＳトランジスタＭ１２は、定電流源ＩＳ１１に接続されたドレインと、このドレインに接続されたゲートと、固定電圧たとえば接地電圧Ｖｓの供給される接地ノードＶｓに結合されたソースとを有する。
【００７６】
ＮチャネルＭＯＳトランジスタＭ１１は、端子ＴＬｘに接続されたドレインと、接地ノードＶｓに結合されたソースと、ＮチャネルＭＯＳトランジスタＭ１２のゲートおよびドレインに接続されたゲートとを有する。
【００７７】
飽和検出回路５２において、ＮチャネルＭＯＳトランジスタＭ２１は、互いに接続されたドレインおよびゲートと、接地ノードＶｓに結合されたソースとを有する。
【００７８】
コンパレータＣＭＰ１２は、端子ＴＬｘに接続された反転入力端子と、ＮチャネルＭＯＳトランジスタＭ２１のドレインおよびゲートならびに定電流源ＩＳ１２の出力に接続された非反転入力端子と、出力端子とを有する。
【００７９】
ＮチャネルＭＯＳトランジスタＭ１１およびＭ１２は、カレントミラー回路を構成している。すなわち、ＮチャネルＭＯＳトランジスタＭ１１およびＭ１２は、ＮチャネルＭＯＳトランジスタＭ１２が定電流源ＩＳ１１から受けた電流に対応する電流をＮチャネルＭＯＳトランジスタＭ１１から電流ＩＬｘとして出力する。この電流ＩＬｘが、負荷Ｘに供給される。そして、ＮチャネルＭＯＳトランジスタＭ１１のドレイン電圧すなわちＤＣ／ＤＣコンバータ３３から負荷Ｘおよび端子ＴＬｘを介して供給される電圧のレベルが十分に大きい場合には、ＮチャネルＭＯＳトランジスタＭ１１は定電流領域で動作する。この定電流領域において、ＮチャネルＭＯＳトランジスタＭ１１のオン抵抗値をＲｏｎ１１とすると、定電流回路５１の出力段回路の電圧レベルＶＬｘすなわち端子ＴＬｘにおける電圧レベルは以下の式（３）で表わされる。
【００８０】
ＶＬｘ＝ＩＬｘ×Ｒｏｎ１１  ・・・（３）
一方、ＮチャネルＭＯＳトランジスタＭ１１のドレイン電圧すなわちＤＣ／ＤＣコンバータ３３から負荷Ｘおよび端子ＴＬｘを介して供給される電圧のレベルが十分に大きくない場合には、ＮチャネルＭＯＳトランジスタＭ１１は飽和領域で動作する。この飽和領域においては、ＤＣ／ＤＣコンバータ３３から負荷Ｘおよび端子ＴＬｘを介して供給される電圧のレベルに応じてＮチャネルＭＯＳトランジスタＭ１１の出力電流ＩＬｘが変化する。
【００８１】
コンパレータＣＭＰ１２は、ＮチャネルＭＯＳトランジスタＭ２１のドレインおよびゲートにおける電圧を基準電圧Ｖｒｅｆとして非反転入力端子において受ける。
【００８２】
定電流源ＩＳ１２は、定電流Ｉｒｅｆを出力する。ＮチャネルＭＯＳトランジスタＭ２１のオン抵抗値をＲｏｎ２１とすると、基準電圧Ｖｒｅｆは以下の式（４）で表わされる。
【００８３】
Ｖｒｅｆ＝Ｉｒｅｆ×Ｒｏｎ２１  ・・・（４）
以下、本発明の第１の実施の形態で用いた図２および図３を、本発明の第３の実施の形態に適用して説明する。
【００８４】
定電流回路５１の出力段回路におけるトランジスタＭ１１のオン抵抗は、製造ばらつきおよび周囲温度によって変化する。これにより、飽和閾値電圧ＶDM1すなわち定電流回路５１が定電流領域Ａ２から飽和領域Ａ１へ移行する境目の定電流回路５１への供給電圧レベルが変化する。このため、図２（ａ）および図３（ａ）に示すように、従来では、飽和検出回路５２が用いる基準電圧Ｖｒｅｆは飽和閾値電圧ＶDM1に対して製造ばらつきおよび周囲温度を考慮したマージンを持たせた値に設定する必要があった。基準電圧Ｖｒｅｆにマージンを持たせるためには、負荷Ｘに供給する電圧を大きく設定する必要があり、電力効率が低下してしまうという問題点があった。あるいは、基準電圧Ｖｒｅｆにマージンを持たせるために、定電流回路５１の出力段回路におけるＮチャネルＭＯＳトランジスタＭ１１のサイズを大きくしてそのオン抵抗を小さくする必要があり、回路面積が増大してしまうという問題点があった。
【００８５】
しかしながら、本発明の第３の実施の形態に係る半導体装置では、ＮチャネルＭＯＳトランジスタＭ１１およびＭ１２は、定電流回路５１の出力段回路を構成する。ＮチャネルＭＯＳトランジスタＭ２１は、基準電圧生成回路２３の出力段回路を構成する。そして、定電流回路５１および飽和検出回路５２は、同じ半導体基板Ｂに形成されている。すなわち、定電流回路５１の出力段回路および基準電圧生成回路２３の出力段回路は同じ回路構成を有し、かつ同じ半導体基板Ｂに形成されている。
【００８６】
そうすると、ＮチャネルＭＯＳトランジスタＭ１１およびＭ２１は、同じ半導体基板Ｂにおいて形成されているため、ＮチャネルＭＯＳトランジスタＭ１１のオン抵抗とＮチャネルＭＯＳトランジスタＭ２１のオン抵抗との比率は、半導体装置１０３の製造ばらつきおよび周囲温度に関わらず略一定である。
【００８７】
したがって、式（３）および（４）より、本発明の第３の実施の形態に係る半導体装置では、製造ばらつきおよび周囲温度の変化による電圧レベルＶＬｘの変化に追従して、基準電圧Ｖｒｅｆを変化させることができる。
【００８８】
このような構成により、定電流回路５１の出力段回路の製造ばらつきおよび周囲温度による電気的特性の変化に追従して、飽和検出回路５２の基準電圧Ｖｒｅｆを変化させることができる。このため、飽和検出回路５２が用いる基準電圧Ｖｒｅｆを飽和閾値電圧ＶDM1に対してマージンを持たせた値に設定する必要がなくなる。これにより、負荷Ｘに供給する電圧を大きく設定する必要がなく、また、定電流回路５１の出力段回路におけるＮチャネルＭＯＳトランジスタＭ１１のサイズを大きくしてそのオン抵抗を小さくする必要がない。
【００８９】
図２（ｂ）を参照して、本発明の第３の実施の形態に係る半導体装置では、電力効率を向上させたい場合には、定電流回路５１の出力段回路におけるＮチャネルＭＯＳトランジスタＭ１１のサイズは従来と同じに設定する。その一方で、飽和検出回路５２の基準電圧Ｖｒｅｆを従来と比べて小さく設定する。これにより、負荷Ｘに供給されるＤＣ／ＤＣコンバータ３３の出力電圧すなわち昇圧率を小さく設定することができるため、電力効率を向上させることができる。
【００９０】
また、図３（ｂ）を参照して、本発明の第３の実施の形態に係る半導体装置では、回路を小型化したい場合には、飽和検出回路５２の基準電圧Ｖｒｅｆを従来と同じに設定する。その一方で、定電流回路５１の出力段回路におけるＮチャネルＭＯＳトランジスタＭ１１のサイズは従来と比べて小さく設定する。これにより、半導体装置の小型化を図ることができる。
【００９１】
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第３の実施の形態に係る半導体装置では、本発明の第１の実施の形態に係る半導体装置と同様に、負荷に電流を安定して供給し、かつ電力効率の低下および回路面積の増大を防ぐことができる。
【００９２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９３】
１１，１２  出力段回路、１３  バイアス電圧生成回路、１４，１５  Ｄ／Ａコンバータ、２１，２２，２３  基準電圧生成回路、３１  定電流回路、３２  飽和検出回路、３３  ＤＣ／ＤＣコンバータ（電圧供給回路）、４１  定電流回路、４２  飽和検出回路、５１  定電流回路、５２  飽和検出回路、１０１，１０２，１０３  半導体装置、２０１，２０２，２０３  電子機器、Ｂ  半導体基板、ＴＬｘ，ＴＶ  端子、ＣＭＰ１，ＣＭＰ２，ＣＭＰ１２  コンパレータ、ＩＳ１，ＩＳ１１，ＩＳ１２  定電流源、Ｍ１，Ｍ２，Ｍ１１，Ｍ１２，Ｍ２１  ＮチャネルＭＯＳトランジスタ、Ｒ１，Ｒ２  抵抗、Ｘ  負荷。
【図１】
2010225891.tif 000003
【図２】
2010225891.tif 000004
【図３】
2010225891.tif 000005
【図４】
2010225891.tif 000006
【図５】
2010225891.tif 000007