(57)【要約】【課題】抵抗ばらつきを抑制し製造歩留りを向上可能な抵抗変化型不揮発性記憶装置を提供する。【解決手段】基板２１と、基板２１上に形成された第１、第２のｎ型拡散層２２ａ、２９ａと、第１、第２のｎ型拡散層２２ａ、２９ａ上に形成された第１の層間絶縁層２３と、第１の層間絶縁層２３上に形成され、下部電極２７、第１、第２の抵抗変化層２４ａ、２４ｂ、上部電極２８を積層してなる抵抗変化素子３０と、抵抗変化素子３０及び第１の層間絶縁層２３上に形成された第２の層間絶縁層２５と、第２の層間絶縁層２５上に形成された配線２６と、配線２６から、抵抗変化素子３０を介して、第１のｐ型拡散層２２ｂに至る第１の電気的接続経路と、配線２６から第２のｐ型拡散層２９ｂに至る第２の電気的接続経路とを備え、前記第２の電気的接続経路のインピーダンスは前記第１の電気的接続経路のインピーダンスより低い。【選択図】図１
2010177654.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の拡散層及び第２の拡散層と、
前記第１の拡散層及び前記第２の拡散層上に形成された層間絶縁層と、
前記層間絶縁層の中に形成され、下部電極、金属酸化物からなる抵抗変化層、上部電極をこの順に積層してなる抵抗変化素子と、
前記層間絶縁層上に形成された配線と、
前記配線から、前記抵抗変化素子を介して前記第１の拡散層に至る第１の電気的接続経路のインピーダンスは、
前記配線から前記第２の拡散層に至る第２の電気的接続経路のインピーダンスより低いことを特徴とする抵抗変化型不揮発性記憶装置。
【請求項２】
前記基板はｐ型半導体であり、
前記第１の拡散層及び前記第２の拡散層はｎ型半導体であり、
前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、
前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より高い
ことを特徴とする請求項１記載の抵抗変化型不揮発性記憶装置。
【請求項３】
前記基板と前記第１の拡散層との間に第３の拡散層を有し、
前記基板及び前記第１の拡散層はｐ型半導体であり、
前記第２の拡散層及び前記第３の拡散層はｎ型半導体であり、
前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、
前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より高い
ことを特徴とする請求項１記載の抵抗変化型不揮発性記憶装置。
【請求項４】
前記基板と前記第２の拡散層との間に第３の拡散層を有し、
前記基板及び前記第２の拡散層はｐ型半導体であり、
前記第１の拡散層及び前記第３の拡散層はｎ型半導体であり、
前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、
前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より低い
ことを特徴とする請求項１記載の抵抗変化型不揮発性記憶装置。
【請求項５】
前記基板と前記第１の拡散層及び前記第２の拡散層との間に第３の拡散層を有し、
前記基板及び前記第１の拡散層及び前記第２の拡散層はｐ型半導体であり、
前記第３の拡散層はｎ型半導体であり、
前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、
前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より低い
ことを特徴とする請求項１記載の抵抗変化型不揮発性記憶装置。
【請求項６】
前記第２の拡散層の面積が、前記第１の拡散層の面積より大きい
ことを特徴とする請求項１乃至５のいずれか１項記載の抵抗変化型不揮発性記憶装置。
【請求項７】
基板上に第１の拡散層及び第２の拡散層を形成する工程と、
前記第１の拡散層及び前記第２の拡散層上に第１の層間絶縁層を形成する工程と、
前記第１の層間絶縁層を貫通して前記第１の拡散層に達する第１のコンタクトを形成する工程と、
前記第１の層間絶縁層の前記第１のコンタクトが形成された部分に、下部電極、抵抗変化層、上部電極を順に積層することにより抵抗変化素子を形成する工程と、
前記抵抗変化素子及び前記第１の層間絶縁層上に第２の層間絶縁層を形成する工程と、
前記第２の層間絶縁層を貫通して前記上部電極に達する第２のコンタクトを形成する工程と、
前記第２の層間絶縁層および第１の層間絶縁層を貫通して前記第２の拡散層に達する第３のコンタクトを形成する工程と、
前記第２の層間絶縁層上に配線を形成する工程と
を含み、
前記配線から、前記第２コンタクト、前記抵抗変化素子、前記第１コンタクトを介して、前記第１の拡散層に至る第１の電気的接続経路のインピーダンスは、前記配線から、前記第３のコンタクトを介して、前記第２の拡散層に至る第２の電気的接続経路のインピーダンスより低い
ことを特徴とする抵抗変化型不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、与えられるパルス電圧に応じてその抵抗値が変化する状態変化材料を用いた抵抗変化型不揮発性記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも記憶素子として低消費電力で高速読み書きが可能な不揮発性記憶素子の用途が急速に拡大している。素子の記憶部として抵抗変化層を用いた構成の素子が開示されている（例えば、特許文献１を参照）。
【０００３】
従来例として、非特許文献１で開示されている不揮発性抵抗記憶素子を図７に示して説明する。
【０００４】
図７は、従来例に係る不揮発性抵抗記憶素子である抵抗変化メモリの断面図である。第１の配線２の上にコンタクトプラグ形状を有する下部電極６が形成され、その上に２元素系の酸化物からなる抵抗変化膜１、上部電極４が配置されている。さらに上部電極４の上には第２の配線５へ電位を引き出すコンタクト３が配置されている。
【特許文献１】特開２００４−８７０６９号公報
【非特許文献１】ＩＥＤＭ２００５  Ｓｅｓｓｉｏｎ  ３１−４：Ｍｕｌｔｉ−ｌａｙｅｒ  Ｃｒｏｓｓ−ｐｏｉｎｔ  ＢｉｎａｒｙＯｘｉｄｅ  Ｒｅｓｉｓｔｉｖｅ  Ｍｅｍｏｒｙ（ＯｘＲＲＡＭ）  ｆｏｒ  Ｐｏｓｔ−ＮＡＮＤ  Ｓｔｏｒａｇｅ  Ａｐｐｌｉｃａｔｉｏｎ
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図８は、抵抗変化層を遷移金属の酸化物で構成する場合の酸素含有率と抵抗との関係を示した図である。図８から、酸素含有率が高くなるほど抵抗は増大することが分かる。そのため、抵抗変化層中の酸素プロファイル（抵抗変化層中のどの部分により高濃度に酸素を含む領域をつくるか、例えば、上部電極近傍に高酸素含有率領域を形成するなど）を決定することにより初期抵抗を調整することができる。
【０００６】
しかしながら、所望の酸素プロファイルを持つように抵抗変化層を作製しても、予想した初期抵抗を得られない課題がある。
【０００７】
図９は、上層側の抵抗変化層中の酸素含有率が、下層側の酸素含有率より高い抵抗変化素子に、抵抗変化素子より後に形成される配線を加工するためのドライエッチングや、膜堆積のためのプラズマＣＶＤ等によってチャージダメージが加わった時の影響を模式的に示す図である。なお、右に示したグラフは、酸素含有率の抵抗変化層の深さ方向に対する分布をオージェ解析（ＡＥＳ）により測定した結果の一例である。実線が抵抗変化層作製当初の酸素プロファイルを示し、点線がチャージダメージを受けた後の酸素プロファイルを示している。
【０００８】
上部電極側にマイナスのチャージダメージが加わると、それにともなってマイナスの電荷を帯びた酸素イオンは下層側へ引き寄せられる。このように酸素が抵抗変化層中を移動するため、当初作製した酸素プロファイル（実線）が破壊される（破線）。
【０００９】
特に、図８に示すように酸素含有率が高くなるほど抵抗が変化する度合いが大きくなるため、酸素含有率が高い上層側の抵抗変化層中の酸素の移動は、抵抗に大きな影響を与える。その結果、予想した初期抵抗を得られないという課題が生じる。
【００１０】
本発明は上記課題を解決するものであり、初期抵抗のばらつきを低減し、抵抗変化素子の製造歩留りを飛躍的に改善する抵抗変化型不揮発性記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の抵抗変化型不揮発性記憶装置は、基板と、前記基板上に形成された第１の拡散層及び第２の拡散層と、前記第１の拡散層及び前記第２の拡散層上に形成された層間絶縁層と、前記層間絶縁層の中に形成され、下部電極、金属酸化物からなる抵抗変化層、上部電極をこの順に積層してなる抵抗変化素子と、前記層間絶縁層上に形成された配線と、前記配線から、前記抵抗変化素子を介して前記第１の拡散層に至る第１の電気的接続経路と、前記配線から前記第２の拡散層に至る第２の電気的接続経路とを備え、前記第２の接続経路のインピーダンスは前記第１の接続経路のインピーダンスより低いことを特徴とする構成である。
【００１２】
この構成により、抵抗変化素子形成後のチャージダメージ電流は抵抗変化素子よりもインピーダンスの低い拡散層へと流れ、抵抗変化素子へは流れにくいため、チャージダメージによる酸素プロファイルの破壊を阻止できる。
【００１３】
また、前記抵抗変化型不揮発性記憶装置は、前記基板はｐ型半導体であり、前記第１の拡散層及び前記第２の拡散層はｎ型半導体であり、前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より高く構成してもよい。
【００１４】
この構成により、抵抗変化素子形成後のプラスのチャージダメージは酸素含有率の低い層から高い層への酸素の移動を助長するものの抵抗変化素子の酸素プロファイルを破壊しにくく影響は小さい。一方、マイナスのチャージダメージ電流は抵抗変化素子よりもインピーダンスの低い第２の拡散層へと流れ、抵抗変化素子へは流れにくいため、チャージダメージによる酸素プロファイルの破壊を阻止できる。
【００１５】
また、前記抵抗変化型不揮発性記憶装置は、前記基板と前記第１の拡散層との間に第３の拡散層を有し、前記基板及び前記第１の拡散層はｐ型半導体であり、前記第２の拡散層及び前記第３の拡散層はｎ型半導体であり、前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より高く構成してもよい。
【００１６】
この構成により、抵抗変化素子形成後のプラスのチャージダメージは酸素含有率の低い層から高い層への酸素の移動を助長するものの抵抗変化素子の酸素プロファイルを破壊しにくく影響は小さい。一方、マイナスのチャージダメージに対しては、第１の拡散層がｐ型半導体であるため第１の接続経路はｐｎ接合に関して逆方向接続となり電流は遮断され、結果として抵抗変化素子よりもインピーダンスの低い第２の拡散層へと第２の接続経路を通って流れるため、チャージダメージによる酸素プロファイルの破壊を阻止できる。
【００１７】
また、前記抵抗変化型不揮発性記憶装置は、前記基板と前記第２の拡散層との間に第３の拡散層を有し、前記基板及び前記第２の拡散層はｐ型半導体であり、前記第１の拡散層及び前記第３の拡散層はｎ型半導体であり、前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より低く構成してもよい。
【００１８】
この構成により、抵抗変化素子形成後のマイナスのチャージダメージは酸素含有率の低い層から高い層への酸素の移動を助長するものの抵抗変化素子の酸素プロファイルを破壊しにくく影響は小さい。一方、プラスのチャージダメージに対しては、第１の拡散層がｎ型半導体であるため第１の接続経路はｐｎ接合に関して逆方向接続となり電流は遮断され、結果として抵抗変化素子よりもインピーダンスの低い第２の拡散層へと第２の接続経路を通って流れるため、チャージダメージによる酸素プロファイルの破壊を阻止できる。
【００１９】
また、前記抵抗変化型不揮発性記憶装置は、前記基板と前記第１の拡散層及び前記第２の拡散層との間に第３の拡散層を有し、前記基板及び前記第１の拡散層及び前記第２の拡散層はｐ型半導体であり、前記第３の拡散層はｎ型半導体であり、前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記下部電極側に配置される第２の抵抗変化層からなる積層構造を有し、前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より低くてもよい。
【００２０】
この構成により、抵抗変化素子形成後のマイナスのチャージダメージは酸素含有率の低い層から高い層への酸素の移動を助長するものの抵抗変化素子の酸素プロファイルを破壊しにくく影響は小さい。一方、プラスのチャージダメージ電流は抵抗変化素子よりもインピーダンスの低い第２の拡散層へと流れ、抵抗変化素子へは流れにくいため、チャージダメージによる酸素プロファイルの破壊を阻止できる。
【００２１】
また、前記抵抗変化型不揮発性記憶装置は、前記第２の拡散層の面積が、前記第１の拡散層の面積より大きいことを特徴とする構成である。
【００２２】
この構成により、抵抗変化素子形成後のチャージダメージ電流は抵抗変化素子よりもインピーダンスの低い拡散層へと流れ、抵抗変化素子へは流れにくいため、チャージダメージによる酸素プロファイルの破壊を阻止できる。それに加えて、第２の拡散層の面積を第１の拡散層の面積より大きくすることで、第１の接続経路と第２の接続経路とのインピーダンスの差を確実にすることができ、また、過電流を駆動するようなチャージダメージが加わったとしても大面積拡散層によって対応できる、という効果をさらに有する。
【００２３】
なお、本発明は、抵抗変化型不揮発性記憶装置として実現できるだけでなく、抵抗変化型不揮発性記憶装置の製造方法として実現することもできる。
【発明の効果】
【００２４】
本発明の抵抗変化型不揮発性記憶装置はインピーダンスのより低い拡散層を並列に具備しているため、チャージダメージによる電流が抵抗変化層中を流れることがほとんどなくなるので酸素プロファイルを破壊することがない。これにより、初期抵抗のばらつきを低減し、抵抗変化型不揮発性記憶装置の製造歩留りを飛躍的に向上できるという効果を奏する。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置について、図面を参照しながら説明する。なお、同じ構成要素には同じ符号を付し、説明を省略する場合もある。また、図面においては説明を分かりやすくするために、縮尺などを誇張して記述している部分がある。
【００２６】
（第１の実施の形態）
図１に、本発明の第１の実施の形態の抵抗変化型の不揮発性記憶装置１００の断面図を示す。
【００２７】
図１に示すように、不揮発性記憶装置１００において、ｐ型の導電型をもつ基板２１の主面上にＡｓ等のｎ型不純物による第１のｎ型拡散層２２ａ、Ａｓ等のｎ型不純物による第２のｎ型拡散層２９ａが設けられている。基板２１上には、さらに、厚さ３５０ｎｍのシリコン酸化膜からなる第１の層間絶縁層２３、ＴａＮからなる厚さ３０ｎｍの下部電極２７、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ４０ｎｍの第１の抵抗変化層２４ａ、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ１０ｎｍの第２の抵抗変化層２４ｂ、Ｐｔからなる厚さ５０ｎｍの上部電極２８、および厚さ３５０ｎｍのシリコン酸化膜からなる第２の層間絶縁層２５が下から順次配置されている。第２の層間絶縁層２５の上には、厚さ５００ｎｍ、幅が０．３μｍのＡｌ材料からなる配線２６が設けられている。
【００２８】
ここで、下部電極２７、第１、第２の抵抗変化層２４ａ、２４ｂ、上部電極２８が、抵抗変化素子３０を構成する。
【００２９】
さらに上部電極２８、第１、第２の抵抗変化層２４ａ、２４ｂ、下部電極２７を介して第１のｎ型拡散層２２ａと配線２６とを接続する領域には上下２つの直径０．２５μｍのコンタクトホール３２、３１が設けられている。また、第１、第２の層間絶縁層２３、２５を介して配線２６と第２のｎ型拡散層２９ａとを接続する領域には直径０．２５μｍのコンタクトホール３３が設けられている。コンタクトホール３１、３２、３３内には、第１、第２の層間絶縁層２３、２５の一方または両方を貫通してタングステン（Ｗ）と窒化チタン（ＴｉＮ）の材料からなるコンタクトプラグが埋め込まれている。
【００３０】
第１、第２の抵抗変化層２４ａ、２４ｂの一部を抵抗変化素子３０の記憶部として動作させるために、第１、第２の抵抗変化層２４ａ、２４ｂには電気的パルスを印加することで記憶部の抵抗値を安定に増加または減少させる材料が用いられる。この時に記憶部の抵抗値は印加される電気的パルスの特性により、二つの異なる抵抗値を安定に持つことができる。
【００３１】
第１、第２の抵抗変化層２４ａ、２４ｂを遷移金属の酸化物で構成する場合、酸素の含有量に応じて初期抵抗が変化する。
【００３２】
本実施形態では、第１の抵抗変化層２４ａに比べて第２の抵抗変化層２４ｂに、より高濃度に酸素を含む（言い換えれば、第１の抵抗変化層２４ａを構成するタンタル酸化物をＴａＯx、第２の抵抗変化層２４ｂを構成するタンタル酸化物をＴａＯyと表したとき、ｘ＜ｙとなる）ように作製した場合における抵抗変化素子３０に対するチャージダメージを防止する構成について説明する。
【００３３】
不揮発性記憶装置１００において、配線２６から、コンタクトホール３３に設けられたコンタクトプラグ、および第２のｎ型拡散層２９ａを経由して、基板２１に至る第２の接続経路のインピーダンスは、配線２６から、コンタクトホール３２に設けられたコンタクトプラグ、抵抗変化素子３０、コンタクトホール３１に設けられたコンタクトプラグ、および第１のｎ型拡散層２２ａを経由して、基板２１に至る第１の接続経路のインピーダンスよりも低く構成する。
【００３４】
第２の接続経路のインピーダンスを第１の接続経路と比べて低く構成するために、一例として、第２のｎ型拡散層２９ａを第１のｎ型拡散層２２ａよりも大きな面積で設置することが有効である。第２のｎ型拡散層２９ａの面積は、微細化の制約が許す限り大きく（例えば、第１のｎ型拡散層２２ａの面積の２倍以上に）設計する。
【００３５】
ここで、第１、第２の抵抗変化層２４ａ、２４ｂが形成された後に作製される配線２６のドライエッチングなどのプラズマプロセスによる加工で発生する、配線２６から基板２１へ向かうプラスのチャージダメージ電流は、酸素含有率の低い第１の抵抗変化層２４ａから酸素含有率の高い第２の抵抗変化層２４ｂへの酸素の移動を助長するものの第１、第２の抵抗変化層２４ａ、２４ｂの酸素含有率の高低差が強調される向きであり、抵抗変化素子３０の酸素プロファイルを破壊しにくく影響は小さい。
【００３６】
一方、抵抗変化素子３０の酸素プロファイルを破壊する要因となる、基板２１から配線２６へ向かうマイナスのチャージダメージ電流は、第１、第２の抵抗変化層２４ａ、２４ｂを含む第１の接続経路と、第１の接続経路よりもインピーダンスの低い第２の接続経路とを並列に設けたことで、第２の接続経路に主に流れる。その結果として、第１、第２の抵抗変化層２４ａ、２４ｂに流れるマイナスのチャージダメージ電流が減少し、酸素プロファイルの破壊を軽減できる。
【００３７】
大面積の第２のｎ型拡散層２９ａを設置することは、過電流を駆動するような大きなチャージダメージが加わった場合に、不揮発性記憶装置１００を破壊することなく過電流を流すためにも有効である。
【００３８】
なお、不揮発性記憶装置１００の動作時において、抵抗変化素子３０の抵抗状態の変更および判別（データの書き込みおよび読み出し）は、第１の接続経路を通したバイアス電圧の印加によって行われるので、第２の接続経路は不揮発性記憶装置１００の動作に関係しない。
【００３９】
例えば、第２のｎ型拡散層２９ａをオープン（フローティング）状態とするか、または、基板２１および第２のｎ型拡散層２９ａの接合によってできるｐｎダイオードの逆バイアス電圧で不揮発性記憶装置１００を動作させることにより、第２の接続経路には電流が流れず、第２の接続経路は不揮発性記憶装置１００の動作にとって支障とならない。
【００４０】
図２に、本実施例の第２の接続経路を設けた場合と、設けない場合での抵抗変化素子３０の初期抵抗の比較を示す。図中の点はウェハ面内４４点の抵抗のメジアン値を示し、エラーバーはウェハ面内４４点の抵抗の１σの範囲を示している。図２より、第２の接続経路を設けると、メジアン値が高抵抗に維持され、かつ、ばらつきが減少していることが分かる。
【００４１】
したがって、第１、第２の抵抗変化層２４ａ、２４ｂ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、抵抗変化型の不揮発性記憶装置の製造歩留りを飛躍的に向上できる。
【００４２】
次に、図３に本実施の形態で示した不揮発性記憶装置１００の製造方法の工程断面図を示す。図３Ａから図３Ｆまでは不揮発性記憶装置１００のプロセスフローを順に示している。
【００４３】
図３Ａに示すように、基板２１の主面上にＡｓ等のｎ型不純物を例えばエネルギー２０ｋｅＶ、ドーズ量１×１０15／ｃｍ2でイオン注入することにより第１、第２のｎ型拡散層２２ａ、２９ａを形成し、基板２１上にＣＶＤ法等によりシリコン酸化膜からなる第１の層間絶縁層２３を形成する。
【００４４】
なお、第２のｎ型拡散層２９ａのドーズ量は、第１のｎ型拡散層２２ａのドーズ量よりも多くしてもよい。ドーズ量を多くすることで第２のｎ型拡散層２９ａの抵抗値は、第１のｎ型拡散層２２ａの抵抗値よりも小さくなるので、第２の接続経路のインピーダンスを第１の接続経路に比べて低く構成するために有効である。
【００４５】
また、図示していないが、第２のｎ型拡散層２９ａの上に、例えば厚さ数ｎｍのコバルトシリサイド（ＣｏＳｉ2）層を形成してもよい。ＣｏＳｉ2層を介在することで、第２のｎ型拡散層２９ａと、後の工程でコンタクトホール３３に設けられるコンタクトプラグとのコンタクト抵抗が減少するので、第２の接続経路のインピーダンスを第１の接続経路に比べて低く構成するために有効である。
【００４６】
製造方法の説明を続ける。
【００４７】
さらに、図３Ｂに示すように、ドライエッチング法により直径０．２５μｍのコンタクトホール３１を第１の層間絶縁層２３を貫通して第１のｎ型拡散層２２ａに到達するまで掘り進める。
【００４８】
さらに、図３Ｃに示すように、コンタクトホール３１をＣＶＤ法により窒化チタン（以下、ＴｉＮ）を蒸着した後にタングステン（以下、Ｗ）で埋め込み、第１の層間絶縁層２３の上まで堆積した後にＣＭＰ技術を用いて第１の層間絶縁層２３の上のＷとＴｉＮを除去すると共に表面を平坦化する。これによりＷおよびＴｉＮからなるコンタクトプラグがコンタクトホール３１の位置に形成される。
【００４９】
さらに、図３Ｄに示すように、ＣＶＤ法によりＴａＮを厚さ３０ｎｍで蒸着し、Ｔａ等の遷移金属の酸化物を反応性スパッタ法により厚さ５０ｎｍで成膜し、スパッタ法によりＰｔを厚さ５０ｎｍで堆積した後、ドライエッチング法により上部電極、抵抗変化層、下部電極からなる抵抗変化素子３０が形成される。
【００５０】
さらに図３Ｅに示すように、ＣＶＤ法等によりシリコン酸化膜を堆積し、その後にＣＭＰ技術を用いて厚さ３５０ｎｍの第２の層間絶縁層２５が形成される。この後、ドライエッチング法により直径０．２５μｍのコンタクトホール３２、３３を形成するが、コンタクトホール３２にあっては第２の層間絶縁層２５を貫通して上部電極２８に到達するまで、コンタクトホール３３にあっては第２、第１の層間絶縁層２５、２３を貫通して第２のｎ型拡散層２９ａに到達するまで掘り進める。
【００５１】
さらに、図３Ｆに示すように、コンタクトホール３２、３３をＣＶＤ法によりＴｉＮを蒸着した後にＷで埋め込み、第２の層間絶縁層２５の上まで堆積した後、ＣＭＰ技術を用いて第２の層間絶縁層２５の上のＷおよびＴｉＮを除去すると共に表面を平坦化する。これにより、ＷおよびＴｉＮからなるコンタクトプラグがコンタクトホール３２、３３に形成される。これらのコンタクトプラグ上にＡｌ材料からなる配線２６を蒸着法とドライエッチング法により幅０．３μｍ、厚さ５００ｎｍで形成する。
【００５２】
以上のプロセスフローにより不揮発性記憶装置１００が製造される。この製作プロセスにより、配線２６を加工するためのドライエッチングを実施する前に、抵抗変化素子３０を含む第１の接続経路と並列に、第１の接続経路よりもインピーダンスの低い第２の接続経路を設けるので、配線２６のドライエッチングによる加工などで発生するチャージダメージによる電流を主に第２の接続経路を通して拡散層へ導き、結果として、第１、第２の抵抗変化層２４ａ、２４ｂに流れるチャージダメージ電流が減少する。
【００５３】
したがって、第１、第２の抵抗変化層２４ａ、２４ｂ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、不揮発性記憶装置の製造歩留りを飛躍的に向上できる。
【００５４】
（第２の実施の形態）
図４に、本発明の第２の実施の形態の抵抗変化型の不揮発性記憶装置２００の断面図を示す。
【００５５】
図４に示すように、不揮発性記憶装置２００において、ｐ型の導電型をもつ基板２１主面上にＡｓ等の不純物による第３のｎ型拡散層３４、Ｂ等のｐ型不純物による第１のｐ型拡散層２２ｂ、Ａｓ等の不純物による第２のｎ型拡散層２９ａが設けられている。基板２１上には、さらに、厚さ３５０ｎｍのシリコン酸化膜からなる第１の層間絶縁層２３、ＴａＮからなる厚さ３０ｎｍの下部電極２７、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ４０ｎｍの第１の抵抗変化層２４ａ、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ１０ｎｍの第２の抵抗変化層２４ｂ、Ｐｔからなる厚さ５０ｎｍの上部電極２８および厚さ３５０ｎｍのシリコン酸化膜からなる第２の層間絶縁層２５が下から順次配置されている。第２の層間絶縁層２５の上には、厚さ５００ｎｍ、幅が０．３μｍのＡｌ材料からなる配線２６が設けられている。
【００５６】
ここで、下部電極２７、第１、第２の抵抗変化層２４ａ、２４ｂ、上部電極２８が、抵抗変化素子３０を構成する。
【００５７】
さらに上部電極２８、第１、第２の抵抗変化層２４ａ、２４ｂ、下部電極２７を介して第１のｐ型拡散層２２ｂと配線２６とを接続する領域には上下２つの直径０．２５μｍのコンタクトホール３２、３１が設けられている。また、第１、第２の層間絶縁層２３、２５を介して配線と第２のｎ型拡散層２９ａとを接続する領域には直径０．２５μｍのコンタクトホール３３が設けられている。コンタクトホール３１、３２、３３内には、第１、第２の層間絶縁層２３、２５の一方または両方を貫通してタングステン（Ｗ）と窒化チタン（ＴｉＮ）の材料からなるコンタクトプラグが埋め込まれている。
【００５８】
第１、第２の抵抗変化層２４ａ、２４ｂの一部を抵抗変化素子３０の記憶部として動作させるために、第１、第２の抵抗変化層２４ａ、２４ｂには電気的パルスを印加することで記憶部の抵抗値を安定に増加または減少させる材料が用いられる。この時に記憶部の抵抗値は印加される電気的パルスの特性により、二つの異なる抵抗値を安定に持つことができる。
【００５９】
第１、第２の抵抗変化層２４ａ、２４ｂを遷移金属の酸化物で構成する場合、酸素の含有量に応じて初期抵抗が変化する。
【００６０】
本実施形態では、第１の抵抗変化層２４ａに比べて第２の抵抗変化層２４ｂにより高濃度に酸素を含むように作製した場合における抵抗変化素子３０に対するチャージダメージを防止する構成について説明する。
【００６１】
第１、第２の抵抗変化層２４ａ、２４ｂが形成された後に作製される配線２６のドライエッチングなどのプラズマプロセスによる加工で発生する、配線２６から基板２１へ向かうプラスのチャージダメージ電流は、酸素含有率の低い第１の抵抗変化層２４ａから酸素含有率の高い第２の抵抗変化層２４ｂへの酸素の移動を助長するものの第１、第２の抵抗変化層２４ａ、２４ｂの酸素含有率の高低差が強調される向きであり、抵抗変化素子３０の酸素プロファイルを破壊しにくく影響は小さい。
【００６２】
一方、抵抗変化素子３０の酸素プロファイルを破壊する要因となる、基板２１から配線２６へ向かうマイナスのチャージダメージ電流は、第１、第２の抵抗変化層２４ａ、２４ｂを含む第１の接続経路では、第３のｎ型拡散層３４と第１のｐ型拡散層２２ｂとの接合によってできるｐｎダイオードに関して逆方向となって遮断され、第２の接続経路に主に流れる。すなわち、不揮発性記憶装置２００では、マイナスのチャージダメージ電流に対して、第２の接続経路のインピーダンスは、第１の接続経路のインピーダンスよりも低く構成される。
【００６３】
第１、第２の抵抗変化層２４ａ、２４ｂを含む第１の接続経路と、マイナスのチャージダメージ電流に対して第１の接続経路よりもインピーダンスの低い第２の接続経路とを並列に設けたことで、マイナスのチャージダメージ電流は第２の接続経路に主に流れる。その結果として、第１、第２の抵抗変化層２４ａ、２４ｂにはマイナスのチャージダメージ電流をほとんど流さずにすみ、酸素プロファイルの破壊を阻止できる。
【００６４】
したがって、第１、第２の抵抗変化層２４ａ、２４ｂ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、抵抗変化型不揮発性記憶装置の製造歩留りを飛躍的に向上できる。
【００６５】
（第３の実施の形態）
図５に、本発明の第３の実施の形態の抵抗変化型の不揮発性記憶装置３００の断面図を示す。
【００６６】
図５に示すように、不揮発性記憶装置３００において、ｐ型の導電型をもつ基板２１主面上にＡｓ等の不純物による第３のｎ型拡散層３４、Ａｓ等のｎ型不純物による第１のｎ型拡散層２２ａ、Ｂ等の不純物による第２のｐ型拡散層２９ｂが設けられている。基板２１上には、さらに、厚さ３５０ｎｍのシリコン酸化膜からなる第１の層間絶縁層２３、ＴａＮからなる厚さ３０ｎｍの下部電極２７、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ４０ｎｍの第１の抵抗変化層２４ｃ、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ１０ｎｍの第２の抵抗変化層２４ｄ、Ｐｔからなる厚さ５０ｎｍの上部電極２８および厚さ３５０ｎｍのシリコン酸化膜からなる第２の層間絶縁層２５が下から順次配置されている。第２の層間絶縁層２５の上には、厚さ５００ｎｍ、幅が０．３μｍのＡｌ材料からなる配線２６が設けられている。
【００６７】
ここで、下部電極２７、第１、第２の抵抗変化層２４ｃ、２４ｄ、上部電極２８が、抵抗変化素子４０を構成する。
【００６８】
さらに上部電極２８、第１、第２の抵抗変化層２４ｃ、２４ｄ、下部電極２７を介して第１のｎ型拡散層２２ａと配線２６とを接続する領域には上下２つの直径０．２５μｍのコンタクトホール３１、３２が設けられている。また、第１、第２の層間絶縁層２３、２５を介して配線と第２のｐ型拡散層２９ｂとを接続する領域には直径０．２５μｍのコンタクトホール３３が設けられている。コンタクトホール３１、３２、３３内には、第１、第２の層間絶縁層２３、２５の一方または両方を貫通してタングステン（Ｗ）と窒化チタン（ＴｉＮ）の材料からなるコンタクトプラグが埋め込まれている。
【００６９】
第１、第２の抵抗変化層２４ｃ、２４ｄの一部を抵抗変化素子４０の記憶部として動作させるために、第１、第２の抵抗変化層２４ｃ、２４ｄには電気的パルスを印加することで記憶部の抵抗値を安定に増加または減少させる材料が用いられる。この時に記憶部の抵抗値は印加される電気的パルスの特性により、二つの異なる抵抗値を安定に持つことができる。
【００７０】
第１、第２の抵抗変化層２４ｃ、２４ｄを遷移金属の酸化物で構成する場合、酸素の含有量に応じて初期抵抗が変化する。
【００７１】
本実施形態では、第２の抵抗変化層２４ｄに比べて第１の抵抗変化層２４ｃにより高濃度に酸素を含むように作製した場合における、抵抗変化素子４０に対するチャージダメージを防止する構成について説明する。
【００７２】
ここで、第１、第２の抵抗変化層２４ｃ、２４ｄが形成された後に作製される配線２６のドライエッチングなどのプラズマプロセスによる加工で発生する、基板２１から配線２６へ向かうマイナスのチャージダメージ電流は、酸素含有率の低い第２の抵抗変化層２４ｄから酸素含有率の高い第１の抵抗変化層２４ｃへの酸素の移動を助長するものの第１、第２の抵抗変化層２４ｃ、２４ｄの酸素含有率の高低差が強調される向きであり、抵抗変化素子４０の酸素プロファイルを破壊しにくく影響は小さい。
【００７３】
一方、抵抗変化素子４０の酸素プロファイルを破壊する要因となる、配線２６から基板２１へ向かうプラスのチャージダメージ電流は、第１、第２の抵抗変化層２４ｃ、２４ｄを含む第１の接続経路では、ｐ型の基板２１と第１のｎ型拡散層２２ａとの接合によってできるｐｎダイオードに関して逆方向となり遮断されるが、第２の接続経路には流れる。すなわち、不揮発性記憶装置３００では、プラスのチャージダメージ電流に対して、第２の接続経路のインピーダンスは、第１の接続経路のインピーダンスよりも低く構成される。
【００７４】
第１、第２の抵抗変化層２４ｃ、２４ｄを含む第１の接続経路と、プラスのチャージダメージ電流に対して第１の接続経路よりもインピーダンスの低い第２の接続経路とを並列に設けたことで、プラスのチャージダメージ電流は第２の接続経路に主に流れる。その結果として、第１、第２の抵抗変化層２４ｃ、２４ｄにはプラスのチャージダメージ電流をほとんど流さずにすみ、酸素プロファイルの破壊を阻止できる。
【００７５】
したがって、第１、第２の抵抗変化層２４ｃ、２４ｄ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、抵抗変化型不揮発性記憶装置の製造歩留りを飛躍的に向上できる。
【００７６】
（第４の実施の形態）
図６に、本発明の第４の実施の形態の抵抗変化型の不揮発性記憶装置４００の断面図を示す。
【００７７】
図６に示すように、不揮発性記憶装置４００において、ｐ型の導電型をもつ基板２１主面上にＡｓ等の不純物による第３のｎ型拡散層３４、Ｂ等のｐ型不純物による第１のｐ型拡散層２２ｂ、Ｂ等の不純物による第２のｐ型拡散層２９ｂが設けられている。基板２１上には、さらに、厚さ３５０ｎｍのシリコン酸化膜からなる第１の層間絶縁層２３、ＴａＮからなる厚さ３０ｎｍの下部電極２７、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ４０ｎｍの第１の抵抗変化層２４ｃ、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ１０ｎｍの第２の抵抗変化層２４ｄ、Ｐｔからなる厚さ５０ｎｍの上部電極２８および厚さ３５０ｎｍのシリコン酸化膜からなる第２の層間絶縁層２５が下から順次配置されている。第２の層間絶縁層２５の上には、厚さ５００ｎｍ、幅が０．３μｍのＡｌ材料からなる配線２６が設けられている。
【００７８】
ここで、下部電極２７、第１、第２の抵抗変化層２４ｃ、２４ｄ、上部電極２８が、抵抗変化素子４０を構成する。
【００７９】
さらに上部電極２８、第１、第２の抵抗変化層２４ｃ、２４ｄ、下部電極２７を介して第１のｐ型拡散層２２ｂと配線２６とを接続する領域には上下２つの直径０．２５μｍのコンタクトホール３２、３１が設けられている。また、第１、第２の層間絶縁層２３、２５を介して配線と第２のｐ型拡散層２９ｂとを接続する領域には直径０．２５μｍのコンタクトホール３３が設けられている。コンタクトホール３１、３２、３３内には、第１、第２の層間絶縁層２３、２５の一方または両方を貫通してタングステン（Ｗ）と窒化チタン（ＴｉＮ）の材料からなるコンタクトプラグが埋め込まれている。
【００８０】
第１、第２の抵抗変化層２４ｃ、２４ｄの一部を抵抗変化素子４０の記憶部として動作させるために、第１、第２の抵抗変化層２４ｃ、２４ｄには電気的パルスを印加することで記憶部の抵抗値を安定に増加または減少させる材料が用いられる。この時に記憶部の抵抗値は印加される電気的パルスの特性により、二つの異なる抵抗値を安定に持つことができる。
【００８１】
第１、第２の抵抗変化層２４ｃ、２４ｄを遷移金属の酸化物で構成する場合、酸素の含有量に応じて初期抵抗が変化する。
【００８２】
本実施形態では、第２の抵抗変化層２４ｄに比べて第１の抵抗変化層２４ｃにより高濃度に酸素を含むように作製した場合における抵抗変化素子４０に対するチャージダメージを防止する構成について説明する。
【００８３】
第４の実施の形態では、第１の実施の形態と同様、第２の接続経路のインピーダンスを第１の接続経路と比べて低く構成するために、一例として、第２のｐ型拡散層２９ｂを第１のｐ型拡散層２２ｂよりも大きな面積で設置する。
【００８４】
ここで、第１、第２の抵抗変化層２４ｃ、２４ｄが形成された後に作製される配線２６のドライエッチングなどのプラズマプロセスによる加工で発生する、基板２１から配線２６へ向かうマイナスのチャージダメージ電流は、酸素含有率の低い第２の抵抗変化層２４ｄから酸素含有率の高い第１の抵抗変化層２４ｃへの酸素の移動を助長するものの第１、第２の抵抗変化層２４ｃ、２４ｄの酸素含有率の高低差が強調される向きであり、抵抗変化素子４０の酸素プロファイルを破壊しにくく影響は小さい。
【００８５】
一方、抵抗変化素子４０の酸素プロファイルを破壊する要因となる、配線２６から基板２１へ向かうプラスのチャージダメージ電流は、第１、第２の抵抗変化層２４ｃ、２４ｄを含む第１の接続経路と、第１の接続経路よりもインピーダンスの低い第２の接続経路とを並列に設けたことで、第２の経路に主に流れる。その結果として、第１、第２の抵抗変化層２４ｃ、２４ｄに流れるプラスのチャージダメージ電流が減少し、酸素プロファイルの破壊を軽減できる。
【００８６】
したがって、第１、第２の抵抗変化層２４ｃ、２４ｄ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、抵抗変化型不揮発性記憶装置の製造歩留りを飛躍的に向上できる。
【００８７】
以上、本発明の抵抗変化型不揮発性記憶装置について、実施の形態に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、上記の実施の形態に当業者が思いつく各種変形を施した抵抗変化型不揮発性記憶装置、および上記実施の形態を組み合わせた抵抗変化型不揮発性記憶装置も本発明の範囲内に含まれる。
【００８８】
第２、第３の実施の形態では、第２の接続経路のインピーダンスを、第１の接続経路のインピーダンスよりも低く構成するために、第１の接続経路に含まれるｐｎダイオードの逆方向特性を利用した。この構成に、例えば、第１、第４の実施の形態で説明した、第２のｎ型拡散層２９ａまたは第２のｐ型拡散層２９ｂを第１のｎ型拡散層２２ａまたは第１のｐ型拡散層２２ｂよりも大きな面積で設置する構成を組み合わせることにより、過電流を駆動するような大きなチャージダメージが加わった場合に、不揮発性記憶装置１００を破壊することなく過電流を流せる効果を付け加えることもできる。
【００８９】
なお、上記の第１、第２、第３、第４の実施の形態では、抵抗変化層材料として遷移金属の酸化物（例えば、タンタル酸化物）を例に説明したが、他の遷移金属であるＮｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｆｅ等の酸化物を用いてもよい。
【００９０】
また、配線材料としてＡｌを用いたが、Ｓｉ半導体プロセスで用いられるＣｕ、Ｐｔ、Ｉｒ、Ｗ等を用いてもよい。
【００９１】
また、コンタクトプラグとしてＷを、下部電極としてＴａＮをそれぞれ用いたが、他の電極材料であるＣｕ、Ｐｔ、Ｉｒ、Ａｌ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、Ｗ等を用いてもよい。
【００９２】
また、上記の第１、第２、第３、第４の実施の形態では、説明の便宜のため、配線２６と基板２１との間に１つの抵抗変化素子３０または抵抗変化素子４０が形成されているものについて説明したが、配線２６と基板２１の間に複数個の抵抗変化素子が形成されている場合であっても同様の効果を奏する。
【産業上の利用可能性】
【００９３】
本発明にかかる抵抗変化型の不揮発性記憶装置は、低電力、高速書き込み、高速消去、大容量化を指向した次世代の不揮発性メモリ等として有用である。
【図面の簡単な説明】
【００９４】
【図１】本発明の第１の実施の形態における抵抗変化型不揮発性記憶装置の断面図
【図２】本発明の第１の実施の形態の効果の説明図
【図３Ａ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図３Ｂ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図３Ｃ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図３Ｄ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図３Ｅ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図３Ｆ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図４】本発明の第２の実施の形態における抵抗変化型不揮発性記憶装置の断面図
【図５】本発明の第３の実施の形態における抵抗変化型不揮発性記憶装置の断面図
【図６】本発明の第４の実施の形態における抵抗変化型不揮発性記憶装置の断面図
【図７】従来例に係る不揮発性記憶素子の断面図
【図８】抵抗変化層中の酸素含有率と抵抗との関係説明図
【図９】抵抗変化層中の酸素含有率分布とチャージダメージの影響説明図
【符号の説明】
【００９５】
１    抵抗変化膜
２    配線
３    コンタクト
４    上部電極
５    配線
６    下部電極
２１    基板
２２ａ  第１のｎ型拡散層
２２ｂ  第１のｐ型拡散層
２３    第１の層間絶縁層
２４ａ  第１の抵抗変化層
２４ｂ  第２の抵抗変化層
２４ｃ  第１の抵抗変化層
２４ｄ  第２の抵抗変化層
２５    第２の層間絶縁層
２６    配線
２７    下部電極
２８    上部電極
２９ａ  第２のｎ型拡散層
２９ｂ  第２のｐ型拡散層
３０、４０  抵抗変化素子
３１、３２、３３  コンタクトホール
３４    第３のｎ型拡散層
１００、２００、３００、４００  不揮発性記憶装置
【図１】
2010177654.tif 000003
【図２】
2010177654.tif 000004
【図３Ａ】
2010177654.tif 000005
【図３Ｂ】
2010177654.tif 000006
【図３Ｃ】
2010177654.tif 000007
【図３Ｄ】
2010177654.tif 000008
【図３Ｅ】
2010177654.tif 000009
【図３Ｆ】
2010177654.tif 000010
【図４】
2010177654.tif 000011
【図５】
2010177654.tif 000012
【図６】
2010177654.tif 000013
【図７】
2010177654.tif 000014
【図８】
2010177654.tif 000015
【図９】
2010177654.tif 000016