(57)【要約】【課題】バースト信号非受信期間におけるA/D変換器のレファレンスレベルの変動を小さくできる自動オフセット校正回路を有する受信機を提供することにある。【解決手段】単一電源で動作する受信機において、受信信号を処理してアナログ信号を出力するアナログ回路と、アナログ信号をレファレンスレベルに基づいてデジタル信号に変換するA/D変換器と、デジタル信号を復調する復調回路と、A/D変換されたデジタル信号の中心レベルを検出し、検出した当該デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させるオフセット校正を行う自動オフセット校正回路とを有し、バースト信号の受信期間はオフセット校正を行い、バースト信号の非受信期間はオフセット校正を停止する受信機。【選択図】図7
2010178031.tif 000002
【特許請求の範囲】
【請求項１】
単一電源で動作する受信機において、
受信信号を処理してアナログ信号を出力するアナログ回路と、
前記アナログ信号をレファレンスレベルに基づいてデジタル信号に変換するA/D変換器と、
前記デジタル信号を復調する復調回路と、
A/D変換された前記デジタル信号の中心レベルを検出し、検出した当該デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させるオフセット校正を行う自動オフセット校正回路とを有し、
バースト信号の受信期間は前記オフセット校正を行い、バースト信号の非受信期間は前記オフセット校正を停止する受信機。
【請求項２】
さらに、前記受信信号を自動利得制御信号に応じて利得制御する自動利得制御増幅器と、
前記自動利得制御増幅器の出力信号の振幅レベルに応じて前記自動利得制御信号を生成する自動利得制御回路とを有し、
前記自動オフセット校正回路は、前記自動利得制御信号が規定値を超えたときに前記バースト信号の非受信期間を検出し、超えないときに前記バースト信号の受信期間を検出する請求項１記載の受信機。
【請求項３】
前記自動オフセット校正回路は、前記自動利得制御信号が規定値を超えるときに前記自動利得制御回路の前記自動利得制御信号を当該規定値にリミットする請求項２記載の受信機。
【請求項４】
前記自動オフセット校正回路は、前記デジタル信号内に同期信号が検出されないときに前記バースト信号の非受信期間を検出し、当該同期信号が検出されたときに前記バースト信号の受信期間を検出する請求項１〜３記載の受信機。
【請求項５】
前記自動オフセット校正回路は、前記オフセット校正において前記レファレンスレベルの調整を行い、前記デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させる請求項１記載の受信機。
【請求項６】
前記自動オフセット校正回路は、前記バースト信号の非受信期間において前記レファレンスレベルの調整を停止する請求項５記載の受信機。
【請求項７】
前記自動オフセット校正回路は、前記オフセット校正において一定期間内の前記デジタル信号の平均値に基づいて前記レファレンスレベルの中心レベルをアップデートする請求項1または５記載の受信機。
【請求項８】
前記自動オフセット校正回路は、前記オフセット校正において前記アナログ信号のレベルの調整を行い、前記デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させる請求項１記載の受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、A/D変換器の自動オフセット校正回路を有する受信機に関する。
【背景技術】
【０００２】
近年、電子機器に対する小型化と低消費電力化の要求は著しく、移動通信システムにおける移動端末においてもその要求は著しい。
【０００３】
図1は、移動端末が具備する無線機の構成例を示すブロック図である。図1では、送信系3と受信系4がデュプレクサ2を介して、アンテナ1に接続され、無線信号が送受信される。
【０００４】
受信系3では、RF/IF回路5はアンテナ1とデュプレクサ2を介して受信された受信信号を高周波から中間周波数にダウンコンバートする。自動利得制御増幅器(AGCアンプ)6は、RF/IF回路5の出力信号を増幅し、直交検波回路7はそれを直交検波してベースバンドのI信号とQ信号とする。A/D変換器8は、各々出力されたアナログ信号であるI信号とQ信号をA/D変換し、復調部11中の復調回路10はそのA/D変換されたデジタル信号を復調する。復調部11中の自動利得制御回路(AGC回路)9は、A/D変換器8の出力信号の振幅レベルに応じて自動利得制御増幅器6の利得を制御し、その振幅レベルを一定にする。
【０００５】
そして、上記の小型化と低消費電力化の要求に対応して、受信系4は、配線数と消費電力量を低減させるために単一電源で動作する構成を持つ場合が多い。また、受信系4では、受信信号は電気的なアナログ信号として再生されるが、特に単一電源で動作する受信系4では、受信信号の中心レベルはグランドに対して所定のレベルだけオフセットされる。すなわち、受信信号は、そのオフセットされた中心レベルを基準として相対的に正負の符号と大きさ(振幅)を有するアナログ信号として再生される。そして、A/D変換器8は、このアナログ信号を変換するため、同様に変換後のデジタル信号の中心レベルもグランドに対してオフセットされている。以下、A/D変換前のアナログ信号では、この中心レベルをアナログ中心レベルと称し、A/D変換後のデジタル信号では、それをデジタル中心レベルと称する。また、アナログ中心レベルとデジタル中心レベルは、A/D変換前後のアナログ量かデジタル量かの違いだけで実質的には同一であるため、以下、特にそれらをデジタル中心レベルと総称する。
【０００６】
受信系4中のA/D変換器8は、単一電源で動作する。また、A/D変換器8には、例えば外部から別途レファレンス電圧Vrefが与えられており、このレファレンス電圧Vrefに応じてA/D変換におけるレファレンスレベルが規定される。そして、A/D変換器8は、前述したアナログ信号をこのレファレンスレベルの中心(以下、レファレンス中心レベルと称する。)を基準として正負の符号を有するデジタル信号に変換する。
【０００７】
また、このA/D変換が適正に行われるために、変換される信号の基準レベルであるデジタル中心レベルとA/D変換器8の基準レベルであるレファレンス中心レベルは、一致させる必要がある。
しかし、デジタル中心レベルはA/D変換器8の前段までのアナログ回路の製品誤差やアナログ回路の動作に伴う温度変化に応じて変動する。以下、これらデジタル中心レベルの変動をオフセット誤差と称する。
【０００８】
このオフセット誤差に応じてデジタル中心レベルとレファレンス中心レベルとが一致しないと、適正なデジタル信号に変換されず、適正な受信データが再生されない。そしてこれに伴い、例えば同期信号の検出ができずに同期不良を起こすなど、受信機としての性能も低下する。
【０００９】
近年実用化されている移動端末では、その変調方式にπ/4シフトQPSKやMSKやスペクトル拡散によるCDMA方式が用いられている。前述したとおり、移動端末において受信機が受信した信号は所定の中心レベルを基準として正負の符号と大きさ(振幅)を有するアナログ信号として再生されるが、これらの変調方式における受信信号には正負の情報がほぼ均等に含まれている。そのため、例えばA/D変換器8の出力であるデジタル信号をモニタし、所定の期間で平均化することによりデジタル中心レベルのオフセット誤差を算出することができる。そこで従来、復調部11が有する自動オフセット校正回路(AOC(Automatic Offset Control)回路)20がこの誤差を算出し、誤差に応じてレファレンスレベルを校正していた。これにより、レファレンス中心レベルはデジタル中心レベルに追従し、適正なA/D変換が行われる。
【００１０】
特許文献1には、バースト信号の検出前にバースト信号の周期以上の時間で信号の受信レベルを測定し、その最大値または平均値を保持し、その保持された受信レベルの値に基づいて自動利得制御増幅器(AGCアンプ)を調整してからバースト検出を開始する旨が記載されている。
【００１１】
特許文献2には、入力されたバースト信号のレベルを測定し、所望とするレベルとの誤差を保存し、その誤差に応じて後続するバースト信号の利得を決定し、自動利得制御増幅器(AGCアンプ)を調整する旨が記載されている。
【００１２】
以上の特許文献1及び2は、自動利得制御に関するものであり、A/D変換器のオフセット校正に関する本発明の趣旨とは異なる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開2005-20629
【特許文献２】特開平5-90854
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来多元接続方式として同じ周波数帯域の信号を時間分割して複数チャネルを作り、各チャネルにタイムスロットが割り当てられるTDMA(Time Division Multiple Access)方式が用いられる場合、以下に示す不都合が生じていた。TDMA方式では、チャネルが使用されない場合やチャネルでの同期がとれない場合があるため、各チャネルにおいて送受信される信号(以下、バースト信号と称する。)が、割り当てられたタイムスロット内に常に存在するわけではない。さらにTDMA方式では、受信機が各チャネルで送信されるバースト信号を受信する際に、各々のバースト信号の重なりを防ぐための時間間隔(以下、ガードタイムと称する。)が設けられている。つまり、TDMA方式には、チャネル不使用や同期不良によりバースト信号が存在しない期間や、バースト信号の重なりを防ぐためのガードタイム期間のような、バースト信号の非受信期間が存在する。
【００１５】
そして、この非受信期間では、受信機はノイズ成分のみを受信するが、このノイズ成分の電界強度は小さいため、自動利得制御回路9の動作により自動利得制御増幅器6の利得は最大に制御される。一般に自動利得制御増幅器6の利得は一定の余裕を有するように設計されるので、ノイズ成分に対する利得は非常に高くなる傾向がある。そして、その増幅されたノイズ成分の平均値に基づくオフセット校正が行われ、レファレンスレベルが校正される。ノイズ成分がAWGN(additive white Gaussian noise/加算性ホワイトガウスノイズ)であれば、長期的にはノイズ成分の平均値に大きな変動はないが、利得最大としているため雑音分布の分散が大きく、短期的にはその平均値は変動する。すなわち、この変動するノイズ成分の平均値に基づいてオフセット校正が行われるため、レファレンスレベルも変動する。
【００１６】
以上のようにTDMA方式において、図1に示すA/D変換器8の自動オフセット校正回路20を有する受信機が用いられる場合、非受信期間が存在することに起因して、ノイズ成分に応じてレファレンスレベルが変動するため、適正なオフセット校正が行われないという課題がある。
【００１７】
そこで、本発明の目的は、非受信期間での不適正なオフセット校正を回避できる自動オフセット校正回路を有する受信機を提供することにある。
【課題を解決するための手段】
【００１８】
１つの態様によれば、単一電源で動作する受信機において、受信信号を処理してアナログ信号を出力するアナログ回路と、前記アナログ信号をレファレンスレベルに基づいてデジタル信号に変換するA/D変換器と、前記デジタル信号を復調する復調回路と、A/D変換された前記デジタル信号の中心レベルを検出し、検出した当該デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させるオフセット校正を行う自動オフセット校正回路とを有し、バースト信号の受信期間は前記オフセット校正を行い、バースト信号の非受信期間は前記オフセット校正を停止する。
【発明の効果】
【００１９】
上記発明によれば、非受信期間での不適正なオフセット校正を回避できる自動オフセット校正回路を有する受信機を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】移動端末が具備する無線機の構成例を示すブロック図である。
【図２】一般的な受信機の構成例を示すブロック図である。
【図３】単一電源で動作するA/D変換器8における、オフセット校正前のA/D変換の動作概念図である。
【図４】アナログ中心レベルが変動した場合のオフセット校正前のA/D変換の動作概念図である。
【図５】オフセット校正後のA/D変換器8の動作概念図である。
【図６】図2で示す受信機のTDMA方式における動作例を示す図である。
【図７】第1の実施の形態における受信機の構成を示すブロック図である。
【図８】図7で示す受信機のTDMA方式における動作例を示す図である。
【図９】第1の実施の形態に示す受信機の変形例を示すブロック図である。
【図１０】第2の実施の形態における受信機の構成を示すブロック図である。
【図１１】図10で示す受信機のTDMA方式における動作例を示す図である。
【図１２】第3の実施の形態における受信機の構成を示すブロック図である。
【図１３】図12で示す受信機のTDMA方式における動作例を示す図である。
【図１４】図12で示す受信機のTDMA方式における図13とは異なる動作例を示す図である。
【図１５】第4の実施の形態における受信機の構成を示すブロック図である。
【図１６】図15で示す受信機のTDMA方式における動作例を示す図である。
【発明を実施するための形態】
【００２１】
以下、図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【００２２】
[一般的な受信機の構成例]
図2は、一般的な受信機の構成例を示すブロック図である。はじめに、オフセット校正を行う自動オフセット校正回路20を有する一般的な受信機の構成を図2を用いて説明する。自動利得制御増幅器6は、自動利得制御回路9から入力される自動利得制御信号Sgに応じた利得で受信信号sig1を増幅し、直交検波回路7に出力する。直交検波回路7は、本実施の形態におけるアナログ回路であり、入力信号をI信号(同相成分)とQ信号(直交成分)に分波し、分波された各々の信号をミキサMixa、Mixbでダウンコンバートし、ローパスフィルタLPFにより高周波帯域を除去してベースバンド帯域のアナログ信号であるI信号とQ信号を出力する。
【００２３】
本構成例ではI信号とQ信号の各々の信号に対して個別にA/D変換を行うため、2つのA/D変換器8a、8bが配設されている。なお、本実施の形態における符号の添字aはI信号のみに係る構成要素を表し、添字bはQ信号のみに係る構成要素を表す。また、I信号とQ信号に対しては同一の処理が行われるため、以下の説明において添字a、bは適宜省略する。
【００２４】
A/D変換器8は、入力されるレファレンス電圧Vrefに基づいてレファレンスレベルを規定し、I信号とQ信号をデジタル信号に変換する。復調回路10は、入力されるI信号とQ信号から復調信号を生成する。同期検出回路12は、復調信号内の同期信号を検出する。なお、この同期信号に基づいて後段で受信信号の同期処理が行われる。自動利得制御回路9は、A/D変換器8の出力信号の振幅レベルをモニタし、そのレベルに応じた自動利得制御信号SgをD/A変換器13を介して自動利得制御増幅器6に出力する。D/A変換器13は、自動利得制御回路9が生成するデジタルの自動利得制御信号Sgをアナログ信号に変換する。
【００２５】
なお、自動利得制御回路9は、自動利得制御増幅器6の出力レベルを制御することを目的としているため、自動利得制御増幅器6の出力であって、A/D変換器8でA/D変換される前までのアナログ信号の出力レベルをモニタしてもよい。
【００２６】
自動オフセット校正回路20は、A/D変換器8のオフセット校正を行う。I信号とQ信号に対してそれぞれ個別にオフセット校正が行われ、前述したとおり、その構成要素の符号にはI信号とQ信号に対応した添字a、bが付してある。平均化回路15は、A/D変換器8の出力であるデジタル信号を所定期間で平均して、その平均値を出力する。加算器17は、その平均値から基準値Refを減算する。レファレンス制御回路16は、その減算結果に応じて、A/D変換器8のレファレンスレベルを規定するレファレンス電圧Vrefを生成し、A/D変換器8に出力する。
【００２７】
[オフセット校正の動作例]
次に、オフセット校正の動作例を図2〜図5を用いて説明する。
【００２８】
図3は、単一電源で動作するA/D変換器8における、オフセット校正前のA/D変換の動作概念図である。A/D変換器8に対して左が入力であるアナログ信号側を表し、右がA/D変換後の出力であるデジタル信号側を表す。図3中の太線で示すアナログ信号A1は、受信信号sig1が自動利得制御増幅器6により増幅され、直交検波回路7により直交検波された後A/D変換器8に入力されるI信号またはQ信号の一部を表す。
【００２９】
なお、図3中に示すアナログ信号A1は矩形波であるが、波形はこれに限らない。前述したとおり、アナログ信号A1の中心レベルはグランドGNDに対してオフセットレベルVoffだけオフセットされており、そのオフセットレベルVoffをアナログ中心レベルとして相対的に正負の符号と大きさ(振幅)を有する。なお、前述したとおり、このアナログ中心レベルはA/D変換後のデジタル信号の中心レベル(デジタル中心レベル)を表す。
【００３０】
A/D変換器8には、レファレンス校正回路20からレファレンス電圧Vrefが与えられており、A/D変換におけるレファレンスレベルは、このレファレンス電圧Vrefに基づいて規定される。本構成では、例えばレファレンス電圧Vrefの1/2のレベル又は同一レベルを前述したA/D変換におけるレファレンス中心レベルVcrとする。
【００３１】
そして、A/D変換器8は、このレファレンス中心レベルVrcを基準とし、入力されるアナログ信号A1を所定のサンプリング周波数で量子化し、相対的に正負の符号と大きさ(振幅)を有するデジタル信号D1に変換される。
【００３２】
図3においては、アナログ中心レベルと、レファレンス中心レベルVrcが一致しているため、適正なデジタル信号D1に変換される。
【００３３】
しかし、前述したとおり、アナログ中心レベルはA/D変換器8の前段までのアナログ回路の製品誤差やアナログ回路の動作に伴う温度変化に応じて変動する。したがって、アナログ中心レベルとA/D変換器8のレファレンス中心レベルとのずれを校正する必要がある。
【００３４】
図4は、アナログ中心レベルが変動した場合のオフセット校正前のA/D変換の動作概念図である。図4において、アナログ信号A2のアナログ中心レベルはオフセットレベルVoff’であり、図4中のアナログ信号側に破線で示す図3におけるアナログ中心レベルVoffと比較するとオフセット誤差ΔVoffを有する。
【００３５】
一方で、レファレンス校正回路20からA/D変換器8に与えられているレファレンス電圧Vrefが変わらない場合、レファレンスレベルは変わらず、レファレンス中心レベルVcrも変わらない。その場合、アナログ中心レベルVoff’とレファレンス中心レベルVrcが異なり、その状態でアナログ信号A2がA/D変換されると、図4中のデジタル信号D2が出力される。このデジタル信号D2は、図3の適正なデジタル信号D1と異なる。
【００３６】
図4中のデジタル信号側に示す破線は、前述したとおり、アナログ中心レベルと実質的に同一であるデジタル中心レベルを表す。また、同様にデジタル信号側のオフセット誤差ΔVoffもアナログ信号側と同一である。
【００３７】
すなわち、図4のデジタル信号側に示す図は、デジタル中心レベルVoff’とレファレンス中心レベルVrcにオフセット誤差ΔVoffが存在し、それらが一致しない場合、適正なA/D変換が行われず、所望とするデジタル信号が出力されないことを示す。そこで、これを回避するためにオフセット校正が行われる。
【００３８】
図4を例として、以下に自動オフセット校正回路20が行うオフセット校正の態様を説明する。まずA/D変換後の出力であるデジタル信号D2が平均化される。グランドGNDを基準として正値で示されるデジタル信号D2のレベルが平均化される場合、デジタル中心レベルVoff’が算出される。そして、このデジタル中心レベルVoff’からレファレンス中心レベルVrcが減算されることにより、レファレンス中心レベルVrcを基準として符号を有するオフセット誤差ΔVoffが算出される。また、レファレンス中心レベルVrcを基準ゼロとする正負の符号を有するデジタル信号D2のレベルが平均化される場合、前述したオフセット誤差ΔVoffがそのまま算出される。そして、自動オフセット校正回路20は、そのオフセット誤差ΔVoffを解消し、図4におけるレファレンス中心レベルVrcをデジタル中心レベルVoff’に一致させるように、レファレンス電圧Vrefを校正する。なお、実際のオフセット誤差ΔVoffは、A/D変換されたデジタル信号をある期間で平均化することにより算出される。
【００３９】
図5は、オフセット校正後のA/D変換器8の動作概念図である。図5では、前述したとおりA/D変換器8に校正されたレファレンス電圧Vref’が与えられ、A/D変換器8においてレファレンス電圧Vref’に基づくレファレンスレベルが規定される。これに応じてレファレンス中心レベルVrc’は、デジタル中心レベルVoff’と一致する。
【００４０】
以上のオフセット校正により、その後A/D変換器8に入力されるアナログ信号A3は、図3に示す適正なデジタル信号D1と同等のデジタル信号D3に変換される。
【００４１】
図2に戻り、I信号に対してオフセット校正が行われる場合の自動オフセット校正回路20の動作を以下に示す。A/D変換器8aは、レファレンス電圧Vrefaにより規定されるレファレンスレベルに基づいて、入力されるアナログ信号をデジタル信号にA/D変換する。平均化回路15aは、所定の期間で前記デジタル信号を平均化し、デジタル中心レベルVoff’を算出して加算器17aに出力する。
【００４２】
加算器17aに入力される基準値Refは、オフセット校正が行われる前の理想的なレファレンス中心レベルVrcである。加算器17aは、平均化回路15aから入力されるデジタル中心レベルVoff’からこの基準値Refを減算し、オフセット誤差ΔVoffを算出する。
【００４３】
レファレンス制御回路16aは、減算結果であるオフセット誤差ΔVoffに基づいてオフセット誤差ΔVrefが0になるようにレファレンス電圧Vrefaを制御する。例えばPID制御などのフィードバック制御が採用される。この制御により、A/D変換器8のレファレンス中心レベルVrc’は、デジタル中心レベルVoff’に徐々に一致する。
【００４４】
[TDMA方式における動作説明]
次にTDMA方式において、図2に示される受信機が用いられた場合の動作を説明する。
【００４５】
図6は、図2で示す受信機のTDMA方式における動作例を示す図である。また、図6は従来の問題点を示す。図6には3つのグラフGR1〜GR3がそれぞれ個別に記載されているが、横軸に示す時間変化はそれぞれのグラフ間で同期している。第1のグラフGR1は、時間変化に対するTDMA方式の受信信号であるバースト信号の受信電界強度の変化を示す。TDMA方式では時間分割されたタイムスロットに複数チャネルが個別に割り当てられるため、第1のグラフGR1は、各チャネルに送信されたバースト信号B1、B2、・・の受信状況を示している。バースト信号受信期間T3は、バースト信号B3が受信されなかった非受信期間を示す。また、ガードタイムGT1、GT2・・は、前述したとおり受信した各々のバースト信号の重なりを防ぐために設定された時間間隔であり、このガードタイムGT1、GT2・・も非受信期間である。
【００４６】
また、受信機が受信した各々のバースト信号B1、B2、B4の電界強度は、伝搬距離や天候や障害物の有無等の伝播環境の影響を受けて減衰する。そのため、第1のグラフGR1において受信機が受信したバースト信号B1、B2、B4の電界強度は各々異なっている。なお、受信した個々のバースト信号B1、B2、B4の各電界強度はバースト信号受信期間T1、T2、T4内では一定とする。
【００４７】
また、本実施の形態において、バースト信号は所定のヘッダ情報を有する。受信機は、受信した個々のバースト信号に対して、はじめにその受信レベルに応じて自動利得制御(AGC)による利得調整を行う。そこで、ヘッダ情報には、その利得調整のために用いられるAGC制御コードが含まれる。さらに、ヘッダ情報には、バースト信号の同期処理に必要な同期信号(ユニークワード)やガードタイム期間の情報などのタイミング情報が含まれる。
【００４８】
次に、第2のグラフGR2は、時間変化と自動利得制御回路9が出力する自動利得制御信号Sgとの関係を示す。また、時刻t1〜t7は、グラフの変化点での時刻を示す。第2のグラフGR2が表す変化については後述する。
【００４９】
第3のグラフGR3は、自動オフセット校正回路20のオフセット校正を動作させるか否かを示す。「on」の時は動作させ、「off」の時は動作を止める。第3のグラフGR3は、自動オフセット校正回路20を常に動作させることを示している。
【００５０】
前述したとおり、各々のバースト信号の電界強度は、各々の伝播環境により異なる。そこで、受信されたバースト信号は自動利得制御増幅器6により増幅されるが、自動利得制御増幅器6には、A/D変換器8の出力信号の振幅レベルに対する帰還ループが構成されている。すなわち、自動利得制御(AGC)として、A/D変換機8の出力信号であるデジタル信号の振幅レベルを一定にするように自動利得制御増幅器6の利得調整が行われる。
【００５１】
自動利得制御回路9はA/D変換器8の出力信号のレベルをモニタし、その出力レベルに応じて自動利得制御信号Sgを自動利得制御増幅器6に出力する。そして、自動利得制御増幅器6はその自動利得制御信号Sgに応じた利得で受信信号を増幅する。なお、A/D変換器8の出力信号に要求されるレベルとして、例えば後段の復調回路10での処理に対応できる最も有効なレベルが設計により規定されている。
【００５２】
また、受信されるバースト信号のダイナミックレンジは、前述した伝搬環境等を考慮して想定することができる。そして、そのダイナミックレンジとA/D変換器8の出力信号に要求される振幅レベルとから、自動利得制御信号Sgとして必要な範囲が想定される。しかし、自動利得制御増幅器6の前段までの無線部には個体利得差が存在するため、一般的に自動利得制御信号Sgの範囲は、一定のマージンを加えた広い範囲に設定可能である。
【００５３】
そして、受信機では、TDMA方式におけるガードタイムやバースト信号の非受信のような非受信期間であっても、自動利得制御(AGC)が常に動作している。そのため、非受信期間では、以下に示すノイズ成分に基づいたオフセット校正が行われる。
【００５４】
まず、非受信期間では、小電界強度のノイズ成分のみが受信されるため、自動利得制御増幅器6を介して、A/D変換器8から所定の振幅レベルに達していないデジタル信号が出力される。自動利得制御回路9は、A/D変換器8から出力されるデジタル信号の振幅レベルを常に一定値にするために自動利得制御信号Sgを調整するので、自動利得制御回路9は、前述したマージン幅の最大値Sg_maxの自動利得制御信号Sgを出力する。これにより、自動利得制御増幅器6はノイズ成分を最大利得で増幅し、A/D変換器8を介して増幅されたノイズ成分が出力される。そして、自動オフセット校正回路20は、そのノイズ成分に基づいてオフセット校正を行い、A/D変換器8のレファレンスレベルが校正される。このように、非受信期間では、レファレンスレベルがノイズ成分に応じて変動し、A/D変換器8はその変動したレファレンスレベルに基づいて後続するバースト信号をA/D変換するため、適正なデジタル信号に変換できない。
【００５５】
図6に戻り、第1のグラフGR1において、バースト信号B1を受信後のガードタイムGT1は非受信期間である。ガードタイムGT1での受信信号は、小電界強度のノイズ成分のみであるため、第2のグラフGR2の時刻t1〜t2の期間では、自動利得制御信号Sgは、制御可能な範囲内の最大値Sg_maxに向かって増加する。そして、ガードタイムGT1の経過後の時刻t2から、次のバースト信号B2に対する利得調整が行われる。そこで、自動利得制御回路9は、はじめにバースト信号B2が有するヘッダ情報内のAGC制御コードを利用してバースト信号B2に対する利得調整を行う。
【００５６】
第2のグラフGR2では、時刻t2〜t3の期間がバースト信号B2に対する利得調整により利得が安定するまでの期間を表す。また、本動作例では第1のグラフGR1に示すように、バースト信号受信期間T2におけるバースト信号B2の受信電界強度は一定であるため、それに対応して、第2のグラフG2では、時刻t3〜t4の期間で自動利得制御信号Sgは一定である。なお、前述したとおり、自動利得制御回路9は、A/D変換器8の出力信号の振幅レベルを一定にするように動作している。よって、第1のグラフGR1において、バースト信号B1の受信電界よりもバースト信号B2の受信電界強度が大きいことに対応し、第2のグラフGR2において、バースト信号B1における自動利得制御信号Sgよりもバースト信号B2における自動利得制御信号Sgの方が小さく制御されている。
【００５７】
次に、バースト信号B3は受信されないため、バースト信号B2受信後の時刻t4〜t6までは非受信期間である。そのため、自動利得制御信号Sgは、最大値Sg_maxに向かって増加し、時刻t5においてその最大値Sg_maxに達する。そして、時刻t6におけるバースト信号B4の受信に応答して、自動利得制御信号Sgは低下する。
【００５８】
また、第3のグラフGR3に示すように、受信機が動作中に、自動オフセット校正回路20は、常に自動オフセット校正を行っている。つまり、前述したとおり非受信期間において、A/D変換器8のレファレンスレベルは、ノイズ成分に基づいてオフセット校正されている。このため、例えば第2のグラフGR2に示される時刻t4〜t6のような、長期の非受信期間の後に受信されるバースト信号B4に対しては、ノイズ成分に基づいてオフセット校正されたレファレンスレベルでのA/D変換が行われるため、その後に入力されるバースト信号B4に対して、少なくとも開始時は適正なデジタル信号に変換されない。
【００５９】
[第1の実施の形態]
前述したように、常に自動利得制御回路20を動作させておくと、バースト信号の非受信期間では、A/D変換器8のレファレンスレベルに対して、ノイズ成分に基づくオフセット校正が常に行われる。そこで、これを回避するために、本実施の形態における自動オフセット校正回路は、バースト信号の受信状況を検出し、バースト信号の受信期間はオフセット校正を行い、バースト信号の非受信期間はオフセット校正を停止する。
【００６０】
図7は、第1の実施の形態における受信機の構成を示すブロック図である。図2に示す一般的な受信機の構成例を示すブロック図との違いは、自動オフセット校正回路20がオフセット校正を停止させる停止信号S1を出力する利得比較回路24を有することで、それ以外の同一又は対応する構成要素には同一符号を付している。また、以下オフセット校正の停止に係る停止信号はLowアクティブとする。
【００６１】
自動オフセット校正回路20は、図2に示す構成と同様に平均化回路15とレファレンス制御回路16と加算回路17とを有し、A/D変換器のレファレンスレベルの調整を行い、デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させる。
【００６２】
利得比較回路24は、図7に示すように自動利得制御増幅器6の利得に対応する自動利得制御信号Sgをモニタし、その利得状況からバースト信号の受信状況を検出する。前述したとおり、バースト信号の非受信期間では、受信機は小電界強度のノイズ成分のみを受信し、自動利得制御増幅器6の利得が増加するため、利得状況からバースト信号の受信状況が検出可能である。そして、利得比較回路24は、自動利得制御信号Sgが規定値Sg_r未満の場合は、バースト信号の受信期間を検出し、規定値Sg_r以上の場合は、バースト信号の非受信期間を検出し、さらに、平均化回路15に停止信号S1を出力する。
【００６３】
平均化回路15は、A/D変換器8の出力であるデジタル信号を一定期間内で平均化する。そして、その平均値がアップデートされて、レファレンス中心レベルが校正される。平均化回路15は、この停止信号S1の受信に応じて平均値のアップデートを中止し、停止信号S1を受信する直前の平均値を加算器17に出力する。そのため、自動利得制御信号Sgが規定値Sg_r以上の場合は、レファレンス制御回路16はA/D変換器8のオフセット校正を停止する。すなわち、バースト信号の非受信期間において、自動オフセット校正回路20は、平均化回路15におけるアップデートを停止することで、オフセット校正を停止する。
【００６４】
また、図示しないが、レファレンス制御回路16が停止信号S1を受信してもよい。この場合、レファレンス制御回路16は、この停止信号S1に応答してレファレンス電圧Vrefの校正を停止し、停止信号S1を受信する直前のレファレンス電圧を出力する。すなわち、バースト信号の非受信期間において、レファレンス制御回路16におけるレファレンス電圧Vrefの校正を停止することで、自動オフセット校正回路20は、オフセット校正を停止する。
【００６５】
図8は、図7で示す受信機のTDMA方式における動作例を示す図である。図6と同様に図8も3つのグラフGR1〜GR3が示されている。
【００６６】
第2のグラフG2に前述した図7の規定値Sg_rが示されている。規定値Sg_rは、設計または調整により決められる値である。そして、自動利得制御信号Sgが規定値Sg_r以下の場合は、利得比較回路24はバースト信号の受信期間を検出して、自動オフセット校正回路20は、オフセット校正を行う。一方、自動利得制御信号Sgが規定値Sg_rを超えた場合は、利得比較回路24はバースト信号の非受信期間を検出して停止信号S1を出力し、自動オフセット校正回路20は、オフセット校正を停止する。
【００６７】
第2のグラフGR2において、利得比較回路24は、ガードタイムGT1での自動利得制御信号Sgが規定値Sg_rに達する時刻Taまでは、バースト信号の受信期間を検出するが、時刻Taからは、バースト信号の非受信期間を検出し、停止信号S1を出力する。そして、利得比較回路24は、時刻Taからバースト信号B2の受信に応じて自動利得制御信号Sgが減少して規定値Sg_rに達する時刻Tbまでは、バースト信号の非受信期間を検出するが、時刻Tbからは、バースト信号の受信期間を検出し、停止信号S1の出力を解除する。
【００６８】
同様に、利得比較回路24は、Tcにおいてバースト信号の非受信期間を検出して停止信号S1を出力し、時刻Tb、Tdにおいてバースト信号の受信期間を検出して停止信号S1の出力を解除する。
【００６９】
第3のグラフGR3は自動オフセット校正回路20が行うオフセット校正の「on」と「off」を表すとともに、それと対応する停止信号S1のレベル変化を表す。自動オフセット校正回路20は、利得比較回路24からLowレベルの停止信号S1が出力されている時刻Ta〜Tbおよび時刻Tc〜Tdにおいてオフセット校正を停止している。
【００７０】
このように、例えば第2のグラフGR2の時刻Tc〜Tdに示される長期の非受信期間において、ノイズ成分に基づくオフセット校正を停止できるため、その後受信されるバースト信号B4に対して適正なレファレンスレベルでのA/D変換が行われ、適正なデジタル信号が出力される。
【００７１】
なお、ガードタイムGT1〜GT3はバースト信号受信期間T1〜T4と比較すると極めて短い期間である。そのため、ガードタイムGT1におけるA/D変換器のレファレンスレベルの変動も微小である。そこで、自動オフセット校正回路20は、ガードタイムGT1〜GT3における短期の非受信期間はオフセット校正を継続して行い、バースト信号受信期間T3のような長期の非受信期間のみオフセット校正を停止してもよい。
【００７２】
また、以上のオフセット校正では、図4におけるレファレンス中心レベルVrcとデジタル中心レベルVoff’のオフセット誤差ΔVoffをゼロにするように、自動オフセット校正回路20がレファレンス電圧Vrefを制御する。そして、レファレンス中心レベルVrcをデジタル中心レベルVoff’に追従させて、一致させる。
【００７３】
しかし、オフセット校正として、A/D変換器8に入力されるレファレンス電圧Vrefは常に一定とし、すなわちレファレンス中心レベルVrcは一定として、アナログ中心レベル(またはデジタル中心レベル)Voff’をレファレンス中心レベルVrcに一致させるように制御してもよい。
【００７４】
図9は、第1の実施の形態に示す受信機の変形例を示すブロック図である。図9に示す受信機は、受信したアナログ信号に対してレベル調整を行う回路を有する。
【００７５】
A/D変換器8の前段にアナログ信号レベルを校正するDCオフセット回路18が配設され、DCオフセット回路18は、自動オフセット校正回路20内のDCオフセット制御回路19からのDCオフセット信号Vdcに基づいて入力信号のアナログ信号レベルを校正する。
【００７６】
DCオフセット制御回路19には、図7のレファレンス校正回路16と同様にデジタル信号の平均化に基づいて算出されたオフセット誤差ΔVoffが入力される。そして、DCオフセット制御回路19は、このオフセット誤差ΔVoffに基づいてDCオフセット回路18に出力するDCオフセット信号Vdcを調整する。また、A/D変換器には、別途、規定された一定のレファレンス電圧Vrefが入力されるため、そのレファレンス中心レベルVrcは常に一定である。
【００７７】
以下に、図3、4を用いてDCオフセット回路18での入力アナログ信号に対する態様を具体的に説明する。
【００７８】
前述したオフセット誤差ΔVoffは、図4に示すアナログ信号A2が有するオフセット誤差ΔVoffに示されている。また、A/D変換器8に入力されるレファレンス電圧Vrefは規定された値であるため、図4のレファレンス中心レベルVrcは常に一定である。アナログ信号A2は、A/D変換器8に入力される前にDCオフセット回路18に入力され、DCオフセット回路18は、DCオフセット制御回路19から入力されるDCオフセット信号Vdcに基づきオフセット誤差ΔVoffをゼロにするように動作し、アナログ信号A2を図3に示すアナログ信号A1に校正する。これにより、図3に示すように校正されたアナログ中心レベル(デジタル中心レベル)Voffとレファレンス中心レベルVrcは一致し、アナログ信号A1は、A/D変換器8により適正なデジタル信号D1に変換される。
【００７９】
また、前述した図7に示すレファレンスレベルを校正する自動オフセット回路20と同様に、図9に示すアナログ信号レベルを校正する自動オフセット校正回路20は、バースト信号の非受信期間において、自動オフセット校正を停止する。
【００８０】
つまり、平均化回路15は、利得比較回路24がバースト信号の非受信期間を検出して出力する停止信号S1に応答して平均値のアップデートを中止し、停止信号S1を受信する直前の平均値を加算器17に出力する。または、図示しないが、DCオフセット制御回路19が、停止信号S1を受信し、それに応答してDCオフセット信号Vdcの校正を停止し、停止信号S1を受信する直前のDCオフセット信号Vdcを出力してもよい。
【００８１】
以上、A/D変換器8の前段にDCオフセット回路18を配設して、A/D変換器8のレファレンスレベルを一定とする場合のオフセット校正を示したが、A/D変換機器8自体ががアナログ中心レベルを校正する機能を有していてもよい。また、上記では、A/D変換前のアナログ信号に対してオフセット校正を行ったが、A/D変換後のデジタル信号に対して同様同様のDCオフセット校正を行ってもよい。
【００８２】
なお、以上では、デジタル信号の平均値に基づくオフセット校正を説明したが、A/D変換機8の出力であるデジタル信号の最大値と最小値の中間値に基づいてオフセット校正を行ってもよい。例えば検出されたデジタル信号の最大値と最小値の中間値は、前述した平均値に相当する。そこで、平均化回路15の替わりに、デジタル信号の最大値と最小値を検出して、その中間値を算出する回路を用いても良い。
【００８３】
以上のように、本第1の実施の形態では、バースト信号の受信期間ではオフセット校正を行い、非受信期間ではオフセット校正を停止する。そして、バースト信号の受信状況を検出する手段として自動利得制御増幅器6の利得状況をモニタし、利得状況が所定の規定値以下ならば受信期間を検出し、規定値を超えた場合、非受信期間を検出する。
【００８４】
これにより、バースト信号の非受信期間にノイズ成分に基づいてA/D変換器8のレファレンスレベルが校正されることにより、適正なA/D変換が行われず、適正なデジタル信号が出力されないという課題が回避される。
【００８５】
なお、本第1の実施の形態では、自動利得制御増幅器6のの利得状況をモニタするために、自動利得制御信号Sgを参照したが、これに限らず自動利得制御増幅器6の状態や増幅後のアナログ信号またはデジタル信号の振れ幅レベルなどを参照してもよい。
【００８６】
[第2の実施の形態]
図10は、第2の実施の形態における受信機の構成を示すブロック図である。図2に示す一般的な受信機の構成例を示すブロック図との違いは、自動オフセット校正回路20がオフセット校正を停止させる停止信号(Lowレベル)S2を同期検出回路12から受信することである。それ以外の同一又は対応する構成要素には同一符号を付している。第2の実施の形態について、既述した説明を除き、以下に説明する。
【００８７】
前述したとおり、バースト信号は所定のヘッダ情報を有する。そして、ヘッダ情報には、バースト信号の同期処理に必要な同期信号(ユニークワード)やガードタイム期間の情報が含まれる。そして、同期検出回路12は、これらのタイミング情報を検出する。
【００８８】
よって、同期信号の検出状況からバースト信号の受信状況の検出が可能である。例えば、同期検出回路12で同期信号が検出されなかったことは、バースト信号の非受信期間が検出されたことに相当する。
【００８９】
同期検出回路12は、復調回路10が復調した復調信号のヘッダ情報に含まれる同期信号とガードタイム期間の情報を監視し、同期信号が検出されなかった場合や検出したガードタイム期間に応じて、自動オフセット校正回路20内の平均化回路15に停止信号S2を出力する。また、停止信号S2に対する自動オフセット校正回路20の動作は第1の実施の形態における停止信号S1に対する自動オフセット校正回路20の動作と同様であり、その結果停止信号S2に応答してオフセット校正を停止する。
【００９０】
図11は、図10で示す受信機のTDMA方式における動作例を示す図である。図6と同様に3つのグラフGR1〜GR3が示されている。
【００９１】
第3のグラフGR3において、時刻Te〜Tjは、停止信号S2のレベルの変化に応じて自動オフセット校正の「on」と「off」が切り替わる時刻を示す。時刻TeはガードタイムGT1が始まる時刻であり、同期検出回路12は、バースト信号B1のヘッダ情報であるガードタイム期間の情報からこの時刻Teを算出することができる。そこで、同期検出回路12は、ガードタイムGT1の始まる時刻Teのタイミングで停止信号S2を出力し、オフセット校正を停止させる。
【００９２】
また、時刻Tfは、ガードタイムGT1後の次のバースト信号B2の受信に備え、事前にオフセット校正が再開される時刻であり、同期検出回路12は、ガードタイム期間の情報からこの時刻Tfを算出する。例えば、同期検出回路12は、ガードタイム期間の情報内のガードタイムGT1期間から、ガードタイムGT1終了時刻を算出し、ガードタイムGT1開始時刻Te後でガードタイムGT1終了時刻前の時刻Tfを算出する。そして、同期検出回路12は、バースト信号B2の受信前の時刻Tfのタイミングで停止信号S2の出力を解除し、オフセット校正を再開させる。また、同期検出回路12は、時刻Tg、Thにおいても時刻Te、Tfと同様の動作をする。
【００９３】
時刻Tiは、同期検出回路12が予定されていたバースト信号B3の同期信号を検出しなかった場合にオフセット校正を停止する時刻を示す。同期検出回路12での同期信号の非検出は、バースト信号の非受信期間の検出に相当し、これに応じて同期検出回路12は、停止信号S2を出力し、オフセット校正を停止させる。
【００９４】
また、同期検出回路12は、時刻Tjにおいても、時刻Tf、Thと同様の動作をする。バースト信号B3では、そのヘッダ情報内のガードタイム期間の情報は検出されない。しかし、バースト信号受信期間T1〜T4やガードタイムGT1〜GT3期間は一定であるため、同期検出回路12は、例えばバースト信号B2のヘッダ情報から時刻Tjを算出することができる。
【００９５】
以上のように、本第2の実施の形態では、バースト信号の受信状況を検出するために、同期検出回路12が、バースト信号の同期信号をモニタする。そして、同期信号が検出された場合、同期検出回路12は停止信号S2を出力せず、自動オフセット校正回路20は、オフセット校正を行う。そして、同期信号が検出されない場合、同期検出回路12は停止信号S2を出力し、自動オフセット校正回路20は、オフセット校正を停止する。
【００９６】
さらに、同期検出回路12は、検出したガードタイム期間の情報に基づいて、ガードタイム期間に停止信号S2を出力し、自動オフセット校正回路20は、非受信期間を検出し、オフセット校正を停止する。
【００９７】
以上より、例えば第3のグラフGR3の時刻Ti〜Tjに示される長期の非受信期間において、ノイズ成分に基づくオフセット校正を回避できるため、その後受信されるバースト信号B4に対して適正なレファレンスレベルでのA/D変換が行われ、適正なデジタル信号出力される。
【００９８】
なお、ガードタイムGT1〜GT3はバースト信号受信期間T1〜T4と比較すると極めて短い期間である。そこで、自動オフセット校正回路20は、ガードタイムGT1〜GT3における短期の非受信期間はオフセット校正を継続して行ってもよい。
【００９９】
[第3の実施の形態]
図12は、第3の実施の形態における受信機の構成を示すブロック図である。第1の実施の形態と第2の実施の形態を組合せた構成であり、第1の実施の形態の停止信号(Lowレベル)S1と第2の実施の形態の停止信号(Lowレベル)S2が論理演算回路25に入力され、その論理演算された停止信号(Lowレベル)S3が平均化回路15に出力される。この論理演算回路25により、停止信号S1、S2のいずれもが停止状態(Lowレベル)の時に停止信号S3が停止状態(Lowレベル)になる。そして、第1、2の実施の形態同様に、停止信号S3に応答して自動オフセット校正回路20は、オフセット校正を停止する。第3の実施の形態では、この論理演算回路25の機能により、以下に示すような、より確実なオフセット校正が行われる。
【０１００】
図13は、図12で示す受信機のTDMA方式における動作例を示す図である。図6と同様に3つのグラフGR1〜GR3が示されている。この例では、バースト信号B3を受信しているが、タイミングエラーなどでその同期信号を検出できなかった場合の動作を示す。この場合、実際にはバースト信号B3を受信しているためオフセット校正を停止させないことが望ましい。そこで、論理演算回路25は、停止信号S1と停止信号S2がともにLowレベルの時のみ停止信号S3を停止状態(Lowレベル)にして出力する。
【０１０１】
図13の第2のグラフGR2において、第1の実施の形態と同様に、自動利得制御信号Sgは第1のグラフGR1が示すバースト信号の受信状況に応じて変化する。そして、規定値Sg_rを超えた場合は、バースト信号非受信期間が検出され、停止信号S1が出力される。第3のグラフGR3に示されるグラフgr_1は、その停止信号S1のレベルの変化を表す。
【０１０２】
グラフgr_2は、第2の実施の形態と同様に、同期信号の検出状況に対応する停止信号S2のレベル変化を表す。グラフgr_2の時刻Tiは、バースト信号B3を受信しているにも関わらずタイミングエラーなどでバースト信号B3の同期信号が検出できず、停止信号S2が出力された時刻を示す。
【０１０３】
グラフgr_3は停止信号S3のレベルの変化を表すとともに、それと対応する自動オフセット校正回路20が行うオフセット校正の「on」と「off」を表す。前述した論理演算回路25の機能により、停止信号S1、S2がともにLowレベルである時刻Ts〜Tjの期間のみでオフセット校正が停止される。
【０１０４】
このように、バースト信号B3は受信しているが同期信号を検出できなかった場合、第2の実施の形態では時刻Tiでの停止信号S2の出力に応答してオフセット校正が停止される。しかし、第3の実施の形態では、グラフgr_3の期間P1に示すように、たとえバースト信号B3の同期検出できなくても、バースト信号B3の受信に伴う自動利得制御信号Sgの降下により、停止信号S1が非停止状態になるので、オフセット校正が停止することを回避できる。
【０１０５】
図13の別の例としては、バースト信号B3のレベルが非常に低い場合が考えられる。この場合、停止信号S1は停止状態になるが、同期検出されれば停止信号S2は非停止状態になるので、停止信号S3は非停止状態(Highレベル)となり、オフセット校正は継続する。
【０１０６】
図14は、図12で示す受信機のTDMA方式における図13とは異なる動作例を示す図である。図13と同様に3つのグラフGR1〜GR3が示されている。論理演算回路25は、図13の場合と同様に、停止信号S1と停止信号S2がともにLowレベルの時のみ停止信号S3を出力する。バースト信号の受信状況は図6、8、11と同様であり、バースト信号B3は受信されていない。
【０１０７】
図14では、バースト信号B3は受信されないため、自動利得信号Sgはその制御範囲の最大値Sg_maxに向かって増加する。一方、第3のグラフGR3におけるグラフgr_2の時刻Tiで、同期信号の検出がされず停止信号S2が出力され、さらに停止信号S1が出力されているため、グラフgr_3に示すように停止信号S3は停止状態になり、オフセット校正は停止される。そして、第2の実施の形態と同様に時刻Tjで停止信号S2の出力は解除され、同時にオフセット校正が再開される。
【０１０８】
第1の実施の形態では、グラフgr_1に示す停止信号s1のレベルに応じてオフセット校正が行われ、時刻Tdからオフセット校正が再開されるため、バースト信号受信中であっても期間P2の間はオフセット校正が行われない。一方で、グラフgr_3に示すように、第3の実施の形態では、バースト信号受信期間である期間P2でも確実にオフセット校正を行うことができる。
【０１０９】
なお、論理演算回路25には、本実施例のように停止信号がLowレベルで停止状態を示す場合は論理和(OR)回路が用いられる。逆に、もし停止信号がHighレベルで停止状態を示す場合は、論理演算回路25には、論理積(AND)回路が用いられる。
【０１１０】
[第4の実施の形態]
図15は、第4の実施の形態における受信機の構成を示すブロック図である。図7と異なり、自動オフセット校正回路20が自動利得制御回路9の自動利得制御信号Sgを規定値Sg_r2にリミットするリミッタ回路26を有する。
【０１１１】
図16は、図15で示す受信機のTDMA方式における動作例を示す図である。図6と同様に3つのグラフGR1〜GR3が示されている。
【０１１２】
リミッタ回路26は、自動利得制御回路9からの自動利得制御信号Sgをモニタし、その信号SgをD/A変換器13に出力する。また、リミッタ回路26には、規定値Sg_r2が入力されており、リミッタ回路26は、自動利得制御信号Sgがこの規定値Sg_r2を超えた場合、自動利得制御回路9に停止信号S4を出力する。自動利得制御回路9は、この停止信号S4に応答して回路内部の利得の上昇を停止する。
【０１１３】
図16では、第1の実施の形態と同様に、自動利得制御信号Sgが規定値Sg_rを超えた場合、第3のグラフGR3に示すように、停止信号S1によりオフセット校正が停止される。第2のグラフGR2には、図15のリミッタ回路26に入力される規定値Sg_r2が示され、リミッタ回路26がない場合の自動利得制御信号Sgの変化が破線で示されている。
【０１１４】
自動利得制御信号Sgは、リミッタ回路26がない場合、ガードタイムGT2、バースト信号受信期間T3、ガードタイムGT3の非受信期間の時刻t5で利得Sg_maxまで増加するが、自動利得制御信号Sgはリミッタ回路26の機能により規定値Sg_r2以上に増加しない。そして、バースト信号B4の受信に応じて自動利得制御信号Sgは、利得Sg_b4に低下するが、時刻Tnにおいて規定値Sg_r以下となり、オフセット校正が再開される。一方で、リミッタ回路26がない場合は、時刻Tnより遅い時刻Tpからオフセット校正が再開される。
【０１１５】
このように、バースト信号の非受信期間に自動利得制御回路9の内部利得が異常に高くなることをリミッタ回路26により利得をリミットすることで回避すれば、次のバースト信号B4受信後の自動利得制御信号Sgの低下を早めることができる。このため、自動オフセット校正回路20は、バースト信号B4受信の際のオフセット校正の開始時間を早めることができる。
【０１１６】
さらに、自動利得制御信号Sgが利得Sg_b4に低下するまでの時刻Tkは、リミッタ回路26がない場合の時刻Tmと比較して早くなる。つまり、自動オフセット校正回路20にリミッタ回路26を配設することにより、受信信号に対する自動利得制御(AGC)の応答性は向上する。
【０１１７】
また、本第4の実施の形態では、第1の実施の形態にリミッタ回路26を配設したが、第2、3の実施の形態に用いてもよく、同様の効果が得られる。
【０１１８】
以上の実施の形態をまとめると，次の付記のとおりである。
【０１１９】
(付記１)
単一電源で動作する受信機において、
受信信号を処理してアナログ信号を出力するアナログ回路と、
前記アナログ信号をレファレンスレベルに基づいてデジタル信号に変換するA/D変換器と、
前記デジタル信号を復調する復調回路と、
A/D変換された前記デジタル信号の中心レベルを検出し、検出した当該デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させるオフセット校正を行う自動オフセット校正回路とを有し、
バースト信号の受信期間は前記オフセット校正を行い、バースト信号の非受信期間は前記オフセット校正を停止する受信機。
【０１２０】
(付記２)
さらに、前記受信信号を自動利得制御信号に応じて利得制御する自動利得制御増幅器と、
前記自動利得制御増幅器の出力信号の振幅レベルに応じて前記自動利得制御信号を生成する自動利得制御回路とを有し、
前記自動オフセット校正回路は、前記自動利得制御信号が規定値を超えたときに前記バースト信号の非受信期間を検出し、超えないときに前記バースト信号の受信期間を検出する付記１記載の受信機。
【０１２１】
(付記３)
前記自動オフセット校正回路は、前記自動利得制御信号が規定値を超えるときに前記自動利得制御回路の前記自動利得制御信号を当該規定値にリミットする付記２記載の受信機。
【０１２２】
(付記４)
前記自動オフセット校正回路は、前記デジタル信号内に同期信号が検出されないときに前記バースト信号の非受信期間を検出し、当該同期信号が検出されたときに前記バースト信号の受信期間を検出する付記１〜３記載の受信機。
【０１２３】
(付記５)
前記自動オフセット校正回路は、前記デジタル信号内に同期信号が検出されたタイミングから求まるガードタイムに前記バースト信号の非受信期間を検出する付記１記載の受信機。
【０１２４】
(付記６)
前記自動オフセット校正回路は、前記オフセット校正において前記レファレンスレベルの調整を行い、前記デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させる付記１記載の受信機。
【０１２５】
(付記７)
前記自動オフセット校正回路は、前記バースト信号の非受信期間において前記レファレンスレベルの調整を停止する付記６記載の受信機。
【０１２６】
(付記８)
前記自動オフセット校正回路は、前記オフセット校正において一定期間内の前記デジタル信号の平均値に基づいて前記レファレンスレベルの中心レベルをアップデートする付記1または６記載の受信機。
【０１２７】
(付記９)
前記自動オフセット校正回路は、前記オフセット校正において前記デジタル信号の最大値と最小値の中間値に基づいて前記レファレンスレベルの中心レベルをアップデートする付記1または６記載の受信機。
【０１２８】
(付記１０)
前記自動オフセット校正回路は、前記バースト信号の非受信期間において前記アップデートを停止する付記８または９記載の受信機。
【０１２９】
(付記１１)
前記自動オフセット校正回路は、前記オフセット校正において前記アナログ信号のレベルの調整を行い、前記デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させる付記１記載の受信機。
【０１３０】
(付記１２)
前記自動オフセット校正回路は、前記バースト信号の非受信期間において前記アナログ信号のレベルの調整を停止する付記１１記載の受信機。
【０１３１】
(付記１３)
前記自動オフセット校正回路は、前記オフセット校正において一定期間内の前記デジタル信号の平均値に基づいて前記アナログ信号のレベルをアップデートする付記１１記載の受信機。
【０１３２】
(付記１４)
前記自動オフセット校正回路は、前記オフセット校正において前記デジタル信号の最大値と最小値の中間値に基づいて前記アナログ信号のレベルをアップデートする付記１１記載の受信機。
【０１３３】
(付記１５)
前記自動オフセット校正回路は、前記バースト信号の非受信期間において前記アップデートを停止する付記１３または１４記載の受信機。
【０１３４】
(付記１６)
前記アナログ回路が前記受信信号の周波数をダウンコンバートするダウンコンバータを有する付記1記載の受信機。
【符号の説明】
【０１３５】
3 送信系
4 受信系
6 自動利得制御増幅器
7 直交検波回路
8 A/D変換器
9 自動利得制御回路
10 復調回路
11 復調部
12 同期検出回路
15 平均化回路
16 レファレンス制御回路
17 加算記
18 DCオフセット回路
19 DCオフセット制御回路
20 自動利得制御増幅器
24 利得制御増幅器
25 論理演算回路
26 リミッタ
【図１】
2010178031.tif 000003
【図２】
2010178031.tif 000004
【図３】
2010178031.tif 000005
【図４】
2010178031.tif 000006
【図５】
2010178031.tif 000007
【図６】
2010178031.tif 000008
【図７】
2010178031.tif 000009
【図８】
2010178031.tif 000010
【図９】
2010178031.tif 000011
【図１０】
2010178031.tif 000012
【図１１】
2010178031.tif 000013
【図１２】
2010178031.tif 000014
【図１３】
2010178031.tif 000015
【図１４】
2010178031.tif 000016
【図１５】
2010178031.tif 000017
【図１６】
2010178031.tif 000018