(57)【要約】【課題】アレイアンテナの各アンテナ素子から同じタイミングで信号を送信させることができ、また各アンテナ素子で受信した信号に同じタイミングで処理を施すことができる通信システム、通信装置および通信方法を提供する。【解決手段】トリガ発生部７８から出力されたトリガ信号と、トリガ信号が与えられたときに信号発生装置から出力されてアレイアンテナを介して受信された基準信号とに基づいて検出される受信信号の受信遅延時間に基づいて、受信信号が第１〜第４受信ミキサ部６５ａ〜６５ｄに与えられるタイミングを受信側遅延処理部６０で調整する。またトリガ発生部７８から出力されたトリガ信号と、トリガ信号の出力とともに送受信部に与えられてアレイアンテナを介して送信された送信信号とに基づいて検出される送信信号の送信遅延時間に基づいて、アレイアンテナの各アンテナ素子に送信信号が与えられるタイミングを送信側遅延処理部７０で調整する。【選択図】図５
2010177955.tif 000002
【特許請求の範囲】
【請求項１】
通信相手装置と信号を送受信可能な通信装置と、前記通信装置から前記通信相手装置に送信するべき送信信号の送信遅延時間を検出するための送信遅延検出装置とを備える通信システムであって、
前記通信装置は、
複数のアンテナ素子を有するアレイアンテナを介して、前記通信相手装置から送信された信号を受信するとともに、前記通信相手装置に対して信号を送信する送受信部と、
前記送受信部で受信された受信信号に所定の処理を施すとともに、送信するべき前記送信信号を前記送受信部に与える信号処理部と、
トリガ信号を出力するトリガ出力部とを有し、
前記送信遅延検出装置は、
前記トリガ出力部から出力された前記トリガ信号と、前記トリガ信号の出力とともに前記信号処理部から前記送受信部に与えられ、前記送受信部から前記アレイアンテナを介して送信された前記送信信号とに基づいて、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記送信信号の前記送信遅延時間を検出し、
前記信号処理部は、
前記送信遅延検出装置で検出される送信遅延時間に関する送信遅延情報に基づいて、前記各アンテナ素子に前記送信信号が与えられるタイミングを調整する送信側遅延処理部を含むことを特徴とする通信システム。
【請求項２】
通信相手装置と信号を送受信可能な通信装置と、前記通信相手装置から送信されて前記通信装置で受信される受信信号の受信遅延時間を検出するための受信遅延検出装置とを備える通信システムであって、
前記通信装置は、
複数のアンテナ素子を有するアレイアンテナを介して、前記通信相手装置から送信された信号を受信するとともに、前記通信相手装置に対して信号を送信する送受信部と、
前記送受信部で受信された前記受信信号に所定の処理を施すとともに、送信するべき送信信号を前記送受信部に与える信号処理部と、
トリガ信号を出力するトリガ出力部とを有し、
前記受信遅延検出装置は、
前記トリガ出力部から前記トリガ信号が与えられると、前記受信遅延時間を検出するための基準となる基準信号を出力し、
前記信号処理部は、
前記トリガ信号と、前記トリガ信号が与えられたときに前記受信遅延検出装置から出力され、前記アレイアンテナを介して前記送受信部で受信された前記基準信号とに基づいて検出される、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記受信信号の前記受信遅延時間に基づいて、前記各アンテナ素子を介して受信された前記受信信号に前記所定の処理を施すタイミングを調整する受信側遅延処理部を含むことを特徴とする通信システム。
【請求項３】
通信相手装置と信号を送受信可能な通信装置であって、
複数のアンテナ素子を有するアレイアンテナを介して、前記通信相手装置から送信された信号を受信するとともに、前記通信相手装置に対して信号を送信する送受信部と、
前記送受信部で受信された受信信号に所定の処理を施すとともに、送信するべき送信信号を前記送受信部に与える信号処理部と、
トリガ信号を出力するトリガ出力部とを備え、
前記信号処理部は、
前記トリガ信号と、前記トリガ信号の出力とともに前記送受信部に与えられ、前記アレイアンテナを介して送信された前記送信信号とに基づいて送信遅延検出装置で検出される、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記送信信号の送信遅延時間に関する送信遅延情報を取得し、取得した前記送信遅延情報に基づいて、前記各アンテナ素子に前記送信信号が与えられるタイミングを調整する送信側遅延処理部を含むことを特徴とする通信装置。
【請求項４】
通信相手装置と信号を送受信可能な通信装置であって、
複数のアンテナ素子を有するアレイアンテナを介して、前記通信相手装置から送信された信号を受信するとともに、前記通信相手装置に対して信号を送信する送受信部と、
前記送受信部で受信された受信信号に所定の処理を施すとともに、送信するべき送信信号を前記送受信部に与える信号処理部と、
トリガ信号を出力するトリガ出力部とを備え、
前記送受信部は、前記トリガ信号が与えられたときに受信遅延検出装置から出力される基準信号を、前記アレイアンテナを介して受信し、
前記信号処理部は、
前記トリガ信号と、前記送受信部で受信された基準信号とに基づいて検出される、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記受信信号の受信遅延時間に基づいて、前記各アンテナ素子を介して受信された前記受信信号に前記所定の処理を施すタイミングを調整する受信側遅延処理部を含むことを特徴とする通信装置。
【請求項５】
通信相手装置と信号を送受信可能な通信装置における通信方法であって、
送信するべき送信信号を信号処理部から送受信部に与える信号処理工程と、
前記信号処理工程で前記送受信部に与えられた前記送信信号を、複数のアンテナ素子を有するアレイアンテナを介して送信する送信工程と、
前記信号処理工程で前記送受信部に前記送信信号が与えられると、トリガ信号を出力するトリガ出力工程と、
前記トリガ出力工程で出力されたトリガ信号と、前記トリガ信号の出力とともに前記送受信部に与えられ、前記送信工程で前記アレイアンテナを介して送信された前記送信信号とに基づいて送信遅延検出装置で検出される、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記送信信号の送信遅延時間に関する送信遅延情報を取得する送信遅延取得工程とを有し、
前記信号処理工程は、
前記送信遅延取得工程で取得された送信遅延情報に基づいて、前記各アンテナ素子に前記送信信号が与えられるタイミングを調整する送信側遅延処理工程を含むことを特徴とする通信方法。
【請求項６】
通信相手装置と信号を送受信可能な通信装置における通信方法であって、
複数のアンテナ素子を有するアレイアンテナを介して、信号を受信する受信工程と、
前記受信工程で受信された受信信号に信号処理部で所定の処理を施す信号処理工程と、
トリガ信号を出力するトリガ出力工程と、
前記トリガ出力工程で出力されたトリガ信号が与えられたとき受信遅延検出装置から出力される基準信号を、前記アレイアンテナを介して受信する基準信号受信工程とを有し、
前記信号処理工程は、
前記トリガ信号と、前記基準信号受信工程で受信された基準信号とに基づいて検出される、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記受信信号の受信遅延時間に基づいて、前記各アンテナ素子を介して受信された受信信号に前記所定の処理を施すタイミングを調整する受信側遅延処理工程を含むことを特徴とする通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信相手装置と信号を送受信可能な通信装置およびその通信装置における通信方法、ならびに前記通信装置を備える通信システムに関する。
【背景技術】
【０００２】
ＰＨＳ（Personal Handyphone System）などの移動通信システムの無線基地局装置では、複数本のアンテナ素子を備えるアレイアンテナを用いて通信端末装置と信号の送受信を行い、信号処理部でアレイ合成などの処理を行う。
【０００３】
アレイアンテナ技術を用いた無線通信システムとして、たとえば特許文献１に、狭域通信（ＤＳＲＣ）方式を用いた路車間通信システムの無線基地局システムが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２７０５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
アレイ合成などの処理による効果を有効に発揮させるためには、信号処理部から出力される信号を、各アンテナ素子から同じタイミングで送信させることが望ましく、また各アンテナ素子で受信した信号を、同じタイミングで信号処理部に入力させることが望ましい。
【０００６】
特許文献１に開示される無線基地局システムでは、アンテナ素子に相当するアンテナ装置と有線通信回線を介して接続された通信制御装置から、アンテナ装置に対して制御信号を送信して、アンテナ装置からの応答までの回線遅延量を測定し、測定された回線遅延量に応じて設定される遅延調整量で、信号を遅延させて有線通信回線に出力する。
【０００７】
この無線基地局システムでは、実際に信号を送受信することによってではなく、通信制御装置から送信された制御信号をアンテナ装置で折返すことで回線遅延量を測定するので、実際に信号を送受信するときの回線遅延量を正確に求めることはできない。したがって、複数のアンテナ装置間で遅延時間にばらつきが生じ、アレイ処理におけるアレイ合成などに不具合が生じる場合がある。
【０００８】
本発明は上述の点に鑑みて成されたものであり、アレイアンテナの各アンテナ素子から同じタイミングで信号を送信させることができる通信システム、通信装置および通信方法を提供することを目的とする。
【０００９】
また本発明は、アレイアンテナの各アンテナ素子で受信した信号に同じタイミングで処理を施すことができる通信システム、通信装置および通信方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る通信システムは、通信相手装置と信号を送受信可能な通信装置と、前記通信装置から前記通信相手装置に送信するべき送信信号の送信遅延時間を検出するための送信遅延検出装置とを備える通信システムであって、前記通信装置は、複数のアンテナ素子を有するアレイアンテナを介して、前記通信相手装置から送信された信号を受信するとともに、前記通信相手装置に対して信号を送信する送受信部と、前記送受信部で受信された受信信号に所定の処理を施すとともに、送信するべき前記送信信号を前記送受信部に与える信号処理部と、トリガ信号を出力するトリガ出力部とを有し、前記送信遅延検出装置は、前記トリガ出力部から出力された前記トリガ信号と、前記トリガ信号の出力とともに前記信号処理部から前記送受信部に与えられ、前記送受信部から前記アレイアンテナを介して送信された前記送信信号とに基づいて、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記送信信号の前記送信遅延時間を検出し、前記信号処理部は、前記送信遅延検出装置で検出される送信遅延時間に関する送信遅延情報に基づいて、前記各アンテナ素子に前記送信信号が与えられるタイミングを調整する送信側遅延処理部を含むことを特徴とする。
【００１１】
また本発明に係る通信システムは、通信相手装置と信号を送受信可能な通信装置と、前記通信相手装置から送信されて前記通信装置で受信される受信信号の受信遅延時間を検出するための受信遅延検出装置とを備える通信システムであって、前記通信装置は、複数のアンテナ素子を有するアレイアンテナをして、前記通信相手装置から送信された信号を受信するとともに、前記通信相手装置に対して信号を送信する送受信部と、前記送受信部で受信された前記受信信号に所定の処理を施すとともに、送信するべき送信信号を前記送受信部に与える信号処理部と、トリガ信号を出力するトリガ出力部とを有し、前記受信遅延検出装置は、前記トリガ出力部から前記トリガ信号が与えられると、前記受信遅延時間を検出するための基準となる基準信号を出力し、前記信号処理部は、前記トリガ信号と、前記トリガ信号が与えられたときに前記受信遅延検出装置から出力され、前記アレイアンテナを介して前記送受信部で受信された前記基準信号とに基づいて検出される、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記受信信号の前記受信遅延時間に基づいて、前記各アンテナ素子を介して受信された前記受信信号に前記所定の処理を施すタイミングを調整する受信側遅延処理部を含むことを特徴とする。
【００１２】
また本発明に係る通信装置は、通信相手装置と信号を送受信可能な通信装置であって、複数のアンテナ素子を有するアレイアンテナを介して、前記通信相手装置から送信された信号を受信するとともに、前記通信相手装置に対して信号を送信する送受信部と、前記送受信部で受信された受信信号に所定の処理を施すとともに、送信するべき送信信号を前記送受信部に与える信号処理部と、トリガ信号を出力するトリガ出力部とを備え、前記信号処理部は、前記トリガ信号と、前記トリガ信号の出力とともに前記送受信部に与えられ、前記アレイアンテナを介して送信された前記送信信号とに基づいて送信遅延検出装置で検出される、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記送信信号の送信遅延時間に関する送信遅延情報を取得し、取得した前記送信遅延情報に基づいて、前記各アンテナ素子に前記送信信号が与えられるタイミングを調整する送信側遅延処理部を含むことを特徴とする。
【００１３】
また本発明に係る通信装置は、通信相手装置と信号を送受信可能な通信装置であって、複数のアンテナ素子を有するアレイアンテナを介して、前記通信相手装置から送信された信号を受信するとともに、前記通信相手装置に対して信号を送信する送受信部と、前記送受信部で受信された受信信号に所定の処理を施すとともに、送信するべき送信信号を前記送受信部に与える信号処理部と、トリガ信号を出力するトリガ出力部とを備え、前記送受信部は、前記トリガ信号が与えられたときに受信遅延検出装置から出力される基準信号を、前記アレイアンテナを介して受信し、前記信号処理部は、前記トリガ信号と、前記送受信部で受信された基準信号とに基づいて検出される、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記受信信号の受信遅延時間に基づいて、前記各アンテナ素子を介して受信された前記受信信号に前記所定の処理を施すタイミングを調整する受信側遅延処理部を含むことを特徴とする。
【００１４】
また本発明に係る通信方法は、通信相手装置と信号を送受信可能な通信装置における通信方法であって、送信するべき送信信号を信号処理部から送受信部に与える信号処理工程と、前記信号処理工程で前記送受信部に与えられた前記送信信号を、複数のアンテナ素子を有するアレイアンテナを介して送信する送信工程と、前記信号処理工程で前記送受信部に前記送信信号が与えられると、トリガ信号を出力するトリガ出力工程と、前記トリガ出力工程で出力されたトリガ信号と、前記トリガ信号の出力とともに前記送受信部に与えられ、前記送信工程で前記アレイアンテナを介して送信された前記送信信号とに基づいて送信遅延検出装置で検出される、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記送信信号の送信遅延時間に関する送信遅延情報を取得する送信遅延取得工程とを有し、前記信号処理工程は、前記送信遅延取得工程で取得された送信遅延情報に基づいて、前記各アンテナ素子に前記送信信号が与えられるタイミングを調整する送信側遅延処理工程を含むことを特徴とする。
【００１５】
また本発明に係る通信方法は、通信相手装置と信号を送受信可能な通信装置における通信方法であって、複数のアンテナ素子を有するアレイアンテナを介して、信号を受信する受信工程と、前記受信工程で受信された受信信号に信号処理部で所定の処理を施す信号処理工程と、トリガ信号を出力するトリガ出力工程と、前記トリガ出力工程で出力されたトリガ信号が与えられたとき受信遅延検出装置から出力される基準信号を、前記アレイアンテナを介して受信する基準信号受信工程とを有し、前記信号処理工程は、前記トリガ信号と、前記基準信号受信工程で受信された基準信号とに基づいて検出される、前記アレイアンテナの各アンテナ素子と前記信号処理部との間で生じる前記受信信号の受信遅延時間に基づいて、前記各アンテナ素子を介して受信された受信信号に前記所定の処理を施すタイミングを調整する受信側遅延処理工程を含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、通信装置のアレイアンテナの各アンテナ素子と信号処理部との間で生じる送信信号の送信遅延時間は、通信装置のトリガ出力部から出力されたトリガ信号と、そのトリガ信号の出力とともに信号処理部から送受信部に与えられ、送受信部からアレイアンテナを介して送信された送信信号とに基づいて、送信遅延検出装置で検出される。これによって、各アンテナ素子と信号処理部との間で生じる送信遅延時間を正確に検出することができる。この正確に検出された送信遅延時間に関する送信遅延情報に基づいて、各アンテナ素子に送信信号が与えられるタイミングが送信側遅延処理部で調整されるので、各アンテナ素子と信号処理部との間で生じる送信遅延時間のばらつきを吸収することができる。したがって、各アンテナ素子から同じタイミングで送信信号を送信させることが可能であるので、アレイアンテナの性能を安定させることができる。
【００１７】
また本発明によれば、通信装置のアレイアンテナの各アンテナ素子と信号処理部との間で生じる受信信号の受信遅延時間は、通信装置のトリガ出力部から出力されたトリガ信号と、そのトリガ信号が与えられたときに受信遅延検出装置から出力され、アレイアンテナを介して送受信部で受信された基準信号とに基づいて検出される。これによって、各アンテナ素子と信号処理部との間で生じる受信遅延時間を正確に検出することができる。この正確に検出された受信遅延時間に基づいて、各アンテナ素子を介して受信された受信信号に所定の処理を施すタイミングが受信側遅延処理部で調整されるので、各アンテナ素子と信号処理部との間で生じる受信遅延時間のばらつきを吸収することができる。したがって、各アンテナ素子で受信した受信信号に同じタイミングで処理を施すことが可能であるので、アレイアンテナの性能を安定させることができる。
【００１８】
また本発明によれば、トリガ出力部から出力されたトリガ信号と、そのトリガ信号の出力とともに送受信部に与えられてアレイアンテナを介して送信された送信信号とに基づいて送信遅延検出装置で検出される、アレイアンテナの各アンテナ素子と信号処理部との間で生じる送信信号の送信遅延時間に関する送信遅延情報に基づいて、各アンテナ素子に送信信号が与えられるタイミングが送信側遅延処理部で調整される。これによって、各アンテナ素子と信号処理部との間で生じる送信遅延時間のばらつきを吸収することができるので、各アンテナ素子から同じタイミングで送信信号を送信させることが可能である。したがって、アレイアンテナの性能を安定させることができる。
【００１９】
また本発明によれば、アレイアンテナの各アンテナ素子と信号処理部との間で生じる受信信号の受信遅延時間は、トリガ出力部から出力されたトリガ信号と、そのトリガ信号が与えられたときに受信遅延検出装置から出力されてアレイアンテナを介して送受信部で受信された基準信号とに基づいて検出される。これによって、各アンテナ素子と信号処理部との間で生じる受信遅延時間を正確に検出することができる。この正確に検出された受信遅延時間に基づいて、各アンテナ素子を介して受信された受信信号に所定の処理を施すタイミングが受信側遅延処理部で調整されるので、各アンテナ素子と信号処理部との間で生じる受信遅延時間のばらつきを吸収することができる。したがって、各アンテナ素子で受信した受信信号に同じタイミングで処理を施すことが可能であるので、アレイアンテナの性能を安定させることができる。
【００２０】
また本発明によれば、送信遅延取得工程において、トリガ出力工程で出力されたトリガ信号と、そのトリガ信号の出力とともに送受信部に与えられて、送信工程でアレイアンテナを介して送信された送信信号とに基づいて送信遅延検出装置で検出される、アレイアンテナの各アンテナ素子と信号処理部との間で生じる送信信号の送信遅延時間に関する送信遅延情報が取得される。この取得された送信遅延情報に基づいて、送信側遅延処理工程において、各アンテナ素子に送信信号が与えられるタイミングが調整される。これによって、各アンテナ素子と信号処理部との間で生じる送信遅延時間のばらつきを吸収することができるので、各アンテナ素子から同じタイミングで送信信号を送信させることが可能である。したがって、アレイアンテナの性能を安定させることができる。
【００２１】
また本発明によれば、トリガ出力工程で出力されたトリガ信号と、そのトリガ信号が与えられたときに受信遅延検出装置から出力されてアレイアンテナを介して基準信号受信工程で受信された基準信号とに基づいて、アレイアンテナの各アンテナ素子と信号処理部との間で生じる受信信号の受信遅延時間が検出される。これによって、各アンテナ素子と信号処理部との間で生じる受信遅延時間を正確に検出することができる。この正確に検出された受信遅延時間に基づいて、各アンテナ素子を介して受信された受信信号に所定の処理を施すタイミングが受信側遅延処理工程で調整されるので、各アンテナ素子と信号処理部との間で生じる受信遅延時間のばらつきを吸収することができる。したがって、各アンテナ素子で受信した受信信号に同じタイミングで処理を施すことが可能であるので、アレイアンテナの性能を安定させることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の前提となる通信装置１の構成を示すブロック図である。
【図２】通信装置１におけるデジタル処理部１９の構成を示すブロック図である。
【図３】本発明の実施の一形態である通信システム３０の構成を示すブロック図である。
【図４】通信装置３１の第１ＲＦ部３５の構成を示すブロック図である。
【図５】通信装置３１のデジタル処理部４８の構成を示すブロック図である。
【図６】通信装置３１における送信タイミングの調整動作の処理手順を示すフローチャートである。
【図７】通信装置３１における受信タイミングの調整動作の処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２３】
＜前提技術＞
本発明の通信装置を説明する前に、本発明の前提となる通信装置について説明する。図１は、本発明の前提となる通信装置１の構成を示すブロック図である。
【００２４】
通信装置１は、第１〜第４アンテナ素子２ａ〜２ｄを有するアレイアンテナ２と、各アンテナ素子２ａ〜２ｄにそれぞれ接続され、送受信切換スイッチ７、送信回路８および受信回路９を有する第１〜第４無線（略称：ＲＦ）部３〜６とを含む送受信部１０、第１〜第４ＲＦ部３〜６の送信回路８に接続される第１〜第４デジタル／アナログ（略称：Ｄ／Ａ）変換部１１，１３，１５，１７、第１〜第４ＲＦ部３〜６の受信回路９に接続される第１〜第４アナログ／デジタル（略称：Ａ／Ｄ）変換部１２，１４，１６，１８、第１〜第４Ｄ／Ａ変換部１１，１３，１５，１７および第１〜第４Ａ／Ｄ変換部１２，１４，１６，１８に接続されるデジタル処理部１９、ならびにデジタル処理部１９に接続される通信処理部２０を備えて構成される。第１〜第４ＲＦ部３〜６の構成は同一であるので、図１では、第１ＲＦ部３の構成のみ図示し、第２〜第４ＲＦ部４〜６の構成については図示を省略している。
【００２５】
図２は、通信装置１におけるデジタル処理部１９の構成を示すブロック図である。デジタル処理部１９は、第１〜第４Ａ／Ｄ変換部１２，１４，１６，１８とそれぞれ接続される第１〜第４受信ミキサ部２１ａ〜２１ｄ、受信ウェイトベクトル計算機２３および送信ウェイトベクトル計算機２４を有するウェイト演算部２２、信号合成部２５、ならびに第１〜第４Ｄ／Ａ変換部１１，１３，１５，１７とそれぞれ接続される第１〜第４送信ミキサ部２６ａ〜２６ｄを備える。
【００２６】
アレイアンテナ２の各アンテナ素子２ａ〜２ｄを介して受信された受信信号は、第１〜第４ＲＦ部３〜６の送受信切換スイッチ７を介して受信回路９に与えられ、第１〜第４Ａ／Ｄ変換部１２，１４，１６，１８を経由してデジタル処理部１９の第１〜第４受信ミキサ部２１ａ〜２１ｄ、ウェイト演算部２２の受信ウェイトベクトル計算機２３および送信ウェイトベクトル計算機２４にそれぞれ与えられる。
【００２７】
ウェイト演算部２２は、アレイアンテナ２の指向性を制御するためのウェイトと呼ばれる重み付け係数を算出する。受信ウェイトベクトル計算機２３は、与えられた受信信号と参照信号とに基づいて、受信信号の重み付けに使用する受信ウェイトを算出する。送信ウェイトベクトル計算機２４は、与えられた受信信号と参照信号とに基づいて、送信信号の重み付けに使用する送信ウェイトを算出する。
【００２８】
第１〜第４受信ミキサ部２１ａ〜２１ｄは、第１〜第４Ａ／Ｄ変換部１２，１４，１６，１８から与えられた信号に、ウェイト演算部２２の受信ウェイトベクトル計算機２３で算出された受信ウェイトを乗算し、乗算した結果得られた信号を信号合成部２５に与える。信号合成部２５は、第１〜第４受信ミキサ部２１ａ〜２１ｄから与えられた信号を加算し、アレイ合成信号として、通信処理部２０に出力する。
【００２９】
送信するべき送信信号が通信処理部２０からデジタル処理部１９に与えられると、その与えられた送信信号は、第１〜第４送信ミキサ部２６ａ〜２６ｄに与えられる。第１〜第４送信ミキサ部２６ａ〜２６ｄでは、通信処理部２０から与えられた送信信号に、ウェイト演算部２２の送信ウェイトベクトル計算機２４で算出された送信ウェイトが乗算され、乗算した結果得られた信号は第１〜第４Ｄ／Ａ変換部１１，１３，１５，１７にそれぞれ与えられる。第１〜第４Ｄ／Ａ変換部１１，１３，１５，１７に与えられた信号は、その後、第１〜第４ＲＦ部３〜６の送信回路８に与えられ、送受信切換スイッチ７を経由して、アレイアンテナ２の各アンテナ素子２ａ〜２ｄに与えられ、各アンテナ素子２ａ〜２ｄを介して送信される。
【００３０】
以上に述べたデジタル処理部１９における受信ウェイトの乗算処理および送信ウェイトの乗算処理を、以下では「アレイ処理」という。デジタル処理部１９におけるアレイ処理による効果を有効に発揮させるためには、デジタル処理部１９から出力される信号を、アレイアンテナ２の各アンテナ素子２ａ〜２ｄで同じタイミングで送信させることが望ましく、また各アンテナ素子２ａ〜２ｄで受信した受信信号を、同じタイミングでデジタル処理部１９に入力させることが望ましい。
【００３１】
しかし図１に示す通信装置１では、各ＲＦ部３〜６の送信回路８および受信回路９に含まれるフィルタなどによって、第１〜第４ＲＦ部３〜６間において、信号の遅延時間にばらつきが生じる。この遅延時間のばらつきによって、各アンテナ素子２ａ〜２ｄ間においても信号の受信タイミングおよび送信タイミングが異なるので、デジタル処理部１９におけるアレイ合成などのアレイ処理に不具合が生じるという問題がある。
【００３２】
特に通信装置１が、周波数帯域の異なる複数の送信回路および受信回路を有するＲＦ部を備える場合には、周波数帯域毎に遅延時間のばらつきが生じ、この遅延時間のばらつきによって、デジタル処理部１９におけるアレイ合成などのアレイ処理に、より大きな不具合が生じることがある。
【００３３】
このように通信装置１では、内部遅延によって、各アンテナ素子２ａ〜２ｄとデジタル処理部１９との間で送受信のタイミングが異なっているが、遅延時間を調節する機能は実装されていない。したがって通信装置１が、より高速な変調方式を採用するに従って、第１〜第４アンテナ素子２ａ〜２ｄ間における送受信のタイミングの違いが顕著となり、アレイ合成などのアレイ処理の性能を劣化させるという問題がある。
【００３４】
そこで本発明の通信装置および通信装置を備える通信システムでは、以下に示す実施の形態の構成を採用している。
【００３５】
＜実施の形態＞
図３は、本発明の実施の一形態である通信システム３０の構成を示すブロック図である。通信システム３０は、通信装置３１、波形解析装置３２および信号発生装置３３を備えて構成される。通信装置３１は、次世代ＰＨＳに準拠した基地局として機能する。通信装置３１は、外部の通信装置である通信相手装置と無線通信可能に構成される。波形解析装置３２は、送信遅延検出装置に相当し、信号発生装置３３は、受信遅延検出装置に相当する。
【００３６】
本実施の形態において、通信装置３１は、アダプティブアレイアンテナ（Adaptive Array Antenna）方式で通信を行う通信装置である。アダプティブアレイアンテナ方式では、複数のアンテナ素子３４ａ〜３４ｄを有するアレイアンテナ３４から得られる信号に関して、所望の信号に対する利得が増加するとともに、不要な信号に対する減衰量が大きくなるように、アダプティブすなわち適応的に、各アンテナ素子３４ａ〜３４ｄへウェイト付け、すなわち重み付けを行う。次世代ＰＨＳでの基地局は、通信相手装置である通信端末装置から送信される既知信号を用いて、アレイアンテナ３４に適用するウェイトを算出し、そのウェイトに基づいて、アレイアンテナ３４から通信端末装置に信号を送信している。これによって基地局では、アレイアンテナ３４による指向性が通信端末装置に向くようにビームフォーミングされる。
【００３７】
このように、次世代ＰＨＳに準拠した基地局である本実施の形態の通信装置３１は、通信相手装置である通信端末装置からの既知信号に基づいて、当該通信端末装置に対応したウェイトを算出し、算出したウェイトに基づいて、当該通信端末装置にアレイアンテナ３４から信号を送信する。また当該通信端末装置から受信した信号に対して、算出したウェイトに基づいて重み付けを行う。
【００３８】
通信装置３１は、図３に示すように、第１アンテナ素子３４ａ、第２アンテナ素子３４ｂ、第３アンテナ素子３４ｃ、第４アンテナ素子３４ｄを有するアレイアンテナ３４、第１ＲＦ部３５、第２ＲＦ部３６、第３ＲＦ部３７、第４ＲＦ部３８、第１Ｄ／Ａ変換部４０、第１Ａ／Ｄ変換部４１、第２Ｄ／Ａ変換部４２、第２Ａ／Ｄ変換部４３、第３Ｄ／Ａ変換部４４、第３Ａ／Ｄ変換部４５、第４Ｄ／Ａ変換部４６、第４Ａ／Ｄ変換部４７、デジタル処理部４８および通信処理部４９を備えて構成される。本実施の形態では、アレイアンテナ３４および第１〜第４ＲＦ部３５〜３８によって送受信部３９が構成される。デジタル処理部４８は、信号処理部に相当する。
【００３９】
また通信装置３１は、図示しない装置制御部を備える。装置制御部は、アレイアンテナ３４、第１〜第４ＲＦ部３５〜３８、第１〜第４Ｄ／Ａ変換部４０，４２，４４，４６、第１〜第４Ａ／Ｄ変換部４１，４３，４５，４７、デジタル処理部４８および通信処理部４９を含む、通信装置３１を構成するハードウェア資源を統括的に制御する。
【００４０】
図４は、通信装置３１の第１ＲＦ部３５の構成を示すブロック図である。第１ＲＦ部３５は、送受信切換スイッチ５０、第１送信側スイッチ５１、３００ｋＨｚ帯域送信回路５２、９００ｋＨｚ帯域送信回路５３、第２送信側スイッチ５４、第１受信側スイッチ５５、３００ｋＨｚ帯域受信回路５６、９００ｋＨｚ帯域受信回路５７および第２受信側スイッチ５８を備える。第２〜第４ＲＦ部３６〜３８は、第１ＲＦ部３５と同一の構成であるので、第２〜第４ＲＦ部３６〜３８については、図示および共通する説明を省略する。
【００４１】
アレイアンテナ３４の第１〜第４アンテナ素子３４ａ〜３４ｄは、通信相手装置から送信された信号を受信するアンテナ、および通信相手装置に対して信号を送信するアンテナとして機能する。送受信切換スイッチ５０は、受信状態であるか、送信状態であるかに応じて、第１送信側スイッチ５１および第１受信側スイッチ５５のいずれかを選択して、第１アンテナ素子３４ａに接続する。送受信切換スイッチ５０は、受信状態では、第１受信側スイッチ５５と第１アンテナ素子３４ａとを接続するように接続状態が切換えられ、送信状態では、第１送信側スイッチ５１と第１アンテナ素子３４ａとを接続するように接続状態が切換えられる。送受信切換スイッチ５０は、図示しない装置制御部によって制御され、受信状態における接続状態と送信状態における接続状態とを時分割で切換える。
【００４２】
受信状態において、アレイアンテナ３４の第１アンテナ素子３４ａを介して受信された受信信号は、第１ＲＦ部３５の送受信切換スイッチ５０を介して、第１受信側スイッチ５５に与えられる。第１受信側スイッチ５５は、３００ｋＨｚ帯域受信回路５６と９００ｋＨｚ帯域受信回路５７とを選択的に切換えて、送受信切換スイッチ５０に接続する。
【００４３】
３００ｋＨｚ帯域受信回路５６および９００ｋＨｚ帯域受信回路５７は、送受信切換スイッチ５０を介して第１アンテナ素子３４ａから与えられた受信信号に対して、各周波数帯域幅に応じた増幅処理およびダウンコンバートを行うことによって、受信信号をベースバンド信号に変換して第２受信側スイッチ５８に与える。第２受信側スイッチ５８は、第１受信側スイッチ５５と連動して、３００ｋＨｚ帯域受信回路５６と９００ｋＨｚ帯域受信回路５７とを選択的に切換えて、第１Ａ／Ｄ変換部４１に接続する。第２受信側スイッチ５８は、３００ｋＨｚ帯域受信回路５６または９００ｋＨｚ帯域受信回路５７から与えられたベースバンド信号を第１Ａ／Ｄ変換部４１に与える。第１および第２受信側スイッチ５５，５８は、図示しない装置制御部によって制御される。
【００４４】
送信状態において、送信するべき送信信号として第１Ｄ／Ａ変換部４０にベースバンド信号が与えられると、その与えられたベースバンド信号は、第２送信側スイッチ５４に与えられる。第２送信側スイッチ５４は、３００ｋＨｚ帯域送信回路５２と９００ｋＨｚ帯域送信回路５３とを選択的に切換えて、第１Ｄ／Ａ変換部４０に接続する。３００ｋＨｚ帯域送信回路５２および９００ｋＨｚ帯域送信回路５３は、第２送信側スイッチ５４を介して第１Ｄ／Ａ変換部４０から与えられたベースバンド信号を、アップコンバートおよび増幅処理を行うことによって無線信号に変換して、第１送信側スイッチ５１に与える。
【００４５】
第１送信側スイッチ５１は、第２送信側スイッチ５４と連動して、３００ｋＨｚ帯域送信回路５２と９００ｋＨｚ帯域送信回路５３とを選択的に切換えて、送受信切換スイッチ５０に接続する。第１送信側スイッチ５１は、３００ｋＨｚ帯域送信回路５２または９００ｋＨｚ帯域送信回路５３から与えられた無線信号を送受信切換スイッチ５０に与える。送受信切換スイッチ５０は、第１送信側スイッチ５１から与えられた無線信号を、第１アンテナ素子３４ａに与える。これによって、第１アンテナ素子３４ａを介して通信対象の通信相手装置に向かって無線信号が送信される。第１および第２送信側スイッチ５１，５４は、図示しない装置制御部によって制御される。
【００４６】
図５は、通信装置３１のデジタル処理部４８の構成を示すブロック図である。デジタル処理部４８は、受信側遅延処理部６０、第１受信ミキサ部６５ａ、第２受信ミキサ部６５ｂ、第３受信ミキサ部６５ｃ、第４受信ミキサ部６５ｄ、信号合成部６６、ウェイト演算部６７、送信側遅延処理部７０、第１送信ミキサ部７５ａ、第２送信ミキサ部７５ｂ、第３送信ミキサ部７５ｃ、第４送信ミキサ部７５ｄ、ＣＰＵ（Central Processing Unit）７６、インタフェース部７７、トリガ発生部７８およびメモリ７９を備える。ウェイト演算部６７は、受信ウェイトベクトル計算機６８および送信ウェイトベクトル計算機６９を備える。トリガ発生部７８は、トリガ出力部に相当する。
【００４７】
受信側遅延処理部６０は、第１受信タイミング調整部６１、第２受信タイミング調整部６２、第３受信タイミング調整部６３および第４受信タイミング調整部６４を備える。第１受信タイミング調整部６１は、第１Ａ／Ｄ変換部４１および第１受信ミキサ部６５ａに接続される。第２受信タイミング調整部６２は、第２Ａ／Ｄ変換部４３および第２受信ミキサ部６５ｂに接続される。第３受信タイミング調整部６３は、第３Ａ／Ｄ変換部４５および第３受信ミキサ部６５ｃに接続される。第４受信タイミング調整部６４は、第４Ａ／Ｄ変換部４７および第４受信ミキサ部６５ｄに接続される。また第１〜第４受信タイミング調整部６１〜６４は、ウェイト演算部６７の受信ウェイトベクトル計算機６８および送信ウェイトベクトル計算機６９にそれぞれ接続される。
【００４８】
アレイアンテナ３４の各アンテナ素子３４ａ〜３４ｄを介して受信された受信信号は、第１〜第４ＲＦ部３５〜３８および第１〜第４Ａ／Ｄ変換部４１，４３，４５，４７を経由してデジタル処理部４８の第１〜第４受信タイミング調整部６１〜６４に与えられる。
【００４９】
第１〜第４受信タイミング調整部６１〜６４は、アレイアンテナ３４の各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる受信信号の遅延時間である受信遅延時間に基づいて、各アンテナ素子３４ａ〜３４ｄを介して受信された受信信号に、デジタル処理部４８で所定の処理を施すタイミングを調整する。本実施の形態において、「所定の処理」とは、第１〜第４受信ミキサ部６５ａ〜６５ｄによる受信ウェイトの乗算処理をいう。受信遅延時間は、信号発生装置３３を用いて、後述するようにして求められる。
【００５０】
第１〜第４受信タイミング調整部６１〜６４に与えられた受信信号は、第１〜第４受信タイミング調整部６１〜６４でタイミングを調整された後、デジタル処理部４８の第１〜第４受信ミキサ部６５ａ〜６５ｄ、ウェイト演算部６７の受信ウェイトベクトル計算機６８および送信ウェイトベクトル計算機６９にそれぞれ与えられる。ウェイト演算部６７は、アレイアンテナ３４の指向性を制御するためのウェイトと呼ばれる重み付け係数を算出する。
【００５１】
受信ウェイトベクトル計算機６８は、第１〜第４受信タイミング調整部６１〜６４から与えられた受信信号と参照信号とに基づいて、ウェイトのうち、受信信号の重み付けに使用される受信ウェイトを算出する。送信ウェイトベクトル計算機６９は、第１〜第４受信タイミング調整部６１〜６４から与えられた受信信号と参照信号とに基づいて、ウェイトのうち、送信信号の重み付けに使用される送信ウェイトを算出する。
【００５２】
受信ウェイトベクトル計算機６８は、たとえば最小２乗誤差法に基づく適応アルゴリズムによって、第１〜第４受信タイミング調整部６１〜６４から与えられた各アンテナ素子３４ａ〜３４ｄによる受信信号と参照信号との２乗誤差が最小になるように制御して受信ウェイトを算出する。同様に送信ウェイト計算機６９は、受信信号と参照信号とを用いて、受信信号と参照信号との２乗誤差が最小になるように制御して送信ウェイトを算出する。
【００５３】
第１〜第４受信ミキサ部６５ａ〜６５ｄは、第１〜第４受信タイミング調整部６１〜６４から与えられた受信信号に、ウェイト演算部６７の受信ウェイトベクトル計算機６８で算出された受信ウェイトを乗算し、乗算した結果得られた信号を信号合成部６６に与える。信号合成部６６は、第１〜第４受信ミキサ部６５ａ〜６５ｄから与えられた信号を加算し、アレイ合成信号として、通信処理部４９に出力する。通信処理部４９は、デジタル処理部４８から与えられるアレイ合成信号を復調し、誤り訂正復号などの処理を行うことによって、受信データを取得する。
【００５４】
送信側遅延処理部７０は、第１送信タイミング調整部７１、第２送信タイミング調整部７２、第３送信タイミング調整部７３および第４送信タイミング調整部７４を備える。第１送信タイミング調整部７１は、第１送信ミキサ部７５ａおよび第１Ｄ／Ａ変換部４０に接続される。第２送信タイミング調整部７２は、第２送信ミキサ部７５ｂおよび第２Ｄ／Ａ変換部４２に接続される。第３送信タイミング調整部７３は、第３送信ミキサ部７５ｃおよび第３Ｄ／Ａ変換部４４に接続される。第４送信タイミング調整部７４は、第４送信ミキサ部７５ｄおよび第４Ｄ／Ａ変換部４６に接続される。
【００５５】
第１〜第４送信タイミング調整部７１〜７４は、アレイアンテナ３４の各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる送信信号の遅延時間である送信遅延時間に関する送信遅延情報に基づいて、各アンテナ素子３４ａ〜３４ｄに送信信号が与えられるタイミングを調整する。「各アンテナ素子３４ａ〜３４ｄに送信信号が与えられるタイミング」とは、デジタル処理部４８から第１〜第４Ｄ／Ａ変換部４０，４２，４４，４６を介して送受信部３９に与えられた送信信号が、各ＲＦ部３５〜３９を経由して、各アンテナ素子３４ａ〜３４ｄに到達するタイミングをいう。送信遅延情報は、波形解析装置３２を用いて、後述するようにして求められる。
【００５６】
通信処理部４９では、通信相手装置に送信するべき送信信号としてのデジタル信号に対して、誤り訂正符号化などの処理を行い、デジタル信号を複数のキャリア周波数のいずれかで変調する。通信処理部４９によって変調されたデジタル信号は、デジタル処理部４８に与えられる。送信するべき送信信号が通信処理部４９からデジタル処理部４８に与えられると、その与えられた送信信号は、第１〜第４送信ミキサ部７５ａ〜７５ｄに与えられる。第１〜第４送信ミキサ部７５ａ〜７５ｄは、通信処理部４９から与えられた送信信号に、ウェイト演算部６７の送信ウェイトベクトル計算機６９で算出された送信ウェイトをそれぞれ乗算し、乗算した結果得られた送信信号を、第１〜第４送信タイミング調整部７１〜７４のうち、対応する送信タイミング調整部７１〜７４に与える。
【００５７】
第１〜第４送信タイミング調整部７１〜７４に与えられた送信信号は、第１〜第４送信タイミング調整部７１〜７４でそれぞれタイミングを調整された後、第１〜第４Ｄ／Ａ変換部４０，４２，４４，４６にそれぞれ与えられる。第１〜第４Ｄ／Ａ変換部４０，４２，４４，４６に与えられた送信信号は、第１〜第４ＲＦ部３５〜３８の第２送信側スイッチ５４に与えられ、３００ｋＨｚ帯域送信回路５２または９００ｋＨｚ帯域送信回路５３４を介して第１送信側スイッチ５１に与えられる。第１送信側スイッチ５１に与えられた送信信号は、送受信切換スイッチ５０を経由して、アレイアンテナ３４の各アンテナ素子３４ａ〜３４ｄに与えられ、各アンテナ素子３４ａ〜３４ｄを介して送信される。
【００５８】
ＣＰＵ７６は、デジタル処理部４８を構成する受信側遅延処理部６０、ウェイト演算部６７、送信側遅延処理部７０、インタフェース部７７、トリガ発生部７８およびメモリ７９を含むハードウェア資源を統括的に制御する。
【００５９】
通信装置３１は、デジタル処理部４８のインタフェース部７７を介して、波形解析装置３２および信号発生装置３３にそれぞれ接続される。波形解析装置３２および信号発生装置３３は、取外し可能に通信装置３１に接続される。インタフェース部７７は、たとえばＧＰＩＢ（General Purpose Interface Bus；IEEE488）によって実現される。
【００６０】
トリガ発生部７８は、波形解析装置３２が通信装置３１に接続された状態において、送信信号がデジタル処理部４８から送受信部３９に与えられるとき、より詳細には送信信号がデジタル処理部４８から出力されるタイミングと同じタイミングで、トリガ信号を出力し、ＣＰＵ７６およびインタフェース部７７を介して波形解析装置３２に与える。
【００６１】
このトリガ信号の出力とともに送受信部３９に与えられる送信信号は、アレイアンテナ３４を介して送受信部３９から送信される。波形解析装置３２は、送受信部３９の各アンテナ素子３４ａ〜３４ｄから送信される信号を受信可能に構成されており、トリガ信号の出力とともにデジタル処理部４８から送受信部３９に与えられ、アレイアンテナ３４を介して送信された送信信号は、波形解析装置３２で受信される。
【００６２】
波形解析装置３２は、トリガ発生部７８から出力されて与えられたトリガ信号と、そのトリガ信号の出力とともにデジタル処理部４８から送受信部３９に与えられ、アレイアンテナ３４を介して送信された送信信号とに基づいて、アレイアンテナ３４の各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる送信信号の送信遅延時間に関する送信遅延情報を検出する。検出された送信遅延情報は、インタフェース部７７を介してデジタル処理部４８のＣＰＵ７６に与えられる。送信遅延情報は、送信遅延時間そのものでもよく、送信遅延時間を通信装置３１内で使用されるサンプリングクロックで除算して得られるサンプリング数、すなわち送信遅延時間がサンプリングクロックの何クロック分かを表す情報であってもよい。
【００６３】
またトリガ発生部７８は、信号発生装置３３が通信装置３１に接続された状態において、ＣＰＵ７６からの指示に従ってトリガ信号を出力し、ＣＰＵ７６およびインタフェース部７７を介して信号発生装置３３に与える。信号発生装置３３は、トリガ発生部７８からトリガ信号が与えられると、受信信号の受信遅延時間を検出するための基準となる基準信号を出力する。基準信号は、無線信号として出力され、アレイアンテナ３４の各アンテナ素子３４ａ〜３４ｄを介して、送受信部３９で受信される。各アンテナ素子３４ａ〜３４ｄを介して送受信部３９で受信された基準信号は、第１〜第４Ａ／Ｄ変換部４１，４３，４５，４７を介して、デジタル処理部４８の受信側遅延処理部６０の各受信タイミング調整部６１〜６４に与えられる。そして、各受信タイミング調整部６１〜６４から出力された基準信号は、ＣＰＵ７６に与えられる。
【００６４】
ＣＰＵ７６は、トリガ発生部７８で出力されたトリガ信号と、そのトリガ信号が与えられたときに信号発生装置３３から出力され、アレイアンテナ３４を介して送受信部３９で受信された基準信号とに基づいて、アレイアンテナ３４の各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる受信信号の受信遅延時間を検出する。
【００６５】
メモリ７９には、波形解析装置３２からＣＰＵ７６に与えられた送信遅延情報、または送信遅延情報から求められる送信タイミング情報が記憶される。本実施の形態では、送信遅延情報は、送信遅延時間そのものであり、送信タイミング情報は、たとえば、送信遅延時間を通信装置３１内で使用されるサンプリングクロックで除算して得られるサンプリング数、すなわち送信遅延時間がサンプリングクロックの何クロック分かを表す情報である。またメモリ７９には、ＣＰＵ７９で検出された受信遅延時間、または受信遅延時間から求められる受信タイミング情報が記憶される。受信タイミング情報は、たとえば、受信遅延時間を通信装置３１内で使用されるサンプリングクロックで除算して得られるサンプリング数、すなわち受信遅延時間がサンプリングクロックの何クロック分かを表す情報である。
【００６６】
図６は、通信装置３１における送信タイミングの調整動作の処理手順を示すフローチャートである。図６に示すフローチャートにおける各処理は、通信装置３１のデジタル処理部４８、より詳細にはデジタル処理部４８のＣＰＵ７６によって実行される。図６に示すフローチャートの処理は、波形解析装置３２が通信装置３１のデジタル処理部４８のインタフェース部７７に接続されると開始され、ステップａ１に移行する。
【００６７】
ステップａ１において、ＣＰＵ７６は、図示しない装置制御部を介して、送受信部３９の第１〜第４ＲＦ部３５〜３９の各送受信切換スイッチ５０を送信状態における接続状態に切換えることによって、送受信部３９を送信系に設定する。具体的には、ＣＰＵ７６は、装置制御部に対して、波形解析装置３２がインタフェース部７７に接続されたことを表す送信側接続信号を与える。送信側接続信号が与えられると、装置制御部は、第１〜第４ＲＦ部３５〜３９の各送受信切換スイッチ５０に制御信号を与えて、各送受信切換スイッチ５０を送信状態における接続状態に切換えさせる。このようにして送受信部３９を送信系に設定すると、ステップａ２に移行する。
【００６８】
ステップａ２において、ＣＰＵ７６は、装置制御部を介して、送受信部３９の第１〜第４ＲＦ部３５〜３９の各第１送信側スイッチ５１および各第２送信側スイッチ５４を切換ることによって、送信帯域幅を設定する。本実施の形態では、初めに３００ｋＨｚ帯域が送信帯域幅として設定される。この場合、ＣＰＵ７６は、装置制御部を介して、第１〜第４ＲＦ部３５〜３９の各第１送信側スイッチ５１および各第２送信側スイッチ５４を、３００ｋＨｚ帯域送信回路５２に接続されるように切換える。このようにして送信帯域幅を設定すると、ステップａ３に移行する。
【００６９】
ステップａ３において、ＣＰＵ７６は、デジタル処理部４８から予め定める送信信号を出力させて、第１〜第４Ｄ／Ａ変換部４０，４２，４４，４６を介して送受信部３９に与え、ステップａ４に移行する。送受信部３９では、送信信号が与えられると、与えられた送信信号を、アレイアンテナ３４の各アンテナ素子３４ａ〜３４ｄを介して送信する。ステップａ３において、予め定める送信信号をデジタル処理部４８から出力するとき、デジタル処理部４８における送信側遅延処理部７０の各送信タイミング調整部７１〜７４の送信タイミングの調整量は、予め定める設定値、たとえば零に設定しておく。
【００７０】
ステップａ４において、ＣＰＵ７６は、送信信号が出力されるタイミングで、トリガ発生部７８からトリガ信号を出力させて波形解析装置３２に与え、ステップａ５に移行する。波形解析装置３２では、トリガ発生部７８から与えられたトリガ信号と、そのトリガ信号の出力とともに送受信部３９に与えられて、アレイアンテナ３４を介して送信された送信信号とに基づいて、送信遅延時間に関する送信遅延情報を検出し、ＣＰＵ７６に与える。
【００７１】
送信遅延情報は、第１〜第４アンテナ素子３４ａ〜３４ｄについて、順次検出される。本実施の形態では、初めに第１アンテナ素子３４ａについて、送信遅延情報が検出される。本実施の形態では、送信遅延情報として、送信遅延時間そのものが検出され、ＣＰＵ７６に与えられる。具体的には、第１アンテナ素子３４ａとデジタル処理部４８との間で生じる送信遅延時間がＣＰＵ７６に与えられる。
【００７２】
ステップａ５において、ＣＰＵ７６は、波形解析装置３２から与えられた送信遅延時間を取得する。これによってＣＰＵ７６は、トリガ発生部７８から出力されたトリガ信号と、そのトリガ信号の出力とともに送受信部３９に与えられ、アレイアンテナ３４を介して送信された送信信号に基づく送信遅延時間を取得する。このようにして送信遅延時間を取得すると、ステップａ６に移行する。
【００７３】
ステップａ６において、ＣＰＵ７６は、アレイアンテナ３４を構成する全てのアンテナ素子、すなわち第１〜第４アンテナ素子３４ａ〜３４ｄの全てについて、送信遅延時間を取得したか否かを判断する。全てのアンテナ素子３４ａ〜３４ｄについて、送信遅延時間を取得したと判断するとステップａ７に移行し、送信遅延時間を取得していないアンテナ素子３４ａ〜３４ｄがあると判断するとステップａ３に戻り、ステップａ３〜ａ５の処理を繰返す。
【００７４】
本実施の形態では、初めに第１アンテナ素子３４ａについて、送信遅延時間が検出されて取得されるので、初めはステップａ６からステップａ３に戻って、第２〜第４アンテナ素子３４ｂ〜３４ｄについて、第１アンテナ素子３４ａと同様にして、送信遅延時間の検出が行われる。全てのアンテナ素子３４ａ〜３４ｄについて、送信遅延時間の検出が終了すると、ステップａ６からステップａ７に移行する。
【００７５】
ステップａ７において、ＣＰＵ７６は、全てのアンテナ素子３４ａ〜３４ｄについて取得された送信遅延時間の平均値を算出し、ステップａ８に移行する。ステップａ８において、ＣＰＵ７６は、各アンテナ素子３４ａ〜３４ｄについて、送信遅延時間の測定値と、ステップａ７で算出した平均値との差分値を算出し、メモリ７９に記憶させ、ステップａ９に移行する。
【００７６】
ステップａ９において、ＣＰＵ７６は、全ての送信帯域幅について、各アンテナ素子３４ａ〜３４ｄの送信遅延時間を取得したか否かを判断し、取得したと判断するとステップａ１０に移行し、取得していないと判断するとステップａ２に戻り、ステップａ２以降の処理を繰返す。
【００７７】
本実施の形態では、ステップａ２において、初めに３００ｋＨｚ帯域が送信帯域幅として設定されるので、初めはステップａ９からステップａ２に戻って、残りの送信帯域幅、具体的には９００ｋＨｚ帯域について、３００ｋＨｚ帯域と同様にして、各アンテナ素子３４ａ〜３４ｄについての送信遅延時間の取得が行われる。この場合、ＣＰＵ７６は、装置制御部を介して、第１〜第４ＲＦ部３５〜３９の各第１送信側スイッチ５１および各第２送信側スイッチ５４を、９００ｋＨｚ帯域送信回路５３に接続されるように切換える。９００ｋＨｚ帯域においても各アンテナ素子３４ａ〜３４ｄについての送信遅延時間の取得が終了すると、ステップａ９からステップａ１０に移行する。
【００７８】
ステップａ１０において、ＣＰＵ７６は、取得した送信遅延時間に基づいて、送信側遅延処理部７０を制御して、送信信号がアレイアンテナ３４の各アンテナ素子３４ａ〜３４ｄに与えられるタイミング（以下「送信信号の付与タイミング」という場合がある）を調整する。具体的には、ＣＰＵ７６は、メモリ７９に記憶させた送信遅延時間の測定値と平均値との差分値から、各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる送信遅延時間が平均値になるような送信信号の付与タイミングを求め、求めた付与タイミングとなるように送信信号を出力するように、送信側遅延処理部７０の第１〜第４送信タイミング調整部７１〜７４をそれぞれ制御する。以上のようにして送信信号の付与タイミングを調整すると、全ての処理手順を終了する。
【００７９】
図７は、通信装置３１における受信タイミングの調整動作の処理手順を示すフローチャートである。図７に示すフローチャートにおける各処理は、通信装置３１のデジタル処理部４８、より詳細にはデジタル処理部４８のＣＰＵ７６によって実行される。図７に示すフローチャートの処理は、信号発生装置３３が通信装置３１のデジタル処理部４８のインタフェース部７７に接続されると開始され、ステップｂ１に移行する。
【００８０】
ステップｂ１において、ＣＰＵ７６は、図示しない装置制御部を介して、送受信部３９の第１〜第４ＲＦ部３５〜３９の各送受信切換スイッチ５０を受信状態における接続状態に切換えることによって、送受信部３９を受信系に設定する。具体的には、ＣＰＵ７６は、装置制御部に対して、信号発生装置３３がインタフェース部７７に接続されたことを表す受信側接続信号を与える。受信側接続信号が与えられると、装置制御部は、第１〜第４ＲＦ部３５〜３９の各送受信切換スイッチ５０に制御信号を与えて、各送受信切換スイッチ５０を受信状態における接続状態に切換えさせる。このようにして送受信部３９を受信系に設定すると、ステップｂ２に移行する。
【００８１】
ステップｂ２において、ＣＰＵ７６は、装置制御部を介して、送受信部３９の第１〜第４ＲＦ部３５〜３９の各第１受信側スイッチ５５および各第２受信側スイッチ５８を切換ることによって、受信帯域幅を設定する。本実施の形態では、初めに３００ｋＨｚ帯域が受信帯域幅として設定される。この場合、ＣＰＵ７６は、装置制御部を介して、第１〜第４ＲＦ部３５〜３９の各第１受信側スイッチ５５および各第２受信側スイッチ５８を、３００ｋＨｚ帯域受信回路５６に接続されるように切換える。このようにして受信帯域幅を設定すると、ステップｂ３に移行する。
【００８２】
ステップｂ３において、ＣＰＵ７６は、トリガ発生部７８からトリガ信号を出力させて、インタフェース部７７を介して信号発生装置３３に与え、ステップｂ４に移行する。信号発生装置３３では、トリガ信号が与えられると、基準信号を無線信号として出力する。ステップｂ４において、ＣＰＵ７６は、信号発生装置３３から出力された基準信号を、送受信部３９のアレイアンテナ３４を介して受信し、ステップｂ５に移行する。ステップｂ４において基準信号を受信するとき、デジタル処理部４８における受信側遅延処理部６０の各受信タイミング調整部６１〜６４の受信タイミングの調整量は、予め定める設定値、たとえば零に設定しておく。つまりステップｂ４では、受信した基準信号を、各受信タイミング調整部６１〜６４で受信タイミングの調整をすることなく、そのままＣＰＵ７６に与える。
【００８３】
ステップｂ５において、ＣＰＵ７６は、トリガ発生部７８から出力されたトリガ信号と、そのトリガ信号が与えられたときに信号発生装置３３から出力され、送受信部３９のアレイアンテナ３４を介して受信された基準信号とに基づいて、受信信号の受信遅延時間を検出する。
【００８４】
受信遅延時間は、第１〜第４アンテナ素子３４ａ〜３４ｄについて、順次検出される。本実施の形態では、初めに第１アンテナ素子３４ａについて、受信遅延時間が検出される。具体的には、第１アンテナ素子３４ａとデジタル処理部４８との間で生じる受信信号の受信遅延時間が検出される。このようにして受信遅延時間を検出すると、ステップｂ６に移行する。
【００８５】
ステップｂ６において、ＣＰＵ７６は、アレイアンテナ３４を構成する全てのアンテナ素子、すなわち第１〜第４アンテナ素子３４ａ〜３４ｄの全てについて、受信遅延時間を検出したか否かを判断する。全てのアンテナ素子３４ａ〜３４ｄについて、受信遅延時間を検出したと判断するとステップｂ７に移行し、受信遅延時間を検出していないアンテナ素子３４ａ〜３４ｄがあると判断するとステップｂ３に戻り、ステップｂ３〜ｂ５の処理を繰返す。
【００８６】
本実施の形態では、初めに第１アンテナ素子３４ａについて、受信遅延時間が検出されるので、初めはステップｂ６からステップｂ３に戻って、第２〜第４アンテナ素子３４ｂ〜３４ｄについて、第１アンテナ素子３４ａと同様にして、受信遅延時間の検出が行われる。全てのアンテナ素子３４ａ〜３４ｄについて、受信遅延時間の検出が終了すると、ステップｂ６からステップｂ７に移行する。
【００８７】
ステップｂ７において、ＣＰＵ７６は、全てのアンテナ素子３４ａ〜３４ｄについて、検出した受信遅延時間の平均値を算出し、ステップｂ８に移行する。ステップｂ８において、ＣＰＵ７６は、各アンテナ素子３４ａ〜３４ｄについて、受信遅延時間の測定値と、ステップｂ７で算出した平均値との差分値を算出し、メモリ７９に記憶させ、ステップｂ９に移行する。
【００８８】
ステップｂ９において、ＣＰＵ７６は、全ての受信帯域幅について、各アンテナ素子３４ａ〜３４ｄの受信遅延時間を検出したか否かを判断し、検出したと判断するとステップｂ１０に移行し、検出していないと判断するとステップｂ２に戻り、ステップｂ２以降の処理を繰返す。
【００８９】
本実施の形態では、ステップｂ２において、初めに３００ｋＨｚ帯域が受信帯域幅として設定されるので、初めはステップｂ９からステップｂ２に戻って、残りの受信帯域幅、具体的には９００ｋＨｚ帯域について、３００ｋＨｚ帯域と同様にして、各アンテナ素子３４ａ〜３４ｄについての受信遅延時間の検出が行われる。この場合、ＣＰＵ７６は、装置制御部を介して、第１〜第４ＲＦ部３５〜３９の各第１受信側スイッチ５５および各第２受信側スイッチ５８を、９００ｋＨｚ帯域受信回路５７に接続されるように切換える。９００ｋＨｚ帯域においても各アンテナ素子３４ａ〜３４ｄについての受信遅延時間の検出が終了すると、ステップｂ９からステップｂ１０に移行する。
【００９０】
ステップｂ１０において、ＣＰＵ７６は、検出した受信遅延時間に基づいて、受信側遅延処理部６０を制御して、受信信号が第１〜第４受信ミキサ部６５ａ〜６５ｄに与えられるタイミング（以下「受信信号の処理タイミング」という場合がある）を調整する。具体的には、ＣＰＵ７６は、メモリ７９に記憶させた受信遅延時間の測定値と平均値との差分値から、各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる受信遅延時間が平均値になるような受信信号の処理タイミングを求め、求めた処理タイミングで受信信号を第１〜第４受信ミキサ部６５ａ〜６５ｄに与えるように受信側遅延処理部６０の第１〜第４受信タイミング調整部６１〜６４をそれぞれ制御する。以上のようにして受信信号の処理タイミングを調整すると、全ての処理手順を終了する。
【００９１】
以上のように本実施の形態によれば、通信装置３１のアレイアンテナ３４の各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる送信信号の送信遅延時間が、通信装置３１の外部に設けられる波形解析装置３２で検出される。波形解析装置３２では、通信装置３１のトリガ発生部７８から出力されたトリガ信号と、そのトリガ信号の出力とともにデジタル処理部４８から送受信部３９に与えられ、アレイアンテナ３４を介して送信された送信信号とに基づいて、送信遅延時間を検出するので、各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる送信遅延時間を正確に検出することができる。
【００９２】
このように正確に検出された送信遅延時間に基づいて、通信装置３１の送信側遅延処理部７０において、各アンテナ素子３４ａ〜３４ｄに送信信号が与えられるタイミングが調整されるので、各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる送信遅延時間のばらつきを吸収することができる。したがって、各アンテナ素子３４ａ〜３４ｄから同じタイミングで送信信号を送信させることが可能であるので、アレイアンテナ３４の性能を安定させることができる。これによって、デジタル処理部４８におけるアレイ処理による効果を有効に発揮させることができる。
【００９３】
また本実施の形態によれば、各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる受信信号についても、その遅延時間である受信遅延時間が検出される。受信遅延時間は、通信装置３１のトリガ発生部７８から出力されたトリガ信号と、そのトリガ信号が与えられたときに、通信装置３１の外部に設けられる信号発生装置３３から出力され、アレイアンテナ３４を介して送受信部３９で受信された基準信号とに基づいて検出されるので、各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる受信遅延時間を正確に検出することができる。
【００９４】
このように正確に検出された受信遅延時間に基づいて、通信装置３１の受信側遅延処理部６０において、各アンテナ素子３４ａ〜３４ｄを介して受信された受信信号に所定の処理を施すタイミング、具体的には受信信号が第１〜第４受信ミキサ部６５ａ〜６５ｄに与えられるタイミングが調整されるので、各アンテナ素子３４ａ〜３４ｄとデジタル処理部４８との間で生じる受信遅延時間のばらつきを吸収することができる。したがって、各アンテナ素子３４ａ〜３４ｄで受信した受信信号に同じタイミングで処理を施す、具体的には、各アンテナ素子３４ａ〜３４ｄで受信した受信信号を同じタイミングで第１〜第４受信ミキサ部６５ａ〜６５ｄに与えることが可能である。これによって、アレイアンテナの性能を安定させることができるので、デジタル処理部４８におけるアレイ処理による効果を有効に発揮させることができる。
【符号の説明】
【００９５】
３０  通信システム
３１  通信装置
３２  波形解析装置
３３  信号発生装置
３４  アレイアンテナ
３４ａ〜３４ｄ  第１〜第４アンテナ素子
３９  送受信部
４８  デジタル処理部
６０  受信側遅延処理部
６１  第１受信タイミング調整部
６２  第２受信タイミング調整部
６３  第３受信タイミング調整部
６４  第４受信タイミング調整部
６５ａ〜６５ｄ  第１〜第４受信ミキサ部
６６  信号合成部
７０  送信側遅延処理部
７１  第１送信タイミング調整部
７２  第２送信タイミング調整部
７３  第３送信タイミング調整部
７４  第４送信タイミング調整部
７５ａ〜７５ｄ  第１〜第４送信ミキサ部
７６  ＣＰＵ
７７  インタフェース部
７８  トリガ発生部
７９  メモリ
【図１】
2010177955.tif 000003
【図２】
2010177955.tif 000004
【図３】
2010177955.tif 000005
【図４】
2010177955.tif 000006
【図５】
2010177955.tif 000007
【図６】
2010177955.tif 000008
【図７】
2010177955.tif 000009