(57)【要約】【課題】簡易な構成でＥＭＩの低減を図ることができる制御回路及び送信機を提供する。【解決手段】送信機１は、クロック生成部４、ＦＩＦＯ部６及びシリアル信号作成部７を備える。クロック生成部４は、基準クロックＣＫｒｅｆをスペクトラム拡散により変調し、変調度が大きい第１クロックＣＫ１と、変調度が小さい第２クロックＣＫ２とを生成する。ＦＩＦＯ部６は、クロック生成部４からデータ生成部２に出力されて該データ生成部２から出力された第１クロックＣＫ１と、データ生成部２において第１クロックＣＫ１に同期して出力されたパラレルデータ信号と、クロック生成部４から出力された第２クロックＣＫ２とを入力して、パラレルデータ信号Ｐｄａｔａを第２クロックＣＫ２に同期させて出力する。シリアル信号作成部７は、パラレルデータ信号ＰＲｄａｔａをシリアルデータ信号Ｓｄａｔａに変換して出力する。【選択図】  図１
2010178156.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックの周波数をスペクトラム拡散することによって変調度が大きい第１クロックと、この第１クロックよりも変調度が小さい第２クロックとを生成し、生成された前記第１クロックと前記第２クロックとを出力するクロック生成部と、
前記クロック生成部から外部回路に出力されて該外部回路から出力された前記第１クロックと、前記外部回路において前記第１クロックに同期して出力されたパラレルデータ信号と、前記クロック生成部から出力された前記第２クロックとを入力して、前記パラレルデータ信号を前記第２クロックに同期させて出力するＦＩＦＯ部と、
を備えることを特徴とするクロック制御回路。
【請求項２】
前記クロック生成部は、前記外部回路よりも前記ＦＩＦＯ部に近い位置に配置されていることを特徴とする請求項１に記載のクロック制御回路。
【請求項３】
前記クロック生成部は、前記第１クロックを生成する第１クロック生成部と、前記第２クロックを生成する第２クロック生成部とを有し、
前記第１クロックと前記第２クロックとの位相を合わせるための第１制御信号及び第２制御信号を生成し、生成された前記第１制御信号を前記第１クロック生成部に、前記第２制御信号を前記第２クロック生成部に出力する位相調整回路を有することを特徴とする請求項１又は２記載のクロック制御回路。
【請求項４】
前記クロック生成部は、前記第１クロックを入力して、この第１クロックを逓倍して出力する逓倍回路を有することを特徴とする請求項１〜３の何れか一項記載のクロック制御回路。
【請求項５】
前記クロック生成部は、前記第１クロックを入力して、この第１クロックを分周して出力する分周回路を有することを特徴とする請求項１〜４の何れか一項記載のクロック制御回路。
【請求項６】
基準クロックの周波数をスペクトラム拡散することによって変調度が大きい第１クロックと、この第１クロックよりも変調度が小さい第２クロックとを生成し、生成された前記第１クロックと前記第２クロックとを出力するクロック生成部と、
前記クロック生成部から外部回路に出力されて該外部回路から出力された前記第１クロックと、前記外部回路において前記第１クロックに同期して出力されたパラレルデータ信号と、前記クロック生成部から出力された前記第２クロックとを入力して、前記パラレルデータ信号を前記第２クロックに同期させて出力するＦＩＦＯ部と、
前記ＦＩＦＯ部から前記第２クロックに同期して出力された前記パラレルデータ信号を入力して、このパラレルデータ信号をシリアルデータ信号に変換して出力するシリアル伝送信号作成部と、
を備えることを特徴とする送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック制御回路及びこれを備える送信機に関する。
【背景技術】
【０００２】
従来から、高速シリアル伝送を用いた通信システムが知られている。一般的な通信システムでは、データ生成部から送信機にパラレルデータ信号が出力され、送信機においてパラレルデータ信号がシリアルデータ信号に変換されて高速シリアル伝送線に送出される。このとき、送信機の動作クロックは、データ生成部からパラレルデータ信号を同期させて送信される。そして、この動作クロックは、クロック生成部において基準クロックの周波数がスペクトラム拡散（Spread Spectrum：ＳＳ)により変調されてデータ生成部に出力されるクロックである。このような通信システムとしては、例えば非特許文献１に記載されたものがある。
【０００３】
ここで、上記の動作クロックは、スペクトラム拡散による周波数変調度の大きいほうがＥＭＩ（Electro Magnetic Interference：電磁波干渉）の低減に有効である。従って、通信システムにおけるＥＭＩの低減を図るためには、クロック生成部によって生成されるクロックの変調度を大きくすることが好ましい。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】”1-channelSerial ATA PHY”、［online］、Atmel Corporation、２００３年１月、［平成２１年１月２１日検索］、インターネット＜http://www.dzjsw.com/jcdl/a/AT78C5091.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【０００５】
高速シリアル伝送路においては、シリアルデータ信号にクロックを埋め込むEmbedded Clockという伝送方式により、データレートの向上を図っている。通常データ通信においては、スペクトラム拡散によりＥＭＩの低減を図っている。しかしながら、Embeddedclockの高速シリアル伝送では、その特性上、変調度を高く出来ない。そのため、上記従来の構成においては、シリアルデータ信号を同期させるクロックとパラレルデータ信号を同期させるクロックとが同一のため、データ生成部と送信機との間の配線部分や他の回路ブロックのデータを同期させるクロックの変調度も小さくせざるを得なく、それらの部分から大きなＥＭＩが発生するといった問題があった。
【０００６】
そこで、上記の問題を解消するために、例えばデータ生成部と送信機との間において、パラレルデータ信号を変調度の高いクロックに同期させることが考えられるが、回路規模が大きくなってしまうと共に、送信機側の消費電力が大きくなるといった新たな問題が生じてしまう。
【０００７】
本発明は、上記問題点を解消する為になされたものであり、簡易な構成でＥＭＩの低減を図ることができるクロック制御回路及びこれを備える送信機を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のクロック制御回路は、基準クロックの周波数をスペクトラム拡散することによって変調度が大きい第１クロックと、この第１クロックよりも変調度が小さい第２クロックとを生成し、生成された第１クロックと第２クロックとを出力するクロック生成部と、クロック生成部から外部回路に出力されて該外部回路から出力された第１クロックと、外部回路において第１クロックに同期して出力されたパラレルデータ信号と、クロック生成部から出力された第２クロックとを入力して、パラレルデータ信号を第２クロックに同期させて出力するＦＩＦＯ部と、を備えることを特徴とする。
【０００９】
このクロック制御回路では、同じ基準クロックの周波数をスペクトラム拡散することによって、変調度の大きい第１クロックと変調度の小さい第２クロックとがクロック生成部で生成され、ＦＩＦＯ部に出力される。このとき、第１クロックは、外部回路に出力され、この外部回路においてパラレルデータ信号を同期させた後、ＦＩＦＯ部に出力される。そして、ＦＩＦＯ部では、パラレルデータ信号を同期させた第１クロックに換えて、そのパラレルデータ信号を第２クロックに同期させて出力する。これにより、パラレルデータ信号を伝送する際には、変調度の大きいクロックに同期させ、このパラレルデータ信号をシリアルデータ信号に変換して高速シリアル伝送する際には、変調度の小さいクロックに同期させることができる。従って、パラレルデータ信号が伝送される例えば外部回路（データ生成部）と送信機との間の配線部分や、他の回路ブロックにおける大きなＥＭＩの低減を図ることができる。また、外部回路と送信機との間でパラレルデータ信号を変調度の高いクロックに同期させるための回路を必要としないので、簡易な構成とすることができる。
【００１０】
また、クロック生成部は、外部回路よりもＦＩＦＯ部に近い位置に配置されていることが好適である。この場合には、クロック生成部とＦＩＦＯ部とを接続する伝送路（伝送線）が短くなるため、変調度の小さい第２クロックがクロック生成部からＦＩＦＯ部に伝送される際のＥＭＩを低減することができる。このとき、外部回路がクロック生成部から離れた位置に存在する場合であっても、第１クロックの変調度が大きいため、ＥＭＩの低減が図られている。
【００１１】
また、クロック生成部は、クロック生成部は、第１クロックを生成する第１クロック生成部と、第２クロックを生成する第２クロック生成部とを有し、第１クロックと第２クロックとの位相を合わせるための第１制御信号及び第２制御信号を生成し、生成された第１制御信号を第１クロック生成部に、第２制御信号を前記第２クロック生成部に出力する位相調整回路を有することが好適である。この場合には、位相を合わせるための第１制御信号及び第２制御信号に基づいて、第１クロック及び第２クロックがそれぞれ生成されるので、第１クロックと第２クロックとの位相差を小さくすることができる。そのため、第１クロック及び第２クロックのデータレート（クロック周波数）の差を小さくすることができ、ＦＩＦＯ部におけるレジスタ数の軽減を図ることができる。
【００１２】
また、クロック生成部は、第１クロックを入力して、この第１クロックを分周して出力する分周回路を有することが好適である。この場合には、所望する第１クロックの周波数を得ることができる。
【００１３】
また、クロック生成部は、第１クロックを入力して、この第１クロックを分周して出力する分周回路を有することが好適である。この場合には、所望する第１クロックの周波数を得ることができる。
【００１４】
本発明の送信機は、基準クロックの周波数をスペクトラム拡散することによって変調度が大きい第１クロックと、この第１クロックよりも変調度が小さい第２クロックとを生成し、生成された第１クロックと第２クロックとを出力するクロック生成部と、クロック生成部から外部回路に出力されて該外部回路から出力された第１クロックと、外部回路において第１クロックに同期して出力されたパラレルデータ信号と、クロック生成部から出力された第２クロックとを入力して、パラレルデータ信号を第２クロックに同期させて出力するＦＩＦＯ部と、ＦＩＦＯ部から第２クロックに同期して出力されたパラレルデータ信号を入力して、このパラレルデータ信号をシリアルデータ信号に変換して出力するシリアル伝送信号作成部と、を備えることを特徴とする。
【００１５】
この送信機では、同じ基準クロックの周波数をスペクトラム拡散することによって、変調度の大きい第１クロックと変調度の小さい第２クロックとがクロック生成部で生成され、ＦＩＦＯ部に出力される。このとき、第１クロックは、外部回路に出力され、この外部回路においてパラレルデータ信号を同期させた後、ＦＩＦＯ部に出力される。そして、ＦＩＦＯ部では、パラレルデータ信号を同期させた第１クロックに換えて、そのパラレルデータ信号を第２クロックに同期させて出力し、このパラレルデータ信号を入力したシリアル伝送信号作成部では、パラレルデータ信号をシリアルデータ信号に変換して出力する。これにより、パラレルデータ信号を伝送する際には、変調度の大きいクロックに同期させ、このパラレルデータ信号をシリアルデータ信号に変換して高速シリアル伝送する際には、変調度の小さいクロックに同期させることができる。従って、パラレルデータ信号が伝送される例えば外部回路（データ生成部）との間の配線部分や、他の回路ブロックにおける大きなＥＭＩの低減を図ることができる。また、外部回路との間でパラレルデータ信号を変調度の高いクロックに同期させるための回路を必要としないので、簡易な構成とすることができる。
【発明の効果】
【００１６】
本発明によれば、簡易な構成でＥＭＩの低減を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】本実施形態に係る送信機を含む通信システムの構成図である。
【図２】クロック生成部の構成図である。
【図３】比較例の通信システムの構成図である。
【図４】比較例の通信システムにおける第１クロック及び第２クロックのデータレートの変化の割合を示す図である。
【図５】本実施形態の通信システムにおける第１クロック及び第２クロックのデータレートの変化の割合を示す図である。
【図６】変形例に係る通信システムの構成図である。
【図７】変形例に係る通信システムの構成図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１９】
図１は、本実施形態に係る送信機を含む通信システムの構成図である。この図に示される通信システム１は、データ生成部２と、送信機３とを備える。データ生成部２及び送信機３は、低速のパラレル信号線Ｌ１によって接続されている。また、送信機３には、高速シリアル伝送線Ｌ２の一端が接続されており、その他端が例えば受信機（図示しない）に接続されている。なお、図１においては、送信機３及びデータ生成部２が何れもＬＳＩによって構成されており、それらを接続するパラレル信号線Ｌ１と高速シリアル伝送線Ｌ２とは、ケーブルやＰＣＢ（Printed Circuit Board：プリント基板）上の配線である。
【００２０】
データ生成部２は、送信機３から出力された第１クロックＣＫ１（後述）を入力し、この第１クロックＣＫ１に送信されるべきパラレルデータ信号Ｐｄａｔａを同期して、このパラレルデータ信号Ｐｄａｔａと第１クロックＣＫ１とを送信機３に出力する。このデータ生成部２は、外部回路である。なお、ここで言う外部とは、機能的な要素で各ブロックが分けられた場合において、送信機３と機能的に分離していることを示している。
【００２１】
送信機３は、クロック生成部４と、入力回路５と、ＦＩＦＯ部６と、シリアル伝送信号作成部７とを備える。クロック生成部４は、送信機３内においてＦＩＦＯ部６及びシリアル伝送信号作成部７の近くに配置されている。この送信機３は、受信機に例えば画像（映像）データを送信する装置である。なお、クロック生成部４及びＦＩＦＯ部６は、スペクトラム拡散量の異なる２つのクロックの間でのデータ乗せ換え回路（クロック制御回路）として機能している。
【００２２】
クロック生成部４について、図２を参照しながら説明する。図２は、クロック生成部４の構成図である。同図に示すように、クロック生成部４は、基準クロック生成部８と、システム用クロック生成部（第１クロック生成部）９と、シリアル伝送用クロック生成部（第２クロック生成部）１０と、位相調整回路１１とから構成される。
【００２３】
基準クロック生成部８は、所定の周波数の基準クロックＣＫｒｅｆを生成する。基準クロック生成部８は、生成した基準クロックＣＫｒｅｆをシステム用クロック生成部９及びシリアル伝送用クロック生成部１０に出力する。
【００２４】
システム用クロック生成部９は、基準クロック生成部８から出力された基準クロックＣＫｒｅｆを入力し、この基準クロックＣＫｒｅｆに基づいてシステム用クロックである第１クロックＣＫ１を生成して出力する。具体的に、システム用クロック生成部９は、位相調整回路１１から出力された第１制御信号Ｃｏｎｔｒｏｌ１（後述）を入力し、この第１制御信号Ｃｏｎｔｒｏｌ１に基づいて基準クロックＣＫｒｅｆの周波数をスペクトラム拡散（Spread Spectrum：ＳＳ）することにより変調し、周波数変調度（変調幅）の大きい第１クロックＣＫ１を生成して、この第１クロックＣＫ１をデータ生成部２に出力する。この第１クロックＣＫ１は、他の回路ブロックに出力されてもよい。
【００２５】
シリアル伝送用クロック生成部１０は、基準クロック生成部８から出力された基準クロックＣＫｒｅｆを入力し、この基準クロックＣＫｒｅｆに基づいてシリアル伝送用クロックである第２クロックＣＫ２を生成して出力する。具体的に、シリアル伝送用クロック生成部１０は、位相調整回路１１から出力された第２制御信号Ｃｏｎｔｒｏｌ２（後述）を入力し、この第２制御信号制御信号Ｃｏｎｔｒｏｌ２に基づいて基準クロックＣＫｒｅｆの周波数をスペクトラム拡散することにより変調し、周波数変調度の小さい第２クロックＣＫ２を生成して、この第２クロックＣＫ２をＦＩＦＯ部６及びシリアル伝送信号作成部７に出力する。この第２クロックＣＫ２は、第１クロックＣＫ１よりも周波数変調度が小さく設定されており、高速シリアル伝送線Ｌ２において伝送可能な周波数変調度となっている。
【００２６】
なお、シリアル伝送用クロック生成部１０は、基準クロックＣＫｒｅｆのスペクトラム拡散の変調度を０とした第２クロックＣＫ２を生成して出力してもよい。この場合には、シリアル伝送用クロック生成部１０は、後述する位相調整回路１１の動作を停止させるための停止信号を位相調整回路１１に出力する。
【００２７】
位相調整回路１１は、第１クロックＣＫ１と第２クロックＣＫ２のとの位相を調整する。具体的には、位相調整回路１１は、第１クロックＣＫ１及び第２クロックＣＫ２を検出し、この第１クロックＣＫ１及び第２クロックＣＫ２の周波数変調の位相を合わせるための第１制御信号Ｃｏｎｔｒｏｌ１と、この第１制御信号Ｃｏｎｔｒｏｌ１とは異なる第２制御信号Ｃｏｎｔｒｏｌ２とを生成して、第１制御信号Ｃｏｎｔｒｏｌ１をシステム用クロック生成部９に、第２制御信号Ｃｏｎｔｒｏｌ２をシリアル伝送用クロック生成部１０にそれぞれ出力する。
【００２８】
図１に戻って、入力回路５は、例えばラッチ回路であり、クロック生成部４からデータ生成部２に出力されてこのデータ生成部２から出力された第１クロックＣＫ１と、データ生成部２において第１クロックＣＫ１に同期して出力されたパラレルデータ信号Ｐｄａｔａとを入力し、このパラレルデータ信号Ｐｄａｔａ及び第１クロックＣＫ１をＦＩＦＯ部６に出力する。入力回路５は、例えばＬＳＩの境界部分に配置される外部回路であり、ＥＳＤ（Electrostatic Discharge）等に耐え得る構成となっている。
【００２９】
ＦＩＦＯ部６は、第１クロックＣＫ１から第２クロックＣＫ２へとパラレルデータ信号Ｐｄａｔａの乗せ換えを行う。具体的に、ＦＩＦＯ部６は、外部回路５から出力された第１クロックＣＫ１及びパラレルデータ信号Ｐｄａｔａと、クロック生成部４から出力された第２クロックＣＫ２とを入力する。そして、ＦＩＦＯ部６は、入力したパラレルデータ信号Ｐｄａｔａを第２クロックＣＫ２に同期して、パラレルデータ信号ＰＲｄａｔａとしてシリアル伝送信号作成部７に出力する。また、ＦＩＦＯ部６は、第１クロックＣＫ１と第２クロックＣＫ２との変調度の違いに起因して生じる瞬間のデータレート（周波数）の差によるオーバーフローやアンダーフローを防止する。
【００３０】
シリアル伝送信号作成部７は、ＦＩＦＯ部６から第２クロックＣＫ２に同期して出力されたパラレルデータ信号ＰＲｄａｔａ及びシリアル伝送用クロック生成部１０から出力された第２クロックＣＫ２を入力して、この第２クロックＣＫ２に従ってパラレルデータ信号ＰＲｄａｔａをシリアルデータ信号Ｓｄａｔａに変換し、このシリアルデータ信号Ｓｄａｔａを高速シリアル伝送線Ｌ２に出力する。
【００３１】
次に、比較例の通信システムについて説明する。図３は、比較例の通信システムを示す構成図である。同図に示すように、比較例の通信システム１Ａは、ディスプレイポートに適用されるものであり、第１クロック生成部１２と第２クロック生成部１３とを備えている点で、本実施形態の通信システム１と異なっている。以下、比較例の通信システム１Ａについて説明する。
【００３２】
第１クロック生成部１２は、基準クロックの周波数をスペクトラム拡散することで、変調度の大きい第１クロックＣＫ１１を生成して、この第１クロックＣＫ１１をデータ生成部２に出力する。また、第２クロック生成部１３は、第１クロック生成部１２の基準クロックとは異なる基準クロックの周波数をスペクトラム拡散することで、変調度の小さい第２クロックＣＫ２２を成して、この第２クロックＣＫ２２をＦＩＦＯ部６Ａ及びシリアル伝送信号作成部７に出力する。
【００３３】
上記の構成を有する通信システム１Ａでは、変調度の大きい第１クロックＣＫ１１が第１クロック生成部１２からデータ生成部２に出力され、変調度の小さい第２クロックＣＫ２２が第２クロック生成部１３からＦＩＦＯ部６Ａに出力されるため、パラレルデータ信号Ｐｄａｔａを変調度の大きい第１クロックＣＫ１１に同期してデータ生成部２から送信機３の出力することで、パラレル信号線Ｌ１等におけるＥＭＩの低減が図られている。また、第１クロックＣＫ１１の周波数よりも第２クロックＣＫ２２の周波数を十分に大きくし、ＦＩＦＯ部６Ａに入力されるデータがＦＩＦＯ部６Ａから出力されるデータを追い越してオーバーフローするのを防いでいる。しかしながら、周波数の増大に伴い、ＦＩＦＯ部６Ａに入力される第１クロックＣＫ１１のデータレートよりもＦＩＦＯ部６Ａから出力される第２クロックＣＫ２２のデータレートが大きくなり、アンダーフローするといった問題がある。
【００３４】
そこで、通信システム１Ａでは、ＦＩＦＯ部６Ａがダミーデータ追加部１４を有している。このダミーデータ追加部１４は、データレートに対してダミーのＦｉｌｌデータを追加する。ダミーデータ追加部１４の作用について、図４を参照しながら説明する。
【００３５】
図４は、通信システム１Ａにおける第１クロックＣＫ１１及び第２クロックＣＫ２２のデータレートの変化の割合を示す図である。同図においては、実線が第１クロックＣＫ１１、破線が第２クロックＣＫ２２を示している。図４に示すように、第１クロックＣＫ１１の変調度は、第２クロックＣＫ２２の変調度よりも大きくなっている。そして、破線で囲った部分においてデータのオーバーフローが発生しないように、第１クロックＣＫ１１の平均のデータレートは、第２クロックＣＫ２２の平均のデータレートを十分に上回った値となっている。このとき、ダミーデータ追加部１４は、アンダーフローを防止するために、第１クロックＣＫ１１及び第２クロックＣＫ２２のデータレートの差に対して図中矢印で示すＦｉｌｌデータＦｄａｔａを追加し、そのデータレートの差を補っている。
【００３６】
しかしながら、上記の通信システム１Ａでは、第１クロック生成部１２及び第２クロック生成部１３が独立して動作しているため、スペクトラム拡散によって変調される周波数の位相が同一になるとは限らず、位相が異なる場合がある。このとき、第１クロックＣＫ１１と第２クロックＣＫ２２とのデータレートの差をより大きくする必要がある。そのため、このような動作を実現するために、回路規模が増大するといった問題がある。
【００３７】
これに対し、本実施形態の通信システム１は、クロック生成部４において同じ基準クロックＣＫｒｅｆから第１クロックＣＫ１及び第２クロックＣＫ２が生成されている。そのため、図５に示すように、第１クロックＣＫ１の変調度を大きくし、第２クロッＣＫ２の変調度を小さくすると共に、第１クロックＣＫ１及び第２クロックＣＫ２の平均のデータレートを一致させることができる。従って、データレートの差に対してＦｉｌｌデータＦｄａｔａを追加する必要がないため、上記のダミーデータ追加部１４は不要となり、最小限の回路構成とすることができる。
【００３８】
また、第１クロックＣＫ１及び第２クロックＣＫ２の瞬間のデータレートが異なる場合であっても、図５に示すように、ＦＩＦＯ部６によってオーバーフローした部分のデータがアンダーフローした部分となるように調整されることにより、データレートのオーバーフロー及びアンダーフローを防止することができる。以上のように、本実施形態の通信システム１は、比較例の通信システム１Ａに比べて、簡易な構成によってアンダーフロー及びオーバーフローを防止できる。更に、第１クロックＣＫ１及び第２クロックＣＫ２の平均のデータレートが一致しているため、シリアル伝送信号作成部７は必要最低限の動作スピードで動作すればよく、回路規模の増大を抑制できると共に、消費電力の増加を防止することができる。
【００３９】
以上、本実施形態に係る送信機３を含む通信システム１では、同じ基準クロックＣＫｒｅｆの周波数をスペクトラム拡散することにより、変調度の大きい第１クロックＣＫ１と変調度の小さい第２クロックＣＫ２とがクロック生成部４で生成され、ＦＩＦＯ部６に出力される。このとき、第１クロックＣＫ１は、データ生成部２に出力され、このデータ生成部２においてパラレルデータ信号Ｐｄａｔａを同期させた後、ＦＩＦＯ部６に出力される。そして、ＦＩＦＯ部６では、パラレルデータ信号Ｐｄａｔａを同期させた第１クロックＣＫ１に換えて、そのパラレルデータ信号Ｐｄａｔａを第２クロックＣＫ２に同期させて出力する。
【００４０】
これにより、パラレルデータ信号Ｐｄａｔａを伝送する際には、変調度の大きい第１クロックＣＫ１に同期させ、このパラレルデータ信号ＰＲｄａｔａをシリアルデータ信号Ｓｄａｔａに変換して高速シリアル伝送する際には、変調度の小さい第２クロックＣＫ２に同期させることができる。従って、パラレルデータ信号Ｐｄａｔａが伝送される例えばデータ生成部２と送信機３との間の配線部分や、他の回路ブロックにおける大きなＥＭＩの低減を図ることができる。
【００４１】
また、クロック生成部４がデータ生成部２よりもＦＩＦＯ部６に近い位置に配置されているので、クロック生成部４とＦＩＦＯ部６とを接続する伝送線が短くなり、変調度の小さい第２クロックＣＫ２がＦＩＦＯ部６に伝送される際のＥＭＩを低減することができる。このとき、データ生成部２がクロック生成部４から離れた位置に存在することになるが、第１クロックＣＫ１の変調度が大きいため、ＥＭＩの低減が図られている。
【００４２】
また、位相調整回路１１により、第１クロックＣＫ１と第２クロックＣＫ２との周波数変調の位相が合うように調整するので、第１クロックＣＫ１と第２クロックＣＫ２との位相差が小さくなり、第１クロックＣＫ１及び第２クロックＣＫ２のデータレート（クロック周波数）の差を小さくすることができる。これにより、ＦＩＦＯ部６におけるデータレート調整処理の軽減を図ることができる。
【００４３】
なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、システム用クロック生成部９において生成された第１クロックＣＫ１がデータ生成部２から同一周波数にて出力されているが、図６に示すように、システム用クロック生成部９とデータ生成部２との間に、第１クロックＣＫ１を逓倍（×Ｎ）する逓倍回路１５を設け、所望の周波数の第１クロックＣＫ１Ｘが得られる構成としてもよい。この逓倍回路１５に対応して、第１クロックＣＫ１Ｘを分周する分周回路１７がデータ生成部２に設けられてもよい。また、図７に示すように、システム用クロック生成部９とデータ生成部２との間に、第１クロックＣＫ１を分周（÷Ｎ）する分周回路１６を設け、この分周回路１６から出力される第１クロックＣＫ１Ｙに対応して、この第１クロックＣＫ１Ｙを逓倍する逓倍回路１８がデータ生成部２に設けられてもよい。要は、ＦＩＦＯ部６において第１クロックＣＫ１と第２クロックＣＫ２との平均のデータレートが一致していればよい。
【００４４】
また、上記実施形態では、位相調整回路１１が第１制御信号Ｃｏｎｔｒｏｌ１をシステム用クロック生成部９に、第２制御信号Ｃｏｎｔｒｏｌ２をシリアル伝送用クロック生成部１０にそれぞれ出力して第１クロックＣＫ１及び第２クロックＣＫ２の周波数変調の位相が合うように調整しているが、位相の調整は上記の方法に限定されない。例えば、位相調整回路１１が第１クロックＣＫ１及び第２クロックＣＫ２を入力して位相差を検出し、この位相差に基づいて周波数変調の位相が合うように調整して、この位相調整後の第１クロックＣＫ１及び第２クロックＣＫ２を出力してもよい。
【００４５】
また、上記実施形態では、図４及び図５において、第１クロックＣＫ１（第１クロックＣＫ１１）と第２クロックＣＫ２（第２クロックＣＫ２２）とのデータレートの変化の割合が三角波で示される変調方式としているが、例えば正弦波となる変調方式等であってもよい。
【００４６】
また、上記実施形態では、データ生成部２及び送信機３をそれぞれＬＳＩによって構成しているが、その他の構成であってもよい。例えば、データ生成部２及び送信機３を含んだ１つのＬＳＩとし、データ生成部２及び送信機３がマクロであってもよい。また、データ生成部２、クロック制御回路（クロック生成部４及びＦＩＦＯ部６）及びシリアル伝送信号作成部７がそれぞれＬＳＩによって構成されてもよいし、データ生成部２、クロック生成部４、シリアル伝送信号作成部７及びその他の部分がそれぞれＬＳＩによって構成されてもよい。
【符号の説明】
【００４７】
２…データ生成部（外部回路）、３…送信機、４…クロック生成部、６…ＦＩＦＯ部、７…シリアル伝送信号作成部、９…システム用クロック生成部（第１クロック生成部）、１０…シリアル伝送用クロック生成部（第２クロック生成部）、１１…位相調整回路、１５…逓倍回路、１６…分周回路、ＣＫｒｅｆ…基準クロック、ＣＫ１…第１クロック、ＣＫ２…第２クロック、Ｃｏｎｔｒｏｌ…第１制御信号、Ｃｏｎｔｒｏ２…第２制御信号、Ｐｄａｔａ，ＰＲｄａｔａ…パラレルデータ信号、Ｓｄａｔａ…シリアルデータ信号。
【図１】
2010178156.tif 000003
【図２】
2010178156.tif 000004
【図３】
2010178156.tif 000005
【図４】
2010178156.tif 000006
【図５】
2010178156.tif 000007
【図６】
2010178156.tif 000008
【図７】
2010178156.tif 000009