(57)【要約】【課題】層間絶縁層におけるコンタクトホールを形成した領域での膜残りを検出し、且つ層間絶縁層の膜残りの厚みを精度良く求める。【解決手段】基板１１に半導体層１３及び半導体層１３よりも酸化され難い第１検査用金属層２７を形成し、半導体層１３及び第１検査用金属層２７を覆うように絶縁膜２０を形成した後、絶縁膜２０に半導体層１３及び第１検査用金属層２７をそれぞれ一部露出させるためのコンタクトホール２１ａ及び検査用コンタクトホール２１ｂを形成することで層間絶縁層２１を形成し、層間絶縁層２１にコンタクトホール２１ａ及び検査用コンタクトホール２１ｂの内部から表面にそれぞれ引き出された金属層２２及び第２検査用金属層２８を形成し、第１検査用金属層２７と第２検査用金属層２８との間の電気的特性を測定する。【選択図】図３
2010032726.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた半導体層と、該半導体層に積層されて該半導体層の一部を露出させるためのコンタクトホールが形成された層間絶縁層と、該層間絶縁層の表面に上記コンタクトホールの内部から引き出された金属層とを備える半導体装置を製造する方法であって、
上記基板に上記半導体層及び該半導体層よりも酸化され難い金属材料からなる第１検査用金属層を形成する第１工程と、
上記半導体層及び第１検査用金属層を覆うように絶縁膜を形成した後、該絶縁膜に上記コンタクトホールを形成すると共に上記第１検査用金属層の一部を露出させるための検査用コンタクトホールを形成することにより、上記層間絶縁層を形成する第２工程と、
上記層間絶縁層に上記金属層及び上記検査用コンタクトホールの内部から該層間絶縁層の表面に引き出された第２検査用金属層を形成する第３工程と、
上記第１検査用金属層と上記第２検査用金属層との間の電気的特性を測定することにより、上記検査用コンタクトホールの形成状態を検査する第４工程とを含む
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
上記第２工程では、上記検査用コンタクトホールを一対に形成し、
上記第３工程では、上記各検査用コンタクトホールの内部から上記層間絶縁層の表面にそれぞれ引き出して上記第２検査用金属層を一対に形成し、
上記第４工程では、上記一対の第２検査用金属層の間の電気的特性を測定する
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
上記第４工程では、上記第１検査用金属層と上記第２検査用金属層との間の電気容量を測定する
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
上記第４工程では、上記第１検査用金属層と上記第２検査用金属層との間の電気抵抗を測定する
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
上記第２工程では、上記半導体層及び第１検査用金属層を覆うようにゲート絶縁膜を形成して、該ゲート絶縁膜を介して上記半導体層に重なるようにゲート電極を形成した後、該ゲート電極を覆うように層間絶縁膜を形成することによって上記ゲート絶縁膜及び層間絶縁膜からなる上記絶縁膜を形成し、該絶縁膜に対して上記ゲート電極を挟むように上記コンタクトホールを一対に形成して上記層間絶縁層を形成し、
上記第３工程では、上記各コンタクトホールの内部から上記層間絶縁層の表面にそれぞれ引き出して上記金属層を一対に形成することにより、薄膜トランジスタを形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
基板上に設けられた半導体層と、
上記半導体層に積層されて該半導体層の一部を露出させるためのコンタクトホールが形成された層間絶縁層と、
上記層間絶縁層の表面に上記コンタクトホールの内部から引き出された金属層とを備えた半導体装置であって、
上記基板と上記層間絶縁層との間には、上記半導体層よりも酸化され難い金属材料からなる第１検査用金属層が設けられ、
上記層間絶縁層の表面には、第２検査用金属層が設けられ、
上記層間絶縁層には、上記第１検査用金属層の一部を露出させるための検査用コンタクトホールが形成され、
上記第２検査用金属層は、上記検査用コンタクトホールの内部から上記層間絶縁層の表面に引き出されている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
アクティブマトリクス駆動方式の液晶表示装置は、マトリクス状に配置された複数の画素電極を有するアクティブマトリクス基板と、アクティブマトリクス基板に対向して配置された対向基板と、これら両基板の間で枠状のシール材の内側に封入された液晶層とを備えている。
【０００３】
アクティブマトリクス基板には、各画素電極に電気的に接続された複数の薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称する）が設けられている。各ＴＦＴは、低消費電力化を図れて且つ駆動回路部を基板に一体的に作り込むことが可能になる等の観点から、半導体層がアモルファスシリコンよりもキャリアの移動度が大きいポリシリコンによって形成されている。
【０００４】
これら各ＴＦＴは、トップゲート型の構造を有している場合が多く、基板上に形成された半導体層、その半導体層を覆うように設けられたゲート絶縁膜、そのゲート絶縁膜上に半導体層に重なるように設けられたゲート電極、及びそのゲート電極を覆うように設けられた層間絶縁膜を有している。そして、ゲート絶縁膜及び層間絶縁膜からなる層間絶縁層には半導体層の一部を露出させるコンタクトホールがゲート電極を挟むように一対に形成されており、この層間絶縁層には各コンタクトホールの内部から表面にそれぞれ引き出されてソース電極及びドレイン電極が形成されている。
【０００５】
ところで、各ＴＦＴの形成において層間絶縁層にエッチングによってコンタクトホールを形成する際にエッチング時間等のエッチング条件が適正でない場合には、コンタクトホールが層間絶縁層を貫通して形成されずに、コンタクトホールを形成した領域に層間絶縁層が一部残る膜残りが生じる虞がある。仮に、このような層間絶縁層の膜残りが生じると、ソース電極及びドレイン電極と半導体層とに導通不良が生じ、不良品が発生する。
【０００６】
そこで、層間絶縁層に形成されたコンタクトホールの形成状態を検査する方法として、半導体層と同一の層に形成された検査用半導体層と、層間絶縁層上に形成された一対の検査用金属層とを有して、各検査用金属層が検査用半導体層の一部を露出させるために上記コンタクトホールと共に層間絶縁層に形成された一対の検査用コンタクトホールの内部から層間絶縁層の表面にそれぞれ引き出された検査パターンを形成し、一対の検査用金属層の間の電気抵抗を測定することにより、各検査用金属層と検査用半導体層との導通を検査してコンタクトホールに層間絶縁層の膜残りが生じているか否かを検査する方法が知られている（例えば、特許文献１参照）。
【特許文献１】特開平５−１２９３９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、半導体層は製造工程において比較的酸化されやすいため、上述したコンタクトホールの検査方法によると、各検査用金属層と検査用半導体層との接触抵抗が半導体層表面の酸化状態によって変動しやすく、その接触抵抗の変動に影響されて一対の検査用金属層の間の電気抵抗が変動しやすい。そのことにより、層間絶縁層の膜残りを検出しても、その層間絶縁層の膜残りに対応する大きさの電気抵抗を精度良く測定できず、その電気抵抗に基づいて層間絶縁層の膜残りがどの程度の厚みであるかを精度良く求めることが困難である。このため、検査結果に基づいてその後に作製するアクティブマトリクス基板に同様の層間絶縁層の膜残りが生じないようにエッチング条件を適正な条件に調整する等して製造工程を改善することが難しい。
【０００８】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、層間絶縁層におけるコンタクトホールを形成した領域での膜残りを検出し、且つその層間絶縁層の膜残りの厚みを精度良く求めることにある。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、基板上に設けられて半導体層よりも酸化され難い金属材料からなる第１検査用金属層と、半導体層の一部を露出させるためのコンタクトホールと共に第１検査用金属層の一部を露出させるために層間絶縁層に形成された検査用コンタクトホールの内部からその層間絶縁層の表面に引き出された第２検査用金属層との間の電気的特性を測定することにより、検査用コンタクトホールの形成状態を検査するようにした。
【００１０】
具体的に、本発明に係る半導体装置の製造方法は、基板上に設けられた半導体層と、該半導体層に積層されて該半導体層の一部を露出させるためのコンタクトホールが形成された層間絶縁層と、該層間絶縁層の表面に上記コンタクトホールの内部から引き出された金属層とを備える半導体装置を製造する方法であって、上記基板に上記半導体層及び該半導体層よりも酸化され難い金属材料からなる第１検査用金属層を形成する第１工程と、上記半導体層及び第１検査用金属層を覆うように絶縁膜を形成した後、該絶縁膜に上記コンタクトホールを形成すると共に上記第１検査用金属層の一部を露出させるための検査用コンタクトホールを形成することにより、上記層間絶縁層を形成する第２工程と、上記層間絶縁層に上記金属層及び上記検査用コンタクトホールの内部から該層間絶縁層の表面に引き出された第２検査用金属層を形成する第３工程と、上記第１検査用金属層と上記第２検査用金属層との間の電気的特性を測定することにより、上記検査用コンタクトホールの形成状態を検査する第４工程とを含むことを特徴とする。
【００１１】
この製造方法によると、第４工程において、基板上に設けられて半導体層よりも酸化され難い金属材料からなる第１検査用金属層と、半導体層の一部を露出させるためのコンタクトホールと共に第１検査用金属層の一部を露出させるために層間絶縁層に形成された検査用コンタクトホールの内部からその層間絶縁層の表面に引き出された第２検査用金属層との間の電気的特性を測定することにより、検査用コンタクトホールの形成状態を検査する。この第４工程により、測定された電気的特性に基づいて第１検査用金属層と第２検査用金属層とが導通しているか否かが検査される。これにより、第１検査用金属層と第２検査用金属層とが導通している場合にはコンタクトホールが層間絶縁層を貫通して形成されて層間絶縁層におけるコンタクトホールを形成した領域に膜残りがないことが確認され、第１検査用金属層と第２検査用金属とが導通していない場合にはその層間絶縁層におけるコンタクトホールを形成した領域での膜残りが検出される。
【００１２】
そして、層間絶縁層の膜残りが検出された場合には、第１検査用金属層が半導体層よりも酸化され難いことにより、その第１検査用金属層の表面状態に起因する第１検査用金属層と第２検査用金属層との間の電気的特性の変動が比較的小さいため、層間絶縁層の膜残りの厚みに対応する大きさの電気的特性が測定され、その電気的特性に基づいて層間絶縁層の膜残りの厚みが精度良く求められる。したがって、層間絶縁層におけるコンタクトホールを形成した領域での膜残りが検出され、且つその層間絶縁層の膜残りの厚みが精度良く求められる。
【００１３】
上記第２工程では、上記検査用コンタクトホールを一対に形成し、上記第３工程では、上記各検査用コンタクトホールの内部から上記層間絶縁層の表面にそれぞれ引き出して上記第２検査用金属層を一対に形成し、上記第４工程では、上記一対の第２検査用金属層の間の電気的特性を測定してもよい。
【００１４】
この製造方法によっても、一対の検査用コンタクトホールの内部から層間絶縁層の表面にそれぞれ引き出された一対の第２検査用金属層の間の電気的特性を測定することにより、第１検査用金属層と第２検査用金属層との間の電気的特性を測定することが可能であるため、本発明の作用効果が具体的に奏される。
【００１５】
上記第４工程では、上記第１検査用金属層と上記第２検査用金属層との間の電気容量を測定してもよい。
【００１６】
この製造方法によると、層間絶縁層の膜残りが生じて第１検査用金属層と第２検査用金属層とが導通していない場合には、これら第１検査用金属層と第２検査用金属層との間に層間絶縁層の膜残りが配置されたキャパシタ構造が構成されているため、層間絶縁層の膜残りの厚みに対応する大きさの電気容量が測定される。一方、第１検査用金属層と第２検査用金属層とが導通している場合には、層間絶縁層の膜残りが生じたときに対して著しく大きな電気容量が測定される。これらのことから、第１検査用金属層と第２検査用金属層とが導通しているか否かを検査して層間絶縁層の膜残りを検出することが可能である。
【００１７】
そして、層間絶縁層の膜残りが検出された場合には、測定された電気容量Ｃ、検査用コンタクトホールの開口面積Ｓ及び層間絶縁層の誘電率εから、一般的な導体間の電気容量Ｃを導出する式Ｃ＝ε×Ｓ／ｄに基づいてその層間絶縁層の膜残りの厚みｄを求めることが可能である。したがって、本発明の作用効果が具体的に奏される。
【００１８】
上記第４工程では、上記第１検査用金属層と上記第２検査用金属層との間の電気抵抗を測定してもよい。
【００１９】
この製造方法によると、第１検査用金属層と第２検査用金属層とが導通している場合には、所定の電気抵抗が測定される。一方、層間絶縁層に膜残りが生じて第１検査用金属層と第２検査用金属層とが導通していない場合には、これら第１検査用金属層と第２検査用金属層とが導通している場合に測定される所定の電気抵抗に対して層間絶縁層の膜残りの厚み分大きい電気抵抗が測定される。これらのことから、第１検査用金属層と第２検査用金属層とが導通しているか否かを検査することが可能である。
【００２０】
そして、層間絶縁層の膜残りが検出された場合には、測定された電気抵抗Ｒ、検査用コンタクトホールの開口面積Ｓ及び層間絶縁層の電気抵抗率ρから、一般的な電気抵抗Ｒを導出する式Ｒ＝ρ×ｄ／Ｓに基づいてその層間絶縁層の膜残りの厚みｄを求めることが可能である。したがって、本発明の作用効果が具体的に奏される。
【００２１】
上記第２工程では、上記半導体層及び第１検査用金属層を覆うようにゲート絶縁膜を形成して、該ゲート絶縁膜を介して上記半導体層に重なるようにゲート電極を形成した後、該ゲート電極を覆うように層間絶縁膜を形成することによって上記ゲート絶縁膜及び層間絶縁膜からなる上記絶縁膜を形成し、該絶縁膜に対して上記ゲート電極を挟むように上記コンタクトホールを一対に形成して上記層間絶縁層を形成し、上記第３工程では、上記各コンタクトホールの内部から上記層間絶縁層の表面にそれぞれ引き出して上記金属層を一対に形成することにより、薄膜トランジスタを形成してもよい。
【００２２】
この製造方法によると、基板上に薄膜トランジスタを有するアクティブマトリクス基板等の半導体装置において、薄膜トランジスタにおける層間絶縁層の各コンタクトホールの形成状態が検査され、本発明の作用効果が具体的に奏される。
【００２３】
また、本発明に係る半導体装置は、基板上に設けられた半導体層と、上記半導体層に積層されて該半導体層の一部を露出させるためのコンタクトホールが形成された層間絶縁層と、上記層間絶縁層の表面に上記コンタクトホールの内部から引き出して設けられた金属層とを備えた半導体装置であって、上記基板と上記層間絶縁層との間には、上記半導体層よりも酸化され難い金属材料からなる第１検査用金属層が設けられ、上記層間絶縁層の表面には、第２検査用金属層が設けられ、上記層間絶縁層には、上記第１検査用金属層の一部を露出させるための検査用コンタクトホールが形成され、上記第２検査用金属層は、上記検査用コンタクトホールの内部から上記層間絶縁層の表面に引き出されていることを特徴とする。
【００２４】
この構成によると、基板と層間絶縁層との間には半導体層よりも酸化され難い金属材料からなる第１検査用金属層が設けられ、層間絶縁層の表面には第２検査用金属層が設けられ、その層間絶縁層には第１検査用金属層の一部を露出させるための検査用コンタクトホールが形成され、第２検査用金属層が検査用コンタクトホールの内部から層間絶縁層の表面に引き出されている。このように構成された半導体装置は、検査用コンタクトホールが半導体層の一部を露出させるためのコンタクトホールと共に層間絶縁層に形成され、第１検査用金属層と第２検査用金属層との間において、例えば電気容量又は電気抵抗等の電気的特性を測定することにより、検査用コンタクトホールの形成状態を検査して製造される。そのことにより、測定された電気的特性に基づいて第１検査用金属層と第２検査用金属層とが導通しているか否かが検査されて、第１検査用金属層と第２検査用金属層とが導通している場合にはコンタクトホールが層間絶縁層を貫通して形成されて層間絶縁層におけるコンタクトホールを形成した領域に膜残りがないことが確認され、第１検査用金属層と第２検査用金属とが導通していない場合にはその層間絶縁層におけるコンタクトホールを形成した領域での膜残りが検出される。
【００２５】
そして、層間絶縁層の膜残りが検出された場合において、第１検査用金属層が半導体層よりも酸化され難いことにより、その第１検査用金属層の表面状態に起因する第１検査用金属層と第２検査用金属層との間の電気的特性の変動が比較的小さいため、層間絶縁層の膜残りの厚みに対応する大きさの電気的特性が測定され、その電気的特性に基づいて層間絶縁層の膜残りの厚みが精度良く求められる。したがって、層間絶縁層におけるコンタクトホールを形成した領域での膜残りが検出され、且つその層間絶縁層の膜残りの厚みが精度良く求められる。
【００２６】
そのことに加えて、半導体装置に不具合が生じたときに、第１検査用金属層と第２検査用金属層との間の電気的特性を測定することにより、その不具合の原因が層間絶縁層におけるコンタクトホールでの膜残りであるか否かを検査することが可能になる。
【発明の効果】
【００２７】
本発明によれば、基板上に設けられて半導体層よりも酸化され難い金属材料からなる第１検査用金属層と、半導体層の一部を露出させるためのコンタクトホールと共に第１検査用金属層の一部を露出させるために層間絶縁層に形成された検査用コンタクトホールの内部からその層間絶縁層の表面に引き出して設けられた第２検査用金属層との間の電気的特性を測定することにより、検査用コンタクトホールの形成状態を検査するので、層間絶縁膜におけるコンタクトホールを形成した領域での膜残りを検出でき、且つその層間絶縁膜の膜残りの厚みを求めることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の各実施形態に限定されるものではない。
【００２９】
《発明の実施形態１》
図１〜図１３は、本発明の実施形態１を示している。図１は、本実施形態の液晶表示装置Ｓを概略的に示す平面図である。図２は、図１のII−II線に沿って液晶表示装置Ｓを概略的に示す断面図である。図３は、液晶表示装置Ｓを構成するアクティブマトリクス基板１０の一部を概略的に示す断面図である。尚、図１では、偏光板３５の図示を省略している。
【００３０】
液晶表示装置Ｓは、図１及び図２に示すように、後述する複数の薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称する）を有する半導体装置であるアクティブマトリクス基板１０と、アクティブマトリクス基板１０に対向して配置された対向基板３０と、これらアクティブマトリクス基板１０と対向基板３０との間に設けられた液晶層３１とを有する液晶表示パネル１を備え、この液晶表示パネル１に外部回路に接続するための図示省略のフレキシブルプリント配線基板（Flexible Printed Circuit、以下、ＦＰＣと称する）が実装されている。液晶表示パネル１は、複数の画素からなる画像表示を行う表示領域と、表示領域の外側に配置されて画像表示に寄与しない非表示領域とを有している。
【００３１】
アクティブマトリクス基板１０及び対向基板３０は、図１に示すように矩形状等に形成され、図２に示すように、液晶層３１側の表面に配向膜３２，３３がそれぞれ設けられていると共に、液晶層３１とは反対側の表面に偏光板３４，３５がそれぞれ設けられている。これらアクティブマトリクス基板１０と対向基板３０との間には枠状のシール材３６が配置されており、このシール材３６の内側に液晶材料が封入されていることにより、上記液晶層３１が構成されている。
【００３２】
アクティブマトリクス基板１０は、図示は省略するが、表示領域に、互いに平行に延びる複数のゲート線と、これら各ゲート線に交差する方向に互いに平行に延びる複数のソース線とが設けられている。これら各ゲート線と各ソース線との交差部付近には図３に示すＴＦＴ２３が各画素毎に設けられ、これら各ＴＦＴ２３は各交差部をなすゲート線及びソース線に接続されている。そして、各ＴＦＴ２３は、各画素に対応してマトリクス状に複数配置された画素電極２５にそれぞれ電気的に接続されている。
【００３３】
また、アクティブマトリクス基板１０は、図示は省略するが、非表示領域に、各ゲート線及び各ソース線に電気的に接続されてこれら各ゲート線及び各ソース線を駆動させるための駆動回路部が設けられている。この駆動回路部は、基板に一体的に作り込まれており、図３に示すＣＭＯＳ（Complementary Metal Oxide Semiconductor）構造のＴＦＴ２４を有している。
【００３４】
このアクティブマトリクス基板１０は、図３に示すように、ガラス基板１１を有し、このガラス基板１１上に各ＴＦＴ（各画素のＴＦＴ及び駆動回路部のＴＦＴ）２３，２４、各配線及び各電極２５が形成されている。各ＴＦＴ２３，２４はトップゲート型のＴＦＴであり、各画素のＴＦＴ２３はｎ型ＴＦＴによって構成され、駆動回路部を構成するＣＭＯＳ構造のＴＦＴ２４はｐ型ＴＦＴ２４ｐ及びｎ型ＴＦＴ２４ｎを有している。
【００３５】
各ＴＦＴ２３，２４を構成する半導体層１３は、ポリシリコンで構成され、ガラス基板１１の表面に島状に形成されている。これら各半導体層１３にはゲート絶縁膜１４が積層されており、ゲート絶縁膜１４の表面にはそのゲート絶縁膜１４を介して各半導体層１３に重なるようにゲート電極１５がそれぞれ形成されている。
【００３６】
さらに、ゲート絶縁膜１４には、各ゲート電極１５を覆うように層間絶縁膜１９が積層されている。これらゲート絶縁膜１４及び層間絶縁膜１９によって構成された層間絶縁層２１には、各半導体層１３の各不純物領域１３ｐ，１３ｎを露出させるための一対のコンタクトホール２１ａが各ゲート電極１５を挟むように複数形成されている。そして、この層間絶縁層２１には、各コンタクトホール２１ａの内部から表面にそれぞれ引き出されて各ＴＦＴ２３，２４のソース電極２２ｓ及びドレイン電極２２ｄを構成する複数の金属層２２が形成されている。
【００３７】
これら各ＴＦＴ２３，２４の半導体層１３は、ゲート絶縁膜１４を介してゲート電極１５に重なるチャネル領域１３ｃと、そのチャネル領域１３ｃのチャネル長方向の両外側に設けられてソース領域及びドレイン領域として機能する一対の不純物領域１３ｐ，１３ｎとから構成されている。
【００３８】
尚、これら各半導体層１３には、チャネル領域１３ｃと各不純物領域１３ｐ，１３ｎとの間に各不純物領域１３ｐ，１３ｎよりも低濃度の不純物領域であるＬＤＤ（Lightly Doped Drain）領域が設けられていてもよい。
【００３９】
各画素のＴＦＴ２３は、ゲート電極１５がゲート線に接続され、ソース電極２２ｓがソース線に接続され、ドレイン電極２２ｄが画素電極２５に接続されている。駆動回路部を構成するＣＭＯＳ構造のＴＦＴ２４は、ｐ型ＴＦＴ２４ｐのドレイン電極２２ｄとｎ型ＴＦＴ２４ｎのソース電極２２ｓとが一体に形成されてこれらｐ型ＴＦＴ２４ｐ及びｎ型ＴＦＴ２４ｎが互いに直列に接続されている。これら各ＴＦＴ２３，２４は、各画素電極２５を露出させるように設けられた絶縁材料からなるパッシベーション膜２６によって覆われている。
【００４０】
また、このアクティブマトリクス基板１０には、図１に示すように、対向基板３０から突出してＦＰＣが実装される突出部１０ａが設けられている。この突出部１０ａには、上述の各ＴＦＴ２３，２４における層間絶縁層２１の各コンタクトホール２１ａの形成状態を検査するための検査パターン２９が設けられている。
【００４１】
この検査パターン２９は、図３に示すように、各ＴＦＴ２３，２４の半導体層１３と同一の層、つまりガラス基板１１と層間絶縁層２１との間に配置された第１検査用金属層２７と、その検査用金属層２７にそれぞれ重なるように層間絶縁層２１の表面に設けられた一対の第２検査用金属層２８とを備えている。
【００４２】
層間絶縁層２１には、第１検査用金属層２７の一部をそれぞれ露出させるための一対の検査用コンタクトホール２１ｂが形成されている。これら各検査用コンタクトホール２１ｂは、各ＴＦＴ２３，２４の各コンタクトホール２１ａと開口面積が同じに且つ同形状に形成されている。そして、各第２検査用金属層２８は、各検査用コンタクトホール２１ｂの内部から層間絶縁層２１の表面にそれぞれ引き出されている。
【００４３】
第１検査用金属層２７は、半導体層１３よりも酸化され難い例えばＴｉ、Ｐｔ、Ｔａ、Ａｇ及びＡｕ等の金属材料で形成されている。第２検査用金属層２８は、各ＴＦＴ２３，２４の金属層（ソース電極２２ｓ及びドレイン電極２２ｄ）２２と同じ金属材料で形成されており、パッシベーション膜２６から露出している。
【００４４】
対向基板３０は、図示は省略するが、表示領域に、各画素電極２５に重なるように複数のカラーフィルタが設けられており、これら各カラーフィルタを区画するようにブラックマトリクスが設けられている。そして、対向基板３０には各カラーフィルタを覆うように共通電極が設けられ、この共通電極はＦＰＣを介して外部回路に電気的に接続されている。
【００４５】
このように、液晶表示装置Ｓは、共通電極に一定の共通信号を供給しながら、駆動回路部によって、各ゲート線に所定のゲート信号を供給すると共に各ソース線に所定のソース信号を供給することにより、各ゲート線に接続されたＴＦＴ２３を順にオン状態に切り替えてドレイン電極２２ｄを介して各画素電極２５に所定の電荷を書き込み、各画素電極２５と共通電極との間で液晶層３１に所定の電圧を印加することによって、各画素毎に液晶分子の配向を制御して所望の画像表示を行うように構成されている。
【００４６】
−製造方法−
次に、上記液晶表示装置Ｓの製造方法について図４〜図１３を参照しながら説明する。図４〜図９は、アクティブマトリクス母基板５０の作製方法を説明するための断面図である。図１０は、アクティブマトリクス母基板５０を概略的に示す平面図である。図１１は、対向母基板５５を概略的に示す平面図である。図１２は、液晶表示母パネルＡを概略的に示す平面図である。図１３は、アクティブマトリクス母基板５０における各分断ライン６１，６２を示す平面図である。尚、本実施形態は、複数の液晶表示パネル１を同時に作製する多面取りによる液晶表示装置Ｓの製造方法を例に挙げて説明する。
【００４７】
液晶表示装置Ｓの製造方法には、アクティブマトリクス母基板作製工程と、対向母基板作製工程と、貼り合わせ工程と、分断工程とが含まれる。
【００４８】
アクティブマトリクス母基板作製工程では、アクティブマトリクス基板１０を形成するための複数の領域（以下、アクティブマトリクス基板領域と称する）５０ａがマトリクス状に配置された図１０に示すアクティブマトリクス母基板５０を複数のアクティブマトリクス基板１０の集合体として作製する。このアクティブマトリクス母基板作製工程では、第１工程と、第２工程と、第３工程と、第４工程とを行う。
【００４９】
第１工程では、まず、大判のガラス基板であるガラス母基板５１に対し、スパッタ法等によって後に形成する各半導体層１３よりも酸化され難いＴｉ、Ｐｔ、Ｔａ、Ａｇ及びＡｕ等の金属材料によって金属膜を成膜する。続いて、その金属膜をフォトリソグラフィー等によってパターニングすることによって、図４に示すように、各アクティブマトリクス基板領域５０ａに第１検査用金属層２７を形成する。
【００５０】
次に、ガラス母基板５１の全面に対して化学蒸着法（Chemical Vapor Deposition、以下、ＣＶＤと称する）によって各第１検査用金属層２７を覆うようにアモルファスシリコン膜を成膜した後、そのアモルファスシリコン膜をレーザーアニールによって結晶化することでポリシリコン膜１２を形成する。その後、ポリシリコン膜１２をフォトリソグラフィー等によってパターニングすることにより、図５に示すように、各アクティブマトリクス基板領域５０ａに各半導体層１３を形成する。
【００５１】
次に行う第２工程では、ＣＶＤ法等によって各半導体層１３及び第１検査用金属層２７を覆うようにガラス母基板５１の全面にゲート絶縁膜１４を成膜する。続いて、ゲート絶縁膜１４の表面にスパッタ法等によって金属膜を成膜した後、その金属膜をフォトリソグラフィー等によってパターニングすることにより、各アクティブマトリクス基板領域５０ａにゲート絶縁膜１４を介して各半導体層１３に重なるように各ゲート電極１５を形成すると共に各ゲート線を形成する。
【００５２】
次に、図６に示すように、ガラス母基板５１上においてｐ型ＴＦＴを形成する各領域（以下、ｐ型ＴＦＴ領域と称する）Ｔｐで開口するようにレジスト層１６を形成し、ｎ型ＴＦＴを形成する各領域（以下、ｎ型ＴＦＴ領域と称する）Ｔｎをそのレジスト層１６で覆う。続いて、レジスト層１６及び各ゲート電極１４をマスクとして各ｐ型ＴＦＴ領域Ｔｐの半導体層１３にＰ型不純物元素（例えばボロン等）をイオン注入する。図６の矢印１７は、Ｐ型不純物元素を注入する方向を示している。そのことにより、各ｐ型ＴＦＴ領域Ｔｐの半導体層１３に各Ｐ型不純物領域１３ｐ及びチャネル領域１３ｃが形成される。
【００５３】
このとき、後にｎ型ＴＦＴ領域Ｔｎの半導体層１３にＮ型不純物元素を注入する際にｐ型ＴＦＴ領域Ｔｐの半導体層１３にもＮ型不純物元素を注入する場合には、そのＮ型不純物元素によって打ち消される相当分を考慮してＰ型不純物元素のドーズ量を適宜調整する。
【００５４】
次に、図７に示すように、レジスト層１６を除去した後、ｐ型ＴＦＴ領域Ｔｐ及びｎ型ＴＦＴ領域Ｔｎの双方における各半導体層１３対し、各ゲート電極１５をマスクとしてＮ型不純物元素（例えばリン等）をイオン注入する。図７の矢印１８は、Ｎ型不純物元素を注入する方向を示している。そのことにより、各ｎ型ＴＦＴ領域Ｔｎの半導体層１３に各ｎ型不純物領域１３ｎ及びチャネル領域１３ｃが形成される。続いて、各半導体層１３が形成されたガラス母基板５１を加熱する加熱処理を行うことにより、各半導体層１３の不純物領域１３ｐ，１３ｎ中の不純物元素を活性化させる。
【００５５】
次に、図８に示すように、ＣＶＤ法等によってゲート絶縁膜１４の表面に各ゲート電極１５を覆うように層間絶縁膜１９を成膜する。その後、各アクティブマトリクス基板領域５０ａのゲート絶縁膜１４及び層間絶縁膜１９からなる絶縁膜２０に対して、フォトリソグラフィー等によって、図９に示すように、各ゲート電極１５を挟むように各半導体層１３における不純物領域１３ｐ，１３ｎの一部をそれぞれ露出させるための各コンタクトホール２１ａを形成すると共に、第１検査用金属層２６の一部をそれぞれ露出させるための一対の検査用コンタクトホール２１ｂを形成することにより、層間絶縁層２１を形成する。
【００５６】
次に行う第３工程では、スパッタ法等によって層間絶縁層２１に金属膜を成膜した後、その金属膜をフォトリソグラフィー等によってパターニングすることにより、各アクティブマトリクス基板領域５０ａにおいて、各ソース線を形成し、且つ各コンタクトホール２１ａの内部から層間絶縁層２１の表面にそれぞれ引き出して各金属層２２を形成すると共に、各検査用コンタクトホール２１ｂの内部から層間絶縁層２１の表面にそれぞれ引き出して一対の第２検査用金属層２８を形成する。このようにして、各アクティブマトリクス基板領域５０ａに各ＴＦＴ２３，２４及び検査パターン２９が形成される。
【００５７】
次に、各ＴＦＴ２４を覆うようにスパッタ法等によってＩＴＯ（Indium Tin Oxide）膜を成膜した後、そのＩＴＯ膜をフォトリソグラフィー等によってパターニングすることによって各画素電極２５を形成する。その後、ＣＶＤ法等によって各ＴＦＴ２３，２４を覆うようにパッシベーション膜を成膜し、そのパッシベーション膜をフォトリソグラフィー等によってパターニングすることで各画素電極２５及び各第２検査用金属層２８を露出させる。以上の工程により、各アクティブマトリクス基板領域５０ａにアクティブマトリクス基板１０の構成が作り込まれる。
【００５８】
その後行う第４工程では、複数のアクティブマトリクス基板領域５０ａの検査パターン２９における一対の第２検査用金属層２８の間の電気的特性である電気容量を測定する。尚、この第４工程では、アクティブマトリクス母基板５０におけるアクティブマトリクス基板領域５０ａの全てに対して検査パターン２９における電気容量の測定を行う必要はなく、アクティブマトリクス母基板５０が有する複数のアクティブマトリクス基板領域５０ａから抜き取りによって行えばよい。
【００５９】
この第４工程では、上記第３工程において各コンタクトホール２１ａが層間絶縁層２１を貫通して形成されずに、コンタクトホール２１ａを形成した領域に層間絶縁層２１が一部残る膜残りが生じた場合、第１検査用金属層２７と各第２検査用金属層２８との間に層間絶縁層２１の膜残りが配置されたキャパシタ構造が構成されているため、層間絶縁層２１の膜残りの厚みに対応する大きさの電気容量が測定される。これに対して、各コンタクトホール２１ａが層間絶縁層２１を貫通して形成されて層間絶縁層２１の膜残りがない場合には、層間絶縁層２１の膜残りが生じたときに対して著しく大きな電気容量が測定される。これらのことから、第１検査用金属層２７と第２検査用金属層２８とが導通しているか否かを検査して層間絶縁層２１における各コンタクトホール２１ａを形成した領域での膜残りの有無を検査する。
【００６０】
このとき、層間絶縁層２１の膜残りが検出された場合には、測定された電気容量Ｃ、検査用コンタクトホール２１ｂの開口面積Ｓ及び層間絶縁層（つまりゲート絶縁膜１４及び層間絶縁膜１９）２１の誘電率εから、一般的な導体間の電気容量Ｃを導出する式Ｃ＝ε×Ｓ／ｄに基づいてその層間絶縁層２１の膜残りの厚みｄを求める。そして、この層間絶縁層２１の厚みｄに基づき、その後に作製するアクティブマトリクス母基板５０に同様の層間絶縁層２１の膜残りが生じないように第３工程における絶縁膜２０のエッチング条件を適正な条件に調整する。以上の工程を行って、アクティブマトリクス母基板５０が作製される。その後、アクティブマトリクス母基板５０に印刷法等によって大判の配向膜を形成する。
【００６１】
対向母基板作製工程では、大判のガラス基板であるガラス母基板に対し、ブラックマトリクス、各カラーフィルタ及び共通電極等を順にパターン形成することにより、対向基板３０を形成するための複数の領域（以下、対向基板領域と称する）５５ａがマトリクス状に配置された図１１に示す対向母基板５５を複数の対向基板３０の集合体として作製する。その後、対向母基板５５に印刷法等によって大判の配向膜を形成する。
【００６２】
次に行う貼り合わせ工程では、アクティブマトリクス母基板５０と対向母基板５５とを、各アクティブマトリクス基板領域５０ａ及び各対向基板領域５５ａがそれぞれシール材３６を介して互いに対向するように貼り合わせると共に、それら各シール材３６によって各アクティブマトリクス基板領域５０ａと各対向基板領域５５ａとの間に液晶層３１をそれぞれ封入することにより、図１２に示すように、液晶表示パネル１を形成するための複数の領域（以下、液晶表示パネル領域と称する）６０がマトリクス状に配置された液晶表示母パネルＡを複数の液晶表示パネル１の集合体として作製する。
【００６３】
次に行う分断工程では、例えばカッターホイール又はレーザー等によって液晶表示母パネルＡを図１３に示す分断ライン６１，６２で分断する。このとき、分断ライン６１においては、アクティブマトリクス母基板５０及び対向母基板５５の双方を分断する。一方、分断ライン６２においては、対向母基板５５のみを分断して各アクティブマトリクス基板１０の突出部１０ａを対向基板３０から露出させる。このように、液晶表示母パネルＡを各液晶表示パネル領域６０毎に分断することにより、図１に示す液晶表示パネル１が複数作製される。
【００６４】
その後、各液晶表示パネル１に対し、両面に偏光板３４，３５をそれぞれ貼り付け、突出部１０ａにＦＰＣを実装して複数の液晶表示装置Ｓが製造される。
【００６５】
−実施形態１の効果−
したがって、この実施形態１によると、第４工程において、ガラス基板１１上に設けられて半導体層１３よりも酸化され難い金属材料からなる第１検査用金属層２７と、半導体層１３の一部を露出させるためのコンタクトホール２１ａと共に第１検査用金属層２７の一部を露出させるために層間絶縁層２１に形成された検査用コンタクトホール２１ｂの内部から層間絶縁層２１の表面に引き出された第２検査用金属層２８との間の電気容量を測定することにより、検査用コンタクトホール１２ｂの形成状態を検査する。この第４工程により、測定された電気容量に基づいて第１検査用金属層２７と第２検査用金属層２８とが導通しているか否かを検査でき、層間絶縁層２１におけるコンタクトホール２１ａを形成した領域での膜残りを検出できる。
【００６６】
そして、層間絶縁層２１の膜残りが検出された場合には、第１検査用金属層２７が半導体層１３よりも酸化され難いことにより、第１検査用金属層２７の表面状態に起因する第１検査用金属層２７と各第２検査用金属層２８との間の電気容量の変動が比較的小さいため、層間絶縁層２１の膜残りの厚みに対応する大きさの電気容量を測定でき、その電気容量に基づいて層間絶縁層２１の膜残りの厚みを精度良く求めることができる。したがって、層間絶縁層２１におけるコンタクトホール２１ａを形成した領域での膜残りを検出でき、且つその層間絶縁層２１の膜残りの厚みを精度良く求めることができる。
【００６７】
そのことに加えて、アクティブマトリクス基板１０の突出部１０ａに検査パターン２９が設けられているため、液晶表示装置Ｓに不具合が生じたときに、第１検査用金属層２７と第２検査用金属層２８との間の電気容量を測定することにより、その不具合の原因が層間絶縁層２１におけるコンタクトホール２１ａでの膜残りであるか否かを検査できる。
【００６８】
《発明の実施形態２》
図１４は、本発明の実施形態２を示している。尚、以降の各実施形態では、図１〜図１３と同じ部分については同じ符号を付して、その詳細な説明を省略する。図１４は、本実施形態のアクティブマトリクス母基板５２を概略的に示す平面図である。
【００６９】
上記実施形態１では、各アクティブマトリクス基板領域５０ａの突出部１０ａに検査パターン２９を形成してアクティブマトリクス母基板５０を作製するとしたが、本実施形態２では、図１４に示すように、分断工程によって各アクティブマトリクス基板領域５０ａから切り離されるガラス母基板５１の領域に対して各アクティブマトリクス基板領域５２ａ毎に検査パターン２９を形成してアクティブマトリクス母基板５２を作製する。そして、第４工程において、上記実施形態１と同様に、複数のアクティブマトリクス基板領域５２ａから抜き取りでアクティブマトリクス基板領域５２ａに対応する検査パターン２９における電気容量の測定を行うことにより、層間絶縁層２１の検査用コンタクトホール２１ｂの形成状態を検査する。
【００７０】
−実施形態２の効果−
したがって、この実施形態２によっても、アクティブマトリクス母基板５２の分断前において、上記実施形態１と同様に、層間絶縁層２１におけるコンタクトホール２１ａを形成した領域での膜残りを検出でき、且つその層間絶縁層２１の膜残りの厚みを精度良く求めることができる。
【００７１】
《発明の実施形態３》
上記実施形態１では、第４工程において検査パターン２９の一対の第２検査用金属層２８の間の電気容量を測定するとしたが、本実施形態では、検査パターン２９における一対の第２検査用金属層２８の間の電気抵抗を測定する。第１検査用金属層２７は、上記実施形態１と同様に半導体層１３よりも酸化され難い金属材料によって形成されている。
【００７２】
本実施形態における第４工程では、第３工程において各コンタクトホール２１ａが層間絶縁層２１を貫通して形成されて層間絶縁層２１の膜残りがない場合、所定の電気抵抗が測定される。一方、層間絶縁層２１に膜残りが生じた場合には、層間絶縁層２１の膜残りがない場合に対して層間絶縁層２１の膜残りの厚み分大きい電気抵抗が測定される。これらのことから、測定された電気抵抗に基づいて第１検査用金属層２７と第２検査用金属層２８とが導通しているか否かを検査して層間絶縁層２１における各コンタクトホール２１ａを形成した領域での膜残りの有無を検査する。
【００７３】
このとき、層間絶縁層２１の膜残りが検出された場合には、測定された電気抵抗Ｒ、検査用コンタクトホール２１ｂの開口面積Ｓ及び層間絶縁層（つまりゲート絶縁膜１４及び層間絶縁膜１９）２１の電気抵抗率ρから、一般的な電気抵抗Ｒを導出する式Ｒ＝ρ×ｄ／Ｓに基づいてその層間絶縁層２１の膜残りの厚みｄを求める。
【００７４】
−実施形態３の効果−
したがって、この実施形態３によると、第４工程において、一対の第２検査用金属層２８の間の電気抵抗を測定することにより、測定された電気抵抗に基づいて第１検査用金属層２７と各第２検査用金属層２８とが導通しているか否かを検査でき、層間絶縁層２１におけるコンタクトホール２１ａを形成した領域での膜残りを検出できる。
【００７５】
そして、層間絶縁層２１の膜残りが検出された場合には、上記実施形態１と同様に第１検査用金属層２７が半導体層１３よりも酸化され難いことにより、層間絶縁層２１の膜残りの厚みに対応する大きさの電気抵抗を測定でき、その電気抵抗に基づいて層間絶縁層２１の膜残りの厚みを精度良く求めることができる。したがって、実施形態１と同様の効果を得ることができる。
【００７６】
《その他の実施形態》
上記各実施形態では、層間絶縁層２１に第１検査用金属層２７を露出させるための検査用コンタクトホール２１ｂを一対に形成し、それら各検査用コンタクトホール２１ｂの内部から層間絶縁層２１の表面にそれぞれ引き出して第２検査用金属層２８を一対に形成して、それら一対の第２検査用金属層２８の間の電気容量又は電気抵抗を測定するとしたが、本発明はこれに限られず、層間絶縁層に１つの検査用コンタクトホールを形成し、その検査用コンタクトホールの内部から層間絶縁層の表面に引き出して１つの第２検査用金属層を形成する一方、第１検査用金属層の一端部を層間絶縁層から露出させ、第１検査用金属層と第２検査用金属層の一端部との間の電気容量又は電気抵抗を測定してもよく、結果的に第１検査用金属層と第２検査用金属層との間の電気容量又は電気抵抗を測定していればよい。
【００７７】
上記各実施形態では、層間絶縁層２１を構成するゲート絶縁膜１４及び層間絶縁膜１９の双方に各コンタクトホール２１ａ及び検査用コンタクトホール２１ｂを形成するとしたが、本発明はこれに限られず、ゲート絶縁膜を各ゲート電極に重なる領域のみに形成し、層間絶縁膜のみによって構成された層間絶縁層の領域に各コンタクトホール及び各検査用コンタクトホールを形成してもよい。このようにすれば、第４工程において層間絶縁層の膜残りが検出されてその層間絶縁層の膜残りの厚みを求めるときに、複数の膜によって構成された層間絶縁層にコンタクトホール及び検査用コンタクトホールを形成した場合にはその層間絶縁層を構成する複数の膜のそれぞれの誘電率又は電気抵抗率を考慮する必要があるのに対して、層間絶縁層を構成する単一の膜（層間絶縁膜）の誘電率又は電気抵抗率を考慮すればよいため、その層間絶縁層の膜残りの厚みをより容易に求めることが可能になる。
【００７８】
上記各実施形態では、本発明に係る半導体装置として基板１１上にＴＦＴ２３，２４が形成されたアクティブマトリクス基板１０を例に挙げて説明したが、本発明はこれに限られず、基板上に半導体層及びその半導体層に積層された層間絶縁層が設けられ、半導体層の一部を露出させるために層間絶縁層に形成されたコンタクトホールの内部からその層間絶縁層の表面に金属層が引き出された構造を有する他の半導体装置にも適用することが可能である。
【産業上の利用可能性】
【００７９】
以上説明したように、本発明は、半導体装置及びその製造方法について有用であり、特に、層間絶縁層におけるコンタクトホールを形成した領域での膜残りを検出し、且つその層間絶縁層の膜残りの厚みを精度良く求めることが要望される半導体装置及びその製造方法に適している。
【図面の簡単な説明】
【００８０】
【図１】実施形態１の液晶表示装置を概略的に示す平面図である。
【図２】図１のII−II線断面を概略的に示す図である。
【図３】アクティブマトリクス基板に設けられた各ＴＦＴ及び検査パターンを概略的に示す断面図である。
【図４】第１検査用金属層及びポリシリコン膜が形成された状態のガラス母基板の一部を概略的に示す断面図である。
【図５】ゲート絶縁膜及びゲート電極が形成された状態のガラス母基板の一部を概略的に示す断面図である。
【図６】ｐ型ＴＦＴ領域の半導体層にＰ型不純物元素を注入している状態を概略的に示す断面図である。
【図７】各半導体層にＮ型不純物元素を注入している状態を概略的に示す断面図である。
【図８】層間絶縁膜が積層された状態のガラス母基板の一部を概略的に示す断面図である。
【図９】各金属層及び各第２検査用金属層が形成された状態のガラス母基板の一部を概略的に示す断面図である。
【図１０】実施形態１のアクティブマトリクス母基板を概略的に示す平面図である。
【図１１】対向母基板を概略的に示す平面図である。
【図１２】実施形態１の液晶表示母パネルを概略的に示す平面図である。
【図１３】液晶表示母パネルの分断ラインを概略的に示す平面図である。
【図１４】実施形態２のアクティブマトリクス母基板を概略的に示す平面図である。
【符号の説明】
【００８１】
Ｓ    液晶表示装置
１０    アクティブマトリクス基板（半導体装置）
１１    ガラス基板（基板）
１３    半導体層
１４    ゲート絶縁膜
１５    ゲート電極
１９    層間絶縁膜
２０    絶縁膜
２１    層間絶縁層
２１ａ    コンタクトホール
２１ｂ    検査用コンタクトホール
２２    金属層
２２ｓ    ソース電極
２２ｄ    ドレイン電極
２３    ＴＦＴ（薄膜トランジスタ）
２４    ＣＭＯＳ構造のＴＦＴ（薄膜トランジスタ）
２４ｐ    ｐ型ＴＦＴ
２４ｎ    ｎ型ＴＦＴ
２７    第１検査用金属層
２８    第２検査用金属層
５０，５２    アクティブマトリクス母基板
５１    ガラス母基板（基板）
【図１】
2010032726.tif 000003
【図２】
2010032726.tif 000004
【図３】
2010032726.tif 000005
【図４】
2010032726.tif 000006
【図５】
2010032726.tif 000007
【図６】
2010032726.tif 000008
【図７】
2010032726.tif 000009
【図８】
2010032726.tif 000010
【図９】
2010032726.tif 000011
【図１０】
2010032726.tif 000012
【図１１】
2010032726.tif 000013
【図１２】
2010032726.tif 000014
【図１３】
2010032726.tif 000015
【図１４】
2010032726.tif 000016