(57)【要約】【課題】  多層化が容易なセラミックコンデンサ及びその製造方法を提供する。【解決手段】  本発明に係るセラミックコンデンサ１Ａにおいては、内部電極１８ａ、１８ｂ、１８ｃの電極片１９及びセラミック誘電体２１の誘電体片２１ａが基板１０の基板面に対して垂直に立設されているため、複数の電極片１９と複数の誘電体片２１ａとは基板面に対して平行な方向に沿って交互に配列される。すなわち、電極片１９と誘電体片２１ａとは基板面に対して平行な方向に沿って多層化されているため、公知のパターニング技術によって容易にセラミックコンデンサの多層化が実現される。【選択図】  図１１
2010177659.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、その基板面に対して垂直に立設され、それぞれ複数の電極片を有する一対の第１の内部電極と、
前記基板上に、前記基板面に対して垂直に立設され、複数の誘電体片を有する第１のセラミック誘電体と、
前記一対の第１の内部電極に接続された一対の外部電極と
を備え、
前記第１の内部電極の前記複数の電極片と前記第１のセラミック誘電体の前記複数の誘電体片とが交互に配列されている、セラミックコンデンサ。
【請求項２】
前記第１の内部電極上に形成された絶縁層と、
前記絶縁層上に、前記基板面に対して垂直に立設され、それぞれ複数の電極片を有する一対の第２の内部電極と、
前記絶縁層上に、前記基板面に対して垂直に立設され、複数の誘電体片を有する第２のセラミック誘電体と
をさらに備え、
前記一対の外部電極のうち、一方が前記第１の内部電極に接続され、他方が前記第２の内部電極に接続されている、請求項１記載のセラミックコンデンサ。
【請求項３】
前記絶縁層、前記第２の内部電極及び前記第２のセラミック誘電体を含む構造体を複数備える、請求項２記載のセラミックコンデンサ。
【請求項４】
前記一対の内部電極が、前記セラミック誘電体を介して櫛歯状にかみ合う形状を有する、請求項１〜３のいずれか一項に記載のセラミックコンデンサ。
【請求項５】
前記一対の内部電極の面のうちの互いに対向する面に、一方の前記内部電極から他方の前記内部電極に向かって延びて櫛歯状にかみ合う枝葉部が形成されている、請求項４に記載のセラミックコンデンサ。
【請求項６】
表面に第１のシード層が形成された基板表面に、所定パターンの第１の厚膜マスクを形成するステップと、
前記第１のシード層のメッキをおこない、前記第１の厚膜マスクから露出する部分の前記第１のシード層上に、前記基板の厚さ方向に延び、それぞれ複数の電極片を有する一対の第１の内部電極を形成するステップと、
前記第１の厚膜マスクを除去するステップと、
前記第１の厚膜マスクの除去により形成された前記一対の第１の内部電極の間隙に、複数の誘電体片を有する第１のセラミック誘電体を充填するステップと、
前記一対の第１の内部電極に接続される一対の外部電極を形成するステップと
を含み、
前記第１の内部電極の複数の電極片と前記第１のセラミック誘電体の複数の誘電体片とが交互に配列される、セラミックコンデンサの製造方法。
【請求項７】
前記第１のセラミック誘電体を充填するステップの後に、前記第１の内部電極上に、絶縁層、第２のシード層及び所定パターンの第２の厚膜マスク層を順次形成するステップと、
前記第２のシード層のメッキをおこない、前記第２の厚膜マスクから露出する部分の前記第２のシード層上に、前記基板の基板面に対して略垂直方向に延び、櫛歯状にかみ合う一対の第２の内部電極を形成するステップと、
前記第２の厚膜マスクを除去するステップと、
前記第２の厚膜マスクの除去により形成された前記一対の前記第２の内部電極の間隙に、第２のセラミック誘電体を充填するステップと
をさらに含み、
前記第１の内部電極及び前記第２の内部電極に接続されるように前記一対の外部電極を形成する、請求項６記載のセラミックコンデンサの製造方法。
【請求項８】
前記絶縁層、前記第２のシード層及び所定パターンの前記第２の厚膜マスク層を順次形成するステップ、前記第２の内部電極を形成するステップ、前記第２の厚膜マスクを除去するステップ及び前記第２のセラミック誘電体を充填するステップを複数回繰り返して多層化する、請求項７記載のセラミックコンデンサの製造方法。
【請求項９】
前記内部電極を形成するステップの際に用いるメッキ材料が、Ｎｉ、Ｃｕ、Ｃｒ及びＲｕのいずれかである、請求項６〜８のいずれか一項に記載のセラミックコンデンサの製造方法。
【請求項１０】
前記内部電極の幅を拡げるステップをさらに含む、請求項６〜９のいずれか一項に記載のセラミックコンデンサの製造方法。
【請求項１１】
前記内部電極の幅を拡げるステップとして、イオンビームエッチングにより、前記内部電極の間隙から露出する前記シード層材料を前記内部電極の側面に再付着させる、請求項１０記載のセラミックコンデンサの製造方法。
【請求項１２】
前記内部電極の幅を拡げるステップとして、前記内部電極に対して再メッキをおこなう、請求項１０記載のセラミックコンデンサの製造方法。
【請求項１３】
前記一対の内部電極の面のうちの互いに対向する面に、一方の前記内部電極から他方の前記内部電極に向かって延びて櫛歯状にかみ合う枝葉部が形成されている、請求項６〜１２のいずれか一項に記載のセラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上において形成されるセラミックコンデンサ及びその製造方法に関する。
【背景技術】
【０００２】
従来、セラミックコンデンサの一つとして、積層セラミックコンデンサが知られている。この積層セラミックコンデンサ１は、図２３に示すような構造を有しており、セラミック誘電体層２と内部電極層４とが上下方向において交互に積層された積層体６と、その積層体６を左右方向から挟むように形成された一対の電極８Ａ、８Ｂとによって構成されている。なお、このコンデンサ１の内部電極層４は、図２３の（ｂ）部分において詳しく示されているとおり、隣接する内部電極層４同士が異なる電極８Ａ、８Ｂに接続されるように形成されている。
【０００３】
上述したような積層セラミックコンデンサを製造する方法として、シート方式と印刷方式とが知られている。これらの製造方法はいずれも、誘電体層を構成するセラミック誘電体の粉末からなる層と、内部電極層を構成する電極ペースト（導電性ペースト）からなる層とを交互に複数層重ねた積層体を形成し、この積層体を焼成した後、外部電極を設けるという方法により積層セラミックコンデンサを作製する。
【０００４】
この誘電体層の形成には、セラミック誘電体粉末と有機バインダ及び有機溶剤等とを混合してスラリー化した誘電体ペーストをドクターブレード法などの方法でシート状にし、適宜乾燥して作製されたセラミック成形体（いわゆる、グリーンシート）が用いられる。一方、内部電極層の形成に用いられる電極ペーストは、ニッケル等の金属粉末を有機バインダ及び有機溶剤等に分散させてペースト状にしたものである。
【０００５】
そして積層セラミックコンデンサは、通常、上述したような電極ペーストをグリーンシート表面にスクリーン印刷し、電極ペーストに含まれる有機溶剤を乾燥させた後、この成形体を複数枚重ねて加圧成形して得られた積層体をチップ化及び焼成することにより作製される。チップ化された積層体の端面には複数の内部電極層が露出し、これらの内部電極層と電気的に接続されるように外部電極が端面に形成される。
【０００６】
以上で説明した積層セラミックコンデンサは、近年の電子機器の軽薄短小化の進行に伴ってより一層の小型化が要求されており、さらに高容量化の観点から、セラミック誘電体層及び内部電極層を可能な限り薄くし（薄型化）、且つそれらを可能な限り多く積層する（多層化）ことが求められている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願公開第２００９／０００００９３号明細書
【特許文献２】特開２００１−８５２７１号公報
【特許文献３】特開平１１−９７２８０号公報
【特許文献４】特開２００８−１０５３０号公報
【特許文献５】特開２００７−１６１５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前述した従来のセラミックコンデンサにおいては、次のような課題が存在している。すなわち、前述した従来のセラミックコンデンサにおいては、次のような課題が存在している。すなわち、多層化を実現するためには、電極ペーストが塗布されたグリーンシートを何度も繰り返し積層する必要があり、特に数百層もののセラミックコンデンサを作製する際には多大な手間と時間を要した。
【０００９】
本発明は、上述の課題を解決するためになされたものであり、多層化が容易なセラミックコンデンサ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るセラミックコンデンサは、基板上に、その基板面に対して垂直に立設され、それぞれ複数の電極片を有する一対の第１の内部電極と、基板上に、基板面に対して垂直に立設され、複数の誘電体片を有する第１のセラミック誘電体と、一対の第１の内部電極に接続された一対の外部電極とを備え、第１の内部電極の複数の電極片と第１のセラミック誘電体の複数の誘電体片とが交互に配列されている。
【００１１】
このセラミックコンデンサにおいては、内部電極の電極片及びセラミック誘電体の誘電体片が基板面に対して垂直に立設されているため、複数の電極片と複数の誘電体片とは基板面に対して平行な方向に沿って交互に配列される。すなわち、電極片と誘電体片とは基板面に対して平行な方向に沿って多層化されているため、公知のパターニング技術によって容易にセラミックコンデンサの多層化が実現される。
【００１２】
また、第１の内部電極上に形成された絶縁層と、絶縁層上に、基板面に対して垂直に立設され、それぞれ複数の電極片を有する一対の第２の内部電極と、絶縁層上に、基板面に対して垂直に立設され、複数の誘電体片を有する第２のセラミック誘電体とをさらに備え、一対の外部電極のうち、一方が第１の内部電極に接続され、他方が第２の内部電極に接続されている態様であってもよい。この場合、静電容量の増大が図られる。
【００１３】
また、絶縁層、第２の内部電極及び第２のセラミック誘電体を含む構造体を複数備える態様であってもよい。この場合、静電容量のさらなる増大が図られる。
【００１４】
また、一対の内部電極が、セラミック誘電体を介して櫛歯状にかみ合う形状を有する態様であってもよい。
【００１５】
また、一対の内部電極の面のうちの互いに対向する面に、一方の内部電極から他方の内部電極に向かって延びて櫛歯状にかみ合う枝葉部が形成されている態様であってもよい。この場合、一対の内部電極の対向する面の面積が拡大するため、静電容量の増大が図られる。
【００１６】
本発明に係るセラミックコンデンサの製造方法は、表面に第１のシード層が形成された基板表面に、所定パターンの第１の厚膜マスクを形成するステップと、第１のシード層のメッキをおこない、第１の厚膜マスクから露出する部分の第１のシード層上に、基板の厚さ方向に延び、それぞれ複数の電極片を有する一対の第１の内部電極を形成するステップと、第１の厚膜マスクを除去するステップと、第１の厚膜マスクの除去により形成された一対の第１の内部電極の間隙に、複数の誘電体片を有する第１のセラミック誘電体を充填するステップと、一対の第１の内部電極に接続される一対の外部電極を形成するステップとを含み、第１の内部電極の複数の電極片と第１のセラミック誘電体の複数の誘電体片とが交互に配列される。
【００１７】
このセラミックコンデンサの製造方法においては、内部電極の電極片及びセラミック誘電体の誘電体片が基板面に対して垂直に立設されるため、複数の電極片と複数の誘電体片とは基板面に対して平行な方向に沿って交互に配列される。すなわち、電極片と誘電体片とは基板面に対して平行な方向に沿って多層化されるため、公知のパターニング技術によって容易にセラミックコンデンサの多層化が実現される。
【００１８】
また、第１のセラミック誘電体を充填するステップの後に、第１の内部電極上に、絶縁層、第２のシード層及び所定パターンの第２の厚膜マスク層を順次形成するステップと、第２のシード層のメッキをおこない、第２の厚膜マスクから露出する部分の第２のシード層上に、基板の基板面に対して略垂直方向に延び、櫛歯状にかみ合う一対の第２の内部電極を形成するステップと、第２の厚膜マスクを除去するステップと、第２の厚膜マスクの除去により形成された一対の第２の内部電極の間隙に、第２のセラミック誘電体を充填するステップとをさらに含み、第１の内部電極及び第２の内部電極に接続されるように一対の外部電極を形成する態様であってもよい。この場合、静電容量の増大が図られる。
【００１９】
また、絶縁層、第２のシード層及び所定パターンの第２の厚膜マスク層を順次形成するステップ、第２の内部電極を形成するステップ、第２の厚膜マスクを除去するステップ及び第２のセラミック誘電体を充填するステップを複数回繰り返して多層化する態様であってもよい。この場合、静電容量のさらなる増大が図られる。
【００２０】
また、内部電極を形成するステップの際に用いるメッキ材料が、Ｎｉ、Ｃｕ、Ｃｒ及びＲｕのいずれかである態様であってもよい。
【００２１】
また、内部電極の幅を拡げるステップをさらに含む態様であってもよい。この場合、内部電極の間隔が狭小化されるため、静電容量の増大が図られる。なお、内部電極の幅を拡げるステップとして、イオンビームエッチングにより、内部電極の間隙から露出するシード層材料を内部電極の側面に再付着させる態様であってもよく、内部電極に対して再メッキをおこなう態様であってもよい。
る。
【００２２】
また、一対の内部電極の面のうちの互いに対向する面に、一方の内部電極から他方の内部電極に向かって延びて櫛歯状にかみ合う枝葉部が形成されている態様であってもよい。この場合、一対の内部電極の対向する面の面積が拡大するため、静電容量の増大が図られる。その上、厚膜マスクを除去した後における内部電極の姿勢安定性の向上が図られる。
【発明の効果】
【００２３】
本発明によれば、多層化が容易なセラミックコンデンサ及びその製造方法が提供される。
【図面の簡単な説明】
【００２４】
【図１】図１は、第１実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図２】図２は、第１実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図３】図３は、第１実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図４】図４は、第１実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図５】図５は、第１実施形態に係るセラミックコンデンサの内部電極のパターンを示した平面図である。
【図６】図６は、図５の内部電極パターンの要部拡大図である。
【図７】図７は、第１実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図８】図８は、第１実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図９】図９は、第１実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図１０】図１０は、第１実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図１１】図１１は、第１実施形態に係るセラミックコンデンサの概略構成図である。
【図１２】図１２は、セラミックコンデンサの製造方法の異なる態様を示した図である。
【図１３】図１３は、第２実施形態に係るセラミックコンデンサの概略構成図である。
【図１４】図１４は、第２実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図１５】図１５は、第２実施形態に係るセラミックコンデンサの第１の内部電極のパターンを示した平面図である。
【図１６】図１６は、第２実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図１７】図１７は、第２実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図１８】図１８は、第２実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図１９】図１９は、第２実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図２０】図２０は、第２実施形態に係るセラミックコンデンサの第２の内部電極のパターンを示した平面図である。
【図２１】図２１は、第２実施形態に係るセラミックコンデンサの第１の内部電極パターンと第２の内部電極とが重なる状態を示した図である。
【図２２】図２２は、第２実施形態に係るセラミックコンデンサの製造方法の一工程を示した図である。
【図２３】図２３は、従来技術に係るセラミックコンデンサを示した図である。
【発明を実施するための形態】
【００２５】
以下、本発明を実施するための形態について、添付図面を参照しつつ詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
（第１実施形態）
【００２６】
本発明の第１実施形態に係るセラミックコンデンサを作製する際には、まず、図１に示すように、基板１０（例えば、シリコン基板）の上に、Ａｌ２Ｏ３絶縁層１２、Ｎｉシード層（第１のシード層）１４、厚膜のフォトレジストマスク層１６を順次積層する。シード層１４の厚さは１０００Å、マスク層１６の厚さは６μｍである。
【００２７】
次に、図２に示すように、公知のフォトレジスト技術を用いて、マスク層１６のパターニングをおこない厚膜マスク（第１の厚膜マスク）１７を形成する。厚膜マスク１７は、基板１０の基板面に対して垂直に延びる幅０．４〜０．６μｍの複数のマスク片１７ａを複数含んでおり、例えば離間距離０．６〜０．８μｍで規則的に配置されている。
【００２８】
そして、図３に示すように、シード層１４のＮｉメッキをおこない、メッキ層１８Ａを形成する。このメッキ層１８Ａは厚さ５．５μｍで形成され、マスク片１７ａの頂部はメッキ層１８Ａの表面から露出する。メッキ層１８Ａは、マスク片１７ａが形成された領域の残余領域の全体に亘って形成され、隣り合うマスク片１７ａの間隙にもメッキが充填される。
【００２９】
続いて、図４に示すように厚膜マスク１７を除去し、内部電極１８ａ，１８ｂ，１８ｃを得る。この内部電極１８ａ，１８ｂ，１８ｃは、隣り合うマスク片１７ａの間隙において形成された電極片１９を複数含む。各電極片１９は、マスク片１７ａ同様、基板１０の基板面に対して垂直に延びるように立設されている。
【００３０】
ここで、図５を参照しつつ、内部電極１８ａ、１８ｂ、１８ｃのパターンについて説明する。
【００３１】
上述したとおり、内部電極１８ａ、１８ｂ、１８ｃは、厚膜マスク１７によるメッキ層１８Ａのパターニングによって成形されるが、これにより、内部電極は、図５に示すように、その櫛歯が互いにかみ合うように向かい合った櫛歯形状となる。
【００３２】
より具体的には、内部電極１８ｂは、図５において上下方向に平行に並ぶ均一長さの複数の電極片１９を有し、それらの各端部（図５の右側端部）において一体的に接続された櫛歯状の電極パターンとなっている。内部電極１８ａも、図５において上下方向に平行に並ぶ均一長さの複数の電極片１９を有しており、内部電極１８ａの電極片１９と内部電極１８ｂの電極片１９とは、後述するセラミック誘電体が充填されるべき溝状の間隙Ｇ（例えば、０．５μｍ幅）を介して並列している。内部電極１８ａの複数の電極片１９は、各端部（図５の左側端部）において一体的に接続された櫛歯状の電極パターンとなっており、さらに、内部電極１８ｂの周囲を取り囲むように形成されている。それにより、内部電極１８ｂの周囲は上記間隙によって完全に取り囲まれ、その間隙自体は閉回路を形成している。内部電極１８ｃは、上下方向に延びる溝状の間隙ｇを介して内部電極１８ａの右側に配置されており、上下方向に延在している。
【００３３】
上述した内部電極１８ａ、１８ｂ、１８ｃは、内部電極１８ａと、後段の工程において互いに接続される内部電極１８ｂ、１８ｃとに区別される。そして、内部電極１８ａ、１８ｂ、１８ｃは全体として、一方がアノード電極１８ａとして機能し、他方がカソード電極１８ｂ、１８ｃとして機能する一対の内部電極を構成している。
【００３４】
なお、内部電極１８ａ、１８ｂの各電極片１９の幅は、必ずしも均一にする必要はなく、電極内部を流れる電流密度やその他の特性を調整する目的で意図的に不均一にしてもよい。例えば、最大幅寸法２．０〜５．０μｍの電極片１９と最小幅寸法０．６〜０．８μｍの電極片１９とを併存させてもよい。なお、Ｄｅｅｐ−ＵＶ露光を利用することで、深さ５μｍ、幅０．６〜０．８μｍ、メッキ層スペース０．４〜０．６μｍを実現することができる。
【００３５】
上述した電極片１９の形状は、微視的には、図６に示すような形状となっている。つまり、隣り合う電極片１９の互いの対向面には、一対の内部電極１８ａ、１８ｂ、１８ｃの一方（例えば、アノード電極１８ａ）の電極片１９から他方（例えば、カソード電極１８ｂ、１８ｃ）の電極片１９に向かって平行に延びる長さ５μｍの枝葉部１９ａが形成されている。この枝葉部１９ａ同士も互いにかみ合うような櫛歯状になっている。このような枝葉部１９ａを形成することにより電極片１９の拡面化が図られている。その上、図４に示しているように比較的高さの高い電極片１９が基板面に対して垂直に立設されている場合、厚膜マスク１７を除去する際に脱落したり倒壊して剥離したりといった事態が生じやすいが、電極片１９に枝葉部１９ａを設けて姿勢安定性を向上させることにより、上記事態を効果的に予防することができる。
【００３６】
次に、図７に示すように、メッキ層１８Ａに対してＮｉイオンビームを照射する。このイオンビームは基板面に対して垂直に（すなわち、傾斜角０度で）照射され、内部電極１８ａ、１８ｂ、１８ｃの間に含まれる間隙Ｇ、ｇから露出する部分のシード層１４をエッチング除去する。このイオンビームエッチング（ＩＢＥ）により、その部分のシード層１４が除去されて、この時点で内部電極１８ａ、１８ｂ、１８ｃが電気的に互いに絶縁される。なお、このイオンビームエッチングによってはじき飛ばされる（すなわち、スパッタされる）シード層１４のＮｉ原子は、そのシード層１４の部分を囲む電極片１９の側壁に再付着する。このようにして電極片１９には例えば厚さ０．１μｍの再付着部１９ｂが形成され、その再付着部１９ｂの分だけ電極片１９の幅が増大する。一方、電極片１９の間に介在する間隙Ｇは、両側の電極片１９の側面が近づいてくるため、その再付着部１９ｂの分だけ狭小化されることとなる。例えば、間隙Ｇの幅（すなわち、電極片１９の離間距離）が０．５μｍである場合には、電極片１９に厚さ０．１μｍの再付着部１９ｂが形成されることで０．２μｍだけ狭小化され、０．３μｍとなる。
【００３７】
さらに、上記イオンビームエッチングにより、電極片１９の鋭利な上端面縁部（トップエッジ）が曲面化されるため、コンデンサ動作時における電界集中が緩和されるという効果も得られる。
【００３８】
続いて、メッキ層１８Ａの全面を覆うように、誘電体スラリーをスピンコートにより塗布する。このスラリーとしては、ＢａＴｉＯ３のＳＯＧ（ＳｐｉｎＯｎ Ｇｌａｓｓ）スラリーが用いられる。ＢａＴｉＯ３のＳＯＧスラリーは、例えば、固相法、シュウ酸法、水熱法、ゾルゲル法のいずれかを用いて微細なＢａＴｉＯ３粉末を形成し、その粉末をアルコール等に溶解させて形成される。このようなスラリーを、スピンコートすることによって、内部電極１８ａ、１８ｂの電極片１９の狭小な間隙Ｇにも誘電体スラリーが充填される。内部電極１８ａ、１８ｂの間隙Ｇは、上述したとおり閉回路となっているため、内部に誘電体スラリーが貯留され、誘電体スラリーの間隙外部への漏洩が防止される。一方、内部電極１８ａと内部電極１８ｃとの間の間隙ｇは閉回路となっていないため、間隙ｇ内には誘電体スラリーは貯留されない。
【００３９】
本実施形態におけるＳＯＧスラリー用のＢａＴｉＯ３粉末は、ゾルゲル法によって合成した。このゾルゲル法は、通常、アルコキシドの加水分解反応を用いた液相合成法のことを示す。反応がアルコール溶液中でおこなわれることから、結晶中に水酸基を取り込みにくいという利点があり、高品質のＢａＴｉＯ３粉末を得ることができる。実際に合成したＢａＴｉＯ３のナノ粉末は、結晶性の高い５ｎｍ程度の粒子と、結晶性の低い３ｎｍ以下の粒子とで構成されていた。
【００４０】
そして、上述の誘電体スラリーを、約８００℃の温度で熱処理（アニール処理）して硬化させる。その結果、図８に示すように、メッキ層１８Ａの表面に厚さ５００ｎｍの誘電体薄膜２０が形成されると共に、電極片１９の間隙Ｇに形成された誘電体片２１ａを含むセラミック誘電体（第１のセラミック誘電体）２１が形成される。つまり、一対の内部電極１８ａ、１８ｂ、１８ｃの隣り合う電極片１９の間にはセラミック誘電体２１の誘電体片２１ａが介在し、電極片１９と誘電体片２１ａとが基板１０の面方向において交互に重なり合う。なお、上述したとおり、内部電極１８ａと内部電極１８ｃとの間の間隙ｇには、誘電体スラリーは存在しないため、この熱処理後においても間隙ｇは空のまま保持される。
【００４１】
なお、誘電体スラリーが電極片１９の間隙Ｇに十分に充填されず、例えば少量の気泡が生じている場合であっても、気泡内の空気によって電極片１９同士の絶縁が実現される。そのため、たとえ誘電体スラリーの不十分な充填が生じたとしても、作製されるセラミックコンデンサ１Ａの特性に実質的な影響はない。
【００４２】
その後、メッキ層１８Ａの表面に形成された誘電体薄膜２０を除去する。なお、この工程を省略し、誘電体薄膜２０を残したまま後段の工程に進んでもよい。
【００４３】
続いて、図９に示すように、内部電極１８ａ、１８ｂ、１８ｃを含むメッキ層１８Ａ上に、厚さ０．２〜０．５μｍでＡｌ２Ｏ３絶縁層２２を形成する。このとき、Ａｌ２Ｏ３が内部電極１８ａと内部電極１８ｃとの間の間隙ｇに充填される。さらに、絶縁層２２に所定のスルーホールを形成した後、図１０に示すように導通部Ｄを形成して、カソード電極として機能する内部電極１８ｂと内部電極１８ｃとを導通部Ｄを介して接続する。なお、導通部Ｄを形成した後、絶縁層２２及び導通部Ｄを一体的に覆うＡｌ２Ｏ３絶縁層２３を形成する。
【００４４】
以上で説明した工程を経て得られる構造の積層体Ｌは、実際には、一枚の基板上に同様の構造を有する積層体が並列して複数形成される。そのため、絶縁層２３を形成した時点では、一枚の基板１０上において、積層体Ｌは、同様の構造を有する両隣の積層体Ｌ１、Ｌ２とつながっている。
【００４５】
そこで、積層体Ｌの両端を基板１０ごと切断して、積層体Ｌの対向する端面（切断面）Ｓ１、Ｓ２それぞれから内部電極１８ａ，１８ｂ，１８ｃの端面を露出させる。すなわち、積層体Ｌの一方の端面Ｓ１からは内部電極１８ａの端面を露出させ、もう一方の端面Ｓ２からは内部電極１８ｃの端面を露出させる。
【００４６】
最後に、図１１に示すように、一対の外部電極２４Ａ、２４Ｂを、一対の内部電極１８ａ、１８ｂ、１８ｃに接続するように形成して、第１の実施形態に係るセラミックコンデンサ１Ａの作製が終了する。一対の外部電極２４Ａ、２４Ｂのうち、アノードとして機能する外部電極２４Ａは、積層体Ｌの端面Ｓ１にメッキ形成されて、アノード電極１８ａと電気的に接続される。一方、カソードとして機能する外部電極２４Ｂは、積層体Ｌの端面Ｓ２にメッキ形成されて、内部電極１８ｃと電気的に接続され、カソード電極１８ｂ、１８ｃとの導通が図られる。
【００４７】
以下では、上記製造方法によって作製されるセラミックコンデンサ１Ａについて説明する。
【００４８】
セラミックコンデンサ１Ａは、上述したとおり、櫛歯状の一対の内部電極１８ａ，１８ｂ，１８ｃが基板１０の基板面に対して垂直に立設されており、セラミック誘電体２１はその一対の内部電極１８ａ、１８ｂ、１８ｃの間隙Ｇに充填されている。そのため、内部電極１８ａ，１８ｂ，１８ｃとセラミック誘電体２１とが、基板１０の基板面に対して直交する方向に延在すると共に、その基板面に対して平行な方向に内部電極１８ａ、１８ｂ、１８ｃの電極片１９が並列する。従って、このセラミックコンデンサ１Ａにおいては、その厚さ方向に沿う応力に対する機械的強度の向上が実現されている。一方、従来技術に係る図２３の積層セラミックコンデンサ１は、セラミック誘電体２及び内部電極層４の薄型化により、その厚さ方向に沿う応力が加わった場合には割れや欠けといった破壊が生じてしまう。すなわち、セラミックコンデンサ１Ａは、従来技術に比べて厚さ方向における機械的強度の向上が実現されることで、そのような破壊が有意に抑制される。
【００４９】
また、セラミックコンデンサ１Ａにおいては、内部電極１８ａ、１８ｂ、１８ｃの電極片１９及びセラミック誘電体２１の誘電体片２１ａが、基板１０の基板面に対して垂直に立設されているため、複数の電極片１９と複数の誘電体片２１ａとは基板面に対して平行な方向に沿って交互に配列される。すなわち、電極片１９と誘電体片２１ａとは基板面に対して平行な方向に沿って多層化されている。そのため、公知のパターニング技術によって容易にセラミックコンデンサの多層化が実現される。一方、従来技術に係る図２３の積層セラミックコンデンサ１は、多層化を実現するためには、電極ペーストが塗布されたグリーンシートを何度も繰り返し積層する必要があり、多大な手間と時間を要していた。すなわち、セラミックコンデンサ１Ａは、従来技術に比べて多層化を容易におこなうことができる。
【００５０】
さらに、セラミックコンデンサ１Ａを作製する際には、基板１０上にメッキによって一対の内部電極１８ａ、１８ｂ、１８ｃが形成され、その一対の内部電極１８ａ、１８ｂ、１８ｃの間隙Ｇにセラミック誘電体２１が充填される。つまり、その製造工程の中に、従来技術で必要であったグリーンシートの積層体を加圧成形する工程やその積層体を焼成する工程などが含まれていない。そのため、その製造工程中において、セラミック誘電体２１の幅寸法に大きな変化が生じにくく、その厚さ寸法が精度よく制御される。また、内部電極１８ａ、１８ｂ、１８ｃについても高い寸法精度で形成することができると共に、製造工程が終了するまでその寸法が保持される。つまり、上述した製造方法によってセラミックコンデンサ１Ａを作製することで、セラミック誘電体２１及び内部電極１８ａ、１８ｂ、１８ｃの寸法を容易に制御することができるため、内部電極１８ａ，１８ｂ，１８ｃの間隙Ｇの寸法制御についても容易におこなうことができる。その結果、静電容量等のデバイス特性の均一化が図られる。
【００５１】
その上、セラミックコンデンサ１Ａの内部電極１８ａ、１８ｂ、１８ｃは、基板１０の基板面に対して垂直に立設され、複数の電極片１９それぞれが櫛歯状に一体成型された形状を有している。そして、そのような内部電極１８ａ、１８ｂ、１８ｃを立設した後、その内部電極１８ａ、１８ｃのそれぞれの端面を露出させ、その露出した端面に一対の外部電極２４Ａ、２４Ｂを形成する。このように、内部電極１８ａ、１８ｃの端面を露出させた上でその端面に外部電極２４Ａ、２４Ｂを形成することで、確実かつ容易に外部電極２４Ａ、２４Ｂを形成することができる。従来技術に係る図２３の積層セラミックコンデンサ１においては、外部電極８Ａ、８Ｂと複数の内部電極層４とが確実に接続されない場合には、接続されていない内部電極層４はキャパシタとして機能しないため、素子全体としての静電容量の低下が招かれてしまうが、内部電極層４の薄型化及び多層化により、外部電極８Ａ、８Ｂに全ての内部電極４に確実に接続することが困難になってきていた。すなわち、上述した製造方法によってセラミックコンデンサ１Ａを作製することで、外部電極２４Ａ、２４Ｂを確実かつ容易に形成することができる。
【００５２】
なお、上述した製造工程のうち、内部電極１８ａ、１８ｂの電極片１９の幅を拡げる工程の際には、以下のような方法を利用することができる。すなわち、図１２に示すように、イオンビームエッチングによってメッキ層１８Ａの各内部電極１８ａ、１８ｂ、１８ｃ同士の絶縁を図った後、Ｎｉによる再メッキ処理をおこなう。それにより、内部電極１８ａ、１８ｂ、１８ｃの間隙Ｇ、ｇの側面及び内部電極１８ａ、１８ｂ、１８ｃの表面に所定厚さ（例えば、０．１μｍ）の再メッキ層が形成される。それにより、上端面及び側面に再メッキ層が形成されて幅が拡げられた電極片１９Ａが形成される。この再メッキ層の厚さは、メッキ時間を時間を調整することによって自在に調整可能である。
（第２実施形態）
【００５３】
続いて、本発明の第２実施形態に係るセラミックコンデンサ１Ｂについて説明する。このセラミックコンデンサ１Ｂは、図１３に示すように、１段目の内部電極１８ａ、１８ｂ、１８ｃと２段目の内部電極３８ａ、３８ｂ、３８ｃとを備える二段タイプのセラミックコンデンサとなっている。
【００５４】
以下、セラミックコンデンサ１Ｂを作製する手順について説明する。
【００５５】
セラミックコンデンサ１Ｂを作製する際には、まず、第１の実施形態と同様の手順により、基板１０上にパターニングされた内部電極１８ａ、１８ｂ、１８ｃを形成する。すなわち、基板１０の上に、Ａｌ２Ｏ３絶縁層１２、Ｎｉシード層（第１のシード層）１４、厚膜のフォトレジストマスク層１６を順次積層した後、公知のフォトレジスト技術を用いて、マスク層１６のパターニングをおこない厚膜マスク１７を形成する。そして、シード層１４のＮｉメッキをおこない、メッキ層１８Ｂを形成した後、厚膜マスク１７を除去することにより、所定パターンの内部電極１８ａ，１８ｂ，１８ｃが得られる。
【００５６】
第２実施形態における内部電極１８ａ，１８ｂ，１８ｃのパターンは、図１５に示すとおりである。つまり、第２の実施形態のパターンは、第１の実施形態のパターンに対し、一対の接続領域５０ａ、５０ｂが形成されている点で異なっている。一対の接続領域５０ａ、５０ｂは、櫛歯パターンを挟むようにしてメッキ層１８Ｂの左右に分かれて配置されており、一方の接続領域５０ａは内部電極１８ａに設けられており、他方の接続領域５０ｂは内部電極１８ｂに設けられている。
【００５７】
次に、図１６に示すとおり、イオンビームエッチング、誘電体スラリーの塗布及び熱硬化アニール処理、絶縁層２２の形成を、第１の実施形態と同様の手順によりおこなう。なお、本実施形態においては、後段の工程において、誘電体スラリーの熱硬化アニール処理をおこなうため、この時点における熱硬化アニール処理は省略することができる。
【００５８】
その後、図１７に示しように、メッキ層１８Ａ上面の接続領域５０ａ、５０ｂに対応する領域の絶縁層２２に、開口（スルーホール）２２ａを形成する。続いて、図１８に示すように、絶縁層２２の上にＮｉシード層（第２のシード層）３４を形成すると共に、そのシード層３４上に厚膜のフォトレジストマスク層（図示せず）を用いて厚膜マスク（第２の厚膜マスク）３７をパターニング形成する。この厚膜マスク３７は、厚膜マスク１７同様、基板面に対して垂直に延びる複数のマスク片３７ａを含んでいる。
【００５９】
そして、シード層３４のＮｉメッキをおこない、メッキ層３８を形成する。このメッキ層３８は、メッキ層１８Ａ同様、マスク片３７ａの頂部がメッキ層３８の表面から露出するように形成される。メッキ層３８は、マスク片３７ａが形成された領域の残余領域の全体に亘って形成され、隣り合うマスク片３７ａの間隙にもメッキが充填される。
【００６０】
そして、図１９に示すように厚膜マスク１７を除去し、内部電極３８ａ、３８ｂ、３８ｃを得る。この内部電極３８ａ、３８ｂ、３８ｃは、隣り合うマスク片３７ａの間隙において形成された電極片３９を複数含む。各電極片３９は、マスク片３７ａ同様、基板１０の基板面に対して垂直に延びるように立設されている。
【００６１】
ここで、図２０を参照しつつ、内部電極３８ａ、３８ｂ、３８ｃのパターンについて説明する。
【００６２】
上述したとおり、内部電極３８ａ、３８ｂ、３８ｃは、厚膜マスク３７によるメッキ層３８のパターニングによって成形されるが、これにより、内部電極は、図２０に示すように、その櫛歯が互いにかみ合うように向かい合った櫛歯形状となる。
【００６３】
より具体的には、内部電極３８ａは、図２０において上下方向に平行に並ぶ均一長さの複数の電極片３９を有し、それらの各端部（図２０の左側端部）において一体的に接続された櫛歯状の電極パターンとなっている。内部電極３８ｂも、図２０において上下方向に平行に並ぶ均一長さの複数の電極片３９を有しており、内部電極３８ａの電極片３９と内部電極３８ｂの電極片３９とは、セラミック誘電体が充填されるべき溝状の間隙Ｇを介して並列している。内部電極３８ｂの複数の電極片３９は、各端部（図２０の右側端部）において一体的に接続された櫛歯状の電極パターンとなっており、さらに、内部電極３８ａの周囲を取り囲むように形成されている。それにより、内部電極３８ａの周囲は上記間隙によって完全に取り囲まれ、その間隙自体は閉回路を形成している。内部電極３８ｃは、上下方向に延びる溝状の間隙ｇを介して内部電極１８ｂの左側に配置されており、上下方向に延在している。
【００６４】
上述した内部電極３８ａ、３８ｂ、３８ｃは全体として、内部電極３８ａがアノードとして機能し、内部電極３８ｂがカソードとして機能する一対の内部電極を構成している。
【００６５】
内部電極３８ａ、３８ｂ、３８ｃには、１段目の内部電極１８ａ、１８ｂ、１８ｃの接続領域５０ａ、５０ｂに対応する領域に、同様の接続領域５０ａ、５０ｂが設けられている。接続領域５０ａは内部電極３８ａに設けられており、接続領域５０ｂは内部電極３８ｂに設けられている。従って、メッキ層３８が形成されて、図２１に示すように１段目の内部電極１８ａ、１８ｂ、１８ｃと２段目の内部電極３８ａ、３８ｂ、３８ｃとが重なり合った場合には、接続領域５０ａ、５０ｂを介して、１段目の内部電極１８ａと２段目の内部電極３８ａとが電気的に接続され、１段目の内部電極１８ｂと２段目の内部電極３８ｂとが電気的に接続される。
【００６６】
上述した電極片３９の形状は、第１実施形態において説明した電極片１９の形状と同様、隣り合う電極片３９の互いの対向面に、一方の電極片３９から他方の電極片３９に向かって互いに平行に延びる枝葉部が形成されている態様であってもよい。
【００６７】
図１９に示すとおり、メッキ層３８に対しても、第１実施形態と同様、Ｎｉイオンビームを照射して、内部電極３８ａ、３８ｂ、３８ｃの間に含まれる間隙Ｇ、ｇから露出する部分のシード層３４をエッチング除去する。このイオンビームエッチングにより、その部分のシード層３４が除去されて、この時点で内部電極３８ａ、３８ｂ、３８ｃが電気的に互いに絶縁される。なお、このイオンビームエッチングによってはじき飛ばされるシード層３４のＮｉ原子は、そのシード層３４の部分を囲む電極片３９の側壁に再付着し、再付着部３９ａの分だけ電極片３９の幅が増大する。
【００６８】
そして、誘電体スラリーの塗布及び熱硬化アニール処理、絶縁層４２の形成を、第１の実施形態と同様の手順によりおこなう。その結果、図２２に示すように、電極片３９の間隙Ｇに形成された誘電体片４１ａを含むセラミック誘電体（第２のセラミック誘電体）４１が形成される。つまり、一対の内部電極３８ａ、３８ｂ、３８ｃの隣り合う電極片３９の間にはセラミック誘電体４１の誘電体片４１ａが介在し、電極片３９と誘電体片４１ａとが基板１０の面方向において交互に重なり合う。なお、内部電極３８ｂと内部電極３８ｃとの間の間隙ｇには、誘電体スラリーは貯留されないため、この間隙ｇは空のまま保持される。
【００６９】
続いて、図２２に示すように、内部電極３８ａ、３８ｂ、３８ｃを含むメッキ層３８上に、厚さ０．２〜０．５μｍでＡｌ２Ｏ３絶縁層４２を形成する。このとき、Ａｌ２Ｏ３が内部電極３８ｂと内部電極３８ｃとの間の間隙ｇに充填される。
【００７０】
以上で説明した工程を経て得られる構造の積層体Ｌは、実際には、一枚の基板上に同様の構造を有する積層体が並列して複数形成される。そのため、絶縁層４２を形成した時点では、一枚の基板１０上において、積層体Ｌは、同様の構造を有する両隣の積層体Ｌ１、Ｌ２とつながっている。
【００７１】
そこで、積層体Ｌの両端を基板１０ごと切断して、積層体Ｌの対向する端面（切断面）Ｓ１、Ｓ２それぞれから１段目の内部電極１８ａ，１８ｂ，１８ｃ及び２段目の内部電極３８ａ、３８ｂ、３８ｃを露出させる。すなわち、積層体Ｌの一方の端面Ｓ１からは内部電極１８ａの端面を露出させ、もう一方の端面Ｓ２からは内部電極３８ｂの端面を露出させる。
【００７２】
最後に、図１３に示したように、一対の外部電極２４Ａ、２４Ｂを、二対の内部電極１８ａ、１８ｂ、１８ｃ、３８ａ、３８ｂ、３８ｃに接続するように形成して、第２の実施形態に係るセラミックコンデンサ１Ｂの作製が終了する。一対の外部電極２４Ａ、２４Ｂのうち、アノードとして機能する外部電極２４Ａは、積層体Ｌの端面Ｓ１にメッキ形成されて、露出するアノード電極１８ａと電気的に接続され、アノード電極１８ａ、３８ａとの導通が図られる。一方、カソードとして機能する外部電極２４Ｂは、積層体Ｌの端面Ｓ２にメッキ形成されて、カソード電極３８ｂと電気的に接続され、カソード電極１８ｂ、３８ｂとの導通が図られる。
【００７３】
上記製造方法によって作製されたセラミックコンデンサ１Ｂは、第１実施形態において詳しく説明したセラミックコンデンサ１Ａの効果に加え、内部電極を２段構成にしたことに伴う静電容量の増大が実現される。
【００７４】
なお、第２実施形態における１段目の内部電極１８ｃ及び２段目の内部電極３８ｃは、電極片１９、３９に接続されない。これらの内部電極１８ｃ、３８ｃは、メッキ層１８Ｂ、３８の高さを全体に亘って均一に保つ嵩上げ部としての機能を有する。すなわち、これらの内部電極１８ｃ、３８ｃが形成されない場合には、メッキ層１８Ｂ、３８の平坦性が悪化し、製造工程中におけるパターニング等の精度劣化を招いてしまう。特に、１段目の内部電極１８ｃは、２段目の内部電極３８ａ、３８ｂ、３８ｃの平坦性を確保するため、予め形成しておくことが好ましい。
【００７５】
本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、第１の実施形態で示したセラミックコンデンサが、絶縁層、第２の内部電極及び第２のセラミック誘電体を含む構造体をさらに備える第２実施形態のセラミックコンデンサを示したが、このような構造体を複数備える多層化されたセラミックコンデンサとする態様も可能である。それにより、内部電極の数及び表面積が増えるため、セラミックコンデンサの静電容量のさらなる増大が図られる。その作製時には、絶縁層、第２のシード層及び第２の厚膜マスク層を順次形成するステップ、第２の内部電極を形成するステップ、第２の厚膜マスクを除去するステップ及び第２のセラミック誘電体を充填するステップを複数回繰り返すこととなる。
【００７６】
また、Ｎｉにより内部電極を形成するセラミックコンデンサの製造方法のみを示したが、その他のメッキ材料、例えば、Ｃｕ、Ｃｒ及びＲｕのいずれかで代用することもできる。
【符号の説明】
【００７７】
１Ａ、１Ｂ・・・セラミックコンデンサ
１０・・・基板
１４・・・第１のシード層
１７・・・第１の厚膜マスク
１８Ａ、１８Ｂ・・・第１のメッキ層
１８ａ、１８ｂ、１８ｃ・・・第１の内部電極
１９、１９Ａ・・・電極片
１９ａ・・・枝葉部
１９ｂ・・・再付着部
２１・・・第１のセラミック誘電体
２１ａ・・・誘電体片
２２・・・絶縁層
２４Ａ、２４Ｂ・・・外部電極
３４・・・第２のシード層
３７・・・第２の厚膜マスク
３８・・・第２のメッキ層
３８ａ、３８ｂ、３８ｃ・・・第２の内部電極
３９・・・電極片
３９ａ・・・再付着部
４１・・・第２のセラミック誘電体
４１ａ・・・誘電体片
５０ａ、５０ｂ・・・接続領域
Ｇ、ｇ・・・間隙
Ｌ、Ｌ１、Ｌ２・・・積層体
Ｓ１、Ｓ２・・・端面
【図１】
2010177659.tif 000003
【図２】
2010177659.tif 000004
【図３】
2010177659.tif 000005
【図４】
2010177659.tif 000006
【図５】
2010177659.tif 000007
【図６】
2010177659.tif 000008
【図７】
2010177659.tif 000009
【図８】
2010177659.tif 000010
【図９】
2010177659.tif 000011
【図１０】
2010177659.tif 000012
【図１１】
2010177659.tif 000013
【図１２】
2010177659.tif 000014
【図１３】
2010177659.tif 000015
【図１４】
2010177659.tif 000016
【図１５】
2010177659.tif 000017
【図１６】
2010177659.tif 000018
【図１７】
2010177659.tif 000019
【図１８】
2010177659.tif 000020
【図１９】
2010177659.tif 000021
【図２０】
2010177659.tif 000022
【図２１】
2010177659.tif 000023
【図２２】
2010177659.tif 000024
【図２３】
2010177659.tif 000025