(57)【要約】【課題】電極や回路の配置を考慮しながら、半導体素子の長辺方向の長さを低減すること。【解決手段】複数の電源用入力電極４１は、基板３２から導体配線５１を介して出力された電源電圧を半導体素子３０に供給する。複数の表示用入力電極３４は、基板３２から導体配線５２を介して出力された表示データを半導体素子３０に供給する。複数の出力電極３５は、半導体素子３０からの出力階調電圧を導体配線５３を介して表示部３３に供給する。半導体素子３０の長辺部３０ａの中央部分３０ａ−３〜３０ａ−５には、複数の表示用入力電極３４が長辺方向Ｘに並べて設けられている。長辺部３０ｂの中央部分３０ｂ−３には、複数の電源用入力電極４１が長辺方向Ｘに並べて設けられている。長辺部３０ａの中央部分３０ａ−３〜３０ａ−５には、更に、基板３２から複数の電源用入力電極４１に導体配線５１を通すためのスペース又は電極が設けられている。【選択図】図６
2010177563.tif 000002
【特許請求の範囲】
【請求項１】
複数の階調電圧を生成し、前記複数の階調電圧のうちの、表示データに応じた出力階調電圧を出力する半導体素子と、前記半導体素子の平面部は長方形状であり、基板、表示部は、それぞれ、前記平面部の２つの長辺部のうちの第１、２長辺部から離れて長辺方向に平行に設けられ、
前記基板から第１導体配線を介して出力された電力を前記半導体素子に供給するための複数の電源用入力電極と、
前記基板から第２導体配線を介して出力された前記表示データを前記半導体素子に供給するための複数の表示用入力電極と、
前記半導体素子から出力された前記出力階調電圧を第３導体配線を介して前記表示部に供給するための複数の出力電極と
を具備し、
前記第１長辺部の中央部分には、前記複数の表示用入力電極が長辺方向に並べて設けられ、
前記第２長辺部の中央部分には、前記複数の電源用入力電極が長辺方向に並べて設けられ、
前記第１長辺部の中央部分には、更に、前記基板から前記複数の電源用入力電極に前記第１導体配線を通すためのスペース又は電極が設けられている
表示駆動用半導体装置。
【請求項２】
前記第１長辺部の第１、２部分には、それぞれ、前記複数の出力電極のうちの第１、２出力電極群が長辺方向に並べて設けられ、
前記第２長辺部の第１、２部分には、それぞれ、前記複数の出力電極のうちの第３、４出力電極群が長辺方向に並べて設けられ、
前記第２長辺部の第１部分と第２部分との間の中央部分には、前記複数の電源用入力電極が長辺方向に並べて設けられ、
前記第１長辺部の第１部分と第２部分との間の中央部分には、前記複数の表示用入力電極が長辺方向に並べて設けられ、前記スペース又は電極が設けられている
請求項１に記載の表示駆動用半導体装置。
【請求項３】
前記半導体素子は、
前記複数の階調電圧のうちの、前記表示データに応じた前記出力階調電圧を出力する複数の出力回路
を具備し、
前記平面部のうちの、前記第１出力電極群と前記第３出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第１出力電極群に接続された第１出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第２出力電極群と前記第４出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第２出力電極群に接続された第２出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第１出力回路群と前記第３出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第３出力電極群に接続された第３出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第２出力回路群と前記第４出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第４出力電極群に接続された第４出力回路群が長辺方向に並べて設けられている
請求項２に記載の表示駆動用半導体装置。
【請求項４】
前記複数の電源用入力電極の各々は、その電極と導体配線との接続部分の面積が前記複数の表示用入力電極の各々の前記面積よりも大きい
請求項１〜３のいずれかに記載の表示駆動用半導体装置。
【請求項５】
前記複数の電源用入力電極の各々には、前記複数の表示用入力電極の各々の寸法と同じ寸法である複数の電極が使用される
請求項４に記載の表示駆動用半導体装置。
【請求項６】
前記複数の電源用入力電極の各々には、前記複数の表示用入力電極の各々の寸法よりも大きい寸法の電極が使用される
請求項４に記載の表示駆動用半導体装置。
【請求項７】
基板と、
表示部と、
複数の階調電圧を生成し、前記複数の階調電圧のうちの、表示データに応じた出力階調電圧を出力する半導体素子と、前記半導体素子の平面部は長方形状であり、前記基板、前記表示部は、それぞれ、前記平面部の２つの長辺部のうちの第１、２長辺部から離れて長辺方向に平行に設けられ、
前記基板から第１導体配線を介して出力された電力を前記半導体素子に供給するための複数の電源用入力電極と、
前記基板から第２導体配線を介して出力された前記表示データを前記半導体素子に供給するための複数の表示用入力電極と、
前記半導体素子から出力された前記出力階調電圧を第３導体配線を介して前記表示部に供給するための複数の出力電極と
を具備し、
前記第１長辺部の中央部分には、前記複数の表示用入力電極が長辺方向に並べて設けられ、
前記第２長辺部の中央部分には、前記複数の電源用入力電極が長辺方向に並べて設けられ、
前記第１長辺部の中央部分には、更に、前記基板から前記複数の電源用入力電極に前記第１導体配線を通すためのスペース又は電極が設けられている
表示装置。
【請求項８】
前記第１長辺部の第１、２部分には、それぞれ、前記複数の出力電極のうちの第１、２出力電極群が長辺方向に並べて設けられ、
前記第２長辺部の第１、２部分には、それぞれ、前記複数の出力電極のうちの第３、４出力電極群が長辺方向に並べて設けられ、
前記第２長辺部の第１部分と第２部分との間の中央部分には、前記複数の電源用入力電極が長辺方向に並べて設けられ、
前記第１長辺部の第１部分と第２部分との間の中央部分には、前記複数の表示用入力電極が長辺方向に並べて設けられ、前記スペース又は電極が設けられている
請求項７に記載の表示装置。
【請求項９】
前記半導体素子は、
前記複数の階調電圧のうちの、前記表示データに応じた前記出力階調電圧を出力する複数の出力回路
を具備し、
前記平面部のうちの、前記第１出力電極群と前記第３出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第１出力電極群に接続された第１出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第２出力電極群と前記第４出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第２出力電極群に接続された第２出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第１出力回路群と前記第３出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第３出力電極群に接続された第３出力回路群が長辺方向に並べて設けられ、
前記平面部のうちの、前記第２出力回路群と前記第４出力電極群との間の領域には、前記複数の出力回路のうちの、その出力が前記第４出力電極群に接続された第４出力回路群が長辺方向に並べて設けられている
請求項８に記載の表示装置。
【請求項１０】
前記複数の電源用入力電極の各々は、その電極と導体配線との接続部分の面積が前記複数の表示用入力電極の各々の前記面積よりも大きい
請求項７〜９のいずれかに記載の表示装置。
【請求項１１】
前記複数の電源用入力電極の各々には、前記複数の表示用入力電極の各々の寸法と同じ寸法である複数の電極が使用される
請求項１０に記載の表示装置。
【請求項１２】
前記複数の電源用入力電極の各々には、前記複数の表示用入力電極の各々の寸法よりも大きい寸法の電極が使用される
請求項１１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板と表示部との間に設けられた表示駆動用半導体装置に関する。
【背景技術】
【０００２】
図１は、一般的な表示駆動用半導体装置１１が適用される表示装置の構成を示している。その表示装置は、基板１２と、表示部１３と、基板１２と表示部１３との間に設けられた表示駆動用半導体装置１１と、を具備している。
【０００３】
基板１２には、表示コントローラ（図示しない）や電源回路（図示しない）が実装されている。表示コントローラは、クロック信号、制御信号、表示データを出力する。電源回路は、表示駆動用半導体装置１１への電力を供給する。
【０００４】
表示駆動用半導体装置１１は、複数の入力電極１４と複数の出力電極１５と複数のダミー電極２０とを搭載した半導体素子１０を具備している。複数の入力電極１４の各々は、導体配線１８を介して基板１２と接続され、複数の出力電極１５の各々は、導体配線１９を介して表示部１３と接続されている。
【０００５】
半導体素子１０は、基材上に設けられ、複数の出力回路１６を具備している。複数の出力回路１６の入力には、それぞれ、複数の入力電極１４のうちの、表示データが供給される複数の表示用入力電極（図示しないが、以下、表示用入力電極１４’と称する）が接続されている。複数の出力回路１６の出力には、それぞれ、複数の出力電極１５が接続されている。複数の出力回路１６の電源には、それぞれ、複数の入力電極１４のうちの、電力が供給される複数の電源用入力電極（図示しないが、電源用入力電極１４”と称する）が接続されている。
【０００６】
複数の出力回路１６の各々は、ロジック回路、ＤＡコンバータ回路、出力アンプ回路などを備えている。複数の出力回路１６は、それぞれ、複数の階調電圧のうちの、表示データに応じた出力階調電圧を電流増幅して出力する。
【０００７】
半導体素子１０の周辺に導体配線１８、１９を引き回す際、入力電極１４は半導体素子１０の基板１２側に配置され、出力電極１５は半導体素子１０の表示部１３側に配置されていることが好ましい。また、表示駆動用半導体装置１１が表示部１３の額縁に搭載されるため、額縁を細くする必要性等から、半導体素子１０の平面部は細長い長方形状を採る必要がある。更に、多出力化により、基板１２側にも出力電極１５が配置されるようになり、出力回路１６もそれに応じて配置されるようになってきている。そのため、半導体素子１０上で基板１２側に配置された出力電極１５から表示部１３側へ非常に多くの導体配線１９を引き回さなければならなくなる。以下、これらについて説明する。
【０００８】
図２は、半導体素子１０の平面部を示している。上述のように、半導体素子１０の平面部は長方形状である。基板１２、表示部１３は、それぞれ、平面部の２つの長辺部のうちの第１、２長辺部（以下、長辺部１０ａ、１０ｂと称する）から離れて長辺方向Ｘに平行に設けられている。
【０００９】
長辺部１０ａの第１、２部分（以下、部分１０ａ−１、１０ａ−２と称する）には、それぞれ、複数の出力電極１５のうちの第１、２出力電極群（以下、出力電極群１５−１、１５−２と称する）が長辺方向Ｘに並べて設けられている。
【００１０】
長辺部１０ｂの第１、２部分（以下、部分１０ｂ−１、１０ｂ−２と称する）には、それぞれ、複数の出力電極１５のうちの第３、４出力電極群（以下、出力電極群１５−３、１５−４と称する）が長辺方向Ｘに並べて設けられている。
【００１１】
長辺部１０ａの部分１０ａ−１と部分１０ａ−２との間の中央部分１０ａ−３には、複数の入力電極１４（複数の表示用入力電極１４’、複数の電源用入力電極１４”）が長辺方向Ｘに並べて設けられている。
【００１２】
長辺部１０ｂの部分１０ｂ−１と部分１０ｂ−２との間の中央部分１０ｂ−３には、複数のダミー電極２０が長辺方向Ｘに並べて設けられている。
【００１３】
半導体素子１０の平面部のうちの、出力電極群１５−１と出力電極群１５−３との間の領域には、複数の出力回路１６のうちの第１出力回路群（以下、出力回路群１６−１と称する）が長辺方向Ｘに並べて設けられている。出力回路群１６−１の出力は出力電極群１５−１に接続されている。
【００１４】
上記平面部のうちの、出力電極群１５−２と出力電極群１５−４との間の領域には、複数の出力回路１６のうちの第２出力回路群（以下、出力回路群１６−２と称する）が長辺方向Ｘに並べて設けられている。出力回路群１６−２の出力は出力電極群１５−２に接続されている。
【００１５】
上記平面部のうちの、出力回路群１６−１と出力電極群１５−３との間の領域には、複数の出力回路１６のうちの第３出力回路群（以下、出力回路群１６−３と称する）が長辺方向Ｘに並べて設けられている。出力回路群１６−３の出力は出力電極群１５−３に接続されている。
【００１６】
上記平面部のうちの、出力回路群１６−２と出力電極群１５−４との間の領域には、複数の出力回路１６のうちの第４出力回路群（以下、出力回路群１６−４と称する）が長辺方向Ｘに並べて設けられている。出力回路群１６−４の出力は出力電極群１５−４に接続されている。
【００１７】
上記平面部のうちの、複数の入力電極１４と複数のダミー電極２０との間の領域には、複数の出力回路１６の電源が設けられている。上述のように、複数の出力回路１６の電源は、それぞれ、複数の入力電極１４のうちの複数の電源用入力電極１４”に接続され、複数の出力回路３６の入力は、それぞれ、複数の入力電極１４のうちの複数の表示用入力電極１４’に接続されている。
【００１８】
上述のように、半導体素子１０の長辺部１０ａの中央部分１０ａ−３に入力電極１４（表示用入力電極１４’、電源用入力電極１４”）が配置されている。表示駆動用半導体装置１１の基材上の配線は、コスト面及び基材の曲げ性を良くするために単層配線であるため、配線は他の配線をまたぐことができない。そのため、出力電極群１５−１及び１５−２に接続される導体配線１９が存在する領域には、入力電極１４に接続される導体配線１８を配置することができない。更に出力特性を均一にするために、チップの左右の対称性を考えると、入力電極１４は、必然的に上述の位置に配置される。
【００１９】
また、上述のように、入力電極１４の周辺（厳密には、長辺部１０ａの部分１０ａ−１、１０ａ−２と長辺部１０ｂの部分１０ｂ−１、１０ｂ−２）に出力電極１５が配置されている。この理由としては、表示ムラを防止するために、出力電極１５と出力回路１６の間の配線抵抗を全出力同一にしている。その場合、出力電極１５と出力回路１６の間隔は全て同一にして出力電極１５同士の間隔と出力回路１６同士の間隔も同一にする必要があるためである。
【００２０】
以上の理由により、長辺部１０ｂの中央部分１０ｂ−３には電極を配置する必要がなくなる。ただし、表示駆動用半導体装置１１の基材と半導体素子１０は、半導体素子１０の全ての電極を表示駆動用半導体装置１１の基材上の配線と一斉に熱圧着等で接続するため、電極の配置を上下左右対称にして、できる限り熱圧着時の圧力が各電極で均一になるようにする必要がある。そのため、長辺部１０ｂの中央部分１０ｂ−３には対向する長辺部１０ａの中央部分１０ａ−３の電極の配置と同様になるようにダミー電極２０を配置する。
【００２１】
しかし、近年では、多出力化により半導体素子１０の長辺方向の長さが長くなってきているため、基材上で引き回すスペースが狭くなり導体配線の設計が困難になってきている。または、この引き回しを行なおうとすると、基材の幅を広げる必要がありコスト高の原因になる。そこで、半導体素子１０の長辺方向の長さを低減できることが望まれる。
【００２２】
ここで、導体配線を半導体素子外に引き出す例について、図３、４（特開２００６−３３２５４４号公報の図１、図４）を用いて紹介する。
【００２３】
図３に示される例では、基材３上に設けられた半導体素子１の平面部は長方形状である。半導体素子１の２つの長辺部のうちの第１長辺部には電極５が設けられ、第２長辺部には電極５ａが設けられている。半導体素子１の２つの短辺部のうちの第１短辺部には、電極７が設けられている。導体配線４ａは、電極５ａに接続され、電極７を経由して半導体素子１外に導体配線６として引き出されている。
【００２４】
図４に示される例では、基材３上に設けられた半導体素子１の平面部は長方形状である。半導体素子１の２つの長辺部のうちの第１長辺部には電極５が設けられている。半導体素子１の２つの長辺部のうちの第２長辺部の中央部分には、ダミー電極５’が設けられている。第２長辺部の中央部分以外の部分には、電極５ｅが設けられている。導体配線４ｆは、電極５ｅに接続され、電極５を経由して半導体素子１外に引き出されている。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】特開２００６−３３２５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２６】
図３に示される例では、導体配線４ａを第２長辺部から第１短辺部に迂回させて半導体素子１外に引き出している。しかし、図３に示される例は、電極（入力電極１４、出力電極１５）や回路（出力回路１６）の配置を考慮していない。このため、従来の表示駆動用半導体装置１１（図１、２）に適用することはできない。
【００２７】
図４に示される例では、導体配線４ｆを第２長辺部から第１長辺部に通して半導体素子１外に引き出している。しかし、図４に示される例は、半導体素子の長辺方向の長さを低減することを考慮していない。このため、第２長辺部にダミー電極５’が残ったままであり、従来の表示駆動用半導体装置１１（図１、２）に適用することはできない。
【課題を解決するための手段】
【００２８】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２９】
本発明の表示駆動用半導体装置（３１）は、半導体素子（３０）と、複数の電源用入力電極（４１）と、複数の表示用入力電極（３４）と、複数の出力電極（３５）とを具備している。半導体素子（３０）は、複数の階調電圧を生成し、複数の階調電圧のうちの、表示データに応じた出力階調電圧を電流増幅して出力する。半導体素子（３０）の平面部は長方形状であり、基板（３２）、表示部（３３）は、それぞれ、平面部の２つの長辺部のうちの第１、２長辺部（３０ａ）（３０ｂ）から離れて長辺方向（Ｘ）に平行に設けられている。複数の電源用入力電極（４１）は、基板（３２）から第１導体配線（５１）を介して出力された電力を半導体素子（３０）に供給する。複数の表示用入力電極（３４）は、基板（３２）から第２導体配線（５２）を介して出力された表示データを半導体素子（３０）に供給する。複数の出力電極（３５）は、半導体素子（３０）から電流増幅して出力された出力階調電圧を第３導体配線（５３）を介して表示部（３３）に供給する。第１長辺部（３０ａ）の中央部分（３０ａ−３〜３０ａ−５）には、複数の表示用入力電極（３４）が長辺方向（Ｘ）に並べて設けられている。第２長辺部（３０ｂ）の中央部分（３０ｂ−３）には、複数の電源用入力電極（４１）が長辺方向（Ｘ）に並べて設けられている。第１長辺部（３０ａ）の中央部分（３０ａ−３〜３０ａ−５）には、更に、基板（３２）から複数の電源用入力電極（４１）に第１導体配線（５１）を通すためのスペース（４０）又は電極（４０）が設けられている。
【発明の効果】
【００３０】
本発明の表示駆動用半導体装置（３１）では、半導体素子（３０）の第１長辺部（３０ａ）の中央部分（３０ａ−３〜３０ａ−５）に表示用入力電極（３４）が配置され、半導体素子（３０）の第２長辺部（３０ｂ）の中央部分（３０ｂ−３）に電源用入力電極（４１）が配置されている。即ち、本発明では、半導体素子（３０）にダミー電極を配置する必要がない。このように、本発明の表示駆動用半導体装置（３１）によれば、電極や回路の配置を考慮しながら、半導体素子（３０）の長辺方向の長さを低減することができる。
【図面の簡単な説明】
【００３１】
【図１】図１は、一般的な表示駆動用半導体装置１１が適用される表示装置の構成を示している。
【図２】図２は、一般的な表示駆動用半導体装置１１内の半導体素子１０の平面部を示している。
【図３】図３は、特開２００６−３３２５４４号公報の図１に記載された半導体素子の平面部を示している。
【図４】図４は、特開２００６−３３２５４４号公報の図４に記載された半導体素子の平面部を示している。
【図５】図５は、本発明の第１、２実施形態による表示駆動用半導体装置３１が適用される表示装置の構成を示している。
【図６】図６は、本発明の第１実施形態による表示駆動用半導体装置３１内の半導体素子３０の平面部を示している。
【図７】図７は、本発明を適用しない場合の問題点を説明するための図である。
【図８】図８は、本発明の第１実施形態による表示駆動用半導体装置３１における効果を説明するための図である。
【図９】図９は、本発明の第２実施形態による表示駆動用半導体装置３１内の半導体素子３０の平面部を示している。
【図１０】図１０は、本発明の第２実施形態による表示駆動用半導体装置３１における効果を説明するための図である。
【発明を実施するための形態】
【００３２】
以下に添付図面を参照して、本発明の実施形態による表示駆動用半導体装置について詳細に説明する。
【００３３】
（第１実施形態）
図５は、本発明の第１実施形態による表示駆動用半導体装置３１が適用される表示装置の構成を示している。その表示装置は、基板３２と、表示部３３と、基板３２と表示部３３との間に設けられた表示駆動用半導体装置３１と、を具備している。
【００３４】
基板３２には、表示コントローラ（図示しない）や電源回路（図示しない）が実装されている。表示コントローラは、クロック信号、制御信号、表示データを出力する。電源回路は、表示駆動用半導体装置３１への電力を供給する。
【００３５】
表示駆動用半導体装置３１は、複数の電源用入力電極４１と複数の表示用入力電極３４と複数の出力電極３５とを搭載した半導体素子３０を具備している。複数の電源用入力電極４１の各々は、第１導体配線（以下、導体配線５１と称する）を介して基板３２に接続され、基板３２から導体配線５１を介して出力された電力を半導体素子３０に供給する。複数の表示用入力電極３４の各々は、第２導体配線（以下、導体配線５２と称する）を介して基板３２に接続され、基板３２から導体配線５２を介して出力された表示データを半導体素子３０に供給する。複数の出力電極３５の各々は、半導体素子３０から出力された出力階調電圧（後述）を第３導体配線（以下、導体配線５３と称する）を介して表示部３３に供給する。
【００３６】
半導体素子３０は、基材上に設けられ、複数の出力回路３６を具備している。複数の出力回路３６の入力には、それぞれ、複数の表示用入力電極３４が接続されている。複数の出力回路３６の出力には、それぞれ、複数の出力電極３５が接続されている。複数の出力回路３６の電源には、それぞれ、複数の電源用入力電極４１が接続されている。
【００３７】
複数の出力回路３６の各々は、ロジック回路、ＤＡコンバータ回路、出力アンプ回路などを備えている。複数の出力回路３６は、複数の階調電圧のうちの、表示データに応じた出力階調電圧を電流増幅して出力する。
【００３８】
半導体素子３０の周辺に導体配線５１、５２を引き回す際、電源用入力電極４１、複数の表示用入力電極３４は、それぞれ、半導体素子３０の基板３２側、表示部３３側に配置される。また、表示駆動用半導体装置３１が表示部３３の額縁に搭載されるため、額縁を細くする必要性等から、半導体素子３０の平面部は細長い長方形状を採る必要がある。更に、多出力化により、出力電極３５は半導体素子３０の基板３２側、表示部３３側に配置され、出力回路３６もそれに応じて配置される。そのため、半導体素子３０の周辺に導体配線５３を引き回す際、半導体素子３０上で基板３２側に配置された出力電極３５から表示部３３側へ非常に多くの導体配線５３を引き回す必要がある。以下、これらについて説明する。
【００３９】
図６は、半導体素子３０の平面部を示している。上述のように、半導体素子３０の平面部は長方形状である。基板３２、表示部３３は、それぞれ、平面部の２つの長辺部のうちの第１、２長辺部（以下、長辺部３０ａ、３０ｂ）から離れて長辺方向Ｘに平行に設けられている。
【００４０】
長辺部３０ａの第１、２部分（以下、部分３０ａ−１、３０ａ−２と称する）には、それぞれ、複数の出力電極３５のうちの第１、２出力電極群（以下、出力電極群３５−１、３５−２と称する）が長辺方向Ｘに並べて設けられている。
【００４１】
長辺部３０ｂの第１、２部分（以下、部分３０ｂ−１、３０ｂ−２と称する）には、それぞれ、複数の出力電極３５のうちの第３、４出力電極群（以下、出力電極群３５−３、３５−４と称する）が長辺方向Ｘに並べて設けられている。
【００４２】
長辺部３０ｂの部分３０ｂ−１と部分３０ｂ−２との間の中央部分３０ｂ−３には、複数の電源用入力電極４１が長辺方向Ｘに並べて設けられている。
【００４３】
長辺部３０ａの部分３０ａ−１と部分３０ａ−２との間の中央部分３０ａ−３〜３０ａ−５には、複数の表示用入力電極３４が長辺方向Ｘに並べて設けられている。この中央部分３０ａ−３〜３０ａ−５には、更に、基板３２から複数の電源用入力電極４１まで短辺方向Ｙに延びる導体配線５１を通すためのスペース（又は電極）が設けられている。
【００４４】
例えば、長辺部３０ａの部分３０ａ−１と部分３０ａ−２との間の第３部分（以下、部分３０ａ−３と称する）には、複数の表示用入力電極３４が長辺方向Ｘに並べて設けられている。長辺部３０ａの部分３０ａ−１、３０ａ−２と部分３０ａ−３との間の部分３０ａ−４、３０ａ−５には、上述のスペース（又は電極）が設けられている。
【００４５】
半導体素子３０の平面部のうちの、出力電極群３５−１と出力電極群３５−３との間の領域には、複数の出力回路３６のうちの第１出力回路群（以下、出力回路群３６−１と称する）が長辺方向Ｘに並べて設けられている。出力回路群３６−１の出力はそれぞれ出力電極群３５−１に接続されている。
【００４６】
上記平面部のうちの、出力電極群３５−２と出力電極群３５−４との間の領域には、複数の出力回路３６のうちの第２出力回路群（以下、出力回路群３６−２と称する）が長辺方向Ｘに並べて設けられている。出力回路群３６−２の出力はそれぞれ出力電極群３５−２に接続されている。
【００４７】
上記平面部のうちの、出力回路群３６−１と出力電極群３５−３との間の領域には、複数の出力回路３６のうちの第３出力回路群（以下、出力回路群３６−３と称する）が長辺方向Ｘに並べて設けられている。出力回路群３６−３の出力はそれぞれ出力電極群３５−３に接続されている。
【００４８】
上記平面部のうちの、出力回路群３６−２と出力電極群３５−４との間の領域には、複数の出力回路３６のうちの第４出力回路群（以下、出力回路群３６−４と称する）が長辺方向Ｘに並べて設けられている。出力回路群３６−４の出力はそれぞれ出力電極群３５−４に接続されている。
【００４９】
上記平面部のうちの、複数の表示用入力電極３４及び上述のスペース（又は電極）と複数の電源用入力電極４１との間の領域には、複数の出力回路３６の電源が設けられている。上述のように、複数の出力回路３６の電源はそれぞれ複数の電源用入力電極４１に接続され、複数の出力回路３６の入力はそれぞれ複数の表示用入力電極３４に接続されている。
【００５０】
上述のように、半導体素子３０の長辺部３０ｂの中央部分３０ｂ−３に電源用入力電極４１が配置されている。表示駆動用半導体装置３１の基材上の配線は、コスト面及び基材の曲げ性を良くするために単層配線であるため、配線は他の配線をまたぐことができない。そのため、出力電極群３５−１及び３５−２に接続される導体配線５３が存在する領域には、電源用入力電極４１に接続される導体配線５２を配置することができない。更に出力特性を均一にするために、チップの左右の対称性を考えると、電源用入力電極４１は、必然的に上述の位置に配置される。
【００５１】
また、上述のように、入力電極（表示用入力電極３４、電源用入力電極４１）の周辺（厳密には、長辺部３０ａの部分３０ａ−１、３０ａ−２と長辺部３０ｂの部分３０ｂ−１、３０ｂ−２）に出力電極３５が配置されている。この理由としては、表示ムラを防止するために、出力電極３５と出力回路３６の間の配線抵抗を全出力同一にしている。その場合、出力電極３５と出力回路３６の間隔は全て同一にして出力電極３５同士の間隔と出力回路３６同士の間隔も同一にする必要があるためである。
【００５２】
また、本発明の第１実施形態による表示駆動用半導体装置３１では、上述のように、半導体素子３０の長辺部３０ａの中央部分３０ａ−３に表示用入力電極３４が配置され、半導体素子３０の長辺部３０ｂの中央部分３０ｂ−３に電源用入力電極４１が配置されている。即ち、本発明では、半導体素子３０にダミー電極を配置する必要がない。このように、本発明の第１実施形態による表示駆動用半導体装置３１によれば、電極（表示用入力電極３４、電源用入力電極４１、出力電極３５）や回路（出力回路３６）の配置を考慮しながら、半導体素子３０の長辺方向の長さを低減することができる。
【００５３】
電源用入力電極４１には高耐圧が要求されるため、表示用入力電極３４に用いる保護素子（図示しない）よりも大型の保護素子を用いる必要がある。また、電源用入力電極４１と導体配線５１との接続抵抗を小さくするために、電源用入力電極４１と導体配線５１との接続部分の面積を大きく取る必要がある。そのため、電源用入力電極４１として、その電極と導体配線との接続部分の面積が複数の表示用入力電極３４の各々の上記面積よりも大きいものを使用するか、複数の表示用入力電極３４の各々の寸法と同じ寸法である複数（２個以上）の電極（以下、高耐圧用電極と称する）が使用される。従って、電源用入力電極４１の高耐圧用電極の数が長辺部の長さに非常に影響する。例えば、図７に示されるように、電源用入力電極４１と表示用入力電極３４とが長辺部３０ａの中央部分３０ａ−３に配置されている場合、半導体素子３０の長辺方向の長さが長くなってしまう。
【００５４】
本発明の第１実施形態による表示駆動用半導体装置３１では、上述のように、半導体素子３０の長辺部３０ａの中央部分３０ａ−３に表示用入力電極３４が配置され、半導体素子３０の長辺部３０ｂの中央部分３０ｂ−３に電源用入力電極４１が配置されている。例えば、図８に示されるように、中央部分３０ａ−３に配置される２個の表示用入力電極３４に対して、中央部分３０ｂ−３に配置される電源用入力電極４１の高耐圧用電極の数が３個である場合、中央部分３０ａ−３には、導体配線５１を通すための１電極分のスペース４０（又は電極４０）があればよい。このスペース４０（又は電極４０）は、上述のスペース（又は電極）に対応している。このように、本発明の第１実施形態による表示駆動用半導体装置３１によれば、ダミー電極の代わりに電源用入力電極４１を半導体素子３０の長辺部３０ｂの中央部分３０ｂ−３に配置することにより、高耐圧を実現し、且つ、半導体素子３０の長辺方向の長さを低減することができる。なお、スペース４０に電極を置く場合は、電極と基材上の配線とを熱圧着等で接続するときのバランスを取ることが目的であるため、必ずしも半導体素子３０の内部素子に接続する必要はない。
【００５５】
（第２実施形態）
本発明の第２実施形態による表示駆動用半導体装置３１では、第１実施形態と重複する説明を省略する。
【００５６】
図９は、半導体素子３０の平面部を示している。第２実施形態において、半導体素子３０には、複数の電源用入力電極４１に代えて、複数の電源用入力電極４２が搭載されている。複数の電源用入力電極４２の各々には、複数の表示用入力電極３４の各々の寸法よりも大きい寸法の電極が使用される。
【００５７】
この場合、第２実施形態における効果は、第１実施形態と同じである。例えば、図１０に示されるように、中央部分３０ａ−３に配置される１個の表示用入力電極３４に対して、中央部分３０ｂ−３に配置される電源用入力電極４２の寸法が表示用入力電極３４の２個分に相当する場合、中央部分３０ａ−３には、導体配線５１を通すための１電極分のスペース４０（又は電極４０）があればよい。
【符号の説明】
【００５８】
１    半導体素子、
３    基材、
４ａ、４ｆ    導体配線、
５、５ａ、５ｅ    電極、
５’    ダミー電極、
６    導体配線、
７    電極、
１０    半導体素子、
１０ａ    第１長辺部、
１０ａ−１    第１部分、
１０ａ−２    第２部分、
１０ａ−３    中央部分、
１０ｂ    第２長辺部、
１０ｂ−１    第１部分、
１０ｂ−２    第２部分、
１０ｂ−３    中央部分、
１１    表示駆動用半導体装置、
１２    基板、
１３    表示部、
１４    入力電極、
１５    出力電極、
１５−１    第１出力電極群、
１５−２    第２出力電極群、
１５−３    第３出力電極群、
１５−４    第４出力電極群、
１６    出力回路、
１６−１    第１出力回路群、
１６−２    第２出力回路群、
１６−３    第３出力回路群、
１６−４    第４出力回路群、
１７    階調電圧生成回路、
１８、１９    導体配線、
２０    ダミー電極、
３０    半導体素子、
３０ａ    第１長辺部、
３０ａ−１    第１部分、
３０ａ−２    第２部分、
３０ａ−３    中央部分、
３０ｂ    第２長辺部、
３０ｂ−１    第１部分、
３０ｂ−２    第２部分、
３０ｂ−３    中央部分、
３１    表示駆動用半導体装置、
３２    基板、
３３    表示部、
３４    表示用入力電極、
３５    出力電極、
３５−１    第１出力電極群、
３５−２    第２出力電極群、
３５−３    第３出力電極群、
３５−４    第４出力電極群、
３６    出力回路、
３６−１    第１出力回路群、
３６−２    第２出力回路群、
３６−３    第３出力回路群、
３６−４    第４出力回路群、
３７    階調電圧生成回路、
４０    スペース又は電極、
４１、４２    電源用入力電極、
５１、５２、５３    導体配線、
【図１】
2010177563.tif 000003
【図２】
2010177563.tif 000004
【図３】
2010177563.tif 000005
【図４】
2010177563.tif 000006
【図５】
2010177563.tif 000007
【図６】
2010177563.tif 000008
【図７】
2010177563.tif 000009
【図８】
2010177563.tif 000010
【図９】
2010177563.tif 000011
【図１０】
2010177563.tif 000012