(57)【要約】【課題】多画素化を図った固体撮像素子でも、素子中央部の電荷転送路の転送効率劣化を抑制する。【解決手段】半導体基板の表面部に二次元アレイ状に配列形成される複数の画素１０１と、該画素１０１で構成される複数の画素列の各々に沿って形成される複数の電荷転送路１０２とを備える固体撮像素子であって、電荷転送路の表面部の中央に形成した電荷転送路１０２ｂほど、電荷転送路の転送方向と直角の方向となる端側に形成した電荷転送路１０２ａに比べて幅を広く形成する。【選択図】図２
2010177534.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面部に二次元アレイ状に配列形成される複数の画素と、該画素で構成される複数の画素列の各々に沿って形成される複数の電荷転送路とを備える固体撮像素子であって、前記電荷転送路の前記表面部の中央に形成した前記電荷転送路ほど、前記電荷転送路の転送方向と直角の方向となる端側に形成した前記電荷転送路に比べて幅を広く形成した固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子であって、一方の前記端側から前記中央を通り他方の前記端側に至る前記表面部を複数の領域に分け、該領域毎に段階的に前記幅を変える固体撮像素子。
【請求項３】
請求項１または請求項２に記載の固体撮像素子であって、複数の前記電荷転送路の転送方向端部に夫々設けられる複数のバッファ部の手前まで前記電荷転送路の幅が前記中央と前記端側とで異なり複数の前記バッファ部の幅は同一に形成される固体撮像素子。
【請求項４】
請求項１乃至請求項３のいずれかに記載の固体撮像素子であって、前記電荷転送路の幅は、該電荷転送路を構成する埋め込みチャネルの幅である固体撮像素子。
【請求項５】
請求項１乃至請求項３のいずれかに記載の固体撮像素子であって、前記電荷転送路の幅は、埋め込みチャネルに隣接する素子分離帯までの実効的な幅である固体撮像素子。
【請求項６】
請求項１乃至請求項５のいずれかに記載の固体撮像素子と、該固体撮像素子の前段に設けられた撮影レンズと、該固体撮像素子の出力信号を画像処理する画像処理手段とを備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＣＤ型の固体撮像素子及びこの固体撮像素子を搭載した撮像装置に関する。
【背景技術】
【０００２】
図６は、ＣＣＤ型の固体撮像素子の表面模式図である。この固体撮像素子１０は、半導体基板の表面に二次元アレイ状に形成された複数のフォトダイオード（画素）１１と、各画素列に沿って形成された垂直電荷転送路（ＶＣＣＤ）１２と、各垂直電荷転送路１２の転送方向端部に沿って形成された水平電荷転送路（ＨＣＣＤ）１３と、水平電荷転送路１３の出力端部に設けられ転送されてきた信号電荷の電荷量に応じた電圧値信号を撮像画像信号として出力するアンプ１４とを備える。
【０００３】
図示する例の固体撮像素子１０は、奇数行の画素１１に対して偶数行の画素１１が１／２画素ピッチづつずらして形成された所謂ハニカム画素配列になっており、垂直電荷転送路１２は、垂直方向に配列された画素１１を避けるように蛇行して形成される。
【０００４】
垂直電荷転送路１２は、半導体基板中に形成されたｎ型不純物領域（埋め込みチャネル）と、その上にゲート絶縁膜を介して形成された例えばポリシリコン膜でなる垂直転送電極１５とで形成される。水平方向に連続して形成された垂直転送電極１５は、画素１１を避ける様にして垂直方向に多段に形成され、同一水平位置に在る垂直転送電極１５には、同一の垂直転送パルスが配線１６を介して各パッド１７から印加される。図示する例では、各垂直転送電極１５の左端に各パッド１７からの配線１６を接続しているが、右端の配線１６にも左端と同一垂直転送パルスが印加される構成になっている。
【０００５】
近年の固体撮像素子は多画素化が進展し、数百万画素以上，１千万画素以上を持つ固体撮像素子が普通になってきている。この様な固体撮像素子は微細化技術を駆使して製造されるため、多段に形成された１本１本の垂直転送電極１５の線幅が非常に細くなっている。
【０００６】
この結果、細い垂直転送電極１５の伝搬時定数の影響により、垂直転送パルスは、垂直転送電極１５を進むほど波形が鈍ってしまう。つまり、パッド１７から近い垂直転送電極１５の端部すなわち固体撮像素子１０の両サイドの垂直転送電極１５には、図７（ａ）に示す矩形波が印加されるが、この矩形波が固体撮像素子１０の中央部に進むと、伝搬遅延により、図７（ｂ）に示す鈍った波形になってしまう。
【０００７】
この図７（ｂ）の垂直転送パルスは、中電圧ＶＭ，低電圧ＶＬの印加期間が図７（ａ）に比較して短くなり、このパルス波形で行われる転送の実効的時間Ｔ１−ｔｒが図７（ａ）の矩形波の時間Ｔ１に比べて短くなってしまう。つまり、固体撮像素子中央部の垂直電荷転送路は、両サイドの垂直電荷転送路に比較してその転送効率が劣化してしまう。
【０００８】
この問題を解決するため、特許文献１記載の従来技術では、垂直転送電極を構成するポリシリコン膜の抵抗値を制御して製造し、固体撮像素子中央エリアでは低抵抗値となるように、両サイドでは高抵抗値となるように製造し、中央エリアの転送効率が両サイドエリアより劣化してしまうのを緩和している。
【０００９】
しかし、特許文献１記載の従来技術では、中央エリアにおける転送効率劣化の緩和効果はあるが、薄いポリシリコン膜の抵抗値を精度良く変えて製造するのは困難である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８―１４１０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＣＣＤ型固体撮像素子では、多画素化を図った固体撮像素子ほど垂直転送電極が細くなって垂直転送パルスの伝搬遅延が発生し、固体撮像素子中央部と、垂直転送パルスを垂直転送電極に印加する両サイド部との間で、垂直電荷転送路の転送効率が異なってきている。
【００１２】
このため、固体撮像素子中央部の垂直転送効率劣化を精度良く抑制し、固体撮像素子の有効画素領域全域での各垂直電荷転送路における均一な転送効率を実現する技術が望まれている。
【００１３】
本発明の目的は、転送パルスを印加する両サイドから遠い固体撮像素子中央部における転送効率劣化を精度良く抑制する構造を備える固体撮像素子とこの固体撮像素子を搭載した撮像装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の固体撮像素子は、半導体基板の表面部に二次元アレイ状に配列形成される複数の画素と、該画素で構成される複数の画素列の各々に沿って形成される複数の電荷転送路とを備える固体撮像素子であって、前記電荷転送路の前記表面部の中央に形成した前記電荷転送路ほど、前記電荷転送路の転送方向と直角の方向となる端側に形成した前記電荷転送路に比べて幅を広く形成したことを特徴とする。
【００１５】
本発明の撮像装置は、上記固体撮像素子を搭載したことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、固体撮像素子の電荷転送路が広いとそれだけ転送速度が速くなり、電荷転送路の転送効率劣化を転送スピードの高速化で相殺でき、固体撮像素子の全領域での転送効率均一化を図ることが可能となる。これにより、この固体撮像素子を搭載した撮像装置では、高品質な被写体画像を撮像することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態の撮像装置のブロック構成図である。
【図２】図１に示すＣＣＤ型固体撮像素子の表面模式図である。
【図３】図２に示すＣＣＤ型固体撮像素子の両サイド領域と中央領域に印加される垂直転送パルスのパルス波形を示す図である。
【図４】本発明の別実施形態のＣＣＤ型固体撮像素子の表面模式図である。
【図５】本発明の更に別実施形態を説明するＣＣＤ型固体撮像素子のラインメモリ部説明図である。
【図６】従来のＣＣＤ型固体撮像素子の表面模式図である。
【図７】図６に示すＣＣＤ型固体撮像素子の両サイド領域と中央領域に印加される垂直転送パルスのパルス波形を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１９】
図１は、本発明の一実施形態の撮像装置の機能ブロック図である。図示する撮像装置は、撮影レンズ２０と、ＣＣＤ型の固体撮像素子１００と、この両者の間に設けられた絞り２２と、赤外線カットフィルタ２３と、光学ローパスフィルタ２４とを備える。
【００２０】
撮像装置の電気制御系全体を統括制御するＣＰＵ２５は、フラッシュ発光部２６及び受光部２７を制御し、レンズ駆動部２８を制御して撮影レンズ２０の位置をフォーカス位置に調整したりズーム調整を行い、絞り駆動部２９を介し絞り２２の開口量を制御して露光量調整を行う。
【００２１】
また、ＣＰＵ２５は、撮像素子駆動部３０を介して固体撮像素子１００を駆動し、撮影レンズ２０を通して撮像した被写体画像を色信号として出力させる。ＣＰＵ２５には、操作部３１を通してユーザからの指示信号が入力され、ＣＰＵ２５はこれらのユーザ指示に従って各種制御を行う。
【００２２】
撮像装置の電気制御系は、更に、固体撮像素子１００の出力に接続されたアナログ信号処理部３３と、このアナログ信号処理部３３から出力されたＲＧＢの色信号をデジタル信号に変換するＡ／Ｄ変換回路３４とを備え、これらはＣＰＵ２５によって制御される。
【００２３】
更に、この撮像装置の電気制御系は、メインメモリ（フレームメモリ）３６に接続されたメモリ制御部３７と、補間演算やガンマ補正演算，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部３８と、撮像画像をＪＰＥＧ画像に圧縮したり圧縮画像を伸張したりする圧縮伸張処理部３９と、測光データを積算しデジタル信号処理部３８が行うホワイトバランス補正のゲインを求める積算部４０と、着脱自在の記録媒体４１が接続される外部メモリ制御部４２と、カメラ背面等に搭載された液晶表示部４３が接続される表示制御部４４とを備え、これらは、制御バス４６及びデータバス４７によって相互に接続され、ＣＰＵ２５からの指令によって制御される。
【００２４】
図２は、図１に示すＣＣＤ型固体撮像素子１００の表面模式図である。このＣＣＤ型固体撮像素子１００は、半導体基板の表面部に二次元アレイ状、図示する例では正方格子状に配列形成された複数の画素（フォトダイオード）１０１と、各画素列に沿って形成された垂直電荷転送路（ＶＣＣＤ）１０２ａ，１０２ｂと、各垂直電荷転送路１０２ａ，１０２ｂの転送方向端部に沿って形成された水平電荷転送路（ＨＣＣＤ）１０３と、水平電荷転送路１０３の出力端部に設けられたアンプ１０４とを備える。
【００２５】
尚、「垂直」「水平」という用語を用いて説明しているが、これは、半導体基板の表面に沿う「１方向」「この１方向と略直角の方向」という意味にすぎない。
【００２６】
図２では、垂直転送電極について図示していないが、水平方向に連続して設けられたポリシリコン膜でなる垂直転送電極が、垂直方向に多段に形成されている。例えば、１画素行当たり、垂直方向に３段の垂直転送電極が設けられている。この垂直転送電極の抵抗値は、特許文献１の様に中央部の抵抗値を低くする様なことはしておらず、均一材料で形成されている。そして、固体撮像素子１００の左右の各垂直転送電極端に接続された配線に、図６で説明したと同様に、垂直転送パルスが印加される配線構造となっている。
【００２７】
垂直電荷転送路１０２ａ，１０２ｂは、半導体基板表面部に形成された埋め込みチャネル（例えば、半導体基板の表面部のｐウェル層にｎ型不純物を拡散させたｎ型不純物領域）と、その上にゲート絶縁膜を介して形成された垂直転送電極で構成されるが、本実施形態の固体撮像素子１００では、その画素領域を、図２に示す様に、固体撮像素子１００の両サイド領域Ｒ，Ｌと中央部領域Ｃとに分け、両サイド領域Ｒ，Ｌでの垂直電荷転送路１０２ａの埋め込みチャネル幅に対して、中央部領域Ｃでの垂直電荷転送路１０２ｂの埋め込みチャネル幅を、転送方向全長に渡って広く形成している。
【００２８】
埋め込みチャネルの幅を制御して製造するのは、例えば、埋め込みチャネルを製造するときのマスクスリットの幅を変えることで容易に実現できる。
【００２９】
本実施形態では、固体撮像素子中央領域Ｃと両サイド領域Ｒ，Ｌとで埋め込みチャネルの幅が異なるだけで、その他の構成は、一般的なＣＣＤ型固体撮像素子と同様である。
【００３０】
これにより、本実施形態のＣＣＤ型固体撮像素子１００では、多画素化を図って垂直転送電極が細線化された場合でも、固体撮像素子中央領域Ｃでの垂直電荷転送路１０２ｂの転送効率が、両サイド領域Ｒ，Ｌの垂直電荷転送路１０２ａの転送効率より劣化することはない。その理由を以下に説明する。
【００３１】
図３（ａ）は、固体撮像素子の両サイドから垂直転送電極に印加される垂直転送パルスの波形を示す図である。この図に示す様に、矩形波の垂直転送パルスが各垂直転送電極の左右端から印加される。しかし、細い垂直転送電極を進み固体撮像素子中央領域Ｃに入るに従って、そのパルス波形は、図３（ｂ）に示す様に鈍ってしまう。
【００３２】
しかし、本実施形態の固体撮像素子では、中央領域Ｃにおける埋め込みチャネル幅が両サイド領域Ｒ，Ｌに比べて広くなっている。埋め込みチャネル幅が広いと、狭チャネル効果が両サイド領域Ｒ，Ｌの埋め込みチャネルに比較して緩和され、各チャネル内に形成されるポテンシャルが、図３（ｂ）に示すように深くなる。即ち、両サイド領域Ｒ，Ｌの埋め込みチャネルのポテンシャル深さがＶ１（図３（ａ））とすると、中央領域Ｃの埋め込みチャネルのポテンシャル深さはＶ２（＞Ｖ１：図３（ｂ））となる。
【００３３】
この結果、垂直転送パルスのＶＬ（例えば−８Ｖ），ＶＭ（例えば０Ｖ）のポテンシャル段差が中央領域Ｃほど付き易くなり、このポテンシャル段差によって信号電荷の転送スピードが速くなる。この転送スピード差によって中央領域Ｃにおける転送効率の劣化が相殺され、両サイド領域Ｒ，Ｌの転送効率と同等の転送効率が中央領域Ｃでも実現されることになる。
【００３４】
尚、図２で説明したＣＣＤ型固体撮像素子では、固体撮像素子１００を、中央領域Ｃ，両サイド領域Ｒ，Ｌの３領域に分割して考え、中央領域Ｃの埋め込みチャネル幅を、両サイド領域Ｒ，Ｌの埋め込みチャネルより幅広に形成したが、例えば、中央領域，両サイド領域，中央とサイドの中間領域の５領域に分割し、両サイドから中央領域に進むほどチャネル幅を中間領域→中央領域と２段階で広くしても良いことは云うまでもない。更に、中央の垂直電荷転送路に近づくほど１本づつの垂直電荷転送路の幅をサイド側から徐々に広くする構成としても良い。
【００３５】
図４は、本発明の別実施形態のＣＣＤ型固体撮像素子の表面模式図である。このＣＣＤ型固体撮像素子１２０は、図６で説明したハニカム画素配列の固体撮像素子であり、各画素１２１が半導体基板表面上に市松状に配列形成れさており、各画素列に沿って垂直電荷転送路１２２が蛇行して形成されている。
【００３６】
垂直電荷転送路１２２は、半導体基板に形成された埋め込みチャネルと、その上にゲート絶縁膜を介して形成されたポリシリコン膜でなる垂直転送電極とで構成される。ＣＣＤ型固体撮像素子１２０は、正方格子配列の図２で説明した固体撮像素子１００も同様であるが、画素を形成するフォトダイオード（ｎ型不純物領域）１２１（図４参照）と、垂直電荷転送路１２２の埋め込みチャネル（ｎ型不純物領域）との間を、ｐ型高濃度不純物領域でなる素子分離帯１２３で分離している。
【００３７】
本実施形態の固体撮像素子１２０では、各垂直電荷転送路１２２の埋め込みチャネル幅は、固体撮像素子１２０の全領域で均一に製造する。その代わり、図４に示すＣＣＤ型固体撮像素子１２０では、画素１２１と、その左隣の垂直電荷転送路１２２の埋め込みチャネルとの間に設けられる素子分離帯１２３（斜線を付けて示す。）の幅を、固体撮像素子両サイド領域における素子分離帯１２３の幅に比べて、固体撮像素子中央領域の素子分離帯１２３の幅を幅狭かつ右側の画素１２１側に寄せて形成する。
【００３８】
この結果、固体撮像素子中央領域の垂直電荷転送路１２２の埋め込みチャネル（ｎ型不純物領域）は、その右側の素子分離帯（ｐ型高濃度不純物領域）に直接接触せずに、両者間に、垂直電荷転送路の転送方向全長に渡って隙間１２５が残る様な構成になる。この隙間１２５は、ｐウェル層のｐ型不純物領域となるが、素子分離帯１２３を構成するｐ型高濃度不純物濃度より低濃度である。
【００３９】
斯かる固体撮像素子１２０では、垂直電荷転送路１２２に沿って信号電荷が転送されるとき、埋め込みチャネル内に形成され信号電荷を入れる電位パケットが、ｐウェル層１２５側に広がり、実効的に、図２で説明した実施形態と同様に、埋め込みチャネル幅が広がる効果がある。これにより、本実施形態でも、図２の実施形態と同様に、固体撮像素子の全領域での転送効率の均一化を図ることが可能となる。
【００４０】
尚、本実施形態でも、図２の実施形態と同様に、固体撮像素子１２０を、中央領域，両サイド領域の３領域に分割したり、５分割やそれ以上に分割して素子分離帯の幅を中央に行くほど狭くしても良い。更に、１本づつの垂直電荷転送路に隣接する素子分離帯の幅を中央に行くほど徐々に細くすることでも良い。
【００４１】
ＣＣＤ型の固体撮像素子には、垂直電荷転送路の転送方向端部にバッファ部を設け、垂直電荷転送路によってバッファ部に転送されてきた信号電荷を、所要のタイミングで水平電荷転送路に転送する構造を持つものがある。例えば特開２００６―１５７６２４号公報に記載されている。
【００４２】
このバッファ部は、垂直電荷転送路毎に水平電荷転送路に沿って設けられる信号電荷一次蓄積部となるため、ラインメモリとも称される。このラインメモリも、垂直電荷転送路と同様に、基本的には、埋め込みチャネルとその上にゲート絶縁膜を介して形成されたラインメモリ転送制御用のポリシリコン膜で形成された転送電極で構成される。そして、ラインメモリの各埋め込みチャネルは、垂直電荷転送路の埋め込みチャネルに連続して形成される。
【００４３】
この様なラインメモリを持つＣＣＤ型固体撮像素子において、上記の図２，図４で説明した実施形態を適用する場合、ラインメモリの埋め込みチャネルについてだけは、その幅あるいはその実効的な幅（素子分離帯の幅を変える場合）を固体撮像素子の場所（中央か両サイドかに応じた場所）により変えることはしない。
【００４４】
図５は、ラインメモリを持つハニカム画素配列のＣＣＤ型固体撮像素子における３垂直電荷転送路分の転送方向端部の模式図である。各画素１２１がハニカム配列された画素部１３１の水平電荷転送路側には画素（フォトダイオード）が設けられないダミー部１３２が設けられる。画素部１３１，ダミー部１３２に沿って垂直電荷転送路１２２が形成され、垂直電荷転送路１２２の転送方向端部即ち水平電荷転送路に接してラインメモリ１２７が形成される。
【００４５】
ラインメモリ１２７の制御電極にも制御パルスが左右端から印加されるが、垂直転送電極ほど細線ではないため伝搬時定数の影響は低い。しかし、このラインメモリ１２７を構成する個々のバッファ部１２７ａは、その形状によって転送動作に影響がでてしまう。
【００４６】
そこで、本実施形態では、ラインメモリ１２７に至るまでの垂直電荷転送路についてはその埋め込みチャネル幅，実効的チャネル幅を、図２，図４の実施形態と同様に製造するが、ラインメモリ１２７については、中央領域，両サイド領域共に同じ形状（同じ幅）にする。
【００４７】
つまり、画素部１３１では、固体撮像素子中央領域で埋め込みチャネル幅を幅広とするが、ラインメモリ１２７に至るまでには、埋め込みチャネル幅を固体撮像素子両サイド領域と同じ幅にする。垂直電荷転送路１２２のうちダミー部１３２に沿う部分は転送段数が少ないため、転送効率に差があっても影響は小さいので、固体撮像素子中央領域と両サイド領域とでチャネル幅を同一にしても差し支えない。
【００４８】
以上述べた様に、上述した各実施形態は、半導体基板の表面部に二次元アレイ状に配列形成される複数の画素と、該画素で構成される複数の画素列の各々に沿って形成される複数の電荷転送路とを備える固体撮像素子であって、前記電荷転送路の前記表面部の中央に形成した前記電荷転送路ほど、前記電荷転送路の転送方向と直角の方向となる端側に形成した前記電荷転送路に比べて幅を広く形成したことを特徴とする。
【００４９】
また、実施形態の固体撮像素子は、一方の前記端側から前記中央を通り他方の前記端側に至る前記表面部を複数の領域に分け、該領域毎に段階的に前記幅を変えることを特徴とする。
【００５０】
また、実施形態の固体撮像素子は、複数の前記電荷転送路の転送方向端部に夫々設けられる複数のバッファ部の手前まで前記電荷転送路の幅が前記中央と前記端側とで異なり複数の前記バッファ部の幅は同一に形成されることを特徴とする。
【００５１】
また、実施形態の固体撮像素子は、前記電荷転送路の幅は、該電荷転送路を構成する埋め込みチャネルの幅であることを特徴とする。
【００５２】
また、実施形態の固体撮像素子は、前記電荷転送路の幅は、埋め込みチャネルに隣接する素子分離帯までの実効的な幅であることを特徴とする。
【００５３】
更に、実施形態の撮像装置は、上記のいずれかに記載の固体撮像素子と、該固体撮像素子の前段に設けられた撮影レンズと、該固体撮像素子の出力信号を画像処理する画像処理手段とを備えることを特徴とする。
【００５４】
これにより、実施形態の固体撮像素子では、電荷転送路が広いとそれだけ転送速度が速くなり、電荷転送路の転送効率劣化を転送スピードの高速化で相殺でき、固体撮像素子の全領域での転送効率均一化を図ることが可能となる。これにより、この固体撮像素子を搭載した撮像装置では、高品質な被写体画像を撮像することが可能となる。
【産業上の利用可能性】
【００５５】
本発明に係るＣＣＤ型固体撮像素子及び撮像装置は、多画素化を図った固体撮像素子でも全領域での転送効率の均一化を図れるため、高品質画像の撮像が要求されるデジタルカメラ等に適用すると有用である。
【符号の説明】
【００５６】
２５  ＣＰＵ
３０  撮像素子駆動部
３８  デジタル信号処理部
１００，１２０  ＣＣＤ型固体撮像素子
１０１，１２１  画素（フォトダイオード）
１０２ａ  幅狭の垂直電荷転送路
１０２ｂ  幅広の垂直電荷転送路
１０３  水平電荷転送路
１２２  垂直電荷転送路
１２３  素子分離帯
１２５  隙間
１２７  ラインメモリ
Ｃ  固体撮像素子中央領域
Ｒ，Ｌ  固体撮像素子両サイド領域
【図１】
2010177534.tif 000003
【図２】
2010177534.tif 000004
【図３】
2010177534.tif 000005
【図４】
2010177534.tif 000006
【図５】
2010177534.tif 000007
【図６】
2010177534.tif 000008
【図７】
2010177534.tif 000009