(57)【要約】【課題】デザインルールを変更することなく電極パッドの配置を変更することによって、ペレット取数を増加させることを可能にすること。【解決手段】基板１１上に設けられた導電層からなる十字型パターンである感磁部の周辺に電極パッド１４ａ，１４ｂ，１４ｃ，１４ｄが配置されている。基板上１１の素子形状は長方形であり、この長方形の平面内に配置された感磁部１２の十字型パターンの一方の一対の端子１２ａ，１２ｂは、引き回し電極１３ａ，１３ｂを介して電極パット１４ａ，１４ｂに接続されている。十字型パターンの他方の一対の端子１２ｃ，１２ｄは、引き回し電極を介することなく電極パット１４ｃ，１４ｄに接続されている。長方形の長辺に沿って、電極パット１４ａと、電極パット１４ｃと、電極パット１４ｄと、電極パット１４ｂが、この順に横一列に配置されている。【選択図】図２
2010225908.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた導電層からなるクロス型パターンの感磁部の周辺に電極パッドを配置してなる半導体ホール素子において、
素子形状が長方形で、該長方形の平面内に配置された前記クロス型パターンの一方の一対の端子に接続された電極パットと、前記クロス型パターンの他方の一対の端子に接続された電極パットとが、前記長方形の長辺に沿って概ね一列に配置されていることを特徴とする半導体ホール素子。
【請求項２】
前記一方の一対の端子に接続された電極パットが、前記長方形の短辺の端部に配置され、前記他方の一対の端子に接続された電極パットが、前記一方の一対の端子に接続された電極パットと前記感磁部との間に配置されていることを特徴とする請求項１に記載の半導体ホール素子。
【請求項３】
前記一方の一対の端子に接続された電極パットが、第１の入力電極パッドと第２の入力電極パッドを備え、前記他方の一対の端子に接続された電極パットが、第１の出力電極パッドと第２の出力電極パッドを備え、前記長方形の短辺の一端から他端に向けて、第１の入力電極パッド、第１の出力電極パッド、第２の出力電極パッド、第２の入力電極パッドの順序で配置されていることを特徴とする請求項１又は２に記載の半導体ホール素子。
【請求項４】
前記一方の一対の端子に接続された電極パットが、第１の出力電極パッドと第２の出力電極パッドを備え、前記他方の一対の端子に接続された電極パットが、第１の入力電極パッドと第２の入力電極パッドを備え、前記長方形の短辺の一端から他端に向けて、第１の出力電極パッド、第１の入力電極パッド、第２の入力電極パッド、第２の出力電極パッドの順序で配置されていることを特徴とする請求項１又は２に記載の半導体ホール素子。
【請求項５】
前記他方の一対の端子に接続された電極パットが、前記長方形の端部に配置され、前記一方の一対の端子に接続された電極パットが、前記他方の一対の端子に接続された電極パットと前記感磁部との間に配置されていることを特徴とする請求項１又は２に記載の半導体ホール素子。
【請求項６】
前記クロス型パターンが、十字型パターンであることを特徴とする請求項１に記載の半導体ホール素子。
【請求項７】
前記クロス型パターンが、Ｘ字型パターンであることを特徴とする請求項１に記載の半導体ホール素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、感磁部の形状パターンがクロス型である半導体ホール素子に関し、より詳細には、ペレット取数を増加させるように構成された半導体ホール素子に関する。
【背景技術】
【０００２】
一般に、半導体ホール素子は、磁気を検知してその強度に応じた電気信号を発生する磁気変換素子の一つであり、磁気を検出媒体とする回転や位置検出センサ，電流センサ，加速度センサなどに幅広く利用されている。
【０００３】
高感度の磁気センサを得るためにはこのようなホール素子を用いているが、そのホール素子の感磁部は、入出力を直交させるために、通常は上面から見て十字型に構成されている。
【０００４】
図１は、従来の半導体ホール素子の感磁部の十字型パターンと電極パットの配置関係を示す図で、例えば、特許文献１には、十字型パターンの感磁部が示されている。基板１上に設けられた十字型パターンの感磁部２を中心にして、その周辺に４つの電極を配置している。例えば、感磁部２である十字型パターンの端子２ａ，２ｂに、引き回し電極３ａ，３ｂを介してボンディング用の入力電極パッド４ａ，４ｂが接続され、感磁部２である十字型パターンの端子２ｃ，２ｄに、引き回し電極３ｃ，３ｄを介してボンディング用の出力電極パッド４ｃ，４ｄが接続されている。
【０００５】
このホール素子の形状は、通常、図１に示すように、正方形のペレットに対して対角線上に電極パッドを配置し、その中央部分に十字型パターンを形成している。このホール素子のペレットサイズは、感磁部の十字型パターンが小さくなるほど小さくなり、その結果として、ウェハ１枚当たりのペレット取数は増えていく。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−７７５５６号公報
【特許文献２】特開平８−７０１４６号公報
【特許文献３】特開２００３−１０１０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した従来のホール素子においては、十字型パターンを小さくしていくと、ペレットの四隅にできるスペースが電極パッドよりも小さくなり、不要なスペースが生じてペレット取数の増加は抑制されてしまう。つまり、４つの電極パッドのサイズは、製造プロセス（特にワイヤボンデイングプロセス）の制限から感磁部の十字型パターンを小さくすると共に小さくできない、これは、４つの電極パッドのサイズは固定されるためである。
【０００８】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、デザインルールを変更することなく電極パッドの配置を変更することによって、ペレット取数を増加させることを可能にした半導体ホール素子を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、基板上に設けられた導電層からなるクロス型パターンの感磁部の周辺に電極パッドを配置してなる半導体ホール素子において、素子形状が長方形で、該長方形の平面内に配置された前記クロス型パターンの一方の一対の端子に接続された電極パットと、前記クロス型パターンの他方の一対の端子に接続された電極パットとが、前記長方形の長辺に沿って概ね一列に配置されていることを特徴とする。（全実施例；図２乃至図５）
【００１０】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記一方の一対の端子に接続された電極パットが、前記長方形の短辺の端部に配置され、前記他方の一対の端子に接続された電極パットが、前記一方の一対の端子に接続された電極パットと前記感磁部との間に配置されていることを特徴とする。（実施例１，３；図２，４）
【００１１】
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記一方の一対の端子に接続された電極パットが、第１の入力電極パッドと第２の入力電極パッドを備え、前記他方の一対の端子に接続された電極パットが、第１の出力電極パッドと第２の出力電極パッドを備え、前記長方形の短辺の一端から他端に向けて、第１の入力電極パッド、第１の出力電極パッド、第２の出力電極パッド、第２の入力電極パッドの順序で配置されていることを特徴とする。（実施例１，３；図２，４）
【００１２】
また、請求項４に記載の発明は、請求項１又は２に記載の発明において、前記一方の一対の端子に接続された電極パットが、第１の出力電極パッドと第２の出力電極パッドを備え、前記他方の一対の端子に接続された電極パットが、第１の入力電極パッドと第２の入力電極パッドを備え、前記長方形の短辺の一端から他端に向けて、第１の出力電極パッド、第１の入力電極パッド、第２の入力電極パッド、第２の出力電極パッドの順序で配置されていることを特徴とする。
【００１３】
また、請求項５に記載の発明は、請求項１又は２に記載の発明において、前記他方の一対の端子に接続された電極パットが、前記長方形の端部に配置され、前記一方の一対の端子に接続された電極パットが、前記他方の一対の端子に接続された電極パットと前記感磁部との間に配置されていることを特徴とする。（実施例２，４；図３，５）
【００１４】
また、請求項６に記載の発明は、請求項１に記載の発明において、前記クロス型パターンが、十字型パターンであることを特徴とする。（実施例１，２；図２，３）
【００１５】
また、請求項７に記載の発明は、請求項１に記載の発明において、前記クロス型パターンが、Ｘ字型パターンであることを特徴とする。（実施例３，４；図４，５）
【発明の効果】
【００１６】
本発明によれば、電極パッドをペレットの４隅に配置する従来の構造と比較して、電極パッドを横一列に並べて配置することにより、ペレット面積を小さくすることができ、結果としてウェハ１枚当たりからのペレット取数を増加することができるホール素子を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】従来の半導体ホール素子の感磁部の十字型パターンと電極パットの配置関係を示す図である。
【図２】本発明に係る半導体ホール素子の実施例１を説明するための感磁部の十字型パターンと電極パットの配置関係を示す図である。
【図３】本発明に係る半導体ホール素子の実施例２を説明するための感磁部の十字型パターンと電極パットの配置関係を示す図である。
【図４】本発明に係る半導体ホール素子の実施例３を説明するための感磁部のＸ字型パターンと電極パットの配置関係を示す図である。
【図５】本発明に係る半導体ホール素子の実施例４を説明するための感磁部のＸ字型パターンと電極パットの配置関係を示す図である。
【図６】本発明に係る半導体ホール素子の実施例１における感磁部の長さに対するペレット面積の関係を示す図（その１）である。
【図７】本発明に係る半導体ホール素子の実施例１における感磁部の長さに対するペレット面積の関係を示す図（その２）である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施例について説明する。なお、本発明における感磁部の形状は、十字型パターンとＸ字型パターンを含むクロス型パターンを有しており、以下に説明する実施例１及び２においては十字型パターンであり、実施例３及び４においてはＸ字型パターンである。
【実施例１】
【００１９】
図２は、本発明に係る半導体ホール素子の実施例１を説明するための感磁部の十字型パターンと電極パットの配置関係を示す図である。本発明の半導体ホール素子は、基板１１上に設けられた導電層からなる十字型パターンである感磁部の周辺に電極パッド１４ａ，１４ｂ，１４ｃ，１４ｄが配置されている。
【００２０】
基板上１１の素子形状は長方形であり、この長方形の平面内に配置された感磁部１２の十字型パターンの一方の一対の端子１２ａ，１２ｂは、引き回し電極１３ａ，１３ｂを介して電極パット１４ａ，１４ｂに接続されている。また、十字型パターンの他方の一対の端子１２ｃ，１２ｄは、引き回し電極を介することなく電極パット１４ｃ，１４ｄに直接接続されている。つまり、不要な引き回し電極をなくしてスペースを有効に利用している。このようにして、長方形の長辺に沿って、電極パット１４ａと、電極パット１４ｃと、電極パット１４ｄと、電極パット１４ｂが、この順に横一列に配置されている。
【００２１】
つまり、感磁部１２の一方の一対の端子１２ａ，１２ｂに接続された電極パット１４ａ，１４ｂが、長方形の端部に配置され、他方の一対の端子１２ｃ，１２ｄに接続された電極パット１４ｃ，１４ｄが、一方の一対の端子１２ａ，１２ｂに接続された電極パット１４ａ，１４ｂと感磁部１２との間に配置されている。
【００２２】
また、感磁部１２の一方の一対の端子１２ａ，１２ｂを入力端子とし、他方の一対の端子１２ｃ，１２ｄを出力端子とした場合には、一方の一対の端子１２ａ，１２ｂに接続された電極パット１４ａ，１４ｂが、第１の入力電極パッド１４ａと第２の入力電極パッド１４ｂを備え、他方の一対の端子１２ｃ，１２ｄに接続された電極パット１４ｃ，１４ｄが、第１の出力電極パッド１４ｃと第２の出力電極パッド１４ｄを備え、長方形の短辺の一端から他端に向けて、第１の入力電極パッド１４ａと、第１の出力電極パッド１４ｃと、第２の出力電極パッド１４ｄと、第２の入力電極パッド１４ｂが、この順序で配置されている。
【００２３】
また、感磁部１２の一方の一対の端子１２ａ，１２ｂを出力端子とし、他方の一対の端子１２ｃ，１２ｄを入力端子とする場合には、一方の一対の端子１２ａ，１２ｂに接続された電極パット１４ａ，１４ｂが、第１の出力電極パッド１４ａと第２の出力電極パッド１４ｂを備え、他方の一対の端子１２ｃ，１２ｄに接続された電極パット１４ｃ，１４ｄが、第１の入力電極パッド１４ｃと第２の入力電極パッド１４ｄを備え、長方形の短辺の一端から他端に向けて、第１の出力電極パッド１４ａと、第１の入力電極パッド１４ｃと、第２の入力電極パッド１４ｄと、第２の出力電極パッド１４ｂが、この順序で配置されることになる。
【００２４】
上述したように、実施例１においては、感磁部１２をペレットの中心とし、左右２個の電極パッド１４ａ，１４ｃ，１４ｄ，１４ｂを、感磁部１２を含めて横一列に配置する。感磁部１２の出力端子１２ｃ，１２ｄに接続される出力電極パッド１４ｃ，１４ｄを感磁部１２のすぐ外側に直接接続し、感磁部１２の入力端子１２ａ，１２ｂに接続される入力電極パッド１４ａ，１４ｂを引き回し電極１３ａ，１３ｂを用いて、出力電極パッド１４ｃ，１４ｄの外側に配置する。
【００２５】
また、ホール素子とＩＣとを同一パッケージに搭載するハイブリッド・ホールＩＣにおいて、本発明におけるホール素子を利用することで以下の２点のメリットを有する。１つ目は、ペレット形状が長方形であるためパッケージ（リードフレーム）を小さくできることであり、２つ目は、電極パッドが概ね横一列に配置されているため、ＩＣの電極パッドとＡｕワイヤでの接続を短くシンプルにできることである。
【００２６】
以下に、上述した実施例１における具体例１，２について説明する。
【００２７】
〔具体例１〕
本発明の製造方法は、先行技術と全く同様で、素子パターン形状のみが異なる。図２に示したホール素子に関して、電極パッドの長さを９０μｍ、十字型パターンの長さ１００μｍ、電極パッド間距離を３０μｍで設計し、４インチのウェハ上にホール素子を作製した結果、本発明における素子サイズは７２，０００μｍ2となり、先行技術での素子サイズ：８０，０００μｍ2に対して、１０％面積が小さくなり、取数増加が可能となった。この時の感磁部の長さに対するペレット面積の関係を図６に示す。
【００２８】
図６は、電極パッドの大きさを９０μｍ、電極間及び電極−感磁部間の距離を３０μｍに固定し、感磁部１２の十字型パターンの長さ１２Lを変化させた時のペレット面積との相関を示す図である。
【００２９】
感磁部１２が長い場合では、従来の十字型パターンの方が小さいが、感磁部１２を短くした場合には、本発明の横一列の電極パッドの配置の方がペレット面積を小さくすることが可能である。
【００３０】
一方、ＥＳＤ（静電破壊）耐圧やノイズなどのホール素子の特性については、感磁部１２の長さ１２Lが短くなると低下する傾向があるため、感磁部１２の長さ１２Lが１００μｍ程度のホール素子が一般的に使用されている。図６に示されるように、実用的サイズにおいて本発明における効果は大きい。
【００３１】
〔具体例２〕
本発明の製造方法は、先行技術と全く同様で、素子パターン形状のみが異なる。図２のホール素子に関して、電極パッドの大きさを６０μｍ、十字型パターンの長さ１００μｍ、電極パッド間距離を３０μｍで設計し、４インチのウェハ上にホール素子を作製した結果、本発明における素子サイズは４５，０００μｍ2となり、先行技術での素子サイズ：５０，０００μｍ2に対して、１０％面積が小さくなり、取数増加が可能となった。この時の感磁部の長さに対するペレット面積の関係を図７に示す。
【実施例２】
【００３２】
図３は、本発明に係る半導体ホール素子の実施例２を説明するための感磁部の十字型パターンと電極パットの配置関係を示す図である。本発明の半導体ホール素子は、基板２１上に設けられた導電層からなる十字型パターンである感磁部２２の周辺に電極パッド２４ａ，２４ｂ，２４ｃ，２４ｄが配置されている。
【００３３】
基板上２１の素子形状は長方形であり、この長方形の平面内に配置された感磁部２２の十字型パターンの一方の一対の端子２２ａ，２２ｂは、引き回し電極２３ａ，２３ｂを介して電極パット２４ａ，２４ｂに接続されている。また、十字型パターンの他方の一対の端子２２ｃ，２２ｄは、引き回し電極２３ｃ，２３ｄを介して電極パット２４ｃ，２４ｄに接続されている。このようにして、長方形の長辺に沿って、電極パット２４ｃと、電極パット２４ａと、電極パット２４ｂと、電極パット２４ｄが、この順に横一列に配置されている。
【００３４】
つまり、感磁部２２の他方の一対の端子２２ｃ，２２ｄに接続された電極パット２４ｃ，２４ｄが、長方形の端部に配置され、一方の一対の端子２２ａ，２２ｂに接続された電極パット２４ａ，２４ｂが、他方の一対の端子２２ｃ，２２ｄに接続された電極パット２４ｃ，２４ｄと感磁部２２との間に配置されている。この実施例２においても、上述した実施例１と同様な効果を有している。
【実施例３】
【００３５】
図４は、本発明に係る半導体ホール素子の実施例３を説明するための感磁部のＸ字型パターンと電極パットの配置関係を示す図である。本発明の半導体ホール素子は、基板３１上に設けられた導電層からなるＸ字型パターンである感磁部３２の周辺に電極パッド３４ａ，３４ｂ，３４ｃ，３４ｄが配置されている。
【００３６】
基板上３１の素子形状は長方形であり、この長方形の平面内に配置された感磁部３２のＸ字型パターンの一方の一対の端子３２ａ，３２ｂは、引き回し電極３３ａ，３３ｂを介して電極パット３４ａ，３４ｂに接続されている。また、Ｘ字型パターンの他方の一対の端子３２ｃ，３２ｄは、引き回し電極３３ｃ，３３ｄを介して電極パット３４ｃ，３４ｄに接続されている。このようにして、長方形の長辺に沿って、電極パット３４ａと、電極パット３４ｃと、電極パット３４ｄと、電極パット３４ｂが、この順に横一列に配置されている。
【００３７】
つまり、感磁部３２の一方の一対の端子３２ａ，３２ｂに接続された電極パット３４ａ，３４ｂが、長方形の端部に配置され、他方の一対の端子３２ｃ，３２ｄに接続された電極パット３４ｃ，３４ｄが、一方の一対の端子３２ａ，３２ｂに接続された電極パット３４ａ，３４ｂと感磁部３２との間に配置されている。この実施例３においても、上述した実施例１と同様な効果を有している。
【００３８】
また、感磁部３２の一方の一対の端子３２ａ，３２ｂを入力端子とし、他方の一対の端子３２ｃ，３２ｄを出力端子とした場合には、一方の一対の端子３２ａ，３２ｂに接続された電極パット３４ａ，３４ｂが、第１の入力電極パッド３４ａと第２の入力電極パッド３４ｂを備え、他方の一対の端子３２ｃ，３２ｄに接続された電極パット３４ｃ，３４ｄが、第１の出力電極パッド３４ｃと第２の出力電極パッド３４ｄを備え、長方形の短辺の一端から他端に向けて、第１の入力電極パッド３４ａと、第１の出力電極パッド３４ｃと、第２の出力電極パッド３４ｄと、第２の入力電極パッド３４ｂが、この順序で配置されている。
【００３９】
また、感磁部３２の一方の一対の端子３２ａ，３２ｂを出力端子とし、他方の一対の端子３２ｃ，３２ｄを入力端子とする場合には、一方の一対の端子３２ａ，３２ｂに接続された電極パット３４ａ，３４ｂが、第１の出力電極パッド３４ａと第２の出力電極パッド３４ｂを備え、他方の一対の端子３２ｃ，３２ｄに接続された電極パット３４ｃ，３４ｄが、第１の入力電極パッド３４ｃと第２の入力電極パッド３４ｄを備え、長方形の短辺の一端から他端に向けて、第１の出力電極パッド３４ａと、第１の入力電極パッド３４ｃと、第２の入力電極パッド３４ｄと、第２の出力電極パッド３４ｂが、この順序で配置されることになる。
【実施例４】
【００４０】
図５は、本発明に係る半導体ホール素子の実施例４を説明するための感磁部のＸ字型パターンと電極パットの配置関係を示す図である。本発明の半導体ホール素子は、基板４１上に設けられた導電層からなるＸ字型パターンである感磁部４２の周辺に電極パッド４４ａ，４４ｂ，４４ｃ，４４ｄが配置されている。
【００４１】
基板上４１の素子形状は長方形であり、この長方形の平面内に配置された感磁部４２のＸ字型パターンの一方の一対の端子４２ａ，４２ｂは、引き回し電極４３ａ，４３ｂを介して電極パット４４ａ，４４ｂに接続されている。また、Ｘ字型パターンの他方の一対の端子４２ｃ，４２ｄは、引き回し電極４３ｃ，４３ｄを介して電極パット４４ｃ，４４ｄに接続されている。このようにして、長方形の長辺に沿って、電極パット４４ｃと、電極パット４４ａと、電極パット４４ｂと、電極パット４４ｄが、この順に横一列に配置されている。
【００４２】
つまり、感磁部４２の他方の一対の端子４２ｃ，４２ｄに接続された電極パット４４ｃ，４４ｄが、長方形の端部に配置され、一方の一対の端子４２ａ，４２ｂに接続された電極パット４４ａ，４４ｂが、他方の一対の端子４２ｃ，４２ｄに接続された電極パット４４ｃ，４４ｄと感磁部４２との間に配置されている。この実施例４においても、上述した実施例１と同様な効果を有している。
【符号の説明】
【００４３】
１１，２１，３１，４１  基板
１２，２２，３２，４２  感磁部
２Ｌ，１２Ｌ  感磁部の長さ
１２ａ〜１２ｄ，２２ａ〜２２ｄ，３２ａ〜３２ｄ，４２ａ〜４２ｄ  端子
１３ａ，１３ｂ，２３ａ〜２３ｄ，３３ａ〜３３ｄ，４３ａ〜４３ｄ  引き回し電極
１４ａ〜１４ｄ，２４ａ〜２４ｄ，３４ａ〜３４ｄ，４４ａ〜４４ｄ  電極パッド
【図１】
2010225908.tif 000003
【図２】
2010225908.tif 000004
【図３】
2010225908.tif 000005
【図４】
2010225908.tif 000006
【図５】
2010225908.tif 000007
【図６】
2010225908.tif 000008
【図７】
2010225908.tif 000009