(57)【要約】【課題】読み取られた画像が、画像をなす画素のうち主走査方向の特定の位置にある画素にノイズを混入させうるノイズ混入要因による影響を受けない画像読取装置を提供することを目的とする。【解決手段】原稿１ライン分の画像を読み取り、原稿１ライン分の画像をなす画素を表す電荷を、各々の電荷が有する電荷量に応じた電圧信号として出力することによって転送することが可能な読取手段５と、原稿１ライン分の画像をなす画素を表す電荷を、各々の電荷が有する電荷量に応じた電圧信号として順次出力させるための転送クロックパルスを含む転送クロック信号ＣＬＫ３を生成する転送クロック信号生成手段１６と、転送クロック信号ＣＬＫ３の転送クロックパルスのうち、電荷にノイズを混入させるノイズ混入要因が同期して生じるライン周期に同期する転送クロックパルス以外の転送クロックパルスを読取手段５へ出力することによって、読取手段５がライン周期に同期して電荷を転送することを中止する電荷転送中止手段１３と、を備える。【選択図】図１
2010177763.tif 000002
【特許請求の範囲】
【請求項１】
原稿に主走査方向に延びる光束が照射されて発生した反射光束を光電変換して前記原稿１ライン分の画像をなす画素を表す電荷を生成することによって前記原稿１ライン分の画像を読み取り、前記原稿１ライン分の画像をなす画素を表す電荷を、各々の電荷が有する電荷量に応じた電圧信号として順次出力することによって転送することが可能な読取手段と、
前記読取手段に対して、前記読取手段が生成した前記原稿１ライン分の画像をなす画素を表す電荷を、前記各々の電荷が有する電荷量に応じた電圧信号として順次出力させるための転送クロックパルスを含む転送クロック信号を生成する転送クロック信号生成手段と、
前記転送クロック信号生成手段により生成された前記転送クロック信号の前記転送クロックパルスのうち、前記読取手段が前記原稿１ライン分の画像を読み取るために要される期間を表すライン周期であって、前記電荷にノイズを混入させるノイズ混入要因が同期して生じるライン周期に同期する前記転送クロックパルス以外の前記転送クロックパルスを前記読取手段へ出力することによって、前記読取手段が前記ライン周期に同期して前記電荷を転送することを中止する電荷転送中止手段と、
を備えることを特徴とする画像読取装置。
【請求項２】
前記電荷転送中止手段は、
前記転送クロック信号生成手段により生成された前記転送クロックパルスを受け付け、
受け付けた前記転送クロックパルスのうち、前記ライン周期に同期して受け付けた前記転送クロックパルスを遮断することによって、受け付けた前記転送クロックパルスのうち、前記ライン周期に同期せずに受け付けた前記転送クロックパルスのみを前記読取手段に出力することを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記ノイズ混入要因は信号のパルスであり、
前記電荷転送中止手段は、
前記信号のパルスが入力された際には、前記信号のパルスの立ち上がりを検出したことを表す立ち上がり検出パルスを出力するエッジ検出回路と、
前記転送クロックパルスを受け付け、且つ、前記エッジ検出回路から前記立ち上がり検出パルスが出力されていない際には、前記転送クロックパルスを出力する一方、
前記転送クロックパルスを受け付け、且つ、前記エッジ検出回路から前記立ち上がり検出パルスが出力されている際には、前記転送クロックパルスを遮断する論理回路と、
を備えることを特徴とする請求項１又は請求項２に記載の画像読取装置。
【請求項４】
前記読取手段は、
前記電荷を転送していない際にも前記電圧信号を出力しており、
前記読取手段から出力される前記電圧信号を用いてデジタル信号を生成して出力するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータによって、前記読取手段へ前記転送クロックパルスが出力されていない際に前記読取手段から出力された前記電圧信号が用いられて生成されて出力された前記デジタル信号をマスクするマスク処理手段と、
を更に備えることを特徴とする請求項１乃至請求項３のいずれか一項に記載の画像読取装置。
【請求項５】
インバータに対して、前記光束を照射するための光源をライン周期に同期してパルス発光させる高周波パルスを発生させるためのインバータクロック信号を生成するインバータクロック信号生成手段を更に備えており、
前記電荷転送中止手段は、
前記転送クロック信号生成手段により生成された前記転送クロック信号の前記転送クロックパルスのうち、前記ノイズ混入要因である前記インバータクロック信号のパルスの立ち上がりに同期する転送クロックパルス以外の前記転送クロックパルスを前記読取手段へ出力することを特徴とする請求項１乃至請求項４のいずれか一項に記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光源から光束を原稿へ照射して発生した反射光束から画像を読み取る画像読取装置に関するものである。
【背景技術】
【０００２】
ファクシミリ装置、イメージスキャナ、コピー機などの画像読取装置は、光源から光束を原稿へ照射して発生した反射光束から画像を読み取るように構成されている。この種の画像読取装置において、原稿１ライン分の画像を読み取るために要される期間を表すライン周期に同期して、画像をなす画素へノイズを混入させるノイズ混入要因が生じると、後述される問題が生じる。
【０００３】
特許文献１には画像読取装置の一例が示されている。この種の画像読取装置において、インバータにより得られる高周波パルスが照明ランプ（以下、「光源」という）を小さな周期で発光させる。このような発光による光束は原稿台にセットされた原稿により反射する。そして、反射光束がレンズにより集光されて、ＣＣＤ（固体撮像素子、以下、「ＣＣＤ」という）が列状に配置されたセンサ・ボード・ユニットへ到達し、光電変換されて電荷として蓄積される。このようにセンサ・ボード・ユニットに蓄積された電荷が、原稿１ライン分の画像データ（以下、「画像」という）の画素である。
【０００４】
このように、原稿１ライン分の画素がセンサ・ボード・ユニットへ蓄積される処理が、水平同期信号に同期して行われる。このように、センサ・ボード・ユニットへ蓄積された原稿１ライン分の電荷は、転送クロックに同期して時系列的に電圧信号とされ、後段の回路へ順次転送される。このような処理が、原稿の副走査方向へ繰り返されて、原稿１ページ分の電荷が、電荷量に応じた電圧信号とされて後段の回路へ順次転送される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２１１１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この種の画像読取装置において、インバータにより得られる高周波パルスは、画像をなす画素へノイズを混入させるノイズ混入要因となりうる。つまり、高周波パルスはライン周期と同期して生じるため、画像をなす画素のうち主走査方向の特定の位置にある画素にノイズを混入させる。その結果、原稿１ページ分の画素が画像形成された際には、副走査方向へ１本の縞状のノイズが記録紙表面に残る。
【０００７】
本発明は、上記の問題を解決するためになされたもので、読み取られた画像が、画像をなす画素のうち主走査方向の特定の位置にある画素にノイズが混入させうるノイズ混入要因による影響を受けない画像読取装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明の一局面に係る画像読取装置は、原稿に主走査方向に延びる光束が照射されて発生した反射光束を光電変換して前記原稿１ライン分の画像をなす画素を表す電荷を生成することによって前記原稿１ライン分の画像を読み取り、前記原稿１ライン分の画像をなす画素を表す電荷を、各々の電荷が有する電荷量に応じた電圧信号として順次出力することによって転送することが可能な読取手段と、前記読取手段に対して、前記読取手段が生成した前記原稿１ライン分の画像をなす画素を表す電荷を、前記各々の電荷が有する電荷量に応じた電圧信号として順次出力させるための転送クロックパルスを含む転送クロック信号を生成する転送クロック信号生成手段と、前記転送クロック信号生成手段により生成された前記転送クロック信号の前記転送クロックパルスのうち、前記読取手段が前記原稿１ライン分の画像を読み取るために要される期間を表すライン周期であって、前記電荷にノイズを混入させるノイズ混入要因が同期して生じるライン周期に同期する前記転送クロックパルス以外の前記転送クロックパルスを前記読取手段へ出力することによって、前記読取手段が前記ライン周期に同期して前記電荷を転送することを中止する電荷転送中止手段と、を備えることを特徴とする（請求項１）。
【０００９】
この構成によれば、読取手段によって読み取られた原稿１ライン分の画像をなす画素を表す電荷にノイズを混入させるノイズ混入要因が同期して生じるライン周期に同期する転送クロックパルス以外の転送クロックパルスが、読取手段へ出力される。そのため、ノイズ混入要因が生じるライン周期を避けて、読取手段から画像をなす画素を表す電荷が転送される。従って、読み取られた画像が、画像をなす画素のうち主走査方向の特定の位置にある画素にノイズを混入させうるノイズ混入要因による影響を受けない。
【００１０】
上記構成において、前記電荷転送中止手段は、前記転送クロック信号生成手段により生成された前記転送クロックパルスを受け付け、受け付けた前記転送クロックパルスのうち、前記ライン周期に同期して受け付けた前記転送クロックパルスを遮断することによって、受け付けた前記転送クロックパルスのうち、前記ライン周期に同期せずに受け付けた前記転送クロックパルスのみを前記読取手段に出力する構成とすることができる（請求項２）。
【００１１】
この構成によれば、ライン周期に同期して受け付けた転送クロックパルスが遮断されて、ライン周期に同期せずに受け付けた転送クロックパルスのみが読取手段へ出力される。そのため、ライン周期に同期する転送クロックパルス以外の転送クロックパルスを読取手段へ出力することが容易となる。
【００１２】
上記構成において、前記ノイズ混入要因は信号のパルスであり、前記電荷転送中止手段は、前記信号のパルスが入力された際には、前記信号のパルスの立ち上がりを検出したことを表す立ち上がり検出パルスを出力するエッジ検出回路と、前記転送クロックパルスを受け付け、且つ、前記エッジ検出回路から前記立ち上がり検出パルスが出力されていない際には、前記転送クロックパルスを出力する一方、前記転送クロックパルスを受け付け、且つ、前記エッジ検出回路から前記立ち上がり検出パルスが出力されている際には、前記転送クロックパルスを遮断する論理回路と、を備える構成とすることができる（請求項３）。
【００１３】
この構成によれば、転送クロックパルスが、ライン周期に同期して生じるノイズ混入要因である信号のパルスに同期して受け付けられた際には、受け付けられた転送クロックパルスが遮断される。一方、転送クロックパルスが、ライン周期に同期して生じるノイズ混入要因である信号のパルスに同期せずに受け付けられた際には、受け付けられた転送クロックパルスが読取手段へ出力される。
【００１４】
そのため、ライン周期に同期する転送クロックパルス以外の転送クロックパルス（ライン周期に同期しない転送クロックパルス）を読取手段へ出力する電荷転送中止手段が、エッジ検出回路及び論理回路で構成されうるので、構成が簡易となる。
【００１５】
上記構成において、前記読取手段は、前記電荷を転送していない際にも前記電圧信号を出力しており、前記読取手段から出力される前記電圧信号を用いてデジタル信号を生成して出力するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータによって、前記読取手段へ前記転送クロックパルスが出力されていない際に前記読取手段から出力された前記電圧信号が用いられて生成されて出力された前記デジタル信号をマスクするマスク処理手段と、を更に備える構成とすることができる（請求項４）。
【００１６】
この構成によれば、Ａ／Ｄコンバータが、転送クロックパルスが読取手段へ出力されていない際に読取手段から出力された電圧信号を用いて生成して出力したデジタル信号をマスクする。そのため、ライン周期が到来して読取手段が電荷の転送を中止している際に読取手段から出力される電圧信号にノイズが混入しても、ノイズが混入した電圧信号が用いられて生成されたデジタル信号が、後段の回路へ出力されない。
【００１７】
上記構成において、インバータに対して、前記光束を照射するための光源を前記ライン周期に同期してパルス発光させる高周波パルスを発生させるためのインバータクロック信号を生成するインバータクロック信号生成手段を更に備えており、前記電荷転送中止手段は、前記転送クロック信号生成手段により生成された前記転送クロック信号の前記転送クロックパルスのうち、前記ノイズ混入要因である前記インバータクロック信号のパルスの立ち上がりに同期する前記転送クロックパルス以外の前記転送クロックパルスを前記読取手段へ出力する構成とすることができる（請求項５）。
【００１８】
この構成によれば、転送クロック信号生成手段により生成された転送クロック信号の転送クロックパルスのうち、インバータクロック信号のパルスの立ち上がりに同期して立ち上がる転送クロックパルス以外の転送クロックパルスを読取手段へ出力する。そのため、ノイズ混入要因となるインバータクロック信号のパルスが立ち上がるタイミングを避けて、読取手段から画像をなす画素を表す電荷が転送される。従って、本発明が、インバータを備える画像読取装置に対して適用されうる。
【発明の効果】
【００１９】
本発明によれば、読取手段によって読み取られた原稿１ライン分の画像をなす画素を表す電荷にノイズを混入させるノイズ混入要因が同期して生じるライン周期に同期する転送クロックパルス以外の転送クロックパルスが、読取手段へ出力される。そのため、ノイズ混入要因が生じるライン周期を避けて、読取手段から画像をなす画素を表す電荷が転送される。従って、読み取られた画像が、画像をなす画素のうち主走査方向の特定の位置にある画素にノイズを混入させうるノイズ混入要因による影響を受けない。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係る画像読取装置の要部構成の一例を示すブロック図である。
【図２】水平同期信号、インバータクロック信号、転送クロック信号、及び、ＣＣＤアナログ出力の相関関係の一例を示すタイムチャートである。
【図３】インバータクロック信号のパルスの立ち上がり周辺の、インバータクロック信号、転送クロック信号、及び、ＣＣＤアナログ出力の相関関係の一例を示すタイムチャートである。
【発明を実施するための形態】
【００２１】
以下、本発明の一実施形態に係る画像読取装置について説明する。図１は、本発明の一実施形態に係る画像読取装置の要部構成の一例を示すブロック図である。
【００２２】
図１に示す画像読取装置Ａにおいて、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１は、エッジ検出回路１０、ＡＮＤ回路（論理回路）１１、ＡＮＤ回路１１の一方の入力端子に接続されたＮＯＴ回路１２、逓倍回路１４、分周回路１５（インバータクロック信号生成手段）、分周回路１６（転送クロック信号生成手段）、カウンタ１７、デコーダ１８、遅延回路１９、マスク処理回路２０、及び、マスク処理回路２０のいずれかの入力端子に接続されたＮＯＴ回路２１を備える。
【００２３】
このようなＡＳＩＣ１において、エッジ検出回路１０、ＡＮＤ回路１１、及び、ＮＯＴ回路１２は電荷転送中止手段１３を構成している。このような電荷転送中止手段１３は、分周回路１６により生成された転送クロック信号ＣＬＫ３の転送クロックパルスのうち、ＣＣＤ５により読み取られた原稿１ライン分の画像をなす画素を表す電荷にノイズを混入させるノイズ混入要因が同期して生じるライン周期に同期する転送クロックパルス以外の転送クロックパルスをＣＣＤ５へ出力する。尚、転送クロック信号ＣＬＫ３及び転送クロックパルスの詳細は後述される。
【００２４】
電荷転送中止手段１３は、このような処理の一例として、分周回路１６により生成された転送クロック信号ＣＬＫ３の転送クロックパルスを受け付け、受け付けた転送クロックパルスのうち、ライン周期に同期して受け付けた転送クロックパルスを遮断することによって、受け付けた転送クロックパルスのうち、ライン周期に同期せずに受け付けた転送クロックパルスのみをＣＣＤ５に出力する処理を行う。
【００２５】
電荷転送中止手段１３は、以上に示される処理を行うことにより、ＣＣＤ５がライン周期に同期して電荷を転送することを中止する。ここに、ライン周期は、ＣＣＤ５が原稿１ライン分の画像を読み取るために要される期間である。
【００２６】
また、ノイズ混入要因として、例えば、インバータクロック信号ＣＬＫ４のパルスが挙げられる。インバータクロック信号ＣＬＫ４の詳細は後述される。ノイズ混入要因は、インバータクロック信号ＣＬＫ４のパルスには限られない。ノイズ混入要因は、ライン周期に同期して、画像をなす画素を表す電荷にノイズを混入させる要因であればよい。つまり、ノイズ混入要因は、原稿１ライン分の画像をなす画素のうち主走査方向の特定の位置にある画素にノイズを混入させうる要因であればよい。
【００２７】
電荷転送中止手段１３は、以上に示される処理を行うために、エッジ検出回路１０、ＡＮＤ回路１１、及び、ＮＯＴ回路１２を備える。エッジ検出回路１０は、インバータクロック信号ＣＬＫ４のパルスの立ち上がり（エッジ）、及び、転送クロック信号ＣＬＫ３の転送クロックパルスの立ち上がり（エッジ）が同期して入力された際には、インバータクロック信号ＣＬＫ４のパルスの立ち上がりを検出したことを示す立ち上がり検出パルスを出力する。
【００２８】
ここに、立ち上がり検出パルスはハイレベルで立ち上がりを検出したことを知らせる信号である。尚、インバータクロック信号ＣＬＫ４のパルス、及び、転送クロック信号ＣＬＫ３の転送クロックパルスの各々の立ち上がりが同期してエッジ検出回路１０へ入力される理由は、インバータクロック信号ＣＬＫ４及び転送クロック信号ＣＬＫ３が同一の信号から生成されているからである。つまり、後述されるように、インバータクロック信号ＣＬＫ４及び転送クロック信号ＣＬＫ３が生成される元となる信号は、逓倍回路１４により逓倍された内部クロック信号ＣＬＫ２であるからである。
【００２９】
このようなインバータクロック信号ＣＬＫ４のパルスの立ち上がり検出パルスは、ＮＯＴ回路１２へ入力されてローレベルとされ、その結果、ＡＮＤ回路１１において、ＮＯＴ回路１２が接続されている側の入力端子がローレベルとなる。また、ＡＮＤ回路１１において、ＮＯＴ回路１２が接続されていない側の入力端子には、転送クロック信号ＣＬＫ３の転送クロックパルスが入力される。
【００３０】
このような電荷転送中止手段１３において、エッジ検出回路１０に、インバータクロック信号ＣＬＫ４のパルス、及び、転送クロック信号ＣＬＫ３の転送クロックパルスの各々の立ち上がりが同期して入力された際には、エッジ検出回路１０が、立ち上がり検出パルスを出力する。すると、立ち上がり検出パルスがＮＯＴ回路１２へ入力されてローレベルとされ、ＡＮＤ回路１１において、ＮＯＴ回路１１が接続されている側の入力端子がローレベルとなる。また、立ち上がり検出パルスが遅延回路１９に入力される。遅延回路１９に立ち上がり検出パルスが入力された際には、マスク処理手段２２において後述されるマスク処理が行われる。
【００３１】
また、ＡＮＤ回路１１において、ＮＯＴ回路１２が接続されている側の入力端子がローレベルである際には、他方の入力端子に転送クロック信号ＣＬＫ３の転送クロックパルスが入力されても、ＡＮＤ回路１１の出力端子はローレベルのまま保持される。その結果、ＡＮＤ回路１１が、他方の入力端子に入力された転送クロック信号ＣＬＫ３の転送クロックパルスを遮断することができる。一方、エッジ検出回路１０に、インバータクロック信号ＣＬＫ４及び転送クロック信号ＣＬＫ３のパルスの各々が同期して入力していない際には、エッジ検出回路１０から立ち上がり検出パルスが出力されない。そのため、ＡＮＤ回路１１において、ＮＯＴ回路１２が接続されている側の入力端子がハイレベルとなる。従って、ＡＮＤ回路１１は、エッジ検出回路１０から立ち上がり検出パルスが出力されていない状態で、転送クロック信号ＣＬＫ３の転送クロックパルスが入力された際には、転送クロックパルスを遮断せずに出力する。尚、エッジ検出回路１０は、例えば、フリップフロップで構成されうる。
【００３２】
また、ＡＳＩＣ１において、逓倍回路１４は、クロック信号発生回路２から発生したクロック信号ＣＬＫ１を逓倍して、ＡＳＩＣ１が動作するための内部クロック信号ＣＬＫ２を生成する。内部クロック信号ＣＬＫ２は、エッジ検出回路１０、分周回路１５及び１６、カウンタ１７、遅延回路１９、及び、マスク処理回路２０、が動作するために要される信号である。
【００３３】
また、ＡＳＩＣ１において、分周回路１５は、逓倍回路１４により逓倍された内部クロック信号ＣＬＫ２を分周してインバータクロック信号ＣＬＫ４を生成する。ここに、インバータクロック信号ＣＬＫ４は、後述されるインバータ３に対して、ランプ４をライン周期に同期してパルス発光させるために、高周波パルスをライン周期に同期して発生させるためのパルスを含む信号である。そのため、インバータクロック信号ＣＬＫ４はライン周期に同期する信号となっている。
【００３４】
また、分周回路１６は、逓倍回路１４により逓倍された内部クロック信号ＣＬＫ２を分周して転送クロック信号ＣＬＫ３を生成する。ここに、転送クロック信号ＣＬＫ３は、ＣＣＤ５に原稿１ライン単位で蓄積された電荷を画素単位で順次転送させるための信号である。
【００３５】
このように、インバータクロック信号ＣＬＫ４及び転送クロック信号ＣＬＫ３が、逓倍回路１４により逓倍された内部クロック信号ＣＬＫ２を分周して生成されているので、エッジ検出回路１０に対して、インバータクロック信号ＣＬＫ４のパルス、及び、転送クロック信号ＣＬＫ３のパルスの各々の立ち上がりが同期して入力される。尚、インバータクロック信号ＣＬＫ４及び転送クロック信号ＣＬＫ３が、同一の内部クロック信号ＣＬＫ２が分周されて生成された信号ではなく、相互に異なる信号が分周されて生成された信号である際にも、インバータクロック信号ＣＬＫ４及び転送クロック信号ＣＬＫ３の各々のパルスの立ち上がりが同期する場合がある。
【００３６】
また、ＡＳＩＣ１において、カウンタ１７及びデコーダ１８は、分周回路１６により生成された転送クロック信号ＣＬＫ３の転送クロックパルスのパルス数をカウントし、所定のパルス数をカウントする毎に、水平同期信号を生成して出力する。つまり、カウンタ１７及びデコーダ１８は、逓倍回路１４により逓倍された内部クロック信号ＣＬＫ２が入力されており、転送クロック信号ＣＬＫ３の転送クロックパルスのパルス数が所定のパルス数に達する毎に、逓倍された内部クロック信号ＣＬＫ２のパルスの立ち上がりに同期して水平同期信号を出力する。ここに、水平同期信号は、原稿１ライン分の画素を表す電荷がＣＣＤ５へ蓄積される処理が行われるタイミングを規定するための信号である。
【００３７】
また、ＡＳＩＣ１において、遅延回路１９、マスク処理回路２０、及び、ＮＯＴ回路２１はマスク処理手段２２を構成している。ここに、マスク処理回路２０は、例えば、ＡＮＤ回路で構成されうる。
【００３８】
マスク処理手段２２は、Ａ／Ｄコンバータ７から出力されるデジタル信号として出力される画像（以下、デジタル画像という）をマスク処理する。マスク処理手段２２において、遅延回路１９は、エッジ検出回路１０から入力されたインバータクロック信号ＣＬＫ４のパルスの立ち上がり検出パルスを予め定められた時間遅延させてＮＯＴ回路２１へ入力させる。ここに、予め定められた時間遅延させる理由は、電荷転送中止手段１３により転送クロック信号ＣＬＫ３の転送クロックパルスがＣＣＤ５へ出力されていない際にＣＣＤ５から出力される一定の電圧レベルからなる電圧信号は、Ａ／Ｄコンバータ７によりデジタル信号とされる時間が経過した後にＡＳＩＣ１に到達するからである。
【００３９】
遅延回路１９により遅延してＮＯＴ回路２１へ到達した立ち上がり検出パルスはＮＯＴ回路２１によりローレベルとされるので、マスク処理回路２０において、ＮＯＴ回路２１が接続されている側の入力端子がローレベルとなる。そのような状態で、Ａ／Ｄコンバータ７から出力されたデジタル信号がＡＳＩＣ１へ到達しても、マスク処理回路２０において、ＮＯＴ回路２１が接続されている側の入力端子がローレベルとされているので、マスク処理回路２０の出力端子はローレベルのまま保持される。その結果、マスク処理回路２０が、Ａ／Ｄコンバータ７から到達したデジタル信号をマスクすることができる。
【００４０】
また、図１に示す画像読取装置Ａは、クロック信号発生回路２、インバータ３、ランプ（光源）４、ＣＣＤ（読取手段）５、駆動回路６、及び、Ａ／Ｄコンバータ７を備える。クロック信号発生回路２は、画像読取装置Ａが動作するためのクロック信号ＣＬＫ１を発生する。インバータ３は、ＰＷＭ制御により直流電圧から高周波パルスを生成する。ランプ４は、インバータ３により生成された高周波パルスに同期してパルス点灯して光束を照射する。
【００４１】
ＣＣＤ５は、インバータ３より発生する高周波パルスによりパルス発光するランプ４から照射された光束が原稿に反射して発生した反射光束を受光して、受光した反射光束を光電変換して原稿１ライン分の画像をなす画素を表す電荷を生成する。原稿１ライン分の画像をなす画素を表す電荷はＣＣＤ５に蓄積される。原稿１ライン分の画像をなす画素を表す電荷は、各々の電荷が有する電荷量に応じた電圧信号として順次出力される。ＣＣＤ５は、このような処理を行うことにより、原稿１ライン分の画像を読み取り、読み取った原稿１ライン分の画像をなす画素を表す電荷を画素単位で順次転送することができる。
【００４２】
ＣＣＤ５は、駆動回路６より出力される水平同期信号及び転送クロック信号ＣＬＫ３に基づいて動作する。つまり、水平同期信号により、原稿１ライン分の画像をなす画素を表す電荷が蓄積される処理を行うタイミングが規定される。ＣＣＤ５は、水平同期信号により規定されたタイミングに従って、原稿１ライン分の画像をなす画素を表す電荷を蓄積する。また、ＣＣＤ５は、転送クロック信号ＣＬＫ３により、原稿１ライン分の画像をなす画素を表す電荷を、電荷量に応じた電圧信号として順次Ａ／Ｄコンバータ７へ転送する。また、Ａ／Ｄコンバータ７は、ＣＣＤ５から電圧信号として順次転送された電荷をデジタル信号に変換する。
【００４３】
図２は、水平同期信号、インバータクロック信号ＣＬＫ４、転送クロック信号ＣＬＫ３、及び、ＣＣＤアナログ出力の相関関係の一例を示すタイムチャートである。また、図３は、インバータクロック信号ＣＬＫ４のパルスの立ち上がりＸの周辺の、インバータクロック信号ＣＬＫ４、転送クロック信号ＣＬＫ３、及び、ＣＣＤアナログ出力の相関関係の一例を示すタイムチャートである。尚、水平同期信号のパルス、インバータクロック信号ＣＬＫ４のパルス、転送クロック信号ＣＬＫ３の転送クロックパルスは、ハイレベルの電圧信号からなるパルスである。
【００４４】
図３に示されるように、ＣＣＤ５は、転送クロック信号ＣＬＫ３の転送クロックパルスが出力されていない際には、ＣＣＤアナログ出力として、所定の電圧レベルＶ０からなる電圧信号（以下、オフセット電圧Ｖ０という）を出力している。ＣＣＤ５は、転送クロック信号ＣＬＫ３の転送クロックパルスが出力される毎に、電荷Ｎ、電荷Ｎ＋１、電荷Ｎ＋２、電荷Ｎ＋３、電荷Ｎ＋４、電荷Ｎ＋５・・・を順次、オフセット電圧Ｖ０よりもローレベルの電圧信号として出力する。
【００４５】
ここに、ＣＣＤ５が電荷Ｎ、電荷Ｎ＋１、電荷Ｎ＋２、電荷Ｎ＋３、電荷Ｎ＋４、電荷Ｎ＋５・・・を出力する毎に、制御部（図示せず）からＣＣＤ５へリセットパルスが入力されて、ＣＣＤ５から出力される電圧信号の電圧レベルがオフセット電圧Ｖ０の電圧レベルになる。尚、ＣＣＤ５は、電荷Ｎ、電荷Ｎ＋１、電荷Ｎ＋２、電荷Ｎ＋３、電荷Ｎ＋４、電荷Ｎ＋５・・・を順次、オフセット電圧の電圧レベルよりもハイレベルの電圧信号として出力することもできる。
【００４６】
水平同期信号は、図２に示されるように、内部クロック信号ＣＬＫ２のパルスに同期して出力されているので、分周回路１５により内部クロック信号ＣＬＫ２が分周されて生成されたインバータクロック信号ＣＬＫ４のいずれかのパルスに同期している。
【００４７】
また、分周回路１５により内部クロック信号ＣＬＫ２が分周されて生成されたインバータクロック信号ＣＬＫ４のパルスは、図３に示されるように、分周回路１６により内部クロック信号ＣＬＫ２が分周されて生成された転送クロック信号ＣＬＫ３のいずれかの転送クロックパルスに同期している。
【００４８】
図３（ａ）に示されるように、インバータクロック信号ＣＬＫ４のパルスの立ち上がりＸにおいてＣＣＤ５から転送される電荷（Ｎ＋２）にはノイズｎが混入している。しかしながら、電荷転送中止手段１３は、インバータクロック信号ＣＬＫ４のパルスの立ち上がりに同期する転送クロックパルスを遮断するので、インバータクロック信号ＣＬＫ４のパルスの立ち上がりに同期する転送クロックパルスは、図３（ｂ）に示されるように、ＣＣＤ５へ出力されない。そのため、図３（ｂ）に示されるように、本来、インバータクロック信号ＣＬＫ４のパルスの立ち上がりに同期して転送され得た電荷Ｎ＋２『便宜上、（Ｎ＋２）’で表す」は、ＣＣＤ５から転送されない。
【００４９】
このように、本来、ＣＣＤ５がインバータクロック信号ＣＬＫ４のパルスの立ち上がりに同期する転送クロックパルスを受けて転送するはずであった電荷Ｎ＋２は、図３（ｂ）に示されるように、インバータクロック信号ＣＬＫ４のパルスの立ち上がりＸに同期する転送クロックパルスの次に出力される転送クロックパルス（インバータクロック信号ＣＬＫ４のパルスの立ち上がりに同期しないパルス）をＣＣＤ５が受けたときにＣＣＤ５から転送される。
【００５０】
このように、インバータクロック信号ＣＬＫ４のパルスの立ち上がりＸを避けて、電荷Ｎ＋２がＣＣＤ５から転送される。そのため、ノイズ混入要因が生じるライン周期を避けて、ＣＣＤ５から電荷が転送される。従って、読み取られた画像が、画像をなす画素のうち主走査方向の特定の位置にある画素にノイズを混入させうるノイズ混入要因による影響を受けない。
【００５１】
また、ＣＣＤ５は、転送クロックパルスの出力が電荷転送中止手段１３によって中止されていても、その間には、オフセット電圧Ｖ０をＡ／Ｄコンバータ７へ出力している。そのため、転送クロックパルスの出力が電荷転送中止手段１３によって中止されている間にＣＣＤ５から出力されるオフセット電圧Ｖ０にノイズｎが混入する。このように、ＣＣＤ５が電荷を転送しない間にノイズｎが混入したオフセット電圧Ｖ０は、Ａ／Ｄコンバータ７により生成されるデジタル信号に影響を与える。そのため、ＣＣＤ５が電荷を転送しない間にＡ／Ｄコンバータ７により出力されるデジタル信号が、マスク処理手段２２によりマスクされる。
【符号の説明】
【００５２】
Ａ    画像読取装置
３    インバータ
４    ランプ
５    ＣＣＤ
７    Ａ／Ｄコンバータ
１０  エッジ検出回路
１１  ＡＮＤ回路
１３  電荷転送中止手段
１５，１６  分周回路
１９  遅延回路
２０  マスク処理回路
２２  マスク処理手段
ＣＬＫ３  転送クロック信号
ＣＬＫ４  インバータクロック信号
【図１】
2010177763.tif 000003
【図２】
2010177763.tif 000004
【図３】
2010177763.tif 000005