(57)【要約】【課題】低い周波数の基準パルスでも十分な分解能の高圧出力を得る。【解決手段】高圧電源装置７０は、圧電トランス駆動回路７５と、圧電トランス７６と、整流回路７７と、この整流回路７７の高圧ＤＣ電圧を検出して検出値を出力する出力電圧変換手段７８及びＭＰＵ７２内の出力電圧検知手段７２ａと、この出力電圧検知手段７２ａの検出値と所望の電圧設定値とを比較してこの比較値を減少するようなパルス幅のＰＷＭ信号を所定のタイミングで出力するＭＰＵ７２と、システムクロックＣＬＫをカウントすることによりそのクロックＣＬＫを分周して駆動回路７５に与える分周回路７３等とを有している。そして、圧電トランス７６を駆動するための駆動パルスにおける任意の周期毎に遅延時間を設け、この遅延時間を可変する構成にしている。【選択図】図１
2010107608.tif 000002
【特許請求の範囲】
【請求項１】
カウントパルスにより低電源電圧をスイッチングして低電圧の駆動パルスを出力する駆動手段と、
前記駆動パルスに共振して交流の高電圧を発生する圧電トランスと、
前記交流の高電圧を直流電圧に変換して負荷に供給する整流手段と、
前記直流電圧を検出して検出値を出力する電圧検出手段と、
前記検出値と所望の電圧設定値とを比較してこの比較値を減少するようなパルス幅の制御パルスを所定のタイミングで出力する制御手段と、
基準パルスをカウントすることにより前記基準パルスを分周して前記駆動手段に与える前記カウントパルスを発生するカウント手段と、
前記カウント手段のカウント数と前記制御パルスとに基づき、前記カウントパルスのｎ（但し、ｎ；正の整数）個毎に前記カウント数を変更させて前記カウントパルスのｎ個目のパルス周期を変化させるカウント数変更手段と、
を有することを特徴とする高圧電源装置。
【請求項２】
前記カウント数変更手段は、
前記カウント手段のカウント数と前記制御パルスとに基づき、前記カウント数をクリアして、前記カウントパルスのｎ個目のパルス周期を変化させることを特徴とする請求項１記載の高圧電源装置。
【請求項３】
前記カウント数変更手段は、
前記カウント手段のカウント数と前記制御パルスとに基づき、前記カウント数をクリアし、且つ、前記カウント手段のカウント動作を前記基準パルスの整数倍の時間停止して、前記カウントパルスのｎ個目のパルス周期を変化させることを特徴とする請求項１記載の高圧電源装置。
【請求項４】
前記カウント数変更手段は、
前記カウントパルスのｎ個目のパルス周期を前記基準パルスのｍ（但し、ｍ；正の整数）パルス周期変化させることにより前記直流電圧を変化させる際、変化周期ｎ個を一定とし、前記基準パルスの変化時間周期ｍを（ｍ＋１）及び／又は（ｍ−１）で交互に変化させることを特徴とする請求項１記載の高圧電源装置。
【請求項５】
前記カウント手段、及び前記カウント数変更手段は、分周回路により構成され、
前記制御手段は、前記分周回路を制御するマイクロプロセッサにより構成されていることを特徴とする請求項１〜４のいずれか１項に記載の高圧電源装置。
【請求項６】
前記駆動手段は、
前記カウントパルスにより前記低電源電圧をスイッチングするスイッチング素子を有することを特徴とする請求項１〜５のいずれか１項に記載の高圧電源装置。
【請求項７】
前記駆動手段は、
前記カウントパルスにより前記低電源電圧をスイッチングするスイッチング素子と、
前記低電源電圧を供給する電源部と前記スイッチング素子及び前記圧電トランスの接続点との間に接続されたインダクタと、
を有することを特徴とする請求項１〜５のいずれか１項に記載の高圧電源装置。
【請求項８】
前記スイッチング素子は、
パワートランジスタであることを特徴とする請求項６又は７記載の高圧電源装置。
【請求項９】
請求項１〜８のいずれか１項に記載の高圧電源装置を有することを特徴とする画像形成装置。
【請求項１０】
前記高圧電源装置から出力される前記直流電圧は、転写ローラへ供給されることを特徴とする請求項９記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランスを用いた高圧電源装置と、この高圧電源装置を用いた電子写真式等の画像形成装置に関するものである。
【背景技術】
【０００２】
従来，電子写真式の画像処理装置に用いられる高圧電源装置として、例えば、下記の特許文献１に記載されているように、圧電トランスを用いて昇圧するものがあった。
【０００３】
この種の高圧電源装置は、圧電振動子の共振現象を利用して低電圧入力で高電圧を発生させることができる圧電トランスを有し、この圧電トランスの入力電流が電流検出抵抗で検出される。電流検出抵抗の端子電圧と制御信号をオペアンプに入力し、オペアンプの出力をＶＣＯに入力し駆動パルスが生成される。生成された駆動パルスにより圧電トランスが駆動されると、この圧電トランスから交流の高電圧が出力され、整流回路で直流電圧に整流されて出力される。出力された直流の高電圧は、電子写真式の画像処理装置内の転写ローラへ印加される。
【０００４】
【特許文献１】特開平１１−２０６１１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の高圧電源装置では、駆動パルスの周波数によって変換効率と昇圧比が変化する圧電トランスを使用するため，高圧出力が上がると、高圧出力を調整するためのＶＣＯに対する制御電圧に対して、高圧出力電圧が大きく変化してしまう。そのため、従来のこの種の装置においては、圧電トランスの効率の高い領域を使用することは困難で、最大出力の半分以下の領域で使用せざるを得なかった。
【課題を解決するための手段】
【０００６】
本発明の高圧電源装置は、カウントパルスにより低電源電圧をスイッチングして低電圧の駆動パルスを出力する駆動手段と、前記駆動パルスに共振して交流の高電圧を発生する圧電トランスと、前記交流の高電圧を直流電圧に変換して負荷に供給する整流手段と、前記直流電圧を検出して検出値を出力する電圧検出手段と、前記検出値と所望の電圧設定値とを比較してこの比較値を減少するようなパルス幅の制御パルスを所定のタイミングで出力する制御手段と、基準パルスをカウントすることにより前記基準パルスを分周して前記駆動手段に与える前記カウントパルスを発生するカウント手段と、前記カウント手段のカウント数と前記制御パルスとに基づき、前記カウントパルスのｎ（但し、ｎ；正の整数）個毎に前記カウント数を変更させて前記カウントパルスのｎ個目のパルス周期を変化させるカウント数変更手段とを有することを特徴とする。
【０００７】
本発明の画像形成装置は、前記発明の高圧電源装置を有することを特徴とする。
【発明の効果】
【０００８】
本発明の高圧電源装置によれば、圧電トランスを駆動するための駆動パルスにおける任意の周期毎に遅延時間を設け、この遅延時間を可変する構成にしているので、低い周波数の基準パルスでも十分な分解能の高圧出力を得ることが可能となる。
【０００９】
本発明の画像形成装置によれば、前記発明の高圧電源装置を用いているので、画像の品質を向上できる。
【発明を実施するための最良の形態】
【００１０】
本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し，図面はもっぱら解説のためのものであって，本発明の範囲を限定するものではない。
【実施例１】
【００１１】
（実施例１の画像形成装置）
図１１は、本発明の実施例１における高圧電源装置を用いた画像形成装置を示す構成図である。
【００１２】
この画像形成装置１は、例えば，電子写真式のカラー画像形成装置であり、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、シアン現像器２Ｃが着脱可能に挿着されている。各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃは、各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにそれぞれ接した各色の帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃは、ブラックＬＥＤヘッド３Ｋ、イエローＬＥＤヘッド３Ｙ、マゼンタＬＥＤヘッド３Ｍ、シアンＬＥＤヘッド３Ｃの発光によってそれぞれ潜像を形成される。
【００１３】
各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃ内の各色の供給ローラ３３Ｋ，３３Ｙ，３３Ｍ，３３Ｃが、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃにトナーを供給し、各色の現像ブレード３５Ｋ，３５Ｙ，３５Ｍ，３５Ｃにより、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃ表面に一様にトナー層が形成され、各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃ上にトナー像が現像される。各色の現像器２ｋ，２Ｙ，２Ｍ，２Ｃ内の各クリーニングブレード３７Ｋ，３７Ｙ，３７Ｍ，３７Ｃは、転写後の残トナーをクリーニングする。
【００１４】
ブラックトナーカートリッジ４Ｋ、イエロートナーカートリッジ４Ｙ、マゼンタトナーカートリッジ４Ｍ、及びシアントナーカートリッジ４Ｃは、各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに着脱可能に取り付けられ、内部のトナーを各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに供給可能な構造になっている。ブラック転写ローラ５Ｋ、イエロー転写ローラ５Ｙ、マゼンタ転写ローラ５Ｍ、及びシアン転写ローラ５Ｃは、転写ベルト８の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ６、及び転写ベルト従動ローラ７は、転写ベルト８を張架しローラの駆動によって用紙１５を搬送可能な構造になっている。
【００１５】
転写ベルトクリーニングブレード１１は、転写ベルト８上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器１２に収容される。用紙カセット１３は、画像形成装置１に着脱可能に取り付けられ、転写媒体である用紙１５が積載される。ホッピングローラ１４は、用紙１５を用紙カセット１３から搬送する。レジシトローラ１６及び１７は、用紙１５を転写ベルト８に所定のタイミングで搬送する。定着器１８は、用紙１５のトナー像を熱と加圧によって定着する。用紙ガイド１９は、用紙１５を排紙トレー２０にフェースダウンで排出する。
【００１６】
図１２は、図１１の画像形成装置１における制御回路の構成を示すブロック図である。
この制御回路は、ホストインタフェース部５０を有し、このホストインタフェース部５０がコマンド／画像処理部５１に対してデータを送受信する。コマンド画像処理部５１は、ＬＥＤヘッドインタフェース部５２に対して画像データを出力する。ＬＥＤへツドインタフエース部５２は、プリンタエンジン制御部５３によってヘッド駆動パルス等が制御され、ＬＥＤヘッド３Ｋ，３Ｙ，３Ｍ，３Ｃを発光させる。
【００１７】
プリンタエンジン制御部５３は、高圧制御部６０に対して帯電バイアス、現像バイアス、転写バイアス等の制御値を送る。高圧制御部５３は、帯電バイアス発生部６１と、現像バイアス発生部６２と、圧電トランスを用いた高圧電源装置により構成された転写バイアス発生部６３とに信号を送る。帯電バイアス発生部６１、及び現像バイアス発生部６２は、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、及びシアン現像器２Ｃの各帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃ及び各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃに対してバイアスを印加する。
【００１８】
プリンタエンジン制御部５３は、ホッピングモータ５４、レジストモータ５５、ベルトモータ５６、定着器ヒータモータ５７、及び各色のドラムモータ５８Ｋ，５８Ｙ，５８Ｍ，５８を所定のタイミングで駆動する。定着器ヒータ５９は、サーミスタ６５の検出値に応じてプリンタエンジン制御部５３によって温度制御される。
【００１９】
（実施例１の転写用高圧電源装置）
図１は、本発明の実施例１における転写用高圧電源装置の概略の構成を示すブロック図である。
【００２０】
図１の転写用高圧電源装置７０は、図１２中の転写バイアス発生部６３を構成する装置であり、各色の転写ローラ５（＝５Ｋ，５Ｙ，５Ｍ，５Ｃ）毎に設けられる。各色の転写用高圧電源装置７０は、同一の回路構成であるので、以下、１回路のみ説明する。
【００２１】
転写用高圧電源装置７０は、水晶発振器等の発振回路７１から供給される一定周期の基準パルス（例えば、周波数１４ＭＨｚのシステムクロック）ＣＬＫに基づき動作する制御手段（例えば、マイクロプロセッサ（以下「ＭＰＵ」という。））７２を有している。ＭＰＵ７２は、プログラミングされた制御コードに従って動作する制御回路であり、アナログ信号をデジタル信号に変換するアナログ・デジタルコンバータ（以下「ＡＤＣ」という。）等により構成された出力電圧検知手段７２ａと、出力設定手段７２ｂと、制御パルス（例えば、パルス幅変調（Pulse  Width  Modulation、ＰＷＭ）された信号（以下「ＰＷＭ信号」という。））等のパルスを発生する分周回路制御手段７２ｃ等とを有している。出力設定手段７２ｂには、シリアル通信ライン等を介して、高圧出力値指示手段である外部機器８０が接続されている。外部機器８０は、ＭＰＵ７２に対して高圧出力値を指示する機器である。
【００２２】
ＭＰＵ７２内の分周回路制御手段７２ｃには、分周回路７３が接続されている。分周回路７３は、分周回路制御手段７２ｃにより制御され、発振回路７１から供給されたシステムクロックＣＬＫを分周して任意の周波数のパルスを発生する回路である。この分周回路７３と直流（以下「ＤＣ」という。）電源（例えば、ＤＣ２４Ｖ）との出力側には、駆動手段（例えば、圧電トランス駆動回路）７５が接続されている。圧電トランス駆動回路７５は、スイッチング素子を用いて駆動パルスを発生して圧電トランス７６を駆動する回路である。
【００２３】
圧電トランス７６は、セラミック等の圧電振動子の共振現象を利用して昇圧を行い高圧の交流（以下「ＡＣ」という。）電圧を出力するトランスであり、この出力側に整流手段（例えば、整流回路）７７が接続されている。整流回路７７は、圧電トランス７６から出力された高圧のＡＣ電圧をＤＣ電圧に変換して出力負荷である転写ローラ５へ供給する回路であり、ダイオード及びコンデンサ等により構成されている。整流回路７７の出力側には、出力電圧変換手段７８が接続されている。出力電圧変換手段７８は、高圧のＤＣ電圧をＭＰＵ７２等が検知可能な値に変換する回路であり、分圧回路等で構成されている。この出力電圧変換手段７８とＭＰＵ７２内の出力電圧検知手段７２ａとにより、電圧検出手段が構成されている。
【００２４】
図２は、図１の高圧電源装置７０における詳細な構成例を示す回路図である。
発振回路７１は、例えば、帰還抵抗７１ａ、信号反転用のＣＭＯＳインバータ７１ｂ，７１ｆ、水晶振動子７１ｃ、帰還コンデンサ７１ｄ，７１ｅ、及び出力用のＣＭＯＳインバータ７１ｆからなる水晶発振器により構成されている。なお、この発振回路７１は、他の回路で構成しても良い。
【００２５】
ＭＰＵ７２は、システムクロック入力端子ＯＳＣ、ＰＷＭ出力端子、出力ポートPort１，Port２，Port３、ＡＤＣ入力端子、シリアル通信出力端子ＴＸＤｌ、及びシリアル通信入力端子ＲＸＤｌ等を有している。ＰＷＭ出力端子には、プルアップ抵抗８１を介してＤＣ電源（例えば、ＤＣ５Ｖ）８２が接続されている。シリアル通信出力端子ＴＸＤｌ、及びシリアル通信入力端子ＲＸＤｌには、シリアル通信ライン等を介して、高圧出力値指示手段である外部機器８０のシリアル通信入力端子ＲＸＤ２及びシリアル通信出力端子ＴＸＤ２が接続されている。
【００２６】
分周回路７３は、例えば、発振回路７１から供給されたシステムクロックＣＬＫをカウントするカウント手段（例えば、７ビットのカウンタ集積回路（以下「カウンタＩＣ」という。））７３ａと、ＭＰＵ７２からのＰＷＭ信号に基づき、そのカウンタＩＣ７３ａのカウント数を変更するカウント数変更手段７３ｂとを有している。カウント数変更手段７３ｂは、５入力の論理積ゲート（以下「ＡＮＤゲート」という。）７３ｂ−１、３入力のＡＮＤゲート７３ｂ−２，７３ｂ−４、２入力のＡＮＤゲート７３ｂ−３、３入力の論理和ゲート（以下「ＯＲゲート」という。）７３ｂ−５、及び２入力のＯＲゲート７３ｂ−６により構成されている。カウンタＩＣ７３ａは、クロックＣＬＫ入力端子、クリア（リセット）端子ＣＬＲ、及び７ビットのカウント出力端子Ｑ０〜Ｑ６を有し、このカウント出力端子Ｑ６に、圧電トランス駆動回路７６が接続されている。
【００２７】
圧電トランス駆動回路７６は、スイッチング素子であるパワートランジスタ（例えば、ＮチャンネルパワーＭＯＳＦＥＴ（以下「ＮＭＯＳ」という。））７６ａを有し、このＮＭＯＳ７６ａのゲート・ソース間に、抵抗７６ｂが接続されている。ＮＭＯＳ７６ａのドレインは、インダクタ（コイル）７６ｃを介してＤＣ電源（ＤＣ２４Ｖ）７４に接続され、更に、このＮＭＯＳ７６ａのドレイン・ソースに対して、コンデンサ７６ｄが並列に接続されている。コンデンサ７６ｄの両電極間には、圧電トランス７６の１次側が接続され、この２次側に整流回路７７が接続されている。
【００２８】
整流回路７７は、ダイオード７７ａ，７７ｂ及びコンデンサ７７ｃにより構成されている。整流回路７７の出力側には、抵抗８３を介して転写ローラ５が接続されると共に、出力電圧変換手段７８が接続されている。出力電圧変換手段７８は、整流回路７７のＤＣ電圧を分圧する分圧抵抗７８ａ，７８ｂと、この出力側に接続された演算増幅器（以下「オペアンプ」という。）７８ｃにより構成されている。
【００２９】
（実施例１の画像形成装置の動作）
図１１及び図１２において、画像形成装置１は、図示しない外部機器からホストインタフェース部５０を介してＰＤＬ（Page  Description  Language、ページ記述言語）等で記述された印刷データを入力する。入力された印刷データは、コマンド／画像処理部５１によってビットマップデータ（画像データ）に変換される。画像形成装置１は、定着器１８の熱定着ローラをサーミスタ６５の検知値に応じて定着器ヒータ５９を制御することにより、所定の温度にした後、印字動作を開始する。印字動作が開始されると、用紙カセット１３にセットされた用紙１５が、ホッピングローラ１４で給紙される。以降説明する画像形成動作に同期したタイミングで、レジストローラ１６，１７によって用紙１５が転写ベルト８上へ搬送される。
【００３０】
各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃは、電子写真プロセスにより、この現像器内の各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにトナー像を形成する。この時、ビットマップデータに応じてＬＥＤヘッド３Ｋ，３Ｍ，３Ｙ，３Ｃが点灯される。各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃによって現像されたトナー像は、転写ベルト８上を搬送される用紙１５に対し、各転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃに印加されたバイアスによってその用紙１５に転写される。用紙１５は、４色のトナー像が転写された後，定着器１８により定着されて排紙される。
【００３１】
（実施例１の高圧電源装置の動作）
先ず、図１の高圧電源装置７０における動作を説明する。
【００３２】
カラー画像形成装置において転写は４出力となるが、４回路とも同じ構成となるので、本実施例１では、１出力の高圧電源装置７０について動作を説明する。
【００３３】
高圧出力値指示手段である外部機器８０は、ＭＰＵ７２のプログラムコードによりなる出力設定手段７２ｂに対し、ＲＳ２３２Ｃ規格等に基づいたデータ通信により、高圧電源装置７０のＤＣ出力電圧を所定のフォーマットで送信する。所定のフォーマットとは、例えば、５ＫＶなら５０００、１６進数に変換して１３８８Ｈ等の値を所定のヘッダ等と共に送信する。
【００３４】
ＭＰＵ７２おいて、出力設定手段７２ｂは、図示しない電源装置からＤＣ５Ｖの電源電圧が投入されると、ＭＰＵ７２内のブートプログラムにより、イニシャル動作が開始される。イニシャル動作により、分周回路制御手段７２ｃに対しての設定、出力電圧検知手段７２ａの設定等が行われる。ＭＰＵ７２は、発振回路７１から供給されるシステムクロックＣＬＫに従って動作する。
【００３５】
分周回路７３は、分周回路制御手段７２ｃからのＰＷＭ信号に従って、発振回路７１から供給されるシステムクロックＣＬＫを分周したカウントパルス（以下単に「パルス」という。）を、圧電トランス駆動回路７５へ出力する。圧電トランス駆動回路７５は、分周回路７３の出力パルスによって、ＤＣ電源７４から供給されるＤＣ２４Ｖをスイッチングして駆動パルスを出力し、圧電トランス７６の１次側を駆動してこの圧電トランス７６の２次側から高圧のＡＣ電圧を出力させる。この高圧のＡＣ電圧は、整流回路７７によって高圧のＤＣ電圧に変換され、出力負荷である転写ローラ５へ供給される。出力電圧変換回路７８は、出力された高圧のＤＣ電圧をＭＰＵ７２の電源電圧５Ｖ以下に変換し、このＭＰＵ７２の出力電圧検知手段７２ａに入力する。
【００３６】
高圧出力値指示手段である外部機器８０が、例えば、５ＫＶの高圧出力指示データをＭＰＵ７２へ送信する。ＭＰＵ７２は、分周回路７３に対して初期値を設定し、分周を開始させて圧電トランス駆動回路７５により圧電トランス７６を駆動する。整流回路７７を通って出力電圧変換手段７８により変換された電圧は、出力電圧検知手段７２ａにより検知され、５ＫＶとなるまで分周回路７３に対するＰＷＭ信号を可変して圧電トランス７６の２次側の出力電圧を上昇させる。出力電圧が目標電圧に到達したら、転写ローラ５の負荷変動に追随するように分周回路７３へのＰＷＭ信号を可変する。
【００３７】
次に、図２を参照して高圧電源装置７０の動作を詳細に説明する。
外部機器８０のシリアル通信出力端子ＴＸＤ２及びシリアル通信入力端子ＲＸＤ２は、ＭＰＵ７２のシリアル通信出力端子ＴＸＤ１及びシリアル通信入力端子ＲＸＤ１と接続され、データ通信を行う。ＭＰＵ７２のＡＤＣ入力端子は、図示しない電源電圧５Ｖが供給されているこのＭＰＵ７２において、電圧０Ｖ〜５Ｖを１０ビットの分解能でデジタルデータに変換するための入力端子である。ＭＰＵ７２において、出力ポートPort１，Port２，Port３は、ＴＴＬレベルの“Ｈ”／“Ｌ”をこのＭＰＵ７２内のプログラムによって出力するようになっている。システムクロック入力端子ＯＳＣは、ここに入力されるシステムクロックＣＬＫにより、ＭＰＵ７２が所定のタイミングにて処理を行う。
【００３８】
ＭＰＵ７２のＰＷＭ出力端子は、電源投入時には入力端子の設定であるが、このＭＰＵ７２内のプログラムコードにより初期化処理後に出力端子の設定とされ、“Ｈ”レベルを出力する。初期化以前の電源投入直後は、プルアップ抵抗８１とＤＣ電源（ＤＣ５Ｖ）８２により、“Ｈ”レベルに維持される。
【００３９】
カウンタＩＣ７３ａは、入力されるシステムクロックＣＬＫの立ち下りエッジをカウントしてシステムクロックＣＬＫの立ち上がりエッジで出力を切り替え、カウント出力端子Ｑ０〜Ｑ６から、カウント値を７ビットの２進数として出力する。カウント出力端子Ｑ０には入力されるシステムクロックＣＬＫの２分周のパルス、カウント出力端子Ｑ１にはカウント出力端子Ｑ０の２分周（ＣＬＫの４分周に相当）のパルス、カウント出力端子Ｑ２にはカウント出力端子Ｑ１の２分周（ＣＬＫの８分周に相当）のパルス、カウント出力端子Ｑ３にはクロック出力端子Ｑ２の２分周（ＣＬＫの１６分周に相当）のパルス、カウント出力端子Ｑ４にはカウント出力端子Ｑ３の２分周（ＣＬＫの３２分周に相当）のパルス、カウント出力端子Ｑ５にはカウント出力Ｑ４の２分周（ＣＬＫ７０の６４分周に相当）のパルス、カウント出力端子Ｑ６にはカウント出力端子Ｑ５の２分周（ＣＬＫの１２８分周に相当）のパルスが出力される。クリア端子ＣＬＲに“Ｈ”レベルが入力されると、カウント出力端子Ｑ０〜Ｑ６の出力は全て０である“Ｌ”レベルになり、カウンタＩＣ７３はリセットされる。
【００４０】
図３は、図２の高圧電源装置７０の動作を示すタイミングチャートである。
分周回路７３において、５入力ＡＮＤゲート７３ｂ−１は、カウント出力端子Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６の論理積を取る。即ち、全て“Ｈ”の条件で“Ｈ”レベルを出力する。カウント値が７Ｃｈ、１０進数で１２４以上７Ｆｈ、１０進数で１２７以下にて“Ｈ”となる。３入力ＡＮＤゲート７３ｂ−２は、５入力ＡＮＤゲート７３ｂ−１の出力とカウント出力端子Ｑ０及び出力ポートPort２の出力が共に“Ｈ”の場合に“Ｈ”レベルを出力し、それ以外の条件では“Ｌ”レベルを出力する。２入力ＡＮＤゲート７３ｂ−３は、５入力ＡＮＤゲート７３ｂ−１の出力と出力ポートPort１の出力が共に“Ｈ”の場合に“Ｈ”レベルを出力し、それ以外の条件では“Ｌ”レベルを出力する。
【００４１】
３入力ＡＮＤゲート７３ｂ−４は、５入力ＡＮＤゲート７３ｂ−１とカウント出力端子Ｑ１と出力ポートPort３の出力が共に“Ｈ”の場合に“Ｈ”レベルを出力し、それ以外の条件では“Ｌ”レベルを出力する。３入力ＯＲゲート７３ｂ−５は、ＡＮＤゲート７３ｂ−２，７３ｂ−３，７３ｂ−４の論理和を取り、いずれかの出力が“Ｈ”の場合に“Ｈ”レベルを出力し、その３出力いずれも“Ｌ”の場合は“Ｌ”レベルを出力する。２入力ＯＲゲート７３ｂ−６は、ＯＲゲート７３ｂ−５とＰＷＭ出力端子の出力のいずれかが“Ｈ”の場合に“Ｈ”レベルを出力し、その２出力いずれも“Ｌ”の場合に“Ｌ”レベルを出力する。
【００４２】
圧電トランス駆動回路７６は、分周回路７３のカウント出力端子Ｑ６から出力されるパルスにより、ＮＭＯＳ７６ａがＤＣ２４Ｖをスイッチングして圧電トランス７６の１次側に駆動パルスを印加する。分周回路７３のカウント出力端子Ｑ６の出力が“Ｌ”の状態を維持された場合、又はカウント出力端子Ｑ６の出力が不定の場合には、ＮＭＯＳ７６ａが抵抗７６ｂによってプルダウンされているので、圧電トランス７６の１次側に駆動パルスが印加されず、高圧出力は発生しない。
【００４３】
圧電トランス７６は、１次側駆動パルスによって周波数特性に応じた２次側出力を生成する。整流回路７７は、圧電トランス７６の２次側出力電圧をＤＣ電圧に変換し、抵抗８３を介して転写ローラ５に印加する。出力電圧変換手段７８は、分圧抵抗７８ａ，７８ｂによって高圧のＤＣ電圧を分圧（例えば、１／２０４８に分圧）して低電圧（例えば、ＤＣ５Ｖ）に変換し、オペアンプ７８ｃを介してＭＰＵ７２のＡＤＣ入力端子に入力する。これにより、ＤＣ５Ｖから、所定ビット（例えば、１０ビット）の分解能より所定電圧（例えば、１０Ｖ）の分解能を得る。
【００４４】
図４（１）〜（４）は、図２中の分周回路７３におけるカウント出力端子Ｑ６の出力を示すタイミングチャートである。
【００４５】
ＭＰＵ７２の出力ポートPort１＝“Ｌ”、Port２＝“Ｌ”、Port３＝“Ｌ”の場合は、図４（１）に示されるように、“Ｌ”期間６４パルス、“Ｈ”期間６４パルスの１２８分周、１０９．３７５ＫＨｚのパルスをカウント出力端子Ｑ６から出力する。出力ポートPort１＝“Ｈ”の場合には、図４（２）に示されるように、“Ｌ”期間６４パルス、“Ｈ”期間６１パルスの１２５分周、１１２ＫＨｚのパルスをカウント出力端子Ｑ６から出力する。出力ポートPort２＝“Ｈ”の場合には、図４（３）に示されるように、“Ｌ”期間６４パルス、“Ｈ”期間６２パルスの１２６分周、約１１１．１１１ｋＨｚのパルスをカウント出力端子Ｑ６から出力する。出力ポートPort３＝“Ｈ”の場合は、“Ｌ”期間６４パルス、“Ｈ”期間６３パルスの１２７分周、約１１０．２１６ｋＨｚのパルスをカウント出力端子Ｑ６から出力する。
【００４６】
なお、図４中、出力ポートPort１，２，３，４の切換タイミングを基準パルス５クロック目としているが、この切換タイミングはどこであっても構わない。但し、Ｑ６パルス周期の切換は昇圧比を変更することとなるので、高圧出力立ち上げ前のカウンタＩＣ７３ａにおけるクリア端子ＣＬＲ入力が“Ｈ”期間に切り換えるのが望ましい。
【００４７】
図５（１）〜（３）は、図２中のＭＰＵ７２におけるＰＷＭ出力端子の出力を示すタイミングチャートである。
【００４８】
図５（１）は、ＰＷＭ出力端子から出力されるＰＷＭ信号の“Ｈ”期間をシステムクロック１サイクル分設けた場合のタイミングである。この場合の出力ポートPortｌ〜３の出力は“Ｌ”の場合であるが、出力ポートPort１〜３の出力によってカウント出力端子Ｑ６の出力の分周比が異なっても、カウント出力端子Ｑ６の立ち下りを基準とするのは同様である。なお、本実施例１においては、出力制御等を考慮して、カウント出力端子Ｑ６の立ち下がりエッジを基準として設定しているが、立ち下がりエッジより手前のタイミングであっても構わない。
【００４９】
ＰＷＭ端子が“Ｈ”である期間、図２中のＯＲゲート７３ｂ−６を通して、カウンタＩＣ７３ａのクリア端子ＣＬＲに“Ｈ”が入力され、その期間、カウンタＩＣ７３ａのカウントアップが停止して、分周回路７３におけるカウント出力端子Ｑ６の出力の“Ｌ”期間がシステムクロック６５サイクルとなる。
【００５０】
同様に、図５（２）はＰＷＭ出力端子から出力されるＰＷＭ信号の“Ｈ”期間がシステムクロック２サイクルの場合、図５（３）はＨ”期間がシステムクロック１０サイクルの場合を示している。ＭＰＵ７２のプログラムにより、“Ｈ”期間は１，２，３，・・・，ｎ（任意の整数）基準サイクルに設定可能となっている。
【００５１】
図６（１）、（２）は、図５のＰＷＭ出力端子から出力されるＰＷＭ信号の周期を示すタイミングチャートである。
【００５２】
本実施例１では、カウント出力端子Ｑ６から出力される分周パルスの２２パルス毎にＰＷＭ信号を“Ｈ”として、パルス間に遅延が生じるように制御している。図６（１）では、パルス遅延時間はｎｌで示されるシステムクロック１４ＭＨｚの整数倍の時間であり、そのデューティを、図６（２）で示すようにｎ２で示される時間に変更するように可変としている。つまり、遅延時間ｎ１，ｎ２を可変として、この遅延時間ｎ１，ｎ２を設ける間のカウント出力端子Ｑ６の出力のパルス幅を固定として制御している。
【００５３】
本実施例１では、２２パルス、分周比が１２８〜１２５で約２０１〜１９６μsecの期間に遅延時間ｎ１，ｎ２を０〜数μsec設けている。但し、この周期は２２パルスに限らない。周期が長ければ高圧出力の分解能は上がるが、ＰＷＭデューティの切換サイクルが長くなり、負荷変動に対する追随が悪化し、逆に、周期が短ければＰＷＭデューティの切換サイクルが短くなり、負荷変動に対する追随が向上するが、高圧出力の分解能が低くなり、基準パルスの周波数を高くする必要が生じる。立ち上げ時は周期を短くして昇圧時間を短縮し、目標電圧に到達したら周期を長くして出力精度を高くする等の制御をしても良い。
【００５４】
図７−１及び図７−２は、分周比１２８，１２７，１２６及び１２５の場合において２２パルス毎の遅延サイクル（パルス）数０〜６３の場合の高圧出力電圧を示す図である。同様に、図８−１及び図８−２は、分周比１２８，１２７，１２６及び１２５の場合において２２パルス毎の遅延サイクル数６４〜１２７の場合の高圧出力電圧を示す図である。更に、図９は、図７−１、図７−２、図８−１及び図８−２のデータをグラフ化した圧電トランス７６の出力特性図である。
【００５５】
これらの図７−１〜図９に示すように、分周比によって最大出力電圧が変化し、遅延サイクルの増加に伴い高圧出力電圧が上昇する。最大出力電圧に到達した以降は、遅延サイクル数増大に従い、高圧出力は低下する。
【００５６】
（実施例１の高圧電源装置の動作フローチャート）
図１０は、図１、図２の高圧電源装置７０における動作を示すフローチャートである。
【００５７】
本実施例１の高圧電源装置７０では、以下のステップＳ１〜Ｓ１９に従って高圧出力の動作が行われる。
【００５８】
動作が開始されると（ステップＳ１）、ＭＰＵ７２は、シリアル通信により外部機器８０から高圧設定電圧を受信する（ステップＳ２）。ＭＰＵ７２は、ステップＳ２で受信した設定電圧が５ＫＶより大きいか否かを判定し（ステップＳ３）、設定電圧が５ＫＶよりも大きい場合はステップＳ５へ進み、５ＫＶ以下ならステップＳ４ヘ進む。ＭＰＵ７２は、分周比を１２５に設定する（ステップＳ４）。ＭＰＵ７２は、ステップＳ２で受信した設定電圧が６ＫＶより大きいか否かを判定し（ステップＳ５）、設定電圧が６ＫＶより大きい場合はステップＳ７へ進み、６ＫＶ以下ならステップＳ６ヘ進む。
【００５９】
ＭＰＵ７２は、分周比を１２６に設定する（ステップＳ６）。ＭＰＵ７２は、ステップＳ２で受信した設定電圧が７ＫＶより大きいか否かを判定し（ステップＳ７）、設定電圧が７ＫＶより大きい場合はステップＳ９へ進み、７ＫＶ以下ならステップＳ８ヘ進む。ＭＰＵ７２は、ステップＳ８において分周比を１２７に設定し、又、ステップＳ９において分周比を１２８に設定し、ステップＳ１０へ進む。ＭＰＵ７２は、外部機器８０から高圧電源オン（ＯＮ）命令を受信したか否かを判定し（ステップＳ１０）、受信した場合にはステップＳ１１へ進み、受信していない場合は受信待ち状態になる。
【００６０】
分周回路７３は、遅延サイクル＝０にてカウント出力端子Ｑ６から設定分周比のパルスを出力し、圧電駆動回路７６により圧電トランス７６を駆動させる（ステップＳ１１）。出力電圧変換手段７８により高圧出力電圧が分圧され、この分圧された電圧がＭＰＵ７２のＡＤＣ入力端子にて検出される（ステップＳ１２）。
【００６１】
ＭＰＵ７２は、ステップＳ１２で検出された電圧が目標値未満か否かの判定を行い（ステップＳ１３）、未満ならステップ１１４へ進み、目標値以上ならステップＳ１５へ進む。ＭＰＵ７２は、ステップＳ１４において、遅延サイクルを１加算し、システムクロックＣＬＫに同期した図６に示すようなＰＷＭ信号をＰＷＭ出力端子から出力し、ステップＳ１７へ進む。この時、最初のＰＷＭ信号の“Ｈ”レベルの立ち上がりタイミングは、分周されたパルスのエッジに同期する必要はない。
【００６２】
ＭＰＵ７２は、ステップＳ１５において、ステップＳ１２で検出された電圧が目標値より大きいか否かを判定し、大きい場合はステップＳ１６へ進み、大きくない場合はステップＳ１７へ進む。ＭＰＵ７２は、ステップＳ１６において、遅延サイクルを１減算し、ステップＳ１７へ進む。遅延サイクルが負となった場合には０とする。
【００６３】
ＭＰＵ７２は、ステップＳ１７において、外部機器８０から高圧電源オフ（ＯＦＦ）命令を受信したか否かを判定し、受信した場合にはステップＳ１８へ進み、受信していない場合にはステップＳ１２へ戻る。分周回路７３は、ステップＳ１８において、カウンタＩＣ７３ａにおけるカウント出力端子Ｑ６の出力を停止する。ＭＰＵ７２は、ＰＷＭ出力端子の出力を“Ｈ”レベルに維持することにより停止する。これにより、高圧電源装置７０の動作が終了する（ステップＳ１９）。
【００６４】
（実施例１の効果）
本実施例１によれば、次の（ａ）、（ｂ）のような効果がある。
【００６５】
（ａ）  圧電トランス７６を駆動するための駆動パルスにおける任意の周期毎に遅延時間を設け、この遅延時間を可変する構成にしているので、低い周波数のシステムクロックＣＬＫでも十分な分解能の高圧出力を得ることが可能となる。しかも、駆動パルスを可変するための電圧制御発振器等のアナログ回路が不要となるので、分周回路７３及びＭＰＵ７２等をデジタルＩＣ、マイクロコンピュータ、大規模集積回路（以下「ＬＳＩ」という。）等を用いた安価な構成で、圧電トランス７６に対する駆動パルスの生成が可能となる。
【００６６】
（ｂ）  前記（ａ）の効果を有する高圧電源装置７０から出力される高圧のＤＣ電圧を転写ローラ５に印加して転写を行わせるようにしたので、転写された画像の品質を向上できる。
【実施例２】
【００６７】
（実施例２の構成）
本実施例２の高圧電源装置７０における全体の構成は、実施例１を示す図１及び図２と同一であるが、ＭＰＵ７２中の分周回路制御手段７２ｃにおける機能のみが異なる。
【００６８】
（実施例２の動作）
本実施例２の動作については、実施例１と異なる部分のみ説明する。
【００６９】
図１３（１）〜（４）は、図１及び図２における分周回路７３のカウント出力端子Ｑ６から出力されるパルスとＭＰＵ７２におけるＰＷＭ出力端子から出力されるＰＷＭ信号とのタイミングチャートである。
【００７０】
ＰＷＭ出力端子から出力されるＰＷＭ信号は、２２パルス毎の３セットの組にて遅延時間をＴｌ，Ｔ２，Ｔ３と別個に設定するようになっている。図１３（１）では遅延時間Ｔｌ＝Ｔ２＝Ｔ３となっていて、図１３（２）で遅延時間Ｔｌのみ図１３（１）の状態に対して１サイクル遅延時間を増加させ、遅延時間Ｔ２，Ｔ３は図１３（１）と同じ遅延時間としている。図１３（３）では、遅延時間ＴｌとＴ２を図１３（１）の状態に対して１サイクル遅延時間を増加させ、遅延時間Ｔ３は図１３（１）と同じ遅延時間としている。図１３（４）では、図１３（１）に対して遅延時間Ｔｌ，Ｔ２，Ｔ３共に１サイクル遅延時間を増加させている。
【００７１】
以上説明したように、図１３（１）の状態から図１３（２）の状態、図１３（３）の状態、及び図１３（４）の状態と推移していくことにより、圧電トランス７６の出力を実施例１に対して３倍の分解能で制御可能となる。
【００７２】
図１４は、本発明の本実施例２における高圧電源装置７０の動作を示すフローチャートである。
【００７３】
本実施例２１の高圧電源装置７０では、以下のステップＳ２１〜Ｓ４９に従って高圧出力の動作が行われる。
【００７４】
動作が開始されると（ステップＳ２１）、ＭＰＵ７２は、シリアル通信により外部機器８０から高圧設定電圧を受信する（ステップＳ２２）。ＭＰＵ７２は、ステップＳ２２で受信した設定電圧が５ＫＶより大きいか否かを判定し（ステップＳ２３）、大きい場合はステップＳ２５へ進み、５ＫＶ以下ならステップＳ２４ヘ進む。ＭＰＵ７２は、ステップＳ２４において分周比を１２５に設定する。又、ＭＰＵ７２は、ステップＳ２５において、ステップＳ２２で受信した設定電圧が６ＫＶより大きいか否かを判定し、大きい場合はステップＳ２７へ進み、６ＫＶ以下ならステップＳ２６で分周比を１２６に設定する。
【００７５】
ＭＰＵ７２は、ステップＳ２７において、ステップＳ２２で受信した設定電圧が７ＫＶより大きいか否かを判定し、大きい場合はステップＳ２９で分周比を１２８に設定し、７ＫＶ以下ならステップＳ２８で分周比を１２７に設定する。ＭＰＵ７２は、ステップＳ３０において、外部機器８０から高圧電源オン（ＯＮ）命令を受信したか否かを判定し、受信した場合にはステップＳ３１へ進み、受信していない場合は受信待ち状態になる。
【００７６】
分周回路７３は、ステップＳ３１において、設定分周比のパルスで圧電トランス７６を駆動し（遅延サイクル＝０）、ステップＳ３２へ進む。圧電トランス７６から出力された高圧のＡＣ電圧は、整流回路７７で高圧のＤＣ電圧に変換され、この高圧のＤＣ電圧が出力電圧変換回路７８で分圧されて低圧のＤＣ電圧がＭＰＵ７２のＡＤＣ入力端子へ送られる。
【００７７】
ＭＰＵ７２は、送られてきた低圧のＤＣ電圧をＡＤＣ入力端子にて検出し（ステップＳ３２）、ステップＳ３３において、ステップＳ３２で検出された電圧が目標値未満か否かを判定し、未満ならステップＳ３４へ進み、目標値以上ならステップＳ４１へ進む。
【００７８】
ＭＰＵ７２は、ステップＳ３４において、目標値と検出値の差分は１ＫＶ以上か否かを判定し、以上なら遅延サイクルにおける遅延時間Ｔｌ，Ｔ２，Ｔ３全てに６加算し（ステップＳ３７）、未満ならステップＳ３５へ進む。ＭＰＵ７２は、ステップＳ３５において、遅延時間Ｔｌ，Ｔ２，Ｔ３の設定値は同じ（Ｔ１＝Ｔ２＝Ｔ３）か否かを判定し、全て同じなら遅延サイクルにおける遅延時間Ｔ１に１加算（ステップＳ３８）してステップＳ４７進み、異なる場合はステップＳ３６へ進む。
【００７９】
ＭＰＵ７２は、ステップＳ３６において、遅延時間Ｔ２，Ｔ３の設定値が同じで遅延時間Ｔｌの設定値のみ前者２つの設定値より１大きい（Ｔ１＞Ｔ２＝Ｔ３）か否かを判定し、そうであれば遅延サイクルにおける遅延時間Ｔ２に１加算（ステップＳ３９）してステップＳ４７へ進み、そうでなければ遅延サイクルにおける遅延時間Ｔ３に１加算（ステップＳ４０）してステップＳ４７へ進む。
【００８０】
ＭＰＵ４２は、ステップＳ４１において、検出電圧は目標電圧より大きいか否かを判定し、大きければステップＳ４２へ進み、そうでなければステップＳ４７へ進む。ＭＰＵ７２は、ステップＳ４２において、遅延時間Ｔｌ，Ｔ２，Ｔ３の設定値が同じ（Ｔ１＝Ｔ２＝Ｔ３）か否かを判定し、全て同じなら遅延サイクルにおける遅延時間Ｔ３を１減算し（ステップＳ４４）、そうでなければステップＳ４３へ進む。
【００８１】
ＭＰＵ７２は、ステップＳ４３において、遅延時間Ｔ２，Ｔ３の設定値が同じで遅延時間Ｔｌの設定値のみ前者２つの設定値より１大きい（Ｔ１＞Ｔ２＝Ｔ３）か否かを判定し、そうであれば遅延における遅延時間サイクルＴｌを１減算（ステップＳ４５）してステップＳ４７へ進み、そうでなければ遅延サイクルにおける遅延時間Ｔ２を１減算（ステップＳ４６）してステップＳ４７へ進む。
【００８２】
ＭＰＵ７２は、ステップＳ４７において、外部機器８０から高圧電源オフ（ＯＦＦ）命令を受信したか否かを判定し、受信した場合にはステップＳ４８へ進み、そうでない場合はステップＳ３２へ戻る。ステップＳ４８において、カウンタＩＣ７３ａがカウント出力端子からのパルスの出力を停止し、ＭＰＵ７２がＰＷＭ出力端子の出力を“Ｈ”レベルに維持することにより停止する。これにより、高圧電源装置７０の動作が終了する（ステップＳ４９）。
【００８３】
（実施例２の効果）
本実施例２によれば、実施例１とほぼ同様の効果が得られる上に、ある所定パルス（例えば、６６パルス）を３区間に分けて、そのうち１区間ずつ遅延時間をシステムクロックＣＬＫの１サイクルずつ可変することにより、高圧出力の分解能を細かくすることが可能となる。
【００８４】
（比較例）
本発明者が先に提案した高圧電源装置（以下「先の提案の高圧電源装置」という。）を比較例として挙げ、この比較例に対して上記実施例１及び２が優れている点について以下説明する。
【００８５】
図１５は、比較例である先の提案の転写用高圧電源装置における概略の構成を示すブロック図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
【００８６】
この転写用高圧電源装置７０Ａでは、実施例１の発振回路７１及びＭＰＵ７２に代えて、リスクプロセッサ（Reduced  Instruction  Set  Computer、以下「ＲＩＳＣプロセッサ」という。）７２Ａが設けられている。ＲＩＳＣプロセッサ７２Ａは、縮小命令セットコンピュータとも呼ばれ、制御命令の数を減らし、加減算等の単純な処理の組み合わせによって回路を単純化し、演算処理の向上を図った例えば動作周波数１２８ＭＨｚの３２ビットのプロセッサである。ＲＩＳＣプロセッサ７２Ａは、ＡＤＣ等の電圧検知手段７２ａと、出力設定手段７２ｂと、出力設定手段７２ｂによりパルス幅が設定されるＰＷＭ信号等のパルス発生手段７２ｄ等とを有している。
【００８７】
比較例の高圧電源装置７０Ａでは、ＲＩＳＣプロセッサ７２Ａ内のパルス発生手段７２ｄから周波数可変のパルスが出力されると、圧電トランス駆動回路７５により圧電トランス７６が駆動され、高圧のＡＣ電圧が出力される。この高圧のＡＣ電圧は、整流回路７７で高圧のＤＣ電圧に変換され、転写ローラ５へ供給される。
【００８８】
図１６−１及び図１６−２は、図１５の高圧電源装置７０Ａにおける圧電トランス７６の高圧出力を示す図である。図１７は、図１６−１及び図１６−２をグラフにした高圧出力／周波数を示す図である。
【００８９】
ＲＩＳＣプロセッサ７２Ａは、例えば、１２８ＭＨｚのクロックを内部ＰＷＭ又はタイマ等により１１３３分周〜１１９１分周まで１ステップに変更可能である。これにより、圧電トランス駆動回路７５は、１１３ｋＨｚ〜１０７．５ｋＨｚの駆動周波数を得て、圧電トランス７６を駆動することが可能である。
【００９０】
しかしながら、図１５の高圧電源装置７０Ａでは、圧電トランス７６の出力電圧が４．０ＫＶ以上の領域では、駆動パルス周期を１ステップ変更すると、出力電圧が大きく変化してしまう。例えば、分周比を１１６８から１１６９に変更すると、出力電圧は３．９０ＫＶから４．３６ＫＶへと４６０Ｖも変化してしまう。更に、分周比を１１７３から１１７４に変更すると、出力電圧は７．４２ＫＶから８．３６ＫＶへと９４０Ｖも変化してしまう。
【００９１】
このような理由から、比較例の高圧電源装置７０Ａにおいては、圧電トランス７６の効率の高い領域を使用することは困難で、最大出力の半分以下の領域で使用せざるを得なかった。又、従来の巻線トランス等による高圧電源装置では、制御に使用するＭＰＵは８ビットの１０〜２０ＭＨｚ程度の動作周波数であったのに対して、比較例では、１００ＭＨｚ以上の動作周波数の高速のＲＩＳＣプロセッサ７２Ａを使用しているので、放射ノイズ等の対策が必要となってしまっていた。
【００９２】
このような問題を上記実施例１及び２では、巧みに解決して上述したような顕著な作用効果を奏することができる。
【００９３】
（変形例）
本発明は、上記実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば，次の（ａ）〜（ｅ）のようなものがある。
【００９４】
（ａ）  実施例１、２においては、ＭＰＵ７２とカウンタＩＣ７３ａの構成にてＭＰＵ７２のプログラムコードにて動作するように説明したが、ＡＳＩＣ（Application  Specific  Integrated  Circuit、特定用途向け集積回路）等のゲートアレイによって構成しても良い。又、高圧出力指示手段である外部機器８０、ＭＰＵ７２、分周回路７３を１つのＬＳＩ等によって構成しても良い。
【００９５】
（ｂ）  発振回路７１の周波数を１４ＭＨｚとして説明したが、この周波数に限定されるものではない。発振回路７１は、高圧電源装置７０の外部に設けても良い。出力電圧検出手段７２ａは、ＡＤコンバータによって高圧出力を分圧した値を検出するようにしたが、目標電圧との差分を示すような回路構成でも良い。
【００９６】
（ｃ）  分周回路制御手段７２ｃによる遅延時間変更ステップをシステムクロックＣＬＫの１サイクル周期で１ステップずつ変化させているが、メモリ等に遅延時間と出力の関係を保持して目標電圧との差が大きい時にステップ幅を大きくする等しても良い。
【００９７】
（ｄ）  実施例１、２中では、遅延時間を設けるパルスを２２パルス毎に設定したが、数十〜数百μsec周期であれば何パルスでも良い。実施例２では、６６パルス毎に３組、２２パルス毎に遅延時間を設定可能としたが、これは３分割するに限ったものではなく、遅延時間も２２パルス毎に限ったものではない。
【００９８】
（ｅ）  転写ローラ５は、これに印加する高電圧の変動等が転写品質等に大きな影響を及ぼす。そのため、実施例１、２では、転写ローラ５に用いて好適な画像品質等が得られる高圧電源装置７０について説明している。しかし、実施例１、２の高電圧装置７０は、帯電バイアス発生部６１や現像バイアス発生部６２等の他の箇所に設けても所望の効果が得られる。
【図面の簡単な説明】
【００９９】
【図１】本発明の実施例１における高圧電源装置の概略の構成を示すブロック図である。
【図２】図１の高圧電源装置７０における詳細な構成例を示す回路図である。
【図３】図２の高圧電源装置７０の動作を示すタイミングチャートである。
【図４】図２中の分周回路７３におけるカウント出力端子Ｑ６の出力を示すタイミングチャートである。
【図５】図２中のＭＰＵ７２におけるＰＷＭ出力端子の出力を示すタイミングチャートである。
【図６】図５のＰＷＭ出力端子の出力におけるＰＷＭ周期を示すタイミングチャートである。
【図７−１】分周比１２８，１２７，１２６及び１２５の場合において２２パルス毎の遅延サイクル（パルス）数０〜６３の場合の高圧出力電圧を示す図である。
【図７−２】分周比１２８，１２７，１２６及び１２５の場合において２２パルス毎の遅延サイクル（パルス）数０〜６３の場合の高圧出力電圧を示す図である。
【図８−１】分周比１２８，１２７，１２６及び１２５の場合において２２パルス毎の遅延サイクル数６４〜１２７の場合の高圧出力電圧を示す図である。
【図８−２】分周比１２８，１２７，１２６及び１２５の場合において２２パルス毎の遅延サイクル数６４〜１２７の場合の高圧出力電圧を示す図である。
【図９】図７−１、図７−２、図８−１及び図８−２のデータをグラフ化した圧電トランス７６の出力特性図である。
【図１０】図１、図２の高圧電源装置７０における動作を示すフローチャートである。
【図１１】本発明の実施例１における高圧電源装置を用いた画像形成装置を示す構成図である。
【図１２】図１１の画像形成装置１における制御回路の構成を示すブロック図である。
【図１３】図１及び図２における分周回路７３のカウント出力端子Ｑ６から出力されるパルスとＭＰＵ７２におけるＰＷＭ出力端子から出力されるＰＷＭ信号とのタイミングチャートである。
【図１４】本発明の実施例２における高圧電源装置７０の動作を示すフローチャートである。
【図１５】比較例の転写用高圧電源装置における概略の構成を示すブロック図である。
【図１６−１】図１５の高圧電源装置７０Ａにおける圧電トランス７６の高圧出力を示す図である。
【図１６−２】図１５の高圧電源装置７０Ａにおける圧電トランス７６の高圧出力を示す図である。
【図１７】図１６−１及び図１６−２をグラフにした高圧出力／周波数を示す図である。
【符号の説明】
【０１００】
１      画像形成装置
５，５Ｋ，５Ｙ，５Ｍ，５Ｃ      転写ローラ
７０      高圧電源装置
７１      発振回路
７２      ＭＰＵ
７３      分周回路
７４      ＤＣ電源
７５      圧電トランス駆動回路
７６      圧電トランス
７７      整流回路
７８      出力電圧変換手段
８０      外部機器
【図１】
2010107608.tif 000003
【図２】
2010107608.tif 000004
【図３】
2010107608.tif 000005
【図４】
2010107608.tif 000006
【図５】
2010107608.tif 000007
【図６】
2010107608.tif 000008
【図７−１】
2010107608.tif 000009
【図７−２】
2010107608.tif 000010
【図８−１】
2010107608.tif 000011
【図８−２】
2010107608.tif 000012
【図９】
2010107608.tif 000013
【図１０】
2010107608.tif 000014
【図１１】
2010107608.tif 000015
【図１２】
2010107608.tif 000016
【図１３】
2010107608.tif 000017
【図１４】
2010107608.tif 000018
【図１５】
2010107608.tif 000019
【図１６−１】
2010107608.tif 000020
【図１６−２】
2010107608.tif 000021
【図１７】
2010107608.tif 000022