(57)【要約】【課題】温度サイクルに起因するクラックの発生を抑制することができるセラミック電子部品を得る。【解決手段】積層セラミックコンデンサ１０は、セラミック層１４と内部電極１６ａ，１６ｂとを有するセラミック素体１２を含む。セラミック素体１２の対向する端面に、外部端子電極１８ａ，１８ｂを形成する。外部端子電極１８ａ，１８ｂから突出するように、複数の線状導電体２０を形成する。積層セラミックコンデンサ１０を実装基板上に実装する際、線状導電体２０に半田が付着し、外部端子電極１８ａ，１８ｂには半田が付着しない。【選択図】図２
2010114385.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する一対の端面を有するセラミック素体、
前記セラミック素体の前記端面に形成される外部端子電極、および
前記外部端子電極に電気的に接続され、かつ前記外部端子電極の表面から突出するように形成される複数の線状導電体を含む、セラミック電子部品。
【請求項２】
前記線状導電体は、直線状またはバネ状に形成される、請求項１に記載のセラミック電子部品。
【請求項３】
前記線状導電体の長さは、１００〜２０００μｍの範囲であることを特徴とする、請求項１または請求項２に記載のセラミック電子部品。
【請求項４】
前記線状導電体の直径は、１０〜２００μｍの範囲であることを特徴とする、請求項１ないし請求項３のいずれかに記載のセラミック電子部品。
【請求項５】
前記線状導電体は、２００〜４００μｍのピッチで前記外部端子電極に形成される、請求項１ないし請求項４のいずれかに記載のセラミック電子部品。
【請求項６】
前記外部端子電極は、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕまたはこれらの合金で形成され、前記線状導電体は、Ｃｕ、Ｃｕ−Ｓｎ合金、Ｃｕ−Ａｇ合金の中から選ばれる、請求項１ないし請求項５のいずれかに記載のセラミック電子部品。
【請求項７】
前記外部端子電極側において前記線状導電体表面に半田濡れ性の良くない半田回避層が形成され、前記線状導電体の先端側においては前記半田回避層が形成されない、請求項１ないし請求項６のいずれかに記載のセラミック電子部品。
【請求項８】
前記外部端子電極および前記線状導電体の表面に、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕおよびこれらの合金のいずれかによってめっき膜が形成される、請求項１ないし請求項６のいずれかに記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、セラミック電子部品に関し、特にたとえば、セラミック素体と、その両端面に形成される外部端子電極とを有するセラミック電子部品に関する。
【背景技術】
【０００２】
自動車のエンジンなどのパワートレイン系システムを制御したり、エアコンなどのボティ系システムを制御するために、ＥＣＵ（Electrical Control Unit）と呼ばれる制御装置が搭載されている。そして、ＥＣＵには、さまざまな電子部品が実装されている。
【０００３】
たとえば、自動車の場合、エアバッグ点数の増加やシステムのインテリジェント化にともない、１台の自動車に搭載されるＥＣＵの数は増加の一途をたどっている。これに伴い、ＥＣＵおよびそれに実装される電子部品の小型化が要求されており、積層セラミックコンデンサを始めとするセラミック電子部品が多用されるようになってきている。
【０００４】
さらに、最近では、ＥＣＵをエンジンやギアボックスなどの近傍に搭載する傾向があり、セラミック電子部品は、たとえば１５０℃以上といった高温環境での動作が要求されるようになってきている。このように、セラミック電子部品は、これまでより厳しい温度サイクルのもとで使用されるようになっている。
【０００５】
図７は、セラミック電子部品の一例としての積層セラミックコンデンサの内部構造を示す図解図である。積層セラミックコンデンサ１は、セラミック素体２を含む。セラミック素体２は、誘電体材料で形成された複数のセラミック層３を含む。これらのセラミック層３の間には、第１の内部電極４ａおよび第２の内部電極４ｂが形成される。第１の内部電極４ａおよび第２の内部電極４ｂは、セラミック素体２内部において互いに対向するようにして交互に形成される。第１の内部電極４ａおよび第２の内部電極４ｂは、それぞれセラミック素体２の対向する端面に引き出される。セラミック素体２の対向する端面には、それぞれ外部端子電極５ａ，５ｂが形成され、外部端子電極５ａ，５ｂには、それぞれ第１の内部電極４ａおよび第２の内部電極４ｂが接続される。このような積層セラミックコンデンサ１は、図８に示すように、実装基板６上に形成されたランド７に半田付けされる。このとき、２つの外部端子電極５ａ，５ｂとランド７とが、半田８で電気的および機械的に接続される。
【０００６】
積層セラミックコンデンサ１がＥＣＵなどに実装され、外部環境において温度サイクルが生じると、実装基板６の熱膨張・熱収縮に起因する撓み応力などの外部応力が加わり、積層セラミックコンデンサ１のセラミック素体２にクラック９が発生する場合がある。ここで、図８に示すように、クラック９は実装面側における外部端子電極５ａまたは外部端子電極５ｂの端部から発生しやすく、第１の内部電極４ａと第２の内部電極４ｂとが重なり合っている部分にクラック９が発生すると、第１の内部電極４ａと第２の内部電極４ｂの間に空隙が生じる。このような空隙に湿気が侵入すると、電気回路動作時に内部電極４ａ，４ｂ間にかかる電圧により、空隙内でリークが起こり、短絡不良にいたる可能性がある。
【０００７】
そこで、図９に示すように、第１の内部電極４ａと第２の内部電極４ｂとの対向面積を小さくすることにより、外部端子電極５ａ，５ｂの近傍において内部電極４ａ，４ｂの対向部分が形成されないようにして、内部電極４ａ，４ｂの対向部分にクラックが発生しにくくする技術が開示されている（特許文献１参照）。
【０００８】
【特許文献１】特開平６−１６３３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、クラックは、内部電極に直交する向きに発生するとは限らず、斜め方向に向かって延びて発生して、第１および第２の内部電極が重なり合った容量部に進入することもあり得る。特許文献１の構造では、このような斜め方向に発生したクラックに対して、十分に対処することができない。
【００１０】
また、近年においては、有害物質規制の流れを受けて、鉛フリー半田が用いられることが多くなっている。このような鉛フリー半田は、従来の共晶半田に比べて柔軟性に乏しく、温度サイクルが加わると、半田自体にクラックが生じる「半田クラック」という現象が生じることがある。半田クラックが生じると、外部端子電極と実装基板のランドとの間の接続が断たれる恐れがある。
【００１１】
それゆえに、この発明の主たる目的は、温度サイクルに起因するクラックの発生を抑制することができるセラミック電子部品を提供することである。
【課題を解決するための手段】
【００１２】
この発明は、互いに対向する一対の端面を有するセラミック素体と、セラミック素体の端面に形成される外部端子電極と、外部端子電極に電気的に接続され、かつ外部端子電極の表面から突出するように形成される複数の線状導電体とを含む、セラミック電子部品である。
このようなセラミック電子部品において、線状導電体は、直線状またはバネ状に形成することができる。
セラミック電子部品を実装基板に半田付けしたときに、線状導電体が半田付けされ、外部端子電極は半田付けされない。それにより、外部端子電極が実装基板上で線状導電体によって支持された状態となり、温度サイクルによる実装基板の熱膨張・熱収縮による応力が線状導電体で吸収される。
【００１３】
線状導電体の長さは、１００〜２０００μｍの範囲であることが好ましい。
また、線状導電体の直径は、１０〜２００μｍの範囲であることが好ましい。
線状導電体が短すぎると、外部端子電極まで半田付けされてしまい、温度サイクルによって実装基板から加わる応力を吸収できなくなる。線状導電体が長すぎると、半田と外部端子電極との間の距離が大きくなって、実装基板上に取り付けられたセラミック電子部品が不安定となる。
また、線状導電体が細すぎると、線状導電体の強度が小さくなりすぎ、実装基板上に取り付けられたセラミック電子部品が不安定となる。線状導電体が太すぎると、線状導電体の強度が大きくなりすぎ、温度サイクルによって実装基板から加わる応力を吸収しにくくなる。
セラミック素体の大きさに対応して、上述の長さの範囲内および上述の直径の範囲内で線状導電体を選択することにより、実装基板上にセラミック電子部品を半田付けしたときに、温度サイクルによって実装基板から加わる応力を吸収することができる。
【００１４】
線状導電体は、２００〜４００μｍのピッチで外部端子電極に形成されることが好ましい。
線状導電体のピッチが狭すぎると、線状導電体が密集して、実層基板から加わる応力を十分に吸収することができない。また、線状導電体のピッチが広すぎると、半田によって接続される線状導電体の数が少なくなるため、十分な接合性を得ることができず、しかも接続抵抗が大きくなる。それに対して、線状導電体のピッチを２００〜４００μｍの範囲とすることにより、接続抵抗を小さくすることができ、かつ確実な接合性を得ることができる。
【００１５】
外部端子電極は、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕおよびこれらの合金で形成することができ、線状導電体は、Ｃｕ、Ｃｕ−Ｓｎ合金、Ｃｕ−Ａｇ合金の中から選ぶことができる。
たとえば、外部端子電極用の導電性ペーストをセラミック素体の端面に塗布し、この導電性ペーストに線状導電体を突き刺した状態で焼き付けることにより、線状導電体が外部端子電極に固定される。このとき、外部端子電極および線状導電体の材料として上述のような材料を用いることにより、外部端子電極と線状導電体の間の導電性を良好なものとすることができる。
【００１６】
外部端子電極側において線状導電体表面に半田濡れ性の良くない半田回避層が形成され、線状導電体の先端側においては半田回避層が形成されないようにすることができる。
外部端子電極側において線状導電体に半田濡れ性の良くない半田回避層を形成することにより、確実に線状導電体の先端側に半田を付着させることができ、半田回避層が形成された部分の線状導電体が応力吸収用として働く。
【００１７】
外部端子電極および線状導電体の表面に、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕおよびこれらの合金のいずれかによってめっき膜を形成してもよい。
これらの材料によってめっき膜を形成することにより、半田付け性が良好となり、実装基板上に確実に線状導電体を接合することができる。
【発明の効果】
【００１８】
この発明によれば、セラミック電子部品が半田付けされた実装基板において、温度サイクルによって実装基板から加わる応力が、線状導電体によって吸収されるため、セラミック電子部品のセラミック素体にクラックが発生しにくく、半田クラックも発生しにくい。そのため、エンジンなどのパワートレイン系システムの制御などに用いられるＥＣＵなどのような激しい温度サイクルのもとで使用される装置にも、セラミック電子部品を使用することができる。
【００１９】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。
【発明を実施するための最良の形態】
【００２０】
この発明は、たとえば１．０×０．５×０．５ｍｍ〜３．２×２．５×２．５ｍｍサイズのセラミック電子部品に適用される。図１はセラミック電子部品の一例としての積層セラミックコンデンサを示す図解図であり、図２はその内部構造を示す図解図である。積層セラミックコンデンサ１０は、たとえば対向する２つの主面と、対向する２つの側面と、対向する２つの端面とを有する直方体状のセラミック素体１２を含む。直方体状のセラミック素体１２の角部および稜線部は面取りされて、丸みが付けられていることが好ましい。セラミック素体１２は、誘電体セラミック材料で形成された複数のセラミック層１４を含む。セラミック層１４の材料としては、たとえばＢａＴｉＯ3，ＣａＴｉＯ3，ＳｒＴｉＯ3，ＣａＺｒＯ3などを主成分とする誘電体セラミック材料を用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
【００２１】
これらのセラミック層１４の間には、第１の内部電極１６ａおよび第２の内部電極１６ｂが形成される。第１の内部電極１６ａおよび第２の内部電極１６ｂは、セラミック素体１２内において互いに重なり合うようにして、交互に形成される。第１の内部電極１６ａおよび第２の内部電極１６ｂの材料としては、たとえばＮｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどを用いることができる。ここで、内部電極１６ａ，１６ｂ間のセラミック層１４の厚みは、たとえば０．５〜１０μｍとなるように形成される。なお、内部電極１６ａ，１６ｂの両側を覆うセラミック層の厚みは、内部電極１６ａ，１６ｂ間のセラミック層１４の厚みの数倍となるように形成される。
【００２２】
第１の内部電極１６ａは、セラミック素体１２の長手方向の一端側端面に引き出される。また、第２の内部電極１６ｂは、セラミック素体の長手方向の他端側端面に引き出される。セラミック素体１２の長手方向の一端側端面には、第１の外部端子電極１８ａが形成される。第１の外部端子電極１８ａには、第１の内部電極１６ａが電気的に接続される。また、セラミック素体１２の長手方向の他端側端面には、第２の外部端子電極１８ｂが形成される。第２の外部端子電極１８ｂには、第２の内部電極１６ｂが電気的に接続される。第１の外部端子電極１８ａおよび第２の外部端子電極１８ｂは、セラミック素体１２の対向する端面から２つの主面および２つの側面に回り込むように形成される。外部端子電極１８ａ，１８ｂの材料としては、たとえばＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｕまたはこれらの合金を用いることができる。外部端子電極１８ａ，１８ｂの厚みは、１０〜５０μｍとなるように形成される。
【００２３】
第１の外部端子電極１８ａおよび第２の外部端子電極１８ｂから突出するようにして、複数の線状導電体２０が形成される。線状導電体２０は、たとえばＣｕ，Ｃｕ−Ｓｎ合金，Ｃｕ−Ａｇ合金などが用いられるが、ヤング率の低いＣｕを用いることが好ましい。線状導電体２０の長さは１００〜２０００μｍとなるように形成され、線状導電体２０の直径は１０〜２００μｍとなるように形成される。線状導電体２０は、たとえば２００〜４００μｍのピッチで形成される。さらに、外部端子電極１８ａ，１８ｂおよび線状導電体２０には、たとえばＣｕ，Ｎｉ，Ａｕ，Ｓｎなどによってめっき膜が形成されることが好ましい。めっき膜は、１層であってもよいし、複数層形成されてもよい。めっき膜１層当たりの厚みは、１〜１０μｍである。しかしながら、めっき膜は、必ずしも形成される必要はない。
【００２４】
このような積層セラミックコンデンサ１０を作製するために、誘電体材料で形成されたセラミックグリーンシートが準備される。このセラミックグリーンシート上に、導電性ペーストを用いて、第１の内部電極１６ａ用の内部電極パターンおよび第２の内部電極１６ｂ用の内部電極パターンが形成される。これらの内部電極パターンは、たとえばスクリーン印刷などによって、１つのセラミックグリーンシート上に複数形成される。セラミックグリーンシートや導電性ペーストには、バインダや溶剤が含まれるが、これらのバインダや溶剤として、公知のものを使用することができる。
【００２５】
次に、電極パターンの形成されていないセラミックグリーンシートを所定枚数積層し、その上に、第１の内部電極１６ａ用の内部電極パターンが形成されたセラミックグリーンシートと第２の内部電極１６ｂ用の内部電極パターンが形成されたセラミックグリーンシートが交互に積層される。さらに、その上に、電極パターンの形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体が形成される。ここで、必要に応じて、マザー積層体が静水圧プレスなどの手段によって積層方向にプレスされる。
【００２６】
マザー積層体は、所定のサイズにカットされ、両端面にそれぞれ第１の内部電極１６ａ用の内部電極パターンと第２の内部電極１６ｂ用の内部電極パターンとが露出したセラミック積層体が切り出される。ここで、必要に応じて、バレル研磨などにより、セラミック積層体の角部および稜線部に丸みが形成される。このセラミック積層体を９００〜１３００℃で焼成することにより、第１の内部電極１６ａおよび第２の内部電極１６ｂを有するセラミック素体１２が形成される。第１の内部電極１６ａおよび第２の内部電極１６ｂが露出したセラミック素体１２の両端面に、外部端子電極１８ａ，１８ｂ用の導電性ペーストが塗布され、乾燥させられる。
【００２７】
次に、図３（Ａ）に示すように、線状導電体２０のピッチで窪みが形成された金型３０が準備される。そして、図３（Ｂ）に示すように、金型３０の窪みに、線状導電体２０となるリード線３２が嵌め込まれる。さらに、図３（Ｃ）に示すように、金型３０上にスペーサ３４が載置される。このスペーサ３４上において、図３（Ｄ）に示すように、カッター３６によってリード線３２が切断され、所定の長さの線状導電体２０が形成される。線状導電体２０の直径および長さは、セラミック素体１２のサイズに応じて、適当な寸法が選択される。
【００２８】
次に、スペーサ３４を外すことにより、図３（Ｅ）に示すように、金型３０の表面に線状導電体２０の一部が突出した状態となる。そして、図３（Ｆ）に示すように、外部端子電極１８ａ，１８ｂ用の導電性ペースト４０が塗布されたセラミック素体１２が、吸引チャック４２などによって金型３０上に運ばれてくる。セラミック素体１２は金型３０側に移動させられ、図３（Ｇ）に示すように、その端面に塗布された導電性ペースト４０が線状導電体２０に押し付けられる。それにより、図３（Ｈ）に示すように、導電性ペースト４０に線状導電体２０が突き刺さった状態となる。この状態で、７００〜９００℃で導電性ペースト４０を焼き付けることにより、表面から線状導電体２０が突出した外部端子電極１８ａ，１８ｂが形成される。さらに、必要に応じて、外部端子電極１８ａ，１８ｂおよび線状導電体２０にめっき膜が形成される。
【００２９】
この積層セラミックコンデンサ１０は、図４に示すように、実装基板５０に形成されたランド５２に半田付けされる。このとき、積層セラミックコンデンサ１０の外部端子電極１８ａ，１８ｂには、突出した線状導電体２０が形成されているため、図５に示すように、半田５４は線状導電体２０の先端側に付着し、外部端子電極１８ａ，１８ｂには付着しない。したがって、積層セラミックコンデンサ１０は、線状導電体２０によってランド５２に電気的に接続されるとともに、実装基板５０上に機械的に支持される。
【００３０】
この積層セラミックコンデンサ１０は、たとえばエンジンなどのパワートレイン系システムを制御するためのＥＣＵなどのような激しい温度サイクルのもとで使用する装置に実装することができる。このような激しい温度サイクルのもとで、実装基板５０が膨張・収縮することにより、積層セラミックコンデンサ１０に応力がかかる。しかしながら、この積層セラミックコンデンサ１０では、線状導電体２０の先端側が半田５４で固定され、外部端子電極１８ａ，１８ｂが半田５４で固定されていないため、積層セミックコンデンサ１０にかかる応力が、外部端子電極１８ａ，１８ｂと半田５４との間の線状導電体２０によって吸収される。そのため、セラミック素体１２にあまり応力がかからず、セラミック素体１２にクラックなどが発生しにくい。また、積層セラミックコンデンサ１０が強固にランド５２に固定されていないため、半田５４自体にもクラックが発生しにくい。したがって、従来の共晶半田に比べて柔軟性に乏しい鉛フリー半田を用いることができる。
【００３１】
このような効果を得るためには、線状導電体２０の長さが１００〜２０００μｍの範囲にあることが好ましい。線状導電体２０が短すぎると、外部端子電極１８ａ，１８ｂにも半田５４が付着し、応力を吸収する効果が得られない。また、線状導電体２０が長すぎると、外部端子電極１８ａ，１８ｂと半田５４との間の距離が大きくなって、積層セラミックコンデンサ１０を実装基板５０上に実装したときに、安定した支持を行うことができない。
【００３２】
また、線状導電体２０の直径は、１０〜２００μｍの範囲にあることが好ましい。線状導電体２０が細すぎると、線状導電体２０の強度が小さくなり、実装基板５０上で安定して積層セラミックコンデンサ１０を支持することができない。さらに、線状導電体２０が太すぎると、線状導電体２０の強度が大きくなり、応力を吸収する効果が小さくなる。
【００３３】
線状導電体２０のピッチは、２００〜４００μｍの範囲にあることが好ましい。線状導電体２０のピッチが狭すぎると、線状導電体２０が密集して、十分に応力を吸収することができない。また、線状導電体２０のピッチが広すぎると、半田５４によって接続される線状導電体２０の数が少なくなるため、十分な接合性を得ることができず、しかも接続抵抗が大きくなる。それに対して、線状導電体２０のピッチを２００〜４００μｍの範囲とすることにより、接続抵抗を小さくすることができ、かつ確実な接合性を得ることができる。
【００３４】
また、線状導電体２０の材料として、Ｃｕ，Ｃｕ−Ｓｎ合金，Ｃｕ−Ａｇ合金などが用いられるが、ヤング率が高い材料を用いると、応力を吸収する効果が小さくなる。そのため、線状導電体２０の材料としては、ヤング率の小さいＣｕを用いることが好ましい。
【００３５】
２×１．２５×１．２５ｍｍのチップサイズの積層セラミックコンデンサについて、実装基板上のランドに半田付けを行って、温度サイクルを有する環境下におき、クラックの発生の有無を調べた。積層セラミックコンデンサとして、従来の線状導電体のない外部端子電極を有する積層セラミックコンデンサ１０個と、本発明の線状導電体が突出した外部端子電極を有する積層セラミックコンデンサ１０個について、実装基板上のランドに半田付けを行った。そして、−５５℃〜１５０℃の間を往復する温度サイクルを１０００サイクル印加した。ここで、本発明の積層セラミックコンデンサに用いた線状導電体の材質はＣｕであり、長さは８００μｍであり、直径は５０μｍであり、線状導電体のピッチは３００μｍである。その結果、従来の積層セラミックコンデンサでは、４個について半田クラックが発生したが、本発明の積層セラミックコンデンサでは、半田クラックの発生はみられなかった。
【００３６】
さらに、図６に示すように、外部端子電極１８ａ，１８ｂ側において、線状導電体２０の表面に半田回避層６０が形成されてもよい。半田回避層６０は、線状導電体２０に半田濡れ性の良くない材料でめっき処理することなどによって形成される。この場合、図３（Ｅ）に示すように、金型３０から線状導電体２０の一部が突出した状態で、半田濡れ性の良くない材料を用いて線状導電体２０の突出部にめっき処理することにより、半田回避層６０を有する外部端子電極１８ａ，１８ｂを得ることができる。半田濡れ性の良くない材料としては、たとえばクロムやアルミニウムなどが考えられる。
【００３７】
このような積層セラミックコンデンサ１０では、実装基板５０に実装する際に、半田回避層６０に溶融した半田が付着せず、確実に線状導電体２０の先端側に半田５４を付着させることができる。したがって、温度サイクルによって実装基板５０から受ける応力を確実に吸収することができる。
【００３８】
さらに、線状導電体２０の形状としては、直線状だけでなく、バネ状に形成されてもよい。線状導電体２０をバネ状に形成することにより、さらに効率的に、実装基板５０から受ける応力を吸収することができる。
【００３９】
なお、上述の実施形態においては、積層セラミックコンデンサ１０について説明したが、この発明は、セラミック素体１２の両端面に外部端子電極１８ａ，１８ｂが形成された他のセラミック電子部品に適用することができる。たとえば、セラミック層１４の材料として、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミック、フェライトなどの磁性体セラミックなどを用いることができる。圧電体セラミックを用いた場合には、圧電部品として機能するセラミック電子部品を得ることができる。また、半導体セラミックを用いた場合には、サーミスタとして機能するセラミック電子部品を得ることができる。さらに、磁性体セラミックを用いた場合には、インダクタとして機能するセラミック電子部品を得ることができる。
【００４０】
なお、セラミック電子部品の種類によって、内部電極の形状も変更される。たとえば、インダクタの場合、セラミック層１４上にコイル導体が形成され、隣接するコイル導体がセラミック層１４に形成されたビアホールによって接続される。さらに、セラミック電子部品の種類によっては、セラミック素体１２は積層体である必要はなく、ブロック状のものであってもよい。
【図面の簡単な説明】
【００４１】
【図１】この発明のセラミック電子部品の一例としての積層セラミックコンデンサを示す図解図である。
【図２】図１に示す積層セラミックコンデンサの内部構造を示す図解図である。
【図３】（Ａ）〜（Ｈ）は、図１および図２に示す積層セラミックコンデンサの外部端子電極に線状導電体を形成する工程を示す図解図である。
【図４】図１に示す積層セラミックコンデンサを実装基板に取り付けた状態を示す図解図である。
【図５】図４に示す積層セラミックコンデンサを取付け状態における外部端子電極と線状導電体と半田との関係を示す図解図である。
【図６】半田回避層を形成した線状導電体の半田付け状態を示す図解図である。
【図７】従来の積層セラミックコンデンサの一例を示す図解図である。
【図８】図７に示す従来の積層セラミックコンデンサにクラックが発生した状態を示す図解図である。
【図９】図８に示すクラックによる問題を解決した積層セラミックコンデンサの例を示す図解図である。
【符号の説明】
【００４２】
１０  積層セラミックコンデンサ
１２  セラミック素体
１４  セラミック層
１６ａ  第１の内部電極
１６ｂ  第２の内部電極
１８ａ  第１の外部端子電極
１８ｂ  第２の外部端子電極
２０  線状導電体
５０  実装基板
５２  ランド
５４  半田
６０  半田回避層
【図１】
2010114385.tif 000003
【図２】
2010114385.tif 000004
【図３】
2010114385.tif 000005
【図４】
2010114385.tif 000006
【図５】
2010114385.tif 000007
【図６】
2010114385.tif 000008
【図７】
2010114385.tif 000009
【図８】
2010114385.tif 000010
【図９】
2010114385.tif 000011