(57)【要約】【課題】発振動作を安定化し、かつスイッチング周波数変動、特に交流電源の実効値の変化による変動を抑制することができる力率改善回路の制御方式を提供する。【解決手段】制御回路は、昇圧された直流出力電圧Voを一定電圧に制御するために、直流出力電圧Voと直流出力電圧指令値Vrefとの差を増幅する電圧誤差増幅器11を備え、電圧誤差増幅器11の出力信号と整流ブリッジ3の出力電圧Vdの検出電圧との積を乗算器12で演算して入力電流Iinを正弦波状に制御するための電流指令値Viを生成する。また、スイッチ素子6に流れるインダクタ電流を検出する電流検出抵抗9の発生電圧と乗算器12の出力信号Viとの大小を比較するコンパレータ13と、電圧Vdに応じてスイッチ素子6のオフ期間を設定するタイマー回路15で設定したオフ期間の終了後にスイッチ素子6のオフタイミングを設定するR-S FF回路14を備えている。【選択図】図１
2010114993.tif 000002
【特許請求の範囲】
【請求項１】
交流電源電圧を全波整流する整流ブリッジの出力に、インダクタ，スイッチ素子，ダイオードまたは同期整流用スイッチ素子，およびコンデンサを備える昇圧回路を接続し、前記スイッチ素子、または前記スイッチ素子および前記同期整流用スイッチ素子のオンオフにより交流電源側からの入力電流を正弦波状に制御する力率改善回路において、
前記昇圧回路の直流出力電圧またはその分圧と基準電圧との差を増幅した電圧誤差信号を出力する電圧誤差増幅器と、
前記電圧誤差信号および前記整流ブリッジの出力電圧に応じて前記入力電流を正弦波状に制御するための信号を出力する電流指令値生成回路と、
前記インダクタに流れる電流を検出したインダクタ電流信号と前記電流指令値生成回路の出力信号との大小を比較するコンパレータと、
前記スイッチ素子のオフ期間を設定するタイマー回路と、
該タイマー回路で設定したオフ期間の終了後に前記スイッチ素子のオンタイミングを設定し、前記コンパレータの出力信号により前記インダクタ電流信号が前記電流指令値生成回路の出力信号に達したことを検出すると前記スイッチ素子のオフタイミングを設定するリセット・セット型フリップフロップ回路を備え、
前記タイマー回路は、前記整流ブリッジの出力電圧のピーク値又は平均値，若しくは前記交流電源の実効値のいずれかに比例したオフ期間を生成することを特徴とする力率改善回路の制御方式。
【請求項２】
前記タイマー回路は、前記スイッチ素子のスイッチング周波数の最大値を制限する最大周波数制限回路を備えることを特徴とする請求項１に記載の力率改善回路の制御方式。
【請求項３】
前記タイマー回路は、前記スイッチ素子のスイッチング周波数の最小値を制限する最小周波数制限回路を備えることを特徴とする請求項１または２に記載の力率改善回路の制御方式。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流電源から安定化された直流出力を得るためのスイッチング電源に関し、特に、交流電源に流出する高調波電流を抑制する力率改善（PFC：Power Factor Correction）回路の制御方式に関するものである。
【背景技術】
【０００２】
スイッチング電源では、交流電源に流出する高調波電流の抑制のため、整流ブリッジ、インダクタ、スイッチ素子、ダイオードまたは同期整流用スイッチ素子、コンデンサを備える昇圧チョッパを用いた力率改善回路が幅広く適用されている。特に、数百ワットクラスのスイッチング電源では、インダクタに流れる電流極性が常に正となる連続モードで動作するようにスイッチング素子のオンオフタイミングを制御する方式が一般的である。従来の連続モード動作の力率改善回路では、主として平均電流制御方式やピーク電流制御方式などによる制御が行なわれている。
【０００３】
従来の平均電流制御方式の制御回路を図４に示す。この方式では、直流出力電圧Voを安定化しながら交流電源１側に流れる電流を正弦波状に制御するために、直流出力電圧Voと電圧指令値Vrefとの電圧誤差増幅信号を電圧誤差増幅器11で生成し、この電圧誤差増幅信号と整流ブリッジの出力電圧Vdを乗算器12で乗算した信号を電流指令値Viとしている。
【０００４】
また、インダクタ電流ILを電流検出抵抗9で検出したインダクタ電流信号と電流指令値Viとの電流誤差増幅信号を電流誤差増幅器17で生成し、この電流誤差増幅信号とキャリア信号生成回路19が生成・出力する周波数一定の鋸歯状もしくは三角波のキャリア信号との大小関係をコンパレータ18で比較してスイッチ素子6のゲートに印加する制御信号Vgを生成し、これによりスイッチ素子6のオンオフタイミングを制御する。なお、図４の電圧誤差増幅器11と電流誤差増幅器17にはその入出力間に帰還定数設定回路が接続されるが、図４では帰還定数設定回路の記載を省略している。
【０００５】
次に、従来のピーク電流制御方式の制御回路を図５に示す。なお、図５に示されるピーク電流制御方式の制御回路に相当する公知例として、以下に示す特許文献１を挙げることができる。図４に示した平均電流制御方式と図５に示すピーク電流制御方式の構成の違いは、前者（図４に示す平均電流制御方式）は電流誤差増幅信号とキャリア信号生成回路19の出力であるキャリア信号との大小比較でスイッチ素子6のオンオフタイミングを決定するのに対して、後者（図５に示すピーク電流制御方式）は一定周波数のパルス発生回路20の出力信号でスイッチ素子6をオンさせ、インダクタ電流ILを電流検出抵抗9で検出したインダクタ電流信号が電流指令値Viに達したことをコンパレータ13で検出してオフさせる点であり、図５に示すピーク電流制御方式では図４に示す電流誤差増幅器17が不要となる。なお、図５に示すピーク電流制御方式では、電圧誤差増幅器11に接続する帰還定数設定回路は図４と同様にその記載を省略している。
【０００６】
上記した図５に示すピーク電流制御方式の制御回路でパルス発生回路20の出力信号を一定周波数にする場合には、サブハーモニック発振と呼ばれる不安定発振動作が発生するという課題があり、特許文献２ではこの対策として入力電圧に応じたスロープ補償を行なっている。
【０００７】
一方、特許文献３には、スイッチ素子のオフ時間を固定することにより、スロープ補償することなく安定した発振動作が可能な制御方式が開示されている。この方式では、インダクタ電流信号が電流指令値を超えたタイミングを検出し、このタイミングで単安定マル
チバイブレータを用いて固定時間幅の微小オフ時間を生成している。
【０００８】
また、特許文献４には、力率の向上を行なうとともに、スイッチングのオフタイムを、交流入力電圧の整流電圧が大きいときは長く、整流電圧が小さいときは短くするＡＣ−ＤＣコンバータが開示されている。このＡＣ−ＤＣコンバータは、交流電源周波数の１サイクル内で時々刻々スイッチングのオフタイムを変更するものであり、整流電圧をリアルタイムで測定し、それに対応してスイッチングのオフタイムを変更している。
【特許文献１】特開２００１−２８８７７号公報
【特許文献２】実開平５−９１８７号公報（図１）
【特許文献３】特公平８−３２１８２号公報（図１）
【特許文献４】特開平８−１６８２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記図４に示した従来の平均電流制御方式では、２つの誤差増幅器が必要であり、制御回路の規模が大きいことや帰還定数の調整が複雑であるといった課題がある。
また上記図５に示した従来のピーク電流制御方式では、誤差増幅器は１つであり、制御回路規模は小さくできるが、連続モードで動作させる場合、安定した発振動作をさせるためには交流電源の電圧に応じてスロープ補償値を変化させなければならず、回路が複雑となるという課題がある。
【００１０】
また上記特許文献３の制御方式では、交流電源の位相θにしたがってスイッチング周波数が変化する。電流連続モードでは、交流電源の電圧実効値をVac、直流出力電圧Vo、スイッチ素子がオンしているオン期間をTon、スイッチ素子がオフしているオフ期間をToffとした場合、インダクタ電流が常に零以上となる連続モードでは、１スイッチングサイクルでの入力電圧Vin、出力電圧Voの変化を無視すると、オン期間Tonのインダクタ電流増加分とオフ期間Toffのインダクタ電流減少分が一致するため、以下の式（１），（２）が成り立つ。なお、以下において√2は２の平方根を意味している。
【００１１】
Ton・Vin ＝ Toff・（Vo − Vin）    （１）
また、
Vin ＝ √2・Vac・sinθ              （２）
一方、スイッチング周波数fsは、以下の式（３）となる。
【００１２】
fs ＝ 1 / ( Ton ＋ Toff )          （３）
そこで、式（３）に上記式（１），（２）を代入すると、スイッチング周波数fsは以下の式（４）のように表される。
【００１３】
fs ＝ (√2・Vac・sinθ／Vo)×( 1 ／Toff )    （４）
上記式（４）から分かるように、位相（θ）0°のときfsが最小となり、位相90°のときfsが最大となる。特に、オフ期間Toffが固定のため、交流電源電圧が高くなるほど最大スイッチング周波数が増大し、変換効率低下の懸念がある。変換効率向上のためには、どのような交流電源電圧に対しても（例えば100V系でも200V系でも）最大周波数が変わらないことが望ましいが、上記特許文献３の制御方式ではこれを実現することができない。
【００１４】
また上記引用文献４には、交流電源の電圧が100V系でも200V系でも、さらには何らかのトラブルで交流電源の電圧が変動しても、最高周波数が変わらないようにすることの方策や、また最高周波数が変わらないようにするために、供給される交流電源のピーク値や平均値を検出することの必要性についてなんら言及していない。
【００１５】
そこで本発明は、発振動作を安定化し、かつスイッチング周波数変動、特に交流電源の実効値の変化による変動を抑制することができる力率改善回路の制御方式を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の力率改善回路の制御方式は、
交流電源電圧を全波整流する整流ブリッジの出力に、インダクタ，スイッチ素子，ダイオードまたは同期整流用スイッチ素子，およびコンデンサを備える昇圧回路を接続し、前記スイッチ素子、または前記スイッチ素子および前記同期整流用スイッチ素子のオンオフにより交流電源側からの入力電流を正弦波状に制御する力率改善回路において、
前記昇圧回路の直流出力電圧またはその分圧と基準電圧との差を増幅した電圧誤差信号を出力する電圧誤差増幅器と、
前記電圧誤差信号および前記整流ブリッジの出力電圧に応じて前記入力電流を正弦波状に制御するための信号を出力する電流指令値生成回路と、
前記インダクタに流れる電流ILを検出したインダクタ電流信号と前記電流指令値生成回路の出力信号との大小を比較するコンパレータと、
前記スイッチ素子のオフ期間を設定するタイマー回路と、
該タイマー回路で設定したオフ期間の終了後に前記スイッチ素子のオンタイミングを設定し、前記コンパレータの出力信号により前記インダクタ電流信号が前記電流指令値生成回路の出力信号に達したことを検出すると前記スイッチ素子のオフタイミングを設定するリセット・セット型フリップフロップ回路を備え、
前記タイマー回路は、前記整流ブリッジの出力電圧のピーク値又は平均値，若しくは前記交流電源の実効値のいずれかに比例したオフ期間を生成することを特徴とするものである。
【００１７】
また本発明は、上記力率改善回路の制御方式において、前記タイマー回路の一態様として、前記スイッチング素子のスイッチング周波数の最大値を制限する最大周波数制限回路を備えることを特徴とするものである。
【００１８】
また本発明は、上記力率改善回路の制御方式において、前記タイマー回路の一態様として、さらに前記スイッチング素子のスイッチング周波数の最小値を制限する最小周波数制限回路を備えることを特徴とするものである。
【発明の効果】
【００１９】
この発明によれば、簡素な制御回路で安定した発振動作が可能となる。またこの発明によれば、スイッチング周波数の変動、特に交流電源のピーク値，平均値，若しくは実効値の変化による変動を抑制することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、発明を実施するための最良の形態を、図面を参照しながら説明する。
図１は、本発明の実施形態に係る力率改善回路の制御方式の回路構成を示す図である。図１において力率改善を適用したスイッチング電源の主回路は、ノイズフィルタ2を介して入力される交流電源1の電圧を全波整流する整流ブリッジ3の出力に、インダクタ5、スイッチ素子6、ダイオード7および平滑コンデンサ8からなる昇圧回路を接続して構成される。またコンデンサ4はスイッチ素子6のスイッチングによるスイッチングノイズを吸収するためのものであり、電流検出抵抗9はスイッチ素子6に流れる電流を検出する。なお、ダイオード7は同期整流用トランジスタに置き換えてもよい。その場合、当該同期整流用トランジスタは、スイッチ素子6と相補的にオンオフさせればよい。
【００２１】
そして制御回路は、昇圧された直流出力電圧Voを一定電圧に制御するために、直流出力
電圧Voの検出電圧（（Voそのもの、もしくは分圧などしてVoをレベルシフトしたもの）と直流出力電圧指令値Vrefとの差を増幅する電圧誤差増幅器11を備え、電圧誤差増幅器11の出力信号と整流ブリッジ3の出力電圧Vdの検出電圧（Vdそのもの、もしくは分圧などしてVdをレベルシフトしたもの）との積を乗算器12で演算して入力電流Iinを正弦波状に制御するための電流指令値Viを生成する。
【００２２】
さらに、インダクタ5のインダクタ電流が電流検出抵抗9に流れることにより電流検出抵抗9に発生する電圧をインダクタ電流信号とし、当該インダクタ電流信号と上述した乗算器12の出力信号Viとの大小を比較するコンパレータ13と、スイッチ素子6のオフ期間を設定するタイマー回路15で設定したオフ期間の終了後にスイッチ素子6のオンタイミングを設定し、コンパレータ13の出力信号により前記インダクタ電流信号が前記電流指令値生成回路の出力信号に達したことを検出するとスイッチ素子6のオフタイミングを設定するリセット・セット型フリップフロップ(Reset Set Type Flip-Flop)回路14、およびドライバ16を備えている。なお、図１では、電圧誤差増幅器11に接続する帰還定数設定回路（例えば、Ｃ，Ｒの直並列回路）はその記載を省略している。また、電流検出抵抗9はスイッチ素子6がオンしてからオフするまでの期間のインダクタ電流を検出できれば、接続位置を変更してもよい。また、電流検出抵抗9の代わりにカレントトランス(図示せず)を用いてインダクタ電流を検出する構成にしてもよい。
【００２３】
ここで、タイマー回路15で設定するオフ期間Toffについて説明すると、本発明の実施形態に係る力率改善回路の制御方式では、上記した式（４）右辺のオフ期間Toffを整流ブリッジ3の出力電圧Vdに応じて可変させることで、上記した式（４）に示すスイッチング周波数fsの制御を可能とするものである。このタイマー回路15の具体的な構成例については後述する。
【００２４】
また上記した式（４）から分かるように、交流電源の実効値Vacに比例してオフ期間Toffを増減させることで、位相90°の周波数、すなわち最高周波数を実効値Vacに依らずに一定とすることができる。なお、整流ブリッジ3の出力電圧Vdは整流ブリッジ3を全波整流ブリッジとしたことから、整流ブリッジ3の出力電圧Vdの実効値は交流電源の実効値Vacと等しいことは言うまでもない。
【００２５】
また、整流ブリッジ3の出力電圧Vdの平均値Vavは、以下の式（５）で表すことができる。
Vav ＝ √2・Vac ×( 2 ／π )    （５）
また、整流ブリッジ3の出力電圧Vdのピーク値Vpは、以下の式（６）で表すことができる。
【００２６】
Vp ＝ √2・Vac                  （６）
上記式（５）、式（６）は、いずれも実効値Vacに比例することから、オフ期間Toffは、交流電源の実効値、整流ブリッジ3の出力電圧Vdの平均値、ピーク値のいずれかに比例させれば良いことがわかる。なお、整流ブリッジ3の出力電圧Vdに比例させる手法として、アナログ的な演算を用いる手法、または、Ａ／Ｄコンバータを用いたデジタル的な演算を用いる手法、を適宜採用することができる。
【００２７】
図２は、図１に示したタイマー回路15の具体的な構成例を示す図である。また、図３は、図２に示すタイマー回路15の動作波形を示す図である。
図２においてタイマー回路は、ピークホールド回路15cを設け、整流ブリッジ3の出力電圧Vdを抵抗15a,１５bにより分割した電圧Vdｍを取り出し、これをピークホールド回路15cに与えてピーク値を保持し、ピークホールド値Vpを出力する。ピークホールド回路15cは、オペアンプ15c1，15c2と、ダイオード15c3と、コンデンサ15c4とを備えて構成されてい
る。ピークホールド回路15cから出力されたピークホールド値Vpは、コンパレータ15dでコンデンサ15gにチャージされたチャージ電圧Vcと比較され、チャージ電圧Vcがピークホールド値Vpよりも高くなったら図１に示すリセット・セット型フリップフロップ回路(RS FF)14にセットパルスVsを出力する。定電流源15fはコンデンサ15gへチャージ電流を供給し、コンデンサ15gにチャージされた電荷は、スイッチ素子15eが導通した際に放電される。スイッチ素子15eは、図１に示すスイッチ素子6をオンオフする制御信号Vgに同期してオンオフされる。
【００２８】
図１における交流電源電圧が変動した場合には、整流ブリッジ3の出力電圧Vdを抵抗分割した電圧Vdｍも変動し、ピークホールド回路15cは変動の最大値でピークホールドし、ピークホールド値Vpを出力する。
【００２９】
これを図３に示すタイマー回路の動作波形で説明すると、図３に示す現在のピークホールド値Vpに対して、上記した変動によりピークホールド値Vpが高くなった場合には、高くなったピークホールド値Vpをコンデンサ15gにチャージされたチャージ電圧Vcが超えるタイミングが右にずれ、その結果、セットパルスVsおよびスイッチ素子6をオンオフする制御信号Vgも右にずれ、スイッチ素子6をオンオフする制御信号Vgのロー（Low）レベル期間が長くなる。つまり、スイッチ素子6のオフ期間Toffが長くなることになり、上記した式（４）から分かるように、スイッチング周波数fsが低下することになる。逆に図３に示す現在のピークホールド値Vpに対して、上記した変動によりピークホールド値Vpが低くなった場合には、スイッチ素子6をオンオフする制御信号Vgのローレベル期間が短くなり、スイッチ素子6のオフ期間Toffが短くなることで、スイッチング周波数fsが上昇することになる。
【００３０】
このようにして図１に示したタイマー回路15は、スイッチ素子6のオフ期間を設定し、これによりスイッチング周波数fsを制御することが可能となる。
なお、交流電圧変動が頻発するような場合には、図２に示すピークホールド回路15cを２回路設け、交流周期半サイクル毎に交互にコンデンサ15c4を放電し、放電していない方のコンデンサ15c4の出力をピークホールド値Vpとして選択して出力するように構成すれば良い。この放電ため、上記コンデンサ15c4には、並列にリセットトランジスタ(図示せず)を接続すれば良い。
【００３１】
また図２に示すタイマー回路15は、ピーク値を検出して制御する場合を説明したが、平均電流を求めて制御する場合は、図２に示すタイマー回路のピークホールド回路15cの代わりに、ローパスフィルタを設ければよい。
【００３２】
さらに、整流ブリッジ3の出力電圧Vdに比例させる手法として、上述したように、Ａ／Ｄコンバータを用いてデジタル的な演算を用いる手法の例としては、図２に示すタイマー回路における、信号VpもしくはVdmをA/Dコンバータ(図示せず)で読み取り、後はDSP(Digital Signal Processor)(図示せず)を含むマイクロプロセッサ(図示せず)で処理する。また信号Vdmを読み取る場合は、マイクロプロセッサ(図示せず)で平均値もしくは最大値を求める演算処理も行ない、処理により求められた時間（オフ期間Toff）が経過すると、マイクロプロセッサのポートから上述のリセット・セット型フリップフロップ回路14へセットパルスVsが出力されるようにすれば良い。
【００３３】
以上までに説明したことを総括すると、上記した式（４）が成立するのは連続モードであり、軽負荷になって断続モード(不連続モード)になるとスイッチング周波数は最大で1／Toffとなる。そこで、スイッチング周波数の最大値を制限する回路をタイマー回路15に設けることにより、スイッチング損失増加による変換効率の低下を抑制することができる。たとえば、最大周波数に対応する最小周期を生成する最小周期生成タイマーを設け、当
該最小周期生成タイマーの出力T1と上記図２に示したリセット・セット型フリップフロップ回路14へのセットパルスVsとの論理積（ＡＮＤ論理）をとった信号Vs2を、改めてリセット・セット型フリップフロップ回路14へのセットパルスVs2とすれば良い。
【００３４】
また、上記した式（４）では、位相0°付近で周波数がほぼ零となるため、スイッチング周波数がノイズフィルタ2のカットオフ周波数を下回るとノイズ低減効果が無くなる。したがって、スイッチング周波数の最小値を制限する回路をタイマー回路15に設けることにより、極端なスイッチング周波数の低下を抑制することができる。たとえば、最小周波数に対応する最大周期を生成する最大周期生成タイマーを設け、当該最大周期生成タイマーの出力T2と上述したリセット・セット型フリップフロップ回路14へのセットパルスVs2との論理和（ＯＲ論理）をとった信号Vs3を、改めてリセット・セット型フリップフロップ回路14へのセットパルスVs3とすれば良い。もしくは、最初にリセット・セット型フリップフロップ回路14へのセットパルスVsと上述した最大周期生成タイマーの出力T2の論理和（ＯＲ論理）をとり、次に論理和（ＯＲ論理）出力と最小周期生成タイマーの出力T1とで論理積（ＡＮＤ論理）をとるようにしても良い。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態に係る力率改善回路の制御方式の回路構成を示す図である。
【図２】図１に示したタイマー回路の具体的な構成例を示す図である。
【図３】図２に示すタイマー回路の動作波形を示す図である。
【図４】従来の連続モード動作の力率改善回路における平均値電流制御方式の制御回路例を示す図である。
【図５】従来の連続モード動作の力率改善回路におけるピーク電流制御方式の制御回路例を示す図である。
【符号の説明】
【００３６】
１  交流電源
２  ノイズフィルタ(Noise Filter)
３  整流ブリッジ(Rectifier Bridge)
４  コンデンサ(Condenser)
５  インダクタ(Inductor)
６  スイッチ素子(Switching Element)
７  ダイオード(Diode)
８  平滑コンデンサ(Smoothing Condenser)
９  電流検出抵抗(Current Detect Resistor)
10  負荷(Load)
11  電圧誤差増幅器(Voltage Error Amp.)
12  乗算器(Multiplier)
13  コンパレータ(Comparator)
14  RSフリップフロップ回路(Reset Set Type Flip-Flop)
15  タイマー回路(Timer Circuit)
16  ドライバ(Driver)
17  電流誤差増幅器(Current Error Amp.)
18  コンパレータ(Comparator)
19  キャリア信号生成回路(Carrier Signal Generator)
20  パルス発生回路(Pulse Generator)
15a，15b  抵抗
15c  ピークホールド回路
15d  コンパレータ
15e  スイッチ素子
15f  定電流源
15g，15c4  コンデンサ
15c1，15c2  オペアンプ
15c3  ダイオード
Vac  交流電源の実効値
Vd  整流ブリッジの出力電圧
Vg  スイッチ素子オンオフ制御信号
Vi  電流指令値
Vo  直流出力電圧
Vref  直流出力電圧指令値
Iin  入力電流
IL  インダクタ電流
【図１】
2010114993.tif 000003
【図２】
2010114993.tif 000004
【図３】
2010114993.tif 000005
【図４】
2010114993.tif 000006
【図５】
2010114993.tif 000007