(57)【要約】      （修正有）【課題】高速で省電力のレベルコンバータ回路を提供する。【解決手段】基準電圧にそれぞれのソースが接続され入力信号とその反転信号である反転入力信号とがそれぞれのゲートに供給される第１及び第２の第１導電型トランジスタを有し，基準電圧と前記高電源電圧とを有する第１の信号とその反転信号である第１の反転信号とを生成する論理反転部と，低電源電圧にそれぞれのソースが接続され第１の信号と第１の反転信号とがそれぞれのゲートに供給される第３及び第４の第２導電型トランジスタを有し，第３または第４の第２導電型トランジスタが導通して出力端子に出力信号の前記高電源電圧を生成する信号出力部と，第１及び第２の第１導電型トランジスタと第３及び第４の第２導電型トランジスタとの間にそれぞれ設けられた第５及び第６のトランジスタを有するスイッチ部とを有する。【選択図】図４
2010177900.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧と第１の電源電圧のいずれかを有する入力信号を，前記基準電圧と第２の電源電圧のいずれかを有する出力信号に変換するレベルコンバータ回路であって，前記基準電圧と第１の電源電圧の差より前記基準電圧と第２の電源電圧の差が大きい，レベルコンバータ回路において，
前記基準電圧にそれぞれのソースが接続され前記入力信号とその反転信号である反転入力信号とがそれぞれのゲートに供給される第１及び第２の第１導電型トランジスタを有し，前記基準電圧と前記第２の電源電圧とを有する第１の信号とその反転信号である第１の反転信号とを生成する論理反転部と，
前記第１の電源電圧にそれぞれのソースが接続され前記第１の信号と第１の反転信号とがそれぞれのゲートに供給される第３及び第４の第２導電型トランジスタを有し，前記第３または第４の第２導電型トランジスタが導通して出力端子に前記出力信号の前記第２の電源電圧を生成する信号出力部と，
前記第１及び第２の第１導電型トランジスタと前記第３及び第４の第２導電型トランジスタとの間にそれぞれ設けられた第５及び第６のトランジスタを有するスイッチ部とを有し，
定常状態において，前記第５のトランジスタは前記第１の第１導電型トランジスタと共に導通状態または非導通状態になり，前記第６のトランジスタは前記第２の第１導電型トランジスタと共に非導通状態または導通状態になり，
前記論理反転部は，前記第２の電源電圧と前記第１及び第２の第１導電型トランジスタとの間にそれぞれ設けられ，前記第３及び第４の第２導電型トランジスタより電流駆動能力が小さい第７及び第８の第２導電型トランジスタを有するレベルコンバータ回路。
【請求項２】
請求項１において，
前記第５及び第６のトランジスタは，第１導電型トランジスタであり，第５及び第６のトランジスタのゲートには前記第４及び第３の第２導電型トランジスタのドレインがそれぞれ接続されるレベルコンバータ回路。
【請求項３】
請求項１において，
前記第５及び第６のトランジスタは，第２導電型トランジスタであり，第５及び第６のトランジスタのゲートには前記第４及び第３の第２導電型トランジスタのドレインがインバータを介してそれぞれ接続されるレベルコンバータ回路。
【請求項４】
請求項１において，
さらに，前記第３または第４の第２導電型トランジスタ（Ｐ４）に接続される前記出力端子と前記基準電圧（ＶＳＳ）との間に設けられ，前記第１の信号または第１の反転信号がゲートに供給される第９の第１導電型トランジスタ（Ｎ９）を有し，
前記第９の第１導電型トランジスタは，前記第１及び第２の第１導電型トランジスタより電流駆動能力が高いレベルコンバータ回路。
【請求項５】
請求項１において，
さらに，前記第１または第２の第１導電型トランジスタ（Ｎ１，Ｎ２）に並列に設けられ，前記第１の信号または第１の反転信号がゲートに供給される第１０の第１導電型トランジスタ（Ｎ１１）を有し，
前記第１０の第１導電型トランジスタは，前記第１及び第２の第１導電型トランジスタより電流駆動能力が高いレベルコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，レベルコンバータ回路に関し，例えば第１の電源電圧回路の信号を第２の電源電圧回路の信号に変換するレベルコンバータ回路に関する。
【背景技術】
【０００２】
半導体集積回路は，省電力化の要請に対応して，外部回路の電源電圧より低い内部電源電圧で動作する内部回路と，内部回路の内部電源電圧に対応した内部信号を外部電源電圧に対応した外部信号に変換するレベルコンバータ回路とを有する。つまり，レベルコンバータ回路は，グランド電圧のＬレベルと低電源電圧のＨレベルとを有する入力信号を，グランド電圧のＬレベルと高電源電圧のＨレベルとを有する出力信号に変換する。
【０００３】
レベルコンバータ回路は，ソースがグランドに接続されゲートが入力信号により制御される１対のＮチャネルトランジスタと，１対のＮチャネルトランジスタのドレインと高電源電圧との間に設けられた１対のＰチャネルトランジスタとを有し，１対のＰチャネルトランジスタのゲートとドレインとは，互いに交差接続される。そして，１対のＰチャネルトランジスタの一方のＰチャネルトランジスタと，１対のＮチャネルトランジスタの一方のＮチャネルトランジスタとの接続点が出力端子に接続され，そのＰチャネルトランジスタが導通して出力端子に高電源電圧のＨレベルが出力され，そのＮチャネルトランジスタが導通して出力端子にグランド電圧のＬレベルが出力される。高電源電圧に１対のＰチャネルトランジスタが接続されているので，入力信号に応じて導通するＰチャネルトランジスタが，出力端子の出力信号を高電源電圧のレベルまで昇圧することができる。
【０００４】
このようなレベルコンバータ回路は，例えば，以下の特許文献１〜４に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２−２５１０８号公報
【特許文献２】特開平９−９３１１４号公報
【特許文献３】特開２００２−３５３８０４号公報
【特許文献４】特開２００７−１８０７９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら，近年において，集積回路装置の内部の低電源電圧の電位をより低くして，内部回路の消費電力を抑制することが求められている。それに伴って，低電源電圧がレベルコンバータ回路のＮチャネルトランジスタの閾値電圧に近くなり，Ｎチャネルトランジスタのオン抵抗が高くなりオン電流が小さくなり，導通状態のＰチャネルトランジスタを非導通状態に反転することが困難になりつつある。そのため，Ｎチャネルトランジスタのサイズを大きくしたり，Ｎチャネルトランジスタの閾値電圧を低くしたりして，その駆動電流を大きくしなければならない。その結果，Ｎチャネルトランジスタの非導通時のリーク電流であるオフリーク電流が大きくなり，高電源電圧から導通状態のＰチャネルトランジスタと非導通状態のＮチャネルトランジスタとを経由してグランド電圧に流れる貫通電流が大きくなり，消費電力の増大を招く。
【０００７】
集積回路装置には，内部回路と外部回路とのインターフェース回路にレベルコンバータ回路が設けられる。したがって，レベルコンバータ回路の消費電力の増大は，集積回路装置全体の消費電力の増大を招き，内部回路の低電源電圧を低下させることによる省電力化の努力が無駄になりかねない。
【０００８】
そこで，本発明の目的は，高速で省電力のレベルコンバータ回路を提供することにある。
【課題を解決するための手段】
【０００９】
レベルコンバータの第１の側面は，基準電圧と第１の電源電圧のいずれかを有する入力信号を，前記基準電圧と第２の電源電圧のいずれかを有する出力信号に変換するレベルコンバータ回路であって，前記基準電圧と第１の電源電圧の差より前記基準電圧と第２の電源電圧の差が大きい，レベルコンバータ回路において，
前記基準電圧にそれぞれのソースが接続され前記入力信号とその反転信号である反転入力信号とがそれぞれのゲートに供給される第１及び第２の第１導電型トランジスタを有し，前記基準電圧と前記第２の電源電圧とを有する第１の信号とその反転信号である第１の反転信号とを生成する論理反転部と，
前記第１の電源電圧にそれぞれのソースが接続され前記第１の信号と第１の反転信号とがそれぞれのゲートに供給される第３及び第４の第２導電型トランジスタを有し，前記第３または第４の第２導電型トランジスタが導通して出力端子に前記出力信号の前記第２の電源電圧を生成する信号出力部と，
前記第１及び第２の第１導電型トランジスタと前記第３及び第４の第２導電型トランジスタとの間にそれぞれ設けられた第５及び第６のトランジスタを有するスイッチ部とを有し，
定常状態において，前記第５のトランジスタは前記第１の第１導電型トランジスタと共に導通状態または非導通状態になり，前記第６のトランジスタは前記第２の第１導電型トランジスタと共に非導通状態または導通状態になり，
前記論理反転部は，前記第２の電源電圧と前記第１及び第２の第１導電型トランジスタとの間にそれぞれ設けられ，前記第３及び第４の第２導電型トランジスタより電流駆動能力が小さい第７及び第８の第２導電型トランジスタを有する。
【発明の効果】
【００１０】
上記のレベルコンバータ回路によれば，信号出力部により出力信号の基準電圧から第２の電源電圧への変化を高速化でき，論理反転部の省電力化が可能になる。
【図面の簡単な説明】
【００１１】
【図１】従来のレベルコンバータ回路とその入出力信号とを示す図である。
【図２】従来のレベルコンバータ回路とその入出力信号とを示す図である。
【図３】本実施の形態のレベルコンバータ回路の概略構成図である。
【図４】第１の実施の形態におけるレベルコンバータ回路とその入出力信号とを示す図である。
【図５】第１の実施の形態におけるレベルコンバータ回路とその入出力信号とを示す図である。
【図６】入力信号ＶＤＥ＿ＩＮがＬレベルからＨレベルに変化するときの，各ノードＮｏｄｅ＿Ａ，Ｂ，Ｃ，Ｄのレベルの遷移を示す図である。
【図７】第１の実施の形態のレベルコンバータ回路の変型例を示す図である。
【図８】第２の実施の形態のレベルコンバータ回路を示す図である。
【図９】第２の実施の形態のレベルコンバータ回路の変型例を示す図である。
【図１０】第３の実施の形態におけるレベルコンバータ回路を示す図である。
【図１１】第４の実施の形態におけるレベルコンバータ回路を示す図である。
【発明を実施するための形態】
【００１２】
図１，図２は，従来のレベルコンバータ回路とその入出力信号とを示す図である。図１は，入力信号ＶＤＤ＿ＩＮがＬレベル，出力信号ＶＤＥ＿ＯＵＴがＬレベルの場合の，各ノードの信号レベル（ＨまたはＬ）とトランジスタの状態（ＯＮとＯＦＦ）とを図中の破線の円形で示している。図２は，それとは逆の場合の状態を破線の四角形で示している。内部電源電圧（または低電源電圧）ＶＤＤは外部電源電圧（または高電源電圧）ＶＤＥより低く，レベルコンバータ回路は，内部回路（図示せず）が出力するグランドＶＳＳをＬレベルとし低電源電圧ＶＤＤをＨレベルとする内部信号が，入力信号ＶＤＤ＿ＩＮとして与えられ，グランドＶＳＳをＬレベルとし高電源電圧ＶＤＥをＨレベルとする出力信号ＶＤＥ＿ＯＵＴを生成する。つまり，レベルコンバータ回路は，入力信号ＶＤＤ＿ＩＮのＨレベルを低電源電圧ＶＤＤから高電源電圧ＶＤＥに昇圧する。なお，図中，ＶＤＥ１，ＶＤＥ２は等しい電源電圧である。
【００１３】
図１に示されるとおり，レベルコンバータ回路は，ソースがグランドＶＳＳに接続されゲートが入力信号ＶＤＤ＿ＩＮとその反転信号によりそれぞれ制御される１対のＮチャネルトランジスタＮ１，Ｎ２と，１対のＮチャネルトランジスタＮ１，Ｎ２のドレインと高電源電圧ＶＤＥ１，ＶＤＥ２との間にそれぞれ設けられた１対のＰチャネルトランジスタＰ３，Ｐ４とを有し，１対のＰチャネルトランジスタＰ３，Ｐ４のゲートとドレインとは互いに交差接続される。そして，１対のＰチャネルトランジスタの一方のＰチャネルトランジスタＰ４と，１対のＮチャネルトランジスタの一方のＮチャネルトランジスタＮ２との接続点が出力端子ＶＤＥ＿ＯＵＴに接続され，ＰチャネルトランジスタＰ４が導通して出力端子ＶＤＥ＿ＯＵＴに高電源電圧ＶＤＥ２のＨレベルが出力され，ＮチャネルトランジスタＮ２が導通して出力端子ＶＤＥ＿ＯＵＴにグランド電圧ＶＳＳのＬレベルが出力される。ＰチャネルトランジスタＰ０とＮチャネルトランジスタＮ０とによるインバータにより，ＮチャネルトランジスタＮ２のゲートには，入力信号ＶＤＤ＿ＩＮを反転した内部信号が供給される。
【００１４】
図１では，低電源電圧側の入力信号ＶＤＤ＿ＩＮがＬレベルであり，それに伴い，トランジスタＮ１はＯＦＦ（非導通，以下同様），トランジスタＮ２はＯＮ（導通，以下同様），トランジスタＰ３はＯＮ，トランジスタＰ４はＯＦＦ，ノードＮｏｄｅ＿ＸはＨレベル，ノードＮｏｄｅ＿Ｙ及び出力ＶＤＥ＿ＯＵＴはＬレベルになっている。この状態から，入力信号ＶＤＤ＿ＩＮがＨレベルに変化すると，図２に示されるとおり，トランジスタＮ１がＯＮ，トランジスタＮ２がＯＦＦになる。トランジスタＮ１のオン電流によりノードＮｏｄｅ＿Ｘの電位が引き下げられ，トランジスタＰ４がＯＮする。その結果，ノードＮｏｄｅ＿ＹがＨレベルに変化し，トランジスタＰ３がＯＦＦになり，出力信号ＶＤＥ＿ＯＵＴは高電源電圧ＶＤＥ２のレベルまで引き上げられる。トランジスタＮ１のオン電流によりノードＮｏｄｅ＿Ｘの電位をトランジスタＰ４がＯＮする程度まで引き下げるためには，トランジスタＮ１のオン抵抗がトランジスタＰ３のオン抵抗より低いことが求められる。つまり，トランジスタＮ１の電流駆動能力はオン状態のトランジスタＰ３の駆動電流に打ち勝つ程度大きいことが必要である。
【００１５】
図２では，低電源電圧ＶＤＤ＿ＩＮがＨレベルであり，それに伴い，トランジスタＮ１はＯＮ，トランジスタＮ２はＯＦＦ，トランジスタＰ３はＯＦＦ，トランジスタＰ４はＯＮ，ノードＮｏｄｅ＿ＸはＬレベル，ノードＮｏｄｅ＿Ｙ及び出力ＶＤＥ＿ＯＵＴはＨレベルになっている。この状態から，入力信号ＶＤＤ＿ＩＮがＬレベルに変化すると，図１に示されるとおり，トランジスタＮ１がＯＦＦ，トランジスタＮ２がＯＮになる。トランジスタＮ２のオン電流によりノードＮｏｄｅ＿Ｙの電位が引き下げられ，トランジスタＰ３がＯＮになる。その結果，ノードＮｏｄｅ＿ＸがＨレベルに変化し，トランジスタＰ４がＯＦＦになり，出力信号ＶＤＥ＿ＯＵＴはグランドＶＳＳのレベルまで引き下げられる。この場合も，図１と同様に，トランジスタＮ２のオン電流によりノードＮｏｄｅ＿Ｙの電位をトランジスタＰ３が導通する程度まで引き下げるためには，トランジスタＮ２のオン抵抗がトランジスタＰ４のオン抵抗より低いことが求められる。
【００１６】
図１，２に示されたレベルコンバータ回路は，出力ＶＤＥ＿ＯＵＴに高電源電圧ＶＤＥのＨレベルを出力するために，高電源電圧ＶＤＥ２に接続されたＰチャネルトランジスタＰ４と，グランド電圧ＶＳＳに接続されたＮチャネルトランジスタＮ２とが，出力ＶＤＥ＿ＯＵＴに接続される。そして，トランジスタＮ１がＯＮしたときのノードＮｏｄｅ＿ＸのＬレベルにより，ＰチャネルトランジスタＰ４がＯＮして，出力信号ＶＤＥ＿ＯＵＴがＨレベルになる。一方，入力信号ＶＤＤ＿ＩＮのＨレベルが低電源電圧ＶＤＤしかないので，ＰチャネルトランジスタＰ４をＯＦＦにするために，トランジスタＮ２がＯＮしたときにＯＮするＰチャネルトランジスタＰ３が必要になる。そして，ノードＮｏｄｅ＿Ｘ，Ｙには相補の信号レベルがラッチされる。
【００１７】
図１，２のレベルコンバータ回路を有する集積回路装置において，低消費電力化の要請から低電源電圧ＶＤＤのより一層の低電圧化が要求されている。その結果，低電源電圧ＶＤＤの電位がＮチャネルトランジスタＮ１，Ｎ２の閾値電圧に限りなく近づき，それらのトランジスタＮ１，Ｎ２のオン抵抗が高くなり，つまりオン電流が小さくなり，ＯＮ状態のＰチャネルトランジスタＰ３，Ｐ４のオン抵抗に打ち勝ってノードＮｏｄｅ＿Ｘ，ＹをＬレベルに引き下げることが困難になる。これを克服するために，ＮチャネルトランジスタＮ１，Ｎ２のトランジスタサイズをより大きくすることや，閾値電圧をより低くすることが必要になる。ここで，トランジスタサイズを大きくするとは，ＭＯＳトランジスタのゲート幅Ｗをより広くすることと，ゲート長Ｌをより短くすることの両方を含む。つまり，トランジスタの駆動能力は，ゲート幅Ｗが大きいほど，そしてゲート長Ｌが短いほど，大きくなり，オン抵抗は低くオン電流は大きくなる。
【００１８】
しかし，ＮチャネルトランジスタＮ１，Ｎ２のトランジスタサイズをより大きくしたり，閾値電圧をより低くしたりすると，それらのトランジスタのＯＦＦ時のリーク電流（オフリーク電流）が大きくなり，高電源電圧ＶＤＥ２，ＯＮ状態のトランジスタＰ４，ＯＦＦ状態のトランジスタＮ２，グランド電位ＶＳＳの経路の貫通電流や，高電源電圧ＶＤＥ１，ＯＮ状態のトランジスタＰ２，ＯＦＦ状態のトランジスタＮ１，グランド電位ＶＳＳの経路の貫通電流が大きくなり，逆に消費電流の増大を招く。つまり，内部回路の省電力化を図っても，入出力インターフェースのレベルコンバータ回路の消費電力が増大することになる。
【００１９】
また，ＰチャネルトランジスタＰ３，Ｐ４のオン抵抗を高く（オン電流を低く）すれば，ＮチャネルトランジスタＮ１，Ｎ２のオン抵抗が高く（オン電流が低い）ても，ラッチ状態を反転することはできるが，それではラッチ回路の論理反転動作速度が遅くなる。
［第１の実施の形態］
図３は，本実施の形態のレベルコンバータ回路の概略構成図である。レベルコンバータ回路は，低電源電圧側の入力信号ＶＤＤ＿ＩＮを高電源電圧側の出力信号ＶＤＥ＿ＯＵＴにレベルコンバートする。そして，このレベルコンバータ回路は，入力信号ＶＤＤ＿ＩＮに基づいて論理反転動作する論理反転部ＬＯＧＩＣと，論理反転部ＬＯＧＩＣの論理状態に基づいて出力信号ＶＤＥ＿ＯＵＴを生成する信号出力部ＳＯＵＴと，それらの間に設けられ制御信号ＣＯＮにより制御されるスイッチ部ＳＷｐとを有する。論理反転部ＬＯＧＩＣは，入力信号ＶＤＤ＿ＩＮに基づいて論理反転動作する１対のＮチャネルトランジスタと１対のＰチャネルトランジスタを少なくとも有し，入力信号に応じて，高電源電圧ＶＤＥのＨレベルとグランド電圧ＶＳＳのＬレベルとを有する論理信号を生成する。また，信号出力部ＳＯＵＴは，高電源電圧ＶＤＥに接続された１対のＰチャネルトランジスタを少なくとも有し，論理反転部ＬＯＧＩＣが生成する論理信号によりそのＰチャネルトランジスタがＯＮ，ＯＦＦ制御される。信号出力部ＳＯＵＴのＰチャネルトランジスタの電流駆動能力またはトランジスタサイズは，論理反転部ＬＯＧＩＣのＰチャネルトランジスタの電流駆動能力またはトランジスタサイズより大きい。
【００２０】
そして，入力信号ＶＤＤ＿ＩＮのレベルがＨからＬレベルへ，またはＬからＨレベルへ変化するとき，スイッチ部ＳＷｐがＯＦＦ状態で，それによりサイズが大きい信号出力部ＳＯＵＴの一方のＰチャネルトランジスタのＯＮ状態から分離された状態で，論理反転部ＬＯＧＩＣがその論理反転動作を先に行い，その論理信号に応答して信号出力部ＳＯＵＴの他方のＰチャネルトランジスタがＯＮ状態になり出力信号ＶＤＥ＿ＯＵＴがＨレベルに上昇し始めた後に，スイッチ部ＳＷｐがＯＮする。
【００２１】
低電源電圧ＶＤＤ側の入力信号ＶＤＤ＿ＩＮによる論理反転動作は，電流駆動能力またはトランジスタサイズが小さい１対のＰチャネルトランジスタと，１対のＮチャネルトランジスタとを有する論理反転部ＬＯＧＩＣで行われるので，論理反転速度は速くなる。一方，高電源電圧ＶＤＥ側の出力信号ＶＤＥ＿ＯＵＴは，論理反転部ＬＯＧＩＣが生成する論理信号により制御される電流駆動能力またはトランジスタサイズが大きいＰチャネルトランジスタでＨレベルに駆動されるので，十分な駆動能力でＨレベルの出力信号を生成することができる。
【００２２】
図４，図５は，第１の実施の形態におけるレベルコンバータ回路とその入出力信号とを示す図である。図１，図２と同様に，図４には，低電源電圧側の入力信号ＶＤＤ＿ＩＮがＬレベルで，高電源電圧側の出力信号ＶＤＥ＿ＯＵＴがＬレベルのときの，各ノードのレベルと各トランジスタのＯＮ，ＯＦＦ状態が図中の破線の円形の中に示され，図５には，低電源電圧側の入力信号ＶＤＤ＿ＩＮがＨレベルで，高電源電圧側の出力信号ＶＤＥ＿ＯＵＴがＨレベルのときの，各ノードのレベルと各トランジスタのＯＮ，ＯＦＦ状態が図中の破線の四角形の中に示されている。図４，５は同じ回路構成である。
【００２３】
第１の実施の形態のレベルコンバータ回路において，信号出力部ＳＯＵＴは，図１，２と同様に，ソースが高電源電圧ＶＤＥ１，２にそれぞれ接続された１対のＰチャネルトランジスタＰ３，Ｐ４を有する。一方，論理反転部ＬＯＧＩＣは，入力信号ＶＤＤ＿ＩＮとその反転信号ＶＤＤ＿ＩＮ２とによりそれぞれゲートが制御されソースがグランド電圧ＶＳＳに接続されたＮチャネルトランジスタＮ１，Ｎ２と，ソースが高電源電圧ＶＤＥ３，ＶＤＥ４にそれぞれ接続されドレインがトランジスタＮ１，Ｎ２にそれぞれ接続されたＰチャネルトランジスタＰ７，Ｐ８とを有する。トランジスタＮ１，Ｐ７の接続ノードＮｏｄｅ＿Ａは，トランジスタＰ４，Ｐ８のゲートに接続され，トランジスタＮ２，Ｐ８の接続ノードＮｏｄｅ＿Ｄは，トランジスタＰ３，Ｐ７のゲートに接続されている。つまり，論理反転部ＬＯＧＩＣがノードＮｏｄｅ＿Ａ，Ｂに論理信号を生成し，その論理信号により信号出力部のトランジスタＰ３，Ｐ４のＯＮ，ＯＦＦ制御が行われる。
【００２４】
そして，信号出力部ＳＯＵＴ内の１対のＰチャネルトランジスタＰ３，Ｐ４より，論理反転部ＬＯＧＩＣ内の１対のＰチャネルトランジスタＰ７，Ｐ８のほうが，電流駆動能力またはトランジスタサイズが小さく，オン抵抗が高い。
【００２５】
さらに，論理信号が生成される論理反転部ＬＯＧＩＣ内のノードＮｏｄｅ＿Ａ，Ｄと，信号出力部ＳＯＵＴ内のノードＮｏｄｅ＿Ｃ，Ｂとの間には，スイッチ部を構成するＮチャネルトランジスタＮ５，Ｎ６が設けられる。このトランジスタＮ５，Ｎ６のゲートは，ノードＮｏｄｅ＿Ｂ，Ｃにそれぞれ接続される。
【００２６】
このレベルコンバータ回路内の各トランジスタの機能と要件について説明する。論理反転部ＬＯＧＩＣは，ノードＮｏｄｅ＿Ａ，Ｄに，信号出力部ＳＯＵＴのＰチャネルトランジスタＰ３，Ｐ４のＯＮ，ＯＦＦ制御するに必要なＬレベル（ＶＤＥ−Ｖｔｈ未満）及びＨレベル（ＶＤＥ−Ｖｔｈを越えるレベル）を生成する必要がある。よって，トランジスタＰ７，Ｐ８は，トランジスタＮ１，Ｎ２のオフリーク電流にかかわらず，ノードＮｏｄｅ＿Ａ，ＤをＨレベルに維持できる程度の駆動能力があればよい。トランジスタＰ７，Ｐ８に抵抗を直列に接続してトランジスタＮ１，Ｎ２との貫通電流を低減してもよい。
【００２７】
一方，論理反転部内のトランジスタＮ１，Ｎ２は，ＯＮ状態のトランジスタＰ７，Ｐ８に打ち勝ってノードＮｏｄｅ＿Ａ，ＤをＬレベルに下げることができる程度の駆動能力があればよい。つまり，トランジスタＮ１，Ｎ２は，図１，２のトランジスタＮ１，Ｎ２のように大きな駆動能力（低いオン抵抗，大きなオン電流）を持つ必要はないので，その閾値電圧を高くしてオフリーク電流を低減させることができる。したがって，低電源電圧ＶＤＤを低く設定しても，トランジスタＮ１，Ｎ２の閾値電圧を電圧ＶＤＤでＯＮできる程度のぎりぎりの高い閾値電圧に設計することができる。トランジスタＮ１，Ｎ２のオフリーク電流が低減できれば，トランジスタＰ３，４とトランジスタＮ１，Ｎ２とによる貫通電流を低減でき，省電力化を図ることができる。
【００２８】
信号出力部ＳＯＵＴのトランジスタＰ３，Ｐ４は，出力ＶＤＥ＿ＯＵＴのＨレベルを生成し維持するものである。トランジスタＰ３，Ｐ４は，論理反転動作と独立した構成であるので，トランジスタＮ１，Ｎ２との整合性による制約なく，十分にトランジスタサイズを大きく，または閾値電圧を低くして，十分な電流駆動能力を持たせることができる。それにより，レベルコンバータ回路の出力ＶＤＥ＿ＯＵＴの立ち上がり速度を速くすることができる。
【００２９】
スイッチング部のトランジスタＮ５，Ｎ６は，ノードＮｏｄｅ＿Ｂ，Ｃによりゲートが制御される。したがって，ノードＮｏｄｅ＿ＢがＬレベルのとき，トランジスタＮ６はＯＮ状態，Ｎ５はＯＦＦ状態にあり，トランジスタＮ５のＯＦＦ状態によりノードＮｏｄｅ＿ＣとＮｏｄｅ＿Ａとは分離される。一方，トランジスタＮ５，Ｎ６は，ノードＮｏｄｅ＿ＣがＬレベルのとき，トランジスタＮ６はＯＦＦ状態，Ｎ５はＯＮ状態にあり，トランジスタＮ６のＯＦＦ状態によりノードＮｏｄｅ＿ＢとＮｏｄｅ＿Ｄとは分離される。このように，Ｌレベル側のノードＮｏｄｅ＿Ｃ，Ｂに対応するトランジスタＮ５，Ｎ６がＯＦＦ状態にされていれば良いので，トランジスタＮ５，Ｎ６は，Ｐチャネルトランジスタで構成することもできる。その場合は，ノードＮｏｄｅ＿Ｃ，Ｂをインバータで反転してそれぞれのＰチャネルトランジスタのゲートに供給する。
【００３０】
次に，第１の実施の形態のレベルコンバータ回路の動作について説明する。図４の状態から図５の状態に遷移する場合の動作は以下のとおりである。
【００３１】
図６は，入力信号ＶＤＥ＿ＩＮがＬレベルからＨレベルに変化するときの，各ノードＮｏｄｅ＿Ａ，Ｂ，Ｃ，Ｄのレベルの遷移を示す図である。横軸が時間，縦軸が電圧に対応する。まず，入力信号ＶＤＤ＿ＩＮがＬレベルであり，図４の状態にある。そこで，時間ｔ１で，入力信号ＶＤＤ＿ＩＮがＬレベルからＨレベルに変化し，それに伴ってトランジスタＮ１がＯＮ状態になり，ノードＮｏｄｅ＿ＡがＨレベルから低下し始める。トランジスタＮ５のＯＦＦ状態によりノードＮｏｄｅ＿ＡはＯＮ状態のトランジスタＰ３から分離されていて，且つトランジスタＰ７のオン抵抗が小さいので，このノードＮｏｄｅ＿Ａの電位は高速に低下する。また，時間ｔ２で，トランジスタＰ０，Ｎ０のインバータにより信号ＶＤＥ＿ＩＮ２がＨレベルからＬレベルに変化開始する。
【００３２】
時間ｔ３では，ノードＮｏｄｅ＿Ａの低下により，トランジスタＰ４，Ｐ８がＯＮ状態になる。このとき，トランジスタＮ６はＯＮ状態にあるので，ノードＮｏｄｅ＿Ｂ，Ｄは，トランジスタＰ４，Ｐ８により駆動されてＨレベルに立ち上がる。トランジスタＰ４は駆動能力が大きいので，ノードＮｏｄｅ＿Ｂ，Ｄの立ち上がりも高速である。
【００３３】
時間ｔ４にて，ノードＮｏｄｅ＿Ｂの立ち上がりにより，トランジスタＮ５がＯＮ状態になり，ノードＮｏｄｅ＿Ａ，Ｃが接続される。このとき，ノードＮｏｄｅ＿Ａは十分低下してトランジスタＰ４はＯＮ状態になっており，ノードＮｏｄｅ＿Ｄの立ち上がりによりトランジスタＰ３のＯＮ抵抗は大きくなっているので，トランジスタＮ１による弱い駆動能力でもノードＮｏｄｅ＿Ｃを低下させることができる。そして，ノードＮｏｄｅ＿Ｂの立ち上がりが先に完了し，ノードＮｏｄｅ＿Ｃの立ち下がりと，ノードＮｏｄｅ＿Ｄの立ち上がりとは，それより遅れる。
【００３４】
時間ｔ５にて，ノードＮｏｄｅ＿Ｃの低下によりトランジスタＮ６がオフ状態になると，ノードＮｏｄｅ＿Ｂ，Ｄとが切断され，ノードＮｏｄｅ＿Ｄの上昇はトランジスタＰ８によってのみ行われる。そして，時間ｔ６にて，ノードＮｏｄｅ＿ＤのＨレベルによりトランジスタＰ３はＯＦＦ状態になり，ノードＮｏｄｅ＿ＡのＬレベルへの遷移が完了する。これにより，レベルインバータ回路は図５の状態になる。
【００３５】
一般的にレベルコンバータ回路は，出力信号ＶＤＥ＿ＯＵＴの立ち上がり速度が遅いのが欠点であるが，本実施の形態のレベルコンバータ回路によれば，その立ち上がり速度が速くなる。しかも，トランジスタＮ１，Ｎ２のオフリーク電流を小さくできるので，省電力化も可能である。
【００３６】
図５の状態から図４の状態に遷移するときの動作は，上記と同様である。つまり，トランジスタＮ１，Ｐ７，Ｐ３，Ｎ５と，トランジスタＮ２，Ｐ８，Ｐ４，Ｎ６とが上記と逆の動作を行う。
【００３７】
以上の通り，第１の実施の形態におけるレベルコンバータ回路は，トランジスタＰ４の電流駆動能力を大きくして出力信号ＶＤＥ＿ＯＵＴのＨレベルへの立ち上げを速くする設計と，トランジスタＮ１，Ｎ２のオフリーク電流を小さくして定常状態の貫通電流を減らす設計とを，独立して行うことができる。よって，レベルコンバータ回路の高速動作と，省電力化とを料率させることができる。
【００３８】
図７は，第１の実施の形態のレベルコンバータ回路の変型例を示す図である。この変型例では，スイッチング部を構成するトランジスタがＰチャネルトランジスタＰ５，Ｐ６であり，それらのゲートには，ノードＮｏｄｅ＿Ｂ，Ｃの信号がインバータを介して供給される。トランジスタＰ５，Ｐ６の動作は，図４，５のＮチャネルトランジスタＮ５，Ｎ６と同様な動作をするが，インバータを介することにより，トランジスタＰ５，Ｐ６のＯＮ，ＯＦＦ動作はトランジスタＮ５，Ｎ６よりも遅くなる。したがって，図６で説明したノードＮｏｄｅ＿Ｂの立ち上がりに応答して時間ｔ４でトランジスタＮ５が導通しノードＮｏｄｅ＿Ｃが立ち下がり始める動作を遅らせることができる。これにより，トランジスタＮ１のＯＮによりノードＮｏｄｅ＿Ａの立ち下がりをより速くすることができる。
［第２の実施の形態］
図８は，第２の実施の形態におけるレベルコンバータ回路の回路図である。図中，入力信号ＶＤＤ＿ＩＮがＨレベル，出力信号ＶＤＥ＿ＯＵＴがＨレベルの場合の，各ノードのレベルの状態と各トランジスタのＯＮ，ＯＦＦ状態とが，破線の四角形に示されている。
【００３９】
図８の第２の実施の形態では，図４，５の第１の実施の形態のレベルコンバータ回路に，ＮチャネルトランジスタＮ９，Ｎ１０を追加している。これらのトランジスタＮ９，Ｎ１０のゲートは，それぞれノードＮｏｄｅ＿Ａ，Ｂにより制御される。
【００４０】
図４，５の第１の実施の形態では，出力信号ＶＤＥ＿ＯＵＴがＬレベルからＨレベルに立ち上がる動作を高速化する工夫がなされている。それに対して，第２の実施の形態では，出力信号ＶＤＥ＿ＯＵＴがＨレベルからＬレベルに立ち下がる動作も高速化している。つまり，第２の実施の形態では，論理反転部ＬＯＧＩＣ内のＮチャネルトランジスタＮ１，Ｎ２の電流駆動能力を最小限にするとともに，それらのトランジスタＮ１，Ｎ２とは別に，トランジスタＮ１０，Ｎ９をノードＮｏｄｅ＿Ｃ，Ｂとグランド電圧ＶＳＳとの間に設けている。トランジスタＮ１０，Ｎ９の電流駆動能力は，論理反転部内のトランジスタＮ１，Ｎ２より大きく設定されている。したがって，Ｎチャネルトランジスタについても，論理反転のためのトランジスタＮ１，Ｎ２と，Ｌレベル信号出力のためのトランジスタＮ１０，Ｎ９とが別々に設けられている。しかも，トランジスタＮ１０，Ｎ９は，ノードＮｏｄｅ＿Ｄ，Ａの高い電源電圧ＶＤＥでＯＮ駆動されるので，その閾値電圧を高く設定しても十分な駆動能力を有し，オフリーク電流を小さくすることができる。
【００４１】
出力信号ＶＤＥ＿ＯＵＴの立ち下がり動作を説明する。図８中に示された破線の四角形の状態から，入力信号ＶＤＤ＿ＩＮがＨレベルからＬレベルに立ち下がると，トランジスタＮ１がＯＦＦ，Ｎ２がＯＮとなり，ノードＮｏｄｅ＿ＤはＬレベル，ノードＮｏｄｅ＿ＡはＨレベルに遷移する。このノードＮｏｄｅ＿ＡのＨレベルへの遷移に応答して，トランジスタＮ９がＯＮし，トランジスタＮ２のＯＮ状態に代わって出力信号ＶＤＥ＿ＯＵＴをＨレベルに急速に立ち下げる。また，ノードＮｏｄｅ＿Ｄの立ち下がりにより，トランジスタＮ１０はＯＦＦになる。
【００４２】
図８において，トランジスタＮ１０を設けずに，トランジスタＮ９のみを設けても良い。ただし，トランジスタＮ１０，Ｎ９を両方設けることにより，低電源電圧ＶＤＤが遮断されてトランジスタＮ１，Ｎ２のゲートが共にＬレベルになって共にＯＦＦ状態になっても，トランジスタＮ９，Ｎ１０がラッチ状態を維持することができる。その結果，貫通電流を防止できる。
【００４３】
図９は，第２の実施の形態のレベルコンバータ回路の変型例を示す図である。図８のレベルコンバータ回路と異なり，図８のトランジスタＮ９，Ｎ１０の代わりに，図９では，ＮチャネルトランジスタＮ１１，Ｎ１２がノードＮｏｄｅ＿Ｄ，Ａとグランド電圧ＶＳＳとの間にそれぞれ設けられている。そして，トランジスタＮ９，Ｎ１０と同様に，トランジスタＮ１１，Ｎ１２のゲートにノードＮｏｄｅ＿Ａ，Ｄがそれぞれ接続されている。
【００４４】
したがって，出力信号ＶＤＥ＿ＯＵＴの立ち下がり動作は，図８と同等である。すなわち，図９中に示された破線の四角形の状態から，入力信号ＶＤＤ＿ＩＮがＨレベルからＬレベルに立ち下がると，トランジスタＮ１がＯＦＦ，Ｎ２がＯＮとなり，ノードＮｏｄｅ＿ＤはＬレベル，ノードＮｏｄｅ＿ＡはＨレベルに遷移する。このノードＮｏｄｅ＿ＡのＨレベルへの遷移に応答して，トランジスタＮ１１がＯＮとなり，トランジスタＮ２のＯＮと共にノードＮｏｄｅ＿Ｄを急速に立ち下げ，出力信号ＶＤＥ＿ＯＵＴのＬレベルを確実に維持する。また，ノードＮｏｄｅ＿Ｄの立ち下がりにより，トランジスタＮ１２はＯＦＦになる。
【００４５】
図９においても，トランジスタＮ１２を設けずに，トランジスタＮ１１のみを設けても良い。ただし，トランジスタＮ１２，Ｎ１１を両方設けることにより，低電源電圧ＶＤＤが遮断されてトランジスタＮ１，Ｎ２のゲートが共にＬレベルになって共にＯＦＦ状態になっても，トランジスタＮ１２，Ｎ１１がラッチ状態を維持することができる。その結果，貫通電流を防止できる。図８の例でも同様にトランジスタＮ９，Ｎ１０の両方を設けることで，上記と同じ効果が期待できる。
［第３の実施の形態］
図１０は，第３の実施の形態におけるレベルコンバータ回路を示す図である。図４と異なり，トランジスタＰ８，Ｐ７のゲートが，ノードＮｏｄｅ＿Ａ，Ｄの代わりに，ノードＮｏｄｅ＿Ｃ，Ｂに接続されている。このように接続することで，トランジスタＰ８，Ｐ７のＯＮ状態への変化のタイミングを遅くすることができる。トランジスタＰ８で説明すると，入力信号ＶＤＤ＿ＩＮがＬレベルからＨレベルに遷移すると，トランジスタＮ２がＯＦＦになりノードＮｏｄｅ＿Ｄが立ち上がるが，トランジスタＰ８のゲートがノードＮｏｄｅ＿Ｃに接続されているので，ノードＮｏｄｅ＿Ａの立ち下がりより立ち下がりが遅いノードＮｏｄｅ＿Ｃの立ち下がりタイミングでトランジスタＰ８がＯＮする。
【００４６】
逆にトランジスタＰ７のＯＦＦになるタイミングは，そのゲートがノードＮｏｄｅ＿Ｂに接続されているので，ノードＮｏｄｅ＿Ｂの急速な立ち上がりに応答して，トランジスタＰ７のＯＦＦになる動作も高速化される。
【００４７】
図４，図１０の例にあるとおり，トランジスタＰ８，Ｐ７のゲートには，ノードＮｏｄｅ＿Ａ，ＤまたはノードＮｏｄｅ＿Ｃ，Ｂを接続することができる。
［第４の実施の形態］
図１１は，第４の実施の形態におけるレベルコンバータ回路を示す図である。このレベルコンバータ回路は，第１の実施の形態の回路と同等であるが，第１の電源電圧ＶＤＤと第２の電源電圧ＶＤＥとがマイナス電位の例である。それに伴い，トランジスタの導電型がＰチャネルとＮチャネルとで図４，５の回路とは逆の関係になっている。図１１中，ＰはＰチャネルを，ＮはＮチャネルをそれぞれ示している。ただし，図４，５とは異なり，トランジスタの記号は，ゲートに丸印をつけたものがＮチャネルトランジスタになっている。
【００４８】
図７〜１０のレベルコンバータ回路も，図１１のように電源電圧をマイナス電位にして，ＰチャネルとＮチャネルとを逆にすることができる。
【００４９】
以上説明したとおり，本実施の形態のレベルコンバータ回路は，出力信号のＨレベルを生成するための信号出力部ＳＯＵＴ内のＰチャネルトランジスタＰ３，Ｐ４と，入力信号に応じて信号出力部のＰチャネルトランジスタＰ３，Ｐ４のゲートを駆動する論理信号を生成する論理反転部ＬＯＧＩＣ内のＰチャネルトランジスタＰ８，Ｐ７とを独立して設けて，レベルコンバータ回路の遷移状態での高速動作と，定常状態でのリーク電流の抑制による省電力化とを達成することができる。
【００５０】
以上の実施の形態をまとめると，次の付記のとおりである。
【００５１】
（付記１）
基準電圧（ＶＳＳ）と第１の電源電圧（ＶＤＤ）のいずれかを有する入力信号（ＶＤＤ＿ＩＮ）を，前記基準電圧と第２の電源電圧（ＶＤＥ）のいずれかを有する出力信号（ＶＤＥ＿ＯＵＴ）に変換するレベルコンバータ回路であって，前記基準電圧と第１の電源電圧の差より前記基準電圧と第２の電源電圧の差が大きい，レベルコンバータ回路において，
前記基準電圧にそれぞれのソースが接続され前記入力信号とその反転信号である反転入力信号とがそれぞれのゲートに供給される第１及び第２の第１導電型トランジスタ（Ｎ１，Ｎ２）を有し，前記基準電圧と前記第２の電源電圧とを有する第１の信号（Ｄ）とその反転信号である第１の反転信号（Ａ）とを生成する論理反転部（ＬＯＧＩＣ）と，
前記第１の電源電圧にそれぞれのソースが接続され前記第１の信号（Ｄ）と第１の反転信号（Ａ）とがそれぞれのゲートに供給される第３及び第４の第２導電型トランジスタ（Ｐ３，Ｐ４）を有し，前記第３または第４の第２導電型トランジスタ（Ｐ４）が導通して出力端子に前記出力信号の前記第２の電源電圧を生成する信号出力部（ＳＯＵＴ）と，
前記第１及び第２の第１導電型トランジスタ（Ｎ１，Ｎ２）と前記第３及び第４の第２導電型トランジスタ（Ｐ３，Ｐ４）との間にそれぞれ設けられた第５及び第６のトランジスタ（Ｎ５，Ｎ６）を有するスイッチ部とを有し，
定常状態において，前記第５のトランジスタ（Ｎ５）は前記第１の第１導電型トランジスタ（Ｎ１）と共に導通状態または非導通状態になり，前記第６のトランジスタ（Ｎ６）は前記第２の第１導電型トランジスタ（Ｎ２）と共に非導通状態または導通状態になり，
前記論理反転部は，前記第２の電源電圧と前記第１及び第２の第１導電型トランジスタとの間にそれぞれ設けられ，前記第３及び第４の第２導電型トランジスタより電流駆動能力が小さい第７及び第８の第２導電型トランジスタを有するレベルコンバータ回路。
【００５２】
（付記２）
付記１において，
前記第５及び第６のトランジスタは，第１導電型トランジスタであり，第５及び第６のトランジスタのゲートには前記第４及び第３の第２導電型トランジスタのドレインがそれぞれ接続されるレベルコンバータ回路。
【００５３】
（付記３）
付記１において，
前記第５及び第６のトランジスタは，第２導電型トランジスタであり，第５及び第６のトランジスタのゲートには前記第４及び第３の第２導電型トランジスタのドレインがインバータを介してそれぞれ接続されるレベルコンバータ回路。
【００５４】
（付記４）
付記１において，
前記第７及び第８の第２導電型トランジスタのゲートには，前記第１の信号及び第１の反転信号がそれぞれ供給されるレベルコンバータ回路。
【００５５】
（付記５）
付記１において，
前記第７及び第８の第２導電型トランジスタのゲートには，前記第３及び第４の第２導電型トランジスタのドレインがそれぞれ接続されるレベルコンバータ回路。
【００５６】
（付記６）
付記１において，
さらに，前記第３または第４の第２導電型トランジスタ（Ｐ４）に接続される前記出力端子と前記基準電圧（ＶＳＳ）との間に設けられ，前記第１の信号または第１の反転信号がゲートに供給される第９の第１導電型トランジスタ（Ｎ９）を有し，
前記第９の第１導電型トランジスタは，前記第１及び第２の第１導電型トランジスタより電流駆動能力が高いレベルコンバータ回路。
【００５７】
（付記７）
付記１において，
さらに，前記第１または第２の第１導電型トランジスタ（Ｎ１，Ｎ２）に並列に設けられ，前記第１の信号または第１の反転信号がゲートに供給される第１０の第１導電型トランジスタ（Ｎ１１）を有し，
前記第１０の第１導電型トランジスタは，前記第１及び第２の第１導電型トランジスタより電流駆動能力が高いレベルコンバータ回路。
【符号の説明】
【００５８】
ＶＤＤ＿ＩＮ：入力信号              ＶＤＥ＿ＯＵＴ：出力信号
ＶＤＤ：第１の電源電圧              ＶＤＥ：第２の電源電圧
ＶＳＳ：基準電圧                    ＬＯＧＩＣ：論理反転部
ＳＯＵＴ：信号出力部
Ｎ１，Ｎ２：第１，第２の第１導電型トランジスタ
Ｐ３，Ｐ４：第３，第４の第２導電型トランジスタ
Ｎ５，Ｎ６：第５，第６のトランジスタ
Ｐ７，Ｐ８：第７，第８の第２導電型トランジスタ
Ｎｏｄｅ＿Ａ，Ｂ：第１の反転信号，第１の信号
【図１】
2010177900.tif 000003
【図２】
2010177900.tif 000004
【図３】
2010177900.tif 000005
【図４】
2010177900.tif 000006
【図５】
2010177900.tif 000007
【図６】
2010177900.tif 000008
【図７】
2010177900.tif 000009
【図８】
2010177900.tif 000010
【図９】
2010177900.tif 000011
【図１０】
2010177900.tif 000012
【図１１】
2010177900.tif 000013