(57)【要約】【課題】１系統出力信号線から出力された出力波形の信号を位相のずれやノイズパルスが抑制された複数のデジタル出力信号に変換する高精度なデコーダ装置を提供する。【解決手段】このデコーダ装置は、基準電圧発生部１０が発生する第１のスレッシュレベル信号によるスレッシュレベル(1)と第２のスレッシュレベル信号によるスレッシュレベル(2)‐1とは、各スレッシュレベル(1),(2)‐1に対応した段状波形Ｓ１３,Ｓ１２の段差部Ｐ１３,Ｐ１２と交差する範囲で各段状波形Ｓ１３,Ｓ１２の段差部の中心レベルに比べて互いに近づいている。よって、各段状波形の段差部のスルーレートに起因して生じる各スレッシュレベル(1),(2)‐1と各段状波形の段差部との交点の位相のずれの縮小を図れるので、比較器１,２による第１,第２の比較出力信号(Ａ),(Ｂ)が上記スルーレートに起因して位相がずれることを抑制できる。【選択図】図２Ａ
2010203895.tif 000002
【特許請求の範囲】
【請求項１】
第１のスレッシュレベル信号と第２のスレッシュレベル信号とを出力する基準電圧発生部と、
階段状波形の入力信号と上記第１のスレッシュレベル信号とが入力されると共に上記入力信号と第１のスレッシュレベル信号とを比較してこの比較結果を第１の比較出力信号として出力する第１の比較器と、
上記階段状波形の入力信号と上記第２のスレッシュレベル信号とが入力されると共に上記入力信号と第２のスレッシュレベル信号とを比較してこの比較結果を第２の比較出力信号として出力する第２の比較器と、
上記第１の比較出力信号と上記第２の比較出力信号とが入力されると共に上記第１の比較出力信号と第２の比較出力信号との間の論理演算を行って上記階段状波形の入力信号から復号化した信号を出力する論理演算部とを備え、
上記第１のスレッシュレベル信号によるスレッシュレベルは上記階段状波形の入力信号の隣接する２つの段状波形のうちの一方の段状波形の段差部と交差しており、上記第２のスレッシュレベル信号によるスレッシュレベルは上記階段状波形の入力信号の隣接する２つの段状波形のうちの他方の段状波形の段差部と交差していることを特徴とするデコーダ装置。
【請求項２】
請求項１に記載のデコーダ装置において、
上記第１のスレッシュレベル信号によるスレッシュレベルと上記隣接する２つの段状波形の境をなす境界レベルとのレベル差は、上記一方の段状波形の段差部の中心レベルと上記境界レベルとのレベル差よりも小さく、かつ、
上記第２のスレッシュレベル信号によるスレッシュレベルと上記境界レベルとのレベル差は、上記他方の段状波形の段差部の中心レベルと上記境界レベルとのレベル差よりも小さいことを特徴とするデコーダ装置。
【請求項３】
請求項１または２に記載のデコーダ装置において、
上記論理演算部を第１の論理演算部とし、上記第１の論理演算部が出力する復号化した信号を第１の復号化信号とし、
上記基準電圧発生部は、上記第１および第２のスレッシュレベル信号と第３のスレッシュレベル信号を出力し、
さらに、上記階段状波形の入力信号と上記第３のスレッシュレベル信号とが入力されると共に上記入力信号と上記第３のスレッシュレベル信号とを比較してこの比較結果を第３の比較出力信号として出力する第３の比較器と、
上記第３の比較出力信号が入力されると共に上記第３の比較出力信号に論理演算を行って上記第１の復号化信号とは位相が異なると共に上記階段状波形の入力信号から復号化した第２の復号化信号を出力する第２の論理演算部とを備え、
上記第２の論理演算部が上記第３の比較出力信号から上記第２の復号化信号を出力するために行う論理演算の回数と上記第１の論理演算部が上記第１,第２の比較出力信号から上記第１の復号化信号を出力するために行う論理演算の回数とが同じ回数であることを特徴とするデコーダ装置。
【請求項４】
請求項１から３のいずれか１つに記載のデコーダ装置において、
上記基準電圧発生部は、基準電圧とグランドとの間に直列に接続された抵抗で分圧された電圧によって、上記スレッシュレベル信号を生成し、
上記各比較器は、電源電圧として上記基準電圧が供給されることを特徴とするデコーダ装置。
【請求項５】
請求項１から４のいずれか１つに記載のデコーダ装置において、
上記階段状波形の入力信号は、ｎ(ｎは３以上の自然数)段の階段状波形であり、
上記階段状波形の各段の振幅電圧が均等であり、
上記階段状波形のｎ段目の段状波形の段差部と交差するスレッシュレベルが１つであり、上記階段状波形の１段目の段状波形の段差部と交差するスレッシュレベルが１つであり、上記階段状波形の２段目から(ｎ−１)段目の各段状波形の段差部に対しては２つのスレッシュレベルが交差し、上記２段目から(ｎ−１)段目の各段状波形の段差部に交差する各２つのスレッシュレベルは、各段状波形の中心電圧を挟んで対称に設定され、
上記階段状波形のｎ段目の段状波形の段差部と交差するスレッシュレベルの電圧をＶｓｍａｘ(Ｖ)とし、上記階段状波形の１段目の段状波形の段差部と交差するスレッシュレベルの電圧をＶｓｍｉｎ(Ｖ)とすると、上記階段状波形の入力信号に設定される(２ｎ−２)本のスレッシュレベルの隣接する各スレッシュレベル間の電圧間隔Ｖｉｎｔ(Ｖ)を次式(１)で算出される値に設定し、
Ｖint＝(Ｖｓｍａｘ−Ｖｓｍｉｎ)/(２ｎ−３)    … (１)
さらに、上記各スレッシュレベルのうちの或る段の段状波形の段差部と交差する１つのスレッシュレベルを上記第１のスレッシュレベル信号によるスレッシュレベルとし、上記各スレッシュレベルのうちの上記或る段の段状波形とは異なる別の段状波形の段差部と交差する別の１つのスレッシュレベルを上記第２のスレッシュレベル信号によるスレッシュレベルとすることを特徴とするデコーダ装置。
【請求項６】
請求項１から５のいずれか１つのデコーダ装置を備え、
上記階段状波形の入力信号は、移動体の移動情報を表す信号を符号化した信号であり、上記論理演算部は、上記移動情報を表す信号を符号化した信号である入力信号から復号化した移動情報を表す信号を出力し、
上記移動情報を表す信号に基づいて、上記移動体の移動を制御する移動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デコーダ装置および移動制御装置に関する。この発明は、例えば、受光素子を用いて移動体の位置,移動速度,移動方向等を検出しこの検出結果を符号化された階段波形の信号で出力する光学式エンコーダの上記符号化された階段波形の信号が入力され、上記符号化された階段波形の信号を位相が異なる複数の出力信号に該当するデジタル信号に変換するデコーダ装置に関する。また、この発明は、特に、複写機、プリンターなどの印刷機器、ＦＡ(ファクトリオートメーション)機器等に搭載される移動制御装置に用いると好適なデコーダ装置に関する。
【背景技術】
【０００２】
従来、受光素子を用いて移動体の位置,移動速度,移動方向等を検出する光学式エンコーダでは、位相が互いに９０°異なるＡ相信号およびＢ相信号の２信号を用いることで、上記移動体の位置,移動速度,移動方向等の検出を行っている。
【０００３】
しかし、近年、光学式エンコーダは小型化と省線化が求められてきており、上記２信号を１系統の階段波形のＡ/Ｂ相パルス信号として出力することで配線数を減らし小型化を図ったものが提案されている。
【０００４】
例えば、特許文献１(特開昭６０−８８３１６号公報)では、ロータリーエンコーダの２相の出力を信号変換して２相に対応するカウンタパルスを取り出し、一方のカウンタパルスを位相反転して他方のカウンタパルスと加算することにより、単一の出力信号線で階段状波形の信号を送信し得るようにすることが開示されている。
【０００５】
また、特許文献２(特開平９−１０３０８６号公報)では、回転検出器から得られるＡ相、Ｂ相の正弦波信号を分圧切替により階段波形に変換して、回転位置検出の高精度化を図ることが開示されている。
【０００６】
また、現在未公開で従来技術ではないが、本出願人による出願(特願２００８−１２９７７９)では、複数の受光素子から得られる複数の位相の異なる受光信号を、所定のスレッシュレベルに対してレベルが異なる複数の信号成分を含む階段状の出力信号に変換して出力する受光信号処理部を備える光学式エンコーダを提案している。
【０００７】
また、現在未公開で従来技術ではないが、本出願人によるもう１つの出願(特願２００８−２０４５１２)では、Ａ相、Ｂ相のデジタル信号から論理和回路、ｇｍ増幅器および負帰還回路により、階段波形の１系統出力を生成することにより、高精度な相対位置情報と移動方向を検出可能で小型化に最適な光学式エンコーダを提案している。
【０００８】
ところで、上述の各技術で得られる階段状波形の出力信号のままでは、マイクロコンピュータ等で信号処理できない場合がある。この場合、結局、元のＡ相、Ｂ相のようなデジタル信号が必要になる。ここで、上述の各技術の全てに該当する以下のような問題がある。すなわち、階段状波形の出力信号は、信号の立上り、立下りの部分でスルーレートが存在する。このことに起因して、例えば、上記階段状波形の出力信号を或るスレッシュレベルに対応した基準電圧と比較してデジタル値の２信号にした場合に、このデジタル値の２信号に遅れが生じ位相差にずれが生じてしまう。また、同一位相部で論理値に変換した場合でも、遅延の結果ノイズ成分が発生し、誤検知の要因となる。
【０００９】
このような位相遅れ、およびノイズ成分が生成される原因について、階段波形から位相が互いに９０°異なるＡ相信号およびＢ相信号の２信号を生成する場合の具体例で以下に説明する。
【００１０】
図１０に示すような、３ステップの階段波形の場合を考える。図１０に示す階段波形である１系統出力波形、およびＡ相,Ｂ相のデジタル出力波形は、スルーレートが無限大の理想的な矩形波である。この場合、図９のブロック図に示したように、１系統の出力波形(階段波形)である入力信号を比較器５０２でスレッシュレベル(2)に対応する基準電圧Ｖ２と比較することにより、Ａ相のデジタル出力信号Ａch ＯＵＴが得られる。また、上記１系統の階段波形である入力信号を比較器５０１でスレッシュレベル(1)に対応する基準電圧と比較し出力した信号と、比較器５０３でスレッシュレベル(3)に対応する基準電圧Ｖ３と比較して出力した信号をＮＯＴ回路５０４で反転させた反転信号とをＮＯＲ回路５０５に入力して論理演算する。これにより、ＮＯＲ回路５０５から、Ｂ相のデジタル出力信号Ｂch ＯＵＴが得られる。このように、１系統出力波形の入力信号のスルーレートが無限大で、遅れのない理想的な波形を仮定した場合、Ａ相出力信号Ａch ＯＵＴ,Ｂ相出力信号Ｂch ＯＵＴとしては、位相遅れが無く、互いの位相が９０°異なる理想的な信号が得られる。
【００１１】
しかし、上記階段波形の入力信号の実際の出力波形は、図１１に示すように、スルーレートの影響で立上り,立下りに有限の時間ｔｒ,ｔｆを要する。この場合、前述と同様に上記階段波形の１ステップ毎に１つのスレッシュレベル(1)〜(3)を設けて信号処理を行うと、Ａ相の出力信号とＢ相の出力信号との間の相対的な位相のずれ、Ａ相,Ｂ相の各出力信号内の位相のずれＰ、およびノイズパルスＮが発生してしまう。これらの各出力信号の位相のずれやノイズパルスの発生は、誤検知の原因となる。なお、図１１において、(Ａ)欄には比較器５０１の出力波形を示し、(Ｂ)欄には比較器５０３の出力波形を示し、(Ｃ)欄にはＮＯＴ回路５０４の出力波形を示している。
【００１２】
上述のことから、例えば光学式エンコーダ等の１系統出力信号線から出力された出力波形の信号(符号化された階段状波形の出力信号)を、位相のずれやノイズパルスが発生しない複数のデジタル出力信号に変換する高精度なデコーダが求められる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開昭６０−８８３１６号公報
【特許文献２】特開平９−１０３０８６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
そこで、この発明の課題は、光学式エンコーダ等の１系統出力信号線から出力された出力波形の信号(符号化された階段状波形の出力信号)を、位相のずれやノイズパルスが抑制された複数のデジタル出力信号に変換する高精度なデコーダ装置およびそれを備えた移動制御装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、この発明のデコーダ装置は、第１のスレッシュレベル信号と第２のスレッシュレベル信号とを出力する基準電圧発生部と、
階段状波形の入力信号と上記第１のスレッシュレベル信号とが入力されると共に上記入力信号と第１のスレッシュレベル信号とを比較してこの比較結果を第１の比較出力信号として出力する第１の比較器と、
上記階段状波形の入力信号と上記第２のスレッシュレベル信号とが入力されると共に上記入力信号と第２のスレッシュレベル信号とを比較してこの比較結果を第２の比較出力信号として出力する第２の比較器と、
上記第１の比較出力信号と上記第２の比較出力信号とが入力されると共に上記第１の比較出力信号と第２の比較出力信号との間の論理演算を行って上記階段状波形の入力信号から復号化した信号を出力する論理演算部とを備え、
上記第１のスレッシュレベル信号によるスレッシュレベルは上記階段状波形の入力信号の隣接する２つの段状波形のうちの一方の段状波形の段差部と交差しており、上記第２のスレッシュレベル信号によるスレッシュレベルは上記階段状波形の入力信号の隣接する２つの段状波形のうちの他方の段状波形の段差部と交差していることを特徴としている。
【００１６】
この発明のデコーダ装置によれば、上記第１,第２のスレッシュレベル信号によるスレッシュレベルが交差する段状波形は隣接している。このため、上記第１,第２のスレッシュレベル信号のスレッシュレベルが交差する２つの段状波形の間に別の段状波形が介在している場合に比べて、各段状波形の段差部のスルーレートに起因して生じる各スレッシュレベルと各段状波形の段差部との交点の位相のずれの縮小を図れる。よって、第１,第２の比較出力信号が上記スルーレートに起因して位相がずれることを抑制できる。よって、論理演算部が出力する信号を位相のずれやノイズパルスが抑制された所望のデジタル信号出力とすることができる。
【００１７】
すなわち、スルーレートに起因する位相のずれを減らすには、各スレッシュレベルをできるだけ近く設定することが有利になる。よって、各比較器において各スレッシュレベルで比較された各比較出力信号を論理演算する場合に、隣接するスレッシュレベルで比較されて出力された信号同士(第１,第２の比較出力信号)を論理演算することで、出力信号に対する上記スルーレートの影響を低減できる。
【００１８】
なお、上記論理演算部にローパスフィルタ回路を設けて、信号のノイズパルスを除去することが好ましい。また、このローパスフィルタ回路は、複数の信号に対して同等の処理を行った箇所に設置することで、各信号間の位相ずれの影響をより小さくできる。また、上記ローパスフィルタ回路は、一例として、しゃ断周波数ｆｃ＝１ＭＨｚとすれば一般的に用いられるモーター制御系が１００ｋＨｚ以下で使われているため、有益である。
【００１９】
また、一実施形態のデコーダ装置では、上記第１のスレッシュレベル信号によるスレッシュレベルと上記隣接する２つの段状波形の境をなす境界レベルとのレベル差は、上記一方の段状波形の段差部の中心レベルと上記境界レベルとのレベル差よりも小さく、かつ、
上記第２のスレッシュレベル信号によるスレッシュレベルと上記境界レベルとのレベル差は、上記他方の段状波形の段差部の中心レベルと上記境界レベルとのレベル差よりも小さい。
【００２０】
この実施形態のデコーダ装置によれば、上記第１のスレッシュレベル信号によるスレッシュレベルと上記第２のスレッシュレベル信号によるスレッシュレベルとは、各スレッシュレベルに対応した段状波形の段差部と交差する範囲で各段状波形の段差部の中心レベルに比べて互いに近づいている。これにより、各段状波形の段差部のスルーレートに起因して生じる各スレッシュレベルと各段状波形の段差部との交点の位相のずれの縮小を図れるので、第１,第２の比較出力信号が上記スルーレートに起因して位相がずれることを抑制できる。よって、論理演算部が出力する信号を位相のずれやノイズパルスが抑制された所望のデジタル信号出力とすることができる。
【００２１】
また、一実施形態のデコーダ装置では、上記論理演算部を第１の論理演算部とし、上記第１の論理演算部が出力する復号化した信号を第１の復号化信号とし、
上記基準電圧発生部は、上記第１および第２のスレッシュレベル信号と第３のスレッシュレベル信号を出力し、
さらに、上記階段状波形の入力信号と上記第３のスレッシュレベル信号とが入力されると共に上記入力信号と上記第３のスレッシュレベル信号とを比較してこの比較結果を第３の比較出力信号として出力する第３の比較器と、
上記第３の比較出力信号が入力されると共に上記第３の比較出力信号に論理演算を行って上記第１の復号化信号とは位相が異なると共に上記階段状波形の入力信号から復号化した第２の復号化信号を出力する第２の論理演算部とを備え、
上記第２の論理演算部が上記第３の比較出力信号から上記第２の復号化信号を出力するために行う論理演算の回数と上記第１の論理演算部が上記第１,第２の比較出力信号から上記第１の復号化信号を出力するために行う論理演算の回数とが同じ回数である。
【００２２】
この実施形態のデコーダ装置によれば、上記第１の復号化信号と第２の復号化信号とは同等回数数の演算処理で生成されているので、演算処理の回数が異なる場合に比べて、両復号化信号間の位相のずれを縮小できる。
【００２３】
また、一実施形態のデコーダ装置では、上記基準電圧発生部は、基準電圧とグランドとの間に直列に接続された抵抗で分圧された電圧によって、上記スレッシュレベル信号を生成し、上記各比較器は、電源電圧として上記基準電圧が供給される。
【００２４】
この実施形態のデコーダ装置によれば、１つの上記スレッシュレベル信号発生部によって、基準電圧を分圧した複数のスレッシュレベル信号を生成でき、複数のスレッシュレベル信号を複数のスレッシュレベル信号発生部で生成させる場合に比べて、回路面積を削減できる。さらに、スレッシュレベル信号発生部が１つで済むので、プロセスバラツキ,ノイズ等に対して、各スレッシュレベル信号が同等の動作をするので、各スレッシュレベルの整合性がよい。また、各比較器に上記基準電圧が電源電圧として供給されるから、各比較器で比較演算する際の温度特性,プロセスばらつき等に対して整合性が良く、ノイズパルス等を削減できる。
【００２５】
また、一実施形態のデコーダ装置では、上記階段状波形の入力信号は、ｎ(ｎは３以上の自然数)段の階段状波形であり、
上記階段状波形の各段の振幅電圧が均等であり、
上記階段状波形のｎ段目の段状波形の段差部と交差するスレッシュレベルが１つであり、上記階段状波形の１段目の段状波形の段差部と交差するスレッシュレベルが１つであり、上記階段状波形の２段目から(ｎ−１)段目の各段状波形の段差部に対しては２つのスレッシュレベルが交差し、上記２段目から(ｎ−１)段目の各段状波形の段差部に交差する各２つのスレッシュレベルは、各段状波形の中心電圧を挟んで対称に設定され、
上記階段状波形のｎ段目の段状波形の段差部と交差するスレッシュレベルの電圧をＶｓｍａｘ(Ｖ)とし、上記階段状波形の１段目の段状波形の段差部と交差するスレッシュレベルの電圧をＶｓｍｉｎ(Ｖ)とすると、上記階段状波形の入力信号に設定される(２ｎ−２)本のスレッシュレベルの隣接する各スレッシュレベル間の電圧間隔Ｖｉｎｔ(Ｖ)を次式(１)で算出される値に設定し、
Ｖint＝(Ｖｓｍａｘ−Ｖｓｍｉｎ)/(２ｎ−３)    … (１)
さらに、上記各スレッシュレベルのうちの或る段の段状波形の段差部と交差する１つのスレッシュレベルを上記第１のスレッシュレベル信号によるスレッシュレベルとし、上記各スレッシュレベルのうちの上記或る段の段状波形とは異なる別の段状波形の段差部と交差する別の１つのスレッシュレベルを上記第２のスレッシュレベル信号によるスレッシュレベルとする。
【００２６】
この実施形態のデコーダ装置によれば、上記階段状波形の入力信号の上端と下端の段(ステップ)ではスレッシュレベルが１本であり、上端と下端を除く各段(ステップ)ではスレッシュレベルが２本であるので、合計のスレッシュレベルの本数は、２＋(ｎ−２)×２＝(２ｎ−２)本のスレッシュレベルとなり、この(２ｎ−２)本のスレッシュレベルによるスレッシュレベル間隔数が(２ｎ−３)となる。よって、この(２ｎ−３)のスレッシュレベル間隔数で、最大のスレッシュレベルに対応する電圧Ｖｓｍａｘと最小のスレッシュレベルに対応する電圧Ｖｓｍｉｎとの差(Ｖｓｍａｘ−Ｖｓｍｉｎ)を除算することで、(２ｎ−２)本のスレッシュレベルの間隔を均等な電圧差で設定できることとなる。
【００２７】
これにより、上記階段状波形の入力信号の各段状波形のスルーレートに起因する位相のずれが、各段状波形と各スレッシュレベルとが交差する各点に均等に割り振られるので、上記スルーレートに起因するノイズパルスや位相のずれを最小限に吸収できる。
【００２８】
また、一実施形態の移動制御装置は、上記デコーダ装置を備え、
上記階段状波形の入力信号は、移動体の移動情報を表す信号を符号化した信号であり、上記論理演算部は、上記移動情報を表す信号を符号化した信号である入力信号から復号化した移動情報を表す信号を出力し、
上記移動情報を表す信号に基づいて、上記移動体の移動を制御する。
【００２９】
この実施形態の移動制御装置によれば、階段状波形の入力信号から復号化した移動情報を表す信号を位相の遅れやノイズ成分が抑えられた所望のデジタル信号とすることができ、より高精度な移動制御を実現できる。
【発明の効果】
【００３０】
この発明のデコーダ装置によれば、第１,第２のスレッシュレベル信号によるスレッシュレベルが交差する段状波形は隣接している。このため、上記第１,第２のスレッシュレベル信号のスレッシュレベルが交差する２つの段状波形の間に別の段状波形が介在している場合に比べて、各段状波形のスルーレートに起因して生じる各スレッシュレベルと各段状波形の段差部との交点の位相のずれの縮小を図れるので、第１,第２の比較出力信号が上記スルーレートに起因して位相がずれることを抑制できる。よって、論理演算部が出力する信号を位相のずれやノイズパルスが抑制された所望のデジタル信号出力とすることができる。
【図面の簡単な説明】
【００３１】
【図１】この発明のデコーダ装置の第１実施形態を示すブロック図である。
【図２Ａ】上記第１実施形態における入力信号Ｓ１,デジタル信号(Ａ),(Ｂ),(Ｃ),(Ｄ)の各信号波形を示す波形図である。
【図２Ｂ】上記第１実施形態におけるデジタル信号(Ｅ),(Ｆ),(Ｇ),(Ｈ)の各信号波形を示す波形図である。
【図３】この発明のデコーダ装置の第２実施形態を示すブロック図である。
【図４Ａ】この発明のデコーダ装置の第３実施形態を示すブロック図である。
【図４Ｂ】この発明のデコーダ装置の第４実施形態を示すブロック図である。
【図５】ｎ段の階段状波形の入力信号に対して(２ｎ−２)本のスレッシュレベルを等間隔で割り当てる一例を模式的に示す図である。
【図６】この発明のデコーダ装置の第５実施形態を示すブロック図である。
【図７】上記第１〜第５実施形態のデコーダ装置の入力端子に入力される階段状波形の入力信号Ｓ１を１系統出力信号として出力する光学式エンコーダのブロック図である。
【図８】上記光学式エンコーダにおける各信号波形を示す波形図である。
【図９】比較例のデコーダ装置のブロック図である。
【図１０】スルーレートが無限大の理想的な矩形波としての１系統出力波形、およびＡ相,Ｂ相のデジタル出力波形を示す波形図である。
【図１１】スルーレートが有限の実際の１系統出力波形、およびＡ相,Ｂ相のデジタル出力波形を示す波形を示す波形図である。
【発明を実施するための形態】
【００３２】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３３】
(第１の実施の形態)
図１のブロック図に、この発明のデコーダ装置の第１実施形態を示す。この第１実施形態のデコーダは、比較器１〜５を備える。
【００３４】
この比較器１の非反転入力端子には、光学式エンコーダ等の１系統出力信号線から出力されて入力端子１１に入力される符号化された階段状波形の出力信号が入力信号Ｓ１として入力される。また、上記比較器１の反転入力端子にはスレッシュレベル(1)としての基準電圧Ｖ１が入力される。また、上記比較器２は、非反転入力端子にスレッシュレベル(2)‐1としての基準電圧Ｖ２が入力され、反転入力端子に上記１系統出力信号線からの階段状波形の入力信号Ｓ１が入力される。ここで、上記基準電圧Ｖ１が第１のスレッシュレベル信号をなし、上記基準電圧Ｖ２が第２のスレッシュレベル信号をなす。また、上記比較器１が第１の比較器をなし、上記比較器２が第２の比較器をなす。
【００３５】
また、比較器３は、非反転入力端子に上記１系統出力信号線からの階段状波形の入力信号Ｓ１が入力され、反転入力端子にスレッシュレベル(2)としての基準電圧Ｖ３が入力される。この比較器３のデジタル出力信号(Ｇ)は、Ａ相のデジタル出力信号Ａch OUTとなる。
【００３６】
また、比較器４は、非反転入力端子に上記１系統出力信号線からの階段状波形の入力信号Ｓ１が入力され、反転入力端子にスレッシュレベル(2)‐2としての基準電圧Ｖ４が入力される。また、比較器５は、非反転入力端子に、スレッシュレベル(3)としての基準電圧Ｖ５が入力され反転入力端子に上記１系統出力信号線からの階段状波形の入力信号Ｓ１が入力される。ここで、上記基準電圧Ｖ４が第１のスレッシュレベル信号をなし、上記基準電圧Ｖ５が第２のスレッシュレベル信号をなす。また、上記比較器４が第１の比較器をなし、上記比較器５が第２の比較器をなす。
【００３７】
また、この第１実施形態のデコーダ装置は、上記比較器１が出力するデジタル信号(Ａ)と、比較器２が出力するデジタル信号(Ｂ)とが入力されて両者の否定論理和を演算するＮＯＲ回路６と、比較器４が出力するデジタル信号(Ｃ)と比較器５が出力するデジタル信号(Ｄ)とが入力されて両者の否定論理和を演算するＮＯＲ回路７とを有する。さらに、この第１実施形態は、ＮＯＲ回路６が出力するデジタル信号(Ｅ)とＮＯＲ回路７が出力するデジタル信号(Ｆ)とが入力されて両者の論理和を演算するＯＲ回路８を有し、このＯＲ回路８の出力信号がＢ相出力信号Ｂch OUTとなる。ここで、上記デジタル信号(Ａ),(Ｃ)が第１の比較出力信号をなし、上記デジタル信号(Ｂ),(Ｄ)が第２の比較出力信号をなす。また、上記ＮＯＲ回路６,７およびＯＲ回路８が論理演算部をなす。
【００３８】
なお、この第１実施形態は、上記基準電圧Ｖ１〜Ｖ５を出力する基準電圧発生部１０を備える。
【００３９】
図２Ａの(Ａ)欄の上方に一例として示すように、上記入力端子１１に入力される符号化された階段状波形の入力信号Ｓ１は、３段の階段状波形である。この３段の階段状波形は、１段目の段状波形Ｓ１１と２段目の段状波形Ｓ１２と３段目の段状波形Ｓ１３とで構成され、各段状波形Ｓ１１,Ｓ１２,Ｓ１３は、段差部Ｐ１１,Ｐ１２,Ｐ１３と平坦部Ｆ１１,Ｆ１２,Ｆ１３を有する。
【００４０】
なお、この３段の階段状波形の各段状波形の段差部のステップ高(各段の振幅電圧)は同じである。
【００４１】
また、ここで、上記スレッシュレベル(2)としての基準電圧Ｖ３は、上記階段状波形の入力信号Ｓ１の全振幅の２分の１に相当している。また、上記スレッシュレベル(2)としての基準電圧Ｖ３は、上記スレッシュレベル(2)‐1となる基準電圧Ｖ２と上記スレッシュレベル(2)‐2となる基準電圧Ｖ４との中心電圧となっている。また、上記スレッシュレベル(2)である基準電圧Ｖ３が、上記スレッシュレベル(1)である基準電圧Ｖ１とスレッシュレベル(3)である基準電圧Ｖ５との中心電圧になっている。
【００４２】
また、スレッシュレベル(1)は、上記３段の階段状波形の３段目の段状波形Ｓ１３の段差部Ｐ１３に交差すると共に上記３段目の段状波形Ｓ１３の段差部Ｐ１３の中心レベルよりも上記スレッシュレベル(2)‐1に近い。また、上記スレッシュレベル(2)‐1は、２段目の段状波形Ｓ１２の段差部Ｐ１２に交差すると共に上記２段目の段状波形Ｓ１２の段差部Ｐ１２の中心レベル(スレッシュレベル(2))よりも上記スレッシュレベル(1)に近い。また、スレッシュレベル(2)‐2は、上記２段目の段状波形Ｓ１２の段差部Ｐ１２に交差すると共に上記２段目の段状波形Ｓ１２の段差部Ｐ１２の中心レベル(スレッシュレベル(2))よりも上記スレッシュレベル(3)に近い。また、上記スレッシュレベル(3)は、１段目の段状波形Ｓ１１の段差部Ｐ１１に交差すると共に上記１段目の段状波形Ｓ１１の段差部Ｐ１１の中心レベルよりも上記スレッシュレベル(2)‐2に近い。
【００４３】
この実施形態では、上記入力端子１１に入力される階段状波形の入力信号Ｓ１からＡ相のデジタル出力信号Ａch OUTを得るために、１つの比較器３に入力する１つのスレッシュレベル(2)を用いている。一方、階段状波形の入力信号Ｓ１からＢ相のデジタル出力信号Ｂch OUTを得るために、４つの比較器１,２,４,５に入力する４つのスレッシュレベル(1),(2)‐1,(2)‐2,(3)を用いている。
【００４４】
図２Ａに示すように、上記スレッシュレベル(3)は、階段状波形の入力信号Ｓ１の１段目の段状波形Ｓ１１の段差部Ｐ１１と交差しており、上記スレッシュレベル(2)‐1,(2)‐2は、上記スレッシュレベル(2)の上,下で入力信号Ｓ１の２段目の段状波形Ｓ１２の段差部Ｐ１２と交差している。また、上記スレッシュレベル(1)は、階段状波形の入力信号Ｓ１の３段目の段状波形Ｓ１３の段差部Ｐ１３と交差している。
【００４５】
そして、上記比較器３は、上記階段状波形の入力信号Ｓ１を上記スレッシュレベル(2)の基準電圧Ｖ３と比較することにより、図２Ｂの(Ｇ)欄に示される信号波形のＡ相のデジタル出力信号Ａch OUTが得られる。また、比較器１で上記階段状波形の入力信号Ｓ１を上記スレッシュレベル(1)の基準電圧Ｖ１と比較して、図２Ａの(Ａ)欄に示される波形のデジタル信号(Ａ)が得られ、比較器２で上記階段状波形の入力信号Ｓ１を上記スレッシュレベル(2)‐2の基準電圧Ｖ２と比較して、図２Ａの(Ｂ)欄に示される波形のデジタル信号(Ｂ)が得られる。そして、ＮＯＲ回路６で上記デジタル信号(Ａ)とデジタル信号(Ｂ)との否定論理和を演算することで、図２Ｂの(Ｅ)欄に示される波形のデジタル信号(Ｅ)が得られる。
【００４６】
一方、上記比較器４は、上記階段状波形の入力信号Ｓ１を上記スレッシュレベル(2)‐2の基準電圧Ｖ４と比較することにより、図２Ａの(Ｃ)欄に示される波形のデジタル信号(Ｃ)が得られる。また、上記比較器５は、上記階段状波形の入力信号Ｓ１を上記スレッシュレベル(3)の基準電圧Ｖ５と比較することにより、図２Ａの(Ｄ)欄に示される波形のデジタル信号(Ｄ)が得られる。そして、ＮＯＲ回路７で上記デジタル信号(Ｃ)とデジタル信号(Ｄ)との否定論理和を演算することで、図２Ｂの(Ｆ)欄に示される波形のデジタル信号(Ｆ)が得られる。
【００４７】
そして、上記ＯＲ回路８で、上記デジタル信号(Ｅ)と(Ｆ)の論理和を演算することで、図２Ｂの(Ｈ)欄に示されるデジタル信号(Ｈ)が得られ、このデジタル信号(Ｈ)がＢ相出力信号Ｂch OUTとなる。
【００４８】
この図２Ｂの(Ｈ)欄に示されるデジタル信号(Ｈ)によるＢ相出力信号Ｂch OUTは、図９に示されるＢ相出力信号に比べて、移相のずれＰが抑制されていると共に、ノイズパルスＮも小さくなっている。
【００４９】
このように、この実施形態によれば、入力信号Ｓ１からＢ相出力信号Ｂch OUTを得るに際し、上記階段状波形の入力信号Ｓ１の２段目の段状波形(ステップ状波形)Ｓ１２に対して、中心電圧(基準電圧Ｖ３)に対応するスレッシュレベル(2)を挟む２つのスレッシュレベル(2)‐1,(2)‐2を設定している。そして、スレッシュレベル(2)よりもスレッシュレベル(1)に近いスレッシュレベル(2)‐1とスレッシュレベル(1)のそれぞれを入力信号Ｓ１と比較して生成させたデジタル信号(Ａ)と(Ｂ)を得ている。これにより、第１の比較出力信号としてのデジタル信号(Ａ)と第２の比較出力信号としてのデジタル信号(Ｂ)との移相のずれの縮小を図れる。また、スレッシュレベル(2)よりもスレッシュレベル(3)に近いスレッシュレベル(2)‐2とスレッシュレベル(3)のそれぞれを入力信号Ｓ１と比較して生成させたデジタル信号(Ｃ)と(Ｄ)を得ている。これにより、第１の比較出力信号としてのデジタル信号(Ｃ)と第２の比較出力信号としてのデジタル信号(Ｄ)の移相のずれの縮小が図れる。よって、このような移相のずれの小さなデジタル信号(Ａ),(Ｂ)から得たデジタル信号(Ｅ)と、移相のずれの小さなデジタル信号(Ｃ),(Ｄ)から得たデジタル信号(Ｆ)との論理和で得られるＢ相出力信号Ｂch OUTは、移相のずれＰやノイズパルスＮが抑制されることとなる。
【００５０】
なお、論理演算を行うＮＯＲ回路６,７やＯＲ回路８の各論理演算回路へ入力される各信号の同位相での立上り立下りの位相差を減らすには、各スレッシュレベルはできるだけ近い電位で設定するほうが有利である。よって、図２Ａにおける最大,最小のスレッシュレベル(1),(3)は、そのスレッシュレベルで比較することが可能な限り中心電圧(基準電圧Ｖ３)に近い位置に設定して、他のスレッシュレベル(2)‐1,(2)‐2と電位差が少ないようにすることが望ましい。上記実施形態では、一例として、スレッシュレベル(2)に対応する中心電圧Ｖ３を上記階段状波形の入力信号Ｓ１の全振幅の２分の１に設定し、スレッシュレベル(2)‐1とスレッシュレベル(2)‐2の中心をスレッシュレベル(2)とした。そして、スレッシュレベル(1)とスレッシュレベル(2)‐1との電位差、スレッシュレベル(2)‐1とスレッシュレベル(2)‐2との電位差、スレッシュレベル(2)‐2とスレッシュレベル(3)との電位差の各電位差を等しくした。
【００５１】
尚、上記実施形態では、入力信号が３段の階段状波形である場合を説明したが、入力信号が３段を超える階段状波形である場合にも本発明を適用できる。
【００５２】
例えば、図５に示されるように、入力信号Ｓｎがｎ段(ｎは３以上の自然数)の階段状波形であり、スルーレートが一定で、各段(ステップ)の振幅電圧が均等である場合、最大のスレッシュレベルに対応する基準電圧をＶｓｍａｘとし最小のスレッシュレベルに対応する基準電圧をＶｓｍｉｎとすると、各スレッシュレベルに対応する各基準電圧は、隣接する基準電圧間の電圧間隔Ｖintを次式(１)で表される電圧間隔で設定する。
Ｖint＝(Ｖｓｍａｘ−Ｖｓｍｉｎ)/(２ｎ−３)    … (１)
【００５３】
上式(１)は、次のような過程で導出される。すなわち、上記階段状波形の入力信号の上端の段状波形Ｗ(ｎ)と下端の段状波形Ｗ(１)ではスレッシュレベルが１本である一方、上端と下端の段状波形Ｗ(ｎ)とＷ(１)を除く各段状波形Ｗ(２)〜Ｗ(ｎ−１)では、スレッシュレベルが２本である。よって、合計のスレッシュレベルの本数は、２＋(ｎ−２)×２＝(２ｎ−２)本のスレッシュレベルＳＬ(１)〜ＳＬ(ｎ)となる。この(２ｎ−２)本のスレッシュレベルによるスレッシュレベル間隔数が(２ｎ−３)となる。よって、この(２ｎ−３)のスレッシュレベル間隔数で、最大のスレッシュレベルに対応する基準電圧Ｖｓｍａｘと最小のスレッシュレベルに対応する基準電圧Ｖｓｍｉｎとの差(Ｖｓｍａｘ−Ｖｓｍｉｎ)を除算することで、(２ｎ−２)本のスレッシュレベルの間隔を均等な電圧差で設定できることとなる。これにより、上記階段状波形の入力信号Ｓｎの各々のステップでのスルーレートに起因する位相のずれが各ステップに均等に割り振られる。なお、図５において、中心電圧ＶＣは、このｎ段の階段状波形の入力信号Ｓｎの全振幅の２分の１である。
【００５４】
そして、上記ｎ段目の段状波形Ｗ(ｎ)の段差部と交差するスレッシュレベルＳＬ(ｎ)は、このｎ段目の段状波形Ｗ(ｎ)の段差部の中心電圧よりも上記中心電圧ＶＣに近い値であり、上記１段目の段状波形Ｗ(１)の段差部と交差するスレッシュレベルＳＬ(１)は、この１段目の段状波形Ｗ(１)の段差部の中心電圧よりも上記中心電圧ＶＣに近い値である。そして、第１のスレッシュレベル信号による第１のスレッシュレベルを、隣接する２つの段状波形Ｗ(ｋ),Ｗ(ｋ−１)のうちの段状波形Ｗ(ｋ)の段差部と交差するものとし、第２のスレッシュレベル信号による第１のスレッシュレベルを段状波形Ｗ(ｋ−１)の段差部と交差するものとする。ここで、ｋは、２からｎまでの任意の自然数とする。そして、上記第１,第２のスレッシュレベルは、隣接する２つの段状波形Ｗ(ｋ)とＷ(ｋ−１)との境をなす電圧である境界レベルＳＳ(ｋ−１)を挟むと共に隣接する２つのスレッシュレベルとする。そして、上記第１のスレッシュレベル信号と上記入力信号Ｓｎとを第１の比較器に入力し、上記第２のスレッシュレベル信号と上記入力信号Ｓｎとを第２の比較器に入力する。そして、この第１の比較器が出力する第１の比較出力信号と上記第２の比較器が出力する第２の比較出力信号を、例えば図１に示されるようなＮＯＲ回路,ＯＲ回路等で構成される論理演算部に入力して入力信号Ｓｎを復号化する。
【００５５】
これにより、上記階段状波形の入力信号Ｓｎの各々のステップでのスルーレートに起因する位相のずれが各ステップに均等に割り振られて、ノイズパルスや位相のずれを最小限に抑制できる。
【００５６】
なお、上記一例では、第１,第２のスレッシュレベルを、隣接する段状波形に対応するスレッシュレベルとしたが、第１,第２のスレッシュレベルを１つ以上の段状波形を挟んでいる２つの段状波形に対応するスレッシュレベルとしてもよい。
【００５７】
(第２の実施の形態)
次に、図３に、この発明のデコーダの第２実施形態を示す。この第２実施形態は、前述の第１実施形態の比較器３の出力側に２つのＮＯＴ回路３１,３２を直列に接続した点だけが、前述の第１実施形態と異なるので、前述の第１実施形態と同様の部分には同じ符号を付して、前述の第１実施形態と異なる点を説明する。
【００５８】
この第２実施形態では、１系統の出力信号線から入力端子１１に入力された階段状波形の入力信号Ｓ１を第３の比較器としての比較器３でスレッシュレベル(2)に対応する第３のスレッシュレベル信号としての基準電圧Ｖ３と比較して得られた第３の比較出力信号としてのデジタル出力信号(Ｇ)を第２の論理演算部を構成する２つのＮＯＴ回路３１,３２で２回の否定演算を行った上で第２の復号化信号であるＡ相のデジタル出力信号Ａch OUTとして出力する。このようにすれば、Ａ相のデジタル出力信号Ａch OUTが出力されるまでに入力信号Ｓ１に対して行う論理演算の回数を、第１の論理演算部を構成するＮＯＲ回路６,７およびＯＲ回路８で論理演算された第１の複号化信号であるＢ相のデジタル出力信号Ｂch OUTが出力されるまでに入力信号Ｓ１に対して行う論理演算の回数と同じ回数にすることができ、Ａ相のデジタル出力信号Ａch OUTとＢ相のデジタル出力信号Ｂch OUTとの相対的な位相差を減らすことが可能となる。
【００５９】
(第３の実施の形態)
次に、図４Ａに、この発明のデコーダの第３実施形態を示す。この第３実施形態は、前述の第２実施形態のＯＲ回路８の出力側にローパスフィルタ回路４１を接続すると共にＮＯＴ回路３２の出力側にローパスフィルタ回路４２を接続した点だけが、前述の第２実施形態と異なる。よって、この第３実施形態では、前述の第２実施形態と異なる点を主に説明する。
【００６０】
この第３実施形態では、Ａ相出力信号Ａch OUTおよびＢ相出力信号Ｂch OUTのノイズパルスの削減をより完全に行うために、Ａ相,Ｂ相の出力信号Ａch OUT,Ｂch OUTの出力端子とＯＲ回路８,ＮＯＴ回路３２との間にローパスフィルタ回路４１,４２を接続した。すなわち、この第３実施形態によれば、ＯＲ回路８,ＮＯＴ回路３２からの相対的な位相差が少ないＡ相,Ｂ相出力信号をローパスフィルタ回路４１,４２を通すことで、ノイズパルスをより確実に減少させることができる。さらに、各ローパスフィルタ回路４１,４２の容量を充放電させる電流を所望の値に設定しておくことで、Ａ相,Ｂ相出力信号の立上り,立下りのスルーレートを独立に制御することが可能になる。なお、上記ローパスフィルタ回路４１,４２は、一例として、しゃ断周波数ｆｃ＝１ＭＨｚとすれば一般的に用いられるモーター制御系が１００ｋＨｚ以下で使われているので、有益である。
【００６１】
(第４の実施の形態)
次に、図４Ｂに、この発明のデコーダの第４実施形態を示す。この第４実施形態は、前述の第２実施形態の比較器１とＮＯＲ回路６との間に接続されたローパスフィルタ回路５１と、比較器２とＮＯＲ回路６との間に接続されたローパスフィルタ回路５２と、比較器３とＮＯＴ回路３１との間に接続されたローパスフィルタ回路５３と、比較器４とＮＯＲ回路７との間に接続されたローパスフィルタ回路５４と、比較器５とＮＯＲ回路７との間に接続されたローパスフィルタ回路５５とを備えた点だけが、前述の第２実施形態と異なる。よって、この第４実施形態では、前述の第２実施形態と異なる点を主に説明する。
【００６２】
この第４実施形態は、各比較器１,２,３,４,５のデジタル出力信号(Ａ),(Ｂ),(Ｇ),(Ｃ),(Ｄ)をローパスフィルタ回路５１,５２,５３,５４,５５を通すことで、各デジタル出力信号(Ａ),(Ｂ),(Ｇ),(Ｃ),(Ｄ)のスルーレートを制御できる。これにより、ローパスフィルタ回路５１〜５５の後段でのＮＯＲ回路６,７,ＮＯＴ回路３１,３２,ＯＲ回路８による論理演算結果であるデジタル信号において、よりノイズパルスの発生を抑制でき、Ａ相/Ｂ相デジタル信号間の相対的な位相のずれを減らすこともできる。なお、上記ローパスフィルタ回路５１〜５５は、一例として、しゃ断周波数ｆｃ＝１ＭＨｚとすれば一般的に用いられるモーター制御系が１００ｋＨｚ以下で使われているので、有益である。
【００６３】
(第５の実施の形態)
次に、図６に、この発明のデコーダの第５実施形態を示す。この第５実施形態は、基準電圧発生部１０に替えて基準電圧発生部５１を備え、この基準電圧発生部５１が出力する基準電圧ＶＲＥＦを直列抵抗で分圧した電圧を各基準電圧Ｖ１〜Ｖ５としている点が、前述の図４Ａに示した第３実施形態と異なる。よって、この第５実施形態では、前述の第３実施形態と異なる点を主に説明する。
【００６４】
この第５実施形態では、基準電圧発生部５１の出力側とＧＮＤ(グランド)との間に６つの抵抗Ｒ１〜Ｒ６が直列に接続されている。この実施形態では、各抵抗Ｒ１〜Ｒ６の抵抗値を同一の値とした。上記抵抗Ｒ１とＲ２との接続点から基準電圧Ｖ１が比較器１の反転入力端子に入力され、上記抵抗Ｒ２とＲ３との接続点から基準電圧Ｖ２が比較器２の非反転入力端子に入力される。また、上記抵抗Ｒ３とＲ４との接続点から基準電圧Ｖ３が比較器３の反転入力端子に入力され、上記抵抗Ｒ４とＲ５との接続点から基準電圧Ｖ４が比較器４の反転入力端子に入力され、上記抵抗Ｒ５とＲ６との接続点から基準電圧Ｖ５が比較器５の非反転入力端子に入力される。
【００６５】
この実施形態によれば、１つの基準電圧発生部５１が発生する基準電圧ＶＲＥＦを分圧して異なる５つの基準電圧Ｖ１〜Ｖ５を発生させるので、各基準電圧Ｖ１〜Ｖ５を発生させる別々の複数の電圧発生回路を備える場合に比べて、回路規模を縮小できる。また、回路面積を削減できるだけでなく、プロセスバラツキ,ノイズ等に対して、各基準電圧が同等の条件になるので、各基準電圧Ｖ１〜Ｖ５による各スレッシュレベルの整合性もよくなり、位相のずれやノイズパルス等が発生する可能性を抑制できる。
【００６６】
また、この実施形態では、基準電圧発生部５１が発生する基準電圧ＶＲＥＦが各比較器１〜５、ＮＯＲ回路６,７、ＮＯＴ回路３１,３２、ＯＲ回路８、フィルタ回路４１,４２に電源として供給される。これにより、各信号を比較演算する際の温度特性、プロセスばらつき等に対して整合性がよく、ノイズパルス等の削減ができる。
【００６７】
尚、上記第１〜第５実施形態のデコーダの入力端子に入力される１系統出力信号である階段状波形の入力信号Ｓ１は、たとえば、光学式エンコーダの１系統出力信号が採用される。このような光学式エンコーダの一例を、図７に示す。この光学式エンコーダは、移動体１０１と受光部１０２と発光部１０３を備える。発光部１０３は、ＬＥＤ(発光ダイオード)等の発光素子で構成されている。受光部１０２は、４個の受光素子１１１〜１１４を有する。また、移動体１０１は、矢印Ｘ１またはＸ２で示される方向に移動可能になっていて、移動方向に交互に光オン部１０６と光オフ部１０７とが配列されている。この光オン部１０６の配列ピッチをＰとすると、光オン部１０６および光オフ部１０７の移動方向の寸法(幅寸法)は(１/２)Ｐである。上記光オン部１０６は発光部１０３からの光を受光部１０２側に通過させる一方、光オフ部１０７は発光部１０３からの光を受光部１０２側に通過させない。また、この光学式エンコーダでは、各受光素子１１１〜１１４の幅寸法を(１/４)Ｐとした。また、各受光素子１１１〜１１４は移動方向に間隔を隔てずに隣接している。したがって、各受光素子１１１,１１２,１１３,１１４が出力する受光信号Ａ＋,Ｂ−,Ａ−,Ｂ＋は、１ピッチＰを３６０°とすると位相が９０°づつずれている。
【００６８】
そして、この光学式エンコーダは、電流電圧変換部１１５〜１１８と、差動増幅器１２１,１２２と、ＡＤ変換器１２３,１２４とを備え、さらに、論理和回路１２５,１２６と遅延回路１２９とｇｍ増幅器１２７,１２８と負帰還回路１３５から構成される受光信号処理部を備える。
【００６９】
上記受光素子１１１が出力する受光信号Ａ＋は電流電圧変換部１１５を経由して差動増幅器１２１の非反転入力端子に入力され、受光素子１１３が出力する受光信号Ａ−は電流電圧変換部１１６を経由して差動増幅器１２１の反転入力端子に入力される。一方、上記受光素子１１２が出力する受光信号Ｂ−は電流電圧変換部１１８を経由して差動増幅器１２２の反転入力端子に入力され、受光素子１１４が出力する受光信号Ｂ＋は電流電圧変換部１１８を経由して差動増幅器１２２の非反転入力端子に入力される。
【００７０】
上記差動増幅器１２１は、電圧に変換された受光信号Ａ＋と電圧に変換された受光信号Ａ−との差を増幅して、この増幅した信号をＡＤ変換器１２３に出力する。また、上記差動増幅器１２２は、電圧に変換された受光信号Ｂ＋と電圧に変換された受光信号Ｂ−との差を増幅して、この増幅した信号をＡＤ変換器１２４に出力する。そして、上記ＡＤ変換器１２３は差動増幅器１２１から入力された増幅信号をデジタル信号Ａと反転デジタル信号/Ａとに変換してインバータで構成された遅延回路１２９、および論理和回路１２５,１２６に出力する。また、上記ＡＤ変換器１２４は、差動増幅器１２２から入力された増幅信号をデジタル信号Ｂに変換して論理和回路１２５,１２６に出力する。すると、論理和回路１２５は、図８の波形図に示すように、デジタル信号ＡとＢの論理和信号Ｓ１０３をｇｍ(相互コンダクタンス)増幅器１２７に出力し、論理和回路１２６は、反転デジタル信号/Ａとデジタル信号Ｂとの論理和信号Ｓ１０４をｇｍ増幅器１２７に出力する。一方、上記遅延回路１２９は、上記デジタル信号Ａと反転デジタル信号/Ａとを遅延させてｇｍ増幅器１２８に出力する。なお、上記遅延回路１２９は、論理和回路１２５,１２６が出力する論理和信号Ｓ１０３,Ｓ１０４と、ｇｍ増幅器１２８に出力するデジタル信号Ａ,反転デジタル信号/Ａとの間の位相遅延が生じないようにするためのものである。また、図８の波形図は、図７において、移動体１０１が矢印Ｘ２の方向へ移動する場合の波形図である。
【００７１】
上記ｇｍ増幅器１２７は、入力された論理和信号Ｓ１０３とＳ１０４とから電流出力信号Ｓ１０６を出力する。この電流出力信号Ｓ１０６は、図８に示すように、論理和信号Ｓ１０３のＨレベルの期間で振幅が１０μＡの電流波形と論理和信号Ｓ１０４がＬレベルの期間で振幅が１０μＡの電流波形とを重ね合わせた波形になっている。一方、上記ｇｍ増幅器１２８は、遅延回路１２９から入力されたデジタル信号Ａ,反転デジタル信号/Ａから、デジタル信号ＡがＨレベルの期間において振幅が１０μＡの電流出力信号Ｓ１０７を出力する。なお、上記各期間での電流波形の振幅１０μＡは一例としての値であり、他の値でも構わない。上記電流出力信号Ｓ１０６とＳ１０７とが加算され、抵抗１３３に入力されることで、ＩＶ変換されて、図８に示す階段波形の出力信号Ｓ１０８が得られる。この階段波形の出力信号Ｓ１０８は、デジタル信号ＡがＨレベルに立ち上がるときに３×Ｖ０まで立上り、デジタル信号ＢがＨレベルに立ち上がるときに２×Ｖ０まで立下り、デジタル信号ＡがＬレベルに立ち下がるときに１×Ｖ０まで立下がり、デジタル信号ＢがＬレベルに立ち下がるときに０×Ｖ０まで立ち下がる。なお、上記電圧Ｖ０は、電流出力信号Ｓ１０７の電流振幅１０μＡと抵抗１３３の抵抗値Ｒとの積で決まる値である。
【００７２】
図８に示す階段波形の出力信号Ｓ１０８は、Ｖ０〜２Ｖ０の電圧範囲(2)では、Ａ相出力であるデジタル信号Ａと同一波形であり、２Ｖ０〜３Ｖ０の電圧範囲(1)での波形成分を反転して、０〜Ｖ０の電圧範囲(3)での波形成分と論理合成することでＢ相出力であるデジタル信号Ｂを生成できる。すなわち、この光学式エンコーダによれば、１系統の出力信号線１３６からの検出信号である階段波形の出力信号Ｓ１０８によって、元のデジタル信号ＡのＡ相成分の位相情報,移動情報および元のデジタル信号ＢのＢ相成分の位相情報,移動情報が得られる。この光学式エンコーダが出力する階段波形の１系統の出力信号Ｓ１０８が、図２Ａに示す階段状波形の入力信号Ｓ１となる。
【００７３】
よって、このような光学式エンコーダの１系統の出力信号線１３６に上記第１〜第５のいずれかの実施形態の入力端子１１を接続することで、１系統の出力信号Ｓ１から移動情報を表す信号として複数のデジタル信号であるＡ相出力信号Ａch OUT,Ｂ相出力信号Ｂch OUTを生成する場合に、Ａ相出力信号Ａch OUT,Ｂ相出力信号Ｂch OUTの遅れやノイズ成分の発生が抑制された所望のデジタル信号を生成することが可能となる。これにより、上記Ａ相出力信号Ａch OUT,Ｂ相出力信号Ｂch OUTに基づいて移動体の移動を制御することが可能となり、より高精度な移動制御装置を実現できる。このような移動制御装置は、特に、複写機、プリンターなどの印刷機器、ＦＡ(ファクトリオートメーション)機器等に搭載される移動制御装置として好適である。
【符号の説明】
【００７４】
１〜５  比較器
６、７  ＮＯＲ回路
８  ＯＲ回路
１１  入力端子
３１、３２  ＮＯＴ回路
４１、４２、５１〜５５  ローパスフィルタ回路
(1)、(2)‐1、(2)、(2)‐2、(3)  スレッシュレベル
Ｓ１１〜Ｓ１３  段状波形
Ｐ１１〜Ｐ１３  段差部
Ｆ１１〜Ｆ１３  平坦部
Ｖ１〜Ｖ５  基準電圧
(Ａ)〜(Ｅ)、(Ｇ)、(Ｈ)  デジタル信号
Ａch OUT  Ａ相デジタル出力信号
Ｂch OUT  Ｂ相デジタル出力信号
【図１】
2010203895.tif 000003
【図２Ａ】
2010203895.tif 000004
【図２Ｂ】
2010203895.tif 000005
【図３】
2010203895.tif 000006
【図４Ａ】
2010203895.tif 000007
【図４Ｂ】
2010203895.tif 000008
【図５】
2010203895.tif 000009
【図６】
2010203895.tif 000010
【図７】
2010203895.tif 000011
【図８】
2010203895.tif 000012
【図９】
2010203895.tif 000013
【図１０】
2010203895.tif 000014
【図１１】
2010203895.tif 000015