(57)【要約】【課題】応答速度の速いディスプレイであっても自然な画像表示を行え、分割縞妨害による画像劣化を抑制することが可能な表示装置を提供する。【解決手段】表示画面の走査線をＭブロックに分け、Ｍブロックに対してＭ倍速の映像データをインタレース走査するブロック・インタレース駆動を行い、１倍速と同じ表示タイミングで映像データを表示する。その際、Ｉフレームの映像データをＭブロックに分け、画面上部から（Ａ−１）、（Ａ−２）、（Ａ−３）、…、（Ａ−Ｍ）と表す。それに続くＩ＋１フレームの映像データをＭブロックに分け、画面上部から（Ｂ−１）、（Ｂ−２）、（Ｂ−３）、…、（Ｂ−Ｍ）と表す。その場合、Ｘ番目（Ｘ＝１〜Ｍ）のサブフレームで表示する映像データの組み合わせは画面上部から（Ｂ−1）、（Ｂ−２）、…、（Ｂ−Ｘ）、（Ａ−（Ｘ＋１））、…、（Ａ−Ｍ）となるように表示する。【選択図】図１
2010181616.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に配置された表示画面にＮフレーム／秒の映像データをＭ倍速で表示する表示装置であって、
前記Ｎフレーム／秒の映像データをＭ倍速の映像データに変換する手段と、
前記表示画面の走査線をＭブロックに分け、前記Ｍブロックに対して前記Ｍ倍速の映像データをインタレース走査するブロック・インタレース駆動を行い、１倍速と同じ表示タイミングで前記映像データを表示する手段と、
を備えたことを特徴とする表示装置。
【請求項２】
Ｉフレームの映像データをＭブロックに分け、画面上部から（Ａ−１）、（Ａ−２）、（Ａ−３）、…、（Ａ−Ｍ）と表し、それに続くＩ＋１フレームの映像データをＭブロックに分け、画面上部から（Ｂ−１）、（Ｂ−２）、（Ｂ−３）、…、（Ｂ−Ｍ）と表す場合、Ｘ番目（Ｘ＝１〜Ｍ）のサブフレームで表示する映像データの組み合わせは画面上部から（Ｂ−1）、（Ｂ−２）、…、（Ｂ−Ｘ）、（Ａ−（Ｘ＋１））、…、（Ａ−Ｍ）となるように表示することを特徴とする請求項１に記載の表示装置。
【請求項３】
複数の画素がマトリクス状に配置された表示画面にＮフレーム／秒の映像データをＭ倍速で表示する表示装置であって、
前記Ｎフレーム／秒の映像データをＭ倍速の映像データに変換する手段と、
前記表示画面の走査線をＬ（Ｌ＞Ｍ）ブロックに分け、前記Ｌブロックに対して前記Ｍ倍速の映像データをインタレース走査するブロック・インタレース駆動を行い、１倍速と同じ表示タイミングで前記映像データを表示する手段と、
を備えたことを特徴とする表示装置。
【請求項４】
Ｉフレームの映像データをＬ（Ｌ＞Ｍ）ブロックに分け、画面上部から（Ａ−１）、（Ａ−２）、（Ａ−３）…、（Ａ−Ｌ）と表し、それに続くＩ＋１フレームの映像データをＬ（Ｌ＞Ｍ）ブロックに分け、画面上部から（Ｂ−１）、（Ｂ−２）、（Ｂ−３）、…、（Ｂ−Ｌ）と表す場合、Ｙ（＝１〜Ｌ）で示される（Ｂ−１）、（Ｂ−２）、…、（Ｂ−Ｙ）、（Ａ−（Ｙ＋１））、…、（Ａ＋Ｌ）のＬ通りの表示組み合わせの内から、Ｍ（＜Ｙ）通りを選択してＹの値が小さい方から順にＭ個のサブフレームを表示することを特徴とする請求項３に記載の表示装置。
【請求項５】
複数の画素がマトリクス状に配置された表示画面にＮフレーム／秒の映像データをＭ倍速で表示する表示方法であって、
前記Ｎフレーム／秒の映像データをＭ倍速の映像データに変換する工程と、
前記表示画面の走査線をＭブロックに分け、前記Ｍブロックに対して前記Ｍ倍速の映像データをインタレース走査するブロック・インタレース駆動を行い、１倍速と同じ表示タイミングで前記映像データを表示する工程と、
を含むことを特徴とする表示方法。
【請求項６】
Ｉフレームの映像データをＭブロックに分け、画面上部から（Ａ−１）、（Ａ−２）、（Ａ−３）、…、（Ａ−Ｍ）と表し、それに続くＩ＋１フレームの映像データをＭブロックに分け、画面上部から（Ｂ−１）、（Ｂ−２）、（Ｂ−３）、…、（Ｂ−Ｍ）と表す場合、Ｘ番目（Ｘ＝１〜Ｍ）のサブフレームで表示する映像データの組み合わせは画面上部から（Ｂ−1）、（Ｂ−２）、…、（Ｂ−Ｘ）、（Ａ−（Ｘ＋１））、…、（Ａ−Ｍ）となるように表示することを特徴とする請求項５に記載の表示方法。
【請求項７】
複数の画素がマトリクス状に配置された表示画面にＮフレーム／秒の映像データをＭ倍速で表示する表示方法であって、
前記Ｎフレーム／秒の映像データをＭ倍速の映像データに変換する工程と、
前記表示画面の走査線をＬ（Ｌ＞Ｍ）ブロックに分け、前記Ｌブロックに対して前記Ｍ倍速の映像データをインタレース走査するブロック・インタレース駆動を行い、１倍速と同じ表示タイミングで前記映像データを表示する工程と、
を含むことを特徴とする表示方法。
【請求項８】
Ｉフレームの映像データをＬ（Ｌ＞Ｍ）ブロックに分け、画面上部から（Ａ−１）、（Ａ−２）、（Ａ−３）…、（Ａ−Ｌ）と表し、それに続くＩ＋１フレームの映像データをＬ（Ｌ＞Ｍ）ブロックに分け、画面上部から（Ｂ−１）、（Ｂ−２）、（Ｂ−３）、…、（Ｂ−Ｌ）と表す場合、Ｙ（＝１〜Ｌ）で示される（Ｂ−１）、（Ｂ−２）、…、（Ｂ−Ｙ）、（Ａ−（Ｙ＋１））、…、（Ａ＋Ｌ）のＬ通りの表示組み合わせの内から、Ｍ（＜Ｙ）通りを選択してＹの値が小さい方から順にＭ個のサブフレームを表示することを特徴とする請求項７に記載の表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示方法に関し、特に、Ｍ倍速表示する表示装置及び表示方法に関するものである。
【背景技術】
【０００２】
電子銃によって電子をスクリーン上の蛍光体に衝突させ、そのエネルギーで蛍光体を発光させるブラウン管（ＣＲＴ：Cathode Ray Tube）は表示品質とコストの点で優れており、長い間テレビやパソコン等の表示装置として使用されてきた。近年、重くかさ高いＣＲＴから省スペース利便性、携帯性を重視するフラットパネルディスプレイ（ＦＰＤ：Flat Panel Display）の研究開発が進み、製品化もなされている。
【０００３】
ＦＰＤには、非発光型の液晶ディスプレイや自発光型のプラズマディスプレイ(ＰＤ)、フィールドエミッションディスプレイ(ＦＥＤ)、有機ＥＬ（Electro Luminescence）ディスプレイ等がある。そして、ＦＰＤの大画面・高精細化や小型・高精細化の要求は益々大きくなりつつある。
【０００４】
これら高精細化に伴い、パッシブマトリクス駆動を採用しているＰＤやＦＥＤでは、各画素の表示時間が短くなる事、或いは次の表示までの時間が空いてしまう事から、特に暗い動画像を表示する場合にちらつき（フリッカー）が目立つという問題がある。それを解決するには倍速表示を行い、単位時間に対する表示回数を増やす方法ある。また、他の方法としては、走査線飛び越し表示（ブロック・インタレース）を行い、フィールド周波数を高める方法がある。
【０００５】
一方、アクティブ・マトリクス駆動を採用している有機ＥＬディスプレイや液晶ディスプレイでは、一走査期間の間、各画素が点灯し続けているため動画像がぼけるという問題がある。その解決方法としては、倍速表示を行い、走査の合間に黒の表示を入れて動画像を引き締める方法がある。
【０００６】
いずれの駆動方式においても、倍速駆動を行うことで高精細化を図ることが可能である。この際、重要となるのが、撮像装置が映像データを取り込むタイミングと同じタイミングで表示を行うことである。しかし、従来はこのことに関しては考慮されていない。
【０００７】
また、走査線飛び越し表示（ブロック・インタレース）を用いて高精細化を図る場合においても、撮像装置が映像データを取り込むタイミングと同じタイミングで表示を行うことは考慮されていない。
【０００８】
図１８から図２０を用いて倍速駆動を行う場合の問題点を説明する。図１８は一倍速（等速）表示を説明する図である。ここで言う一倍速（等速度）表示とは、撮像装置で映像データを取り込んだタイミングと同じタイミングで表示を行うことをいう。ここでは６０フレーム／秒の元映像データを、６０フレーム／秒で表示する場合の例を説明する。図中７９は表示画面であり、その横の８本の線は表示画面の横の位置での走査線（横一列の画素列（行））を代表して示す。右に進むほど時間が進んでいるとする。
【０００９】
８０で示す期間は一回のフレーム表示を行う時間、つまり、１／６０秒の長さを示す。有機ＥＬディスプレイ等のホールド型表示装置では、それぞれの矢印の、始点の位置の８１で示す時間で、各走査線の画素にアクセスして画素に対応する映像データを電圧プログラミング法または電流プログラミング法等で画素の保持容量に書き込む。書き込まれた値は８２で示す矢印の終点まで（新たな書き込みまで）ホールドされ、その間、発光素子に書き込まれたデータに従う電流が流され点灯し続ける。
【００１０】
一方、ＦＥＤ等のインパルス型表示装置では、それぞれの矢印の、始点の位置の８１で示す時間内で、各走査線の画素にアクセスして映像データに従った電圧値又は電流値を発光素子に印加して、それに従う発光が行われる。以後の説明ではホールド型について行うが、インパルス型の表示装置でも同様のことが言える。
【００１１】
ところで、従来の一般的な表示装置に対する走査方法は、線順次と呼ばれている。これは、表示画面の上から順に１本ずつ下に向かって走査線にアクセスを行い、映像データに従った値を各画素に表示させていく。
【００１２】
例えば、表示画面の画素数をＶＧＡ（列×行＝６４０×４８０）とすると、走査線の数は４８０本である。１フレームを表示する際に１本の走査線にアクセスできる時間はおよそ３４.７マイクロ秒（＝（１／６０）／４８０）である。同時に隣の走査線にアクセスが移動し表示する周期も３４.７マイクロ秒となる。
【００１３】
１フレームの映像データを表示する際、一番上の走査線を表示させてから一番下の走査線を表示させ終わるまでおよそ1／６０秒かかる。つまり、一番上の走査線の表示と一番下の走査線の表示ではおよそ１／６０秒のずれがある。８３の右下斜線で示すひし形の領域が、各走査線で同じフレームの映像データを表示している時間となる。
【００１４】
このひし形の形はＣＣＤカメラ等の撮像装置で映像データを取り込んだ際に生じる各走査線での時間のずれと同等である。つまり、図１８に示す１倍速（等倍速）表示の場合、映像データを取り込んだタイミングと同じタイミングで映像データを表示していることになり、より自然な表示となる。
【００１５】
次に、図１９を用いて従来の二倍速を説明する。ここでは６０フレーム／秒の元映像データを、１／６０秒内に２回ずつサブフレーム表示する場合の例を説明する。図中８４で示す期間は一回のサブフレーム表示を行う時間、つまり、１／１２０秒の長さを示す。この速さの場合、同じフレームの映像データを表示する際に、一番上の走査線を表示させてから一番下の走査線を表示させ終わるまでおよそ1／１２０秒のずれがある。８５の右下斜線で示すひし形の領域が、各走査線で同じフレームの映像データを表示している時間となる。
【００１６】
この２倍速では各画素に２回アクセスでき、ボケ対策としての黒表示の挿入やフリッカー対策を行えるが、図１８と比べて分かるように表示タイミングが異なっている。有機ＥＬディスプレイやＦＥＤ等の応答速度の速い表示装置の場合、図１９の表示の仕方をすると、動画像の表示がギクシャクしたものとなる。
【００１７】
２倍速では、１フレームを表示する際に１本の走査線にアクセスできる時間はおよそ１７．３マイクロ秒（＝（１／１２０）／４８０）であり、同時に隣の走査線にアクセスが移動していく時間も１７．３マイクロ秒となる。
【００１８】
図２０は三倍速を説明する図である。ここでは６０フレーム／秒の元映像データを、１／６０秒内に３回ずつサブフレーム表示する場合の例を説明する。８６で示す期間は一回のサブフレーム表示を行う時間、つまり、１／１８０秒の長さを示す。この速さの場合、同じフレームの映像データを表示する際に一番上の走査線を表示させてから一番下の走査線を表示させ終わるまでおよそ1／１８０秒のずれがある。８７の右下斜線で示すひし形の領域が、各走査線で同じフレームの映像データを表示している時間となる。
【００１９】
この３倍速では、各画素に３回アクセスでき、ボケ対策としての黒表示の挿入やフリッカー対策を行えるが、図１８と比べてみても分かるように倍速数を高めれば高めるほど表示のタイミングが異なっている。有機ＥＬディスプレイやＦＥＤ等の応答速度の速い表示装置の場合には、倍速数を高めれば高めるほど、動画像の表示がギクシャクしたものとなる。
【００２０】
３倍速では、１フレームを表示する際に１本の走査線にアクセスできる時間はおよそ１１.５マイクロ秒（＝（１／１８０）／４８０）であり、同時に隣の走査線にアクセスが移動していく時間も１１．５マイクロ秒となる。
【００２１】
次に、フリッカー対策に用いられている走査線飛び越し表示（ブロック・インタレース）の際の問題点について説明する。走査線飛び越し表示を言い換えると、表示画面を複数のブロックに分割し、ブロック内では線順次の表示とし、画面上部からブロック毎に１本ずつ走査線にアクセスする方法である。この方法の場合、ブロックの境界面で分割縞妨害が生じてしまう。
【００２２】
次に、図２１を用いて分割縞妨害について説明する。図２１（ａ）に示すように、例えば、直線物体が画面上を１フレームの表示時間中にａからｂの位置に移動したとする。また、図２１（ｂ）に示すようにその動画像を中央の画面分割線を境に上下２つのブロックに分割したディスプレイで、走査線飛び越し表示（ブロック・インタレース駆動）を行うものとする。
【００２３】
図２１（ｂ）は上下画面ともＩフレームの映像データの上からＩ＋１フレームの映像データが上書きされていく様子を示す。上下画面のぞれぞれの破線部分が、データが上書きされている部分で、物体が移動した分、映像データが切れているが、この部分は順次上書きされていくので、高速に走査した場合には人間の目にはつながって見える。
【００２４】
しかしながら、画面分割線の位置では、新しいフレームの映像データの書き込みが始まると、上画面と下画面で移動した分、物体に切れ目が生じ、この部分は走査中は変わらない。従って、順次新しい映像データを上書きしていくと、人間の目には物体が切れたまま、移動しているように見えてしまう。これが分割縞妨害と呼ばれる劣化現象である。この分割縞妨害は倍速駆動にして、いくら高速に走査しても、このままの表示方法では解決することができない。
【００２５】
この分割縞妨害を解決する方式として、例えば、特開平１０−２６８２６１号公報に開示された方式がある（特許文献１）。特許文献１にはフィールドとして説明されているが、ここではフレームに置換えて説明する。
【００２６】
即ち、特許文献１の方法では図２１（ｃ）に示すように常に上画面と下画面で１フレーム分ずらして表示する。上画面ではＩ＋１フレームの映像データが表示されている上にＩ＋２フレームの映像データを上書きしていく。一方、下画面ではＩフレームの映像データが表示されている上にＩ＋１フレームの映像データを上書きしていく。
【００２７】
破線の走査部分では、図２１（ｂ）の場合と同じく１フレーム分の物体の移動分、物体が切れているが、この部分は順次上書きされていくので、高速に走査した場合には人間の目にはつながって見える。また、画面分割の位置では上下画面ともＩ＋１フレームの同じフレームの映像データを表示しているので、物体の切れ目は生じない。そのため分割縞妨害による画像が切れるという問題は解消できる。
【先行技術文献】
【特許文献】
【００２８】
【特許文献１】特開平１０−２６８２６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２９】
上述のように高精細化を図るために二倍速や三倍速等の倍速表示を行う方法があるが、有機ＥＬディスプレイやＦＥＤ等のように応答速度の速いディスプレイでは、移動している画像の動きがギクシャクするという問題があった。
【００３０】
また、他の高精細化の方法として走査線飛び越し（ブロック・インタレース）表示を行う方法がある。この方法には、上述のように分割縞妨害という問題があり、それを解決する特許文献１の方法では、人間の目で見て物体が切れることなく映像データを表示することができる。
【００３１】
しかしながら、特許文献１の方法では、図２１に示されているように同時に３フレームのデータが表示され、これでは動画像が歪むという問題があった。特許文献１には２分割の例が示されているが、更に分割数が増えれば、それだけ同時に表示する連続するフレームが多くなり、より動画像が歪むという問題があった。
【００３２】
また、特許文献１の図８には画面中央から上下に走査する方法が、図９には逆に画面の上下から画面中央に走査する方法が示されており、分割縞妨害に対しては有効な方法である。しかし、正しく表示するタイミングに対して表示タイミングがずれてしまい、自然な画像表示ができない。
【００３３】
本発明の目的は、応答速度の速いディスプレイであっても自然な画像表示を行うことができ、しかも、分割縞妨害による画像劣化を抑制することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【００３４】
本発明は、複数の画素がマトリクス状に配置された表示画面にＮフレーム／秒の映像データをＭ倍速で表示する表示装置であって、前記Ｎフレーム／秒の映像データをＭ倍速の映像データに変換する手段と、前記表示画面の走査線をＭブロックに分け、前記Ｍブロックに対して前記Ｍ倍速の映像データをインタレース走査するブロック・インタレース駆動を行い、１倍速と同じ表示タイミングで前記映像データを表示する手段と、を備えたことを特徴とする。
【００３５】
また、本発明は、複数の画素がマトリクス状に配置された表示画面にＮフレーム／秒の映像データをＭ倍速で表示する表示装置であって、前記Ｎフレーム／秒の映像データをＭ倍速の映像データに変換する手段と、前記表示画面の走査線をＬ（Ｌ＞Ｍ）ブロックに分け、前記Ｌブロックに対して前記Ｍ倍速の映像データをインタレース走査するブロック・インタレース駆動を行い、１倍速と同じ表示タイミングで前記映像データを表示する手段と、を備えたことを特徴とする。
【００３６】
また、本発明は、複数の画素がマトリクス状に配置された表示画面にＮフレーム／秒の映像データをＭ倍速で表示する表示方法であって、前記Ｎフレーム／秒の映像データをＭ倍速の映像データに変換する工程と、前記表示画面の走査線をＭブロックに分け、前記Ｍブロックに対して前記Ｍ倍速の映像データをインタレース走査するブロック・インタレース駆動を行い、１倍速と同じ表示タイミングで前記映像データを表示する工程と、を含むことを特徴とする。
【００３７】
また、本発明は、複数の画素がマトリクス状に配置された表示画面にＮフレーム／秒の映像データをＭ倍速で表示する表示方法であって、前記Ｎフレーム／秒の映像データをＭ倍速の映像データに変換する工程と、前記表示画面の走査線をＬ（Ｌ＞Ｍ）ブロックに分け、前記Ｌブロックに対して前記Ｍ倍速の映像データをインタレース走査するブロック・インタレース駆動を行い、１倍速と同じ表示タイミングで前記映像データを表示する工程と、を含むことを特徴とする。
【発明の効果】
【００３８】
本発明によれば、有機ＥＬディスプレイやＦＥＤ等のような応答速度の速い表示装置で倍速駆動を行った場合でも、撮像装置で映像データを取り込んだタイミングと同じ、または近づけたタイミングで映像データの表示を行うことができる。そのため、自然な映像表示を行うことが可能となる。更に、フリッカーや動画像表示特性の劣化を抑制することが可能となる。
【００３９】
また、本発明によれば、ブロック・インタレース駆動を用いた場合にも分割縞妨害が生じない効果がある。更に、ブロック数に対し、倍速数が小さい場合でもより１倍速（等倍速）の表示に近づけることが出来、自然な映像表示を行いながら分割縞妨害、フリッカー、動画像特性の劣化を抑制することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る表示装置の一実施形態を示すブロック図である。
【図２】本発明に用いるブロック・インタレース駆動を説明する図である。
【図３】本発明の２倍速２ブロック・インタレース駆動を説明するタイミングチャートである。
【図４】本発明の２倍速２ブロック・インタレース駆動の走査線の表示タイミングを詳細に説明する図である。
【図５】本発明の２倍速２ブロック・インタレース駆動の場合の１フレーム分の映像データを表示するタイミングを示す図である。
【図６】本発明の３倍速３ブロック・インタレース駆動を説明するタイミングチャートである。
【図７】本発明の３倍速３ブロック・インタレース駆動の場合の１フレーム分の映像データを表示するタイミングを示す図である。
【図８】本発明の３倍速３ブロック・インタレース駆動を行う場合の時刻Ｔ１におけるバッファメモリや表示画面の状態を示す図である。
【図９】本発明の３倍速３ブロック・インタレースを行う場合の時刻Ｔ２におけるバッファメモリや表示画面の状態を示す図である。
【図１０】本発明の３倍速３ブロック・インタレースを行う場合の時刻Ｔ３におけるバッファメモリや表示画面の状態を示す図である。
【図１１】本発明の表示装置の発光素子の一例を説明する図である。
【図１２】本発明の表示装置の画素配列の一例を説明する図である。
【図１３】本発明の表示装置を応用した製品例を説明する図である。
【図１４】本発明の他の実施形態の表示画面のブロック構成を示す図である。
【図１５】本発明の他の実施形態においてブロック数より倍速数が少ない場合の表示画面のブロック構成に対してブロック・インタレース駆動を行う場合の表示データを説明する図である。
【図１６】本発明の他の実施形態の１フレーム分の映像データを表示するタイミングを示す図である。
【図１７】本発明の他の実施形態の１フレーム分の映像データを表示するタイミングを示す図である。
【図１８】一倍速表示を説明する図である。
【図１９】二倍速表示を説明する図である。
【図２０】三倍速表示を説明する図である。
【図２１】分割縞妨害とそれを解決する従来の方式を説明する図である。
【発明を実施するための形態】
【００４１】
次に、発明を実施するための形態について図面を参照して詳細に説明する。図１は本発明に係る表示装置の一実施形態を示すブロック図である。表示装置１は、少なくとも表示制御部３、Ａ／Ｄ変換回路とサンプリング回路の機能を有するＡ／Ｄ変換・サンプリング回路４を有する。更に、バッファメモリ５、Ｘドライバ６、Ｙドライバ７及びマトリクス型表示部８を有する。
【００４２】
マトリクス型表示部８はマトリクス状に配置された複数の画素からなり、各画素には発光素子とアクティブ・マトリクス型であれば、その発光素子を駆動する画素回路等を含んでいる。マトリックス型表示部８には、ＦＥＤや有機ＥＬディスプレイ等が用いられる。以下の説明では、有機ＥＬディスプレイを用いるものとする。
【００４３】
表示制御部３は装置内の各部を制御する制御回路であり、外部から入力される映像信号２を画素毎の映像データに変換するための制御を行う。また、バッファメモリ５上にある変換された画素毎の映像データをマトリクス型表示部８の指定された走査線に従って読み出す。更に、Ｘドライバ６とＹドライバ７を制御し、その走査線に映像データに従った書き込みを行う。（ＦＥＤ等では電圧または電流の印加を行う）。ここでは、Ｎフレーム／秒の映像信号をＭ倍速表示するものとする。
【００４４】
Ｎフレーム／秒の映像信号２はビデオ信号等のアナログ信号であっても、ＤＶＤ等のデジタル信号であっても良い。映像信号２が表示装置１に入力されると、表示制御部３からの指示に従いＡ／Ｄ変換・サンプリング回路４によって各画素の映像データがバッファメモリ５に格納される。バッファメモリ５は、例えば、２つのフレーム分の容量を持っているものとする（詳しくは後述する）。そして、１フレーム毎に古い方の映像データの上に上書きするものとする。
【００４５】
一方、バッファメモリ５に格納されている各画素の映像データは、表示制御部３の制御に従って読み出され、Ｘドライバ６及びＹドライバ７によってマトリクス型表示部８に対してＭ倍速走査を行う。Ｍ倍速の場合には、バッファメモリ５に映像データを書き込む速さのＭ倍で映像データを読み出すことになる。また、１倍速（等倍速）に近いタイミングで表示を行うために、以下のブロック・インタレース駆動による表示を行う。
【００４６】
次に、図２を用いて本発明の表示装置に用いるブロック・インタレース駆動の表示手順を説明する。図中９は表示画面を示す。表示画面９は図１のマトリクス型表示部８の表示画面である。Ｍ倍速する場合、１０−１から１０−Ｍに示すように表示画面９を第１ブロックから第ＭブロックまでのＭ個のブロックに分ける。ここでは、倍速を１フレーム時間に画素を何回アクセスするかで定義する。１倍速は１回、２倍速は２回、３倍速は３回、…、Ｍ倍速はＭ回となる。
【００４７】
例えば、２倍速の場合は２ブロックに、３倍速の場合は３ブロックに分ける。実際には表示画面９がＭ個のブロックに分割されているわけではない。また、Ｙドライバ７により走査線にアクセスする順番を従来の上から下へと順番に行うものではなく、ブロック毎に１本ずつ選択しながら飛び飛びに走査を行う。
【００４８】
各ブロックはほぼ同数の走査線数とする。１１−１−１から１１−１−ｎは第１ブロック１０−１の第１ラインから第ｎラインを示す。１１−２−１から１１−２−ｎは第２ブロック１０−２の第１ラインから第ｎラインを示す。１１−Ｍ−１から１１−Ｍ−ｎは第Ｍブロック１０−Ｍの第１ラインから第ｎラインを示す。
【００４９】
例えば、画面をＶＧＡ（列×行＝６４０×４８０）サイズとすると、走査線の数は４８０本である。つまり、２倍速の場合には２ブロック（Ｍ＝２）となり、各ブロックの走査線数は２４０本（ｎ＝２４０）となる。３倍速の場合には３ブロック（Ｍ＝３）となり、各ブロックの走査線数は１６０本（ｎ＝１６０）となる。
【００５０】
新しいフレームの映像データの表示が始まると、Ｙドライバ７により第１ブロック１０−１の第１ライン１１−１−１が選択され、Ｘドライバ６により画素のそれぞれに映像データが書き込まれる。（ＦＥＤ等では、電圧または電流の印加を行う）。続いて、Ｙドライバ７により第２ブロック１０−２の第１ライン１１−２−１が選択され、Ｘドライバ６により画素のそれぞれに映像データが書き込まれる。（ＦＥＤ等では、電圧または電流の印加を行う）。
【００５１】
各ブロックの第１ラインの表示が第Ｍブロック１０−Ｍまで終了すると、再び第１ブロック１０−１に戻り、Ｙドライバ７により第２ライン１１−１−２が選択され、Ｘドライバ６により画素のそれぞれに映像データが書き込まれる。（ＦＥＤ等では、電圧または電流の印加を行う）。
【００５２】
この動作を繰り返し行い、ブロック毎に１本ずつ走査線が選択され、映像データの書き込みを行う。一つのブロックの中だけで見ると、どのブロックも第１ラインから順に下へと表示されている。今、１倍速（等倍速）の表示速度を６０フレーム／秒とすると、１本の走査線のアクセス時間は３４.７マイクロ秒（＝（１／６０）／４８０）であり、同時に隣の走査線にアクセスが移動していく時間も３４.７マイクロ秒となる。
【００５３】
それに対し、Ｍ倍速表示では１本の走査線のアクセス時間は（３４.７／Ｍ）マイクロ秒となる。その際、各ブロック内で見た場合、ある走査線のアクセス後、同じブロックの次の走査線（例えば、第１ブロック１０−１の第１ライン１１−１−１から第２ライン１１−１−２）へのアクセス周期は、３４.７μ秒（＝（３４.７／Ｍ）×Ｍ）となる。これは、１倍速（等倍速）表示と同じになる。
【００５４】
つまり、Ｍ倍速の表示を行う場合には、上述したように表示画面９をＭ個のブロックに分けて、インタレース走査を行うことにより１倍速（等倍速）表示に近いタイミングで表示できることが分かる。
【００５５】
次に、図３から図５を用いて、より具体的な例として２倍速表示の場合の手順を説明する。図３を用いて２倍速２ブロック・インタレース駆動の場合に連続する２つのフレームの映像データを表示する手順を説明する。６０フレーム／秒の映像データを２倍速で表示する際には、２つのサブフレームで表示することになる。
【００５６】
図中１２はＩフレームの映像データを示し、第１ブロックの映像データをＡ−１と表し、第２ブロックの映像データをＡ−２と表す。１３はＩフレームに続くＩ＋１フレームの映像データであり、第１ブロックの映像データをＢ−１、第２ブロックの映像データをＢ−２で表す。
【００５７】
１４、１５、１６は表示タイミングを示すタイミングチャートであり、１４の原画は６０フレーム／秒の元の映像データが送られてくる時間的なタイミングを示す。１／６０秒毎に１フレーム分の映像データが送られてくる。これは、後述する２フレーム分のバッファメモリによって順次一時保存される。１５は第１ブロックに表示される映像データ、１６は第２ブロックに表示される映像データを示す。
【００５８】
ここで、１７と１８で示す連続する２つサブフレームについて注目すると、１７のサブフレームでは第１ブロック１５の映像データはＢ−１、第２ブロック１６の映像データはＡ−２を表示する。それに続く１８のサブフレームでは、第１ブロック１５の映像データはＢ−１、第２ブロック１６の映像データはＢ−２を表示する。以後、この２つのサブフレームの繰り返しとなる。
【００５９】
この動作を図４を用いて詳述する。図４は２倍速２ブロック・インタレース駆動の走査線の表示タイミングを示す。図中１９は表示画面を示し、画面上部が第１ブロック２０、画面下部が第２ブロック２１である。２２は２倍速の一つのサブフレームを表示する期間１／１２０秒を示す。右下へ伸びる数本の斜めの直線は、１倍速（等倍速）表示をした時の隣接する走査線を順次表示するタイミングを示す補助線である。
【００６０】
図３に示す１７のサブフレーム表示が始まると、図４（ａ）に示すように第１ブロック２０の第１ライン２３が選択され、Ｉ＋１フレームの映像データＢ−１の第１ラインに対応する映像データが書き込まれて表示される。続いて、第２ブロック２１の第１ライン２４が選択され、Ｉフレームの映像データＡ−２の第１ラインに対応する映像データが書き込まれて表示される。第１ブロック２０の第１ライン２３の選択時間は、およそ１７.３μ秒（＝３４.７／２）となる。
【００６１】
次いで、図４（ｂ）に示すようにそれぞれのブロックの第２ライン２５と２６が順次選択される。そして、Ｉ＋１フレームの映像データＢ−１の第２ラインに対応する映像データと、Ｉフレームの映像データＡ−２の第２ラインに対応する映像データが書き込まれて表示される。
【００６２】
このブロック・インタレース駆動では、各ブロックのある走査線から同じブロックの次の走査線へのアクセス周期は、およそ３４.７μ秒となり、１倍速（等倍速）と同等になる。つまり、第１ラインと第２ラインのスタートの位置は、図中の右下に斜めに伸びる補助直線の上に並ぶ。
【００６３】
続いて、図４（ｃ）に示すようにそれぞれのブロックの第３ライン２７と２８が順次選択される。そして、Ｉ＋１フレームの映像データＢ−１の第３ラインに対応する映像データと、Ｉフレームの映像データＡ−２の第３ラインに対応する映像データが書き込まれて表示される。同様に、第３ラインのスタートの位置も右下に伸びる斜めの補助直線の上に並ぶ。以後、順次同様の動作が繰り返され、図４（ｄ）に示すように各ブロックの最終ラインまで表示される。
【００６４】
即ち、図４（ｄ）に示すように第１、第２のブロックの最終ライン２９と３０が順次選択される。そして、Ｉ＋１フレームの映像データＢ−１の最終ラインに対応する映像データと、Ｉフレームの映像データＡ−２の最終ラインに対応する映像データが書き込まれて表示される。これを見て分かるように第２ブロック２１が表示されるスタート時の補助直線は、第１ブロック２０が表示されるスタート時の補助直線に対して時間的に１本前（左側）になっている。
【００６５】
これに続いて、図３に示す１８のサブフレーム表示を行うことになる。映像データは、第１ブロックには映像データＢ−１を、第２ブロックには映像データＢ−２を書き込み表示する。
【００６６】
図５は２倍速の２ブロック・インタレース駆動の表示をまとめて示すものである。図５では図４と同一部分には同一符号を付している。ここでも６０フレーム／秒の元映像データを２倍速で表示する場合の例を示す。図５において、表示画面１９の横の８本の線は、同様に表示画面の横の位置での走査線（横一列の画素列（行））を代表して示す。右に進むほど時間が進んでいるとする。
【００６７】
図中２０は第１ブロック、２１は第２ブロックであり、２２で示す期間は一回のサブフレームを表示する時間、１／１２０秒の長さを示す。表示手順は図４の説明に従うものとする。３１で示す右下の斜線で示すひし形の領域が、各走査線で一つの同じフレームの映像データを表示している時間となる。
【００６８】
図５を見て分かるように各走査線に対して２回の選択を行っているが、図１８に示す１倍速（等倍速）の表示タイミングと同等になっていることが分かる。つまり、２倍速表示を行っているにも拘わらず、図１９に示す１倍速（等倍速）と異なる表示タイミングではなく、図１８に示す１倍速（等倍速）と同等なタイミングで表示が行え、より自然な表示が行われている。この方法では、図２１に示すような分割縞妨害による画像劣化も生じない。更に、動画像の歪みも生じない。
【００６９】
次に、図６、図７を用いて、より具体的な別の例として３倍速表示を行う場合の手順を説明する。図６は倍速３ブロック・インタレース駆動を説明するタイミングチャートである。図６を用いて３倍速３ブロック・インタレース駆動の場合に連続する３つのフレームの映像データを表示する手順を説明する。６０フレーム／秒の映像データを３倍速で表示する際には３つのサブフレームで表示することになる。
【００７０】
図中３２はＩフレームの映像データを示し、第１ブロックの映像データをＡ−１と表し、第２ブロックの映像データをＡ−２と表し、第３ブロックの映像データをＡ−３と表す。同様に、３３はＩフレームに続くＩ＋１フレームの映像データであり、第１ブロックの映像データをＢ−１、第２ブロックの映像データをＢ−２、第３ブロックの映像データをＢ−３で表す。
【００７１】
３４、３５、３６、３７は表示タイミングを示すタイミングチャートであり、３４の原画は６０フレーム／秒の元の映像データが送られてくる時間的なタイミングを示す。１／６０秒毎に１フレーム分の映像データが送られてくる。これらは、後述する２フレーム分のバッファメモリによって順次一時保存される。３５は第１ブロックに表示される映像データを示し、３６は第２ブロックに表示する映像データを示し、３７は第３ブロックに表示する映像データを示す。
【００７２】
ここで、３８、３９、４０で示す連続する３つのサブフレームの表示について注目すると、３８のサブフレームでは第１ブロック３５の映像データはＢ−１、第２ブロック３６の映像データはＡ−２、第３ブロック３７の映像データはＡ−３を表示する。それに続く３９のサブフレームでは第１ブロック３５の映像データはＢ−１、第２ブロック３６の映像データはＢ−２、第３ブロック３７の映像データはＡ−３を表示する。それに続く４０のサブフレームでは第１ブロック３５の映像データはＢ−１、第２ブロック３６の映像データはＢ−２、第３ブロック３７の映像データはＢ−３を表示する。
【００７３】
３ブロック・インタレース駆動の表示手順は図４の説明から容易に類推できるのでここでは詳細な説明は割愛する。この３倍速３ブロック・インタレース駆動でも各ブロックのある走査線から同じブロックの次の走査線へのアクセス周期はおよそ３４.７μ秒となり、１倍速（等倍速）と同等になる。つまり、それぞれの走査線のスタートが１倍速と同等のタイミングを示す補助直線上に並ぶ。
【００７４】
図７は図５と同様の形で３倍速３ブロック・インタレース駆動の場合の表示をまとめて示すものである。ここでも６０フレーム／秒の元映像データを、３倍速で表示する場合の例を示す。
【００７５】
図７では表示画面４１の横の８本の線は同様に表示画面の横の位置での走査線（横一列の画素列（行））を代表して示す。右に進むほど時間が進んでいる。４２は第１ブロック、４３は第２ブロック、４４は第３ブロックである。４５の期間は一回のサブフレームを表示する時間、１／１８０秒の長さを示す。
【００７６】
図中の４６の右下の斜めの斜線で示すひし形の領域が、各走査線で一つの同じフレームの映像データを表示している時間となる。図７を見て分かるように各走査線に対して３回の選択を行っているが、図１８に示す１倍速（等倍速）の表示タイミングと同等になっている。
【００７７】
つまり、３倍速表示を行っているにも拘わらず、図１９に示すような1倍速（等倍速）と異なった表示のタイミングではなく、図１８に示す１倍速（等倍速）と同等なタイミングで表示が行え、より自然な表示が行われている。また、図２１に示す分割縞妨害による画像劣化も生じないし、動画像の歪みも生じない。
【００７８】
以上、２倍速２ブロック・インタレース駆動と３倍速３ブロック・インタレース駆動の例について説明したが、本発明に係るＭ倍速Ｍブロック・インタレース駆動の表示方法について説明する。
【００７９】
まず、ＩフレームをＭ個のブロックに分け、各ブロックの映像データを画面上部から（Ａ−１）、（Ａ−２）、（Ａ−３）、…、（Ａ−Ｍ）と表す。また、Ｉフレームに続くＩ＋１フレームもＭ個のブロックに分け、各ブロックの映像データを画面上部から（Ｂ−１）、（Ｂ−２）、（Ｂ−３）、…、（Ｂ−Ｍ）と表す。
【００８０】
Ｍ倍速Ｍブロック・インタレース駆動の場合には、Ｍ回のサブフレームで表示することになる。Ｘを１からＭの値とした場合（Ｘ＝１〜Ｍ）、Ｘ番目のフレーム走査で表示する映像データは画面上部から、（Ｂ−1）、（Ｂ−２）、…、（Ｂ−Ｘ）、（Ａ−（Ｘ＋１））、…、（Ａ−Ｍ）となるように表示する。
【００８１】
例えば、Ｍ＝４の場合、
Ｘ＝１では（Ｂ−1）、（Ａ−２）、（Ａ−３）、（Ａ−４）となる。
Ｘ＝２では（Ｂ−1）、（Ｂ−２）、（Ａ−３）、（Ａ−４）となる。
Ｘ＝３では（Ｂ−1）、（Ｂ−２）、（Ｂ−３）、（Ａ−４）となる。
Ｘ＝４では（Ｂ−1）、（Ｂ−２）、（Ｂ−３）、（Ｂ−４）となる。
【００８２】
Ｍ＝５の場合、
Ｘ＝１では（Ｂ−1）、（Ａ−２）、（Ａ−３）、（Ａ−４）、（Ａ−５）となる。
Ｘ＝２では（Ｂ−1）、（Ｂ−２）、（Ａ−３）、（Ａ−４）、（Ａ−５）となる。
Ｘ＝３では（Ｂ−1）、（Ｂ−２）、（Ｂ−３）、（Ａ−４）、（Ａ−５）となる。
Ｘ＝４では（Ｂ−1）、（Ｂ−２）、（Ｂ−３）、（Ｂ−４）、（Ａ−５）となる。
Ｘ＝５では（Ｂ−1）、（Ｂ−２）、（Ｂ−３）、（Ｂ−４）、（Ｂ−５）となる。
【００８３】
一般的にＭ（＞５）では、
Ｘ＝１では（Ｂ−1）、（Ａ−２）、（Ａ−３）、（Ａ−４）、（Ａ−５）、…、（Ａ−Ｍ）となる。
Ｘ＝２では（Ｂ−1）、（Ｂ−２）、（Ａ−３）、（Ａ−４）、（Ａ−５）、…、（Ａ−Ｍ）となる。
Ｘ＝３では（Ｂ−1）、（Ｂ−２）、（Ｂ−３）、（Ａ−４）、（Ａ−５）、…、（Ａ−Ｍ）となる。
Ｘ＝４では（Ｂ−1）、（Ｂ−２）、（Ｂ−３）、（Ｂ−４）、（Ａ−５）、…、（Ａ−Ｍ）となる。
…、
Ｘ＝では、（Ｂ−1）、（Ｂ−２）、…、（Ｂ−Ｘ）、（Ａ−（Ｘ＋１））、…、(Ａ−Ｍ)となる。
…、
Ｘ＝Ｍでは、（Ｂ−1）、（Ｂ−２）、（Ｂ−３）、（Ｂ−４）、…、（Ｂ−Ｍ）となる。
【００８４】
これからも分かるようにＩフレームの映像データとそれに続くＩ＋１フレームの映像データとの表示切り替えタイミングは、Ｍ倍速表示のＭ個のサブフレームで表示装置の表示画面上部から順に走査線総数の１／Ｍずつの場所で切り替わっている。
【００８５】
従って、本発明はいずれの倍速でブロック・インタレース駆動を行っても、図１８に示す１倍速（等倍速）と同等のタイミングで同一のフレームの映像データを表示することになり、自然な映像表示を行うことが可能となる。また、分割縞妨害による動画像劣化や動画像の歪みも生じない。
【００８６】
次に、図８から図１０を用いて、バッファメモリとして２つのフレームメモリを用い、６０フレーム／秒の元映像データを、３倍速で３ブロック・インタレース駆動用の映像データに変換する方法について説明する。図８から図１０はそれぞれ図６に示す３つの連続するサブフレームの表示期間３８、３９、４０内のある時間Ｔ１、Ｔ２、Ｔ３における映像データの流れを示すものである。
【００８７】
なお、図８から図１０に示す第１のフレームメモリ４９と第２のフレームメモリ５０は図１の２フレーム分の容量を有するバッファメモリ５に対応し、表示画面５１は図１のマトリクス型表示部８の表示画面に対応する。画素データ変換部４７は図１のＡ／Ｄ変換・サンプリング回路４に対応し、切り替えスイッチ４８等はバッファメモリ５内に含まれているものとする。図８から図１０ではその他のＸドライバ６やＹドライバ７等は省略している。
【００８８】
まず、図８から図１０に示すように映像信号はＡ／Ｄ変換・サンプリング回路の機能を有する画素データ変換回路４７によって各画素のデジタルデータに変換される。変換されたデジタル映像データはフレーム毎に切り替えスイッチ４８によって切り替えられ、第１のフレームメモリ４９と第２のフレームメモリ５０に交互に格納される。つまり、第１、第２のフレームメモリ４９、５０に対して６０フレーム／秒の映像データがフレーム毎に順次切り替えて格納される。
【００８９】
今、図８に示すように第１のフレームメモリ４９には、Ｉ＋１フレームの映像データ（Ｂ−１、Ｂ−２、Ｂ−３）が既に格納されているとする。他方の第２のフレームメモリ５０には、Ｉフレームの映像データ（Ａ−１、Ａ−２、Ａ−３）が保存されており、その上に新たにＩ＋２フレーム目の映像データが上書きされつつあるとする。映像データの書き込みの速度は６０フレーム／秒であり、読み出し速度は３倍速であることから１８０フレーム／秒である。
【００９０】
５１は表示画面を表し、３ブロック・インタレース駆動による表示を行う。不図示のＹドライバ７により３ブロック・インタレース駆動に従って走査線が選択される。そして、その選択線に対応した映像データが第１のフレームメモリ４９又は第２のフレームメモリ５０から読み出され、不図示のＸドライバ６を介して選択された走査線上の画素に書き込まれて表示される。
【００９１】
図８のＴ１の時刻では、新しいＩ＋２フレームのデータは第２のフレームメモリ５０の第１ブロックにあるＡ−１の映像データ上を上書きしている。その間、第１のフレームメモリ４９からは第１ブロックの映像データであるＢ−１が読み出され、Ｘドライバ６を介して表示画面５１の第１ブロックに順次書き込まれて表示される。
【００９２】
また、第２のフレームメモリ５０からは、第２と第３ブロックの映像データであるＡ−２とＡ−３が読み出され、Ｘドライバ６を介して表示画面５１の第２と第３のブロックに順次書き込まれて表示される。
【００９３】
図９のＴ２の時刻では、新しいＩ＋２フレームのデータは第２のフレームメモリ５０の第２ブロックにあるＡ−２の映像データ上を上書きしている。その間、第１のフレームメモリ４９からは第１と第２ブロックの映像データであるＢ−１、Ｂ−２が読み出され、Ｘドライバ６を介して表示画面５１の第１と第２のブロックに順次書き込まれて表示される。また、第２のフレームメモリ５０からは、第３ブロックの映像データであるＡ−３が読み出され、Ｘドライバ６を介して表示画面５１の第３ブロックに順次書き込まれて表示される。
【００９４】
図１０のＴ３の時刻では、新しいＩ＋２フレームのデータは第２のフレームメモリ５０の第３ブロックにあるＡ−３の映像データ上を上書きしている。その間、第１のフレームメモリ４９からは第１、第２、第３ブロックの映像データであるＢ−１、Ｂ−２、Ｂ−３が読み出され、Ｘドライバ６を介して表示画面５１の第１、第２、第３ブロックに順次書き込まれて表示される。
【００９５】
このように元の映像データを２フレーム分一時保存できるフレームメモリがあれば、Ｎフレーム／秒の元映像データをＭ倍速にしてＭブロック・インタレース駆動による表示を行うことが可能である。なお、２倍速２ブロック・インタレース駆動の場合等の他の倍速駆動の場合も同様に行う。
【００９６】
ここまで、Ｎフレーム／秒の映像データをＭ回ずつ表示するＭ倍速Ｍブロック・インタレース駆動について説明した。その際、本発明は、動画像の表示の際に生じるボケを防ぐために元の映像データの輝度を相対的に変えた映像データや前後のフレームから画像処理した映像データも用いて総計でＭ回ずつ表示しても良い。
【００９７】
次に、図１４から図１７を用いて本発明の他の実施形態について説明する。本実施形態では、ブロックよりも倍速数が少ない場合でも、より一倍速（等倍速）表示に近づけた表示を行うものである。本実施形態の表示装置の構成は第１の実施形態と同様であるが、Ｍ倍速Ｌブロック・インタレース駆動を行う以外は、第１の実施形態で説明した表示方法と同様である（Ｌ＞Ｍ）。
【００９８】
図１４において、７４−１から７４−１２はブロック、７５は表示画面を示す。ここでは１２個のブロックに分けている。走査線の選択の順番は図２の説明と同様にブロック毎に飛び飛びに走査する。その場合、１２倍速ではなく、ここでは半分の６倍速（１フレームの期間で６回画素にアクセスする）で表示する。
【００９９】
ここで、Ｉフレーム目の映像データを１２分割して、上から（Ａ−１）、（Ａ−２）、…、（Ａ−１２）とし、それに続くＩ＋１フレーム目の映像データを１２分割して、上から（Ｂ−１、Ｂ−２）、…、（Ｂ−１２）とする。つまり、Ｉフレームの映像データをＬブロックに分け、上から（Ａ−１）、（Ａ−２）、（Ａ−３）、…、（Ａ−Ｌ）と表す。また、それに続くＩ＋１フレームの映像データをＬブロックに分け、上から（Ｂ−１）、（Ｂ−２）、（Ｂ−３）、…、（Ｂ−Ｌ）と表す。
【０１００】
図１５は１２倍速１２ブロック・インタレース駆動を行う場合のＹ＝１番目からＹ＝１２番目までに表示する映像データの順を示す。図１５からも分かるように、Ｉフレームの映像データと、それに続くＩ＋１フレームの映像データとの表示切り替えタイミングは、１２個のサブフレームで画面上部から順に走査線総数の１／１２ずつの場所で切り替わっている。（図１５中の斜線領域と白色領域との境界）。
【０１０１】
１フレームの映像データをＬ（＝１２）ブロックに分け、Ｌ（＝１２）倍速で表示する場合には、第１の実施形態の表示方法の通り、Ｉフレーム（Ａ）からＩ＋１フレーム（Ｂ）への表示の切り替えは、Ｙ＝１〜１２のサブフレームを順番に表示すれば良い。これに対し、本実施形態では、表示能力が、例えば、Ｍ（＝６）倍速しかない場合には、Ｙ＝１〜１２のサブフレームからＭ個（＝６）のサブフレームを選んで表示する。
【０１０２】
つまり、ここでは、その組み合わせの内の６個の表示を用いて６倍速表示を行う。例えば、図１５に示すようにＹ＝２、４、６、８、１０、１２で示す表示順で、６倍速１２ブロック・インタレース駆動を行う。具体的には、Ｙ（＝１〜Ｌ）で示される（Ｂ−１）、（Ｂ−２）、…、（Ｂ−Ｙ）、（Ａ−（Ｙ＋１））、…、（Ａ＋Ｌ）のＬ通りの表示組み合わせの内から、Ｍ（＜Ｙ）通りを選択してＹの値が小さい方から順にＭ個のサブフレームを表示するものである。
【０１０３】
図１６は１２ブロックの各先頭の走査線を代表して、本実施形態による一つのフレームの映像データを表示するタイミングを示す。図中７６は１／６０秒の期間を示す。２番目のブロックと３番目のブロックとの境界、４番目のブロックと５番目のブロックとの境界、６番目のブロックと７番目のブロックとの境界、８番目のブロックと９番目のブロックとの境界では分割縞妨害は生じない。更に、１０番目のブロックと１１番目のブロックとの境界に関しては分割縞妨害が生じない。また、７７で示す表示のタイミングは図１８に示す１倍速（等倍速）の表示タイミングに近いものとなっていることが分かる。
【０１０４】
同様に、Ｙ＝１、３、５、７、９、１１で示す表示順に６倍速１２ブロック・インタレース駆動を行った場合には、図１７に７８で示すような表示タイミングとなる。この場合は、１番目のブロックと２番目のブロックとの境界、３番目のブロックと４番目のブロックとの境界、５番目のブロックと６番目のブロックとの境界、７番目のブロックと８番目のブロックとの境界では分割縞妨害は生じない。更に、９番目のブロックと１０番目のブロックとの境界、１１番目のブロックと１２番目のブロックとの境界に関しては分割縞妨害が生じない。また、表示のタイミングは、図１８に示す１倍速（等倍速）の表示のタイミングに近いものとなっていることが分かる。
【０１０５】
以上のようにＭ倍速（上記例ではＭ＝６）でＬブロック・インタレース駆動（Ｌ＞Ｍで上記例ではＬ＝１２）を行うことにより、ブロック数よりも倍速数が少ない場合でも、より一倍速（等倍速）表示に近づけた表示を行うことができる。また、前述の例のように図１６に示す表示と、図１７に示す表示を交互に行えば、各境界で生じる分割縞妨害を緩和することができる。
【０１０６】
図１１は本発明に係る表示装置の一例として有機ＥＬディスプレイの素子部と、それを駆動するための回路及び配線を示す模式的断面図である。図１１において、５２は有機ＥＬ素子からなる領域、５３はその有機ＥＬ素子５２を駆動するための回路部等からなる領域であり、ガラス等の基板５４上に作製される。
【０１０７】
ここでは、有機ＥＬ素子５２とその回路部５３を横に並べて配置するものについて説明するが、縦に配置した構造であってもよい。また、有機ＥＬ素子５２の作製方法としては、バンク（障壁）６２に挟まれた領域にノズル法や、インクジェット法等を用いて有機発光層５７を塗布するものについて説明するが、蒸着法や光熱転写法等の他の作製方法を用いても良い。
【０１０８】
有機ＥＬ素子５２は、少なくとも、陽極５５及び陰極５７からなる一対の電極と、その一対の電極間に挟持された一層または多層からなる有機発光層５６を有する。陽極５５は、例えば、ＩＴＯ等の透明性を有する電導体であり、スパッタ法等により作製する。陰極５７は、例えば、Ａｌ等の金属であり、蒸着法等により作製する。有機発光層５６には、少なくとも発光に係る発光層が含まれており、陽極５５側から注入された正孔と、陰極５７側から注入された電子が、発光層内で再結合することにより光が放出される。
【０１０９】
ここでは、放出された光は、基板５４側に向かう、いわゆるボトムエミッションタイプを示しているが、もちろん、基板５４と反対側に放出するトップエミッションタイプであっても良い。その場合には、陽極と陰極の配置を逆にするか、透明性を逆の電極に持たせることになる。
【０１１０】
有機発光層５６は発光層一層でも発光させることは可能であるが、正孔や電子の注入性を高めるために、正孔注入層、正孔輸送層、電子輸送層、電子注入層を、発光層を挟む形で積層した構造でも良い。また、正孔と電子の密度のバランスを取るためや、各層の材料が他の層に移動して素子の劣化を防ぐための障壁層等を含んでいても良い。更に、発光層５６は蛍光発光を生じる蛍光材料からなるものでも良いし、蛍光材料をホストにして、りん光発光を生じるりん光材料をゲストとしてドーピングしたものでも良い。
【０１１１】
回路部５３は有機ＥＬ素子５２に電流を供給するためのドライバトランジスタ（Ｄｒ−Ｔｒ）部５８と、データ線５９によって送られてきた画像データの値を書き込むための保持容量部６０と、スイッチトランジスタ（Ｓｗ−Ｔｒ）６１等からなる。スイッチトランジスタ（Ｓｗ−Ｔｒ）６１は、不図示の選択線によって情報の書き込みを許可するか、許可しないかのスイッチを行うものである。
【０１１２】
図１２は本発明に係る表示装置の一例として有機ＥＬディスプレイの画素回路を示す概略的構成図である。図１２に示すようにアクティブ・マトリックス型表示装置は、交差する複数のデータ線６３−１、６３−２、…と、複数の選択線６４−１、６４−２、…、を持っている。それぞれの交点に画素６５−１〜６５−４、…、が配置されている。それぞれの画素６５−１〜６５−４、…、は画素回路６６−１〜６６−４、…、と、有機ＥＬ素子６７−１〜６７−４、…、を備えている。
【０１１３】
図１３は本発明に係る表示装置の応用例を示す図である。図１３（ａ）は本発明に係る表示装置を用いたテレビ等の映像表示装置の例を示す。６８は映像表示装置の筐体である。筐体６８には図１に示す表示装置の他、テレビ放送の受信回路部、音声出力部、映像表示装置を制御する制御部等が内装されており、使用者の命令に従ってテレビ放送等の映像を表示領域６９に表示することができる。
【０１１４】
画素として、上述の有機ＥＬ素子を用いた場合には、自発光しているため黒表示と白表示の比率であるコントラストが大きく、高画質の表示が行える。映像表示の他に、コンピュータ等の制御装置のモニターとしても使用できる。
【０１１５】
図１３（ｂ）は本発明に係る表示装置を携帯型装置としての携帯電話機７０に用いた例を示す。図１３（ｃ）は同じく本発明に係る表示装置を携帯型装置としてのデジタルスチルカメラ７２に用いた例を示す。本発明に係る表示装置は、これら携帯型装置に限ることなく、静止画もしくは動画の入力装置、携帯型の情報入出力装置、更には携帯型のゲーム装置等にも応用できる。
【０１１６】
図１３（ｂ）において、７０は携帯電話機の筐体である。筐体７０には、図１に示す表示装置の他、番号等の入力部、小型の映像入力部、音声や映像の送受信部、携帯型装置を制御する制御部等が内装されている。そして、使用者の命令に従って入力部より入力された内容や、映像入力部によって取り込んだ映像、もしくは受信した映像を表示領域７１に表示することができる。
【０１１７】
また、図１３（ｃ）において、７２はデジタルスチルカメラの筐体である。筐体７２には図１に示す表示装置の他、画像入力部、画像の記録部、画像の取り込み条件を設定する入力部、画像の取り込みの操作を行うスイッチ等が内装されている。そして、使用者の命令に従って入力部より入力された内容や、画像入力部によって取り込んだ画像、もしくは画像の記録部に記録していた画像を表示領域７３に表示することができる。
【０１１８】
なお、図１３（ａ）の映像表示装置と同様に発光素子として有機ＥＬ素子を用いた場合には、自発光しているため黒表示と白表示の比率であるコントラストが大きく、高画質の表示が行える。また、液晶画面に比べ、背景を輝度を低い画面にすることによって、消費電力を低くでき、携帯型装置への応用に向いている。
【０１１９】
ここまで、本発明の表示装置の具体例として、アクティブ・マトリクス型の有機ＥＬディスプレイを中心に説明してきたが、本発明はパッシブ・マトリクス型の有機ＥＬ素子やＦＥＤ等の表示装置に対しても適用できる。
【０１２０】
また、以上の実施形態では、２倍速にするためには２ブロックに、３倍速では３ブロックに分けると説明したが、もっと細かなブロックに分けることが求められる表示装置の場合にはそれ以上のブロックに分けても良い。
【符号の説明】
【０１２１】
１  表示装置
２  映像信号
３  表示制御部
４  Ａ／Ｄ変換・サンプリング回路
５  バッファメモリ
６  Ｘドライバ
７  Ｙドライバ
８  マトリクス型表示部
９  表示画面
１０−１〜１０−Ｍ  第１ブロック〜第Ｍブロック
１１−１−１〜１１−１−ｎ  第１ブロックの第１ライン〜第ｎライン
１２、３２  Ｉフレームの映像データ
１３、３３  Ｉ＋１フレームの映像データ
４８  切り替えスイッチ
４９  第１フレームメモリ
５０  第２フレームメモリ
５１  表示画面
７４  ブロック
【図１】
2010181616.tif 000003
【図２】
2010181616.tif 000004
【図３】
2010181616.tif 000005
【図４】
2010181616.tif 000006
【図５】
2010181616.tif 000007
【図６】
2010181616.tif 000008
【図７】
2010181616.tif 000009
【図８】
2010181616.tif 000010
【図９】
2010181616.tif 000011
【図１０】
2010181616.tif 000012
【図１１】
2010181616.tif 000013
【図１２】
2010181616.tif 000014
【図１３】
2010181616.tif 000015
【図１４】
2010181616.tif 000016
【図１５】
2010181616.tif 000017
【図１６】
2010181616.tif 000018
【図１７】
2010181616.tif 000019
【図１８】
2010181616.tif 000020
【図１９】
2010181616.tif 000021
【図２０】
2010181616.tif 000022
【図２１】
2010181616.tif 000023