(57)【要約】【課題】蓄積時間を短くすることなく暗電流等に起因する固定パターンノイズの補正を適正に行うことで、必要な信号振幅を得ることができ、焦点検出精度を向上させる。【解決手段】複数の光電変換素子からなる光電変換素子アレイの画素出力の固定パターンノイズを補正する固定パターンノイズ補正部５４ａと、光電変換素子アレイの画素出力が特定条件を満たすか否かを判別する判別部５４ｃと、判別部５４ｃにより特定条件を満たすと判別された画素について、この画素に隣接する画素の出力であって、固定パターンノイズ補正部５４ａにより補正された後の画素出力に基づいて補間演算を行いＢＫ画素の出力を算出する補間演算部５４ｄと、補間演算部５４ｄによる補間演算結果を含め固定パターンノイズ補正部５４ａにより補正された画素出力に基づいて焦点検出演算を行う焦点検出演算部５４ｂと、を備える。【選択図】        図８
2010210810.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子からなる光電変換素子アレイと、
該光電変換素子アレイの画素出力の固定パターンノイズを補正する固定パターンノイズ補正手段と、
前記光電変換素子アレイの画素出力が特定条件を満たすか否かを判別する判別手段と、
該判別手段により特定条件を満たすと判別された画素について、該画素に隣接する画素の出力であって、前記固定パターンノイズ補正手段により補正された後の画素出力に基づいて補間演算を行い該画素の出力を算出する補間演算手段と、
該補間演算手段による補間演算結果を含め前記固定パターンノイズ補正手段により補正された画素出力に基づいて焦点検出演算を行う焦点検出演算手段と、
を備えることを特徴とする焦点検出装置。
【請求項２】
前記固定パターンノイズは、前記光電変換素子アレイの画素における暗電流によるものであることを特徴とする請求項１に記載の焦点検出装置。
【請求項３】
前記判別手段は、前記画素に関する前記固定パターンノイズの調整値が所定値以上になる場合に、該画素が前記特定条件を満たすと判別することを特徴とする請求項１または２に記載の焦点検出装置。
【請求項４】
前記判別手段は、前記画素の出力が飽和電圧を超える場合に、該画素が前記特定条件を満たすと判別することを特徴とする請求項３に記載の焦点検出装置。
【請求項５】
前記焦点検出演算手段は、前記固定パターンノイズを補正した画素信号を用いて、位相差検出方式で焦点検出演算を行うことを特徴とする請求項１〜４のいずれか一つに記載の焦点検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばカメラの焦点検出装置に関するものである。
【背景技術】
【０００２】
一般に、カメラの焦点検出装置に関して、例えば光電変換素子としてＣＣＤを用いた場合に、ＣＣＤに発生する暗電流等に起因して固定パターンノイズが発生することが知られている。そこで、従来より、ＣＣＤに発生する暗電流を補正することで焦点検出精度を向上させるようにしている。
【０００３】
その一例として、例えば、特許文献１の焦点検出装置においては、暗電流による画素出力の飽和の有無を検出し、飽和を検出した場合には画素出力信号の波形に歪みが発生しないように電荷蓄積時間を短くする技術が開示されている。特許文献１の技術によれば、蓄積時間を短くするため、暗電流による画素出力の飽和が発生しなくなり、画素出力信号の波形が歪むことはなくなる。
【０００４】
【特許文献１】特開平９−２３０２２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の技術の場合、必要とする画素出力信号の振幅も小さくしてしまうため、十分な信号成分を得ることができない。この結果、特許文献１の技術に基づく画素出力信号を用いた場合、焦点検出精度、特に低輝度時の焦点検出精度が低下するという問題がある。
【０００６】
本発明は、上記に鑑みてなされたものであって、蓄積時間を短くすることなく暗電流等に起因する固定パターンノイズの補正を適正に行うことで、必要な信号振幅を得ることができ、焦点検出精度を向上させることができる焦点検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明にかかる焦点検出装置は、複数の光電変換素子からなる光電変換素子アレイと、該光電変換素子アレイの画素出力の固定パターンノイズを補正する固定パターンノイズ補正手段と、前記光電変換素子アレイの画素出力が特定条件を満たすか否かを判別する判別手段と、該判別手段により特定条件を満たすと判別された画素について、該画素に隣接する画素の出力であって、前記固定パターンノイズ補正手段により補正された後の画素出力に基づいて補間演算を行い該画素の出力を算出する補間演算手段と、該補間演算手段による補間演算結果を含め前記固定パターンノイズ補正手段により補正された画素出力に基づいて焦点検出演算を行う焦点検出演算手段と、を備えることを特徴とする。
【０００８】
また、本発明にかかる焦点検出装置は、上記発明において、前記固定パターンノイズは、前記光電変換素子アレイの画素における暗電流によるものであることを特徴とする。
【０００９】
また、本発明にかかる焦点検出装置は、上記発明において、前記判別手段は、前記画素に関する前記固定パターンノイズの調整値が所定値以上になる場合に、該画素が前記特定条件を満たすと判別することを特徴とする。
【００１０】
また、本発明にかかる焦点検出装置は、上記発明において、前記判別手段は、前記画素の出力が飽和電圧を超える場合に、該画素が前記特定条件を満たすと判別することを特徴とする。
【００１１】
また、本発明にかかる焦点検出装置は、上記発明において、前記焦点検出演算手段は、前記固定パターンノイズを補正した画素信号を用いて、位相差検出方式で焦点検出演算を行うことを特徴とする。
【発明の効果】
【００１２】
本発明にかかる焦点検出装置によれば、特定条件を満たすと判別された画素について、この画素に隣接する画素の出力であって、固定パターンノイズ補正手段により補正された後の画素出力に基づいて補間演算を行いこの画素の出力を算出する補間演算手段を備えるので、蓄積時間を短くすることなく暗電流等に起因する固定パターンノイズの補正を、補間演算を用いて適正に行うことで、必要な信号振幅を得ることができ、よって、低輝度時において長時間露光しても適正な画素出力を得ることができ、焦点検出精度、特に低輝度時の焦点検出精度を向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して、本発明にかかる焦点検出装置の好適な実施の形態について説明する。本発明は、本実施の形態に限らず、本発明の趣旨を逸脱しない範囲であれば、種々の変形が可能である。
【００１４】
図１は、本実施の形態のマルチＡＦ方式の焦点検出装置が適用されるカメラシステムのＡＦ周りの構成例を示す概略機構を含むブロック図である。ここでは、ＴＴＬ位相差ＡＦ方式を一眼レフフレックスカメラに適用した場合の例を示している。カメラ本体（図示せず）に着脱交換自在にマウントされる交換レンズ１０は、撮影レンズ１１を内蔵している。この撮影レンズ１１をモータドライバ１２により光軸方向に駆動することにより合焦状態が得られる。また、交換レンズ１０中には、カメラ本体側からデフォーカス量を受信して撮影レンズ１１の駆動量を演算し、その駆動量だけモータドライバ１２を介して撮影レンズ１１を駆動制御するレンズＣＰＵ１３が設けられている。
【００１５】
一方、カメラ本体内においては、撮影レンズ１１の光軸上に位置させてメインミラー１４が設けられている。このメインミラー１４は、可動ミラー構成とされ、ＡＦ時は図示のようにダウンした位置に位置している。これにより、撮影レンズ１１を透過した光束をファインダ光学系１６とＡＦ光学系１９とに分割する。また、メインミラー１４は、被写体の撮影時には上方へアップ退避して、撮影レンズ１１を透過した全光束を撮像素子２４へ導く。ここで、ファインダ光学系１６は、周知のように、ペンタプリズム等の光学素子からなり、その前段には、ファインダ用スクリーン１５が配置され、後段には撮影者が覗くファインダ接眼レンズ１７が配置されている。また、メインミラー１４の光軸方向背後にはこのメインミラー１４がダウン位置に位置しているときにメインミラー１４を透過した光束をＡＦ光学系１９側に全反射するサブミラー１８が設けられている。このサブミラー１８は、メインミラー１４がアップ退避しているときには、撮像素子２４への光束を遮らない位置に一緒にアップ退避する。
【００１６】
また、カメラ本体内には、メインミラー１４により分割されＡＦ光学系１９を経た光束を、内部の一対の光電変換素子列に入射して焦点検出のための信号を発生するＡＦセンサ２０が設けられている。このＡＦセンサ２０は、詳細は後述するが、一対の光電変換素子列を複数の焦点検出領域毎に持つマルチＡＦセンサが用いられている。
【００１７】
さらに、カメラ本体内には、ＡＦ関係の制御を含む各部の制御処理や画像処理を司るシステムコントローラとして機能するマイクロコンピュータ（ＣＰＵ）２１が設けられている。このマイクロコンピュータ（ＣＰＵ）２１は、レンズＣＰＵ１３からは演算に先立って演算に必要なレンズデータが送信されており、レンズＣＰＵ１３に対してはＡＦ演算結果であるデフォーカス量を送信する。ＡＦセンサ２０とマイクロコンピュータ（ＣＰＵ）２１との間には、このマイクロコンピュータ（ＣＰＵ）２１により制御され、ＡＦセンサ２０の制御を司るＡＳＩＣ構成のＡＦコントローラ２２が設けられている。
【００１８】
なお、図１において、撮像素子２４としては２次元ＣＣＤデバイスが用いられているが、銀塩カメラの場合であればフィルムが相当する。この撮像素子２４の前面にはフォーカルプレーンシャッター２３が設けられている。
【００１９】
次に、ＡＦ光学系１９とＡＦセンサ２０の構成例について説明する。図２は、ＡＦセンサ２０を含めてＡＦ光学系１９の原理的な構成例を示す概略構成図である。ＡＦ光学系１９は、公知のＴＴＬ位相差ＡＦ光学系の構成であるので、簡単に説明する。撮影レンズ１１が合焦状態にあるときには撮影レンズ１１を透過した光束は、ＡＦ光学系１９前面の仮想面である撮像等価面３１で合焦する。そして、この光束は、コンデンサレンズ３２で集光・分割されて一対のセパレータ絞り３３で光束が絞られる。さらに、この光束は、一対のセパレータレンズ３４でＡＦセンサ２０内の一対の光電変換素子列であるセンサアレイ３５Ａ，３５Ｂ上に結像される。ここで、一対のセンサアレイ３５Ａ，３５Ｂの結像間隔を測定することによって撮影レンズ１１のデフォーカス量を測定する公知のＴＴＬ位相差ＡＦ方式が構築される。
【００２０】
図３は、マルチ構成のＡＦセンサ２０の配置例として撮影画面２５上の測距点配置を示す概略正面図である。本実施の形態１のＡＦセンサ２０は、例えば、Ｐ１〜Ｐ１１で示す２２ライン１１点の測距点（焦点検出領域）を持つマルチＡＦセンサへの適用例を示し、それぞれ横ライン用の水平センサ列と縦ライン用の垂直センサ列との組合せとして設定されている。ここで、測距点Ｐ１〜Ｐ３は上段に配置され、測距点Ｐ４〜Ｐ８は中段に配置され、測距点Ｐ９〜Ｐ１１は下段に配置されている。また、測距点Ｐ４は縦１列目に配置され、測距点Ｐ１，Ｐ５，Ｐ９は縦２列目に配置され、測距点Ｐ２，Ｐ６，Ｐ１０は縦３列目に配置され、測距点Ｐ３，Ｐ７，Ｐ１１は縦４列目に配置され、測距点Ｐ８は縦５列目に配置されている。
【００２１】
図４は、図３に示すような測距点Ｐ１〜Ｐ１１に対応するＡＦセンサ２０のセンサチップ２６上での配置例を示す概略正面図である。センサチップ２６は、基準部用と参照部用とが一対のセンサアレイ３５Ａ，３５Ｂに相当して対をなすものであり、上段、中段、下段の横ライン用の基準部水平センサ列４１ＵＡ，４１ＣＡ，４１ＤＡと、上段、中段、下段の横ライン用の参照部水平センサ列４１ＵＢ，４１ＣＢ，４１ＤＢ、並びに、縦１列目〜縦５列目の縦ライン用の基準部垂直センサ列４１１Ａ〜４１５Ａと、縦１列目〜縦５列目の縦ライン用の参照部垂直センサ列４１１Ｂ〜４１５Ｂとからなる。例えば図３中に示した測距点Ｐ１に対応するセンサチップは、図４に示すセンサチップ２６上では、太線およびＰ１を付して示すように、基準部水平センサ列４１ＵＡ，および参照部水平センサ列４１ＵＢの左側、および、基準部垂直センサ列４１２Ａ，および参照部垂直センサ列４１２Ｂに割り当てられている。
【００２２】
ここで、各センサ列の１ライン分の構成例について、図４中の吹出し部分を参照して説明する。この吹出し部分は、例えば参照部水平センサ列４１ＣＢの１ライン分を拡大して示すものである。参照部水平センサ列４１ＣＢは、１ライン分がｎ個、ここでは縦１列目〜縦５列目分の５個のアイランド（ISLAND）ｎ＝１〜５に分割され、それぞれのアイランドｎ＝１〜５用に順に割り当てられている（なお、ＡＦセンサ２０全体でのアイランド数はＮ＝１１とする）。ここで、アイランドとは、図３に示した測距点に対応する複数の画素列であり、参照部水平センサ列４１ＣＢの場合であれば、それぞれ測距点Ｐ４〜Ｐ８に対応する。同一のアイランド内の画素については、同一の蓄積時間となるように制御される。
【００２３】
また、センサ列は、通常１アイランド当り１ラインの構成とされているが、本実施の形態では、精度向上のため、ｋ＝１，２で示すように、１アイランド当り２ラインのセンサ列を１／２ピッチずらして千鳥配置させた構成とされている（実際には、図５に示すように、ライン間にモニタＰＤが介在されている）。このような千鳥配置された２ライン分のセンサ列のそれぞれにおいて相関演算を行い、像ずれ量を算出し、２つの像ずれ量の平均値をとることにより、センサノイズ（主にショットノイズ）を１／（√２）倍に低減することができるとともに、１画素周期で現れる誤差量を削減することもできる。参照部水平センサ列４１ＣＢ以外の他のセンサ列も同様に各ラインが複数のアイランドに分割され、かつ、２ライン分の千鳥配置構成とされている。
【００２４】
次に、ＡＦセンサ２０内におけるセンサ回路の構成例について図５を参照して説明する。図５は、ＡＦセンサ２０内のセンサ回路の構成例を示すブロック図である。図５では、例えば、対をなす横ライン用の基準部水平センサ列４１ＵＡ、参照部水平センサ列４１ＵＢ部分の構成を詳細に示している。例えば、測距点Ｐ１〜Ｐ３（アイランドｎ＝１〜３）用となる参照部水平センサ列４１ＵＢを例に挙げて説明すると、このセンサ列は、モニタＰＤ（フォトダイオード）４１１と、光電変換素子列となるＰＤ部４１２と、転送スイッチ部４１３と、電荷保持部となるＳＴ部４１４と、転送スイッチ部（不図示）と、電荷転送出力用のＣＣＤ部４１６とからなり、図４中の吹出し部分に示した構成に従い、モニタＰＤ４１１を挟んでｋ＝１，ｋ＝２の２ライン分が設けられている。
【００２５】
ここで、モニタＰＤ４１１は、各アイランド（測距点）のＰＤ部４１２の蓄積時間を制御するためのモニタ動作を行うものであり、同一アイランド（測距点）内の画素については同一の蓄積時間となるように制御するため、アイランド（測距点）単位で設けられている。参照部水平センサ列４１ＵＢの場合であれば、測距点Ｐ１〜Ｐ３（アイランドｎ＝１〜３）用であり、３個のモニタＰＤ４１１が設けられている。
【００２６】
また、ＰＤ部４１２は、図６に示すように、画素単位で複数のＰＤ（フォトダイオード）４１２ａ，４１２ｂ，…を備え、受光量に応じた電荷を蓄積する。転送スイッチ部４１３は、図７に示すように、モニタＰＤ４１１の出力に基づき各アイランドｎのＰＤ部４１２の蓄積終了タイミングで発生するパルス信号ＴＧ１ｎが入力された場合に、同一アイランド内のＰＤ部４１２の各ＰＤ４１２ａ，４１２ｂ，…に蓄積されている出力電荷を対応するアイランド用のＳＴ部４１４に移動させる。ＳＴ部４１４は、対応するＰＤ部４１２の蓄積動作が終了し、後述するＡ／Ｄ変換器の動作が開始されるまでＰＤ部４１２の出力電荷を一時的に保持する。ＳＴ部４１４に保持された電荷は、図６および図７に示すように、転送スイッチ部４１５に対して転送出力を指示するパルス信号ＴＧ２ｎが入力されると、ＣＣＤ部４１６に一気に出力され、クロック信号φ１，φ２に従うタイミングでＦＤＡ（フローティング・ディフュージョン・アンプ）４２ＵＢに出力される。
【００２７】
ここで、ＰＤ部４１２の不要電荷のリセットは、転送スイッチ部４１５に対してパルス信号ＴＧ１ｎを出力し、不要電荷をＳＴ部４１４に掃き出させることにより行われる。また、ＳＴ部４１４の不要電荷のリセットは、ＳＴ部４１４に対するリセット信号φＲＳ１〜φＲＳＮをＨレベルにすることにより実行される。すなわち、リセット信号φＲＳ１〜φＲＳＮは、図７に示すように、蓄積動作開始前から常時オン（Ｈレベル）にすることで、ＳＴ部４１４の電荷を掃き出させておき、蓄積動作開始時にはオフ（Ｌレベル）とする。
【００２８】
他のセンサ列の構成も同様であり、それぞれのセンサ列のモニタＰＤ部４１１の出力信号は、マルチプレクサ（ＭＵＸ）４６を介して積分時間制御回路４７に入力されており、この積分時間制御回路４７から各アイランド対応の転送スイッチ部４１３に対してパルス信号ＴＧ１ｎが出力される。
【００２９】
また、ＣＣＤ部４１６からＦＤＡ４２に出力された信号は、ＣＤＳ（相関二重サンプリング）回路４３によりアンプ雑音やリセット雑音の除去処理を経た後、増幅度（ゲイン）が１倍、２倍、４倍、８倍の如く可変で、読出し時の増幅度を設定するためのアンプ（増幅器）４４により増幅される。アンプ４４で増幅された出力信号は、基準部系、参照部系それぞれの出力選択部４５による選択処理を経て、それぞれの出力端子Ｖout１，Ｖout２からＡＦコントローラ２２に対して出力されるように構成されている。
【００３０】
なお、暗電流補正用の温度検出部となる温度センサ４８は、センサチップ２６上の適宜箇所に配置されている。センサチップ２６の温度を検出する温度センサ４８としては、ＰＤ部４１２等と同様の温度特性を示すフォトダイオードが用いられ、一方の出力選択部４５に接続されることで、ＣＣＤ出力用アナログ出力信号線を用いてＡＦコントローラ２２側に出力するように構成されている。
【００３１】
図８は、ＡＦコントローラ２２の構成例を示す概略ブロック図である。ＡＦコントローラ２２は、マイクロコンピュータ（ＣＰＵ）２１による制御の下にＡＦセンサ２０の動作制御を行うシーケンサ５１を備える他、Ａ／Ｄ変換器５２、データ用のメモリ５３、ＡＦ演算部５４、タイマ５５、レジスタ５６、およびフラッシュＲＯＭ５７等を備える。Ａ／Ｄ変換器５２は、ＡＦセンサ２０側から出力されるＣＣＤ出力や温度センサ４８の出力をデジタルデータに変換するためのもので、本実施の形態では、例えば基準部用出力端子Ｖout１、参照用出力端子Ｖout２に対応させて２個のＡ／Ｄ変換器を備えている。データメモリ５３は、Ａ／Ｄ変換器５２によりＡ／Ｄ変換されたデータを記憶し、焦点情報の演算等に供する。
【００３２】
タイマ５５は、蓄積動作が開始されたら経過時間を計数し、ＡＦセンサ２０からアイランド毎の蓄積終了信号を受け取った時のタイマ計数値をアイランド毎にレジスタ５６内に保持させる。これにより、ＡＦコントローラ２２は、レジスタ５６に保持されたアイランド毎の蓄積終了時のタイマ計数値を用いることにより、アイランド毎のＰＤ部４１２の暗出力時の蓄積時間を算出する。
【００３３】
ここで、アイランド毎のＰＤ部４１２の蓄積終了判定は、モニタＰＤ４１１の出力に基づき行われる。モニタＰＤ４１１に対するリセット信号φＲＭは、全てのアイランドのモニタＰＤに共通であり、リセット信号φＲＭを図９に示すように、ＨレベルからＬレベルに切換えることでモニタＰＤ４１１がリセットされる。そして、モニタＰＤ４１１の出力が予め設定されたＴＧ１生成用の閾値電圧ＶＴＨ以下になった時点でパルス信号ｔｇ１を積分時間制御回路４７に対して出力して蓄積動作を終了する。積分時間制御回路４７はこのパルス信号ｔｇ１に基づき対応するアイランドの転送スイッチ部４１３に対してパルス信号ＴＧ１を出力する。
【００３４】
すなわち、ＰＤ部４１２に対する蓄積動作の開始は、図７に示すように、全アイランド１〜Ｎについて同一タイミングで行い、モニタＰＤ４１１の出力が設定された一定値以上になったら、センサ回路中の積分時間制御回路４７による制御で自動的に積分を終了する。もっとも、モニタＰＤ４１１の出力が一定値以上とならなくても、センサ回路中で予め設定された最大積分時間に到達したことが検出されたら、自動的に積分動作を終了する。或いは、ＡＦコントローラ２２内においても、タイマ５５によって、最大蓄積時間に到達したことが検出された場合には、ＡＦセンサ２０に対して読出しコマンドを発行し、蓄積動作を強制的に終了させる。
【００３５】
蓄積動作が終了すると、対応するアイランドの蓄積終了信号（パルス信号ＴＧ１Ｎ）が積分時間制御回路４７から出力される。この蓄積終了信号（パルス信号ＴＧ１Ｎ）が蓄積動作開始からどのくらいの時間がかかって出力されたかをタイマ５５で検出することにより蓄積時間が求まる。ここで、各アイランドのＰＤ部４１２で暗電流が発生する時間は、各アイランドの蓄積時間によるものであり、ＡＦコントローラ２２内で各信号が発生したタイミングをタイマ５５で計時することで、暗電流発生時間を把握することができる。
【００３６】
ＡＦ演算部５４は、Ａ／Ｄ変換器５２によりＡ／Ｄ変換されデータメモリ５３に蓄積されたＣＣＤ出力であるデジタル値に基づきＴＴＬ位相差方式に従い相関演算を行い測距点Ｐ１〜Ｐ１１毎の焦点情報を演算する。この演算に際して、ＣＣＤ出力は、センサ回路中のＣＤＳ回路４３により熱雑音により発生するノイズ（ｋＴｃノイズ）やアンプノイズはほぼ低減されているが、ＣＣＤ出力中には暗電流によるノイズ成分が含まれているので、暗電流ノイズ成分をオフセット補正により削除する必要がある。
【００３７】
そこで、本実施の形態のＡＦ演算部５４では、ＰＤ部４１２による蓄積時間に依存して発生する固定パターンノイズである暗電流ノイズに対する補正値を算出し、この補正値を用いて補正されたデジタル値に基づきアイランド毎の焦点情報を演算する。このため、本実施の形態のＡＦ演算部５４は、固定パターンノイズ補正部５４ａと、焦点検出演算部５４ｂとを有する。
【００３８】
この補正処理を行うため、本実施の形態では、工場出荷時点で予め所定の条件において測定されてＰＤ部４１２で発生する固定パターンノイズＦＰＮをアイランド毎（測距点毎）にフラッシュＲＯＭ５７に記憶しておく。そして、ＡＦ演算部５４では、所望のアイランド（測距点）の焦点情報を演算する際に、対応するＰＤ部４１２の蓄積時間とフラッシュＲＯＭ５７に記憶されたこのＰＤ部４１２の固定パターンノイズＦＰＮとに基づき補正値（黒データ（ＰＤ部））を演算し、固定パターンノイズ補正部５４ａによってＣＣＤ出力であるデジタル値に対してこの補正値（黒データ（ＰＤ部））に基づき補正を行った後に、補正されたデジタル値に基づき焦点検出演算部５４ｂによって焦点情報を演算する。
【００３９】
ここで、固定パターンノイズＦＰＮのデータ取得について、図１０および図１１を参照して説明する。図１０は、固定パターンノイズＦＰＮのデータ取得の処理手順を示す概略フローチャートであり、図１１は、固定パターンノイズＦＰＮのデータ取得時の波形例を示すタイミングチャートである。
【００４０】
この処理は、ＣＰＵ２１およびＡＦコントローラ２２をテストモードで立ち上げることにより実行される。概略的には、工場にて、暗黒中でＣＣＤセンサの出力データを出力することで、一定時間経過後のＰＤ部４１２の暗出力データを取得し、そのデータを不揮発性のフラッシュＲＯＭ５７に書き込む。
【００４１】
まず、ＰＤ部４１２の蓄積時間を３００msec、アンプ４４のゲインを８倍に設定した状態で、ＰＤ部４１２の暗出力データを取得する（ステップＳ１０１）。そして、蓄積開始から３００msec経過した時点で、パルス信号ＴＧ１１〜ＴＧ１ＮをオンさせてＰＤ部４１２の蓄積動作を終了させるとともに、パルス信号ＴＧ２をオンさせることで、ＣＣＤ部４１６による転送を開始させる（ステップＳ１０２）。この時、アイランド毎の転送が終了するとともに順にパルス信号ＴＧ２１〜ＴＧ２Ｎが出力され、ＰＤ部４１２のみの暗電流データを取得することができる（ステップＳ１０３）。そして、アイランド毎のＰＤ部４１２の取得データである蓄積時間を固定パターンノイズＦＰＮ（工場基準値）としてフラッシュＲＯＭ５７に書き込む（ステップＳ１０４）。
【００４２】
ＡＦ演算部５４では、タイマ５５等を用いて計測されたアイランド毎のＰＤ部４１２の蓄積時間(今回)、並びに温度センサ４８から取得した温度(今回)と、アンプ４４の設定ゲインとに基づき、画素毎の黒補正値(ｉ)を、
黒補正値(ｉ)
＝工場基準値(ｉ)×｛蓄積時間(今回)／蓄積時間(工場)｝
×２＾｛(温度(今回)−温度(工場))／８℃｝×設定ゲイン
＝ＦＰＮ(ｉ)×(蓄積時間(今回)／３００msec)
×２＾｛(温度(今回)−温度(工場))／８℃｝×設定ゲイン
に基づいて算出する。ここで、ｉは画素番号であり、本実施の形態においては、０〜４１である。また、２＾｛(温度(今回)−温度(工場))／８℃｝なる演算を行うのは、８℃毎に２倍になるためである。また、アンプ４４の設定ゲインを乗算するのは、設定ゲインの値に応じて暗電流値が変動するためである。
【００４３】
そして、ＡＦ演算部５４の固定パターンノイズ補正部５４ａは、ＣＣＤデータとしてＡ／Ｄ変換器５２から得られたデジタル値である補正前の値(ｉ)に対して、この黒補正値(ｉ)による補正を施すことにより、焦点検出演算部５４ｂは、
補正後の値(ｉ)＝補正前の値(ｉ)−黒補正値(ｉ)
を用いて、以降の相関演算等の焦点情報の演算処理を行う。
【００４４】
このとき、図１２に示すように、「画素出力（暗出力補正前）」の値が飽和状態であり、かつ黒補正値が例えば６００以上（画素出力は、０〜１０２３の１０ｂｉｔデータ時）の場合、暗電流によって画素出力が飽和している可能性が高いと判断できる。そして、この黒補正値の大きい画素（例えば、１８番目の画素）での画素出力が飽和する場合は、蓄積時間やゲインを落とすのではなく、隣接する画素（例えば、１７番目、１９番目の画素）の出力を用いて補間処理することで、適正な画素出力を得ることができる。なお、図１２中のＡ部分は、暗出力により画素出力が飽和レベルを超えてしまい、画素最大出力１０２３に張り付いてしまった状態を示している。また、図１２中のＢ部分は、Ａ部分のように暗出力により画素出力が飽和してしまった結果、暗出力補正後の波形が、本来の波形からずれてしまった状態を示している。
【００４５】
実際、温度が８℃上昇しただけで、暗出力値は約２倍に増加するため、環境温度の高い条件下では、センサチップの温度が大幅に上昇する可能性があり、画素出力が飽和してしまう場合があり得る。画素出力が飽和しないように暗電流値を小さく抑えたチップを開発することも可能であるが、この場合、チップ製造プロセスを改善する必要があり、チップ単価が上昇するとともに、チップの歩留まりが悪くなってしまう。特に、本実施の形態に示すように、ＡＦシステムの多点化、高精度化により、ＡＦセンサの画素数が大幅に増加している状況下においては、全画素について暗電流値を小さく抑えようとすると、チップ製造上の歩留まりが悪化してしまい、現実的な対応とならない。
【００４６】
ついては、暗電流を抑えるとしても限界がある。また、暗電流は、そもそも画素における不純物に依存して増大するため、画素欠陥のあるチップ上の数画素だけでのみ極端に暗電流が大きくなる傾向がある。したがって、チップ内の１画素だけ、または、ＡＦセンサ２０であれば１ラインまたは１アイランド（１測距点）内に１画素のみであれば、暗電流が極端に大きな画素があってもチップ単体の性能としては許容するものとする。そして、この１画素に関しては、暗電流補正後の隣接画素の出力に基づき補間演算を行ってこの１画素の出力を算出することで、要求される暗電流値の規格を緩和させることができ、チップの歩留まりを格段に向上させることができる。
【００４７】
そこで、本実施の形態のＡＦ演算部５４は、さらに判別部５４ｃと補間演算部５４ｄとを有する。判別部５４ｃは、アイランド毎のＰＤ部４１２の画素出力が特定条件を満たすか否かを判別するためのものである。本実施の形態では、アイランド毎のＰＤ部４１２の補正前の画素出力が飽和電圧を超える場合であって、そのアイランド内で１画素のみであり、かつ補正値が予め決められた一定値以上の場合に、特定条件を満たし、補間演算の対象とする。また、補間演算部５４ｄは、判別部５４ｃにより特定条件を満たすと判別された１画素について、この画素に隣接する画素の出力であって、固定パターンノイズ補正部５４ａにより補正された後の画素出力に基づいて補間演算を行うことでこの画素の出力を算出するためのものである。この補間処理により、アイランド内の１画素だけに画素欠陥（画素出力飽和）があっても、隣接画素による補間演算によって測距精度を得ることができる。このため、焦点検出演算部５４ｂは、補間演算部５４ｄによる補間演算結果を含め固定パターンノイズ補正部５４ａにより補正された画素出力に基づいて焦点検出演算を行うこととなる。
【００４８】
以下に、補間演算部５４ｄが行う補間処理について説明する。ここでは、画素出力を良好に補間することが可能なスプライン補間を用いた場合について説明する。まず、補正後の画素出力ｙｉにおいて、ｊ番目の画素を欠陥画素とすると、補間後の画素出力ｐ（ｊ）は、
ｐ（ｊ）＝Ｃ１，ｊ＋Ｃ２，ｊ(ｘｊ−ｘｊ−1)＋Ｃ３，ｊ(ｘｊ−ｘｊ−1)２＋Ｃ４，ｊ(ｘｊ−ｘｊ−1)３
で表すことができる。ｊ番目の画素を補間処理する場合、ｘ０＝１画素目、ｘ１＝２画素目、…、ｘｊ−1＝ｊ−１画素目、ｘｊ＝ｊ＋１画素目、…、ｘｎ＝４２画素目と置くことができる（ｎ＝４０）。
【００４９】
そして、補間する画素ｊにおいて、区間［ｘｊ−1，ｘｊ］を、上記の３次式で近似する（以下のｉは、１〜４１の整数、ｙｉは、ｉ画素目の補正後の画素出力）。
まず、Ｃ１，ｉは、次式となる。
Ｃ１，ｉ＝ｙｉ−１ 
Ｃ２，ｉは、次式の連立方程式の解となる。
【００５０】
【数１】
2010210810.tif 000003
【００５１】
ここで、行列要素は、
αｉ＝２(Δｘｉ＋Δｘｉ-１)，βｉ＝Δｘｉ，γｉ＝Δｘｉ−１(ｉ＝２，３，…，ｎ)
α１＝２Δｘｉ，αｎ＋１＝２Δｘｎ
γ１＝Δｘ１，βｎ＋１＝Δｘｎ
となる。ただし、Δｘｉ＝ｘｉ−ｘｉ−１とする。
【００５２】
また、Ｙｉは、
Ｙ１＝３(ｙ１−ｙ０)
Ｙｉ＝３｛Δｘｉ−１(ｙｉ−ｙｉ−1)／Δｘｉ＋Δｘｉ(ｙｉ−1−ｙｉ−２)／Δｘｉ−１｝
Ｙｎ＋１＝３(ｙｎ−ｙｎ−１)
となる。
Ｃ３，ｉは、次式となる。
Ｃ３，ｉ＝｛−２Ｃ２，ｉ−Ｃ２，ｉ＋１＋３(ｙｉ−ｙｉ−1)／Δｘｉ｝／Δｘｉ
Ｃ４，ｉは、次式となる。
Ｃ４，ｉ＝｛Ｃ２，ｉ＋Ｃ２，ｉ＋１−２(ｙｉ−ｙｉ−1)／Δｘｉ｝／Δｘｉ２
【００５３】
なお、本実施の形態では、画素出力が飽和電圧を超える場合のみ、隣接する画素の出力により補間処理を行うようにした。しかしながら、画素出力が飽和していない場合であっても、暗電流が大きい状態では、この暗電流を発生させている電荷量の１／（√２）倍で暗電流ショットノイズが発生するので、この画素の出力は安定していないこととなる。したがって、画素出力が飽和していなくても、固定パターンノイズを補正後の調整値として得られる暗電流出力が所定値以上になる条件を満たす時点で、その１画素について、隣接する画素の出力により補間処理を行うようにしてもよい。
【００５４】
図１３は、ＣＰＵ２１制御により実行される暗電流補正を伴う焦点検出・焦点補正動作例を示す概略フローチャートである。まず、最初のレリーズ操作に伴い（ステップＳ２０１；Ｙｅｓ）、各ＰＤ部４１２に対する蓄積動作を開始させる（ステップＳ２０２）。そして、モニタＰＤ４１１による監視の下に蓄積終了アイランドが発生したら、対象となるこのアイランドのＰＤ部４１２の蓄積時間(今回)をタイマ５５により検出する（ステップＳ２０３）。すなわち、蓄積時間(今回)は図７に示すＰＤ部４１２の暗出力発生時間である。この処理を全てのアイランドについて蓄積終了となるまで繰返す（ステップＳ２０４）。
【００５５】
次いで、パルス信号ＴＧ２１〜ＴＧ２Ｎを順次出力することで、ＣＣＤ部４１６による転送を開始するが（ステップＳ２０６）、転送開始に先立ち、ＳＴ部４１４での暗出力発生時間を電荷保持時間(今回)としてタイマ５５により計測し、ＡＦ演算部５４でオフセット補正値(ｉ)を算出する（ステップＳ２０５）。そして、ＡＦ演算部５４では、算出されたオフセット補正値(ｉ)を用いてデジタル値のオフセット補正を行い（ステップＳ２０７）、オフセット補正されたデジタル値を用いて照度補正を行った後（ステップＳ２０８）、ＴＴＬ位相差方式に従い相関演算を行い（ステップＳ２０９）、焦点情報としてデフォーカス量を算出する（ステップＳ２１０）。算出されたデフォーカス量に応じて採用する測距点を選択し（ステップＳ２１１）、その測距点のデフォーカス量をＣＰＵ２１によってレンズＣＰＵ１３に対して出力することにより、レンズＣＰＵ１３がモータドライバ１２を制御して撮影レンズ１１を合焦状態にレンズ駆動する（ステップＳ２１２）。これにより、撮像可能となり、撮像動作へ移行する。
【図面の簡単な説明】
【００５６】
【図１】本実施の形態のマルチＡＦ方式の焦点検出装置が適用されるカメラシステムのＡＦ周りの構成例を示す概略機構を含むブロック図である。
【図２】ＡＦセンサを含めてＡＦ光学系の原理的な構成例を示す概略構成図である。
【図３】撮影画面上の測距点配置を示す概略正面図である。
【図４】図３に示す測距点に対応するＡＦセンサのセンサチップ上での配置例を示す概略正面図である。
【図５】ＡＦセンサ内のセンサ回路の構成例を示すブロック図である。
【図６】センサ構成の一部を示す概略ブロック図である。
【図７】蓄積動作を示すタイミングチャートである。
【図８】ＡＦコントローラの構成例を示す概略ブロック図である。
【図９】モニタＰＤの動作を示すタイミングチャートである。
【図１０】固定パターンノイズデータ取得の処理手順を示す概略フローチャートである。
【図１１】固定パターンノイズデータ取得時の波形例を示すタイミングチャートである。
【図１２】暗出力状態を示すイメージ図である。
【図１３】ＣＰＵ制御により実行される暗電流補正を伴う焦点検出・焦点補正動作例を示す概略フローチャートである。
【符号の説明】
【００５７】
５４ａ  固定パターンノイズ補正部
５４ｂ  焦点検出演算部
５４ｃ  判別部
５４ｄ  補間演算部
４１２  ＰＤ部（光電変換素子列）
【図１】
2010210810.tif 000004
【図２】
2010210810.tif 000005
【図３】
2010210810.tif 000006
【図４】
2010210810.tif 000007
【図５】
2010210810.tif 000008
【図６】
2010210810.tif 000009
【図７】
2010210810.tif 000010
【図８】
2010210810.tif 000011
【図９】
2010210810.tif 000012
【図１０】
2010210810.tif 000013
【図１１】
2010210810.tif 000014
【図１２】
2010210810.tif 000015
【図１３】
2010210810.tif 000016