(57)【要約】【課題】表示シーケンスでの表示性能を高めるために保持容量を増大させると消去シーケンスで消費電力が増大する。【解決手段】保持容量を電界効果型トランジスターで構成し、一端を画素電極、もう一端を共通電極電位に接続する。【選択図】図３
2010181588.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素電極と前記画素電極に一端を接続された保持容量素子を備えてなり、前記複数の画素電極の全てに同時に電位書き込みを行う消去シーケンスと前記複数の画素電極に個別に電位書き込みを行う表示シーケンスを有した電気光学パネルであって、
前記保持容量素子の容量値は両端に印加される電位差によって変化し、
前記消去シーケンスにおける前記保持容量素子の容量値は前記表示シーケンスにおける前記保持容量素子の容量値より小さいことを特徴とする電気光学パネル。
【請求項２】
前記複数の画素電極と対向する共通電極を有してなり、
前記消去シーケンスと前記表示シーケンスでは前記共通電極の電位は異なり、
前記保持容量素子の他なる一端は前記共通電極と同一の電位が供給されることを特徴とする請求項１に記載の電気光学パネル。
【請求項３】
前記複数の画素電極に接続された複数の画素スイッチング素子を備えてなり、
前記保持容量素子と前記画素スイッチング素子は互いに同一の膜厚および膜組成の薄膜で構成されることを特徴とした請求項１または請求項２に記載の電気光学パネル。
【請求項４】
前記保持容量素子は、トランジスターのソース電極とドレイン電極を短絡させたコンデンサーからなることを特徴とする請求項１に記載の電気光学パネル。
【請求項５】
前記保持容量素子の前記一端は前記トランジスターのゲート電極からなり、前記他なる一端は前記トランジスターの前記短絡されたソースとドレインからなることを特徴とする請求項４に記載の電気光学パネル。
【請求項６】
前記保持容量素子および前記画素スイッチング素子は、夫々、薄膜シリコン、絶縁膜および金属電極を含むことを特徴とする請求項３に記載の電気光学パネル。
【請求項７】
前記画素電極と前記共通電極の間に電気泳動素子が設けられ、前記電気泳動素子は分散質として正または負に帯電した顔料粒子を含むことを特徴する請求項１乃至請求項６のいずれか一項に記載の電気光学パネル。
【請求項８】
請求項１乃至請求項７のいずれか一項に記載の電気光学パネルを備えることを特徴とする電気光学表示装置。
【請求項９】
請求項８に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学パネル、当該電気光学パネルを備える電気光学表示装置、及び当該電気光学表示装置を備える電子機器に関する。
【背景技術】
【０００２】
電気泳動ディスプレイ（Electrophoresis Display、以下ＥＰＤという）などのメモリー性を持った表示素子を用いた表示装置は電源を切ったあとも画像を表示し続けるため、紙の印刷物にかわるものとして、電子ブック・電子ポスター・電子チラシなどの分野で普及が始まっている。これらの表示装置において、表示コントラストなどの表示性能を高めるためには薄膜トランジスターなどのアクティブ素子を用いたアクティブマトリクス基板装置で駆動することが有効である。一方、表示素子に十分な性能を発揮させるためには高電圧の印加が必要であるが、この際、アクティブ素子にかかる電圧も高くなるので絶縁破壊や信頼性低下などの問題を引き起こしやすい。そこで特許文献１では共通電極の電位を反転させて全ての画素を所定の表示色にする消去シーケンスを実行してから表示シーケンスを実行する手法が提案されている。
【０００３】
また、応答速度の遅い表示素子とアクティブマトリクス基板装置を用いた表示装置の場合、表示シーケンスで画素電極に所望の電位を書き込み、アクティブ素子がＯＦＦ（高インピーダンス状態）になった後に表示素子内の電荷の移動によって画素電極の電位が低下する現象を軽減するために表示素子容量と電気的に並列に保持容量を設けることが有効である。しかし、消去シーケンスを実行する際は保持容量が不要であって、保持容量の余分な充放電が必要になるため消費電力の増大やシーケンス実行時間の増大に繋がる。特許文献２では消去シーケンスでＡＣパルス信号を使用する際、保持容量によってパルスの周波数が制限されてしまうため、保持容量を切り替え手段で切り離す構成が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３７１９１７２号公報
【特許文献２】特開２００８−１３９７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
表示性能を確保するために保持容量を追加すると、消去シーケンスでの消費電力や消去時間の増大、パルス周波数の制限などの課題に繋がる。これを解決するために特許文献２のように切り替え手段を設けると制御信号が余分に必要となり、駆動回路が複雑化する上に高精細も表示装置が実現できなくなる。
【課題を解決するための手段】
【０００６】
本発明は複数の画素電極と、前記画素電極に一端を接続された保持容量素子を備えてなり、前記複数の画素電極の全てに同時に電位を書き込む消去シーケンスと、前記複数の画素電極に個別に電位を書き込む表示シーケンスを有した電気光学パネルであって、前記保持容量素子の容量値は両端に印加される電位差によって変化し、前記消去シーケンスにおける前記保持容量素子の容量値は前記表示シーケンスにおける前記保持容量素子の容量値より小さいことを特徴とする電気光学パネルを提案する。
【０００７】
このように構成された電気光学パネルでは表示シーケンスと消去シーケンスで保持容量の値を変えているので高品位な表示性能を有し、かつ消去シーケンスの消費電力の低減、消去時間の短縮などが実現できる。ここで両端に印加される電位差によって容量値が変化する容量素子の構成としては、実施例にあげる電界効果型トランジスターのソース電極・ドレイン電極を短絡したものの他、ＭＯＳ（Metal-Oxide-Semiconductor）ダイオードあるいはＭＯＳキャパシタと呼ばれる素子などがあげられる。
【０００８】
また本発明では、前記複数の画素電極と対向する共通電極を有してなり、前記消去シーケンスと前記表示シーケンスでは前記共通電極の電位は異なり、前記保持容量素子の他なる一端は前記共通電極と同一の電位が供給されることも提案する。
【０００９】
このように構成すると、共通電極の電位によって保持容量の容量値を変えることができるため、余分な制御信号が不要となり、さらなる高精細化および駆動回路の単純化による製造コストの低減がはかれる。
【００１０】
また本発明では前記複数の画素電極に接続された複数の画素スイッチング素子を備えてなり、前記保持容量素子と前記画素スイッチング素子は互いに同一の膜厚・膜組成の薄膜で構成されることも提案する。
【００１１】
このように構成すると、保持容量と画素スイッチング素子の製造工程の少なくとも一部を同一工程とできるため、製造工程数およびコストの増大をおさえることができる。
【００１２】
また、前記保持容量素子は、トランジスターのソース電極とドレイン電極を短絡させたコンデンサーからなることも提案する。
【００１３】
このように構成すると、容易に、容量値が変化する保持容量素子を有する電気光学パネルを実現できる。
【００１４】
また、前記保持容量素子の前記一端は前記トランジスターのゲート電極からなり、前記他なる一端は前記トランジスターの前記短絡されたソースとドレインからなることも提案する。
【００１５】
このように構成すると、表示シーケンスと消去シーケンスがより効果的に行える電気光学パネルを実現できる。
【００１６】
前記保持容量素子および前記画素スイッチング素子は、夫々、薄膜シリコン、絶縁膜および金属電極を含むことも提案する。
【００１７】
このように構成すると、保持容量素子と画素スイッチング素子を構成する材料を同一とできるため、製造工程数およびコストの増大をおさえることができる。
【００１８】
前記画素電極と前記共通電極の間に電気泳動素子が設けられ、前記電気泳動素子は分散質として正または負に帯電した顔料粒子を含むことも提案する。
【００１９】
このように構成すると、表示シーケンスと消去シーケンスが効果的に行える電気泳動素子を備えた電気光学パネルを実現できる。
【００２０】
また、本発明ではこれらの電気光学パネルを用いた電気光学表示装置、およびその表示装置を用いた電子機器を提案する。
【００２１】
これにより高精細・低消費電力かつ低コストの表示装置、およびそれを搭載した電子機器を実現できる。
【図面の簡単な説明】
【００２２】
【図１】表示装置の斜視構成図。
【図２】アクティブマトリクス基板の構成図。
【図３】アクティブマトリクス基板の画素回路図。
【図４】電子機器の実施形態を示すブロック図。
【図５】消去シーケンスを説明するためのタイミングチャート。
【図６】表示シーケンスを説明するためのタイミングチャート。
【図７】保持容量素子４０３−ｎ−ｍのＣｇ−Ｖｇ特性チャート。
【発明を実施するための形態】
【００２３】
以下、本発明を具体化した実施形態について図面に基づいて説明する。
【００２４】
図１は本実施形態に係る表示装置９１０の斜視構成図である。表示装置９１０は、アクティブマトリクス装置としてのアクティブマトリクス基板１０１上に電気泳動素子９２１、さらにその上に保護シート９２２をそれぞれ貼って構成される。
【００２５】
ここで電気泳動素子９２１は５０μｍ程度の粒径を有する、光透過可能な高分子樹脂によって形成されたカプセルを隙間無く一層に充填したものである。カプセルの内部には、有機溶剤と水と界面活性剤からなる分散剤と、分散質として負に帯電した白色顔料粒子と、正に帯電した黒色顔料粒子とが封入されている。
【００２６】
また保護シート９２２は厚さ３００μｍ程度のＰＥＴ（Poly Ethylene Terephthalate）樹脂よりなり、電気泳動素子９２１との接触面にはＩＴＯ（Indium Tin Oxide）薄膜よりなる不図示の共通電極（ＣＯＭ）が形成されている。保護シート９２２は電気泳動素子９２１より１辺が長くなっており、電気泳動素子９２１が存在しない突き出し部位に導電ペースト９３１が塗布され、共通電極（ＣＯＭ）とアクティブマトリクス基板１０１上の共通電極パット（共通電極パット３３０、図２で後述）が短絡されている。
【００２７】
また、アクティブマトリクス基板１０１は電気泳動素子９２１及び保護シート９２２よりも面積が広くなっており、張り出し部に可撓性基板としての第１のＦＰＣ９５１と可撓性基板としての第２のＦＰＣ９６１が実装される。第１のＦＰＣ９５１上にはゲートドライバー９５２が、第２のＦＰＣ９６１上にはソースドライバー９６２が、それぞれＣＯＦ（Chip On Film）実装される。
【００２８】
なお、本実施例では第１のＦＰＣ９５１、ゲートドライバー９５２、第２のＦＰＣ９６１、ソースドライバー９６２を各１個で構成したが、それぞれ複数個であっても構わないし、ゲートドライバー９５２とソースドライバー９６２を一つのＩＣに統合したワンチップドライバーを用いてもよい。また、ゲートドライバーやソースドライバーをアクティブマトリクス基板１０１上に形成する駆動回路内蔵型アクティブマトリクス基板を用いても良い。
【００２９】
図２はアクティブマトリクス基板１０１の構成図である。アクティブマトリクス基板１０１上には４８０本の走査線２０１（２０１−１〜２０１−４８０）と１９２０本のデータ線２０２（２０２−１〜２０２−１９２０）が直交して形成されており、４８０本の容量線２０３（２０３−１〜２０３−４８０）は走査線２０１−１〜２０１−４８０と平行かつ交互に配置されている。容量線２０３−１〜２０３−４８０は共通電位配線３３５と接続され、共通電位配線３３５は共通電極パット３３０にも接続される。点線Ａは表示装置として構成した時に図１で示した電気泳動素子９２１が平面的に重なる領域であり、表示領域に相当する。走査線２０１−１〜２０１−４８０はそれぞれ、実装端子３０１−１〜３０１−４８０に接続され、第１のＦＰＣ９５１を介してゲートドライバー９５２に接続されて適切に駆動される。同様にデータ線２０２−１〜２０２−１９２０はそれぞれ、実装端子３０２−１〜３０２−１９２０に接続され、第２のＦＰＣ９６１を介してソースドライバー９６２に接続されて適切に駆動される。共通電位配線３３５は実装端子３２０と接続され、同様に第２のＦＰＣ９６１を介してソースドライバー９６２と接続されて適切に駆動される。
【００３０】
図３はｍ番目のデータ線２０２−ｍ（ｍ＝１〜１９２０の整数）とｎ番目の走査線２０１−ｎ（ｎ＝１〜４８０の整数）の交差部付近の回路図である。走査線２０１−ｎとデータ線２０２−ｍの各交点にはｎチャネル電界効果型トランジスターよりなる画素スイッチング素子４０１（４０１−ｎ−ｍ）が形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２−ｎ−ｍに接続されている。画素電極４０２−ｎ−ｍと保護シート９２２上の共通電極（ＣＯＭ）は電気泳動素子９２１を介して対向し、容量を形成する。
【００３１】
保持容量素子４０３（４０３−ｎ−ｍ）はｎチャネル電界効果型トランジスターのソース電極とドレイン電極を互いに短絡させた構成をとるコンデンサーであって、画素スイッチング素子４０１−ｎ−ｍを構成するのと同一の薄膜シリコン、絶縁膜、金属電極を用いて構成されたトランジスターのソース電極とドレイン電極を短絡させた構成となっている。本実施例ではそれぞれ厚さ５０ｎｍのシリコン薄膜、厚さ１００ｎｍの酸化シリコン薄膜、厚さ２００ｎｍのモリブデン薄膜、厚さ５００ｎｍの酸化シリコン薄膜、厚さ５００ｎｍのアルミ薄膜を適切にパターニングしながら積層したトランジスターを用いて保持容量素子４０３−ｎ−ｍおよび画素スイッチング素子４０１−ｎ−ｍを構成している。保持容量素子４０３−ｎ−ｍを構成するトランジスターのゲート電極は画素電極４０２−ｎ−ｍに接続され、ソース電極・ドレイン電極は容量線２０３−ｎに接続される。
【００３２】
図４は本実施形態での電子機器１０００の具体的な構成を示すブロック図である。表示装置９１０は図１で説明した表示装置であって、外部電源回路７８４、映像処理回路７８０が第１のＦＰＣ９５１を介してゲートドライバー９５２に、第２のＦＰＣ９６１を介してソースドライバー９６２に、それぞれ接続されて必要な電源及び駆動信号、映像信号を供給する。中央演算回路７８１は外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。ここで入出力機器７８３とは、例えば、キーボード、マウス、トラックボール、タッチパネル、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。映像処理回路７８０は中央演算回路７８１からのコマンドに基づき映像情報を更新し、ソースドライバー９６２へ供給する信号を変更することで、表示装置９１０の表示映像が変化する。ここで電子機器１０００は具体的には、例えば、電子ブック、携帯ドキュメントリーダー、電子ポスター、電子チラシ、モニター、ＴＶ、ノートパソコン、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯ＤＶＤプレイヤー、携帯オーディオプレイヤーなどである。
【００３３】
前述の通り、電気泳動素子９２１中には分散質として負に帯電した白色顔料粒子と、正に帯電した黒色顔料粒子とが封入されている。従って、共通電極（ＣＯＭ）の電位が画素電極４０２−ｎ−ｍの電位よ高ければ白色顔料粒子が保護シート９２２側に、黒色顔料粒子がアクティブマトリクス基板１０１側に移動し、保護シート９２２側からみると白色になる。共通電極（ＣＯＭ）の電位が画素電極４０２−ｎ−ｍの電位より低ければ逆に粒子が動き、保護シート９２２側からみると黒色になる。共通電極（ＣＯＭ）の電位と画素電極４０２−ｎ−ｍの電位が等しければ粒子の移動はないように調整されているので、直前の表示状態を保持する。
【００３４】
従って、例えば共通電極（ＣＯＭ）を０Ｖに保ち、各画素電極４０２−ｎ−ｍにプラスの電位を与えれば黒表示、マイナス電位を与えれば白表示を行うことができる。しかし、本実施例では画素スイッチング素子４０１−ｎ−ｍの耐圧が２０Ｖであり、各画素電極４０２−ｎ−ｍに与えれられる電位は黒と白表示時の応答速度を等しくする場合、黒表示時：＋１０Ｖ、白表示時：−１０Ｖであり、画素電極と共通電極の電位差はいずれも１０Ｖとなる。電位差を大きくするほど顔料粒子の移動は早くなるので、表示装置の応答速度を早めることができるが、このような駆動方法では応答速度をこれ以上早くすることができない。そこで、本実施例では特許文献１と同様に消去シーケンスと表示シーケンスを順に実施することで応答速度を早める駆動方法を実施する。
【００３５】
なお、本実施例では白黒表示の素子を用いたが、画素ごとに異なる色の顔料を封入したカプセルを用いてカラー表示をしても差し支えない。
【００３６】
図５は消去シーケンスのタイミングチャートである。消去シーケンスでは全ての走査線２０１−１〜２０１−４８０はゲートドライバー９５２より同時に＋２０Ｖに選択され、データ線２０２−１〜２０２−１９２０にはソースドライバー９６２より０Ｖが書き込まれる。また、共通電極（ＣＯＭ）の電位は＋２０Ｖに設定される。
【００３７】
本実施例において各画素スイッチング素子４０１−ｎ−ｍの閾値電圧（Ｖｔｈ）は＋５Ｖであり、本シーケンス中は全画素スイッチング素子４０１−ｎ−ｍのゲート・ソース間電圧（Ｖｇｓ）は＋２０Ｖであるから、Ｖｇｓ＞＞Ｖｔｈとなり、全ての画素スイッチング素子４０１−ｎ−ｍは相対的に低インピーダンスなＯＮ状態となる。従って、全ての全画素電極４０２−ｎ−ｍには０Ｖが書き込まれることとなり、表示領域全体で白色顔料粒子が保護シート９２２側に、黒色顔料粒子がアクティブマトリクス基板１０１側に移動を始める。本実施例ではこの状態を２００ｍ秒間保持することで粒子が十分移動するように駆動する。このような消去シーケンスを実施すると、表示領域全体で白となって消去が完了する。
【００３８】
図６は表示シーケンスのタイミングチャートである。表示シーケンスは消去シーケンスに引き続いて実施される。表示シーケンスでは各走査線２０１−１〜２０１−４８０はゲートドライバー９５２より順次選択される。すなわち、走査線２０１−１は１６．６６７ｍ秒周期で３０μ秒間＋２０Ｖになった（選択された）後、０Ｖに戻る。走査線２０１−２は走査線２０１−１と同様の周期とパルス幅で、３４．６μ秒だけ遅れたタイミングで選択される。以下、全ての走査線２０１−ｎが３４．６μ秒ずつ位相をかえて順次選択される。また、共通電極（ＣＯＭ）の電位は０Ｖに設定される。
【００３９】
走査線２０１−ｎが選択される際、データ線２０２−１〜２０２−１９２０は、画素電極４０２（４０２−ｎ−１〜４０２−ｎ−１９２０）の映像電位に対応する電位をソースドライバー９６２によって書き込まれる。すなわち、画素電極４０２−ｎ−ｍが白表示に対応する場合はデータ線２０２−ｍに０Ｖを書き込む。すると画素電極４０２−ｎ−ｍの電位も０Ｖに書き込まれ、共通電極（ＣＯＭ）の電位＝画素電極４０２−ｎ−ｍの電位＝０Ｖであるので、直前の状態、すなわち白表示状態を保持する。一方、画素電極４０２−ｎ−ｍが黒表示に対応する場合はデータ線２０２−ｍに＋１５Ｖを書き込む。すると画素電極４０２−ｎ−ｍの電位も＋１５Ｖに書き込まれ、共通電極（ＣＯＭ）の電位＜画素電極４０２−ｎ−ｍの電位となって、粒子の移動が発生し、黒表示状態へと変化する。このようにして１６．６７ｍ秒後には映像状態に応じた電位が各画素電極４０２−ｎ−ｍにそれぞれ書き込まれるのである。
【００４０】
このように消去シーケンスと表示シーケンスを順次実施することで、画素スイッチング素子４０１−ｎ−ｍの耐圧が同じ２０Ｖであっても、表示・消去実施時に画素電極と共通電極間の電位差を１５Ｖ〜２０Ｖ程度に出来るので応答速度が飛躍的に向上する。なお、本実施例では説明を単純化するために白黒の二値表示に限定したが、表示シーケンスで中間電位を与える、あるいはＰＷＭ波形を与えるなどして階調表示を行ってももちろん差し支えない。また、消去を確実に行うために特許文献２などに記載されているように共通電極もしくは画素電極にＡＣパルス波を加えてもよい。
【００４１】
図６で説明した表示シーケンスにおいて、画素電極４０２−ｎ−ｍを黒表示にするため＋１５Ｖを書き込む期間は走査線２０１−ｎが選択される３０μ秒である。本実施例の場合、電気泳動素子９２１中の粒子は３０μ秒ではほとんど移動せず、その後１００ｍ〜２００ｍ秒程度の時間をかけてカプセル中を移動する。この際、粒子の電荷量×粒子の平均移動量×カプセル内の電界強度分のエネルギーΔＥが失われ、保持容量素子４０３−ｎ−ｍの容量を容量Ｃ１とすると、ΔＥ÷Ｃ１の平方根分だけ画素電極４０２−ｎ−ｍの電位は低下していくことになる。画素電極４０２−ｎ−ｍの電位が低下すると粒子の移動速度も低下するため、粒子の移動速度を早める（すなわち表示シーケンスにおける黒表示応答速度を早める）ためには保持容量素子４０３−ｎ−ｍの容量Ｃ１を増大させることが有効である。
【００４２】
一方、表示シーケンスで画素電極４０２−ｎ−ｍを白表示のままにする場合は粒子の移動は生じないので、エネルギーの損失も発生せず、このときの保持容量素子４０３−ｎ−ｍの容量Ｃ２は応答速度に関係しない。また、図５で説明した消去シーケンスでは、画素電極４０２−ｎ−ｍに０Ｖを書き込む期間は２００ｍ秒間あり、電気泳動素子９２１中の粒子は移動をほぼ完全に終えることができるが、この間の損失エネルギーはデータ線２０２−ｍと画素スイッチング素子４０１−ｎ−ｍを介してソースドライバー９６２より供給されるため、表示シーケンスのように保持容量素子４０３−ｎ−ｍによって電位を保持する必要はなく、このときの保持容量素子４０３−ｎ−ｍの容量Ｃ３も応答速度には関係しない。一方、容量Ｃ２及び容量Ｃ３が大きくなるとデータ線２０２−１〜２０２−１９２０から書き込む電荷量は大きくなるので、消費電力が大きくなっていく。また、特許文献２に記載されるように、消去シーケンス中、画素電極４０２−ｎ−ｍにＡＣパルス電位を与えることで残像を消す場合に容量Ｃ３によって周波数が制限される。以上から、表示シーケンスにおける白表示時の保持容量素子４０３−ｎ−ｍの容量Ｃ２と消去シーケンスにおける保持容量素子４０３−ｎ−ｍの容量Ｃ３は少ないほど良い。
【００４３】
保持容量素子４０３−ｎ−ｍに通常のコンデンサーを利用すれば電位状態に関わらず容量は一定であるからＣ１＝Ｃ２＝Ｃ３であってこれらの要請を同時に満たすことはできない。一方、特許文献２のようにスイッチング素子を設けると容量Ｃ３をほぼ「０」にできるが、スイッチング素子を増やす必要があるため、高精細化できないという欠点を有する。また、容量Ｃ２を容量Ｃ１より小さくすることも出来ない。本実施例では保持容量素子４０３−ｎ−ｍに電界効果型トランジスターを用いることでこれらの問題を解決した。
【００４４】
図７は保持容量素子４０３−ｎ−ｍに用いた電界効果型トランジスターの書き込み時間に対応した１０ＫＨｚ〜１ＭＨｚ程度の周波数でのＣｇｓ−Ｖｇｓ特性図である。Ｖｇｓは保持容量素子４０３−ｎ−ｍを構成する電界効果型トランジスターのゲート電極−ソース電極間電位であり、保持容量素子４０３−ｎ−ｍは画素スイッチング素子４０１−ｎ−ｍを構成するのと同一の薄膜シリコン、絶縁膜、金属電極を用いて構成されたトランジスターのソース電極とドレイン電極を短絡させた構成であるから、画素スイッチング素子４０１−ｎ−ｍと同様にその閾値電圧（Ｖｔｈ）は＋５Ｖである。従って、Ｖｇｓ＞＞Ｖｔｈであれば保持容量素子４０３−ｎ−ｍのゲート電極と重なった部位のシリコン（チャネル部）は反転状態となってキャリアが励起され容量が増大し、Ｖｇｓ≦Ｖｔｈであればチャネル部は空乏化して絶縁体として振舞うために容量が減少する。
【００４５】
本実施例では、保持容量素子４０３−ｎ−ｍのゲート電極は画素電極４０２−ｎ−ｍに接続され、保持容量素子４０３−ｎ−ｍのソース電極及びドレイン電極は容量線２０２−ｎに接続される。表示シーケンスの黒書き込み時は画素電極４０２−ｎ−ｍは＋１５Ｖに書き込まれ、容量線２０２−ｎは共通電極（ＣＯＭ）と同電位であるから０Ｖである。このとき、Ｖｇｓ＝１５Ｖであり、Ｖｇｓ＞＞Ｖｔｈを満たすのでチャネル部は反転状態であって、図７で示すように容量Ｃ１＝５００ｆＦとなる。一方、表示シーケンスの白書き込み時は画素電極４０２−ｎ−ｍは０Ｖに書き込まれ、容量線２０２−ｎも０ＶであるからＶｇｓ＝０ＶであってＶｇｓ≦Ｖｔｈであるからチャネル部は空乏化し、容量Ｃ２＝２０ｆＦとなる。また、消去シーケンスでは画素電極４０２−ｎ−ｍは０Ｖ、容量線２０２−ｎは＋２０ＶであるからＶｇｓ＝−２０Ｖとなり、同様に容量Ｃ３＝２０ｆＦである。すなわち、Ｃ１＞Ｃ２＝Ｃ３であって、表示品位の向上と消費電力の低減の両方の課題を解決できる。
【００４６】
このように、保持容量素子４０３−ｎ−ｍを電界効果型トランジスターのソース電極・ドレイン電極を短絡させたコンデンサーとし、その一端を共通電極（ＣＯＭ）と同電位にし、他端を画素電極に接続することで、黒表示時の応答速度向上と、白表示時・消去時の消費電力の低減を同時に実現できる。また、スイッチング素子等の追加が無いので、高精細化も可能である。
【００４７】
さらに本実施例では保持容量素子を構成する電界効果型トランジスターを画素スイッチング素子と同一の薄膜で構成しており同一の製造工程で追加工程無しに製造できるので、製造コストが上昇することもない。なお、本実施例ではソース電極・ドレイン電極を短絡させた薄膜トランジスターを容量素子として用いたが、ソース電極・ドレイン電極が構造的に分離されていない、いわゆるＭＯＳ（Metal-Oxide-Semiconductor）キャパシタあるいはＭＯＳダイオードと呼ばれる構造の素子を保持容量として用いても全く差し支えは無い。
【産業上の利用可能性】
【００４８】
本発明は上記した実施形態に限定されるものではなく、電気泳動素子以外に強誘電性液晶素子など、メモリー性を有した表示素子を用いた表示装置全般に適用できる。
【符号の説明】
【００４９】
１０１…アクティブマトリクス基板、２０１…走査線、２０２…データ線、２０３…容量線、４０１…画素スイッチング素子、４０２…画素電極、４０３…保持容量素子、９１０…表示装置、９２１…電気泳動素子、９２２…保護シート、９５２…ゲートドライバー、９６２…ソースドライバー。
【図１】
2010181588.tif 000003
【図２】
2010181588.tif 000004
【図３】
2010181588.tif 000005
【図４】
2010181588.tif 000006
【図５】
2010181588.tif 000007
【図６】
2010181588.tif 000008
【図７】
2010181588.tif 000009