(57)【要約】【課題】短絡欠陥が微小であっても、その欠陥を確実に修正する。【解決手段】アクティブマトリクス基板１０は、複数の第１配線１４と、第１配線１４に絶縁膜を介して交差する複数の第２配線１５と、第１配線１４及び第２配線１５が互いに交差している領域である第１領域１１の外側に形成された第２領域１２とを備えている。第２領域１２には、第１配線１４に絶縁膜を介して交差する幹線部２６が配置され、第１配線１４は、幹線部２６に交差するように配置された複線部５０と、その両端にそれぞれ接続された単線部５１とを有している。そして、絶縁膜上には、幹線部２６の幅方向外側に、複線部５０の両端側部分に交差する導電膜５２が設けられている。【選択図】図１
2010181482.tif 000002
【特許請求の範囲】
【請求項１】
互いに並行して延びる複数の第１配線と、
上記第１配線に絶縁膜を介して交差すると共に、互いに並行して延びる複数の第２配線と、
上記第１配線及び第２配線が互いに交差している領域である第１領域と、
上記第１領域の外側に形成された第２領域とを備えたアクティブマトリクス基板であって、
上記第２領域には、上記第１配線に上記絶縁膜を介して交差する幹線部が配置され、
上記第１配線は、上記幹線部に交差するように配置された複線部と、該複線部の両端にそれぞれ接続された単線部とを有し、
上記絶縁膜上には、上記幹線部の幅方向外側に配置され、上記複線部の両端側部分に交差する導電膜が設けられている
ことを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板において、
上記第１配線は、ゲート配線であり、
上記第２配線は、ソース配線であり、
上記幹線部は、容量幹線である
ことを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１又は２に記載されたアクティブマトリクス基板において、
上記第１領域は、表示領域であり、
上記第２領域は、非表示領域である
ことを特徴とするアクティブマトリクス基板。
【請求項４】
アクティブマトリクス基板と、
上記アクティブマトリクス基板に対向して配置された対向基板と、
上記アクティブマトリクス基板及び上記対向基板の間に設けられた表示媒体層とを備えた表示装置であって、
上記アクティブマトリクス基板は、互いに並行して延びる複数の第１配線と、上記第１配線に絶縁膜を介して交差すると共に、互いに並行して延びる複数の第２配線と、上記第１配線及び第２配線が互いに交差している領域である第１領域と、上記第１領域の外側に形成された第２領域とを有し、
上記第２領域には、上記第１配線に上記絶縁膜を介して交差する幹線部が配置され、
上記第１配線は、上記幹線部に交差するように配置された複線部と、該複線部の両端にそれぞれ接続された単線部とを有し、
上記絶縁膜上には、上記幹線部の幅方向外側に配置され、上記複線部の両端側部分に交差する導電膜が設けられている
ことを特徴とする表示装置。
【請求項５】
請求項４に記載された表示装置において、
上記第１配線は、ゲート配線であり、
上記第２配線は、ソース配線であり、
上記幹線部は、容量幹線である
ことを特徴とする表示装置。
【請求項６】
請求項４又は５に記載された表示装置において、
上記第１領域は、表示領域であり、
上記第２領域は、非表示領域である
ことを特徴とする表示装置。
【請求項７】
互いに並行して延びる複数の第１配線と、上記第１配線に絶縁膜を介して交差すると共に、互いに並行して延びる複数の第２配線と、上記第１配線及び第２配線が互いに交差している領域である第１領域と、上記第１領域の外側に形成された第２領域とを有し、
上記第２領域には、上記第１配線に上記絶縁膜を介して交差する幹線部が配置され、
上記第１配線は、上記幹線部に交差するように配置された複線部と、該複線部の両端にそれぞれ接続された単線部とを有し、
上記絶縁膜上には、上記幹線部の幅方向外側に配置され、上記複線部の両端側部分に交差する導電膜が設けられたアクティブマトリクス基板を製造する方法であって、
上記第１配線の複線部と上記幹線部とが短絡した短絡欠陥の有無を検出する検査工程と、
上記検査工程で上記短絡欠陥が検出された場合に、上記第１配線の複線部を構成する複数の配線の何れか１つにおける両端側を切断する第１切断工程と、
上記第１切断工程で上記短絡欠陥を含む配線が切断されたか否かを確認する確認工程と、
上記確認工程で上記短絡欠陥を含む配線が切断されていないことが確認された場合に行われ、上記複数の配線のうち上記切断された配線以外の配線の両端側を切断する第２切断工程と、
上記第２切断工程の後に行われ、上記短絡欠陥を含む配線が切断された場合に、上記短絡欠陥を分離した状態で上記第１配線の単線部同士が導通するように、上記導電膜と上記切断された配線とを、レーザ光の照射により電気的に接続させる接続工程とを有する
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項８】
請求項７に記載されたアクティブマトリクス基板の製造方法において、
上記第１切断工程では、上記第１配線の複線部における上記導電膜に対向する領域よりも上記幹線部とは反対側において、上記配線を切断する
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項９】
請求項８に記載されたアクティブマトリクス基板の製造方法において、
上記第２切断工程では、上記第１配線の複線部における上記導電膜に対向する領域よりも上記幹線部側において、上記配線を切断する
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１０】
請求項７乃至９の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
上記第１配線は、ゲート配線であり、
上記第２配線は、ソース配線であり、
上記幹線部は、容量幹線である
ことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１１】
請求項７乃至１０の何れか１つに記載されたアクティブマトリクス基板の製造方法において、
上記第１領域は、表示領域であり、
上記第２領域は、非表示領域である
ことを特徴とするアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及びその製造方法並びに表示装置に関し、特に、アクティブマトリクス基板の欠陥修正に係るものである。
【背景技術】
【０００２】
近年、例えば液晶表示装置等の薄型の表示装置では、大画面化及び高集積化が進められている。例えばアクティブマトリクス型の液晶表示装置は、複数のＴＦＴ（薄膜トランジスタ）が形成されたＴＦＴ基板と、これに対向する対向基板とが液晶層を介して貼り合わされることにより構成されている。
【０００３】
また、上記表示装置には、表示品位の向上がますます強く要望されている。しかしながら、表示の高詳細化に伴って基板上の配線等のパターンも高詳細化されることから、その配線等の断線や短絡による表示不良（表示欠損を含む）の発生を、完全に防止することは難しい。
【０００４】
そこで、表示領域の各画素における欠陥（画素欠陥）や、非表示領域の配線交差部分における欠陥を、それぞれレーザ照射して修正することが知られている（特許文献１及び２参照）。
【０００５】
特許文献２には、容量幹線（Ｃｓバスライン）と、ゲート配線とが交差している領域において、上記容量幹線に複数のスリットを形成しておき、当該容量幹線とゲート配線とが短絡した場合に、その短絡部分を囲むように、スリットの両端部同士を繋ぐようにレーザ光を照射することが開示されている。このことにより、容量幹線の短絡部分が、容量幹線の他の部分から分離されるため、上記短絡による欠陥が修正される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００８−５００５６２号公報
【特許文献２】特開２００３−１１４４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献２では、各スリットの間隔が比較的広いため、レーザ光の照射により高精度に欠陥修正することが難しく、欠陥修正のタクトタイムが長くなってしまう問題がある。
【０００８】
そこで、ゲート配線を容量幹線に重なる部分において複線化して、ゲート配線の複線部における一方の配線部で短絡欠陥が発生した場合には、その一方の配線部を、容量幹線の外側においてレーザ光を照射して切断することにより、欠陥修正することが考えられる。
【０００９】
ところが、近年、配線の微細化が進められており、それに伴って短絡部分も微小になる傾向にある。しかし、短絡部分が微小になると、上記ゲート配線における複数部の何れを切断すればよいのか分からないという問題がある。この場合、短絡していない方の配線部を誤って切断すれば、アクティブマトリクス基板の全体が不良品となり、非常に大きな無駄になってしまう。
【００１０】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、短絡欠陥が微小であっても、その欠陥を確実に修正することにある。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、この発明では、複線部の両端側部分に交差する導電膜を設けるようにした。
【００１２】
具体的に、本発明に係るアクティブマトリクス基板は、互いに並行して延びる複数の第１配線と、上記第１配線に絶縁膜を介して交差すると共に、互いに並行して延びる複数の第２配線と、上記第１配線及び第２配線が互いに交差している領域である第１領域と、上記第１領域の外側に形成された第２領域とを備えたアクティブマトリクス基板であって、上記第２領域には、上記第１配線に上記絶縁膜を介して交差する幹線部が配置され、上記第１配線は、上記幹線部に交差するように配置された複線部と、該複線部の両端にそれぞれ接続された単線部とを有し、上記絶縁膜上には、上記幹線部の幅方向外側に配置され、上記複線部の両端側部分に交差する導電膜が設けられている。
【００１３】
上記第１配線は、ゲート配線であり、上記第２配線は、ソース配線であり、上記幹線部は、容量幹線であってもよい。
【００１４】
上記第１領域は、表示領域であり、上記第２領域は、非表示領域であってもよい。
【００１５】
また、本発明に係る表示装置は、アクティブマトリクス基板と、上記アクティブマトリクス基板に対向して配置された対向基板と、上記アクティブマトリクス基板及び上記対向基板の間に設けられた表示媒体層とを備えた表示装置であって、上記アクティブマトリクス基板は、互いに並行して延びる複数の第１配線と、上記第１配線に絶縁膜を介して交差すると共に、互いに並行して延びる複数の第２配線と、上記第１配線及び第２配線が互いに交差している領域である第１領域と、上記第１領域の外側に形成された第２領域とを有し、上記第２領域には、上記第１配線に上記絶縁膜を介して交差する幹線部が配置され、上記第１配線は、上記幹線部に交差するように配置された複線部と、該複線部の両端にそれぞれ接続された単線部とを有し、上記絶縁膜上には、上記幹線部の幅方向外側に配置され、上記複線部の両端側部分に交差する導電膜が設けられている。
【００１６】
上記第１配線は、ゲート配線であり、上記第２配線は、ソース配線であり、上記幹線部は、容量幹線であってもよい。
【００１７】
上記第１領域は、表示領域であり、上記第２領域は、非表示領域であってもよい。
【００１８】
また、本発明に係るアクティブマトリクス基板の製造方法は、互いに並行して延びる複数の第１配線と、上記第１配線に絶縁膜を介して交差すると共に、互いに並行して延びる複数の第２配線と、上記第１配線及び第２配線が互いに交差している領域である第１領域と、上記第１領域の外側に形成された第２領域とを有し、上記第２領域には、上記第１配線に上記絶縁膜を介して交差する幹線部が配置され、上記第１配線は、上記幹線部に交差するように配置された複線部と、該複線部の両端にそれぞれ接続された単線部とを有し、上記絶縁膜上には、上記幹線部の幅方向外側に配置され、上記複線部の両端側部分に交差する導電膜が設けられたアクティブマトリクス基板を製造する方法であって、上記第１配線の複線部と上記幹線部とが短絡した短絡欠陥の有無を検出する検査工程と、上記検査工程で上記短絡欠陥が検出された場合に、上記第１配線の複線部を構成する複数の配線の何れか１つにおける両端側を切断する第１切断工程と、上記第１切断工程で上記短絡欠陥を含む配線が切断されたか否かを確認する確認工程と、上記確認工程で上記短絡欠陥を含む配線が切断されていないことが確認された場合に行われ、上記複数の配線のうち上記切断された配線以外の配線の両端側を切断する第２切断工程と、上記第２切断工程の後に行われ、上記短絡欠陥を含む配線が切断された場合に、上記短絡欠陥を分離した状態で上記第１配線の単線部同士が導通するように、上記導電膜と上記切断された配線とを、レーザ光の照射により電気的に接続させる接続工程とを有する。
【００１９】
上記第１切断工程では、上記第１配線の複線部における上記導電膜に対向する領域よりも上記幹線部とは反対側において、上記配線を切断することが好ましい。
【００２０】
さらに、上記第２切断工程では、上記第１配線の複線部における上記導電膜に対向する領域よりも上記幹線部側において、上記配線を切断することが好ましい。
【００２１】
上記第１配線は、ゲート配線であり、上記第２配線は、ソース配線であり、上記幹線部は、容量幹線であってもよい。
【００２２】
上記第１領域は、表示領域であり、上記第２領域は、非表示領域であってもよい。
【００２３】
−作用−
次に、本発明の作用について説明する。
【００２４】
上記アクティブマトリクス基板は、幹線部の幅方向外側に、複線部の両端側部分に交差する導電膜が設けられているので、仮に幹線部と第１配線の複線部とが短絡していても、適宜、複線部を構成する配線を切断すると共に当該配線と導電膜とを電気的に接続することによって、上記短絡欠陥を確実に修正することが可能になる。
【００２５】
すなわち、上記アクティブマトリクス基板を製造する場合には、まず、検査工程を行って、第１配線の複線部と幹線部とが短絡した短絡欠陥の有無を検出する。検査工程で短絡欠陥が検出された場合には、第１切断工程を行って、第１配線の複線部を構成する複数の配線の何れか１つにおける両端側を切断する。
【００２６】
その後、確認工程を行って、第１切断工程で短絡欠陥を含む配線が切断されたか否かを確認する。確認工程で短絡欠陥を含む配線が切断されていないことが確認された場合には、第２切断工程を行う。この第２切断工程では、複数の配線のうち切断された配線以外の配線の両端側を切断する。
【００２７】
その後、短絡欠陥を含む配線が切断された場合に、接続工程を行う。この接続工程では、短絡欠陥を分離した状態で第１配線の単線部同士が導通するように、導電膜と切断された配線とを、レーザ光の照射により電気的に接続させる。このことにより、短絡部が微小であってその位置が正確に特定できない場合であっても、当該短絡による欠陥を確実に修正することが可能になる。
【発明の効果】
【００２８】
本発明によれば、アクティブマトリクス基板における幹線部の幅方向外側に、複線部の両端側部分に交差する導電膜を設けるようにしたので、第１配線の複線部と幹線部との短絡欠陥が微小であってその位置が正確に特定できない場合であっても、当該短絡による欠陥を確実に修正することができる。その結果、アクティブマトリクス基板の全体が不良品となることを防止して、製品の歩留まりを飛躍的に向上させることができることとなる。
【図面の簡単な説明】
【００２９】
【図１】図１は、本実施形態の液晶表示装置の要部を示す平面図である。
【図２】図２は、液晶表示装置を構成するアクティブマトリクス基板の一画素を拡大して示す平面図である。
【図３】図３は、図２におけるIII−III線に沿ったアクティブマトリクス基板及びそれを備えた液晶表示装置の断面図である。
【図４】図４は、ゲート配線の複線部及び容量幹線を拡大して示す平面図である。
【図５】図５は、一方の配線が切断された複線部を拡大して示す平面図である。
【図６】図６は、双方の配線が切断された複線部を拡大して示す平面図である。
【図７】図５は、導電膜に接続された複線部を拡大して示す平面図である。
【図８】図８は、短絡欠陥を修正する工程を説明するためのフローチャートである。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００３１】
《発明の実施形態》
図１〜図８は、本発明の実施形態を示している。
【００３２】
図１は、本実施形態の液晶表示装置１の要部を示す平面図であり、図２は、液晶表示装置１を構成するアクティブマトリクス基板１０の一画素を拡大して示す平面図である。図３は、図２におけるIII−III線に沿ったアクティブマトリクス基板１０及びそれを備えた液晶表示装置１の断面図である。
【００３３】
図４は、ゲート配線１４の複線部５０及び容量幹線２６を拡大して示す平面図である。図５〜図７は、短絡欠陥を修正する工程を説明するための拡大平面図である。また、図８は、短絡欠陥を修正する工程を説明するためのフローチャートである。
【００３４】
＜液晶表示装置１の構成＞
液晶表示装置１は、図１及び図３に示すように、アクティブマトリクス基板１０と、このアクティブマトリクス基板１０に対向して配置された対向基板３０と、これらアクティブマトリクス基板１０及び対向基板３０の間に設けられた表示媒体層としての液晶層４０と、アクティブマトリクス基板１０及び対向基板３０を互いに接着すると共に液晶層４０を封入するためのシール材（不図示）とを備えている。
【００３５】
また、液晶表示装置１には、図１に示すように、アクティブマトリクス基板１０及び対向基板３０が重なる領域に画像表示を行う第１領域としての表示領域１１が形成される一方、表示領域１１の外側、すなわち、対向基板３０に重ならずに露出しているアクティブマトリクス基板１０の領域に第２領域としての非表示領域１２が形成されている。
【００３６】
表示領域１１は、図１に示すように、例えば矩形状の領域であって、後述する各画素電極１３に対応する画像の最小単位である画素２０がマトリクス状に複数配列して形成されている。一方、非表示領域１２は、表示領域１１の隣り合う２辺に沿って形成され、全体として、Ｌ字状に形成されている。非表示領域１２には、表示領域１１の短辺に沿って延びるゲートドライバ２１と、表示領域１１の長辺に沿って延びるソースドライバ２２とが設けられている。
【００３７】
＜対向基板３０の構成＞
対向基板３０は、図３に示すように、絶縁性基板としてのガラス基板２３と、ガラス基板２３上に格子状に設けられたブラックマトリクス１６と、ブラックマトリクス１６の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層を含むカラーフィルタ１７と、ブラックマトリクス１６及びカラーフィルタ１７を覆うように設けられた共通電極１８と、共通電極１８上に柱状に設けられたフォトスペーサ（不図示）と、共通電極１８を覆うように設けられた配向膜（不図示）とを備えている。
【００３８】
ブラックマトリクス１６は、例えばカーボン微粒子が分散された樹脂膜等により形成され、共通電極は、例えばＩＴＯ（Indium Tin Oxide）により構成されている。また、液晶層４０は、例えばネマチック液晶材料等により構成されている。
【００３９】
＜アクティブマトリクス基板１０の構成＞
アクティブマトリクス基板１０は、図２及び図３に示すように、互いに並行して延びる複数の第１配線としてのゲート配線１４と、ゲート配線１４にゲート絶縁膜３１を介して交差すると共に、互いに並行して延びる複数の第２配線としてのソース配線１５とを備えている。
【００４０】
すなわち、ゲート配線１４及びソース配線１５は、全体として格子状に形成され、これらの配線に囲まれた矩形状の領域に画素２０がそれぞれ形成されている。そして、上記ゲート配線１４及びソース配線１５が互いに交差している領域が、表示領域１１になっている。
【００４１】
図１に示すように、ゲート配線１４の一端は、表示領域１１から非表示領域１２に引き出されて上記ゲートドライバ２１に接続されている。一方、ソース配線１５の一端は、表示領域１１から非表示領域１２に引き出されて上記ソースドライバ２２に接続されている。
【００４２】
また、ソースドライバ２２には、幹線部としての容量幹線２６の一端が接続されている。容量幹線２６は、非表示領域１２におけるゲートドライバ２１と表示領域１１との間に配置され、表示領域１１の短辺に沿って延びている。この容量幹線２６は、例えば複数の幹線群により構成され、ゲート絶縁膜３１を介してゲート配線１４に交差している。
【００４３】
図２に示すように、各画素２０の隅部には、スイッチング素子としての複数のＴＦＴ（Thin-Film Transistor）２５が、それぞれ配置されている。また、各画素２０には、ＴＦＴ２５に接続された画素電極１３が、当該画素２０の略全体に亘って形成されている。また、画素２０の中央には、ゲート配線１４と平行に延びる容量配線２７が配置されている。容量配線２７の一端は、上記容量幹線２６に接続されている。
【００４４】
また、アクティブマトリクス基板１０は、図３に示すように、絶縁性基板としてのガラス基板２４を有し、このガラス基板２４の表面には、上記複数の容量配線２７及びゲート配線１４が形成されている。
【００４５】
さらに、ガラス基板２４の表面には、図２に示すように、ＴＦＴ２５を構成するゲート電極２８が、ゲート配線１４から分岐して形成されている。ゲート電極２８、ゲート配線１４及び容量配線２７は、図３に示すように、絶縁膜としてのゲート絶縁膜３１によって覆われている。ゲート絶縁膜３１は、表示領域１１及び非表示領域１２の略全体に亘って形成されている。
【００４６】
ゲート絶縁膜３１の表面には、ＴＦＴ２５を構成する半導体層３２が、上記ゲート電極２８の一部に重なるように配置されている。また、ゲート絶縁膜３１上には、半導体層３２の一部を覆うように、ソース配線１５から分岐されたソース電極３３と、ドレイン電極３４とが形成されている。ドレイン電極３４の一端は、図２に示すように、画素２０の中央まで延びており、その端部に容量電極３５が一体に形成されている。容量電極３５は、ゲート絶縁膜３１を介して容量配線２７に対向しており、そのことによって画素２０の補助容量を構成している。
【００４７】
さらに、ゲート絶縁膜３１上には、ＴＦＴ２５を及び容量電極３５等を覆うように、層間絶縁膜３６が形成されている。層間絶縁膜３６の表面には、上記画素電極１３が形成されている。画素電極１３は、層間絶縁膜３６に貫通形成されたコンタクトホール３７を介して容量電極３５に接続されている。このことにより、画素電極１３は、容量電極３５及びドレイン電極３４を介してＴＦＴ２５に接続されている。層間絶縁膜３６上には、画素電極１３を覆うように配向膜（図示省略）が形成されている。
【００４８】
＜ゲート配線１４及び容量幹線２６の交差部分の構成＞
そして、図１及び図４に示すように、非表示領域１２に形成されているゲート配線１４は、容量幹線２６に交差するように配置された複線部５０と、複線部５０の両端にそれぞれ接続された単線部５１とを有している。
【００４９】
複線部５０は、例えば２本の配線４１，４２によって構成されている。各配線４１，４２は、互いに並行して延びており、その端部同士が互いに結合された状態で、上記単線部５１に接続されている。複線部５０の両端部分は、容量幹線２６全体の幅よりも外側に配置されており、容量幹線２６に重なっていない。
【００５０】
ここで、複線部５０の線幅は例えば１５μｍ程度であり、単線部５１の線幅は例えば３０μｍ程度に形成されている。また、容量幹線２６全体の幅は、例えば５００μｍ〜７００μｍ程度であり、容量配線２７の線幅は例えば２０μｍ程度である。
【００５１】
また、ゲート絶縁膜３１上には、容量幹線２６の幅方向外側に配置され、複線部５０の両端側部分に交差する導電膜５２が設けられている。導電膜５２は、容量幹線２６の両外側にそれぞれ設けられており、複線部５０の長さ方向の幅が例えば            μｍ程度に形成されている。また、この導電膜５２は、ソース配線１５と同じ金属材料によって構成されている。したがって、ソース配線１５と同じ工程で形成することができる。
【００５２】
＜液晶表示装置１の作動＞
上記構成の液晶表示装置１では、各画素２０において、ゲートドライバ２１からゲート信号がゲート配線１４を介してゲート電極２８に送られて、ＴＦＴ２５がオン状態になったときに、ソースドライバ２２からソース信号がソース配線１５を介してソース電極３３に送られて、半導体層３２及びドレイン電極３４を介して、画素電極１３に所定の電荷が書き込まれる。このとき、アクティブマトリクス基板１０の各画素電極１３と対向基板３０の共通電極１８との間において電位差が生じ、液晶層４０に所定の電圧が印加される。また、ＴＦＴ２５がオフ状態のときには、容量電極３５と容量配線２７との間に形成された補助容量によって、画素電極１３に書き込まれた電圧の低下が抑制される。そして、液晶表示装置１では、液晶層４０に印加する電圧の大きさによって液晶分子の配向状態を変えることにより、液晶層４０の光透過率を調整して所望の画像が表示される。
【００５３】
−製造方法−
次に、本実施形態のアクティブマトリクス基板１０及び液晶表示装置１の製造方法及び修正方法について一例を挙げて説明する。
【００５４】
＜アクティブマトリクス基板形成工程＞
まず、ガラス基板２４の基板全体に、スパッタリング法により、例えばチタン膜、アルミニウム膜及びチタン膜等の金属膜を順に成膜し、その後、フォトリソグラフィによりパターニングして、ゲート配線１４、ゲート電極２８及び容量配線２７を例えば４０００Å程度の厚みに形成する。
【００５５】
続いて、ゲート配線１４、ゲート電極２８及び容量配線２７が形成された基板全体に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜等を成膜し、ゲート絶縁膜３１を厚さ４０００Å程度に形成する。
【００５６】
さらに、ゲート絶縁膜３１が形成された基板全体に、プラズマＣＶＤ法により、真性アモルファスシリコン膜、及びリンがドープされたｎ＋アモルファスシリコン膜を連続して成膜する。その後、これらのシリコン膜をフォトリソグラフィによりゲート電極２８上に島状にパターニングして、厚さ２０００Å程度の真性アモルファスシリコン層、及び厚さ５００Å程度のｎ＋アモルファスシリコン層が積層された半導体形成層を形成する。
【００５７】
そして、上記半導体形成層が形成された基板全体に、スパッタリング法により、アルミニウム膜及びチタン膜等を成膜した後に、フォトリソグラフィによりパターニングして、ソース配線１５、ソース電極３３、導電膜５２、ドレイン電極３４及び容量幹線２６をそれぞれ厚さ２０００Å程度に形成する。
【００５８】
続いて、ソース電極３３及びドレイン電極３４をマスクとして上記半導体形成層のｎ＋アモルファスシリコン層をエッチングすることにより、チャネル部をパターニングして、半導体層３２及びそれを備えたＴＦＴ２５を形成する。
【００５９】
さらに、ＴＦＴ２５が形成された基板全体に、スピンコート法により、例えば、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光する。その後、上記露光した感光性樹脂を現像することにより、ドレイン電極３４上に層間絶縁膜３６を厚さ２μｍ〜３μｍ程度に形成する。続いて、層間絶縁膜３６にコンタクトホール３７を各画素２０毎に形成する。
【００６０】
次に、層間絶縁膜３６上の基板全体に、スパッタリング法により、ＩＴＯ膜を成膜し、その後、フォトリソグラフィによりパターニングして、画素電極１３を厚さ１０００Å程度に形成する。
【００６１】
その後に、画素電極１３が形成された基板全体に、例えば印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
【００６２】
以上のようにして、アクティブマトリクス基板１０を形成することができる。
【００６３】
＜対向基板作製工程＞
まず、ガラス基板２３の全体に、スピンコート法により、例えば、カーボン等の微粒子が分散されたネガ型のアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光する。その後、上記露光した感光性樹脂を現像することにより、ブラックマトリクス１６を厚さ１．５μｍ程度に形成する。
【００６４】
続いて、ブラックマトリクス１６が形成された基板上に、例えば、赤、緑又は青に着色されたネガ型のアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光する。その後、当該感光性樹脂を現像することにより、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。さらに、他の２色についても同様の工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成して、カラーフィルタ１７を形成する。
【００６５】
さらに、カラーフィルタ１７が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜を成膜して、共通電極１８を厚さ１５００Å程度に形成する。
【００６６】
その後、共通電極１８が形成された基板全体に、スピンコート法により、ポジ型のフェノールノボラック系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、フォトスペーサを厚さ４μｍ程度に形成する。
【００６７】
その後、上記フォトスペーサが形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。
【００６８】
以上のようにして、対向基板３０を形成することができる。
【００６９】
＜シール材描画工程＞
次に、例えばディスペンサ等を用いて、上記対向基板形成工程で形成された対向基板３０に、紫外線硬化及び熱硬化併用型樹脂等により構成されたシール材（図示省略）を矩形枠状に描画する。
【００７０】
＜液晶滴下工程＞
次に、上記シール描画工程でシール材が描画された対向基板３０に対し、そのシール材の内側の領域に液晶材料を滴下する。
【００７１】
＜貼り合わせ工程＞
次に、上記液晶滴下工程で液晶材料が滴下された対向基板３０と、上記アクティブマトリクス基板形成工程で形成されたアクティブマトリクス基板１０とを、減圧下で貼り合わせた後に、その貼り合わせた基板を大気圧に開放することにより、基板表面を加圧する。
【００７２】
続いて、上記基板に挟持されたシール材にＵＶ光を照射した後に、当該シール材を加熱して硬化させる。
【００７３】
以上のようにして、検査前の液晶表示装置１を製造することができる。その後、液晶表示装置１の検査を行い、必要に応じて修正を行う。
【００７４】
＜検査工程＞
まず、検査工程では、図８に示すように、ステップＳ１において、液晶表示装置１を点灯検査することにより、ゲート配線１４の複線部５０と容量幹線２６とが短絡した短絡欠陥６０の有無を検出する。
【００７５】
すなわち、例えば、各ゲート配線１４に対し、バイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、及びパルス幅５０μｓｅｃである＋１５Ｖのパルス電圧を、ゲート検査信号として入力する。そうして、全てのＴＦＴ２５をオン状態にすると共に、各ソース配線１５に対し、１６．７ｍｓｅｃ毎に極性が反転する±２Ｖの電位のソース検査信号を入力する。このことにより、各ＴＦＴ２５を介して画素電極１３にソース検査信号を入力する。そして、これと同時に、共通電極１８に直流で−１Ｖの電位の共通電極検査信号を入力する。そのことによって、各画素電極１３と共通電極１８との間の液晶層４０に電圧を印加して、各画素電極１３により構成される画素２０が点灯状態になる。
【００７６】
このとき、例えば、ノーマリブラックモード（電圧無印加時に黒表示）の液晶表示装置１では、表示画面が黒表示から白表示となる。ここで、パーティクルの介在等により、容量幹線２６とゲート配線１４の複線部５０とが短絡した場合には、ＴＦＴ２５のオン／オフ制御が機能しなくなるため、表示領域１１にゲート配線１４に沿った表示ムラが発生する。この表ムラを発生させているゲート配線１４を顕微鏡等により目視して特定する。なお、この段階では、複線部５０の何れの配線４１，４２に短絡欠陥６０が生じているのかは、微小で判別できない。
【００７７】
図８のステップＳ２において、上記表示ムラにより、短絡欠陥６０の存在が検出される。短絡欠陥６０が無い場合には、正常であるとして検査を終了する。一方、短絡欠陥６０が検出された場合には、ステップＳ３に進む。
【００７８】
＜第１切断工程＞
ステップＳ３では、第１切断工程を行い、図５に示すように、ゲート配線１４の複線部５０を構成する複数の配線４１，４２の何れか１つにおける両端側を切断する。まず、複数の配線４１，４２のうち一方の配線４１の両端側を、上記複線部５０における導電膜５２に対向する領域よりも容量幹線２６とは反対側（つまり外側）で切断して、切断部５３を形成する。この配線４１の切断は、例えばＹＡＧレーザから発振されたレーザ光を照射することにより行う。
【００７９】
＜確認工程＞
次に、ステップＳ４に進み、再度、液晶表示装置１を点灯検査し、上記第１切断工程で短絡欠陥６０を含む配線４２が切断されたか否かを確認する。その結果、ステップＳ５において判断し、表示ムラが無く短絡欠陥６０が残っていない場合（つまり、一方の配線４１に短絡欠陥６０が形成されていた場合）には、その後の検査及び修正を行わないで終了する。一方、表示ムラが残っている場合（すなわち、短絡欠陥６０を含む配線が切断されていない場合）には、ステップＳ６に進む。
【００８０】
＜第２切断工程＞
ステップＳ６では、第２切断工程を行い、図６に示すように、複数の配線４１，４２のうち切断された上記配線４１以外の配線（つまり、配線４２）の両端側を、レーザ光によって切断する。このとき、複線部５０における導電膜５２に対向する領域よりも容量幹線２６側（つまり内側）において、上記配線４２を切断して、切断部５４を形成する。
【００８１】
本実施形態では、複線部５０を構成する複数の配線４１，４２が２本であるため、この第２切断工程において短絡欠陥６０を含む配線４２が切断されることとなる。その後、ステップＳ７に進む。
【００８２】
＜接続工程＞
ステップＳ７では、接続工程を行い、図７に示すように、短絡欠陥６０をゲート配線１４から分離した状態でゲート配線１４の単線部５１同士が導通するように、導電膜５２と上記切断された配線４１，４２とを、レーザ光の照射によりメルトさせて形成した接続部５５において、電気的に接続させる。このことにより、２本の配線４１，４２の何れもが切断されていても、短絡欠陥６０を分離した状態で、ゲート配線１４の導通状態を回復することができる。以上により、容量幹線２６とゲート配線１４との間の短絡を解消することができる。
【００８３】
−実施形態の効果−
したがって、この実施形態によると、アクティブマトリクス基板１０における容量幹線２６の幅方向外側に、ゲート配線１４の複線部５０における両端側部分に交差するように導電膜５２を設けたので、上記ゲート配線１４の複線部５０と容量幹線２６との短絡欠陥６０が微小であってその位置が正確に特定できない場合であっても、当該短絡による欠陥を確実に修正することができる。
【００８４】
すなわち、アクティブマトリクス基板１０の配線を微細化して液晶表示装置１の表示の高詳細化を図りながらも、そのゲート配線１４と容量幹線２６との間における短絡欠陥６０を確実に修正することができる。その結果、アクティブマトリクス基板１０及び液晶表示装置１の全体が不良品となることを防止して、製品の歩留まりを飛躍的に向上させることができることとなる。
【００８５】
《その他の実施形態》
上記実施形態では、ゲート配線１４の複線部５０が、２本の配線４１，４２からなる場合について説明したが、本発明はこれに限定されず、例えば３本以上の複数の配線によって複線部５０を構成するようにしてもよい。例えば、複線部５０が、３本の配線からなる場合には、上記第２切断工程の後に、確認工程を行って点灯検査し、表示ムラが残るようであれば、第３切断工程を行うようにすればよい。第３切断工程では、残る第３の配線の両端側を切断し、続く接続工程において、レーザ光照射により、短絡欠陥６０を分離した状態でゲート配線１４の単線部５１同士が導通するように、各配線と導電膜５２とを接続させることが可能である。
【００８６】
上記実施形態では、本発明に係る表示装置の実施形態として液晶表示装置について説明したが、本発明はこれに限らず、液晶層以外の他の表示媒体層（例えば有機ＥＬ層等）を備えた他のアクティブマトリクス型の表示装置についても、同様に適用することができる。
【産業上の利用可能性】
【００８７】
以上説明したように、本発明は、アクティブマトリクス基板及びその製造方法並びに表示装置に関し、特に、アクティブマトリクス基板の欠陥修正について有用である。
【符号の説明】
【００８８】
１      液晶表示装置
１０      アクティブマトリクス基板
１１      表示領域（第１領域）
１２      非表示領域（第２領域）
１４      ゲート配線（第１配線）
１５      ソース配線（第２配線）
２６      容量幹線（幹線部）
２７      容量配線
３０      対向基板
３１      ゲート絶縁膜（絶縁膜）
４０      液晶層（表示媒体層）
４１，４２      配線
５０      複線部
５１      単線部
５２      導電膜
６０      短絡欠陥
【図１】
2010181482.tif 000003
【図２】
2010181482.tif 000004
【図３】
2010181482.tif 000005
【図４】
2010181482.tif 000006
【図５】
2010181482.tif 000007
【図６】
2010181482.tif 000008
【図７】
2010181482.tif 000009
【図８】
2010181482.tif 000010