(57)【要約】  【課題】  装置構成の大型化やコストアップを抑えつつ、高い精度で、エンコーダの分解能を向上させることを目的とする。  【解決手段】  ＣＲリニアエンコーダから入力されるエンコーダ信号を、０Ｖを中心に振幅するオフセット信号に変換する。そして、このオフセット信号を積分回路で積分することにより三角波形状の積分信号を生成し、その生成した積分信号を低域除去フィルタに通すことで、直流成分が除去された低域除去信号を生成する。更に、低域除去信号におけるゼロクロスタイミング毎に二値化を行うことで中間パルス信号を生成する。この中間パルス信号は、元のエンコーダ信号に対して９０度の位相差を有するものである。そして、この中間パルス信号と元のエンコーダ信号の排他的論理和を演算することで、元のエンコーダ信号が２逓倍された逓倍パルス信号を生成する。【選択図】図４
2010210347.tif 000002
【特許請求の範囲】
【請求項１】
検出対象物の移動量に応じてエンコーダから出力されるパルス状のエンコーダ信号を処理するエンコーダ信号処理装置であって、
前記エンコーダから出力された前記エンコーダ信号に基づき、該エンコーダ信号がハイレベル又はローレベルのうちいずれか一方のレベルの間は増加して他方のレベルの間は減少するような増減波形を生成する増減波形生成手段と、
前記増減波形生成手段により生成された前記増減波形に基づき、該増減波形における増加期間中の所定のタイミング及び減少期間中における所定のタイミング毎に論理が反転する、二値化された中間パルス信号を生成する中間パルス信号生成手段と、
前記エンコーダから出力された前記エンコーダ信号と前記中間パルス信号生成手段にて生成された前記中間パルス信号との排他的論理和を演算することにより、前記エンコーダ信号を２逓倍した逓倍パルス信号を生成する逓倍パルス信号生成手段と、
を備えていることを特徴とするエンコーダ信号処理装置。
【請求項２】
請求項１に記載のエンコーダ信号処理装置において、
前記増減波形生成手段は、前記エンコーダ信号を前記増減波形に変換する積分回路を備えている
ことを特徴とするエンコーダ信号処理装置。
【請求項３】
請求項２に記載のエンコーダ信号処理装置において、
前記積分回路は、能動素子を有するアクティブ回路として構成され、前記エンコーダ信号を三角波形状の前記増減波形に変換する
ことを特徴とするエンコーダ信号処理装置。
【請求項４】
請求項１〜請求項３の何れか１項に記載のエンコーダ信号処理装置において、
前記エンコーダから出力された前記エンコーダ信号を、その振幅の中間値が０Ｖとなるようにオフセットするオフセット手段を備え、
前記増減波形生成手段は、前記オフセット手段により前記オフセットされた後の前記エンコーダ信号に基づいて前記増減波形を生成するよう構成されており、
前記中間パルス信号生成手段は、前記増減波形生成手段により生成された前記増減波形が０Ｖとなるタイミングであるゼロクロスタイミング毎に論理が反転するような前記中間パルス信号を生成する
ことを特徴とするエンコーダ信号処理装置。
【請求項５】
請求項４に記載のエンコーダ信号処理装置において、
前記増減波形生成手段により生成された前記増減波形から直流成分を除去する直流成分除去手段を備え、
前記中間パルス信号生成手段は、前記直流成分除去手段による前記直流成分除去後の前記増減波形に基づいて前記中間パルス信号を生成する
ことを特徴とするエンコーダ信号処理装置。
【請求項６】
請求項１〜請求項３の何れか１項に記載のエンコーダ信号処理装置において、
前記増減波形生成手段により生成された前記増減波形から直流成分を除去する直流成分除去手段を備え、
前記中間パルス信号生成手段は、前記直流成分除去手段による前記直流成除去後の前記増減波形に基づき、該増減波形が０Ｖとなるタイミングであるゼロクロスタイミング毎に論理が反転するような前記中間パルス信号を生成する
ことを特徴とするエンコーダ信号処理装置。
【請求項７】
請求項１〜請求項６の何れか１項に記載のエンコーダ信号処理装置を１つの単位信号処理装置として、複数の該単位信号処理装置がｎ段接続（但し、ｎは自然数）されることにより、全体として、前記エンコーダから出力された前記エンコーダ信号を２n逓倍した逓倍パルス信号を生成するよう構成されている
ことを特徴とするエンコーダ信号処理装置。
【請求項８】
検出対象物の移動量に応じてエンコーダから出力されるパルス状のエンコーダ信号を処理するエンコーダ信号処理方法であって、
前記エンコーダから出力された前記エンコーダ信号に基づき、該エンコーダ信号がハイレベル又はローレベルのうちいずれか一方のレベルの間は増加して他方のレベルの間は減少するような増減波形を生成する増減波形生成手順と、
前記増減波形生成手順により生成された前記増減波形に基づき、該増減波形における増加期間中の所定のタイミング及び減少期間中における所定のタイミング毎に論理が反転する、二値化された中間パルス信号を生成する中間パルス信号生成手順と、
前記エンコーダから出力された前記エンコーダ信号と前記中間パルス信号生成手順にて生成された前記中間パルス信号との排他的論理和を演算することにより、前記エンコーダ信号を２逓倍した逓倍パルス信号を生成する逓倍パルス信号生成手順と、
を備えていることを特徴とするエンコーダ信号処理方法。
【請求項９】
モータを備え、該モータの回転駆動力を搬送対象に作用させることにより該搬送対象を搬送する搬送機構と、
前記搬送対象の移動量に応じてパルス状のエンコーダ信号を出力するエンコーダと、
前記エンコーダから出力される前記エンコーダ信号を処理するための、請求項１〜請求項７の何れか１項に記載のエンコーダ信号処理装置と、
前記エンコーダ信号処理装置により生成された前記逓倍パルス信号に基づいて、前記搬送対象の位置及び速度の少なくとも一方を検出する搬送状態検出手段と、
前記搬送状態検出手段による検出結果に基づいて、前記モータによる前記搬送対象の搬送をフィードバック制御する制御手段と、
を備えていることを特徴とする搬送装置。
【請求項１０】
請求項９に記載の搬送装置において、
前記搬送状態検出手段は、前記搬送対象の搬送開始後、予め設定された一定期間は、前記エンコーダから出力される前記エンコーダ信号に基づいて前記検出を行い、該一定期間が経過した後に、前記逓倍パルス信号生成手段により生成された前記逓倍パルス信号に基づいて前記検出を行う
ことを特徴とする搬送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンコーダから出力されるパルス状のエンコーダ信号を処理するエンコーダ信号処理方法、エンコーダ信号処理装置、及びこれを搭載した搬送装置に関する。
【背景技術】
【０００２】
従来より、モータによって駆動対象を駆動するよう構成された各種装置として、駆動対象の位置或いはモータの回転位置を検出するための位置センサを備え、位置センサからの位置検出信号に基づいてモータの位置制御や速度制御等を行うよう構成されたものが知られている。このような装置としては、例えば、記録ヘッドが搭載されたキャリッジをモータによって主走査方向へ移動させつつ用紙等への画像形成を行うインクジェットプリンタや、画像読取用のラインセンサをモータによって副走査方向へ移動させつつ原稿の画像を読み取るスキャナ装置などがある。
【０００３】
このように位置センサを用いたモータ制御が行われる各種装置においては、モータ制御を高精度に行う（延いては駆動対象の駆動を高精度に制御する）ために、位置センサの検出精度の向上が要求される。
【０００４】
一方、モータ制御における位置センサとしては、円周に沿って所定間隔でスリットが形成された円板状のエンコーダホイールを有するロータリエンコーダや、直線状に所定間隔でスリットが形成されたリニアスケールを有するリニアエンコーダなどの、各種デジタルエンコーダ（以下単に「エンコーダ」という）が広く用いられている。
【０００５】
エンコーダを用いた位置検出結果に基づいてモータを位置制御する場合、位置検出の精度は、エンコーダの分解能に依存する。そのため、高精度に位置検出を行ってモータ制御の精度を高めるためには、例えばスリットの形成間隔を短くするなどして高分解能化されたエンコーダを用いる必要がある。
【０００６】
しかし、スリットの形成間隔を短くする等の手法によってエンコーダの分解能を高める方法は、製造上の問題やコストの問題などから、実用上の限界がある。
そこで、エンコーダを構成するエンコーダホイールやリニアスケールに工夫を加えることなくエンコーダの位置検出精度を向上させる方法として、エンコーダパルスの間隔より十分高速なクロックを用いてエンコーダスリット間隔を計測し、その計測結果に基づいてエンコーダによる位置検出精度を高分解能化する方法が提案されている（例えば、特許文献１参照。）。
【０００７】
また別の方法として、エンコーダを構成する受光素子であるフォトダイオードの配列に工夫を加える方法が提案されている。具体的には、スリット配列ピッチの１／８の幅のフォトダイオードが等間隔で４つ配列されてなる第１のフォトダイオード群と、同じくスリット配列ピッチの１／８の幅のフォトダイオードが等間隔で４つ配列されると共に第１のフォトダイオード群に対してスリット配列ピッチの１／８だけずらした位置に配列されてなる第２のフォトダイオード群とを有し、第１のフォトダイオード群が出力する出力信号に基づいて第１の矩形波信号を出力し、第２のフォトダイオード群が出力する出力信号に基づいて第１の矩形波信号と９０°の位相差を有する第２の矩形波信号を出力することで、エンコーダの分解能を向上するものである（例えば、特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−９１０４７号公報
【特許文献２】特開２００６−１１９０３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１で提案されている方法は、過去のエンコーダパルス間のクロック数に基づいて高分解能化が行われるため、高い精度で高分解能化を行うのは困難である。特に、速度変動が生じた場合には正確な位置検出情報を得ることができなくなる。
【００１０】
また、特許文献２で提案されている方法は、フォトダイオードの数を増やす必要があることから、装置の大型化やコストアップを招くおそれがある。
本発明は上記課題に鑑みなされたものであり、装置構成の大型化やコストアップを抑えつつ、高い精度で、エンコーダの分解能を向上させることを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するためになされた請求項１に記載の発明は、検出対象物の移動量に応じてエンコーダから出力されるパルス状のエンコーダ信号を処理するエンコーダ信号処理装置であって、エンコーダから出力されたエンコーダ信号に基づき、該エンコーダ信号がハイレベル又はローレベルのうちいずれか一方のレベルの間は増加して他方のレベルの間は減少するような増減波形を生成する増減波形生成手段と、この増減波形生成手段により生成された増減波形に基づき、該増減波形における増加期間中の所定のタイミング及び減少期間中における所定のタイミング毎に論理が反転する、二値化された中間パルス信号を生成する中間パルス信号生成手段と、エンコーダから出力されたエンコーダ信号と中間パルス信号生成手段にて生成された中間パルス信号との排他的論理和を演算することにより、エンコーダ信号を２逓倍した逓倍パルス信号を生成する逓倍パルス信号生成手段と、を備えている。
【００１２】
上記構成のエンコーダ信号処理装置では、エンコーダ信号（パルス信号）から増減波形が生成され、更にその増減波形から中間パルス信号が生成される。この中間パルス信号は、増減波形における増加期間及び減少期間のそれぞれにおける所定のタイミングで論理が反転するようなパルス信号であるため、エンコーダ信号に対して位相がずれた信号となる。
【００１３】
そのため、このようにエンコーダ信号に対して位相がずれた中間パルス信号と、エンコーダ信号との、排他的論理和を演算することで、エンコーダ信号が２逓倍された逓倍パルス信号を生成することができる。
【００１４】
従って、請求項１に記載のエンコーダ信号処理装置によれば、エンコーダのスリット幅やスリット間隔を短くしたり受光素子を増やしたりすることなく、逓倍パルス信号（エンコーダ信号の２逓倍信号）を生成できるため、装置構成の大型化やコストアップを抑えつつ、高い精度で、エンコーダの分解能を、自身が元々有する物理分解能よりも向上させることができる。
【００１５】
しかも、従来のように過去の情報（パルス間隔等）に基づいて高分解能化するのではなく、現在出力されているエンコーダ信号からリアルタイムに逓倍パルス信号を生成するため、検出対象物に速度変動が生じても、その速度変動が考慮された精度の良い逓倍パルス信号を生成できる。
【００１６】
次に、請求項２に記載の発明は、請求項１に記載のエンコーダ信号処理装置において、増減波形生成手段は、エンコーダ信号を増減波形に変換する積分回路を備えている。
周知のように、積分回路は、入力信号の積分出力を行う回路であって、パルス信号が入力された場合にそのパルス信号のレベル変化に応じて増減する波形が出力される。
【００１７】
そのため、増減波形生成手段として、積分回路を備え、この積分回路によってエンコーダ信号を増減波形に変換するよう構成することで、増減波形生成手段を簡易的に構成でき、ひいてはエンコーダ信号処理装置の構成を簡素化できる。
【００１８】
ここで、積分回路の構成は種々考えられ、例えば、抵抗とコンデンサで構成されたごく簡易的な構成のもの（即ち、パッシブ回路として構成された積分回路）もあれば、オペアンプ等の能動素子を用いて構成された高性能のもの（即ち、アクティブ回路として構成された積分回路）もあり、何れの構成であっても上記請求項２のエンコーダ信号処理装置を実現することは可能である。
【００１９】
一方、エンコーダ信号に対してより適切な中間パルス信号を生成するためには、その元になる増減波形は、直線性の高い三角波形状のものが好ましく、直線性の高い三角波が生成できれば、その三角波に基づいて容易に中間パルス信号を生成できる。これに対し、積分回路として、例えばパッシブ回路として構成されたものを用いた場合、時定数等の回路定数にもよるが、直線性の高い三角波を生成するのは容易ではない。
【００２０】
そこで、積分回路は、請求項３に記載のように、能動素子を有するアクティブ回路として構成され、エンコーダ信号を三角波形状の増減波形に変換するものであるとよい。
このように積分回路をアクティブ回路として構成することで、増減波形として、直線性の高い三角波を生成でき、これにより精度良く且つ容易に中間パルス信号を生成することができる。
【００２１】
次に、請求項４に記載の発明は、請求項１〜請求項３の何れか１項に記載のエンコーダ信号処理装置において、エンコーダから出力されたエンコーダ信号を、その振幅の中間値が０Ｖとなるようにオフセットするオフセット手段を備え、増減波形生成手段は、このオフセット手段によりオフセットされた後のエンコーダ信号に基づいて増減波形を生成するよう構成されている。そして、中間パルス信号生成手段は、増減波形生成手段により生成された増減波形が０Ｖとなるタイミングであるゼロクロスタイミング毎に論理が反転するような中間パルス信号を生成する。
【００２２】
つまり、エンコーダ信号から直接増減波形を生成するのではなく、エンコーダ信号を一旦オフセットさせてその振幅の中心が０Ｖとなるようにした上で、そのオフセット後の信号から増減波形を生成するのである。これにより、０Ｖ（或いはその近傍）を中心に増減する増減波形を生成することができる。
【００２３】
そのため、その増減波形が０Ｖとなるゼロクロスタイミング毎に論理が反転するような中間パルス信号を生成することで、中間パルス信号を容易に生成することが可能となる。特に、増減波形が直線性の高い三角波であれば、エンコーダ信号に対する中間パルス信号の位相差を９０度により近づける（或いは一致させる）ことができ、最終的に生成される逓倍パルス信号の精度をより高めることができる。
【００２４】
そして、上記のようにオフセット手段を備えたエンコーダ信号処理装置においては、さらに、請求項５に記載のように、増減波形生成手段により生成された増減波形から直流成分を除去する直流成分除去手段を備えるようにし、中間パルス信号生成手段は、その直流成分除去手段による直流成分除去後の増減波形に基づいて中間パルス信号を生成するようにするとよい。
【００２５】
オフセット手段によってエンコーダ信号をオフセットすることで、理論的には、０Ｖを中心に増減するような増減波形を生成することができる。しかし、増減波形生成手段による増減波形生成の開始タイミング（積分回路を用いた構成においては積分開始タイミング）や、検出対象物の速度変動等によって、増減波形の振幅中心は必ずしも０Ｖとなるとは限らない。換言すれば、所定の直流成分を含む増減波形が生成されることもあり得る。そのため、場合によってはゼロクロスタイミングが発生しないような増減波形が生成される可能性もある。
【００２６】
そこで、請求項５に記載のエンコーダ信号処理装置のように、得られた増減波形から直流成分を除去することで、増減波形生成の開始タイミングや検出対象物の速度変動等によらず、増減波形の振幅中心を０Ｖにより近づける（或いは一致させて）ことができ、中間パルス信号が確実且つ高精度に生成されるようにすることができる。そのため、最終的に生成される逓倍パルス信号の精度を更に高くすることができる。
【００２７】
次に、請求項６に記載の発明は、請求項１〜請求項３の何れか１項に記載のエンコーダ信号処理装置において、増減波形生成手段により生成された増減波形から直流成分を除去する直流成分除去手段を備え、中間パルス信号生成手段は、その直流成分除去手段による直流成除去後の増減波形に基づき、該増減波形が０Ｖとなるタイミングであるゼロクロスタイミング毎に論理が反転するような中間パルス信号を生成する。
【００２８】
即ち、上記請求項４に記載の発明では、増減波形そのものが０Ｖを中心に増減する波形となるよう、エンコーダ信号を予めその振幅の中心値が０Ｖとなるようにオフセットするようにし、更に請求項５に記載の発明では、増減波形のゼロクロスポイントが確実に発生するよう、増減波形から直流成分を除去するようにした。
【００２９】
これに対し、請求項６に記載のエンコーダ信号処理装置は、上記請求項４、請求項５のようなエンコーダ信号のオフセットは行わず、増減波形生成手段によって増減波形が生成された後で、その増減波形に含まれる直流成分を除去するようにしている。
【００３０】
そのため、このように構成された請求項６に記載のエンコーダ信号処理装置によっても、振幅中心が０Ｖに近い（或いは一致した）増減波形を生成でき、中間パルス信号を確実且つ高精度に生成させることができる。そのため、最終的に生成される逓倍パルス信号の精度を更に高くすることができる。
【００３１】
次に、請求項７に記載の発明は、請求項１〜請求項６の何れか１項に記載のエンコーダ信号処理装置を１つの単位信号処理装置として、複数の該単位信号処理装置がｎ段接続（但し、ｎは自然数）されることにより、全体として、エンコーダから出力されたエンコーダ信号を２n逓倍した逓倍パルス信号を生成するよう構成された、エンコーダ信号処理装置である。
【００３２】
即ち、請求項１〜請求項６の何れか１項に記載のエンコーダ信号処理装置（以下「単位装置」ともいう）によって、エンコーダ信号を２逓倍した逓倍パルス信号が生成される。換言すれば、１つの単位装置によって、入力されたパルス信号に対してその周波数が２逓倍された逓倍パルス信号を出力することができる。
【００３３】
そこで、この単位装置を複数（ｎ個）、多段接続して、前段側で生成・出力された逓倍パルス信号を更にその後段の単位装置へ入力することで、全体として、元のエンコーダ信号が２n逓倍された逓倍パルス信号を生成することができ、エンコーダの分解能をより向上させることができる。
【００３４】
次に、請求項８に記載の発明は、検出対象物の移動量に応じてエンコーダから出力されるパルス状のエンコーダ信号を処理するエンコーダ信号処理方法であって、エンコーダから出力されたエンコーダ信号に基づき、該エンコーダ信号がハイレベル又はローレベルのうちいずれか一方のレベルの間は増加して他方のレベルの間は減少するような増減波形を生成する増減波形生成手順と、この増減波形生成手順により生成された増減波形に基づき、該増減波形における増加期間中の所定のタイミング及び減少期間中における所定のタイミング毎に論理が反転する、二値化された中間パルス信号を生成する中間パルス信号生成手順と、エンコーダから出力されたエンコーダ信号と中間パルス信号生成手順にて生成された中間パルス信号との排他的論理和を演算することにより、エンコーダ信号を２逓倍した逓倍パルス信号を生成する逓倍パルス信号生成手順と、を備えている。
【００３５】
このような請求項８に記載のエンコーダ信号処理装置によれば、エンコーダ信号（パルス信号）から増減波形が生成され、更にその増減波形から中間パルス信号が生成されて、その中間パルス信号とエンコーダ信号の排他的論理和が演算されることで、エンコーダ信号が２逓倍された逓倍パルス信号が生成される。そのため、請求項１に記載の発明と同様、装置構成の大型化やコストアップを抑えつつ、高い精度で、エンコーダの分解能を、自身が元々有する物理分解能よりも向上させることができる。
【００３６】
次に、請求項９に記載の発明は、モータを備え、該モータの回転駆動力を搬送対象に作用させることにより該搬送対象を搬送する搬送機構と、搬送対象の移動量に応じてパルス状のエンコーダ信号を出力するエンコーダと、このエンコーダから出力されるエンコーダ信号を処理するための、請求項１〜請求項７の何れか１項に記載のエンコーダ信号処理装置と、このエンコーダ信号処理装置により生成された逓倍パルス信号に基づいて、搬送対象の位置及び速度の少なくとも一方を検出する搬送状態検出手段と、この搬送状態検出手段による検出結果に基づいて、モータによる搬送対象の搬送をフィードバック制御する制御手段と、を備えていることを特徴とする搬送装置である。
【００３７】
このように構成された請求項９に記載の搬送装置によれば、エンコーダ信号がエンコーダ信号処理装置によって逓倍され、その逓倍された逓倍パルス信号に基づいて搬送対象のフィードバック制御が行われる。そのため、装置構成の大型化やコストアップを抑えつつ、制御手段による制御性能を高めることができる。
【００３８】
次に、請求項１０に記載の発明は、請求項９に記載の搬送装置において、搬送状態検出手段は、搬送対象の搬送開始後、予め設定された一定期間は、エンコーダから出力されるエンコーダ信号に基づいて検出を行い、該一定期間が経過した後に、逓倍パルス信号生成手段により生成された逓倍パルス信号に基づいて前記検出を行う。
【００３９】
エンコーダ信号処理装置の構成によっては、逓倍パルス信号の生成開始直後から必ずしも安定した逓倍パルスが生成されるとは限らず、安定した逓倍パルスが生成されるまでには所定時間を要する可能性もある。
【００４０】
そこで、搬送装置を請求項１０に記載のように構成し、搬送開始後から一定期間経過後に逓倍パルス信号を用いるようにすることで、安定した逓倍パルス信号に基づく、搬送対象の高精度な制御が可能となる。
【図面の簡単な説明】
【００４１】
【図１】実施形態のインクジェットプリンタの電気的構成を表すブロック図である。
【図２】実施形態のインクジェットプリンタにおける画像形成機構の概略構成を表す説明図である。
【図３】第１実施形態の逓倍パルス生成部の概略構成を表す説明図である。
【図４】キャリッジが定速駆動されているときの逓倍パルス生成部の動作状態を表すタイムチャートである。
【図５】キャリッジが減速駆動されているときの逓倍パルス生成部の動作状態を表すタイムチャートである。
【図６】キャリッジに速度変動が生じているときの逓倍パルス生成部の動作状態を表すタイムチャートである。
【図７】キャリッジの駆動開始時における逓倍パルス生成部の動作状態を表すタイムチャートである。
【図８】ＡＳＩＣにて行われるキャリッジ駆動処理を表すフローチャートである。
【図９】第２実施形態の逓倍パルス生成部の概略構成を表す説明図である。
【発明を実施するための形態】
【００４２】
以下に、本発明の好適な実施形態を図面に基づいて説明する。
［第１実施形態］
（１）インクジェットプリンタの構成
図１に、本発明が適用された実施形態のインクジェットプリンタ１の電気的構成を示す。
【００４３】
本実施形態のインクジェットプリンタ１は、用紙トレイに収容された用紙Ｐ（図１では図示略。図２参照。）を一枚ずつ分離・搬送しつつ、用紙Ｐへの画像形成を行うものであり、図１に示すように、用紙Ｐへインク液滴を吐出するためのノズルが複数配列されてなる記録ヘッド１１と、この記録ヘッドが搭載されたキャリッジ１２と、記録ヘッド１１による用紙Ｐへの画像形成の際にキャリッジ１２を主走査方向（用紙Ｐが搬送される副走査方向と直交する方向）へ往復駆動させるための駆動源であるキャリッジ（ＣＲ）モータ１３と、キャリッジ１２の移動量（位置や速度）を検出するためのＣＲリニアエンコーダ１４と、用紙Ｐを副走査方向へ搬送する搬送ローラ（図示略）の駆動源であるラインフィード（ＬＦ）モータ２１と、ＬＦモータ２１の回転量（ひいては用紙Ｐの搬送量）を検出するためのＬＦロータリエンコーダ２２と、を備えている。
【００４４】
なお、ＣＲモータ１３及びＬＦモータ２１は、本実施形態ではいずれも直流モータである。また、ＣＲリニアエンコーダ１４及びＬＦロータリエンコーダ２２は、本実施形態ではいずれも、インクリメンタル型の光学式エンコーダである。
【００４５】
また、インクジェットプリンタ１は、記録ヘッド１１を駆動してインク液滴を吐出させるための記録ヘッドドライバ１５と、ＣＲモータ１３を駆動させるためのＣＲモータドライバ１６と、ＬＦモータ２１を駆動させるためのＬＦモータドライバ２３と、を備え、更に、各ドライバ１５，１６，２３に対して駆動指令を出力することによりこれらの動作を制御するＡＳＩＣ２と、を備えている。
【００４６】
ここで、インクジェットプリンタ１における、キャリッジ１２、ＣＲモータ１３、及びＣＲリニアエンコーダ１４等からなる画像形成機構の具体的構成について、図２を用いて説明する。図２は、本実施形態のインクジェットプリンタ１における画像形成機構の概略構成を表す説明図である。
【００４７】
図２に示すように、本実施形態のインクジェットプリンタ１における画像形成機構では、ガイド軸４１が、用紙Ｐの幅方向（主走査方向）に設置され、このガイド軸４１に、記録ヘッド１１を搭載したキャリッジ１２が挿通されている。
【００４８】
キャリッジ１２は、ガイド軸４１に沿って設けられた無端ベルト４２に連結され、その無端ベルト４２は、ガイド軸４１の一端側に設置されたＣＲモータ１３の駆動プーリ４３と、ガイド軸４１の他端側に設置された従動プーリ４４との間に掛け止められている。これにより、キャリッジ１２は、無端ベルト４２を介して伝達されるＣＲモータ１３の駆動力により、ガイド軸４１に沿って主走査方向に往復駆動される。
【００４９】
また、ガイド軸４１の近傍には、主走査方向に所定の間隔でスリットが形成されたリニアスケール４６が、ガイド軸４１に沿って（即ちキャリッジ１２の移動経路に沿って）設置されている。また、キャリッジ１２におけるリニアスケール４６と対向する位置には、リニアスケール４６を挟んで図示しない発光部および受光部が配置された検出部４７が備えられており、上述のリニアスケール４６と共にＣＲリニアエンコーダ１４を構成している。
【００５０】
検出部４７は、キャリッジ１２の移動に応じて、互いに位相差（本実施形態においては、９０度）を有する２種類のパルス信号（Ａ相信号，Ｂ相信号）を出力する。そして、Ａ，Ｂ各相のパルス信号は、キャリッジ１２の移動方向が図中左方向（駆動プーリ４３側から従動プーリ４４側に向かう方向。以下「順方向」ともいう。）である場合は、Ａ相信号がＢ相信号に対して位相が進み、逆に図中右方向（従動プーリ４４側から駆動プーリ４３側に向かう方向。以下「逆方向」ともいう。）である場合は、Ａ相信号はＢ相信号に対して位相が遅れるようにされている。
【００５１】
このＡ，Ｂ各相のパルス信号は、ＡＳＩＣ２内のＣＲリニアエンコーダ処理部３４に入力される。
ＣＲリニアエンコーダ処理部３４は、ＣＲリニアエンコーダ１４から入力されるＡ，Ｂ各相のパルス信号に基づき、キャリッジ１２の位置や速度、移動方向など（以下、まとめて「駆動状態」ともいう）を検出する。そして、その検出結果は、記録制御部３１及びＣＲモータ制御部３２へ出力される。
【００５２】
また、ＣＲリニアエンコーダ処理部３４は、Ａ，Ｂ各相のパルス信号のうち、Ａ相信号に基づいて、位置や速度を検出する。但し、本実施形態のＣＲリニアエンコーダ処理部３４は、Ａ相信号をそのまま用いて位置や速度を検出するのではなく、Ａ相信号を逓倍パルス生成部３６にて２逓倍する。そして、その２逓倍された逓倍パルス信号に基づいて、位置や速度の検出を行う。
【００５３】
つまり、このＡ相信号は、本発明のエンコーダ信号に相当するものである。そのため、以下の説明では、ＣＲリニアエンコーダ１４からのＡ相信号（即ち２逓倍されるパルス信号）を、「エンコーダ信号」とも称することとする。なお、逓倍パルス生成部３６の詳細構成については後で詳述する。
【００５４】
記録制御部３１は、ＣＲリニアエンコーダ処理部３４により検出されたキャリッジ１２の駆動状態（位置、速度、移動方向など）に基づいて、記録ヘッド１１を駆動させるための駆動指令を生成し、記録ヘッドドライバ１５へ出力する。記録ヘッドドライバ１５は、記録制御部３１から入力された駆動指令に従って記録ヘッド１１へ駆動電圧を印加することにより、インク液滴を吐出させる。
【００５５】
ＣＲモータ制御部３２は、ＣＲリニアエンコーダ処理部３４により検出されたキャリッジ１２の駆動状態に基づいて、ＣＲモータ１３を制御するための操作量を生成する。そして、その生成した操作量に対応した駆動指令（ＰＷＭ信号など）をＣＲモータドライバ１６へ出力する。つまり、ＣＲモータ制御部３２は、キャリッジ１２の実際の駆動状態に基づき、キャリッジ１２のフィードバック制御を行う。
【００５６】
ＣＲモータドライバ１６は、ＣＲモータ１３へ電力を供給してＣＲモータ１３を回転させるための、例えばＨブリッジ回路等からなるものであり、ＣＲモータ制御部３２から入力された駆動指令に従ってＣＲモータ１３へ電力を供給し、ＣＲモータ１３を回転させる。
【００５７】
一方、ＬＦロータリエンコーダ２２は、円周に沿って所定間隔でスリットが形成され、ＬＦモータ２１の回転と共に回転するエンコーダホイール（図示略）を有し、ＬＦモータ２１の回転に応じて（即ち用紙Ｐの搬送に応じて）互いに位相がずれた２つのパルス信号（Ａ相信号、Ｂ相信号）を出力するものであり、これら各パルス信号は、ＡＳＩＣ２内のＬＦロータリエンコーダ処理部３５に入力される。
【００５８】
ＬＦロータリエンコーダ処理部３５は、ＬＦロータリエンコーダ２２から入力されるＡ，Ｂ各相のパルス信号に基づき、用紙Ｐの位置や速度などを検出する。そして、その検出結果は、ＬＦモータ制御部３３へ出力される。
【００５９】
ＬＦモータ制御部３３は、ＬＦロータリエンコーダ処理部３５により検出された用紙Ｐの位置や速度などに基づいて、ＬＦモータ２１を制御するための操作量を生成する。そして、その生成した操作量に対応した駆動指令（ＰＷＭ信号など）をＬＦモータドライバ２３へ出力する。
【００６０】
ＬＦモータドライバ２３は、ＬＦモータ２１へ電力を供給してＬＦモータ２１を回転させるための、例えばＨブリッジ回路等からなるものであり、ＬＦモータ制御部３３から入力された駆動指令に従ってＬＦモータ２１へ電力を供給し、ＬＦモータ２１を回転させる。
【００６１】
また、インクジェットプリンタ１は、ＡＳＩＣ２を含む、当該インクジェットプリンタ１の各部を統括的に制御するＣＰＵ３と、ＣＰＵ３が実行するプログラム等が記憶されたＲＯＭ４と、ＣＰＵ３によるプログラム実行時に作業領域として使用されるＲＡＭ５と、各種設定情報等が記憶されるＥＥＰＲＯＭ６と、図示しないパーソナルコンピュータ（ＰＣ）等に接続され、ＰＣ等から送信されてくる画像形成指令や画像データ等の各種データを受信したり当該インクジェットプリンタ１の動作状態等の各種データをＰＣ等へ送信したりするためのインタフェース（Ｉ／Ｆ）７と、各種操作ボタンや表示装置等（図示略）を備えた操作部８と、を備え、これら及びＡＳＩＣ２がバス９を介して互いに接続されている。
【００６２】
このように構成されたインクジェットプリンタ１において、記録ヘッド１１による用紙Ｐへの画像形成が行われる際は、待機領域（図２参照）に停止中のキャリッジ１２が記録領域に向かって（つまり順方向へ）加速し始め、やがて所定の目標一定速度に到達する。なお、本実施形態では、少なくとも記録領域においては、その目標一定速度で定速移動される。
【００６３】
そして、記録領域を目標一定速度で定速移動されている間、記録ヘッド１１から用紙Ｐへインク液滴が吐出され、用紙Ｐへの１ライン分の画像形成が行われる。その後、キャリッジ１２は減速し、調整領域内で停止する。停止後、キャリッジ１２は、この調整領域から待機領域へ向かう方向（つまり逆方向へ）再び移動し始め、記録領域において次の１ライン分の画像形成が行われる。そして、その後キャリッジ１２は減速し、待機領域内で停止する。
【００６４】
このように、キャリッジ１２が主走査方向へ往復移動され、その度に記録ヘッド１１により１ラインずつ画像形成が行われることで、最終的に用紙Ｐへの１ページ分の画像形成がなされる。
【００６５】
（２）逓倍パルス生成部の構成
次に、本実施形態のインクジェットプリンタ１において、ＡＳＩＣ２内のＣＲリニアエンコーダ処理部３４が備える逓倍パルス生成部３６の構成について、図３を用いて説明する。
【００６６】
逓倍パルス生成部３６は、上述したように、ＣＲリニアエンコーダ１４から入力されるエンコーダ信号（Ａ相信号）を２逓倍した逓倍パルス信号を生成するものであり、図３に示すように、エンコーダ信号を、その振幅の中心値が０Ｖとなるようにオフセットするオフセット回路５１と、オフセット回路５１によりオフセットされた信号（オフセット信号）を積分することにより三角波形状の積分信号を生成する積分回路５２と、積分回路５２により生成された積分信号から直流成分を除去する低域除去フィルタ５３と、低域除去フィルタ５３により直流成分が除去された積分信号（低域除去信号）に基づき、そのゼロクロスタイミング（低域除去信号の値が０になるタイミング）毎に信号レベル（論理）が反転するような中間パルス信号を生成する中間パルス信号生成回路５４と、中間パルス信号生成回路５４により生成された中間パルス信号とエンコーダ信号の排他的論理和を演算することにより、エンコーダ信号が２逓倍された逓倍パルス信号を出力するＸＯＲゲート５５と、この逓倍パルス信号及びエンコーダ信号のうち何れか一方を選択して出力する選択スイッチ５６と、を備えている。
【００６７】
以下、逓倍パルス生成部３６を構成する上記各回路等について、図４を用いながらより具体的に説明する。図４は、キャリッジ１２が定速駆動されているときの、当該逓倍パルス生成部３６の動作状態（生成される各種信号の状態）を表すタイムチャートである。
【００６８】
図４に示すように、本実施形態では、ＣＲリニアエンコーダ１４から、エンコーダ信号（Ａ相信号）として、ローレベル時が０Ｖでハイレベル時が５Ｖのパルス信号が入力される。
【００６９】
オフセット回路５１は、正（Ｖ＋）・負（Ｖ−）の電源が供給されるコンパレータ６１を備えており、エンコーダ信号は、抵抗Ｒ１を介してコンパレータ６１の反転入力端子に入力される。なお、Ｖ＋とＶ−は、互いに絶対値は同じで符号（正負）が逆の電圧であることを意味する。コンパレータ６１の非反転入力端子は、抵抗Ｒ２を介して所定の比較電圧Ｖｒを供給する電圧源に接続されている。本実施形態では、比較電圧Ｖｒは一例として２．５Ｖである。
【００７０】
このように構成されたオフセット回路５１では、反転入力端子に入力されるエンコーダ信号と比較電圧Ｖｒとの比較結果に応じた信号が生成される。即ち、エンコーダ信号が比較電圧Ｖｒより小さい場合は、コンパレータ６１の出力はハイレベル（Ｖ＋）となる。一方、エンコーダ信号が比較電圧Ｖｒ以上の場合は、コンパレータ６１からの出力はローレベル（Ｖ−）となる。
【００７１】
そのため、オフセット回路５１からは、図４に示すように、エンコーダ信号がハイレベル（５Ｖ）のときはローレベル（Ｖ−）、エンコーダ信号がローレベル（０Ｖ）のときはハイレベル（Ｖ＋）となるようなオフセット信号が出力される。即ち、このオフセット信号は、振幅の中間値が０Ｖとなる信号であり、例えばＶ＋を２．５Ｖ、Ｖ−を−２．５Ｖにすれば、振幅５Ｖのエンコーダ信号を、振幅を変えずにそのままオフセットさせた信号となる。
【００７２】
積分回路５２は、本実施形態では、図示は省略したものの、オペアンプを用いたアクティブ回路として構成された周知の積分回路である。また、本実施形態の積分回路５２は、入力信号がハイレベルの間は減少してローレベルの間は増加する、反転型の回路である。
【００７３】
そのため、図４に示すように、入力されるオフセット信号がローレベル（Ｖ−）の間は増加してハイレベル（Ｖ＋）の間は減少する、三角波形状の積分信号が出力される。また、上述のように本実施形態の積分回路５２はアクティブ回路として構成されているため、図４に示すように、直線性の高い三角波形状の積分信号が生成される。
【００７４】
低域除去フィルタ５３は、積分回路５２から出力された積分信号から直流成分を除去するために設けられているものである。積分回路５２からの積分信号は、オフセット回路５１からのオフセット信号の状態や積分回路５２における積分開始タイミング等の種々の要因により、必ずしも０Ｖを中心として増減する三角波とはならない。
【００７５】
そこで、積分信号を低域除去フィルタ５３に通すことで、積分信号から直流成分が除去された低域除去信号、即ち、０Ｖを中心に増減する三角波形状の信号を得るようにしている。
【００７６】
中間パルス信号生成回路５４は、電圧Ｖ＋（例えば５Ｖ）の単電源により動作するコンパレータ６２を備えており、低域除去フィルタ５３からの低域除去信号は、抵抗Ｒ３を介してコンパレータ６２の反転入力端子に入力される。コンパレータ６２の非反転入力端子は、抵抗Ｒ４を介してグランド電位（０Ｖ）に接続されている。
【００７７】
このように構成された中間パルス信号生成回路５４では、反転入力端子に入力される低域除去信号とグランド電位との比較結果に応じた信号が生成される。即ち、低域除去信号が０Ｖより小さい場合は、コンパレータ６２の出力はハイレベルとなる。一方、低域除去信号が０Ｖ以上の場合は、コンパレータ６２の出力はローレベルとなる。
【００７８】
そのため、中間パルス信号生成回路５４からは、図４に示すように、低域除去信号が０Ｖとなるゼロクロスタイミング毎に論理が反転する中間パルス信号が生成される。つまり、中間パルス信号生成回路５４は、低域除去信号に対し、そのゼロクロスにおいて二値化を行うことで、結果として、エンコーダ信号よりも９０度位相がずれた中間パルス信号を生成するのである。
【００７９】
ＸＯＲゲート５５は、入力される２つの信号の排他的論理和を演算する周知のゲート回路であり、エンコーダ信号及び中間パルス信号が入力され、両者の排他的論理和が演算さされる。ここで、中間パルス信号は、エンコーダ信号に対して位相が９０度ずれた信号である。
【００８０】
そのため、ＸＯＲゲート５５からは、図４に示すように、エンコーダ信号が２逓倍された逓倍パルス信号が出力される。
このようにして、逓倍パルス生成部３６では、エンコーダ信号が２逓倍された逓倍パルス信号が生成されるわけだが、この逓倍パルス信号の生成は、図４に例示したような、キャリッジ１２が定速駆動されている場合に限らず、例えば減速駆動されている間、或いは速度変動が生じている間であっても、正常に生成される。
【００８１】
図５に、キャリッジ１２が減速駆動されているときの逓倍パルス生成部３６の動作状態を、図６に、キャリッジ１２に速度変動が生じているときの逓倍パルス生成部３６の動作状態を、それぞれ示す。
【００８２】
キャリッジ１２が減速駆動されている間は、図５に示すように、エンコーダ信号の周期が大きくなる。但し、周期増大に伴い、エンコーダ信号におけるローレベル期間及びハイレベル期間は共に同じ傾向で長くなる。そのため、積分信号の振幅の中心値が大きく変動することはなく、しかも積分信号は更に低域除去フィルタ５３を通されるため、安定した低域除去信号が生成される。これにより、安定した中間パルス信号が生成され、ひいては安定した逓倍パルス信号が生成される。
【００８３】
キャリッジ１２に速度変動が生じている場合は、図６に示すように、エンコーダ信号の周期が不規則に変化し、これに伴い、エンコーダ信号のローレベル期間及びハイレベル期間も不規則に変化する。そのため、積分回路５２からの積分信号は、０Ｖに対して正・負いずれかに偏った不安定な状態となる期間も生じる。
【００８４】
しかし、低域除去フィルタ５３によって積分信号に含まれる直流成分が除去されることで、図６に示すように、０Ｖを中心として振幅する安定した低域除去信号が得られる。これにより、安定した中間パルス信号が生成され、ひいては安定した逓倍パルス信号が生成される。
【００８５】
ところで、逓倍パルス生成部３６には、当該逓倍パルス生成部３６から最終的に出力される信号を選択するための選択スイッチ５６が設けられている。そのため、逓倍パルス生成部３６からは、エンコーダ信号又は逓倍パルス信号のうち、選択スイッチ５６によって選択されたいずれか一方の信号が出力される。
【００８６】
既述の通り、ＣＲリニアエンコーダ処理部３４では、基本的には、逓倍パルス生成部３６により生成された逓倍パルス信号に基づいて、キャリッジ１２の位置や速度の検出が行われる。
【００８７】
しかし、キャリッジ１２の駆動開始タイミングと積分回路５２による積分開始タイミングの関係によっては、キャリッジ駆動開始時にすでに積分回路５２による積分が進んでいて、積分信号が０Ｖから大きく外れている可能性がある。また、仮にキャリッジ１２の駆動開始に同期させて積分回路５２による積分を開始させたとしても、キャリッジ１２の駆動開始時の位置によっては、やはり、積分信号が０Ｖよりも正・負いずれかに偏ってしまうおそれがある。
【００８８】
つまり、キャリッジ１２の駆動開始直後は、積分信号が０Ｖから大きく外れた不安定な状態にある可能性があり、そのような不安定な積分信号からは逓倍パルス信号が正常に生成されないおそれがある。
【００８９】
その様子を具体的に例示したのが、図７である。図７は、キャリッジ１２の駆動開始時（初期加速時）における逓倍パルス生成部３６の動作状態を表すタイムチャートである。図７の例では、インクジェットプリンタ１の電源が投入された時刻ｔ０から実際にキャリッジ駆動が開始される時刻ｔ１までの間、オフセット信号のレベルが不変（図７ではハイレベル一定）のため、積分信号は０Ｖから減少し続けている。
【００９０】
そのため、たとえ積分信号を低域除去フィルタ５３に通したとしても、時刻ｔ１でキャリッジ駆動が開始された後、すぐには低域除去信号の信号レベルが安定せず、０Ｖを中心として増減する安定した低域除去信号（三角波）となるまでには時間を有する。
【００９１】
そこで、ＣＲリニアエンコーダ処理部３４は、キャリッジ１２が駆動開始された場合、低域除去信号の振幅中心が０Ｖに落ち着くまでは、逓倍パルス生成部３６が生成した逓倍パルスは用いずにエンコーダ信号をそのまま用いてキャリッジ１２の駆動状態の検出を行う。そのため、キャリッジ１２が駆動開始される際、選択スイッチ５６をエンコーダ信号側に切り替え、逓倍パルス生成部３６からはエンコーダ信号が出力されるようにしておく。
【００９２】
そして、ＣＲリニアエンコーダ処理部３４は、キャリッジ１２の駆動開始後、Ｔ秒が経過して、低域除去信号が０Ｖを中心に振幅（増減）する安定した状態にほぼ近づいたとき（時刻ｔ２）、選択スイッチ５６をＸＯＲゲート５５側に切り替える。これにより、以後、逓倍パルス生成部３６からは逓倍パルス信号が出力され、この逓倍パルス信号に基づいてキャリッジ１２の駆動状態が検出される。
【００９３】
そのため、時刻ｔ２以後は、ＣＲリニアエンコーダ１４が持つ元々の物理分解能の２倍の分解能を有するリニアエンコーダからのエンコーダ信号に基づいてキャリッジ１２の駆動状態が検出されることと等価となり、キャリッジ１２の駆動が高精度に制御されることとなる。
【００９４】
（３）キャリッジ駆動処理の説明
次に、キャリッジ１２の駆動を制御するためにＡＳＩＣ２において行われる、キャリッジ駆動処理について、図８を用いて説明する。図８は、ＡＳＩＣ２のうち、特にＣＲリニアエンコーダ処理部３４及びＣＲモータ制御部３２により行われるキャリッジ駆動処理を表すフローチャートである。このキャリッジ駆動処理は、外部のＰＣ等から画像形成指示があったり、或いは操作部８の操作によって画像形成指示がなされるなどして、用紙Ｐへの画像形成が行われる際に、ＣＰＵ３からの指令を受けて行われる。
【００９５】
このキャリッジ駆動処理が開始されると、まずＳ１１０にて、キャリッジ１２の１ライン分の駆動が開始される。この駆動開始タイミングは、図７に例示したタイムチャートにおける時刻ｔ１に対応する。
【００９６】
そして、Ｓ１２０にて、その駆動開始時からＴ秒経過したか否かが判断され、まだＴ秒経過していない場合は（Ｓ１２０：ＮＯ）、選択スイッチ５６がエンコーダ信号側に切り換えられる。そのため、逓倍パルス生成部３６からは、ＣＲリニアエンコーダ１４から入力されたエンコーダ信号（Ａ相信号）がそのまま出力される。
【００９７】
これにより、続くＳ１５０では、逓倍パルス生成部３６から出力されるエンコーダ信号に基づいて各種の制御演算処理がなされ、キャリッジ１２が駆動される。そして、Ｓ１６０にて１ライン分の駆動が終了したか否かが判断され、まだ終了していない場合は（Ｓ１６０：ＮＯ）、Ｓ１２０に戻り、再び、駆動開始時からＴ秒経過したか否かが判断される。そのため、ＣＲモータ制御部３２では、駆動開始時からＴ秒経過するまでは、逓倍パルス信号ではなく元のエンコーダ信号に基づいて各種の制御演算がなされる。
【００９８】
一方、キャリッジ１２の駆動開始時からＴ秒が経過すると（Ｓ１２０：ＹＥＳ）、Ｓ１４０にて、選択スイッチ５６が逓倍パルス信号側に切り換えられる。そのため、逓倍パルス生成部３６からは逓倍パルス信号が出力される。なお、この駆動開始時からＴ秒経過したタイミングは、図７に例示したタイムチャートにおける時刻ｔ２に対応する。
【００９９】
これにより、以後は１ライン駆動終了まで、逓倍パルス信号に基づいて各種の制御処理がなされる。そして、キャリッジ１２の１ライン分の駆動が終了すると（Ｓ１６０：ＹＥＳ）、続くＳ１７０にて、全ライン分の駆動が終了したか否か、即ち用紙Ｐの１ページ分の駆動が終了したか否かが判断される。そして、まだ全ライン分の駆動が終了していない場合は（Ｓ１７０：ＮＯ）、Ｓ１１０に戻るが、全ライン分の駆動が終了すると（Ｓ１７０：ＹＥＳ）、このキャリッジ駆動処理が終了する。
【０１００】
（４）第１実施形態の効果等
以上説明した本実施形態のインクジェットプリンタ１では、ＣＲリニアエンコーダ１４からのエンコーダ信号（Ａ相信号）に基づいて逓倍パルス生成部３６が逓倍パルス信号を生成する。そして、この逓倍パルス信号の生成は、リニアスケール４６のスリット幅やスリット間隔を短くしたり、或いは検出部４７における受光部を増やしたりすることなく行われる。
【０１０１】
そのため、装置構成の大型化やコストアップを抑えつつ、高い精度で、ＣＲリニアエンコーダ１４の分解能を、自身が元々有する物理分解能よりも向上させることができる。
しかも、従来のように過去の情報（パルス間隔等）に基づいて高分解能化するのではなく、現在出力されているエンコーダ信号からリアルタイムに逓倍パルス信号を生成するため、キャリッジ１２に速度変動が生じても、その速度変動が考慮された精度の良い逓倍パルス信号を生成できる。
【０１０２】
また、逓倍パルス生成部３６では、エンコーダ信号を積分回路５２に入力する前に、オフセット回路５１により、エンコーダ信号のオフセットを行い、０Ｖを中心に振幅するようなオフセット信号に変換している。そして、そのオフセット信号を積分回路５２に入力するようにしている。
【０１０３】
そのため、積分回路５２においては、速度変動が大きくない限り、０Ｖ（或いはその近傍）を中心に増減するような積分信号（三角波）が生成され、これにより、中間パルス信号生成回路５４において安定した中間パルス信号を容易に生成させることができる。
【０１０４】
特に、本実施形態では、積分回路５２がアクティブ回路として構成されているため、直線性の高い三角波形状の積分信号が生成される。つまり、０Ｖを中心に振幅し且つ直線性の高い積分信号が生成される。そのため、中間パルス信号生成回路５４は、エンコーダ信号に対して９０度の位相差を有する中間パルス信号を精度良く且つ容易に生成することができ、ひいては、最終的に生成される逓倍パルス信号の精度をより高めることができる。
【０１０５】
更に、本実施形態では、積分信号を低域除去フィルタ５３に通して直流成分を除去した上で、中間パルス信号を生成するようにしている。そのため、積分回路５２による積分信号の生成開始タイミングやキャリッジ１２の速度変動等によらず、低域除去信号として、積分信号の振幅中心がより０Ｖに近づいた（或いは一致した）信号を生成することができ、これにより中間パルス信号を確実且つより高精度に生成することができる。そのため、逓倍パルス信号の精度をさらに高めることができる。
【０１０６】
そして、インクジェットプリンタ１においては、上記のように生成された逓倍パルス信号に基づいてキャリッジ１２の駆動制御（フィードバック制御）が行われる。そのため、装置構成の大型化やコストアップを抑えつつ、キャリッジ１２の制御性能を高めることができる。
【０１０７】
また、キャリッジ１２の駆動期間中、常に逓倍パルス信号を用いるのではなく、駆動開始後から一定期間（Ｔ秒間）はエンコーダ信号をそのまま用い、駆動開始から一定期間（Ｔ秒間）経過後に逓倍パルス信号を用いるようにしている。そのため、駆動開始直後の、不安定な状態になっているおそれがある逓倍パルス信号を用いることによる悪影響を防ぐことができ、安定した逓倍パルス信号に基づくより高精度なキャリッジ１２の制御が可能となる。
【０１０８】
ここで、本実施形態の構成要素と本発明の構成要素の対応関係を明らかにする。本実施形態において、オフセット回路５１は本発明のオフセット手段に相当し、積分回路５２は本発明の増減波形生成手段に相当し、低域除去フィルタ５３は本発明の直流成分除去手段に相当し、中間パルス信号生成回路５４は本発明の中間パルス信号生成手段に相当し、ＸＯＲゲート５５は本発明の逓倍パルス信号生成手段に相当し、ＣＲリニアエンコーダ処理部３４は本発明の搬送状態検出手段に相当し、ＣＲモータ制御部３２は本発明の制御手段に相当する。
【０１０９】
［第２実施形態］
次に、逓倍パルス生成部として、上記第１実施形態のインクジェットプリンタ１における逓倍パルス生成部３６とは異なる構成例を、第２実施形態として説明する。
【０１１０】
図９に、本実施形態の逓倍パルス生成部７０の構成を示す。本実施形態の逓倍パルス生成部７０では、図９に示す通り、複数（ｎ個。ｎは自然数。）の逓倍パルス出力回路８０−１，８０−２，・・・，８０−ｎが多段接続されている。
【０１１１】
各逓倍パルス出力回路８０−１，８０−２，・・・，８０−ｎはいずれも、全く同じ回路構成である。そのため、図９では、初段の逓倍パルス出力回路８０−１のみ、その内部回路を図示し、他の各逓倍パルス出力回路８０−２，・・・，８０−ｎについてはその内部回路の図示を省略している。
【０１１２】
そして、逓倍パルス出力回路８０−１は、図３に示した第１実施形態の逓倍パルス生成部３６と比較して明らかなように、図３の逓倍パルス生成部３６から選択スイッチ５６を省いた構成、即ち、入力信号を２逓倍した逓倍パルス信号を生成するための、オフセット回路５１，積分回路５２，低域除去フィルタ５３，中間パルス信号生成回路５４，及びＸＯＲゲート５５からなる構成となっている。
【０１１３】
そして、このように構成された逓倍パルス出力回路がｎ個多段接続され、最終段の逓倍パルス出力回路８０−ｎからの逓倍パルス信号が選択スイッチ５６に入力されている。このような構成により、当該逓倍パルス生成部７０に入力されたエンコーダ信号は、まず初段の逓倍パルス出力回路８０−１において２逓倍される。そして、その２逓倍された逓倍パルス信号が、次段の逓倍パルス出力回路８０−２に入力され、ここでさらに２逓倍されて、結果として元のエンコーダ信号が４逓倍された逓倍パルス信号が生成される。この逓倍パルス信号は、更に、後段側に接続された各逓倍パルス出力回路において、順次、２逓倍されていき、最終段の逓倍パルス出力回路８０−ｎからは、元のエンコーダ信号が２n逓倍された逓倍パルス信号が出力される。
【０１１４】
従って、本実施形態の逓倍パルス生成部７０によれば、ＣＲリニアエンコーダ１４の分解能をより高めることができ、理論的には無限大に高めることができる。また、多段接続する逓倍パルス出力回路の数を適宜設定することで、逓倍パルスの逓倍数を所望の値に設定できる。
【０１１５】
そして、この逓倍パルス生成部７０を、第１実施形態のインクジェットプリンタ１において第１実施形態の逓倍パルス生成部３６の代わりに設けることで、キャリッジ１２の制御性能をより一層高めることができる。
【０１１６】
［変形例］
以上、本発明の実施の形態について説明したが、本発明の実施の形態は、上記実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
【０１１７】
例えば、上記第１実施形態では、逓倍パルス生成部３６において、入力されるエンコーダ信号をまずオフセットさせて０Ｖを中心に振幅するオフセット信号に変換した上で、積分回路５２に入力するようにしたが、エンコーダ信号をそのまま、オフセットさせずに積分回路５２に入力するようにしてもよい。その主な理由は、次の２つである。
【０１１８】
まず、積分回路５２は、各種回路素子（オペアンプ、抵抗、コンデンサ等）から構成されているため、その回路構成上、入力信号に対して数学上の厳密な意味での積分が行われるわけではなく、エンコーダ信号がローレベル（０Ｖ）になると、積分信号のレベルが維持されず、ハイレベル（５Ｖ）の間に積分された電圧（詳しくは、積分回路５２を構成するコンデンサに充電された電圧に応じた値）が放電されることによってその値は徐々に減少していく。このことは、積分回路５２がパッシブ回路かアクティブ回路かに関係なく、一般的な積分回路の入出力特性としてよく知られていることである。そのため、ローレベルが０Ｖのエンコーダ信号をそのまま積分回路５２に入力しても、三角波形状の積分信号を得ることができる。
【０１１９】
また、積分回路５２による積分信号は、低域除去フィルタ５３によってその直流成分が除去される。そのため、エンコーダ信号をオフセットすることなくそのまま積分したことが原因となって積分信号の振幅中心が０Ｖからずれていたとしても、低域除去フィルタ５３を通すことによって直流成分が除去され、振幅中心を０Ｖに合わせることができる。
【０１２０】
このような理由から、エンコーダ信号をオフセット回路５１でオフセットさせなくても、０Ｖを中心に振幅する低域除去信号を生成でき、よって逓倍パルス信号を生成することができるのである。
【０１２１】
但し、第１実施形態のようにエンコーダ信号を予めオフセット回路５１でオフセットさせれば、低域除去フィルタ５３に入力される前の積分信号そのものを、０Ｖ（或いはその近傍）を中心に振幅する安定した三角波形状の波形として生成することができる。そして、その安定した積分信号をさらに低域除去フィルタ５３に通すことで、中間パルス信号生成回路５４においてより精度の高い（エンコーダ信号との位相差がより９０度に近い）中間パルス信号を生成でき、結果としてより精度の高い逓倍パルス信号を生成できる。
【０１２２】
また、上記実施形態では、積分回路５２として、オペアンプ等の能動素子を有するアクティブ回路として構成されたものを用いたが、このように積分回路５２をアクティブ回路にて構成するのはあくまでも一例であり、要求される仕様（精度）によっては、例えば抵抗とコンデンサからなる、パッシブ回路にて構成されたごく簡易的な積分回路を用いることもできる。
【０１２３】
更に、エンコーダ信号（パルス信号）から三角波を生成するための回路として、必ずしも積分回路５２を用いる必要はなく、パルス信号を三角波に変換可能なあらゆる種類の回路を用いることができる。
【０１２４】
また、上記実施形態では、積分信号に含まれる直流成分を除去するために低域除去フィルタ５３を設けたが、積分信号として、０Ｖ（或いはその近傍）を中心に振幅する信号を生成できるのであれば、必ずしもこの低域除去フィルタ５３を設ける必要はない。
【０１２５】
また、上記実施形態では、ＣＲリニアエンコーダ１４から入力されるＡ，Ｂ各相のパルス信号のうちＡ相信号から逓倍パルス信号を生成するようにしたが、Ｂ相信号から逓倍パルス信号を生成してもよいし、Ａ相信号及びＢ送信号の双方を逓倍パルス信号化するようにし、これら２つの逓倍パルス信号を用いてキャリッジ１２の駆動を制御するようにしてもよい。
【０１２６】
また、上記実施形態において、ＬＦロータリエンコーダ２２から出力されるＡ，Ｂ各相のパルス信号についても、例えばＬＦロータリエンコーダ処理部３５内に逓倍パルス生成部３６を設けることで、２逓倍することもできる。
【０１２７】
つまり、本発明は、エンコーダ信号の出力源がロータリエンコーダかそれともリニアエンコーダか、またこれらエンコーダが光学式エンコーダかそれとも異なる方式（例えば磁気式）のエンコーダか、といった、エンコーダの種類に関係なく、検出対象物の移動量に応じてパルス信号を出力するあらゆる種類のエンコーダに対して適用することができる。
【０１２８】
特に、ロータリエンコーダに本発明を適用すると、エンコーダホイールのスリット数を増やすことなく分解能を上げることができるため、エンコーダの分解能を高めつつ、エンコーダホイールの大きさを小さくすることも可能である。
【符号の説明】
【０１２９】
１…インクジェットプリンタ、２…ＡＳＩＣ、３…ＣＰＵ、４…ＲＯＭ、５…ＲＡＭ、６…ＥＥＰＲＯＭ、７…Ｉ／Ｆ、８…操作部、９…バス、１１…記録ヘッド、１２…キャリッジ、１３…ＣＲモータ、１４…ＣＲリニアエンコーダ、１５…記録ヘッドドライバ、１６…ＣＲモータドライバ、２１…ＬＦモータ、２２…ＬＦロータリエンコーダ、２３…ＬＦモータドライバ、３１…記録制御部、３２…ＣＲモータ制御部、３３…ＬＦモータ制御部、３４…ＣＲリニアエンコーダ処理部、３５…ＬＦロータリエンコーダ処理部、３６，７０…逓倍パルス生成部、４１…ガイド軸、４２…無端ベルト、４３…駆動プーリ、４４…従動プーリ、４６…リニアスケール、４７…検出部、５１…オフセット回路、５２…積分回路、５３…低域除去フィルタ、５４…中間パルス信号生成回路、５５…ＸＯＲゲート、５６…選択スイッチ、６１，６２…コンパレータ、８０−１，８０−２，８０−３…逓倍パルス出力回路、Ｐ…用紙、Ｒ１〜Ｒ４…抵抗
【図１】
2010210347.tif 000003
【図２】
2010210347.tif 000004
【図３】
2010210347.tif 000005
【図４】
2010210347.tif 000006
【図５】
2010210347.tif 000007
【図６】
2010210347.tif 000008
【図７】
2010210347.tif 000009
【図８】
2010210347.tif 000010
【図９】
2010210347.tif 000011