(57)【要約】【課題】電気的特性試験の信頼性が高く、短時間で試験可能な半導体試験装置および測定装置を提供する。【解決手段】本発明に係る半導体試験装置１は、プローバ２、測定装置３、電子制御装置４を備えており、半導体素子１０のゲート漏れ電流測定、ゲート・ドレイン間およびゲート・ソース間の逆耐圧測定、ゲート・ソース間の降伏電圧測定、およびゲート閾値電圧測定が可能である。測定装置３は、可変電圧源Ｅ１と、可変電圧源Ｅ２と、電流計Ｉ１と、電流計Ｉ２とを備えている。プローバ２の各プローブ電極２ａ〜２ｃは、半導体素子１０の各電極と１対１に接触している。【選択図】図１
2010210330.tif 000002
【特許請求の範囲】
【請求項１】
制御電極と第１の被制御電極と第２の被制御電極とを有している半導体素子を試験する半導体試験装置であって、
上記第１の被制御電極に接触させるための第１の接触部と、上記制御電極に接触させるための第２の接触部と、上記第２の被制御電極に接触させるための第３の接触部とを含む接続治具と、
上記接続治具に接続され、上記第１〜第３の接触部を介して、上記半導体素子にテスト信号を供給し、上記半導体素子からの出力信号を測定する測定装置とを備え、
上記測定装置は、
上記第１の接触部と上記第３の接触部とに接続される第１の可変電圧源と、
上記第１の可変電圧源と上記第３の接触部との間の第１の接続点と上記第２の接触部とに接続される第２の可変電圧源と、
上記第１の接触部と上記第１の接続点との間の電流を検知する第１の電流検知手段と、
上記第２の接触部と上記第１の接続点との間の電流を検知する第２の電流検知手段とを備えることを特徴とする半導体試験装置。
【請求項２】
上記測定装置は、第１のスイッチと第２のスイッチとを備え、
上記第１のスイッチと上記第１の可変電圧源とで、第１の直列回路を構成し、
上記第１の直列回路と上記第２のスイッチとは、上記第１の接触部と上記第１の接続点との間で並列接続され、
上記第１の電流検知手段は、上記第１の直列回路と上記第２のスイッチを有する回路とを接続する接続点のうち上記第１の接触部側の接続点である第２の接続点と、上記第１の接触部との間に設けられることを特徴とする請求項１に記載の半導体試験装置。
【請求項３】
上記測定装置は、第３のスイッチと第４のスイッチとを備え、
上記第３のスイッチと上記第２の可変電圧源とは、上記第２の接触部と上記第１の接続点との間で第２の直列回路を構成し、
上記第２の直列回路と上記第４のスイッチとは、上記第２の接触部と上記第３の接触部との間で並列接続され、
上記第２の電流検知手段は、上記第２の直列回路と上記第４のスイッチを有する回路とを接続する接続点のうち上記第２の接触部側の接続点である第３の接続点と、上記第２の接触部との間に設けられることを特徴とする請求項１または２に記載の半導体試験装置。
【請求項４】
制御電極と第１の被制御電極と第２の被制御電極とを有している半導体素子を試験する半導体試験装置に用いられ、
上記第１の被制御電極に接触させるための第１の接触部と、上記制御電極に接触させるための第２の接触部と、上記第２の被制御電極に接触させるための第３の接触部とを含む接続治具に接続され、
上記第１〜第３の接触部を介して、上記半導体素子にテスト信号を供給し、上記半導体素子からの出力信号を測定する測定装置であって、
上記第１の接触部と上記第３の接触部とに接続される第１の可変電圧源と、
上記第１の可変電圧源と上記第３の接触部との間の第１の接続点と上記第２の接触部とに接続される第２の可変電圧源と、
上記第１の接触部と上記第１の接続点との間の電流を検知する第１の電流検知手段と、
上記第２の接触部と上記第１の接続点との間の電流を検知する第２の電流検知手段とを備えることを特徴とする測定装置。
【請求項５】
第１のスイッチと第２のスイッチとを備え、
上記第１のスイッチと上記第１の可変電圧源とで、第１の直列回路を構成し、
上記第１の直列回路と上記第２のスイッチとは、上記第１の接触部と上記第１の接続点との間で並列接続され、
上記第１の電流検知手段は、上記第１の直列回路と上記第２のスイッチを有する回路とを接続する接続点のうち上記第１の接触部側の接続点である第２の接続点と、上記第１の接触部との間に設けられることを特徴とする請求項４に記載の測定装置。
【請求項６】
第３のスイッチと第４のスイッチとを備え、
上記第３のスイッチと上記第２の可変電圧源とは、上記第２の接触部と上記第１の接続点との間で第２の直列回路を構成し、
上記第２の直列回路と上記第４のスイッチとは、上記第２の接触部と上記第３の接触部との間で並列接続され、
上記第２の電流検知手段は、上記第２の直列回路と上記第４のスイッチを有する回路とを接続する接続点のうち上記第２の接触部側の接続点である第３の接続点と、上記第２の接触部との間に設けられることを特徴とする請求項４または５に記載の測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の電気的特性を試験する半導体試験装置に関する。
【背景技術】
【０００２】
図８は、特許文献１に記載の半導体試験装置１０１の構成を示すブロック図である。半導体試験装置１０１は、被測定対象である半導体素子１１０の電気的特性を試験する装置であり、プローバ１０２、測定装置１０３、電子制御装置１０４およびプリンタ１０５を備えている。プローバ１０２は、６つのプローブ電極１０２ａ〜１０２ｆを有しており、プローブ電極１０２ａ・１０２ｂは、半導体素子１１０のアノード電極に接触し、プローブ電極１０２ｃ・１０２ｄは、半導体素子１１０のゲート電極に接触し、プローブ電極１０２ｅ・１０２ｆは、半導体素子１１０のカソード電極に接触する。
【０００３】
測定装置１０３は、スイッチＳ１０１〜Ｓ１０５、プログラマブル電源Ｅ１０１・Ｅ１０２、電圧計Ｖ１０１および電流計Ｉ１０１を備えている。スイッチＳ１０１〜Ｓ１０５の開閉制御は、電子制御装置１０４によって行われ、測定結果はプリンタ１０５から出力される。
【０００４】
ここで、半導体素子１１０のゲート・アノード間の逆耐圧を測定する場合、スイッチＳ１０４・Ｓ１０５を開き、スイッチＳ１０１〜Ｓ１０３を閉じて、電圧計Ｖ１０１によってゲート・アノード間電圧を測定する。また、半導体素子１１０のゲート・アノード間のリーク電流を測定する場合、スイッチＳ１０２〜Ｓ１０５を開き、スイッチＳ１０１を閉じて、電流計Ｉ１０１によってゲート・アノード間のリーク電流を測定する。
【０００５】
また、半導体素子１１０のゲート・カソード間の逆耐圧を測定する場合、スイッチＳ１０１・Ｓ１０２を開き、スイッチＳ１０３〜Ｓ１０５を閉じて、電圧計Ｖ１０１によってゲート・カソード間電圧を測定する。また、半導体素子１１０のゲート・カソード間のリーク電流を測定する場合、スイッチＳ１０１〜Ｓ１０４を開き、スイッチＳ１０５を閉じて、電流計Ｉ１０１によってゲート・カソード間のリーク電流を測定する。
【０００６】
以上のように、半導体試験装置１０１では、半導体素子１１０の逆耐圧測定およびリーク電流測定の両方が可能となっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−１８６２７９号公報（１９９４年７月８日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に開示の構成では、半導体素子の１つの電極に２本のプローブ電極を接触させる必要があるため、プローブ電極の位置合わせには高い精度が要求される。しかしながら、近年は半導体素子の微細化が進んでいるため、プローブ電極と半導体素子との電気的接続を確実に行うことがさらに困難となっている。このため、特許文献１に開示の構成では、電気的特性試験の信頼性の低下を招くおそれがある。
【０００９】
また、特許文献１に開示の構成は、半導体素子の１つの電極に２本のプローブ電極を接触させる構成であるため、半導体素子の１つの電極に１本のプローブ電極を接触させる構成に比べ、同一のプローバで一度に測定可能な半導体素子は、半数となる。例えば、５０本のプローブ電極を有するプローバでは、半導体素子の１つの電極に１本のプローブ電極を接触させる場合、１つの半導体素子に３本のプローブ電極が必要となるため、１つのプローバで、同時に試験可能な半導体素子の数は１６である。一方、特許文献１に開示の構成では、１つの半導体素子に６本のプローブ電極が必要となるため、１つのプローバで、同時に試験可能な半導体素子の数は８となる。また、１つの半導体素子に接続するプローブ電極の数が多くなると、接続不良が発生する可能性も増大する。このように、特許文献１に開示の構成は、電気的特性試験の信頼性が低く、試験の所要時間の短縮が難しいという問題を有している。
【００１０】
本発明は、上記の問題点を解決するためになされたもので、その目的は、電気的特性試験の信頼性が高く、短時間で試験可能な半導体試験装置および測定装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明に係る半導体試験装置は、制御電極と第１の被制御電極と第２の被制御電極とを有している半導体素子を試験する半導体試験装置であって、上記第１の被制御電極に接触させるための第１の接触部と、上記制御電極に接触させるための第２の接触部と、上記第２の被制御電極に接触させるための第３の接触部とを含む接続治具と、上記接続治具に接続され、上記第１〜第３の接触部を介して、上記半導体素子にテスト信号を供給し、上記半導体素子からの出力信号を測定する測定装置とを備え、上記測定装置は、上記第１の接触部と上記第３の接触部とに接続される第１の可変電圧源と、上記第１の可変電圧源と上記第３の接触部との間の第１の接続点と上記第２の接触部とに接続される第２の可変電圧源と、上記第１の接触部と上記第１の接続点との間の電流を検知する第１の電流検知手段と、上記第２の接触部と上記第１の接続点との間の電流を検知する第２の電流検知手段とを備えることを特徴としている。
【００１２】
上記の課題を解決するために、本発明に係る測定装置は、制御電極と第１の被制御電極と第２の被制御電極とを有している半導体素子を試験する半導体試験装置に用いられ、上記第１の被制御電極に接触させるための第１の接触部と、上記制御電極に接触させるための第２の接触部と、上記第２の被制御電極に接触させるための第３の接触部とを含む接続治具に接続され、上記第１〜第３の接触部を介して、上記半導体素子にテスト信号を供給し、上記半導体素子からの出力信号を測定する測定装置であって、上記第１の接触部と上記第３の接触部とに接続される第１の可変電圧源と、上記第１の可変電圧源と上記第３の接触部との間の第１の接続点と上記第２の接触部とに接続される第２の可変電圧源と、上記第１の接触部と上記第１の接続点との間の電流を検知する第１の電流検知手段と、上記第２の接触部と上記第１の接続点との間の電流を検知する第２の電流検知手段とを備えることを特徴としている。
【００１３】
上記の構成によれば、半導体試験装置は、従来構成と同様に、半導体素子の制御電極の漏れ電流の測定、および半導体素子の制御電極・第１の被制御電極間および制御電極・第２の被制御電極間の逆耐圧の測定が可能である。具体的には、半導体素子の制御電極の漏れ電流を測定する場合、測定装置では、第１の可変電圧源の出力を０Ｖ、第２の可変電圧源の出力を正電圧または負電圧とすることにより、第２の電流検知手段の検知結果から、制御電極の漏れ電流の有無を検知できる。また、半導体素子の制御電極・第１の被制御電極間および制御電極・第２の被制御電極間の逆耐圧を測定する場合、測定装置では、第１の可変電圧源の出力を０Ｖ、第２の可変電圧源の出力を半導体素子の制御電極の漏れ電流測定の場合と逆の電圧とすることにより、第２の可変電圧源の出力および第２の電流検知手段の検知結果から、制御電極・第１の被制御電極間および制御電極・第２の被制御電極間の逆耐圧を測定できる。
【００１４】
ここで、接続治具の第１〜第３の接触部は、それぞれ半導体素子の制御電極、第１の被制御電極および第２の被制御電極に接触している。すなわち、半導体素子の１つの電極には１つの接触部を接触させる構成である。したがって、半導体素子の１つの電極に２つの接触部を接触させる従来の構成に比べ、接触部と半導体素子との位置合わせが容易である。また、１つの半導体素子に接触させる接触部の数は、半導体素子の１つの電極に２つの接触部を接触させる従来の構成に比べ、半分で済む。
【００１５】
さらに、本発明に係る半導体試験装置は、従来構成における試験項目に加え、半導体素子の制御電極・第２の被制御電極間の降伏電圧の測定、および半導体素子の制御電極の閾値電圧の測定も可能となっている。具体的には、半導体素子の制御電極・第２の被制御電極間の降伏電圧を測定する場合、測定装置では、第２の可変電圧源の出力を０Ｖ、第１の可変電圧源の出力を正電圧または負電圧とすることにより、第１の可変電圧源の出力電圧および第１の電流検知手段の検知結果から、制御電極・第２の被制御電極間の降伏電圧を測定できる。半導体素子の制御電極の閾値電圧を測定する場合、第１の可変電圧源の出力電圧を一定に保ち、第２の可変電圧源の出力電圧を変化させることにより、第１の電流検知手段の計測値が所定値になったときの第２の可変電圧源の出力電圧から、制御電極の閾値電圧を測定できる。このように、従来構成よりも多くの電気的特性を試験できるので、電気的特性試験の信頼性をさらに向上させることができる。
【００１６】
したがって、電気的特性試験の信頼性が高く、短時間で試験可能な半導体試験装置および測定装置を提供できるという効果を奏する。
【００１７】
本発明に係る半導体試験装置では、上記測定装置は、第１のスイッチと第２のスイッチとを備え、上記第１のスイッチと上記第１の可変電圧源とで、第１の直列回路を構成し、上記第１の直列回路と上記第２のスイッチとは、上記第１の接触部と上記第１の接続点との間で並列接続され、上記第１の電流検知手段は、上記第１の直列回路と上記第２のスイッチを有する回路とを接続する接続点のうち上記第１の接触部側の接続点である第２の接続点と、上記第１の接触部との間に設けられることが好ましい。
【００１８】
本発明に係る測定装置では、第１のスイッチと第２のスイッチとを備え、上記第１のスイッチと上記第１の可変電圧源とで、第１の直列回路を構成し、上記第１の直列回路と上記第２のスイッチとは、上記第１の接触部と上記第１の接続点との間で並列接続され、上記第１の電流検知手段は、上記第１の直列回路と上記第２のスイッチを有する回路とを接続する接続点のうち上記第１の接触部側の接続点である第２の接続点と、上記第１の接触部との間に設けられることが好ましい。
【００１９】
上記の構成によれば、半導体素子の制御電極の漏れ電流を測定する場合、および半導体素子の制御電極・第１の被制御電極間および制御電極・第２の被制御電極間の逆耐圧を測定する場合に、測定装置では、第１のスイッチをＯＦＦ、第２のスイッチをＯＮとすることにより、第１の可変電圧源の出力が０Ｖである状態を実現できる。このとき、第１の可変電圧源は、第１の接触部および第３の接触部から切り離されているので、第１および第２の電流検知手段における測定結果は、第１の可変電圧源の内部抵抗の影響を受けることはない。したがって、電気的特性試験の信頼性をさらに向上させることができる。
【００２０】
本発明に係る半導体試験装置では、上記測定装置は、第３のスイッチと第４のスイッチとを備え、上記第３のスイッチと上記第２の可変電圧源とは、上記第２の接触部と上記第１の接続点との間で第２の直列回路を構成し、上記第２の直列回路と上記第４のスイッチとは、上記第２の接触部と上記第３の接触部との間で並列接続され、上記第２の電流検知手段は、上記第２の直列回路と上記第４のスイッチを有する回路とを接続する接続点のうち上記第２の接触部側の接続点である第３の接続点と、上記第２の接触部との間に設けられることが好ましい。
【００２１】
本発明に係る測定装置では、第３のスイッチと第４のスイッチとを備え、上記第３のスイッチと上記第２の可変電圧源とは、上記第２の接触部と上記第１の接続点との間で第２の直列回路を構成し、上記第２の直列回路と上記第４のスイッチとは、上記第２の接触部と上記第３の接触部との間で並列接続され、上記第２の電流検知手段は、上記第２の直列回路と上記第４のスイッチを有する回路とを接続する接続点のうち上記第２の接触部側の接続点である第３の接続点と、上記第２の接触部との間に設けられることが好ましい。
【００２２】
上記の構成によれば、半導体素子の制御電極・第２の被制御電極間の降伏電圧を測定する場合に、測定装置では、第３のスイッチをＯＦＦ、第４のスイッチをＯＮとすることにより、第２の可変電圧源の出力が０Ｖである状態を実現できる。このとき、第２の可変電圧源は、第２の接触部および第３の接触部から切り離されているので、第１および第２の電流検知手段における測定結果は、第２の可変電圧源の内部抵抗の影響を受けることはない。したがって、電気的特性試験の信頼性をさらに向上させることができる。
【発明の効果】
【００２３】
以上のように、本発明に係る半導体試験装置は、制御電極と第１の被制御電極と第２の被制御電極とを有している半導体素子を試験する半導体試験装置であって、上記第１の被制御電極に接触させるための第１の接触部と、上記制御電極に接触させるための第２の接触部と、上記第２の被制御電極に接触させるための第３の接触部とを含む接続治具と、上記接続治具に接続され、上記第１〜第３の接触部を介して、上記半導体素子にテスト信号を供給し、上記半導体素子からの出力信号を測定する測定装置とを備え、上記測定装置は、上記第１の接触部と上記第３の接触部とに接続される第１の可変電圧源と、上記第１の可変電圧源と上記第３の接触部との間の第１の接続点と上記第２の接触部とに接続される第２の可変電圧源と、上記第１の接触部と上記第１の接続点との間の電流を検知する第１の電流検知手段と、上記第２の接触部と上記第１の接続点との間の電流を検知する第２の電流検知手段とを備えている。
【００２４】
また、本発明に係る測定装置は、制御電極と第１の被制御電極と第２の被制御電極とを有している半導体素子を試験する半導体試験装置に用いられ、上記第１の被制御電極に接触させるための第１の接触部と、上記制御電極に接触させるための第２の接触部と、上記第２の被制御電極に接触させるための第３の接触部とを含む接続治具に接続され、上記第１〜第３の接触部を介して、上記半導体素子にテスト信号を供給し、上記半導体素子からの出力信号を測定する測定装置であって、上記第１の接触部と上記第３の接触部とに接続される第１の可変電圧源と、上記第１の可変電圧源と上記第３の接触部との間の第１の接続点と上記第２の接触部とに接続される第２の可変電圧源と、上記第１の接触部と上記第１の接続点との間の電流を検知する第１の電流検知手段と、上記第２の接触部と上記第１の接続点との間の電流を検知する第２の電流検知手段とを備えている。
【００２５】
これによって、半導体素子の一電極に１本のプローブ電極を接続するだけで試験が可能となるので、接続精度や接続信頼性が高く、かつ、従来より多数の半導体素子の接続が可能となり、短時間で試験可能な半導体試験装置および測定装置を提供できるという効果を奏する。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施形態に係る半導体試験装置の構成を示すブロック図である。
【図２】半導体素子のゲート漏れ電流を測定する場合における、上記半導体試験装置の回路接続を示すブロック図である。
【図３】半導体素子のゲート・ドレイン間およびゲート・ソース間の逆耐圧を測定する場合における、上記半導体試験装置の回路接続を示すブロック図である。
【図４】半導体素子のゲート・ソース間の降伏電圧を測定する場合における、上記半導体試験装置の回路接続を示すブロック図である。
【図５】本発明の第２の実施形態に係る半導体試験装置の構成を示すブロック図である。
【図６】本発明の第２の実施形態の変形例に係る半導体試験装置の構成を示すブロック図である。
【図７】本発明の第２の実施形態の他の変形例に係る半導体試験装置の構成を示すブロック図である。
【図８】従来の半導体試験装置の構成を示すブロック図である。
【発明を実施するための形態】
【００２７】
〔実施形態１〕
本発明の実施の一形態について図１〜図４に基づいて説明すれば以下のとおりである。
【００２８】
図１は、本実施形態に係る半導体試験装置１の構成を示すブロック図である。半導体試験装置１は、被測定対象である半導体素子１０の電気的特性を試験する装置であり、プローバ２、測定装置３、電子制御装置４を備えている。半導体素子１０は、ゲート電極（制御電極）、ドレイン電極（第１の被制御電極）、およびソース電極（第２の被制御電極）を有するＮＭＯＳトランジスタである。
【００２９】
プローバ２は、３つのプローブ電極２ａ・２ｂ・２ｃを有している。ここで、プローブ電極２ａ・２ｂ・２ｃは、それぞれ特許請求の範囲に記載の第１の接触部、第２の接触部、および第３の接触部に相当する。プローブ電極２ａは、半導体素子１０のドレイン電極に接触し、プローブ電極２ｂは、半導体素子１０のゲート電極に接触し、プローブ電極２ｃは、半導体素子１０のソース電極に接触している。すなわち、本実施形態では、プローバ２の各プローブ電極は、半導体素子１０の各電極と１対１に接触している。
【００３０】
測定装置３は、プローバ２に接続されており、プローブ電極２ａ・２ｂ・２ｃを介して、半導体素子１０にテスト信号を供給するとともに、半導体素子１０の出力を計測する機能を有している。具体的には、測定装置３は、可変電圧源Ｅ１と、可変電圧源Ｅ２と、電流計Ｉ１と、電流計Ｉ２とを備えている。可変電圧源Ｅ１・Ｅ２は、正負の電圧を出力可能な両極性の可変電圧源である。可変電圧源Ｅ１は、プローブ電極２ａとプローブ電極２ｃとに接続されている。可変電圧源Ｅ２は、可変電圧源Ｅ１とプローブ電極２ｃとの接続点Ｋ１と、プローブ電極２ｂとに接続されている。
【００３１】
また、電流計Ｉ１は、プローブ電極２ａと可変電圧源Ｅ１との間に設けられており、プローブ電極２ａと接続点Ｋ１との間に流れる電流を検知する。また、電流計Ｉ２は、プローブ電極２ｂと可変電圧源Ｅ２との間に設けられており、プローブ電極２ｂと接続点Ｋ１との間に流れる電流を検知する。なお、電流計Ｉ１は、可変電圧源Ｅ１と接続点Ｋ１との間に設けられていてもよく、電流計Ｉ２は、可変電圧源Ｅ２と接続点Ｋ１との間に設けられていてもよい。
【００３２】
電子制御装置４は、測定装置３と通信可能に接続されており、自身にインストールされたプログラムに従って、可変電圧源Ｅ１・Ｅ２の出力電圧を制御する機能を有している。測定装置３と電子制御装置４との間は、例えば、ＲＳ−４８５、ＲＳ−４２２、ＲＳ２３２、ＧＰ−ＩＢまたはＵＳＢによって接続されている。
【００３３】
本実施形態に係る半導体試験装置１は、半導体素子１０のゲート漏れ電流測定、ゲート・ドレイン間およびゲート・ソース間の逆耐圧測定、ゲート・ソース間の降伏電圧測定、およびゲート閾値電圧測定が可能となっている。電子制御装置４は、可変電圧源Ｅ１・Ｅ２の出力電圧を変化させることにより、測定装置３から半導体素子１０の測定項目に応じたテスト信号が入力される。測定装置３は、テスト信号に対する半導体素子１０の出力電流を電流計Ｉ１・Ｉ２によって計測し、電流計Ｉ１・Ｉ２の測定値および可変電圧源Ｅ１・Ｅ２の出力値に基づいて、半導体素子１０の電気的特性が試験される。
【００３４】
まず、半導体素子１０のゲート漏れ電流を測定する場合、電子制御装置４は、可変電圧源Ｅ１の出力を０Ｖとするとともに、可変電圧源Ｅ２の出力を正電圧に制御する。これにより、図２に示すように、半導体素子１０のドレイン電極とソース電極との間の電位差が０Ｖとなり、半導体素子１０のゲート電極に正電圧が印加された状態となる。このとき、測定装置３では、可変電圧源Ｅ２の出力電圧をモニタするとともに、電流計Ｉ２によって、半導体素子１０のゲート漏れ電流を測定する。
【００３５】
続いて、半導体素子１０のゲート・ドレイン間およびゲート・ソース間の逆耐圧を測定する場合、電子制御装置４は、図２に示す状態から、可変電圧源Ｅ２の出力を負電圧に制御する。これにより、図３に示すように、半導体素子１０のドレイン電極とソース電極との間の電位差が０Ｖとなり、半導体素子１０のゲート電極に負電圧が印加された状態となる。このとき、可変電圧源Ｅ２の出力を所定値に制御した状態で、電流計Ｉ２によって半導体素子１０のゲート電流の有無を測定する。
【００３６】
続いて、半導体素子１０のゲート・ソース間の降伏電圧を測定する場合、電子制御装置４は、可変電圧源Ｅ２の出力を０Ｖとするとともに、可変電圧源Ｅ１の出力を正電圧に制御する。これにより、図４に示すように、可変電圧源Ｅ１の出力電圧が半導体素子１０のドレイン電極とソース電極との間に印加され、半導体素子１０のゲート電極には、電圧が印加されない状態となる。なお、可変電圧源Ｅ１の出力は負電圧であってもよい。このとき、可変電圧源Ｅ１の出力電圧をモニタするとともに、電流計Ｉ１によって、半導体素子１０のドレイン電流の有無を測定する。
【００３７】
続いて、半導体素子１０のゲート閾値電圧を測定する場合、電子制御装置４は、可変電圧源Ｅ１の出力電圧を一定に保ち、可変電圧源Ｅ２の出力電圧を増大させる。可変電圧源Ｅ２の出力電圧の増大に伴って、電流計Ｉ１に流れる電流も増大する。電流計Ｉ１の計測値が所定値になったときの可変電圧源Ｅ２の出力電圧をモニタすることにより、半導体素子１０のゲート閾値電圧が計測できる。
【００３８】
測定装置３における測定結果は、電子制御装置４に送信され、電子制御装置４の図示しないモニタに表示される。
【００３９】
以上のように、本実施形態に係る半導体試験装置１は、特許文献１に記載の構成と同様、半導体素子１０のゲート漏れ電流測定、およびゲート・ドレイン間およびゲート・ソース間の逆耐圧測定が可能であり、これに加えて、半導体素子１０のゲート・ソース間の降伏電圧測定、およびゲート閾値電圧測定も可能となっている。また、本実施形態では、半導体素子１０の１つの電極に１本のプローブ電極を接触させる構成である。よって、半導体素子１０の各電極とプローブ電極との位置合わせが容易であり、１つのプローバで同時に試験可能な半導体素子の数も、特許文献１に記載の構成に比べて２倍となる。このため、電気的特性試験の信頼性を従来に比べ向上させることができるとともに、電気的特性試験の試験時間を短縮できる。
【００４０】
〔実施形態２〕
本発明の他の実施の形態について図５〜図７に基づいて説明すれば以下のとおりである。前述の実施形態１では、可変電圧源Ｅ１および可変電圧源Ｅ２の出力電圧を０Ｖとすることにより、半導体素子１０のドレイン・ソース間およびゲート・ソース間を短絡させる構成であった。しかしながら、可変電圧源Ｅ１・Ｅ２の出力電圧を０Ｖに制御しても、可変電圧源Ｅ１・Ｅ２の内部抵抗により、電流計Ｉ１・Ｉ２の計測値に誤差が生じる。このため、実施形態１では、測定装置における測定結果に対し、可変電圧源Ｅ１・Ｅ２の内部抵抗を考慮した補正が必要となる。そこで、本実施形態では、可変電圧源Ｅ１・Ｅ２の内部抵抗の影響を軽減して、測定精度を向上させる構成について説明する。なお、説明の便宜上、実施形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００４１】
図５は、本実施形態に係る半導体試験装置１１の構成を示すブロック図である。半導体試験装置１１は、図１に示す半導体試験装置１において、測定装置３を測定装置１３に置き換えた構成であり、測定装置１３は、測定装置３において、さらにスイッチＳ１とスイッチＳ２を備えた構成である。スイッチＳ１・Ｓ２のＯＮ／ＯＦＦは、電子制御装置４によって制御される。
【００４２】
スイッチＳ１と可変電圧源Ｅ１とは直列回路（第１の直列回路）を構成しており、当該直列回路とスイッチＳ２とは、プローブ電極２ａと接続点Ｋ１との間で並列接続されている。また、電流計Ｉ１は、スイッチＳ１とスイッチＳ２との接続点Ｋ２と、プローブ電極２ａとの間に設けられている。
【００４３】
以上の構成により、半導体素子１０のゲート漏れ電流を測定する場合、電子制御装置４は、スイッチＳ１をＯＮ、スイッチＳ２をＯＦＦにするとともに、可変電圧源Ｅ２の出力を正電圧に制御する。このとき、測定装置１３の回路の接続状態は、図２に示す測定装置３の回路の接続状態と等価になる。
【００４４】
また、半導体素子１０のゲート・ドレイン間およびゲート・ソース間の逆耐圧を測定する場合、電子制御装置４は、スイッチＳ１をＯＮ、スイッチＳ２をＯＦＦにするとともに、可変電圧源Ｅ２の出力を負電圧に制御する。このとき、測定装置１３の回路の接続状態は、図３に示す測定装置３の回路の接続状態と等価になる。
【００４５】
また、半導体素子１０のゲート・ソース間の降伏電圧を測定する場合、電子制御装置４は、可変電圧源Ｅ２の出力を０Ｖとするとともに、スイッチＳ１をＯＦＦ、スイッチＳ２をＯＮに制御する。このとき、測定装置１３の回路の接続状態は、図４に示す測定装置３の回路の接続状態と等価になる。
【００４６】
また、半導体素子１０のゲート閾値電圧を測定する場合、電子制御装置４は、スイッチＳ１をＯＮ、スイッチＳ２をＯＦＦに制御して、可変電圧源Ｅ１の出力電圧を一定に保ち、可変電圧源Ｅ２の出力電圧を増大させる。このとき、測定装置１３では、電流計Ｉ１の計測値が所定値になったときの可変電圧源Ｅ２の出力電圧をモニタすることにより、半導体素子１０のゲート閾値電圧が計測できる。
【００４７】
以上のように、測定装置１３では、半導体素子１０のゲート漏れ電流を測定する場合、および半導体素子１０のゲート・ドレイン間およびゲート・ソース間の逆耐圧を測定する場合に、可変電圧源Ｅ１の出力を０Ｖとする代わりに、スイッチＳ１をＯＦＦ、スイッチＳ２をＯＮに制御することにより、半導体素子１０のドレイン・ソース間の電位差を０Ｖとしている。このとき、可変電圧源Ｅ１は、プローブ電極２ａおよびプローブ電極２ｃから切り離されているので、電流計Ｉ１・Ｉ２における測定結果は、可変電圧源Ｅ１の内部抵抗の影響を受けることはない。したがって、電気的特性試験の信頼性をさらに向上させることができる。
【００４８】
なお、図５に示す測定装置１３では、スイッチＳ１と可変電圧源Ｅ１とからなる直列回路は、接続点Ｋ２から接続点Ｋ１に向かって、スイッチＳ１、可変電圧源Ｅ１の順に接続される構成であったが、接続点Ｋ２から接続点Ｋ１に向かって、可変電圧源Ｅ１、スイッチＳ１の順に接続される構成であってもよい。
【００４９】
図６は、本実施形態に変形例に係る半導体試験装置２１の構成を示すブロック図である。半導体試験装置２１は、図１に示す半導体試験装置１において、測定装置３を測定装置２３に置き換えた構成であり、測定装置２３は、測定装置３において、さらにスイッチＳ３とスイッチＳ４を備えた構成である。スイッチＳ３・Ｓ４のＯＮ／ＯＦＦは、電子制御装置４によって制御される。
【００５０】
スイッチＳ３と可変電圧源Ｅ２とは直列回路（第２の直列回路）を構成しており、当該直列回路とスイッチＳ４とは、プローブ電極２ｂとプローブ電極２ｃとの間で並列接続されている。また、電流計Ｉ２は、スイッチＳ３とスイッチＳ４との接続点Ｋ３と、プローブ電極２ｂとの間に設けられている。
【００５１】
以上の構成により、半導体素子１０のゲート漏れ電流を測定する場合、電子制御装置４は、可変電圧源Ｅ１の出力を０Ｖとするとともに、スイッチＳ３をＯＮ、スイッチＳ４をＯＦＦとして、可変電圧源Ｅ２の出力を正電圧に制御する。このとき、測定装置２３の回路の接続状態は、図２に示す測定装置３の回路の接続状態と等価になる。
【００５２】
また、半導体素子１０のゲート・ドレイン間およびゲート・ソース間の逆耐圧を測定する場合、電子制御装置４は、可変電圧源Ｅ１の出力を０Ｖとするとともに、スイッチＳ３をＯＮ、スイッチＳ４をＯＦＦとして、可変電圧源Ｅ２の出力を負電圧に制御する。このとき、測定装置２３の回路の接続状態は、図３に示す測定装置３の回路の接続状態と等価になる。
【００５３】
また、半導体素子１０のゲート・ソース間の降伏電圧を測定する場合、電子制御装置４は、可変電圧源Ｅ１の出力を正電圧に制御するとともに、スイッチＳ３をＯＦＦ、スイッチＳ４をＯＮに制御する。このとき、測定装置２３の回路の接続状態は、図４に示す測定装置３の回路の接続状態と等価になる。
【００５４】
また、半導体素子１０のゲート閾値電圧を測定する場合、電子制御装置４は、スイッチＳ３をＯＮ、スイッチＳ４をＯＦＦに制御して、可変電圧源Ｅ１の出力電圧を一定に保ち、可変電圧源Ｅ２の出力電圧を増大させる。このとき、測定装置２３では、電流計Ｉ１の計測値が所定値になったときの可変電圧源Ｅ２の出力電圧をモニタすることにより、半導体素子１０のゲート閾値電圧が計測できる。
【００５５】
以上のように、測定装置２３では、半導体素子１０のゲート・ソース間の降伏電圧を測定する場合に、可変電圧源Ｅ２の出力を０Ｖとする代わりに、スイッチＳ３をＯＦＦ、スイッチＳ４をＯＮに制御することにより、半導体素子１０のゲート・ソース間の電位差を０Ｖとしている。このとき、可変電圧源Ｅ２は、プローブ電極２ｂおよびプローブ電極２ｃから切り離されているので、電流計Ｉ１・Ｉ２における測定結果は、可変電圧源Ｅ２の内部抵抗の影響を受けることはない。したがって、電気的特性試験の信頼性をさらに向上させることができる。
【００５６】
なお、図６に示す測定装置２３では、スイッチＳ３と可変電圧源Ｅ２とからなる直列回路は、接続点Ｋ３から接続点Ｋ１に向かって、スイッチＳ３、可変電圧源Ｅ２の順に接続される構成であったが、接続点Ｋ３から接続点Ｋ１に向かって、可変電圧源Ｅ２、スイッチＳ３の順に接続される構成であってもよい。
【００５７】
図７は、本実施形態に他の変形例に係る半導体試験装置３１の構成を示すブロック図である。半導体試験装置３１は、図１に示す半導体試験装置１において、測定装置３を測定装置３３に置き換えた構成であり、測定装置３３は、測定装置３において、さらに４つのスイッチＳ１〜スイッチＳ４を備えた構成である。
【００５８】
測定装置３３では、スイッチＳ１・Ｓ２の配置は、図５に示す測定装置１３におけるスイッチＳ１・Ｓ２の配置と同様であり、スイッチＳ３・Ｓ４の配置は、図６に示す測定装置２３におけるスイッチＳ３・Ｓ４の配置と同様である。
【００５９】
以上の構成により、半導体素子１０のゲート漏れ電流を測定する場合、電子制御装置４は、スイッチＳ１をＯＦＦ、スイッチＳ２をＯＮ、スイッチＳ３をＯＮ、スイッチＳ４をＯＦＦとして、可変電圧源Ｅ２の出力を正電圧に制御する。このとき、測定装置３３の回路の接続状態は、図２に示す測定装置３の回路の接続状態と等価になる。
【００６０】
また、半導体素子１０のゲート・ドレイン間およびゲート・ソース間の逆耐圧を測定する場合、電子制御装置４は、スイッチＳ１をＯＦＦ、スイッチＳ２をＯＮ、スイッチＳ３をＯＮ、スイッチＳ４をＯＦＦとして、可変電圧源Ｅ２の出力を負電圧に制御する。このとき、測定装置３３の回路の接続状態は、図３に示す測定装置３の回路の接続状態と等価になる。
【００６１】
また、半導体素子１０のゲート・ソース間の降伏電圧を測定する場合、電子制御装置４は、スイッチＳ１をＯＮ、スイッチＳ２をＯＦＦ、スイッチＳ３をＯＦＦ、スイッチＳ４をＯＮとして、可変電圧源Ｅ１の出力を正電圧に制御する。このとき、測定装置３３の回路の接続状態は、図４に示す測定装置３の回路の接続状態と等価になる。
【００６２】
また、半導体素子１０のゲート閾値電圧を測定する場合、電子制御装置４は、スイッチＳ１をＯＮ、スイッチＳ２をＯＦＦ、スイッチＳ３をＯＮ、スイッチＳ４をＯＦＦに制御して、可変電圧源Ｅ１の出力電圧を一定に保ち、可変電圧源Ｅ２の出力電圧を増大させる。このとき、測定装置３３では、電流計Ｉ１の計測値が所定値になったときの可変電圧源Ｅ２の出力電圧をモニタすることにより、半導体素子１０のゲート閾値電圧が計測できる。
【００６３】
以上のように、測定装置３３では、半導体素子１０のゲート漏れ電流を測定する場合、および半導体素子１０のゲート・ドレイン間およびゲート・ソース間の逆耐圧を測定する場合は、可変電圧源Ｅ１の出力を０Ｖとする代わりに、スイッチＳ１をＯＦＦ、スイッチＳ２をＯＮに制御することにより、半導体素子１０のドレイン・ソース間の電位差を０Ｖとしている。このとき、可変電圧源Ｅ１は、プローブ電極２ａおよびプローブ電極２ｃから切り離されているので、電流計Ｉ１・Ｉ２における測定結果は、可変電圧源Ｅ１の内部抵抗の影響を受けることはない。また、半導体素子１０のゲート・ソース間の降伏電圧を測定する場合に、可変電圧源Ｅ２の出力を０Ｖとする代わりに、スイッチＳ３をＯＦＦ、スイッチＳ４をＯＮに制御することにより、半導体素子１０のゲート・ソース間の電位差を０Ｖとしている。このとき、可変電圧源Ｅ２は、プローブ電極２ｂおよびプローブ電極２ｃから切り離されているので、電流計Ｉ１・Ｉ２における測定結果は、可変電圧源Ｅ２の内部抵抗の影響を受けることはない。したがって、測定装置３３では、半導体素子１０のゲート漏れ電流を測定する場合、半導体素子１０のゲート・ドレイン間およびゲート・ソース間の逆耐圧を測定する場合、および半導体素子１０のゲート・ソース間の降伏電圧を測定する場合のいずれの場合においても、可変電圧源Ｅ１・Ｅ２の内部抵抗の影響を受けないので、電気的特性試験の信頼性をさらに向上させることができる。
【００６４】
〔実施形態の総括〕
上記の各実施形態では、半導体試験装置の試験対象がＮＭＯＳトランジスタである例について説明したが、本発明に係る半導体試験装置は、パワーＭＯＳＦＥＴやＩＧＢＴ等の半導体素子に対しても適用可能である。可変電圧源の出力やスイッチの切替制御は、試験対象に応じて適宜変更される。例えば、ＰＭＯＳトランジスタの電気的特性を試験する場合は、可変電圧源の出力の正負を、ＮＭＯＳトランジスタの電気的特性を試験する場合の逆にすればよい。
【００６５】
また、上記の各実施形態では、半導体素子への接続治具がプローバである構成、すなわち、前工程においてウェハ状態の半導体素子の電気的特性を試験する構成について説明したが、本発明は、後工程におけるバーンインテストにも適用可能である。バーンインテストでは、半導体素子への接続治具としてバーンインボードが用いられる。この場合においても、バーンインボードの各端子と半導体素子の各電極とは１対１で接触される。
【００６６】
本発明は上記の各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００６７】
本発明は、半導体素子の電気的特性を試験する半導体試験装置に好適に利用することができる。
【符号の説明】
【００６８】
１  半導体試験装置
２  プローバ（接続治具）
２ａ  プローブ電極（第１の接触部）
２ｂ  プローブ電極（第２の接触部）
２ｃ  プローブ電極（第３の接触部）
３  測定装置
４  電子制御装置
１０  半導体素子
１１  半導体試験装置
１３  測定装置
２１  半導体試験装置
２３  測定装置
３１  半導体試験装置
３３  測定装置
Ｅ１  可変電圧源（第１の可変電圧源）
Ｅ２  可変電圧源（第２の可変電圧源）
Ｉ１  電流計（第１の電流検知手段）
Ｉ２  電流計（第２の電流検知手段）
Ｋ１  接続点（第１の接続点）
Ｋ２  接続点（第２の接続点）
Ｋ３  接続点（第３の接続点）
Ｓ１  スイッチ（第１のスイッチ）
Ｓ２  スイッチ（第２のスイッチ）
Ｓ３  スイッチ（第３のスイッチ）
Ｓ４  スイッチ（第４のスイッチ）
【図１】
2010210330.tif 000003
【図２】
2010210330.tif 000004
【図３】
2010210330.tif 000005
【図４】
2010210330.tif 000006
【図５】
2010210330.tif 000007
【図６】
2010210330.tif 000008
【図７】
2010210330.tif 000009
【図８】
2010210330.tif 000010