(57)【要約】      （修正有）【課題】印刷エンジン向けの色成分の整列を実現するためのシステムであって、印刷エンジンを単一のビデオ周波数を用いて動作させるシステムを提供する。【解決手段】第１印刷エンジン及び少なくとも１つの第２印刷エンジンを備えた複数の印刷エンジンを有する印刷装置と結合された装置が提供される。当該装置は、第１クロック及び少なくとも１つの第１印刷エンジンから導出された単一のビデオ周波数で作動する基準信号を発生する画素クロック発生モジュールを有する。当該装置は、さらに、少なくとも１つの第２印刷エンジンの累積位相誤差に基づき少なくとも１つの第２印刷エンジン向けのカラーデータを修正するカラーデータ修正モジュールを有するが、この累積位相誤差は少なくとも１つの第１印刷エンジンに対する少なくとも１つの第２印刷エンジンのキャリブレーション情報に基づいて計算される。【選択図】図１
2010252304.tif 000002
【特許請求の範囲】
【請求項１】
第１印刷エンジン及び少なくとも１つの第２印刷エンジンを含む複数の印刷エンジンを備えた印刷機器と結合された装置であって、
第１クロック及び前記少なくとも１つの第１印刷エンジンから導出された単一のビデオ周波数で作動する基準信号を発生する画素クロック発生モジュールと、
前記少なくとも１つの第１印刷エンジンに対する前記少なくとも１つの第２印刷エンジンのキャリブレーション情報に基づき計算された前記少なくとも１つの第２印刷エンジンの累積位相誤差に基づき、前記少なくとも１つの第２印刷エンジン向けのカラーデータを修正するカラーデータ修正モジュールと、を有する。
【請求項２】
前記少なくとも１つの第２印刷エンジンの前記キャリブレーション情報は、前記少なくとも１つの第２印刷エンジンの理想動作周波数を導出するために用いられることを特徴とする請求項１に記載の装置。
【請求項３】
前記カラーデータ修正モジュールは、前記累積位相誤差が予め決められた閾値を超えた場合、前記基準信号の１クロック周期にわたりアサートされる挿入／削除画素信号を発生することを特徴とする請求項１または２に記載の装置。
【請求項４】
前記カラーデータ修正モジュールは、前記累積位相誤差が予め決められた閾値を超えたときに前記単一のビデオ周波数が前記カラーデータと関連付けられた前記印刷エンジンの前記理想動作周波数よりも高くなったときに、前記カラーデータに直前の画素と画素値が等しい画素を挿入することにより前記少なくとも１つの第２印刷エンジン向けの前記印刷データを修正することを特徴とする請求項２に記載の装置。
【請求項５】
前記カラーデータ修正モジュールは、前記累積位相誤差が予め決められた閾値を超えたときに前記単一のビデオ周波数が前記カラーデータと関連付けられた前記印刷エンジンの第２の理想動作周波数よりも低くなったときに、前記カラーデータ中の画素を削除することにより前記少なくとも１つの第２印刷エンジン向けの前記印刷データを修正することを特徴とする請求項２に記載の装置。
【請求項６】
前記カラー修正モジュールは、前記累積位相誤差が予め決められた閾値を超えた場合に、前記カラーデータを前記単一のビデオ周波数で作動する基準信号と比べて位相が１８０度ずれた状態にすることを特徴とする請求項１〜５のいずれか１つに記載の装置。
【請求項７】
前記カラー修正モジュールは、前記基準信号に基づき、互いに位相差を有する複数の第２クロック信号を発生することを特徴とする請求項１〜６のいずれか１つに記載の装置。
【請求項８】
前記カラー修正モジュールは、各々が前記互いに位相差を有する複数の第２クロック信号のうちの１つに合わせて整列された、各々が前記カラーデータの前記画素値を表す複数のパルスシーケンスを発生し、さらに、前記累積位相誤差に基づき、１つのパルスシーケンスと一致する前記カラーデータをシフトして他のパルスシーケンスと一致させるパルス幅変調セクションを含むことを特徴とする請求項７に記載の装置。
【請求項９】
個々の前記位相は９０度ずつ離れていることを特徴とする請求項８に記載の装置。
【請求項１０】
第１印刷エンジン及び少なくとも１つの第２印刷エンジンを含む複数の印刷エンジンを備えた印刷機器における色位置合わせエラーを訂正するためのプロセッサにより実行される方法であって、
前記複数の印刷エンジンは、第１クロック及び少なくとも１つの印刷エンジンから導出された単一のビデオ周波数で作動する基準信号により運転され、
前記少なくとも１つの第１印刷エンジンに対する前記少なくとも１つの第２印刷エンジンのキャリブレーション情報に基づき前記少なくとも１つの第２印刷エンジンの累積位相誤差を計算するステップと、
前記累積位相誤差が予め決められた閾値を超えたときに前記少なくとも１つの第２印刷エンジン向けのカラーデータを修正するステップと、
前記累積位相誤差をリセットするステップと、を含む方法。
【請求項１１】
前記少なくとも１つの第２印刷エンジンの前記キャリブレーション情報は、前記少なくとも１つの第２印刷エンジンの理想動作周波数を導出するために用いられることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記カラーデータを修正するステップは、前記累積位相誤差が予め決められた閾値を超えた場合に、前記基準信号の１クロック周期にわたりアサートされる挿入／削除画素信号を発生するステップを含むことを特徴とする請求項１０または１１に記載の方法。
【請求項１３】
前記カラーデータを修正するステップは、前記単一のビデオ周波数が前記カラーデータと関連付けられた前記印刷エンジンの前記理想動作周波数よりも高くなったときに、前記カラーデータに直前の画素と画素値が等しい画素を挿入するステップを含むことを特徴とする請求項１１に記載の方法。
【請求項１４】
前記カラーデータを修正するステップは、前記単一のビデオ周波数が前記カラーデータと関連付けられた前記印刷エンジンの前記理想動作周波数よりも低くなったときに、前記カラーデータ内の画素を削除する手順を含むことを特徴とする請求項１１〜１３のいずれか１つに記載の方法。
【請求項１５】
前記カラーデータを修正するステップは、前記カラーデータを前記単一のビデオ周波数で作動する基準信号と比べて位相が１８０度ずれた状態にするステップを含むことを特徴とする請求項１０〜１４のいずれか１つに記載の方法。
【請求項１６】
前記カラーデータを修正するステップは、各々の位相が互いに異なり、各々が前記カラーデータの画素値を表す複数のパルスシーケンスを発生するステップと、前記累積位相誤差が予め決められた閾値を超えた場合に、１つのパルスシーケンスと一致する前記カラーデータをシフトして別のパルスシーケンスと一致させるステップと、を含むことを特徴とする請求項１０〜１５のいずれか１つに記載の方法。
【請求項１７】
プロセッサにより実行される前記方法は、プリンタと連結されたコンピュータ、プリンタ用のデバイスドライバ、又はプリンタ用のプリプロセッサモジュールのいずれか１つにおいて実施されることを特徴とする請求項１０〜１６のいずれか１つに記載の方法。
【請求項１８】
第１印刷エンジン及び少なくとも１つの第２印刷エンジンを含み、単一のビデオ周波数で運転され、カラーデータを印刷可能な複数の印刷エンジンと、
前記第１印刷エンジンに対する前記少なくとも１つの前記第２エンジンのキャリブレーション情報を保持する、前記印刷エンジンに連結されたメモリと、
前記メモリ及び前記印刷エンジンに連結され、第１クロック及び前記少なくとも１つの第１印刷エンジンから導出された前記単一のビデオ周波数で作動する基準信号を発生し、前記少なくとも１つの第１印刷エンジンに対する前記少なくとも１つの第２印刷エンジンの前記キャリブレーション情報に基づき計算された少なくとも１つの前記第２印刷エンジンの位相誤差に基づき前記少なくとも１つの第２印刷エンジン向けの前記カラーデータを修正する装置と、を備えた印刷機器。
【請求項１９】
前記複数の印刷エンジンを前記単一のビデオ周波数で作動する、前記印刷エンジンと連結された位相ロックループモジュールをさらに有する請求項１８に記載の印刷機器。
【請求項２０】
前記印刷機器はＣＭＹＫプリンタであり、基準となる前記第１エンジンはＫ−平面用の印刷エンジンであり、少なくとも１つの第２平面はＭ、Ｙ、及びＫ平面のうちの少なくとも１つであることを特徴とする請求項１８または１９に記載の印刷機器。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の技術分野
本開示内容は、タンデム式の印刷エンジンを用いたカラーデータ印刷に関連し、特に、単一のビデオ周波数にロックされたタンデム式の印刷エンジンを用いたカラーデータ印刷に関連する。
【背景技術】
【０００２】
従来技術の説明
シアン、マゼンタ、イエロー、及びブラック（「ＣＭＹＫ」）の色空間をベースとしたもののような典型的なカラー印刷システムは、所定の印刷速度でページ上にデータを印刷するように設計された、種々の機械・電気部品を制御する複数の印刷エンジンを包含している。通常、印刷エンジンは、印刷処理に関連するタイミング及び他のパラメータを調整するために印刷データ入力装置（例えば、パーソナルコンピュータ）及び印刷エンジンと通信する印刷コントローラによって制御される。典型的なカラープリンタにおいて、各々の印刷エンジンは、単一の色成分を処理することができる。しかし、タンデム式エンジンを備えたプリンタは、機械的変動及び他の変動による色位置合わせエラーの影響を受けやすい。そのため、各々の印刷エンジンは、全ての色成分が印刷媒体上に適切に整列されるように、僅かに異なるビデオ周波数（理想周波数）で作動する。一般に、個々のカラープリンタの理想動作周波数はキャリブレーション中に取得される。
【０００３】
通常、印刷システムは、画素クロックを発生させる画素クロック発生モジュールを含んでおり、それに従って画素データが印刷される。従来のプリンタにおいては、周波数の違いを相殺するために画素クロック発生器を調整することでカラーデータが整列されている。例えば、タンデム式プリンタのように各色のビデオデータを同時に送信するプリンタにおいては、一以上の画素クロック発生装置が使用され、各々の画素クロック発生器は独立した位相ロックループ（「ＰＬＬ」）回路を用いてそれぞれの周波数にロックされる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
プリンタにおける複数のＰＬＬ回路の利用は、印刷システムの複雑性及び費用の増加をもたらすと同時に、他の機能性を潜在的に提供しうるチップ上の貴重な領域を占有してしまう。そのため、印刷エンジン向けの色成分の整列を実現するためのシステム及び方法であって、印刷エンジンを単一のビデオ周波数を用いて動作させるシステム及び方法が必要とされている。
【課題を解決するための手段】
【０００５】
概要
第１印刷エンジン及び少なくとも１つの第２印刷エンジンを備えた複数の印刷エンジンを有する印刷装置と結合された装置が提供される。当該装置は、第１クロック及び少なくとも１つの第１印刷エンジンから導出された単一のビデオ周波数で作動する基準信号を発生する画素クロック発生モジュールを有する。当該装置は、さらに、少なくとも１つの第２印刷エンジンの累積位相誤差に基づき少なくとも１つの第２印刷エンジン向けのカラーデータを修正するカラーデータ修正モジュールを有するが、この累積位相誤差は少なくとも１つの第１印刷エンジンに対する少なくとも１つの第２印刷エンジンのキャリブレーション情報に基づいて計算される。
【０００６】
ここに開示される実施形態は、ソフトウェア、ファームウェア、及びコンピュータ読取可能な記録媒体又はコンピュータ読取可能な記憶領域を用いてプロセッサにより生成され、保存され、アクセスされ、又は修正されたプログラム命令にも関連している。ここに記述される方法は、コンピュータ及び／又は印刷装置上で実施されることができる。
【０００７】
さらなる目的及び利点の一部は以下に続く説明文において示されているほか、一部は説明分の内容から自明であるか又は発明の実施を通じて習得される。本発明の目的及び利点は、添付した特許請求の範囲に特に記載された要素及び組み合わせによって実現され達成される。これまでの一般的な説明と以下の詳細な説明はどちらも限定的なものにすぎず制限的なものではない。これら及び他の実施形態は以下の図面と対照して以後さらに説明される。
【図面の簡単な説明】
【０００８】
【図１】典型的なプリンタのブロック図を示す。
【図２】本発明のいくつかの実施形態において典型的なコンピュータと連結された典型的なプリンタのブロック図を示す。
【図３】本発明のいくつかの実施形態における典型的なＰＷＭ発生器のブロック図を示す。
【図４】本発明のいくつかの実施形態における画素位置情報に基づく挿入画素パルスを発生させるためのタイミングチャートを示す。
【図５】本発明のいくつかの実施形態におけるカラーデータ中の画素を追加又は削除するためのタイミングチャートを示す。
【図６】本発明のいくつかの実施形態における図３の典型的なＰＷＭパルス発生器を用いてカラーデータに１／４画素を挿入するためのタイミングチャートを示す。
【図７】本発明のいくつかの実施形態における図３の典型的なＰＷＭパルス発生器を用いてカラーデータに１／１６画素を挿入するためのタイミングチャートを示す。
【発明を実施するための形態】
【０００９】
好適な実施形態の詳細な説明
添付図面において図示された種々の実施形態が詳細に説明される。可能な限り、同一の参照番号は同一又は類似の構成要素を示すものとして全図面を通じて使用されるものとする。
【００１０】
図１は、典型的なコンピュータ１１０に連結された典型的なプリンタ１７０のブロック図である。プリンタ１７０は、Ｉ／Ｏポート１７５及び接続１２０を用いてコンピュータ装置１１０上のリソースと通信し、これらにアクセスすることが可能である。プリンタ１７０は、カラー印刷データ及び他の印刷データを含む入力印刷データを他のコンピュータ装置１１０から受信する。例えば、コンピュータ装置１１０は、データを表示するためのモニタを含む汎用コンピュータであり、当該データは印刷処理のためにプリンタ１７０に送信されることがある。プリンタ１７０は、印刷処理に先立ちカラーデータを表示するためにＣＭＹ色空間、ＣＭＹＫ色空間、又は他の種類の色空間を使用する。いくつかの実施例において、プリンタ１７０はラスタプリンタである。いくつかの実施例においてプリンタ１７０は、Ａｄｏｂｅ社のＰｏｓｔＳｃｒｉｐｔ（登録商標）やＰＤＦ（登録商標）のようなページ記述言語の形態でデータを受信することが可能である。
【００１１】
プリンタ１７０は、ＣＰＵ１７６、ファームウェア１７１、メモリ１７２、印刷エンジン１７７、及び二次記憶装置１７３を連結するバス１７４をさらに含む。プリンタ１７０は、種々のアプリケーションを実行可能な他の特定用途向け集積回路（ＡＳＩＣｓ）及び／又はフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡｓ）１７８を含む。また、プリンタ１７０は、プリンタのオペレーティングシステム、及び他の適切なアプリケーションソフトウェアを含むソフトウェアを実行可能である。
【００１２】
典型的なＣＰＵ１７６は、汎用プロセッサ、専用プロセッサ、又は組み込みプロセッサである。ＣＰＵ１７６は、メモリ１７２及び／又はファームウェア１７１との間で制御情報及び制御指令を含むデータを交換することができる。メモリ１７２は、ＳＤＲＡＭ又はＲＤＲＡＭのようなダイナミックＲＡＭであればいかなるタイプであってもよく、これらに限定されない。ファームウェア１７１は、起動シーケンス、予め定義されたルーチン、カラーマネジメントを実行するためのルーチン、カラーデータ解像度調整、及び他のコードを含むがこれらに限定されないコード及び指令を保持する。ファームウェア１７１内のコード及びデータは、ＣＰＵ１７６により処理される前にメモリ１７２にコピーされる。ファームウェア１７１内のデータ及び指令はアップグレード可能である。また、典型的なＣＰＵ１７６は、指令及びデータを処理し、そして、印刷済み文書を生成するために、ＡＳＩＣｓ／ＦＰＧＡｓ１７８及び印刷エンジン１７７に制御及びデータを提供することができる。典型的なＡＳＩＣｓ／ＦＰＧＡｓ１７８も、印刷エンジン１７７に制御及びデータを提供することができる。また、データ及び制御用のバス１７４は、Ｉ／Ｏモジュール１７５、制御ブロック１８５、付属ＲＡＭを有する解凍モジュール１８６、ＰＷＭ論理モジュール１８７、ドライバ回路１８８、及び印刷ヘッド／物理的印刷用電子機器１９０を連結することができる。
【００１３】
従来のシステムにおいて、コンピュータ１１０は、接続１２０を介してＩ／Ｏモジュール１７５に画像データを送信する。接続１２０のバンド幅は複数のサブチャンネルに分割され、印刷データは複数のサブチャンネルを介して同一方向に転送される。例えば、ＣＭＹＫカラープリンタ向けの印刷カラーデータは４つの平面を有しており（その一つはＣ、Ｍ、Ｙ、及びＫの色平面の各々に対応する）、各々の色平面のデータは接続１２０の別々のサブチャンネルを介して転送される。コンピュータ１１０から送信された画像データは圧縮される。いくつかの実施形態において、圧縮済み画像データは線順次方式の圧縮フォーマットである。例えば、Ｉ／Ｏモジュールにより受信されたデータは、ＣＰＵ１７６の制御下でメモリ１７２に収納される。いくつかの実施例においては、１ページ全体の画像データがメモリ１７２に保存されたときに印刷シーケンスが開始される。
【００１４】
一般的にデータ先頭（ＴＯＤ）又は「ｖｓｙｎｃ」と呼ばれる信号が、印刷媒体への画像データの転送がいつ開始可能であるかを示すために発生され、ＰＷＭ論理モジュールに送られる。ＴＯＤ信号が受信されると、ＣＰＵ１７６は、メモリ１７２から解凍モジュール１８６への転送を開始する。いくつかの実施形態において、解凍モジュール１８６−１、１８６−２、１８６−３、及び１８６−４の各々は、別々の色平面のデータを処理する。解凍モジュール１８６−１、１８６−２、１８６−３、及び１８６−４は、それぞれの色平面の圧縮画像データを受信し、その後に解凍してから、それぞれのＲＡＭモジュールに保存する。そして、１≦ｉ≦４である場合において、各解凍モジュール１８６−ｉは、当該データを対応するＰＷＭ論理モジュール１８７−ｉに送信する。
【００１５】
ビーム検知センサ（不図示）は、レーザビームの位置を検知して、画像データが印刷済み画像中できちんと列ごとに整列されるようなパルス発生を引き起こすことができる。いくつかの実施形態において、ビーム検知センサは、画像中の個々の走査線、又は画像中の一組の走査線に対応するスキャン開始信号（ＳＯＳ）、又は「ｈｓｙｎｃ」信号を発生する。ＳＯＳ又はｈｓｙｎｃ信号はＰＷＭ論理モジュール１８７にも送られる。
【００１６】
１≦ｉ≦４である場合において、ＰＷＭ論理モジュール１８７−ｉは、画素クロック発生モジュールからのクロック入力のみならず、ｈｓｙｎｃ及びｖｓｙｎｃパルス、対応する解凍モジュール１８６−ｉからの生データを受信する。画素クロック発生モジュール（不図示）は、水晶発振器、又はプログラマブル水晶発振器であるが、その他の適当なクロック発生装置であってもよい。典型的な「タンデムエンジン」プリンタ１７０のような一部のプリンタにおいて、各色のビデオデータは別々の印刷エンジンによって処理される。各々の印刷エンジンは、別々の画素クロックにより運転される。従来のカラープリンタにおける各色用の印刷エンジンは、機械的変動を相殺するために僅かに異なるビデオクロック周波数で作動する。各印刷エンジンの理想ビデオクロック周波数はキャリブレーション中に取得される。例えば、ＣＭＹＫプリンタにおいて、Ｃ、Ｍ、及びＹ用エンジンの各々の理想ビデオクロック周波数は、キャリブレーション中にＫ−エンジンの画素クロック周波数を基準に取得される。一以上のプログラマブルクロック発振器は、キャリブレーションを容易にするために利用される。
【００１７】
従来のプリンタ１７０において、各ＰＷＭモジュールは、１≦ｉ≦４であるところのＰＬＬモジュール１８９−ｉのような別々の位相ロックループ（「ＰＬＬ」）に連結される。各ＰＬＬモジュールは、それぞれの画素クロックを理想ビデオクロック周波数に固定する。例えば、ＰＬＬモジュール１８９は、印刷エンジンを作動する画素クロックが基準画素クロック信号に対して固定された関係を有することを保証するが、ＣＭＹＫプリンタの場合における基準画素クロック信号はＫ−エンジン用の画素クロックである。
【００１８】
また、ＰＷＭ論理モジュールは、種々のデータパス及び制御信号パスにより、ドライバ回路１８８及び印刷ヘッド１９０と連結される。１≦ｉ≦４である場合において、ＰＷＭ論理モジュール１８７−ｉにより発生されたＰＷＭパルスは、その後の印刷ヘッド１９０−ｉへの転送のために、対応するドライバ回路１８８−ｉに送られる。典型的な印刷ヘッド１９０−１、１９０−２、１９０−３、及び１９０−４は、レーザ方式の印刷ヘッドである。
【００１９】
印刷ヘッド１９０は、荷電領域及び非荷電領域からなる潜像が感光体ドラム上に形成されるためのレーザビームを発生し、その潜像は、転写ベルトに転写される前に現像ステーションにおいてトナーにより現像される。カラー画像のような多成分画像向けの潜像形成工程は各成分について並行に実行される。例えば、ＣＭＹＫカラープリンタ向けの感光体ドラム上の潜像形成工程は、Ｃ、Ｍ、Ｙ、及びＫの各色について実行される。完全なトナー画像がページに転送される前に全４色分のトナー画像が転写ベルト上に累積される。
【００２０】
上述したプリンタ１７０の論理モジュール及び機能モジュールの各々は複数のモジュールを備えている。これらのモジュールが個別に実行されるか、又はこれらの機能が他のモジュールの機能と組み合わせられる。さらに、各モジュールは、個別のコンポーネントにおいて実現されるか、又はコンポーネントの組み合わせとして実現される。上述した種々のモジュール及び下位システムは、ハードウェア、ソフトウェア、若しくはファームウェア、又はこれらの組み合わせによって実現される。
【００２１】
典型的なコンピュータ１１０は、ワークステーション、デスクトップコンピュータ、ラップトップコンピュータ、又はプリンタ１７０と一緒に利用可能な他の計算装置である。いくつかの実施形態において、典型的なコンピュータ１１０は、特に、プロセッサ、メモリ、Ｉ／Ｏインタフェース、ハードディスクのような二次メモリ、並びにフロッピーディスク、ＣＤ±ＲＷ、ＤＶＤ±ＲＷ、及び／又はブルーレイ（登録商標）ＲＷドライブ、フラッシュメモリードライブ、メモリースティック（登録商標）、セキュアデジタル大容量（「ＳＤＨＣ」）カード、及び種々の固定式・リムーバブルの記憶媒体を含む。プロセッサは中央処理装置（「ＣＰＵ」）である。使用されるコンピュータのタイプに応じて、プロセッサは、一以上の印刷回路基板、及び／又はマイクロセンサチップを含む。プロセッサは、種々の処理を実行するためのコンピュータプログラム指令のシーケンスを実行する。コンピュータプログラム指令は、アクセスされて、メモリ又は他の記憶場所、及び／又は二次記憶装置又はコンピュータ読み取り可能な媒体から読み出され、プロセッサにより実行される。メモリは、ＳＤＲＡＭ又はＲＤＲＡＭのようなあらゆるタイプのダイナミックＲＡＭ（「ＤＲＡＭ」）であり、これらのみに限定されない。
【００２２】
典型的なプリンタ１７０において、色成分は印刷処理中に相互に整列されるが、プリンタ１７０上の複数のＰＬＬ回路の使用は、印刷システムの複雑性及び費用の増加を招来する。さらに、１≦ｉ≦４であるところのＰＬＬモジュール１８９−ｉは、潜在的に他の機能を提供しうる印刷エンジン１７７上の貴重な記憶領域を占有する。その代わりに、本開示内容における実施形態に準拠して、単一のＰＬＬを有する単一のプログラマブルククロック発振器が、単一のビデオ周波数のクロック信号を発生するために使用され、当該ビデオデータが、全ての色成分が印刷処理中に互いに整列するようにキャリブレーションで指定された印刷エンジンの理想的な動作周波数に対する周波数差を相殺するために修正される。
【００２３】
図２は、開示された実施形態に準拠した典型的なプリンタ２７０のブロック図を示す。図２に示されるように、プリンタ２７０は、単一の画素クロック発生モジュール（不図示）、並びにそれぞれＣ、Ｍ、Ｙ、及びＫ色空間用のＰＷＭモジュール１８７−１、１８７−２、１８７−３、及び１８７−４を駆動するために連結されたＰＰＬモジュール１８９を使用する。単一の画素クロック発生モジュールは、１≦ｉ≦４であるところの全てのＰＷＭモジュールを作動させるために用いられる単一のベースクロック周波数、すなわち基準ビデオクロック周波数を発生する。ＰＰＬモジュール１８９は、全ての印刷エンジン１７７の画素クロックを、この基準ビデオ周波数にロックする。
【００２４】
いくつかの実施形態において、単一の画素クロック発生モジュールにより発生された単一の基準ビデオ周波数をサポートするために、カラー画像データの複数の成分が同期されるようにカラー画像データを適切に調整するカラーデータ修正モジュールが包含される。いくつかの実施形態において、カラー画像データ修正モジュールは、個々の印刷エンジン１７７のキャリブレーション済みの理想ビデオ周波数と単一のビデオクロック周波数の間の周波数差を相殺するために、各色成分を処理する。いくつかの実施形態において、印刷エンジンの理想動作周波数は、キャリブレーションにより決定され、そのエンジンの運転パラメータとして指定される。
【００２５】
いくつかの実施形態において、カラーデータ修正モジュールは、一の色成分に対応する印刷エンジンのキャリブレーション済みの理想動作周波数が基準ビデオクロック周波数よりも高いか、又は低いかに応じて当該色成分のビデオデータに画素を追加するか、又は当該色成分のビデオデータから画素を削除する。例えば、キャリブレーション済みの理想動作ビデオ周波数が基準となる単一のビデオ周波数よりも高いことは、その色成分のビデオデータが正確な整列のために基準クロックを使用する基準エンジン向けのビデオデータよりも早く流れることを意味している。そのため、基準クロックを用いる場合には、正確な整列のために画素が削除されることになる。同様に、別のカラーチャンネルのキャリブレーション済みの理想動作ビデオ周波数が基準となる単一のビデオ周波数よりも低い場合、そのカラーチャンネルのビデオデータは、基準画素クロックを使用する基準エンジン向けのビデオデータよりもゆっくりと流れることになる。そのため、基準クロックを使用する場合には、データを整列させるために画素が追加されることになる。
【００２６】
いくつかの実施形態において、カラーデータ修正アプリケーションは、コンピュータ２１０上で作動するプリンタドライバにより呼び出される。そのため、Ｃ、Ｍ、及びＹ色空間の各々のデータは、接続１２０を介してプリンタ２７０に送信される前に、周波数差を相殺するために調整される。典型的なプリンタ２７０は、接続１２０を介してコンピュータ１１０から４つの典型的なＣＭＹＫ色平面についての調整済みデータを受信する。いくつかの実施形態において、カラーデータの調整は、解像度調整済みのカラーデータの印刷エンジンへの送信に先立ち、プリンタ２７０上で作動する前処理モジュール、又はプリンタ２７０に連結された印刷コントローラにより行なわれる。例えば、カラーデータ修正モジュールは、プリンタ２７０の印刷エンジン１７７の一部である。また、カラーデータ修正モジュールは、ハードドライブ、コンピュータディスク、ＣＤ−ＲＯＭ、ＤＶＤ  ＲＯＭ、ＣＤ±ＲＷ若しくはＤＶＤ±ＲＷ、ＵＳＢフラッシュドライブ、メモリースティック、又は他の適当な記憶媒体のようなリムーバブルなコンピュータ可読媒体により実現される点が理解されるべきである。
【００２７】
図３は、開示された実施形態に係る典型的なＰＷＭパルス発生器２００のブロック図を示す。いくつかの実施形態において、プリンタ２７０のＰＷＭ論理モジュール１８７−１〜１８７−４は、図３に示された実施形態を用いて実現される。いくつかの実施形態において、ＰＷＭパルス発生器２００は、カラーデータ修正モジュールの一部である。典型的なＰＷＭパルス発生器は、複数のデータ同期回路２１１、２１２、２１３、２１４、及び２１５、一次加算パルス発生器２２１、複数の二次加算パルス発生器２２２、２２３、２２４、及び２２５、論理ゲート２３０、並びにＰＬＬモジュール２４０を含む。典型的なＰＷＭパルス発生器２００において、ＰＬＬモジュールは、クロック発生セクションとして機能する。図３に示されるように、ＰＬＬモジュール２４０は、データ同期回路２１１−２１４、一次加算パルス発生器２２１、及び二次加算パルス発生器２２２−２２５の各々と連結される。データ同期回路２１１−２１５の各々も、図３に示されるように、加算パルス発生器２２１−２２５のいずれか一つと連結される。典型的なＰＷＭパルス発生器２００において、データ同期回路２１１−２１５、加算パルス発生器２２１−２２５、及び論理ゲート２３０は、パルス幅変調信号発生セクションとして機能する。入力画素クロック２０１及び画素データ２０６は典型的なＰＷＭパルス発生器２００に入力され、そのＰＷＭパルス発生器２００がＰＷＭ出力信号２３０ａを出力する。いくつかの実施形態において、画素データ２０６は、クロック周期あたり複数ビットのデータから構成される。
【００２８】
図３に示されるように、画素クロック２０１は、ＰＬＬモジュール２４０に入力され、そのＰＬＬモジュールが位相シフトクロック信号２４０ａ−ｄを出力する。各クロック信号２４０ａ−ｄは位相が異なるので、クロック信号２４０ａ−ｄは、位相差クロック信号と呼ばれる。典型的な位相差クロック信号は、位相０クロック２４０ａ、位相９０クロック２４０ｂ、位相１８０クロック２４０ｃ、及び位相２７０クロック２４０ｄを含む。いくつかの実施形態において、ＰＬＬモジュール２４０は、画素クロック２０１の周波数の倍数を周波数とする位相シフトクロック信号を出力する。さらに、いくつかの実施形態において、連続する移送シフトクロック信号間の位相差は、３６０°を位相シフトクロックの数で割った値に等しい。例えば、図３に示されるような４つの移送シフトクロック２４０ａ−ｄを有する典型的なＰＷＭパルス発生器２００において、位相０クロック２４０ａは０°シフトされる一方で、位相９０クロック２４０ｂは移送が９０°シフトされ、位相１８０クロック２４０ｃは移送がさらに９０°シフトされて１８０°にされ、そして、位相２７０クロック２４０ｄは移送がさらに９０°シフトされて２７０°にされる。いくつかの実施形態において、位相シフトクロックは大体４つ程度である。いくつかの実施形態において、ＰＬＬモジュール２４０は、位相ロックループ（「ＰＬＬ」）を用いて実現される。
【００２９】
図３に示されるように、ＰＬＬモジュール２４０は、データ同期回路２１１−２１５に連結される。データ同期回路２１１−２１５は、典型的なＰＷＭ発生器２００のいくつかの実施形態において、画素データ２０６を位相シフトクロック２４０ａ−ｄのいずれか一つに同期することにより同期回路の機能を発揮する。データ同期回路２１１−２１５の各々は、ＰＬＬ２４０からの位相０クロック２４０ａ、及び入力信号としての画素データ２０６を受信する。さらに、データ同期回路２１１−２１２は、データオフセットが０°である加算パルス発生器２２１−２２２にそれぞれ連結されている。データ同期回路２１３−２１５の各々は、画素データ２０６を追加の位相シフトクロック信号の入力に同期させる。例えば、データ同期回路２１４は、位相０クロック信号２４０ａ及び画素データ２０６に加えて、位相１８０クロック２４０ｃをＰＬＬモジュール２４０から入力信号として受信する。データ同期回路２１４は、画素データ２０６を、位相シフト量が１８０°である位相１８０クロック２４０ｃに同期させることができる。同様に、データ同期回路２１３及び２１５は、画素データ２０６を位相９０クロック２４０ｂ及び位相２７０クロック２４０ｄにそれぞれ同期させることができる。
【００３０】
典型的なＰＷＭパルス発生器２００は、画素クロック２０１の０°オフセットを、一次加算パルス発生器２２１の一次出力ドメインとして利用する。いくつかの実施形態において、信号２４０ａのような一次加算パルス発生器２２１への位相シフトクロックの信号入力は、どの２次加算パルス発生器２２２−２２５への入力にもならない。いくつかの実施形態において、データ同期回路２１１−２１５からの出力信号である同期された画素データ２１１ａ−２１５ａは、加算パルス発生器２２１−２２５にそれぞれ入力される。
【００３１】
いくつかの実施形態において、データ同期回路２１１の出力データは、一次加算パルス発生器２２１に入力される。一次加算パルス発生器２２１は、同期された画素データ２１１及び位相０クロック２４０ａを入力信号として受信し、一次加算パルス出力信号２２１ａを発生する。同様に、データ同期回路２１２−２１５の同期された画素データ２１２ａ−２１５ａは、二次加算パルス発生器２２２−２２５にそれぞれ入力される。また、二次加算パルス発生器の各々は、位相０クロック２４０ａ及び位相シフトクロックを入力信号として受信する。例えば、二次加算パルス発生器２２３は、位相０クロック２４０ａ及び位相９０クロック２４０ｂを受信する。二次加算パルス発生器２２１−２２５は、二次加算パルス出力信号２２２ａ−２２５ａをそれぞれ出力する。
【００３２】
加算パルス出力信号２２１ａ−２２５ａは、これらの出力信号に基づいてＰＷＭ出力信号２３０ａが発生される論理ゲート２３０に入力される。いくつかの実施形態において、ＰＷＭ出力信号２３０ａは、クロック周波数の間にパルス幅変調パルスを発生することができるが、そのパルス幅は同一のクロック周期内の対応する画素のビット値に比例する。例えば、０×Ａのビット値に対応するクロック周期において、パルス幅はクロック周期の１０／１６であり、０×１のビット値に対応する周期において、パルス幅はクロック周期の１／１６である。例示された実施形態において、ＰＷＭ出力信号２３０ａは、クロック周期又はその倍数の１／１６の幅だけ増加するように調整される。しかし、図３の回路は、当業者にとり明らかなであるように、より微細な増加幅を発生するように容易に改造可能である。
【００３３】
いくつかの実施形態において、ＰＷＭ論理モジュール１８７は、複数のＰＷＭパルス発生器２００を含む。例えば、ＣＭＹＫプリンタにおいては、４つの色成分の各々について一つずつ−合計４つのＰＷＭパルス発生器２００が使用される。画素データ２０１は各ＰＷＭパルス発生器２００に受信される。いくつかの実施形態において、各ＰＷＭパルス発生器２００のＰＷＭ出力信号は、ＰＬＬ２４０により発生される個別の位相シフトクロック信号（信号２４０ａ−ｄのうちの一つ）に合わせて整列される。例えば、ＰＷＭ論理モジュール１８７は、位相０ＰＷＭパルス発生器、位相９０ＰＷＭ発生器、位相１８０ＰＷＭ発生器、及び位相２７０ＰＷＭパルス発生器を含む。上記例において、各ＰＷＭパルス発生器２００からのＰＷＭ出力信号２３０は、位相領域が相違しており、その位相は互いに均等にシフトされている。例えば、位相０ＰＷＭパルス発生器からのＰＷＭ出力信号、及び位相９０ＰＷＭパルス発生器からのＰＷＭ出力信号は、互いに９０°ずつ位相がシフトされている。同様に、位相９０ＰＷＭパルス発生器のＰＷＭ出力信号、及び位相１８０ＰＷＭパルス発生器のＰＷＭ出力信号は、互いに９０°ずつ位相がシフトされている。いくつかの実施形態において、ＰＷＭ論理モジュール１８７は、４つの位相シフトＰＷＭ出力信号の中からＰＷＭ論理モジュール１８７の最終出力信号として一つの出力信号を選択するためのセレクタ（不図示）をさらに含む。
【００３４】
いくつかの実施形態において、カラーデータ修正モジュールは、単一の画素クロック発生モジュールにより発生された単一の基準ビデオクロック周波数を用いて印刷エンジンを運転させるために、各色成分を処理するため作動されるＰＷＭパルス発生器２００を使用する。いくつかの実施形態において、カラーデータ修正モジュールは、キャリブレーション済みの理想動作ビデオ周波数が単一の基準ビデオ周波数よりも高い場合には、各色成分のビデオデータに画素を追加する。他の実施形態において、カラーデータ修正モジュールは、キャリブレーション済みの理想動作ビデオ周波数が単一の基準ビデオ周波数よりも低い場合には、当該色成分のビデオデータから画素を削除する。
【００３５】
図４は、回路が画素を追加又は削除するためのタイミングチャートを示す。いくつかの実施形態において、画素クロック発生モジュールは、画素クロック４０１を発生する。図４に示されるように、画素クロック４０１は、２０ＭＨｚの基準ビデオ周波数で作動する。他方、ある色成分の画素値（ａ）４１１及び画素値（ｂ）４１７のような画素データは、画素読込みクロック（ａ）４０９及び画素読込みクロック（ｂ）４１５に従って読み込まれる。
【００３６】
いくつかの実施形態において、キャリブレーション済みの理想動作ビデオ周波数と基準ビデオ周波数との差は、画素クロック４０１とキャリブレーション済みの理想画素クロック（不図示）との間の位相誤差を結果的に発生させる。色位置合わせエラーにつながるおそれのある位相誤差の経時的な累積を防止するため、いくつかの実施形態においては、累積位相誤差が、継続的に監視され、誤差カウント４０５を用いて追跡される。例えば、いくつかの実施形態においては、画素読込み理想クロックが基準画素クロックよりも早い場合には、誤差カウント４０５により正の誤差が記録され、そうでない場合には、不の誤差が記録される。いくつかの実施形態では、両方の場面において正の誤差が記録され、誤差の符号（つまり、正又は負）は別途記録される。
【００３７】
いくつかの実施形態において、誤差カウント４０５により記録された累積誤差がそれを超えたときに画素が追加又は削除されるような誤差閾値３０３が設定される。誤差カウント４０５は順次増加するものとして示されているが、実際の増加量は、位相誤差の累積速度、及び位相誤差を計算するために用いられるスキームに依存する。いくつかの実施形態において、誤差閾値４０３は、０．５画素の位相誤差に相当するように設定される。図４に示されるように、誤差閾値４０３は、０×１２３４の１６進数の値として設定される。一般に、誤差カウント４０５の構成によっては様々な他の値が誤差閾値４０３として使用可能である。
【００３８】
いくつかの開示された実施形態に準拠して、図４は、正の累積誤差に応じて画素が追加される第１シナリオ、及び負の累積誤差に応じて画素が削除される第２シナリオを示す。第１シナリオにおいては、画素の挿入をトリガするために挿入画素信号４０７が使用される。いくつかの実施形態では、あるクロック周期において誤差カウント４０５の負の累積誤差が誤差閾値４０３に到達したか、又はこれを超過したときに、挿入画素信号４０７が当該クロック周期の立ち上がりエッジにおいて高くなり、クロック周期を通じて高いままとなる。挿入画素信号４０７が高くされたとき、ＰＷＭパルス発生器２００は、画素読み込みクロック（ａ）４０９において当該クロック周期の画素読込みのトリガとなるパルスをスキップすることにより、画素値（ａ）４１１における当該画素値を２クロック周期にわたり保持させる。例えば、図４に示されるように、画素値０×３がクロック周期３及び４にわたり保持され、それ以降の全ての画素値は１クロック周期だけ遅延されることになる。これには直前の画素と同一画素値の画素を追加するという効果がある。いくつかの実施形態に準拠して、画素を追加した後に、図４に示されるように、誤差カウント４０５がクリアされる（つまり、０にセットされる）。
【００３９】
第２シナリオにおいては、負の累積誤差に対応する画素が削除される。いくつかの実施形態において、画素の削除をトリガするために削除画素信号４１３が使用される。挿入画素信号４０７と同様に、あるクロック周期において誤差カウント４０５の負の累積誤差が誤差閾値４０３に到達したか、又はこれを超過したときに、削除画素信号４１３が当該クロック周期の立ち下がりエッジにおいて高くされる。いくつかの実施形態においては、削除画素信号４１３が高くされたときに、ＰＷＭ論理モジュール１８７が画素読込みクロック（ｂ）４１５において当該クロック周期中に画素の読込みをトリガするパルスを追加することにより、それにより０×４により示される値のような対応するメモリ出力４１７をスキップさせるが、これは、０×４の値に対応するメモリ出力４１７が画素クロック周期３の途中に届くためラッチされないからである。
【００４０】
このことは当該クロック周期における画素読込みクロック（ｂ）４１５が２倍になったことと同等であると考えることができる。図４に示されるように、パルス７２と７３の間隔、及びパルス７３と７４の間隔は、通常の間隔の半分の長さに短縮される。そのため、メモリ出力４１７における第３及び第４のデータ値の両方は、１クロック周期内に「押し込まれる」。画素読込みクロック（ｂ）４１５は、削除画素信号４１３の立ち下がりエッジを受けて元の周波数を再開する
いくつかの実施形態において、画素データがアドレス可能なメモリから読み込まれる場合には、ＰＷＭ論理モジュール１８７は、削除画素信号４１３が高くされた際に読込みアドレスを１ではなく２だけ増加させる。その結果、４番目の画素値０×４が画素値（ｂ）４１９から削除され、画素値０×５が次の画素値となる。いくつかの実施形態に準拠して、画素を削除した後に、誤差カウント４０５がクリアされる（つまり、０にセットされる）。
【００４１】
プリンタ２７０に読み込まれたカラーデータ中の画素を定期的に付加又は削除することにより、周波数差が原因の位相誤差は調整され、予め決められた範囲に制限される。例えば、誤差閾値４０３が０．５画素に設定された場合、位相誤差は（−０．５画素，０．５画素）の範囲に制限される。
【００４２】
図３は画素の挿入及び削除を実施するための電子回路を示しているが、コンピュータ１１０上で稼動するデバイスドライバ又はプリンタ２７０上で稼動するプリプロセッサを用いた方法もまた実現可能である点に留意すべきである。例えば、デバイスドライバは、誤差カウンタにより保持された誤差カウント４０５をモニタし、あるクロック周期において直前の画素を繰り返させることで、画素カウントが予め定義された閾値に到達したときに画素を追加することができる。他の例によると、デバイスドライバは、誤差カウント４０５をモニタし、画素ｏをスキップさせて次の画素を代わりに送信することにより、画素カウントが予め定義された閾値に到達したときに画素を追加することができる。一般に、開示された実施形態はハードウェア、ソフトウェア、ファームウェア、及び／又はこれらの組み合わせによって実施される。
【００４３】
いくつかの実施形態において、画素の一部を追加及び削除することにより位相調整の精度が変更される。例えば、１／４画素が追加又は削除され、かつ、誤差閾値３０３が１／８画素に設定されている場合、位相誤差は（−１／８画素，１／８画素）の範囲に制限される。これらの実施形態は図６及び７に関連して説明される。
【００４４】
図５は、画素位置情報に基づく挿入画素パルスの発生に関する典型的なタイミングチャートを示す。名目上のキャリブレーション済み理想画素クロック３０１は、キャリブレーション済み理想動作ビデオ周波数のことであり、便宜的に示されているにすぎない。（名目上の）キャリブレーション済み理想画素クロック３０１のタイミングは図示された通りである。（名目上の）キャリブレーション済み画素クロック３０１のタイミングを示すタイミングチャートは例示及び説明の目的で示されているにすぎない。プリンタ２７０及びプリンタ２７０の印刷エンジンは、実際の画素クロック３０３に由来する単一の基準周波数を用いて作動する。例えば、名目上のキャリブレーション済み理想画素クロック３０１は２０ＭＨｚである。画素クロック発生モジュールにより発生される実際の画素クロック３０３のタイミングチャートは、単一の基準ビデオクロック周波数を例示している。図４に示される実際の画素クロック３０３のクロック周期のナンバリングは説明の簡略化を目的としている。図５に示されるように、画素データ３０４の値は図中の全期間を通じて０×８である。いくつかの実施形態において、実際の画素クロック３０３の周波数は、名目上のキャリブレーション済み理想画素クロック３０１よりも高くなる。例えば、図５に示されるように、実際の画素クロック３０３の周波数は２２．５ＭＨｚである。図５に示されたクロック周波数は説明用のものであり、主として動作説明を簡略化する上で役立つ。図５に示されるように、実際の画素クロック３０３が合計５のクロック周期を有する場合、名目上の理想画素クロックは合計４．５のクロック周期を有するにすぎない。これは、実際の画素クロック３０３は名目上のキャリブレーション済み理想画素クロック３０１よりも０．５画素だけ先行しており、その時点で右／左の寄せ信号３０７が高くされるからである。
【００４５】
いくつかの実施形態において、右／左の寄せ信号３０７が低いとき（例えば、最初の５つの実際の画素クロック周期の間）、画素出力信号３０９は左寄せされて、実際の画素クロック３０３と位相が等しくされる。右／左の寄せ信号が高くされた後（これは、実際の画素クロック３０３が名目上のキャリブレーション済み理想画素クロック３０１よりも一画素の半分だけ先行する、実際の画素クロック３０３の周期６の開始時に起きる）、画素出力信号３１１は右寄せされ、実際の画素クロック３０３と位相が１８０°ずれることになる。次に、実際のクロック周期１１の開始時のように、実際の画素クロック３０３が名目上のキャリブレーション済み理想画素クロック３０１よりも一画素分先行したとき、右／左の寄せ信号３０７が低くされ、画素出力信号３１１が左寄せされて、再度、実際の画素クロック３０３と位相が等しくされる。いくつかの実施形態において、右／左寄せに加えて、又はその代わりに、図３に関連するＰＷＭパルス発生器２００を用いて中央寄せが行なわれる。
【００４６】
いくつかの実施形態において、実際のクロック周期１１の開始時のように実際の画素クロック３０３が名目上のキャリブレーション済み理想画素クロック３０１よりも丸ごと一クロック周期分先行したとき、実際の画素クロックの一周期分の挿入画素信号３０９がアサートされる。上述のように挿入画素信号及び右／左の寄せ信号の両方を用いることにより、単一の基準ビデオクロックが、名目上のキャリブレーション済み理想画素クロック３０１と同様の方法で、印刷エンジンを作動させるために使用される。いくつかの実施形態において、実際の画素クロック３０３の周波数が名目上のキャリブレーション済み理想画素クロック３０１の周波数よりも低いとき、削除画素信号が同様にアサートされる。例えば、実際の画素クロック３０３が名目上のキャリブレーション済み理想画素信号３０１よりも実際のクロック周期の一周期分遅れているとき、削除画素信号が発生される。
【００４７】
いくつかの実施形態において、カラーデータの位相調整は、図３に示されるような典型的なＰＷＭパルス発生器２００を用いて高精度に実施される。図６は、図３の典型的なＰＷＭパルス発生器２００を用いて、カラーデータに１／４画素を挿入する際のタイミングチャートを示す。いくつかの実施形態において、画素データ５０７は、ｃｌｋ０  ５０５の１／４の周波数で作動する基準読込みクロック５０３に合わせて読み込まれる。いくつかの実施形態において、フリーズ周期信号５０１は、画素読込みクロック周期５０３及び画素データ５０７を、１／４画素に相当するｃｌｋ０の一周期分だけ伸張させるために用いられる。いくつかの実施形態においては、図６に示されるように、フリーズ周期信号５０１が挿入画素信号３０９として発生される。
【００４８】
いくつかの実施形態において、ＰＷＭ出力信号５１９は、一次加算パルス発生器２２１により発生される一時加算出力信号５１１及び５１３、並びに二次加算パルス発生器２２３により発生される、９０°シフトされた二次加算出力信号５２１及び５２３に基づいて発生される。ｃｌｋ０  ５０５及びｃｌｋ９０  ５１５は、それぞれＰＬＬ２４０から発生される位相０クロック信号及び位相９０クロック信号である。画素データ５０７及び画素データ９０  ５１９は、ｃｌｋ０  ５０５及びｃｌｋ９０  ５１５に合わせて整列された位相シフト画素データである。
【００４９】
いくつかの実施形態において、一旦フリーズ周期信号５０１が高くなったら、画素読込みクロック５０３は、フリーズ周期信号５０１が低い状態に戻るまで、対応するクロック周期における画素読込みをトリガするパルスを遅延させる。その結果、画素データ３０７内の対応する画素値は１／４クロック周期だけ長く保持されることになる。例えば、図６に示されるように、画素データ５０７及び画素データ９０  ５１９の両方の画素値である０×５が５／４クロック周期だけ保持され、その後の全ての画素値は１／４クロック周期だけ遅延される。これは画素値０×５の１／４画素を追加したのと同等の効果がある。
【００５０】
一旦フリーズ周期信号が高くなったら、クロックカウンタｃｎｔＣｌｋ０  ５０９及びｃｎｔＣｌｋ９０  ５１７はカウンタ値をもう一クロック周期だけ保持する。いくつかの実施形態において、一次加算パルス発生器２２０及二次加算パルス発生器２２１−２２４は、クロックカウンタのクロック値に応じて加算パルス出力信号を発生する。例えば、図６に示されるように、画素値０×５に対応するカウンタ値３が、クロックカウンタｃｎｔＣｌｋ０  ５０９及びｃｎｔＣｌｋ９０  ５１７の両方で２クロック周期だけ保持される。一加算出力信号Ａ５１１及び一加算出力信号Ｂ５１３は、ｃｌｋ０及び画素データ５０７に基づき、一次加算パルス発生器２２０により発生される。二次加算出力信号Ａ５２１及び一次加算出力信号Ｂ５２３は、ｃｌｋ９０及び画素データ９０  ５１９に基づき、二次加算パルス発生器２２２により発生される。
【００５１】
一次及び二次加算出力信号Ａ５２５は、一次加算出力信号Ａ５１１及び二次加算出力信号Ａ５２１に基づき発生される。同様に、一次及び二次加算出力信号Ｂ５２７は、一次加算出力信号Ａ５１３及び二次加算出力信号Ａ５２３に基づいて発生される。いくつかの実施形態において、一次及び二次加算出力信号Ａ５２５は（第１、第３、第５画素のような）奇数の画素カウントと関連付けられ、一次及び二次加算出力信号Ｂ５２７は（第２、第４、第６画素のような）偶数の画素カウントと関連付けられる。例えば、一次及び二次加算出力信号Ａ５２５における第１パルスの幅は、第１画素値０×Ｄの倍数である１３／１６画素であり、第２パルスの幅は、第３画素０×１の倍数である１／１６画素である。
【００５２】
図７は、本発明のいくつかの実施形態に係る図３の典型的なＰＷＭパルス発生器２００を用いて、カラーデータに１／１６画素を挿入するためのタイミングチャートを示す。画素値６０１は、画素クロック６０１に従ってＰＷＭパルス発生器２００に読み込まれる。いくつかの実施形態において、ＰＬＬモジュール２４０は入力画素クロック６０１をシフトさせ、位相がシフトされたクロック信号ｃｌｋ０  ６０５、ｃｌｋ９０  ６０９、ｃｌｋ１８０  ６１３、及びｃｌｋ２７０  ６１を出力する。いくつかの実施形態において、位相がシフトされたクロック信号の周波数は、入力画素クロック６０１の周波数の倍数である。図７に示されるように、ｃｌｋ０  ６０５、ｃｌｋ９０  ６０９、ｃｌｋ１８０  ６１３、及びｃｌｋ２７０  ６１７の各々の周波数は入力画素クロック６０１の周波数の４倍である。
【００５３】
いくつかの実施形態において、ＰＷＭ画素出力信号である画素−出力信号０  ６０７、画素−出力信号９０  ６１１、画素−出力信号１８０  ６１５、及び画素０−出力信号２７０  ６１９は、それぞれ、位相０ＰＷＭパルス発生器、位相９０ＰＷＭパルス発生器、位相１８０ＰＷＭパルス発生器、及び位相２７０パルス発生器により発生される。各ＰＷＭ画素出力信号は、所定の位相領域の範囲内にある。例えば、ＰＷＭ画素出力信号６０７、６１１、６１５、及び６１９は、それぞれ０度領域、９０度領域、１８０度領域、及び２７０度領域に属する。ＰＷＭ論理モジュール１８７は、ＰＷＭ画素出力信号６０７、６１１、及び６１９の一つとして画素出力信号６２３を出力する。
【００５４】
いくつかの実施形態においては、画素出力信号６２３を一の位相領域から他の位相領域にシフトさせることにより、画素の一部分が画素データに挿入されるか、又は画素データから削除される。例えば、画素出力信号６２３を９０度領域から１８０度領域にシフトさせることにより、１／１６画素が挿入される。いくつかの実施形態において、位相シフト信号６２１は、９０度の領域シフトを引き起こすパルスを含む。いくつかの実施形態において、位相シフト信号６２１は、図４に係る挿入画素信号３０９として発生される。図７に示されるように、９０度の位相シフトパルスの前に、画素出力信号６２３が９０度領域において画素−出力信号９０  ６０９と一致する。９０度の位相シフトパルスの立ち上がりエッジを受けて、画素出力信号４２３は、１８０度領域において画素−出力１８０  ６１１の画素出力信号と一致するようにシフトされる。
【００５５】
いくつかの実施形態において、１／１６画素の倍数を挿入することにより、より大きな位相調整が実現される。例えば、本来は０度領域において画素−出力信号０  ６０７に一致する画素出力信号４２３に１／４画素を挿入するために、画素出力信号４２３が、先ず、一のクロック周期において０度領域から１８０度領域に１／１６画素だけシフトされ、その後に、次のクロック周期において１８０度領域から２７０度領域にさらに１／１６画素だけシフトされ、最後に、２７０度領域から０度領域にさらに１／１６画素だけシフトされる。いくつかの実施形態において、最後の１／１６画素のシフトは、２７０度領域から０度領域に戻すために３／１６画素だけシフトさせ、さらに画素出力信号４２３を１／４画素だけシフトさせることにより実現される。
【００５６】
本発明の他の実施形態は、本明細書の検討及びここに開示された発明の実施を通じて当業者にとり自明である。本明細書及び実施例は説明用のものとして考慮されることが意図されており、本発明の真の範囲及び精神は以下のクレームにより示唆されるものである。
【図３】
2010252304.tif 000003
【図４】
2010252304.tif 000004
【図５】
2010252304.tif 000005
【図６】
2010252304.tif 000006
【図７】
2010252304.tif 000007
【図１】
2010252304.tif 000008
【図２】
2010252304.tif 000009
【外国語明細書】
2010252304000001.pdf
2010252304000002.pdf
2010252304000003.pdf
2010252304000004.pdf