【事件の表示】
　特許第６７８７１４３号発明「電力変換装置および電源装置」の特許異議申立事件について，次のとおり決定する。
【結　論】
　特許第６７８７１４３号の請求項１−４，６，１１に係る特許を維持する。
【理　由】
第１　手続の経緯
　特許第６７８７１４３号の請求項１−４，６，１１に係る特許についての出願は，平成２９年１月１３日に出願され，令和２年１１月２日にその特許権の設定登録がされ，同年１１月１８日に特許掲載公報が発行された。その後，その特許に対し，令和３年４月２８日に特許異議申立人　角田　朗は，特許異議の申立てを行った。
第２　本件発明
　特許第６７８７１４３号の請求項１ないし４，６，１１に係る発明（以下，「本件発明１」ないし「本件発明４」，「本件発明６」，「本件発明１１」という。）は，それぞれ，その特許請求の範囲の請求項１ないし４，６，１１に記載された事項により特定される次のとおりのものである。
「【請求項１】
　正側電源入力端子および負側電源入力端子の間に順次直列に接続された第１スイッチおよび第２スイッチと、
　正側電源出力端子および前記正側電源入力端子の間に順次直列に接続された第１ダイオードおよび第２ダイオードと、
　前記正側電源出力端子および負側電源出力端子の間に接続された第１キャパシタと、
　前記第１ダイオードおよび前記第２ダイオードの間の第１端子と前記第１スイッチおよび前記第２スイッチの間の第２端子との間に接続された第２キャパシタと、
　前記第１端子および前記第２端子の間に接続された第３キャパシタと、
　を備え、
　前記第１端子および前記第２端子の間における、前記第３キャパシタを通る配線インダクタンスは、前記第２ダイオードおよび前記第１スイッチを通る配線インダクタンスおよび前記第２キャパシタを通る配線インダクタンスよりも小さい、
　電力変換装置。
【請求項２】
　前記第３キャパシタは、前記第２キャパシタよりも容量が小さい請求項１に記載の電力変換装置。
【請求項３】
　前記第１端子および前記第２端子の間における、前記第２ダイオードおよび前記第１スイッチを通る配線インダクタンスは、前記第２キャパシタを通る配線インダクタンスよりも小さい請求項１または２に記載の電力変換装置。
【請求項４】
　前記第３キャパシタは、前記第２キャパシタと比較してＥＳＬ（等価直列インダクタンス）が小さい請求項１から３のいずれか一項に記載の電力変換装置。」
「【請求項６】
　前記第２ダイオードの正側および前記第１スイッチの負側の間に接続された第４キャパシタを更に備える請求項１から５のいずれか一項に記載の電力変換装置。」
「【請求項１１】
　前記第１ダイオードの正側および前記第２スイッチの負側の間に接続された第５キャパシタを更に備える請求項１から１０のいずれか一項に記載の電力変換装置。」
第３　申立理由の概要
１　申立理由１（進歩性）
　請求項１−４，６，１１に係る発明は，下記の甲第１号証に記載の発明，及び甲第２号証ないし甲第７号証に記載された周知の技術に基づいて，当業者が容易に発明をすることができたものである。（特許異議申立書１６頁１３行−２１頁１３行）　
２　申立理由２（明確性） 
　請求項１，３の端子間のインダクタンスの大小関係の記載が不明確であるので，請求項１，３，及び，請求項１，３に従属する請求項４，６，１１の記載は明確でない。（特許異議申立書２１頁１４行−２２頁１０行）
６　証拠
　甲第１号証：国際公開第２０１６／１２５２５５号
　甲第２号証：特開２０１５−１３６２２５号公報
　甲第３号証：特開２０１１−１７７００５号公報
　甲第４号証：特開２０１４−０３０２８６号公報
　甲第５号証：Application Note AN-7006，SEMICRON，２００８年３月１７日
　甲第６号証：富士　ＩＧＢＴ　モジュール　アプリケーション　マニュアル，富士電機株式会社，２０１５年３月 
　甲第７号証：F.Krach　他５名，“Silicon integrated RC snubbers for applications up to 900V with reduced mechanical stress and high manufacturability”，IEEE，２０１６年６月　 
　
第４　甲第１号証ないし甲第７号証の記載
１　甲第１号証
（１）甲第１号証には，図面とともに以下の各記載がある（なお，下線は当審で付与した。以下，同じ）。
Ａ　「[0012] 　
電力変換装置２０は
商用電源５０に接続される整流器１と、昇圧回路であるマルチレベルチョッパ回路２（以下「ＭＬＣ回路２」と称する。）と、ＭＬＣ回路２の出力間に接続された平滑コンデンサ３と、平滑コンデンサ３の両極間に接続されたインバータ回路４と、制御回路５と、ＭＬＣ駆動回路６と、インバータ駆動回路７とを備えている
Ｂ　「[0018] 　次に、図２を参照して、
ＭＬＣ回路２を構成する
半導体モジュール
図２は
ＭＬＣ回路２の
半導体モジュール１１の概略図である
図２に示すように、半導体モジュール１１は、直列に接続された第１スイッチング素子Ｔｒ１及び第２スイッチング素子Ｔｒ２と、第１ダイオードＤ１及び第２ダイオードＤ２と、第１スイッチング素子Ｔｒ１に並列接続された第１環流ダイオードＲＤ１と、第２スイッチング素子Ｔｒ２に並列接続された第２還流ダイオードＲＤ２とを備えた昇圧モジュール１１Ａを有している
[0019] 　そして、
半導体モジュール１１は、第１スイッチング素子Ｔｒ１のコレクタ側である第１ダイオードＤ１と第２ダイオードＤ２との間から引き出され、中間コンデンサＣｆの一端が接続される第１容量端子ａと、第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２との間から引き出され、中間コンデンサＣｆの他端が接続される第２容量端子ｂと、を有している
さらに、半導体モジュール１１は、第１ダイオードＤ１のカソード側から引き出された第１負荷側端子ｄと、第２還流ダイオードＲＤ２のアノード側から引き出された第２負荷側端子ｅとを有している。また、半導体モジュール１１は、第２ダイオードＤ２と第１スイッチング素子Ｔｒ１との間から引き出され、リアクトルＬの一端が接続される一端側誘導端子ｃを有している
Ｃ　「【図１】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
Ｄ　「【図２】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
Ｅ　「【図３】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
Ｆ　上記Ａの段落[0012]には，“商用電源５０に接続される整流器１と，昇圧回路であるマルチレベルチョッパ回路２（以下「ＭＬＣ回路２」と称する。）と，ＭＬＣ回路２の出力間に接続された平滑コンデンサ３と，平滑コンデンサ３の両極間に接続されたインバータ回路４と，制御回路５と，ＭＬＣ駆動回路６と，インバータ駆動回路７とを備えている電力変換装置２０”が記載されている。
Ｇ　上記Ｂの段落[0018]及び図２（上記Ｄ）には，“ＭＬＣ回路２を構成するＭＬＣ回路２を構成する半導体モジュールであって，半導体モジュール１１は，以下の順で直列に接続される，第１ダイオードＤ１，第２ダイオードＤ２，第１スイッチング素子Ｔｒ１，第２スイッチング素子Ｔｒ２と，第１スイッチング素子Ｔｒ１に並列接続された第１環流ダイオードＲＤ１と，第２スイッチング素子Ｔｒ２に並列接続された第２還流ダイオードＲＤ２とを備えた昇圧モジュール１１Ａを有”することが記載されている。
Ｈ　上記Ｂの段落[0019]には，“半導体モジュール１１は，第１スイッチング素子Ｔｒ１のコレクタ側である第１ダイオードＤ１と第２ダイオードＤ２との間から引き出され，中間コンデンサＣｆの一端が接続される第１容量端子ａと，第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２との間から引き出され，中間コンデンサＣｆの他端が接続される第２容量端子ｂと，を有し，さらに，半導体モジュール１１は，第１ダイオードＤ１のカソード側から引き出された第１負荷側端子ｄと，第２還流ダイオードＲＤ２のアノード側から引き出された第２負荷側端子ｅとを有し，また，半導体モジュール１１は，第２ダイオードＤ２と第１スイッチング素子Ｔｒ１との間から引き出され，リアクトルＬの一端が接続される一端側誘導端子ｃを有”することが記載されている。
Ｉ　図１（上記Ｃ）及び図２（上記Ｄ）によれば，“整流器１の正極側がリアクトルＬの他端に接続され，整流器１の負極側が第２負荷側端子ｅに接続されて”いることが看取できる。
Ｊ　また，図１（上記Ｃ）及び図２（上記Ｄ）によれば，“平滑コンデンサ３は，第１負荷側端子ｄと第２負荷側端子ｅの間に接続されている”ことが看取できる。
（２）上記ＡないしＪの記載内容（特に，下線部を参照）からすると，甲第１号証には，次の発明（以下，「甲１発明」という。）が記載されている。
「商用電源５０に接続される整流器１と，昇圧回路であるマルチレベルチョッパ回路２（以下「ＭＬＣ回路２」と称する。）と，ＭＬＣ回路２の出力間に接続された平滑コンデンサ３と，平滑コンデンサ３の両極間に接続されたインバータ回路４と，制御回路５と，ＭＬＣ駆動回路６と，インバータ駆動回路７とを備えている電力変換装置２０であって，
　ＭＬＣ回路２を構成するＭＬＣ回路２を構成する半導体モジュールであって，
　半導体モジュール１１は，以下の順で直列に接続される，第１ダイオードＤ１，第２ダイオードＤ２，第１スイッチング素子Ｔｒ１，第２スイッチング素子Ｔｒ２と，第１スイッチング素子Ｔｒ１に並列接続された第１環流ダイオードＲＤ１と，第２スイッチング素子Ｔｒ２に並列接続された第２還流ダイオードＲＤ２とを備えた昇圧モジュール１１Ａを有し．
　半導体モジュール１１は，第１スイッチング素子Ｔｒ１のコレクタ側である第１ダイオードＤ１と第２ダイオードＤ２との間から引き出され，中間コンデンサＣｆの一端が接続される第１容量端子ａと，第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２との間から引き出され，中間コンデンサＣｆの他端が接続される第２容量端子ｂと，を有し，さらに，半導体モジュール１１は，第１ダイオードＤ１のカソード側から引き出された第１負荷側端子ｄと，第２還流ダイオードＲＤ２のアノード側から引き出された第２負荷側端子ｅとを有し，また，半導体モジュール１１は，第２ダイオードＤ２と第１スイッチング素子Ｔｒ１との間から引き出され，リアクトルＬの一端が接続される一端側誘導端子ｃを有し，
　整流器１の正極側がリアクトルＬの他端に接続され，整流器１の負極側が第２負荷側端子ｅに接続されており，
　平滑コンデンサ３は，第１負荷側端子ｄと第２負荷側端子ｅの間に接続されている，
電力変換装置２０。」
２　甲第２号証
（１）甲第２号証には，図面とともに以下の各記載がある。
Ａ　「【００２４】
　電圧コンバータ回路３の出力側（電圧コンバータ回路の出力側とインバータ回路４ａ、４ｂの入力側の間）には、第１平滑コンデンサＣ１と第２平滑コンデンサＣ２が並列に接続されている。回路上は、第１平滑コンデンサＣ１と第２平滑コンデンサＣ２と分けて記述する必要がないが、後述するようにハードウエアとして平滑コンデンサを２個のユニット（第１コンデンサユニット３１と第２コンデンサユニット３２）で構成するため、これに合わせて回路図上でも２個のコンデンサで表している。第１平滑コンデンサＣ１と第２平滑コンデンサＣ２は、電圧コンバータ回路３が出力する電流の脈動を抑制するために挿入されている。
【００２５】
　符号３１が示す破線が、第１平滑コンデンサＣ１のハードウエアに相当する。第１平滑コンデンサＣ１は、大きな容量を確保するために複数のコンデンサ素子を並列して実現される。第１平滑コンデンサＣ１を実現する複数のコンデンサ素子を収容したユニットを第１コンデンサユニット３１と称する。
【００２６】
　符号３２が示す破線が、第２平滑コンデンサＣ２のハードウエアに相当する。第１平滑コンデンサＣ１と同様に、第２平滑コンデンサＣ２も複数のコンデンサ素子を並列して実現される。第２平滑コンデンサＣ２を実現する複数のコンデンサ素子を収容したユニットを第２コンデンサユニット３２と称する。」
Ｂ　「【００３９】
　上記の導電経路の長さの相違により、次の利点が得られる。
コンデンサとスイッチング素子の間に発生する寄生インダクタンスは、その導電距離が短いほど小さくなる。実施例の電力変換器２では、スイッチング素子Ｔ７、Ｔ８から第１平滑コンデンサＣ１までの導電経路がスイッチング素子Ｔ７、Ｔ８から第２平滑コンデンサＣ２までの導電経路より短い。そのため、スイッチング素子Ｔ７、Ｔ８と第１平滑コンデンサＣ１との間の寄生インダクタンスは、スイッチング素子Ｔ７、Ｔ８と第２平滑コンデンサＣ２との間の寄生インダクタンスより小さくなる。第１、第２平滑コンデンサＣ１、Ｃ２はともにスイッチング素子Ｔ７、Ｔ８の直列回路と並列に接続されているが、極めて高周波のサージ電圧（サージ電流）は、寄生インダクタンスの小さい第１平滑コンデンサＣ１に集中して流れる。別言すれば、サージ電圧（サージ電流）は、第１平滑コンデンサＣ１で吸収される。即ち、第１平滑コンデンサＣ１がスナバコンデンサの役割を果たす
Ｃ　「
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
３　甲第３号証
　甲第３号証には，図面とともに以下の各記載がある。
Ａ　「【００２９】
　インバータ回路１０（スイッチング装置）は、バッテリＢ１の出力する直流電圧を３相交流電圧に変換する回路である。インバータ回路１０は、平滑コンデンサ１００と、ＦＥＴ１０１ａ〜１０１ｆ（半導体スイッチング素子）と、スナバ回路１０２とを備えている。」
Ｂ　「【００４４】
　加えて、第１実施形態によれば、
サージ電圧は、経路ｒ２のインダクタンスＬｒ２の大きさに依存する。例えば、半導体スイッチング装置の浮遊インダクタンスは、
数十ｎＨ程度である。スナバ回路の接続位置を工夫し、経路ｒ２のインダクタンスＬｒ２を１０ｎＨ以下に抑えることで、サージ電圧を確実に抑えることができる
Ｃ　「【図２】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
４　甲第４号証
　甲第４号証には，図面とともに以下の各記載がある。
Ａ　「【００２６】
　また、チョークコイル２のもう一方の端子には、配線２ａを介して、第１の平滑コンデンサ４１が接続されている。この第１の平滑コンデンサ４１と並列に、スナバコンデンサ５１と、スナバコンデンサ５２と、パワーモジュール３が、電力線３ａを介して接続されている。電力線３ａは、接続点Ａから接続点Ｃまでの部分を示す。なお。接続点Ａと接続点Ｂと接続点Ｃは同電位である。電力線３ａと第１の平滑コンデンサ４１とは、配線４１ｃで接続されている。配線４１ｃは、第１の平滑コンデンサ４１から接続点Ａまでの線である。」
Ｂ　「【００３１】
　本実施の形態１の電力変換装置では、周波数特性の異なる２種類のコンデンサである第１の平滑コンデンサ４１と第２の平滑コンデンサ４２とが、並列接続されて構成されている。第１の平滑コンデンサ４１は、例えば、本実施の形態１の場合、電解コンデンサで構成される。第２の平滑コンデンサ４２は、例えば、本実施の形態１の場合、フィルムコンデンサで構成される。なお、第１の平滑コンデンサ４１と第２の平滑コンデンサ４２自体は、それぞれが同じ特性のコンデンサを並列または直列に接続した集合体となっている場合も含まれる。例えば、
本実施の形態１では、第２の平滑コンデンサ４２は、スナバコンデンサ５１とスナバコンデンサ５２を並列に接続した集合体となっている
【００３２】
　ここで、第１の平滑コンデンサ４１と第２の平滑コンデンサ４２との静電容量の大小関係について説明する。第１の平滑コンデンサ４１の静電容量（Ｃ１）は、第２の平滑コンデンサ４２の静電容量（Ｃ２）よりも大きく設定されている（Ｃ１＞Ｃ２）。これは、第１の平滑コンデンサ４１の小型化を実現するためであり、一般的に、フィルムコンデンサやセラミックコンデンサと比較して、電解コンデンサは体積あたりの静電容量が大きく、必要とされる静電容量に対してコンデンサ体積を小さくすることができる。そのため、第１の平滑コンデンサ４１には電解コンデンサを用い、第２の平滑コンデンサ４２にはフィルムコンデンサやセラミックコンデンサを用いる。」
Ｃ　「【００３４】
　また、
第１の平滑コンデンサ４１とパワーモジュール３とを接続するための配線４１ｃは、チョークコイル２と第１の平滑コンデンサ４１とを接続する配線２ａと、パワーモジュール３と第２の平滑コンデンサ４２とを接続する配線４２ｃとに対し、配線インダクタンスを大きく設定する
配線４１ｃは、第１の平滑コンデンサ４１から接続点Ａまでの配線である。配線２ａは、チョークコイル２から第１の平滑コンデンサ４１までの配線である。配線４２ｃは、スナバコンデンサ５１から接続点Ａまでの配線である。また、同様に、もう１つの配線４２ｃは、スナバコンデンサ５２から接続点Ｃまでの配線である
Ｄ　「【図１】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
５　甲第５号証
甲第５号証には，図面とともに以下の各記載がある。
Ａ　「容量は
スイッチオフ時のスパイク電圧が十分に抑制される様に
容量のみではなく、
コンデンサの低インダクタンス構造も重要です
コンデンサの端子と内部接続間のループによって生じる残留インダクタンスは、Fig. 2 の最初のスパイク電圧 V2 の要因です
低自己インダクタンスは、IGBTモジュールの端子に直接ネジ止めする幅広の平らな端子を有するコンデンサの使用により、実現出来ます。
コンデンサは端子が可能な限り小さい領域を囲む様な、又、内部配線がないコンデンサのコイルに直接接続される様な構造にしなければなりません
Ｂ　「
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
Ｃ　「
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
６　甲第６号証
甲第６号証には，図面とともに以下の各記載がある。
Ａ　「以下になることを確認願います。もしサージ電圧が素子耐圧を超える時は下記に記載のサージ電圧対策を 実施してください。
●RG を大きくする
●
回路インダクタンスを低減する
●スナバ回路を強化する 
●CGE を付加する 
●アクティブクランプ回路を付加する」（４−１２頁５−１１行）
Ｂ　「
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
７　甲第７号証
　甲第７号証には，図面とともに以下の各記載がある（当審訳は，特許異議申立人による抄訳文を参考にした。）。
Ａ　「Introduction
Passive snubber networks are especially needed in fast switching power modules to prevent overvoltage from hard switching and to minimize electromagnetic interference [1]. In a half-bridge circuit as shown in Fig. 1(a) dissipative RC snubber networks are beneficial over single pulse capacitors as they do not generate a resonant pole in the impedance spectrum, which can be seen in Fig. 1(b). As only a small capacitance (e.g. 4 nF) is needed to reduce the overvoltage (Fig. 1(c)), a monolithically integrated RC snubber can be realized on a silicon chip and packaged directly on the power module substrate. An improved module performance was already demonstrated for chip snubbers with 200 V operating voltage [2]. This work shows how the device design was enhanced for high manufacturability and reliable operations in a voltage range from 600 V to 900 V.」
（当審訳：
パッシブスナバ回路網は，ハードスイッチングによる過電圧を防ぎ，電磁干渉を最小限に抑えるために，高速スイッチングパワーモジュールで特に必要である
Ｂ　「
Fig. 1.The passive network of a half-bridge circuit (a) shows different impedance characteristics (b) depending on the used snubber capacitor. LTspice simulations in (c) show that a 4 nF, 4 Ω RC snubber can drastically reduce the overvoltage compared to a circuit without a snubber network.」
（当審訳：図1．ハーフブリッジ回路のパッシブ回路網（ａ）は，使用するスナバコンデンサに応じて異なるインピーダンス特性（ｂ）を示す。（ｃ）に示したLTspiceシミュレーションは，４ｎＦ，４ΩのＲＣスナバが，スナバ回路のない回路と比較して過電圧を大幅に低減できることを示している。）
第５　当審の判断
１　取消理由１（進歩性）について
（１）本件発明１について
ア　対比・判断
　本件発明１と甲１発明とを対比する。
Ａ　甲１発明の「一端側誘導端子ｃ」は，「他端」に「整流機１の正極側に接続され」る「リアクトルＬ」の「一端」に接続され，「整流機１」は「商用電源５０に接続される」ものであるから，本件発明１の「正側電源入力端子」に相当する。
　また，甲１発明の「第２負荷側端子ｅ」は，「整流機１の負極側に接続され」るものであるから，本件発明１の「負側電源入力端子」に相当する。
　そして，甲１発明は「第１ダイオードＤ１，第２ダイオードＤ２，第１スイッチング素子Ｔｒ１，第２スイッチング素子Ｔｒ２」がこの「順で直列に接続され」るものであって，さらに，「第２ダイオードＤ２と第１スイッチング素子Ｔｒ１との間から引き出され」る「一端側誘導端子ｃ」と，「第２スイッチング素子Ｔｒ２に並列接続された」「第２還流ダイオードＲＤ２のアノード側から引き出された第２負荷側端子ｅとを有」するものであるから，甲１発明の「第１スイッチング素子Ｔｒ１，第２スイッチング素子Ｔｒ２」は，「一端側誘導端子ｃ」および「第２負荷側端子ｅ」の間に順次直列に接続されているといえる。
　したがって，甲１発明の「第１スイッチング素子Ｔｒ１」及び「第２スイッチング素子Ｔｒ２」は，本件発明１の「正側電源入力端子および負側電源入力端子の間に順次直列に接続された第１スイッチおよび第２スイッチ」に相当する。
Ｂ　また，甲１発明は，「第１ダイオードＤ１のカソード側から引き出された第１負荷側端子ｄ」と，「第２スイッチング素子Ｔｒ２に並列接続された」「第２還流ダイオードＲＤ２のアノード側から引き出された第２負荷側端子ｅとを有」するものであるから，「第１ダイオードＤ１，第２ダイオードＤ２，第１スイッチング素子Ｔｒ１，第２スイッチング素子Ｔｒ２」は，「第１負荷側端子ｄ」と「第２負荷側端子ｅ」の間に順次直列に接続されているといえる。
　また，甲１発明の「第２負荷側端子ｅ」は，上記Ａで検討したように，負極側の端子であるから，甲１発明の「第１負荷側端子ｄ」は正極側の端子といえる。
　してみると，甲１発明の「第１負荷側端子ｄ」は，本件発明１の「正側電源出力端子」に相当する。
　そして，甲１発明では「一端側誘導端子ｃ」が「第２ダイオードＤ２と第１スイッチング素子Ｔｒ１との間から引き出され」るものであるから，甲１発明の「第１ダイオードＤ１」及び「第２ダイオードＤ２」は，「正側電源出力端子および前記正側電源入力端子の間に順次直列に接続された第１ダイオードおよび第２ダイオード」に相当する。
Ｃ　甲１発明の「平滑コンデンサ３」は，「ＭＬＣ回路２の出力間」の「第１負荷側端子ｄと第２負荷側端子ｅの間に接続されている」ものである。
　してみると，甲１発明の「第２負荷側端子ｅ」は，本件発明１の「負側電源出力端子」に相当し，上記Ｂの点も踏まえると，甲１発明の「平滑コンデンサ３」は，本件発明１の「前記正側電源出力端子および負側電源出力端子の間に接続された第１キャパシタ」に相当する。
Ｄ　甲１発明の「第１容量端子ａ」は，「第１ダイオードＤ１と第２ダイオードＤ２との間から引き出され」，また，「第２容量端子ｂ」は，「第１スイッチング素子Ｔｒ１と第２スイッチング素子Ｔｒ２との間から引き出され」るものであるから，各々，本件発明１の「前記第１ダイオードおよび前記第２ダイオードの間の第１端子」，「前記第１スイッチおよび前記第２スイッチの間の第２端子」に相当する。
　そして，甲１発明の「中間コンデンサＣｆ」は，「一端が」「第１容量端子ａ」に，「他端が」「第２容量端子ｂ」に接続されるものであるから，本件発明１の「前記第１ダイオードおよび前記第２ダイオードの間の第１端子と前記第１スイッチおよび前記第２スイッチの間の第２端子との間に接続された第２キャパシタ」に相当する。
Ｅ　甲１発明の「電力変換装置２０」は，「第１スイッチング素子Ｔｒ１」，「第２スイッチング素子Ｔｒ２」，「第１ダイオードＤ１」，「第２ダイオードＤ２」，「平滑コンデンサ３」，「中間コンデンサＣｆ」を備えるものであるから，甲１発明と本件発明１は，後記の点で相違するものの，“第１スイッチおよび第２スイッチと，第１ダイオードおよび第２ダイオードと，第１キャパシタと，第２キャパシタと，を備える，電力変換装置”の点では共通する。
　したがって，本件発明１と甲１発明との間には，以下の一致点と相違点とがある。
〈一致点〉
「正側電源入力端子および負側電源入力端子の間に順次直列に接続された第１スイッチおよび第２スイッチと，
　正側電源出力端子および前記正側電源入力端子の間に順次直列に接続された第１ダイオードおよび第２ダイオードと，
　前記正側電源出力端子および負側電源出力端子の間に接続された第１キャパシタと，
　前記第１ダイオードおよび前記第２ダイオードの間の第１端子と前記第１スイッチおよび前記第２スイッチの間の第２端子との間に接続された第２キャパシタと，
　を備える，
　電力変換装置。」 
＜相違点＞
　本件発明１では,「前記第１端子および前記第２端子の間に接続された第３キャパシタ」を備えており，さらに，「前記第１端子および前記第２端子の間における、前記第３キャパシタを通る配線インダクタンスは、前記第２ダイオードおよび前記第１スイッチを通る配線インダクタンスおよび前記第２キャパシタを通る配線インダクタンスよりも小さい」のに対して，甲１発明では,そのようなキャパシタを備えておらず，さらに，インダクタンスに関してその旨の特定がされていない点。
イ　判断
　上記相違点について検討する。
　甲第２〜４号証に記載されるように，直列に接続された２つのスイッチング素子によるサージ電圧を抑えるために，２つのスイッチング素子と並列に設けられる平滑コンデンサ以外に，この平滑コンデンサと２つのスイッチング素子との間のインダクタンスよりスイッチング素子との間のインダクタンスが小さくなるいわゆるスナバコンデンサを，２つのスイッチング素子と並列に設けることは周知の技術である。
　しかしながら，甲１発明は，直列に接続された「第１ダイオードＤ１，第２ダイオードＤ２，第１スイッチング素子Ｔｒ１，第２スイッチング素子Ｔｒ２」の４つのスイッチング素子を備えるものであるから，２つのスイッチング素子によるサージ電圧を抑制するための上記の周知の技術の適用が，当業者にとって容易に想到し得ることとはいえない。
　また，仮に，甲１発明の直列に接続される「第２ダイオードＤ２」と「第１スイッチング素子Ｔｒ１」と，これらに並列に接続される「平滑コンデンサ３」に対して周知の技術を適用しても，周知の技術は，平滑コンデンサと２つのスイッチング素子との間のインダクタンスよりスナバと２つのスイッチング素子との間のインダクタンスを小さくするものであって，上記相違点の「第２ダイオードＤ２」と「第１スイッチング素子Ｔｒ１」の両端の端子である「前記第１端子および前記第２端子の間における、前記第３キャパシタを通る配線インダクタンス」を，「前記第２ダイオードおよび前記第１スイッチを通る配線インダクタンスおよび前記第２キャパシタを通る配線インダクタンスよりも小さ」くするものとはならない。
　さらに，インダクタンスに関して，甲第５号証及び甲第６号証には，スナバコンデンサとスイッチング素子の間の配線を最短にすることが記載されているが，直列接続される「第２ダイオードＤ２」と「第１スイッチング素子Ｔｒ１」の両端の端子である「前記第１端子および前記第２端子の間における、前記第３キャパシタを通る配線インダクタンス」を，「前記第２ダイオードおよび前記第１スイッチを通る配線インダクタンス」よりも小さくするものはない。
　また，特許異議申立人は特許異議申立書において，「また、甲第７号証の図１（ａ）に、スナバコンデンサＣｐ（第３キャパシタに対応）の寄生インダクタンスＬｐ＝３ｎＨが、デバイス経路の配線インダクタンスＬｍｏｄ＝５ｎＨおよび中間コンデンサＣＤＣ（第２キャパシタに対応）の配線インダクタンス２５＋２６ｎＨより小さいことが記載されている。」と主張している（特許異議申立書１８頁１２−１６行）。しかしながら，甲第７号証においては，図１（ａ）の「Ｌｐ」，「Ｌｍｏｄ」，「Ｌpar」が具体的に何を示しているかは記載されておらず，「Ｌｐ」がスナバコンデンサＣｐ（第３キャパシタに対応）の寄生インダクタンスを示すか，スナバコンデンサＣｐの寄生インダクタンスと配線を併せたインダクタンスを示すのか，スナバコンデンサＣｐが設けられている配線のインダクタンスを示すのか不明であって，同様に，「Ｌｍｏｄ」，「Ｌpar」が具体的にどのようなインダクタンスを示しているか不明であるから，上記主張を採用することはできない。
　したがって，本件発明１は，甲１発明及び甲第２号証ないし甲第７号証に記載の周知の技術に基づいて，当業者が容易に発明をすることができたものであるということはできない。
（２）本件発明２−４，６，１１について
　本件発明２−４，６，１１は，本件発明１の発明特定事項を全て含むものであるから，本件発明１と同様の理由により，本件発明２−４，６，１１は，甲１発明及び甲第２号証ないし甲第７号証に記載の周知の技術に基づいて，当業者が容易に発明をすることができたものであるということはできない
　
（３）まとめ
　以上のとおり，本件発明１−４，６，１１は，甲１発明及び甲第２号証ないし甲第７号証に記載の周知の技術に基づいて，当業者が容易に発明をすることができたものであるということはできない。
　
２　申立理由２（明確性）について
　請求項１の「前記第１端子および前記第２端子の間における、前記第３キャパシタを通る配線インダクタンスは、前記第２ダイオードおよび前記第１スイッチを通る配線インダクタンスおよび前記第２キャパシタを通る配線インダクタンスよりも小さい」なる記載は，「前記第１端子および前記第２端子の間における」，「前記第３キャパシタを通る配線インダクタンス」が，「前記第１端子および前記第２端子の間における」，「前記第２ダイオードおよび前記第１スイッチを通る配線インダクタンスおよび前記第２キャパシタを通る配線インダクタンスよりも小さい」ことを規定することは明らかであって，第三者に不測の不利益を及ぼすほどに明確でないとまではいえない。
　同様に，請求項３の「前記第１端子および前記第２端子の間における、前記第２ダイオードおよび前記第１スイッチを通る配線インダクタンスは、前記第２キャパシタを通る配線インダクタンスよりも小さい」なる記載も，同様に，インダクタンスの大小を規定していることは明らかであって，第三者に不測の不利益を及ぼすほどに明確でないとまではいえない。
　したがって，本件発明１，３，４，６，１１は，明確である。
　なお，異議申立人は，申立理由２に関して，請求項１及び３の記載では，端子間のインダクタンスの大小関係を規定するだけであり，本件発明１及び３によっては，効果的なサージ電圧抑制を行うことは不可能である旨主張するので，請求項１及び３の記載が，発明の詳細な説明に記載した範囲を超えて特許を請求するものであるかどうか（特許法３６条第６項１号に規定する要件を満たしているか）についても検討する。
　少なくとも，「前記第１端子および前記第２端子の間における、前記第３キャパシタを通る配線インダクタンス」が，「前記第１端子および前記第２端子の間における」「前記第２キャパシタを通る配線インダクタンスよりも小さ」ければ，「前記第１端子」と「前記第２キャパシタ」の配線のサージ電圧の抑制を行えることは，当業者にとって明らかであり，請求項１及び３の記載に，発明の課題を解決するための手段が反映されていないとまではいえないから，本件発明１及び３は，特許法３６条第６項１号に規定する要件を満たすものである。
第６　むすび
　以上のとおりであるから，特許異議の申立ての理由及び証拠によっては，請求項１−４，６，１１に係る特許を取り消すことはできない。　
　また，他に請求項１−４，６，１１に係る特許を取り消すべき理由を発見しない。
　よって，結論のとおり決定する。
【異議決定日】
令和３年８月２０日（２０２１．８．２０）