(57)【要約】【課題】不良検出を効果的に行うことが可能な半導体メモリの評価パターン生成方法とそれに好適な信号取得治具を提供する。【解決手段】第１ステップでは、システムに搭載された状態での半導体メモリの実機テストでのメモリ動作不良発生時のメモリ入力信号を抽出する。第２ステップでは、抽出されたメモリ入力信号を保存する。第３ステップでは、保存されたメモリ入力信号を当該半導体メモリテスタに取り込み可能な信号パターンに変換する。第４ステップでは、半導体メモリテスタにより信号パターンに変換されたテストパターンを用いてメモリ動作不良と判定された半導体メモリのテストを実施し、上記動作不良発生の再現を検証する。第５ステップでは、動作不良発生の再現が確認された半導体メモリへのテストパターンを半導体メモリテスタの当該半導体メモリの評価パターンに組み込む。【選択図】図１
2010176753.tif 000002
【特許請求の範囲】
【請求項１】
半導体メモリに対する実機テストにおけるメモリ動作不良発生時のメモリ入力信号を抽出する第１ステップと、
上記第１ステップで抽出されたメモリ入力信号を保存する第２ステップと、
上記第２ステップで保存されたメモリ入力信号を当該半導体メモリテスタに取り込み可能な信号パターンに変換する第３ステップと、
上記半導体メモリテスタにより上記第３ステップにより信号パターンに変換されたテストパターンを用いて上記メモリ動作不良と判定された半導体メモリのテストを実施し、上記動作不良発生の再現を検証する第４ステップと、
上記第４ステップで動作不良発生の再現が確認された半導体メモリへのテストパターンを当該半導体メモリの評価パターンに組み込む第５ステップとを有する、
半導体メモリの評価パターン生成方法。
【請求項２】
請求項１において、
上記第１ステップでのメモリ入力信号の抽出は、
上記半導体メモリが搭載されたメモリモジュールの電極とモジュールソケットとが電気的に接触した状態で当該電極を両面側から挟み込んで接触するプローブと、
上記プローブからの信号を取り込んで上記第２ステップでの保存のための信号処理を行う信号処理部とを有する信号取出治具によって行われる、
半導体メモリの評価パターン生成方法。
【請求項３】
基板と、基板の一端に電極が設けられ、複数の半導体メモリが搭載されたメモリモジュールの上記電極表面に対応して配置された尖端を有するプローブと、
上記メモリモジュールの両面側に対応して設けられ、一端側に上記プローブが取り付けられ、上記メモリモジュールを他端側から包み込んで挟むようにされた第１平板及び第２平板と、
上記第１平板と第２平板とに設けられ、上記プローブ尖端を上記メモリモジュールの電極表面に圧着させるバネ手段と、
上記第１平板に設けられ、プローブの信号を取り込んで保存すべき信号を形成する信号処理部と、
上記信号処理部で形成された信号を信号保存部に伝える信号ケーブルと、
を有する信号取得治具。
【請求項４】
請求項３において、
上記プローブ尖端は、メモリモジュールの電極表面に設けられたディンプルに挿入される信号取得治具。
【請求項５】
請求項３において、
上記第１平板は、上記メモリモジュールの第１面に対応し、
上記第２平板は、上記メモリモジュールの第２面に対応し、
上記第１平板と第２平板の他端側を上記メモリモジュールの厚みよりも広い間隔を持って結合される結合部とを更に有し、
上記第１平板と第２平板の一端側であって、上記第１平板と第２平板とが対向する内側に向うよう上記プローブが取付られ、
上記バネ手段は、上記第１平板及び第２平板がバネ性部材で構成されて他端側が上記内側に湾曲してなる信号取得治具。
【請求項６】
請求項３において、
上記第１平板は、上記メモリモジュールの第１面に対応し、
上記第２平板は、上記メモリモジュールの第２面に対応し、
上記第１平板と第２平板の他端側において折れ曲がって回転自在に結合して延びるツマミ部とを更に有し、  上記バネ手段は、上記ツマミ部の両間隔を広げるような力を加えるコイル状バネで構成され、第１平板と第２平板の一端側の間隔を狭くするよう作用する信号取得治具。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体メモリの評価パターン生成方法と信号取得治具に関し、例えば実機に搭載された半導体メモリに発生した不良を製造元にフィードバックする評価パターン生成方法とそれに用いられる信号取得治具に利用して有効な技術に関するものである。
【背景技術】
【０００２】
メモリメーカーにおいては、ＡＬＰＧ(Algorithmic Pattern Generator)パターン等を用いてメモリテスタにより製造されたメモリチップをテストし、良品とされたものを出荷する。メモリユーザーにおいては、上記出荷されたメモリチップが搭載されたメモリモジュールをパーソナルコンピュータ等の実機に組み込み、上記メモリモジュールを含んだ実機の各種動作試験を行う。上記ＡＬＰＧを用いたメモリテストシステムについては、例えば特開２００８−１５２８７３号公報があり、上記ＡＬＰＧを用いた半導体試験装置及び試験方法に関しては、例えば特開２００７−２８０５４６号公報、特開２００５−０７７１５９号公報等がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１５２８７３号公報、
【特許文献２】特開２００７−２８０５４６号公報
【特許文献３】特開２００５−０７７１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体メモリユーザーにおいて、例えば図１２に示すように出荷されたメモリチップが搭載されたメモリモジュールをパーソナルコンピュータ等の実機に組み込む。中央処理装置ＣＰＵ等によりタンダム・パターン発生させて、上記メモリモジュールを含んだ各種動作試験を実行する。この動作試験において、メモリモジュールに不良が発生すると、不良モジールを抽出し、不良チップの物理アドレスとともにメモリメーカー側に戻す。
【０００５】
メモリメーカー側では、テスト・ヘッドＴＨ（Test Head)、エバリーション・ボードＥＶ  ＢＯＡＲＤ(Evaluation Board)、テスト・コントロール・プロセッサＴＣＰ(Test Control Processor)、パターン・ゼネレータＰＧ(Pattern Generator) 、タイミング・ゼネレータＴＧ(Timing Generator)及びピン・コントローラＰＣ(Pin Controller)等からなるメモリテスタ（評価テスタ）を用い、上記戻された不良モジールから不良チップを抽出し、上記エバリーション・ボードＥＶ  ＢＯＡＲＤに搭載して、ＡＬＰＧテストパターンにより不良の検証を行う。
【０００６】
つまり、図１３のフローチャート図に示されているように、ユーザー側においては、ステップ（１）において実機試験が実行される。（ステップ２）において、不良が無いと判定されたものは良品として出荷される。（ステップ２）において、メモリ不良が発生すると、（ステップ４）にて不良チップの物理アドレスを抽出し、（ステップ５）にて不良モジュールを抽出する。
【０００７】
メモリメーカー側では、（ステップ６）において上記不良モジュールと不良チップの物理アドレスを受領し、（ステップ７）にて不良モジュールから不良チップを抽出（取り外し）する。（ステップ８）と（ステップ９）により実機での不良アドレス再現を試みる。つまり、（ステップ８）では、メモリテスタを用い、上記のように不良チップを抽出し、上記エバリーション・ボードＥＶ  ＢＯＡＲＤに搭載して、例えばＡＬＰＧテストパターンを用いて不良アドレスをアクセスする。もしも、出荷前のＡＬＰＧテストパターンで同じ不良が再現されたなら、出荷後に発生した不良と判定される。
【０００８】
出荷前のＡＬＰＧテストパターンで同じ不良が再現され無いときには、（ステップ８）において、上記出荷前のＡＬＰＧテストパターンとは異なる評価プログラム（評価テストパターン）作成、実行してユーザー側で発生したと同じ不良が発生するかを検証する。もしも、同じ不良が発生したなら、かかる評価プログラム（評価テストパターン）を上記メモリテスタに組込み、以後製造された半導体メモリに対しては前記ＡＬＰＧテストパターンと加えられた上記評価パターンとにより試験を行う。
【０００９】
しかしながら、上記（ステップ８）の評価プログラムでの不良アドレス再現が困難な場合が多く、ユーザー側で発生したと同じメモリ不良を発生させることが難しく、時間やコストがかかる。仮に、上記評価プログラム（テストパターン）作成により、たまたま不良アドレスが再現できても、それがユーザーでの実機試験と同じ条件でない場合には不良アドレスを不良化させる条件が期待外れとなる可能性が高い。半導体メモリは、半導体技術の進展に伴い、素子の微細化、配線パターン、素子パターン等が日々変更されるので、それぞれの製造条件や回路条件に適合したテストパターンが必要になるものである。
【００１０】
特定の製造条件や回路条件で製造された半導体メモリにおいて、メモリ動作の特性あるいは性能が劣るメモリセルが存在し、メモリメーカー側でのメモリテストでは不良とはならないので良品として出荷されるが、それがメモリユーザー側で実機に搭載され、実機テストによって不良になるような半導体メモリが存在する。このようにメモリメーカー側で良品とされた半導体メモリが、メモリユーザーの実機に搭載された時に不良と判定されるものが少数でも存在することは、メモリメーカーにとってもメモリユーザーにとっても決して無視できない。メモリメーカー側では不良を内在する製品を出荷し続けることとなり、メモリユーザー側では上記不良チップの検出と、その取り替えに余分な手間がかかってしまう。
【００１１】
本願発明者においては、メモリユーザーでの実機に対して行われる試験と同じテストパターンをそっくりそのまま再現できないか検討した。そして、このようなテストパターンの取得するための信号取得治具の開発に至った。
【００１２】
この発明の目的は、不良検出を効果的に行うことが可能な半導体メモリの評価パターン生成方法と、それに好適な信号取得治具を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される１つの実施例は、以下の通りである。第１ステップでは、システムに搭載された状態での半導体メモリの実機テストでのメモリ動作不良発生時のメモリ入力信号を抽出する。第２ステップでは、抽出されたメモリ入力信号を保存する。第３ステップでは、保存されたメモリ入力信号を当該半導体メモリテスタに取り込み可能な信号パターンに変換する。第４ステップでは、半導体メモリテスタにより信号パターンに変換されたテストパターンを用いてメモリ動作不良と判定された半導体メモリのテストを実施し、上記動作不良発生の再現を検証する。第５ステップでは、動作不良発生の再現が確認された半導体メモリへのテストパターンを半導体メモリテスタの当該半導体メモリの評価パターンに組み込む。
【００１４】
本願において開示される他の１つの実施例は、以下の通りである。信号取得治具は、プローブ、第１及び第２平板、バネ手段及び信号処理部と信号ケーブルを有する。プローブは、基板の一端に電極が設けられ、複数の半導体メモリが搭載されたメモリモジュールの電極表面に対応して配置された尖端を有する。第１及び第２平板は、メモリモジュールの両面側に対応して設けられ、一端側に上記プローブが取り付けられ、メモリモジュールを他端側から包み込んで挟むようにされる。バネ手段は、第１平板と第２平板とに設けられ、プローブ尖端をメモリモジュールの電極表面に圧着させる。信号処理部は、第１平板に設けられ、プローブの信号を取り込んで保存すべき信号を形成する。信号ケーブルは、信号処理部で形成された信号を信号保存部に伝える。
【発明の効果】
【００１５】
実機での試験パターンを流用できるので簡単に不良検出を効果的に行うことが可能な半導体メモリの評価パターンが生成できる。簡単な構造で実機での半導体メモリに供給される各種入力信号を取り出すことができる。
【図面の簡単な説明】
【００１６】
【図１】半導体メモリの評価パターン生成方法の一実施例の説明図である。
【図２】半導体メモリの評価パターン生成方法に好適なメモリモジュールとプローブの一実施例の説明図である。
【図３】実機に搭載された状態のメモリモジュールの一実施例の断面図である。
【図４】実機に搭載された状態のメモリモジュールと信号取得治具の一実施例の断面図である。
【図５】この発明に係る半導体メモリの評価パターン生成方法の一実施例のフローチャート図である。
【図６】半導体メモリの評価パターン生成方法の他の一実施例の説明図である。
【図７】実機に搭載された状態のメモリモジュールと信号取得治具の他の一実施例の断面図である。
【図８】半導体メモリの評価パターン生成方法の更に他の一実施例の説明図である。
【図９】実機に搭載された状態のメモリモジュールと信号取得治具の一実施例の具体的説明図である。
【図１０】実機に搭載された状態のメモリモジュールと信号取得治具の一実施例の具体的説明図である。
【図１１】この発明に係る信号取得治具の一実施例の断面図である。
【図１２】本発明に先立って検討された半導体メモリの評価パターン生成方法の説明図である。
【図１３】本発明に先立って検討された半導体メモリの評価パターン生成方法のフローチャート図である。
【発明を実施するための形態】
【００１７】
添付の図面に沿って、この発明の好ましい実施の形態について詳細に説明する。
【実施例】
【００１８】
図１には、この発明に係る半導体メモリの評価パターン生成方法の一実施例の説明図が示されている。メモリユーザー側において、良品としてメモリメーカー側から出荷されたメモリチップをメモリモジュール等に搭載し、パーソナルコンピュータ等の実機を組み立てる。中央処理装置ＣＰＵ等によりタンダム・パターン発生させて、上記メモリモジュールを含んだ実機動作が所望の機能、性能を有するかを検証する各種動作試験を実行する。この動作試験において、メモリモジュールに不良が発生すると、不良モジール（ステップ２）を抽出し、不良チップの物理アドレス抽出（１）とともにメモリメーカー側に戻す。これに加えて、この実施例では、実機動作試験時のテストパターンを（３）信号取得機能によって取得し、（４）実機試験信号保存により取得信号である波形データ（ビットパターン）を保存する。
【００１９】
メモリメーカー側では、前記同様にテスト・ヘッドＴＨ、エバリーション・ボードＥＶ  ＢＯＡＲＤ、テスト・コントロール・プロセッサＴＣＰ、パターン・ゼネレータＰＧ、タイミング・ゼネレータＴＧ及びピン・コントローラＰＣ等からなるメモリテスタ（評価テスタ）を用いて、上記ユーザー側から戻された不良モジュールから不良チップを抽出（取り外し）し、上記エバリーション・ボードＥＶ  ＢＯＡＲＤに搭載して、ＡＬＰＧテストパターンにより不良の検証を行う。
【００２０】
つまり、メモリメーカー側では、前記同様に上記不良モジュール（２）と不良チップの物理アドレス抽出（１）を受領し、（５）受領した不良メモリモジュールから不良チップ抽出（取り外し）て、上記テスト・ヘッドＴＨのエバリーション・ボードＥＶ  ＢＯＡＲＤに搭載して、例えばＡＬＰＧテストパターンを用いて不良アドレスをアクセスする。もしも、出荷前のＡＬＰＧテストパターンで同じ不良が再現されたなら、かかる実機動作試験で検出された不良は、半導体メモリの出荷後に発生した不良と判定される。上記実機テストで発生した不良が、上記のようにメーカー側での出荷前のＡＬＰＧテストパターンにより検出される不良であるなら、以後同じ不良が製造段階で発生しても出荷前に検出されるから問題にならない。
【００２１】
出荷前のＡＬＰＧテストパターンでは同じ不良が再現され無いときには、（４）実機試験信号保存の波形データを（６）パターン変換する。つまり、上記実機試験信号保存の波形データは、メモリに実際に供給されるアドレス信号、コマンド等を構成する制御信号及び書き込みデータ等のビットパターンである。これに対して、上記メモリテスタは、テスト・コントロール・プロセッサＴＣＰ等が動作可能なプログラム言語に従って動作するので、上記実機試験信号保存の波形データは、（６）パターン変換によって、上記テスト・コントロール・プロセッサＴＣＰ等が動作可能なプログラム言語に適合する形式にパターンを変換される。これにより、上記メモリテスタ（評価テスタ）で取り込み可能な前記評価パターンである（７）ランダム・テスト・パターンが生成される。
【００２２】
このように生成されたランダム・テスト・パターンを用いて、上記メモリテスタ（評価テスタ）により不良チップに対するメモリ試験が行われ、前記実機と同じ不良が再現されたなら、以後製造された半導体メモリに対しては前記ＡＬＰＧテストパターンにかかるランダム・テスト・パターン（評価テストパターン）が加えられて試験を行うようにされる。したがって、これ以降にメーカー側から出荷される半導体メモリについては、前記実機試験で検出された不良を持つものについては、上記のようなランダム・テスト・パターン（評価テストパターン）が加えられて試験によって検出され、不良品として排除することができる。この結果、メモリメーカー側においては、不良を内在する製品の出荷を防止でき、メモリユーザー側においては上記不良チップの検出とその取り替えの手間を排除することができる。
【００２３】
もしも、（７）ランダム・テスト・パターンを用いた試験によって、前記実機と同じ不良が再現されないなら、それを基に一部修正されたランダム・テスト・パターンを生成して上記再試験を行い、前記実機と同じ不良の再現を試みる。これらの再試験でも前記実機と同じ不良が再現されないなら、実機側に不良の要因があるとメモリメーカー側は判定することなる。
【００２４】
上記（３）での信号取得機能は、メモリユーザー側の実機テスト中に実施される必要がある。このため、例えば、メモリユーザー側において実機テスト中で、メモリ不良が発生すると、後述するような信号取得治具を用いた信号取得と、（４）の実機試験信号保存が実施されて、前記（１）の不良チップの物理アドレス抽出と、（２）の不良モジュール抽出とともにメモリメーカー側に送り返される。あるいは、メモリメーカー側からユーザー側に上記信号取得治具が提供され、それを用いて前記実機テストでのメモリ不良発生時にメモリユーザー側の協力のもとに信号取得と、（４）の実機試験信号保存が実施される。またあるいは、メモリユーザー側からの不良発生の連絡を受けて、メモリメーカー側からメモリユーザー側に出向いて（出張して）前記信号取得治具を用いた（３）の信号取得機能及び（４）の実機試験保存が実施される。
【００２５】
上記メモリモジュールは、メモリモジュールを組み立てるメモリ製造メーカー、あるいはパーソナルコンピュータ等を製造する製造メーカーのような半導体メモリユーザーの他、半導体メモリを製造するメモリメーカーで製造されてもよい。いずれにしても、上記のように半導体メモリに不良が発生すると、半導体メモリの製造元メーカーに戻される。
【００２６】
図２には、この発明に係る半導体メモリの評価パターン生成方法に好適なメモリモジュールとプローブの一実施例の説明図が示されている。メモリモジュールは、細長い基板の両面にメモリチップが面実装される。メモリチップは、基板の一方の面のみに搭載されてもよい。このメモリチップの各端子は、基板に形成されたプリント配線等の信号経路を通して基板の一端側に設けられた電極と接続される。電極は、その１つが拡大して示されているように、電極の上部にディンプルが設けられる。電極の上部とは、基板の中心寄り（メモリ搭載側）のことを指す。
【００２７】
上記ディンプルと、それに電気的に接続されるプローブ尖端とは、同図（Ａ）〜（Ｃ）に示されているような断面形状とされる。（Ａ）では、プローブの尖端が半球面体であり、ディンプルはそれに適合するような球面を持つ窪みとされる。（Ｂ）では、プローブの尖端が四角柱体であり、ディンプルはそれに適合するような四角柱面を持つ窪とされる。（Ｃ）では、プローブの尖端が角錐体又は円錐状体であり、ディンプルはそれに適合するような角錐状面又は円錐状面を持つ窪とされる。
【００２８】
図３には、実機に搭載された状態のメモリモジュールの断面図が示されている。メモリモジュールは、基板の両面にメモリチップが面実装され、基板の一端側には電極が設けられる。この電極は、メモリソケット（スロット）に挿入されて電気的な接続が行われる。メモリモジュールを実機に搭載した状態では、電極の上部に設けられたディンプルが上記ソケット内に収まり、そのままでは外から見ることができない。
【００２９】
図４には、実機に搭載された状態のメモリモジュールと信号取得治具の一実施例の断面図が示されている。図４（Ａ）に示すように、ディンプルがソケットの外部に出るように、メモリモジュールをソケットから約半分ほど引き上げる。この状態は、上記メモリモジュールの電極とソケットとは電気的に接続された状態を維持するものである。
【００３０】
図４（Ｂ）に示すように、信号取得治具は、メモリモジュールの上記電極に設けられたディンプルに対応して配置された尖端を有するプローブを有する。上記メモリモジュールの両面側に対応して設けられた２つの平板の一端側に上記プローブが取り付けられる。これら２つの平板と、それらを結合されせる結合部とは、上記メモリモジュールを他端側から包み込んで挟むような構造にされる。同図では明示されていないが、２つの平板はバネ手段によって上記プローブ尖端を上記メモリモジュールの電極のディンプルに圧着させるように作用させる。そして、プローブの信号を取り込んで保存すべき信号を形成する信号処理部が上記平板に取り付けられる。上記信号処理部で形成された信号は、信号保存部に伝える信号ケーブルが設けられる。上記信号処理部は、特に制限されないが、半導体集積回路等により構成され、上記プローブと信号処理部の信号端子との間は、上記平板に設けられたプリント配線、あるいはフレキシブル配線手段により電気的に接続されている。
【００３１】
一般的に実機等のシステムに搭載された半導体装置から信号を出す手段としては、エミレータ等のようなシステム開発装置で用いられているようにケーブルの先端にプローブを取り付けて波形観測を行うものがある。しかしながら、このようなプローブとケーブルを用いたのでは、半導体メモリに供給される全アドレス信号、制御信号及び書き込みデータ等のような多ビット信号をすべて同時に取り込むようにすることは不可能に近い。そこで、ソケットとメモリモジュールとの間に、信号取り出し用端子を設けたダミーソケットを用意し、かかるダミーソケットの信号取り出し端子に上記ケーブルを取り付けて信号取り出しを行うようすることも不可能ではない。
【００３２】
しかしながら、実機の半導体メモリに対しては、ダミーソケットの分だけ寄生ＬＣＲを増加させて、実機での動作環境とは異なる環境条件を作り出して不良再現の障害になる可能性を有する。一方ダミーソケットから取り出された信号は、上記ケーブルでの寄生ＬＣＲ増加の影響が免れず、正しい信号取り込みの障害になってしまう可能性を有する。
【００３３】
この実施例の信号取得治具は、メモリモジュールの電極に直接にプローブを当て、その信号を最短距離で信号処理装置に取り込むようにするので、実機上の半導体メモリに対する影響は軽微であり、多ビットの信号を正確に取得することが可能になる。信号処理部は、特に制限されないが、簡単なマイクロコントローラと、メモリ等から構成される。信号処理部は、メモリモジュールに供給されるクロックに同期し、メモリに与えられるアドレス信号、制御信号及び書き込みデータ等を順次に取り込み記憶させる。メモリは、比較的小さな一定の記憶容量を持ち、上記実機試験でメモリモジュールに与えられる全入力信号を上記クロックに同期して順次記憶させる。上記のように電極にディンプルを設けて、そこにプローブの尖端を挿入させるようにする信号取得の構造は、プローブの電極への位置合わせと接続とを容易とし、かつ、電気的接続も確実とする。
【００３４】
例えば、マイクロコントローラは実機のＣＰＵからメモリモジュールに与えられるクロックを計数して上記メモリのアドレス信号を生成し、上記クロックに同期してメモリモジュールに入力されるコマンド等を構成する制御信号、アドレス信号及び書き込みデータを順次に記憶させる。上記メモリの記憶容量を超えると、先頭アドレスに戻り上記入力信号の上書が行われる。実機試験でメモリ不良が発生して、半導体メモリへのアクセスが中断すると、マイクロコントローラが検知し、上記入力信号の取り込みを中止する。そして、上記メモリに記憶され、上記不良発生時に取り込んだ入力信号を最後の信号として、次アドレスに記憶された入力信号から上記最後とされる不良発生時に取り込んだ入力信号までを順次に実機試験パターンとしてケーブルを通して外部記憶装置に出力して信号保存させる。
【００３５】
実機試験装置において、メモリ不良検知時点を基準にして逆戻りして試験開始を行う機能が存在するなら、信号取得治具の信号処理部に設けられたメモリ容量に上記不良検出に至るまでの入力信号が収まるように上記試験開始時を逆算から設定して信号取得用に向けた実機試験を行うようにするものであってもよい。
【００３６】
図５には、この発明に係る半導体メモリの評価パターン生成方法の一実施例のフローチャート図が示されている。同図においては、（Ａ）ユーザー側処理と、（Ｂ）メーカー側処理とに分けて示されている。（Ａ）メモリユーザー側処理としては、前記説明したと同様に（ステップ１）において実機試験が実行される。（ステップ２）において、不良が無いと判定され実機は良品として出荷される。（ステップ２）において、メモリ不良が発生すると、（ステップ４）にて不良チップの物理アドレスを抽出し、（ステップ５）にて不良モジュールを抽出する。そして、（ステップ６）にて前記のような信号取得治具を用いて、不良発生に至る波形データ取得が行われ、（ステップ７）にて取得された波形データを保存が行われる。このようにメーカー側での実機試験中で、（ステップ６）、（ステップ７）が追加される。
【００３７】
メモリメーカー側では、（ステップ８）において前記（ステップ４，５，７）での上記不良モジュールと不良チップの物理アドレス及び波形データを受領し、（ステップ９）にて不良モジュールから不良チップの抽出（取り外し）する。同図では、省略されているが、前記のようにまずＡＬＰＧテストパターンを用いて不良アドレスをアクセスする。もしも、出荷前のＡＬＰＧテストパターンで同じ不良が再現されたなら、かかる実機動作試験で検出された不良は、半導体メモリの出荷後に発生した不良と判定される。
【００３８】
出荷前のＡＬＰＧテストパターンで同じ不良が再現され無いとき、同図のように（ステップ１０）にて、（ステップ７）の波形データをテストパターン変換し、（ステップ１１）にてメモリテスタに取り込んで、（ステップ１１〜ステップ１３）により実機での不良アドレス再現を試みる。（ステップ１１）では、メモリテスタにより前記実機で行われたと同じ周波数のクロックに同期して、不良とされたメモリチップにアドレス信号、制御信号及び書き込みデータ等によるメモリアクセスが実行される。（ステップ１２）では上記メモリアクセスによる不良アドレス再現を判定し、再現されたなら（ステップ１４）にて、メーカー試験へフィードバックする。つまり、上記変換されたランダム・テスト・パターンが前記ＡＬＰＧテストパターンに追加されて、メモリテスタに取り込まれて以後の半導体メモリの出荷前試験等に用いられる。
【００３９】
（ステップ１２）にて、上記テストパターン変換されたランダム・テスト・パターンにより不良アドレス再現ができないときには、上記ランダム・テスト・パターンにプログラム修正、つまりはランダム・テスト・パターンに修正を加えて、（ステップ１１）に戻り、再度試験を実行する。このような修正の結果、上記実機での不良アドレス再現がされたなら（ステップ１４）にて、メーカー試験へフィードバックする。同図では、省略されているが、（ステップ１３）による何回かの修正によっても、上記実機での不良アドレスがメモリテスタにて再現されないなら、実機側に不良の要因があるとメモリメーカー側は判定することなる。
【００４０】
図６には、この発明に係る半導体メモリの評価パターン生成方法の他の一実施例の説明図が示されている。この実施例では、前記（３）信号取得機能と（４）実機試験信号保存がＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）と波形データの記憶装置とにより行われる。ＦＰＧＡは、前記信号処理部を構成し、メモリモジュールに与えられたアドレス信号、制御信号及び書き込みデータ等を取り込み、波形データの記憶装置に記憶させる。つまり、前記のような信号取得治具にＦＰＧＡと記憶装置が搭載され、不良モジュール（２）と不良チップの物理アドレス抽出（１）とともに上記ＦＰＧＡと記憶装置を有する信号取得治具がメモリメーカー側に戻される。あるいは、ＦＰＧＡにより記憶装置の波形データを出力させ、インターネット等の通信回線を通して波形データをメーカー側に伝えるようにするものであってもよい。
【００４１】
メモリメーカー側では、上記ＦＰＧＡにより記憶装置から波形データを出力し、パターン変換（６）を実施し、メモリテスタにランダム・テスト・パターン（７）として取り込むようにする。この他、メモリユーザー側で、ＦＰＧＡにより記憶装置の波形データを出力させ、インターネット等の通信回線を通して波形データを別途メーカー側に伝えるようにするものであってもよい。上記メモリテスタにランダム・テスト・パターン（７）による上記実機での不良アドレス再現等は、前記説明と同様であるので省略する。
【００４２】
図７には、実機に搭載された状態のメモリモジュールと信号取得治具の他の一実施例の断面図が示されている。この実施例は、メモリモジュールにおいて電極が長く形成される。つまり、前記図３とは異なり、メモリモジュールを実機に搭載した状態で、電極の上部に設けられたディンプルが上記ソケット外に出るように長く形成される。つまり、上記メモリモジュールを実機に搭載した状態で前記ディンプルが設けられた電極上部がソケット外にあるようにされる。したがって、この実施例では、前記図４（Ａ）（Ｂ）のようにメモリモジュールの引き上げを行うことなく、前記同様な信号所得治具のプローブ尖端をメモリモジュールの電極上部のディンプルに対応させて接続させることができる。
【００４３】
図８には、この発明に係る半導体メモリの評価パターン生成方法の更に他の一実施例の説明図が示されている。この実施例は、例えば半導体メモリ、メモリモジュール及びパーソナルコンピュータ等の実機を同じ製造メーカーで製造させる場合に向けられている。実機試験によりメモリ不良が発生すると、前記（３）信号取得機能により得られた実機試験での不良チップに供給される各種入力信号を、メモリテスタにテスト・ヘッドＴＨの配線のみサラボードからなるＵＢ  ＢＯＡＤ（Universal Board）を介してフェイルメモリ（Fail Memory）に記憶させる。フェイルメモリは、もともと前記ＡＬＰＧテストパターンによる不良ビットの記憶のために設けられたものであり、膨大な記憶容量を有する。このような膨大な記憶容量を利用し、実機試験のときにメモリモジュールに与えられる入力信号を逐一記憶させるのに用いる。
【００４４】
実機試験においてメモリ不良が発生すると、メモリモジュールから当該不良チップ抽出して、それに至る入力信号をフェイルメモリから読み出して、前記パターン変換（６）を実施し、メモリテスタにランダム・テスト・パターン（７）として取り込むようにする。上記メモリテスタにランダム・テスト・パターン（７）による上記実機での不良アドレス再現等は、前記説明と同様であるので省略する。
【００４５】
図９には、実機に搭載された状態のメモリモジュールと信号取得治具の一実施例の具体的説明図が示されている。同図のメモリモジュールは、Registered(Buffered)ＤＩＭＭ(Dual Inline Memory Module) に向けられている。図９（Ｂ）は、正面図が示され、図９（Ｃ）は、上面図が示されている。そして、図９（Ａ）には、図９（Ｂ）の正面図における点線部分の拡大断面図が示されている。
【００４６】
このメモリモジュールは、パーソナルコンピュータやワークステーション等を構成する実装基板に設けられたメモリソケット（ＤＩＭＭスロット）に挿入される。これにより、実装基板面に対してメモリモジュールのメモリチップ搭載面が垂直方向に向くよう搭載される。メモリソケットの両側にはホルダが設けられる。そして、前記図４で説明したように、メモリモジュールをメモリソケットから約半分程度引き上げた状態にし、電極上部の前記のようなディンプルがメモリソケット外部に出るようにされる。この状態で、信号取得治具のプローブ尖端が上記電極上部のディンプルに対応するよう装着される。複数のメモリモジュールが上記実装基板に設けられる場合でも、上記メモリソケットに挿入されるメモリモジュールには、メモリソケット間に一定の隙間が存在するので、かかる隙間を利用して上記信号取得治具を装置することができる。なお、不良が発生したメモリモジュールを一旦メモリソケットから取り出して、上記のように信号取得治具を装着し、その後に上記信号取得治具が装着された状態のままでメモリモジュールをメモリソケットに挿入するものであってもよい。
【００４７】
図１０には、実機に搭載された状態のメモリモジュールと信号取得治具の一実施例の具体的説明図が示されている。同図のメモリモジュールは、ＳＯ(Small Outline−ＤＩＭＭ(Dual Inline Memory Module) に向けられている。図１０（Ｂ）は、正面図が示され、図１０（Ｃ）は、上面図が示されている。そして、図１０（Ａ）には、図１０（Ｂ）の正面図における点線部分の拡大断面図が示されている。
【００４８】
このメモリモジュールは、ノート型パーソナルコンピュータに向けられたものであり、実装基板面に沿って横向きにメモリソケット（ＤＩＭＭスロット）が設けられて、メモリモジュールが横向に挿入される。この実施例では、特に制限されないが、前記図７のようにメモリモジュールの電極が長く形成されており、メモリソケットに挿入された状態で前記のようなディンプルがメモリソケット外部に出るようにされる。この状態で、信号取得治具のプローブ尖端が上記ディンプルに対応するよう装着される。このようにメモリモジュールを横方向に挿入する場合でも、上記メモリソケットに対応して実装基板との間に及び上側に一定の間隔（隙間）が存在するので、かかる間隔を利用して前記のような信号取得治具を装置することができる。
【００４９】
図１１には、この発明に係る信号取得治具の一実施例の断面図が示されている。図１１（Ａ）の実施例では、平板が中間部からプローブが取り付けられる一端側に向かって折れ曲がっている。この部分はバネ性を有するような材料で形成される。したがって、２つの平板の先端側に設けられたプローブの尖端の間隔は、前記メモリモジュールに装着されて状態よりも狭くなっている。上記２つの平板は他端側の結合部で結合される。
【００５０】
図１１（Ａ）の信号取得治具をメモリモジュールに装着する場合には、信号取得治具のプローブ取り付け側を指で広げた状態で、メモリモジュールの電極とは反対側の端部側から挟み込むようようにして取り付ける。そして、各プローブの尖端が電極のディンプルに対応するよう微調整する。上記平板の中間部からプローブが取り付けられる一端側に向かって折れ曲がるような構成に代えて、結合部をバネ性部材で構成し、上記２つの平板の先端側に設けられたプローブの尖端の間隔が、前記メモリモジュールに装着されて状態よりも狭くなるようにするものであってもよい。
【００５１】
図１１（Ｂ）の実施例では、平板の一端側にプローブが取り付けられる。この平板の他端側は結合部とツマミ部及びバネが設けられる。上記第１平板と第２平板の他端側において折れ曲がって回転自在に結合して再度広がるよう延びてツマミ部が構成される。この構造は、良く知られているような洗濯バサミと類似の構造であり、ツマミ部にはバネによって広がるような力が作用している。この結果、平板の一端側に取り付けられたプローブには、その尖端の間隔を狭くするような力が作用する。図１１（Ｂ）の信号取得治具をメモリモジュールに装着する場合には、上記ツマミ部の間隔を狭くするよう指で摘まみ、メモリモジュールの電極間隔を広げてメモリモジュールの電極とは反対側の端部側から挟み込むようようにして取り付ける。そして、各プローブの尖端が電極のディンプルに対応するよう微調整する。
【００５２】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、半導体メモリは、ＤＤＲ−ＳＤＲＡＭのようなダイナミック型ＲＡＭ（ランダム・アクセス・メモリ）の他、ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）等書き込みと読み出しが行われる半導体メモリであればよい。メモリモジュールは、基板に複数の半導体メモリが搭載されたものであればよい。信号取得治具のプローブは、メモリモジュールの電極と接触させるために前記ディンプルを必ずしも必要ではない。ディンプルが無い電極でも同様に接触させることは可能である。ただし、狭いピッチで配列された多数電極に、それに対応した多数のプローブを正確に接触させるためには前記ディンプルを設けて置くことが有益である。
【００５３】
メモリモジュールの電極を、かかる電極とは反対側端部から挟み込んでプローブ尖端を上記電極に接触させるための信号取得治具の構造は、上記プローブが設けられ一端側にプローブ間隔を狭くするような力を作用させるバネ又はゴム等を配置する構造等種々の実施形態をとることができる。信号処理部には、信号圧縮回路を付加してプローブにより取り込んだ入力信号をデータ圧縮して、ケーブルを通して出力させるもの、あるいは信号処理部に設けられたメモリに上記入力信号を一次記憶させるものでは上記圧縮されたデータ（波形データ）を記憶させるようにするものであってもよい。
【産業上の利用可能性】
【００５４】
この発明は、実機に搭載された半導体メモリに発生した不良を製造元にフィードバックする評価パターン生成方法とそれに用いられる信号取得治具等に広く利用することができる。
【符号の説明】
【００５５】
ＣＰＵ…中央処理装置（プロセッサ）、ＴＨ…テスト・ヘッド、ＥＶ  ＢＯＡＲＤ…エバリーション・ボード、ＴＣＰ…テスト・コントロール・プロセッサ、ＰＧ…パターン・ゼネレータ、ＴＧ…タイミング・ゼネレータ、ＰＣ…ピン・コントローラ、ＵＢ  ＢＯＡＲＤ…ユニバーサル・ボード。
【図１】
2010176753.tif 000003
【図２】
2010176753.tif 000004
【図３】
2010176753.tif 000005
【図４】
2010176753.tif 000006
【図５】
2010176753.tif 000007
【図６】
2010176753.tif 000008
【図７】
2010176753.tif 000009
【図８】
2010176753.tif 000010
【図９】
2010176753.tif 000011
【図１０】
2010176753.tif 000012
【図１１】
2010176753.tif 000013
【図１２】
2010176753.tif 000014
【図１３】
2010176753.tif 000015