(57)【要約】【課題】  画像データの読み取り誤り等に起因する画像ズレ等を防止し、画像制御の誤りを防止して、信頼性の高い画像形成装置を実現する。【解決手段】  送信側の画像データ処理装置が、例えばＬＶＤＳ方式のシリアル差動伝送によって画像データＱ１〜Ｑｍおよび制御信号Ｃ１を送信する場合に、画像形成に対する影響度の大きい画像データ（Ｑ１，Ｑ２）をｎ重（例えば２重）に伝送し、また、制御信号Ｃ１もｎ重（例えば２重）に伝送し、受信側の画像データ処理装置は、シリアル／パラレル変換によって得られるパラレルデータのうちから、ｎ重（例えば２重）に伝送されてきたｎ個（例えば２個）のデータのうちの最後に受信されたデータ以外のデータを破棄して、同一のデータの重複を解除して、パラレルの受信出力信号ＲＸｏｕｔを生成する。【選択図】      図６
2010252167.tif 000002
【特許請求の範囲】
【請求項１】
送信側データ処理装置が、画像データおよび制御信号を含むシリアルデータを生成し、生成された前記シリアルデータを、シリアル通信線を経由して受信側データ処理装置に送信し、受信側データ処理装置が、受信した前記シリアルデータに含まれる前記画像データおよび前記制御信号に基づいて、プリンターヘッドによる画像形成を制御する画像形成装置における、前記送信側データ処理装置による送信データ生成方法であって、
前記シリアルデータに含まれる前記画像データのうちの、画像形成に対する影響度が大きい画像データである第１データがｎ個（ｎは２以上の整数）連続し、かつ、前記シリアルデータに含まれる制御信号である第２データがｎ個連続するように、前記シリアルデータを生成することを特徴とする送信データ生成方法。
【請求項２】
請求項１記載の送信データ生成方法であって、
前記送信側データ処理装置は、
前記第１データおよび第２データ以外のデータについては１クロックで送信し、
前記第１データに関しては、同じ値のｎ個の前記第１データをｎクロックで送信し、
前記第２データに関しては、同じ値のｎ個の前記第２データをｎクロックで送信する、ことを特徴とする送信データの生成方法。
【請求項３】
請求項１または請求項２記載の送信データ生成方法であって、
前記送信側データ処理装置は、前記シリアルデータを差動伝送信号に変換して送信し、前記受信側データ処理装置は、前記差動伝送信号を受信して前記シリアルデータに変換することを特徴とする送信データの生成方法。
【請求項４】
請求項１〜請求項３のいずれかに記載の送信データ生成方法であって、
前記シリアルデータは複数のデータブロックにより構成され、前記複数のデータブロックの各々には、前記画像データおよび前記制御信号の少なくとも一方が含まれ、
前記複数のデータブロックのうちの少なくとも先頭のデータブロックには、さらに、データブロック識別信号が含まれるように、前記シリアルデータを生成することを特徴とする送信データ生成方法。
【請求項５】
請求項４記載の送信データ生成方法であって、
前記シリアルデータには、第１チャンネル用シリアルデータと、第２チャンネル用シリアルデータと、が含まれ、前記第１チャンネル用シリアルデータおよび前記第２チャンネル用シリアルデータの各々は並行して送信され、
前記第１チャンネル用シリアルデータにおける先頭のデータブロックである第１データブロックは、前記データブロック識別信号の一つである第１データブロック識別信号の構成要素であるｎ個連続する１ビットの“１”を有するようにし、
前記第２チャンネル用シリアルデータにおける先頭のデータブロックである第２データブロックは、前記第１データブロック識別信号の構成要素であるｎ個連続する１ビットの“１”を有するようにし、
前記第１データブロックにおける前記第１データブロック識別信号の構成要素であるｎ個連続する１ビットの“１”の各々が設けられる位置は、前記２データブロックにおける前記第１データブロック識別信号の構成要素であるｎ個連続する１ビットの“１”の各々が設けられる位置と同じ位置となるようにし、
かつ、前記第１チャンネル用シリアルデータにおける前記先頭のデータブロックである前記第１データブロックに続く第３データブロックは、前記制御信号の一つである第１制御信号の構成要素である、ｎ個連続する１ビットのデータを有するようにし、
前記第２チャンネル用シリアルデータにおける前記先頭のデータブロックである前記第２データブロックに続く第４データブロックは、前記制御信号の一つである第２制御信号の構成要素である、ｎ個連続する１ビットのデータを有するようにし、
前記第３データブロックにおける前記第１制御信号の構成要素であるｎ個連続する１ビットのデータの各々が設けられる位置は、前記４データブロックにおける前記第２制御信号の構成要素であるｎ個連続する１ビットのデータの各々が設けられる位置と同じ位置となるようにし、かつ、互いに対応する位置にある前記第３データブロックにおける前記１ビットのデータおよび前記第４データブロックにおける前記１ビットのデータによって構成される１組のビットからなるデータは、一方のビットが“１”のとき、他方のビットが必ず“０”になり、“１”“１”の組み合わせにならないようにする、
ことを特徴とする送信データ生成方法。
【請求項６】
送信側データ処理装置が、請求項１〜請求項４のいずれかに記載の送信データ生成方法によって、画像データおよび制御信号を含むシリアルデータを生成し、生成された前記シリアルデータを、シリアル通信線を経由して受信側データ処理装置に送信し、受信側データ処理装置が、受信した前記シリアルデータに含まれる前記画像データおよび前記制御信号に基づいて、プリンターヘッドによる画像形成を制御する画像形成装置における、前記受信側データ処理装置による受信データ処理方法であって、
前記シリアルデータに含まれる前記画像データのうちの、画像形成に対する影響度が大きい画像データである第１データはｎ個（ｎは２以上の整数）連続しており、かつ、前記シリアルデータに含まれる制御信号である第２データはｎ個連続しており、
前記受信した前記シリアルデータに含まれる、ｎ個連続している前記第１データについて、１個のデータ以外の他のデータを破棄して同一データの重複を解除する処理を実行し、かつ、前記受信した前記シリアルデータに含まれる、ｎ個連続している前記第２データについて、１個のデータ以外の他のデータを破棄して同一データの重複を解除する処理を実行することを特徴とする受信データ処理方法。
【請求項７】
請求項６記載の受信データ処理方法であって、
前記同一データの重複を解除する処理では、ｎ個連続している同じ値のデータのうちの、最後に受信されたデータ以外のデータを破棄することを特徴とする受信データ処理方法。
【請求項８】
請求項６または請求項７記載の受信データ処理方法であって、
前記受信した前記シリアルデータは複数のデータブロックにより構成され、前記複数のデータブロックの各々には、前記画像データおよび前記制御信号の少なくとも一方が含まれ、かつ前記複数のデータブロックのうちの少なくとも先頭のデータブロックには、データブロック識別信号が含まれており、
前記データブロック識別信号を用いて、前記データブロックの区切りを検出する処理を実行することを特徴とする受信データ処理方法。
【請求項９】
請求項１〜請求項５のいずれかに記載の送信データ生成方法を実行することを特徴とする送信側データ処理装置。
【請求項１０】
請求項６〜請求項８のいずれかに記載の受信データ処理方法を実行することを特徴とする受信側データ処理装置。
【請求項１１】
請求項９記載の送信側データ処理装置と、
請求項１０記載の受信側データ処理装置と、
前記送信側データ処理装置と前記受信側データ処理装置とを結ぶシリアル通信線と、
前記受信側データ処理装置によって制御される画像形成のためのプリンターヘッドと、
を有することを特徴とする画像形成装置。
【請求項１２】
請求項１１記載の画像形成装置であって、
前記画像形成装置は、前記プリンターヘッドに設けられる画素が有機ＥＬ素子により構成されることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信データ生成方法、受信データ処理方法、送信側データ処理装置、受信側データ処理装置および画像形成装置に関する。
【背景技術】
【０００２】
大容量かつ高速の画像形成装置（カラープリンター、複写機、ファクシミリ装置、これらの機能を併せ持つ複合機等）においては、画像制御部からプリンターヘッドに大量の画像データを高速に転送する必要がある。特許文献１には、制御部が、ＦＦＣ（フレキシブルフラットケーブル）を経由して、ＬＶＤＳ（Low Voltage Differential Signal:低電圧差動信号）方式のシリアル差動伝送によって、大量の画像データをプリンターヘッドに供給する技術が開示されている。特許文献１では、画素（ドット）は、ＬＥＤ（発光ダイオード）により構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−８０７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
画素（ドット）を有機ＥＬ素子で構成する有機ＥＬプリンターでは、画素の高密度配置が可能であり、より高精細な画像形成が可能である。しかし、プリンターヘッドの近くに画像処理基板を配置するのが困難なときには、ＦＦＣ等のシリアルデータケーブルの長さが例えば６０ｃｍ以上となる場合がある。このような場合では、大容量の画像データや制御信号の通信における信頼性を確保するためにＬＶＤＳ方式を使用したとしても、差動波形の乱れによって受信側の画像データ処理装置において信号の読み誤りが発生したり、画像データが消失したりして画質が低下し、転送データのうちの先頭のデータ群の識別に失敗するというような事態が発生して画像のズレ等が発生し、あるいは、誤ったタイミングで制御信号（ラッチ信号やリセット信号）が検出されることによって、画像処理のためのシステムが誤動作する（画像制御の誤りの発生）といった問題が生じる場合がある。
【０００５】
本発明の少なくとも一つの態様によれば、例えば、高品質の画像データや制御信号の通信が可能となり、また例えば、画像データの区切り（先頭のデータブロック等）を検出できないことに起因する画像ズレ等を防止することができ、また例えば、画像形成制御における誤動作を防止することができ、したがって、高品質かつ高精細な画像形成を実現することができる。
【課題を解決するための手段】
【０００６】
（１）本発明の送信データ生成方法の一態様は、送信側データ処理装置が、画像データおよび制御信号を含むシリアルデータを生成し、生成された前記シリアルデータを、シリアル通信線を経由して受信側データ処理装置に送信し、受信側データ処理装置が、受信した前記シリアルデータに含まれる前記画像データおよび前記制御信号に基づいて、プリンターヘッドによる画像形成を制御する画像形成装置における、前記送信側データ処理装置による送信データ生成方法であって、前記シリアルデータに含まれる前記画像データのうちの、画像形成に対する影響度が大きい画像データである第１データがｎ個（ｎは２以上の整数）連続し、かつ、前記シリアルデータに含まれる制御信号である第２データがｎ個連続するように、前記シリアルデータを生成する。
【０００７】
本態様では、画像形成に対する影響度が大きい、重要な画像データである第１データ（上位ビットの画像データの一つであり、例えばＭＳＢデータ）および第２データ（例えば、リセット信号等の制御信号）の各々については、時間軸上でｎ個連続するようにシリアルデータを生成する。例えば、１データを１クロックで転送する場合には、ｎ個のクロックを使用して、同一データをｎ回連続して送信する（つまり、ｎ重に送信する）。例えば、シリアルデータに基づいて差動信号（ＬＶＤＳ方式の信号）を生成して送信する場合、通信ケーブルの長さが長くなって送信信号（差動伝送信号）の波形が乱れる場合であっても、同じ値をもつデータが、ｎ個連続しているのであれば、同じ波形が時間軸上で重複することから波形変動が抑制され、送信信号の波形が安定化され、よって、受信側データ処理装置による、受信データの読み取り誤りが生じにくくなり、データが再生できない事態（データ消失）も生じにくくなる。
【０００８】
画像データのうちの特に上位ビットのデータ（ＭＳＢデータを含む）は、画素の発光輝度に大きな影響を与えることから、データが消失したり、読み取り誤りが発生したりすると、例えば、プリント対象の画像の再生ができなくなったり、画像のズレが生じたりする。本態様によれば、画像データの上位ビットデータは確実に通信することができることから、高品質の画像形成が可能である。また、本態様によれば、画像形成動作を制御する制御信号のうちの少なくとも影響度の高い制御信号（例えば、画像データのラインラッチ制御信号、ドライバーＩＣのハードウエアリセット信号、各種コマンドや印刷データの識別信号等）については、ｎ重送信することによって確実な通信が確保される。よって、画像形成制御（プリンターヘッドの動作制御）において誤動作が生じない。
【０００９】
（２）本発明の送信データ生成方法の他の態様では、前記送信側データ処理装置は、前記第１データおよび第２データ以外のデータについては１クロックで送信し、前記第１データに関しては、同じ値のｎ個の前記第１データをｎクロックで送信し、前記第２データに関しては、同じ値のｎ個の前記第２データをｎクロックで送信する。
【００１０】
本態様では、１クロックによる１画像データの伝送が原則であるが、重要な画像データおよび制御信号に関しては、例外的に、ｎクロックによるｎ個の同一の値のデータの伝送（ｎ重伝送あるいはｎ重クロック伝送）が実行される点を明確化した。
【００１１】
（３）本発明の送信データ生成方法の他の態様では、前記送信側データ処理装置は、前記シリアルデータを差動伝送信号に変換して送信し、前記受信側データ処理装置は、前記差動伝送信号を受信して前記シリアルデータに変換する。
【００１２】
本態様では、シリアルデータは差動伝送信号（例えばＬＶＤＳ信号）に変換されて送信され、受信側において、ＬＶＤＳ信号がシリアルデータに変換される点を明らかとした。
【００１３】
（４）本発明の送信データ生成方法の他の態様では、前記シリアルデータは複数のデータブロックにより構成され、前記複数のデータブロックの各々には、前記画像データおよび前記制御信号の少なくとも一方が含まれ、前記複数のデータブロックのうちの少なくとも先頭のデータブロックには、さらに、データブロック識別信号が含まれるように、前記シリアルデータを生成する。
【００１４】
本態様においては、少なくとも先頭のデータブロックには、データブロック識別信号が含まれることから、受信側データ処理装置は、受信したデータの区切り（先頭のデータブロック等）を確実に検出できる。よって、受信した画像データと画素との対応関係を誤ることがなくなり、画像ズレ等を防止することができる。例えば、送信側からシリアルデータが転送されたときに、受信側にて最初のデータブロックの区切りを正確に認識できないと、後続のデータブロックの区切りがすべて誤ってしまい、印刷画像のズレや歪みが生じる可能性が高くなる。本態様によれば、少なくとも先頭のデータブロック（先頭のデータ群の区切り）が確実に検出されるため、画像のズレ等が生じない。シリアル通信線の通信容量に余裕がある場合には、データ識別信号は、例えば先頭のデータブロック以外の他のデータブロックの各々に付加することもでき、あるいは、先頭のデータブロックにデータブロック識別信号を付加し、その後、所定間隔で（例えば１００個のデータブロックおきに）データブロック識別信号を付加する、というような変形も適宜、なし得る。
【００１５】
データ識別信号は、例えば、１ビットの１＝１’ｂ１からなる識別符号をｎ回連続させることによって作成することができる。例えば、先頭の第１データブロック中の所定位置に、１ビットの１からなる２個の識別符号（合計２ビット）を隣接し、さらにチャンネル間も同タイミング位置に隣接して１ビットの１からなる２個の識別符号（合計２ビット）を配置する。その先頭ブロックに続く第２データブロックおよび第３データブロックの、先頭識別用のデータブロック識別信号が配置されている位置と同じ位置において、１ビットの制御信号を２個隣接して配置し（合計２ビット）、その制御信号において、チャンネル間の各ビットの組み合わせにおいて（１，１）というパターンが生じないようにすることによって、簡単なデータ識別符号を用いて（通信データの増加を最小限に抑制しつつ）、先頭のデータブロックを他のデータブロックと確実に区別することが可能となる（但し、この例は一例であり、この例に限定されるものではない）。
【００１６】
（５）本発明の送信データ生成方法の他の態様では、前記シリアルデータには、第１チャンネル用シリアルデータと、第２チャンネル用シリアルデータと、が含まれ、前記第１チャンネル用シリアルデータおよび前記第２チャンネル用シリアルデータの各々は並行して送信され、前記第１チャンネル用シリアルデータにおける先頭のデータブロックである第１データブロックは、前記データブロック識別信号の一つである第１データブロック識別信号の構成要素であるｎ個連続する１ビットの“１”を有するようにし、前記第２チャンネル用シリアルデータにおける先頭のデータブロックである第２データブロックは、前記第１データブロック識別信号の構成要素であるｎ個連続する１ビットの“１”を有するようにし、前記第１データブロックにおける前記第１データブロック識別信号の構成要素であるｎ個連続する１ビットの“１”の各々が設けられる位置は、前記２データブロックにおける前記第１データブロック識別信号の構成要素であるｎ個連続する１ビットの“１”の各々が設けられる位置と同じ位置となるようにし、かつ、前記第１チャンネル用シリアルデータにおける前記先頭のデータブロックである前記第１データブロックに続く第３データブロックは、前記制御信号の一つである第１制御信号の構成要素である、ｎ個連続する１ビットのデータを有するようにし、前記第２チャンネル用シリアルデータにおける前記先頭のデータブロックである前記第２データブロックに続く第４データブロックは、前記制御信号の一つである第２制御信号の構成要素である、ｎ個連続する１ビットのデータを有するようにし、前記第３データブロックにおける前記第１制御信号の構成要素であるｎ個連続する１ビットのデータの各々が設けられる位置は、前記４データブロックにおける前記第２制御信号の構成要素であるｎ個連続する１ビットのデータの各々が設けられる位置と同じ位置となるようにし、かつ、互いに対応する位置にある前記第３データブロックにおける前記１ビットのデータおよび前記第４データブロックにおける前記１ビットのデータによって構成される１組のビットからなるデータは、一方のビットが“１”のとき、他方のビットが必ず“０”になり、“１”“１”の組み合わせにならないようにする。
【００１７】
本態様では、上述した、複数のチャンネルの各々に含まれるビットの組み合わせによって、データブロックを識別する方法を明記した。上述のとおり、例えば、先頭のデータブロックでは、複数のチャンネルの各々に含まれる、同じタイミングで送信される位置にあるビットの組み合わせは、オール“１”となる（そのオール“１”となる組み合わせをもつビットによって、データ識別信号が構成されることになる）。
【００１８】
一方、各チャンネルのシリアルデータにおける、先頭のデータブロックに続く次のデータブロックの各々には、第１の制御信号および第２の制御信号が配置される。第１の制御信号および第２の制御信号が配置される位置は、先頭のデータブロックにおいてデータ識別信号が設けられている位置と同じ位置（同じタイミング位置）である。つまり、第１チャンネルの先頭のデータブロック（第１データブロック）に続く次のブロック（第３データブロック）では、データ識別信号位置に対応する位置に第１の制御信号が設けられ、第２チャンネルの先頭のデータブロック（第２データブロック）に続く次のブロック（第４データブロック）では、データ識別信号位置に対応する位置に第２の制御信号が設けられる。そして、互いに対応する位置にある（つまり、同じタイミングで送信される位置にある）第１の制御信号の構成ビットおよび第２の制御信号の構成ビットの組み合わせは、必ず、（１，０），（０，１）の組み合わせになるように設定される（つまり、必ず（１，１）の組み合わせにはならないように設定される）。
【００１９】
受信側では、シリアル通信線を経由して送られてきた第１チャンネルおよび第２チャンネルのシリアルデータを受信する。そして、第１チャンネルの先頭のデータブロック（第１データブロック）ならびに第２チャンネルの先頭のデータブロック（第２データブロック）を復元し、また、第１チャンネルの先頭のデータブロックの次のデータブロック（第３データブロック）ならびに第２チャンネルの先頭のデータブロックに続く次のデータブロック（第４データブロック）を復元し、次に、データの区切りの識別処理（ここでは、先頭のデータブロックを他のデータブロックと区別する処理）を実行する。すなわち、上述のとおり、第１データブロックと第２データブロックの各々における、データブロック識別信号が配置される位置にある、対応する１ビットデータ同士の組み合わせは（１，１）となっており、後続の、第３データブロックと第４データブロックの各々における、制御信号が配置される位置にある、対応する１ビットのデータ同士の組み合わせは（１，０）または（０，１）となっている（なお、例えば、さらに次のデータブロックにおいても、第３，第４の制御信号を同じ位置に付加し、対応するビットの組み合わせが（１，０）あるいは（０，１）になるようにしておけばさらに好ましい）。
【００２０】
したがって、受信側において、異なるチャンネルに属する、対応する位置にあるビットの組み合わせを検出すると、先頭のデータブロックについてのみ（１，１）のパターンが検出され、後続の少なくとも１個のデータブロックでは（０，１）もしくは（１，０）（つまり、（１，１）ではないパターン）が検出される。よって、受信側では、（１，１）のパターンが検出されたデータブロックが先頭のデータブロックであると確実に判定することができる。先頭のデータブロックの次に受信され、かつ（０，１）または（１，０）のパターンが検出されたデータブロックが、先頭の次のデータブロックとなる。このようにして、伝送距離の長いシリアルデータ通信において最も重要な、先頭のデータブロックと後続のデータブロックとの区切りの検出を確実に行える。よって、画像のずれや画像の再現不能というような、画質の大きな低下を招く事態が発生することを、確実に防止することができる。
【００２１】
本態様では、先頭のデータブロックのデータ識別信号は、例えば、２つのチャネルに属する合計４ビットのオール“１”の信号であり、極めて簡単に生成することができ、例えば、データブロックの末尾位置等に簡単に付加することができる。また、上述のとおり、（１，１）という同じデータの組み合わせによって、送信波形が安定する。そして、先頭のデータブロックに続くデータブロックでは、複数の制御信号の対応するビットの値が、互いに背反するようにしておけば、それらの制御信号を、先頭のデータブロックに続く後続のデータブロックの識別信号としても利用することができる（つまり、後続のデータブロックの識別符号を新たに生成して付加する必要がない）。よって、簡単なデータ識別符号を用いて、通信データの増加を最小限に抑制しつつ、先頭のデータブロックを他のデータブロックと確実に区別することが可能となる。
【００２２】
（６）本発明の受信データ処理方法の一態様は、送信側データ処理装置が、上記いずれかの送信データ生成方法によって、画像データおよび制御信号を含むシリアルデータを生成し、生成された前記シリアルデータを、シリアル通信線を経由して受信側データ処理装置に送信し、受信側データ処理装置が、受信した前記シリアルデータに含まれる前記画像データおよび前記制御信号に基づいて、プリンターヘッドによる画像形成を制御する画像形成装置における、前記受信側データ処理装置による受信データ処理方法であって、前記シリアルデータに含まれる前記画像データのうちの、画像形成に対する影響度が大きい画像データである第１データはｎ個（ｎは２以上の整数）連続しており、かつ、前記シリアルデータに含まれる制御信号である第２データはｎ個連続しており、前記受信した前記シリアルデータに含まれる、ｎ個連続している前記第１データについて、１個のデータ以外の他のデータを破棄して同一データの重複を解除する処理を実行し、かつ、前記受信した前記シリアルデータに含まれる、ｎ個連続している前記第２データについて、１個のデータ以外の他のデータを破棄して同一データの重複を解除する処理を実行する。
【００２３】
本態様では、受信側データ処理装置は、シリアルデータに含まれる、ｎ個連続する同一のデータのうちの１個のデータ以外の他のデータ（例えば、最後に受信されたデータ以外のデータ）を破棄して同一データの重複を解除する処理を実行する。例えば、重要度の高いデータについてｎ重の伝送が行われる場合、シリアルデータのどの位置に重複したデータが存在するかは、回路設計段階で予め決めておくことができる。受信側データ処理装置は、例えば、動作クロック等を基準とし処理タイミングを制御することによって正確な重複解除処理が可能である。よって、重要度の高いデータについてｎ重の伝送が行われる場合にも、受信側にて、必要なデータを重複なく復元することができる。重複データ解除処理に際しては、最後の受信データを残し、それ以外の他のデータを破棄するのが好ましい。最後に受信したデータが最も安定した送信波形に基づいて復元された受信データであり、最も信頼性が高いと考えられるからである。
【００２４】
（７）本発明の受信データ処理方法の他の態様では、前記同一データの重複を解除する処理では、ｎ個連続している同じ値のデータのうちの、最後に受信されたデータ以外のデータを破棄する。
【００２５】
本態様では、重複データ解除処理に際して、最後の受信データを残し、それ以外の他のデータを破棄する点を明らかとした。上述のとおり、最後に受信したデータが最も安定した送信波形に基づいて復元された受信データであり、最も信頼性が高いと考えられるからである。
【００２６】
（８）本発明の受信データ処理方法の他の態様では、前記受信した前記シリアルデータは複数のデータブロックにより構成され、前記複数のデータブロックの各々には、前記画像データおよび前記制御信号の少なくとも一方が含まれ、かつ前記複数のデータブロックのうちの少なくとも先頭のデータブロックには、データブロック識別信号が含まれており、前記データブロック識別信号を用いて、前記データブロックの区切りを検出する処理を実行する。
【００２７】
本態様によれば、受信側データ処理装置において、データブロックの区切り（少なくとも先頭のデータブロックの区切り）を確実に検出することができる。すなわち、少なくとも先頭のデータブロックを、後続のデータブロックと区別して確実に検出することができる。よって、受信した画像データと画素との対応関係を誤ることがなくなり、印刷画像の画像ズレ等を防止することができる。
【００２８】
（９）本発明の送信側データ処理装置の一態様は、上記の送信データ生成方法を実行する。
【００２９】
これによって、高品質の画像データや制御データを送信することができる送信側データ処理装置（送信側制御部）が実現される。
【００３０】
（１０）本発明の受信側データ処理装置は、上記の受信データ処理方法を実行する。
【００３１】
これによって、受信したデータを誤りなく検出し、かつ、常に正確な画像形成制御を行うことが可能な、受信側データ処理装置（受信側制御部）が実現される。
【００３２】
（１１）本発明の画像形成装置の一態様は、上記の送信側データ処理装置と、上記の受信側データ処理装置と、前記送信側データ処理装置と前記受信側データ処理装置とを結ぶシリアル通信線と、前記受信側データ処理装置によって制御される画像形成のためのプリンターヘッドと、を有する。
【００３３】
本態様によれば、高品質かつ高精細な画像形成が可能な画像形成装置（カラープリンター、複写機、ファクシミリ装置、これらの機能を併せ持つ複合機等）を実現することができる。
【００３４】
（１２）本発明の画像形成装置の他の態様は、前記画像形成装置は、前記プリンターヘッドに設けられる画素が有機ＥＬ素子により構成される。
【００３５】
本態様によれば、高品質かつ高精細な画像形成が可能な有機ＥＬプリンターを提供することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の画像形成装置の一例（ここでは、有機ＥＬプリンターとする）の主要部の構成を示す図
【図２】画像データ（階調データ）と画素の発光輝度との関係を示す図
【図３】ＬＶＤＳ（低電圧差動信号）方式の送信信号の波形の乱れを示す図
【図４】本発明の画像形成装置の一例の、基板構成と基板間の接続を示す図
【図５】画像形成装置（画像形成のためのデータ転送システム）の構成例を示す図
【図６】図６（Ａ）および図６（Ｂ）は、送信データの多重化（ｎ連続送信）について説明するための図
【図７】データブロック識別信号について説明するための図
【図８】送信側データ処理装置の動作例を示す図
【図９】送信側データ処理装置の動作例を示す図
【図１０】送信側データ処理装置の動作例を示す図
【図１１】受信側データ処理装置の動作例を示す図
【発明を実施するための形態】
【００３７】
（第１の実施形態）
次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが、本発明の解決手段として必須であるとは限らない。
【００３８】
（画像形成装置の主要部の構成等）
図１は、本発明の画像形成装置の一例（ここでは、有機ＥＬプリンターとする）９００の主要部の構成を示す図である。画像形成装置９００は、画像データや制御信号を供給するホストＨＳＴが搭載されるホスト基板ＷＳ１と、送信側データ処理装置（不図示）が搭載される送信側制御基板ＷＳ２と、変位自在のシリアル通信ケーブルであるフレキシブルフラットケーブルＦＦＣと、受信側データ処理装置（不図示）が搭載される受信側制御基板ＷＳ３と、有機ＥＬ素子からなる画素群が形成されているプリンターヘッドＯＰＨと、静電潜像を形成する感光体ドラムＤＲＭと、給紙部ＰＥと、現像部ＲＮと、排紙トレイＥＴと、を有する。画像形成装置９００は、プリンターヘッドＯＰＨにおける各画素の発光を個別に制御し、これによって、感光体ドラムＤＲＭ上に静電潜像を形成する。現像部ＲＮは、トナー等の現像材によって静電潜像を現像する。画像形成媒体（コピー用紙等）は、給紙部ＰＥから１枚毎に供給される。画像形成媒体（コピー用紙等）は、図１において点線の矢印で示すように移動する。給紙部ＰＥから供給される画像形成媒体（コピー用紙等）に画像が転写され、これによって、画像の印刷（画像の形成）が実行される。
【００３９】
図２は、画像データ（階調データ）と画素の発光輝度との関係を示す図である。ＭＳＢは最上位ビットデータであり、ＬＳＢは最下位ビットデータである。図示されるように、有機ＥＬ素子の発光特性は、高階調側で変化率が増大する。よって、上位ビットの階調データが、受信側データ処理装置で誤って読み取られると、画素の発光輝度が大きく変動してしまう。
【００４０】
図３は、ＬＶＤＳ（低電圧差動信号）方式の送信信号の波形の乱れを示す図である。ＦＦＣの長さが例えば６０ｃｍを越える場合には、ＬＶＤＳ方式でデータを送信したとしても、差動波形の乱れが生じる。図３において、ＬＳ１，ＬＳ２（図中、実線で示される）は、波形の乱れがない差動の送信信号を示し、ＬＳ１’，ＬＳ２’（図中、点線で示される）は、波形乱れが生じた後の差動信号を示している。このような送信信号の波形の乱れが生じると、受信側のデータ処理装置において信号の読み誤りが発生したり、画像データが消失したりして画質が低下し、転送データのうちの先頭のデータ群の識別に失敗するというような事態が発生して画像のズレ等が発生し、あるいは、誤ったタイミングで制御信号（ラッチ信号やリセット信号）が検出されることによって、画像処理のためのシステムが誤動作する（画像制御の誤りの発生）といった問題が生じる場合がある。そこで、本実施形態の画像形成装置では、重要なデータについては多重送信を実行し、好ましくは、さらに、データブロック識別信号を付加したデータ送信を実行し、上述の問題が生じないようにする。
【００４１】
（画像形成装置における基板構成と基板間の接続について）
図４は、本発明の画像形成装置の一例の、基板構成と基板間の接続を示す図である。ホストＨＳＴの外部インターフェースＥＩＦから、画像データ（ＧＤＡＴＡ）と、制御信号およびクロックと、が出力される。ホスト基板ＷＳ１と送信側制御基板ＷＳ２との間には、コネクター１、ＦＦＣ１、コネクター２からなる通信線路と、コネクター３、ＦＦＣ２、コネクター４からなる通信線路と、が形成されている。
【００４２】
送信側制御基板ＷＳ２には、ＬＶＤＳの受信部１０（ＬＶＤＳＲＸ１）と、送信側データ処理装置２０と、発振回路（ＯＳＣ）３０と、リセットスイッチ４０と、レギュレーター５０と、ＬＶＤＳの送信部６０（ＬＶＤＳＴＸ）と、が設けられている。送信側制御基板ＷＳ２と受信側制御基板ＷＳ３との間には、コネクター５、ＦＦＣ３、コネクター６からなる通信線路が形成されている。
【００４３】
受電側制御基板ＷＳ３には、ＬＶＤＳの受信部８２（ＬＶＤＳＲＸ２）と、受信側データ処理装置８０と、が設けられている。受信側データ処理装置８０は、プログラマブルロジックデバイス（プログラム可能なロジック回路）ＰＬＤ１（参照符号８４ａ），ＰＬＤ２（参照符号８４ｂ）と、レギュレーター７０と、を含む。有機ＥＬプリンターヘッドＯＰＨには、複数のドライバーＩＣ９０ａ〜９０ｎと、画素群（Ｒ，Ｇ，Ｂの各色の画素を含む）と、が設けられている。
【００４４】
（システム構成）
図５は、画像形成装置（画像形成のためのデータ転送システム）の構成例を示す図である。図５において、Ｇ１はＣＭＯＳ、ＴＴＬ等の非差動出力トランスミッターであり、Ｇ２およびＧ３〜Ｇ６は差動出力のトランスミッターであり、Ｇ７〜Ｇ１０は差動入力のレシーバーである。送信側データ処理装置２０は、データ変換回路２３と、７逓倍ＬＶＤＳ変換回路（シリアライザー）２１と、を有する。
【００４５】
データ変換回路２３は、例えば、所定の画像データの補正演算や、画像データに位置データ（画素群が直線状の配置となっていない場合には、画素の位置を示す位置データが必要となる場合がある）の付加等の処理を実行する。７逓倍ＬＶＤＳ変換回路（シリアライザー）２１には、パラレルデータＴＸＩＮ１０〜ＴＸＩＮ２０と、送信クロックＴＸＣＬＫと、が入力される。送信クロックＴＸＣＬは、ホストＨＳＴから送られてきたクロックである。
【００４６】
７逓倍ＬＶＤＳ変換回路（シリアライザー）２１は、パラレル／シリアル変換回路（不図示）を内蔵し、また、ＰＬＬ回路（不図示）を内蔵する。７逓倍ＬＶＤＳ変換回路（シリアライザー）２１は、送信クロックＴＸＣＬを、ＰＬＬ回路（不図示）を用いて７逓倍して、パラレル／シリアル変換回路（不図示）の動作クロックを生成する。パラレル／シリアル変換回路（不図示）は、シリアルデータである７逓倍ＬＶＤＳデータＴＸｏｕｔを生成して出力する。また、送信出力クロックＴＸＣＬＫｏｕｔが、７逓倍ＬＶＤＳ変換回路（シリアライザー）２１から出力される。この送信出力クロックＴＸＣＬＫｏｕｔとしては、例えば、ホストＨＳＴから供給されるクロックをそのまま利用することができる。
なお、シリアライズ処理に際しては、例えば、送信データが一括して受信エラーとならないように、送信データを分散させるスクランブル処理を実行することができる。
【００４７】
送信部ＬＶＤＳＴＸ（参照符号６０）は、差動出力のトランスミッターＧ３〜Ｇ６を有する。トランスミッターＧ３〜Ｇ５の各々は、シリアルデータＴＸｏｕｔに基づいて、差動の送信出力ＬＶＤＳＴＸｏｕｔ１〜ＬＶＤＳＴＸｏｕｔ３を生成して（つまりＬＶＤＳ信号への変換を行って）、生成された送信出力ＬＶＤＳＴＸｏｕｔ１〜ＬＶＤＳＴＸｏｕｔ３を出力する。また、トランスミッターＧ６は、送信出力クロックＴＸＣＬＫｏｕｔに基づいて、差動の送信出力クロックＤＳＴＸＣＬＫｏｕｔを生成し（つまり、ＬＶＤＳ信号への変換を行い）、その差動の送信出力クロックＤＳＴＸＣＬＫｏｕｔを出力する。差動の送信出力ＬＶＤＳＴＸｏｕｔ１〜ＬＶＤＳＴＸｏｕｔ３と差動の送信出力クロックＤＳＴＸＣＬＫｏｕｔは同期している。
【００４８】
受信部ＬＶＤＳＲＸ２（参照符号８２）の複数のレシーバーＧ７〜Ｇ１０は、ＦＦＣを経由して送られてくる差動の送信出力ＬＶＤＳＴＸｏｕｔ１〜ＬＶＤＳＴＸｏｕｔ３ならびに差動の送信出力クロックＤＸＴＸＣＬＫｏｕｔを受信する。レシーバーＧ７〜Ｇ１０の各々は、差動入力・シングルエンド出力のレシーバーであり、レシーバーＧ７〜Ｇ９の各々は、受信した差動の送信出力ＬＶＤＳＴＸｏｕｔ１〜ＬＶＤＳＴＸｏｕｔ３を、シリアルデータに変換して出力する。レシーバーＧ１０は、差動の送信出力クロックＤＳＴＸＣＬＫｏｕｔを、非差動の送信出力クロックＴＸＣＬＫｏｕｔに変換して出力する。
【００４９】
ＰＬＤ８４（図４における参照符号８４ａ，８４ｂ）は、動作クロック（ＰＬＬＣＬＫ）を生成するＰＬＬ回路８９と、デシリアライザー８５と、バッファー８７と、を有する。デシリアライザー８５は、シリアル／パラレル変換回路（不図示）を内蔵しており、受信したシリアルデータをパラレルデータに変換すると共に、データブロック（データ区切り）を認識し、例えば、データブロック毎にデータの並び替えを行って各画素に供給するべき画像データや各種の制御信号を復元する。ＰＬＬ回路８９は、入力される送信出力クロックＴＸＣＬＫｏｕｔに同期したＰＬＬクロックであるＰＬＬＣＬＫを生成し、デシリアライザー８５に供給する。デシリアライザー８５は、ＰＬＬＣＬＫに同期して、デシリアライズ処理を実行する。デシリアライザー８５からは、受信出力信号ＲＸｏｕｔＡ〜ＲＸｏｕｔＣが出力される。これらの信号は、例えば、バッファー８７により一時的に記憶された後、プリンターヘッドＯＰＨにおけるドライバーＩＣ９０（図４の参照符号９０ａ〜９０ｎ）に供給される。ドライバーＩＣ９０（９０ａ〜９０ｎ）は、画素群９２に含まれる複数の画素の各々を駆動して、各画素を、画素データの階調に対応した強度で発光させる。これによって、感光体ドラムＤＲＭ（図１参照）上に静電潜像が形成される。
【００５０】
（送信データの多重化（ｎ連続送信）に関して）
図６（Ａ）および図６（Ｂ）は、送信データの多重化（ｎ連続送信）について説明するための図である。図６（Ａ）に示すように、ＦＦＣ等を経由して送られる差動の送信出力ＬＶＤＳＴＸｏｕｔ１には、画像データＱ１〜Ｑｍと、制御信号Ｃ１と、が含まれている。
Ｑ１はＭＳＢデータであり、Ｑ２は上位データであり、また、制御信号Ｃ１は、プリンターヘッドＯＰＨの動作に影響を与える重要な制御信号である。
【００５１】
図６（Ａ）に示す例では、重要な画像データである第１データ（Ｑ１，Ｑ２）および重要な制御信号である第２データ（Ｃ１）の各々については、時間軸上でｎ個連続するように（図中の例ではｎ＝２）、シリアルデータが生成されている。例えば、１データを１クロックで転送する場合には、ｎ個のクロックを使用して、同一データをｎ回連続して送信する（つまり、ｎ重に送信する）。同じ値をもつデータがｎ個連続していることによって、図６（Ｂ）に示すように、同じ波形（ＬＳ１０ａ，ＬＳ１０ｂ）が時間軸上で重複することから波形変動が抑制され、送信信号の波形ＬＳ１０が安定化され、よって、受信側データ処理装置８０による、受信データの読み取り誤りが生じにくくなり、データが再生できない事態（データ消失）も生じにくくなる。
【００５２】
画像データのうちの特に上位ビットの画像データ（ＭＳＢデータを含む）は、画素の発光輝度に大きな影響を与える（すなわち、画像形成に対する影響度が大きい）ことから、データが消失したり、読み取り誤りが発生したりすると、例えば、プリント対象の画像の再生ができなくなったり、画像のズレが生じたりする。図６（Ａ）のような送信方法を採用すれば、画像データの上位ビットデータは確実に通信することができることから、高品質の画像形成が可能である。また、画像形成動作を制御する制御信号のうちの少なくとも影響度の高い制御信号（例えば、画像データのラインラッチ制御信号、ドライバーＩＣのハードウエアリセット信号、各種コマンドや印刷データの識別信号等）については、ｎ重送信することによって確実な通信が確保される。よって、画像形成制御（プリンターヘッドの動作制御）において誤動作が生じない。
【００５３】
また、受信側データ処理装置８０は、図６（Ｂ）の下側に示されるように、受信信号に基づいて得られるシリアルデータに含まれる、ｎ個連続する同一のデータ（Ｑ１，Ｑ１、Ｑ２，Ｑ２、Ｃ１，Ｃ１）のうちの１個のデータ以外の他のデータを破棄して同一データの重複を解除する処理を実行する。図６（Ｂ）の下側において、×印は、データが破棄されたこと（データがプリンターヘッドＯＰＨに供給されないこと）を示している。重要度の高いデータについてｎ重の伝送が行われる場合、シリアルデータのどの位置に重複したデータが存在するかは、回路設計段階で予め決めておくことができる。受信側データ処理装置は、例えば、動作クロックＰＬＬＣＬＫ等を基準とし処理タイミングを制御することによって正確な重複解除処理が可能である。よって、重要度の高いデータについてｎ重の伝送が行われる場合にも、受信側にて、必要なデータを重複なく復元することができる。重複データ解除処理に際しては、最後の受信データ（図６（Ａ）の例では、２番目に受信されたデータ）を残し、それ以外の他のデータ（図６（Ａ）の例では１番目に受信されたデータ）を破棄するのが好ましい。最後に受信されたデータが最も安定した送信波形に基づいて復元された受信データであり、最も信頼性が高いと考えられるからである。
【００５４】
（データブロック識別信号について）
図７は、データブロック識別信号について説明するための図である。図７では、シリアルデータに含まれる複数のデータブロックのうちの少なくとも先頭のデータブロックに、データブロック識別信号（１’ｂ１、１ｂ’１）が含まれる。例えば、１画素がＲ（赤）、Ｇ（緑），Ｂ(青)の３つのドット（サブピクセル）から構成される場合、１画素分のシリアルデータの中には、３つのドット分のデータが含まれていることになり、従って、受信側のデータ処理は、１ドット分のデータブロックを単位として実行される。よって、データブロックの識別（データ区切りの検出）が重要となる。特に、受信側における、先頭のデータブロックの正確な認識が重要となる。例えば、画素の総数が７０４０ドットである場合、膨大なデータがシリアル転送されるが、受信側にて最初のデータブロックの区切りを正確に認識できないと、後続のデータブロックの区切りがすべて誤ってしまい、印刷画像のズレや歪みが生じる可能性が高くなる。
【００５５】
少なくとも先頭のデータブロックに、データブロック識別信号を含めることによって、受信側データ処理装置８０は、受信したデータの区切り（先頭のデータブロック等）を確実に検出できる。よって、受信した画像データと画素との対応関係を誤ることがなくなり、画像ズレ等を防止することができる。シリアル通信線の通信容量に余裕がある場合には、データ識別信号は、例えば先頭のデータブロック以外の他のデータブロックの各々に付加することもでき、あるいは、先頭のデータブロックにデータブロック識別信号を付加し、その後、所定間隔で（例えば１００個のデータブロックおきに）データブロック識別信号を付加する、というような変形も適宜、なし得る。
【００５６】
図７に示されるように、送信されるシリアルデータには、チャンネル１用シリアルデータＬＶＤＸＴＸｏｕｔ１と、チャンネル２用シリアルデータＬＶＤＸＴＸｏｕｔ２と、チャンネル３用シリアルデータＬＶＤＸＴＸｏｕｔ３と、が含まれる。図５を用いて説明したように、各チャンネル用シリアルデータＬＶＤＸＴＸｏｕｔ１〜ＬＶＤＸＴＸｏｕｔ３は並行して（つまり、共通の送信出力クロックであるＴＸＣＬＫｏｕｔに同期して同期並行的に）送信される。
【００５７】
図７において、１’ｂ１は、データ識別信号を構成する１ビットの“１”である。また、チャンネル２用シリアルデータＬＶＤＸＴＸｏｕｔ２に含まれる先頭のデータブロックＢＬ１における所定位置（図７の例では末端の位置）に設けられている（１’ｂ１、１’ｂ１）と、チャンネル３用シリアルデータＬＶＤＸＴＸｏｕｔ３の所定位置（図７の例で末端の位置）に設けられている（１’ｂ１、１’ｂ１）によって、先頭のデータブロックＢＬ１の識別符号（データブロック識別符号）Ａが構成される。
【００５８】
また、チャンネル２用シリアルデータＬＶＤＸＴＸｏｕｔ２に含まれる、先頭のデータブロックＢＬ１に続く２番目のデータブロックＢＬ２における所定位置（図７の例では末端の位置）には、制御信号の一つである印刷データのラインラッチ信号ＬＥ（ここでは、１ビットの“０”）が２個連続して配置されている（２重伝送）。同様に、チャンネル３用シリアルデータＬＶＤＸＴＸｏｕｔ３に含まれる、先頭のデータブロックＢＬ１に続く２番目のデータブロックＢＬ２における所定位置（図７の例では末端の位置）には、制御信号の一つであるデータバスの先頭データ識別信号ＳＴＡＲＴ（ここでは、１ビットの“１”）が２個連続して配置されている（２重伝送）。（ＬＥ，ＬＥ）および（ＳＴＡＲＴ，ＳＴＡＲＴ）は、制御信号Ｂ（あるいは制御信号ブロックＢ）を構成し、この制御信号Ｂは、２番目のデータブロックＢＬ２を、先頭のデータブロックＢＬ１と区別するためのデータブロック識別信号を兼ねている。
【００５９】
また、同様に、チャンネル２用シリアルデータＬＶＤＸＴＸｏｕｔ２に含まれる、３番目のデータブロックＢＬ３における所定位置（図７の例では末端の位置）には、制御信号の一つであるハードウエアリセット信号ＸＲＳＴ（ここでは、１ビットの“１”）が２個連続して配置されている（２重伝送）。同様に、チャンネル３用シリアルデータＬＶＤＸＴＸｏｕｔ３に含まれる３番目のデータブロックＢＬ３における所定位置（図７の例では末端の位置）には、制御信号の一つである「コマンドまたは印刷データ識別信号（ここでは、１ビットの“０”）が２個連続して配置されている（２重伝送）。（ＸＲＳＴ，ＸＲＳＴ）および（ＤＸＣ，ＤＸＣ）は、制御信号Ｃ（あるいは制御信号ブロックＣ）を構成し、この制御信号Ｃは、３番目のデータブロックＢＬ３を、先頭のデータブロックＢＬ１と区別するためのデータブロック識別信号を兼ねている。
【００６０】
上述のとおり、図７では、データ識別信号（１’ｂ１）は、１ビットの１からなる識別符号をｎ回連続させる（図７の場合、ｎ＝２）ことによって作成されている。すなわち、データブロック識別信号（１’ｂ１、１’ｂ１）は合計で２ビットである。図７に示されるように、先頭の第１データブロックＢＬ１中の所定位置（図７では末尾の位置）に、２ビットの（１，１）からなる２個の識別符号（１’ｂ１、１’ｂ１：合計２ビット）を隣接して配置し、さらにチャンネル間（ＬＶＤＳＴＸｏｕｔ２，ＬＶＤＳＴＸｏｕｔ３）も同じタイミング位置に１ビットからなる２個の識別符号（合計２ビット）を配置する。その先頭ブロックに続く第２データブロックＢＬ２および第３データブロックＢＬ３の、先頭識別用のデータブロック識別信号Ａが配置されている位置と同じ位置において、１ビットの制御信号を２個隣接して配置し（合計２ビット）ている。先頭識別用のデータブロック識別信号が配置されている位置と同じ位置に制御信号が配置される。チャンネル間（ＬＶＤＳＴＸｏｕｔ２，ＬＶＤＳＴＸｏｕｔ３）の同じタイミング位置に配置されている１ビットからなる２個の制御信号の各々は、互いに背反して（１，１）というパターンが生じないようにしている。これによって、簡単なデータ識別符号を用いて、通信データの増加を最小限に抑制しつつ、先頭のデータブロックを他のデータブロックと確実に区別することが可能となる
【００６１】
すなわち、時間軸上の時刻ｔ１に対応する、チャンネル１用シリアルデータＬＶＤＸＴＸｏｕｔ１の先頭ブロックＢＬ１における「１’ｂ１」と、同じく、時刻ｔ１に対応する、チャンネル２用シリアルデータＬＶＤＸＴＸｏｕｔ２の先頭ブロックＢＬ１における「１’ｂ１」との組は（１，１）の組み合わせであり、時刻ｔ２においても同様に（１，１）の組み合わせとなる。つまり、先頭のデータブロックＢＬ１に関しては、複数のチャンネル（チャンネル２，チャンネル３）の各々に含まれる、同じタイミング（時刻ｔ１，時刻ｔ２）で送信される位置にあるビット（１’ｂ１）の組み合わせは、オール“１”となり、そのオール“１”となる組み合わせをもつビット（図７では合計４ビット）によって、データ識別信号（先頭識別信号）Ａが構成される。上述のとおり、同じデータの組合せ（ここでは（１，１）の組み合わせ）は、送信波形を安定化させる効果をもつため、受信側で確実に受信される。但しこの例に限定されるものではない。
【００６２】
一方、チャンネル２およびチャンネル３のシリアルデータ（ＬＶＤＳＴＸｏｕｔ２，ＬＶＤＳＴＸｏｕｔ３）における、先頭のデータブロックＢＬ１に続く２番目のデータブロックＢＬ２の各々には、第１の制御信号（ＬＥ）および第２の制御信号（ＳＴＡＲＴ）が配置されており、そして、第１の制御信号（ＬＥ）および第２の制御信号（ＳＴＡＲＴ）が配置される位置は、先頭のデータブロックＢＬ１においてデータ識別信号Ａが設けられている位置と同じ位置（同じタイミング位置）である。そして、互いに対応する位置にある（つまり、同じタイミング（時刻ｔ３および時刻ｔ４）で送信される位置にある）第１の制御信号ＬＥの構成ビット（ここでは、１ビットの“０”）および第２の制御信号ＳＴＡＲＴの構成ビット（ここでは１ビットの“１”）の組み合わせは、（０，１）となっており（（１，０）でもよい）、必ず（１，１）の組み合わせにはならないように設定されている。
【００６３】
同様に、チャンネル２およびチャンネル３のシリアルデータ（ＬＶＤＳＴＸｏｕｔ２，ＬＶＤＳＴＸｏｕｔ３）における、３番目のデータブロックＢＬ３の各々には、第３の制御信号（ＸＲＳＴ）および第４の制御信号（ＤＸＣ）が配置されており、そして、第３の制御信号（ＸＲＳＴ）および第４の制御信号（ＤＸＣ）が配置される位置は、先頭のデータブロックＢＬ１においてデータ識別信号Ａが設けられている位置と同じ位置（同じタイミング位置）である。そして、互いに対応する位置にある（つまり、同じタイミング（時刻ｔ５および時刻ｔ６）で送信される位置にある）第３の制御信号ＸＲＳＴの構成ビット（ここでは、１ビットの“１”）および第４の制御信号ＤＸＣの構成ビット（ここでは１ビットの“０”）の組み合わせは、（１，０）となっており（（０，１）でもよい）、必ず（１，１）の組み合わせにはならないように設定されている。
【００６４】
受信側では、シリアル通信線（ＦＦＣ）を経由して送られてきた各チャンネル用のシリアルデータ（ＬＶＤＳＴＸｏｕｔ１〜ＬＶＤＳＴＸｏｕｔ３）の各々を受信する。そして、チャンネル２用のシリアルデータＬＶＤＳＴＸｏｕｔ２に含まれる先頭のデータブロックＢＬ１，２番目のデータブロックＢＬ２，３番目のデータブロックＢＬ３を復元し、また、チャンネル３用のシリアルデータＬＶＤＳＴＸｏｕｔ３に含まれる先頭のデータブロックＢＬ１，２番目のデータブロックＢＬ２，３番目のデータブロックＢＬ３を復元する。次に、データの区切りの識別処理（ここでは、先頭のデータブロックＢＬ１を後続のデータブロックＢＬ２およびＢＬ３と区別する処理）を実行する。すなわち、上述のとおり、チャンネル２用のシリアルデータＬＶＤＳＴＸｏｕｔ２に含まれる先頭のデータブロックＢＬ１およびチャンネル３用のシリアルデータＬＶＤＳＴＸｏｕｔ３に含まれる先頭のデータブロックＢＬ１においては、対応する位置にある（つまり同じ時刻ｔ１，ｔ２に送信される）１ビットのデータ同士の組み合わせは（１，１）となっている。
【００６５】
これに対して、後続の２番目のデータブロックＢＬ２における、対応する位置にある（つまり、同じ時刻ｔ３，ｔ４に送信される）１ビットのデータ同士の組み合わせは（１，０）または（０，１）であり、同様に、３番目のデータブロックＢＬ３における、対応する位置にある（つまり、同じ時刻ｔ５，ｔ６に送信される）１ビットのデータ同士の組み合わせは（１，０）または（０，１）である。
【００６６】
したがって、受信側において、異なるチャンネルに属する、対応する位置（時刻ｔ１〜ｔ６の各時点に対応する位置）にあるビットの組み合わせを検出すると、先頭のデータブロックＢＬ１についてのみ（１，１）のパターンが検出され、後続の少なくとも１個のデータブロックＢＬ２（およびＢＬ３）では、（０，１）もしくは（１，０）（つまり、（１，１）ではないパターン）が検出される。よって、受信側では、（１，１）のパターンが検出されたデータブロックが先頭のデータブロックＢＬ１であると確実に判定することができる。
【００６７】
先頭のデータブロックＢＬ１の次に受信され、かつ（０，１）または（１，０）のパターンが検出されたデータブロックが、２番目のデータブロックＢＬ２となり、２番目のデータブロックＢＬ２の次に受信され、かつ（０，１）または（１，０）のパターンが検出されたデータブロックが、３番目のデータブロックＢＬ３となる。
【００６８】
このようにして、伝送距離の長いシリアルデータ通信において最も重要な、先頭のデータブロックＢＬ１と後続のデータブロック（ＢＬ２，ＢＬ３）との区切り（図７におけるＱ１，Ｑ２，Ｑ３）の検出を確実に行える。よって、画像のずれや画像の再現不能というような、画質の大きな低下を招く事態が発生することを、確実に防止することができる。
【００６９】
本実施形態では、先頭のデータブロックＢＬ１の識別信号Ａは、例えば、２つのチャネルに属する合計４ビットのオール“１”の信号であり、極めて簡単に生成することができ、例えば、データブロックの末尾位置等に簡単に付加することができる。そして、先頭のデータブロックＢＬ１に続くデータブロックＢＬ２，ＢＬ３では、複数の制御信号（ＬＥ，ＳＴＡＲＴ，ＸＲＳＴ，ＤＸＣ）の対応するビットの値が、互いに背反するように設定されており、よって、それらの制御信号のブロック（Ｂ，Ｃ）は、先頭のデータブロックＢＬ１に続く後続のデータブロック（ＢＬ２，ＢＬ３）の識別信号としても利用することができる。
【００７０】
したがって、後続のデータブロックＢＬ２，ＢＬ３の識別符号を新たに生成して付加する必要がない。よって、簡単なデータ識別符号を用いて、通信データの増加を最小限に抑制しつつ、先頭のデータブロックを他のデータブロックと確実に区別することが可能となる。
【００７１】
（第２の実施形態）
本実施形態では、シリアルデータ通信について、より具体的に説明する。図８〜図１０は、送信側データ処理装置の動作例を示す図であり、図１１は、受信側データ処理装置の動作例を示す図である。
【００７２】
本実施形態では、画素数を７０４０ドットとし、送信側データ処理装置として市販のＩＣ（ＮＳ社製のＤＳ９０Ｃ３６３Ｂ）を使用し、受信側データ処理装置として市販のＩＣ（ＮＳ社製のＤＳ９０ＣＦ３８４Ａ）を使用する。３ＣＨ分の画像データ（Ｄ３〜Ｄ１０の８ビット、Ｄ１４〜Ｄ２１の８ビット、Ｄ２５〜Ｄ３２の８ビット）の各々には補正ビット演算がなされ、さらに、２ビットの位置データが付加され、結果的に、１ドット分の画像データが１２ビットとなる。３ドット分の画像データは３６ビットであり、これに、４つの制御信号（例えば各２ビット）を付加する。４つの制御信号には、印刷データのラインラッチ信号ＬＥ、ドライバーＩＣのハードウエアリセット信号ＸＲＳＴ、コマンド（または印刷データの識別信号）ＤＸＣ、データバスの先頭識別信号ＳＴＡＲＴが含まれる。結果的に、Ｄ０〜Ｄ３５の階調データと、４制御信号を、３チャネルの７逓倍信号に振り分けてＬＶＤＳ信号にてシリアル転送し、階調変化の大きい上位２ビット、ならびに制御信号ビットの全部は２クロックを使用して転送する（その他のデータは、１クロックで１データが転送される）。
【００７３】
図８では、時刻ｔ１〜ｔ７において、合計で２１個のデータ（３チャネル×７）が送信される。図８において、（１）〜（４）のデータが２重に伝送される画像データである。また、（５）および（６）のデータは、１’ｂ１（＝１）が２個連続したデータである。上述したとおり、先頭のデータブロック識別信号Ａは、合計で４ビットの１’ｂ１で構成される。
【００７４】
図９では、時刻ｔ８〜ｔ１５において、合計で２１個のデータ（３チャネル×７）が送信される。図９において、（７）〜（１０）のデータが２重に伝送される画像データであり、（１１）および（１２）のデータが２重に伝送される制御信号である。（１１）および（１２）のデータによって、制御信号Ｂ（制御信号ブロックＢ）が構成される。
【００７５】
図１０では、時刻ｔ１６〜ｔ２３において、合計で２１個のデータ（３チャネル×７）が送信される。図１０において、（１３）〜（１７）のデータが２重に伝送される画像データであり、（１８）および（１９）のデータが２重に伝送される制御信号である。（１８）および（１９）のデータによって、制御信号Ｃ（制御信号ブロックＣ）が構成される。
【００７６】
受信側データ処理装置は、シリアル／パラレル変換によってプリンターヘッドＯＰＨに供給すべきパラレルデータを生成し、出力する。図１１において、時刻ｔ１１〜時刻ｔ１２において受信出力Ａ（ＲＸｏｕｔＡ）が得られ、時刻ｔ１９〜時刻ｔ２０において受信出力Ｂ（ＲＸｏｕｔＢ）が得られ、時刻ｔ２７〜時刻ｔ２８において受信出力Ｃ（ＲＸｏｕｔＣ）が得られる。図１１の左側に明記されるように、シリアル／パラレル変換の際、受信出力（ＲＸｏｕｔ１，３，５，８，１１，１５，１６）については破棄され、プリンターヘッドＯＰＨには供給されない。図１１の右側に示されるように、１ドットを構成する３つのサブピクセルＲ１，Ｇ１，Ｂ１の各々に、復元されたデータＤ３〜Ｄ１０，Ｄ１４〜Ｄ２１，Ｄ２５〜Ｄ３２の各々が供給される。
【００７７】
以上説明したように、本発明の少なくとも一つの実施形態によれば、例えば、高品質の画像データや制御信号の通信が可能となり、また例えば、画像データの区切り（先頭のデータブロック等）を検出できないことに起因する画像ズレ等を防止することができ、また例えば、画像形成制御における誤動作を防止することができ、したがって、高品質かつ高精細な画像形成を実現することができる。また、高品質かつ高精細な画像形成が可能な画像形成装置（カラープリンター、複写機、ファクシミリ装置、これらの機能を併せ持つ複合機等）を実現することができ、また、例えば、高品質かつ高精細な画像形成が可能な有機ＥＬプリンターを提供することができる。
【００７８】
なお、本実施形態について詳述したが、本発明の新規事項および効果から逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。上述の実施形態では、重要なデータを２重転送する場合（ｎ＝２の場合）について説明したが、ｎを３以上としてもよい。また、上述の実施形態では、データブロック識別信号として、オール１のデータ群を使用したが、この例に限定されるものではなく、先頭ブロックと後続のブロックとの識別が可能であれば、どのようなパターンの信号でもよい。また、図７に記載される例では、同時並行的に送信される２つのチャンネルに配置される制御信号の各ビットの組み合わせを、先頭データブロックとの識別用信号としても利用していたが、３つのチャンネル（あるいはそれ以上のチャネル）に含まれる制御信号（あるいは、画像形成に影響が大きい重要な画像データ）を利用して、同様の効果を得ることもできる。この場合、適宜、応用、変形が可能である。例えば、図７の例において、４チャンネルにわたる信号を利用する場合、先頭のデータブロックにおける時刻ｔ１および時刻ｔ２に同時に送信される、各チャンネルのビットの組み合わせが（０１１１）であり、２番目のデータブロックにおける時刻ｔ３，時刻ｔ４に同時に送信されるビットの組み合わせが（１１１０）というように、１ビットだけ０が含まれ、その１ビットの０の位置が異なることによって、先頭のデータブロックと後続のデータブロックとを区別する、というような変形は、適宜、なし得る。
【符号の説明】
【００７９】
ＤＲＭ  感光体ドラム、ＯＰＨ  有機ＥＬプリンターヘッド、ＰＥ  給紙部、
ＲＮ  現像部、ＥＴ  排紙トレイ、ＦＦＣ  フレキシブルフラットケーブル、
ＨＳＴ  ホスト、ＷＳ１、ホスト基板、ＥＩＦ  外部インターフェース、
ＷＳ２  送信側制御基板、ＷＳ３  受信側制御基板、２０  送信側データ処理装置、
２３  データ変換回路、２１  ７逓倍ＬＶＤＳ変換回路（シリアライザー）、
３０  発振回路、４０  リセットスイッチ、５０  レギュレーター、
６０  ＬＶＤＳトランスミッター、７０  レギュレーター、
８０  受信側データ処理装置、８５  デシリアライザー、８９  ＰＬＬ回路、
９０（９０ａ〜９０ｎ）  ドライバーＩＣ、
９２  画素群（Ｒ，Ｇ，Ｂの各色の画素を含む）
【図１】
2010252167.tif 000003
【図２】
2010252167.tif 000004
【図３】
2010252167.tif 000005
【図４】
2010252167.tif 000006
【図５】
2010252167.tif 000007
【図６】
2010252167.tif 000008
【図７】
2010252167.tif 000009
【図８】
2010252167.tif 000010
【図９】
2010252167.tif 000011
【図１０】
2010252167.tif 000012
【図１１】
2010252167.tif 000013