(57)【要約】【課題】増幅器の出力抵抗Ｒ1の抵抗値と平均化用抵抗素子Ｒaveの抵抗値との関係に制限されることなく、オーバーレンジ範囲を最小限にとどめて低電力で小面積なＡＤ変換器を提供する。【解決手段】第１電圧と第２電圧との間を分圧して複数の基準電圧を生成する基準電圧発生器と、各基準電圧と入力信号の電圧との差電圧を増幅する複数の増幅器と、増幅器の出力端子間を接続する複数の平均化用抵抗素子とを備え、さらに、第１電圧よりも高い第３電圧と入力信号の電圧との差電圧を増幅する第１増幅器と、複数の増幅器のうち第１電圧が基準電圧として入力された増幅器の出力端子と第１増幅器の出力端子とを接続する第１抵抗素子とを有する第１平均化補助回路を複数設ける。【選択図】図１
2010252206.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧と第２電圧との間を分圧して複数の基準電圧を生成する基準電圧発生器と、
各前記基準電圧と入力信号の電圧との差電圧を増幅する複数の増幅器と、
前記増幅器の出力端子間を接続する複数の平均化用抵抗素子と、を備え、
さらに、前記第１電圧よりも高い第３電圧と前記入力信号の電圧との差電圧を増幅する第１増幅器と、前記複数の増幅器のうち前記第１電圧が基準電圧として入力された増幅器の出力端子と前記第１増幅器の出力端子とを接続する第１抵抗素子と、を有する第１平均化補助回路を複数設けたＡＤ変換器。
【請求項２】
前記第２電圧よりも低い第４電圧と前記入力信号の電圧との差電圧を増幅する第２増幅器と、前記複数の増幅器のうち前記第２電圧が基準電圧として入力された増幅器の出力端子と前記第２増幅器の出力端子とを接続する第２抵抗素子とを有する第２平均化補助回路を複数設けた請求項１に記載のＡＤ変換器。
【請求項３】
第１電圧と第２電圧との間を分圧して複数の基準電圧を生成する基準電圧発生器と、
各前記基準電圧と入力信号の電圧との差電圧を増幅する複数の増幅器と、
前記増幅器の出力端子間を接続する複数の平均化用抵抗素子と、を備え、
さらに、前記第２電圧よりも低い第４電圧と前記入力信号の電圧との差電圧を増幅する第２増幅器と、前記複数の増幅器のうち前記第２電圧が基準電圧として入力された増幅器の出力端子と前記第２増幅器の出力端子とを接続する第２抵抗素子と、を有する第２平均化補助回路を複数設けたＡＤ変換器。
【請求項４】
前記第１電圧よりも高い第３電圧と前記入力信号の電圧との差電圧を増幅する第１増幅器と、前記複数の増幅器のうち前記第１電圧が基準電圧として入力された増幅器の出力端子と前記第１増幅器の出力端子とを接続する第１抵抗素子と、を有する第１平均化補助回路を複数設けた請求項３に記載のＡＤ変換器。
【請求項５】
前記第１抵抗素子の抵抗値は、前記平均化用抵抗素子の抵抗値に前記第１平均化補助回路の数を乗じた値から前記第１増幅器の出力抵抗の抵抗値を減算した値とした請求項１，２及び４のいずれか１項に記載のＡＤ変換器。
【請求項６】
前記第２抵抗素子の抵抗値は、前記平均化用抵抗素子の抵抗値に前記第２平均化補助回路の数を乗じた値から前記第２増幅器の出力抵抗の抵抗値を減算した値とした請求項２〜４のいずれか１項に記載のＡＤ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ（アナログ−デジタル）変換器に関する。詳しくは、平均化用抵抗素子を備えるＡＤ変換器に関する。
【背景技術】
【０００２】
従来からフラッシュ型ＡＤ変換器（以下、単に「ＡＤ変換器」という。）が広く知られている。この種のＡＤ変化器では、入力アナログ信号と各基準電圧との差電圧を増幅する多数の増幅器を有しているが、高分解能を実現しようとすると各増幅器間のオフセットが深刻になるため、その応用範囲が制限される傾向にある。
【０００３】
そこで、かかる課題を解決するために、入力する基準電圧が隣接する増幅器の出力間にそれぞれ平均化用抵抗素子を設けて、オフセットを低減するＡＤ変換器が知られている。
【０００４】
例えば、図７に示すように、非特許文献１には、増幅器群１０１の増幅器１０１−１〜１０１−ｎ間に直列に平均化用抵抗素子Ｒaveを設けたＡＤ変換器１００が開示されている。このＡＤ変換器１００では、さらに、最下位増幅器１０１−１の出力端子と最上位増幅器１０１−ｎの出力端子とにダミー回路１０２をそれぞれ直列に複数（例えば、９個）設けて終端し、各増幅器１０１−１〜１０１−ｎ間のオフセットを低減している。
【０００５】
また、図８に示すように、特許文献１には、増幅器の出力抵抗（「出力抵抗Ｒ1」とする。）の抵抗値と平均化用抵抗素子Ｒaveの抵抗値との関係により、最下位及び最上位増幅器１０１−１，１０１−ｎの出力端子を適切に終端したＡＤ変換器２００が開示されている。このＡＤ変換器２００では、増幅器１０１の出力抵抗Ｒ1の抵抗値が平均化用抵抗素子Ｒaveの抵抗値より大きいとき、１．５Ｒave−０．５Ｒ１となる場合に適切に終端できることが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３９２０１６２号公報
【特許文献２】特開２００５−１３６６９６号公報
【非特許文献】
【０００７】
【非特許文献１】"A 6b 1.3GSamples/s A/D Converter in 0.35um CMOS"IEEE 2001 International Solid State Circuits Conference  pp.126〜127
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、非特許文献１に記載のＡＤ変換器１００では、ダミー回路１０２を直列に複数設ける必要があり、フルスケール（入力アナログ信号と比較する電圧範囲（ＶＲＴ−ＶＲＢ））外のオーバーレンジ範囲が広がる。そのため、近年のナノＣＭＯＳでの低電圧化に適応するのが困難となる。
【０００９】
また、特許文献１に記載のＡＤ変換器２００では、Ｒ1＞Ｒaveのときには、増幅器１０１のスレッショルドが理想のスレッショルドに対して歪んでしまうため、図７に示す回路と同様に、直列にダミー回路が複数（２個）必要となる。そのため、非特許文献１に記載のＡＤ変換器１００と同様に、ＡＤ変換器のフルスケール外のオーバーレンジ範囲が広がり近年のナノＣＭＯＳでの低電圧化に適応するのが困難となる。
【００１０】
そこで、本発明は、上述の点に鑑み、増幅器の出力抵抗の抵抗値と平均化用抵抗素子の抵抗値との関係に制限されることなく、オーバーレンジ範囲を最小限にとどめて低電力で小面積なＡＤ変換器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１に係る発明は、第１電圧と第２電圧との間を分圧して複数の基準電圧を生成する基準電圧発生器と、各前記基準電圧と入力信号の電圧との差電圧を増幅する複数の増幅器と、前記増幅器の出力端子間を接続する複数の平均化用抵抗素子と、を備え、さらに、前記第１電圧よりも高い第３電圧と前記入力信号の電圧との差電圧を増幅する第１増幅器と、前記複数の増幅器のうち前記第１電圧が基準電圧として入力された増幅器の出力端子と前記第１増幅器の出力端子とを接続する第１抵抗素子と、を有する第１平均化補助回路を複数設けたＡＤ変換器とした。
【００１２】
また、請求項２に係る発明は、請求項１に記載のＡＤ変換器において、前記第２電圧よりも低い第４電圧と前記入力信号の電圧との差電圧を増幅する第２増幅器と、前記複数の増幅器のうち前記第２電圧が基準電圧として入力された増幅器の出力端子と前記第２増幅器の出力端子とを接続する第２抵抗素子とを有する第２平均化補助回路を複数設けたＡＤ変換器とした。
【００１３】
また、請求項３に係る発明は、第１電圧と第２電圧との間を分圧して複数の基準電圧を生成する基準電圧発生器と、各前記基準電圧と入力信号の電圧との差電圧を増幅する複数の増幅器と、前記増幅器の出力端子間を接続する複数の平均化用抵抗素子と、を備え、さらに、前記第２電圧よりも低い第４電圧と前記入力信号の電圧との差電圧を増幅する第２増幅器と、前記複数の増幅器のうち前記第２電圧が基準電圧として入力された増幅器の出力端子と前記第２増幅器の出力端子とを接続する第２抵抗素子と、を有する第２平均化補助回路を複数設けたＡＤ変換器とした。
【００１４】
また、請求項４に係る発明は、請求項３に記載のＡＤ変換器において、前記第１電圧よりも高い第３電圧と前記入力信号の電圧との差電圧を増幅する第１増幅器と、前記複数の増幅器のうち前記第１電圧が基準電圧として入力された増幅器の出力端子と前記第１増幅器の出力端子とを接続する第１抵抗素子と、を有する第１平均化補助回路を複数設けたＡＤ変換器とした。
【００１５】
また、請求項５に係る発明は、請求項１，２及び４のいずれか１項に記載のＡＤ変換器において、前記第１抵抗素子の抵抗値は、前記平均化用抵抗素子の抵抗値に前記第１平均化補助回路の数を乗じた値から前記第１増幅器の出力抵抗の抵抗値を減算した値とした。
【００１６】
また、請求項６に係る発明は、請求項２〜４のいずれか１項に記載のＡＤ変換器において、前記第２抵抗素子の抵抗値は、前記平均化用抵抗素子の抵抗値に前記第２平均化補助回路の数を乗じた値から前記第２増幅器の出力抵抗の抵抗値を減算した値とした。
【発明の効果】
【００１７】
本発明のＡＤ変換器によれば、基準電圧発生器、複数の増幅器及び複数の平均化用抵抗素子に加え、第１平均化補助回路を複数設けている。これにより、ＡＤ変換器の端部を終端することができる。また、第１平均化補助回路は、第１電圧よりも高い第３電圧と入力信号の電圧との差電圧を増幅する第１増幅器と、複数の増幅器のうち第１電圧が基準電圧として入力された増幅器の出力端子と第１増幅器の出力端子とを接続する第１抵抗素子とを有している。これにより、第１平均化補助回路に第３電圧を印加することで、ＡＤ変換器の端部を終端することができ、低電圧化することができ、かつ、ＡＤ変換器を小面積化することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係るＡＤ変換器の概略構成を示す図である。
【図２】増幅器の回路構成を示す図である。
【図３】従来のＡＤ変換器の小信号等価回路を示す図である。
【図４】図１に示すＡＤ変換器の小信号等価回路を示す図である。
【図５】本発明の一実施形態に係る他のＡＤ変換器の概略構成を示す図である。
【図６】図５に示すＡＤ変換器の小信号等価回路を示す図である。
【図７】従来のＡＤ変換器の構成を示す図である。
【図８】従来の他のＡＤ変換器の構成を示す図である。
【発明を実施するための形態】
【００１９】
本実施形態に係るＡＤ変換器は、平均化用抵抗素子を用いたフラッシュ型（並列型）ＡＤ変換器であり、オーバーレンジ範囲を最小限にとどめて低電力で小面積なＡＤ変換器である。
【００２０】
本実施形態に係るＡＤ変換器は、第１電圧と第２電圧との間を分圧して複数の基準電圧を生成する基準電圧発生器と、各基準電圧と入力信号の電圧との差電圧を増幅する複数の増幅器と、増幅器の出力端子間を接続する複数の平均化用抵抗素子とを備えている。
【００２１】
このＡＤ変換器は、さらに第１平均化補助回路及び第２平均化補助回路が設けられる。第１平均化補助回路は、第１電圧よりも高い第３電圧と入力信号の電圧との差電圧を増幅する第１増幅器と、複数の増幅器のうち第１電圧が基準電圧として入力された増幅器の出力端子と第１増幅器の出力端子とを接続する第１抵抗素子とを有している。また、第２平均化補助回路は、第２電圧よりも低い第４電圧と入力信号の電圧との差電圧を増幅する第２増幅器と、複数の増幅器のうち第２電圧が基準電圧として入力された増幅器の出力端子と第２増幅器の出力端子とを接続する第２抵抗素子とを有している。
【００２２】
そして、本実施形態に係るＡＤ変換器では、第１平均化補助回路及び２平均化補助回路をそれぞれ複数備えていることに特徴を有している。すなわち、ダミー回路として平均化補助回路を直列に設けるのではなく、並列に設けている。
【００２３】
かかる構成により、増幅器の出力抵抗の抵抗値と平均化用抵抗素子の抵抗値との関係に制限されることなく、オーバーレンジ範囲を最小限にとどめて低電力で小面積なＡＤ変換器とすることができる。
【００２４】
また、第１抵抗素子の抵抗値は、平均化用抵抗素子の抵抗値に第１平均化補助回路の数を乗じた値から第１増幅器の出力抵抗の抵抗値を減算した値とすることで、オフセットの精度をより高めることが可能となる。同様に、第２抵抗素子の抵抗値は、平均化用抵抗素子の抵抗値に第２平均化補助回路の数を乗じた値から第２増幅器の出力抵抗の抵抗値を減算した値とすることで、オフセットの精度をより高めることが可能となる。
【００２５】
なお、第１平均化補助回路及び第２平均化補助回路のうち一方の平均化補助回路のみ用いるようにし、他の回路で残りの終端を行うようにすることもできる。
【００２６】
[１．ＡＤ変換器の概略構成]
以下、本実施形態に係るＡＤ変換器について図面を参照して具体的に説明する。
【００２７】
本実施形態におけるＡＤ変換器１は、アナログ入力信号をＮビットのデジタル出力信号に変換するものである。このＡＤ変換器１は、図１に示すように、基準電圧発生器１１、増幅器群１２、平均化回路１３、比較器群１４、エンコーダ１５、第１平均化補助部１６及び第２平均化補助部１７により構成されている。
【００２８】
基準電圧発生器１１は、直列に接続された複数の分圧用抵抗（ラダー抵抗）Ｒ0から構成され、これらの分圧用抵抗Ｒ0により高電位側基準電圧ＶＲＴと低電位側基準電圧ＶＲＢとの間の電圧を等電圧Ｖｒで２N−１個に分圧する。この分圧により、電圧が異なる複数の基準電圧Ｖref１〜Ｖref２N−１が生成される。なお、高電位側基準電圧ＶＲＴが本発明の第１電圧の一実施例に相当し、低電位側基準電圧ＶＲＢが本発明の第２電圧の一実施例に相当する。
【００２９】
増幅器群１２は、複数の増幅器Ａ（Ａ１〜Ａｎ）により構成される。この増幅器Ａは差動増幅器であり図２に示すような構成を有している。具体的には、ＮＭＯＳトランジスタＴｒ１，Ｔｒ２からなる差動対を備え、これらのＮＭＯＳトランジスタＴｒ１，Ｔｒ２のドレインはそれぞれ出力抵抗Ｒ1を介して電源電位ＶＤＤに接続される。また、これらのＮＭＯＳトランジスタＴｒ１，Ｔｒ２のソースは共通の定電流源ＩＳＳを介して基準電位ＶＳＳに接続されている。また、ＮＭＯＳトランジスタＴｒ１，Ｔｒ２のドレインが増幅器Ａの出力端子Ｖｏ１，Ｖｏ２となり、ゲートが第１入力端子，第２端子となる。
【００３０】
そして、各増幅器Ａの第１入力端子には入力信号の電圧Ｖinが入力され、第２入力端子には、基準電圧発生器１１が発生する複数の基準電圧Ｖref（Ｖref１〜Ｖref２N−１）のうちの対応する基準電圧Ｖrefが入力される。そして、これらの複数の増幅器Ａは、各基準電圧Ｖrefとアナログ入力信号の電圧Ｖinとの差電圧を増幅して差動出力する。
【００３１】
平均化回路１３は、入力する基準電圧Ｖrefが隣接する増幅器Ａ間を平均化用抵抗素子Ｒaveでそれぞれ接続することにより増幅器Ａ間のオフセットを低減させるものであり、複数の平均化用抵抗素子Ｒaveにより構成されている。
【００３２】
比較器群１４は、増幅器Ａ１〜Ａｎから出力される電圧をそれぞれ入力する複数のラッチ回路Ｌを有している。また、エンコーダ１５は、これらのラッチ回路Ｌの比較の結果に基づいてエンコードを行い、アナログ入力信号の電圧Ｖinに対応するＮビットのデジタル信号Ｄ（０）〜Ｄ（Ｎ−１）を出力するものである。
【００３３】
ところで、この増幅器Ａは、例えば、高電位側基準電圧ＶＲＴと同じ大きさのアナログ入力信号の電圧Ｖinが入力されると、ＮＭＯＳトランジスタＴｒ２のゲート電圧Ｖｇが上昇し、ソース電圧Ｖｓが上昇して、NＭＯＳトランジスタＴｒ２及び出力抵抗Ｒ1に電流が流れて出力端子Ｖｏ２の電圧が下がる。そのため、ＡＤ変換器においてオーバーレンジ範囲（ダミー範囲）が広がり、ＮＭＯＳトランジスタＴｒ１，Ｔｒ２の入力ＮＭＯＳとしての特性が潰れやすくなる。従って、増幅器Ａは線形な増幅器として動作しなくなるという問題が生じる。
【００３４】
そこで、本実施形態に係るＡＤ変換器１では、平均化補助部（第１平均化補助部１６及び第２平均化補助部１７）を設けてオーバーレンジ範囲（ダミー範囲）を最小限にとどめ、増幅器Ａが線形な増幅器として動作しなくなるという問題を抑えている。
【００３５】
各平均化補助部は、増幅器Ｂとこの増幅器Ｂの出力端子に接続された抵抗素子ＲTとから構成される平均化補助回路を複数備えている。
【００３６】
すなわち、第１平均化補助部１６は、増幅器群１２及び平均化回路１３の高電位側を終端するものであり、第１増幅器Ｂaとこの第１増幅器Ｂaの出力端子に接続された第１抵抗素子ＲTaとから構成される第１平均化補助回路１６aを複数備えている。図１に示すＡＤ変換器１では、第１増幅器Ｂa1及び第１抵抗素子ＲTa1からなる第１平均化補助回路１６a1と、第１増幅器Ｂa2及び第１抵抗素子ＲTa2からなる第１平均化補助回路１６a2とを有しており、この２個の第１平均化補助回路１６a1，１６a2が高電位側の増幅器Ａnの出力端子に接続されている。
【００３７】
第１増幅器Ｂa1，Ｂa2は、それぞれ第１入力端子にアナログ入力信号の電圧を入力し、第２入力端子には高電位側ダミー電圧ＶＲＤＵが入力される。さらに、第１増幅器Ｂa1，Ｂa2の出力端子には、それぞれ第１抵抗素子ＲTa1，ＲTa2の一端が接続され、第１抵抗素子ＲTa1，ＲTa2の他端に増幅器Ａnの出力端子に接続されている。なお、高電位側ダミー電圧ＶＲＤＵが本発明の第３電圧の一実施例に相当する。この高電位側ダミー電圧ＶＲＤＵは、高電位側基準電圧ＶＲＴよりも電圧Ｖｒだけ高い電圧である。
【００３８】
また、第２平均化補助部１７は、増幅器群１２及び平均化回路１３の低電位側を終端するものであり、第２増幅器Ｂbとこの第２増幅器Ｂbの出力端子に接続された第２抵抗素子ＲTbとから構成される第２平均化補助回路１７aを複数備えている。本実施形態の第２平均化補助部１７では、第２増幅器Ｂb1と第２抵抗素子ＲTb1からなる第２平均化補助回路１７a1と、第２増幅器Ｂb2と第２抵抗素子ＲTb2からなる第２平均化補助回路１７a2とを有しており、この２個の第２平均化補助回路１７a1，１７a2が低電位側の増幅器Ａ1の出力端子に接続されている。
【００３９】
第２増幅器Ｂb1，Ｂb2は、それぞれ第１入力端子にアナログ入力信号の電圧を入力し、第２入力端子には低電位側ダミー電圧ＶＲＤＬが入力される。さらに、第２増幅器Ｂb1，Ｂb2の出力端子には、それぞれ第２抵抗素子ＲTb1，ＲTb2の一端が接続され、第２抵抗素子ＲTb1，ＲTb2の他端に低電位側の増幅器Ａ1の出力端子に接続されている。なお、低電位側ダミー電圧ＶＲＤＬが本発明の第４電圧の一実施例に相当する。この低電位側ダミー電圧ＶＲＤＬは、低電位側基準電圧ＶＲＢよりも電圧Ｖｒだけ低い電圧である。
【００４０】
このように第１増幅器Ｂa1，Ｂa2に入力する電圧は、高電位側基準電圧ＶＲＴよりも電圧Ｖｒだけ高い高電位側ダミー電圧ＶＲＤＵであり、第２増幅器Ｂb1，Ｂb2に入力する電圧は、低電位側基準電圧ＶＲＢよりも電圧Ｖｒだけ低い低電位側ダミー電圧ＶＲＤＬである。従って、オーバーレンジ範囲を最小限にとどめることが可能となる。
【００４１】
ここで、増幅器Ｂ（Ｂa1，Ｂa2，Ｂb1，Ｂb2）は、増幅器Ａと同一の構成とすることが望ましい。特に増幅器Ｂの出力抵抗の抵抗値と増幅器Ａの出力抵抗の抵抗値とを同じ値にし、抵抗素子ＲTa1，ＲTa2，ＲTb1，ＲTb2の抵抗値を同じ値にすることにより、増幅器Ａのオフセットの調整が容易となる。
【００４２】
すなわち、増幅器Ｂと増幅器Ａとの出力抵抗の抵抗値とを同じ値にして、第１及び第２抵抗素子ＲTa，ＲTbの抵抗値を、平均化用抵抗素子Ｒaveの抵抗値に２を乗じ、増幅器Ａの出力抵抗Ｒ1の抵抗値を減算した値（ＲT＝２・Ｒave−Ｒ１）にできる。。
【００４３】
以下、このように終端することで、増幅器Ａのオフセットを低減できる理由を図５及び図６を参照して説明する。この終端条件はキルヒホフの法則を用いて求められる。
【００４４】
まず、従来の図８に示す回路の終端条件について図３を参照して説明する。図３は図８に示す回路の小信号等価回路であり、説明を容易にするため一部の回路部分（増幅器１０１−ｎ−１,１０１−ｎ,１０２−２及びその周辺）のみを示している。
【００４５】
図３に示すＶn  ，Ｖn+1についてキルヒホフの方程式を立てると、次の等式が得られる。
【００４６】
Ｖn＝Ｒ1（Ｉn−Ｉn-1）＋Ｒave×Ｉn＋Ｒ1（Ｉn−Ｉn+1）
＝Ｒ1（２Ｉn−Ｉn-1−Ｉn+1）＋Ｒave×Ｉｎ
Ｖｎ＋1＝Ｒ1（Ｉn+1−Ｉn）＋ＲT・Ｉｎ＋1＋Ｒ1×Ｉn+1
＝Ｒ1（２Ｉn+1−Ｉn）＋ＲT・Ｉn+1
【００４７】
上式より、次の等式が得られる。
Ｒ1（２Ｉn−Ｉn-1−Ｉn+1）＋Ｒave×Ｉn＝Ｒ１（２Ｉn+1−Ｉn）＋ＲT×Ｉn
【００４８】
ここで、Ｉn-1＝Ｉn＝Ｉn+1であると仮定すると、
ＲＴ＝Ｒave−Ｒ１＞０
つまり、Ｒave＞Ｒ１となり、平均化用抵抗素子Ｒaveが出力抵抗Ｒ1より大きい場合に終端するという終端条件が求められる。
【００４９】
次に、本実施形態に係るＡＤ変換器１の終端条件について図４を参照して説明する。図４は図１に示す２個の平均化補助回路を有する場合のＡＤ変換器の小信号等価回路であり、説明を容易にするため一部の回路部分（増幅器Ａn-1, Ａn-1,第１平均化補助部１６及びその周辺）のみを示している。ここでは、高電位側の終端について説明するが、低電位側も同様である。なお、増幅器Ｂ（Ｂa1，Ｂa2，Ｂb1，Ｂb2）の出力抵抗の抵抗値と増幅器Ａの出力抵抗の抵抗値とを同じ値にし、抵抗素子ＲTa1，ＲTa2，ＲTb1，ＲTb2の抵抗値を同じ値ＲTとしている。
【００５０】
図４に示すＶn+1についてキルヒホフの方程式を立てると、
Ｖn+1＝Ｒ1（Ｉn+1−Ｉn）＋ＲT・Ｉn+1／２＋Ｒ1×Ｉn+1／２
【００５１】
ここで、Ｉn+1＝Ｉn，Ｖn+1＝Ｒave×Ｉn+1であると仮定すると、
２Ｒave＝Ｒ1＋ＲT
となり、抵抗素子ＲTについて解くと
ＲT＝２・Ｒave−Ｒ1
となる。
【００５２】
よって、現実解としては、Ｒave＞１／２×Ｒ1となり、従来に比べて、Ｒaveの抵抗値を１／２にすることができる。
【００５３】
図１に示すＡＤ変換器１では、第１平均化補助回路及び第２平均化補助回路をそれぞれ２個ずつ設けることとしたが、図５に示すようにｋ個（ｋ≧３）以上設けることでＲaveの抵抗値をさらに低減することが可能となる。
【００５４】
図６は図５に示すｋ個の平均化補助回路を有する場合のＡＤ変換器の小信号等価回路であり、図４と同様に、説明を容易にするため一部の回路部分のみを示している。ここでは、高電位側の終端について説明するが、低電位側も同様である。なお、増幅器Ｂ（Ｂa1〜Ｂak，Ｂb1〜Ｂbk）の出力抵抗の抵抗値と増幅器Ａの出力抵抗の抵抗値とを同じ値にし、抵抗素子ＲTa1〜ＲTak，ＲTb1〜ＲTbkの抵抗値を同じ値ＲTとしている。
【００５５】
図６に示すＶn+1についてキルヒホフの方程式を立てると、
Ｖn+1＝Ｒ1（Ｉn+1−Ｉn）＋ＲＴ（Ｉn+1／ｋ）＋Ｒ1×（Ｉn+1／ｋ）
となる。
ここで、Ｉn+1＝Ｉn，Ｖn+1＝Ｒave×Ｉn+1とすれば、
ｋ・Ｒave＝Ｒ1＋ＲT
となり、抵抗素子ＲTの抵抗値について解くと
ＲT＝ｋ・Ｒave−Ｒ1
となる。
【００５６】
よって、現実解としては、Ｒave＞（１／ｋ）×Ｒ1となり、従来に比べて、Ｒaveの抵抗値を１／ｋにすることができる。
【００５７】
つまり、平均化用抵抗素子Ｒaveの抵抗値と出力抵抗Ｒ1の抵抗値との比
Ｒave：Ｒ1＝Ｋ：１（Ｋ≦１）
が解れば、フルスケール外において１レンジ（電圧Ｖｒ）のオーバーレンジ範囲で、任意の個数の平均化補助回路により終端が可能となる
【００５８】
以上のように、本実施形態におけるＡＤ変換器１は、高電位側基準電圧ＶＲＴと低電位側基準電圧ＶＲＢとの間を分圧して複数の基準電圧Ｖref（Ｖref１〜Ｖref２N−１）を生成する基準電圧発生器１１と、各基準電圧と入力信号の電圧Ｖinとの差電圧を増幅する複数の増幅器Ａ（Ａ１〜Ａｎ）と、当該増幅器Ａの出力端子間を接続する複数の平均化用抵抗素子Ｒaveとを備えている。このＡＤ変換器１は、さらに、高電位側基準電圧ＶＲＴよりも高い高電位側ダミー電圧ＶＲＤＵと入力信号の電圧Ｖinとの差電圧を増幅する第１増幅器Ｂa（Ｂa1, Ｂa2, ・・・,Ｂak）と、複数の増幅器Ａのうち高電位側基準電圧ＶＲＴが基準電圧として入力された増幅器Ａnの出力端子と第１増幅器Ｂaの出力端子とを接続する第１抵抗素子ＲTa（ＲTa1, ＲTa2, ・・・, ＲTak）とを有する第１平均化補助回路１６a（１６a1, １６a2, ・・・１６ak）を複数設けている。
【００５９】
かかる構成のＡＤ変換器１によれば、複数の増幅器Ａの出力端子間を接続するように複数の平均化用抵抗素子Ｒaveを備えているため各増幅器Ａ間のオフセットを低減することができる。また、第１増幅器Ｂaを備えると共に、増幅器Ａnの出力端子と第１増幅器Ｂaの出力端子とを第１抵抗素子ＲTaにより接続しているため、増幅器Ａnの出力端子を適切に終端することができる。
【００６０】
特に、第１平均化補助回路１６aを複数設ける、すなわち、第１平均化補助回路１６a1を増幅器Ａnの入力端子と出力端子との間に並列に複数形成しているため、オーバーレンジ範囲を広げることなく最小限にとどめることができる。これにより、増幅器Ａnの出力端子を適切に終端することができ、高電位側ダミー電圧ＶＲＤＵの電圧が高くなることを抑制することができ、ＡＤ変換器１を低電圧化することができる。また、ＡＤ変換器１の面積をさらに小面積化することもできる。
【００６１】
また、ＡＤ変換器１では、低電位側基準電圧ＶＲＢよりも低い低電位側ダミー電圧ＶＲＤＬと入力信号の電圧Ｖinとの差電圧を増幅する第２増幅器Ｂb（Ｂb1, Ｂb2, ・・・,Ｂbk）と、複数の増幅器Ａのうち低電位側基準電圧ＶＲＢが基準電圧として入力された増幅器Ａ1の出力端子と第２増幅器Ｂbの出力端子とを接続する第２抵抗素子ＲTb（ＲTb1, ＲTb2, ・・・, ＲTbk）とを有する第２平均化補助回路１７a（１７a1, １７a2, ・・・１７ak）を複数設けている。
【００６２】
このようにＡＤ変換器１では、第２増幅器Ｂbを備えると共に、増幅器Ａ1の出力端子と第２増幅器Ｂbの出力端子とを第２抵抗素子ＲTbにより接続しているため、増幅器Ａ1の出力端子を適切に終端することができる。
【００６３】
上述した第１平均化補助回路１６aと同様に、特に、第２平均化補助回路１７aを複数設ける、すなわち、第２平均化補助回路１７aを増幅器Ａ1の入力端子と出力端子との間に並列に複数形成しているため、オーバーレンジ範囲を広げることなく最小限にとどめることができる。これにより、増幅器Ａ1の出力端子を適切に終端することができ、低電位側ダミー電圧ＶＲＤＬの電圧が低くなることを抑制することができため、高電位側ダミー電圧ＶＲＤＵと低電位側ダミー電圧ＶＲＤＬとの差電圧を低くすることができる。従って、ＡＤ変換器１を低電圧化することができ、ＡＤ変換器１の面積をさらに小面積化することもできる。
【００６４】
また、第１増幅器Ｂa及び第２増幅器Ｂbの出力抵抗の抵抗値と増幅器Ａの出力抵抗の抵抗値とを同じ値にし、抵抗素子ＲTa1，ＲTa2，ＲTb1，ＲTb2の抵抗値を同じ値にすることにより、増幅器Ａのオフセットの調整を容易に行うことができる。
【００６５】
すなわち、ＡＤ変換器１では、第１抵抗素子ＲTaの抵抗値は、平均化用抵抗素子Ｒaveの抵抗値に第１平均化補助回路１６aの数を乗じた値から第１増幅器Ｂaの出力抵抗Ｒ1の抵抗値を減算した値とすることができる。これにより、第１平均化補助回路１６aの個数に応じて平均化用抵抗素子Ｒaveの抵抗値を小さくすることができる。
【００６６】
また、ＡＤ変換器１では、第２抵抗素子ＲTbの抵抗値は、平均化用抵抗素子Ｒaveの抵抗値に第２平均化補助回路１７aの数を乗じた値から第２増幅器Ｂbの出力抵抗の抵抗値を減算した値とすることができる。これにより、第２平均化補助回路１７aの個数に応じて平均化用抵抗素子Ｒaveの抵抗値を小さくすることができる。
【００６７】
以上、本発明の実施形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
【００６８】
また、上述した実施形態では、差動型の増幅器Ａを用いるようにしたが、これには限定されず、例えば、シングルエンドの増幅器を用いるようにしてもよい。
【符号の説明】
【００６９】
１１  基準電圧発生器
１２  増幅器群
１３  平均化回路
１４  比較器群
１５  エンコーダ
１６  第１平均化補助部
１６a  第１平均化補助回路
１７  第２平均化補助部
１７a  第２平均化補助回路
Ａ  増幅器
Ｂa  第１増幅器
Ｂb  第２増幅器
Ｔｒ１，Ｔｒ２  ＮＭＯＳトランジスタ
Ｒ0  分圧用抵抗
Ｒ1  出力抵抗
Ｒave  平均化用抵抗素子
ＲTa  第１抵抗素子
ＲTb  第２抵抗素子
ＶＲＢ  低電位側基準電圧
ＶＲＴ  高電位側基準電圧
ＶＲＤＬ  低電位側ダミー電圧
ＶＲＤＵ  高電位側ダミー電圧
Ｖin  入力信号の電圧
【図１】
2010252206.tif 000003
【図２】
2010252206.tif 000004
【図３】
2010252206.tif 000005
【図４】
2010252206.tif 000006
【図５】
2010252206.tif 000007
【図６】
2010252206.tif 000008
【図７】
2010252206.tif 000009
【図８】
2010252206.tif 000010