【事件の表示】
　特許第６７８３８６７号発明「直流電源装置、モータ駆動装置、送風機、圧縮機および空気調和機」の特許異議申立事件について，次のとおり決定する。
【結　論】
　特許第６７８３８６７号の請求項に係る特許を維持する。
【理　由】
結　論
　特許第６７８３８６７号の請求項１ないし１４に係る特許を維持する。
理　由
第１　手続の経緯
　特許第６７８３８６７号の請求項１ないし１４に係る特許についての出願は，２０１６年１０月１７日を国際出願日とする出願であって，令和２年１０月２６日にその特許権の設定登録がされ，同年１１月１１日に特許掲載公報が発行された。その後，その特許に対し，令和３年４月２２日に特許異議申立人　岩崎　精孝（審決注：原文では，「さき」のつくりは「立」に「可」）は，特許異議の申立てを行った。
第２　本件発明
　特許第６７８３８６７号の請求項１ないし１４に係る発明（以下，「本件発明１」ないし「本件発明１４」という。）は，それぞれ，その特許請求の範囲の請求項１ないし１４に記載された事項により特定される次のとおりのものである。
「【請求項１】
　交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって、
　第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と、
　前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと、
　前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と、
　前記交流電源の出力電圧を検出する第一の電圧検出器と、
　前記負荷への印加電圧を検出する第二の電圧検出器と、
　前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部と、
　前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成する制御部と、
　を備え、
　前記制御部は、アナログ回路及びロジック回路を有さない演算器で構成され、
　前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される
　直流電源装置。
　　【請求項２】
　前記制御部は、前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に、
　前記第一の電圧検出器が検出した電圧の極性と前記電流検出器が検出した電流の極性が共に正の場合には第一の処理を実行し、
　前記電圧の極性と前記電流の極性が共に負の場合には第二の処理を実行し、
　前記電圧の極性と前記電流の極性が異なる場合、前記第一の処理および前記第二の処理の実行を停止する
　請求項１に記載の直流電源装置。
　　【請求項３】
　交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって、
　第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と、
　前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと、
　前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と、
　前記交流電源の出力電圧を検出する第一の電圧検出器と、
　前記負荷への印加電圧を検出する第二の電圧検出器と、
　前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部と、
　前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成し、前記第一の電圧検出器が検出した電圧の極性、および前記電流検出器が検出した電流の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部と、
　を備え、
　前記制御部は、前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に、
　前記電圧の極性と前記電流の極性が共に正の場合には第一の処理を実行し、
　前記電圧の極性と前記電流の極性が共に負の場合には第二の処理を実行し、
　前記電圧の極性と前記電流の極性が異なる場合、前記電流が正極性であれば前記第一の処理を実行し、前記電流が負極性の場合には前記第二の処理を実行する
　直流電源装置。
　　【請求項４】
　前記制御部は、
　前記電源電圧極性検出部が生成した極性信号に基づいて前記第三のスイッチング素子および前記第四のスイッチング素子への駆動パルスを生成する
　請求項１から３の何れか１項に記載の直流電源装置。
　　【請求項５】
　前記制御部は、スイッチング周波数に依存した周期でデューティが変更される駆動パルスを第一のアームに出力し、前記スイッチング周波数以外の周波数に依存した周期の駆動パルスを第二のアームに出力する
　請求項１から４の何れか１項に記載の直流電源装置。
　　【請求項６】
　前記制御部は、前記第三のスイッチング素子に流れる電流の大きさに応じて、当該第三のスイッチング素子のスイッチング動作を停止し、前記第四のスイッチング素子に流れる電流の大きさに応じて、当該第四のスイッチング素子のスイッチング動作を停止する
　請求項１から５の何れか１項に記載の直流電源装置。
　　【請求項７】
　前記制御部は、前記第一のアームをキャリア周波数に依存した周期で制御する駆動パルスを出力し、前記第二のアームを電源電圧もしくは電源電流の周期で制御する駆動パルスを出力する
　請求項１から６の何れか１項に記載の直流電源装置。
　　【請求項８】
　前記第一のアームは、直列接続された第五のスイッチング素子および第六のスイッチング素子をさらに備え、
　前記第一のスイッチング素子と前記第五のスイッチング素子とは並列に接続され、前記第二のスイッチング素子と前記第六のスイッチング素子は並列に接続されて構成される
　請求項１から７の何れか１項に記載の直流電源装置。
　　【請求項９】
　前記第五のスイッチング素子および前記第六のスイッチング素子のそれぞれは、並列接続される複数のスイッチング素子を備えて構成される
　請求項８に記載の直流電源装置。
　　【請求項１０】
　前記第一のアームは、直列接続された第五のスイッチング素子および第六のスイッチング素子を備え、
　前記第一のアームでは、前記第五のスイッチング素子と前記第六のスイッチング素子による素子対と、前記第一のスイッチング素子と前記第二のスイッチング素子による素子対とが並列に接続され、
　一端が前記交流電源における一方側の出力端に接続され、他端が前記第一のスイッチング素子と前記第二のスイッチング素子との接続点との間に接続される第一のリアクトルと、
　一端が前記交流電源における一方側の出力端に接続され、他端が前記第五のスイッチング素子と前記第六のスイッチング素子との接続点に接続される第二のリアクトルと、を備え、
　前記第二のスイッチング素子と前記第六のスイッチング素子とはインタリーブ駆動される
　請求項１から７の何れか１項に記載の直流電源装置。
　　【請求項１１】
　モータを駆動するモータ駆動装置であって、
　請求項１から１０の何れか１項に記載の直流電源装置と、
　前記直流電源装置の出力電圧を交流電圧に変換して前記モータに印加するインバータと、
　を備えたモータ駆動装置。
　　【請求項１２】
　請求項１１に記載のモータ駆動装置を備えた送風機。
　　【請求項１３】
　請求項１１に記載のモータ駆動装置を備えた圧縮機。
　　【請求項１４】
　請求項１１に記載のモータ駆動装置を備えた空気調和機。」
第３　申立理由の概要
１　申立理由１（拡大先願）
　特許異議申立人は，証拠として，下記の甲第１号証を提出し，請求項１，４，５，７，１１ないし１４に係る特許は特許法第２９条の２の規定に違反してされたものであるから，請求項１，４，５，７，１１ないし１４に係る特許は取り消すべきものである旨主張する。（特許異議申立書３６頁６行−４０頁２２行）
２　申立理由２（進歩性）
　特許異議申立人は，証拠として，下記の甲第２号証ないし甲第９号証を提出し，請求項１ないし１４に係る特許は特許法第２９条第２項の規定に違反してされたものであるから，請求項１ないし１４に係る特許は取り消すべきものである旨主張する。（特許異議申立書４０頁２３行−４６頁７行）　
３　申立理由３（実施可能要件）
　本件発明１は「前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される」という構成を備えるものであるが，本件特許の明細書には，「タイマを用いた制御系」で第一のアームの制御を行う際に，具体的にどのような処理を行うのか，また，「汎用出力ポート」が何に設けられるのか，また，何に接続され，どのような信号を伝送するのか一切記載されておらず，本件特許の明細書は，当業者が理解できる程度に明確にかつ十分に記載されたものではない。
　したがって，請求項１，２，４ないし１４に係る特許は特許法第３６条第４項第１号に規定する要件を満たしていない特許出願に対してされたものであるから，請求項１，２，４ないし１４に係る特許は取り消すべきものである旨主張する。（特許異議申立書４６頁１０行−４７頁３行）
４　申立理由４（サポート要件） 
（１）理由４−１
　本件発明１，３は「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」という構成を備えるものであるが，この構成には,リアクトルの具体的な配置として色々な形態のものが含まれるが,本件特許の明細書には，段落【００１４】に「リアクトル２は、交流電源１とブリッジ回路３との間に設けられている。交流電源１の一端は、リアクトル２を介し、第一のアーム３１における第一のスイッチング素子３１１と第二のスイッチング素子３１２との接続点に接続されている。」と記載されるのみで，他の配置の形態について記載されていない。（特許異議申立書４７頁５行−４７頁２２行）
（２）理由４−２
　本件発明２，本件発明３は，「第一の処理」及び「第二の処理」という構成を備えるものであるが，本件特許の明細書には，「第一の処理」として「処理α」が，また「第二の処理」として「処理β」が記載されるのみであって，それ以外の処理については，本件特許の明細書には一切記載されておらず，「第一の処理」及び「第二の処理」の具体的内容について特定されていない本件発明２は，発明の詳細な説明に記載したものではない。（特許異議申立書４７頁２３行−４９頁８行）
　したがって，請求項１ないし１４に係る特許は特許法第３６条第６項第１号に規定する要件を満たしていない特許出願に対してされたものであるから，請求項１ないし１４に係る特許は取り消すべきものである旨主張する。
５　申立理由５（明確性要件）
（１）理由５−１
　本件発明１，３の「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」という記載では，例えば，第一のスイッチング素子と第二のスイッチング素子との間の接続点と交流電源を接続する配線にリアクトルが設けられるのか，また，第三のスイッチング素子と第四のスイッチング素子との間の接続点と交流電源を接続する別の配線にリアクトルが設けられるのか，それとも，前記した各リアクトルの両方が設けられるのか不明確である。（特許異議申立書４９頁１０行−同頁２３行）
（２）理由５−２
　本件発明１は，「前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される」という構成を備えるものであるが，「タイマを用いた制御系」で第一のアームを制御する際，制御部が具体的にどのような制御を行っているのか，また，「汎用出力ポート」の接続関係，伝送される信号，さらに，第二のアームが「外部割り込み機能」を用いて実装される場合に，制御部が具体的にどのような処理を行っているのか不明確である。（特許異議申立書４９頁２４行−５０頁９行）
（３）理由５−３　
　本件発明６に「前記制御部は、前記第三のスイッチング素子に流れる電流の大きさに応じて、当該第三のスイッチング素子のスイッチング動作を停止し」と記載されているが，「電流の大きさに応じて」では，電流値が所定値より大きい場合に停止するのか，小さい場合に停止するのか，所定の変化をした場合に停止するのか不明である。また，「第三のスイッチング素子」の停止の記載に関しても，同様に不明である。（特許異議申立書５０頁１０行−同頁２１行）
（４）理由５−４
　本件発明７には「キャリア周波数」と記載され，一方，請求項７が引用する請求項５には「スイッチング周波数」と記載されているが，両者が同一のものであるのか，それとも異なるものであるか不明確である。（特許異議申立書５０頁２２行−５１頁５行）　
　したがって，請求項１ないし１４に係る特許は特許法第３６条第６項第２号に規定する要件を満たしていない特許出願に対してされたものであるから，請求項１ないし１４に係る特許は取り消すべきものである旨主張する。
６　証拠
　甲第１号証：特開２０１８−７３２８号公報
　甲第２号証：特開２０１４−９９９４６号公報
　甲第３号証：特開２００２−１０６６９号公報
　甲第４号証：特開平７−４６８５６号公報
　甲第５号証：特開平１１−３４５０３３号公報
　甲第６号証：国際公開第２０１５／０４９８８２号
　甲第７号証：国際公開第２００９／０２８０５３号
　甲第８号証：特開２００３−８８０９８号公報
　甲第９号証：特開２０１５−２３６０６号公報
第４　甲第１号証ないし甲第９号証の記載
１　甲第１号証（特開２０１８−７３２８号公報）
（１）甲第１号証には，図面とともに以下の各記載がある（なお，下線は当審で付与した。以下，同じ）。
ａ　「【発明を実施するための形態】
【００１０】
≪第１実施形態≫
＜電力変換装置の構成＞
　図１は、第１実施形態に係る電力変換装置１の構成図である。
　
電力変換装置１は、交流電源Ｇから印加される交流電源電圧Ｖｓを直流電圧Ｖｄに変換し、この直流電圧Ｖｄを負荷Ｈ（インバータ、モータ等）に出力するコンバータである
【００１１】
　図１に示すように、
電力変換装置１は、ブリッジ回路１０と、リアクトルＬ１と、平滑コンデンサＣ１と、電流検出部１１と、交流電圧検出部１２と、直流電圧検出部１３と、負荷検出部１４と、シャント抵抗ＳＨ_Ｒ１（第１シャント抵抗）と、シャント抵抗ＳＨ_Ｒ２（第２シャント抵抗）と、増幅回路Ａ１，Ａ２と、制御部１５と、を備えている
【００１２】
　ブリッジ回路１０は、ブリッジ形に接続されたスイッチング素子Ｑ１〜Ｑ４を備えている。ブリッジ回路１０は、その入力側が交流電源Ｇに接続され、出力側が負荷Ｈに接続されている。
【００１３】
　スイッチング素子Ｑ１〜Ｑ４は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、制御部１５によってオン・オフが制御される。なお、スイッチング素子Ｑ１〜Ｑ４としてＭＯＳＦＥＴを用いることで、スイッチング損失を低減できるとともに、スイッチングを高速で行えるという利点がある。
【００１４】
　また、スイッチング素子Ｑ１は、その内部に寄生ダイオードＤ１を有している。寄生ダイオードＤ１は、スイッチング素子Ｑ１のソースとドレインとの間に存在するｐｎ接合の部分である。
【００１５】
　なお、スイッチング素子Ｑ１の飽和電圧（オン状態におけるドレイン・ソース間電圧）は、寄生ダイオードＤ１の順方向の電圧降下よりも低いことが好ましい。これによって、寄生ダイオードＤ１に電流を流すよりも、スイッチング素子Ｑ１のソース・ドレインに電流を流すほうが電圧降下が小さくなり、ひいては、導通損失を低減できるからである。わかりやすくいうと、オフ状態のスイッチング素子Ｑ１において寄生ダイオードＤ１に電流を流すよりも、オン状態のスイッチング素子Ｑ１に電流を流すほうが導通損失が小さくなるようにしている。なお、他のスイッチング素子Ｑ２〜Ｑ４についても同様のことがいえる。
【００１６】
　図１に示すように、
ブリッジ回路１０は、スイッチング素子Ｑ１，Ｑ２が直列接続されてなる第１レグＪ１と、スイッチング素子Ｑ３，Ｑ４が直列接続されてなる第２レグＪ２と、が並列接続された構成になっている
【００１７】
　第１レグＪ１において、スイッチング素子Ｑ１のソースと、スイッチング素子Ｑ２のドレインと、が接続され、その接続点Ｎ１は、配線ｈａを介して交流電源Ｇに接続されている。なお、配線ｈａは、その一端が交流電源Ｇに接続され、他端が前記した接続点Ｎ１に接続されている。
【００１８】
　第２レグＪ２において、スイッチング素子Ｑ３のソースと、スイッチング素子Ｑ４のドレインと、が接続され、その接続点Ｎ２は、配線ｈｂを介して交流電源Ｇに接続されている。なお、配線ｈｂは、その一端が交流電源Ｇに接続され、他端が前記した接続点Ｎ２に接続されている。
【００１９】
　スイッチング素子Ｑ１のドレインと、スイッチング素子Ｑ３のドレインと、は互いに接続され、その接続点Ｎ３は、配線ｈｃを介して負荷Ｈに接続されている。なお、配線ｈｃは、その一端が負荷Ｈに接続され、他端が前記した接続点Ｎ３に接続されている。
【００２０】
　スイッチング素子Ｑ２のソースと、スイッチング素子Ｑ４のソースとは、後記するシャント抵抗ＳＨ_Ｒ２を介して接続されている。また、シャント抵抗ＳＨ_Ｒ２とスイッチング素子Ｑ２のソースとの接続点Ｎ４は、配線ｈｄを介して負荷Ｈに接続されている。なお、配線ｈｄは、その一端がスイッチング素子Ｑ２，Ｑ４のソースに接続され、他端が負荷Ｈに接続されている。
【００２１】
　リアクトルＬ１は、交流電源Ｇから供給される電力をエネルギとして蓄え、このエネルギを放出することで昇圧や力率の改善を行うものである。
リアクトルＬ１は、交流電源Ｇとブリッジ回路１０とを接続する配線ｈａに設けられている
【００２２】
　平滑コンデンサＣ１は、ブリッジ回路１０から印加される電圧を平滑化して直流電圧にするものであり、配線ｈｃ，ｈｄを介してブリッジ回路１０の出力側に接続されている。また、平滑コンデンサＣ１は、その正極が配線ｈｃを介してスイッチング素子Ｑ１，Ｑ３のドレインに接続され、負極が配線ｈｄを介してスイッチング素子Ｑ２，Ｑ４のソースに接続されている。
【００２３】
　
電流検出部１１
は、ブリッジ回路１０に流れる電流を実効値（平均電流）として検出するものである
　
交流電圧検出部１２は、交流電源Ｇから印加される交流電源電圧Ｖｓを検出するものであり
【００２４】
　
直流電圧検出部１３は、平滑コンデンサＣ１の直流電圧Ｖｄを検出するものであり
　　　　　　　　　　　　　　　　　・・・中略・・・
【００３３】
　
制御部１５は、
マイコン
であり、ＲＯＭ
に記憶されたプログラムを読み出してＲＡＭ
に展開し、ＣＰＵ
が各種処理を実行するようになっている
制御部１５は、
スイッチング素子Ｑ１〜Ｑ４のオン・オフを制御する機能を有している
【００３４】
　図１に示すように、
制御部１５は、ゼロクロス判定部１５ａと、昇圧比制御部１５ｂと、ゲイン制御部１５ｃと、コンバータ制御部１５ｄと、を備えている
【００３５】
　
ゼロクロス判定部１５ａは、交流電圧検出部１２の検出値に基づいて、交流電源電圧Ｖｓの正負が切り替わったか（つまり、ゼロクロスに達したか）否かを判定する機能を有している
ゼロクロス判定部１５ａは、交流電源電圧Ｖｓが正の期間中にはコンバータ制御部１５ｄに‘１’の信号を出力し、交流電源電圧Ｖｓが負の期間中にはコンバータ制御部１５ｄに‘０’の信号を出力する
【００３６】
　昇圧比制御部１５ｂは、負荷検出部１４の検出値に基づいて、直流電圧Ｖｄの昇圧比を設定し、その昇圧比をゲイン制御部１５ｃ及びコンバータ制御部１５ｄに出力する機能を有している。 ゲイン制御部１５ｃは、電流検出部１１によって検出される回路電流ｉｓの実効値と、直流電圧Ｖｄの昇圧比と、に基づいて、電流制御ゲインを設定する機能を有している。
【００３７】
　コンバータ制御部１５ｄは、電流検出部１１、直流電圧検出部１３、シャント抵抗ＳＨ_Ｒ１、シャント抵抗ＳＨ_Ｒ２、ゼロクロス判定部１５ａ、昇圧比制御部１５ｂ、及びゲイン制御部１５ｃから入力される情報に基づいて、スイッチング素子Ｑ１〜Ｑ４のオン・オフを制御する。なお、コンバータ制御部１５ｄが実行する処理については後記する。」
ｂ　「【００７８】
（４．高速スイッチング制御）
　高速スイッチング制御は、スイッチング素子Ｑ〜Ｑ４のうち、リアクトルＬ１に接続されている２つのスイッチング素子Ｑ１，Ｑ２を交互にオン・オフする動作を所定周期で繰り返す制御モードである。言い換えると、高速スイッチング制御は、前記した同期整流動作と力率改善動作とを所定周期で交互に繰り返す制御モードである。高速スイッチング制御は、例えば、負荷（電流検出部１１の検出値等）が比較的大きい高負荷時に実行されるが、これに限定されるものではない。
【００７９】
　図９は、高速スイッチング制御における交流電源電圧ｖｓ、回路電流ｉｓ・短絡電流ｉｓｐ、及びスイッチング素子Ｑ１〜Ｑ４の駆動パルスの時間的変化を示す説明図である。
　高速スイッチング制御では、部分スイッチング制御で説明した「力率改善動作」と「同期整流動作」とが所定周期で交互に繰り返される。
【００８０】
　力率改善動作について、交流電源電圧ｖｓ（図９（ａ）参照）の正の半サイクルを例に説明すると、コンバータ制御部１５ｄは、所定の区間ｔｋにおいてスイッチング素子Ｑ２をオン状態（図９（ｄ）参照）、スイッチング素子Ｑ１をオフ状態にする（図９（ｃ）参照）。また、コンバータ制御部１５ｄは、交流電源電圧ｖｓが正の半サイクルにおいて、スイッチング素子Ｑ３をオフ状態（図９（ｅ）参照）、スイッチング素子Ｑ４をオン状態で維持する（図９（ｆ）参照）。これによって、リアクトルＬ１を介して短絡電流ｉｓｐ（図７参照）が流れるため、力率を改善できるとともに、高調波を抑制できる。
【００８１】
　次に、同期整流動作について、交流電源電圧ｖｓ（図９（ａ）参照）の正の半サイクルを例に説明すると、コンバータ制御部１５ｄは、例えば、前記した区間ｔｋの後の区間ｔｍにおいて、スイッチング素子Ｑ１をオン状態、スイッチング素子Ｑ２をオフ状態にする。これによって、リアクトルＬ１に蓄えられたエネルギが平滑コンデンサＣ１に放出されるため、平滑コンデンサＣ１の直流電圧Ｖｄが昇圧される。また、寄生ダイオードＤ１を介して回路電流ｉｓを流す場合と比べて導通損失が低減されるため、電力変換を高効率で行うことができる。なお、同期整流動作時における電流経路は、図５と同様である。
【００８２】
　また、交流電源電圧ｖｓが負の半サイクルにおいても、同様にして、スイッチング素子Ｑ１，Ｑ２が交互にオン・オフされる（図９（ｃ）、（ｄ）参照）。また、交流電源電圧ｖｓの極性に同期して、スイッチング素子Ｑ３がオン状態（図９（ｅ）参照）、スイッチング素子Ｑ４がオフ状態にされる（図９（ｆ）参照）。なお、スイッチング素子Ｑ１，Ｑ２のオンデューティは、回路電流ｉｓを正弦波に近づけるように適宜設定される。」
ｃ　「【０１６３】
≪第５実施形態≫
　第５実施形態は、電流検出部１１の検出値Ｉと所定の閾値ＩＥ，ＩＦとの大小を比較し、その比較結果に基づいて制御モードを切り替える点が、第１実施形態とは異なっている。また、第５実施形態では、電力変換装置１の負荷Ｈが、空気調和機Ｗ（図２１参照）の圧縮機４１のモータ４１ａである点が、第１実施形態とは異なっている。なお、その他の構成（図１に示す電力変換装置１の構成や、各制御モードの内容）については、第１実施形態と同様である。したがって、第１実施形態と異なる部分について説明し、重複する部分については説明を省略する。
【０１６４】
＜空気調和機の構成＞ 
　図２０は、第５実施形態に係る空気調和機Ｗが備える室内機Ｕ１、室外機Ｕ２、及びリモコンＲｅの正面図である。 空気調和機Ｗは、冷媒回路４（図２１参照）において周知のヒートポンプサイクルで冷媒を循環させることによって、空調（冷房運転、暖房運転、除湿運転等）を行う機器である。図２０に示すように、空気調和機Ｗは、室内機Ｕ１と、室外機Ｕ２と、リモコンＲｅと、を備えている。
【０１６５】
　室内機Ｕ１は、次に説明する室内熱交換器４４（図２１参照）、室内ファンＦ２等を備えている。
　室外機Ｕ２は、次に説明する圧縮機４１（図２１参照）、室外熱交換器４２、膨張弁４３、室外ファンＦ１等を備えている。
　なお、室内機Ｕ１と室外機Ｕ２とは、冷媒が通流する配管ｋを介して接続されるとともに、図示はしないが、通信線を介して接続されている。
　リモコンＲｅは、室内機Ｕ１との間で所定の信号（運転／停止指令、設定温度の変更、タイマの設定、運転モードの変更等）を送受信するものである。
【０１６６】
　図２１は、空気調和機Ｗの構成図である。
　図２１に示すように、空気調和機Ｗは、電力変換装置１と、インバータ２と、冷媒回路４と、を備えている。なお、電力変換装置１の構成については、第１実施形態（図１参照）で説明したとおりである。
【０１６７】
　インバータ２は、電力変換装置１から印加される直流電圧を、例えば、ＰＷＭ制御（Pulse Width Modulation）に基づいて交流電圧に変換する電力変換器である。
　冷媒回路４は、圧縮機４１と、室外熱交換器４２と、膨張弁４３と、室内熱交換器４４と、が配管ｋを介して環状に順次接続された構成になっている。」
ｄ　「【図１】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｅ　「【図９】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｆ　「【図２０】
　　　　　　　　　　　　　　　　　　　　　　　　」
ｇ　「【図２１】
          
　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｈ　上記ａの段落【００１０】には，“交流電源Ｇから印加される交流電源電圧Ｖｓを直流電圧Ｖｄに変換し，この直流電圧Ｖｄを負荷Ｈ（インバータ，モータ等）に出力するコンバータである電力変換装置１”が記載されている。
ｉ　上記ａの段落【００１１】には，「電力変換装置１は、ブリッジ回路１０と、リアクトルＬ１と、平滑コンデンサＣ１と、電流検出部１１と、交流電圧検出部１２と、直流電圧検出部１３と、負荷検出部１４と、シャント抵抗ＳＨ_Ｒ１（第１シャント抵抗）と、シャント抵抗ＳＨ_Ｒ２（第２シャント抵抗）と、増幅回路Ａ１，Ａ２と、制御部１５と、を備え」ていることが記載されている。
ｊ　上記ａの段落【００１６】には，「ブリッジ回路１０は、スイッチング素子Ｑ１，Ｑ２が直列接続されてなる第１レグＪ１と、スイッチング素子Ｑ３，Ｑ４が直列接続されてなる第２レグＪ２と、が並列接続された構成になっている」ことが記載されている。
ｋ　上記ａの段落【００２１】には，「リアクトルＬ１は、交流電源Ｇとブリッジ回路１０とを接続する配線ｈａに設けられている」ことが記載されている。
ｍ　上記ａの段落【００２３】には，“電流検出部１１は，ブリッジ回路１０に流れる電流を実効値（平均電流）として検出するものであ”ること，及び，“交流電圧検出部１２は，交流電源Ｇから印加される交流電源電圧Ｖｓを検出するものであ”ることが記載されている。
ｎ　上記ａの段落【００２４】には，“直流電圧検出部１３は，平滑コンデンサＣ１の直流電圧Ｖｄを検出するものであ”ることが記載されている。
　
ｐ　上記ａの段落【００３３】には，“制御部１５は，マイコンであり，ＲＯＭに記憶されたプログラムを読み出してＲＡＭに展開し，ＣＰＵが各種処理を実行するようになっており，スイッチング素子Ｑ１〜Ｑ４のオン・オフを制御する機能を有”することが，また，段落【００３４】には，「制御部１５は、ゼロクロス判定部１５ａと、昇圧比制御部１５ｂと、ゲイン制御部１５ｃと、コンバータ制御部１５ｄと、を備えている」ことが記載されている。
ｑ　上記ａの段落【００３７】には，「コンバータ制御部１５ｄは、電流検出部１１、直流電圧検出部１３、シャント抵抗ＳＨ_Ｒ１、シャント抵抗ＳＨ_Ｒ２、ゼロクロス判定部１５ａ、昇圧比制御部１５ｂ、及びゲイン制御部１５ｃから入力される情報に基づいて、スイッチング素子Ｑ１〜Ｑ４のオン・オフを制御する。」と記載され，“コンバータ制御部１５ｄは，電流検出部１１，直流電圧検出部１３，ゼロクロス判定部１５ａと接続され”ているといえる。また，図１（上記ｄ）によれば，“交流電圧検出部１２はゼロクロス判定部１５ａに接続されている”ことが看取できる。
　してみれば，甲第１号証には,“コンバータ制御部１５ｄは，電流検出部１１，直流電圧検出部１３，交流電圧検出部１２に接続されるゼロクロス判定部１５ａと接続され”ているといえる。
ｒ　上記ａの段落段落【００３５】には，“ゼロクロス判定部１５ａは，交流電圧検出部１２の検出値に基づいて，交流電源電圧Ｖｓの正負が切り替わったか（つまり，ゼロクロスに達したか）否かを判定する機能を有しており，交流電源電圧Ｖｓが正の期間中にはコンバータ制御部１５ｄに‘１’の信号を出力し，交流電源電圧Ｖｓが負の期間中にはコンバータ制御部１５ｄに‘０’の信号を出力するものである”ことが記載されている。
（２）上記ａないしｒの記載内容（特に，下線部を参照）からすると，甲第１号証には，次の発明（以下，「甲１発明」という。）が記載されている。
「交流電源Ｇから印加される交流電源電圧Ｖｓを直流電圧Ｖｄに変換し，この直流電圧Ｖｄを負荷Ｈ（インバータ，モータ等）に出力するコンバータである電力変換装置１において，
　電力変換装置１は，ブリッジ回路１０と，リアクトルＬ１と，平滑コンデンサＣ１と，電流検出部１１と，交流電圧検出部１２と，直流電圧検出部１３と，負荷検出部１４と，シャント抵抗ＳＨ_Ｒ１（第１シャント抵抗）と，シャント抵抗ＳＨ_Ｒ２（第２シャント抵抗）と，増幅回路Ａ１，Ａ２と，制御部１５と，を備え，
　ブリッジ回路１０は，スイッチング素子Ｑ１，Ｑ２が直列接続されてなる第１レグＪ１と，スイッチング素子Ｑ３，Ｑ４が直列接続されてなる第２レグＪ２と，が並列接続された構成になっており，
　リアクトルＬ１は，交流電源Ｇとブリッジ回路１０とを接続する配線ｈａに設けられており，
　電流検出部１１は，ブリッジ回路１０に流れる電流を実効値（平均電流）として検出するものであり，
　交流電圧検出部１２は，交流電源Ｇから印加される交流電源電圧Ｖｓを検出するものであり，
　直流電圧検出部１３は，平滑コンデンサＣ１の直流電圧Ｖｄを検出するものであり，
　制御部１５は，マイコンであり，ＲＯＭに記憶されたプログラムを読み出してＲＡＭに展開し，ＣＰＵが各種処理を実行するようになっており，スイッチング素子Ｑ１〜Ｑ４のオン・オフを制御する機能を有し，また，制御部１５は，ゼロクロス判定部１５ａと，昇圧比制御部１５ｂと，ゲイン制御部１５ｃと，コンバータ制御部１５ｄと，を備えており，
　コンバータ制御部１５ｄは，電流検出部１１，直流電圧検出部１３，交流電圧検出部１２に接続されるゼロクロス判定部１５ａと接続され，
　ゼロクロス判定部１５ａは，交流電圧検出部１２の検出値に基づいて，交流電源電圧Ｖｓの正負が切り替わったか（つまり，ゼロクロスに達したか）否かを判定する機能を有しており，交流電源電圧Ｖｓが正の期間中にはコンバータ制御部１５ｄに‘１’の信号を出力し，交流電源電圧Ｖｓが負の期間中にはコンバータ制御部１５ｄに‘０’の信号を出力するものである，
　電力変換装置１。」
２　甲第２号証（特開２０１４−９９９４６号公報）
（１）甲第２号証には，図面とともに以下の各記載がある。
ａ　「【技術分野】
【０００１】
　本発明は、
入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する高入力力率で高効率の昇圧型ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御装置
ｂ　「【００２１】
（実施の形態）
　図１は、本発明の実施の形態に係る昇圧型ＰＦＣ制御装置の回路ブロック図である。同図に記載された
昇圧型ＰＦＣ制御装置１００は、ＡＣ／ＤＣコンバータ部３０と、電流検出素子３と、第２誤差増幅器９と、乗算回路１０と、第２絶対値回路１１と、ＰＷＭコンパレータ１２と、のこぎり波発振器１４と、差動増幅器１７と、基準電圧源１８と、第１誤差増幅器１９と、コンパレータ２０と、第１絶対値回路２１とを備える
ＡＣ／ＤＣコンバータ部３０は、入力交流電源１から入力された交流電圧を整流して昇圧する機能を有し、昇圧用コイル４と、平滑用コンデンサ７と、交流スイッチＳ１〜Ｓ４と、４つのプリドライブ回路５１と、３つの電源５２と、ドライブロジック回路５３とを備える
【００２２】
　ＡＣ／ＤＣコンバータ部３０を除くブロック構成は、図１３に示された従来の昇圧型ＰＦＣ制御装置５００のブロック構成と同じである。よって、本発明の実施の形態おける説明では、ＡＣ／ＤＣコンバータ部３０を中心に説明をする。
【００２３】
　ＡＣ／ＤＣコンバータ部３０では、図１３に示されたシリコン系半導体スイッチング素子Ｔ１及びＴ２が、それぞれ、双方向スイッチング素子である交流スイッチＳ１及びＳ２に置き換えられている。また、図１３に示されたダイオードＤ１及びＤ２が、双方向スイッチング素子を用いた交流スイッチＳ３及びＳ４に置き換えられている。
【００２４】
　
交流スイッチＳ１〜Ｓ４は、以下のようにブリッジ接続されている
昇圧用コイル４の第１の電極である入力側電極は、単相の入力交流電圧が印加される第１交流端子に接続され、交流スイッチＳ１のドレイン端子と交流スイッチＳ３のドレイン端子とは、平滑用コンデンサ７の第１の電極に接続され、交流スイッチＳ２のソース端子と交流スイッチＳ４のソース端子とは、平滑用コンデンサ７の第２の電極である接地電極に接続され、交流スイッチＳ１のソース端子と交流スイッチＳ２のドレイン端子とは、昇圧用コイル４の第２の電極である出力側電極に接続され、交流スイッチＳ３のソース端子と交流スイッチＳ４のドレイン端子とは、入力交流電圧が印加される第２交流端子に接続されている
また、交流スイッチＳ１〜Ｓ４のゲート端子は、それぞれ、ドライブロジック回路５３から出力される制御信号をレベルシフトする各々のプリドライブ回路５１に接続されている
【００２５】
　昇圧用コイル４は、単相の入力交流電圧の印加に応じて流れる双方向電流に応じた磁気エネルギーを蓄える。」
ｃ　「【００４２】
　図３Ａに記載されたドライブロジック回路５３は、ＰＷＭ信号を入力し、交流スイッチＳ１及びＳ２の一方をＰＷＭ駆動させるためのＬＰＷＭ信号を生成し、交流スイッチＳ１及びＳ２の他方をＰＷＭ駆動させるためのＵＰＷＭ信号を生成する。ここで、ＰＷＭ信号は、図１に示されたＰＷＭコンパレータ１２から出力された信号であり、昇圧動作をＰＷＭ制御するための信号である。上記ＬＰＷＭ信号により、上記交流スイッチＳ１及びＳ２の一方は昇圧動作のために昇圧用コイル４を駆動し、上記ＵＰＷＭ信号により、上記交流スイッチＳ１及びＳ２の他方は、上記交流スイッチＳ１及びＳ２の一方と同期動作する。
【００４３】
　図３Ｂからわかるように、ＬＰＷＭ信号は、昇圧動作をＰＷＭ制御する為のＰＷＭ信号と同じ波形であるが、ある遅延時間ＤＴだけＰＷＭ信号から遅延している。同じくＵＰＷＭ信号は、ＬＰＷＭ信号とは逆極性の信号であり、ＵＰＷＭ信号とＬＰＷＭ信号とが同時にＬｏｗである区間を遅延時間ＤＴだけ設けるように波形生成されている。この２つの信号が同時にＬｏｗである区間をデッドタイムとよぶことにする。このデッドタイムにより２つの交流スイッチＳ１及びＳ２は、正常動作している限りは、同時にオン動作状態になることは在り得なくなる。
【００４４】
　結果的には、交流スイッチＳ１及びＳ２が共にオン動作状態することで昇圧型ＰＦＣ制御装置の出力とＧＮＤとが短絡状態となってしまう、いわゆる交流スイッチＳ１及びＳ２の貫通状態に陥ることが回避される。そして、昇圧用コイル４に蓄えられたエネルギーにより流れる電流は、ＬＰＷＭ信号とＵＰＷＭ信号により、交流スイッチＳ１及びＳ２のスイッチング動作を経由して、平滑用コンデンサ７に移され安定した昇圧動作が実現される。この昇圧動作において、交流スイッチＳ１またはＳ２は、前述した等価変換の規則により、デッドタイムの区間は（勿論、デッドタイム区間だけでなくＵＰＷＭ信号がＬｏｗである区間も）昇圧用ダイオードとして動作し、ＵＰＷＭ信号がＨｉｇｈである区間は、オン抵抗値Ｒｏｎを有する抵抗として動作する。
【００４５】
　交流スイッチＳ１及びＳ２が昇圧用ダイオードとして動作している間で電流が流れる区間は、デッドタイム区間だけの非常に短い時間だけである。従って、従来の昇圧型ＰＦＣ制御装置のスイッチング素子Ｔ１及びＴ２に比べ、交流スイッチＳ１及びＳ２の消費電力は非常に小さくなる。
【００４６】
　
ドライブロジック回路５３の４つ出力信号Ｇ＿Ｓ１〜Ｇ＿Ｓ４は、４つの交流スイッチＳ１〜Ｓ４を制御する
【００４７】
　図４Ａは、入力交流電源の電圧極性が正の場合における、実施の形態に係るＡＣ／ＤＣコンバータ部の昇圧動作の電流パスを表す図であり、図４Ｂは、入力交流電源の電圧極性が負の場合における、実施の形態に係るＡＣ／ＤＣコンバータ部の昇圧動作の電流パスを表す図である。図４Ａ及び図４Ｂに記載された昇圧動作は、図３Ａに示されたドライブロジック回路５３がＰＷＭ動作をすることにより実現されるものである。ここで、入力交流電源１の電圧極性の正または負に依存せず、平滑用コンデンサ７には、常に昇圧用コイル４の磁気エネルギーによって電流が流れ、出力電圧Ｖｏが昇圧されることを説明する。
【００４８】
　
入力交流電源１が正極性の時には、
交流スイッチＳ２が昇圧用コイル４を駆動するためのＬＰＷＭ信号を受け、交流スイッチＳ１がＵＰＷＭ信号を受ける。交流スイッチＳ３はＬｏｗレベル信号を受け、交流スイッチＳ４はＨｉｇｈレベル信号を受ける
【００４９】
　図４Ａでは、交流スイッチＳ２がＰＷＭ動作をして昇圧用コイル４を駆動し、交流スイッチＳ１がＰＷＭ動作の反転した動作状態となり、交流スイッチＳ４がオン抵抗Ｒｏｎを有する抵抗として働き電流を流し、交流スイッチＳ３はオフ動作状態のため等価回路的にはダイオードと見なせるが電流が流れない状態となっている。交流スイッチＳ２がＰＷＭ動作でオン動作状態の時は、図４Ａの経路（ａ）にて昇圧用コイル４を励磁させる電流が流れる。一方、交流スイッチＳ２がＰＷＭ動作でオフ動作状態の時は、昇圧用コイル４に蓄えられた磁気エネルギーにより、図４Ａの経路（ｂ）にて電流が交流スイッチＳ１を経由して流れ、平滑用コンデンサ７の接地されていない端子から電流が充電され昇圧型ＰＦＣ制御装置１００の出力電圧Ｖｏが昇圧されていく。
【００５０】
　交流スイッチＳ２及びＳ１の同期動作したＰＷＭ動作では、前述のデッドタイム区間が設けられてあり、交流スイッチＳ１及びＳ２が貫通状態に陥ることはない。デッドタイム区間の非常に短い時間では、交流スイッチＳ１は昇圧用ダイオードとして働く。交流スイッチＳ２がオンからオフ動作状態になると、昇圧用コイル４に蓄えられた磁気エネルギーにより、昇圧用コイル４の電流は、デッドタイム区間では交流スイッチＳ１を昇圧用ダイオードとして、また、交流スイッチＳ１がオン動作状態では、交流スイッチＳ１を、オン抵抗Ｒｏｎを有する抵抗として、交流スイッチＳ１を経由して図４Ａの経路（ｂ）にて平滑用コンデンサ７の接地されていない端子へ流入する。
【００５１】
　これに対して、
入力交流電源１が負極性の時には、
入力交流電源１が正極性の場合と比べて交流スイッチＳ２及びＳ１の動きが逆となり、また交流スイッチＳ４及びＳ３の動きが逆となる
　　　　　　　　　　　　　　　　・・・中略・・・
【００５６】
　また、図１に示された昇圧用コイル４に流れる電流が略零の状態では、図３Ａに示されたヒステリシス比較器が、
電流検出素子３の出力信号を第２絶対値回路１１で正の電圧信号に変換し
ｄ　「【０１０２】
　図１０において、
第１誤差増幅器１９は
出力電圧Ｖｏと出力電圧を設定する基準電圧源１８の電圧値Ｖｒｅｆとの差分に比例した誤差電圧Ｖｅを生成する
　　　　　　　　　　　　　　　　・・・中略・・・
【０１１１】
　
コンパレータ２０が差動増幅器１７の出力信号を比較することで、入力交流電源１の交流電圧の極性が判断される
交流電圧の極性が正であればコンパレータ２０の出力信号はＨｉｇｈレベルとなり、交流電圧の極性が負であれば出力はＬｏｗとなる
ｅ　「【図１】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｆ　「【図３Ａ】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｇ　「【図３Ｂ】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｈ　「【図４Ａ】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｉ　「【図４Ｂ】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｊ　「【図１０】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｋ　上記ａには，「入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する高入力力率で高効率の昇圧型ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御装置」が記載されている。
ｍ　上記ｂの段落【００２１】には，「昇圧型ＰＦＣ制御装置１００は、ＡＣ／ＤＣコンバータ部３０と、電流検出素子３と、第２誤差増幅器９と、乗算回路１０と、第２絶対値回路１１と、ＰＷＭコンパレータ１２と、のこぎり波発振器１４と、差動増幅器１７と、基準電圧源１８と、第１誤差増幅器１９と、コンパレータ２０と、第１絶対値回路２１とを備える」ことが記載されている。また，図１（上記ｅ）より，“昇圧型ＰＦＣ制御装置１００には，負荷８が接続されている”ことが看取できる。
　してみると，甲第２号証には，“昇圧型ＰＦＣ制御装置１００は，ＡＣ／ＤＣコンバータ部３０と，電流検出素子３と，第２誤差増幅器９と，乗算回路１０と，第２絶対値回路１１と，ＰＷＭコンパレータ１２と，のこぎり波発振器１４と，差動増幅器１７と，基準電圧源１８と，第１誤差増幅器１９と，コンパレータ２０と，第１絶対値回路２１とを備え，負荷８が接続されて”いることが記載されているといえる。
ｎ　上記ｂの段落【００２１】には，「ＡＣ／ＤＣコンバータ部３０は、入力交流電源１から入力された交流電圧を整流して昇圧する機能を有し、昇圧用コイル４と、平滑用コンデンサ７と、交流スイッチＳ１〜Ｓ４と、４つのプリドライブ回路５１と、３つの電源５２と、ドライブロジック回路５３とを備える」ことが記載されている。
ｐ　図１（上記ｅ）及び上記ｂの段落【００２４】によれば，図１より“交流スイッチＳ１と交流スイッチＳ２とが直列接続され第一のアームを形成し，交流スイッチＳ３と交流スイッチＳ４とが直列接続され第二のアーム形成し，第一のアームと第二のアームとが並列に接続されることでブリッジ回路が形成されている”ことが看取できる。
ｑ　上記ｂの段落【００２４】には，“昇圧用コイル４の第１の電極である入力側電極は，単相の入力交流電圧が印加される第１交流端子に接続され，交流スイッチＳ１のソース端子と交流スイッチＳ２のドレイン端子とが，昇圧用コイル４の第２の電極である出力側電極に接続されて”いることが記載されている。
ｒ　図１（上記ｅ）によれば，“電流検出素子３は，昇圧用コイル４を介し入力交流電源１とブリッジ回路との間に流れる電流を検出するものであ”ることが看取できる。
ｓ　上記ｃの段落【００５６】及び図１（上記ｅ）には，“第２絶対値回路１１は，電流検出素子３の出力信号を正の電圧信号に変換するものであ”ることが記載されている。
ｔ　図１（上記ｅ）によれば，“差動増幅器１７は，入力交流電源１の出力電圧を検出するものであ”ることが看取できる。
ｕ　上記ｄの段落【０１０２】には，“第１誤差増幅器１９は，出力電圧Ｖｏと出力電圧を設定する基準電圧源１８の電圧値Ｖｒｅｆとの差分に比例した誤差電圧Ｖｅを生成するものであ”ることが記載され，また，図１（上記ｅ）によれば“出力電圧Ｖｏは，負荷８に出力されている”ことが看取できる。
　してみると，甲第２号証には“第１誤差増幅器１９は，負荷８に出力されている出力電圧Ｖｏと出力電圧を設定する基準電圧源１８の電圧値Ｖｒｅｆとの差分に比例した誤差電圧Ｖｅを生成するものであ”ることが記載されているといえる。
ｖ　上記ｄの段落【０１１１】には，“コンパレータ２０は，差動増幅器１７の出力信号を比較することで，入力交流電源１の交流電圧の極性を判断し，交流電圧の極性が正であればコンパレータ２０の出力信号はＨｉｇｈレベルとなり，交流電圧の極性が負であれば出力はＬｏｗとなるものであ”ることが記載されている。
ｗ　図１（上記ｅ）によれば，“ドライブロジック回路５３は，直接, コンパレータ２０と接続され”ていること,さらに,“ドライブロジック回路５３は，間接的に，差動増幅器１７，電流検出素子３，第１誤差増幅器１９と接続され”ていることが看取でき，また，上記ｃの段落【００４６】には，“ドライブロジック回路５３は，４つの出力信号Ｇ＿Ｓ１〜Ｇ＿Ｓ４で，４つの交流スイッチＳ１〜Ｓ４を制御する”ことが記載されている。
　してみると，甲第２号証には，“ドライブロジック回路５３は，直接または間接的に，差動増幅器１７，電流検出素子３，第１誤差増幅器１９，およびコンパレータ２０と接続され，４つの出力信号Ｇ＿Ｓ１〜Ｇ＿Ｓ４で，４つの交流スイッチＳ１〜Ｓ４を制御するものであ”ることが記載されているといえる。
ｘ　上記ｄの段落【００４８】には，“入力交流電源１が正極性の時には，交流スイッチＳ２は昇圧用コイル４を駆動するためのＬＰＷＭ信号を受け，交流スイッチＳ１はＵＰＷＭ信号を受け，交流スイッチＳ３はＬｏｗレベル信号を受け，交流スイッチＳ４はＨｉｇｈレベル信号を受け”ることが，さらに，段落【００５１】には，“入力交流電源１が負極性の時には，入力交流電源１が正極性の場合と比べて交流スイッチＳ２及びＳ１の動きが逆となり，また交流スイッチＳ４及びＳ３の動きが逆となる”ことが記載されている。
（２）上記ａないしｘの記載内容（特に，下線部を参照）からすると，甲第２号証には，次の発明（以下，「甲２発明」という。）が記載されている。
「入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する高入力力率で高効率の昇圧型ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御装置１００において，
　昇圧型ＰＦＣ制御装置１００は，ＡＣ／ＤＣコンバータ部３０と，電流検出素子３と，第２誤差増幅器９と，乗算回路１０と，第２絶対値回路１１と，ＰＷＭコンパレータ１２と，のこぎり波発振器１４と，差動増幅器１７と，基準電圧源１８と，第１誤差増幅器１９と，コンパレータ２０と，第１絶対値回路２１とを備え，負荷８が接続されており，
　ＡＣ／ＤＣコンバータ部３０は，入力交流電源１から入力された交流電圧を整流して昇圧する機能を有し，昇圧用コイル４と，平滑用コンデンサ７と，交流スイッチＳ１〜Ｓ４と，４つのプリドライブ回路５１と，３つの電源５２と，ドライブロジック回路５３とを備え，
　交流スイッチＳ１と交流スイッチＳ２とが直列接続され第一のアームを形成し，交流スイッチＳ３と交流スイッチＳ４とが直列接続され第二のアーム形成し，第一のアームと第二のアームとが並列に接続されることでブリッジ回路が形成されており，
　昇圧用コイル４の第１の電極である入力側電極は，単相の入力交流電圧が印加される第１交流端子に接続され，交流スイッチＳ１のソース端子と交流スイッチＳ２のドレイン端子とが，昇圧用コイル４の第２の電極である出力側電極に接続されており，
　電流検出素子３は，昇圧用コイル４を介し入力交流電源１とブリッジ回路との間に流れる電流を検出するものであって，
第２絶対値回路１１は，電流検出素子３の出力信号を正の電圧信号に変換するものであって，
　差動増幅器１７は，入力交流電源１の出力電圧を検出するものであって，
第１誤差増幅器１９は，負荷８に出力されている出力電圧Ｖｏと出力電圧を設定する基準電圧源１８の電圧値Ｖｒｅｆとの差分に比例した誤差電圧Ｖｅを生成するものであり，
　コンパレータ２０は，差動増幅器１７の出力信号を比較することで，入力交流電源１の交流電圧の極性が判断し，交流電圧の極性が正であればコンパレータ２０の出力信号はＨｉｇｈレベルとなり，交流電圧の極性が負であれば出力はＬｏｗとなるものであり，
　ドライブロジック回路５３は，直接または間接的に，差動増幅器１７，電流検出素子３，第１誤差増幅器１９，及びコンパレータ２０と接続され，４つの出力信号Ｇ＿Ｓ１〜Ｇ＿Ｓ４で，４つの交流スイッチＳ１〜Ｓ４を制御するものであって，
　入力交流電源１が正極性の時には，交流スイッチＳ２は昇圧用コイル４を駆動するためのＬＰＷＭ信号を受け，交流スイッチＳ１はＵＰＷＭ信号を受け，交流スイッチＳ３はＬｏｗレベル信号を受け，交流スイッチＳ４はＨｉｇｈレベル信号を受け，
　入力交流電源１が負極性の時には，入力交流電源１が正極性の場合と比べて交流スイッチＳ２及びＳ１の動きが逆となり，また交流スイッチＳ４及びＳ３の動きが逆となる，
　昇圧型ＰＦＣ制御装置１００。」
３　甲第３号証（特開２００２−１０６６９号公報）
　甲第３号証には，図面とともに以下の各記載がある。
ａ　「【０００１】
【発明の属する技術分野】本発明は、例えばファン、ポンプ、ミル（粉砕機）、クレーン等の回転機械の動力源であるモータ（電動機）を可変速駆動する
インバータ装置
その制御方式
　　　　　　　　　　　　　　・・・中略・・・
【０００９】
【発明が解決しようとする課題】図７に示す従来のデジタル制御処理方式では、
プロセッサ１６におけるシステム制御の各処理周期Ｔc1，Ｔc2, …毎に、６個の半導体スイッチング素子５〜１０についてのＯＮ−ＯＦＦ切替え制御が行なわれる
ｂ　「【００２１】主回路部Ａは、
商用交流電源１からの交流を直流に変換する順変換回路２と、この順変換回路２により順変換された直流電流を、平滑化するための直流リアクトル３と、この直流リアクトル３により平滑化された直流電流を所定周波数の交流電流に変換する逆変換回路４とで構成されており、逆変換回路４から出力される交流電流をモータ１１に供給するものとなっている
ｃ　「【００２４】システム制御部１４とスイッチング制御部１５とタイマー割込み処理制御部２０とは、デジタルプロセッサ３０に含まれており、また上記プロセッサ３０と入出力信号中継用のＩ／Ｏ部１７とは、デジタル制御装置４０に含まれている。
　　　　　　　　　　　　　　・・・中略・・・　　　　　　　　　　
【００２６】
図２に示すデジタル制御処理方式においては、前記プロセッサ３０におけるシステム制御の処理周期Ｔc （Ｔc1，Ｔc2…）とは直接関係のない、独立した一定の処理周期Ｔs （この処理周期Ｔs はシステム制御の処理周期Ｔc1，Ｔc2…の平均的な処理周期よりも短く設定してある）を有するタイマ割込み処理が設定される。このため上記一定の処理周期Ｔs ごとにタイマ割込みが発生し、システム制御部１４によるメインループでのシステム制御の処理実行中において、上記設定されたタイマ割込み処理内でのスイッチング制御すなわち前記逆変換回路４の６個の半導体スイッチング素子５〜１０についてのＯＮ−ＯＦＦ切り替えの要否が判断される
ｄ　「【００３８】「作用」
（１）
タイマ割込み処理による一定の処理周期Ｔs でのスイッチング制御が行なわれるため、インバータ出力周波数ｆo の精度が向上しかつ安定化する。すなわち、図２に示すデジタル制御処理方式を用いることにより、６個の半導体スイッチング素子５〜１０のＯＮ−ＯＦＦ切替え制御についてのタイミングが、プロセッサ３０におけるシステム制御の処理周期Ｔc1，Ｔc2…とは直接関係のない独立した一定の処理周期Ｔs で制御される。その結果、パーソナルコンピュータや汎用マイクロコンピュータ・ボードなどを使用した場合でも、出力周波数ｆo を安定かつ高精度に制御することができる
ｅ　「【図２】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
４　甲第４号証（特開平７−４６８５６号公報）
　甲第４号証には，図面とともに以下の各記載がある。
ａ　「【００１３】
【実施例１】以下、本発明の実施例１を図１，図２及び図３に示す。図１は、本発明の実施例１による
デジタル式ＰＷＭ回路のハードウェア構成図である。本図では１相分のＰＷＭ回路のみ記述してある。図１に於て、１〜７，ｆｃ，ＣＬＫは図７の同一符号と同じ部分である。ここでは、ＣＰＵ１を１６ビット、演算カウンタ４，５を１２ビット，ｆｃを２０ＫＨｚ，ＣＬＫを８２ＭＨｚとして考える。８はタイマであり、時間ＴｃをカウントしＴｃ毎にＣＰＵ１に割込みをかける
【００１４】図２は、本発明の実施例１によるデジタル式ＰＷＭ回路のＣＰＵ１が動作させる一連の処理を表すフローである。
図２に於て、Ａ．は主制御フローであり、電流値を検出し（ａ−２）参照）電流偏差（ａ−３）参照）や電流補償の演算を行い（ａ−４）参照）ＰＷＭ出力様のデータを生成する（ａ−５）参照）、という処理を時間Ｔｃ毎に繰り返す。Ｂ．は割り込み出力フローであり、主制御フローＡ．で得られたＰＷＭ出力様データに従ってＰＷＭ波形を出力するという処理を時間Ｔｃ毎に割込み処理で繰り返す
ｂ　「【図１】
　　　　　　　　　　　　」
ｃ　「【図２】
　　　　　　　　　　　　　　　　　　　」
５　甲第５号証（特開平１１−３４５０３３号公報）
　甲第５号証には，図面とともに以下の各記載がある。
ａ　「【００２１】一方、本実施例に係る
ＰＷＭ制御方法の割込ルーチンでは、タイマ／カウンタから割込要求が発生されると、図２に示すように、その時点での出力がＬｏｗであるか判断される（ステップＳ１１）。そして、出力がＬｏｗである場合には、出力にＨｉｇｈの信号が設定され（ステップＳ１２ａ）た後、ＴＣ値に制御変数ＴＣ1が設定される（ステップＳ１３ａ）。一方、ステップＳ１１で出力がＬｏｗでない場合には、出力にＬｏｗの信号が設定され（ステップ１２ｂ）た後、ＴＣ値に制御変数ＴＣ2が設定される（ステップＳ１３ｂ）。そして、割込ルーチンでの工程が終了する
【００２２】こ
のようにして、マイクロコントローラにより制御されて出力される信号は図３のようになる。図３は本発明の第１の実施例に係るＰＷＭ制御方法における出力波形を示すタイミングチャートである。つまり、出力信号がＬｏｗの時点で割込要求が発生されると、Ｈｉｇｈの信号が出力されるようになる。そして、メインルーチンにより決定された制御変数ＴＣ1を経過したとき、割込要求が発生される。そして、Ｌｏｗの信号が出力されるようになる。更に、同一のメインルーチンにより決定された制御変数ＴＣ2を経過したとき、割込要求が発生される。そして、Ｈｉｇｈの信号が出力されるようになる。以降、同様の工程が所定の時間に達するまで繰り返される
ｂ　「【図２】
　　　　　　　　　　　　　　　　　　　　　　　」
ｃ　「【図３】
　　　　　　　　　　　　　　　　　　　」
６　甲第６号証（国際公開第２０１５／０４９８８２号）
　甲第６号証には，図面とともに以下の各記載がある。
ａ　「[0027]　これに対して、本実施の形態１における制御回路８において、図２に示すように、
入力電圧検出値、入力電流検出値および同期正弦波の極性のうち、一つの極性が他の二つの極性と異なる場合には、“短絡防止を要する（短絡防止要）”と判定される
このように短絡防止要否の判定を行って、第１の半導体スイッチ素子Ｑａおよび第２の半導体スイッチ素子Ｑｂのうち、どちらかの半導体スイッチ素子をオン固定モードで動作すると、もう一方の半導体スイッチ素子のスイッチ状態に関わらず交流電源１を短絡させる半導体スイッチ素子をオン固定モードで動作させないように制御することにより、過電流の発生を抑制することが可能である
入力電圧検出値、入力電流検出値および同期正弦波の極性がすべて一致している場合には、制御回路８において、“短絡防止を要しない（短絡防止否）”とは判定され
同期正弦波Ｖｓｙｎの極性にしたがって第１の半導体スイッチ素子Ｑａおよび第２の半導体スイッチ素子Ｑｂが制御される
ｂ　「[0030]　
なお、本実施の形態では、入力電圧、入力電流および同期正弦波を判定要素とし、このうち少なくとも一つの判定要素の極性が他の二つの極性と異なる場合に、“短絡防止を要する（短絡防止要）”と判定されたが、判定要素はこれに限るものではなく、入力電圧Ｖａｃに同期した正弦波であればよく、入力電圧Ｖａｃに同期した正弦波のうち、少なくとも２つ以上の正弦波を判定要素とし、このうち少なくとも一つの判定要素の極性が他の判定要素の極性と異なる場合に、“短絡防止を要する（短絡防止要）”と判定してもよい
ｃ　「[図２]
　　　　　　　　　　　　　　　　　　　　　　　　　　　」
７　甲第７号証（国際公開第２００９／０２８０５３号）
　甲第７号証には，図面とともに以下の各記載がある。
ａ　「[0088]　次に、リレー１４について説明する。
第１および第２の双方向スイッチ１０、１１は、それぞれＩＧＢＴ３ａ、４ａなどのスイッチング素子が短絡故障を起こさないようにするための電流検出部３ｃ、４ｃを備えており、短絡故障は過電流検出部２２により保護されている
ｂ　「[図１２]
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｃ　「[図１３]
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
ｄ　「[図１４]
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
８　甲第８号証（特開２００３−８８０９８号公報）
　甲第８号証には，図面とともに以下の各記載がある。
ａ　「【０００３】図１０に示す電力変換装置は、３相交流電源１からの交流電力を直流電力に変換するコンバータ２と、コンバータ２からの整流直流電力を平滑する平滑コンデンサ３と、平滑化された直流電力を可変周波数・可変電圧の交流電力に変換するインバータ４とから構成されている。インバータ４の交流出力端から電力変換装置全体の交流出力が取り出され、交流電動機５に供給される。
【０００４】
コンバータ２の各アーム２ＵＰ，２ＶＰ，２ＷＰ，２ＵＮ，２ＶＮ，２ＷＮは、整流作用を行うダイオードと、それに逆並列に接続されて回生時にインバータ作用を行うためのスイッチング素子とからなっている
【０００５】
各アームは回路電圧および回路電流に応じて一般に直並列接続された複数個の単位アーム素子で構成され、それらの各単位アーム素子は接続導体を介して相互接続される
ｂ　「【図１０】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
９　甲第９号証（特開２０１５−２３６０６号公報）
　甲第９号証には，図面とともに以下の各記載がある。
ａ　「【００１９】
　
このインターリーブ方式のブリッジレス・ＰＦＣ回路は、電源装置等に設けられ、ＡＣの入力電圧Ｖｉｎ（例えば、５０／６０Ｈｚ）に対して高い電圧のＤＣ出力電圧Ｖｏｕｔを出力するための昇圧型の回路であり、その入力電圧Ｖｉｎが印加される一対の１入力端子１１及び第２入力端子１２を有している。第１入力端子１１には、第１インダクタ２１を介して、第１接続点Ｎ１１が接続されると共に、第２インダクタ２２を介して、第２接続点Ｎ１２が接続されている
ｂ　「【００２４】
　
インダクタ２１及びＭＯＳＦＥＴ３３，３４により、第１アーム回路が構成されている。インダクタ２２及びＭＯＳＦＥＴ３５，３６により、第２アーム回路が構成されている。
ｃ　「【図１】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
第５　当審の判断
１　取消理由１（拡大先願）について
（１）本件発明１について
ア　対比・判断
　本件発明１と甲１発明とを対比する。
ａ　甲１発明の「交流電源Ｇ」，「交流電源電圧Ｖｓ」，「直流電圧Ｖｄ」，「負荷Ｈ（インバータ，モータ等）」は，各々，本件発明１の「交流電源」，「交流電圧」，「直流電圧」，「負荷」に相当する。
　そして，甲１発明の「電力変換装置１」は，「交流電源Ｇから印加される交流電源電圧Ｖｓを直流電圧Ｖｄに変換し，この直流電圧Ｖｄを負荷Ｈ（インバータ，モータ等）に出力する」ものであるから，本件発明１の「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置」に相当する。
ｂ　甲１発明の「スイッチング素子Ｑ１」，「スイッチング素子Ｑ２」，「スイッチング素子Ｑ３」，「スイッチング素子Ｑ４」は，各々，本件発明１の「第一のスイッチング素子」，「第二のスイッチング素子」，「第三のスイッチング素子」，「第四のスイッチング素子」に相当する。
　そして，甲１発明の「ブリッジ回路１０」は，「スイッチング素子Ｑ１，Ｑ２が直列接続されてなる第１レグＪ１と，スイッチング素子Ｑ３，Ｑ４が直列接続されてなる第２レグＪ２と，が並列接続された構成になって」いるものである。
　してみれば，甲１発明の「第１レグＪ１」，「第２レグＪ２」は，本件発明１の「第一のアーム」，「第二のアーム」に相当し，甲１発明の「ブリッジ回路１０」は，本件発明１の「第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路」に相当する。
ｃ　甲１発明の「リアクトルＬ１」は，「交流電源Ｇとブリッジ回路１０とを接続する配線ｈａに設けられ」るものであり，「交流電源Ｇ」と「ブリッジ回路１０」との間に設けられているといえることから，本件発明１の「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」に相当する。
ｄ　甲１発明の「電流検出部１１」は，「ブリッジ回路１０に流れる電流を実効値（平均電流）として検出するものであり」，ここで，「ブリッジ回路１０に流れる電流」は，「リアクトルＬ１」を介し「交流電源Ｇ」と「ブリッジ回路１０」との間に流れる電流といえるから，甲１発明の「電流検出部１１」は，本件発明１の「前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器」に相当する。
ｅ　甲１発明の「交流電圧検出部１２」は，「交流電源Ｇから印加される交流電源電圧Ｖｓを検出するものであ」るから，本件発明１の「前記交流電源の出力電圧を検出する第一の電圧検出器」に相当する。
ｆ　甲１発明の「直流電圧検出部１３」は，「平滑コンデンサＣ１の直流電圧Ｖｄを検出するものであ」って，そして，「直流電圧Ｖｄ」は「負荷Ｈ（インバータ，モータ等）に出力」されるものであるから，甲１発明の「直流電圧検出部１３」は，本件発明１の「前記負荷への印加電圧を検出する第二の電圧検出器」に相当する。
ｇ　甲１発明の「ゼロクロス判定部１５ａ」は，「交流電圧検出部１２の検出値に基づいて，交流電源電圧Ｖｓの正負が切り替わったか（つまり，ゼロクロスに達したか）否かを判定する機能を有」するものであって，さらに，「交流電源電圧Ｖｓが正の期間中にはコンバータ制御部１５ｄに‘１’の信号を出力し，交流電源電圧Ｖｓが負の期間中にはコンバータ制御部１５ｄに‘０’の信号を出力するものであ」るから，本件発明１の「前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部」に相当する。
ｈ　甲１発明の「制御部１５」は，「スイッチング素子Ｑ１〜Ｑ４のオン・オフを制御する機能を有」するものであって，通常，スイッチング素子は，駆動パルスで駆動されるものと認められる。また，甲１発明の「制御部１５」は，「コンバータ制御部１５ｄ」を備え，さらに，「コンバータ制御部１５ｄは，電流検出部１１，直流電圧検出部１３，交流電圧検出部１２に接続されるゼロクロス判定部１５ａと接続され」るものであるから，「制御部１５」は，「交流電圧検出部１２」，「電流検出部１１」，「直流電圧検出部１３」，「ゼロクロス判定部１５ａ」と接続されているといえる。
　してみれば，甲１発明の「制御部１５」は，本件発明１の「前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成する制御部」に相当する。
ｉ　甲１発明の「制御部１５」は，「マイコンであり，ＲＯＭに記憶されたプログラムを読み出してＲＡＭに展開し，ＣＰＵが各種処理を実行する」ものであって，「マイコン」はアナログ回路及びロジック回路を有さない演算器といえるから，甲１発明の「マイコン」は, 本件発明１の「演算器」に相当し, 甲１発明の「制御部１５」は，本件発明１の「前記制御部は、アナログ回路及びロジック回路を有さない演算器で構成され」ることに相当する。
　
ｊ　甲１発明の「直流電源装置」は，「ブリッジ回路１０と，リアクトルＬ１と，」「電流検出部１１と，交流電圧検出部１２と，直流電圧検出部１３と」，「ゼロクロス判定部１５ａ」と，「制御部１５と，を備え」るものであるから，甲１発明と本件発明１は，後記の点で相違するものの，“交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって，ブリッジ回路と，リアクトルと，電流検出器と，第一の電圧検出器と，第二の電圧検出器と，電源電圧極性検出部と，制御部と，を備え，前記制御部は，アナログ回路及びロジック回路を有さない演算器で構成される，直流電源装置”の点では共通する。　　
　したがって，本件発明１と甲１発明との間には，以下の一致点と相違点とがある。
〈一致点〉
「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって，
　第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと，第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し，前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と，
　前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと，
　前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と，
　前記交流電源の出力電圧を検出する第一の電圧検出器と，
　前記負荷への印加電圧を検出する第二の電圧検出器と，
　前記交流電圧の極性を検出し，検出した極性を表す極性信号を生成する電源電圧極性検出部と，
　前記第一の電圧検出器，前記電流検出器，前記第二の電圧検出器，および前記電源電圧極性検出部と接続され，前記第一から第四のスイッチング素子への駆動パルスを生成する制御部と，
　を備え，
　前記制御部は，アナログ回路及びロジック回路を有さない演算器で構成される，
　直流電源装置。」 
＜相違点１＞
　本件発明１では,「前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される」のに対して，甲１発明では,「マイコン」にその旨の特定がされていない点。
　したがって，本件発明１と甲１発明は，上記相違点１で相違するから，本件発明１と甲１発明が同一であるということはできない。
イ　特許異議申立人の主張について
　特許異議申立人は，特許異議申立書において，
マイコン（例えば，汎用マイクロコンピュータ）の処理に基づいて，スイッチング素子のＯＮ−ＯＦＦを切り替える際，タイマを用いることや所定の割込み処理を行うことは，甲第３号証ないし甲第５号証に記載されるように周知技術であって，このような周知技術を甲１発明に付加し，第１レグの制御を「タイマを用いた制御系」で実装する一方，第２レグの制御を「外部割り込み機能」を用いて実装した場合でも，従来から周知であるマイコンを用いたスイッチング制御であることに特に変わりはなく，また，新たな効果が奏されるものでもなく，本件発明１と甲１発明との相違点は，課題解決のための具体化手段における微差に過ぎないため，本件発明１と甲１発明とは実質同一である（特許異議申立書第３８頁９−２１行），
　旨を主張している。
　　　
　上記主張について，検討する。
　確かに，甲第３号証には，インバータ装置に設けられる複数の半導体スイッチング素子を，プロセッサにおけるシステム制御の各処理周期Ｔc1，Ｔc2, …毎で行うこと（「タイマを用いた制御系」），もしくは，半導体スイッチング素子をシステム制御の各処理周期Ｔcとは異なる割込処理で行うこと（「外部割り込み機能」）は記載されており，複数の半導体スイッチング素子の全ての制御を「タイマを用いた制御系」，あるいは，「外部割り込み機能」で行うことは周知技術と認められる。しかしながら，甲第３号証には，第１レグ（「第一のスイッチング素子と第二のスイッチング素子」）と第２レグ（「第三のスイッチング素子と第四のスイッチング素子」）で制御を異ならせて，第１レグの制御を「タイマを用いた制御系」で，第２レグの制御を「外部割り込み機能」で行うことまでは記載されておらず，また，甲第４号証，甲第５号証にも，「外部割り込み機能」を行うことは記載されているが，第１レグと第２レグで制御を異ならせて，第１レグの制御を「タイマを用いた制御系」で，第２レグの制御を「外部割り込み機能」で行うことは記載されておらず，周知技術とは認められない。
　そして，本件発明１では，相違点１の構成とすることで，本件の段落【００７４】に「これにより、演算器の少ないリソースを使用することができ、より安価な演算器で実現することができる」，さらに，段落【００７６】に「これにより、演算器を用いた場合には、第一のアーム３１のデューティ指令値の更新は、キャリアの山、もしくはキャリアの谷以外のキャリア周波数（スイッチング周波数）に依存した周期タイミングであっても変更できる。」と記載される効果が奏するものであるから，本件発明１と甲１発明との相違点は，課題解決のための具体化手段における微差ではなく，本件発明１と甲１発明とは実質同一であるとはいえず，上記主張を採用することはできない。
（２）本件発明４，５，７，１１ないし１４について
　本件発明４，５，７，１１ないし１４は，本件発明１の発明特定事項を全て含むものである　から，本件発明１と同様の理由により，本件発明４，５，７，１１ないし１４は甲１発明と同一であるということはできない。
（３）まとめ
　以上のとおり，本件発明１，４，５，７，１１ないし１４は，甲１発明と同一ではないから，特許法第２９条の２に該当しない。したがって，請求項１，４，５，７，１１ないし１４に係る特許は特許法第２９条の２の規定に違反してされたものであるとはいえない。
２　申立理由２（進歩性）について
（１）本件発明１について
ア　対比
　本件発明１と甲２発明とを対比する。
ａ　甲２発明の「入力交流電源１」，「直流電圧」は，各々，本件発明１の「交流電源」，「直流電圧」に相当する。
　また，甲２発明の「交流電圧」は，「入力交流電源１から入力された」ものであるから，本件発明１の「交流電源から印加される交流電圧」に相当する。
　そして，甲２発明の「昇圧型ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御装置１００」は，「入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する」ものであって，「負荷８が接続され」るものであるから，甲２発明の「負荷８」が，本件発明１の「負荷」に相当し，甲２発明の「昇圧型ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御装置１００」は，本件発明１の「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置」に相当する。
ｂ　甲２発明の「交流スイッチＳ１」，「交流スイッチＳ２」，「交流スイッチＳ３」，「交流スイッチＳ４」は，各々，本件発明１の「第一のスイッチング素子」，「第二のスイッチング素子」，「第三のスイッチング素子」，「第四のスイッチング素子」に相当する。
　そして，甲２発明の「ブリッジ回路」は，「交流スイッチＳ１と交流スイッチＳ２とが直列接続され第一のアームを形成し，交流スイッチンＳ３と交流スイッチＳ４とが直列接続され第二のアーム形成し，第一のアームと第二のアームとが並列に接続されることで」「形成され」るものである。
　してみると，甲２発明の「第一のアーム」，「第二のアーム」は，各々，本件発明１の「第一のアーム」，「第二のアーム」に相当し，甲２発明の「ブリッジ回路」は，本件発明１の「第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路」に相当する。
ｃ　甲２発明の「昇圧用コイル４」は，「第１の電極である入力側電極」が，「単相の入力交流電圧が印加される第１交流端子に接続され」，「昇圧用コイル４の第２の電極である出力側電極」が「交流スイッチＳ１のソース端子と交流スイッチＳ２のドレイン端子と」「に接続され」るものであり，「入力交流電源１」と「ブリッジ回路」との間に設けられているといえる。
　したがって，甲２発明の「昇圧用コイル４」は，本件発明１の「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」に相当する。
ｄ　甲２発明の「電流検出素子３」は，「昇圧用コイル４を介し入力交流電源１とブリッジ回路との間に流れる電流を検出するものであ」るから，本件発明１の「前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器」に相当する。
ｅ　甲２発明の「差動増幅器１７」は，「入力交流電源１の出力電圧を検出するものであ」るから，本件発明１の「前記交流電源の出力電圧を検出する第一の電圧検出器」に相当する。
ｆ　甲２発明の「第１誤差増幅器１９」は，「負荷８に出力されている出力電圧Ｖｏと出力電圧を設定する基準電圧源１８の電圧値Ｖｒｅｆとの差分に比例した誤差電圧Ｖｅを生成するものであ」って，「負荷８に出力されている出力電圧Ｖｏ」を検出しているといえる。
　したがって，甲２発明の「負荷８に出力されている出力電圧Ｖｏ」は，本件発明１の「前記負荷への印加電圧」に相当し，甲２発明の「第１誤差増幅器１９」は，本件発明１の「前記負荷への印加電圧を検出する第二の電圧検出器」に相当する。
ｇ　甲２発明の「コンパレータ２０」は，「差動増幅器１７の出力信号を比較することで，入力交流電源１の交流電圧の極性が判断し，交流電圧の極性が正であればコンパレータ２０の出力信号はＨｉｇｈレベルとなり，交流電圧の極性が負であれば出力はＬｏｗとなるものであ」るから，本件発明１の「前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部」に相当する。
ｈ　甲２発明の「ドライブロジック回路５３」は，「差動増幅器１７，電流検出素子３，第１誤差増幅器１９，及びコンパレータ２０と接続され，４つ出力信号Ｇ＿Ｓ１〜Ｇ＿Ｓ４で，４つの交流スイッチＳ１〜Ｓ４を制御するものである」から，甲２発明の「出力信号Ｇ＿Ｓ１〜Ｇ＿Ｓ４」は，本件発明１の「駆動パルス」に相当し，甲２発明の「ドライブロジック回路５３」は，本件発明１の「前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成する制御部」に相当する。
ｉ　甲２発明の「昇圧型ＰＦＣ制御装置１００」は，「ブリッジ回路」と，「昇圧用コイル４」と，「電流検出素子３」と，「差動増幅器１７」と，「第１誤差増幅器１９」と，「コンパレータ２０」と，「ドライブロジック回路５３」とを備えるものであるから，甲２発明と本件発明１は，後記の点で相違するものの，“交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって，ブリッジ回路と，リアクトルと，電流検出器と，第一の電圧検出器と，第二の電圧検出器と，電源電圧極性検出部と，制御部と，を備える，直流電源装置”の点では共通する。
　したがって，本件発明１と甲２発明との間には，以下の一致点と相違点とがある。
〈一致点〉
「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって，
　第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと，第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し，前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と，
　前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと，
　前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と，
　前記交流電源の出力電圧を検出する第一の電圧検出器と，
　前記負荷への印加電圧を検出する第二の電圧検出器と，
　前記交流電圧の極性を検出し，検出した極性を表す極性信号を生成する電源電圧極性検出部と，
　前記第一の電圧検出器，前記電流検出器，前記第二の電圧検出器，および前記電源電圧極性検出部と接続され，前記第一から第四のスイッチング素子への駆動パルスを生成する制御部と，
　を備える，
　直流電源装置。」 
＜相違点２＞
　本件発明１では，「前記制御部は、アナログ回路及びロジック回路を有さない演算器で構成され」，さらに，「前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される」のに対して，甲２発明では，「ドライブロジック回路５３」にその旨の特定がされていない点。
イ　判断
　上記相違点２について検討する。
　甲第３号証に記載されるように，電力変換装置の制御部を，アナログ回路及びロジック回路を有さない演算器で構成することは周知の技術と認められる。
　しかしながら，上記 「１（１）イ」で検討したように，甲第３号証ないし甲第５号証には，第１レグ（「第一のスイッチング素子と第二のスイッチング素子」）と第２レグ（「第三のスイッチング素子と第四のスイッチング素子」）で制御を異ならせて，第１レグの制御を「タイマを用いた制御系」で，第２レグの制御を「外部割り込み機能」で行うことは記載されておらず，周知の技術とは認められない。
　また，相違点２の構成とすることで，本件の段落【００７４】に記載の「演算器の少ないリソースを使用することができ、より安価な演算器で実現することができる。」，さらに，段落【００７６】に記載の「演算器を用いた場合には、第一のアーム３１のデューティ指令値の更新は、キャリアの山、もしくはキャリアの谷以外のキャリア周波数（スイッチング周波数）に依存した周期タイミングであっても変更できる。」という効果を奏するものである
　したがって，本件発明１は，甲２発明，及び甲第３号証ないし甲第５号証に記載の周知の技術に基づいて，当業者が容易に発明をすることができたものであるということはできない。
（２）本件発明２について
　本件発明２は，本件発明１の発明特定事項を全て含むものであるから，本件発明１と同様の理由により，本件発明２は，甲２発明，及び甲第３号証ないし甲第９号証に記載の周知の技術に基づいて，業者が容易に発明をすることができたものであるということはできない
　
（３）本件発明３について
ア　対比
　本件発明３と甲２発明とを対比する。
ａ　甲２発明の「入力交流電源１」，「直流電圧」は，各々，本件発明３の「交流電源」，「直流電圧」に相当する。
　また，甲２発明の「交流電圧」は，「入力交流電源１から入力された」ものであるから，本件発明３の「交流電源から印加される交流電圧」に相当する。
　そして，甲２発明の「昇圧型ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御装置１００」は，「入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する」ものであって，「負荷８が接続され」るものであるから，甲２発明の「負荷８」が，本件発明３の「負荷」に相当し，甲２発明の「昇圧型ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御装置１００」は，本件発明３の「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置」に相当する。
ｂ　甲２発明の「交流スイッチＳ１」，「交流スイッチＳ２」，「交流スイッチＳ３」，「交流スイッチＳ４」は，各々，本件発明３の「第一のスイッチング素子」，「第二のスイッチング素子」，「第三のスイッチング素子」，「第四のスイッチング素子」に相当する。
　そして，甲２発明の「ブリッジ回路」は，「交流スイッチＳ１と交流スイッチＳ２とが直列接続され第一のアームを形成し，交流スイッチンＳ３と交流スイッチＳ４とが直列接続され第二のアーム形成し，第一のアームと第二のアームとが並列に接続されることで」「形成され」るものである。
　してみると，甲２発明の「第一のアーム」，「第二のアーム」は，各々，本件発明３の「第一のアーム」，「第二のアーム」に相当し，甲２発明の「ブリッジ回路」は，本件発明３の「第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路」に相当する。
ｃ　甲２発明の「昇圧用コイル４」は，「第１の電極である入力側電極」が，「単相の入力交流電圧が印加される第１交流端子に接続され」，「昇圧用コイル４の第２の電極である出力側電極」が「交流スイッチＳ１のソース端子と交流スイッチＳ２のドレイン端子と」「に接続され」るものであり，「入力交流電源１」と「ブリッジ回路」との間に設けられているといえる。
　したがって，甲２発明の「昇圧用コイル４」は，本件発明３の「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」に相当する。
ｄ　甲２発明の「電流検出素子３」は，「昇圧用コイル４を介し入力交流電源１とブリッジ回路との間に流れる電流を検出するものであ」るから，本件発明３の「前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器」に相当する。
ｅ　甲２発明の「差動増幅器１７」は，「入力交流電源１の出力電圧を検出するものであ」るから，本件発明３の「前記交流電源の出力電圧を検出する第一の電圧検出器」に相当する。
ｆ　甲２発明の「第１誤差増幅器１９」は，「負荷８に出力されている出力電圧Ｖｏと出力電圧を設定する基準電圧源１８の電圧値Ｖｒｅｆとの差分に比例した誤差電圧Ｖｅを生成するものであ」って，「負荷８に出力されている出力電圧Ｖｏ」を検出しているといえる。
　したがって，甲２発明の「負荷８に出力されている出力電圧Ｖｏ」は，本件発明３の「前記負荷への印加電圧」に相当し，甲２発明の「第１誤差増幅器１９」は，本件発明３の「前記負荷への印加電圧を検出する第二の電圧検出器」に相当する。
ｇ　甲２発明の「コンパレータ２０」は，「差動増幅器１７の出力信号を比較することで，入力交流電源１の交流電圧の極性が判断し，交流電圧の極性が正であればコンパレータ２０の出力信号はＨｉｇｈレベルとなり，交流電圧の極性が負であれば出力はＬｏｗとなるものであ」るから，本件発明３の「前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部」に相当する。
ｈ　甲２発明の「ドライブロジック回路５３」は，「差動増幅器１７，電流検出素子３，第１誤差増幅器１９，及びコンパレータ２０と接続され，４つ出力信号Ｇ＿Ｓ１〜Ｇ＿Ｓ４で，４つの交流スイッチＳ１〜Ｓ４を制御するものである」る。
　また，甲２発明は「入力交流電源１が正極性の時には，交流スイッチＳ２は昇圧用コイル４を駆動するためのＬＰＷＭ信号を受け，交流スイッチＳ１はＵＰＷＭ信号を受け，交流スイッチＳ３はＬｏｗレベル信号を受け，交流スイッチＳ４はＨｉｇｈレベル信号を受け，入力交流電源１が負極性の時には，入力交流電源１が正極性の場合と比べて交流スイッチＳ２及びＳ１の動きが逆となり，また交流スイッチＳ４及びＳ３の動きが逆となる」ものであって，交流スイッチＳ１〜Ｓ４に対するこれらの信号が，「ドライブロジック回路５３」からの「４つ出力信号Ｇ＿Ｓ１〜Ｇ＿Ｓ４」によることは明らかであるから，甲２発明の「ドライブロジック回路５３」は，「差動増幅器１７の出力信号」を基に「コンパレータ２０」が検出した電圧の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力するものといえる。
　してみると，甲２発明の「ドライブロジック回路５３」と，本件発明３の「前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成し、前記第一の電圧検出器が検出した電圧の極性、および前記電流検出器が検出した電流の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部」とは，後記の点で相違するものの，“前記第一の電圧検出器，前記電流検出器，前記第二の電圧検出器，および前記電源電圧極性検出部と接続され，前記第一から第四のスイッチング素子への駆動パルスを生成し，前記第一の電圧検出器が検出した電圧の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部”の点では共通する。
ｉ　甲２発明の「入力交流電源１が正極性の時には，交流スイッチＳ２は昇圧用コイル４を駆動するためのＬＰＷＭ信号を受け，交流スイッチＳ１はＵＰＷＭ信号を受け，交流スイッチＳ３はＬｏｗレベル信号を受け，交流スイッチＳ４はＨｉｇｈレベル信号を受け」ることは，上記ｈで検討したように，「ドライブロジック回路５３」からの「４つ出力信号Ｇ＿Ｓ１〜Ｇ＿Ｓ４」によるものであって，「ドライブロジック回路５３」が，第一のアームおよび第二のアームへの駆動パルスを生成する際に，電圧の極性が正の場合に実行される処理といえる。
　同様に，甲２発明の「入力交流電源１が負極性の時には，入力交流電源１が正極性の場合と比べて交流スイッチＳ２及びＳ１の動きが逆となり，また交流スイッチＳ４及びＳ３の動きが逆となる」ことは，「ドライブロジック回路５３」が，第一のアームおよび第二のアームへの駆動パルスを生成する際に，電圧の極性が負の場合に実行される処理といえる。
　してみると，甲２発明の「入力交流電源１が正極性の時には，交流スイッチＳ２は昇圧用コイル４を駆動するためのＬＰＷＭ信号を受け，交流スイッチＳ１はＵＰＷＭ信号を受け，交流スイッチＳ３はＬｏｗレベル信号を受け，交流スイッチＳ４はＨｉｇｈレベル信号を受け，入力交流電源１が負極性の時には，入力交流電源１が正極性の場合と比べて交流スイッチＳ２及びＳ１の動きが逆となり，また交流スイッチＳ４及びＳ３の動きが逆となる」ことと，本件発明３の「前記制御部は、前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に、前記電圧の極性と前記電流の極性が共に正の場合には第一の処理を実行し、前記電圧の極性と前記電流の極性が共に負の場合には第二の処理を実行し、前記電圧の極性と前記電流の極性が異なる場合、前記電流が正極性であれば前記第一の処理を実行し、前記電流が負極性の場合には前記第二の処理を実行する」こととは，後記の点で相違するものの，“前記制御部は，前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に，前記電圧の極性が正の場合には第一の処理を実行し，前記電圧の極性が負の場合には第二の処理を実行する”ことの点では共通する。
ｊ　甲２発明の「昇圧型ＰＦＣ制御装置１００」は，「ブリッジ回路」と，「昇圧用コイル４」と，「電流検出素子３」と，「差動増幅器１７」と，「第１誤差増幅器１９」と，「コンパレータ２０」と，「ドライブロジック回路５３」とを備えるものであるから，甲２発明と本件発明３は，後記の点で相違するものの，“交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって，ブリッジ回路と，リアクトルと，電流検出器と，第一の電圧検出器と，第二の電圧検出器と，電源電圧極性検出部と，制御部と，を備える，直流電源装置”の点では共通する。
　したがって，本件発明３と甲２発明との間には，以下の一致点と相違点とがある。
〈一致点〉
「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって，
　第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと，第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し，前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と，
　前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと，
　前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と，
　前記交流電源の出力電圧を検出する第一の電圧検出器と，
　前記負荷への印加電圧を検出する第二の電圧検出器と，
　前記交流電圧の極性を検出し，検出した極性を表す極性信号を生成する電源電圧極性検出部と，
　前記第一の電圧検出器，前記電流検出器，前記第二の電圧検出器，および前記電源電圧極性検出部と接続され，前記第一から第四のスイッチング素子への駆動パルスを生成し，前記第一の電圧検出器が検出した電圧の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部と，
　を備え，
　前記制御部は，前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に，
　前記電圧の極性が正の場合には第一の処理を実行し，
　前記電圧の極性が負の場合には第二の処理を実行する，
　直流電源装置。」 
＜相違点３＞
　「制御部」が，本件発明３では，「前記第一の電圧検出器が検出した電圧の極性、および前記電流検出器が検出した電流の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部」であって，さらに，「前記制御部は、前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に、前記電圧の極性と前記電流の極性が共に正の場合には第一の処理を実行し、前記電圧の極性と前記電流の極性が共に負の場合には第二の処理を実行し、前記電圧の極性と前記電流の極性が異なる場合、前記電流が正極性であれば前記第一の処理を実行し、前記電流が負極性の場合には前記第二の処理を実行す」るのに対して，甲２発明では，制御部は電流の極性に応じて駆動パルスを出力するものではなく，電圧の極性のみに基づいて，正の場合に一の処理を行い，負の場合に他の処理を行い，また，電圧の極性と電流の極性が異なる場合にどのような処理を行うかは特定されていない点。
イ　判断
　上記相違点３について検討する。
　甲第６号証には，電圧の極性と電流の極性が同じ場合には，第１の半導体スイッチ素子および第２の半導体スイッチ素子を，同期正弦波の極性に従った，第１の処理，または第２の処理で制御し，電圧の極性と電流の極性が異なる場合には，第１の半導体スイッチ素子および第２の半導体スイッチ素子を，第１の処理，または第２の処理とは異なった処理で制御をすることが記載されている。
　しかしながら，甲第６号証には，「前記電圧の極性と前記電流の極性が異なる場合、前記電流が正極性であれば前記第一の処理を実行し、前記電流が負極性の場合には前記第二の処理を実行す」ることは記載されておらず，このことが本件の出願日前に周知の技術であったとも認められない。
　したがって，本件発明３は，甲２発明，及び甲第６号証に記載の周知の技術に基づいて，当業者が容易に発明をすることができたものであるということはできない。
（４）本件発明４ないし１４について
　本件発明４ないし１４は，本件発明１または本件発明３の発明特定事項を全て含むものであるから，本件発明１または本件発明３と同様の理由により，本件発明４ないし１４は，甲２発明，及び甲第３号証ないし甲第６号証に記載の周知の技術に基づいて，さらに，甲７号証ないし甲第９号には，上記相違点２，３に係る構成は記載されていないことから，甲２発明，及び甲第３号証ないし甲第９号証に記載の周知の技術に基づいて，当業者が容易に発明をすることができたものであるということはできない。
（５）まとめ
　以上のとおり，本件発明１ないし１４は，甲２発明，及び甲第３号証ないし甲第９号証に記載の周知の技術に基づいて，当業者が容易に発明をすることができたものであるということはできない。したがって，請求項１ないし１４に係る特許は特許法第２９条第２項の規定に違反してされたものであるということはできない。
３　「申立理由３（実施可能要件）」について
　ＣＰＵ，マイクロプロセッサ，ＤＳＰなどの演算器が演算器のクロックによるタイマを有し，このようなタイマを用いて電力変換装置のスイッチングの制御を行うことは常套手段であるから，本件発明１のスイッチングの制御である「第一のアームの制御」に関して，具体的な処理が記載されていなくとも，「第一のアームの制御」の「タイマを用いた制御系で実装」を実施できないとまではいえない。
　また，演算器で電力変換装置の制御を行う際に汎用出力ポートを用いることも常套手段であって，汎用出力ポートを何に接続し，どのような信号を伝送するかは，具体的な制御に応じて適宜変更されるものあって，具体的な構成が記載されていなくとも，この「第二のアームの制御」を，「汎用出力ポート」「を用い」て「実装」できないとまではいえない。
　したがって，請求項１，２，４ないし１４に係る特許は特許法第３６条第４項第１号に規定する要件を満たしていない特許出願に対してされたものであるから，請求項１，２，４ないし１４に係る特許は取り消すべきものとはいえない。
　
４　「申立理由４（サポート要件）」について
（１）「理由４−１」について
　本件特許の明細書には，段落【００１４】に「リアクトル２は、交流電源１とブリッジ回路３との間に設けられている。交流電源１の一端は、リアクトル２を介し、第一のアーム３１における第一のスイッチング素子３１１と第二のスイッチング素子３１２との接続点に接続されている。」と記載され，少なくとも，第一のスイッチング素子と第二のスイッチング素子との間の接続点と交流電源を接続する配線にリアクトルが設けられるものが記載されており，発明の詳細な説明に記載したものではないとまではいえない。
（２）「理由４−２」について
　本件特許の明細書には，段落【００４７】，【００４８】，【図１７】には，電圧の極性と電流の極性が共に正の処理として「処理α」が，電圧の極性と電流の極性が共に負の処理として「処理β」が記載されており，少なくとも，本件発明２，本件発明３の「第一の処理」を「処理α」としたもの，「第二の処理」を「処理β」としたものが記載されているといえるから，本件発明２，３が，発明の詳細な説明に記載したものではないとまではいえない。
　
　したがって，請求項１ないし１４に係る特許は特許法第３６条第６項第１号に規定する要件を満たしていない特許出願に対してされたものであるから，請求項１ないし１４に係る特許は取り消すべきものであるとはいえない。
　
５　「申立理由５（明確性）」について
（１）「理由５−１」について　
　本件発明１，３の「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」という構成として，第一のスイッチング素子と第二のスイッチング素子との間の接続点と交流電源を接続する配線にリアクトルが設けられるもの，第三のスイッチング素子と第四のスイッチング素子との間の接続点と交流電源を接続する別の配線にリアクトルが設けられるもの，前記した各リアクトルの両方が設けられるのもの，いずれのものも周知の構成であって，また，いずれのものであっても，本件発明１，３の直流電源装置が動作し得ることは明らかであるから，「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」という記載が不明確であるとまではいえない。
（２）「理由５−２」について
　上記「３」で検討したように，タイマを用いて電力変換装置のスイッチングの制御を行うこと，演算器で電力変換装置の制御を行う際に汎用出力ポートを用いることは常套手段であって，「第１のアーム」及び「第２のアーム」の具体的な制御に応じて，制御部の処理，及び，「汎用出力ポート」の接続関係，伝送される信号は，適宜選択変更され得るものであるから，具体的にどのような処理を行うか，接続関係，伝送される信号などが記載されていなくとも，不明確であるとまではいえない。
（３）「理由５−３」について
　「電流の大きさに応じて、当該第三のスイッチング素子のスイッチング動作を停止」するという記載における「電流の大きさに応じて」が，電流値が所定値より大きい場合，小さい場合，所定の変化の場合のいずれの場合でもよいことは明らかであって，「電流の大きさ」に関して，所定値より大きい場合，小さい場合，所定の変化と記載されなくとも該記載が不明確であるとまではいえない。
（４）「理由５−４」について
　本件特許の明細書の段落【００７６】には「キャリア周波数（スイッチング周波数）」と記載されるように，「キャリア周波数」と「スイッチング周波数」とが同じものであることは明らかであって，これらの記載が不明確であるとまではいえない。
　したがって，請求項１ないし１４に係る特許は特許法第３６条第６項第２号に規定する要件を満たしていない特許出願に対してされたものであるから，請求項１ないし１４に係る特許は取り消すべきものであるとはいえない。
第６　むすび
　以上のとおりであるから，特許異議の申立ての理由及び証拠によっては，請求項１ないし１４に係る特許を取り消すことはできない。　
　また，他に請求項１ないし１４に係る特許を取り消すべき理由を発見しない。
　よって，結論のとおり決定する。
【異議決定日】
令和３年８月２０日（２０２１．８．２０）