(57)【要約】【課題】パッケージの大型化を抑制でき、且つ、負帰還量の調整が可能な半導体装置を提供する。【解決手段】半導体装置としてのパワーモジュールは、スイッチング素子であるＩＧＢＴ１０と、スイッチング素子に並列接続されたフリーホイールダイオード（ＦＷＤ）２０とを備える。ＩＧＢＴ１０は、その表面上に、当該ＩＧＢＴ１０のエミッタ電極１１およびゲート電極１２と、それらから絶縁された導電性パターン１３とを有する。ＦＷＤ２０は、その表面上に、当該ＦＷＤ２０のアノード電極２１と、それから絶縁された導電性パターン２２とを有する。【選択図】図１
2020191349.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、
前記スイッチング素子に並列接続されたフリーホイールダイオードと、
を備え、
前記スイッチング素子は、その表面上に、前記スイッチング素子の主電極および制御電極から絶縁された第１の導電性パターンを有し、
前記フリーホイールダイオードは、その表面上に、前記フリーホイールダイオードの主電極から絶縁された第２の導電性パターンを有する、
半導体装置。
【請求項２】
前記スイッチング素子の前記主電極と前記フリーホイールダイオードの前記主電極とを接続する第１のワイヤと、
前記フリーホイールダイオードの前記主電極と外部接続端子とを接続する第２のワイヤと、
前記スイッチング素子の前記制御電極に制御電圧を入力する駆動回路に基準電位を供給するための基準電位配線と、
をさらに備える、
請求項１に記載の半導体装置。
【請求項３】
前記基準電位配線は、前記第１の導電性パターンを通して、前記フリーホイールダイオードの前記主電極に接続されている、
請求項２に記載の半導体装置。
【請求項４】
前記基準電位配線は、直列接続された前記第１の導電性パターンおよび前記第２の導電性パターンを通して、前記外部接続端子に接続されている、
請求項２に記載の半導体装置。
【請求項５】
前記スイッチング素子と前記フリーホイールダイオードとの並列回路を複数備え、
複数の前記並列回路のそれぞれが、
前記スイッチング素子の前記主電極と前記フリーホイールダイオードの前記主電極とを接続する第１のワイヤと、
前記フリーホイールダイオードの前記主電極と外部接続端子とを接続する第２のワイヤと、
前記スイッチング素子の前記制御電極に制御電圧を入力する駆動回路に基準電位を供給するための基準電位配線と、
を備え、
複数の前記並列回路のそれぞれにおいて、前記基準電位配線は、
（ａ）前記スイッチング素子の前記主電極に直接接続
（ｂ）前記第１の導電性パターンを通して前記フリーホイールダイオードの前記主電極に接続
（ｃ）前記第１の導電性パターンおよび前記第２の導電性パターンを通して前記外部接続端子に接続
（ｄ）外部配線を通して前記外部接続端子に接続
のうちの何れかの方法で、前記スイッチング素子の前記主電極と電気的に接続されている、
請求項１に記載の半導体装置。
【請求項６】
トランスファーモールド型のパッケージを有する、
請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記スイッチング素子は、ワイドギャップ半導体を用いて形成されている、
請求項１から請求項６のいずれか一項に記載の半導体装置。
【請求項８】
前記スイッチング素子は、ＩＧＢＴまたはＭＯＳＦＥＴである、
請求項１から請求項７のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に電力用半導体装置に関するものである。
【背景技術】
【０００２】
例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子を備える電力用半導体装置において、接続された負荷が短絡した際にコレクタ−エミッタ間を流れる電流を抑制することでスイッチング素子を過電流から保護する技術が知られている。
【０００３】
例えば下記の特許文献１には、ＩＧＢＴのエミッタ配線に電流が流れることで生じる電圧降下を、当該ＩＧＢＴのゲートに帰還させる「負帰還回路」を備える半導体装置が開示されている。特許文献１の半導体装置では、ＩＧＢＴを制御する駆動回路の基準電位配線をエミッタ配線に接続させることで負帰還回路が構成されている。また、特許文献１の半導体装置には、エミッタ配線の複数箇所に、駆動回路の基準電位配線を接続するための端子が設けられており、基準電位配線を接続する端子を選択することで負帰還量の調整がなされる。
【０００４】
一方、トランスファーモールド型の半導体装置（パワーモジュール）では、負帰還回路を構成するために駆動回路の基準電位配線のワイヤをフリーホイールダイオード（ＦＷＤ）に接続させると、基準電位配線がＩＧＢＴの主電流を流すワイヤと干渉する恐れがある。このようなワイヤ同士の干渉を防止するために、基準電位配線を接続させるためのリードフレームや配線基板を別途設けてもよいが、パワーモジュールのパッケージが大型化する問題が生じる。
【０００５】
例えば下記の特許文献２には、ワイヤ同士の干渉を防止する技術として、複数のスイッチング素子のチップを備える半導体装置において、各チップの表面にゲート配線用の電極を設け、駆動回路から離れた位置のチップへの配線を、他のチップ上のゲート配線を経由して行う技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−１２０５６３号公報
【特許文献２】特開２０１３−１２５８０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述のように、トランスファーモールド型のパワーモジュールに負帰還回路を搭載させる場合、パッケージの大型化の抑制、ならびに、所望の負帰還機能を得るための負帰還量の調整が課題となる。
【０００８】
本発明は以上のような課題を解決するためになされたものであり、パッケージの大型化を抑制でき、且つ、負帰還量の調整が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、スイッチング素子と、前記スイッチング素子に並列接続されたフリーホイールダイオードと、を備え、前記スイッチング素子は、その表面上に、前記スイッチング素子の主電極および制御電極から絶縁された第１の導電性パターンを有し、前記フリーホイールダイオードは、その表面上に、前記フリーホイールダイオードの主電極から絶縁された第２の導電性パターンを有する。
【発明の効果】
【００１０】
本発明に係る半導体装置によれば、負帰還量を調整（負帰還効果の強弱の調整）するために駆動ＩＣの基準電位配線の接続先をフリーホイールダイオードの主電極や、外部接続端子に接続させる場合に、その接続を第１の導電性パターンおよび第２の導電性パターンを通して行うことで、基準電位配線のワイヤと他のワイヤとが干渉することを防止できる。よって、ワイヤ同士の干渉を防止するためのリードフレーム等を別途も受ける必要がなく、半導体装置の大型化を抑制できる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係るパワーモジュールの構成例を示す図である。
【図２】実施の形態１に係るパワーモジュールの構成例を示す図である。
【図３】実施の形態１に係るパワーモジュールの構成例を示す図である。
【図４】実施の形態１に係るパワーモジュールの構成例を示す図である。
【図５】実施の形態２に係るパワーモジュールの構成例を示す図である。
【発明を実施するための形態】
【００１２】
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置であるパワーモジュールの構成例を示す図であり、図１（ａ）は当該パワーモジュールの内部構造を示す平面図、図１（ｂ）は当該パワーモジュールの内部構造を示す側面図、図１（ｃ）は当該パワーモジュールの回路構成を示す回路図である。図１には、パワーモジュールの一部（１アーム分）を代表的に示しているが、実際のパワーモジュールは、図１に示す構成を１つまたは複数個備えている。
【００１３】
図１（ａ）および図１（ｂ）のように、実施の形態１のパワーモジュールは、薄板状の金属製のリードフレーム３１，３２と、リードフレーム３１に搭載されたＩＧＢＴ１０およびＦＷＤ２０の各チップとがモールド樹脂３０によって封止された構造を持つトランスファーモールド型のパワーモジュールである。
【００１４】
ＩＧＢＴ１０は、主電流のオン（導通）、オフ（遮断）を切り替えるスイッチング素子である。ＩＧＢＴ１０の上面には、第１の主電極であるエミッタ電極１１と制御電極であるゲート電極１２とが形成されており、ＩＧＢＴ１０の下面（リードフレーム３１と接する面）には、第２の主電極であるコレクタ電極（不図示）が形成されている。さらに、本実施の形態のＩＧＢＴ１０の上面には、エミッタ電極１１およびゲート電極１２から絶縁された導電性パターン１３（第１の導電性パターン）が形成されている。
【００１５】
ＦＷＤ２０は、ＩＧＢＴ１０のターンオフ時に生じる還流電流を流すダイオード素子である。ＦＷＤ２０の上面には、第１の主電極であるアノード電極２１が形成されており、ＦＷＤ２０の下面（リードフレーム３１と接する面）には、第２の主電極であるカソード電極（不図示）が形成されている。さらに、本実施の形態のＦＷＤ２０の上面には、アノード電極２１から絶縁された導電性パターン２２（第２の導電性パターン）が形成されている。
【００１６】
ＩＧＢＴ１０のエミッタ電極１１は、ワイヤ４１を通してＦＷＤ２０のアノード電極２１と接続されており、ＩＧＢＴ１０のコレクタ電極は、リードフレーム３１を通してＦＷＤ２０のカソード電極と接続されている。よって、ＩＧＢＴ１０およびＦＷＤ２０は、それらが互いに並列に接続した並列回路を構成している。また、ＦＷＤ２０のアノード電極２１は、ワイヤ４２を通してリードフレーム３２と接続されている。ワイヤ４１，４２は、ＩＧＢＴ１０がオンしたときに主電流が流れる経路となる。以下、ワイヤ４１，４２を「主電流ワイヤ」と称す。
【００１７】
リードフレーム３１は、ＩＧＢＴ１０およびＦＷＤ２０を搭載するダイパッドであるとともに、一部がモールド樹脂３０から突出することでＩＧＢＴ１０のコレクタ側の外部接続端子としても機能する。リードフレーム３２は、一部がモールド樹脂３０から突出することでＩＧＢＴ１０のエミッタ側の外部接続端子として機能する。
【００１８】
本実施の形態のパワーモジュールには、ＩＧＢＴ１０の駆動回路である駆動ＩＣ５０が生成する制御電圧をＩＧＢＴ１０のゲート電極１２に入力するための駆動電圧配線５１と、駆動ＩＣ５０に基準電位を供給するための基準電位配線５２とが設けられている。なお、駆動ＩＣ５０は、パワーモジュールに内蔵されてもよいし、パワーモジュールに外付けされてもよい。駆動電圧配線５１は、ＩＧＢＴ１０のゲート電極１２に接続される。基準電位配線５２は、ＩＧＢＴ１０のエミッタ配線の電圧降下をゲートに帰還させる負帰還量に応じてその接続先が変更される。
【００１９】
図１（ａ）の例では、基準電位配線５２は、ＩＧＢＴ１０の導電性パターン１３に接続されている。また、導電性パターン１３は、ワイヤ６１を通してＦＷＤ２０の導電性パターン２２に接続され、導電性パターン２２は、ワイヤ６２を通してリードフレーム３２に接続されている。すなわち、基準電位配線５２は、直列接続された導電性パターン１３および導電性パターン２２を通して、エミッタ側の外部接続端子であるリードフレーム３２に接続されている。
【００２０】
よって、図１（ａ）の構成では、図１（ｃ）の回路図のように、ＩＧＢＴ１０のエミッタと基準電位配線５２との間に、直列接続された主電流ワイヤ４１および主電流ワイヤ４２が介在する回路構成となる。そのため、図１（ａ）の構成によれば、主電流ワイヤ４１の配線インピーダンスＺ４１および主電流ワイヤ４２の配線インピーダンスＺ４２による電圧降下を利用した負帰還効果を得ることができる。
【００２１】
ここで、基準電位配線５２は、必要とされる負帰還量に応じて、導電性パターン１３ではなく、エミッタ電極１１に接続される場合や、パワーモジュールに外付けされる外部配線に接続される場合もある。また、ワイヤ６１は、導電性パターン１３と導電性パターン２２とを接続するのではなく、導電性パターン１３とアノード電極２１とを接続する場合もある。そのため、エミッタ電極１１には、主電流ワイヤ４１の接続領域とは別に、基準電位配線５２を接続可能な領域が確保されており、アノード電極２１には、主電流ワイヤ４１，４２の接続領域とは別に、ワイヤ６１を接続可能な領域が確保されている。
【００２２】
実施の形態１のパワーモジュールにおいて、主電流ワイヤ４１の配線インピーダンスＺ４１による電圧降下のみを利用した負帰還効果を得る場合の例を、図２に示す。図２（ａ）はパワーモジュールの内部構造を示す平面図、図２（ｂ）はパワーモジュールの内部構造を示す側面図、図２（ｃ）はパワーモジュールの回路構成を示す回路図である。この場合、基準電位配線５２は、ＩＧＢＴ１０の導電性パターン１３に接続され、導電性パターン１３は、ワイヤ６１を通してＦＷＤ２０のアノード電極２１に接続される（ワイヤ６２は不要）。それにより、図２（ｃ）の回路図のように、ＩＧＢＴ１０のエミッタと基準電位配線５２との間に、主電流ワイヤ４１（配線インピーダンスＺ４１）が介在する回路構成となる。
【００２３】
また、実施の形態１のパワーモジュールにおいて、負帰還効果を利用しない場合の例を、図３に示す。図３（ａ）はパワーモジュールの内部構造を示す平面図、図３（ｂ）はパワーモジュールの内部構造を示す側面図、図３（ｃ）はパワーモジュールの回路構成を示す回路図である。この場合、基準電位配線５２は、ＩＧＢＴ１０のエミッタ電極１１に接続される（ワイヤ６１，６２は不要）。それにより、図３（ｃ）の回路図のように、ＩＧＢＴ１０のエミッタに基準電位配線５２が直接接続する回路構成となる。
【００２４】
このように実施の形態１に係るパワーモジュールでは、パワーモジュールの製造時に基準電位配線５２の接続先を選択することによって、エミッタ配線の配線インピーダンスを用いた負帰還機能の強弱を調整することができる。
【００２５】
また、図１（ａ）のように基準電位配線５２をリードフレーム３２に接続させる場合、その接続を導電性パターン１３，２２を通して行うことで、当該接続に必要なワイヤ６１，６２の長さは短くて済む。同様に、図２（ａ）のように基準電位配線５２をＦＷＤ２０のアノード電極２１に接続させる場合、その接続を導電性パターン１３を通して行うことで、当該接続に必要なワイヤ６１の長さは短くて済む。これにより、ワイヤ６１，６２が主電流ワイヤ４１，４２と干渉することが防止されるため、ワイヤ同士の干渉を防止するためのリードフレーム等を別途も受ける必要がない。よって、パワーモジュールのパッケージの小型化に寄与できる。
【００２６】
なお、図１の例のように、主電流ワイヤ４１の配線インピーダンスＺ４１および主電流ワイヤ４２の配線インピーダンスＺ４２による電圧降下を利用した負帰還効果を得る場合、例えば図４のように、パワーモジュールに外付けされる外部配線７０を通して、基準電位配線５２を外部接続端子としてのリードフレーム３２に接続させてもよい。図４の構成では、導電性パターン１３と導電性パターン２２は不使用となるが、回路構成は図１（ｃ）と同じになる。
【００２７】
＜実施の形態２＞
実施の形態２では、パワーモジュールに、ＩＧＢＴとＦＷＤとの並列回路からなるアームが複数備えられた構成を示す。図５にその構成例を示す。図５（ａ）はパワーモジュールの内部構造を示す平面図、図５（ｂ）はパワーモジュールの回路構成を示す回路図である。図５には、パワーモジュールの２アーム分（上アームと下アーム）の構成を示しているが、パワーモジュールが備えるアームの数は３以上でもよい。
【００２８】
図５（ａ）のように、実施の形態２のパワーモジュールは、リードフレーム３１，３２，３３と、リードフレーム３１に搭載され下アームを構成するＩＧＢＴ１０ａおよびＦＷＤ２０ａと、リードフレーム３３に搭載され上アームを構成するＩＧＢＴ１０ｂおよびＦＷＤ２０ｂとがモールド樹脂３０によって封止された構造を持つトランスファーモールド型のパワーモジュールである。
【００２９】
ＩＧＢＴ１０ａの上面には、エミッタ電極１１ａおよびゲート電極１２ａと、それらから絶縁された導電性パターン１３ａとが形成されており、ＩＧＢＴ１０ａの下面（リードフレーム３１と接する面）にはコレクタ電極（不図示）が形成されている。
【００３０】
ＦＷＤ２０ａの上面には、アノード電極２１ａとそれから絶縁された導電性パターン２２ａとが形成されており、ＦＷＤ２０ａの下面（リードフレーム３１と接する面）にはカソード電極（不図示）が形成されている。
【００３１】
ＩＧＢＴ１０ａのエミッタ電極１１ａは、主電流ワイヤ４１ａを通してＦＷＤ２０ａのアノード電極２１ａと接続されており、ＩＧＢＴ１０ａのコレクタ電極は、リードフレーム３１を通してＦＷＤ２０ａのカソード電極と接続されている。よって、ＩＧＢＴ１０ａおよびＦＷＤ２０ａは、それらが互いに並列に接続した並列回路を構成している。また、ＦＷＤ２０ａのアノード電極２１ａは、主電流ワイヤ４２ａを通してリードフレーム３２に接続されている。
【００３２】
ＩＧＢＴ１０ｂの上面には、エミッタ電極１１ｂおよびゲート電極１２ｂと、それらから絶縁された導電性パターン１３ｂとが形成されており、ＩＧＢＴ１０ｂの下面（リードフレーム３３と接する面）にはコレクタ電極（不図示）が形成されている。
【００３３】
ＦＷＤ２０ｂの上面には、アノード電極２１ｂとそれから絶縁された導電性パターン２２ｂとが形成されており、ＦＷＤ２０ｂの下面（リードフレーム３３と接する面）にはカソード電極（不図示）が形成されている。
【００３４】
ＩＧＢＴ１０ｂのエミッタ電極１１ｂは、主電流ワイヤ４１ｂを通してＦＷＤ２０ｂのアノード電極２１ｂと接続されており、ＩＧＢＴ１０ｂのコレクタ電極は、リードフレーム３１を通してＦＷＤ２０ｂのカソード電極と接続されている。よって、ＩＧＢＴ１０ｂおよびＦＷＤ２０ｂは、それらが互いに並列に接続した並列回路を構成している。また、ＦＷＤ２０ｂのアノード電極２１ｂは、主電流ワイヤ４２ｂを通してリードフレーム３１に接続されている。
【００３５】
本実施の形態のパワーモジュールには、下アーム用の駆動ＩＣ５０ａが生成する制御電圧をＩＧＢＴ１０ａのゲート電極１２ａに入力するための駆動電圧配線５１ａと、駆動ＩＣ５０ａに基準電位を供給するための基準電位配線５２ａと、上アーム用の駆動ＩＣ５０ｂが生成する制御電圧をＩＧＢＴ１０ｂのゲート電極１２ｂに入力するための駆動電圧配線５１ｂと、駆動ＩＣ５０ｂに基準電位を供給するための基準電位配線５２ｂとが設けられている。なお、駆動ＩＣ５０ａ，５０ｂは、パワーモジュールに内蔵されてもよいし、パワーモジュールに外付けされてもよい。
【００３６】
駆動電圧配線５１ａは、ＩＧＢＴ１０ａのゲート電極１２ａに接続され、駆動電圧配線５１ｂは、ＩＧＢＴ１０ｂのゲート電極１２ｂに接続される。基準電位配線５２ａは、ＩＧＢＴ１０ａのエミッタ配線の電圧降下をＩＧＢＴ１０ａのゲートに帰還させる負帰還量に応じてその接続先が変更される。同様に、基準電位配線５２ｂは、ＩＧＢＴ１０ｂのエミッタ配線の電圧降下をＩＧＢＴ１０ｂのゲートに帰還させる負帰還量に応じてその接続先が変更される。
【００３７】
実施の形態２のパワーモジュールでは、負帰還量の調整をアーム（ＩＧＢＴとＦＷＤとの並列回路）ごとに行うことができる。すなわち、複数のアームのそれぞれにおいて、基準電位配線は、
（ａ）ＩＧＢＴのエミッタ電極に直接接続
（ｂ）ＩＧＢＴ上の導電性パターン（第１の導電性パターン）を通してＦＷＤのアノード電極に接続
（ｃ）ＩＧＢＴ上の導電性パターン（第１の導電性パターン）およびＦＷＤ上の導電性パターン（第２の導電性パターン）を通して外部接続端子に接続
（ｄ）外部配線を通して外部接続端子に接続
のうちの何れかの方法で、ＩＧＢＴのエミッタ電極と電気的に接続されればよい。
【００３８】
図５の例では、下アームにおいて、駆動ＩＣ５０ａの基準電位配線５２ａを、外部配線７０ａを通してリードフレーム３２に接続させることで、主電流ワイヤ４１ａの配線インピーダンスＺ４１ａおよび主電流ワイヤ４２の配線インピーダンスＺ４２ａによる電圧降下を利用した負帰還効果を得ている。また、上アームにおいては、駆動ＩＣ５０ｂの基準電位配線５２ｂを、導電性パターン１３ｂ，２２ｂおよびワイヤ６１ｂ，６２ｂを通してリードフレーム３１に接続させることで、主電流ワイヤ４１ｂの配線インピーダンスＺ４１ｂおよび主電流ワイヤ４２ｂの配線インピーダンスＺ４２ｂによる電圧降下を利用した負帰還効果を得ている。
【００３９】
以上の実施の形態では、スイッチング素子をしてＩＧＢＴが用いられた例を示したが、スイッチング素子はこれに限られず、例えばＭＯＳＦＥＴでもよい。また、スイッチング素子およびＦＷＤの材料としては、シリコン（Ｓｉ）の他、例えばＳｉＣやＧａＮなどのワイドギャップ半導体が用いられてもよい。ワイドギャップ半導体によって構成されるスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高い。そのため、スイッチング素子およびＦＷＤをワイドギャップ半導体により構成することで、パワーモジュールのより一層の小型化に寄与できる。
【００４０】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００４１】
１０  ＩＧＢＴ、１１，１１ａ，１１ｂ  エミッタ電極、１２，１２ａ，１２ｂ  ゲート電極、１３，１３ａ，１３ｂ  導電性パターン、２０，２０ａ，２０ｂ  ＦＷＤ、２１，２１ａ，２１ｂ  アノード電極、２２，２２ａ，２２ｂ  導電性パターン、３０  モールド樹脂、３１，３２，３３  リードフレーム、４１，４２，４１ａ，４２ａ，４１ｂ，４２ｂ  主電流ワイヤ、５０，５０ａ，５０ｂ  駆動ＩＣ、５１，５１ａ，５１ｂ  駆動電圧配線、５２，５２ａ，５２ｂ  基準電位配線、６１，６２，６１ｂ，６２ｂ  ワイヤ、７０，７０ａ  外部配線。
【図１】
2020191349.tif 000003
【図２】
2020191349.tif 000004
【図３】
2020191349.tif 000005
【図４】
2020191349.tif 000006
【図５】
2020191349.tif 000007