【事件の表示】
　特許第６６８８３７４号発明「導電性フィルム，光電半導体装置及びその製造方法」の特許異議申立事件について，次のとおり決定する。
【結　論】
　特許第６６８８３７４号の請求項１ないし１４に係る特許を維持する。
【理　由】
理　由
第１　手続の経緯
　特許第６６８８３７４号の請求項１ないし１４に係る特許についての出願は，平成３０年１２月１１日（パリ条約による優先権主張２０１８年１月１６日，台湾）に出願され，令和２年４月７日にその特許権の設定登録がされ，令和２年４月２８日に特許掲載公報が発行された。その後，その特許に対し，令和２年１０月２７日に特許異議申立人　デクセリアルズ株式会社は，特許異議の申立てを行った。
第２　本件発明
　特許第６６８８３７４号の請求項１ないし１４の特許に係る発明（以下，それぞれ順に「本件発明１」〜「本件発明１４」という。）は，それぞれ，その特許請求の範囲の請求項１ないし１４に記載された事項により特定される次のとおりのものである。
「【請求項１】
　少なくとも一つのマイクロサイズ半導体素子，及び基材と前記基材上に設けられたマトリクス回路とを有するマトリクス基板に合せて応用される硬化性材料の導電性フィルムであって，
　前記導電性フィルムは，前記マトリクス回路上に設けられるとともに，複数の導電性粒子と絶縁材料を有しており，前記複数の導電性粒子が前記絶縁材料中に混合されている第１の膜層と，絶縁層であるとともに前記第１の膜層上に設けられ，前記第１の膜層より粘着性が大きく且つ硬度が小さい第２の膜層と，を備えており，
　前記マイクロサイズ半導体素子の少なくとも一部は前記導電性フィルム内に位置するとともに，少なくとも一つの電極を有しており，前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続され，前記マイクロサイズ半導体素子を前記導電性フィルムの前記第２の膜層に挿入するとともに，前記第２の膜層により捕捉粘着される，ことを特徴とする導電性フィルム。
【請求項２】
　硬化前の室温時，前記第２の膜層の流動性は前記第１の膜層よりも大きい，ことを特徴とする請求項１に記載の導電性フィルム。
【請求項３】
　前記第１の膜層の厚さは２．５μｍと３．５μｍとの間であり，前記第２の膜層の厚さは２μｍと４μｍとの間であり，且つ前記導電性フィルムの合計厚さは６．５μｍを超えない，ことを特徴とする請求項１に記載の導電性フィルム。
【請求項４】
　前記第２の膜層は，２５℃ないし５０℃の間でガラスに対する粘着力が１１００ｇ／ｃｍ２よりも大きい，ことを特徴とする請求項１に記載に記載の導電性フィルム。
【請求項５】
　前記第１の膜層及び前記第２の膜層は，６０℃で４分間経過しても硬化しない，ことを特徴とする請求項１に記載の導電性フィルム。
【請求項６】
　基材と，前記基材上に設けられたマトリクス回路とを有するマトリクス基板と，硬化した硬化性材料の導電性フィルムと，少なくとも一つのマイクロサイズ半導体素子と，を備える光電半導体装置であって，
　前記導電性フィルムは，前記マトリクス回路上に設けられるとともに，複数の導電性粒子と絶縁材料を有しており，前記複数の導電性粒子が前記絶縁材料中に混合されている第１の膜層と，絶縁層であるとともに前記第１の膜層上に設けられ，前記第１の膜層より粘着性が大きく且つ硬度が小さい第２の膜層と，を備えており，
　前記マイクロサイズ半導体素子は，その少なくとも一部が前記導電性フィルム内に位置するとともに少なくとも一つの電極を有しており，前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続され，前記マイクロサイズ半導体素子を前記導電性フィルムの前記第２の膜層に挿入するとともに，前記第２の膜層により捕捉粘着される，ことを特徴とする光電半導体装置。
【請求項７】
　硬化前の室温時，前記第２の膜層の流動性は前記第１の膜層よりも大きい，ことを特徴とする請求項６に記載の光電半導体装置。
【請求項８】
　前記第１の膜層の厚さは２．５μｍと３．５μｍとの間であり，前記第２の膜層の厚さは２μｍと４μｍとの間であり，且つ前記導電性フィルムの合計厚さは６．５μｍを超えない，ことを特徴とする請求項６に記載の光電半導体装置。
【請求項９】
　前記第２の膜層は，２５℃ないし５０℃の間でガラスに対する粘着力が１１００ｇ／ｃｍ２よりも大きい，ことを特徴とする請求項６に記載に記載の光電半導体装置。
【請求項１０】
　前記第１の膜層及び前記第２の膜層は，６０℃で４分間経過しても硬化しない，ことを特徴とする請求項６に記載の光電半導体装置。
【請求項１１】
　前記マイクロサイズ半導体素子の辺長は１５０μｍ以下である，ことを特徴とする請求項６に記載の光電半導体装置。
【請求項１２】
　基材と，前記基材上に設けられているマトリクス回路とを有しているマトリクス基板を準備するステップと，
　複数の導電性粒子と絶縁材料を有しており，前記複数の導電性粒子は前記絶縁材料中に混合されている第１の膜層と，絶縁層であるとともに前記第１の膜層上に設けられ，前記第１の膜層より粘着性が大きく且つ硬度が小さい第２の膜層と，を備える硬化性材料の導電性フィルムを前記マトリクス回路上に貼り合わせて前記マトリクス回路上に前記第１の膜層を設けるステップと，
　少なくとも一つの電極が前記第２の膜層に向いている少なくとも一つのマイクロサイズ半導体素子を前記第２の膜層上に設けるステップと，
　第１の温度で，前記マイクロサイズ半導体素子を前記第２の膜層から前記第１の膜層の前記複数の導電性粒子に向けて第１の圧力で押圧した状態を第１の時間続けるステップと，
　温度を第２の温度にまで上昇させると同時に除圧しない状況で圧力を第２の圧力にまで昇圧させた状態を第２の時間続けるステップと，
　前記第１の膜層及び前記第２の膜層を硬化させて，ひいては前記マイクロサイズ半導体素子の前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続され，前記マイクロサイズ半導体素子を前記導電性フィルムの前記第２の膜層に挿入するとともに，前記第２の膜層により捕捉粘着されるステップと，を含む，ことを特徴とする光電半導体装置の製造方法。
【請求項１３】
　前記第１の温度の範囲は５０℃と８０℃との間であり，前記第１の圧力は１ＭＰａと１０ＭＰａとの間であり，前記第１の時間は５秒と４０秒との間である，ことを特徴とする請求項１２に記載の製造方法。
【請求項１４】
　前記第２の温度の範囲は１４０℃と２００℃との間であり，前記第２の圧力は５０ＭＰａと１００ＭＰａとの間であり，前記第２の時間は５秒と６０秒との間である，ことを特徴とする請求項１２に記載の製造方法。」
第３　申立理由の概要
（１）申立理由１
　特許異議申立人　デクセリアルズ株式会社は，主たる証拠として特開２０１１−０７６８０８号公報（以下「文献１」という。），並びに従たる証拠として特表２０１７−５３７４７５号公報（以下「文献２」という。），特表２０１７−５３９０９７号公報（以下「文献３」という。），特開２０１７−１５７７２４号公報（以下「文献４」という。），米国特許出願公開第２０１７／００６２４００号明細書及び抄訳文（以下「文献５」という。），米国特許出願公開第２０１７／００２５３９９号明細書及び抄訳文（以下「文献６」という。），国際公開第２０１６／１４３７８９号（以下「文献７」という。），特開平８−２４９９３０号公報（以下「文献８」という。），特開２０１７−１５２３５４号公報（以下「文献９」という。），国際公開第２００３−００１５８６号（以下「文献１０」という。），特開２００３−２０４１４２号公報（以下「文献１１」という。），及び特開２００８−２１０９０８号公報（以下「文献１２」という。）を提出し，請求項１〜１４に係る特許は特許法第２９条第２項の規定に違反してされたものであるから，請求項１〜１４に係る特許を取り消すべきものである旨主張する。
（２）申立理由２
　また，特許異議申立人　デクセリアルズ株式会社は，本件特許の請求項１〜１４に係る発明は，特許法第３６条第６項第２号の規定に違反してされたものであるから，請求項１〜１４に係る特許を取り消すべきものである旨主張する。
（３）申立理由３
　また，特許異議申立人　デクセリアルズ株式会社は，本件特許の請求項１〜１４に係る発明は，特許法第３６条第４項第１号の規定に違反してされたものであるから，請求項１〜１４に係る特許を取り消すべきものである旨主張する。
第４　文献の記載
１　文献１の記載と引用発明
（１）文献１には，以下の事項が記載されている。（下線は，当審で付加した。以下同じ。）
「【請求項１】
　
２００ｋＰａ以上のタック力を有する第１の樹脂層と，
導電性粒子を含有する第２の樹脂層と
が積層された異方性導電フィルム
「【請求項３】
　上記
第１の樹脂層及び上記第２の樹脂層が，膜形成樹脂と，液状エポキシ樹脂と，潜在性硬化剤とを含有する
「【請求項６】
　表面実装機によって上記第１の樹脂層上に電子部品が複数仮搭載され，熱圧着により上記電子部品と他の電子部品とを同時実装するのに用いられる請求項１乃至請求項５のいずれか１項記載の異方性導電フィルム。」
「【０００７】
　しかしながら、図７に示す液晶装置において、
ＳＭＤ２０１
及びＩＣ２０３などの電子部品は大きさが異なるため、これらを搭載する際には、それぞれＳＭＤ用ＡＣＦ２０７
及びＣＯＧ用ＡＣＦ２０６が必要である
【０００８】
　また，
ＳＭＤ，ＦＰＣ及びＩＣを同一のＡＣＦを用いて同時実装することも考えられるが，ＳＭＤ，ＦＰＣ，及びＩＣで必要とするＡＣＦ特性がそれぞれ異なるため，これらの電子部品を高精度に一括実装させることは困難である。例えば，コンデンサのような小型ＳＭＤをＣＯＧ用ＡＣＦ（タック力：５〜８０ｋＰａ）上に仮搭載すると，図８に示すようにＳＭＤの位置ずれが発生しまう。
【０００９】
　本発明は，このような従来の実情に鑑みて提案されたものであり，
大きさの異なる電子部品を高精度に同時実装させる異方性導電フィルム及びその製造方法を提供する。
「【００１５】
　＜異方性導電フィルム＞
　図１は，本発明の一実施の形態に係る異方性導電フィルムを示す断面図である。
この異方性導電フィルム１０は，２００ｋＰａ以上のタック力を有する第１の樹脂層１１と，導電性粒子を含有する第２の樹脂層１２とが積層されている。この異方性導電フィルム１０を用いて電子部品をガラス基板に実装させる場合，電子部品側が第１の樹脂層１１，ガラス基板側が第２の樹脂層１２となるように固着される。
【００１６】
　
本実施の形態に係る異方性導電フィルムの第１の樹脂層１１のタック力が２００ｋＰａ以上であることにより，例えばコンデンサなどの小型ＳＭＤを高速仮搭載する際の位置ずれ防止し，小型ＳＭＤを高精度に実装させることができる。
【００１７】
　第１の樹脂層１１は，導電性粒子を含有しない絶縁層であり，第２の樹脂層１２は，導電粒子を含有する導電層であり，本実施の形態に係る異方性導電フィルムは，第１の樹脂層１１と第２の樹脂層が積層された２層構造を有することが好ましい。これにより，例えば
ＩＣ（Integrated Circuit）をガラス基板に実装する（ＣＯＧ：Chip on Glass）場合，第１の樹脂層１１は，ＩＣのバンプの押圧力により流動し，ガラス基板上の電極と導電性粒子との接触を妨げない状態となる。一方，第２の樹脂層１２は，導電性粒子が高密度に含まれているため，ＩＣのバンプの押圧力による流動が制限され，導電性粒子が高い捕捉率で捕捉される。
粒子捕捉効率の観点から，第２の樹脂層１２の最低溶融粘度は，第１の樹脂層１１の最低溶融粘度よりも高いことが好ましい。
「【００２５】
　また，その他の添加組成物として，無機フィラーを含有することが好ましい。
無機フィラーを含有することにより，圧着時に第１の樹脂層１１と第２の樹脂層１２との流動性に差が生じ，粒子捕捉率を向上させることができる。
「【００２８】
　また，
リールを巻き戻して異方性導電フィルム１０を使用する場合，第１の樹脂層１１のタック力が第２の樹脂層１２のタック力よりも大きくすることにより，第２の樹脂層１２が先に剥離基材１３から剥離され，ブロッキングを防止することができる。
「【００３５】
　図３は，本実施の形態に係る異方性導電フィルムを用いた電子部品の実装方法を説明するための図である。この図３に示す液晶装置において，
ＳＭＤ３１，ＦＰＣ３２及びＩＣ３３は，異方性導電フィルム１０によってそれぞれガラス基板の電極に接続されている
「【実施例】
【００３８】
　以下，本発明の実施例について説明する。先ず，表１に示す配合割合となるように，フェノキシ樹脂と，液状エポキシ樹脂と，潜在性硬化剤と，シランカップリング剤と，シリカ粒子と，導電性粒子とをトルエンに溶解させ，この溶解液を所定の乾燥厚となるように剥離フィルム上に塗工し，オーブンで乾燥させて樹脂Ａ〜Ｇを作製した。
【００３９】
　表１中，
「ＰＫＨＨ」は，フェノキシアソシエイツ社製のフェノキシ樹脂である。
「ＥＰ８２８」は，ジャパンエポキシレンジ株式会社製のビスフェノールＡ型液状エポキシ樹脂である。
「ＲＹ２００」は，日本アエロジル株式会社製の疎水性シリカ粒子である。
「Ｎｉ／Ａｕメッキアクリル樹脂粒子」は，積水化学工業株式会社製の導電性粒子である。
【００４０】
【表１】
【００４１】
　次に，表１に示す樹脂Ａ〜Ｇを用いて異方性導電フィルムのサンプル１〜７を作製した。」
「【００４４】
　
［サンプル３］
　膜厚１５μｍの樹脂Ａからなる第１の樹脂膜と，膜厚１０μｍの樹脂Ｇからなる第２の樹脂膜とを貼り付け，２層構造の異方性導電フィルムを作製した。
「【００５０】
　［タック力］
　タック試験機（（株）レスカ製TACII）を用い，２２℃の雰囲気下において，プローブ直径５ｍｍ（ステンレス製鏡面，円柱状），押し付け荷重１９６ｋｇｆ，押し付け速度３０ｍｍ／ｍｉｎ，剥離速度５ｍｍ／ｍｉｎの測定条件で行い，ピーク強度を各サンプルのタック力（ｋＰａ）とした。ここで，各サンプルのタック力は，電子部品搭載側のフィルムのタック力を表す。
【００５１】
　
［仮搭載性］
　表面実装機（ヤマハ発動機（株）社製ＹＶ１００II）を用いて，０．７ｍｍ厚のガラス基板（コーニング（株）製１７３７Ｆ）上の各サンプルに１０個のＳＭＤ（（株）村田製作所製１００５コンデンサ，外形寸法：Ｌ１．０ｍｍ×Ｗ０．５ｍｍ×Ｈ０．４ｍｍ）を０．３ｍｍの素子間ギャップで仮搭載した。
「【表２】
」
（２）上記記載から，文献１には，次の技術的事項が記載されているものと認められる。
ア　文献１に記載された発明は，２００ｋＰａ以上のタック力を有する第１の樹脂層と，導電性粒子を含有する第２の樹脂層とが積層された異方性導電フィルムであること。（【請求項１】）
イ　文献１に記載された発明の第１の樹脂層及び上記第２の樹脂層が，膜形成樹脂と，液状エポキシ樹脂と，潜在性硬化剤とを含有すること。（【請求項３】）
ウ　ＳＭＤ，ＩＣなどの電子部品を搭載する際には，それぞれの電子部品の大きさに適したＳＭＤ用ＡＣＦ，ＣＯＧ用ＡＣＦを使用することが必要であること，そして，文献１に記載された発明は，ＳＭＤ，ＦＰＣ及びＩＣを同一のＡＣＦを用いて同時実装しようとすると，ＳＭＤ，ＦＰＣ，及びＩＣで必要とするＡＣＦ特性がそれぞれ異なるため，これらの電子部品を高精度に一括実装させることは困難であり，例えば，コンデンサのような小型ＳＭＤをＣＯＧ用ＡＣＦ（タック力：５〜８０ｋＰａ）上に仮搭載すると，ＳＭＤの位置ずれが発生しまうことを課題とするものであること。（段落【０００７】，【０００８】）
エ　文献１に記載された発明は，大きさの異なる電子部品を高精度に同時実装させる異方性導電フィルム及びその製造方法を提供することを目的とするものであること。（段落【０００９】）
オ　文献１に記載された異方性導電フィルム１０は，２００ｋＰａ以上のタック力を有する第１の樹脂層１１と，導電性粒子を含有する第２の樹脂層１２とが積層されており，この異方性導電フィルム１０を用いて電子部品をガラス基板に実装させる場合，電子部品側が第１の樹脂層１１，ガラス基板側が第２の樹脂層１２となるように固着されること。（段落【００１５】）
カ　文献１に記載された異方性導電フィルムの第１の樹脂層１１のタック力が２００ｋＰａ以上であることにより，例えばコンデンサなどの小型ＳＭＤを高速仮搭載する際の位置ずれ防止し，小型ＳＭＤを高精度に実装させることができること。（段落【００１６】）
キ　ＩＣをガラス基板に実装する場合，第１の樹脂層１１は，ＩＣのバンプの押圧力により流動し，ガラス基板上の電極と導電性粒子との接触を妨げない状態となるが，第２の樹脂層１２は，導電性粒子が高密度に含まれているため，ＩＣのバンプの押圧力による流動が制限され，導電性粒子が高い捕捉率で捕捉されること。（段落【００１７】）
ク　粒子捕捉効率の観点から，第２の樹脂層１２の最低溶融粘度は，第１の樹脂層１１の最低溶融粘度よりも高いことが好ましいこと。（段落【００１７】）
ケ　無機フィラーを含有することにより，圧着時に第１の樹脂層１１と第２の樹脂層１２との流動性に差が生じ，粒子捕捉率を向上させることができること。（段落【００２５】）
コ　リールを巻き戻して異方性導電フィルム１０を使用する場合，第１の樹脂層１１のタック力が第２の樹脂層１２のタック力よりも大きくすることにより，第２の樹脂層１２が先に剥離基材１３から剥離され，ブロッキングを防止することができること。（段落【００２８】）
サ　ＳＭＤ３１，ＦＰＣ３２及びＩＣ３３は，異方性導電フィルム１０によってそれぞれガラス基板の電極に接続されていること。（段落【００３５】）
シ　異方性導電フィルムの実施例として，膜厚１５μｍの第１の樹脂膜と，膜厚１０μｍのシリカ及び導電性粒子を含む樹脂からなる第２の樹脂膜が，サンプル３として例示されている。（段落【００３８】，【００３９】，【００４０】，【００４４】）
ス　仮搭載性の試験として，表面実装機（ヤマハ発動機（株）社製ＹＶ１００II）を用いて，０．７ｍｍ厚のガラス基板（コーニング（株）製１７３７Ｆ）上の各サンプルに１０個のＳＭＤ（（株）村田製作所製１００５コンデンサ，外形寸法：Ｌ１．０ｍｍ×Ｗ０．５ｍｍ×Ｈ０．４ｍｍ）を０．３ｍｍの素子間ギャップで仮搭載した。（段落【００５１】）
（３）引用発明 
　そうすると，文献１には，以下の発明（以下「引用発明」という。）が記載されていると認められる。
「２００ｋＰａ以上のタック力を有する第１の樹脂層１１と，導電性粒子を含有する第２の樹脂層１２とが積層された異方性導電フィルム１０であって，
第１の樹脂層１１及び上記第２の樹脂層１２が，膜形成樹脂と，液状エポキシ樹脂と，潜在性硬化剤とを含有し，
ＳＭＤ，ＦＰＣ及びＩＣ等の大きさの異なる電子部品を高精度に同時実装させるものであり，
電子部品をガラス基板に実装させる場合，電子部品側が第１の樹脂層１１，ガラス基板側が第２の樹脂層１２となるように固着され，
ＩＣをガラス基板に実装する場合，第１の樹脂層１１は，ＩＣのバンプの押圧力により流動し，ガラス基板上の電極と導電性粒子との接触を妨げない状態となるが，第２の樹脂層１２は，導電性粒子が高密度に含まれているため，ＩＣのバンプの押圧力による流動が制限され，導電性粒子が高い捕捉率で捕捉され，
粒子捕捉効率の観点から，第２の樹脂層１２の最低溶融粘度は，第１の樹脂層１１の最低溶融粘度よりも高いことが好ましく，
無機フィラーを含有することにより，圧着時に第１の樹脂層１１と第２の樹脂層１２との流動性に差が生じ，粒子捕捉率を向上させることができ，
リールを巻き戻して異方性導電フィルム１０を使用する場合，第１の樹脂層１１のタック力が第２の樹脂層１２のタック力よりも大きくすることにより，第２の樹脂層１２が先に剥離基材１３から剥離され，ブロッキングを防止することができ，
ＳＭＤ３１，ＦＰＣ３２及びＩＣ３３は，異方性導電フィルム１０によってそれぞれガラス基板の電極に接続されているおり，
一例として，第１の樹脂膜１１は膜厚１５μｍであり，シリカ及び導電性粒子を含む第２の樹脂膜１２は膜厚１０μｍであり，
仮搭載性の試験の際，１０個のＳＭＤ（（株）村田製作所製１００５コンデンサ，外形寸法：Ｌ１．０ｍｍ×Ｗ０．５ｍｍ×Ｈ０．４ｍｍ）を０．３ｍｍの素子間ギャップで仮搭載した，
異方性導電フィルム１０」
２　文献２〜１２の記載
（１）文献２の記載
「【請求項１】
　マイクロ発光ダイオードの搬送に用いられる方法であって，
　レーザーの透明なレーザー透過性のオリジナル基板にマイクロ発光ダイオードを形成することと，
　
受け基板に異方性導電層を設置することと，
　
マイクロ発光ダイオードを受け基板における異方性導電層と接触させることと，
　オリジナル基板側からレーザーでオリジナル基板を照射することにより，オリジナル基板からマイクロ発光ダイオードを剥離することと，
　
異方性導電層に対する処理を行うことにより，マイクロ発光ダイオードを受け基板における接続パッドに電気的に接続させることと，
　
を含むことを特徴とする方法。
「【０００９】
　好ましくは，異方性導電層に対する処理を行うステップは，補助基板を用いて，マイクロ発光ダイオード側から異方性導電層に圧力を印加することをさらに含む。
【００１０】
　好ましくは，異方性導電層に対する処理を行う温度は１５０℃〜２００℃であり，印加される圧力は１ＭＰａ〜４ＭＰａであり，圧力を印加する時間は１０秒〜３０秒である。」
「【００４３】
　ステップＳ１２００において，マイクロ発光ダイオードを受け基板に予め設置された接続パッドと接触させる。
【００４４】
　
例えば，前記受け基板はディスプレイパネルである
（２）文献３の記載
「【請求項１】
　レーザー透過性のオリジナル基板に，Ｐ電極とＮ電極が同一側に位置する横方向マイクロ発光ダイオードであるマイクロ発光ダイオードを形成することと，
　
横方向マイクロ発光ダイオードのＰ電極とＮ電極を受け基板に予め設置された接続パッドに接触させることと，
　オリジナル基板側からレーザーでオリジナル基板を照射することにより，オリジナル基板から横方向マイクロ発光ダイオードを剥離することと，
を含むことを特徴とするマイクロ発光ダイオードの搬送方法。
【請求項２】
　
受け基板に異方性導電層を設置することと，
　
異方性導電層に対する処理を行うことにより，横方向マイクロ発光ダイオードのＰ電極とＮ電極を受け基板における接続パッドに電気的に接続させることと，
　をさらに含み，
　
異方性導電層を介して，横方向マイクロ発光ダイオードのＰ電極とＮ電極を受け基板に予め設置された接続パッドと接触させる，
　ことを特徴とする請求項１に記載の搬送方法。
「【００８１】
　該別の実施例において，本発明は，マイクロ発光ダイオード装置を製造する方法を更に含む。該製造方法は，本発明によるマイクロ発光ダイオードの搬送に用いられる方法を使用してマイクロ発光ダイオードを受け基板に搬送することを含む。
前記受け基板は，例えば，ディスプレイパネル又は表示基板である
（３）文献４の記載
「【請求項９】
　第１面に第１導電型電極又は第２導電型電極の少なくとも一方の電極を有する複数の発光素子が１画素を構成するサブピクセル単位で配置されたウエハと，前記複数の発光素子の第１面の電極に対応する電極を有する基板とを，異方性導電接着剤を介して圧着し，前記複数の発光素子の第１面の電極と前記基板の電極とを異方性導電接続させる接続工程と，
　前記サブピクセル単位で発光素子からの光の波長を変換させる波長変換部材を配置する部材配置工程と
　を有する表示装置の製造方法。」
「【背景技術】
【０００２】
　
微小な発光素子を基板上に配列してなるマイクロＬＥＤ（Light Emitting Diode）ディスプレイが提案されている
「【００３０】
　基板３０は，基材３１上に第１導電型用回路パターン３２と，第２導電型用回路パターン３３とを備え，発光素子２１の第１導電型電極２１１ａ及び第２導電型電極２１３ａに対応する位置にそれぞれ電極を有する。また，
基板３０は，例えばマトリクス配線のデータ線，アドレス線などの回路パターンを形成し，各サブピクセルに対応する発光素子をオンオフ可能とする
「【００４０】
　次に，
基板３０上に異方性導電接着剤を塗布又は貼付し，発光素子２１，２２，２３の第１導電型電極と第２導電型電極とを異方性導電接着剤側にしてアライメント搭載し，ウエハ２０上から押圧する
「【図２】
」
（４）文献５の記載
「[0061] The current disclosure provides a method for making high resolution (HD) and ultra-high resolution (UHD) micro-LED displays, e.g., those for smart phone uses. Micro-LED display is a direct emissive type display. According to micro-LED technology, LED is not merely used for backlight purpose but RGB lights are emitted directly from the micro-LED pixel, without any color filter. Micro LED display usually has a less than 100 μm-size pixel.」（日本語訳は当合議体で作成した。以下同じ。：【００６１】本開示は，例えばスマートフォン用のものなど，高解像度（ＨＤ）および超高解像度（ＵＨＤ）マイクロＬＥＤディスプレイを製造するための方法を提供する。マイクロＬＥＤディスプレイは，直接発光タイプのディスプレイである。マイクロＬＥＤ技術によれば，ＬＥＤはバックライトの目的で使用されるだけでなく，ＲＧＢライトはカラーフィルタなしでマイクロＬＥＤピクセルから直接放射される。マイクロＬＥＤディスプレイは，通常１００μｍ未満のサイズのピクセルを有する。）
「[0068] Referring to FIG. 3, N-electrode 11 and P-electrode 13 are disposed on the opposite surface of the plurality of LED elements 10. Hereinafter, N-electrode 11 and P-electrode 13 are also generally referred to as electrodes or metal contacts. Although FIG. 2 illustrates that P-electrode 13 is in contact with first adhesive layer 110, the configuration of N-electrode 11 and P-electrode 13 are not limited thereto. For instance, N-electrode 11 can be in contact with first adhesive layer 110 and P-electrode 13 can be disposed opposite surface of N-electrode 11. In another embodiment of the present disclosure, N-electrode 11 and P-electrode 13 can be disposed on the same surface as well.」（【００６８】図３に示されるように，Ｎ電極１１およびＰ電極１３は，複数のＬＥＤ要素１０の反対側の表面に配置される。以下，Ｎ電極１１およびＰ電極１３は，一般に，電極または金属接点とも呼ぶ。図２は，Ｐ電極１３が第１の接着剤層１１０と接触しており，Ｎ電極１１およびＰ電極１３の構成がそれに限定されるものではない。例えば，Ｎ電極１１は，第１の接着剤層１１０と接触することができ，Ｐ電極１３は，Ｎ電極１１の反対側の表面に配置することができる。本開示の別の実施形態では，Ｎ電極１１およびＰ電極１３は，同じ表面に配置することもできる。）
「[0086] In the embodiment of FIG. 15, 
RGB LED pixels 1015, 1025, and 1035 are placed between the third substrate 1400 (e.g., a driver wafer) and the second substrate. A second adhesive layer 1210 is interposed between ACF layer 1410 and second substrate 1200. CF layer 1410 is an anisotropic adhesive file or paste, which contains nano-sized conductive particles
ＲＧＢ　ＬＥＤピクセル１０１５，１０２５，および１０３５は，第３の基板１４００（例えば，ドライバウェーハ）と第２の基板との間に配置される。第２の接着剤層１２１０は，ＡＣＦ層１４１０と第２の基板１２００との間に挿入される。ＡＣＦ層１４１０は，ナノサイズの導電性粒子を含む異方性接着剤フィルムまたはペーストである
「16. A method for manufacturing a micro-light emitted diode (LED) display, the method comprising:
providing a first substrate having a plurality of red LED elements;
providing a second substrate having a plurality of green LED elements;
providing a third substrate having a plurality of blue LED elements;
transferring, using a magnetic holder or a vacuum holder, at least two of the plurality of red LED elements from the first substrate to a fourth substrate;
transferring, using the magnetic holder or the vacuum holder, at least two of the plurality of green LED elements from the second substrate to a fourth substrate;
transferring, using the magnetic holder or the vacuum holder, at least two of the plurality of blue LED elements from the third substrate to a fourth substrate;
forming a plurality of patterns, each of the plurality of patterns having a red LED element, a green LED element, and a blue LED element in a row;
dividing the red LED element, the blue LED element, and the green LED element into a red LED pixel, a green LED pixel, and a blue LED pixel, respectively so as to form an array of RGB LED units on the fourth substrate;
interposing the array of RGB LED units between the fourth substrate and an LED driver wafer;
detaching the fourth substrate from the array of RGB LED units; and
interposing the array of RGB LED units between the LED driver wafer and a cover.」（【請求項１６】
複数の赤色ＬＥＤ要素を有する第１の基板を提供し，
複数の緑色ＬＥＤ要素を有する第２の基板を提供し，
複数の青色ＬＥＤ要素を有する第３の基板を提供し，
磁気ホルダーまたは真空ホルダーを使用して，上記複数の赤色ＬＥＤ要素のうちの少なくとも２つを上記第１の基板から第４の基板に移し，
磁気ホルダーまたは真空ホルダーを使用して，上記複数の緑色ＬＥＤ要素のうちの少なくとも２つを上記第２の基板から第４の基板に移し，
磁気ホルダーまたは真空ホルダーを使用して，上記複数の青色ＬＥＤ要素のうちの少なくとも２つを上記第３の基板から第４の基板に移し，
複数のパターンを形成し，複数のパターンのそれぞれは，赤色ＬＥＤ要素，緑色ＬＥＤ要素，および青色ＬＥＤ要素を一列に有し，
上記赤色ＬＥＤ要素，上記青色ＬＥＤ要素，および上記緑色ＬＥＤ要素を，それぞれ赤色ＬＥＤピクセル，緑色ＬＥＤピクセル，および青色ＬＥＤピクセルに分割して，上記第４の基板上にＲＧＢＬＥＤユニットのアレイを形成し，
上記第４の基板とＬＥＤドライバウェーハとの間にＲＧＢＬＥＤユニットのアレイを挿入し，
ＲＧＢＬＥＤユニットのアレイから上記第４の基板を取り外し，
上記ＬＥＤドライバウェーハとカバーとの間に上記ＲＧＢＬＥＤユニットのアレイを挿入する，マイクロ発光ダイオード（ＬＥＤ）ディスプレイの製造方法。）
「18. 
The method of claim 16, wherein the interposing step comprising forming an anisotropic conductive film (ACF) layer between the LED driver wafer and the fourth substrate
上記ＬＥＤドライバウェーハと上記第４の基板との間に異方性導電フィルム（ＡＣＦ）層を形成することを含む，請求項１６に記載の方法。
「FIG.15
」
（５）文献６の記載
「[0108] Although the light emitting structure 123 uses a flip-chip type light emitting diode in this exemplary embodiment, it should be understood that a vertical type light emitting diode or a lateral type light emitting diode may also be used.」（上述した発光構造体１２３としてはフリップチップ型発光ダイオードが用いられた場合を説明したが，必要時応じて，垂直型発光ダイオードや水平型発光ダイオードが用いられてもよい。）
「[0111] With the growth substrate 21 turned upside down, the light emitting structures 123 grown on the growth substrate 21 are coupled to an upper surface of the stretchable sheet, as shown in FIG. 8B. In addition, after the plurality of light emitting structures 123 is coupled to the stretchable sheet (SS), the growth substrate 21 is removed from the light emitting structures by LLO and the like, as shown in FIG. 8C.」（このように成長基板２１に成長された発光構造体２３を，図８（ｂ）に示したように，伸縮シートＳＳの上部に裏返された状態で結合させる。そして，図８（ｃ）に示したように，多数の発光構造体２３が伸縮シート（ＳＳ）に結合されると，成長基板２１をＬＬＯなどの工程を用いて除去する。）
「13. A method of manufacturing a display apparatus, comprising:
forming a light emitting diode part such that a plurality of light emitting diodes are regularly arranged therein; and
coupling the light emitting diode part to a TFT panel unit,
wherein forming the light emitting diode part comprises forming the light emitting diodes on a substrate to be regularly arranged thereon;
transferring the light emitting diodes to a stretchable substrate;
two-dimensionally enlarging the stretchable substrate to enlarge a separation distance between the light emitting diodes; and
coupling at least one of the light emitting diodes to a support substrate, with the separation distance between the light emitting diodes enlarged by the stretchable substrate.」（複数の発光ダイオードが規則的に配列されるように発光ダイオード部を製造する段階，および，
前記製造された発光ダイオード部をＴＦＴパネル部と結合する段階を含み，
前記発光ダイオード部を製造する段階は，
基板上に複数の発光ダイオードが規則的に配列されるように形成する段階，
前記複数の発光ダイオードを伸縮性のある伸縮基板に転写する段階，
前記複数の発光ダイオードの間の離隔距離が拡大されるように前記伸縮基板を平面的に拡大する段階，および，
前記伸縮基板によって離隔距離が拡大された複数の発光ダイオードのうち一つ以上を支持基板に結合する段階を含むディスプレイ装置の製造方法。）
15. 
The method of manufacturing a display apparatus according to claim 13, wherein coupling the light emitting diode part to the TFT panel unit is performed using an anisotropic conductive film
前記発光ダイオード部をＴＦＴパネル部と結合する段階は，異方性導電フィルムを用いて結合する，請求項１３に記載のディスプレイ装置の製造方法
「FIG.1
」
（６）文献７の記載
「[0016] 図１は，本発明の実施形態に係る接続構造体が適用された電子機器を示す平面図である。図１に示すように，接続構造体１は，例えばタッチパネル等の電子機器２に適用されている。電子機器２は，例えば液晶パネル３と回路部品４とから構成されている。」
「[0026] 接続前の導電粒子７の平均粒径は，分散性及び導電性の観点から，１〜１８μｍであることが好ましく，２〜４μｍであることがより好ましい。この範囲内において，平均粒径が突起電極４２の高さより大きい導電粒子を用いることが好ましいが，平均粒径が突起電極４２の高さの例えば８０〜１００％である導電粒子を用いることも可能である。導電粒子７の平均粒径は，任意の導電粒子３００個について，走査型電子顕微鏡（ＳＥＭ）を用いた観察により粒径の測定を行い，それらの平均値を取ることにより得られる。導電粒子７が突起を有する等の球形ではない場合，導電粒子７の粒径は，ＳＥＭの画像における導電粒子に外接する円の直径とすればよい。」
「[0028] 異方導電性フィルム９の厚さは，例えば５μｍ〜３０μｍであってよい。導電粒子７は，異方導電性フィルム９の一面９ａ側からの距離が，導電粒子７の平均粒径の好ましくは１５０％以下である範囲，より好ましくは１３０％以下である範囲，更に好ましくは１１０％以下である範囲にのみ位置している。
[0029]異方導電性フィルム９において，導電粒子７を異方導電性フィルム９の一面９ａ側に偏在させる方法は，特に限定されない。例えば，導電粒子７が異方導電性フィルム９の一面９ａ側に偏在した異方導電性フィルムは，導電粒子７を含有しない絶縁性接着剤層の一面側に，導電粒子７を含有する導電性接着剤層を積層することにより形成される。この場合，導電性接着剤層の厚さは，例えば導電粒子７の平均粒径の０．６倍以上１．０倍未満であることが好ましい。」
「[0031] 仮固定工程では，続いて，図４（ｂ）に示すように，加熱すると共に回路部品４と基板５との対向方向（図４（ｂ）の矢印方向）に加圧することにより，回路部品４の突起電極４２を異方導電性フィルム９に押し込んでいく。このときの加熱温度及び圧力は，異方導電性フィルム９の接着剤成分を流動させる一方で，導電粒子７を突起電極４２と基板５との間から流出させずに保持できるような加熱温度及び圧力であることが好ましく，それぞれ後続の本固定工程における加熱温度及び圧力以下である。具体的には，加熱温度は例えば４０℃〜１００℃であり，圧力は例えば回路部品４の突起電極４２の総電極面積あたり２ＭＰａ〜１０ＭＰａである。」
「[0033] 本実施形態に係る接続構造体の製造方法では，仮固定工程に続いて本固定工程が行われる。図６は，本固定工程を示す模式断面図である。図６に示すように，本固定工程では，回路部品４，基板５及び異方導電性フィルム９を加熱すると共に回路部品４と基板５との対向方向（図６の矢印方向）に加圧することにより，回路部品４の突起電極４２を異方導電性フィルム９に更に押し込んでいく。このときの加熱温度及び圧力は，それぞれ上述の仮固定工程における加熱温度及び圧力以上である。具体的には，加熱温度は例えば１００℃〜２００℃であり，圧力は例えば回路部品４の突起電極４２の総面極当たり２０ＭＰａ〜１００ＭＰａである。」
「[0044] 次に，絶縁性接着剤層用の接着剤ペーストの形成にあたって，エポキシ化合物としてビスフェノールＦ型エポキシ樹脂（三菱化学株式会社製：ｊＥＲ８０７）を固形分で４５質量部，硬化剤として４−ヒドロキシフェニルメチルベンジルスルホニウムヘキサフルオロアンチモネートを固形分で５質量部，及びフィルム形成材としてビスフェノールＡ・ビスフェノールＦ共重合型フェノキシ樹脂（新日鉄住金化学株式会社製：ＹＰ−７０）を固形分で５５質量部を配合した。そして，この接着剤ペーストを厚み５０μｍのＰＥＴフィルムにコーターを用いて塗布し，乾燥させることにより，ＰＥＴフィルム上に形成された厚みが１４μｍの絶縁性接着剤層を得た。その後，導電性接着剤層と絶縁性接着剤層とを４０℃に加熱してホットロールラミネータで貼り合わせ，ＰＥＴフィルム間に挟まれた異方導電性フィルムＡを得た。」
「[0046] （接続構造体の作製）
回路部品として，バンプ電極を配列したＩＣチップ（外形２ｍｍ×２０ｍｍ，厚み０．３ｍｍ，バンプ電極の面積８４０μｍ２（縦７０μｍ×横１２μｍ），バンプ電極間スペース１２μｍ，バンプ電極高さ１５μｍ）を準備した。また，基板として，ガラス基板（コーニング社製：＃１７３７，３８ｍｍ×２８ｍｍ，厚み０．３ｍｍ）の表面にＩＴＯの配線パターン（パターン幅３１μｍ，電極間スペース７μｍ）が形成された基板を準備した。
[0047] ＩＣチップとガラス基板との接続には，セラミックヒータからなるステージ（１５０ｍｍ×１５０ｍｍ）及びツール（３ｍｍ×２０ｍｍ）から構成される熱圧着装置を用いた。そして，上記の異方導電性フィルムＡ（２．５ｍｍ×２５ｍｍ）の導電性接着剤層側のＰＥＴフィルムを剥離し，８０℃，０．９８ＭＰａの条件で２秒間加熱及び加圧して導電性接着剤層側の面をガラス基板に貼り付けた。
[0048] 次に，ＩＣチップのバンプ電極とガラス基板の回路電極との位置合わせを行った後，表１に示す仮固定温度及び仮固定圧力で１秒間加熱及び加圧して，ＩＣチップのバンプ電極を異方導電性フィルムＡに押し込んだ。仮固定後のガラス基板とバンプ電極との間の距離を表１に示す。なお，仮固定後の基板とバンプ電極との間の距離は，金属顕微鏡を用いてガラス基板側から観察し，ガラス基板の表面の焦点距離とバンプ電極の表面の焦点距離との差から算出した。
[0049] 続いて，１６０℃，７０ＭＰａの条件で５秒間加熱及び加圧することにより，ガラス基板にＩＣチップを本固定し，接続構造体を得た。接続構造体における導電粒子の捕捉率を以下の式に基づき算出した。
捕捉率（％）＝（バンプ電極上の導電粒子数／（１ｍｍ２／バンプ電極面積）／異方導電性フィルムの１ｍｍ２当たりの導電粒子数）×１００
なお，金属顕微鏡を用いてバンプ電極２００箇所について導電粒子数を実測し，その平均値をバンプ電極上の導電粒子数とした。結果を表１に示す。
[0050]
」
「[図4]
」
「[図6]
」
（７）文献８の記載
「【請求項１】 絶縁性樹脂と導電粒子から成る異方性導電膜において，該異方性導電膜の少なくとも一面に粘着性ポリマー微粒子層をもうけたことを特徴とする異方性導電膜。」
「【０００１】
【産業上の利用分野】本発明は，異方性導電膜に関し，さらに詳しくは，異方性導電膜に粘着性ポリマー微粒子(以下，「マイクロスフィア」と言う。)層を設けることにより十分なタックが得られ，またその塗布量の調節によりタックを自由に制御できる異方性導電膜に関する。」
「【００１７】実施例１
(１)異方性導電膜の製造
本実施例で使用するタックのない熱硬化性異方性導電膜ＡＣＦ−ＡおよびＢは次のようにして製造した。２００部のメチルエチルケトンに，熱硬化性樹脂として１００部のシアネートエステル「アロサイ」(ＡＲＯＣＹ，商品名)Ｂ１０[２,２−ビス(４−シアネートフェニル)プロパン，分子量約２７０，ハイテック社製]，フィルム形成性熱可塑性樹脂として１００部のエレックスＢＢＸ−１(商品名)[ポリビニルブチラール，分子量約１００００，積水化学株式会社製]，エポキシ樹脂として５０部のコートレックス(ＱＵＡＴＲＥＸ，商品名)１０１０[ＤＧＥＢＡタイプエポキシ樹脂，エポキシ当量１８６，ダウケミカル製]，及び触媒として０．５部のシクロペンジエニル鉄ジカルボニル・ダイマー[Ｃ5Ｈ5・Ｆe・(ＣＯ)2]2を溶解した。この混合溶液に導電粒子として１５部のファインパールＡu−１０Ｓ(商品名)(金メッキポリマー粒子，平均粒子径１０μm，住友化学株式会社製)を添加した組成物から得られる異方性導電膜をＡＣＦ−Ａとする。一方，上記混合溶液に，導電粒子として４５部のＴ−１２３(商品名)(Ｎi粒子，平均粒子径５μm，インコ製，)を添加した組成物から得られる異方性導電膜をＡＣＦ−Ｂとする。
【００１８】(２)異方性導電膜へのマイクロスフィアの塗布
異方性導電膜ＡＣＦ−ＡまたはＢの表面に，ナイフコーティングにより参考例１で調製したマイクロスフィア懸濁液を塗布した。塗布したマイクロスフィア懸濁液から分散溶媒を除去するため，６０℃で１０分間乾燥を行った。なお，比較例として，異方性導電膜にタックを付与する方法として，特開平５−２８８２８号公報に開示されているエポキシ樹脂を多量に添加する方法に従って，ＡＣＦ−Ａ中のエポキシ樹脂コートレックス１０１０の添加量を１００部にして，異方性導電膜ＡＣＦ−Ｃを製造した。
【００１９】(３)タック評価
全面電極のＩＴＯガラス(面抵抗３０Ω／□)に異方性導電膜を室温(２０〜２５℃)×５秒×１０kg／cm2の条件で仮圧着した。ピンセットで異方性導電膜のライナーを剥離し，判定指接触等により，タックの良否を判断した。
【００２０】(４)抵抗および接着力測定全面電極のＩＴＯガラス(面抵抗３０Ω／□)に異方性導電膜を仮圧着し，０．１mmピッチの金または錫メッキ３５μmＣu／７５μmポリイミドのフレキシブル回路基板(以下，「ＦＰＣ」と言う。)を位置合わせし，本圧着を行った。なお，ＡＣＦ−ＡおよびＡＣＦ−Ｃの本圧着条件は１８０℃×２０秒×３０kg／cm2であり，ＡＣＦ−Ｂの本圧着条件は１７０℃×３０秒×３５kg／cm2であった。初期およびプレッシャークッカーテスト(１０５℃×１．２atm．×１５時間，以下，「ＰＣＴ」と言う。)後の抵抗値は，マルチメーターを用い，また９０°剥離力は引張試験機を用いて測定した。判断基準は以下の通りであった。
」
（８）文献９の記載
「【００３７】
（異方性導電フィルムの作成）
　導電粒子含有層に絶縁性樹脂層を，６０℃，５ＭＰａでラミネー卜することにより，厚さ５０μｍの一対のＰＥＴ剥離フィルムで挟持された異方性導電フィルムを得た。」
「【００５３】
【表１】
」
（９）文献１０の記載
「異方導電性接着剤として，たとえば異方導電性フィルムには，接着剤層中に均一に導電粒子が拡散された通常の異方導電性フィルムと，下層部分にのみ導電粒子が集中的に拡散されたダブレイヤ一タイプの異方導電性フィルムとの2種類がある。」（第８ページ第１７行〜第２０行）
「1. 少なくとも一方がバンプを有する被接合物同士を，導電粒子を含有する異方導電性接着剤を介して接合する実装方法において，両被接合物の仮圧着を，接着剤中で導電粒子が実質的に流動しない低温でかつ，本圧着以上の加圧力で行い，しかる後に，本圧着を行うことを特徴とする実装方法。
2. 仮圧着後，圧力を解除することなく本圧着に移行する，請求項 1の実装方法。」
（１０）文献１１の記載
「【００２４】図１（ａ）は，熱圧着工程における加熱プロファイルを示し，同図（ｂ）は，熱圧着工程における押圧プロファイルを示す。図において，横軸は時間（秒），縦軸は温度（℃）または押圧力（ｇ／バンプ）であり，温度と押圧力とは，時間軸においてほぼ同期させている。なお，同期の程度は，異方導電性接着剤３の物性等を考慮して適宜変更しても良いことは言うまでもない。Ｔｓは第１加熱温度であり，異方導電性接着剤３の軟化する温度（脱泡温度）を，ｔｓは異方導電性接着剤３の軟化する温度Ｔｓにおける軟化時間（脱泡時間）を，Ｐｓは第１押圧力であり，軟化時間（脱泡時間）ｔｓにおける突起電極４への軟化時押圧力（脱泡時押圧力）を示し，Ｔｈは第２加熱温度であり，異方導電性接着剤３の硬化する温度を，ｔｈは異方導電性接着剤３の硬化する温度Ｔｈにおける硬化時間を，Ｐｈは第２押圧力であり，硬化時間ｔｈにおける突起電極４への押圧力（硬化時押圧力）を示す。なお，温度と押圧力とは，時間軸において同期していることから，軟化時間（脱泡時間）ｔｓにおいて，温度は軟化する温度Ｔｓを維持し，押圧力は軟化時押圧力（脱泡時押圧力）Ｐｓを維持し，硬化時間ｔｈにおいて，温度は硬化する温度Ｔｈを維持し，押圧力は硬化時押圧力Ｐｈを維持する。軟化時間（脱泡時間）ｔｓの期間が第１熱圧着の工程を構成し，硬化時間ｔｈの期間が第２熱圧着の工程を構成する。つまり，熱圧着工程において，第２熱圧着の工程（硬化時間ｔｈ）の前に第１熱圧着の工程（軟化時間（脱泡時間）ｔｓ）の期間を設け，２段階の熱圧着プロファイルとしている。なお，押圧は電子部品５の裏面全体に均等になされるが，グラフでは各突起電極４への押圧力（バンプ１個あたりの押圧力＝ｇ／バンプ）に換算している。」
「【００３０】次に，実際に電子部品５を配線基板１に実装した場合の結果について述べる。突起電極４が４８μｍピッチ４００ピン，異方導電性接着剤３がＡＣＦ（異方導電性フィルム）材Ａ，軟化する温度（脱泡温度）Ｔｓが９０℃，軟化時間（脱泡時間）ｔｓが５秒，軟化時押圧力（脱泡時押圧力）Ｐｓ１２．５ｇ／バンプ，硬化する温度Ｔｈが２００℃，硬化時間ｔｈが１０秒，硬化時押圧力Ｐｈが５０ｇ／バンプの場合，配線電極２と突起電極４との間の位置ずれが５μｍ以上の位置ずれ発生率は，約７．５％であった。これは，従来の場合の３０％に比較して，極めて大きく改善されている。また，突起電極４が１４０μｍピッチ１０２ピン，異方導電性接着剤３がＡＣＦ（異方導電性フィルム）材Ｂ，軟化する温度（脱泡温度）Ｔｓが９０℃，軟化時間（脱泡時間）ｔｓが５秒，軟化時押圧力（脱泡時押圧力）Ｐｓ１５ｇ／バンプ，硬化する温度Ｔｈが１９０℃，硬化時間ｔｈが１０秒，押圧力Ｐｈが６０ｇ／バンプの場合，配線電極２と突起電極４との間の位置ずれが５μｍ以上の位置ずれ発生率は，約１．２％であった。これは，従来の場合の１１．４％に比較して，極めて大きく改善されている。」
「【図１】
」
（１１）文献１２の記載
「【００３１】
　本実装方法は，異方性導電膜を用いて電子部品を実装する方法である。本製造方法は，具体的には，例えば，回路パターンが形成された配線基板上に，異方性導電膜を介して，ＩＣチップやＴＡＢなどの電子部品を実装する場合などに好適に適用することができる。
【００３２】
　本実装方法では，２層構造の異方性導電膜を用いる。この異方性導電膜は，多数の導電性粒子を有する第１の接着層と，第１の接着層の片面に積層された第２の接着層とを備えている。なお，実装時には，第２の接着層側が電子部品側となるように配置される。」
「【００３６】
　また，仮圧着時の加熱温度において，第１の接着層材料の溶融粘度は，第２の接着層材料の溶融粘度より大きいことが好ましい。仮圧着時の熱により，第１の接着層を流れ難くする，または，ほんど流れないようにして，導電性粒子の捕捉性を向上させやすくすることができるなどの利点があるからである。
【００３７】
　なお，上記溶融粘度は，材料が硬化するものは硬化する前の状態における粘度である。」
第５　当審の判断 
１　申立理由１（特許法第２９条第２項違反）について
（１）本件発明１について
ア　対比
　本件発明１と引用発明とを対比する。
（ア）本件発明１の「少なくとも一つのマイクロサイズ半導体素子，及び基材と前記基材上に設けられたマトリクス回路とを有するマトリクス基板に合せて応用される硬化性材料の導電性フィルム」と引用発明の「異方性導電フィルム１０」とを対比する。
ａ　引用発明の「異方性導電フィルム１０」はエポキシ樹脂や硬化剤を含む導電性フィルムであることから，引用発明と本件発明１とは「硬化性材料の導電性フィルム」である点で一致する。
ｂ　引用発明の「ＳＭＤ，ＦＰＣ及びＩＣ等の大きさの異なる電子部品」と本件発明１の「少なくとも一つのマイクロサイズ半導体素子」とは，後記の点で相違するものの，「少なくとも一つの電子部品」である点で共通する。
ｃ　引用発明の「ガラス基板」は，「異方性導電フィルム１０」を介して「ＳＭＤ，ＦＰＣ及びＩＣ等の大きさの異なる電子部品」が接続されるものであるから，ガラス基材上に回路が形成されているものと認められる。したがって，引用発明の「ガラス基板」と本件発明１の「基材と前記基材上に設けられたマトリクス回路とを有するマトリクス基板」とは，後記の点で相違するものの，「基材と前記基材上に設けられた回路とを有する基板」である点で共通する。
ｄ　上記ｂ及びｃから，引用発明の「異方性導電フィルム１０」と本件発明１の「導電性フィルム」とは，「少なくとも一つの電子部品，及び基材と前記基材上に設けられた回路とを有する基板に合せて応用される」点で共通する。
ｅ　そうすると，上記ａ〜ｄから，本件発明１と引用発明とは「少なくとも一つの電子部品，及び基材と前記基材上に設けられた回路とを有する基板に合せて応用される硬化性材料の導電性フィルム」である点で一致する。
（イ）本件発明１の「前記導電性フィルムは，前記マトリクス回路上に設けられるとともに，複数の導電性粒子と絶縁材料を有しており，前記複数の導電性粒子が前記絶縁材料中に混合されている第１の膜層と，絶縁層であるとともに前記第１の膜層上に設けられ，前記第１の膜層より粘着性が大きく且つ硬度が小さい第２の膜層と，を備えて」いる構成と，引用発明の「２００ｋＰａ以上のタック力を有する第１の樹脂層１１と，導電性粒子を含有する第２の樹脂層１２とが積層された異方性導電フィルム１０」とを対比する。
ａ　引用発明の「異方性導電フィルム１０」は，「膜形成樹脂と，液状エポキシ樹脂と，潜在性硬化剤とを含有」し，「導電性粒子を含有」するものであるから，本件発明１と引用発明は「前記導電性フィルムは，複数の導電性粒子と絶縁材料を有して」いる点で共通する。
ｂ　引用発明の「導電性粒子を含有する第２の樹脂層１２」は本件発明１の「前記複数の導電性粒子が前記絶縁材料中に混合されている第１の膜層」に相当する。
ｃ　引用発明の「第１の樹脂層１１」は，「電子部品をガラス基板に実装させる場合，電子部品側が第１の樹脂層１１，ガラス基板側が第２の樹脂層１２となるように固着され」ることから，基板上に配置された第２の樹脂層上に配置されるものであるといえるので，本件発明１と引用発明は「絶縁層であるとともに前記第１の膜層上に設けられ」た「第２の膜層」を備える点で共通する。
ｄ　そうすると，上記ａ〜ｃから，本件発明１と引用発明とは，「前記導電性フィルムは，複数の導電性粒子と絶縁材料を有しており，前記複数の導電性粒子が前記絶縁材料中に混合されている第１の膜層と，絶縁層であるとともに前記第１の膜層上に設けられ」た「第２の膜層と，を備えて」いる点で共通する。
（ウ）本件発明１の「前記マイクロサイズ半導体素子の少なくとも一部は前記導電性フィルム内に位置するとともに，少なくとも一つの電極を有しており，前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続され，前記マイクロサイズ半導体素子を前記導電性フィルムの前記第２の膜層に挿入するとともに，前記第２の膜層により捕捉粘着される」構成と，引用発明の「電子部品をガラス基板に実装させる場合，電子部品側が第１の樹脂層１１，ガラス基板側が第２の樹脂層１２となるように固着」する点を含む構成とを対比する。
ａ　引用発明の「異方性導電フィルム１０」は「ＳＭＤ，ＦＰＣ及びＩＣ等の大きさの異なる電子部品」を「ガラス基板に実装」するためのものであり，「導電性粒子」を「捕捉」することにより「ＩＣのバンプ」と「ガラス基板上の電極」とを接続するものであることから，本件発明１と引用発明は「少なくとも一つの電極を有しており，前記電極を前記複数の導電性粒子の一部により基板の垂直方向上で前記回路に電気的に接続され」る点で共通する。
ｂ　引用発明において，「ＩＣをガラス基板に実装する場合，第１の樹脂層１１は，ＩＣのバンプの押圧力により流動」し，「第１の樹脂層１１」は「２００ｋＰａ以上のタック力を有する」ことから，「第１の樹脂層１１」はＩＣに対して粘着するものと認められる。すなわち，本件発明１と引用発明は「電子部品を」「前記第２の膜層により捕捉粘着される」点で共通する。
ｃ　そうすると，上記ａ〜ｂから，本件発明１と引用発明とは，「電子部品の少なくとも一部は前記導電性フィルム内に位置するとともに，少なくとも一つの電極を有しており，前記電極を前記複数の導電性粒子の一部により基板の垂直方向上で前記回路に電気的に接続され，電子部品を前記第２の膜層により捕捉粘着される」点で一致する。
（エ）そうすると，本件発明１と引用発明との間には，次の一致点と相違点がある。
＜一致点＞
「少なくとも一つの電子部品，及び基材と前記基材上に設けられた回路とを有する基板に合せて応用される硬化性材料の導電性フィルムであって，
前記導電性フィルムは，複数の導電性粒子と絶縁材料を有しており，前記複数の導電性粒子が前記絶縁材料中に混合されている第１の膜層と，絶縁層であるとともに前記第１の膜層上に設けられた第２の膜層と，を備えており，
少なくとも一つの電極を有しており，前記電極を前記複数の導電性粒子の一部により基板の垂直方向上で前記回路に電気的に接続され，電子部品を前記第２の膜層により捕捉粘着される，ことを特徴とする導電性フィルム。」
＜相違点＞
＜相違点１＞
　本件発明１の導電性フィルムは，「少なくとも一つのマイクロサイズ半導体素子、及び基材と前記基材上に設けられたマトリクス回路とを有するマトリクス基板に合せて応用される」ものであって，「マトリクス回路上に設けられる」ものであるのに対し，引用発明は，当該事項について記載されていない点。
＜相違点２＞
　本件発明１は「第１の膜層より粘着性が大きく且つ硬度が小さい第２の膜層」を有するのに対し，引用発明は，当該事項について明記されていない点。
＜相違点３＞
　本件発明１は「マイクロサイズ半導体素子の少なくとも一部は前記導電性フィルム内に位置する」とともに，マイクロサイズ半導体素子を導電性フィルムの第２の膜層に「挿入する」ものであるのに対し，引用発明は，当該事項について明記されていない点。
イ　判断
（ア）相違点１について
　文献２〜６に記載されるように，マイクロ発光ダイオードを異方性導電層を介して回路基板に搭載する技術は，本願優先日前において周知であるといえる。また，マトリクス回路が形成されたマトリクス基板も，例えば文献４に記載されるように，本願優先日前に知られたものである。
　一方，上記第４の１の（２）ウのとおり，文献１には，電子部品の搭載には，実装しようとする電子部品の大きさ等によって必要とされるＡＣＦ特性がそれぞれ異なり，例えば，小型ＳＭＤの仮搭載にＣＯＧ用ＡＣＦを使用すると不都合が生じるという技術常識が示されており，それゆえ，引用発明は，上記第４の１の（２）ウ及びエに記載されるように，「ＳＭＤ，ＦＰＣ及びＩＣを同一のＡＣＦを用いて同時実装しようとすると，ＳＭＤ，ＦＰＣ，及びＩＣで必要とするＡＣＦ特性がそれぞれ異なるため，これらの電子部品を高精度に一括実装させることは困難であり，例えば，コンデンサのような小型ＳＭＤをＣＯＧ用ＡＣＦ（タック力：５〜８０ｋＰａ）上に仮搭載すると，ＳＭＤの位置ずれが発生しまうことを課題とするものであ」ることから，「大きさの異なる電子部品を高精度に同時実装させる異方性導電フィルム及びその製造方法を提供することを目的」として，当該目的を達成するために，引用発明で特定される所定のタック力，層構造，膜厚，組成を備えた構造としたものである。
　一方，本件特許明細書の【０００３】，【００２４】等の記載から，本件発明１の「マイクロサイズ半導体素子」の辺長は１５０μｍ以下であると解される。
　そうすると，引用発明の異方性導電フィルムは，Ｌ１．０ｍｍ×Ｗ０．５ｍｍ×Ｈ０．４ｍｍの外形寸法を有するＳＭＤを０．３ｍｍの素子間ギャップで仮搭載することを解決すべき課題としたものであるから，文献２〜６からマイクロ半導体素子が周知であったとしても，辺長１．０ｍｍのＳＭＤの仮搭載に適した引用発明の異方性導電フィルムを，辺長１５０μｍ以下のマイクロサイズの半導体素子の搭載に用いることには，文献１に示されている，搭載しようとする電子部品の大きさ等によって必要とされるＡＣＦ特性が異なるという技術常識に照らして，阻害要因があるといえる。
　さらに，文献２〜１２の記載を参酌しても，引用発明をマイクロサイズ半導体素子の搭載に適したように変更する動機も認められない。
（イ）したがって，相違点２，３について検討するまでもなく，本件発明１は，引用発明及び文献２〜１２に記載の技術的事項に基づいて，当業者が容易に発明をすることができたものではない。
（ウ）特許異議申立人　デクセリアルズ株式会社（以下，単に「特許異議申立人」という。）は，申立理由１について，
「このように，相違点１−１に係る構成は，甲第２号証〜甲第６号証に示されるように，本願出願時の周知技術である。
　また，甲１発明における導電性粒子の粒径（Ｎｉ／Ａｕメッキアクリル樹脂粒子：φ４μｍ）や，第１の樹脂層１１の厚み（サンプル３：１５μｍ），第２の樹脂層の厚み（サンプル３：１０μｍ）の記載からみて，甲１発明において，電子部品としてマイクロサイズ半導体素子を適用し，基材としてマトリクス基板を適用することに格別の困難性は見いだせない。
　よって，本件特許発明１は，甲１発明及び出願時の周知技術に基づいて，当業者が容易に発明をすることができたものである。」
と主張する（異議申立書３２ページを参照。甲第１号証ないし甲第６号証は，それぞれ文献１ないし文献６が対応する。）。
　しかしながら，上記（ア）のとおりであるから，「本件特許発明１は，甲１発明及び出願時の周知技術に基づいて，当業者が容易に発明をすることができたものである。」ということはできない。
　よって，特許異議申立人の上記主張には理由がない。
（２）本件発明２〜５について 
　本件発明２〜５は，それぞれ，本件発明１に対して，さらに技術的事項を追加したものである。
　よって，上記（１）に示した理由と同様の理由により，本件発明２〜５は，引用発明及び文献２〜１２に記載の技術的事項に基づいて，当業者が容易に発明をすることができたものではない。
（３）本件発明６〜１１について
　本件発明６は，「光電半導体装置」に係る発明であり，「少なくとも一つのマイクロサイズ半導体素子」との発明特定事項を有するものである。
　本件発明７〜１１は，それぞれ，本件発明６に対して，さらに技術的事項を追加したものである。
　そうすると，上記（１）イ（ア）と同様の理由により，本件発明６〜１１は，引用発明及び文献２〜１２に記載の技術的事項に基づいて，当業者が容易に発明をすることができたものではない。
（４）本件発明１２〜１４について
　本件発明１２は，「光電半導体装置の製造方法」に係る発明であり，「マイクロサイズ半導体素子」との発明特定事項を有するものである。
　本件発明１３及び１４は，それぞれ，本件発明１２に対して，さらに技術的事項を追加したものである。
　そうすると，上記（１）イ（ア）と同様の理由により，本件発明１２〜１４は，引用発明及び文献２〜１２に記載の技術的事項に基づいて，当業者が容易に発明をすることができたものではない。
（５）まとめ
　以上のとおり，本件発明１〜１４は，引用発明及び文献２〜１２に記載の技術的事項に基づいて，当業者が容易に発明をすることができたものではない
２　申立理由２（特許法第３６条第６項第２号違反）について
（１）明確性要件の法規範
　特許を受けようとする発明が明確であるか否かは，特許請求の範囲の記載だけではなく，願書に添付した明細書の記載及び図面を考慮し，また，当業者の出願当時における技術常識を基礎として，特許請求の範囲の記載が，第三者の利益が不当に害されるほどに不明確であるか否かという観点から判断されるべきである。
（２）以下，この観点に立って，本件発明１〜１４が明確であるか否かについて検討する。
（３）「（４−２）発明の明確性違反」の「（４−２−１）硬度について」について
ア　特許異議申立人は，特許異議申立書の「（４）具体的理由」の（４−２）「発明の明確性違反」の（４−２−１）「硬度について」（６３ページを参照。）において，要するに，本件発明１−１４において，「本件特許明細書の発明の詳細な説明の記載において，「硬度」の定義や試験方法又は測定方法が明確にされておらず，本件特許明細書及び図面の記載並びに出願時の技術常識を考慮しても，本件特許発明１−１４に記載された「硬度」の意味内容を当業者が理解できない結果，発明が不明確である」と主張している。
イ　本件発明は「第２の膜層」が「第１の膜層より」「硬度が小さい」というものであるが，２つものを比較して一方が他方よりも硬いか否かは当業者が適宜の方法で判別できる程度のものであり，第三者の利益が不当に害されるほどに不明確であるとはいえず，請求項の記載そのものが不明確ということはできない。
ウ　また，本件特許明細書には，以下のように記載されている。
「【００２２】
　続いて，図２Ｂに示すように，導電性フィルム１２をマトリクス回路１１２上に貼り合わせる（ステップＳ０２）。ここで，導電性フィルム１２は第１の膜層１２１と，第２の膜層１２２とを備えており，第１の膜層１２１はマトリクス回路１１２上に設けられるとともに，複数の導電性粒子１２１１と絶縁材料１２１２とを有しており，前記複数の導電性粒子１２１１は絶縁材料１２１２中に混合されている。一方，第２の膜層１２２は絶縁層であるとともに第１の膜層１２１上に設けられる。このうち，絶縁材料１２１２及び第２の膜層１２２はいずれも硬化させる前の室温時（例えば２５℃）は粘着性を有し，且つ硬化させる前の室温時，第２の膜層１２２の粘着性は第１の膜層１２１よりも大きく，そして第２の膜層１２２の硬度は第１の膜層１２１の硬度よりも低く，且つ第２の膜層１２２は２５℃ないし５０℃の間でガラスに対する粘着力は１１００ｇ／ｃｍ２よりも大きい必要がある。具体的には，第２の膜層１２２の粘着性は第１の膜層１２１よりも大きく，且つ第２の膜層１２２は第１の膜層１２１よりも柔らかいことで，マイクロサイズ半導体素子（図２Ｃ）を設けるとともに第２の膜層１２２に圧入するとき，導電性フィルム１２によりスムースに捕捉（粘着）されることができる。また，第１の膜層１２１及び第２の膜層１２２は導電性フィルム１２にマイクロサイズ半導体素子を転置するプロセスにおいて硬化することはなく，例えば６０℃で４分間経過しても硬化することはないことから，これによってマイクロサイズ半導体素子の粘着並びに転置するプロセスをスムースに行うことができる。また，実施例においては，第１の膜層１２１の厚さは２．５μｍと３．５μｍとの間であり（２．５μｍ≦第１の膜層１２１の厚さ≦３．５μｍ），そして第２の膜層１２２の厚さは２μｍと４μｍとの間であり（２μｍ≦第２の膜層１２２の厚さ≦４μｍ），且つ導電性フィルム１２の合計厚さは６．５μｍを超えない（つまり≦６．５μｍ）。」
「【００２７】
　マイクロサイズ半導体素子１３を第１の膜層１２１の前記複数の導電性粒子１２１１に向けて第１の圧力Ｐ１で押圧するとき，第１の膜層１２１は流動性が低く且つ第２の膜層１２２よりも小さいため，導電性粒子１２１１は，押圧されることで両側に水平移動しにくくなり，水平方向上で，導電性粒子１２１１は二つの電極Ｅ１，Ｅ２の間でショート又は導通してしまうことはないが，一部の導電性粒子１２１１は電極Ｅ１，Ｅ２と電気的接続パッドＤ１，Ｄ２との間に挟まれることになる。」
エ　上記ウのとおり，本件特許明細書によれば，第２の膜層１２２が第１の膜層１２１よりも柔らかく，第１の膜層１２１が第２の膜層１２２よりも流動性が低いことにより，マイクロサイズ半導体素子を導電性フィルム１２にスムースに圧入することができ，導電性粒子の捕捉性の高い導電性フィルムが得られるものである。このような目的を達成するために，第１の膜層１２１と第２の膜層１２２との比較において，また，一般的な意味において，第１の膜層１２１が第２の膜層１２２よりも硬ければ良いことがわかる。したがって，本件特許明細書に「硬度」の定義や試験方法が記載されていないとしても，本件発明の目的に照らして，その技術的意義が不明瞭であるとはいえない。
オ　以上のとおりであるから，本件発明１〜１４は，明確性要件違反であるとはいえない。
　よって，特許異議申立人の「（４）具体的理由」の（４−２）「発明の明確性違反」の（４−２−１）「硬度について」における上記主張は，理由がない。
（４）「（４−２）発明の明確性違反」の「（４−２−２）粘着力について」について
ア　特許異議申立人は，特許異議申立書の「（４）具体的理由」の（４−２）「発明の明確性違反」の（４−２−２）「粘着力について」（６４ページを参照。）において，要するに，本件発明４，９において，「例えば，甲第１号証の段落００５０や甲第１３号証の段落０２９０のように，測定条件を一意に定めるべきであるところ，本件特許発明の発明の詳細な説明の記載において，「粘着力」の定義や試験方法又は測定方法が明確にされておらず，本件特許明細書及び図面の記載並びに出願時の技術常識を考慮しても，本件特許発明４，９に記載された「粘着力」の意味内容を当業者が理解できない結果，発明が不明確である」と主張している。
イ　請求項４，９には「前記第２の膜層は，２５℃ないし５０℃の間でガラスに対する粘着力が１１００ｇ／ｃｍ２よりも大きい」と記載されており，本件特許明細書の段落【００２２】にも「第２の膜層１２２は２５℃ないし５０℃の間でガラスに対する粘着力は１１００ｇ／ｃｍ２よりも大きい必要がある。」との記載があり，少なくとも数値とともに単位や温度条件が記載されている。その他の測定条件について記載されていないものの，測定の対象等に適した通常の条件が採用されるのが一般的であり，そのように解することで第三者の利益が不当に害されるとまではいえない。
ウ　また，本件特許明細書によれば，マイクロサイズ半導体素子を第２の膜層１２２によってスムースに捕捉・粘着できる程度に高い粘着力を有するという程度のものであり，測定条件の記載が完全ではないとしても，当該粘着力を有する目的に照らして，その技術的意義が不明瞭であるとはいえない。
　以上のとおりであるから，本件発明４，９は，明確性要件違反であるとはいえない。
　よって，特許異議申立人の「（４）具体的理由」の（４−２）「発明の明確性違反」の（４−２−２）「粘着力について」における上記主張は，理由がない。
（５）「（４−２）発明の明確性違反」の「（４−２−３）「「６０℃で４分間経過しても硬化しない」点について」について
ア　特許異議申立人は，特許異議申立書の「（４）具体的理由」の（４−２）「発明の明確性違反」の（４−２−３）「６０℃で４分間経過しても硬化しない」点について」（６４ページを参照。）において，要するに，本件発明５，１０において，「例えば，甲第１４号証の段落０１０６や，甲第１５号証の段落００８１のように，硬化率や反応率の測定条件を一意に定めるべきであるところ，本件特許明細書の発明の詳細な説明の記載において，「６０℃で４分間経過しても硬化しない」ことの定義や試験方法又は測定方法が明確にされておらず，本件特許明細書及び図面の記載並びに出願時の技術常識を考慮しても，本件特許発明５に記載された「６０℃で４分間経過しても硬化しない」ことの意味内容を当業者が理解できない結果，発明が不明確である」と主張している。
イ　本件特許明細書の段落【００２２】にも「また，第１の膜層１２１及び第２の膜層１２２は導電性フィルム１２にマイクロサイズ半導体素子を転置するプロセスにおいて硬化することはなく，例えば６０℃で４分間経過しても硬化することはないことから，これによってマイクロサイズ半導体素子の粘着並びに転置するプロセスをスムースに行うことができる。」との記載があり，「６０℃で４分間経過しても硬化しない」との事項は，転置プロセス中に導電性フィルム１２が硬化してしまうと転置プロセスを正常に完了することができないため，そのための条件であると解することができ，その技術的意義は不明確であるとはいえない。
ウ　そして，本件発明５，１０における「６０℃で４分間経過しても硬化しない」との記載について，定義や試験方法等が記載されていないものの，転置プロセスを行える程度に硬化しないことであると解することができ，試験方法は通常の方法で行うことができると考えられるから，第三者の利益が不当に害されるほど不明瞭であるとはいえない。
エ　以上のとおりであるから，本件発明５，１０は，明確性要件違反であるとはいえない。
　よって，特許異議申立人の「（４）具体的理由」の（４−２）「発明の明確性違反」の（４−２−２）「（４−２−３）「６０℃で４分間経過しても硬化しない」点について」における上記主張は，理由がない。
（６）まとめ
　以上のとおり，本件発明１〜１４は明確であり，特許請求の範囲の記載は，特許法第３６条第６項第２号に規定された要件を満たしている。
３　申立理由３（特許法第３６条第４項第１号違反）について
（１）特許異議申立人は，特許異議申立書の「（４）具体的理由」の（４−３）「実施可能要件違反」（６４〜６６ページを参照。）において，要するに，本件発明１〜１４において，「本件特許発明１は「前記第１の膜層より粘着性が大きく且つ硬度が小さい第２の膜層」と記載されており，機能，特性等によって物を特定しようとする記載を含んでいる。また，本件特許発明１における「硬度」は標準的なものとも言えず，しかも当業者に慣用されているものとも断言できない。そして，上述の（４−２）のように，本件特許明細書の発明の詳細な説明の記載において，「硬度」の定義や試験方法又は測定方法が示されていない。本件特許発明６，１２も，本件特許発明１と同様の理由で不明確である。また，本件特許発明１，６，１２に従属する本件特許発明２〜５，７〜１１，１３，１４も同様の理由で不明確である。」と主張し（以下，主張１という），また，「本件特許発明４は「前記第２の膜層は，２５℃ないし５０℃の間でガラスに対する粘着力が１１００ｇ／ｃｍ２よりも大きい」と記載されており，本件特許発明５は「前記第１の膜層及び前記第２の膜層は，６０℃で４分間経過しても硬化しない」と記載されており，機能，特性等によって物を特定しようとする記載を含んでいる。本件特許発明４における「粘着力」や本件特許発明５における「硬化性」は標準的なものとも言えず，しかも当業者に慣用されているものとも断言できない。そして，本件特許明細書の発明の詳細な説明の記載において，本件特許発明４の「粘着力」，本件特許発明５の硬化性の定義や試験方法又は測定方法が示されていない。」と主張している（以下，「粘着力」については主張２，「硬化性」については主張３という）。
（２）主張１について
　上記２の（３）においても検討したように，第２の膜層１２２が第１の膜層１２１よりも柔らかく，第１の膜層１２１が第２の膜層１２２よりも流動性が低いことにより，マイクロサイズ半導体素子を導電性フィルム１２にスムースに圧入することができ，導電性粒子の捕捉性の高い導電性フィルムが得られるものであり，このような目的を達成するために，第１の膜層１２１と第２の膜層１２２との比較において，また，一般的な意味において，第１の膜層１２１が第２の膜層１２２よりも硬ければ良いことがわかるので，本件発明において「硬度」は一般的な意味であり，測定方法も適宜の方法で測定し比較することができるものと認められる。
（３）主張２について
　上記２の（４）においても検討したように，当該「粘着力」はマイクロサイズ半導体素子を第２の膜層１２２によってスムーズに捕捉・粘着できる程度に高い粘着力を有するという程度のものであり，その技術的意義は不明瞭とはいえず，当業者が適宜の方法で測定できる程度のものと考えられる。
（４）主張３について
上記２の（５）においても検討したように，「６０℃で４分間経過しても硬化しない」との記載について，定義や試験方法等が記載されていないものの，転置プロセスを行える程度に硬化しないことであると解することができ，試験方法は通常の方法で行うことができると考えられる。
（５）以上のとおりであるから，本件発明１〜１４は，実施可能要件違反であるとはいえない。
　よって，特許異議申立人の「（４）具体的理由」の（４−２）「実施可能要件違反」における上記主張は，理由がない。
（６）まとめ
　以上のとおり，発明の詳細な説明の記載は，当業者が本件発明１〜１４を実施することができる程度に明確かつ十分に記載したものであり，特許法第３６条第４項第１号に規定する要件を満たしている。
第６　むすび
　したがって，特許異議の申立ての理由及び証拠によっては，請求項１〜１４に係る特許を取り消すことはできない。
　また，他に請求項１〜１４に係る特許を取り消すべき理由を発見しない。
　よって，結論のとおり決定する。
【異議決定日】
令和３年１月２７日（２０２１．１．２７）