(57)【要約】【課題】回路動作にて発生するエネルギを有効利用する。【解決手段】主スイッチング素子ＳＷ１を用いて直流電圧源ＶＳ１からの入力電圧Ｖｉｎをスイッチングすることにより入力電圧Ｖｉｎを出力電圧Ｖｏに変換するＤＣ−ＤＣ変換回路１１は、主スイッチング素子ＳＷ１に並列接続されたスナバコンデンサＣｓを含むロスレス共振スナバ回路を備える。ＳＷ１のオフ時にＣｓに蓄積された電荷はＳＷ１のオン時に共振インダクタＬｒ１を経由して共振コンデンサＣｒに移動する。共振コンデンサＣｒの蓄積電荷は、ＳＷ１のオフ時にダイオードＤ２を介して負荷ＬＤ１に供給される。関連回路１２は、共振インダクタＬｒ１と磁気結合する結合インダクタＬｒ２を備える。ＣｓからＣｒに向かう電流がＬｒ１に流れた時に発生する磁気エネルギは、Ｌｒ２に伝達されて負荷ＬＤ２の駆動に利用される。【選択図】図１
2010252501.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチング素子のスイッチング動作を用いて入力電力の形態変換を行うことにより前記入力電力から負荷に対する出力電力を生成する電力変換装置において、
前記主スイッチング素子に並列接続されるコンデンサであって、前記主スイッチング素子のスイッチング動作の過程において前記入力電力に基づく電荷の蓄積及び放出を行う並列コンデンサと、
前記並列コンデンサの電荷の放出を磁気エネルギとして取り出して該磁気エネルギを前記負荷と異なる他の負荷の駆動に利用させるためのインダクタと、を備えた
ことを特徴とする電力変換装置。
【請求項２】
前記主スイッチング素子がオフしているときに前記入力電力に基づく電荷を前記並列コンデンサに導く第１ダイオードと、
前記並列コンデンサに蓄積された電荷をエネルギ源とする直列共振回路を、共振インダクタとしての前記インダクタと共に形成する共振コンデンサと、
前記主スイッチング素子がオフしているときに前記共振コンデンサに蓄積された電荷を前記負荷側に導く第２ダイオードと、を更に備え、
前記主スイッチング素子がオンしているときにおいて、前記並列コンデンサに蓄積された電荷が前記共振インダクタを通じて前記共振コンデンサに移動するとともに、該移動による前記共振インダクタの発生エネルギの一部が前記磁気エネルギとして前記共振インダクタと磁気結合する他のインダクタによって取り出される
ことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記入力電力及び前記出力電力は、直流電力であって、
当該電力変装置は、前記入力電力を構成する入力電圧を前記出力電力を構成する出力電圧に変換するＤＣ−ＤＣ変換装置であり、
前記入力電圧を出力する入力電圧源と前記主スイッチング素子との間に設けられ、前記主スイッチング素子のスイッチング動作の過程において前記入力電力に基づく磁気エネルギの蓄積及び放出を行う主インダクタと、
前記入力電圧源と前記負荷との間に設けられ、前記主スイッチング素子のスイッチング動作の過程において自身に順電圧が印加されるときに前記主インダクタの蓄積磁気エネルギに基づく電流を前記負荷側に導く主ダイオードと、
前記主スイッチング素子がオフしているときに前記入力電力に基づく電荷を前記並列コンデンサに導く第１ダイオードと、
前記並列コンデンサに蓄積された電荷をエネルギ源とする直列共振回路を、共振インダクタとしての前記インダクタと共に形成する共振コンデンサと、
前記主スイッチング素子がオフしているときに前記共振コンデンサに蓄積された電荷を前記負荷側に導く第２ダイオードと、を更に備え、
前記主スイッチング素子がオンしているときにおいて、前記並列コンデンサに蓄積された電荷が前記共振インダクタを通じて前記共振コンデンサに移動するとともに、該移動による前記共振インダクタの発生エネルギの一部が前記磁気エネルギとして前記共振インダクタと磁気結合する他のインダクタによって取り出される
ことを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記入力電力を発生する入力電圧源と前記負荷との間に設けられ、前記主スイッチング素子のスイッチング動作の過程において自身に順電圧が印加されるときに前記入力電力に基づく電流を前記負荷側に導く主ダイオードと、
前記主ダイオードを遮断するにあたり逆電圧を前記主ダイオードに印加する補助回路と、を更に備え、
前記補助回路から前記逆電圧を出力させるための電源を前記磁気エネルギに基づいて形成する
ことを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項５】
前記出力電力を構成する出力電圧は直流電圧であり、
前記負荷には、前記直流電圧を交流電圧に変換するインバータ回路が含まれ、
前記インバータ回路は、前記直流電圧が印加される直列接続された２個１組のスイッチング素子、各スイッチング素子に逆並列接続された還流ダイオード及び各還流ダイオードを遮断するにあたり逆電圧を各還流ダイオードに印加する逆電圧印加回路を有し、前記逆電圧印加回路から前記逆電圧を出力させるための電源を前記磁気エネルギに基づいて形成する
ことを特徴とする請求項１〜請求項４の何れかに記載の電力変換装置。
【請求項６】
直流電圧源からの直流電圧を交流電圧に変換して前記交流電圧を負荷に出力する電力変換装置において、
前記直流電圧が印加される直列接続された２個１組のスイッチング素子と、
各スイッチング素子に逆並列接続された還流ダイオードと、
各還流ダイオードを遮断するにあたり逆電圧を各還流ダイオードに印加する逆電圧印加回路と、
各スイッチング素子と前記負荷との間に設けられたインダクタと、を備え、
前記逆電圧印加回路は、各スイッチング素子と前記負荷との間に流れる交流電流が前記インダクタを通過することによって発生する磁気エネルギを利用して前記逆電圧を生成する
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣ変換回路やインバータ回路などの、電力の形態の変換を行う電力変換装置に関する。
【背景技術】
【０００２】
図１４に、基本的な昇圧型ＤＣ−ＤＣ変換回路の回路図を示す。図１４のＤＣ−ＤＣ変換回路では、直流電圧源ＶＳと主スイッチング素子（電界効果トランジスタなど）ＳＷとの間に昇圧用インダクタＬｓｕが設けられる。主スイッチング素子ＳＷのオン時に昇圧用インダクタＬｓｕに磁気エネルギが蓄積し、主スイッチング素子ＳＷのオフ時に昇圧用インダクタＬｓｕの蓄積磁気エネルギが主ダイオードＤ１を介して負荷ＬＤ側に供給される。この種のＤＣ−ＤＣ変換回路では、主スイッチング素子ＳＷの状態がオン状態からオフ状態に遷移する時において、主スイッチング素子ＳＷの両端間電圧が相当に大きくなって主スイッチング素子ＳＷのオフ損失が比較的大きくなる。
【０００３】
このようなオフ損失の低減に寄与するＤＣ−ＤＣ変換回路として、図１５に示すようなＤＣ−ＤＣ変換回路が提案されている。図１５のＤＣ−ＤＣ変換回路は、図１４のＤＣ−ＤＣ変換回路に対して、スナバダイオードＤｓ、スナバコンデンサＣｓ、共振インダクタＬｒ、共振コンデンサＣｒ、ダイオードＤｒ及びダイオードＤ２から成るロスレス共振スナバ回路を付加したものである。
【０００４】
図１５のＤＣ−ＤＣ変換回路では、主スイッチング素子ＳＷに並列接続されたスナバコンデンサＣｓが存在しているため、主スイッチング素子ＳＷのターンオフ時にＬｓｕ及びＤｓを介してＣｓが充電される。結果、主スイッチング素子ＳＷの両端間電圧が緩やかに立ち上がって所謂ソフトスイッチング動作が実現されることとなり、主スイッチング素子ＳＷのオフ損失の低減が図られる。尚、ロスレス共振スナバ回路が付加されたＤＣ−ＤＣ変換回路の動作の詳細は、図１等を参照して後述される。
【０００５】
ところで、図１４又は図１５のＤＣ−ＤＣ変換回路において、理想的には、主スイッチング素子ＳＷのオフ時に主ダイオードＤ１に順電圧が加わって主ダイオードＤ１に順電流が流れ、主スイッチング素子ＳＷのオン時には主ダイオードＤ１に逆電圧が加わって主ダイオードＤ１は完全に遮断される。しかしながら、実際には、図１６に示す如く、主スイッチング素子ＳＷのオフからオンの切り替え時に過渡的に逆電流が主ダイオードＤ１に流れる結果、主ダイオードＤ１に損失が生じる。このような損失は、一般に、リカバリ損失又は逆回復損失とも呼ばれる。ダイオードのリカバリ損失は、ダイオードに加わる逆電圧と逆電流との積に比例する。
【０００６】
このようなリカバリ損失を低減するべく、下記特許文献１及び２では、ダイオードを遮断する際に比較的小さな逆電圧を意図的にダイオードに印加する技術を提案している。下記特許文献１及び２に示されたインバータ装置は、直流の入力電源からの直流電圧が印加される直列接続された２個１組のスイッチング素子と、各スイッチング素子に逆並列接続された還流ダイオードと、各還流ダイオードを遮断するにあたり比較的小さな逆電圧を各還流ダイオードに印加する逆電圧印加回路と、を備えている。
【０００７】
図１７に、この逆電圧印加回路の等価回路図を示す。逆電圧印加回路は、インバータ装置の入力電源とは別個の補助電源を有し、還流ダイオードを遮断する際に補助電源の出力電圧を逆電圧として還流ダイオードに印加する。これにより、還流ダイオードにおけるリカバリ損失の低減効果が期待される。但し、上述の説明からも明らかなように、この構成では、還流ダイオードのリカバリ損失を低減するためだけに、インバータ装置の入力電源とは絶縁された専用の補助電源、或いは、各スイッチング素子を含む主回路とは電圧基準が異なる専用の補助電源が必要となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−１４１１６７号公報
【特許文献２】特開２００６−１４１１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＤＣ−ＤＣ変換回路を含む装置において、エネルギ効率が高ければ高いほど良いことは言うまでもない。図１４及び図１５を参照して上述したように、スナバコンデンサＣｓを含むロスレス共振スナバ回路をＤＣ−ＤＣ変換回路に付加することにより、主スイッチング素子ＳＷのオフ損失が低減されてＤＣ−ＤＣ変換回路における変換効率及び装置全体のエネルギ効率の向上が見込めるが、変換効率又はエネルギ効率の最大化を目標とした場合、その向上効果は必ずしも十分とは言えない。
【００１０】
また、リカバリ損失の低減技術は変換効率又はエネルギ効率の向上にとって有益であるが、特許文献１及び２のような方法では、リカバリ損失を低減するためだけに専用の補助電源を別途用意する必要があり、補助電源の消費電力分、エネルギ効率の最大化が妨げられる。
【００１１】
そこで本発明は、簡素な構成で変換効率又はエネルギ効率の向上に寄与する電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る電力変換装置は、主スイッチング素子のスイッチング動作を用いて入力電力の形態変換を行うことにより前記入力電力から負荷に対する出力電力を生成する電力変換装置において、前記主スイッチング素子に並列接続されるコンデンサであって、前記主スイッチング素子のスイッチング動作の過程において前記入力電力に基づく電荷の蓄積及び放出を行う並列コンデンサと、前記並列コンデンサの電荷の放出を磁気エネルギとして取り出して該磁気エネルギを前記負荷と異なる他の負荷の駆動に利用させるためのインダクタと、を備えたことを特徴とする。
【００１３】
これにより、回路動作で生じるエネルギを有効に利用することが可能となり、電力変換における変換効率又は装置全体のエネルギ効率を向上させることができる。
【００１４】
具体的には例えば、前記主スイッチング素子がオフしているときに前記入力電力に基づく電荷を前記並列コンデンサに導く第１ダイオードと、前記並列コンデンサに蓄積された電荷をエネルギ源とする直列共振回路を、共振インダクタとしての前記インダクタと共に形成する共振コンデンサと、前記主スイッチング素子がオフしているときに前記共振コンデンサに蓄積された電荷を前記負荷側に導く第２ダイオードと、を更に備え、前記主スイッチング素子がオンしているときにおいて、前記並列コンデンサに蓄積された電荷が前記共振インダクタを通じて前記共振コンデンサに移動するとともに、該移動による前記共振インダクタの発生エネルギの一部が前記磁気エネルギとして前記共振インダクタと磁気結合する他のインダクタによって取り出される。
【００１５】
より具体的には例えば、前記入力電力及び前記出力電力は、直流電力であって、当該電力変換装置は、前記入力電力を構成する入力電圧を前記出力電力を構成する出力電圧に変換するＤＣ−ＤＣ変換装置であり、前記入力電圧を出力する入力電圧源と前記主スイッチング素子との間に設けられ、前記主スイッチング素子のスイッチング動作の過程において前記入力電力に基づく磁気エネルギの蓄積及び放出を行う主インダクタと、前記入力電圧源と前記負荷との間に設けられ、前記主スイッチング素子のスイッチング動作の過程において自身に順電圧が印加されるときに前記主インダクタの蓄積磁気エネルギに基づく電流を前記負荷側に導く主ダイオードと、前記主スイッチング素子がオフしているときに前記入力電力に基づく電荷を前記並列コンデンサに導く第１ダイオードと、前記並列コンデンサに蓄積された電荷をエネルギ源とする直列共振回路を、共振インダクタとしての前記インダクタと共に形成する共振コンデンサと、前記主スイッチング素子がオフしているときに前記共振コンデンサに蓄積された電荷を前記負荷側に導く第２ダイオードと、を更に備え、前記主スイッチング素子がオンしているときにおいて、前記並列コンデンサに蓄積された電荷が前記共振インダクタを通じて前記共振コンデンサに移動するとともに、該移動による前記共振インダクタの発生エネルギの一部が前記磁気エネルギとして前記共振インダクタと磁気結合する他のインダクタによって取り出される。
【００１６】
また例えば、前記入力電力を発生する入力電圧源と前記負荷との間に設けられ、前記主スイッチング素子のスイッチング動作の過程において自身に順電圧が印加されるときに前記入力電力に基づく電流を前記負荷側に導く主ダイオードと、前記主ダイオードを遮断するにあたり逆電圧を前記主ダイオードに印加する補助回路と、を更に備え、前記補助回路から前記逆電圧を出力させるための電源を前記磁気エネルギに基づいて形成する。
【００１７】
上記のような補助回路を設けることで主ダイオードのリカバリ損失を低減することも可能となり、電力変換の変換効率の向上が図られる。また、リカバリ損失低減用の逆電圧を上記磁気エネルギを用いて生成しているため、逆電圧生成用の電源を別途に設ける必要もない。
【００１８】
また例えば、前記出力電力を構成する出力電圧は直流電圧であり、前記負荷には、前記直流電圧を交流電圧に変換するインバータ回路が含まれ、前記インバータ回路は、前記直流電圧が印加される直列接続された２個１組のスイッチング素子、各スイッチング素子に逆並列接続された還流ダイオード及び各還流ダイオードを遮断するにあたり逆電圧を各還流ダイオードに印加する逆電圧印加回路を有し、前記逆電圧印加回路から前記逆電圧を出力させるための電源を前記磁気エネルギに基づいて形成する。
【００１９】
上記のような逆電圧印加回路を設けることで還流ダイオードのリカバリ損失を低減することも可能となり、当該電力変換装置及びインバータ回路を含む装置全体のエネルギ効率の向上が図られる。また、リカバリ損失低減用の逆電圧を上記磁気エネルギを用いて生成しているため、逆電圧生成用の電源を別途に設ける必要もない。
【００２０】
本発明に係る他の電力変換装置は、直流電圧源からの直流電圧を交流電圧に変換して前記交流電圧を負荷に出力する電力変換装置において、前記直流電圧が印加される直列接続された２個１組のスイッチング素子と、各スイッチング素子に逆並列接続された還流ダイオードと、各還流ダイオードを遮断するにあたり逆電圧を各還流ダイオードに印加する逆電圧印加回路と、各スイッチング素子と前記負荷との間に設けられたインダクタと、を備え、前記逆電圧印加回路は、各スイッチング素子と前記負荷との間に流れる交流電流が前記インダクタを通過することによって発生する磁気エネルギを利用して前記逆電圧を生成することを特徴とする。
【００２１】
上記のような逆電圧印加回路を設けることで還流ダイオードのリカバリ損失を低減することも可能となり、当該電力変換装置の変換効率の向上が図られる。また、リカバリ損失低減用の逆電圧を上記磁気エネルギを用いて生成しているため、逆電圧生成用の電源を別途に設ける必要もない。
【発明の効果】
【００２２】
本発明によれば、簡素な構成で変換効率又はエネルギ効率の向上に寄与する電力変換装置を提供することが可能となる。
【００２３】
本発明の意義ないし効果は、以下に示す実施の形態の説明により更に明らかとなろう。ただし、以下の実施の形態は、あくまでも本発明の一つの実施形態であって、本発明ないし各構成要件の用語の意義は、以下の実施の形態に記載されたものに制限されるものではない。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態に係るＤＣ−ＤＣ変換回路及びその周辺回路の回路図である。
【図２】図１のＤＣ−ＤＣ変換回路に対する入力電圧源を形成するための構成を示す図である。
【図３】本発明の第１実施形態に係る回路動作を説明するためのタイミングチャートである。
【図４】本発明の第２実施形態に係るＤＣ−ＤＣ変換回路及びその周辺回路の回路図である。
【図５】本発明の第２実施形態に係る回路動作を説明するためのタイミングチャートである。
【図６】本発明の第３実施形態に係るＤＣ−ＤＣ変換回路及びその周辺回路の回路図である。
【図７】本発明の第３実施形態に係る回路動作を説明するためのタイミングチャートである。
【図８】本発明の第４実施形態に係るＤＣ−ＤＣ変換回路及びその周辺回路の回路図である。
【図９】本発明の第４実施形態に係る回路動作を説明するためのタイミングチャートである。
【図１０】本発明の第６実施形態に係るインバータ回路及びその周辺回路の回路図である。
【図１１】本発明の第７実施形態に係り、インバータ回路内の還流ダイオードに付随する補助回路の回路図である。
【図１２】本発明の第８実施形態に係り、インバータ回路内の還流ダイオードに付随する補助回路の回路図である。
【図１３】図１２の補助回路の変形例を示す図である。
【図１４】従来技術に係り、基本的な昇圧型ＤＣ−ＤＣ変換回路の回路図である。
【図１５】従来技術に係り、ロスレス共振スナバ回路が付加されたＤＣ−ＤＣ変換回路の回路図である。
【図１６】従来技術に係り、ダイオードの逆回復の様子を示す図である。
【図１７】従来技術に係り、還流ダイオードに対する逆電圧印加回路の等価回路図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。
【００２６】
以下では、電力の形態の変換を行う電力変換装置又は電力変換回路の例として、ＤＣ−ＤＣ変換回路及びインバータ回路を説明する。以下に例示されるＤＣ−ＤＣ変換回路は、直流の入力電圧Ｖｉｎを、該入力電圧Ｖｉｎの電圧値とは異なる電圧値を有する直流の出力電圧Ｖｏに変換する。換言すれば、入力電圧Ｖｉｎによる直流の入力電力を出力電圧Ｖｏによる直流の出力電力に変換する。以下では、昇圧型のＤＣ−ＤＣ変換回路を例示する。従って、入力電圧Ｖｉｎよりも出力電圧Ｖｏの方が大きい。以下に例示されるインバータ回路は、直流電力を交流電力に変換する。即ち、電力の形態を直流から交流に変換する。
【００２７】
以下に第１〜第８実施形態を説明するが、矛盾なき限り、或る実施形態の説明において述べた事項を他の実施形態に適用することもできるし、２以上の実施形態を組み合わせることもできる。この適用又は組み合わせの際、同一名称部位間の符号の相違は、適宜、無視される。例えば、この適用又は組み合わせの際、第１及び第２実施形態におけるＤＣ−ＤＣ変換回路の符号である“１１”と“２１”との相違は、適宜、無視される（図１及び図４参照）。
【００２８】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、第１実施形態に係るＤＣ−ＤＣ変換回路及びその周辺回路の回路図である。本実施形態及び後述の第２〜第４実施形態に係るＤＣ−ＤＣ変換回路において、入力電圧Ｖｉｎは直流電圧源ＶＳ１から出力される直流電圧であり、出力電圧Ｖｏは負荷ＬＤ１に印加されるべき直流電圧である。直流電圧源ＶＳ１は、例えば図２に示す如く、ＤＣ−ＤＣ変換回路を含む装置に設けられたＡＣプラグを介して供給される商用交流電圧を、整流回路を用いて直流に変換することで生成される。
【００２９】
第１実施形態に係るＤＣ−ＤＣ変換回路を符号１１によって参照する。ＤＣ−ＤＣ変換回路１１は、符号Ｌｓｕ、ＳＷ１、Ｄｓ、Ｃｓ、Ｌｒ１、Ｄｒ、Ｃｒ、Ｄ１、Ｄ２及びＣＴＬAによって参照される各部位を含む回路である。但し、ＤＣ−ＤＣ変換回路１１に、図１に示される他の部位（例えば直流電圧源ＶＳ１）が更に含まれていると考えることも可能である。図１には、ＤＣ−ＤＣ変換回路１１の関連回路１２も示されている。関連回路１２は、符号Ｌｒ２、Ｄ３〜Ｄ６、Ｃ２、ＶＳ２、ＬＤ２によって参照される各部位を含む回路である。
【００３０】
ＤＣ−ＤＣ変換回路１１及び関連回路１２の回路構成を詳説する。直流電圧源ＶＳ１の負出力端子は基準電位点ＧＮＤに接続されている。基準電位点ＧＮＤの電位を基準として直流電圧源ＶＳ１の負出力端子及び正出力端子間に正の電圧が入力電圧Ｖｉｎとして印加される。昇圧用インダクタ（主インダクタ）Ｌｓｕの一端は直流電圧源ＶＳ１の正出力端子に接続され、昇圧用インダクタＬｓｕの他端は主ダイオードＤ１のアノード及び主スイッチング素子ＳＷ１の第１導通端子に共通接続され、主スイッチング素子ＳＷ１の第２導通端子は基準電位点ＧＮＤに接続されている。主ダイオードＤ１のカソードと基準電位点ＧＮＤとの間の電圧が出力電圧Ｖｏとして負荷ＬＤ１に供給される。負荷ＬＤ１は、出力電圧Ｖｏを駆動源として駆動する任意の負荷である。
【００３１】
本実施形態及び後述の各実施形態において、主スイッチング素子ＳＷ１を含む任意のスイッチング素子は、第１及び第２導通端子と制御端子を有し、制御端子に印加された信号に応じて、第１及び第２導通端子間を導通させる或いは非導通とする。主スイッチング素子ＳＷ１を含む任意のスイッチング素子において、第１及び第２導通端子間を導通させる信号をオン信号と呼び、第１及び第２導通端子間を非導通とする信号をオフ信号と呼ぶ。主スイッチング素子ＳＷ１を含む任意のスイッチング素子において、第１及び第２導通端子間が導通している状態をオン状態又は単にオンと表現し、第１及び第２導通端子間が非導通となっている状態をオフ状態又は単にオフと表現する。
【００３２】
主スイッチング素子ＳＷ１は、例えば、電界効果トランジスタやバイポーラトランジスタによって形成される（後述の他のスイッチング素子も同様）。例えば、主スイッチング素子ＳＷ１が電界効果トランジスタである場合、主スイッチング素子ＳＷ１において、第１及び第２導通端子は夫々ドレイン端子及びソース端子であるか或いはソース端子又はドレイン端子であり、制御端子はゲート端子である。
【００３３】
制御回路ＣＴＬAは、主スイッチング素子ＳＷ１の制御端子にスイッチング信号としてのオン信号及びオフ信号を交互に供給して主スイッチング素子ＳＷ１をオン／オフさせることにより入力電圧Ｖｉｎを出力電圧Ｖｏに変換する。即ち、主スイッチング素子ＳＷ１をスイッチング動作させることにより入力電圧Ｖｉｎによる直流入力電力を出力電圧Ｖｏによる直流出力電力に変換する。
【００３４】
スナバダイオード（第１ダイオード）Ｄｓ、スナバコンデンサ（並列コンデンサ）Ｃｓ、共振インダクタＬｒ１、共振コンデンサＣｒ、ダイオードＤｒ及びダイオード（第２ダイオード）Ｄ２を含む回路は、いわゆるロスレス共振スナバ回路を形成する。ロスレス共振スナバ回路は、主スイッチング素子ＳＷ１におけるオフ損失を低減する効果をもたらす。
【００３５】
スナバダイオードＤｓにおいて、アノードは昇圧用インダクタＬｓｕと主スイッチング素子ＳＷ１の第１導通端子との接続点に接続され、カソードはスナバコンデンサＣｓの一方の電極と共振インダクタＬｒ１の一端に共通接続されている。スナバコンデンサＣｓの他方の電極は基準電位点ＧＮＤに接続され、共振インダクタＬｒ１の他端はダイオードＤｒのアノードに接続されている。ダイオードＤｒのカソードは、ダイオードＤ２のアノードと共振コンデンサＣｒの一方の電極に共通接続されている。共振コンデンサＣｒの他方の電極は、主ダイオードＤ１のアノードに接続されている。主ダイオードＤ１及びダイオードＤ２のカソードはコンデンサＣ１の一方の電極に共通接続され、コンデンサＣ１の他方の電極は基準電位点ＧＮＤに接続されている。コンデンサＣ１の両極間電圧が出力電圧Ｖｏである。
【００３６】
結合インダクタ（他のインダクタ）Ｌｒ２は共振インダクタＬｒ１と磁気的に結合しており、共振インダクタＬｒ１及び結合インダクタＬｒ２から成る磁気回路はトランスを形成する。共振インダクタＬｒ１と結合インダクタＬｒ２との磁気的な結合形式はフォワード型である。即ち、共振インダクタＬｒ１に電流が流れている時に、共振インダクタＬｒ１から結合インダクタＬｒ２へエネルギが送られる。
【００３７】
結合インダクタＬｒ２の一端は、ダイオードＤ４のアノード、コンデンサＣ２の一方の電極及び直流電圧源ＶＳ２の負出力端子に共通接続されており、結合インダクタＬｒ２の他端は、ダイオードＤ３のアノードに接続されている。ダイオードＤ３のカソードは、ダイオードＤ４のカソード、コンデンサＣ２の他方の電極及びダイオードＤ５のアノードに共通接続されている。ダイオードＤ５及びＤ６のカソードは共通接続され、直流電圧源ＶＳ２の正出力端子はダイオードＤ６のアノードに接続されている。直流電圧源ＶＳ２の負出力端子の電位を基準とする、直流電圧源ＶＳ２の負出力端子とダイオードＤ６のカソードとの間の電圧が、負荷ＬＤ２に印加され、その電圧を駆動電圧として負荷ＬＤ２は駆動する。
【００３８】
直流電圧源ＶＳ２は、負荷ＬＤ１と異なる負荷ＬＤ２の駆動用電源であり、負荷ＬＤ２は、ＤＣ−ＤＣ変換回路１１を含む装置内の任意の負荷である。例えば、該装置に、液晶ディスプレイ等からなる表示部が存在する場合は、直流電圧源ＶＳ２を該表示部の駆動用電源として用いることもできる。直流電圧源ＶＳ２は、ＤＣ−ＤＣ変換回路１１を駆動するために必要な電源であってもよい。ＤＣ−ＤＣ変換回路１１を駆動するために必要な電源とは、例えば、制御回路ＣＴＬAの駆動用電源、又は、主スイッチング素子ＳＷ１のドライブ回路用の電源である（この場合、負荷ＬＤ２は制御回路ＣＴＬA又は主スイッチング素子ＳＷ１のドライブ回路である）。
【００３９】
次に、図３を参照して、上述のように構成されるＤＣ−ＤＣ変換回路１１及び関連回路１２の動作を説明する。この動作は、第１〜第３の期間である期間ＰA1〜ＰA3の動作に大別される。期間ＰA1、ＰA2及びＰA3は連続する期間であり、期間ＰA1における動作の後、期間ＰA2における動作が行われ、期間ＰA2における動作の後、期間ＰA3における動作が行われる。そして、期間ＰA1、ＰA2及びＰA3を結合した単位期間の動作が繰り返し実行される。従って、ある単位期間中の期間ＰA3における動作の後、続けて、次の単位期間中の期間ＰA1における動作が行われる。主スイッチング素子ＳＷ１は、制御回路ＣＴＬAの制御の下、期間ＰA1及びＰA2ではオンとされ、期間ＰA3ではオフとされる。
【００４０】
図３のタイミングチャートにおいて、右方向が時間の進行方向に対応し、実線２１１、２１２、２１３、２１４及び２１５は、夫々、主スイッチング素子ＳＷ１の状態、主スイッチング素子ＳＷ１に流れる電流（主スイッチング素子ＳＷ１の第１及び第２導通端子間の電流）ＩSW1、主ダイオードＤ１に流れる電流ＩD1、共振インダクタＬｒ１に流れる電流ＩLr1及び結合インダクタＬｒ２に流れる電流ＩLr2を表している。
【００４１】
期間ＰA3の終了時点における状態、即ち、主ダイオードＤ１に電流が流れ且つスナバコンデンサＣｓに電荷が蓄積されている状態を初期状態と捉えて、初期状態以降の回路動作を説明する。尚、以下の説明では、記述の簡略化、符号のみの表記によって、その符号に対応する部位を表すこともある（後述の他の実施形態においても同様）。即ち、例えば、以下の説明において、単に「ＳＷ１」と記した場合、それは主スイッチング素子ＳＷ１を表す。
【００４２】
［期間ＰA1］
期間ＰA1において、主スイッチング素子ＳＷ１がオンとなると、ＶＳ１、Ｌｓｕ及びＳＷ１を経由するループ状回路に入力電圧Ｖｉｎに基づく電流が流れ、これによって昇圧用インダクタＬｓｕに磁気エネルギ（磁気的なエネルギ）が蓄積される。これと同時に、期間ＰA1では、スナバコンデンサＣｓの蓄積電荷の放出が行われる。スナバコンデンサＣｓの蓄積電荷の放出による電流は、Ｌｒ１、Ｄｒ、Ｃｒ及びＳＷ１を経由してＣｓに戻るループ状回路を流れるため、期間ＰA1においてスナバコンデンサＣｓの蓄積電荷は共振コンデンサＣｒに移動する。
【００４３】
この際、共振インダクタＬｒ１とフォワード型で磁気結合した結合インダクタＬｒ２にも電流が流れる。即ち、共振インダクタＬｒ１に電流が流れることで共振インダクタＬｒ１に発生した磁気エネルギの一部が結合インダクタＬｒ２に伝達され、結合インダクタＬｒ２にて受け取られた磁気エネルギに応じた電荷が主としてダイオードＤ３を介してコンデンサＣ２に蓄積される。ＣｓからＬｒ１を経由してＤｒに向かう方向に正の電荷が流れた時にＬｒ２からＤ３を経由してＣ２に向かう正の電荷が流れるように、結合インダクタＬｒ２は設けられている。
【００４４】
コンデンサＣ２の蓄積電荷は、コンデンサＣ２の両極間電圧が直流電圧源ＶＳ２の出力電圧よりも大きくなった時に、補助的な電源として負荷ＬＤ２に供給される（Ｄ５及びＤ６の順電圧を無視）。
【００４５】
尚、ＳＷ１がオンとなっている期間ＰA1及びＰA2においては、Ｄ１に逆電圧が継続的に印加されているため、Ｄ１は遮断されている（即ち、Ｄ１に電流は流れていない）
【００４６】
また、電源とインダクタとコンデンサとを直列接続することによって形成された回路は、一般に、直列共振回路とも呼ばれる。Ｃｓの蓄積電荷が放出されている期間ＰA1においては、Ｃｓを電源（エネルギ源）とみなすことができると共に、Ｃｓ、Ｌｒ１及びＣｒを直列接続した回路（ＣｓからＬｒ１、Ｄｒ、Ｃｒ及びＳＷ１を経由してＣｓに戻るループ状回路）を直列共振回路とみなすことができる。
【００４７】
［期間ＰA2］
期間ＰA1から期間ＰA2へ移り変わるタイミングにおいて、ＣｓからＣｒへの電荷の移動が終了する。但し、期間ＰA2においても、ＶＳ１、Ｌｓｕ及びＳＷ１を経由するループ状回路に入力電圧Ｖｉｎに基づく電流が流れるため、引き続き昇圧用インダクタＬｓｕに磁気エネルギが蓄積される。
【００４８】
［期間ＰA3］
期間ＰA3においてＳＷ１がオフとされると、昇圧用インダクタＬｓｕに蓄積された磁気エネルギによって主ダイオードＤ１に順電圧が加わって、昇圧用インダクタＬｓｕの蓄積磁気エネルギがＤ１を介して負荷ＬＤ１（及びコンデンサＣ１）に放出される。即ち、ＬｓｕからＤ１、ＬＤ１（又はＣ１）及びＶＳ１を経由してＬｓｕを戻る経路にて、Ｌｓｕの蓄積磁気エネルギに基づく電流が負荷側に流れる。この際、まず、Ｃｒの蓄積電荷がダイオードＤ２を介して負荷ＬＤ１に供給され、その供給が終わった後にＤ１が導通してＬｓｕの蓄積磁気エネルギに基づく電流が負荷ＬＤ１に供給される。また、期間ＰA3では、ＶＳ１からの電荷がＬｓｕ及びＤｓを介してＣｓに供給され、再びＣｓに電荷が蓄積される。
【００４９】
仮にスナバコンデンサＣｓがなければ、ＳＷ１がターンオフ時（ＳＷ１の状態がオン状態からオフ状態に遷移する時）において、ＳＷ１の第１及び第２導通端子間電圧ＶSW1が相当に大きくなってＳＷ１のオフ損失が比較的大きくなる。しかしながら、本実施形態ではＳＷ１に並列接続されたＣｓが存在しているため、ＳＷ１がターンオフ時にＬｓｕ及びＤｓを介してＣｓが充電される。結果、ＳＷ１のターンオフ時において、電圧ＶSW1が緩やかに立ち上がって所謂ソフトスイッチング動作が実現されるため、図１４に示すようなＤＣ−ＤＣ変換回路と比べてＳＷ１のオフ損失が低減される。
【００５０】
上述のように本実施形態では、ＤＣ-ＤＣ変換回路１１に、主スイッチング素子ＳＷ１のスイッチング動作の過程において入力電圧（入力電力）に基づく電荷の蓄積及び放出を行うスナバコンデンサＣｓと、共振インダクタＬｒ１及び共振コンデンサＣｒと、を含む直列共振回路を設けておく。そして、スナバコンデンサＣｓの電荷の放出によるエネルギを、共振インダクタＬｒ１及び結合インダクタＬｒ２にて磁気エネルギとして取り出して、取り出したエネルギを他の電源に利用する。これにより、回路動作で生じるエネルギを有効に利用することが可能となり、回路全体のエネルギ効率を向上させることができる。また、スナバコンデンサＣｓの働きによりＳＷ１のオフ損失が低減される。
【００５１】
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。図４は、第２実施形態に係るＤＣ−ＤＣ変換回路及びその周辺回路の回路図である。第１実施形態では、ＤＣ−ＤＣ変換回路内の共振インダクタと関連回路内の結合インダクタをフォワード型にて結合しているが、第２実施形態では、それらをフライバック型にて結合している。
【００５２】
第２実施形態に係るＤＣ−ＤＣ変換回路を符号２１によって参照し、第２実施形態に係る関連回路を符号２２によって参照する。ＤＣ−ＤＣ変換回路２１は、符号Ｌｓｕ、ＳＷ１、ＳＷ２、Ｄｓ、Ｃｓ、Ｌｒ１、Ｄｒ、Ｃｒ、Ｄ１、Ｄ２及びＣＴＬBによって参照される各部位を含む回路である。但し、ＤＣ−ＤＣ変換回路２１に、図４に示される他の部位（例えば直流電圧源ＶＳ１）が更に含まれていると考えることも可能である。関連回路２２は、符号Ｌｒ２、Ｄ３、Ｄ５、Ｄ６、Ｃ２、ＶＳ２、ＬＤ２によって参照される各部位を含む回路である。
【００５３】
図４のＤＣ−ＤＣ変換回路２１は、図１のＤＣ−ＤＣ変換回路１１と類似している。ＤＣ−ＤＣ変換回路２１において、スナバコンデンサＣｓの両電極の内のＤｓに接続されていない側の電極と基準電位点ＧＮＤとの間にスイッチング素子ＳＷ２が挿入されている点、及び、ＤＣ−ＤＣ変換回路２１には制御回路ＣＴＬAの代わりに制御回路ＣＴＬBが設けられている点を除き、ＤＣ−ＤＣ変換回路２１の回路構成はＤＣ−ＤＣ変換回路１１のそれと同様である。
【００５４】
ＤＣ−ＤＣ変換回路２１において、スナバコンデンサＣｓの両電極の内のＤｓに接続されていない側の電極は、スイッチング素子ＳＷ２の第１導通端子に接続され、スイッチング素子ＳＷ２の第２導通端子は基準電位点ＧＮＤに接続されている。
【００５５】
制御回路ＣＴＬBは、第１実施形態に係る制御回路ＣＴＬAと同様の機能を有する。即ち、制御回路ＣＴＬBは、主スイッチング素子ＳＷ１の制御端子にスイッチング信号としてのオン信号及びオフ信号を交互に供給して主スイッチング素子ＳＷ１をオン／オフさせることにより入力電圧Ｖｉｎを出力電圧Ｖｏに変換する。加えて、制御回路ＣＴＬBは、スイッチング素子ＳＷ２の制御端子にもスイッチング信号としてのオン信号及びオフ信号を供給する（供給方法は後に詳説される）。
【００５６】
図４の関連回路２２は、図１の関連回路１２と類似している。関連回路２２においてもＬｒ１とＬｒ２が磁気的に結合しているが、それらの磁気的な結合形式がフライバック型である点、及び、関連回路１２には設けられていたダイオードＤ４が関連回路２２では削除されている点を除き、関連回路２２の回路構成は関連回路１２のそれと同様である。第２実施形態では、Ｌｒ１とＬｒ２との結合形式がフライバック型であるため、Ｌｒ１に電流が流れた後でＬｒ１に流れる電流が遮断されている時に、Ｌｒ１からＬｒ２へエネルギが送られる。
【００５７】
第１実施形態で述べたように、直流電圧源ＶＳ２は、負荷ＬＤ１と異なる負荷ＬＤ２の駆動用電源であり、負荷ＬＤ２は、ＤＣ−ＤＣ変換回路２１を含む装置内の任意の負荷である。直流電圧源ＶＳ２は、ＤＣ−ＤＣ変換回路２１を駆動するために必要な電源、即ち例えば、制御回路ＣＴＬBの駆動用電源、又は、ＳＷ１及びＳＷ２のドライブ回路用の電源であってもよい。
【００５８】
図５を参照して、上述のように構成されるＤＣ−ＤＣ変換回路２１及び関連回路２２の動作を説明する。この動作は、第１〜第３の期間である期間ＰB1〜ＰB3の動作に大別される。期間ＰB1、ＰB2及びＰB3は連続する期間であり、期間ＰB1における動作の後、期間ＰB2における動作が行われ、期間ＰB2における動作の後、期間ＰB3における動作が行われる。そして、期間ＰB1、ＰB2及びＰB3を結合した単位期間の動作が繰り返し実行される。従って、ある単位期間中の期間ＰB3における動作の後、続けて、次の単位期間中の期間ＰB1における動作が行われる。主スイッチング素子ＳＷ１は、制御回路ＣＴＬBの制御の下、期間ＰB1及びＰB2ではオンとされ、期間ＰB3ではオフとされる。スイッチング素子ＳＷ２は、制御回路ＣＴＬBの制御の下、期間ＰB1及びＰB3ではオンとされ、期間ＰB2ではオフとされる。
【００５９】
図５のタイミングチャートにおいて、右方向が時間の進行方向に対応し、実線２２１、２２２、２２３、２２４及び２２５は、夫々、主スイッチング素子ＳＷ１の状態、スイッチング素子ＳＷ２の状態、主スイッチング素子ＳＷ１に流れる電流ＩSW1、主ダイオードＤ１に流れる電流ＩD1及び共振インダクタＬｒ１に流れる電流ＩLr1を表している。
【００６０】
期間ＰB3の終了時点における状態、即ち、主ダイオードＤ１に電流が流れ且つスナバコンデンサＣｓに電荷が蓄積されている状態を初期状態と捉えて、初期状態以降の回路動作を説明する。
【００６１】
［期間ＰB1］
期間ＰB1において、主スイッチング素子ＳＷ１がオンとなると、ＶＳ１、Ｌｓｕ及びＳＷ１を経由するループ状回路に入力電圧Ｖｉｎに基づく電流が流れ、これによって昇圧用インダクタＬｓｕに磁気エネルギ（磁気的なエネルギ）が蓄積される。これと同時に、期間ＰB1では、スナバコンデンサＣｓの蓄積電荷の放出が行われる。スナバコンデンサＣｓの蓄積電荷の放出による電流は、Ｌｒ１、Ｄｒ、Ｃｒ及びＳＷ１を経由してＣｓに戻るループ状回路を流れるため、期間ＰB1においてスナバコンデンサＣｓの蓄積電荷は共振コンデンサＣｒに移動する。
【００６２】
この際、Ｌｒ１に流れる電流に応じた電圧がＬｒ２の両端間が発生するが、この電圧はＤ３に逆電圧を与える極性の電圧であるため、期間ＰB1において、Ｌｒ２には電流が流れない。従って、スナバコンデンサＣｓの蓄積電荷の放出による電流が共振インダクタＬｒ１を流れることによって生じた磁気エネルギは、期間ＰB1において、共振インダクタＬｒ１に蓄積される。
【００６３】
［期間ＰB2］
期間ＰB1中において共振インダクタＬｒ１にはスナバコンデンサＣｓの蓄積電荷の放出による電流が流れているが、期間ＰB1から期間ＰB2へ移り変わる際、Ｌｒ１に電流を流している状態でＳＷ２をオンからオフに切り替える。これにより、共振インダクタＬｒ１の電流が遮断されるため、期間ＰB1中においてＬｒ１に蓄積された磁気エネルギの一部が、期間ＰB2において結合インダクタＬｒ２に伝達され、結合インダクタＬｒ２にて受け取られた磁気エネルギに応じた電荷がダイオードＤ３を介してコンデンサＣ２に蓄積される。
【００６４】
第１実施形態で述べたように、コンデンサＣ２の蓄積電荷は、コンデンサＣ２の両極間電圧が直流電圧源ＶＳ２の出力電圧よりも大きくなった時に、補助的な電源として負荷ＬＤ２に供給される（Ｄ５及びＤ６の順電圧を無視）。尚、ＳＷ１がオンとなっている期間ＰB1及びＰB2においては、Ｄ１に逆電圧が継続的に印加されているため、Ｄ１は遮断されている（即ち、Ｄ１に電流は流れていない）
【００６５】
［期間ＰB3］
期間ＰB3では、ＳＷ２がオン、ＳＷ１がオフとされる。尚、ＳＷ２の状態をオフからオンに切り替えた後で、ＳＷ１の状態をオンからオフに切り替えるようにしてもよい。
【００６６】
期間ＰB3においてＳＷ１がオフとされると、昇圧用インダクタＬｓｕに蓄積された磁気エネルギによって主ダイオードＤ１に順電圧が加わって、昇圧用インダクタＬｓｕの蓄積磁気エネルギがＤ１を介して負荷ＬＤ１（及びコンデンサＣ１）に放出される。即ち、ＬｓｕからＤ１、ＬＤ１（又はＣ１）及びＶＳ１を経由してＬｓｕを戻る経路にて、Ｌｓｕの蓄積磁気エネルギに基づく電流が負荷側に流れる。この際、まず、Ｃｒの蓄積電荷がダイオードＤ２を介して負荷ＬＤ１に供給され、その供給が終わった後にＤ１が導通してＬｓｕの蓄積磁気エネルギに基づく電流が負荷ＬＤ１に供給される。また、期間ＰB3では、ＶＳ１からの電荷がＬｓｕ及びＤｓを介してＣｓに供給され、再びＣｓに電荷が蓄積される。尚、第１実施形態と同様、Ｃｓの存在により、ＳＷ１のターンオフ時において、ＳＷ１の第１及び第２導通端子間電圧ＶSW1が緩やかに立ち上がって所謂ソフトスイッチング動作が実現される。
【００６７】
第２実施形態の回路によっても、第１実施形態と同様の効果が得られる。
【００６８】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。図６は、第３実施形態に係るＤＣ−ＤＣ変換回路及びその周辺回路の回路図である。第３実施形態では、ＤＣ−ＤＣ変換回路内の共振インダクタを用いて取り出したエネルギを、主ダイオードのリカバリ損失を低減するための回路に必要な電源として利用する。
【００６９】
第３実施形態に係るＤＣ−ＤＣ変換回路を符号３１によって参照する。図６において、符号３２は、主ダイオードＤ１のリカバリ損失を低減するための補助回路を表す。補助回路３２は、符号Ｌｒ２、Ｄ３、Ｄ４、Ｃ２、ＳＷ３及びＤ７によって参照される各部位を含む回路である。
【００７０】
ＤＣ−ＤＣ変換回路３１は、符号Ｌｓｕ、ＳＷ１、Ｄｓ、Ｃｓ、Ｌｒ１、Ｄｒ、Ｃｒ、Ｄ１、Ｄ２及びＣＴＬCによって参照される各部位を含むと共に補助回路３２をも含む回路である。但し、補助回路３２が、ＤＣ−ＤＣ変換回路３１の外部に設けられた回路であると考えることも可能である。また、ＤＣ−ＤＣ変換回路３１に、図６に示される他の部位（例えば直流電圧源ＶＳ１）が更に含まれていると考えることも可能である。
【００７１】
ＤＣ−ＤＣ変換回路３１において、符号ＶＳ１、Ｌｓｕ、ＳＷ１、Ｄｓ、Ｃｓ、Ｌｒ１、Ｄｒ、Ｃｒ、Ｄ１、Ｄ２、Ｃ１及びＬＤ１によって参照される各部位の接続関係、並びに、符号Ｌｒ２、Ｄ３、Ｄ４及びＣ２によって参照される各部位の接続関係は、第１実施形態で説明したものと同じである。また、第１実施形態と同様、ＤＣ−ＤＣ変換回路３１では、Ｌｒ１とＬｒ２がフォワード型にて磁気結合されている。
【００７２】
ＤＣ−ＤＣ変換回路３１において、コンデンサＣ２とダイオードＤ４のアノードとの接続点は、主ダイオードＤ１のアノードと共振コンデンサＣｒとの接続点に接続されており、コンデンサＣ２とダイオードＤ４のカソードとの接続点は、スイッチング素子ＳＷ３の第１導通端子に接続されている。スイッチング素子ＳＷ３の第２導通端子はダイオードＤ７のアノードに接続され、ダイオードＤ７のカソードはＤ１及びＤ２のカソードに共通接続されている。
【００７３】
制御回路ＣＴＬCは、第１実施形態に係る制御回路ＣＴＬAと同様の機能を有する。即ち、制御回路ＣＴＬCは、主スイッチング素子ＳＷ１の制御端子にスイッチング信号としてのオン信号及びオフ信号を交互に供給して主スイッチング素子ＳＷ１をオン／オフさせることにより入力電圧Ｖｉｎを出力電圧Ｖｏに変換する。加えて、制御回路ＣＴＬCは、スイッチング素子ＳＷ３の制御端子にもスイッチング信号としてのオン信号及びオフ信号を供給する（供給方法は後に詳説される）。
【００７４】
図７を参照して、上述のように構成されるＤＣ−ＤＣ変換回路３１の動作を説明する。この動作は、第１〜第５の期間である期間ＰC1〜ＰC5の動作に大別される。期間ＰC1〜ＰC5は連続する期間であり、期間ＰCiにおける動作の後、期間ＰC(i+1)における動作が行われる（ここで、ｉは１、２、３又は４）。そして、期間ＰC1〜ＰC5を結合した単位期間の動作が繰り返し実行される。従って、ある単位期間中の期間ＰC5における動作の後、続けて、次の単位期間中の期間ＰC1における動作が行われる。主スイッチング素子ＳＷ１は、制御回路ＣＴＬCの制御の下、期間ＰC1及びＰC2ではオンとされ、期間ＰC3〜ＰC5ではオフとされる。スイッチング素子ＳＷ３は、制御回路ＣＴＬCの制御の下、期間ＰC1、ＰC4及びＰC5ではオンとされ、期間ＰC2及びＰC3ではオフとされる。
【００７５】
図７のタイミングチャートにおいて、右方向が時間の進行方向に対応し、実線２３１、２３２、２３３、２３４、２３５及び２３６は、夫々、主スイッチング素子ＳＷ１の状態、スイッチング素子ＳＷ３の状態、主スイッチング素子ＳＷ１に流れる電流ＩSW1、主ダイオードＤ１に流れる電流ＩD1、共振インダクタＬｒ１に流れる電流ＩLr1及びスイッチング素子ＳＷ３に流れる電流ＩSW3を表している。
【００７６】
期間ＰC5の終了時点における状態を初期状態と捉えて、初期状態以降の回路動作を説明する。初期状態では、スナバコンデンサＣｓに電荷が蓄積されている。
【００７７】
［期間ＰC1］
期間ＰC1〜ＰC3における回路動作は、第１実施形態の期間ＰA1〜ＰA3における回路動作と同様である。即ち、期間ＰC1において、主スイッチング素子ＳＷ１がオンとなると、ＶＳ１、Ｌｓｕ及びＳＷ１を経由するループ状回路に入力電圧Ｖｉｎに基づく電流が流れ、これによって昇圧用インダクタＬｓｕに磁気エネルギ（磁気的なエネルギ）が蓄積される。これと同時に、期間ＰC1では、スナバコンデンサＣｓの蓄積電荷の放出が行われる。スナバコンデンサＣｓの蓄積電荷の放出による電流は、Ｌｒ１、Ｄｒ、Ｃｒ及びＳＷ１を経由してＣｓに戻るループ状回路を流れるため、期間ＰC1においてスナバコンデンサＣｓの蓄積電荷は共振コンデンサＣｒに移動する。
【００７８】
この際、共振インダクタＬｒ１とフォワード型で磁気結合した結合インダクタＬｒ２にも電流が流れる。即ち、共振インダクタＬｒ１に電流が流れることで共振インダクタＬｒ１に発生した磁気エネルギの一部が結合インダクタＬｒ２に伝達され、結合インダクタＬｒ２にて受け取られた磁気エネルギに応じた電荷が主としてダイオードＤ３を介してコンデンサＣ２に蓄積される。ＣｓからＬｒ１を経由してＤｒに向かう方向に正の電荷が流れた時にＬｒ２からＤ３を経由してＣ２に向かう正の電荷が流れるように、結合インダクタＬｒ２は設けられている。尚、ＳＷ１がオンとなっている期間ＰC1及びＰC2においては、Ｄ１に逆電圧が継続的に印加されているため、Ｄ１は遮断されている（即ち、Ｄ１に電流は流れていない）。
【００７９】
［期間ＰC2］
期間ＰC1から期間ＰC2へ移り変わるタイミングにおいて、ＣｓからＣｒへの電荷の移動が終了する。但し、期間ＰC2においても、ＶＳ１、Ｌｓｕ及びＳＷ１を経由するループ状回路に入力電圧Ｖｉｎに基づく電流が流れるため、引き続き昇圧用インダクタＬｓｕに磁気エネルギが蓄積される。
【００８０】
［期間ＰC3］
期間ＰC3においてＳＷ１がオフとされると、昇圧用インダクタＬｓｕに蓄積された磁気エネルギによって主ダイオードＤ１に順電圧が加わって、昇圧用インダクタＬｓｕの蓄積磁気エネルギがＤ１を介して負荷ＬＤ１（及びコンデンサＣ１）に放出される。即ち、ＬｓｕからＤ１、ＬＤ１（又はＣ１）及びＶＳ１を経由してＬｓｕを戻る経路にて、Ｌｓｕの蓄積磁気エネルギに基づく電流が負荷側に流れる。この際、まず、Ｃｒの蓄積電荷がダイオードＤ２を介して負荷ＬＤ１に供給され、その供給が終わった後にＤ１が導通してＬｓｕの蓄積磁気エネルギに基づく電流が負荷ＬＤ１に供給される。また、期間ＰC3並びにそれに続く期間ＰC4及びＰC5では、ＶＳ１からの電荷がＬｓｕ及びＤｓを介してＣｓに供給され、再びＣｓに電荷が蓄積される。尚、第１実施形態と同様、Ｃｓの存在により、ＳＷ１のターンオフ時において、ＳＷ１の第１及び第２導通端子間電圧ＶSW1が緩やかに立ち上がって所謂ソフトスイッチング動作が実現される。
【００８１】
［期間ＰC4及びＰC5］
期間ＰC4及びＰC5は、ＳＷ１のターンオン直前に設けられた期間である。期間ＰC4においてＳＷ３がオンとされると、主ダイオードＤ１に順電流が流れている状態で、コンデンサＣ２の蓄積電荷に応じた逆電圧が主ダイオードＤ１に印加され、主ダイオードＤ１の逆回復（リカバリ）が行われる。この逆回復の過程で、Ｄ１にリカバリ電流とも呼ばれる逆電流（即ち、Ｄ１のカソードからアノードに向かう電流）が流れる。期間ＰC4から期間ＰC5への遷移時点は、Ｄ１の逆回復の完了時点を表している。従って、期間ＰC5では、Ｄ１の逆回復が完了しておりＤ１は完全に遮断されている。
【００８２】
電荷の蓄積がなされたコンデンサＣ２は、期間ＰC4及びＰC5において主ダイオードＤ１に逆電圧を印加するための補助電源として機能し、その補助電源の負荷は、主ダイオードＤ１であると考えることができる（後述の第４実施形態においても同様）。
【００８３】
第３実施形態によれば、共振インダクタＬｒ１を用いて取り出したエネルギを利用して、リカバリ損失を低減するための補助回路用の電源を形成することができる。即ち、特許文献１及び２のような方法をＤＣ−ＤＣ変換回路に転用する場合と異なり、補助回路（逆電圧印加回路）用の電源を別途確保する必要がなくなる。このため、別途の電源確保に起因する消費電力増大が抑制される。また、当然、リカバリ損失の低減によってＤＣ−ＤＣ変換回路の変換効率の向上も図られる。
【００８４】
また、補助回路３２が設けられていないＤＣ−ＤＣ変換回路では、ＳＷ１がターンオンするタイミングにおいてＤ１のリカバリ電流がＳＷ１を通るため、ＳＷ１のオン損失が大きくなる。一方、補助回路３２が設けられたＤＣ−ＤＣ変換回路３１では、ＳＷ１がターンオンするタイミング（期間ＰC5から期間ＰC1への遷移タイミング）においてＤ１の逆回復が完了しているため、リカバリ電流がＳＷ１を流れることがない。故に、ＳＷ１のオン損失も低減される。一方で、スナバコンデンサＣｓの働きによりＳＷ１のオフ損失も低減される。即ち、本実施形態によれば、ＳＷ１のオン損失及びオフ損失をともに低減することが可能となる。
【００８５】
尚、補助回路３２の付加によってＤ１のリカバリ損失の低減を図るためには、期間ＰC4においてＤ１に印加される逆電圧は小さい方が良い。ＤＣ−ＤＣ変換回路３１から補助回路３２を削除した回路においては、ＳＷ１のターンオン時に出力電圧Ｖｏと略同じ電圧が逆電圧としてＤ１に印加されるため、補助回路３２の付加によってＤ１のリカバリ損失の低減を図るためには、期間ＰC4におけるコンデンサＣ２の両極間電圧が出力電圧Ｖｏより小さくなるようにＤＣ−ＤＣ変換回路３１を設計すべきである。具体的には例えば、期間ＰC4におけるコンデンサＣ２の両極間電圧が出力電圧Ｖｏより小さくなるように、必要に応じて実験等を介しつつ、Ｌｒ１とＬｒ２の巻数比やＣ２の静電容量などを調整すればよい。
【００８６】
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。図８は、第４実施形態に係るＤＣ−ＤＣ変換回路及びその周辺回路の回路図である。第３実施形態では、ＤＣ−ＤＣ変換回路内の共振インダクタと補助回路内の結合インダクタをフォワード型にて結合しているが、第４実施形態では、それらをフライバック型にて結合している。
【００８７】
第４実施形態に係るＤＣ−ＤＣ変換回路を符号４１によって参照し、第４実施形態に係る補助回路を符号４２によって参照する。補助回路４２は、符号Ｌｒ２、Ｄ３、Ｃ２、ＳＷ３及びＤ７によって参照される各部位を含む回路である。ＤＣ−ＤＣ変換回路４１は、符号Ｌｓｕ、ＳＷ１、ＳＷ２、Ｄｓ、Ｃｓ、Ｌｒ１、Ｄｒ、Ｃｒ、Ｄ１、Ｄ２及びＣＴＬDによって参照される各部位を含むと共に補助回路４２をも含む回路である。但し、補助回路４２が、ＤＣ−ＤＣ変換回路４１の外部に設けられた回路であると考えることも可能である。また、ＤＣ−ＤＣ変換回路４１に、図８に示される他の部位（例えば直流電圧源ＶＳ１）が更に含まれていると考えることも可能である。
【００８８】
図８の補助回路４２は、図６の補助回路３２と類似している。補助回路４２においてもＬｒ１とＬｒ２が磁気的に結合しているが、それらの磁気的な結合形式がフライバック型である点、及び、補助回路３２には設けられていたダイオードＤ４が補助回路４２では削除されている点を除き、補助回路４２の回路構成は補助回路３２のそれと同様である。第２実施形態と同様、第４実施形態では、Ｌｒ１とＬｒ２との結合形式がフライバック型であるため、Ｌｒ１に電流が流れた後でＬｒ１に流れる電流が遮断されている時に、Ｌｒ１からＬｒ２へエネルギが送られる。
【００８９】
補助回路以外の回路部分においても、図８のＤＣ−ＤＣ変換回路４１は、図６のＤＣ−ＤＣ変換回路３１と類似している。ＤＣ−ＤＣ変換回路４１において、スナバコンデンサＣｓの両電極の内のＤｓに接続されていない側の電極と基準電位点ＧＮＤとの間にスイッチング素子ＳＷ２が挿入されている点、及び、ＤＣ−ＤＣ変換回路４１には制御回路ＣＴＬCの代わりに制御回路ＣＴＬDが設けられている点を除き、ＤＣ−ＤＣ変換回路４１の回路構成はＤＣ−ＤＣ変換回路３１のそれと同様である（但し、補助回路３２及び４２間の相違を除く）。
【００９０】
ＤＣ−ＤＣ変換回路４１において、スナバコンデンサＣｓの両電極の内のＤｓに接続されていない側の電極は、スイッチング素子ＳＷ２の第１導通端子に接続され、スイッチング素子ＳＷ２の第２導通端子は基準電位点ＧＮＤに接続されている。また、第３実施形態に係るＤＣ−ＤＣ変換回路３１と同様、図８のＤＣ−ＤＣ変換回路４１において、Ｌｒ２とＣ２との接続点はＤ１のアノードに接続され、Ｄ１及びＤ７のカソードは共通接続されている。
【００９１】
制御回路ＣＴＬDは、第１実施形態に係る制御回路ＣＴＬAと同様の機能を有する。即ち、制御回路ＣＴＬDは、主スイッチング素子ＳＷ１の制御端子にスイッチング信号としてのオン信号及びオフ信号を交互に供給して主スイッチング素子ＳＷ１をオン／オフさせることにより入力電圧Ｖｉｎを出力電圧Ｖｏに変換する。加えて、制御回路ＣＴＬDは、スイッチング素子ＳＷ２及びＳＷ３の制御端子にもスイッチング信号としてのオン信号及びオフ信号を供給する（供給方法は後に詳説される）。
【００９２】
図９を参照して、上述のように構成されるＤＣ−ＤＣ変換回路４１の動作を説明する。この動作は、第１〜第６の期間である期間ＰD1〜ＰD6の動作に大別される。期間ＰD1〜ＰD6は連続する期間であり、期間ＰDiにおける動作の後、期間ＰD(i+1)における動作が行われる（ここで、ｉは１、２、３、４又は５）。そして、期間ＰD1〜ＰD6を結合した単位期間の動作が繰り返し実行される。従って、ある単位期間中の期間ＰD6における動作の後、続けて、次の単位期間中の期間ＰD1における動作が行われる。制御回路ＣＴＬDの制御の下、主スイッチング素子ＳＷ１は、期間ＰD1〜ＰD3ではオンとされる一方で期間ＰD4〜ＰD6ではオフとされ、スイッチング素子ＳＷ２は、期間ＰD1及びＰD4〜ＰD6ではオンとされる一方で期間ＰD2及びＰD3ではオフとされ、スイッチング素子ＳＷ３は、期間ＰD1、ＰD2、ＰD5及びＰD6ではオンとされる一方で期間ＰD3及びＰD4ではオフとされる。
【００９３】
図９のタイミングチャートにおいて、右方向が時間の進行方向に対応し、実線２４１、２４２、２４３、２４４、２４５、２４６及び２４７は、夫々、主スイッチング素子ＳＷ１の状態、スイッチング素子ＳＷ２の状態、スイッチング素子ＳＷ３の状態、主スイッチング素子ＳＷ１に流れる電流ＩSW1、主ダイオードＤ１に流れる電流ＩD1、共振インダクタＬｒ１に流れる電流ＩLr1及びスイッチング素子ＳＷ３に流れる電流ＩSW3を表している。
【００９４】
期間ＰD6の終了時点における状態を初期状態と捉えて、初期状態以降の回路動作を説明する。初期状態では、スナバコンデンサＣｓに電荷が蓄積されている。
【００９５】
［期間ＰD1］
期間ＰD1及びＰD2における回路動作は、第２実施形態の期間ＰB1及びＰB2における回路動作と同様である。即ち、期間ＰD1において、主スイッチング素子ＳＷ１がオンとなると、ＶＳ１、Ｌｓｕ及びＳＷ１を経由するループ状回路に入力電圧Ｖｉｎに基づく電流が流れ、これによって昇圧用インダクタＬｓｕに磁気エネルギ（磁気的なエネルギ）が蓄積される。これと同時に、期間ＰD1では、スナバコンデンサＣｓの蓄積電荷の放出が行われる。スナバコンデンサＣｓの蓄積電荷の放出による電流は、Ｌｒ１、Ｄｒ、Ｃｒ及びＳＷ１を経由してＣｓに戻るループ状回路を流れるため、期間ＰD1においてスナバコンデンサＣｓの蓄積電荷は共振コンデンサＣｒに移動する。
【００９６】
この際、Ｌｒ１に流れる電流に応じた電圧がＬｒ２の両端間が発生するが、この電圧はＤ３に逆電圧を与える極性の電圧であるため、期間ＰD1において、Ｌｒ２には電流が流れない。従って、スナバコンデンサＣｓの蓄積電荷の放出による電流が共振インダクタＬｒ１を流れることによって生じた磁気エネルギは、期間ＰD1において、共振インダクタＬｒ１に蓄積される。
【００９７】
［期間ＰD2］
期間ＰD1中において共振インダクタＬｒ１にはスナバコンデンサＣｓの蓄積電荷の放出による電流が流れているが、期間ＰD1から期間ＰD2へ移り変わる際、Ｌｒ１に電流を流している状態でＳＷ２をオンからオフに切り替える。これにより、共振インダクタＬｒ１の電流が遮断されるため、期間ＰD1中においてＬｒ１に蓄積された磁気エネルギの一部が、期間ＰD2において結合インダクタＬｒ２に伝達され、結合インダクタＬｒ２にて受け取られた磁気エネルギに応じた電荷がダイオードＤ３を介してコンデンサＣ２に蓄積される。
【００９８】
［期間ＰD3］
期間ＰD3においてＳＷ３がオフとされるが、これによる回路動作への影響はない。期間ＰD1と同様、期間ＰD2及びＰD3においても、ＶＳ１、Ｌｓｕ及びＳＷ１を経由するループ状回路に入力電圧Ｖｉｎに基づく電流が流れるため、昇圧用インダクタＬｓｕに磁気エネルギ（磁気的なエネルギ）が蓄積される。尚、ＳＷ１がオンとなっている期間ＰD1〜ＰD3においては、Ｄ１に逆電圧が継続的に印加されているため、Ｄ１は遮断されている（即ち、Ｄ１に電流は流れていない）。
【００９９】
［期間ＰD4］
期間ＰD4では、ＳＷ２がオン、ＳＷ１がオフとされる。尚、ＳＷ２の状態をオフからオンに切り替えた後で、ＳＷ１の状態をオンからオフに切り替えるようにしてもよい。
【０１００】
期間ＰD4においてＳＷ１がオフとされると、昇圧用インダクタＬｓｕに蓄積された磁気エネルギによって主ダイオードＤ１に順電圧が加わって、昇圧用インダクタＬｓｕの蓄積磁気エネルギがＤ１を介して負荷ＬＤ１（及びコンデンサＣ１）に放出される。即ち、ＬｓｕからＤ１、ＬＤ１（又はＣ１）及びＶＳ１を経由してＬｓｕを戻る経路にて、Ｌｓｕの蓄積磁気エネルギに基づく電流が負荷側に流れる。この際、まず、Ｃｒの蓄積電荷がダイオードＤ２を介して負荷ＬＤ１に供給され、その供給が終わった後にＤ１が導通してＬｓｕの蓄積磁気エネルギに基づく電流が負荷ＬＤ１に供給される。また、期間ＰD4では、ＶＳ１からの電荷がＬｓｕ及びＤｓを介してＣｓに供給され、再びＣｓに電荷が蓄積される。尚、第１実施形態と同様、Ｃｓの存在により、ＳＷ１のターンオフ時において、ＳＷ１の第１及び第２導通端子間電圧ＶSW1が緩やかに立ち上がって所謂ソフトスイッチング動作が実現される。
【０１０１】
［期間ＰD5及びＰD6］
期間ＰD5及びＰD6は、ＳＷ１のターンオン直前に設けられた期間である。期間ＰD5においてＳＷ３がオンとされると、主ダイオードＤ１に順電流が流れている状態で、コンデンサＣ２の蓄積電荷に応じた逆電圧が主ダイオードＤ１に印加され、主ダイオードＤ１の逆回復（リカバリ）が行われる。この逆回復の過程で、Ｄ１にリカバリ電流とも呼ばれる逆電流（即ち、Ｄ１のカソードからアノードに向かう電流）が流れる。期間ＰD5から期間ＰD6への遷移時点は、Ｄ１の逆回復の完了時点を表している。従って、期間ＰD6では、Ｄ１の逆回復が完了しておりＤ１は完全に遮断されている。
【０１０２】
第４実施形態の回路によっても、第３実施形態と同様の効果が得られる。
【０１０３】
尚、補助回路４２の付加によってＤ１のリカバリ損失の低減を図るためには、期間ＰD5においてＤ１に印加される逆電圧は小さい方が良い。ＤＣ−ＤＣ変換回路４１から補助回路４２を削除した回路においては、ＳＷ１のターンオン時に出力電圧Ｖｏと略同じ電圧が逆電圧としてＤ１に印加されるため、補助回路４２の付加によってＤ１のリカバリ損失の低減を図るためには、期間ＰD5におけるコンデンサＣ２の両極間電圧が出力電圧Ｖｏより小さくなるようにＤＣ−ＤＣ変換回路４１を設計すべきである。具体的には例えば、期間ＰD5におけるコンデンサＣ２の両極間電圧が出力電圧Ｖｏより小さくなるように、必要に応じて実験等を介しつつ、Ｌｒ１とＬｒ２の巻数比やＣ２の静電容量などを調整すればよい。
【０１０４】
＜＜第５実施形態＞＞
上述の第１〜第４実施形態に対する応用例を本発明の第５実施形態として説明する。
【０１０５】
上述した内容と一部重複するが、図１及び図６に対応する第１及び第３実施形態において、Ｌｒ１及びＬｒ２を用いて取り出したエネルギをＳＷ１を駆動するための電源に利用しても良いし、図４及び図８に対応する第２及び第４実施形態において、Ｌｒ１及びＬｒ２を用いて取り出したエネルギをＳＷ１及びＳＷ２を駆動するための電源に利用しても良い。
【０１０６】
また、図６及び図８に対応する第３又は第４実施形態において、Ｌｒ１及びＬｒ２を用いて取り出したエネルギをＳＷ３を駆動するための電源に利用しても良い。この場合、例えば、Ｃ２の両極間電圧をＳＷ３のドライブ回路用の駆動電圧として用いることができる。
【０１０７】
また、第２〜第４実施形態に係る制御回路ＣＴＬB〜ＣＴＬDは、複数のスイッチング素子に対するスイッチング信号を、共通のパルス信号から生成することもできる。例えば、異なるタイミングでオン又はオフとされる２つのスイッチング素子ＳＷ１及びＳＷ２をスイッチング制御する制御回路ＣＴＬB（図４及び図５参照）は、所定のデューティ比を有する共通のパルス信号を論理回路や遅延回路に通すことで、ＳＷ１及びＳＷ２へのスイッチング信号を生成することができる。
【０１０８】
＜＜第６実施形態＞＞
本発明の第６実施形態を説明する。第６実施形態では、第１〜第４実施形態の負荷ＬＤ１に含めることのできるインバータ回路を説明する。
【０１０９】
図１０は、第６実施形態に係るインバータ回路１１０及びその周辺回路の回路図である。直流電圧源１００は、インバータ回路１１０に対して直流電圧を出力する電圧源である。本実施形態において、直流電圧源１００は、電力変換装置としての第１、第２、第３又は第４実施形態に係るＤＣ−ＤＣ変換回路１１、２１、３１又は４１であり、従って直流電圧源１００から出力される直流電圧は、ＤＣ−ＤＣ変換回路１１、２１、３１又は４１の出力電圧Ｖｏである。
【０１１０】
インバータ回路１１０を、第１、第２、第３又は第４実施形態における負荷ＬＤ１と捉えることも可能であるし、インバータ回路１１０及び三相負荷１２０を、第１、第２、第３又は第４実施形態における負荷ＬＤ１と捉えることも可能である。
【０１１１】
インバータ回路１１０は、直流電圧源１００からの直流電圧を三相の交流電圧に変換する三相インバータ回路であり、第１相、第２相、第３相用のアーム（ハーフブリッジ回路）を備える。各アームは、直列接続された２個１組のスイッチング素子を有する。各アームにおいて、２個１組のスイッチング素子は、直流電圧源１００の正出力端子と負出力端子との間に直列接続され、各アームに直流電圧源１００の出力電圧が印加される。
【０１１２】
第１相用のアームは、高電圧側のスイッチング素子１１１ｕ及び低電圧側のスイッチング素子１１１ｘから成る。第２相用のアームは、高電圧側のスイッチング素子１１１ｖ及び低電圧側のスイッチング素子１１１ｙから成る。第３相用のアームは、高電圧側のスイッチング素子１１１ｗ及び低電圧側のスイッチング素子１１１ｚから成る。スイッチング素子１１１ｕ、１１１ｖ、１１１ｗ、１１１ｘ、１１１ｙ及び１１１ｚには、夫々、並列に、直流電圧源１００の低電圧側から高電圧側に向かう方向を順方向として還流ダイオード１１２ｕ、１１２ｖ、１１２ｗ、１１２ｘ、１１２ｙ及び１１２ｚが接続されている。即ち、インバータ回路１１０の各スイッチング素子に対して１つずつ還流ダイオードが逆並列接続されている。
【０１１３】
スイッチング素子１１１ｕ及び１１１ｘの接続点１１５ｕ、スイッチング素子１１１ｖ及び１１１ｙの接続点１１５ｖ及びスイッチング素子１１１ｗ及び１１１ｚの接続点１１５ｗは、夫々、ＡＣフィルタ１１４ｕ、１１４ｖ及び１１４ｗを介して三相負荷１２０に接続され、これらの接続点を介して三相負荷１２０に、インバータ１１０の出力電圧である三相交流電圧が供給される。
【０１１４】
ＡＣフィルタ１１４ｕ、１１４ｖ及び１１４ｗは、三相負荷１２０と接続点１１５ｕ、１１５ｖ及び１１５ｗとの間に直列に介在するインダクタによって構成され、接続点１１５ｕ、１１５ｖ及び１１５ｗから三相負荷１２０に向かう電力の高周波成分を低減するために設けられる。
【０１１５】
インバータ回路１１０内のスイッチング制御部１１３は、直流電圧源１００の直流電圧が所望の三相交流電圧に変換されるようにスイッチング素子１１１ｕ、１１１ｖ、１１１ｗ、１１１ｘ、１１１ｙ及び１１１ｚのスイッチング動作（オン及びオフの切り替え動作）を制御する。三相負荷２００は、三相交流電圧によって駆動される負荷であり、例えば、三相モータである。
【０１１６】
尚、図１０では、インバータ回路１１０内の各スイッチング素子としてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）が示されているが、それらを電界効果トランジスタなどに置き換えることも可能である。また、図１０では、ＡＣフィルタ１１４ｕ、１１４ｖ及び１１４ｗをインバータ回路１１０の構成要素として捉えているが、インバータ回路１１０の外部にＡＣフィルタ１１４ｕ、１１４ｖ及び１１４ｗが設けられている、と考えることも可能である。
【０１１７】
＜＜第７実施形態＞＞
第３又は第４実施形態で述べたリカバリ損失を低減する回路を、第６実施形態のインバータ回路内の還流ダイオードに適用することができる。この適用に関する実施形態として第７実施形態を説明する。第７実施形態は、第６実施形態と組み合わせて実施され、第７実施形態に係るインバータ回路及びその周辺回路の回路図は、図１０のそれと同様である。
【０１１８】
図１１には、還流ダイオード１１２ｘに付随する補助回路（逆電圧印加回路）１３０ｘの回路図が示されている。補助回路１３０ｘは、結合インダクタＬｒ３、ダイオードＤ１１〜Ｄ１３、コンデンサＣ１１及びスイッチング素子ＳＷ１１から成る。
【０１１９】
結合インダクタＬｒ３の一端は、Ｄ１２及び１１２ｘの各アノード及びＣ１１の一方の電極に共通接続され、結合インダクタＬｒ３の他端はＤ１１のアノードに接続されている。Ｄ１１のカソードは、Ｃ１１の他方の電極、Ｄ１２のカソード及びＳＷ１１の第１導通端子に共通接続されている。ＳＷ１１の第２導通端子はＤ１３のアノードに接続され、Ｄ１３のカソードは１１２ｘのカソードに接続されている。
【０１２０】
結合インダクタＬｒ３は、直流電圧源１００としてのＤＣ−ＤＣ変換回路（１１、２１、３１又は４４）内の共振インダクタＬｒ１と磁気的に結合しており、それらの磁気的な結合形式はフォワード型である。即ち、共振インダクタＬｒ１に電流が流れている時に、共振インダクタＬｒ１から結合インダクタＬｒ３へエネルギが送られる。また、ＤＣ−ＤＣ変換回路（１１、２１、３１又は４４）内のＣｓからＬｒ１を経由してＤｒに向かう方向に正の電荷が流れた時にＬｒ３からＤ１１を経由してＣ１１に向かう正の電荷が流れるように、結合インダクタＬｒ３は設けられているものとする。
【０１２１】
従って、直流電圧源１００としてのＤＣ−ＤＣ変換回路（１１、２１、３１又は４４）における出力電圧Ｖｏの生成過程で共振インダクタＬｒ１に発生した磁気エネルギの一部が結合インダクタＬｒ３に伝達され、結合インダクタＬｒ３にて受け取られた磁気エネルギに応じた電荷が主としてダイオードＤ１１を介してコンデンサＣ１１に蓄積される。
【０１２２】
補助回路１３０ｘが設けられていないと仮定した場合、還流ダイオード１１２ｘに順電流が流れている時にスイッチング素子１１１ｕをオンすると、直流電圧源１００の出力電圧Ｖｏが逆電圧として還流ダイオード１１２ｘに印加され、大きなリカバリ損失が発生する。このリカバリ損失を低減するべく、インバータ回路１１０内のスイッチング制御部１１３（図１０参照）は、還流ダイオード１１２ｘを遮断するにあたり、補助回路１３０ｘのコンデンサＣ１１の両極間電圧が逆電圧として還流ダイオード１１２ｘに印加されるようにスイッチング素子ＳＷ１１を制御する。
【０１２３】
より具体的には、スイッチング素子１１１ｕの状態をオフからオンに切り替える直前に逆回復用期間を設け、逆回復用期間において補助回路１３０ｘ内のスイッチング素子ＳＷ１１をオンにすることにより、補助回路１３０ｘのコンデンサＣ１１の両極間電圧を逆電圧として還流ダイオード１１２ｘに印加する。これにより、還流ダイオード１１２ｘの逆回復がコンデンサＣ１１の両極間電圧によって引き起こされるようになる。尚、スイッチング素子１１１ｕのオフからオンへの切り替え時点において還流ダイオード１１２ｘの逆回復が完了しているように、且つ、還流ダイオード１１２ｘの逆回復がなされないタイミングにおいてはコンデンサＣ１１の両極間電圧が還流ダイオード１１２ｘに印加されないように、スイッチング素子ＳＷ１１のオン／オフが制御される。
【０１２４】
還流ダイオード１１２ｘの逆回復時に還流ダイオード１１２ｘに印加されるべきコンデンサＣ１１の両極間電圧が出力電圧Ｖｏより小さくなるように補助回路１３０ｘは設計される。そのように設計することで、実際に、還流ダイオードのリカバリ損失低減が図られる。具体的には例えば、該両極間電圧が出力電圧Ｖｏより小さくなるように、必要に応じて実験等を介しつつ、Ｌｒ１とＬｒ３の巻数比やＣ１１の静電容量などを調整すればよい。
【０１２５】
電荷が蓄積されたコンデンサＣ１１は、還流ダイオード１１２ｘの逆回復時に還流ダイオード１１２ｘに逆電圧を印加するための補助電源として機能し、その補助電源の負荷は、還流ダイオード１１２ｘであると考えることができる（後述の第８実施形態においても同様）。
【０１２６】
尚、上述の説明では、Ｌｒ１とＬｒ３との磁気的な結合形式がフォワード型となっているが、その結合形式がフライバック型となるように補助回路１３０ｘの回路構成を変形しても構わない。
【０１２７】
また、説明の具体化のため、６つの還流ダイオードの内、還流ダイオード１１２ｘにのみ注目し、還流ダイオード１１２ｘに接続された補助回路１３０ｘの構成及び動作のみを説明したが、補助回路１３０ｘと同様の構成を有する補助回路１３０ｕ、１３０ｖ、１３０ｗ、１３０ｙ及び１３０ｚが、還流ダイオード１１２ｕ、１１２ｖ、１１２ｗ、１１２ｙ及び１１２ｚに対して用意される。補助回路１３０ｕ、１３０ｖ、１３０ｗ、１３０ｙ及び１３０ｚの動作は補助回路１３０ｘのそれと同様である。補助回路１３０ｕ、１３０ｖ、１３０ｗ、１３０ｘ、１３０ｙ及び１３０ｚを、インバータ回路１１０内に設けておくことができる。
【０１２８】
本実施形態によれば、共振インダクタＬｒ１の発生磁気エネルギを用いて還流ダイオードのリカバリ損失低減用の電源を形成することができ、回路動作で発生するエネルギが有効利用される。また、特許文献１及び２に記載の方法では補助回路（逆電圧印加回路）用の電源を別途確保する必要があるが、本実施形態では、そのような電源の確保が不要となる。このため、別途の電源確保に起因する消費電力増大が抑制される。また、当然、リカバリ損失の低減によってインバータ回路の変換効率の向上も図られる。
【０１２９】
＜＜第８実施形態＞＞
本発明の第８実施形態を説明する。第７実施形態では、インバータ回路における還流ダイオードのリカバリ損失低減用の電源を、ＤＣ−ＤＣ変換回路内の共振インダクタの発生磁気エネルギを用いて形成しているが、第８実施形態では、その電源をＡＣフィルタの発生磁気エネルギを用いて形成する。第８実施形態に係るインバータ回路及びその周辺回路の回路図は、図１０のそれと同様である。但し、第６及び第７実施形態は、直流電圧源１００がＤＣ−ＤＣ変換回路１１、２１、３１又は４１であることを前提にしているが、第８実施形態では、その前提は不要である。即ち、第８実施形態における直流電圧源１００は、直流の電圧Ｖｏを出力する任意の直流電圧源であれば良い。
【０１３０】
図１２は、第８実施形態における補助回路１３０ｘ及びその周辺回路の回路図である。第８実施形態における補助回路１３０ｘは第７実施形態におけるそれと同じものである。第８実施形態における補助回路１３０ｘと還流ダイオード１１２ｘの接続関係並びにスイッチング素子ＳＷ１１のオン及びオフ制御方法を含む、補助回路１３０ｘの構成及び動作内容は、第７実施形態のそれらと同様である（特に述べない事項に関しては、第７実施形態の記載が本実施形態にも適用される）。
【０１３１】
但し、第８実施形態において、補助回路１３０ｘ内の結合インダクタＬｒ３は、共振インダクタＬｒ１ではなく、インバータ回路１１０に付随するＡＣフィルタ１１４ｕと磁気的に結合している。また、共振インダクタＬｒ１とＡＣフィルタ１１４ｕとの磁気的な結合形式はフォワード型である。即ち、ＡＣフィルタ１１４ｕに電流が流れている時に、ＡＣフィルタ１１４ｕから結合インダクタＬｒ３へエネルギが送られる。
【０１３２】
従って、インバータ回路１１０からの交流電流がＡＣフィルタ１１４ｕを通過して三相負荷１２０に供給される時にＡＣフィルタ１１４ｕにて発生する磁気エネルギの一部が結合インダクタＬｒ３に伝達され、結合インダクタＬｒ３にて受け取られた磁気エネルギに応じた電荷がダイオードＤ１１及びＤ１２を介してコンデンサＣ１１に蓄積される。第７実施形態と同様、還流ダイオード１１２ｘを遮断させるときに、このコンデンサＣ１１の蓄積電荷による電圧が逆電圧として還流ダイオード１１２ｘに印加される。
【０１３３】
尚、上述の説明では、ＡＣフィルタ１１４ｕと結合インダクタＬｒ３との磁気的な結合形式がフォワード型となっているが、その結合形式がフライバック型となるように補助回路１３０ｘの回路構成を変形しても構わない。
【０１３４】
補助回路１３０ｘについて説明したが、補助回路１３０ｘと同様の構成を有する補助回路１３０ｕ、１３０ｖ、１３０ｗ、１３０ｙ及び１３０ｚが、還流ダイオード１１２ｕ、１１２ｖ、１１２ｗ、１１２ｙ及び１１２ｚに対して用意される。第８実施形態において、各補助回路内の結合インダクタＬｒ３は、ＡＣフィルタ１１４ｕ、１１４ｖ及び１１４ｗの何れかと磁気的に結合して、磁気的に結合しているＡＣフィルタの発生磁気エネルギをフォワード型又はフライバック型にて受け取る。例えば、補助回路１３０ｕ内の結合インダクタＬｒ３をＡＣフィルタ１１４ｕと磁気的に結合させ、補助回路１３０ｖ及び１３０ｙ内の各結合インダクタＬｒ３をＡＣフィルタ１１４ｖと磁気的に結合させ、補助回路１３０ｗ及び１３０ｚ内の各結合インダクタＬｒ３をＡＣフィルタ１１４ｗと磁気的に結合させることができる。
【０１３５】
本実施形態によれば、インバータ回路に付随するＡＣフィルタの発生磁気エネルギを用いて還流ダイオードのリカバリ損失低減用の電源を形成することができ、回路動作で発生するエネルギが有効利用される。また、特許文献１及び２に記載の方法では補助回路（逆電圧印加回路）用の電源を別途確保する必要があるが、本実施形態では、そのような電源の確保が不要となる。このため、別途の電源確保に起因する消費電力増大が抑制される。また、当然、リカバリ損失の低減によってインバータ回路の変換効率の向上も図られる。
【０１３６】
尚、補助回路１３０ｘ内にハイパスフィルタを設けるようにしてもよい。即ち、例えば、補助回路１３０ｘを図１３の補助回路１３０ｘ’へと変形してもよい。補助回路１３０ｘにコンデンサＣ１２を追加した回路が補助回路１３０ｘ’であり、コンデンサＣ１２は、結合インダクタＬｒ３の、ダイオードＤ１２と接続されていない側の一端と、ダイオードＤ１１のアノードとの間に直列に介在する。Ｌｒ３及びＣ１２によって高周波成分を通過させるためのハイパスフィルタが形成され、動作上好ましくない高周波成分の電力を、還流ダイオード１１２ｘのリカバリ損失低減用の電源として利用することが可能となる。補助回路１３０ｘ’の採用によって高効率化と高力率化が同時にもたらされる。
【０１３７】
補助回路１３０ｘから補助回路１３０ｘ’への変形と同様の変形を、他の補助回路（１３０ｕ、１３０ｖ、１３０ｗ、１３０ｙ及び１３０ｚ）に行うことも可能である。また、補助回路１３０ｘ’において、ＡＣフィルタ１１４ｕと結合インダクタＬｒ３との磁気的な結合形式をフライバック型にすることも可能である（他の補助回路についても同様）。
【０１３８】
＜＜変形等＞＞
上述した説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。上述の実施形態の変形例または注釈事項として、以下に、注釈１〜注釈４を記す。各注釈に記載した内容は、矛盾なき限り、任意に組み合わせることが可能である。
【０１３９】
［注釈１］
共振インダクタＬｒ１又はＡＣフィルタ（１１４ｕ、１１４ｖ、１１４ｗ）を用いて取り出したエネルギの利用方法を各実施形態において説明したが、説明した利用方法はあくまで例示であり、そのエネルギを任意の負荷に対する電源に利用することができる。
【０１４０】
［注釈２］
第６〜第８実施形態では、インバータ回路として三相負荷を駆動する三相のインバータ回路を例示したが、第６〜第８実施形態におけるインバータ回路は、単相の負荷を駆動する単相のインバータ回路であってもよい。
【０１４１】
［注釈３］
図１及び図４に示される関連回路１２及び２２には、直流電圧源ＶＳ２及びダイオードＤ６が設けられているが、負荷ＬＤ２を駆動するために十分な電力が結合インダクタＬｒ２から得られるのであれば、関連回路１２から直流電圧源ＶＳ２及びダイオードＤ６を削除することが可能であるとともに、関連回路２２から直流電圧源ＶＳ２及びダイオードＤ６を削除することも可能である。
【０１４２】
［注釈４］
逆に、図６のＤＣ−ＤＣ変換回路３１又は図８のＤＣ−ＤＣ変換回路４１において、主ダイオードＤ１に所望の逆電圧を印加するために必要な電力が結合インダクタＬｒ２から十分に得られないのであれば、コンデンサＣ２とスイッチング素子ＳＷ３の第１導通端子との間にダイオードＤ５が介在するように、コンデンサＣ２の両端間にダイオードＤ５及びＤ６並びに直流電圧源ＶＳ２から成る直列回路を設けるようにしてもよい。その直列回路とコンデンサＣ２との接続方法は、図１の関連回路１２におけるそれと同じである。
【０１４３】
同様に、図１１〜図１３に示される補助回路（逆電圧印加回路）１３０ｘ又は１３０ｘ’において、還流ダイオード１１２ｘに所望の逆電圧を印加するために必要な電力が結合インダクタＬｒ２から十分に得られないのであれば、コンデンサＣ１１とスイッチング素子ＳＷ１１の第１導通端子との間にダイオードＤ５が介在するように、コンデンサＣ１１の両端間にダイオードＤ５及びＤ６並びに直流電圧源ＶＳ２から成る直列回路を設けるようにしてもよい。その直列回路とコンデンサＣ１１との接続方法は、図１の関連回路１２における直列回路（ダイオードＤ５及びＤ６並びに直流電圧源ＶＳ２から成る直列回路）とコンデンサＣ２との接続方法と同じである。還流ダイオード１１２ｕ、１１２ｖ、１１２ｗ、１１２ｙ及び１１２ｚに対して用意される他の補助回路（１３０ｕ、１３０ｖ、１３０ｗ、１３０ｙ及び１３０ｚ）についても同様である。
【０１４４】
上記の如く直流電圧源ＶＳ２を含む直列回路が必要であったとしても、結合インダクタＬｒ２又はＬｒ３から得られる電力分、エネルギ効率の向上が図られる。
【符号の説明】
【０１４５】
１１、２１、３１、４１  ＤＣ−ＤＣ変換回路
１２、２２  関連回路
３２、４２  補助回路
ＶＳ１、ＶＳ２  直流電圧源
ＬＤ１、ＬＤ２  負荷
Ｌｓｕ  昇圧用インダクタ
ＳＷ１  主スイッチング素子
Ｄ１  主ダイオード
Ｄｓ  スナバダイオード
Ｃｓ  スナバコンデンサ
Ｌｒ１  共振インダクタ
Ｃｒ  共振コンデンサ
Ｌｒ２  結合インダクタ
１１０  インバータ回路
１１１ｕ等  スイッチング素子
１１２ｕ等  還流ダイオード
１１４ｕ等  ＡＣフィルタ（インダクタ）
【図１】
2010252501.tif 000003
【図２】
2010252501.tif 000004
【図３】
2010252501.tif 000005
【図４】
2010252501.tif 000006
【図５】
2010252501.tif 000007
【図６】
2010252501.tif 000008
【図７】
2010252501.tif 000009
【図８】
2010252501.tif 000010
【図９】
2010252501.tif 000011
【図１０】
2010252501.tif 000012
【図１１】
2010252501.tif 000013
【図１２】
2010252501.tif 000014
【図１３】
2010252501.tif 000015
【図１４】
2010252501.tif 000016
【図１５】
2010252501.tif 000017
【図１６】
2010252501.tif 000018
【図１７】
2010252501.tif 000019