(57)【要約】【課題】本発明は、半導体プロセスの微細化による小型化が可能となる角速度センサを提供することを目的とするものである。【解決手段】本発明の角速度センサは、第１のセンス電極３４および第２のセンス電極３５から出力されるアナログ信号をデジタル信号に変換するΣΔ型ＡＤ変換器６６と、このΣΔ型ＡＤ変換器６６からの出力信号を補正する補正演算手段７１とを備えるとともに、さらに前記補正演算手段７１の後段にΣΔ型ＤＡ変換器７５を設けたものである。【選択図】図１
2010181312.tif 000002
【特許請求の範囲】
【請求項１】
駆動電極とセンス電極とモニタ電極を有するセンサ素子と、このセンサ素子を所定の駆動周波数で駆動させるドライブ回路と、前記センス電極から出力されるアナログ信号をデジタル信号に変換するＡＤ変換器と、このＡＤ変換器からの出力信号を補正する補正演算手段とを備えるとともに、さらに前記補正演算手段の後段にＤＡ変換器を設けた角速度センサ。
【請求項２】
ＡＤ変換器を、少なくとも２つの入力信号を切り替える入力切替手段と、少なくとも２つのレベルの電荷量を出力するＤＡ変換手段と、前記入力切替手段とＤＡ変換手段とから出力される電荷を積分しその少なくとも２つの積分値を保持する積分手段と、この積分手段から出力される少なくとも２つの積分値を所定の値と比較する比較手段と、この比較手段の少なくとも２つの出力に応じて前記ＤＡ変換手段の出力を切り替えるＤＡ切替手段と、前記比較手段から出力される少なくとも２つの比較信号の差を演算する差分演算手段とからなるΣΔ型ＡＤ変換器で構成した請求項１記載の角速度センサ。
【請求項３】
ＤＡ変換器をΣΔ型ＤＡ変換器で構成した請求項１または２記載の角速度センサ。
【請求項４】
補正演算手段の後段にＤＡ変換器と並列にＳＰＩバスを設け、このＳＰＩバスによりデジタル信号からなる出力信号を外部に出力するように構成した請求項１記載の角速度センサ。
【請求項５】
温度センサを設けるとともに、補正演算手段とＤＡ変換器との間にスイッチを設け、前記温度センサからの出力信号をスイッチに入力し、ＳＰＩバスからの指令により、ＤＡ変換器から温度情報を出力するように構成した請求項４記載の角速度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられる角速度センサに関するものである。
【背景技術】
【０００２】
従来のこの種の角速度センサについて、図面を参照しながら説明する。
【０００３】
図４は従来の角速度センサを示すブロック図で、この図４において、１はセンサ素子で、このセンサ素子１はセンス電極２とモニタ電極３により構成されている。４はドライブ回路で、このドライブ回路４は前記センサ素子１におけるモニタ電極３の電荷を入力する電流アンプ５と、この電流アンプ５の出力信号を入力するバンドパスフィルタ６と、このバンドパスフィルタ６の出力信号を入力する整流器７と、この整流器７の出力信号を入力する平滑回路８と、平滑回路８の出力信号を入力し、前記ドライブ回路４におけるバンドパスフィルタ６の出力信号を増幅あるいは減衰させるＡＧＣ回路９と、このＡＧＣ回路９の出力信号を入力するとともに、前記センサ素子１に駆動信号を出力する駆動回路１０とで構成されるアナログ回路となっているものである。１１はセンス回路で、このセンス回路１１は前記センサ素子１におけるセンス電極２から出力される信号を角速度出力信号に変換するものである。
【０００４】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開平７−１８１０４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記した従来の構成においては、ドライブ回路４における電流アンプ５、バンドパスフィルタ６、ＡＧＣ回路９および駆動回路１０のすべてがアナログ回路で構成されているため、半導体プロセスの微細化による小型化が困難であるという課題を有していた。
【０００６】
本発明は上記従来の課題を解決するもので、半導体プロセスの微細化による小型化が可能となる角速度センサを提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は以下の構成を有するものである。
【０００８】
本発明の請求項１に記載の発明は、駆動電極とセンス電極とモニタ電極を有するセンサ素子と、このセンサ素子を所定の駆動周波数で駆動させるドライブ回路と、前記センス電極から出力されるアナログ信号をデジタル信号に変換するＡＤ変換器と、このＡＤ変換器からの出力信号を補正する補正演算手段とを備えるとともに、さらに前記補正演算手段の後段にＤＡ変換器を設けたもので、この構成によれば、センサ素子のセンス電極から出力されるアナログ信号をデジタル信号に変換するＡＤ変換器と、このＡＤ変換器からの出力信号を補正する補正演算手段とを備えるとともに、さらに補正演算手段の後段にＤＡ変換器を設けているため、センス回路の全てがデジタル回路で構成されることになり、これにより、半導体プロセスの微細化が可能となるため、角速度センサを容易に小型化することができるという作用効果を有するものである。
【０００９】
本発明の請求項２に記載の発明は、特に、ＡＤ変換器を、少なくとも２つの入力信号を切り替える入力切替手段と、少なくとも２つのレベルの電荷量を出力するＤＡ変換手段と、前記入力切替手段とＤＡ変換手段とから出力される電荷を積分しその少なくとも２つの積分値を保持する積分手段と、この積分手段から出力される少なくとも２つの積分値を所定の値と比較する比較手段と、この比較手段の少なくとも２つの出力に応じて前記ＤＡ変換手段の出力を切り替えるＤＡ切替手段と、前記比較手段から出力される少なくとも２つの比較信号の差を演算する差分演算手段とからなるΣΔ型ＡＤ変換器で構成したもので、
この構成によれば、演算手段として、前記比較手段から出力される少なくとも２つの比較信号の差を演算する差分演算手段を設けているため、電源電圧変化や温度変化の影響により、入力切替手段、ＤＡ変換手段、積分手段、比較手段およびＤＡ切替手段からの出力信号が、演算手段に対する少なくとも２つの入力信号に対し同様に加わることになり、これにより、演算手段が有する差分演算手段により、少なくとも２つの入力信号の信号処理結果の差を演算することによって、入力切替手段、ＤＡ変換手段、積分手段、比較手段およびＤＡ切替手段からの出力信号における基準電圧変動等の影響をキャンセルできるという作用効果を有するものである。
【００１０】
本発明の請求項３に記載の発明は、特に、ＤＡ変換器をΣΔ型ＤＡ変換器で構成したもので、この構成によれば、ＡＤ変換器およびＤＡ変換器を共にΣΔ型で構成しているため、ＡＤ変換器およびＤＡ変換器を１チップからなるＩＣ化にする場合、さらに小型化することができるという作用効果を有するものである。
【００１１】
本発明の請求項４に記載の発明は、特に、補正演算手段の後段にＤＡ変換器と並列にＳＰＩバスを設け、このＳＰＩバスによりデジタル信号からなる出力信号を外部に出力するように構成したもので、この構成によれば、補正演算手段の後段にＤＡ変換器と並列にＳＰＩバスを設け、このＳＰＩバスによりデジタル信号からなる出力信号を外部に出力するように構成しているため、アナログ信号およびデジタル信号の双方の角速度情報を出力できるという作用効果を有するものである。
【００１２】
本発明の請求項５に記載の発明は、特に、温度センサを設けるとともに、補正演算手段とＤＡ変換器との間にスイッチを設け、前記温度センサからの出力信号をスイッチに入力し、ＳＰＩバスからの指令により、ＤＡ変換器から温度情報を出力するように構成したもので、この構成によれば、温度センサからの出力信号をスイッチに入力し、ＳＰＩバスからの指令により、ＤＡ変換器から温度情報を出力するように構成しているため、ＤＡ変換器から角速度情報と温度情報のいずれか一方を選択しながら出力することができるという作用効果を有するものである。
【発明の効果】
【００１３】
以上のように本発明の角速度センサは、駆動電極とセンス電極とモニタ電極を有するセンサ素子と、このセンサ素子を所定の駆動周波数で駆動させるドライブ回路と、前記センス電極から出力されるアナログ信号をデジタル信号に変換するＡＤ変換器と、このＡＤ変換器からの出力信号を補正する補正演算手段とを備えるとともに、さらに前記補正演算手段の後段にＤＡ変換器を設けているため、センス回路の全てがデジタル回路で構成されることになり、これにより、半導体プロセスの微細化が可能となるため、容易に小型化することができるという優れた効果を有するものである。
【発明を実施するための最良の形態】
【００１４】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１，２，３に記載の発明について、図面を参照しながら説明する。
【００１５】
図１は本発明の実施の形態１におけるΣΔ型ＡＤ変換器を用いた角速度センサの回路図である。
【００１６】
図１において、３０はセンサ素子で、このセンサ素子３０は振動体３１と、この振動体３１を振動させるための圧電体を有する駆動電極３２と、振動状態に応じて電荷を発生する圧電体を有するモニタ電極３３と、前記センサ素子３０に角速度が印加されると電荷を発生する圧電体を有する一対のセンス電極とを設けている。また、前記センサ素子３０における一対のセンス電極は、第１のセンス電極３４と、この第１のセンス電極３４と逆極性の電荷を発生する第２のセンス電極３５とで構成されている。３６は電荷増幅器で、この電荷増幅器３６には前記センサ素子３０におけるモニタ電極３３が出力する電荷が入力され、そしてこの入力された電荷を所定の倍率で電圧に変換するものである。３７はバンドパスフィルタで、このバンドパスフィルタ３７には前記電荷増幅器３６の出力が入力され、そして入力された信号のノイズ成分を除去してモニタ信号を出力するものである。３８はＡＧＣ回路で、このＡＧＣ回路３８は半波整流平滑回路（図示せず）を有しているもので、前記バンドパスフィルタ３７の出力信号を半波整流して平滑したＤＣ信号を生成し、このＤＣ信号をもとに前記バンドパスフィルタ３７の出力するモニタ信号を増幅あるいは減衰させて出力するものである。３９は駆動回路で、この駆動回路３９には前記ＡＧＣ回路３８の出力が入力され、前記センサ素子３０の駆動電極３２に駆動信号を出力するものである。そして、前記電荷増幅器３６、バンドパスフィルタ３７、ＡＧＣ回路３８および駆動回路３９によりドライブ回路４０を構成している。
【００１７】
４１はＰＬＬ回路で、このＰＬＬ回路４１は前記ドライブ回路４０におけるバンドパスフィルタ３７が出力するモニタ信号を逓倍し、位相ノイズを時間的に積分し低減して出力するものである。４２はタイミング生成回路で、このタイミング生成回路４２は前記ＰＬＬ回路４１から出力されるモニタ信号を逓倍した信号をもとに、モニタ信号の２周期間を第１のタイミングΦ１、第２のタイミングΦ２、第３のタイミングΦ３、第４のタイミングΦ４に分割してこのタイミング信号を生成して出力するものである。そして、前記ＰＬＬ回路４１とタイミング生成回路４２とでタイミング制御回路４３を構成している。４４は入力切替手段で、この入力切替手段４４は前記センサ素子３０における第１のセンス電極３４と接続され前記第２のタイミングΦ２で動作するアナログスイッチ４５（以下、ＳＷと記す）と、第２のセンス電極３５と接続され前記第４のタイミングΦ４で動作するアナログスイッチ４６とで構成されている。この構成により、入力切替手段４４は、第１のセンス電極３４または第２のセンス電極３５からの入力信号を第２のタイミングΦ２または第４のタイミングΦ４で切り替えて出力することになる。４７はＤＡ切替手段で、このＤＡ切替手段４７は、第１の基準電圧４９および第２の基準電圧５０を有し、そしてこの第１の基準電圧４９と第２の基準電圧５０を所定の信号により切り替え、前記第２のタイミングΦ２では第１の基準電圧４９の信号を出力し、一方、第４のタイミングΦ４では第２の基準電圧５０の信号を出力するものである。５１はＤＡ出力手段で、このＤＡ出力手段５１は前記ＤＡ切替手段４７の出力信号が入力されるコンデンサ５２と、このコンデンサ５２の両端に接続され、かつ前記第１のタイミングΦ１と第３のタイミングΦ３で動作してコンデンサ５２の電荷を放電するＳＷ５３，５４により構成されている。そして、前記ＤＡ切替手段４７とＤＡ出力手段５１とでＤＡ変換手段４８を構成し、かつこのＤＡ変換手段４８は第１のタイミングΦ１と第３のタイミングΦ３で前記コンデンサ５２の電荷を放電し、さらに前記第２のタイミングΦ２と第４のタイミングΦ４で前記ＤＡ切替手段４７が出力する基準電圧に応じた電荷を入出力するものである。
【００１８】
５５はスイッチで、このスイッチ５５には前記入力切替手段４４とＤＡ変換手段４８の出力が入力され、前記第２のタイミングΦ２と第４のタイミングΦ４で出力するものである。５６は積分回路で、この積分回路５６には前記スイッチ５５の出力が入力されるもので、演算増幅器５７と、この演算増幅器５７の帰還に並列に接続される一対のコンデンサ５８，５９と、このコンデンサ５８，５９に接続される一対のスイッチ６０，６１とにより構成されている。また、スイッチ６０は第１のタイミングΦ１と第２のタイミングΦ２で動作し、前記積分回路５６への入力信号がコンデンサ５８に積分されて積分値が保持されることになる。そしてまた、スイッチ６１は前記第３のタイミングΦ３と第４のタイミングΦ４で動作し、前記積分回路５６への入力信号がコンデンサ５９に積分されて積分値が保持されることになる。そして、前記スイッチ５５と積分回路５６とで積分手段６２を構成し、かつこの積分手段６２は、前記第１のタイミングΦ１と第２のタイミングΦ２でスイッチ５５の出力をコンデンサ５８に積分してその積分値を出力するとともに、前記第３のタイミングΦ３と第４のタイミングΦ４でスイッチ５５の出力をコンデンサ５９に積分してその積分値を出力するものである。
【００１９】
６３は比較手段で、この比較手段６３には前記積分手段６２が出力する積分信号が入力され、そしてこの積分信号と所定の値とを比較する比較器６４と、この比較器６４が出力する１ビットデジタル信号が入力されるＤ型フリップフロップ６５とにより比較手段６３は構成されている。また、前記Ｄ型フリップフロップ６５は前記第２のタイミングΦ２と第４のタイミングΦ４の開始時に前記１ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記ＤＡ変換手段４８のＤＡ切替手段４７に入力されて基準電圧４９，５０を切り替えるものである。そして、前記入力切替手段４４、ＤＡ変換手段４８、積分手段６２および比較手段６３によりΣΔ型ＡＤ変換器６６を構成している。また、このΣΔ型ＡＤ変換器６６は上記構成により、前記センサ素子３０における一対のセンス電極３４，３５より出力される電荷をΣΔ変調し、１ビットデジタル信号に変換して出力するものである。
【００２０】
６７はラッチ回路で、このラッチ回路６７には前記ΣΔ型ＡＤ変換器６６の比較手段６３における比較器６４より出力される１ビットデジタル信号が入力され、前記１ビットデジタル信号をラッチする一対のＤ型フリップフロップ６８，６９によりラッチ回路６７は構成されている。また、Ｄ型フリップフロップ６８は第２のタイミングΦ２で前記１ビットデジタル信号をラッチするものであり、Ｄ型フリップフロップ６９は第４のタイミングΦ４で前記１ビットデジタル信号をラッチするものである。７０は差分演算手段で、この差分演算手段７０には前記ラッチ回路６７における一対のＤ型フリップフロップ６８，６９がラッチして出力する一対の１ビットデジタル信号が入力され、そして差分演算手段７０はこの一対の１ビットデジタル信号の差を演算する１ビット差分演算を置換処理により実現するものである。つまり、差分演算手段７０に入力される一対の１ビットデジタル信号が、“００”“０１”“１０”“１１”である時、それぞれ“０”“−１”“１”“０”と置き換えて出力する構成となっている。
【００２１】
７１は補正演算手段で、この補正演算手段７１には前記差分演算手段７０が出力する１ビット差分信号が入力され、この１ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。つまり、上記したように補正演算手段７１に入力される１ビット差分信号が“０”“１”“−１”であり、例えば、補正情報が“５”である場合にはそれぞれ“０”“５”“−５”と置き換えて出力する構成となっている。７２はデジタルフィルタで、このデジタルフィルタ７２には前記補正演算手段７１より出力されるデジタル差分信号が入力され、そしてこのデジタルフィルタ７２はノイズ成分を除去するフィルタリング処理を行うものである。また、前記ラッチ回路６７、差分演算手段７０、補正演算手段７１およびデジタルフィルタ７２により演算手段７３を構成しているもので、この演算手段７３は、第２、第４のタイミングで一対の１ビットデジタル信号をラッチして、差分演算、補正演算、フィルタリング処理を行い、マルチビット信号を出力することになる。そしてまた、前記タイミング制御回路４３とΣΔ型ＡＤ変換器６６および演算手段７３によりセンス回路７４を構成している。
【００２２】
７５はΣΔ型ＤＡ変換器で、このΣΔ型ＤＡ変換器は、第１の加算器７６、第２の加算器７７、遅延素子７８、１ビット変換器７９および増幅器８０で構成されているものである。
【００２３】
上記したように本発明の実施の形態１における角速度センサにおいては、第１のセンス電極３４および第２のセンス電極３５から出力されるアナログ信号をデジタル信号に変換するΣΔ型ＡＤ変換器６６と、このΣΔ型ＡＤ変換器６６からの出力信号を補正する補正演算手段７１とを備えるとともに、さらに補正演算手段７１の後段にΣΔ型ＤＡ変換器７５を設けているため、センス回路７４の全てがデジタル回路で構成されることになり、これにより、半導体プロセスの微細化が可能となるため、角速度センサを容易に小型化することができるという効果が得られるものである。
【００２４】
また、ΣΔ型ＡＤ変換器６６およびΣΔ型ＤＡ変換器７５は共にΣΔ型であるため、ΣΔ型ＡＤ変換器６６およびΣΔ型ＤＡ変換器７５を１チップからなるＩＣ化にする場合、さらに小型化することができるという効果が得られるものである。
【００２５】
以上のように構成された本発明の実施の形態１における角速度センサについて、次にその動作を説明する。
【００２６】
前記センサ素子３０の駆動電極３２に交流電圧を加えると、前記振動体３１が共振し、モニタ電極３３に電荷が発生する。このモニタ電極３３に発生した電荷をドライブ回路４０における電荷増幅器３６に入力し、正弦波形の出力電圧に変換する。そしてこの電荷増幅器３６の出力電圧をバンドパスフィルタ３７に入力し、前記振動体３１の共振周波数のみを抽出し、ノイズ成分を除去した図２（ａ）に示すような正弦波形を出力する。そしてまた、前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号をＡＧＣ回路３８が有する半波整流平滑回路（図示せず）に入力することにより、ＤＣ信号に変換する。そしてＡＧＣ回路３８はこのＤＣ信号が大の場合には前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号を減衰させるような信号を、一方、前記ＤＣ信号が小の場合には前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号を増幅させるような信号を駆動回路３９に入力し、前記振動体３１の振動が一定振幅となるように調整するものである。さらに、前記センス回路７４におけるタイミング制御回路４３に、図２（ａ）に示される正弦波信号が入力され、前記ＰＬＬ回路４１で逓倍した信号をもとにタイミング生成回路４２により図２（ｂ）で示される第１のタイミングΦ１、第２のタイミングΦ２、第３のタイミングΦ３、第４のタイミングΦ４を形成する。そして、このタイミング信号が前記ΣΔ型ＡＤ変換器６６および演算手段７３に、ＳＷの切替およびラッチ回路のラッチタイミングとして入力される。また、位相器で位相を９０度シフトさせた前記正弦波信号を所定の基準電圧（図示せず）と比較する電圧コンパレータ（図示せず）に入力し、そしてその出力をロジック回路（図示せず）に入力するようにした場合でも、前記タイミング信号Φ１、Φ２、Φ３、Φ４を形成することは可能であるが、この場合、正弦波信号の電圧ノイズおよび温度変化や電源変動による電圧ノイズが位相ノイズとして表れることになる。この位相ノイズは、入力信号や積分切替手段を切り替えるタイミングノイズとして信号処理の精度に悪影響を与える要因となるが、前記ＰＬＬ回路４１を用いて時間的に積分され位相ノイズが低減されたタイミング信号とすることにより、切替タイミングノイズを低減し信号処理の精度を高めることができるものである。また、前記センサ素子３０が図１に図示している駆動方向に速度Ｖで屈曲振動している状態において、前記振動体３１の長手方向の中心軸周りにセンサ素子３０が角速度ωで回転すると、このセンサ素子３０にＦ＝２ｍＶ×ωのコリオリ力が発生する。このコリオリ力により前記センサ素子３０が有する一対のセンス電極３４，３５に、図２（ｃ）および図２（ｄ）に示すように電荷が発生する。そしてこのセンス電極３４，３５に発生する電荷はコリオリ力により発生するため、前記モニタ電極３３に発生する信号より位相が９０度進んでいる。そしてまた、前記一対のセンス電極３４，３５に発生した出力信号は図２（ｃ）および図２（ｄ）に示す通り、正極性信号と負極性信号の関係にある。
【００２７】
この場合におけるΣΔ型ＡＤ変換器６６の動作を以下に説明する。このΣΔ型ＡＤ変換器６６は第１のタイミングΦ１、第２のタイミングΦ２、第３のタイミングΦ３および第４のタイミングΦ４を繰り返すことによって動作するもので、第１のタイミングΦ１および第２のタイミングΦ２ではセンサ素子３０におけるセンス電極３４から出力される正極性信号がΣΔ変調されて１ビットデジタル信号に変換され、また第３のタイミングΦ３および第４のタイミングΦ４では負極性信号がΣΔ変調されて１ビットデジタル信号に変換される。
【００２８】
上記した４つのタイミングでの動作をひとつずつ説明する。まず第１のタイミングΦ１では、積分手段６２におけるコンデンサ５８と接続されているＳＷ６０がＯＮになり、このコンデンサ５８に保持されている積分値が比較手段６３における比較器６４に入力され比較結果が１ビットデジタル信号として出力される。また、ＤＡ変換手段４８におけるスイッチ５３と５４がＯＮになりコンデンサ５２に保持されている電荷が放電される。
【００２９】
次に第２のタイミングΦ２では、前記比較手段６３の比較器６４より出力される１ビットデジタル信号が第２のタイミングΦ２の立ち上がり時にＤ型フリップフロップ６５にラッチされ、このラッチ信号が前記ＤＡ変換手段４８のＤＡ切替手段４７に入力される。この入力されたラッチ信号に応じて基準電圧４９，５０が切り替えられてコンデンサ５２に入力され、ＤＡ変換手段４８より切り替えられた基準電圧に応じた電荷が出力される。それとともに、入力切替手段４４ではスイッチ４５がＯＮになり、前記センサ素子３０のセンス電極３４より発生する電荷が出力される。さらに、積分手段６２におけるスイッチ５５がＯＮになり、前記入力切替手段４４とＤＡ変換手段４８から出力される電荷が積分回路５６に入力される。これにより第２のタイミングΦ２では、積分回路５６におけるコンデンサ５８に、図２（ｃ）の斜線部で示される電荷量とＤＡ変換手段４８より出力される電荷量の総和が積分されて保持されることになる。
【００３０】
上記した第１のタイミングΦ１および第２のタイミングΦ２での以上の動作によりセンサ素子３０のセンス電極３４から出力される振幅値の半分に相当する電荷量がΣΔ変調され、特に第１のタイミングΦ１と第２のタイミングΦ２の信号の立ち上がり時に１ビットデジタル信号として出力されることになる。
【００３１】
また、第１のタイミングΦ１および第２のタイミングΦ２での動作と同様に、第３のタイミングΦ３および第４のタイミングΦ４では、センサ素子３０のセンス電極３５から出力される振幅値の半分に相当する電荷量がΣΔ変調され、特に第３のタイミングΦ３と第４のタイミングΦ４の信号の立ち上がり時に１ビットデジタル信号に変換されて出力されることになる。以上の動作により、センサ素子３０における一対のセンス電極３４，３５から出力される電荷の振幅値の半分に相当する電荷量が一つのΣΔ型ＡＤ変換器６６によりΣΔ変調されて一対の１ビットデジタル信号として上記タイミングで出力されることになる。
【００３２】
そしてまた、センサ素子３０における一対のセンス電極３４，３５から出力される電荷は、角速度によるコリオリ力で発生する、モニタ電極３３に発生する信号より位相が９０度進んだセンス信号だけでなく、モニタ信号と同相の不要信号があるため、センサ素子３０における一対のセンス電極３４，３５からセンス信号と不要信号の合成信号が出力される場合について説明する。角速度によるコリオリ力で発生するセンス信号は、図２（ｃ）（ｄ）で示され、そして上記で説明した通り、第２のタイミングΦ２と第４のタイミングΦ４で、積分回路５６により図２（ｃ）（ｄ）の斜線部で示される電荷量、つまり、振幅値の半分に相当する電荷量が積分されることになる。さらに、センス電極３４，３５より発生する不要信号は図２（ｅ）（ｆ）で示され、そして前記センス信号と同様に第２のタイミングΦ２と第４のタイミングΦ４で、図２（ｅ）（ｆ）の斜線部で示される電荷量、つまり、不要信号の振幅の最大値から最小値までの区間の電荷量が積分されるもので、これは振幅の中央値を基準に積分するとキャンセルされて“０”の電荷量となるものである。つまり、第２のタイミングΦ２と第４のタイミングΦ４での積分手段６２の動作により、不要信号がキャンセルされてセンス信号の振幅に応じた電荷量が積分される、いわゆる同期検波処理が一対の入力信号のそれぞれに対し実施されることになる。よって、上記不要信号のない場合の動作の説明と同様に、前記ΣΔ型ＡＤ変換器６６からは同期検波処理された信号がΣΔ変調され、１ビットデジタル信号に変換されて出力されることになる。
【００３３】
以上の動作により、センサ素子３０における一対の出力信号を同期検波処理しながらΣΔ変調することが可能となるもので、このような同期検波された信号のデジタル値を、通常のＩＶ変換回路、位相器、同期検波回路などのアナログ回路を必要とすることなく、またこれらを用いた場合より非常に小さな回路規模で、つまり小型で、かつ低コストで得ることができるものである。
【００３４】
次に、演算手段７３について、その動作を説明する。まず、第２のタイミングΦ２で、前記ΣΔ型ＡＤ変換器６６の比較手段６３における比較器６４より出力される１ビットデジタル信号が、ラッチ回路６７のＤ型フリップフロップ６８にラッチされる。また、第４のタイミングΦ４で、前記ΣΔ型ＡＤ変換器６６の比較手段６３における比較器６４より出力される１ビットデジタル信号が、ラッチ回路６７のＤ型フリップフロップ６９にラッチされる。
【００３５】
この一対のＤ型フリップフロップ６８，６９にラッチされた一対の１ビットデジタル信号は、上記で説明した通り、センサ素子３０における一対のセンス電極３４，３５より出力された信号の不要信号を除いた振幅値の半分に相当する電荷量をそれぞれΣΔ変調によりデジタル値に変換したものである。次に、前記ラッチ回路６７が出力する一対の１ビットデジタル信号が１ビット差分演算手段７０に入力され、この一対の１ビットデジタル信号の差が演算されて１ビット差分信号が出力される。ここで、第１のタイミングΦ１での１ビット差分信号は、一つ前の周期における第２のタイミングΦ２、第４のタイミングΦ４でラッチされた１ビットデジタル信号の差であり、この１ビット差分信号は、図２（ｃ）（ｄ）で示されるセンサ素子３０における一対のセンス電極３４，３５より出力される信号の不要信号を除いた振幅値を表す信号となる。以上の動作により、センサ素子３０における一対のセンス電極３４，３５から出力される正極性信号と負極性信号の関係にある一対の入力信号が同じ１つの積分手段６２を用いて積分されるため、２つの積分手段で別々に積分を行う場合よりも個々の積分手段の特性による一対の入力信号の積分結果の相対誤差への影響が大きく低減されるものである。これと同様に、ＤＡ変換手段４８も一対の入力信号の信号処理に対し同じ１つのＤＡ変換手段を用いる構成となっている。また、比較手段６３でも一対の積分結果を同じ基準電圧と比較器を用いて比較を行うことにより、比較器の特性や基準電圧の変動の比較結果の相対誤差への影響が大きく低減される。上記のように、一対の入力信号を同一の積分手段、ＤＡ変換手段、比較手段を用いて信号処理するようにしているため、複数の各手段を用いて信号処理した場合と比べて各手段の相対誤差の影響が大きく低減されるものである。
【００３６】
また、電源電圧変化や温度変化の影響による各手段における基準電圧変動等の影響も、一対の入力信号に対して同様に加わるため、演算手段７３が有する１ビット差分演算手段７０により一対の入力信号の信号処理結果の差を演算することにより、各手段における基準電圧変動等の影響をキャンセルでき、これにより、精度良く一対の入力信号の差をＡＤ変換できるという効果を有し、またそれと同時に、センサ素子３０における一対のセンス電極３４，３５より出力されてΣΔ型ＡＤ変換器に入力される一対の入力信号が含んでいる同相ノイズ成分やオフセット成分の影響もキャンセルでき、これにより、精度良く一対の入力信号の差信号を形成できるという効果を有するものである。
【００３７】
そしてまた、一対の入力信号の差をとる１ビット差分演算とは、比較手段の出力信号が“１”“０”からなる１ビット信号である場合、差分演算手段に入力される一対の比較信号が“００”“０１”“１０”“１１”の４種類に限られ、差をとった結果もそれぞれ “０”“−１”“１”“０”と予め決まっていることを利用して、非常に簡単な回路構成で加減算を行う演算器を用いることなく入力信号に応じた減算処理を行った結果を得ることができる１ビットデジタル演算であり、このように減算処理を行った一対の入力信号を１つの差分信号とした後にΣΔＡＤ変換で通常必要となるデジタルフィルタによるローパスやデシメーション等の信号処理を行う構成とすることにより、一対の入力信号をローパスやデシメーション等で信号処理するデジタルフィルタを入力信号のそれぞれに用意し、そしてデジタルフィルタによりマルチビット化した後にマルチビットの加減算を行える演算器を用いて差分演算処理する場合に比べて、差分演算回路、デジタルフィルタなどの演算回路が非常に小さな回路規模で、つまり小型で、かつ低コストで構成でき、かつ高精度な信号処理を実現できるという効果を有するものである。
【００３８】
次に、１ビット差分演算手段７０が出力する１ビット差分信号が補正演算手段７１に入力され、この１ビット差分信号と所定の補正情報との補正演算が置換処理により行われる。この補正演算は、上記したように、１ビット差分信号が “０”“１”“−１”の３値に限られることを利用して、例えば所定の補正情報が “５”である場合に、補正演算手段に入力される１ビット差分信号“０”“１”“−１”を、それぞれ“０”“５”“−５”と置換処理することにより乗算を実現して信号の補正が可能となるものである。
【００３９】
これにより、前記センサ素子３０の製造バラツキなどに起因する角速度に対する感度のバラツキや、温度変動によるセンサ素子３０の感度変動を、適切な補正情報を設定することにより補正することが可能となるものである。さらに、デジタルフィルタによりマルチビット信号に変換した後にマルチビット信号を乗算処理する乗算器を用意して乗算処理することにより信号の補正を行う場合に比べて、非常に小さな回路規模で実現でき、さらにこの置換処理では有限語調によるデータの切捨てなどは存在せず、高精度な補正演算を実現できる。その結果、センサ素子およびセンス回路の感度調整が、小型で、かつ低コストで高精度を実現できるという効果が得られるものである。
【００４０】
そして、前記デジタルフィルタ７２から出力されるマルチビット化したデジタル信号を前記ΣΔ型ＤＡ変換器７５に入力してＤＡ変換することにより、ΣΔ型ＤＡ変換器７５から、角速度に応じたアナログ信号からなる出力信号を出力するものである。
【００４１】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項４および請求項５に記載の発明について説明する。
【００４２】
図３は本発明の実施の形態２における角速度センサの回路図である。なお、この本発明の実施の形態２においては、上記した本発明の実施の形態１と同様の構成を有するものについては、同一番号を付し、その説明は省略する。
【００４３】
８１は温度センサで、この温度センサ８１は周囲温度を常時計測しており、この温度センサ８１からの出力信号を演算手段７３における補正演算手段７１に入力することにより、１ビット差分演算手段７０からの出力信号を補正している。８２はスイッチで、このスイッチ８２は前記デジタルフィルタ７２および温度センサ８１の双方からの出力信号を入力しているもので、前記ΣΔ型ＤＡ変換器７５と並列に設けられたＳＰＩバス８３からの指令により、デジタルフィルタ７２からの角速度信号または温度センサ８１からの温度情報信号のうち、いずれか一方を選択して、ΣΔ型ＤＡ変換器７５に出力するものである。そして、このΣΔ型ＤＡ変換器７５は、角速度信号または温度情報信号のうち、いずれか一方のデジタル出力信号をアナログ出力信号に変換して外部に出力するものである。
【００４４】
上記したように本発明の実施の形態２における角速度センサにおいては、温度センサ８１からの出力信号をスイッチ８２に入力し、そしてＳＰＩバス８３からの指令により、ΣΔ型ＤＡ変換器７５から温度情報を出力するように構成しているため、ΣΔ型ＤＡ変換器７５から角速度情報と温度情報のいずれか一方を選択しながら出力することができるという効果が得られるものである。
【００４５】
一方、演算手段７３におけるデジタルフィルタ７２からの出力信号はＳＰＩバス８３にも入力されており、そして、このＳＰＩバス８３を介して外部にデジタル信号からなる角速度情報を出力しているもので、すなわち、ΣΔ型ＤＡ変換器７５と並列にＳＰＩバス８３を設け、このＳＰＩバス８３によりデジタル信号からなる出力信号を外部に出力するように構成しているため、アナログ信号およびデジタル信号の双方の角速度情報を出力することができるという効果が得られるものである。
【産業上の利用可能性】
【００４６】
本発明にかかる角速度センサは、半導体プロセスの微細化による小型化が可能となる角速度センサを提供することができるという効果を有し、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられる角速度センサとして有用である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態１におけるΣΔ型ＡＤ変換器を用いた角速度センサの回路図
【図２】（ａ）〜（ｆ）同角速度センサの動作状態を示す波形図
【図３】本発明の実施の形態２における角速度センサの回路図
【図４】従来の角速度センサを示すブロック図
【符号の説明】
【００４８】
３０  センサ素子
３２  駆動電極
３３  モニタ電極
３４，３５  センス電極
４０  ドライブ回路
４４  入力切替手段
４７  ＤＡ切替手段
４８  ＤＡ変換手段
６２  積分手段
６３  比較手段
６６  ΣΔ型ＡＤ変換器
７０  差分演算手段
７１  補正演算手段
７５  ΣΔ型ＤＡ変換器
８１  温度センサ
８２  スイッチ
８３  ＳＰＩバス
【図１】
2010181312.tif 000003
【図２】
2010181312.tif 000004
【図３】
2010181312.tif 000005
【図４】
2010181312.tif 000006