(57)【要約】【課題】パネル基板に搭載されたＩＣへのデータ入力ラインに関係する抵抗の抵抗値を、簡便かつより正確に測定する。【解決手段】ＩＣには、抵抗測定モードに切り替わる旨の制御電圧が入力されると、ロジック処理を行う処理ブロックへの全てのデータ入力回路３３−１〜３３−ｎを基準電圧ＶＳＳに接続させるスイッチ回路５１−１〜５１−ｎと、アナログ処理を停止させる制御回路５４とが設けられている。また、ＩＣの複数の基準電圧接続用端子に対して１つの基準電圧接続用配線１３１ｂを接続し、前記基準電圧接続用配線１３１ｂは、ＩＣに設けられているデータ入力用端子に接続されるデータ配線よりも配線幅が太くなるように形成されている。スイッチ回路により、ＩＣ内で、測定対象とされたデータ入力ラインを構成するデータ配線が接続されるデータ入力用端子が、複数の基準電圧接続用端子の少なくともいずれかと電気的に接続される。【選択図】図３
2010210526.tif 000002
【特許請求の範囲】
【請求項１】
パネルに搭載された状態で当該ＩＣへのデータ入力ラインを形成する配線の配線抵抗と、前記データ入力ラインが当該ＩＣと接続する部分である接続部における当該ＩＣとの接続抵抗の和によって表される入力ライン抵抗を測定するための抵抗測定機能付ＩＣであって、
前記入力ライン抵抗を測定する抵抗測定モードに切り替わる旨の制御電圧が入力されると、ロジック処理を行う処理ブロックへの全てのデータ入力回路を基準電圧に接続させるスイッチ回路と、アナログ処理を停止させる制御回路とが設けられている
ことを特徴とする抵抗測定機能付ＩＣ。
【請求項２】
アナログ処理を停止させる制御回路は、アナログ処理を行う処理ブロック用の駆動電圧を生成するチャージポンプ部を非動作とする制御信号を前記チャージポンプ部に入力する回路である
請求項１に記載の抵抗測定機能付ＩＣ。
【請求項３】
当該パネルに搭載されたＩＣへのデータ入力ラインを形成する配線の配線抵抗と、前記データ入力ラインが前記ＩＣと接続する部分である接続部における前記ＩＣとの接続抵抗の和によって表される入力ライン抵抗を測定するためのＩＣ搭載パネルであって、
前記入力ライン抵抗を測定する抵抗測定モードに切り替わる旨の制御電圧が入力されると、ロジック処理を行う処理ブロックへの全てのデータ入力回路を基準電圧に接続させるスイッチ回路と、アナログ処理を停止させる制御回路とが設けられているＩＣを搭載し、
前記ＩＣに設けられている複数の基準電圧接続用端子に対して、１つの基準電圧接続用配線を接続し、
前記基準電圧接続用配線は、前記ＩＣに設けられている端子であって前記データ入力回路のいずれかに繋がる端子であるデータ入力用端子に接続されるデータ配線よりも配線抵抗が低くなるように形成され、
前記スイッチ回路が、前記入力ライン抵抗を測定する抵抗測定モードに切り替わる旨の制御電圧が入力されると、前記ＩＣ内で、測定対象とされたデータ入力ラインを構成するデータ配線が接続されているデータ入力用端子を、前記複数の基準電圧接続用端子の少なくともいずれかに電気的に接続させる
ことを特徴とするＩＣ搭載パネル。
【請求項４】
パネルに搭載された状態でＩＣへのデータ入力ラインを形成する配線の配線抵抗と、前記データ入力ラインが前記ＩＣと接続する部分である接続部における前記ＩＣとの接続抵抗の和によって表される入力ライン抵抗を測定するための抵抗測定方法であって、
前記ＩＣに設けられている、前記ＩＣ内部にてロジック処理を行う処理ブロックへの全てのデータ入力回路を基準電圧に接続させるスイッチ回路と、アナログ処理を停止させる制御回路とを制御するための制御ピンに所定の制御電圧を入力して、全てのデータ入力回路を基準電圧に接続させるとともにアナログ処理を停止させ、
測定対象とするデータ入力ライン上に外部抵抗を設けた上で、所定の電源電圧を印可して、前記測定対象とするデータ入力ライン上の電圧を測定し、
前記測定された電圧の値から、前記印加した電源電圧の値と、前記外部抵抗の抵抗値とを用いて、前記入力ライン抵抗の抵抗値を導出する
ことを特徴とする抵抗測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パネル基板に搭載された状態でＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）へのデータ入力ラインに関係する抵抗値の測定を行うための抵抗測定機能付ＩＣ、ＩＣ搭載パネルおよび抵抗測定方法に関する。
【背景技術】
【０００２】
パネル基板に搭載されたＩＣへのデータ入力ラインについて、その配線状態やＩＣとの接続状態の確認を目視あるいは光学顕微鏡を用いた推論により行う場合、実抵抗値を求めることはできなかった。
【０００３】
パネル基板に搭載されたＩＣへのデータ入力ラインに関係する抵抗の測定技術に関し、例えば、特許文献１には、回路基板上に設けられた配線パターンと、該配線パターンと電気接続された駆動用ＩＣとの間の接続抵抗を測定する測定部を、駆動用ＩＣの内部に含む電気光学パネルが記載されている。
【０００４】
また、本発明に関連する先行技術文献として、例えば、特許文献２には、ＩＣチップに内蔵されたレギュレータの出力電圧を計測するためのレギュレータ出力電圧測定回路が記載されている。また例えば、非特許文献１には、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）インタフェース規格を実装した双方向通信手段を有するＩＣが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２１９１５５号公報
【特許文献２】特開２００８−３０９６２８号公報
【非特許文献】
【０００６】
【非特許文献１】Ｐｈｉｌｉｐｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ，「Ｉ２Ｃバス仕様書」，ｖｅｒ２．１，２０００年１月，ｐ．６−１３
【発明の概要】
【発明が解決しようとする課題】
【０００７】
例えば、液晶表示パネルに搭載された液晶駆動用ＩＣへのデータ入力ラインに関する抵抗は、液晶表示パネルに設けられたデータ入力配線の抵抗（配線抵抗）と、さらにそのデータ入力配線の一部を構成するＩＣ接続パッドとＩＣとの接続抵抗の和によって表される。このようなＩＣへのデータ入力ラインに関する抵抗を、液晶駆動用ＩＣのようにアナログ処理とデジタル処理の両方を行うＩＣであっても、パネル基板に搭載された状態で、より正確にかつ簡便に測定できるようにすることが望まれる。
【０００８】
例えば、特許文献１には、接続抵抗測定機能として、接続抵抗測定回路が駆動用ＩＣの入出力端子の一部を兼用し、接続抵抗測定回路と駆動用ＩＣへの入出力回路との間に切替スイッチを設けて、２つの入出力端子を接続することにより２つの入出力回路を構成する例が示されている。
【０００９】
しかし、特許文献１に記載されている構成では、２つの入出力端子を接続して接続抵抗を計測することになるので、求まる接続抵抗値は２本分の抵抗であって、入力端子毎に正確な抵抗値を求めることができない。従って、どちらの端子で接続不良を起こしているかの切り分けができないといった問題がある。
【００１０】
なお、特許文献２に記載されているレギュレータ出力電圧測定回路は、測定時に入出力回路をＨｉ−Ｚ（ハイインピーダンス）にし、レギュレータ出力端子とＩＣ内部でスイッチ回路を利用して短絡させ電位を同じにすることによって端子間に電流が流れないようにして、レギュレータ出力電圧の測定精度をあげようというものであって、パネル基板に搭載されたＩＣへのデータ入力ラインに関する抵抗の抵抗値を簡便に測定しようというものではない。
【００１１】
また、非特許文献１に記載されているようなＩ２Ｃインタフェース規格を実装した双方向通信手段を有するＩＣにおいて、通信のためのラインを擬似的に利用して抵抗値を類推する方法も考えられるが、次のような問題がある。
【００１２】
図７は、非特許文献１に記載されているＩ２Ｃインタフェース規格のタイミングチャートを示す説明図である。また、図８は、該Ｉ２Ｃインタフェース規格によるデータ転送を実現するための回路構成例を示すブロック図である。図７および図８に示すように、該Ｉ２Ｃインタフェース規格を実装しているＩＣでは、マスター側デバイスからスレーブ側デバイスにデータ転送をする際に、スレーブ側がデータを受け取ったことを示すＡＣＫ信号をマスター側に送信するタイミングがある。このタイミングでは、スレーブ側が送信モード、マスター側が受信モードになる。
【００１３】
また、図９は、上述したＩ２Ｃインタフェース規格におけるスレーブ側のデータ信号ライン上にかかる抵抗を模式的に示す論理回路図である。図９において、抵抗Ｒ１はＳＤＡ（Ｓｅｒｉａｌ  Ｄａｔａ  Ｌｉｎｅ）に係る配線抵抗である。また、抵抗Ｒ２は、ＳＣＬ（Ｓｅｒｉａｌ  Ｃｌｏｃｋ  Ｌｉｎｅ）に係る配線抵抗（ＡＣＫ時はＧＮＤ配線抵抗）である。図９に示すように、スレーブ側のＩＣのデータ信号ラインを擬似的に利用すれば、ＡＣＫ時にＲ１＋Ｒ２の抵抗値を計算上求めることが可能であるが、限られたタイミングでしか測定できないという問題がある。また、上述したように駆動状態で計測するために、内部回路動作によって基準レベルが変動するために、ＳＣＬが基準電圧に接続されても正確な抵抗値が求まらないという問題がある。
【００１４】
そこで、本発明は、パネル基板に搭載されたＩＣへのデータ入力ラインに関する抵抗の抵抗値を、簡便かつより正確に測定することを目的とする。
【課題を解決するための手段】
【００１５】
本発明による抵抗測定機能付ＩＣは、パネルに搭載された状態で当該ＩＣへのデータ入力ラインを形成する配線の配線抵抗と、データ入力ラインが当該ＩＣと接続する部分である接続部（例えば、ＩＣ接続パッド）における当該ＩＣとの接続抵抗の和によって表される入力ライン抵抗を測定するための抵抗測定機能付ＩＣであって、入力ライン抵抗を測定する抵抗測定モードに切り替わる旨の制御電圧が入力されると、ロジック処理を行う処理ブロックへの全てのデータ入力回路（例えば、データ入力回路３３−１〜３３−ｎ）を基準電圧に接続させるスイッチ回路（例えば、スイッチ回路５１−１〜５１−ｎ）と、アナログ処理を停止させる制御回路（例えば、測定用制御回路５４）とが設けられていることを特徴とする。
【００１６】
また、抵抗測定機能付ＩＣは、アナログ処理を停止させる制御回路が、アナログ処理を行う処理ブロック用の駆動電圧を生成するチャージポンプ部（例えば、チャージポンプ部４１）を非動作とする制御信号をチャージポンプ部に入力する回路であってもよい。
【００１７】
また、本発明によるＩＣ搭載パネルは、当該パネルに搭載されたＩＣへのデータ入力ラインを形成する配線の配線抵抗と、データ入力ラインがＩＣと接続する部分である接続部におけるＩＣとの接続抵抗の和によって表される入力ライン抵抗を測定するためのＩＣ搭載パネルであって、入力ライン抵抗を測定する抵抗測定モードに切り替わる旨の制御電圧が入力されると、ロジック処理を行う処理ブロックへの全てのデータ入力回路を基準電圧に接続させるスイッチ回路と、アナログ処理を停止させる制御回路とが設けられているＩＣ（例えば、駆動用ＩＣ１２）を搭載し、ＩＣに設けられている複数の基準電圧接続用端子に対して、１つの基準電圧接続用配線（例えば、接続配線１３１ｂ）を接続し、基準電圧接続用配線は、ＩＣに設けられている端子であってデータ入力回路のいずれかに繋がる端子であるデータ入力用端子に接続されるデータ配線（例えば、接続配線１３１ａ）よりも配線抵抗が低くなるように形成され、スイッチ回路が、入力ライン抵抗を測定する抵抗測定モードに切り替わる旨の制御電圧が入力されると、ＩＣ内で、測定対象とされたデータ入力ラインを構成するデータ配線が接続されているデータ入力用端子（例えば、ロジックデータ接続端子３２−１〜３２−ｎのいずれか）を、複数の基準電圧接続用端子の少なくともいずれか（例えば、基準電圧接続端子３４）に電気的に接続させることを特徴とする。
【００１８】
また、本発明による抵抗測定方法は、パネルに搭載された状態でＩＣへのデータ入力ラインを形成する配線の配線抵抗と、データ入力ラインがＩＣと接続する部分である接続部におけるＩＣとの接続抵抗の和によって表される入力ライン抵抗を測定するための抵抗測定方法であって、ＩＣに設けられている、ＩＣ内部にてロジック処理を行う処理ブロックへの全てのデータ入力回路を基準電圧に接続させるスイッチ回路と、アナログ処理を停止させる制御回路とを制御するための制御ピンに所定の制御電圧を入力して、全てのデータ入力回路を基準電圧に接続させるとともにアナログ処理を停止させ、測定対象とするデータ入力ライン上に外部抵抗を設けた上で、所定の電源電圧を印可して、測定対象とするデータ入力ライン上の電圧を測定し、測定された電圧の値から、印加した電源電圧の値と、外部抵抗の抵抗値とを用いて、入力ライン抵抗の抵抗値を導出することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、パネル基板に搭載されるＩＣに、抵抗測定モードに切り替わる旨の制御電圧が入力されると、ロジック処理を行う処理ブロックへの全てのデータ入力回路を基準電圧に接続させるスイッチ回路と、アナログ処理を停止させる制御回路とが設けられているので、検査時にデジタル処理とアナログ処理とを非動作状態とすることができる。従って、その状態で既知の出力電圧Ｖ０と外部抵抗Ｒｔを与えて各データ入力ラインのパネル端子電圧Ｖを計測することによって、パネル基板に搭載されたＩＣへのデータ入力ラインに関する抵抗の抵抗値を、簡便かつより正確に測定することができる。
【図面の簡単な説明】
【００２０】
【図１】ＩＣ搭載パネルの一例を示す説明図である。
【図２】本発明に係る駆動用ＩＣ１２のバンプの使用例を示す説明図である。
【図３】本発明に係る駆動用ＩＣ１２内部の回路構成例を示すブロック図である。
【図４】チャージポンプ部４１の入出力ラインおよびピン配置の例を示す説明図である。
【図５】チャージポンプ部４１の回路構成例を示す説明図である。
【図６】測定モードにおける入力データラインの接続状態を示す説明図である。
【図７】あるＩ２Ｃインタフェース規格のタイミングチャートを示す説明図である。
【図８】図７に示したＩ２Ｃインタフェース規格によるデータ転送を実現するための回路構成例を示すブロック図である。
【図９】図７に示したＩ２Ｃインタフェース規格におけるスレーブ側のデータ信号ライン上にかかる抵抗を模式的に示す論理回路図である。
【発明を実施するための形態】
【００２１】
以下、本発明を実施するための形態を図面を参照して説明する。図１は、ＩＣ搭載パネルの一例を示す説明図である。図１に示すＩＣ搭載パネルは、液晶表示パネル１０の一部を構成するパネル基板（例えば、ガラス基板）１１上に、駆動用ＩＣ１２と、パネル外部から駆動用ＩＣ１２に接続するための接続部１３とが配置されている。
【００２２】
駆動用ＩＣ１２には、当該駆動用ＩＣ１２内に形成されている集積回路との間で制御信号やデータ信号の入出力や電源供給等を行うためのバンプ１２１が複数設けられている。各バンプ１２１が、接続部１３を一方の端点とする接続配線１３１上にあるＩＣ接続パッド１３２と電気的に接続されることにより、パネル外部より接続部１３を介して制御信号やデータ信号の入出力や電源供給等を行う。
【００２３】
図２は、本発明に係る駆動用ＩＣ１２のバンプの使用例を示す説明図である。駆動用ＩＣ１２に設けられる電源関係（ロジック処理用電源供給、アナログ処理用電源供給、ＶＳＳ接続等）に関わるバンプは、電源強化の為、図２に示すように多バンプ（複数のバンプを１つの配線接続に使用する形態をいう。）かつ多箇所に設けられていることが好ましい。図２に示す例では、データ入力用の接続配線１３１ａが１つのバンプ１２１に接続されるのに対して、ＶＳＳ接続用の接続配線１３１ｂは、接続配線１３１ａに比べて配線幅を太くして複数のバンプ１２１に接続されている。
【００２４】
また、図３は、本発明に係る駆動用ＩＣ１２内部の回路構成例を示すブロック図である。図３に示すように、駆動用ＩＣ１２は、液晶を駆動するための構成要素として、チャージポンプ部４１と、ロジック部４２と、レベル変換部４３と、液晶出力部４４と、液晶駆動用電圧接続端子（液晶出力ピン）３７−１〜３７−ｍと、アナログ処理用電源接続端子（アナログ電源ピン）３６と、ロジック処理用電源接続端子（ロジック電源ピン）３５と、基準電圧接続端子（ＶＳＳ接続ピン）３４と、ロジックデータ接続端子（データ入力ピン）３２−１〜３２−ｎとを含んでいる。なお、図３に示す例では、１つのＶＳＳ接続ピン３４しか示していないが、ＶＳＳ接続ピン３４は複数設けられている。
【００２５】
さらに、本実施形態では、ロジック部４２へのデータ入力回路３３−１〜３３−ｎ上にスイッチ回路５１−１〜５１−ｎと、該スイッチ回路５１−１〜５１−ｎおよびチャージポンプ部４１に制御信号を入力するための測定用制御回路５３，５４および制御ピン３１とを含んでいる。また、制御ピン３１に入力される制御電圧に対して必要に応じて所定のレベル変換を行うことにより各測定用制御回路５３，５４に対応する制御信号に変換して出力する論理変換回路５２を含んでいてもよい。
【００２６】
例えば、スイッチ回路５１−１〜５１−ｎがハイレベルの制御電圧入力時に測定モードとなる仕様であった場合に、ユーザがローレベルの制御電圧を入力することで測定モードに切り替えたいとする。この場合、論理変換回路５２は、ユーザから入力される電圧レベルを変換して測定用制御回路５３に出力することにより、スイッチ回路５１−１〜５１−ｎに対応した制御信号を入力させる。
【００２７】
チャージポンプ部４１は、当該駆動用ＩＣ内で必要な内部電源を生成する回路である。より具体的には、アナログ処理を行う液晶出力部４４に対して、液晶用の駆動電圧を生成する。なお、本実施形態では、所定の電圧が入力されると、当該チャージポンプ部４１の動作（少なくとも駆動電圧の生成動作）を停止させる機能を有する。チャージポンプ部４１の動作を停止させる機能については後述する。
【００２８】
ロジック部４２は、入力される映像信号や制御信号などの各種信号を処理し、必要に応じて液晶出力部４４への制御信号にしてレベル変換部４３を経由して液晶出力部４４に出力する。
【００２９】
レベル変換部４３は、ロジック部４２からの制御信号のレベルを液晶出力部４４の駆動電圧レベルに変換する。
【００３０】
液晶出力部４４は、ロジック部４２からの制御信号に応じて液晶セルを駆動するための電位を各画素に対応する透明電極に設定する。
【００３１】
スイッチ回路５１−１〜５１−ｎは、所定の電圧が入力されると、ロジック部４２へのデータ入力回路３３−１〜３３−ｎが基準電圧ＶＳＳに接続されるようスイッチ切り替えを行うスイッチ回路である。本実施形態では、制御ピン３１に制御電圧が入力されると、論理変換回路５２および測定用制御回路５３を介して全てのスイッチ回路５１−１〜５１−ｎに制御信号として入力される。この制御信号により、全てのスイッチ回路５１−１〜５１−ｎがＯＮになり、全てのデータ入力回路３３−１〜３３−ｎを基準電圧ＶＳＳに接続する。全てのデータ入力回路３３−１〜３３−ｎを基準電圧ＶＳＳに接続することによって、ロジック部４２にデータ信号が入力されないようにし、ノイズによる誤動作も含めてＩＣ内部をデジタル的に非動作とする。
【００３２】
なお、基準電圧ＶＳＳは、回路動作系、測定系ともに共通な基準電圧であって、グラウンド（ＧＮＤ）と称される場合もある。なお、基準電圧ＶＳＳは、測定時に接続する外部電圧Ｖ０との関係において、電流がＶ０からＶＳＳに流れればよい。
【００３３】
また、制御ピン３１に制御電圧が入力されると、論理変換回路５２および測定用制御回路５４を介してチャージポンプ部４１に制御信号として入力される。この制御信号により、チャージポンプ部４１を非動作にする。チャージポンプ部４１を非動作とするための制御信号は、例えば、クロックの発振を止めるための制御信号であってもよい。また、例えば、リセット信号を解除しないようリセットを入れ続けるような制御信号であってもよい。チャージポンプ部４１を非動作とすることで、アナログ処理に必要な電源供給が行われなくなり、ＩＣ内部をアナログ的に非動作とすることができる。
【００３４】
図４は、チャージポンプ部４１の入出力ラインおよびピン配置の例を示す説明図である。また、図５は、チャージポンプ部４１の回路構成例を示す説明図である。図４に示すように、チャージポンプ部４１は、当該チャージポンプ部４１を非動作とするための制御信号として¬ＳＨＤＮ信号を入力ラインに具備している。また、図５に示すように、チャージポンプ部４１は、起動スイッチコントロール回路部４１ａと、ＣＲ発振回路部４１ｂと、チャージポンプ回路部４１ｃとを含んでいる。本実施形態では、¬ＳＨＤＮ信号がＬｏｗレベルの時には、起動スイッチコントロール回路部４１ａがＣＲ発振回路部４１ｂへの起動信号を止めて停止状態とさせて、チャージポンプ部４１ｃにクロックを出力させない構成になっている。すなわち、¬ＳＨＤＮ信号がＬｏｗレベルの時には、クロックの発振を止める回路構成となっている。
【００３５】
なお、本実施形態では、制御ピン３１に入力される制御電圧のＯＮ／ＯＦＦ論理に関して、ユーザが所望するＯＮ／ＯＦＦ論理で測定モードに切り替わるように、論理変換回路５２を設ける例を示したが、制御ピン３１に入力される制御電圧レベルによるＯＮ／ＯＦＦ論理と、スイッチ回路５１−１〜５１−ｎに対する制御信号のＯＮ／ＯＦＦ論理およびチャージポンプ部４１に対する制御信号のＯＮ／ＯＦＦ論理とが一致する場合には、論理変換回路５２は省略可能である。
【００３６】
次に、本発明による抵抗測定方法について説明する。本発明による抵抗測定方法は、上述した駆動用ＩＣ１２が搭載されたパネル基板１１を用いて次のように行う。なお、本パネル基板１１には、駆動用ＩＣ１２の制御ピン３１に接続する検査制御用パッドが設けられ、その配線の先には測定モードへの切替スイッチが接続されているものとする。電源投入後この切替スイッチを用いて測定モードに切り替えることにより制御ピン３１に制御電圧を入力し、各データ入力ピン３２−１〜３２−ｎから繋がるデータ入力回路３３−１〜３３−ｎに設けられているスイッチ回路５１−１〜５１−ｎをＯＮにして基準電圧ＶＳＳに接続するとともに、チャージポンプ部４１に対して、クロック信号の発振を止める制御信号を入力する。これにより、ＩＣへの電源供給だけでＩＣの全ての内部動作（デジタル処理およびアナログ処理）を非動作とし、基準電位の上昇や変動をなくす。
【００３７】
そして、抵抗値を測定したいデータ入力ライン（以下、測定対象ラインという。）に、外部抵抗Ｒｔを設けた上で、その測定対象ライン上の電圧Ｖを測定する。図６は、測定モードにおけるデータ入力ラインの接続状態を示す説明図である。
【００３８】
図６に示すように、外部抵抗の一端に接続された既知の出力電圧をＶ０、測定対象ラインの接続配線１３１ａ上にあるＩＣ接続パッド１３２とＩＣのバンプ１２１との接続抵抗値をＲｃ１、該接続配線１３１ａの配線抵抗をＲｌ１、そのバンプ１２１から繋がるデータ入力回路に設けられたスイッチ回路により接続されるＶＳＳ接続配線１３１ｂ上にあるＩＣ接続パッド１３２とＩＣのバンプ１２１との接続抵抗値をＲｃ２、該接続配線１３１ｂの配線抵抗をＲｌ２とすると、測定点での電圧（パネル端子電圧）Ｖは、以下の式（１）によって表される。
【００３９】
V=V0*(Rl1+Rc1+Rl2+Rc2)/((Rt+Rl1+Rc1+Rl2+Rc2))   ・・・式（１）
ただし、Rl1>>Rl2, Rc1>>Rc2
【００４０】
なお、式（１）は、ＶＳＳ側の配線幅がＶ０側のデータ配線幅よりも太く配線抵抗が低く、またＶＳＳ配線に用いるバンプ数がデータ配線に用いるバンプ数よりも多いことから、ＶＳＳ側の配線抵抗Ｒｌ２と接続抵抗Ｒｃ２とは、Ｖ０側の配線抵抗Ｒｌ１と接続抵抗Ｒｃ１に比して十分小さいとの条件により、以下の式（２）に一般化することができる。なお、式（２）において、Ｒｌは測定対象ラインの配線抵抗を示し、Ｒｃは測定対象ラインとＩＣとの接続抵抗を示す。
【００４１】
V=V0*Rt/(Rc+Rl+Rt)   ・・・式（２）
→Rl+Rc=V0*Rt/V-Rt  ・・・式（３）
【００４２】
そして、式（２）より式（３）が導き出されることから、簡易的に入力データラインに関係する抵抗値（接続抵抗値Ｒｃ＋配線抵抗値Ｒｌ）を求めることができる。
【００４３】
以上のように、本実施形態によれば、検査時に全てのデータ入力回路をスイッチにより基準電圧ＶＳＳ（例えば、０電位）にすることと内部動作を止めることにより、既知の出力電圧Ｖ０と外部抵抗Ｒｔを与えて各データ入力ラインのパネル端子電圧Ｖを計測するだけで、各データ入力ピンの接続状態および配線状態が抵抗値という数値によって簡単にわかり、モジュール品位を容易かつ確実に把握することが可能である。
【００４４】
また、異常値が出た場合も数値化した基準をもてば容易に破棄または修復を行うことが可能である。また、ＩＣを搭載した状態で測定することができるので、経年変化後の状況も数値化でき、信頼性条件の設定も可能になる。
【００４５】
なお、本実施形態では、ＩＣ搭載パネルが液晶表示パネルの一部を構成するパネル基板である場合を例に説明したが、有機ＥＬ表示パネルの一部を構成するパネル基板であってもよい。また、ＩＣ搭載パネルは表示パネルに限定されず、ＩＣを搭載した回路基板であれば、どのようなパネル基板であってもよい。また、搭載されるＩＣも駆動用ＩＣに限らない。
【産業上の利用可能性】
【００４６】
本発明は、パネル基板にアナログ処理とデジタル処理の両方を行うＩＣが搭載されるような装置（例えば、液晶表示装置）に好適に適用可能である。
【符号の説明】
【００４７】
１０  液晶表示パネル
１１  パネル基板
１２  駆動用ＩＣ
１２１  バンプ
１３  接続部
１３１  接続配線
１３１ａ  データ入力用接続配線
１３１ｂ  ＶＳＳ接続用接続配線
１３２  ＩＣ接続パッド
３１  制御ピン
３２−１〜３２−ｎ  ロジックデータ接続端子（データ入力ピン）
３３−１〜３３−ｎ  データ入力回路
３４  基準電圧接続端子（ＶＳＳ接続ピン）
３５  ロジック処理用電源接続端子（ロジック電源ピン）
３６  アナログ処理用電源接続端子（アナログ電源ピン）
３７−１〜３７−ｍ  液晶駆動用電圧接続端子（液晶出力ピン）
４１  チャージポンプ部
４２  ロジック部
４３  レベル変換部
４４  液晶出力部
５１−１〜５１−ｎ  スイッチ回路
５２  論理変換回路
５３，５４  測定用制御回路
【図１】
2010210526.tif 000003
【図２】
2010210526.tif 000004
【図３】
2010210526.tif 000005
【図４】
2010210526.tif 000006
【図５】
2010210526.tif 000007
【図６】
2010210526.tif 000008
【図７】
2010210526.tif 000009
【図８】
2010210526.tif 000010
【図９】
2010210526.tif 000011