(57)【要約】【課題】櫛歯状の画素電極を有するＩＰＳ方式の液晶表示装置において、スルーホール部の信頼性、端子部の信頼性を確保しつつ、残像を防止する。【解決手段】櫛歯状の画素電極１１０を有するＩＰＳ方式の液晶表示装置において、櫛歯電極と櫛歯電極の間がラビングされないことによって残像が生ずる。画素電極１１０、画素電極に電圧を供給するスルーホール１１１、および、端子部４０１はＩＴＯによって形成されている。画素電極部１１０のＩＴＯのみをスルーホール部１１１のＩＴＯおよび端子部４０１のＩＴＯよりも膜厚を小さくすることによって、画素電極１１０の櫛歯電極間のラビングが十分に出来るようにする。【選択図】図５
2010181785.tif 000002
【特許請求の範囲】
【請求項１】
櫛歯状の第１の電極と平面状の第２の電極とＴＦＴを含む画素がマトリクス状に形成されて表示領域を形成し、前記表示領域の外側に端子電極を含む端子部が形成されたＴＦＴ基板と、カラーフィルタが形成された対向基板と、前記ＴＦＴ基板と前記対向基板との間に液晶層を挟持した液晶表示パネルを有する液晶表示装置であって、
前記第１の電極は前記第２の電極の上方に絶縁膜を挟んで配置されており、
前記第１の電極および前記第２の電極はＩＴＯによって形成され、前記第１の電極はスルーホールに形成されたＩＴＯを介して前記ＴＦＴと接続しており、前記端子電極はＩＴＯで形成され、
前記第１の電極を形成するＩＴＯの厚さは前記スルーホールに形成されたＩＴＯの厚さ、および、前記端子部に形成されたＩＴＯの厚さよりも小さいことを特徴とする液晶表示装置。
【請求項２】
前記第１の電極は画素電極であり,前記第２の電極は対向電極であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１の電極は対向電極であり,前記第２の電極は画素電極であることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１の電極のＩＴＯの厚さは、前記スルーホールに形成されたＩＴＯの厚さ及び前記端子電極を構成するＩＴＯの厚さの半分以下であることを特徴とする請求項１乃至３のいずれかに記載の液晶表示装置。
【請求項５】
櫛歯状の画素電極とＴＦＴを含む画素がマトリクス状に形成されて表示領域を形成し、前記表示領域の外側に端子電極を含む端子部が形成されたＴＦＴ基板と、カラーフィルタが形成された対向基板と、前記ＴＦＴ基板と前記対向基板との間に液晶層を挟持した液晶表示パネルを有する液晶表示装置であって、
前記画素電極はＩＴＯによって形成され、前記第１の電極はスルーホールに形成されたＩＴＯを介して前記ＴＦＴと接続しており、前記端子電極はＩＴＯで形成され、
前記画素電極を形成するＩＴＯの厚さは前記スルーホールに形成されたＩＴＯの厚さ、および、前記端子部に形成されたＩＴＯの厚さよりも小さいことを特徴とする液晶表示装置。
【請求項６】
前記画素電極のＩＴＯの厚さは、前記スルーホールに形成されたＩＴＯの厚さ及び前記端子電極を構成するＩＴＯの厚さの半分以下であることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
櫛歯状の第１の電極と平面状の第２の電極とＴＦＴを含む画素がマトリクス状に形成されて表示領域を形成し、
前記第１の電極は前記第２の電極の上方に絶縁膜を挟んで配置され、
前記第１の電極はＩＴＯで形成され、前記第１の電極は前記ＴＦＴとはスルーホールに形成されたＩＴＯによって接続し、
前記表示領域の外側にＩＴＯによって形成された端子電極を含む端子部が形成されたＴＦＴ基板と、
カラーフィルタが形成された対向基板と、
前記ＴＦＴ基板と前記対向基板との間に液晶層を挟持した液晶表示パネルを有する液晶表示装置の製造方法であって、
前記第１の電極を形成するＩＴＯと、前記スルーホールに形成されたＩＴＯと、前記端子電極を形成するＩＴＯとを、同時に被着し、
前記同時に被着したＩＴＯの上にフォトレジストを塗布し、前記フォトレジストを露光することによってパターニングする際、前記画素電極に対応するフォトレジストにはハーフ露光を行い、
前記フォトレジストを現像し、前記フォトレジストを用いて前記ＩＴＯをエッチングし、
その後、前記フォトレジストをエッチバックすることによって、前記画素電極に形成されたフォトレジストを前記画素電極の上から除去し、前記スルーホールおよび前記端子電極に形成されたフォトレジストは残し、
前記画素電極をエッチングすることによって前記画素電極のＩＴＯのみを薄くし、
その後、前記スルーホールおよび前記端子電極に形成されたフォトレジストを除去することを特徴とする液晶表示装置の製造方法。
【請求項８】
前記フォトレジストのエッチバックは酸素アッシャーによって行うことを特徴とする請求項７に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に視野角特性の優れた横電界方式であって、比較的小型の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が設置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。
【０００４】
液晶表示装置では、画素領域には透明電極であるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｕｎ  Ｏｘｉｄｅ）膜が使用される。ＩＴＯ膜が厚くなると、ＩＴＯ膜の分光特性のために、完全な白色が表示できなくなることがある。また、スイッチングにＴＦＴを使用しない、たとえば、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）液晶の場合、一方に基板に形成されたストライプ状の走査電極と、他方に基板に形成された、ストライプ状の映像信号電極に交点に画素が形成されるが、走査電極あるは映像信号電極を構成するＩＴＯ膜が厚いと、これらの電極が外部から視認され、画質を劣化させる。
【０００５】
一方、ＩＴＯは金属酸化物であり、化学的に安定しているので、端子部において、端子電極として使用される。端子電極として使用されるＩＴＯ膜は端子部の保護としての役割も有するので、所定の厚さが必要である。しかし、表示領域における電極として使用されるＩＴＯ膜は厚くなると、上記のような問題を生ずる。
【０００６】
「特許文献１」には、ＳＴＮ方式の液晶表示装置において、端子部におけるＩＴＯ膜の厚さを厚くし、表示領域におけるＩＴＯ膜の厚さを薄くするとめに、ＩＴＯ膜のパターニングのためのフォトリソグラフィ工程と、表示領域におけるＩＴＯ膜の厚さを小さくするためのフォトリソグラフィ工程を用いることによって、表示領域にけるＩＴＯ膜の厚さを端子部におけるＩＴＯ膜の厚さよりも小さくする構成が記載されている。
【０００７】
【特許文献１】特開平１１−６４８７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
各画素にＴＦＴをスイッチングに用いるＴＦＴ液晶表示装置はＳＴＮとは全く異なる構造、および動作を示す。また、ＴＦＴ液晶表示装置においても、通常のＴＮ方式の場合、ＶＡ方式の場合、ＩＰＳ方式の場合とでは、構造および動作が全く異なる。
【０００９】
ＩＰＳ方式の場合、各画素に櫛歯状の画素電極あるいは対向電極がＩＴＯ膜によって形成される。液晶表示装置が小型になって画素の大きさが小さくなると、画素電極、あるいは、対抗電極の幅、ピッチ等も小さくなる。ＩＰＳ方式の液晶表示装置においては、液晶を初期配向させるために、画素電極等の上に配向膜を形成し、この配向膜を特定の方向にラビングすることによって液晶の初期配向方向を決めている。
【００１０】
この場合、ＩＴＯ膜の厚さが大きいと、例えば、櫛歯状の電極と櫛歯状の電極の谷間の配向膜が十分にラビングされないという現象が生ずる。配向膜が十分にラビングされないと、液晶分子が電界によってツイスト等した後、初期の方向に戻らないという現象を生ずる。この現象は、液晶表示装置の画面においては、前のフレームの画面が残ってしまう、残像の現象となって表れる。残像は画質を非常に劣化させる。
【００１１】
本発明の課題は、ＩＰＳ方式の液晶において、このような残像現象を抑制することである。
【課題を解決するための手段】
【００１２】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００１３】
（１）櫛歯状の第１の電極と平面状の第２の電極とＴＦＴを含む画素がマトリクス状に形成されて表示領域を形成し、前記表示領域の外側に端子電極を含む端子部が形成されたＴＦＴ基板と、カラーフィルタが形成された対向基板と、前記ＴＦＴ基板と前記対向基板との間に液晶層を挟持した液晶表示パネルを有する液晶表示装置であって、前記第１の電極は前記第２の電極の上方に絶縁膜を挟んで配置されており、前記第１の電極および前記第２の電極はＩＴＯによって形成され、前記第１の電極はスルーホールに形成されたＩＴＯを介して前記ＴＦＴと接続しており、前記端子電極はＩＴＯで形成され、前記第１の電極を形成するＩＴＯの厚さは前記スルーホールに形成されたＩＴＯの厚さ、および、前記端子部に形成されたＩＴＯの厚さよりも小さいことを特徴とする液晶表示装置。
【００１４】
（２）前記第１の電極は画素電極であり,前記第２の電極は対向電極であることを特徴とする（１）に記載の液晶表示装置。
【００１５】
（３）前記第１の電極は対向電極であり,前記第２の電極は画素電極であることを特徴とする（１）に記載の液晶表示装置。
【００１６】
（４）前記第１の電極のＩＴＯの厚さは、前記スルーホールに形成されたＩＴＯの厚さ及び前記端子電極を構成するＩＴＯの厚さの半分以下であることを特徴とする（１）乃至（３）のいずれかに記載の液晶表示装置。
【００１７】
（５）櫛歯状の画素電極とＴＦＴを含む画素がマトリクス状に形成されて表示領域を形成し、前記表示領域の外側に端子電極を含む端子部が形成されたＴＦＴ基板と、カラーフィルタが形成された対向基板と、前記ＴＦＴ基板と前記対向基板との間に液晶層を挟持した液晶表示パネルを有する液晶表示装置であって、前記画素電極はＩＴＯによって形成され、前記第１の電極はスルーホールに形成されたＩＴＯを介して前記ＴＦＴと接続しており、前記端子電極はＩＴＯで形成され、前記画素電極を形成するＩＴＯの厚さは前記スルーホールに形成されたＩＴＯの厚さ、および、前記端子部に形成されたＩＴＯの厚さよりも小さいことを特徴とする液晶表示装置。
【００１８】
（６）前記画素電極のＩＴＯの厚さは、前記スルーホールに形成されたＩＴＯの厚さ及び前記端子電極を構成するＩＴＯの厚さの半分以下であることを特徴とする（５）に記載の液晶表示装置。
【００１９】
（７）櫛歯状の第１の電極と平面状の第２の電極とＴＦＴを含む画素がマトリクス状に形成されて表示領域を形成し、前記第１の電極は前記第２の電極の上方に絶縁膜を挟んで配置され、前記第１の電極はＩＴＯで形成され、前記第１の電極は前記ＴＦＴとはスルーホールに形成されたＩＴＯによって接続し、前記表示領域の外側にＩＴＯによって形成された端子電極を含む端子部が形成されたＴＦＴ基板と、カラーフィルタが形成された対向基板と、前記ＴＦＴ基板と前記対向基板との間に液晶層を挟持した液晶表示パネルを有する液晶表示装置の製造方法であって、前記第１の電極を形成するＩＴＯと、前記スルーホールに形成されたＩＴＯと、前記端子電極を形成するＩＴＯとを、同時に被着し、前記同時に被着したＩＴＯの上にフォトレジストを塗布し、前記フォトレジストを露光することによってパターニングする際、前記画素電極に対応するフォトレジストにはハーフ露光を行い、前記フォトレジストを現像し、前記フォトレジストを用いて前記ＩＴＯをエッチングし、その後、前記フォトレジストをエッチバックすることによって、前記画素電極に形成されたフォトレジストを前記画素電極の上から除去し、前記スルーホールおよび前記端子電極に形成されたフォトレジストは残し、前記画素電極をエッチングすることによって前記画素電極のＩＴＯのみを薄くし、その後、前記スルーホールおよび前記端子電極に形成されたフォトレジストを除去することを特徴とする液晶表示装置の製造方法。
【００２０】
（８）前記フォトレジストのエッチバックは酸素アッシャーによって行うことを特徴とする（７）に記載の液晶表示装置の製造方法。
【発明の効果】
【００２１】
本発明によれば、画素電極を構成するＩＴＯの厚さをスルーホールに形成されたＩＴＯの厚さおよび端子部に形成されたＩＴＯの厚さよりも小さくすることによって、スルーホール部の信頼性、端子部の信頼性を確保しつつ、画素電極付近のラビングを十分行うことが出来るので、残像の無い液晶表示装置を得ることが出来る。
【００２２】
また、本発明によれば、フォトリソグラフィ工程において、画素電極を形成する部分にハーフ露光をおこない、その他の部分にフル露光を行うことによって、フォトリソグラフィ工程の増加をすることなしに、画素電極に薄いＩＴＯを、スルーホールおよび端子電極に厚いＩＴＯを形成することが出来る。
【発明を実施するための最良の形態】
【００２３】
図１は本発明が適用されるＩＰＳ方式の液晶表示装置の断面図である。図１において、ガラスで形成されるＴＦＴ基板１００の上に、ゲート電極１０１が形成されている。ゲート電極１０１は走査線と同層で形成されている。ゲート電極１０１はＡｌＮｄ合金の上にＭｏＣｒ合金が積層されている。
【００２４】
ゲート電極１０１を覆ってゲート絶縁膜１０２がＳｉＮによって形成されている。ゲート絶縁膜１０２の上に、ゲート電極１０１と対向する位置に半導体層１０３がａ−Ｓｉ膜によって形成されている。ａ−Ｓｉ膜はプラズマＣＶＤによって形成される。ａ−Ｓｉ膜はＴＦＴのチャネル部を形成するが、チャネル部を挟んでａ−Ｓｉ膜上にソース電極１０４とドレイン電極１０５が形成される。なお、ａ−Ｓｉ膜とソース電極１０４あるいはドレイン電極１０５との間には図示しないｎ＋Ｓｉ層が形成される。半導体層とソース電極１０４あるいはドレイン電極１０５とのオーミックコンタクトを取るためである。
【００２５】
ソース電極１０４は映像信号線が兼用し、ドレイン電極１０５は画素電極１１０と接続される。ソース電極１０４もドレイン電極１０５も同層で同時に形成される。本実施例では、ソース電極１０４あるいはドレイン電極１０５はＭｏＣｒ合金で形成される。ソース電極１０４あるいはドレイン電極１０５の電気抵抗を下げたい場合は、例えば、ＡｌＮｄ合金をＭｏＣｒ合金でサンドイッチした電極構造が用いられる。
【００２６】
ＴＦＴを覆って無機パッシベーション膜１０６がＳｉＮによって形成される。無機パッシベーション膜１０６はＴＦＴの、特にチャネル部を不純物から保護する。無機パッシベーション膜１０６の上には有機パッシベーション膜１０７が形成される。有機パッシベーション膜１０７はＴＦＴの保護と同時に表面を平坦化する役割も有するので、厚く形成される。厚さは１μｍから４μｍである。
【００２７】
有機パッシベーション膜１０７には感光性のアクリル樹脂、シリコン樹脂、あるいはポリイミド樹脂等が使用される。有機パッシベーション膜１０７には、画素電極１１０とドレイン電極１０５が接続する部分にスルーホールを形成する必要があるが、有機パッシベーション膜１０７は感光性なので、フォトレジストを用いずに、有機パッシベーション膜１０７自体を露光、現像して、スルーホールを形成することが出来る。
【００２８】
有機パッシベーション膜１０７の上には対向電極１０８が形成される。対向電極１０８は透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を表示領域全体にスパッタリングすることによって形成される。すなわち、対向電極１０８は面状に形成される。対向電極１０８を全面にスパッタリングによって形成した後、画素電極１１０とドレイン電極１０５を導通するためのスルーホール部だけは対向電極１０８をエッチングによって除去する。
【００２９】
対向電極１０８を覆って上部絶縁膜１０９がＳｉＮによって形成される。上部電極が形成された後、エッチングによってスルーホールを形成する。この上部絶縁膜１０９をフォトレジストにして無機パッシベーション膜１０６をエッチングしてスルーホール１１１を形成する。その後、上部絶縁膜１０９およびスルーホール１１１を覆って画素電極１１０となるＩＴＯをスパッタリングによって形成する。スパッタリングしたＩＴＯをパターニングして画素電極１１０を形成する。画素電極１１０となるＩＴＯはスルーホール１１１にも被着される。スルーホール１１１において、ＴＦＴから延在してきたドレイン電極１０５と画素電極１１０が導通し、映像信号が画素電極１１０に供給されることになる。
【００３０】
画素電極１１０は櫛歯状の電極である。櫛歯状の電極と櫛歯状の電極の間はスリット１１２となっている。対向電極１０８には基準電圧が印加され、画素電極１１０には映像信号による電圧が印加される。画素電極１１０に電圧が印加されると図１に示すように、電気力線が発生して液晶分子３０１を電気力線の方向に回転させてバックライト７００からの光の透過を制御する。画素毎にバックライト７００からの透過が制御されるので、画像が形成されることになる。なお、画素電極１１０の上には液晶分子３０１を配向させるための配向膜１１３が形成されている。
【００３１】
図２は以上で説明した画素部の平面図である。図２において、走査線５００と映像信号線６００で囲まれた領域に画素が形成されている。画素の横ピッチｐｘは３０μｍ程度、画素の縦ピッチｐｙは９０μｍ程度である。図１で説明したＴＦＴは走査腺５００の上に形成されているが、図２では詳細は省略されている。
【００３２】
図２の画素部においては、ＩＴＯによって櫛歯状の画素電極が形成されている。画素電極１１０は上部絶縁膜１０９の上に形成されている。対向電極は上部絶縁膜１０９の下に平面状に形成されているが、図２では省略されている。画素電極１１０はスルーホール１１１を介してＴＦＴのドレイン電極と接続している。
【００３３】
画素サイズが小さいために、櫛歯電極の幅ｗ、間隔ｇも小さい。例えば、櫛歯電極の幅ｗは４μｍ程度で、櫛歯電極の間隔ｇは４μｍ程度である。このように、櫛歯電極と櫛歯電極の間隔が小さいために、後で述べるように、櫛歯電極と櫛歯電極の間が十分にラビングされないという問題を生ずる。
【００３４】
図１および図２の例では、有機パッシベーション膜１０７の上に、面状に形成された対向電極１０８が配置され、上部絶縁膜１０９の上に櫛歯電極１１０が配置されている。しかしこれとは逆に、有機パッシベーション膜１０７の上に面状に形成された画素電極１１０を配置し、上部絶縁膜１０９の上に櫛歯状の対向電極１０８が配置される場合もある。ただし、以下の説明では、上側に櫛歯電極が画素電極１１０、下側の平面ベタ電極が対向電極１０８であるとして説明する。
【００３５】
図１において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタ２０１が形成されており、カラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。
【００３６】
カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜の上には、液晶の初期配向を決めるための配向膜１１３が形成されている。なお、図２はＩＰＳであるから、対向電極１０８はＴＦＴ基板１００側に形成されており、対向基板２００側には形成されていない。
【００３７】
図１に示すように、ＩＰＳでは、対向基板２００の内側には導電膜が形成されていない。そうすると、対向基板２００の電位が不安定になる。また、外部からの電磁ノイズが液晶層３００に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板２００の外側に表面導電膜２１０が形成される。表面導電膜２１０は、透明導電膜であるＩＴＯをスパッタリングすることによって形成される。
【００３８】
図１のようなに画素電極１１０、ＴＦＴ等がマトリクス状の形成されたＴＦＴ基板１００と、カラーフィルタ等が形成された対向基板２００との間に液晶を挟持する構成を液晶表示パネルという。また、図１において、ＴＦＴ基板１００の背面にはバックライト７００が配置されている。液晶表示パネルにバックライトが組み合わされた状態のものを液晶表示装置という。
【００３９】
図３は、図１および図２で説明したＩＰＳ方式の液晶表示装置おける問題点を示す断面模式図である。図３において、ＴＦＴ基板１に形成された上部絶縁膜１０９の上に画素電極１１０が形成され、画素電極１１０の上に配向膜１１３が形成されている。配向膜１１３の上には、断面が略々円であるラビング繊維１５０が配置されている。ラビング布の繊維１５０は、例えば、矢印の方向い動いて配向膜１１３の表面をラビングする。
【００４０】
ラビングは布状のもので、ＴＦＴ基板１、あるいは、対向基板２００に形成された配向膜１１３を擦るものであるが、図３においては、布を構成する繊維１５０が記載されている。すなわち、配向膜１１３は各繊維１５０によってラビングを受ける。
【００４１】
図３に示すように、画素電極１１０は小さいので、画素電極１１０を構成する櫛歯電極の幅も、櫛歯電極間隔も非常に小さい。例えば、櫛歯電極の幅ｗは４μｍ、櫛歯電極間隔ｇは４μｍである。これに対して、ラビング布の繊維１５０の径は２０μｍ程度である。
【００４２】
したがって、図３に示すように、ラビング布の繊維１５０が櫛歯電極と櫛歯電極の間に入り込むことが出来ない。そうすると櫛歯電極と櫛歯電極の間がラビングできないことになり、この部分に存在する液晶は十分に配向を受けられないことになる。
【００４３】
液晶分子は、初期配向の状況から、画素電極１１０に電圧が印加されると、電界の方向にツイストするが、画素電極１１０への電圧印加を止めると初期配向の状態に戻る。ところが、配向膜１１３が十分にラビングされていないと、画素電極１１０への電圧印加を止めたあとも、液晶が初期配向の方向に戻りにくくなる。これは、前のフレームの画像が残る、残像現象として観測される。残像は、画質を著しく劣化させるので、避けなければならない。
【００４４】
上記で説明したように、残像の原因は、櫛歯電極と櫛歯電極の間の配向膜１１３が十分にラビングを受けないからである。この原因は、ラビング布の繊維１５０が櫛歯電極と櫛歯電極の間に入り込まないからである。ラビング布の繊維１５０が櫛歯電極と櫛歯電極の間に十分入りこむようにするには、櫛歯電極と櫛歯電極の間隔を大きくするか、櫛歯電極の膜厚を小さくすることである。
【００４５】
所定の解像度を確保するためには画素の大きさを小さくする必要があるので、画素電極１１０の大きさを小さくすることには限界があり、したがて、櫛歯電極と櫛歯電極の間隔を大きくすることは困難である。一方、画素電極１１０の役割は、液晶層に電界を形成することであり、抵抗は大きくとも問題はない。
【００４６】
したがって、電気抵抗という観点からは、画素電極１１０を形成するＩＴＯの厚さは薄くとも良い。現在の画素電極１１０を形成するＩＴＯの膜厚は７７μｍ程度であるが、５０μｍ以下としても、３０μｍ以下としても、あるいは１０μｍ程度にしても問題なく動作させることが出来る。
【００４７】
しかし、画素電極１１０のＩＴＯと同時に形成される、スルーホール部１１１のＩＴＯおよび、端子部４０１の端子電極４００に使用されるＩＴＯは現在の７７μｍ程度の厚さを保つ必要がある。スルーホール部１１１は、凹凸が形成されているので、断切れによる導通不良を防止するために、所定のＩＴＯの膜厚が必要である。また、端子部４０１における端子電極４００では、ＩＴＯが所定の膜厚だけ存在しないと、ＩＴＯの保護膜としての役割を維持出来ない。
【００４８】
このように、ＩＴＯを同時に形成しつつ、画素電極１１０では薄いＩＴＯ膜を、スルーホール部１１１および端子部４０１では厚いＩＴＯ膜を形成する必要がある。ＩＴＯ膜の形成を画素電極１１０と、スルーホール部１１１および端子部４０１とで分けて行えばよいが、これではフォト工程が増加し、コスト上昇の要因となる。
【００４９】
本発明は、以下に説明するようなプロセスによって、画素電極１１０のＩＴＯ膜を薄く、スルーホール１１１および端子部４０１のＩＴＯ膜を厚くすることを、フォト数の増加なしに行うものである。以下の実施例によりこのような構造を可能にするプロセスを説明する。
【実施例１】
【００５０】
図４および、図５は、フォト工程の増加無に、画素電極１１０のＩＴＯ膜を薄く、スルーホール１１１および端子部４０１のＩＴＯ膜を厚く形成するプロセスを示す。図４（ａ）〜図５（ｃ）までは、説明を簡単にするために、ＴＦＴ基板１における断面構造を省略して記載している。すなわち、図４（ａ）〜図５（ｃ）においては、ＴＦＴ基板１におけるＴＦＴの構成は省略されており、ゲート絶縁膜１０２の上に直接ＳＤ配線１０４１（ソース・ドレイン配線、すなわち、映像信号線６００と同層の配線）が形成されている構成となっている。
【００５１】
また、図４（ａ）〜図５（ｃ）では、無機パッシベーション膜１０６および有機パッシベーション膜１０７の上に画素電極１１０が形成されている。しかし、実際には、画素電極１１０と有機パッシベーション膜１０７の間には平面ベタで形成された対向電極１０８、さらにその上に、上部絶縁膜１０９が形成され、その上に画素電極１１０が形成される。図４（ａ）〜図５（ｃ）は説明のための模式断面図なので、対向電極１０８および上部絶縁膜１０９は省略されている。
【００５２】
図４（ａ）において、ゲート絶縁膜１０２の上にＳＤ配線１０４１が形成されている。スルーホール１１１におけるＳＤ配線１０４１も同じプロセスによって同時に形成される。ＳＤ配線１０４１を覆って無機パッシベーション膜１０６、有機パッシベーション膜１０７が形成される。端子部４０１およびスルーホール部１１１に無機パッシベーション膜１０６および有機パッシベーション膜１０７にスルーホール１１１が形成される。
【００５３】
図４（ｂ）において、端子部４０１およびスルーホール部１１１を覆ってＩＴＯが被着される、ＩＴＯの膜厚は例えば７７μｍである。ＩＴＯ膜が７７μｍ程度あれば、端子部４０１における保護膜の役割も十分に保つことができるし、スルーホール部１１１において、断切れを起こすことも無い。
【００５４】
図４（ｃ）において、ＩＴＯ膜の上に、パターニングをするためにフォトレジスト１２０が形成される。このフォトレジスト１２０の形成は、ＩＴＯ膜の上にフォトレジスト１２０を塗布し、このフォトレジスト１２０をマスクを介して露光し、現像することによって所定のパターンを得る。フォトレジスト１２０はポジフォトレジストを使用するので、光が当たった場所が反応して、現像液に可溶となる。
【００５５】
本発明では、フォトレジスト１２０を露光する際ハーフ露光の技術を使用する。すなわち、スルーホール部１１１あるいは端子部４０１の露光はマスクにストライプ状あるいはドット状等のパターンを形成しておき、画素電極１１０部分に比較して露光量が少なくなるようにする。露光量が少ないと、フォトレジスト１２０の光反応が十分に進まないので、現像をした際、ハーフ露光部分のフォトレジスト１２０の膜厚が大きくなる。
【００５６】
図４（ｄ）は図４（ｃ）のように、フォトレジスト１２０が形成されたＩＴＯ膜に対してエッチングを行い、ＩＴＯのパターンニングを行なった断面図を示す。ＩＴＯの上に形成されたフォトレジスト１２０の膜厚に関係なく、ＩＴＯはエッチングされる。
【００５７】
その後、図４（ｄ）の状態となっているＴＦＴ基板１に対し、酸素アッシャーによってフォトレジスト１２０をエッチバックする。このエッチバックは図５（ａ）に示すように、画素電極１１０部におけるＩＴＯの上のフォトレジスト１２０が無くなるまで行う。このとき、スルーホール部１１１および端子部４０１に形成されたＩＴＯの上のフォトレジスト１２０は厚いので、全部エッチバックされずに残る。
【００５８】
その後、図５（ａ）に示す状態のＩＴＯに対してバッファードフッ酸溶液でライトエッチングをおこない、画素部のＩＴＯの厚さを薄くする、この状態が図５（ｂ）の状態である。ＩＴＯはエッチングは時間を正確にコントロールすることによって所定の膜厚とすることが出来る。画素部のＩＴＯの膜厚は例えば、５０ｎｍ、３０ｎｍ、あるいは１０ｎｍ程度とすることが出来る。画素部のＩＴＯは電流を流すのではなく、液晶層に電界を印加するためのものであるから、抵抗は大きくとも良い。したがって、画素部のＩＴＯ膜の厚さは、スルーホール部１１１あるいは端子部４０１のＩＴＯ膜の厚さの半分以下の３０ｎｍ程度あれば十分である。さらに、エッチング制御が可能であれば、ＩＴＯ膜の厚さは２０ｎｍ程度でも良い。
【００５９】
図５（ｂ）におけるＩＴＯのライトエッチングを行ったあと、フォトレジスト１２０を除去することによって、図５（ｃ）のような、画素部のＩＴＯ膜がスルーホール部１１１あるいは端子部４０１のＩＴＯ膜よりも薄い構成を得ることが出来る。
【００６０】
図５（ｃ）のようにして、膜厚の異なるＩＴＯを形成した後、配向膜１１３を塗布し、配向膜１１３を焼成する。その後、配向膜１１３をラビングすることによってＴＦＴ基板１が完成する。図５（ｃ）に示すように、画素部のＩＴＯ膜は膜厚が薄いので、櫛歯電極と櫛歯電極の間の深さが小さく、ラビング布の繊維１５０が入り込むことが出来、櫛歯電極と櫛歯電極の間もラビングされる。したがって、本発明によれば、残像現象の無い、優れた画像を有する液晶表示装置を得ることが出来る。
【００６１】
以上の説明では、ＩＰＳとして、対向電極１０８が平面ベタ膜で、その上に上部電極を介して櫛歯状の画素電極１１０が配置されている構成について説明したが、この逆に、画素電極１１０が平面ベタ膜で、その上に絶縁膜を介して櫛歯状の対向電極１０８が配置されている構成についても同様に適用することが出来る。
【００６２】
さらに、以上説明したＩＰＳの電極構造とは異なり、櫛歯状の対向電極１０８の上に絶縁膜を介して櫛歯状の画素電極１１０が形成されているＩＰＳの場合についても本発明を適用することが出来る。
【図面の簡単な説明】
【００６３】
【図１】本発明が適用される液晶表示装置の断面図である。
【図２】画素電極の平面図である。
【図３】ラビング工程の模式断面図である。
【図４】本発明の構成を可能にする製造工程の前半である。
【図５】本発明の構成を可能にする製造工程の後半である。
【符号の説明】
【００６４】
１００…ＴＦＴ基板、  １０１…ゲート電極、  １０２…ゲート絶縁膜、  １０３…半導体層、  １０４…ソース電極、  １０５…ドレイン電極、  １０６…無機パッシベーション膜、  １０７…有機パッシベーション膜、  １０８…対向電極、  １０９…上部絶縁膜、  １１０…画素電極、  １１１…スルーホール、  １１２…スリット、  １１３…配向膜、  １２０…フォトレジスト、  １５０…ラビング布の繊維、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ２１０…表面導電膜、  ３００…液晶層、  ３０１…液晶分子、  ４００…端子電極、  ４０１…端子部、  ５００…走査線、  ６００…映像信号線、  ７００…バックライト、  １０４１…ＳＤ配線。
【図１】
2010181785.tif 000003
【図２】
2010181785.tif 000004
【図３】
2010181785.tif 000005
【図４】
2010181785.tif 000006
【図５】
2010181785.tif 000007