(57)【要約】【課題】軽負荷が接続されている場合であっても、スイッチング動作に起因するノイズ等がスイッチング動作に悪影響を及ぼすことを、極力抑えることが容易となるスイッチング電源回路を提供する。【解決手段】スイッチング素子に流れる電流に応じた第１信号を生成する回路と、出力端子における電圧に応じた第２信号を生成する回路と、スイッチング素子のオン／オフ切替を制御する切替制御回路と、第１信号または第２信号に所定値を加算し、第１信号と第２信号の値の差を小さくする加算回路と、を備え、切替制御回路は、第１信号の値が第２信号の値に達するごとに、スイッチング素子をオフとするものであり、加算回路は、スイッチング素子がオンに切替るタイミングを検出し、該検出されたタイミングから所定の第１遅延時間が経過したタイミングにおいて、加算を開始するスイッチング電源回路とする。【選択図】図２
2010252564.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間にスイッチング素子を備え、前記入力端子に入力された電力を、前記スイッチング素子のオン／オフ切替を通じて調整し、該調整された電力を前記出力端子から出力する、スイッチング電源回路において、
前記スイッチング素子に流れる電流に応じた値を示す第１信号を生成する、第１信号生成回路と、
前記出力端子における電圧に応じた値を示す第２信号を生成する、第２信号生成回路と、
前記スイッチング素子のオン／オフ切替を制御する切替制御回路と、
前記第１信号または第２信号に所定値を加算し、第１信号と第２信号の値の差を小さくする加算回路と、
を備え、
前記切替制御回路は、
第１信号の値が第２信号の値に達するごとに、前記スイッチング素子をオフとするものであり、
前記加算回路は、
前記スイッチング素子がオンに切替るタイミングを検出し、該検出されたタイミングから所定の第１遅延時間が経過したタイミングにおいて、前記加算を開始することを特徴とするスイッチング電源回路。
【請求項２】
前記加算回路は、
前記スイッチング素子がオフに切替るタイミングを検出し、該検出の結果に応じたタイミングにおいて、前記加算を停止することを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記加算回路は、
前記スイッチング素子がオフに切替るタイミングから所定の第２遅延時間が経過したタイミングにおいて、前記加算を停止することを特徴とする請求項２に記載のスイッチング電源回路。
【請求項４】
前記スイッチング素子のオン／オフが切替るタイミングを示すタイミング特定信号が供給され、該スイッチング素子がオンである期間において、前記第１信号の傾きを増大させる補償回路を備えており、
該タイミング特定信号は、前記加算回路にも供給され、
該加算回路は、
該タイミング特定信号に基づいて、前記スイッチング素子のオン／オフが切替るタイミングを検出することを特徴とする請求項２または請求項３に記載のスイッチング電源回路。
【請求項５】
所定期間において前記スイッチング素子をオフの状態とするＤＭＡＸ回路を備えており、
前記加算回路は、
該所定期間を示す信号を取得し、該取得した信号に応じて、前記加算を開始または停止することを特徴とする請求項２または請求項３に記載のスイッチング電源回路。
【請求項６】
直流電圧が与えられる入力端子に一端が接続され、前記直流電圧をスイッチングしてパルス電圧に変換するスイッチング素子と、
前記スイッチング素子の他端と出力端子間に接続され、前記パルス電圧を平滑して前記直流電圧とは別の直流電圧にするコイルと、
前記出力端子とグランド間に接続され、前記コイルからの直流電圧を平滑して出力電圧とする出力コンデンサと、
前記スイッチング素子とコイルとの接続点と前記グランド間に接続され、前記スイッチング素子のオフ期間に前記コイルに電流を流す整流素子と、
を備えたスイッチング電源回路において、
前記スイッチング素子に流れる電流の大きさに応じた第１信号を生成する電流検出回路と、
前記出力電圧の分圧によって生じた帰還電圧と；所定の基準電圧と；の誤差を表す第２信号を生成する電圧検出回路と、
発振器が生成するパルス信号の周期ごとに、前記スイッチング素子をオンにし、第１信号の値が第２信号の値に達するごとに、前記スイッチング素子をオフとする、切替制御回路と、
前記第１信号または第２信号に所定値を加算し、第１信号と第２信号の値の差を小さくする加算回路と、
を備え、
前記加算回路は、
前記スイッチング素子のオン／オフが切替るタイミングを検出し、
オンに切替ったタイミングから所定の遅延時間が経過したタイミングにおいて、前記加算を開始する一方、
オフに切替ったタイミング、または、オフに切替ったタイミングから所定の第１遅延時間が経過したタイミングにおいて、前記加算を停止する
ことを特徴とするスイッチング電源回路。
【請求項７】
請求項１から請求項６の何れかに記載のスイッチング電源回路を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器の電源装置などに用いられる、スイッチング電源回路に関する。
【背景技術】
【０００２】
従来、電子機器の電源装置などにおいて、スイッチング動作によって出力電力を調整するスイッチング電源回路が広く用いられている。スイッチング電源は、電力変換効率が比較的高く、省エネルギー化、バッテリーの長寿命化、および発熱の低減などに貢献し得る。また近年、省エネルギー化の促進により、スイッチング電源が電力を供給する機器の低電圧化が進み、2.5Ｖ系、1.5Ｖ系、1.0Ｖ系など、低い電圧のものが一般的となっている。
【０００３】
またスイッチング電源においては、製品の小型・低価格化のため、コイルサイズを小さく構成できる高発振周波数（例えば900kHz以上）化が望まれている。そのため、短オン時間（例えば150ns以下）で動作可能なスイッチング電源が求められている。また更に、機器に必要な電流は上昇する傾向にあるが、不必要なときには機器の消費電流を低減させるため、高負荷（たとえば１A以上）の場合から軽負荷（たとえば100mA以下）の場合まで、安定して動作するスイッチング電源が求められている。
【０００４】
また、小型化に向けて出力コンデンサやコイルの縮小が必要となり、スイッチング電源の安定した帰還回路の設計が比較的容易に実現できる、電流制御タイプ（電流検出と電圧検出を行いスイッチングのタイミングを決める方式）のスイッチング電源が注目されている。なお電流制御タイプのスイッチング電源は、特許文献１や特許文献２などに開示されている。
【０００５】
ここで、電流制御タイプのスイッチング電源の一例として、図５に示す構成のものを挙げ、その動作について簡潔に説明する。
【０００６】
入力端子ＩＮに供給される直流電圧は、入力コンデンサＣ１で平滑化され入力電圧Ｖｉｎになった後、スイッチング素子１２のスイッチング動作によりパルス電圧に変換される。そして、スイッチング素子１２がオンのときは、入力端子ＩＮからコイルＬ１に電流が流れ、これにより、コイルＬ１にエネルギーが蓄積され、且つ、出力端子ＯＵＴに接続された負荷にエネルギーが供給される。
【０００７】
一方、スイッチング素子１２がオフのときは、コイルＬ１に蓄積されたエネルギーが負荷に供給される。尚、出力端子ＯＵＴには出力コンデンサＣ２によって平滑化された出力電圧Ｖｏｕｔが供給される。またスイッチング素子１２は、フリップフロップ回路（ＲＳフリップフロップ回路）１７ａがセット状態であればオン、リセット状態であればオフになるように、ドライブ回路１７ｂを介して制御される。
【０００８】
一方、コンパレータ１６の非反転入力端子には、電流検出回路１１にて検出された検出電流Ｉｓｅｎｓ（スイッチング素子１２を流れるスイッチ電流Ｉｓｗの大きさに応じた電流）に、電流補償回路１３によって補償電流Ｉｃが加えられた電流（補償済み電流Ｉｃｃ）が、入力される。そしてフリップフロップ回路１７ａの入力端子Ｒには、コンパレータ１６の出力信号が入力され、入力端子Ｓには、発信器１８からの出力信号が入力される。
【０００９】
ここで、当該スイッチング電源におけるスイッチング動作について、図６のタイミングチャート（出力端子ＯＵＴに、標準的な負荷が接続されている場合）を参照しながら説明する。なお図６の（ａ）は、発信器１８から出力されるパルス信号の波形を表している。また図６の（ｂ）は、フリップフロップ回路１７ａの出力端子Ｑからの出力信号の波形を表しており、図６の（ｃ）は、スイッチ電流Ｉｓｗの波形を表している。また図６の（ｄ）は、検出電流Ｉｓｅｎｓの波形を表しており、図６の（ｅ）は、補償電流Ｉｃの波形を表している。
【００１０】
これらの図に示すように、フリップフロップ回路１７ａは、発信器１８からのパルス信号を受け、その立ち下がりのタイミングでセットされ、スイッチング素子１２をオンにする。一方、コンパレータ１６からの信号がＨ（Ｈｉｇｈ）レベルになるとリセットされ、スイッチング素子１２をオフにする。
【００１１】
このようにして、スイッチング素子１２のオン／オフが切替えられ、スイッチング素子１２には、図６の（ｃ）に示すような波形のスイッチ電流Ｉｓｗが流れる。なお、スイッチング素子１２がオフとなるタイミング、つまり、コンパレータ１６の出力がＨレベルとなるタイミングは、次のようにして定まる。
【００１２】
コンパレータ１６は、図６の（ｆ）に示すように、検出電流Ｉｓｅｎｓに補償電流Ｉｃが付加された補償済み電流Ｉｃｃと、電圧検出回路１５から出力される誤差電流Ｉｅとを比較する。そして、補償済み電流Ｉｃｃのレベルが誤差電流Ｉｅのレベルに達するタイミング（Ａで示すタイミング）で、コンパレータ１６は出力信号をＨレベルにし、フリップフロップ回路１７ａをリセットする。なお、誤差電流Ｉｅの方が大きい場合には、コンパレータ１６は出力信号をＬ（Ｌｏｗ）レベルにし、フリップフロップ回路１７ａをリセットしないようにする。
【００１３】
なおここでは図６の（ｄ）に示すように、検出電流Ｉｓｅｎｓには、所定のオフセットα１が設けられている。これにより、スイッチ電流Ｉｓｗが流れていない時であっても、補償済み電流Ｉｃｃはα１のレベルを維持する。またオフセットα１と誤差電流Ｉｅとの差を、図６の（ｆ）に示すようにα２とする。
【００１４】
ここで、電圧検出回路１５からの誤差電流Ｉｅは、出力電圧Ｖｏｕｔを分圧抵抗Ｒ１およびＲ２で分圧した帰還電圧Ｖａｄｊと、基準電圧Ｖｒｅｆとの誤差に応じた電流である。そのため、スイッチング素子１２のスイッチング動作によって、出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆに応じた一定の電圧に保たれることになる。
【００１５】
なお、先述した補償電流Ｉｃの付加は、スイッチ電流Ｉｓｗに生じた変動が収束されるようにして、スイッチング動作が安定するように実行される。すなわち電流補償回路１３は、スイッチング素子１２のオン時に、時間と共に大きくなる補償電流Ｉｃを検出電流Ｉｓｅｎｓに加算することで、補償済み電流Ｉｃｃの傾きを大きくする。このような動作がなされることにより、出力端子ＯＵＴに接続される負荷の大きさが変動した場合でも、出力電圧Ｖｏｕｔは安定的に保持される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００５−１８４９９１号公報
【特許文献２】特開２００４−４０８５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ここで、上述したスイッチング電源の出力端子ＯＵＴに接続されている負荷が軽い場合（軽負荷が接続されている場合）を想定する。このとき、スイッチ電流Ｉｓｗのレベルは、図７の（ｃ）に示すように小さくなり、更に図７の（ｆ）に示すように、誤差電流Ｉｅや補償済み電流Ｉｃｃのレベルも小さくなる。これにより、オフセットα１と誤差電流Ｉｅとの差であるα２も小さくなる。
【００１８】
その結果、スイッチング素子１２におけるスイッチング動作が、スイッチング動作自体（特に、オフからオンへの切替）に起因するノイズ等の影響を受け易くなる。例えば図７（ｆ）に示すように、補償済み電流Ｉｃｃに当該ノイズが重畳することがある。この場合、α２が比較的小さいことにより、意図しないタイミング（図７の（ｆ）のＢで示すタイミング）において、補償済み電流Ｉｃｃのレベルが誤差電流Ｉｅのレベルに達する可能性がある。
【００１９】
この場合、コンパレータ１６から不適切な信号が出力されることになり、ひいては、スイッチング素子１２におけるスイッチング動作に、悪影響が及ぶこととなる。なおこのような現象は、短オン時間で動作するスイッチング電源回路において、より顕著に発生する。
【００２０】
そこで本発明は、軽負荷が接続されている場合であっても、スイッチング動作に起因するノイズ等がスイッチング動作に悪影響を及ぼすことを、極力抑えることが容易となるスイッチング電源回路の提供を目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、本発明に係るスイッチング電源回路は、入力端子と出力端子との間にスイッチング素子を備え、前記入力端子に入力された電力を、前記スイッチング素子のオン／オフ切替を通じて調整し、該調整された電力を前記出力端子から出力する、スイッチング電源回路において、前記スイッチング素子に流れる電流に応じた値を示す第１信号を生成する、第１信号生成回路と、前記出力端子における電圧に応じた値を示す第２信号を生成する、第２信号生成回路と、前記スイッチング素子のオン／オフ切替を制御する切替制御回路と、前記第１信号または第２信号に所定値を加算し、第１信号と第２信号の値の差を小さくする加算回路と、を備え、前記切替制御回路は、第１信号の値が第２信号の値に達するごとに、前記スイッチング素子をオフとするものであり、前記加算回路は、前記スイッチング素子がオンに切替るタイミングを検出し、該検出されたタイミングから所定の第１遅延時間が経過したタイミングにおいて、前記加算を開始する構成とする。
【００２２】
本構成によれば、第１遅延時間として、スイッチング動作に起因するノイズが十分に減衰する時間を設定すれば、当該ノイズがスイッチング動作に悪影響を及ぼすことを、極力抑えることが可能となる。
【００２３】
また上記構成としてより具体的には、前記加算回路は、前記スイッチング素子がオフに切替るタイミングを検出し、該検出の結果に応じたタイミングにおいて、前記加算を停止する構成としてもよい。
【００２４】
また上記構成としてより具体的には、前記加算回路は、前記スイッチング素子がオフに切替るタイミングから所定の第２遅延時間が経過したタイミングにおいて、前記加算を停止する構成としてもよい。
【００２５】
また上記構成において、前記スイッチング素子のオン／オフが切替るタイミングを示すタイミング特定信号を取得し、該スイッチング素子がオンである期間において、前記第１信号の傾きを増大させる補償回路を備えており、該タイミング特定信号は、前記加算回路にも供給され、該加算回路は、該タイミング特定信号に基づいて、前記スイッチング素子のオン／オフが切替るタイミングを検出する構成としてもよい。
【００２６】
本構成によれば、タイミング特定信号（実施例では、出力信号Ｓｃに相当）を補償回路に伝送する経路と、タイミング特定信号を加算回路に伝送する経路との、共通化を図ることが可能となる。
【００２７】
また上記構成としてより具体的には、所定期間において前記スイッチング素子をオフの状態とするＤＭＡＸ回路を備えており、前記加算回路は、該所定期間を示す信号を取得し、該取得した信号に応じて、前記加算を開始または停止する構成としてもよい。
【００２８】
また本発明に係るスイッチング電源回路は、直流電圧が与えられる入力端子に一端が接続され、前記直流電圧をスイッチングしてパルス電圧に変換するスイッチング素子と、前記スイッチング素子の他端と出力端子間に接続され、前記パルス電圧を平滑して前記直流電圧とは別の直流電圧にするコイルと、前記出力端子とグランド間に接続され、前記コイルからの直流電圧を平滑して出力電圧とする出力コンデンサと、前記スイッチング素子とコイルとの接続点と前記グランド間に接続され、前記スイッチング素子のオフ期間に前記コイルに電流を流す整流素子と、を備えたスイッチング電源回路において、前記スイッチング素子に流れる電流の大きさに応じた第１信号を生成する電流検出回路と、前記出力電圧の分圧によって生じた帰還電圧と；所定の基準電圧と；の誤差を表す第２信号を生成する電圧検出回路と、発振器が生成するパルス信号の周期ごとに、前記スイッチング素子をオンにし、第１信号の値が第２信号の値に達するごとに、前記スイッチング素子をオフとする、切替制御回路と、前記第１信号または第２信号に所定値を加算し、第１信号と第２信号の値の差を小さくする加算回路と、を備え、前記加算回路は、前記スイッチング素子のオン／オフが切替るタイミングを検出し、オンに切替ったタイミングから所定の第１遅延時間が経過したタイミングにおいて、前記加算を開始する一方、オフに切替ったタイミング、または、オフに切替ったタイミングから所定の遅延時間が経過したタイミングにおいて、前記加算を停止する構成とする。
【００２９】
本構成によれば、所定の遅延時間として、スイッチング動作に起因するノイズが十分に減衰する時間を設定すれば、当該ノイズがスイッチング動作に悪影響を及ぼすことを、極力抑えることが可能となる。
【００３０】
また、上記構成に係るスイッチング電源回路を備えた電子機器であれば、上記構成に係る利点を享受することが可能となる。
【発明の効果】
【００３１】
上述した通り、本発明に係るスイッチング電源回路によれば、第１遅延時間として、スイッチング動作に起因するノイズが十分に減衰する時間を設定すれば、当該ノイズがスイッチング動作に悪影響を及ぼすことを、極力抑えることが可能となる。その結果、短オン時間や軽負荷の条件においても、誤動作を極力抑え、安定して電力を供給することができる、高効率なスイッチング電源回路を実現することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例１に係るスイッチング電源回路の構成図である。
【図２】本発明の実施例１に係るタイミングチャートである。
【図３】本発明の実施例２に係るスイッチング電源回路の構成図である。
【図４】本発明の実施例２に係るタイミングチャートである。
【図５】従来のスイッチング電源回路に関する構成図である。
【図６】従来のスイッチング電源回路（標準的な負荷が接続されている場合）に関するタイミングチャートである。
【図７】従来のスイッチング電源回路（軽負荷が接続されている場合）に関するタイミングチャートである。
【発明を実施するための形態】
【００３３】
本発明の実施形態について、実施例１および実施例２に係るスイッチング電源回路を挙げて、以下に説明する。
【００３４】
［実施例１］
まず本発明の一実施形態（実施例１）について説明する。図１は、実施例１に係るスイッチング電源装置の構成図である。本図に示すように、スイッチング電源装置１は、電流検出回路１１、スイッチング素子１２、電流補償回路１３、電流加算回路１４、電圧検出回路１５、コンパレータ１６、制御回路１７、発信器１８、入力端子ＩＮ、出力端子ＯＵＴ、入力コンデンサＣ１、出力コンデンサＣ２、コイルＬ１、ダイオードＤ１、および分圧抵抗（Ｒ１、Ｒ２）などを備えている。
【００３５】
外部から直流電圧が供給される入力端子ＩＮは、電流検出回路１１、スイッチング素子１２、およびコイルＬ１の各々を介して、出力端子ＯＵＴに接続されている。なお出力端子ＯＵＴは、外部の負荷（不図示）に接続される。これによりスイッチング電源１は、当該負荷に電力を供給することが可能となっている。
【００３６】
電流検出回路１１は、入力端子ＩＮとスイッチング素子１２の間に設けられているとともに、コンパレータ１６の非反転入力端子に接続されている。これにより電流検出回路１１は、スイッチング素子１２を流れる電流（スイッチ電流Ｉｓｗ）の大きさを検出し、この検出結果に応じた電流（検出電流Ｉｓｅｎｓ）を、コンパレータ１６の非反転入力端子に出力する。
【００３７】
より具体的には、電流検出回路１１は、スイッチ電流Ｉｓｗに比例した電流に、所定のオフセットα１を加えた電流を、検出電流Ｉｓｅｎｓとする。その結果、検出電流Ｉｓｗは、図２の（ｄ）に示すような波形の電流となる。なお入力端子ＩＮと電流検出回路１１の間には、一端が接地された入力コンデンサＣ１が接続されている。
【００３８】
スイッチング素子１２は、トランジスタ等によって形成されており、入力端子ＩＮと出力端子ＯＵＴを結ぶ電力経路の導通／非導通を切替えるように、スイッチング動作（オン／オフの切替）を行う。このスイッチング動作は、制御回路１７から入力される信号によって制御される。
【００３９】
またスイッチング素子１２とコイルＬ１の間には、ダイオードＤ１のカソードが接続されており、ダイオードＤ１のアノード側は接地されている。またコイルＬ１と出力端子ＯＵＴの間には、一端が接地された出力コンデンサＣ２が接続されている。更にコイルＬ１と出力端子ＯＵＴの間には、分圧抵抗（Ｒ１、Ｒ２）を介して接地されている。
【００４０】
そして分圧抵抗Ｒ１と分圧抵抗Ｒ２の間は、電圧検出回路１５の反転入力端子に接続されている。これにより、電圧検出回路１５の反転入力端子には、出力端子ＯＵＴから出力される電圧（出力電圧Ｖｏｕｔ）に応じた電圧（調整電圧Ｖａｄｊ）が入力されることになる。また電圧検出回路１５の非反転入力端子には、所定値の電圧（基準電圧Ｖｒｅｆ）が入力されるようになっている。
【００４１】
電圧検出回路１５は、差動増幅回路として形成されており、両入力端子に入力された電圧（調整電圧Ｖａｄｊと調整電圧Ｖａｄｊ）の差に応じた電流（誤差電流Ｉｅ）を出力する。この誤差電流Ｉｅは、コンパレータ１６の反転入力端子に出力されることになる。
【００４２】
また電流補償回路１３は、補償電流Ｉｃを生成し、検出電流Ｉｓｅｎｓに付加する。電流補償回路１３は、スイッチング素子１２がオフの間はゼロとなり、スイッチング素子１２がオンの間は徐々に増大するように、補償電流Ｉｃを生成する。その結果、補償電流Ｉｃは、図２の（ｅ）に示すような波形の電流となる。このような補償電流Ｉｃが付加されることにより、後述する通り、スイッチング動作を安定させることが可能となる。
【００４３】
なお電流補償回路１３は、フリップフロップ回路１７ａがドライブ回路１７ｂに出力する信号（後述する出力信号Ｓｃ）が供給され、この出力信号Ｓｃの状態を監視することで、スイッチング素子１２のオン／オフが切替るタイミングを検知する。ただしこれは一例であって、他の方法によって検知するようになっていても構わない
【００４４】
また電流加算回路１４は、一定値α３の加算電流Ｉａｄを生成して、検出電流Ｉｓｅｎｓに付加（加算）する。電流加算回路１４は、スイッチング素子１２がオンするタイミングを検知し、このタイミングから所定時間Ｔ１だけ遅延したタイミングにおいて、加算電流Ｉａｄの生成および付加（加算）を開始する。また電流加算回路１４は、スイッチング素子１２がオフするタイミングを検知し、このタイミングで、加算電流Ｉａｄの生成および付加（加算）を停止する。つまり、スイッチング素子１２がオンしてからＴ１が経過したタイミングから、スイッチング素子１２がオフするタイミングまでの期間において、検出電流Ｉｓｅｎｓに加算電流Ｉａｄが加算されることになる。
【００４５】
その結果、加算電流Ｉａｄは、図２の（ｆ）に示すような波形の電流となる。加算電流Ｉａｄが付加されることにより、後述する通り、主にスイッチング動作に起因して生じるノイズがスイッチング動作に悪影響を及ぼすことを、防止することが可能となる。なお、加算電流Ｉａｄの生成および付加（加算）を停止するタイミングは、スイッチング素子１２がオフしたタイミングから遅延したタイミング（所定の遅延時間が経過したタイミング）としても構わない。ただしこの場合でも、次にスイッチング素子１２がオンするタイミングまでには、加算電流Ｉａｄの加算は停止される。
【００４６】
また電流加算回路１４は、電流補償回路１３の場合と同じように出力信号Ｓｃが供給され、この出力信号Ｓｃの状態を監視することにより、スイッチング素子１２のオン／オフが切替るタイミングを検知する。このように、電流補償回路１３と電流加算回路１４においては、スイッチング素子１２のオン／オフが切替るタイミングを検知するために、共通の信号が用いられるようになっている。
【００４７】
つまり、電流補償回路１３を動作させる信号により、電流加算回路１４も動作するようになっており、当該信号を伝送するための経路（回路）を共通化し、簡素化することが可能となっている。その結果、スイッチング電源回路１のコスト削減を図ることが容易となっている。なお出力信号Ｓｃは、スイッチング素子１２のオン／オフが切替るタイミングを示す信号（タイミング特定信号）と見ることもできる。
【００４８】
またコンパレータ１６の非反転入力端子には、検出電流Ｉｓｅｎｓに、補償電流Ｉｃや加算電流Ｉａｄが付加された電流（補償・加算済み電流Ｉｍｉｘ）が入力されることとなる。そしてコンパレータ１６は、両入力端子に入力された電流（補償・加算済み電流Ｉｍｉｘと誤差電流Ｉｅ）の大小関係に応じた信号を、制御回路１７に出力する。
【００４９】
制御回路１７は、フリップフロップ回路（ＲＳフリップフロップ回路）１７ａおよびドライブ回路１７ｂを備えている。フリップフロップ回路１７ａは、Ｒ端子に、コンパレータ１６からの出力信号が、Ｓ端子に、発信器１８によって生成される発振信号が、それぞれ入力されるようになっている。
【００５０】
そしてフリップフロップ回路１７ａは、これらの入力に応じた出力信号Ｓｃを、ドライブ回路１７ｂに出力する。ドライブ回路１７ｂは、出力信号Ｓｃの状態に応じて、スイッチング素子１２のオン／オフを切替える（スイッチング動作を制御する）。
【００５１】
上述した構成により、スイッチング電源回路１は、次のように動作する。入力端子ＩＮに供給される直流電圧は、入力コンデンサＣ１で平滑化され入力電圧Ｖｉｎになった後、スイッチング素子１２のスイッチング動作によりパルス電圧に変換される。そして、スイッチング素子１２がオンのときは、入力端子ＩＮからコイルＬ１に電流が流れ、これにより、コイルＬ１にエネルギーが蓄積され、且つ、出力端子ＯＵＴに接続された負荷に、エネルギーが供給される。
【００５２】
一方、スイッチング素子１２がオフのときは、コイルＬ１に蓄積されたエネルギーが、出力端子ＯＵＴに接続された負荷に供給される。尚、出力端子ＯＵＴには、出力コンデンサＣ２によって平滑化された出力電圧Ｖｏｕｔが供給されることになる。またスイッチング素子１２は、フリップフロップ回路１７ａがセット状態であればオン、リセット状態であればオフになるように、ドライブ回路１７ｂを介して制御される。このようにして、スイッチング電源回路１は、入力端子ＩＮに入力された電力を、スイッチング素子１２のオン／オフ切替を通じて調整し、この調整された電力を出力端子ＯＵＴから出力する。
【００５３】
ここで、スイッチング動作のより詳細な内容について、図２に示す各タイミングチャート（軽負荷が接続されている場合）を参照しながら説明する。なお図２の（ａ）は、発信器１８から出力されるパルス信号の波形を表している。また図２の（ｂ）は、フリップフロップ回路１７ａの出力端子Ｑから出力される出力信号Ｓｃの波形を表している。また図２の（ｃ）は、スイッチング素子１２を流れるスイッチ電流Ｉｓｗの波形を表し、図２の（ｄ）は、検出電流Ｉｓｅｎｓの波形を表している。また図２の（ｅ）は、補償電流Ｉｃの波形を表し、図２の（ｆ）は、加算電流Ｉａｄの波形を表している。
【００５４】
これらの図に示すように、フリップフロップ回路１７ａは、発信器１８からのパルス信号を受け、その立ち下がりのタイミングでセットされ、スイッチング素子１２をオンにする。一方、コンパレータ１６からの信号がＨ（Ｈｉｇｈ）レベルになるとリセットされ、スイッチング素子１２をオフにする。
【００５５】
このようにして、スイッチング素子１２のオン／オフが切替えられ、スイッチング素子１２には、図２の（ｃ）に示すようなスイッチ電流Ｉｓｗが流れる。なお、スイッチング素子１２がオフとなるタイミング、つまり、コンパレータ１６の出力がＨレベルとなるタイミングは、次のようにして定まる。
【００５６】
先述したように、コンパレータ１６の非反転入力端子には、補償・加算済み済み電流Ｉｍｉｘが入力され、同じく反転入力端子には、誤差電流Ｉｅが入力される。これによりコンパレータ１６は、図２の（ｇ）に示すように、補償・加算済み電流Ｉｍｉｘと、誤差電流Ｉｅとを比較する。
【００５７】
そして、補償・加算済み電流Ｉｍｉｘのレベルが誤差電流Ｉｅのレベルに達するタイミングで、コンパレータ１６は出力信号をＨレベルにし、フリップフロップ回路１７ａをリセットする。なお、誤差電流Ｉｅのレベルの方が大きい場合には、コンパレータ１６は出力信号をＬ（Ｌｏｗ）レベルにし、フリップフロップ回路１７ａをリセットしないようにする。
【００５８】
ここで、電圧検出回路１５からの誤差電流Ｉｅは、出力電圧Ｖｏｕｔを分圧抵抗Ｒ１およびＲ２で分圧した帰還電圧Ｖａｄｊと、基準電圧Ｖｒｅｆとの誤差に応じた電流である。そのため、スイッチング素子１２のスイッチング動作によって、出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆに応じた一定の電圧に保たれることになる。
【００５９】
また補償電流Ｉｃは、スイッチング素子１２のオン時に、時間と共に大きくなり、補償・加算済み電流Ｉｍｉｘの傾きを大きくするものとなっている。そのため、スイッチング動作が安定し、出力端子ＯＵＴに接続される負荷の大きさが変動した場合でも、出力電圧Ｖｏｕｔは安定的に保持される。
【００６０】
また加算電流Ｉａｄは、スイッチング素子１２がオンとなってから遅延時間Ｔ１が経過した後、補償・加算済み電流Ｉｍｉｘにα３のオフセットを与え、補償・加算済み電流Ｉｍｉｘと誤差電流Ｉｅとの差を小さくする。これにより、主にスイッチング動作に起因して生じるノイズがスイッチング動作に悪影響を及ぼすことを、防止することが可能となっている。
【００６１】
つまり、図２の（ｇ）に示すように、補償・加算済み電流Ｉｍｉｘに、スイッチング動作に起因するノイズ（オフからオンへの切替時に発生するノイズ）が重畳しても、当該ノイズが重畳している期間においては、補償・加算済み電流Ｉｍｉｘには、α３のオフセットが与えられていない。そのため、当該ノイズの影響によって、意図しないタイミングで、補償・加算済み電流Ｉｍｉｘのレベルが誤差電流Ｉｅのレベルに達してしまうこと（図７の（ｆ）に示すような状態となること）が、未然に防止される。
【００６２】
このことは、補償・加算済み電流Ｉｍｉｘにノイズが重畳する期間（ノイズが十分に減衰しておらず、ノイズの影響が比較的大きいと想定される期間）では、ノイズが重畳しない期間（ノイズが十分に減衰し、ノイズの影響が比較的小さいと想定される期間）に比べて、補償・加算済み電流Ｉｍｉｘのレベルと誤差電流Ｉｅのレベルの差が大きくなるようにされていると見ることもできる。これによって、両電流（ＩｍｉｘとＩｅ）の大小関係に、ノイズの影響が及ばないようにされている。
【００６３】
なおスイッチング電源回路１では、補償・加算済み電流Ｉｍｉｘと誤差電流Ｉｅはコンパレータ１６で比較されることになる。そのため、加算電流Ｉａｄが検出電流Ｉｓｅｎｓに付加されることは、加算電流Ｉａｄと同じ大きさで極性の異なる電流が、誤差電流Ｉｅに加算されることと等価である。また実際に、加算電流Ｉａｄが検出電流Ｉｓｅｎｓに付加される代わりに、加算電流Ｉａｄと同じ大きさで極性の異なる電流が、誤差電流Ｉｅに付加されるようにしても構わない。
【００６４】
また上述した遅延時間Ｔ１の大きさについては、任意とすることが可能である。ただし、上述した悪影響を確実に防止するため、スイッチング動作に起因するノイズが十分に減衰する（ノイズの大きさが所定の基準値以下になる）と見込まれる時間、或いは、この時間よりもやや長めに設定されることが望ましい。
【００６５】
また加算電流Ｉａｄの大きさα３についても、任意とすることが可能であるが、上述した悪影響を確実に防止するため、スイッチング動作に起因するノイズの大きさに比べて、十分大きく設定されることが望ましい。
【００６６】
［実施例２］
次に、本発明の他の実施形態（実施例２）について説明する。なお本実施例は、ＤＭＡＸ回路が設けられた点、および加算電流Ｉａｄの生成に関わる点を除いて、基本的に実施例１と同等であり、重複した説明を省略する。
【００６７】
図３は、本実施例に係るスイッチング電源回路１の構成図である。本図に示すように、スイッチング電源回路１は、ＤＭＡＸ回路１９を有している。ＤＭＡＸ回路１９は、コイルＬ１における磁気飽和の防止等を目的として、適宜、スイッチング素子１２を一定時間オフにする役割を果たす。
【００６８】
より具体的には、ＤＭＡＸ回路１９は、スイッチング素子１２をオフとするための信号（オフ切替信号）を、フリップフロップ回路１７ａのＲ端子に出力する。これにより、オフ切替信号がＨレベルである期間においては、スイッチング素子１２はオフとなる。なお、ＤＭＡＸ回路１９をどのようなタイミングで動作させるかについては、磁気飽和の防止等が実現されるように、任意に設定可能である。
【００６９】
またＤＭＡＸ回路１９は、上述したオフ切替信号を電流加算回路１４にも出力し、電流加算回路１４はこれを取得する。これにより、電流加算回路１４は、オフ切替信号によってスイッチング素子１２がオフとされるタイミングを検出する。そして更に電流加算回路１４は、この検出結果に応じて加算電流Ｉａｄを生成し、検出電流Ｉｓｅｎｓに付加するようになっている。なお、オフ切替信号は、ＤＭＡＸ回路１９によってスイッチング素子１２がオフにされる期間を示す信号と見ることもできる。
【００７０】
ここで、加算電流Ｉａｄの波形等について、図４のタイミングチャートを参照しながら説明する。なお図４の（ａ）は、発信器１８から出力されるパルス信号の波形を表しており、図４の（ｂ）は、フリップフロップ回路１７ａの出力端子Ｑから出力される出力信号Ｓｃの波形を表している。また図４の（ｃ）は、ＤＭＡＸ回路１９が出力するオフ切替信号の波形を表している。また図４の（ｄ）は、加算電流Ｉａｄの波形を表している。
【００７１】
本図に示すように、オフ切替信号がＨレベルである期間は、発信器１８におけるパルスの立ち下がり（Ｔａのタイミング）が到来しても、出力信号ＳｃはＬレベルの状態であり、スイッチング素子１２はオフの状態である。そしてオフ切替信号がＬレベルとなったとき（Ｔｂのタイミングが到来したとき）、出力信号ＳｃはＨレベルの状態となり、スイッチング素子１２はオンに切替る。
【００７２】
一方、加算電流Ｉａｄの生成および付加は、Ｔｂのタイミングから遅延時間Ｔ１が経過したタイミングにおいて開始される。また加算電流Ｉａｄの生成および付加は、オフ切替信号がＨレベルとなるタイミングにおいて停止される。このように加算電流Ｉａｄの生成および付加の開始または停止は、ＤＭＡＸ回路１９が出力するオフ切替信号に応じて、実行されるようになっている。
【００７３】
そのため、オフ信号によってスイッチング素子１２がオンとなるタイミングが変動し、ひいては、スイッチング動作に起因するノイズが発生するタイミングが変動しても、加算電流Ｉａｄを適切なタイミングで付加することが可能となっている。なお、ここで説明したオフ信号や加算電流の波形は一例であって、他の波形が採用されても構わない。
【００７４】
［まとめ］
上述した通り、本発明の実施形態に係るスイッチング電源回路１は、入力端子ＩＮと出力端子ＯＵＴとの間にスイッチング素子１２を備え、入力端子ＩＮに入力された電力を、スイッチング素子１２のスイッチング動作（オン／オフ切替）を通じて調整し、この調整された電力を出力端子ＯＵＴから出力するものとなっている。
【００７５】
そして更に、スイッチング電源回路１は、スイッチング素子１２に流れる電流に応じた大きさの検出電流Ｉｓｅｎｓ（第１信号）を生成する機能部（電流検出回路１１など）と、出力端子ＯＵＴにおける電圧に応じた大きさの誤差電流Ｉｅ（第２信号）を生成する機能部（電圧検出回路１５など）と、スイッチング素子１２のオン／オフ切替を制御する機能部（コンパレータ１６や制御回路１７など）と、検出電流Ｉｓｅｎｓ（または誤差電流Ｉｅ）に所定値を加算し、これらの電流値の差を小さくする機能部（加算回路１４）と、を備えている。
【００７６】
またコンパレータ１６や制御回路１７は、検出電流Ｉｓｅｎｓの値が誤差電流Ｉｅの値に達するごとに、スイッチング素子１２をオフとするものである。また加算回路１４は、
スイッチング素子１２がオンに切替るタイミングを検出し、この検出されたタイミングから遅延時間Ｔ１が経過したタイミングにおいて、加算電流Ｉａｄの加算を開始するようになっている。
【００７７】
そのため、遅延時間Ｔ１として、スイッチング動作に起因するノイズが十分に減衰する時間を設定することにより、当該ノイズがスイッチング動作に悪影響を及ぼすことを、極力抑えることが可能となっている。
【００７８】
なお、上述したスイッチング電源回路１は、電子機器全般、および汎用電源などに利用することが可能である。特に、小型化や短オン時間が求められる機器（一例として、カーオーディオなどの車載機器、液晶テレビやＤＶＤビデオなどのＡＶ機器、ＣＤドライバやＤＶＤドライバといったパソコン周辺機器）の電源装置として、スイッチング電源回路１は好適である。
【００７９】
以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。本発明は、その主旨を逸脱しない範囲において、種々の改変を加えて実施され得る。
【産業上の利用可能性】
【００８０】
本発明は、スイッチング電源装置の分野などにおいて利用することができる。
【符号の説明】
【００８１】
１    スイッチング電源回路
１１    電流検出回路
１２    スイッチング素子
１３    電流補償回路
１４    電流加算回路
１５    電圧検出回路
１６    コンパレータ
１７    制御回路
１７ａ  フリップフロップ回路
１７ｂ  ドライブ回路
１８    発振器
１９    ＤＭＡＸ回路
ＩＮ    入力端子
ＯＵＴ    出力端子
Ｃ１    入力コンデンサ
Ｃ２    出力コンデンサ
Ｄ１    ダイオード
Ｌ１    コイル
Ｒ１、Ｒ２    分圧抵抗
【図１】
2010252564.tif 000003
【図２】
2010252564.tif 000004
【図３】
2010252564.tif 000005
【図４】
2010252564.tif 000006
【図５】
2010252564.tif 000007
【図６】
2010252564.tif 000008
【図７】
2010252564.tif 000009