(57)【要約】【課題】  オンチップ遅波伝送線路帯域消去フィルタのための回路構造体及び設計構造体並びに製造方法を提供する。【解決手段】  回路構造体は、条件付き浮遊構造体を含むオンチップ伝送線路スタブを含み、条件付き浮遊構造体は、該条件付き浮遊構造体が接地に接続されたときにオンチップ伝送線路スタブに増大したキャパシタンスを与えるように構造化される。【選択図】      図３
2010252329.tif 000002
【特許請求の範囲】
【請求項１】
条件付き浮遊構造体を含むオンチップ伝送線路スタブを含む構造体であって、前記条件付き浮遊構造体が、該条件付き浮遊構造体が接地に接続されたときに前記オンチップ伝送線路スタブに対して増大したキャパシタンスを与えるように構造化されている、構造体。
【請求項２】
前記オンチップ伝送線路スタブの長さが、所望の帯域消去周波数に対応する波長の四分の一である、請求項１に記載の構造体。
【請求項３】
前記オンチップ伝送線路スタブが、
接地構造体と、
信号構造体と
を含み、前記信号構造体が前記接地構造体の内側に形成され、前記条件付き浮遊構造体が前記信号構造体の内側に形成される、請求項１に記載の構造体。
【請求項４】
前記信号構造体が、複数の電気的に接続された信号素子を含み、前記条件付き浮遊構造体が、複数の電気的に接続された条件付き浮遊素子を含み、
前記オンチップ伝送線路スタブの下部区域において、前記複数の電気的に接続された条件付き浮遊素子の各々が、近隣の金属配線層上に形成された前記複数の電気的に接続された信号素子のうちの少なくとも１つに接近して形成される、請求項３に記載の構造体。
【請求項５】
前記伝送線路スタブが、
上部区域と、
下部区域と、
前記上部区域及び前記下部区域内の複数の金属配線層と
を含み、
前記接地構造体が、各金属配線層の第１の部分を含み、
前記上部区域において、前記信号構造体が、各金属配線層の第２の部分を含み、前記下部区域において、前記信号構造体が、それぞれ１つおきの金属配線層の第３の部分及び第４の部分を含み、
前記上部区域において、前記条件付き浮遊構造体が、各金属配線層の第５の部分を含み、前記下部区域において、前記条件付き浮遊構造体が、同一の金属配線層の前記第４の部分の間にあって、かつ近隣の金属配線層の前記第３の部分に接近する、１つおきの金属配線層の第６の部分を含む、請求項３に記載の構造体。
【請求項６】
前記条件付き浮遊構造体が接地に接続されたときに、前記オンチップ伝送線路スタブが、前記１つおきの金属配線層の前記第６の部分と前記近隣の金属配線層の前記第３の部分との間において増大したキャパシタンスを実現させ、前記増大したキャパシタンスが、前記信号構造体上を通過する信号における伝搬遅延を増大させる、請求項５に記載の構造体。
【請求項７】
前記上部区域における前記接地構造体と前記信号構造体との間の第１の間隔が、前記下部区域における前記接地構造体と前記信号構造体との間の第２の空間よりも大きい、請求項５に記載の構造体。
【請求項８】
前記上部区域が、前記下部区域の金属配線層よりも厚い金属配線層を含む、請求項５に記載の構造体。
【請求項９】
前記接地構造体が、前記信号構造体及び前記条件付き浮遊構造体の周囲に形成された環構造を含む、請求項３に記載の構造体。
【請求項１０】
前記信号構造体が、前記条件付き浮遊構造体の周囲に形成された環構造を含む、請求項３に記載の構造体。
【請求項１１】
前記条件付き浮遊構造体を前記接地構造体に選択的に結合するためのスイッチをさらに含む、請求項３に記載の構造体。
【請求項１２】
前記スイッチが、電界効果トランジスタ（ＦＥＴ）及びオンチップ・ダイオードのうちの少なくとも１つを含む、請求項１１に記載の構造体。
【請求項１３】
前記条件付き浮遊構造体が、共通の電気ノードに接続された、前記構造体に対するいかなるインダクタンスの影響も低減するように構造化され配置された複数の個別の条件付き浮遊構造体区域を含む、請求項１に記載の構造体。
【請求項１４】
入力ポートと出力ポートの間に伝送線路を含み、前記オンチップ伝送線路スタブが前記伝送線路に対して直交に配置される、請求項１に記載の構造体。
【請求項１５】
前記条件付き浮遊構造体が浮遊状態にある場合、前記オンチップ伝送線路スタブが消去帯域周波数を与え、前記条件付き浮遊構造体が接地された場合、前記増大したキャパシタンスが前記消去帯域周波数を有効に低下させる、請求項１に記載の構造体。
【請求項１６】
基板内にオンチップ伝送線路スタブを形成するステップを含む方法であって、前記ステップが、条件付き浮遊構造体を形成するステップを含み、前記条件付き浮遊構造体が、該条件付き浮遊構造体が接地に接続されたときに前記オンチップ伝送線路スタブに対して増大したキャパシタンスを与えるように構造化される、方法。
【請求項１７】
接地構造体を形成するステップと、
信号構造体を形成するステップと
を含み、前記信号構造体が前記接地構造体の内側に形成され、前記条件付き浮遊構造体が前記信号構造体の内側に形成され、前記条件付き浮遊構造体が、前記信号構造体によって接地からキャパシタンス的に遮蔽される、請求項１６に記載の方法。
【請求項１８】
前記条件付き浮遊構造体を前記接地構造体に選択的に結合するためのスイッチを設けるステップをさらに含み、前記スイッチが、電界効果トランジスタ（ＦＥＴ）スイッチ及びオンチップ・ダイオードスイッチのうちの少なくとも１つを含む、請求項１７に記載の方法。
【請求項１９】
前記オンチップ伝送線路スタブの上部区域及び下部区域内に複数の金属配線層を形成するステップを含み、
前記接地構造体が、各金属配線層の第１の部分で形成され、
前記上部区域において、前記信号構造体が、各金属配線層の第２の部分で形成され、前記下部区域において、前記信号構造体が、それぞれ１つおきの金属配線層の第３の部分及び第４の部分で形成され、
前記上部区域において、前記条件付き浮遊構造体が、各金属配線層の第５の部分で形成され、前記下部区域において、前記条件付き浮遊構造体が、同一の金属配線層の前記第４の部分の間にあって、かつ近隣の金属配線層の前記第３の部分に接近する、１つおきの金属配線層の第６の部分で形成される、請求項１６に記載の方法。
【請求項２０】
前記信号構造体が、複数の電気的に接続された信号素子で形成され、前記条件付き浮遊構造体が、複数の電気的に接続された条件付き浮遊素子で形成され、
前記オンチップ伝送線路スタブの下部区域において、前記複数の電気的に接続された条件付き浮遊素子の各々が、近隣の金属配線層上の前記複数の電気的に接続された信号素子のうちの少なくとも１つに接近して形成される、請求項１６に記載の方法
【請求項２１】
前記条件付き浮遊構造体が、共通の電気ノードに接続された、前記構造体に対するいかなるインダクタンスの影響も低減するように構造化され配置された複数の個別の条件付き浮遊構造体区域で形成される、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、回路構造体、設計構造体及び回路の製造方法に関し、より詳細には、オンチップ遅波伝送線路帯域消去フィルタのための回路構造体及び設計構造体並びに製造方法に関する。
【背景技術】
【０００２】
信号処理において、帯域消去フィルタ(band-stop filter 又は band-rejection filter)は、ほとんどの周波数は変化させずに通過させるが、特定の範囲の周波数を非常に低レベルまで減衰させるフィルタである。ノッチ・フィルタは、消去帯域が狭い（高Ｑ因子）帯域消去フィルタである。ノッチ・フィルタのその他の別名には、「帯域制限フィルタ(band limit filter)」、「Ｔ−ノッチ・フィルタ」、「帯域阻止フィルタ（bandelimination filter）」が含まれる。
【０００３】
ＬＣ回路は、多様な共振回路又は同調回路であり、文字Ｌで表されるインダクタと、文字Ｃで表されるキャパシタとを含む。インダクタとキャパシタが互いに接続されると、電流はそれらの間を回路の共振周波数で交互に流れる。ＬＣ回路は、しばしばフィルタとして用いられる。例えば、三素子フィルタは「Ｔ」字形の幾何学的形状を有し、低域通過特性、高域通過特性、帯域通過特性、又は帯域消去特性を持つことが可能である。フィルタの構成要素は、要求されるフィルタの周波数特性に応じて選択することができる（例えば対称的又は非対称的）。
【０００４】
ＬＣ回路は、特定の周波数の信号を生成するため、又はより複雑な信号から特定の周波数の信号をピックアップするために用いることができる。ＬＣ回路は、発振器、フィルタ、同調器及び周波数ミクサといった多くの用途における主要な構成要素である。例えば、マイクロストリップ回路は、接地面に対して平行な薄い平坦な導電体を用いる。マイクロストリップは、幅広い銅のストリップを印刷回路板（ＰＣＢ）又はセラミック基板の片側に設け、もう一方の側に連続した接地面を設けることによって作製することができる。ストリップの幅、絶縁層（ＰＣＢ又はセラミック）の厚さ及び／又は絶縁層の比誘電率が、マイクロストリップの特性インピーダンスを決定する。
【０００５】
帯域阻止フィルタ又はノッチ・フィルタは、信号路に対して直交する伝送線路（ｔ線路）を用いることができ、これにより、信号路に接続されたｔ線路における共振点に整合する特定の周波数での相殺が生じる。ｔ線路の一端は開放されており、信号路の接続部からｔ線路スタブの開放端までの長さとそこから信号接続部まで戻る長さの合計長（スタブ長の２倍）が、１８０度の位相偏移を生じさせ、特定の周波数における相殺を生じさせる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、例えばｔ−スタブ・フィルタのような従来のフィルタは半導体の大きい部分を占有することがあり、そのため、例えば、半導体のそれらの部分を他の目的のために使用することが妨げられ、及び／又はデバイスの全体のサイズが大きくなり、それによってコストが上昇することになる。例えば、従来のフィルタは、オンチップのインダクタ及びキャパシタを用いた直列／並列ＬＣ共振、又は従来型の開放伝送線路を用いることがある。しかしながら、これらの手法は各々、大量の半導体スペースを必要とする。
【０００７】
したがって、当該分野において、上述の短所及び制限を克服する必要性が存在している。
【課題を解決するための手段】
【０００８】
本発明の第１の態様において、構造体は、条件付き浮遊構造体を含むオンチップ伝送線路スタブを含み、条件付き浮遊構造体は、該条件付き浮遊構造体が接地に接続されたときにオンチップ伝送線路スタブに対して増大したキャパシタンスを与えるように構造化されている。
【０００９】
本発明のさらなる態様において、方法は、基板内にオンチップ伝送線路スタブを形成するステップを含み、該ステップは、条件付き浮遊構造体を形成するステップを含み、条件付き浮遊構造体は、該条件付き浮遊構造体が接地されたときにオンチップ伝送線路スタブに対して増大したキャパシタンスを与えるように動作可能である。
【００１０】
本発明のさらなる態様において、設計構造体は、設計、製造、又は設計の検査のために機械可読媒体内に記録される。設計構造体は、条件付き浮遊構造体を含むオンチップ伝送線路スタブを含み、条件付き浮遊構造体は、該条件付き浮遊構造体が接地に接続されたときにオンチップ伝送線路スタブに対して増大したキャパシタンスを与えるように動作可能である。
【００１１】
本発明は、以下の詳細な説明において、本発明の例示的な実施形態の非限定的な例とされることを目的として言及された複数の図面を参照して説明される。
【図面の簡単な説明】
【００１２】
【図１】伝送線路スタブを用いる帯域消去フィルタの模式図を示す。
【図２】本発明の態様による、例示的な遅波平面内導波構造体のレイアウト図を示す。
【図３】本発明の態様による、例示的な遅波平面内導波構造体の断面図を示す。
【図４】本発明の態様による、スイッチを備えた例示的な遅波平面内導波構造体の断面図を示す。
【図５】本発明の態様による、例示的な遅波平面内導波構造体の斜視図を示す。
【図６】本発明の態様による、例示的な遅波平面内導波構造体の断面図を示す。
【図７】本発明の態様による、例示的な切換可能な帯域消去フィルタ回路を示す。
【図８】本発明の態様による、例示的な遅波平面内導波構造体の斜視図を示す。
【図９】本発明の態様による、例示的な遅波マイクロストリップ構造体の斜視図を示す。
【図１０】本発明の態様によるＦＥＴスイッチを備えた例示的な平面内導波構造体について、オン状態及びオフ状態の利得対周波数のプロットを示す。
【図１１】本発明の態様による例示的な平面内導波構造体について、利得対周波数のプロットを示す。
【図１２】半導体の設計、製造、及び／又は検査において用いられる設計プロセスのフロー図を示す。
【発明を実施するための形態】
【００１３】
本発明は、一般に、回路構造体、設計構造体及び回路の製造方法に関し、より詳細には、オンチップ遅波伝送線路帯域消去フィルタのための回路構造体及び設計構造体並びに製造方法に関する。本発明は、非常にコンパクトな、オンチップのｔ線路帯域消去フィルタ設計を含む。実施形態において、オンチップｔ線路スタブ帯域消去フィルタは、ミリメートル波（ＭＭＷ）周波数において動作可能である。
【００１４】
さらに、実施形態において、遅波ｔ線路スタブ帯域消去フィルタは、切換装置（例えば、オンチップＦＥＴ又はオンチップ・ダイオード）に接続することができ、例えば通過状態と帯域消去状態との間で、又は第１の帯域消去状態と第２の帯域消去状態との間でトグル切り換えすることができる。本発明の態様によれば、切り換えを促進するために、この構造体は、中央導電体（例えば、条件付き接地、又は浮遊状態）に対して、浮遊状態において大地帰還路からの良好な遮蔽を与える。
【００１５】
本発明を実施することによって、非常にコンパクトな遅波ｔ線路スタブ設計を収容するのに必要とされる半導体チップ上の領域を小さくすることができる。すなわち、本発明によって、ｔ線路スタブ帯域消去フィルタのために必要とされるサイズを従来のｔ線路帯域消去／ノッチ・フィルタと比べて劇的に小さくすることが可能となる。より詳細には、実施形態において、デバイスのキャパシタンスを増大するため及び／又はデバイスのサイズを小さくするために特定の構造体が用いられる。遅波ｔ線路スタブ回路設計を収容するために必要な領域を小さくすることで、例えば、製造のための費用が削減されることになる。さらに、本発明を実施することによって、優れた遅波効果と、適切なオン／オフ状態性能を有するスイッチが設けられた場合には条件付き切換えの選択肢との両方が提供される。
【００１６】
実施形態において、このデバイス又は回路は、非常に大きいキャパシタンス結合を与える一方で、さらに「制御」導電体の大地帰路構造体からの遮蔽も与えるために、従来の金属層を用いることができる。この設計は、デバイスを通る伝搬遅延がｓｑｒｔ（ＬＣ）に比例して増大する、非常に良好な遅波構造体（キャパシタンス及び／又はインダクタンスを増大させることによって構造体の伝搬遅延が低減される）を提供する。本発明の新規な遅波構造体をｔ線路スタブとして用いることによって、ミリメートル波（ＭＭＷ）回路設計において有用な、非常にコンパクトな帯域消去フィルタを構築することができる。
【００１７】
図１は、開放ｔ線路スタブ１１０を用いた帯域消去フィルタ１０５についての模式図１００を示す。帯域消去フィルタ１０５は、例えばポート１のような伝送線路の入力と、例えばポート２のような出力との間の伝送線路内に配置される。伝送線路スタブ１１０を用いた帯域消去フィルタ１０５の動作に従って、開放ｔ線路スタブ１１０の長さが特定の波長λの長さの四分の一である場合に、帯域消去フィルタはその特定の波長に対応する周波数を濾波することになる。より詳細には、ポート１からポート２へと通過する際に、信号は経路１１５に沿って開放スタブ１１０を横切ることになり、それによってλに対応する周波数の相殺が生じる。より詳細には、ｔ線路スタブ１１０の一端は開放されており、信号路の接続部からｔ線路スタブ１１０の開放端までの長さと、そこから信号接続部まで戻る長さの合計長（スタブ長の２倍）が、１８０度の位相偏移を生じさせ、特定の周波数の相殺を引き起こす。
【００１８】
図２は、本発明による、例示的な遅波平面内導波構造体レイアウト２００を示す。図２の構造体レイアウト２００は、例えば、検査及び／又は応用のために用いることができる。図２に示されるように、信号パッド２２０が、金属層２０５と電気的に接触するように形成される。金属層２０５は、ストリップ２１５上に形成された伝送線路であり、これは、例えば、５０オームのマイクロストリップとすることができる。さらに、図２に示されるように、遅波平面内伝送線路（ｔ線路）スタブ２１０が設けられ、その詳細については後ほど詳述する。ｔ線路スタブ２１０の長さ２２５は、さらに後述するように、例えば、得られる帯域消去フィルタの所望の消去帯域周波数に基づいて決定することができる。実施形態において、ｔ線路スタブ２１０の長さ２２５はλ／４とすることができるが、他の長さも本発明によって意図される。さらに、実施形態において、図２に示されるように、両方の信号パッド２２０からｔ線路スタブ２１０までの伝送線路の部分の長さをλ／４とすることができる。
【００１９】
実施形態において、ｔ線路スタブ２１０の遅波平面内導波構造体は、上述のように、λに対応する周波数を相殺するために、従来のｔ線路スタブと同様に長さ２２５をλ／４として形成することができる。しかしながら、さらに後述するように、本発明は、λ／４を上回る長さ２２５を用いてｔ線路スタブ２１０の遅波平面内導波構造体を形成することができることを意図する。
【００２０】
図３は、本発明の態様による例示的な遅波平面内導波構造体の断面図３００を示す。より詳細には、図３は、（図２で示されるように）ｔ線路スタブ２１０として用いることができる例示的な遅波平面内導波構造体を示す。図３に示されるように、例示的なｔ線路スタブ２１０は、基板（図示せず）内に形成された複数の金属配線層３５５（例えば、この例示的な構造体においては１１個の金属配線層３５５）を含む。これらの金属配線層３５５は、当業者によって十分に理解される従来のＢＥＯＬ形成プロセス、例えば、従来のリソグラフィ・プロセス、従来のダマシン・プロセス及び従来のエッチング・プロセス（例えばＲＩＥ）を用いて形成することができる。そのため、当業者が本発明を実施するためには、リソグラフィ・プロセス、エッチング・プロセス及びダマシン・プロセスの説明は必ずしも必要ではない。
【００２１】
図３に示されるように、例示的なｔ線路スタブ２１０は、接地構造体３１０を含む。接地構造体３１０（「Ｇ」と表示された接地構造体の素子を備える）は各々、各金属配線層３５５の部分（例えば第１の部分）を含み、それらは複数のビア３２０（又はビア・アレイ）を用いて互いに電気的に接続される。
【００２２】
接地構造体３１０の内側に、信号構造体３０５（「Ｓ」と表示された信号構造体の素子を備える）があり、これは、ｔ線路スタブ２１０の上部区域３６０内の上から３つの金属配線層３５５の部分（例えば第２の部分）と、ｔ線路スタブ２１０の下部区域３６５内の金属配線層３５５の１つおきの幅広の層（例えば第３の部分）及び細い部分（例えば第４の部分）とを含む。信号構造体３０５はさらに、信号構造体３０５の素子Ｓを電気的に接続する金属ビア３２０を含む。図３の例示的な断面図において、信号構造体３０５は、例えば、上部区域３６０の各金属配線層３５５上に２つの信号素子Ｓを含み、下部区域３６５の１つおきの金属配線層３５５上に２つの信号素子Ｓを含むものとして図示されているが、本発明は、各金属配線層３５５上のこれらの２つの素子のそれぞれが、条件付き浮遊構造体３１５の周囲に形成された単一の環構造体であってもよいことを意図するものである（例えば、図８に示され、さらに後述されるように）。
【００２３】
さらに、図３の例示的な断面図に示されるように、ｔ線路スタブは、条件付き浮遊構造体３１５（「Ｆ」と表示された条件付き浮遊構造体の素子を備える）を含み、これは、信号構造体３０５の内側のｔ線路スタブ２１０の上部区域３６０内の上から３つの金属配線層３５５の部分（例えば第５の部分）と、ｔ線路スタブ２１０の下部区域３６５内の金属配線層３５５の１つおきの幅広の層（例えば第６の部分）とを含む。浮遊構造体３１５は、条件付き浮遊構造体３１５の条件付き浮遊素子Ｆを電気的に接続するビア３７０をさらに含み、浮遊構造体の３１５の上部区域３６０内の金属配線層３５５が、条件付き浮遊構造体３１５の下部区域３６５の金属配線層３５５に、金属ビア３７０によって接続されるようになっている。ビア３７０は信号素子Ｓを貫通するように図示されているが、当業者には理解されるように、ビア３７０は条件付き浮遊素子Ｆを信号素子Ｓに電気的に接続するものではない。図３に示されるように、この構造体は、中央導電体（例えば、条件付き接地、又は浮遊状態）に対して、浮遊状態において大地帰還路からの遮蔽を与える。
【００２４】
図３の例示的な遅波平面内導波構造体は、上部区域３６０内に３つのより厚い金属配線層３５５を有し、下部区域３６５内に８つのより薄い金属配線層３５５を有するように図示されているが、本発明は、デバイスが、上部区域３６０内にそれより多い又は少ない厚い金属配線層３５５を備え、下部区域３６５内にそれより多い又は少ない金属配線層３５５を備えるように形成されることもあることを意図している。その上、図３の例示的な遅波平面内導波構造体は、上部区域３６０内に均一な厚さのより厚い金属配線層３５５を有し、下部区域３６５内に均一な厚さのより薄い金属配線層３５５を有するように図示されているが、本発明は、上部区域３６０内のより厚い金属配線層３５５が互いに異なる厚さを有することもあり、下部区域３６５内のより薄い金属配線層３５５が互いに異なる厚さを有することもあることを意図している。
【００２５】
図３に示されるように、ｔ線路スタブ２１０の上部区域３６０において、接地構造体３１０は、信号構造体３０５から間隔３５０だけ離間されるものとすることができる。さらに、ｔ線路スタブ２１０の下部区域３６５において、接地構造体３１０は、信号構造体３０５から間隔３４０だけ離間されるものとすることができ、間隔３４０は、実施形態において、間隔３５０よりも小さいものとすることができる。しかしながら、本発明は、実施形態において、間隔３４０と３５０とを同じ間隔とすることができることを意図する。さらに、条件付き浮遊構造体３１５は下部区域３６５において幅３４５を有し、この幅３４５は、上部区域３６０における条件付き浮遊構造体３１５の部分よりも幅広である。実施形態において、間隔３５０及び３４０並びに幅３４５は、本発明の態様に従って特定の周波数の濾波をもたらすために、平面内導波構造体２１０を同調させるように変更することができる。
【００２６】
図４は、本発明の態様による、スイッチ３３０を備えた例示的な遅波平面内導波構造体２１０’の断面図３００’を示す。スイッチ３３０は、条件付き浮遊構造体３１５を接地構造体に選択的に切り換えるように動作可能である。すなわち、スイッチ３３０を閉鎖すると、接地構造体３１０は条件付き浮遊構造体３１５と電気的に接続した状態になり、その結果、条件付き浮遊構造体３１５は接地される。実施形態において、スイッチ３３０は、例えば、その他の可能なスイッチの中でもとりわけ、電界効果トランジスタ（ＦＥＴ）又はオンチップ・ダイオードとすることができる。
【００２７】
本発明の態様によれば、条件付き浮遊構造体３１５が接地されると、信号構造体３０５と接地ノード（条件付き浮遊構造体３１５はこのとき接地されているので）との間のキャパシタンスはより大きくなる。図４から判るように、例示的な遅波平面内導波構造体２１０’の上部区域３６０は、より厚い金属配線層３５５を有し、信号構造体３０５と条件付き浮遊構造体３１５との間の表面積はより小さい。対照的に、例示的な遅波平面内導波構造体２１０’の下部区域３６５において、信号構造体３０５の平面内信号素子Ｓと条件付き浮遊構造体３１５の条件付き浮遊素子Ｆ／Ｇとの間には大きい表面積が設けられており、それが、条件付き浮遊構造体３１５が（例えばスイッチによって）接地に接続されたときに大容量のキャパシタンスをもたらす。
【００２８】
キャパシタンスの増大の結果として、消去帯域の周波数は１／ｓｑｒ（ＬＣ）に従って低下する。すなわち、キャパシタンスは、条件付き浮遊素子Ｆ／Ｇが接地側に切り換えられることによって増大する。したがって、本発明の態様によれば、実施形態において、スイッチ３３０を備えた例示的な遅波平面内導波構造体２１０’を実装することによって、条件付き浮遊素子Ｆ／Ｇが浮遊状態のままであるときのより高い周波数と、条件付き浮遊素子Ｆ／Ｇが接地されたときのより低い消去帯域周波数との間で、消去帯域の周波数を切り換えることが可能になる。
【００２９】
図５は、本発明の態様による、例示的な遅波平面内導波構造体４００の斜視図である。図５に示されるように、実施形態において、条件付き浮遊構造体３１５は、３つの区域を含むものとすることができ、これらは、デバイスのインダクタンスに影響を与えないように互いに分離されている。しかしながら、条件付き浮遊構造体３１５の３つの区域は、全て単一の電気ノードに接続されている。さらに、図５には示されていないが、条件付き浮遊構造体３１５の３つの区域は、金属ビア３７０によって、実施形態において、共通の接地ノード、又は、条件付き浮遊構造体３１５の３つの区域を接地に接続するように切り換えることができる例えばＦＥＴのようなスイッチ３３０のいずれかに接続されている。例示的な遅波平面内導波構造体４００は、３つの区域を有する条件付き浮遊構造体３１５を含むが、本発明は、得られる消去帯域周波数に対してインダクタンスが顕著な影響を与えないようにデバイスのインダクタンスを制御するために用いることができる、いかなる区域の数をも意図する。
【００３０】
図６は、本発明による例示的な遅波平面内導波構造体５００の断面図である。図６に示されるように、信号構造体３０５は２つの接地構造体３１０の間に形成される。さらに、条件付き浮遊構造体３１５が信号構造体３０５の内側に形成される。接地構造体３１０の金属配線層３５５は、ビア又はビア・アレイ３２０によって接続される。さらに、信号構造体３０５の金属配線層３５５は、金属ビア又はビア・アレイ３２０によって接続される。さらに、条件付き浮遊構造体３１５の金属配線層３５５は、金属ビア又はビア・アレイ３７０によって接続される。
【００３１】
図６に示されるように、この例示的な遅波平面内導波構造体５００の場合、遅波平面内導波構造体５００の高さ３２５は、７．６１９μｍである。しかしながら、本発明は、例えば遅波平面内導波構造体５００の所望の１つ又は複数の消去帯域周波数に応じて、他の高さ３２５を用いることもできることを意図する。さらに、本発明の態様によれば、図６に示されるように、この実施形態の場合、遅波平面内導波構造体５００は、上部区域３６０内に２つのより厚い金属配線層３５５を含み、下部区域３６５内に厚さが異なる８つのより薄い金属配線層３５５を含む。
【００３２】
図７は、本発明の態様による、例示的な切換可能な帯域消去フィルタ回路６００を示す。図７に示されるように、遅波平面内導波ｔ線路スタブ２１０は伝送線路６０５に接続され、伝送線路６０５は、従来の５０オームのマイクロストリップとすることができる。さらに、図７に示されるように、例示的な切換可能な帯域消去フィルタ回路６００は、スイッチ３３０を含む。本発明の態様によれば、スイッチ３３０は、遅波平面内導波ｔ線路スタブ２１０の条件付き浮遊構造体（図示せず）を接地に接続するように動作可能である。上述のように、遅波平面内導波ｔ線路スタブ２１０の条件付き浮遊構造体（図示せず）が接地に接続されると、遅波平面内導波ｔ線路スタブ２１０のキャパシタンスは増大し、これが、遅波平面内導波ｔ線路スタブ２１０の消去帯域周波数を低下させる。
【００３３】
図８は、本発明の態様による、例示的な遅波平面内導波構造体７００の斜視図を示す。図８に示されるように、信号構造体３０５は、条件付き浮遊構造体３１５の周囲に形成された環構造体である。さらに、条件付き浮遊構造体３１５は、消去帯域周波数に対するインダクタンスのいかなる影響も低減するように、３つの区域から形成される。接地構造体３１０は、信号構造体３０５から離間して形成される。図８から判るように、この例示的な遅波平面内導波構造体７００の場合、接地構造体３１０と信号構造体との間の間隔は、ｔ線路スタブ２１０の上部区域及び下部区域の両方について、同一の間隔（例えば１３μｍ）である。さらに、この例示的な遅波平面内導波構造体７００の場合、条件付き浮遊構造体３１５の幅は２．４μｍであり、条件付き浮遊構造体３１５の各々の区域は約２４．８μｍの長さを有し、それらの間の間隔は約０．８μｍである。例示的な遅波平面内導波構造体７００は、均一な長さ及び間隔の３つの区域を有する条件付き浮遊構造体３１５を含むものであるが、本発明は、実施形態において、条件付き浮遊構造体３１５の区域が異なる長さ及び／又は異なる間隔を有することもあること意図する。
【００３４】
本発明の態様によれば、条件付き浮遊構造体３１５は、例えばＦＥＴのようなスイッチ（図示せず）を介して接地に接続され、条件付き浮遊構造体３１５から接地までの間には小さい抵抗しか存在しない。それゆえ、上述のように、遅波平面内導波構造体７００の接地に対するキャパシタンスは増大し、消去帯域周波数は低下する。条件付き浮遊構造体３１５がスイッチ（図示せず）を介して接地に接続されていないとき、すなわち浮遊状態のままであるときでもなお接地に対するある程度の電気的接続（例えば寄生キャパシタンス）が存在することがあるが、とはいえ、スイッチ（図示せず）が条件付き浮遊構造体３１５を直接接地に接続する場合と比べて接地に対する接続はかなり少ない。したがって、条件付き浮遊構造体３１５が浮遊状態のままであるときにはキャパシタンスの増大は認められず、消去帯域消去周波数はより高くなる。
【００３５】
図９は、本発明の態様による、例示的な遅波平面内導波構造体８００の斜視図である。図９に示されるように、この例示的な遅波平面内導波構造体８００の場合、接地構造体３１０は信号構造体３０５の周囲に環構造体として形成され、信号構造体３０５は条件付き浮遊構造体３１５の周りに環構造体として形成される。さらに、図８の例示的な遅波平面内導波構造体７００とは対照的に、図９の例示的な遅波平面内導波構造体８００の場合、接地構造体３１０は、一番下の金属層の上にのみ存在する。この例示的な遅波マイクロストリップ構造体８００の場合、条件付き浮遊構造体３１５の幅はおよそ３．２４μｍであり、条件付き浮遊構造体３１５の各区域は約２８．３６μｍの長さを有し、それらの間の間隔は約２．８μｍであるが、他の寸法も本発明によって意図される。
【００３６】
図１０は、本発明の態様によるＦＥＴスイッチを備えた例示的な平面内導波構造体について、オン状態９００及びオフ状態９０５の利得を周波数に対してプロットしたものを示す。より詳細には、図１０は、２．５オームのオン状態ＦＥＴ抵抗、及び４０ｆＦのオフ状態ＦＥＴキャパシタンスを有する例示的な平面内導波構造体について、オン状態９００及びオフ状態９０５の利得対周波数のプロットを示す。図１０に示されるように、各プロットは、伝送線路の一方の側から他方の側にどれだけ信号が通過するかを示す挿入損（Ｓ２１及びＳ４３）と、どれだけの信号が反射して戻るかを示す反射減衰量（Ｓ１１及びＳ３３）とを含む。図１０から判るように、各々のプロットについて、挿入損（Ｓ２１又はＳ４３）は、それぞれの反射減衰量（Ｓ１１又はＳ３３）に対して逆相関する。
【００３７】
図１０のオン状態プロット９００に示されるように、スイッチをオンにすると（条件付き浮遊構造体３１５は接地に接続される）、消去帯域周波数は約１２ＧＨｚであり、通過帯域は約４８ＧＨｚである。対照的に、オフ状態プロット９０５に示されるように、同じ遅波平面内導波構造体について、スイッチをオフにすると（条件付き浮遊構造体３１５は浮遊状態のままである）、消去帯域周波数は約３０ＧＨｚであり、通過帯域は約６５ＧＨｚである。このように、本発明の態様によれば、遅波平面内導波構造体は、小さいサイズの、条件付き／切換可能／制御可能なＭＭＷ帯域消去フィルタとして動作することができる。当業者には理解されるように、遅波平面内導波ｔ線路スタブは、１つより多くの消去帯域周波数を提供することができる。したがって、図１０に示されるように、スイッチをオンにすると、追加の消去帯域周波数は約９０ＧＨｚであり、同じ遅波平面内導波構造体についてスイッチをオフにすると、追加の消去帯域周波通は約１０３ＧＨｚである。
【００３８】
図１０から判るように、本発明の態様によれば、切換可能な平面内導波構造体は、条件付き浮遊構造体を接地に接続させることによって消去帯域周波数を切り換えるように動作可能である。当業者には理解されるように、ＦＥＴスイッチを備えた例示的な平面内導波構造体についてのオン状態９００及びオフ状態９０５利得対周波数プロットは、オン状態消去帯域周波数が約１２ＧＨｚであり、オフ状態消去帯域周波数が約３０ＧＨｚであるが、本発明は、平面内導波構造体の寸法及び／又は平面内導波構造体の結合キャパシタンスを変更することによって、他のオン状態及びオフ状態消去帯域周波数を達成することができることを意図する。したがって、実施形態において、平面内導波構造体は、所望の標的消去帯域周波数で動作するように具体的に設計することができる。例えば、設計者は、帯域消去フィルタの所望の中央周波数（消去帯域の中央）を選択することができ、次いで、帯域消去フィルタの所望の中央周波数に基づいて、遅波素子（接地に直接接続された（接地された）条件付き浮遊構造体を備える）の長さを決定することができる。
【００３９】
さらに、実施形態において、条件付き浮遊構造体３１５は、条件付き浮遊構造体３１５が接地されるように、スイッチを用いることなく接地されるものとすることができる。本発明の態様において、条件付き浮遊構造体３１５が常に接地されている場合、条件付き浮遊構造体３１５（接地されている）の追加されたキャパシタンスのため、特定の消去帯域周波数を達成するｔ線路スタブの長さは、同じ消去帯域周波数を達成するために必要とされる従来のｔ線路スタブの長さとくらべてかなり短くなる。すなわち、従来のｔ線路スタブでは、ｔ線路スタブの長さはλ／４であり、λは所望の消去帯域周波数に対応する。しかしながら、本発明の態様によれば、遅波平面内導波構造体の場合、この遅波平面内導波構造体を有するｔ線路スタブの長さをλ／４より短くすることができるが、それでもなおλに対応する消去帯域周波数が達成される。したがって、本発明の遅波平面内導波構造体を有するｔ線路スタブを用いることによって、デバイスのサイズを従来のｔ線路スタブと比べて小さくすることができる。例えば、図１０の結果は、約７５０μｍの長さを有する遅波平面内導波ｔ線路スタブを用いて得られたものである。対照的に、従来のｔ線路スタブを用いて同じ消去帯域周波数を達成するためには、約７，５００μｍのｔ線路スタブ長を用いることが必要とされる（約１，０００パーセントの長さの増加）。したがって、実施形態において、遅波平面内導波ｔ線路構造体は、従来の構造体と比べてサイズが小さい遅ＭＭＷ波帯域消去フィルタとして動作する。
【００４０】
図１１は、本発明の態様による例示的な平面内導波構造体についての、利得対周波数のプロット１０００を示す。図１１に示されるように、プロット１０００は、スイッチをオンにした状態での（条件付き浮遊構造体３１５は接地に接続される）挿入損Ｓ２１と、スイッチをオフにした状態での（条件付き浮遊構造体３１５は浮遊状態のままである）挿入損Ｓ４３とを含む。図１１に示されるように、スイッチをオンにすると、消去帯域周波数は約６８ＧＨｚであり、スイッチをオフにすると、消去帯域周波数はかなり高くなる（外挿すると約１３０ＧＨｚ）。したがって、実施形態において、切換可能な平面内導波ｔ線路スタブを用いると、帯域消去周波数を、高い帯域消去周波数（スイッチオフ、条件付き浮遊構造体は浮遊状態のまま）と低い帯域消去周波数（スイッチオン、条件付き浮遊構造体は接地される）との間で切り換えることができる。さらに、上述のように、平面内導波ｔ線路スタブは、例えば、平面内導波構造体の寸法及び／又は平面内導波構造体の結合キャパシタンスを変更することによって特定の消去帯域周波数を達成するように調整することができる。
設計フロー
【００４１】
図１２は、例えば半導体の設計、製造、及び／又は検査のために用いられる、例示的な設計フロー１１００のブロック図を示す。設計フロー１１００は、設計されるＩＣのタイプに応じて変更することができる。例えば、特定用途向けＩＣ（ＡＳＩＣ）の構築のための設計フロー１１００は、標準コンポーネントの設計のための設計フロー１１００、又は設計をプログラマブル・アレイ、例えば、Ａｌｔｅｒａ（登録商標）Ｉｎｃ．又はＸｉｌｉｎｘ（登録商標）Ｉｎｃ．（ＡｌｔｅｒａはＡｌｔｅｒａ  Ｃｏｒｐｏｒａｔｉｏｎの米国、他の国、又はその両方における登録商標である。Ｘｉｌｉｎｘは、Ｘｉｌｉｎｘ，Ｉｎｃ．の米国、他の国、又はその両方における登録商標である。）によって供給されるプログラマブル・ゲートアレイ（ＰＧＡ）又はフィールドプログラマブル・ゲートアレイ（ＦＧＰＡ）の中にインスタンス化するための設計フロー１１００とは異なるものであり得る。設計構造体１１２０は、好ましくは、設計プロセス１１１０への入力であり、ＩＰプロバイダ、コア・デベロッパ、若しくは他の設計会社から来るものであってもよく、又は設計フローのオペレータによって生成されたものであってもよく、又は他のソースからのものであってもよい。設計構造体１１２０は、図２、図３、図４、図５、図６、図８及び図９に示されるような本発明の実施形態を、結線図又はＨＤＬ、すなわちハードウェア記述言語（例えば、ＶＥＲＩＬＯＧ（登録商標）、超高速集積回路（ＶＨＳＩＣ）ハードウェア記述言語（ＶＨＤＬ）、Ｃ言語など）の形式で含む。（ＶＥＲＩＬＯＧは、Ｃａｎｄｅｎｃｅ  Ｄｅｓｉｇｎ  Ｓｙｓｔｅｍｓ，Ｉｎｃ．の米国、他の国、又はその両方における登録商標である。）設計構造体１１２０は、１つ又は複数の機械可読媒体上に収容されるものとすることができる。例えば、設計構造体１１２０は、図２、図３、図４、図５、図６、図８及び図９に示されるような本発明の実施形態のテキストファイル又は図形表示とすることができる。設計プロセス１１１０は、好ましくは、図２、図３、図４、図５、図６、図８及び図９に示されるような本発明の実施形態をネットリスト１１８０に合成（又は翻訳）し、ネットリスト１１８０は、例えば、集積回路設計内の他の素子及び回路に対する接続を記述する、配線、トランジスタ、論理ゲート、制御回路、Ｉ／Ｏ、モデルなどのリストであり、少なくとも１つの機械可読媒体上に記録される。例えば、媒体は、ＣＤ、コンパクトフラッシュ、他のフラッシュメモリ、インターネットを介して送信されるデータのパケット、又は他のネットワーク化に適した手段とすることができる。合成は、設計仕様及び回路のためのパラメータに応じてネットリスト１１８０が１回又は複数回にわたって再合成される反復プロセスとすることができる。
【００４２】
設計プロセス１１１０は、種々の入力、例えば、所与の製造技術（例えば異なる技術ノードである３２ｎｍ、４５ｎｍ、９０ｎｍなど）に対して共通して用いられる、モデル、レイアウト、及び記号表示を含めた素子、回路、及びデバイスのセットを収容したライブラリ要素１１３０、設計仕様１１４０、特性データ１１５０、検証データ１１６０、設計ルール１１７０、及び検査データファイル１１８５（これは、テストパターン及び他の検査情報を含み得る）からの入力を使用することを含むことができる。設計プロセス１１１０は、例えば、タイミング分析、検証、設計ルールチェック、位置及びルートの操作などのような標準的な回路設計プロセスをさらに含むことができる。集積回路設計の当業者は、本発明の範囲及び精神から逸脱することなく設計プロセス１１１０において用いられる、可能な電子設計自動化ツール及び応用の範囲を認識することができる。本発明の設計構造体は、いかなる特定の設計フローにも限定されるものではない。
【００４３】
設計プロセス１１１０は、好ましくは、図２、図３、図４、図５、図６、図８及び図９に示されるような本発明の実施形態を、いずれかの追加的な集積回路設計又はデータ（該当する場合）と共に、第２の設計構造体１１９０に翻訳する。設計構造体１１９０は、集積回路のレイアウトデータの交換のために用いられるデータ形式及び／又は記号データ形式（例えば、ＧＤＳＩＩ（ＧＤＳ２）、ＧＬ１、ＯＡＳＩＳ、マップファイル、又そのような設計構造を格納するのに適した他のいずれかの形式で格納された情報データ）で記憶媒体内に存在する。設計構造体１１９０は、例えば、記号データ、マップファイル、検査データファイル、設計内容ファイル、製造データ、レイアウトパラメータ、配線、金属のレベル、ビア、形状、製造ラインを通しての作業工程のためのデータ、及び半導体製造者が図２、図３、図４、図５、図６、図８及び図９に示されるような本発明の実施形態を製造するために必要とする他のいずれかのデータのような情報を含むことができる。設計構造体１１９０は、次に段階１１９５に進むことができ、その段階で、例えば、設計構造体１１９０は、テープアウトに進み、製造に向けてリリースされ、マスク業者に向けてリリースされ、他の設計業者に送られ、顧客に向けて送り返される、などである。
【００４４】
本発明を実施形態に関して説明してきたが、当業者であれば、本発明を修正して、添付の特許請求の範囲の精神及び範囲内で実施することができることを認識する。
【符号の説明】
【００４５】
１０５：帯域消去フィルタ
１１０：開放伝送線路スタブ
２００、３００、３００’、４００、５００、７００、８００：遅波平面内導波構造体
２１０、２１０’：遅波平面内導波伝送線路スタブ
２０５：金属層
２１５：ストリップ
２２０：信号パッド
３０５：信号構造体
３１０：接地構造体
３１５：条件付き浮遊構造体
３２０、３７０：ビア
３３０：スイッチ
３５５：金属配線層
３６０：上部区域
３６５：下部区域
６００：切換可能な帯域消去フィルタ回路
９００：オン状態
９０５：オフ状態
【図１】
2010252329.tif 000003
【図２】
2010252329.tif 000004
【図３】
2010252329.tif 000005
【図４】
2010252329.tif 000006
【図５】
2010252329.tif 000007
【図６】
2010252329.tif 000008
【図７】
2010252329.tif 000009
【図８】
2010252329.tif 000010
【図９】
2010252329.tif 000011
【図１０】
2010252329.tif 000012
【図１１】
2010252329.tif 000013
【図１２】
2010252329.tif 000014