(57)【要約】【課題】表示ドライバーの長辺方向の端部と中央部におけるプリチャージ電圧の供給能力の差を低減できる表示ドライバー等を提供すること。【解決手段】表示ドライバー１００は、表示データを出力する処理回路１０と、処理回路１０から出力される表示データをＤ／Ａ変換するＤ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎと、データ電圧出力端子ＴＤ１〜ＴＤｎと、Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎから出力されるＤ／Ａ変換結果に基づいて、データ電圧をデータ電圧出力端子ＴＤ１〜ＴＤｎに出力するアンプ回路ＡＭ１〜ＡＭｎと、を含む。処理回路１０は、プリチャージ期間において、Ｄ／Ａ変換回路ＤＡＣｉに対するプリチャージデータとして第１プリチャージデータを出力し、Ｄ／Ａ変換回路ＤＡＣｊに対するプリチャージデータとして、第１プリチャージデータと異なる第２プリチャージデータを出力する。【選択図】      図１
2020086047.tif 000002
【特許請求の範囲】
【請求項１】
表示データを出力する処理回路と、
前記処理回路から出力される前記表示データをＤ／Ａ変換し、Ｄ／Ａ変換結果を出力する第１〜第ｎのＤ／Ａ変換回路と、
第１〜第ｎのデータ電圧出力端子（ｎは３以上の整数）と、
前記第１〜第ｎのＤ／Ａ変換回路から出力される前記Ｄ／Ａ変換結果に基づいて、第１〜第ｎのデータ電圧を前記第１〜第ｎのデータ電圧出力端子に出力する第１〜第ｎのアンプ回路と、
を含み、
プリチャージ期間において、前記処理回路は、プリチャージデータを出力し、前記第１〜第ｎのＤ／Ａ変換回路は、前記プリチャージデータをＤ／Ａ変換し、前記第１〜第ｎのアンプ回路は、前記第１〜第ｎのＤ／Ａ変換回路の出力電圧に基づいてプリチャージ電圧を出力し、
前記処理回路は、
前記プリチャージ期間において、第ｉのＤ／Ａ変換回路（ｉは１以上ｎ以下の整数）に対する前記プリチャージデータとして第１プリチャージデータを出力し、第ｊのＤ／Ａ変換回路（ｊはｊ≠ｉ且つ１以上ｎ以下の整数）に対する前記プリチャージデータとして、前記第１プリチャージデータと異なる第２プリチャージデータを出力することを特徴とする表示ドライバー。
【請求項２】
請求項１に記載の表示ドライバーにおいて、
前記第１〜第ｎのデータ電圧出力端子は、前記表示ドライバーの長辺方向に沿って並び、
ｐ、ｑを２以上ｎ−１以下の整数とした場合に、１≦ｉ≦ｐ−１又はｑ＋１≦ｉ≦ｎであり、且つｐ≦ｊ≦ｑであることを特徴とする表示ドライバー。
【請求項３】
請求項１又は２に記載の表示ドライバーにおいて、
前記第１プリチャージデータに対応する第１プリチャージ電圧、及び前記第２プリチャージデータに対応する第２プリチャージ電圧は、コモン電圧に対して負極性となる前記プリチャージ電圧であり、
前記第２プリチャージ電圧は、前記第１プリチャージ電圧より低いことを特徴とする表示ドライバー。
【請求項４】
請求項１乃至３のいずれか一項に記載の表示ドライバーにおいて、
前記処理回路は、
前記プリチャージ期間において、第ｋのＤ／Ａ変換回路（ｋは１以上ｎ以下の整数）に対する前記プリチャージデータとして、前記第１プリチャージデータ及び前記第２プリチャージデータと異なる第３プリチャージデータを出力し、
ｓ、ｔをｐ＋１以上ｑ−１以下の整数とした場合に、ｐ≦ｊ≦ｓ−１又はｔ＋１≦ｊ≦ｑであり、且つｓ≦ｋ≦ｔであることを特徴とする表示ドライバー。
【請求項５】
請求項１乃至３のいずれか一項に記載の表示ドライバーにおいて、
前記処理回路は、
正極性駆動期間の前記プリチャージ期間において、前記第１プリチャージデータを前記第ｉのＤ／Ａ変換回路へ出力すると共に、前記第２プリチャージデータを前記第ｊのＤ／Ａ変換回路へ出力し、
負極性駆動期間の前記プリチャージ期間において、前記プリチャージデータとして共通プリチャージデータを前記第ｉのＤ／Ａ変換回路及び前記第ｊのＤ／Ａ変換回路へ出力することを特徴とする表示ドライバー。
【請求項６】
請求項１に記載の表示ドライバーにおいて、
前記処理回路は、
前記プリチャージ期間を含む水平走査期間に駆動されるラインの１ライン前の表示データに基づいて、前記プリチャージ期間の前記プリチャージデータを生成することを特徴とする表示ドライバー。
【請求項７】
請求項６に記載の表示ドライバーにおいて、
補正係数を記憶する記憶部を含み、
前記処理回路は、
前記補正係数と、前記１ライン前の表示データとに基づいて、前記プリチャージデータを演算する演算回路を有することを特徴とする表示ドライバー。
【請求項８】
請求項７に記載の表示ドライバーにおいて、
前記演算回路は、
前記プリチャージ期間を含む前記水平走査期間の１つ前の水平走査期間において、前記プリチャージ期間の前記プリチャージデータを演算することを特徴とする表示ドライバー。
【請求項９】
電気光学パネルと、
請求項１乃至８のいずれか一項に記載され、前記電気光学パネルを駆動する表示ドライバーと、
を含むことを特徴とする電気光学装置。
【請求項１０】
請求項１乃至８のいずれか一項に記載の表示ドライバーを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示ドライバー、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
電気光学パネルを駆動する表示ドライバーにおいて、画素にデータ電圧を書き込む前に所与のプリチャージ電圧をデータ線に印加するプリチャージの手法が知られている。例えば、画素からの電荷リークをプリチャージにより均一化することで、画質改善を行う手法が知られている。プリチャージに関する技術は例えば特許文献１に開示されている。特許文献１では、階調表示期間において画像信号をデータ線に出力するデータ線駆動回路が、階調表示期間前のプリチャージ期間においてプリチャージ電圧をデータ線に出力します。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−５４８７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年では電気光学パネルの画素数が増加する傾向にあるため、表示ドライバーの長辺方向に沿って並ぶＤ／Ａ変換回路及びアンプ回路の個数が増加している。また、電気光学パネルの画素数又は表示フレームレートが増加することで、プリチャージ期間を十分に確保できなくなってきている。このように、表示ドライバーのＤ／Ａ変換回路及びアンプ回路の個数が増加すると、配線の寄生抵抗又は寄生容量の影響により、長辺方向の端部におけるプリチャージ電圧の供給能力と、長辺方向の中央部におけるプリチャージ電圧の供給能力とが不均一になるという課題がある。
【課題を解決するための手段】
【０００５】
本発明の一態様は、表示データを出力する処理回路と、前記処理回路から出力される前記表示データをＤ／Ａ変換し、Ｄ／Ａ変換結果を出力する第１〜第ｎのＤ／Ａ変換回路と、第１〜第ｎのデータ電圧出力端子（ｎは３以上の整数）と、前記第１〜第ｎのＤ／Ａ変換回路から出力される前記Ｄ／Ａ変換結果に基づいて、第１〜第ｎのデータ電圧を前記第１〜第ｎのデータ電圧出力端子に出力する第１〜第ｎのアンプ回路と、を含み、プリチャージ期間において、前記処理回路は、プリチャージデータを出力し、前記第１〜第ｎのＤ／Ａ変換回路は、前記プリチャージデータをＤ／Ａ変換し、前記第１〜第ｎのアンプ回路は、前記第１〜第ｎのＤ／Ａ変換回路の出力電圧に基づいてプリチャージ電圧を出力し、前記処理回路は、前記プリチャージ期間において、第ｉのＤ／Ａ変換回路（ｉは１以上ｎ以下の整数）に対する前記プリチャージデータとして第１プリチャージデータを出力し、第ｊのＤ／Ａ変換回路（ｊはｊ≠ｉ且つ１以上ｎ以下の整数）に対する前記プリチャージデータとして、前記第１プリチャージデータと異なる第２プリチャージデータを出力する表示ドライバーに関係する。
【図面の簡単な説明】
【０００６】
【図１】表示ドライバーの構成例。
【図２】表示ドライバーの動作を説明する図。
【図３】プリチャージ手法の比較例。
【図４】第１実施形態のプリチャージ手法を説明する図。
【図５】処理回路の第１の詳細な構成例。
【図６】第２実施形態のプリチャージ手法を説明する図。
【図７】処理回路の第２の詳細な構成例。
【図８】第３実施形態のプリチャージ手法を説明する図。
【図９】処理回路の第３の詳細な構成例。
【図１０】プリチャージデータの演算例。
【図１１】プリチャージデータの演算例。
【図１２】第４実施形態のプリチャージ手法を説明する図。
【図１３】電気光学装置の構成例。
【図１４】電子機器の構成例。
【図１５】電気光学パネルの構成例。
【発明を実施するための形態】
【０００７】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【０００８】
１．表示ドライバー
【０００９】
図１は、表示ドライバー１００の構成例である。図１の表示ドライバー１００は、電気光学パネルの画素にデータ電圧を供給することで、電気光学パネルを駆動するものである。電気光学パネルとして、例えばアクティブマトリクス型の液晶パネルを想定できる。表示ドライバー１００は集積回路装置である。
【００１０】
表示ドライバー１００は、第１〜第ｎのデータ電圧出力端子であるデータ電圧出力端子ＴＤ１〜ＴＤｎと、第１〜第ｎのアンプ回路であるアンプ回路ＡＭ１〜ＡＭｎと、第１〜第ｎのＤ／Ａ変換回路であるＤ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎと、処理回路１０と、を含む。ｎは３以上の整数である。
【００１１】
処理回路１０は、データＤＴ１をＤ／Ａ変換回路ＤＡＣ１に出力する。同様に、処理回路１０は、データＤＴ２〜ＤＴｎをＤ／Ａ変換回路ＤＡＣ２〜ＤＡＣｎに出力する。データＤＴ１〜ＤＴｎは、画素駆動期間において表示データであり、画素駆動期間前のプリチャージ期間においてプリチャージデータである。また処理回路１０は表示ドライバー１００の各部を制御する。例えば処理回路１０は、表示ドライバー１００が電気光学パネルを駆動する際のタイミング制御を行う。処理回路１０はロジック回路である。ロジック回路は、ロジック素子と、ロジック素子の間を接続する信号線とを含み、そのロジック素子及び信号線によってロジック回路の機能が実現されている。或いは処理回路１０はＤＳＰ（Digital Signal Processor）等のプロセッサーであってもよい。この場合、処理回路１０の機能が記述されたプログラムをプロセッサーが実行することで、処理回路１０の機能が実現される。
【００１２】
Ｄ／Ａ変換回路ＤＡＣ１は、データＤＴ１を、データＤＴ１に対応する電圧にＤ／Ａ変換する。具体的には、Ｄ／Ａ変換回路ＤＡＣ１は、複数の階調電圧の中から、データＤＴ１に対応した階調電圧を選択する。同様に、Ｄ／Ａ変換回路ＤＡＣ２〜ＤＡＣｎは、データＤＴ２〜ＤＴｎを、データＤＴ２〜ＤＴｎに対応する電圧にＤ／Ａ変換する。Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎの各々は、例えばトランジスタースイッチで構成されたセレクターである。
【００１３】
アンプ回路ＡＭ１は、Ｄ／Ａ変換回路ＤＡＣ１から出力される電圧を増幅又はバッファリングし、その結果を電圧ＶＤ１としてデータ電圧出力端子ＴＤ１に出力する。同様に、アンプ回路ＡＭ２〜ＡＭｎは、Ｄ／Ａ変換回路ＤＡＣ２〜ＤＡＣｎから出力される電圧を増幅又はバッファリングし、その結果を電圧ＶＤ２〜ＶＤｎとしてデータ電圧出力端子ＴＤ２〜ＴＤｎに出力する。電圧ＶＤ１〜ＶＤｎは、画素駆動期間においてデータ電圧であり、画素駆動期間前のプリチャージ期間においてプリチャージ電圧である。アンプ回路ＡＭ１〜ＡＭｎの各々は、演算増幅器を含む。またアンプ回路ＡＭ１〜ＡＭｎの各々は、演算増幅器のフィードバック回路等を構成するための抵抗又はキャパシター等を含んでもよい。アンプ回路ＡＭ１〜ＡＭｎの各々は、例えばボルテージフォロア型増幅回路、又は正転増幅回路、又は反転増幅回路等である。
【００１４】
データ電圧出力端子ＴＤ１〜ＴＤｎは、表示ドライバー１００の長辺方向に沿って並ぶ。データ電圧出力端子ＴＤ１〜ＴＤｎは、集積回路装置の半導体基板に形成されたパッド、或いは、集積回路装置のパッケージに設けられた端子である。データ電圧出力端子ＴＤ１〜ＴＤｎは、回路基板上の配線又はケーブル等を介して電気光学パネルのデータ電圧入力端子に接続される。
【００１５】
図２は、表示ドライバー１００の動作を説明する図である。また図１５は、表示ドライバー１００に駆動される電気光学パネル２００の構成例である。電気光学パネル２００は、データ電圧入力端子ＴＩ１、ＴＩ２と、デマルチプレクサーＤＭＬ１、ＤＭＬ２と、データ線ＤＬ１〜ＤＬ８と、複数の画素ＰＸとを含む。図１５には、データ電圧入力端子ＴＩ１、ＴＩ２に接続される部分のみ図示しているが、データ電圧入力端子ＴＩ３以降に接続される部分についても同様の構成である。以下、データＤＴ１に関する表示ドライバー１００の動作を例にとって説明するが、データＤＴ２〜ＤＴｎについても表示ドライバー１００の動作は同様である。また、表示ドライバー１００がマルチ数４のデマルチプレクス駆動を行う場合を例にとって説明するが、マルチ数は２以上であればよい。
【００１６】
処理回路１０は、水平走査期間ＴＨＳ１のプリチャージ期間ＴＰＲ１においてプリチャージデータＰＲＤを出力する。これによりアンプ回路ＡＭ１からプリチャージ電圧が出力され、電気光学パネル２００のデータ線がプリチャージされる。次に処理回路１０は、水平走査期間ＴＨＳ１の画素駆動期間ＴＧ１において表示データＤＡａ、ＤＡｂ、ＤＡｃ、ＤＡｄを順次に出力する。これによりアンプ回路ＡＭ１から、表示データＤＡａ、ＤＡｂ、ＤＡｃ、ＤＡｄに対応するデータ電圧が、順次に出力される。同様に、処理回路１０は、水平走査期間ＴＨＳ２のプリチャージ期間ＴＰＲ２においてプリチャージデータＰＲＤを出力し、水平走査期間ＴＨＳ２の画素駆動期間ＴＧ２において表示データＤＢａ、ＤＢｂ、ＤＢｃ、ＤＢｄを順次に出力する。
【００１７】
データ電圧出力端子ＴＤ１は、電気光学パネル２００のデータ電圧入力端子ＴＩ１に接続される。データ電圧入力端子ＴＩ１は、デマルチプレクサーＤＭＬ１を介して第１〜第４のデータ線ＤＬ１〜ＤＬ４に接続される。第１〜第４のデータ線ＤＬ１〜ＤＬ４は、電気光学パネル２００において水平走査方向に連続して並ぶデータ線である。各データ線には画素ＰＸが接続されている。プリチャージ期間ＴＰＲ１において、デマルチプレクサーＤＭＬ１はデータ電圧入力端子ＴＩ１と第１〜第４のデータ線ＤＬ１〜ＤＬ４の全てとを接続する。即ち、第１〜第４のデータ線ＤＬ１〜ＤＬ４の全てがプリチャージ電圧でプリチャージされる。画素駆動期間ＴＧ１において、デマルチプレクサーＤＭＬ１は第１〜第４のデータ線ＤＬ１〜ＤＬ４を順次に選択してデータ電圧入力端子ＴＩ１に接続する。即ち、第１のデータ線ＤＬ１は、表示データＤＡａに対応するデータ電圧で駆動される。同様に、第２〜第４のデータ線ＤＬ２〜ＤＬ４は、表示データＤＡｂ、ＤＡｃ、ＤＡｄに対応するデータ電圧で駆動される。プリチャージ期間ＴＰＲ２、画素駆動期間ＴＧ２においても同様な動作である。なお、画素駆動期間における第１〜第４のデータ線ＤＬ１〜ＤＬ４の駆動順は、上記に限定されず、任意の順番であってよい。
【００１８】
本実施形態において、表示ドライバー１００はフレーム反転駆動を行う。フレーム反転駆動は、１又は複数のフレーム毎にデータ電圧の極性を反転する駆動手法である。フレームは垂直走査期間である。表示データＤＡａ〜ＤＡｄ、ＤＢａ〜ＤＢｄは、正極性駆動のフレームにおいて正極性のデータ電圧を表す表示データであり、負極性駆動のフレームにおいて負極性のデータ電圧を表すデータである。一方、プリチャージデータＰＲＤは、正極性駆動のフレーム及び負極性駆動のフレームのいずれにおいても、負極性のプリチャージ電圧を表すデータである。ここで、正極性の電圧とは、コモン電圧よりも高い電圧であり、負極性の電圧とは、コモン電圧よりも低い電圧である。なお、本実施形態のプリチャージ手法は、フレーム反転駆動だけでなくライン反転駆動等に適用してもよい。ライン反転駆動は、１又は複数の走査ライン毎にデータ電圧の極性を反転する駆動手法である。
【００１９】
なお、図２ではプリチャージが１ライン毎に行われる場合を説明したが、プリチャージが複数ライン毎に行われてもよい。
【００２０】
図３は、プリチャージ手法の比較例である。Ｄｍａｘは正極性の最大階調に対応したデータであり、Ｄｃはコモン電圧に対応したデータであり、Ｄｍｉｎは負極性の最大階調に対応したデータである。またＶｍａｘは正極性の最大階調に対応した電圧であり、Ｖｃはコモン電圧であり、Ｖｍｉｎは負極性の最大階調に対応した電圧である。
【００２１】
比較例では、データＤＴ１〜ＤＴｎとして出力されるプリチャージデータが、全て同一のデータである。このため、図３のＡ１に示すように、電圧ＶＤ１〜ＶＤｎとして出力されるプリチャージ電圧も、全て同一となっている。
【００２２】
しかし、アンプ回路ＡＭ１〜ＡＭｎがプリチャージ電圧を出力する能力が、表示ドライバー１００の長辺方向における位置に応じて異なっている。このため、Ａ２に示すように、実際にデータ線に供給されるプリチャージ電圧は、長辺方向における位置に応じて異なってしまう。具体的には、長辺方向の端部付近におけるプリチャージ電圧と比較して、長辺方向の中央部におけるプリチャージ電圧の方が高くなる。これは、長辺方向に沿った配線の寄生抵抗又は寄生容量に起因している。例えば、アンプ回路ＡＭ１〜ＡＭｎに低電位側電源を供給する電源線が、長辺方向に沿って配線されている。アンプ回路ＡＭ１〜ＡＭｎがプリチャージ電圧を出力するとき、寄生抵抗の影響によって電源線の電圧が上昇する。この電圧上昇は、長辺方向の端部よりも長辺方向の中央部の方が大きい。このため、負極性のプリチャージ電圧を出力する能力が長辺方向の中央部において低下するので、長辺方向の中央部におけるプリチャージ電圧が理想値よりも高くなってしまう。
【００２３】
以下、上記課題を解決できる本実施形態のプリチャージ手法を説明する。
【００２４】
２．第１実施形態
【００２５】
図４は、第１実施形態のプリチャージ手法を説明する図である。なお、プリチャージ電圧が低いほど、それに対応するプリチャージデータの値が小さくなる場合を例に説明するが、プリチャージ電圧が低いほど、それに対応するプリチャージデータの値が大きくなってもよい。
【００２６】
第１実施形態では、処理回路１０は、データＤＴ１〜ＤＴｐ−１及びデータＤＴｑ＋１〜ＤＴｎとしてプリチャージデータＤＰＡを出力し、データＤＴｐ〜ＤＴｑとしてプリチャージデータＤＰＢを出力する。プリチャージデータＤＰＢは、プリチャージデータＤＰＡよりも低い階調値に対応している。ｐ、ｑは２以上ｎ−１以下の整数であり、ｐ＜ｑである。表示ドライバー１００の長辺方向においてデータ電圧出力端子ＴＤｐ〜ＴＤｑが中央付近となるように、ｐ、ｑが設定される。例えば表示ドライバー１００の長辺方向における中央で対称となるようにｐ、ｑが設定される。この場合、データ電圧出力端子ＴＤ１〜ＴＤｐ−１の個数と、データ電圧出力端子ＴＤｑ＋１〜ＴＤｎの個数とが等しくなる。
【００２７】
上記のプリチャージデータが出力された結果、電圧ＶＤ１〜ＶＤｐ−１及び電圧ＶＤｑ＋１〜ＶＤｎとしてプリチャージ電圧ＶＰＡが出力され、電圧ＶＤｐ〜ＶＤｑとしてプリチャージ電圧ＶＰＢが出力される。ＶＰＢ＜ＶＰＡである。即ち、表示ドライバー１００の長辺方向において中央付近におけるプリチャージ電圧ＶＰＢは、端部付近におけるプリチャージ電圧ＶＰＡよりも低い。図４に実線で示すプリチャージ電圧は理想値である。即ち、実際にデータ線に供給されるプリチャージ電圧は、長辺方向の中央部において理想値よりも高くなってしまうため、図４に長点線で示すＶＰＤのようになる。この結果、電圧ＶＤｐ〜ＶＤｑとしてＶＰＡに近い電圧が出力されることになる。長辺方向の端部ではＶＰＡがデータ線に供給されるため、長辺方向の端部と中央部でプリチャージ電圧の差が小さくなる。
【００２８】
図５は処理回路１０の第１の詳細な構成例である。処理回路１０は、制御回路２０とデータ出力回路３０とラインラッチ４０とマルチプレクサー５１〜５３とを含む。
【００２９】
制御回路２０は、データ出力回路３０とラインラッチ４０とマルチプレクサー５１〜５３とを制御する。具体的には、制御回路２０は、ラインラッチ４０のラッチタイミングを制御する。また制御回路２０は、マルチプレクサー５１〜５３のデータ選択動作を制御する。
【００３０】
データ出力回路３０は、プリチャージデータ及び表示データを出力する。データ出力回路３０は、プリチャージデータ出力回路３１と演算回路３２と表示データ出力回路３５とを含む。プリチャージデータ出力回路３１は、プリチャージデータＤＰＡをマルチプレクサー５１、５３及び演算回路３２に出力する。演算回路３２は、プリチャージデータＤＰＡに対して演算を行うことでプリチャージデータＤＰＢを求める。具体的には、演算回路３２は、プリチャージデータＤＰＡから補正値を減算することで、プリチャージデータＤＰＢを求める。第１実施形態において補正値は定数である。なお、演算回路３２は、ＤＰＢ＝ＤＰＡ−（補正値×係数）によりプリチャージデータＤＰＢを求めてもよい。係数は任意の実数である。演算回路３２は、プリチャージデータＤＰＢをマルチプレクサー５２に出力する。表示データ出力回路３５は表示データをラインラッチ４０に出力する。
【００３１】
ラインラッチ４０は、画素駆動期間において、時分割多重化した表示データをマルチプレクサー５１〜５３に出力する。
【００３２】
プリチャージ期間において、マルチプレクサー５１、５３は、プリチャージデータＤＰＡをデータＤＴ１〜ＤＴｐ−１、ＤＴｑ＋１〜ＤＴｎとして出力し、マルチプレクサー５３は、プリチャージデータＤＰＢをデータＤＴｐ〜ＤＴｑとして出力する。画素駆動期間において、マルチプレクサー５１〜５３は、ラインラッチ４０からの表示データを、データＤＴ１〜ＤＴｎとして出力する。
【００３３】
本実施形態によれば、処理回路１０は、プリチャージ期間において、Ｄ／Ａ変換回路ＤＡＣｉに対して第１プリチャージデータを出力し、Ｄ／Ａ変換回路ＤＡＣｊに対して、第１プリチャージデータと異なる第２プリチャージデータを出力する。ｉは１以上ｎ以下の整数であり、ｊはｊ≠ｉ且つ１以上ｎ以下の整数である。具体的には、１≦ｉ≦ｐ−１又はｑ＋１≦ｉ≦ｎであり、且つｐ≦ｊ≦ｑである。第１実施形態において第１プリチャージデータはＤＰＡであり、第２プリチャージデータはＤＰＢである。
【００３４】
このようにすれば、表示ドライバー１００の長辺方向の端部におけるプリチャージ電圧の供給能力と、長辺方向の中央部におけるプリチャージ電圧の供給能力との差を、低減できる。即ち、図３の比較例で説明したように、長辺方向の中央部では、理想的なプリチャージ電圧よりも実際のプリチャージ電圧が上昇するが、本実施形態によれば長辺方向の端部と中央部とでプリチャージデータを異ならせることができる。これにより、長辺方向の端部と中央部において、実際にデータ線に供給されるプリチャージ電圧の差を小さくできる。
【００３５】
例えば、画素からの電荷リークをプリチャージにより均一化することで、画質改善を行っている。本実施形態によれば、長辺方向の端部と中央部において、実際にデータ線に供給されるプリチャージ電圧の差が小さくなるので、電荷リークをより均一化できる。これにより、画質を向上できる。
【００３６】
また本実施形態では、第１プリチャージデータに対応する第１プリチャージ電圧、及び第２プリチャージデータに対応する第２プリチャージ電圧は、コモン電圧に対して負極性となるプリチャージ電圧である。第２プリチャージ電圧は、第１プリチャージ電圧より低い。
【００３７】
このようにすれば、長辺方向の中央部における第２プリチャージ電圧を、端部における第１プリチャージ電圧よりも低くできるため、長辺方向の中央部において実際にデータ線に供給されるプリチャージ電圧を低下させることができる。これにより、長辺方向の端部と中央部において、実際にデータ線に供給されるプリチャージ電圧の差が小さくなる。
【００３８】
３．第２実施形態
【００３９】
図６は、第２実施形態のプリチャージ手法を説明する図である。
【００４０】
第２実施形態では、処理回路１０は、補正ポイント間を直線で補間したプリチャージデータをデータＤＴ１〜ＤＴｎとして出力する。補正ポイントはｐ、ｓ、ｔ、ｑである。ｓ、ｔはｐ＋１以上ｑ−１以下の整数であり、ｓ＜ｔである。具体的には、処理回路１０は、ＤＰＡとＤＰＢの間を直線補間したプリチャージデータをデータＤＴ１〜ＤＴｐ−１として出力する。また処理回路１０は、ＤＰＢとＤＰＣの間を直線補間したプリチャージデータをデータＤＴｐ〜ＤＴｓ−１として出力する。また処理回路１０は、プリチャージデータＤＰＣをデータＤＴｓ〜ＤＴｔとして出力する。また処理回路１０は、ＤＰＣとＤＰＢの間を直線補間したプリチャージデータをデータＤＴｔ＋１〜ＤＴｑとして出力する。また処理回路１０は、ＤＰＢとＤＰＡの間を直線補間したプリチャージデータをデータＤＴｑ＋１〜ＤＴｎとして出力する。
【００４１】
ｐ、ｓ、ｔ、ｑは、表示ドライバー１００の長辺方向においてデータ電圧出力端子ＴＤｓ〜ＴＤｔが中央付近となるように、設定される。例えば表示ドライバー１００の長辺方向における中央で対称となるようにｐ、ｓ、ｔ、ｑが設定される。この場合、データ電圧出力端子ＴＤ１〜ＴＤｐ−１の個数と、データ電圧出力端子ＴＤｑ＋１〜ＴＤｎの個数とが等しくなり、データ電圧出力端子ＴＤｐ〜ＴＤｓ−１の個数と、データ電圧出力端子ＴＤｔ＋１〜ＴＤｑの個数とが等しくなる。
【００４２】
上記のプリチャージデータが出力された結果、ＶＤＡとＶＤＢの間が直線補間されたプリチャージ電圧が電圧ＶＤ１〜ＶＤｐ−１として出力される。また、ＶＤＢとＶＤＣの間が直線補間されたプリチャージ電圧が電圧ＶＤｐ〜ＶＤｓ−１として出力される。また、プリチャージ電圧ＶＰＣが電圧ＶＤｓ〜ＶＤｔとして出力される。また、ＶＤＣとＶＤＢの間が直線補間されたプリチャージ電圧が電圧ＶＤｔ＋１〜ＶＤｑとして出力される。また、ＶＤＢとＶＤＡの間が直線補間されたプリチャージ電圧が電圧ＶＤｑ＋１〜ＶＤｎとして出力される。ＶＰＣ＜ＶＰＢ＜ＶＰＡである。即ち、表示ドライバー１００の長辺方向において端部から中央にいくほど、プリチャージ電圧が低くなる。図６に実線で示すプリチャージ電圧は理想値である。即ち、実際にデータ線に供給されるプリチャージ電圧は、長辺方向の中央部において理想値よりも高くなってしまうため、図６に長点線で示すＶＰＤのようになる。この結果、電圧ＶＤ１〜ＶＤｎとしてＶＰＡに近い電圧が出力されることになる。長辺方向の端部ではＶＰＡがデータ線に供給されるため、長辺方向の端部と中央部でプリチャージ電圧の差が小さくなる。
【００４３】
図７は処理回路１０の第２の詳細な構成例である。処理回路１０は、制御回路２０とデータ出力回路３０とラインラッチ４０とマルチプレクサー５０とを含む。データ出力回路３０は、プリチャージデータ出力回路３１と演算回路３２と記憶部３３と表示データ出力回路３５とを含む。なお図５で説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素について適宜に説明を省略する。
【００４４】
記憶部３３は、補正ポイントにおけるプリチャージデータＤＰＢ、ＤＰＣを記憶する。記憶部３３は、例えばＲＡＭ、ＲＯＭ、不揮発性メモリー等の半導体メモリーであってもよいし、或いはレジスターであってもよい。プリチャージデータＤＰＢ、ＤＰＣは予め記憶部３３に記憶されていてもよい。或いは、表示ドライバー１００が不図示のインターフェース回路を含み、外部の処理装置が不図示のインターフェース回路を介して記憶部３３にプリチャージデータＤＰＢ、ＤＰＣを書き込んでもよい。
【００４５】
演算回路３２は、プリチャージデータ出力回路３１からのプリチャージデータＤＰＡと、記憶部３３からのプリチャージデータＤＰＢ、ＤＰＣとに基づいてプリチャージデータＰＲＤｘを求める。ｘは１以上ｎ以下の整数である。具体的には演算回路３２は、プリチャージデータＤＰＡ〜ＤＰＣに基づいて、補正ポイント間を直線補間する補正値（ｘ）を求め、ＰＲＤｘ＝ＤＰＡ−補正値（ｘ）によりプリチャージデータＰＲＤｘを求める。補正値（ｘ）は、ＰＲＤｘに対応した補正値である。ＰＲＤｘは図６で説明したプリチャージデータとなる。なお、演算回路３２は、ＰＲＤｘ＝ＤＰＡ−（補正値（ｘ）×係数）によりプリチャージデータＰＲＤｘを求めてもよい。演算回路３２は、プリチャージデータＰＲＤｘをマルチプレクサー５０に出力する。マルチプレクサー５０は、プリチャージ期間においてプリチャージデータＰＲＤｘをデータＤＴｘとして出力する。
【００４６】
本実施形態によれば、処理回路１０は、プリチャージ期間において、Ｄ／Ａ変換回路ＤＡＣｉに対して第１プリチャージデータを出力し、Ｄ／Ａ変換回路ＤＡＣｊに対して第２プリチャージデータを出力し、Ｄ／Ａ変換回路ＤＡＣｋに対して第３プリチャージデータを出力する。ｋは１以上ｎ以下の整数である。第２プリチャージデータは第１プリチャージデータと異なり、第３プリチャージデータは第１プリチャージデータ及び第２プリチャージデータと異なる。１≦ｉ≦ｐ−１又はｑ＋１≦ｉ≦ｎであり、且つｐ≦ｊ≦ｓ−１又はｔ＋１≦ｊ≦ｑであり、且つｓ≦ｋ≦ｔである。第２実施形態において第１プリチャージデータはＤＰＡとＤＰＢの間のデータであり、第２プリチャージデータはＤＰＢとＤＰＣの間のデータであり、第３プリチャージデータはＤＰＣである。
【００４７】
このようにすれば、表示ドライバー１００の長辺方向の端部におけるプリチャージ電圧の供給能力と、長辺方向の中央部におけるプリチャージ電圧の供給能力との差を、より正確に低減できる。即ち、図３で説明したように、長辺方向における位置に応じてプリチャージデータ電圧の供給能力が徐々に変化しているが、その変化に合わせてプリチャージ電圧の供給能力を調整できるようになる。
【００４８】
４．第３実施形態
【００４９】
図８は、第３実施形態のプリチャージ手法を説明する図である。
【００５０】
第３実施形態では、処理回路１０は、１ライン前の表示データに基づいてプリチャージデータを生成し、そのプリチャージデータをデータＤＴ１〜ＤＴｎとして出力する。図２を例にとると、処理回路１０は、水平走査期間ＴＨＳ２のプリチャージ期間ＴＰＲ２におけるプリチャージデータを、１つ前の水平走査期間ＴＨＳ１の表示データＤＡａ〜ＤＡｄに基づいて、求める。このとき、表示データＤＡａ〜ＤＡｄのうち少なくとも１つに基づいてプリチャージデータが求められる。例えば、表示データＤＡａ〜ＤＡｄの最大値又は平均値、中央値などに基づいて、プリチャージデータが求められる。
【００５１】
上記のプリチャージデータが出力された結果、１ライン前のデータ電圧に基づくプリチャージ電圧が、電圧ＶＤ１〜ＶＤｎとして出力される。図８には、１ライン前のデータ電圧が、１ラインの全画素で同じである場合を図示している。この場合、表示ドライバー１００の長辺方向において端部よりも中央部の方が、プリチャージ電圧が低くなる。図８に実線で示すプリチャージ電圧は理想値である。即ち、実際にデータ線に供給されるプリチャージ電圧は、長辺方向の中央部において理想値よりも高くなってしまうため、図８に長点線で示すＶＰＤのようになる。この結果、電圧ＶＤ１〜ＶＤｎとしてＶＰＡに近い電圧が出力されることになる。長辺方向の端部ではＶＰＡがデータ線に供給されるため、長辺方向の端部と中央部でプリチャージ電圧の差が小さくなる。
【００５２】
図９は処理回路１０の第３の詳細な構成例である。処理回路１０は、制御回路２０とデータ出力回路３０とラインラッチ４０とマルチプレクサー５０とを含む。データ出力回路３０は、プリチャージデータ出力回路３１と演算回路３２と記憶部３３と表示データ出力回路３５とを含む。なお図５及び図７で説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素について適宜に説明を省略する。
【００５３】
記憶部３３は、プリチャージデータの演算に用いられる補正係数ＣＦを記憶する。補正係数ＣＦは、プリチャージ電圧に対する補正の程度を示す係数である。具体的には、長辺方向の端部における補正係数よりも、長辺方向の中央部における補正係数の方が大きい。補正係数ＣＦは予め記憶部３３に記憶されていてもよい。或いは、外部の処理装置が不図示のインターフェース回路を介して記憶部３３に補正係数ＣＦを書き込んでもよい。
【００５４】
演算回路３２は、プリチャージデータ出力回路３１からのプリチャージデータＤＰＡと、記憶部３３からの補正係数ＣＦと、表示データ出力回路３５からの表示データＨＹＤｘとに基づいて、プリチャージデータＰＲＤｘを求める。ｘは１以上ｎ以下の整数である。補正係数ＣＦが、長辺方向における位置に応じて異なる場合にはＣＦｘである。具体的には、演算回路３２は、ＰＲＤｘ＝ＤＰＡ−（ＨＹＤｘ×ＣＦ）によりプリチャージデータＰＲＤｘを求める。ＨＹＤｘ×ＣＦが補正値（ｘ）に相当する。なお図１１で後述するように、プリチャージデータの演算において、更にしきい値判断或いは係数の乗算等が加えられてもよい。演算回路３２は、プリチャージを行うラインの１ライン前の水平走査期間において、プリチャージデータを演算する。図２を例にとると、演算回路３２は、水平走査期間ＴＨＳ１において、次の水平走査期間ＴＨＳ２のプリチャージ期間ＴＰＲ２におけるプリチャージデータを求める。演算回路３２は、プリチャージデータＰＲＤｘをマルチプレクサー５０に出力する。マルチプレクサー５０は、プリチャージ期間においてプリチャージデータＰＲＤｘをデータＤＴｘとして出力する。
【００５５】
図１０、図１１にプリチャージデータの演算例を示す。ここではｎ＝２０を例にとって説明する。
【００５６】
図１０は、演算に用いる寄生抵抗のモデルである。アンプ回路ＡＭ１〜ＡＭ２０に低電位側電源ＶＳＳを供給する電源線は、表示ドライバー１００の長辺方向に沿って配線されている。ＲＰＡ１及びＲＰＡ２、ＲＰＢ１〜ＲＰＢ１９は、電源線の寄生抵抗である。ここでは、一例としてＲＰＡ１＝ＲＰＡ２＝７Ω、ＲＰＢ１＝ＲＰＢ２＝・・・＝ＲＰＢ１９＝１Ωとする。
【００５７】
図１１は、図１０のモデルを用いた場合の演算例である。１ライン前の表示データは、全画素共通で「５」であるとする。オフセットは任意の固定値である。オフセットは、画素が正極性駆動される正極性駆動期間と、画素が負極性駆動される負極性駆動期間とで、異なっていてもよい。補正係数は、両端の低電位側電源ＶＳＳから各アンプ回路までの電源線の合成抵抗である。例えばアンプ回路ＡＭ１において、（７Ω×２６Ω）／（７Ω＋２６Ω）＝５．５Ωである。誤差推定値は、（１ライン前の表示データ＋オフセット）×補正係数である。誤差推定値のしきい値を例えば６０とする。誤差推定値がしきい値より小さいとき、能力補正値は０である。誤差推定値がしきい値以上であるとき、能力補正値は、誤差推定値−しきい値である。演算回路３２は、ＤＰＡ−（能力補正値×係数）によりプリチャージデータを求める。ここでの係数は、ｘに依らない任意の実数である。
【００５８】
本実施形態によれば、処理回路１０は、プリチャージ期間を含む水平走査期間に駆動されるラインの１ライン前の表示データに基づいて、そのプリチャージ期間のプリチャージデータを生成する。
【００５９】
プリチャージ期間において、アンプ回路ＡＭ１〜ＡＭｎは、１ライン前にデータ線に書き込まれたデータ電圧からプリチャージ電圧までデータ線を駆動する必要がある。このため、プリチャージ電圧の供給能力は、１ライン前にデータ線に書き込まれたデータ電圧に依存している。本実施形態によれば、１ライン前の表示データに基づいてプリチャージデータが生成されるので、１ライン前にデータ線に書き込まれたデータ電圧に応じてプリチャージ電圧の供給能力を調整できる。
【００６０】
また本実施形態では、記憶部３３が補正係数を記憶する。演算回路３２は、補正係数と、１ライン前の表示データとに基づいて、プリチャージデータを演算する。
【００６１】
このようにすれば、１ライン前の表示データに基づいてプリチャージデータを生成できる。また、補正係数を用いることで、１ライン前の表示データから補正値を求め、その補正値によりプリチャージデータを補正できるようになる。例えば、表示ドライバー１００の長辺方向における位置に応じて補正係数を変化させることで、表示ドライバー１００の長辺方向における位置に応じてプリチャージデータを補正できる。
【００６２】
また本実施形態では、演算回路３２は、プリチャージ期間を含む水平走査期間の１つ前の水平走査期間において、そのプリチャージ期間のプリチャージデータを演算する。
【００６３】
即ち、演算回路３２は、水平走査期間において出力される表示データに基づいて、その次の水平走査期間のプリチャージ期間で用いられるプリチャージデータを演算しておく。このようにすれば、１ライン前の表示データを保存しておく必要がなくなるので、回路規模を節約できる。
【００６４】
５．第４実施形態
【００６５】
図１２は、第４実施形態のプリチャージ手法を説明する図である。第４実施形態では、処理回路１０は、正極性駆動期間のプリチャージ期間において第１実施形態と同様のプリチャージデータをデータＤＴ１〜ＤＴｎとして出力し、負極性駆動期間のプリチャージ期間において共通プリチャージデータをデータＤＴ１〜ＤＴｎとして出力する。正極性駆動期間は、画素が正極性のデータ電圧で駆動される水平走査期間のことである。負極性駆動期間は、画素が負極性のデータ電圧で駆動される水平走査期間のことである。共通プリチャージデータは、例えば正極性駆動期間における端部のプリチャージデータＤＰＡである。なお、共通プリチャージデータは、これに限定されず、任意の負極性データであってよい。
【００６６】
なお、処理回路１０は、正極性駆動期間のプリチャージ期間において、第２実施形態又は第３実施形態と同様のプリチャージデータをデータＤＴ１〜ＤＴｎとして出力し、負極性駆動期間のプリチャージ期間において共通プリチャージデータをデータＤＴ１〜ＤＴｎとして出力してもよい。
【００６７】
本実施形態によれば、処理回路１０は、正極性駆動期間のプリチャージ期間において、第１プリチャージデータをＤ／Ａ変換回路ＤＡＣｉへ出力すると共に、第２プリチャージデータをＤ／Ａ変換回路ＤＡＣｊへ出力する。処理回路１０は、負極性駆動期間のプリチャージ期間において、共通プリチャージデータをＤ／Ａ変換回路ＤＡＣｉ及びＤ／Ａ変換回路ＤＡＣｊへ出力する。１≦ｉ≦ｐ−１又はｑ＋１≦ｉ≦ｎであり、且つｐ≦ｊ≦ｑである。図１２では、第１プリチャージデータはＤＰＡであり、第２プリチャージデータはＤＰＢである。
【００６８】
第３実施形態で説明したように、プリチャージ電圧の供給能力は、１ライン前にデータ線に書き込まれたデータ電圧に依存している。このため正極性駆動期間と負極性駆動期間ではプリチャージ電圧の供給能力が異なる。本実施形態によれば、正極性駆動期間と負極性駆動期間で異なるプリチャージデータが出力されるので、正極性駆動期間であるか負極性駆動期間であるかに応じて、プリチャージ電圧の供給能力を調整できる。
【００６９】
例えばフレーム反転駆動の場合、正極性駆動フレームでは全ての水平走査期間が正極性駆動期間なので、１ライン前にデータ線に書き込まれたデータ電圧も正極性である。この場合、アンプ回路は、正極性のデータ電圧から負極性のプリチャージ電圧まで駆動する必要がある。このため、長辺方向の中央部においてプリチャージ電圧を低くすることで、プリチャージ電圧の供給能力を調整する。一方、負極性駆動フレームでは、１ライン前にデータ線に書き込まれたデータ電圧は負極性である。アンプ回路は、負極性のデータ電圧から負極性のプリチャージ電圧まで駆動すればよく、駆動負荷は小さい。このため、長辺方向の端部と中央部でプリチャージ電圧を共通にする。これにより、プリチャージ電圧の過補正を防ぐことができる。
【００７０】
６．電気光学装置、電子機器
【００７１】
図１３は、表示ドライバー１００を含む電気光学装置３５０の構成例である。電気光学装置３５０は、表示ドライバー１００、電気光学パネル２００を含む。
【００７２】
電気光学パネル２００は、例えばアクティブマトリックス型の液晶表示パネルである。例えば表示ドライバー１００はフレキシブル基板に実装され、そのフレキシブル基板が電気光学パネル２００に接続され、フレキシブル基板に形成された配線によって表示ドライバー１００の画像信号出力端子と電気光学パネル２００の画像信号入力端子とが接続される。或いは、表示ドライバー１００はリジッド基板に実装され、リジッド基板と電気光学パネル２００とがフレキシブル基板により接続され、リジッド基板及びフレキシブル基板に形成された配線によって表示ドライバー１００のデータ電圧出力端子と電気光学パネル２００のデータ電圧入力端子とが接続されてもよい。
【００７３】
図１４は、表示ドライバー１００を含む電子機器３００の構成例である。電子機器３００は、処理装置３１０、表示コントローラー３２０、表示ドライバー１００、電気光学パネル２００、記憶部３３０、通信部３４０、操作部３６０を含む。記憶部３３０は記憶装置又はメモリーとも呼ぶ。通信部３４０は通信回路又は通信装置とも呼ぶ。操作部３６０は操作装置とも呼ぶ。電子機器３００の具体例としては、例えばプロジェクターやヘッドマウントディスプレイ、携帯情報端末、車載装置、携帯型ゲーム端末、情報処理装置等の、表示装置を搭載する種々の電子機器を想定できる。車載装置は、例えばメーターパネル、カーナビゲーションシステム等である。
【００７４】
操作部３６０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば、ボタンやマウスやキーボード、電気光学パネル２００に装着されたタッチパネル等である。通信部３４０は、画像データや制御データの入出力を行うデータインターフェースである。通信部３４０は、例えば無線ＬＡＮや近距離無線通信等の無線通信インターフェース、或いは有線ＬＡＮやＵＳＢ等の有線通信インターフェースである。記憶部３３０は、例えば通信部３４０から入力されたデータを記憶したり、或いは、処理装置３１０のワーキングメモリーとして機能したりする。記憶部３３０は、例えばＲＡＭやＲＯＭ等のメモリー、或いはＨＤＤ等の磁気記憶装置、或いはＣＤドライブ、ＤＶＤドライブ等の光学記憶装置等である。表示コントローラー３２０は、通信部３４０から入力された或いは記憶部３３０に記憶された画像データを処理して表示ドライバー１００に転送する。表示ドライバー１００は、表示コントローラー３２０から転送された画像データに基づいて電気光学パネル２００に画像を表示させる。処理装置３１０は、電子機器３００の制御処理や、種々の信号処理等を行う。処理装置３１０は、例えばＣＰＵやＭＰＵ等のプロセッサー、或いはＡＳＩＣ等である。
【００７５】
例えば電子機器３００がプロジェクターである場合、電子機器３００は更に光源と光学系とを含む。光学系は、例えばレンズ、プリズム、ミラー等である。電気光学パネル２００が透過型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００を透過した光をスクリーンに投影させる。電気光学パネル２００が反射型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００から反射された光をスクリーンに投影させる。
【００７６】
以上の実施形態によれば、表示ドライバーは、処理回路と、第１〜第ｎのＤ／Ａ変換回路と、第１〜第ｎのデータ電圧出力端子（ｎは３以上の整数）と、第１〜第ｎのアンプ回路と、を含む。処理回路は、表示データを出力する。第１〜第ｎのＤ／Ａ変換回路は、処理回路から出力される表示データをＤ／Ａ変換し、Ｄ／Ａ変換結果を出力する。第１〜第ｎのアンプ回路は、第１〜第ｎのＤ／Ａ変換回路から出力されるＤ／Ａ変換結果に基づいて、第１〜第ｎのデータ電圧を第１〜第ｎのデータ電圧出力端子に出力する。プリチャージ期間において、処理回路は、プリチャージデータを出力し、第１〜第ｎのＤ／Ａ変換回路は、プリチャージデータをＤ／Ａ変換し、第１〜第ｎのアンプ回路は、第１〜第ｎのＤ／Ａ変換回路の出力電圧に基づいてプリチャージ電圧を出力する。このとき、処理回路は、プリチャージ期間において、第ｉのＤ／Ａ変換回路（ｉは１以上ｎ以下の整数）に対するプリチャージデータとして第１プリチャージデータを出力し、第ｊのＤ／Ａ変換回路（ｊはｊ≠ｉ且つ１以上ｎ以下の整数）に対するプリチャージデータとして、第１プリチャージデータと異なる第２プリチャージデータを出力する。
【００７７】
このようにすれば、表示ドライバーの長辺方向の端部におけるプリチャージ電圧の供給能力と、長辺方向の中央部におけるプリチャージ電圧の供給能力との差を、低減できる。即ち、表示ドライバーの長辺方向の端部と中央部において、実際にデータ線に供給されるプリチャージ電圧の差を小さくできる。
【００７８】
また本実施形態では、第１〜第ｎのデータ電圧出力端子は、表示ドライバーの長辺方向に沿って並んでもよい。ｐ、ｑを２以上ｎ−１以下の整数とした場合に、１≦ｉ≦ｐ−１又はｑ＋１≦ｉ≦ｎであり、且つｐ≦ｊ≦ｑであってもよい。
【００７９】
このようにすれば、表示ドライバーの長辺方向において、第ｊのデータ電圧出力端子は第ｉのデータ電圧出力端子よりも中央寄りに位置することになる。このとき、処理回路が、第ｉのＤ／Ａ変換回路に第１プリチャージデータを出力し、第ｊのＤ／Ａ変換回路に第２プリチャージデータを出力することで、表示ドライバーの長辺方向の端部におけるプリチャージ電圧の供給能力と、長辺方向の中央部におけるプリチャージ電圧の供給能力との差を、低減できる。
【００８０】
また本実施形態では、第１プリチャージデータに対応する第１プリチャージ電圧、及び第２プリチャージデータに対応する第２プリチャージ電圧は、コモン電圧に対して負極性となるプリチャージ電圧であってもよい。第２プリチャージ電圧は、第１プリチャージ電圧より低くてもよい。
【００８１】
このようにすれば、長辺方向の中央部における第２プリチャージ電圧を、端部における第１プリチャージ電圧よりも低くできるため、長辺方向の中央部において実際にデータ線に供給されるプリチャージ電圧を低下させることができる。これにより、長辺方向の端部と中央部において、実際にデータ線に供給されるプリチャージ電圧の差が小さくなる。
【００８２】
また本実施形態では、処理回路は、プリチャージ期間において、第ｋのＤ／Ａ変換回路（ｋは１以上ｎ以下の整数）に対するプリチャージデータとして、第１プリチャージデータ及び第２プリチャージデータと異なる第３プリチャージデータを出力してもよい。ｓ、ｔをｐ＋１以上ｑ−１以下の整数とした場合に、ｐ≦ｊ≦ｓ−１又はｔ＋１≦ｊ≦ｑであり、且つｓ≦ｋ≦ｔであってもよい。
【００８３】
このようにすれば、表示ドライバーの長辺方向の端部におけるプリチャージ電圧の供給能力と、長辺方向の端部と中央部との間におけるプリチャージ電圧の供給能力と、長辺方向の中央部におけるプリチャージ電圧の供給能力との差を、低減できる。即ち、長辺方向における位置に応じてプリチャージデータ電圧の供給能力が徐々に変化しているが、その変化に合わせてプリチャージ電圧の供給能力を調整できる。
【００８４】
また本実施形態では、処理回路は、正極性駆動期間のプリチャージ期間において、第１プリチャージデータを第ｉのＤ／Ａ変換回路へ出力すると共に、第２プリチャージデータを第ｊのＤ／Ａ変換回路へ出力してもよい。処理回路は、負極性駆動期間のプリチャージ期間において、プリチャージデータとして共通プリチャージデータを第ｉのＤ／Ａ変換回路及び第ｊのＤ／Ａ変換回路へ出力してもよい。
【００８５】
プリチャージ電圧の供給能力は、１ライン前にデータ線に書き込まれたデータ電圧に依存している。このため正極性駆動期間と負極性駆動期間ではプリチャージ電圧の供給能力が異なる。本実施形態によれば、正極性駆動期間と負極性駆動期間で異なるプリチャージデータが出力されるので、正極性駆動期間であるか負極性駆動期間であるかに応じて、プリチャージ電圧の供給能力を調整できる。
【００８６】
また本実施形態では、処理回路は、プリチャージ期間を含む水平走査期間に駆動されるラインの１ライン前の表示データに基づいて、プリチャージ期間のプリチャージデータを生成してもよい。
【００８７】
このようにすれば、１ライン前の表示データに基づいてプリチャージデータが生成されるので、１ライン前にデータ線に書き込まれたデータ電圧に応じてプリチャージ電圧の供給能力を調整できる。
【００８８】
また本実施形態では、表示ドライバーは、補正係数を記憶する記憶部を含んでもよい。処理回路は演算回路を有し、演算回路は、補正係数と、１ライン前の表示データとに基づいて、プリチャージデータを演算してもよい。
【００８９】
このようにすれば、１ライン前の表示データに基づいてプリチャージデータを生成できる。また、補正係数を用いることで、１ライン前の表示データから補正値を求め、その補正値によりプリチャージデータを補正できるようになる。
【００９０】
また本実施形態では、演算回路は、プリチャージ期間を含む水平走査期間の１つ前の水平走査期間において、プリチャージ期間のプリチャージデータを演算してもよい。
【００９１】
このようにすれば、演算回路は、水平走査期間において出力される表示データに基づいて、その次の水平走査期間のプリチャージ期間で用いられるプリチャージデータを演算できる。これにより、１ライン前の表示データを保存しておく必要がなくなるので、回路規模を節約できる。
【００９２】
また本実施形態では、電気光学装置は、電気光学パネルと、上記に記載された表示ドライバーとを含む。表示ドライバーは、電気光学パネルを駆動する。
【００９３】
また本実施形態では、電子機器は、上記に記載された表示ドライバーを含む。
【００９４】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また処理回路、表示ドライバー、電気光学パネル、電気光学装置及び電子機器等の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９５】
１０…処理回路、２０…制御回路、３０…データ出力回路、３１…プリチャージデータ出力回路、３２…演算回路、３３…記憶部、３５…表示データ出力回路、４０…ラインラッチ、５０〜５３…マルチプレクサー、１００…表示ドライバー、２００…電気光学パネル、３００…電子機器、３１０…処理装置、３２０…表示コントローラー、３３０…記憶部、３４０…通信部、３５０…電気光学装置、３６０…操作部、ＡＭ１〜ＡＭｎ…アンプ回路、ＤＡＣ１〜ＤＡＣｎ…Ｄ／Ａ変換回路、ＤＡａ〜ＤＡｄ，ＤＢａ〜ＤＢｄ…表示データ、ＤＰＡ〜ＤＰＣ…プリチャージデータ、ＤＴ１〜ＤＴｎ…データ、ＰＲＤ…プリチャージデータ、ＴＤ１〜ＴＤｎ…データ電圧出力端子、ＴＧ１，ＴＧ２…画素駆動期間、ＴＨＳ１，ＴＨＳ２…水平走査期間、ＴＰＲ１，ＴＰＲ２…プリチャージ期間、ＶＤ１〜ＶＤｎ…電圧、ＶＰＡ〜ＶＰＣ…プリチャージ電圧
【図１】
2020086047.tif 000003
【図２】
2020086047.tif 000004
【図３】
2020086047.tif 000005
【図４】
2020086047.tif 000006
【図５】
2020086047.tif 000007
【図６】
2020086047.tif 000008
【図７】
2020086047.tif 000009
【図８】
2020086047.tif 000010
【図９】
2020086047.tif 000011
【図１０】
2020086047.tif 000012
【図１１】
2020086047.tif 000013
【図１２】
2020086047.tif 000014
【図１３】
2020086047.tif 000015
【図１４】
2020086047.tif 000016
【図１５】
2020086047.tif 000017