(57)【要約】【課題】発光素子を駆動する駆動用トランジスタの閾値のシフトがノーマリオフの場合にもノーマリオンの場合にも補償を行う技術を提供する。【解決手段】アクティブ型表示装置は、発光素子ＯＬＥＤを駆動する駆動用トランジスタＤｒ−Ｔｒと、駆動用トランジスタＤｒ−Ｔｒのゲート電極とＧＮＤの間に接続された保持容量Ｃｓと、駆動用トランジスＤｒ−Ｔｒのソース・ドレイン電極および保持容量Ｃｓを通る経路に設けられたインダクタＬと、を備える。駆動用トランジスＤｒ−Ｔｒのソース・ドレイン電極、インダクタＬ、および保持容量Ｃｓを通る経路が抵抗成分を有する共振回路を構成する。この共振回路に流れる共振による電流により駆動用トランジスタＤｒ−Ｔｒのゲート電極と保持容量Ｃｓの接続部分の電位を変化させ書込容量Ｃｗに駆動用トランジスタＤｒ−Ｔｒの閾値電圧を記憶する。【選択図】図１
2010181526.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を有するアクティブ型表示装置において、
前記発光素子を駆動する駆動用トランジスタと、
前記駆動用トランジスタのゲート電極と一定の電圧を供給する部分の間に接続された第１の容量と、
選択用トランジスタのドレイン電極と前記駆動用トランジスタのゲート電極の間に接続され、書き込み時に信号を前記駆動用トランジスタのゲート電極に与える第２の容量と、
前記駆動用トランジスのソース・ドレイン電極および前記第１の容量を通る経路に設けられたインダクタと、
を備え、
前記駆動用トランジスのソース・ドレイン電極、前記インダクタ、および前記第１の容量を通る経路が抵抗成分を有する共振回路を構成し、
前記共振回路に流れる共振による電流により前記駆動用トランジスタのゲート電極と前記第１の容量の接続部分の電位を変化させ前記第２の容量に前記駆動用トランジスタの閾値電圧を記憶することを特徴とするアクティブ型表示装置。
【請求項２】
請求項１に記載のアクティブ型表示装置において、
前記共振回路は、
ダイオードと、
前記駆動用トランジスタのソース・ドレイン電極を通った電流が前記ダイオードと前記インダクタと前記第１の容量を通るように制御する第１の制御用トランジスタと、
を含み、
前記第１の制御用トランジスタの制御により、前記共振回路に共振による電流を流し、前記駆動用トランジスタのゲート電極と前記第１の容量の接続部分の電位を変化させ、前記ダイオードにより、前記接続部分の電位を前記駆動用トランジスタの閾値電圧に保持し、前記閾値電圧を前記第２の容量に記憶することを特徴とするアクティブ型表示装置。
【請求項３】
請求項２に記載のアクティブ型表示装置において、
前記駆動用トランジスタはＰ型の駆動用トランジスタであり、
前記第１の制御用トランジスタにより前記共振回路に電流を流す前に、第２の制御用トランジスタにより前記Ｐ型の駆動用トランジスタのソース電極の電位よりも前記Ｐ型の駆動用トランジスタのゲート電極の電位の方が低くなるように制御することを特徴とするアクティブ型表示装置。
【請求項４】
請求項２に記載のアクティブ型表示装置において、
前記駆動用トランジスタはＮ型の駆動用トランジスタであり、
前記第１の制御用トランジスタにより前記共振回路に電流を流す前に、第２の制御用トランジスタにより前記Ｎ型の駆動用トランジスタのソース電極の電位よりも前記Ｎ型の駆動用トランジスタのゲート電極の電位の方が高くなるように制御することを特徴とするアクティブ型表示装置。
【請求項５】
請求項３または４に記載のアクティブ型表示装置において、
前記駆動用トランジスタが前記表示素子を駆動する回路中に設けられた第３の制御用トランジスタを備え、
前記第３の制御用トランジスタは前記第１の制御用トランジスタが前記共振回路に電流を流す時にオフになっていることを特徴とするアクティブ型表示装置。
【請求項６】
請求項５に記載のアクティブ型表示装置において、
前記発光素子、前記駆動用トランジスタ、前記選択用トランジスタ、前記第１の容量、前記第２の容量、前記インダクタ、前記ダイオード、前記第１の制御用トランジスタ、前記第２の制御用トランジスタ、および前記第３の制御用トランジスタが、画面を構成する単位であるサブピクセル内に配置されていることを特徴とするアクティブ型表示装置。
【請求項７】
請求項２ないし６のうちのいずれか１項に記載のアクティブ型表示装置において、
前記発光素子は発光型ダイオードであり、前記ダイオードは前記発光型ダイオードであることを特徴とするアクティブ型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ素子（ＯＬＥＤ）などの発光素子を有するアクティブ型表示装置に関し、特に駆動用トランジスタの閾値のばらつきに起因する画質劣化を低減する技術に関する。
【背景技術】
【０００２】
ＯＬＥＤで高輝度、高コントラストな表示を行うためには、薄膜トランジスタ（ＴＦＴ）によりアクティブ駆動を行うことが必要である。ＯＬＥＤは電流値に応じて発光強度が変化する発光素子であり、マトリクス状に配置したピクセル毎のＯＬＥＤにＴＦＴを用いて電流を流して発光させることにより画像を表示する装置を構成することができる。ＯＬＥＤを用いた表示装置の基本構成としては、図１３の様に１つのピクセルの中に駆動用トランジスタＤｒ−Ｔｒとピクセル選択用トランジスタ（以降、選択用トランジスタ）Ｓｗ−Ｔｒの２つのトランジスタ（ＴＦＴ）を有する。選択用トランジスタは発光させるピクセルを選択するためのスイッチの役割を担うトランジスタであり、駆動用トランジスタはピクセルを発光させるためにＯＬＥＤに電流を流す役割を担うトランジスタである。また、保持容量Ｃｓが駆動用トランジスタのゲート電極と電源ライン（Ｖｄｄ）に接続されているが、これは、選択用トランジスタがＯＮとなった際にデータラインに印加された電圧を取り込み（書込）、次に選択用トランジスタがＯＮとなるまでの１フィールドの間、その電位を駆動用トランジスタのゲート電位に印加し続けるための容量である。この保持容量を備えることにより、各ピクセルでは書込後もほぼ一定の電流をＯＬＥＤに流し続けることができ、ディスプレイの輝度を向上させることができる。このような目的であるため、保持容量の一端は必ずしもＶｄｄラインに接続する必要はなく、ＧＮＤなど一定の電圧に固定されている箇所に接続されていれば良い。図１４に従来の駆動波形を示す。走査ラインへは順次走査パルスが印加され、選択用トランジスタをＯＮとする。このタイミングでデータラインに印加された電圧が保持容量Ｃｓに書込まれ、次にそのラインに走査パルスが印加されるまで駆動用トランジスタのゲート電圧にほぼ一定の電圧を印加して、ＯＬＥＤに一定の電流を流す。
【０００３】
一般にピクセル内のＴＦＴは、移動度や閾値などの特性ばらつきが存在するため、表示装置内のピクセルでは輝度にばらつきを生じて、表示画像の画質劣化につながる。
【０００４】
この課題を改善するため、種々のばらつき補正回路が提案されている。たとえば、図１５のように駆動用トランジスタの閾値電圧をピクセル内のコンデンサに記憶させ、その電圧によりデータ電圧を補正する電圧プログラム型駆動回路（非特許文献１）や、図１６のように発光に必要な電流を予め駆動用トランジスタに流し、その際のゲート電圧をピクセル内のコンデンサに記憶させる電流プログラム型駆動回路（非特許文献２）がよく知られている。この電圧プログラム型駆動回路や電流プログラム型駆動回路では、共に１つのサブピクセル内に４つのトランジスタが必要となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特公昭６０−２９２３７号公報
【特許文献２】特開平９−５７９６号公報
【非特許文献】
【０００６】
【非特許文献１】Ｒ．Ｍ．Ａ．Ｄａｗｓｏｎ，  ｅｔ  ａｌ．，  “Ｄｅｓｉｇｎ  ｏｆ  ａｎ  Ｉｍｐｒｏｖｅｄ  Ｐｉｘｅｌ  ｆｏｒ  ａ  Ｐｏｌｙｓｉｌｉｃｏｎ  Ａｃｔｉｖｅ−Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  ＬＥＤ  Ｄｉｓｐｌａｙ”，  ＳＩＤ’９８  Ｄｉｇｅｓｔ，  ４．２，  ｐｐ．１１−１４（１９９８）
【非特許文献２】Ｒ．Ｍ．Ａ．Ｄａｗｓｏｎ，  ｅｔ  ａｌ．，  “Ｔｈｅ  Ｉｍｐａｃｔ  ｏｆ  ｔｈｅ  Ｔｒａｎｓｉｅｎｔ  Ｒｅｓｐｏｎｓｅ  ｏｆ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ  ｏｎ  ｔｈｅ  Ｄｅｓｉｇｎ  ｏｆ  Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＯＬＥＤ  Ｄｉｓｐｌａｙｓ，”  ＩＥＤＭ９８，  ３２．６，  ｐｐ．８７５−８７８（１９９８）
【非特許文献３】産総研ニュース１９９９、Ｖｏｌ．４、Ｎｏ．６、「超小型磁性素子の開発に関する研究」、［ｏｎｌｉｎｅ］、［平成２０年１２月９日検索］、インターネット＜ｈｔｔｐ：／／ｗｗｗ．ｋａｎａｇａｗａ−ｉｒｉ．ｇｏ．ｊｐ／ｋｉｔｒｉ／ｋｏｕｈｏｕ／ｓｓｋｎｅｗｓ／ｈｔｍｌ／４６ｂ１．ｈｔｍｌ”＞
【発明の概要】
【発明が解決しようとする課題】
【０００７】
駆動用トランジスタのばらつきとしては、移動度のばらつきと閾値のばらつきが存在する。移動度のばらつきは各画素の明るさの違いとなって現れるが、閾値のばらつきは本来発光するべき画素が全く発光しなかったり、あるいは発光すべきでない画素が発光してしまう現象となって現れるため、閾値のばらつきが深刻な問題となる。
【０００８】
非特許文献２の手法では、発光に必要な電流を駆動用トランジスタにあらかじめ流し、その際の駆動用トランジスタのゲート電圧をピクセル内のコンデンサに記憶させるものであるから、そのピクセル内の駆動用トランジスタの移動度のばらつきおよび閾値のばらつきの両方を補正することが可能である。しかし、発光に必要な電流は微小であるため、データ電極の有する浮遊容量Ｃｆを充電して画素内の発光素子に所望の電流を流すまでには一定の時間を有することとなる。表示装置の画面が小さい場合には正常に動作することが期待できるが、表示画面が大きくなり、また走査ライン数が多くなってくると、データ電極の有する浮遊容量が大きくなるだけでなく、ラインに割り当てられるデータの書き込み時間が短くなるため、その割り当てられた書き込み時間内においてピクセル内のコンデンサに所望の電圧を記憶できなくなってしまう。
【０００９】
非特許文献１の手法では駆動用トランジスタの閾値電圧をピクセル内のコンデンサに記憶させるものであるが、その動作原理を考えると、閾値の変動がノーマリオフの状態で変動する場合には閾値の変動を補償することが可能であるが、閾値の変動がノーマリオンの状態に変動した場合には閾値の変動を補償することができない。たとえば図１５の駆動用トランジスタの特性が図１７に示すように、ノーマリオフの状態で閾値がマイナス方向にシフトしている場合を考える。なお、同図ではトランジスタはすべてＰ型として説明を行う。図１７の下段には、駆動用トランジスタＤｒ−Ｔｒのゲート（図１５のＡ点）の信号波形を示している。信号ＡＺＢがＨｉｇｈとなった後信号ＡＺがＨｉｇｈとなるまでの期間ａにおいて、駆動用トランジスタＤｒ−Ｔｒおよび制御用トランジスタＡＺ−Ｔｒを通してＡ点に電流が流れ込み、Ａ点の電位は徐々に上昇していく。駆動用トランジスタＤｒ−Ｔｒのゲート電圧が閾値電圧に達すると駆動用トランジスタＤｒ−Ｔｒに電流が流れなくなり、Ａ点の電位上昇は停止する。このときのＡ点の電位が駆動用トランジスタＤｒ−Ｔｒの閾値電圧となっている。この後期間ｂにおいてデータ電圧が書き込まれるが、駆動用トランジスタＤｒ−Ｔｒのゲート電圧には駆動用トランジスタＤｒ−Ｔｒの閾値電圧の電位にデータ電圧が重畳された電圧として設定され、閾値電圧を基準とした電圧が駆動用トランジスタＤｒ−Ｔｒのゲート電圧に印加されることとなる。
【００１０】
一方、図１５の駆動用トランジスタの特性が図１８に示すように、ノーマリオンの状態で閾値がプラス方向にシフトしている場合を考える。なお、同図ではトランジスタはすべてＰ型として説明を行う。図１８の下段には、駆動用トランジスタＤｒ−Ｔｒのゲート（図１５のＡ点）の信号波形を示している。信号ＡＺＢがＨｉｇｈとなった後信号ＡＺがＨｉｇｈとなるまでの期間ａにおいて、駆動用トランジスタＤｒ−Ｔｒおよび制御用トランジスタＡＺ−Ｔｒを通してＡ点に電流が流れ込み、Ａ点の電位は徐々に上昇していく。駆動用トランジスタＤｒ−Ｔｒのソース−ゲート間電圧が０Ｖに達すると駆動用トランジスタＤｒ−Ｔｒのソース−ドレイン間の電圧も０Ｖとなり、駆動用トランジスタＤｒ−Ｔｒのゲート電圧が閾値電圧に達していないにもかかわらず駆動用トランジスタＤｒ−Ｔｒに電流が流れなくなり、Ａ点の電位上昇は停止する。この後期間ｂにおいてデータ電圧が書き込まれるが、駆動用トランジスタＤｒ−Ｔｒのゲート電圧には０Ｖを基準としたデータ電圧が書き込まれることとなり、駆動用トランジスタＤｒ−Ｔｒの閾値電圧を反映した電位とはなっていないこととなる。
【００１１】
本発明では、発光輝度のばらつきとして最も影響の大きい駆動用トランジスタＤｒ−Ｔｒの閾値電圧に関して、閾値のシフトがノーマリオフの場合にもノーマリオンの場合にも補償を行う技術を提供することにより、表示装置の画質劣化を低減することを目的としたものである。
【課題を解決するための手段】
【００１２】
本明細書において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
第１の発明は、発光素子を有するアクティブ型表示装置において、前記発光素子を駆動する駆動用トランジスタと、前記駆動用トランジスタのゲート電極と一定の電圧を供給する部分の間に接続された第１の容量と、選択用トランジスタのドレイン電極と前記駆動用トランジスタのゲート電極の間に接続され、書き込み時に信号を前記駆動用トランジスタのゲート電極に与える第２の容量と、前記駆動用トランジスのソース・ドレイン電極および前記第１の容量を通る経路に設けられたインダクタと、を備え、前記駆動用トランジスのソース・ドレイン電極、前記インダクタ、および前記第１の容量を通る経路が抵抗成分を有する共振回路を構成し、前記共振回路に流れる共振による電流により前記駆動用トランジスタのゲート電極と前記第１の容量の接続部分の電位を変化させ前記第２の容量に前記駆動用トランジスタの閾値電圧を記憶することを特徴とする。
【００１４】
第２の発明は、第１の発明において、前記共振回路は、ダイオードと、前記駆動用トランジスタのソース・ドレイン電極を通った電流が前記ダイオードと前記インダクタと前記第１の容量を通るように制御する第１の制御用トランジスタと、を含み、前記第１の制御用トランジスタの制御により、前記共振回路に共振による電流を流し、前記駆動用トランジスタのゲート電極と前記第１の容量の接続部分の電位を変化させ、前記ダイオードにより、前記接続部分の電位を前記駆動用トランジスタの閾値電圧に保持し、前記閾値電圧を前記第２の容量に記憶することを特徴とする。
【００１５】
第３の発明は、第２の発明において、前記駆動用トランジスタはＰ型の駆動用トランジスタであり、前記第１の制御用トランジスタにより前記共振回路に電流を流す前に、第２の制御用トランジスタにより前記Ｐ型の駆動用トランジスタのソース電極の電位よりも前記Ｐ型の駆動用トランジスタのゲート電極の電位の方が低くなるように制御することを特徴とする。
【００１６】
第４の発明は、第２の発明において、前記駆動用トランジスタはＮ型の駆動用トランジスタであり、前記第１の制御用トランジスタにより前記共振回路に電流を流す前に、第２の制御用トランジスタにより前記Ｎ型の駆動用トランジスタのソース電極の電位よりも前記Ｎ型の駆動用トランジスタのゲート電極の電位の方が高くなるように制御することを特徴とする。
【００１７】
第５の発明は、第３または第４の発明において、前記駆動用トランジスタが前記表示素子を駆動する回路中に設けられた第３の制御用トランジスタを備え、前記第３の制御用トランジスタは前記第１の制御用トランジスタが前記共振回路に電流を流す時にオフになっていることを特徴とする。
【００１８】
第６の発明は、第５の発明において、前記発光素子、前記駆動用トランジスタ、前記選択用トランジスタ、前記第１の容量、前記第２の容量、前記インダクタ、前記ダイオード、前記第１の制御用トランジスタ、前記第２の制御用トランジスタ、および前記第３の制御用トランジスタが、画面を構成する単位であるサブピクセル内に配置されていることを特徴とする。
【００１９】
第７の発明は、第２〜第６の発明において、前記発光素子は発光型ダイオードであり、前記ダイオードは前記発光型ダイオードであることを特徴とする。
【発明の効果】
【００２０】
本発明により、駆動用トランジスタの閾値電圧に関して、閾値のシフトがノーマリオフの場合にもノーマリオンの場合にも補償を行うことができ、表示装置の画質劣化を低減することができる。発光素子を有するアクティブ型表示装置に対して本発明を用いることにより、駆動用トランジスタの閾値シフトに起因する表示装置の画質劣化を大幅に改善することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】第１の実施例における１サブピクセルの回路構成例
【図２】第１の実施例におけるマトリクス型ディスプレイの回路構成例
【図３】第１の実施例における駆動波形の例
【図４】第２の実施例における１サブピクセルの回路構成例
【図５】第２の実施例におけるマトリクス型ディスプレイの回路構成例
【図６】第２の実施例における駆動波形の例
【図７】第３の実施例における１サブピクセルの回路構成例
【図８】第３の実施例におけるマトリクス型ディスプレイの回路構成例
【図９】第３の実施例における駆動波形の例
【図１０】第４の実施例における１サブピクセルの回路構成例
【図１１】第４の実施例におけるマトリクス型ディスプレイの回路構成例
【図１２】第４の実施例における駆動波形の例
【図１３】従来の駆動法における１サブピクセルの回路構成例
【図１４】従来の駆動波形例
【図１５】従来の電圧プログラム型駆動回路の構成（１ピクセル分）と駆動波形
【図１６】電流プログラム型駆動回路の構成（１ピクセル分）と駆動波形
【図１７】従来の電圧プログラム型駆動法による動作（駆動用トランジスタの閾値がマイナスの場合）
【図１８】従来の電圧プログラム型駆動法による動作（駆動用トランジスタの閾値がプラスの場合）
【発明を実施するための形態】
【００２２】
以下、本発明の実施例を図面を参照して詳細に説明する。
【実施例１】
【００２３】
本発明による第１の実施例を図１に示す。図１では、マトリクス型ディスプレイパネル内で発光するＥＬ素子を含む１サブピクセル分の回路を示している。Ｓｉはｉ番目の走査ライン、Ｄｊはｊ番目のデータライン、Ｄｒ−Ｔｒ（ｉｊ）は駆動用トランジスタ、ＯＬＥＤ（ｉｊ）は発光素子（有機ＥＬ）、Ｓｗ−Ｔｒ（ｉｊ）は選択用トランジスタ、ＡＺＣ−Ｔｒ（ｉｊ）は第１の制御用トランジスタ、ＡＺ−Ｔｒ（ｉｊ）は第２の制御用トランジスタ、ＡＺＢ−Ｔｒ（ｉｊ）は第３の制御用トランジスタ、Ｃｗ（ｉｊ）は書込容量、Ｃｓ（ｉｊ）は保持容量、Ｌ（ｉｊ）はインダクタ、ＤＯＤ（ｉｊ）はダイオードである。ここで、（ｉｊ）はｉ番目の走査ラインとｊ番目のデータラインの交点に位置するサブピクセルに属する素子であることを表す。
【００２４】
図１のように、保持容量Ｃｓ（ｉｊ）は駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極とＧＮＤとの間に配置している。保持容量Ｃｓ（ｉｊ）の一端は、ＧＮＤでなくても一定の電圧を供給している部分であれば良く、たとえば電源ラインＶｄｄに接続しても良い。また、選択用トランジスタＳｗ−Ｔｒ（ｉｊ）のドレイン電極と駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極との間に書込時にデータラインＤｊの信号を駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極に与えるための書込容量Ｃｗ（ｉｊ）を配置している。駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のドレイン電極と保持容量Ｃｓ（ｉｊ）と間には、第１の制御用トランジスタＡＺＣ−Ｔｒ（ｉｊ）とダイオードＤＯＤ（ｉｊ）とインダクタＬ（ｉｊ）を直列に接続した回路、および第２の制御用トランジスタＡＺ−Ｔｒ（ｉｊ）が並列に接続されている。また、駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のドレイン電極と発光素子ＯＬＥＤ（ｉｊ）との間には第３の制御用トランジスタＡＺＢ−Ｔｒ（ｉｊ）を配置している。また、第２の制御用トランジスタＡＺ−Ｔｒ（ｉｊ）のゲート、および第３の制御用トランジスタＡＺＢ−Ｔｒ（ｉｊ）のゲート、および第１の制御用トランジスタＡＺＣ−Ｔｒ（ｉｊ）のゲートは、図２の様に各行毎にそれぞれ接続し（ＡＺ１〜ＡＺｎ、ＡＺＢ１〜ＡＺＢｎ、ＡＺＣ１〜ＡＺＣｎ）、制御ライン駆動回路１に接続されている。また、各サブピクセルの電源ラインはすべて共通に接続されて電源電圧Ｖｄｄに接続されている。各サブピクセルの走査ラインおよびデータラインは、従来の構成と同様に、それぞれ行毎（Ｓ１，Ｓ１，・・・，Ｓｎ）、および列毎（Ｄ１，Ｄ２，・・・，Ｄｍ）に接続されて、走査ライン駆動回路２、データライン駆動回路３へ接続される。
【００２５】
このパネルの駆動方法を図３に示す。ここではすべてのトランジスタはＰ型であり、駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値はプラス方向にシフトしているとして説明を行う。走査ライン（Ｓ１，Ｓ１，・・・，Ｓｎ）には、従来と同様に行を選択する走査パルスが順次印加される。データライン（Ｄ１，Ｄ２，・・・，Ｄｍ）には、選択された行のサブピクセルに書込むべきデータに対応した電圧が順次印加される。また、電源ラインには有機ＥＬ（ＯＬＥＤ）を発光させるための一定の電圧（Ｖｄｄ）が印加される。以上のラインについては、従来のパネルの駆動法と同様である。
【００２６】
今回新たに、制御ライン（ＡＺ１〜ＡＺｎ、ＡＺＢ１〜ＡＺＢｎ、ＡＺＣ１〜ＡＺＣｎ）に行毎に図３のような信号を印加する。走査ラインＳ１とデータラインＤ１との交点のサブピクセルにおける駆動用トランジスタのゲート電極（図２のＡ点）に注目して動作の説明を行う。ＡＺ１に印加される制御信号により第２の制御用トランジスタＡＺ−Ｔｒ（１１）がオンとなると、駆動用トランジスタＤｒ−Ｔｒ（１１）のゲート電極（Ａ点）は発光素子ＯＬＥＤの陽極電位と同電位となるため、電源Ｖｄｄに対してマイナス方向の電位となる。すなわち、駆動用トランジスタＤｒ−Ｔｒ（１１）のソース電極の電位よりもゲート電極の電位の方が低くなる。その後第２の制御用トランジスタＡＺ−Ｔｒ（１１）、第３の制御用トランジスタＡＺＢ−Ｔｒ（１１）がオフになり、第１の制御用トランジスタＡＺＣ−Ｔｒ（１１）がオンになると、電流は、Ｖｄｄ＝＞Ｄｒ−Ｔｒ（１１）＝＞Ｌ（１１）＝＞ＤＯＤ（１１）＝＞ＡＺＣ−Ｔｒ（１１）＝＞Ｃｓ（１１）＝＞ＧＮＤの経路を流れ、Ａ点の電位を上昇させる。この時上記の電流経路は、トランジスタの抵抗成分を含んだＬＣ発振回路（共振回路）を形成しており、共振による電流によりＡ点の電位がＶｄｄとなってもさらに電位は上昇し続ける。しかし、Ａ点の電位が駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧（Ｖｔｈ）に達すると上記の電流は停止し、Ａ点の電位は駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧以上には上昇しなくなる。その時点でダイオードＤＯＤ（１１）によりＡ点の電位は低下することなく、その状態で保持される。その後第１の制御用トランジスタＡＺＣ−Ｔｒ（１１）がオフとなった時点で書込容量Ｃｗ（１１）および保持容量Ｃｓ（１１）には駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧が記憶されることとなる。その後所望のデータ電圧が選択用トランジスタＳｗ−Ｔｒ（１１）を通して印加されると、駆動用トランジスタＤｒ−Ｔｒ（１１）のゲート電圧はこれに応じて変化する。つまり、データ電圧は駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧Ｖｔｈを基準に変化することとなり、閾値の補償がなされたこととなる。その他のサブピクセルの駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）においても同様の動作を行い、それぞれの駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値は補償されることとなる。
【００２７】
本説明は駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値はプラス方向にシフトしているとして説明を行ったが、閾値がマイナス方向にシフトしていた場合においても同様に補償できることは明白である。
【実施例２】
【００２８】
本発明による第２の実施例を図４に示す。図４では、マトリクス型ディスプレイパネル内で発光するＥＬ素子を含む１サブピクセル分の回路を示している。本実施例の図４は、発光素子ＯＬＥＤ（ｉｊ）の位置が変わったこととダイオードＤＯＤ（ｉｊ）がないことを除き、第１の実施例の図１と同様である。
【００２９】
図４のように、保持容量Ｃｓ（ｉｊ）は駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極とＧＮＤとの間に配置している。保持容量Ｃｓ（ｉｊ）の一端は、ＧＮＤでなくても一定の電圧を供給している部分であれば良く、たとえば電源ラインＶｄｄに接続しても良い。また、選択用トランジスタＳｗ−Ｔｒ（ｉｊ）のドレイン電極と駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極との間に書込時にデータラインＤｊの信号を駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極に与えるための書込容量Ｃｗ（ｉｊ）を配置している。駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のドレイン電極には発光素子ＯＬＥＤ（ｉｊ）の陽極端子が接続されている。発光素子ＯＬＥＤ（ｉｊ）の陰極端子と保持容量Ｃｓ（ｉｊ）との間には、第１の制御用トランジスタＡＺＣ−Ｔｒ（ｉｊ）とインダクタＬ（ｉｊ）を直列に接続した回路、および第２の制御用トランジスタＡＺ−Ｔｒ（ｉｊ）が並列に接続されている。また、発光素子ＯＬＥＤ（ｉｊ）の陰極端子とＧＮＤとの間には第３の制御用トランジスタＡＺＢ−Ｔｒ（ｉｊ）を配置している。また、第２の制御用トランジスタＡＺ−Ｔｒ（ｉｊ）のゲート、および第３の制御用トランジスタＡＺＢ−Ｔｒ（ｉｊ）のゲート、および第１の制御用トランジスタＡＺＣ−Ｔｒ（ｉｊ）のゲートは、図５の様に各行毎にそれぞれ接続し（ＡＺ１〜ＡＺｎ、ＡＺＢ１〜ＡＺＢｎ、ＡＺＣ１〜ＡＺＣｎ）、制御ライン駆動回路１に接続されている。また、各サブピクセルの電源ラインはすべて共通に接続されて電源電圧Ｖｄｄに接続されている。各サブピクセルの走査ラインおよびデータラインは、従来の構成と同様に、それぞれ行毎（Ｓ１，Ｓ１，・・・，Ｓｎ）、および列毎（Ｄ１，Ｄ２，・・・，Ｄｍ）に接続されて、走査ライン駆動回路２、データライン駆動回路３へ接続される。
【００３０】
このパネルの駆動方法を図６に示す。ここではすべてのトランジスタはＰ型であり、駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値はプラス方向にシフトしているとして説明を行う。走査ライン（Ｓ１，Ｓ１，・・・，Ｓｎ）には、従来と同様に行を選択する走査パルスが順次印加される。データライン（Ｄ１，Ｄ２，・・・，Ｄｍ）には、選択された行のサブピクセルに書込むべきデータに対応した電圧が順次印加される。また、電源ラインには有機ＥＬ（ＯＬＥＤ）を発光させるための一定の電圧（Ｖｄｄ）が印加される。以上のラインについては、従来のパネルの駆動法と同様である。
【００３１】
今回新たに、制御ライン（ＡＺ１〜ＡＺｎ、ＡＺＢ１〜ＡＺＢｎ、ＡＺＣ１〜ＡＺＣｎ）に行毎に図６のような信号を印加する。走査ラインＳ１とデータラインＤ１との交点のサブピクセルにおける駆動用トランジスタのゲート電極（Ａ点）に注目して動作の説明を行う。ＡＺ１に印加される制御信号により第２の制御用トランジスタＡＺ−Ｔｒ（１１）がオンとなると、駆動用トランジスタＤｒ−Ｔｒ（１１）のゲート電極（Ａ点）はＧＮＤ電位に接続された第３の制御用トランジスタＡＺＢ−Ｔｒ（１１）の一端と同電位となるため、Ｖｄｄに対してマイナス方向の電位となる。すなわち、駆動用トランジスタＤｒ−Ｔｒ（１１）のソース電極の電位よりもゲート電極の電位の方が低くなる。その後第２の制御用トランジスタＡＺ−Ｔｒ（１１）、第３の制御用トランジスタＡＺＢ−Ｔｒ（１１）がオフになり、第１の制御用トランジスタＡＺＣ−Ｔｒ（１１）がオンになると、電流は、Ｖｄｄ＝＞Ｄｒ−Ｔｒ（１１）＝＞ＯＬＥＤ（１１）＝＞Ｌ（１１）＝＞ＡＺＣ−Ｔｒ（１１）＝＞Ｃｓ（１１）＝＞ＧＮＤの経路を流れ、Ａ点の電位を上昇させる。この時上記の電流経路は、トランジスタの抵抗成分を含んだＬＣ発振回路（共振回路）を形成しており、共振による電流によりＡ点の電位がＶｄｄとなってもさらに電位は上昇し続ける。しかし、Ａ点の電位が駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧（Ｖｔｈ）に達すると上記の電流は停止し、Ａ点の電位は駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧以上には上昇しなくなる。その時点でダイオード特性を有する発光素子ＯＬＥＤ（１１）によりＡ点の電位は低下することなく、その状態で保持される。その後ＡＺＣ−Ｔｒ（１１）がオフとなった時点で書込容量Ｃｗ（１１）および保持容量Ｃｓ（ｉｊ）にはＤｒ−Ｔｒ（１１）の閾値電圧が記憶されることとなる。その後所望のデータ電圧が選択用トランジスタＳｗ−Ｔｒ（１１）を通して印加されると、駆動用トランジスタＤｒ−Ｔｒ（１１）のゲート電圧はこれに応じて変化する。つまり、データ電圧は駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧を基準に変化することとなり、閾値の補償がなされたこととなる。その他のサブピクセルの駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）においても同様の動作を行い、それぞれのＤｒ−Ｔｒ（ｉｊ）の閾値は補償されることとなる。
【００３２】
本説明は駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値はプラス方向にシフトしているとして説明を行ったが、閾値がマイナス方向にシフトしていた場合においても同様に補償できることは明白である。
【実施例３】
【００３３】
本発明による第３の実施例を図７に示す。図７では、マトリクス型ディスプレイパネル内で発光するＥＬ素子を含む１サブピクセル分の回路を示している。本実施例の図７は、発光素子ＯＬＥＤ（ｉｊ）が逆向きに接続されていることとＶｄｄとＧＮＤが逆になったことを除き、第１の実施例の図１と同様である。なお、各トランジスタは図１ではＰ型であったが、図７ではＮ型である。
【００３４】
図７のように、保持容量Ｃｓ（ｉｊ）は駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極とＧＮＤとの間に配置している。保持容量Ｃｓ（ｉｊ）の一端は、ＧＮＤでなくても一定の電圧を供給している部分であれば良く、たとえば電源ラインＶｄｄに接続しても良い。また、選択用トランジスタＳｗ−Ｔｒ（ｉｊ）のドレイン電極と駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極との間に書込時にデータラインＤｊの信号を駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極に与えるための書込容量Ｃｗ（ｉｊ）を配置している。駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のドレイン電極と保持容量Ｃｓ（ｉｊ）との間には、第１の制御用トランジスタＡＺＣ−Ｔｒ（ｉｊ）とダイオードＤＯＤ（ｉｊ）とインダクタＬ（ｉｊ）を直列に接続した回路、および第２の制御用トランジスタＡＺ−Ｔｒ（ｉｊ）が並列に接続されている。また、駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のドレイン電極と発光素子ＯＬＥＤ（ｉｊ）との間には第３の制御用トランジスタＡＺＢ−Ｔｒ（ｉｊ）を配置している。また、第２の制御用トランジスタＡＺ−Ｔｒ（ｉｊ）のゲート、および第３の制御用トランジスタＡＺＢ−Ｔｒ（ｉｊ）のゲート、および第１の制御用トランジスタＡＺＣ−Ｔｒ（ｉｊ）のゲートは、図８の様に各行毎にそれぞれ接続し（ＡＺ１〜ＡＺｎ、ＡＺＢ１〜ＡＺＢｎ、ＡＺＣ１〜ＡＺＣｎ）、制御ライン駆動回路１に接続されている。また、各サブピクセルの電源ラインはすべて共通に接続されて電源電圧Ｖｄｄに接続されている。各サブピクセルの走査ラインおよびデータラインは、従来の構成と同様に、それぞれ行毎（Ｓ１，Ｓ１，・・・，Ｓｎ）、および列毎（Ｄ１，Ｄ２，・・・，Ｄｍ）に接続されて、走査ライン駆動回路２、データライン駆動回路３へ接続される。
【００３５】
このパネルの駆動方法を図９に示す。ここではすべてのトランジスタはＮ型であり、駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値はマイナス方向にシフトしているとして説明を行う。走査ライン（Ｓ１，Ｓ１，・・・，Ｓｎ）には、従来と同様に行を選択する走査パルスが順次印加される。データライン（Ｄ１，Ｄ２，・・・，Ｄｍ）には、選択された行のサブピクセルに書込むべきデータに対応した電圧が順次印加される。また、電源ラインには有機ＥＬ（ＯＬＥＤ）を発光させるための一定の電圧（Ｖｄｄ）が印加される。以上のラインについては、従来のパネルの駆動法と同様である。
【００３６】
今回新たに、制御ライン（ＡＺ１〜ＡＺｎ、ＡＺＢ１〜ＡＺＢｎ、ＡＺＣ１〜ＡＺＣｎ）に行毎に図９のような信号を印加する。走査ラインＳ１とデータラインＤ１との交点のサブピクセルにおける駆動用トランジスタのゲート電極（Ａ点）に注目して動作の説明を行う。ＡＺ１に印加される制御信号により第２の制御用トランジスタＡＺ−Ｔｒ（１１）がオンとなると、駆動用トランジスタＤｒ−Ｔｒ（１１）のゲート電極（Ａ点）は発光素子ＯＬＥＤの陰極電位と同電位となるため、ＧＮＤに対してプラス方向の電位となる。すなわち、駆動用トランジスタＤｒ−Ｔｒ（１１）のソース電極の電位よりもゲート電極の電位の方が高くなる。その後第２の制御用トランジスタＡＺ−Ｔｒ（１１）、第３の制御用トランジスタＡＺＢ−Ｔｒ（１１）がオフになり、第１の制御用トランジスタＡＺＣ−Ｔｒ（１１）がオンになると、電流は、ＧＮＤ＝＞Ｃｓ（１１）＝＞ＡＺＣ−Ｔｒ（１１）＝＞ＤＯＤ（１１）＝＞Ｌ（１１）＝＞Ｄｒ−Ｔｒ（１１）＝＞ＧＮＤの経路を流れ、Ａ点の電位を低下させる。この時上記の電流経路は、トランジスタの抵抗成分を含んだＬＣ発振回路（共振回路）を形成しており、共振による電流によりＡ点の電位がＧＮＤとなってもさらに電位は低下し続ける。しかし、Ａ点の電位が駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧（Ｖｔｈ）に達すると上記の電流は停止し、Ａ点の電位は駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧以上には低下しなくなる。その時点でダイオードＤＯＤ（１１）によりＡ点の電位は上昇することなく、その状態で保持される。その後第１の制御用トランジスタＡＺＣ−Ｔｒ（１１）がオフとなった時点で書込容量Ｃｗ（１１）および保持容量Ｃｓ（１１）には駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧が記憶されることとなる。その後所望のデータ電圧が選択用トランジスタＳｗ−Ｔｒ（１１）を通して印加されると、駆動用トランジスタＤｒ−Ｔｒ（１１）のゲート電圧はこれに応じて変化する。つまり、データ電圧は駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧を基準に変化することとなり、閾値の補償がなされたこととなる。その他のサブピクセルの駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）においても同様の動作を行い、それぞれの駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値は補償されることとなる。
【００３７】
本説明は駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値はマイナス方向にシフトしているとして説明を行ったが、閾値がプラス方向にシフトしていた場合においても同様に補償できることは明白である。
【実施例４】
【００３８】
本発明による第４の実施例を図１０に示す。図１０では、マトリクス型ディスプレイパネル内で発光するＥＬ素子を含む１サブピクセル分の回路を示している。本実施例の図１０は、発光素子ＯＬＥＤ（ｉｊ）が逆向きに接続されていることとＶｄｄとＧＮＤが逆になったことを除き、第２の実施例の図４と同様である。なお、各トランジスタは図４ではＰ型であったが、図１０ではＮ型である。
【００３９】
図１０のように、保持容量Ｃｓ（ｉｊ）は駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極とＧＮＤとの間に配置している。保持容量Ｃｓ（ｉｊ）の一端は、ＧＮＤでなくても一定の電圧を供給している部分であれば良く、たとえば電源ラインＶｄｄに接続しても良い。また、選択用トランジスタＳｗ−Ｔｒ（ｉｊ）のドレイン電極と駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極との間に書込時にデータラインＤｊの信号を駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極に与えるための書込容量Ｃｗ（ｉｊ）を配置している。駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のドレイン電極には発光素子ＯＬＥＤ（ｉｊ）の陰極端子が接続されている。発光素子ＯＬＥＤ（ｉｊ）の陽極端子と保持容量Ｃｓ（ｉｊ）との間には、第１の制御用トランジスタＡＺＣ−Ｔｒ（ｉｊ）とインダクタＬ（ｉｊ）を直列に接続した回路、および第２の制御用トランジスタＡＺ−Ｔｒ（ｉｊ）が並列に接続されている。また、発光素子ＯＬＥＤ（ｉｊ）の陽極端子とＶｄｄとの間には第３の制御用トランジスタＡＺＢ−Ｔｒ（ｉｊ）を配置している。また、第２の制御用トランジスタＡＺ−Ｔｒ（ｉｊ）のゲート、および第３の制御用トランジスタＡＺＢ−Ｔｒ（ｉｊ）のゲート、および第１の制御用トランジスタＡＺＣ−Ｔｒ（ｉｊ）のゲートは、図１１の様に各行毎にそれぞれ接続し（ＡＺ１〜ＡＺｎ、ＡＺＢ１〜ＡＺＢｎ、ＡＺＣ１〜ＡＺＣｎ）、制御ライン駆動回路１に接続されている。また、各サブピクセルの電源ラインはすべて共通に接続されて電源電圧Ｖｄｄに接続されている。各サブピクセルの走査ラインおよびデータラインは、従来の構成と同様に、それぞれ行毎（Ｓ１，Ｓ１，・・・，Ｓｎ）、および列毎（Ｄ１，Ｄ２，・・・，Ｄｍ）に接続されて、走査ライン駆動回路２、データライン駆動回路３へ接続される。
【００４０】
このパネルの駆動方法を図１２に示す。ここではすべてのトランジスタはＮ型であり、駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値はマイナス方向にシフトしているとして説明を行う。走査ライン（Ｓ１，Ｓ１，・・・，Ｓｎ）には、従来と同様に行を選択する走査パルスが順次印加される。データライン（Ｄ１，Ｄ２，・・・，Ｄｍ）には、選択された行のサブピクセルに書込むべきデータに対応した電圧が順次印加される。また、電源ラインには有機ＥＬ（ＯＬＥＤ）を発光させるための一定の電圧（Ｖｄｄ）が印加される。以上のラインについては、従来のパネルの駆動法と同様である。
【００４１】
今回新たに、制御ライン（ＡＺ１〜ＡＺｎ、ＡＺＢ１〜ＡＺＢｎ、ＡＺＣ１〜ＡＺＣｎ）に行毎に図１２のような信号を印加する。走査ラインＳ１とデータラインＤ１との交点のサブピクセルにおける駆動用トランジスタＤｒ−Ｔｒ（１１）のゲート電極（Ａ点）に注目して動作の説明を行う。ＡＺ１に印加される制御信号により第２の制御用トランジスタＡＺ−Ｔｒ（１１）がオンとなると、駆動用トランジスタＤｒ−Ｔｒ（１１）のゲート電極（Ａ点）はＶｄｄ電位に接続された第３の制御用トランジスタＡＺＢ−Ｔｒ（１１）の一端と同電位となるため、ＧＮＤに対してプラス方向の電位となる。すなわち、駆動用トランジスタＤｒ−Ｔｒ（１１）のソース電極の電位よりもゲート電極の電位の方が高くなる。その後第２の制御用トランジスタＡＺ−Ｔｒ（１１）、第３の制御用トランジスタＡＺＢ−Ｔｒ（１１）がオフになり、第１の制御用トランジスタＡＺＣ−Ｔｒ（１１）がオンになると、電流は、ＧＮＤ＝＞Ｃｓ（１１）＝＞ＡＺＣ−Ｔｒ（１１）＝＞Ｌ（１１）＝＞ＯＬＥＤ（１１）＝＞Ｄｒ−Ｔｒ（１１）＝＞ＧＮＤの経路を流れ、Ａ点の電位を低下させる。この時上記の電流経路は、トランジスタの抵抗成分を含んだＬＣ発振回路（共振回路）を形成しており、共振による電流によりＡ点の電位がＧＮＤとなってもさらに電位は低下し続ける。しかし、Ａ点の電位が駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧（Ｖｔｈ）に達すると上記の電流は停止し、Ａ点の電位は駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧以上には低下しなくなる。その時点でダイオード特性を有する発光素子ＯＬＥＤ（１１）によりＡ点の電位は上昇することなく、その状態で保持される。その後ＡＺＣ−Ｔｒ（１１）がオフとなった時点で書込容量Ｃｗ（１１）および保持容量Ｃｓ（１１）には駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧が記憶されることとなる。その後所望のデータ電圧が選択用トランジスタＳｗ−Ｔｒ（１１）を通して印加されると、駆動用トランジスタＤｒ−Ｔｒ（１１）のゲート電圧はこれに応じて変化する。つまり、データ電圧は駆動用トランジスタＤｒ−Ｔｒ（１１）の閾値電圧を基準に変化することとなり、閾値の補償がなされたこととなる。その他のサブピクセルの駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）においても同様の動作を行い、それぞれの駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値は補償されることとなる。
本説明は駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値はマイナス方向にシフトしているとして説明を行ったが、閾値がプラス方向にシフトしていた場合においても同様に補償できることは明白である。
【００４２】
上記の実施例ではサブピクセルの中にダイオードやインダクタを配置しているが、これらの素子は、特許文献１、特許文献２、非特許文献３に記載されている方法などを用いて容易に作成することが可能である。
【００４３】
また、上記実施例ではすべてのトランジスタをＰ型あるいはＮ型として説明を行ったが、すべてのトランジスタが同一のタイプのものでなく両者が混在している場合においても有効に動作を行うことが可能である。
【００４４】
このように、本発明を用いることにより、駆動用トランジスタの閾値がどのようにシフトしていてもそれを補償することが可能となり、ディスプレイの画面内での輝度のバラツキを大幅に低減することが可能となる。
【００４５】
以上、本発明の各実施例を具体的に説明したが、本発明の実施例のポイントは、駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のソース・ドレイン電極、インダクタＬ（ｉｊ）、および保持容量Ｃｓ（ｉｊ）を通る経路が抵抗成分を有する共振回路を構成し、この共振回路に流れる共振による電流により駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）のゲート電極と保持容量Ｃｓ（ｉｊ）の接続部分（Ａ点）の電位を変化させ書込容量Ｃｗ（ｉｊ）に駆動用トランジスタＤｒ−Ｔｒ（ｉｊ）の閾値電圧を記憶することである。
【００４６】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【産業上の利用可能性】
【００４７】
本発明によって、アクティブ型ディスプレイの高画質化に貢献できる。
【符号の説明】
【００４８】
Ｓｉ…ｉ番目の走査ライン、Ｄｊ…ｊ番目のデータライン、Ｄｒ−Ｔｒ（ｉｊ）…駆動用トランジスタ、ＯＬＥＤ（ｉｊ）…発光素子（有機ＥＬ）、Ｓｗ−Ｔｒ（ｉｊ）…選択用トランジスタ、ＡＺＣ−Ｔｒ（ｉｊ）…第１の制御用トランジスタ、ＡＺ−Ｔｒ（ｉｊ）…第２の制御用トランジスタ、ＡＺＢ−Ｔｒ（ｉｊ）…第３の制御用トランジスタ、Ｃｗ（ｉｊ）…書込容量、Ｃｓ（ｉｊ）…保持容量、Ｌ（ｉｊ）…インダクタ、ＤＯＤ（ｉｊ）…ダイオード、１…制御ライン駆動回路、２…走査ライン駆動回路、３…データライン駆動回路
【図１】
2010181526.tif 000003
【図２】
2010181526.tif 000004
【図３】
2010181526.tif 000005
【図４】
2010181526.tif 000006
【図５】
2010181526.tif 000007
【図６】
2010181526.tif 000008
【図７】
2010181526.tif 000009
【図８】
2010181526.tif 000010
【図９】
2010181526.tif 000011
【図１０】
2010181526.tif 000012
【図１１】
2010181526.tif 000013
【図１２】
2010181526.tif 000014
【図１３】
2010181526.tif 000015
【図１４】
2010181526.tif 000016
【図１５】
2010181526.tif 000017
【図１６】
2010181526.tif 000018
【図１７】
2010181526.tif 000019
【図１８】
2010181526.tif 000020