(57)【要約】【課題】製造プロセスの短縮化、及び歩留まり向上を図りつつ、高信頼性化を実現する反射型液晶表示装置の製造方法を提供する。【解決手段】本発明に係る反射型液晶表示装置の製造方法は、少なくとも層間絶縁膜４に開口部を形成する第１領域Ａ１、層間絶縁膜４が露出する第２領域Ａ２、及び有機平坦化膜５の表面に凹凸パターンを形成する第３領域Ａ３に応じて照射強度を調整することにより、有機平坦化膜５の表面に凹凸パターン、及び厚み方向に段差構造を有する第１有機膜パターン５Ｂを形成する工程と、第１領域Ａ１の層間絶縁膜４に開口部を形成する工程と、有機平坦化膜５の膜厚を減じることにより第２領域Ａ２の有機平坦化膜５を除去して第２有機膜パターン５Ｃを形成する工程と、ハーフトーン露光技術等により透明導電性薄膜３１と反射導電性薄膜３２を形成する工程を備える。第２領域として、少なくとも端子とその周辺領域５３、５４を含める。【選択図】図３
2010181474.tif 000002
【特許請求の範囲】
【請求項１】
反射型液晶表示装置の製造方法であって、
基板上にゲート電極、ソース／ドレイン電極、半導体層及びこれらを被覆する層間絶縁膜を有する薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを被覆するように感光性を有する有機平坦化膜を形成する工程と、
少なくとも前記層間絶縁膜に開口部を形成する第１領域、前記層間絶縁膜が露出する第２領域、及び前記層間絶縁膜を前記有機平坦化膜により被覆して前記有機平坦化膜の表面に凹凸パターンを形成する第３領域に応じて照射強度を調整し、前記有機平坦化膜の表面に凹凸パターン、及び厚み方向に段差構造を有する第１有機膜パターンを形成する工程と、
前記第１有機膜パターンをマスクとして、前記第１領域の前記層間絶縁膜に開口部を形成する工程と、
前記第１有機膜パターンの膜厚の厚い部分が残るように膜厚を減じることにより前記第２領域の前記有機平坦化膜を除去して、第２有機膜パターンを形成する工程と、
前記第２有機膜パターンの上に透明導電性薄膜、反射導電性薄膜、レジストを順に積層する工程と、
前記レジストの上部にフォトマスクを配置して写真製版プロセスにより、厚み方向に段差構造を有する第１レジストパターンを形成する工程と、
前記第１レジストパターンをマスクとして、前記透明導電性薄膜と前記反射導電性薄膜をエッチングする工程と、
前記第１レジストパターンの膜厚の厚い部分がパターンとして残るように膜厚を減じて第２レジストパターンを形成する工程と、
前記第２レジストパターンをマスクとして前記反射導電性薄膜をエッチングする工程と
を備え、
前記第２領域に、少なくとも表示領域外に形成された端子とその周辺領域が含まれる反射型液晶表示装置の製造方法。
【請求項２】
前記第２領域として、さらに画素（表示）領域の透過領域が含まれることを特徴とする請求項１に記載の反射型液晶表示装置の製造方法。
【請求項３】
前記第２領域として、さらに隣接する画素（表示）領域の画素電極の間隙領域が含まれることを特徴とする請求項１又は２に記載の反射型液晶表示装置の製造方法。
【請求項４】
前記第２領域として、さらに対向基板を貼り合わせるシール材を形成するシール領域が含まれることを特徴とする請求項１〜３のいずれか１項に記載の反射型液晶表示装置の製造方法。
【請求項５】
請求項１〜４の反射型液晶表示装置の製造方法により製造された薄膜トランジスタアレイ基板。
【請求項６】
請求項１〜４の反射型液晶表示装置の製造方法により製造された反射型液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反射型液晶表示装置の製造方法に関する。また、前記製造方法により製造した薄膜トランジスタアレイ基板、及び反射型液晶表示装置に関する。
【背景技術】
【０００２】
近年、半導体デバイスを用いた表示装置の分野では、省エネルギー、省スペースを特徴とする液晶表示装置が、ＣＲＴ（Cathode Ray Tube）に代わって急速に普及しつつある。現在、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）をスイッチング素子とするアクティブマトリックス型のＴＦＴアレイ基板を搭載した液晶表示装置が広く普及している。
【０００３】
液晶表示装置は、大別すると、バックライトユニットからの入射光を用いて画像を表示する透過型と、自然光のような外光を反射させて画像を表示する反射型と、反射型と透過型の両方の機能を兼ね備えた表示方式の半透過型（例えば、特許文献１）がある。半透過型液晶表示装置は、周囲の明るさに応じて表示モードを切り替えることにより、視認性の高い表示を常に提供することができる。その優れた表示特性から、半透過型液晶表示装置は、携帯機器や移動体機器等において広く適用されている。
【０００４】
半透過型液晶表示装置においては、反射画素電極と透過画素電極の両方を形成する必要がある。また、半透過型や反射型液晶表示装置では反射領域において外光を効率よく散乱するために、反射画素電極の下層に凹凸表面を有する有機平坦化膜を配設する構造が多く用いられている。そのため、半透過型や反射型は、透過型に比べて工程数はさらに多くなり、製造コストが増大するという欠点を有する。
【０００５】
製造工程数を削減する方法として、特許文献２や３には、１つのレジストマスクを用いて反射領域と透過領域を形成する方法が記載されている。また、特許文献４〜７には、反射領域の凹凸形成用の有機平坦化膜をハーフトーン（又は、グレートーン）技術を適用して製造プロセスを短縮化する方法が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３５６４３５８号公報
【特許文献２】特開２００７−１９９７０８号公報
【特許文献３】特開２００５−２１５２７７号公報
【特許文献４】特開２００７−７２４８４号公報
【特許文献５】特開２００７−５０６１３４号公報
【特許文献６】特開２００４−７０３０８号公報
【特許文献７】特開２００７−２１８９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近時においては、液晶表示装置の飛躍的な高性能化に伴って、液晶表示装置の用途も拡大する方向にある。これに付随して、以前にも増して、信頼性の高い液晶表示装置が求められている。これは、液晶表示装置の主流である透過型だけでなく、反射型や半透過型においても例外ではない。
【０００８】
その一方で、低コスト化技術の開発が強く望まれている。液晶表示装置において、製造コストの低減を図るためには、製造プロセスの短縮化と同時に歩留まり向上を図ることが重要となる。
【０００９】
本発明は、上記背景に鑑みてなされたものであり、その目的とするところは、製造プロセスの短縮化、及び製造工程中の歩留まり向上を図ることが可能であって、かつ、信頼性の高い反射型、又は半透過型液晶表示装置の製造方法を提供することである。なお、本発明では、半透過型も反射領域を有するので、反射型液晶表示装置の一種として扱う。また、特別に区別が必要な場合を除いて、半透過型液晶表示装置も、反射型液晶表示装置、又は単に液晶表示として記載する。
【課題を解決するための手段】
【００１０】
本発明に係る反射型液晶表示装置の製造方法は、基板上にゲート電極、ソース／ドレイン電極、半導体層及びこれらを被覆する層間絶縁膜を有する薄膜トランジスタを形成する工程と、前記薄膜トランジスタを被覆するように感光性を有する有機平坦化膜を形成する工程と、少なくとも前記層間絶縁膜に開口部を形成する第１領域、前記層間絶縁膜が露出する第２領域、及び前記層間絶縁膜を前記有機平坦化膜により被覆して前記有機平坦化膜の表面に凹凸パターンを形成する第３領域に応じて照射強度を調整し、前記有機平坦化膜の表面に凹凸パターン、及び厚み方向に段差構造を有する第１有機膜パターンを形成する工程と、前記第１有機膜パターンをマスクとして、前記第１領域の前記層間絶縁膜に開口部を形成する工程と、前記第１有機膜パターンの膜厚の厚い部分が残るように膜厚を減じることにより前記第２領域の前記有機平坦化膜を除去して、第２有機膜パターンを形成する工程と、前記第２有機膜パターンの上に透明導電性薄膜、反射導電性薄膜、レジストを順に積層する工程と、前記レジストの上部にフォトマスクを配置して写真製版プロセスにより、厚み方向に段差構造を有する第１レジストパターンを形成する工程と、前記第１レジストパターンをマスクとして、前記透明導電性薄膜と前記反射導電性薄膜をエッチングする工程と、前記第１レジストパターンの膜厚の厚い部分がパターンとして残るように膜厚を減じて第２レジストパターンを形成する工程と、前記第２レジストパターンをマスクとして反射導電性薄膜をエッチングする工程とを備える。そして、前記第２領域に、少なくとも表示領域外に形成された端子とその周辺領域が含まれる。
【発明の効果】
【００１１】
本発明によれば、製造プロセスの短縮化、及び製造工程中の歩留まり向上を図ることが可能であって、かつ、信頼性の高い反射型液晶表示装置の製造方法を提供することができるという優れた効果を有する。
【図面の簡単な説明】
【００１２】
【図１】実施形態１に係る反射型液晶表示装置の模式的断面図。
【図２】実施形態１に係るＴＦＴアレイ基板の模式的平面図。
【図３】実施形態１に係るＴＦＴアレイ基板の模式的断面図。
【図４】実施形態１に係るＴＦＴアレイ基板の製造工程を説明するためのフローチャート図。
【図５】（ａ）〜（ｃ）は、実施形態１に係るＴＦＴアレイ基板の製造工程断面図。
【図６】（ｄ）〜（ｆ）は、実施形態１に係るＴＦＴアレイ基板の製造工程断面図。
【図７】（ａ）〜（ｃ）は、実施形態２に係るＴＦＴアレイ基板の製造工程断面図。
【図８】（ｄ）〜（ｆ）は、実施形態２に係るＴＦＴアレイ基板の製造工程断面図。
【図９】実施形態３に係るＴＦＴアレイ基板の模式的な部分拡大平面図。
【図１０】（ａ）図９のＸＡ−ＸＡ切断部断面図。（ｂ）図９のＸＢ−ＸＢ切断部断面図。（ｃ）図９のＸＣ−ＸＣ切断部断面図。
【図１１】（ａ）〜（ｃ）は、比較例に係るＴＦＴアレイ基板の製造工程断面図。
【図１２】（ｄ）〜（ｆ）は、比較例に係るＴＦＴアレイ基板の製造工程断面図。
【図１３】比較例に係るＴＦＴアレイ基板の部分拡大断面図。
【発明を実施するための形態】
【００１３】
以下、本発明を適用した実施形態の一例について説明する。なお、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは必ずしも一致しない。また、異なる実施形態、比較例において、同一の要素部材は同一の符号を付し、適宜その説明を省略する。
【００１４】
［実施形態１］
【００１５】
本実施形態１に係る反射型液晶表示装置（以下、単に「液晶表示装置」とも云う）は、スイッチング素子として薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリックス型の薄膜トランジスタアレイ基板（以下、「ＴＦＴアレイ基板」と云う）を有する。図１は、実施形態１に係る液晶表示装置１００の概略構成を説明するための断面図であり、図２は、液晶表示装置１００に備えられたＴＦＴアレイ基板８１の模式的平面図である。
【００１６】
液晶表示装置１００は、図１に示すように、液晶表示パネル８０とバックライト９０を備えている。液晶表示パネル８０は、入力される表示信号に基づいて画像表示を行うように構成されている。バックライト９０は、液晶表示パネル８０の反視認側に配置されており、液晶表示パネル８０を介して視認側へ光を照射するように構成されている。バックライト９０は、光源、導光板、反射シート、拡散シート、プリズムシート、反射偏光シートなどを備えた一般的な構成のものを用いることができる。
【００１７】
液晶表示パネル８０は、図１に示すように、互いに対向配置されるＴＦＴアレイ基板８１及び対向基板８２と、両基板を接着するシール材８３とで囲まれる空間に、液晶８４が封入されている。両基板の間は、スペーサ８５によって、所定の間隔となるように維持されている。ＴＦＴアレイ基板８１の液晶８４側の表面には、配向膜８６が形成されている。一方、対向基板８２のＴＦＴアレイ基板８１に対向する面には、カラーフィルタ（不図示）、ＢＭ（Black Matrix）（不図示）、配向膜８６、対向電極８７等が形成されている。また、ＴＦＴアレイ基板８１及び対向基板８２の外側の面にはそれぞれ、偏光板８８が貼着されている。
【００１８】
ＴＦＴアレイ基板８１には、図２に示すように、走査信号線１０、走査引回し配線１１、表示信号線２０、表示引回し配線２１、ＴＦＴ４０、対向電極接続端子４１、外部端子４２等が配設されている。
【００１９】
ＴＦＴアレイ基板８１は、図２に示すように、矩形状に形成された表示領域５０と、この表示領域５０の外側に区画される額縁領域５１がある。表示領域５０には、複数の走査信号線１０と複数の表示信号線２０が形成されている。走査信号線１０は、図２中の横方向に延在し、縦方向に複数並設されている。表示信号線２０は、走査信号線１０と絶縁膜（不図示）を介して交差するように、図２中の縦方向に延在し、横方向に複数並設されている。
【００２０】
走査信号線１０と表示信号線２０の交差点付近には、マトリクス状にＴＦＴ４０が設けられている。そして、隣接する走査信号線１０と表示信号線２０とで囲まれた領域が画素として機能する。換言すると、複数の画素領域５２が形成されている領域が、表示領域５０となる。ＴＦＴ４０を構成するゲート電極は走査信号線１０に接続されている。同様にして、ＴＦＴ４０を構成するソース電極は表示信号線２０に、ドレイン電極は、画素電極に接続されている。
【００２１】
額縁領域５１には、図２に示すように、走査信号線引き回し領域５５、表示信号線引き回し領域５６、ＩＣ実装端子領域５７、ＦＰＣ端子領域５８、シール領域５９等を有する。ＩＣ実装端子領域５７には、ゲート駆動回路やソース駆動回路（以降、これらを総称して「駆動回路」とも云う）がＣＯＧ（Chip On Glass）技術により直接実装されている。駆動回路と外部端子４２は、不図示の配線を介して接続されている。外部端子４２には、フレキシブルプリント回路基板（ＦＰＣ：Flexible Printed Circuit）等から外部信号が供給される。そして、外部端子４２を介してＩＣ実装端子領域５７に配設された駆動回路に外部からの各種信号が供給される。なお、ＣＯＧ実装に代えて、駆動回路が搭載されたＴＣＰ（Tape Carrier Package）をＴＦＴアレイ基板８１の外部端子４２に実装して、外部の制御基板と接続してもよい。
【００２２】
例えば、２〜３インチクラスの液晶表示装置１００のＴＦＴアレイ基板８１の場合、通常、図２に示すように走査引回し配線１１は、ＩＣ実装端子領域５７に配設された駆動回路から図２中の額縁領域５１の左側部、及び右側部に設けられた走査引回し配線エリア５５に配設されている。額縁領域５１の両側部に走査引回し配線１１を配設することにより、狭額縁化を図ることができる。一方、表示引回し配線２１は、表示領域５０の図２中の下方領域に設けられた表示引き回し配線エリア５６に配設されている。対向基板８２（図１参照）とのシール材８３を形成するシール領域５９は、図２に示すように、走査引き回し配線エリア５５、表示引き回し配線エリア５６と一部の領域において重畳的に対向配置されている。また、対向基板８２の対向電極（不図示）との接続のための対向電極接続端子４１は、額縁領域５１に形成されている。
【００２３】
ＩＣ実装端子領域５７に配設されたゲート駆動回路（不図示）は、外部からの制御信号に基づいて走査引回し配線１１を介して走査信号を走査信号線１０に供給する。この走査信号によって、走査信号線１０が順次選択されることになる。また、ＩＣ実装端子領域５７に配設されたソース駆動回路（不図示）は、外部からの制御信号や表示データに基づいて、表示引回し配線２１を介して表示信号を表示信号線２０に供給する。これにより、表示データに応じた表示電圧を各画素電極に供給することができる。
【００２４】
上記構成の液晶表示装置１００は、例えば以下のように駆動される。走査信号が、ゲート駆動回路から各走査信号線１０に供給される。各走査信号によって、１つの走査信号線１０に接続されているすべてのＴＦＴ４０が同時にオンとなる。一方、表示信号は、ソース駆動回路から各表示信号線２０に供給され、画素電極に表示信号に応じた電荷が蓄積される。表示信号が書き込まれた画素電極と対向電極８７との電位差に応じて、画素電極と対向電極８７間の液晶の配列が変化する。これにより、液晶表示パネル８０を透過する光の透過量が変化する。このように、画素領域５２毎に表示電圧を変えることによって、所望の画像を表示することができる。
【００２５】
次に、ＴＦＴアレイ基板８１の構成について詳細に説明する。図３に、ＴＦＴアレイ基板８１の画素領域５２近傍、及び額縁領域５１に形成されたゲート端子部５３、ソース端子部５４の模式的断面図を示す。図３は、半透過型液晶表示装置の場合である。ゲート端子部５３は、外部端子４２の一部であるゲート端子１４とその周辺近傍領域を指し、例えば図２のＦＰＣ端子領域５８、ＩＣ実装端子領域５７に設けられている。同様にして、ソース端子部５４は、外部端子４２の一部であるソース端子２４とその周辺近傍領域を指し、例えば図２のＦＰＣ端子領域５８、ＩＣ実装端子領域５７に設けられている。図３中のＲは反射領域を、図３中のＴは透過領域を示す（以降の図においても同様とする）。
【００２６】
実施形態１に係るＴＦＴアレイ基板８１に形成されたＴＦＴ４０は、チャネルエッチによる逆スタガ型のものである。ＴＦＴアレイ基板８１は、同図に示すように、絶縁性基板１、ゲート絶縁膜２、半導体層３、層間絶縁膜４、有機平坦化膜５、ゲート電極１２、保持容量配線１３、ゲート端子１４、ソース電極２２、ドレイン電極２３、ソース端子２４、画素電極３０等を有する。画素電極３０は、透明導電性薄膜３１又は、これと反射導電性薄膜３２との積層構造により構成される。なお、説明の便宜上、ゲート絶縁膜２及び層間絶縁膜４を総称して「絶縁膜」とも云う。また、画素電極３０よりも下層に配置される配線や電極パターン（例えば、ゲート電極１２、ソース電極２２、ドレイン電極２３、走査信号線１０、表示信号線２０等）を総称して「下層配線層」とも云う。
【００２７】
絶縁性基板１としては、ガラス基板や石英基板などの透過性を有する基板を用いる。ゲート電極１２は、走査信号線１０から延在されている。ゲート電極１２、及び走査信号線１０に併設して設けられる保持容量配線１３は、絶縁性基板１上に形成され、走査信号線１０、走査引回し配線１１と同一のレイヤである第1導電膜により形成されている。
【００２８】
ゲート絶縁膜２は、走査信号線１０、走査引回し配線１１、ゲート電極１２、保持容量配線１３等を覆うように、その上層に形成されている。ゲート絶縁膜２には、酸化シリコンや窒化シリコンなどを用いることができる。半導体層３は、ゲート絶縁膜２の上に形成され、ゲート絶縁膜２を介してゲート電極１２の少なくとも一部が対向配置されている。半導体層３としては、ａ−Ｓｉ膜やｐ−Ｓｉ膜等を用いることができる。通常、ドレイン電極２３、ソース電極２２との接触層には、不純物を添加したオーミックコンタクト層が介在する。
【００２９】
ソース電極２２及びドレイン電極２３は、半導体層３の上層に形成されており、表示信号線２０と同一レイヤである第２導電膜により形成されている。これらのレイヤには、例えば、ＡｌやＣｒなどの低抵抗の金属材料を好適に用いることができる。
【００３０】
ソース電極２２及びドレイン電極２３は、ゲート絶縁膜２、半導体層３を介して、少なくともゲート電極１２の一部と対向配置されている。すなわち、ＯＮ、ＯＦＦのスイッチング素子となるＴＦＴ４０として動作するために、ソース電極２２及びドレイン電極２３が、ゲート電極１２上に存在して、ゲート電極１２に電圧を印加した時の電界の影響を受けやすい状態とする。
【００３１】
層間絶縁膜４は、酸化シリコンや窒化シリコンなどの透明性無機絶縁材料からなり、ＴＦＴ４０、走査信号線１０、表示信号線２０を覆うように形成されている（図３参照）。有機平坦化膜５は、感光性を有する透明性有機樹脂材料からなり、層間絶縁膜４を被覆するように形成されている。有機平坦化膜５は、ＴＦＴ４０を含む下層配線層を厚膜で段差を緩和して保護するとともに、下層配線層と画素電極３０との寄生容量を低減する役割を担う。
【００３２】
画素電極３０は、有機平坦化膜５の上層に形成されている。画素電極３０は、透明導電性薄膜３１、反射導電性薄膜３２により構成される。有機平坦化膜５の上層に透明導電性薄膜３１が形成され、その上層に反射導電性薄膜３２が積層されている。
【００３３】
透過領域Ｔにおいては、反射導電性薄膜３２が除去され、透明導電性薄膜３１が画素電極３０として機能する。一方、反射領域Ｒにおいては、透明導電性薄膜３１と反射導電性薄膜３２の積層体が画素電極３０として機能する。反射領域Ｒにおいては、図３に示すように、有機平坦化膜５の表面に凹凸形状５Ａが形成されている。これにより、反射領域Ｒにおいて、外光を効率よく散乱することができる。換言すると、透明導電性薄膜３１は、各画素領域５２においてそれぞれの画素領域５２間で分離はしているが、ほぼ全領域に設けられている。なお、液晶８４を異なる電極材料で挟むことにより、電池作用による画像の焼きつき等を防止する観点から、反射導電性薄膜３２の上層に、さらに対向電極８７と同じ材料からなる透明導電性薄膜を積層してもよい。
【００３４】
画素電極３０は、層間絶縁膜４及び有機平坦化膜５に形成されたコンタクトホールＣＨ１を介して、ドレイン電極２３と電気的に接続されている。従って、走査信号線１０に走査信号が供給されると、所定のゲート電極１２にゲート電圧が印加され、ＴＦＴ４０がＯＮとなり、ソース電極２２からドレイン電極２３を介して画素電極３０に画像表示信号電圧が供給される。
【００３５】
次に、実施形態１に係る液晶表示装置１００の製造方法について説明する。ここでは、液晶表示装置１００の製造方法のうち、ＴＦＴアレイ基板８１の製造方法について図４〜図６を用いて説明する。図４は、実施形態１に係るＴＦＴアレイ基板８１の製造工程を説明するためのフローチャート図、図５（ａ）〜（ｃ）、及び図６（ｄ）〜（ｆ）は、画素領域５２近傍、及びゲート端子部５３、ソース端子部５４の製造工程断面図である。
【００３６】
まず、絶縁性基板１上にスパッタ装置などを用いて第１導電膜を成膜し、写真製版工程、エッチング工程、レジスト剥離工程等を経て、走査信号線１０、ゲート電極１２、保持容量配線１３、ゲート端子１４等を形成する。第１導電膜としては、例えば、Ｃｒ、Ａｌ、Ｍｏ、Ｗなどの金属やこれらの金属を主成分とする合金を用いることができる。また、これらの積層膜を用いてもよい。
【００３７】
次に、ゲート電極１２等のパターン上にＣＶＤ装置等を用いて、酸化シリコンや窒化シリコン等のゲート絶縁膜２、半導体層３を成膜する。半導体層３としては、例えば、下層側に不純物の混在しないイントリンジックなアモルファスシリコンを、上層側にＰ（リン）などの不純物を含むｎ型のアモルファスシリコンを成膜する。そして、写真製版工程、エッチング工程、レジスト剥離工程等を経て島状の半導体層３を得る。
【００３８】
続いて、スパッタ装置等を用いて第２導電膜を成膜し、写真製版工程、エッチング工程、レジスト剥離工程等を経て、表示信号線２０、ソース電極２２、ドレイン電極２３、ソース端子２４等を形成する。また、この際、ソース電極２２、ドレイン電極２３をマスクとしてソース電極２２とドレイン電極２３間のチャネル領域を形成するためにチャネルエッチを行う。具体的には、半導体層３の上層の不純物を含むアモルファスシリコンをエッチングし、イントリンジックなアモルファスシリコンを残すようにエッチングを行う。上記工程により、ＴＦＴ４０を含む下層配線層が形成される（ステップＳ１）。その後、ステップＳ２において、ＣＶＤ装置等を用いて、窒化膜（ＳｉＮ）等からなる層間絶縁膜４を成膜する。ここまでの工程は、従来と概ね同じである。
【００３９】
ステップＳ３において、感光性有機樹脂膜である有機平坦化膜５をスピンコート法などにより塗布形成する。有機平坦化膜は、ポジ型であってもネガ型であってもよい。実施形態１においては、ポジ型の感光性有機樹脂膜を用いた例について説明する。
【００４０】
ステップＳ４において、表面に凹凸パターン、及び厚み方向に段差構造を有する第１有機膜パターン５Ｂを形成する。具体的には、以下の４つの領域（第１領域Ａ１〜第４領域Ａ４）に応じて、有機平坦化膜５に対して、公知のハーフトーン（又は、グレートーン）露光技術による露光を行い、現像により第１有機膜パターン５Ｂを形成する。有機平坦化膜５に感光性有機樹脂膜を用いているので、直接的にパターン形成を行うことができる。
【００４１】
図５（ａ）において、第１有機膜パターン５Ｂのうち、絶縁膜（層間絶縁膜４、又は層間絶縁膜４とゲート絶縁膜２の積層領域）に開口部を形成する領域が第１領域Ａ１である。また、最終的に、有機平坦化膜５を除去して層間絶縁膜４を露出させる領域が第２領域Ａ２である。さらに、層間絶縁膜４を有機平坦化膜５により被覆して有機平坦化膜５の表面に凹凸形状５Ａを形成する領域が第３領域Ａ３である。そして、層間絶縁膜４を有機平坦化膜５により被覆して有機平坦化膜５の表面をフラットとする領域が第４領域Ａ４である。
【００４２】
第１領域Ａ１には、現像により有機平坦化膜５の除去が可能な強度の露光光を照射する。第２領域Ａ２においては、有機平坦化膜５の薄い膜厚が残存するように中間調露光を行う。第３領域Ａ３においては、有機平坦化膜５の表面に凹凸形状５Ａが形成され、かつ、前記第２領域Ａ２よりもさらに厚膜の有機平坦化膜５が得られるように中間調露光を行う。一方、第４領域Ａ４は、未露光部となるようにする。これにより、図５（ａ）に示すような第１有機膜パターン５Ｂが得られる。
【００４３】
ステップＳ５において、第１有機膜パターン５Ｂをマスクとして、露出している絶縁膜である層間絶縁膜４をエッチングにより除去する。また、層間絶縁膜４の直下層に配設されているゲート絶縁膜２も同時にエッチングにより除去する。これにより、図５（ｂ）に示すように下層配線層が露出したコンタクトホールＣＨ１、ＣＨ２、ＣＨ３が形成される。
【００４４】
コンタクトホールＣＨ１は、ＴＦＴ４０の領域において、第１有機膜パターン５Ｂの表面からドレイン電極２３の表面まで貫通する開口部である。コンタクトホールＣＨ２は、ゲート端子部５３において、層間絶縁膜４の表面からゲート端子１４の表面まで貫通する開口部である。コンタクトホールＣＨ３は、ソース端子部５４において、層間絶縁膜４の表面からソース端子２４の表面まで貫通する開口部である。
【００４５】
ステップＳ６において、第１有機膜パターン５Ｂの膜厚を一律に減じて、第２領域Ａ２の有機平坦化膜５を除去することにより、第２有機膜パターン５Ｃを得る（図５（ｃ）参照）。具体的には、ゲート端子部５３及びソース端子部５４に形成されていた膜厚の薄い第１有機膜パターン５Ｂが除去され、当該領域の層間絶縁膜４が露出する。これにより、後述する透明導電性薄膜３１を形成する際に有機平坦化膜５による高い段差が生じない。一方、第３領域Ａ３及び第４領域Ａ４においては、有機平坦化膜５の膜厚が一律に薄くなるものの、パターンとして残存する。そして、有機平坦化膜５をすべて除去するわけではないので、第１有機膜パターン５Ｂに形成された凹凸パターンは残される。一律に膜厚を減じる方法としては、例えば、酸素雰囲気中でプラズマ照射する、所謂アッシングを適用することができる。
【００４６】
ステップＳ７において、透明導電性薄膜３１を成膜する。透明導電性薄膜３１としては、例えば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＴＺＯ（Indium Tin Zinc Oxide）などを適用することができる。
【００４７】
ステップＳ８において、反射導電性薄膜３２を成膜する。反射導電性薄膜３２としては、例えば、ＡｌやＡｇ、若しくはこれらの積層膜や、これらを主成分とする合金を好適に用いることができる。前述したように焼きつきなどの表示の不具合を防止するために、反射導電性薄膜３２の上にさらに薄い透明導電性薄膜を積層してもよい。
【００４８】
ステップＳ９において、反射導電性薄膜３２上にレジスト６をスピンコート法などにより塗膜する。そして、ステップＳ１０により、写真製版工程により膜厚方向に段差構造を有する第１レジストパターン６Ａを形成する（図６（ｄ）参照）。膜厚方向に段差構造を有する第１レジストパターン６Ａは、公知のハーフトーン（又は、グレートーン）露光技術を適用することにより得ることができる。
【００４９】
透明導電性薄膜３１と反射導電性薄膜３２を除去する領域には、現像によりレジスト６の除去が可能な強度の露光光を照射する。一方、反射導電性薄膜３２を除去して透明導電性薄膜３１のみを残存させたい領域においては、レジストの薄い膜厚が残存するように中間調露光を行う。そして、透明導電性薄膜３１と反射導電性薄膜３２を残す領域は、未露光部となるようにする。露光工程後、現像することにより、図６（ｄ）に示すような第１レジストパターン６Ａを得る。
【００５０】
ステップＳ１１において、第１レジストパターン６Ａをマスクとして透明導電性薄膜３１と反射導電性薄膜３２をエッチングする（図６（ｅ）参照）。これにより、ゲート端子部５３において、ゲート端子１４の上層以外の領域は層間絶縁膜４が露出する。同様にして、ソース端子部５４において、ソース端子２４の上層以外の領域は層間絶縁膜４が露出する。
【００５１】
ステップ１２において、第１レジストパターン６Ａの膜厚をアッシング等により減じて、第２レジストパターン６Ｂを形成する（図６（ｆ）参照）。これにより、透過領域Ｔの反射導電性薄膜３２が露出する。同様に、ゲート端子部５３の反射導電性薄膜３２、ソース端子部５４の反射導電性薄膜３２が露出する。
【００５２】
ステップＳ１３において、第２レジストパターン６Ｂをマスクとして、露出する反射導電性薄膜３２をエッチングする。これにより、透過領域Ｔにおいて、反射導電性薄膜３２が除去される。また、ゲート端子部５３及びソース端子部５４の反射導電性薄膜３２が除去される。その後、ステップＳ１４において第２レジストパターン６Ｂを除去することにより、図３に示すようなＴＦＴアレイ基板８１が得られる。
【００５３】
上記工程等を経て、ＴＦＴアレイ基板８１が製造される。得られたＴＦＴアレイ基板８１は、洗浄された後、配向膜処理、ラビング処理、シール材塗布、トランスファ材塗布などが施された後に対向基板８２（図１参照）と貼り合わされる。そして、シール硬化工程、基板の薄型化処理などが行われて、セルに分断され、液晶８４が注入される。そして、液晶注入口を封止して、偏光板８８などを取り付け、制御基板、バックライド９０などを実装する工程等を経て半透過型液晶表示装置１００が完成する。
【００５４】
実施形態１によれば、ゲート端子１４の近傍に有機平坦化膜５が残存しない構成を採用しているので、ゲート端子１４の上層の透明導電性薄膜３１の被覆性に優れる。同様にして、ソース端子２４近傍に有機平坦化膜５が残存しない構成を採用しているので、ソース端子２４の上層の透明導電性薄膜３１の被覆性に優れる。
【００５５】
[比較例]
図１１及び図１２に、比較例に係るＴＦＴアレイ基板の画素領域５２近傍、ゲート端子部５３、ソース端子部５４の製造工程断面図を示す。
【００５６】
比較例に係るＴＦＴアレイ基板の製造方法は、ステップＳ３までは上記実施形態１と同様である。比較例においては、上記ステップＳ４において、絶縁膜に開口部を形成する第１領域Ａ１、表面に凹凸形状５Ａを有する第３領域Ａ３、表面がフラットな第４領域Ａ４を形成するように有機膜パターン５０５を形成する（図１１（ａ）参照）。換言すると、第２領域Ａ２を設けず、厚み方向に段差構造を有するパターンを形成しない。従って、上記実施形態１におけるステップＳ６に相当する工程を省略する。
【００５７】
次いで、有機膜パターン５０５をマスクとして、露出している層間絶縁膜４をエッチングにより除去する。また、層間絶縁膜４の直下層に配設されているゲート絶縁膜２も同時にエッチングにより除去する（図１１（ｂ）参照）。これにより、図１１（ｂ）に示すように下層配線層が露出したコンタクトホールＣＨ１、ＣＨ４、ＣＨ５が形成される。
【００５８】
コンタクトホールＣＨ４は、ゲート端子部５３において、有機膜パターン５０５の表面からゲート端子１４の表面まで貫通する開口部である。コンタクトホールＣＨ５は、ソース端子部５４において、有機膜パターン５０５の表面からソース端子２４の表面まで貫通する開口部である。
【００５９】
次いで、透明導電性薄膜５３１、反射導電性薄膜５３２を順に成膜する（図１１（ｃ）参照）。そして、レジスト６をスピンコート法などにより塗膜する。そして、写真製版工程により膜厚方向に段差構造を有する第１レジストパターン５０６Ａを形成する（図１２（ｄ）参照）。
【００６０】
具体的には、反射導電性薄膜５３２を除去して透明導電性薄膜５３１のみを残存させたい領域においては、レジスト６の薄い膜厚が残存するように中間調露光を行う。そして、透明導電性薄膜５３１と反射導電性薄膜５３２を残す領域は、未露光部となるようにする。露光工程後、現像することにより、図１２（ｄ）に示すような第１レジストパターン５０６Ａを得る。
【００６１】
その後、第１レジストパターン５０６Ａをマスクとして反射導電性薄膜５３２及び透明導電性薄膜５３１をエッチングする（不図示）。これにより、第１レジストパターン５０６Ａに被覆されていない領域の有機平坦化膜５が露出する。
【００６２】
続いて、第１レジストパターン５０６Ａの膜厚をアッシング等により減じて、第２レジストパターン５０６Ｂを形成する（図１２（ｅ）参照）。これにより、透過領域Ｔの反射導電性薄膜５３２が露出する。同様に、ゲート端子部５３の反射導電性薄膜５３２、ソース端子部５４の反射導電性薄膜５３２が露出する。そして、第２レジストパターン５０６Ｂをマスクとして、露出する反射導電性薄膜５３２をエッチングする。その後、第２レジストパターン５０６Ｂを除去することにより、図１２（ｆ）に示すようなＴＦＴアレイ基板が得られる。すなわち、透過領域Ｔにおいて、反射導電性薄膜５３２が除去される。また、ゲート端子部５３のゲート端子１４近傍、及びソース端子部５４のソース端子２４近傍の反射導電性薄膜５３２が除去される。
【００６３】
しかし、コンタクトホールＣＨ４、ＣＨ５においては、図１２（ｆ）に示すように、反射導電性薄膜５３２が残渣として一部に残存すしやすい。これは、コンタクトホールＣＨ４、ＣＨ５においてレジスト６の膜厚が他の部分に比して厚膜となることに起因する。すなわち、他の部分に比して厚膜のコンタクトホールの側壁部にレジスト６が残存した場合、当該個所の反射導電性薄膜５３２が除去できない。
【００６４】
反射導電性薄膜５３２が端子部において残存すると、ＦＰＣや駆動回路などの実装工程などの後工程において、大気中に反射導電性薄膜５３２が触れたままの状態となる。反射導電性薄膜５３２を構成する金属材料が端子部で露出すると、製造プロセス途中や、製品完成後に大気に曝されることになる。製品使用中の雰囲気によっては、大気中の水分などにより端子部が腐食する恐れがある。腐食が進行した場合、製品の動作に不具合を引き起こすことになり、信頼性低下は避けられない。
【００６５】
また、図１３に示すように、有機平坦化膜５の露出領域が存在する場合、透明導電性薄膜５３１や反射導電性薄膜５３２のパターン形成に用いるレジストパターンをアッシングする際に、有機平坦化膜５もアッシングに曝されることになる。このため、有機平坦化膜５が後退し、図１３に示すような溝が形成される。そして、透明導電性薄膜５３１の端部が庇状に突出する。庇状の透明導電性薄膜５３１は、ＦＰＣや駆動回路を実装する際に庇状の突出部が破損しやすい。そして、透明導電性薄膜５３１の破損片に起因して、隣接する端子間がショートする可能性がある。
【００６６】
さらに、画素電極３０を形成する際、駆動回路やＦＰＣなどの実装端子部において、有機平坦化膜５の大きな溝を形成する製造方法を採用した場合、スピン塗布のレジスト塗布膜厚が不均一化しやすい。すなわち、回転中心となる基板の中心から放射状に広がるレジスト膜厚が不均一となり、画素電極３０の仕上がりにも大きな影響を与える。レジスト膜厚が所望の膜厚よりも薄くなる領域において、画素電極３０が小さくなり、光漏れなどの不具合が生じる恐れがある。
【００６７】
実施形態１に係る製造方法によれば、ゲート端子部５３、ソース端子部５４の有機平坦化膜５を除去しているので、比較例のように端子部におけるエッチング残渣の問題を解決することができる。そして、ゲート端子１４、ソース端子２４を透明導電性薄膜３１により確実に被覆し、かつ、反射導電性薄膜３２が残存することを防止することができる。その結果、製品の信頼性を著しく向上させることができる。しかも、製造工程数を増加させることなく、製品の信頼性を向上させることができる。さらに、端子の縁部の電極材料の破損片による端子間のショートなどの不具合を防止することができる。このため、製造工程における歩留まり向上を実現することができる。
【００６８】
なお、実施形態１に係る端子部は、ＦＰＣ端子領域５８、ＩＣ実装端子領域５７に形成された例について述べたが、対向基板８２（図１）の対向電極（不図示）との接続のための対向電極接続端子４１などに本発明を適用することも可能である。また、透明導電性薄膜３０、反射導電性薄膜３１は、其々単層である例について述べたが、其々独立に積層構造であってもよい。
【００６９】
[実施形態２]
次に、上記実施形態とは異なる構造のＴＦＴアレイ基板の一例について説明する。本実施形態２に係る液晶表示装置は、以下の点を除く基本的な構成及び製造方法は、上記実施形態１と同様である。すなわち、上記実施形態１に係る液晶表示装置は、画素電極３０を構成する透過領域Ｔが有機平坦化膜５上に形成されるシングルギャップ構造であったのに対し、本実施形態２に係る液晶表示装置は、画素電極３０を構成する透過領域Ｔが、有機平坦化膜５を除去した部分に形成されるデュアルギャップ構造である点において相違する。すなわち、透過領域Ｔのギャップが、反射領域Ｒのギャップと異なるものである。これは、一般に液晶８４を通過する光路長を透過領域Ｔと反射領域Ｒでほぼ同じにするためである。
【００７０】
図７（ａ）〜（ｃ）、及び図８（ｄ）〜（ｆ）は、画素領域５２近傍の製造工程断面図である。なお、ゲート端子部５３、ソース端子部５４においては、上記実施形態１と同様の製造工程により製造するため、図示及び説明を割愛する。
【００７１】
実施形態２に係るＴＦＴアレイ基板の製造方法は、ステップＳ３までは上記実施形態１と同様である。実施形態２においては、上記ステップＳ４において、画素電極３０の透過領域Ｔを第２領域Ａ２とする。その他の領域は、上記実施形態１で説明したとおりである。
【００７２】
次いで、第１有機膜パターン１０５Ｂをマスクとして、露出している絶縁膜である層間絶縁膜４をエッチングにより除去する。これにより、図７（ｂ）に示すようにコンタクトホールＣＨ１が形成される。
【００７３】
次いで、第１有機膜パターン１０５Ｂの膜厚を一律に減じて、第２有機膜パターン１０５Ｃを得る（図７（ｃ）参照）。有機平坦化膜５の膜厚が一律に薄くなり、第２領域Ａ２が除去されることにより第２有機膜パターン１０５Ｃが形成される。第２有機膜パターン１０５Ｃにおいても、第１有機膜パターン１０５Ｂに形成された凹凸パターン５Ａは残される。
【００７４】
その後、透明導電性薄膜１３１、反射導電性薄膜１３２、レジスト６を順次成膜する。そして、ハーフトーン（又は、グレイトーン）露光技術を適用することにより、膜厚方向に段差構造を有する第１レジストパターン１０６Ａを得る（図８（ｄ）参照）。上記実施形態１と同様に、透明導電性薄膜１３１と反射導電性薄膜１３２を除去する領域には、現像によりレジストの除去が可能な強度の露光光を照射する。一方、反射導電性薄膜１３２を除去して透明導電性薄膜１３１のみを残存させたい領域においては、レジスト６の薄い膜厚が残存するように中間調露光を行う。そして、透明導電性薄膜１３１と反射導電性薄膜１３２を残す領域は、未露光部となるようにする。露光工程後、現像することにより、図８（ｄ）に示すような第１レジストパターン１０６Ａを得る。
【００７５】
続いて、第１レジストパターン１０６Ａをマスクとしてレジストが除去された領域の透明導電性薄膜１３１と反射導電性薄膜１３２をエッチングする。すなわち、図８（ｅ）に表示している以外の箇所で透明導電性薄膜１３１と反射導電性薄膜１３２が不要な箇所を、第１レジストパターン１０６Ａをマスクにエッチングする。その後、第１レジストパターン１０６Ａの膜厚をアッシング等により減じて、第２レジストパターン１０６Ｂを形成する（図８（ｅ）参照）。これにより、透過領域Ｔの反射導電性薄膜１３２が露出する。
【００７６】
次いで、第２レジストパターン１０６Ｂをマスクとして、露出する反射導電性薄膜１３２をエッチングする。その後、第２レジストパターン１０６Ｂを除去することにより、図８（ｆ）に示すようなＴＦＴアレイ基板が得られる。図３に示すＴＦＴアレイ基板８１との違いは、画素領域５２近傍における透過領域Ｔの有機平坦化膜５が除去されている点である。すなわち、透過領域Ｔにおいて、有機平坦化膜５と反射導電性薄膜１３２が除去される。上記工程等を経て、実施形態２に係るＴＦＴアレイ基板が製造される。
【００７７】
実施形態２に係る液晶表示装置によれば、端子部の構成は上記実施形態１と同様であるので、端子部において上記実施形態１と同様の効果を得ることができる。さらに、デュアルギャップ構造、すなわち、透過領域Ｔの有機平坦化膜５を除去する構造を採用することにより、液晶８４を通過する光路長が、光を往復する反射領域Ｒと、光が１回だけ通過する透過領域Ｔとを、ほぼ同じにすることができるので、反射領域Ｒと透過領域Ｔの光学特性をほぼ同一になる。また、有機平坦化膜５の着色による輝度や色度の透過表示特性の劣化を防止できる。しかも、実施形態２のプロセスにおいては、透過領域Ｔに位置する有機平坦化膜５を除去する工程を新たに追加する必要がない。このため、製造工程数を増加させることなく、製品の信頼性を向上させることができる。
【００７８】
[実施形態３]
本実施形態３に係る液晶表示装置は、以下の点を除く基本的な構成及び製造方法は、上記実施形態２と同様である。すなわち、有機平坦化膜５の除去領域である第２領域として、上記実施形態２に係る液晶表示装置は、端子部とその周辺領域、及び透過領域Ｔを設定していたのに対し、本実施形態３に係る液晶表示装置は、さらに、隣接する画素電極３０間にも適用している点において相違する。
【００７９】
図９に実施形態３に係るＴＦＴアレイ基板の模式的な部分拡大平面図を示す。また、図１０（ａ）に図９のＸＡ−ＸＡ切断部断面図を、図１０（ｂ）に図９のＸＢ−ＸＢ切断部断面図を、図１０（ｃ）に図９のＸＣ−ＸＣ切断部断面図を示す。
【００８０】
実施形態３に係る液晶表示装置においては、図９に示すように、透明導電性薄膜２３１が画素領域５２に対応してマトリックス状に配設されている。そして、反射領域Ｒには、透明導電性薄膜２３１の上層に反射導電性薄膜２３２が積層されている。
【００８１】
画素領域５２の透過領域Ｔは、上記実施形態２と同様に、有機平坦化膜５が除去されている（図１０（ａ）参照）。一方、反射領域Ｒの下層には、図１０（ｂ）、図１０（ｃ）に示すように、有機平坦化膜５により構成される第２有機膜パターン２０５Ｃが配設されている。
【００８２】
実施形態３においては、隣接する画素電極３０の間隙領域の有機平坦化膜５が除去されている。具体的には、実施形態１のステップＳ４において、第２領域Ａ２に、さらに隣接する画素電極３０間の領域を加えて製造を行う。
【００８３】
隣接する画素電極３０の間隙において、図１３に示すように有機平坦化膜５を残存させる構造を採用した場合、画素電極３０間のショートによる表示不良が生じる恐れがある。隣接する画素電極３０間において、有機平坦化膜５の露出領域が存在する場合、透明導電性薄膜５３１や反射導電性薄膜５３２のパターン形成に用いるレジストパターンをアッシングする際に、隣接する画素電極３０間の有機平坦化膜５がアッシングに曝されることになる。このため、有機平坦化膜５が後退し、図１３に示すような溝が形成される。その結果、透明導電性薄膜５３１の端部が庇状に突出する。庇状の透明導電性薄膜５３１は、配向膜のラビング処理時などにおいて破損しやすい。そして、透明導電性薄膜５３１の庇状の端部の破損片が生じると、隣接する画素電極３０間がショートする可能性がある。
【００８４】
実施形態３に係るＴＦＴアレイ基板によれば、隣接する画素電極３０間に有機平坦化膜５を配設しないようにしているので、図１３に示すような透明導電性薄膜５３１の端部が庇状に突出してしまうことを防止することができる。これにより、配向膜８６のラビング処理などを行う際に、庇状に突出した透明導電性薄膜の端部が破損して、破損片により画素電極３０間にショートを引き起こすことを防止することができる。その結果、表示不良を防ぎ、信頼性の高い液晶表示装置を提供することができる。また、上記実施形態１と同様の効果を有する。
【００８５】
[実施形態４]
実施形態４に係る液晶表示装置は、以下の点を除く基本的な構成及び製造方法は、上記実施形態１と同様である。すなわち、有機平坦化膜５の除去領域である第２領域Ａ２として、上記実施形態１に係る液晶表示装置は、端子部とその周辺領域を設定していたのに対し、実施形態４に係る液晶表示装置は、さらに、シール領域５９（図２参照）にも適用している点において相違する。
【００８６】
実施形態４に係る液晶表示装置においては、前述したように、図１に示すように、ＴＦＴアレイ基板８１と対向基板８２とがシール材８３で囲まれる空間により貼り合わされている。シール材８３が形成されている領域が図２に示すシール領域５９となる。図２の例においては、表示領域５１の外側において、これを取り囲むようにシール領域５９が形成されている。このシール領域５９の全領域に亘って、有機平坦化膜５を除去する。具体的には、実施形態１のステップＳ４において、第２領域Ａ２に、さらにシール領域５９の領域を加えて製造を行う。
【００８７】
実施形態４に係る液晶表示装置によれば、シール領域５９に有機平坦化膜５を配設しないようにしているので、有機平坦化膜５の膜厚のばらつきに起因するＴＦＴアレイ基板８１と対向基板８２とのギャップの不均一性の問題を解決することができる。また、上記実施形態１と同様の効果を得ることができる。
【００８８】
上記実施形態１〜４は、好適に組み合わせることが可能である。また、上記実施形態１〜４に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。
【符号の説明】
【００８９】
１      絶縁性基板
２      ゲート絶縁膜
３      半導体層
４      層間絶縁膜
５      有機平坦化膜
６      レジスト
１０    走査信号線
１１    走査引き回し配線
１２    ゲート電極
１３    保持容量配線
１４    ゲート端子
２０    表示信号線
２１    表示引き回し配線
２２    ソース電極
２３    ドレイン電極
２４    ソース端子
３０    画素電極
３１    透明導電性薄膜
３２    反射導電性薄膜
４０    ＴＦＴ
４１    対向電極接続端子
４２    外部端子
５０    表示領域
５１    額縁領域
５２    画素領域
５３    ゲート端子部
５４    ソース端子部
５５    走査信号線引き回し領域
５６    表示信号線引き回し領域
５７    ＩＣ実装端子領域
５８    ＦＰＣ端子領域
５９    シール領域
８０    液晶表示パネル
８１    ＴＦＴアレイ基板
８２    対向基板
８３    シール材
８４    液晶
８５    スペーサ
８６    配向膜
８７    対向電極
８８    偏光板
９０    バックライト
１００  液晶表示装置
Ａ１    第１領域
Ａ２    第２領域
Ａ３    第３領域
Ａ４    第４領域
【図１】
2010181474.tif 000003
【図２】
2010181474.tif 000004
【図３】
2010181474.tif 000005
【図４】
2010181474.tif 000006
【図５】
2010181474.tif 000007
【図６】
2010181474.tif 000008
【図７】
2010181474.tif 000009
【図８】
2010181474.tif 000010
【図９】
2010181474.tif 000011
【図１０】
2010181474.tif 000012
【図１１】
2010181474.tif 000013
【図１２】
2010181474.tif 000014
【図１３】
2010181474.tif 000015