(57)【要約】【課題】簡素な温度測定回路とその測定制御方法によっても、温度変化に対応した最適なリフレッシュ周期とその安全設計が必要であり、また効率の良い半導体システムの提供。【解決手段】所定回数のリフレッシュ動作毎に異なる基準温度で一回の温度測定を行うように温度センサ部（２０）を制御し、それぞれの前記温度測定結果を複数のラッチ回路（２３）でそれぞれ保持し、前回の異なる基準温度に対する温度測定結果を含むすべての前記複数のラッチ回路の出力からリフレッシュ周期を設定する。測定開始後、リフレッシュが一巡するＷＡＩＴ時間毎に異なる温度測定が繰り返され、高温側の前記温度測定結果を優先してリフレッシュ周期が設定される安全設計である。【選択図】図２
2010176783.tif 000002
【特許請求の範囲】
【請求項１】
温度センサと、
前記温度センサを、所定回数のリフレッシュ動作毎に異なる基準温度で一回の温度測定を行うように制御する測定制御部と、
複数の互いに異なる前記基準温度に対する前記温度センサでの温度測定結果を保持する複数のラッチ回路と、を備え、
複数の前記ラッチ回路の出力を纏めて温度検知結果とし、リフレッシュ周期を設定する半導体装置。
【請求項２】
前記所定回数は、少なくともリフレッシュ対象とする複数のワード線を一単位とする回数であり、またその倍数を含む、請求項１記載の半導体装置。
【請求項３】
前記測定制御部は、前記温度測定を高温側から低温側へシフトするように制御する、請求項１に記載の半導体装置。
【請求項４】
前記設定されるリフレッシュ周期は、高温側のリフレッシュ周期が、低温側のリフレッシュ周期よりも短い、すなわち高い周波数である、請求項１に記載の半導体装置。
【請求項５】
高温側の前記温度測定結果を保持するラッチ回路の情報を、低温側の前記温度測定結果の情報に対して優先して纏め、前記温度検知結果とする論理回路をさらに備える、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記論理回路は、前記複数のラッチ回路の出力をエンコードするエンコーダである、請求項５に記載の半導体装置。
【請求項７】
前記温度検知結果を外部端子へ出力する出力回路をさらに備える、請求項１、５、６いずれか一項に記載の半導体装置。
【請求項８】
前記所定回数は、前記リフレッシュアドレスカウンタの少なくとも任意の１ビットの変化又は所定アドレス、前記リフレッシュアドレスカウンタの最上位ビット（又は最下位ビット）に更に付加される上位ビット（下位ビット）、のうち少なくとも１つで表される回数に対応し、リフレッシュ対象とする前記複数のワード線をリフレッシュする回数を示すものである、請求項２記載の半導体装置。
【請求項９】
前記出力回路は、コマンドデコーダでのコマンドのデコード結果に応じて、前記温度検知結果を、前記外部端子へ出力する、請求項７記載の半導体装置。
【請求項１０】
前記出力回路が出力する温度検知結果の信号の出力レイテンシは、前記コマンドから前記メモリセルをアクセスするリードコマンドからそのメモリセルのデータが前記出力回路を介して前記外部端子へ出力されるまでのレイテンシ、と同じレイテンシである、請求項９記載の半導体装置。
【請求項１１】
前記メモリセルのリフレッシュを制御するリフレッシュ制御回路を備え、前記リフレッシュ制御回路は、前記温度検知結果の信号に対応して、前記メモリセルのリフレッシュ周期を変更する、請求項１記載の半導体装置。
【請求項１２】
基準電圧を抵抗分圧した電圧であって前記基準温度に対応する電圧と、前記温度センサの出力電圧とを比較する比較部と、
前記比較部の比較結果をラッチする前記複数のラッチ回路と、
リフレッシュアドレスの一巡を検知するアドレス検知回路と、
前記複数のラッチ回路に保持された複数の測定結果から前記温度検知結果の信号を生成する論理回路と、
をさらに備え、
前記測定制御部は、
前記アドレス検知回路での前記リフレッシュアドレスの一巡の検知結果に基づき、複数の温度測定条件のうち第１の測定条件を選択し、前記第１の測定条件に対応する基準温度の電圧と、前記温度センサの出力とを、前記比較部で比較し、前記比較結果を前記複数のラッチ回路のうち前記第１の測定条件に対応する対応する第１のラッチ回路へ保持させ、
前記アドレス検知回路での前記リフレッシュアドレスの一巡の検知結果に応じて、順次、前記第１の測定条件と異なる第２測定条件を選択し、前記第１のラッチ回路と異なる第２のラッチ回路へ比較結果を保持させる制御を行う測定制御部と、を備える、請求項１記載の半導体装置。
【請求項１３】
前記エンコード信号を外部端子へ出力する出力回路を備える、請求項１２記載の半導体装置。
【請求項１４】
前記アドレス検知回路は、リフレッシュアドレスカウンタのカウント出力のうち少なくとも任意の１ビットの変化又は所定アドレス、前記リフレッシュアドレスカウンタの最上位ビット又は最下位ビットに更に付加される上位ビット又は下位ビットの変化を検出する、請求項１２記載の半導体装置。
【請求項１５】
前記任意の１ビットまたはその組み合わせビットは、バンクメモリまたはバンクメモリ内の所定数のメモリ領域であるメモリブロックである、請求項１４記載の半導体装置。
【請求項１６】
基準電圧を分圧した電圧を複数のタップから出力する抵抗ストリングと、
前記抵抗ストリングの複数のタップのうち１つを選択して前記比較部に供給する第１のスイッチと、
前記比較部の出力を前記複数のラッチ回路のうち１つのラッチ回路の入力に接続する、第２のスイッチと、
をさらに備え、
前記測定制御部が、前記第１、第２のスイッチの切替を制御する、請求項１２記載の半導体装置。
【請求項１７】
前記第１スイッチが選択する前記抵抗ストリングのオフセット抵抗を選択するオフセット制御回路を備える、請求項１６記載の半導体装置。
【請求項１８】
所定回数のリフレッシュ動作毎に異なる基準温度で一回の温度測定を行うように温度センサを制御し、
それぞれの前記温度測定結果を複数のラッチ回路でそれぞれ保持し、
前回の異なる基準温度に対する温度測定結果を含むすべての前記複数のラッチ回路の出力からリフレッシュ周期を設定する、半導体装置の制御方法。
【請求項１９】
前記所定回数は、少なくともリフレッシュ対象とする複数のワード線を一単位とする回数であり、またその倍数を含む、請求項１８記載の半導体装置の制御方法。
【請求項２０】
前記リフレッシュ周期の設定は、高温側の前記温度測定結果を優先して処理する、請求項１８に記載の半導体装置の制御方法。
【請求項２１】
前記所定回数毎に一回実施される異なる基準温度に対するそれぞれの温度測定結果が第１の結果（一致）の時、第１のリフレッシュ周期を設定し、
前記それぞれの温度測定結果が第２の結果（不一致）の時、第１のリフレッシュ周期と異なる第２のリフレッシュ周期を設定するか否かを、前回に実施された異なる基準温度に対する温度測定の結果に従って判断する、請求項１８〜２０のいずれか一項に記載の半導体装置の制御方法。
【請求項２２】
前記第１のリフレッシュ周期は、前回に実施された異なる基準温度に対する温度測定の結果に従ったリフレッシュ周期である、請求項２１に記載の半導体装置の制御方法。
【請求項２３】
前記判断は、前回に実施された異なる基準温度に対する温度測定の結果が第２の結果（不一致）であった時、前記第２のリフレッシュ周期が設定される、請求項２１に記載の半導体装置の制御方法。
【請求項２４】
前記判断は、前回に実施された異なる基準温度に対する温度測定の結果が第１の結果（一致）であった時、前記第１のリフレッシュ周期が設定される、請求項２１に記載の半導体装置の制御方法。
【請求項２５】
前記それぞれの温度測定は、高温側から低温側へシフトする、請求項１８〜２４のいずれか一項に記載の半導体装置の制御方法。
【請求項２６】
前記設定されるリフレッシュ周期は、高温側のリフレッシュ周期が、低温側のリフレッシュ周期よりも短い、すなわち高い周波数である、請求項１８に記載の半導体装置の制御方法。
【請求項２７】
温度センサと、
前記温度センサを所定回数のリフレッシュ動作毎に異なる基準温度で一回の温度測定を行うように制御する測定制御部と、
複数の互いに異なる前記基準温度に対する前記温度センサでの温度測定結果を保持する複数のラッチ回路と、
複数の前記ラッチ回路の出力を纏めて温度検知結果信号を生成する論理回路と、
前記温度検知結果信号を外部端子へ出力する出力回路と、
を備えた半導体装置と、
前記温度検知結果信号を読み出す読み出し制御回路と、
前記温度検知結果信号により前記半導体メモリへリフレッシュコマンドを発行する所定時間の間隔値を調整するリフレッシュ周期制御回路と、
を備え、前記半導体装置を制御するコントローラと、
を含む半導体システム。
【請求項２８】
前記所定回数は、少なくともリフレッシュ対象とする複数のワード線を一単
位とする回数であり、またその倍数を含む、請求項２７記載の半導体システム。
【請求項２９】
前記メモリコントローラの読み出し制御回路が前記温度検知結果信号を読み出すためのコマンドを前記半導体メモリへ発行し、前記半導体メモリが前記温度検知結果信号を出力するまでのレイテンシは、前記メモリコントローラが前記半導体メモリのメモリセルをアクセスするためのコマンドを発行し、前記半導体メモリが前記メモリセルのデータを出力するまでのレイテンシと、同じである、請求項２７記載の半導体システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、温度測定回路を備えた半導体装置とその制御方法と、半導体装置とそれを制御するコントローラとを含む半導体システムに関する。
【背景技術】
【０００２】
電荷をキャパシタに保持することで情報を記憶し、データ保持にリフレッシュ動作を必要となるＤＲＡＭ（ダイナミックランダムアクセスメモリ）においては、高温ではリフレッシュ周期を短くする必要があり、逆に低温では、データ保持時間が長くなるため、リフレッシュ周期を長くすることで、ＤＲＡＭの消費電流を低減することができる。ＤＲＡＭに現在のチップ温度を示すコードを出力する機能を搭載し、このＤＲＡＭを実装した機器において、ＤＲＡＭから出力される温度コードに応じて、ＤＲＡＭにリフレッシュ命令（リフレッシュ・コマンド）を発行する周期を変える構成が用いられている。
【０００３】
温度測定回路を備えた半導体装置に関する関連技術として、例えば特許文献１には、温度センサが、第１電流制御信号（ＣＴＲＬＳ１）または第２電流制御信号（ＣＴＲＬＳ２）に応答して、温度の上昇によって電流レベルが上昇する第１電流（ＰＴＡＴ）と温度の上昇によって電流レベルが低下する第２電流（ＣＴＡＴ）とを比較部に出力し、比較部は、半導体装置内部の温度が基準温度より高いか、または低いかに関する情報を有する温度信号（ＴＳ）を出力し、保存部は、比較部からの温度信号を保存した後に制御部に出力し、制御部は、保存部から出力される温度信号（ＴＳ）に応答して第１電流（ＰＴＡＴ）または第２電流（ＣＴＡＴ）の電流レベルを変化させて基準温度を制御する第１電流制御信号（ＣＴＲＬＳ１）または第２電流制御信号（ＣＴＲＬＳ２）を発生する構成が開示されている。引用文献１においては、１つの温度センサと比較部を備え、保存部は複数のラッチ回路を備え、１つの温度センサ／比較回路と複数の保持回路間を複数のスイッチ回路で接続を切替え、複数の結果保持回路（ＬＳＢ〜ＭＳＢ）の出力を合成することによって、精度が高い最終の温度の測定結果が得られるようにした構成が開示されている。
【０００４】
また、特許文献２には、温度の変化にリフレッシュ周期を調節して消費電流を減少させるセルフリフレッシュ周期の制御として、所定周期の最大値の時間ごとに、温度測定を行い、リフレッシュ周期を可変にする構成が開示される。すなわち、特許文献２には、セルフリフレッシュ開始信号（ＳＲＳ）またはセルフリフレッシュ終了信号（ＳＲＳ）に応答して第１周期制御信号（ＴＳ）を発生させ、セルフリフレッシュ開始信号（ＳＲＳ）により発生されるクロック信号（ＭＳＢ）に応答して、サンプリングクロック（ＳＣＬＫ）を発生させ、温度センサはサンプリングクロック（ＳＣＬＫ）に応答して動作し、半導体メモリ装置の温度をセンシングし、これに対応する第２周期制御信号（ＴＳ）を発生させ、周期制御部では、第１周期制御信号（ＴＳ）及び第２周期制御信号（ＴＳ）に応じてセルフリフレッシュ周期を制御し、周期制御信号（ＴＳ）に応じてクロック発生部から印加される周期クロック信号（ＴＣＬＫ）の倍率を決定してリフレッシュ周期信号（ＲＳ）として出力する構成が開示されている。
【０００５】
特許文献３には、半導体素子において、ＤＲＡＭの動作モードに関係なく、正確な温度情報を更新する温度情報出力装置（Ｏｎ  Ｄｉｅ  Ｔｈｅｒｍａｌ  Ｓｅｎｓｏｒ；ＯＤＴＳ）として、メモリコントローラがサンプリングクロックをメモリデバイスに発行し、メモリデバイスがそれに対応して温度測定を行う構成が開示されている。すなわち、特許文献３には、第１イネーブル信号及び第２イネーブル信号に応答して、半導体素子の内部温度を測定し、測定した温度情報を有する温度情報コードを生成する温度情報コード生成手段と、前記第１イネーブル信号及び第２イネーブル信号に応答して、温度情報を有する複数の第１フラグ信号を生成し、前記第１フラグ信号が設定された論理レベル値を有するか、又は変動する論理レベル値を有するかを選択するフラグ信号論理決定手段とを備えた構成が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−０３１０７７号公報
【特許文献２】特開２００６−０４０５２７号公報
【特許文献３】特開２００８−０８３０２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
簡素な温度測定回路とその測定制御方法による測定時間の短縮によっても、温度変化に対応した最適なリフレッシュ周期とその安全設計が実現でき、メモリセルの情報が維持できなければならない。更に、それら機能を搭載した半導体システム全体において効率の良いシステムが実現されなければならない。以下に本発明による関連技術の分析を与える。
【０００８】
上記特許文献１乃至３においては、メモリデバイス自身が備える内部タイマ等によって、一つのワード線に接続される複数メモリセルのリフレッシュを所定時間間隔で随時行うセルフリフレッシュ（ＳＲＦ）機能において、温度センサによりチップ内温度の測定を行い、測定結果を、随時、リフレッシュの所定時間の変更に反映させている。
【０００９】
またメモリコントローラが、内蔵タイマにより、ＣＰＵからのアクセス状況に応じて、ＣＰＵのアクセスの隙間に、随時、オートリフレッシュ・コマンド（ＡＲＦ：Ａｕｔｏ  Ｒｅｆｒｅｓｈ−Ｃｏｍｍａｎｄ）を発行する構成において、メモリコントローラは、メモリデバイス内の温度の変化を把握し、測定した温度に応じて、ＡＲＦの周期を変更しなければならない。なお、オートリフレッシュ（ＡＲＦ）は、メモリコントローラ等メモリデバイス外部からメモリデバイスにコマンドを与え、メモリデバイスはこのＡＲＦコマンドを受けてリフレッシュ動作（リフレッシュアドレスで選択されたワード線に接続する複数のメモリセルのリフレッシュ）を行う。
【００１０】
特許文献３のように、メモリコントローラがサンプリングクロックをメモリデバイスに発行し、メモリデバイスがそれに対応して温度測定を行う構成の場合、測定に時間を要する。また、メモリコントローラとメモリモジュール等の複数のメモリデバイス間でシステムバスを共有している場合、メモリデバイスでの温度測定の信号の受け渡しのバス・トラフィックにより、他のメモリデバイスとメモリコントローラ間の通信を阻害することとなり、システムバスのスループットが低下する。
【００１１】
また特許文献１では、一回の温度測定において、一つの温度センサ／比較回路と、複数のスイッチ（電流側／ラッチ側共）を制御して測定精度を高めているが、総測定時間と測定精度はトレードオフの関係にある。
【００１２】
特許文献１乃至３では、リフレッシュアドレスカウンタが一巡（リフレッシュされるワード線が一巡）していない時点で、温度測定結果に応じてリフレッシュ周期を変更（リフレッシュされるワード線を活性化するタイミングを変更）するという制御が行われる。このため、それぞれのワード線に接続されるメモリセルのリフレッシュ周期がバラバラとなる可能性がある。今回のリフレッシュ動作と一回前のリフレッシュ動作との間の時間経過情報）をワード線ごとに管理することができない。
【００１３】
上記特許文献１乃至３において開示される技術思想は、高精度な温度測定を行う為の簡素な構成を開示した特許文献１と、所定時間毎に温度測定を行い、リフレッシュ周期を変更する特許文献２と３が開示されるも、仮にそれらを組み合わせたとしても、所定時間毎に高精度な温度測定を実施する技術思想でしかない。
【課題を解決するための手段】
【００１４】
本発明は上記問題の１つ又は複数を解決するため、概略以下の構成とされる。
【００１５】
本願の技術思想の代表的な一つによれば、温度センサを用いて、所定時間毎に異なる基準温度（温度測定時の判断とする基準温度値）に対する１回の温度測定を行い、それを繰り返すことで複数の基準温度に対するそれぞれの温度測定値の結果を取得し、それら複数の測定結果値を用いて、リフレッシュ周期を設定、変更する。これにより、簡素な温度測定回路とその制御による測定時間の短縮によって、温度変化に対応した最適なリフレッシュ周期が実現でき、メモリセルの情報が維持できるが実現できる。
【００１６】
更に、本願の技術思想の代表的な一つによれば、前記所定時間は、少なくともリフレッシュ対象とする複数のワード線（ワード線の数）を一単位とする回数であり、またその倍数を含む。これにより、ワード線毎にリフレッシュ周期の管理が不要となる。
【００１７】
更に、本願の技術思想の代表的な一つによれば、前記リフレッシュ周期の設定は、エンコーダを備え、所定時間毎に異なる基準温度に対して測定されたそれぞれの測定結果を論理回路（エンコーダ）に入力し、測定の基準温度が高い側の測定に対する測定結果の情報（ビット）を優先して、リフレッシュ周期を決定する。これは、メモリセルのリフレッシュ周期が速い（リフレッシュ周波数が高い）方に優先的に制御することを意味する。これにより、メモリセル情報の維持の為の簡素な温度測定の構成と測定条件によっても、リフレッシュ周期の設定に伴う安全設計が可能となる。
【００１８】
更に、測定を高温側から低温側へ移行させることにより、所定時間毎の温度測定が一巡するまでの間に温度が上昇したとしても、高温側の測定結果が優先して処理（エンコード）されるため、温度測定が一巡するまでもなく高温測定が先に処理されエンコーダによる優先処理により、迅速なリフレッシュ周期の再設定が可能となり、リフレッシュの保証が可能になる。
【００１９】
更に、測定を高温側から低温側へ移行させることにより、所定時間毎の温度測定が一巡するまでの間に温度が低下したとしても、高温側の測定結果が優先して処理（エンコード）されるため、温度測定が一巡するまでもなく高温測定が終了しその測定結果が処理されれば、その時点で低温側の結果が優先されるので、迅速なリフレッシュ周期の設定変更が可能になる。
【００２０】
本発明によれば、温度センサと、前記温度センサを、所定回数のリフレッシュ動作毎に異なる基準温度で一回の温度測定を行うように制御する測定制御部と、複数の互いに異なる前記基準温度に対する前記温度センサでの温度測定結果を保持する複数のラッチ回路と、を備え、複数の前記ラッチ回路の出力を纏めて温度検知結果とし、リフレッシュ周期を設定すること、を特徴とする半導体記憶装置が提供される。
【００２１】
本発明によれば、所定回数のリフレッシュ動作毎に異なる基準温度で一回の温度測定を行うように温度センサを制御し、それぞれの前記温度測定結果を複数のラッチ回路でそれぞれ保持し、前回の異なる基準温度に対する温度測定結果を含むすべての前記複数のラッチ回路の出力からリフレッシュ周期を設定する、半導体装置の制御方法が提供される。
【００２２】
本発明によれば、予め定めた所定回数のリフレッシュ動作毎に、互いに異なる複数の基準温度に対して温度の測定を順次行い、互いに異なる複数の前記基準温度に対する温度測定結果を複数のラッチ回路にそれぞれ保持する温度測定回路と、前記複数のラッチ回路の出力をエンコードし、前記エンコードした信号を温度検知結果として出力するエンコーダとを備えた半導体記憶装置が提供される。
【００２３】
本発明によれば、基準電圧を分圧した電圧をタップから出力する抵抗ストリングと、前記抵抗ストリングの複数のタップ電圧のうち、基準温度に対応する電圧と、温度センサ素子の出力電圧を比較する比較部と、前記比較部の比較結果を受ける複数のセレクタと、入力されるクロック信号に応答して、前記複数のタップと前記セレクタとを、順次、選択する回路と、前記複数のセレクタからの信号を受け、複数の異なる基準温度のうちどの温度範囲にあるかに基づき、リフレッシュアドレスカウンタのカウント動作を行うリフレッシュクロック信号の周期を可変させる回路と、を備えた半導体記憶装置が提供される。
【００２４】
本発明によれば、所定回数のリフレッシュ動作毎に、温度センサにて、順次、互いに異なる基準温度に対して温度測定を行うように制御し、
互いに異なる複数の前記基準温度に対する前記温度センサでの測定結果を複数のラッチ回路で保持し、前記複数のラッチ回路の出力を受けてエンコードし、エンコード信号を出力する、半導体記憶装置の制御方法が提供される。
【００２５】
本発明によれば、温度センサと、前記温度センサを所定回数のリフレッシュ動作毎に異なる基準温度で一回の温度測定を行うように制御する測定制御部と、複数の互いに異なる前記基準温度に対する前記温度センサでの温度測定結果を保持する複数のラッチ回路と、複数の前記ラッチ回路の出力を纏めて温度検知結果信号を生成する論理回路と、その温度検知結果信号を外部端子へ出力する出力回路と、で構成される半導体メモリと、前記温度検知結果信号を読み出す読み出し制御回路と、前記温度検知結果信号により前記半導体メモリへリフレッシュコマンドを発行する所定時間の間隔値を調整するリフレッシュ周期制御回路と、で構成される前記半導体メモリを制御するメモリコントローラ、とを含むメモリシステムが提供される。
【発明の効果】
【００２６】
本発明によれば、簡素な温度測定回路とその測定制御方法による測定時間の短縮によって、温度変化に対応した最適なリフレッシュ周期とその安全設計が実現でき、メモリセルの情報が維持できることを可能としている。また、本発明によれば、半導体記憶装置の温度測定によるシステムバスのスループットの低下を回避することを可能としている。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施例のメモリデバイスの全体構成を示す図である。
【図２】本発明の一実施例の温度測定回路の構成を示す図である。
【図３】本発明の一実施例のリフレッシュアドレスカウンタの構成を示す図である。
【図４】本発明の一実施例のメモリシステムの構成の一例を示す図である。
【図５】本発明の一実施例の温度測定回路の構成を示す図である。
【図６】（Ａ）、（Ｂ）は本発明の一実施例のエンコーダの構成と真理値表を示す図である。
【図７】本発明の一実施例の温度とリフレッシュ周期の制御の動作を説明する図である
【図８】本発明の一実施例の動作を説明する流れ図である。
【図９】本発明の一実施例の温度測定回路の別の変形例を示す図である。
【図１０】図９の実施例のトリミング動作を説明するタイミング図である。
【発明を実施するための形態】
【００２８】
本発明の実施の形態を以下に説明する。本発明の半導体記憶装置は、その一実施形態においては、図２を参照すると、温度測定回路（１８）を備え、温度測定回路（１８）において、所定回数のリフレッシュ動作度に、温度制御部（２４）は第１スイッチ（２５）にて、順次、互いに異なる複数の基準温度に対応する基準値（参照電圧）を選択し、互いに異なる複数の基準温度に対する基準電圧と、温度センサ素子（ダイオード）の出力電圧を比較部（２１）で順次比較する。比較部（２１）での順次比較されたそれぞれの比較結果は、複数のラッチ回路（２３）のうち、第２スイッチ（２６）を介して対応するラッチ回路（２３）に保持される。エンコーダ（１９）は、論理回路の一例であり、複数のラッチ回路（２３）の出力を常時エンコードし、エンコードした信号を温度検知結果として半導体記憶装置の外部端子から外部に出力する、または後述するセルフリフレッシュの為にリフレッシュ周期を半導体記憶装置自身で決定するリフレッシュ制御回路へ出力する。
【００２９】
温度測定回路（１８）は、リフレッシュアドレスカウンタ（１６）のカウント動作が一巡する（リフレッシュされるそれぞれのメモリセルが接続される複数のワード線のすべてが一巡する）度に、一回動作する。それにより、比較部（２１）で、所定の基準温度に対応する基準値（参照電圧）と温度センサ素子（ダイオード）の比較を行い、比較部（２１）での比較結果を、該所定の基準温度に対応するラッチ回路（２３）に保持する。
【００３０】
温度測定回路（１８）の測定制御部（２４）は、アドレス検知回路（１７）でのリフレッシュアドレスの一巡検知結果により、検知対象の基準温度に対応する基準値を選択する第１スイッチ（２５）と、比較部（２１）の出力と複数のラッチ回路間の接続を選択する第２スイッチ（２６）の切替えを制御する。
測定制御部（２４）は、第１スイッチ（２５）と第２スイッチ（２６）を同期して制御する。
【００３１】
温度測定回路（１８）において、リフレッシュされるワード線が一巡する度に、比較部（２１）による温度検出と、比較部（２１）の比較結果を該当するラッチ回路（２３）へ保持させる処理が行われる。第１、第２スイッチ（２５、２６）の切替えが一巡する期間は、（リフレッシュされるワード線が一巡（所定回数）する期間）ｘ（ラッチ回路の数）である。
【００３２】
測定制御部（２４）は、第１、第２スイッチ（２５、２６）を、リフレッシュされるワード線が一巡する度に行われる、温度測定回路（１８）による一回の測定動作に対応して切替える（スイッチング）ことで、複数の温度測定条件のうち所定の温度測定条件での温度測定を一回行い、リフレッシュされるワード線の一巡に応じて、複数の温度測定条件が変更され、比較部（２１）においては、チップ内（温度センサ素子（ダイオード）が感知するシリコン基板の温度）の温度と、複数の互いに異なる基準温度との比較が行われる。
【００３３】
エンコーダ（１９）は、複数のラッチ回路（２３）に保持される情報を、例えば高温側の情報を優先してエンコードし、エンコーダのエンコード情報を外部端子へ出力する出力回路を備えている。
【００３４】
本発明に係るメモリデバイスにおいて、複数のラッチ回路（２３）の出力を並列に入力するエンコード（１９）からのエンコード信号は、例えば、該メモリデバイスを制御するメモリコントローラ（その他のデバイス）から該メモリデバイスへ発行される要求に応じて出力される。
【００３５】
メモリコントローラ（その他の半導体装置）は、メモリデバイスから出力されるエンコード信号を入力する手段と、前記エンコード信号より導出される温度情報により、メモリコントローラがメモリデバイスへリフレッシュ（ＡＲＦ）の周期を変更する手段とを備えた構成としてもよい。尚、メモリコントローラは、複数のリフレッシュ（ＡＲＦ）の周期を変更する手段を備え、複数のメモリデバイスからそれぞれ出力される温度情報に対して、それぞれ異なったリフレッシュ（ＡＲＦ）の周期を制御することができる。
【００３６】
リフレッシュされるワード線が一巡する度に一回行われる、所定の基準温度（例えば２５、８５、１００、１１５℃）での温度測定は、例えばメモリコントローラにより与えられるＡＲＦ（オートリフレッシュ）コマンドにより、メモリデバイスがリフレッシュを行い、リフレッシュされるワード線が一巡する度に、メモリデバイスの温度測定回路において前記一回の温度測定を実行する構成としてもよい。
【００３７】
あるいは、メモリコントローラより与えられるＳＲＦコマンドによりメモリデバイスがリフレッシュを行い、リフレッシュアドレスが一巡する度に、メモリデバイスの温度測定回路において、前記一回の温度測定が実行するようにしてもよい。
【００３８】
本発明によれば、このように、リフレッシュアドレスが一巡する度に行われる温度測定結果に応じて、リフレッシュ周期を制御する構成としたことで、ワード線ごとにリフレッシュ時間を管理しなくてもよい。
【００３９】
ＡＲＦ（オートリフレッシュ）からＳＲＦ（セルフリフレッシュ）、又は、ＳＲＦ（セルフリフレッシュ）からＡＲＦ（オートリフレッシュ）の動作モードの遷移においても、リフレッシュアドレスを生成するメモリデバイス内のリフレッシュアドレスカウンタは、リセットされない。リフレッシュアドレスカウンタは電源投入時にリセットされる、またはメモリコントローラから強制的にリセットコマンドが与えられない限りリセットされない。本発明によれば、温度の測定の高精度化と測定時間の短縮を可能としている。よって、本発明によれば、ＡＲＦとＳＲＦが互いに混在しても、リフレッシュ対象とする複数のワード線を一単位とする回数の計測は継続されるので、温度測定の管理は維持される、ことを可能としている。
【００４０】
尚、本願の技術思想によれば、異なる基準温度にそれぞれ対応する温度センサ２０、比較部２１が、複数あっても良い。この場合、第１スイッチ２５、第２スイッチ２６は不要である。測定制御部２４は、所定回数のリフレッシュ動作毎に複数の温度センサ２０と比較部２１とを選択制御する。これにより、複数のラッチ回路には、それぞれ所定回数のリフレッシュ動作毎に異なる基準温度で測定された測定結果が、得られる。一つの温度センサ２０と複数の比較部２１と、それらを繋ぐ第１スイッチ２５とにより構成することもできる。以下実施例に即して説明する。
【実施例１】
【００４１】
図１は、本発明の一実施例のＤＲＡＭデバイスの内部構成を示す図である。特に制限されないが、図１のＤＲＡＭデバイスは、８バンク（８バンクメモリ）構成のＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ：クロックの立ち上がりと立ち下がりの両エッジに同期してデータをやり取りする）ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  ＤＲＡＭ）である。図１において、ロウデコーダ（Ｒｏｗ  ｄｅｃｏｄｅｒ）４は、ロウアドレスをデコードし選択されたワード線（不図示）を駆動する。センスアンプ（Ｓｅｎｓｅ  ａｍｐ．）２は、メモリセルアレイ（Ｍｅｍｏｒｙ  ｃｅｌｌ  ａｒｒａｙ）１のビット線（不図示）に読み出されたデータを増幅し、リフレッシュ動作時にはリフレッシュアドレスで選択されたワード線のセルに接続するビット線に読み出されたセルデータを増幅して該セルへ書き戻す。カラムデコーダ（Ｃｏｌｕｍｎ  ｄｅｃｏｒｄｅｒ）３は、カラムアドレスをデコードし、選択されたＹスイッチ（不図示）をオンとしてビット線を選択し、ＩＯ線（不図示）に接続する。コマンドデコーダ９は、所定のアドレス信号と、制御信号として、チップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、カラムアドレスストローブ信号／ＣＡＳ、ライトイネーブル信号／ＷＥを入力し、コマンドをデコードする（なお、信号名の／はＬｏｗでアクティブであることを示す）。カラムアドレスバッファ及びバーストカウンタ（Ｃｏｌｕｍｎ  ａｄｄｒｅｓｓ  ｂｕｆｆｅｒ  ａｎｄ  ｂｕｒｓｔ  ｃｏｕｎｔｅｒ）７は、コマンドデコーダ９からの制御信号を受けるコントロールロジック（Ｃｏｎｔｒｏｌ  ｌｏｇｉｃ）１０の制御のもと、入力されたカラムアドレスから、バースト長分のアドレスを生成し、カラムデコーダ３に供給する。モードレジスタ（Ｍｏｄｅ  ｒｅｇｉｓｔｅｒ）５は、アドレス信号とバンク選択用（８バンクの中の１つを選択）の信号ＢＡ０、ＢＡ１、ＢＡ２を入力し、コントロールロジック１０に制御信号を出力する。なお、図１のＤＲＡＭデバイスは、モードレジスタ５のほかに、モードレジスタで設定できない機能を設定する不図示の拡張モードレジスタ（ＥＭＲ１、２等）を含む。
尚、バンクは所定数のメモリセルで構成されたメモリアクセス単位の領域であり、複数のバンクは互いに独立してアクセス可能な機能（非排他制御）をそれぞれのバンクに備える。後述するブロックは、バンク内の所定数のメモリセルで構成されたメモリアクセス単位の領域であり、複数のブロックは互いに非排他制御である。
【００４２】
コマンドデコーダ９でリフレッシュコマンドを認識（デコード）した場合、リフレッシュ制御回路１５に通知し、これを受けてリフレッシュ制御回路１５は、リフレッシュアドレスカウンタ１６をカウント動作させる信号を出力する。コマンドデコーダ９は、不図示のメモリコントローラからのオートリフレッシュ（ＡＲＦ）コマンド又はセルフリフレッシュ（ＳＲＦ）コマンドを認識して、リフレッシュ制御回路１５を活性化させる。
【００４３】
リフレッシュ制御回路１５は、メモリコントローラ等外部からのＡＲＦコマンドの入力に応答して、リフレッシュアドレスカウンタ１６にアドレスカウントアップ信号を送出する。また、リフレッシュ制御回路１５は、ＳＲＦコマンドの入力に応答して、セルフリフレッシュ・モードにエントリ（ＳＲエントリ）し、リフレッシュ制御回路１５内の内部タイマ（不図示）のタイマ値に応じ、リフレッシュアドレスカウンタ１６にアドレスカウントアップ信号を送出する。
【００４４】
更に、リフレッシュ制御回路１５は、コントロールロジック１０に対してリフレッシュ要求信号を送出する。
【００４５】
また、リフレッシュ制御回路１５は、セルフリフレッシュ時に、後述するエンコーダ１９から入力されたエンコード信号ＯＰに従って、リフレッシュ周期を変更する。例えば、リフレッシュ周期を生成するオシレータ（不図示）とその出力を分周する倍周回路（不図示）を制御して、リフレッシュ周期（リフレッシュ周波数）を変更する。特に制限されないが、倍周回路４６は、ＥＭＲ（Ｅｘｔｅｎｄｅｄ  Ｍｏｄｅ  Ｒｅｇｉｓｔｅｒ）２（Ａ６）の設定によるＡＴＣＳＲ（Ａｕｔｏｍａｔｉｃ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｍｐｅｎｄａｔｅｄ  Ｓｅｌｆ  Ｒｅｆｒｅｓｈ）信号により活性化、非活性化が制御される。
【００４６】
メモリセルアレイ１は、リフレッシュアドレスカウンタ１６のリフレッシュアドレスとコントロールロジック１０からの制御信号によりアクセスされる。リフレッシュアドレスを入力するロウデコーダ４で選択されたワード線に接続する複数のメモリセルがリフレッシュされる。
【００４７】
アドレス検知回路１７は、リフレッシュアドレスカウンタ１６がカウント動作を一巡させたことを検出すると、温度測定回路１８を活性化（温度測定動作を実行）させる信号を出力する。
【００４８】
エンコーダ１９は、温度測定回路１８の測定結果（複数のラッチ回路にラッチされた複数ビット信号）を符号化する。
【００４９】
リフレッシュアドレスカウンタ１６は、リフレッシュ制御回路１５からのリフレッシュ信号を入力してカウントアップ動作し、カウント出力を、リフレッシュアドレスとして出力する。尚、カウント動作は、カウントダウンであっても良い。
【００５０】
ロウアドレスバッファ６は、アドレス端子からのロウアドレスと、リフレッシュアドレスカウンタ１６からのリフレッシュアドレス（カウンタ出力のＬＳＢからＭＳＢ）をマルチプレクサ（不図示）に入力し、リフレッシュ動作時には、リフレッシュアドレスを選択し、それ以外は、アドレス端子からのロウアドレスを選択し、ロウデコーダ４に供給する。
【００５１】
クロックジェネレータ１４は、ＤＲＡＭデバイスに供給される相補の外部クロックＣＫ、／ＣＫを受け、クロックイネーブル信号ＣＫＥがＨｉｇｈのとき、内部クロックを出力し、クロックイネーブル信号ＣＫＥがＬｏｗとなると、以降、内部クロックの供給を停止する。
【００５２】
データコントロール回路（Ｄａｔａ  ｃｏｎｔｒｏｌ  ｃｉｒｃｉｕｔ）８は、書き込みデータと読み出しデータの入出力を行う。ラッチ回路１１は書き込みデータと読出しデータをラッチする。またラッチ回路１１は、エンコーダ１９からのエンコード結果をラッチする。このとき、ラッチ回路１１の入力に接続されるデータコントロール回路８の出力（読み出しデータの出力回路）はオフ状態とされる。
【００５３】
入力出力バッファ（Ｉｎｐｕｔ  ＆  Ｏｕｔｐｕｔ  ｂｕｆｆｅｒ）１３は、データ入出力端子ＤＱからのデータの入出力を行う。また、入力出力バッファ（Ｉｎｐｕｔ  ＆  Ｏｕｔｐｕｔ  ｂｕｆｆｅｒ）１３は、エンコーダ１９からのエンコード結果をデータ端子ＤＱから並列に出力する。尚、エンコード結果であるエンコード信号の出力に関して、エンコード信号は、メモリコントローラからの要求に応じて、好ましくは、通常動作であるメモリセルアレイ１からのデータをアクセスするリード動作で使用されるレイテンシー（コマンド入力からデータ出力までの外部クロックＣＫ、／ＣＫの数を示す）が適用される。メモリシステムにおけるシステムバスの管理が、簡素であるからである。
【００５４】
ＤＬＬ（Ｄｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）１２は、外部クロックＣＫ、／ＣＫに遅延同期した信号を生成し、入力出力バッファ１３に供給する。
【００５５】
メモリセルアレイ１からの読み出しデータはラッチ回路１１から入力出力バッファ１３に供給され、入力出力バッファ１３は、ＤＬＬ１２で外部クロックＣＫに同期したクロック信号の立ち上がりと立ち下がりのエッジを用いて、データ端子ＤＱから読み出しデータをダブルデータレートで出力する。
【００５６】
入力出力バッファ１３に入力される制御信号のうちＤＭはライトデータのデータマスク信号であり、ライト時、Ｈｉｇｈのときデータは書き込まれる。ＤＱＳ、／ＤＱＳは、データのライト、リードのタイミングを規定する差動のデータストローブ信号であり、ライト動作時に入力信号、リード動作時に出力信号のＩＯ信号である。ＴＤＱＳ、／ＴＤＤＱは、データのｘ８構成をｘ４構成とコンパチブル（互換）とする差動の切替信号である。ＯＤＴ（Ｏｎ  Ｄｉｅ  Ｔｅｒｍｉｎａｔｉｏｎ）はＤＱ、ＤＱＳ、／ＤＱＳ、ＴＤＱＳ、／ＴＤＱＳの終端抵抗をオン・オフさせる制御信号である。なお、図１は、ＤＲＡＭデバイスの一典型例を模式的に示したものであり、本発明は、かかる構成に限定されるものでないことは勿論である。
【００５７】
図２は、図１の温度測定回路１８の内部構成とアドレス検知回路１７、エンコーダ１９との接続形態の一例を示す図である。図２を参照すると、本実施例の温度測定回路１８は、センサ部２０と、比較部２１と、複数のラッチ回路２３と、センサ部２０（内の抵抗ストリングのタップ）と比較部２１の入力（基準電圧端子）との接続を切替える第１スイッチ２５と、比較部２１の出力（比較結果）と複数のラッチ回路２３の入力との接続を切替える第２スイッチ２６と、比較部２１の動作、第１、第２スイッチ２５、２６の切替を制御する測定制御部２４と、センサ部２０のオフセットを制御するオフセット制御回路２７とを備えている。
【００５８】
測定制御部２４は、アドレス検知回路１７の出力（リフレッシュアドレスカウンタが一巡のしたことの検知結果）に基づき、比較部２１の動作の制御と、第１、第２スイッチ２５、２６の切替え制御を行う。
【００５９】
アドレス検知回路１７は、リフレッシュアドレスが一巡したことを検知し、一巡検知結果を、測定制御部２４に入力する。
【００６０】
本実施例においては、比較部２１は、測定制御部２４により、リフレッシュアドレスが一巡する度に、一回活性化されて動作する。また、第１、第２スイッチ２５、２６は、リフレッシュアドレスが一巡する度に、測定制御部２４の制御により、接続先の切替えが行われる。すなわち、第１、第２スイッチ２５、２６は、測定制御部２４からの指示を受け、スイッチングを行うことで、複数の温度測定条件のうち所定の温度測定を一回行い、一巡回数に応じて、複数の温度測定条件が変更される。
【００６１】
本実施例の温度測定回路１８において、リフレッシュされるワード線が一巡する度に、比較部２１での異なる基準温度に対して温度検出が行われ、比較部２１の出力は該当するラッチ回路２３にラッチされる。特に制限されないが、第１、第２スイッチ２５、２６の切替えが一巡する期間は、
（リフレッシュされるワード線が一巡（所定回数）する期間）ｘ（ラッチ回路の数）とされる。
【００６２】
エンコーダ１９は、前述したように、複数のラッチ回路２３の出力を並列に入力し符号化（エンコード）して出力する。温度測定回路１８において、複数の基準温度に対応する複数の参照電圧に対して、比較部２１を時分割で共用し、検知結果を、該当する基準温度に対応するラッチ回路に保持し、エンコーダ１９でチップ外に出力するエンコード信号を生成する際に、高温側の基準温度での比較結果を優先（最上位ビット側）としている。
【００６３】
オフセット制御回路２７は、センサ部２０内の抵抗ストリング（不図示）の分圧電圧を調整して、比較部２１のオフセット（入力オフセット電圧等）を制御する。第１スイッチ２５の複数の端子は、センサ部２０内の抵抗ストリング（不図示）のタップにそれぞれ接続されるが、オフセット制御回路２７の指示信号により、オフセット抵抗を挿入するか否かが選択される。オフセット抵抗は、第１スイッチ２５の複数の端子に共通する抵抗値で実現され、これにより、比較部２１のオフセットを補償する。このオフセットの意義は、温度センサ素子であるダイオードの接合電圧の温度特性値（−２ｍＶ／℃）に対して、カレントミラー等で構成される電圧比較部２１のオフセット電圧（１０ｍＶ程度）であり、それによる検知結果の温度精度（正確さ、バラツキ）は、５℃程度である。故に、温度の検出精度をあげるために、比較部で比較される参照電圧を取り出すタップの位置をトリミングする。一つの電圧比較部２１で構成される本願においては、複数のオフセットの為のトリミングが不要である。
【００６４】
図３は、図１のリフレッシュアドレスカウンタ１６とアドレス検知回路１７の接続構成を示す図である。図３を参照すると、リフレッシュアドレスカウンタ１６のＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）の１つ上のビット（ＭＳＢ＋１）（オーバフローフラグ）を備えている。特に制限されないが、リフレッシュアドレスカウンタ１６のカウント出力であるリフレッシュアドレス（ロウアドレス）は、ＭＳＢ側のビットフィールドから下位ビット側に、バンクの選択信号、ブロックの選択信号、ワード線の選択信号を構成している。リフレッシュアドレスカウンタ１６が例えば０からカウントアップし、全て１となったのち、リフレッシュ制御回路からのリフレッシュコマンド入力で、ＭＳＢ＋１が１となり、アドレス検知回路１７に一巡したことを知らせる。ＭＳＢ＋１が１となると、リフレッシュアドレスカウンタ１６はオートクリアされ、ＭＳＢ＋１も０クリアされる。なお、本発明は、リフレッシュアドレスカウンタ１６のＭＳＢに更に付加される上位ビットＭＳＢ＋１の信号を用いてアドレス検知回路１７に一巡を通知する構成に限定されるものでなく、リフレッシュアドレスカウンタ１６の少なくとも任意の１ビットの変化又は所定アドレスの変化に基づき、アドレス検知回路１７はアドレス検知を行うようにしてもよい。
例えば、一回のリフレッシュ動作で複数のバンクを同時に処理する（活性する）場合、ブロックアドレスの更に上位ビット（バンクアドレスの下位ビット）が、アドレス検知回路１７に入力される。また、リフレッシュアドレスカウンタがカウントダウン方式の場合、ＬＳＢ−１が、アドレス検知回路１７に入力される。
【００６５】
図４は、本実施例におけるメモリデバイスとメモリコントローラの内部構成（メモリシステム）の要部と、接続を示す図である。図４を参照すると、コマンドバス、ＩＯバスに接続する複数のメモリデバイス（メモリ）１００は、いずれも図１に示した構成とされる。なお、図４では、メモリ１００を２つ備えた構成が示されているが、メモリ１００の個数は２つに限定されるものでないことは勿論である。
【００６６】
図４には、メモリ１００において、コマンドデコーダ／コントロールロジック９／１０、温度測定回路１８、エンコーダ１９、ラッチ１１、出力回路１３が示されている。コマンドデコーダ／コントロールロジック９／１０、温度測定回路１８、エンコーダ１９、ラッチ回路１１、出力回路１３は、図１のコマンドデコーダ９／コントロールロジック１０、温度測定回路１８、エンコーダ１９、ラッチ回路１１、入力及び出力回路１３の出力回路に対応する。
【００６７】
メモリコントローラ２００は、リフレッシュ周期制御回路２０１とコマンド発行回路２０２を備えている。メモリコントローラ２００のコマンド発行回路２０２は、メモリ１００のコマンドデコーダ１０１とコマンドバスを介して接続され、メモリコントローラ２００のリフレッシュ周期制御回路２０１は、メモリ１００の出力回路１０４からのエンコード結果を受け、温度検知結果に基づき、コマンド発行回路２０２からのリフレッシュコマンドの発行周期を制御する。メモリコントローラ２００のコマンド発行回路２０２は、セルフリフレッシュ（ＳＲＦ）コマンドを発行する。またメモリコントローラ２００のコマンド発行回路２０２は、メモリ１００へ所定時間毎にオートリフレッシュ（ＡＲＦ）コマンドを発行する。
【００６８】
メモリ１００は、リフレッシュ毎に、リフレッシュアドレスを変更し（カウントアップ）、リフレッシュアドレスに対応するワード線に接続する複数のメモリセルのリフレッシュを行う。
【００６９】
本実施例において、メモリコントローラ２００は、バスプロトコルにしたがい、所定のタイミング（例えば他メモリとの通信を阻害しない所定時間毎）で、メモリ１００のエンコード結果（温度検知結果）を読み出す。メモリコントローラ２００は、メモリ１００から温度検知結果を読み出す場合、コマンド発行回路２０２は、メモリ１００におけるメモリセルのリードデータを読み出す通常のリードコマンドとは異なる専用の温度検知結果の読み出しコマンドを発行する。メモリ１００は、メモリコントローラ２００からの温度検知結果の読み出しコマンドに対応して、ラッチ回路１１にラッチされていたエンコード信号を出力回路１３を介してＩ／Ｏバスへ送出する。
【００７０】
メモリコントローラ２００は、メモリ１００からＩ／Ｏバスに送出されたエンコード信号を入力し、オートリフレッシュ（ＡＲＦ）コマンドを発行する周期を補正する。
【００７１】
なお、メモリコントローラ２００は、Ｉ／Ｏバスに接続される複数のメモリ１００からのエンコード信号を受信して処理する機能を備えている。
【００７２】
メモリコントローラ２００におけるメモリ１００からのエンコード信号の処理機能として、
（Ａ）２つのメモリ１００の各エンコード信号から相関値を算出し、２つのメモリ１００に共通のオートリフレッシュ（ＡＲＦ）周期でリフレッシュを行うようにしてもよいし、あるいは、
（Ｂ）２つのメモリ１００の各エンコード信号毎にそれぞれ個別にオートリフレッシュ（ＡＲＦ）周期を算出するようにしてもよい。この場合、リフレッシュ周期制御回路２０１は２つ備えられ、それらは互いに非同期で動作する。
【００７３】
図５は、図２において、温度検知閾値（基準温度）を４段階とした場合の温度測定回路の構成を示す図である。図５を参照すると、基準電圧ＶＲＥＦ０とＧＮＤ（グランド）間に接続される抵抗ストリング３０と、定電流源３１と、定電流源３１にアノードが接続されカソードがＧＮＤに接続されたダイオード３２と、４つの端子ａ、ｂ、ｃ、ｄを切替える第１スイッチ２５と、第１スイッチ２５の出力端子に非反転入力端子（＋）が接続されダイオード３２のアノードと定電流源３１の接続点に反転入力端子（−）が接続された比較部２１と、４個のラッチ回路２３と、比較部２１の出力を４個のラッチ回路２３のうちの１つに接続する第２スイッチ２６とを備えている。トリミング回路２８は、オフセット制御回路（図２の２７）の指示に基づき、抵抗ストリング３０のオフセット抵抗を選択する。基準電圧ＶＲＥＦ０、抵抗ストリング３０、定電流源３１、ダイオード３２とトリミング回路２８が、センサ部２０（図２）を構成する。
【００７４】
尚、抵抗ストリング３０と基準電圧端子ＶＲＥＦとの間には、省電力の為の測定制御部２４から制御され、比較部２１が動作する時にのみ導通するオン・オフスイッチ（ＰＭＯＳトランジスタ）を導入しても良い。同様に、定電流源３１とダイオード３２との間に、省電力の為の測定制御部２４から制御され、比較部２１が動作する時にのみ導通するオン・オフスイッチ（ＰＭＯＳトランジスタ）を導入しても良い。本実施例において、ＰＭＯＳトランジスタに限定されるものでないことは勿論である。
【００７５】
リフレッシュアドレスカウンタ１６がカウント動作してかウント動作が一巡しオーバーフローが発生すると、アドレス検知回路１７は、温度モニタ信号ＴＭＯＮを活性状態（例えばＨｉｇｈ）とする。測定制御部２４は、ＴＭＯＮがＨｉｇｈになるごとに，基準温度２５℃→８５℃→１００℃→１１５℃→２５℃→８５℃→・・・・と、第１、第２スイッチ２５、２６の接続を切替える制御信号を生成する。すなわち、測定制御部２４は、第１スイッチ２５の入力端子ａ→ｂ→ｃ→ｄ→ａ→・・・と切替えることで、抵抗ストリング３０のタップを切替え、比較部２１に入力される参照電圧を変更し、第２スイッチ２６に対して、対応するラッチ回路２３との接続を切替えるための制御信号を生成する。
【００７６】
ダイオード３２の接合電圧Ｖｂｅの温度係数が約−２ｍＶ／℃であるため、ダイオード３２のアノード電圧は、基準温度２５℃、８５℃、１００℃、１１５℃の順に低くなる。第１スイッチ２５はＶＲＥＦ側から順に、入力ａが接続するタップ電圧ａが２５℃、入力ｂが接続するタップ電圧が８５℃、入力ｃが接続するタップ電圧が１００℃、入力ｄが接続するタップ電圧が１１５℃に対応する。例えば第１スイッチ２５の入力ｂが接続する抵抗ストリング３０のタップ電圧は、入力ａが接続する抵抗ストリング３０のタップ電圧よりも、（８５℃−２５℃）ｘ（−２ｍＶ／℃）＝１２０ｍＶ低い。第１スイッチ２５の入力ａ→ｂ→ｃ→ｄの順に選択して、参照電圧を比較部２１に供給し、第２スイッチ２６は、ＴＷ（２５℃）（ＴＷ４）、ＴＷ（８５℃）（ＴＷ１）、ＴＷ（１００℃）（ＴＷ３）、ＴＷ（１１５℃）（ＴＷ５）のラッチ回路２３の順に切替える。ＴＷ（２５℃）のラッチ回路２３は、第１スイッチ２５の入力ａの電圧とダイオード３２の端子電圧（アノード電圧）との比較部２１による比較結果を保持する。ＴＷ（８５℃）のラッチ回路２３は、第１スイッチ２５の入力ｂの電圧とダイオード３２の端子電圧との比較部２１による比較結果を保持する。ＴＷ（１００℃）のラッチ回路２３は、第１スイッチ２５の入力ｃの電圧とダイオード３２の端子電圧との比較部２１による比較結果を保持する。ＴＷ（１１５℃）のラッチ回路２３は、第１スイッチ２５の入力ｄの電圧とダイオード３２の端子電圧との比較部２１による比較結果を保持する。
【００７７】
図５（Ｂ）に示すように、
（１）温度が２５℃よりも低い場合（２５℃＞Ｔ）、ダイオード３２のアノード電圧は、第１スイッチ２５の入力ａの電圧よりも高い（このとき、ダイオード３２のアノード電圧は第１スイッチ２５の入力ｂ、ｃ、ｄの電圧よりも高い）。ダイオード３２のアノード電圧と、第１スイッチ２５の入力ａ〜ｄの電圧（検知閾値）とを比較する比較部２１の出力を保持するラッチ回路２３の出力ＴＷ４、ＴＷ１、ＴＷ３、ＴＷ５は、いずれもＬｏｗとなる。
【００７８】
（２）温度が２５℃と８５℃の間の場合（８５℃＞Ｔ＞２５℃）、ダイオード３２のアノード電圧は、第１スイッチ２５の入力ａの電圧よりも低く、入力ｂの電圧よりも高い（ダイオード３２のアノード電圧は第１スイッチ２５の入力ｃ、ｄの電圧よりも高い）。ダイオード３２のアノード電圧は、第１スイッチ２５の入力ａの電圧（検知閾値）よりも低いため、比較部２１の出力を保持するラッチ回路２３の出力ＴＷ４はＨｉｇｈとなる。ダイオード３２のアノード電圧と第１スイッチ２５の入力ｂ、ｃ、ｄの電圧を比較する比較部２１の出力を保持するラッチ回路２３の出力ＴＷ１、ＴＷ３、ＴＷ５はＬｏｗとなる。
【００７９】
（３）温度が８５℃と１００℃の間の場合（１００℃＞Ｔ＞８５℃）、ダイオード３２のアノード電圧は、第１スイッチ２５の入力ａ、ｂの電圧よりも低く入力ｃ、ｄの電圧よりも高い。すなわち、ダイオード３２のアノード電圧は、第１スイッチ２５の入力ａ、ｂの電圧（検知閾値）よりも低く、比較部２１の出力を保持するラッチ回路２３の出力ＴＷ４、ＴＷ１はＨｉｇｈ、Ｈｉｇｈとなる。ダイオード３２のアノード電圧は、第１スイッチ２５の入力ｃ、ｄの電圧よりも高いため、比較部２１の出力を保持するラッチ回路２３の出力ＴＷ３、ＴＷ５はＬｏｗとなる。
【００８０】
（４）温度が１００℃と１１５℃の間の場合（１１５℃＞Ｔ＞１００℃）、ダイオード３２のアノード電圧は、第１スイッチ２５の入力ａ、ｂ、ｃの電圧よりも低く入力ｄの電圧よりも高い。すなわち、ダイオード３２のアノード電圧は、第１スイッチ２５の入力ａ、ｂ、の電圧（検知閾値）よりも低く比較部２１の出力を保持するラッチ回路２３の出力ＴＷ４、ＴＷ１、ＴＷ３はＨｉｇｈ、Ｈｉｇｈ、Ｈｉｇｈとなり、ＴＷ５はＬｏｗとなる。
【００８１】
（５）温度が１１５℃よりも高い場合（Ｔ＞１１５℃）、ダイオード３２のアノード電圧は、第１スイッチ２５の入力ａ、ｂ、ｃ、ｄの電圧よりも低いため、比較部２１による比較結果のラッチ回路の出力ＴＷ４、ＴＷ１、ＴＷ３、ＴＷ５はすべてＨｉｇｈとなる。
【００８２】
エンコーダ１９は、４個のラッチ回路２３の出力（４ビットパラレルデータ）を符号化して３ビットとして出力する。
【００８３】
ダイオード３２の端子電圧が第１スイッチの入力ａの電圧よりも高いとき、ダイオード３２の端子電圧は第１スイッチ２５の入力ｂ、ｃ、ｄの電圧のいずれよりも高く、ＴＷ４がＬｏｗのとき、ＴＷ１、ＴＷ３、ＴＷ５はすべてＬｏｗとなる。エンコーダ１９は、４個のラッチ回路２３の出力である４ビットパラレルデータによる１６通りの組み合わせのうち、上記した５通りのいずれであるかを符号化すればよいため、その出力は、３ビットパラレルデータ（温度コードＯＰ＜２：０＞）を出力する。
【００８４】
図６（Ａ）は、エンコーダ１９の回路構成の一例を示す図である。図６（Ｂ）は、図６（Ａ）のエンコーダ１９の真理値表である。４つのラッチ回路２３の値の組み合わせに対して、高温側のラッチ回路の出力ＴＷ（１１５℃）を優先して、５通りの検知結果を、３ビットの温度コード出力ＯＰ＜２：０＞として出力する。
【００８５】
これは、本願の技術思想の代表的な一つである、温度センサを用いて、所定時間毎に異なる基準温度（温度測定時の判断とする基準温度値）に対する１回の温度測定を行うことと、メモリセルの情報維持の為のリフレッシュ周期の設定の特異性から、前記優先処理を行っている。即ち、エンコーダの処理の考え方として、４回の測定が所定時間毎に実施される。１回目の１１５度に対する測定において、温度の高い測定結果のビット（ＴＷ５）がＨｉｇｈであれば、２回目（１００度）、３回目（８５度）、４回目（２５度）の測定においてどのような結果が出力されようとも、エンコーダはメモリセルの情報を維持するために、ＴＷ５を優先した論理処理結果を実行し、それに対応するコードＯＰ（１１１）が出力される。４回の測定が一巡すると、５回目の測定は、再度１１５度の測定が行われる。この測定結果が１１５度よりも低い時、即ちビット（ＴＷ５）がＬｏｗであれば、エンコーダは、一つ下の温度（１００度）のビット（ＴＷ３）を優先処理する。
【００８６】
ここで、ＴＷ３のビットは、２回目の温度測定で既に実行された測定結果であり、その結果は対応するラッチ回路に既に入力されていることに注意が必要である。２回目の温度測定の結果（ＴＷ３）がＨｉｇｈであったのであれば、エンコーダはそれに対応するコードＯＰ（１１０）を、５回目の測定結果後に出力する。２回目の温度測定の結果（ＴＷ３）がＬｏｗであれば、更に、既に実行された３回目の温度測定の結果が優先される。以降、同様である。これによって、所定時間毎に異なる温度測定を行うも、エンコーダの優先処理により、任意の測定温度の結果により既にその前に測定した温度の結果が生かされるので、必ずしも一巡しなければ、リフレッシュ周期が変更される訳ではない。複数のラッチ回路とエンコーダの優先処理により、迅速なリフレッシュ周期の変更が可能である。
【００８７】
図６（Ａ）を参照すると、ＴＷ（１１５℃）、ＴＷ（１００℃）、ＴＷ（８５℃）を入力する３入力ＮＯＲ回路ＮＯＲ１と、３入力ＮＯＲ回路ＮＯＲ１の出力を入力するインバータＩＮＶ２と、ＴＷ（１１５℃）、ＴＷ（１００℃）、ＴＷ（１１５℃）をインバータＩＮＶ１で反転した信号を入力する３入力ＮＯＲ回路ＮＯＲ２と、３入力ＮＯＲ回路ＮＯＲ２の出力を入力するインバータＩＮＶ３と、ＴＷ（８５℃）、ＴＷ（２５℃）を入力する２入力ＮＯＲ回路ＮＯＲ３と、ＴＷ（１００℃）とＮＯＲ回路ＮＯＲ３の出力を入力する２入力ＮＯＲ回路ＮＯＲ４と、ＴＷ（１１５℃）とＮＯＲ回路ＮＯＲ４の出力を入力する２入力ＮＯＲ回路ＮＯＲ５と、２入力ＮＯＲ回路ＮＯＲ５の出力を入力するインバータＩＮＶ４とを備えている。
【００８８】
ＴＷ（１１５℃）がＨｉｇｈのとき、ＴＷ（１００℃）、ＴＷ（８５℃）、ＴＷ（２５℃）の値によらず、ＯＰ＜２：０≧１１１（Ｔ＞１１５℃）
【００８９】
ＴＷ（１１５℃）がＬｏｗ、ＴＷ（１００℃）がＨｉｇｈのとき、ＴＷ（８５℃）、ＴＷ（２５℃）の値によらず、ＯＰ＜２：０≧１１０（１１５℃＞Ｔ＞１００℃）、
【００９０】
ＴＷ（１１５℃）、ＴＷ（１００℃）がＬｏｗ、ＴＷ（８５℃）がＨｉｇｈのとき、ＴＷ（２５℃）の値によらず、ＯＰ＜２：０≧１０１（１００℃＞Ｔ＞８５℃）、
【００９１】
ＴＷ（１１５℃）、ＴＷ（１００℃）、ＴＷ（８５℃）がＬｏｗ、ＴＷ（２５℃）がＨｉｇｈのとき、ＯＰ＜２：０≧０１１（８５℃＞Ｔ＞２５℃）、
【００９２】
ＴＷ（１１５℃）、ＴＷ（１００℃）、ＴＷ（８５℃）、ＴＷ（２５℃）がＬｏｗのとき、ＯＰ＜２：０≧０１０（２５℃＞Ｔ）
となる。
【００９３】
本実施例において、比較部２１のオフセット調整のためのトリミング回路２８におけるトリミングは、例えば８５℃で一回行う。本実施例において、比較器２１のオフセットをキャンセルするように、抵抗ストリング３０のタップを８５℃で選択すると、他の基準温度（２５℃、１１０℃、１１５℃）用の参照電圧も連動して選択される（オフセット制御については図１０を参照して後述される）。
【００９４】
＜動作説明＞
図７は、本実施例のセルフリフレッシュの制御の動作を説明する図である。横軸は温度、縦軸は、リフレッシュの周期（時間軸）を対数表示している。この図では２０℃刻みの７段階でリフレッシュの周期を制御している。温度センサ素子であるダイオード３２が検出する検出温度Ｔｊ（シリコン基板の温度＝メモリセル構造において情報を示す電荷量が接続される拡散層のジャンクション温度）が、Ｔｊ＞１２０℃、１２０℃≧Ｔｊ＞１００℃、１００℃≧Ｔｊ＞８０℃、８０℃≧Ｔｊ＞６０℃、６０℃≧Ｔｊ＞４０℃、４０℃≧Ｔｊ＞２０℃、２０℃≧Ｔｊ＞０℃、Ｔｊ≦０℃の範囲のリフレッシュ周期が可変に設定される。セルフリフレッシュの場合には、前述の様に、リフレッシュ制御回路１５がエンコード信号ＯＰに従って、リフレッシュ周期を変更する。オートリフレッシュの場合には、前述の様にメモリコントローラが発行するＡＲＦ（オートリフレッシュ）コマンドの周期を示す。なお、図７の例では、温度範囲が１段低温側のリフレッシュ周期は、一段高温側の周期に対して、冪乗（対数表示で２倍）、長くなる関係に設定されているが、リフレッシュ周期の倍率は、各温度において、任意に設定してもよい。また本実施例において、周期の倍率は２の冪乗に制限されるものでないことは勿論である。
【００９５】
図８は、本実施例の動作を説明する流れ図である。図８に示すように、測定開始後、以下のフローチャート（この図では、２０℃刻みの７回（６４ｍｓｘ７回）の温度測定）が開始される。測定開始は、デバイスに電源が投入された時以降から開始され、メモリコントローラが発行するオートリフレッシュコマンドに従って、もしくはセルフリフレッシュコマンドにエントリーし内部タイマＯＳＣ（不図示）を通じて倍周回路（不図示）が発行するリフレッシュ要求に従って、リフレッシュ対象とする複数のワード線が少なくとも一巡（６４ｍｓ）する度毎に、温度測定時の判断とする一つの基準温度に対する一回の温度測定が行われる。
【００９６】
最初に、メモリセルのリフレッシュ周期が最も短い時間に相当する値（ｘ４）に、リフレッシュ周期（倍周回路）の値が（デフォルト値として）設定される。この倍周回路は、メモリ（半導体記憶装置）１００にあっては、セルフリフレッシュに使用されるメモリ１００に搭載される回路であり、メモリコントローラにあっては、オートリフレッシュに使用されるメモリコントローラ２００に搭載されるリフレッシュ周期制御回路２０１内の回路であることは言うまでもない。尚、倍周期回路でなくともオシレータそのものの周期を変更しても良いことは言うまでもない。前記値（ｘ４）は、メモリセルに格納される情報を維持するにあたって、最も短いリフレッシュ周期である。
【００９７】
そして、リフレッシュ対象とする複数のワード線が少なくとも一巡（６４ｍｓ）する度毎に実行される温度測定とその判定結果に従って、
（ａ）Ｔｊ＞１２０℃のとき（判定結果は“Ｙ”）、リフレッシュ周期を最も短い値ｘ４（倍周期の倍率）に維持し、
Ｔｊ＜１２０℃のとき（判定結果は“Ｎ”）、リフレッシュ周期を最も短い値ｘ４の２倍（ｘ８）に変更する。これによって、リフレッシュに必要な消費電力は、デフォルト時の１／２となる。
（ｂ）Ｔｊ＞１００℃のとき（判定結果は“Ｙ”）、リフレッシュ周期を前の条件の周期に維持（ｘ４またはｘ８）し、
Ｔｊ＜１００℃のとき（判定結果は“Ｎ”）、エンコーダ１９に入力される上位（高温側）ビットに“１”（Ｈｉｇｈ）が立っていなければ、リフレッシュ周期をｘ１６に変更し
（ｃ）Ｔｊ＞８０℃のとき（判定結果は“Ｙ”）、リフレッシュ周期を前の条件の周期に維持（ｘ４またはｘ８またはｘ１６）し、
Ｔｊ＜８０℃のとき（判定結果は“Ｎ”）、エンコーダ１９に入力される上位（高温側）のそれぞれの２ビットに“１”（Ｈｉｇｈ）が立っていなければ、リフレッシュ周期をｘ３２に変更し、
（ｄ）Ｔｊ＞６０℃（判定結果は“Ｙ”）のとき、リフレッシュ周期を前の条件の周期に維持（ｘ４またはｘ８またはｘ１６またはｘ３２）し、
Ｔｊ＜６０℃のとき（判定結果は“Ｎ”）、エンコーダ１９に入力される上位（高温側）のそれぞれの３ビットに“１”（Ｈｉｇｈ）が立っていなければ、リフレッシュ周期をｘ６４に変更し、
（ｅ）Ｔｊ＞４０℃（判定結果は“Ｙ”）のとき、リフレッシュ周期を前の条件の周期に維持（ｘ４またはｘ８またはｘ１６またはｘ３２またはｘ６４し、
Ｔｊ＜４０℃のとき（判定結果は“Ｎ”）、エンコーダ１９に入力される上位（高温側）のそれぞれの４ビットに“１”（Ｈｉｇｈ）が立っていなければ、リフレッシュ周期をｘ１２８に変更し、
（ｆ）Ｔｊ＞２０℃（判定結果は“Ｙ”）のとき、リフレッシュ周期を前の条件の周期に維持（ｘ４またはｘ８またはｘ１６またはｘ３２またはｘ６４またはｘ１２８）し、
Ｔｊ＜２０℃のとき（判定結果は“Ｎ”）、エンコーダ１９に入力される上位（高温側）のそれぞれの５ビットに“１”（Ｈｉｇｈ）が立っていなければ、リフレッシュ周期をｘ２５６に変更し、
（ｇ）Ｔｊ＞０℃（判定結果は“Ｙ”）のとき、リフレッシュ周期を前の条件の周期に維持（ｘ４またはｘ８またはｘ１６またはｘ３２またはｘ６４またはｘ１２８またはｘ２５６）し、
Ｔｊ＜０℃のとき（判定結果は“Ｎ”）、エンコーダ１９に入力される上位（高温側）のそれぞれの６ビットに“１”（Ｈｉｇｈ）が立っていなければ、リフレッシュ周期をｘ５１２に変更、する。
【００９８】
ここで注意することは、上記設定は、所定周期毎に一回、所定の基準温度に対する測定（Ｔｊ）とその判定を行い、前記基準温度に対するフローチャートが実施される、ということである。６４ｍｓｘ７回の温度測定が、繰り返される。
【００９９】
前記測定での所定の基準温度は、高温側の測定から実施される。例えば、リフレッシュ周期が最も短い時間に相当する値（ｘ４）にデフォルト値として設定後、リフレッシュ対象とする複数のワード線が少なくとも一巡する時間である６４ｍｓのウェイト（ＷＡＩＴ）時間の後、倍率ｘ４をデフォルトとし、Ｔｊ＞１２０℃の判定処理から繰り返す。特に制限されないが、図８の各基準温度での温度判定は、「未満（＞）」であっても良いし、「以下（≧）」であっても良いし、またその逆（より上、以上）であっても良い。６４ｍｓのウェイト時間は、１２８ｍｓ（即ち、その所定回数のリフレッシュ動作毎の２倍である。）であっても良い。また、セルフリフレッシュの場合、メモリデバイス自身が備える内部タイマは、温度依存性を持たない電流制御発振回路（ＯＳＣ）４４が望ましい。メモリコントローラに搭載される内部タイマも同様である。
【０１００】
本実施例においては、メモリセルの情報保持特性の特徴であり、高温側の情報保持特性がワーストであることに鑑み、高温側から順に温度を測定し、判定することにより温度判定中でも、セルフリフレッシュ動作を実行する（即ち、情報保持特性が保証できる）ことが可能である。リフレッシュ周期設定値（ｘ４、．．．ｘ５１２）について、それは高温側の方が低温側よりも小さく、リフレッシュ周期が短いからである。例えば、１回目の測定で１２０度の温度測定とその判定を行い、その結果をラッチ回路２３の第１のラッチ回路に挿入（１または０の結果情報）する。
【０１０１】
２回目の温度測定（１００度を基準）とその判定を行い、その結果をラッチ回路２３の第２のラッチ回路に挿入する。この時、測定結果が１００度以下であり且つ第１のラッチ回路の情報がＬｏｗ（１２０度以下の判定結果）であれば、ラッチ回路２３（全てのラッチ回路）の出力に伴うエンコード結果（エンコーダの出力ＯＰ）が変更（ｘ８→ｘ１６）され、リフレッシュ周期が長い（リフレッシュ周波数が低い）制御となる。１００度以上であれば、１回目の測定に対するエンコード結果が維持され、リフレッシュ周期（ｘ４またはｘ８に対応する周期）は変わらない（リフレッシュ周波数は維持される）。これによって、メモリセルの情報に対するリフレッシュ周期は、その情報が破壊されない方向に安全設計されている。
【０１０２】
本実施例においては、特定とその判定を行なう時間間隔（インターバル）を示す時間が、Ｗａｉｔであり、そのウェイト期間中は、温度センサの消費電流を抑える制御（例えば、抵抗ストリング３０、比較部２１や抵抗３３等の電流停止制御）を行ってもよい。ウェイト時間はリフレッシュが一巡（または１０巡、１００巡）する時間に対応し、６４ｍｓに限定されるものでない。セルフリフレッシュ中の温度の変化に依存し、デバイスの温度（＝ジャンクション温度Ｔｊ）が大きく変化することがなければ、例えば１０ｓｅｃオーダ（リフレッシュ１５６巡に一回の温度測定）としてもよい。なお、ウェイト時間を生成する場合、リフレッシュ対象とする複数のワード線を一単位とするリフレッシュアドレスカウンタの出力を基準としてそのアドレスが一巡する倍数（０．５、１．０、２．０等）を用いるのが望ましい。例えば、２．０倍の場合、リフレッシュアドレスカウンタのＭＳＢのさらに上位ビットを用いてもよい。２バンク品で、それぞれのバンクが同時にリフレッシュする場合、前記倍数は０．５倍に設定され、リフレッシュアドレスカウンタのＭＳＢ−１のビットを用いてもよい。
【０１０３】
次に、図２を参照して説明したオフセット制御回路２７、図５を参照して説明したトリミング回路２８について、説明する。
【０１０４】
図９は、図５の温度測定回路１８の構成の一例を示す図であり、オフセット制御を行うためのトリミング回路２８と第１スイッチ２５の関係を示す図である。図９において、カウンタ５１とデコーダ５２は、図５の測定制御部２４を構成する。カウンタ５１に入力される信号ＴＭＯＮは、図５のアドレス検知回路１７からリフレッシュアドレス一巡を検出した時点で出力され、カウンタ５１は信号ＴＭＯＮを受けてカウント動作を行う。デコーダ５２はカウンタ５１のカウント出力をデコードし、４ビットの信号を出力する。第１スイッチ２５は、デコーダ５２からの４ビット信号をそれぞれゲートに受ける４つのＮＭＯＳトランジスタ（パストランジスタ）を備え、４つのＮＭＯＳトランジスタの一端（ソース又はドレイン）は共通接続され、オン状態のＮＭＯＳトランジスタの他端の電圧を、比較部２１に対して参照電圧ＴＷＲＥＦとして与える。比較部２１は、ダイオード３２の端子電圧と参照電圧ＴＷＲＥＦとを電圧比較し、比較結果ＣＯＭＰＯＵＴを、第２スイッチ２６を介して、対応するラッチ回路２３に入力する。
【０１０５】
図９の構成において、第２スイッチ２６は、デコーダ５２からのデコード信号（４ビット）と信号ＴＭＯＮとのＡＮＤ演算をとる４つのＡＮＤ回路で構成され、デコーダ５２からのデコード信号のうちＨｉｇｈの値に対応するラッチ回路２３は、信号ＴＭＯＮのＨｉｇｈパルスを受けて、比較部２１の出力ＣＯＭＰＯＵＴをラッチする。エンコーダ１９が４つのラッチ回路２３の出力ＴＷ４、ＴＷ１、ＴＷ３、ＴＷ５をエンコードし３ビットのエンコード信号ＯＰ＜２：０＞を出力することは、図５の構成と同様である。
【０１０６】
トリミング回路２８（オフセット補正用セレクタ）は、一端（ソース又はドレインの一方）がそれぞれ、抵抗ストリング３０の４つの隣接するタップに接続され、他端（ソース又はドレインの他方）が、第１スイッチ２５に共通に接続され、ゲートにデコーダ５３の出力を受ける４つのＮＭＯＳパストランジスタよりなる。ＴＷ４ＲＥＦ（２５℃）に対して４つのＮＭＯＳパストランジスタよりなるオフセット補正用セレクタ、ＴＷ１ＲＥＦ（８５℃）に対して４つのＮＭＯＳパストランジスタよりなるオフセット補正用セレクタ、ＴＷ３ＲＥＦ（１００℃）に対して４つのＮＭＯＳパストランジスタよりなるオフセット補正用セレクタ、ＴＷ５ＲＥＦ（１１５℃）に対して４つのＮＭＯＳパストランジスタよりなるオフセット補正用セレクタを備え、各オフセット補正用セレクタは共通のデコーダの出力により、各オフセット補正用セレクタの４つのＮＭＯＳパストランジスタの１つが共通にオンされる。
【０１０７】
デコーダ５３には、２ビット信号ＴＲＩＭ＜１：０＞が入力され、これをデコードした４ビット信号が、ＴＷ４ＲＥＦ、ＴＷ１ＲＥＦ、ＴＷ３ＲＥＦ、ＴＷ４ＲＥＦ５の各参照電圧にそれぞれ対応するオフセット補正用セレクタを構成する４つのＮＭＯＳパストランジスタのゲートに入力され、デコーダ５３の出力に基づき、ＴＷ４ＲＥＦ、ＴＷ１ＲＥＦ、ＴＷ３ＲＥＦ、ＴＷ４ＲＥＦ５の対応するオフセット補正用セレクタのｉ番目（１≦ｉ≦４）のＮＭＯＳパストランジスタが共通にオンされる。トリミング回路（オフセット補正用セレクタ）２８におけるオフセット制御は、例えば基準温度１１５℃、１００℃、８５℃、２５℃のうち例えば８５℃で一回行う。
【０１０８】
図１０は、図９に示した回路の動作を説明するためのタイミング図である。なお、図１０の２ビットのＴＷＳＥＬ＜１：０＞は、図９のカウンタ５１のカウント出力であり、アドレス検知回路（図５の１７）からの信号ＴＭＯＮを受けて、０、１、２、３、０、１・・・とカウント動作を行う。
【０１０９】
カウンタ５１のカウント出力（２ビット）をデコードするデコーダ５２の出力を受け、第１スイッチ２５は、端子ｄの電圧ＴＷ５ＲＥＦ（３９４ｍＶ）（１１５℃）、端子ｃの電圧ＴＷ３ＲＥＦ（４２４ｍＶ）（１００℃）、端子ｂの電圧ＴＷ１ＲＥＦ（４５４ｍＶ）（８５℃）、端子ａの電圧ＴＷ４ＲＥＦ（５７４ｍＶ）（２５℃）に順次切替え、比較部２１に入力される参照電圧ＴＷＲＥＦとして供給する。
【０１１０】
比較部２１では、ダイオード３２の端子電圧（参照電圧ＴＷＲＥＦの欄の破線）を参照電圧ＴＷＲＥＦと比較する。図１０に示す例では、カウンタ５１のカウント出力（２ビット）が０、１、２、３に対応する４つのサイクルで、比較部２１の比較結果出力ＣＯＭＰＯＵＴは、Ｌｏｗ、Ｌｏｗ、Ｈｉｇｈ、Ｈｉｇｈとされる。比較部２１からのこれらの比較結果出力ＣＯＭＰＯＵＴは、順次、４つのラッチ回路２３に、例えばＴＭＯＮの立ち上がりに同期して保持され、エンコーダ１９の３ビット出力ＯＰ＜２：０＞は、＜１０１＞となる。このとき、セルフリフレッシュ周期は例えば６倍（６分周）に設定される。つづいて、カウンタ５１のカウント出力（２ビット）が０、１、２、３に対応する４サイクルで、比較部２１の比較結果出力ＣＯＭＰＯＵＴはＬｏｗ、Ｈｉｇｈ、Ｈｉｇｈ、Ｈｉｇｈとされる。比較部２１からのこれらの比較結果出力ＣＯＭＰＯＵＴは、順次、４つのラッチ回路２３に、ＴＭＯＮの立ち上がりに同期して保持され、エンコーダ１９の３ビット出力ＯＰ＜２：０＞は＜１１０＞となる。このとき、セルフリフレッシュ周期は例えば３倍（３分周）に設定される。なお、図１０では説明の簡単のため、エンコーダ１９のエンコード信号ＯＰ＜２：０＞を、比較部２１での動作サイクル期間に出力する構成としているが、エンコーダ１９は、カウンタ５１が０〜３までカウントしたサイクルの次のサイクルからエンコード処理を開示するようにしてもよい。
【０１１１】
ダイオード３２の接合電圧の温度特性は、前記のように−２ｍＶ／℃であるが、電圧比較部２１のオフセット電圧は、通常１０ｍＶ程度であるため、温度検知結果には、５℃程度のばらつきが生じる。温度の検出精度をあげるためには、比較部で比較される参照電圧を取り出すタップの位置をトリミングする必要がある。例えば、Ｎ段階の検知レベルを出すためにＮ個の別々の電圧比較器を用いる場合、Ｎ回のトリミングが行われ、テスト時間が長くなるという問題があり、比較器の数を増やし基準電圧（検知閾値）の数を増やすと、回路面積が増加する。本実施例は、これらの問題点を解消している。なお、上記２つの実施例１、２を組み合わせた構成としてもよいことは勿論である。
【０１１２】
なお、上記の特許文献、非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。
【０１１３】
実施例においては、半導体記憶装置で開示したが、本願の基本的技術思想は半導体記憶装置に限られず、半導体装置全般に適用できることは言うまでもない。比較部２１、リフレッシュアドレスカウンタ１６とアドレス検知回路１７の形式、構造は問わない。また、トランジスタは、電界効果トランジスタ（Field Effect Transistor; FET）であれば良く、ＭＯＳ（Metal Oxide Semiconductor）以外にもＭＩＳ（Metal-Insulator Semiconductor）トランジスタ等の様々なＦＥＴに適用できる。バイポーラ型トランジスタであっても良い。
【０１１４】
更に、ＮＭＯＳトランジスタ（Ｎ型チャネルＭＯＳトランジスタ）は、第１導電型のトランジスタ、ＰＭＯＳトランジスタ（Ｐ型チャネルＭＯＳトランジスタ）は、第２導電型のトランジスタの代表例である。また、本願は揮発性メモリに限られず、情報保持特性が温度に依存する不揮発性メモリにおいても、有用である。更に、メモリセルが混載されたロッジクデバイスやＭＣＵ等にも有用であり、メモリシステムに限定されず半導体システム全般に有用であることは言うまでもない。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０１１５】
１  メモリセルアレイ
２  センスアンプ
３  カラムデコーダ
４  ロウデコーダ
５  モードレジスタ
６  ロウアドレスバッファ
７  カラムアドレスバッファ及びバーストカウンタ
８  データコントロール回路
９  コマンドデコーダ
１０  コントロールロジック
１１  ラッチ回路
１２  ＤＬＬ（Ｄｅｌａｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）
１３  入力出力バッファ
１４  クロックジェネレータ
１５  リフレッシュ制御回路
１６  リフレッシュアドレスカウンタ
１７  アドレス検知回路
１８  温度測定回路
１９  エンコーダ
２０  センサ部
２１  比較部
２３  ラッチ回路
２４  測定制御部
２５  第１スイッチ
２６  第２スイッチ
２７  オフセット制御回路
２８  トリミング回路
３０  抵抗ストリング
３１  定電流源
３２  ダイオード
３３  抵抗
５１  カウンタ
５２、５３  デコーダ
１００  メモリ
２００  メモリコントローラ
２０１  リフレッシュ周期制御回路
２０２  コマンド発行回路
【図１】
2010176783.tif 000003
【図２】
2010176783.tif 000004
【図３】
2010176783.tif 000005
【図４】
2010176783.tif 000006
【図５】
2010176783.tif 000007
【図６】
2010176783.tif 000008
【図７】
2010176783.tif 000009
【図８】
2010176783.tif 000010
【図９】
2010176783.tif 000011
【図１０】
2010176783.tif 000012