【事件の表示】
　特許第６６８７０５３号発明「半導体装置」の特許異議申立事件について、次のとおり決定する。
【結　論】
　特許第６６８７０５３号の請求項１乃至２に係る特許を維持する。
【理　由】
第１　手続の経緯
　特許第６６８７０５３号の請求項１乃至２に係る特許についての出願は、平成３０年３月２９日に出願され、令和２年４月６日にその特許権の設定登録がされ、令和２年４月２２日に特許掲載公報が発行された。その後、その特許に対し、令和２年１０月２１日に特許異議申立人　角田　朗は、特許異議の申立てを行った。
第２　本件発明
　特許第６６８７０５３号の請求項１乃至２の特許に係る発明は、それぞれ、その特許請求の範囲の請求項１乃至２に記載された事項により特定される次のとおりのものである。
「【請求項１】
　スイッチング素子（11,11a〜11f）と、
　上記スイッチング素子（11,11a〜11f）と同一のパッケージ（P1）内に収められており、駆動信号を上記スイッチング素子（11,11a〜11f）に出力して上記スイッチング素子（11,11a〜11f）のオン及びオフを制御するスイッチング制御部（21,21a〜21f）と、
　上記パッケージ（P1）の外部から、上記スイッチング素子（11,11a〜11f）がオン及びオフするスイッチング速度に関する外部信号、が入力される入力部（3d,3e）と、
　上記パッケージ（P1）内に収められており、上記スイッチング素子（11,11a〜11f）の上記スイッチング速度を、上記外部信号に基づいて切り替える切替部（221,229,23）と、
　上記スイッチング速度を複数種類記憶する速度記憶部（222,223,226）と、
　所定値を記憶する所定値記憶部（225）と、
　上記所定値と上記外部信号とを比較する比較器（224）と、
を備え、
　上記切替部（221,229,23）は、上記速度記憶部（222,223,226）に記憶されている上記スイッチング速度の中から、上記比較器（224）の比較結果に基づいて何れかを選択し、選択したスイッチング速度を上記スイッチング制御部（21,21a〜21f）に出力し、
　上記スイッチング制御部（21,21a〜21f）は、上記切替部（221,229,23）から入力された上記スイッチング速度に応じたスイッチング速度で、上記スイッチング素子（11,11a〜11f）のオン及びオフを制御し、
　上記切替部（221,229,23）は、上記スイッチング素子（11,11a〜11f）がスイッチング動作を行っている間、上記スイッチング速度の切替動作を行わない
ことを特徴とする半導体装置。
【請求項２】
　請求項１において、
　上記スイッチング素子（11,11a〜11f）は、ワイドバンドギャップ半導体を主材料とした半導体素子であり、
　上記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドを含む
ことを特徴とする半導体装置。」
第３　申立ての理由の概要
　特許異議申立人　角田　朗（以下、「申立人」という。）は、以下の甲第１号証乃至甲第５号証を証拠として提出し、申立ての理由として、以下の申立理由１乃至２を主張している。
　甲第１号証：特開２０１５−６５７４２号公報
　甲第２号証：国際公開第２０１７／１５９０５７号
　甲第３号証：特開２０１４−１４２３３号公報
　甲第４号証：特開２０１２−６０８２０号公報
　甲第５号証：国際公開第２０１７／０３７９４２号
申立理由１
　本件特許の請求項１乃至２に係る発明は、甲第１号証に記載された発明、及び甲第２号証乃至甲第５号証に記載された周知技術に基いて、当業者が容易に発明をすることができたものであるから、本件特許の請求項１乃至２に係る特許は、特許法第２９条第２項の規定に違反してされたものであり、同法第１１３条第２号に該当するから、取り消されるべきものである。
申立理由２
　本件特許の請求項１乃至２に係る発明は明確でないから、本件特許の請求項１乃至２に係る特許は、特許法第３６条第６項第２号に規定する要件を満たしていない特許出願に対してされたものであり、特許法第１１３条第４号に該当するから、取り消されるべきものである。
第４　甲第１号証乃至甲第５号証の記載
１　甲第１号証の記載事項（下線は、当審で付与。）及び甲１発明
（１）「【００１１】
　本発明は、上記従来の問題点に鑑みなされたものであり、スイッチング損失を好適に抑制しながら、サージ電圧を極力低減可能とするインバータ制御装置およびインバータ装置の制御方法を提供するものである。」
（２）「【００２６】
　まず、インバータ装置において発生するリカバリサージ電圧について説明を行う。
図４に、車両走行用の３相交流モータに供給する交流電力を生成する電圧形インバータの構成例を示す。当該インバータ装置１０１は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）からなるスイッチング素子Ｔ１０１〜Ｔ１０６
インバータ制御装置１０４は、
スイッチング素子（Ｔ１０１・Ｔ１０３・Ｔ１０５）と
スイッチング素子（Ｔ１０２・Ｔ１０４・Ｔ１０６）とを
オン・オフ動作させ
（３）「【００３２】
　次に、図２に、本実施形態に係るインバータ制御装置を備えたモータ駆動システムの構成を示す。当該モータ駆動システムは、インバータ装置１、ＤＣ−ＤＣコンバータ２、入力コンデンサ３、インバータ制御装置 、バッテリＥ、電圧センサＳＶ、電流センサＳＩ、および大気圧センサＳＰを備えている。駆動されるモータＭは例えばハイブリッド車（ＨＶ）に用いられる同期電動機や誘導電動機からなり、ここでは３相交流モータとして示す。
【００３３】
　
インバータ装置１は、
スイッチング素子Ｔ１
スイッチング素子Ｔ２
スイッチング素子Ｔ３
スイッチング素子Ｔ４
スイッチング素子Ｔ５
スイッチング素子Ｔ６
が、それぞれ設けられ
（４）「【００３６】
　また、
インバータ制御装置４は、制御ドライバＦと、スイッチング素子Ｔ１〜Ｔ６のそれぞれの駆動制御端子（ゲート端子）に個別に接続された抵抗回路ＲＧとを備え
各抵抗回路ＲＧは、
対応するスイッチング素子の駆動制御端子に入力する駆動信号（後述のゲート駆動電圧Ｖｇ１’〜Ｖｇ６’）に波形変換して出力する。
制御ドライバＦから出力される駆動信号の波形は当該入力抵抗の大きさに応じて変化し、これによりスイッチング素子Ｔ１〜Ｔ６のスイッチング速度にしたがってスイッチング時間が変化する。
【００３７】
　図２では、このように入力抵抗が可変の
抵抗回路ＲＧを、概念的にＭＯＳトランジスタで
当該ＭＯＳトランジスタのゲート端子に
ゲート電圧Ｖｒｇ１、Ｖｒｇ２を切り替えて印加することにより、
入力抵抗をｒｇ１とｒｇ２との２通りに切り替え
入力抵抗をゲート抵抗と呼ぶ。
【００３８】
　図３に示すように、源ゲート駆動電圧Ｖｇとして方形パルスを出力した場合に、ゲート駆動電圧Ｖｇ’（図２ではスイッチング素子Ｔ１〜Ｔ６に順に対応するＶｇ１’〜Ｖｇ６’）の波形は、ゲート抵抗ｒｇ１またはｒｇ２を介したスイッチング素子の駆動制御端子容量の充電に伴う時定数的な変化を伴うものとなる。ｒｇ１＜ｒｇ２であるとすると、ゲート抵抗をｒｇ１に設定した場合により速く、入力抵抗をｒｇ２に設定した場合により遅く、ゲート駆動電圧Ｖｇ’が立ち上がり、かつ立ち下がる。つまり、
ゲート抵抗がｒｇ１の場合にスイッチング素子のより大きいスイッチング速度
が得られ、ゲート抵抗がｒｇ２の場合にスイッチング素子のより小さいスイッチング速度
が得られ
（５）「【００５６】
　また、図６（ｂ）に、インバータ制御装置４のスイッチング速度制御を行う構成の概念図の他の例を示す。
インバータ制御装置４はプロセッサ４０ａ、メモリ４０ｂ、駆動回路４０ｃ、および抵抗回路ＲＧを備え
プロセッサ４０ａ、メモリ４０ｂ、および駆動回路４０ｃは図２の制御ドライバＦを構成し
【００５７】
　
メモリ４０ｂは不揮発性メモリと揮発性メモリとを備え
揮発性メモリには、
外部から入力されるデータや演算処理上のデータなどが一時的に保持され
【００５８】
　
駆動回路４０ｃはコントローラ１４１、ドライバ１４２、およびセレクタ１４３を備え
ドライバ１４２はスイッチ回路１４２ａを備え
スイッチ回路１４２ａは、
入力される切替信号Ｖｓに従って、電圧Ｖｒｇ１を出力する電圧源、または、電圧Ｖｒｇ２を出力する電圧源を選択して、抵抗回路ＲＧにゲート電圧Ｖｒｇ１またはＶｒｇ２を出力する。抵抗回路ＲＧは、源ゲート駆動電圧Ｖｇ１〜Ｖｇ６から、インバータ装置１のスイッチング素子Ｔ１〜Ｔ６へ出力するゲート駆動電圧Ｖｇ１’〜Ｖｇ６’を、ゲート電圧Ｖｒｇ１およびＶｒｇ２に応じた波形で生成する。
【００５９】
　ここでは、モータ電流Ｉｍのレベルが低いときや、さらに所定のシステム電圧ＶＨの範囲、所定の大気圧Ｐａの範囲の条件を満たしたときにゲート抵抗回路ＲＧに出力する制御電圧を切り替えればよいので、電流モニタＳＩ、電圧モニタＳＶ、大気圧モニタＳＰに条件を満たしたか否かの２値信号としてモータ電流Ｉｍ、システムＶＨ、大気圧Ｐａの各検出値を出力させてセレクタ１４３に与える。セレクタ１４３は、入力された検出値から、ドライバ１４２のスイッチ回路１４２ａの切替信号Ｖｓを生成する論理回路を有している。モータ電流Ｉｍの検出値のみを用いる場合にはモータ電流Ｉｍの検出値が大小いずれのスイッチング速度に対応しているかを出力するバッファゲートやＮＯＴゲートなどで構成することができる。システムＶＨ、大気圧Ｐａの各検出値がスイッチング速度の決定要素に加わる場合には、全検出値が条件を満たしか否かを出力するＡＮＤゲートやＮＯＲゲートなどの組合せ回路を用いることができる。また、
モータ電流Ｉｍ、システムＶＨ、大気圧Ｐａの各検出値は
コントローラ１４１あるいはドライバ１４２に入力し、コントローラ１４１あるいはドライバ１４２内で比較器によってそれぞれを基準値と比較することによりスイッチ回路１４２ａの切替信号Ｖｓを生成するようにし
【００６０】
　以上に述べた図６（ｂ）の構成では、スイッチング素子Ｔ１〜Ｔ６のスイッチング速度の切替制御の全てを、プログラムを用いずにドライバ１４２やコントローラ１４１などのハードウェアのみにより行っている。
【００６１】
　以上、本実施形態について説明した。
【００６２】
　なお、以上の例では
インバータ装置１のスイッチング素子がＩＧＢＴであった
（６）「【図２】
」
（７）「図４
」
（８）「【図６】（ｂ）
」
　上記（３）（４）及び図２に記載されるスイッチング素子Ｔ１〜Ｔ６のそれぞれは、上記（２）及び図４に記載されるスイッチング素子（Ｔ１０１〜Ｔ１０６）と同様の３相交流モータの駆動電圧を生成する回路のＩＧＢＴを用いたスイッチング素子であるから、オン・オフ動作する素子であって、それぞれの駆動制御端子（ゲート端子）に入力される駆動信号（ゲート駆動電圧Ｖｇ１’〜Ｖｇ６’）により、オン及びオフの制御がなされることは、技術常識からみて、明らかである。
　以上より、甲第１号証には、次の発明（以下、「甲１発明」という。）が記載されていると認められる。
「ＩＧＢＴからなるスイッチング素子Ｔ１〜Ｔ６が設けられているインバータ装置１と（【００３３】）、
　制御ドライバＦと、スイッチング素子Ｔ１〜Ｔ６のそれぞれの駆動制御端子に個別に接続された抵抗回路ＲＧとを備えたインバータ制御装置４を備え（【００３６】）、制御ドライバＦは、プロセッサ４０ａ、メモリ４０ｂ、および駆動回路４０ｃにより構成され（【００５６】）、
　抵抗回路ＲＧは、対応するスイッチング素子の駆動制御端子に入力するゲート駆動電圧Ｖｇ１’〜Ｖｇ６’を出力し（【００３６】）、
　駆動回路４０ｃはコントローラ１４１、ドライバ１４２およびセレクタ１４３を備え、ドライバ１４２は、スイッチ回路１４２ａを備え（【００５８】）、
　モータ電流Ｉｍ、システムＶＨ、大気圧Ｐａの各検出値はコントローラ１４１あるいはドライバ１４２に入力し、コントローラ１４１あるいはドライバ１４２内で比較器によってそれぞれを基準値と比較することによりスイッチ回路１４２ａの切替信号Ｖｓを生成し（【００５９】）、
　インバータ制御回路４は、揮発性メモリを備え、揮発性メモリには、外部から入力されるデータや演算処理上のデータなどが一時的に保持され（【００５７】）、
　スイッチ回路１４２ａは、入力される切替信号Ｖｓに従って、電圧Ｖｒｇ１を出力する電圧源、または、電圧Ｖｒｇ２を出力する電圧源を選択して、抵抗回路ＲＧにゲート電圧Ｖｒｇ１またはＶｒｇ２を出力し、抵抗回路ＲＧは、インバータ装置１のスイッチング素子Ｔ１〜Ｔ６へ出力するゲート駆動電圧Ｖｇ１’〜Ｖｇ６’を、ゲート電圧Ｖｒｇ１およびＶｒｇ２に応じた波形で生成し（【００５８】）、
　ここで、抵抗回路ＲＧは、ＭＯＳトランジスタであり、ＭＯＳトランジスタのゲート端子に、ゲート電圧Ｖｒｇ１、Ｖｒｇ２を切り替えて印加することにより、入力抵抗をｒｇ１とｒｇ２との２通りに切り替え、ゲート抵抗がｒｇ１の場合にスイッチング素子のより大きいスイッチング速度が得られ、ゲート抵抗がｒｇ２の場合にスイッチング素子のより小さいスイッチング速度が得られるものであり（【００３７】、【００３８】）、
　制御ドライバＦから出力される駆動信号の波形は当該入力抵抗の大きさに応じて変化し、これによりスイッチング素子Ｔ１〜Ｔ６のスイッチング速度にしたがってスイッチング時間が変化し（【００３６】）、
　スイッチング素子は、ゲート駆動電圧Ｖｇ１’〜Ｖｇ６’によりオン及びオフの制御がなされる、
　インバータ装置とインバータ制御装置を備えた装置。」
２　甲第２号証の記載事項（下線は、当審で付与。）
（１）「[0034]
（実施の形態１）
　実施の形態１にかかる半導体装置の回路構成について説明する。図１は、実施の形態１にかかる半導体装置の回路構成を示す回路図である。図１に示す半導体装置は、
ＩＧＢＴ（ゲート駆動する半導体素子）１と、このＩＧＢＴ１をゲート制御するゲート駆動回路２を備えた制御ＩＣと、を同一のパッケージに内蔵した
（２）「［図１］
」
　以上のように、甲第２号証には、「ＩＧＢＴ（ゲート駆動する半導体素子）と、このＩＧＢＴをゲート制御するゲート駆動回路を備えた制御ＩＣと、を同一のパッケージに内蔵」することが記載されている。
３　甲第３号証の記載事項（下線は、当審で付与。）
（１）「【請求項１】
　半導体素子と、
　前記半導体素子の制御電極を駆動する駆動回路と、
　該駆動回路の出力である駆動電圧および駆動電流をそれぞれ調整する制御回路と、
　
前記半導体素子の特性値の標準値からの偏差情報を記憶した記憶装置を備え、
　
前記制御回路は
前記偏差情報にしたがって前記駆動電圧および駆動電流の少なくともいずれか一方を調整する
（２）「【発明が解決しようとする課題】
【０００６】
　前述したように、特性にばらつきを有する半導体素子を電力変換装置に使用する場合においては、オンあるいはオフ時点のずれに起因して、素子にかかる負担にアンバランスが生じる。また、ばらつきがあっても、素子に過度の負担がかからないように余裕を持たせた設計を行なうと、その分だけ電力変換装置の性能が低下する。」
（３）「【００２６】
　図３は、電力半導体素子の動作を駆動制御回路１０３により調整した一例である。ここでは、サージ電圧特性とスイッチング損失を例に説明を行なう。
【００２７】
　電力半導体素子においては、ゲートに供給する電流値（ゲート駆動の電流値）を大きくすると、図３（ａ）に示すように電力半導体素子のスイッチング速度が速くなりサージ電圧（コレクタ電圧）が増加する（特性曲線（１）→特性曲線（２））。一方、スイッチングの遷移時間が短くなるためスイッチング損失は図３（ｂ）に示すように減少する（特性曲線（１）→特性曲線（２））。
【００２８】
　このようにサージ電圧とスイッチング損失はトレードオフの関係にあるので、例えば、曲線（２）で示されるような最大サージ電圧が高く、最大損失が少ない半導体素子であれば、ゲート駆動電流値を抑制して、最大サージ電圧を低下させ、最大損失を上昇させることにより、サージ電圧とスイッチング損失を設計中心値に近づけることができる。これにより、電力半導体素子の使用可能範囲（許容最大サージ電圧、許容最大損失）を拡大することができる（図３（ｃ）、図３（ｄ））。」
（４）「【００３２】
　図６は、電力半導体素子を、設計中心値で動作させるための条件を示す図である。
電力半導体素子を、設計中心値で動作させるための条件は、半導体素子毎に予め取得し前記記憶装置１０４に記憶しておく
半導体素子の温度を検出するセンサを備え、該センサからの信号にしたがってゲート駆動電圧およびゲート駆動抵抗を調整する。
（５）「【図３】
」
（６）「【図６】
」
　以上のように、甲第３号証には、「電力半導体素子を、設計中心値で動作させるための条件を記憶装置１０４に記憶しておき、半導体素子の温度を検出するセンサからの信号にしたがってゲート駆動電圧およびゲート駆動抵抗を調整する」ことが記載されている。
４　甲第４号証の記載事項（下線は、当審で付与。）
（１）「【００７６】
　ステップＳ４において、スイッチング周波数設定部２５５は、出力電流Ioutに基づいて、スイッチング周波数を設定する。例えば、スイッチング周波数設定部２５５は、出力電流Ioutに基づいて、所定の複数のレベルの周波数の中から１つを選択し、スイッチング回路１５２を駆動するスイッチング周波数に設定する。なお、このとき、出力電流Ioutが大きいほど、すなわち、低圧負荷１１８の負荷量が大きいほど、高いスイッチング周波数が選択され、出力電流Ioutが小さいほど、すなわち、低圧負荷１１８の負荷量が小さいほど、低いスイッチング周波数が選択される。例えば、
低いスイッチング周波数として80kHzを用い、中間のスイッチング周波数として100kHzを用い、高いスイッチング周波数として120kHzを用いることができる。
（２）「【００８９】
　このように、
スイッチング周波数の切替時にスイッチング回路１５２の動作を所定の時間（例えば、10μ秒）停止させる
　以上のように、甲第４号証には、「スイッチング周波数の切替時にスイッチング回路の動作を所定の時間停止させる」ことが記載されている。
５　甲第５号証の記載事項（下線は、当審で付与。）
「[0016]
　
スイッチング素子５ａ〜５ｆとしては、どのような素子を用いてもよいが、ＧａＮ（窒化ガリウム）、ＳｉＣ（炭化珪素）、ダイヤモンドなどで形成されたワイドバンドギャップ半導体を用いることができる。
　以上のように、甲第５号証には、「スイッチング素子としてワイドバンドギャップ半導体を用いることができる」ことが記載されている。
第５　当審の判断
１　申立理由２について
　先に理由２について検討する。
　本件特許の明細書には、【背景技術】として
「【０００３】
　スイッチング制御回路の制御では、ＥＭＩ（Electromagnetic Interference）ノイズとスイッチングロスの低減が望まれる。単位時間あたりのスイッチング素子のゲート電圧の変化量ｄｖ／ｄｔが大きくなると（スイッチング速度の高速化）、ＥＭＩノイズが大きくなる傾向にある。ＥＭＩノイズは電子機器の制御を妨害するため、抑制することが望まれる。また、スイッチングロスは、スイッチング素子をオン及びオフする際に生じる電力ロスと同義であり、低消費電力化の観点から抑制が望まれる。」
　の記載があるから、「スイッチング速度」は、「ゲート電圧の変化量」に対応し、スイッチング速度が高速化すると、ＥＭＩノイズが大きくなり、電子機器の制御を妨害することが記載されている。
　ここで、特開２０１４−１６０９２８号公報に
「【０００３】
　また、近年、車両の電子化に伴い、ドライバ用
ＭＯＳＦＥＴ
負荷駆動電圧波形の立上り時間及び立下り時間（以下ではスロープと呼ぶ）を緩やかにして、ＥＭＩノイズを低減させる技術が使われる。
　の記載があり（下線は、当審で付与。）、特開平１１−１５０４６２号公報に
「【０００１】
【発明の属する技術分野】本発明は、
ＩＧＢＴ
「【００５７】（８）変換器のスイッチングによる電磁波ノイズがＥＭＩを発生させている場合に、
スイッチング速度を遅くするゲート電圧パターンを用意することによって、変換器出力ＰＷＭ電圧波形の立ち上がり、立ち下がりの変化速度を抑えてやると、スイッチング損失は増加するもののスイッチング時の電圧変化率が小さくなり、ＥＭＩを低減することができる。
　の記載がある（下線は、当審で付与。）ように、ＭＯＳＴＦＥＴやＩＧＢＴ等の半導体スイッチにおいて、スイッチング速度を遅くして、負荷駆動電圧波形の立上り時間及び立下り時間すなわち、「オン」から「オフ」あるいは「オフ」から「オン」への遷移時間が長くなると、ＥＭＩノイズを小さくできることが技術常識である。
　そして、上記技術常識を考慮すれば、本件特許における「スイッチング速度の高速化」とは、半導体装置を用いた「スイッチング素子」が「オン」から「オフ」、あるいは「オフ」から「オン」になる遷移時間が短くなることである。
　つまり、本件特許の「スイッチング動作」とは、半導体装置を用いた「スイッチング素子」が「オン」から「オフ」、あるいは「オフ」から「オン」になる動作であると理解されるから、「スイッチング動作を行っている間」は、スイッチング素子が、オン状態からオフ状態へ切り替わる動作を行っている間、又は、オフ状態からオン状態へ切り替わる動作を行っている間を意味している。
　以上より、本件特許の請求項１に記載される、「上記切替部（221,229,23）は、上記スイッチング素子（11,11a〜11f）がスイッチング動作を行っている間、上記スイッチング速度の切替動作を行わない」との特定事項は、スイッチング素子が、スイッチング動作、すなわち、オン状態からオフ状態へ切り替わる動作を行っている間、又は、オフ状態からオン状態へ切り替わる動作を行っている間、を意味するものとして、明確である。
　また、本件特許の請求項１を引用する請求項２についても、同様に明確な記載である。
　申立人は、特許異議申立書１７ページ乃至１８ページにおいて、
「　本件特許の請求項１には、『上記切替部（221,229,23は、上記スイッチング素子（11,11a〜11f）がスイッチング動作を行っている間、上記スイッチング速度の変更を行わない』ことが記載されている。
　このうち『スイッチング動作を行っている間』に関して、本件特許の明細書の段落００４３に『スイッチング動作中に、切替器（２２１）によるスイッチング速度の切替は行われないため、ゲート電圧制御／ゲート抵抗切替回路（２１）は、スイッチング動作中にスイッチング素子（１１）のゲート電圧及びゲート抵抗を変化させず、概ね一定にする。従って、パッケージ（P1
）内のノイズがゲート制御回路（２）の制御動作等に影響を及ぼすことを抑制できる。』と記載されている。
　『ゲート電圧及びゲート抵抗を変化させず』と記載されているので、『スイッチング動作を行っている間』とは『スイッチングの開閉動作を連続的に繰返し行うパルス幅変調（ＰＷＭ）のようなオンオフ制御を行っている間』の動作状態を指していると考えられる。
　よって、請求項１の上記の記載は本来、『上記切替部（221,229,23）は、上記スイッチング素子（11,11a〜11f）がスイッチング動作を常時停止している間に、上記スイッチング速度の切替動作を行うことを特徴とする半導体装置』とすべきである。」
　と主張しているが、スイッチング素子は素子に入力されるゲート電圧を変化させることによりオンオフを切替えるのであって、「ゲート電圧」を変化させない状態で「オンオフ制御」を行うことはできないのが技術常識であるから、「スイッチング動作中にスイッチング素子（１１）のゲート電圧及びゲート抵抗を変化させ」ないのであれば、「スイッチングの開閉動作を連続的に繰返し行う」ことはできない。
　したがって、申立人の主張は、矛盾するものであって採用できない。
　よって、申立人の理由２についての主張は理由がない。
２　申立理由１について
（１）請求項１に係る発明について
　請求項１に係る発明（以下「本件発明」という。）と甲１発明とを対比する。
ア　甲１発明の「スイッチング素子Ｔ１〜Ｔ６」と「ゲート駆動電圧Ｖｇ１’〜Ｖｇ６’」は、それぞれ本件発明の「スイッチング素子」と「駆動信号」に相当する。また、本件発明の「抵抗回路ＲＧ」は、ゲート電圧Ｖｒｇ１およびＶｒｇ２が入力されて、入力抵抗をｒｇ１とｒｇ２との２通りに切り替え、「ゲート駆動電圧Ｖｇ１’〜Ｖｇ６’」をスイッチング素子に出力するＭＯＳトランジスタであって、「ゲート駆動電圧Ｖｇ１’〜Ｖｇ６’」によってスイッチング素子のオン及びオフを制御しているから、「駆動信号を上記スイッチング素子に出力して上記スイッチング素子のオン及びオフを制御」しているといえるので、本件発明の「スイッチング制御部」に対応する。
イ　甲１発明は、コントローラ１４１あるいはドライバ１４２に入力される「モータ電流Ｉｍ、システムＶＨ、大気圧Ｐａの各検出値」に基づいて、「スイッチ回路１４２ａの切替信号Ｖｓを生成」する。そして、「スイッチ回路１４２ａ」は、入力される切替信号Ｖｓに従って、「電圧Ｖｒｇ１を出力する電圧源、または、電圧Ｖｒｇ２を出力する電圧源を選択して、抵抗回路ＲＧにゲート電圧Ｖｒｇ１またはＶｒｇ２を出力」するものであり、出力されるゲート電圧によって、抵抗回路ＲＧは「入力抵抗をｒｇ１とｒｇ２との２通りに切り替え、入力抵抗がｒｇ１の場合にスイッチング素子のより大きいスイッチング速度が得られ、入力抵抗がｒｇ２の場合にスイッチング素子のより小さいスイッチング速度が得られる」ものである。
イ−１　甲１発明において、コントローラ１４１あるいはドライバ１４２に「モータ電流Ｉｍ、システムＶＨ、大気圧Ｐａの各検出値」が入力されることから、「入力部」を有することは明らかである。
イ−２　甲１発明の「モータ電流Ｉｍ、システムＶＨ、大気圧Ｐａの各検出値」は、「外部信号」であり、「モータ電流Ｉｍ、システムＶＨ、大気圧Ｐａの各検出値」に基づいて、スイッチング素子のスイッチング速度を切り替える「ゲート電圧」を選択するから、「モータ電流Ｉｍ、システムＶＨ、大気圧Ｐａの各検出値」は、本件発明の「スイッチング速度に関する外部信号」に相当する。
イ−３　甲１発明は、「スイッチ回路１４２ａ」が出力するゲート電圧によりスイッチング素子のスイッチング速度は切り替わることから、甲１発明の「スイッチ回路１４２ａ」は、本件発明の「上記スイッチング素子（11,11a〜11f）の上記スイッチング速度を、上記外部信号に基づいて切り替える切替部」といえる。
イ−４　甲１発明は、ゲート電圧によりスイッチング素子のスイッチング速度は切り替わることから、「ゲート電圧」はスイッチング速度に対応する値といえる。そして、「電圧Ｖｒｇ１を出力する電圧源」及び「電圧Ｖｒｇ２を出力する電圧源」は、ゲート電圧を保持する保持部といえる。
　そうすると、甲１発明の「電圧Ｖｒｇ１を出力する電圧源」及び「電圧Ｖｒｇ２を出力する電圧源」と、本件発明の「スイッチング速度を複数種類記憶する速度記憶部」とは、「スイッチング速度に対応する値を複数保持する保持部」である点で、共通する。
ウ　甲１発明の「基準値」は、本件発明の「所定値」に相当する。また、「モータ電流Ｉｍ、システムＶＨ、大気圧Ｐａの各検出値」を基準値と比較することから、該「モータ電流Ｉｍ、システムＶＨ、大気圧Ｐａの」基準値を記憶する記憶部を有することは明らかである。
エ　甲１発明の「インバータ装置とインバータ制御装置を備えた装置」は、ＩＧＢＴからなるインバータやＭＯＳＦＥＴである抵抗回路ＲＧを有するから、「半導体装置」である。
　以上より、本件発明と甲１発明は、以下の点で一致ないし相違する。
＜一致点＞
「　スイッチング素子と、
　駆動信号を上記スイッチング素子に出力して上記スイッチング素子のオン及びオフを制御するスイッチング制御部と、
　上記スイッチング素子がオン及びオフするスイッチング速度に関する外部信号、が入力される入力部と、
　上記スイッチング素子の上記スイッチング速度を、上記外部信号に基づいて切り替える切替部と、
　上記スイッチング速度に対応する値を複数保持する保持部と、
　所定値を記憶する所定値記憶部と、
　上記所定値と上記外部信号とを比較する比較器と、
を備え、
　上記切替部は、上記保持部に保持されている上記スイッチング速度に対応する値の中から、上記比較器の比較結果に基づいて何れかを選択し、選択したスイッチング速度に対応する値を上記スイッチング制御部に出力し、
　上記スイッチング制御部は、上記切替部から入力された上記スイッチング速度に対応する値に応じたスイッチング速度で、上記スイッチング素子のオン及びオフを制御する半導体装置。」
＜相違点１＞
　本件発明は、スイッチング制御部がスイッチング素子と「同一のパッケージ内に収められており」、外部信号が「上記パッケージの外部から」入力され、切替部が「上記パッケージ内に収められて」いるのに対して、甲１発明は、当該事項の特定がない点。
＜相違点２＞
　「スイッチング速度に対応する値を複数保持する保持部」について、本件発明は「スイッチング速度を複数種類記憶する速度記憶部」であり、切替部は「上記速度記憶部に記憶されている上記スイッチング速度の中から」、「選択したスイッチング速度を出力」し、スイッチング制御部は、切替部から入力された「上記スイッチング速度」に応じたスイッチング速度で、スイッチング素子のオン及びオフを制御する、のに対して、甲１発明は「電圧Ｖｒｇ１を出力する電圧源」及び「電圧Ｖｒｇ２を出力する電圧源」であり、スイッチ回路は「電圧Ｖｒｇ１を出力する電圧源、または、電圧Ｖｒｇ２を出力する電圧源を選択して」、「出力」し、抵抗回路は、スイッチ回路から印可される「ゲート電圧」に応じたスイッチング速度で、スイッチング素子のオン及びオフを制御する点。
＜相違点３＞
　本件発明は、「上記切替部は、上記スイッチング素子がスイッチング動作を行っている間、上記スイッチング速度の切替動作を行わない」ことが特定されているのに対して、甲１発明は、当該事項の特定がない点。
　上記相違点について検討する。
　事案に鑑み、相違点３を先に検討する。
　スイッチング素子がスイッチング動作を行っている間、スイッチング速度の切替動作を行わないことは、申立人が提出した証拠（甲第２号証乃至甲第５号証）のいずれにも、開示されておらず、自明な事項ともいえない。
　特に、申立人が、当該相違点について周知技術と主張（異議申立書１５ページ〜１６ページ）する甲第４号証の事項は、第４の４（２）に摘記したように「スイッチング周波数の切替時」に関するものである。
　一方、本件発明の「スイッチング動作を行っている間」とは、「１　申立理由２について」で記載したように、「スイッチング素子が、スイッチング動作、すなわち、オン状態からオフ状態へ切り替わる動作を行っている間、又は、オフ状態からオン状態へ切り替わる動作を行っている間」である。
　したがって、甲第４号証は、「スイッチング動作を行っている間」に関するものではない。
　したがって、他の相違点について、検討するまでもなく、本件発明は、甲１発明及び甲第２号証乃至甲第５号証に記載された周知技術に基いて当業者が容易に発明をすることができたものではない。
（２）請求項２に係る発明について
　請求項２に係る発明は、請求項１に係る発明に対して、さらに「　上記スイッチング素子（11,11a〜11f）は、ワイドバンドギャップ半導体を主材料とした半導体素子であり、
上記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドを含む」という技術的事項を追加したものである。
　よって、上記（１）に示した理由と同様の理由により、請求項２に係る発明は、上記甲１発明及び甲第２号証乃至甲第５号証に記載された周知技術に基いて、当業者が容易になし得るものではない。
　以上のとおり、請求項１乃至２に係る発明は、甲第１号証に記載された発明及び甲第２号証乃至甲第５号証に記載された周知技術に基いて当業者が容易に発明をすることができたものではない。
第６　むすび
　したがって、特許異議の申立ての理由及び証拠によっては、請求項１乃至２に係る特許を取り消すことはできない。
　また、他に請求項１乃至２に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
令和３年１月２８日（２０２１．１．２８）