(57)【要約】【課題】シールド効果を保ちつつ、複数の回路構成に対応できる回路基板。【解決手段】第１領域に第１受信回路が実装され、第２領域に第２受信回路が実装される受信回路用基板であって、前記第１領域は、第１ＡＤ変換部が搭載される第１搭載部と、第１伝送路とを有し、前記第２領域は、第２ＡＤ変換部が搭載される第２搭載部と、第２伝送路とを有し、前記第１領域および前記第２領域は、第３伝送路と、グラウンドパターンとを有し、前記第３伝送路は、前記第１領域および前記第２領域の境界を含む一部において、導電材料が露出する露出部と、前記第１領域および前記第２領域のそれぞれにおいて、前記グラウンドパターンと電気的に接続するための第１パッド部とを有する、受信回路用基板を提供する。【選択図】図２
2020191415.tif 000002
【特許請求の範囲】
【請求項１】
第１領域に第１受信回路が実装され、第２領域に第２受信回路が実装される受信回路用基板であって、
前記第１領域は、
アナログ信号をデジタル信号に変換する第１ＡＤ変換部が搭載される第１搭載部と、
前記第１搭載部へと第１信号を伝送するための第１伝送路と
を有し、
前記第２領域は、
アナログ信号をデジタル信号に変換する第２ＡＤ変換部が搭載される第２搭載部と、
前記第２搭載部へと第２信号を伝送するための第２伝送路と
を有し、
前記第１領域および前記第２領域は、
前記第２領域から前記第１領域の前記第１搭載部へと前記第２信号を伝送するための第３伝送路と、
一部がシールドケースに電気的に接続されるグラウンドパターンと
を有し、
前記第３伝送路は、
前記第１領域および前記第２領域の境界を含む一部において、導電材料が露出する露出部と、
前記第１領域および前記第２領域のそれぞれにおいて、前記グラウンドパターンと電気的に接続するための第１パッド部と
を有する、
受信回路用基板。
【請求項２】
前記第３伝送路は、前記第１領域および前記第２領域の前記露出部および前記第１パッド部が設けられていない部分において、それぞれ減衰回路または整合回路を構成可能な第２パッド部を更に有する、請求項１に記載の受信回路用基板。
【請求項３】
前記第１領域に前記第１受信回路が実装されており、前記第２領域に前記第２受信回路が実装されている請求項１または２に記載の受信回路用基板と、
前記グラウンドパターンに接触し、前記受信回路用基板の少なくとも一部を覆うシールドケースと
を備え、
前記シールドケースは、前記第１領域および前記第２領域の境界に設けられた前記グラウンドパターンと、前記第３伝送路の前記露出部とに接触する壁部を有する、
受信回路。
【請求項４】
前記第３伝送路は、前記第１パッド部において、前記グラウンドパターンと電気的に接続している、請求項３に記載の受信回路。
【請求項５】
前記第１領域に第１受信回路が実装されている請求項１または２に記載の受信回路用基板と、
前記グラウンドパターンに接触し、前記受信回路用基板の少なくとも一部を覆うシールドケースと
を備え、
前記シールドケースは、前記第１領域および前記第２領域の境界に設けられた前記グラウンドパターンに接触する壁部を有し、
前記壁部は、前記第３伝送路の前記露出部とは接触しないように凹部が形成されている、
受信回路。
【請求項６】
前記第３伝送路は、前記第１パッド部において、前記グラウンドパターンと電気的に切断している、請求項５に記載の受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信回路用基板および受信回路に関する。
【背景技術】
【０００２】
半導体デバイス、電子回路部品等が実装される基板と、当該基板の一部または全部を収容するシールドケースとを備える回路装置が知られている（例えば、特許文献１および２を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３０３７５２号公報
【特許文献２】実開平５−９５０９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような基板は、シールドケースと接する部分にグラウンドパターンを配置して、グラウンドパターンで囲う領域の電子回路を電磁的にシールドしている。例えば、基板上に電磁的なアイソレーションを確保すべき２つの回路が実装される場合、２つの遮蔽空間を形成するように基板のグラウンドパターンおよび配線パターンとシールドケースとが予めレイアウトされる。したがって、基板上に構成すべき回路が複数種類ある場合、構成すべき回路毎に、基板のグラウンドパターンおよび配線パターンとシールドケースとを用意しなければならず、コストと手間がかかっていた。
【０００５】
そこで、本発明はこれらの点に鑑みてなされたものであり、シールド効果を保ちつつ、複数の回路構成に対応できる回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様においては、第１領域に第１受信回路が実装され、第２領域に第２受信回路が実装される受信回路用基板であって、前記第１領域は、アナログ信号をデジタル信号に変換する第１ＡＤ変換部が搭載される第１搭載部と、前記第１搭載部へと第１信号を伝送するための第１伝送路とを有し、前記第２領域は、アナログ信号をデジタル信号に変換する第２ＡＤ変換部が搭載される第２搭載部と、前記第２搭載部へと第２信号を伝送するための第２伝送路とを有し、前記第１領域および前記第２領域は、前記第２領域から前記第１領域の前記第１搭載部へと前記第２信号を伝送するための第３伝送路と、一部がシールドケースに電気的に接続されるグラウンドパターンとを有し、前記第３伝送路は、前記第１領域および前記第２領域の境界を含む一部において、導電材料が露出する露出部と、前記第１領域および前記第２領域のそれぞれにおいて、前記グラウンドパターンと電気的に接続するための第１パッド部とを有する、受信回路用基板を提供する。
【０００７】
前記第３伝送路は、前記第１領域および前記第２領域の前記露出部および前記第１パッド部が設けられていない部分において、それぞれ減衰回路または整合回路を構成可能な第２パッド部を更に有してもよい。
【０００８】
本発明の第２の態様においては、前記第１領域に前記第１受信回路が実装されており、前記第２領域に前記第２受信回路が実装されている第１の態様の受信回路用基板と、前記グラウンドパターンに接触し、前記受信回路用基板の少なくとも一部を覆うシールドケースとを備え、前記シールドケースは、前記第１領域および前記第２領域の境界に設けられた前記グラウンドパターンと、前記第３伝送路の前記露出部とに接触する壁部を有する、受信回路を提供する。
【０００９】
前記第３伝送路は、前記第１パッド部において、前記グラウンドパターンと電気的に接続していてもよい。
【００１０】
本発明の第３の態様においては、前記第１領域に第１受信回路が実装されている第１の態様の受信回路用基板と、前記グラウンドパターンに接触し、前記受信回路用基板の少なくとも一部を覆うシールドケースとを備え、前記シールドケースは、前記第１領域および前記第２領域の境界に設けられた前記グラウンドパターンに接触する壁部を有し、前記壁部は、前記第３伝送路の前記露出部とは接触しないように凹部が形成されている、受信回路を提供する。
【００１１】
前記第３伝送路は、前記第１パッド部において、前記グラウンドパターンと電気的に切断していてもよい。
【発明の効果】
【００１２】
本発明によれば、少ない数の回路基板で、シールド効果を保ちつつ、複数の回路構成に対応できるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係る受信回路１０の構成例を示す。
【図２】本実施形態に係る受信回路用基板１１０の構成例を示す。
【図３】図２に示す交差領域２５０の拡大図の一例を示す。
【図４】本実施形態に係るシールドケース１００の構成例を示す。
【図５】本実施形態に係る受信回路用基板１１０の変形例を示す。
【発明を実施するための形態】
【００１４】
＜受信回路１０の構成例＞
図１は、本実施形態に係る受信回路１０の構成例を示す。図１において、互いに直交する３つの軸をＸ軸、Ｙ軸、およびＺ軸として示す。受信回路１０は、外部および内部から発生する電磁ノイズ等の影響を低減させて、例えば、数十ＭＨｚから数ＧＨｚに至る高周波信号を受信する。受信回路１０は、シールドケース１００と、受信回路用基板１１０とを備える。
【００１５】
シールドケース１００は、受信回路用基板１１０の少なくとも一部を覆う。シールドケース１００は、外部から到来する電磁ノイズが受信回路用基板１１０に実装される回路に及ぼす影響を低減させる。また、シールドケース１００は、受信回路用基板１１０に実装される回路から発生して外部に漏洩する電磁ノイズを低減させる。また、シールドケース１００は、受信回路用基板１１０に実装される受信回路の一部から発生する電磁ノイズが、当該受信回路の他の一部に及ぼす影響を低減させる。
【００１６】
シールドケース１００は、受信回路用基板１１０のグラウンドパターンに接触する。シールドケース１００は、金属で形成されていることが好ましい。シールドケース１００は、例えば、壁部を有し、当該壁部の断面がグラウンドパターンと接触した状態で固定される。この場合、シールドケース１００は、ネジ等で受信回路用基板１１０に固定されることが望ましい。図１は、シールドケース１００が受信回路用基板１１０の＋Ｚ方向を向くＸＹ平面と略平行な第１面に固定されている例を示す。また、図１は、シールドケース１００に、第１入力部１０２および第２入力部１０４の２つの入力部が設けられている例を示す。
【００１７】
第１入力部１０２および第２入力部１０４は、外部からの入力信号を受け取る。入力信号の周波数は、例えば、数十ＭＨｚから数ＧＨｚに至ることがある。本実施例において、第１入力部１０２に入力する信号を第１入力信号とし、第２入力部１０４に入力する信号を第２入力信号とする。第１入力部１０２および第２入力部１０４は、コネクタ等の入力端子であることが望ましい。第１入力部１０２および第２入力部１０４は、例えば、ＳＭＡ（Sub Miniature Type A）コネクタ、３．５ｍｍコネクタ、２．９２ｍｍコネクタ等の同軸コネクタである。
【００１８】
受信回路用基板１１０は、複数の受信回路が実装される。図１は、第１入力部１０２および第２入力部１０４といった２つの入力部から入力信号を受信する２つの受信回路が受信回路用基板１１０に実装されている例を示す。また、受信回路用基板１１０は、シールドケース１００で覆われていない領域を有してよく、この場合、当該覆われていない領域には受信信号を処理するデジタル回路等が更に実装されてもよい。このような受信回路用基板１１０について、図２を用いて更に説明する。
【００１９】
＜受信回路用基板１１０の構成例＞
図２は、本実施形態に係る受信回路用基板１１０の構成例を示す。受信回路用基板１１０は、複数の回路構成に対応できるようにレイアウトされている。図２は、図１と同様に、互いに直交する３つの軸をＸ軸、Ｙ軸、およびＺ軸として示す。また、図２は、受信回路用基板１１０の第１面に２つの受信回路が実装される例を示す。受信回路用基板１１０は、第１領域２１０と、第２領域２２０と、グラウンドパターン２３０と、第３伝送路２４０とを備える。
【００２０】
第１領域２１０には、第１受信回路が実装される。第１領域２１０は、第１搭載部２１２と、第１伝送路２１４とを有する。このように、第１受信回路は、第１搭載部２１２および第１伝送路２１４を有し、第１信号を受信する。なお、第１領域２１０は、第１信号をデジタル処理するデジタル回路の少なくとも一部を搭載する回路領域を更に有してもよい。
【００２１】
第１搭載部２１２は、アナログ信号をデジタル信号に変換する第１ＡＤ変換部が搭載される。第１搭載部２１２は、第１ＡＤ変換部が有する複数の端子等に対応する電極パッド等が設けられている。
【００２２】
第１伝送路２１４は、第１搭載部２１２へと第１信号を伝送するための伝送線路である。例えば、第１伝送路２１４の一端２１６には、第１入力部１０２が接続される。また、第１伝送路２１４の他端は、第１ＡＤ変換部のアナログ信号の入力端子に対応する第１搭載部２１２の電極パット等に接続される。第１伝送路２１４は、例えば、ストリップライン、マイクロストリップライン、差動伝送ライン等で形成されている。図２は、第１伝送路２１４がマイクロストリップラインで形成されている例を示す。
【００２３】
第２領域２２０には、第２受信回路が実装される。第２領域２２０は、第２搭載部２２２と、第２伝送路２２４とを有する。このように、第２受信回路は、第２搭載部２２２および第２伝送路２２４を有し、第２信号を受信する。なお、第２領域２２０は、第２信号をデジタル処理するデジタル回路の少なくとも一部を搭載する回路領域を更に有してもよい。
【００２４】
第２搭載部２２２には、アナログ信号をデジタル信号に変換する第２ＡＤ変換部が搭載される。第２搭載部２２２は、第２ＡＤ変換部が有する複数の端子等に対応する電極パッド等が設けられている。
【００２５】
第２伝送路２２４は、第２搭載部２２２へと第２信号を伝送するための伝送線路である。例えば、第２伝送路２２４の一端２２６には、第２入力部１０４が接続される。また、第２伝送路２２４の他端は、第２ＡＤ変換部のアナログ信号の入力端子に対応する第２搭載部２２２の電極パット等に接続される。第２伝送路２２４は、例えば、ストリップライン、マイクロストリップライン、差動伝送ライン等で形成されている。図２は、第２伝送路２２４がマイクロストリップラインで形成されている例を示す。
【００２６】
グラウンドパターン２３０は、一部がシールドケース１００に電気的に接続される。グラウンドパターン２３０の一部は、シールドケース１００の壁部に接するように、当該壁部の厚さと同程度の線幅で形成される。図２は、グラウンドパターン２３０のシールドケース１００に接する部分の例を斜線で示す。
【００２７】
シールドケース１００は受信回路を覆うので、グラウンドパターン２３０は、第１領域２１０および第２領域２２０を囲うように形成されている。また、シールドケース１００は、第１受信回路および第２受信回路の間に伝わる電磁ノイズも遮蔽するので、グラウンドパターン２３０は、第１領域２１０および第２領域２２０を分割するように形成されている。即ち、グラウンドパターン２３０の一部は、第１領域２１０および第２領域２２０に設けられている。
【００２８】
なお、グラウンドパターン２３０の残りの一部は、受信回路用基板１１０に搭載される回路素子および配線等を囲うように設けられている。グラウンドパターン２３０の残りの一部は、例えば、受信回路用基板１１０の第１面に設けられている。また、グラウンドパターン２３０は、受信回路用基板１１０の第１面とは反対側の第２面にも設けられていることが望ましい。また、受信回路用基板１１０が多層基板の場合、複数の層にグラウンドパターン２３０が形成されていることが望ましい。図２は、このようなグラウンドパターン２３０の残りの一部の記載を省略している。
【００２９】
以上のように、本実施形態に係る受信回路用基板１１０は、２つの受信回路をそれぞれ実装可能で、また、対応するシールドが取り付け可能にレイアウトされる。これにより、受信回路用基板１１０は、電磁波ノイズの影響を低減させるシールド効果を有する受信回路を構成できる。
【００３０】
ここで、第１搭載部２１２に搭載される第１ＡＤ変換部および／または第２搭載部２２２に搭載される第２ＡＤ変換部は、複数のアナログ信号をそれぞれデジタル信号に変換できるデバイスの場合がある。また、第１領域２１０および／または第２領域２２０は、複数のＡＤ変換部が搭載されて、複数のアナログ信号をそれぞれデジタル信号に変換する場合がある。このような場合、従来は、構成する回路毎に回路用基板を設計して準備していたので、コストと手間がかかっていた。
【００３１】
そこで、本実施形態に係る受信回路用基板１１０は、複数の回路構成に対応できるように、第３伝送路２４０を更に備える。なお、本実施形態において、第１搭載部２１２に搭載される第１ＡＤ変換部が、２つのアナログ信号をそれぞれデジタル信号に変換できるデバイスである例を説明する。即ち、第１ＡＤ変換部は、２つのアナログ信号の入力端子を有し、第１搭載部２１２は、２つの入力端子に対応する２つの電極パット等を有する。
【００３２】
第３伝送路２４０は、第１領域２１０および第２領域２２０に設けられている。第３伝送路２４０は、第２領域２２０から第１領域２１０の第１搭載部２１２へと第２信号を伝送するための伝送線路である。例えば、第３伝送路２４０の一端２４２には、第１入力部１０２が接続される。また、第３伝送路２４０の他端は、第１ＡＤ変換部のアナログ信号の入力端子に対応する第１搭載部２１２の電極パット等に接続される。これにより、受信回路用基板１１０が第１搭載部２１２に搭載されると、第１ＡＤ変換部の一方の入力端子に第１信号を供給することができ、他方の入力端子に第２信号を供給することができる。
【００３３】
第３伝送路２４０は、例えば、マイクロストリップライン、差動伝送ライン等で形成されている。図２は、第３伝送路２４０がマイクロストリップラインで形成されている例を示す。このような第３伝送路２４０は、第１領域２１０および第２領域２２０の境界において、グラウンドパターン２３０と交差することになる。このような領域において、第３伝送路２４０は、複数の回路構成に対応可能となるようなレイアウトを有する。図２において、点線で示した領域を交差領域２５０とし、当該交差領域２５０について次に説明する。
【００３４】
＜受信回路用基板１１０の交差領域２５０＞
図３は、図２に示す交差領域２５０の拡大図の一例を示す。図３において、グラウンドパターン２３０のシールドケース１００に接する部分と、第３伝送路２４０を囲う部分とを斜線で示す。なお、グラウンドパターン２３０のシールドケース１００に接する部分は、第３伝送路２４０と交差する部分には設けられていない。また、第３伝送路２４０は、露出部３１０と、第１パッド部３２０と、第２パッド部３３０と、第３パッド部３４０とを有する。
【００３５】
露出部３１０は、第３伝送路２４０の第１領域２１０および第２領域２２０の境界を含む一部において、導電材料が露出する部分である。露出部３１０は、例えば、第３伝送路２４０においてレジストが塗布されていない一部の領域である。露出部３１０は、シールドケース１００の交差領域２５０に対応する位置に壁部が設けられている場合、当該壁部に接するように形成されている。露出部３１０は、例えば、第１領域２１０および第２領域２２０のそれぞれにおいて、第３伝送路２４０が電気的に切断されて形成されている。図３は、第１領域２１０における第３伝送路２４０の残りの一部を第３伝送路２４０ａとし、第２領域２２０における第３伝送路２４０の残りの一部を第３伝送路２４０ｂとした例を示す。露出部３１０には、第１パッド部３２０が形成されている。
【００３６】
第１パッド部３２０は、第１領域２１０および第２領域２２０のそれぞれにおいて、グラウンドパターン２３０と電気的に接続するための部位である。例えば、図３で点線の長方形に示したように、第１パッド部３２０およびグラウンドパターン２３０との間を、導電性の部品で接続することにより、露出部３１０をグラウンド電位とすることができる。なお、接続用の導電性の部品は、一例として０Ω抵抗である。第１パッド部３２０は、用いる０Ω抵抗のチップサイズに応じて、露出部３１０の複数個所に形成されることが望ましい。図３は、露出部３１０の表面の全てにおいて導電材料を露出させ、当該露出部３１０の表面の一部が第１パッド部３２０である例を示す。
【００３７】
第２パッド部３３０は、第１領域２１０および第２領域２２０の露出部３１０および第１パッド部３２０が設けられていない部分において、それぞれ減衰回路または整合回路を構成可能とするための部位である。例えば、図３で点線の長方形に示したように、第２パッド部３３０は、グラウンドパターン２３０と回路素子を介して接続可能となるように導電材料が露出する部分である。
【００３８】
図３は、第１領域２１０側の第３伝送路２４０ａと、第２領域２２０側の第３伝送路２４０ｂとに１つずつ第２パッド部３３０が設けられている例を示す。第２パッド部３３０は、第１領域２１０および第２領域２２０のそれぞれにおいて、複数設けられていてもよい。例えば、第２パッド部３３０は、第１領域２１０および第２領域２２０のそれぞれにおいて、π型に回路素子が配置できるように３つずつ設けられてもよい。これにより、抵抗素子等をπ型に配置して減衰回路等を構成することができる。また、伝送線路上にトランス等を実装する場合、ＬＣ素子等を配置してインピーダンスの整合回路等を構成できる。なお、図３は、第１パッド部３２０、第２パッド部３３０、第３パッド部３４０により、各領域でπ型に回路素子が配置できるレイアウトを形成した例を示す。
【００３９】
第３パッド部３４０は、第３伝送路２４０ａ、露出部３１０、および第３伝送路２４０ｂを電気的に接続するための部位である。第３パッド部３４０は、導電性の部品が実装可能となるように、導電材料が露出する部分である。例えば、図３で点線の長方形に示したように、第３パッド部３４０に導電性の部品が実装されると、第３伝送路２４０ａおよび露出部３１０と、露出部３１０および第３伝送路２４０ｂとが電気的に接続される。なお、接続用の導電性の部品は、一例として０Ω抵抗である。第３パッド部３４０は、用いる０Ω抵抗のチップサイズに応じた形状で、第３伝送路２４０の複数個所に形成されることが望ましい。
【００４０】
以上の本実施形態に係る受信回路用基板１１０は、図３に示すような第３伝送路２４０が設けられていることにより、複数の回路構成に対応できる。受信回路用基板１１０は、例えば、第１ＡＤ変換部に第１信号を受信させ、第２ＡＤ変換部に第２信号を受信させる回路構成に対応できる。この場合、第３パッド部３４０には何も実装しない。これにより、露出部３１０は、第１領域２１０の第３伝送路２４０ａおよび第２領域の第３伝送路２４０ｂとは電気的に絶縁される。
【００４１】
また、第１パッド部３２０には、露出部３１０をグラウンドパターン２３０と接続するための０Ω抵抗を実装する。第１パッド部３２０に０Ω抵抗を実装することにより、露出部３１０をグラウンド電位とすることができる。また、交差領域２５０に対応する位置に壁部が設けられているシールドケース１００を受信回路用基板１１０に取り付けることで、第１領域２１０と第２領域２２０とを電気的に遮蔽することができる。なお、第２パッド部３３０には、何も実装しなくてもよい。これに代えて、第２パッド部３３０には、第１パッド部３２０と同様に、露出部３１０をグラウンドパターン２３０と接続するための０Ω抵抗を実装してもよい。これにより、フローティングとなっている第３伝送路２４０ａおよび第３伝送路２４０ｂをグラウンド電位とすることができる。
【００４２】
そして、第１搭載部２１２に第１ＡＤ変換部を実装することで、第１入力部１０２から入力される第１信号を第１伝送路２１４を介して当該第１ＡＤ変換部に受信させることができる。また、第２搭載部２２２に第２ＡＤ変換部を実装することで、第２入力部１０４から入力される第２信号を第２伝送路２２４を介して当該第２ＡＤ変換部に受信させることができる。なお、第２入力部１０４は、シールドケース１００の第２伝送路２２４の一端２２６に対応する位置に取り付けられる。
【００４３】
また、受信回路用基板１１０は、例えば、第１ＡＤ変換部に第１信号および第２信号を受信させる回路構成に対応できる。この場合、第１パッド部３２０には何も実装しない。そして第３パッド部３４０には、０Ω抵抗を実装する。即ち、第３伝送路２４０ａおよび露出部３１０と、露出部３１０および第３伝送路２４０ｂとを電気的に接続する。これにより、第３伝送路２４０は、第２入力部１０４から第１ＡＤ変換部へと第２信号を伝送することができる。
【００４４】
また、第２パッド部３３０には、何も実装しなくてもよく、これに代えて、回路素子等が実装されてもよい。例えば、第２パッド部３３０には、減衰回路、整合回路、フィルター等を構成する回路素子が実装されてよい。なお、減衰回路、整合回路、フィルター等を実装する場合、第２パッド部３３０だけでなく、第１パッド部３２０および／または第３パッド部３４０にも回路素子を実装してもよい。
【００４５】
以上により、第１搭載部２１２に第１ＡＤ変換部を実装することで、第１入力部１０２から入力される第１信号を第１伝送路２１４を介して当該第１ＡＤ変換部の一方の入力端子から受信させることができる。また、第２入力部１０４から入力される第２信号を第３伝送路２４０を介して当該第１ＡＤ変換部の他方の端子から受信させることができる。なお、第２入力部１０４は、シールドケース１００の第３伝送路２４０の一端２４２に対応する位置に取り付けられる。また、シールドケース１００の交差領域２５０に対応する位置は、第３伝送路２４０には接触しないように形成される。このようなシールドケース１００の壁部について次に説明する。
【００４６】
＜シールドケース１００の構成例＞
図４は、本実施形態に係るシールドケース１００の構成例を示す。図４において、互いに直交する３つの軸をＸ軸、Ｙ軸、およびＺ軸として示す。図４に示すシールドケース１００は、例えば、第１領域２１０に第１受信回路が実装されている受信回路用基板１１０に取り付けられる。この場合、第１受信回路は第１信号および第２信号を受信する。
【００４７】
即ち、第３伝送路２４０は、第１パッド部３２０において、グラウンドパターン２３０と電気的に切断している。また、第３パッド部３４０は、導電性の部品が実装され、第３伝送路２４０の全体が電気的に接続されている。なお、第２パッド部３３０において、減衰回路または整合回路の少なくとも一部が構成されていてもよい。
【００４８】
シールドケース１００は、壁部４１０の受信回路用基板１１０を向く面がグラウンドパターン２３０と接触して取り付けられる。シールドケース１００が受信回路用基板１１０に取り付けられることにより、壁部４１０は、第１領域２１０および第２領域２２０の境界に設けられたグラウンドパターン２３０に接触する。また、壁部４１０は、第３伝送路２４０の露出部３１０とは接触しないように凹部４２０が形成されている。これにより、第１ＡＤ変換部に第１信号および第２信号を受信させる回路構成の受信回路を構成することができる。
【００４９】
なお、図４に示すシールドケース１００は、壁部４１０に凹部４２０が設けられた例を説明したが、これに代えて、シールドケース１００は、壁部４１０に凹部４２０が設けられなくてもよい。この場合のシールドケース１００は、第１領域２１０に第１受信回路が実装されており、第２領域２２０に第２受信回路が実装されている受信回路用基板１１０に取り付けられる。この場合、第１受信回路は第１信号を受信し、第２受信回路は第２信号を受信する。即ち、第３伝送路２４０は、第１パッド部３２０において、グラウンドパターン２３０と電気的に接続している。
【００５０】
これにより、シールドケース１００の壁部４１０は、第１領域２１０および第２領域２２０の境界に設けられたグラウンドパターン２３０と、第３伝送路２４０の露出部３１０とに接触する。以上のように、本実施形態に係る受信回路用基板１１０によれば、シールド効果を保ちつつ、複数の回路構成に対応できる。
【００５１】
なお、シールドケース１００は、受信回路用基板１１０に実装される複数種類の受信回路に対応するように形成されてもよい。例えば、図４において、シールドケース１００は、壁部４１０に凹部４２０が設けられる例を説明した。これに加えて、シールドケース１００は、凹部４２０を埋める調整部４２２を更に有してもよい。
【００５２】
調整部４２２は、壁部４１０にネジ等で固定可能に設けられ、凹部４２０に嵌合して壁部４１０の一部として機能する。これにより、調整部４２２が固定されたシールドケース１００は、例えば、第１ＡＤ変換部に第１信号を受信させ、第２ＡＤ変換部に第２信号を受信させる回路構成が実装された受信回路用基板１１０に取り付けることができる。また、調整部４２２の無いシールドケース１００は、例えば、第１ＡＤ変換部に第１信号および第２信号を受信させる回路構成が実装された受信回路用基板１１０に取り付けることができる。したがって、シールドケース１００は、調整部４２２以外の部分を共通化することができる。
【００５３】
以上の本実施形態に係る受信回路用基板１１０は、２つの受信回路が実装される例を説明したが、これに限定されることはない。受信回路用基板１１０は、３つ以上の受信回路が実装されてもよく、この場合、１または複数の受信回路毎に、シールドケース１００の壁部４１０により遮蔽されてもよい。また、２つの受信回路が実装される２つの領域に形成される第３伝送路２４０も、複数設けられていてもよい。
【００５４】
また、１つの領域に、複数の受信信号が伝送されてもよい。例えば、図２に示す受信回路用基板１１０において、第１受信回路が第１信号および第２信号を受信し、第２受信回路が第１信号および第２信号とは異なる第３信号を更に受信してもよい。このように、受信回路用基板１１０は、多様な回路構成に対応可能である。
【００５５】
以上の本実施形態の受信回路用基板１１０は、第２伝送路２２４の一端２２６または第３伝送路２４０の一端２４２から第２信号が入力する例を説明したが、これに限定されることはない。受信回路用基板１１０は、第２信号が共通の伝送路から入力し、第２伝送路２２４または第３伝送路２４０へと伝送されるように形成されてもよい。このような受信回路用基板１１０について、次に説明する。
【００５６】
＜受信回路用基板１１０の変形例＞
図５は、本実施形態に係る受信回路用基板１１０の変形例を示す。本変形例の受信回路用基板１１０において、図２に示された本実施形態に係る受信回路用基板１１０の動作と略同一のものには同一の符号を付け、説明を省略する。本変形例の受信回路用基板１１０は、第４伝送路５１０と、分岐領域５２０とを更に有する。
【００５７】
第４伝送路５１０は、第２伝送路２２４および第３伝送路２４０のいずれか一方に第２信号を伝送するための伝送線路である。例えば、第４伝送路５１０の一端５１２には、第２入力部１０４が接続される。第２伝送路２２４は、例えば、マイクロストリップライン、差動伝送ライン等で形成されている。図５は、第２伝送路２２４がマイクロストリップラインで形成されている例を示す。
【００５８】
分岐領域５２０は、第４伝送路５１０と、第２伝送路２２４および第３伝送路２４０のいずれか一方とを電気的に接続させるための配線パターンである。分岐領域５２０は、第２伝送路２２４の一端２２６、第３伝送路２４０の一端２４２、および第４伝送路５１０の他端５１４を含む領域である。第４伝送路５１０の他端５１４は、例えば、第２伝送路２２４の一端２２６および第３伝送路２４０の一端２４２とは電気的に切断されている。第４伝送路５１０の他端５１４の一部は、略円弧状に形成されていることが望ましい。
【００５９】
例えば、第４伝送路５１０および第２伝送路２２４を電気的に接続する場合、第４伝送路５１０の他端５１４および第２伝送路２２４の一端２２６を導電性の部品で接続する。また、第４伝送路５１０および第３伝送路２４０を電気的に接続する場合、第４伝送路５１０の他端５１４および第３伝送路２４０の一端２４２を導電性の部品で接続する。導電性の部品は、例えば、０Ω抵抗である。
【００６０】
以上の本変形例の受信回路用基板１１０によれば、第４伝送路５１０に入力される第２信号を第２伝送路２２４および第３伝送路２４０のいずれか一方に分岐させることができる。これにより、シールドケース１００は、第２伝送路２２４および第３伝送路２４０に第２信号を伝送させるための第２入力部１０４を１つの共通の位置に設けることができる。
【００６１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の分散・統合の具体的な実施の形態は、以上の実施の形態に限られず、その全部又は一部について、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を合わせ持つ。
【符号の説明】
【００６２】
１０  受信回路
１００  シールドケース
１０２  第１入力部
１０４  第２入力部
１１０  受信回路用基板
２１０  第１領域
２１２  第１搭載部
２１４  第１伝送路
２１６  一端
２２０  第２領域
２２２  第２搭載部
２２４  第２伝送路
２２６  一端
２３０  グラウンドパターン
２４０  第３伝送路
２４２  一端
２５０  交差領域
３１０  露出部
３２０  第１パッド部
３３０  第２パッド部
３４０  第３パッド部
４１０  壁部
４２０  凹部
４２２  調整部
５１０  第４伝送路
５１２  一端
５１４  他端
５２０  分岐領域
【図１】
2020191415.tif 000003
【図２】
2020191415.tif 000004
【図３】
2020191415.tif 000005
【図４】
2020191415.tif 000006
【図５】
2020191415.tif 000007