(57)【要約】【課題】回路規模及びコストの増大を極力抑えることができる電源装置、及び当該電源装置を備えることによりコストの低減を図ることができる半導体試験装置を提供する。【解決手段】電源装置１は、直流電圧を供給すべきＤＵＴ４０の接地ピンＰ２に現れる電圧を測定するセンスアンプ２０と、センスアンプ２０で測定される電圧を基準としてＤＵＴ４０に対して所定の直流電圧を供給するデバイス電源部１０と、センスアンプ２０の反転入力端に接続されて、センスアンプ２０で測定される電圧に重畳されるべき交流信号を出力する交流信号源３０とを備える。【選択図】図１
2010181367.tif 000002
【特許請求の範囲】
【請求項１】
直流電源を供給すべき被供給対象の接地電位を測定する測定部と、当該測定部で測定される接地電位を基準として前記被供給対象に対して所定の直流電源を供給する電源部とを備える電源装置において、
前記測定部の入力端に接続されて、前記測定部で測定される接地電位に重畳されるべき交流信号を出力する交流信号源を備えることを特徴とする電源装置。
【請求項２】
前記電源部は、複数設けられており、
前記測定部で測定されて前記交流信号が重畳された接地電位は、複数設けられた前記電源部の各々に分配される
ことを特徴とする請求項１記載の電源装置。
【請求項３】
前記測定部は、一方の入力端が前記被供給対象の接地電極と電気的に接続され、他方の入力端が前記交流信号源と電気的に接続された差動増幅器を備えることを特徴とする請求項１又は請求項２記載の電源装置。
【請求項４】
前記被供給対象の接地電位を、前記測定部を含めた複数の部位に分配する分配部を備えることを特徴とする請求項１から請求項３の何れか一項に記載の電源装置。
【請求項５】
複数のスイッチを備えており、当該スイッチの開閉状態に応じて前記被供給対象の接地電位を複数に分配可能な第１スイッチ部と、
前記第１スイッチ部が備える前記複数のスイッチに対して排他的に開閉する複数のスイッチを備えており、当該スイッチの開閉状態に応じて前記測定部で測定されて前記交流信号が重畳された接地電位を複数に分配可能な第２スイッチ部と
を備えることを特徴とする請求項１から請求項３の何れか一項に記載の電源装置。
【請求項６】
半導体デバイスの試験を行う半導体試験装置において、
前記被供給対象としての前記半導体デバイスに対して前記交流信号が重畳された直流電源を供給する請求項１から請求項５の何れか一項に記載の電源装置を備えることを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の供給を行う電源装置、及び当該電源装置を備える半導体試験装置に関する。
【背景技術】
【０００２】
半導体試験装置を用いた半導体デバイス（以下、ＤＵＴ（Device Under Test）という）の試験は、直流試験と交流試験とに大別される。ここで、直流試験とは、ＤＵＴの特定のピンに直流信号を印加したときに測定される直流信号が予め定められた規格内であるか否かを判定する試験であり、交流試験とは、パルス状の試験信号をＤＵＴに印加したときに、期待通りの信号が得られるか否かを判定する試験である。上記の直流試験の試験項目の１つに、ＤＵＴの電源電圧変動除去（Power-Supply Rejection）特性の試験がある。かかる試験を実現するために、半導体試験装置は、ＤＵＴに対して交流信号が重畳された直流電源を供給することが可能な電源装置を備える。
【０００３】
図６は、半導体試験装置が備える従来の電源装置の一例を示すブロック図である。図６に示す通り、従来の電源装置１００は、交流信号源１１０、デバイス電源部１２０、及びセンスアンプ１３０を備えており、交流信号が重畳された直流電源（直流電圧）をＤＵＴ２００に供給する。交流信号源１１０は、コンデンサ１１１を介してデバイス電源部１２０に接続されており、ＤＵＴ２００に供給される直流電圧に重畳される交流信号をデバイス電源部１２０に出力する。
【０００４】
デバイス電源部１２０は、ＤＡＣ（ディジタル／アナログ変換器）１２１、アンプ１２２〜１２５、及び抵抗１２６〜１２９を備えており、ＤＵＴ２００に供給すべき直流電圧を生成するとともに、生成した直流電圧に対して交流信号源１１０から出力される交流信号を重畳してＤＵＴ２００に供給する。このデバイス電源部１２０は、２本の信号線Ｌ１１１，Ｌ１１２を介してＤＵＴ２００の電源ピンＰ１００と電気的に接続され、一端がデバイス電源部１２０の内部で接地された１本の信号線Ｌ１２１を介してＤＵＴ２００の接地ピン（グランドピン）Ｐ２００と電気的に接続される。
【０００５】
ＤＡＣ１２１は、ＤＵＴ２００の電源ピンＰ１００に印加すべき電圧（目標電圧）を示すディジタル信号（図示省略）を入力としており、このディジタル信号をアナログ信号に変換して出力する。ＤＡＣ１２１の出力端は、抵抗１２６を介してアンプ１２２の反転入力端に接続されている。アンプ１２２は、反転入力端に入力される信号と非反転入力端に入力される信号との差を抵抗１２６，１２７の抵抗値で定まる増幅率で増幅して出力する。このアンプ１２２の出力端は、抵抗１２８を介して信号線Ｌ１１１に接続されている。
【０００６】
アンプ１２３，１２４，１２５は、何れも出力端と反転入力端とが接続された増幅率が「１」であるアンプである。アンプ１２３は、信号線Ｌ１１２が接続されている非反転入力端に入力される電圧を出力端から出力する。このアンプ１２３の出力端は、抵抗１２７を介してアンプ１２２の反転入力端に接続されている。アンプ１２４はセンスアンプ１３０から出力される電圧をアンプ１２２の非反転入力端に入力するために設けられる。また、アンプ１２５は交流信号源１１０から出力される交流信号を、抵抗１２９を介してアンプ１２２の反転入力端に入力するために設けられる。
【０００７】
センスアンプ１３０は、出力端と反転入力端とが接続された増幅率が「１」であるアンプであり、ＤＵＴ２００の接地ピンＰ２００に現れる電圧を測定するために設けられる。このセンスアンプ１３０は、その非反転入力端に信号線Ｌ１２２が接続されており、この信号線Ｌ１２２を介してＤＵＴ２００の接地ピンＰ２００と電気的に接続される。
【０００８】
上記構成の電源装置１００において、ＤＡＣ１２１から出力された信号（目標電圧を示す信号）は抵抗１２６を介してアンプ１２２の反転入力端に入力され、センスアンプ１３０から出力されてアンプ１２４を介した信号（ＤＵＴ２００の接地ピンＰ２００に現れる電圧を示す信号）はアンプ１２２の非反転入力端に入力される。アンプ１２２ではこれらの差分が増幅され、増幅された信号に応じた直流電圧がＤＵＴ２００の電源ピンＰ１００に印加される。
【０００９】
ここで、アンプ１２２の反転入力端には、アンプ１２５及び抵抗１２９を介して交流信号源１１０から出力される交流信号も入力されるため、ＤＵＴ２００の電源ピンＰ１００には交流信号が重畳された直流電圧が印加されることになる。尚、ＤＵＴ２００の電源ピンＰ１００に現れる電圧は、信号線Ｌ１１２、アンプ１２３、及び抵抗１２７を介してアンプ１２２の反転入力端にフィードバックされる。
【００１０】
このように、交流信号が重畳がされた直流電圧がＤＵＴ２００に印加されることによって、ＤＵＴの電源電圧変動除去特性を試験することができる。尚、以下の特許文献１は、直流電圧に対して交流信号を重畳させるものではないが、ＤＵＴに印加すべき電圧に対して重畳電圧を重畳することで、ＤＵＴに印加される電圧を低下させる技術が開示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平６−３０８１９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、複数のＤＵＴに対する直流試験を並列して実施可能な半導体試験装置、或いは複数の電源を必要とするＤＵＴの試験が可能な半導体試験装置は、図６に示すデバイス電源部１２０が複数設けられ、交流信号源１１０から出力される交流信号が各々のデバイス電源部１２０に分配される電源装置を備える。例えば、アナログ信号とディジタル信号との双方が用いられるＤＵＴ（例えば、ミックスドシグナルＩＣ）や、複数の機能が集積されるＤＵＴ（例えば、ＳＯＣ：System On a Chip）の試験を行う従来の半導体試験装置は、同測数（同時に試験可能なＤＵＴの数）が数個〜数十個程度である。このため、これらの半導体試験装置は、デバイス電源部１２０が数個〜数十個程度設けられた電源装置を備える。
【００１３】
ここで、前述した通り、デバイス電源部１２０は、交流信号源１１０から出力される交流信号をＤＵＴ２００に供給する直流電圧に重畳させるためにアンプ１２５及び抵抗１２９を備える。デバイス電源部１２０を複数備える電源装置は、デバイス電源部１２０の各々にこれらアンプ１２５及び抵抗１２９が設けられるため、デバイス電源部１２０の回路規模が増大してしまう。
【００１４】
電源装置に設けられるデバイス電源部１２０の数が数個〜数十個程度であれば電源装置の回路規模やコストはさほど増大はしないが、同測数が増大するにつれて電源装置の回路規模やコストの上昇を無視することはできなくなる。特に、半導体メモリの試験を行うメモリテスタでは、同測数が５００以上のものが実用化されており、このような半導体試験装置に上記の電源装置を適用しようとした場合には、電源装置の回路規模及びコストが飛躍的に増大してしまうという問題がある。
【００１５】
本発明は上記事情に鑑みてなされたものであり、回路規模及びコストの増大を極力抑えることができる電源装置、及び当該電源装置を備えることによりコストの低減を図ることができる半導体試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明の電源装置は、直流電源を供給すべき被供給対象（４０、４０ａ〜４０ｎ、４１）の接地電位を測定する測定部（２０）と、当該測定部で測定される接地電位を基準として前記被供給対象に対して所定の直流電源を供給する電源部（１０、１０ａ〜１０ｎ）とを備える電源装置（１〜４）において、前記測定部の入力端に接続されて、前記測定部で測定される接地電位に重畳されるべき交流信号を出力する交流信号源（３０）を備えることを特徴としている。
この発明によると、測定部で測定された被供給対象の接地電位に対して交流信号源からの交流信号が重畳され、この交流信号が重畳された接地電位を基準として電源部で被供給対象に供給すべき所定の直流電源が生成されて被測定対象に供給される。
また、本発明の電源装置は、前記電源部が、複数設けられており、前記測定部で測定されて前記交流信号が重畳された接地電位は、複数設けられた前記電源部の各々に分配されることを特徴としている。
また、本発明の電源装置は、前記測定部が、一方の入力端が前記被供給対象の接地電極（Ｐ２）と電気的に接続され、他方の入力端が前記交流信号源と電気的に接続された差動増幅器を備えることを特徴としている。
また、本発明の電源装置は、前記被供給対象の接地電位を、前記測定部を含めた複数の部位に分配する分配部（５０）を備えることを特徴としている。
また、本発明の電源装置は、複数のスイッチを備えており、当該スイッチの開閉状態に応じて前記被供給対象の接地電位を複数に分配可能な第１スイッチ部（６１）と、前記第１スイッチ部が備える前記複数のスイッチに対して排他的に開閉する複数のスイッチを備えており、当該スイッチの開閉状態に応じて前記測定部で測定されて前記交流信号が重畳された接地電位を複数に分配可能な第２スイッチ部（６２）とを備えることを特徴としている。
本発明の半導体試験装置は、半導体デバイスの試験を行う半導体試験装置において、前記被供給対象としての前記半導体デバイスに対して前記交流信号が重畳された直流電源を供給する上記の何れかに記載の電源装置を備えることを特徴としている。
【発明の効果】
【００１７】
本発明によれば、測定部で測定された被供給対象の接地電位に対して交流信号源からの交流信号を重畳し、この交流信号を重畳した接地電位を基準として被供給対象に供給すべき所定の直流電源を電源部で生成して被供給対象に供給している。このため、交流信号が重畳された直流電圧を被供給対象に供給するという機能は維持しつつ、電源装置の回路規模及びコストの増大を極力抑えることができることができる。また、かかる電源装置を半導体試験装置に備えることで、半導体試験装置のコストの低減を図ることもできる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態による電源装置の要部構成を示すブロック図である。
【図２】本発明の第２実施形態による電源装置の要部構成を示すブロック図である。
【図３】本発明の第２実施形態による電源装置の要部構成を示すブロック図である。
【図４】本発明の第３実施形態による電源装置の要部構成の一部を示すブロック図である。
【図５】本発明の第４実施形態による電源装置の要部構成の一部を示すブロック図である。
【図６】半導体試験装置が備える従来の電源装置の一例を示すブロック図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して本発明の実施形態による電源装置及び半導体試験装置について詳細に説明する。尚、以下では、本発明の実施形態による電源装置が、半導体試験装置に設けられているものとして説明する。
【００２０】
図１は、本発明の第１実施形態による電源装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の電源装置１は、デバイス電源部１０（電源部）、センスアンプ２０（測定部）、及び交流信号源３０を備えており、交流信号が重畳された直流電源（直流電圧）をＤＵＴ４０（被供給対象）に供給する。ここで、図１に示す通り、ＤＵＴ４０は、電源ピンＰ１と接地ピン（グランドピン）Ｐ２（接地電極）とを備えており、上記の交流信号が重畳された直流電圧はＤＵＴ４０の電源ピンＰ１に印加される。
【００２１】
デバイス電源部１０は、ＤＡＣ（ディジタル／アナログ変換器）１１、アンプ１２〜１４、及び抵抗１５〜１７を備えており、ＤＵＴ４０に供給すべき直流電圧を生成するとともに、生成した直流電圧に対して交流信号源３０から出力される交流信号を重畳してＤＵＴ４０に供給する。このデバイス電源部１０は、２本の信号線Ｌ１１，Ｌ１２を介してＤＵＴ４０の電源ピンＰ１と電気的に接続され、１本の信号線Ｌ２１を介してＤＵＴ４０の接地ピンＰ２と電気的に接続される。
【００２２】
上記の信号線Ｌ１１は直流電圧（交流信号が重畳された直流電圧）をＤＵＴ４０の電源ピンＰ１に印加するために用いられる信号線であり、信号線Ｌ１２はＤＵＴ４０の電源ピンＰ１に実際に現れる電圧を測定するために用いられる信号線である。また、上記の信号線Ｌ２１は、一端がデバイス電源部１０の内部で接地されており、デバイス電源部１０のグランド（図示省略）とＤＵＴ４０の接地ピンＰ２とを電気的に接続するために用いられる信号線である。
【００２３】
ＤＡＣ１１は、ＤＵＴ４０の電源ピンＰ１に印加すべき電圧（目標電圧）を示すディジタル信号（図示省略）を入力としており、このディジタル信号をアナログ信号に変換して出力する。ＤＡＣ１１の出力端は、抵抗１５を介してアンプ１２の反転入力端に接続されている。アンプ１２（差動増幅器）は、反転入力端に入力される信号と非反転入力端に入力される信号との差を抵抗１５，１６の抵抗値で定まる増幅率で増幅して出力する。尚、アンプ１２及び抵抗１５，１６は、反転増幅器を構成している。アンプ１２の出力端は、抵抗１７を介して信号線Ｌ１１に接続されている。
【００２４】
アンプ１３，１４は、出力端と反転入力端とが接続された増幅率が「１」であるアンプである。アンプ１３は、信号線Ｌ１２が接続されている非反転入力端に入力される電圧を出力端から出力する。このアンプ１３の出力端は、抵抗１６を介してアンプ１２の反転入力端に接続されている。アンプ１４はセンスアンプ２０から出力される電圧をアンプ１２の反転入力端に入力するために設けられる。また、アンプ１２５は交流信号源３０から出力される交流信号を、抵抗１２９を介してアンプ１２の非反転入力端に入力するために設けられる。
【００２５】
センスアンプ２０は、出力端と反転入力端とが抵抗２１を介して接続されたアンプであり、ＤＵＴ４０の接地ピンＰ２に現れる電圧（接地電位）を測定するために設けられる。このセンスアンプ２０は、その非反転入力端に信号線Ｌ２２が接続されており、この信号線Ｌ２２を介してＤＵＴ４０の接地ピンＰ２と電気的に接続される。尚、信号線Ｌ２２は、接地ピンＰ２に現れる電圧を測定するために用いられる信号線である。
【００２６】
また、センスアンプ２０の反転入力端には、コンデンサ３１を介して交流信号源３０が接続される。交流信号源３０は、センスアンプ２０で測定される電圧に重畳されるべき交流信号を出力する。ここで、交流信号源３０がコンデンサ３１を介してセンスアンプ２０の反転入力端に接続されているため、直流成分に対するセンスアンプ２０の増幅率は抵抗２１の抵抗値に拘わらず「１」である。これに対し、交流成分（交流信号源３０から出力される交流信号）に対するセンスアンプ２０の増幅率は、抵抗２１の抵抗値と交流信号源３０の出力抵抗の抵抗値とによって決定される。尚、交流成分に対するセンスアンプ２０の増幅率を設定し、或いは調整するために、交流信号源３０とコンデンサ３１との間に抵抗を設けても良い。
【００２７】
上記構成の電源装置１において、ＤＵＴ４０の電源ピンＰ１に印加すべき電圧（目標電圧）を示すディジタル信号がデバイス電源部１０入力されると、デバイス電源部１０のＤＡＣ１１においてアナログ信号に変換される。このアナログ信号は、抵抗１５を介してアンプ１２の反転入力端に入力される。一方、ＤＵＴ４０の接地ピンＰ２に現れる電圧がセンスアンプ２０で測定され、その測定結果を示す信号がセンスアンプ２０から出力されてアンプ１４を介してアンプ１２の非反転入力端に入力される。
【００２８】
ここで、センスアンプ２０の反転入力端には、交流信号源３０から出力されてコンデンサ３１を介した交流信号が入力されている。このため、センスアンプ２０から出力される信号は、ＤＵＴ４０の接地ピンＰ２に現れる電圧に対して、交流信号源３０からの交流信号が重畳された信号であり、アンプ１２の非反転入力端には交流信号が重畳された信号が入力される。
【００２９】
アンプ１２では、反転入力端に入力される信号と非反転入力端に入力される信号との差分が増幅され、増幅された信号に応じた直流電圧がＤＵＴ４０の電源ピンＰ１に印加される。ここで、仮に反転入力される信号が一定の信号であったとしても、非反転入力端に入力される信号は交流信号が重畳された信号であるため、ＤＵＴ４０の電源ピンＰ１に印加される直流電圧は交流信号が重畳されたものになる。尚、ＤＵＴ４０の電源ピンＰ１に現れる電圧は、信号線Ｌ１２、アンプ１３、及び抵抗１６を介してアンプ１２の反転入力端にフィードバックされる。
【００３０】
以上説明した通り、本実施形態では、ＤＵＴ４０に印加する直流電圧を生成するデバイス電源部１０とは別に設けられてＤＵＴ４０の接地ピンＰ２に現れる電圧を測定するセンスアンプ２０の入力端に交流信号源３０を接続しているため、交流信号が重畳された直流電圧をＤＵＴ４０の電源ピンＰ１に供給するという機能は維持しつつ、デバイス電源部１０の構成を従来よりも簡略化することができる。具体的には、図６に示す従来のデバイス電源部１２０に設けられていたアンプ１２５及び抵抗１２９（交流信号源１１０からの交流信号をアンプ１２２の反転入力端に入力するための構成）を簡略化することができる。
【００３１】
〔第２実施形態〕
図２，図３は、本発明の第２実施形態による電源装置の要部構成を示すブロック図である。図２，図３に示す通り、本実施形態の電源装置２は、複数のデバイス電源部１０ａ〜１０ｎ、センスアンプ２０、及び交流信号源３０を備える。デバイス電源部１０ａ〜１０ｎは、図１に示すデバイス電源部１０と同様の構成である。また、第１実施形態と同様に、センスアンプ２０の出力端と反転入力端とは抵抗２１を介して接続されており、センスアンプ２０の反転入力端にはコンデンサ３１を介して交流信号源３０が接続されている。
【００３２】
図２は、複数のＤＵＴ４０ａ〜４０ｎに対して、電源装置２が備えるデバイス電源部１０ａ〜１０ｎの各々を接続した状態を示す図である。図２に示す通り、デバイス電源部１０ａ〜１０ｎとＤＵＴ４０ａ〜４０ｎの各々に設けられる電源ピンＰ１とは、信号線Ｌ１１，Ｌ１２を介してそれぞれ個別に接続される。また、ＤＵＴ４０ａ〜４０ｎの各々に設けられる接地ピンＰ２は、例えば信号線Ｌ３０を介して相互に接続される。更に、信号線Ｌ３０を介して相互に接続された接地ピンＰ２とセンスアンプ２０の非反転入力端とは信号線Ｌ２２を介して接続され、同接地ピンＰ２とデバイス電源部１０ａ〜１０ｎとは信号線Ｌ２１を介して接続される。
【００３３】
図３は、複数の電源ピンを有する１つのＤＵＴ４１に対して、電源装置２が備える複数のデバイス電源部１０ａ〜１０ｎを接続した状態を示す図である。図２に示す通り、デバイス電源部１０ａ〜１０ｎとＤＵＴ４１に設けられる複数の電源ピンＰ１１〜Ｐ１ｎとは、信号線Ｌ１１，Ｌ１２を介してそれぞれ個別に接続される。また、ＤＵＴ４１の接地ピンＰ２０とセンスアンプ２０の非反転入力端とは信号線Ｌ２２を介して接続され、同接地ピンＰ２０とデバイス電源部１０ａ〜１０ｎとは信号線Ｌ２１を介して接続される。
【００３４】
以上の通り、本実施形態においても、デバイス電源部１０ａ〜１０ｎとは別に設けられたセンスアンプ２０の入力端に交流信号源３０を接続しているため、交流信号が重畳された直流電圧をＤＵＴ４０ａ〜４０ｎの電源ピンＰ１の各々、又はＤＵＴ４１の複数の電源ピンＰ１１〜Ｐ１ｎに供給するという機能は維持しつつ、デバイス電源部１０ａ〜１０ｎの構成を従来よりも簡略化することができる。このような簡略化された構成のデバイス電源部１０ａ〜１０ｎを複数備えることによって、従来よりも電源装置の回路規模及びコストの増大を抑えることができる。
【００３５】
〔第３実施形態〕
図４は、本発明の第３実施形態による電源装置の要部構成の一部を示すブロック図である。図４に示す通り、本実施形態の電源装置３は、図１に示すデバイス電源部１０（図４では図示を省略している）、センスアンプ２０、及び交流信号源３０に加えて分配部５０を備える。分配部５０は、出力端と反転入力端とが接続された増幅率が「１」であるアンプ５１と、アンプ５１の出力端に接続される複数の接続線Ｌ３１〜Ｌ３ｎとからなり、ＤＵＴ４０の接地ピンＰ２に現れる電圧を複数に分配するものである。尚、アンプ５１の非反転入力端は、信号線Ｌ２を介してＤＵＴ４０の接地ピンＰ２に接続される。
【００３６】
ＤＵＴ４０の接地ピンＰ２に現れる電圧を測定するために設けられるセンスアンプ２０の反転入力端には交流信号源３０が接続されており、センスアンプ２０から出力される電圧には交流信号が重畳されている。このため、ＤＵＴ４０の接地ピンＰ２に現れる電圧が必要となるユニットに対してセンスアンプ２０で測定された電圧を供給することはできない。分配部５０は、これらのユニットに対してＤＵＴ４０の接地ピンＰ２に現れる電圧を分配するために設けられる。
【００３７】
分配部５０における分配数は任意である。図４に示す例では、分配部５０に設けられる複数の信号線Ｌ３１〜Ｌ３ｎのうちの１つの信号線Ｌ３ｎは、センスアンプ２０の非反転入力端に接続されている。他の信号線Ｌ３１〜Ｌ３３等は、例えば半導体試験装置が備えるピンエレクトロニクスやＰＭＵ（ＤＣパラメトリック測定装置）等の各種ユニットに接続することができる。尚、本実施形態の電源装置３は、複数のデバイス電源部１０が複数設けられる場合にも適用可能である。
【００３８】
〔第４実施形態〕
図５は、本発明の第４実施形態による電源装置の要部構成の一部を示すブロック図である。図５に示す通り、本実施形態の電源装置４は、図１に示すデバイス電源部１０（図５では図示を省略している）、センスアンプ２０、及び交流信号源３０に加えてアンプ６０、スイッチ部６１（第１スイッチ部）、及びスイッチ部６２（第２スイッチ部）を備える。アンプ６０は、出力端と反転入力端とが接続された増幅率が「１」であり、非反転入力端が信号線Ｌ２を介してＤＵＴ４０の接地ピンＰ２に接続される。尚、センスアンプ２０の非反転入力端は、アンプ６０の反転入力端（出力端）に接続されている。
【００３９】
スイッチ部６１は、アンプ６０の出力端に接続された１つの入力端と、複数の信号線Ｌ４１〜Ｌ４ｎに接続された複数の出力端と、一端が１つの入力端に共通して接続されるとともに他端が複数の出力端の各々に接続された複数のスイッチ（図示省略）とを備える。かかる構成のスイッチ部６１は、複数設けられたスイッチの開閉状態に応じて、アンプ６０から出力される信号（ＤＵＴ４０の接地ピンＰ２に現れる電圧を示す信号）を複数に分配可能である。
【００４０】
スイッチ部６２は、センスアンプ２０の出力端に接続された１つの入力端と、複数の信号線Ｌ４１〜Ｌ４ｎに接続された複数の出力端と、一端が１つの入力端に共通して接続されるとともに他端が複数の出力端の各々に接続され、スイッチ部６１が備えるスイッチに対して排他的に開閉する複数のスイッチ（図示省略）とを備える。例えば、スイッチ部６１に設けられた複数のスイッチのうちの信号線Ｌ４１と電気的に接続されているスイッチが開状態である場合には、スイッチ部６２に設けられた複数のスイッチのうちの信号線Ｌ４１と電気的に接続されたスイッチが閉状態になる。かかる構成のスイッチ部６２は、複数設けられたスイッチの開閉状態に応じて、センスアンプ２０から出力される信号（交流信号が重畳された信号）を複数に分配可能である。
【００４１】
尚、本実施形態においても、アンプ６０から出力される信号の分配数、及びセンスアンプ２０から出力される信号の分配数は任意である。また、信号線Ｌ４１〜Ｌ４ｎには、例えば、デバイス電源部１０、半導体試験装置が備えるピンエレクトロニクスやＰＭＵ等の各種ユニット等を接続することができる。更に、本実施形態の電源装置３は、複数のデバイス電源部１０が複数設けられる場合にも適用可能である。
【００４２】
以上、本発明の実施形態による電源装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、以上説明した実施形態では、ＤＡＣ１１、アンプ１２〜１４、及び抵抗１５〜１７からなるデバイス電源部１０，１０ａ〜１０ｎを備える電源装置を例に挙げて説明したが、デバイス電源部１０，１０ａ〜１０ｎの構成は適宜変更することが可能である。
【００４３】
また、本発明の電源装置は、メモリの試験を行うメモリテスタといわれる半導体試験装置、半導体論理回路を試験するロジックテスタといわれる半導体試験装置、及びＬＣＤ（Liquid Crystal Display：液晶表示ディスプレイ）の駆動ドライバを試験するトライバテスタといわれる半導体試験装置、その他の各種の半導体試験装置の何れにも適用することが可能である。特に、同測数が５００以上であるメモリテスタに適用すると、大幅にコストを削減することができる。尚、本発明の電源装置は、半導体試験装置以外であっても、所定の直流電源を供給する必要がある任意の装置に適用することが可能である。
【符号の説明】
【００４４】
１〜４            電源装置
１０              デバイス電源部
１０ａ〜１０ｎ    デバイス電源部
２０              センスアンプ
３０              交流信号源
４０              ＤＵＴ
４０ａ〜４０ｎ    ＤＵＴ
４１              ＤＵＴ
５０              分配部
６１，６２        スイッチ部
Ｐ２              接地ピン
【図１】
2010181367.tif 000003
【図２】
2010181367.tif 000004
【図３】
2010181367.tif 000005
【図４】
2010181367.tif 000006
【図５】
2010181367.tif 000007
【図６】
2010181367.tif 000008