(57)【要約】【課題】瞬低時においても緩やかにデューティを変化させることで出力電圧を一定に維持するとともに、二次側に接続された半導体素子の耐圧を上げる必要がなく、損失を低減させることができる電力変換装置を提供する。【解決手段】第１、第２のコンデンサとが第１の接続点で直列に接続された第１の直列回路と、第１、第２のスイッチング素子とが第２の接続点で直列に接続された第２の直列回路と、第３、第４のスイッチング素子とが第３の接続点で直列に接続された第３の直列回路と、これらの直列回路が並列に接続されて、この回路に直流入力電圧を与える直流電圧源とを具備し、第２の接続点と第３の接続点との両接続点間に生ずる交流出力電圧を取り出す電力変換装置であって、更に第１の接続点と第２の接続点とに介装されて、これら両接続点を接続するスイッチを備えた。【選択図】図１
2010252450.tif 000002
【特許請求の範囲】
【請求項１】
第１のコンデンサと第２のコンデンサとが第１の接続点で直列に接続された第１の直列回路と、
この第１の直列回路と並列に接続されて、第１のスイッチング素子と第２のスイッチング素子とが第２の接続点で直列に接続された第２の直列回路と、
更に前記第１および第２の直列回路と並列に接続されて、第３のスイッチング素子と第４のスイッチング素子とが第３の接続点で直列に接続された第３の直列回路と、
並列に接続されたこれら第１〜第３の直列回路に直流入力電圧を与える直流電圧源と
を具備し、
前記第２の接続点と前記第３の接続点との両接続点間に生ずる交流出力電圧を取り出す電力変換装置であって、
更に前記第１の接続点と前記第２の接続点とに介装されて、これら両接続点を接続するスイッチを備えたことを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置であって、
前記直流電圧源の直流入力電圧が所定の電圧値以上であるときは、前記スイッチをオンし、更に前記第１および第２のスイッチング素子をオフするとともに前記第３および第４のスイッチング素子を所定の周期で排他的にオンまたはオフする一方、
前記直流入力電圧が所定の電圧値を下回ったときは、前記スイッチを前記第３および第４のスイッチング周期に同期させてオンまたはオフし、更に前記第１および前記第２のスイッチング素子を所定の周期でオンするととともに、入力直流電圧値に応じてスイッチングパルス幅を制御することを特徴とする電力変換装置。
【請求項３】
前記スイッチは、第５および第６のスイッチング素子を逆直列に接続したものである請求項１または２に記載の電力変換装置。
【請求項４】
前記第５および第６のスイッチング素子は、前記第１〜第４のスイッチング素子の耐電圧よりも低い耐電圧の素子であることを特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記第５および第６のスイッチング素子は、前記第１〜第４のスイッチング素子よりもスイッチングスピードが遅い素子であることを特徴とする請求項３または４に記載の電力変換装置。
【請求項６】
前記第５および第６のスイッチング素子は、それぞれ寄生ダイオードを有し、
この寄生ダイオードに電流が流れているとき、その寄生ダイオードを有する前記スイッチング素子をオンするものである請求項３〜５のいずれかに記載の電力変換装置。
【請求項７】
前記第５および第６のスイッチング素子は、二つの逆素子型スイッチング素子を逆並列に接続した双方向スイッチであることを特徴とする請求項１または２に記載の電力変換装置。
【請求項８】
請求項１〜７のいずれかに記載の電力変換装置であって、
更に前記第２の接続点と前記第３の接続点との両接続点間に生ずる交流電圧を変圧して出力する変圧器を備えるものである電力変換装置。
【請求項９】
請求項１〜７のいずれかに記載の電力変換装置であって、
更に前記第２の接続点と前記第３の接続点との両接続点間に生ずる交流出力電圧を整流して直流電圧を出力する整流回路を備えることを特徴とする電力変換装置。
【請求項１０】
請求項８に記載の電力変換装置であって、
更に前記変圧器から出力される交流電圧を整流して直流電圧を出力する整流回路を備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子を用いた電力変換装置に係り、特に損失を低減するに好適な電力変換装置に関する。
【背景技術】
【０００２】
従来のインバータにおける概念的な回路図を図９に示す。この図において第１のスイッチング素子［ＭＯＳＦＥＴ（Ｑ1）］と第２のスイッチング素子［ＭＯＳＦＥＴ（Ｑ2）］は、第１の接続点ｘで接続されて第１の直列回路を構成する。また第３のスイッチング素子［ＭＯＳＦＥＴ（Ｑ3）］と第４のスイッチング素子［ＭＯＳＦＥＴ（Ｑ4）］は、第２の接続点ｙで接続されて第２の直列回路を構成している。これら第１および第２の直列回路は、それぞれ並列に接続されるとともに、並列接続された回路の両端に直流電圧源１から直流電圧が与えられる。なお、直流電圧源１は、例えば商用交流を整流して得ることが多い。
このように構成された電力変換装置は、図示しないゲート駆動部によってＭＯＳＦＥＴ（Ｑ1〜Ｑ4）のゲートがそれぞれ制御されて、接続点ｘ，ｙ間に交流電圧を出力するインバータとして機能する。詳しくは図１０に示すように各ＭＯＳＦＥＴ（Ｑ1〜Ｑ4）にそれぞれ与えられるゲート駆動信号（Ｖgs1〜Ｖgs4）は、ＭＯＳＦＥＴ（Ｑ2）およびＭＯＳＦＥＴ（Ｑ3）がともにオフの期間にＭＯＳＦＥＴ（Ｑ1）およびＭＯＳＦＥＴ（Ｑ4）をオンにする。逆にＭＯＳＦＥＴ（Ｑ1）およびＭＯＳＦＥＴ（Ｑ4）がともにオフの期間にＭＯＳＦＥＴ（Ｑ2）およびＭＯＳＦＥＴ（Ｑ3）をオンにする。
【０００３】
このようにゲート駆動部によってＭＯＳＦＥＴ（Ｑ1〜Ｑ4）を駆動制御することで所望の交流電圧Ｖtを接続点ｘ，ｙ間から得ることができる。なお、この交流電圧Ｖtは、ゲート駆動信号（Ｖgs1〜Ｖgs4）のオン時間とオフ時間の時間比（デューティ）を制御する、いわゆるＰＷＭ（パルス幅制御）によって所望の電圧値に調整できる。
なお、上述したインバータは、特に図示しないが交流電圧を直流電圧に変換する整流回路を接続点ｘ，ｙに設けて直流電圧を得るＤＣ−ＤＣコンバータとして構成したり、接続点ｘ，ｙに変圧器の入力側（一次側）を接続し、この変圧器の出力側（二次側）に更に整流回路を設けた絶縁型ＤＣ−ＤＣコンバータとして構成されることもある。
このような構成をとるインバータあるいはコンバータ（以下、電力変換装置と称する）の直流電圧源１が商用交流を整流したものである場合、商用交流の電圧が短時間低下した後すぐ復帰する、いわゆる瞬時電圧低下(瞬低)が発生して出力電圧が変動することがある。
【０００４】
しかしながら例えばマイクロコンピュータや半導体を用いた電子制御装置が電力変換装置の負荷として接続された場合には、たとえ瞬低が発生したときであっても出力電圧を一定に維持する必要がある。
上述した電力変換装置は、瞬低が発生したときに出力電圧を維持するため、例えば図１１に示すようなデューティ比を高くしたゲート駆動信号（Ｖgs1〜Ｖgs4）をＭＯＳＦＥＴ（Ｑ1〜Ｑ4）にそれぞれ印加することで出力側への電力伝達量を維持し、出力電圧を所定の電圧に維持している。つまり上述の電力変換装置には、瞬低が発生した場合でも出力電圧を一定に保つことができるように回路パラメータが設定されている。このため定常時はデューティを下げて出力を絞って作動させている。したがってデューティが低いときであっても出力電圧を所定の電圧値に維持するには変圧器の変圧比を小さく設定する必要がある。この場合、二次側に接続されたＭＯＳＦＥＴに発生する電圧が高くなり、これにより耐圧の高い素子を用いなければならないという問題が新たに生ずる。
【０００５】
そして一般にスイッチング素子の耐圧が高くなると導通時の順電圧降下も高くなるため、導通損失が増加する。加えてトランスの変流比が大きくなるため、変圧器の二次側で同一の電流を出力したときは、変圧器の一次側電流がより増加することになる。このため導通損失が増加するという問題も生ずる。
このような問題を解決する方法としてリレーを用いてハーフブリッジ動作からフルブリッジ動作に切り換える方法が特許文献１，２に提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−３６１８７２号公報
【特許文献２】特開２００２−９６１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら上述した特許文献に記載の方法では、ハーフブリッジ動作からフルブリッジ動作へ切り換えるとき、トランスに印加される電圧振幅が２倍に増加する。このためＭＯＳＦＥＴ（Ｑ1〜Ｑ4）に与えるゲート信号のデューティを瞬時に変え、出力電圧を所定の電圧に維持しなければならない。
また一般的にデューティの制御はＰＩ制御（比例・積分制御）で行っていることが多い。一方、デューティは、徐々に変化するので電圧の急変に対応させることが困難であり、これによって出力電圧が変動してしまう。もちろん上述した特許文献に記載のリレーを用いた方法では、遅れ時間があるため高速な切り換えが困難である。
更に電圧振幅が倍になることで変圧器の二次側に発生するトランスの漏れインダクタンスと整流素子の寄生容量による共振電圧も２倍になってしまう。このため二次側に半導体素子を有する回路がある場合は、この跳ね上がり電圧に耐え得るように半導体素子の耐圧が高いものを用いる必要がある。
【０００８】
本発明は、このような課題を解決するべくなされたもので、その目的とするところは、瞬低時においても緩やかにデューティを変化させることで出力電圧を一定に維持するとともに、二次側に半導体素子を有する回路があったとしても半導体素子の耐圧を上げる必要のない電力変換装置を提供することにある。
更に本発明は、半導体スイッチング素子のスイッチング時に発生する損失を低減させることができる電力変換装置を提供することにある。
【課題を解決するための手段】
【０００９】
上述した目的を解決するため本発明の電力変換装置は、第１のコンデンサと第２のコンデンサとが第１の接続点で直列に接続された第１の直列回路と、この第１の直列回路と並列に接続されて、第１のスイッチング素子と第２のスイッチング素子とが第２の接続点で直列に接続された第２の直列回路と、更に前記第１および第２の直列回路と並列に接続されて、第３のスイッチング素子と第４のスイッチング素子とが第３の接続点で直列に接続された第３の直列回路と、これら第１〜第３の直列回路に直流入力電圧を与える直流電圧源とを具備し、前記第２の接続点と前記第３の接続点との両接続点間に生ずる交流出力電圧を取り出す電力変換装置であって、更に前記第１の接続点と前記第２の接続点とに介装されて、これら両接続点を接続するスイッチを備えたことを特徴としている。
また本発明の電力変換装置は、前記直流電圧源の直流入力電圧が所定の電圧値以上であるときは、前記スイッチをオンし、更に前記第１および第２のスイッチング素子をオフするとともに前記第３および第４のスイッチング素子を所定の周期で排他的にオンまたはオフする一方、前記直流入力電圧が所定の電圧値を下回ったときは、前記スイッチを前記第３および第４のスイッチング周期に同期させてオンまたはオフし、更に前記第１および前記第２のスイッチング素子を所定の周期でオンするととともに、入力直流電圧値に応じてスイッチングパルス幅を制御することを特徴としている。
【００１０】
上述した電力変換装置は、直流入力電圧が所定の電圧値以上の定常時にスイッチを開放しておき、第１の直列回路および第２の直列回路を所定のスイッチングタイミングで各スイッチング素子を駆動する一方、直流入力電圧が所定の電圧値を下回る例えば瞬低が発生したときにスイッチを閉じて３レベル動作として出力電圧を所定の電圧に維持する。
本発明の電力変換装置における前記スイッチは、第５および第６のスイッチング素子を逆直列に接続したものとして構成される。
好ましくは前記第５および第６のスイッチング素子は、前記第１〜第４のスイッチング素子の耐電圧よりも低い耐電圧の素子が望ましい。
また前記第５および第６のスイッチング素子は、前記第１〜第４のスイッチング素子よりもスイッチングスピードが遅い素子であることが望ましい。
【００１１】
上述した電力変換装置における第５および第６のスイッチング素子は、第１〜第４のスイッチング素子の耐電圧よりも耐電圧が低く、またスイッチングスピードが遅い素子を用いているので損失の低減が可能である。
また前記第５および第６のスイッチング素子は、それぞれ寄生ダイオードを有し、この寄生ダイオードに電流が流れているとき、その寄生ダイオードを有する前記スイッチング素子をオンするものとして構成される。
上述した電力変換装置は、寄生ダイオードに流れる電流をスイッチング素子に流しているので損失が低減できる。
あるいは前記第５および第６のスイッチング素子は、二つの逆素子型スイッチング素子を逆並列に接続した双方向スイッチで構成される。
【００１２】
上述した電力変換装置は、ＭＯＳＦＥＴのような寄生ダイオードを有しない例えばＩＧＢＴ等のスイッチング素子を適用して前記スイッチを構成する。
また本発明の電力変換装置は、前記第２の接続点と前記第３の接続点との両接続点間に生ずる交流電圧を変圧して出力する変圧器を備えて構成される。
上述した電力変換装置は、スイッチングして得られた交流電圧を変圧した所望の交流電圧を得ることができる。
あるいは本発明の電力変換装置は、前記第２の接続点と前記第３の接続点との両接続点間に生ずる交流出力電圧を整流して直流電圧を出力する整流回路を備えたＤＣ−ＤＣコンバータとして提供される。
上述した電力変換装置は、入力された直流電圧から所望する直流電圧の出力を得ることができる。
【００１３】
また本発明の電力変換装置は、前記変圧器から出力される交流電圧を整流して直流電圧を出力する整流回路を備えた絶縁型ＤＣ−ＤＣコンバータを構成する。
上述した電力変換装置は、入力側と出力側とが変圧器で絶縁され、入力された直流電圧から所望する直流電圧の出力を得ることができる。
【発明の効果】
【００１４】
本発明の電力変換装置は、定常時にデューティを最大で動作させることができるため、この条件に適合するように変圧器の変圧比を最適化することでスイッチング素子の耐圧を低く抑えることができる。それゆえ本発明の電力変換装置は、入力側電流の増加に伴う導通損失増加を抑えることが可能である。また、本発明の電力変換装置は、瞬低時において３レベル動作として緩やかにデューティを変化させているため直流出力電圧を一定に維持することができる。
また、スイッチを構成する第５および第６のスイッチング素子に他のスイッチング素子（第１〜第４のスイッチング素子）よりも耐圧が低い素子を選択することができ、導通損失をより低減することが可能である。さらに本発明の電力変換装置は、第５および第６のスイッチング素子を常時オンにしているため、スイッチング速度が遅い素子を適用することができる。このため順方向電圧降下が最も低い素子が選択できるため本発明の電力変換装置は導通損失を更に低減することが可能である。
【００１５】
また本発明の電力変換装置にあっては、通常状態で第３および第４のスイッチング素子には、直流入力電圧の１／２が印加されるだけであり、そのためスイッチング損失は１／２で済む。さらにスイッチングする素子はこの２つだけであるため、スイッチング損失の更なる低減が可能となる。
また、瞬低時において第５および第６のスイッチング素子は寄生ダイオードに電流が流れる期間が短くなるように制御信号を入力しているので損失低減が可能である。もちろんスイッチに逆阻止型半導体素子を組み合わせることで電流の通過する半導体素子の数を減らすことができ、損失を低減することができる。
更に本発明に電力変換装置は、３レベル動作としているので変圧器二次側の電圧変化、すなわち変圧器の二次側に発生する跳ね上がり電圧は二段階の段階的な変化をするため電圧変動幅を従来の半分に抑制することが可能となる。
【００１６】
なお、前述した先行技術文献に記載の電力変換装置は、リレーを用いているのに対し、本発明の電力変換装置は半導体スイッチング素子を適用しているので定常時の動作モードと瞬低時の動作モードの切り換えが瞬時に行うことができ、出力電圧の安定性を向上させることができるという実用上優れた効果を奏し得る。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る電力変換装置におけるインバータの原理的構成を示す回路図である。
【図２】図１に示すインバータにおいて入力される直流電圧値が所定の電圧値以上あるとき（定常時）のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【図３】図１に示すインバータにおいて入力される直流電圧値が所定の電圧値を下回ったとき（瞬低時）のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【図４】図１に示すインバータにおいて入力される直流電圧値とゲートパルス信号、及び出力電圧との関係を示す波形概略図である。
【図５】図１に示すインバータにおいて入力される直流電圧値が所定の電圧値を下回ったとき（瞬低時）のゲートパルス信号および出力交流電圧の別の波形概略を示す図である。
【図６】本発明の別の実施形態に係る電力変換装置としてＤＣ−ＤＣコンバータを構成したときの原理的構成を示す回路図である。
【図７】図１に示すインバータの別の実施形態を示す回路図である。
【図８】図７に適用する双方向スイッチの別の構成例を示す回路図。
【図９】従来のインバータの原理的構成を示す回路図である。
【図１０】図９に示すインバータにおいて入力される直流電圧値が所定の電圧値以上あるとき（定常時）のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【図１１】図９に示すインバータにおいて入力される直流電圧値が所定の電圧値を下回ったとき（瞬低時）のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の一実施形態に係る電源装置について添付図面を参照しながら説明する。なお、図１〜図７は、本発明における実施形態の一例を示すものであって、これらの図面によって本発明が限定されるものではない。また図中、図９と同一の符号を付した部分は同一物を表わし、基本的な構成はこれらの図に示す従来のものと同様であるのでその説明を略述する。
【実施例１】
【００１９】
図１は、本発明の電力変換装置の第１の実施例としてのインバータである。このインバータが図９に示した従来のインバータと異なるところは、接続点ａで直列に接続されたコンデンサＣ1，Ｃ2が直流電圧源１と並列に接続され、第１のスイッチング素子［ＭＯＳＦＥＴ（Ｑ1）］と第２のスイッチング素子［ＭＯＳＦＥＴ（Ｑ2）］が接続点ｂで接続され、更にこれら二つの接続点ａ，ｂを接続する逆直列に接続された第５および第６のスイッチング素子［ＭＯＳＦＥＴ（Ｑ5，Ｑ6）］を備えた点にある。
このような特徴的な構成をとる本発明の電力変換装置に係るインバータの作動について図２，図３を参照しながら説明する。
直列接続された二つのコンデンサＣ1，Ｃ2の静電容量が等しい場合、それぞれのコンデンサの電圧は等しくなり、直流電圧源１の半分の電圧、すなわち［Ｖin／２］となる。
【００２０】
さて直流電圧源１の直流電圧Ｖinが所定の電圧値であるとき、図示しないゲート駆動部は、ＭＯＳＦＥＴ（Ｑ5，Ｑ6）をオンにする。次いでゲート駆動部は、ＭＯＳＦＥＴ（Ｑ4）をオンにする。するとコンデンサＣ2（接続点ａ）→ＭＯＳＦＥＴ（Ｑ5）→ＭＯＳＦＥＴ（Ｑ6）→接続点ｂ→負荷（図示せず）→接続点ｃ→ＭＯＳＦＥＴ（Ｑ4）→コンデンサＣ2の経路に電流が流れる。このとき図示しない負荷に印加される電圧Ｖtは、コンデンサＣ2両端の電圧、すなわち［Ｖin／２］に等しい（期間ｔ1）。
次にゲート駆動部は、ＭＯＳＦＥＴ（Ｑ4）をオフにし、ＭＯＳＦＥＴ（Ｑ3）をオンにする。するとコンデンサＣ1→ＭＯＳＦＥＴ（Ｑ3）→接続点ｃ→負荷（図示せず）→接続点ｂ→ＭＯＳＦＥＴ（Ｑ6）→ＭＯＳＦＥＴ（Ｑ5）→接続点ａ→コンデンサＣ1の経路に電流が流れる（期間ｔ2）。このとき負荷に印加される電圧Ｖtは、コンデンサＣ1の電圧と大きさが等しく、逆極性となる。すなわち［Ｖt＝−Ｖin／２］となる。
【００２１】
以降、ゲート駆動部がＭＯＳＦＥＴ（Ｑ3，Ｑ4）を交互に周期的にオン・オフすることによって負荷に交流電圧が与えられる。
ところで直流電圧源１の電圧が瞬低などで低下したことをゲート駆動部が検出すると、ゲート駆動部は、ＭＯＳＦＥＴ（Ｑ4，Ｑ5）をオンにする。するとコンデンサＣ2→接続点ａ→ＭＯＳＦＥＴ（Ｑ5）→ＭＯＳＦＥＴ（Ｑ6）→接続点ｂ→負荷→接続点ｃ→ＭＯＳＦＥＴ（Ｑ4）→コンデンサＣ2の経路で電流が流れ、負荷には［Ｖt＝Ｖin／２］の電圧が印加される（期間ｔ'1）。この期間ｔ'1のときゲート駆動部は、さらにＭＯＳＦＥＴ（Ｑ1）をオンにし、かつパルス幅制御を行ってコンデンサＣ1→ＭＯＳＦＥＴ（Ｑ1）→接続点ｂ→負荷→接続点ｃ→ＭＯＳＦＥＴ（Ｑ4）→コンデンサＣ2の経路に電流を流す。すると負荷には［Ｖt＝Ｖin］の電圧が印加される。
【００２２】
次いでゲート駆動部は、ＭＯＳＦＥＴ（Ｑ1，Ｑ4，Ｑ5）をオフにし、ＭＯＳＦＥＴ（Ｑ3，Ｑ6）をオンにして、コンデンサＣ1→ＭＯＳＦＥＴ（Ｑ3）→接続点→負荷→接続点ｂ→ＭＯＳＦＥＴ（Ｑ6）→ＭＯＳＦＥＴ（Ｑ5）→コンデンサＣ1の経路に電流を流す（期間ｔ'2）。この期間ｔ'2における負荷の電圧は［Ｖt＝−Ｖin／２］となる。そしてゲート駆動部は、この期間ｔ'2において、ＭＯＳＦＥＴ（Ｑ2）をオンにし、かつパルス幅制御を行ってコンデンサＣ1→ＭＯＳＦＥＴ（Ｑ3）→接続点ｃ→負荷→接続点ｂ→ＭＯＳＦＥＴ（Ｑ6）→ＭＯＳＦＥＴ（Ｑ5）→コンデンサＣ1の経路に電流を流す。このとき負荷には［Ｖt＝−Ｖin］の電圧が印加される
このように直流電圧源１の電圧が瞬間的に降下（瞬低）したときゲート駆動部は、期間ｔ'1のときＭＯＳＦＥＴ（Ｑ4，Ｑ5）をオンにし、期間ｔ'2のときＭＯＳＦＥＴ（Ｑ3，Ｑ6）をオンに駆動する、いわゆるフルブリッジ動作を行うとともに、ＭＯＳＦＥＴ（Ｑ1，Ｑ2）のオン時間の幅を制御するＰＷＭ制御を行うことで負荷電圧Ｖtの電圧時間積を調整する。
【００２３】
かくして本発明の第１の実施例に係る電力変換装置は、直流電圧源１の直流電圧Ｖinが定常時の電圧の半分までの範囲に低下したとき、ゲート制御部がＭＯＳＦＥＴ（Ｑ1，Ｑ2）をオンにする時間を制御しているので定常時と同様の［Ｖin／２］を負荷に印加することができる。また直流電圧源１の直流電圧Ｖinが定常時の半分に低下したとき、本発明の電力変換装置は、ゲート制御部がＭＯＳＦＥＴ（Ｑ1，Ｑ2）パルス幅を最大にしているので負荷には定常時と同様の電圧を印加することができる。換言すれば本発明の電力変換装置は、瞬低による電圧低下が定常時の［１／２］以内であれば、交流出力電圧を所定の電圧値に維持することが可能である。
また、従来の電力変換装置は、瞬定時に急峻なデューティ変化が必要であったが、本発明の電力変換装置は、図３に示した期間ｔ'1および期間ｔ'2の間、３レベル動作を行うことでデューティを緩やかに変化させることが可能となり、安定した出力電圧を得ることができる。
【００２４】
より詳しく図４を参照しながらゲート制御部が生成するゲート信号の生成方法を説明する。ゲート制御部は、図示しない電圧検出回路によって検出した直流電圧源１の直流電圧Ｖinの値に基づき定常時は変換比０.５になる点で動作させる。
瞬低が発生して入力電圧が低下するとゲート駆動部は、基準波Ａと直流電圧Ｖinとを比較し基準波Ａの電圧が高いときにＭＯＳＦＥＴ（Ｑ1，Ｑ2）をオンにする。これによって変換比が上がり、直流電圧Ｖinが低下しても出力電圧Ｖtを一定に保つことができる。
しかし定常時、ＭＯＳＦＥＴ（Ｑ1，Ｑ2，Ｑ5，Ｑ6）はスイッチングされないためスイッチングによる損失が発生しないが、ＭＯＳＦＥＴ（Ｑ5，Ｑ6）は常時オンにされるため導通損が発生する。また瞬低が発生したとき、ゲート制御部は、ＭＯＳＦＥＴ（Ｑ1，Ｑ2，Ｑ5，Ｑ6）をスイッチング駆動するものの、瞬低は短時間でありその影響は少ない。
【００２５】
また、ＭＯＳＦＥＴ（Ｑ5，Ｑ6）に印加される電圧は、コンデンサＣ1，Ｃ2の両端の電圧である［Ｖin／２］である。したがってこれらのＭＯＳＦＥＴ（Ｑ5，Ｑ6）は、他のＭＯＳＦＥＴ（Ｑ1〜Ｑ4）より耐圧が低くてもかまわない。
一般にスイッチング素子の耐圧が低いほど導通時の順電圧降下が低く、損失が小さい。したがって定常時は三つのＭＯＳＦＥＴを経由して電流が流れることになるが、素子耐圧の低いＭＯＳＦＥＴを適用することで損失を低減することが可能である。
また、期間ｔ'1においてＭＯＳＦＥＴ（Ｑ1）がオフのときは、図２に示した期間ｔ1と同じ電流経路を通るもののＭＯＳＦＥＴ（Ｑ6）は、オンであってもオフであってもその動作に影響がない。したがってゲート制御部は、図５に示すようにＭＯＳＦＥＴ（Ｑ1）がオンになっている期間以外、ＭＯＳＦＥＴ（Ｑ6）をオンにする。すると電流は寄生ダイオードを通らずＭＯＳＦＥＴ（Ｑ6）のドレイン−ソース間に流れ、損失を低減することができる。
【００２６】
同様に期間ｔ'2において図５に示すようにＭＯＳＦＥＴ（Ｑ2）がオンとなっている期間以外はＭＯＳＦＥＴ（Ｑ5）をオンにすることによって寄生ダイオードに電流が流れないので損失が低減可能である。
なお、この実施例１の変形例として、図６に示すようにインバータの出力側に変圧器Ｔを接続し、この変圧器Ｔの二次側に現れる交流を直流に変換する整流回路を備えた絶縁型ＤＣ−ＤＣコンバータを構成してもよい。
図６において変圧器Ｔの二次巻線には、スイッチング素子としての整流用ダイオードＤ1，Ｄ2のそれぞれカソードが接続され、これら整流用ダイオードＤ1，Ｄ2のアノードが接続されている。また変圧器Ｔは、二次側に中点タップを備え、この中点タップに平滑用リアクトルＬと平滑コンデンサＣ3の一端とが直列に接続されている。平滑コンデンサＣ3の他端は、整流用ダイオードＤ1，Ｄ2のアノードと接続されて、平滑コンデンサＣ3の両端から直流出力電圧Ｖoutを得るセンタータップ整流回路が構成される。
【００２７】
このように構成された絶縁型ＤＣ−ＤＣコンバータにあっては、上述したように直流電圧源１に瞬低が生じたとき、インバータが３レベル動作を行うので変圧器Ｔの一次側に印加される電圧Ｖtは段階的（二段階）に変化する。このため電圧変動幅は、１／２になる。したがって変圧器の二次側に発生する跳ね上がり電圧を低く抑えることができ、従来のＤＣ−ＤＣコンバータよりも整流用ダイオード（スイッチング素子）の耐圧を低くすることが可能である。もちろんセンタータップ整流に変えて、たとえば、フルブリッジ整流、倍電流整流等の整流回路であっても、あるいは整流用ダイオード以外のスイッチング素子を用いても同様の効果を得ることができる。
【実施例２】
【００２８】
次に本発明の電力変換装置に係る第２の実施例について図７を参照しながら説明する。この第２の実施例が第１の実施例と異なるところは、接続点ａ，ｂを接続するＭＯＳＦＥＴ（Ｑ5，Ｑ6）に変えて、逆並列に接続した逆阻止型半導体素子（例えばＩＧＢＴ：Ｑ7，Ｑ8）を用いて双方向スイッチを構成した点にある。
このように接続点ａ，ｂを接続するスイッチング素子にＩＧＢＴ（Ｑ7，Ｑ8）を用いたことにより電流が通過するスイッチング素子の数を減らすことができ、より一層導通損失の低減を図ることができる。
なお、双方向スイッチは、上述したもの以外にも例えば図８に示すようなスイッチが適用できる。図８（ａ）は、二つのＩＧＢＴ（Ｑ32，Ｑ33）を互いの導通方向が逆方向になるように直列に接続するとともに、各ＩＧＢＴに逆並列にダイオード（Ｄ42，Ｄ43）を接続して双方向スイッチを構成したものである。
【００２９】
また、図８（ｂ）のように４つの整流用ダイオード（Ｄ50〜Ｄ53）でブリッジ回路を構成し、整流用ダイオードＤ50，Ｄ52の（カソード）接続点とＩＧＢＴ（Ｑ40）のコレクタと、整流用ダイオードＤ51，Ｄ53の（アノード）接続点とＩＧＢＴ（Ｑ40）のエミッタとをそれぞれ接続して双方向スイッチを構成し、ＩＧＢＴ（Ｑ40）のオン／オフを制御してもよい。
つまりこの双方向スイッチは、端子ａの電位が端子ｂの電位より高いとき、ＩＧＢＴ（Ｑ40）をオンにすると電流が整流用ダイオードＤ50→ＩＧＢＴ（Ｑ40）→整流用ダイオードＤ53→端子ｂと流れる。逆に端子ｂの電位が端子ａの電位より高いとき、ＩＧＢＴ（Ｑ40）をオンにすると電流は、端子ｂ→整流用ダイオードＤ52→ＩＧＢＴ（Ｑ40）→整流用ダイオードＤ51→端子ａと流れる。
【００３０】
このように構成した本発明の実施例２に係る電源装置であっても上述した実施例１と同様の効果を得ることができる。即ち、瞬低時においても緩やかにデューティを変化させることで出力電圧を一定に維持することができるとともに、二次側にスイッチング素子が接続されたＤＣ−ＤＣコンバータに用いられるスイッチング素子の耐圧を上げる必要がないという優れた効果を奏する。
【符号の説明】
【００３１】
１          直流電圧源
Ｃ1，Ｃ2    コンデンサ
Ｑ1〜Ｑ6    ＭＯＳＦＥＴ
【図１】
2010252450.tif 000003
【図２】
2010252450.tif 000004
【図３】
2010252450.tif 000005
【図４】
2010252450.tif 000006
【図５】
2010252450.tif 000007
【図６】
2010252450.tif 000008
【図７】
2010252450.tif 000009
【図８】
2010252450.tif 000010
【図９】
2010252450.tif 000011
【図１０】
2010252450.tif 000012
【図１１】
2010252450.tif 000013