(57)【要約】【課題】表示ムラを防止できる集積回路装置、電気光学装置及び電子機器を提供すること。【解決手段】集積回路装置は、データ線駆動回路２００−ｉと、位置オフセット用レジスター２３０と、位置オフセット用加算回路２１０−ｉと、を含み、マルチプレクスされたデータ信号がデマルチプレクスされることで得られた複数のデータ信号が、1水平走査期間において第１〜第ｐの画素に供給され、位置オフセット用レジスター２３０が、位置オフセット用設定値ＯＧ１と、位置オフセット用設定値ＯＧｐとを少なくとも記憶し、位置オフセット用加算回路２１０−ｉが、画像データＧＤ１ｉに対して、位置オフセット用設定値ＯＧ１に基づく位置オフセット補正値を加算する処理と、画像データＧＤｐｉに対して、位置オフセット用設定値ＯＧｐに基づく位置オフセット補正値を加算する処理とを少なくとも行う。【選択図】      図７
2010181503.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ信号供給線の各データ信号供給線に対応して設けられ、前記複数のデータ信号供給線のうちの対応するデータ信号供給線にマルチプレクスされたデータ信号を供給するデータ線駆動回路と、
前記マルチプレクスされたデータ信号がデマルチプレクサーによりデマルチプレクスされることで得られたデマルチプレクス後の複数のデータ信号が、1水平走査期間において複数の画素に供給されるときに、前記複数のデータ信号において前記複数の画素に対応する複数のデータ線の位置に依存して生じるオフセットである位置オフセットに対応する位置オフセット用設定値を記憶する位置オフセット用レジスターと、
前記データ線駆動回路に対応して設けられ、前記位置オフセット用設定値に基づいて前記位置オフセットを補正する処理を行う位置オフセット用加算回路と、
を含み、
前記位置オフセット用レジスターが、
前記複数の画素の第１の画素〜第ｐ（ｐは２以上の整数）の画素のうちの前記第１の画素に対応する第１の位置オフセット用設定値と、前記第１の画素〜前記第ｐの画素のうちの前記第ｐの画素に対応する第ｐの位置オフセット用設定値とを前記位置オフセット用設定値として少なくとも記憶し、
前記位置オフセット用加算回路が、
前記第１の画素〜前記第ｐの画素に対応する第１の画像データ〜第ｐの画像データのうちの前記第１の画像データに対して、前記第１の位置オフセット用設定値に基づく位置オフセット補正値を加算する処理と、前記第１の画像データ〜前記第ｐの画像データのうちの前記第ｐの画像データに対して、前記第ｐの位置オフセット用設定値に基づく位置オフセット補正値を加算する処理とを、前記位置オフセットを前記補正する処理として少なくとも行うことを特徴とする集積回路装置。
【請求項２】
請求項１において、
前記デマルチプレクサーに含まれる複数のデマルチプレクス用スイッチング素子をオン・オフ制御するためのデマルチプレクス用スイッチ信号を生成するスイッチ信号生成回路を有することを特徴とする集積回路装置。
【請求項３】
請求項１又は２において、
前記位置オフセット用レジスターが、
前記第１の位置オフセット用設定値としての第１の位置オフセット用定数値と、前記第ｐの位置オフセット用設定値としての第ｐの位置オフセット用定数値とを少なくとも記憶し、
前記位置オフセット用加算回路が、
前記第１の画像データに対して、前記位置オフセット補正値としての前記第１の位置オフセット用定数値を加算する処理と、前記第ｐの画像データに対して、前記位置オフセット補正値としての前記第ｐの位置オフセット用定数値を加算する処理とを少なくとも行うことを特徴とする集積回路装置。
【請求項４】
請求項１乃至３において、
前記位置オフセット用レジスターが、
前記第１の位置オフセット用設定値としての第１の位置オフセット用係数値と、前記第ｐの位置オフセット用設定値としての第ｐの位置オフセット用係数値とを少なくとも記憶し、
前記位置オフセット用加算回路が、
前記第１の画像データに対して、前記第１の位置オフセット用係数値と前記第１の画像データとの乗算処理により前記位置オフセット補正値として求めた値を加算する処理と、前記第ｐの画像データに対して、前記第ｐの位置オフセット用係数値と前記第ｐの画像データとの乗算処理により前記位置オフセット補正値として求めた値を加算する処理とを少なくとも行うことを特徴とする集積回路装置。
【請求項５】
請求項１又は２において、
前記位置オフセット用レジスターが、
前記第１の画素〜前記第ｐの画素のうちの第２の画素〜第ｐ−１の画素に対応する第２の位置オフセット用設定値〜第ｐ−１の位置オフセット用設定値を記憶し、
前記位置オフセット用加算回路が、
前記第１の画像データ〜前記第ｐの画像データのうちの第２の画像データ〜第ｐ−１の画像データに対して、前記第２の位置オフセット用設定値〜前記第ｐ−１の位置オフセット用設定値に基づく位置オフセット補正値を加算する処理を行うことを特徴とする集積回路装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１の画素〜前記第ｐの画素の駆動順番を設定する順番設定回路と、
前記データ線駆動回路に対応して設けられ、前記順番設定回路からの画素選択信号を受けて、前記第１の画像データ〜前記第ｐの画像データのうちのいずれかの画像データを選択して出力する、出力選択回路と、
を含み、
前記データ線駆動回路が、前記第１の画素〜前記第ｐの画素のうちの第ｑ（ｑはｐ以下の自然数）の画素を駆動するときに、
前記出力選択回路が、
前記第ｑの画素の選択を指示する前記画素選択信号を受けて、前記第１の画像データ〜前記第ｐの画像データのうちの第ｑの画像データを出力し、
前記位置オフセット用加算回路が、
前記第ｑの画像データに対して、前記第ｑの画素に対応する第ｑの位置オフセット用設定値に基づく位置オフセット補正値を加算する処理を行うことを特徴とする集積回路装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記デマルチプレクス後の前記複数のデータ信号において前記第１の画素〜前記第ｐの画素の駆動順番に依存して生じるオフセットである順番オフセットに対応する第１の順番オフセット用設定値〜第ｐの順番オフセット用設定値を記憶する順番オフセット用レジスターと、
前記第１の画素〜前記第ｐの画素の駆動順番を設定する順番設定回路と、
前記データ線駆動回路に対応する順番オフセット用加算回路と、
を含み、
前記データ線駆動回路が、前記第１の画素〜前記第ｐの画素のうちの第ｑ（ｑはｐ以下の自然数）の画素を第ｒ（ｒはｐ以下の自然数）番目に駆動するときに、
前記順番オフセット用加算回路が、
前記第１の画像データ〜前記第ｐの画像データのうちの第ｑの画像データに対して、前記第１の順番オフセット用設定値〜前記第ｐの順番オフセット用設定値のうちの第ｒの順番オフセット用設定値に基づく順番オフセット補正値を加算する処理を行うことを特徴とする集積回路装置。
【請求項８】
請求項７において、
前記順番オフセット用レジスターが、
前記第１の順番オフセット用設定値〜前記第ｐの順番オフセット用設定値として第１の順番オフセット用定数値〜第ｐの順番オフセット用定数値を記憶し、
前記順番オフセット用加算回路が、
前記第ｑの画像データに対して、前記第１の順番オフセット用定数値〜前記第ｐの順番オフセット用定数値のうちの第ｒの順番オフセット用定数値を前記順番オフセット補正値として加算する処理を行うことを特徴とする集積回路装置。
【請求項９】
請求項７又は８において、
前記順番オフセット用レジスターが、
前記第１の順番オフセット用設定値〜前記第ｐの順番オフセット用設定値として第１の順番オフセット用係数値〜第ｐの順番オフセット用係数値を記憶し、
前記順番オフセット用加算回路が、
前記第ｑの画像データに対して、前記第１の順番オフセット用係数値〜前記第ｐの順番オフセット用係数値のうちの第ｒの順番オフセット用係数値を前記第ｑの画像データに乗算処理した値を前記順番オフセット補正値として加算する処理を行うことを特徴とする集積回路装置。
【請求項１０】
請求項７乃至９のいずれかにおいて、
前記データ線駆動回路に対応して設けられ、前記順番設定回路からの画素選択信号に基づいて、前記第１の画像データ〜前記第ｐの画像データのうちのいずれかの画像データを選択して出力する、出力選択回路を含み、
前記データ線駆動回路が、前記第ｑの画素を前記第ｒ番目に駆動するときに、
前記出力選択回路が、
前記第ｑの画素の選択を指示する前記画素選択信号を受けて、前記第ｑの画像データを出力し、
前記順番オフセット用加算回路が、
前記第ｑの画像データに対して、前記第ｒの順番オフセット用設定値に基づく順番オフセット補正値を加算する処理を行うことを特徴とする集積回路装置。
【請求項１１】
請求項１乃至１０のいずれかにおいて、
前記複数のデータ線駆動回路の出力電圧のバラツキを補正するための補正データを演算する補正データ演算部と、
前記補正データに基づいて画像データを補正し、補正処理後の画像データを前記複数のデータ線駆動回路のうちの対応するデータ線駆動回路に出力する複数の補正回路と、
コンパレーターと、
を含み、
前記コンパレーターが、
前記複数のデータ線駆動回路のうちの補正対象のデータ線駆動回路の出力電圧をコンパレーター基準電圧と比較し、
前記補正データ演算部が、
前記コンパレーターからの比較結果に基づいて、前記補正対象のデータ線駆動回路の出力電圧のバラツキを補正するための前記補正データを演算することを特徴とする集積回路装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の集積回路装置を含むことを特徴とする電気光学装置。
【請求項１３】
請求項１２において、
電気光学パネルを含み、
前記電気光学パネルには、
前記デマルチプレクス後の複数のデータ信号が供給される前記複数の画素と、
前記複数の画素に対応する前記複数のデータ線と、
前記マルチプレクスされたデータ信号をデマルチプレクスするための複数のデマルチプレクス用スイッチング素子と、
第１の方向に沿って配置され、前記複数のデマルチプレクス用スイッチング素子のオン・オフを制御するための複数の信号線と、
が配置されることを    特徴とする電気光学装置。
【請求項１４】
請求項１２又は１３に記載の電気光学装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
近年ではハイビジョン映像等の高精細な映像技術が普及しており、液晶プロジェクター等の表示機器において高精細化・多階調化が進んでいる。高精細化・多階調化が進むと、多階調であるほど１階調当たりの階調電圧が小さくなるため、データ電圧にわずかな誤差が生じるだけで表示ムラが生じるという課題がある。
【０００３】
ここで、本出願人は、各データ線駆動回路が１水平走査期間において複数の画素に対してデータ電圧を書き込むマルチプレクス駆動方式のドライバーを開発している。しかしながら、この方式のドライバーでは、マルチプレクス駆動される複数のデータ電圧にオフセットが生じるという課題がある。そして、このオフセットによる誤差により、表示画像に表示ムラ（スジ）が生じるという課題がある。
【０００４】
なお特許文献１には、マルチプレクス駆動される複数のデータ線の駆動順番を水平走査期間毎に切り替えることで、データ電圧の誤差を平均化する手法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−４５９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の幾つかの態様によれば、表示ムラを防止できる集積回路装置、電気光学装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、複数のデータ信号供給線の各データ信号供給線に対応して設けられ、前記複数のデータ信号供給線のうちの対応するデータ信号供給線にマルチプレクス（時分割多重化）されたデータ信号を供給するデータ線駆動回路と、前記マルチプレクスされたデータ信号がデマルチプレクサーによりデマルチプレクスされることで得られたデマルチプレクス後の複数のデータ信号が、1水平走査期間において複数の画素に供給されるときに、前記複数のデータ信号において前記複数の画素に対応する複数のデータ線の位置に依存して生じるオフセットである位置オフセットに対応する位置オフセット用設定値を記憶する位置オフセット用レジスターと、前記データ線駆動回路に対応して設けられ、前記位置オフセット用設定値に基づいて前記位置オフセットを補正する処理を行う位置オフセット用加算回路と、を含み、前記位置オフセット用レジスターが、前記複数の画素の第１の画素〜第ｐ（ｐは２以上の整数）の画素のうちの前記第１の画素に対応する第１の位置オフセット用設定値と、前記第１の画素〜前記第ｐの画素のうちの前記第ｐの画素に対応する第ｐの位置オフセット用設定値とを前記位置オフセット用設定値として少なくとも記憶し、前記位置オフセット用加算回路が、前記第１の画素〜前記第ｐの画素に対応する第１の画像データ〜第ｐの画像データのうちの前記第１の画像データに対して、前記第１の位置オフセット用設定値に基づく位置オフセット補正値を加算する処理と、前記第１の画像データ〜前記第ｐの画像データのうちの前記第ｐの画像データに対して、前記第ｐの位置オフセット用設定値に基づく位置オフセット補正値を加算する処理とを、前記位置オフセットを前記補正する処理として少なくとも行う集積回路装置に関係する。
【０００８】
ここで、デマルチプレクス後の複数のデータ信号（データ電圧、またはデータ電流）が1水平走査期間において複数の画素に供給されるときに、その複数のデータ信号に、データ線の位置に応じて異なるオフセットである位置オフセットが生じてしまう。
【０００９】
この点、本発明の一態様によれば、位置オフセット用レジスターが、第１、第ｐの画素に対応する第１、第ｐの位置オフセット用設定値を少なくとも記憶し、位置オフセット用加算回路が、その第１、第ｐの位置オフセット用設定値に基づいて第１、第ｐの画素に対応する位置オフセット補正値を少なくとも求め、その位置オフセット補正値を第１、第ｐの画像データに対して少なくとも加算処理し、データ線駆動回路が、その加算処理後の画像データを受けて、第１〜第ｐの画素にデータ信号を書き込む。
【００１０】
本発明の一態様によれば、第１、第ｐの画素に対応する第１、第ｐの位置オフセット用設定値を少なくとも記憶することで、その第１、第ｐの位置オフセット用設定値に基づいて第１、第ｐの画素に対応する位置オフセット補正値を少なくとも求めることができる。そして、その位置オフセット補正値を第１、第ｐの画像データに対して少なくとも加算処理することで、データ信号の位置オフセットを補正できる。これにより、位置オフセットによる表示ムラを防止できる。
【００１１】
また、本発明の一態様では、前記デマルチプレクサーに含まれる複数のデマルチプレクス用スイッチング素子をオン・オフ制御するためのデマルチプレクス用スイッチ信号を生成するスイッチ信号生成回路を有してもよい。
【００１２】
このようにすれば、デマルチプレクサーに含まれる複数のデマルチプレクス用スイッチング素子をオン・オフ制御できる。これにより、マルチプレクスされたデータ信号をデマルチプレクサーによりデマルチプレクスすることができる。
【００１３】
例えば、デマルチプレクサーは電気光学パネルに含まれてもよく、デマルチプレクス用スイッチ信号が電気光学パネル内のデマルチプレクサーに供給されることで、データ信号のデマルチプレクスが実現されてもよい。あるいは、デマルチプレクサーは本発明の集積回路装置に含まれてもよく、デマルチプレクス用スイッチ信号が集積回路装置内のマルチプレクサーに供給されることで、データ信号のデマルチプレクスが実現されてもよい。
【００１４】
また、本発明の一態様では、前記位置オフセット用レジスターが、前記第１の位置オフセット用設定値としての第１の位置オフセット用定数値と、前記第ｐの位置オフセット用設定値としての第ｐの位置オフセット用定数値とを少なくとも記憶し、前記位置オフセット用加算回路が、前記第１の画像データに対して、前記位置オフセット補正値としての前記第１の位置オフセット用定数値を加算する処理と、前記第ｐの画像データに対して、前記位置オフセット補正値としての前記第ｐの位置オフセット用定数値を加算する処理とを少なくとも行ってもよい。
【００１５】
このように、本発明の一態様によれば、第１、第ｐの画像データに対して、第１、第ｐの位置オフセット補正値として第１、第ｐの位置オフセット用定数値を少なくとも加算処理する。このようにすれば、第１、第ｐの位置オフセット用設定値に基づいて、第１、第ｐの画素に対応する位置オフセット補正値を少なくとも求めることができる。
【００１６】
また、本発明の一態様では、前記位置オフセット用レジスターが、前記第１の位置オフセット用設定値としての第１の位置オフセット用係数値と、前記第ｐの位置オフセット用設定値としての第ｐの位置オフセット用係数値とを少なくとも記憶し、前記位置オフセット用加算回路が、前記第１の画像データに対して、前記第１の位置オフセット用係数値と前記第１の画像データとの乗算処理により前記位置オフセット補正値として求めた値を加算する処理と、前記第ｐの画像データに対して、前記第ｐの位置オフセット用係数値と前記第ｐの画像データとの乗算処理により前記位置オフセット補正値として求めた値を加算する処理とを少なくとも行ってもよい。
【００１７】
このように、本発明の一態様によれば、第１、第ｐの画像データに対して、第１、第ｐの位置オフセット補正値として、第１、第ｐの位置オフセット用定数値と第１、第ｐの画像データとを乗算処理した値を少なくとも加算処理する。このようにすれば、第１、第ｐの位置オフセット用設定値に基づいて、第１、第ｐの画素に対応する位置オフセット補正値を少なくとも求めることができる。また、画像データの階調に対して位置オフセットの特性に傾きがある場合でも、その傾きを補正することができる。
【００１８】
また、本発明の一態様では、前記位置オフセット用レジスターが、前記第１の画素〜前記第ｐの画素のうちの第２の画素〜第ｐ−１の画素に対応する第２の位置オフセット用設定値〜第ｐ−１の位置オフセット用設定値を記憶し、前記位置オフセット用加算回路が、前記第１の画像データ〜前記第ｐの画像データのうちの第２の画像データ〜第ｐ−１の画像データに対して、前記第２の位置オフセット用設定値〜前記第ｐ−１の位置オフセット用設定値に基づく位置オフセット補正値を加算する処理を行ってもよい。
【００１９】
このようにすれば、第１〜第ｐの画素に対応する位置オフセット補正値を求め、その位置オフセット補正値を第１〜第ｐの画像データに対して加算処理することで、様々な状態の位置オフセットに対して、適切に補正を行うことができる。
【００２０】
また、本発明の一態様では、前記第１の画素〜前記第ｐの画素の駆動順番を設定する順番設定回路と、前記各データ線駆動回路に対応して設けられ、前記順番設定回路からの画素選択信号を受けて、前記第１の画像データ〜前記第ｐの画像データのうちのいずれかの画像データを選択して出力する、出力選択回路と、を含み、前記各データ線駆動回路が、前記第１の画素〜前記第ｐの画素のうちの第ｑ（ｑはｐ以下の自然数）の画素を駆動するときに、前記出力選択回路が、前記第ｑの画素の選択を指示する前記画素選択信号を受けて、前記第１の画像データ〜前記第ｐの画像データのうちの第ｑの画像データを出力し、前記位置オフセット用加算回路が、前記第ｑの画像データに対して、前記第ｑの画素に対応する第ｑの位置オフセット用設定値に基づく位置オフセット補正値を加算する処理を行ってもよい。
【００２１】
このようにすれば、第ｑの画素を駆動するときに、第ｑの画素に対応する第ｑの画像データに対して、第ｑの画素に対応する第ｑの位置オフセット用設定値に基づく位置オフセット補正値を加算処理できる。これにより、各画素に書き込まれるデータ信号の位置オフセットを、各画素に対応する位置オフセット用設定値に基づいて補正できる。
【００２２】
また、本発明の一態様では、前記デマルチプレクス後の前記複数のデータ信号において前記第１の画素〜前記第ｐの画素の駆動順番に依存して生じるオフセットである順番オフセットに対応する第１の順番オフセット用設定値〜第ｐの順番オフセット用設定値を記憶する順番オフセット用レジスターと、前記第１の画素〜前記第ｐの画素の駆動順番を設定する順番設定回路と、前記各データ線駆動回路に対応する順番オフセット用加算回路と、を含み、前記各データ線駆動回路が、前記第１の画素〜前記第ｐの画素のうちの第ｑ（ｑはｐ以下の自然数）の画素を第ｒ（ｒはｐ以下の自然数）番目に駆動するときに、前記順番オフセット用加算回路が、前記第１の画像データ〜前記第ｐの画像データのうちの第ｑの画像データに対して、前記第１の順番オフセット用設定値〜前記第ｐの順番オフセット用設定値のうちの第ｒの順番オフセット用設定値に基づく順番オフセット補正値を加算する処理を行ってもよい。
【００２３】
ここで、デマルチプレクス後の複数のデータ信号（データ電圧、またはデータ電流）が1水平走査期間において複数の画素に供給されるときに、その複数のデータ信号に、画素の駆動順番に応じて異なるオフセットである位置オフセットが生じてしまう。
【００２４】
本発明の一態様によれば、順番オフセット用レジスターが、第１番目〜第ｐ番目の駆動順番に対応付けられた第１〜第ｐの順番オフセット用設定値を記憶し、順番設定回路が、第１〜第ｐの画素の駆動順番を設定する。このようにすれば、第１〜第ｐの画素の駆動順番を設定し、第ｒの順番オフセット用設定値ＯＪｒに基づいて第ｒ番目の駆動順番に対応する順番オフセット補正値を求めることができる。
【００２５】
また本発明の一態様によれば、データ線駆動回路が、設定された駆動順番に従って、第ｑの画素を第ｒ番目の駆動順番に駆動するときに、順番オフセット用加算回路が、第ｒ番目の駆動順番に対応する順番オフセット補正値を第ｑの画像データに対して加算処理する。これにより、第１〜第ｐの画素の駆動順番によって異なる順番オフセットを補正できる。このようにして、データ信号の順番オフセットによる表示ムラを防止できる。
【００２６】
また、本発明の一態様では、前記順番オフセット用レジスターが、前記第１の順番オフセット用設定値〜前記第ｐの順番オフセット用設定値として第１の順番オフセット用定数値〜第ｐの順番オフセット用定数値を記憶し、前記順番オフセット用加算回路が、前記第ｑの画像データに対して、前記第１の順番オフセット用定数値〜前記第ｐの順番オフセット用定数値のうちの第ｒの順番オフセット用定数値を前記順番オフセット補正値として加算する処理を行ってもよい。
【００２７】
このように、本発明の一態様によれば、第ｒ番目に駆動される第ｑの画素に対応する第ｑの画像データに対して、第ｒの順番オフセット用定数値を順番オフセット補正値として加算する処理を行う。このようにすれば、第１〜第ｐの順番オフセット用設定値に基づいて、第１番目〜第ｐ番目の駆動順番に対応する順番オフセット補正値を求めることができる。
【００２８】
また、本発明の一態様によれば、前記順番オフセット用レジスターが、前記第１の順番オフセット用設定値〜前記第ｐの順番オフセット用設定値として第１の順番オフセット用係数値〜第ｐの順番オフセット用係数値を記憶し、前記順番オフセット用加算回路が、前記第ｑの画像データに対して、前記第１の順番オフセット用係数値〜前記第ｐの順番オフセット用係数値のうちの第ｒの順番オフセット用係数値を前記第ｑの画像データに乗算処理した値を前記順番オフセット補正値として加算する処理を行ってもよい。
【００２９】
このように、本発明の一態様によれば、第ｒ番目に駆動される第ｑの画素に対応する第ｑの画像データに対して、第ｒの順番オフセット用係数値と第ｑの画像データとを乗算処理した値を順番オフセット補正値として加算処理する。このようにすれば、第１〜第ｐの順番オフセット用設定値に基づいて、第１番目〜第ｐ番目の駆動順番に対応する順番オフセット補正値を求めることができる。また、画像データの階調に対して順番オフセットの特性に傾きがある場合でも、その傾きを補正することができる。
【００３０】
また、本発明の一態様によれば、前記各データ線駆動回路に対応して設けられ、前記順番設定回路からの画素選択信号に基づいて、前記第１の画像データ〜前記第ｐの画像データのうちのいずれかの画像データを選択して出力する、出力選択回路を含み、前記各データ線駆動回路が、前記第ｑの画素を前記第ｒ番目に駆動するときに、前記出力選択回路が、前記第ｑの画素の選択を指示する前記画素選択信号を受けて、前記第ｑの画像データを出力し、前記順番オフセット用加算回路が、前記第ｑの画像データに対して、前記第ｒの順番オフセット用設定値に基づく順番オフセット補正値を加算する処理を行ってもよい。
【００３１】
このようにすれば、第ｑの画素を第ｒ番目に駆動するときに、第ｑの画素に対応する第ｑの画像データに対して、第ｒ番目の駆動順番に対応する第ｒの順番オフセット用設定値に基づく順番オフセット補正値を加算処理できる。これにより、各画素に書き込まれるデータ信号の順番オフセットを、画素の駆動順番に対応付けられた順番オフセット用設定値に基づいて補正できる。
【００３２】
また、本発明の一態様によれば、前記複数のデータ線駆動回路の出力電圧のバラツキを補正するための補正データを演算する補正データ演算部と、前記補正データに基づいて画像データを補正し、補正処理後の画像データを前記複数のデータ線駆動回路のうちの対応するデータ線駆動回路に出力する複数の補正回路と、コンパレーターと、を含み、前記コンパレーターが、前記複数のデータ線駆動回路のうちの補正対象のデータ線駆動回路の出力電圧をコンパレーター基準電圧と比較し、前記補正データ演算部が、前記コンパレーターからの比較結果に基づいて、前記補正対象のデータ線駆動回路の出力電圧のバラツキを補正するための前記補正データを演算してもよい。
【００３３】
ここで、データ線駆動回路の出力電圧にバラツキがあると、各データ線駆動回路が駆動する画像領域毎に輝度がバラつき、表示画像に輝度ムラや色ムラが発生してしまう。
【００３４】
この点、本発明の一態様によれば、補正回路が、補正データに基づいて画像データを補正することで、データ線駆動回路の出力電圧のバラツキを補正できる。これにより、データ線駆動回路の出力電圧のバラツキによる表示ムラを防止できる。
【００３５】
また、本発明の一態様によれば、コンパレーターが、データ線駆動回路の出力電圧をコンパレーター基準電圧と比較し、補正データ演算部が、その比較結果に基づいて、データ線駆動回路の出力電圧のバラツキを補正するための補正データを演算する。このようにすれば、リアルタイムにバラツキを測定して、補正データを求めることができる。
【００３６】
また、本発明の他の態様は、上記のいずれかに記載の集積回路装置を含む電気光学装置に関係する。
【００３７】
また、本発明の他の態様では、電気光学パネルを含み、前記電気光学パネルには、前記デマルチプレクス後の複数のデータ信号が供給される前記複数の画素と、前記複数の画素に対応する前記複数のデータ線と、前記マルチプレクスされたデータ信号をデマルチプレクスするための複数のデマルチプレクス用スイッチング素子と、第１の方向に沿って配置され、前記複数のデマルチプレクス用スイッチング素子のオン・オフを制御するための複数の信号線と、が配置されてもよい。
【００３８】
本発明の他の態様によれば、このような電気光学パネルを含む場合においても、データ信号の位置オフセットを補正できる。具体的には、複数のデマルチプレクス用スイッチング素子の寄生容量や、複数の信号線の寄生容量によって生じるデータ信号の位置オフセットを補正できる。
【００３９】
また、本発明の他の態様は、上記のいずれかに記載の電気光学装置を含む電子機器に関係する。
【図面の簡単な説明】
【００４０】
【図１】液晶表示装置の構成例。
【図２】データドライバーの構成例。
【図３】マルチプレクス駆動の動作説明図。
【図４】マルチプレクス駆動の動作説明図。
【図５】位置オフセットの説明図。
【図６】位置オフセットの説明図。
【図７】本実施形態の第１の構成例。
【図８】本実施形態の第１の構成例の動作説明図。
【図９】順番オフセットの説明図。
【図１０】順番オフセットの説明図。
【図１１】本実施形態の第２の構成例。
【図１２】本実施形態の第２の構成例の動作説明図。
【図１３】図１３（Ａ）〜図１３（Ｃ）は、順番オフセット補正の説明図。
【図１４】本実施形態の第３の構成例。
【図１５】順番設定回路の構成例。
【図１６】図１６（Ａ）、図１６（Ｂ）は、順番設定回路の動作説明図。
【図１７】図１７（Ａ）、図１７（Ｂ）は、順番設定回路の動作説明図。
【図１８】出力選択回路の構成例。
【図１９】位置オフセット用加算回路、順番オフセット用加算回路の構成例。
【図２０】本実施形態の第４の構成例。
【図２１】図２１（Ａ）、図２１（Ｂ）は、補正データ演算の動作説明図。
【図２２】本実施形態の詳細な構成例。
【図２３】データドライバーの変形例。
【図２４】プロジェクターの構成例。
【発明を実施するための形態】
【００４１】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４２】
１．マルチプレクス駆動
１．１．液晶表示装置の構成例
図１〜図４を用いて、本実施形態が行うマルチプレクス駆動（線順次駆動）について説明する。
【００４３】
なお以下では、液晶プロジェクター等に用いられる単色表示の液晶パネルがドライバー（集積回路装置）により駆動される場合を例に説明する。但し本発明では、ＲＧＢ表示等の複数色表示の液晶パネルがドライバーにより駆動されてもよい。また本発明では、液晶パネル以外の電気光学パネルがドライバーにより駆動されてもよく、例えば有機ＥＬ（Electro-Luminescence）パネル・無機ＥＬパネル等のＥＬパネルがドライバーにより駆動されてもよい。
【００４４】
また以下では、後述するデータ信号供給線に、データ信号としてデータ電圧が供給される場合を例に説明する。但し本発明では、データ信号供給線にデータ信号としてデータ電流が供給されてもよい。
【００４５】
図１に液晶表示装置（ＬＣＤ：Liquid Crystal Display、広義には電気光学装置）の構成例を示す。図１に示す構成例は、液晶パネル１２（広義には、電気光学パネル）、ドライバー６０（集積回路装置）、表示コントローラー４０、電源回路５０を含む。なお、本発明の液晶表示装置は、図１の構成に限定されず、その構成要素の一部（例えば表示コントローラー等）を省略したり他の構成要素を追加したりする等の種々の変形実施が可能である。例えば、図１には、後述するデマルチプレクサーが液晶パネルに含まれるものとして図示するが、本発明では、デマルチプレクサーが後述するデータドライバー２０に含まれてもよい。
【００４６】
液晶パネル１２は、例えばアクティブマトリクス型の液晶パネルで構成できる。このとき、液晶パネル１２の液晶基板（例えば、ガラス基板）には、図１のＹ方向に複数配列され、それぞれＸ方向に伸びる走査線Ｇ１〜Ｇｍ（ｍは２以上の自然数）が配置される。また、液晶基板には、Ｘ方向に複数配列され、それぞれＹ方向に伸びるデータ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎ（ｎは２以上の自然数）が配置される。さらに、液晶基板には、データ信号供給線Ｓ１〜Ｓｎ（データ電圧供給線、またはデータ電流供給線）が設けられ、各データ信号供給線に対応してデマルチプレクサーＤＭＵＸ１〜ＤＭＵＸｎが設けられる。
【００４７】
また液晶基板には、走査線Ｇ１〜Ｇｍ（ゲート線）とデータ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎ（ソース線）との交差点に対応する位置に、薄膜トランジスターが設けられる。例えば、走査線Ｇｊ（ｊはｍ以下の自然数）とデータ線Ｓ１ｉ（ｉはｎ以下の自然数）との交差点に対応する位置に、薄膜トランジスターＴｊｉ−１が設けられる。
【００４８】
そして、例えば薄膜トランジスターＴｊｉ−１のゲート電極は走査線Ｇｊに接続され、ソース電極はデータ線Ｓ１ｉに接続され、ドレイン電極は画素電極ＰＥｊｉ−１に接続される。この画素電極ＰＥｊｉ−１と対向電極ＣＥ（共通電極、コモン電極）との間には、液晶容量ＣＬｊｉ−１（液晶素子、広義には電気光学素子）が形成される。
【００４９】
デマルチプレクサーＤＭＵＸ１〜ＤＭＵＸｎは、データ信号供給線（ソース信号供給線）に供給された時分割のデータ電圧（またはデータ電流、広義にはデータ信号）をデータ線に分割（分離、デマルチプレクス）して供給する。具体的には、デマルチプレクサーＤＭＵＸｉは、各データ線に対応するスイッチ素子（複数のデマルチプレクス用スイッチング素子）を含む。そして、データドライバー２０からのデマルチプレクス用スイッチ信号ＳＥＬ１〜ＳＥＬ８（マルチプレクス制御信号）によってスイッチ素子がオン・オフ制御され、データ信号供給線Ｓｉに供給されたデータ電圧（ソース電圧）がデータ線Ｓ１ｉ〜Ｓ８ｉに分割して供給される。
【００５０】
なお、図１においては、説明を簡単にするために、データ信号供給線Ｓｉに対応するデマルチプレクサーＤＭＵＸｉ及びデータ線Ｓ１ｉ〜Ｓ８ｉのみを図示した。また、データ線Ｓ１ｉ〜Ｓ８ｉと走査線Ｇｊとの交差点に対応する位置に設けられた薄膜トランジスターのみを図示した。但し、他のデータ信号供給線に対応するデマルチプレクサー及びデータ線、他のデータ線と走査線との交点に対応する位置に設けられた薄膜トランジスターについても同様である。
【００５１】
データドライバー２０は、画像データ（階調データ）に基づいて時分割のデータ電圧をデータ信号供給線Ｓ１〜Ｓｎに出力し、データ信号供給線Ｓ１〜Ｓｎを駆動する。一方、走査ドライバー３８は、液晶パネル１２の走査線Ｇ１〜Ｇｍを走査（順次駆動）する。
【００５２】
表示コントローラー４０は、データドライバー２０、走査ドライバー３８及び電源回路５０を制御する。例えば、表示コントローラー４０は、データドライバー２０及び走査ドライバー３８に対して、動作モードの設定や内部で生成した垂直同期信号・水平同期信号の供給を行う。表示コントローラー４０は、例えば図示しないホストコントローラー（例えば、ＣＰＵ：Central Processing Unit）により設定された内容に従って、これらの制御を行う。
【００５３】
電源回路５０は、外部から供給される基準電圧（電源電圧）に基づいて、液晶パネル１２の駆動に必要な各種の電圧レベル（例えば、階調電圧生成用の基準電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルを生成する。
【００５４】
なお図１では、単色表示の液晶パネルにおいて、１本のデータ信号供給線から８本のデータ線にデータ電圧が供給される場合を例に説明した。但し本発明では、１本のデータ信号供給線から他の本数のデータ線にデータ電圧が供給されてもよい。例えば、本発明では、ＲＧＢ表示の液晶パネルにおいて、１本のデータ信号供給線からＲ１・Ｇ１・Ｂ１・Ｒ２・Ｇ２・Ｂ２に対応する６本のデータ線にデータ電圧が供給されてもよい。
【００５５】
１．２．データドライバー
図２に、図１のデータドライバー２０の構成例を示す。データドライバー２０は、シフトレジスター２２、ラインラッチ２４、２６、多重化回路２８、基準電圧発生回路３０（階調電圧発生回路）、ＤＡＣ３２（Digital-to-Analog Converter、広義にはデータ電圧生成回路）、データ線駆動回路３４、マルチプレクス駆動制御部３６を含む。
【００５６】
シフトレジスター２２は、各データ線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスター２２は、クロック信号ＣＬＫに同期して動作し、先頭のフリップフロップがイネーブル入出力信号ＥＩＯを保持すると、順次隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００５７】
ラインラッチ２４には、画像データＤＩＯ（階調データ）が入力される。ラインラッチ２４は、この画像データＤＩＯを、シフトレジスター２２からの順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００５８】
ラインラッチ２６は、水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の画像データをラッチする。
【００５９】
なお、クロック信号ＣＬＫ、イネーブル入出力信号ＥＩＯ、画像データＤＩＯ、水平同期信号ＬＰは、例えば表示コントローラー４０から入力される。
【００６０】
多重化回路２８は、ラインラッチ２６からの各データ線に対応する画像データを受けて、８本分のデータ線に対応する画像データを時分割多重し、各データ信号供給線に対応する時分割多重された画像データを出力する。多重化回路２８は、マルチプレクス駆動制御部３６からのマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８に基づいて、画像データを多重化する。
【００６１】
マルチプレクス駆動制御部３６は、データ電圧の時分割タイミングを規定するマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８を生成する。具体的には、マルチプレクス駆動制御部３６はスイッチ信号生成回路３７を含み、スイッチ信号生成回路３７がマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８を生成する。そして、マルチプレクス駆動制御部３６は、デマルチプレクス用スイッチ信号としてマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８をデマルチプレクサーＤＭＵＸ１〜ＤＭＵＸｎに供給する。
【００６２】
基準電圧発生回路３０は、複数の基準電圧（階調電圧）を生成し、ＤＡＣ３２に供給する。基準電圧発生回路３０は、例えば電源回路５０から供給される電圧レベルに基づいて、複数の基準電圧を生成する。
【００６３】
ＤＡＣ３２は、デジタルの画像データに基づいて、各データ線に供給すべきアナログの階調電圧を生成する。具体的には、ＤＡＣ３２は、多重化回路２８からの時分割多重された画像データと、基準電圧発生回路３０からの複数の基準電圧を受けて、時分割多重された画像データに対応する時分割多重された階調電圧を生成する。
【００６４】
データ線駆動回路３４は、ＤＡＣ３２からの階調電圧をバッファリング（広義にはインピーダンス変換）してデータ信号供給線Ｓ１〜Ｓｎにデータ電圧を出力し、データ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎを駆動する。例えば、データ線駆動回路３４は、各データ信号供給線に設けられたボルテージフォロワー接続の演算増幅器により、階調電圧をバッファリングする。
【００６５】
１．３．マルチプレクス駆動の動作説明
図３、図４に、マルチプレクス駆動回路３６の動作説明図を示す。なお図３、図４では、デマルチプレクサーＤＭＵＸｉの動作例について説明するが、他のデマルチプレクサーの動作についても同様である。
【００６６】
図３に、多重化回路２８の動作説明図を示す。ここで図３に示すように、データ線Ｓ１ｉ〜Ｓ８ｉ用の画像データとして、画像データＧＤ１〜ＧＤ８がラインラッチ２６にラッチされるとする。
【００６７】
そうすると、多重化回路２８は、図３のＡ１に示すようにマルチプレクス制御信号ＳＥＬ１がアクティブとなったときに、Ａ２に示す画像データＧＤ１を、Ａ３に示すように選択して出力する。そして、マルチプレクス制御信号ＳＥＬ２がアクティブとなったときに、画像データＧＤ２を選択して出力し、マルチプレクス制御信号ＳＥＬ８がアクティブとなったときに、画像データＧＤ８を選択して出力する。
【００６８】
このようにして、多重化回路２８は、１水平走査期間内に１度ずつアクティブとなるマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８に基づいて、画像データＧＤ１〜ＧＤ８が時分割多重化された多重化データを生成する。
【００６９】
ＤＡＣ３２は、時分割多重化された画像データＧＤ１〜ＧＤ８を受けて、各画像データに対応する階調電圧を、基準電圧（階調電圧）の中から選択して出力する。そして、ＤＡＣ３２は、時分割多重化された画像データを出力する。
【００７０】
図４に、デマルチプレクサーＤＭＵＸｉの動作説明図を示す。図４に示すように、データ線駆動回路３４は、ＤＡＣからの多重化された階調電圧を受けて、多重化されたデータ電圧Ｖ１〜Ｖ８を１水平走査期間内に出力する。
【００７１】
そして、デマルチプレクサーＤＭＵＸｉは、図４のＢ１に示すようにマルチプレクス制御信号ＳＥＬ１がアクティブのときは、Ｂ２に示すデータ電圧Ｖ１を、Ｂ３に示すようにデータ線Ｓ１ｉに出力する。同様に、デマルチプレクサーＤＭＵＸｉは、マルチプレクス制御信号ＳＥＬ２がアクティブのときは、データ電圧Ｖ２をデータ線Ｓ２ｉに出力し、マルチプレクス制御信号ＳＥＬ８がアクティブのときは、データ電圧Ｖ８をデータ線Ｓ８ｉに出力する。
【００７２】
このようにして、デマルチプレクサーＤＭＵＸｉは、データ信号供給線Ｓｉに供給される多重化されたデータ電圧Ｖ１〜Ｖ８を分離して、データ線Ｓ１ｉ〜Ｓ８ｉに出力する。
【００７３】
２．位置オフセット補正
２．１．位置オフセット
図５、図６を用いて、マルチプレクス駆動における位置オフセットについて説明する。図５に液晶パネルの配置構成例を模式的に示す。図５には、３つの画素毎にマルチプレクス駆動される場合を例に図示し、データ線Ｓ１ｉ〜Ｓ３ｉ及びデータ信号供給線Ｓｉを例として配置構成例を図示する。なお、図５に示す容量Ｃｓ１〜Ｃｓ３、Ｃｄ１〜Ｃｄ３、Ｃｐ１２、Ｃｐ２３は、寄生容量を模式的に示したものであり、液晶パネル上に実在する構成要素ではない。
【００７４】
ここで、図５に示すように、第１の方向Ｄ１に直交する方向を第２の方向Ｄ２とし、方向Ｄ１の反対方向を第３の方向Ｄ３とし、方向Ｄ２の反対方向を第４の方向Ｄ４とする。
【００７５】
そうすると、データ線Ｓ１ｉ〜Ｓ３ｉは、方向Ｄ２（またはＤ４）に沿って配線され、方向Ｄ１（Ｄ３）に沿った方向に順次配置される。このデータ線Ｓ１ｉ〜Ｓ３ｉには、マルチプレクス駆動される複数の画素が設けられる。例えば、データ線Ｓ１ｉには画素Ｐ１ｉ−１、Ｐ１ｉ−２が設けられ、データ線Ｓ２ｉには画素Ｐ２ｉ−１、Ｐ２ｉ−２が設けられ、データ線Ｓ３ｉには画素Ｐ３ｉ−１、Ｐ３ｉ−２が設けられる。マルチプレクス駆動では、１水平走査期間において例えば画素Ｐ１ｉ−１、Ｐ２ｉ−１、Ｐ３ｉ−１が時分割に駆動される。
【００７６】
データ線Ｓ１ｉ〜Ｓ３ｉとデータ信号供給線Ｓｉとの間には、デマルチプレクサーＤＭＵＸｉのスイッチ素子（デマルチプレクス用スイッチング素子）として、それぞれトランジスターＴ１ｉ〜Ｔ３ｉ（例えば、Ｎ型トランジスター）が設けられる。トランジスターＴ１ｉ〜Ｔ３ｉのゲート電極には、信号線ＮＳ１〜ＮＳ３を介してそれぞれマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ３が入力される。この信号線ＮＳ１〜ＮＳ３は、方向Ｄ１（またはＤ３）に沿って配線され、方向Ｄ２（Ｄ４）に沿った方向に順次配置される。
【００７７】
このとき、トランジスターＴ１ｉ〜Ｔ３ｉの各電極に接続される配線間には、寄生容量としてゲート−ソース間容量とゲート−ドレイン間容量が生じる。例えば、図５に示すように、信号線ＮＳ１〜ＮＳ３とデータ信号供給線Ｓｉとの間には、ゲート−ソース間容量Ｃｓ１〜Ｃｓ３が生じ、信号線ＮＳ１〜ＮＳ３とデータ線Ｓ１ｉ〜Ｓ３ｉとの間には、ゲート−ドレイン間容量Ｃｄ１〜Ｃｄ３が生じる。
【００７８】
また、信号線ＮＳ１〜ＮＳ３は液晶基板上を並走しているため、信号線ＮＳ１〜ＮＳ３の間には配線間寄生容量が生じる。例えば、図５に示すように、信号線ＮＳ１と信号線ＮＳ２との間には寄生容量Ｃｐ１２が生じ、信号線ＮＳ２と信号線ＮＳ３との間には寄生容量Ｃｐ２３が生じる。
【００７９】
そして、寄生容量Ｃｐ１２、Ｃｐ２３が生じることで、中間に位置する信号線ＮＳ２には負荷として容量Ｃｐ１２、Ｃｐ２３が見え、端に位置する信号線ＮＳ１には、信号線ＮＳ２の負荷より小さい容量Ｃｐ１２が見える。もう一方の端に位置する信号線ＮＳ３にも、信号線ＮＳ２の負荷より小さい容量Ｃｐ２３が見える。
【００８０】
そうすると、図６のＣ１に示すように、マルチプレクス制御信号ＳＥＬ２の立ち下がりエッジ（アクティブから非アクティブへの変化エッジ）は、Ｃ２、Ｃ３に示す負荷の小さいマルチプレクス制御信号ＳＥＬ１、ＳＥＬ３の立ち下がりエッジよりも、緩やかに変化する。
【００８１】
マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ３が立ち下がる（非アクティブになる）とき、トランジスターＴ１ｉ〜Ｔ３ｉの寄生容量Ｃｓ１〜Ｃｓ３、Ｃｄ１〜Ｃｄ３を介して、データ線Ｓ１ｉ〜Ｓ３ｉの電圧はプッシュダウン（電圧カップリング）により変化する。このとき、立ち下がりエッジの緩急によって、プッシュダウンによる電圧の変化量が異なる。そのため、図６のＣ４に示すデータ線Ｓ２ｉの電圧変化量ΔＶＧ２と、Ｃ５、Ｃ６に示すデータ線Ｓ１ｉ、Ｓ３ｉの電圧変化量ΔＶＧ１、ΔＶＧ３とは、大きさの異なる電圧変化量となる。
【００８２】
そして、データ線Ｓ２ｉの画素には、オフセットΔＶＧ２（誤差、偏差、バラツキ）を含むデータ電圧Ｖ２−ΔＶＧ２が書き込まれる。また、データ線Ｓ１ｉ、Ｓ３ｉの画素には、ΔＶＧ２とは大きさの異なるオフセットΔＶＧ１、ΔＶＧ３を含むデータ電圧Ｖ１−ΔＶＧ１、Ｖ３−ΔＶＧ３が書き込まれる。上述のように、これらのオフセットΔＶＧ１〜ΔＶＧ３は、信号線ＮＳ１〜ＮＳ３の位置によって大きさが異なっている。そのため結果的に、データ線Ｓ１ｉ〜Ｓ３ｉの画素に書き込まれるデータ電圧には、画素の位置によって大きさの異なる位置オフセットΔＶＧ１〜ΔＶＧ３（誤差、偏差、バラツキ）が含まれることとなる。
【００８３】
このように、マルチプレクス駆動では、１水平走査期間において複数の画素に書き込まれるデータ電圧に、画素の位置によって異なる位置オフセットが生じるという課題がある。そして、この位置オフセットによって、データ線毎に画素の輝度値の誤差が生じ、表示画像にスジ（表示ムラ、輝度ムラ、色ムラ）が発生するという課題がある。
【００８４】
２．２．構成例
上記の課題を解決するために、本実施形態の第１の構成例の集積回路装置は、第１〜第ｎ（ｎは２以上の自然数）のデータ線駆動回路２００−１〜２００−ｎ（複数のデータ線駆動回路）、第１〜第ｎの位置オフセット用加算回路２１０−１〜２１０−ｎ（複数の位置オフセット用加算回路）、第１〜第ｎの出力選択回路２２０−１〜２２０−ｎ（複数の出力選択回路）、位置オフセット用レジスター２３０、選択回路２４０、順番設定回路２５０を含む。
【００８５】
図７には、この第１の構成例のデータ線駆動回路２００−１〜２００−ｎ、位置オフセット用加算回路２１０−１〜２１０−ｎ、出力選択回路２２０−１〜２２０−ｎのうちの、第ｉのデータ線駆動回路２００−ｉ（ｉはｎ以下の自然数）、第ｉの位置オフセット用加算回路２１０−ｉ、第ｉの出力選択回路２２０−ｉを図示している。そして、以下ではこれらの図示した構成要素を例に説明するものとする。但し、他のデータ線駆動回路、位置オフセット用加算回路、出力選択回路についても同様である。
【００８６】
第１の構成例は、データ線駆動回路が１水平走査期間において複数の画素にデータ電圧（またはデータ電流、広義にはデータ信号）を書き込むマルチプレクス駆動を行い、画像データに対して位置オフセット補正値を加算処理して、データ電圧の位置オフセットを補正する回路である。
【００８７】
ここで、データ線駆動回路２００−ｉが、１水平走査期間において複数の画素として第１〜第ｐの画素Ｐ１ｉ〜Ｐｐｉ（ｐは２以上の自然数）にデータ電圧を書き込むものとする。そうすると、第１の構成例は、少なくとも画素Ｐ１ｉ、Ｐｐｉに対応する画像データに対して、位置オフセット補正値を加算処理して、データ電圧の位置オフセットを補正する。
【００８８】
なお以下では、少なくとも画素Ｐ１ｉ、Ｐｐｉに対応する画像データとして、画素Ｐ１ｉ〜Ｐｐｉに対応する第１〜第ｐの画像データＧＤ１ｉ〜ＧＤｐｉに対して位置オフセット補正値を加算処理する場合を例に説明する。但し本発明では、少なくとも画素Ｐ１ｉ、Ｐｐｉに対応する画像データとして、画像データＧＤ１ｉ、ＧＤｐｉに対して位置オフセット補正値を加算処理してもよい。
【００８９】
データ線駆動回路２００−ｉは、位置オフセット用加算回路２１０−ｉからのオフセット加算後データＡＤＧｉを受けて、データ信号供給線Ｓｉ（データ電圧供給線、またはデータ電流供給線）を駆動する。より具体的には、データ線駆動回路２００−ｉは、画素Ｐ１ｉ〜Ｐｐｉに対応する第１〜第ｐのデータ線Ｓ１ｉ〜Ｓｐｉ（複数のデータ線）を１水平走査期間において時分割に駆動し、画素Ｐ１ｉ〜Ｐｐｉにデータ信号を書き込む。
【００９０】
順番設定回路２５０は、画素Ｐ１ｉ〜Ｐｐｉの駆動順番を設定する。そして、順番設定回路２５０は、画素Ｐ１ｉ〜Ｐｐｉのうちのいずれかの画素を選択するかを指示する画素選択信号ＪＳを出力する。例えば、順番設定回路２５０は、各水平走査期間において同じ駆動順番を設定してもよく、各水平走査期間において異なる駆動順番を設定するローテーションを行ってもよい。
【００９１】
出力選択回路２２０−ｉは、画素選択信号ＪＳと画像データＧＤ１ｉ〜ＧＤｐｉとを受けて、選択画像データＱＧＤｉを出力する。具体的には、出力選択回路２２０−ｉは、第ｑの画素Ｐｑｉ（ｑはｐ以下の自然数）の選択を指示する画素選択信号ＪＳを受けたとき、画像データＧＤｑｉを選択し、その画像データＧＤｑｉを選択画像データＱＧＤｉとして出力する。
【００９２】
位置オフセット用レジスター２３０は、位置オフセット用設定値ＯＧ１〜ＯＧｐを記憶する。例えば、位置オフセット用レジスター２３０は、位置オフセット用設定値ＯＧ１〜ＯＧｐとして、後述する第１〜第ｐの位置オフセット用定数値ＯＧＬ１〜ＯＧＬｐと第１〜第ｐの位置オフセット用係数値ＯＧＭ１〜ＯＧＭｐとを記憶する。位置オフセット用レジスター２３０には、例えば図示しないホストコントローラー（ＣＰＵ）から位置オフセット用設定値ＯＧ１〜ＯＧｐが設定される。
【００９３】
選択回路２４０は、画素選択信号ＪＳと位置オフセット用設定値ＯＧ１〜ＯＧｐとを受けて、選択オフセット設定値ＱＯＧを出力する。具体的には、選択回路２４０は、画素Ｐｑｉの選択を指示する画素選択信号ＪＳを受けたとき、位置オフセット用設定値ＯＧｑを選択し、その位置オフセット用設定値ＯＧｑを選択オフセット設定値ＱＯＧとして出力する。
【００９４】
位置オフセット用加算回路２１０−ｉは、選択オフセット設定値ＱＯＧと選択画像データＱＧＤｉとを受けて、位置オフセット補正値ΔＯＧｉを求める。そして、選択画像データＱＧＤｉと位置オフセット補正値ΔＯＧｉとを加算処理し、加算処理後の画像データを加算画像データＡＤＧｉとして出力する。例えば、データ線駆動回路２００−ｉが画素Ｐｑｉを駆動するときを考える。このとき、位置オフセット用加算回路２１０−ｉは、例えば位置オフセット用定数値ＯＧＬｑと位置オフセット用係数値ＯＧＭｑとを受けて、位置オフセット補正値ΔＯＧｉ＝ＯＧＬｑ＋ＯＧＭｑ×ＧＤｑｉを求める。そして、加算画像データＡＤＧｉ＝ＧＤｑｉ＋ΔＯＧｉを出力する。
【００９５】
ここで、選択画像データＱＧＤｉと位置オフセット補正値ΔＯＧｉとの加算処理は、選択画像データＱＧＤｉと位置オフセット補正値ΔＯＧｉとの単純な加算処理に限定されず、さらに他のデータとの加算処理が行われてもよく、他のデータとの乗算処理が行われてもよい。
【００９６】
なお本発明の集積回路装置は、図７の構成に限定されず、その構成要素の一部（例えば、選択回路２４０等）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【００９７】
２．３．位置オフセット補正の動作
図８を用いて、第１の構成例の動作例を具体的に説明する。図８では、データ線駆動回路２００−ｉにより、１水平走査期間において画素Ｐ１ｉ〜Ｐ８ｉ（ｐ＝８）にデータ電圧が書き込まれる場合を例に説明する。
【００９８】
この場合、画素Ｐ１ｉ〜Ｐ８ｉの駆動順番として、１水平走査期間における第１番目〜第８番目の駆動順番（第１〜第８の駆動期間）が設定される。例えば、図８のＤ１に示す画素Ｐ５ｉ（画素Ｐｑｉ、ｑ＝５）の駆動順番として、Ｄ２に示す第２番目の駆動順番が設定される。
【００９９】
このとき、Ｄ３に示すように、画素Ｐ５ｉの選択を指示する画素選択信号ＪＳが出力される。この画素選択信号ＪＳに基づいて、Ｄ４に示すように、画像データＧＤ５ｉ（ＧＤｑｉ）が選択され、選択画像データＱＧＤｉ＝ＧＤ５ｉが出力される。Ｄ５に示すように、位置オフセット用設定値ＯＧ５（ＯＧｑ）が選択され、選択オフセット設定値ＱＯＧ＝ＯＧ５が出力される。
【０１００】
そして、選択オフセット設定値ＯＧ５と選択画像データＧＤ５ｉとに基づいて、加算画像データＡＤＧｉが出力される。この加算画像データＡＤＧｉに基づいて、Ｄ６に示すように、データ線Ｓ５ｉ（Ｓｑｉ）が駆動される。
【０１０１】
ところで上述したように、マルチプレクス駆動では、画素Ｐ１ｉ〜Ｐｐｉに書き込まれるデータ電圧に、画素Ｐ１ｉ〜Ｐｐｉの位置によって異なる位置オフセットΔＶＧ１〜ΔＶＧｑが生じるという課題がある（例えば図６のΔＶＧ１〜ΔＶＧ３、ｑ＝３）。そして、この位置オフセットΔＶＧ１〜ΔＶＧｑによって表示画像にスジが発生するという課題がある。
【０１０２】
この点、本実施形態によれば、位置オフセット用レジスター２３０が、画素Ｐ１ｉ、Ｐｐｉに対応する位置オフセット用設定値ＯＧ１、ＯＧｐを少なくとも記憶し、位置オフセット用加算回路２１０−ｉが、その位置オフセット用設定値に基づいて画素Ｐ１ｉ、Ｐｐｉに対応する位置オフセット補正値ΔＯＧｉを少なくとも求め、その位置オフセット補正値ΔＯＧｉを画像データＧＤ１ｉ、ＧＤｐｉに対して少なくとも加算処理し、データ線駆動回路２００−ｉが、その加算処理後の画像データＡＤＧｉを受けて、画素Ｐ１ｉ〜Ｐｐｉにデータ電圧を書き込む。
【０１０３】
本実施形態によれば、画素Ｐ１ｉ、Ｐｐｉに対応する位置オフセット用設定値ＯＧ１、ＯＧｐを少なくとも記憶することで、その位置オフセット用設定値に基づいて画素Ｐ１ｉ、Ｐｐｉに対応する位置オフセット補正値ΔＯＧｉを少なくとも求めることができる。そして、その位置オフセット補正値ΔＯＧｉを画像データＧＤ１ｉ、ＧＤｐｉに対して少なくとも加算処理することで、画素Ｐ１ｉ〜Ｐｐｉに書き込まれるデータ電圧の位置オフセットΔＶＧ１〜ΔＶＧｑを補正できる。これにより、表示画像にスジが発生することを防止して、画質を向上できる。
【０１０４】
ここで、図６等で説明したように、画素Ｐ１ｉ〜Ｐｐｉの両端の画素Ｐ１ｉ、Ｐｐｉと中間の画素Ｐ２ｉ〜Ｐp-1ｉとでは、異なる大きさの位置オフセットが生じる（例えば、図６のΔＶＧ１及びΔＶＧ３と、ΔＶＧ２）。
【０１０５】
この点、本実施形態によれば、位置オフセット用レジスター２３０が、少なくとも記憶する位置オフセット用設定値として、位置オフセット用設定値ＯＧ１、ＯＧｐだけを記憶してもよい。そして、位置オフセット用加算回路２１０−ｉが、その位置オフセット用設定値ＯＧ１、ＯＧｐに基づいてΔＯＧｉを求め、その位置オフセット補正値ΔＯＧｉを画像データＧＤ１ｉ、ＧＤｐｉに対して加算処理してもよい。
【０１０６】
このようにすれば、両端の画素Ｐ１ｉ、Ｐｐｉに対応する位置オフセット補正値ΔＯＧｉを求めることができる。そして、その位置オフセット補正値ΔＯＧｉを、両端の画素Ｐ１ｉ、Ｐｐｉに対応する画像データＧＤ１ｉ、ＧＤｐｉに対して加算処理することができる。これにより、両端の画素Ｐ１ｉ、Ｐｐｉと中間の画素Ｐ２ｉ〜Ｐp-1ｉとのオフセット差を解消し、位置オフセットΔＶＧ１〜ΔＶＧｑを補正できる。
【０１０７】
また、本実施形態では、位置オフセット用レジスター２３０が、少なくとも記憶する位置オフセット用設定値として、さらに位置オフセット用設定値ＯＧ２〜ＯＧp-1を記憶してもよい。そして、位置オフセット用加算回路２１０−ｉが、その位置オフセット用設定値ＯＧ２〜ＯＧp-1に基づいて位置オフセット補正値ΔＯＧｉを求め、その位置オフセット補正値ΔＯＧｉを画像データＧＤ２ｉ〜ＧＤp-1ｉに対して加算処理してもよい。
【０１０８】
このようにすれば、画素Ｐ１ｉ〜Ｐｐｉに対応する位置オフセット補正値ΔＯＧｉを求めることができる。そして、その位置オフセット補正値ΔＯＧｉを画像データＧＤ１ｉ〜ＧＤｐｉに対して加算処理することで、位置オフセットΔＶＧ１〜ΔＶＧｑを補正できる。これにより、様々な状態の位置オフセットΔＶＧ１〜ΔＶＧｑに対して、適切に補正を行うことができる。
【０１０９】
ここで、本実施形態では、位置オフセット用レジスター２３０が、少なくとも記憶する位置オフセット用設定値として、位置オフセット用定数値ＯＧＬ１、ＯＧＬｐを少なくとも記憶してもよい。そして、位置オフセット用加算回路２１０−ｉが、画像データＧＤ１、ＧＤｐに対して、それぞれ位置オフセット用定数値ＯＧＭ１、ＯＧＭｐを位置オフセット補正値ΔＯＧｉとして少なくとも加算処理してもよい。
【０１１０】
また、本実施形態では、位置オフセット用レジスター２３０が、少なくとも記憶する位置オフセット用設定値として、位置オフセット用係数値ＯＧＭ１、ＯＧＭｐを少なくとも記憶してもよい。そして、位置オフセット用加算回路２１０−ｉが、画像データＧＤ１、ＧＤｐに対して、それぞれ位置オフセット用係数値ＯＧＭ１、ＯＧＭｐと画像データＧＤ１、ＧＤｐとを乗算処理した値を位置オフセット補正値ΔＯＧｉとして少なくとも加算処理してもよい。
【０１１１】
このようにすれば、位置オフセット用設定値に基づいて位置オフセット補正値ΔＯＧｉを求め、その位置オフセット補正値ΔＯＧｉによって位置オフセットを補正できる。
【０１１２】
また本実施形態によれば、位置オフセット用係数値ＯＧＭ１、ＯＧＭｐと画像データＧＤ１、ＧＤｐとを乗算処理した値を位置オフセット補正値ΔＯＧｉとして少なくとも求めることができる。これにより、画像データの階調に対する位置オフセットの特性に傾きがある場合でも、その位置オフセットの特性の傾きを補正できる。
【０１１３】
ここで、本実施形態では、画素Ｐ１ｉ〜Ｐｐｉの駆動順番を設定する順番設定回路２５０と、出力選択回路２２０−ｉとを含んでもよい。そして、データ線駆動回路２００−ｉが画素Ｐｑｉを駆動するときに、出力選択回路２２０−ｉが、画素Ｐｑｉの選択を指示する画素選択信号ＪＳを受けて、画像データＧＤｑｉを出力し、位置オフセット用加算回路２１０−ｉが、画像データＧＤｑｉに対して、位置オフセット用設定値ＯＧｑに基づく位置オフセット用補正値ΔＯＧｉを加算処理してもよい。
【０１１４】
このようにすれば、画素Ｐｑｉが駆動されるときに、画素Ｐｑｉに対応する位置オフセット補正値ΔＯＧｉを求めることができる。そして、画素Ｐｑｉに対応する画像データＧＤｑｉに対して、その位置オフセット補正値ΔＯＧｉを加算処理することで、画素Ｐｑｉのデータ電圧の位置オフセットΔＶＧｑを補正できる。
【０１１５】
図５等で説明したように、本実施形態では、液晶パネル（電気光学パネル）を含んでもよい。そして、その液晶パネルには、マルチプレクス駆動される画素Ｐ１ｉ−１〜Ｐ３ｉ−１、Ｐ１ｉ−２〜Ｐ３ｉ−２と、その画素Ｐ１ｉ−１〜Ｐ３ｉ−１、Ｐ１ｉ−２〜Ｐ３ｉ−２に対応するデータ線Ｓ１ｉ〜Ｓ３ｉと、データ信号供給線Ｓｉに供給されるデータ電圧を、そのデータ線Ｓ１ｉ〜Ｓ３ｉに対してデマルチプレクスするためのスイッチ素子Ｔ１ｉ〜Ｔ３ｉと、そのスイッチ素子Ｔ１ｉ〜Ｔ３ｉのオン・オフを制御するための、方向Ｄ１に沿って配置される信号線ＮＳ１〜ＮＳ３とが配置されてもよい。
【０１１６】
本実施形態によれば、このような液晶パネルを含む場合においても、データ電圧の位置オフセットを補正できる。具体的には、スイッチ素子Ｔ１ｉ〜Ｔ３ｉの寄生容量、信号線ＮＳ１〜ＮＳ３の寄生容量によって生じるデータ電圧の位置オフセットを補正できる。
【０１１７】
３．順番オフセット補正
３．１．順番オフセット
図９、図１０を用いて、マルチプレクス駆動における順番オフセットについて説明する。図９に液晶パネルの配置構成例を模式的に示す。図９には、３つの画素毎にマルチプレクス駆動される場合を例に図示し、データ線Ｓ１ｉ〜Ｓ３ｉ及びデータ信号供給線Ｓｉを例として配置構成例を図示する。
【０１１８】
図９に示すように、液晶パネルには、上述の図５と同様にデータ線Ｓ１ｉ〜Ｓ３ｉ、画素Ｐ１ｉ−１〜Ｐ３ｉ−１、Ｐ１ｉ−２〜Ｐ３ｉ−２、トランジスターＴ１ｉ〜Ｔ３ｉ、信号線ＮＳ１〜ＮＳ３が配置される。
【０１１９】
ここで、トランジスターＴ１ｉ〜Ｔ３ｉがオンしてデータ線Ｓ１ｉ〜Ｓ３ｉが駆動された後、トランジスターＴ１ｉ〜Ｔ３ｉがオフすると、トランジスターＴ１ｉ〜Ｔ３ｉを介してデータ線Ｓ１ｉ〜Ｓ３ｉとデータ信号供給線Ｓｉとの間にリーク電流Ｉｌｅａｋ１〜Ｉｌｅａｋ３が流れる。例えば、このリーク電流Ｉｌｅａｋ１〜Ｉｌｅａｋ３は、トランジスターＴ１ｉ〜Ｔ３ｉがバックライトの光に照らされることによって生じる。
【０１２０】
そうすると、図１０のＥ１に示すように、マルチプレクス制御信号ＳＥＬ１が非アクティブとなってトランジスターＴ１ｉがオフすると、Ｅ２に示すように、データ線Ｓ１ｉの電圧がリーク電流Ｉｌｅａｋ１により変化する。そして、Ｅ３に示すように、データ線Ｓ１ｉのデータ電圧は、最終的に電圧変化量ΔＶＪＡ１を含むＶ１＋ΔＶＪＡ１となる。同様に、データ線Ｓ２ｉ、Ｓ３ｉのデータ電圧は、最終的にＶ２＋ΔＶＪＡ２、Ｖ３＋ΔＶＪＡ３となる。
【０１２１】
このとき、電圧変化量ΔＶＪＡ１〜ΔＶＪＡ３は、リーク電流Ｉｌｅａｋ１〜Ｉｌｅａｋ３が流れる時間の長短に影響され、流れる時間が長いほど大きな電圧変化量となる。そのため、電圧変化量ΔＶＪＡ１〜ΔＶＪＡ３は、画素の駆動順番（駆動タイミング）によって異なる電圧変化量となる。
【０１２２】
このように、マルチプレクス駆動において、データ線Ｓ１ｉ〜Ｓ３ｉの画素に書き込まれるデータ電圧に、画素の駆動順番によって異なる順番オフセットΔＶＪＡ１〜ΔＶＪＡ３（誤差、偏差、バラツキ）が生じるという課題がある。
【０１２３】
また、リーク電流Ｉｌｅａｋ１〜Ｉｌｅａｋ３は、画素に書き込まれるデータ電圧やデータ信号供給線Ｓｉの電圧に影響され、その大きさが変化する。そのため、順番オフセットΔＶＪＡ１〜ΔＶＪＡ３が、画像データの階調に対して傾きのある特性のオフセットとなるという課題もある。
【０１２４】
ここで本実施形態では、各水平走査期間において、画素にプリチャージ電圧Ｖｐｒｅを印加した後に、マルチプレクス駆動を行って画素にデータ電圧を書き込むこともできる。このプリチャージ電圧Ｖｐｒｅは、画素の電圧を初期化したり、データ電圧の書き込み時間を短縮したりするために印加する電圧である。
【０１２５】
このプリチャージ電圧Ｖｐｒｅの印加後、画素が駆動されるまでの期間において、データ線Ｓ１ｉ〜Ｓ３ｉはハイインピーダンス状態に設定される。そのため、プリチャージ電圧Ｖｐｒｅは、画素の液晶容量とデータ線Ｓ１ｉ〜Ｓ３ｉの寄生容量とによって保持されることとなる。
【０１２６】
このとき、画素の液晶容量は、その液晶の配向がプリチャージ電圧Ｖｐｒｅに反応して変化するとともに、容量値が変化する。そうすると、データ線Ｓ１ｉ〜Ｓ３ｉがハイインピーダンス状態であることから、画素の液晶容量の変化にともなってデータ線Ｓ１ｉ〜Ｓ３ｉの電圧が変化する。例えば、図１０のＥ４に示すように、データ線Ｓ１ｉのデータ電圧は、画素が駆動されるまでの期間に電圧変化量ΔＶＪＢ１だけ変化し、Ｖｐｒｅ＋ΔＶＪＢ１となる。同様に、データ線Ｓ２ｉ、Ｓ３ｉのデータ電圧は、Ｖｐｒｅ＋ΔＶＪＢ２、Ｖｐｒｅ＋ΔＶＪＢ３となる。
【０１２７】
このように、電圧変化量ΔＶＪＢ１〜ΔＶＪＢ３によって画素の駆動開始時の電圧が異なると、画素に書き込まれるデータ電圧の到達点も変化する。例えば、Ｅ５に示すように、データ線Ｓ１ｉの画素に書き込まれるデータ電圧は、電圧変化量ΔＶＪＢ１によって電圧変化量ΔＶＪＣ１だけ変化し、Ｖ１＋ΔＶＪＣ１となる。同様に、データ線Ｓ２ｉ、Ｓ３ｉの画素に書き込まれるデータ電圧は、Ｖ２＋ΔＶＪＣ２、Ｖ３＋ΔＶＪＣ３となる。
【０１２８】
電圧変化量ΔＶＪＢ１〜ΔＶＪＢ３は、プリチャージ電圧Ｖｐｒｅの印加後、画素が駆動されるまでの期間の長短によって異なる電圧変化量となるため、画素の駆動順番によって異なる電圧変化量となる。そのため、電圧変化量ΔＶＪＣ１〜ΔＶＪＣ３も、画素の駆動順番によって異なる電圧変化量となる。
【０１２９】
このように、マルチプレクス駆動において、データ線Ｓ１ｉ〜Ｓ３ｉの画素に書き込まれるデータ電圧に、画素の駆動順番によって異なる順番オフセットΔＶＪＣ１〜ΔＶＪＣ３が生じるという課題もある。
【０１３０】
そして、これらの順番オフセットΔＶＪＡ１〜ΔＶＪＡ３、ΔＶＪＣ１〜ΔＶＪＣ３によって、画素の駆動順番によって画素の輝度値の誤差が生じ、表示画像にスジ（輝度ムラ、色ムラ）が発生するという課題がある。
【０１３１】
３．２．構成例
上記課題を解決するために、本実施形態の第２の構成例の集積回路装置は、第１〜第ｎのデータ線駆動回路２００−１〜２００−ｎ（複数のデータ線駆動回路）、第１〜第ｎの順番オフセット用加算回路２６０−１〜２６０−ｎ（複数の順番オフセット用加算回路）、第１〜第ｎの出力選択回路２２０−１〜２２０−ｎ（複数の出力選択回路）、順番オフセット用レジスター２７０、選択回路２８０、順番設定回路２５０を含む。
【０１３２】
図１１には、図７と同様に、この第２の構成例の第ｉのデータ線駆動回路２００−ｉ、第ｉの出力選択回路２２０−ｉ、第ｉの順番オフセット用加算回路２６０−ｉを図示している。そして、以下では、これらの図示した構成要素を例に説明するものとする。また以下では、図７等で説明したデータ線駆動回路等の各構成要素には、同じ符号を付して、適宜説明を省略する。
【０１３３】
第２の構成例は、データ線駆動回路が１水平走査期間において複数の画素（画素Ｐ１ｉ〜Ｐｐｉ）にデータ電圧（またはデータ電流、広義にはデータ信号）を書き込むマルチプレクス駆動を行い、画像データ（画像データＧＤ１ｉ〜ＧＤｐｉ）に対して順番オフセット補正値を加算処理して、データ電圧の順番オフセットを補正する回路である。
【０１３４】
具体的には、順番設定回路２５０は、第１番目〜第ｐ番目の駆動順番のうちの第何番目の駆動順番であるかを指示する順番指示信号ＭＣＯＵＮＴと、その駆動順番において画素Ｐ１ｉ〜Ｐｐｉのうちのいずれかの画素を選択するかを指示する画素選択信号ＪＳとを出力する。
【０１３５】
順番オフセット用レジスター２７０は、順番オフセット用設定値ＯＪ１〜ＯＪｐを記憶する。例えば、順番オフセット用レジスター２７０は、順番オフセット用設定値ＯＪ１〜ＯＪｐとして、後述する第１〜第ｐの順番オフセット用定数値ＯＪＬ１〜ＯＪＬｐと第１〜第ｐの順番オフセット用係数値ＯＪＭ１〜ＯＪＭｐとを記憶する。順番オフセット用レジスター２７０には、例えば図示しないホストコントローラー（ＣＰＵ）から順番オフセット用設定値ＯＪ１〜ＯＪｐが設定される。
【０１３６】
選択回路２８０は、順番指示信号ＭＣＯＵＮＴと順番オフセット用設定値ＯＪ１〜ＯＪｐとを受けて、選択オフセット設定値ＱＯＪを出力する。具体的には、選択回路２８０は、第ｒ番目（ｒはｐ以下の自然数）の駆動順番を指示する順番指示信号ＭＣＯＵＮＴを受けたとき、順番オフセット用設定値Ｏｊｒを選択し、その順番オフセット用設定値ＯＪｒを選択オフセット設定値ＱＯＪとして出力する。
【０１３７】
出力選択回路２２０−ｉは、第ｒ番目の駆動順番において画素Ｐｑｉの選択を指示する画素選択信号ＪＳを受けたとき、画像データＧＤｑｉを選択し、その画像データＧＤｑｉを選択画像データＱＧＤｉとして出力する。
【０１３８】
順番オフセット用加算回路２６０−ｉは、選択オフセット設定値ＱＯＪと選択画像データＱＧＤｉとを受けて、順番オフセット補正値ΔＯＪｉを求める。そして、選択画像データＱＧＤｉと順番オフセット補正値ΔＯＪｉとを加算処理し、加算処理後の画像データを加算画像データＡＤＪｉとして出力する。例えば、データ線駆動回路２００−ｉが、１水平走査期間において第ｒ番目に画素Ｐｑｉを駆動するときを考える。このとき、順番オフセット用加算回路２６０−ｉは、例えば順番オフセット用定数値ＯＪＬｒと順番オフセット用係数値ＯＪＭｒとを受けて、順番オフセット補正値ΔＯＪｉ＝ＯＪＬｒ＋ＯＪＭｒ×ＧＤｑｉを求める。そして、加算画像データＡＤＧｉ＝ＧＤｑｉ＋ΔＯＪｉを出力する。
【０１３９】
ここで、選択画像データＱＧＤｉと順番オフセット補正値ΔＯＪｉとの加算処理は、選択画像データＱＧＤｉと順番オフセット補正値ΔＯＪｉとの単純な加算処理に限定されず、さらに他のデータとの加算処理が行われてもよく、他のデータとの乗算処理が行われてもよい。
【０１４０】
なお本発明の集積回路装置は、図１１の構成に限定されず、その構成要素の一部（例えば、選択回路２８０等）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【０１４１】
３．３．順番オフセット補正の動作
図１２を用いて、第２の構成例の動作例を具体的に説明する。図１２では、データ線駆動回路２００−ｉにより、１水平走査期間において画素Ｐ１ｉ〜Ｐ８ｉ（ｐ＝８）にデータ電圧が書き込まれる場合を例に説明する。
【０１４２】
この場合、画素Ｐ１ｉ〜Ｐ８ｉの駆動順番として、１水平走査期間における第１番目〜第８番目の駆動順番が設定される。例えば、図１２のＦ１に示す画素Ｐ５ｉ（画素Ｐｑｉ、ｑ＝５）の駆動順番として、Ｆ２に示す第２番目（第ｒ番目）の駆動順番が設定される。
【０１４３】
このとき、Ｆ３に示すように、画素Ｐ５ｉの選択を指示する画素選択信号ＪＳが出力される。そして、Ｆ４に示すように、この画素選択信号ＪＳに基づいて画像データＧＤ５ｉ（ＧＤｑｉ）が選択され、選択画像データＱＧＤｉ＝ＧＤ５ｉが出力される。
【０１４４】
一方、Ｆ５に示すように、第２番目（第ｒ番目）の駆動順番を指示する順番指示信号ＭＣＯＵＮＴが出力される。そして、Ｆ６に示すように、この順番指示信号ＭＣＯＵＮＴに基づいて順番オフセット用設定値ＯＪ２（ＯＪｒ）が選択され、選択オフセット設定値ＱＯＪ＝ＯＪ２が出力される。
【０１４５】
そして、選択オフセット設定値ＯＪ２と選択画像データＧＤ５ｉとに基づいて、加算画像データＡＤＧｉが出力される。この加算画像データＡＤＧｉに基づいて、Ｆ７に示すように、データ線Ｓ５ｉ（Ｓｑｉ）が駆動される。
【０１４６】
ところで上述したように、マルチプレクス駆動では、画素Ｐ１ｉ〜Ｐｐｉに書き込まれるデータ電圧に、画素Ｐ１ｉ〜Ｐｐｉの駆動順番によって異なる順番オフセットΔＶＪ１〜ΔＶＪｑが生じるという課題がある（例えば図１０のΔＶＪＡ１〜ΔＶＪＡ３、ΔＶＪＣ１〜ΔＶＪＣ３）。そして、この順番オフセットΔＶＪ１〜ΔＶＪｑによって表示画像にスジが発生するという課題がある。
【０１４７】
この点、本実施形態によれば、順番オフセット用レジスター２７０が、第１番目〜第ｐ番目の駆動順番に対応付けられた順番オフセット用設定値ＯＪ１〜ＯＪｐを記憶し、順番設定回路２５０が、画素Ｐ１ｉ〜Ｐｐｉの駆動順番を設定する。そして、データ線駆動回路２００−ｉが、その駆動順番に従って、画素Ｐｑｉを第ｒ番目の駆動順番に駆動するときに、順番オフセット用加算回路２６０−ｉが、順番オフセット用設定値ＯＪｒに基づいて第ｒ番目の駆動順番に対応する順番オフセット補正値ΔＯＪｉを求め、その順番オフセット補正値ΔＯＪｉを画像データＧＤｑｉに対して加算処理し、加算処理後の画像データＡＤＧｉをデータ線駆動回路２００−ｉに出力する。
【０１４８】
本実施形態によれば、順番オフセット用レジスター２７０が、第１番目〜第ｐ番目の駆動順番に対応付けられた順番オフセット用設定値ＯＪ１〜ＯＪｐを記憶し、順番設定回路２５０が、画素Ｐ１ｉ〜Ｐｐｉの駆動順番を設定する。これにより、画素Ｐ１ｉ〜Ｐｐｉの駆動順番を設定し、順番オフセット用設定値ＯＪｒに基づいて第ｒ番目の駆動順番に対応する順番オフセット補正値ΔＯＪｉを求めることができる。
【０１４９】
そして本実施形態によれば、データ線駆動回路２００−ｉが、画素Ｐｑｉを第ｒ番目の駆動順番に駆動するときに、順番オフセット用加算回路２６０−ｉが、第ｒ番目の駆動順番に対応する順番オフセット補正値ΔＯＪｉを画像データＧＤｑｉに対して加算処理する。これにより、画素Ｐ１ｉ〜Ｐｐｉに書き込まれるデータ電圧の順番オフセットΔＶＪ１〜ΔＶＪｑを補正できる。そのため、順番オフセットΔＶＪ１〜ΔＶＪｑによる表示画像のスジの発生を防止できる。
【０１５０】
本発明に関係する技術として、上述の特許文献１には、マルチプレクス駆動におけるローテーションの手法が開示されている。具体的には、画素の駆動順番を各水平走査期間で異なる順番に設定するローテーションを行うことで、データ電圧のオフセットによる表示ムラを平均化する手法が開示されている。
【０１５１】
しかしながら、この手法では、マルチプレクス駆動される画素数が増加するほどローテーションの周期（同じ駆動順番に戻る水平走査期間数）が長くなり、平均化の周期も長くなる。そのため、ローテーションのパターンが斜めスジ等の表示ムラとして見えるという課題がある。
【０１５２】
この点、本実施形態によれば、順番オフセット補正値ΔＯＪｉを画像データに対して加算処理することで、データ電圧の順番オフセットを補正できる。これにより、ローテーションの有無に関わらず、順番オフセットによる表示ムラ自体を防止できる。このようにして、マルチプレクス駆動される画素数が増加したときでも、順番オフセットによる表示ムラを防止できる。
【０１５３】
ここで、図１０等で説明したように、マルチプレクス駆動では、順番オフセットΔＶＪ１〜ΔＶＪｑが画像データの階調に対して傾きのある特性のオフセットとなるという課題もある。
【０１５４】
図１３（Ａ）〜図１３（Ｃ）を用いて具体的に説明する。図１３（Ａ）〜図１３（Ｃ）では、データ線駆動回路２００−ｉが１水平走査期間において画素Ｐ１ｉ〜Ｐ６ｉ（ｐ＝６）を駆動する場合を例に説明する。
【０１５５】
図１３（Ａ）に示すように、Ｇ１に示す理想的なデータ電圧特性に対して、Ｇ２に示す画素Ｐ１ｉ〜Ｐ６ｉに書き込まれるデータ電圧の電圧特性は、順番オフセットを含む電圧特性となる。
【０１５６】
この点、本実施形態によれば、順番オフセット用レジスター２７０が、順番オフセット用設定値ＯＪ１〜ＯＪｐとして順番オフセット用定数値ＯＪＬ１〜ＯＪＬｐを記憶し、順番オフセット用加算回路２６０−ｉが、画像データＧＤｑｉに対して、順番オフセット用定数値ＯＪＬｒを順番オフセット補正値ΔＯＪｉとして加算処理してもよい。
【０１５７】
このようにすれば、画像データＧＤｑｉに対して順番オフセット用定数値ＯＪＬｒを加算処理することで、画像データの階調に対して定数値である特性の順番オフセットを補正できる。例えば図１３（Ｂ）のＧ３に示すように、０階調における順番オフセットを補正することで、画素Ｐ１ｉ〜Ｐ６ｉのデータ電圧特性を理想的なデータ電圧特性に近づけることができる。
【０１５８】
しかしながら、Ｇ４に示すように、順番オフセットが画像データの階調に対して傾きのある特性となる場合がある。このとき、画素Ｐ１ｉ〜Ｐ６ｉのデータ電圧特性は、その傾きの分だけ順番オフセットを含む電圧特性となる。
【０１５９】
この点、本実施形態によれば、順番オフセット用レジスター２７０が、順番オフセット用設定値ＯＪ１〜ＯＪｐとして順番オフセット用係数値ＯＪＭ１〜ＯＪＭｐを記憶し、順番オフセット用加算回路２６０−ｉが、画像データＧＤｑｉに対して、順番オフセット用係数値ＯＧＭｒを画像データＧＤｑｉに乗算処理した値を順番オフセット補正値ΔＯＪｉとして加算処理してもよい。
【０１６０】
このようにすれば、画像データＧＤｑｉに対して、順番オフセット用係数値ＯＧＭｒを画像データＧＤｑｉに乗算処理した値を加算処理することで、画像データの階調に対して傾きのある特性の順番オフセットを補正できる。このようにして、図１３（Ｃ）のＧ５に示すように、画素Ｐ１ｉ〜Ｐ６ｉのデータ電圧特性を理想的なデータ電圧特性に近づけることができる。
【０１６１】
ここで、本実施形態では、出力選択回路２２０−ｉを含んでもよい。そして、データ線駆動回路２００−ｉが、第ｑの画素Ｐｑｉを第ｒ番目に駆動するときに、出力選択回路２２０−ｉが、画素Ｐｑｉの選択を指示する画素選択信号ＪＳを受けて、画像データＧＤｑｉを出力し、順番オフセット用加算回路２６０−ｉが、画像データＧＤｑｉに対して、順番オフセット用設定値ＯＪｒに基づく順番オフセット用補正値ΔＯＪｉを加算処理してもよい。
【０１６２】
このようにすれば、画素Ｐｑｉが第ｒ番目に駆動されるときに、第ｒ番目の駆動順番に対応する順番オフセット補正値ΔＯＪｉを求めることができる。そして、画像データＧＤｑｉに対して、その順番オフセット補正値ΔＯＪｉを加算処理することで、第ｒ番目の駆動順番に対応する順番オフセットΔＶＪｒを補正できる。
【０１６３】
３．４．位置オフセット補正との組み合わせ
本実施形態の第３の構成例の集積回路装置は、第１〜第ｎのデータ線駆動回路２００−１〜２００−ｎ、第１〜第ｎの位置オフセット用加算回路２１０−１〜２１０−ｎ、位置オフセット用レジスター２３０、選択回路２４０、第１〜第ｎの順番オフセット用加算回路２６０−１〜２６０−ｎ、順番オフセット用レジスター２７０、選択回路２８０、第１〜第ｎの出力選択回路２２０−１〜２２０−ｎ、順番設定回路２５０を含む。
【０１６４】
図１４には、この第３の構成例の第ｉのデータ線駆動回路２００−ｉ、第ｉの位置オフセット用加算回路２１０−ｉ、第ｉの順番オフセット用加算回路２６０−ｉ、第ｉの出力選択回路２２０−ｉを図示している。なお以下では、図７、図１１等で説明したデータ線駆動回路等の各構成要素には、同じ符号を付して、適宜説明を省略する。
【０１６５】
この第３の構成例は、順番オフセット補正値ΔＯＪｉと位置オフセット補正値ΔＯＧｉとを画像データＧＤ１ｉ〜ＧＤｐｉに加算処理することで、データ電圧の順番オフセットと位置オフセットとを補正する。
【０１６６】
具体的には、出力選択回路２２０−ｉは、順番設定回路２５０からの画素Ｐｑｉの選択を指示する画素選択信号ＪＳを受けて、選択画像データＱＧＤｉ＝ＧＤｑｉを出力する。
【０１６７】
選択回路２８０は、順番オフセット用レジスター２７０からの順番オフセット用設定値ＯＪ１〜ＯＪｐと、順番設定回路２５０からの第ｒ番目の駆動順番を指示する順番指示信号ＭＣＯＵＮＴとを受けて、選択オフセット設定値ＱＯＪ＝ＯＪｒを出力する。そして、順番オフセット用加算回路２６０−ｉは、選択オフセット設定値ＱＯＪ＝ＯＪｒと選択画像データＱＧＤｉ＝ＧＤｑｉとを受けて、加算画像データＡＤＪｉ＝ＧＤｑｉ＋ΔＯＪｉを出力する。
【０１６８】
選択回路２４０は、位置オフセット用レジスター２３０からの位置オフセット用設定値ＯＧ１〜ＯＧｐと、順番設定回路２５０からの画素Ｐｑｉの選択を指示する画素選択信号ＪＳとを受けて、選択オフセット設定値ＱＯＧ＝ＯＧｑを出力する。そして、位置オフセット用加算回路２１０−ｉは、選択オフセット設定値ＱＯＧ＝ＯＧｑと加算画像データＡＤＪｉ＝ＧＤｑｉ＋ΔＯＪｉとを受けて、加算画像データＡＤＧｉ＝ＧＤｑｉ＋ΔＯＪｉ＋ΔＯＧｉを出力する。
【０１６９】
データ線駆動回路２００−ｉは、加算画像データＡＤＧｉ＝ＧＤｑｉ＋ΔＯＪｉ＋ΔＯＧｉを受けて、対応するデータ電圧をデータ信号供給線Ｓｉに出力し、画素Ｐ１ｉ〜Ｐｐｉを駆動する。
【０１７０】
このようにして、画素Ｐ１ｉ〜Ｐｐｉに書き込まれるデータ電圧に生じる順番オフセットと位置オフセットとを補正することができる。
【０１７１】
４．順番設定回路、出力選択回路、オフセット加算回路
４．１．順番設定回路
図１５に、順番設定回路２５０の構成例を示す。この構成例は、マルチプレクスカウンター３００、水平同期カウンター３１０、加算回路３２０、デコーダー３３０、３４０を含む。なお以下では、説明を簡単にするために、８個の画素の駆動順番を設定する場合を例に説明する。
【０１７２】
マルチプレクスカウンター３００は、例えばマルチプレクス駆動制御部３６からのマルチプレクス用クロックＭＸＣＬＫを受けて、クロックＭＸＣＬＫのクロック数をカウントし、カウント値ＭＣ［２：０］を出力する。
【０１７３】
デコーダー３３０は、カウント値ＭＣ［２：０］を受けて、カウント値ＭＣ［２：０］をデコードし、順番指示信号ＲＳ１〜ＲＳ８（ＭＣＯＵＮＴ）を出力する。
【０１７４】
水平同期カウンター３１０は、水平同期信号ＨＳＹＮＣを受けて、水平同期信号ＨＳＹＮＣの個数をカウントし、カウント値ＨＣ［２：０］を出力する。
【０１７５】
加算回路３２０は、カウント値ＭＣ［２：０］とカウント値ＨＣ［２：０］とを受けて、カウント値ＭＣ［２：０］とカウント値ＨＣ［２：０］とを加算処理し、加算カウント値Ｑ［２：０］を出力する。
【０１７６】
デコーダー３４０は、ローテーションデータＲＯＴ［２：０］を受けて、ローテーションデータＲＯＴ［２：０］をデコードし、画素選択信号ＯＥ１〜ＯＥ８（ＪＳ）を出力する。デコーダー３４０には、ローテーションデータＲＯＴ［２：０］として、加算カウント値Ｑ［２：０］の上位ビットと下位ビットが入れ替えられたＲＯＴ［２：０］＝Ｑ［０：２］が入力される。
【０１７７】
なお、加算カウント値が他のビット数である場合も含めれば、加算カウント値の下位側ビット列が反転されて上位側ビット列に設定され、加算カウント値の上位側ビット列が反転されて下位側ビット列に設定されたローテーションデータが入力される。例えば、４ビットの加算カウント値Ｑ［３：０］であれば、上位側ビット列がＲＯＴ［３：２］＝Ｑ［０：１］に設定され、下位側ビット列がＲＯＴ［１：０］＝Ｑ［２：３］に設定されたローテーションデータＲＯＴ［３：０］が入力される。
【０１７８】
図１６（Ａ）、図１６（Ｂ）、図１７（Ａ）、図１７（Ｂ）を用いて、順番設定回路２５０の動作例について具体的に説明する。図１６（Ａ）に、ＨＣ［２：０］＝０のときの動作例を示す。
【０１７９】
図１６（Ａ）のＨ１に示すように、ＭＣ［２：０］＝１のとき、Ｈ２に示すように、Ｑ［２：０］＝１が出力される。２進数ではＱ［２：０］＝（０，０，１）であるから、ＲＯＴ［２：０］＝Ｑ［０：２］＝（１，０，０）となる。そして、Ｈ３に示すように、ＲＯＴ［２：０］＝４が出力される。
【０１８０】
同様にして、図１６（Ｂ）のＨ４に示すように、ＨＣ［２：０］＝０において、ＭＣ［２：０］＝１，２，３，・・・に対応してＲＯＴ［２：０］＝４，２，６，・・・が出力される。また、Ｈ５に示すように、ＨＣ［２：０］＝１において、ＭＣ［２：０］＝０，１，２，・・・に対応してＲＯＴ［２：０］＝４，２，６，・・・が出力される。このように、ＨＣ［２：０］のカウントアップ（またはカウントダウン）に従って、ＭＣ［２：０］に対してＲＯＴ［２：０］が巡回する。
【０１８１】
このようにして、画素の駆動順番を設定することができる。そして、ローテーションデータＲＯＴ［２：０］を生成することで、画素の駆動順番をローテーションすることができる。
【０１８２】
図１７（Ａ）に、デコーダー３３０の動作例を示す。例えば、カウント値ＭＣ［２：０］＝１のとき、カウント値ＭＣ［２：０］＝１に対応する順番指示信号ＲＳ１がアクティブにされ、それ以外の順番指示信号ＲＳ２〜ＲＳ８が非アクティブにされる。このようにして、第１番目〜第８番目の駆動順番を指示する順番指示信号ＲＳ１〜ＲＳ８が出力される。
【０１８３】
図１７（Ｂ）に、デコーダー３４０の動作例を示す。例えば、カウント値ＨＣ［２：０］＝１のとき、カウント値ＨＣ［２：０］＝１に対応する画素選択信号ＯＥ１がアクティブにされ、それ以外の画素選択信号ＯＥ２〜ＯＥ８が非アクティブにされる。このようにして、第１〜第８の画素の選択を指示する画素選択信号ＯＥ１〜ＯＥ８が出力される。
【０１８４】
４．２．出力選択回路
図１８に、出力選択回路２２０−ｉの構成例を示す。この構成例は、第１〜第ｐのラッチＬＴ１〜ＬＴｐ、第１〜第ｐのスイッチ素子ＳＷＯ１〜ＳＷＯｐを含む。
【０１８５】
ラッチＬＴ１〜ＬＴｐは、例えば図１の表示コントローラー４０からのラッチパルスＬＰＯを受けて、画像データＧＤ１ｉ〜ＧＤｐｉをラッチする。
【０１８６】
スイッチ素子ＳＷＯ１〜ＳＷＯｐは、画素選択信号ＯＥ１〜ＯＥｐを受けて、画素選択信号ＯＥ１〜ＯＥｐによりオン・オフ制御される。例えば、画素選択信号ＯＥ１がアクティブにされると、スイッチ素子ＳＷＯ１がオンする。そして、ラッチＬＴ１にラッチされた画像データＧＤ１ｉが、選択画像データＱＧＤｉとして出力される。
【０１８７】
このようにして、順番設定回路２５０からの画素選択信号ＯＥ１〜ＯＥｐ（ＪＳ）に基づいて、画像データＧＤ１ｉ〜ＧＤｐｉのいずれかを選択して出力できる。
【０１８８】
４．３．位置オフセット用加算回路、順番オフセット用加算回路
図１９に、位置オフセット用加算回路２１０−ｉの構成例を示す。この構成例は、第１、第２の加算回路ＡＤＤ１、ＡＤＤ２、乗算回路ＭＬを含む。なお、順番オフセット用加算回路２６０−ｉも同様に構成できるため、以下では位置オフセット用加算回路２１０−ｉを例に説明する。
【０１８９】
乗算回路ＭＬは、画像データＧＤＩＮと位置オフセット用係数値ＯＧＭ（または順番オフセット用加算回路のとき、順番オフセット用係数値ＯＪＭ）とを乗算処理し、その乗算処理後の画像データＱＭＬを出力する。
【０１９０】
加算回路ＡＤＤ１は、画像データＧＤＩＮと画像データＱＭＬとを加算処理し、加算処理後の画像データＱＡＤ１を出力する。
【０１９１】
加算回路ＡＤＤ２は、画像データＱＡＤ１と位置オフセット用定数値ＯＧＬ（順番オフセット用定数値ＯＪＬ）とを加算処理し、加算処理後の画像データＱＡＤ２を出力する。
【０１９２】
このようにして、画像データＧＤＩＮに対して位置オフセット用定数値ＯＧＬ（順番オフセット用定数値ＯＪＬ）を加算処理できる。また、画像データＧＤＩＮに対して、画像データＧＤＩＮと位置オフセット用係数値ＯＧＭ（順番オフセット用係数値ＯＪＭ）とを乗算処理した値を加算処理できる。
【０１９３】
５．データ線駆動回路の出力電圧のバラツキ補正
５．１．構成例
図２０に本実施形態の第４の構成例を示す。第４の構成例は、第１〜第ｎのデータ線駆動回路１４０−１〜１４０−ｎ（複数のデータ線駆動回路）、第１〜第ｎの補正回路１６０−１〜１６０−ｎ（複数の補正回路）、コンパレーター１８０、制御部１００、選択回路１２０を含む。制御部１００は、補正データ演算部１０２を含む。なお、これらの一部の構成要素を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【０１９４】
第４の構成例は、データ線駆動回路の出力電圧（データ電圧）のバラツキ（偏差、誤差）をリアルタイムに検出して補正データを求め、その補正データに基づいて画像データを補正し、データ線駆動回路の出力電圧のバラツキを補正する回路である。例えば、第４の構成例は、オペアンプのオフセットバラツキやＤＡＣの特性バラツキによって生じるデータ線駆動回路の出力電圧のバラツキをリアルタイムに補正できる。
【０１９５】
具体的には、第４の構成例は、補正データ演算モードにおいて、バラツキ補正用の第１〜第ｎの補正データＣＤ１〜ＣＤｎを求め、通常動作モードにおいて、補正データＣＤ１〜ＣＤｎで第１〜第ｎの画像データＰＤ１〜ＰＤｎを補正処理する。
【０１９６】
最初に、補正データ演算モードについて説明する。補正データ演算モードは、例えば、垂直走査期間の最初（または最後）において画像表示されない期間（非表示期間）や、電子機器の電源投入時等において画像表示が行われない期間（表示準備期間）等に実行される。
【０１９７】
補正データ演算モードにおいて、補正データ演算部１０２は、測定用データＭＤを所定の範囲で順次変化させて補正回路１６０−１〜１６０−ｎに出力する。例えば、補正データ演算部１０２は、測定用データＭＤとして測定用階調データＭＧＤ１〜ＭＧＤｋ（ｋは自然数）を１データずつ順次出力する。
【０１９８】
補正回路１６０−１〜１６０−ｎは、補正データ演算部１０２からの測定用データＭＤを受けて、測定用データＭＤをデータ線駆動回路１４０−１〜１４０−ｎに出力する。
【０１９９】
データ線駆動回路１４０−１〜１４０−ｎは、測定用データＭＤを受けて、測定用データＭＤに対応するデータ電圧を第１〜第ｎのデータ電圧ＳＶ１〜ＳＶｎとして出力する。
【０２００】
選択回路１２０は、制御部１００からの選択信号ＳＬを受けて、データ電圧ＳＶ１〜ＳＶｎから補正対象のデータ電圧（補正対象のデータ線駆動回路が出力するデータ電圧）を選択し、そのデータ電圧を出力する。
【０２０１】
コンパレーター１８０には、選択回路１２０からの補正対象のデータ電圧がコンパレーター入力電圧ＣＰＩとして入力される。コンパレーター１８０は、コンパレーター入力電圧ＣＰＩとコンパレーター基準電圧ＶＰを比較して比較結果ＣＰＱを出力する。
【０２０２】
補正データ演算部１０２は、コンパレーター１８０からの比較結果ＣＰＱを受けて、補正データＣＤ１〜ＣＤｎのうちの演算対象の補正データ（補正対象のデータ線駆動回路に対応する補正データ）を演算する。この補正データ演算の動作タイミングは、制御部１００により制御される。
【０２０３】
補正データ演算部１０２は、例えば、１回の水平走査期間において１つの補正データ（補正データＣＤ１〜ＣＤｎのうちの一部の補正データ）を演算対象の補正データとして求めてもよい。例えば、補正データ演算部１０２は、各垂直走査期間の非表示期間において、その非表示期間の水平走査期間に補正データを求めてもよい。そして、垂直走査期間毎に１つずつ補正データを求め、ｎ回の垂直走査期間で補正データＣＤ１〜ＣＤｎを求めてもよい。あるいは、補正データ演算部１０２は、表示準備期間において、１回の垂直走査期間の中のｎ回の水平走査期間で補正データＣＤ１〜ＣＤｎを求めてもよい。
【０２０４】
次に、通常動作モードについて説明する。通常動作モードは、垂直走査期間において画像データが入力され、画像表示が行われる期間に実行される。
【０２０５】
通常動作モードにおいて、補正回路１６０−１〜１６０−ｎは、補正データ演算部１０２からの補正データＣＤ１〜ＣＤｎに基づいて画像データＰＤ１〜ＰＤｎを補正処理し、補正処理後の画像データＰＣＤ１〜ＰＣＤｎを出力する。補正回路１６０−１〜１６０−ｎには、例えば図２の多重化回路２８から画像データＰＤ１〜ＰＤｎが入力される。そして、補正回路１６０−１〜１６０−ｎには、時分割多重された画像データが画像データＰＤ１〜ＰＤｎの各画像データとして入力される。
【０２０６】
データ線駆動回路１４０−１〜１４０−ｎは、補正処理後の画像データＰＣＤ１〜ＰＣＤｎを受けて、補正処理後の画像データＰＣＤ１〜ＰＣＤｎに対応するデータ電圧ＳＶ１〜ＳＶｎをデータ信号供給線Ｓ１〜Ｓｎに出力する。
【０２０７】
５．２．補正データ演算
図２１（Ａ）、図２１（Ｂ）を用いて、補正データ演算モードの動作について詳しく説明する。なお、図２１（Ａ）、図２１（Ｂ）では、補正データ演算部１０２が、演算対象の補正データとして補正データＣＤｉ（ｉはｎ以下の自然数）を求めるものとし、測定用データＭＤとして測定用階調データＭＧＤ１〜ＭＧＤ８（ｋ＝８）を順次出力するものとする。
【０２０８】
図２１（Ａ）のＬＩ１に、データ電圧ＳＶｉの電圧波形例を模式的に示す。ＬＩ１に示すように、測定用階調データＭＧＤ１〜ＭＧＤ８が順次出力されるのに従って、Ｉ１に示すＭＧＤ１に対応するデータ電圧からＩ２に示すＭＧＤ８に対応するデータ電圧が順次出力される。
【０２０９】
例えば、Ｉ３に示すように、測定用階調データＭＧＤ２に対応するデータ電圧として、コンパレーター基準電圧ＶＰより小さい電圧が出力されるとする。また、Ｉ４に示すように、測定用階調データＭＧＤ３に対応するデータ電圧ＳＶｉとして、コンパレーター基準電圧ＶＰより大きい電圧が出力されるとする。
【０２１０】
図２１（Ｂ）のＬＩ２に、このときのコンパレーター１８０の比較結果ＣＰＱの波形例を模式的に示す。測定用階調データＭＧＤ２において、データ電圧ＳＶｉがコンパレーター基準電圧ＶＰより小さいことから、図２１（Ｂ）のＩ５に示すように、比較結果ＣＰＱとしてＬレベル（第１の電圧レベル）が出力される。また、測定用階調データＭＧＤ３において、データ電圧ＳＶｉがコンパレーター基準電圧ＶＰより大きいことから、Ｉ６に示すように、比較結果ＣＰＱとしてＨレベル（第２の電圧レベル）が出力される。
【０２１１】
補正データ演算部１０２は、このＬレベルからＨレベルに変化するエッジを検出処理し、エッジが検出処理されたときの測定用階調データであるＭＧＤ３に基づいて補正データＣＤｉを演算する。
【０２１２】
ここで、仮にデータ電圧ＳＶｉにオフセット等によるバラツキが無いとする。このとき、図２１（Ａ）のＬＩ３に示すように、理想的なデータ電圧ＳＶｉとして、Ｉ７に示すデータ電圧からＩ８に示すデータ電圧が順次出力される。そうすると、図２１（Ｂ）のＬＩ４に示すように、測定用階調データＭＧＤ５のときにエッジをもつ比較結果ＣＰＱが出力され、測定用階調データＭＧＤ５に基づいて補正データＣＤｉが演算される。
【０２１３】
このとき、例えば、測定用階調データＭＧＤ５に基づいて補正データＣＤｉ＝０が演算される。一方、図２１（Ａ）のＬＩ１に示す、バラツキＶＯＦｉ（オフセット）を含むデータ電圧に対しては、測定用階調データＭＧＤ３に基づいて補正データＣＤｉ＝ＭＧＤ３−ＭＧＤ５が演算される。
【０２１４】
この補正データＣＤｉ＝ＭＧＤ３−ＭＧＤ５がバラツキＶＯＦｉに対応することから、画像データが補正データＣＤｉ＝ＭＧＤ３−ＭＧＤ５で補正処理されることにより、バラツキＶＯＦｉ（オフセット）が補正される。
【０２１５】
このようにして、補正データ演算モードにおいて、データ電圧を測定して補正データＣＤ１〜ＣＤｎを求めることができる。
【０２１６】
ここで、上記では、測定用階調データＭＧＤ５に基づく補正データＣＤｉとして、ＣＤｉ＝０が求められるものとして説明した。但し本発明では、測定用階調データＭＧＤ５に基づく補正データＣＤｉとして、ＣＤｉ＝０以外の補正データが求められてもよい。例えば、補正データＣＤｉとしてＣＤｉ＝ＭＧＤ５が求められてもよく、補正データＣＤｉとしてＭＧＤ５に所定値のデータが加減算されたデータが求められてもよい。
【０２１７】
なお、コンパレーター基準電圧ＶＰには、所定の範囲で出力される測定用データＭＤ（例えば、測定用階調データＭＧＤ１〜ＭＧＤ８）に対して、測定用データＭＤに対応するデータ電圧の範囲内の電圧が設定される。例えば、図２１（Ａ）に示すように、測定用階調データＭＧＤ５に対応する理想的なデータ電圧が、コンパレーター基準電圧ＶＰとして設定される。コンパレーター基準電圧ＶＰは、例えば図１に示す電源回路５０から供給されてもよく、電源回路５０から供給された電圧が抵抗で分圧されたものでもよい。
【０２１８】
ところで、データ線駆動回路１４０−１〜１４０−ｎの出力電圧にバラツキがあると、各データ線駆動回路が駆動する画像領域毎に輝度がバラつき、表示画像に輝度ムラや色ムラが発生するという課題がある。
【０２１９】
この点、本実施形態によれば、コンパレーター１８０が、データ線駆動回路１４０−１〜１４０−ｎの出力電圧ＳＶ１〜ＳＶｎをコンパレーター基準電圧ＶＰと比較し、補正データ演算部１０２が、その比較結果ＣＰＱに基づいて、出力電圧ＳＶ１〜ＳＶｎのバラツキを補正するための補正データＣＤ１〜ＣＤｎを演算し、補正回路１６０−１〜１６０−ｎが、補正データＣＤ１〜ＣＤｎに基づいて画像データＰＤ１〜ＰＤｎを補正し、データ線駆動回路１４０−１〜１４０−ｎが、補正処理後の画像データＰＣＤ１〜ＰＣＤｎを受けて、データ信号供給線Ｓ１〜Ｓｎを駆動する。
【０２２０】
本実施形態によれば、補正回路１６０−１〜１６０−ｎが、補正データＣＤ１〜ＣＤｎに基づいて画像データＰＤ１〜ＰＤｎを補正することで、データ線駆動回路１４０−１〜１４０−ｎの出力電圧ＳＶ１〜ＳＶｎのバラツキを補正できる。これにより、データ線駆動回路１４０−１〜１４０−ｎの出力電圧ＳＶ１〜ＳＶｎのバラツキによる表示ムラを防止できる。
【０２２１】
また、本実施形態によれば、コンパレーター１８０が、データ線駆動回路１４０−１〜１４０−ｎの出力電圧ＳＶ１〜ＳＶｎをコンパレーター基準電圧ＶＰと比較し、補正データ演算部１０２が、その比較結果ＣＰＱに基づいて、出力電圧ＳＶ１〜ＳＶｎのバラツキを補正するための補正データＣＤ１〜ＣＤｎを演算する。このようにすれば、リアルタイムにバラツキを測定して、補正データを求めることができる。これにより、ドライバーや液晶表示装置の出荷後において経年的に特性が劣化した場合でも、リアルタイムに出力電圧ＳＶ１〜ＳＶｎのバラツキを補正できる。
【０２２２】
５．３．詳細な構成例
図２２に本実施形態の詳細な構成例を示す。なお以下では、図２０等で説明したコンパレーター等の各構成要素には、同じ符号を付して、適宜説明を省略する。また本実施形態は図２２の構成に限定されず、その構成の一部（例えば、シフトレジスター、セレクター等）を省略したり他の構成要素を追加する等の種々の変形実施が可能である。
【０２２３】
図２２の構成例は、スイッチＳＷ１〜ＳＷｎ、シフトレジスターＳＲ１〜ＳＲｎ、オペアンプＯＰ１〜ＯＰｎ、Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎ（広義には、データ電圧生成回路）、セレクターＤＳ１〜ＤＳｎ（データ切り替え回路）、加算回路ＡＤ１〜ＡＤｎ（広義には、補正処理回路）、補正データレジスターＣＤＲ１〜ＣＤＲｎ、画像データレジスターＰＤＲ１〜ＰＤＲｎ、コンパレーター１８０、制御部１００、補正データ演算部１０２を含む。
【０２２４】
なお以下では、補正データ演算モードにおいて、補正対象のデータ線駆動回路に対応する補正データとして、補正データＣＤｉが演算されるものとする。
【０２２５】
画像データレジスターＰＤＲ１〜ＰＤＲｎは、画像データＰＤ１〜ＰＤｎ（階調データ）を保持する。例えば、画像データＰＤ１〜ＰＤｎは、ＲＡＭ（Random Access Memory）等の記憶部に記憶された画像データから一括で画像データレジスターＰＤＲ１〜ＰＤＲｎに書き込まれてもよく、Ｉ／Ｆ回路でストリームデータを受信して順次画像データレジスターＰＤＲ１〜ＰＤＲｎに書き込まれてもよい。
【０２２６】
補正データレジスターＣＤＲ１〜ＣＤＲｎは、補正データ演算部１０２からの測定用データＭＤや補正データＣＤ１〜ＣＤｎを保持する。補正データ演算モードにおいて補正データＣＤｉが求められた後、補正データレジスターＣＤＲｉには、補正データ演算部１０２からの補正データＣＤｉが設定される。補正データレジスターＣＤＲｉには、シフトレジスターＳＲｉの出力がアクティブであるときに、補正データＣＤｉが設定される。なお、補正データレジスターＣＤＲ１〜ＣＤＲｎには、図示しないホストコントローラーから補正データＣＤ１〜ＣＤｎの初期値が設定されてもよい。
【０２２７】
加算回路ＡＤ１〜ＡＤｎは、画像データＰＤ１〜ＰＤｎに補正データＣＤ１〜ＣＤｎを加算処理して補正処理し、補正処理後の画像データＰＣＤ１〜ＰＣＤｎを出力する。なお、加算回路ＡＤ１〜ＡＤｎは、加算処理として、他の係数の加算や乗算を行って加算処理してもよい。
【０２２８】
セレクターＤＳ１〜ＤＳｎは、測定用データＭＤと画像データＰＣＤ１〜ＰＣＤｎとを受けて、そのいずれかを選択し、選択されたデータを出力データとして出力する。具体的には、セレクターＤＳ１〜ＤＳｎは、補正データ演算モードにおいて測定用データＭＤを選択し、通常動作モードにおいて画像データＰＣＤ１〜ＰＣＤｎを選択する。例えば、セレクターＤＳ１〜ＤＳｎは、制御回路１００からの補正イネーブル信号Ｃ＿Ｅｎａｂｌｅに基づいてデータを選択する。
【０２２９】
Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎは、セレクターＤＳ１〜ＤＳｎからの出力データを受けて、その出力データに対応する階調電圧を出力する。
【０２３０】
オペアンプＯＰ１〜ＯＰｎは、Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎからの階調電圧をバッファリングし、バッファリングした階調電圧をデータ電圧ＳＶ１〜ＳＶｎとして出力する。例えば、図２２に示すように、オペアンプＯＰ１〜ＯＰｎはボルテージフォロア型に接続されてもよい。
【０２３１】
シフトレジスターＳＲ１〜ＳＲｎは、スイッチＳＲ１〜ＳＲｎのオン・オフを制御するスイッチ制御信号ＳＲＱ１〜ＳＲＱｎを出力する。具体的には、制御部１００からのＨレベル（第１の論理レベル）のＳＲ＿Ｄａｔａを取り込んで、制御部１００からのＳＲ＿Ｃｌｏｃｋに基づいて順次ＨレベルのＳＲ＿Ｄａｔａをシフトして、順次アクティブとなるスイッチ制御信号ＳＲＱ１〜ＳＲＱｎを出力する。補正データＣＤｉを演算する場合には、シフトレジスターＳＲｉが、アクティブのスイッチ制御信号ＳＲＱｉを出力する。
【０２３２】
スイッチＳＷ１〜ＳＷｎは、シフトレジスターＳＲ１〜ＳＲｎからのスイッチ制御信号ＳＲＱ１〜ＳＲＱｎに基づいてオン・オフする。具体的には、スイッチＳＷ１〜ＳＷｎは、シフトレジスターＳＲ１〜ＳＲｎからの信号がアクティブのときオンし、非アクティブのときオフする。補正データＣＤｉを求める場合には、スイッチＳＷｉがオンし、コンパレーター１８０には、データ電圧ＳＶｉがコンパレーター入力電圧ＣＰＩとして入力される。
【０２３３】
制御部１００は、シフトデータＳＲ＿Ｄａｔａ、シフトレジスターＳＲ１〜ＳＲｎ用のリセット信号ＳＲ＿Ｒｅｓｅｔ、シフトレジスターＳＲ１〜ＳＲｎがシフトデータを取り込むためのクロックＳＲ＿Ｃｌｏｃｋ、シフトレジスターＳＲ１〜ＳＲｎがアクティブを出力する期間を決めるイネーブル信号ＳＲ＿Ｅｎａｂｌｅ、セレクターＤＳ１〜ＤＳｎが補正データ演算モードにおいて測定用データＭＤを出力するための補正イネーブル信号Ｃ＿Ｅｎａｂｌｅを出力する。
【０２３４】
６．データドライバー
図２３に、データドライバーの変形例を示す。図２３のデータドライバーは、例えば上述の図１のデータドライバー２０に適用できる。
【０２３５】
図２３に示す変形例は、シフトレジスター２２、ラインラッチ２４、２６、多重化回路８０、オフセット調整部８４、補正回路７０、基準電圧発生回路３０、ＤＡＣ３２、データ線駆動回路３４、マルチプレクス駆動制御部８２を含む。なお以下では、図２等で説明したデータ線駆動回路等の各構成要素には、同じ符号を付して、適宜説明を省略する。
【０２３６】
マルチプレクス駆動制御部８２は、図７、図１１等で説明した順番設定回路を含むことができる。そして、マルチプレクス駆動制御部８２は、順番設定回路によって設定された駆動順番に基づいて、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８（ＳＥＬ１〜ＳＥＬｐ）を生成する。
【０２３７】
多重化回路８０は、図７、図１１等で説明した出力選択回路を、各データ信号供給線に対応して含むことができる。そして、出力選択回路は、マルチプレクス駆動制御部８２からのマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８に基づいて、画像データを選択して出力する。
【０２３８】
オフセット調整部８４は、位置オフセット、順番オフセットの補正処理を行う。オフセット調整部８４は、図７、図１１等で説明した位置オフセット用レジスター、位置オフセット用加算回路、順番オフセット用レジスター、順番オフセット用加算回路を含むことができる。
【０２３９】
補正回路７０は、データ線駆動回路の出力電圧のバラツキを補正処理する。補正回路７０は、図２０等で説明した補正データ演算部、コンパレーターを含むことができる。そして、補正回路７０は、データ線駆動回路３４からのデータ電圧を受けて、補正データを演算し、その補正データに基づいて画像データを補正処理する。
【０２４０】
このようにして、位置オフセット、順番オフセット、データ線駆動回路の出力電圧のバラツキを補正したデータ電圧を出力し、データ線を駆動できる。
【０２４１】
７．電子機器
図２４に本実施形態の集積回路装置が適用されたプロジェクター（電子機器）の構成例を示す。
【０２４２】
プロジェクター７００（投写型表示装置）は、表示情報出力源７１０、表示情報処理回路７２０、ドライバー６０（表示ドライバー）、液晶パネル１２（広義には電気光学パネル）、クロック発生回路７５０及び電源回路７６０を含む。
【０２４３】
表示情報出力源７１０は、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）、光ディスク装置等のメモリー、画像信号を同調して出力する同調回路等を含み、クロック発生回路７５０からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路７２０に出力する。
【０２４４】
表示情報処理回路７２０は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。
【０２４５】
ドライバー６０は、走査ドライバー（ゲートドライバー）及びデータドライバー（ソースドライバー）を含み、液晶パネル１２（電気光学パネル）を駆動する。電源回路７６０は、上述の各回路に電力を供給する。
【０２４６】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（電気光学装置、電気光学パネル、集積回路装置、データ電圧、データ線、走査線等）と共に記載された用語（液晶表示装置、液晶パネル、ドライバー、ソース電圧、ソース線、ゲート線等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また集積回路装置、電気光学装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【符号の説明】
【０２４７】
１２  電気光学パネル、２０  データドライバー、２２  シフトレジスター、
２４  ラインラッチ、２８  多重化回路、３０  基準電圧発生回路、３２  ＤＡＣ、
３４  データ線駆動回路、３６  マルチプレクス駆動制御部、３８  走査ドライバー、
４０  表示コントローラー、５０  電源回路、６０  集積回路装置、
８４  オフセット調整部、１００  制御部、１０２  補正データ演算部、
１６０−１  補正回路、１８０  コンパレーター、２００−ｉ  データ線駆動回路、
２１０−ｉ  位置オフセット用加算回路、２２０−ｉ  出力選択回路、
２３０  位置オフセット用レジスター、２４０  選択回路、２５０  順番設定回路、
２６０−ｉ  順番オフセット用加算回路、２７０  順番オフセット用レジスター、
２８０  選択回路、３００  マルチプレクスカウンター、
３１０  水平同期カウンター、３２０  加算回路、３３０，３４０  デコーダー、
７００  電子機器、７１０  表示情報出力源、７２０  表示情報処理回路、
７５０  クロック発生回路、７６０  電源回路、
Ｓ１ｉ  データ線、Ｓ１  データ信号供給線、ＳＥＬ１  マルチプレクス制御信号、
ＮＳ１  信号線、Ｔ１ｉ  デマルチプレクス用スイッチング素子、Ｐ１ｉ−１  画素、
ＧＤ１ｉ  画像データ、ＪＳ  画素選択信号、ＭＣＯＵＮＴ  順番指示信号、
ＯＧ１  位置オフセット用設定値、ＯＪ１  順番オフセット用設定値、
ＶＰ  コンパレーター基準電圧、ＣＰＱ  比較結果、ＭＤ  測定用データ、
ＣＤ１  補正データ、ＭＧＤ１  測定用階調データ
【図１】
2010181503.tif 000003
【図２】
2010181503.tif 000004
【図３】
2010181503.tif 000005
【図４】
2010181503.tif 000006
【図５】
2010181503.tif 000007
【図６】
2010181503.tif 000008
【図７】
2010181503.tif 000009
【図８】
2010181503.tif 000010
【図９】
2010181503.tif 000011
【図１０】
2010181503.tif 000012
【図１１】
2010181503.tif 000013
【図１２】
2010181503.tif 000014
【図１３】
2010181503.tif 000015
【図１４】
2010181503.tif 000016
【図１５】
2010181503.tif 000017
【図１６】
2010181503.tif 000018
【図１７】
2010181503.tif 000019
【図１８】
2010181503.tif 000020
【図１９】
2010181503.tif 000021
【図２０】
2010181503.tif 000022
【図２１】
2010181503.tif 000023
【図２２】
2010181503.tif 000024
【図２３】
2010181503.tif 000025
【図２４】
2010181503.tif 000026