(57)【要約】      （修正有）【課題】シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法を提供する。【解決手段】シリコン（１００）基板１０に数百ｎｍ単位の孔３０を形成し、ウェットエッチングによって、シリコン基板の（１１１）結晶面１２を露出させ、（１１１）結晶面を窒化アルミニウム緩衝層及び窒化ガリウムの核形成面とし、窒化ガリウム６０を成長させながらシランを導入することで、窒化ガリウムにおけるＳｉ原子ドープ濃度を調整し、シリコン基板に窒化ガリウムをヘテロ統合した半導体構造を得る。【効果】このような半導体構造をシリコン金属酸化物半導体電界効果トランジスタ素子に用いることで、素子の小型化に伴い生じる素子の崩壊という問題を解決できる。【選択図】図１Ｆ
2020191434.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板、窒化アルミニウム緩衝層、及びＳｉドープ窒化ガリウムエピタキシャル層を有し、
前記シリコン基板が（１００）結晶面の主面を有し、前記主面に酸化層が形成され、
前記酸化層によって前記シリコン基板に数百ｎｍ単位の孔が形成され、
前記数百ｎｍ単位の孔の壁面が、側壁、及び前記側壁の下方に延伸する傾斜面からなり、
前記側壁に窒化層が形成され、
前記傾斜面が前記シリコン基板の（１１１）結晶面を有し、
前記窒化アルミニウム緩衝層が、前記数百ｎｍ単位の孔の前記傾斜面上に形成され、
前記Ｓｉドープ窒化ガリウムエピタキシャル層が、前記数百ｎｍ単位の孔内に形成され、且つ前記窒化アルミニウム緩衝層上に位置する、
シリコン基板に窒化ガリウムをヘテロ統合した半導体構造。
【請求項２】
前記酸化層の厚さが１００ｎｍである、
請求項１に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造。
【請求項３】
前記シリコン基板において、前記数百ｎｍ単位の孔の前記側壁の長さが、２５０?７００ｎｍである、
請求項１に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造。
【請求項４】
前記側壁が、前記（１００）結晶面の主面に対して垂直である、
請求項１に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造。
【請求項５】
前記Ｓｉドープ窒化ガリウムエピタキシャル層が、立方晶窒化ガリウムを含む、
請求項１に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造。
【請求項６】
（１００）結晶面の主面を有し、且つ前記主面に酸化層を成長させるシリコン基板を提供する工程と、
前記酸化層をパターニングさせてハードマスクとし、反応性イオンエッチングによって、前記シリコン基板に数百ｎｍ単位の孔を形成する工程と、
ＰＥＣＶＤによって、前記数百ｎｍ単位の孔内に窒化層を成長させ、誘導結合型プラズマエッチングによって、前記数百ｎｍ単位の孔の底壁の前記窒化層を除去し、前記シリコン基板の（１００）結晶面を露出させ、前記数百ｎｍ単位の孔の側壁の前記窒化層を残す工程と、
前記側壁の前記窒化層をバリア層とし、（１１１）結晶面を有する傾斜面を露出するまで、ウェットエッチングによって、前記数百ｎｍ単位の孔の底壁に露出する前記シリコン基板をエッチングする工程と、
ＭＯＣＶＤによって、前記数百ｎｍ単位の孔内に窒化アルミニウム緩衝層を成長させ、更に窒化ガリウムエピタキシャル層を成長させながらＳｉドープを行うことで、Ｓｉドープ窒化ガリウムエピタキシャル層を得る工程とを有する、
シリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法。
【請求項７】
熱酸化によって、前記シリコン基板に前記酸化層を成長させる、
請求項６に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法。
【請求項８】
前記酸化層の厚さが、１００ｎｍである、
請求項６に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法。
【請求項９】
前記シリコン基板において、前記数百ｎｍ単位の孔の前記側壁の長さが、２５０?７００ｎｍである、
請求項６に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法。
【請求項１０】
前記側壁が、前記（１００）結晶面の主面に対して垂直である、
請求項６に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法。
【請求項１１】
前記ウェットエッチングが、エッチング液として水酸化カリウムを使用し、８０℃に加熱し、エッチングを行う、
請求項６に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法。
【請求項１２】
前記Ｓｉドープ窒化ガリウムエピタキシャル層が、立方晶窒化ガリウムを含む、
請求項６に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法。
【請求項１３】
前記Ｓｉドープを行う工程が、前記窒化ガリウムエピタキシャル層を成長させるときにシランのドープガスを導入することで、前記窒化ガリウムエピタキシャル層におけるＳｉ原子ドープ濃度を増加、制御する、
請求項６に記載のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化ガリウムエピタキシャル成長に関し、特にシリコン基板に窒化ガリウムをヘテロ統合（ｈｅｔｅｒｏｉｎｔｅｇｒａｔｉｏｎ）した半導体構造、及びその製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ−Ｖ族化合物半導体‐窒化ガリウム（ＧａＮ）材料は、例えば、高降伏電圧、ワイドギャップ、高電子ドリフト速度等、様々な優れた物理的な特性を示し、大電流、高耐電圧の電子素子に適用できる。従来技術としては、サファイア又は炭化ケイ素基板上に窒化ガリウム材料を生成する方法が知られている。しかしながら、窒化ガリウム材料を成長させるためにこれらの基板を使用することは、コストが高いという問題がある。窒化ガリウムエピタキシャル層の基板としてシリコン基板を使用すれば、コストダウンだけでなく、素子の駆動電圧の低減、及び放熱効率の向上を達成できる。そのため、素子の仕事率特性を向上できる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
近年、シリコン基板に窒化ガリウムを成長させるヘテロ統合技術は、発展性があり、窒化ガリウム素子の競争力及び適用範囲を大幅に向上させることに寄与する。しかしながら、シリコン基板のエピタキシャル技術では、解決しなければならないボトルネックが存在している。それは、シリコン基板に窒化ガリウムエピタキシャル層を形成する場合、窒化ガリウムとシリコン基板とで、格子定数及び熱膨張率の差が大き過ぎるため、窒化ガリウムシリコン半導体層において多くの格子欠陥が生じ易く、窒化ガリウムシリコン半導体素子の特性が低下する。
【０００４】
したがって、このような従来技術の欠点を考慮し、窒化ガリウムエピタキシャルの品質を改善し、窒化ガリウムシリコン半導体技術の発展性を向上させるために、シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法が要求されている。
【０００５】
本発明の主な目的は、シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
（１１１）結晶面を有するシリコン基板に窒化ガリウムエピタキシャル層を選択的に成長（ＳＡＧ）させることで、窒化ガリウムエピタキシャル層の転位欠陥を減少し、シリコン基板上で成長させた窒化ガリウムエピタキシャルの品質を有効に改善できる。窒化ガリウムを成長させながらＳｉ原子をドープすることで、シリコンプロセスにおける窒化ガリウムのヘテロ統合を達成できる。このような半導体構造をシリコン金属酸化物半導体電界効果トランジスタ素子に適用することで、素子の小型化に伴い生じる素子の崩壊という問題を解決できる。
【０００７】
上述の目的を実現するために、本発明は、
シリコン基板、窒化アルミニウム緩衝層、及びＳｉドープ窒化ガリウムエピタキシャル層を有し、
シリコン基板は（１００）結晶面の主面を有し、主面に酸化層が形成され、
酸化層によって、シリコン基板に数百ｎｍ単位の孔が形成され、
前記数百ｎｍ単位の孔の壁面は、側壁、及び側壁の下方に延伸する傾斜面からなり、
側壁に窒化層が形成され、
傾斜面はシリコン基板の（１１１）結晶面を有し、
窒化アルミニウム緩衝層は、数百ｎｍ単位の孔の傾斜面上に形成され、
Ｓｉドープ窒化ガリウムエピタキシャル層は、数百ｎｍ単位の孔内に形成され、且つ窒化アルミニウム緩衝層上に位置する、
シリコン基板に窒化ガリウムをヘテロ統合した半導体構造を提供する。
【０００８】
また、本発明は、
（１００）結晶面の主面を有し、且つ主面に酸化層を成長させるシリコン基板を提供する工程と、
酸化層をパターニングさせてハードマスクとし、反応性イオンエッチングによって、シリコン基板に数百ｎｍ単位の孔を形成する工程と、
ＰＥＣＶＤ（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）によって、数百ｎｍ単位の孔内に窒化層を成長させ、誘導結合型プラズマエッチングによって、数百ｎｍ単位の孔の底壁の窒化層を除去し、シリコン基板の（１００）結晶面を露出させ、数百ｎｍ単位の孔の側壁の窒化層を残す工程と、
側壁の窒化層をバリア層とし、（１１１）結晶面を有する傾斜面を露出するまで、ウェットエッチングによって、数百ｎｍ単位の孔の底壁に露出するシリコン基板をエッチングする工程と、
ＭＯＣＶＤ（ｍｅｔａｌ−ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）によって、数百ｎｍ単位の孔内に窒化アルミニウム緩衝層を成長させ、更に窒化ガリウムエピタキシャル層を成長させながらＳｉドープを行うことで、Ｓｉドープ窒化ガリウムエピタキシャル層を得る工程とを有する、
シリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法を提供する。
【０００９】
本発明のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法によれば、従来の全面エピタキシャル成長と比べ、選択的に成長（ＳＡＧ）させる技術によって、より高い結晶度を得ることができる。それは、設計された数百ｎｍ単位の孔の領域内で窒化ガリウムを選択的に成長させると、その転位（ｄｉｓｌｏｃａｉｔｏｎ）が側壁で終わり、窒化ガリウムエピタキシャル層の大きさ及び形状を効果的に制御できるためであると考える。なお、本発明において、ウェットエッチングによって、シリコン基板にＳｉ（１１１）結晶面を生成する。そのため、窒化アルミニウムバッファ（緩衝）層及び窒化ガリウムエピタキシャル層の好ましい核形成結晶面を提供することで、Ｓｉ（１１１）結晶面から成長した六方晶窒化ガリウムが合併して立方晶窒化ガリウムを得る。また、窒化ガリウムを成長させながらＳｉ原子ドープを行うことで、ドープ比率を調整できる。よって、垂直リーク電流を制御できる窒化ガリウムシリコン半導体構造を得る。
【００１０】
以下、図面を参照しながら具体的な実施例を挙げて、本発明の目的、技術的な内容、特徴、及び達成できる効果を詳しく説明する。
【図面の簡単な説明】
【００１１】
【図１Ａ】本発明の実施例のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法における、各工程の断面構造図である。
【図１Ｂ】本発明の実施例のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法における、各工程の断面構造図である。
【図１Ｃ】本発明の実施例のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法における、各工程の断面構造図である。
【図１Ｄ】本発明の実施例のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法における、各工程の断面構造図である。
【図１Ｅ】本発明の実施例のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法における、各工程の断面構造図である。
【図１Ｆ】本発明の実施例のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法における、各工程の断面構造図である。
【図２】本発明の実施例の走査型電子顕微鏡（ＳＥＭ）の写真である。
【図３Ａ】本発明の実施例の透過型電子顕微鏡（ＴＥＭ）の写真である。
【図３Ｂ】本発明の実施例の透過型電子顕微鏡（ＴＥＭ）の写真の部分拡大図である。
【図４Ａ】六方晶窒化ガリウム（ｈ−ＧａＮ）の電子回折パターンである。
【図４Ｂ】立方晶窒化ガリウム（ｃ−ＧａＮ）の電子回折パターンである。
【図５Ａ】異なるＳｉドープ濃度を有するＳｉドープ窒化ガリウムエピタキシャル層の模式図である。
【図５Ｂ】異なるＳｉドープ濃度を有するＳｉドープ窒化ガリウムエピタキシャル層の模式図である。
【図５Ｃ】異なるＳｉドープ濃度を有するＳｉドープ窒化ガリウムエピタキシャル層の模式図である。
【図６】異なるＳｉドープ濃度を有するＳｉドープ窒化ガリウムエピタキシャル層のリーク電流の測定結果である。
【発明を実施するための形態】
【００１２】
本発明は、高周波及び高仕事率のＧａＮ／Ｓｉヘテロ接合トランジスタ技術に適用できる、シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法を提供するものである。
【００１３】
図１Ａ〜図１Ｆは、本発明の実施形態のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造の製造方法における、各工程の断面構造図である。この製造方法は、下記の工程を有する。
【００１４】
まず、図１Ａに示すように、（１００）結晶面の主面１１を有するシリコン基板１０を提供し、熱酸化法による酸化拡散方式によって、シリコン基板１０の主面１１に１層の所定の厚さの酸化層２０を成長させる。具体的に、酸化層２０は、二酸化ケイ素（ＳｉＯ２）であり、酸化層２０の厚さは、１００ｎｍである。
【００１５】
図１Ｂに示すように、ｎｍ孔のパターンを設計する。電子線リソグラフィ（ｅｌｅｃｔｒｏｎ  ｂｅａｍ  Ｌｉｔｈｏｇｒａｐｈｙ）によって、酸化層２０をパターニングする。酸化層２０をハードマスク（ｈａｒｄｍａｓｋ）とし、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ−ｉｏｎｅｔｃｈｉｎｇ、ＲＩＥ）によって、シリコン基板１０に、数百ｎｍ単位の孔３０を形成する。
【００１６】
本発明の実施形態では、数百ｎｍ単位の孔３０は、厚さ１００ｎｍの酸化層２０を通り抜けて、シリコン基板１０まで延伸する。この工程では、シリコン基板１０における数百ｎｍ単位の孔３０の深さは、約２５０ｎｍである。実用的な用途においては、シリコン基板１０における数百ｎｍ単位の孔３０の深さは、２５０?７００ｎｍの範囲内にある。
【００１７】
図１Ｃに示すように、プラズマ化学気相成長（Ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）によって、数百ｎｍ単位の孔３０の壁面に、１層の所定の厚さの窒化層４０を成長させる。具体的に、窒化層４０は、窒化ケイ素（ＳｉＮｘ）であり、窒化層４０の厚さは２００ｎｍである。
【００１８】
図１Ｄに示すように、誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ  ｃｏｕｐｌｅｄ  ｐｌａｓｍａ、ＩＣＰ）エッチング法によって、数百ｎｍ単位の孔３０の底壁３１の窒化層４０を除去し、下方のシリコン基板１０の（１００）結晶面を露出させ、数百ｎｍ単位の孔３０の側壁（ｓｉｄｅｗａｌｌ）３２の窒化層４０を残す。
【００１９】
そして、図１Ｅに示すように、側壁３２の窒化層４０をバリア層とし、水酸化カリウム（ＫＯＨ）をエッチング液とし、８０℃に加熱する。その加熱時間は１１０秒である。ウェットエッチングは、シリコン基板３０の（１１１）結晶面を有する傾斜面１２を露出するまで、数百ｎｍ単位の孔３０の底壁３１に露出するシリコン基板１０の（１００）結晶面をエッチングする。
【００２０】
この工程において、図１Ｄの数百ｎｍ単位の孔３０の底壁３１から下方にエッチングしてＶ溝となる。このシリコン基板１０における数百ｎｍ単位の孔３０の深さは、シリコン基板１０における数百ｎｍ単位の孔３０の側壁３２の長さと定義され、２５０?７００ｎｍの範囲にある。この深さ（長さ）は、Ｖ溝の部分を含まない。
【００２１】
図１Ｆに示すように、有機金属化学気相成長（ＭＯＣＶＤ）によって、数百ｎｍ単位の孔３０内に窒化アルミニウム（ＡｌＮ）緩衝層５０を成長させ、更に窒化ガリウム（ＧａＮ）エピタキシャル層６０を成長させながらＳｉドープを行う。具体的には、Ｓｉドープは、窒化ガリウムエピタキシャル層６０を成長させるときにシラン（Ｓｉｌｌａｎｅ、ＳｉＨ４）を水素ガスに希釈してなるドープガスを導入することで、窒化ガリウムエピタキシャル層６０におけるＳｉ原子ドープ濃度を増加、制御する。それによって、Ｓｉドープ窒化ガリウムエピタキシャル層６０を得る。
【００２２】
図１Ａ〜図１Ｆに示すように、本発明の実施例のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造によれば、シリコン基板１０が有する（１００）結晶面の主面１１に酸化層２０を形成し、酸化層２０によって、シリコン基板１０に数百ｎｍ単位の孔３０を形成する。この数百ｎｍ単位の孔３０の壁面は、側壁３２、及び側壁３２と繋がり下方に延伸する傾斜面１２からなる。その後、側壁３２の表面を窒化層４０で覆う。傾斜面１２は、シリコン基板１０の（１１１）結晶面を有する。また、窒化アルミニウム緩衝層５０は、数百ｎｍ単位の孔３０の傾斜面１２上に形成される。Ｓｉドープ窒化ガリウムエピタキシャル層６０は、数百ｎｍ単位の孔３０内に形成され、窒化アルミニウム緩衝層５０上に位置する。
【００２３】
本発明の実施例において、数百ｎｍ単位の孔３０の側壁３２は、シリコン基板１０の（１００）結晶面の主面１１に対して略垂直である。側壁３２の底部に繋がる傾斜面１２はＶ溝となる。Ｖ溝を含まない場合、数百ｎｍ単位の孔３０の側壁３２の長さは、酸化層２０の厚さである約１００ｎｍ、及びシリコン基板１０における数百ｎｍ単位の孔３０の深さである約２５０〜７００ｎｍを含むので、合計で約３５０〜８００ｎｍの範囲にある。
【００２４】
図２は、本発明の実施例の走査型電子顕微鏡（ＳＥＭ）の写真である。この実施例において、シリコン基板１０に複数の数百ｎｍ単位の孔３０を形成する。シリコン基板１０の表面において、各数百ｎｍ単位の孔３０は、約５００ｎｍの幅、及び５μｍ（μｍ）の長さを有する長方形パターンを示す。
【００２５】
また、図３Ａ、図３Ｂは、本発明の実施例の透過型電子顕微鏡（ＴＥＭ）の写真である。本発明の実施例において、ウェットエッチングによって、シリコン（１００）基板にシリコン（１００）基板の（１１１）結晶面を生成する。その結晶面は、窒化アルミニウム緩衝層及び窒化ガリウムエピタキシャル層の好ましい核形成結晶面となる。両側壁に成長させる六方晶窒化ガリウムが合併して立方晶窒化ガリウムが得られる。図３Ａに示すように、数百ｎｍ単位の孔の底部の中央に高格子欠陥領域Ａ３を成長させ、両側壁から表面の部分に高結晶化領域Ａ１、Ａ２及びＡを成長させる。図３Ｂは、図３Ａの高結晶化領域Ａの部分拡大図である。回折パターン分析から、単結晶である六方晶窒化ガリウム（ｈ−ＧａＮ）は、（１１１）結晶面上から成長することが分かる。六方晶窒化ガリウムが、数百ｎｍ単位の孔の中央で合併して立方晶窒化ガリウム（ｃ−ＧａＮ）が得られる。
【００２６】
図４Ａ、図４Ｂは、六方晶窒化ガリウム（ｈ−ＧａＮ）及び立方晶窒化ガリウム（ｃ−ＧａＮ）の電子回折パターンである。
【００２７】
また、図５Ａ〜図５Ｃは、本発明の異なるＳｉドープ濃度を有するＳｉドープ窒化ガリウムエピタキシャル層の模式図である、図５〜図５Ｃに示すように、黒い領域が高ドープ、斜線領域が低ドープ、白い領域が未ドープを示す。そのドープ領域又は未ドープ領域の厚さについて、具体的に、図５Ａでは、１００ｎｍの高ドープ／１０００ｎｍの未ドープであり、図５Ｂでは１００ｎｍの高ドープ／５００ｎｍの低ドープ／５００ｎｍの未ドープであり、図５Ｃでは１００ｎｍの高ドープ／７５０ｎｍの低ドープ／２５０ｎｍの未ドープである。また、図６は、本発明の異なるＳｉドープ濃度を有するＳｉドープ窒化ガリウムエピタキシャル層のリーク電流の測定結果を示す。図６に示す３つの曲線は、下から上にかけて順に、図５Ａ、図５Ｂ、図５ＣのＳｉドープ窒化ガリウムエピタキシャル層の測定曲線を示す。
【００２８】
測定結果から分かるように、本発明の実施例のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造において、窒化ガリウムの高ギャップの材料特性を利用し、さらに半導体構造におけるＳｉドープ濃度を調整することで、低リーク電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）を有する窒化ガリウムドレイン電極（ＧａＮ  ｄｒａｉｎ）構造が得られる。このような構造をシリコン金属酸化物半導体電界効果トランジスタ（ＳｉＭＯＳＦＥＴ）に組み込むと、素子の小型化に伴い生じる素子の崩壊（ｂｒｅａｋｄｏｗｎ）といった問題を解決することを期待できる。
【００２９】
以上の内容をまとめて、本発明のシリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法によれば、ＭＯＣＶＤによって、シリコン（１００）基板において、設計される数百ｎｍ単位の孔内に窒化ガリウムエピタキシャル層を選択的に成長させる。また、この数百ｎｍ単位の孔内に露出するシリコン基板の（１１１）結晶面を核形成結晶面とし、結晶化プロセスにおける格子転位（ｄｉｓｌｏｃａｉｔｏｎ）が数百ｎｍ単位の孔の側壁で終わる。両側壁に成長させた六方晶窒化ガリウムが中央で合併して高結晶度の立方晶窒化ガリウムが得られる。この選択的な成長技術は、窒化ガリウムエピタキシャル層の大きさ及び形状を有効に制御、設計できる。
【００３０】
なお、本発明において、窒化ガリウムエピタキシャル層を選択的に成長させながらＳｉ原子をドープすることで、ドープ比率を調整できる。よって、垂直リーク電流を制御できる窒化ガリウムドレイン電極構造が得られる。このような構造によれば、ワイドギャップ窒化ガリウムドレイン電極をシリコン金属酸化物半導体電界効果トランジスタ素子にヘテロ統合できるため、半導体構造の閾値電圧値の向上、大電流及び高トランスコンダクタンス値、素子のスタンバイ消耗電力の低下、並びにデジタル論理回路の応用等に有利であり、将来の窒化ガリウム素子の要求に対応できる。
【００３１】
当業者が本発明の内容を理解、実施できるように、上記実施例によって本発明の技術的な思想及び特徴を説明したが、本発明はこれらに限定されない。本発明の精神に基づいてなされた均等的な変形、改良等は本発明に含まれるものである。
【符号の説明】
【００３２】
１０  シリコン基板
１１  主面
１２  傾斜面
２０  酸化層
３０  数百ｎｍ単位の孔
３１  底壁
３２  側壁
４０  窒化層
５０  窒化アルミニウム緩衝層
６０  窒化ガリウムエピタキシャル層
Ａ    高結晶化領域
Ａ１  高結晶化領域
Ａ２  高結晶化領域
Ａ３  高格子欠陥領域
【図１Ａ】
2020191434.tif 000003
【図１Ｂ】
2020191434.tif 000004
【図１Ｃ】
2020191434.tif 000005
【図１Ｄ】
2020191434.tif 000006
【図１Ｅ】
2020191434.tif 000007
【図１Ｆ】
2020191434.tif 000008
【図２】
2020191434.tif 000009
【図３Ａ】
2020191434.tif 000010
【図３Ｂ】
2020191434.tif 000011
【図４Ａ】
2020191434.tif 000012
【図４Ｂ】
2020191434.tif 000013
【図５Ａ】
2020191434.tif 000014
【図５Ｂ】
2020191434.tif 000015
【図５Ｃ】
2020191434.tif 000016
【図６】
2020191434.tif 000017