(57)【要約】【課題】余剰な接合材に対策を講じるための技術を開示する。【解決手段】本開示の半導体装置は、半導体素子と、半導体素子に第１接合材を介して接合された第１導体板と、第２接合材を介して接合された第２導体板とを備える。本開示の一側面では、第１導体板の一表面は、第１接合材と接触する第１領域と、第１領域を取り囲むとともに第１領域よりも第１接合材に対する親和性が低い第２領域を有する。平面視したときに、第１領域と第２領域との間の境界は半導体素子の周縁を取り囲み、半導体素子の周縁と当該境界との間の間隔は、半導体素子の周縁に沿って部分的に拡大されている。【選択図】図２
2020191417.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子に第１接合材を介して接合された第１導体板と、
前記第１導体板と前記半導体素子を挟んで対向するとともに、前記第２接合材を介して前記半導体素子に接合された第２導体板と、を備え、
前記第１導体板の一表面は、その少なくとも一部が前記第１接合材と接触する第１領域と、前記第１領域を取り囲むとともに前記第１領域よりも前記第１接合材に対する親和性が低い第２領域とを有し、
前記半導体素子が接合された前記第１導体板の前記一表面を平面視したときに、前記第１領域と前記第２領域との間の境界は、前記半導体素子の周縁を取り囲むとともに、前記半導体素子の前記周縁と前記境界との間の間隔は、前記半導体素子の前記周縁に沿って部分的に拡大されている、
半導体装置。
【請求項２】
半導体素子と、
前記半導体素子に第１接合材を介して接合された第１導体板と、
前記第１導体板と前記半導体素子を挟んで対向するとともに、前記第２接合材を介して前記半導体素子に接合された第２導体板と、を備え、
前記第１導体板と前記第２導体板の少なくとも一方の一表面には、前記第１接合材又は前記第２接合材に接触しているとともに、前記第１接合材又は前記第２接合材の周縁に沿って延びる第１溝が設けられており、
前記第１溝の内面には、前記第１溝の長手方向に沿って延びるとともに前記第１溝よりも断面積の小さい第２溝が設けられている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１に、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子に接合材を介して接合された第１導体板と、第１導体板と半導体素子を挟んで対向するとともに、接合材を介して半導体素子に接合された第２導体板とを備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１４６９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような半導体装置の製造工程では、接合材（例えば、はんだ）によって半導体素子と導体板との間を接合するときに、半導体素子と導体板との間から余剰なはんだが溢れ出ることがある。そのことから、そのような余剰な接合材を受け入れるために、第１導体板又は第２導体板に溝が設けられることがある。この場合、余剰な接合材の量に対して、それを受け入れる溝のサイズが不十分であると、余剰な接合材が溝を越えて過剰に濡れ広がってしまう。しかしながら、余剰な接合材の量に対して、溝のサイズが大きすぎると、溝の一部に偏って余剰な接合材が流れ込み、それに伴って第１導体板又は第２導体板に対する半導体素子の位置が、意図せず変化するおそれがある。工業製品である半導体装置には、製造誤差その他の個体差が必ず存在し、余剰な接合材の量や挙動も様々に変化し得る。本明細書では、そのような余剰な接合材に対策を講じるための技術が開示される。
【課題を解決するための手段】
【０００５】
本開示の第１の側面により、半導体装置が具現化される。この半導体装置は、半導体素子と、半導体素子に第１接合材を介して接合された第１導体板と、第１導体板と半導体素子を挟んで対向するとともに、第２接合材を介して半導体素子に接合された第２導体板とを備える。第１導体板の一表面は、その少なくとも一部が第１接合材と接触する第１領域と、第１領域を取り囲むとともに第１領域よりも第１接合材に対する親和性が低い第２領域とを有する。半導体素子が接合された第１導体板の一表面を平面視したときに、第１領域と第２領域との間の境界は、半導体素子の周縁を取り囲むとともに、半導体素子の周縁と境界との間の間隔は、半導体素子の周縁に沿って部分的に拡大されている。
【０００６】
上記した半導体装置では、第１導体板の一表面が、第１接合材と接触する第１領域と、第１領域を取り囲むとともに第１領域よりも第１接合材に対する親和性が低い第２領域とを有する。このような構成によると、第１導体板と半導体素子との間から溢れ出た余剰な接合材は、主に第１領域において濡れ広がり、第２領域へ濡れ広がることが抑制される。即ち、余剰な接合材の濡れ広がりは、第１領域と第２領域との間の境界によって制限又は抑制される。このとき、第１領域と第２領域との間の境界が、半導体素子の周縁に近接して設けられていると、余剰な接合材の量に対して、第１領域の面積が不足するおそれがある。この場合、余剰な接合材が当該領域を越えてしまい、意図しない範囲へ濡れ広がるおそれがある。それに対して、第１領域と第２領域との間の境界が、半導体素子の周縁から離れて設けられていると、第１領域の一部に偏って余剰な接合材が流れ込むことによって、第１導体板に対する半導体素子の位置が意図せず変化するおそれがある。この点に関して、上記した半導体装置では、第１領域と第２領域との間の境界が、半導体素子の周縁を取り囲むとともに、半導体素子の周縁と当該境界との間の間隔は、半導体素子の周縁に沿って部分的に拡大されている。このような構成によると、第１導体板に対する半導体素子の位置ずれを抑制しつつ、半導体素子の周縁と境界との間の間隔が拡大された領域に、余剰な接合材を受け入れることができる。
【０００７】
本開示の第２の側面により、次の半導体装置も具現化される。この半導体装置は、半導体素子と、半導体素子に第１接合材を介して接合された第１導体板と、第１導体板と半導体素子を挟んで対向するとともに、第２接合材を介して半導体素子に接合された第２導体板とを備える。第１導体板と第２導体板の少なくとも一方の一表面は、第１接合材又は第２接合材に接触しているとともに、第１接合材又は第２接合材の周縁に沿って延びる第１溝が設けられている。第１溝の内面には、第１溝の長手方向に沿って延びるとともに第１溝よりも断面積の小さい第２溝が設けられている。
【０００８】
上記した半導体装置では、第１導体板と第２導体板の少なくとも一方に、第１溝が設けられている。この第１溝は、第１接合材又は第２接合材に接触する一表面に設けられているとともに、第１接合材又は第２接合材の周縁に沿って延びている。このような構成によると、半導体素子と第１導体板又は第２導体板とが接合されるときに、余剰な第１接合材又は第２接合材を第１溝に収容することができる。さらに、第１溝の内面には、第１溝の長手方向に沿って延びるとともに第１溝よりも断面積の小さい第２溝が設けられている。これにより、第１溝に収容された第１接合材又は第２接合材は、第２溝における表面張力によって誘導されることで、第１溝の全体に亘って濡れ広がることができる。従って、第１溝が比較的に小さい場合でも、余剰な第１接合材又は第２接合材を第１溝の全体で速やかに収容することができ、余剰な第１接合材又は第２接合材が第１溝を越えて過剰に濡れ広がることが防止される。
【図面の簡単な説明】
【０００９】
【図１】実施例１の半導体装置１０の内部構造を示す断面図。
【図２】下側放熱板１４上に半導体素子１２が配置されている状態を示す平面図。
【図３】実施例１の製造方法における第１リフロー工程を説明する断面図。
【図４】実施例１の製造方法における第２リフロー工程を説明する断面図。
【図５】下側放熱板１４のいくつかの変形例を示す平面図。実施例１と変形例の下側放熱板１４のサイズ比較のために、実施例１の下側放熱板１４の周縁を破線で示している。
【図６】実施例２の半導体装置１００の内部構造を示す断面図。
【図７】上側放熱板１１６の第２主表面側１１６ｂの詳細を説明する平面図。説明を明確にするために、上側放熱板１１６に濡れ広がったはんだをドットで図示している。
【図８】実施例２の製造方法における第１リフロー工程を説明する断面図。
【図９】実施例２の製造方法における第２リフロー工程を説明する断面図。
【図１０】上側放熱板１１６のいくつかの変形例を示す断面図。
【図１１】半導体装置１００の一変形例を示す断面図。
【図１２】半導体装置１００の他の一変形例を示す断面図。
【発明を実施するための形態】
【実施例】
【００１０】
（実施例１）図１−５を参照して、実施例１の半導体装置１０及びその製造方法について説明する。図１に示すように、半導体装置１０は、半導体素子１２と、下側放熱板１４と、上側放熱板１６と、封止体１８とを備える。半導体素子１２は、封止体１８の内部に封止されている。封止体１８は、例えばエポキシ樹脂といった絶縁性を有する材料を用いて構成されている。封止体１８は、概して板形状を有しており、互いに反対側に位置する二つの主表面を有する。一方の主表面には下側放熱板１４が露出しており、他方の主表面には上側放熱板１６が露出している。下側放熱板１４及び上側放熱板１６は、封止体１８の内部において半導体素子１２と電気的及び熱的に接続されている。これにより、下側放熱板１４及び上側放熱板１６は、半導体素子１２に接続された電気回路の一部を構成するとともに、半導体素子１２の熱を外部へ放熱する放熱板として機能する。ここで、下側放熱板１４は、本開示の第１の側面における第１導体板の一例であり、上側放熱板１６は、本開示の第１の側面における第２導体板の一例である。
【００１１】
図１、２に示すように、半導体素子１２は、主に半導体基板で構成されているとともに、一対の主電極１２ａ、１２ｂと、複数の信号電極１２ｃをさらに有する。一対の主電極１２ａ、１２ｂには、第１主電極１２ａと第２主電極１２ｂが含まれている。第１主電極１２ａ及び複数の信号電極１２ｃは、半導体素子１２の一方の表面に位置しており、第２主電極１２ｂは、半導体素子１２の他方の表面に位置している。一対の主電極１２ａ、１２ｂは、半導体基板を介して電気的に接続される。信号電極１２ｃは、不図示の信号端子に電気的に接続される。
【００１２】
半導体素子１２は、パワー半導体素子であって、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。但し、半導体素子１２はＩＧＢＴに限られず、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はダイオードであってもよい。なお、半導体素子の数や種類については、特に限定されない。半導体素子１２を構成する半導体材料には、例えばケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又は他の種類の半導体材料を採用することができる。
【００１３】
下側放熱板１４及び上側放熱板１６は、半導体素子１２を挟んで対向している。下側放熱板１４は、概して板形状又は直方体形状を有しており、例えば銅又は他の金属といった導体材料を用いて形成されている。下側放熱板１４は、第１主表面１４ａと、その反対側に位置する第２主表面１４ｂを有している。下側放熱板１４の第１主表面１４ａは、半導体素子１２の第２主電極１２ｂにはんだ２０を介して接合される。これにより、下側放熱板１４は、半導体素子１２と電気的及び熱的に接続されている。一方、下側放熱板１４の第２主表面１４ｂは、封止体１８の一方の表面において露出されている。
【００１４】
上側放熱板１６も、下側放熱板１４と同様に、概して板形状又は直方体形状を有しており、例えば銅又は他の金属といった導体材料を用いて形成されている。上側放熱板１６は、第１主表面１６ａと、その反対側に位置する第２主表面１６ｂとを有している。上側放熱板１６には、半導体素子１２と向かい合う範囲において、第２主表面１６ｂから半導体素子１２に向かって突出するスペーサ部１６ｃが設けられている。このスペーサ部１６ｃにおいて、上側放熱板１６は、下側放熱板１４とは異なっている。このスペーサ部１６ｃによって、半導体装置１０の製造工程における組付け作業を一部簡素化することもできる。上側放熱板１６の第１主表面１６ａは、封止体１８の他方の表面において露出されている。上側放熱板１６は、第２主表面１６ｂのスペーサ部１６ｃにおける頂面部分において半導体素子１２の第１主電極１２ａにはんだ２２を介して接合されている。これにより、上側放熱板１６は、半導体素子１２と電気的及び熱的に接続されている。
【００１５】
はんだ２０及びはんだ２２は、本開示の第１の側面における第１接合材及び第２接合材のそれぞれ一例である。第１接合材及び第２接合材は、はんだに限定されず、導電性及び流動性を有する接合材であればよい。
【００１６】
図２を参照して、下側放熱板１４について詳細に説明する。下側放熱板１４の第１主表面１４ａは、第１領域Ａ１と、第１領域Ａ１を取り囲む第２領域Ａ２を有する。第１領域Ａ１の少なくとも一部がはんだ２０と接触する。従って、下側放熱板１４の第１主表面１４ａは、第１領域Ａ１において、半導体素子１２の第２主電極１２ｂにはんだ２０を介して接合される。一方、第２領域Ａ２は、第１領域Ａ１よりも表面粗さが大きく、第１はんだ２０に対する親和性が低い。言い換えると、第２領域Ａ２は第１領域Ａ１よりも粗面化されている。一例ではあるが、この第２領域Ａ２の粗面は、下側放熱板１４の第１主表面１４ａをレーザ照射することによって形成される。第２領域Ａ２の粗面化手法は、レーザ照射に限定されず、他の粗面化手法であってもよい。
【００１７】
半導体素子１２が接合された下側放熱板１４の第１主表面１４ａを平面視すると、第１領域Ａ１と第２領域Ａ２との間の境界ＢＬは、半導体素子１２の周縁ＰＥを取り囲む。また、半導体素子１２の周縁ＰＥと境界ＢＬとの間の間隔Ｗは、半導体素子１２の周縁ＰＥに沿って部分的に拡大されている。
【００１８】
上記した半導体装置１０では、下側放熱板１４の第１主表面１４ａが、はんだ２０と接触する第１領域Ａ１と、第１領域Ａ１を取り囲むとともに第１領域Ａ１よりもはんだ２０に対する親和性が低い第２領域Ａ２とを有する。このような構成によると、下側放熱板１４と半導体素子１２との間から溢れ出た余剰なはんだは、主に第１領域Ａ１において濡れ広がり、第２領域Ａ２へ濡れ広がることが抑制される。即ち、余剰なはんだの濡れ広がりは、第１領域Ａ１と第２領域Ａ２との間の境界ＢＬによって制限又は抑制される。このとき、第１領域Ａ１と第２領域Ａ２との間の境界ＢＬが、半導体素子１２の周縁ＰＥに近接して設けられていると、余剰なはんだの量に対して、第１領域Ａ１の面積が不足するおそれがある。この場合、余剰なはんだが第１領域Ａ１を越えてしまい、意図しない範囲へ濡れ広がるおそれがある。それに対して、第１領域Ａ１と第２領域Ａ２との間の境界ＢＬが、半導体素子１２の周縁ＰＥから離れて設けられていると、第１領域Ａ１の一部に偏って余剰なはんだが流れ込むことによって、下側放熱板１４に対する半導体素子１２の位置が意図せず変化するおそれがある。この点に関して、上記した半導体装置１０では、第１領域Ａ１と第２領域Ａ２との間の境界ＢＬが、半導体素子１２の周縁ＰＥを取り囲むとともに、半導体素子１２の周縁ＰＥと当該境界ＢＬとの間の間隔Ｗは、半導体素子１２の周縁ＰＥに沿って部分的に拡大されている。このような構成によると、下側放熱板１４に対する半導体素子１２の位置ずれを抑制しつつ、半導体素子１２の周縁ＰＥと境界ＢＬとの間の間隔Ｗが拡大された領域に、余剰なはんだを受け入れることができる。
【００１９】
図３、４を参照して、実施例１の半導体装置１０の製造方法について説明する。先ず、上側放熱板１６と半導体素子１２を用意し、各々の接合部に予備はんだを配置する。次いで、上側放熱板１６は、不図示の信号端子等と一体に形成された一つの部品（リードフレーム）として用意されてもよい。次いで、図３に示すように、上側放熱板１６上に半導体素子１２をはんだ付けする（第１リフロー工程）。具体的には、上側放熱板１６の第２主表面１６ｂにおけるスペーサ部１６ｃの頂面部分に、半導体素子１２の第１主電極１２ａがはんだ２２を介して接合される。このとき、上側放熱板１６と半導体素子１２との間にはシート形状のはんだが介挿されており、リフロー炉等でそのはんだを加熱し溶融することで、上側放熱板１６と半導体素子１２は接合される。なお、第１リフロー工程時に、半導体素子１２の第２主電極１２ｂ上にも予備はんだを配置しておく。
【００２０】
第１リフロー工程後、レーザ照射により第１主表面１４ａの一部（即ち第２領域Ａ２）が粗面化された下側放熱板１４を用意する。次いで、図４に示すように、半導体素子１２上に下側放熱板１４をはんだ付けする（第２リフロー工程）。具体的には、半導体素子１２の第２主電極１２ｂに、下側放熱板１４の第１主表面１４ａがはんだ２０を介して接合される。このとき、半導体素子１２と下側放熱板１４との間にはシート形状のはんだが介挿されており、リフロー炉等でそのはんだを加熱し溶融することで、半導体素子１２と下側放熱板１４は接合される。ここで、一例ではあるが、第２リフロー工程において、高さ合わせのための治具を用いてはんだ付けを行ってよい。高さ合わせの治具を用いることで下側放熱板１４に対する上側放熱板１６の高さ位置が決定し、下側放熱板１４上に半導体素子１２を精度よく配置することができる。なお、下側放熱板１４の第１主表面１４ａには、予め予備はんだが配置されていてもよい。
【００２１】
以上の工程により、半導体装置１０は組み付けされる。上記の製造方法により、下側放熱板１４に対する半導体素子１２の位置ずれを抑制しつつ、半導体素子１２の周縁ＰＥと境界ＢＬとの間の間隔Ｗが拡大された領域に、余剰なはんだを受け入れることができる。但し、この製造方法は一例であり、特別に限定されるものではない。なお、他の製造工程については、従来の技術を用いて製造することができる。
【００２２】
実施例１の半導体装置１０では、半導体素子１２の周縁ＰＥは略矩形状であり、四つの辺で構成されている。下側放熱板１４について、半導体素子１２の周縁ＰＥと境界ＢＬとの間の間隔Ｗは、半導体素子１２の周縁ＰＥに沿って、特に半導体素子１２の周縁ＰＥを構成する四つの辺の各辺においてそれぞれ部分的に拡大されている。このような構成によると、周縁ＰＥを構成する四辺すべてにおいて余剰はんだが濡れ広がるスペースを確保することができる。従って、余剰はんだが意図しない範囲にまで濡れ広がることが抑制され、それに起因する絶縁不良を防止することができる。但し、これに限定されず、下側放熱板１４は、様々に変形可能である。
【００２３】
図５を参照して、下側放熱板１４のいくつかの変形例について説明する。図５（Ａ）に示すように、半導体素子１２の周縁ＰＥと境界ＢＬとの間の間隔Ｗは、半導体素子１２の周縁ＰＥに沿って、半導体素子１２の周縁ＰＥを構成する四つの辺のうち一辺において、部分的に拡大されていてもよい。この場合、間隔Ｗが拡大される範囲が減るため、その分だけ下側放熱板１４のサイズを比較的に小さく設計することもできる。
【００２４】
あるいは、図５（Ｂ）に示すように、間隔Ｗが、半導体素子１２の周縁ＰＥを構成する四つの辺のうち二辺において、部分的に拡大されていてもよい。この場合、図示したような互いに対向する二辺において、部分的に拡大されているとよい。このような構成によると、対向する二辺において、左右バランスよく余剰はんだが収容することができる。また、境界ＢＬが多方向において半導体素子１２を取り囲むことから、半導体素子１２の位置ずれを抑制することにも有利である。あるいは、図５（ｃ）に示すように、間隔Ｗが、半導体素子１２の周縁ＰＥを構成する四つの辺のうち三辺において、部分的に拡大されていてもよい。
【００２５】
あるいは、図５（Ｄ）に示すように、間隔Ｗは、半導体素子１２の周縁ＰＥの少なくとも一つの角部に対応する範囲において、部分的に拡大されていてもよい。このような構成によると、半導体素子１２を取り囲む周縁ＰＥの長さに対して、比較的に多量の余剰はんだを収容可能な領域を確保することができる。なお、間隔Ｗにおける周縁ＰＥに沿って拡大する幅及び長さや、拡大する箇所及び位置は、第１領域Ａ１及び第２領域Ａ２の第１接合材に対する親和性によって、適宜調整することができる。
【００２６】
（実施例２）図６−１２を参照して、実施例２の半導体装置１００及びその製造方法について説明する。図６に示すように、半導体装置１００は、半導体素子１１２と、下側放熱板１１４と、上側放熱板１１６と、封止体１１８とを備える。半導体素子１１２は、封止体１１８の内部に封止されている。封止体１１８は、例えばエポキシ樹脂といった絶縁性を有する材料を用いて構成されている。封止体１１８は、概して板形状を有しており、互いに反対側に位置する二つの主表面を有する。一方の主表面には下側放熱板１１４が露出しており、他方の主表面には上側放熱板１１６が露出している。下側放熱板１１４及び上側放熱板１１６は、封止体１１８の内部において半導体素子１１２と電気的及び熱的に接続されている。これにより、下側放熱板１１４及び上側放熱板１１６は、半導体素子１１２に接続された電気回路の一部を構成するとともに、半導体素子１１２の熱を外部へ放熱する放熱板として機能する。ここで、下側放熱板１１４及び上側放熱板１１６は、本開示の第２の側面における第１導体板及び第２導体板の一例である。
【００２７】
半導体素子１１２は、主に半導体基板で構成されているとともに、一対の主電極１１２ａ、１１２ｂと有する。一対の主電極１１２ａ、１１２ｂには、第１主電極１１２ａと第２主電極１１２ｂが含まれている。第１主電極１１２ａは、半導体素子１１２の一方の表面に位置しており、第２主電極１１２ｂは、半導体素子１１２の他方の表面に位置している。一対の主電極１１２ａ、１１２ｂは、半導体基板を介して電気的に接続される。
【００２８】
半導体素子１１２は、パワー半導体素子であって、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。但し、半導体素子１１２はＩＧＢＴに限られず、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はダイオードであってもよい。なお、半導体素子の数や種類については、特に限定されない。半導体素子１１２を構成する半導体材料には、例えばケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又は他の種類の半導体材料を採用することができる。
【００２９】
下側放熱板１１４及び上側放熱板１１６は、半導体素子１１２を挟んで対向している。下側放熱板１１４は、概して板形状又は直方体形状を有しており、例えば銅又は他の金属といった導体材料を用いて形成されている。下側放熱板１１４は、第１主表面１１４ａと、その反対側に位置する第２主表面１１４ｂを有している。下側放熱板１１４の第１主表面１１４ａは、半導体素子１１２の第２主電極１１２ｂにはんだ１２０を介して接合される。これにより、下側放熱板１１４は、半導体素子１１２と電気的及び熱的に接続されている。一方、下側放熱板１１４の第２主表面１１４ｂは、封止体１１８の一方の表面において露出されている。
【００３０】
上側放熱板１１６も、下側放熱板１１４と同様に、概して板形状又は直方体形状を有しており、例えば銅又は他の金属といった導体材料を用いて形成されている。上側放熱板１１６は、第１主表面１１６ａと、その反対側に位置する第２主表面１１６ｂとを有している。上側放熱板１１６には、半導体素子１１２と向かい合う範囲において、第２主表面１１６ｂから半導体素子１１２に向かって突出するスペーサ部１１６ｃが設けられている。このスペーサ部１１６ｃにおいて、上側放熱板１１６は、下側放熱板１１４とは異なっている。このスペーサ部１１６ｃによって、半導体装置１００の製造工程における組付け作業を一部簡素化することもできる。上側放熱板１１６の第１主表面１１６ａは、封止体１１８の他方の表面において露出されている。上側放熱板１１６は、第２主表面１１６ｂのスペーサ部１１６ｃにおける頂面部分において半導体素子１１２の第１主電極１１２ａにはんだ１２２を介して接合されている。これにより、上側放熱板１１６は、半導体素子１１２と電気的及び熱的に接続されている。なお、スペーサ部１１６ｃは、頂面からスペーサ部１１６ｃの基端部に向かって、スペーサ部１１６ｃの断面積が拡大するテーパ形状を有している。ここでいうスペーサ部１１６ｃの断面積は、半導体装置１００の積層方向に対して垂直にスペーサ部１１６ｃを切断したときの断面積を示す。
【００３１】
はんだ１２０及びはんだ１２２は、本開示の第２の側面における第１接合材及び第２接合材のそれぞれ一例である。第１接合材及び第２接合材は、はんだに限定されず、導電性及び流動性を有する接合材であればよい。
【００３２】
図７を参照して、上側放熱板１１６について詳細に説明する。上側放熱板１１６の第２主表面１１６ｂには、はんだ１２０の周縁に沿って延びる第１溝１１６ｄが設けられている。第１溝１１６ｄは、はんだ１２０と接触している。第１溝１１６ｄの内面には、第１溝１１６ｄの長手方向に沿って延びる第２溝１１６ｅが設けられている。第２溝１１６ｅの断面積は、第１溝１１６ｄの断面積よりも小さい。ここでいう第１溝１１６ｄ及び第２溝１１６ｅの断面積は、第１溝１１６ｄの長手方向に対して垂直に第１溝１１６ｄ及び第２溝１１６ｅをそれぞれ切断したときの断面積を示す。一例ではあるが、第２溝１１６ｅの幅寸法は、約０．５ミリメートル程度であってよい。なお、第２溝１１６ｅの幅寸法は、第２溝１１６ｅにおける第１接合材又は第２接合材（本実施例でいうはんだ）の接触角等（第２溝１１６ｅにおける第１接合材又は第２接合材の表面張力に関与するパラメータ）によって決定される。
【００３３】
上記した半導体装置１００では、上側放熱板１１６に、第１溝１１６ｄが設けられている。この第１溝１１６ｄは、はんだ１２２に接触する一表面に設けられているとともに、はんだ１２２の周縁に沿って延びている。このような構成によると、半導体素子１１２と上側放熱板１１６とが接合されるときに、余剰なはんだを第１溝１１６ｄに収容することができる。さらに、第１溝１１６ｄの内面には、第１溝１１６ｄの長手方向に沿って延びるとともに第１溝１１６ｄよりも断面積の小さい第２溝１１６ｅが設けられている。これにより、第１溝１１６ｄに収容されたはんだ１２２は、第２溝１１６ｅにおける表面張力によって誘導されることで、第１溝１１６ｄの全体に亘って濡れ広がることができる。従って、第１溝１１６ｄが比較的に小さい場合でも、余剰なはんだを第１溝１１６ｄの全体で速やかに収容することができ、余剰なはんだが第１溝１１６ｄを越えて過剰に濡れ広がることが防止される。
【００３４】
図８、図９を参照して、実施例２の半導体装置１００の製造方法について説明する。先ず、上側放熱板１１６と半導体素子１１２を用意し、各々の接合部に予備はんだを配置する。予備はんだ後、上側放熱板１１６は、不図示の信号端子等と一体に形成された一つの部品（リードフレーム）として用意されてもよい。次いで、図３に示すように、上側放熱板１１６上に半導体素子１１２をはんだ付けする（第１リフロー工程）。具体的には、上側放熱板１１６の第２主表面１１６ｂにおけるスペーサ部１１６ｃの頂面部分に、半導体素子１１２の第１主電極１１２ａがはんだ１２２を介して接合される。このとき、上側放熱板１１６と半導体素子１１２との間にはシート形状のはんだが介挿されており、リフロー炉等でそのはんだを加熱し溶融することで、上側放熱板１１６と半導体素子１１２は接合される。余剰のはんだは、スペーサ部１１６ｃの特に角部を伝って第１溝１１６ｄに収容され、第１溝１１６ｄに設けられた第２溝１１６ｅにおける表面張力によって誘導されることで、第１溝１１６ｄ全体に濡れ広がる。なお、第１リフロー工程時に、半導体素子１１２の第２主電極１１２ｂ上にも予備はんだを配置しておく。
【００３５】
第１リフロー工程後、下側放熱板１１４を用意する。次いで、図９に示すように、半導体素子１１２上に下側放熱板１１４をはんだ付けする（第２リフロー工程）。具体的には、半導体素子１１２の第２主電極１１２ｂに、下側放熱板１１４の第１主表面１１４ａがはんだ１２０を介して接合される。このとき、半導体素子１１２と下側放熱板１１４との間にはシート形状のはんだが介挿されており、リフロー炉等でそのはんだを加熱し溶融することで、半導体素子１１２と下側放熱板１１４は接合される。ここで、一例ではあるが、第２リフロー工程において、高さ合わせのための治具を用いてはんだ付けを行ってよい。高さ合わせの治具を用いることで下側放熱板１１４に対する上側放熱板１１６の高さ位置が決定し、下側放熱板１１４上に半導体素子１１２を精度よく配置することができる。なお、下側放熱板１１４の第１主表面１１４ａには、予め予備はんだが配置されていてもよい。
【００３６】
以上の工程により、半導体装置１００は組み付けされる。上記の製造方法により、余剰なはんだを第１溝１１６ｄの全体で速やかに収容することができ、余剰なはんだが第１溝１１６ｄを越えて過剰に濡れ広がることが防止される。但し、この製造方法は一例であり、特別に限定されるものではない。なお、他の製造工程については、従来の技術を用いて製造することができる。
【００３７】
なお、実施例２の半導体装置１００は、様々に変更可能である。図１０−図１２を参照して、半導体装置１００のいくつかの変形例について説明する。上側放熱板１１６に設けられた第１溝１１６ｄにおける第２溝１１６ｅの具体的な位置や数については、特に限定されず、適宜調整することが可能である。図１０（Ａ）に示すように、第２溝１１６ｅは、第１溝１１６ｄの外周縁側に設けられていてもよい。あるいは、図１０（Ｂ）に示すように、第２溝１１６ｅは、第１溝１１６ｄの内周縁側に設けられていてもよい。また、図１０（Ｃ）に示すように、第２溝１１６ｅの数は一つに限定されず、第１溝１１６ｄ内に二又は三以上の第２溝１１６ｅが設けられていてもよい。
【００３８】
実施例２の半導体装置１００の上側放熱板１１６も、上記したものに限定されない。例えば、上側放熱板１１６は、スペーサ部１１６ｃは必ずしも必要としない。図１０（Ａ）から図１０（Ｃ）に示すように、上側放熱板１１６の第２主表面１１６ｂ全体が略フラットな面で構成されていてもよい。また、図１１に示すように、上側放熱板１１６のスペーサ部１１６ｃに代えて、又は加えて、上側放熱板１１６と半導体素子１１２との間に、別体の導体スペーサ１１５を有していてもよい。
【００３９】
実施例２の半導体装置１００では、第１溝１１６ｄは、上側放熱板１１６に設けられている。但し、第１溝１１６ｄの設けられる位置は、これに限定されない。上側放熱板１１６に設けられた第１溝１１６ｄに代えて、又は加えて、図１２に示すように、下側放熱板１１４の第１主表面１１４ａに第１溝１１４ｄが設けられていてもよい。第１溝１１４ｄ、１１６ｄは、はんだ１２０、１２２に接触する下側放熱板１１４及び上側放熱板１１６の少なくとも一方に設けられていればよい。仮に第１溝１１４ｄが下側放熱板１１４に設けられた場合であっても、第１溝１１４ｄに収容されたはんだ１２０は、第２溝１１４ｅにおける表面張力によって誘導されることで、第１溝１１４ｄの全体に亘って濡れ広がることができる。
【００４０】
以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４１】
１０、１００：半導体装置
１２、１１２：半導体素子
１２ａ、１２ｂ、１１２ａ、１１２ｂ：主電極
１２ｃ：信号電極
１４、１１４：下側放熱板
１６、１１６：上側放熱板
１６ｃ、１１６ｃ：スペーサ部
１８、１１８：封止体
２０、２２、１２０、１２２：はんだ
１１４ｄ、１１６ｄ：第１溝
１１４ｅ、１１６ｅ：第２溝
Ａ１：第１領域
Ａ２：第２領域
ＢＬ：第１領域と第２領域との間の境界
ＰＥ：半導体素子の周縁
Ｗ：半導体素子の周縁と境界との間隔
【図１】
2020191417.tif 000003
【図２】
2020191417.tif 000004
【図３】
2020191417.tif 000005
【図４】
2020191417.tif 000006
【図５】
2020191417.tif 000007
【図６】
2020191417.tif 000008
【図７】
2020191417.tif 000009
【図８】
2020191417.tif 000010
【図９】
2020191417.tif 000011
【図１０】
2020191417.tif 000012
【図１１】
2020191417.tif 000013
【図１２】
2020191417.tif 000014