(57)【要約】【課題】帰還電圧の異常が生じた場合に過電圧保護を行う機能を出力端子の追加を必要とせずに実現できる電源制御装置を提供する。【解決手段】装置外部においてインダクタの第１端と接続可能な第１端子と、前記第１端子と第１接続ノードにおいて接続される第１端を有するトランジスタと、スイッチング電源装置の出力電圧に基づいて生成される帰還電圧に基づいてＰＷＭ信号を生成する帰還制御部と、前記ＰＷＭ信号に基づいて前記トランジスタをスイッチング制御するスイッチング制御部と、前記第１接続ノードに生じるスイッチング電圧を監視して過電圧保護信号を生成する過電圧保護部と、を備えており、前記スイッチング制御部は、前記過電圧保護信号に基づいて前記トランジスタをオフとしてスイッチングを停止させる電源制御装置。【選択図】図１
2020191699.tif 000002
【特許請求の範囲】
【請求項１】
装置外部においてインダクタの第１端と接続可能な第１端子と、
前記第１端子と第１接続ノードにおいて接続される第１端を有するトランジスタと、
スイッチング電源装置の出力電圧に基づいて生成される帰還電圧に基づいてＰＷＭ信号を生成する帰還制御部と、
前記ＰＷＭ信号に基づいて前記トランジスタをスイッチング制御するスイッチング制御部と、
前記第１接続ノードに生じるスイッチング電圧を監視して過電圧保護信号を生成する過電圧保護部と、
を備えており、
前記スイッチング制御部は、前記過電圧保護信号に基づいて前記トランジスタをオフとしてスイッチングを停止させる、
電源制御装置。
【請求項２】
前記過電圧保護部は、前記スイッチング電圧に基づく電圧を平滑化する平滑部を有する、請求項１に記載の電源制御装置。
【請求項３】
前記平滑部は、
前記第１端子と接続される第１端を有する第１抵抗と、
前記第１抵抗の第２端と接続される第１端を有する第１キャパシタと、を有する、請求項２に記載の電源制御装置。
【請求項４】
前記過電圧保護部は、前記平滑部から出力される第１電圧を第２電圧に変換するバッファをさらに有する、請求項２または請求項３に記載の電源制御装置。
【請求項５】
前記バッファは、
前記第１電圧が印加されるベースと、接地端に接続されるコレクタと、を有するｐｎｐトランジスタと、
前記入力電圧が印加される第１端と、前記ｐｎｐトランジスタのエミッタに接続される第２端と、を有する第２抵抗と、
前記入力電圧が印加されるコレクタと、前記ｐｎｐトランジスタのエミッタが接続されるベースと、を有するｎｐｎトランジスタと、を有する、請求項４に記載の電源制御装置。
【請求項６】
前記過電圧保護部は、
前記平滑部から出力される第１電圧に基づいた電圧を分圧して第１分圧電圧を生成する第１分圧抵抗と、
前記第１分圧電圧と第１基準電圧とを比較する第１コンパレータと、をさらに有する、請求項２から請求項５のいずれか１項に記載の電源制御装置。
【請求項７】
前記過電圧保護部は、
前記第１コンパレータの出力に基づいてオンオフされるスイッチと、
前記第１分圧抵抗に含まれる第３抵抗と、をさらに有し、
前記第３抵抗の両端間には前記スイッチが接続される、請求項６に記載の電源制御装置。
【請求項８】
前記帰還電圧を監視して帰還電圧検知信号を出力する帰還電圧検知部と、
前記過電圧保護信号と前記帰還電圧検知信号とに基づき、前記スイッチング制御部へ出力するシャットダウン信号を生成するシャットダウン信号生成部と、
をさらに備える、請求項１から請求項７のいずれか１項に記載の電源制御装置。
【請求項９】
前記帰還電圧検知部は、前記帰還電圧と第２基準電圧とを比較して前記帰還電圧検知信号を生成する第２コンパレータを有する、請求項８に記載の電源制御装置。
【請求項１０】
前記第２基準電圧は、前記帰還制御部に含まれるソフトスタート部により生成されるソフトスタート電圧よりも低い、請求項９に記載の電源制御装置。
【請求項１１】
前記シャットダウン信号生成部は、前記帰還電圧検知信号に基づいた信号が入力されるＤ入力端と、前記過電圧保護信号が入力されるクロック端と、を有するＤフリップフロップを有する、請求項８から請求項１０のいずれか１項に記載の電源制御装置。
【請求項１２】
保護回路部をさらに備え、
前記シャットダウン信号生成部は、前記Ｄフリップフロップの出力に基づく信号と、前記保護回路部から出力される保護信号とが入力されるＡＮＤ回路をさらに有する、請求項１１に記載の電源制御装置。
【請求項１３】
前記トランジスタの第２端と接続されて装置外部において入力電圧の印加端と接続可能な第２端子をさらに備える請求項１から請求項１２のいずれか１項に記載の電源制御装置と、
前記第１端子に接続される第１端を有するインダクタと、
前記インダクタの第２端に接続される第１端を有する出力キャパシタと、
を備える降圧型ＤＣ／ＤＣコンバータ。
【請求項１４】
前記トランジスタの第２端と接続されて装置外部において接地端と接続可能な第２端子と、第３端子と、をさらに備える請求項１から請求項１２のいずれか１項に記載の電源制御装置と、
前記第１端子に接続される第１端と、入力電圧の印加端が接続される第２端と、を有するインダクタと、
前記第３端子と接続されるアノードを有するダイオードと、
前記ダイオードのカソードと接続される第１端を有する出力キャパシタと、
を備える昇圧型ＤＣ／ＤＣコンバータ。
【請求項１５】
前記出力電圧を分圧して前記帰還電圧を生成する第２分圧抵抗をさらに備える、請求項１３に記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項１６】
前記出力電圧を分圧して前記帰還電圧を生成する第２分圧抵抗をさらに備える、請求項１４に記載の昇圧型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、降圧型ＤＣ／ＤＣコンバータ用または昇圧型ＤＣ／ＤＣコンバータ用の電源制御装置に関する。
【背景技術】
【０００２】
従来から、熱損失が少なく、且つ、入出力差が比較的大きい場合に効率が良い安定化電源手段の一つとして、トランジスタのスイッチング制御によって入力電圧から所望の出力電圧を生成する所謂スイッチングレギュレータが広く用いられている。スイッチングレギュレータには、降圧型ＤＣ／ＤＣコンバータや昇圧型ＤＣ／ＤＣコンバータが含まれる。
【０００３】
特許文献１には、従来の降圧型ＤＣ／ＤＣコンバータの一例が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１１４９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１を含め従来の降圧型ＤＣ／ＤＣコンバータでは、出力電圧を分圧抵抗により分圧することによって帰還電圧を生成し、当該帰還電圧に基づいてデューティ制御を行うものが多い。このような降圧型ＤＣ／ＤＣコンバータでは、分圧抵抗同士の接続ノードと出力電圧の出力ラインとの間の導通状態が非導通となる異常が生じた場合、帰還電圧は常に接地電圧（＝０Ｖ）となる。これにより、スイッチング制御は、最大デューティでの制御となり、出力電圧が持ち上がってしまう（出力電圧＝入力電圧×最大デューティ）。すると、出力電圧が出力ラインに接続されるデバイスの耐圧を超えてしまい、当該デバイスが破壊される虞があった。
【０００６】
また、降圧型ＤＣ／ＤＣコンバータに含まれる電源ＩＣは、帰還電圧が印加される帰還端子（ＦＢ端子）を備えることが多く、ＦＢ端子の電圧を監視することにより、過電圧保護を行うことはできる。しかしながら、上記のような分圧抵抗同士の接続ノードと出力ラインとの間の導通状態が非導通となる異常の場合は、ＦＢ端子の電圧は０Ｖとなるので、過電圧保護を行うことができない。そのため、電源ＩＣに出力電圧の生成される出力端子を追加して、当該出力端子の電圧を監視することが考えられるが、電源ＩＣにおける端子の追加は望ましくない。
【０００７】
上記状況に鑑み、本発明は、帰還電圧の異常が生じた場合に過電圧保護を行う機能を出力端子の追加を必要とせずに実現できる電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明の第１態様に係る電源制御装置は、
装置外部においてインダクタの第１端と接続可能な第１端子と、
前記第１端子と第１接続ノードにおいて接続される第１端を有するトランジスタと、
スイッチング電源装置の出力電圧に基づいて生成される帰還電圧に基づいてＰＷＭ信号を生成する帰還制御部と、
前記ＰＷＭ信号に基づいて前記トランジスタをスイッチング制御するスイッチング制御部と、
前記第１接続ノードに生じるスイッチング電圧を監視して過電圧保護信号を生成する過電圧保護部と、
を備えており、
前記スイッチング制御部は、前記過電圧保護信号に基づいて前記トランジスタをオフとしてスイッチングを停止させる構成としている（第１の構成）。
【０００９】
また、上記第１の構成において、前記過電圧保護部は、前記スイッチング電圧に基づく電圧を平滑化する平滑部を有することとしてもよい（第２の構成）。
【００１０】
また、上記第２の構成において、前記平滑部は、前記第１端子と接続される第１端を有する第１抵抗と、前記第１抵抗の第２端と接続される第１端を有する第１キャパシタと、を有することとしてもよい（第３の構成）。
【００１１】
また、上記第２または第３の構成において、前記過電圧保護部は、前記平滑部から出力される第１電圧を第２電圧に変換するバッファをさらに有することとしてもよい（第４の構成）。
【００１２】
また、上記第４の構成において、前記バッファは、前記第１電圧が印加されるベースと、接地端に接続されるコレクタと、を有するｐｎｐトランジスタと、前記入力電圧が印加される第１端と、前記ｐｎｐトランジスタのエミッタに接続される第２端と、を有する第２抵抗と、前記入力電圧が印加されるコレクタと、前記ｐｎｐトランジスタのエミッタが接続されるベースと、を有するｎｐｎトランジスタと、を有することとしてもよい（第５の構成）。
【００１３】
また、上記第２から第５のいずれかの構成において、前記過電圧保護部は、前記平滑部から出力される第１電圧に基づいた電圧を分圧して第１分圧電圧を生成する第１分圧抵抗と、前記第１分圧電圧と第１基準電圧とを比較する第１コンパレータと、をさらに有することとしてもよい（第６の構成）。
【００１４】
また、上記第６の構成において、前記過電圧保護部は、前記第１コンパレータの出力に基づいてオンオフされるスイッチと、前記第１分圧抵抗に含まれる第３抵抗と、をさらに有し、前記第３抵抗の両端間には前記スイッチが接続されることとしてもよい（第７の構成）。
【００１５】
また、上記第１から第７のいずれかの構成において、前記帰還電圧を監視して帰還電圧検知信号を出力する帰還電圧検知部と、前記過電圧保護信号と前記帰還電圧検知信号とに基づき、前記スイッチング制御部へ出力するシャットダウン信号を生成するシャットダウン信号生成部と、をさらに備えることとしてもよい（第８の構成）。
【００１６】
また、上記第８の構成において、前記帰還電圧検知部は、前記帰還電圧と第２基準電圧とを比較して前記帰還電圧検知信号を生成する第２コンパレータを有することとしてもよい（第９の構成）。
【００１７】
また、上記第９の構成において、前記第２基準電圧は、前記帰還制御部に含まれるソフトスタート部により生成されるソフトスタート電圧よりも低いこととしてもよい（第１０の構成）。
【００１８】
また、上記第８から第１０のいずれかの構成において、前記シャットダウン信号生成部は、前記帰還電圧検知信号に基づいた信号が入力されるＤ入力端と、前記過電圧保護信号が入力されるクロック端と、を有するＤフリップフロップを有することとしてもよい（第１１の構成）。
【００１９】
また、上記第１１の構成において、保護回路部をさらに備え、前記シャットダウン信号生成部は、前記Ｄフリップフロップの出力に基づく信号と、前記保護回路部から出力される保護信号とが入力されるＡＮＤ回路をさらに有することとしてもよい（第１２の構成）。
【００２０】
また、本発明の第２態様に係る降圧型ＤＣ／ＤＣコンバータは、前記トランジスタの第２端と接続されて装置外部において入力電圧の印加端と接続可能な第２端子をさらに備える上記いずれかの構成である電源制御装置と、
前記第１端子に接続される第１端を有するインダクタと、
前記インダクタの第２端に接続される第１端を有する出力キャパシタと、を備える（第１３の構成）。
【００２１】
また、本発明の第３態様に係る昇圧型ＤＣ／ＤＣコンバータは、前記トランジスタの第２端と接続されて装置外部において接地端と接続可能な第２端子と、第３端子と、をさらに備える上記いずれかの構成である電源制御装置と、
前記第１端子に接続される第１端と、入力電圧の印加端が接続される第２端と、を有するインダクタと、
前記第３端子と接続されるアノードを有するダイオードと、
前記ダイオードのカソードと接続される第１端を有する出力キャパシタと、を備える（第１４の構成）。
【００２２】
また、上記第１３の構成の降圧型ＤＣ／ＤＣコンバータにおいて、前記出力電圧を分圧して前記帰還電圧を生成する第２分圧抵抗をさらに備えることとしてもよい（第１５の構成）。
【００２３】
また、上記第１４の構成の昇圧型ＤＣ／ＤＣコンバータにおいて、前記出力電圧を分圧して前記帰還電圧を生成する第２分圧抵抗をさらに備えることとしてもよい（第１６の構成）。
【発明の効果】
【００２４】
本発明の電源制御装置によれば、帰還電圧の異常が生じた場合に過電圧保護を行う機能を出力端子の追加を必要とせずに実現できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の例示的な実施形態に係る降圧型ＤＣ／ＤＣコンバータの構成を示す図である。
【図２】過電圧保護部の一構成例を示す図である。
【図３】帰還電圧検知部およびシャットダウン信号生成部の一構成例を示す図である。
【図４】参照電圧、ソフトスタート電圧、および基準電圧の時間的推移を示す図である。
【図５】本発明の例示的な実施形態に係る降圧型ＤＣ／ＤＣコンバータにおいて異常が生じたことを示す図である。
【図６】異常状態が発生した場合の電源ＩＣの起動動作を示すタイミングチャートである。
【図７】過電圧保護機能を有さない電源ＩＣを用いた場合に異常状態が発生した場合の起動時の波形図である。
【図８】降圧型ＤＣ／ＤＣコンバータの変形例の構成を示す図である。
【図９】本発明の例示的な実施形態に係る昇圧型ＤＣ／ＤＣコンバータの構成を示す図である。
【発明を実施するための形態】
【００２６】
以下に本発明の例示的な実施形態について図面を参照して説明する。
【００２７】
＜１．降圧型ＤＣ／ＤＣコンバータの全体構成＞
図１は、本発明の例示的な実施形態に係る降圧型ＤＣ／ＤＣコンバータの構成を示す図である。図１に示す降圧型ＤＣ／ＤＣコンバータは、電源ＩＣ（電源制御装置）１と、電源ＩＣ１に対して外付けされるディスクリート素子として出力キャパシタＣ１、インダクタＬ１、および分圧抵抗Ｒ１，Ｒ２を有する。
【００２８】
電源ＩＣ１は、上側トランジスタＭ１と、下側トランジスタＭ２と、ドライバ２と、ロジック部３と、ＰＷＭコンパレータ４と、スロープ信号生成部５と、エラーアンプ６と、参照電圧生成部７と、ソフトスタート部８と、帰還電圧検知部９と、過電圧保護部１０と、保護回路部１１と、シャットダウン信号生成部１２と、ＵＶＬＯ部１３と、を有する。なお、ＰＷＭコンパレータ４と、スロープ信号生成部５と、エラーアンプ６と、参照電圧生成部７と、ソフトスタート部８と、から帰還制御部ＦＢＣ１が構成される。
【００２９】
下側トランジスタＭ２は、同期整流トランジスタである。すなわち、図１に示す降圧型ＤＣ／ＤＣコンバータは、同期整流型コンバータである。また、電源ＩＣ１は、外部との電気的接続を確立するための外部端子として、端子Ｔ１（ＩＮ端子）、端子Ｔ２（ＳＷ端子）、端子Ｔ３（ＧＮＤ端子）、および端子Ｔ４（ＦＢ端子）を有する。
【００３０】
ｐチャネルＭＯＳＦＥＴで構成される上側トランジスタＭ１のソースは、端子Ｔ１に接続される。電源ＩＣ１の外部において、端子Ｔ１には、入力電圧Ｖｉｎの印加端が接続される。上側トランジスタＭ１のドレインは、ｎチャネルＭＯＳＦＥＴで構成される下側トランジスタＭ２のドレインと接続ノードＮ１で接続される。接続ノードＮ１は、端子Ｔ２に接続される。電源ＩＣ１の外部において、端子Ｔ２は、インダクタＬ１の一端に接続される。インダクタＬ１の他端には、出力キャパシタＣ１の一端が接続される。出力キャパシタＣ１の他端は、接地端に接続される。下側トランジスタＭ２のソースは、端子Ｔ３に接続される。電源ＩＣ１の外部において、端子Ｔ３は、接地端に接続される。
【００３１】
ドライバ２は、上側ゲート信号Ｇ１を上側トランジスタＭ１のゲートに印加させることで、上側トランジスタＭ１をスイッチング駆動する。また、ドライバ２は、下側ゲート信号Ｇ２を下側トランジスタＭ２のゲートに印加させることで、下側トランジスタＭ２をスイッチング駆動する。
【００３２】
ロジック部３は、ドライバ２を介して上側トランジスタＭ１および下側トランジスタＭ２の駆動を制御する。
【００３３】
ここで、インダクタＬ１の他端と出力キャパシタＣ１の一端とが接続される接続ノードＮ３には、出力ライン１４の一端が接続される。出力ライン１４には、分圧抵抗Ｒ１の一端が接続される。分圧抵抗Ｒ１の他端は、分圧抵抗Ｒ２の一端に接続ノードＮＲ１において接続される。分圧抵抗Ｒ２の他端は、接地端に接続される。接続ノードＮＲ１は、端子Ｔ４に接続される。
【００３４】
これにより、出力ライン１４に生成される出力電圧Ｖｏｕｔを分圧抵抗Ｒ１，Ｒ２により分圧した帰還電圧Ｆｂが端子Ｔ４に印加される。
【００３５】
端子Ｔ４は、エラーアンプ６の反転入力端に接続される。エラーアンプ６の第１非反転入力端には、参照電圧生成部７により生成される参照電圧Ｒｅｆが印加される。エラーアンプ６の第２非反転入力端には、ソフトスタート部８により生成されるソフトスタート電圧Ｓｓが印加される。
【００３６】
エラーアンプ６は、第１非反転入力端に印加される参照電圧Ｒｅｆと第２非反転入力端に印加されるソフトスタート電圧Ｓｓのうち低い方の電圧と、反転入力端に印加される帰還電圧Ｆｂとの誤差を増幅して、誤差信号Ｅｒｒを生成する。
【００３７】
スロープ信号生成部５は、所定周波数の三角波信号Ｓｌを生成する。ＰＷＭコンパレータ４は、非反転入力端に印加される誤差信号Ｅｒｒと、反転入力端に印加される三角波信号Ｓｌとを比較し、ＰＷＭ信号Ｐｗｍを生成する。すなわち、帰還制御部ＦＢＣ１は、帰還電圧Ｆｂに基づいてＰＷＭ信号Ｐｗｍを生成する。
【００３８】
ロジック部３は、入力されるＰＷＭ信号Ｐｗｍに基づいてドライバ２を介して上側トランジスタＭ１および下側トランジスタＭ２を相補的（排他的）にオンオフ制御する。なお、本明細書中で用いる「相補的（排他的）」という文言は、上側トランジスタおよび下側トランジスタのオン／オフが完全に逆転している場合のほか、貫通電流防止の観点から上側トランジスタおよび下側トランジスタの同時オフ期間（デッドタイム）を設けている場合をも含むものとする。
【００３９】
帰還電圧検知部９は、帰還電圧Ｆｂを監視し、帰還電圧Ｆｂの正常／異常を示す帰還電圧検知信号Ｆｂｄｅｔを生成する。
【００４０】
過電圧保護部１０は、端子Ｔ２に発生するスイッチング電圧Ｓｗを監視し、過電圧保護信号Ｏｖｐを生成する。
【００４１】
保護回路部１１は、温度異常を監視するサーマルシャットダウン部や帰還電圧Ｆｂに基づく出力電圧Ｖｏｕｔの監視を行う過電圧保護部などを含み、保護信号Ｐｒｔを生成する。
【００４２】
シャットダウン信号生成部１２は、帰還電圧検知信号Ｆｂｄｅｔ、過電圧保護信号Ｏｖｐ、および保護信号Ｐｒｔに基づいてシャットダウン信号Ｓｄｎを生成する。ロジック部３は、シャットダウン信号Ｓｄｎに基づいてシャットダウン制御を行う。
【００４３】
なお、帰還電圧検知部９、過電圧保護部１０、およびシャットダウン信号生成部１２の詳細な構成については後述する。
【００４４】
次に、上記のように構成される図１に示す降圧型ＤＣ／ＤＣコンバータの降圧動作について説明する。
【００４５】
まず、ドライバ２によって上側ゲート信号Ｇ１がＬｏｗレベルとされて上側トランジスタＭ１がオンとされ、ドライバ２によって下側ゲート信号Ｇ２がＬｏｗレベルとされて下側トランジスタＭ２が上側トランジスタＭ１に対して相補的にオフとされた状態では、端子Ｔ１から上側トランジスタＭ１を介して端子Ｔ２へ向けて流れる電流によってインダクタＬ１にエネルギーが蓄えられる。このとき、スイッチング電圧Ｓｗは、ほぼ入力電圧Ｖｉｎとなる。
【００４６】
その後、ドライバ２によって下側ゲート信号Ｇ２がＨｉｇｈレベルとされて下側トランジスタＭ２がオンとされ、ドライバ２によって上側ゲート信号Ｇ１がＨｉｇｈレベルとされて上側トランジスタＭ１が下側トランジスタＭ２に対して相補的にオフとされた状態では、インダクタＬ１は電流を流し続けようとして、端子Ｔ３から下側トランジスタＭ２を介して端子Ｔ２へ向けて流れる電流が発生する。このとき、スイッチング電圧Ｓｗは、接地電圧よりも低い負電圧となる。
【００４７】
このような動作が繰り返されることで、出力ライン１４に接続された不図示のデバイスには、出力キャパシタＣ１による平滑により生成される出力電圧Ｖｏｕｔが供給される。
【００４８】
＜２．過電圧保護部の構成＞
図２は、過電圧保護部１０の一構成例を示す図である。図２に示すように、過電圧保護部１０は、平滑部１０Ａと、バッファ１０Ｂと、を有する。
【００４９】
平滑部１０Ａは、抵抗１０１とキャパシタ１０２から構成されるＲＣフィルタ（ローパスフィルタ）である。より具体的には、抵抗１０１の一端は、接続ノードＮ１（端子Ｔ２）と接続ノードＮ２において接続される。抵抗１０１の他端は、キャパシタ１０２の一端に接続される。キャパシタ１０２の他端は、接地端に接続される。
【００５０】
これにより、抵抗１０１の一端に印加されるスイッチング電圧Ｓｗが平滑部１０Ａによって平滑化されて、抵抗１０１とキャパシタ１０２とが接続される接続ノードＮ１０Ａに電圧Ｖ１０１が生成される。
【００５１】
バッファ１０Ｂは、ｐｎｐトランジスタ１０３と、抵抗１０４と、ｎｐｎトランジスタ１０５と、を有する。ｐｎｐトランジスタ１０３のベースは、接続ノードＮ１０Ａに接続される。ｐｎｐトランジスタ１０３のコレクタは、接地端に接続される。ｐｎｐトランジスタ１０３のエミッタは、抵抗１０４の一端に接続される。抵抗１０４の他端は、入力電圧Ｖｉｎの印加端に接続される。ｎｐｎトランジスタ１０５のコレクタは、入力電圧Ｖｉｎの印加端に接続される。ｎｐｎトランジスタ１０５のベースは、ｐｎｐトランジスタ１０３のエミッタに接続される。
【００５２】
これにより、バッファ１０Ｂは、ｐｎｐトランジスタ１０３のベースに入力される電圧Ｖ１０１に基づき、ｎｐｎトランジスタ１０５のエミッタに生じる電圧Ｖ１０２を生成する。電圧Ｖ１０１が高いほど、電圧Ｖ１０２は高くなる。
【００５３】
また、過電圧保護部１０は、平滑部１０Ａおよびバッファ１０Ｂの他にも、分圧抵抗１０６〜１０８と、コンパレータ１０９と、インバータ１１０〜１１３と、スイッチ１１４と、分圧抵抗１１５，１１６と、を有する。
【００５４】
抵抗１０６の一端は、ｎｐｎトランジスタ１０５のエミッタに接続される。抵抗１０６の他端は、抵抗１０７の一端に接続される。抵抗１０７の他端は、抵抗１０８の一端に接続される。抵抗１０８の他端は、接地端に接続される。
【００５５】
抵抗１０６の他端と抵抗１０７の一端とが接続される接続ノードＮ１０１は、コンパレータ１０９の反転入力端に接続される。
【００５６】
抵抗１１５の一端は、所定の電源電圧ＶＬの印加端に接続される。抵抗１１５の他端は、抵抗１１６の一端に接続される。抵抗１１６の他端は、接地端に接続される。抵抗１１５の他端と抵抗１１６の一端とが接続される接続ノードＮ１０２は、コンパレータ１０９の非反転入力端に接続される。
【００５７】
これにより、コンパレータ１０９は、バッファ１０Ｂの出力である電圧Ｖ１０２を分圧抵抗１０６〜１０８により分圧することで得られる電圧Ｖ１０３と、電源電圧ＶＬを分圧抵抗１１５，１１６により分圧することで得られる基準電圧ＲＥＦ１０とを比較する。
【００５８】
コンパレータ１０９の出力端は、インバータ１１０の入力端に接続される。インバータ１１０の出力端は、インバータ１１１の入力端とともにインバータ１１３の入力端に接続される。インバータ１１１の出力端は、インバータ１１２の入力端に接続される。コンパレータ１０９から出力される比較結果は、インバータ１１０〜１１２を介して過電圧保護信号Ｏｖｐとなってインバータ１１２から出力される。
【００５９】
抵抗１０８の両端間には、ｎチャネルＭＯＳＦＥＴで構成されるスイッチ１１４が接続される。スイッチ１１４は、インバータ１１３の出力に応じてオンオフ制御される。スイッチ１１４は、コンパレータ１０９のヒステリシス制御のために設けられる。具体的には、電圧Ｖ１０３が基準電圧ＲＥＦ１０より高くなってコンパレータ１０９の出力がＬｏｗレベルとなると、スイッチ１１４がオフとされる。すると、抵抗１０８のバイパスが解除されるので、分圧比の変化によって電圧Ｖ１０３は高めに変更される。すなわち、コンパレータ１０９の閾値である基準電圧ＲＥＦ１０が低めに変更されることと同等となる。これにより、電圧Ｖ１０３のノイズによりコンパレータ１０９の出力が変化することが抑えられる。
【００６０】
なお、上記構成の代わりに、基準電圧ＲＥＦ１０を生成する分圧比を変更する構成を採用してもよい。
【００６１】
＜３．帰還電圧検知部およびシャットダウン信号生成部の構成＞
図３は、帰還電圧検知部９およびシャットダウン信号生成部１２の一構成例を示す図である。
【００６２】
帰還電圧検知部９は、コンパレータ９１と、基準電圧源９２と、を有する。接続ノードＮＲ１に接続される端子Ｔ４は、コンパレータ９１の非反転入力端に接続される。基準電圧源９２は、基準電圧ＲＥＦ９を生成してコンパレータ９１の反転入力端に印加させる。これにより、コンパレータ９１は、端子Ｔ４に生じる帰還電圧Ｆｂと、基準電圧ＲＥＦ９とを比較し、比較結果としての帰還電圧検知信号Ｆｂｄｅｔを生成する。
【００６３】
シャットダウン信号生成部１２は、インバータ１２１と、Ｄフリップフロップ１２２と、インバータ１２３と、ＡＮＤ回路１２４と、を有する。インバータ１２１の入力端は、コンパレータ９１の出力端に接続される。インバータ１２１の出力端は、Ｄフリップフロップ１２２のＤ入力端に接続される。Ｄフリップフロップ１２２のクロック端には、過電圧保護部１０（図２）から出力される過電圧保護信号Ｏｖｐが入力される。Ｄフリップフロップ１２２のＱ出力端は、インバータ１２３の入力端に接続される。インバータ１２３の出力端は、ＡＮＤ回路１２４の第１入力端に接続される。ＡＮＤ回路１２４の第２入力端には、保護回路部１１から出力される保護信号Ｐｒｔが入力される。ＡＮＤ回路１２４からシャットダウン信号Ｓｄｎが出力される。
【００６４】
＜４．過電圧保護部および帰還電圧検知部の動作＞
次に、上述した構成である過電圧保護部１０および帰還電圧検知部９の動作について説明する。ここでは、電源ＩＣ１の起動を含めた動作を併せて説明する。
【００６５】
まず、入力電圧Ｖｉｎの端子Ｔ１への印加の開始により、入力電圧Ｖｉｎが０Ｖから立ち上がる。このとき、入力電圧Ｖｉｎが所定電圧まで達したことがＵＶＬＯ部１３により検知されると、ＵＶＬＯが解除される。
【００６６】
すると、図４に示すように、参照電圧生成部７による所定の一定電圧である参照電圧Ｒｅｆの生成が開始されるとともに、ソフトスタート部８による０Ｖから緩やかに上昇するソフトスタート電圧Ｓｓの生成が開始される。このとき、エラーアンプ６が起動されることにより誤差信号Ｅｒｒが上昇する。誤差信号Ｅｒｒが上昇により三角波信号Ｓｌに達すると、ＰＷＭ信号Ｐｗｍの生成が開始され、上側トランジスタＭ１および下側トランジスタＭ２の相補的なスイッチング制御が開始される。これにより、出力電圧Ｖｏｕｔは０Ｖから上昇を開始する。
【００６７】
図４に示すようなソフトスタート電圧Ｓｓが参照電圧Ｒｅｆに達するまでの期間であるソフトスタート期間Ｔｓｓにおいては、帰還電圧Ｆｂがソフトスタート電圧Ｓｓと一致するようにＰＷＭ信号Ｐｗｍによるデューティ制御が行われる。これにより、出力電圧Ｖｏｕｔは緩やかに上昇し、出力電圧Ｖｏｕｔのオーバーシュートを抑えることができる。
【００６８】
ソフトスタート期間Ｔｓｓ以降は、帰還電圧Ｆｂが参照電圧Ｒｅｆと一致するようにＰＷＭ信号Ｐｗｍによるデューティ制御が行われる。これにより、出力電圧Ｖｏｕｔは、目標値で一定となるように制御される。
【００６９】
上側トランジスタＭ１および下側トランジスタＭ２の相補的なスイッチング制御により、スイッチング電圧Ｓｗは、ほぼ入力電圧Ｖｉｎと、負電圧とを繰り返す波形となる。通常であれば、ソフトスタート期間Ｔｓｓおよびそれ以降も、スイッチング制御のデューティは適正であるので、平滑部１０Ａによりスイッチング電圧Ｓｗを平滑化して得られる電圧Ｖ１０１は、０Ｖから上昇しても設定値以上とならない。これにより、バッファ１０Ｂから出力される電圧Ｖ１０２を分圧抵抗１０６と１０７により分圧して得られる電圧Ｖ１０３は、基準電圧ＲＥＦ１０以上とならない。なお、初期には、コンパレータ１０９の出力がＨｉｇｈレベルであるので、スイッチ１０４がオンとなり、抵抗１０８は無効とされる。
【００７０】
従って、コンパレータ１０９の出力はＨｉｇｈレベルを維持し、過電圧保護信号ＯｖｐはＬｏｗレベルを維持される。これにより、シャットダウン信号生成部１２におけるＤフリップフロップ１２２のＱ出力は、初期値であるＬｏｗレベルを維持し、保護信号Ｐｒｔが異常を示すＬｏｗレベルとならない限りは、ＡＮＤ回路１２４から出力されるシャットダウン信号ＳｄｎはＨｉｇｈレベルを維持される。ロジック部３は、シャットダウン信号Ｓｄｎを監視しており、シャットダウン信号Ｓｄｎが正常状態を示すＨｉｇｈレベルの場合は、上側トランジスタＭ１および下側トランジスタＭ２の相補的なスイッチング制御を継続する。
【００７１】
また、帰還電圧検知部９の基準電圧源９２により生成される基準電圧ＲＥＦ９は、図４に示すように、ソフトスタート期間Ｔｓｓではソフトスタート電圧Ｓｓを分圧した電圧、それ以降には参照電圧Ｒｅｆを分圧した電圧として生成される。先述したように帰還電圧Ｆｂはソフトスタート期間Ｔｓｓではソフトスタート電圧Ｓｓに、それ以降には参照電圧Ｒｅｆと一致するように制御されるので、帰還電圧Ｆｂは基準電圧ＲＥＦ９以下とはならず、帰還電圧検知信号ＦｂｄｅｔはＨｉｇｈレベルを維持される。従って、Ｄフリップフロップ１２２のＤ入力端に印加される信号はＬｏｗレベルを維持される。これにより、仮に過電圧保護信号Ｏｖｐが誤ってＨｉｇｈレベルに切替わった場合でも、Ｑ出力からはＬｏｗレベルが出力されるので、シャットダウン信号ＳｄｎはＨｉｇｈレベルを維持される。すなわち、過電圧保護信号Ｏｖｐが誤ったレベルとなっても、通常のスイッチング制御を継続できる。
【００７２】
一方、図５に示すように、接続ノードＮＲ１と出力ライン１４との導通状態が非導通となる異常が発生した場合は、次のような動作となる。この場合、帰還電圧Ｆｂが接地電圧（＝０Ｖ）に維持されることで、コンパレータ９１から出力される帰還電圧検知信号ＦｂｄｅｔはＬｏｗレベルを維持される。一方、帰還電圧Ｆｂが接地電圧で維持されるので、スイッチング制御のデューティは最大デューティが維持される。これにより、スイッチング電圧Ｓｗを平滑化した電圧Ｖ１０１は上昇して設定値以上となる。すると、電圧Ｖ１０３が基準電圧ＲＥＦ１０以上となり、コンパレータ１０９の出力はＬｏｗレベルに切替わる。これにより、過電圧保護信号ＯｖｐはＨｉｇｈに切替えられる。
【００７３】
従って、Ｄフリップフロップ１２２のＱ出力はＨｉｇｈレベルへ切替えられ、シャットダウン信号ＳｄｎはＬｏｗレベルとなる。ロジック部３はこれを受けて、ドライバ２を介して上側トランジスタＭ１および下側トランジスタＭ２ともにオフとしてスイッチング駆動を停止させる。
【００７４】
図６は、上述のような異常状態が発生した場合の電源ＩＣ１の起動動作を示すタイミングチャートである。図６に示すように、入力電圧Ｖｉｎが立ち上がって所定電圧に達することでＵＶＬＯが解除されると、タイミングｔ１でスイッチング制御が開始される。そして、最大デューティでのスイッチング制御により電圧Ｖ１０１が上昇してタイミングｔ２で設定値以上となると、過電圧保護信号ＯｖｐがＨｉｇｈに切替わる。これにより、シャットダウン信号ＳｄｎがＬｏｗレベルに切替わり、スイッチングが停止される。これにより、スイッチング電圧Ｓｗはほぼ入力電圧Ｖｉｎと負電圧との間の電圧から低下し、出力電圧Ｖｏｕｔも低下する。
【００７５】
このように、本実施形態によれば、接続ノードＮＲ１と出力ライン１４との導通状態が非導通となる異常が発生することにより帰還電圧Ｆｂが異常となった場合に、出力電圧Ｖｏｕｔが過電圧となることを回避し、出力ライン１４に接続された不図示のデバイスの破壊を抑制できる。特に、本実施形態では、スイッチング電圧Ｓｗに基づき過電圧保護信号Ｏｖｐを生成することにより過電圧保護を行うので、出力電圧Ｖｏｕｔを監視するために出力電圧Ｖｏｕｔが生成される出力端子を電源ＩＣ１に追加する必要が無い。
【００７６】
ここで、参考として、図７には、本実施形態のような過電圧保護機能を有さない電源ＩＣを用いた場合の上述のような異常状態が発生した場合の起動時の波形図を示す。図７に示すように、入力電圧Ｖｉｎが立ち上がってＵＶＬＯが解除されることにより、スイッチング制御が開始されるが、最大デューティでのスイッチング制御が維持され、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎ付近まで立ち上がってしまっている。なお、帰還電圧Ｆｂを監視する構成としても、帰還電圧Ｆｂは０Ｖで維持されるので、過電圧保護を行えない。
【００７７】
＜５．降圧型ＤＣ／ＤＣコンバータの変形例＞
図８は、降圧型ＤＣ／ＤＣコンバータの変形例を示す図である。図８に示す降圧型ＤＣ／ＤＣコンバータの構成の先述した図１に示す構成との相違点は、電源ＩＣ１Ｘである。電源ＩＣ１Ｘでは、電源ＩＣ１（図１）との相違点として、同期整流トランジスタである下側トランジスタＭ２と端子Ｔ３の代わりに、ダイオードＤ１が接続される端子Ｔ５を設けられる。
【００７８】
より具体的には、上側トランジスタＭ１のドレインに接続される端子Ｔ５は、電源ＩＣ１Ｘ外部において、ダイオードＤ１のカソードに接続される。ダイオードＤ１のアノードは、接地端に接続される。従って、図８に示す降圧型ＤＣ／ＤＣコンバータは、非同期整流型コンバータである。
【００７９】
このような変形例によっても、先述した図１に示す降圧型ＤＣ／ＤＣコンバータと同様の効果を奏することができる。
【００８０】
＜６．昇圧型ＤＣ／ＤＣコンバータの実施形態＞
図９は、本発明の例示的な実施形態に係る昇圧型ＤＣ／ＤＣコンバータの構成を示す図である。図９に示す降圧型ＤＣ／ＤＣコンバータは、電源ＩＣ２０と、電源ＩＣ２０に対して外付けされるディスクリート素子としてダイオードＤ２０、出力キャパシタＣ２０、インダクタＬ２０、および分圧抵抗Ｒ２１，Ｒ２２を有する。図９に示す昇圧型ＤＣ／ＤＣコンバータは、ダイオードＤ２０を用いるため、非同期整流型コンバータである。
【００８１】
電源ＩＣ２０は、トランジスタ２１と、ドライバ２２と、ロジック部２３と、ＰＷＭコンパレータ２４と、スロープ信号生成部２５と、エラーアンプ２６と、参照電圧生成部２７と、ソフトスタート部２８と、帰還電圧検知部２９と、過電圧保護部３０と、保護回路部３１と、シャットダウン信号生成部３２と、ＵＶＬＯ部３３と、インバータ部３４と、を有する。
【００８２】
ｎチャネルＭＯＳＦＥＴとして構成されるトランジスタ２１のドレインは、端子Ｔ１１と接続ノードＮ２１において接続される。電源ＩＣ２０外部において、端子Ｔ１１は、ダイオードＤ２０のアノードに接続される。ダイオードＤ２０のカソードは、出力キャパシタＣ２０の一端に接続ノードＮ２３において接続される。出力キャパシタＣ２０の他端は、接地端に接続される。
【００８３】
接続ノードＮ２１は、端子Ｔ１２に接続される。電源ＩＣ２０外部において、端子Ｔ１２は、インダクタＬ２０の一端に接続される。インダクタＬ２０の他端は、入力電圧Ｖｉｎの印加端に接続される。
【００８４】
トランジスタ２１のソースは、端子Ｔ１３に接続される。電源ＩＣ２０外部において、端子Ｔ１３は、接地端に接続される。
【００８５】
ＵＶＬＯ部３３は、端子Ｔ１５に印加される入力電圧Ｖｉｎを監視する。
【００８６】
ドライバ２２は、トランジスタ２１のゲートにゲート信号を印加させることで、トランジスタ２１をスイッチング駆動する。
【００８７】
接続ノードＮ２３に接続される出力ライン３５に生じる出力電圧Ｖｏｕｔを抵抗Ｒ２１，Ｒ２２により分圧することにより、端子Ｔ１４（接続ノードＮＲ２）に帰還電圧Ｆｂが生成される。
【００８８】
ＰＷＭコンパレータ２４、スロープ信号生成部２５、エラーアンプ２６、参照電圧生成部２７、およびソフトスタート部２８により構成される帰還制御部ＦＢＣ２０により帰還電圧ＦｂからＰＷＭ信号Ｐｗｍを生成することは、先述した降圧型ＤＣ／ＤＣコンバータと同様である。ロジック部２３は、ＰＷＭ信号Ｐｗｍに基づいてドライバ２２を介してトランジスタ２１をオンオフ制御する。
【００８９】
トランジスタ２１がオンとされると、端子Ｔ１２からトランジスタ２１を介して端子Ｔ１３ヘ向けて流れる電流によりインダクタＬ２０にエネルギーが蓄えられる。このとき、接続ノードＮ２１に生じるスイッチング電圧Ｓｗは、ほぼ接地電圧（＝０Ｖ）となる。
【００９０】
そして、トランジスタ２１がオフとされると、インダクタＬ２０は電流を維持しようとし、端子Ｔ１２から端子Ｔ１１およびダイオードＤ２０を介して流れる電流が、出力ライン３５および出力キャパシタＣ２０に流れ込む。
【００９１】
このような動作の繰り返しにより、出力キャパシタＣ２０による平滑によって出力ライン３５に出力電圧Ｖｏｕｔが生成される。
【００９２】
ここで、帰還電圧検知部２９、過電圧保護部３０、保護回路部３１、およびシャットダウン信号生成部３２は、先述した降圧型ＤＣ／ＤＣコンバータにおける構成と同様であるが、電源ＩＣ２０では、インバータ部３４を設けている。電源ＩＣ２０では、トランジスタ２１のオン期間ではスイッチング電圧Ｓｗは、ほぼ０Ｖとなるので、スイッチング電圧Ｓｗをインバータ部３４によってレベル反転させた電圧Ｖ３４を過電圧保護部３０へ入力させている。
【００９３】
このような構成によれば、接続ノードＮＲ２と出力ライン３５との間の導通状態が非導通となる異常が発生した場合、帰還電圧Ｆｂは０Ｖに維持される。これにより、電源ＩＣ２０の起動時に最大デューティでのスイッチング制御が行われ、インバータ部３４から出力される電圧Ｖ３４を過電圧保護部３０において平滑化した電圧（電圧Ｖ１０１に相当）は上昇して設定値以上となる。すると、過電圧保護部３０から出力される過電圧保護信号Ｏｖｐのレベル切替と、帰還電圧検知部２９から出力される帰還電圧検知信号Ｆｂｄｅｔに基づき、シャットダウン信号Ｓｄｎが生成される。ロジック部２３は、これを受けてドライバ２２を介してトランジスタ２１をオフとしてスイッチングを停止させる。
【００９４】
従って、出力電圧Ｖｏｕｔが過電圧となることを回避し、出力ライン３５に接続された不図示のデバイスが破壊されることを抑制できる。また、スイッチング電圧Ｓｗを監視することにより過電圧保護を行うので、出力電圧Ｖｏｕｔの監視のために出力電圧Ｖｏｕｔが生じる出力端子を電源ＩＣ２０に追加する必要が無い。
【産業上の利用可能性】
【００９５】
本発明は、各種用途の降圧型ＤＣ／ＤＣコンバータまたは昇圧型ＤＣ／ＤＣコンバータに利用することができる。
【符号の説明】
【００９６】
１、２０  電源ＩＣ
２、２２  ドライバ
３、２３  ロジック部
４、２４  ＰＷＭコンパレータ
５、２５  スロープ信号生成部
６、２６  エラーアンプ
７、２７  参照電圧生成部
８、２８  ソフトスタート部
９、２９  帰還電圧検知部
１０、３０  過電圧保護部
１０Ａ  平滑部
１０Ｂ  バッファ
１１、３１  保護回路部
１２、３２  シャットダウン信号生成部
１３、３３  ＵＶＬＯ部
１４、３５  出力ライン
２１  トランジスタ
３４  インバータ
Ｍ１  上側トランジスタ
Ｍ２  下側トランジスタ
Ｌ１、Ｌ２０  インダクタ
Ｃ１、Ｃ２０  出力キャパシタ
Ｒ１、Ｒ２、Ｒ２１、Ｒ２２  分圧抵抗
Ｄ１、Ｄ２０  ダイオード
【図１】
2020191699.tif 000003
【図２】
2020191699.tif 000004
【図３】
2020191699.tif 000005
【図４】
2020191699.tif 000006
【図５】
2020191699.tif 000007
【図６】
2020191699.tif 000008
【図７】
2020191699.tif 000009
【図８】
2020191699.tif 000010
【図９】
2020191699.tif 000011