(57)【要約】【課題】様々な大きさの負荷での高効率化を実現する。【解決手段】電源回路（１００）は、異なる特性を有する複数のスイッチ部が並列に接続され、前記複数のスイッチ部に接続されたインダクタに流れる電流を制御する電源回路であって、前記複数のスイッチ部を駆動する駆動手段と、負荷電流に基づいて、前記複数のスイッチ部のうち第１のスイッチ部を駆動する第１の制御、前記複数のスイッチ部のうち第２のスイッチ部を駆動する第２の制御、前記複数のスイッチ部のうち第３のスイッチ部を駆動する第３の制御のいずれかを行う制御手段であって、前記第２の制御から前記第１の制御または前記第３の制御に切り替える前に、出力電圧の位相補償設定を行う前記制御手段とを有する。【選択図】図１
2020191727.tif 000002
【特許請求の範囲】
【請求項１】
異なる特性を有する複数のスイッチ部が並列に接続され、前記複数のスイッチ部に接続されたインダクタに流れる電流を制御する電源回路であって、
前記複数のスイッチ部を駆動する駆動手段と、
負荷電流に基づいて、前記複数のスイッチ部のうち第１のスイッチ部を駆動する第１の制御、前記複数のスイッチ部のうち第２のスイッチ部を駆動する第２の制御、前記複数のスイッチ部のうち第３のスイッチ部を駆動する第３の制御のいずれかを行う制御手段であって、前記第２の制御から前記第１の制御または前記第３の制御に切り替える前に、出力電圧の位相補償設定を行う前記制御手段と
を有することを特徴とする電源回路。
【請求項２】
前記駆動手段は、
前記第１のスイッチ部を駆動する第１の駆動手段と、
前記第２のスイッチ部を駆動する第２の駆動手段と、
前記第３のスイッチ部を駆動する第３の駆動手段と
を有し、
前記第１の制御は前記第１の駆動手段を制御して前記第１のスイッチ部を駆動し、前記第２の制御は前記第２の駆動手段を制御して前記第２のスイッチ部を駆動し、前記第３の制御は前記第３の駆動手段を制御して前記第３のスイッチ部を駆動することを特徴とする請求項１に記載の電源回路。
【請求項３】
前記第１のスイッチ部、前記第２のスイッチ部および前記第３のスイッチ部は半導体スイッチであり、
前記第１のスイッチ部の第１の特性、前記第２のスイッチ部の第２の特性および前記第３のスイッチ部の第３の特性は、前記第１のスイッチ部、前記第２のスイッチ部および前記第３のスイッチ部のドレインとソース間の導通抵抗であり、
前記第１の特性が最も小さく、前記第３の特性が最も大きく、前記第２の特性は、前記第１の特性よりも大きく、前記第３の特性よりも小さいことを特徴とする請求項１または２に記載の電源回路。
【請求項４】
前記位相補償設定は、負荷電流が閾値よりも大きい場合に、前記第１のスイッチ部から前記第２のスイッチ部の定格電流の範囲で動作する第１の設定と、負荷電流が閾値よりも小さい場合に、前記第２のスイッチ部から前記第３のスイッチ部の定格電流の範囲で動作する第２の設定が選択可能であることを特徴とする請求項１から３のいずれか１項に記載の電源回路。
【請求項５】
異なる特性を有する複数のスイッチ部が並列に接続され、前記複数のスイッチ部に接続されたインダクタに流れる電流を制御する電源回路の制御方法であって、
負荷電流に基づいて、前記複数のスイッチ部のうち第１のスイッチ部を駆動する第１の制御、前記複数のスイッチ部のうち第２のスイッチ部を駆動する第２の制御、前記複数のスイッチ部のうち第３のスイッチ部を駆動する第３の制御のいずれかを行うようにするステップと、
前記第２の制御から前記第１の制御または前記第３の制御に切り替える前に、出力電圧の位相補償設定を行うようにするステップと
を有することを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスイッチが並列接続された電源回路、制御方法などに関する。
【背景技術】
【０００２】
近年、大規模集積回路（以下、ＬＳＩと呼ぶ）は、ＬＳＩ設計・製造技術の進歩により、回路の集積化が進み、高度な機能が１チップで実現できるようになった。しかし、製造プロセスの微細化に伴う低電圧化、電子機器の高機能化に伴う負荷電流の増大も進み、電源回路に求められる軽負荷から重負荷までの高効率化、低ノイズ化の要求は厳しくなっている。電源回路は様々な大きさの負荷で高効率化を図ることを目的として、軽負荷時の駆動損失を低減するためにスイッチング素子を間欠的に動作させたり、重負荷時の導通損失を低減するために複数のスイッチング素子を並列接続してスイッチングさせたりすることが行われている。
【０００３】
特許文献１には、異なる特性の複数のスイッチング素子が並列接続された電源回路において、負荷に応じて動作させるスイッチング素子を切り替えることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１２０２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、異なる特性の複数のスイッチング素子を切り替えて動作させる場合、スイッチング素子が増加するほど制御が複雑になるという課題がある。また、このような場合、複数のスイッチング素子を適切なタイミングで切り替える必要があるという課題もある。
【０００６】
そこで、本発明は、異なる特性の複数のスイッチング素子で構成した場合において様々な大きさの負荷での高効率化を実現することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る電源回路は、異なる特性を有する複数のスイッチ部が並列に接続され、前記複数のスイッチ部に接続されたインダクタに流れる電流を制御する電源回路であって、前記複数のスイッチ部を駆動する駆動手段と、負荷電流に基づいて、前記複数のスイッチ部のうち第１のスイッチ部を駆動する第１の制御、前記複数のスイッチ部のうち第２のスイッチ部を駆動する第２の制御、前記複数のスイッチ部のうち第３のスイッチ部を駆動する第３の制御のいずれかを行う制御手段であって、前記第２の制御から前記第１の制御または前記第３の制御に切り替える前に、出力電圧の位相補償設定を行う前記制御手段とを有する。
【０００８】
本発明に係る制御方法は、異なる特性を有する複数のスイッチ部が並列に接続され、前記複数のスイッチ部に接続されたインダクタに流れる電流を制御する電源回路の制御方法であって、負荷電流に基づいて、前記複数のスイッチ部のうち第１のスイッチ部を駆動する第１の制御、前記複数のスイッチ部のうち第２のスイッチ部を駆動する第２の制御、前記複数のスイッチ部のうち第３のスイッチ部を駆動する第３の制御のいずれかを行うようにするステップと、前記第２の制御から前記第１の制御または前記第３の制御に切り替える前に、出力電圧の位相補償設定を行うようにするステップとを有する。
【発明の効果】
【０００９】
本発明によれば、異なる特性の複数のスイッチング素子で構成した場合において様々な大きさの負荷での高効率化を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１における電源回路１００の構成要素を説明するためのブロック図である。
【図２】図１の制御部３の構成要素を説明するための回路図である。
【図３】電源回路１００の制御方法を説明するためのフローチャートである。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。
【００１２】
［実施形態１］
まず、図１を参照して、実施形態１における電源回路１００の構成要素を説明する。ただし、電源回路１００の構成要素は、図１に示す構成要素に限るものではない。電源回路１００は、撮像装置（例：デジタルカメラ）、携帯電話（例：スマートフォン）、情報処理装置（例：タブレットＰＣ）などの電子機器に搭載される。
【００１３】
電源１は、電源電圧Ｖｉｎを出力する電池などである。出力端子２は所定の電圧Ｖｏｕｔを出力する。出力電圧Ｖｏｕｔは、所定の負荷回路に供給される。
【００１４】
第１のスイッチ部４は、Ｐ型ＭＯＳＦＥＴなどの半導体スイッチング素子で構成されたスイッチａ１、Ｎ型ＭＯＳＦＥＴなどの半導体スイッチング素子で構成されたスイッチａ２を有する。スイッチａ１は、Ｐ型ＭＯＳＦＥＴである場合、スイッチング素子のソース電極が電源１に接続され、ドレイン電極が第１のインダクタ１３の一端部（スイッチノード部）に接続される。スイッチａ２は、Ｎ型ＭＯＳＦＥＴである場合、ドレイン電極が第１のインダクタ１３の一端部（スイッチノード部）に接続され、ソース電極が接地部に接続される。第１のスイッチ部４のオン状態またはオフ状態は第１の駆動回路１０から出力される駆動信号により制御される。所定のオン／オフの比率(ＤＵＴＹ)で出力されるスイッチング電圧は、コンデンサ１７で平滑され出力電圧Ｖｏｕｔとして出力される。
【００１５】
第２のスイッチ部５は、Ｐ型ＭＯＳＦＥＴなどの半導体スイッチング素子で構成されたスイッチｂ１、Ｎ型ＭＯＳＦＥＴなどの半導体スイッチング素子で構成されたスイッチｂ２を有する。スイッチｂ１は、Ｐ型ＭＯＳＦＥＴである場合、スイッチング素子のソース電極が電源１に接続され、ドレイン電極が第２のインダクタ１４の一端部（スイッチノード部）に接続される。スイッチｂ２は、Ｎ型ＭＯＳＦＥＴである場合、ドレイン電極が第２のインダクタ１４の一端部（スイッチノード部）に接続され、ソース電極が接地部に接続される。第２のスイッチ部５のオン状態またはオフ状態は第２の駆動回路１１から出力される駆動信号により制御される。所定のオン／オフの比率(ＤＵＴＹ)で出力されるスイッチング電圧は、コンデンサ１７で平滑され出力電圧Ｖｏｕｔとして出力される。
【００１６】
第３のスイッチ部６は、Ｐ型ＭＯＳＦＥＴなどの半導体スイッチング素子で構成されたスイッチｃ１、Ｎ型ＭＯＳＦＥＴなどの半導体スイッチング素子で構成されたスイッチｃ２を有する。スイッチｃ１は、Ｐ型ＭＯＳＦＥＴである場合、スイッチング素子のソース電極が電源１に接続され、ドレイン電極が第３のインダクタ１５の一端部（スイッチノード部）に接続される。スイッチｃ２は、Ｎ型ＭＯＳＦＥＴである場合、ドレイン電極が第３のインダクタ１５の一端部（スイッチノード部）に接続され、ソース電極が接地部に接続される。第３のスイッチ部６のオン状態またはオフ状態は第３の駆動回路１２から出力される駆動信号により制御される。所定のオン／オフの比率(Ｄｕｔｙ)で出力されるスイッチング電圧は、コンデンサ１７で平滑され出力電圧Ｖｏｕｔとして出力される。
【００１７】
第１のスイッチ部４、第２のスイッチ部５および第３のスイッチ部６のスイッチング素子の特性はドレインとソース間の導通（ＯＮ）抵抗Ｒｏｎおよびゲート電極に入力される電荷量（ゲート容量）Ｑｇの特性が異なる。ＯＮ導通抵抗Ｒｏｎは第１のスイッチ部４が最も小さく、第３のスイッチ部６が最も大きく、第２のスイッチ部５は第１のスイッチ部４と第３のスイッチ部６の中間の特性を持つ（Ｒｏｎ１＜Ｒｏｎ２＜Ｒｏｎ３）。導通抵抗Ｒｏｎが小さいほど重負荷に対する定格電流が大きくなり、ゲート容量Ｑｇも大きくなる。このため、第１のスイッチ部４は重負荷での電圧変換効率、第３のスイッチ部６は軽負荷での電圧変換効率がピークとなる特性となる。
【００１８】
電流検出部１６は、制御部３の出力電流を検出して増幅する。出力電流の検出方法の一例としてスイッチング素子またはチョークコイルの抵抗成分から電流を検出できるが、どのような検出方法でも構わない。制御部３は、第１のスイッチ部４の第１の駆動回路１０、第２のスイッチ部５の第２の駆動回路１１、および第３のスイッチ部６の第３の駆動回路１２にＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号を出力する。
【００１９】
図２は、制御部３の構成要素を説明するためのブロック図である。分圧抵抗１０１、１０２は出力電圧Ｖｏｕｔを設定するための抵抗である。エラーアンプ１０５は、分圧抵抗１０１、１０２により分圧された電圧とエラーアンプ１０５の基準電圧とを比較した信号を信号発生器１０６に出力する。信号発生器１０６はエラーアンプ１０５の出力電圧と信号発生器１０６のＰＷＭ基準信号とを比較したＰＷＭ信号を信号選択部１０７に出力する。
【００２０】
信号選択部１０７は電流検出部１６で検出された電流に応じて、ＰＷＭ信号１、ＰＷＭ信号２およびＰＷＭ信号３のいずれかを選択する。信号選択部１０７は、所定の閾値Ｉｔｈ[Ａ]と電流検出部１６で検出された電流Ｉｏ[Ａ]との比較結果に応じてＰＷＭ信号１、ＰＷＭ信号２およびＰＷＭ信号３のいずれかを選択する。信号選択部１０７は、電流検出部１６で検出された電流Ｉｏが閾値Ｉｔｈよりも小さい場合（Ｉｏ＜Ｉｔｈ）はＰＷＭ信号３を選択し、電流検出部１６で検出された電流Ｉｏが閾値Ｉｔｈ以上である場合（Ｉｏ≧Ｉｔｈ）はＰＷＭ信号１を選択する。
【００２１】
位相補償回路１０３、１０４は、信号選択部１０７におけるＰＷＭ信号１〜３のいずれかの選択に応じて出力電圧Ｖｏｕｔを設定値に収束させるための位相補償設定を切り替える。ＰＷＭ信号２はＰＷＭ信号１とＰＷＭ信号３の間で選択が切り替えられる場合に選択される。位相補償回路１０３、１０４は抵抗とコンデンサのＲＣ回路で構成され、第１のスイッチ部４、第２のスイッチ部５および第３のスイッチ部６で想定される負荷条件に応じて出力電圧を一定に保つための位相補償設定を行う。位相補償回路１０３、１０４は第１の位相補償設定と第２の位相補償設定が選択可能である。
【００２２】
第１の位相補償設定は電流検出部１６で検出された電流Ｉｏが閾値Ｉｔｈ以上である場合（Ｉｏ≧Ｉｔｈ）に設定される。第１の位相補償設定は、第１のスイッチ部４と第２のスイッチ部５の動作帯域が最適化され、第１のスイッチ部４から第２のスイッチ部５の定格電流の範囲で安定して動作する設定である。
【００２３】
第２の位相補償設定は電流検出部１６で検出された電流Ｉｏが閾値Ｉｔｈよりも小さい場合（Ｉｏ＜Ｉｔｈ）に設定される。第２の位相補償設定は、第３のスイッチ部６と第２のスイッチ部５の動作帯域が最適化され、第２のスイッチ部５から第３のスイッチ部６の定格電流の範囲で安定して動作する設定である。
【００２４】
第２のスイッチ部５に接続された第２のインダクタ１４のインダクタンス値は第１のスイッチ部４に接続された第１のインダクタ１３のインダクタンス値および第３のスイッチ部６に接続された第３のインダクタ１５のインダクタンス値よりも大きい。位相補償回路１０３、１０４および第１のインダクタ１３、１４、１５の出力のＬＣＲ特性の設定方法は、公知の方法が適用できるので、詳細な説明を省略する。
【００２５】
制御部３は、電圧帰還型の構成例を説明したが、電流帰還型の構成でも構わない。また、電源回路１００は降圧型の構成例を説明したが、昇圧型または昇降圧型の構成でも構わない。
【００２６】
次に、図３を参照して、電源回路１００の制御方法を説明する。図３に示す処理３００は制御部３が制御する。
【００２７】
ステップＳ３０１において、制御部３は、電源１から供給される電力で起動する。
【００２８】
ステップＳ３０２において、制御部３は、信号選択部１０７においてＰＷＭ信号２を選択させる。これにより、第２のスイッチ部５の動作が開始され、出力端子２に所定の電圧Ｖｏｕｔが出力される。
【００２９】
ステップＳ３０３では、制御部３は、電流検出部１６により検出した電流Ｉｏと、閾値Ｉｔｈとを比較する。閾値Ｉｔｈ[Ａ］は、第３のスイッチ部６の定格電流以下の任意の値に設定される。電流Ｉｏが閾値Ｉｔｈよりも小さいと判定された場合、制御部３は処理３００をステップＳ３０４に進める（ステップＳ３０３でＹＥＳ）。
【００３０】
ステップＳ３０４において、制御部３は、第２の位相補償設定を選択し、処理３００をステップＳ３０５に進める。
【００３１】
ステップＳ３０５において、制御部３は、信号選択部１０７においてＰＷＭ信号３を選択することにより、第３のスイッチ部６への切り替えを行う。
【００３２】
ステップＳ３０６において、制御部３は、第３のスイッチ部６の動作中に電流Ｉｏと閾値Ｉｔｈとを比較する。電流Ｉｏが閾値Ｉｔｈ以上であると判定された場合、制御部３は処理３００をステップＳ３０７に進める（ステップＳ３０６でＹＥＳ）。電流Ｉｏが閾値Ｉｔｈ以上でないと判定された場合、制御部３は所定時間が経過した後に処理３００を再びステップＳ３０６に進める（ステップＳ３０６でＮＯ）。
【００３３】
ステップＳ３０７において、制御部３は、信号選択部１０７においてＰＷＭ信号２を選択することにより、第２のスイッチ部５への切り替えを行い、処理３００をステップＳ３０８に進める。
【００３４】
ステップＳ３０８において、制御部３は第１の位相補償設定を選択し、処理３００をステップＳ３０９に進める。
【００３５】
ステップＳ３０９において、制御部３は、信号選択部１０７においてＰＷＭ信号１を選択することにより、第１のスイッチ部４への切り替えを行い、処理３００をステップＳ３１０に進める。
【００３６】
ステップＳ３１０において、制御部３は、電源オフ状態に移行するか否かを判定する。電源オフ状態に移行しない場合、制御部３は処理３００をステップＳ３１１に進める（ステップＳ３１０でＮＯ）。電源オフ状態に移行する場合、制御部３は処理３００を終了させ、電源オフ状態に移行する。
【００３７】
電流検出部１６により検出した電流Ｉｏが閾値Ｉｔｈ以上であると判定された場合、制御部３は処理３００をステップＳ３１１に進める（ステップＳ３０３でＮＯ）。
【００３８】
ステップＳ３１１において、制御部３は、第１の位相補償設定を選択し、処理３００をステップＳ３１２に進める。
【００３９】
ステップＳ３１２において、制御部３は、信号選択部１０７においてＰＷＭ信号１を選択することにより、第１のスイッチ部４への切り替えを行い、処理３００をステップＳ３１３に進める。
【００４０】
ステップＳ３１３において、制御部３は、第１のスイッチ部４の動作中に電流Ｉｏと閾値Ｉｔｈとを比較する。電流Ｉｏが閾値Ｉｔｈよりも小さいと判定された場合、制御部３は処理３００をステップＳ３１４に進める（ステップＳ３１３でＹＥＳ）。電流Ｉｏが閾値Ｉｔｈよりも小さくないと判定された場合、制御部３は所定時間が経過した後に処理３００を再びステップＳ３１３に進める（ステップＳ３１３でＮＯ）。
【００４１】
ステップＳ３１４において、制御部３は、信号選択部１０７においてＰＷＭ信号２を選択することにより、第２のスイッチ部５への切り替えを行い、処理３００をステップＳ３１５に進める。
【００４２】
ステップＳ３１５において、制御部３は、第２の位相補償設定を選択し、処理３００をステップＳ３１６に進める。
【００４３】
ステップＳ３１６において、制御部３は、信号選択部１０７においてＰＷＭ信号３を選択することにより、第３のスイッチ部６への切り替えを行い、処理３００をステップＳ３１７に進める。
【００４４】
ステップＳ３１７では、制御部３は、電源オフ状態に移行するか否かを判定する。電源オフ状態に移行しない場合、制御部３は処理３００をステップＳ３０６に進める（ステップＳ３１７でＮＯ）。電源オフ状態に移行する場合、制御部３は処理３００を終了させ、電源オフ状態に移行する。
【００４５】
以上説明したように、実施形態１によれば、異なる特性の複数のスイッチング素子で構成した電源回路１００において様々な大きさの負荷での高効率化を実現することができる。
【００４６】
［実施形態２］
実施形態１で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、マイクロプロセッサなどがプログラムを用いて実現することもできる。以下、実施形態２では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、マイクロプロセッサなどを「コンピュータＸ」と呼ぶ。また、実施形態２では、コンピュータＸを制御するためのプログラムであって、実施形態１で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムＹ」と呼ぶ。
【００４７】
実施形態１で説明した様々な機能、処理または方法は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施形態２におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも１つを含む。実施形態２におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙな記憶媒体である。
【符号の説明】
【００４８】
１…電源、２…出力端子、３…制御部、４…第１のスイッチ部、５…第２のスイッチ部、６…第３のスイッチ部、１０…第１の駆動回路、１１…第２の駆動回路、１２…第３の駆動回路、１３…第１のインダクタ、１４…第２のインダクタ、１５…第３のインダクタ
【図１】
2020191727.tif 000003
【図２】
2020191727.tif 000004
【図３】
2020191727.tif 000005