(57)【要約】【課題】半導体素子形成後の基板の反りを抑制して歩留りよく電気光学装置を製造可能な電気光学装置の製造方法を提供すること。【解決手段】本適用例の電気光学装置の製造方法としての液晶装置の製造方法は、半導体素子が形成される前の基板を熱処理する熱処理工程（ステップＳ１）と、熱処理後の基板の反りによる凸面が一定の方向に向くように基板を再配置する配置工程（ステップＳ２）と、上記凸面側に半導体素子を形成する素子形成工程（ステップＳ３）と、を備えた。【選択図】図５
2010181530.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を有する基板を備えた電気光学装置の製造方法であって、
前記半導体素子が形成される前の前記基板を熱処理する熱処理工程と、
熱処理後の前記基板の反りによる凸面が一定の方向に向くように前記基板を再配置する配置工程と、
前記凸面側に前記半導体素子を形成する素子形成工程と、
を備えたことを特徴とする電気光学装置の製造方法。
【請求項２】
前記熱処理工程は、前記基板の周縁部を支持し前記基板をほぼ水平な状態として熱処理を行い、
前記配置工程は、熱処理後の前記基板の表裏を反転させることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記熱処理工程は、前記素子形成工程において前記基板が加熱される最高温度とほぼ同等な温度で前記基板を熱処理することを特徴とする請求項１または２に記載の電気光学装置の製造方法。
【請求項４】
前記熱処理工程は、前記素子形成工程において前記基板が加熱される最高温度よりも高く、且つ前記基板の歪点以下の温度で前記基板を熱処理することを特徴とする請求項１または２に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法に関する。
【背景技術】
【０００２】
電気光学装置として、例えば一対の基板と、一対の基板に挟持された液晶層とを有する液晶装置が挙げられる。また、駆動方式として複数の画素ごとに設けられた画素電極に駆動電圧を印加するためのスイッチング素子を備えたアクティブ型や、スイッチング素子を備えていないパッシブ型が存在する。階調表示性や応答速度などの表示特性において、アクティブ型はパッシンブ型に優っている。
【０００３】
上記スイッチング素子として半導体薄膜トランジスターが挙げられる。特許文献１には、半導体薄膜トランジスターを備えた液晶表示パネルの製造方法が開示されている。基板上に半導体薄膜トランジスターを形成する際の最高プロセス温度は、熱酸化によりゲート酸化膜を形成する工程であり、例えば基板として８インチのシリコンウェハを用い熱酸化温度を１１５０℃以上とした場合には、反り量が８００μｍに達することが記載されている。特許文献１では、このような基板の反りを改善するため、ポリシリコン層を１０５０℃以下の温度にて熱酸化して形成された熱酸化膜と、当該熱酸化膜上にＣＶＤ法により気相成長させたシリコン酸化膜とからなるゲート酸化膜を採用する方法や、ポリシリコン層を形成する前に熱酸化温度とほぼ等しい温度で予め基板をアニールする方法などが開示されている。
【０００４】
また、特許文献２には、基板上の膜形成する加工面を上方に向けて基板を端部において支持する熱処理装置に配置する通常配置処理と、加工面を下方に向けて基板を端部において支持する熱処理装置に配置する反転配置処理とを具備した半導体装置の製造方法が開示されている。この製造方法によれば、膜の応力による反り量と加熱時の自重による反り量とを相殺して、基板の反りを防止できるとしている。
さらには、反転配置処理は、基板の熱変形温度よりも高い温度での熱処理工程時に実施することが示されている。
【０００５】
【特許文献１】特開平１０−１１１５２１号公報
【特許文献２】特開２００４−１１１６１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１の液晶表示パネルの製造方法を用いた場合、基板としての８インチウェハの反り量を１００μｍ以下にできるとしているものの、基板サイズがより大型化した場合、基板の搬送などの取り扱いや該基板を用いて電気光学装置を組み立てる場合の精度上において、さらに反り量を抑えたいという課題がある。
【０００７】
また、上記特許文献２の半導体装置の製造方法を適用する場合には、加熱処理を伴う成膜工程に対応して加熱処理の条件と成膜面とを考慮して反転配置処理を行うか否かを判断する必要がある。したがって、加熱処理を伴う複数の成膜工程を有する場合には、成膜工程ごとに基板の配置が異なるおそれがあり、工程が複雑になるという課題がある。
【課題を解決するための手段】
【０００８】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００９】
［適用例１］本適用例の電気光学装置の製造方法は、半導体素子を有する基板を備えた電気光学装置の製造方法であって、前記半導体素子が形成される前の前記基板を熱処理する熱処理工程と、熱処理後の前記基板の反りによる凸面が一定の方向に向くように前記基板を再配置する配置工程と、前記凸面側に前記半導体素子を形成する素子形成工程と、を備えたことを特徴とする。
【００１０】
半導体素子を基板の一方の表面（以降、素子形成面と呼ぶ）に形成する場合、半導体素子を構成する各種の機能層と基板との熱膨張係数の違いなどにより、一般的に素子形成面が凹状に反る傾向がある。
この方法によれば、配置工程では熱処理後の基板の反りによる凸面が一定の方向に向くように揃え、素子形成工程では該凸面側に半導体素子を形成する。該凸面側に半導体素子を形成するので、半導体素子形成後の基板の反りを抑えることができる。
また、素子形成工程に入る前に基板を再配置し、素子形成工程では凸面側に半導体素子を形成するので、素子形成に係る工程ごとに基板を再配置する場合に比べて、工程や装置を簡略化できる。
【００１１】
［適用例２］上記適用例の電気光学装置の製造方法において、前記熱処理工程は、前記基板の周縁部を支持し前記基板をほぼ水平な状態として熱処理を行い、前記配置工程は、熱処理後の前記基板の表裏を反転させることを特徴とする。
この方法によれば、熱処理後の基板は、自重により鉛直方向において下方に向かってほぼ一定の反り量で凸状に反る。配置工程では基板の表裏を反転させるため、鉛直方向において凸面が必ず上方を向くように基板が再配置される。したがって、素子形成後の反り量のばらつきを低減して、基板の反りを安定的に抑えることができる。
【００１２】
［適用例３］上記適用例の電気光学装置の製造方法において、前記熱処理工程は、前記素子形成工程において前記基板が加熱される最高温度とほぼ同等な温度で前記基板を熱処理することを特徴とする。
この方法によれば、素子形成工程を経ることにより生ずる基板の熱処理に係る歪みを予め除くことができ、半導体素子形成後の基板の反りを効果的に抑えることができる。
【００１３】
［適用例４］上記適用例の電気光学装置の製造方法において、前記熱処理工程は、前記素子形成工程において前記基板が加熱される最高温度よりも高く、且つ前記基板の歪点以下の温度で前記基板を熱処理することが好ましい。
この方法によれば、素子形成工程を経ることにより生ずる基板の歪みを予め除くと共に、熱処理に伴う新たな歪みの発生を抑えて熱処理後の基板の反り量をより大きくできる。それゆえに、凸面側に半導体素子を形成する素子形成後の基板の反りをより効果的に抑えることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００１５】
＜電気光学装置＞
まず、本実施形態の電気光学装置の製造方法を適用する電気光学装置としての液晶装置について、図１〜図３を参照して説明する。
【００１６】
図１（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）のＨ−Ｈ'線で切った概略断面図、図２は液晶装置の電気的な構成を示す等価回路図、図３は液晶装置の構造を示す要部断面図である。
【００１７】
図１（ａ）および（ｂ）に示すように、本実施形態の液晶装置１００は、対向配置された一対の基板としての素子基板１０および対向基板２０と、素子基板１０と対向基板２０との間に挟持された液晶層５０とを備えている。素子基板１０および対向基板２０は、例えば透明な石英などからなる基板であり、例えば熱硬化型または紫外線硬化型の接着剤からなるシール材５２によって貼り合わされている。
【００１８】
液晶装置１００は、表示領域１０ａ内にマトリクス状の配置された複数の画素１０３を有する。素子基板１０上には画素１０３を構成する、例えばＩＴＯ（Indium  Tin  Oxide）などの透明電極からなる画素電極９と、画素電極９を駆動制御するスイッチング素子としての薄膜トランジスター（ＴＦＴ；Thin  Film  Transistor）３０とが設けられている。また、これら画素電極９などを覆うと共にラビングなどの配向処理が施された例えばポリイミド樹脂などからなる配向膜１６が設けられている。
【００１９】
対向基板２０の液晶層５０に面する側には、ほぼ全面に例えばＩＴＯなどの透明電極からなる対向電極２１と、対向電極２１を覆うと共にラビングなどの配向処理が施された例えばポリイミド樹脂などからなる配向膜２２が設けられている。
【００２０】
また、対向基板２０には、液晶層５０に向かって対向電極２１の下（図面では上方）に画素１０３を格子状に区画する遮光膜２３と、表示領域１０ａの周辺部に配置された遮光膜５３とが設けられている。遮光膜２３，５３は、例えば遮光性を有するＣｒなどの金属や金属酸化物などの無機化合物、あるいは遮光性を有する有機化合物が用いられている。
【００２１】
素子基板１０と対向基板２０とを接合するシール材５２は、額縁状に設けられた辺部の一部が欠落した注入口１０８を有している。素子基板１０と対向基板２０との隙間に注入口１０８から液晶が注入され、封止材１０９で封止されている。
【００２２】
素子基板１０は対向基板２０に比べて一回り大きく、対向基板２０から突出した一辺部には、データ線駆動回路１０１と、複数の外部接続端子１０２とが設けられている。
素子基板１０のシール材５２の内側には、表示領域１０ａを挟んで一対の走査線駆動回路１０４と、この間を繋ぐ配線１０５とが設けられている。対向基板２０の遮光膜５３は、平面的に走査線駆動回路１０４に重なるように設けられている。
【００２３】
素子基板１０と対向基板２０との間には、シール材５２の４つのコーナー部に上下導通材１０６が配設されており、同じく上下導通材１０６に対応して配設された上下導通端子１０７により、対向基板２０側の対向電極２１が素子基板１０側に電気的に導かれ、複数の外部接続端子１０２のうちの指定された端子に接続されている。
【００２４】
図２に示すように、液晶装置１００は、表示領域１０ａを構成する各画素１０３は、画素電極９と画素電極９をスイッチング制御するためのＴＦＴ３０とを有している。また、走査線３ａと並行して配置された共通線３ｂを有している。なお、図示省略したが、前述したように画素電極９と対向電極２１との間に液晶層５０が存在する。
【００２５】
データ線駆動回路１０１から延びるデータ線６がＴＦＴ３０のソースと電気的に接続されている。データ線駆動回路１０１は、画像信号Ｄ１，Ｄ２，…，Ｄｎを、データ線６を介して各画素１０３に供給する。画像信号Ｄ１〜Ｄｎはこの順に線順次に供給しても構わないし、相隣接する複数のデータ線６同士に対して、グループごとに供給するようにしてもよい。
【００２６】
また、ＴＦＴ３０のゲートには、走査線駆動回路１０４から延びる走査線３ａが電気的に接続されている。走査線駆動回路１０４から所定のタイミングで走査線３ａにパルス的に供給される走査信号Ｇ１，Ｇ２，…，Ｇｍが、この順に線順次でＴＦＴ３０のゲートに印加されるようになっている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されている。
【００２７】
スイッチング素子であるＴＦＴ３０が走査信号Ｇ１，Ｇ２，…，Ｇｍの入力により一定期間だけオン状態とされることで、データ線６から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎが所定のタイミングで画素電極９に書き込まれるようになっている。画素電極９を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１，Ｄ２，…，Ｄｎは、共通線３ｂとドレインとの間に設けられた蓄積容量４０の作用により一定期間保持される。すなわち、蓄積容量４０は保持容量として機能するものである。
【００２８】
次に、画素１０３の電気的な構成に係る液晶装置１００における構造について、図３を参照して説明する。
【００２９】
図３に示すように、透明な石英等の基板からなる素子基板１０上には、シリコン酸化物膜等からなる絶縁膜１１が設けられ、絶縁膜１１上に走査線３ａおよび共通線３ｂが形成されている。これらの走査線３ａおよび共通線３ｂを覆って、シリコン酸化物膜等からなるゲート絶縁膜１２が形成されている。ゲート絶縁膜１２上には、島状の半導体層３１と、半導体層３１と一部が重なるようにソース電極６ａとドレイン電極３２とが形成されている。ドレイン電極３２は、共通線３ｂと重なるように延出された配線部３３を有する。ゲート絶縁膜１２を介して対向配置された共通線３ｂと配線部３３とにより蓄積容量４０が構成されている。
【００３０】
これらの半導体層３１、ソース電極６ａ、ドレイン電極３２および配線部３３を覆って、シリコン酸化物膜等からなる層間絶縁膜１３が形成されている。層間絶縁膜１３上には、画素電極９が形成され、層間絶縁膜１３を貫通して配線部３３に達する画素コンタクトホール９ａを介して、画素電極９とドレイン電極３２とが電気的に接続されている。
【００３１】
画素電極９を覆って、ポリイミド等からなる配向膜１６が形成されている。配向膜１６は、ラビング処理等の配向処理を施されて液晶を所定方向に配向させるようになっている。
【００３２】
同じく透明な石英等の基板からなる対向基板２０上には、液晶層５０側に向かって遮光膜２３と、対向電極２１と、配向膜２２とが順に形成されている。遮光膜２３は、前述したように対向基板２０において画素１０３を区画するだけでなく、素子基板１０のＴＦＴ３０と平面的に重なる位置に設けられている。また、配向膜２２においても、ラビング処理等の配向処理が施されていることは言うまでもない。
このような液晶装置１００は、光の入射側と射出側とに光学部材としての偏光板（図示省略）が配置されて用いられる。
【００３３】
＜電気光学装置の製造方法＞
次に、本実施形態の電気光学装置の製造方法について、液晶装置１００の製造方法を例に挙げて図４〜図９を参照して説明する。図４はマザー基板を示す概略平面図、図５は液晶装置の製造方法を示すフローチャート、図６（ａ）および（ｂ）は熱処理装置を示す概略図、図７（ａ）および（ｂ）は熱処理装置における基板の反り状態を示す概略図、図８（ａ）〜（ｃ）は実施例の基板の反り状態を示す概略図、図９は実施例における反り量を示す表である。
【００３４】
実際に液晶装置１００を製造する際には、図４に示したマザー基板の構成を採用して製造を行う。
【００３５】
図４に示すように、マザー基板１１０は、ウェハ状であって複数の素子基板１０がマトリクス状に面付けされると共に、素子基板１０ごとに接合された対向基板２０を有する。すなわち、素子基板１０はマザー基板１１０に多数面付けされた状態で半導体素子であるＴＦＴ３０や画素電極９などが形成される。
【００３６】
図５に示すように、液晶装置１００の製造方法は、素子形成前の基板としてのマザー基板１１０を熱処理する熱処理工程（ステップＳ１）と、熱処理後のマザー基板１１０を反り状態によって再配置する配置工程（ステップＳ２）と、半導体素子であるＴＦＴ３０やこれに繋がる配線等を形成する素子形成工程（ステップＳ３）と、画素電極９を形成する画素電極形成工程（ステップＳ４）と、配向膜１６を形成して配向処理を施す配向処理工程（ステップＳ５）とを備えている。
【００３７】
また、対向基板２０に対向電極２１を形成する対向電極形成工程（ステップＳ６）と、配向膜２２を形成して配向処理を施す配向処理工程（ステップＳ７）とを備えている。
【００３８】
さらに、マザー基板１１０の素子基板１０ごとに対向基板２０を貼り合せて組み立てる組立工程（ステップＳ８）と、液晶注入・封止工程（ステップＳ９）とを備えている。
ステップＳ３〜ステップＳ９はそれぞれ公知の製造方法を適用することができる。したがって、主にステップＳ１とステップＳ２を説明する。
【００３９】
まず、ステップＳ１の熱処理工程について説明する。熱処理工程では、図６に示した熱処理装置３００を用いて、素子形成前のマザー基板１１０を熱処理する。図６（ａ）は熱処理装置３００の構造を示す概略側面図であり、同図（ｂ）は同図（ａ）の要部平面図である。
【００４０】
図６（ａ）および（ｂ）に示すように、熱処理装置３００は、複数のワークＷ（マザー基板１１０）を収納可能な治具３０３が内部に配置されるドーム状の熱処理炉３０１と、熱処理炉３０１が載置されることにより炉内を密閉する基部３０２と、炉内に処理ガスを導入するためのガス導入管３０４と、炉内の処理ガスを排出するためのガス排出管３０５と、熱処理炉３０１を取り囲んで配置された複数のヒーター部３０６とを備えている。
【００４１】
図６（ｂ）に示すように、治具３０３は、一部が切り欠かれた円弧状の支持部３１２と、支持部３１２が取り付けられた３つの支柱３１１とを有する。支柱３１１には、複数の支持部３１２が取り付けられており、切り欠かれた側からワークＷを出し入れするように構成されている。ウェハ状のワークＷはその周縁部が支持部３１２により支持され、図６（ａ）に示すように、ほぼ水平な状態で治具３０３にセットされる。
【００４２】
例えば、複数のワークＷが収納された治具３０３を基部３０２に配置し、上方から熱処理炉３０１を被せるように配置することにより、炉内が密閉される。炉内には、ガス導入管３０４を通じて窒素などの不活性ガスが充填される。
【００４３】
ヒーター部３０６により熱処理炉３０１を加熱して、炉内のワークＷを熱処理する。例えば、ワークＷとして石英基板からなるマザー基板１１０を用いたときの熱処理条件は、熱処理温度がおよそ１０００℃、時間がおよそ１２０分（２時間）である。
【００４４】
熱処理温度は、素子形成工程（ステップＳ３）における加熱の最高温度１０２０℃とほぼ同等（±数％以内）である。熱処理温度はこれに限定されず、上記最高温度よりも高く、マザー基板１１０の熱処理による歪点以下の温度に設定することが好ましい。例えば、マザー基板１１０が石英基板の場合には、歪点が１０９０℃であるため、１０００〜１０９０℃の範囲が好ましい。これにより、後の素子形成工程における加熱に伴う歪みを予め除き、本熱処理工程によって新たな歪みが生ずることを防止することができる。
【００４５】
図７（ａ）に示すように、治具３０３にセットされ支持部３１２により周縁部が支持されたマザー基板１１０は、図７（ｂ）に示すように熱処理と自重とにより鉛直方向において下方に向かって凸状に反る。この反り状態は、徐冷後も同一の傾向が維持され、マザー基板１１０は、凸状の表面１１０ａと凹状の表面１１０ｂとを有することになる。以降、これらの表面１１０ａ，１１０ｂをそれぞれ凸面１１０ａ、凹面１１０ｂと呼ぶ。そして、配置工程（ステップＳ２）へ進む。
【００４６】
ステップＳ２の配置工程では、凸面１１０ａが上方を向くように、熱処理されたすべてのマザー基板１１０の表裏を反転させる。マザー基板１１０を反転させる方法としては、マニュピレーター等によりマザー基板１１０を吸着保持して反転させる方法などが挙げられる。そして、ステップＳ３へ進む。
【００４７】
ステップＳ３の素子形成工程では、凸面１１０ａ側に半導体素子であるＴＦＴ３０やＴＦＴ３０に接続する配線等を形成する。ＴＦＴ３０の形成方法としては、公知の形成方法を用いることができる。例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて形成された、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等によって絶縁膜１１、ゲート絶縁膜１２、層間絶縁膜１３を構成することができる。
【００４８】
半導体層３１は、例えばモノシランガス、ジシランガス等を用いた減圧ＣＶＤによりアモルファスシリコン膜を形成し、これを窒素雰囲気中で例えば約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、約５０〜２００ｎｍの粒径、好ましくは約１００ｎｍの粒径となるまで固相成長させたポリシリコン膜を用いることができる。ポリシリコン膜を固相成長させる方法としては、ＲＴＡ（Rapid  Thermal  Anneal）を使ったアニール処理でもよいし、エキシマレーザー等を用いたレーザーアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型にするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントが僅かにイオン注入等によりドープされる。そして、フォトリソグラフィ法により所定パターンを有する半導体層３１を形成する。
【００４９】
走査線３ａや共通線３ｂの形成方法は、例えば低抵抗配線材料であるアルミなどの金属またはその化合物を蒸着法やスパッタ法により成膜し、フォトリソグラフィ法によりパターニングする方法が挙げられる。
【００５０】
素子形成工程における最高温度は、この場合ゲート絶縁膜１２の形成プロセスであって、前述したように１０２０℃である。マザー基板１１０は、加熱処理を伴う素子形成工程を経ることで、形成された各種絶縁膜や半導体層３１と基材との熱膨張係数の差などを起因として発生する応力により素子形成面側が凹状に反る。そして、ステップＳ４へ進む。
【００５１】
ステップＳ４の画素電極形成工程では、透明導電膜であるＩＴＯを成膜し、これをフォトリソグラフィ法を用いてパターニングすることにより、所定の形状の画素電極９を形成する。ステップＳ６の対向電極形成工程も同様であり、対向基板２０に設けられた遮光膜２３を覆うようにＩＴＯを成膜することにより、対向電極２１を形成する。
【００５２】
ステップＳ５の配向処理工程ではマザー基板１１０側に配向処理を施し、ステップＳ７の配向処理工程では対向基板２０側に配向処理を施す。そして、ステップＳ８へ進む。
【００５３】
ステップＳ８の組立工程では、配向処理されたマザー基板１１０の素子基板１０ごとに対向基板２０を貼り付ける。貼付方法としては、例えばマザー基板１１０側においてシール材５２を印刷法や吐出法により素子基板１０ごとに額縁状に配置し、対向基板２０を所定の位置で圧接して熱硬化または紫外線硬化させる方法が挙げられる。そして、ステップＳ９へ進む。
【００５４】
ステップＳ９の液晶注入・封止工程では、対向基板２０が接合されたマザー基板１１０をチャンバー内に放置して減圧し、素子基板１０と対向基板２０との隙間を真空状態とする。注入口１０８を塞ぐように所定量の液晶を滴下した状態でチャンバー内を大気圧に戻す。これにより、液晶が上記隙間に真空注入される。液晶注入後、注入口１０８を封止材１０９を用いて封止する（図１（ａ）参照）。
【００５５】
このようにしてできあがったマザー基板１１０をスクライブ法やダイシング法あるいはレーザー照射により所定の位置で切断する。これにより、個々の液晶装置１００がマザー基板１１０から取り出される。
【００５６】
本実施形態の液晶装置１００の製造方法によれば、配置工程において、熱処理後のマザー基板１１０の凸面１１０ａが上方に向くようにマザー基板１１０の表裏を反転させる。素子形成工程では、凸面１１０ａを素子形成面としてＴＦＴ３０や配線を形成する。したがって、マザー基板１１０に半導体素子であるＴＦＴ３０を形成することに伴う反りを抑制することができる。
【００５７】
また、熱処理工程では、マザー基板１１０の周縁部を支持してほぼ水平な状態とし熱処理を行うので、自重により凸面１１０ａは安定した凸状態で反る。したがって、素子形成後のマザー基板１１０の反り状態がばらつくことを低減可能である。ゆえに、マザー基板１１０の反りに起因する不良が低減され、歩留りよく液晶装置１００を製造することができる。
【００５８】
（実施例）
以下、マザー基板１１０として、大きさが８インチ、厚みが１．２ｍｍの石英基板を用いた場合のマザー基板１１０の反り状態と反り量について図８および図９を参照して説明する。なお、図８（ａ）〜（ｃ）はマザー基板の反り状態が認識できる程度に図示したものである。
【００５９】
図８（ａ）は、熱処理後のマザー基板１１０の反り状態を示しており、表面１１０ａ側が凸状となっている。その反り量Ｃ１は、図９の表に示すように２０〜３０μｍであった。図８（ｂ）に示すように、配置工程においてこれを反転すると、反り量Ｃ２は図９の表に示すように５〜１５μｍとなった。すなわち、反転することで自重によって反りが矯正された状態となっている。
【００６０】
図８（ｃ）に示すように、素子形成後には、凸状であった素子形成面（すなわち表面１１０ａ）は凹状に反る。そのときの反り量Ｃ３は、図９の表に示すように９０〜１００μｍであった。ちなみに、熱処理後に反転しない場合の反り量Ｃ３は１００〜１１０μｍであった。すなわち、反転による反り矯正の程度が、素子形成後にも反映されている。
【００６１】
実施例の特筆すべき効果として、半導体層３１のフォトリソグラフィ法によるパターニングプロセスにおいて、マザー基板１１０の反りに起因する搬送ミスや真空吸着不良がほとんど発生しなかった。熱処理後のマザー基板１１０を反転しない場合には、真空吸着不良が時折発生して、例えば露光工程では露光位置不良が発生することがあった。
また、組立工程（ステップＳ８）において素子基板１０と対向基板２０とを貼り合せた時の隙間（セルギャップ）のばらつきが反転しない場合に比べて小さくなった。すなわち、マザー基板１１０の素子形成後の反りに起因するセルギャップむらが改善された。
【００６２】
なお、反り量Ｃ１，Ｃ２，Ｃ３の測定方法としては、株式会社ニデック製の平面度測定装置ＡＦＴ−９００Ｒ（製品名）を用いた。当該平面度測定装置は、光源から射出された光を分割して測定対象に所定の入射角度で入射させ、測定対象の表面で反射しそれぞれの光路を経て射出された光を合成することにより生じる干渉縞を解析して測定対象の表面形状を特定するものである。
【００６３】
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【００６４】
（変形例１）上記液晶装置１００の製造方法において、素子形成前のマザー基板１１０を熱処理する方法は、熱処理装置３００を用いる方法に限定されない。例えば、マザー基板１１０を水平以外の状態に保持して熱処理を行ってもよい。その場合には、熱処理後の反り状態により、凸面が一定の方向に向くように配置工程において再配置を行う。
【００６５】
（変形例２）上記液晶装置１００の製造方法において、マザー基板１１０は、ウェハ状の石英基板に限定されない。例えば、単結晶シリコンなどの半導体ウェハや四角形の無アルカリガラスなどでも同様な作用・効果を奏する。したがって、基板上に形成される半導体層３１は、上記実施形態の高温ポリシリコン膜に限定されず、アモルファスシリコン膜や低温ポリシリコン膜等でもよい。
【００６６】
（変形例３）上記液晶装置１００の製造方法を適用可能な電気光学装置は、液晶装置１００に限定されない。図１０は変形例の電気光学装置としての有機ＥＬ（エレクトロルミネセンス）装置を示す概略平面図、図１１は変形例の有機ＥＬ装置の等価回路図である。
例えば、図１０に示すように、有機ＥＬ装置２００は、表示領域２０６内に赤（Ｒ）、緑（Ｇ）、青（Ｂ）、３色の発光が得られる複数の発光画素２０７を有するものであって、発光画素２０７が設けられた素子基板２０１と、発光画素２０７を封止する封止基板２０２とを備えている。素子基板２０１は封止基板２０２に対して一回り大きく、封止基板２０２から突出した部分に、一対の走査線駆動回路２０３と、データ線駆動回路２０４と、フレキシブルな中継基板２０５とが設けられている。
図１１に示すように、有機ＥＬ装置２００は、走査線駆動回路２０３に接続する複数の走査線２３１と、複数の走査線２３１に対してそれぞれ並行する電源線２４２と、走査線２３１および電源線２４２と交差しデータ線駆動回路２０４に接続する複数のデータ線２４１とを備えている。
走査線２３１および電源線２４２とデータ線２４１とにより区画された領域に発光画素２０７が設けられている。発光画素２０７は、発光素子としての有機ＥＬ素子２２０と、有機ＥＬ素子２２０に対して電源線２４２から流れ込む電流を制御するＴＦＴ２１２と、走査線２３１の制御信号に基づいてＴＦＴ２１２のスイッチングを行うＴＦＴ２１１と、ＴＦＴ２１２のゲートと電源線２４２との間に設けられた蓄積容量２１３とを備えている。
有機ＥＬ装置２００は、有機ＥＬ素子２２０からの発光が封止基板２０２側から射出される所謂トップエミッション型の発光装置であって、半導体素子であるＴＦＴ２１１，２１２を有する素子基板２０１は、例えば不透明なシリコン基板や透明なガラス基板を採用することができる。すなわち、上記液晶装置１００の製造方法を適用することができる。
【図面の簡単な説明】
【００６７】
【図１】（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）のＨ−Ｈ'線で切った概略断面図。
【図２】液晶装置の電気的な構成を示す等価回路図。
【図３】液晶装置の構造を示す要部断面図。
【図４】マザー基板を示す概略平面図。
【図５】液晶装置の製造方法を示すフローチャート。
【図６】（ａ）および（ｂ）は熱処理装置を示す概略図。
【図７】（ａ）および（ｂ）は熱処理装置における基板の反り状態を示す概略図。
【図８】（ａ）〜（ｃ）は実施例の基板の反り状態を示す概略図。
【図９】実施例における反り量を示す表。
【図１０】変形例の電気光学装置としての有機ＥＬ（エレクトロルミネセンス）装置を示す概略平面図。
【図１１】変形例の有機ＥＬ装置の等価回路図。
【符号の説明】
【００６８】
１０，２０１…基板としての素子基板、３０，２１１，２１２…半導体素子としてのＴＦＴ、１００…電気光学装置としての液晶装置、１１０…基板としてのマザー基板、１１０ａ…凸面、２００…電気光学装置としての有機ＥＬ装置、３００…熱処理装置。
【図１】
2010181530.tif 000003
【図２】
2010181530.tif 000004
【図３】
2010181530.tif 000005
【図４】
2010181530.tif 000006
【図５】
2010181530.tif 000007
【図６】
2010181530.tif 000008
【図７】
2010181530.tif 000009
【図８】
2010181530.tif 000010
【図９】
2010181530.tif 000011
【図１０】
2010181530.tif 000012
【図１１】
2010181530.tif 000013