(57)【要約】【課題】ラッチアップ耐量試験でのラダー抵抗値の変化およびラダー抵抗の断線を防ぐことで、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路、およびそれを用いた表示パネル駆動装置を提供する【解決手段】他の回路の動作に用いられる参照電圧を生成して当該他の回路に出力する参照電圧発生回路であって、参照電圧を生成するための複数のラダー抵抗を備え、ラダー抵抗は、ラダー抵抗に電圧を印加する、複数の基準電圧端子に接続されており、基準電圧端子は、外部電源に接続される第１基準電圧端子と、外部電源に接続されない第２基準電圧端子とを含み、ラダー抵抗は、第２基準電圧端子に接続されているラダー抵抗の幅が、第１基準電圧端子に接続されているラダー抵抗の幅よりも広い。【選択図】図１
2010181823.tif 000002
【特許請求の範囲】
【請求項１】
他の回路の動作に用いられる参照電圧を生成して当該他の回路に出力する参照電圧発生回路であって、
上記参照電圧を生成するための複数のラダー抵抗を備え、
上記ラダー抵抗は、上記ラダー抵抗に電圧を印加する、複数の基準電圧端子に接続されており、
上記基準電圧端子は、外部電源に接続される第１基準電圧端子と、外部電源に接続されない第２基準電圧端子とを含み、
上記ラダー抵抗は、上記第２基準電圧端子に接続されている上記ラダー抵抗の幅が、上記第１基準電圧端子に接続されている上記ラダー抵抗の幅よりも広いことを特徴とする参照電圧発生回路。
【請求項２】
上記第２基準電圧端子に接続されているラダー抵抗の幅は、下記の式（１）を満たすことを特徴とする請求項１に記載の参照電圧発生回路。
Ｗ＞（（Ｖｓ＋０．６）／（Ｒｐ＊Ｉｃ））                      （１）
Ｗ  ：上記外部電源と接続されない第２基準電圧端子に接続するラダー抵抗の幅
Ｖｓ：上記外部電源と接続されている第１基準電圧端子に印加する電圧
Ｒｐ：上記外部電源と接続されない第２基準電圧端子に接続するラダー抵抗の抵抗値
Ｉｃ：抵抗値変化を生じる単位幅当りの印加電流値
【請求項３】
上記参照電圧発生回路は、上記他の回路としてのＤ／Ａ変換器回路とともに使用されることを特徴とする請求項１または２に記載の参照電圧発生回路。
【請求項４】
表示パネルを駆動して表示を行う表示パネル駆動装置であって、
請求項１〜３のいずれか一項に記載の参照電圧発生回路を備えていることを特徴とする表示パネル駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ／Ａ変換器等に使用される参照電圧発生回路に関するもので、特に表示パネル駆動用ドライバＬＳＩで用いられる参照電圧発生回路に関するものである。
【背景技術】
【０００２】
ラダー抵抗により形成した参照電圧発生回路を用いたＤ／Ａ変換器は従来からよく使用されており、変換精度を向上する工夫が種々発明されている。例えば、特許文献１には、ラダー抵抗を蛇行させて配置することによって、抵抗列の折り返し点を含めて抵抗値が全て等しく、基準電圧を高精度に分割可能な技術が開示されている。
【０００３】
図４は、ラダー抵抗により形成した参照電圧発生回路を用いたＤ／Ａ変換器４０の構成図である。ここでは、説明を容易にするため、３ビットのＤ／Ａ変換器について図示している。
【０００４】
図４に示すＤ／Ａ変換器４０は、高電圧側基準電圧を与えるＶ７端子と低電圧側基準電圧を与えるＶ０端子との間にラダー抵抗Ｒ１〜Ｒ７が直列に接続され、Ｒ１とＧＮＤ電位の間にラダー抵抗Ｒ０が直列に接続されている。各ラダー抵抗Ｒ０〜Ｒ７は、スイッチング動作をするＭＯＳトランジスタＱ０〜Ｑ７が接続されている。そのＭＯＳトランジスタＱ０〜Ｑ７の一端は、共通接続されてオペアンプＵ１の非反転入力端子に接続されている。オペアンプＵ１は、ユニティゲインアンプとして動作する。図４には示していないが、ＭＯＳトランジスタＱ０〜Ｑ７のゲート電極はデコーダを通じてデジタル入力信号に接続されている。また、外部からの静電気の流入に対してＤ／Ａ変換器４０を保護するために、Ｖ０端子およびＶ７端子は、ダイオードＤＰ０、ＤＮ０、ＤＰ７、ＤＮ７が接続されている。
【０００５】
ラダー抵抗を用いたＤ／Ａ変換器４０は、以下のような動作を行う。Ｄ／Ａ変換器４０は、デジタル入力信号に応じて、デコーダがＭＯＳトランジスタＱｉ（ｉ＝０〜７）を選択し、選択したＭＯＳトランジスタＱｉを導通させる。ここで、Ｖ０端子とＶ７端子とに印加する電圧をＶ０、Ｖ７とすると、オペアンプＵ１の非反転入力端子には、ラダー抵抗で電圧分割された電圧  Ｖ＝｛（Ｒ０＋Ｒ１＋Ｒ２＋・・・＋Ｒｉ）／（Ｒ１＋Ｒ２＋・・・＋Ｒ７）｝＊（Ｖ７−Ｖ０）  が入力される。オペアンプＵ１はユニティゲインアンプとして動作させており、出力電圧Ｖｒｅｆは非反転入力端子電圧と同じ電圧になる。
【０００６】
表示パネル駆動用ドライバＬＳＩでは、一般に、表示パネルの濃淡を調整するためにＤ／Ａ変換器が用いられる。表示パネル駆動用ドライバＬＳＩは、入力された表示パネルの濃淡階調を指示するデジタル信号を表示パネルが濃淡諧調を制御できるアナログ信号に変換し、その変換したアナログ信号を表示パネルに出力する。例えば、８ビット駆動の表示パネル駆動用ドライバＬＳＩは、２５６階調の濃淡表示ができ、１０ビット駆動の表示パネル駆動用ドライバＬＳＩは、１０２４階調の濃淡表示ができる。濃淡階調を指示するデジタル信号（入力信号）と出力すべきアナログ信号電圧との関係は「ガンマ特性」とよばれており、表示パネル駆動用ドライバＬＳＩは、表示パネルの特性に応じてガンマ特性を調整する。
【０００７】
一般的なＤ／Ａ変換器では、図４に示すように、外部から基準電圧を与える端子は２端子である。そのため、Ｄ／Ａ変換器が出力するアナログ信号電圧は、ラダー抵抗の抵抗値比によって決定される。しかし、表示パネル駆動用ドライバＬＳＩではガンマ特性を詳細に調整するため、所定のラダー抵抗に外部から電圧を与えている。
【０００８】
図５は表示パネル駆動用ドライバＬＳＩで用いられるＤ／Ａ変換器５０の構成図である。図５に示すように、Ｄ／Ａ変換器５０は、高電圧側基準電圧を与えるＶ７端子と低電圧側基準電圧を与えるＶ０端子との間に、中間の基準電圧を与えるＶ５端子を備える。ここで、Ｖ５端子に与える電圧をＶ５とすると、オペアンプＵ１の非反転入力端子の電圧は、０≦ｉ≦５の場合、  Ｖ＝｛（Ｒ０＋Ｒ１＋Ｒ２＋・・・＋Ｒｉ）／（Ｒ１＋Ｒ２＋・・・＋Ｒ５）｝＊（Ｖ５−Ｖ０）  となり、ｉ＝６の場合、  Ｖ＝｛Ｒ６／（Ｒ６＋Ｒ７）｝＊（Ｖ７−Ｖ５）  となり、ｉ＝７の場合、  Ｖ＝Ｖ７  となる。
【０００９】
このように、Ｄ／Ａ変換器５０は、高電圧側基準電圧Ｖ７および低電圧側基準電圧Ｖ０以外の中間の基準電圧（図５では、Ｖ５）を外部から印加することによって、出力電圧Ｖｒｅｆを調整することが可能となる。その結果、図５に示すようなＤ／Ａ変換器５０を有する表示パネル駆動用ドライバＬＳＩは、図４に示すようなＤ／Ａ変換器４０を有する表示パネル駆動用ドライバＬＳＩより、詳細なガンマ特性の調整が可能となる。図５に示す例では、３ビットのＤ／Ａ変換器について中間の基準電圧を１端子追加しているが、追加する中間の基準電圧の端子数は多いほど、より詳細なガンマ特性の調整が可能となる。
【００１０】
最近の表示パネル駆動用ドライバＬＳＩの階調数は８〜１０ビットを超えるものが多く、中間の基準電圧の端子数も８〜２０に及んでいる。複数の中間の基準電圧の端子を有するＤ／Ａ変換器を用いる表示パネル駆動用ドライバＬＳＩは、特性がそれぞれ異なる複数の表示パネルに対しても、中間の基準電圧を外部から表示パネル駆動用ドライバＬＳＩに印加することによって、複数の表示パネルが所望するそれぞれ異なるガンマ特性を得ることができる。
【００１１】
Ｄ／Ａ変換器のラダー抵抗はポリシリコン抵抗で形成することが多く、レイアウト占有面積の増大を防ぐために、ポリシリコン抵抗の幅は１〜１０ｕｍ程度の細い幅でレイアウトすることが多い。また、ラダー抵抗で消費される電流値は小さいほうが望ましいので、ラダー抵抗値を高くするためにも、ポリシリコン抵抗の幅は細いほうが望ましい。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平４−２７３４０１号公報（１９９２年９月２９日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、細いポリシリコン抵抗の幅でラダー抵抗のレイアウトを行うと、ＬＳＩの品質確認試験のひとつであるラッチアップ耐量試験において不都合が生じる場合がある。
【００１４】
ラッチアップ耐量試験方法のひとつにパルス電流注入法があり、電子情報技術産業協会規格（ＪＥＩＴＡ）ではＥＩＡＪ  ＥＤ−４７０１／３００として規定されている。パルス電流注入法は、ＬＳＩに電源電圧を印加した状態で、ＬＳＩの端子に外部からパルス電流を注入し、ＬＳＩがラッチアップ状態になったかどうかを判定するものである。注入されるパルス電流が大きいほどＬＳＩはラッチアップ状態になりやすいことから、ラッチアップ状態に至るのに必要なパルス電流値の大小で、ＬＳＩがラッチアップしやすいかどうか（すなわち、ラッチアップ耐量）を示している。
【００１５】
一般に、ラッチアップ耐量の強弱を判断するパルス電流の基準値の一例として１００ｍＡという値がよく用いられている。すなわち、１００ｍＡのパルス電流を注入した際にＬＳＩがラッチアップ状態になるかどうかで、ＬＳＩのラッチアップ耐量を示しているものである。
【００１６】
表示パネル駆動用ドライバＬＳＩでは、Ｄ／Ａ変換器に使用している基準電圧端子もラッチアップ耐量試験の被評価端子となる場合がある。基準電圧端子は、外部電源に接続される端子であるので、通常はラッチアップ耐量試験の被評価端子にはならない。しかし、適合する表示パネルの仕様を広範囲にして、汎用性をもたせた表示パネル駆動用ドライバＬＳＩでは、外部電源に接続しない基準電圧端子が存在する場合がある。このような外部電源に接続しない基準電圧端子は、ラッチアップ耐量試験の被評価端子となる。
【００１７】
ここで、図６に、外部電源に接続しない基準電圧端子を含む表示パネル駆動用ドライバＬＳＩのＤ／Ａ変換器６０の構成図の一例を示す。Ｄ／Ａ変換器６０は、図５に示すＤ／Ａ変換器５０の構成に加えて、外部電源に接続しない基準電圧端子であるＶ６端子を備える。Ｖ６端子は、Ｖ７端子とＶ５端子の間に接続されている、つまりラダー抵抗Ｒ６およびＲ７と接続されている。また、Ｖ６端子は、Ｖ０、Ｖ５、Ｖ７端子と同様に、ダイオードＤＰ６、ＤＮ６が接続されている。
【００１８】
表示パネル駆動用ドライバＬＳＩに外部電源に接続しない基準電圧端子を設ける理由は、表示パネルの製造コストを下げるため、部品の共通化を図るためなどがある。同じ表示パネル駆動用ドライバＬＳＩを複数種類の表示パネルで使用することで、表示パネル駆動用ドライバＬＳＩは量産効果によるコスト削減が期待でき、ひいては、表示パネルの製造コストが削減できるためである。
【００１９】
このように外部電源に接続しない基準電圧端子には中間の基準電圧端子がある。これらはラッチアップ耐量試験の被評価端子となり、ラッチアップ耐量試験で以下のような不具合が発生する場合がある。
【００２０】
中間の基準電圧端子に対するラッチアップ耐量試験での不具合の事例について、図７で説明する。
【００２１】
図７には、外部電源に接続するＶ０端子、Ｖ５端子およびＶ７端子と、外部電源に接続しないＶ６端子とを示している。Ｖ０端子、Ｖ５端子およびＶ７端子は、各々Ｖ０、Ｖ５、Ｖ７という電圧が外部から印加されるので、ラッチアップ耐量試験の被評価端子にはならない。一方、Ｖ６端子は、外部から電圧を印加していないので被評価端子となる。
【００２２】
ここで、Ｖ６端子に対して、ＧＮＤ電位基準のマイナスパルス電流注入試験を行う場合を考える。Ｖ６端子から引き抜かれる電流値Ｉ６は、Ｄ／Ａ変換器６０のラダー抵抗Ｒ７に流れる電流ＩＲ７と、ラダー抵抗Ｒ６に流れる電流ＩＲ６と、Ｖ６端子に設けているＥＳＤ（Electrostatic Discharge）保護ダイオードＤＮ６に流れる電流ＩＤＮ６との和になる。
【００２３】
また、Ｖ６端子から電流値Ｉ６を引き抜く際の端子電圧をＶ６とする。端子電圧Ｖ６の値が−０．６Ｖ以下になると、Ｖ６端子に設けているＥＳＤ保護ダイオードＤＮ６は、順バイアス状態となるので電流が流れる。一方、ＥＳＤ保護ダイオードＤＰ６は、順バイアス状態になることはないのでＤＰ６には電流は流れない。従って、Ｖ６端子から引き抜かれる電流値は、  Ｉ６＝ＩＲ７＋ＩＲ６＋ＩＤＮ６  となる。
【００２４】
しかし、パルス電流注入試験時にＶ６端子の端子電圧がいきなり−０．６Ｖ以下の電圧となることはない。そのため、過渡状態においてはＥＳＤ保護ダイオードＤＮ６も順バイアス状態にはならない。したがって、過渡状態では、ＥＳＤ保護ダイオードＤＮ６に電流は流れないので、Ｖ６端子から引き抜かれる電流値は、  Ｉ６＝ＩＲ７＋ＩＲ６  となる。さらに、ラダー抵抗の電流ＩＲ７、ＩＲ６は、ＩＲ７＝（Ｖ７−Ｖ６）／Ｒ７、ＩＲ６＝（Ｖ６−Ｖ５）／Ｒ６  となる。
【００２５】
パルス電流注入試験の過渡状態では基準電圧端子Ｖ６の端子電圧が０Ｖになるので、Ｖ６＝０を代入すると、ラダー抵抗の電流値ＩＲ７、ＩＲ６は、  ＩＲ７＝Ｖ７／Ｒ７、ＩＲ６＝−Ｖ５／Ｒ６  となる。このように、パルス電流注入試験の過渡状態では被評価端子となる基準電圧端子から、ラダー抵抗Ｒ７に流れる電流ＩＲ７（＝Ｖ７／Ｒ７）とラダー抵抗Ｒ６に流れる電流ＩＲ６（＝−Ｖ５／Ｒ６）の和の電流が引き抜かれる。
【００２６】
表示パネル駆動用ドライバＬＳＩでは、Ｖ７＝１０〜１８Ｖ、Ｖ５＝９〜１７Ｖ、Ｒ７＝Ｒ６＝１００〜１０００Ωの値が用いられていることから、ラダー抵抗に流れる電流は、ＩＲ７＝１０〜１８０ｍＡ、ＩＲ６＝−９〜−１７０ｍＡの値になる。
【００２７】
ポリシリコン抵抗に電流を印加し、抵抗値が１０％変化するときの印加電流とポリシリコン抵抗の幅との関係を図８に示す。図８は、膜厚２００ｎｍのポリシリコン膜と膜厚５０ｎｍの高融点金属シリサイド膜との複合膜での測定値を示すものである。この図面に基づき計算すると、ラダー抵抗に用いられるポリシリコン抵抗は、単位幅当り３５ｍＡ程度の電流が流れると抵抗値に変化が現れ、単位幅当り７０ｍＡ程度の電流が流れると断線に至る。
【００２８】
前記のように、ラダー抵抗は、幅が１〜１０ｕｍ程度のポリシリコン抵抗で形成されているので、３５〜３５０ｍＡ程度の電流が流れるとラダー抵抗の抵抗値が変わり、７０〜７００ｍＡ程度の電流が流れるとラダー抵抗が断線する。Ｄ／Ａ変換器は、ラダー抵抗の抵抗値が変化するだけで所望の機能で動作しない。つまり、外部から印加する基準電圧が高く、ラダー抵抗値が低い場合には、ラダー抵抗に大きな電流が流れるので、パルス電流注入試験を行うことでラダー抵抗値に変化が生じ、所望の機能で動作しなくなる。その結果、ラッチアップ耐量試験結果が低い耐量値になってしまうという問題がある。
【００２９】
本発明では、以上の点を鑑み、ラッチアップ耐量試験でのラダー抵抗値の変化およびラダー抵抗の断線を防ぐことで、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路、およびそれを用いた表示パネル駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００３０】
本発明に係る参照電圧発生回路は、上記課題を解決するために、他の回路の動作に用いられる参照電圧を生成して当該他の回路に出力する参照電圧発生回路であって、上記参照電圧を生成するための複数のラダー抵抗を備え、上記ラダー抵抗は、上記ラダー抵抗に電圧を印加する、複数の基準電圧端子に接続されており、上記基準電圧端子は、外部電源に接続される第１基準電圧端子と、外部電源に接続されない第２基準電圧端子とを含み、上記ラダー抵抗は、上記第２基準電圧端子に接続されている上記ラダー抵抗の幅が、上記第１基準電圧端子に接続されている上記ラダー抵抗の幅よりも広いことを特徴としている。
【００３１】
また、本発明に係る表示パネル駆動装置は、上記課題を解決するために、表示パネルを駆動して表示を行う表示パネル駆動装置であって、上記もしくは下記の参照電圧発生回路を備えていることを特徴としている。
【００３２】
上記の構成によれば、本発明に係る参照電圧発生回路では、参照電圧を生成するための複数のラダー抵抗のうち、ラッチアップ耐量試験の対象となる、外部電源と接続されない第２基準電圧端子に接続されているラダー抵抗の幅が、外部電源と接続される第１基準電圧端子に接続されているラダー抵抗の幅よりも広い。そのため、ラッチアップ耐量試験時においてラダー抵抗値の変化およびラダー抵抗の断線を防ぐことができ、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路を形成することができる。また、上記第２基準電圧端子に接続されているラダー抵抗の幅のみを広くするため、レイアウト占有面積の増大を最小に抑えながら、以上のようなラッチアップ耐量試験の耐量値が高い参照電圧発生回路を形成することができる。
【００３３】
また、上記の構成によれば、本発明に係る表示パネル駆動装置では、以上のような、レイアウト占有面積の増大を最小に抑えつつも、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路を備えているため、装置の小型を維持しつつも、その動作に高い信頼性を確保できる。
【００３４】
以上により、本発明は、ラッチアップ耐量試験でのラダー抵抗値の変化およびラダー抵抗の断線を防ぐことで、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路、およびそれを用いた表示パネル駆動装置を提供することができるという効果を奏する。
【００３５】
本発明に係る参照電圧発生回路は、上記第２基準電圧端子に接続されているラダー抵抗の幅は、下記の式（１）を満たすことが好ましい。
【００３６】
Ｗ＞（（Ｖｓ＋０．６）／（Ｒｐ＊Ｉｃ））                      （１）
Ｗ  ：上記外部電源と接続されない第２基準電圧端子に接続するラダー抵抗の幅
Ｖｓ：上記外部電源と接続されている第１基準電圧端子に印加する電圧
Ｒｐ：上記外部電源と接続されない第２基準電圧端子に接続するラダー抵抗の抵抗値
Ｉｃ：抵抗値変化を生じる単位幅当りの印加電流値
上記の構成によれば、本発明に係る参照電圧発生回路では、第２基準電圧端子に接続されているラダー抵抗の幅Ｗが  Ｗ＞（（Ｖｓ＋０．６）／（Ｒｐ＊Ｉｃ））  を満たしている。そのため、ラッチアップ耐量試験時においてラダー抵抗値の変化およびラダー抵抗の断線を防ぐことができる最適なラダー抵抗の幅を決定することができる。従って、レイアウト占有面積の増大を最小に抑えながら、以上のようなラッチアップ耐量試験の耐量値が高い参照電圧発生回路を形成することができるという効果を奏する。
【００３７】
本発明に係る参照電圧発生回路は、上記他の回路としてのＤ／Ａ変換器回路とともに使用されることが好ましい。
【００３８】
上記の構成によれば、本発明に係る参照電圧発生回路では、上記他の回路としてのＤ／Ａ変換器回路とともに使用されるので、Ｄ／Ａ変換器回路の動作に高い信頼性を確保できるという効果を奏する。
【発明の効果】
【００３９】
以上のように、本発明に係る参照電圧発生回路は、他の回路の動作に用いられる参照電圧を生成して当該他の回路に出力する参照電圧発生回路であって、上記参照電圧を生成するための複数のラダー抵抗を備え、上記ラダー抵抗は、上記ラダー抵抗に電圧を印加する、複数の基準電圧端子に接続されており、上記基準電圧端子は、外部電源に接続される第１基準電圧端子と、外部電源に接続されない第２基準電圧端子とを含み、上記ラダー抵抗は、上記第２基準電圧端子に接続されている上記ラダー抵抗の幅が、上記第１基準電圧端子に接続されている上記ラダー抵抗の幅よりも広いことを特徴としている。
【００４０】
したがって、ラッチアップ耐量試験でのラダー抵抗値の変化およびラダー抵抗の断線を防ぐことで、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路、およびそれを用いた表示パネル駆動装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態を示すものであり、ポリシリコン抵抗のレイアウト例を示す図である。
【図２】ポリシリコン抵抗のレイアウト例を示す図である。
【図３】従来方法によるラダー抵抗のレイアウト例を示す図である。
【図４】ラダー抵抗を用いたＤ／Ａ変換器の構成図である。
【図５】表示パネル駆動用ドライバＬＳＩのＤ／Ａ変換器の構成図である。
【図６】外部電源に接続しない基準電圧端子を含む表示パネル駆動用ドライバＬＳＩのＤ／Ａ変換器の構成図である。
【図７】ラッチアップ耐量試験での不具合の事例を示す図である。
【図８】ポリシリコン抵抗の抵抗値が１０％変化する際の印加電流とポリシリコン抵抗の幅との関係を示す図である。
【発明を実施するための形態】
【００４２】
本発明の一実施形態について図１〜図３、図６および図８に基づいて説明すると以下の通りである。
【００４３】
本実施形態に係る参照電圧発生回路は、後述する本発明の特徴点の構成以外構成については、基本的に図６を用いて示した従来の構成と同様であるので、ここではその説明を省略する。また、本実施形態に係る表示パネル駆動用ドライバＬＳＩ（表示パネル駆動装置）は、Ｄ／Ａ変換器を備え、入力された表示パネルの濃淡階調を指示するデジタル信号を表示パネルが濃淡諧調を制御できるアナログ信号に変換し、その変換したアナログ信号を表示パネルに出力することで、表示パネルを駆動して表示を行わせる、いわゆるソースドライバである。その構成等については、一般的なものと同様であるので、ここではその説明を省略する。
【００４４】
ラダー抵抗に用いられるポリシリコン抵抗のレイアウトは、図２に示すように、ポリシリコン層１１、接続穴１２、および、ポリシリコン層１１と他の素子又は端子との接続を行う接続配線１３から構成される。ポリシリコン層１１の幅をＷ（ｕｍ）、接続穴１２間の距離をＬ（ｕｍ）とすると、ポリシリコン抵抗の抵抗値Ｒ（Ω）は、ポリシリコン層１１のシート抵抗ρｓ（Ω／ｓｑ）を用いて、Ｒ＝ρｓ＊（Ｌ／Ｗ）と計算できる。ラダー抵抗は、図２のようにレイアウトした複数のポリシリコン抵抗を直列接続することで構成されている。
【００４５】
図６に示すＤ／Ａ変換器６０のラダー抵抗を従来方法で実施した場合のレイアウトの一例を図３に示す。図３に示すポリシリコン抵抗は、外部電源と接続する基準電圧端子Ｖ７、Ｖ５との接続を行う接続配線１４、接続配線１６、および、外部電源とは接続しない基準電圧端子Ｖ６との接続を行う接続配線１５を備える。図７のポリシリコン抵抗Ｒ７、Ｒ６、Ｒ５に相当するのが図３のポリシリコン抵抗１７、１８、１９に相当する。
【００４６】
従来方法では、ポリシリコン抵抗の幅Ｗは、同一の寸法でレイアウトされている。また、レイアウト占有面積の増大を防ぐため、ポリシリコン抵抗の幅は１〜１０ｕｍ程度の細い幅が用いられている。このため、前記のように、外部から印加する基準電圧が高く、ラダー抵抗値が低い場合には、パルス電流注入試験を行うことでラダー抵抗値に変化が生じたり、ラダー抵抗が断線を生じたりして、所望の機能で動作しなくなる。
【００４７】
図６に示すＤ／Ａ変換器６０のラダー抵抗を、本発明を用いた方法で実施した場合のレイアウトの一例を図１に示す。図１に示すポリシリコン抵抗は、外部電源と接続する基準電圧端子（第１基準電圧端子）Ｖ７、Ｖ５との接続を行う接続配線１、接続配線３、および、外部電源とは接続しない基準電圧端子（第２基準電圧端子）Ｖ６との接続を行う接続配線２を備える。図６のポリシリコン抵抗Ｒ７、Ｒ６、Ｒ５に相当するのが図１のポリシリコン抵抗４、５、６に相当する。
【００４８】
本発明の実施例では、外部電源とは接続しない基準電圧端子に接続されるポリシリコン抵抗Ｒ７、Ｒ６（図１ではポリシリコン抵抗４、５）のポリシリコン層の幅であるＷａ（ｕｍ）、Ｗｂ（ｕｍ）が、外部電源と接続する基準電圧端子に接続されるポリシリコン抵抗Ｒ５（図１ではポリシリコン抵抗６）のポリシリコン層の幅であるＷｃ（ｕｍ）よりも太く（広く）レイアウトしている。ポリシリコン抵抗Ｒ７、Ｒ６（図１ではポリシリコン抵抗４、５）の接続穴間の距離Ｌａ（ｕｍ）、Ｌｂ（ｕｍ）は、拡大したポリシリコン抵抗の幅の比に従って距離を拡大しており、ポリシリコン抵抗値は従来方法と同じ値を維持している。
【００４９】
Ｗａ、Ｗｂの幅は、パルス電流注入試験を行うことでラダー抵抗値に変化およびラダー抵抗の断線が生じない所定の幅を用いる。その幅は、外部電源と接続する基準電圧端子に印加する電圧およびポリシリコン抵抗の値から決めることができる。
【００５０】
外部電源と接続する基準電圧端子に印加する電圧をＶｓ（Ｖ）、ポリシリコン抵抗の値をＲｐ（Ω）とすると、パルス電流注入試験時にラダー抵抗に流れる電流値の最大値Ｉｐ（Ａ）は、被測定端子の電圧が−０．６Ｖとなるときの電流値であるので、  Ｉｐ＝（Ｖｓ＋０．６）／Ｒｐ  となる。これは、基準電圧端子に設けているＥＳＤ保護ダイオードが順バイアスになる直前の状態であり、パルス電流注入試験時に引き抜く電流は全て、ラダー抵抗を介して供給される状態である。Ｉｐは、ポリシリコン抵抗の抵抗値が変化しはじめる電流値（単位幅当り３５ｍＡ）未満にするために、  Ｉｐ＜３５×１０−３（Ａ／ｕｍ）＊Ｗ（ｕｍ）  となる。したがって、  （Ｖｓ＋０．６）／Ｒｐ＜３５×１０−３＊Ｗ  から、パルス電流注入試験時に不具合を生じさせないポリシリコン抵抗の幅Ｗ（ｕｍ）は、Ｗ＞（（Ｖｓ＋０．６）／（Ｒｐ＊３５×１０−３））となる。
【００５１】
すなわち、本発明を用いた実施例では、外部電源とは接続しない基準電圧端子に接続されるポリシリコン抵抗Ｒ７、Ｒ６（図１ではポリシリコン抵抗４、５）のポリシリコン層の幅Ｗａ（ｕｍ）、Ｗｂ（ｕｍ）を、外部電源と接続する基準電圧端子に接続されるポリシリコン抵抗Ｒ５（図１ではポリシリコン抵抗６）のポリシリコン層の幅Ｗｃ（ｕｍ）よりも太くすれば良く、その幅Ｗａ、Ｗｂは、（（Ｖｓ＋０．６）／（Ｒｐ＊３５×１０−３））で求められる値よりも大きくすれば良い。
【００５２】
本発明の実施例で用いたポリシリコン抵抗は、膜厚２００ｎｍのポリシリコン膜と膜厚５０ｎｍの高融点金属シリサイド膜との複合膜で形成されている。この複合膜が抵抗値変化を生じる電流値は、図８に示されるように単位幅当り３５ｍＡである。この電流値は、ポリシリコン膜および高融点金属シリサイド膜の膜厚に依存し、膜厚が厚い場合は３５ｍＡよりも大きな値になり、膜厚が薄い場合は３５ｍＡよりも小さな値になる。したがって、膜厚が変わった場合には、抵抗値変化を生じる単位幅当りの電流値Ｉｃ（Ａ）を測定することによって、必要なポリシリコン抵抗の幅Ｗ（ｕｍ）は、  Ｗ＞（（Ｖｓ＋０．６）／（Ｒｐ＊Ｉｃ））  で求めることができる。
【００５３】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００５４】
本発明は、Ｄ／Ａ変換器等に使用される参照電圧発生回路に、特に表示パネル駆動用ドライバＬＳＩで用いられる参照電圧発生回路に利用することができる。
【符号の説明】
【００５５】
１    外部電源に接続される基準電圧端子Ｖ７との接続配線
２    外部電源に接続されない基準電圧端子Ｖ６との接続配線
３    外部電源に接続される基準電圧端子Ｖ５との接続配線
４    外部電源に接続されない基準電圧端子に接続されるポリシリコン抵抗Ｒ７
５    外部電源に接続されない基準電圧端子に接続されるポリシリコン抵抗Ｒ６
６    外部電源に接続される基準電圧端子に接続されるポリシリコン抵抗Ｒ５
１１  ポリシリコン層
１２  接続穴
１３  接続配線
１４  外部電源に接続される基準電圧端子Ｖ７との接続配線
１５  外部電源に接続されない基準電圧端子Ｖ６との接続配線
１６  外部電源に接続される基準電圧端子Ｖ５との接続配線
１７  外部電源に接続されない基準電圧端子に接続されるポリシリコン抵抗Ｒ７
１８  外部電源に接続されない基準電圧端子に接続されるポリシリコン抵抗Ｒ６
１９  外部電源に接続される基準電圧端子に接続されるポリシリコン抵抗Ｒ５
【図１】
2010181823.tif 000003
【図２】
2010181823.tif 000004
【図３】
2010181823.tif 000005
【図４】
2010181823.tif 000006
【図５】
2010181823.tif 000007
【図６】
2010181823.tif 000008
【図７】
2010181823.tif 000009
【図８】
2010181823.tif 000010