(57)【要約】【課題】  バイラテラル（マルチラテラル）方式による同期制御において、制御系の導出や調整を簡易化しつつ、同期精度を向上させることを目的としている。【解決手段】  同期誤差が入力される第１学習フィルタ及び第２学習フィルタを含み、第１学習フィルタの出力にもとづいて第１の制御対象に制御入力をフィードフォワードし、第２学習フィルタの出力にもとづいて第２の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備える。さらに、第１学習フィルタは、第１及び第２の制御対象の伝達関数と、第１及び第２の制御回路の制御器の伝達関数を含み、第２学習フィルタは、第１及び第２の制御対象の伝達関数と、第１及び第２の制御回路の制御器の伝達関数を含む。【選択図】  図１
2010181955.tif 000002
【特許請求の範囲】
【請求項１】
第１の制御対象の位置を制御する第１の制御回路と、第２の制御対象の位置を制御する第２の制御回路とを備え、前記第１及び第２の制御対象の制御を同期させる制御装置であって、
前記第１の制御対象と前記第２の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される第１学習フィルタ及び第２学習フィルタを含み、前記第１学習フィルタの出力にもとづいて前記第１の制御対象に制御入力をフィードフォワードし、前記第２学習フィルタの出力にもとづいて前記第２の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記第１学習フィルタは、前記第１及び第２の制御対象の伝達関数と、前記第１及び第２の制御回路の制御器の伝達関数を含み、
前記第２学習フィルタは、前記第１及び第２の制御対象の伝達関数と、前記第１及び第２の制御回路の制御器の伝達関数を含むことを特徴とする制御装置。
【請求項２】
第１の制御対象の位置を制御する第１の制御回路と、第２の制御対象の位置を制御する第２の制御回路とを備え、前記第１及び第２の制御対象の制御を同期させる制御装置であって、
前記第１の制御対象と前記第２の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される第１学習フィルタ及び第２学習フィルタを含み、前記第１学習フィルタの出力にもとづいて前記第１の制御対象に制御入力をフィードフォワードし、前記第２学習フィルタの出力にもとづいて前記第２の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記第１学習フィルタが前記第１の制御対象の伝達関数および第１の制御回路の制御器の伝達関数を含み、前記第２学習フィルタが前記第２の制御対象の伝達関数および第１の制御回路の制御器の伝達関数を含み、
前記第１学習フィルタの出力の一部が前記第２学習フィルタの出力に加算または乗算され、
前記第２学習フィルタの出力の一部が前記第１学習フィルタの出力に加算または乗算されることを特徴とする制御装置。
【請求項３】
前記反復学習制御回路は、前記第１学習フィルタの出力のうち所定の帯域を通過させる第１安定化フィルタと、前記第２学習フィルタの出力のうち所定の帯域を通過させる第２安定化フィルタを備えることを特徴とする請求項１または２に記載の制御装置。
【請求項４】
前記反復学習制御回路は、前記第１学習フィルタの出力を記憶する第１記憶装置と、前記第２学習フィルタの出力を記憶する第２記憶装置と、を備えることを特徴とする請求項１乃至３のいずれか１項に記載の制御装置。
【請求項５】
複数の制御対象の各々の位置を制御する制御回路を備え、前記複数の制御対象の制御を同期させる制御装置であって、
前記複数の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される複数の学習フィルタを有し、各々の学習フィルタの出力にもとづいて各学習フィルタに対応する制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記複数の学習フィルタはそれぞれ、前記複数の制御対象の各伝達関数と、前記複数の制御回路の制御器の各伝達関数との両方を含むことを特徴とする制御装置。
【請求項６】
複数の制御対象の位置を制御する制御回路を備え、前記複数の制御対象の制御を同期させる制御装置であって、
前記複数の制御対象の同期誤差を算出する算出部と、
前記同期誤差が入力される複数の学習フィルタを有し、各々の学習フィルタの出力にもとづいて各学習フィルタに対応する制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記各々の学習フィルタの出力が他の学習フィルタの出力に加算または乗算されることを特徴とする制御装置。
【請求項７】
原版のパターンを基板に露光する走査型露光装置であって、
請求項１乃至４のいずれか１項に記載の制御装置を用いて基板を搭載するステージと原版を搭載するステージとを走査時に同期させることを特徴とする走査型露光装置。
【請求項８】
請求項７に記載の走査型露光装置を用いて基板にパターンを露光する工程と、
露光された基板を現像する工程とを備えることを特徴とするデバイス製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は制御装置に関するものである。
【背景技術】
【０００２】
走査型露光装置や、ガントリ形の工作機械などでは、複数の移動体の位置または複数の制御軸における位置を高精度に同期制御することが要求される。そのため、従来はマスタ・スレーブ方式とよばれる同期制御が行われている。これは、複数のうち１つをマスタ側とし、それ以外をスレーブ側として、マスタ側に外乱が加わる際にスレーブ側がマスタ側の変位に追従して同期精度を高めるものである。スレーブ側に加わる外乱はスレーブ側自身の制御によって抑制する。
【０００３】
また、ウエハステージとレチクルステージの同期精度をさらに向上させるべく、バイラテラル同期制御も考案されている（特許文献１）。この制御は、マスタ側とスレーブ側を区別しないで、一方の制御対象に加わる外乱に対しても、他方の制御対象に加わる外乱に対しても、両者が同時に同期誤差を補償するように動作するものである。また、特許文献２には、マスタ・スレーブ同期制御において反復学習制御を適用することが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０８−２４１１２６号公報
【特許文献２】特開２００６−３１０８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のバイラテラル同期制御（２つ以上を制御軸とするマルチラテラル同期制御も同様）は、マスタ・スレーブ同期制御よりも本質的には同期性能が優れていると考えられている。しかしながら、制御系の構成が複雑であり、制御系の導出や調整が困難であるため、同期精度を向上させることが難しいという問題がある。
【０００６】
本発明は、上述の点に鑑みてなされたものであり、バイラテラル（マルチラテラル）同期制御において、制御系の導出や調整を簡易化しつつ、同期精度を向上させることを目的としている。
【課題を解決するための手段】
【０００７】
本発明は、第１の制御対象の位置を制御する第１の制御回路と、第２の制御対象の位置を制御する第２の制御回路とを備え、前記第１及び第２の制御対象の制御を同期させる制御装置であって、前記第１の制御対象と前記第２の制御対象の同期誤差を算出する算出部と、前記同期誤差が入力される第１学習フィルタ及び第２学習フィルタを含み、前記第１学習フィルタの出力にもとづいて前記第１の制御対象に制御入力をフィードフォワードし、前記第２学習フィルタの出力にもとづいて前記第２の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、
前記第１学習フィルタは、前記第１及び第２の制御対象の伝達関数と、前記第１及び第２の制御回路の制御器の伝達関数を含み、前記第２学習フィルタは、前記第１及び第２の制御対象の伝達関数と、前記第１及び第２の制御回路の制御器の伝達関数を含むことを特徴とする制御装置。ことを特徴としている。
【０００８】
また、別の観点によれば、本発明は、第１の制御対象の位置を制御する第１の制御回路と、第２の制御対象の位置を制御する第２の制御回路とを備え、前記第１及び第２の制御対象の制御を同期させる制御装置であって、前記第１の制御対象と前記第２の制御対象の同期誤差を算出する算出部と、前記同期誤差が入力される第１学習フィルタ及び第２学習フィルタを含み、前記第１学習フィルタの出力にもとづいて前記第１の制御対象に制御入力をフィードフォワードし、前記第２学習フィルタの出力にもとづいて前記第２の制御対象に制御入力をフィードフォワードする反復学習制御回路とを備え、前記第１学習フィルタが前記第１の制御対象の伝達関数および第１の制御回路の制御器の伝達関数を含み、前記第２学習フィルタが前記第２の制御対象の伝達関数および第１の制御回路の制御器の伝達関数を含み、前記第１学習フィルタの出力の一部が前記第２学習フィルタの出力に加算または乗算され、前記第２学習フィルタの出力の一部が前記第１学習フィルタの出力に加算または乗算されることを特徴としている。
【発明の効果】
【０００９】
本発明によれば、バイラテラル（マルチラテラル）同期制御において、制御系の導出や調整を簡易化しつつ、同期精度を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１における反復学習制御のブロック図。
【図２】実施例１における反復学習制御のフローチャート。
【図３】図１の学習フィルタの詳細を示すブロック図。
【図４】ウエハステージ、レチクルステージの変位と、同期誤差を出力とする拡大系を示すブロック図。
【図５】図４の拡大系を用いたバイラテラル方式の反復学習制御を示すブロック図。
【図６】図４の拡大系とフィードバック制御系を組み合わせた閉ループ系を示すブロック図。
【図７】反復学習フィルタを導出する際に用いる一般化プラントを示す図。
【図８】導出された学習フィルタのゲイン線図。
【図９】ウエハステージとレチクルステージの目標軌跡を示す図。
【図１０】実施例１のシミュレーション応答としての追従誤差を示す図
【図１１】独立反復学習制御のシミュレーション応答としての追従誤差を示す図。
【図１２】実施例１のシミュレーション応答としての同期誤差を示す図。
【図１３】実施例１で外乱を加えた場合のシミュレーション応答としての追従誤差を示す図
【図１４】外乱を加えた場合の独立反復学習制御のシミュレーション応答としての追従誤差を示す図。
【図１５】実施例１で外乱を加えた場合のシミュレーション応答としての同期誤差を示す図。
【図１６】実施例１のシミュレーション応答としての同期誤差を示す図。
【図１７】実施例２における反復学習制御のブロック図。
【図１８】図１７の制御系ＰＳの詳細を示す図。
【図１９】図１８の反復学習制御回路ＩＬＣの詳細を示す図。
【図２０】実施例２の反復学習制御を行わない場合のシミュレーション応答としての追従誤差を示す図。
【図２１】実施例２の反復学習制御を行わない場合のシミュレーション応答としての同期誤差を示す図。
【図２２】実施例２のシミュレーション応答としての追従誤差を示す図。
【図２３】実施例２のシミュレーション応答としての同期誤差を示す図。
【図２４】露光装置を示す図である。
【発明を実施するための形態】
【００１１】
（実施例１）
図１は、半導体露光装置においてウエハステージとレチクルステージの位置を同期制御する制御装置のブロック図である。制御装置は、ウエハステージの位置を制御する制御回路７（第１の制御回路）と、レチクルステージの位置を制御する制御回路８（第２の制御回路）とを備え、両者の制御を同期させるように構成されている。
【００１２】
制御対象としてのウエハステージ（第１の制御対象）とレチクルステージ（第２の制御対象）の位置ｙＷ、ｙＲは、検出部１１、１２によって検出される。なお、ウエハステージの伝達関数をＰＷ、レチクルステージの伝達関数をＰＲとする。減算部１３、１４において、目標軌道ｒ、Ｎｒ（Ｎは露光倍率を示す）から検出部の出力が減算され、その偏差ｅＷ、ｅＲがフィードバック制御器（伝達関数をそれぞれＫＷ、ＫＲとする）に入力される。また、算出部１５において、出力ＮｙＷとｙＲの差分である、同期誤差ｙＳ［ｋ］が算出され、反復学習制御回路ＩＬＣに入力される。反復学習制御回路ＩＬＣからの出力は、フィードバック制御器ＫＷ、ＫＲからの出力ｕＷ、ｕＲに加算され、制御対象に与えられる。
【００１３】
このように、本発明は、同期誤差にもとづく補償をウエハステージＰＷとレチクルステージＰＲの両方に対して行う、バイラテラル同期制御を行っている。また、同期誤差にもとづく補償のために、反復学習制御を行っている。反復学習制御とは、目標軌道に対する追従制御を反復して行うことによって、同期誤差を低減するものである。図１の制御ブロック及び図２のフローチャートを参照しつつ、反復学習制御について説明する。反復学習制御回路ＩＬＣは、同期誤差ｙＳ［ｋ］が入力される学習フィルタＬと、学習に不要な周波数帯域を遮断する安定化フィルタＱＷ、ＱＲと、安定化フィルタからの出力を記憶するメモリ１、２を備える。
【００１４】
ステップＳ１において、１回目の動作を行う。ここでは、反復学習制御回路からの入力を行わずにウエハステージとレチクルステージを制御する。同期誤差ｙＳ［１］が学習フィルタＬに入力され、その出力が安定化フィルタＱＷ、ＱＲ（第１安定化フィルタ、第２安定化フィルタ）を通過してｆＷ［２］、ｆＲ［２］としてメモリ１、２（第１記憶装置、第２記憶装置）に記憶される。ステップＳ２において、ｋ回目（ｋ＞１）の動作を開始する。なお、制御はディジタル制御で行われるので、ｋ回目の動作におけるｉサンプル目の制御入力をｆＷ［ｋ］ｉ、ｆＲ［ｋ］ｉ、同期誤差をｙＳ［ｋ］ｉと表す。ここで、１回の動作の総サンプル数をｊとする。初期条件として、同期誤差の最大値ｙＳｍａｘ＝０として、サンプル数ｉ＝０とする。ステップＳ３において、前回メモリに記憶された制御入力ｆＷ［ｋ］ｉ、ｆＲ［ｋ］ｉを、フィードフォワードとして、出力ｕＷｉ、ｕＲｉに加える。このようにしてｋ回目の動作において制御対象は制御される。
【００１５】
また、ｋ回目の動作において、ｋ＋１回目の制御入力が以下ステップＳ４の手順で生成され、メモリ１、２に記憶される。すなわち、同期誤差ｙＳ［ｋ］ｉが学習フィルタＬに入力され、その出力が加算部１６、１７において制御入力ｆＷ［ｋ］ｉ、ｆＲ［ｋ］ｉと加算された後に安定化フィルタＱＷ、ＱＲを通過してｆＷ［ｋ＋１］ｉ、ｆＲ［ｋ＋１］ｉとしてメモリ１、２に記憶される。ステップＳ５において、同期誤差ｙＳ［ｋ］ｉと同期誤差の最大値ｙＳｍａｘを比較し、同期誤差ｙＳ［ｋ］ｉ＞ｙＳｍａｘの場合にｙＳｍａｘが更新される。ステップＳ６において、ｊ＜ｉであればステップＳ７にすすみ、ｊ≧ｉであればｉ＝ｉ＋１としてステップＳ３にすすむ。ステップＳ７において、ｋ回目の動作を終了する。ステップＳ８において、同期誤差の最大値ｙＳｍａｘを予め設定した設定値と比較し、設定値よりも小さい場合に偏差が十分小さいと判断して学習を終了する。同期誤差の最大値ｙＳｍａｘが設定値よりも大きい場合には、ｋ＝ｋ＋１としてステップＳ２にすすむ。
【００１６】
図３（ａ）は学習フィルタＬの詳細を示す図である。学習フィルタＬは、以下の式（１）、式（２）に実質的に等しい伝達関数を含む第１学習フィルタＬ１と、第２学習フィルタＬ２を備える。
【００１７】
【数１】
2010181955.tif 000003
【００１８】
【数２】
2010181955.tif 000004
【００１９】
さらに、特徴として、Ｌ１の出力をＬ２の出力に加算するフィルタＦ１と、Ｌ２の出力をＬ１に加算するフィルタＦ１、Ｆ２とを備える。同期誤差は、学習フィルタＬ１およびＬ２に入力される。学習フィルタＬ１の出力はフィルタＦ１を通過して、学習フィルタＬ２の出力に加算される。同様に、学習フィルタＬ２の出力はフィルタＦ２を通過して、学習フィルタＬ１の出力に加算される。すなわち、一方の学習フィルタの出力の一部が他方の学習フィルタの出力に加算される。そして、フィルタＦ２の出力が加算された学習フィルタＬ１の出力は加算器１６に入力され、フィルタＦ１の出力が加算された学習フィルタＬ２の出力は加算器１７に入力される。
【００２０】
図３（ｂ）は図３（ａ）の変形例を示す図である。学習フィルタＬは、式（１）、式（２）に実質的に等しい伝達関数を含む第１学習フィルタＬ１と、第２学習フィルタＬ２を備える。さらに、フィルタＦ１’とフィルタＦ２’を備え、学習フィルタＬ１とフィルタＦ１’と学習フィルタＬ２を直列に接続した制御ブロック群Ａと、学習フィルタＬ２とフィルタＦ２’と学習フィルタＬ１を直列に接続した制御ブロック群Ｂとに分かれている。すなわち、学習フィルタＬ１と学習フィルタＬ２が乗算される。同期誤差は、両制御ブロック群に入力され、制御ブロック群Ａの出力が加算器１６に入力され、制御ブロック群Ｂの出力が加算器１７に入力される。
【００２１】
また、図３（ｃ）のように構成することもできる。学習フィルタＬは、第１学習フィルタ７１と第２学習フィルタ７２とを備える。ここで、学習フィルタ７１はウエハステージ、レチクルステージの伝達関数ＰＷ、ＰＲと、フィードバック制御器の伝達関数ＫＷ、ＫＲを含むフィルタである。学習フィルタ７２もウエハステージ、レチクルステージの伝達関数ＰＷ、ＰＲと、フィードバック制御器の伝達関数ＫＷ、ＫＲを含むフィルタである。学習フィルタ７１の出力が加算器１６に入力され、学習フィルタ７２の出力が加算器１７に入力される。図３（ａ）のＬ１＋Ｌ２Ｆ２を学習フィルタ７１、Ｌ２＋Ｌ１Ｆ１を学習フィルタ７２とすると、図３（ａ）も図３（ｃ）に含まれることがわかる。同様に、図３（ｂ）の制御ブロック群Ａを学習フィルタ７１、制御ブロック群Ｂを学習フィルタ７２とすると、図３（ｂ）も図（ｃ）に含まれることがわかる。
【００２２】
学習フィルタの導出方法について説明する。まず、学習フィルタＬを導出するために、制御対象のモデリングを行う。ウエハステージ、レチクルステージを一質点系として、ウエハステージ、レチクルステージの変位をｘＷ、ｘＲ、力入力をｕＷ、ｕＲ、質量をｍＷ、ｍＲとすると、以下のような運動方程式で表せる。
【００２３】
【数３】
2010181955.tif 000005
【００２４】
つぎに、状態ベクトルを
【００２５】
【数４】
2010181955.tif 000006
【００２６】
として、式（３）、（４）より状態方程式、出力方程式を求めると、以下のようになる。
【００２７】
【数５】
2010181955.tif 000007
【００２８】
ここで、バイラテラル型の反復学習制御系を導出するためには、図４に示すような、ウエハステージ、レチクルステージの変位ｙＷ、ｙＲと、ウエハステージとレチクルステージの同期誤差ｙＳを観測出力とする拡大形を構成する必要がある。図４において、ＰＷは式（６）、式（７）に示すウエハステージのモデルであり、ＰＲは式（８）、式（９）に示すレチクルステージのモデルである。Ｎを投影倍率とすると、ウエハステージとレチクルステージの同期誤差ｙｓは、ｙＳ＝ＮｙＷ−ｙＲである。ここで、拡大系
【００２９】
【数６】
2010181955.tif 000008
【００３０】
の状態方程式、出力方程式は以下のようになる。
【００３１】
【数７】
2010181955.tif 000009
【００３２】
図５は、反復学習制御を適用した同期制御のブロック線図を示す図である。
【００３３】
【数８】
2010181955.tif 000010
【００３４】
は式（１０）に示した拡大系である。ｋ回目の反復動作において、フィードバック制御器
【００３５】
【数９】
2010181955.tif 000011
【００３６】
はウエハステージ、レチクルステージに対する目標軌道ｒ、Ｎｒに追従するように、各ステージに対して制御入力ｕＷ［ｋ］、ｕＲ［ｋ］を出力する。目標軌道ｒ、Ｎｒとウエハステージ、レチクルステージの変位ｙＷ［ｋ］、ｙＲ［ｋ］との追従誤差をｅＷ［ｋ］、ｅＲ［ｋ］表している。ウエハステージとレチクルステージの同期誤差ｙＳ［ｋ］は、学習フィルタＬに入力される。学習フィルタの出力は、ｋ回目の反復動作におけるフィードフォワード入力ｆＷ［ｋ］、ｆＲ［ｋ］と加算され、学習に不要な帯域を遮断する以下の安定化フィルタ
【００３７】
【数１０】
2010181955.tif 000012
【００３８】
を通過し、ｋ＋１回目のフィードフォワード入力ｆＷ［ｋ＋１］、ｆＲ［ｋ＋１］としてメモリｍに記憶される。
【００３９】
【数１１】
2010181955.tif 000013
【００４０】
このとき、反復学習制御の学習則は以下のように定義できる。
【００４１】
【数１２】
2010181955.tif 000014
【００４２】
ここで、
【００４３】
【数１３】
2010181955.tif 000015
【００４４】
である。
【００４５】
拡大系
【００４６】
【数１４】
2010181955.tif 000016
【００４７】
とフィードバック制御系
【００４８】
【数１５】
2010181955.tif 000017
【００４９】
との閉ループ系Ｐｃｌを図６のように定義する。これを用いて、図５のブロック線図を等価変換すると図７のようになる。Ｐｃｌの出力は同期誤差ｙＳ［ｋ］のみであり、
【００５０】
【数１６】
2010181955.tif 000018
【００５１】
への入力はウエハステージとレチクルステージに対するフィードフォワード入力であるので、１入力２出力の学習フィルタＬを求める必要がある。
【００５２】
ここで図６より、
【００５３】
【数１７】
2010181955.tif 000019
【００５４】
であるから、式（１４）より、ｆ［ｋ＋１］とｆ［ｋ］の関係は、
【００５５】
【数１８】
2010181955.tif 000020
【００５６】
となる。同期誤差ｙＳ［ｋ］が収束することが、反復学習制御によるフィードフォワード入力が収束していくことと等価だと考えると、以下の条件を満たせばよい。
【００５７】
【数１９】
2010181955.tif 000021
【００５８】
この問題を満たす多入出力系の学習フィルタＬは、図７の破線に囲まれた部分を一般化プラントとして、Ｈ∞制御理論を用いることにより導出する。
【００５９】
本実施例では、ウエハステージ、レチクルステージの質量ｍＷ、ｍＲをどちらも４０ｋｇとする。ウエハステージ、レチクルステージにおいて機構等の条件から設計可能なサーボ帯域が異なるものと仮定し、それぞれサーボ帯域が３５０Ｈｚ、２５０Ｈｚとなるようにフィードバック制御系
【００６０】
【数２０】
2010181955.tif 000022
【００６１】
を設計する。ここでは、
【００６２】
【数２１】
2010181955.tif 000023
【００６３】
は各ステージに対する分散制御系とし、フィードバック制御系でのバイラテラル性は考慮しないものとする。  なお、フィードバック制御系でのバイラテラル性を考慮した場合にも、以下のようにして同様に設計することができる。まず、ウエハステージ、レチクルステージに対する安定化フィルタＱＷ、ＱＲはどちらもカットオフ周波数３００Ｈｚの５次のバタワースフィルタとする。そして、図６のように拡大系Ｐｃｌを、また、式（１３）のように
【００６４】
【数２２】
2010181955.tif 000024
【００６５】
を構成し、Ｐｃｌと
【００６６】
【数２３】
2010181955.tif 000025
【００６７】
を用いて図７中の破線で示す一般化プラントを作成し、学習フィルタＬを求める。
【００６８】
図８に導出された学習フィルタのゲイン線図を示す。同期誤差にもとづいてウエハステージ、レチクルステージへのフィードフォワード入力を生成する学習フィルタを、それぞれ実線、破線で示す。
【００６９】
以下、本実施例の制御装置を適用してウエハステージとレチクルステージを同期制御させるシミュレーションの応答について説明する。シミュレーションにおいて、上述した反復学習制御による制御、フィードバック制御に加えて、位置プロファイルを２階微分した加速度に質量を乗じることにより求めた、目標駆動に追従するためのフィードフォワード入力を与えている。また、シミュレーションにおいて、安定化フィルタＱＷ、ＱＲとして、零位相ローパスフィルタを用いている。零位相ローパスフィルタは実時間での処理が行えないため、同期誤差ｙＳについてもメモリ１、２に蓄積し、式（１４）に示した学習を一回の反復動作が終了する度ごとに行う。
【００７０】
図９は、ウエハステージおよびレチクルステージの目標軌道としての位置プロファイルを示す。投影倍率は１／４としている。図１０（ａ）〜（ｄ）に１〜４回の動作を行った際のシミュレーションの応答を示す。実線はウエハステージの目標軌道に対する追従誤差を示し、破線はレチクルステージの目標軌道に対する追従誤差を示す。なお、ウエハステージの追従誤差は４倍にしている。
【００７１】
図１１（ａ）〜（ｄ）にウエハステージとレチクルステージに対して独立して反復学習制御を行った場合（すなわち、マスタ・スレーブ同期制御やバイラテラル同期制御を行わない場合）に１〜４回の動作を行った際のシミュレーションの応答を示す。以下、この制御を独立反復学習制御と称してマスタ・スレーブ同期制御やバイラテラル同期制御と区別する。
【００７２】
これらの図より、本実施例によれば、反復回数がふえるたびに、ウエハステージの追従誤差がレチクルステージの追従誤差に漸近していくことがわかる。
【００７３】
本実施例では、レチクルステージよりウエハステージのサーボ帯域を高く設定しているため、外乱がない状態ではレチクルステージがマスタ側、ウエハステージがスレーブ側となって同期することが合理的である。反復学習制御を適用したバイラテラル同期制御は、自動的にレチクルステージの変位にウエハステージの変位が追従していくように学習し、同期誤差を低減することがわかる。
【００７４】
図１２に、図１０（ｄ）に示した反復学習制御を適用したバイラテラル同期制御による同期誤差を実線で示し、図１１（ｄ）に示した独立反復学習制御による同期誤差を破線で示す。横軸は時間であり、４回目の動作における０．１秒までの応答を示す。
【００７５】
独立反復学習制御は０．０９秒付近まで同期誤差が残っているが、反復学習制御を適用したバイラテラル同期制御では０．０７秒で同期誤差をほぼ零にすることができている。すなわち、反復学習制御を適用したバイラテラル同期制御は、同じ反復回数で速やかに同期誤差を収束させることができている。
【００７６】
反復学習制御を適用したバイラテラル同期制御では、図６に示したフィードバック制御系を含む、ステージ間の動特性を考慮に入れたモデルを用いて設計していることが効果に対して寄与している。従来のバイラテラル同期制御では，ステージの動特性とフィードバック制御系の変更に応じて同期パスの制御器を試行錯誤的に調整なければならなかった。しかし、本発明ではステージのモデルと制御系を用意するのみで学習フィルタが設計され、反復動作のみで最適な同期制御が達成されるため、同期制御系の導出や調整が非常に簡易化されている。
【００７７】
つぎに、ウエハステージに正弦波状の外乱を加えた際の同期制御のシミュレーションの応答について説明する。図１３（ａ）〜（ｄ）は、反復学習制御を適用したバイラテラル同期制御で１〜４回の動作を行った際のシミュレーションの応答であり、ウエハステージの追従誤差を実線で示し、レチクルステージの追従誤差を破線で示す。なお、図１４（ａ）〜（ｄ）に、比較対象として独立反復学習制御で１〜４回の動作を行った際のシミュレーションの応答を示す。
【００７８】
ウエハステージに外乱が加わると、ウエハステージの制御性が劣化してしまう。このとき、反復学習制御を適用したバイラテラル同期制御では、ウエハステージに加わった外乱によって生じる同期誤差をレチクルステージに対する制御入力により補償する。そのため、全体的にはレチクルステージがウエハステージに追従するように同期し、かつ、０．０５秒までの周波数帯域が高い運動については、ウエハステージがレチクルステージに追従している。このように、ステージがマスタ側とスレーブ側の区別なく、互いに同期誤差を補償する点がバイラテラル同期制御の特徴である。従来、バイラテラル同期制御の制御系の調整は困難であったが、本発明の手法では、反復動作を繰り返すことにより制御系の調整を容易にして実現が可能である。
【００７９】
図１５に、図１３（ｄ）に示した反復学習制御を適用したバイラテラル同期制御による同期誤差を実線で示し、図１４（ｄ）に示した独立反復学習制御による同期誤差を破線で示す。外乱がない場合と同様に、反復学習制御を適用したバイラテラル同期制御は、独立反復学習制御に比べて同じ反復回数で速やかに同期誤差を収束させることができている。
【００８０】
図１６に、反復学習制御を適用したバイラテラル同期制御と反復学習制御を適用したマスタ・スレーブ同期制御とを比較した応答を示す。反復学習制御を適用したバイラテラル同期制御の同期誤差を実線で、反復学習制御を適用したマスタ・スレーブ同期制御の同期誤差を太い破線で、独立反復学習制御による同期誤差を細い破線で示し、０．０５〜０．０７秒間の応答を示す。ここで、ウエハステージ、レチクルステージに対する安定化フィルタＱＷ、ＱＲのカットオフ周波数が同一では、反復学習制御を適用したバイラテラル同期制御は反復学習制御を適用したマスタ・スレーブ同期制御に比べて若干優れるものの、大きな差はない。それは、レチクルステージがマスタ側、ウエハステージ側がスレーブ側という役割が強く、バイラテラル同期制御の効果があまり現れていないためである。そこで、レチクルステージの安定化フィルタＱＲのカットオフ周波数を３５７Ｈｚに変更して学習フィルタを再設計する。これにより、より広い周波数成分を持つフィードフォワード入力がレチクルステージに印加され、レチクルステージによる同期誤差のバイラテラル補償効果が大きくなる。ここで、レチクルステージのサーボ帯域を越えるフィードフォワード入力が生成されるが、それがレチクルステージの振動モードなどを励起しない範囲で調整することが必要である。マスタ・スレーブ同期制御ではレチクルステージに対するフィードフォワード入力が存在しないため、このような調整を行うことができない。その結果、図１６に示すように、反復学習制御を適用したバイラテラル同期制御は同期誤差を最も少なくすることができる。
【００８１】
図２４は、本発明の制御装置を適用した場合に用いられる走査型露光装置の概略図を示したものである。なお、本実施例で示した露光装置は一例であり、これにかぎられるものではない。照明光学系１８１から出た光は原版であるレチクル１８２上に照射される。レチクル１８２のパターンは、縮小投影レンズ１８４の投影倍率で縮小投影されて、その像面にパターン像を形成する。レチクル１８２は移動可能なレチクルステージ１８３上に搭載され、レチクルステージ１８３の位置情報はレーザ干渉計１９０により常時計測される。レチクルステージ１８３上には干渉計の計測光を反射するためのミラー１８９が固定される。露光対象としての基板であるウエハ１８５の表面には、レジストが塗布されており、露光工程で形成されたショットが配列されている。ウエハ１８５は、移動可能なウエハステージ１８６上に搭載され、ウエハステージ１８６の位置情報は干渉計１８８により常時計測される。ウエハステージ１８６上には干渉計の計測光を反射するためのミラー１８７が固定される。走査時（露光時）にウエハステージ１８６とレチクルステージ１８３は同期して制御される。
【００８２】
本発明の好適な実施形態に係る反復学習制御装置１８０は、干渉計１９０および干渉計１８８から出力される位置情報にもとづいて、制御信号を生成する。そして、レチクルステージ１８３およびウエハステージ１８６の位置を制御し、露光開始前に数回の反復動作を行い、制御入力を生成する。露光開始後は制御入力の更新は行っても、行わなくてもよい。
【００８３】
つぎに、本発明の一実施形態のデバイス（半導体デバイス、液晶表示デバイス等）の製造方法について説明する。ここでは、半導体デバイスの製造方法を例に説明する。
【００８４】
半導体デバイスは、ウエハに集積回路を作る前工程と、前工程で作られたウエハ上の集積回路チップを製品として完成させる後工程を経ることにより製造される。前工程は、前述の露光装置を使用して感光剤が塗布されたウエハを露光する工程と、ウエハを現像する工程を含む。後工程は、アッセンブリ工程（ダイシング、ボンディング）と、パッケージング工程（封入）を含む。なお、液晶表示デバイスは、透明電極を形成する工程を経ることにより製造される。透明電極を形成する工程は、透明導電膜が蒸着されたガラス基板に感光剤を塗布する工程と、前述の露光装置を使用して感光剤が塗布されたガラス基板を露光する工程と、ガラス基板を現像する工程を含む。
【００８５】
本実施形態のデバイス製造方法によれば、従来よりも高品位のデバイスを製造することができる。
【００８６】
（実施例２）
実施例１がバイラテラル同期制御であったのに対して、実施例２ではマルチラテラル同期制御の例を説明する。  実施例１と同様の箇所については詳細な説明を省略する。
【００８７】
図１７は実施例２における制御装置の制御ブロック図を示す。複数の制御対象を含む制御系ＰＳと、反復学習制御回路ＩＬＣとを備える。制御系ＰＳからはｗ１、ｗ２、・・・ｗｎ（ｎは同期が必要とされる軸数）が出力され、演算部３１、３２、３３で同期誤差ｈ１、ｈ２、・・・ｈｎ−１が算出される。反復学習制御回路ＩＬＣには、これらの同期誤差ｈ１、ｈ２、・・・ｈｎ−１が入力される。反復学習制御回路ＩＬＣは、これらの入力にもとづいてフィードフォワード制御入力ｆ１、ｆ２、・・・ｆｍを生成し、生成された制御入力を制御系ＰＳに与える。
【００８８】
図１８は、制御系ＰＳの詳細を示す図である。制御系は、ｍ入力ｌ出力（ｍ、ｌは２以上の自然数）の制御対象Ｐと、制御対象の位置ｙを検出する検出部６と、ｌ入力ｍ出力のフィードバック制御器Ｋと、目標軌道ｒから検出部の出力を減算する減算部５とを備える。フィードフォワード制御入力は加算部４を介して制御対象に与えられる。また、制御系ＰＳは、制御対象のｌ本の出力のうち、同期が必要とされるｎ本の出力（ｎは２以上の自然数）を取り出して任意に並べ替えるための行列ＣＷをそなえる。
【００８９】
図１９は反復学習制御回路ＩＬＣの詳細を示す図である。反復学習制御回路は、実施例１と同様に目標軌道に対する追従制御を反復して行うものである。目標軌道ｒはすべての移動体（制御軸）に対して同一、もしくはある移動体（制御軸）の目標軌道に対して、その他の移動体（制御軸）の位置が実数倍としている。
【００９０】
反復学習制御回路ＩＬＣは、学習フィルタＬと、学習フィルタＬの学習に不要な周波数帯域を遮断するｍ個の安定化フィルタ群Ｑ１、Ｑ２、・・・Ｑｍと、各安定化フィルタの出力を記憶する記憶装置９１〜９４とを備える。
【００９１】
学習反復回数をｋとすると、学習フィルタＬはｎ−１本の同期誤差ｈ１［ｋ］、ｈ２［ｋ］、・・・ｈｎ−１［ｋ］を入力としてｍ本の制御入力ｆ１［ｋ］、ｆ２［ｋ］、・・・ｆｍ［ｋ］を生成する。各制御入力は対応する移動体（制御軸）にフィードフォワードされる。
【００９２】
すなわち、本実施例では、制御入力、同期誤差を以下のように表せる。
【００９３】
【数２４】
2010181955.tif 000026
【００９４】
【数２５】
2010181955.tif 000027
【００９５】
なお、実施例１と同様にディジタル制御で行われるので、ｋ回目の動作におけるｉサンプル目の制御入力および同期誤差をｆ［ｋ］ｉ、ｈ［ｋ］ｉと表す。
【００９６】
実施例２のフローは実施例１とほぼ同様なので、詳細な説明を省略する。まず、ｋ回目（ｋ＞２）の動作において制御入力ｆ［ｋ］ｉが制御対象に印加され、そのときの同期誤差ｈ［ｋ］ｉが学習フィルタＬに入力される。そして、学習フィルタＬからの出力は、加算部８１〜８４で制御入力ｆ［ｋ］ｉと加算され、安定化フィルタＱ１、Ｑ２、・・・Ｑｍを通過して、以下のｋ＋１回目の制御入力としてメモリに記憶される。
【００９７】
【数２６】
2010181955.tif 000028
【００９８】
そして、一回の動作における全ての同期誤差の最大値ｈｍａｘが十分に小さいと判断されるまで反復動作が行われる。
【００９９】
以下、マルチラテラルによる反復学習制御のシミュレーションの応答について説明する。シミュレーションにおいて、制御対象を４軸としている。各軸は一質点系とし、質量は全て４０ｋｇとしている。
【０１００】
各軸間の同期誤差は、各軸の出力をｗ１、ｗ２、ｗ３、ｗ４とすると以下のようになる。
ｈ１＝ｗ１−ｗ２          （２２）
ｈ２＝ｗ２−ｗ３          （２３）
ｈ３＝ｗ３−ｗ４          （２４）
各軸に対してフィードバック制御器を設計し、サーボ帯域がそれぞれ３５５Ｈｚ、３０６Ｈｚ、２１７Ｈｚ、１７７Ｈｚとなるようにする。安定化フィルタは全てカットオフ周波数３００Ｈｚの５次のバタワースフィルタとし、実施例１と同様の手順で３入力４出力の学習フィルタを導出する。
【０１０１】
図２２に、上述の制御装置を用いて全軸を目標軌道に追従させたときの５回目の反復動作における追従誤差を示す。目標軌道として図９の実線で示したものを用いている。１軸を実線、２軸を太い破線、３軸を一点鎖線、４軸を細い破線で示す。ここで、１軸と３軸には周波数が異なる正弦波状の外乱を加えている。比較として、反復学習制御を行う前の追従誤差を図２０に示す。
【０１０２】
図２３に５回目の反復動作における各軸間の同期誤差を示す。１軸と２軸間の同期誤差を実線、２軸と３軸間の同期誤差を破線、３軸と４軸間の同期誤差を一点鎖線で示す。比較として、反復学習制御を行う前の各軸間の同期誤差を図２１に示す。
【０１０３】
図２２よりすべての軸の追従誤差がほぼ同じであり、図２３より各軸間の同期誤差が低減されていることがわかる。また、図２２と図２０を比較すると、ある特定の軸に他の軸が追従しているわけではないことがわかる。すなわち、反復学習制御によりマルチラテラルの同期制御が実現されている。
【符号の説明】
【０１０４】
１，２  メモリ
ＩＬＣ  反復学習制御回路
Ｌ，７１，７２  学習フィルタ
１５  算出部
７  第１の制御回路
８  第２の制御回路
ＱＷ，ＱＲ  安定化フィルタ
１６，１７  加算部
ＫＷ，ＫＲ  制御器
ＰＷ，ＰＲ  制御対象
【図１】
2010181955.tif 000029
【図２】
2010181955.tif 000030
【図３】
2010181955.tif 000031
【図４】
2010181955.tif 000032
【図５】
2010181955.tif 000033
【図６】
2010181955.tif 000034
【図７】
2010181955.tif 000035
【図８】
2010181955.tif 000036
【図９】
2010181955.tif 000037
【図１０】
2010181955.tif 000038
【図１１】
2010181955.tif 000039
【図１２】
2010181955.tif 000040
【図１３】
2010181955.tif 000041
【図１４】
2010181955.tif 000042
【図１５】
2010181955.tif 000043
【図１６】
2010181955.tif 000044
【図１７】
2010181955.tif 000045
【図１８】
2010181955.tif 000046
【図１９】
2010181955.tif 000047
【図２０】
2010181955.tif 000048
【図２１】
2010181955.tif 000049
【図２２】
2010181955.tif 000050
【図２３】
2010181955.tif 000051
【図２４】
2010181955.tif 000052