(57)【要約】【課題】セラミックコンデンサが搭載された基板の焼損を防止する。【解決手段】本実施形態に係る電子回路１０は、基板１２と、基板１２に搭載されたセラミックコンデンサ１６及び電源回路１８とを備える。セラミックコンデンサ１６は、電極３４を有するコンデンサ本体３６と、コンデンサ本体３６に形成され、電極３４とは非接続である配線パターン４２とを有する。電源回路１８は、配線パターン４２が断線した場合にセラミックコンデンサ１６への電力供給を停止する保護回路２２を有する。【選択図】図３
2020191407.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に搭載されたセラミックコンデンサ及び電源回路と、
を備え、
前記セラミックコンデンサは、
電極を有するコンデンサ本体と、
前記コンデンサ本体に形成され、前記電極とは非接続である配線パターンと、
を有し、
前記電源回路は、前記配線パターンが断線した場合に前記セラミックコンデンサへの電力供給を停止する保護回路を有する、
電子回路。
【請求項２】
前記コンデンサ本体は、複数の誘電体層を有し、
前記電極は、前記複数の誘電体層の間に介挿された複数の内部電極と、前記複数の内部電極に接続された一対の外部電極とを含み、
前記配線パターンは、前記複数の誘電体層のうち最下層の誘電体層及び最上層の誘電体層の少なくとも一方の誘電体層に形成され、前記内部電極及び前記外部電極と非接続である、
請求項１に記載の電子回路。
【請求項３】
前記コンデンサ本体は、複数の誘電体層を有し、
前記配線パターンは、
前記複数の誘電体層のうち第一誘電体層に形成された第一配線パターンと、
前記複数の誘電体層のうち第二誘電体層に形成された第二配線パターンと、
を有し、
前記第一配線パターンは、前記第二配線パターンと異なる形状を有する、
請求項１又は請求項２に記載の電子回路。
【請求項４】
前記第一配線パターン及び前記第二配線パターンは、蛇行形状に形成されており、
前記第一配線パターンの蛇行方向は、前記第二配線パターンの蛇行方向と異なる、
請求項３に記載の電子回路。
【請求項５】
複数の前記セラミックコンデンサを備え、
複数の前記セラミックコンデンサの前記配線パターンは、直列に接続され、
前記基板には、複数の前記配線パターンの両端部間におけるインピーダンスが規定値を超えた場合に断線検知信号を出力する断線検知回路が搭載され、
前記保護回路は、前記断線検知信号を検出した場合に前記セラミックコンデンサへの電力供給を停止する、
請求項１〜請求項４のいずれか一項に記載の電子回路。
【請求項６】
複数の前記セラミックコンデンサを備え、
複数の前記セラミックコンデンサの前記配線パターンは、前記保護回路としての直列接続回路を介して前記電源回路と電源スイッチとの間に直列に接続されている、
請求項１〜請求項４のいずれか一項に記載の電子回路。
【請求項７】
複数の前記セラミックコンデンサを備え、
複数の前記セラミックコンデンサの前記配線パターンは、直列に接続され、
複数の前記配線パターンの第一端部は、グラウンド部に接続され、
複数の前記配線パターンの第二端部は、抵抗器を介して電源部に接続されている、
請求項１〜請求項４のいずれか一項に記載の電子回路。
【請求項８】
電極を有するコンデンサ本体と、
前記コンデンサ本体に形成され、前記電極とは非接続である配線パターンと、
を有するセラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願の開示する技術は、電子回路及びセラミックコンデンサに関する。
【背景技術】
【０００２】
一般に、セラミックコンデンサは、複数の誘電体層と、電極とを有する。電極は、複数の誘電体層の間に介挿された複数の内部電極と、複数の内部電極に接続された一対の外部電極とを含む。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開平６−３４２７６号公報
【特許文献２】実開平２−３５４３２号公報
【特許文献３】特開２００４−２２５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
セラミックコンデンサに衝撃が加わると、複数の誘電体層及び複数の内部電極によって形成された積層部分にクラックが生じ、一対の外部電極間がショートする場合がある。一対の外部電極間がショートした状態で、セラミックコンデンサに電流が供給され続けると、セラミックコンデンサが高温になり、このセラミックコンデンサが搭載された基板が焼損する虞がある。
【０００５】
本願の開示する技術は、一つの側面として、セラミックコンデンサが搭載された基板の焼損を防止することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本願の開示する技術の一観点に係る電子回路は、基板と、基板に搭載されたセラミックコンデンサ及び電源回路とを備える。セラミックコンデンサは、電極を有するコンデンサ本体と、コンデンサ本体に形成され、電極とは非接続である配線パターンとを有する。電源回路は、配線パターンが断線した場合にセラミックコンデンサへの電力供給を停止する保護回路を有する。
【発明の効果】
【０００７】
本願の開示する技術によれば、セラミックコンデンサが搭載された基板の焼損を防止できる。
【図面の簡単な説明】
【０００８】
【図１】電子回路の一例を示す斜視図である。
【図２】セラミックコンデンサの第一例を示す斜視図である。
【図３】図２のセラミックコンデンサにおいて下面層をコンデンサ本体から別離させて示す斜視図である。
【図４】図２のセラミックコンデンサの側面断面図及び下面層の上面図である。
【図５】セラミックコンデンサの第二例を示す斜視図であって上面層をコンデンサ本体から別離させて示す図である。
【図６】図５のセラミックコンデンサの側面断面図及び上面層の上面図である。
【図７】セラミックコンデンサの第三例を示す斜視図である。
【図８】図７のセラミックコンデンサにおいて下面層及び上面層をコンデンサ本体から別離させて示す斜視図である。
【図９】図７のセラミックコンデンサを図８と反対の方向から見た斜視図である。
【図１０】図７のセラミックコンデンサの側面断面図、下面層の上面図及び上面層の上面図である。
【図１１】セラミックコンデンサの第四例を示す側面断面図、下面層の上面図及び上面層の上面図である。
【図１２】セラミックコンデンサの第五例を示す側面断面図、下面層の上面図及び上面層の上面図である。
【図１３】セラミックコンデンサの第六例を示す側面断面図、下面層の上面図及び上面層の上面図である。
【図１４】セラミックコンデンサの第七例を示す側面断面図、下面層の上面図及び上面層の上面図である。
【図１５】セラミックコンデンサの第八例を示す側面断面図、下面層の上面図及び上面層の上面図である。
【図１６】断線検知回路及び保護回路の第一例を示す斜視図である。
【図１７】断線検知回路及び保護回路の第二例を示す斜視図である。
【図１８】断線検知回路及び保護回路の第三例を示す斜視図である。
【発明を実施するための形態】
【０００９】
はじめに、本実施形態が対象とする課題について説明する。
【００１０】
セラミックコンデンサは、複数の誘電体層の間に薄い内部電極を介挿させた積層構造であり、反りや衝撃に弱いという特徴がある。セラミックコンデンサの製造時の不具合や衝撃等により、セラミックコンデンサの積層部分にクラック（亀裂)が生じると、セラミックコンデンサに設けられた一対の外部電極間がショートする場合がある。
【００１１】
近年、セラミックコンデンサの大容量化のため層厚を薄くしていることも、クラックが生じやすい原因のひとつである。また、クラックによりオープン不良が生じたとしても、クラックに異物が混入したり移動したりすることで、後にショート不良に変化することがある。
【００１２】
電源回路に接続されるバイパスコンデンサとしてのセラミックコンデンサにショート不良が生じると、基板の焼損（発煙や発火等）に至る場合がある。つまり、本来、セラミックコンデンサも基板も難燃性部品であるが、ショート不良が生じているセラミックコンデンサに電源から電流が供給され続けることで、セラミックコンデンサが高温になる場合がある。この場合には、基板が炭化されて基板に導電体が形成され、この導電体に電流が流れることで、基板に焼損が発生する。
【００１３】
通常、電源回路は、負荷に過電流が生じた際には、出力電圧を下げたり出力を停止したりする保護回路を備えている。ところが、昨今の電源回路は正常時に数百アンペアの電流を負荷に供給することが必要な場合がある。このような場合、バイパスコンデンサとしてのセラミックコンデンサがショートしてこのセラミックコンデンサに電流が流れても、この電流が正常な負荷電流なのかショートによる異常電流なのかを保護回路が判別できず、電源回路が電力を供給し続けてしまう。このことが、セラミックコンデンサにショート不良が発生した場合に、基板が焼損する要因になっている。
【００１４】
ここで、基板の焼損を防止するための技術として、基板の配線パターンに温度ヒューズを形成したり、セラミックコンデンサの内部電極と外部電極との間に温度ヒューズを設けたりすることが提案されている（特許文献１、２参照）。しかしながら、これらの技術では、温度ヒューズがセラミックコンデンサに直列に接続される。このため、このセラミックコンデンサをバイパスコンデンサとして使用した場合に、温度ヒューズのインダクタ成分の影響により、電源ノイズを除去し切れないなど、セラミックコンデンサの本来の機能が損なわれる虞がある。
【００１５】
しかも、上述の基板の配線パターンに温度ヒューズを形成する技術（特許文献１参照）は、温度ヒューズが断線することで、基板の焼損の拡大を防ぐ仕組みである。このため、ショート不良が生じたセラミックコンデンサを交換するだけでは基板を修理することはできない。
【００１６】
また、セラミックコンデンサのクラックは、セラミックコンデンサを基板に搭載するときや基板に搭載した後にも発生する可能性がある。このため、セラミックコンデンサを基板に搭載した後の検査によってセラミックコンデンサのオープン不良やショート不良を見つける必要がある。しかしながら、セラミックコンデンサの直流的な電気的特性は、オープン状態と等価であるので、オープン不良を事前に発見することは難しい。また、セラミックコンデンサを基板に搭載した後の電源とグラウンド間のインピーダンスは、一般に数オーム以下であるため、セラミックコンデンサのショート不良を事前に発見することも難しい。
【００１７】
ここで、セラミックコンデンサの近傍に温度センサを設け、この温度センサのインピーダンスの変化に基づいてセラミックコンデンサの異常を検知する技術が提案されている（特許文献３参照）。しかしながら、この技術では、ショート不良が生じる前段階であるオープン不良を検知できない。このことは、上述の温度ヒューズを用いる技術でも同様である。
【００１８】
本実施形態は、上記事実に鑑み、以下の課題を解決することを目的とする。
（１）セラミックコンデンサにショート不良が発生した場合でも、基板が焼損することを防止する。
（２）その際、セラミックコンデンサの本来の機能が損なわれることを防止する。
（３）ショート不良が生じたセラミックコンデンサを交換するだけで足り、基板の修理を不要にする。
（４）セラミックコンデンサにオープン不良が生じていることを検知する。
【００１９】
以下、上記課題を解決するための本実施形態の構成について説明する。
【００２０】
図１に示されるように、本実施形態に係る電子回路１０は、基板１２と、ＣＰＵ（Central Processing Unit）１４と、複数のセラミックコンデンサ１６と、電源回路１８と、断線検知回路２０とを備える。ＣＰＵ１４、複数のセラミックコンデンサ１６、電源回路１８及び断線検知回路２０は、基板１２に搭載されている。
【００２１】
断線検知回路２０は、セラミックコンデンサ１６に設けられた配線パターン４２（図３、図４等参照）の断線を検知する機能を有する。電源回路１８（電源モジュール）は、断線検知回路２０によって配線パターン４２の断線が検知された場合にセラミックコンデンサ１６への電力供給を停止する保護回路２２を有する。この断線検知回路２０及び保護回路２２については後に詳述する。
【００２２】
複数のセラミックコンデンサ１６は、ＣＰＵ１４と電源回路１８との間に接続されたバイパスコンデンサである。セラミックコンデンサ１６としては、以下の第一乃至第八例が挙げられる。
【００２３】
（セラミックコンデンサ１６の第一例）
図２に示されるように、セラミックコンデンサ１６は、直方体に形成されている。矢印Ｘ方向は、セラミックコンデンサ１６の幅方向を示し、矢印Ｙ方向は、セラミックコンデンサ１６の長さ方向を示し、矢印Ｚ方向は、セラミックコンデンサ１６の高さ方向を示している。
【００２４】
図３、図４に示されるように、セラミックコンデンサ１６は、複数の誘電体層３２と、電極３４とを有する。この複数の誘電体層３２と、電極３４とは、セラミックコンデンサ１６の本体であるコンデンサ本体３６を形成している。
【００２５】
電極３４は、複数の誘電体層３２の間に介挿された複数の内部電極３８Ａ、３８Ｂと、複数の内部電極３８Ａ、３８Ｂに接続された一対の外部電極４０Ａ、４０Ｂとを含む。外部電極４０Ａに接続された複数の内部電極３８Ａと、外部電極４０Ｂに接続された複数の内部電極３８Ｂとは、互い違いに配置されている。
【００２６】
最下層の誘電体層３２には、配線パターン４２が形成されている。図３では、理解の容易のために、配線パターン４２が形成されたセラミックコンデンサ１６の下面層３２Ａがコンデンサ本体３６から別離された状態で示されている。下面層３２Ａは、最下層の誘電体層３２の下面を形成するものである。
【００２７】
配線パターン４２は、電極３４（内部電極３８Ａ、３８Ｂ及び外部電極４０Ａ、４０Ｂ）と別に形成されており、電極３４とは非接続である。非接続とは、電気的に接続されていない（導通していない）ことに相当する。この配線パターン４２は、一例として、矢印Ｘ方向に向かい矢印Ｙ方向に蛇行する蛇行形状に形成されている。配線パターン４２は、蛇行することにより、最下層の誘電体層３２（下面層３２Ａ）の全面に拡がって形成されている。
【００２８】
セラミックコンデンサ１６が異常に発熱したことを検知するために、配線パターン４２の全体は、配線パターン４２の温度が定格を超えた場合に断線される材料で形成されている。つまり、セラミックコンデンサ１６が異常に発熱し、配線パターン４２の温度が定格を超えた場合には、配線パターン４２が断線されるように、配線パターン４２の材料は選定されている。
【００２９】
また、セラミックコンデンサ１６にクラックが生じたことを検知するために、配線パターン４２の全体は、配線パターン４２に定格を超える荷重が加えられた場合に断線される材料で形成されている。つまり、セラミックコンデンサ１６にクラックが生じ、配線パターン４２に定格を超える荷重が加えられた場合には、配線パターン４２が断線されるように、配線パターン４２の材料は選定されている。配線パターン４２が断線される場合の荷重の方向は、せん断方向又は引張方向である。
【００３０】
このように、配線パターン４２の全体は、異常に発熱したことを検知するための異常温度検出パターン４４及びクラックが生じたことを検知するためのクラック検出パターン４６として形成されている。異常温度検出パターン４４は、配線パターン４２の温度が定格を超えた場合に断線される材料で形成されたパターンであり、クラック検出パターン４６は、配線パターン４２に定格を超える荷重が加えられた場合に断線される材料で形成されたパターンである。配線パターン４２は、電極３４と同様の形成方法、又は、電極３４と異なる種々の形成方法により形成可能である。
【００３１】
セラミックコンデンサ１６は、一対の端子部４８Ａ、４８Ｂを有する。この一対の端子部４８Ａ、４８Ｂは、コンデンサ本体３６の側面３６Ａに形成されている。一対の端子部４８Ａ、４８Ｂは、配線パターン４２と直列に接続されている。つまり、この一対の端子部４８Ａ、４８Ｂは、配線パターン４２の両側の端部４２Ａ、４２Ｂにそれぞれ接続されている。
【００３２】
この第一例によれば、以下の（１）〜（５）の作用及び効果を奏する。
【００３３】
（１）セラミックコンデンサ１６にショート不良が発生してセラミックコンデンサ１６が異常に発熱し、配線パターン４２の温度が定格を超えた場合には、配線パターン４２が断線される。また、セラミックコンデンサ１６にショート不良の原因となるクラックが生じ、配線パターン４２に定格を超える荷重が加えられた場合にも、配線パターン４２が断線される。したがって、この配線パターン４２の断線を断線検知回路２０で検知し、電源回路１８からセラミックコンデンサ１６への電力供給を保護回路２２によって停止することにより、セラミックコンデンサ１６にショート不良が発生した場合でも、基板１２の焼損を防止できる。
【００３４】
（２）配線パターン４２は、電極３４（内部電極３８Ａ、３８Ｂ及び外部電極４０Ａ、４０Ｂ）と別に形成されており、電極３４とは非接続である。したがって、配線パターン４２のインダクタ成分が電極３４に影響しないので、セラミックコンデンサ１６の本来の機能が損なわれることを防止できる。
【００３５】
（３）配線パターン４２は、基板１２に設けられたものではなく、セラミックコンデンサ１６自体に設けられたものである。したがって、セラミックコンデンサ１６にショート不良が発生した場合には、このショート不良が生じたセラミックコンデンサ１６を交換するだけで足りるので、基板１２の修理を不要にできる。
【００３６】
（４）ショート不良が生じる前段階のオープン不良がセラミックコンデンサ１６に生じている場合でも、上述の通り、セラミックコンデンサ１６にクラックが生じた段階で配線パターン４２が断線される。したがって、配線パターン４２の断線を断線検知回路２０で検知することにより、セラミックコンデンサ１６にオープン不良が生じていることを検知できる。
【００３７】
（５）配線パターン４２は、複数の誘電体層３２のうち最下層の誘電体層３２に形成されている。したがって、例えば配線パターン４２を有しないセラミックコンデンサ１６に対して、コンデンサ本体３６の内部構成の変更を回避でき、コンデンサ本体３６の構成の変更を最小限に留めることができるので、コストアップを抑制できる。
【００３８】
（セラミックコンデンサ１６の第二例）
図５、図６に示される第二例では、第一例に対し、セラミックコンデンサ１６の構成が次のように変更されている。すなわち、配線パターン４２は、最上層の誘電体層３２に形成されている。図５では、理解の容易のために、配線パターン４２が形成されたセラミックコンデンサ１６の上面層３２Ｂがコンデンサ本体３６から別離された状態で示されている。上面層３２Ｂは、最上層の誘電体層３２の上面を形成するものである。
【００３９】
配線パターン４２は、一例として、矢印Ｙ方向に向かい矢印Ｘ方向に蛇行する蛇行形状に形成されている。この配線パターン４２は、蛇行することにより、最上層の誘電体層３２（上面層３２Ｂ）の全面に拡がって形成されている。第二例では、配線パターン４２の蛇行方向が第一例と異なっており、配線パターン４２の形状が第一例と異なっている。一対の端子部４８Ａ、４８Ｂは、セラミックコンデンサ１６の下端にまで延びている。この第二例において、上記以外の構成は第一例と同様である。
【００４０】
この第二例によっても、第一例と同様に上述の（１）〜（４）の作用及び効果を奏することができる。
【００４１】
また、配線パターン４２は、複数の誘電体層３２のうち最上層の誘電体層３２に形成されている。したがって、例えば配線パターン４２を有しないセラミックコンデンサ１６に対して、コンデンサ本体３６の内部構成の変更を回避でき、コンデンサ本体３６の構成の変更を最小限に留めることができるので、コストアップを抑制できる。
【００４２】
（セラミックコンデンサ１６の第三例）
図７〜図１０に示される第三例は、第一例及び第二例の構成を組み合わせた例である。すなわち、配線パターン４２は、最下層の誘電体層３２（第一誘電体層）に形成された第一配線パターン４３Ａと、最上層の誘電体層３２（第二誘電体層）に形成された第二配線パターン４３Ｂとを有する。
【００４３】
第一配線パターン４３Ａは、第一例の配線パターン４２（図３参照）と同じであり、第二配線パターン４３Ｂは、第二例の配線パターン４２（図５参照）と同じである。図８では、理解の容易のために、第一配線パターン４３Ａ及び第二配線パターン４３Ｂが形成されたセラミックコンデンサ１６の下面層３２Ａ及び上面層３２Ｂがそれぞれコンデンサ本体３６から別離された状態で示されている。
【００４４】
セラミックコンデンサ１６は、一対の接続部５０Ａ、５０Ｂを有する。この一対の接続部５０Ａ、５０Ｂは、コンデンサ本体３６の側面３６Ａに形成されており、セラミックコンデンサ１６の高さ方向にそれぞれ延びている。この一対の接続部５０Ａ、５０Ｂは、第一配線パターン４３Ａ及び第二配線パターン４３Ｂと同様に、電極３４（内部電極３８Ａ、３８Ｂ及び外部電極４０Ａ、４０Ｂ）と別に形成されており、電極３４とは非接続である。
【００４５】
一対の端子部４８Ａ、４８Ｂ、第一配線パターン４３Ａ及び第二配線パターン４３Ｂは、直列に接続されている。すなわち、端子部４８Ａは、第一配線パターン４３Ａの第一端部４３Ａ１に接続されており、第一配線パターン４３Ａの第二端部４３Ａ２は、接続部５０Ａを介して第二配線パターン４３Ｂの第一端部４３Ｂ１と接続されている。また、第二配線パターン４３Ｂの第二端部４３Ｂ２は、接続部５０Ｂを介して端子部４８Ｂに接続されている。この第三例において、上記以外の構成は第一例及び第二例と同様である。
【００４６】
この第三例によっても、第一例と同様に上述の（１）〜（４）の作用及び効果を奏することができる。
【００４７】
また、セラミックコンデンサ１６は、蛇行方向が異なる第一配線パターン４３Ａ及び第二配線パターン４３Ｂを有している。したがって、クラックが生じた場合に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの少なくともいずれかが断線することで、クラックの方向によらずにクラックを検出できる。
【００４８】
また、第一配線パターン４３Ａ及び第二配線パターン４３Ｂは、複数の誘電体層３２のうち最下層及び最上層の誘電体層３２にそれぞれ形成されている。したがって、例えば配線パターン４２を有しないセラミックコンデンサ１６に対して、コンデンサ本体３６の内部構成の変更を回避でき、コンデンサ本体３６の構成の変更を最小限に留めることができるので、コストアップを抑制できる。
【００４９】
なお、この第三例において、セラミックコンデンサ１６が異常に発熱したことを検知するために、一対の接続部５０Ａ、５０Ｂの少なくとも一方は、温度が定格を超えた場合に断線される材料で形成されていてもよい。
【００５０】
（セラミックコンデンサ１６の第四例）
図１１に示される第四例は、第三例に対して第一配線パターン４３Ａ及び第二配線パターン４３Ｂの蛇行形状を変更した例である。すなわち、第一配線パターン４３Ａは、矢印Ｙ方向に向かい矢印Ａ方向に蛇行する蛇行形状に形成されており、第二配線パターン４３Ｂは、矢印Ｙ方向に向かい矢印Ｂ方向に蛇行する蛇行形状に形成されている。
【００５１】
矢印Ａ方向及び矢印Ｂ方向は、下面層３２Ａ及び上面層３２Ｂの平面方向と平行な方向である。矢印Ａ方向及び矢印Ｂ方向は、矢印Ｘ方向及び矢印Ｙ方向に対して傾斜する方向であり、矢印Ｂ方向は、矢印Ａ方向と異なる方向である。第一配線パターン４３Ａは、蛇行することにより、最下層の誘電体層３２（下面層３２Ａ）の全面に拡がって形成されており、第二配線パターン４３Ｂは、蛇行することにより、最上層の誘電体層３２（上面層３２Ｂ）の全面に拡がって形成されている。
【００５２】
この第四例によっても、第三例と同様に、セラミックコンデンサ１６は、蛇行方向が異なる第一配線パターン４３Ａ及び第二配線パターン４３Ｂを有している。したがって、クラックが生じた場合に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂのいずれかまたはその両方が断線することで、クラックの方向によらずにクラックを検出できる。
【００５３】
（セラミックコンデンサ１６の第五例）
図１２に示される第五例は、第三例に対して第一配線パターン４３Ａ及び第二配線パターン４３Ｂの形状を変更した例である。すなわち、第一配線パターン４３Ａ及び第二配線パターン４３Ｂは、上述の第三例における蛇行形状にジグザグ形状を追加した形状に形成されている。
【００５４】
第一配線パターン４３Ａは、蛇行形状にジグザグ形状を追加した形状に形成されることにより、最下層の誘電体層３２（下面層３２Ａ）の全面に拡がって形成されている。同様に、第二配線パターン４３Ｂは、蛇行形状にジグザグ形状を追加した形状に形成されることにより、最上層の誘電体層３２（上面層３２Ｂ）の全面に拡がって形成されている。
【００５５】
この第五例によっても、第三例と同様に、セラミックコンデンサ１６は、蛇行方向が異なる第一配線パターン４３Ａ及び第二配線パターン４３Ｂを有している。したがって、クラックが生じた場合に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの少なくともいずれかが断線することで、クラックの方向によらずにクラックを検出できる。
【００５６】
また、第一配線パターン４３Ａ及び第二配線パターン４３Ｂは、蛇行形状にジグザグ形状を追加した形状に形成されている。したがって、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの長さが長くなることにより、クラックが生じた場合に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの部分が断線しやすいので、クラックの検出精度を向上させることができる。
【００５７】
（セラミックコンデンサ１６の第六例）
図１３に示される第六例は、第三例に対して第一配線パターン４３Ａ及び第二配線パターン４３Ｂの形状を変更した例である。すなわち、第一配線パターン４３Ａは、渦巻形状に形成されており、第二配線パターン４３Ｂは、複数の突起部を有する樹枝形状に形成されている。
【００５８】
第一配線パターン４３Ａは、渦巻形状に形成されることにより、最下層の誘電体層３２（下面層３２Ａ）の全面に拡がって形成されている。同様に、第二配線パターン４３Ｂは、樹枝形状に形成されることにより、最上層の誘電体層３２（上面層３２Ｂ）の全面に拡がって形成されている。
【００５９】
この第六例によっても、第三例と同様に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂが異なる形状を有している。したがって、クラックが生じた場合に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの少なくともいずれかが断線することで、クラックの方向によらずにクラックを検出できる。
【００６０】
また、第一配線パターン４３Ａは、渦巻形状に形成され、第二配線パターン４３Ｂは、樹枝形状に形成されている。したがって、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの長さが長くなることにより、クラックが生じた場合に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの部分が断線しやすいので、クラックの検出精度を向上させることができる。
【００６１】
（セラミックコンデンサ１６の第七例）
図１４に示される第七例は、第六例に対して第一配線パターン４３Ａ及び第二配線パターン４３Ｂの形状を変更した例である。すなわち、第一配線パターン４３Ａは、複数の渦巻形状を組み合わせた形状に形成されており、第二配線パターン４３Ｂは、複数の樹枝形状を組み合わせた形状に形成されている。
【００６２】
この第七例によっても、第六例と同様に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂが異なる形状を有している。したがって、クラックが生じた場合に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの少なくともいずれかが断線することで、クラックの方向によらずにクラックを検出できる。
【００６３】
また、第一配線パターン４３Ａは、複数の渦巻形状を組み合わせた形状に形成され、第二配線パターン４３Ｂは、複数の樹枝形状を組み合わせた形状に形成されている。したがって、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの形状が複雑である分、クラックが生じた場合に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの部分が断線しやすいので、クラックの検出精度をより向上させることができる。
【００６４】
（セラミックコンデンサ１６の第八例）
図１５に示される第八例は、第三例に対して第一配線パターン４３Ａ及び第二配線パターン４３Ｂの形状を変更した例である。すなわち、第一配線パターン４３Ａ及び第二配線パターン４３Ｂは、いずれも複数の渦巻形状を組み合わせた形状に形成されている。
【００６５】
この第一配線パターン４３Ａ及び第二配線パターン４３Ｂは、異なる形状に形成されている。すなわち、第一配線パターン４３Ａは、複数の渦巻形状が矢印Ｘ方向及び矢印Ｙ方向に配列された形状に形成されており、第二配線パターン４３Ｂは、複数の渦巻形状が矢印Ａ方向及び矢印Ｂ方向に配列された形状に形成されている。
【００６６】
この第八例によっても、第三例と同様に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂが異なる形状を有している。したがって、クラックが生じた場合に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの少なくともいずれかが断線することで、クラックの方向によらずにクラックを検出できる。
【００６７】
また、第一配線パターン４３Ａ及び第二配線パターン４３Ｂは、複数の渦巻形状を組み合わせた形状に形成されている。したがって、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの形状が複雑である分、クラックが生じた場合に、第一配線パターン４３Ａ及び第二配線パターン４３Ｂの部分が断線しやすいので、クラックの検出精度をより向上させることができる。
【００６８】
（セラミックコンデンサ１６のその他の例）
上記第一乃至第八例において、配線パターン４２は、複数の誘電体層３２のうち最下層及び最上層の誘電体層３２の少なくとも一方に形成されている。しかしながら、配線パターン４２は、複数の誘電体層３２のうち最下層の誘電体層３２と最上層の誘電体層３２との間に位置する中間層の誘電体層３２に形成されていてもよい。また、配線パターン４２は、中間層の複数の誘電体層３２に形成されていてもよい。
【００６９】
また、上記第一乃至第八例において、配線パターン４２の全体は、異常温度検出パターン４４及びクラック検出パターン４６として形成されている。しかしながら、配線パターン４２の一部は、異常温度検出パターン４４として形成され、配線パターン４２の残りの一部は、クラック検出パターン４６として形成されていてもよい。また、この場合に、異常温度検出パターン４４とクラック検出パターン４６とは、材料が異なっていてもよく、また、幅が異なっていてもよい。
【００７０】
また、上記第一乃至第八例は、一例であり、配線パターン４２は、上記第一乃至第八例以外の一筆書き形状でもよい。
【００７１】
また、上記第一乃至第八例では、セラミックコンデンサ１６に一系統の配線パターン４２が形成されているが、複数系統の配線パターン４２が形成されていてもよい。
【００７２】
次に、断線検知回路２０及び保護回路２２の第一乃至第三例について説明する。
【００７３】
（断線検知回路２０及び保護回路２２の第一例）
図１６に示されるように、電源回路１８には、電源スイッチ６２が接続されている。また、ＣＰＵ１４及び電源回路１８は、一対の配線または面パターン６４Ａ、６４Ｂを介して接続されている。複数のセラミックコンデンサ１６は、バイパスコンデンサであり、一対の配線または面パターン６４Ａ、６４Ｂの間に並列に接続されている。つまり、セラミックコンデンサ１６の外部電極４０Ａは、配線または面パターン６４Ａに接続され、セラミックコンデンサ１６の外部電極４０Ｂは、配線または面パターン６４Ｂに接続されている。
【００７４】
複数のセラミックコンデンサ１６には、上述の第一乃至第八例のセラミックコンデンサ１６が使用される。図１６では、便宜上、セラミックコンデンサ１６の配線パターン４２及び一対の端子部４８Ａ、４８Ｂが模式的に示されている。
【００７５】
複数のセラミックコンデンサ１６の配線パターン４２及び断線検知回路２０は、直列に接続されている。つまり、隣り合うセラミックコンデンサ１６の端子部４８Ａと端子部４８Ｂとは接続されている。また、一方の端に位置するセラミックコンデンサ１６の端子部４８Ａは、断線検知回路２０の第一端部２０Ａに接続されており、他方の端に位置するセラミックコンデンサ１６の端子部４８Ｂは、断線検知回路２０の第二端部２０Ｂに接続されている。
【００７６】
断線検知回路２０は、複数のセラミックコンデンサ１６の配線パターン４２の少なくともいずれかが断線されて、複数の配線パターン４２の両端部間におけるインピーダンスが規定値を超えた場合には、断線検知信号を出力する構成である。保護回路２２は、断線検知信号を検出した場合には、ＣＰＵ１４及び複数のセラミックコンデンサ１６への電力供給を停止する構成である。
【００７７】
この第一例によれば、セラミックコンデンサ１６にショート不良が発生してセラミックコンデンサ１６が異常に発熱し、配線パターン４２の温度が定格を超えた場合には、配線パターン４２が断線される。また、セラミックコンデンサ１６にショート不良の原因となるクラックが生じ、配線パターン４２に定格を超える荷重が加えられた場合にも、配線パターン４２が断線される。
【００７８】
そして、複数のセラミックコンデンサ１６の配線パターン４２の少なくともいずれかが断線されて、複数の配線パターン４２の両端部間におけるインピーダンスが規定値を超えた場合には、断線検知回路２０から断線検知信号が出力される。保護回路２２は、断線検知信号を検出すると、ＣＰＵ１４及び複数のセラミックコンデンサ１６への電力供給を停止する。したがって、セラミックコンデンサ１６にショート不良が発生した場合でも、基板１２の焼損を防止できる。
【００７９】
また、ショート不良が生じる前段階のオープン不良がセラミックコンデンサ１６に生じている場合でも、セラミックコンデンサ１６にクラックが生じた段階で配線パターン４２が断線される。そして、複数のセラミックコンデンサ１６への電力供給が停止される。したがって、複数のセラミックコンデンサ１６の少なくともいずれかにオープン不良が生じている状態で、複数のセラミックコンデンサ１６へ電流が供給されることを防止できる。
【００８０】
また、断線検知回路２０から出力される信号を調べることにより、配線パターン４２の断線を検知できるので、セラミックコンデンサ１６にオープン不良が生じていることを検知できる。
【００８１】
（断線検知回路２０及び保護回路２２の第二例）
図１７に示される第二例では、第一例に対し、断線検知回路２０及び保護回路２２の構成が次のように変更されている。すなわち、断線検知回路２０は、そのものが保護回路２２であり、複数のセラミックコンデンサ１６の配線パターン４２は、保護回路２２としての直列接続回路を介して電源回路１８と電源スイッチ６２との間に直列に接続されている。なお、保護回路２２としての直列接続回路は、電源回路１８に含まれる。
【００８２】
この第二例によれば、複数の配線パターン４２が正常な状態である場合には、電源スイッチ６２がオンになると、電源回路１８が正常に起動され、電源回路１８からＣＰＵ１４及びセラミックコンデンサ１６に電力が供給される。一方、複数の配線パターン４２の少なくともいずれかが断線された場合には、電源スイッチ６２がオンになっても、電源回路１８を起動することができなくなる。したがって、セラミックコンデンサ１６にショート不良が発生した場合でも、基板１２の焼損を防止できる。
【００８３】
また、ショート不良が生じる前段階のオープン不良がセラミックコンデンサ１６に生じている場合でも、セラミックコンデンサ１６にクラックが生じた段階で配線パターン４２が断線される。そして、複数のセラミックコンデンサ１６への電力供給が停止される。したがって、複数のセラミックコンデンサ１６の少なくともいずれかにオープン不良が生じている状態で、複数のセラミックコンデンサ１６へ電流が供給されることを防止できる。
【００８４】
また、電源スイッチ６２のオンオフに応じて保護回路２２（断線検知回路２０）から出力される信号を調べることにより、配線パターン４２の断線を検知できるので、セラミックコンデンサ１６にオープン不良が生じていることを検知できる。
【００８５】
（断線検知回路２０及び保護回路２２の第三例）
図１８に示される第三例では、第一例に対し、断線検知回路２０及び保護回路２２の構成が次のように変更されている。すなわち、断線検知回路２０は、グラウンド部６６と、抵抗器６８と、電源部７０とを有する。グラウンド部６６は、複数の配線パターン４２の第一端部、すなわち、一方の端に位置するセラミックコンデンサ１６の端子部４８Ａに接続されている。電源部７０は、複数の配線パターン４２の第二端部、すなわち、他方の端に位置するセラミックコンデンサ１６の端子部４８Ｂに抵抗器６８を介して接続されている。
【００８６】
この第三例によれば、複数の配線パターン４２が正常な状態である場合には、電源部７０からグラウンド部６６に電流が流れるため、断線検知回路２０から保護回路２２には、Ｌレベルの信号が正常信号として出力される。保護回路２２は、正常信号を検出すると、電源回路１８からＣＰＵ１４及びセラミックコンデンサ１６に電力を供給させる。
【００８７】
一方、複数の配線パターン４２の少なくともいずれかが断線された場合には、電源部７０から電流が流れなくなるため、断線検知回路２０から保護回路２２には、Ｈレベルの信号が断線検知信号として出力される。保護回路２２は、断線検知信号を検出すると、ＣＰＵ１４及び複数のセラミックコンデンサ１６への電力供給を停止する。したがって、セラミックコンデンサ１６にショート不良が発生した場合でも、基板１２の焼損を防止できる。
【００８８】
また、ショート不良が生じる前段階のオープン不良がセラミックコンデンサ１６に生じている場合でも、セラミックコンデンサ１６にクラックが生じた段階で配線パターン４２が断線される。そして、複数のセラミックコンデンサ１６への電力供給が停止される。したがって、複数のセラミックコンデンサ１６の少なくともいずれかにオープン不良が生じている状態で、複数のセラミックコンデンサ１６へ電流が供給されることを防止できる。
【００８９】
また、断線検知回路２０から出力される信号を調べることにより、配線パターン４２の断線を検知できるので、セラミックコンデンサ１６にオープン不良が生じていることを検知できる。
【００９０】
以上、本願の開示する技術の一実施形態について説明したが、本願の開示する技術は、上記に限定されるものでなく、上記以外にも、その主旨を逸脱しない範囲内において種々変形して実施可能であることは勿論である。
【００９１】
なお、上述の本願の開示する技術の一実施形態に関し、さらに以下の付記を開示する。
【００９２】
（付記１）
基板と、
前記基板に搭載されたセラミックコンデンサ及び電源回路と、
を備え、
前記セラミックコンデンサは、
電極を有するコンデンサ本体と、
前記コンデンサ本体に形成され、前記電極とは非接続である配線パターンと、
を有し、
前記電源回路は、前記配線パターンが断線した場合に前記セラミックコンデンサへの電力供給を停止する保護回路を有する、
電子回路。
（付記２）
前記コンデンサ本体は、複数の誘電体層を有し、
前記電極は、前記複数の誘電体層の間に介挿された複数の内部電極と、前記複数の内部電極に接続された一対の外部電極とを含み、
前記配線パターンは、前記複数の誘電体層のうち少なくともいずれかの誘電体層に形成され、前記内部電極及び前記外部電極と非接続である、
付記１に記載の電子回路。
（付記３）
前記配線パターンは、前記複数の誘電体層のうち最下層の誘電体層及び最上層の誘電体層の少なくとも一方の誘電体層に形成されている、
付記２に記載の電子回路。
（付記４）
前記コンデンサ本体は、複数の誘電体層を有し、
前記配線パターンは、
前記複数の誘電体層のうち第一誘電体層に形成された第一配線パターンと、
前記複数の誘電体層のうち第二誘電体層に形成された第二配線パターンと、
を有する、
付記１〜付記３のいずれか一項に記載の電子回路。
（付記５）
前記第一配線パターンは、前記第二配線パターンと異なる形状を有する、
付記４に記載の電子回路。
（付記６）
前記第一配線パターン及び前記第二配線パターンは、蛇行形状に形成されており、
前記第一配線パターンの蛇行方向は、前記第二配線パターンの蛇行方向と異なる、
付記４又は付記５に記載の電子回路。
（付記７）
前記セラミックコンデンサは、前記コンデンサ本体の側面に形成され、前記第一配線パターンと前記第二配線パターンとを接続する接続部を有する、
付記４〜付記６のいずれか一項に記載の電子回路。
（付記８）
前記配線パターンは、蛇行形状に形成されている、
付記１〜付記７のいずれか一項に記載の電子回路。
（付記９）
前記配線パターンは、渦巻形状に形成されている、
付記１〜付記７のいずれか一項に記載の電子回路。
（付記１０）
前記配線パターンは、前記配線パターンの温度が定格を超えた場合に断線される材料で形成された異常温度検出パターンを有する、
付記１〜付記９のいずれか一項に記載の電子回路。
（付記１１）
前記配線パターンは、前記配線パターンに定格を超える荷重が加えられた場合に断線される材料で形成されたクラック検出パターンを有する、
付記１〜付記１０のいずれか一項に記載の電子回路。
（付記１２）
前記セラミックコンデンサは、前記配線パターンと直列に接続された一対の端子部を有する、
付記１〜付記１１のいずれか一項に記載の電子回路。
（付記１３）
複数の前記セラミックコンデンサを備え、
複数の前記セラミックコンデンサの前記配線パターンは、直列に接続され、
前記基板には、複数の前記配線パターンの両端部間におけるインピーダンスが規定値を超えた場合に断線検知信号を出力する断線検知回路が搭載され、
前記保護回路は、前記断線検知信号を検出した場合に前記セラミックコンデンサへの電力供給を停止する、
付記１〜付記１２のいずれか一項に記載の電子回路。
（付記１４）
複数の前記セラミックコンデンサを備え、
複数の前記セラミックコンデンサの前記配線パターンは、前記保護回路としての直列接続回路を介して前記電源回路と電源スイッチとの間に直列に接続されている、
付記１〜付記１２のいずれか一項に記載の電子回路。
（付記１５）
複数の前記セラミックコンデンサを備え、
複数の前記セラミックコンデンサの前記配線パターンは、直列に接続され、
複数の前記配線パターンの第一端部は、グラウンド部に接続され、
複数の前記配線パターンの第二端部は、抵抗器を介して電源部に接続されている、
付記１〜付記１２のいずれか一項に記載の電子回路。
（付記１６）
電極を有するコンデンサ本体と、
前記コンデンサ本体に形成され、前記電極とは非接続である配線パターンと、
を有するセラミックコンデンサ。
【符号の説明】
【００９３】
１０  電子回路
１２  基板
１６  セラミックコンデンサ
１８  電源回路
２０  断線検知回路
２２  保護回路
３２  誘電体層
３４  電極
３６  コンデンサ本体
３８Ａ、３８Ｂ  内部電極
４０Ａ、４０Ｂ  外部電極
４２  配線パターン
４３Ａ  第一配線パターン
４３Ｂ  第二配線パターン
４４  異常温度検出パターン
４６  クラック検出パターン
４８Ａ、４８Ｂ  端子部
５０Ａ、５０Ｂ  接続部
６２  電源スイッチ
６６  グラウンド部
６８  抵抗器
７０  電源部
【図１】
2020191407.tif 000003
【図２】
2020191407.tif 000004
【図３】
2020191407.tif 000005
【図４】
2020191407.tif 000006
【図５】
2020191407.tif 000007
【図６】
2020191407.tif 000008
【図７】
2020191407.tif 000009
【図８】
2020191407.tif 000010
【図９】
2020191407.tif 000011
【図１０】
2020191407.tif 000012
【図１１】
2020191407.tif 000013
【図１２】
2020191407.tif 000014
【図１３】
2020191407.tif 000015
【図１４】
2020191407.tif 000016
【図１５】
2020191407.tif 000017
【図１６】
2020191407.tif 000018
【図１７】
2020191407.tif 000019
【図１８】
2020191407.tif 000020