(57)【要約】【課題】上限値及び下限値のいずれか一方の制限値により制限される変動範囲で信号値が変動する第１区間と第１区間以外の区間である第２区間と、が繰り返し現れる波形を有する入力信号を増幅する際の、増幅された信号波形の再現性を向上する。【解決手段】増幅回路１は、入力信号の直流成分の信号強度と、第１区間Ｔ１の信号値の変動範囲の上記の制限値（ＶL，ＶU）との差が減少するように、第２区間Ｔ２の信号値を変更する波形変形部１０と、波形変形部１０により変形された入力信号の直流成分を除去する直流成分除去部Ｃ１と、直流成分が除去された入力信号を増幅する増幅部２０とを備える。【選択図】図４
2010252263.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも上限値及び下限値のいずれか一方の制限値により制限される変動範囲内で信号値が変動する第１区間と、該第１区間以外の区間である第２区間と、が繰り返し現れる波形を有する入力信号を増幅する増幅回路であって、
前記入力信号の直流成分の信号強度と、前記第１区間の信号値の変動範囲の前記制限値との差が減少するように、前記第２区間の信号値を変更する波形変形部と、
前記波形変形部により変形された前記入力信号の直流成分を除去する直流成分除去部と、
直流成分が除去された前記入力信号を増幅する増幅部と、
を備える増幅回路。
【請求項２】
前記波形変形部による前記第２区間の信号値の変更は、前記第１区間の信号値を変更することによって前記第１区間の信号値に対する前記第２区間の相対的な信号値を変更することを含む請求項１に記載の増幅回路。
【請求項３】
前記波形変形部は、
所定の区間において、前記第１区間の信号値と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第１の積分部と、
前記第２区間が前記所定の区間に占める区間長を検出する区間長検出部と、
第１の積分部により算出された積分値と前記区間長とに応じて、前記第２区間の信号値の信号強度を調整する信号強度調整部と、
を備える請求項１又は２に記載の増幅回路。
【請求項４】
前記波形変形部は、
所定の区間において、前記第１区間の信号値と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第１の積分部と、
前記所定の区間における、前記第２区間の信号値と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第２の積分部と、
前記第１及び第２の積分部により算出された積分値間の差が減少するように、前記第２区間の信号値の信号強度を調整する、信号強度調整部と、
を備える請求項１又は２に記載の増幅回路。
【請求項５】
前記第２区間における前記入力信号の信号値は、前記第１の区間の信号値の変動範囲の前記制限値と同じ値を有し、
前記波形変形部は、
所定の区間において、前記入力信号と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第１の積分部と、
前記第２区間が前記所定の区間に占める区間長を検出する区間長検出部と、
第１の積分部により算出された積分値と前記区間長とに応じて、前記第２区間の信号値の信号強度を調整する信号強度調整部と、
を備える請求項１又は２に記載の増幅回路。
【請求項６】
前記第２区間における前記入力信号の信号値は、前記第１の区間の信号値の変動範囲の前記制限値と同じ値を有し、
前記波形変形部は、
所定の区間において、前記入力信号と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第１の積分部と、
前記所定の区間における、前記第２区間の信号値と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第２の積分部と、
前記第１及び第２の積分部により算出された積分値間の差が減少するように、前記第２区間の信号値の信号強度を調整する、信号強度調整部と、
を備える請求項１又は２に記載の増幅回路。
【請求項７】
前記波形変形部により変更された前記第２区間の信号値の変化を平滑化する平滑化部を備える請求項１〜６のいずれか一項に記載の増幅回路。
【請求項８】
請求項１〜７のいずれか一項に記載の増幅回路と、
交流信号を増幅する増幅器と、
前記交流信号の包絡線信号を生成し、前記入力信号として前記増幅回路へ入力する包絡線信号生成部と、
前記増幅回路から出力される前記増幅信号に応じて前記増幅器への電源電圧を調整する電源電圧調整部と、
を備える増幅回路。
【請求項９】
少なくとも上限値及び下限値のいずれか一方の制限値により制限される変動範囲内で信号値が変動する第１区間と、該第１区間以外の区間である第２区間と、が繰り返し現れる波形を有する入力信号の増幅方法であって、
前記入力信号の直流成分の信号強度と、前記第１区間の信号値の変動範囲の前記制限値との差が減少するように、前記第２区間の信号値を変更し、
前記第２区間の信号値を変更された前記入力信号の直流成分を除去し、
直流成分が除去された前記入力信号を第１の増幅器によって増幅する、増幅方法。
【請求項１０】
請求項９に記載の増幅方法によって、第２の増幅器へ入力される交流信号の包絡線信号を前記第１の増幅器により増幅し、
前記第１の増幅器から出力される前記増幅信号に応じて前記第２の増幅器への電源電圧を調整する、電源電圧調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を増幅する増幅回路に関し、例えばＢ級動作クラスのバイアス方法を採用する増幅回路に関する。
【背景技術】
【０００２】
図１は、増幅回路の構成例の説明図である。増幅回路は、信号源１００から入力される信号を増幅するためのｎチャンネル電界効果トランジスタ（ＦＥＴ）１０１を備えている。信号源１００から入力された入力信号は、抵抗Ｒ１０を通った後にキャパシタＣ１０により直流成分を除去される。直流成分を除去された入力信号にはゲートバイアス電圧が加えられ、その後にＦＥＴ１０１のゲート端子に印加される。ゲートバイアス電圧は、抵抗Ｒ１１を介して接続された所定の電圧Ｖgを与える電源線により与えられ、この電源線はキャパシタＣ１１を介して接地されている。
【０００３】
ＦＥＴ１０１のドレイン端子は、インダクタＬ１０を介して、電圧Ｖdを与える電源線へ接続される。また、この電源線はキャパシタＣ１２を介して接地されている。ＦＥＴ１０１により入力信号を増幅して得られる増幅信号がドレイン端子から出力され、直流成分除去用のキャパシタＣ１３を経由して負荷１０２に印加される。
【０００４】
ＦＥＴ１０１のゲート電圧のバイアス方法には、ゲートにかける電圧の大きさによって、Ｂ級動作クラスやＣ級動作クラスなどの省電力を目的とする動作クラスがある。さらにバイアス方法には、消費電力は、上記二者より大きくなるが、ピンチオフ電圧付近に生じる信号の波形歪みを避けるため、入力信号がない期間にもバイアス電流を流すＡＢ級動作クラスがある。
【０００５】
なお、クロスオーバ歪のない増幅器が提案されている。この増幅器は、クラスＡＢ増幅器の低歪特性とクラスＢ増幅器の低消費電力特性を兼ね備えている。この増幅器は、無信号または低信号状態における雑音低減のために信号伸張特性を有している。
【０００６】
また、低歪で小型化が可能な高周波用の電力増幅器が提案されている。この電力増幅器は、バイポーラトランジスタが、複数の周波数成分を含む入力信号を増幅し、このトランジスタが発生する入力信号の差周波信号を、差周波信号検出手段を構成するコレクタチョークインダクタで検出する。そして、バイアス制御回路が、検出された差周波信号のレベルに応じて、ベース電圧源を制御して、トランジスタのバイアス点を変化させる。このため、トランジスタから歪が発生するような大振幅強度の信号を増幅する場合は、線形性の良いＡ級動作させて歪を抑制し、トランジスタから歪が発生しないような小振幅強度の信号を増幅する場合は、電力効率の良いＢ級に近い動作をさせる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−２１７３０号公報
【特許文献２】特開２００２−４３８５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図２は、入力信号の第１例の波形の説明図である。入力信号の波形には、増幅する対象となる波形が存在する第１区間Ｔ１とそれ以外の区間である第２区間Ｔ２とが繰り返し現れる。第１区間Ｔ１において信号値は、下限値ＶLにより制限される範囲内において変動する。例えば、図２において図示された入力信号の例は、半波波形に類似した波形を有しており、第２区間Ｔ２では、信号値はほぼ下限値ＶLを維持したまま信号は変化しない。
【０００９】
上記の特徴を持つ波形を増幅する場合には、第２区間Ｔ２には増幅すべき信号波形がなく、下限値ＶLのより小さい範囲の波形を増幅しなくて済む。したがって、Ｂ級増幅器を使用することによって増幅器の電力消費の効率を向上できる。
【００１０】
次に図３を参照しながら、図２を参照して上述した特徴をもつ波形を、Ｂ級動作を行う図１の増幅回路により増幅するときの出力波形の形状を説明する。一点鎖線は、上述の特徴を有する入力信号の波形を示す。点線は、入力信号のＤＣレベルを示す。実線はＦＥＴ１０１のドレイン端子からの出力信号の波形を示す。
【００１１】
直流成分除去用のキャパシタＣ１０を通過した入力信号にゲートバイアス電圧が加えられると、点線で示した入力信号のＤＣレベルがゲートバイアス電圧と等しくなる。増幅回路がＢ級増幅回路として使用される場合には、ゲートバイアス電圧がピンチオフ電圧付近に設定されるため、ゲートバイアス電圧より電圧レベルが低い部分の波形は増幅されない。
【００１２】
図２を参照して説明した上述の特徴を有する信号をＢ級増幅回路に入力すると、入力信号のＤＣレベルが下限値ＶLよりも大きくなる場合がある。例えば、図２に図示した波形の場合、第２区間Ｔ２において信号値がほぼ下限値ＶLのまま変わらないので、入力信号のＤＣレベルが下限値ＶLよりも大きくなる。このため、入力信号の直流成分を除去してからＢ級増幅器へ入力すると、出力波形の形状が、入力波形をＤＣレベルでスライスしたような形状になってしまう。ＦＥＴ１０１の代わりにバイポーラトランジスタを使用する場合においても、出力波形は、カットオフ電圧で入力波形をスライスした形状となる。
【００１３】
また、上述した信号伸張特性を持つ増幅器は全波プッシュプル増幅器である。全波増幅器の場合には、全波波形信号の電圧振幅の中心をバイアス点として設定することができる。しかし、図２に示す第２区間Ｔ２が現れる波形の信号を増幅する際には、全波増幅器と同様の手法でバイアス点を決定することができない。このため、上述した信号伸張特性を有する増幅器で、図２に示すような波形の信号を取り扱うには問題がある。
【００１４】
開示の装置及び方法は、入力信号を増幅回路にて増幅した際の信号波形の再現性を向上することを目的とする。
【課題を解決するための手段】
【００１５】
実施例の一形態によれば、少なくとも上限値及び下限値のいずれか一方の制限値により制限される変動範囲内で信号値が変動する第１区間と、第１区間以外の区間である第２区間と、が繰り返し現れる波形を有する入力信号を増幅する増幅回路が与えられる。この増幅回路は、入力信号の直流成分の信号強度と、第１区間の信号値の変動範囲の上記の制限値との差が減少するように、第２区間の信号値を変更する波形変形部と、波形変形部により変形された入力信号の直流成分を除去する直流成分除去部と、直流成分が除去された入力信号を増幅する増幅部と、を備える。
【発明の効果】
【００１６】
上記実施例によれば、入力信号を増幅回路にて増幅した際の信号波形の再現性が向上される。
【図面の簡単な説明】
【００１７】
【図１】増幅回路の構成例の説明図である。
【図２】入力信号の第１例の波形の説明図である。
【図３】図２に示す波形をＢ級増幅回路で増幅したときの出力波形の形状の説明図である。
【図４】開示の増幅回路の構成例の説明図である。
【図５】増幅部の第１構成例の説明図である。
【図６】（Ａ）〜（Ｃ）は波形変形部の第１構成例〜第３構成例の説明図である。
【図７】積分部による積分値の算出方法の説明図である。
【図８】区間長検出部の動作を説明する説明図である。
【図９】変形後の入力信号の波形の説明図（その１）である。
【図１０】開示の信号増幅方法の処理の第１例の説明図である。
【図１１】（Ａ）及び（Ｂ）は変形後の入力信号の波形の他の例の説明図である。
【図１２】（Ａ）〜（Ｃ）は波形変形部の第４構成例〜第６構成例の説明図である。
【図１３】第２積分部による積分値の算出方法の説明図である。
【図１４】開示の信号増幅方法の処理の第２例の説明図である。
【図１５】（Ａ）及び（Ｂ）は、入力信号のデューティ比の変化に伴う信号強度Ｖtの変化の説明図である。
【図１６】変形後の入力信号の波形の説明図（その２）である。
【図１７】（Ａ）は入力信号の波形の説明図であり、（Ｂ）は（Ａ）は入力信号の直流成分を除去した後の入力信号の波形の説明図であり、（Ｃ）は信号強度Ｖtの説明図である。
【図１８】増幅部の第２構成例の説明図である。
【図１９】入力信号の第２例の波形の説明図である。
【図２０】増幅部の第３構成例の説明図である。
【図２１】（Ａ）〜（Ｃ）は波形変形部の出力信号の例の説明図である。
【図２２】開示の交流信号増幅回路の構成例の説明図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して実施例を説明する。図４は、開示の増幅回路の構成例の説明図である。参照符号１は増幅回路を示し、参照符号２は負荷を示し、参照符号１０は波形変形部を示し、参照符号１１はデジタルアナログ変換器（ＤＡＣ）を示す。参照符号１３は増幅部を示す。参照符号１４は、増幅回路１へ入力信号を印加する入力線を示し、参照符号１５は、入力信号を増幅した増幅信号を増幅回路１から負荷２へ出力する出力線を示す。
【００１９】
増幅回路１は、デジタル形式の入力信号をアナログ信号に変換してから、所定の電圧利得Ａで入力信号を増幅し、入力信号を増幅した増幅信号を負荷２へ印加する。増幅回路１には、図２を参照して上述した特徴を有する信号が入力され、このような入力信号を増幅するために増幅回路１は使用される。
【００２０】
増幅回路１は、波形変形部１０と、ＤＡＣ１１と、増幅部１３とを備える。波形変形部１０は、入力信号の波形のうち、図２を参照して説明した第２区間Ｔ２の部分の信号値を変更することによって入力信号の波形を変更する。波形変形部１０による波形の変形処理の内容は後述する。波形変形部１０は、波形が変形された入力信号をＤＡＣ１１へ入力する。ＤＡＣ１１は、入力信号をアナログ信号に変換して増幅部１３へ入力する。
【００２１】
増幅部１３は、入力信号を増幅した後、増幅によって得られる増幅信号を負荷２へ印加する。図５は、増幅部１３の第１構成例の説明図である。参照符号２０はｎチャンネルＦＥＴであるＦＥＴを示し、参照符号Ｒ１は抵抗を示し、参照符号Ｃ１〜Ｃ４はキャパシタを示し、参照符号Ｌ１はインダクタを示す。
【００２２】
増幅部１３は、増幅素子として使用されるＦＥＴ２０のソース接地回路を備える。直流成分除去用キャパシタＣ１を経由した後のＤＡＣ１１の出力信号には、ゲートバイアス電圧が加えられ、その後にＦＥＴ２０のゲート端子に印加される。ゲートバイアス電圧は、抵抗Ｒ１を介して接続された所定の電圧Ｖgを与える電源線により与えられ、この電源線はキャパシタＣ２を介して接地されている。
【００２３】
ＦＥＴ２０のドレイン端子は、インダクタＬ１を介して電圧Ｖdを与える電源線へ接続される。また、この電源線はキャパシタＣ３を介して接地される。ＦＥＴ２０のドレイン端子は、直流成分除去用のキャパシタＣ４を介して負荷２に接続されており、ＦＥＴ２０は、ＤＡＣ１１から入力した入力信号を増幅し、この増幅によって得られた増幅信号を負荷２へ出力する。
【００２４】
図６の（Ａ）〜図６の（Ｃ）は波形変形部１０の第１構成例〜第３構成例の説明図である。参照符号３０は積分部を示し、参照符号３１は区間長検出部を示し、参照符号３２は信号強度調整部を示し、参照符号３３は波形生成部を示し、参照符号３４〜３６は平滑部を示す。
【００２５】
波形変形部１０の構成要素３０〜３６の一部又は全部は、専用のハードウエア回路によって実現されてよい。波形変形部１０は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、構成要素３０〜３６の一部又は全部の処理が実行されてもよい。波形変形部１０は、ＦＰＧＡなどのプログラム可能なＬＳＩを備えてもよい。ＦＰＧＡがコンフィギュレーションされることによって、ＦＰＧＡが構成要素３０〜３６の一部又は全部の処理を実行してもよい。
【００２６】
図６の（Ａ）の構成では、波形変形部１０は、積分部３０と、区間長検出部３１と、信号強度調整部３２と、波形生成部３３とを備える。積分部３０は、第１区間Ｔ１の信号値と、下限値ＶLとの間の電位差の積分値Ｓpを算出する。図７は、積分部３０による積分値Ｓpの算出方法の説明図である。積分部３０は、入力信号の電圧を測定する測定時間を所定の積分期間Ｔs毎に分割する。積分部３０は、次の式（１）のように、各積分期間Ｔsにおいて、第１区間Ｔ１における入力電圧Ｖinと下限値ＶLとの差分（Ｖin−ＶL）の積分値Ｓpを算出する。
【００２７】
【数１】
2010252263.tif 000003
【００２８】
式（１）において、ΔＴは入力信号のサンプリング周期である。なお、図２の波形の例のように、第２区間Ｔ２で、入力信号の信号値はほぼ下限値ＶLを維持したまま信号は変化しない場合には、積分部３０は、積分期間Ｔsの全期間における入力電圧Ｖinと下限値ＶLとの差分（Ｖin−ＶL）の積分値Ｓpを算出してもよい。
【００２９】
区間長検出部３１は、各積分期間Ｔsにおける第２区間Ｔ２の区間長の合計Ｌを算出する。図８は、区間長検出部３１の動作を説明する説明図である。ある積分期間にｍ個の第２区間Ｔ２が存在し、それぞれの第２区間Ｔ２の区間長がＬ１、Ｌ２…Ｌｍであるとき、区間長検出部３１は、これらの区間長の合計Ｌ＝（Ｌ１＋Ｌ２＋…＋Ｌｍ）を算出する。
【００３０】
信号強度調整部３２は、次の式（２）により与えられる信号強度Ｖt（ｔ）を所定の周期毎に決定する。時刻ｔは、信号強度調整部３２が信号強度Ｖt（ｔ）を決定する決定タイミングである。Ｖt（ｔ）は、ある決定タイミングｔにおいて信号強度調整部３２により決定される信号強度を示す。
【００３１】
Ｖt（ｔ）＝Ｓp／Ｌ      （２）
【００３２】
波形生成部３３は、信号強度調整部３２により決定された信号強度Ｖt（ｔ）を入力する。波形生成部３３は、第２区間Ｔ２における信号値が（ＶL−Ｖt（ｔ））となるように、第２区間Ｔ２における入力信号の波形を生成する。波形生成部３３によって、第２区間Ｔ２における波形が生成されることにより、入力信号の波形は図９に示すように変形される。
【００３３】
図９において、一点鎖線は入力信号の波形を示し、二点鎖線は波形生成部３３によって第２区間Ｔ２における波形が生成された、変形後の入力信号の波形を示す。点線は入力信号のＤＣレベルを示し、実線は変形後の入力信号のＤＣレベルを示す。図９に示す通り、波形生成部３３によって第２区間Ｔ２における波形が生成されることにより、第２区間Ｔ２には、下限値ＶLを基準とした振幅Ｖt（ｔ）の矩形波が挿入される。
【００３４】
上記の式（２）から明らかな通り、第１区間Ｔ１における入力電圧Ｖinと下限値ＶLとの差分（Ｖin−ＶL）の積分値Ｓpと、第２区間Ｔ２における入力電圧Ｖinと下限値ＶLとの差分（ＶL−Ｖin）すなわちＶt（ｔ）の積分値は等しい。したがって、変形後の入力信号のＤＣレベルは、下限値ＶLと等しくなる。
【００３５】
このため、変形後の入力信号を図５の増幅部１３へ入力し、直流成分をキャパシタＣ１で除去した後に変形後の入力信号にゲートバイアス電圧を加えると、実線で示したＤＣレベルがゲートバイアス電圧と等しくなる。増幅部１３から出力される出力波形は、二点鎖線で示した変形後の入力信号の波形を、実線で示したＤＣレベル、すなわち第１区間における信号値の変動範囲の下限値ＶLでスライスした形状となる。
【００３６】
このため、第１区間の波形は、ゲートバイアス電圧によりスライスされずに増幅部１３で増幅される。このように、本実施例によれば入力信号の第１区間の波形をスライスせずに増幅することができ、増幅部１３で増幅した信号の波形の再現性を向上することができる。なお、波形生成部３３は、第２区間Ｔ２における入力信号の波形を生成するのに代えて及び／又はこれに加えて、第１区間Ｔ１における入力信号の波形を第１区間Ｔ１に亘って一律にΔＶだけ変更させることによって、変更した後の第１区間Ｔ１の信号値の下限値（ＶL＋ΔＶ）と、第２区間Ｔ２の信号値との差が、Ｖt（ｔ）となるように入力信号の波形を変更してもよい。例えば、波形生成部３３は、第１区間Ｔ１における入力信号の波形を第１区間Ｔ１に亘って一律にＶt（ｔ）だけ増加させる処理を行ってもよい。このように、波形生成部３３による第２区間Ｔ２の信号値の変更は、第１区間Ｔ１の信号値を変更することによって第１区間Ｔ１の信号値に対する第２区間Ｔ２の相対的な信号値を変更するものであってもよい。
【００３７】
図６の（Ｂ）の構成では、波形変形部１０は、積分部３０と、区間長検出部３１と、信号強度調整部３２と、波形生成部３３と、平滑部３４を備える。平滑部３４は、信号強度調整部３２により決定される信号強度Ｖt（ｔ）の変化を平滑化する。平滑部３４は、信号強度Ｖt（ｔ）の変化を平滑化した後の値である信号強度Ｖtf（ｔ）を出力する。波形生成部３３は、第２区間Ｔ２における信号値が（ＶL−Ｖtf（ｔ））となるように、第２区間Ｔ２における入力信号の波形を生成する。
【００３８】
平滑部３４は、信号強度Ｖt（ｔ）の移動平均値を信号強度Ｖtf（ｔ）として算出することで、信号強度Ｖt（ｔ）の変化を平滑化してよい。例えば、平滑部３４は、過去ｎ回決定された信号強度Ｖt（ｔ）をＶt（ｉ）として記憶し（ｉは１〜ｎの整数）、次の式（３）に従って、平滑化された信号強度Ｖtf（ｔ）を算出するアキュームレータであってもよい。
【００３９】
Ｖtf（ｔ）＝（Ｖt（１）＋Ｖt（２）＋…＋Ｖt（ｎ））／ｎ      （３）
【００４０】
図６の（Ｃ）の構成では、波形変形部１０は、積分部３０と、区間長検出部３１と、信号強度調整部３２と、波形生成部３３と、平滑部３５及び３６を備える。平滑部３５は、積分部３０が算出した積分値Ｓpの変化を平滑化する。平滑部３５は、積分値Ｓpの変化を平滑化した後の値である積分値Ｓpfを出力する。
【００４１】
平滑部３６は、区間長検出部３１が算出した区間長の合計Ｌを平滑化する。平滑部３６は、区間長の合計Ｌの変化を平滑化した後の値である区間長の合計Ｌfを出力する。信号強度調整部３２は、次の式（４）により与えられる信号強度Ｖt（ｔ）を所定の周期毎に決定する。積分値Ｓpの変化や区間長の合計Ｌの変化を平滑化した場合も、信号強度調整部３２により決定される信号強度Ｖt（ｔ）の変化が平滑化される。
【００４２】
Ｖt（ｔ）＝Ｓpf／Ｌf      （４）
【００４３】
平滑部３５は、積分値Ｓpの移動平均値を積分値Ｓpfとして算出することで、積分値Ｓpの変化を平滑化してよい。例えば、平滑部３５は、過去ｎ回算出された積分値ＳpをＳp（ｉ）として記憶し（ｉは１〜ｎの整数）、次の式（５）に従って、平滑化された積分値Ｓpfを算出するアキュームレータであってもよい。
【００４４】
Ｓpf＝（Ｓp（１）＋Ｓp（２）＋…＋Ｓp（ｎ））／ｎ      （５）
【００４５】
平滑部３６は、区間長の合計Ｌの移動平均値を区間長の合計Ｌfとして算出することで、区間長の合計Ｌの変化を平滑化してよい。例えば、平滑部３５は、過去ｎ回算出された区間長の合計ＬをＬ（ｉ）として記憶し（ｉは１〜ｎの整数）、次の式（６）に従って、平滑化された区間長の合計Ｌfを算出するアキュームレータであってもよい。
【００４６】
Ｌf＝（Ｌ（１）＋Ｌ（２）＋…＋Ｌ（ｎ））／ｎ      （６）
【００４７】
図１０は、開示の信号増幅方法の処理の第１例の説明図である。なお、別な実施の態様においては、下記のオペレーションＡＡ〜オペレーションＡＦの各オペレーションはステップであってもよい。
【００４８】
オペレーションＡＡにおいて、入力信号が増幅回路１に入力される。この入力信号は、波形変形部１０の積分部３０と区間長検出部３１と、波形生成部３３に入力される。
【００４９】
オペレーションＡＢにおいて積分部３０は、上述の通り、積分期間Ｔsにおける積分値Ｓpを算出する。また区間長検出部３１は、積分期間Ｔs内の第２区間Ｔ２の区間長の合計Ｌを算出する。積分値Ｓpの変化及び区間長の合計Ｌの変化は、それぞれ平滑部３５及び３６によって平滑化されてよい。
【００５０】
オペレーションＡＣにおいて信号強度調整部３２は、上述の通り、信号強度Ｖt（ｔ）を決定する。信号強度Ｖt（ｔ）の変化は、平滑部３４によって平滑化されてよい。
【００５１】
オペレーションＡＤにおいて波形生成部３３は、上述の通り、第２区間Ｔ２における入力信号の波形を生成する。波形生成部３３によって第２区間Ｔ２における波形が生成されることにより、入力信号の波形は変形される。変形された入力信号は増幅部１３へ入力される。
【００５２】
オペレーションＡＥにおいて増幅部１３の直流成分除去用キャパシタＣ１は、変形された入力信号の直流成分を除去する。直流成分を除去された入力信号にはゲートバイアス電圧が加えられる。
【００５３】
オペレーションＡＦにおいてＦＦＴ２０は、直流成分を除去され、ゲートバイアス電圧が加えられた入力信号を増幅する。ゲートバイアス電圧が加えられた入力信号のＤＣレベルは、第１区間における信号値の変動範囲の下限値ＶLと等しいため、入力信号の第１区間Ｔ１の波形はスライスされずにＦＦＴ２０によって増幅される。
【００５４】
上記実施例では、図９に示すように、波形生成部３３は、第２区間Ｔ２に振幅Ｖt（ｔ）の矩形波形を挿入することによって入力信号の波形を変形した。しかし、第２区間Ｔ２に挿入される信号は、変形後の入力信号のＤＣレベルと、第１区間Ｔ１における信号値の変動範囲の下限値ＶLと、の差を低減させるものであればいかなる波形でもよい。
【００５５】
図１１の（Ａ）及び図１１の（Ｂ）は変形後の入力信号の波形の他の例の説明図である。図１１の（Ａ）の例では、波形生成部３３は、三角波を第２区間Ｔ２に挿入する。図１１の（Ｂ）の例では、波形生成部３３は、正弦波を第２区間Ｔ２に挿入する。信号強度調整部３２は、波形生成部３３がこれらの波形を第２区間Ｔ２に挿入する場合にそれぞれ適した信号強度Ｖt（ｔ）を算出する。以下のいずれの実施例においても同様である。
【００５６】
図１２の（Ａ）〜図１２の（Ｃ）は波形変形部１０の第４構成例〜第６構成例の説明図である。参照符号４０は第１積分部を示し、参照符号４１は第２積分部を示し、参照符号４２は差分算出部を示し、参照符号４３は変更量算出部を示し、参照符号４４及び４５は平滑部を示す。
【００５７】
波形変形部１０の構成要素３２、３３及び４０〜４５の一部又は全部は、専用のハードウエア回路によって実現されてよい。波形変形部１０は、プロセッサとその動作プログラムを記憶する記憶素子を備えてもよい。プロセッサが動作プログラムを実行することにより、構成要素３２、３３及び４０〜４５の一部又は全部の処理が実行されてもよい。波形変形部１０は、ＦＰＧＡなどのプログラム可能なＬＳＩを備えてもよい。ＦＰＧＡがコンフィギュレーションされることによって、ＦＰＧＡが構成要素３２、３３及び４０〜４５の一部又は全部の処理を実行してもよい。
【００５８】
図１２の（Ａ）の構成では、波形変形部１０は、第１積分部４０と、第２積分部４１と、差分算出部４２と、変更量算出部４３と、信号強度調整部３２と、波形生成部３３を備える。
【００５９】
波形生成部３３は、上述した図６の（Ａ）における波形生成部３３と同様に、信号強度調整部３２により決定された信号強度Ｖt（ｔ）に応じて、第２区間Ｔ２における入力信号の波形を生成する。波形生成部３３によって、第２区間Ｔ２における波形が生成されることにより、入力信号の波形が変形される。
【００６０】
第１積分部４０は、上述した図６の（Ａ）における積分部３０と同様にして、第１区間Ｔ１の信号値と、下限値ＶLとの間の電位差の積分値Ｓpを算出する。第２区間Ｔ２で、入力信号の信号値はほぼ下限値ＶLを維持したまま信号は変化しない場合には、第１積分部４０は、積分期間Ｔsの全期間における入力電圧Ｖinと下限値ＶLとの差分（Ｖin−ＶL）の積分値Ｓpを算出してもよい。
【００６１】
第２積分部４１は、入力信号と、信号強度調整部３２が決定した信号強度Ｖt（ｔ）を入力する。第２積分部４１は、信号強度調整部３２が前回決定した信号強度Ｖt（ｔ−１）に基づき波形生成部３３により生成される第２区間Ｔ２の波形の信号値と、第１区間Ｔ１の信号値の下限値ＶLとの間の電位差の積分値Ｓnを算出する。図１３は、第２積分部４１による積分値の算出方法の説明図である。
【００６２】
第２積分部４１は、次の式（７）のように、各積分期間Ｔsにおいて、第２区間Ｔ２における入力電圧Ｖt（ｔ−１）と下限値ＶLとの差分（ＶL−Ｖt（ｔ−１））の積分値Ｓnを算出する。
【００６３】
【数２】
2010252263.tif 000004
【００６４】
差分算出部４２は、第１積分部４０が算出した積分値Ｓpと第２積分部４１が算出した積分値Ｓnの差分ΔＳ＝（Ｓp−Ｓn）を算出する。
【００６５】
変更量算出部４３は、差分ΔＳに応じて信号強度Ｖt（ｔ）の変更量である信号強度変更量ΔＶtを算出する。変更量算出部４３は、次の式（８）に示すように差分ΔＳを信号強度変更量ΔＶtとしてよい。
【００６６】
ΔＶt＝（Ｓp−Ｓn）      （８）
【００６７】
信号強度調整部３２は、次の式（９）に示すように、１つ前の決定タイミング（ｔ−１）における信号強度Ｖt（ｔ−１）に信号強度変更量ΔＶtを加えることによって、信号強度Ｖt（ｔ）を変更する。
【００６８】
Ｖt（ｔ）＝Ｖt（ｔ−１）＋ΔＶt      （９）
【００６９】
上記の信号強度Ｖt（ｔ）の変更方法によれば、第１区間Ｔ１の信号値と下限値ＶLとの差分の積分値Ｓpが、第２区間Ｔ２の信号値と下限値ＶLとの差分の積分値Ｓnよりも大きいとき（Ｓp＞Ｓn）、信号強度調整部３２は、Ｖt（ｔ）を増加させる。Ｓp＞Ｓnのときは、第２区間Ｔ２の信号の振幅Ｖt（ｔ）が過小なために、波形変更後の入力信号のＤＣレベルが下限値ＶLより大きい状態にある。したがって、信号強度調整部３２がＶt（ｔ）を増加させることにより、波形変更後の入力信号のＤＣレベルが下限値ＶLに近づくことになる。
【００７０】
一方でＳp＜Ｓnのときは、信号強度調整部３２は、Ｖt（ｔ）を減少させる。Ｓp＜Ｓnのときは、第２区間Ｔ２の信号の振幅Ｖt（ｔ）が過大なために、波形変更後の入力信号のＤＣレベルが下限値ＶLより小さい状態にある。したがって、信号強度調整部３２がＶt（ｔ）を減少させることにより、波形変更後の入力信号のＤＣレベルが下限値ＶLに近づくことになる。
【００７１】
図１２の（Ｂ）の構成では、波形変形部１０は、第１積分部４０と、第２積分部４１と、差分算出部４２と、変更量算出部４３と、信号強度調整部３２と、波形生成部３３と、平滑部４４を備える。平滑部４４は、図６の（Ｂ）の平滑部３４と同様に、信号強度Ｖt（ｔ）の変化を平滑化した後の値である信号強度Ｖtf（ｔ）を出力する。波形生成部３３は、第２区間Ｔ２における信号値が（ＶL−Ｖtf（ｔ））となるように、第２区間Ｔ２における入力信号の波形を生成する。また、第２積分部４１は、平滑化された信号強度Ｖtf（ｔ−１）に基づき波形生成部３３により生成される第２区間Ｔ２の波形の信号値と、第１区間Ｔ１の信号値の下限値ＶLとの間の電位差の積分値Ｓnを算出する。
【００７２】
図１２の（Ｃ）の構成では、波形変形部１０は、第１積分部４０と、第２積分部４１と、差分算出部４２と、変更量算出部４３と、信号強度調整部３２と、波形生成部３３と、平滑部４５を備える。平滑部４５は、差分算出部４２が算出した差分ΔＳの変化を平滑化する。平滑部４５は、差分ΔＳの変化を平滑化した後の値である差分ΔＳfを出力する。変更量算出部４３は、差分ΔＳfに応じて信号強度Ｖt（ｔ）の変更量である信号強度変更量ΔＶtを算出する。変更量算出部４３は、差分ΔＳfを信号強度変更量ΔＶtとしてもよい。差分ΔＳfの変化を平滑化した場合も、信号強度調整部３２により決定される信号強度Ｖt（ｔ）の変化が平滑化される。
【００７３】
平滑部４５は、差分ΔＳの移動平均値を差分ΔＳfとして算出することで、差分ΔＳの変化を平滑化してよい。例えば、平滑部４５は、過去ｎ回決定された差分ΔＳをΔＳ（ｉ）として記憶し（ｉは１〜ｎの整数）、次の式（１０）に従って、平滑化された差分ΔＳfを算出するアキュームレータであってもよい。
【００７４】
ΔＳf（ｔ）＝（ΔＳ（１）＋ΔＳ（２）＋…＋Δ（ｎ））／ｎ      （１０）
【００７５】
図１４は、開示の信号増幅方法の処理の第２例の説明図である。なお、別な実施の態様においては、下記のオペレーションＢＡ〜オペレーションＢＨの各オペレーションはステップであってもよい。
【００７６】
オペレーションＢＡにおいて、入力信号が増幅回路１に入力される。この入力信号は、波形変形部１０の第１積分部４０と第２積分部４１と、波形生成部３３に入力される。
【００７７】
オペレーションＢＢにおいて第１積分部４０は、上述の通り、積分期間Ｔsにおける積分値Ｓpを算出する、また、第２積分部４１は、上述の通り、積分期間Ｔsにおける積分値Ｓnを算出する。
【００７８】
オペレーションＢＣにおいて差分算出部４２は、上述の通り、差分ΔＳを算出する。差分ΔＳの変化は、平滑部４５によって平滑化されてよい。オペレーションＢＤにおいて変更量算出部４３は、上述の通り、信号強度変更量ΔＶtを算出する。オペレーションＢＥにおいて信号強度調整部３２は、上述の通り、信号強度Ｖt（ｔ）を決定する。信号強度Ｖt（ｔ）の変化は、平滑部４４によって平滑化されてよい。
【００７９】
オペレーションＢＦにおいて波形生成部３３は、上述の通り、第２区間Ｔ２における入力信号の波形を生成する。これにより入力信号の波形が変形される。
【００８０】
オペレーションＢＧにおいて増幅部１３の直流成分除去用キャパシタＣ１は、変形された入力信号の直流成分を除去する。直流成分を除去された入力信号にはゲートバイアス電圧が加えられる。
【００８１】
オペレーションＢＨにおいてＦＦＴ２０は、直流成分を除去され、ゲートバイアス電圧が加えられた入力信号を増幅する。ゲートバイアス電圧が加えられた入力信号のＤＣレベルは、第１区間における信号値の変動範囲の下限値ＶLと等しいため、入力信号の第１区間Ｔ１の波形はスライスされずにＦＦＴ２０によって増幅される。
【００８２】
上述の通り、本実施例の増幅回路１によれば、波形生成部３３によって波形が変更された後の入力信号のＤＣレベルが、第１区間における信号値の変動範囲の下限値ＶLに近づく。このため増幅回路１から出力される出力波形において、第１区間における波形がスライスされる量が低減される。これによって、増幅回路１で増幅した信号の波形の再現性を向上することができる。
【００８３】
次に、入力波形の変化に対する信号強度Ｖt（ｔ）の変化の応答性すなわち時定数について説明する。信号強度Ｖt（ｔ）の値は、第１区間Ｔ１における信号値と下限値ＶLとの間の電位差の積分値Ｓpが大きくなるにつれて増加する。このため信号強度Ｖt（ｔ）の値は、第１区間Ｔ１と第２区間Ｔ２の割合に応じて変化する。以下の説明において、ある区間に占める第１区間Ｔ１の割合のことを「デューティ比」と記すことがある。
【００８４】
図１５の（Ａ）は、入力信号のデューティ比の変化を示す図である。図１５の（Ｂ）は、入力信号のデューティ比の変化に伴う信号強度Ｖt（ｔ）の変化の説明図である。区間Ａや区間Ｃにおいてデューティ比が増大すると、信号強度Ｖt（ｔ）が大きくなる。区間Ｂにおいてデューティ比が減少すると、信号強度Ｖt（ｔ）が小さくなる。
【００８５】
図１６は、デューティ比が比較的小さい期間における変形後の入力信号の波形の説明図である。図１６において、一点鎖線は入力信号の波形を示し、二点鎖線は波形生成部３３によって第２区間Ｔ２における波形が生成された、変形後の入力信号の波形を示す。実線は変形後の入力信号のＤＣレベルを示す。
【００８６】
図９の入力信号の波形と比べると、図１６の入力信号の波形はデューティ比が比較的小さい。このため、図１６の入力信号の第１区間Ｔ１における入力電圧Ｖinと下限値ＶLとの差分（Ｖin−ＶL）の積分値Ｓpは、図９の入力信号の波形のそれよりも小さくなる。その結果、図１６の入力信号の第２区間Ｔ２における入力電圧Ｖinと下限値ＶLとの差分（ＶL−Ｖin）すなわちＶt（ｔ）は、図９の入力信号の波形のそれよりも小さくなる。
【００８７】
このように入力信号のデューティ比の変化に応じて信号強度Ｖt（ｔ）は変化する。ここで信号強度Ｖt（ｔ）は、波形変形部１０によって第２区間Ｔ２に挿入される波形の振幅を定めるものである。波形変形部１０は、信号強度Ｖt（ｔ）によって定められた波形を第２区間Ｔ２に挿入されることによって入力信号のＤＣレベルを下限値ＶLと近づける。すなわち、波形変形部１０は、入力信号の波形のデューティ比の変化に伴う入力信号のＤＣレベルの変化に応じて信号強度Ｖt（ｔ）を変化させる。
【００８８】
入力信号のＤＣレベルの変化は、図５の直流成分除去用のキャパシタＣ１を通過した後の波形の信号強度の変化をもたらす。図１７の（Ａ）は入力信号の波形の説明図であり、図１７の（Ｂ）は、図１７の（Ａ）の信号の直流成分を除去した後の波形の説明図である。区間Ａや区間Ｃにおいてデューティ比が増大すると、ＤＣレベルが増大し、直流成分除去後の信号の信号強度の低下量が増加する。区間Ｂにおいてデューティ比が減少すると、ＤＣレベルが減少し、直流成分除去後の信号の信号強度の低下量が減少する。
【００８９】
信号強度Ｖt（ｔ）は、デューティ比の変化に伴う直流成分除去後の信号の信号強度の変化を補償するように変化することが望ましい。図１７の（Ｃ）は、図１７の（Ｂ）の直流成分除去後の信号の信号強度の変化を補償するように変化している信号強度Ｖt（ｔ）の変化を示す。
【００９０】
デューティ比の変化に伴う直流成分除去後の信号の信号強度の変化は、図５のキャパシタＣ１及び抵抗Ｒ１により形成されるハイパスフィルタによって、入力信号の低周波成分が除去されることにより生じる。したがって、波形変形部１０は、このハイパスフィルタで除去される予定の低周波成分を予め打ち消すように入力信号を変形しておくことによって、直流成分除去用のキャパシタＣ１を通過した後の波形の信号強度の低下を防ぐことができる。
【００９１】
すなわち、入力信号の波形のデューティ比の変化に伴う信号強度Ｖt（ｔ）の応答性すなわち時定数は、ハイパスフィルタで除去される予定の低周波成分を、打ち消すように決定されるのが望ましい。ここで、ハイパスフィルタで除去される低周波成分は、ハイパスフィルタのカットオフ周波数ｆｃ＝（１／（２×π×Ｒ１×Ｃ１）より小さい成分である。したがって、信号強度Ｖt（ｔ）の応答性すなわち時定数は、信号強度Ｖt（ｔ）の応答によってカットオフ周波数ｆｃ以下の低周波成分が、入力信号から予め打ち消されるように設定されるのが望ましい。信号強度Ｖt（ｔ）の応答性は、上記の積分期間Ｔsの長さや、平滑部３４〜３６、４４や４５による移動平均処理の平均区間ｎを調整することによって設定することができる。
【００９２】
なお、上記の構成例では、増幅部１３は増幅素子として使用されるＦＥＴ２０のソース接地回路を備える。増幅部１３はＦＥＴ２０のドレイン接地回路を備えてもよい。図１８は、増幅部１３の第２構成例の説明図である。参照符号２０はｎチャンネルＦＥＴであるＦＥＴを示し、参照符号Ｒ１は抵抗を示し、参照符号Ｃ１〜Ｃ４はキャパシタを示し、参照符号Ｌ２はインダクタを示す。
【００９３】
直流成分除去用キャパシタＣ１を経由した後のＤＡＣ１１の出力信号には、ゲートバイアス電圧が加えられ、その後にＦＥＴ２０のゲート端子に印加される。ゲートバイアス電圧は、抵抗Ｒ１を介して接続された所定の電圧Ｖgを与える電源線により与えられ、この電源線はキャパシタＣ２を介して接地されている。
【００９４】
ＦＥＴ２０のソース端子は、電圧Ｖdを与える電源線へ接続される。この電源線はキャパシタＣ３を介して接地される。ＦＥＴ２０のドレイン端子はインダクタＬ２を介して接地されており、ドレイン端子から出力される出力信号は、直流成分除去用のキャパシタＣ４を介して負荷２へ出力される。
【００９５】
また、上記の説明では、ＦＥＴを増幅素子に有する増幅回路を例示した説明を行った。しかしながら、開示の装置及び方法はＢ級増幅回路であれば広く適用可能である。したがって開示の装置及び方法の範囲は、ＦＥＴを使用する増幅回路にのみ限定されない。開示の装置及び方法の範囲は、上記の構成及び方法によりバイアスが調整されるＢ級増幅回路を含む。例えば、増幅素子はパイポーラトランジスタでもよい。
【００９６】
図１９は、入力信号の第２例の波形の説明図である。入力信号の波形には、増幅する対象となる波形が存在する第１区間Ｔ１とそれ以外の区間である第２区間Ｔ２とが繰り返し現れる。第１区間Ｔ１において信号値は、上限値ＶUにより制限される範囲内において変動する。この入力信号の例は、半波波形に類似した波形を有しており、第２区間Ｔ２では、信号値はほぼ上限値ＶUを維持したまま信号は変化しない。
【００９７】
図４に示す増幅回路１を、図１２に示す入力信号を増幅するために使用してもよい。この場合に積分部３０及び第１積分部４０は、各積分期間Ｔsにおいて、第１区間Ｔ１における入力電圧Ｖinと上限値ＶUとの差分（ＶU−Ｖin）の積分値を積分値Ｓpとして算出する。第２区間Ｔ２で、入力信号の信号値はほぼ上限値ＶUを維持したまま信号は変化しない場合には、積分部３０は、積分期間Ｔsの全期間における入力電圧Ｖinと上限値ＶUとの差分（Ｖin−ＶU）の積分値を積分値Ｓpとして算出してもよい。
【００９８】
また、第２積分部４１は、各積分期間Ｔsにおいて、第２区間Ｔ２における入力電圧Ｖt（ｔ−１）と上限値ＶUとの差分（Ｖt（ｔ−１）−ＶU）の積分値を積分値Ｓnとして算出する。波形生成部３３は、第２区間Ｔ２における信号値が（Ｖt（ｔ）−ＶU）となるように、第２区間Ｔ２における入力信号の波形を生成する。
【００９９】
また、図１９に示す第１区間Ｔ１の波形を増幅するために、図２０に示すように増幅部１３を構成する。参照符号５０はｐチャンネルＦＥＴであるＦＥＴを示し、参照符号Ｒ１は抵抗を示し、参照符号Ｃ１〜Ｃ４はキャパシタを示し、参照符号Ｌ３はインダクタを示す。
【０１００】
増幅部１３は、増幅素子として使用されるＦＥＴ５０のソース接地回路を備える。直流成分除去用キャパシタＣ１を経由した後のＤＡＣ１１の出力信号には、ゲートバイアス電圧が加えられ、その後にＦＥＴ５０のゲート端子に印加される。ゲートバイアス電圧は、抵抗Ｒ１を介して接続された所定の負の極性の電圧−Ｖgを与える電源線により与えられ、この電源線はキャパシタＣ２を介して接地されている。
【０１０１】
ＦＥＴ５０のドレイン端子は、インダクタＬ３を介して負の極性の電圧−Ｖdを与える電源線へ接続される。また、この電源線はキャパシタＣ３を介して接地される。ＦＥＴ５０のドレイン端子は、直流成分除去用のキャパシタＣ４を介して負荷２に接続されており、ＦＥＴ２０は、ＤＡＣ１１から入力した入力信号を増幅し、この増幅によって得られた増幅信号を負荷２へ出力する。
【０１０２】
図２１の（Ａ）〜図２１の（Ｃ）は波形変形部１０の出力信号の例の説明図である。図２１の（Ａ）に示すように、波形変形部１０による変形前の入力信号における第１区間Ｔ１の信号値の変動範囲の下限値ＶLと、変形後の信号における第１区間Ｔ１の信号値の変動範囲の下限値ＶLとは等しくてもよい。
【０１０３】
他の実施例においては、波形変形部１０による変形後の入力信号における第１区間Ｔ１の信号値の変動範囲の下限値Ｖxは、変形前の入力信号における第１区間Ｔ１の信号値の変動範囲の下限値ＶLと等しくなくてもよい。このような波形変形部１０の出力信号の例を図２１の（Ｂ）に示す。波形変形部１０は、波形変形部１０によって変形された後の入力信号の第１区間Ｔ１の信号値の変動範囲の下限値Ｖxへ入力信号のＤＣレベルを近づけるように、入力信号の波形を変形する。このような波形変形部１０は、波形生成部３３の後段に所定の定数を加算する加算器を設けることによって実現してよい。
【０１０４】
また、波形変形部１０による変形後の入力信号における第１区間Ｔ１の信号値の振幅（ａ×ΔＶ）は、変形前の入力信号における第１区間Ｔ１の信号値の振幅ΔＶと等しくなくてもよい。このような波形変形部１０の出力信号の例を図２１の（Ｃ）に示す。この場合も、波形変形部１０は、波形変形部１０によって変形された後の入力信号の第１区間Ｔ１の信号値の変動範囲の下限値Ｖxへ入力信号のＤＣレベルを近づけるように、入力信号の波形を変形する。このような波形変形部１０は、波形生成部３３の後段に所定の定数を乗ずる乗算器を設けることによって実現してよい。
【０１０５】
図２２は、開示の交流信号増幅回路１００の構成例の説明図である。交流信号増幅回路１００は、マイクロ波帯の交流信号である入力交流信号を増幅する回路である。参照符号１は図４を参照して説明した増幅回路を示し、参照符号６０は高出力アンプ（ＨＰＡ）を示し、参照符号６１は包絡信号生成部を示し、参照符号６２は波形反転部を示し、参照符号Ｌ４はインダクタを示す。なお、増幅回路１の増幅部１３を図１８に示すように構成する場合、波形反転部６２は不要である。
【０１０６】
交流信号増幅回路１００は、増幅回路１と、ＨＰＡ６０と、包絡信号生成部６１と、波形反転部６２と、インダクタＬ４を備える。ＨＰＡ６０は、マイクロ波帯の入力交流信号を増幅する増幅素子である。包絡信号生成部６１は、ＨＰＡ６０に入力される入力交流信号の包絡線波形を有する包絡信号を生成する。包絡信号生成部６１は、生成した包絡信号を、図４を参照して説明した増幅回路１へ入力する。包絡信号は、例えばＶＨＦ帯の信号となる。
【０１０７】
増幅回路１は、包絡信号を増幅し、増幅により得られる信号を波形反転部６２へ出力する。波形反転部６２は、比較的大きな入力に対して比較的小さな信号を出力し、比較的小さな入力に対して比較的大きな信号を出力することにより、増幅された包絡信号の波形を、信号強度の大小関係について反転した反転信号を生成する。波形反転部６２は、インダクタＬ４を介して電源線から供給される電源電圧Ｖddに反転信号を加える。反転信号が加えられた電源電圧は電源としてＨＰＡ６０に供給される。
【０１０８】
上記構成によって、ＨＰＡ６０には、入力交流信号の包絡線の振幅が大きい期間には大きな電圧の電源が供給され、入力交流信号の包絡線の振幅が小さい期間には小さな電圧の電源が供給されるため、ＨＰＡ６０による消費電力が節約される。
【０１０９】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
少なくとも上限値及び下限値のいずれか一方の制限値により制限される変動範囲内で信号値が変動する第１区間と、該第１区間以外の区間である第２区間と、が繰り返し現れる波形を有する入力信号を増幅する増幅回路であって、
前記入力信号の直流成分の信号強度と、前記第１区間の信号値の変動範囲の前記制限値との差が減少するように、前記第２区間の信号値を変更する波形変形部と、
前記波形変形部により変形された前記入力信号の直流成分を除去する直流成分除去部と、
直流成分が除去された前記入力信号を増幅する増幅部と、
を備える増幅回路。
【０１１０】
（付記２）
前記波形変形部による前記第２区間の信号値の変更は、前記第１区間の信号値を変更することによって前記第１区間の信号値に対する前記第２区間の相対的な信号値を変更することを含む付記１に記載の増幅回路。
（付記３）
前記波形変形部は、
所定の区間において、前記第１区間の信号値と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第１の積分部と、
前記第２区間が前記所定の区間に占める区間長を検出する区間長検出部と、
第１の積分部により算出された積分値と前記区間長とに応じて、前記第２区間の信号値の信号強度を調整する信号強度調整部と、
を備える付記１又は２に記載の増幅回路。
【０１１１】
（付記４）
前記波形変形部は、
所定の区間において、前記第１区間の信号値と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第１の積分部と、
前記所定の区間における、前記第２区間の信号値と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第２の積分部と、
前記第１及び第２の積分部により算出された積分値間の差が減少するように、前記第２区間の信号値の信号強度を調整する、信号強度調整部と、
を備える付記１又は２に記載の増幅回路。
【０１１２】
（付記５）
前記第２区間における前記入力信号の信号値は、前記第１の区間の信号値の変動範囲の前記制限値と同じ値を有し、
前記波形変形部は、
所定の区間において、前記入力信号と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第１の積分部と、
前記第２区間が前記所定の区間に占める区間長を検出する区間長検出部と、
第１の積分部により算出された積分値と前記区間長とに応じて、前記第２区間の信号値の信号強度を調整する信号強度調整部と、
を備える付記１又は２に記載の増幅回路。
【０１１３】
（付記６）
前記第２区間における前記入力信号の信号値は、前記第１の区間の信号値の変動範囲の前記制限値と同じ値を有し、
前記波形変形部は、
所定の区間において、前記入力信号と前記第１の区間の信号値の変動範囲の前記制限値との間の差分を積分する第１の積分部と、
前記所定の区間における、前記第２区間の信号値と前記第１の区間の信号値の変動範囲の前記種類の制限値との間の差分を積分する第２の積分部と、
前記第１及び第２の積分部により算出された積分値間の差が減少するように、前記第２区間の信号値の信号強度を調整する、信号強度調整部と、
を備える付記１又は２に記載の増幅回路。
【０１１４】
（付記７）
前記波形変形部により変更された前記第２区間の信号値の変化を平滑化する平滑化部を備える付記１〜６のいずれか一項に記載の増幅回路。
【０１１５】
（付記８）
前記増幅部は、直流成分が除去された前記入力信号をＢ級動作によって増幅する付記１〜７のいずれか一項に記載の増幅回路。
【０１１６】
（付記９）
付記１〜８のいずれか一項に記載の増幅回路と、
交流信号を増幅する増幅器と、
前記交流信号の包絡線信号を生成し、前記入力信号として前記増幅回路へ入力する包絡線信号生成部と、
前記増幅回路から出力される前記増幅信号に応じて前記増幅器への電源電圧を調整する電源電圧調整部と、
を備える増幅回路。
【０１１７】
（付記１０）
少なくとも上限値及び下限値のいずれか一方の制限値により制限される変動範囲内で信号値が変動する第１区間と、該第１区間以外の区間である第２区間と、が繰り返し現れる波形を有する入力信号の増幅方法であって、
前記入力信号の直流成分の信号強度と、前記第１区間の信号値の変動範囲の前記制限値との差が減少するように、前記第２区間の信号値を変更し、
前記第２区間の信号値を変更された前記入力信号の直流成分を除去し、
直流成分が除去された前記入力信号を第１の増幅器によって増幅する、増幅方法。
【０１１８】
（付記１１）
前記第１の増幅器は、直流成分が除去された前記入力信号をＢ級動作によって増幅する付記１０に記載の増幅方法。
【０１１９】
（付記１２）
付記１０又は１１に記載の増幅方法によって、第２の増幅器へ入力される交流信号の包絡線信号を前記第１の増幅器により増幅し、
前記第１の増幅器から出力される前記増幅信号に応じて前記第２の増幅器への電源電圧を調整する、電源電圧調整方法。
【符号の説明】
【０１２０】
１    増幅回路
２    負荷
１０    波形変形部
１３    増幅部
１４    電流検出部
２０    電界効果トランジスタ
３０    積分部
３１    区間長検出部
３２    信号強度調整部
３３    波形生成部
４０    第１積分部
４１    第２積分部
４３    変更量算出部
Ｃ１    直流成分除去用キャパシタ
【図１】
2010252263.tif 000005
【図２】
2010252263.tif 000006
【図３】
2010252263.tif 000007
【図４】
2010252263.tif 000008
【図５】
2010252263.tif 000009
【図６】
2010252263.tif 000010
【図７】
2010252263.tif 000011
【図８】
2010252263.tif 000012
【図９】
2010252263.tif 000013
【図１０】
2010252263.tif 000014
【図１１】
2010252263.tif 000015
【図１２】
2010252263.tif 000016
【図１３】
2010252263.tif 000017
【図１４】
2010252263.tif 000018
【図１５】
2010252263.tif 000019
【図１６】
2010252263.tif 000020
【図１７】
2010252263.tif 000021
【図１８】
2010252263.tif 000022
【図１９】
2010252263.tif 000023
【図２０】
2010252263.tif 000024
【図２１】
2010252263.tif 000025
【図２２】
2010252263.tif 000026