(57)【要約】【課題】走査線に接続された表示素子の輝度特性を各行毎に容易に調整することができる表示装置及び表示装置の駆動方法を提供する。【解決手段】電源部１００から所定の駆動電圧ＶCC-Hが駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加されている状態で、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSigを第１ノードＮＤ1に印加する書込み処理工程を備えており、前記書込み処理工程において、書込みトランジスタＴＲWのゲート電極に印加する走査信号の立下りは傾斜した形状であり、第１番目乃至第Ｍ番目の走査線ＳＣＬに印加する走査信号の波高値を走査線ＳＣＬ毎に制御することにより、走査線ＳＣＬに対応する表示素子１０の輝度特性を制御する。【選択図】  図９
2010181788.tif 000002
【特許請求の範囲】
【請求項１】
（１）走査回路、
（２）信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電源部、
を備え、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子において、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、第ｍ番目の走査線に接続されている、
表示装置の駆動方法であって、
電源部から所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加されている状態で、書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理工程を備えており、
前記書込み処理工程において、書込みトランジスタのゲート電極に印加する走査信号の立下りは傾斜した形状であり、
第１番目乃至第Ｍ番目の走査線に印加する走査信号の波高値を走査線毎に制御することにより、走査線に対応する表示素子の輝度特性を制御する表示装置の駆動方法。
【請求項２】
走査回路は走査線に対応したレベルシフト回路を備えていると共に、走査線はレベルシフト回路の出力側に接続されており、
各レベルシフト回路に印加する電圧を制御することにより、レベルシフト回路の出力側から出力される走査信号の波高値を制御する請求項１に記載の表示装置の駆動方法。
【請求項３】
走査信号の立ち下がりは、立ち下がりの初期において傾斜が大きく、立ち下がりの終期において傾斜が小さい形状である請求項１に記載の表示装置の駆動方法。
【請求項４】
第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと発光部に備えられたカソード電極との間の電位差が発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、
第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、
その後、前記書込み処理工程を行い、
次いで、走査線からの走査信号によって書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加されている状態で、駆動トランジスタを介して第１ノードと第２ノードとの間の電位差の値に応じた電流を発光部に流すことによって発光部を駆動する請求項１に記載の表示装置の駆動方法。
【請求項５】
発光部は有機エレクトロルミネッセンス発光部から成る請求項１乃至請求項４のいずれか１項に記載の表示装置の駆動方法。
【請求項６】
（１）走査回路、
（２）信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電源部、
を備え、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子において、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、第ｍ番目の走査線に接続されており、
電源部から所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加されている状態で、書込みトランジスタを介して、データ線から映像信号が第１ノードに印加され、
走査信号の立下りは傾斜した形状であり、
第１番目乃至第Ｍ番目の走査線に印加される走査信号の波高値が走査線毎に制御される表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、及び、係る表示装置の駆動方法に関する。
【背景技術】
【０００２】
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス（Electroluminescence：以下、ＥＬと略称する場合がある）を利用した有機エレクトロルミネッセンス発光部を備えた表示素子（以下、単に、有機ＥＬ表示素子と略称する場合がある）は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
【０００３】
液晶表示装置と同様に、例えば、有機ＥＬ表示素子を備えた表示装置（以下、単に、有機ＥＬ表示装置と略称する場合がある）においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機ＥＬ表示素子にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動するための駆動回路を備えている。
【０００４】
有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する場合がある）を駆動するための回路として、２つのトランジスタと１つの容量部から構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００７−３１０３１１号公報（特許文献１）から周知である。この２Ｔｒ／１Ｃ駆動回路は、図２に示すように、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。ここで、駆動トランジスタＴＲDの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴＲDのゲート電極は第１ノードＮＤ1を構成する。
【０００５】
そして、図４にタイミングチャートを示すように、［期間−ＴＰ（２）1］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、走査線ＳＣＬからの走査信号によりオン状態とされた書込みトランジスタＴＲWを介して、データ線ＤＴＬから第１ノード初期化電圧ＶOfs（例えば、０ボルト）を第１ノードＮＤ1に印加する。これにより、第１ノードＮＤ1の電位は、ＶOfsとなる。また、駆動トランジスタＴＲDを介して、電源部１００から第２ノード初期化電圧ＶCC-L（例えば、−１０ボルト）を第２ノードＮＤ2に印加する。これにより、第２ノードＮＤ2の電位は、ＶCC-Lとなる。駆動トランジスタＴＲDの閾値電圧を電圧Ｖth（例えば、３ボルト）と表す。駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域（以下、便宜上、ソース領域と呼ぶ場合がある）との間の電位差がＶth以上となり、駆動トランジスタＴＲDはオン状態となる。
【０００６】
次いで、［期間−ＴＰ（２）2］において、閾値電圧キャンセル処理が行われる。即ち、書込みトランジスタＴＲWのオン状態を維持したまま、電源部１００の電圧を第２ノード初期化電圧ＶCC-Lから駆動電圧ＶCC-H（例えば、２０ボルト）に切り替える。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位は上昇する。そして、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDがオフ状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth）である。
【０００７】
その後、［期間−ＴＰ（２）3］において、書込みトランジスタＴＲWをオフ状態とする。そして、データ線ＤＴＬの電圧を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig_m］とする。
【０００８】
次いで、［期間−ＴＰ（２）4］において、書込み処理を行う。具体的には、走査線ＳＣＬをハイレベルとすることによって書込みトランジスタＴＲWをオン状態とする。その結果、第１ノードＮＤ1の電位は、映像信号ＶSig_mへと上昇する。
【０００９】
ここで、容量部Ｃ1の値を値ｃ1とし、発光部ＥＬＰの容量ＣELの値を値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig_m（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（換言すれば、第１ノードＮＤ1と第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig_m−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの容量ＣEL、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶSig_m−ＶOfs）に基づく駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの値ｃELは、容量部Ｃ1の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。尚、図４に示した駆動のタイミングチャートは、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。
【００１０】
上述した動作にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）4］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量ΔＶ（電位補正値）については後述する。駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶgとし、他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇量ΔＶを考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極と、ソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）で表すことができる。
【００１１】
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）    （Ａ）
【００１２】
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００１３】
次いで、移動度補正処理について簡単に説明する。上述した動作にあっては、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を変化させる移動度補正処理が併せて行われる。
【００１４】
上述したように、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。ここで、図４に示すように、［期間−ＴＰ（２）4］において第２ノードＮＤ2の電位が上昇する。その結果、駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。
【００１５】
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ    （Ｂ）
【００１６】
後述するように、定性的には、ＶSig_mの値が小さくなる程、［期間−ＴＰ（２）4］が長くなるように制御することが好ましい。特開２００８−９１９８号公報（特許文献２）には、走査信号の立ち下がりを傾斜した形状とすることにより、映像信号の値に応じて期間の長さを制御する構成が開示されている。
【００１７】
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（２）5］の始期において、走査線ＳＣＬからの走査信号によって書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とする。駆動トランジスタＴＲDの一方のソース／ドレイン領域（以下、便宜上、ドレイン領域と呼ぶ場合がある）には、電源部１００から電圧ＶCC-Hが印加された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsである。駆動トランジスタＴＲDが飽和領域において理想的に動作するとすれば、ドレイン電流Ｉdsは、以下の式（Ｃ）で表すことができる。発光部ＥＬＰはドレイン電流Ｉdsの値に応じた輝度で発光する。尚、係数ｋについては後述する。
【００１８】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ）2    （Ｃ）
【００１９】
上述の式（Ｃ）より、ドレイン電流Ｉdsは移動度μに比例する。一方、移動度μの大きな駆動トランジスタＴＲDほど、電位補正値ΔＶが大きくなり、式（Ｃ）における（ＶSig_m−ＶOfs−ΔＶ）2の値が小さくなる。これにより、駆動トランジスタの移動度μのばらつきに起因するドレイン電流Ｉdsのばらつきを補正することができる。
【００２０】
以上に概要を説明した２Ｔｒ／１Ｃ駆動回路の動作についても、後に詳しく説明する。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００７−３１０３１１号公報
【特許文献２】特開２００８−９１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
表示装置にあっては、例えば製造プロセス等の影響により、走査線に接続された表示素子の輝度が各行毎にばらつくといった現象が認められる場合がある。この場合、表示装置の表示画像に線状のムラが発生し、輝度の均一性の低下を招くといった問題が生ずる。例えば、データ線に適宜補正した映像信号を印加することにより、表示装置の輝度の均一性を改善することができるが、表示装置の構成や駆動方法が複雑になるといった問題がある。
【００２３】
従って、本発明の目的は、走査線に接続された表示素子の輝度特性を各行毎に容易に調整することができる表示装置及び表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００２４】
上記の目的を達成するための本発明に係る表示装置、及び、上記の目的を達成するための本発明に係る表示装置の駆動方法に用いられる表示装置は、
（１）走査回路、
（２）信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが電流駆動型の発光部、及び、駆動回路を備えている表示素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電源部、
を備え、
前記駆動回路は、書込みトランジスタ、駆動トランジスタ、及び、容量部を備えており、
第ｍ行（但し、ｍ＝１，２・・・，Ｍ）、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子において、
（Ａ−１）駆動トランジスタの一方のソース／ドレイン領域は、電源部に接続されており、
（Ａ−２）駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）駆動トランジスタのゲート電極は、書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−１）書込みトランジスタの一方のソース／ドレイン領域は、第ｎ番目のデータ線に接続されており、
（Ｂ−２）書込みトランジスタのゲート電極は、第ｍ番目の走査線に接続されている、
表示装置に関する。
【００２５】
そして、本発明に係る表示装置の駆動方法は、電源部から所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加されている状態で、書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理工程を備えており、前記書込み処理工程において、書込みトランジスタのゲート電極に印加する走査信号の立下りは傾斜した形状であり、第１番目乃至第Ｍ番目の走査線に印加する走査信号の波高値を走査線毎に制御することにより、走査線に対応する表示素子の輝度特性を制御する。
【００２６】
また、本発明に係る表示装置は、電源部から所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加されている状態で、書込みトランジスタを介して、データ線から映像信号が第１ノードに印加され、走査信号の立下りは傾斜した形状であり、第１番目乃至第Ｍ番目の走査線に印加される走査信号の波高値が走査線毎に制御される。
【発明の効果】
【００２７】
表示素子を構成する駆動回路にあっては、書込み処理工程において第２ノードの電位が上昇する。この第２ノードの電位の上昇の程度は、書込み処理工程が行われる期間の長さに応じて大きくなる。そして、第２ノードの電位の上昇が大きい程、発光部に流れる電流は小さくなる。走査線に印加される走査信号の波高値を走査線毎に調整することにより、走査線毎に書込み処理工程が行われる期間の長さを調整することができる。これにより、走査線に接続された表示素子の輝度特性を各行毎に容易に調整することができる。本発明に係る表示装置にあっては、輝度の均一性に優れた画像を表示することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、表示装置の概念図である。
【図２】図２は、駆動回路を含む表示素子の等価回路図である。
【図３】図３は、表示装置の一部分の模式的な一部断面図である。
【図４】図４は、実施例に係る表示素子の駆動のタイミングチャートの模式図である。
【図５】図５の（Ａ）乃至（Ｆ）は、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図６】図６の（Ａ）及び（Ｂ）は、図５の（Ｆ）に引き続き、表示素子の駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図７】図７の（Ａ）は、第２ノードの電位変化を説明するための駆動回路の模式図である。図７の（Ｂ）は、第２ノードにドレイン電流が流れ込むことによる電荷の変化を説明するための模式的な回路図である。図７の（Ｃ）は、映像信号の値と最適な時間ｔ0の値との関係を説明するためのグラフである。
【図８】図８は、図４に示す［期間−ＴＰ（２）4］を含む水平走査期間Ｈmにおけるデータ線の電位、走査線の電位、駆動トランジスタの状態、第１ノードの電位、及び、第２ノードの電位の関係を説明するための模式図である。
【図９】図９は、走査回路の構成を説明するための模式的な回路図である。
【図１０】図１０は、走査回路を構成する電圧変調回路の構成を説明するための模式的な回路図である。
【図１１】図１１は、電圧変調回路に入力される各種信号、及び、レベルシフト回路から出力される走査信号のタイミングチャートの模式図である。
【図１２】図１２は、図４に示す［期間−ＴＰ（２）4］の長さが映像信号の値によって変化することを説明するための、走査信号と書込みトランジスタのオン／オフ状態の関係を示したタイミングチャートの模式図である。
【図１３】図１３は、走査信号の波高値を調整したときの電圧変調回路に入力される各種信号、及び、レベルシフト回路から出力される走査信号のタイミングチャートの模式図である。
【図１４】図１４は、図４に示す［期間−ＴＰ（２）4］の長さが走査信号の波高値を調整することによって変化することを説明するための、走査信号と書込みトランジスタのオン／オフ状態の関係を示したタイミングチャートの模式図である。
【図１５】図１５は、駆動回路を含む表示素子の等価回路図である。
【図１６】図１６は、駆動回路を含む表示素子の等価回路図である。
【図１７】図１７は、駆動回路を含む表示素子の等価回路図である。
【発明を実施するための形態】
【００２９】
以下、図面を参照して、実施例に基づき本発明を説明する。尚、説明は以下の順序で行う。
１．本発明に係る表示装置及び表示装置の駆動方法についてのより詳しい説明
２．実施例において用いられる表示装置の概要の説明
３．実施例  （２Ｔｒ／１Ｃ駆動回路の態様）
【００３０】
〈本発明に係る表示装置及び表示装置の駆動方法についてのより詳しい説明〉
本発明に係る表示装置及び表示装置の駆動方法（以下、これらを総称して、単に、本発明と呼ぶ場合がある）にあっては、走査回路は走査線に対応したレベルシフト回路を備えていると共に、走査線はレベルシフト回路の出力側に接続されており、各レベルシフト回路に印加する電圧を制御することにより、レベルシフト回路の出力側から出力される走査信号の波高値を制御する構成とすることができる。
【００３１】
上述した各種の好ましい構成を含む本発明の駆動方法にあっては、書込み処理工程において書込みトランジスタのゲート電極に印加される走査信号の立下りは傾斜した形状であり、書込み処理工程においてデータ線から映像信号を第１ノードに印加する期間の終期は、映像信号の値が低い程遅くなるように調整される。走査信号の立下り形状は、基本的には表示素子や表示装置の設計に応じて決定すればよく、直線状であってもよいし、曲線状であってもよい。表示素子の構成にもよるが、走査信号の立ち下がりは、立ち下がりの初期において傾斜が大きく、立ち下がりの終期において傾斜が小さい形状とすることが好ましい。走査信号の立下り形状は、例えば、走査回路に供給される電圧を変調する等して制御することができる。
【００３２】
上述した各種の好ましい構成を含む本発明にあっては、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧を超え、且つ、第２ノードと発光部に備えられたカソード電極との間の電位差が発光部の閾値電圧を超えないように、第１ノードの電位及び第２ノードの電位を初期化する前処理を行い、次いで、第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、前記書込み処理工程を行い、次いで、走査線からの走査信号によって書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電源部から所定の駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加されている状態で、駆動トランジスタを介して第１ノードと第２ノードとの間の電位差の値に応じた電流を発光部に流すことによって発光部を駆動する構成とすることができる。
【００３３】
上述した各種の好ましい構成を含む本発明にあっては、発光素子を構成する発光部として、電流を流すことにより発光する電流駆動型の発光部を広く用いることができる。発光部として、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。有機エレクトロルミネッセンス発光部は、所謂上面発光型であってもよいし、下面発光型であってもよい。
【００３４】
表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の３つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００３５】
表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【００３６】
走査回路を構成するレベルシフト回路の構成は、特に限定するものではない。広く周知のレベルシフト回路を用いることができる。レベルシフト回路の入力側に、例えばシフトレジスタ回路の出力を印加することにより、走査信号を発生させる構成とすることができる。表示装置を構成する信号出力回路等の各種の回路、走査線、データ線等の各種の配線、電源部、発光部の構成、構造は、周知の構成、構造とすることができる。例えば、発光部を有機エレクトロルミネッセンス発光部から構成する場合には、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
【００３７】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域側となる一方のソース／ドレイン領域側にのみＬＤＤ構造を形成した構成とすることもできる。
【００３８】
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【００３９】
以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、実施例において用いられる表示装置の概要を説明する。
【００４０】
〈実施例において用いられる表示装置の概要の説明〉
実施例での使用に適した表示装置は、複数の画素を備えた表示装置である。１つの画素は複数の副画素（実施例にあっては、３つの副画素である赤色発光副画素、緑色発光副画素、青色発光副画素）から構成されている。発光部は有機エレクトロルミネッセンス発光部から成る。各副画素は、駆動回路１１と、この駆動回路１１に接続された発光部（発光部ＥＬＰ）とが積層された構造を有する表示素子１０から構成されている。
【００４１】
実施例に係る表示装置の概念図を図１に示す。図２には、２トランジスタ／１容量部から基本的に構成された駆動回路（２Ｔｒ／１Ｃ駆動回路と呼ぶ場合がある）を示す。
【００４２】
ここで、実施例における表示装置は、
（１）走査回路１０１、
（２）信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路１１を備えている表示素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電源部１００、
を備えている。図１においては、３×３個の表示素子１０を図示しているが、これは、あくまでも例示に過ぎない。尚、便宜のため、図１においては、図２等に示す給電線ＰＳ２の図示を省略した。
【００４３】
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から成る周知の構成、構造を有する。信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電源部１００の構成、構造は、周知の構成、構造とすることができる。
【００４４】
駆動回路１１の最小構成要素を説明する。駆動回路１１は、少なくとも、駆動トランジスタＴＲD、書込みトランジスタＴＲW、及び、一対の電極を備えた容量部Ｃ1から構成されている。駆動トランジスタＴＲDは、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。また、書込みトランジスタＴＲWも、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。
【００４５】
ここで、駆動トランジスタＴＲDにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電源部１００に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、容量部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。
【００４６】
また、書込みトランジスタＴＲWにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。
【００４７】
図３に表示装置の一部分の模式的な一部断面図を示す。駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1の上方に形成されている。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図３においては、駆動トランジスタＴＲDのみを図示する。その他のトランジスタは隠れて見えない。
【００４８】
より具体的には、駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられたソース／ドレイン領域３５，３５、及び、ソース／ドレイン領域３５，３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５は配線３８に接続され、他方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴＲD及び容量部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７（第２ノードＮＤ2）とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
【００４９】
図３等に示す表示装置の製造方法を説明する。先ず、支持体２０上に、走査線ＳＣＬ等の各種配線、容量部Ｃ1を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ＥＬＰを形成する。そして、上記工程を経た支持体２０と基板２１を対向させ周囲を封止した後、外部の回路との結線を行い、表示装置を得ることができる。
【００５０】
実施例における表示装置は、複数の表示素子１０（例えば、Ｎ×Ｍ＝１９２０×４８０）を備えている、カラー表示の表示装置である。各表示素子１０は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、第１の方向、及び、第１の方向とは異なる第２の方向に、２次元マトリクス状に画素が配列されている。１画素は、走査線ＳＣＬの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。
【００５１】
表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。各画素を構成する表示素子１０は線順次走査され、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・，Ｍ）に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する表示素子１０が同時に駆動される。換言すれば、１つの行を構成する各表示素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理とすればよい。
【００５２】
上述したように、第１行目乃至第Ｍ行目の表示素子１０は線順次走査される。説明の便宜上、各行の表示素子１０を走査するために割り当てられた期間を水平走査期間と表す。後述する実施例において、各水平走査期間には、信号出力回路１０２から第１ノード初期化電圧（後述するＶOfs）をデータ線ＤＴＬに印加する期間（以下、初期化期間と呼ぶ）、次いで、信号出力回路１０２から映像信号（後述するＶSig）をデータ線ＤＴＬに印加する期間（以下、映像信号期間）とが存在する。
【００５３】
ここで、原則として、第ｍ行、第ｎ列目（但し、ｎ＝１，２，３・・・，Ｎ）に位置する表示素子１０に関する駆動、動作を説明するが、係る表示素子１０を、以下、第（ｎ，ｍ）番目の表示素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各表示素子１０の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００５４】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰを発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部ＥＬＰを発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部ＥＬＰを発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部ＥＬＰを発光させるものとする。そして、第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰの発光状態は、第（ｍ＋ｍ’）行目に配列された各表示素子１０の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰの発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各表示素子１０を構成する発光部ＥＬＰは、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（表示素子１０）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを超える場合、超えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００５５】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
【００５６】
以下、実施例に基づき、本発明を説明する。
【実施例】
【００５７】
実施例は、本発明の表示装置及び表示装置の駆動方法に関する。実施例にあっては、駆動回路１１は２トランジスタ／１容量部から構成されている。駆動回路１１を含む表示素子１０の等価回路図を図２に示す。
【００５８】
先ず、駆動回路や発光部の詳細について説明する。
【００５９】
この駆動回路１１は、書込みトランジスタＴＲW、駆動トランジスタＴＲDの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている（２Ｔｒ／１Ｃ駆動回路）。
【００６０】
［駆動トランジスタＴＲD］
駆動トランジスタＴＲDの一方のソース／ドレイン領域は、給電線ＰＳ１を介して、電源部１００に接続されている。一方、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、
［１］発光部ＥＬＰのアノード電極、及び、
［２］容量部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴＲDのゲート電極は、
［１］書込みトランジスタＴＲWの他方のソース／ドレイン領域、及び、
［２］容量部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。尚、電源部１００からは、後述するように、電圧ＶCC-H、及び、電圧ＶCC-Lが供給される。
【００６１】
ここで、駆動トランジスタＴＲDは、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。表示素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００６２】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００６３】
このドレイン電流Ｉdsが表示素子１０の発光部ＥＬＰを流れることで、表示素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、表示素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００６４】
［書込みトランジスタＴＲW］
書込みトランジスタＴＲWの他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴＲDのゲート電極に接続されている。一方、書込みトランジスタＴＲWの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSigが、一方のソース／ドレイン領域に供給される。また、データ線ＤＴＬを介して、第１ノード初期化電圧ＶOfsも、一方のソース／ドレイン領域に供給される。書込みトランジスタＴＲWのオン／オフ動作は、書込みトランジスタＴＲWのゲート電極に接続された走査線ＳＣＬからの走査信号、具体的には、走査回路１０１からの走査信号によって制御される。
【００６５】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴＲDのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極は、後述する電圧ＶCatが印加される給電線ＰＳ２に接続されている。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００６６】
次いで、実施例の表示装置及びその駆動方法について説明する。
【００６７】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００６８】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・１ボルト（黒表示）〜８ボルト（白表示）
ＶCC-H ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
ＶCC-L ：第２ノード初期化電圧
・・・−１０ボルト
ＶOfs  ：駆動トランジスタＴＲDのゲート電極の電位（第１ノードＮＤ1の電位）を初期
化するための第１ノード初期化電圧
・・・０ボルト
Ｖth   ：駆動トランジスタＴＲDの閾値電圧
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００６９】
実施例における表示装置にあっては、電源部１００から所定の駆動電圧ＶCC-Hが駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加されている状態で、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSigが第１ノードＮＤ1に印加される。走査信号の立下りは傾斜した形状であり、第１番目乃至第Ｍ番目の走査線ＳＣＬに印加される走査信号の波高値が走査線ＳＣＬ毎に制御される。
【００７０】
実施例における表示装置の駆動方法（以下、単に、駆動方法と略称する）にあっては、電源部１００から所定の駆動電圧ＶCC-Hが駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加されている状態で、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSigを第１ノードＮＤ1に印加する書込み処理工程を備えている。前記書込み処理工程において、書込みトランジスタＴＲWのゲート電極に印加する走査信号の立下りは傾斜した形状であり、第１番目乃至第Ｍ番目の走査線ＳＣＬに印加する走査信号の波高値を走査線ＳＣＬ毎に制御することにより、走査線ＳＣＬに対応する表示素子の輝度特性を制御する。
【００７１】
後程参照する図９に示すように、走査回路１０１は走査線ＳＣＬに対応したレベルシフト回路１０１Ｂを備えている。走査線ＳＣＬはレベルシフト回路１０１Ｂの出力側に接続されている。各レベルシフト回路１０１Ｂに印加する電圧を制御することにより、レベルシフト回路１０１Ｂの出力側から出力される走査信号の波高値を制御する。
【００７２】
実施例の駆動方法の動作を説明する。説明の便宜のため、先ず、走査線ＳＣＬに印加する走査信号の波高値が一定であるとして動作を説明する。実施例に係る表示素子１０の駆動のタイミングチャートを模式的に図４に示す。そして、実施例の動作における、表示素子１０の各トランジスタのオン／オフ状態等を模式的に図５の（Ａ）乃至（Ｆ）、図６の（Ａ）及び（Ｂ）に示す。
【００７３】
図４、図５の（Ａ）乃至（Ｆ）、並びに、図６の（Ａ）及び（Ｂ）を参照して、実施例の駆動方法を説明する。実施例における駆動方法は、
（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴＲDの閾値電圧Ｖthを超え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が発光部ＥＬＰの閾値電圧Ｖth-ELを超えないように、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理を行い、次いで、
（ｂ）第１ノードＮＤ1の電位を保った状態で、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）電源部１００から所定の駆動電圧ＶCC-Hが駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加されている状態で、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSigを第１ノードＮＤ1に印加する書込み処理を行い、次いで、
（ｄ）走査線ＳＣＬからの走査信号によって書込みトランジスタＴＲWをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、電源部１００から所定の駆動電圧ＶCC-Hが駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加されている状態で、駆動トランジスタＴＲDを介して第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことによって発光部ＥＬＰを駆動する、
工程を備えている。
【００７４】
図４に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）3］は、書込み処理が行われる［期間−ＴＰ（２）4］の直前までの動作期間である。そして、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）3］において、第（ｎ，ｍ）番目の表示素子１０は原則として非発光状態にある。図４に示すように、［期間−ＴＰ（２）4］及び［期間−ＴＰ（２）5］の他、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）3］は第ｍ番目の水平走査期間Ｈmに包含される。
【００７５】
説明の便宜のため、［期間−ＴＰ（２）1］の始期は、第ｍ番目の水平走査期間Ｈmにおける初期化期間（図４において、データ線ＤＴＬの電位がＶOfsである期間であり、他の水平走査期間においても同様）の始期に一致するとする。同様に、［期間−ＴＰ（２）2］の終期は、水平走査期間Ｈmにおける初期化期間の終期に一致するとする。また、［期間−ＴＰ（２）3］の始期は、水平走査期間Ｈmにおける映像信号期間（図４において、データ線ＤＴＬの電位が後述するＶSig_mである期間）の始期に一致するとする。
【００７６】
以下、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）+6］の各期間について説明する。尚、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）3］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【００７７】
［期間−ＴＰ（２）0］（図４、図５の（Ａ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間Ｈm-1までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の表示素子１０は、非発光状態にある。［期間−ＴＰ（２）0］の始期（図示せず）において、電源部１００から供給される電圧が駆動電圧ＶCC-Hから第２ノード初期化電圧ＶCC-Lに切り替えられる。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
【００７８】
上述したように、各水平走査期間において、信号出力回路１０２からデータ線ＤＴＬに、第１ノード初期化電圧ＶOfsを印加し、次いで、第１ノード初期化電圧ＶOfsに替えて映像信号ＶSigを印加する。より具体的には、現表示フレームにおける第ｍ番目の水平走査期間Ｈmに対応して、データ線ＤＴＬには、第１ノード初期化電圧ＶOfsが印加され、次いで、第１ノード初期化電圧ＶOfsに替えて第（ｎ，ｍ）番目の副画素に対応する映像信号（便宜のため、ＶSig_mと表す。他の映像信号においても同様である。）が印加される。同様に、第（ｍ＋１）番目の水平走査期間Ｈm+1に対応して、データ線ＤＴＬには、第１ノード初期化電圧ＶOfsが印加され、次いで、第１ノード初期化電圧ＶOfsに替えて第（ｎ，ｍ＋１）番目の副画素に対応する映像信号ＶSig_m+1が印加される。図４においては記載を省略したが、水平走査期間Ｈm，Ｈm+1，Ｈm+m'以外の各水平走査期間においても、データ線ＤＴＬには第１ノード初期化電圧ＶOfsと映像信号ＶSigとが印加される。
【００７９】
［期間−ＴＰ（２）1］（図４、図５の（Ｂ）参照）
そして、現表示フレームにおける第ｍ番目の水平走査期間Ｈmが開始する。この［期間−ＴＰ（２）1］において、上記の工程（ａ）を行う。
【００８０】
具体的には、［期間−ＴＰ（２）1］の開始時、走査線ＳＣＬをハイレベルとすることによって、書込みトランジスタＴＲWをオン状態とする。信号出力回路１０２からデータ線ＤＴＬに印加される電圧はＶOfsである（初期化期間）。その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。電源部１００から第２ノード初期化電圧ＶCC-Lを第２ノードＮＤ2に印加しているので、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）を保持する。
【００８１】
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDはオン状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位を初期化する前処理が完了する。
【００８２】
［期間−ＴＰ（２）2］（図４、図５の（Ｃ）参照）
この［期間−ＴＰ（２）2］において、上記の工程（ｂ）を行う。
【００８３】
即ち、書込みトランジスタＴＲWのオン状態を維持したまま、電源部１００から供給される電圧を、ＶCC-Lから電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。説明の便宜のため、［期間−ＴＰ（２）2］の長さは、第２ノードＮＤ2の電位を充分変化させるのに足りる長さであるとする。
【００８４】
この［期間−ＴＰ（２）2］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDはオフ状態となる。即ち、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【００８５】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【００８６】
この［期間−ＴＰ（２）2］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００８７】
［期間−ＴＰ（２）3］（図４、図５の（Ｄ）参照）
この［期間−ＴＰ（２）3］の始期において、走査線ＳＣＬからの走査信号によって書込みトランジスタＴＲWをオフ状態とする。また、データ線ＤＴＬに印加される電圧が、第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わる（映像信号期間）。閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない。尚、閾値電圧キャンセル処理において駆動トランジスタＴＲDがオフ状態に達していない場合には、［期間−ＴＰ（２）3］においてブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。
【００８８】
［期間−ＴＰ（２）4］（図４、図５の（Ｅ）参照）
この期間内に、上記の工程（ｃ）を行う。走査線ＳＣＬからの走査信号によって書込みトランジスタＴＲWをオン状態とする。そして、書込みトランジスタＴＲWを介して、データ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する。その結果、第１ノードＮＤ1の電位はＶSig_mへと上昇する。駆動トランジスタＴＲDはオン状態である。尚、場合によっては、［期間−ＴＰ（２）3］において書込みトランジスタＴＲWのオン状態を保った構成とすることもできる。この構成にあっては、［期間−ＴＰ（２）3］においてデータ線ＤＴＬの電圧が第１ノード初期化電圧ＶOfsから映像信号ＶSig_mに切り替わると直ちに書込み処理が開始される。
【００８９】
ここで、容量部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの容量ＣELの容量は値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量を値ｃgsとする。駆動トランジスタＴＲDのゲート電極の電位がＶOfsからＶSig_m（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴＲDのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig_m−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの容量ＣEL、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴＲDのゲート電極の電位の変化分（ＶSig_m−ＶOfs）に基づく駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの容量の値ｃELは、容量部Ｃ1の容量の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。従って、上述した説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮していない。また、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。尚、駆動のタイミングチャートは、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。
【００９０】
上述した書込み処理にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）4］において第２ノードＮＤ2の電位が上昇する。この電位の上昇量（図４に示すΔＶ）については後述する。駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇を考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【００９１】
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）      （３）
【００９２】
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、駆動トランジスタＴＲDのゲート電極の電位を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００９３】
次いで、上述した［期間−ＴＰ（２）4］における第２ノードＮＤ2の電位の上昇について説明する。上述した実施例の駆動方法にあっては、書込み処理において、駆動トランジスタＴＲDの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理が併せて行われる。
【００９４】
駆動トランジスタＴＲDをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生ずることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴＲDのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生ずると、表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【００９５】
上述した実施例の駆動方法にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSig_mが印加される。このため、図４に示すように、［期間−ＴＰ（２）4］において第２ノードＮＤ2の電位が上昇する。駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量ΔＶ（電位補正値）は大きくなる。逆に、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【００９６】
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶ      （４）
【００９７】
尚、書き込み処理を実行するための所定の時間（図４においては、［期間−ＴＰ（２）4］の全時間（ｔ0）については後述する。また、このときの駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（２）4］の全時間ｔ0は決定されているとする。［期間−ＴＰ（２）4］において、発光部ＥＬＰが発光することはない。この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【００９８】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat）    （２’）
【００９９】
［期間−ＴＰ（２）5］（図４、及び、図５の（Ｆ）参照）
以上の操作によって、工程（ａ）乃至工程（ｃ）が完了する。その後、この［期間−ＴＰ（２）5］において、上記の工程（ｄ）を行う。即ち、駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持した状態で、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、書込みトランジスタＴＲWをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴＲDのゲート電極を浮遊状態とする。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【０１００】
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１０１】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
【０１０２】
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶ）2    （５）
【０１０３】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_mの値から、駆動トランジスタＴＲDの移動度μに起因した電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の表示素子１０の輝度は、係る電流Ｉdsに対応した値である。
【０１０４】
しかも、移動度μの大きな駆動トランジスタＴＲDほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig_m−ＶOfs−ΔＶ）2の値が小さくなる結果、駆動トランジスタＴＲDの移動度μのばらつき（更には、ｋのばらつき）に起因するドレイン電流Ｉdsのばらつきを補正することができる。これにより、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部ＥＬＰの輝度のばらつきを補正することができる。
【０１０５】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この第（ｍ＋ｍ’−１）番目の水平走査期間の終期は、［期間−ＴＰ（２）6］の終期に相当する。ここで、「ｍ’」は、１＜ｍ’＜Ｍの関係を満たし、表示装置において所定の値である。換言すれば、発光部ＥＬＰは、［期間−ＴＰ（２）5］の始期から第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の直前まで駆動され、この期間が発光期間となる。
【０１０６】
［期間−ＴＰ（２）7］（図４、図６の（Ａ）参照）
次いで、発光部ＥＬＰを非発光状態とする。具体的には、書込みトランジスタＴＲWのオフ状態を保った状態で、［期間−ＴＰ（２）7］の始期（換言すれば、第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の始期）において、電源部１００から供給される電圧を、電圧ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
【０１０７】
そして、上述した非発光状態を、次のフレームにおける第ｍ番目の水平走査期間Ｈmの直前まで継続する。この時点は、図４に示す［期間−ＴＰ（２）+1］の始期の直前に相当する。このように、非発光期間を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。例えば、ｍ’＝Ｍ／２と設定すれば、発光期間及び非発光期間の時間長は、それぞれ、１表示フレーム期間の略半分の時間長となる。
【０１０８】
以上によって、第（ｎ，ｍ）番目の副画素を構成する表示素子１０の発光の動作が完了する。
【０１０９】
そして、［期間−ＴＰ（２）+1］以降においては、上述した［期間−ＴＰ（２）1］乃至［期間−ＴＰ（２）7］において説明したと同様の工程をくり返して行う（図４、及び、図６の（Ｂ）参照）。即ち、図４に示す［期間−ＴＰ（２）7］は、次の［期間−ＴＰ（２）0］に該当する。
【０１１０】
ここで、［期間−ＴＰ（２）4］の最適な全時間ｔ0の長さは、映像信号ＶSigの値によって左右される。定性的には、ＶSig_mの値が小さくなる程、［期間−ＴＰ（２）4］が長くなるように制御することが好ましい。映像信号ＶSig_mと最適な全時間ｔ0との関係について説明する。
【０１１１】
図７の（Ａ）に示すように、［期間−ＴＰ（２）4］において、第２ノードＮＤ2にドレイン電流Ｉdsが流れ込むことにより、第２ノードＮＤ2の電位が上昇する。ここで、第２ノードＮＤ2の電位を変数Ｖで表す。［期間−ＴＰ（２）4］における駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（６）で表される。
【０１１２】
Ｖgs＝ＶSig_m−Ｖ    （６）
【０１１３】
そして、［期間−ＴＰ（２）4］におけるドレイン電流Ｉdsは、上述の式（１）及び上述の式（６）に基づいて、以下の式（７）で表される。
【０１１４】
Ｉds＝ｋ・μ・（ＶSig_m−Ｖth−Ｖ）2    （７）
【０１１５】
上述の式（７）に基づく電流が流れ込むことにより、容量部Ｃ1及び発光部ＥＬＰの容量ＣELの電荷が増加する。ここで、図７の（Ｂ）に示すように、容量部Ｃ1及び容量ＣELはそれぞれ一端が固定された電位にある。従って、容量部Ｃ1の電荷と容量ＣELの電荷の総量を変数Ｑとして表し、容量部Ｃ1と容量ＣELとを合わせた容量をＣSと表せば（ＣSの容量の値＝ｃ1＋ｃEL）、以下の式（８）が成り立つ。そして、式（８）に基づいて、以下の式（９）を得る。
【０１１６】
Ｉds＝ｄＱ／ｄｔ＝ＣS・ｄＶ／ｄｔ    （８）
【０１１７】
ｄＶ／ｄｔ＝（１／ＣS）・Ｉds    （９）
【０１１８】
上述の式（９）、及び、上述の式（７）に基づいて、以下の式（１０）を得る。
【０１１９】
2010181788.tif 000003
【０１２０】
［期間−ＴＰ（２）4］の始期において、第２ノードＮＤ2の電位は「ＶOfs−Ｖth」である。従って、式（１０）の左辺における積分期間を[０，ｔ0］とするとき、式（１０）の右辺における積分期間は［ＶOfs−Ｖth，Ｖ］となる。更には、ＶOfsを０ボルトとしたので、式（１０）の右辺における積分期間は［−Ｖth，Ｖ］である。式（１０）の両辺を上述した積分区間について積分し、整理して、以下の式（１１）を得る。そして、式（１１）と上述の式（７）に基づいて、以下の式（１２）を得る。
【０１２１】
2010181788.tif 000004
【０１２２】
2010181788.tif 000005
【０１２３】
ここで、移動度μが変化してもドレイン電流Ｉdsが変化しないという条件を満たす時間ｔ0が、好適な時間ｔ0である。従って、移動度μを変数として上述の式（１２）を微分し、その値が０となるときの時間ｔ0が最適な時間ｔ0である。ｄＩds／ｄμ＝０として時間ｔ0を求めると、以下の式（１３）を得る。また、式（１３）を式（１２）に代入して整理すると、式（１４）を得る。
【０１２４】
ｔ0＝ＣS／（ｋ・μ・ＶSig_m）    （１３）
【０１２５】
Ｉds＝ｋ・μ・（ＶSig_m／２）2    （１４）
【０１２６】
上述の式（１３）において、映像信号ＶSig_mは画像の輝度に応じて１ボルトから８ボルトまで変化する。式（１３）から明らかなように、最適なｔ0の値は、映像信号ＶSig_mの値に反比例する。即ち、定性的には、映像信号ＶSig_mの値が小さくなる程、［期間−ＴＰ（２）4］が長くなるように制御することが好ましい。映像信号ＶSig_mの値と最適な時間ｔ0との関係を図７の（Ｃ）に示す。尚、図７の（Ｃ）の横軸は、ＶSig_mが８ボルトであるときの最適なｔ0を基準に規格化して記した。
【０１２７】
ＶOfsを０ボルトとしたので、上述の式（５）においてＶOfsは０であり、Ｉds＝ｋ・μ・（ＶSig_m−ΔＶ）2となる。この式と上述の式（１４）とを対比すると、最適なΔＶの値とはＶSig_m／２であることが分かる。換言すれば、移動度補正処理によって、第２ノードＮＤ2の電位をＶSig_m／２上昇させることが最も好ましい。
【０１２８】
映像信号ＶSig_mが８ボルト（白表示）である場合の時間ｔ0の最適値を基準とすると、映像信号ＶSig_mが１ボルト（黒表示）である場合には、時間ｔ0の最適値は約８倍となる。このように、実施例の駆動方法にあっては、最適な時間ｔ0の値は、映像信号ＶSig_mの値により大きく変化する。映像信号ＶSig_mの値に応じて、図４における［期間−ＴＰ（２）4］の長さを変えるように書込みトランジスタＴＲWを駆動することができれば、良好に移動度補正を行うことができる。後述するように、書込み処理工程において書込みトランジスタＴＲWのゲート電極に印加される走査信号の立下りを傾斜した形状とすることにより、映像信号ＶSig_mの値に応じて、［期間−ＴＰ（２）4］の長さを変えることができる。
【０１２９】
図８に、図４に示す［期間−ＴＰ（２）4］を含む水平走査期間Ｈmにおけるデータ線ＤＴＬの電位、走査線ＳＣＬの電位、駆動トランジスタＴＲDの状態、第１ノードＮＤ1の電位、及び、第２ノードＮＤ2の電位の関係を模式的に示す。
【０１３０】
書込みトランジスタＴＲWの閾値電圧をＶth_TRwと表すとき、［期間−ＴＰ（２）4］の終期は、走査線ＳＣＬの電位が、ＶSig_m＋Ｖth_TRwを下回るときである。図８に示すように、書込み処理工程において書込みトランジスタＴＲWのゲート電極に印加される走査信号の立下りは傾斜した形状であり、書込み処理工程においてデータ線ＤＴＬから映像信号ＶSig_mを第１ノードＮＤ1に印加する期間の終期は、映像信号ＶSig_mの値が低い程遅くなるように調整される。
【０１３１】
上述したように、最適なｔ0の値は、映像信号ＶSig_mの値に反比例する。従って、図８に示すように、走査信号の立ち下がりは、立ち下がりの初期において傾斜が大きく、立ち下がりの終期において傾斜が小さい形状とすることが好ましい。これにより、映像信号ＶSig_mの値に応じて、図４における［期間−ＴＰ（２）4］の長さを好適に変えることができる。
【０１３２】
図９は、走査回路１０１の構成を説明するための模式的な回路図である。図９に示すように、走査回路１０１を構成するシフトレジスタ回路１０１Ａからの信号をレベルシフト回路１０１Ｂに入力する。そして、レベルシフト回路１０１Ｂに接続された電圧変調回路１０１Ｃによってレベルシフト回路１０１Ｂに供給される電圧を変調することにより、走査信号の立下りを傾斜した形状とすることができる。
【０１３３】
以上、走査線ＳＣＬに印加する走査信号の波高値が一定であるとして動作を説明した。上述した動作によって、駆動トランジスタＴＲDの特性のばらつきに起因する輝度のばらつきは軽減される。しかし、例えば製造プロセス等の影響により、走査線に接続された表示素子１０の輝度が各行毎にばらつくといった現象が認められる場合がある。実施例の駆動方法にあっては、第１番目乃至第Ｍ番目の走査線ＳＣＬに印加する走査信号の波高値を走査線ＳＣＬ毎に制御することにより、走査線ＳＣＬに対応する表示素子１０の輝度特性を制御する。具体的には、各レベルシフト回路１０１Ｂに印加する電圧を制御することにより、レベルシフト回路１０１Ｂの出力側から出力される走査信号の波高値を制御する。
【０１３４】
図１０及び図１１を参照して、電圧変調回路１０１Ｃの構成について説明する。電圧変調回路１０１Ｃは、ディスクリート回路１０１Ｄ、及び、ディスクリート回路１０１Ｄの動作電圧を制御するための電圧供給回路１０１Ｅを備えている。ディスクリート回路１０１Ｄは、オペアンプＯＰ1、４つのトランジスタＱ1，Ｑ2，Ｑ3，Ｑ4、及び、５つの抵抗Ｒ1，Ｒ2，Ｒ3，Ｒ4，Ｒ5から構成されている。オペアンプＯＰ1はボルテージフォロワ接続されている。オペアンプＯＰ1の出力電圧をＶDD_WS1と表す。図１１に示す信号ＤＣＰ１，ＤＣＰ２，ＤＣＰ３が、それぞれ、ディスクリート回路１０１Ｄを構成するトランジスタＱ1，Ｑ3，Ｑ4のゲート電極に印加される。これらの信号は水平走査期間に同期した信号であって、図示せぬ周知の論理回路等によって生成され、ディスクリート回路１０１Ｄに供給される。
【０１３５】
電圧供給回路１０１Ｅは、電圧ＶDD（例えば３０ボルト）を分圧するための抵抗Ｒ6とデジタルポテンショメータ１０１Ｆとを備えており、更に、デジタルポテンショメータ１０１Ｆの値を制御する分圧比制御回路１０１Ｇを備えている。デジタルポテンショメータ１０１Ｆの抵抗値をｒ_101Fと表せば、ディスクリート回路１０１Ｄを構成するオペアンプＯＰ1の入力（＋側）には、ＶDD・ｒ_101F／（Ｒ6＋ｒ_101F）という値の電圧が印加される。従って、オペアンプＯＰ1の出力電圧ＶDD_WS1＝ＶDD・ｒ_101F／（Ｒ6＋ｒ_101F）である。
【０１３６】
デジタルポテンショメータ１０１Ｆの抵抗値ｒ_101Fは、分圧比制御回路１０１Ｇからの信号により、走査線ＳＣＬの走査のタイミングに同期して制御される。具体的には、分圧比制御回路１０１Ｇは、図示せぬ記憶手段に格納され、走査線ＳＣＬに対応した補正係数を参照して、デジタルポテンショメータ１０１Ｆに信号を印加する。上述した補正係数は、例えば表示装置の検査において求めた各行毎の表示素子の輝度特性に基づいて算出され、予め図示せぬ記憶手段に格納されている。尚、補正係数は、必要に応じて適宜書き換えが可能なように記憶手段に格納されていてもよい。
【０１３７】
ディスクリート回路１０１Ｄには、上述したオペアンプＯＰ1の出力電圧ＶDD_WS1、及び、信号ＤＣＰ１，ＤＣＰ２，ＤＣＰ３が印加される。走査線ＳＣＬの走査に係わらず上述した抵抗値ｒ_101Fが一定値である場合のディスクリート回路１０１Ｄの出力電圧ＶDD_WS2は、図１１に示す波形となる。レベルシフト回路１０１Ｂの入力側には、対応する水平走査期間に合わせてシフトレジスタ回路１０１Ａから所定の矩形波が入力される。レベルシフト回路１０１Ｂに接続された電圧変調回路１０１Ｃから上述した出力電圧ＶDD_WS2が印加されるので、レベルシフト回路１０１Ｂの出力信号（走査信号）は、図１１に示す形状となる。
【０１３８】
図１２を参照して、図４に示す［期間−ＴＰ（２）4］の長さが映像信号ＶSig_mの値によって変化することを説明する。図８を参照した説明においても触れたが、データ線ＤＴＬに映像信号ＶSig_mが印加されている状態で、書込みトランジスタＴＲWがオフ状態となるのは、走査線ＳＣＬの電位がＶSig_m＋Ｖth_TRwを下回るときである。従って、図１２に示すように、映像信号ＶSig_mの値が大きいと［期間−ＴＰ（２）4］の長さは短くなり、映像信号ＶSig_mの値が小さいと［期間−ＴＰ（２）4］の長さは長くなるように制御される。
【０１３９】
ここで、第ｍ行目の表示素子１０における輝度特性が、他の行の表示素子１０における輝度特性よりも相対的に低い場合の動作について説明する。分圧比制御回路１０１Ｇは、第ｍ行目の走査線ＳＣＬに対応した補正係数を参照し、対応する水平走査期間Ｈmに同期して、デジタルポテンショメータ１０１Ｆに信号を印加する。そして、デジタルポテンショメータ１０１Ｆの抵抗値ｒ_101Fを所定の基準値よりも相対的に低く設定する。従って、第ｍ番目のレベルシフト回路１０１Ｂに印加する電圧ＶDD_WS1は、水平走査期間Ｈmにおいて低下するように制御される。
【０１４０】
図１３に示すように、第ｍ番目の水平走査期間Ｈmにおいて、第ｍ番目のレベルシフト回路１０１Ｂから出力される走査信号の波高値が低下する。尚、図１３においては、波高値の変化を強調して示した。図１４に示すように、［期間−ＴＰ（２）1］、［期間−ＴＰ（２）2］及び［期間−ＴＰ（２）3］の長さは、走査信号の波高値に多少の高低があっても、基本的には特段影響を受けない。しかし、［期間−ＴＰ（２）4］の長さは、走査信号の波高値が低くなると短くなるように変化し、走査信号の波高値が高くなると長くなるように変化する。
【０１４１】
第ｍ行目の表示素子１０にあっては、［期間−ＴＰ（２）4］の長さは短くなる。これにより、上述した電位補正値ΔＶの値も小さくなる。駆動トランジスタＴＲDのドレイン電流Idsは上述した式（５）で与えられるのであるから、結果として第ｍ行目の表示素子１０においては、駆動トランジスタＴＲDから発光部ＥＬＰに流れる電流が増加する。従って、第ｍ行目の表示素子１０の輝度特性が高くなるように補正される。
【０１４２】
第ｍ行目の表示素子１０における輝度特性が、他の行の表示素子１０における輝度特性よりも相対的に高い場合には、第ｍ番目のレベルシフト回路１０１Ｂに印加する電圧ＶDD_WS1は、水平走査期間Ｈmにおいて上昇するように制御される。これにより、第ｍ行目の表示素子１０にあっては、［期間−ＴＰ（２）4］の長さが長くなる。これにより、上述した電位補正値ΔＶの値が大きくなり、駆動トランジスタＴＲDのドレイン電流Idsは減少する。駆動トランジスタＴＲDから発光部ＥＬＰに流れる電流が減少するので、第ｍ行目の表示素子１０の輝度特性が低くなるように補正される。
【０１４３】
このように、走査信号の波高値を変えることにより、走査線ＳＣＬに接続された表示素子１０の輝度特性を各行毎に容易に調整することができ、輝度の均一性に優れた画像表示を行うことができる。
【０１４４】
以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例における表示装置や表示素子の構成、構造、表示装置の駆動方法の工程は例示であり、適宜変更することができる。
【０１４５】
例えば、図１５に示すように、表示素子１０を構成する駆動回路１１が、第２ノードＮＤ2に接続されたトランジスタ（第１トランジスタＴＲ1）を備えている構成であってもよい。第１トランジスタＴＲ1においては、一方のソース／ドレイン領域は、第２ノード初期化電圧ＶSSが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。第１トランジスタ制御線ＡＺ１を介して第１トランジスタ制御回路１０３からの信号が第１トランジスタＴＲ1のゲート電極に印加され、第１トランジスタＴＲ1のオン／オフ状態を制御する。これにより、第２ノードＮＤ2の電位を設定することができる。
【０１４６】
あるいは又、図１６に示すように、表示素子１０を構成する駆動回路１１が、第１ノードＮＤ1に接続されたトランジスタ（第２トランジスタＴＲ2）を備えている構成であってもよい。第２トランジスタＴＲ2においては、一方のソース／ドレイン領域は、第１ノード初期化電圧ＶOfsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されている。第２トランジスタ制御線ＡＺ２を介して第２トランジスタ制御回路１０４からの信号が第２トランジスタＴＲ2のゲート電極に印加され、第２トランジスタＴＲ2のオン／オフ状態を制御する。これにより、第１ノードＮＤ2の電位を設定することができる。
【０１４７】
更には、図１７に示すように、表示素子１０を構成する駆動回路１１が、上述した第１トランジスタＴＲ1と第２トランジスタＴＲ2とを共に備えている構成であってもよい。また、これに加えて、別のトランジスタを備えている構成とすることもできる。
【符号の説明】
【０１４８】
ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＴＲ1・・・第１トランジスタ、ＴＲ2・・・第２トランジスタ、Ｃ1・・・容量部、ＥＬＰ・・・発光部、ＣEL・・・発光部ＥＬＰの容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＡＺ１・・・第１トランジスタ制御線、ＡＺ２・・・第２トランジスタ制御線、ＣＬ・・・制御線、ＰＳ１・・・給電線、ＰＳ２・・・給電線、ＯＰ1・・・オペアンプ、Ｑ1，Ｑ2，Ｑ3，Ｑ4・・・トランジスタ、Ｒ1，Ｒ2，Ｒ3，Ｒ4，Ｒ5，Ｒ6・・・抵抗、１０・・・表示素子、１１・・・駆動回路、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５，３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８・・・配線、３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電源部、１０１・・・走査回路、１０１Ａ・・・シフトレジスタ回路、１０１Ｂ・・・レベルシフト回路、１０１Ｃ・・・電圧変調回路、１０１Ｄ・・・ディスクリート回路、１０１Ｅ・・・電圧供給回路、１０１Ｆ・・・デジタルポテンショメータ、１０１Ｇ・・・分圧比制御回路、１０２・・・信号出力回路、１０３・・・第１トランジスタ制御回路、１０４・・・第２電源部、１０５・・・第２トランジスタ制御回路、１０６・・・第３トランジスタ制御回路
【図１】
2010181788.tif 000006
【図２】
2010181788.tif 000007
【図３】
2010181788.tif 000008
【図４】
2010181788.tif 000009
【図５】
2010181788.tif 000010
【図６】
2010181788.tif 000011
【図７】
2010181788.tif 000012
【図８】
2010181788.tif 000013
【図９】
2010181788.tif 000014
【図１０】
2010181788.tif 000015
【図１１】
2010181788.tif 000016
【図１２】
2010181788.tif 000017
【図１３】
2010181788.tif 000018
【図１４】
2010181788.tif 000019
【図１５】
2010181788.tif 000020
【図１６】
2010181788.tif 000021
【図１７】
2010181788.tif 000022
【手続補正書】
【提出日】平成22年1月26日(2010.1.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１４６
【補正方法】変更
【補正の内容】
【０１４６】
あるいは又、図１６に示すように、表示素子１０を構成する駆動回路１１が、第１ノードＮＤ1に接続されたトランジスタ（第２トランジスタＴＲ2）を備えている構成であってもよい。第２トランジスタＴＲ2においては、一方のソース／ドレイン領域は、第１ノード初期化電圧ＶOfsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されている。第２トランジスタ制御線ＡＺ２を介して第２トランジスタ制御回路１０４からの信号が第２トランジスタＴＲ2のゲート電極に印加され、第２トランジスタＴＲ2のオン／オフ状態を制御する。これにより、第１ノードＮＤ1の電位を設定することができる。