(57)【要約】【課題】装置内の遅延量の変動があっても測定対象の遅延量を正確に測定できる。【解決手段】トリガ生成部２２は遅延測定起動用のトリガ信号ＴｇをＳＤＨフレーム先頭タイミングと同期させて生成する。送信データ処理部２３は、トリガ信号を受けてペイロード領域の所定位置にエラーが挿入されたＳＤＨフレームを生成して測定対象１に送信する。送信遅延量測定部２４は、トリガ信号生成時からＳＤＨフレームの先頭データが送出されるまでの時間を送信遅延量として測定する。受信遅延量測定部３４は、測定対象１から出力された特定のＳＤＨフレームが受信データ処理部３２に入力されてからエラー検出部３３に到達するまでの時間を受信遅延量として測定する。遅延量算出部４０は、トリガ信号生成時からエラー検出部３３でエラー検出されるまでの時間から、送信遅延量と受信遅延量の合計を差し引いて、測定対象１の遅延量を求める。【選択図】図１
2010252198.tif 000002
【特許請求の範囲】
【請求項１】
遅延測定起動用のトリガ信号をＳＤＨフレーム先頭タイミングと同期させて生成するトリガ生成部（２２）と、
前記トリガ信号を受け、ペイロード領域の所定位置にエラーが挿入された特定のＳＤＨフレームを生成して測定対象に送信する送信データ処理部（２３）と、
前記トリガ信号が生成されてから、前記送信データ処理部から前記特定のＳＤＨフレームの先頭データが出力されるまでの時間を送信遅延量として測定する送信遅延量測定部（２４）と、
前記測定対象から出力された前記特定のＳＤＨフレームを受信し、そのデータの解析を行う受信データ処理部（３２）と、
前記受信データ処理部で解析された前記特定のＳＤＨフレームのペイロード領域の前記所定位置のエラーを検出するエラー検出部（３３）と、
前記特定のＳＤＨフレームが前記受信データ処理部に入力されてから前記エラー検出部に到達するまでの時間を受信遅延量として測定する受信遅延量測定部（３４）と、
前記トリガ信号が生成されてから前記エラー検出部でエラーが検出されるまでの時間から、前記送信遅延量と受信遅延量の合計を差し引いて、前記測定対象の遅延量を求める遅延量算出部（４０）とを備えた遅延測定装置。
【請求項２】
前記送信データ処理部は、ＳＤＨフレームの全チャンネルについて共通のトリガタイミングを使用してエラービットを挿入するように構成されていることを特徴とする請求項１記載の遅延測定装置。
【請求項３】
前記送信データ処理部は、前記トリガ信号を受けてから、ＳＤＨフレームにエラービットが挿入されるまでの時間に対応したビット数分連続したエラービットを挿入して送信し、
前記エラー検出部が前記エラービットの長さを検出し、前記遅延量算出部は前記検出されたエラービットの長さに対応した時間分の補正を行って前記遅延時間を算出することを特徴とする請求項１または請求項２記載の遅延測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＤＨフレームデータを伝送するネットワーク等を測定対象とし、その測定対象によるＳＤＨフレームの伝送遅延時間を正確に測定するための技術に関する
【背景技術】
【０００２】
上記のような伝送遅延時間を測定する場合、一般的に試験に用いる特定のＳＤＨフレームを送信部から測定対象に送信し、測定対象から出力された特定のＳＤＨフレームを受信部により受信して、送信タイミングから受信タイミングまでの時間を測定している。
【０００３】
しかし、実際の測定装置では、測定開始を指示してから特定のＳＤＨフレームが送信されるまでの送信遅延や、ＳＤＨフレームを受けてからそれが特定のＳＤＨフレームであることが検知されるまでの受信遅延があり、これらの装置内部の遅延量がわからないと、実際の測定対象の遅延量を正確に把握することはできない。
【０００４】
上記した装置内部の遅延量は、送信用のＳＤＨフレームデータの生成に要する時間と、受信したＳＤＨフレームを解析してそれが特定のＳＤＨフレームであるかを検知するまでに要する時間であり、それらの時間は、データ生成やフレーム解析に要するシステムのクロック数を予め計算しておくことで把握でき、従来はその計算値に基づいて得られた遅延量を全体の遅延量から減じることで測定対象の遅延量を求めていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−４３１７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、ＳＤＨフレームデータを生成し、解析するためのモジュールの追加や削減等により、上記の処理に必要なクロック数が変わってしまい、それをいちいち計算していたのでは非効率的であり、計算ミスによる測定誤差が生じてしまう。
【０００７】
本発明は、この問題を解決し、装置内部の遅延量の変動があっても測定対象によるＳＤＨフレームの遅延量を正確に測定することができる遅延測定装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明の請求項１記載の遅延測定装置は、
遅延測定起動用のトリガ信号をＳＤＨフレーム先頭タイミングと同期させて生成するトリガ生成部（２２）と、
前記トリガ信号を受け、ペイロード領域の所定位置にエラーが挿入された特定のＳＤＨフレームを生成して測定対象に送信する送信データ処理部（２３）と、
前記トリガ信号が生成されてから、前記送信データ処理部から前記特定のＳＤＨフレームの先頭データが出力されるまでの時間を送信遅延量として測定する送信遅延量測定部（２４）と、
前記測定対象から出力された前記特定のＳＤＨフレームを受信し、そのデータの解析を行う受信データ処理部（３２）と、
前記受信データ処理部で解析された前記特定のＳＤＨフレームのペイロード領域の前記所定位置のエラーを検出するエラー検出部（３３）と、
前記特定のＳＤＨフレームが前記受信データ処理部に入力されてから前記エラー検出部に到達するまでの時間を受信遅延量として測定する受信遅延量測定部（３４）と、
前記トリガ信号が生成されてから前記エラー検出部でエラーが検出されるまでの時間から、前記送信遅延量と受信遅延量の合計を差し引いて、前記測定対象の遅延量を求める遅延量算出部（４０）とを備えている。
【０００９】
また、本発明の請求項２の遅延測定装置は、請求項１記載の遅延測定装置において、
前記送信データ処理部は、ＳＤＨフレームの全チャンネルについて共通のトリガタイミングを使用してエラービットを挿入するように構成されていることを特徴とする。
【００１０】
また、本発明の請求項３の遅延測定装置は、請求項１または請求項２記載の遅延測定装置において、
前記送信データ処理部は、前記トリガ信号を受けてから、ＳＤＨフレームにエラービットが挿入されるまでの時間に対応したビット数分連続したエラービットを挿入して送信し、
前記エラー検出部が前記エラービットの長さを検出し、前記遅延量算出部は前記検出されたエラービットの長さに対応した時間分の補正を行って前記遅延時間を算出することを特徴とする。
【発明の効果】
【００１１】
このように構成されているため、本発明の遅延測定装置では、ペイロード領域の所定位置にエラーが挿入された遅延測定用の特定のＳＤＨフレームの生成処理による遅延および受信データ処理による遅延量が変化しても、測定対象の遅延量を正確に測定することができる。
【００１２】
また、ＳＤＨフレームの全チャンネルについて共通のタイミングでエラービットを挿入するようにした場合、全チャンネルについての遅延量を一つの基準タイミングに基づいて測定することが可能となる。
【００１３】
また、トリガタイミングから実際にエラービットが挿入されるまでの時間分のエラービットを挿入して送出するようにしたものでは、受信側でエラーの数を計数することで上記時間がわかり、その時間分の遅延時間の補正を簡単に行うことができる。
【００１４】
特に、マルチチャンネルの場合では、トリガタイミングから実際にエラービットが挿入されるまでの時間がまちまちであり、それらの情報を例えば数１０００チャンネル分送信部から遅延量算出部へ通知するのに比べて、データ処理および測定系における配線数を格段に簡易化することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態の構成を示す図
【図２】ＳＤＨフレーム生成の基本構成図
【図３】前記チャンネルに共通のタイミングでエラーを挿入するための構成図
【図４】ＳＤＨフレームの構造を示す図
【発明を実施するための形態】
【００１６】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用した遅延測定装置２０の構成を示している。
【００１７】
遅延測定装置２０は、送信部２１と受信部３１とを有している。
送信部２１には、遅延測定起動用のトリガ信号ＴｇをＳＤＨフレーム先頭タイミングと同期させて生成するトリガ生成部２２と、そのトリガ信号Ｔｇを受け、ペイロード領域の所定位置にエラーが挿入された特定のＳＤＨフレームを生成して測定対象に送信する送信データ処理部２３とが設けられている。
【００１８】
なお、この特定のＳＤＨフレームは、トリガ信号ＴｇをＳＤＨのフレーム先頭パルスと同期させ、その先頭パルスを基準として、例えばペイロード領域の所定位置にエラービットが挿入されたフレームである。
【００１９】
送信データ処理部２３で生成された特定のＳＤＨフレームは、ＳＤＨのネットワーク等の測定対象１へ送信される。
【００２０】
送信遅延量測定部２４は、トリガ信号Ｔｇが出力された時刻ｔ０と、送信データ処理部２３で生成された特定のＳＤＨフレームの先頭データ（フレーム先頭パルスのエッジタイミング）が送出される時刻ｔ１との差ΔＴｔを送信遅延量として測定する。
【００２１】
送信遅延量格納部２５には、送信遅延量測定部２４によって測定された送信遅延量ΔＴｔが記憶される。
【００２２】
一方、受信部３１は、測定対象１を経由して入力された特定のＳＤＨフレームを受信データ処理部３２により受信し、送信データ処理部２３と逆の処理（データ分解処理）を行い、フレーム内のデータをエラー検出部３３に出力する。
【００２３】
エラー検出部３３は、入力されるデータに対し、遅延測定用の特定のＳＤＨフレームのペイロード領域の所定位置に挿入されているエラーを検出する。
【００２４】
受信遅延量測定部３４は、受信したＳＤＨフレームの先頭データが入力された時刻ｔ２（ＳＤＨのフレーム先頭パルスのエッジタイミング）からエラー検出部３３に到達した時刻ｔ３との差ΔＴｒを、受信遅延量として測定する。
【００２５】
受信遅延量格納部３５には、受信遅延量測定部３４によって測定された受信遅延量ΔＴｒが記憶される。
【００２６】
遅延量算出部４０は、次の式のように、トリガ信号Ｔｇが生成された時刻ｔ０からエラー検出部３３でエラーが検出される時刻ｔ３までの時間（ｔ３−ｔ０）から、送信遅延量と受信遅延量の合計（ΔＴｔ＋ΔＴｒ）を差し引いて、測定対象の遅延量Ｔｄを求める。
【００２７】
Ｔｄ＝（ｔ３−ｔ０）−（ΔＴｔ＋ΔＴｒ）
【００２８】
このように実施形態の遅延測定装置２０は、送信部２１内の遅延量ΔＴｔおよび受信部３１内の遅延量ΔＴｒが自動的に測定され、その測定された内部遅延量を差し引いた演算により測定対象１の遅延量Ｔｄを求めている。
【００２９】
このため、送信部２１の構成の増加等に伴うデータ生成に要する時間が変化しても、その遅延量の変化に左右されずに測定対象１の遅延量Ｔｄを正確に求めることができる。
【００３０】
なお、上記説明は、単一チャンネルのＳＤＨフレームのペイロード領域の所定位置にエラービットを挿入する場合について説明したが、マルチチャンネル化されたＳＤＨフレームデータの場合、チャンネル毎にエラー挿入タイミングが異なると、受信側に全チャンネル分の挿入タイミングを別々に送らなければならず、処理が複雑化してしまう。
【００３１】
したがって、多様にマッピングされた複数チャンネルの遅延を共通のトリガ信号を基準にして正確に測定するためには、全てのチャンネルに対して同時にエラービットを挿入する必要がある。以下、その点について説明する。
【００３２】
ＳＤＨフレームの生成の基本は図２のように、ビットレートによって一意的に決まる周期で繰り返されるＳＤＨのフレーム先頭パルスを基準として動作する。そしてＳＤＨフレーム直下にはＡＵＧと呼ばれる領域があり、ＡＵＧの中にはＡＵ４またはＡＵ３という領域がある。そして、ＡＵ４の中にはＶＣ４という最も大きなコンテナがあり、ＡＵ３にはＶＣ３というコンテナがある。
【００３３】
さらに、ＶＣ４のコンテナにはＴＵＧ３があり、ＴＵＧ３の中にはＴＵ３またはＴＵＧ２がある。ＴＵ３の中にはＬＯＶＣ３があり、ＴＵＧ２の中にはＴＵ２またはＴＵ１２またはＴＵ１１がある。
【００３４】
一方、ＶＣ３の中にはＴＵＧ２があり、ＴＵＧ２の中にはＴＵ２またはＴＵ１２またはＴＵ１１がある。さらに、ＴＵ２とＴＵ１１とＴＵ１２の中には、それぞれＶＣ２、ＶＣ１２、ＶＣ１１というコンテナがある。ＶＣ１１は最も小さいコンテナである。
【００３５】
すべてのタイミングの基準は、ＳＤＨのフレーム先頭パルスであり、上記した各コンテナの領域もこのフレーム先頭パルスを基準にして生成される。
【００３６】
ところが１番小さいコンテナＶＣ１１の領域は、それより１段大きな領域であるＴＵ１１の情報から作られ、ＴＵ１１の情報はＴＵＧ２の情報から作られ、ＴＵＧ２の情報は、ＴＵＧ３またはＶＣ３から作られ、ＴＵＧ３の情報はＶＣ４から作られ、ＶＣ４またはＶＣ３の情報は、ＡＵ４またはＡＵ３から作られ、ＡＵ４またはＡＵ３の情報は、ＡＵＧから作られ、ＡＵＧがＳＤＨフレームから作られる。
【００３７】
つまり、ＶＣ４の領域を生成するのに要する処理ステップと、ＶＣ１１の領域を生成するのに要する処理ステップが異なることになる。
【００３８】
コンテナにはオーバヘッド領域とペイロード領域とがあり、上記のようにエラーはペイロード領域に挿入する必要がある。ＶＣ４とＶＣ１１ではペイロード領域を特定するまでのステップ数が異なるので、エラーの挿入タイミングが異なってしまう。
【００３９】
そこで、図３に示しているようにペイロード挿入回路の前段に遅延調整回路（図示せず）を設けることで、ペイロード挿入を全マッピングおよび全チャンネルで共通とし、エラー挿入指示タイミング制御をその回路に集約し、エラー挿入指示タイミングを全マッピングおよび全ＣＨ同時で共通としている。
【００４０】
また、上記のようにエラー挿入タイミングを共通化するだけでなく、そのエラー挿入タイミングをＳＤＨのフレーム先頭パルスに同期させる（即ち、ＳＤＨのフレーム先頭から一番近い直後の挿入可能タイミングでエラーを挿入する）ことで、既に全てのタイミングの基準として受け渡しされているＳＤＨのフレーム先頭パルスをトリガとして利用し、新たにエラー挿入タイミングを示すトリガ信号を与えないで済むようにしている。
【００４１】
ＳＤＨフレームは図４に示すようなフレーム構造をもち、ｒｏｗ１からｒｏｗ９まで順番に、且つ各ｒｏｗについてｃｌｍ１〜ｃｌｍ２７０の順に送信する。
【００４２】
上記したようにエラー挿入指示タイミングは、全マッピング、全チャンネル共通でＳＤＨのフレーム先頭パルスに同期させるが、各コンテナでは、エラー挿入指示から最初にペイロード領域のタイミングになるまで待つ必要がある。その待ち時間は、コンテナの種類およびエラー挿入時の各コンテナのペイロード領域の位置により異なる。そして、この待ち時間は、そのまま遅延測定誤差として測定結果に含まれてしまう。
【００４３】
そこで、共通のエラー挿入指示タイミングから各コンテナが実際にエラー挿入を実行するまでの時間Ｔｋをコンテナ毎に測定し、エラー挿入の際にその測定時間Ｔｋの情報をコンテナに埋め込ませておく。この処理は前記送信データ処理部２３で行うが、具体的な処理としては、測定時間Ｔｋに対応した数のエラービットを連続で挿入することで行う。
【００４４】
つまり、測定時間Ｔｋは、送信データ処理部２３のシステムクロックの周期Ｔｃとし、整数をＵとすると、
Ｔｋ＝Ｕ・Ｔｃ
で表される。
【００４５】
この整数Ｕがチャンネル毎の測定時間Ｔｋを表す値であるので、この整数Ｕ分のエラービットをそれぞれ挿入する。
【００４６】
このようにすれば、エラー検出部３３で検出されるエラー数Ｕからその持続時間Ｔｋを求め、遅延量算出部４０において、前記した送信部２１の遅延量ΔＴｔと受信部３１の遅延量ΔＴｒの合計を補正値Ｈ１、エラー持続時間をＴｋ、トリガ生成部２２からトリガ信号Ｔｇが出力された時刻をｔ０、エラー検出部３３におけるエラー検出開始時刻をｔ４として、下記式により高精度な遅延量測定を実現できる。
【００４７】
遅延量Ｔｄ＝（ｔ４−ｔ０）−（Ｈ１＋Ｔｋ）
【００４８】
また、エラー挿入指示タイミングから各コンテナが実際にエラー挿入を実行するまでの時間分のエラーをコンテナに埋め込ませ、受信部２１でそのエラー数を求めてその値を補正値として使用することは、単一チャンネルでの遅延測定でも可能である。
【符号の説明】
【００４９】
１……測定対象、２０……遅延測定装置、２１……送信部、２２……トリガ生成部、２３……送信データ処理部、２４……送信遅延量測定部、２５……送信遅延量格納部、３１……受信部、３２……受信データ処理部、３３……エラー検出部、３４……受信遅延量測定部、３５……受信遅延量格納部、４０……遅延量算出部
【図１】
2010252198.tif 000003
【図２】
2010252198.tif 000004
【図３】
2010252198.tif 000005
【図４】
2010252198.tif 000006