(57)【要約】【課題】高耐圧の窒化物半導体装置を形成することができる技術を提供する。【解決手段】  窒化物半導体装置は、ｎ型層の上面に配置されており、エピタキシャル成長により形成されているｐ型層を備える。窒化物半導体装置は、ｐ型層の側面の全面に配置されており、イオン注入により形成されているｎ型側面領域を備える。ｎ型側面領域によって、ｎ型層とｐ型層との接合界面の端部が覆われている。【選択図】図１
2020198325.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型層の上面に配置されており、エピタキシャル成長により形成されているｐ型層と、
前記ｐ型層の側面の全面に配置されており、イオン注入により形成されているｎ型側面領域と、
を備え、
前記ｎ型側面領域によって、前記ｎ型層と前記ｐ型層との接合界面の端部が覆われている、窒化物半導体装置。
【請求項２】
前記ｎ型側面領域は、
前記ｐ型層と接合界面を形成する高濃度ｎ型側面領域と、
前記ｐ型層と接合界面を形成せず、前記高濃度ｎ型側面領域の少なくとも一部と接している低濃度ｎ型側面領域と、
を含んでおり、
前記低濃度ｎ型側面領域の不純物濃度は前記高濃度ｎ型側面領域の不純物濃度よりも低い、請求項１に記載の窒化物半導体装置。
【請求項３】
前記ｐ型層は、
前記ｎ型層と接合界面を形成する第１のｐ型層と、
前記第１のｐ型層の上面の少なくとも一部に配置されており、ｐ型不純物濃度が前記第１のｐ型層よりも高い第２のｐ型層と、
を含んでいる、請求項１または２に記載の窒化物半導体装置。
【請求項４】
半導体基体が傾斜側面を備えたメサ形状であり、
前記ｎ型側面領域は、前記傾斜側面に配置されている、請求項１〜３の何れか１項に記載の窒化物半導体装置。
【請求項５】
前記ｐ型層の側面と前記ｐ型層の底面とを接続するコーナー部が、曲線で形成されている、請求項１〜４の何れか１項に記載の窒化物半導体装置。
【請求項６】
前記ｎ型側面領域は、ｎ型不純物濃度とｐ型不純物濃度が略同等のｉ型領域を介して前記ｐ型層の側面に接している、請求項１〜５の何れか１項に記載の窒化物半導体装置。
【請求項７】
前記ｎ型側面領域は、ｐ型不純物を含んでおり、
前記ｎ型側面領域では、ｐ型不純物濃度よりもｎ型不純物濃度の方が高い、請求項１〜６の何れか１項に記載の窒化物半導体装置。
【請求項８】
前記ｎ型側面領域に含まれているｎ型不純物は、シリコンまたはゲルマニウムである、請求項１〜６の何れか１項に記載の窒化物半導体装置。
【請求項９】
ｎ型層の上面に配置されているｐ型層の側面の全面にｎ型側面領域が配置されている窒化物半導体装置の製造方法であって、
前記ｐ型層よりも薄い薄膜ｐ型層をエピタキシャル成長法により成膜する成膜工程と、
前記成膜工程で形成された前記薄膜ｐ型層の表面から前記窒化物半導体装置の外周に沿ってｎ型不純物をイオン注入する注入工程であって、前記薄膜ｐ型層の底面よりも深い位置までイオン注入する前記注入工程と、
を備え、
前記成膜工程と前記注入工程とを交互に繰り返して前記薄膜ｐ型層を積層することで、前記ｐ型層および前記ｎ型側面領域を形成する、窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示する技術は、窒化物半導体装置および窒化物半導体装置の製造方法に関する。
【背景技術】
【０００２】
ｎ型層とｐ型層が積層された構造を備える半導体装置のチップ端面には、ｐｎ接合界面に発生する空乏層の端部が存在する。半導体装置に逆バイアスを印加する際にその端部が大気中に露出していると、端部において空乏層が広がりにくくなり電界集中が起こるため、リークが生じてしまう。露出しているｐｎ接合界面の電界を緩和する構造として、例えば非特許文献１には、半導体装置の側面に位置しているｐｎ接合界面にベベル構造（メサ構造）を作製する技術が開示されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】B.J.Baliga, 「Fundamentals of Power Semiconductor Devices」, Springer, 2008, １５７−１６６ページ
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ベベル構造（メサ構造）において、電界緩和効果を高めるためには、ｐｎ接合界面に対する傾斜斜面の角度を小さくする（すなわち斜面をなだらかにする）必要がある。しかし、傾斜斜面の角度を小さくするほどベベル構造部の面積が増大するため、チップ専有面積が増大してしまう。
【課題を解決するための手段】
【０００５】
本明細書に開示する窒化物半導体装置の一実施形態は、ｎ型層の上面に配置されており、エピタキシャル成長により形成されているｐ型層を備える。窒化物半導体装置は、ｐ型層の側面の全面に配置されており、イオン注入により形成されているｎ型側面領域を備える。ｎ型側面領域によって、ｎ型層とｐ型層との接合界面の端部が覆われている。
【０００６】
ｎ型側面領域によって、ｎ型層とｐ型層との接合界面の端部を覆うことができる。接合界面に発生する空乏層の端部をｎ型側面領域によって堰き止めることができるため、窒化物半導体装置の側面において、空乏層の端部が大気中に露出することがない。リークを抑制することができる。メサ構造を用いる場合に比して、チップ専有面積を縮小しながら、高耐圧を維持することが可能となる。
【０００７】
ｎ型側面領域は、ｐ型層と接合界面を形成する高濃度ｎ型側面領域と、ｐ型層と接合界面を形成せず、高濃度ｎ型側面領域の少なくとも一部と接している低濃度ｎ型側面領域と、を含んでいてもよい。低濃度ｎ型側面領域の不純物濃度は高濃度ｎ型側面領域の不純物濃度よりも低くてもよい。効果の詳細は実施例で説明する。
【０００８】
ｐ型層は、ｎ型層と接合界面を形成する第１のｐ型層を含んでいてもよい。ｐ型層は、第１のｐ型層の上面の少なくとも一部に配置されており、ｐ型不純物濃度が第１のｐ型層よりも高い第２のｐ型層を含んでいてもよい。効果の詳細は実施例で説明する。
【０００９】
半導体基体が傾斜側面を備えたメサ形状であってもよい。ｎ型側面領域は、傾斜側面に配置されていてもよい。効果の詳細は実施例で説明する。
【００１０】
ｐ型層の側面とｐ型層の底面とを接続するコーナー部が、曲線で形成されていてもよい。効果の詳細は実施例で説明する。
【００１１】
ｎ型側面領域は、ｎ型不純物濃度とｐ型不純物濃度が略同等のｉ型領域を介してｐ型層の側面に接していてもよい。効果の詳細は実施例で説明する。
【００１２】
ｎ型側面領域は、ｐ型不純物を含んでいてもよい。ｎ型側面領域では、ｐ型不純物濃度よりもｎ型不純物濃度の方が高くてもよい。
【００１３】
ｎ型側面領域に含まれているｎ型不純物は、シリコンまたはゲルマニウムであってもよい。
【００１４】
本明細書に開示する窒化物半導体装置の製造方法の一実施形態は、ｎ型層の上面に配置されているｐ型層の側面の全面にｎ型側面領域が配置されている窒化物半導体装置の製造方法である。製造方法は、ｐ型層よりも薄い薄膜ｐ型層をエピタキシャル成長法により成膜する成膜工程を備える。製造方法は、成膜工程で形成された薄膜ｐ型層の表面から窒化物半導体装置の外周に沿ってｎ型不純物をイオン注入する注入工程であって、薄膜ｐ型層の底面よりも深い位置までイオン注入する注入工程を備える。成膜工程と注入工程とを交互に繰り返して薄膜ｐ型層を積層することで、ｐ型層およびｎ型側面領域を形成する。効果の詳細は実施例で説明する。
【図面の簡単な説明】
【００１５】
【図１】実施例１に係る半導体装置１の断面概略図である。
【図２】実施例１に係る半導体装置１の製造方法を示すフローチャートである。
【図３】半導体装置１の製造工程を説明する断面概略図である。
【図４】半導体装置１の製造工程を説明する断面概略図である。
【図５】半導体装置１の製造工程を説明する断面概略図である。
【図６】実施例２に係る半導体装置１００の断面概略図である。
【図７】半導体装置１００の製造工程を説明する断面概略図である。
【図８】実施例３に係る半導体装置２００の断面概略図である。
【図９】実施例４に係る半導体装置３００の断面概略図である。
【図１０】実施例５に係る半導体装置４００の断面概略図である。
【図１１】実施例６に係る半導体装置５００の断面概略図である。
【発明を実施するための形態】
【実施例１】
【００１６】
（半導体装置１の構成）
図１に、実施例１に係る半導体装置１の断面概略図を示す。半導体装置１は、窒化ガリウム（ＧａＮ）の縦型のｐｎ接合パワーダイオードである。半導体装置１は、ＧａＮの半導体基板１０を備えている。半導体基板１０は、バッファ層１１、ドリフト層１２、ボディ層１４、コンタクト層１５が積層した構造を有している。
【００１７】
バッファ層１１は、ｎ＋型のＧａＮ基板である。ドリフト層１２は、エピタキシャル成長により形成されたｎ−型のＧａＮ層である。ボディ層１４は、ドリフト層１２上にエピタキシャル成長したｐ型のＧａＮ層である。ドリフト層１２とボディ層１４とは、ｐｎ接合界面を形成している。コンタクト層１５は、ボディ層１４上にエピタキシャル成長したｐ＋型のＧａＮ層である。ボディ層１４よりもコンタクト層１５の方が、ｐ型不純物（マグネシウム）の濃度が高い。コンタクト層１５の表面には、アノード電極１６が形成されている。コンタクト層１５を介してアノード電極１６に接続することで、コンタクト抵抗を低減することができる。バッファ層１１の裏面には、カソード電極１７が形成されている。
【００１８】
ボディ層１４およびコンタクト層１５の側面には、ｎ型領域２０が配置されている。ｎ型領域２０は、半導体基板１０の表面１０ａから深さ方向（−ｚ方向）に伸びており、コンタクト層１５およびボディ層１４を貫通して、ドリフト層１２まで到達している。すなわちｎ型領域２０は、ボディ層１４およびコンタクト層１５の側面の全面を覆うように配置されている。
【００１９】
ｎ型領域２０は、高濃度ｎ型領域２１と、低濃度ｎ型領域２２を備えている。高濃度ｎ型領域２１および低濃度ｎ型領域２２は、イオン注入により形成された領域である。高濃度ｎ型領域２１よりも低濃度ｎ型領域２２の方が、ｎ型不純物（シリコン）の濃度が低い。高濃度ｎ型領域２１は、ボディ層１４およびコンタクト層１５とｐｎ接合界面を形成している。高濃度ｎ型領域２１によって、ドリフト層１２とボディ層１４とのｐｎ接合界面の端部Ｐ１が覆われている。低濃度ｎ型領域２２は、高濃度ｎ型領域２１に対して平面方向（ｘ方向）に配置されている。低濃度ｎ型領域２２は、高濃度ｎ型領域２１の少なくとも一部と接している。低濃度ｎ型領域２２は、高濃度ｎ型領域２１によってボディ層１４およびコンタクト層１５から隔てられているため、ボディ層１４およびコンタクト層１５とｐｎ接合を形成しない。低濃度ｎ型領域２２は、半導体装置１の側面１ａに露出している。
【００２０】
ｎ型領域２０は、ｎ型不純物（シリコン）およびｐ型不純物（マグネシウム）の両方を含んでいる。ｎ型領域２０では、ｐ型不純物濃度よりもｎ型不純物濃度の方が高い。これは、後述するように、エピタキシャル成長で形成されたｐ型のボディ層１４およびコンタクト層１５を、ｎ型不純物のイオン注入による打ち返しによってｎ型化しているためである。またｎ型領域２０は、不純物濃度のピークが深さ方向（ｚ方向）に複数存在するような不純物プロファイルを有している。これは、ＧａＮでは不純物が拡散しないため、注入深さ（注入エネルギー）を変えながら多段注入する必要があるためである。
【００２１】
（半導体装置１の製造方法）
図２のフローチャートを参照して、半導体装置１の製造方法について説明する。ステップＳ１において、バッファ層１１上にドリフト層１２が積層されている窒化ガリウム基板を準備する。ステップＳ２において、ドリフト層１２上に、ボディ層１４よりも薄い薄膜ｐ型層１４ａをエピタキシャル成長法（例：ＭＯＶＰＥ法）により成膜する（図３参照）。
【００２２】
ステップＳ３において、半導体装置１のチップ外周に沿って、薄膜ｐ型層１４ａの表面からｎ型不純物をイオン注入する（図３参照）。図３では、チップ外周に対応する位置を、外周線ＯＬ（一点鎖線）で示している。具体的に説明する。高濃度ｎ型領域２１ａに対応する領域が開口している第１マスクを薄膜ｐ型層１４ａの表面に形成する。イオン注入により高濃度ｎ型領域２１ａを形成する。第１マスクを除去し、低濃度ｎ型領域２２ａに対応する領域が開口している第２マスクを薄膜ｐ型層１４ａの表面に形成する。イオン注入により低濃度ｎ型領域２２ａを形成する。高濃度ｎ型領域２１ａと低濃度ｎ型領域２２ａとは、互いが一部重複するように形成される。高濃度ｎ型領域２１ａおよび低濃度ｎ型領域２２ａの底部の深さは、薄膜ｐ型層１４ａの底面１４ａＢよりも深い。すなわち高濃度ｎ型領域２１ａおよび低濃度ｎ型領域２２ａは、薄膜ｐ型層１４ａを貫通するように形成される。
【００２３】
ステップＳ４において、薄膜ｐ型層１４ａ上に、薄膜ｐ型層１４ｂおよびコンタクト層１５をエピタキシャル成長法により成膜する（図４参照）。薄膜ｐ型層１４ｂの厚さＴ２と薄膜ｐ型層１４ａの厚さＴ１とを合わせた膜厚は、ボディ層１４の膜厚Ｔ０と等しい。このエピタキシャル成長時の加熱処理により、ステップＳ３のイオン注入により導入された結晶欠陥の一部を回復させることができる。
【００２４】
ステップＳ５において、半導体装置１のチップ外周に沿って、コンタクト層１５の表面からｎ型不純物をイオン注入する（図５参照）。具体的な内容は、ステップＳ３と同様であるため、説明を省略する。これにより、先に形成されていた高濃度ｎ型領域２１ａに、新たに形成された高濃度ｎ型領域２１ｂを合体させることで、高濃度ｎ型領域２１を完成させることができる。同様にして、先に形成されていた低濃度ｎ型領域２２ａに、新たに形成された低濃度ｎ型領域２２ｂを合体させることで、低濃度ｎ型領域２２を完成させることができる。なお図５では、高濃度ｎ型領域２１ａと２１ｂの重複部分における境界線、および、低濃度ｎ型領域２２ａと２２ｂの重複部分における境界線を、点線で示している。
【００２５】
ステップＳ６において、窒素雰囲気中で約１１００℃で熱処理を行う。イオン注入（ステップＳ３およびＳ５）で導入された結晶欠陥を、回復することができる。また、ｎ型不純物（シリコン）を活性化することができる。熱処理は、コンタクト層１５表面を保護膜で被覆した状態で行う。これにより、コンタクト層１５表面の熱分解を抑制することができる。
【００２６】
ステップＳ７において、アノード電極１６およびカソード電極１７が形成される。ステップＳ８において、図５に示す外周線ＯＬに沿ってダイシングが行われ、チップに個片化される。これにより、図１に示す半導体装置１が完成する。
【００２７】
（効果）
ＧａＮを用いた半導体素子では、ｐ型領域をイオン注入で形成することが困難であるため、ｐ型層をエピタキシャル成長によりウェハ全面に形成することが一般的である。すると、半導体チップの側面に、ｐｎ接合界面の端部が露出する場合がある。この場合、ｐｎ接合の端部がチップ側面において大気中に露出し、空乏層が広がりにくくなり電界集中が起こるため、リークが発生してしまう。実施例１に記載の技術では、ｎ型領域２０によって、ドリフト層１２とボディ層１４とのｐｎ接合界面の端部Ｐ１を覆うことができる（図１参照）。ｐｎ接合界面に発生する空乏層ＤＬ１（図１のグレーの領域）の端部Ｐ２が半導体装置１の側面１ａに到達しないように、堰き止めることができる。空乏層ＤＬ１の端部Ｐ２が、半導体装置１の側面１ａにおいて、大気中に露出することがない。リークを抑制することができる。
【００２８】
チップ側面に空乏層の端部が露出する場合に、チップ側面にベベル構造（メサ構造）を作製することで、電界を緩和する技術が知られている。しかしベベル構造部の分だけチップ専有面積が増大してしまう。実施例１に記載の技術では、ｎ型領域２０を備えることで、半導体装置１の側面１ａに空乏層の端部が露出しない。ベベル構造を用いることなく、高耐圧を維持することが可能となる。ベベル構造を用いる場合に比して、チップ専有面積を縮小することが可能となる。
【００２９】
ｐｎ接合において、ｐ型とｎ型の不純物濃度に差があると、高濃度側の半導体に空乏層が広がりにくくなるとともに、低濃度側の半導体に空乏層が伸びてしまう。例えば図１の半導体装置１において、高濃度ｎ型領域２１が存在せず、コンタクト層１５と低濃度ｎ型領域２２とでｐｎ接合が形成される場合を想定する。この場合、コンタクト層１５に比して低濃度ｎ型領域２２の方が不純物濃度が十分に低いため、低濃度ｎ型領域２２側により広く空乏層が伸びる。その結果、空乏層の端部が半導体装置１の側面１ａに露出してしまう恐れがある。実施例１に記載の技術では、ボディ層１４およびコンタクト層１５の側面に、高濃度ｎ型領域２１を配置している。そして高濃度ｎ型領域２１の平面方向（ｘ方向）の外周側に、低濃度ｎ型領域２２を配置している。コンタクト層１５と高濃度ｎ型領域２１とでｐｎ接合を形成することで、不純物濃度差を小さくすることができるため、高濃度ｎ型領域２１側への空乏層の伸びを抑制することが可能となる。また、高濃度ｎ型領域２１の外側に配置された低濃度ｎ型領域２２によって、空乏層の伸びを促進することができる。空乏層を適切に広げることで、所望の耐圧を確保することが可能となる。以上より、高濃度ｎ型領域２１および低濃度ｎ型領域２２の２層構造によって、所望の耐圧が得られるように空乏層の分布を調整することができる。
【００３０】
例えば図１において、ボディ層１４およびコンタクト層１５を積層してから高濃度ｎ型領域２１をイオン注入により形成する場合を想定する。この場合、イオン注入を一括して行うことになるため、コンタクト層１５の表面からドリフト層１２に到達するまでの打ち込み深さＩＤ０が必要になる。打ち込み深さＩＤ０は、ボディ層１４およびコンタクト層１５の積層膜厚よりも大きい。打ち込み深さＩＤ０が深くなるため、イオン注入時に結晶欠陥が大量に導入されてしまう。実施例１に記載の技術では、成膜工程（ステップＳ２およびＳ４）と注入工程（ステップＳ３およびＳ５）とを交互に繰り返すことで、注入工程を分割して行うことができる。ステップＳ３で必要な打ち込み深さＩＤ１（図３）およびステップＳ５で必要な打ち込み深さＩＤ２（図５）を、打ち込み深さＩＤ０よりも小さくすることができる。注入工程を一括で行う場合に比して、注入エネルギーの最大値を低下させることができるため、結晶欠陥の導入量を抑制することが可能となる。なお、成膜工程と注入工程とを交互に繰り返す回数は２回に限られず、自由に設定可能である。
【００３１】
チップ側面に空乏層の端部が露出する場合に、露出している空乏層の電界を緩和する構造として、チップ側面を保護膜で覆う技術が知られている。しかしチップ側面の表面が荒れている場合（例：ダイシング切断面）には、被覆が不十分な部分が発生してしまい、十分に電界緩和することができない。実施例１に記載の技術では、イオン注入によりｎ型領域２０を形成している。イオン注入を用いるため、被覆が不十分な部分が発生し得ない。空乏層ＤＬ１の端部Ｐ２が大気中に露出しないように、ｎ型領域２０で確実に覆うことが可能となる。
【実施例２】
【００３２】
図６に、実施例２に係る半導体装置１００の断面概略図を示す。半導体装置１００は、ボディ層１４の側面１４ｃと底面１４ｄとを接続するコーナー領域Ｒ１が、曲線で形成されている装置である。実施例１の半導体装置１と共通する部位には同一の符号を付すことで、説明を省略する。
【００３３】
（半導体装置１００の製造方法）
実施例１のフローチャート（図２）におけるステップＳ２およびＳ３の工程を、図７（Ａ）〜（Ｄ）に示すように変更する。図７（Ａ）〜（Ｄ）は、高濃度ｎ型領域２１ａ近傍の部分拡大図である。以下に、実施例１のフローチャートと異なる部分のみを説明する。
【００３４】
図７（Ａ）に示すように、開口幅Ｗ１を有するマスクＭ１を、ドリフト層１２の表面に形成する。イオン注入により高濃度ｎ型領域２１ａを形成した後に、マスクＭ１を除去する。
【００３５】
次に、図７（Ｂ）に示すように、ドリフト層１２上に、薄膜ｐ型層１４ｆ１をエピタキシャル成長法により成膜する。薄膜ｐ型層１４ｆ１の厚さは、実施例１のステップＳ２で成膜される薄膜ｐ型層１４ａ（図３）の厚さＴ１よりも薄い。開口幅Ｗ１よりも狭い開口幅Ｗ２を有するマスクＭ２を、薄膜ｐ型層１４ｆ１の表面に形成する。イオン注入により薄膜ｐ型層１４ｆ１に高濃度ｎ型領域２１ａを形成した後に、マスクＭ２を除去する。
【００３６】
図７（Ｃ）に示すように、薄膜ｐ型層１４ｆ１上に、薄膜ｐ型層１４ｆ２をエピタキシャル成長法により成膜する。開口幅Ｗ２よりも狭い開口幅Ｗ３を有するマスクＭ３を、薄膜ｐ型層１４ｆ２の表面に形成する。イオン注入により薄膜ｐ型層１４ｆ２に高濃度ｎ型領域２１ａを形成した後に、マスクＭ３を除去する。
【００３７】
以後同様にして、図７（Ｄ）に示すように、薄膜ｐ型層１４ｆ３の成膜後に、開口幅Ｗ４を有するマスクＭ４を形成し、イオン注入する。以上により、コーナー領域Ｒ１を備えた高濃度ｎ型領域２１ａを形成することができる。以降は、実施例１のステップＳ４（図２）以下のフローと同様であるため、説明を省略する。
【００３８】
（効果）
半導体装置１（図１）では、ボディ層１４の端部Ｐ１が鋭角に形成されてしまう場合がある。この場合、端部Ｐ１に電界集中し、所望の耐圧が得られなくなる恐れがある。実施例２の半導体装置１００では、ボディ層１４の端部であるコーナー領域Ｒ１を、曲線で形成することができる。コーナー領域Ｒ１への電界集中を緩和できるため、所望の耐圧を得ることが可能となる。
【実施例３】
【００３９】
図８に、実施例３に係る半導体装置２００の断面概略図を示す。半導体装置２００は、傾斜側面２００ａ（ベベル構造部）を備えている。ｎ型領域２０ｃは、傾斜側面２００ａに配置されている。ｎ型領域２０ｃは、ボディ層１４およびコンタクト層１５の側面の全面を覆うように配置されている。なお、実施例１の半導体装置１と共通する部位には同一の符号を付すことで、説明を省略する。
【００４０】
（半導体装置２００の製造方法）
ステップＳ１０１において、ドリフト層１２上にボディ層１４およびコンタクト層１５をエピタキシャル成長法により成膜する（図８参照）。ステップＳ１０２において、傾斜側面２００ａを形成する。傾斜側面２００ａは、周知のエッチング技術で形成することができるため、具体的な説明は省略する。ステップＳ１０３において、傾斜側面２００ａの表面からｎ型不純物をイオン注入する。これにより、高濃度ｎ型領域２１ｃおよび低濃度ｎ型領域２２ｃが形成される。以降は、実施例１のステップＳ６（図２）以下のフローと同様であるため、説明を省略する。
【００４１】
（効果）
高濃度ｎ型領域２１を形成する際に、コンタクト層１５の上面からイオン注入する場合には、前述したように、コンタクト層１５の表面からドリフト層１２に到達するまでの打ち込み深さＩＤ０（図１参照）が必要になる。実施例３に記載の技術では、傾斜側面２００ａを備えているため、半導体装置２００の側面からイオン注入を行うことができる。打ち込み深さＩＤ３（図８参照）を、打ち込み深さＩＤ０よりも浅くすることができる。注入エネルギーの最大値を低下させることができるため、結晶欠陥の導入量を抑制することが可能となる。
【００４２】
ベベル構造（メサ構造）を電界緩和のために用いる場合には、傾斜斜面の角度を例えば１０度以下に小さくする（すなわち斜面をなだらかにする）必要がある。ベベル構造部の垂直投影面積が大きくなってしまう。実施例３の半導体装置２００では、半導体装置２００の側面からイオン注入を可能とするために、メサ構造を用いている。従って半導体装置２００の側面が表出していればよいため、コンタクト層１５の上面に対する傾斜側面２００ａの角度Ａ１を大きくする（すなわち斜面を急にする）ことができる。角度Ａ１を大きくするほど、傾斜側面２００ａ（ベベル構造部）の垂直投影面積を小さくすることができるため、チップ専有面積を縮小することが可能となる。
【実施例４】
【００４３】
図９に、実施例４に係る半導体装置３００の断面概略図を示す。半導体装置３００は、コンタクト層１５が配置されていない領域に、ｎ型領域２０が形成されている構造を備えている。なお、実施例１の半導体装置１と共通する部位には同一の符号を付すことで、説明を省略する。
【００４４】
（半導体装置３００の製造方法）
実施例１のフローチャート（図２）の内容を、以下に説明するように変更する。ステップＳ４においてコンタクト層１５をエピタキシャル成長法により成膜した後に、ステップＳ４ａを実行する。ステップＳ４ａでは、コンタクト層１５のうち、ｎ型領域２０に対応する領域Ｒ２（図９参照）をエッチングにより除去する。領域Ｒ２の除去は周知のエッチング技術で行うことができるため、具体的な説明は省略する。ステップＳ５では、ボディ層１４の表面から、領域Ｒ２内にｎ型不純物をイオン注入する。以降は、実施例１のステップＳ６（図２）以下のフローと同様であるため、説明を省略する。
【００４５】
（効果）
本明細書の技術では、ｐ型層へのｎ型不純物のイオン注入により、ｐ型不純物濃度よりもｎ型不純物濃度を高くすることで、ｎ型領域２０を形成している。しかし、コンタクト層１５にｎ型領域２０を形成することが困難な場合がある。コンタクト層１５はｐ型不純物濃度が高い領域であり、この高濃度なｐ型不純物よりもさらに高濃度のｎ型不純物を注入する必要があるためである。実施例４の半導体装置３００では、ｎ型領域２０に対応する領域Ｒ２のコンタクト層１５を除去してから、ｎ型不純物をイオン注入する。これにより、コンタクト層１５よりもｐ型不純物濃度が低いボディ層１４に、ｎ型領域２０を形成することができる。ｎ型領域２０を形成するためのｎ型不純物の注入量を減少させることができるため、ｎ型領域２０を形成しやすくすることが可能となる。
【実施例５】
【００４６】
図１０に、実施例５に係る半導体装置４００の断面概略図を示す。半導体装置４００は、ＦＬＲ（Field Limiting Ring）構造を備えた装置である。なお、実施例１の半導体装置１と共通する部位には同一の符号を付すことで、説明を省略する。
【００４７】
半導体装置４００は、最内周側のリングを形成するｎ型領域２０ｒ１、中間のリングを形成するｎ型領域２０ｒ２、最外周側のリングを形成するｎ型領域２０ｒ３、を備えている。ｎ型領域２０ｒ１〜２０ｒ３は、前述したｎ型領域２０と同様に、イオン注入により形成された領域である。ｎ型領域２０ｒ１〜２０ｒ３は、コンタクト層１５およびボディ層１４を貫通して、ドリフト層１２まで到達している。
【００４８】
（効果）
ｎ型領域２０ｒ１〜２０ｒ３の間に、フローティングしているｐ型のリングＰＲ１〜ＰＲ３を形成することができる。ＦＬＲ構造を形成できるため、半導体装置４００の耐圧を高めることが可能となる。
【実施例６】
【００４９】
図１１に、実施例６に係る半導体装置５００の断面概略図を示す。半導体装置５００は、ｉ型領域を備えた装置である。なお、実施例１の半導体装置１と共通する部位には同一の符号を付すことで、説明を省略する。
【００５０】
ボディ層１４およびコンタクト層１５の側面には、ｉ型領域２３が配置されている。ｉ型領域２３は、ｎ型不純物濃度とｐ型不純物濃度が略同等の領域である。ｉ型領域２３によって、端部Ｐ１が覆われている。ｉ型領域２３の外側には、ｎ型領域２０が配置されている。すなわちｎ型領域２０は、ｉ型領域２３を介して、ボディ層１４およびコンタクト層１５の側面に接している。
【００５１】
（効果）
ｉ型領域２３は、ｐ型領域やｎ型領域に比して空乏層が広がりやすい。従って、ｉ型領域２３の幅を調整することで、空乏層ＤＬ１の幅を自由に設定することが可能となる。端部Ｐ１における電界集中を緩和できる。半導体装置５００の設計の自由度を高めることができる。
【００５２】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【００５３】
（変形例）
半導体装置１（図１）では、低濃度ｎ型領域２２のボトム位置が、高濃度ｎ型領域２１のボトム位置より深い構造を説明したが、この形態に限られない。ボトム位置の深さ関係は任意に設定することができる。
【００５４】
上記の実施例ではコンタクト層１５を備える場合を説明したが、この形態に限られず、コンタクト層１５を備えなくてもよい。
【００５５】
半導体装置２００（図８）では、傾斜側面２００ａが絶縁膜で覆われていてもよい。絶縁膜は、コンタクト層１５と高濃度ｎ型領域２１ｃのｐｎ接合界面の露出している端部を覆っていてもよい。
【００５６】
上記の実施例では、素子部分の構造としてｐｎ接合パワーダイオードの例を説明したが、この形態に限られない。ｐ型ボディ領域を備える素子構造であれば何れの構造であってもよい。例えば、トレンチゲート型やプレーナゲート型の縦型ＭＯＳ素子であってもよい。
【００５７】
半導体基板１０を構成するIII族窒化物半導体はＧａＮに限定されるものではなく、例えばＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、または、その混晶等であってもよい。
【００５８】
上記の実施例では、ｐ型不純物の一例としてマグネシウム（Ｍｇ）を用いたが、この形態に限られない。ｐ型不純物は、例えばベリリウム（Ｂｅ）、カルシウム（Ｃａ）等であってもよい。またｎ型不純物の一例としてシリコン（Ｓｉ）を用いたが、例えばゲルマニウム（Ｇｅ）等であってもよい。
【００５９】
ドリフト層１２は、ｎ型層の一例である。ボディ層１４およびコンタクト層１５は、ｐ型層の一例である。ｎ型領域２０は、ｎ型側面領域の一例である。ボディ層１４は、第１のｐ型層の一例である。コンタクト層１５は、第２のｐ型層の一例である。コーナー領域Ｒ１は、コーナー部の一例である。ステップＳ２およびＳ４は、成膜工程の一例である。ステップＳ３およびＳ５は、注入工程の一例である。
【符号の説明】
【００６０】
１：半導体装置    １０：半導体基板    １１：バッファ層    １２：ドリフト層    １４：ボディ層    １５：コンタクト層    ２０：ｎ型領域    ２１：高濃度ｎ型領域    ２２：低濃度ｎ型領域    ＤＬ１：空乏層  Ｐ１：端部
【図１】
2020198325.tif 000003
【図２】
2020198325.tif 000004
【図３】
2020198325.tif 000005
【図４】
2020198325.tif 000006
【図５】
2020198325.tif 000007
【図６】
2020198325.tif 000008
【図７】
2020198325.tif 000009
【図８】
2020198325.tif 000010
【図９】
2020198325.tif 000011
【図１０】
2020198325.tif 000012
【図１１】
2020198325.tif 000013