(57)【要約】【課題】従来よりも演算量を削減することにより、電源装置のリアルタイムシミュレーションを可能とする。【解決手段】電源回路のシミュレーション装置は、電源回路を制御するための制御装置から出力されるパルス信号に所定の処理を施す入力処理部と、入力処理部によって処理されたパルス信号に対する応答出力を、電源回路の特性を示す複数の伝達関数を用いた演算によって導出する演算部と、応答出力に所定の処理を施して制御装置に出力する出力処理部と、応答出力を表示するための装置に応答出力を転送する処理を行う転送処理部と、を含む。【選択図】図２
2020096433.tif 000002
【特許請求の範囲】
【請求項１】
電源回路を制御するための制御装置から出力されるパルス信号に所定の処理を施す入力処理部と、
前記入力処理部によって処理された前記パルス信号に対する応答出力を、前記電源回路の特性を示す複数の伝達関数を用いた演算によって導出する演算部と、
前記応答出力に所定の処理を施して前記制御装置に出力する出力処理部と、
前記応答出力を表示するための装置に前記応答出力を転送する処理を行う転送処理部と、
を含む電源装置のシミュレーション装置。
【請求項２】
前記複数の伝達関数は、
前記電源回路に入力される入力電圧と前記電源回路から出力される出力電圧との関係を示す第１の伝達関数と、
前記電源回路から出力される出力電流と前記出力電圧との関係を示す第２の伝達関数と、
前記パルス信号のデューティと前記出力電圧との関係を示す第３の伝達関数と、
を含む請求項１に記載のシミュレーション装置。
【請求項３】
前記演算部は、
前記入力電圧の設定値に対する第１の応答出力を、前記第１の伝達関数を用いた演算によって導出する第１の演算部と、
前記出力電流の設定値に対する第２の応答出力を、前記第２の伝達関数を用いた演算によって導出する第２の演算部と、
前記入力処理部によって処理された前記パルス信号に対する第３の応答出力を、前記第３の伝達関数を用いた演算によって導出する第３の演算部と、
前記第１の応答出力、前記第２の応答出力及び前記第３の応答出力を合算する合算部と、を含む
請求項２に記載のシミュレーション装置。
【請求項４】
前記入力処理部は、前記パルス信号を平均化する第１のローパスフィルタと、前記第１のローパスフィルタの出力信号をデジタル信号に変換するアナログデジタル変換器とを含み、
前記出力処理部は、前記応答出力をパルス信号に変換するパルス信号生成回路と、前記パルス信号生成回路から出力されるパルス信号を平均化する第２のローパスフィルタと、を含む
請求項２または請求項３に記載のシミュレーション装置。
【請求項５】
前記電源回路について回路シミュレーションを実施することにより、前記第１の伝達関数、前記第２の伝達関数及び前記第３の伝達関数を導出する伝達関数導出部を更に含み、
前記伝達関数導出部は、前記第２のローパスフィルタの逆特性の周波数特性を前記第１の伝達関数及び前記第２の伝達関数にそれぞれ含め、前記第１のローパスフィルタの逆特性の周波数特性及び前記第２のローパスフィルタの逆特性の周波数特性を、前記第３の伝達関数に含める
請求項４に記載のシミュレーション装置。
【請求項６】
前記制御装置、前記入力処理部及び前記出力処理部において共通に用いられる基準電圧を生成する基準電圧生成回路を更に含む
請求項１から請求項５のいずれか１項に記載のシミュレーション装置。
【請求項７】
前記演算部と前記転送処理部は、互いに別々のハードウェアで構成されている
請求項１から請求項６のいずれか１項にシミュレーション装置。
【請求項８】
電源回路を制御するための制御装置から出力されるパルス信号に応じた信号を受信し、
前記パルス信号に対する応答出力を、前記電源回路の特性を示す複数の伝達関数を用いた演算によって導出し、
前記応答出力を出力する、
処理をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の技術は、電源装置のシミュレーション装置及びプログラムに関する。
【背景技術】
【０００２】
テスト対象装置をテストする技術として以下の技術が知られている。例えば、被試験デバイスに所定のテストパターンを供給する試験ユニットと、被試験デバイスの電源電圧に応じた検出値が目標値に近づくように出力電圧をフィードバック制御するメイン電源と、を備えた試験装置が知られている。この試験装置は、試験ユニットが被試験デバイスにテストパターンを供給するとき、被試験デバイスの電源電圧が所定の目標波形に近づくようにメイン電源をフィードフォワード制御する電源制御部を備える。
【０００３】
また、制御装置によって制御される制御対象を模擬するシミュレーション装置が知られている。このシミュレーション装置は、制御対象を模擬して制御対象の状態値を算出するモデル演算を所定のモデル演算周期で繰り返し実行するモデル演算部と、モデル演算部で算出された状態値に基づく信号値を制御装置に出力する信号出力部と、を備える。また、シミュレーション装置は、モデル演算部により状態値が更新されるまでの間、過去の状態値に基づいて状態値を補正する状態値補正部を備える。信号出力部は、状態値補正部により算出された補正状態値に基づく信号値を制御装置に出力する。
【０００４】
負荷デバイスに出力電圧を供給する電源装置が知られている。この電源装置は、所定の周波数でスイッチングを行うスイッチ部を有し、出力電圧を生成する電源回路を備える。また、電源装置は、電源回路の出力電圧に基づいて、スイッチ部のスイッチングデューティをフィードバック制御するとともに、基準電圧及び電源回路の出力電圧に基づいて、負荷デバイスの負荷変動に対する出力電圧の応答特性を可変する位相補償器を備える。また、電源装置は、所定の周波数範囲にわたるパイロット信号を基準電圧に加えると共に電源回路からの出力電圧をモニタし、パイロット信号及び出力電圧に基づいて応答特性を制御する制御部を備える。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１８１８３１号公報
【特許文献２】特開２０１０−２１８３２８号公報
【特許文献３】特開２０１７−３８４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
スイッチング電源装置は、入力端子と出力端子との間に設けられた半導体スイッチのオン／オフによって出力端子から出力される出力電圧を制御する。スイッチング電源装置の制御方式として、半導体スイッチのオン／オフ制御を、ＭＣＵ（Micro Controller Unit）を用いて行うデジタル制御方式が知られている。
【０００７】
デジタル制御方式のスイッチング電源装置の従来の開発手法として、モデルベース開発を適用する試みがなされている。モデルベース開発は、制御ロジックの仕様を実行可能なグラフィカルモデルで表現し、計算機上の設計・シミュレーションから実機テストまでを段階的に検証を行いながら開発を進める手法である。
【０００８】
モデルベース開発は、ＭＩＬＳ(Model In the Loop Simulation)、ＲＣＰ(Rapid Control Prototyping)、ＰＣＧ(Production Code Generation)、ＨＩＬＳ(Hardware In the Loop Simulation)及び実機テストといった複数の工程を含む。ＭＩＬＳは、汎用計算機上で制御ロジックを表わすグラフィカルモデルと制御対象である回路を表わすグラフィカルモデルを組み合わせて閉ループ系の挙動を確認する工程である。RCPは、制御ロジックを表わすグラフィカルモデルを忠実に再現する専用の高性能計算機を用いて、ＭＩＬＳで検証済みの制御ロジックによって実際の回路を制御し、制御ロジックが実際の回路に対しても有効かどうかを検証する工程である。ＰＣＧは、ＲＣＰによって検証された制御ロジックを表わすグラフィカルモデルをもとに、量産製品で使用する制御用ＭＣＵに組み込むためのソフトウェア（コード）を自動生成する工程である。ＨＩＬＳは、制御対象である回路を計算機上で再現し、この計算機上の回路と、制御用ＭＣＵとが連動してリアルタイムで動作する環境を構築し、制御用ＭＣＵが正常に動作するかどうかを検証する工程である。HILSによる検証によれば、制御用ＭＣＵに組み込まれた制御アルゴリズムに誤りがあったとしても、制御対象である回路を破壊することなくデバッグ作業を行うことが可能となる。
【０００９】
しかしながら、スイッチング電源装置の電源回路モデルをリアルタイムでシミュレーションすることは容易ではない。すなわち、ノード数が例えば１０である電源回路の回路方程式のマトリックスは１０×１０となる。また、回路シミュレーションでは方程式の値を収束させるため、１ノードにつき１００回以上の演算を行うのが通常である。従って、少なくとも１００００回の演算が、１ステップ毎に必要となる。また、１ステップ毎に実施されるべき１００００回の演算は、１０ｎｓ程度の分解能で行うことが望ましい。この場合、１秒間の演算回数は、１０１２回に及ぶ。また、回路シミュレーションにおいて行われる演算については、並列計算による高速化の効果は、殆ど得られることはなく、ＣＰＵ（central processing unit）を増設したとしても、演算時間の短縮を図ることは困難である。このように、既存のＨＩＬＳ環境では、スイッチング電源装置の電源回路モデルをリアルタイムでシミュレーションすることは困難である。
【００１０】
開示の技術は、従来よりも演算量を削減することにより、電源装置のリアルタイムシミュレーションを可能とすることを目的とする。
【課題を解決するための手段】
【００１１】
開示の技術に係る電源装置のシミュレーション装置は、電源回路を制御するための制御装置から出力されるパルス信号に所定の処理を施す入力処理部を含む。シミュレーション装置は、前記入力処理部によって処理された前記パルス信号に対する応答出力を、前記電源回路の特性を示す複数の伝達関数を用いた演算によって導出する演算部を含む。シミュレーション装置は、前記応答出力に所定の処理を施して前記制御装置に出力する出力処理部と、前記応答出力を表示するための装置に応答出力を転送する処理を行う転送処理部と、を含む。
【発明の効果】
【００１２】
開示の技術は、一つの側面として、従来よりも演算量が削減され、電源装置のリアルタイムシミュレーションが可能となる、という効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】開示の技術の実施形態に係る電源装置のシミュレーション装置の機能的な構成の一例を示す機能ブロック図である。
【図２】開示の技術の実施形態に係るシミュレーション装置及び制御用ＭＣＵのハードウェア構成の一例を示すブロック図である。
【図３】開示の技術の実施形態に係る電源回路の構成の一例を示す回路図である。
【図４】開示の技術の実施形態に係る電源回路の特性を示す伝達関数を示す図である。
【図５】開示の技術の実施形態に係る演算部の具体的な機能構成の一例を示す機能ブロックである。
【図６】開示の技術の実施形態に係る伝達関数導出処理の流れの一例を示すフローチャートである。
【図７】開示の技術の実施形態に係る演算処理の流れの一例を示すフローチャートである。
【図８】開示の技術の実施形態に係るデータ転送処理の流れの一例を示すフローチャートである。
【図９】開示の技術の実施形態に係る表示制御処理の流れの一例を示すフローチャートである。
【図１０】開示の技術の実施形態に係る演算用ＭＣＵ、データ転送用ＭＣＵ及びインターフェース用ＰＣにおける処理の連携を示すタイミングチャートである。
【図１１】開示の技術の他の実施形態に係るシミュレーション装置のハードウェア構成の一例を示す図である。
【図１２】開示の技術の他の実施形態に係る伝達関数導出処理の一例を示すフローチャートである。
【図１３】開示の技術の他の実施形態に係る演算部の機能構成の一例を示す機能ブロックである。
【図１４】開示の技術の他の実施形態に係る演算処理の流れの一例を示すフローチャートである。
【図１５Ａ】開示の技術の実施形態に係るシミュレーション装置及び実際の電源回路において取得された出力電圧波形を示す図である。
【図１５Ｂ】開示の技術の実施形態に係るシミュレーション装置及び実際の電源回路において取得された出力電圧波形を示す図である。
【図１５Ｃ】開示の技術の実施形態に係るシミュレーション装置及び実際の電源回路において取得された出力電圧波形を示す図である。
【発明を実施するための形態】
【００１４】
以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。
【００１５】
[第１の実施形態]
図１は、開示の技術の実施形態に係る電源装置のシミュレーション装置１の機能的な構成の一例を示す機能ブロック図である。
【００１６】
シミュレーション装置１は、電源回路及び制御用ＭＣＵ４を含んで構成される電源装置の電源回路部分を再現するシミュレータ２と、シミュレータ２に通信可能に接続されたインターフェース用ＰＣ（personal computer）３とを含んで構成されている。制御用ＭＣＵ４には、シミュレータ２により再現される電源回路を制御する制御ロジックが実装されている。
【００１７】
シミュレーション装置１は、電源装置のモデルベース開発のHILS工程において利用され得るものである。すなわち、制御用ＭＣＵ４が、制御対象の電源回路を再現するシミュレータ２に接続されることで、制御用ＭＣＵ４とシミュレータ２とが連動してリアルタイムで動作する環境が構築される。これにより、制御用ＭＣＵ４が、正常に動作するかどうかを検証することが可能となる。
【００１８】
シミュレータ２は、入力処理部１０、演算部１１、転送処理部１２及び出力処理部１３を含んで構成されている。入力処理部１０は、制御用ＭＣＵ４から出力される制御信号であるＰＷＭ（Pulse Width Modulation）信号Ａ１に所定の処理を施す。入力処理部１０において実施される処理の内容の詳細については後述する。シミュレータ２により再現される電源回路の出力電圧は、ＰＷＭ信号Ａ１のデューティに応じたレベルに制御される。
【００１９】
演算部１１は、入力処理部１０によって処理されたＰＷＭ信号Ａ１に対する応答出力Ｂ１を、電源回路の特性を示す複数の伝達関数Ｈ（ｓ）を用いた演算よって導出する。演算部１１によって導出される応答出力Ｂ１は、シミュレータ２によって再現される電源回路の出力電圧に相当する。電源回路の特性を示す複数の伝達関数Ｈ（ｓ）は、インターフェース用ＰＣ３から供給される。複数の伝達関数Ｈ（ｓ）を用いた演算処理の詳細については後述する。
【００２０】
転送処理部１２は、演算部１１によって導出された応答出力Ｂ１のデータをインターフェース用ＰＣ３に転送する処理を行う。
【００２１】
出力処理部１３は、演算部１１によって導出された応答出力Ｂ１に所定の処理を施して制御用ＭＣＵ４にフィードバックする。出力処理部１３において実施される処理の内容の詳細については後述する。
【００２２】
インターフェース用ＰＣ３は演算部１１によって導出された応答出力Ｂ１を表示画面上に表示する処理を行う表示処理部１５として機能する。表示処理部１５は、演算部１１によって導出された応答出力Ｂ１の時間推移、すなわち、シミュレータ２により再現される電源回路の出力電圧の時間推移である出力電圧波形をインターフェース用ＰＣ３が備える表示装置の表示画面に表示させる。
【００２３】
また、インターフェース用ＰＣ３は、演算部１１において用いられる複数の伝達関数を導出する伝達関数導出部１４として機能する。伝達関数導出部１４は、電源回路について回路シミュレーションを実施して、当該電源回路の入出力特性を解析することで、当該電源回路の特性を示す複数の伝達関数Ｈ（ｓ）を導出する。伝達関数導出部１４によって導出された複数の伝達関数Ｈ（ｓ）は、演算部１１が応答出力Ｂ１を導出するための演算処理を実施する前に、シミュレータ２に転送される。
【００２４】
図２は、シミュレーション装置１及び制御用ＭＣＵ４のハードウェア構成の一例を示すブロック図である。
【００２５】
制御用ＭＣＵ４は、ＣＰＵ６１、ＰＷＭ信号生成回路６２、アナログデジタル変換器６３及びＧＰＩＯ（General-purpose input/output）６４を含んで構成されている。ＣＰＵ６１は、電源回路の出力電圧をフィードバック制御により制御するための演算処理を行う。ＰＷＭ信号生成回路６２は、ＣＰＵ６１から供給されるデューティ指令値に応じたデューティを有するＰＷＭ信号Ａ１を生成する。アナログデジタル変換器６３は、シミュレータ２から供給される、ＰＷＭ信号Ａ１に対する応答出力に応じた応答信号Ｂ３をデジタル信号に変換し、ＣＰＵ６１に供給する。ＣＰＵ６１は、アナログデジタル変換器６３から供給されるデジタル信号に基づいてＰＷＭ信号生成回路６２に供給するデューティ指令値を更新する。ＧＰＩＯ６４は、ＣＰＵ６１から供給されるオンオフ指令値に基づいて、電源回路における出力電圧のオンオフを制御するオンオフ切り替え信号Ａ２を出力する。
【００２６】
シミュレータ２は、演算用ＭＣＵ２０及び周辺回路を有する。演算用ＭＣＵ２０は、ＣＰＵ２１、主記憶装置２２、補助記憶装置２３、アナログデジタル変換器２４、ＰＷＭ信号生成回路２５、ＧＰＩＯ２６、ＪＴＡＧ（Joint Test Action Group）ポート２７、ＳＰＩ（Serial Peripheral Interface）２８を含んで構成されている。周辺回路には、レベルシフタ３１、３２、３３、ローパスフィルタ３４、３５、ＪＴＡＧインターフェース３６、データ転送用ＭＣＵ４０及びＵＳＢインターフェース３７が含まれる。
【００２７】
レベルシフタ３１は、制御用ＭＣＵ４から供給されるＰＷＭ信号Ａ１のレベルを、演算用ＭＣＵ２０に適合するレベルにシフトさせる。ローパスフィルタ３４は、レベルシフトされたＰＷＭ信号Ａ１を平均化させる。すなわち、ローパスフィルタ３４により、ＰＷＭ信号Ａ１のデューティは電圧レベルに変換される。
【００２８】
アナログデジタル変換器２４は、ローパスフィルタ３４から供給される信号をデジタル信号に変換し、ＣＰＵ２１に供給する。レベルシフタ３１、ローパスフィルタ３４及びアナログデジタル変換器２４により入力処理部１０（図１参照）が構成される。
【００２９】
補助記憶装置２３は、Hard Disk Drive（ＨＤＤ）、solid state drive（ＳＳＤ）、フラッシュメモリ等の不揮発性の記憶装置によって構成されている。補助記憶装置２３には、ＣＰＵ２１を演算部１１として機能させるための演算プログラム１００が格納されている。ＣＰＵ２１は、例えば、制御用ＭＣＵ４から供給されたＰＷＭ信号Ａ１に応じたデジタル信号を受信した場合に演算プログラム１００を補助記憶装置２３から読み出して主記憶装置２２に展開し、演算プログラム１００に記述された各処理を順次実行する。
【００３０】
ＣＰＵ２１は、演算プログラム１００を実行することで、アナログデジタル変換器２４から供給された、ＰＷＭ信号Ａ１に応じたデジタル信号に対する応答出力Ｂ１を、電源回路の特性を示す複数の伝達関数Ｈ（ｓ）を用いた演算よって導出する。ＣＰＵ２１は、複数の伝達関数Ｈ（ｓ）によって表される電源回路の出力電圧を応答出力Ｂ１として導出する。
【００３１】
ＣＰＵ２１における演算処理に用いられる複数の伝達関数Ｈ（ｓ）は、インターフェース用ＰＣ３によって生成され、プログラマ７０を介してシミュレータ２に転送される。複数の伝達関数Ｈは、ＪＴＡＧインターフェース３６及びＪＴＡＧポート２７を介してＣＰＵ２１に供給される。ＣＰＵ２１における演算処理によって導出された応答出力Ｂ１は、ＳＰＩ２８及びＰＷＭ信号生成回路２５に供給される。
【００３２】
ＳＰＩ２８は、ＣＰＵ２１によって導出された応答出力Ｂ１をシリアルデータとしてデータ転送用ＭＣＵ４０に供給する。
【００３３】
データ転送用ＭＣＵ４０は、ＣＰＵ４１、主記憶装置４２、補助記憶装置４３を含んで構成されている。補助記憶装置４３は、ＨＤＤ、ＳＳＤ、フラッシュメモリ等の不揮発性の記憶装置によって構成されている。補助記憶装置４３には、ＣＰＵ４１を転送処理部１２（図１参照）として機能させるためのデータ転送プログラム１０１が格納されている。ＣＰＵ４１は、例えば、演算用ＭＣＵ２０によって導出された応答出力Ｂ１を受信した場合に、データ転送プログラム１０１を補助記憶装置４３から読み出して主記憶装置４２に展開し、データ転送プログラム１０１に記述された各処理を順次実行する。ＣＰＵ４０は、データ転送プログラム１０１を実行することで、演算用ＭＣＵ２０によって導出された応答出力Ｂ１を、ＵＳＢインターフェース３７を介してインターフェース用ＰＣ３に転送する処理を行う。
【００３４】
ＰＷＭ信号生成回路２５は、ＣＰＵ２１によって導出された応答出力Ｂ１としての出力電圧に応じたデューティを有するＰＷＭ信号Ｂ２を生成する。ローパスフィルタ３５は、ＰＷＭ信号Ｂ２を平均化させる。すなわち、ローパスフィルタ３５により、ＰＷＭ信号Ｂ２のデューティは電圧レベルに変換される。
【００３５】
レベルシフタ３２は、ローパスフィルタ３５から供給される信号のレベルを、制御用ＭＣＵ４に適合するレベルにシフトさせ、これを応答信号Ｂ３として制御用ＭＣＵ４に供給する。ＰＷＭ信号生成回路２５、ローパスフィルタ３５及びレベルシフタ３２により出力処理部１３（図１参照）が構成される。
【００３６】
制御用ＭＣＵ４と演算用ＭＣＵ２０との間でフィードバックループが形成され、演算用ＭＣＵ２０のＣＰＵ２１によって導出される応答出力Ｂ１としての出力電圧がフィードバック制御される。
【００３７】
レベルシフタ３３は、制御用ＭＣＵ４から供給されるオンオフ切り替え信号Ａ２のレベルを、演算用ＭＣＵ２０に適合するレベルにシフトさせる。オンオフ切り替え信号Ａ２は、ＧＰＩＯ２６を介して演算用ＭＣＵ２０のＣＰＵ２１に供給される。ＣＰＵ２１は、オンオフ切り替え信号Ａ２に基づいて、応答出力Ｂ２を送出する。
【００３８】
インターフェース用ＰＣ３はＣＰＵ５１、主記憶装置５２、補助記憶装置５３、入力装置５４、表示装置５５、ＵＳＢインターフェース５６、５７を含んで構成されている。
【００３９】
入力装置５４は、例えば、キーボード及びマウスを含んで構成される。表示装置５５は、例えば、液晶ディスプレイを含んで構成される。
【００４０】
補助記憶装置５３は、ＨＤＤ、ＳＳＤ、フラッシュメモリ等の不揮発性の記憶装置によって構成されている。補助記憶装置５３には、ＣＰＵ５１を伝達関数導出部１４（図１参照）として機能させるための伝達導出関数プログラム１０２及び電源回路モデル１０３が格納されている。また、補助記憶装置５３には、ＣＰＵ５１を表示処理部１５（図１参照）として機能させるための表示処理プログラム１０４が格納されている。
【００４１】
ＣＰＵ５１は、例えば、入力装置５４に対して伝達関数Ｈ（ｓ）の導出を指示する入力操作がなされた場合に、伝達関数導出プログラム１０２を補助記憶装置５３から読み出して主記憶装置５２に展開し、伝達関数導出プログラム１０２に記述された各処理を順次実行する。ＣＰＵ５１は、伝達関数導出プログラム１０２を実行することで、演算用ＭＣＵ２０のＣＰＵ２１における演算処理に用いられる複数の伝達関数Ｈ（ｓ）を導出する。ＣＰＵ５１は、補助記憶装置５３に格納されている電源回路モデル１０３を用いた回路シミュレーションを行い、当該電源回路の入出力特性を解析することで、当該電源回路の特性を示す複数の伝達関数Ｈ（ｓ）を導出する。ＣＰＵ５１によって導出された複数の伝達関数Ｈ（ｓ）は、ＵＳＢインターフェース５６及びプログラマ７０を介してシミュレータ２に転送される。
【００４２】
一方、演算用ＭＣＵ２０によって導出され、データ転送用ＭＣＵ４０によって転送された応答出力Ｂ１のデータは、ＵＳＢインターフェース５７を介してＣＰＵ５１に供給される。ＣＰＵ５１は、例えば、応答出力Ｂ１を受信した場合に、表示処理プログラム１０４を補助記憶装置５３から読み出して主記憶装置５２に展開し、表示処理プログラム１０４に記述された各処理を順次実行する。ＣＰＵ５１は、表示処理プログラム１０４を実行することで、演算用ＭＣＵ２０によって導出された応答出力Ｂ１としての出力電圧の時間推移、すなわち出力電圧波形を表示装置５５の表示画面に表示させる。なお、表示処理部１５の機能を実現するためのハードウェアは、シミュレータ２と一体的に構成されていてもよいし、シミュレータ２とは別体として構成されていてもよい。例えば、データ転送用ＭＣＵ４０が、表示処理プログラム１０４を実行し、出力電圧波形を示すデータを、インターフェース用ＰＣ３の表示装置５５に転送してもよい。
【００４３】
図３は、演算用ＭＣＵ２０のＣＰＵ２１における演算処理に用いられる複数の伝達関数Ｈ（ｓ）によって表される電源回路２００の構成の一例を示す回路図である。電源回路２００は、一例として降圧型のスイッチングレギュレータを構成しており、トランジスタ２０１、ダイオード２０２、ＰＷＭ変調回路２０３、キャパシタ２０４、インダクタ２０５及び抵抗素子２０６、２０７、２０８を含んで構成されている。ＰＷＭ変調回路２０３は、アナログデジタル変換器２４から供給されるデジタル信号からＰＷＭ信号Ａ１に相当するパルス信号を生成し、これをトランジスタ２０１のゲートに供給する。トランジスタ２０１がこのパルス信号に応じてオンオフすることで、入力端子２１０に入力される入力電圧Ｖｉｎのレベルを降下させた出力信号Ｖｏｕｔを出力端子２１１から出力する。出力電圧Ｖｏｕｔのレベルは、上記パルス信号のデューティに応じたレベルとなる。出力端子２１１から出力電圧Ｖｏｕｔが出力されることで、出力端子２１１に接続された負荷２２０には、出力電流Ｉｏｕｔが流れる。
【００４４】
図３に示される電源回路２００の特性は、図４に示す伝達関数Ｈ１（ｓ）、Ｈ２（ｓ）及びＨ３（ｓ）を用いて表すことができる。伝達関数Ｈ１（ｓ）は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を表す伝達関数であり、下記の（１）式によって表される。
【数１】
2020096433.tif 000003
【００４５】
伝達関数Ｈ２（ｓ）は、出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔとの関係を表す伝達関数であり、下記の（２）式によって表される。
【数２】
2020096433.tif 000004
【００４６】
伝達関数Ｈ３（ｓ）は、ＰＷＭ信号Ａ１のデューティと出力電圧Ｖｏｕｔとの関係を表す伝達関数であり、下記の（３）式によって表される。
【数３】
2020096433.tif 000005
【００４７】
伝達関数Ｈ１（ｓ）、Ｈ２（ｓ）、Ｈ３（ｓ）は、いずれも下記の（４）式に示す形式で表すことができる。
【数４】
2020096433.tif 000006
【００４８】
入力電圧Ｖｉｎを伝達関数Ｈ１（ｓ）に入力することで、応答出力Ｂ１１が得られる。出力電流Ｉｏｕｔを伝達関数Ｈ２（ｓ）に入力することで、応答出力１２が得られる。ＰＷＭ信号Ａ１のデューティを伝達関数Ｈ３（ｓ）に入力することで、応答出力Ｂ１３が得られる。応答出力Ｂ１１と、応答出力Ｂ１２と、応答出力Ｂ１３とを合算することで、入力電圧Ｖｉｎ、出力電流Ｉｏｕｔ及びＰＷＭ信号Ａ１のデューティの組み合わせに応じた出力電圧Ｖｏｕｔを示す応答出力Ｂ１を導出することができる。
【００４９】
図５は、図１に示される演算部１１のより具体的な機能構成の一例を示す機能ブロックである。演算部１１は、第１の演算部８１、第２の演算部８２、第３の演算部８３、合算部８４、乗算部８５、補償部８６、８７、レジスタ８８、８９を含んで構成されている。
【００５０】
第１の演算部８１は、レジスタ８８に格納された入力電圧Ｖｉｎの設定値に対する応答出力Ｂ１１を、伝達関数Ｈ１（ｓ）を用いた演算によって導出する。第２の演算部８２は、レジスタ８９に格納された出力電流Ｉｏｕｔの設定値に対する応答出力Ｂ１２を、伝達関数Ｈ２（ｓ）を用いた演算によって導出する。第３の演算部８３は、アナログデジタル変換器２４から供給されるＰＷＭ信号Ａ１のデューティを示すデジタル信号に対する応答出力Ｂ１３を、伝達関数Ｈ３（ｓ）を用いた演算によって導出する。
【００５１】
合算部８４は、第１の演算部８１によって導出された応答出力Ｂ１１、第２の演算部８２によって導出された応答出力Ｂ１２及び第３の演算部８３によって導出された応答出力Ｂ１３を合算した結果を最終的な応答出力Ｂ１として出力する。最終的な応答出力Ｂ１は、第１の演算部８１、第２の演算部８２及び第３の演算部８３の各々に入力された入力電圧Ｖｉｎの設定値、出力電流Ｉｏｕｔの設定値及びＰＷＭＡ１のデューティの組み合わせに応じた出力電圧Ｖｏｕｔを示している。
【００５２】
乗算部８５は、オンオフ切り替え信号Ａ２と最終的な応答出力Ｂ１とを乗算する処理を行う。乗算部８５は、制御用ＭＣＵ４から供給されるオンオフ切り替え信号Ａ２の信号値が“１”である場合、最終的な応答出力Ｂ１を送出し、オンオフ切り替え信号Ａ２の信号値が“０”である場合、最終的な応答出力Ｂ１を送出しない。すなわち、乗算部８５は、オンオフ切り替え信号Ａ２に基づいて、最終的な応答出力Ｂ１の送出の可否判定を行う。
【００５３】
補償部８６は、アナログデジタル変換器２４から供給されるＰＷＭ信号Ａ１に応じたデジタル信号に対して、ローパスフィルタ３４の逆特性に相当するフィルタを用いて補償処理を行う。これにより、制御用ＭＣＵ４から供給されるＰＷＭ信号Ａ１を、ローパスフィルタ３４に通すことにより生じる制御特性の劣化が補償される。
【００５４】
同様に、補償部８７は、乗算部８５から送出される最終的な応答出力Ｂ１に対してローパスフィルタ３５の逆特性に相当するフィルタを用いて補償処理を行う。これにより、ＰＷＭ信号生成回路２５から出力される、応答出力Ｂ１に応じたＰＷＭ信号Ｂ２を、ローパスフィルタ３５に通すことにより生じる制御特性の劣化が補償される。
【００５５】
以下に、開示の技術の実施形態に係るシミュレーション装置１の動作について説明する。
【００５６】
初めに、インターフェース用ＰＣ３のＣＰＵ５１が、伝達関数導出プログラム１０２を実行することによって実施される伝達関数導出処理について説明する。図６は、上記の伝達関数導出処理の流れの一例を示すフローチャートである。
【００５７】
ステップＳ１において、インターフェース用ＰＣ３のＣＰＵ５１は、補助記憶装置５３に格納されている、図３に例示されるような電源回路モデル１０３を用いた回路シミュレーションを行い、当該電源回路の入出力特性を解析する。
【００５８】
ステップＳ２において、ＣＰＵ５１は、当該電源回路の入出力特性の解析結果に基づいて、電源回路の特性を示す伝達関数Ｈ１（ｓ）、Ｈ２（ｓ）、Ｈ３（ｓ）を導出する。伝達関数Ｈ１（ｓ）は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を表す。伝達関数Ｈ２（ｓ）は、出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔとの関係を表す。伝達関数Ｈ３（ｓ）は、ＰＷＭ信号Ａ１のデューティと出力電圧Ｖｏｕｔとの関係を表す。
【００５９】
ステップＳ３において、ＣＰＵ５１は、導出した伝達関数Ｈ１（ｓ）、Ｈ２（ｓ）、Ｈ３（ｓ）をＵＳＢインターフェース５６及びプログラマ７０を介して、シミュレータ２に転送する。シミュレータ２に転送された伝達関数Ｈ１（ｓ）、Ｈ２（ｓ）、Ｈ３（ｓ）は、例えば、演算用ＭＣＵ２０のＣＰＵ２１のレジスタ（図示せず）に格納される。
【００６０】
次に、演算用ＭＣＵ２０のＣＰＵ２１が、演算プログラム１００を実行することによって実施される演算処理について説明する。図７は、上記の演算処理の流れの一例を示すフローチャートである。なお、演算用ＭＣＵ２０のＣＰＵ２１のレジスタには、インターフェース用ＰＣ３から転送された伝達関数Ｈ１（ｓ）、Ｈ２（ｓ）、Ｈ３（ｓ）が格納されているものとする。
【００６１】
制御用ＭＣＵ４から出力されるＰＷＭ信号Ａ１は、レベルシフタ３１、ローパスフィルタ３４及びアナログデジタル変換器２４を介して演算用ＭＣＵ２０のＣＰＵ２１に供給される。レベルシフタ３１は、制御用ＭＣＵ４から供給されるＰＷＭ信号Ａ１のレベルを、演算用ＭＣＵ２０に適合するレベルにシフトさせる。ローパスフィルタ３４は、レベルシフトされたＰＷＭ信号Ａ１のレベルを平均化させる。すなわち、ローパスフィルタ３４により、ＰＷＭ信号Ａ１のデューティは電圧レベルに変換される。アナログデジタル変換器２４は、ローパスフィルタ３４から供給される信号をデジタル信号に変換し、ＣＰＵ２１に供給する。
【００６２】
ステップＳ１１において、ＣＰＵ２１は、アナログデジタル変換器２４から供給されるＰＷＭ信号Ａ１のデューティを示すデジタル信号を受信する。
【００６３】
ステップＳ１２において、ＣＰＵ２１は、補償部８６（図５参照）として機能し、ステップＳ１１において受信したデジタル信号に対して、ローパスフィルタ３４の逆特性に相当するフィルタを用いて補償処理を行う。これにより、制御用ＭＣＵ４から供給されるＰＷＭ信号Ａ１を、ローパスフィルタ３４に通すことにより生じる制御特性の劣化が補償される。
【００６４】
ステップＳ１３において、ＣＰＵ２１は、伝達関数Ｈ１（ｓ）、Ｈ２（ｓ）、Ｈ３（ｓ）を用いた演算により応答出力Ｂ１を導出する。すなわち、第１の演算部８１として機能するＣＰＵ２１は、レジスタ８８に格納された入力電圧Ｖｉｎの設定値に対する応答出力Ｂ１１を、伝達関数Ｈ１（ｓ）を用いた演算によって導出する。第２の演算部８２として機能するＣＰＵ２１は、レジスタ８９に格納された出力電流Ｉｏｕｔの設定値に対する応答出力Ｂ１２を、伝達関数Ｈ２（ｓ）を用いた演算によって導出する。第３の演算部８３として機能するＣＰＵ２１は、アナログデジタル変換器２４から供給されるＰＷＭ信号Ａ１のデューティを示すデジタル信号に対する応答出力Ｂ１３を、伝達関数Ｈ３（ｓ）を用いた演算によって導出する。合算部８４として機能するＣＰＵ２１は、応答出力Ｂ１１、Ｂ１２、Ｂ１３を合算し、その結果を最終的な応答出力Ｂ１として出力する。最終的な応答出力Ｂ１は、第１の演算部８１、第２の演算部８２及び第３の演算部８３の各々に入力された入力電圧Ｖｉｎの設定値、出力電流Ｉｏｕｔの設定値及びＰＷＭ信号Ａ１のデューティの組み合わせに応じた出力電圧Ｖｏｕｔを示している。
【００６５】
ステップＳ１４において、ＣＰＵ２１は、乗算部８５として機能し、制御用ＭＣＵ４から供給されるオンオフ切り替え信号Ａ２に基づいて、ステップＳ１３において導出した最終的な応答出力Ｂ１の送出の可否判定を行う。ＣＰＵ２１は、オンオフ切り替え信号Ａ２の信号値が“１”である場合、応答出力Ｂ１を送出するものと判定し、処理をステップＳ１５に移行する。一方、ＣＰＵ２１は、オンオフ切り替え信号Ａ２の信号値が“０”である場合、応答出力Ｂ１を送出しないものと判定する。この場合、処理はステップＳ１１に戻される。
【００６６】
ステップＳ１５において、ＣＰＵ２１は、補償部８７として機能し、ステップＳ１３において導出した最終的な応答出力Ｂ１に対して、ローパスフィルタ３５の逆特性に相当するフィルタを用いて補償処理を行う。これにより、ＰＷＭ信号生成回路２５から出力される、応答出力Ｂ１に応じたＰＷＭ信号Ｂ２を、ローパスフィルタ３５に通すことにより生じる制御特性の劣化が補償される。補償処理が施された応答出力Ｂ１は、ＳＰＩ２８を介してデータ転送用ＭＣＵ４０に供給されると共に、ＰＷＭ信号生成回路２５に供給される。ステップＳ１５における処理が完了すると、処理はステップＳ１１に戻される。
【００６７】
応答出力Ｂ１を受信したＰＷＭ信号生成回路２５は、応答出力Ｂ１としての出力電圧に応じたデューティを有するＰＷＭ信号Ｂ２を生成し、これをローパスフィルタ３５に供給する。ローパスフィルタ３５は、ＰＷＭ信号Ｂ２のレベルを平均化させる。すなわち、ローパスフィルタ３５により、ＰＷＭ信号Ｂ２のデューティは電圧レベルに変換される。レベルシフタ３２は、ローパスフィルタ３５から供給される信号のレベルを、制御用ＭＣＵ４に適合するレベルにシフトさせ、これを応答信号Ｂ３として制御用ＭＣＵ４に供給する。
【００６８】
制御用ＭＣＵ４のアナログデジタル変換器６３は、シミュレータ２から供給される応答信号Ｂ３をデジタル信号に変換し、ＣＰＵ６１に供給する。ＣＰＵ６１は、アナログデジタル変換器６３から供給されるデジタル信号に基づいてＰＷＭ信号生成回路６２に供給するデューティ指令値を更新する。シミュレータ２は、更新されたデューティ指令値に応じたＰＷＭ信号Ａ１に対する応答出力Ｂ１を、制御用ＭＣＵ４にフィードバックする処理を繰り返し実施する。
【００６９】
次に、データ転送用ＭＣＵ４０のＣＰＵ４１が、データ転送プログラム１０１を実行することによって実施されるデータ転送処理について説明する。図８は、上記のデータ転送処理の流れの一例を示すフローチャートである。
【００７０】
ステップＳ２１において、ＣＰＵ４１は、演算用ＭＣＵ２０から供給される応答出力Ｂ１を受信する。
【００７１】
ステップＳ２２において、ＣＰＵ４１は、受信した応答出力Ｂ１を主記憶装置４２または補助記憶装置４３に蓄積するバッファリング処理を行う。
【００７２】
ステップＳ２３において、ＣＰＵ４１は、応答出力Ｂ１の受信回数が所定数（例えば１０回）に達したか否かを判定する。換言すれば、ＣＰＵ４１は、バッファリング処理により蓄積した応答出力Ｂ１の数が所定数に達したか否かを判定する。ＣＰＵ４１は、応答出力Ｂ１の受信回数が所定数に達したと判定した場合、処理をステップＳ２４に移行し、応答出力Ｂ１の受信回数が所定数に達していないと判定した場合、処理をステップＳ２１に戻す。
【００７３】
ステップＳ２４において、ＣＰＵ４１は、主記憶装置４２または補助記憶装置４３に蓄積した複数の応答出力Ｂ１を、インターフェース用ＰＣ３に転送する。
【００７４】
次に、インターフェース用ＰＣ３のＣＰＵ５１が、表示処理プログラム１０４を実行することによって実施される表示制御処理について説明する。図９は、上記の表示制御処理の流れの一例を示すフローチャートである。
【００７５】
ステップＳ３１において、ＣＰＵ５１は、データ転送用ＭＣＵ４０から転送された複数の応答出力Ｂ１を受信する。
【００７６】
ステップＳ３２において、ＣＰＵ５１は、受信した複数の応答出力Ｂ１を主記憶装置５２または補助記憶装置５３に蓄積するバッファリング処理を行う。
【００７７】
ステップＳ３３において、ＣＰＵ５１は、応答出力Ｂ１の受信回数が所定数（例えば１０回）に達したか否かを判定する。換言すれば、ＣＰＵ５１は、バッファリング処理により蓄積した応答出力Ｂ１の数が所定数（例えば１００）に達したか否かを判定する。ＣＰＵ５１は、応答出力Ｂ１の受信回数が所定数に達したと判定した場合、処理をステップＳ３４に移行し、応答出力Ｂ１の受信回数が所定数に達していないと判定した場合、処理をステップＳ３１に戻す。
【００７８】
ステップＳ３４において、ＣＰＵ５１は、主記憶装置５２または補助記憶装置５３に蓄積した複数の応答出力Ｂ１に基づいて、出力電圧Ｖｏｕｔのグラフ描画を行う。すなわち、ＣＰＵ５１は、電源回路の出力電圧波形を表示装置５５の表示画面に表示させる。
【００７９】
図１０は、演算用ＭＣＵ２０、データ転送用ＭＣＵ４０及びインターフェース用ＰＣ３における処理の連携を示すタイミングチャートである。演算用ＭＣＵ２０によって導出された電源回路の出力電圧を示す応答出力Ｂ１は、データ転送用ＭＣＵ４０によって受信される。
【００８０】
データ転送用ＭＣＵ４０は、演算用ＭＣＵ２０によって導出された応答出力Ｂ１をバッファリングする。データ転送用ＭＣＵ４０は、演算用ＭＣＵ２０から応答出力Ｂ１を例えば１０回受信する毎に、蓄積している複数の応答出力Ｂ１をインターフェース用ＰＣ３に一括したデータとして転送する。
【００８１】
インターフェース用ＰＣ３は、データ転送用ＭＣＵ４０から一括して転送された複数の応答出力Ｂ１を、バッファリングする。インターフェース用ＰＣ３は、データ転送用ＭＣＵ４０から応答出力Ｂ１のデータを例えば１０回受信する毎に、表示装置５５に表示されている出力電圧波形を更新する。
【００８２】
このように、演算用ＭＣＵ２０、データ転送用ＭＣＵ４０及びインターフェース用ＰＣ３が連携することで、応答出力Ｂ１の導出と、導出された応答出力Ｂ１に基づく出力電圧Ｖｏｕｔのグラフ描画を並行して行うことが可能となる。
【００８３】
以上にように、開示の技術の実施形態に係るシミュレーション装置１によれば、電源回路を表す伝達関数Ｈ１（ｓ）、Ｈ２（ｓ）、Ｈ３（ｓ）を用いた演算により、電源回路の出力電圧を示す応答出力Ｂ１が導出される。これにより、電源回路の各ノードについて繰り返し回路方程式を解くことを要する従来の方式と比較して、演算処理に要する時間を飛躍的に短縮することが可能となる。これにより、ＨＩＬＳ工程において、電源装置のリアルタイムシミュレーションが可能となる。
【００８４】
また、開示の技術の実施形態に係るシミュレーション装置１によれば、制御用ＭＣＵ４から出力されるＰＷＭ信号Ａ１は、入力処理部１０を構成するローパスフィルタ３４によって平均化される。すなわち、ローパスフィルタ３４により、ＰＷＭ信号Ａ１のデューティは電圧レベルに変換される。演算用ＭＣＵ２０に設けられたアナログデジタル変換器２４の変換周波数は、ＰＷＭ信号Ａ１の周波数よりも小さく、アナログデジタル変換器２４によってＰＷＭ信号Ａ１を直接的に処理することは困難である。入力処理部１０を構成するローパスフィルタ３４によって、ＰＷＭ信号Ａ１のデューティを電圧レベルに変換することで、アナログデジタル変換器２４によって処理することが可能となる。
【００８５】
また、開示の技術の実施形態に係るシミュレーション装置１によれば、演算用ＭＣＵ２０から出力されるＰＷＭ信号Ｂ２は、出力処理部１３を構成するローパスフィルタ３５によって平均化される。すなわち、ローパスフィルタ３５により、ＰＷＭ信号Ｂ２のデューティは電圧レベルに変換される。制御用ＭＣＵ４に設けられたアナログデジタル変換器６３の変換周波数は、ＰＷＭ信号Ｂ２の周波数よりも小さく、アナログデジタル変換器６３によってＰＷＭ信号Ｂ２を直接的に処理することは困難である。出力処理部１３を構成するローパスフィルタ３５によって、ＰＷＭ信号Ｂ２のデューティを電圧レベルに変換することで、アナログデジタル変換器６３によって処理することが可能となる。
【００８６】
また、開示の技術の実施形態に係るシミュレーション装置１によれば、演算用ＭＣＵ２０によって導出される応答出力Ｂ１は、データ転送用ＭＣＵ４０によってインターフェース用ＰＣ３に転送される。このように、応答出力Ｂ１の転送処理を、データ転送用ＭＣＵ４０が担うことで、演算用ＭＣＵ２０は、ハードウェア資源の大部分を演算処理に割り当てることができる。これにより、演算処理の高速化を促進させることができる。
【００８７】
なお、上記の実施形態では、インターフェース用ＰＣ３の表示装置５５の表示画面に出力電圧波形（すなわち応答出力Ｂ１の時間推移）を表示する場合を例示したが、この態様に限定されない。すなわち、シミュレーション装置１は、入力電圧波形、出力電圧波形、ＰＷＭ信号波形、応答出力Ｂ１１、Ｂ１２、Ｂ１３の時間推移等が、表示装置５５の表示画面に表示されるように構成されていてもよい。
【００８８】
［第２の実施形態］
図１１は、開示の技術の第２の実施形態に係るシミュレーション装置１のハードウェア構成の一例を示す図である。
【００８９】
第２の実施形態に係るシミュレーション装置１は、基準電圧Ｖｒｅｆを生成する基準電圧生成回路９０を備えている。基準電圧生成回路９０から出力される基準電圧Ｖｒｅｆは、制御用ＭＣＵ４、シミュレータ２の入力処理部１０及び出力処理部１３を構成する各ブロックに共通に用いられる。具体的には、基準電圧Ｖｒｅｆは、制御用ＭＣＵ４を構成するＰＷＭ信号生成回路６２、アナログデジタル変換器６３、ＧＰＩＯ６４に供給される。また、基準電圧Ｖｒｅｆは、シミュレータ２を構成するレベルシフタ３１、３２、３３、アナログデジタル変換器２４、ＰＷＭ信号生成回路２５及びＧＰＩＯ２６に供給される。
【００９０】
アナログデジタル変換器２４、６３は、基準電圧Ｖｒｅｆを基準として、入力されるアナログ信号をデジタル値に変換する。アナログデジタル変換器６３、２４から出力されるデジタル値は、基準電圧Ｖｒｅｆに応じて変動する。
【００９１】
ＰＷＭ信号生成回路２５、６２は、基準電圧Ｖｒｅｆを基準として、入力される電圧のレベルに応じたデューティのＰＷＭ信号を生成する。ＰＷＭ信号生成回路２５、６２から出力されるＰＷＭ信号は、基準電圧Ｖｒｅｆに応じて変動する。
【００９２】
レベルシフタ３１、３２、３３は、基準電圧Ｖｒｅｆを基準として、入力される電圧のレベルをシフトさせる。レベルシフタ３１、３２、３３から出力される信号は、基準電圧Ｖｒｅｆに応じて変動する。
【００９３】
従って、仮に制御用ＭＣＵ４において用いられる基準電圧と、シミュレータ２において用いられる基準電圧との間でずれが生じている場合、制御用ＭＣＵ４とシミュレータ２との間で送受信される信号に齟齬が生じ、制御特性が劣化するおそれがある。
【００９４】
本実施形態に係るシミュレーション装置１によれば、制御用ＭＣＵ４、シミュレータ２の入力処理部１０及び出力処理部１３を構成する各ブロックには、共通の基準電圧Ｖｒｅｆが供給される。従って、制御用ＭＣＵ４において用いられる基準電圧と、シミュレータ２において用いられる基準電圧との間でずれが生じることを防止することができる。
【００９５】
［第３の実施形態］
開示の技術の第３の実施形態に係るシミュレーション装置において、図５に示す演算部１１の機能のうちの補償部８６及び８７の機能が、インターフェース用ＰＣ３において導出される伝達関数に含められる。
【００９６】
図１２は、開示の技術の第３の実施形態に係るインターフェース用ＰＣ３のＣＰＵ５１が、伝達関数導出プログラム１０２を実行することによって実施される伝達関数導出処理の一例を示すフローチャートである。
【００９７】
ステップＳ５１において、インターフェース用ＰＣ３のＣＰＵ５１は、補助記憶装置５３に格納されている、図３に例示されるような電源回路モデル１０３を用いた回路シミュレーションを行い、当該電源回路の入出力特性を解析する。
【００９８】
ステップＳ５２において、ＣＰＵ５１は、当該電源回路の入出力特性の解析結果に基づいて、電源回路の特性を示す伝達関数Ｈ１（ｓ）、Ｈ２（ｓ）、Ｈ３（ｓ）を導出する。伝達関数Ｈ１（ｓ）は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を表す。伝達関数Ｈ２（ｓ）は、出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔとの関係を表す。伝達関数Ｈ３（ｓ）は、ＰＷＭ信号Ａ１のデューティと出力電圧Ｖｏｕｔとの関係を表す。
【００９９】
ステップＳ５３において、ＣＰＵ５１は、ステップＳ５２において導出した伝達関数Ｈ１（ｓ）、Ｈ２（ｓ）、Ｈ３（ｓ）に、ローパスフィルタ３４、３５の逆特性の周波数特性を加えた伝達関数Ｈ１´（ｓ）、Ｈ２´（ｓ）、Ｈ３´（ｓ）を導出する。すなわち、ＣＰＵ５１は、ローパスフィルタ３５の逆特性の周波数特性を伝達関数Ｈ１´（ｓ）、Ｈ２´（ｓ）に含める。また、ＣＰＵ５１は、ローパスフィルタ３４の逆特性の周波数特性及びローパスフィルタ３４の逆特性の周波数特性を伝達関数Ｈ３´（ｓ）に含める。
【０１００】
ここで、ローパスフィルタ３４の周波数特性（伝達関数）をＨＬＰＦ１（ｓ）とし、ローパスフィルタ３５の周波数特性（伝達関数）をＨＬＰＦ２（ｓ）とする。この場合、ローパスフィルタ３４の逆特性の周波数特性（伝達関数）は、１／ＨＬＰＦ１（ｓ）となり、ローパスフィルタ３５の逆特性の周波数特性（伝達関数）は、１／ＨＬＰＦ２（ｓ）となる。従って、伝達関数Ｈ１´（ｓ）、Ｈ２´（ｓ）、Ｈ３´（ｓ）は、それぞれ下記の（５）式、（６）式及び（７）式によって表わすことができる。
【数５】
2020096433.tif 000007
【０１０１】
【数６】
2020096433.tif 000008
【０１０２】
【数７】
2020096433.tif 000009
【０１０３】
また、ローパスフィルタ３４及びローパスフィルタ３５が、それぞれ、１次のローパスフィルタである場合、ＨＬＰＦ１（ｓ）及びＨＬＰＦ２（ｓ）は、それぞれ、下記の（８）式及び（９）式によって表わすことができる。従って、伝達関数Ｈ１´（ｓ）、Ｈ２´（ｓ）は、それぞれ（１０）式の形式によって表わすことができ、伝達関数Ｈ３´（ｓ）は、（１１）式の形式によって表わすことができる。
【数８】
2020096433.tif 000010
【数９】
2020096433.tif 000011
【数１０】
2020096433.tif 000012
【数１１】
2020096433.tif 000013
【０１０４】
ステップＳ３において、ＣＰＵ５１は、導出した伝達関数Ｈ´１（ｓ）、Ｈ´２（ｓ）、Ｈ´３（ｓ）をＵＳＢインターフェース５６及びプログラマ７０を介して、シミュレータ２に転送する。シミュレータ２に転送された伝達関数Ｈ´１（ｓ）、Ｈ´２（ｓ）、Ｈ´３（ｓ）は、例えば、演算用ＭＣＵ２０のＣＰＵ２１のレジスタ（図示せず）に格納される。
【０１０５】
図１３は、第３の実施形態に係る演算部１１の機能構成の一例を示す機能ブロックである。本実施形態に係る演算部１１は、第１の演算部８１、第２の演算部８２、第３の演算部８３、合算部８４、乗算部８５、レジスタ８８、８９を含んで構成されている。すなわち、第３の実施形態においては、上記したように、補償部８６、８７の機能が伝達関数Ｈ´１（ｓ）、Ｈ´２（ｓ）、Ｈ´３（ｓ）に含められているので、第３の実施形態に係る演算部１１は、第１の実施形態に係る演算部１１（図５参照）が備える補償部８６、８７を備えていない。
【０１０６】
図１４は、演算用ＭＣＵ２０のＣＰＵ２１が、演算プログラム１００を実行することによって実施される、第３の実施形態に係る演算処理の流れの一例を示すフローチャートである。なお、演算用ＭＣＵ２０のＣＰＵ２１のレジスタには、インターフェース用ＰＣ３から転送された伝達関数Ｈ´１（ｓ）、Ｈ´２（ｓ）、Ｈ´３（ｓ）が格納されているものとする。伝達関数Ｈ´１（ｓ）、Ｈ´２（ｓ）には、それぞれ、ローパスフィルタ３５の逆特性の周波数特性が含まれており、伝達関数Ｈ´３（ｓ）には、ローパスフィルタ３４の逆特性の周波数特性及びローパスフィルタ３５の逆特性の周波数特性が含まれている。
【０１０７】
ステップＳ６１において、ＣＰＵ２１は、アナログデジタル変換器２４から供給されるＰＷＭ信号Ａ１のデューティを示すデジタル信号を受信する。
【０１０８】
ステップＳ６２において、ＣＰＵ２１は、伝達関数Ｈ´１（ｓ）、Ｈ´２（ｓ）、Ｈ´３（ｓ）を用いた演算により応答出力Ｂ１を導出する。すなわち、第１の演算部８１として機能するＣＰＵ２１は、レジスタ８８に格納された入力電圧Ｖｉｎの設定値に対する応答出力Ｂ１１を、伝達関数Ｈ´１（ｓ）を用いた演算によって導出する。第２の演算部８２として機能するＣＰＵ２１は、レジスタ８９に格納された出力電流Ｉｏｕｔの設定値に対する応答出力Ｂ１２を、伝達関数Ｈ´２（ｓ）を用いた演算によって導出する。第３の演算部８３として機能するＣＰＵ２１は、アナログデジタル変換器２４から供給されるＰＷＭ信号Ａ１のデューティを示すデジタル信号に対する応答出力Ｂ１３を、伝達関数Ｈ´３（ｓ）を用いた演算によって導出する。合算部８４として機能するＣＰＵ２１は、応答出力Ｂ１１、Ｂ１２、Ｂ１３を合算し、その結果を最終的な応答出力Ｂ１として出力する。最終的な応答出力Ｂ１は、第１の演算部８１、第２の演算部８２及び第３の演算部８３の各々に入力された入力電圧Ｖｉｎの設定値、出力電流Ｉｏｕｔの設定値及びＰＷＭ信号Ａ１のデューティの組み合わせに応じた出力電圧Ｖｏｕｔを示している。
【０１０９】
ステップＳ６３において、ＣＰＵ２１は、乗算部８５として機能し、制御用ＭＣＵ４から供給されるオンオフ切り替え信号Ａ２に基づいて、ステップＳ６２において導出した最終的な応答出力Ｂ１の送出の可否判定を行う。ＣＰＵ２１は、オンオフ切り替え信号Ａ２の信号値が“１”である場合、ステップＳ６４において応答出力Ｂ１を送出し、オンオフ切り替え信号Ａ２の信号値が“０”である場合、応答出力Ｂ１を送出しない。その後処理はステップＳ６１に戻される。
【０１１０】
ステップＳ６３において、ＣＰＵ２１は、乗算部８５として機能し、制御用ＭＣＵ４から供給されるオンオフ切り替え信号Ａ２に基づいて、ステップＳ６２において導出した最終的な応答出力Ｂ１の送出の可否判定を行う。ＣＰＵ２１は、オンオフ切り替え信号Ａ２の信号値が“１”である場合、応答出力Ｂ１を送出するものと判定する。この場合、応答出力Ｂ１は、ＳＰＩ２８を介してデータ転送用ＭＣＵ４０に供給されると共に、ＰＷＭ信号生成回路２５に供給される。その後、処理はステップＳ１１に戻される。一方、ＣＰＵ２１は、オンオフ切り替え信号Ａ２の信号値が“０”である場合、応答出力Ｂ１を送出しないものと判定する。この場合、応答出力Ｂ１は、ＣＰＵ２１から送出されることなく処理はステップＳ６１に戻される。
【０１１１】
開示の技術の第３の実施形態に係るシミュレーション装置によれば、伝達関数Ｈ´１（ｓ）、Ｈ´２（ｓ）は、それぞれ、ローパスフィルタ３５の逆特性の周波数特性を含む。また、伝達関数Ｈ´３（ｓ）は、ローパスフィルタ３４の逆特性の周波数特性及びローパスフィルタ３５の逆特性の周波数特性を含む。従って、演算用ＭＣＵ２０のＣＰＵ２１によって実現される機能のうち、補償部８６、８７の機能を削減することができる。換言すれば、第１の実施形態に係る演算処理（図７参照）におけるステップＳ１２及びＳ１５の処理を省略することができる。これにより、演算用ＭＣＵ２０のＣＰＵ２１における演算処理に要する時間を削減することが可能となる。
【０１１２】
また、伝達関数Ｈ´１（ｓ）、Ｈ´２（ｓ）、伝達関数Ｈ´３（ｓ）にローパスフィルタの逆特性の周波数特性を含めることで、伝達関数の次数を１つ削減することができる。これにより、演算用ＭＣＵ２０の演算回数を削減することが可能となる。
【０１１３】
［試作および検証］
開示の技術の実施形態に係るシミュレーション装置を試作し、実際の電源回路の特性と比較した。試作したシミュレーション装置の仕様は、以下のとおりである。
演算用ＭＣＵ：TMS320F28335,150 MHz, floating point unit, 256Kbyte memory
アナログデジタル変換器の変換周波数：200KHz
伝達関数を用いた演算周波数：200KHz
データ転送用ＭＣＵ：Arduino DUE
【０１１４】
シミュレーション装置によって模擬される電源回路及び実際の電源回路を下記の条件で動作させた。
入力電圧：９Ｖ
出力電圧：１．０５Ｖ
出力電流：１Ａ
スイッチング周波数：１００ＫＨｚ
【０１１５】
図１５Ａ、図１５Ｂ及び図１５Ｃは、それぞれ、シミュレーション装置及び実際の電源回路において取得された出力電圧波形を示す図である。なお、図１５Ａは起動時における出力電圧波形であり、図１５Ｂ及び図１５Ｃは、負荷変動時（出力電流変動時）における出力電圧波形である。図１５Ａ〜図１５Ｃに示すように、開示の技術の実施形態に係るシミュレーション装置によれば、スイッチング周波数１００ＫＨｚで動作するスイッチング電源装置のリアルタイムシミュレーションが可能である。また、開示の技術の実施形態に係るシミュレーション装置によれば、実際の電源回路に近い特性を得ることができた。すなわち、実際の電源回路の特性を再現できているといえる。
【０１１６】
なお、シミュレーション装置１は開示の技術におけるシミュレーション装置の一例である。電源回路２００は開示の技術における電源回路の一例である。制御用ＭＣＵ４は、開示の技術における制御装置の一例である。ＰＷＭ信号Ａ１は開示の技術におけるパルス信号の一例である。応答出力Ｂ１は開示の技術における応答出力の一例である。入力処理部１０は開示の技術における入力処理部の一例である。演算部１１は開示の技術における演算部の一例である。出力処理部１３は開示の技術における出力処理部の一例である。表示処理部１５は開示の技術における表示処理部の一例である。第１の伝達関数Ｈ１（ｓ）は開示の技術における第１の伝達関数の一例である。第２の伝達関数Ｈ２（ｓ）は開示の技術における第２の伝達関数の一例である。第３の伝達関数Ｈ３（ｓ）は開示の技術における第３の伝達関数の一例である。第１の演算部８１は開示の技術における第１の演算部の一例である。第２の演算部８２は開示の技術における第２の演算部の一例である。第３の演算部８３は開示の技術における第３の演算部の一例である。合算部８４は開示の技術における合算部の一例である。基準電圧生成回路９０は開示の技術における基準電圧生成回路の一例である。ローパスフィルタ３４は開示の技術における第１のローパスフィルタの一例である。ローパスフィルタ３５は開示の技術における第２のローパスフィルタの一例である。転送処理部１２は開示の技術における転送処理部の一例である。伝達関数導出部１４は開示の技術における伝達関数導出部の一例である。表示装置５５は、開示の技術における表示装置の一例である。
【０１１７】
以上の第１乃至第３の実施形態に関し、更に以下の付記を開示する。
【０１１８】
（付記１）
電源回路を制御するための制御装置から出力されるパルス信号に所定の処理を施す入力処理部と、
前記入力処理部によって処理された前記パルス信号に対する応答出力を、前記電源回路の特性を示す複数の伝達関数を用いた演算によって導出する演算部と、
前記応答出力に所定の処理を施して前記制御装置に出力する出力処理部と、
前記応答出力を表示するための装置に前記応答出力を転送する処理を行う転送処理部と、
を含む電源装置のシミュレーション装置。
【０１１９】
（付記２）
前記複数の伝達関数は、
前記電源回路に入力される入力電圧と前記電源回路から出力される出力電圧との関係を示す第１の伝達関数と、
前記電源回路から出力される出力電流と前記出力電圧との関係を示す第２の伝達関数と、
前記パルス信号のデューティと前記出力電圧との関係を示す第３の伝達関数と、
を含む付記１に記載のシミュレーション装置。
【０１２０】
（付記３）
前記演算部は、
前記入力電圧の設定値に対する第１の応答出力を、前記第１の伝達関数を用いた演算によって導出する第１の演算部と、
前記出力電流の設定値に対する第２の応答出力を、前記第２の伝達関数を用いた演算によって導出する第２の演算部と、
前記入力処理部によって処理された前記パルス信号に対する第３の応答出力を、前記第３の伝達関数を用いた演算によって導出する第３の演算部と、
前記第１の応答出力、前記第２の応答出力及び前記第３の応答出力を合算する合算部と、を含む
付記２に記載のシミュレーション装置。
【０１２１】
（付記４）
前記入力処理部は、パルス信号を平均化する第１のローパスフィルタと、前記第１のローパスフィルタの出力信号をデジタル信号に変換するアナログデジタル変換器とを含み、
前記出力処理部は、前記応答出力をパルス信号に変換するパルス信号生成回路と、前記パルス信号生成回路から出力されるパルス信号を平均化する第２のローパスフィルタと、を含む
付記２または付記３に記載のシミュレーション装置。
【０１２２】
（付記５）
前記電源回路について回路シミュレーションを実施することにより、前記第１の伝達関数、前記第２の伝達関数及び前記第３の伝達関数を導出する伝達関数導出部を更に含み、
前記伝達関数導出部は、前記第２のローパスフィルタの逆特性の周波数特性を前記第１の伝達関数及び前記第２の伝達関数にそれぞれ含め、前記第１のローパスフィルタの逆特性の周波数特性及び前記第２のローパスフィルタの逆特性の周波数特性を、前記第３の伝達関数に含める
付記４に記載のシミュレーション装置。
【０１２３】
（付記６）
前記制御装置、前記入力処理部及び前記出力処理部において共通に用いられる基準電圧を生成する基準電圧生成回路を更に含む
付記１から付記５のいずれか１つに記載のシミュレーション装置。
【０１２４】
（付記７）
前記演算部と前記転送処理部は、互いに別々のハードウェアで構成されている
付記１から付記６のいずれか１つにシミュレーション装置。
【０１２５】
（付記８）
表示処理部をさらに含み、前記表示処理部は、前記応答出力としての出力電圧の時間推移である出力電圧波形を、表示装置の表示画面に表示する処理を行う
付記１から付記７のいずれか１つに記載のシミュレーション装置。
【０１２６】
（付記９）
前記入力処理部は、前記パルス信号のレベルをシフトさせる第１のレベルシフタを含み、
前記出力処理部は、前記第２のローパスフィルタの出力信号のレベルをシフトさせる第２のレベルシフタを含む
付記４または付記５に記載のシミュレーション装置。
【０１２７】
（付記１０）
電源回路を制御するための制御装置から出力されるパルス信号に応じた信号を受信し、
前記パルス信号に対する応答出力を、前記電源回路の特性を示す複数の伝達関数を用いた演算によって導出し、
前記応答出力を出力する、
処理をコンピュータに実行させるプログラム。
【０１２８】
（付記１１）
前記複数の伝達関数は、
前記電源回路に入力される入力電圧と前記電源回路から出力される出力電圧との関係を示す第１の伝達関数と、
前記電源回路から出力される出力電流と前記出力電圧との関係を示す第２の伝達関数と、
前記パルス信号のデューティと前記出力電圧との関係を示す第３の伝達関数と、
を含む付記１０に記載のプログラム。
【符号の説明】
【０１２９】
１  シミュレーション装置
２  シミュレータ
３  インターフェース用ＰＣ
４  制御用ＭＣＵ
１０  入力処理部
１１  演算部
１２  転送処理部
１３  出力処理部
１４  伝達関数導出部
１５  表示処理部
２０  演算用ＭＣＵ
２１  ＣＰＵ
２４  アナログデジタル変換回路
２５  ＰＷＭ信号生成回路
３１、３２、３３  レベルシフタ
３４、３５  ローパスフィルタ
４０  データ転送用ＭＣＵ
４１  ＣＰＵ
５１  ＣＰＵ
５５  表示装置
８１  第１の演算部
８２  第２の演算部
８３  第３の演算部
８４  合算部
９０  基準電圧生成回路
１００  演算プログラム
１０１  データ転送プログラム
１０２  伝達関数導出プログラム
１０４  表示処理プログラム
２００  電源回路
【図１】
2020096433.tif 000014
【図２】
2020096433.tif 000015
【図３】
2020096433.tif 000016
【図４】
2020096433.tif 000017
【図５】
2020096433.tif 000018
【図６】
2020096433.tif 000019
【図７】
2020096433.tif 000020
【図８】
2020096433.tif 000021
【図９】
2020096433.tif 000022
【図１０】
2020096433.tif 000023
【図１１】
2020096433.tif 000024
【図１２】
2020096433.tif 000025
【図１３】
2020096433.tif 000026
【図１４】
2020096433.tif 000027
【図１５Ａ】
2020096433.tif 000028
【図１５Ｂ】
2020096433.tif 000029
【図１５Ｃ】
2020096433.tif 000030