(57)【要約】      （修正有）【課題】電力変換装置から出力されるノイズを低減すること、あるいは、電流変換装置の電力損失を低減することができる、電力変換装置を提供する。【解決手段】電力変換装置は、第１巻線Ｌ１および第２巻線Ｌ２と、第１巻線Ｌ１および第２巻線Ｌ２に結合するプライマリ・スイッチング回路１０と、第１巻線Ｌ１の一端と第２巻線Ｌ２の一端との間に設けられた、第１スイッチング素子Ｓ１および電圧変動コンデンサＣｘと、第１巻線Ｌ１の他端と第２巻線Ｌ２の他端との間に設けられた第２スイッチング素子Ｓ２と、第１巻線Ｌ１の一端と第２巻線Ｌ２の他端との間に設けられた第１タンクコンデンサＣ１と、第１巻線Ｌ１の他端と第２巻線Ｌ２の一端との間に設けられた第２タンクコンデンサＣ２と、第１巻線Ｌ１の中途点ＴＰ１と、第２巻線Ｌ２の中途点ＴＰ２との間に設けられた出力コンデンサＣｐと、を備えている。【選択図】図１
2020198717.tif 000002
【特許請求の範囲】
【請求項１】
第１巻線および第２巻線と、
前記第１巻線および前記第２巻線に結合するスイッチング回路と、
前記第１巻線の一端と前記第２巻線の一端との間に設けられた、第１スイッチング素子および電圧変動コンデンサであって、前記第１スイッチング素子のスイッチングによって、前記電圧変動コンデンサに流れる電流がオンオフされる第１スイッチング素子および電圧変動コンデンサと、
前記第１巻線の他端と前記第２巻線の他端との間に設けられた第２スイッチング素子と、
前記第１巻線の一端と前記第２巻線の他端との間に設けられた第１タンクコンデンサと、
前記第１巻線の他端と前記第２巻線の一端との間に設けられた第２タンクコンデンサと、
前記第１巻線の中途点と、前記第２巻線の中途点との間に設けられた出力コンデンサと、
を備え、
前記第１スイッチング素子および前記第２スイッチング素子は、交互にオンオフを繰り返すことを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置において、
前記スイッチング回路、前記第１スイッチング素子および前記第２スイッチング素子を制御する制御部を備え、
前記制御部は、前記第２スイッチング素子のスイッチング周期に対する、前記第２スイッチング素子がオンになる時間の比率を制御することで前記出力コンデンサの端子間電圧を制御することを特徴とする電力変換装置。
【請求項３】
請求項２に記載の電力変換装置において、
前記制御部は、前記スイッチング回路のスイッチングタイミングと、前記第１スイッチング素子および前記第２スイッチング素子のスイッチングタイミングと、に基づいて、前記出力コンデンサから入出力される電力を調整することを特徴とする電力変換装置。
【請求項４】
請求項１に記載の電力変換装置において、
前記スイッチング回路、前記第１スイッチング素子および前記第２スイッチング素子を制御する制御部を備え、
前記制御部は、前記スイッチング回路のスイッチングタイミングと、前記第１スイッチング素子および前記第２スイッチング素子のスイッチングタイミングと、に基づいて、前記出力コンデンサから出力される電力を調整することを特徴とする電力変換装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載の電力変換装置において、
前記第１巻線および前記第２巻線と、前記出力コンデンサは、ローパスフィルタを構成することを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関し、特に、スイッチングによって電力変換を行う装置に関する。
【背景技術】
【０００２】
２つのスイッチング回路がトランスによって結合された電力変換装置が広く用いられている。各スイッチング回路には、２つのスイッチング素子を直列に接続したスイッチングアームが用いられており、スイッチングアームを構成する２つのスイッチング素子を交互にオンオフすることで、スイッチングが行われる。このような電力変換装置では、以下の特許文献１および２に示されているように、２つのスイッチング回路のスイッチングタイミングの差異を調整することで、一方のスイッチング回路から他方のスイッチング回路に伝送される電力が調整される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−７８７４５号公報
【特許文献２】特開２０１８−１４８６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、電力変換装置からは、スイッチングに基づくノイズが出力されるため、電力変換装置の入出力端子にフィルタ回路が設けられることがある。しかし、フィルタ回路を設けることで回路構成が複雑になってしまうことがある。また、電力変換装置に用いられるスイッチング素子では、電流が流れることによって電力損失が発生する。近年では、電力変換装置について様々な回路構成や制御方法が考え出されており、新たな回路構成および制御方法について、電力損失を低減することが望まれている。
【０００５】
本発明は、電力変換装置から出力されるノイズを低減すること、あるいは、電流変換装置の電力損失を低減することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、第１巻線および第２巻線と、前記第１巻線および前記第２巻線に結合するスイッチング回路と、前記第１巻線の一端と前記第２巻線の一端との間に設けられた、第１スイッチング素子および電圧変動コンデンサであって、前記第１スイッチング素子のスイッチングによって、前記電圧変動コンデンサに流れる電流がオンオフされる第１スイッチング素子および電圧変動コンデンサと、前記第１巻線の他端と前記第２巻線の他端との間に設けられた第２スイッチング素子と、前記第１巻線の一端と前記第２巻線の他端との間に設けられた第１タンクコンデンサと、前記第１巻線の他端と前記第２巻線の一端との間に設けられた第２タンクコンデンサと、前記第１巻線の中途点と、前記第２巻線の中途点との間に設けられた出力コンデンサと、を備え、前記第１スイッチング素子および前記第２スイッチング素子は、交互にオンオフを繰り返すことを特徴とする。
【０００７】
望ましくは、前記スイッチング回路、前記第１スイッチング素子および前記第２スイッチング素子を制御する制御部を備え、前記制御部は、前記第２スイッチング素子のスイッチング周期に対する、前記第２スイッチング素子がオンになる時間の比率を制御することで前記出力コンデンサの端子間電圧を制御する。
【０００８】
望ましくは、前記制御部は、前記スイッチング回路のスイッチングタイミングと、前記第１スイッチング素子および前記第２スイッチング素子のスイッチングタイミングと、に基づいて、前記出力コンデンサから入出力される電力を調整する。
【０００９】
望ましくは、前記スイッチング回路、前記第１スイッチング素子および前記第２スイッチング素子を制御する制御部を備え、前記制御部は、前記スイッチング回路のスイッチングタイミングと、前記第１スイッチング素子および前記第２スイッチング素子のスイッチングタイミングと、に基づいて、前記出力コンデンサから出力される電力を調整する。
【００１０】
望ましくは、前記第１巻線および前記第２巻線と、前記出力コンデンサは、ローパスフィルタを構成する。
【発明の効果】
【００１１】
本発明によれば、電力変換装置から出力されるノイズを低減すること、あるいは、電流変換装置の電力損失を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】電力変換装置を示す図である。
【図２】セカンダリ・スイッチング回路の元となった第１コンバータ回路および第２コンバータ回路を示す図である。
【図３】セカンダリ・スイッチング回路を示す図である。
【図４】セカンダリ・スイッチング回路を示す図である。
【図５】ノイズ電圧源に対する等価回路を示す図である。
【図６】プライマリ・スイッチング回路の構成例を示す図である。
【図７】電力変換装置についてのシミュレーション結果を示す図である。
【図８】第１変形例に係る電力変換装置を示す図である。
【図９】第２変形例に係る電力変換装置を示す図である。
【図１０】第３変形例に係る電力変換装置を示す図である。
【図１１】双方向スイッチの構成例を示す図である。
【図１２】プライマリ・スイッチング回路の第２の例を示す図である。
【図１３】プライマリ・スイッチング回路の第３の例を示す図である。
【図１４】プライマリ・スイッチング回路の第４の例を示す図である。
【図１５】プライマリ・スイッチング回路の第５の例を示す図である。
【図１６】プライマリ・スイッチング回路の第６の例を示す図である。
【発明を実施するための形態】
【００１３】
各図を参照して本発明の実施形態について説明する。複数の図面に示された同一の構成要素については同一の符号を付してその説明を省略する。
【００１４】
図１には、本発明の実施形態に係る電力変換装置が示されている。電力変換装置は、トランス２８によって結合したプライマリ・スイッチング回路１０およびセカンダリ・スイッチング回路２０と、これらのスイッチング回路に含まれるスイッチング素子を制御する制御部２６を備えている。プライマリ・スイッチング回路１０の入力正極端子１２および入力負極端子１４から入力された電力は、プライマリ・スイッチング回路１０およびセカンダリ・スイッチング回路２０のスイッチングによって、セカンダリ・スイッチング回路２０の出力正極端子２２および出力負極端子２４から出力される。
【００１５】
プライマリ・スイッチング回路１０はプライマリ巻線Ｌ３を備えている。セカンダリ・スイッチング回路２０はセカンダリ第１巻線Ｌ１およびセカンダリ第２巻線Ｌ２を備えている。セカンダリ第１巻線Ｌ１およびセカンダリ第２巻線Ｌ２のそれぞれは、プライマリ巻線Ｌ３に結合し、プライマリ巻線Ｌ３、セカンダリ第１巻線Ｌ１およびセカンダリ第２巻線Ｌ２はトランス２８を構成している。また、セカンダリ第１巻線Ｌ１およびセカンダリ第２巻線Ｌ２同士が結合してもよい。以下の説明においては、セカンダリ第１巻線Ｌ１およびセカンダリ第２巻線Ｌ２を、単に第１巻線Ｌ１および第２巻線Ｌ２という。
【００１６】
セカンダリ・スイッチング回路２０の構成について説明する。セカンダリ・スイッチング回路２０は、第１巻線Ｌ１および第２巻線Ｌ２に加えて、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第１タンクコンデンサＣ１、第２タンクコンデンサＣ２、電圧変動コンデンサＣｘ、出力コンデンサＣｐ、出力正極端子２２および出力負極端子２４を備えている。
【００１７】
第１スイッチング素子Ｓ１および電圧変動コンデンサＣｘは直列に接続されている。第１スイッチング素子Ｓ１および電圧変動コンデンサＣｘによる直列接続要素は、第１巻線Ｌ１の一端と第２巻線Ｌ２の一端との間に接続されている。第１スイッチング素子Ｓ１には、第１巻線Ｌ１の側にカソード端子を向けてダイオードが並列接続されている。第２スイッチング素子Ｓ２は、第１巻線Ｌ１の他端と第２巻線Ｌ２の他端との間に接続されている。第２スイッチング素子Ｓ２には、第１巻線Ｌ１の側にカソード端子を向けてダイオードが並列接続されている。
【００１８】
第１スイッチング素子Ｓ１にはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられてよい。この場合、第１巻線Ｌ１にドレイン端子が接続され、電圧変動コンデンサＣｘにソース端子が接続される。第２スイッチング素子Ｓ２にもＭＯＳＦＥＴが用いられてよい。この場合、第１巻線Ｌ１にドレイン端子が接続され、第２巻線Ｌ２にソース端子が接続される。また、第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタ等、その他の半導体素子が用いられてよい。  
【００１９】
第１タンクコンデンサＣ１は、第１巻線Ｌ１の一端と第２巻線Ｌ２の他端との間に接続されている。第２タンクコンデンサＣ２は、第１巻線Ｌ１の他端と第２巻線Ｌ２の一端との間に接続されている。出力コンデンサＣｐは、第１巻線Ｌ１の中途点ＴＰ１と、第２巻線Ｌ２の中途点ＴＰ２との間に接続されている。中途点ＴＰ１は、第１巻線Ｌ１の巻き数が半分となる位置に設けられたセンタータップであってよい。同様に、中途点ＴＰ２は、第２巻線Ｌ２の巻き数が半分となる位置に設けられたセンタータップであってよい。出力コンデンサＣｐの両端には、出力正極端子２２および出力負極端子２４が接続されている。
【００２０】
第１巻線Ｌ１は、互いに結合する部分巻線Ｌ１ａおよび部分巻線Ｌ１ｂから構成され、これらの部分巻線のそれぞれの一端が中途点ＴＰ１で接続されている。部分巻線Ｌ１ａでは、中途点ＴＰ１側とは反対側の端子が第１タンクコンデンサＣ１および第１スイッチング素子Ｓ１に接続されている。部分巻線Ｌ１ｂでは、中途点ＴＰ１側とは反対側の端子が第２タンクコンデンサＣ２および第２スイッチング素子Ｓ２に接続されている。部分巻線Ｌ１ａおよび部分巻線Ｌ１ｂの傍らに付された黒点は、黒点側の端子から流入する電流が増加したときに、黒点が付された側の端子を正とする誘導起電力が発生することを意味している。巻線の傍らに付された黒点が有する意味は、以下の説明においても同様である。
【００２１】
第２巻線Ｌ２は、互いに結合する部分巻線Ｌ２ａおよび部分巻線Ｌ２ｂから構成され、これらの部分巻線のそれぞれの一端が中途点ＴＰ２で接続されている。部分巻線Ｌ２ａでは、中途点ＴＰ２側とは反対側の端子が第１タンクコンデンサＣ１および第２スイッチング素子Ｓ２に接続されている。部分巻線Ｌ２ｂでは、中途点ＴＰ２側とは反対側の端子が第２タンクコンデンサＣ２および電圧変動コンデンサＣｘに接続されている。
【００２２】
セカンダリ・スイッチング回路２０の動作について説明する。制御部２６は、第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２を制御する。制御部２６の制御によって第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２は交互にオンオフを繰り返す。すなわち、第１スイッチング素子Ｓ１がオフからオンになると共に第２スイッチング素子Ｓ２はオンからオフになり、第１スイッチング素子Ｓ１がオンからオフになると共に第２スイッチング素子Ｓ２はオフからオンになる。
【００２３】
第１スイッチング素子Ｓ１がオフであり、第２スイッチング素子Ｓ２がオンである間は、出力コンデンサＣｐの上側の端子から第１巻線Ｌ１の中途点ＴＰ１および部分巻線Ｌ１ｂを経て第２スイッチング素子Ｓ２に至り、さらに、部分巻線Ｌ２ａおよび第２巻線Ｌ２の中途点ＴＰ２を経て、出力コンデンサＣｐの下側の端子に戻るＳ２ループを電流が流れる。
【００２４】
第２スイッチング素子Ｓ２がオフであり、第１スイッチング素子Ｓ１がオンである間は、出力コンデンサＣｐの上側の端子から第１巻線Ｌ１の中途点ＴＰ１および部分巻線Ｌ１ａを経て第１スイッチング素子Ｓ１に至り、さらに、電圧変動コンデンサＣｘ、部分巻線Ｌ２ｂおよび第２巻線の中途点ＴＰ２を経て出力コンデンサＣｐの下側の端子に戻るＳ１ループを電流が流れる。
【００２５】
第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２のオンオフが切り換わる過程で、第１巻線Ｌ１および第２巻線Ｌ２に流れる電流が変化し、第１巻線Ｌ１および第２巻線Ｌ２には誘導起電力が発生する。第１巻線Ｌ１および第２巻線Ｌ２に現れる誘導起電力には、プライマリ・スイッチング回路１０の動作に基づき発生する誘導起電力も含まれている。
【００２６】
第２スイッチング素子Ｓ２がオンである間、出力コンデンサＣｐには、部分巻線Ｌ２ａおよびＬ１ｂに生じた誘導起電力が印加される。第１スイッチング素子Ｓ１がオンである間、電圧変動コンデンサＣｘの端子間電圧に部分巻線Ｌ１ａおよびＬ２ｂの誘導起電力を併せた電圧が、出力コンデンサＣｐに印加される。
【００２７】
また、第１スイッチング素子Ｓ１がオンである間、第１タンクコンデンサＣ１の端子間電圧に部分巻線Ｌ１ａおよびＬ２ａの誘導起電力を併せた電圧が出力コンデンサＣｐに印加される。さらに、第１スイッチング素子Ｓ１がオンである間、第２タンクコンデンサＣ２の端子間電圧に部分巻線Ｌ１ｂおよびＬ２ｂの誘導起電力を併せた電圧が出力コンデンサＣｐに印加される。
【００２８】
第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２の状態に応じて、第１巻線Ｌ１および第２巻線Ｌ２には、各コンデンサを充電する電流に応じた電流が流れる。
【００２９】
このような動作によって各コンデンサが充電され、プライマリ・スイッチング回路１０からセカンダリ・スイッチング回路２０に電力が伝送され、セカンダリ・スイッチング回路２０から電力が出力される。プライマリ・スイッチング回路１０からセカンダリ・スイッチング回路２０に伝送される電力は、プライマリ・スイッチング回路１０に含まれるスイッチング素子と、第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２のスイッチングタイミングを変化させることで調整され得る。
【００３０】
中途点ＴＰ１が第１巻線Ｌ１のセンタータップであり、中途点ＴＰ２が第２巻線Ｌ２のセンタータップである場合、セカンダリ・スイッチング回路２０の出力電圧Ｖｏ（出力コンデンサＣｐの端子間電圧）と、電圧変動コンデンサＣｘの端子間電圧Ｖｘとの間には次のような関係がある。
【００３１】
（数１）Ｖｏ＝［（１−Ｄ）／（２Ｄ−１）］・Ｖｘ  
【００３２】
ここで、Ｄは、スイッチング周期に対する第２スイッチング素子Ｓ２がオンになる時間の比率（第２スイッチング素子Ｓ２のオン時比率）であり、０．５よりも大きく１よりも小さい値である。この数式は、部分巻線Ｌ１ａに印加される電圧の時間平均値と、部分巻線Ｌ１ｂに印加される電圧の時間平均値とが等しくなるという条件から導かれる。あるいは、部分巻線Ｌ２ａに印加される電圧の時間平均値と、部分巻線Ｌ２ｂに印加される電圧の時間平均値とが等しくなるという条件から導かれる。すなわち、Ｓ１ループについて部分巻線Ｌ１ａおよびＬ２ｂのそれぞれに印加される電圧は（Ｖｏ＋Ｖｘ）／２であり、第１スイッチング素子Ｓ１がオンとなる時間割合が１−Ｄであることから、この電圧の時間平均値は（１−Ｄ）・（Ｖｏ＋Ｖｘ）／２である。また、Ｓ２ループについて部分巻線Ｌ１ｂおよびＬ２ａのそれぞれに印加される電圧はＶｏ／２であり、第２スイッチング素子Ｓ２がオンとなる時間割合がＤであることから、この電圧の時間平均値はＤ・Ｖｏ／２である。したがって、（１−Ｄ）・（Ｖｏ＋Ｖｘ）／２＝Ｄ・Ｖｏ／２から（数１）が導かれる。
【００３３】
電圧変動コンデンサＣｘの端子間電圧Ｖｘは、プライマリ・スイッチング回路１０に含まれるスイッチング素子と、第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２のスイッチングタイミングを変化させることで調整され得る。さらに、第１スイッチング素子Ｓ１がオンになる時間割合１−Ｄ、および第２スイッチング素子Ｓ２がオンになる時間割合Ｄを変化させることで、出力電圧Ｖｏが調整され得る。
【００３４】
本実施形態に係る電力変換装置では、出力正極端子２２および出力負極端子２４に現れる電圧のリプル成分と、出力正極端子２２および出力負極端子２４に流れる電流のリプル成分が低減される。以下ではその動作原理を説明する。
【００３５】
図２（ａ）には、セカンダリ・スイッチング回路２０の構成を導き出す元となった第１コンバータ回路２０１が示されている。図２（ｂ）には、セカンダリ・スイッチング回路２０を導き出す元となった第２コンバータ回路２０２が示されている。    
【００３６】
第１コンバータ回路２０１は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第１巻線Ｌ１、第１タンクコンデンサＣ１、電圧変動コンデンサＣｘおよび出力コンデンサＣｐを備えている。第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２としては、ＭＯＳＦＥＴが用いられている。第１スイッチング素子Ｓ１のソース端子は、第２スイッチング素子Ｓ２のドレイン端子に接続され、第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２はスイッチングアームＡを構成している。電圧変動コンデンサＣｘおよび第１タンクコンデンサＣ１は直列接続され、電圧変動コンデンサＣｘおよび第１タンクコンデンサＣ１による直列接続要素は、スイッチングアームＡに並列接続されている。すなわち、電圧変動コンデンサＣｘの上端が第１スイッチング素子Ｓ１のドレイン端子に接続され、第１タンクコンデンサＣ１の下端が第２スイッチング素子Ｓ２のソース端子に接続されている。第１タンクコンデンサＣ１の下端および第２スイッチング素子Ｓ２のソース端子は、出力負極端子２４に接続されている。
【００３７】
部分巻線Ｌ１ａの一端および部分巻線Ｌ１ｂの一端は、出力正極端子２２に接続されている。部分巻線Ｌ１ａの他端は電圧変動コンデンサＣｘと第１タンクコンデンサＣ１の接続点に接続され、部分巻線Ｌ１ｂの他端は第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２との接続点に接続されている。出力正極端子２２と出力負極端子２４との間には、出力コンデンサＣｐが接続されている。
【００３８】
第２コンバータ回路２０２は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第２巻線Ｌ２、第２タンクコンデンサＣ２、電圧変動コンデンサＣｘ、および出力コンデンサＣｐを備えている。第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２としては、ＭＯＳＦＥＴが用いられている。第２スイッチング素子Ｓ２のソース端子は、第１スイッチング素子Ｓ１のドレイン端子に接続され、第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２はスイッチングアームＢを構成している。第２タンクコンデンサＣ２および電圧変動コンデンサＣｘは直列接続され、第２タンクコンデンサＣ２および電圧変動コンデンサＣｘによる直列接続要素は、スイッチングアームＢに並列接続されている。すなわち、第２タンクコンデンサＣ２の上端が第２スイッチング素子Ｓ２のドレイン端子に接続され、電圧変動コンデンサＣｘの下端が第１スイッチング素子Ｓ１のソース端子に接続されている。第２タンクコンデンサＣ２の上端および第２スイッチング素子Ｓ２のドレイン端子は、出力正極端子２２に接続されている。
【００３９】
部分巻線Ｌ２ａの一端および部分巻線Ｌ２ｂの一端は、出力負極端子２４に接続されている。部分巻線Ｌ２ａの他端は、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２の接続点に接続され、部分巻線Ｌ２ｂの他端は第２タンクコンデンサＣ２と電圧変動コンデンサＣｘとの接続点に接続されている。出力正極端子２２と出力負極端子２４との間には、出力コンデンサＣｐが接続されている。
【００４０】
第１コンバータ回路２０１および第２コンバータ回路２０２のいずれにおいても、第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２は交互にオンオフする。第１コンバータ回路２０１では、第１タンクコンデンサＣ１の端子間電圧、電圧変動コンデンサＣｘの端子間電圧Ｖｘ、および部分巻線Ｌ１ｂの誘導起電力を併せた電圧が出力コンデンサＣｐに印加され、出力正極端子２２および出力負極端子２４から出力される。第２コンバータ回路２０２では、第２タンクコンデンサＣ２の端子間電圧、電圧変動コンデンサＣｘの端子間電圧Ｖｘ、および部分巻線Ｌ２ｂの誘導起電力を併せた電圧が出力コンデンサＣｐに印加され、出力正極端子２２および出力負極端子２４から出力される。
【００４１】
図２（ｃ）には、第１コンバータ回路２０１の出力正極端子２２に流れる出力電流が概念的に示されている。横軸は時間を示し縦軸は出力電流を示す。同様に、図２（ｄ）には、第２コンバータ回路２０２の出力正極端子２２に流れる出力電流が概念的に示されている。図２（ｃ）および（ｄ）に示されているように、第１コンバータ回路２０１の出力正極端子２２に流れる出力電流のリプル成分と、第２コンバータ回路２０２の出力正極端子２２に流れる電流のリプル成分は逆極性である。そこで、第１コンバータ回路２０１と第２コンバータ回路２０２とを合成し、リプル成分を抑制したものが、本発明の実施形態に係るセカンダリ・スイッチング回路２０である。第１コンバータ回路２０１と第２コンバータ回路２０２との合成は次のようにして行われる。
【００４２】
図３に示されているように、図２（ｂ）の第２コンバータ回路２０２に対し、第１スイッチング素子Ｓ１のドレイン端子と部分巻線Ｌ２ａとの間に第１タンクコンデンサＣ１を挿入する。また、第２スイッチング素子Ｓ２のドレイン端子と出力正極端子２２との間に部分巻線Ｌ１ｂを挿入する。第１スイッチング素子Ｓ１と第１タンクコンデンサＣ１との接続点と、出力正極端子２２との間に部分巻線Ｌ１ａを接続する。
【００４３】
第１スイッチング素子Ｓ１は、電圧変動コンデンサＣｘに流れる電流をオンオフするものであるため、第１スイッチング素子Ｓ１と電圧変動コンデンサＣｘの配置は入れ換えてもよい。図４に示されている回路は、図３に示されている回路を第１スイッチング素子Ｓ１および電圧変動コンデンサＣｘの位置を入れ換えて描き直したものである。第１タンクコンデンサＣ１および第２タンクコンデンサＣ２の端子間電圧にはリプル成分が含まれており、第１タンクコンデンサＣ１および第２タンクコンデンサＣ２は、ノイズ電圧源であると考えることができる。
【００４４】
図５には、第１タンクコンデンサＣ１による第１ノイズ電圧源Ｎ１および第２タンクコンデンサＣ２による第２ノイズ電圧源Ｎ２に対する等価回路が示されている。第１巻線Ｌ１を構成する部分巻線Ｌ１ａおよびＬ１ｂは、漏れインダクタＬＬ１に置き換えられている。第２巻線Ｌ２を構成する部分巻線Ｌ２ａおよびＬ２ｂは、漏れインダクタＬＬ２に置き換えられている。
【００４５】
部分巻線Ｌ１ａおよびＬ１ｂの自己インダクタンスをＬ１ａｂとし、部分巻線Ｌ１ａおよびＬ１ｂの結合係数をｋ１とすると、漏れインダクタＬＬ１のインダクタンスＬｄ１はＬｄ１＝（１−ｋ１）・Ｌ１ａｂである。また、部分巻線Ｌ２ａおよびＬ２ｂの自己インダクタンスをＬ２ａｂとし、部分巻線Ｌ２ａおよびＬ２ｂの結合係数をｋ２とすると、漏れインダクタＬＬ２のインダクタンスＬｄ２はＬｄ２＝（１−ｋ２）・Ｌ２ａｂである。
【００４６】
この等価回路では、漏れインダクタＬＬ１の一端と漏れインダクタＬＬ２の一端との間に第１ノイズ電圧源Ｎ１および第２ノイズ電圧源Ｎ２が並列に接続されている。漏れインダクタＬＬ１の他端は出力正極端子２２に接続され、漏れインダクタＬＬ２の他端は出力負極端子２４に接続され、出力正極端子２２と出力負極端子２４との間には、出力コンデンサＣｐが接続されている。第１ノイズ電圧源Ｎ１および第２ノイズ電圧源Ｎ２に対しては、漏れインダクタＬＬ１、漏れインダクタＬＬ２および出力コンデンサＣｐは、ローパスフィルタＬＰＦを構成する。すなわち、第１ノイズ電圧源Ｎ１および第２ノイズ電圧源Ｎ２のそれぞれから出力されるノイズ電圧およびノイズ電流は、ローパスフィルタＬＰＦによって減衰された上で出力正極端子２２および出力負極端子２４から出力される。
【００４７】
このように、第１巻線Ｌ１および第２巻線Ｌ２は、昇圧リアクトルとして用いられる他、出力コンデンサＣｐと共にローパスフィルタＬＰＦを構成し、このローパスフィルタＬＰＦがセカンダリ・スイッチング回路２０から出力されるノイズ電圧およびノイズ電流を低減する。
【００４８】
図６には、プライマリ・スイッチング回路１０の構成例が示されている。プライマリ・スイッチング回路１０は、入力正極端子１２、入力負極端子１４、第１入力コンデンサＣ３、第２入力コンデンサＣ４、第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４、プライマリ側出力コンデンサＣ５、およびプライマリ巻線Ｌ３を備えている。プライマリ巻線Ｌ３は、部分巻線Ｌ３ａおよびＬ３ｂから構成されている。プライマリ・スイッチング回路１０は、特許文献２の図６に記載されているリプル抑制・プライマリ回路と同様の回路である。
【００４９】
スイッチングアームＳＡを構成する第３スイッチング素子Ｓ３および第４スイッチング素子Ｓ４としては、ＭＯＳＦＥＴが用いられている。スイッチングアームＳＡには、並列にプライマリ側出力コンデンサＣ５が接続されている。
【００５０】
第１入力コンデンサＣ３および第２入力コンデンサＣ４は直列に接続されており、その直列接続点は第３スイッチング素子Ｓ３および第４スイッチング素子Ｓ４の接続点に接続されている。第１入力コンデンサＣ３の上端は入力正極端子１２に接続され、第２入力コンデンサＣ４の下端は入力負極端子１４に接続されている。
【００５１】
スイッチングアームＳＡおよびプライマリ側出力コンデンサＣ５の上側の並列接続点と入力正極端子１２との間には、部分巻線Ｌ３ａが接続されている。スイッチングアームＳＡおよびプライマリ側出力コンデンサＣ５の下側の並列接続点と入力負極端子１４との間には、部分巻線Ｌ３ｂが接続されている。
【００５２】
入力正極端子１２および入力負極端子１４との間には、直流の入力電圧Ｖｉが印加される。第３スイッチング素子Ｓ３および第４スイッチング素子Ｓ４が交互にオンオフすることで、部分巻線Ｌ３ａおよびＬ３ｂの端子間電圧は矩形波電圧となる。第４スイッチング素子Ｓ４のオン時比率は、第２スイッチング素子Ｓ２のオン時比率と同一である。第１入力コンデンサＣ３および第２入力コンデンサＣ４の静電容量が同一である場合、部分巻線Ｌ３ａおよびＬ３ｂの端子間電圧の波高値は、入力電圧Ｖｉの半分となる。部分巻線Ｌ３ａおよびＬ３ｂには、各スイッチング素子のスイッチングに応じた電流が流れ、セカンダリ・スイッチング回路２０の第１巻線Ｌ１および第２巻線Ｌ２に誘導起電力が発生する。
【００５３】
プライマリ・スイッチング回路１０からセカンダリ・スイッチング回路２０に伝送される電力は、プライマリ・スイッチング回路１０のスイッチング位相と、セカンダリ・スイッチング回路２０のスイッチング位相の差異を変化させることで調整される。より具体的には、第４スイッチング素子Ｓ４のスイッチング位相と、第２スイッチング素子Ｓ２のスイッチング位相との差異（位相差φ）を変化させることで伝送電力が調整される。
【００５４】
したがって、入力正極端子１２および入力負極端子１４から入力され、出力正極端子２２および出力負極端子２４から出力される伝送電力は、位相差φによって調整される。
【００５５】
図７（ａ）〜（ｄ）には、電力変換装置についてのシミュレーション結果が示されている。各図における横軸は時間を示し、縦軸はシミュレーションによって得られた数値を示している。図７（ａ）には、部分巻線Ｌ３ａの端子間電圧である巻線電圧ＶＬ３ａ、および部分巻線Ｌ１ａの端子間電圧である巻線電圧ＶＬ１ａが示されている。スイッチングの周期をＴとすると、巻線電圧ＶＬ３ａは１周期ＴのうちのＤ・Ｔの間はハイ電圧Ｈ３となり、１周期Ｔのうち（１−Ｄ）Ｔの間はロー電圧Ｗ３となる。巻線電圧ＶＬ３ａは、ハイ電圧Ｈ３およびロー電圧Ｗ３を繰り返す。巻線電圧ＶＬ１ａは１周期ＴのうちのＤ・Ｔの間はハイ電圧Ｈ１となり、１周期Ｔのうち（１−Ｄ）Ｔの間はロー電圧Ｗ１となる。巻線電圧ＶＬ１ａは、ハイ電圧Ｈ１およびロー電圧Ｗ１を繰り返す。巻線電圧ＶＬ１ａがハイ電圧Ｈ１およびロー電圧Ｗ１を繰り返す位相は、巻線電圧ＶＬ３ａがハイ電圧Ｈ３およびロー電圧Ｗ３を繰り返す位相に対して位相差φだけ遅れている。なお、図７（ａ）には示されていないが、部分巻線Ｌ３ｂの端子間電圧である巻線電圧ＶＬ３ｂは、巻線電圧ＶＬ３ａと同様の時間波形を有する。また、部分巻線Ｌ１ｂの端子間電圧である巻線電圧ＶＬ１ｂ、部分巻線Ｌ２ａの端子間電圧である巻線電圧ＶＬ２ａ、および部分巻線Ｌ２ｂの端子電圧である巻線電圧ＶＬ２ｂは、巻線電圧ＶＬ１ａと同様の時間波形を有する。
【００５６】
図７（ｂ）には、部分巻線Ｌ３ａに流れる巻線電流ＩＬ３ａ、部分巻線Ｌ３ｂに流れる巻線電流ＩＬ３ｂ、および入力正極端子１２に流れる入力電流Ｉｉｎが示されている。巻線電流ＩＬ３ａおよびＩＬ３ｂは、巻線電圧ＶＬ３ａが立ち上がった後、巻線電圧ＶＬ１ａが立ち上がるまでの立ち上がり遅延期間で増加し、巻線電圧ＶＬ３ａが立ち下がった後、巻線電圧ＶＬ１ａが立ち下がるまでの立ち下がり遅延期間で減少する。巻線電流ＩＬ３ａおよびＩＬ３ｂは、それ以外の期間では比較的一定値を維持する。入力電流Ｉｉｎは、巻線電流ＩＬ３ａおよびＩＬ３ｂと比較して変動が小さくリプル成分が抑制されている。
【００５７】
図７（ｃ）には、部分巻線Ｌ１ａに流れる巻線電流ＩＬ１ａ、および部分巻線Ｌ１ｂに流れる巻線電流ＩＬ１ｂが示されている。巻線電流ＩＬ１ａおよびＩＬ１ｂは、巻線電圧ＶＬ３ａおよび巻線電圧ＶＬ１ａの立ち上がり遅延期間で減少し、巻線電圧ＶＬ３ａおよび巻線電圧ＶＬ１ａの立ち下がり遅延期間で増加する。巻線電流ＩＬ１ａおよびＩＬ１ｂは、それ以外の期間では比較的緩やかに変化する。
【００５８】
図７（ｄ）には、部分巻線Ｌ２ａに流れる巻線電流ＩＬ２ａ、および部分巻線Ｌ２ｂに流れる巻線電流ＩＬ２ｂが示されている。巻線電流ＩＬ２ａおよびＩＬ２ｂは、それぞれ、巻線電流ＩＬ１ａおよびＩＬ１ｂと同一の値を有している。
【００５９】
図７（ｅ）には、電圧変動コンデンサＣｘに流れる電圧変動コンデンサ電流Ｉｘ、第１タンクコンデンサＣ１に流れる第１タンク電流Ｉｃ１、第２タンクコンデンサＣ２に流れる第２タンク電流Ｉｃ２および出力正極端子２２に流れる出力電流Ｉｏが示されている。電圧変動コンデンサ電流Ｉｘ、第１タンク電流Ｉｃ１および第２タンク電流Ｉｃ２は、巻線電圧ＶＬ３ａおよび巻線電圧ＶＬ１ａの立ち上がり遅延期間と、巻線電圧ＶＬ３ａおよび巻線電圧ＶＬ１ａの立ち下がり遅延期間で大きく変動するものの、出力電流Ｉｏは変動が小さくリプル成分が抑制されている。
【００６０】
セカンダリ・スイッチング回路２０から出力される電力は、巻線電圧ＶＬ１ａおよび巻線電流ＩＬ１ａの積と、巻線電圧ＶＬ２ａおよび巻線電流ＩＬ２ａの積とを併せた値に基づいて定まる。立ち上がり時および立ち下がり時を除いて巻線電圧ＶＬ１ａおよびＶＬ１ｂは、ほぼ一定値である。また、巻線電流ＩＬ１ａおよび巻線電流ＩＬ１ｂの大きさは、巻線電圧ＶＬ３ａおよび巻線電圧ＶＬ１ａの立ち上がり遅延期間と、巻線電圧ＶＬ３ａおよび巻線電圧ＶＬ１ａの立ち下がり遅延期間が長い程、大きくなる。したがって、位相差φが大きく、立ち上がり遅延期間および立ち下がり遅延期間が長い程、セカンダリ・スイッチング回路２０から出力される電力が大きくなる。すなわち、位相差φが大きい程、プライマリ・スイッチング回路１０からセカンダリ・スイッチング回路２０に伝送される電力が大きくなる。
【００６１】
本実施形態に係るセカンダリ・スイッチング回路２０では、セカンダリ・スイッチング回路２０の出力電圧Ｖｏと、電圧変動コンデンサＣｘの端子間電圧Ｖｘとの間に、（数１）に示された関係がある。（数１）によれば、第２スイッチング素子Ｓ２のオン時比率Ｄが０．５に近付く程、出力電圧Ｖｏが大きくなる。一般に、スイッチング素子は、オン時比率が０．５に近い程、電力損失が小さくなる。スイッチング素子Ｓ２のオン時比率Ｄを０．５に近い値で動作させ、伝送電力を上記の位相差φで調整することで、セカンダリ・スイッチング回路２０から所望の電力を出力しつつ、電力損失を低減することができる。  
【００６２】
また、本実施形態に係るセカンダリ・スイッチング回路２０では、図２（ａ）に示された第１コンバータ回路２０１と図２（ｂ）に示された第２コンバータ回路２０２を併合することで、出力正極端子２２および出力負極端子２４から出力されるノイズ電圧および電流が抑制されている。さらに、本実施形態に係るセカンダリ・スイッチング回路２０では、図５に示されているように、第１巻線Ｌ１および第２巻線Ｌ２のそれぞれの漏れインダクタンスと、出力コンデンサＣｐによってローパスフィルタＬＰＦが構成される。これによって、セカンダリ・スイッチング回路２０から出力されるノイズ電圧およびノイズ電流が抑制される。
【００６３】
上記では、入力正極端子１２および入力負極端子１４から電力が入力され、プライマリ・スイッチング回路１０からセカンダリ・スイッチング回路２０に電力が伝送され、出力正極端子２２および出力負極端子２４から電力が出力される動作について説明した。第２スイッチング素子Ｓ２のスイッチング位相をスイッチング素子Ｓ４のスイッチング位相に対して進ませることで、電力の伝送方向は逆向きとなる。すなわち、上記の位相差φを負の値とすることで、出力正極端子２２および出力負極端子２４から電力が入力され、セカンダリ・スイッチング回路２０からプライマリ・スイッチング回路１０に電力が伝送され、入力正極端子１２および入力負極端子１４から電力が出力される。
【００６４】
図８には、第１変形例に係る電力変換装置が示されている。この電力変換装置は、図１に示された電力変換装置に対し、第１スイッチング素子Ｓ１と電圧変動コンデンサＣｘの配置を入れ換えたものである。
【００６５】
図９には、第２変形例に係る電力変換装置が示されている。この電力変換装置は、図１に示された電力変換装置に対し、第１巻線Ｌ１と第２巻線Ｌ２の結合を逆極性とすると共に、第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２の極性を逆向きとしたものである。図１０には、第３変形例に係る電力変換装置が示されている。この電力変換装置は、図９に示された電力変換装置に対し、第１スイッチング素子Ｓ１と電圧変動コンデンサＣｘの配置を入れ換えたものである。
【００６６】
上記の各実施形態では、スイッチング素子として一方方向の電流を遮断することができるものが用いられている。スイッチング素子としては、双方向の電流を遮断することができる双方向スイッチが用いられてよい。双方向スイッチは、例えば、図１１に示されている２つのＭＯＳＦＥＴ１およびＭＯＳＦＥＴ２によって構成される。ＭＯＳＦＥＴ１のソース端子は、ＭＯＳＦＥＴ２のドレイン端子に接続されている。ＭＯＳＦＥＴ１およびＭＯＳＦＥＴ２のそれぞれのソース端子とドレイン端子との間には、ソース端子側にアノード端子を向けて、ダイオードＤｄが接続されている。２つのＭＯＳＦＥＴの代わりに、その他の半導体スイッチング素子が用いられてもよい。半導体スイッチング素子としてバイポーラトランジスタが用いられた場合、ＭＯＳＦＥＴのドレイン端子、ソース端子およびゲート端子が、それぞれ、コレクタ端子、エミッタ端子およびベース端子に対応する。
【００６７】
第１スイッチング素子Ｓ１および第２スイッチング素子Ｓ２に双方向スイッチを用いた場合、第２スイッチング素子Ｓ２のオン時比率Ｄは、Ｄ＝０．５を除き０より大きく１より小さい値であってよい。
【００６８】
図１２には、プライマリ・スイッチング回路１０の第２の例としてフルブリッジ回路３０が示されている。フルブリッジ回路３０は、入力正極端子１２、入力負極端子１４、入力コンデンサＣ６、スイッチング素子Ｓ５〜Ｓ８、およびプライマリ巻線Ｌ３を備えている。
【００６９】
入力コンデンサＣ６は、入力正極端子１２および入力負極端子１４との間に接続されている。スイッチング素子Ｓ５およびＳ６はスイッチングアームＳＡ１を構成し、スイッチング素子Ｓ７およびＳ８はスイッチングアームＳＡ２を構成する。スイッチング素子Ｓ５およびＳ６は交互にオンオフし、スイッチング素子Ｓ７およびＳ８もまた交互にオンオフする。スイッチング素子Ｓ６のオンオフの位相と、スイッチング素子Ｓ８のオンオフの位相との差異は、例えば、１８０°である。入力正極端子１２および入力負極端子１４に印加された入力電圧がスイッチングによって交流電圧に変換され、プライマリ巻線Ｌ３に印加される。
【００７０】
図１３には、プライマリ・スイッチング回路１０の第３の例として、ハーフブリッジ回路３２が示されている。ハーフブリッジ回路３２は、フルブリッジ回路３０におけるスイッチング素子Ｓ５およびＳ６を、それぞれ、上アームコンデンサＣ７および下アームコンデンサＣ８に置き換えたものである。スイッチングアームＳＡ２のスイッチングによって、上アームコンデンサＣ７の充電電圧および下アームコンデンサＣ８の充電電圧が極性が反転するように交互にプライマリ巻線Ｌ３に印加される。
【００７１】
図１４には、プライマリ・スイッチング回路１０の第４の例として、フルブリッジ回路３４が示されている。フルブリッジ回路３４は、図１２に示されたフルブリッジ回路３０に対し、インダクタＸ１を追加したものである。インダクタＸ１は、入力コンデンサＣ６の上端と、スイッチングアームＳＡ１およびＳＡ２の上端との間に接続されている。インダクタＸ１によって、入力正極端子１２および入力負極端子１４に流れる電流のリプル成分が低減される。
【００７２】
図１５には、プライマリ・スイッチング回路１０の第５の例として、コンバータ回路３６が示されている。コンバータ回路３６は、入力正極端子１２、入力負極端子１４、入力コンデンサＣ６、インダクタＸ２、スイッチング素子Ｓ９、スイッチング素子Ｓ１０、およびプライマリ巻線Ｌ３を備えている。
【００７３】
入力コンデンサＣ６は、入力正極端子１２および入力負極端子１４との間に接続されている。インダクタＸ２の一端は、入力正極端子１２に接続されている。インダクタＸ２の他端には、スイッチング素子Ｓ９およびＳ１０の一端が接続されている。スイッチング素子Ｓ９およびＳ１０の他端には、プライマリ巻線Ｌ３が接続されている。また、スイッチング素子Ｓ９の他端には入力負極端子１４が接続されている。スイッチング素子Ｓ９には、入力負極端子１４の側にアノード端子を向けてダイオードが並列接続され、スイッチング素子Ｓ１０には、プライマリ巻線Ｌ３の側にアノード端子を向けてダイオードが並列接続されている。
【００７４】
スイッチング素子Ｓ９およびＳ１０は交互にオンオフする。スイッチング素子Ｓ９がオンであるときは、入力正極端子１２からインダクタＸ２、スイッチング素子Ｓ９を経て入力負極端子１４に至るループを電流が流れる。この状態でスイッチング素子Ｓ９がオフになり、スイッチング素子Ｓ１０がオンになることで、インダクタＸ２には誘導起電力が発生し、入力電圧と誘導起電力を併せた電圧がプライマリ巻線Ｌ３に印加され、この電圧に応じた電流がプライマリ巻線Ｌ３に流れる。この電流は、入力正極端子１２からインダクタＸ２、スイッチング素子Ｓ１０、プライマリ巻線Ｌ３を経て入力負極端子１４に至るループを流れる。
【００７５】
図１６には、プライマリ・スイッチング回路１０の第６の例として、コンバータ回路３８が示されている。コンバータ回路３８は、入力正極端子１２、入力負極端子１４、入力コンデンサＣ６、インダクタＸ３、スイッチング素子Ｓ１１、スイッチング素子Ｓ１２、およびプライマリ巻線Ｌ３を備えている。入力コンデンサＣ６は、入力正極端子１２および入力負極端子１４との間に接続されている。インダクタＸ３の一端は、入力正極端子１２に接続されている。インダクタＸ３の他端は、プライマリ巻線Ｌ３の中途点に接続されている。スイッチング素子Ｓ１１は、プライマリ巻線Ｌ３の上端と入力負極端子１４との間に接続され、スイッチング素子Ｓ１２は、プライマリ巻線Ｌ３の下端と入力負極端子１４との間に接続されている。
【００７６】
スイッチング素子Ｓ１１およびスイッチング素子Ｓ１２は交互にオンオフする。スイッチング素子Ｓ１１がオンであるときは、入力正極端子１２からインダクタＸ３、部分巻線Ｌ３ａおよび第１スイッチング素子Ｓ１１を経て、入力負極端子１４に至るループを電流が流れる。スイッチング素子Ｓ１２がオンであるときは、入力正極端子１２からインダクタＸ３、部分巻線Ｌ３ｂおよびスイッチング素子Ｓ１２を経て、入力負極端子１４に至るループを電流が流れる。インダクタＸ３によって、入力正極端子１２および入力負極端子１４に流れる電流のリプル成分が低減される。
【００７７】
ここでは、プライマリ・スイッチング回路１０の例として、図１２〜図１６の５種類の回路が示されたが、プライマリ巻線Ｌ３に極性の異なる電圧を交互に印加するような回路であれば、その他の回路をプライマリ・スイッチング回路１０として用いてよい。
【００７８】
本発明の各実施形態に係る電力変換装置は、電気自動車やハイブリッド自動車等の電動車両に用いられてよい。例えば、バッテリとモータジェネレータとの間で電力を授受する車両用の電力変換システムに各実施形態に係る電力変換装置が用いられてよい。さらに、一般的な産業用機械の電力供給用に各実施形態に係る電力変換装置が用いられてよい。
【符号の説明】
【００７９】
１０  プライマリ・スイッチング回路、１２  入力正極端子、１４  入力負極端子、２０  セカンダリ・スイッチング回路、２０１  第１コンバータ回路、２０２  第２コンバータ回路、２２  出力正極端子、２４  出力負極端子、２６  制御部、２８  トランス、３０，３４  フルブリッジ回路、３２  ハーフブリッジ回路、３６，３８  コンバータ回路、Ｌ１  セカンダリ第１巻線、Ｌ２  セカンダリ第２巻線、Ｌ３  プライマリ巻線、Ｌ１ａ，Ｌ１ｂ，Ｌ２ａ，Ｌ２ｂ，Ｌ３ａ，Ｌ３ｂ  部分巻線、Ｃ１  第１タンクコンデンサ、Ｃ２  第２タンクコンデンサ、Ｃ３  第１入力コンデンサ、Ｃ４  第２入力コンデンサ、Ｃ５  プライマリ側出力コンデンサ、Ｃ６  入力コンデンサ、Ｃｐ  出力コンデンサ、Ｃｘ  電圧変動コンデンサ、Ｓ１  第１スイッチング素子、Ｓ２  第２スイッチング素子、Ｓ３  第３スイッチング素子、Ｓ４  第４スイッチング素子、Ｓ５〜Ｓ１２  スイッチング素子、Ａ，Ｂ，ＳＡ，ＳＡ１，ＳＡ２  スイッチングアーム、Ｄｄ  ダイオード、ＬＬ１，ＬＬ２  漏れインダクタ、Ｎ１，Ｎ２  ノイズ電圧源，ＬＰＦ  ローパスフィルタ。
【図１】
2020198717.tif 000003
【図２】
2020198717.tif 000004
【図３】
2020198717.tif 000005
【図４】
2020198717.tif 000006
【図５】
2020198717.tif 000007
【図６】
2020198717.tif 000008
【図７】
2020198717.tif 000009
【図８】
2020198717.tif 000010
【図９】
2020198717.tif 000011
【図１０】
2020198717.tif 000012
【図１１】
2020198717.tif 000013
【図１２】
2020198717.tif 000014
【図１３】
2020198717.tif 000015
【図１４】
2020198717.tif 000016
【図１５】
2020198717.tif 000017
【図１６】
2020198717.tif 000018