(57)【要約】【課題】ノイズ特性の劣化が生じることなく、入力される信号を、ＬＮＡを通る経路と迂回経路とを切り替えて通すことの可能な低ノイズアンプ回路を提供する。【解決手段】ＬＮＡ部２が設けられた経路と、バイパススイッチＳＷ１が設けられた経路とが並列に接続され、ＬＮＡ部２は、直列に接続された入力ＮＭＯＳトランジスタＭ１１及びＭ１２と、入力ＮＭＯＳトランジスタＭ１１の、ソース端に接続されるソースインダクタＬｓ、ゲート及びソース間に形成されるコンデンサＣｇｓ、及びゲートに接続されるゲートインダクタＬｇとを有し、さらにコンデンサＣｇｓと並列に接続されるスイッチＳＷ１１を備える。入力される信号をＬＮＡ部２が設けられた経路を通すときには、バイパススイッチＳＷ１をオフ、入力トランジスタＭ１２をオン、スイッチＳＷ１１をオフにし、スイッチＳＷ１１のオン抵抗に起因するＬＮＡ部２のノイズ特性の劣化を回避する。【選択図】      図２
2020198567.tif 000002
【特許請求の範囲】
【請求項１】
入力端と出力端との間に並列に設けられた複数の経路と、
当該複数の経路のうち少なくとも一つの経路に設けられた低ノイズアンプ部と、
前記入力端に入力される信号を前記複数の経路のうちのいずれか一つの経路を通して前記出力端に伝達させる制御部と、を有し、
前記低ノイズアンプ部は、電源間に接続されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタのソース端に接続される第一のインダクタと、
前記ＭＯＳトランジスタのゲート端及びソース端間に形成されるコンデンサと、
前記ＭＯＳトランジスタのゲート端と前記入力端との間に接続される第二のインダクタと、
前記第一のインダクタと、前記コンデンサと、前記第二のインダクタとのうちの少なくともいずれか一つと並列に接続され、少なくとも制御スイッチを含む抵抗成分と、を備え、
前記制御部は、前記入力端に入力される信号を、前記低ノイズアンプ部を有する経路に通すときには、前記制御スイッチをオフ状態に制御し、当該経路に前記入力される信号を通さないときには、前記制御スイッチをオン状態に制御する低ノイズアンプ回路。
【請求項２】
前記複数の経路のうちの少なくとも一つの経路は、前記入力端及び前記出力端間の接続を遮断するスイッチ回路を有し、前記入力端に入力される信号を前記低ノイズアンプ部を介さずに前記出力端に伝達するバイパス経路であって、
前記制御部は、前記入力端に入力される信号を、前記バイパス経路に通すときには前記スイッチ回路を導通状態にし、当該バイパス経路に前記入力端に入力される信号を通さないときには、前記スイッチ回路を遮断状態に制御する請求項１に記載の低ノイズアンプ回路。
【請求項３】
前記抵抗成分は、前記制御スイッチと、当該制御スイッチと直列に接続された抵抗素子とである請求項１又は請求項２に記載の低ノイズアンプ回路。
【請求項４】
前記抵抗成分は、前記コンデンサと並列に設けられている請求項１から請求項３のいずれか一項に記載の低ノイズアンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低ノイズアンプ回路に関する。
【背景技術】
【０００２】
無線受信機では、アンテナにより受信した、比較的レベルの低い信号を、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ  低ノイズアンプ）により増幅している。
ところで、ワイヤレスマイクのように、近距離で複数使用される環境にある無線受信機では、所望のチャネルの信号に加えて近隣チャネルの信号が重畳された信号を受信してしまう。このような近隣チャネルの信号が重畳された信号は、所望のチャネルの信号よりも信号レベルが高い場合があり、そのような信号をＬＮＡで増幅した場合には、信号がつぶれてしまい、歪特性が劣化してしまう。
【０００３】
そのため、例えばＬＮＡを通る経路と並列に、ＬＮＡを通らない迂回経路を設け、受信信号の信号レベルに応じてＬＮＡを通る経路と迂回経路とを切り替えるようにした低ノイズアンプ回路が提案されている（例えば、特許文献１参照。）。
また、通常ＬＮＡの特性は入力周波数帯域とトレードオフとなることがあるため、ノイズ特性などを良くしようとすると入力周波数帯域が狭くなってしまう。近年、一つの無線端末で様々な国や地域を跨いで受信できるような受信機のニーズが高まっており、特性の劣化を伴うことなくＬＮＡを広帯域にする必要がある。その一つの解として、特性の良い狭帯域のＬＮＡを複数個並列に配置して、受信帯域に応じて最も特性の良いＬＮＡを選択する案が考えられる。
【０００４】
例えば、ＬＮＡとして、二つの出力パスを有し、各出力パスそれぞれに含まれる入力ＮＭＯＳトランジスタ群をパワーオン又はパワーオフすることで、二つの出力パスのうちのいずれか一方、又は両方から信号を出力するようにした回路が提案されている（例えば、特許文献２参照。）。このような回路構成を有するＬＮＡにおいては、入力ＮＭＯＳトランジスタ群のオンオフを切り替えることにより、入力ＮＭＯＳトランジスタ群のトランスコンダクタンスｇｍが変化してしまい、入力インピーダンスＺｉｎが変化してしまう。つまり、５０Ω整合がとれなくなる。そのため、スイッチ回路をオンオフさせることで、入力ＮＭＯＳトランジスタのゲート及びソース間に設けた入力整合素子としてのコンデンサやソースに接続されたインダクタンスの値を仮想的に変化させ、入力インピーダンスが共振周波数で“０Ω”とならないようにしつつ、入力ＮＭＯＳトランジスタのトランスコンダクタンスの変化により生じる入力インピーダンスの変化を抑制するようにしている。ちなみに、特許文献２の図３に示すＬＮＡにおいて、入力ＮＭＯＳトランジスタ群２０２及び２０４のうちのどちらか一方をパワーオンする場合、又は両方パワーオンする場合の、入力インピーダンスは次式（１）で表すことができる。
【０００５】
【数１】
2020198567.tif 000003
【０００６】
なお、式（１）において、ｇｍは入力ＮＭＯＳトランジスタ２１０、２１４のトランスコンダクタンス、Ｃｇｓは入力ＮＭＯＳトランジスタ２１０および２１４のゲートおよびソース間のコンデンサ３０１、Ｌｓは入力ＮＭＯＳトランジスタのソースに接続されたインダクタンス２３６および２３８、Ｌｇは入力ＮＭＯＳトランジスタのゲートに接続されたインダクタンス２０８、ωは角周波数である。
【０００７】
通常、メイン信号の共振周波数ω０で式（１）の虚数成分が“０”となるように共振させ、実数成分が５０ΩとなるようにトランスコンダクタンスｇｍやコンデンサＣｇｓ、インダクタンスＬｓ及びＬｇの値を選択している。しかしながら、トランスコンダクタンスｇｍが変化すると実数成分が変化し、入力インピーダンスが５０Ωから変わってしまうと、入力端で反射が生じてしまうため、信号が伝播されなくなってしまう。そこで、特許文献２のＬＮＡでは、入力ＮＭＯＳトランジスタ群のトランスコンダクタンスｇｍの変化に伴い、コンデンサＣｇｓやインダクタンスＬｓを切り替えその値を変更することにより、入力インピーダンスＺｉｎを５０Ω整合に保ちつつ、二つの出力パスを切り替えている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願公開第２０１６／００５６７７４号明細書
【特許文献２】米国特許第９９７３１４９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２では、スイッチ回路で接続を切り替えることで、コンデンサやインダクタの値を変化させている。また、入力整合素子としてのインダクタＬｇ、コンデンサＣｇｓ、及びソースインダクタＬｓが直列に接続され、コンデンサやインダクタの値を変化させるためのスイッチ回路は入力整合素子と直列に接続されている。そのため、二つの出力パスのうちいずれか一方又は両方から信号を出力する際に、スイッチ回路をオンとしてコンデンサやインダクタの値を変化させると、スイッチ回路は抵抗成分となり、結果的にノイズ特性が劣化する。
【００１０】
特に、ＬＮＡを、特許文献１に記載のように、信号レベルに応じてＬＮＡを通る経路と迂回経路とを切り替えるようにした低ノイズアンプ回路に適用した場合、ＬＮＡを通る経路には信号レベルが比較的小さい信号が入力されることから、ＬＮＡは、スイッチ回路を設けることによるノイズ特性の劣化による影響が大きい。
そこで、本発明は従来の未解決の課題に着目してなされたものであり、ノイズ特性の劣化が生じることなく、入力される信号を、ＬＮＡを通る経路と迂回経路とを切り替えて通すことの可能な低ノイズアンプ回路を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の一態様に係る低ノイズアンプ回路は、入力端と出力端との間に並列に設けられた複数の経路と、当該複数の経路のうち少なくとも一つの経路に設けられた低ノイズアンプ部と、前記入力端に入力される信号を前記複数の経路のうちのいずれか一つの経路を通して前記出力端に伝達させる制御部と、を有し、前記低ノイズアンプ部は、電源間に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタのソース端に接続される第一のインダクタと、前記ＭＯＳトランジスタのゲート端及びソース端間に形成されるコンデンサと、前記ＭＯＳトランジスタのゲート端と前記入力端との間に接続される第二のインダクタと、前記第一のインダクタと、前記コンデンサと、前記第二のインダクタとのうちの少なくともいずれか一つと並列に接続され、少なくとも制御スイッチを含む抵抗成分と、を備え、前記制御部は、前記入力端に入力される信号を、前記低ノイズアンプ部を有する経路に通すときには、前記制御スイッチをオフ状態に制御し、当該経路に前記入力される信号を通さないときには、前記制御スイッチをオン状態に制御することを特徴としている。
【発明の効果】
【００１２】
本発明の一態様によれば、入力される信号を、低ノイズアンプ部を通る経路と他の経路とを切り替えて通すことができると共に、ノイズ特性の劣化を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る低ノイズアンプ回路の一例を示す構成図である。
【図２】第一実施形態に係るＬＮＡ部の一例を示す構成図である。
【図３】本発明の第二実施形態に係る低ノイズアンプ回路の一例を示す構成図である。
【図４】第二実施形態に係るＬＮＡ部の一例を示す構成図である。
【図５】第三実施形態に係るＬＮＡ部の一例を示す構成図である。
【図６】第四実施形態に係るＬＮＡ部の一例を示す構成図である。
【図７】第五実施形態に係るＬＮＡ部の一例を示す構成図である。
【図８】第六実施形態に係るＬＮＡ部の一例を示す構成図である。
【図９】第七実施形態に係るＬＮＡ部の一例を示す構成図である。
【図１０】ＬＮＡ部の変形例である。
【図１１】ＬＮＡ部の変形例である。
【図１２】ＬＮＡ部の変形例である。
【図１３】ＬＮＡ部の変形例である。
【図１４】ＬＮＡ部の変形例である。
【図１５】ＬＮＡ部の変形例である。
【図１６】ＬＮＡ部の変形例である。
【発明を実施するための形態】
【００１４】
以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかである。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。
以下、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一部分には同一符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
【００１５】
＜第一実施形態＞
まず、第一実施形態を説明する。
＜構成＞
図１は、本発明に係る低ノイズアンプ回路の一例を示す構成図である。
低ノイズアンプ回路１は、図１に示すように、低ノイズアンプ回路１の入力端子ＩＮと出力端子ＯＵＴとの間に並列な二つの経路を有する。入力端子ＩＮ及び出力端子ＯＵＴ間の一方の経路には、直列に接続された直流成分除去用のコンデンサＣ１及びバイパススイッチ（スイッチ回路）ＳＷ１が接続される。入力端子ＩＮ及び出力端子ＯＵＴ間の他方の経路にはＬＮＡ部（低ノイズアンプ部）２と、ＬＮＡ部２の出力側に接続されたスイッチＳＷ２とが接続される。
【００１６】
バイパススイッチＳＷ１、スイッチＳＷ２、及びＬＮＡ部２は、制御回路（制御部）３により制御される。
制御回路３は、信号レベル検出器３ａと、比較器３ｂと、デジタル制御部３ｃと、を備える。信号レベル検出器３ａは、入力端子ＩＮに入力される信号又は出力端子ＯＵＴから出力される信号、或いは、低ノイズアンプ回路１を備える図示しない無線受信機においてＬＮＡ部２の後段に設けられる復調器でダウンコンバートされた信号等、受信信号の信号レベルを検出することの可能なパワー信号ＰＯＷＩＮを入力し、このパワー信号ＰＯＷＩＮの信号レベルを検出する。比較器３ｂは、信号レベル検出器３ａで検出した信号レベルを表す信号Ｖｐを基準信号ＶＲＥＦと比較し、比較結果をデジタル制御部３ｃに出力する。基準信号ＶＲＥＦは、ＬＮＡ部２を通る経路を形成するか、ＬＮＡ部２を通らない迂回経路を形成するかを切り替えるための受信信号の信号レベルのしきい値であり、予め設定される。
【００１７】
デジタル制御部３ｃは、比較器３ｂの出力をもとにバイパススイッチＳＷ１、スイッチＳＷ２、及びＬＮＡ部２を制御する。
なお、直流成分除去用のコンデンサＣ１は必ずしも設けなくともよい。つまり、ＬＮＡ部２を備えていない経路には、入力端子ＩＮ及び出力端子ＯＵＴ間の接続を遮断する少なくとも一つのバイパススイッチＳＷ１が設けられていればよい。また、スイッチ回路としてのバイパススイッチＳＷ１は、一つのスイッチで形成されていてもよく、複数のスイッチを組み合わせてアッテネータを構成してもよい。要は、入力端子ＩＮ及び出力端子ＯＵＴ間の接続を遮断することができるスイッチ回路であればよい。さらに、スイッチＳＷ２は、出力端子ＯＵＴから見たＬＮＡ部２を通る経路の出力インピーダンスをハイインピーダンスにするために設けたものであって、必ずしも設けなくともよい。
【００１８】
図２は、ＬＮＡ部２の一例を示す構成図である。
ＬＮＡ部２は、直列に接続された入力ＮＭＯＳトランジスタＭ１１及びＭ１２（以下、単に入力トランジスタともいう。）と、入力トランジスタＭ１２のドレインと電源１０との間に接続される、負荷抵抗Ｒｌｏａｄ及びこの負荷抵抗Ｒｌｏａｄと並列に接続された負荷インダクタＬｌｏａｄと、入力トンラジスタＭ１１のソースと低電位側との間に接続される入力整合素子としてのソースインダクタ（第一のインダクタ）Ｌｓと、を備える。入力トランジスタＭ１２のドレインが、直流成分除去用のコンデンサＣ１２を介してＬＮＡ部２の出力端子ＬＮＡＯＵＴに接続される。入力トランジスタＭ１２のゲート端子には、デジタル制御部３ｃからの制御信号ＣＧが入力される。入力トランジスタＭ１１のゲート端子は、入力整合素子としてのゲートインダクタ（第二のインダクタ）Ｌｇ及びこのゲートインダクタＬｇに直列に接続されたコンデンサＣ１１を介して、ＬＮＡ部２の入力端子ＬＮＡＩＮに接続される。また、入力トランジスタＭ１１のゲート及びソース間には、入力整合素子としてのコンデンサＣｇｓ（入力トランジスタＭ１１の寄生コンデンサも含む）が接続されると共に、コンデンサＣｇｓと並列にオン抵抗Ｒｏｎを有する抵抗成分としてのスイッチ（制御スイッチ）ＳＷ１１が接続される。
なお、直流成分除去用のコンデンサＣ１２は必ずしも設けなくともよい。また、入力トランジスタＭ１１のドレインは、図２に示すようにカスコード段入力トランジスタＭ１２のソースと接続されていてもよいが、直接、出力の負荷抵抗Ｒｌｏａｄ、負荷インダクタＬｌｏａｄ、コンデンサＣ１２に接続されていてもよい。
【００１９】
＜動作＞
次に、第一の実施形態に係る低ノイズアンプ回路１の動作を説明する。信号レベル検出器３ａは、入力端子ＩＮに入力される信号又は出力端子ＯＵＴから出力される信号、或いは、図示しない後段に設けられる復調器でダウンコンバートされた信号等のパワー信号ＰＯＷＩＮに基づき、低ノイズアンプ回路１に入力されるＲＦ受信信号の信号レベルＶｐを検出し、比較器３ｂでの、信号レベルＶｐと基準信号ＶＲＥＦとの比較結果がデジタル制御部３ｃに出力される。
【００２０】
信号レベルＶｐが基準信号ＶＲＥＦよりも低い場合、つまり、受信したＲＦ受信信号に近隣チャネルの信号が重畳されておらず、ＲＦ受信信号をＬＮＡ部２で増幅したとしても歪み特性が劣化しないと予測されるときには、デジタル制御部３ｃでは、バイパススイッチＳＷ１をオフ、スイッチＳＷ２をオンに制御する。また、デジタル制御部３ｃは、ＬＮＡ部２のスイッチＳＷ１１をオフに制御し、入力トランジスタＭ１２をオンに制御する制御信号ＣＧを出力する。
これによって、入力端子ＩＮ、ＬＮＡ部２、スイッチＳＷ２、出力端子ＯＵＴを通る経路が形成され、ＲＦ受信信号はＬＮＡ部２で増幅処理されて出力される。つまり、ＬＮＡ部２は、入力トランジスタＭ１２がオン状態となるため、入力されるＲＦ受信信号は、一定の増幅率で増幅されて出力端子ＬＮＡＯＵＴから出力される。
【００２１】
一方、信号レベルＶｐが基準信号ＶＲＥＦ以上である場合には、デジタル制御部３ｃは、バイパススイッチＳＷ１をオン、スイッチＳＷ２をオフに制御する。また、デジタル制御部３ｃは、ＬＮＡ部２のスイッチＳＷ１１をオンに制御し、入力トランジスタＭ１２をオフに制御する制御信号ＣＧを出力する。
これによって、入力端子ＩＮ、コンデンサＣ１、バイパススイッチＳＷ１、出力端子ＯＵＴを通る迂回経路が形成され、ＲＦ受信信号は増幅処理されずに出力される。つまり、ＬＮＡ部２は、入力トランジスタＭ１２がオフ状態となり、スイッチＳＷ１１はオンであるため、ＬＮＡ部２を通る経路を経由した信号が出力端子ＯＵＴに伝達されることはない。そのため、出力端子ＯＵＴには、迂回経路を経由した信号、すなわち入力端子ＩＮに入力されたＲＦ受信信号が増幅されずに伝達される。また、ＬＮＡ部２を通る経路は、入力トランジスタＭ１２がオフ状態となり、すなわちＬＮＡ部２はパワーオフされた状態（以後、ＬＮＡパワーオフともいう。）となるため、その分消費電力の削減を図ることができる。
【００２２】
ここで、前述のように、信号レベルＶｐが基準信号ＶＲＥＦ以上である場合、つまり、受信したＲＦ受信信号に近隣チャネルの信号が重複されている場合には、近隣チャネルの信号が重複されていない場合に比較して信号レベルが大きい。そのため、信号レベルが比較的大きい信号がＬＮＡ部２で増幅されると、増幅後のＲＦ受信信号の歪みが大きくなり、その結果、出力端子ＯＵＴから出力される信号波形の歪みが大きくなる。
しかしながら、信号レベルＶｐが基準信号ＶＲＥＦ以上であるときには、迂回経路を形成し、ＬＮＡ部２での増幅を行わないようにしているから、信号波形に歪みが大きくなることを回避することができる。
【００２３】
また、ＬＮＡ部２では、コンデンサＣｇｓと並列にオン抵抗Ｒｏｎを有するスイッチＳＷ１１を接続している。このオン抵抗Ｒｏｎは、ＬＮＡパワーオフとし、スイッチＳＷ１１をオンとした場合に、ＬＮＡ部２の入力端子ＬＮＡＩＮ側から見た入力インピーダンスを表す式における実数成分が“０Ω”とならない値に設定される。また、スイッチＳＷ１１がオフであるとき、つまり、ＲＦ受信信号がＬＮＡ部２を通る経路を経由するときに、メイン信号の共振周波数ω０での入力インピーダンスを表す式において虚数成分が“０”となるように共振させ、実数成分が“５０Ω”となるように、入力トランジスタＭ１１のトランスコンダクタンスｇｍ、また、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓの各値を選択する。
図２に示すように、抵抗成分Ｒｏｎを有するスイッチＳＷ１１を入力整合素子の一つであるＣｇｓと並列に設けた場合の入力インピーダンスＺｉｎは次式（２）で表すことができる。なお、式（２）中の記号「／／」は、「／／」の前者と後者とが並列の関係にあるときのインピーダンスを意味する。
【００２４】
【数２】
2020198567.tif 000004
【００２５】
低ノイズアンプ回路１において、ＬＮＡ部２を動作させる場合（以後、ＬＮＡパワーオンともいう。）、つまり、ＬＮＡ部２を通る経路に信号を通す場合、スイッチＳＷ１１はオフに制御されるため、スイッチＳＷ１１のオフ抵抗Ｒｏｆｆは無限大となる。式（２）中のＲｏｎを、Ｒｏｆｆに置き換えてＲｏｆｆは無限大として扱うと、ＬＮＡパワーオン時の入力インピーダンスは、特許文献２に記載のＬＮＡにおける入力インピーダンスを表す（１）式に近似することができる。
【００２６】
つまり、入力整合素子としてのゲートインダクタＬｇ、コンデンサＣｇｓ、及びソースインダクタＬｓが直列に接続されている場合、これら入力整合素子の全てと直列にスイッチを接続すると、ＬＮＡパワーオン時、このスイッチによりノイズ特性が劣化する。
しかしながら、本実施形態に係るＬＮＡ部２は、図２に示すように、コンデンサＣｇｓと並列にスイッチＳＷ１１を設け、ＬＮＡパワーオン時には、スイッチＳＷ１１をオフにするようにしている。そのため、ＬＮＡパワーオン時に、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓの全てと直列に接続されるスイッチがオンとなることに起因してノイズ特性の劣化が生じることを回避することができる。
また、ＬＮＡ部２において、入力トランジスタＭ１２をオフにするＬＮＡパワーオフ時には、共振周波数ω０での入力インピーダンスは次式（３）で表すことができ、“０Ω”とはならない。そのため、ＬＮＡパワーオフ時には、ＲＦ受信信号を、迂回経路側に通すことができる。
【００２７】
【数３】
2020198567.tif 000005
【００２８】
＜効果＞
以上のように、本発明の第一実施形態に係るＬＮＡ部２は、抵抗成分となるスイッチＳＷ１１を、入力整合素子としてのコンデンサＣｇｓと並列に接続することで、ＬＮＡパワーオフ時には、共振周波数で入力インピーダンスが“０Ω”にならないようにすることができる。また、ＬＮＡパワーオン時には、入力整合素子に対して抵抗成分を外す、つまり、直列の関係とならないようにすることで、スイッチＳＷ１１が設けられることによる抵抗成分の変化によって、ノイズ特性が劣化することを回避することができる。
したがって、低ノイズアンプ回路１において、ＬＮＡ部２を通る経路が形成された場合には、ノイズ特性が劣化することなくＲＦ受信信号を増幅することができ、迂回経路が形成された場合には、ＲＦ受信信号を、迂回経路を経由させることができる。
【００２９】
＜第二実施形態＞
次に、本発明の第二実施形態を説明する。
＜構成＞
図３は、第二実施形態に係る低ノイズアンプ回路の一例を示す構成図である。
第二実施形態に係る低ノイズアンプ回路１は、図３に示すように、低ノイズアンプ回路１の入力端子ＩＮと出力端子ＯＵＴとの間に並列な二つの経路を有する。入力端子ＩＮ及び出力端子ＯＵＴ間の一方の経路には、ＬＮＡ部（低ノイズアンプ部）４と、ＬＮＡ部４の出力側に接続されたスイッチＳＷ３とが接続される。入力端子ＩＮ及び出力端子ＯＵＴ間の他方の経路にはＬＮＡ部（低ノイズアンプ部）２と、ＬＮＡ部２の出力側に接続されたスイッチＳＷ２とが接続される。ＬＮＡ部２とＬＮＡ部４とは同一の機能構成を有し、上記第一実施形態におけるＬＮＡ部２と同一の機能構成を有する。
【００３０】
スイッチＳＷ２、スイッチＳＷ３、ＬＮＡ部２、及びＬＮＡ部４は、制御回路（制御部）３′により制御される。
制御回路３′は、比較器３ｂと、デジタル制御部３ｃと、を備える。比較器３ｂは、低ノイズアンプ回路１を備える図示しない無線受信機においてＬＮＡ部２及び４の後段に設けられる復調器のローカル信号周波数など、受信信号の周波数を設定することの可能な受信周波数設定信号ＦＲＥＱを基準信号ＦＲＥＦと比較し、比較結果をデジタル制御部３ｃに出力する。基準信号ＦＲＥＦは、ＬＮＡ部２を通る経路を形成するか、ＬＮＡ部４を通る経路を形成するかを切り替えるための受信信号の周波数のしきい値であり、予め設定される。
【００３１】
デジタル制御部３ｃは、比較器３ｂの出力をもとにスイッチＳＷ２、スイッチＳＷ３、及びＬＮＡ部２、ＬＮＡ部４を制御する。
なお、並列に配置するＬＮＡ部は３つ以上あっても良い。さらに、スイッチＳＷ２及びスイッチＳＷ３は、出力端子ＯＵＴから見たＬＮＡ部２及びＬＮＡ部４を通る経路の出力インピーダンスをハイインピーダンスにするために設けたものであって、必ずしも設けなくともよい。
【００３２】
＜動作＞
次に、第二実施形態に係る低ノイズアンプ回路１の動作を説明する。
比較器３ｂは、受信周波数設定信号ＦＲＥＱと基準信号ＦＲＥＦとの比較結果をデジタル制御部３ｃに出力する。
受信周波数設定信号ＦＲＥＱが基準信号ＶＲＥＦよりも低い場合、つまり、受信したＲＦ受信信号がある周波数よりも低い場合、例えば、ＬＮＡ部２を低周波数の帯域で最適な特性が得られる増幅器として設計したときには、デジタル制御部３ｃでは、スイッチＳＷ３をオフ、スイッチＳＷ２をオンに制御する。また、デジタル制御部３ｃは、ＬＮＡ部２のスイッチＳＷ１１をオフに制御し、入力トランジスタＭ１２をオンに制御する制御信号ＣＧを出力する。また、デジタル制御部３ｃは、ＬＮＡ部４のスイッチＳＷ１１をオンに制御し、入力トランジスタＭ１２をオフに制御する制御信号ＣＧを出力する。なお、図３において、ＳＷ１１′およびＣＧ′はＳＷ１１およびＣＧとは逆極性の制御信号であることを表す。
【００３３】
これによって、入力端子ＩＮ、ＬＮＡ部２、スイッチＳＷ２、出力端子ＯＵＴを通る経路が形成され、ＲＦ受信信号はＬＮＡ部２で増幅処理されて出力される。つまり、ＬＮＡ部２は、入力トランジスタＭ１２がオン状態となるため、入力されるＲＦ受信信号は、一定の増幅率で増幅されて出力端子ＬＮＡＯＵＴから出力される。また、ＬＮＡ部４を通る経路は、入力トランジスタＭ１２がオフ状態となり、すなわちＬＮＡ部４はパワーオフされた状態（以後、ＬＮＡパワーオフともいう。）となるため、その分消費電力の削減を図ることができる。
【００３４】
一方、受信周波数設定信号ＦＲＥＱが基準信号ＦＲＥＦ以上である場合には、デジタル制御部３ｃは、スイッチＳＷ３をオン、スイッチＳＷ２をオフに制御する。また、デジタル制御部３ｃは、ＬＮＡ部２のスイッチＳＷ１１をオンに制御し、入力トランジスタＭ１２をオフに制御する制御信号ＣＧを出力する。また、ＬＮＡ部４のスイッチＳＷ１１をオフに制御し、入力トランジスタＭ１２をオンに制御する制御信号ＣＧ′を出力する。
これによって、入力端子ＩＮ、ＬＮＡ部４、スイッチＳＷ１、出力端子ＯＵＴを通る経路が形成され、ＲＦ受信信号はＬＮＡ部４で増幅処理されて出力される。つまり、ＬＮＡ部４は、入力トランジスタＭ１２がオン状態となるため、入力されるＲＦ受信信号は、一定の増幅率で増幅されて出力端子ＬＮＡＯＵＴから出力される。また、ＬＮＡ部２を通る経路は、入力トランジスタＭ１２がオフ状態となり、すなわちＬＮＡ部２はパワーオフされた状態となるため、その分消費電力の削減を図ることができる。
【００３５】
＜効果＞
上述のように、受信周波数設定信号ＦＲＥＱが基準信号ＦＲＥＦ以上であるとき、仮に、受信したＲＦ受信信号がある周波数よりも高い場合、例えばＬＮＡ部４を高周波数の帯域で最適な特性が得られる増幅器として設計したときには、ＬＮＡ部２よりも高周波数で特性の良いＬＮＡ部４で信号を増幅することが可能である。このように受信周波数設定信号ＦＲＥＱが基準信号ＦＲＥＦ以上であるか否かで最適な特性のＬＮＡを選択することにより、広帯域の周波数で特性の良いＬＮＡを実現することが可能となる。
また、この場合も、パワーオンとするＬＮＡ部２又は４では、抵抗成分となるスイッチＳＷ１１を、入力整合素子としてのコンデンサＣｇｓと並列に接続することで、ＬＮＡパワーオフ時には、共振周波数で入力インピーダンスが“０Ω”にならないようにしている。また、ＬＮＡパワーオン時には、入力整合素子に対して抵抗成分を外す、つまり、直列の関係とならないようにすることで、スイッチＳＷ１１が設けられることによる抵抗成分の変化によって、ノイズ特性が劣化することを回避することができる。したがって、上記第一実施形態と同等の作用効果を得ることができる。
【００３６】
＜第三実施形態＞
次に、本発明の第三実施形態を説明する。
＜構成＞
第三実施形態に係る低ノイズアンプ回路は、図１に示す低ノイズアンプ回路において、ＬＮＡ部２の構成が異なる。
図４は、本発明の第三実施形態に係るＬＮＡ部２の一例を示す回路図である。なお、図２の第一実施形態に係るＬＮＡ部２と同一部には同一符号を付与し、その詳細な説明は省略する。
第三実施形態に係るＬＮＡ部２は、図２に示すＬＮＡ部２において、さらに抵抗Ｒｇｓを備える。すなわち、図４に示すように、直列に接続されたスイッチＳＷ１１及び抵抗Ｒｇｓが抵抗成分として、入力トランジスタＭ１１のゲートソース間に、コンデンサＣｇｓと並列に接続される。なお、直列に接続されたスイッチＳＷ１１及び抵抗Ｒｇｓは、スイッチＳＷ１１が入力トランジスタＭ１１のゲート側に接続されていてもよく、逆にソース側に接続されていてもよい。なお、スイッチＳＷ１１のオン抵抗Ｒｏｎ、抵抗Ｒｇｓ、入力トランジスタＭ１１のトランスコンダクタンスｇｍ、また、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓの各値は、第一実施形態と同様の手順で、第一実施形態における各値の設定条件を、抵抗Ｒｇｓを含めて満足するように設定すればよい。
【００３７】
＜動作＞
低ノイズアンプ回路１における信号経路の切り替えは第一実施形態と同様に行われる。
つまり、ＬＮＡ部２を通る経路を形成する場合には、スイッチＳＷ１１をオフする。そのため、入力整合素子に対して抵抗成分を外すことになり、ノイズ特性が劣化することなく、入力信号を増幅することができる。
一方、迂回経路を形成する場合には、スイッチＳＷ１１をオンとするため、迂回経路の形成に伴い、入力トランジスタＭ１２をオフにしＬＮＡパワーオフした場合であっても、低ノイズアンプ回路１の入力端子ＩＮ側から見た入力インピーダンスを、共振周波数で“０Ω”とならないようにすることができる。したがって、迂回経路に信号を通すことができる。
なお、第二実施形態に係るＬＮＡ部２では、スイッチＳＷ１１は十分な抵抗成分を有していても有していなくてもよい。スイッチＳＷ１１が抵抗成分としてオン抵抗Ｒｏｎを有していない場合の、低ノイズアンプ回路１の入力端子ＩＮ側から見た入力インピーダンスは次式（４）で表すことができ、オン抵抗Ｒｏｎを有している場合は次式（５）で表すことができる。
【００３８】
【数４】
2020198567.tif 000006
【数５】
2020198567.tif 000007
【００３９】
（４）式及び（５）式からわかるように、スイッチＳＷ１１がオン抵抗Ｒｏｎを有していてもいなくても、入力インピーダンスが“０Ω”にならないことがわかる。
したがって、この場合も上記第一実施形態における低ノイズアンプ回路１と同等の作用効果を得ることができる。
【００４０】
＜第四実施形態＞
次に、本発明の第四実施形態を説明する。
＜構成＞
第四実施形態に係る低ノイズアンプ回路は、図１に示す低ノイズアンプ回路において、ＬＮＡ部２の構成が異なる。
図５は、本発明の第四実施形態に係るＬＮＡ部２の一例を示す回路図である。なお、図２の第一実施形態に係るＬＮＡ部２と同一部には同一符号を付与し、その詳細な説明は省略する。
第四実施形態に係るＬＮＡ部２は、図２に示すＬＮＡ部２において、オン抵抗Ｒｏｎを有するスイッチＳＷ１１を、コンデンサＣｇｓと並列に設けるのではなく、図５に示すように、ゲートインダクタＬｇと並列に設けたものである。なお、スイッチＳＷ１１のオン抵抗Ｒｏｎ、入力トランジスタＭ１１のトランスコンダクタンスｇｍ、また、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓの各値は、上記第一実施形態におけるＬＮＡ部２と同様の手順で設定される。
【００４１】
＜動作＞
低ノイズアンプ回路１における信号経路の切り替えは第一実施形態と同様に行われる。
つまり、ＬＮＡ部２を通る経路を形成する場合には、スイッチＳＷ１１をオフする。そのため、入力整合素子に対して抵抗成分を外すことになり、ノイズ特性が劣化することなく、入力信号を増幅することができる。
一方、迂回経路を形成する場合には、スイッチＳＷ１１をオンとすることで、迂回経路の形成に伴い、ＬＮＡパワーオフとした場合であっても、低ノイズアンプ回路１の入力端子ＩＮ側から見た入力インピーダンスを、共振周波数で“０Ω”とならないようにすることができる。したがって、迂回経路に信号を通すことができる。
【００４２】
ここで、入力トランジスタＭ１２がオンに制御されるとき、スイッチＳＷ１１はオフに制御されるため、スイッチＳＷ１１のオフ抵抗Ｒｏｆｆを無限大として扱うと、入力インピーダンスは式（１）に近似することができる。ＬＮＡパワーオンの場合には入力整合素子と直列に接続されるスイッチがオンとなることはないため、ノイズ特性の劣化が生じることはない。さらに、ＬＮＡパワーオフの場合、入力インピーダンスは次式（６）で表すことができ、共振周波数ω０での入力インピーダンスは“０Ω”にはならない。
【００４３】
【数６】
2020198567.tif 000008
【００４４】
＜効果＞
したがって、この場合も上記第一実施形態における低ノイズアンプ回路１と同等の作用効果を得ることができる。
＜第五実施形態＞
次に、本発明の第五実施形態を説明する。
＜構成＞
第五実施形態に係る低ノイズアンプ回路は、第三実施形態に係る低ノイズアンプ回路において、ＬＮＡ部２の構成が異なる。
図六は、本発明の第五実施形態に係るＬＮＡ部２の一例を示す回路図である。なお、図五に示す第四実施形態に係るＬＮＡ部２と同一部には同一符号を付与し、その詳細な説明は省略する。
第五実施形態に係るＬＮＡ部２は、図５に示す第四実施形態におけるＬＮＡ部２において、スイッチＳＷ１１と直列に接続される抵抗Ｒｇをさらに設け、直列に接続されたスイッチＳＷ１１及び抵抗Ｒｇを、ゲートインダクタＬｇと並列に設けたものである。なお、スイッチＳＷ１１のオン抵抗Ｒｏｎ、抵抗Ｒｇ、入力トランジスタＭ１１のトランスコンダクタンスｇｍ、また、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓの各値は、第一実施形態と同様の手順で、第一実施形態における各値の設定条件を、抵抗Ｒｇを含めて満足するように設定すればよい。
【００４５】
＜動作＞
低ノイズアンプ回路１における信号経路の切り替えは第一実施形態と同様に行われる。
つまり、ＬＮＡ部２を通る経路を形成する場合には、スイッチＳＷ１１をオフにする。そのため、入力整合素子に対して抵抗成分を外すことになり、ノイズ特性が劣化することなく、入力信号を増幅することができる。
一方、迂回経路を形成する場合には、スイッチＳＷ１１をオンとすることで、迂回経路が形成され、ＬＮＡパワーオフとした場合であっても、低ノイズアンプ回路１の入力端子ＩＮ側から見た入力インピーダンスを、共振周波数で“０Ω”とならないようにすることができる。したがって、迂回経路に信号を通すことができる。
【００４６】
＜効果＞
したがって、この場合も、ＬＮＡパワーオン時に、入力整合素子と直列に接続されるスイッチがオンとなることはないため、ノイズ特性の劣化が生じることを回避することができる。さらに、ＬＮＡパワーオフ時は、入力インピーダンスは次式（７）で表すことができ、共振周波数ω０での入力インピーダンスは“０Ω”にはならない。なお、スイッチＳＷ１１は十分なオン抵抗Ｒｏｎを有していても有していなくてもよい。スイッチＳＷ１１がオン抵抗Ｒｏｎを有している場合には、入力インピーダンスは次式（８）で表すことができる。
【００４７】
【数７】
2020198567.tif 000009
【数８】
2020198567.tif 000010
【００４８】
＜効果＞
したがって、この場合も上記第四実施形態における低ノイズアンプ回路１と同等の作用効果を得ることができる。
＜第六実施形態＞
次に、本発明の第六実施形態を説明する。
＜構成＞
第六実施形態に係る低ノイズアンプ回路は、図１に示す低ノイズアンプ回路において、ＬＮＡ部２の構成が異なる。
図７は、本発明の第六実施形態に係るＬＮＡ部２の一例を示す回路図である。なお、図２の第一実施形態に係るＬＮＡ部２と同一部には同一符号を付与し、その詳細な説明は省略する。
第六実施形態に係るＬＮＡ部２は、図２に示すＬＮＡ部２において、オン抵抗Ｒｏｎを有するスイッチＳＷ１１を、コンデンサＣｇｓと並列に設けるのではなく、ソースインダクタＬｓと並列に設けたものである。なお、スイッチＳＷ１１のオン抵抗Ｒｏｎ、入力トランジスタＭ１１のトランスコンダクタンスｇｍ、また、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓの各値は、上記第一実施形態におけるＬＮＡ部２と同様の手順で設定される。
【００４９】
＜動作＞
低ノイズアンプ回路１における信号経路の切り替えは第一実施形態と同様に行われる。
つまり、ＬＮＡ部２を通る経路を形成する場合には、スイッチＳＷ１１をオフする。そのため、入力整合素子に対して抵抗成分を外すことになり、ノイズ特性が劣化することなく、入力信号を増幅することができる。
一方、迂回経路を形成する場合には、スイッチＳＷ１１をオンとすることで、迂回経路の形成に伴い、ＬＮＡパワーオフとした場合であっても、低ノイズアンプ回路１の入力端子ＩＮ側から見た入力インピーダンスを、共振周波数で“０Ω”とならないようにすることができる。したがって、迂回経路に信号を通すことができる。
ＬＮＡパワーオンの場合には入力整合素子と直列に接続されるスイッチがオンとなることはないため、ノイズ特性の劣化が生じることはない。さらに、ＬＮＡパワーオフの場合、入力インピーダンスは次式（９）で表すことができ、共振周波数ω０での入力インピーダンスは“０Ω”にはならない。
【００５０】
【数９】
2020198567.tif 000011
【００５１】
＜効果＞
したがって、この場合も上記第一実施形態における低ノイズアンプ回路１と同等の作用効果を得ることができる。
＜第七実施形態＞
次に、本発明の第七実施形態を説明する。
＜構成＞
第七実施形態に係る低ノイズアンプ回路は、第五実施形態に係る低ノイズアンプ回路において、ＬＮＡ部２の構成が異なる。
図８は、本発明の第七実施形態に係るＬＮＡ部２の一例を示す回路図である。なお、図７の第六実施形態に係るＬＮＡ部２と同一部には同一符号を付与し、その詳細な説明は省略する。
第七実施形態に係るＬＮＡ部２は、図７に示す第六実施形態に係るＬＮＡ部２において、スイッチＳＷ１１と直列に接続される抵抗Ｒｓをさらに設け、直列に接続されたスイッチＳＷ１１及び抵抗Ｒｓを、ソースインダクタＬｓと並列に設けたものである。なお、スイッチＳＷ１１のオン抵抗Ｒｏｎ、抵抗Ｒｓ、入力トランジスタＭ１１のトランスコンダクタンスｇｍ、また、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓの各値は、第一実施形態と同様の手順で、第一実施形態における各値の設定条件を、抵抗Ｒｓを含めて満足するように設定すればよい。
【００５２】
＜動作＞
低ノイズアンプ回路１における信号経路の切り替えは第一実施形態と同様に行われる。
つまり、ＬＮＡ部２を通る経路を形成する場合には、スイッチＳＷ１１をオフする。そのため、入力整合素子に対して抵抗成分を外すことになり、ノイズ特性が劣化することなく、入力信号を増幅することができる。
一方、迂回経路を形成する場合には、スイッチＳＷ１１をオンとすることで、迂回経路が形成され、ＬＮＡパワーオフとした場合であっても、低ノイズアンプ回路１の入力端子ＩＮ側から見た入力インピーダンスを、共振周波数で“０Ω”とならないようにすることができる。そのため、迂回経路に信号を通すことができる。
【００５３】
＜効果＞
したがって、この場合も、ＬＮＡパワーオン時に、入力整合素子と直列に接続されるスイッチがオンとなることはないため、ノイズ特性の劣化が生じることはない。さらに、ＬＮＡパワーオフの場合、入力インピーダンスは次式（１０）で表すことができ、共振周波数ω０での入力インピーダンスは“０Ω”にはならない。なお、スイッチＳＷ１１は十分なオン抵抗Ｒｏｎを有していても有していなくてもよい。スイッチＳＷ１１がオン抵抗Ｒｏｎを有している場合には、入力インピーダンスは次式（１１）で表すことができる。
【００５４】
【数１０】
2020198567.tif 000012
【数１１】
2020198567.tif 000013
【００５５】
＜効果＞
したがって、この場合も上記第五実施形態における低ノイズアンプ回路１と同等の作用効果を得ることができる。
＜第八実施形態＞
次に、本発明の第八実施形態を説明する。
＜構成＞
第八実施形態に係る低ノイズアンプ回路は、図１に示す低ノイズアンプ回路において、ＬＮＡ部２の構成が異なる。
図９は、本発明の第八実施形態に係るＬＮＡ部２の一例を示す回路図である。なお、図２の第一実施形態に係るＬＮＡ部２と同一部には同一符号を付与し、その詳細な説明は省略する。
第八実施形態に係るＬＮＡ部２は、図２に示すＬＮＡ部２において、オン抵抗Ｒｏｎを有するスイッチＳＷ１１を、コンデンサＣｇｓと並列に設けるのではなく、図９に示すように、入力整合素子としての、ゲートインダクタＬｇ、コンデンサＣｇｓ、ソースインダクタＬｓのそれぞれにおいて、直列に接続したスイッチＳＷと抵抗Ｒとを並列に接続したものである。すなわち、ゲートインダクタＬｇと並列に、直列に接続されたスイッチＳＷ１２及び抵抗Ｒｇを接続し、コンデンサＣｇｓと並列に、直列に接続されたスイッチＳＷ１３及び抵抗Ｒｇｓを接続し、ソースインダクタＬｓと並列に、直列に接続されたスイッチＳＷ１４及び抵抗Ｒｓを接続する。なお、各入力整合素子に並列に接続されるスイッチＳＷ及び抵抗Ｒは、入力端子ＬＮＡＩＮ側にスイッチＳＷが接続されていてもよく、逆に低電位側にスイッチＳＷが接続されていてもよい。
【００５６】
なお、この場合も、スイッチＳＷ１１のオン抵抗Ｒｏｎ、抵抗Ｒｇ、抵抗Ｒｇｓ、抵抗Ｒｓ、入力トランジスタＭ１１のトランスコンダクタンスｇｍ、また、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓの各値は、第一実施形態と同様の手順で、第一実施形態における各値の設定条件を、抵抗Ｒｇ、抵抗Ｒｇｓ、抵抗Ｒｓを含めて満足するように設定すればよい。また、各スイッチＳＷ１２〜ＳＷ１４は十分なオン抵抗Ｒｏｎを有していても有していなくともよい。
【００５７】
＜動作＞
低ノイズアンプ回路１における信号経路の切り替えは第一実施形態と同様に行われる。
つまり、ＬＮＡ部２を通る経路を形成する場合には、スイッチＳＷ１２〜ＳＷ１４をオフにする。そのため、入力整合素子に対して抵抗成分を外すことになり、ノイズ特性が劣化することなく、入力信号を増幅することができる。
一方、迂回経路を形成する場合には、スイッチＳＷ１２〜ＳＷ１４をオンとすることで、迂回経路の形成に伴い、ＬＮＡパワーオフとした場合であっても、低ノイズアンプ回路１の入力端子ＩＮ側から見た入力インピーダンスを、共振周波数で“０Ω”とならないようにすることができる。したがって、迂回経路に信号を通すことができる。
すなわち、この場合も上記第一実施形態における低ノイズアンプ回路１と同等の作用効果を得ることができる。
【００５８】
＜変形例＞
第八実施形態においては、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓのそれぞれに、直列に接続されたスイッチＳＷ及び抵抗Ｒを並列に接続した場合について説明したが、これに限るものではない。例えば、図１０〜図１２に示すように、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓのうちのいずれか二つにのみ、直列に接続したスイッチＳＷと抵抗Ｒとを、並列に接続してもよい。
【００５９】
また、図９及び図１０〜図１２では、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓのいずれかに、直列に接続したスイッチＳＷと抵抗Ｒを接続する場合について説明したが、これに限るものではない。図１３に示すように、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓのそれぞれに、抵抗Ｒは設けずにスイッチＳＷ１２〜ＳＷ１４のみを並列に接続してもよく、同様に、図１４〜図１６に示すように、入力整合素子としてのソースインダクタＬｓ、ゲートインダクタＬｇ及びコンデンサＣｇｓのうちのいずれか２つにのみ、スイッチＳＷのみを並列に接続するようにしてもよい。
【００６０】
また、直列に接続されたスイッチＳＷ及び抵抗Ｒが並列に接続された入力整合素子と、スイッチＳＷのみが並列に接続された入力整合素子とが混在していてもよい。
なお、上記各実施形態において、ＬＮＡ部２は、入力トランジスタＭ１１及びソースインダクタＬｓが電源間に接続され、入力端子ＬＮＡＩＮと入力トランジスタＭ１１のケートとの間に、コンデンサＣ１１及びゲートインダクタＬｇが接続され、さらに入力トランジスタＭ１１のゲート及びソース間にコンデンサＣｇｓが接続されている構成を含んでいれば適用することができる。例えば、コンデンサＣ１１とゲートインダクタＬｇとの並びは逆であってもよい。また、コンデンサＣｇｓは寄生成分であってもよく、ソースインダクタＬｓも寄生成分であってもよい。
【００６１】
また、上記第三から第八実施形態においても、図３に示すように、並列に接続された二つのＬＮＡ部を設け、受信周波数設定信号ＦＲＥＱがしきい値以上であるか否かに応じて、受信周波数設定信号ＦＲＥＱで特定される帯域で最適な特性が得られるＬＮＡ部を選択するように構成することも可能である。また、並列に接続された二つのＬＮＡ部を設ける場合に限るものではなく、３つ以上のＬＮＡ部を並列に設け、受信周波数設定信号ＦＲＥＱで特定される帯域に適したＬＮＡ部を選択するように構成してもよい。さらに、並列に設けられた複数のＬＮＡ部に対し、図１に示すように、バイパススイッチＳＷ１を並列に設け、いずれのＬＮＡ部も通さないバイパス経路を設けてもよい。
【００６２】
以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【符号の説明】
【００６３】
１  低ノイズアンプ回路
２  ＬＮＡ部
３、３′  制御回路
３ａ  信号レベル検出器
３ｂ  比較器
３ｃ  デジタル制御部
４  ＬＮＡ部
Ｃｇｓ  コンデンサ
Ｌｇ  ゲートインダクタ
Ｌｓ  ソースインダクタ
Ｍ１１、Ｍ１２  入力ＮＭＯＳトランジスタ
ＳＷ１  バイパススイッチ
ＳＷ２、ＳＷ３  スイッチ
ＳＷ１１  スイッチ
【図１】
2020198567.tif 000014
【図２】
2020198567.tif 000015
【図３】
2020198567.tif 000016
【図４】
2020198567.tif 000017
【図５】
2020198567.tif 000018
【図６】
2020198567.tif 000019
【図７】
2020198567.tif 000020
【図８】
2020198567.tif 000021
【図９】
2020198567.tif 000022
【図１０】
2020198567.tif 000023
【図１１】
2020198567.tif 000024
【図１２】
2020198567.tif 000025
【図１３】
2020198567.tif 000026
【図１４】
2020198567.tif 000027
【図１５】
2020198567.tif 000028
【図１６】
2020198567.tif 000029