(57)【要約】【課題】複数配列して撮像領域を構成する場合にも、有効撮像領域内にオプティカルブラック画素を配置することなく、画像の黒レベルの調整やスジ状のノイズの除去を施した良質の画像を取得しうる光電変換素子及び撮像装置を提供する。【解決手段】光電変換素子は、光を受けるように配置され、かつ、光の入射により電荷を生じる光電変換部を各々が有する複数の画素を有し、複数の画素は、リセット状態の光電変換部に基づくリセット信号と、光電変換部で生じた電荷に基づく光信号と、を読み出す第１の読み出し動作を実行するように構成された第１の画素と、第１の画素と同時に読み出し動作が行われる画素であって、第１の読み出し動作と、リセット信号のみを読み出す第２の読み出し動作と、のいずれかを選択して実行するように構成された第２の画素と、を有する。【選択図】図４
2020092352.tif 000002
【特許請求の範囲】
【請求項１】
光を受けるように配置され、かつ、光の入射により電荷を生じる光電変換部を各々が有する複数の画素を有し、
前記複数の画素は、
リセット状態の前記光電変換部に基づくリセット信号と、前記光電変換部で生じた電荷に基づく光信号と、を読み出す第１の読み出し動作を実行するように構成された第１の画素と、
前記第１の画素と同時に読み出し動作が行われる画素であって、前記第１の読み出し動作と、前記リセット信号のみを読み出す第２の読み出し動作と、のいずれかを選択して実行するように構成された第２の画素と、を有する
ことを特徴とする光電変換素子。
【請求項２】
前記複数の画素の各々に対応する複数の保持部を更に有し、
前記複数の画素から出力される信号は、前記複数の保持部に並列して同時に保持される
ことを特徴とする請求項１記載の光電変換素子。
【請求項３】
前記複数の画素の各々に対応して、前記リセット信号及び前記光信号を一時的に保持する第１の保持部と、前記第１の保持部への書き込みを制御する第１のスイッチと、を更に有し、
前記第１の画素に対応する前記第１のスイッチを制御する制御線と、前記第２の画素に対応する前記第１のスイッチを制御する制御線とは、異なる配線である
ことを特徴とする請求項１記載の光電変換素子。
【請求項４】
前記第１のスイッチを制御する制御部を更に有し、
前記制御部は、
前記複数の画素の各々から前記リセット信号を読み出して対応する前記第１の保持部にそれぞれ保持する際に、前記第１の画素の前記第１のスイッチ及び前記第２の画素の前記第１のスイッチを同時にオンに制御し、
前記複数の画素の各々から前記光信号を読み出して対応する前記第１の保持部にそれぞれ保持する際に、前記第２の画素の前記第１のスイッチをオフのまま、前記第１の画素の前記第１のスイッチをオンに制御する
ことを特徴とする請求項３記載の光電変換素子。
【請求項５】
前記複数の画素の各々は、前記光電変換部をリセットするリセットトランジスタを更に有し、
前記第１の画素の前記リセットトランジスタを制御する制御線と、前記第２の画素の前記リセットトランジスタを制御する制御線とは、異なる配線である
ことを特徴とする請求項１記載の光電変換素子。
【請求項６】
前記複数の画素の前記リセットトランジスタを制御する制御部を更に有し、
前記制御部は、前記複数の画素から前記リセット信号を同時に読み出した後、前記複数の画素から前記光信号を同時に読み出す前に、前記第２の画素の前記リセットトランジスタを選択的にオンに制御し、前記第２の画素の前記光電変換部をリセットする
ことを特徴とする請求項５記載の光電変換素子。
【請求項７】
前記複数の画素の各々に対応して、前記リセット信号を保持するための第２の保持部と、前記光信号を保持するための第３の保持部と、前記第２の保持部への書き込みを制御する第２のスイッチと、前記第３の保持部への書き込みを制御する第３のスイッチと、を更に有し、
前記第１の画素の前記第２のスイッチを制御する制御線と、前記第２の画素の前記第２のスイッチを制御する制御線とは、共通の配線であり、
前記第１の画素の前記第３のスイッチを制御する制御線と、前記第２の画素の前記第３のスイッチを制御する制御線とは、異なる配線である
ことを特徴とする請求項１記載の光電変換素子。
【請求項８】
前記第２のスイッチ及び前記第３のスイッチを制御する制御部を更に有し、
前記制御部は、
前記複数の画素の各々から前記リセット信号を読み出して対応する前記第２の保持部にそれぞれ保持する際に、前記第１の画素に対応する前記第２のスイッチ、前記第２の画素に対応する前記第２のスイッチ及び前記第２の画素に対応する前記第３のスイッチを同時にオンに制御し、
前記複数の画素の各々から前記光信号を読み出して対応する前記第３の保持部にそれぞれ保持する際に、前記第２の画素に対応する前記第３のスイッチをオフのまま、前記第１の画素に対応する前記第３のスイッチをオンに制御する
ことを特徴とする請求項７記載の光電変換素子。
【請求項９】
前記第２の保持部に保持された信号と前記第３の保持部に保持された信号との差分を出力する出力部を更に有する
ことを特徴とする請求項７又は８記載の光電変換素子。
【請求項１０】
前記第１の画素から出力された信号のレベルから前記第２の画素から出力された信号のレベルを差し引く信号処理部を更に有する
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換素子。
【請求項１１】
前記複数の画素は、第１の方向に沿って１次元状に配列されている
ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換素子。
【請求項１２】
複数の行及び複数の列に渡って画素が配列された画素アレイを有し、
前記複数の行の各々は、前記複数の画素により構成されており、
前記複数の行の各々に配された前記第２の画素は、前記画素アレイの端部の同じ列に配されている
ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換素子。
【請求項１３】
前記複数の行の各々に配された前記第２の画素は、前記画素アレイの両端部の同じ列に配されている
ことを特徴とする請求項１２記載の光電変換素子。
【請求項１４】
複数の請求項１１記載の前記光電変換素子を前記第１の方向に沿って配列することにより構成された１つの撮像領域を有する
ことを特徴とする撮像装置。
【請求項１５】
前記複数の光電変換素子のうち、端部に配された一の前記光電変換素子の前記第２の画素は、前記第２の読み出し動作を実行するように構成されており、
前記複数の光電変換素子のうち、他の前記光電変換素子の前記第２の画素は、前記第１の読み出し動作を実行するように構成されている
ことを特徴とする請求項１４記載の撮像装置。
【請求項１６】
複数の請求項１２又は１３記載の前記光電変換素子を２次元状に配列することにより構成された１つの撮像領域を有する
ことを特徴とする撮像装置。
【請求項１７】
前記第２の画素のうち、前記撮像領域の端部の同じ列に配されている前記第２の画素は、前記第２の読み出し動作を実行するように構成されており、他の前記第２の画素は、前記第１の読み出し動作を実行するように構成されている
ことを特徴とする請求項１６記載の撮像装置。
【請求項１８】
前記複数の光電変換素子に電源を供給する共通配線を更に有する
ことを特徴とする請求項１４乃至１７のいずれか１項に記載の撮像装置。
【請求項１９】
対象物の画像を読み取る画像読み取り装置であって、
前記対象物に光を照射する発光部と、
前記対象物により反射された光を受光して電気信号に変換する請求項１４乃至１８のいずれか１項に記載の撮像装置と
を有することを特徴とする画像読み取り装置。
【請求項２０】
移動体であって、
請求項１４乃至１８のいずれか１項に記載の撮像装置と、
前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子及び撮像装置に関する。
【背景技術】
【０００２】
特許文献１及び特許文献２には、大面積の撮像領域を得るために複数の撮像素子を１次元状或いは２次元状に配列した撮像装置が記載されている。特許文献１及び特許文献２においては、製造の効率を上げるため、同じ構成の撮像素子を配列することにより大面積の撮像領域を有する撮像装置を構成していた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２９９７６０号公報
【特許文献２】特開２０１４−０８６８７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、撮像領域の面積を拡大するために配列される撮像素子の数を増やし、縦方向或いは横方向に３個以上、又は縦横両方向に３個以上配列すると、有効画素の光信号とオプティカルブラック画素の暗信号とを同じシーケンス内に出力することができない。すなわち、オプティカルブラック画素が配置された撮像素子を少なくとも１方向に３個以上配列すると、撮像素子の境界部にオプティカルブラック画素が配置されることとなり、境界部の画質が低下する。また、オプティカルブラック画素を配置しなければ、有効画素に共通に重畳する黒ノイズを差し引くための基準信号を得ることができなくなる。その結果、撮像装置から得られる画像の黒レベルが浮いたり沈んだりすることで生じる画質劣化や、シーケンス内に生じるスジ状のノイズによる画質劣化が生じることがあった。
【０００５】
本発明の目的は、複数配列して撮像領域を構成する場合にも、有効撮像領域内にオプティカルブラック画素を配置することなく、画像の黒レベルの調整やスジ状のノイズの除去を施した良質の画像を取得しうる光電変換素子及び撮像装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、光を受けるように配置され、かつ、光の入射により電荷を生じる光電変換部を各々が有する複数の画素を有し、前記複数の画素は、リセット状態の前記光電変換部に基づくリセット信号と、前記光電変換部で生じた電荷に基づく光信号と、を読み出す第１の読み出し動作を実行するように構成された第１の画素と、前記第１の画素と同時に読み出し動作が行われる画素であって、前記第１の読み出し動作と、前記リセット信号のみを読み出す第２の読み出し動作と、のいずれかを選択して実行するように構成された第２の画素と、を有する光電変換素子が提供される。
【発明の効果】
【０００７】
本発明によれば、同一構成の撮像素子を複数配列して撮像領域を構成する場合にも、有効撮像領域内にオプティカルブラック画素を配置することなく、画像の黒レベルの調整やスジ状のノイズの除去を施した良質の画像を取得することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態による画像読み取り装置の概略構成を示す斜視図である。
【図２】本発明の第１実施形態による画像読み取り装置における撮像装置の構成例を示す概略図である。
【図３】本発明の第１実施形態による画像読み取り装置における撮像装置に対する入出力信号を説明する図である。
【図４】本発明の第１実施形態による画像読み取り装置における撮像素子の構成例を示す回路図である。
【図５】本発明の第１実施形態による画像読み取り装置における撮像素子のバイアス回路の構成例を示す概略図である。
【図６】本発明の第１実施形態による画像読み取り装置における撮像素子のロジック回路及びタイミングジェネレータの構成例を示す概略図である。
【図７】本発明の第１実施形態による画像読み取り装置における撮像素子の動作例を示すタイミング図である。
【図８】本発明の第２実施形態による画像読み取り装置における撮像素子の構成例を示す回路図である。
【図９】本発明の第２実施形態による画像読み取り装置における撮像素子のロジック回路及びタイミングジェネレータの構成例を示す概略図である。
【図１０】本発明の第２実施形態による画像読み取り装置における撮像素子の動作例を示すタイミング図である。
【図１１】本発明の第２実施形態による画像読み取り装置における撮像素子の他の動作例を示すタイミング図である。
【図１２】本発明の第３実施形態による画像読み取り装置における撮像素子の構成例を示す回路図である。
【図１３】本発明の第３実施形態による画像読み取り装置における撮像素子のロジック回路及びタイミングジェネレータの構成例を示す概略図である。
【図１４】本発明の第２実施形態による画像読み取り装置における撮像素子の動作例を示すタイミング図である。
【図１５】本発明の第４実施形態による撮像装置の構成例を示す概略図である。
【図１６】本発明の第４実施形態による撮像装置における撮像素子の構成例を示す回路図である。
【図１７】本発明の第４実施形態による撮像装置における撮像素子のロジック回路及びタイミングジェネレータの構成例を示す概略図である。
【図１８】本発明の第４実施形態による撮像装置における撮像素子の動作例を示すタイミング図である。
【図１９】本発明の第５実施形態による画像読み取り装置の概略構成を示すブロック図である
【図２０】本発明の第６実施形態による撮像システムの概略構成を示すブロック図である。
【図２１】本発明の第７実施形態による撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【０００９】
［第１実施形態］
本発明の第１実施形態による画像読み取り装置について、図１乃至図７を用いて説明する。
【００１０】
図１は、本実施形態による画像読み取り装置の概略構成を示す斜視図である。本実施形態による画像読み取り装置１００は、図１に示すように、装置本体１０１と、原稿カバー１０３と、を有する。図１には、原稿カバー１０３を開けた状態における画像読み取り装置１００の外観斜視図を示している。
【００１１】
装置本体１０１の上面には、原稿を載置するための原稿台として透明板１０２が取り付けられている。透明板１０２は、例えばガラス板によって構成されうる。読取対象となる原稿は、その読取画像面が透明板１０２と接触するようにして、透明板１０２の上に載置される。原稿カバー１０３は、透明板１０２上に載置された原稿を透明板１０２の上面に押圧するための押圧部材として機能するものであって、装置本体１０１に対して開閉可能に取り付けられている。
【００１２】
装置本体１０１の内部には、撮像装置１０４が設けられている。撮像装置１０４は、矢印Ａの方向に並べて実装された複数の撮像素子１０５を有する。なお、複数の撮像素子１０５をこのように並べて実装することをタイリングとも言う。撮像装置１０４は、矢印Ｂの方向に沿って移動することで、透明板１０２の上に載置された原稿を２次元的に撮像することができる。このような画像読み取り装置では、撮像装置１０４又は原稿が移動する矢印Ｂの方向を副走査方向と呼び、副走査方向に直交する矢印Ａの方向を主走査方向と呼ぶ。装置本体１０１の構成例については、後述する第５実施形態において説明する。
【００１３】
図２は、撮像装置１０４の構成例を示す概略図である。撮像装置１０４は、図２に示すように、矢印Ａの方向に沿って並べて実装された複数の撮像素子１０５を有する。複数の撮像素子１０５を並べた矢印Ａの方向の幅が、読み取り可能な原稿の幅となる。ここでは一例として、４つの撮像素子１０５ａ，１０５ｂ，１０５ｃ，１０５ｄにより構成した撮像装置１０４を示しているが、撮像装置１０４を構成する撮像素子１０５の数は、特に限定されるものではなく、適宜増減することができる。なお、１つの撮像装置１０４に実装される複数の撮像素子１０５は、撮像装置１０４の製造効率を上げる観点から、同じ構成の撮像素子であることが望ましい。
【００１４】
図３は、撮像装置１０４の撮像素子１０５ａ〜１０５ｄに対する入出力信号を説明する図である。撮像装置１０４には、例えば図３に示すように、電源電圧ＶＤＤ、接地電圧ＧＮＤ、基準電圧ＶＲＥＦ、トリガ信号ＴＲ、基準クロック信号ＣＬＫ、制御信号ＣＳが供給される。また、撮像装置１０４からは、出力信号ＯＵＴａ，ＯＵＴｂ，ＯＵＴｃ，ＯＵＴｄが出力される。
【００１５】
電源電圧ＶＤＤ、接地電圧ＧＮＤ、基準電圧ＶＲＥＦ、トリガ信号ＴＲ、基準クロック信号ＣＬＫ、制御信号ＣＳは、それぞれ共通配線を介して、撮像素子１０５ａ〜１０５ｄの各々に供給される。
【００１６】
制御信号ＣＳは、撮像素子１０５ａ〜１０５ｄの総てに共通の制御信号とはなっていない。撮像素子１０５のＣＳ端子に入力する制御信号ＣＳのレベルにより、撮像素子１０５の動作を切り替えることができる。本実施形態においては、主走査方向の始点側に実装される撮像素子１０５ａのＣＳ入力端子には、Ｈｉレベルの制御信号ＣＳ（Ｈｉ）が供給される。その他の撮像素子１０５ｂ，１０５ｃ，１０５ｄのＣＳ入力端子には、Ｌｏレベルの制御信号ＣＳ（Ｌｏ）が供給される。すなわち、ＣＳ入力端子に入力する制御信号ＣＳがＨｉレベルである撮像素子１０５ａと、ＣＳ入力端子に入力する制御信号ＣＳがＬｏレベルである撮像素子１０５ｂ，１０５ｃ，１０５ｄとでは、動作が異なっている。
【００１７】
図４は、撮像素子１０５の構成例を示す回路図である。なお、１つの撮像装置１０４に含まれる総ての撮像素子１０５（撮像素子１０５ａ〜１０５ｄ）は、同じ構成を有している。
【００１８】
撮像素子１０５は、図４に示すように、複数の単位画素３０１と、走査回路４２３と、バイアス回路４２４と、読み出しアンプ４２５と、ロジック回路４２６と、タイミングジェネレータ４２７と、を有する。複数の単位画素３０１は、主走査方向（矢印Ａの方向）に沿って並べて配置されている。ここでは一例として、単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５を有する撮像素子１０５を示しているが、１つの撮像素子１０５を構成する単位画素３０１の数は、特に限定されるものではなく、適宜増減することができる。
【００１９】
各々の単位画素３０１は、光電変換部４０２と、ＭＯＳトランジスタ４０３，４０４，４０５，４０６，４０８，４０９，４１３，４１４，４１６，４１８，４１９と、容量４０７，４１０，４１２，４１５，４１７と、オペアンプ４１１と、を有する。
【００２０】
光電変換部４０２は、例えばフォトダイオードである。光電変換部４０２を構成するフォトダイオードのカソードは、電源電圧ノードに接続されている。フォトダイオードのアノードは、リセットトランジスタを構成するＭＯＳトランジスタ４０３のドレインと、ＮＭＯＳソースフォロワを構成するＭＯＳトランジスタ４０４のゲートと、に接続されている。ＭＯＳトランジスタ４０３のソース及びＭＯＳトランジスタ４０４のドレインは、電源電圧ノードに接続されている。ＭＯＳトランジスタ４０４のソースは、定電流源を構成するＭＯＳトランジスタ４０５のドレインに接続されている。ＭＯＳトランジスタ４０５のソースは、接地電圧ノードに接続されている。
【００２１】
ＭＯＳトランジスタ４０４のソースとＭＯＳトランジスタ４０５のドレインとの間の接続ノードは、スイッチを構成するＭＯＳトランジスタ４０６のソースに接続されている。ＭＯＳトランジスタ４０６のドレインは、容量値ＣＭの容量４０７の一方の端子と、ＰＭＯＳソースフォロワを構成するＭＯＳトランジスタ４０８のゲートとに接続されている。ＭＯＳトランジスタ４０８のドレイン及び容量４０７の他方の端子は、接地電圧ノードに接続されている。ＭＯＳトランジスタ４０８のソースは、定電流源を構成するＭＯＳトランジスタ４０９のドレインに接続されている。ＭＯＳトランジスタ４０９のソースは、電源電圧ノードに接続されている。ＭＯＳトランジスタ４０８のソースとＭＯＳトランジスタ４０９のドレインとの間の接続ノードは、容量値Ｃ０の入力容量を構成する容量４１０の一方の端子に接続されている。
【００２２】
容量４１０の他方の端子は、オペアンプ４１１の反転入力端子に接続されている。オペアンプ４１１の反転入力端子と出力端子との間には、容量値Ｃｆの帰還容量を構成する容量４１２とスイッチを構成するＭＯＳトランジスタ４１３とが並列に接続されている。オペアンプ４１１の出力端子には、スイッチを構成するＭＯＳトランジスタ４１４のドレインと、同じくスイッチを構成するＭＯＳトランジスタ４１６のドレインとが接続されている。
【００２３】
ＭＯＳトランジスタ４１４のソースには、容量４１５（ＣＴＮ）の一方の端子と、スイッチを構成するＭＯＳトランジスタ４１８のドレイン端子とが接続されている。ＭＯＳトランジスタ４１６のソースには、容量４１７（ＣＴＳ）の一方の端子と、スイッチを構成するＭＯＳトランジスタ４１９のドレイン端子とが接続されている。容量４１５，４１７の他方の端子は、接地電圧ノードに接続されている。ＭＯＳトランジスタ４１８，４１９のゲートは、制御線４２０を介して走査回路４２３に接続されている。
【００２４】
バイアス回路４２４は、単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４０５，４０９及びオペアンプ４１１に所定のバイアス電圧を供給する回路部である。
【００２５】
単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４０５のゲートには、共通の信号線が接続されており、バイアス回路４２４からバイアス電圧ＢＮが供給される。
【００２６】
単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４０９のゲートには、共通の信号線が接続されており、バイアス回路４２４からバイアス電圧ＢＰが供給される。
【００２７】
単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のオペアンプ４１１の非反転入力端子には、共通の信号線が接続されており、バイアス回路４２４からバイアス電圧ＶＣが供給される。
【００２８】
タイミングジェネレータ４２７は、単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４０３、４０６，４１３，４１４，４１６を制御するための制御信号を供給する制御部である。
【００２９】
単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４０３のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＲＥＳが供給される。
【００３０】
単位画素３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４０６のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＣＭａが供給される。また、単位画素３０１−１，３０１−２のＭＯＳトランジスタ４０６のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＣＭｂが供給される。
【００３１】
単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４１３のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＣ０Ｒが供給される。
【００３２】
単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４１４のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＴＮが供給される。また、単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４１６のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＴＳが供給される。
【００３３】
単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４１８のソースは、ＣＨＮ線４２１に接続されている。単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４１９のソースは、ＣＨＳ線４２２に接続されている。ＣＨＮ線４２１及びＣＨＳ線４２２は、読み出しアンプ４２５の入力端子に接続されている。読み出しアンプ４２５には、撮像素子１０５の外部から、ＶＲＥＦ端子を介して基準電圧ＶＲＥＦが供給される。読み出しアンプ４２５は、ＣＨＮ線４２１に出力される信号とＣＨＳ線４２２に出力される信号との差分を基準電圧ＶＲＥＦに載せて出力する出力部を構成する。読み出しアンプ４２５の出力端子は、ＯＵＴ端子に接続されている。
【００３４】
ロジック回路４２６には、撮像素子１０５の外部から、ＣＳ端子を介して制御信号ＣＳが、ＴＲ端子を介してトリガ信号ＴＲが、ＣＬＫ端子を介して基準クロック信号ＣＬＫが、それぞれ供給される。
【００３５】
図５は、バイアス回路４２４の構成例を示す回路図である。バイアス回路４２４は、バイアス電圧ＶＣの発生回路と、バイアス電圧ＢＮの発生回路と、バイアス電圧ＢＰの発生回路と、を含む。バイアス電圧ＶＣは、例えば図５に示すように、電源電圧ノードと接地電圧ノードとの間に設けられた抵抗素子の直列接続体を用いた抵抗分圧により生成することができる。バイアス電圧ＢＮは、例えば図５に示すように、電源電圧ノードと接地電圧ノードとの間に設けられたＮ型ＭＯＳトランジスタと抵抗素子とを用いたバイアス回路により生成することができる。バイアス電圧ＢＰは、例えば図５に示すように、電源電圧ノードと接地電圧ノードとの間に設けられたＰ型ＭＯＳトランジスタと抵抗素子とを用いたバイアス回路により生成することができる。このように、バイアス電圧ＶＣ，ＢＮ，ＢＰは、総ての撮像素子１０５ａ〜１０５ｄに共通配線を介して供給される電源電圧ＶＤＤと接地電圧ＧＮＤとから生成されうる。
【００３６】
図６は、ロジック回路４２６及びタイミングジェネレータ４２７の構成例を示す回路図である。図６には、ロジック回路４２６及びタイミングジェネレータ４２７を構成する回路のうち、制御信号ＰＣＭａ，ＰＣＭｂの生成に関わる部分のみを示している。
【００３７】
タイミングジェネレータ４２７は、ＴＲ端子を介してトリガ信号ＴＲが入力されることにより内部動作を開始し、ＣＬＫ端子から入力される基準クロック信号ＣＬＫをカウントする。そして、トリガ信号ＴＲの入力後の所定のタイミングで、内部生成信号である制御信号ＰＣＭ＿ＯＲＧ１，ＰＣＭ＿ＯＲＧ２を生成する。次いで、タイミングジェネレータ４２７は、ＣＳ端子から供給される制御信号ＣＳと、制御信号ＰＣＭ＿ＯＲＧ１，ＰＣＭ＿ＯＲＧ２とをもとに、制御信号ＰＣＭａ，ＰＣＭｂを生成する。
【００３８】
具体的には、ＣＳ端子からＬｏレベルの制御信号ＣＳが入力された場合には、タイミングジェネレータ４２７は、制御信号ＰＣＭａ，ＰＣＭｂとして、ともに制御信号ＰＣＭ＿ＯＲＧ１を出力する。一方、ＣＳ端子からＨｉレベルの制御信号ＣＳが入力された場合には、タイミングジェネレータ４２７は、制御信号ＰＣＭａとして制御信号ＰＣＭ＿ＯＲＧ１を出力し、制御信号ＰＣＭｂとして制御信号ＰＣＭ＿ＯＲＧ２を出力する。このような論理演算を実行する論理回路は、特に限定されるものではないが、例えば図６に示す論理回路により実現することができる。
【００３９】
次に、本実施形態による画像読み取り装置における撮像素子の動作について、図７を用いて説明する。図７は、撮像素子の動作例を示すタイミング図である。図７（ａ）が撮像素子１０５ａの動作例を示すタイミング図であり、図７（ｂ）が撮像素子１０５ｂ〜１０５ｄの動作例を示すタイミング図である。図７には、撮像素子１０５を駆動するための信号として、制御信号ＣＳ、トリガ信号ＴＲ、基準クロック信号ＣＬＫ、制御信号ＰＣ０Ｒ，ＰＴＮ，ＰＣＭａ，ＰＣＭｂ，ＰＴＳ，ＰＲＥＳ，ＰＣＭ＿ＯＲＧ１，ＰＣＭ_ＯＲＧ２を示している。
【００４０】
撮像素子１０５ａ〜１０５ｄの単位画素３０１は、制御信号ＰＣ０Ｒ，ＰＴＮ，ＰＴＳ，ＰＲＥＳが供給される信号線を共通にしており、これら制御信号によって同時に駆動される。この際、制御信号ＰＣＭａ，ＰＣＭｂは、所定の単位画素３０１に選択的に供給される。
【００４１】
まず、撮像素子１０５ａの動作について、図７（ａ）を用いて説明する。撮像素子１０５ａの動作はトリガ信号ＴＲの入力を基準に行われるが、ここでは説明の便宜上、図７（ａ）に示す時刻ｔ１１からの動作を説明するものとする。なお、撮像素子１０５の動作は、トリガ信号ＴＲが入力されてから、一定の数の基準クロック信号ＣＬＫが入力された後に、再びトリガ信号ＴＲの入力ヘと戻る。画像読み取り装置１００は、次のトリガ信号ＴＲの入力の直前に、撮像装置１０４を所定の距離だけ副走査方向に移動する。このシーケンスを繰り返し行うことにより、画像の読み取りが行われる。
【００４２】
撮像素子１０５ａには、前述の通り、Ｈｉレベルの制御信号ＣＳ（ＣＳ１）が供給される。したがって、タイミングジェネレータ４２７は、図６を用いて説明したように、制御信号ＰＣＭａとして制御信号ＰＣＭ＿ＯＲＧ１を出力し、制御信号ＰＣＭｂとして制御信号ＰＣＭ＿ＯＲＧ２を出力する。ここで、制御信号ＰＣＭ＿ＯＲＧ１は、時刻ｔ７から時刻ｔ８の期間及び時刻ｔ１３から時刻ｔ１４の期間においてＨｉレベルになる信号である。また、制御信号ＰＣＭ＿ＯＲＧ２は、時刻ｔ１３から時刻ｔ１４の期間においてＨｉレベルになる信号である。
【００４３】
まず、時刻ｔ１１から時刻ｔ１２の期間において、タイミングジェネレータ４２７は、制御信号ＰＲＥＳをＨｉレベルに制御する。これにより、ＭＯＳトランジスタ４０３がオンになり、光電変換部４０２が電源電圧に応じた所定の電圧ＶＮｐｄにリセットされる。また、ＭＯＳトランジスタ４０４のゲートには、リセット状態の光電変換部４０２に応じた電圧ＶＮｐｄが入力される。
【００４４】
次いで、時刻ｔ１３から時刻ｔ１４の期間において、制御信号ＰＣＭ＿ＯＲＧ１，ＰＣＭ＿ＯＲＧ２がＨｉレベルとなり、タイミングジェネレータ４２７は、制御信号ＰＣＭａ，ＰＣＭｂをＨｉレベルに制御する。これにより、ＭＯＳトランジスタ４０６がオンになり、電圧ＶＮｐｄを入力とするＮＭＯＳソースフォロワ（ＭＯＳトランジスタ４０４）の出力（電圧ＶＮｃｍ）が、容量４０７に書き込まれ保持される。この電圧ＶＮｃｍが、リセット状態の光電変換部ＰＤに基づくリセット信号である。また、ＭＯＳトランジスタ４０８のゲートには電圧ＶＮｃｍが入力され、電圧ＶＮｃｍを入力とするＰＭＯＳソースフォロワ（ＭＯＳトランジスタ４０８）の出力が、電圧ＶＮｃｍに応じた所定の電圧となる。なお、容量４０７は、リセット信号及び後述する光信号を一時的に保持する保持部である。
【００４５】
次いで、次の周期の時刻ｔ３から時刻ｔ４の期間において、タイミングジェネレータ４２７は、制御信号ＰＣ０ＲをＨｉレベルに制御する。これにより、ＭＯＳトランジスタ４１３がオンになり、オペアンプ４１１の入力端子及び出力端子がバイアス電圧ＶＣに初期化される。
【００４６】
次いで、時刻ｔ５から時刻ｔ６の期間において、タイミングジェネレータ４２７は、制御信号ＰＴＮをＨｉレベルに制御する。これにより、ＭＯＳトランジスタ４１４がオンになり、電圧ＶＮｃｍを入力として、ＰＭＯＳソースフォロワ、オペアンプ４１１及びＭＯＳトランジスタ４１４を介して出力される電圧ＶＮｃｔが、容量４１５に書き込まれ保持される。なお、容量４１５は、リセット信号を保持するための保持部である。
【００４７】
ここで説明を簡略にするために、各ソースフォロワのゲインを１倍、入出力にオフセット差は生じないものとすると、電圧ＶＮｐｄは電圧ＶＮｃｍと等しくなり、撮像素子１０５ａの総ての単位画素３０１における電圧ＶＮｃｔは、以下の式（１）で表される。
【数１】
2020092352.tif 000003
【００４８】
次いで、時刻ｔ７から時刻ｔ８の期間において、制御信号ＰＣＭ＿ＯＲＧ１がＨｉレベルとなり、タイミングジェネレータ４２７は、制御信号ＰＣＭａをＨｉレベルに制御する。このとき、制御信号ＰＣＭ＿ＯＲＧ２はＬｏレベルであり、制御信号ＰＣＭｂはＬｏレベルのままである。これにより、単位画素３０１−１，３０１−２のＭＯＳトランジスタ４０６はオフのままで、単位画素３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４０６がオンになる。
【００４９】
前の周期の時刻ｔ１２から時刻ｔ８までの期間において、光電変換部４０２は、入射光量に応じた信号電荷を生成しこれを蓄積している。この信号電荷に基づく光信号を電圧ＶＳｐｄとすると、ＭＯＳトランジスタ４０６がオンになっている単位画素３０１−３，…，３０１−４，３０１−５では、容量４０７に、（ＶＮｃｍ＋ＶＳｐｄ）に相当する電圧が保持されることになる。一方、ＭＯＳトランジスタ４０６がオフになっている単位画素３０１−１，３０１−２では、容量４０７には電圧ＶＮｃｍが保持されたままとなる。
【００５０】
次いで、時刻ｔ９から時刻ｔ１０の期間において、タイミングジェネレータ４２７は、制御信号ＰＴＳをＨｉレベルに制御する。これにより、ＭＯＳトランジスタ４１６がオンになり、容量４０７が保持する電圧を入力として、ＰＭＯＳソースフォロワ、オペアンプ４１１及びＭＯＳトランジスタ４１６を介して出力される電圧ＶＳｃｔが、容量４１７に書き込まれ保持される。なお、容量４１７は、光信号を保持するための保持部である。
【００５１】
この結果、単位画素３０１−１，３０１−２の容量４１７には、以下の式（２）で表される電圧ＶＳｃｔが保持される。この電圧ＶＳｃｔは、容量４１５に保持される電圧ＶＮｃｔ（式（１））と同じである。
【数２】
2020092352.tif 000004
【００５２】
また、単位画素３０１−３，…，３０１−４，３０１−５の容量４１７には、以下の式（３）で表される電圧ＶＳｃｔが保持される。
【数３】
2020092352.tif 000005
【００５３】
前の周期の時刻ｔ１１から時刻ｔ１０までの期間に光電変換部４０２で生成された信号電荷に基づく信号の容量４１５，４１７への読み出しは、総ての単位画素３０１において並列に行われる。容量４１５，４１７から読み出しアンプ４２５への信号の読み出しは、時刻ｔ１４から次の周期の時刻ｔ３までの期間に、単位画素３０１毎に順次行われる。
【００５４】
時刻ｔ１４から次の周期の時刻ｔ３までの期間において、走査回路４２３は、制御線４２０に出力する制御信号を単位画素３０１毎に順次Ｈｉレベルに制御する（図示は省略）。これにより、対応する単位画素３０１のＭＯＳトランジスタ４１８，４１９がオンになり、容量４１５に保持されている電圧ＶＮｃｔがＣＨＮ線４２１に読み出され、容量４１７に保持されている電圧ＶＳｃｔがＣＨＳ線４２２に読み出される。
【００５５】
このようにして、ＣＨＮ線４２１及びＣＨＳ線４２２にシリアル読み出しされた画素信号は、読み出しアンプ４２５に入力される。読み出しアンプ４２５は、ＣＨＳ線４２２の電圧とＣＨＮ線４２１の電圧との差分を基準電圧ＶＲＥＦに載せてＯＵＴ端子から出力する。
【００５６】
すなわち、単位画素３０１−１，３０１−２のＯＵＴ端子から出力される出力電圧ＶＯＵＴは、次の式（４）のように表される。
【数４】
2020092352.tif 000006
【００５７】
また、単位画素３０１−３，…，３０１−４，３０１−５のＯＵＴ端子から出力される出力電圧ＶＯＵＴは、オペアンプのゲイン（Ｃ０／Ｃｆ）を１とすると、次の式（５）のように表される。
【数５】
2020092352.tif 000007
【００５８】
このように、撮像素子１０５ａにおいては、ＣＳ端子にＨｉレベルの制御信号ＣＳを入力することによって、一部の単位画素３０１−１，３０１−２からは、入射光量に依存しない出力信号を得ることができる。また、その他の単位画素３０１−３，…，３０１−４，３０１−５からは、入射光量に応じた出力信号を得ることができる。
【００５９】
次に、撮像素子１０５ｂ〜１０５ｄの動作について、図７（ｂ）を用いて説明する。撮像素子１０５ｂ〜１０５ｄには、前述の通り、Ｌｏレベルの制御信号ＣＳ（ＣＳ２）が供給される。したがって、タイミングジェネレータ４２７は、図６を用いて説明したように、制御信号ＰＣＭａ，ＰＣＭｂとして制御信号ＰＣＭ＿ＯＲＧ１を出力する。
【００６０】
撮像素子１０５ｂ〜１０５ｄの動作は、図７（ｂ）に示すように、時刻ｔ７から時刻ｔ８の期間において制御信号ＰＣＭｂがＨｉレベルになっているほかは、図７（ａ）に示す撮像素子１０５ａの動作と同様である。
【００６１】
すなわち、時刻ｔ７から時刻ｔ８の期間において、タイミングジェネレータ４２７は、制御信号ＰＣＭａ，ＰＣＭｂをＨｉレベルに制御する。これにより、総ての単位画素３０１において、ＭＯＳトランジスタ４０６がオンになり、容量４０７には入射光量に応じた（ＶＮｃｍ＋ＶＳｐｄ）に相当する電圧が保持されることになる。
【００６２】
これにより、撮像素子１０５ｂ〜１０５ｄにおいては、ＣＳ端子にＬｏレベルの制御信号ＣＳを入力することによって、総ての単位画素３０１から、入射光量に応じた出力信号を得ることができる。
【００６３】
ところで、上述した撮像素子１０５の動作時において、容量４１５に信号を読み出すタイミングと容量４１７に信号を読み出すタイミングとの間の期間に、バイアス電圧ＢＮ，ＢＰ，ＶＣが時間的に変動することがある。例えば、時刻ｔ１１から次の周期の時刻ｔ１０における一連の読み出し動作に伴って電源電圧や接地電圧が変動することによって、図５のバイアス回路で生成されるバイアス電圧ＢＮ，ＢＰ，ＶＣが変動することがある。
【００６４】
撮像装置１０４において、電源電圧及び接地電圧は共通配線を介して撮像素子１０５ａ〜１０５ｄの各々に供給されるため、バイアス電圧ＢＮ，ＢＰ，ＶＣの変動は撮像素子１０５ａ〜１０５ｄの総てにおいて同様の傾向で生じることになる。バイアス電圧ＢＮ，ＢＰ，ＶＣが変動すると、撮像素子１０５ａ〜１０５ｄの総ての単位画素３０１の出力に一律に同様のオフセット成分が重畳することになる。このようなオフセット成分は、主走査方向に沿ったスジ状のノイズとなりやすい。なお、電源電圧又は接地電圧の変動量に対するオフセット成分の比率は、ＰＳＲＲ（電源変動除去率）と呼ばれる。
【００６５】
同じ構造の撮像素子をタイリングすることによって広い撮像範囲を得ている従来の撮像装置においては、入射光量に依存しない暗時出力を得ることができなかった。これは、撮像素子に遮光されたオプティカルブラック画素を配置してしまうと、同じ構造の撮像素子をタイリングした場合に、入射光量に依存しない画素の信号が有効撮像領域内に入り込んでしまうからである。
【００６６】
撮像素子の信号オフセットや黒ノイズを差し引くためにオプティカルブラック画素から取得する信号は、有効画素の光信号と同じシーケンス内に出力することが望ましい。ここでいうシーケンスとは、撮像素子の光電変換部から信号を外部まで読み出す動作をいう。このシーケンスは、１つの画像を取得するにあたり、１回に限らず、複数回繰り返し行われることもある。オプティカルブラック画素は、遮光された画素のことで、撮像素子の有効撮像領域の端部の縦或いは横、又は縦横両方に隣接して配置されることが多い。オプティカルブラック画素から読み出される信号は、撮像素子の入射光量によらない暗信号である。そのため撮像素子の信号オフセットや黒ノイズを減算するため、光を受けるように配置された（遮光されていない）有効画素の光信号から減算処理する基準信号とされる。
【００６７】
オプティカルブラック画素が配置された撮像素子を少なくとも一方向に３個以上タイリングして撮像装置を構成すると、タイリングされた撮像素子の境界にオプティカルブラック画素が配置されてしまい、撮像装置として得られる有効撮像領域に不具合が生じる。そのため、タイリングされる撮像素子にオプティカルブラック画素を配置することはできず、撮像装置を構成するタイリングされた複数の撮像素子に共通に現れる黒ノイズを差し引くための基準信号を得ることができない。その結果、撮像装置から得られる画像の黒レベルが浮いたり沈んだりすることで生じる画質劣化や、主走査方向に沿ったスジ状のノイズを補正することはできず、結果として画質が劣化してしまう。
【００６８】
この点、本実施形態においては、複数の撮像素子１０５ａ〜１０５ｄが同じ構成であり且つオプティカルブラック画素を備えていないにもかかわらず、一部の単位画素３０１から入射光量に依存しない出力信号を得ることができる。当該一部の単位画素３０１にも主走査方向に沿ったスジ状のノイズ成分は含まれることから、このノイズ成分を他の単位画素３０１の信号から差し引くことで、主走査方向に沿ったスジ状のノイズ成分の影響を抑制した高品質な画像を得ることができる。
【００６９】
なお、本実施形態ではオペアンプ４１１を備えた単位画素３０１を例にして説明したが、オペアンプ４１１をもたない構成の単位画素３０１においてもバイアス電圧ＢＰ，ＢＮの変動によってスジ状のノイズ成分が重畳する課題は生じうる。したがって、本実施形態は、オペアンプをもたない構成の単位画素を有する撮像素子にも適用可能である。
【００７０】
このように、本実施形態によれば、同一構成の撮像素子を複数配列して撮像領域を構成する場合にも、有効撮像領域内にオプティカルブラック画素を配置することなく、画像の黒レベルの調整やスジ状のノイズの除去を施した良質の画像を取得することができる。
【００７１】
［第２実施形態］
本発明の第２実施形態による画像読み取り装置について、図８乃至図１１を用いて説明する。第１実施形態による画像読み取り装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００７２】
本実施形態では、ＭＯＳトランジスタ４０３を駆動するための制御信号ＰＲＥＳを切り替えることにより、第１実施形態と同様の効果を実現する例を示す。
【００７３】
本実施形態による画像読み取り装置は、撮像素子１０５の構成が異なるほかは、第１実施形態による画像読み取り装置と同様である。
【００７４】
図８は、本実施形態による画像読み取り装置における撮像素子１０５の構成例を示す回路図である。なお、１つの撮像装置１０４に含まれる総ての撮像素子１０５（撮像素子１０５ａ〜１０５ｄ）は、第１実施形態と同様、同じ構成を有している。
【００７５】
本実施形態の撮像素子１０５は、図８に示すように、タイミングジェネレータ４２７と各単位画素３０１のＭＯＳトランジスタ４０３，４０６とを接続する信号線が第１実施形態とは異なっている。
【００７６】
すなわち、単位画素３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４０３のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＲＥＳａが供給される。また、単位画素３０１−１，３０１−２のＭＯＳトランジスタ４０３のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＲＥＳｂが供給される。また、単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４０６のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＣＭが供給される。
【００７７】
図９は、ロジック回路４２６及びタイミングジェネレータ４２７の構成例を示す回路図である。図９には、ロジック回路４２６及びタイミングジェネレータ４２７を構成する回路のうち、制御信号ＰＲＥＳａ，ＰＲＥＳｂの生成に関わる部分のみを示している。
【００７８】
タイミングジェネレータ４２７は、ＴＲ端子を介してトリガ信号ＴＲが入力されることにより内部動作を開始し、ＣＬＫ端子から入力される基準クロック信号ＣＬＫをカウントする。そして、トリガ信号ＴＲの入力後の所定のタイミングで、内部生成信号である制御信号ＰＲＥＳ＿ＯＲＧ１，ＰＲＥＳ＿ＯＲＧ２を生成する。次いで、タイミングジェネレータ４２７は、ＣＳ端子から供給される制御信号ＣＳと、制御信号ＰＲＥＳ＿ＯＲＧ１，ＰＲＥＳ＿ＯＲＧ２とをもとに、制御信号ＰＲＥＳａ，ＰＲＥＳｂを生成する。
【００７９】
具体的には、ＣＳ端子からＬｏレベルの制御信号ＣＳが入力された場合には、タイミングジェネレータ４２７は、制御信号ＰＲＥＳａ，ＰＲＥＳｂとして、ともに制御信号ＰＲＥＳ＿ＯＲＧ１を出力する。一方、ＣＳ端子からＨｉレベルの制御信号ＣＳが入力された場合には、タイミングジェネレータ４２７は、制御信号ＰＲＥＳａとして制御信号ＰＲＥＳ＿ＯＲＧ１を出力し、制御信号ＰＲＥＳｂとして制御信号ＰＲＥＳ＿ＯＲＧ２を出力する。このような論理演算を実行する論理回路は、特に限定されるものではないが、例えば図９に示す論理回路により実現することができる。
【００８０】
次に、本実施形態による画像読み取り装置における撮像素子の動作について、図１０及び図１１を用いて説明する。
【００８１】
図１０は、撮像素子の動作例を示すタイミング図である。図１０（ａ）が撮像素子１０５ａの動作例を示すタイミング図であり、図１０（ｂ）が撮像素子１０５ｂ〜１０５ｄの動作例を示すタイミング図である。図１０には、撮像素子１０５を駆動するための信号として、制御信号ＣＳ、トリガ信号ＴＲ、基準クロック信号ＣＬＫ、制御信号ＰＣ０Ｒ，ＰＴＮ，ＰＣＭ，ＰＴＳ，ＰＲＥＳａ，ＰＲＥＳｂ，ＰＲＥＳ＿ＯＲＧ１，ＰＲＥＳ_ＯＲＧ２を示している。
【００８２】
まず、撮像素子１０５ａの動作について、図１０（ａ）を用いて説明する。
撮像素子１０５ａには、前述の通り、Ｈｉレベルの制御信号ＣＳ（ＣＳ１）が供給される。したがって、タイミングジェネレータ４２７は、図９を用いて説明したように、制御信号ＰＲＥＳａとして制御信号ＰＲＥＳ＿ＯＲＧ１を出力し、制御信号ＰＲＥＳｂとして制御信号ＰＲＥＳ＿ＯＲＧ２を出力する。ここで、制御信号ＰＲＥＳ＿ＯＲＧ１は、時刻ｔ１１から時刻ｔ１２の期間においてＨｉレベルになる信号である。また、制御信号ＰＲＥＳ＿ＯＲＧ２は、時刻ｔ１から時刻ｔ１２の期間においてＨｉレベルになる信号である。
【００８３】
このように構成することで、単位画素３０１−１，３０１−２の容量４０７に書き込まれ保持される信号は、時刻ｔ１３から時刻ｔ１４の期間においても、時刻ｔ７から時刻ｔ８の期間においても、光電変換部４０２のリセット信号（ＶＮｃｍ）となる。したがって、撮像素子１０５ａの単位画素３０１−１，３０１−２からは、入射光量に依存しない出力電圧ＶＯＵＴを得ることができる。
【００８４】
一方、単位画素３０１−３，…，３０１−４，３０１−５の容量４０７に書き込まれ保持される信号は、時刻ｔ７から時刻ｔ８の期間においては、光電変換部４０２で生成された信号電荷に基づく光信号（ＶＮｃｍ＋ＶＳｐｄ）である。したがって、撮像素子１０５ａの単位画素３０１−３，…，３０１−４，３０１−５からは、入射光量に応じた出力電圧ＶＯＵＴを得ることができる。
【００８５】
次に、撮像素子１０５ｂ〜１０５ｄの動作について、図１０（ｂ）を用いて説明する。
撮像素子１０５ｂ〜１０５ｄには、前述の通り、Ｌｏレベルの制御信号ＣＳ（ＣＳ２）が供給される。したがって、タイミングジェネレータ４２７は、図９を用いて説明したように、制御信号ＰＲＥＳａ，ＰＲＥＳｂとして制御信号ＰＲＥＳ＿ＯＲＧ１を出力する。
【００８６】
このように構成することで、撮像素子１０５ｂ〜１０５ｄの総ての単位画素３０１の容量４０７に書き込まれ保持される信号は、時刻ｔ７から時刻ｔ８の期間においては、光電変換部４０２で生成された信号電荷に基づく光信号（ＶＮｃｍ＋ＶＳｐｄ）となる。したがって、撮像素子１０５ａの単位画素３０１−３，…，３０１−４，３０１−５からは、入射光量に応じた出力電圧ＶＯＵＴを得ることができる。
【００８７】
なお、撮像素子１０５ａの単位画素３０１−１，３０１−２に供給する制御信号ＰＲＥＳｂは、必ずしも時刻ｔ１から時刻ｔ１２の総ての期間においてＨｉレベルを維持している必要はない。
【００８８】
図１１は、撮像素子の他の動作例を示すタイミング図である。図１１（ａ）が撮像素子１０５ａの動作を示すタイミング図であり、図１１（ｂ）が撮像素子１０５ｂ〜１０５ｄの動作を示すタイミング図である。
【００８９】
撮像素子１０５ａの単位画素３０１−１，３０１−２に供給する制御信号ＰＲＥＳｂは、図１１に示すように、時刻ｔ２から時刻ｔ１１の期間をＬｏレベルとしてもよい。すなわち、制御信号ＰＲＥＳ＿ＯＲＧ２は、時刻ｔ１から時刻ｔ２の期間及び時刻ｔ１１から時刻ｔ１２の期間においてＨｉレベルになる信号としてもよい。
【００９０】
このように構成することによっても、単位画素３０１−１，３０１−２の容量４０７に書き込まれ保持される信号は、時刻ｔ１３から時刻ｔ１４の期間及び時刻ｔ７から時刻ｔ８の期間において、光電変換部４０２のリセット信号（ＶＮｃｍ）となる。したがって、撮像素子１０５ａの単位画素３０１−１，３０１−２からは、入射光量に依存しない出力電圧ＶＯＵＴを得ることができる。
【００９１】
このように、本実施形態においても、複数の撮像素子１０５ａ〜１０５ｄが同じ構成であり且つオプティカルブラック画素を備えていないにもかかわらず、一部の単位画素３０１から入射光量に依存しない出力信号を得ることができる。当該一部の単位画素３０１にも主走査方向に沿ったスジ状のノイズ成分は含まれることから、このノイズ成分を他の単位画素３０１の信号から差し引くことで、主走査方向に沿ったスジ状のノイズ成分の影響を抑制した高品質な画像を得ることができる。
【００９２】
このように、本実施形態によれば、同一構成の撮像素子を複数配列して撮像領域を構成する場合にも、有効撮像領域内にオプティカルブラック画素を配置することなく、画像の黒レベルの調整やスジ状のノイズの除去を施した良質の画像を取得することができる。
【００９３】
［第３実施形態］
本発明の第３実施形態による画像読み取り装置について、図１２乃至図１４を用いて説明する。第１及び第２実施形態による画像読み取り装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００９４】
本実施形態では、ＭＯＳトランジスタ４１６を駆動するための制御信号ＰＴＳを切り替えることにより、第１実施形態と同様の効果を実現する例を示す。
【００９５】
本実施形態による画像読み取り装置は、撮像素子１０５の構成が異なるほかは、第１実施形態による画像読み取り装置と同様である。
【００９６】
図１２は、本実施形態による画像読み取り装置における撮像素子１０５の構成例を示す回路図である。なお、１つの撮像装置１０４に含まれる総ての撮像素子１０５（撮像素子１０５ａ〜１０５ｄ）は、第１実施形態と同様、同じ構成を有している。
【００９７】
本実施形態の撮像素子１０５は、図１２に示すように、タイミングジェネレータ４２７と各単位画素３０１のＭＯＳトランジスタ４０６，４１６とを接続する信号線が第１実施形態とは異なっている。
【００９８】
すなわち、単位画素３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４１６のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＴＳａが供給される。また、単位画素３０１−１，３０１−２のＭＯＳトランジスタ４１６のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＴＳｂが供給される。また、単位画素３０１−１，３０１−２，３０１−３，…，３０１−４，３０１−５のＭＯＳトランジスタ４０６のゲートには、共通の信号線が接続されており、タイミングジェネレータ４２７から制御信号ＰＣＭが供給される。
【００９９】
図１３は、ロジック回路４２６及びタイミングジェネレータ４２７の構成例を示す回路図である。図１３には、ロジック回路４２６及びタイミングジェネレータ４２７を構成する回路のうち、制御信号ＰＴＳａ，ＰＴＳｂの生成に関わる部分のみを示している。
【０１００】
タイミングジェネレータ４２７は、ＴＲ端子を介してトリガ信号ＴＲが入力されることにより内部動作を開始し、ＣＬＫ端子から入力される基準クロック信号ＣＬＫをカウントする。そして、トリガ信号ＴＲの入力後の所定のタイミングで、内部生成信号である制御信号ＰＴＳ＿ＯＲＧ１，ＰＴＳ＿ＯＲＧ２を生成する。次いで、タイミングジェネレータ４２７は、制ＣＳ端子から供給される制御信号ＣＳと、制御信号ＰＴＳ＿ＯＲＧ１，ＰＴＳ＿ＯＲＧ２とをもとに、制御信号ＰＴＳａ，ＰＴＳｂを生成する。
【０１０１】
具体的には、ＣＳ端子からＬｏレベルの制御信号ＣＳが入力された場合には、タイミングジェネレータ４２７は、制御信号ＰＴＳａ，ＰＴＳｂとして、ともに制御信号ＰＴＳ＿ＯＲＧ１を出力する。一方、ＣＳ端子からＨｉレベルの制御信号ＣＳが入力された場合には、タイミングジェネレータ４２７は、制御信号ＰＴＳａとして制御信号ＰＴＳ＿ＯＲＧ１を出力し、制御信号ＰＴＳｂとして制御信号ＰＴＳ＿ＯＲＧ２を出力する。このような論理演算を実行する論理回路は、特に限定されるものではないが、例えば図１３に示す論理回路により実現することができる。
【０１０２】
次に、本実施形態による画像読み取り装置における撮像素子の動作について、図１４を用いて説明する。
【０１０３】
図１４は、撮像素子の動作例を示すタイミング図である。図１４（ａ）が撮像素子１０５ａの動作例を示すタイミング図であり、図１４（ｂ）が撮像素子１０５ｂ〜１０５ｄの動作例を示すタイミング図である。図１４には、撮像素子を駆動するための信号として、制御信号ＣＳ、トリガ信号ＴＲ、基準クロック信号ＣＬＫ、制御信号ＰＣ０Ｒ，ＰＴＮ，ＰＣＭ，ＰＴＳａ，ＰＴＳｂ，ＰＲＥＳ，ＰＴＳ＿ＯＲＧ１，ＰＴＳ_ＯＲＧ２を示している。
【０１０４】
まず、撮像素子１０５ａの動作について、図１４（ａ）を用いて説明する。
撮像素子１０５ａには、前述の通り、Ｈｉレベルの制御信号ＣＳ（ＣＳ１）が供給される。したがって、タイミングジェネレータ４２７は、図１３を用いて説明したように、制御信号ＰＴＳａとして制御信号ＰＴＳ＿ＯＲＧ１を出力し、制御信号ＰＴＳｂとして制御信号ＰＴＳ＿ＯＲＧ２を出力する。ここで、制御信号ＰＴＳ＿ＯＲＧ１は、時刻ｔ９から時刻ｔ１０の期間においてＨｉレベルになる信号である。また、制御信号ＰＴＳ＿ＯＲＧ２は、制御信号ＰＴＮと同じように、時刻ｔ５から時刻ｔ６の期間においてＨｉレベルになる信号である。
【０１０５】
このように構成することで、単位画素３０１−１，３０１−２の容量４１７に書き込まれ保持される信号は、容量４１５に書き込まれ保持される信号と同様、光電変換部４０２のリセット信号（ＶＮｃｔ）となる。したがって、撮像素子１０５ａの単位画素３０１−１，３０１−２からは、入射光量に依存しない出力電圧ＶＯＵＴを得ることができる。
【０１０６】
一方、単位画素３０１−３，…，３０１−４，３０１−５の容量４１７に書き込まれ保持される信号は、光電変換部４０２で生成された信号電荷に基づく光信号（ＶＳｃｔ）となる。したがって、撮像素子１０５ａの単位画素３０１−３，…，３０１−４，３０１−５からは、入射光量に応じた出力電圧ＶＯＵＴを得ることができる。
【０１０７】
次に、撮像素子１０５ｂ〜１０５ｄの動作について、図１４（ｂ）を用いて説明する。撮像素子１０５ｂ〜１０５ｄには、前述の通り、Ｌｏレベルの制御信号ＣＳ（ＣＳ２）が供給される。したがって、タイミングジェネレータ４２７は、図１３を用いて説明したように、制御信号ＰＴＳａ，ＰＴＳｂとして制御信号ＰＴＳ＿ＯＲＧ１を出力する。
【０１０８】
このように構成することで、撮像素子１０５ｂ〜１０５ｄの総ての単位画素３０１の容量４１７に書き込まれ保持される信号は、光電変換部４０２で生成された信号電荷に基づく光信号（Ｖｓｃｔ）となる。したがって、撮像素子１０５ａの単位画素３０１−３，…，３０１−４，３０１−５からは、入射光量に応じた出力電圧ＶＯＵＴを得ることができる。
【０１０９】
このように、本実施形態においても、複数の撮像素子１０５ａ〜１０５ｄが同じ構成であり且つオプティカルブラック画素を備えていないにもかかわらず、一部の単位画素３０１から入射光量に依存しない出力信号を得ることができる。当該一部の単位画素３０１にも主走査方向に沿ったスジ状のノイズ成分は含まれることから、このノイズ成分を他の単位画素３０１の信号から差し引くことで、主走査方向に沿ったスジ状のノイズ成分の影響を抑制した高品質な画像を得ることができる。
【０１１０】
このように、本実施形態によれば、同一構成の撮像素子を複数配列して撮像領域を構成する場合にも、有効撮像領域内にオプティカルブラック画素を配置することなく、画像の黒レベルの調整やスジ状のノイズの除去を施した良質の画像を取得することができる。
【０１１１】
［第４実施形態］
本発明の第４実施形態による撮像装置について、図１５乃至図１８を用いて説明する。第１乃至第３実施形態による画像読み取り装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【０１１２】
はじめに、本実施形態による撮像装置の概略構成について、図１５を用いて説明する。図１５は、本実施形態による撮像装置の構成例を示す概略図である。
【０１１３】
本実施形態による撮像装置２００は、図１５に示すように、基板２１０と、複数の撮像素子２２０ａ，２２０ｂ，２２０ｃ，２２０ｄ，２２０ｅ，２２０ｆと、を有する。撮像素子２２０ａ〜２２０ｆの各々は、複数の画素が２次元状に配されたエリア型の撮像素子である。複数の画素は、光を受けるように配置された（遮光されていない）有効画素２３０と、遮光されているオプティカルブラック画素２４０（図１５中、ハッチングを付した単位画素）と、を含む。
【０１１４】
撮像素子２２０ａ〜２２０ｆは、基板２１０の上に２次元状に配列されている。これにより、撮像素子２２０ａ〜２２０ｆは、基板２１０の上に１つの撮像領域を構成している。このように構成される撮像装置２００は超広視野を有することができ、例えば、Ｘ線用の撮像装置や望遠鏡用の撮像装置に適用することができる。
【０１１５】
撮像素子２２０ａ〜２２０ｆは、総て同じ構成の撮像素子である。撮像素子２２０ｄ，２２０ｅ，２２０ｆは、撮像素子２２０ａ，２２０ｂ，２２０ｃに対して１８０度回転して基板２１０の上に実装されている。このように回転して実装することで、有効画素２３０が配置されていない領域、すなわちオプティカルブラック画素２４０や入出力端子が配置された領域が撮像素子２２０間のつなぎ目に配置されないようにしている。
【０１１６】
なお、撮像素子２２０ｄ〜２２０ｆを撮像素子２２０ａ〜２２０ｃに対して１８０度回転して実装することに対応して、撮像素子２２０ａ〜２２０ｃと撮像素子２２０ｄ〜２２０ｆとにおいて、撮像素子内における信号読み出し方向は逆方向にすることが望ましい。撮像素子２２０ａ〜２２０ｆにこのような機能を付加することで、撮像装置２００の全体として、信号の出力順序を同じ方向に統一することができる。
【０１１７】
基板２１０には、撮像素子２２０ａ〜２２０ｆの各々に電源電圧ＶＤＤ、接地電圧ＧＮＤ、基準電圧ＶＲＥＦ、トリガ信号ＴＲ、基準クロック信号ＣＬＫ、制御信号ＣＳを供給するための共通配線が設けられている。また、基板２１０には、撮像素子２２０ａ〜２２０ｆの出力信号をＯＵＴ端子（ＯＵＴａ〜ＯＵＴｆ）から出力するための出力配線が設けられている。
【０１１８】
ところで、同じ構成の３つ以上の撮像素子２２０をタイリングして１つの連続した有効撮像領域を構成するためには、撮像素子２２０の各々の撮像領域の周囲４辺のうち直交する２辺に沿ってオプティカルブラック画素２４０を配置することはできない。これは、撮像素子２２０の直交する２辺に沿ってオプティカルブラック画素２４０を配置すると、撮像素子１５０１の間の領域のどこかに必ずオプティカルブラック画素２４０が配置されてしまうためである。そのため、例えば図１５のように、水平方向に３つの撮像素子２２０を配置し、垂直方向に２つの撮像素子２２０を配置した場合、例えば領域２５０のような垂直方向の全域に渡る領域に、オプティカルブラック画素２４０を配置することはできない。このような配置では、垂直方向の全域に渡ってオプティカルブラック画素２４０がないため、オプティカルブラック画素２４０の信号を用いて水平方向に沿ったスジ状のノイズを除去することはできない。
【０１１９】
このような観点から、本実施形態の撮像装置２００においては、第１乃至第３実施形態の場合と同様、入射光量に依存しない出力信号を一部の有効画素２３０からも得ることができるように構成している。
【０１２０】
図１６は、本実施形態による撮像装置２００における撮像素子２２０の構成例を示す回路図である。なお、１つの撮像装置２００に含まれる総ての撮像素子２２０（撮像素子２２０ａ〜２２０ｆ）は、同じ構成を有している。
【０１２１】
撮像素子２２０は、複数の有効画素２３０と、複数のオプティカルブラック画素２４０と、を有している。これら画素は、複数の行（Ｎ行）及び複数の列（Ｍ列）に渡って２次元状に配されている。オプティカルブラック画素２４０は、このように構成される２次元画素アレイの第１行及び第２行に配されている。有効画素２３０は、２次元画素アレイの第３行以降に配されている。また、撮像素子２２０は、２次元画素アレイの各列に対応して設けられた複数の列回路２６０と、走査回路４２３と、読み出しアンプ４２５と、を有している。
【０１２２】
有効画素２３０及びオプティカルブラック画素２４０の各々は、第１乃至第３実施形態で説明した単位画素３０１の構成要素のうち、光電変換部４０２、ＭＯＳトランジスタ４０３，４０４，４０５，４０６，４０８及び容量４０７に対応する構成要素を含む。ここでは説明の簡略化のため、対応する構成要素には同じ符号を付している。これら構成要素の接続関係は、単位画素３０１と同様である。また、有効画素２３０及びオプティカルブラック画素２４０の各々は、選択トランジスタを構成するＭＯＳトランジスタ４２８を更に有する。ＭＯＳトランジスタ４２８のドレインは、ＭＯＳトランジスタ４０８のソースに接続されている。
【０１２３】
２次元画素アレイの各行には、水平方向に配された制御線４２９が設けられている。制御線４２９の各々は、対応する行に配された有効画素２３０又はオプティカルブラック画素２４０に接続されており、これら画素に共通の信号線をなしている。各々の制御線４２９は、制御信号ＰＲＥＳを供給する信号線と、制御信号ＰＳＥＬを供給する信号線と、制御信号ＰＣＭａを供給する信号線と、制御信号ＰＣＭｂを供給する信号線と、制御信号ＰＣＭｃを供給する信号線と、を含む。
【０１２４】
制御信号ＰＲＥＳを供給する信号線は、対応する行に配された有効画素２３０又はオプティカルブラック画素２４０のＭＯＳトランジスタ４０３（リセットトランジスタ）のゲートに接続されている。制御信号ＰＳＥＬを供給する信号線は、対応する行に配された有効画素２３０又はオプティカルブラック画素２４０のＭＯＳトランジスタ４２８（選択トランジスタ）のゲートに接続されている。制御信号ＰＣＭａを供給する信号線は、対応する行の第３列〜第（Ｍ−２）列に配された有効画素２３０又はオプティカルブラック画素２４０のＭＯＳトランジスタ４０６のゲートに接続されている。制御信号ＰＣＭｂを供給する信号線は、対応する行の第１列及び第２列に配された有効画素２３０又はオプティカルブラック画素２４０のＭＯＳトランジスタ４０６のゲートに接続されている。制御信号ＰＣＭｃを供給する信号線は、対応する行の第（Ｍ−１）列及び第Ｍ列に配された有効画素２３０又はオプティカルブラック画素２４０のＭＯＳトランジスタ４０６のゲートに接続されている。
【０１２５】
図１６には、各行の有効画素２３０又はオプティカルブラック画素２４０に供給される制御信号を区別するために、各制御信号の符号に行番号ｎを付している。例えば、第３行の画素に供給される制御信号ＰＲＥＳは、「ＰＲＥＳ（３）」のように表している。
【０１２６】
２次元画素アレイの各列には、垂直方向に配された垂直共通線４３０が設けられている。垂直共通線４３０の各々は、対応する列に配された有効画素２３０及びオプティカルブラック画素２４０のＭＯＳトランジスタ４２８のソースに接続されており、これら画素に共通の信号線をなしている。
【０１２７】
列回路２６０の各々は、第１乃至第３実施形態で説明した単位画素３０１の構成要素のうち、ＭＯＳトランジスタ４０９，４１３，４１４，４１６，４１８，４１９、容量４１０，４１２，４１５，４１７及びオペアンプ４１１に対応する構成要素を含む。ここでは説明の簡略化のため、対応する構成要素には同じ符号を付している。これら構成要素の接続関係は、単位画素３０１と同様である。ＭＯＳトランジスタ４０９のドレインは、対応する列の垂直共通線４３０に接続されている。
【０１２８】
なお、図１６には示していないが、撮像素子２２０は、有効画素２３０及びオプティカルブラック画素２４０に行単位で制御信号を供給する垂直走査回路、第１乃至第３実施形態で説明したロジック回路４２６及びタイミングジェネレータ４２７を更に有している。
【０１２９】
このように、本実施形態の撮像素子２２０は、エリア型の撮像素子である。そのため、第１乃至第３実施形態で説明したライン型の撮像素子１０５の単位画素３０１とは構成が異なっている。複数の行のうちのいずれかの制御信号ＰＳＥＬをＨｉレベルに制御して、対応する行のＭＯＳトランジスタ４２８をオンにすることにより、１行分の画素の信号を、第１乃至第３実施形態と同様にして、容量４１５，４１７まで並列に読み出すことができる。
【０１３０】
列回路２６０の各々は、対応する列の有効画素２３０及びオプティカルブラック画素が共有している。図示しない垂直走査回路から画素の制御信号を行単位で順次供給することにより、各行に属する画素の画素信号を順次、列回路２６０に読み出すことができる。
【０１３１】
本実施形態の撮像素子２２０は、各行の制御線４２９が、容量４０７への書き込みを制御する信号線として、制御信号ＰＣＭａを供給する信号線と、制御信号ＰＣＭｂを供給する信号線と、制御信号ＰＣＭｃを供給する信号線と、を有している。これは、撮像素子２２０ｄ〜２２０ｆを撮像素子２２０ａ〜２２０ｃに対して１８０度回転して実装していることによるものである。例えば、図１５において領域２５０に配された有効画素２３０を入射光量に依存しない信号を出力する画素として用いる場合、領域２５０に属する列は、撮像素子２２０ｆにおいては第１列及び第２列である。一方、撮像素子２２０ａにおいては、領域２５０に属する列は、第（Ｍ−１）列及び第Ｍ列である。
【０１３２】
そこで、本実施形態においては、入射光量に依存しない信号を出力する有効画素２３０を選択するための制御信号として、制御信号ＰＣＭｂと制御信号ＰＣＭｃとを用いている。また、これら３種類の制御信号ＰＣＭａ，ＰＣＭｂ，ＰＣＭｃを生成するために、撮像素子２２０の各々には、２系統のＣＳ端子（ＣＳ１端子及びＣＳ２端子）を設けている。ＣＳ端子が２系統あれば、最大で４通りの動作を選択することが可能である。
【０１３３】
また、本実施形態においては、入射光量に依存しない信号を出力可能な有効画素２３０を、撮像素子２２０の撮像領域を構成する画素アレイの両端部の列に配している。これにより、一部の撮像素子２２０が他の撮像素子２２０に対して１８０度回転して実装されている場合にも、撮像装置２００の撮像領域の端部の同じ列に配された総ての有効画素２３０を、入射光量に依存しない信号を出力する画素として利用することができる。
【０１３４】
図１７は、ロジック回路４２６及びタイミングジェネレータ４２７の構成例を示す回路図である。図１７には、ロジック回路４２６及びタイミングジェネレータ４２７を構成する回路のうち、制御信号ＰＣＭａ，ＰＣＭｂ，ＰＣＭｃの生成に関わる部分のみを示している。
【０１３５】
タイミングジェネレータ４２７は、ＴＲ端子を介してトリガ信号ＴＲが入力されることにより内部動作を開始し、ＣＬＫ端子から入力される基準クロック信号ＣＬＫをカウントする。そして、トリガ信号ＴＲの入力後の所定のタイミングで、内部生成信号である制御信号ＰＣＭ＿ＯＲＧ１，ＰＣＭ＿ＯＲＧ２を生成する。次いで、タイミングジェネレータ４２７は、制御信号ＣＳ１，ＣＳ２と、制御信号ＰＣＭ＿ＯＲＧ１，ＰＣＭ＿ＯＲＧ２とをもとに、制御信号ＰＣＭａ，ＰＣＭｂ，ＰＣＭｃを生成する。
【０１３６】
具体的には、Ｌｏレベルの制御信号ＣＳ１，ＣＳ２が入力された場合には、タイミングジェネレータ４２７は、制御信号ＰＣＭａ，ＰＣＭｂ，ＰＣＭｃとして、ともに制御信号ＰＣＭ＿ＯＲＧ１を出力する。Ｈｉレベルの制御信号ＣＳ１とＬｏレベルの制御信号ＣＳ２が入力された場合には、タイミングジェネレータ４２７は、制御信号ＰＣＭａ，ＰＣＭｂとして制御信号ＰＣＭ＿ＯＲＧ１を出力し、制御信号ＰＣＭｃとして制御信号ＰＣＭ＿ＯＲＧ２を出力する。Ｌｏレベルの制御信号ＣＳ１とＨｉレベルの制御信号ＣＳ２が入力された場合には、タイミングジェネレータ４２７は、制御信号ＰＣＭａ，ＰＣＭｃとしてＰＣＭ＿ＯＲＧ１を出力し、制御信号ＰＣＭｂとして制御信号ＰＣＭ＿ＯＲＧ２を出力する。このような論理演算を実行する論理回路は、特に限定されるものではないが、例えば図１７に示す論理回路により実現することができる。
【０１３７】
次に、本実施形態による撮像装置における撮像素子の動作について、図１８を用いて説明する。図１８は、撮像素子の動作例を示すタイミング図である。図１８（ａ）が撮像素子２２０ａの動作例を示すタイミング図であり、図１８（ｂ）が撮像素子２２０ｆの動作例を示すタイミング図であり、図１８（ｃ）が撮像素子２２０ｂ〜２２０ｅの動作例を示すタイミング図である。図１８には、撮像素子２２０を駆動するための信号として、制御信号ＰＣ０Ｒ，ＰＴＮ，ＰＣＭａ（ｎ），ＰＣＭｂ（ｎ），ＰＣＭｃ（ｎ），ＰＴＳ，ＰＲＥＳ（ｎ），ＰＣＭ＿ＯＲＧ１，ＰＣＭ_ＯＲＧ２を示している。
【０１３８】
第１実施形態において説明した図７と同様、時刻ｔ１３から時刻ｔ１４の期間が容量４０７にリセット信号を書き込む期間であり、時刻ｔ７から時刻ｔ８の期間が容量４０７に光信号を書き込む期間である。
【０１３９】
撮像素子２２０ａにおいては、図１８（ａ）に示すように、時刻ｔ７から時刻ｔ８の期間において、第（Ｍ−１）列及び第Ｍ列の画素に対応する制御信号ＰＣＭｃ（ｎ）はＬｏレベルのままである。したがって、図１５の領域２５０に位置する画素は、有効画素２３０であっても、入射光量によらず一定の信号を出力する。一方、時刻ｔ７から時刻ｔ８の期間において、第１列から第（Ｍ−２）列の画素に対応する制御信号ＰＣＭａ（ｎ），ＰＣＭｂ（ｎ）はＨｉレベルである。したがって、これらの列に配された有効画素２３０は、入射光量に応じた信号を出力する。
【０１４０】
撮像素子２２０ｆにおいては、図１８（ｂ）に示すように、時刻ｔ７から時刻ｔ８の期間において、第１列及び第２列の画素に対応する制御信号ＰＣＭｂ（ｎ）はＬｏレベルのままである。したがって、図１５の領域２５０に位置する画素は、有効画素２３０であっても、入射光量によらず一定の信号を出力する。一方、時刻ｔ７から時刻ｔ８の期間において、第３列から第Ｍ列の画素に対応する制御信号ＰＣＭａ（ｎ），ＰＣＭｃ（ｎ）はＨｉレベルである。したがって、これらの列に配された有効画素２３０は、入射光量に応じた信号を出力する。
【０１４１】
撮像素子２２０ｂ〜２２０ｅにおいては、図１８（ｃ）に示すように、時刻ｔ７から時刻ｔ８の期間において、総ての列の画素に対応する制御信号ＰＣＭａ（ｎ），ＰＣＭｂ（ｎ），ＰＣＭｃ（ｎ）はＨｉレベルである。したがって、撮像素子２２０ｂ〜撮像素子２２０ｅの総ての有効画素２３０は、入射光量に応じた信号を出力する。
【０１４２】
撮像装置２００をこのように動作することによって、図１５の領域２５０に属する画素は、光を受けるように配置された（遮光されていない）有効画素２３０であっても、入射光量に依存しない信号を出力する。したがって、領域２５０に配された有効画素２３０の画素信号を他の領域に配された有効画素２３０の画素信号から差し引くことで、有効画素２３０から容量４１５，４１７に信号を読み出すときに生じる水平方向に沿ったスジ状のノイズを低減することができる。これにより、撮像装置２００の出力として良質な画像を得ることができる。
【０１４３】
水平方向に沿ったスジ状のノイズを補正するにあたっては、入射光量に応じた単位画素の信号を出力するよりも前に、領域２５０に属する有効画素２３０の信号を出力することが望ましい。このように構成することで、スジ状のノイズの量を先に算出することができるため、補正処理を容易に行うことができる。
【０１４４】
なお、本実施形態では、制御信号ＰＣＭ（ｎ）を制御することによって一部の有効画素２３０から入射光量に依存しない出力信号を得たが、第２又は第３実施形態と同様にして、制御信号ＰＲＥＳ（ｎ）や制御信号ＰＴＳ，ＰＴＮを用いることも可能である。
【０１４５】
また、本実施形態では、オペアンプ４１１を備えた列回路２６０を例にして説明したが、オペアンプを持たない構成の列回路２６０においてもバイアス電圧ＢＰ，ＢＮの変動によってスジ状のノイズ成分が重畳する課題は生じうる。したがって、本実施形態は、オペアンプをもたない構成の列回路を有する撮像素子にも適用可能である。
【０１４６】
このように、本実施形態によれば、同一構成の撮像素子を複数配列して撮像領域を構成する場合にも、有効撮像領域内にオプティカルブラック画素を配置することなく、画像の黒レベルの調整やスジ状のノイズの除去を施した良質の画像を取得することができる。
【０１４７】
［第５実施形態］
本発明の第５実施形態による画像読み取り装置及び画像形成装置について、図１９を用いて説明する。図９は、本実施形態による画像読み取り装置の概略構成を示すブロック図である。
【０１４８】
本実施形態では、第１乃至第３実施形態で説明した撮像装置を適用した画像読み取り装置及び画像形成装置の具体的な構成例を示す。画像読み取り装置及び画像形成装置としては、特に限定されるものではないが、例えば、イメージスキャナ、複写機、マルチファンクションプリンタ等が挙げられる。ただし、第１乃至第３実施形態による撮像装置は、本実施形態に示す画像読み取り装置及び画像形成装置に限らず、光電変換装置を含む種々の装置に適用可能である。
【０１４９】
本実施形態による画像読み取り装置５００は、図１９に示すように、読取部５１０、画像処理部５３０、ＣＰＵ５４０、不揮発性メモリ５５０、操作部５６０、モーター５７０、モータードライバ５７２、画像出力用コントローラ５８０を含む。読取部５１０は、撮像装置５１２、ＬＥＤ５１４，５１６、ＬＥＤドライバ５１８、ＩＣ５２０を含む。画像処理部５３０は、画像処理回路５３２、パラレル／シリアル変換回路５３４を含む。
【０１５０】
ＣＰＵ５４０は、不揮発性メモリ５５０に格納された制御プログラムを読み出し、画像読み取り装置５００の全体の制御を行う。操作部５６０は、ユーザがカラーコピーやモノクロコピー、両面コピーといったコピーモードの設定や、コピー開始の指示を入力するユーザーインターフェースである。
【０１５１】
ＬＥＤドライバ５１８は、ＣＰＵ５４０からのタイミング信号を受け、発光部、すなわち白色のＬＥＤ５１４，５１６を発光させるための電流を供給する。これにより、ＬＥＤ５１４，５１６は、画像の読み取り対象物（原稿）に光を照射する。撮像装置５１２は、第１乃至第３実施形態のいずれかに記載の撮像装置１０４であって、原稿から反射された光を受光し、光電変換により電気信号に変換し、入射した光量に応じたアナログ電圧信号を出力する。ＩＣ５２０は、撮像装置５１２から出力されるアナログ電圧信号に対し、サンプルホールド処理、オフセット処理、ゲイン処理といったアナログ処理を行い、アナログ処理された電圧信号をデジタルデータ（以下、輝度データ）に変換する。ＩＣ５２０は、一般的にＡＦＥ（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）と呼ばれる。なお、ＩＣ５２０の機能の一部或いは全部は、撮像装置５１２に搭載してもよい。
【０１５２】
モーター５７０は、読取部５１０を副走査方向に移動させる。モータードライバ５７２は、ＣＰＵ５４０からのタイミング信号を受け、モーター５７０を回転制御させるための励磁電流を供給する。
【０１５３】
画像処理回路５３２は、ＩＣ５２０から出力される読取データに対して、シェーディング補正処理やフィルタ処理などの画像処理を施す。なお、画像処理を行うために必要となるフィルタの設定等は電源投入時にＣＰＵ５４０によって画像処理回路５３２内のレジスタに設定される。パラレル／シリアル変換回路５３４は、画像処理回路５３２からパラレルのデータとして出力される各種画像処理後の読取データをシリアルデータに変換する。シリアルデータに変換された読取データは、画像出力用コントローラ５８０に送信される。
【０１５４】
画像出力用コントローラ５８０に送信された読み取りデータは、画像形成部５９０に送られる。画像読み取り装置５００と画像形成部５９０とにより、画像形成装置が構成される。公知の画像形成部５９０の一例としては、電子写真方式の画像形成部が挙げられる。電子写真方式の画像形成部５９０は、感光ドラムに形成された静電潜像をトナー像に現像し、紙などの記録媒体にトナー像を転写することで像形成を行う。これにより、画像形成装置は、画像読み取り装置５００により読み込まれた画像を、画像形成部により記録媒体に形成することができる。
【０１５５】
第１乃至第３実施形態の撮像装置１０４によれば、スジ状のノイズが抑制された良質の画像を取得することができる。したがって、上記実施形態の撮像装置１０４を用いることにより、ノイズの少ない良質の画像を取得しうる画像読み取り装置、色再現性に優れた画像形成装置を実現することができる。
【０１５６】
［第６実施形態］
本発明の第６実施形態による撮像システムについて、図２０を用いて説明する。図２０は、本実施形態による撮像システムの概略構成を示すブロック図である。
【０１５７】
上記第４実施形態で述べた撮像装置２００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、イメージスキャナ、複写機、ファックス、携帯電話、車載カメラ、Ｘ線撮影装置、超広視野カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図２０には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【０１５８】
図２０に例示した撮像システム６００は、撮像装置６０１、被写体の光学像を撮像装置６０１に結像させるレンズ６０２、レンズ６０２を通過する光量を可変にするための絞り６０４、レンズ６０２の保護のためのバリア６０６を有する。レンズ６０２及び絞り６０４は、撮像装置６０１に光を集光する光学系である。撮像装置６０１は、第４実施形態で説明した撮像装置２００であって、レンズ６０２により結像された光学像を画像データに変換する。
【０１５９】
撮像システム６００は、また、撮像装置６０１より出力される出力信号の処理を行う信号処理部６０８を有する。信号処理部６０８は、撮像装置６０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部６０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部６０８の一部であるＡＤ変換部は、撮像装置６０１が設けられた半導体基板に形成されていてもよいし、撮像装置６０１とは別の半導体基板に形成されていてもよい。また、撮像装置６０１と信号処理部６０８とが同一の半導体基板に形成されていてもよい。
【０１６０】
撮像システム６００は、さらに、画像データを一時的に記憶するためのメモリ部６１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）６１２を有する。さらに撮像システム６００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体６１４、記録媒体６１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）６１６を有する。なお、記録媒体６１４は、撮像システム６００に内蔵されていてもよく、着脱可能であってもよい。
【０１６１】
さらに撮像システム６００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部６１８、撮像装置６０１と信号処理部６０８に各種タイミング信号を出力するタイミング発生部６２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム６００は少なくとも撮像装置６０１と、撮像装置６０１から出力された出力信号を処理する信号処理部６０８とを有すればよい。
【０１６２】
撮像装置６０１は、撮像信号を信号処理部６０８に出力する。信号処理部６０８は、撮像装置６０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部６０８は、撮像信号を用いて、画像を生成する。
【０１６３】
このように、本実施形態によれば、第４実施形態による撮像装置２００を適用した撮像システムを実現することができる。
【０１６４】
［第７実施形態］
本発明の第７実施形態による撮像システム及び移動体について、図２１を用いて説明する。図２１は、本実施形態による撮像システム及び移動体の構成を示す図である。
【０１６５】
図２１（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム７００は、撮像装置７１０を有する。撮像装置７１０は、上記第４実施形態に記載の撮像装置２００である。撮像システム７００は、撮像装置７１０により取得された複数の画像データに対し、画像処理を行う画像処理部７１２と、撮像システム７００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部７１４を有する。また、撮像システム７００は、算出された視差に基づいて対象物までの距離を算出する距離取得部７１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部７１８と、を有する。ここで、視差取得部７１４や距離取得部７１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部７１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０１６６】
撮像システム７００は車両情報取得装置７２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム７００は、衝突判定部７１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ７３０が接続されている。また、撮像システム７００は、衝突判定部７１８での判定結果に基づいて、ドライバーへ警報を発する警報装置７４０とも接続されている。例えば、衝突判定部７１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ７３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置７４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１６７】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム７００で撮像する。図２１（ｂ）に、車両前方（撮像範囲７５０）を撮像する場合の撮像システムを示した。車両情報取得装置７２０が、撮像システム７００ないしは撮像装置７１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
【０１６８】
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１６９】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【０１７０】
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【０１７１】
また、第１乃至第３実施形態においては、入射光量に依存しない信号を出力する単位画素３０１を、撮像素子１０５ａの２つの単位画素３０１ａ，３０１ｂとしたが、入射光量に依存しない信号を出力する単位画素３０１の数は、これに限定されるものではない。同様に、第４実施形態においては、入射光量に依存しない信号を出力する画素列を２列としたが、入射光量に依存しない信号を出力する画素列の数は、これに限定されるものではない。
【０１７２】
また、上記第１乃至第３実施形態に示した単位画素３０１、上記第４実施形態に示した有効画素２３０、オプティカルブラック画素２４０及び列回路２６０の回路構成は、一例を示したものであり、これらに限定されるものではない。
【０１７３】
また、上記第１乃至第４実施形態では、画像の取得を目的とした装置、すなわち撮像装置を例示したが、本発明の適用例は必ずしも撮像装置に限定されるものではない。例えば、上記第７実施形態で説明したような測距を目的とする装置に適用する場合にあっては、必ずしも画像を出力する必要はない。このような場合、当該装置は、光情報を所定の電気信号に変換する光電変換装置と言うことができる。撮像装置は、光電変換装置の１つである。また、撮像素子についても同様である。撮像素子は、光電変換素子の１つである。
【０１７４】
また、上記第５実施形態に示した画像読み取り装置及び画像出力装置は、本発明の撮像装置を適用しうる画像読み取り装置及び画像出力装置を例示したものである。本発明の撮像装置を適用可能な画像読み取り装置及び画像出力装置は、図１９に示した構成に限定されるものではない。
【０１７５】
また、上記第６及び第７実施形態に示した撮像システムは、本発明の撮像装置を適用しうる撮像システムを例示したものである。本発明の撮像装置を適用可能な撮像システムは図２０及び図２１に示した構成に限定されるものではない。
【０１７６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１７７】
１００，５００…画像読み取り装置
１０４，２００…撮像装置
１０５，２２０…撮像素子
２３０…有効画素
２４０…オプティカルブラック画素
２６０…列回路
３０１…単位画素
４２３…走査回路
４２４…バイアス回路
４２６…ロジック回路
４２７…タイミングジェネレータ
６００，７００…撮像システム
【図１】
2020092352.tif 000008
【図２】
2020092352.tif 000009
【図３】
2020092352.tif 000010
【図４】
2020092352.tif 000011
【図５】
2020092352.tif 000012
【図６】
2020092352.tif 000013
【図７】
2020092352.tif 000014
【図８】
2020092352.tif 000015
【図９】
2020092352.tif 000016
【図１０】
2020092352.tif 000017
【図１１】
2020092352.tif 000018
【図１２】
2020092352.tif 000019
【図１３】
2020092352.tif 000020
【図１４】
2020092352.tif 000021
【図１５】
2020092352.tif 000022
【図１６】
2020092352.tif 000023
【図１７】
2020092352.tif 000024
【図１８】
2020092352.tif 000025
【図１９】
2020092352.tif 000026
【図２０】
2020092352.tif 000027
【図２１】
2020092352.tif 000028