(57)【要約】【課題】感度を向上させることが可能な検出装置を提供する。【解決手段】検出装置は、光を照射する照明装置の光照射面に対向して配置される検出装置であって、絶縁基板と、絶縁基板の検出領域に配列され、それぞれに照射された光に応じた信号を出力する複数の光電変換素子と、複数の光電変換素子のそれぞれに対応して設けられたスイッチング素子と、スイッチング素子に接続され第１方向に延在する複数のゲート線と、スイッチング素子に接続され第１方向と交差する第２方向に延在する複数の信号線と、を有し、複数のゲート線と複数の信号線とで囲まれた単位領域の面積に対する、光電変換素子を含むセンサ領域の面積の比率が、４０％以上６０％以下である。【選択図】図９
2020092362.tif 000002
【特許請求の範囲】
【請求項１】
光を照射する照明装置の光照射面に対向して配置される検出装置であって、
絶縁基板と、
前記絶縁基板の検出領域に配列され、それぞれに照射された光に応じた信号を出力する複数の光電変換素子と、
複数の前記光電変換素子のそれぞれに対応して設けられたスイッチング素子と、
前記スイッチング素子に接続され第１方向に延在する複数のゲート線と、
前記スイッチング素子に接続され前記第１方向と交差する第２方向に延在する複数の信号線と、を有し、
複数の前記ゲート線と複数の前記信号線とで囲まれた単位領域の面積に対する、前記光電変換素子を含むセンサ領域の面積の比率が、４０％以上６０％以下である
検出装置。
【請求項２】
前記単位領域のうち、前記センサ領域と重ならない領域である透光領域は、前記センサ領域よりも光の透過率が高い
請求項１に記載の検出装置。
【請求項３】
前記光電変換素子は、光電変換層と、前記光電変換層を挟んで対向する下部電極と上部電極と、を有し、
前記センサ領域は、前記下部電極と重なる領域である
請求項１又は請求項２に記載の検出装置。
【請求項４】
前記下部電極は、前記絶縁基板よりも光の透過率が低い
請求項３に記載の検出装置。
【請求項５】
前記スイッチング素子を覆う平坦化層と、
前記平坦化層の上に設けられ前記光電変換素子を覆う無機絶縁層と、を有し、
前記センサ領域において、前記平坦化層、前記光電変換素子、前記無機絶縁層の順に積層され、前記センサ領域と重ならない領域において、前記平坦化層、前記無機絶縁層の順に積層される
請求項１から請求項４のいずれか１項に記載の検出装置。
【請求項６】
前記光電変換素子は、前記スイッチング素子のゲートに接続される一方の前記ゲート線と、他方の前記ゲート線との間に設けられ、
前記光電変換素子と一方の前記ゲート線との前記第２方向における間隔は、前記光電変換素子と他方の前記ゲート線との前記第２方向における間隔よりも小さい
請求項１から請求項５のいずれか１項に記載の検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出装置に関する。
【背景技術】
【０００２】
近年、個人認証等に用いられる指紋センサとして、光学式の指紋センサが知られている（例えば、特許文献１）。光学式の指紋センサは、照射される光量に応じて出力される信号が変化する光電変換素子を有する。特許文献１に記載されている指紋センサは、表示パネルの裏面、すなわち表示面と反対側の面に設けられ、表示パネルの表示光を利用して指紋を検出する。また、特許文献２に記載されている表示装置において、光を照射するバックライトの上にアレイ基板が設けられる。アレイ基板には、指が表示部に接触しているか否かを検出するための光センサが設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１８／００１２０６９号明細書
【特許文献２】特開２００８−２７２９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
バックライトの上に設けられた光学式センサにおいて、開口の面積を小さくすると、バックライトからの光が光学式センサにより遮光されて、光の利用効率が低下する。この結果、センサ感度が低下する可能性がある。また、光学式センサの分解能を維持しつつ、開口の面積を大きくすると、光電変換素子の受光可能な面積が小さくなりセンサ感度が低下する可能性がある。
【０００５】
本発明は、感度を向上させることが可能な検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の検出装置は、光を照射する照明装置の光照射面に対向して配置される検出装置であって、絶縁基板と、前記絶縁基板の検出領域に配列され、それぞれに照射された光に応じた信号を出力する複数の光電変換素子と、複数の前記光電変換素子のそれぞれに対応して設けられたスイッチング素子と、前記スイッチング素子に接続され第１方向に延在する複数のゲート線と、前記スイッチング素子に接続され前記第１方向と交差する第２方向に延在する複数の信号線と、を有し、複数の前記ゲート線と複数の前記信号線とで囲まれた単位領域の面積に対する、前記光電変換素子を含むセンサ領域の面積の比率が、４０％以上６０％以下である。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。
【図２】図２は、実施形態に係る検出装置を示す平面図である。
【図３】図３は、実施形態に係る検出装置の構成例を示すブロック図である。
【図４】図４は、検出装置を示す回路図である。
【図５】図５は、部分検出領域を示す回路図である。
【図６】図６は、検出装置の動作例を表すタイミング波形図である。
【図７】図７は、単位領域における透光領域及びセンサ領域の関係を説明するための説明図である。
【図８】図８は、センサ領域面積比と、相対感度及び透光領域面積比との関係を示すグラフである。
【図９】図９は、実施形態に係る検出装置の部分検出領域を模式的に示す平面図である。
【図１０】図１０は、図９のＸ−Ｘ’線に沿う断面図である。
【発明を実施するための形態】
【０００８】
発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
図１は、実施形態に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１に示すように、照明装置付き検出機器１２０は、検出装置１と、照明装置１２１と、カバーガラス１２２とを有する。検出装置１の表面に垂直な方向において、照明装置１２１、検出装置１、カバーガラス１２２の順に積層されている。
【００１０】
照明装置１２１は、光を照射する光照射面１２１ａを有し、光照射面１２１ａから検出装置１に向けて光Ｌ１を照射する。照明装置１２１は、バックライトである。照明装置１２１は、例えば、検出領域ＡＡに対応する位置に設けられた導光板と、導光板の一方端又は両端に並ぶ複数の光源とを有する、いわゆるサイドライト型のバックライトであってもよい。光源として、例えば、所定の色の光を発する発光ダイオード（ＬＥＤ：Light  Emitting  Diode））が用いられる。また、照明装置１２１は、検出領域ＡＡの直下に設けられた光源（例えば、ＬＥＤ）を有する、いわゆる直下型のバックライトであっても良い。
【００１１】
検出装置１は、照明装置１２１の光照射面１２１ａと対向して設けられる。言い換えると、照明装置１２１とカバーガラス１２２との間に検出装置１が設けられる。照明装置１２１から照射された光Ｌ１は、検出装置１及びカバーガラス１２２を透過する。検出装置１は、例えば、光反射型の指紋センサであり、カバーガラス１２２と空気との界面で反射した光Ｌ２を検出することで、指Ｆｇの表面の凹凸（例えば、指紋）を検出できる。又は、検出装置１は、指紋の検出に加え、指Ｆｇの内部で反射した光Ｌ２を検出することで、生体に関する情報を検出してもよい。生体に関する情報は、例えば、静脈等の血管像や脈拍、脈波等である。照明装置１２１からの光Ｌ１の色は、検出対象に応じて異ならせてもよい。
【００１２】
カバーガラス１２２は、検出装置１及び照明装置１２１を保護するための部材であり、検出装置１及び照明装置１２１を覆っている。カバーガラス１２２は、例えばガラス基板である。なお、カバーガラス１２２はガラス基板に限定されず、樹脂基板等であってもよい。また、カバーガラス１２２が設けられていなくてもよい。この場合、検出装置１の表面に保護層が設けられ、指Ｆｇは検出装置１の保護層に接する。
【００１３】
照明装置付き検出機器１２０は、照明装置１２１に換えて表示パネルが設けられていてもよい。表示パネルは、例えば、有機ＥＬディスプレイパネル（ＯＬＥＤ：  Organic  Light  Emitting  Diode）や無機ＥＬディスプレイ（μ−ＬＥＤ、Ｍｉｎｉ−ＬＥＤ）であってもよい。或いは、表示パネルは、表示素子として液晶素子を用いた液晶表示パネル（ＬＣＤ：Liquid  Crystal  Display）や、表示素子として電気泳動素子を用いた電気泳動型表示パネル（ＥＰＤ：Electrophoretic  Display）であってもよい。この場合であっても、表示パネルから照射された表示光が検出装置１を透過し、指Ｆｇで反射された光Ｌ２に基づいて、指Ｆｇの指紋や生体に関する情報を検出することができる。
【００１４】
図２は、実施形態に係る検出装置を示す平面図である。図３は、実施形態に係る検出装置の構成例を示すブロック図である。図２に示すように、検出装置１は、絶縁基板２１と、センサ部１０と、ゲート線駆動回路１５と、信号線選択回路１６と、アナログフロントエンド回路（以下、ＡＦＥ（Analog  Front  End）と表す）４８と、制御回路１０２と、電源回路１０３と、を有する。
【００１５】
図２に示すように、絶縁基板２１には、フレキシブルプリント基板７１を介して制御基板１０１が電気的に接続される。フレキシブルプリント基板７１には、ＡＦＥ４８が設けられている。制御基板１０１には、制御回路１０２及び電源回路１０３が設けられている。制御回路１０２は、例えばＦＰＧＡ（Field  Programmable  Gate  Array）である。制御回路１０２は、センサ部１０、ゲート線駆動回路１５及び信号線選択回路１６に制御信号を供給して、センサ部１０の検出動作を制御する。電源回路１０３は、電源信号ＳＶＳ（図５参照）等の電圧信号をセンサ部１０及びゲート線駆動回路１５に供給する。
【００１６】
絶縁基板２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、センサ部１０が有する複数のフォトダイオードＰＤ（図５参照）と重なる領域である。周辺領域ＧＡは、検出領域ＡＡの外側の領域であり、フォトダイオードＰＤと重ならない領域である。すなわち、周辺領域ＧＡは、検出領域ＡＡの外周と絶縁基板２１の端部との間の領域である。ゲート線駆動回路１５及び信号線選択回路１６は、周辺領域ＧＡに設けられる。
【００１７】
図３に示すように、検出装置１は、さらに検出制御部１１と検出部４０と、を有する。検出制御部１１の機能の一部又は全部は、制御回路１０２に含まれる。また、検出部４０のうち、ＡＦＥ４８以外の機能の一部又は全部は、制御回路１０２に含まれる。
【００１８】
センサ部１０は、光電変換素子であるフォトダイオードＰＤを有する光センサである。センサ部１０が有するフォトダイオードＰＤは、照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。また、センサ部１０は、ゲート線駆動回路１５から供給されるゲート駆動信号ＶＧＣＬに従って検出を行う。
【００１９】
検出制御部１１は、ゲート線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部１１は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号をゲート線駆動回路１５に供給する。また、検出制御部１１は、選択信号ＳＥＬ等の各種制御信号を信号線選択回路１６に供給する。
【００２０】
ゲート線駆動回路１５は、各種制御信号に基づいて複数のゲート線ＧＣＬ（図４参照）を駆動する回路である。ゲート線駆動回路１５は、複数のゲート線ＧＣＬを順次又は同時に選択し、選択されたゲート線ＧＣＬにゲート駆動信号ＶＧＣＬを供給する。これにより、ゲート線駆動回路１５は、ゲート線ＧＣＬに接続された複数のフォトダイオードＰＤを選択する。
【００２１】
信号線選択回路１６は、複数の信号線ＳＧＬ（図４参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、検出制御部１１から供給される選択信号ＳＥＬに基づいて、選択された信号線ＳＧＬとＡＦＥ４８とを接続する。これにより、信号線選択回路１６は、フォトダイオードＰＤの検出信号Ｖｄｅｔを検出部４０に出力する。信号線選択回路１６は、例えばマルチプレクサである。
【００２２】
検出部４０は、ＡＦＥ４８と、信号処理部４４と、座標抽出部４５と、記憶部４６と、検出タイミング制御部４７と、を備える。検出タイミング制御部４７は、検出制御部１１から供給される制御信号に基づいて、ＡＦＥ４８と、信号処理部４４と、座標抽出部４５と、が同期して動作するように制御する。
【００２３】
ＡＦＥ４８は、少なくとも検出信号増幅部４２及びＡ／Ｄ変換部４３の機能を有する信号処理回路である。検出信号増幅部４２は、検出信号Ｖｄｅｔを増幅する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。
【００２４】
信号処理部４４は、ＡＦＥ４８の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理部４４は、指Ｆｇが検出面に接触又は近接した場合に、ＡＦＥ４８からの信号に基づいて指Ｆｇや掌の表面の凹凸を検出できる。
【００２５】
記憶部４６は、信号処理部４４で演算された信号を一時的に保存する。記憶部４６は、例えばＲＡＭ（Random  Access  Memory）、レジスタ回路等であってもよい。
【００２６】
座標抽出部４５は、信号処理部４４において指Ｆｇの接触又は近接が検出されたときに、指Ｆｇ等の表面の凹凸の検出座標を求める論理回路である。座標抽出部４５は、センサ部１０の各フォトダイオードＰＤから出力される検出信号Ｖｄｅｔを組み合わせて、指Ｆｇ等の表面の凹凸の形状を示す二次元情報を生成する。なお、座標抽出部４５は、検出座標を算出せずにセンサ出力Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。
【００２７】
次に、検出装置１の回路構成例及び動作例について説明する。図４は、検出装置を示す回路図である。図５は、部分検出領域を示す回路図である。図６は、検出装置の動作例を表すタイミング波形図である。
【００２８】
図４に示すように、センサ部１０は、マトリクス状に配列された複数の部分検出領域ＰＡＡを有する。図５に示すように、部分検出領域ＰＡＡは、フォトダイオードＰＤと、容量素子Ｃａと、第１スイッチング素子Ｔｒとを含む。第１スイッチング素子Ｔｒは、フォトダイオードＰＤに対応して設けられる。第１スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal  Oxide  Semiconductor）型のＴＦＴ（Thin  Film  Transistor）で構成されている。第１スイッチング素子Ｔｒのゲートはゲート線ＧＣＬに接続される。第１スイッチング素子Ｔｒのソースは信号線ＳＧＬに接続される。第１スイッチング素子Ｔｒのドレインは、フォトダイオードＰＤのアノード及び容量素子Ｃａに接続される。
【００２９】
フォトダイオードＰＤのカソードには、電源回路１０３から電源信号ＳＶＳが供給される。また、容量素子Ｃａには、電源回路１０３から、容量素子Ｃａの初期電位となる基準信号ＶＲ１が供給される。
【００３０】
部分検出領域ＰＡＡに光が照射されると、フォトダイオードＰＤには光量に応じた電流が流れ、これにより容量素子Ｃａに電荷が蓄積される。第１スイッチング素子Ｔｒがオンになると、容量素子Ｃａに蓄積された電荷に応じて、信号線ＳＧＬに電流が流れる。信号線ＳＧＬは、信号線選択回路１６を介してＡＦＥ４８に接続される。これにより、検出装置１は、部分検出領域ＰＡＡごとに、フォトダイオードＰＤに照射される光の光量に応じた信号を検出できる。
【００３１】
図４に示すように、ゲート線ＧＣＬは、第１方向Ｄｘに延在し、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡと接続される。また、複数のゲート線ＧＣＬ１、ＧＣＬ２、…、ＧＣＬ８は、第２方向Ｄｙに配列され、それぞれゲート線駆動回路１５に接続される。なお、以下の説明において、複数のゲート線ＧＣＬ１、ＧＣＬ２、…、ＧＣＬ８を区別して説明する必要がない場合には、単にゲート線ＧＣＬと表す。ゲート線ＧＣＬの数は８本であるが、あくまで一例であり、ゲート線ＧＣＬは、８本以上、例えば２５６本配列されていてもよい。
【００３２】
なお、第１方向Ｄｘは、絶縁基板２１と平行な面内の一方向であり、例えば、ゲート線ＧＣＬと平行な方向である。また、第２方向Ｄｙは、絶縁基板２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。絶縁基板２１の法線方向は、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。
【００３３】
信号線ＳＧＬは、第２方向Ｄｙに延在し、第２方向Ｄｙに配列された複数の部分検出領域ＰＡＡに接続される。また、複数の信号線ＳＧＬ１、ＳＧＬ２、…、ＳＧＬ１２は、第１方向Ｄｘに配列されて、それぞれ信号線選択回路１６及びリセット回路１７に接続される。信号線ＳＧＬの数は１２本であるが、あくまで一例であり、信号線ＳＧＬは、１２本以上、例えば２５２本配列されていてもよい。また、図４では、信号線選択回路１６とリセット回路１７との間にセンサ部１０が設けられている。これに限定されず、信号線選択回路１６とリセット回路１７とは、信号線ＳＧＬの同じ方向の端部にそれぞれ接続されていてもよい。
【００３４】
ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号を、レベルシフタ１５１を介して受け取る。ゲート線駆動回路１５は、複数の第２スイッチング素子ＴｒＧ（図１０参照）を有している。ゲート線駆動回路１５は、第２スイッチング素子ＴｒＧの動作により、複数のゲート線ＧＣＬ１、ＧＣＬ２、…、ＧＣＬ８を時分割的に順次選択する。ゲート線駆動回路１５は、選択されたゲート線ＧＣＬを介して、複数の第１スイッチング素子Ｔｒにゲート駆動信号ＶＧＣＬを供給する。これにより、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡが、検出対象として選択される。
【００３５】
信号線選択回路１６は、複数の選択信号線Ｌｓｅｌと、複数の出力信号線Ｌｏｕｔと、第３スイッチング素子ＴｒＳと、を有する。複数の第３スイッチング素子ＴｒＳは、それぞれ複数の信号線ＳＧＬに対応して設けられている。６本の信号線ＳＧＬ１、ＳＧＬ２、…、ＳＧＬ６は、共通の出力信号線Ｌｏｕｔ１に接続される。６本の信号線ＳＧＬ７、ＳＧＬ８、…、ＳＧＬ１２は、共通の出力信号線Ｌｏｕｔ２に接続される。出力信号線Ｌｏｕｔ１、Ｌｏｕｔ２は、それぞれＡＦＥ４８に接続される。
【００３６】
ここで、信号線ＳＧＬ１、ＳＧＬ２、…、ＳＧＬ６を第１信号線ブロックとし、信号線ＳＧＬ７、ＳＧＬ８、…、ＳＧＬ１２を第２信号線ブロックとする。複数の選択信号線Ｌｓｅｌは、１つの信号線ブロックに含まれる第３スイッチング素子ＴｒＳのゲートにそれぞれ接続される。また、１本の選択信号線Ｌｓｅｌは、複数の信号線ブロックの第３スイッチング素子ＴｒＳのゲートに接続される。具体的には、選択信号線Ｌｓｅｌ１、Ｌｓｅｌ２、…、Ｌｓｅｌ６は、信号線ＳＧＬ１、ＳＧＬ２、…、ＳＧＬ６に対応する第３スイッチング素子ＴｒＳと接続される。また、選択信号線Ｌｓｅｌ１は、信号線ＳＧＬ１に対応する第３スイッチング素子ＴｒＳと、信号線ＳＧＬ７に対応する第３スイッチング素子ＴｒＳと、に接続される。選択信号線Ｌｓｅｌ２は、信号線ＳＧＬ２に対応する第３スイッチング素子ＴｒＳと、信号線ＳＧＬ８に対応する第３スイッチング素子ＴｒＳと、に接続される。
【００３７】
制御回路１０２（図２参照）は、レベルシフタ１６１を介して、選択信号ＳＥＬを順次選択信号線Ｌｓｅｌに供給する。これにより、信号線選択回路１６は、第３スイッチング素子ＴｒＳの動作により、１つの信号線ブロックにおいて信号線ＳＧＬを時分割的に順次選択する。また、信号線選択回路１６は、複数の信号線ブロックで同時に１本ずつ信号線ＳＧＬを選択する。このような構成により、検出装置１は、ＡＦＥ４８を含むＩＣ（Integrated  Circuit）の数、又はＩＣの端子数を少なくすることができる。
【００３８】
図４に示すように、リセット回路１７は、基準信号線Ｌｖｒ、リセット信号線Ｌｒｓｔ及び第４スイッチング素子ＴｒＲを有する。第４スイッチング素子ＴｒＲは、複数の信号線ＳＧＬに対応して設けられている。基準信号線Ｌｖｒは、複数の第４スイッチング素子ＴｒＲのソース又はドレインの一方に接続される。リセット信号線Ｌｒｓｔは、複数の第４スイッチング素子ＴｒＲのゲートに接続される。
【００３９】
制御回路１０２は、リセット信号ＲＳＴ２を、レベルシフタ１７１を介してリセット信号線Ｌｒｓｔに供給する。これにより、複数の第４スイッチング素子ＴｒＲがオンになり、複数の信号線ＳＧＬは基準信号線Ｌｖｒと電気的に接続される。電源回路１０３は、基準信号ＶＲ１を基準信号線Ｌｖｒに供給する。これにより、複数の部分検出領域ＰＡＡに含まれる容量素子Ｃａに基準信号ＶＲ１が供給される。
【００４０】
図６に示すように、検出装置１は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔを有する。電源回路１０３は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔに亘って、電源信号ＳＶＳをフォトダイオードＰＤのカソードに供給する。また、リセット期間Ｐｒｓｔが開始する前の時刻に、制御回路１０２は、高レベル電圧信号の基準信号ＶＲ１及びリセット信号ＲＳＴ２を、リセット回路１７に供給する。制御回路１０２は、ゲート線駆動回路１５にスタート信号ＳＴＶを供給し、リセット期間Ｐｒｓｔが開始する。
【００４１】
リセット期間Ｐｒｓｔにおいて、ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ及びリセット信号ＲＳＴ１に基づいて、順次ゲート線ＧＣＬを選択する。ゲート線駆動回路１５は、ゲート駆動信号ＶＧＣＬをゲート線ＧＣＬに順次供給する。ゲート駆動信号ＶＧＣＬは、高レベル電圧ＶＧＨと低レベル電圧ＶＧＬとを有するパルス状の波形を有する。図６では、２５６本のゲート線ＧＣＬが設けられており、各ゲート線ＧＣＬに、ゲート駆動信号ＶＧＣＬ１、…、ＶＧＣＬ２５６が順次供給される。
【００４２】
これにより、リセット期間Ｐｒｓｔでは、全ての部分検出領域ＰＡＡの容量素子Ｃａは、順次信号線ＳＧＬと電気的に接続されて、基準信号ＶＲ１が供給される。この結果、容量素子Ｃａの容量がリセットされる。
【００４３】
ゲート駆動信号ＶＧＣＬ２５６がゲート線ＧＣＬに供給された後に、露光期間Ｐｅｘが開始する。なお、各ゲート線ＧＣＬに対応する部分検出領域ＰＡＡでの、実際の露光期間Ｐｅｘ１、…、Ｐｅｘ２５６は、開始のタイミング及び終了のタイミングが異なっている。露光期間Ｐｅｘ１、…、Ｐｅｘ２５６は、それぞれ、リセット期間Ｐｒｓｔでゲート駆動信号ＶＧＣＬが高レベル電圧ＶＧＨから低レベル電圧ＶＧＬに変化したタイミングで開始される。また、露光期間Ｐｅｘ１、…、Ｐｅｘ２５６は、それぞれ、読み出し期間Ｐｄｅｔでゲート駆動信号ＶＧＣＬが低レベル電圧ＶＧＬから高レベル電圧ＶＧＨに変化したタイミングで終了する。露光期間Ｐｅｘ１、…、Ｐｅｘ２５６の露光時間の長さは等しい。
【００４４】
露光期間Ｐｅｘでは、各部分検出領域ＰＡＡで、フォトダイオードＰＤに照射された光に応じて電流が流れる。この結果、各容量素子Ｃａに電荷が蓄積される。
【００４５】
読み出し期間Ｐｄｅｔが開始する前のタイミングで、制御回路１０２は、リセット信号ＲＳＴ２を低レベル電圧にする。これにより、リセット回路１７の動作が停止する。読み出し期間Ｐｄｅｔでは、リセット期間Ｐｒｓｔと同様に、ゲート線駆動回路１５は、ゲート線ＧＣＬにゲート駆動信号ＶＧＣＬ１、…、ＶＧＣＬ２５６を順次供給する。
【００４６】
例えば、ゲート駆動信号ＶＧＣＬ１が高レベル電圧ＶＧＨの期間に、制御回路１０２は、選択信号ＳＥＬ１、…、ＳＥＬ６を、信号線選択回路１６に順次供給する。これにより、ゲート駆動信号ＶＧＣＬ１により選択された部分検出領域ＰＡＡの信号線ＳＧＬが順次、又は同時にＡＦＥ４８に接続される。この結果、検出信号ＶｄｅｔがＡＦＥ４８に供給される。同様に、各ゲート駆動信号ＶＧＣＬが高レベル電圧ＶＧＨとなる期間ごとに、信号線選択回路１６が順次信号線ＳＧＬを選択する。これにより、読み出し期間Ｐｄｅｔで、検出装置１は、全ての部分検出領域ＰＡＡの検出信号ＶｄｅｔをＡＦＥ４８に出力することができる。
【００４７】
検出装置１は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔを、繰り返し実行して指紋検出を行ってもよい。或いは、検出装置１は、指Ｆｇ等が検出面に接触又は近接したことを検出したタイミングで、検出動作を開始してもよい。
【００４８】
次に、検出装置１の感度とセンサ領域ＳＡの面積比との関係について説明する。図７は、単位領域における透光領域及びセンサ領域の関係を説明するための説明図である。図８は、センサ領域面積比と、相対感度及び透光領域面積比との関係を示すグラフである。
【００４９】
図７に示すように、単位領域ＵＡは、複数のゲート線ＧＣＬと複数の信号線ＳＧＬとで囲まれた領域である。より具体的には、単位領域ＵＡは、センサ領域ＳＡに含まれるフォトダイオードＰＤを挟んで対向する２つのゲート線ＧＣＬと２つの信号線ＳＧＬとで囲まれた領域である。単位領域ＵＡは、２つのゲート線ＧＣＬ及び２つの信号線ＳＧＬと重なる部分を含まず、２つのゲート線ＧＣＬ及び２つの信号線ＳＧＬの辺と接する。
【００５０】
単位領域ＵＡの第１方向Ｄｘの幅Ｗ１は、第１方向Ｄｘに隣り合う信号線ＳＧＬの間隔と等しい。単位領域ＵＡの第２方向Ｄｙの幅Ｗ２は、第２方向Ｄｙに隣り合うゲート線ＧＣＬの間隔と等しい。単位領域ＵＡが四角形状の場合、単位領域ＵＡの面積は幅Ｗ１と幅Ｗ２との積で表される。
【００５１】
単位領域ＵＡは、センサ領域ＳＡと透光領域ＴＡとを含む。センサ領域ＳＡは、フォトダイオードＰＤと重なる領域であり、照明装置１２１（図１参照）から照射された光Ｌ１の透過を抑制する領域である。センサ領域ＳＡの第１方向Ｄｘの幅ＷＳ１は、単位領域ＵＡの幅Ｗ１よりも小さい。センサ領域ＳＡの第２方向Ｄｙの幅ＷＳ２は、単位領域ＵＡの幅Ｗ２よりも小さい。センサ領域ＳＡが四角形状の場合、センサ領域ＳＡの面積は幅ＷＳ１と幅ＷＳ２との積で表される。なお、センサ領域ＳＡ及びフォトダイオードＰＤの詳細な構成は後述する。
【００５２】
透光領域ＴＡは、センサ領域ＳＡと重ならない領域であり、センサ領域ＳＡの外周とゲート線ＧＣＬ及び信号線ＳＧＬとの間の領域である。また、透光領域ＴＡは、フォトダイオードＰＤ、第１スイッチング素子Ｔｒ及び第１スイッチング素子Ｔｒに接続された各種配線（例えば、ゲート線ＧＣＬ、信号線ＳＧＬ等）と重ならない領域である。すなわち、透光領域ＴＡは、センサ領域ＳＡよりも光Ｌ１の透過率が高い。
【００５３】
図８に示すグラフのセンサ領域面積比、透光領域面積比及び相対感度は、いずれも単位領域ＵＡの面積を一定にした場合を示している。言い換えると、図８に示すグラフは、図７に示すセンサ領域ＳＡの第１方向Ｄｘの配置ピッチＰｘ及び第２方向Ｄｙの配置ピッチＰｙを一定とし、検出装置１の分解能を維持した状態での、センサ領域ＳＡの面積比と、透光領域面積比及び相対感度との関係を示している。
【００５４】
図８に示すグラフの横軸は、センサ領域面積比であり、単位領域ＵＡの面積に対する、センサ領域ＳＡの面積の比率を表す。縦軸の透光領域面積比は、単位領域ＵＡの面積に対する、透光領域ＴＡの面積の比率を表す。図８に示すように、透光領域ＴＡの面積比は、センサ領域ＳＡの面積比と比例の関係にあり、センサ領域ＳＡの面積比が大きくなると、透光領域ＴＡの面積比が小さくなる。
【００５５】
縦軸の相対感度は、光Ｌ１の光量や、指Ｆｇ等の被検出体の状態等の各条件を一定にした場合の、検出装置１の感度を示す。検出装置１の感度は、例えばフォトダイオードＰＤから出力される検出信号Ｖｄｅｔの大きさ（振幅）で表される。図８に示すように、相対感度は、センサ領域ＳＡの面積比が５０％近傍において極大値をとる放物線を描く。
【００５６】
センサ領域ＳＡの面積比が５０％よりも小さい範囲では、センサ領域ＳＡの面積比が小さくなるにしたがって、相対感度が低下する。この場合、透光領域ＴＡの面積比が大きくなることで、検出装置１を透過する光Ｌ１の光量は大きくなる。しかし、センサ領域ＳＡの面積比が小さくなるため、指Ｆｇで反射された光Ｌ２を受光可能なフォトダイオードＰＤの受光面積が小さくなる。この結果、センサ領域ＳＡの面積比が小さくなると、検出装置１の相対感度が低下する。
【００５７】
センサ領域ＳＡの面積比が５０％よりも大きい範囲では、センサ領域ＳＡの面積比が大きくなるにしたがって、相対感度が低下する。センサ領域ＳＡの面積比が大きくなることで、光Ｌ２を受光可能なフォトダイオードＰＤの受光面積が大きくなる。しかし、透光領域ＴＡの面積比が小さくなるため、検出装置１を透過する光Ｌ１の光量が小さくなる。この結果、指Ｆｇで反射される光Ｌ２の光量が低下して検出装置１の相対感度が低下する。
【００５８】
図８に示すように、センサ領域ＳＡの面積比が４０％以上６０％以下の範囲で、相対感度９５％以上が得られる。また、センサ領域ＳＡの面積比が３０％以上７０％以下の範囲で、相対感度８４％以上が得られる。センサ領域ＳＡの面積比が２０％以上８０％以下の範囲で、相対感度６４％以上が得られる。この結果から、本実施形態の検出装置１は、単位領域ＵＡの面積に対するセンサ領域ＳＡの面積の比率を、４０％以上６０％以下とすることが好ましい。これにより、検出装置１は、分解能を維持しつつ感度を向上させることができる。
【００５９】
次に、検出装置１の詳細な構成について説明する。図９は、実施形態に係る検出装置の部分検出領域を模式的に示す平面図である。図１０は、図９のＸ−Ｘ’線に沿う断面図である。図１０では、検出領域ＡＡの層構造と周辺領域ＧＡの層構造との関係を示すために、Ｘ−Ｘ’線に沿う断面と、周辺領域ＧＡの第２スイッチング素子ＴｒＧを含む部分の断面とを、模式的に繋げて示している。さらに、図１０では、周辺領域ＧＡの端子部７２を含む部分の断面を模式的に繋げて示している。
【００６０】
なお、検出装置１の説明において、絶縁基板２１の表面に垂直な方向において、絶縁基板２１からフォトダイオードＰＤに向かう方向を「上側」とする。フォトダイオードＰＤから絶縁基板２１に向かう方向を「下側」とする。また、「平面視」とは、絶縁基板２１の表面に垂直な方向から見た場合を示す。
【００６１】
図９に示すように、部分検出領域ＰＡＡは、ゲート線ＧＣＬと、信号線ＳＧＬとで囲まれた領域である。本実施形態では、ゲート線ＧＣＬは、第１ゲート線ＧＣＬＡと第２ゲート線ＧＣＬＢとを含む。第１ゲート線ＧＣＬＡは、第２ゲート線ＧＣＬＢと重なって設けられる。第１ゲート線ＧＣＬＡと第２ゲート線ＧＣＬＢとは、絶縁層（第３無機絶縁層２２ｃ及び第４無機絶縁層２２ｄ（図１０参照））を介して異なる層に設けられている。第１ゲート線ＧＣＬＡと第２ゲート線ＧＣＬＢとは、任意の箇所で電気的に接続され、同じ電位を有するゲート駆動信号ＶＧＣＬが供給される。第１ゲート線ＧＣＬＡ及び第２ゲート線ＧＣＬＢの少なくとも一方が、ゲート線駆動回路１５に接続される。なお、図９では、第１ゲート線ＧＣＬＡと第２ゲート線ＧＣＬＢとは異なる幅を有しているが、同じ幅であってもよい。
【００６２】
フォトダイオードＰＤは、ゲート線ＧＣＬと、信号線ＳＧＬとで囲まれた領域に設けられる。フォトダイオードＰＤは、第３半導体３１と、上部電極３４と、下部電極３５とを含む。フォトダイオードＰＤは、例えば、ＰＩＮ（Positive  Intrinsic  Negative  Diode）型のフォトダイオードである。
【００６３】
下部電極３５、第３半導体３１及び上部電極３４は、平面視で四角形状である。本実施形態において、センサ領域ＳＡは、フォトダイオードＰＤと重なる領域であり、より具体的には、下部電極３５と重なる領域である。センサ領域ＳＡの第１方向Ｄｘの幅ＷＳ１は、下部電極３５の第１方向Ｄｘの幅である。また、センサ領域ＳＡの第２方向Ｄｙの幅ＷＳ２は、下部電極３５の第２方向Ｄｙの幅である。下部電極３５は、第３半導体３１及び上部電極３４よりも大きい面積を有する。下部電極３５は、第３半導体３１及び上部電極３４と重ならない部分で、コンタクトホールＨ３を介して第３導電層６７に接続される。本実施形態では、センサ領域ＳＡは、コンタクトホールＨ３と重なる領域も含む。なお、下部電極３５、第３半導体３１及び上部電極３４の形状及び配置は、図９に示す例に限定されず、適宜変更できる。
【００６４】
図１０に示すように、フォトダイオードＰＤは、バックプレーン２の第１有機絶縁層２３ａの上に、下部電極３５、第３半導体３１、上部電極３４の順に積層される。つまり、絶縁基板２１の表面に垂直な方向において、下部電極３５と上部電極３４とは、光電変換層である第３半導体３１を挟んで対向する。バックプレーン２は、所定の検出領域ごとにセンサを駆動する駆動回路基板である。バックプレーン２は、絶縁基板２１と、絶縁基板２１に設けられた第１スイッチング素子Ｔｒ、第２スイッチング素子ＴｒＧ及び各種配線等を有する。
【００６５】
第３半導体３１は、アモルファスシリコン（ａ−Ｓｉ）である。第３半導体３１は、ｉ型半導体３２ａ、ｐ型半導体３２ｂ及びｎ型半導体３２ｃを含む。ｉ型半導体３２ａ、ｐ型半導体３２ｂ及びｎ型半導体３２ｃは、光電変換素子の一具体例である。図１０では、絶縁基板２１の表面に垂直な方向において、ｎ型半導体３２ｃ、ｉ型半導体３２ａ及びｐ型半導体３２ｂの順に積層されている。ただし、反対の構成、つまり、ｐ型半導体３２ｂ、ｉ型半導体３２ａ及びｎ型半導体３２ｃの順に積層されていてもよい。
【００６６】
下部電極３５は、フォトダイオードＰＤのアノードであり、検出信号Ｖｄｅｔを読み出すための電極である。下部電極３５は、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属材料が用いられる。又は、下部電極３５は、これらの金属材料が複数積層された積層膜であってもよい。これにより、下部電極３５の光の透過率は、絶縁基板２１の光の透過率よりも低い。下部電極３５は、遮光層として機能し、絶縁基板２１側から第３半導体３１への光Ｌ１の透過を抑制できる。
【００６７】
ｎ型半導体３２ｃは、ａ−Ｓｉに不純物がドープされてｎ＋領域を形成する。ｐ型半導体３２ｂは、ａ−Ｓｉに不純物がドープされてｐ＋領域を形成する。ｉ型半導体３２ａは、例えば、ノンドープの真性半導体であり、ｎ型半導体３２ｃ及びｐ型半導体３２ｂよりも低い導電性を有する。
【００６８】
上部電極３４は、フォトダイオードＰＤのカソードであり、電源信号ＳＶＳを光電変換素子に供給するための電極である。上部電極３４は、例えばＩＴＯ等の透光性導電層であり、フォトダイオードＰＤごとに複数設けられる。
【００６９】
図１０に示すように、第１有機絶縁層２３ａの上に第６無機絶縁層２２ｆ及び第７無機絶縁層２２ｇが設けられている。第６無機絶縁層２２ｆは、上部電極３４の周縁部を覆い、上部電極３４と重なる位置に開口が設けられている。接続配線３６は、上部電極３４のうち、第６無機絶縁層２２ｆが設けられていない部分で上部電極３４と接続される。第７無機絶縁層２２ｇは、上部電極３４及び接続配線３６を覆って第６無機絶縁層２２ｆの上に設けられる。第７無機絶縁層２２ｇの上に平坦化層である第２有機絶縁層２３ｂが設けられる。つまり、センサ領域ＳＡにおいて、平坦化層である第１有機絶縁層２３ａ、フォトダイオードＰＤ、第６無機絶縁層２２ｆ、第７無機絶縁層２２ｇ、第２有機絶縁層２３ｂの順に積層される。また、センサ領域ＳＡと重ならない透光領域ＴＡにおいて、下部電極３５が設けられず、第１有機絶縁層２３ａ、第６無機絶縁層２２ｆ、第７無機絶縁層２２ｇ、第２有機絶縁層２３ｂの順に積層される。
【００７０】
図９に示すように、上部電極３４は、接続配線３６を介して電源信号線Ｌｖｓと接続される。電源信号線Ｌｖｓは、電源信号ＳＶＳをフォトダイオードＰＤに供給する配線である。本実施形態では、電源信号線Ｌｖｓは、信号線ＳＧＬと重なって第２方向Ｄｙに延在する。第２方向Ｄｙに配列された複数の部分検出領域ＰＡＡは、共通の電源信号線Ｌｖｓに接続される。このような構成により、透光領域ＴＡの面積を大きくすることができる。接続配線３６は透光領域ＴＡを跨がって上部電極３４に接続される。接続配線３６の、センサ領域ＳＡと重なる部分の長さは、センサ領域ＳＡと重ならず透光領域ＴＡと重なる部分の長さよりも短い。接続配線３６と重なる領域は、透光領域ＴＡに含まれない。
【００７１】
図９に示すように、第１スイッチング素子Ｔｒは、ゲート線ＧＣＬと信号線ＳＧＬとの交差部の近傍に設けられる。フォトダイオードＰＤの一部は、第１スイッチング素子Ｔｒと重なって設けられる。フォトダイオードＰＤは、第１スイッチング素子Ｔｒのゲートに接続される一方のゲート線ＧＣＬと、他方のゲート線ＧＣＬとの間に設けられる。フォトダイオードＰＤと一方のゲート線ＧＣＬとの第２方向Ｄｙにおける間隔は、フォトダイオードＰＤと他方のゲート線ＧＣＬとの第２方向Ｄｙにおける間隔よりも小さい。これにより、フォトダイオードＰＤが第１スイッチング素子Ｔｒと重ならない位置に設けられた構成に比べて、透光領域ＴＡの面積を大きくすることができる。
【００７２】
第１スイッチング素子Ｔｒは、第１半導体６１、ソース電極６２、ドレイン電極６３、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂを含む。第１半導体６１は、酸化物半導体である。より好ましくは、第１半導体６１は、酸化物半導体のうち透明アモルファス酸化物半導体（ＴＡＯＳ：Transparent  Amorphous  Oxide  Semiconductor）である。第１スイッチング素子Ｔｒに酸化物半導体を用いることにより、第１スイッチング素子Ｔｒのリーク電流を抑制できる。すなわち、第１スイッチング素子Ｔｒは、図５に示す読み出し期間Ｐｄｅｔにおいて、非選択の部分検出領域ＰＡＡからのリーク電流を低減できる。このため、検出装置１は、Ｓ／Ｎ比を向上させることができる。
【００７３】
第１半導体６１は、第１方向Ｄｘに沿って設けられ、平面視で第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂと交差する。第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂは、それぞれ第１ゲート線ＧＣＬＡ及び第２ゲート線ＧＣＬＢから分岐して設けられる。言い換えると、第１ゲート線ＧＣＬＡ及び第２ゲート線ＧＣＬＢのうち、第１半導体６１と重なる部分が第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂとして機能する。第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂは、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金が用いられる。また、第１半導体６１の、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂと重なる部分にチャネル領域が形成される。
【００７４】
第１半導体６１の一端は、コンタクトホールＨ１を介してソース電極６２と接続される。第１半導体６１の他端は、コンタクトホールＨ２を介してドレイン電極６３と接続される。信号線ＳＧＬのうち、第１半導体６１と重なる部分がソース電極６２である。また、第３導電層６７のうち、第１半導体６１と重なる部分がドレイン電極６３として機能する。第３導電層６７はコンタクトホールＨ３を介して下部電極３５と接続される。このような構成により、第１スイッチング素子Ｔｒは、フォトダイオードＰＤと信号線ＳＧＬとの間の接続と遮断とを切り換え可能になっている。
【００７５】
次に第１スイッチング素子Ｔｒの層構成について説明する。図１０に示すように、第１スイッチング素子Ｔｒは、絶縁基板２１に設けられている。絶縁基板２１は、例えばガラス基板である。或いは、絶縁基板２１は、ポリイミド等の樹脂で構成された樹脂基板又は樹脂フィルムであってもよい。検出装置１は、酸化物半導体を含む第１スイッチング素子Ｔｒが絶縁基板２１の上に形成される。このため、例えばシリコン基板などの半導体基板を用いた場合に比べ、検出装置１は、検出領域ＡＡの面積を大きくすることが容易である。
【００７６】
第２ゲート電極６４Ｂは、アンダーコート層２４、第１無機絶縁層２２ａ及び第２無機絶縁層２２ｂを介して絶縁基板２１の上に設けられる。第１無機絶縁層２２ａ及び第２無機絶縁層２２ｂ等の無機絶縁層は、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）又はシリコン酸化窒化膜（ＳｉＯＮ）等が用いられる。また、各無機絶縁層は、単層に限定されず積層膜であってもよい。
【００７７】
第３無機絶縁層２２ｃは、第２ゲート電極６４Ｂを覆って第２無機絶縁層２２ｂの上に設けられる。第１半導体６１、第１導電層６５及び第２導電層６６は、第３無機絶縁層２２ｃの上に設けられる。第１導電層６５は、第１半導体６１のうちソース電極６２と接続される端部を覆って設けられる。第２導電層６６は、第１半導体６１のうちドレイン電極６３と接続される端部を覆って設けられる。
【００７８】
第４無機絶縁層２２ｄは、第１半導体６１、第１導電層６５及び第２導電層６６を覆って第３無機絶縁層２２ｃの上に設けられる。第１ゲート電極６４Ａは、第４無機絶縁層２２ｄの上に設けられる。第１半導体６１は、絶縁基板２１に垂直な方向において、第１ゲート電極６４Ａと第２ゲート電極６４Ｂとの間に設けられる。つまり、第１スイッチング素子Ｔｒは、いわゆるデュアルゲート構造である。ただし、第１スイッチング素子Ｔｒは、第１ゲート電極６４Ａが設けられ、第２ゲート電極６４Ｂが設けられないトップゲート構造でもよく、第１ゲート電極６４Ａが設けられず、第２ゲート電極６４Ｂのみが設けられるボトムゲート構造でもよい。
【００７９】
第５無機絶縁層２２ｅは、第１ゲート電極６４Ａを覆って第４無機絶縁層２２ｄの上に設けられる。ソース電極６２（信号線ＳＧＬ）及びドレイン電極６３（第３導電層６７）は、第５無機絶縁層２２ｅの上に設けられる。本実施形態では、ドレイン電極６３は、第１半導体６１の上に第４無機絶縁層２２ｄ及び第５無機絶縁層２２ｅを介して設けられた第３導電層６７である。第４無機絶縁層２２ｄ及び第５無機絶縁層２２ｅにはコンタクトホールＨ１、コンタクトホールＨ２が設けられる。コンタクトホールＨ１の底部には第１導電層６５が露出する。ソース電極６２は、コンタクトホールＨ１及び第１導電層６５を介して第１半導体６１と電気的に接続される。同様に、コンタクトホールＨ２の底部には第２導電層６６が露出する。ドレイン電極６３は、コンタクトホールＨ２及び第２導電層６６を介して第１半導体６１と電気的に接続される。
【００８０】
第１導電層６５は、ソース電極６２と第１半導体６１との間において、少なくともコンタクトホールＨ１の底部と重なる部分に設けられ、第１半導体６１と接する。第２導電層６６は、ドレイン電極６３と第１半導体６１との間において、少なくともコンタクトホールＨ２の底部と重なる部分に設けられ、第１半導体６１と接する。第１導電層６５及び第２導電層６６が設けられているため、検出装置１は、コンタクトホールＨ１、Ｈ２をエッチングにより形成する際に、第１半導体６１がエッチング液により除去されることを抑制できる。つまり、検出装置１は、検出領域ＡＡの第１スイッチング素子Ｔｒと、周辺領域ＧＡの第２スイッチング素子ＴｒＧとを同じ工程で形成することができるため、製造コストを抑制できる。
【００８１】
第１導電層６５、第２導電層６６及び第３導電層６７は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）等の金属材料又はこれらの合金が用いられる。第１導電層６５及び第２導電層６６は、コンタクトホールＨ１、Ｈ２を形成する際にエッチングの進行を抑制する導電材料であればよい。
【００８２】
第３導電層６７は、平面視で、フォトダイオードＰＤと重なる領域に設けられる。第３導電層６７は、第１半導体６１、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂの上側にも設けられる。つまり、第３導電層６７は、絶縁基板２１に垂直な方向において、第１ゲート電極６４Ａと下部電極３５との間に設けられる。これにより、第３導電層６７は、第１スイッチング素子Ｔｒを保護する保護層としての機能を有する。
【００８３】
第２導電層６６は、第１半導体６１と重ならない領域において、第３導電層６７と対向して延在する。また、第１半導体６１と重ならない領域において、第４無機絶縁層２２ｄの上に第４導電層６８が設けられる。第４導電層６８は、第２導電層６６と第３導電層６７との間に設けられる。これにより、第２導電層６６と第４導電層６８との間に容量が形成され、第３導電層６７と第４導電層６８との間に容量が形成される。第２導電層６６、第３導電層６７及び第４導電層６８により形成される容量は、図５に示す容量素子Ｃａの容量である。
【００８４】
第１有機絶縁層２３ａは、ソース電極６２（信号線ＳＧＬ）及びドレイン電極６３（第３導電層６７）を覆って、第５無機絶縁層２２ｅの上に設けられる。第１有機絶縁層２３ａは、第１スイッチング素子Ｔｒを覆って設けられ、第１スイッチング素子Ｔｒや、各種導電層で形成される凹凸を平坦化する平坦化層である。フォトダイオードＰＤは、第１有機絶縁層２３ａの上に設けられる。下部電極３５は、第１有機絶縁層２３ａに設けられたコンタクトホールＨ３を介して第３導電層６７と電気的に接続される。すなわち、第３導電層６７は、フォトダイオードＰＤのアノードである下部電極３５と電気的に接続されるとともに、フォトダイオードＰＤと、第１スイッチング素子Ｔｒの第１ゲート電極６４Ａとの間に設けられる。
【００８５】
周辺領域ＧＡには、ゲート線駆動回路１５の第２スイッチング素子ＴｒＧが設けられている。第２スイッチング素子ＴｒＧは、第１スイッチング素子Ｔｒと同一の絶縁基板２１に設けられる。第２スイッチング素子ＴｒＧは、第２半導体８１、ソース電極８２、ドレイン電極８３及びゲート電極８４を含む。
【００８６】
第２半導体８１は、ポリシリコンである。より好ましくは、第２半導体８１は、低温ポリシリコン（以下、ＬＴＰＳ（Low  Temperature  Polycrystalline  Silicone）と表す）である。ＬＴＰＳを用いた第２スイッチング素子ＴｒＧは、６００℃以下のプロセス温度で製造できる。このため、ゲート線駆動回路１５や信号線選択回路１６等の回路を、第１スイッチング素子Ｔｒと同一基板上に形成できる。ポリシリコンは、ａ−Ｓｉに比べキャリアの移動度が高い。このため、検出装置１は、第２スイッチング素子ＴｒＧにポリシリコンを用いることにより、ゲート線駆動回路１５を小型化できる。この結果、検出装置１は、周辺領域ＧＡの面積を小さくすることができる。また、ポリシリコンを用いた第２スイッチング素子ＴｒＧは、ａ−Ｓｉに比べ信頼性が高い。
【００８７】
第２半導体８１は、第１無機絶縁層２２ａの上に設けられる。つまり、第１スイッチング素子Ｔｒの第１半導体６１は、絶縁基板２１に垂直な方向において、第２スイッチング素子ＴｒＧの第２半導体８１よりも絶縁基板２１から離れた位置に設けられる。これにより、ポリシリコンからなる第２半導体８１と、酸化物半導体からなる第１半導体６１を同一の絶縁基板２１に形成できる。また、絶縁基板２１と第２半導体８１との間に遮光層８５が設けられている。遮光層８５は、例えば金属材料で形成され、光Ｌ１（図１参照）の透過を抑制する。これにより、絶縁基板２１側から第２半導体８１に光Ｌ１が入射することを抑制でき、第２スイッチング素子ＴｒＧの光リーク電流の発生を抑制できる。
【００８８】
ゲート電極８４は、第２無機絶縁層２２ｂを介して第２半導体８１の上側に設けられる。ゲート電極８４は、第２ゲート電極６４Ｂと同層に設けられる。第２スイッチング素子ＴｒＧは、いわゆるトップゲート構造である。ただし、第２スイッチング素子ＴｒＧは、デュアルゲート構造でもよく、ボトムゲート構造でもよい。
【００８９】
ソース電極８２及びドレイン電極８３は、第５無機絶縁層２２ｅの上に設けられる。ソース電極８２及びドレイン電極８３は、第１スイッチング素子Ｔｒのソース電極６２及びドレイン電極６３と同層に設けられる。コンタクトホールＨ４、Ｈ５は、第２無機絶縁層２２ｂから第５無機絶縁層２２ｅに亘って設けられる。ソース電極８２は、コンタクトホールＨ４を介して第２半導体８１と電気的に接続される。ドレイン電極８３は、コンタクトホールＨ５を介して第２半導体８１と電気的に接続される。
【００９０】
コンタクトホールＨ４、Ｈ５は、４層の無機絶縁層（第２無機絶縁層２２ｂから第５無機絶縁層２２ｅ）に形成され、コンタクトホールＨ１、Ｈ２は、２層の無機絶縁層（第４無機絶縁層２２ｄ、第５無機絶縁層２２ｅ）に形成される。つまり、コンタクトホールＨ４、Ｈ５の、絶縁基板２１に垂直な方向での長さは、コンタクトホールＨ１、Ｈ２よりも長い。この場合であっても、第１スイッチング素子Ｔｒには、第１導電層６５及び第２導電層６６が設けられているため、検出装置１は、コンタクトホールＨ１、Ｈ２とコンタクトホールＨ４、Ｈ５とを同一工程で形成できる。
【００９１】
なお、図４に示す、信号線選択回路１６が有する第３スイッチング素子ＴｒＳも、第２スイッチング素子ＴｒＧと同様の構成とすることができる。すなわち、第３スイッチング素子ＴｒＳの半導体は、ポリシリコンであり、より好ましくはＬＴＰＳである。この場合、検出装置１は、信号線選択回路１６の回路規模を抑制できる。これに限定されず、第３スイッチング素子ＴｒＳの半導体は、ＴＡＯＳを含む酸化物半導体であってもよい。同様に、図４に示す、リセット回路１７が有する第４スイッチング素子ＴｒＲも、第２スイッチング素子ＴｒＧと同様の構成とすることができる。すなわち、第４スイッチング素子ＴｒＲの半導体は、ポリシリコンであり、より好ましくはＬＴＰＳである。この場合、検出装置１は、リセット回路１７の回路規模を抑制できる。これに限定されず、第４スイッチング素子ＴｒＲの半導体は、ＴＡＯＳを含む酸化物半導体であってもよい。
【００９２】
端子部７２は、周辺領域ＧＡのうち、ゲート線駆動回路１５が設けられた領域とは異なる位置に設けられる。端子部７２は、第１端子導電層７３、第２端子導電層７４、第３端子導電層７５及び第４端子導電層７６を有する。第１端子導電層７３は、第２ゲート電極６４Ｂと同層に、第２無機絶縁層２２ｂの上に設けられる。コンタクトホールＨ６は、第３無機絶縁層２２ｃ、第４無機絶縁層２２ｄ、第５無機絶縁層２２ｅ及び第１有機絶縁層２３を連通して設けられる。
【００９３】
第２端子導電層７４、第３端子導電層７５及び第４端子導電層７６は、コンタクトホールＨ６内に、この順で積層され、第１端子導電層７３と電気的に接続される。第２端子導電層７４は、第３導電層６７等と同じ材料を用い、同じ工程で形成できる。また、第３端子導電層７５は、下部電極３５と同じ材料を用い、同じ工程で形成できる。第４端子導電層７６は、接続配線３６及び電源信号線Ｌｖｓ（図９参照）と同じ材料を用い、同じ工程で形成できる。
【００９４】
なお、図１０では１つの端子部７２を示しているが、端子部７２は間隔を有して複数配列される。複数の端子部７２は、例えばＡＣＦ（Anisotropic  Conductive  Film）等により、フレキシブルプリント基板７１（図２参照）と電気的に接続される。
【００９５】
なお、図１０に示した、第１スイッチング素子Ｔｒ及び第２スイッチング素子ＴｒＧの層構成や材料はあくまで一例であり適宜変更することができる。また、検出装置１は、指Ｆｇの指紋を検出する指紋センサとして用いられる場合に限定されない。検出装置１は、指Ｆｇや掌の血管像、脈波、脈拍、血中酸素濃度等、種々の生体に関する情報を検出する生体センサとして用いることもできる。また、検出装置１に用いる光電変換素子としてアモルファスシリコン材料を用いていたが、代わりに有機材料等を用いてもよい。
【００９６】
以上説明したように、本実施形態の検出装置１は、光を照射する照明装置１２１の光照射面１２１ａに対向して配置される検出装置１であって、絶縁基板２１と、絶縁基板２１の検出領域ＡＡに配列され、それぞれに照射された光に応じた信号を出力する複数の光電変換素子（フォトダイオードＰＤ）と、複数の光電変換素子のそれぞれに対応して設けられたスイッチング素子（第１スイッチング素子Ｔｒ）と、スイッチング素子に接続され第１方向Ｄｘに延在する複数のゲート線ＧＣＬと、スイッチング素子に接続され第１方向Ｒｘと交差する第２方向Ｄｙに延在する複数の信号線ＳＧＬと、を有する。複数のゲート線ＧＣＬと複数の信号線ＳＧＬとで囲まれた単位領域ＵＡの面積に対する、光電変換素子を含むセンサ領域ＳＡの面積の比率が、４０％以上６０％以下である。
【００９７】
これによれば、検出装置１は、センサ領域ＳＡの面積の比率を４０％以上６０％以下とすることで、照明装置１２１から照射された光Ｌ１が透過可能な透光領域ＴＡの面積を確保しつつ、指Ｆｇで反射された光Ｌ２を受光するフォトダイオードＰＤの受光面積を大きくできる。これにより、検出装置１は、検出の分解能を維持しつつ感度を向上させることができる。
【００９８】
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
【符号の説明】
【００９９】
１  検出装置
１０  センサ部
１５  ゲート線駆動回路
１６  信号線選択回路
１７  リセット回路
２１  絶縁基板
３１  第３半導体
３４  上部電極
３５  下部電極
３６  接続配線
１２０  照明装置付き検出機器
１２１  照明装置
１２１ａ  光照射面
ＡＡ  検出領域
ＧＡ  周辺領域
ＧＣＬ  ゲート線
ＰＡＡ  部分検出領域
ＰＤ  フォトダイオード
ＴＡ  透光領域
ＳＡ  センサ領域
ＳＧＬ  信号線
Ｔｒ  第１スイッチング素子
ＴｒＧ  第２スイッチング素子
ＵＡ  単位領域
【図１】
2020092362.tif 000003
【図２】
2020092362.tif 000004
【図３】
2020092362.tif 000005
【図４】
2020092362.tif 000006
【図５】
2020092362.tif 000007
【図６】
2020092362.tif 000008
【図７】
2020092362.tif 000009
【図８】
2020092362.tif 000010
【図９】
2020092362.tif 000011
【図１０】
2020092362.tif 000012