(57)【要約】【課題】  支持層と配線層との接合信頼性の向上を図ることが可能な半導体装置を提供する。【解決手段】  厚さ方向ｚにおいて互いに反対側を向く主面１０Ａおよび裏面１０Ｂを有する支持層１０と、主面１０Ａに接合された配線層２０と、厚さ方向ｚにおいて配線層２０に対して支持層１０とは反対側に位置し、かつ配線層２０に接合された半導体素子４０と、主面１０Ａと配線層２０との間に介在する接合層１９と、を備え、配線層２０は、接合層１９を介した分子接合により主面１０Ａに接合されている。【選択図】  図１２
2020092108.tif 000002
【特許請求の範囲】
【請求項１】
厚さ方向において互いに反対側を向く主面および裏面を有する支持層と、
前記主面に接合された配線層と、
前記厚さ方向において前記配線層に対して前記支持層とは反対側に位置し、かつ前記配線層に接合された半導体素子と、
前記主面と前記配線層との間に介在する接合層と、を備え、
前記配線層は、前記接合層を介した分子接合により前記主面に接合されていることを特徴とする、半導体装置。
【請求項２】
前記支持層は、前記裏面を含む絶縁部と、前記主面を含む支持部と、前記絶縁部と前記支持部との間に介在する中間部と、を有し、
前記支持部は、前記中間部を介した分子接合により前記絶縁部に接合されている、請求項１に記載の半導体装置。
【請求項３】
前記支持部の前記厚さ方向のヤング率は、前記配線層の前記厚さ方向のヤング率よりも小である、請求項２に記載の半導体装置。
【請求項４】
前記支持部の厚さは、前記配線層の厚さよりも小である、請求項３に記載の半導体装置。
【請求項５】
前記支持部は、グラファイトを含む材料からなり、
前記配線層は、銅を含む材料からなる、請求項３または４に記載の半導体装置。
【請求項６】
前記絶縁部の前記厚さ方向のヤング率は、前記支持部の前記厚さ方向のヤング率よりも大である、請求項３ないし５のいずれかに記載の半導体装置。
【請求項７】
前記絶縁部の厚さは、前記配線層の厚さよりも小であり、かつ前記支持部の厚さよりも大である、請求項６に記載の半導体装置。
【請求項８】
前記絶縁部は、窒化アルミニウムを含むセラミックスである、請求項６または７に記載の半導体装置。
【請求項９】
前記支持層は、絶縁板であり、
前記配線層は、炭素を含む材料からなり、かつ前記主面に接合される基層と、前記基層に積層され、かつ前記半導体素子が接合される導電層と、を有し、
前記基層の厚さは、前記支持層の厚さよりも大である、請求項１に記載の半導体装置。
【請求項１０】
前記基層は、単結晶グラファイトを含む材料からなり、
前記単結晶グラファイトの面内方向は、前記厚さ方向に平行である、請求項９に記載の半導体装置。
【請求項１１】
前記配線層および前記半導体素子と、前記支持層の一部と、を覆う封止樹脂をさらに備え、
前記裏面は、前記封止樹脂から露出している、請求項１ないし１０のいずれかに記載の半導体装置。
【請求項１２】
前記支持層は、前記厚さ方向に対して直交する方向に互いに離間した第１支持層および第２支持層を含み、
前記配線層は、前記第１支持層に接合された第１配線層と、前記第２支持層に接合された第２配線層と、を含み、
前記半導体素子は、前記第１配線層に接合された第１素子と、前記第２配線層に接合された第２素子と、を含み、
前記第１配線層に接続された第１入力端子と、
前記第２素子に接続された第２入力端子と、
前記第２配線層に接続された出力端子と、
前記第１素子と前記第２配線層とに接合された導通部材と、をさらに備え、
前記封止樹脂は、前記導通部材と、前記第１入力端子、前記第２入力端子および前記出力端子のそれぞれ一部ずつと、を覆っている、請求項１１に記載の半導体装置。
【請求項１３】
前記厚さ方向に沿って視て、前記第１支持層の面積は、前記第１配線層の面積よりも大であり、前記第２支持層の面積は、前記第２配線層の面積よりも大である、請求項１２に記載の半導体装置。
【請求項１４】
前記厚さ方向に沿って視て、前記第１支持層の面積は、前記第１配線層の面積よりも小であり、前記第２支持層の面積は、前記第２配線層の面積よりも小である、請求項１２に記載の半導体装置。
【請求項１５】
前記第１入力端子および前記第２入力端子のそれぞれ一部は、前記厚さ方向に対して直交する一方向の一方側において前記封止樹脂から露出し、
前記出力端子の一部は、前記一方向の他方側において前記封止樹脂から露出している、請求項１２ないし１４のいずれかに記載の半導体装置。
【請求項１６】
前記第１入力端子および前記第２入力端子は、前記厚さ方向において互いに離間し、
前記第１入力端子は、前記封止樹脂から露出する第１端子部を有し、
前記第２入力端子は、前記封止樹脂から露出する第２端子部を有し、
前記厚さ方向に沿って視て、前記第２端子部の少なくとも一部が、前記第１端子部に重なっている、請求項１５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を備える半導体装置に関し、特に半導体素子がスイッチング素子である半導体装置に関する。
【背景技術】
【０００２】
従来、ＭＯＳＦＥＴやＩＧＢＴなどの半導体素子を搭載した半導体装置が広く知られている。特許文献１には、このような半導体素子を搭載した半導体装置の一例が開示されている。当該半導体装置では、支持層に相当する絶縁シートに、配線層に相当するヒートスプレッダが接合されている（特許文献１の図１参照）。半導体素子は、ヒートスプレッダに接合されている。
【０００３】
特許文献１に開示されている半導体装置において、絶縁シートは、アルミナなどの無機材料と、エポキシ樹脂とを含む材料からなる。一方、ヒートスプレッダは、一般的に金属板である。このため、当該半導体装置においては、非金属材料から構成された絶縁シートと、金属材料から構成されたヒートスプレッダとが、ハンダなどを用いた分子間力接合により互いに接合されている。このような異種材料どうしの接合がなされると、当該半導体装置の使用時において、絶縁シートとヒートスプレッダとの界面剥離の懸念があるため、改善が望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２１６４５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上記事情に鑑み、支持層と配線層との接合信頼性の向上を図ることが可能な半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【０００６】
本発明によれば、厚さ方向において互いに反対側を向く主面および裏面を有する支持層と、前記主面に接合された配線層と、前記厚さ方向において前記配線層に対して前記支持層とは反対側に位置し、かつ前記配線層に接合された半導体素子と、前記主面と前記配線層との間に介在する接合層と、を備え、前記配線層は、前記接合層を介した分子接合により前記主面に接合されていることを特徴とする半導体装置が提供される。
【０００７】
本発明の実施において好ましくは、前記支持層は、前記裏面を含む絶縁部と、前記主面を含む支持部と、前記絶縁部と前記支持部との間に介在する中間部と、を有し、前記支持部は、前記中間部を介した分子接合により前記絶縁部に接合されている。
【０００８】
本発明の実施において好ましくは、前記支持部の前記厚さ方向のヤング率は、前記配線層の前記厚さ方向のヤング率よりも小である。
【０００９】
本発明の実施において好ましくは、前記支持部の厚さは、前記配線層の厚さよりも小である。
【００１０】
本発明の実施において好ましくは、前記支持部は、グラファイトを含む材料からなり、前記配線層は、銅を含む材料からなる。
【００１１】
本発明の実施において好ましくは、前記絶縁部の前記厚さ方向のヤング率は、前記支持部の前記厚さ方向のヤング率よりも大である。
【００１２】
本発明の実施において好ましくは、前記絶縁部の厚さは、前記配線層の厚さよりも小であり、かつ前記支持部の厚さよりも大である。
【００１３】
本発明の実施において好ましくは、前記絶縁部は、窒化アルミニウムを含むセラミックスである。
【００１４】
本発明の実施において好ましくは、前記支持層は、絶縁板であり、前記配線層は、炭素を含む材料からなり、かつ前記主面に接合される基層と、前記基層に積層され、かつ前記半導体素子が接合される導電層と、を有し、前記基層の厚さは、前記支持層の厚さよりも大である。
【００１５】
本発明の実施において好ましくは、前記基層は、単結晶グラファイトを含む材料からなり、前記単結晶グラファイトの面内方向は、前記厚さ方向に平行である。
【００１６】
本発明の実施において好ましくは、前記配線層および前記半導体素子と、前記支持層の一部と、を覆う封止樹脂をさらに備え、前記裏面は、前記封止樹脂から露出している。
【００１７】
本発明の実施において好ましくは、前記支持層は、前記厚さ方向に対して直交する方向に互いに離間した第１支持層および第２支持層を含み、前記配線層は、前記第１支持層に接合された第１配線層と、前記第２支持層に接合された第２配線層と、を含み、前記半導体素子は、前記第１配線層に接合された第１素子と、前記第２配線層に接合された第２素子と、を含み、前記第１配線層に接続された第１入力端子と、前記第２素子に接続された第２入力端子と、前記第２配線層に接続された出力端子と、前記第１素子と前記第２配線層とに接合された導通部材と、をさらに備え、前記封止樹脂は、前記導通部材と、前記第１入力端子、前記第２入力端子および前記出力端子のそれぞれ一部ずつと、を覆っている。
【００１８】
本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記第１支持層の面積は、前記第１配線層の面積よりも大であり、前記第２支持層の面積は、前記第２配線層の面積よりも大である。
【００１９】
本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記第１支持層の面積は、前記第１配線層の面積よりも小であり、前記第２支持層の面積は、前記第２配線層の面積よりも小である。
【００２０】
本発明の実施において好ましくは、前記第１入力端子および前記第２入力端子のそれぞれ一部は、前記厚さ方向に対して直交する一方向の一方側において前記封止樹脂から露出し、前記出力端子の一部は、前記一方向の他方側において前記封止樹脂から露出している。
【００２１】
本発明の実施において好ましくは、前記第１入力端子および前記第２入力端子は、前記厚さ方向において互いに離間し、前記第１入力端子は、前記封止樹脂から露出する第１端子部を有し、前記第２入力端子は、前記封止樹脂から露出する第２端子部を有し、前記厚さ方向に沿って視て、前記第２端子部の少なくとも一部が、前記第１端子部に重なっている。
【発明の効果】
【００２２】
本発明にかかる半導体装置によれば、支持層と配線層との接合信頼性の向上を図ることが可能となる。
【００２３】
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態にかかる半導体装置の斜視図である。
【図２】図１に示す半導体装置の平面図である。
【図３】図１に示す半導体装置の平面図（封止樹脂を透過）である。
【図４】図３に示す半導体装置に対して、第２入力端子および複数の導通部材をさらに透過した平面図である。
【図５】図１に示す半導体装置の底面図である。
【図６】図１に示す半導体装置の右側面図である。
【図７】図１に示す半導体装置の左側面図である。
【図８】図１に示す半導体装置の正面図である。
【図９】図３のＩＸ−ＩＸ線に沿う断面図である。
【図１０】図３のＸ−Ｘ線に沿う断面図である。
【図１１】図３の部分拡大図である。
【図１２】図１１のＸＩＩ−ＸＩＩ線に沿う断面図である。
【図１３】図１１のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。
【図１４】本発明の第２実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。
【図１５】図１４に示す半導体装置の底面図である。
【図１６】図１４のＸＶＩ−ＸＶＩ線に沿う断面図である。
【図１７】図１４のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。
【図１８】本発明の第３実施形態にかかる半導体装置の断面図である。
【図１９】図１８に示す半導体装置の断面図である。
【図２０】図１８の部分拡大図である。
【図２１】図１９の部分拡大図である。
【図２２】図１８に示す半導体装置の配線層の基層を構成するグラファイトの結晶構造の模式図である。
【図２３】本発明の第４実施形態にかかる半導体装置の断面図である。
【図２４】図２３に示す半導体装置の断面図である。
【発明を実施するための形態】
【００２５】
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
【００２６】
〔第１実施形態〕
図１〜図１３に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、支持層１０、接合層１９、配線層２０、第１入力端子３１、第２入力端子３２、出力端子３３、絶縁材３９、複数の半導体素子４０、複数の導通部材５０、および封止樹脂６０を備える。これらに加え、半導体装置Ａ１０は、一対の絶縁層２３、一対のゲート配線層２４、一対の検出配線層２５、一対のゲート端子３４、一対の検出端子３５、複数のダミー端子３６、複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１ワイヤ５３１および一対の第２ワイヤ５３２をさらに備える。これらの図が示す半導体装置Ａ１０は、複数の半導体素子４０がたとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である電力変換装置（パワーモジュール）である。半導体装置Ａ１０は、モータの駆動源、様々な電気製品のインバータ装置、およびＤＣ／ＤＣコンバータなどに用いられる。ここで、図３は、理解の便宜上、封止樹脂６０を透過している。図４は、理解の便宜上、図３に対してさらに第２入力端子３２および複数の導通部材５０を透過している。図３および図４において透過したこれらの要素を想像線（二点鎖線）で示している。
【００２７】
半導体装置Ａ１０の説明においては、支持層１０の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。第１方向ｘは、半導体装置Ａ１０の長手方向に対応する。第２方向ｙは、半導体装置Ａ１０の短手方向に対応する。また、半導体装置Ａ１０の説明においては、便宜上、第１方向ｘにおいて第１入力端子３１および第２入力端子３２が位置する側を「第１方向ｘの一方側」と呼ぶ。第１方向ｘにおいて出力端子３３が位置する側を「第１方向ｘの他方側」と呼ぶ。なお、「厚さ方向ｚ」、「第１方向ｘ」、「第２方向ｙ」、「第１方向ｘの一方側」および「第１方向ｘの他方側」は、後述する半導体装置Ａ２０〜半導体装置Ａ４０の説明においても適用する。
【００２８】
支持層１０は、図９および図１０に示すように、配線層２０を支持している。支持層１０は、厚さ方向ｚにおいて互いに反対側を向く主面１０Ａおよび裏面１０Ｂを有する。これらのうち、主面１０Ａは、配線層２０に対向している。図５に示すように、裏面１０Ｂは、封止樹脂６０から露出している。半導体装置Ａ１０をヒートシンクに取り付ける際、裏面１０Ｂは、当該ヒートシンクに対向する。半導体装置Ａ１０においては、支持層１０は、絶縁部１１、支持部１２および中間部１３を有する。
【００２９】
図１２および図１３に示すように、絶縁部１１は、裏面１０Ｂを含む。絶縁部１１は、たとえば、窒化アルミニウム（ＡｌＮ）を含むセラミックスである。絶縁部１１の厚さｔ１は、配線層２０の厚さｔ３の厚さよりも小であり、かつ支持部１２の厚さｔ２よりも大である。絶縁部１１の厚さ方向ｚのヤング率は、支持部１２の厚さ方向ｚのヤング率よりも大である。
【００３０】
図１２および図１３に示すように、支持部１２は、主面１０Ａを含む。支持部１２は、たとえば、グラファイト（黒鉛）およびエポキシ樹脂を含む材料からなるシートである。その他、支持部１２は、シリコーンゴムを含む材料からなるシートでもよい。支持部１２の厚さｔ２は、配線層２０の厚さｔ３よりも小である。支持部１２の厚さ方向ｚのヤング率は、配線層２０の厚さ方向ｚのヤング率よりも小である。
【００３１】
図１２および図１３に示すように、中間部１３は、絶縁部１１と支持部１２との間に介在している。支持部１２は、中間部１３を介した分子接合により絶縁部１１に接合されている。中間部１３は、トリアジンジチオールを含む分子接合剤が由来となっている。中間部１３の厚さは約１０ｎｍである。中間部１３は透明である。
【００３２】
中間部１３を介した絶縁部１１と支持部１２との分子接合の方法について説明する。まず、絶縁部１１の表面にプラズマ処理を行うことにより、当該表面を粗化させ、かつ当該表面にヒドロキシ基を生成させる。次いで、プラズマ処理された絶縁部１１の表面に、トリアジンジチオールを含む分子接合剤を塗布する。当該分子接合剤は、たとえば、６−（３−トリエトキシシリルプロピルアミノ）−１，３，５−トリアジン−２，４−ジチオールモノナトリウム塩の水溶液である。次いで、表面に分子接合剤が塗布された絶縁部１１を加熱処理することにより、絶縁部１１に生成されたヒドロキシ基と当該分子接合剤に含有された有機化合物が化学結合する。この結果、絶縁部１１の表面には、絶縁部１１と化学結合されたトリアジンジチオールが生成される。最後に、当該トリアジンジチオールが生成された絶縁部１１の表面に支持部１２を密着させて加熱および加圧処理を行うことにより、支持部１２は、中間部１３を介した分子接合により絶縁部１１に接合される。たとえば、支持部１２がグラファイトおよびエポキシ樹脂を含む材料からなるシートである場合、トリアジンジチオールに含まれるチオール基と、支持部１２に含まれるエポキシ基とが化学結合する。絶縁部１１と支持部１２との間に介在し、かつ絶縁部１１と支持部１２との双方に化学結合された有機化合物が中間部１３となる。
【００３３】
図３、図９および図１０に示すように、支持層１０は、厚さ方向ｚに直交する方向（半導体装置Ａ１０が示す例においては第１方向ｘ）において互いに離間した第１支持層１０１および第２支持層１０２を含む。第１支持層１０１および第２支持層１０２は、厚さ方向ｚに沿って視て第２方向ｙを長辺とする矩形状である。
【００３４】
配線層２０は、図９および図１０に示すように、支持層１０の主面１０Ａに接合されている。配線層２０は、第１入力端子３１、第２入力端子３２、出力端子３３および複数の導通部材５０とともに、半導体装置Ａ１０の外部と、複数の半導体素子４０との導電経路を構成している。半導体装置Ａ１０においては、配線層２０は、銅を含む材料からなる。配線層２０は、たとえば銅板である。図１１および図１２に示す配線層２０の厚さｔ３は、たとえば１ｍｍ以上である。複数の半導体素子４０に対向する配線層２０の表面には、たとえば、銀（Ａｇ）めっき、またはアルミニウム（Ａｌ）層、ニッケル（Ｎｉ）層、銀層の順に積層された複数種の金属めっきを施してもよい。
【００３５】
図３、図９および図１０に示すように、配線層２０は、第１配線層２０１および第２配線層２０２を含む。第１配線層２０１は、第１支持層１０１に接合されている。第２配線層２０２は、第２支持層１０２に接合されている。このため、第１配線層２０１および第２配線層２０２は、第１方向ｘにおいて互いに離間している。半導体装置Ａ１０においては、厚さ方向ｚに沿って視て、第１支持層１０１の面積は、第１配線層２０１の面積よりも大である。厚さ方向ｚに沿って視て、第２支持層１０２の面積は、第２配線層２０２の面積よりも大である。これにより、半導体装置Ａ１０においては、支持層１０の主面１０Ａの一部が封止樹脂６０に覆われた構成となっている。
【００３６】
接合層１９は、図１２および図１３に示すように、支持層１０の主面１０Ａと、配線層２０との間に介在している。配線層２０は、接合層１９を介した分子接合により主面１０Ａに接合されている。接合層１９は、トリアジンジチオールを含む分子接合剤が由来となっている。接合層１９の厚さは約１０ｎｍである。接合層１９は透明である。接合層１９を介した主面１０Ａと配線層２０との分子接合の方法は、先述した中間部１３を介した絶縁部１１と支持部１２との分子接合の方法において、絶縁部１１を配線層２０に替えた場合と同様である。主面１０Ａと配線層２０との間に介在し、かつ主面１０Ａと配線層２０との双方に化学結合された有機化合物が接合層１９となる。
【００３７】
一対の絶縁層２３は、図３、図９および図１０に示すように、第１配線層２０１および第２配線層２０２の各々に配置されている。一対の絶縁層２３は、第１方向ｘにおいて互いに離間している。一対の絶縁層２３は、第２方向ｙに延びる帯状である。第１方向ｘの一方側に位置する絶縁層２３は、第１配線層２０１に配置されている。第１方向ｘの他方側に位置する絶縁層２３は、第２配線層２０２に配置されている。絶縁層２３は、たとえば、セラミックスまたはガラスエポキシ樹脂である。
【００３８】
一対のゲート配線層２４は、図３、図９および図１０に示すように、一対の絶縁層２３の上に配置されている。一対のゲート配線層２４は、第２方向ｙに延びる帯状である。一対のゲート配線層２４の幅は、ともに略等しい。ゲート配線層２４は、たとえば、銅または銅合金からなる金属箔である。なお、ゲート配線層２４の表面には、たとえば銀めっきを施してもよい。
【００３９】
一対の検出配線層２５は、図３、図９および図１０に示すように、一対の絶縁層２３の上に配置されている。一対の検出配線層２５は、第２方向ｙに延びる帯状である。一対の検出配線層２５の各々の幅は、ゲート配線層２４の幅と略等しい。第１方向ｘの一方側に位置する絶縁層２３において、検出配線層２５は、ゲート配線層２４よりも第１方向ｘの一方側に位置する。第１方向ｘの他方側に位置する絶縁層２３において、検出配線層２５は、ゲート配線層２４よりも第１方向ｘの他方側に位置する。検出配線層２５は、たとえば、銅または銅合金からなる金属箔である。なお、検出配線層２５の表面には、たとえば銀めっきを施してもよい。
【００４０】
第１入力端子３１および第２入力端子３２は、図２〜図５に示すように、第１方向ｘの一方側に位置する。第１入力端子３１および第２入力端子３２には、電力変換対象となる直流電力（電圧）が入力される。第１入力端子３１は、正極（Ｐ端子）である。第２入力端子３２は、負極（Ｎ端子）である。図１０に示すように、第２入力端子３２は、厚さ方向ｚにおいて第１入力端子３１および第１配線層２０１の双方に対して離間して配置されている。第１入力端子３１および第２入力端子３２は、銅または銅合金からなる金属板である。
【００４１】
第１入力端子３１は、図４に示すように、第１接続部３１１および第１端子部３１２を有する。第１入力端子３１において、第１接続部３１１および第１端子部３１２との境界は、第２方向ｙおよび厚さ方向ｚに沿った面であって、かつ第１方向ｘの一方側に位置する封止樹脂６０の第１側面６３Ａ（詳細は後述）を含む面を通過する。第１接続部３１１は、その全体が封止樹脂６０に覆われている。第１接続部３１１の第１方向ｘの他方側は、櫛歯状となっている。この櫛歯状の部分が、ハンダ接合または超音波接合などにより第１配線層２０１に接続されている。これにより、第１入力端子３１は、第１配線層２０１に導通している。
【００４２】
図４および図５に示すように、第１端子部３１２は、封止樹脂６０から第１方向ｘの一方側に延びている。厚さ方向ｚに沿って視て、第１端子部３１２は矩形状である。第１端子部３１２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の第１端子部３１２の部分は、封止樹脂６０から露出している。これにより、第１入力端子３１は、第１配線層２０１および封止樹脂６０の双方に支持されている。
【００４３】
第２入力端子３２は、図３に示すように、第２接続部３２１および第２端子部３２２を有する。厚さ方向ｚに沿って視て、第２入力端子３２における第２接続部３２１と第２端子部３２２との境界は、第１入力端子３１における第１接続部３１１と第１端子部３１２との境界に一致している。
【００４４】
図３に示すように、第２接続部３２１は、連結部３２１Ａおよび複数の延出部３２１Ｂを有する。連結部３２１Ａは、第２方向ｙに延びる帯状である。連結部３２１Ａの第１方向ｘの一方側は、第２端子部３２２につながっている。複数の延出部３２１Ｂは、連結部３２１Ａから第１方向ｘの他方側に向けて延びている。複数の延出部３２１Ｂは、第１方向ｘに延びる帯状である。
【００４５】
図２および図３に示すように、第２端子部３２２は、封止樹脂６０から第１方向ｘの一方側に延びている。厚さ方向ｚに沿って視て、第２端子部３２２は矩形状である。第２端子部３２２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の第２端子部３２２の部分は、封止樹脂６０から露出している。図４に示すように、厚さ方向ｚに沿って視て、第２端子部３２２は、第１入力端子３１の第１端子部３１２に重なっている。図１０に示すように、第２端子部３２２は、第１端子部３１２に対して厚さ方向ｚにおいて支持層１０の主面１０Ａが向く側に離間している。なお、半導体装置Ａ１０が示す例においては、第２端子部３２２の形状は、第１端子部３１２の形状と同一である。
【００４６】
絶縁材３９は、図１０に示すように、厚さ方向ｚにおいて第１入力端子３１と第２入力端子３２との間に介在している。絶縁材３９は平板である。絶縁材３９は、たとえば絶縁紙からなる。厚さ方向ｚに沿って視て、第１入力端子３１の全体が絶縁材３９に重なっている。第２入力端子３２においては、厚さ方向ｚに沿って視て、第２接続部３２１の連結部３２１Ａの一部と、第２端子部３２２の全体とが絶縁材３９に重なっている。このため、厚さ方向ｚに沿って視て、第１入力端子３１に重なる第２入力端子３２の部分は、全て絶縁材３９に接している。これにより、第１入力端子３１および第２入力端子３２は、互いに電気絶縁されている。絶縁材３９の一部（第１方向ｘの他方側、および第２方向ｙの両側）は、封止樹脂６０に覆われている。
【００４７】
図３、図４および図１０に示すように、絶縁材３９は、介在部３９１および延出部３９２を有する。介在部３９１は、第１入力端子３１の第１端子部３１２と、第２入力端子３２の第２端子部３２２との間に挟まれている。延出部３９２は、介在部３９１から第１端子部３１２および第２端子部３２２よりもさらに第１方向ｘの一方側に向けて延びている。延出部３９２の第２方向ｙの両側は、封止樹脂６０に覆われている。
【００４８】
出力端子３３は、図２〜図５に示すように、第１方向ｘの他方側に位置する。出力端子３３から、複数の半導体素子４０により電力変換された交流電力（電圧）が出力される。出力端子３３は、銅または銅合金からなる金属板である。出力端子３３は、接続部３３１および端子部３３２を有する。接続部３３１と端子部３３２との境界は、第２方向ｙおよび厚さ方向ｚに沿った面であって、かつ第１方向ｘの他方側に位置する封止樹脂６０の第１側面６３Ａを含む面を通過する。接続部３３１は、その全体が封止樹脂６０に覆われている。接続部３３１の第１方向ｘの一方側には、櫛歯部３３１Ａが設けられている。櫛歯部３３１Ａが、ハンダ接合または超音波接合などにより第２配線層２０２に接続されている。これにより、出力端子３３は、第２配線層２０２に導通している。図２および図５に示すように、端子部３３２は、封止樹脂６０から第１方向ｘの他方側に延びている。厚さ方向ｚに沿って視て、端子部３３２は矩形状である。端子部３３２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の端子部３３２の部分は、封止樹脂６０から露出している。これにより、出力端子３３は、第２配線層２０２および封止樹脂６０の双方に支持されている。
【００４９】
複数の半導体素子４０は、図９および図１０に示すように、厚さ方向ｚにおいて配線層２０に対して支持層１０とは反対側に位置する。複数の半導体素子４０は、配線層２０に接合されている。複数の半導体素子４０は、いずれも同一の素子である。半導体素子４０は、たとえば、炭化ケイ素（ＳｉＣ）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴである。なお、半導体素子４０は、ＭＯＳＦＥＴに限らずＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。半導体装置Ａ１０の説明においては、半導体素子４０がｎチャンネル型のＭＯＳＦＥＴである場合を対象とする。
【００５０】
図３に示すように、複数の半導体素子４０は、複数の第１素子４０１と、複数の第２素子４０２とを含む。図３および図９複数の第１素子４０１は、第１配線層２０１に接合されている。複数の第１素子４０１は、第２方向ｙに沿って所定の間隔で配列されている。複数の第１素子４０１は、半導体装置Ａ１０の上アーム回路（高電圧領域）を構成している。第１配線層２０１において、複数の第１素子４０１は、絶縁層２３よりも第１方向ｘの他方側に位置する。
【００５１】
図３および図１０に示すように、複数の第２素子４０２は、第２配線層２０２に接合されている。複数の第２素子４０２は、第２方向ｙに沿って所定の間隔で配列されている。複数の第２素子４０２は、半導体装置Ａ１０の下アーム回路（低電圧領域）を構成している。第２配線層２０２において、複数の第２素子４０２は、絶縁層２３よりも第１方向ｘの一方側に位置する。
【００５２】
図３に示すように、複数の第１素子４０１および複数の第２素子４０２は、これらが全体として配線層２０に千鳥配置されている。半導体装置Ａ１０が示す例においては、第１素子４０１および第２素子４０２のそれぞれの個数は４つである。第１素子４０１および第２素子４０２のそれぞれの個数は本構成に限定されず、半導体装置Ａ１０に要求される性能に応じて自在に設定可能である。
【００５３】
図１１〜図１３に示すように、複数の半導体素子４０の各々は、第１面４０Ａ、第２面４０Ｂ、第１電極４１、第２電極４２、ゲート電極４３および絶縁膜４４を有する。第１面４０Ａおよび第２面４０Ｂは、厚さ方向ｚにおいて互いに反対側を向く。第１面４０Ａは、厚さ方向ｚにおいて支持層１０の主面１０Ａと同じ側を向く。このため、第２面４０Ｂは、配線層２０に対向している。
【００５４】
図１１〜図１３に示すように、第１電極４１は、第１面４０Ａに設けられている。第１電極４１には、半導体素子４０の内部からソース電流が流れる。
【００５５】
図１２および図１３に示すように、第２電極４２は、第２面４０Ｂの全体にわたって設けられている。第２電極４２には、半導体素子４０の内部に向けてドレイン電流が流れる。第２電極４２は、導電性を有する導電接合層４９により配線層２０に接合されている。具体的には、複数の第１素子４０１の第２電極４２は、導電接合層４９により第１配線層２０１に接合されている。複数の第２素子４０２の第２電極４２は、導電接合層４９により第２配線層２０２に接合されている。導電接合層４９は、たとえば、錫（Ｓｎ）を主成分とする鉛フリーハンダ、または焼成銀である。これにより、第１入力端子３１は、第１配線層２０１を介して複数の第１素子４０１の第２電極４２に導通している。出力端子３３は、第２配線層２０２を介して複数の第２素子４０２の第２電極４２に導通している。
【００５６】
図１１〜図１３に示すように、ゲート電極４３は、第１面４０Ａに設けられている。ゲート電極４３には、半導体素子４０を駆動させるためのゲート電圧が印加される。ゲート電極４３の大きさは、第１電極４１の大きさよりも小とされている。
【００５７】
図１１〜図１３に示すように、絶縁膜４４は、第１面４０Ａに設けられている。絶縁膜４４は、電気絶縁性を有する。絶縁膜４４は、厚さ方向ｚに沿って視て第１電極４１およびゲート電極４３をそれぞれ囲んでいる。絶縁膜４４は、たとえば二酸化ケイ素層、窒化ケイ素（Ｓｉ3Ｎ4）層、ポリベンゾオキサゾール（ＰＢＯ）層が第１面４０Ａからこの順で積層されたものである。なお、絶縁膜４４においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
【００５８】
複数の導通部材５０は、図３、図９および図１２に示すように、複数の第１素子４０１の第１電極４１と、第２配線層２０２とに接合されている。厚さ方向ｚに沿って視て、複数の導通部材５０は、第１方向ｘに延びる帯状である。導通部材５０は、銅または銅合金からなる金属片である。複数の導通部材５０の第１方向ｘの一方側に位置する端部は、導電接合層４９により複数の第１素子４０１の第１電極４１に接合されている。複数の導通部材５０の第１方向ｘの他方側に位置する端部は、導電接合層４９により第２配線層２０２に接合されている。これにより、出力端子３３は、第２配線層２０２を介して複数の第１素子４０１の第１電極４１に導通している。なお、導通部材５０は、複数のワイヤから構成されたものでもよい。当該ワイヤは、たとえば、アルミニウムまたはアルミニウム合金からなる。
【００５９】
図３、図１０および図１３に示すように、第２入力端子３２の複数の延出部３２１Ｂの第１方向ｘの他方側に位置する端部は、導電接合層４９により複数の第２素子４０２の第１電極４１に接続されている。これにより、第２入力端子３２は、複数の第２素子４０２の第１電極４１に導通している。
【００６０】
複数のゲートワイヤ５１は、図３に示すように、複数の第１ゲートワイヤ５１１と、複数の第２ゲートワイヤ５１２とを含む。複数の第１ゲートワイヤ５１１は、複数の第１素子４０１のゲート電極４３と、第１配線層２０１の上に位置する一方のゲート配線層２４とに接続されている（図３および図１１参照）。これにより、複数の第１素子４０１のゲート電極４３は、当該ゲート配線層２４に導通している。複数の第２ゲートワイヤ５１２は、複数の第２素子４０２のゲート電極４３と、第２配線層２０２の上に位置する他方のゲート配線層２４とに接続されている（図３および図１１参照）。これにより、複数の第２素子４０２のゲート電極４３は、当該ゲート配線層２４に導通している。ゲートワイヤ５１は、たとえば、金（Ａｕ）、アルミニウム、またはアルミニウム合金からなる。
【００６１】
複数の検出ワイヤ５２は、図３に示すように、複数の第１検出ワイヤ５２１と、複数の第２検出ワイヤ５２２とを含む。複数の第１検出ワイヤ５２１は、複数の第１素子４０１の第１電極４１と、第１配線層２０１の上に位置する一方の検出配線層２５とに接続されている（図３および図１１参照）。これにより、複数の第１素子４０１の第１電極４１は、当該検出配線層２５に導通している。複数の第２検出ワイヤ５２２は、複数の第２素子４０２の第１電極４１と、第２配線層２０２の上に位置する他方の検出配線層２５とに接続されている。これにより、複数の第２素子４０２の第１電極４１は、当該検出配線層２５に導通している。検出ワイヤ５２は、たとえば、アルミニウムまたはアルミニウム合金からなる。
【００６２】
一対のゲート端子３４、一対の検出端子３５および複数のダミー端子３６は、図３に示すように、第２方向ｙにおいて配線層２０に隣接している。これらの端子は、第１方向ｘに沿って配列されている。一対のゲート端子３４、一対の検出端子３５および複数のダミー端子３６は、いずれも同一のリードフレームから構成される。
【００６３】
一対のゲート端子３４には、図３に示すように、その一方が第１配線層２０１に隣接し、その他方が第２配線層２０２に隣接している。第１配線層２０１に隣接しているゲート端子３４には、複数の第１素子４０１を駆動させるためのゲート電圧が印加される。第２配線層２０２に隣接しているゲート端子３４には、複数の第２素子４０２を駆動させるためのゲート電圧が印加される。一対のゲート端子３４の各々は、接続部３４１および端子部３４２を有する。接続部３４１は、封止樹脂６０に覆われている。これにより、一対のゲート端子３４は、封止樹脂６０に支持されている。なお、接続部３４１の表面には、たとえば銀めっきを施してもよい。端子部３４２は、接続部３４１につながり、かつ封止樹脂６０から露出している（図３参照）。図１に示すように、第１方向ｘに沿って視て、端子部３４２はＬ字状をなしている。
【００６４】
一対の検出端子３５は、図３に示すように、第１方向ｘにおいて一対のゲート端子３４に隣接している。第１配線層２０１に隣接している検出端子３５には、複数の第１素子４０１の第１電極４１に印加される電圧、すなわちソース電流に対応した電圧が検出される。第２配線層２０２に隣接している検出端子３５には、複数の第２素子４０２の第１電極４１に印加される電圧が印加される。一対の検出端子３５の各々は、接続部３５１および端子部３５２を有する。接続部３５１は、封止樹脂６０に覆われている。これにより、一対の検出端子３５は、封止樹脂６０に支持されている。なお、接続部３５１の表面には、たとえば銀めっきを施してもよい。端子部３５２は、接続部３５１につながり、かつ封止樹脂６０から露出している（図３参照）。図１に示すように、第１方向ｘに沿って視て、端子部３５２はＬ字状をなしている。
【００６５】
複数のダミー端子３６は、図３に示すように、第１方向ｘにおいて一対の検出端子３５に対して一対のゲート端子３４とは反対側に位置する。半導体装置Ａ１０が示す例においては、ダミー端子３６の個数は６つである。これらのうち、３つのダミー端子３６は、第１方向ｘの一方側に位置する。残り３つのダミー端子３６は、第１方向ｘの他方側に位置する。なお、ダミー端子３６の個数は、本構成に限定されない。さらに、半導体装置Ａ１０において、複数のダミー端子３６を備えない構成でもよい。複数のダミー端子３６の各々は、接続部３６１および端子部３６２を有する。接続部３６１は、封止樹脂６０に覆われている。これにより、複数のダミー端子３６は、封止樹脂６０に支持されている。なお、接続部３６１の表面には、たとえば銀めっきを施してもよい。端子部３６２は、接続部３６１につながり、かつ封止樹脂６０から露出している（図３参照）。図１、図６および図７に示すように、第１方向ｘに沿って視て、端子部３６２はＬ字状をなしている。なお、一対のゲート端子３４の端子部３４２、および一対の検出端子３５の端子部３５２の各々の形状は、端子部３６２の形状と同一である。
【００６６】
一対の第１ワイヤ５３１は、図３に示すように、一対のゲート端子３４と、一対のゲート配線層２４とに個別に接続されている。これにより、第１配線層２０１に隣接する一方のゲート端子３４は、複数の第１素子４０１のゲート電極４３に導通している。第２配線層２０２に隣接する他方のゲート端子３４は、複数の第２素子４０２のゲート電極４３に導通している。第１ワイヤ５３１は、たとえば、アルミニウムまたはアルミニウム合金からなる。
【００６７】
一対の第２ワイヤ５３２は、図３に示すように、一対の検出端子３５と、一対の検出配線層２５とに個別に接続されている。これにより、第１配線層２０１に隣接する一方の検出端子３５は、複数の第１素子４０１の第１電極４１に導通している。第２配線層２０２に隣接する他方の検出端子３５は、複数の第２素子４０２の第１電極４１に導通している。第２ワイヤ５３２は、たとえば、アルミニウムまたはアルミニウム合金からなる。
【００６８】
封止樹脂６０は、図９および図１０に示すように、支持層１０、第１入力端子３１、第２入力端子３２および出力端子３３のそれぞれ一部ずつと、配線層２０、複数の半導体素子４０および複数の導通部材５０を覆っている。封止樹脂６０は、一対の絶縁層２３、一対のゲート配線層２４、一対の検出配線層２５、複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１ワイヤ５３１および一対の第２ワイヤ５３２を覆っている。さらに封止樹脂６０は、一対のゲート端子３４、一対の検出端子３５および複数のダミー端子３６のそれぞれ一部ずつを覆っている。封止樹脂６０は、たとえば黒色のエポキシ樹脂が由来となっている。図２〜図８に示すように、封止樹脂６０は、頂面６１、底面６２、一対の第１側面６３Ａ、一対の第２側面６３Ｂ、複数の第３側面６３Ｃ、複数の第４側面６３Ｄ、複数の切欠部６３Ｅおよび複数の取付け孔６４を有する。
【００６９】
図９および図１０に示すように、頂面６１は、厚さ方向ｚにおいて支持層１０の主面１０Ａと同じ側を向く。底面６２は、厚さ方向ｚにおいて頂面６１とは反対側を向く。図５に示すように、底面６２から支持層１０（絶縁部１１）の裏面１０Ｂが露出している。
【００７０】
図２〜図７、および図１０に示すように、一対の第１側面６３Ａは、頂面６１および底面６２の双方につながり、かつ第１方向ｘを向く。第１方向ｘの一方側に位置する第１側面６３Ａからは、第１入力端子３１の第１端子部３１２、および第２入力端子３２の第２端子部３２２が第１方向ｘの一方側に向けて延びている。第２方向ｙの他方側に位置する第１側面６３Ａからは、出力端子３３の端子部３３２が第１方向ｘの他方側に向けて延びている。このように、第１入力端子３１および第２入力端子３２のそれぞれ一部は、第１方向ｘの一方側において封止樹脂６０から露出している。あわせて、出力端子３３の一部は、第１方向ｘの他方側において封止樹脂６０から露出している。
【００７１】
図２〜図８に示すように、一対の第２側面６３Ｂは、頂面６１および底面６２の双方につながり、かつ第２方向ｙを向く。一対の第２側面６３Ｂのいずれか一方からは、一対のゲート端子３４の端子部３４２、一対の検出端子３５の端子部３５２、および複数のダミー端子３６の端子部３６２が露出している。
【００７２】
図２〜図７、および図１０に示すように、複数の第３側面６３Ｃは、頂面６１および底面６２の双方につながり、かつ第２方向ｙを向く。複数の第３側面６３Ｃは、第１方向ｘの一方側に位置する一対の第３側面６３Ｃと、第１方向ｘの他方側に位置する一対の第３側面６３Ｃとを含む。第１方向ｘの一方側および他方側の各々において、一対の第３側面６３Ｃは、第２方向ｙにおいて対向している。また、第１方向ｘの一方側および他方側の各々において、一対の第３側面６３Ｃは、第１側面６３Ａの第２方向ｙの両端につながっている。
【００７３】
図２〜図１０に示すように、複数の第４側面６３Ｄは、頂面６１および底面６２の双方につながり、かつ第１方向ｘを向く。複数の第４側面６３Ｄは、第１方向ｘにおいて一対の第１側面６３Ａよりも半導体装置Ａ１０の外側に位置する。複数の第４側面６３Ｄは、第１方向ｘの一方側に位置する一対の第４側面６３Ｄと、第１方向ｘの他方側に位置する一対の第４側面６３Ｄとを含む。第１方向ｘの一方側および他方側の各々において、一対の第４側面６３Ｄの第２方向ｙの両端は、一対の第２側面６３Ｂと、一対の第３側面６３Ｃとにつながっている。
【００７４】
図２および図５に示すように、複数の切欠部６３Ｅの各々は、第１側面６３Ａと第３側面６３Ｃとの境界に位置する。厚さ方向ｚに沿って視て、複数の切欠部６３Ｅは、いずれも第１方向ｘおよび第２方向ｙの双方に対して傾斜している。
【００７５】
図９に示すように、複数の取付け孔６４は、厚さ方向ｚにおいて頂面６１から底面６２に至って封止樹脂６０を貫通している。複数の取付け孔６４は、半導体装置Ａ１０をヒートシンクに取り付ける際に利用される。図２および図５に示すように、厚さ方向ｚに沿って視て、複数の取付け孔６４の孔縁は円形状である。複数の取付け孔６４は、厚さ方向ｚに沿って視て封止樹脂６０の四隅に位置する。
【００７６】
次に、半導体装置Ａ１０の作用効果について説明する。
【００７７】
半導体装置Ａ１０は、厚さ方向ｚにおいて互いに反対側を向く主面１０Ａおよび裏面１０Ｂを有する支持層１０と、主面１０Ａに接合された配線層２０と、主面１０Ａと配線層２０との間に介在する接合層１９とを備える。配線層２０は、接合層１９を介した分子接合により主面１０Ａに接合されている。これにより、主面１０Ａとの配線層２０との接合状態は、ハンダなどを用いた分子間力接合と比較して、より強固で、かつ熱に強いものとなる。したがって、半導体装置Ａ１０によれば、支持層１０と配線層２０との接合信頼性の向上を図ることが可能となる。
【００７８】
半導体装置Ａ１０の支持層１０は、裏面１０Ｂを含む絶縁部１１と、主面１０Ａを含む支持部１２と、絶縁部１１と支持部１２との間に介在する中間部１３とを有する。支持部１２は、中間部１３を介した分子接合により絶縁部１１に接合されている。このため、絶縁部１１と支持部１２との接合状態は、分子間力接合よりも強固で、かつ熱に強いものとなる。この場合において、支持部１２の厚さ方向ｚのヤング率は、配線層２０の厚さ方向ｚのヤング率よりも小である。これにより、半導体素子４０から発生した熱に起因し、かつ主面１０Ａと配線層２０との界面に作用する熱応力を緩和することができる。
【００７９】
図１２および図１３に示すように、絶縁部１１の厚さｔ１は、支持部１２の厚さｔ２よりも大である。換言すれば、支持部１２の厚さｔ２は、絶縁部１１の厚さｔ１よりも小である。これにより、配線層２０から支持部１２に伝導された熱を、より速やかに絶縁部１１に伝導させることができる。
【００８０】
図１２および図１３に示すように、絶縁部１１の厚さｔ１、および支持部１２の厚さｔ２の各々は、配線層２０の厚さｔ３よりも小である。換言すれば、配線層２０の厚さｔ３は、絶縁部１１の厚さｔ１、および支持部１２の厚さｔ２の各々よりも大である。これにより、たとえば金属箔である場合と比較して、厚さ方向ｚに対して直交する方向における配線層２０の単位長さ当たりの熱抵抗が軽減される。これにより、半導体素子４０から発生した熱が配線層２０において局所的に集中することが緩和され、かつ当該熱がより広範に伝わりやすくなる。
【００８１】
半導体装置Ａ１０は、配線層２０および半導体素子４０と、支持層１０の一部とを覆う封止樹脂６０をさらに備える。支持層１０の裏面１０Ｂは、封止樹脂６０から露出している。これにより、半導体装置Ａ１０の放熱性をより向上させることができる。
【００８２】
半導体装置Ａ１０においては、厚さ方向ｚに沿って視て、第１支持層１０１の面積は、第１配線層２０１の面積よりも大である。あわせて、厚さ方向ｚに沿って視て、第２支持層１０２の面積は、第２配線層２０２の面積よりも大である。これにより、半導体装置Ａ１０の絶縁耐圧の向上を図ることができる。
【００８３】
半導体装置Ａ１０は、第１配線層２０１に接続された第１入力端子３１と、第２素子４０２に接続された第２入力端子３２とをさらに備える。第１入力端子３１および第２入力端子３２は、第１方向ｘの一方側に位置する。第１入力端子３１および第２入力端子３２は、厚さ方向ｚにおいて互いに離間している。厚さ方向ｚに沿って視て、第２入力端子３２の少なくとも一部（第２端子部３２２）が、第１入力端子３１に重なっている。これにより、半導体装置Ａ１０の使用時に、第２入力端子３２から発生する磁界により、第１入力端子３１の自己インダクタンスを低減させることができるため、半導体装置Ａ１０の電力変換効率の低下が抑制される。
【００８４】
〔第２実施形態〕
図１４〜図１７に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１４は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線で示している。
【００８５】
半導体装置Ａ２０は、支持層１０および配線層２０の構成が、先述した半導体装置Ａ１０におけるこれらの構成と異なる。
【００８６】
図１４〜図１７に示すように、半導体装置Ａ２０においては、厚さ方向ｚに沿って視て、第１支持層１０１の面積は、第１配線層２０１の面積よりも小である。厚さ方向ｚに沿って視て、第２支持層１０２の面積は、第２配線層２０２の面積よりも小である。これにより、半導体装置Ａ２０においては、封止樹脂６０の底面６２と配線層２０との間に、封止樹脂６０の一部が介在する構成となっている。
【００８７】
次に、半導体装置Ａ２０の作用効果について説明する。
【００８８】
半導体装置Ａ２０は、厚さ方向ｚにおいて互いに反対側を向く主面１０Ａおよび裏面１０Ｂを有する支持層１０と、主面１０Ａに接合された配線層２０と、主面１０Ａと配線層２０との間に介在する接合層１９とを備える。配線層２０は、接合層１９を介した分子接合により主面１０Ａに接合されている。したがって、半導体装置Ａ２０によっても、支持層１０と配線層２０との接合信頼性の向上を図ることが可能となる。
【００８９】
半導体装置Ａ２０においては、厚さ方向ｚに沿って視て、第１支持層１０１の面積は、第１配線層２０１の面積よりも小である。あわせて、厚さ方向ｚに沿って視て、第２支持層１０２の面積は、第２配線層２０２の面積よりも小である。これにより、厚さ方向ｚにおいて支持層１０の裏面１０Ｂと同じ側を向く配線層２０の表面の一部が、封止樹脂６０に接する構成となる。このため、裏面１０Ｂが封止樹脂６０の底面６２から露出した状態であっても、支持層１０および配線層２０が底面６２から脱落することを防止できる。
【００９０】
〔第３実施形態〕
図１８〜図２２に基づき、本発明の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１８の断面位置は、先述した半導体装置Ａ１０の図９の断面位置と同一である。図１９の断面位置は、先述した半導体装置Ａ１０の図１０の断面位置と同一である。
【００９１】
半導体装置Ａ３０は、支持層１０および配線層２０の構成が、先述した半導体装置Ａ１０におけるこれらの構成と異なる。
【００９２】
図１８〜図２１に示すように、半導体装置Ａ３０においては、支持層１０は、絶縁部１１、支持部１２および中間部１３を有さない絶縁板である。支持層１０は、たとえば、窒化アルミニウムを含むセラミックスである。
【００９３】
図１８〜図２１に示すように、半導体装置Ａ３０においては、配線層２０は、基層２１および導電層２２を有する。基層２１は、配線層２０の体積の大半を占めている。基層２１は、接合層１９を介した分子接合により主面１０Ａに接合されている。基層２１は、炭素を含む材料からなる。半導体装置Ａ３０においては、基層２１は、単結晶グラファイトを含む材料からなる。なお、基層２１の材料は、たとえば炭素繊維強化樹脂（carbon fiber reinforced plastic,ＣＦＲＰ）を含むものでもよい。図２２に示すように、単結晶グラファイトの結晶２１Ａが連なる方向である当該単結晶グラファイトの面内方向は、厚さ方向ｚに平行である。単結晶グラファイトの結晶２１Ａが積層する方向である当該単結晶グラファイトの面外方向は、厚さ方向ｚに対して直交する方向（半導体装置Ａ３０が示す例においては第２方向ｙ）に平行である。図２０および図２１に示すように、基層２１の厚さｔ５は、支持層１０の厚さｔ４よりも大である。
【００９４】
図１８〜図２１に示すように、導電層２２は、基層２１に積層されている。複数の半導体素子４０は、導電層２２に接合されている。導電層２２は、スパッタリング法により形成された金属薄膜層と、電解めっきにより形成されためっき層とを含む。これらは、基層２１に対して当該金属薄膜層、当該めっき層の順に積層されている。当該金属薄膜層は、チタン（Ｔい）および銅を含む。当該めっき層は、銅を含む。
【００９５】
接合層１９を介した支持層１０の主面１０Ａと、配線層２０の基層２１との分子接合の方法について説明する。まず、主面１０Ａと、配線層２０の基層２１の表面との各々にプラズマ処理を行うことにより、これらの面を粗化させ、かつこれらの面にヒドロキシ基を生成させる。次いで、これらの面に、トリアジンジチオールを含む分子接合剤を塗布する。当該分子接合剤は、先述した半導体装置Ａ１０にかかる分子接合に用いる分子接合剤の具体例と同一である。次いで、支持層１０および基層２１を加熱処理することにより、これらに生成されたヒドロキシ基と当該分子接合剤に含有された有機化合物が化学結合する。この結果、主面１０Ａには、絶縁部１１と化学結合されたトリアジンジチオールが生成される。同様に、当該分子接合剤が塗布された基層２１の表面には、基層２１と化学結合されたトリアジンジチオールが生成される。最後に、それぞれにトリアジンジチオールが生成された主面１０Ａと、基層２１の表面とを互いに密着させて加熱および加圧処理を行うことにより、トリアジンジチオールどうしがジスルフィド結合する。これにより、基層２１は、接合層１９を介した分子接合により主面１０Ａに接合される。
【００９６】
次に、半導体装置Ａ３０の作用効果について説明する。
【００９７】
半導体装置Ａ３０は、厚さ方向ｚにおいて互いに反対側を向く主面１０Ａおよび裏面１０Ｂを有する支持層１０と、主面１０Ａに接合された配線層２０と、主面１０Ａと配線層２０との間に介在する接合層１９とを備える。配線層２０は、接合層１９を介した分子接合により主面１０Ａに接合されている。したがって、半導体装置Ａ３０によっても、支持層１０と配線層２０との接合信頼性の向上を図ることが可能となる。
【００９８】
半導体装置Ａ３０においては、支持層１０は絶縁板である。配線層２０は、支持層１０の主面１０Ａに接合される基層２１と、基層２１に積層され、かつ半導体素子４０が接合される導電層２２とを有する。基層２１は、単結晶グラファイトを含む材料からなる。図２２に示すように、当該単結晶グラファイトの面内方向は、厚さ方向ｚに平行である。図２０および図２１に示すように、基層２１の厚さｔ５は、支持層１０の厚さｔ４よりも大である。これにより、厚さ方向ｚと、厚さ方向ｚに直交する一方向（半導体装置Ａ３０が示す例においては第１方向ｘ）との双方における配線層２０の単位長さ当たりの熱抵抗を低減することができる。単結晶グラファイトの面内方向の熱伝導率は、銅の熱伝導率（３９８Ｗ／（ｍ・Ｋ））の約４倍である。このため、半導体装置Ａ３０の放熱性を、先述した半導体装置Ａ１０よりもさらに向上させることが可能である。
【００９９】
〔第４実施形態〕
図２３および図２４に基づき、本発明の第４実施形態にかかる半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２３の断面位置は、先述した半導体装置Ａ１０の図９の断面位置と同一である。図２４の断面位置は、先述した半導体装置Ａ１０の図１０の断面位置と同一である。
【０１００】
半導体装置Ａ４０は、支持層１０および配線層２０の構成が、先述した半導体装置Ａ３０におけるこれらの構成と異なる。
【０１０１】
図２３および図２４に示すように、半導体装置Ａ４０においては、厚さ方向ｚに沿って視て、第１支持層１０１の面積は、第１配線層２０１の面積よりも小である。厚さ方向ｚに沿って視て、第２支持層１０２の面積は、第２配線層２０２の面積よりも小である。これにより、半導体装置Ａ４０においては、封止樹脂６０の底面６２と配線層２０との間に、封止樹脂６０の一部が介在する構成となっている。
【０１０２】
次に、半導体装置Ａ４０の作用効果について説明する。
【０１０３】
半導体装置Ａ４０は、厚さ方向ｚにおいて互いに反対側を向く主面１０Ａおよび裏面１０Ｂを有する支持層１０と、主面１０Ａに接合された配線層２０と、主面１０Ａと配線層２０との間に介在する接合層１９とを備える。配線層２０は、接合層１９を介した分子接合により主面１０Ａに接合されている。したがって、半導体装置Ａ４０によっても、支持層１０と配線層２０との接合信頼性の向上を図ることが可能となる。
【０１０４】
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【０１０５】
Ａ１０，Ａ２０，Ａ３０，Ａ４０：半導体装置
１０：支持層
１０Ａ：支持面
１０Ｂ：底面
１０１：第１支持層
１０２：第２支持層
１１：絶縁部
１２：支持部
１３：中間部
１９：接合層
２０：配線層
２０１：第１配線層
２０２：第２配線層
２３：絶縁層
２４：ゲート配線層
２５：検出配線層
３１：第１入力端子
３１１：第１接続部
３１２：第１端子部
３２：第２入力端子
３２１：第２接続部
３２１Ａ：連結部
３２１Ｂ：延出部
３２２：第２端子部
３３：出力端子
３３１：接続部
３３１Ａ：櫛歯部
３３２：端子部
３４：ゲート端子
３４１：接続部
３４２：端子部
３５：検出端子
３５１：接続部
３５２：端子部
３６：ダミー端子
３６１：接続部
３６２：端子部
３９：絶縁材
３９１：介在部
３９２：延出部
４０：半導体素子
４０Ａ：第１面
４０Ｂ：第２面
４０１：第１素子
４０２：第２素子
４１：第１電極
４２：第２電極
４３：ゲート電極
４４：絶縁膜
４９：導電接合層
５０：導通部材
５１：ゲートワイヤ
５１１：第１ゲートワイヤ
５１２：第２ゲートワイヤ
５２：検出ワイヤ
５２１：第１検出ワイヤ
５２２：第２検出ワイヤ
５３１：第１ワイヤ
５３２：第２ワイヤ
６０：封止樹脂
６１：頂面
６２：底面
６３Ａ：第１側面
６３Ｂ：第２側面
６３Ｃ：第３側面
６３Ｄ：第４側面
６３Ｅ：切欠部
６４：取付け孔
ｔ１，ｔ２，ｔ３：厚さ
ｔ４，ｔ５：厚さ
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向
【図１】
2020092108.tif 000003
【図２】
2020092108.tif 000004
【図３】
2020092108.tif 000005
【図４】
2020092108.tif 000006
【図５】
2020092108.tif 000007
【図６】
2020092108.tif 000008
【図７】
2020092108.tif 000009
【図８】
2020092108.tif 000010
【図９】
2020092108.tif 000011
【図１０】
2020092108.tif 000012
【図１１】
2020092108.tif 000013
【図１２】
2020092108.tif 000014
【図１３】
2020092108.tif 000015
【図１４】
2020092108.tif 000016
【図１５】
2020092108.tif 000017
【図１６】
2020092108.tif 000018
【図１７】
2020092108.tif 000019
【図１８】
2020092108.tif 000020
【図１９】
2020092108.tif 000021
【図２０】
2020092108.tif 000022
【図２１】
2020092108.tif 000023
【図２２】
2020092108.tif 000024
【図２３】
2020092108.tif 000025
【図２４】
2020092108.tif 000026