(57)【要約】【課題】第１、第２のデータチャネル信号を受信する第１、第２の受信回路の出力信号の適正なサンプリングを実現する調整を可能にする回路装置等の提供。【解決手段】回路装置１０は、画像データを伝送する差動の第１のデータチャネル信号ＤＰ１、ＤＭ１が入力される差動入力の第１のアンプ回路２２を有する第１の受信回路２０と、画像データを伝送する差動の第２のデータチャネル信号ＤＰ２、ＤＭ２が入力される差動入力の第２のアンプ回路３２を有する第２の受信回路３０と、第１のアンプ回路２２の周波数応答特性と第２のアンプ回路３２の周波数応答特性を調整することで、第１の受信回路２０の出力信号の電圧変化タイミングと第２の受信回路３０の出力信号の電圧変化タイミングを調整する調整回路６０を含む。【選択図】図１
2020092286.tif 000002
【特許請求の範囲】
【請求項１】
画像データを伝送する差動の第１のデータチャネル信号が入力される差動入力の第１のアンプ回路を有する第１の受信回路と、
前記画像データを伝送する差動の第２のデータチャネル信号が入力される差動入力の第２のアンプ回路を有する第２の受信回路と、
前記第１のアンプ回路の周波数応答特性と、前記第２のアンプ回路の周波数応答特性を調整することで、前記第１の受信回路の出力信号の電圧変化タイミングと前記第２の受信回路の出力信号の電圧変化タイミングを調整する調整回路と、
を含むことを特徴とする回路装置。
【請求項２】
請求項１に記載の回路装置において、
前記第１のアンプ回路は、
第１のカレントミラー回路と、
第１の周波数応答特性調整用バイアス電圧に基づき制御される第１のバイアス電流源トランジスターと、
前記第１のカレントミラー回路と前記第１のバイアス電流源トランジスターとの間に設けられ、差動の前記第１のデータチャネル信号が入力される第１の差動対トランジスターと、
を含み、
前記第２のアンプ回路は、
第２のカレントミラー回路と、
第２の周波数応答特性調整用バイアス電圧に基づき制御される第２のバイアス電流源トランジスターと、
前記第２のカレントミラー回路と前記第２のバイアス電流源トランジスターとの間に設けられ、差動の前記第２のデータチャネル信号が入力される第２の差動対トランジスターと、
を含むことを特徴とする回路装置。
【請求項３】
請求項２に記載の回路装置において、
前記調整回路は、
前記第１の周波数応答特性調整用バイアス電圧により前記第１のアンプ回路の前記周波数応答特性を調整し、
前記第２の周波数応答特性調整用バイアス電圧により前記第２のアンプ回路の前記周波数応答特性を調整することを特徴とする回路装置。
【請求項４】
請求項１に記載の回路装置において、
前記調整回路は、
前記第１の受信回路の前記出力信号の前記電圧変化タイミングと、前記第２の受信回路の前記出力信号の前記電圧変化タイミングとを比較し、
前記第２の受信回路の前記出力信号の前記電圧変化タイミングの方が遅いときに、
前記第１のアンプ回路の前記周波数応答特性を調整することで、前記第１の受信回路の前記出力信号の前記電圧変化タイミングを遅らせる調整を行うことを特徴とする回路装置。
【請求項５】
請求項４に記載の回路装置において、
前記第１のアンプ回路は、
第１のカレントミラー回路と、
第１の周波数応答特性調整用バイアス電圧に基づき制御される第１のバイアス電流源トランジスターと、
前記第１のカレントミラー回路と前記第１のバイアス電流源トランジスターとの間に設けられ、差動の前記第１のデータチャネル信号が入力される第１の差動対トランジスターと、
を含み、
前記調整回路は、
前記第２の受信回路の前記出力信号の前記電圧変化タイミングの方が遅いときに、
前記第１の周波数応答特性調整用バイアス電圧により前記第１のアンプ回路の前記周波数応答特性を調整することで、前記第１の受信回路の前記出力信号の前記電圧変化タイミングを遅らせる調整を行うことを特徴とする回路装置。
【請求項６】
請求項５に記載の回路装置において、
周波数応答特性調整用のバイアス電圧値を記憶するルックアップテーブルを含み、
前記調整回路は、
前記ルックアップテーブルを用いて、前記第１の周波数応答特性調整用バイアス電圧を調整することで、前記第１のアンプ回路の前記周波数応答特性を調整することを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の回路装置において、
差動クロック信号が入力されるクロック受信回路と、
前記クロック受信回路が出力するクロック信号に基づいて、前記第１の受信回路の前記出力信号と前記第２の受信回路の前記出力信号を取り込んで、前記画像データに対する処理を行う処理回路と、
を含むことを特徴とする回路装置。
【請求項８】
請求項７に記載の回路装置において、
前記クロック受信回路は、
前記差動クロック信号が入力される差動入力の第３のアンプ回路を含み、
前記調整回路は、
前記第３のアンプ回路の周波数応答特性を調整することで設定される取り込みタイミングで、前記第１の受信回路の前記出力信号と前記第２の受信回路の前記出力信号を前記クロック信号により取り込んで、前記第１の受信回路の前記出力信号の前記電圧変化タイミングと前記第２の受信回路の前記出力信号の前記電圧変化タイミングを調整することを特徴とする回路装置。
【請求項９】
請求項１に記載の回路装置において、
前記調整回路は、
前記第１のアンプ回路の前記周波数応答特性及びゲインと、前記第２のアンプ回路の前記周波数応答特性及びゲインを調整することで、前記第１の受信回路の前記出力信号の前記電圧変化タイミングと前記第２の受信回路の前記出力信号の前記電圧変化タイミングを調整することを特徴とする回路装置。
【請求項１０】
請求項９に記載の回路装置において、
前記第１のアンプ回路は、
第１のゲイン調整用バイアス電圧により制御される第１のゲイン調整用トランジスターを有する第１のカレントミラー回路と、
第１の周波数応答特性調整用バイアス電圧に基づき制御される第１のバイアス電流源トランジスターと、
前記第１のカレントミラー回路と前記第１のバイアス電流源トランジスターとの間に設けられ、差動の前記第１のデータチャネル信号が入力される第１の差動対トランジスターと、
を含み、
前記第２のアンプ回路は、
第２のゲイン調整用バイアス電圧により制御される第２のゲイン調整用トランジスターを有する第２のカレントミラー回路と、
第２の周波数応答特性調整用バイアス電圧に基づき制御される第２のバイアス電流源トランジスターと、
前記第２のカレントミラー回路と前記第２のバイアス電流源トランジスターとの間に設けられ、差動の前記第２のデータチャネル信号が入力される第２の差動対トランジスターと、
を含むことを特徴とする回路装置。
【請求項１１】
請求項１０に記載の回路装置において、
前記調整回路は、
前記第１のゲイン調整用バイアス電圧により前記第１のアンプ回路の前記ゲインを調整し、
前記第１の周波数応答特性調整用バイアス電圧により前記第１のアンプ回路の前記周波数応答特性を調整し、
前記第２のゲイン調整用バイアス電圧により前記第２のアンプ回路の前記ゲインを調整し、
前記第２の周波数応答特性調整用バイアス電圧により前記第２のアンプ回路の前記周波数応答特性を調整することを特徴とする回路装置。
【請求項１２】
前記第１、第２の受信回路の出力信号がデータ信号として入力されて電気光学パネルを駆動する表示ドライバー回路を有する請求項１乃至１１のいずれか一項に記載の回路装置と、
前記電気光学パネルと、
を含むことを特徴とする電気光学装置。
【請求項１３】
請求項１乃至１１のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
従来より、回路装置間の高速な通信を可能にするインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）などの高速データ転送が知られている。例えばＬＶＤＳでは、送信回路がシリアル化されたデータを差動信号により送信し、受信回路が差動信号を差動増幅することでデータ転送を実現する。このようなＬＶＤＳなどの高速データ転送では、送信回路での差動信号のコモンモード電圧の変動や、伝送路での信号振幅の減少が大きな問題となる。例えば特許文献１には、このような問題を解決するために、差動アンプのオフセットや、送信回路が高域側を増幅して送信する際のプリエンファシス量を調整する手法が開示されている。また受信回路にイコライザーを設け、特定周波数においてのみゲインを高くする手法も開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２２３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
伝送路での信号振幅の減少などの問題が生じると、高速データ転送の転送速度を高速化することが難しくなる。一方、この問題を解決するために受信回路の入力端子付近にイコライザーを設ける手法も考えられるが、回路規模が大きくなったり、消費電力が増加するなどの問題を招く。また転送速度の高速化のために複数のデータチャンネルに対応した複数の受信回路を設ける場合がある。この場合に、伝送路の差異や受信回路のアンプ回路の特性バラツキなどが原因になって、データ信号の遅延にズレが発生すると、データを適正にサンプリングできなくなる問題も発生する。
【課題を解決するための手段】
【０００５】
本発明の一態様は、画像データを伝送する差動の第１のデータチャネル信号が入力される差動入力の第１のアンプ回路を有する第１の受信回路と、前記画像データを伝送する差動の第２のデータチャネル信号が入力される差動入力の第２のアンプ回路を有する第２の受信回路と、前記第１のアンプ回路の周波数応答特性と、前記第２のアンプ回路の周波数応答特性を調整することで、前記第１の受信回路の出力信号の電圧変化タイミングと前記第２の受信回路の出力信号の電圧変化タイミングを調整する調整回路と、を含む回路装置に関係する。
【図面の簡単な説明】
【０００６】
【図１】本実施形態の回路装置の構成例。
【図２】アンプ回路の構成例。
【図３】アンプ回路の他の構成例。
【図４】バイアス電圧による電圧変化タイミングの調整についての説明図。
【図５】本実施形態の回路装置の詳細な構成例。
【図６】データチャネル信号、差動クロック信号の信号波形例。
【図７】調整回路の詳細な構成例。
【図８】受信回路の出力信号の電圧変化タイミングの調整を説明する信号波形図。
【図９】受信回路の出力信号の電圧変化タイミングの調整を説明する信号波形図。
【図１０】ルックアップテーブルの例。
【図１１】調整回路の調整処理の詳細例を説明するフローチャート。
【図１２】調整回路の調整処理の詳細例を説明するフローチャート。
【図１３】調整回路の調整処理の詳細例を説明するフローチャート。
【図１４】ゲイン調整が可能なアンプ回路の構成例。
【図１５】ルックアップテーブルの例。
【図１６】バイアス電圧を変化させたときの信号波形の変化を示す図。
【図１７】本実施形態の電気光学装置の構成例。
【図１８】本実施形態の電子機器の構成例。
【発明を実施するための形態】
【０００７】
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
【０００８】
１．回路装置の構成例
図１に本実施形態の回路装置１０の構成例を示す。回路装置１０は、受信回路２０、３０と調整回路６０を含む。回路装置１０は、インターフェース回路であり、例えば高速データ転送のインターフェース回路である。受信回路２０は第１の受信回路であり、受信回路３０は第２の受信回路である。
【０００９】
受信回路２０は、差動のデータチャネル信号ＤＰ１、ＤＭ１を受信する。具体的には受信回路２０は、画像データを伝送する差動のデータチャネル信号ＤＰ１、ＤＭ１が入力される差動入力のアンプ回路２２を有する。データチャネル信号ＤＰ１、ＤＭ１は第１のデータチャネル信号であり、アンプ回路２２は第１のアンプ回路である。例えば差動信号の正極側のデータチャネル信号ＤＰ１は、アンプ回路２２の非反転入力端子に入力され、差動信号の負極側のデータチャネル信号ＤＭ１は、アンプ回路２２の反転入力端子に入力される。アンプ回路２２は、差動のデータチャネル信号ＤＰ１、ＤＭ１を差動増幅して、例えばシングルエンドの出力信号Ｄ１を出力する。
【００１０】
受信回路３０は、差動のデータチャネル信号ＤＰ２、ＤＭ２を受信する。具体的には受信回路３０は、画像データを伝送する差動のデータチャネル信号ＤＰ２、ＤＭ２が入力される差動入力のアンプ回路３２を有する。データチャネル信号ＤＰ２、ＤＭ２は第２のデータチャネル信号であり、アンプ回路３２は第２のアンプ回路である。例えば差動信号の正極側のデータチャネル信号ＤＰ２は、アンプ回路３２の非反転入力端子に入力され、差動信号の負極側のデータチャネル信号ＤＭ２は、アンプ回路３２の反転入力端子に入力される。アンプ回路３２は、差動のデータチャネル信号ＤＰ２、ＤＭ２を差動増幅して、例えばシングルエンドの出力信号Ｄ２を出力する。
【００１１】
なお図１では回路装置１０に２個の受信回路２０、３０を設けた場合の例を示しているが、受信回路の個数は３個以上であってもよい。例えば画像データがｐビットである場合に、ｐビットのうちのｑビットを、第１のデータチャネルのデータとして、第１の送信回路が送信し、第１の受信回路である受信回路２０が受信する。そして残りのｒビットを、第２のデータチャネルのデータとして、第２の送信回路が送信し、第２の受信回路である受信回路３０が受信する。ここで、ｐ、ｑ、ｒは２以上の整数であり、ｐ＝ｑ＋ｒの関係が成り立つ。例えば１画素の画像データが１２ビットである場合には、ｐ＝１２、ｑ＝６、ｒ＝６になる。或いは、画像データのｐビットに対応してｐ個の受信回路を設けてもよい。そして、画像データの第１のビットを、第１のデータチャネルのデータとして、第１の送信回路が送信し、第１の受信回路が受信し、第２のビットを、第２のデータチャネルのデータとして、第２の送信回路が送信し、第２の受信回路が受信する。同様に、画像データの第３〜第ｐのビットを、第３〜第ｐのデータチャネルのデータとして、第３〜第ｐの送信回路が送信し、第３〜第ｐの受信回路が受信する。或いはｐビットの画像データに対応してｓ×ｐ個の受信回路を設けてもよい。ここでｓは２以上の整数である。例えばｓ＝２であり、ｐ＝１２である場合には、ｐ＝１２ビットの画像データに対応して２×ｐ個＝２４個の受信回路を設ける。このように受信回路の個数を増やすことで、より高速な転送速度の高速データ転送に対応できるようになる。
【００１２】
そして本実施形態の回路装置１０は、受信回路２０、３０の出力信号Ｄ１、Ｄ２の電圧変化タイミングを調整する調整回路６０を含む。例えば調整回路６０は、アンプ回路２２の周波数応答特性と、アンプ回路３２の周波数応答特性を調整することで、受信回路２０の出力信号Ｄ１の電圧変化タイミングと受信回路３０の出力信号Ｄ２の電圧変化タイミングを調整する。具体的には調整回路６０は、出力信号Ｄ１、Ｄ２をモニターして、モニター結果に基づいてアンプ回路２２、３２の周波数応答特性を調整し、これにより受信回路２０、３０の出力信号Ｄ１、Ｄ２の電圧変化タイミングを調整する。例えば調整回路６０は、アンプ回路２２、３２のバイアス電流源のバイアス電流を制御するバイアス電圧ＶＢ１、ＶＢ２により、アンプ回路２２、３２の周波数応答特性を調整する。バイアス電圧ＶＢ１は、第１の周波数応答特性調整用バイアス電圧であり、バイアス電圧ＶＢ２は、第２の周波数応答特性調整用バイアス電圧である。周波数応答特性はアンプ回路２２、３２のスループットと言うこともできる。アンプ回路２２、３２の周波数応答特性に応じて出力信号Ｄ１、Ｄ２の信号遅延が変化する。例えば調整回路６０が、アンプ回路２２、３２の周波数応答特性を、スループットを高くする周波数応答特性に調整することで出力信号Ｄ１、Ｄ２の信号遅延は小さくなり、スループットを低くする周波数応答特性に調整することで出力信号Ｄ１、Ｄ２の信号遅延は大きくなる。一例としては、調整回路６０が、バイアス電圧ＶＢ１、ＶＢ２を高い電圧に変化させると、出力信号Ｄ１、Ｄ２の信号遅延は小さくなり、バイアス電圧ＶＢ１、ＶＢ２を低い電圧に変化させると、出力信号Ｄ１、Ｄ２の信号遅延は大きくなる。また電圧変化タイミングは、出力信号Ｄ１、Ｄ２のエッジのタイミングであり、出力信号Ｄ１、Ｄ２の出力タイミングと言うこともできる。出力信号Ｄ１、Ｄ２のエッジは出力信号Ｄ１、Ｄ２の立ち上がりエッジ及び立ち下がりエッジの少なくとも一方である。
【００１３】
このように図１の回路装置１０によれば、画像データのデータチャネル信号ＤＰ１、ＤＭ１が受信回路２０のアンプ回路２２により差動増幅されて、出力信号Ｄ１として出力され、画像データのデータチャネル信号ＤＰ２、ＤＭ２が受信回路３０のアンプ回路３２により差動増幅されて、出力信号Ｄ２として出力されるようになる。従って、画像データを複数のデータチャネルに分けて差動伝送する高速データ転送の実現が可能になる。
【００１４】
この場合に、データチャネル信号ＤＰ１、ＤＭ１の伝送路とデータチャネル信号ＤＰ２、ＤＭ２の伝送路の差異や、アンプ回路２２、３２の特性バラツキのずれが原因で、出力信号Ｄ１、Ｄ２の間に信号遅延差が生じる。例えば伝送路がＣＯＦ（Chip on film）などのフィルム状基板に形成された配線である場合に、配線の寄生抵抗や寄生容量の差異によって、伝送路に差異が発生し、出力信号Ｄ１、Ｄ２の間に信号遅延差が生じる。また差動のデータチャネル信号ＤＰ１、ＤＭ１やデータチャネル信号ＤＰ２、ＤＭ２のコモンモード電圧が変動すると、これらの差動信号のクロスポイントがずれてしまい、これによっても出力信号Ｄ１、Ｄ２に信号遅延差が生じてしまう。このようなコモンモード電圧の変動の影響を無くすために、送信回路からの差動信号を、ＡＣ結合のコンデンサーを介して回路装置１０に入力することが望ましい。しかしながら、大容量のコンデンサーを用いると、消費電力が増加する問題が生じる。
【００１５】
このように、データチャネル信号ＤＰ１、ＤＭ１を受信回路２０が受信し、データチャネル信号ＤＰ２、ＤＭ２を受信回路３０が受信するというように、複数のデータチャネル信号を複数の受信回路で受信する構成では、出力信号Ｄ１、Ｄ２の間に信号遅延差が発生してしまうという問題がある。そして、出力信号Ｄ１、Ｄ２の信号遅延差が大きくなると、出力信号Ｄ１、Ｄ２をクロック信号により適正にサンプリングすることが難しくなってしまう。例えばクロック信号によるサンプリングのためには、十分なセットアップ時間やホールド時間を確保する必要があるが、出力信号Ｄ１、Ｄ２の信号遅延差が大きくなると、セットアップ時間やホールド時間の確保が困難になる。特にデータ転送の転送速度が高速になると、セットアップ時間やホールド時間の確保が更に困難になる。
【００１６】
この点、本実施形態では、アンプ回路２２、３２の周波数応答特性を調整することで、受信回路２０、３０の出力信号Ｄ１、Ｄ２の電圧変化タイミングが調整され、出力信号Ｄ１、Ｄ２の信号遅延差を減少させることが可能になる。従って、イコライザー等の大規模な回路を設けなくても、出力信号Ｄ１、Ｄ２の信号遅延差を小さくすることができ、出力信号Ｄ１、Ｄ２を適正にサンプリングできるようになる。従って、少ない回路規模で、高速なデータ転送に対応できる回路装置１０の提供が可能になる。
【００１７】
図２にアンプ回路２２、３２の構成例を示す。アンプ回路２２は、第１のカレントミラー回路であるカレントミラー回路２８と、第１のバイアス電流源トランジスターであるトランジスターＴＡ５と、第１の差動対トランジスターであるトランジスターＴＡ３、ＴＡ４を含む。カレントミラー回路２８は、第１導電型であるＰ型のトランジスターＴＡ１、ＴＡ２により構成される。トランジスターＴＡ１、ＴＡ２は、高電位側電源であるＶＤＤのノードとノードＮＡ１、ＮＡ２との間に設けられ、ゲートがノードＮＡ１に接続される。第１のバイアス電流源トランジスターであるトランジスターＴＡ５は、第１の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ１に基づき制御される。例えばトランジスターＴＡ５は、第２導電型であるＮ型のトランジスターであり、ゲートにバイアス電圧ＶＢ１が入力されて、トランジスターＴＡ５に流れるバイアス電流が制御される。第１の差動対トランジスターであるトランジスターＴＡ３、ＴＡ４は、カレントミラー回路２８とトランジスターＴＡ５との間に設けられ、差動のデータチャネル信号ＤＰ１、ＤＭ１が入力される。具体的には、トランジスターＴＡ３、ＴＡ４は、Ｎ型のトランジスターであり、ノードＮＡ１、ＮＡ２とノードＮＡ３との間に設けられる。そしてトランジスターＴＡ３のゲートにデータチャネル信号ＤＰ１が入力され、トランジスターＴＡ４のゲートにデータチャネル信号ＤＭ１が入力される。またバイアス電圧ＶＢ１がゲートに入力されるトランジスターＴＡ５は、ノードＮＡ３と、低電位側電源であるＶＳＳのノードとの間に設けられる。なお本実施形態における接続は、電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることである。電気的な接続は、電気信号による情報の伝達が可能となる接続であり、信号線や能動素子等を介した接続であってもよい。
【００１８】
またアンプ回路３２は、第２のカレントミラー回路であるカレントミラー回路３８と、第２のバイアス電流源トランジスターであるトランジスターＴＢ５と、第２の差動対トランジスターであるトランジスターＴＢ３、ＴＢ４を含む。カレントミラー回路３８は、Ｐ型のトランジスターＴＢ１、ＴＢ２により構成される。トランジスターＴＢ１、ＴＢ２は、ＶＤＤのノードとノードＮＢ１、ＮＢ２との間に設けられ、ゲートがノードＮＢ１に接続される。第２のバイアス電流源トランジスターであるトランジスターＴＢ５は、第２の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ２に基づき制御される。例えばトランジスターＴＢ５は、Ｎ型のトランジスターであり、ゲートにバイアス電圧ＶＢ２が入力されて、トランジスターＴＢ５に流れるバイアス電流が制御される。第２の差動対トランジスターであるトランジスターＴＢ３、ＴＢ４は、カレントミラー回路３８とトランジスターＴＢ５との間に設けられ、差動のデータチャネル信号ＤＰ２、ＤＭ２が入力される。具体的には、トランジスターＴＢ３、ＴＢ４は、Ｎ型のトランジスターであり、ノードＮＢ１、ＮＢ２とノードＮＢ３との間に設けられる。そしてトランジスターＴＢ３のゲートにデータチャネル信号ＤＰ２が入力され、トランジスターＴＢ４のゲートにデータチャネル信号ＤＭ２が入力される。またバイアス電圧ＶＢ２がゲートに入力されるトランジスターＴＢ５は、ノードＮＢ３とＶＳＳのノードとの間に設けられる。
【００１９】
更に具体的にはアンプ回路２２は、トランジスターＴＡ１〜ＴＡ５により構成される差動部２４と、トランジスターＴＡ６〜ＴＡ１０により構成される出力部２６を含む。Ｐ型のトランジスターＴＡ６とＮ型のトランジスターＴＡ７は、ＶＤＤのノードとＶＳＳのノードの間に直列に設けられ、ゲートに、差動部２４の出力ノードであるノードＮＡ２が接続される。即ち差動部２４の出力信号ＱＡ１がトランジスターＴＡ６、ＴＡ７のゲートに入力される。Ｐ型のトランジスターＴＡ８とＮ型のトランジスターＴＡ９は、ＶＤＤのノードとＶＳＳのノードの間に直列に設けられ、トランジスターＴＡ６、ＴＡ７のドレインノードであるノードＮＡ４が、ゲートに接続される。そしてトランジスターＴＡ８、ＴＡ９のドレインノードであるノードＮＡ５から出力信号Ｄ１が出力される。またＰ型のトランジスターＴＡ１０はＶＤＤのノードとノードＮＡ２の間に設けられ、ゲートにイネーブル信号ＥＮが入力される。イネーブル信号ＥＮがＨレベルである場合には、アンプ回路２２は動作イネーブル状態になり、イネーブル信号ＥＮがＬレベルである場合には、ノードＮＡ２がＶＤＤのレベルになることで、アンプ回路２２は動作ディスエーブル状態になる。
【００２０】
またアンプ回路３２は、トランジスターＴＢ１〜ＴＢ５により構成される差動部３４と、トランジスターＴＢ６〜ＴＢ１０により構成される出力部３６を含む。Ｐ型のトランジスターＴＢ６とＮ型のトランジスターＴＢ７は、ＶＤＤのノードとＶＳＳのノードの間に直列に設けられ、ゲートに、差動部３４の出力ノードであるノードＮＢ２が接続される。即ち差動部３４の出力信号ＱＢ１がトランジスターＴＢ６、ＴＢ７のゲートに入力される。Ｐ型のトランジスターＴＢ８とＮ型のトランジスターＴＢ９は、ＶＤＤのノードとＶＳＳのノードの間に直列に設けられ、トランジスターＴＢ６、ＴＢ７のドレインノードであるノードＮＢ４が、ゲートに接続される。そしてトランジスターＴＢ８、ＴＢ９のドレインノードであるノードＮＢ５から出力信号Ｄ２が出力される。またＰ型のトランジスターＴＢ１０はＶＤＤのノードとノードＮＢ２の間に設けられ、ゲートにイネーブル信号ＥＮが入力される。イネーブル信号ＥＮがＨレベルである場合には、アンプ回路３２は動作イネーブル状態になり、イネーブル信号ＥＮがＬレベルである場合には、ノードＮＢ２がＶＤＤのレベルになることで、アンプ回路３２は動作ディスエーブル状態になる。
【００２１】
図２の構成によれば、バイアス電圧ＶＢ１によりトランジスターＴＡ５に流れるバイアス電流が制御されることで、アンプ回路２２の周波数応答特性が調整され、スルーレートが制御される。これにより、出力信号Ｄ１の電圧変化タイミングを調整できるようになり、出力信号Ｄ１の信号遅延を制御できるようになる。またバイアス電圧ＶＢ２によりトランジスターＴＢ５に流れるバイアス電流が制御されることで、アンプ回路３２の周波数応答特性が調整され、スルーレートが制御される。これにより、出力信号Ｄ２の電圧変化タイミングを調整できるようになり、出力信号Ｄ２の信号遅延を制御できるようになる。このように図２の構成によれば、バイアス電圧ＶＢ１、ＶＢ２によりアンプ回路２２、３２の周波数応答特性を調整することで、出力信号Ｄ１、Ｄ２の電圧変化タイミングを調整し、出力信号Ｄ１、Ｄ２の信号遅延差を減少させることが可能になる。
【００２２】
また本実施形態では調整回路６０は、第１の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ１によりアンプ回路２２の周波数応答特性を調整し、第２の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ２によりアンプ回路３２の周波数応答特性を調整する。このようにすれば、調整回路６０がバイアス電圧ＶＢ１、ＶＢ２を変化させることで、アンプ回路２２、３２の周波数応答特性が調整され、出力信号Ｄ１、Ｄ２の電圧変化タイミングが調整されることで、出力信号Ｄ１、Ｄ２の信号遅延差を減少させる調整が可能になる。
【００２３】
なおアンプ回路２２、３２は図２の構成に限定されず、種々の変形実施が可能である。図３にアンプ回路２２、３２の他の構成例を示す。図３では、アンプ回路２２は、差動入力、差動出力のアンプＡＭＡ１と、アンプＡＭＡ１の後段に設けられる差動入力、差動出力のアンプＡＭＡ２と、アンプＡＭＡ２の後段に設けられる差動入力、シングルエンド出力のアンプＡＭＡ３を含む。アンプＡＭＡ１は、データチャネル信号ＤＰ１、ＤＭ１が入力され、差動出力信号ＱＰＡ１、ＱＭＡ１を出力する。アンプＡＭＡ２は、アンプＡＭＡ１からの差動出力信号ＱＰＡ１、ＱＭＡ１が入力され、差動出力信号ＱＰＡ２、ＱＭＡ２を出力する。アンプＡＭＡ３は、アンプＡＭＡ２からの差動出力信号ＱＰＡ２、ＱＭＡ２が入力され、シングルエンドの出力信号Ｄ１を出力する。
【００２４】
またアンプ回路３２は、差動入力、差動出力のアンプＡＭＢ１と、アンプＡＭＢ１の後段に設けられる差動入力、差動出力のアンプＡＭＢ２と、アンプＡＭＢ２の後段に設けられる差動入力、シングルエンド出力のアンプＡＭＢ３を含む。アンプＡＭＢ１は、データチャネル信号ＤＰ２、ＤＭ２が入力され、差動出力信号ＱＰＢ１、ＱＭＢ１を出力する。アンプＡＭＢ２は、アンプＡＭＢ１からの差動出力信号ＱＰＢ１、ＱＭＢ１が入力され、差動出力信号ＱＰＢ２、ＱＭＢ２を出力する。アンプＡＭＢ３は、アンプＡＭＢ２からの差動出力信号ＱＰＢ２、ＱＭＢ２が入力され、シングルエンドの出力信号Ｄ２を出力する。
【００２５】
図３の構成においても、例えばアンプＡＭＡ１又はアンプＡＭＡ２や、アンプＡＭＢ１又はＡＭＢ２などの周波数応答特性を、バイアス電圧などにより調整することで、出力信号Ｄ１、Ｄ２の電圧変化タイミングを調整して、出力信号Ｄ１、Ｄ２の信号遅延差を減少させる調整が可能になる。
【００２６】
図４はバイアス電圧による電圧変化タイミングの調整についての説明図である。図４においてデータチャネル信号ＤＰは図１〜図３のデータチャネル信号ＤＰ１、ＤＰ２に対応し、データチャネル信号ＤＭはデータチャネル信号ＤＭ１、ＤＭ２に対応し、出力信号Ｄは出力信号Ｄ１、Ｄ２に対応する。またバイアス電圧ＶＢはバイアス電圧ＶＢ１、ＶＢ２に対応する。
【００２７】
図４に示すようにデータチャネル信号ＤＰ、ＤＭは、平衡関係にある状態の信号である差動信号になっている。そして差動信号であるデータチャネル信号ＤＰ、ＤＭのクロスポイントのタイミングから、信号遅延したタイミングで、出力信号Ｄの電圧が変化する。そしてバイアス電圧ＶＢが１．００Ｖのときには、クロスポイントからの信号遅延が最も大きくなっている。バイアス電圧ＶＢを１．００Ｖから１．０８Ｖに上昇させると、クロスポイントからの信号遅延が小さくなり、バイアス電圧ＶＢを１．０８Ｖから１．１６Ｖに上昇させると、クロスポイントからの信号遅延が更に小さくなる。このように、バイアス電圧ＶＢを制御することで、出力信号Ｄの信号遅延を調整できる。従って、アンプ回路２２のバイアス電圧ＶＢ１とアンプ回路３２のバイアス電圧ＶＢ２を制御することで、出力信号Ｄ１、Ｄ２の信号遅延を調整でき、出力信号Ｄ１、Ｄ２の信号遅延差も調整できるようになる。
【００２８】
２．詳細な構成例
図５に回路装置１０の詳細な構成例を示す。図５の回路装置１０は、図１の構成に加えて、クロック受信回路４０と処理回路１４０を含む。また回路装置１０は入力制御回路５０を含むことができる。クロック受信回路４０は、差動クロック信号ＣＬＫＰ、ＣＬＫＭが入力される。そしてシングルエンドのクロック信号ＣＬＫを出力する。クロック受信回路４０は例えば差動入力、シングルエンド出力の回路である。
【００２９】
処理回路１４０は、クロック受信回路４０が出力するクロック信号ＣＬＫに基づいて、受信回路２０の出力信号Ｄ１と受信回路３０の出力信号Ｄ２を取り込んで、画像データに対する処理を行う。処理回路１４０は、例えば複数のデータチャネルにより転送されたデータを元の画像データに再構成する処理などを行う。また処理回路１４０は画像データに対する種々の信号処理を行ってもよい。例えば処理回路１４０は、画像データの相展開用のデータの並べ替え処理を行うことができる。或いは処理回路１４０は、画像データに対するフィルター処理などのデジタル信号処理を行ってもよい。処理回路１４０は、ゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。或いは処理回路１４０を、ＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）などのプロセッサーにより実現してもよい。
【００３０】
図５のようなクロック受信回路４０、処理回路１４０を設ければ、外部の表示コントローラーやＳＯＣ（System-on-a-chip）などの処理装置からのデータチャネル信号ＤＰ１、ＤＭ１、ＤＰ２、ＤＭ２を、処理装置が供給する差動クロック信号ＣＬＫＰ、ＣＬＫＭを用いて取り込むことが可能になる。具体的には、受信回路２０が、処理装置から受信したデータチャネル信号ＤＰ１、ＤＭ１に基づいて出力信号Ｄ１を処理回路１４０に出力し、受信回路３０が、処理装置から受信したデータチャネル信号ＤＰ２、ＤＭ２に基づいて出力信号Ｄ２を処理回路１４０に出力する。またクロック受信回路４０が、処理装置から受信した差動クロック信号ＣＬＫＰ、ＣＬＫＭに基づいてクロック信号ＣＬＫを処理回路１４０に出力する。そして処理回路１４０は、クロック受信回路４０からのクロック信号ＣＬＫに基づいて、受信回路２０からの出力信号Ｄ１と受信回路３０の出力信号Ｄ２をサンプリングすることで取り込んで、画像データに対する各種の処理を行う。このようにすることで、差動クロック信号ＣＬＫＰ、ＣＬＫＭを用いた高速なデータ転送が可能になる。なお本実施形態の変形例として、差動クロック信号ＣＬＫＰ、ＣＬＫＭを外部の処理装置から受信するのではなく、データチャネル信号ＤＰ１、ＤＭ１、ＤＰ２、ＤＭ２からクロック信号を抽出し、抽出したクロック信号を用いてサンプリング動作を行うようにしてもよい。
【００３１】
また図５では、受信回路２０、３０及びクロック受信回路４０と、調整回路６０及び処理回路１４０との間に入力制御回路５０が設けられている。例えば回路装置１０への電源投入後等における調整モードにおいては、入力制御回路５０は、受信回路２０、３０からの出力信号Ｄ１、Ｄ２と、クロック受信回路４０からのクロック信号ＣＬＫを、処理回路１４０に出力せずに、調整回路６０に出力する。そして調整回路６０は、クロック信号ＣＬＫに基づいて出力信号Ｄ１、Ｄ２を取り込んで、受信回路２０の出力信号Ｄ１の電圧変化タイミングと受信回路３０の出力信号Ｄ２の電圧変化タイミングの調整を行う。例えば出力信号Ｄ１、Ｄ２の信号遅延差が小さくなるようにする調整を行う。一方、通常動作モードにおいては、入力制御回路５０は、受信回路２０、３０からの出力信号Ｄ１、Ｄ２と、クロック受信回路４０からのクロック信号ＣＬＫを、処理回路１４０に出力する。そして処理回路１４０は、クロック信号ＣＬＫに基づいて出力信号Ｄ１、Ｄ２を取り込んで、画像データに対する各種の処理を行う。
【００３２】
また図５に示すようにクロック受信回路４０は、差動クロック信号ＣＬＫＰ、ＣＬＫＭが入力される差動入力のアンプ回路４２を含む。アンプ回路４２は第３のアンプ回路である。アンプ回路４２の構成としては、図２、図３のアンプ回路２２、３２と同様の構成を採用できる。即ちアンプ回路４２は、アンプ回路２２、３２と同様に、第３のカレントミラー回路と、第３の周波数応答特性調整用バイアス電圧に基づき制御される第３のバイアス電流源トランジスターと、第３のカレントミラー回路と第３のバイアス電流源トランジスターとの間に設けられ、差動クロック信号ＣＬＫＰ、ＣＬＫＭが入力される第３の差動対トランジスターを含むことができる。第３の周波数応答特性調整用バイアス電圧は図５のバイアス電圧ＶＢ３である。
【００３３】
そして調整回路６０は、クロック受信回路４０のアンプ回路４２の周波数応答特性を調整することで設定される取り込みタイミングで、受信回路２０の出力信号Ｄ１と受信回路３０の出力信号Ｄ２をクロック信号ＣＬＫにより取り込んで、受信回路２０、３０の出力信号Ｄ１、Ｄ２の電圧変化タイミングを調整する。例えば調整回路６０は、第３の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ３をクロック受信回路４０に出力することで、アンプ回路４２の周波数応答特性を調整する。このバイアス電圧ＶＢ３による周波数応答特性の調整により、クロック信号ＣＬＫによる出力信号Ｄ１、Ｄ２の取り込みタイミングが設定される。調整回路６０は、設定された取り込みタイミングで、クロック信号ＣＬＫを用いて出力信号Ｄ１、Ｄ２をサンプリングして取り込む。そして調整回路６０は、出力信号Ｄ１、Ｄ２の取り込み結果に基づいて、出力信号Ｄ１、Ｄ２の電圧変化タイミングを調整する。具体的には出力信号Ｄ１、Ｄ２の信号遅延差が少なくなるように調整する。このようにすれば、バイアス電圧ＶＢ３によりクロック信号ＣＬＫの取り込みタイミングが適切なタイミングになるように調整して、受信回路２０、３０の出力信号Ｄ１、Ｄ２を取り込んで、出力信号Ｄ１、Ｄ２の電圧変化タイミングの調整を適正に実行できるようになる。
【００３４】
図６はデータチャネル信号ＤＰ１、ＤＭ１、ＤＰ２、ＤＭ２、差動クロック信号ＣＬＫＰ、ＣＬＫＭの信号波形例である。ＶＣＭは差動信号のコモンモード電圧であり、例えば１Ｖ〜１．３Ｖ程度である。図６に示すようにデータチャネル信号ＤＰ１、ＤＭ１はコモンモード電圧ＶＣＭを基準に正極側又は負極側に変化する。データチャネル信号ＤＰ２、ＤＭ２もコモンモード電圧ＶＣＭを基準に正極側又は負極側に変化する。データチャネル信号ＤＰ１、ＤＭ１の振幅やデータチャネル信号ＤＰ２、ＤＭ２の振幅は例えば２００ｍＶ〜５００ｍＶ程度である。差動クロック信号ＣＬＫＰ、ＣＬＫＭはデータチャネル信号ＤＰ１、ＤＭ１及びデータチャネル信号ＤＰ２、ＤＭ２のサンプリングに用いられる。例えば立ち上がりエッジ及び立ち下がりエッジの両方でサンプリングが行われる。この場合のサンプリングのセットアップ時間がＴＳＳであり、ホールド時間がＴＳＨである。
【００３５】
図６から明らかなように、データチャネル信号ＤＰ１、ＤＭ１とデータチャネル信号ＤＰ２、ＤＭ２との間に信号遅延差があると、十分なセットアップ時間ＴＳＳやホールド時間ＴＳＨを確保できなくなり、適切なサンプリング動作を実現できないという問題が生じる。この点、本実施形態では調整回路６０による調整が行われることで、このような問題の発生を防止できる。
【００３６】
図７に調整回路６０の詳細な構成例を示す。調整回路６０は、取り込み回路６２、制御回路６３、記憶回路６４、演算回路６８、比較回路６９を含む。
【００３７】
取り込み回路６２は、クロック受信回路４０からのクロック信号ＣＬＫに基づいて、受信回路２０、３０の出力信号Ｄ１、Ｄ２を取り込む。取り込み回路６２は、例えばデータ端子に受信回路２０の出力信号Ｄ１又は受信回路３０の出力信号Ｄ２が入力され、クロック端子にクロック信号ＣＬＫが入力されるフリップフロップ回路などにより実現できる。
【００３８】
制御回路６３は調整回路６０の全体的な制御を行う。記憶回路６４は、調整回路６０の調整処理に必要な種々の情報を記憶する。記憶回路６４は、ＲＡＭ６５、ＲＯＭ６６を含み、ＲＯＭ６６はルックアップテーブル６７を含む。例えばＲＡＭ６５は、後述の図１１〜図１３の調整処理において、取得データや、タイミングデータや、差分値などを一時的に記憶する。ＲＯＭ６６は、調整処理の種々の初期値や、期待値データや、ルックアップテーブル６７の情報を記憶する。ＲＯＭ６６は例えばＥＥＰＲＯＭ等の不揮発性メモリーにより実現できる。演算回路６８は、図１１〜図１３の調整処理において、カウント値の演算処理や、差分値の演算処理などを行い、比較回路６９は、取得データと期待値データの比較処理などの種々の比較処理を行う。
【００３９】
図８、図９は、受信回路２０、３０の出力信号Ｄ１、Ｄ２の電圧変化タイミングの調整を説明する信号波形図である。本実施形態では調整回路６０は、受信回路２０の出力信号Ｄ１の電圧変化タイミングと、受信回路３０の出力信号Ｄ２の電圧変化タイミングを比較する。そして受信回路３０の出力信号Ｄ２の電圧変化タイミングの方が遅いときに、アンプ回路２２の周波数応答特性を調整することで、受信回路２０の出力信号Ｄ１の電圧変化タイミングを遅らせる調整を行う。即ち、電圧変化タイミングが早い方の出力信号の電圧変化タイミングを遅らせる調整を行う。
【００４０】
例えば図８では、受信回路２０の出力信号Ｄ１の電圧変化タイミングに比べて、受信回路３０の出力信号Ｄ２の電圧変化タイミングの方が遅れている。即ち出力信号Ｄ１の立ち上がりエッジに比べて、出力信号Ｄ２の立ち上がりエッジの方が遅れている。この場合には図９に示すように、調整回路６０は、受信回路２０の出力信号Ｄ１の電圧変化タイミングを遅らせる調整を行う。具体的には、出力信号Ｄ１の電圧変化タイミングと出力信号Ｄ２の電圧変化タイミングとが揃うように、出力信号Ｄ１の電圧変化タイミングを遅らせる調整を行う。例えば調整回路６０は、出力信号Ｄ２の電圧変化タイミングの方が遅いときに、第１の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ１を調整することで、出力信号Ｄ１の電圧変化タイミングを遅らせる調整を行う。例えばバイアス電圧ＶＢ１を低い電圧に変化させることで、出力信号Ｄ１の電圧変化タイミングを遅らせる。
【００４１】
このように図８、図９では、受信回路２０、３０の出力信号Ｄ１、Ｄ２の電圧変化タイミングを比較し、電圧変化タイミングが早い方の出力信号の電圧変化タイミングを遅らせる調整を行っている。このようにすれば、遅い方の電圧変化タイミングに合わせて、早い方の電圧変化タイミングを調整できるため、データ転送速度が速くなっても、余裕を持って電圧変化タイミングを調整できるようになり、調整回路６０の適正な調整処理を実現できるようになる。
【００４２】
また本実施形態では、例えば図８のように出力信号Ｄ２の電圧変化タイミングの方が遅い場合に、電圧変化タイミングが早い方の受信回路２０のアンプ回路２２に供給するバイアス電圧ＶＢ１を用いて、出力信号Ｄ１の電圧変化レベルの調整を行っている。このようにすれば、周波数応答特性調整用のバイアス電圧ＶＢ１を有効利用して、電圧変化タイミングが早い方の受信回路２０の出力信号Ｄ１の電圧変化タイミングを調整できるようになり、適切なタイミング調整を実現できるようになる。
【００４３】
なお図８、図９では、出力信号Ｄ２の電圧変化タイミングの方が遅い場合について説明したが、出力信号Ｄ１の電圧変化タイミングの方が遅いときには、調整回路６０は、アンプ回路３２の周波数応答特性を調整することで、受信回路３０の出力信号Ｄ２の電圧変化タイミングを遅らせる調整を行う。例えば調整回路６０は、出力信号Ｄ１の電圧変化タイミングの方が遅いときに、第２の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ２を調整することで、出力信号Ｄ２の電圧変化タイミングを遅らせる調整を行う。例えばバイアス電圧ＶＢ２を低い電圧に変化させることで、出力信号Ｄ２の電圧変化タイミングを遅らせる。
【００４４】
また図８では、タイミングＴＭＤ１においてクロック信号ＣＬＫにより出力信号Ｄ１がサンプリングされており、タイミングＴＭＤ２においてクロック信号ＣＬＫにより出力信号Ｄ２がサンプリングされている。そして差分値ＤＥＦ＝ＴＭＤ１−ＴＭＤ２とする。ここではＴＭＤ１、ＴＭＤ２はクロック信号ＣＬＫによる出力信号Ｄ１、Ｄ２のサンプリングタイミングを表す時間タイミング値である。そしてＤＥＦ＜０である場合には、図８のように出力信号Ｄ２の方が出力信号Ｄ１よりも遅れていると判断できる。一方、ＤＥＦ＞０である場合には、出力信号Ｄ１の方が出力信号Ｄ２よりも遅れていると判断できる。
【００４５】
図１０は図７のルックアップテーブル６７の例である。ルックアップテーブル６７は周波数応答特性調整用のバイアス電圧値ＶＢ［ｉ］を記憶する。具体的にはルックアップテーブル６７は、バイアス電圧設定番号ｉに対応づけて、周波数応答特性調整用のバイアス電圧値ＶＢ［ｉ］を記憶する。また図１０ではルックアップテーブル６７は、バイアス電圧設定番号ｉに対応づけて、電圧変化タイミング値についても記憶している。そして調整回路６０は、ルックアップテーブル６７を用いて、バイアス電圧ＶＢ１を調整することで、アンプ回路２２の周波数応答特性を調整する。同様に調整回路６０は、ルックアップテーブル６７を用いて、バイアス電圧ＶＢ２を調整することで、アンプ回路３２の周波数応答特性を調整する。即ちルックアップテーブル６７は、図４に示すような電圧変化タイミングの調整のための具体的なバイアス電圧値ＶＢ［ｉ］を記憶する。例えば回路装置１０の出荷時等において、所定の遅延時間だけ信号を遅延させる適正なバイアス電圧値ＶＢ［ｉ］を測定し、その測定結果であるバイアス電圧値ＶＢ［ｉ］をルックアップテーブル６７に記憶する。このようにすれば、回路装置１０の製造プロセスの変動などが原因で、バイアス電圧値に対する信号の遅延時間が変動した場合にも、このような変動に依存しないバイアス電圧値ＶＢ［ｉ］をルックアップテーブル６７に記憶して、調整回路６０の調整処理に実行できるようになる。これにより、より適正な調整処理の実現が可能になる。
【００４６】
次に図１１、図１２、図１３のフローチャートを用いて、調整回路６０の調整処理の詳細例について説明する。本実施形態では、外部のＳＯＣ等の処理装置から、予め決まったデータパターンを受信する。このデータパターンの期待値は既知の値となっている。そしてクロック信号ＣＬＫの電圧変化タイミングであるエッジを変化させながら、受信回路２０、３０の出力信号Ｄ１、Ｄ２のデータを取り込む。そして、取り込んだデータと期待値を比較して、遅い方の信号を把握する。例えば図８では出力信号Ｄ２の方が電圧変化タイミングが遅い信号であると判断される。そしてルックアップテーブル６７から読み出されたバイアス電圧値を、例えば電圧変化タイミングが早い方の受信回路２０のアンプ回路２２に適用する。そして図８の差分値ＤＥＦの値が最小になるように、上記の処理を繰り返す。
【００４７】
例えば図１１に示すように、調整回路６０は、ＣＮＴに初期値として１を設定し、ｉ、ｊに初期値として７を設定し、ｋに初期値として４を設定する（ステップＳ１）。そして図１０のルックアップテーブル６７からバイアス電圧値ＶＢ［ｉ］を読み出して、受信回路２０のアンプ回路２２に設定する（ステップＳ２）。またルックアップテーブル６７からバイアス電圧値ＶＢ［ｊ］を読み出して、受信回路３０のアンプ回路３２に設定し（ステップＳ３）、ルックアップテーブル６７からバイアス電圧値ＶＢ［ｋ］を読み出して、クロック受信回路４０のアンプ回路４２に設定する（ステップＳ４）。
【００４８】
次に調整回路６０は、出力信号Ｄ１、Ｄ２、クロック信号ＣＬＫを受信し（ステップＳ５）、ｋ＝８か否かを判断し、ｋ＝８に達したら、ｋ＝０に設定して（ステップＳ６、Ｓ７）、ステップＳ４に戻る。一方、ｋ＝８に達していない場合には、ｋを１だけインクリメントし（ステップＳ８）、出力信号Ｄ１をクロック信号ＣＬＫのエッジで取り込む（ステップＳ９）。そして取り込んだ出力信号Ｄ１のデータ値が、期待値と一致するか否かを判断し（ステップＳ１０）、一致しなかった場合にはステップＳ４に戻る。一方、一致した場合には、出力信号Ｄ１の取り込みのタイミングをＴＭＤ１として保存する（ステップＳ１１）。以上のようにすることで図８のタイミングＴＭＤ１を取得できる。
【００４９】
また図１２に示すように、調整回路６０は、ルックアップテーブル６７からバイアス電圧値ＶＢ［ｋ］を読み出して、クロック受信回路４０のアンプ回路４２に設定する（ステップＳ１２）。そして調整回路６０は、出力信号Ｄ１、Ｄ２、クロック信号ＣＬＫを受信し（ステップＳ１３）、ｋ＝８か否かを判断し、ｋ＝８に達したら、ｋ＝０に設定して（ステップＳ１４、Ｓ１５）、ステップＳ１２に戻る。一方、ｋ＝８に達していない場合には、ｋを１だけインクリメントし（ステップＳ１６）、出力信号Ｄ２をクロック信号ＣＬＫのエッジで取り込む（ステップＳ１７）。そして取り込んだ出力信号Ｄ２のデータ値が、期待値と一致するか否かを判断し（ステップＳ１８）、一致しなかった場合にはステップＳ１２に戻る。一方、一致した場合には、出力信号Ｄ２の取り込みのタイミングをＴＭＤ２として保存する（ステップＳ１９）。以上のようにすることで図８のタイミングＴＭＤ２を取得できる。
【００５０】
次に図１３に示すように、図８に示す差分値ＤＥＦ＝ＴＭＤ１−ＴＭＤ２を求める（ステップＳ２０）。そしてＤＥＦ＝０かを判断し（ステップＳ２１）、ＤＥＦ＝０である場合には処理を終了する。即ち、この場合には、ＤＥＦ＝ＴＭＤ１−ＴＭＤ２＝０になり、図９に示すように、出力信号Ｄ１の電圧変化タイミングと出力信号Ｄ２の電圧変化タイミングが揃った状態になる。
【００５１】
一方、ＤＥＦ＜０である場合には、図８のように出力信号Ｄ２の方が出力信号Ｄ１よりも遅れていると判断される。そしてｃｎｔ＝１であり、ループの１回目か否かを確認し（ステップＳ２２）、ループの１回目である場合には、遅い方であるＤ２の識別名をｍｉｎＤとして保存する（ステップＳ２３）。次にＤ２＝ｍｉｎＤかを判断し（ステップＳ２４）、その場合にはＤ２の識別名をｍｉｎＤとして保存する（ステップＳ２５）。そしてループ回数のカウント値であるｃｎｔを１だけインクリメントし（ステップＳ２６）、ｉを１だけデクリメントする（ステップＳ２７）。そしてｉ＝０に達していない場合には、図１１のステップＳ２に戻り、ｉ＝０に達した場合には処理を終了する。なおステップＳ２４でＤ２＝ｍｉｎＤではないと判断された場合にも処理を終了する。即ち、遅い方の信号がＤ２からＤ１に変わった場合には、図９に示すように、出力信号Ｄ１の電圧変化タイミングと出力信号Ｄ２の電圧変化タイミングが揃った状態になったと判断されるため、処理を終了する。
【００５２】
ステップＳ２１で、ＤＥＦ＞０であると判断された場合には、出力信号Ｄ１の方が出力信号Ｄ２よりも電圧変化タイミングが遅れていると判断される。そしてｃｎｔ＝１であり、ループの１回目か否かを確認し（ステップＳ２９）、ループの１回目である場合には、遅い方であるＤ１の識別名をｍｉｎＤとして保存する（ステップＳ３０）。次にＤ１＝ｍｉｎＤかを判断し（ステップＳ３１）、その場合にはＤ１の識別名をｍｉｎＤとして保存する（ステップＳ３２）。そしてループ回数のカウント値であるｃｎｔを１だけインクリメントする（ステップＳ３３）。またバイアス電圧値ＶＢ［ｊ］の設定番号であるｊを１だけデクリメントする（ステップＳ３４）。そしてｊ＝０に達していない場合には、図１１のステップＳ２に戻り、ｊ＝０に達した場合には処理を終了する。なおステップＳ３１でＤ１＝ｍｉｎＤではないと判断された場合にも処理を終了する。即ち、遅い方の出力信号がＤ１からＤ２に変わった場合には、出力信号Ｄ１の電圧変化タイミングと出力信号Ｄ２の電圧変化タイミングとが、ほぼ揃った状態になったと判断されるため、処理を終了する。
【００５３】
以上のようにすることで、出力信号Ｄ１、Ｄ２の一方の出力信号の電圧変化タイミングの方が遅れていると判断される場合に、電圧変化タイミングが早い方である他方の出力信号の電圧変化タイミングを遅らせて、出力信号Ｄ１、Ｄ２の電圧変化タイミングを揃える調整処理を実現できるようになる。
【００５４】
３．ゲイン調整
以上では、調整回路６０がアンプ回路２２、３２の周波数応答特性を調整する手法について説明したが、本実施形態では、調整回路６０がアンプ回路２２、３２のゲインを調整するようにしてもよい。即ち調整回路６０が、アンプ回路２２の周波数応答特性及びゲインと、アンプ回路３２の周波数応答特性及びゲインを調整することで、受信回路２０の出力信号Ｄ１の電圧変化タイミングと受信回路３０の出力信号Ｄ２の電圧変化タイミングを調整する手法を採用してもよい。
【００５５】
図１４は、この手法を採用する場合のアンプ回路２２、３２の構成例である。図１４のアンプ回路２２は、図２と同様に、第１のカレントミラー回路であるカレントミラー回路２８と、第１のバイアス電流源トランジスターであるトランジスターＴＡ５と、第１の差動対トランジスターであるトランジスターＴＡ３、ＴＡ４を含む。トランジスターＴＡ５は、第１の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ１により制御される。トランジスターＴＡ３、ＴＡ４は、カレントミラー回路２８とトランジスターＴＡ５の間に設けられる。またアンプ回路３２は、図２と同様に、第２のカレントミラー回路であるカレントミラー回路３８と、第２のバイアス電流源トランジスターであるトランジスターＴＢ５と、第２の差動対トランジスターであるトランジスターＴＢ３、ＴＢ４を含む。トランジスターＴＢ５は、第２の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ２により制御される。トランジスターＴＢ３、ＴＢ４は、カレントミラー回路３８とトランジスターＴＢ５の間に設けられる。
【００５６】
そして図１４のアンプ回路２２では、カレントミラー回路２８が、第１のゲイン調整用トランジスターであるトランジスターＴＡ１１、ＴＡ１２を含む。Ｐ型のトランジスターであるトランジスターＴＡ１１、ＴＡ１２は、第１のゲイン調整用バイアス電圧であるバイアス電圧ＶＢＧ１により制御される。具体的には、ゲイン調整用のトランジスターＴＡ１１、ＴＡ１２は、カレントミラー回路２８のトランジスターＴＡ１、ＴＡ２と、第１の差動対トランジスターであるトランジスターＴＡ３、ＴＡ４との間に設けられ、ゲートにバイアス電圧ＶＢＧ１が入力される。
【００５７】
また図１４のアンプ回路３２では、カレントミラー回路３８が、第２のゲイン調整用トランジスターであるトランジスターＴＢ１１、ＴＢ１２を含む。Ｐ型のトランジスターであるトランジスターＴＢ１１、ＴＢ１２は、第２のゲイン調整用バイアス電圧であるバイアス電圧ＶＢＧ２により制御される。具体的には、ゲイン調整用のトランジスターＴＢ１１、ＴＢ１２は、カレントミラー回路３８のトランジスターＴＢ１、ＴＢ２と、第２の差動対トランジスターであるトランジスターＴＢ３、ＴＢ４との間に設けられ、ゲートにバイアス電圧ＶＢＧ２が入力される。
【００５８】
図１４のカレントミラー回路２８、３８は、カスコード型のカレントミラー回路の構成になっている。そしてカレントミラー回路２８のトランジスターＴＡ１１、ＴＡ１２のゲートを、バイアス電圧ＶＢＧ１により制御することで、アンプ回路２２のゲインを調整できるようになる。またカレントミラー回路３８のトランジスターＴＢ１１、ＴＢ１２のゲートを、バイアス電圧ＶＢＧ２により制御することで、アンプ回路３２のゲインを調整できるようになる。
【００５９】
具体的には調整回路６０は、第１のゲイン調整用バイアス電圧であるバイアス電圧ＶＢＧ１により、アンプ回路２２のゲインを調整し、第１の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ１により、アンプ回路２２の周波数応答特性を調整する。また調整回路６０は、第２のゲイン調整用バイアス電圧であるバイアス電圧ＶＢＧ２により、アンプ回路３２のゲインを調整し、第２の周波数応答特性調整用バイアス電圧であるバイアス電圧ＶＢ２により、アンプ回路３２の周波数応答特性を調整する。このようにすれば、バイアス電圧ＶＢ１、ＶＢ２を用いて、アンプ回路２２、３２の周波数応答特性を調整できると共に、バイアス電圧ＶＢＧ１、ＶＢＧ２を用いて、アンプ回路２２、３２のゲインについても調整できるようになる。これにより、受信回路２０、３０の出力信号のパルス幅が短くなって適正なサンプリングを実現できなくなるような事態の発生を防止できるようになる。
【００６０】
図１５は、周波数応答特性の調整に加えてゲイン調整を行う場合のルックアップテーブル６７の例である。ルックアップテーブル６７は、周波数応答特性調整用のバイアス電圧値ＶＢ［ｉ］と、ゲイン調整用のバイアス電圧値ＶＢＧ［ｉ］を記憶する。具体的にはルックアップテーブル６７は、バイアス電圧設定番号ｉに対応づけて、周波数応答特性調整用のバイアス電圧値ＶＢ［ｉ］と、ゲイン調整用のバイアス電圧値ＶＢＧ［ｉ］を記憶する。またルックアップテーブル６７は、バイアス電圧設定番号ｉに対応づけて、電圧変化タイミング値についても記憶している。
【００６１】
そして調整回路６０は、ルックアップテーブル６７を用いて、バイアス電圧ＶＢ１、ＶＢ２を調整することで、アンプ回路２２、３２の周波数応答特性を調整する。同様に調整回路６０は、ルックアップテーブル６７を用いて、バイアス電圧ＶＢＧ１、ＶＢＧ２を調整することで、アンプ回路２２、３２のゲインを調整する。例えば図１５のルックアップテーブル６７では、周波数応答特性調整用のバイアス電圧値ＶＢ［ｉ］が高くなるにつれて、ゲイン調整用のバイアス電圧値ＶＢＧ［ｉ］が低くなるように、バイアス電圧値ＶＢ［ｉ］及びバイアス電圧値ＶＢＧ［ｉ］を記憶している。調整回路６０がこのようなルックアップテーブル６７を用いることで適正な調整が可能になる。
【００６２】
図１６は、バイアス電圧を変化させたときの信号波形の変化を示す図である。図１６において、ＤＰ１、ＤＭ１は図１４の正極側、負極側のデータチャネル信号であり、ＱＡ１は差動部２４の出力信号であり、Ｄ１はアンプ回路２２の出力信号である。例えば図１６のＢ１、Ｂ２では、ゲイン調整用のバイアス電圧ＶＢＧ１については変化させずに、周波数応答特性調整用のバイアス電圧ＶＢ１だけを変化させている。具体的にはＢ２では、バイアス電圧ＶＢＧ１についてはＶＢＧ１＝ＶＸ１のままで、バイアス電圧ＶＢ１だけを、ＶＢ１＝ＶＹ１からＶＢ１＝ＶＹ２（＞ＶＹ１）というように、Ｂ１におけるＶＹ１に比べて高い電圧に変化させている。このようにバイアス電圧ＶＢ１だけを高い電圧に変化させると、図１６のＢ１、Ｂ２に示すように、出力信号Ｄ１のパルス幅ＰＷが短くなってしまう。このようにパルス幅ＰＷが短くなると、図６で説明したサンプリングのセットアップ時間ＴＳＳやホールド時間ＴＳＨが短くなってしまい、出力信号Ｄ１の適正なサンプリングが難しくなる。このため、データ転送速度の高速化に対応することが困難になる。
【００６３】
これに対して図１６のＢ１、Ｂ３では、周波数応答特性調整用のバイアス電圧ＶＢ１のみならず、ゲイン調整用のバイアス電圧ＶＢＧ１も変化させている。具体的には、バイアス電圧ＶＢ１を、ＶＢ１＝ＶＹ１からＶＢ１＝ＶＹ２（＞ＶＹ１）に変化させたときに、バイアス電圧ＶＢＧ１を、ＶＢＧ１＝ＶＸ１からＶＢＧ１＝ＶＸ２（＜ＶＸ１）に変化させている。即ちバイアス電圧ＶＢ１をＶＹ１と比べて高い電圧に変化させたときに、バイアス電圧ＶＢＧ１をＶＸ１と比べて低い電圧に変化させる。従って、バイアス電圧ＶＢ１を高い電圧に変化させたときに、バイアス電圧ＶＢＧ１を低い電圧に変化させる。逆に、バイアス電圧ＶＢ１を低い電圧に変化させたときには、バイアス電圧ＶＢＧ１を高い電圧に変化させる。このようなバイアス電圧ＶＢ１、ＶＢＧ１の電圧制御は図１５に示すようなルックアップテーブル６７を用いて実現できる。
【００６４】
このように図１６のＢ１、Ｂ３では、周波数応答特性調整用のバイアス電圧ＶＢ１のみならず、ゲイン調整用のバイアス電圧ＶＢＧ１も変化させている。これによりＢ２では出力信号Ｄ１のパルス幅ＰＷが短くなってしまう事態が生じているが、Ｂ３ではパルス幅ＰＷが短くなってしまうのが防止されている。これにより出力信号Ｄ１の信号波形を適正な波形にすることができ、サンプリングのセットアップ時間ＴＳＳやホールド時間ＴＳＨについても、十分な長さの時間を確保できるようになるため、データ転送速度の高速化に対応できるようになる。
【００６５】
例えば図１４においてバイアス電圧ＶＢ１を高い電圧にすると、トランジスターＴＡ５に流れる電流が大きくなるが、アンプ回路２２のゲインは下がってしまう。そしてトランジスターＴＡ５に流れる電流が大きくなると、ノードＮＡ１、ＮＡ２に流れる電流が大きくなるように差動部２４が動作するため、トランジスターＴＡ１、ＴＡ２のゲートバイアスであるゲート・ソース間電圧は大きくなる。従って、トランジスターＴＡ１１、ＴＡ１２のゲートバイアスであるゲート・ソース間電圧も大きくなるように動作させる必要がある。つまりバイアス電圧ＶＢＧ１を低い電圧に変化させる必要がある。バイアス電圧ＶＢＧ１を低い電圧に変化させないと、差動部２４の出力信号ＱＡ１の振幅が小さくなってしまい、図１６のＢ２に示すようにアンプ回路２２の出力信号Ｄ１のパルス幅ＰＷが小さくなってしまうからである。即ち、周波数応答特性調整用のバイアス電圧ＶＢ１を高い電圧にすると、ＧＢ積が一定になることから、アンプ回路２２のゲインが下がってしまう。本実施形態では、これを補償するために、ゲイン調整用のバイアス電圧ＶＢＧ１を低くして、トランジスターＴＡ１１、ＴＡ１２のゲートバイアスを大きくし、アンプ回路２２のゲインが下がらないようにする。これにより図１６のＢ３に示すように、出力信号Ｄ１のパルス幅ＰＷが短くなってしまうのが防止されるようになる。
【００６６】
４．電気光学装置
次に本実施形態の回路装置１０を用いた電気光学装置２５０の構成例について説明する。図１７の電気光学装置２５０は、表示ドライバー回路１１０を有する回路装置１０と、電気光学パネル２００を含む。表示ドライバー回路１１０は、受信回路２０、３０の出力信号がデータ信号として入力されて電気光学パネル２００を駆動する。
【００６７】
具体的には図１７では、表示ドライバーである回路装置１０は、インターフェース回路１２と表示ドライバー回路１１０を含む。インターフェース回路１２は、受信回路２０、３０を含み、受信回路２０、３０には、外部回路装置である処理装置から入力端子Ｔ１１、Ｔ１２、Ｔ２１、Ｔ２２を介してデータチャネル信号ＤＰ１、ＤＭ１、ＤＰ２、ＤＭ２が入力される。なお前述したように受信回路の個数は２個には限定されず、３個以上の受信回路をインターフェース回路１２に設けることができる。またインターフェース回路１２はクロック受信回路４０を含み、クロック受信回路４０には、外部の処理装置から入力端子ＴＣＰ、ＴＣＭを介して差動クロック信号ＣＬＫＰ、ＣＬＫＭが入力される。そして表示ドライバー回路１１０は、インターフェース回路１２の受信回路２０、３０の出力信号がデータ信号として入力され、駆動回路１２０により電気光学パネル２００を駆動する。
【００６８】
電気光学パネル２００は、画像を表示するためのパネルであり、例えば液晶パネルや有機ＥＬパネルなどにより実現できる。液晶パネルとしては、薄膜トランジスター（ＴＦＴ）などのスイッチ素子を用いたアクティブマトリクス方式のパネルを採用できる。具体的には電気光学パネル２００である表示パネルは、複数の画素を有する。例えばマトリクス状に配置された複数の画素を有する。また電気光学パネル２００は、複数のデータ線と、複数のデータ線に交差する方向に配線される複数の走査線を有する。そして各データ線と各走査線が交差する領域に、複数の画素の各画素が設けられる。またアクティブマトリクス方式のパネルの場合には、各画素の領域に、薄膜トランジスターなどのスイッチ素子が設けられる。そして電気光学パネル２００は、各画素の領域における電気光学素子の光学特性を変化させることで表示動作を実現する。電気光学素子は液晶素子、ＥＬ素子等である。なお有機ＥＬパネルの場合には、各画素の領域にＥＬ素子を電流駆動するための画素回路が設けられる。
【００６９】
表示ドライバー回路１１０は、駆動回路１２０、Ｄ／Ａ変換回路１３０、階調電圧生成回路１３２、表示データレジスター１３４、処理回路１４０を含む。なお表示ドライバー回路１１０は図１７の構成に限定されず、その一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００７０】
駆動回路１２０は、表示データに対応するデータ電圧ＶＤ１〜ＶＤＭをデータ線ＤＬ１〜ＤＬｎに出力することで、電気光学パネル２００を駆動する。ここでｎは２以上の整数である。駆動回路１２０は、複数のアンプ回路ＡＭ１〜ＡＭｎを有する。これらのアンプ回路ＡＭ１〜ＡＭｎがデータ電圧ＶＤ１〜ＶＤＭをデータ線ＤＬ１〜ＤＬｎに出力する。なお電気光学パネル２００にデマルチプレクス用のスイッチ素子を設け、各アンプ回路ＡＭ１〜ＡＭｎが電気光学パネル２００の複数のソース線に対応するデータ電圧を時分割に出力してもよい。
【００７１】
処理回路１４０は、電気光学パネル２００の表示制御や、回路装置１０内の各回路の制御や、外部の処理装置とのインターフェース処理などの各種の制御処理を行う。処理回路１４０は、例えばゲートアレイなどの自動配置配線により実現できる。処理回路１４０は、複数の制御信号を出力することで、これらの制御処理を実行する。処理回路１４０には、インターフェース回路１２の受信回路２０、３０の出力信号がデータ信号として入力される。
【００７２】
表示データレジスター１３４は、処理回路１４０からの表示データをラッチする。表示データは、受信回路２０、３０の出力信号であるデータ信号に基づくデータである。ガンマ電圧回路である階調電圧生成回路１３２は、複数の階調電圧を生成してＤ／Ａ変換回路１３０に供給する。Ｄ／Ａ変換回路１３０は複数のＤ／Ａ変換器ＤＡＣ１〜ＤＡＣｎを含む。そしてＤ／Ａ変換回路１３０は、階調電圧生成回路１３２からの複数の階調電圧の中から、表示データレジスター１３４からの表示データに対応する階調電圧を選択して、駆動回路１２０に出力する。駆動回路１２０は、選択された階調電圧をデータ電圧として各データ線に出力する。
【００７３】
５．電子機器、プロジェクター
図１８に本実施形態の回路装置１０を含む電子機器３００の構成例を示す。電子機器３００は、本実施形態の回路装置１０、電気光学パネル２００、処理装置３１０、記憶部３２０、操作インターフェース３３０、通信インターフェース３４０を含む。表示ドライバーである回路装置１０と電気光学パネル２００により電気光学装置２５０が構成される。電子機器３００の具体例としては、例えばプロジェクター、ヘッドマウントディスプレイ、携帯情報端末、メーターパネル、カーナビゲーションシステム等の車載装置、携帯型ゲーム端末、ロボット、或いは情報処理装置などの種々の電子機器がある。
【００７４】
処理装置３１０は、電子機器３００の制御処理や、種々の信号処理等を行う。処理装置３１０は、例えばＣＰＵやＭＰＵ等のプロセッサー、或いはＡＳＩＣ等により実現できる。記憶部３２０は、例えば操作インターフェース３３０や通信インターフェース３４０からのデータを記憶したり、或いは、処理装置３１０のワークメモリーとして機能する。記憶部３２０は、例えばＲＡＭやＲＯＭ等の半導体メモリー、或いはＨＤＤ等の磁気記憶装置、或いはＣＤドライブ、ＤＶＤドライブ等の光学記憶装置等により実現できる。操作インターフェース３３０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば操作インターフェース３３０は、ボタンやマウスやキーボード、或いは電気光学パネル２００に装着されたタッチパネル等により実現できる。通信インターフェース３４０は、画像データや制御データの通信を行うインターフェースである。通信インターフェース３４０の通信処理は、有線の通信処理であってもよいし、無線の通信処理であってもよい。
【００７５】
なお電子機器３００がプロジェクターである場合には、光源と光学系を有する投影部が更に設けられる。光源は、例えばハロゲンランプ等の白色光源からなるランプユニットなどにより実現される。光学系は、例えばレンズ、プリズム又はミラー等により実現される。電気光学パネル２００が透過型である場合、光源からの光を光学系を介して電気光学パネル２００に入射させ、電気光学パネル２００を透過した光をスクリーンに投影させる。電気光学パネル２００が反射型である場合、光源からの光を光学系を介して電気光学パネル２００に入射させ、電気光学パネル２００から反射された光をスクリーンに投影させる。
【００７６】
以上に説明したように本実施形態の回路装置は、画像データを伝送する差動の第１のデータチャネル信号が入力される差動入力の第１のアンプ回路を有する第１の受信回路と、画像データを伝送する差動の第２のデータチャネル信号が入力される差動入力の第２のアンプ回路を有する第２の受信回路を含む。また回路装置は、第１のアンプ回路の周波数応答特性と、第２のアンプ回路の周波数応答特性を調整することで、第１の受信回路の出力信号の電圧変化タイミングと第２の受信回路の出力信号の電圧変化タイミングを調整する調整回路を含む。
【００７７】
本実施形態によれば、画像データの第１のデータチャネル信号が第１の受信回路の第１のアンプ回路により差動増幅され、画像データの第２のデータチャネル信号が第２の受信回路の第２のアンプ回路により差動増幅されるようになる。従って、画像データを複数のデータチャネルに分けて差動伝送する高速データ転送の実現が可能になる。そして本実施形態では、調整回路が、第１、第２のアンプ回路の周波数応答特性を調整することで、第１、第２の受信回路の出力信号の電圧変化タイミングが調整されるようになる。これにより、第１、第２の受信回路の出力信号の適正なサンプリングを実現する調整が可能になり、高速なデータ転送に対応できる回路装置の提供が可能になる。
【００７８】
また本実施形態では第１のアンプ回路は、第１のカレントミラー回路と、第１の周波数応答特性調整用バイアス電圧に基づき制御される第１のバイアス電流源トランジスターと、第１のカレントミラー回路と第１のバイアス電流源トランジスターとの間に設けられ、差動の第１のデータチャネル信号が入力される第１の差動対トランジスターを含んでもよい。また第２のアンプ回路は、第２のカレントミラー回路と、第２の周波数応答特性調整用バイアス電圧に基づき制御される第２のバイアス電流源トランジスターと、第２のカレントミラー回路と第２のバイアス電流源トランジスターとの間に設けられ、差動の第２のデータチャネル信号が入力される第２の差動対トランジスターを含んでもよい。
【００７９】
このようにすれば、第１の周波数応答特性調整用バイアス電圧により第１のバイアス電流源トランジスターに流れるバイアス電流が制御されることで、第１のアンプ回路の周波数応答特性を調整できるようになる。また第２の周波数応答特性調整用バイアス電圧により第２のバイアス電流源トランジスターに流れるバイアス電流が制御されることで、第２のアンプ回路の周波数応答特性を調整できるようになる。
【００８０】
また本実施形態では、調整回路は、第１の周波数応答特性調整用バイアス電圧により第１のアンプ回路の周波数応答特性を調整し、第２の周波数応答特性調整用バイアス電圧により第２のアンプ回路の周波数応答特性を調整してもよい。
【００８１】
このようにすれば、調整回路が、第１の周波数応答特性調整用バイアス電圧により第１のアンプ回路の周波数応答特性を調整することで、第１の受信回路の出力信号の電圧変化タイミングを調整できるようになる。また調整回路が、第２の周波数応答特性調整用バイアス電圧により第２のアンプ回路の周波数応答特性を調整することで、第２の受信回路の出力信号の電圧変化タイミングを調整できるようになる。
【００８２】
また本実施形態では、調整回路は、第１の受信回路の出力信号の電圧変化タイミングと、第２の受信回路の出力信号の電圧変化タイミングとを比較し、第２の受信回路の出力信号の電圧変化タイミングの方が遅いときに、第１のアンプ回路の周波数応答特性を調整することで、第１の受信回路の出力信号の電圧変化タイミングを遅らせる調整を行ってもよい。
【００８３】
このようにすれば、遅い方の電圧変化タイミングに合わせて、早い方の電圧変化タイミングを調整できるため、データ転送速度が速くなっても、余裕を持って電圧変化タイミングを調整できるようになり、調整回路の適正な調整処理を実現できるようになる。
【００８４】
また本実施形態では第１のアンプ回路は、第１のカレントミラー回路と、第１の周波数応答特性調整用バイアス電圧に基づき制御される第１のバイアス電流源トランジスターと、第１のカレントミラー回路と第１のバイアス電流源トランジスターとの間に設けられ、差動の第１のデータチャネル信号が入力される第１の差動対トランジスターを含んでもよい。そして調整回路は、第２の受信回路の出力信号の電圧変化タイミングの方が遅いときに、第１の周波数応答特性調整用バイアス電圧により第１のアンプ回路の周波数応答特性を調整することで、第１の受信回路の出力信号の電圧変化タイミングを遅らせる調整を行ってもよい。
【００８５】
このようにすれば、第２の受信回路の出力信号の電圧変化タイミングの方が遅いときに、第１の周波数応答特性調整用バイアス電圧により第１のアンプ回路の周波数応答特性を調整することで、第１、第２の受信回路の出力信号の電圧変化タイミングを揃えるような調整を実現できるようになる。
【００８６】
また本実施形態では、周波数応答特性調整用のバイアス電圧値を記憶するルックアップテーブルを含み、調整回路は、ルックアップテーブルを用いて、第１の周波数応答特性調整用バイアス電圧を調整することで、第１のアンプ回路の周波数応答特性を調整してもよい。
【００８７】
このようにすれば、ルックアップテーブルに記憶された周波数応答特性調整用のバイアス電圧値に基づいて、第１のアンプ回路の周波数応答特性を調整できるようになり、製造プロセス変動等の影響を低減できる調整処理の実現が可能になる。
【００８８】
また本実施形態では、差動クロック信号が入力されるクロック受信回路と、クロック受信回路が出力するクロック信号に基づいて、第１の受信回路の出力信号と第２の受信回路の出力信号を取り込んで、画像データに対する処理を行う処理回路を含んでもよい。
【００８９】
このようにすれば、外部から入力された画像データの第１、第２のデータチャネル信号を、外部から入力された差動クロック信号を用いて取り込んで、画像データに対する処理を実行できるようになる。
【００９０】
また本実施形態では、クロック受信回路は、差動クロック信号が入力される差動入力の第３のアンプ回路を含んでもよい。そして調整回路は、第３のアンプ回路の周波数応答特性を調整することで設定される取り込みタイミングで、第１の受信回路の出力信号と第２の受信回路の出力信号をクロック信号により取り込んで、第１の受信回路の出力信号の電圧変化タイミングと第２の受信回路の出力信号の電圧変化タイミングを調整してもよい。
【００９１】
このようにすれば、第３のアンプ回路の周波数応答特性を調整することで、クロック信号の取り込みタイミングが適切なタイミングになるように調整して、第１、第２の受信回路の出力信号を取り込んで、出力信号の電圧変化タイミングの調整を適正に実行できるようになる。
【００９２】
また本実施形態では、調整回路は、第１のアンプ回路の周波数応答特性及びゲインと、第２のアンプ回路の周波数応答特性及びゲインを調整することで、第１の受信回路の出力信号の電圧変化タイミングと第２の受信回路の出力信号の電圧変化タイミングを調整してもよい。
【００９３】
このようにすれば、第１、第２のアンプ回路の周波数応答特性のみならずゲインも調整して、第１、第２の受信回路の出力信号の電圧変化タイミングを調整できるようなる。これにより、第１、第２の受信回路の出力信号のパルス幅が短くなって適正なサンプリングが実現できなくなるような事態を防止できるようになる。
【００９４】
また本実施形態では、第１のアンプ回路は、第１のゲイン調整用バイアス電圧により制御される第１のゲイン調整用トランジスターを有する第１のカレントミラー回路と、第１の周波数応答特性調整用バイアス電圧に基づき制御される第１のバイアス電流源トランジスターと、第１のカレントミラー回路と第１のバイアス電流源トランジスターとの間に設けられ、差動の第１のデータチャネル信号が入力される第１の差動対トランジスターを含んでもよい。また第２のアンプ回路は、第２のゲイン調整用バイアス電圧により制御される第２のゲイン調整用トランジスターを有する第２のカレントミラー回路と、第２の周波数応答特性調整用バイアス電圧に基づき制御される第２のバイアス電流源トランジスターと、第２のカレントミラー回路と第２のバイアス電流源トランジスターとの間に設けられ、差動の第２のデータチャネル信号が入力される第２の差動対トランジスターを含んでもよい。
【００９５】
このようにすれば、第１のゲイン調整用バイアス電圧及び第１の周波数応答特性調整用のバイアス電圧を制御することで、第１のアンプ回路のゲイン及び周波数応答特性を調整できるようになり、第２のゲイン調整用バイアス電圧及び第２の周波数応答特性調整用のバイアス電圧を制御することで、第２のアンプ回路のゲイン及び周波数応答特性を調整できるようになる。
【００９６】
また本実施形態では、調整回路は、第１のゲイン調整用バイアス電圧により第１のアンプ回路のゲインを調整し、第１の周波数応答特性調整用バイアス電圧により第１のアンプ回路の周波数応答特性を調整し、第２のゲイン調整用バイアス電圧により第２のアンプ回路のゲインを調整し、第２の周波数応答特性調整用バイアス電圧により第２のアンプ回路の周波数応答特性を調整してもよい。
【００９７】
このようにすれば、調整回路が、第１のゲイン調整用バイアス電圧及び第１の周波数応答特性調整用バイアス電圧を制御することで、第１のアンプ回路のゲイン及び周波数応答特性を調整できるようになり、調整回路が、第２のゲイン調整用バイアス電圧及び第２の周波数応答特性調整用バイアス電圧を制御することで、第２のアンプ回路のゲイン及び周波数応答特性を調整できるようになる。
【００９８】
また本実施形態は、第１、第２の受信回路の出力信号がデータ信号として入力されて電気光学パネルを駆動する表示ドライバー回路を有する上記に記載の回路装置と、電気光学パネルと、を含む電気光学装置に関係する。
【００９９】
また本実施形態は、上記に記載の回路装置を含む電子機器に関係する。
【０１００】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電気光学装置、電気光学パネル、電子機器等の構成・動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１０１】
ＤＰ１、ＤＭ１、ＤＰ２、ＤＭ２…データチャネル信号、Ｄ１、Ｄ２…出力信号、
ＣＬＫＰ、ＣＬＫＭ…差動クロック信号、ＣＬＫ…クロック信号、
ＶＢ１、ＶＢ２、ＶＢ３、ＶＢＧ１、ＶＢＧ２…バイアス電圧、
ＴＡ１〜ＴＡ１２、ＴＢ１〜ＴＢ１２…トランジスター、ＥＮ…イネーブル信号、
ＮＡ１〜ＮＡ５、ＮＢ１〜ＮＢ５…ノード、
ＡＭＡ１、ＡＭＡ２、ＡＭＡ３、ＡＭＢ１、ＡＭＢ２、ＡＭＢ３…アンプ、
Ｔ１１、Ｔ１２、Ｔ２１、Ｔ２２、ＴＣＰ、ＴＣＭ…入力端子、
１０…回路装置、１２…インターフェース回路、２０…受信回路、２２…アンプ回路、
２４…差動部、２６…出力部、２８…カレントミラー回路、
３０…受信回路、３２…アンプ回路、３４…差動部、３６…出力部、
３８…カレントミラー回路、４０…クロック受信回路、４２…アンプ回路、
５０…入力制御回路、６０…調整回路、６２…取り込み回路、６３…制御回路、
６４…記憶回路、６５…ＲＡＭ、６６…ＲＯＭ、６７…ルックアップテーブル、
６８…演算回路、６９…比較回路、
１１０…表示ドライバー回路、１２０…駆動回路、１３０…Ｄ／Ａ変換回路、
１３２…階調電圧生成回路、１３４…表示データレジスター、１４０…処理回路、
２００…電気光学パネル、２５０…電気光学装置、
３００…電子機器、３１０…処理装置、３２０…記憶部、
３３０…操作インターフェース、３４０…通信インターフェース
【図１】
2020092286.tif 000003
【図２】
2020092286.tif 000004
【図３】
2020092286.tif 000005
【図４】
2020092286.tif 000006
【図５】
2020092286.tif 000007
【図６】
2020092286.tif 000008
【図７】
2020092286.tif 000009
【図８】
2020092286.tif 000010
【図９】
2020092286.tif 000011
【図１０】
2020092286.tif 000012
【図１１】
2020092286.tif 000013
【図１２】
2020092286.tif 000014
【図１３】
2020092286.tif 000015
【図１４】
2020092286.tif 000016
【図１５】
2020092286.tif 000017
【図１６】
2020092286.tif 000018
【図１７】
2020092286.tif 000019
【図１８】
2020092286.tif 000020