(57)【要約】【課題】互いに並列接続された複数のスイッチング素子を適正にターンオフできるスイッチング素子の駆動回路を提供する。【解決手段】並列接続された複数のスイッチング素子ＳＷ１，ＳＷ２を、所定のスイッチング周期で駆動するスイッチング素子の駆動回路Ｄｒにおいて、複数のスイッチング素子のうち、少なくとも一つのスイッチング素子を基準スイッチング素子とし、残りのスイッチング素子を他のスイッチング素子とした場合に、基準スイッチング素子がオン駆動に切り替えられてからオフ駆動に切り替えられるまでのオン駆動期間ＴＭが基準期間ＴＫよりも長いか否かを判定する判定部と、判定部によりオン駆動期間ＴＭが基準期間ＴＫよりも長いと判定された場合に、次に基準スイッチング素子がターンオンされるまでに他のスイッチング素子がターンオフされるように基準スイッチング素子及び他のスイッチング素子をオフ駆動に切り替える切替部と、を備える。【選択図】      図４
2020092305.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列接続された複数のスイッチング素子（ＳＷ１，ＳＷ２）を、所定のスイッチング周期（ＴＷ）で駆動するスイッチング素子の駆動回路（Ｄｒ）において、
複数の前記スイッチング素子のうち、少なくとも一つの前記スイッチング素子を基準スイッチング素子とし、残りの前記スイッチング素子を他のスイッチング素子とした場合に、前記基準スイッチング素子がオン駆動に切り替えられてからオフ駆動に切り替えられるまでのオン駆動期間（ＴＭ）が基準期間（ＴＫ）よりも長いか否かを判定する判定部と、
前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、次に前記基準スイッチング素子がターンオンされるまでに前記他のスイッチング素子がターンオフされるように前記基準スイッチング素子及び前記他のスイッチング素子をオフ駆動に切り替える切替部と、を備えるスイッチング素子の駆動回路。
【請求項２】
前記切替部は、前記判定部により前記オン駆動期間が前記基準期間以下と判定された場合に、前記基準スイッチング素子をオフ駆動に切り替えてから、前記基準スイッチング素子がターンオフされるまでに要するオフ移行期間（ＴＦ）が経過したタイミングに、前記他のスイッチング素子をオフ駆動に切り替え、
前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、前記基準スイッチング素子をオフ駆動に切り替えてから前記オフ移行期間の経過前に、前記他のスイッチング素子をオフ駆動に切り替える請求項１に記載のスイッチング素子の駆動回路。
【請求項３】
前記切替部は、前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、前記基準スイッチング素子の前記オフ移行期間と前記他のスイッチング素子の前記オフ移行期間との差に基づいて、前記基準スイッチング素子がターンオフされた後に前記他のスイッチング素子がターンオフされるように、前記他のスイッチング素子をオフ駆動に切り替える請求項２に記載のスイッチング素子の駆動回路。
【請求項４】
前記基準スイッチング素子は前記他のスイッチング素子よりも電流容量が小さく、
前記複数のスイッチング素子に流れる電流量（ＩＳ）を取得する電流量取得部を備え、
前記切替部は、前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定され、且つ、前記電流量が閾値（Ｉｔｇ）よりも大きい場合に、前記基準スイッチング素子がターンオフされた後に前記他のスイッチング素子がターンオフされるように、前記他のスイッチング素子をオフ駆動に切り替える請求項３に記載のスイッチング素子の駆動回路。
【請求項５】
前記切替部は、前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、前記判定部により前記オン駆動期間が前記基準期間以下と判定された場合よりも前記他のスイッチング素子の開閉制御端子の電荷放電速度を高くする請求項１から請求項４までのいずれか一項に記載のスイッチング素子の駆動回路。
【請求項６】
前記切替部は、前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、前記オン駆動期間が、所定の上限期間（ＴＬ）よりも短くなるように、前記基準スイッチング素子をオフ駆動に切り替える請求項１に記載のスイッチング素子の駆動回路。
【請求項７】
前記切替部は、前記基準スイッチング素子をオフ駆動に切り替えてから、前記基準スイッチング素子がターンオフされるまでに要するオフ移行期間（ＴＦ）が経過するタイミングに、前記他のスイッチング素子をオフ駆動に切り替え、
前記上限期間は、前記スイッチング周期から、前記基準スイッチング素子における前記オフ移行期間と前記他のスイッチング素子における前記オフ移行期間とを減算した期間である請求項６に記載のスイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに並列接続された複数のスイッチング素子を駆動するスイッチング素子の駆動回路に関する。
【背景技術】
【０００２】
この種の駆動回路としては、例えば特許文献１に見られるように、電流検出部と、切替部とを備えるものが知られている。電流検出部は、互いに並列接続された複数のスイッチング素子それぞれに流れる電流を検出する。切替部は、電流検出部の検出値と閾値との大小関係に基づいて、複数のスイッチング素子から、先にターンオフさせるスイッチング素子を決定する。そして、複数のスイッチング素子をターンオフさせる際に、先にターンオフさせるスイッチング素子をオフ駆動に切り替えた後に、他のスイッチング素子をオフ駆動に切り替える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−２９２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に示したように、互いに並列接続された複数のスイッチング素子をターンオフさせる際に、複数のスイッチング素子のうち、少なくとも一つのスイッチング素子である基準スイッチング素子をオフ駆動に切り替えた後に、残りのスイッチング素子である他のスイッチング素子をオフ駆動に切り替えることがある。このように、互いに並列接続された複数のスイッチング素子において、各スイッチング素子をオフ駆動に切り替えるタイミングが異なると、遅れてオフ駆動に切り替えられる他のスイッチング素子を適正にターンオフさせることができない。
【０００５】
例えば、所定のスイッチング周期で複数のスイッチング素子を駆動する場合に、基準スイッチング素子がオン駆動に切り替えられてからオフ駆動に切り替えられるまでのオン駆動期間が長いと、他のスイッチング素子がオフ駆動に切り替えられるタイミングが遅れる。これにより、次に基準スイッチング素子がターンオンされるまでに他のスイッチング素子をターンオフさせることができない場合、基準スイッチング素子がターンオンされるまでに他のスイッチング素子に蓄積された電荷を放電させることができない。その結果、基準スイッチング素子をターンオンさせる際に比較的大きなサージ電圧が発生する問題が生じる。互いに並列接続された複数のスイッチング素子を適正にターンオフできる技術が望まれている。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的は、互いに並列接続された複数のスイッチング素子を適正にターンオフできるスイッチング素子の駆動回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、互いに並列接続された複数のスイッチング素子を、所定のスイッチング周期で駆動するスイッチング素子の駆動回路において、複数の前記スイッチング素子のうち、少なくとも一つの前記スイッチング素子を基準スイッチング素子とし、残りの前記スイッチング素子を他のスイッチング素子とした場合に、前記基準スイッチング素子がオン駆動に切り替えられてからオフ駆動に切り替えられるまでのオン駆動期間が基準期間よりも長いか否かを判定する判定部と、前記判定部により前記オン駆動期間が前記基準期間よりも長いと判定された場合に、次に前記基準スイッチング素子がターンオンされるまでに前記他のスイッチング素子がターンオフされるように前記基準スイッチング素子及び前記他のスイッチング素子をオフ駆動に切り替える切替部と、を備える。
【０００８】
本発明では、互いに並列接続された複数のスイッチング素子をターンオフさせる際に、基準スイッチング素子のオン駆動期間が基準期間よりも長いか否かを判定する。オン駆動期間が基準期間よりも長いと判定された場合に、次に基準スイッチング素子がターンオンされるまでに他のスイッチング素子がターンオフされるように、基準スイッチング素子及び他のスイッチング素子をオフ駆動に切り替える。そのため、オン駆動期間が基準期間よりも長くなる場合でも、次に基準スイッチング素子がターンオンされるまでに他のスイッチング素子をターンオフさせることができる。これにより、互いに並列接続された複数のスイッチング素子を適正にターンオフさせることができる。
【図面の簡単な説明】
【０００９】
【図１】回転電機の制御システムの全体構成図。
【図２】第１，第２スイッチング素子の電流電圧特性を示す図。
【図３】第１実施形態に係る駆動回路を示す図。
【図４】第１実施形態に係る駆動制御処理のフローチャート。
【図５】第１実施形態に係る第１，第２スイッチング素子の駆動状態の推移を示すタイムチャート。
【図６】第２実施形態に係る駆動制御処理のフローチャート。
【図７】第２実施形態に係る第１，第２スイッチング素子の第１駆動における駆動状態の推移を示すタイムチャート。
【図８】第２実施形態に係る第１，第２スイッチング素子の第２駆動における駆動状態の推移を示すタイムチャート。
【図９】第３実施形態に係る駆動回路を示す図。
【図１０】第３実施形態に係る駆動制御処理のフローチャート。
【図１１】第３実施形態に係る第１，第２スイッチング素子の第１駆動における駆動状態の推移を示すタイムチャート。
【図１２】第３実施形態に係る第１，第２スイッチング素子の第２駆動における駆動状態の推移を示すタイムチャート。
【図１３】第４実施形態に係る駆動制御処理のフローチャート。
【図１４】第４実施形態に係る第１，第２スイッチング素子の第２駆動における駆動状態の推移を示すタイムチャート。
【発明を実施するための形態】
【００１０】
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。
【００１１】
図１に示すように、制御システムは、直流電源１０、インバータ２０、回転電機３０及び制御装置４０を備えている。回転電機３０は、例えば車載主機である。回転電機３０は、インバータ２０を介して直流電源１０に電気的に接続されている。本実施形態では、回転電機３０として、３相のものを用いている。回転電機３０としては、例えば、永久磁石同期機を用いることができる。また、直流電源１０は、例えば百Ｖ以上となる端子電圧を有する蓄電池である。直流電源１０は、例えば、リチウムイオン蓄電池やニッケル水素蓄電池等の２次電池である。なお、直流電源１０には、コンデンサ１１が並列接続されている。
【００１２】
インバータ２０は、各相に対応する上，下アームスイッチング素子部２０Ｈ，２０Ｌを備えている。各相において、上アームスイッチング素子部２０Ｈと下アームスイッチング素子部２０Ｌとは直列接続されている。各相において、上アームスイッチング素子部２０Ｈと下アームスイッチング素子部２０Ｌとの接続点には、回転電機３０の巻線３１の一端が接続されている。各相の巻線３１の他端は、中性点で接続されている。
【００１３】
各スイッチング素子部２０Ｈ，２０Ｌは、第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２の並列接続体を備えている。各相において、上アームスイッチング素子部２０Ｈの第１，第２スイッチング素子ＳＷ１，ＳＷ２それぞれの入力端子には、直流電源１０の正極側が接続されている。また、各相において、下アームスイッチング素子部２０Ｌの第１，第２スイッチング素子ＳＷ１，ＳＷ２それぞれの出力端子には、直流電源１０の負極側が接続されている。各相において、上アームスイッチング素子部２０Ｈの第１，第２スイッチング素子ＳＷ１，ＳＷ２それぞれの出力端子には、下アームスイッチング素子部２０Ｌの第１，第２スイッチング素子ＳＷ１，ＳＷ２それぞれの入力端子が接続されている。
【００１４】
本実施形態において、第１スイッチング素子ＳＷ１は、ＳｉＣデバイスとしてのＮチャネルＭＯＳＦＥＴである。そのため、第１スイッチング素子ＳＷ１において、出力端子はソースであり、入力端子はドレインである。また、第２スイッチング素子ＳＷ２は、ＳｉデバイスとしてのＩＧＢＴである。そのため、第２スイッチング素子ＳＷ２において、出力端子はエミッタであり、入力端子はコレクタである。なお、各第２スイッチング素子ＳＷ２には、フリーホイールダイオードが逆並列に接続されている。
【００１５】
各スイッチング素子部２０Ｈ，２０ＬをＩＧＢＴ及びＭＯＳＦＥＴの並列接続体で構成した理由は、電流容量が大きいＩＧＢＴをＭＯＳＦＥＴに並列接続することで、回転電機３０の巻線３１に電流を多く流通させるためである。ＭＯＳＦＥＴの電流容量を大きくしようとすると、ＭＯＳＦＥＴの大型化によりインバータ２０の大型化が懸念される。ＩＧＢＴをＭＯＳＦＥＴに並列接続することで、インバータ２０の大型化を抑制することができる。
【００１６】
また、別の理由は、小電流領域においてオン抵抗が低いＭＯＳＦＥＴの方に電流を多く流通させることにより、小電流領域における損失を低減するためである。以下、図２を用いて説明する。図２は、スイッチング素子に流れる電流とスイッチング素子の入出力端子間の電圧Ｖｏｎとの関係を示す図である。詳しくは、図２は、ＭＯＳＦＥＴのドレイン及びソース間電圧Ｖｄｓとドレイン電流Ｉｄとの電圧電流特性と、ＩＧＢＴのコレクタ及びエミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとの電圧電流特性とを示す。
【００１７】
図２に示すように、電流が所定電流Ｉαよりも小さい小電流領域においては、ドレイン電流Ｉｄに対するドレイン及びソース間電圧Ｖｄｓが、コレクタ電流Ｉｃに対するコレクタ及びエミッタ間電圧Ｖｃｅよりも低い。すなわち、小電流領域においては、ＭＯＳＦＥＴのオン抵抗がＩＧＢＴのオン抵抗よりも小さい。そのため、小電流領域においては、互いに並列接続されたＭＯＳＦＥＴ及びＩＧＢＴのうち、ＭＯＳＦＥＴの方に電流が多く流れることとなる。一方、電流が所定電流Ｉαよりも大きい大電流領域においては、コレクタ電流Ｉｃに対するコレクタ及びエミッタ間電圧Ｖｃｅが、ドレイン電流Ｉｄに対するドレイン及びソース間電圧Ｖｄｓよりも低い。すなわち、大電流領域においては、ＩＧＢＴのオン抵抗がＭＯＳＦＥＴのオン抵抗よりも小さい。そのため、大電流領域においては、互いに並列接続されたＭＯＳＦＥＴ及びＩＧＢＴのうち、ＩＧＢＴの方に電流が多く流れることとなる。
【００１８】
制御装置４０は、回転電機３０の制御量をその指令値に制御すべく、インバータ２０を駆動する。制御量は、例えばトルクである。制御装置４０は、インバータ２０の各スイッチング素子ＳＷ１，ＳＷ２を駆動すべく、各スイッチング素子ＳＷ１，ＳＷ２に対応する駆動信号ＩＮを、各スイッチング素子部２０Ｈ，２０Ｌに対して個別に設けられた駆動回路Ｄｒに対して出力する。制御装置４０は、例えば、電気角で互いに位相が１２０°ずれた３相指令電圧と三角波等のキャリア信号との大小比較に基づくＰＷＭ処理により、各駆動回路Ｄｒに対応する駆動信号ＩＮを生成する。駆動信号ＩＮは、所定のスイッチング周期ＴＷ（図５参照）毎に、スイッチング素子のオン駆動を指示するオン指令と、オフ駆動を指示するオフ指令とが切り替わる。各相において、上アーム側の駆動信号ＩＮと、対応する下アーム側の駆動信号ＩＮとは、交互にオン指令とされる。そのため、各相において、上アームスイッチング素子部２０Ｈの各スイッチング素子ＳＷ１，ＳＷ２と、下アームスイッチング素子部２０Ｌの各スイッチング素子ＳＷ１，ＳＷ２とは、交互にオン状態とされる。
【００１９】
続いて、図３を用いて、駆動回路Ｄｒの構成について説明する。本実施形態における各スイッチング素子部２０Ｈ，２０Ｌに対応する各駆動回路Ｄｒは、基本的には同じ構成である。なお、駆動回路Ｄｒが提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
【００２０】
駆動回路Ｄｒは、互いに並列接続された複数のスイッチング素子ＳＷ１，ＳＷ２を、所定のスイッチング周期ＴＷで駆動する回路であり、１チップ化された半導体集積回路である駆動ＩＣ５０を備えている。駆動ＩＣ５０は、駆動ＩＣ５０の第１端子Ｔ１を介して、所定の出力電圧Ｖｏｍ（例えば１５Ｖ）を有する定電圧電源８０に接続されている。定電圧電源８０は、第１端子Ｔ１を介してＰチャネルＭＯＳＦＥＴ（以下、第１充電用スイッチング素子）５２のソースに接続されている。第１充電用スイッチング素子５２のドレインは、駆動ＩＣ５０の第２端子Ｔ２を介して、第１スイッチング素子ＳＷ１の開閉制御端子であるゲートに接続されている。
【００２１】
第１スイッチング素子ＳＷ１のゲートは、第１放電用抵抗体５４を介して駆動ＩＣ５０の第３端子Ｔ３に接続されている。第３端子Ｔ３は、ＮチャネルＭＯＳＦＥＴ（以下、第１放電用スイッチング素子）５６及び駆動ＩＣ５０の第５端子Ｔ５を介して、第１スイッチング素子ＳＷ１のソースに接続されている。
【００２２】
第１スイッチング素子ＳＷ１は、コレクタ電流Ｉｃと相関を有する微少電流を出力する第１センス端子Ｓｔ１を備えている。第１センス端子Ｓｔ１は、第１センス抵抗５８を介してソースに接続されている。これにより、第１センス端子Ｓｔ１から出力される微少電流によって第１センス抵抗５８に電圧降下が生じるため、第１センス抵抗５８のうち第１センス端子Ｓｔ１側の電圧（以下、第１センス電圧）Ｖｓｅ１を、ドレイン電流Ｉｄと相関を有する電気的な状態量とすることができる。第１センス電圧Ｖｓｅ１は、駆動ＩＣ５０の第４端子Ｔ４を介して制御部６０に入力されている。
【００２３】
また、定電圧電源８０は、第１端子Ｔ１を介してＰチャネルＭＯＳＦＥＴ（以下、第２充電用スイッチング素子）６２のソースに接続されている。第２充電用スイッチング素子６２のドレインは、駆動ＩＣ５０の第６端子Ｔ６を介して、第２スイッチング素子ＳＷ２の開閉制御端子であるゲートに接続されている。
【００２４】
第２スイッチング素子ＳＷ２のゲートは、第２放電用抵抗体６４を介して駆動ＩＣ５０の第７端子Ｔ７に接続されている。第７端子Ｔ７は、ＮチャネルＭＯＳＦＥＴ（以下、第２放電用スイッチング素子）６６及び駆動ＩＣ５０の第９端子Ｔ９を介して、第２スイッチング素子ＳＷ２のエミッタに接続されている。
【００２５】
第２スイッチング素子ＳＷ２は、コレクタ電流Ｉｃと相関を有する微少電流を出力する第２センス端子Ｓｔ２を備えている。第２センス端子Ｓｔ２は、第２センス抵抗６８を介してエミッタに接続されている。これにより、第２センス端子Ｓｔ２から出力される微少電流によって第２センス抵抗６８に電圧降下が生じるため、第２センス抵抗６８のうち第２センス端子Ｓｔ２側の電圧（以下、第２センス電圧Ｖｓｅ２）を、コレクタ電流Ｉｃと相関を有する電気的な状態量とすることができる。第２センス電圧Ｖｓｅ２は、駆動ＩＣ５０の第８端子Ｔ８を介して制御部６０に入力されている。
【００２６】
制御部６０は、制御装置４０から駆動ＩＣ５０の第１０端子Ｔ１０を介して入力される駆動信号ＩＮに基づいて、第１，第２スイッチング素子ＳＷ１，ＳＷ２を駆動する。制御部６０は、駆動信号ＩＮを取得し、取得した駆動信号ＩＮがオン指令である場合、第２充電用スイッチング素子６２をオン状態に切り替えることで第２スイッチング素子ＳＷ２をオン駆動に切り替える。これにより、駆動ＩＣ５０の第６端子Ｔ６を介して第２スイッチング素子ＳＷ２のゲートに電荷が充電される。オン駆動により、第２スイッチング素子ＳＷ２のゲート電圧（以下、第２ゲート電圧）Ｖｇ２が第２閾値電圧Ｖｔｈ２以上となると、第２スイッチング素子ＳＷ２がターンオン、つまりオフ状態からオン状態に切り替えられる。オン状態は、スイッチング素子の電流の流通を許容する状態である。オフ状態は、スイッチング素子の電流の流通を阻止する状態である。第２閾値電圧Ｖｔｈ２は、第２スイッチング素子ＳＷ２をオン状態及びオフ状態のうち一方の状態から他方の状態に切り替える電圧である。
【００２７】
制御部６０は、オン指令である駆動信号ＩＮを取得してからオン移行期間ＴＮが経過したタイミングに、第１充電用スイッチング素子５２をオン状態に切り替えることで第１スイッチング素子ＳＷ１をオン駆動に切り替える。ここで、オン移行期間ＴＮは、第２スイッチング素子ＳＷ２をオン駆動に切り替えてから、第２スイッチング素子ＳＷ２がターンオンされるまでに要する期間である。これにより、駆動ＩＣ５０の第２端子Ｔ２を介して第１スイッチング素子ＳＷ１のゲートに電荷が充電される。オン駆動により、第１スイッチング素子ＳＷ１のゲート電圧（以下、第１ゲート電圧）Ｖｇ１が第１閾値電圧Ｖｔｈ１以上となると、第１スイッチング素子ＳＷ１がターンオンする。第１閾値電圧Ｖｔｈ１は、第１スイッチング素子ＳＷ１をオン状態及びオフ状態のうち一方の状態から他方の状態に切り替える電圧である。
【００２８】
また、制御部６０は、取得した駆動信号ＩＮがオフ指令であると判定した場合、第２放電用スイッチング素子６６をオン状態に切り替えることで第２スイッチング素子ＳＷ２をオフ駆動に切り替える。これにより、駆動ＩＣ５０の第７端子Ｔ７を介して第２スイッチング素子ＳＷ２のゲートから電荷が放電される。オフ駆動により、第２ゲート電圧Ｖｇ２が第２閾値電圧Ｖｔｈ２未満となると、第２スイッチング素子ＳＷ２がターンオフ、つまり第２スイッチング素子ＳＷ２がオン状態からオフ状態に切り替えられる。
【００２９】
制御部６０は、オフ指令である駆動信号ＩＮを取得してからオフ移行期間ＴＦが経過したタイミングに、第１放電用スイッチング素子５６をオン状態に切り替えることで第１スイッチング素子ＳＷ１をオフ駆動に切り替える。ここで、オフ移行期間ＴＦは、第２スイッチング素子ＳＷ２をオフ駆動に切り替えてから、第２スイッチング素子ＳＷ２がターンオフされるまでに要する期間である。これにより、駆動ＩＣ５０の第３端子Ｔ３を介して第１スイッチング素子ＳＷ１のゲートから電荷が放電される。オフ駆動により、第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１未満となると、第１スイッチング素子ＳＷ１がターンオフする。
【００３０】
本実施形態では、第２スイッチング素子ＳＷ２が基準スイッチング素子として選択されており、駆動信号ＩＮがオン指令とされるのに同期してオン駆動に切り替えられ、駆動信号ＩＮがオフ指令とされるのに同期してオフ駆動に切り替えられる。第１スイッチング素子ＳＷ１は他のスイッチング素子であり、第２スイッチング素子ＳＷ２がターンオンした後にオン駆動に切り替えられ、第２スイッチング素子ＳＷ２がターンオフした後にオフ駆動に切り替えられる。そのため、第２スイッチング素子ＳＷ２がターンオフされた後に第１スイッチング素子ＳＷ１がターンオフされる。
【００３１】
第２スイッチング素子ＳＷ２がターンオフされた後に第１スイッチング素子ＳＷ１がターンオフされる理由は、インバータ２０の電力損失を抑制するためである。第１スイッチング素子ＳＷ１がターンオフされた後に第２スイッチング素子ＳＷ２がターンオフされると、ＩＧＢＴである第２スイッチング素子ＳＷ２のターンオフ時に、テール電流が流れ、電力損失が増大する。第２スイッチング素子ＳＷ２がターンオフされた後に第１スイッチング素子ＳＷ１がターンオフされることで、テール電流の発生を抑制することができ、インバータ２０の電力損失を抑制することができる。
【００３２】
ところで、互いに並列接続された第１，第２スイッチング素子ＳＷ１，ＳＷ２をターンオフさせる際に、各スイッチング素子をオフ駆動に切り替えるタイミングが異なると、遅れてオフ駆動に切り替えられる第１スイッチング素子ＳＷ１を適切にターンオフさせることができないことがある。
【００３３】
例えば、第２スイッチング素子ＳＷ２がオン駆動に切り替えられてからオフ駆動に切り替えられるまでのオン駆動期間ＴＭ（図５参照）が長いと、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられるタイミングが遅れる。これにより、次に第２スイッチング素子ＳＷ２がターンオンされるまでに第１スイッチング素子ＳＷ１をターンオフさせることができない場合には、第２スイッチング素子ＳＷ２がターンオンされるまでに第１スイッチング素子ＳＷ１に蓄積された電荷を放電させることができない。その結果、第２スイッチング素子ＳＷ２をターンオンさせる際に比較的大きなサージ電圧が発生する問題が生じる。
【００３４】
本実施形態の制御部６０では、第１，第２スイッチング素子ＳＷ１，ＳＷ２をターンオフさせる際に、駆動制御処理を実施する。駆動制御処理では、オン駆動期間ＴＭが基準期間ＴＫ（図５参照）よりも長いか否かを判定する。オン駆動期間ＴＭが基準期間ＴＫよりも長いと判定された場合に、次に第２スイッチング素子ＳＷ２がターンオンされるまでに第１スイッチング素子ＳＷ１がターンオフされるように、第１，第２スイッチング素子ＳＷ１，ＳＷ２をオフ駆動に切り替える第２駆動を行う。そのため、オン駆動期間ＴＭが基準期間ＴＫよりも長くなる場合でも、次に第２スイッチング素子ＳＷ２がターンオンされるまでに第１スイッチング素子ＳＷ１をターンオフさせることができる。これにより、互いに並列接続された第１，第２スイッチング素子ＳＷ１，ＳＷ２を適正にターンオフすることができる。
【００３５】
図４に本実施形態の駆動制御処理のフローチャートを示す。制御部６０は、回転電機３０の動作中、所定時間毎に駆動制御処理を繰り返し実施する。
【００３６】
駆動制御処理を開始すると、まずステップＳ１０において、第２スイッチング素子ＳＷ２がオン駆動であるか否かを判定する。第２スイッチング素子ＳＷ２がオン駆動であるか否かは、駆動信号ＩＮにより判定される。
【００３７】
ステップＳ１０で否定判定すると、駆動制御処理を終了する。一方、ステップＳ１０で肯定判定すると、ステップＳ１２において、第２スイッチング素子ＳＷ２がオン駆動に切り替えられてからの経過期間ＴＰを取得する。制御部６０は、駆動信号ＩＮのオン指令への切り替えからの経過期間ＴＰを計測している。なお、本実施形態において、ステップＳ１２の処理が「経過期間取得部」に相当する。
【００３８】
ステップＳ１４において、ステップＳ１２で取得した経過期間ＴＰが基準期間ＴＫよりも長いか否かを判定する。ステップＳ１４で否定判定すると、ステップＳ１６において、駆動信号ＩＮがオフ指令への切り替えられたかを判定する。なお、本実施形態において、ステップＳ１４の処理が「判定部」に相当する。
【００３９】
ステップＳ１６で否定判定すると、駆動制御処理を終了する。一方、ステップＳ１６で肯定判定すると、つまり、経過期間ＴＰが基準期間ＴＫに達するまでに第２スイッチング素子ＳＷ２がオフ駆動に切り替えられた場合、オン駆動期間ＴＭが基準期間ＴＫ以下と判定する。この場合、第２スイッチング素子ＳＷ２がターンオフされた後に第１スイッチング素子ＳＷ１がターンオフされるように、第１，第２スイッチング素子ＳＷ１，ＳＷ２をオフ駆動に切り替える第１駆動（Ｓ１８〜Ｓ２２）を行う。
【００４０】
具体的には、駆動信号ＩＮがオフ指令への切り替えられると、ステップＳ１８において、第２スイッチング素子ＳＷ２をオフ駆動に切り替える。続くステップＳ２０において、第２スイッチング素子ＳＷ２をオフ駆動に切り替えてから、オフ移行期間ＴＦが経過したかを判定する。ステップＳ２０で否定判定すると、ステップＳ２０を繰り返す。一方、ステップＳ２０で肯定判定すると、ステップＳ２２において、第１スイッチング素子ＳＷ１をオフ駆動に切り替え、駆動制御処理を終了する。
【００４１】
一方、ステップＳ１４で肯定判定すると、つまり、経過期間ＴＰが基準期間ＴＫに達するまでに第２スイッチング素子ＳＷ２がオフ駆動に切り替えられなかった場合、オン駆動期間ＴＭが基準期間ＴＫよりも長いと判定する。この場合、次に第２スイッチング素子ＳＷ２がターンオンされるまでに第１スイッチング素子ＳＷ１がターンオフされるように、第１，第２スイッチング素子ＳＷ１，ＳＷ２をオフ駆動に切り替える第２駆動（Ｓ２４〜Ｓ２８）を行う。なお、本実施形態において、ステップＳ１８〜Ｓ２８の処理が「切替部」に相当する。
【００４２】
具体的には、ステップＳ２４において、第１スイッチング素子ＳＷ１をオフ駆動に切り替える。つまり、第２スイッチング素子ＳＷ２をオフ駆動に切り替えてから、オフ移行期間ＴＦが経過する前に、第１スイッチング素子ＳＷ１をオフ駆動に切り替える。本実施形態では、第２スイッチング素子ＳＷ２をオフ駆動に切り替える前に、第１スイッチング素子ＳＷ１をオフ駆動に切り替える。続くステップＳ２６において、駆動信号ＩＮがオフ指令への切り替えられたかを判定する。ステップＳ２６で否定判定すると、ステップＳ２６を繰り返す。一方、ステップＳ２６で肯定判定すると、ステップＳ２８において、第２スイッチング素子ＳＷ２をオフ駆動に切り替え、駆動制御処理を終了する。
【００４３】
続いて、図５に、駆動制御処理における第１，第２スイッチング素子ＳＷ１，ＳＷ２の駆動状態の推移を示す。ここで、図５（ａ）は、駆動信号ＩＮの指令状態の推移を示し、図５（ｂ）は、第２ゲート電圧Ｖｇ２の推移を示し、図５（ｃ）は、第２スイッチング素子ＳＷ２の駆動状態の推移を示す。図５（ｄ）は、第１ゲート電圧Ｖｇ１の推移を示し、図５（ｅ）は、第１スイッチング素子ＳＷ１の駆動状態の推移を示す。図５（ｄ），（ｅ）には、本実施形態における各値の推移（実線）と、比較例における各値の推移（破線）とが示されている。比較例は、第１駆動のみが行われる点で、第１駆動と第２駆動とが行われる本実施形態と異なる。
【００４４】
また、図５には、スイッチング周期ＴＷを１周期として、２周期分の第１，第２スイッチング素子ＳＷ１，ＳＷ２の駆動状態の推移が示されている。以下、時刻ｔ１から時刻ｔ８までのスイッチング周期ＴＷを、第１周期ＴＤ１と呼び、時刻ｔ８から時刻ｔ１５までのスイッチング周期ＴＷを、第２周期ＴＤ２と呼ぶ。
【００４５】
図５に示すように、第１周期ＴＤ１において、時刻ｔ１に、駆動信号ＩＮがオン指令とされると、第２スイッチング素子ＳＷ２がオン駆動に切り替えられる。オン駆動により、時刻ｔ１からオン移行期間ＴＮが経過したタイミングの時刻ｔ２に、第２ゲート電圧Ｖｇ２が第２閾値電圧Ｖｔｈ２以上となると、第２スイッチング素子ＳＷ２がターンオンする。
【００４６】
時刻ｔ２に、第２ゲート電圧Ｖｇ２がターンオンすると、第１スイッチング素子ＳＷ１がオン駆動に切り替えられる。オン駆動により、時刻ｔ３に第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１以上となると、第１スイッチング素子ＳＷ１がターンオンする。
【００４７】
制御部６０は、駆動信号ＩＮがオン指令とされた時刻ｔ１からの経過期間ＴＰを計測する。そして、計測された経過期間ＴＰが基準期間ＴＫに達するまでに駆動信号ＩＮがオフ指令とされるか否かを判定する。
【００４８】
第１周期ＴＤ１では、経過期間ＴＰが基準期間ＴＫに達する時刻ｔ６までに駆動信号ＩＮがオフ指令とされる形態を示す。つまり、オン駆動期間ＴＭが基準期間ＴＫ以下である形態を示す。この場合、第１駆動が行われる。具体的には、時刻ｔ１から基準期間ＴＫ経過前の時刻ｔ４に、駆動信号ＩＮがオフ指令とされると、第２スイッチング素子ＳＷ２がオフ駆動に切り替えられる。オフ駆動により、時刻ｔ４からオフ移行期間ＴＦが経過したタイミングの時刻ｔ５に、第２ゲート電圧Ｖｇ２が第２閾値電圧Ｖｔｈ２未満となると、第２スイッチング素子ＳＷ２がターンオフする。
【００４９】
時刻ｔ５に、第２ゲート電圧Ｖｇ２がターンオフすると、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられる。オフ駆動により、時刻ｔ７に第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１未満となると、第１スイッチング素子ＳＷ１がターンオフする。これにより、次に第２ゲート電圧Ｖｇ２がターンオンする時刻ｔ９までに、第１スイッチング素子ＳＷ１がターンオフされる。
【００５０】
第２周期ＴＤ２において、時刻ｔ８に、駆動信号ＩＮがオン指令とされると、第２スイッチング素子ＳＷ２がオン駆動に切り替えられる。オン駆動により、時刻ｔ９に、第２ゲート電圧Ｖｇ２が第２閾値電圧Ｖｔｈ２以上となると、第２スイッチング素子ＳＷ２がターンオンする。時刻ｔ９に、第２ゲート電圧Ｖｇ２がターンオンすると、第１スイッチング素子ＳＷ１がオン駆動に切り替えられる。オン駆動により、時刻ｔ１０に第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１以上となると、第１スイッチング素子ＳＷ１がターンオンする。
【００５１】
第２周期ＴＤ２では、経過期間ＴＰが基準期間ＴＫに達する時刻ｔ１１までに駆動信号ＩＮがオン指令とされない形態を示す。つまり、オン駆動期間ＴＭが基準期間ＴＫよりも長い形態を示す。この場合に、第１駆動が行われると、次に第２ゲート電圧Ｖｇ２がターンオンする時刻ｔ１６までに、第１スイッチング素子ＳＷ１をターンオフすることができない。具体的には、図５に破線で示すように、時刻ｔ８から基準期間ＴＫが経過したタイミングの時刻ｔ１１よりも後の時刻ｔ１２に、駆動信号ＩＮがオフ指令とされると、この時刻ｔ１２に第２スイッチング素子ＳＷ２がオフ駆動に切り替えられる。オフ駆動により、時刻ｔ１２からオフ移行期間ＴＦが経過したタイミングの時刻ｔ１４に、第２ゲート電圧Ｖｇ２が第２閾値電圧Ｖｔｈ２未満となると、第２スイッチング素子ＳＷ２がターンオフする。
【００５２】
時刻ｔ１４に、第２ゲート電圧Ｖｇ２がターンオフすると、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられる。しかし、オフ駆動により第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１未満となる前の時刻ｔ１５に、駆動信号ＩＮがオン指令とされ、第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１未満となる前の時刻ｔ１６に、第２スイッチング素子ＳＷ２がターンオンする。そのため、次に第２ゲート電圧Ｖｇ２がターンオンする時刻ｔ１６までに、第１スイッチング素子ＳＷ１をターンオフすることができない。
【００５３】
本実施形態では、第２周期ＴＤ２において第２駆動が行われる。具体的には、時刻ｔ８から基準期間ＴＫが経過したタイミングの時刻ｔ１１に、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられる。オフ駆動により、時刻ｔ１６よりも前の時刻ｔ１３に、第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１未満となると、第１スイッチング素子ＳＷ１がターンオフする。そのため、次に第２ゲート電圧Ｖｇ２がターンオンする時刻ｔ１６までに、第１スイッチング素子ＳＷ１をターンオフすることができる。
【００５４】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００５５】
・本実施形態では、オン駆動期間ＴＭが基準期間ＴＫ以下と判定された場合に、第２スイッチング素子ＳＷ２をオフ駆動に切り替えてからオフ移行期間ＴＦが経過したタイミングに、第１スイッチング素子ＳＷ１をオフ駆動に切り替える第１駆動を行う。また、オン駆動期間ＴＭが基準期間ＴＫよりも長いと判定された場合に、第２スイッチング素子ＳＷ２をオフ駆動に切り替えてからオフ移行期間ＴＦ経過前に、第１スイッチング素子ＳＷ１をオフ駆動に切り替える第２駆動を行う。つまり、オン駆動期間ＴＭが基準期間ＴＫよりも長いと判定された場合に、オン駆動期間ＴＭが基準期間ＴＫ以下と判定された場合よりも早いタイミングで第１スイッチング素子ＳＷ１をオフ駆動に切り替える。そのため、オン駆動期間ＴＭが基準期間ＴＫよりも長いと判定された場合において、第１スイッチング素子ＳＷ１を早期にオフ駆動に切り替えることができる。その結果、次に第２スイッチング素子ＳＷ２がターンオンされるまでに第１スイッチング素子ＳＷ１をターンオフさせることができる。
【００５６】
・本実施形態では、オン駆動期間ＴＭが基準期間ＴＫよりも長いか否かを判定する際に、第２スイッチング素子ＳＷ２がオン駆動に切り替えられてからの経過期間ＴＰを用いる。経過期間ＴＰを用いることで、第２スイッチング素子ＳＷ２がオフ駆動に切り替えられ、オン駆動期間ＴＭが確定される前に、オン駆動期間ＴＭが基準期間ＴＫよりも長いか否かを判定することができる。これにより、オン駆動期間ＴＭが基準期間ＴＫよりも長いと判定された場合において、第１スイッチング素子ＳＷ１を早期にオフ駆動に切り替えることができる。
【００５７】
＜第２実施形態＞
以下、第２実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。
【００５８】
本実施形態では、第１スイッチング素子ＳＷ１が基準スイッチング素子として選択され、第２スイッチング素子ＳＷ２が他のスイッチング素子である。そのため、第１スイッチング素子ＳＷ１がターンオフされた後に第２スイッチング素子ＳＷ２がターンオフされる。
【００５９】
また、本実施形態では、第１スイッチング素子ＳＷ１に流れるコレクタ電流Ｉｃの電流量と、第２スイッチング素子ＳＷ２に流れるドレイン電流Ｉｄの電流量との合計である合計電流量ＩＳが、ＭＯＳＦＥＴである第１スイッチング素子ＳＷ１の電流容量Ｉｔｇよりも大きいことがある。合計電流量ＩＳが電流容量Ｉｔｇよりも大きい場合に、第２スイッチング素子ＳＷ２が先にターンオフされると、第１スイッチング素子ＳＷ１に電流容量Ｉｔｇよりも大きなコレクタ電流Ｉｃが流れ、第１スイッチング素子ＳＷ１に不具合が生じる。そこで、本実施形態の駆動制御処理では、オン駆動期間ＴＭが基準期間ＴＫよりも長いと判定され、且つ、合計電流量ＩＳが電流容量Ｉｔｇよりも大きい場合に、第１スイッチング素子ＳＷ１がターンオフされた後に第２スイッチング素子ＳＷ２がターンオフされるように、第２スイッチング素子ＳＷ２をオフ駆動に切り替える。
【００６０】
図６に、本実施形態の駆動制御処理を示す。本実施形態では、第１実施形態に対して、基準スイッチング素子と他のスイッチング素子が入れ替わっているため、ステップＳ１８とステップＳ２２との順番、及びステップＳ２４とステップＳ２８との順番が入れ替わっている。なお、図６において、先の図４に示した処理と同一の処理については、便宜上、同一のステップ番号を付して説明を省略する。
【００６１】
本実施形態の駆動制御処理では、ステップＳ１４で肯定判定すると、第２駆動（Ｓ２４〜Ｓ５２）を行う。第２駆動において、まずステップＳ３０において、合計電流量ＩＳを取得する。制御部６０は、第１センス電圧Ｖｓｅ１及び第２センス電圧Ｖｓｅ２を用いて合計電流量ＩＳを取得する。なお、本実施形態において、ステップＳ３０の処理が「電流量取得部」に相当する。
【００６２】
続くステップＳ３２において、ステップＳ３０で取得された合計電流量ＩＳが、第１スイッチング素子ＳＷ１の電流容量Ｉｔｇよりも大きいか否かを判定する。ステップＳ３２で否定判定すると、ステップＳ２４〜Ｓ２８の処理を行う。なお、本実施形態において、電流容量Ｉｔｇが「閾値」に相当する。
【００６３】
一方、ステップＳ３２で肯定判定すると、つまり、合計電流量ＩＳが電流容量Ｉｔｇよりも大きい場合に、第１スイッチング素子ＳＷ１がターンオフされた後に第２スイッチング素子ＳＷ２がターンオフされるように、第２スイッチング素子ＳＷ２をオフ駆動に切り替える。
【００６４】
具体的には、ステップＳ３４において、第１スイッチング素子ＳＷ１の第１オフ移行期間ＴＦ１と、第２スイッチング素子ＳＷ２の第２オフ移行期間ＴＦ２とを取得する。スイッチング素子毎のオフ移行期間ＴＦは、制御部６０の記憶部６０ａに予め記憶されており、制御部６０は、記憶部６０ａから第１オフ移行期間ＴＦ１及び第２オフ移行期間ＴＦ２を取得する。なお、記憶部６０ａは、例えば、ＲＯＭ以外の非遷移的実体的記録媒体（例えば、ＲＯＭ以外の不揮発性メモリ）である。
【００６５】
続くステップＳ３６において、第１オフ移行期間ＴＦ１が第２オフ移行期間ＴＦ２以上であるか否かを判定する。ステップＳ３０で否定判定すると、つまり、第１オフ移行期間ＴＦ１が第２オフ移行期間ＴＦ２よりも短い場合、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とを略同時にオフ駆動に切り替える。
【００６６】
詳細には、ステップＳ３８において、駆動信号ＩＮがオフ指令への切り替えられたかを判定する。ステップＳ３８で否定判定すると、駆動制御処理を終了する。一方、ステップＳ３８で肯定判定すると、ステップＳ４０において、第１スイッチング素子ＳＷ１をオフ駆動に切り替え、ステップＳ４２において、第２スイッチング素子ＳＷ２をオフ駆動に切り替え、駆動制御処理を終了する。
【００６７】
一方、ステップＳ３０で肯定判定すると、つまり、第１オフ移行期間ＴＦ１が第２オフ移行期間ＴＦ２以上である場合、第１オフ移行期間ＴＦ１と第２オフ移行期間ＴＦ２との差に基づいて、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とをオフ駆動に切り替える。
【００６８】
詳細には、ステップＳ４４において、駆動信号ＩＮがオフ指令への切り替えられたかを判定する。ステップＳ４４で否定判定すると、駆動制御処理を終了する。一方、ステップＳ４４で肯定判定すると、ステップＳ４６において、第１スイッチング素子ＳＷ１をオフ駆動に切り替える。
【００６９】
続くステップＳ４８において、差分期間ΔＴＦを算出する。差分期間ΔＴＦは、第１オフ移行期間ＴＦ１から第２オフ移行期間ＴＦ２を減算し、且つ、遅延期間ＴＡを加算したものである。遅延期間ＴＡは、第１，第２スイッチング素子ＳＷ１，ＳＷ２が同時にターンオフすることによる不具合を抑制するために、第２スイッチング素子ＳＷ２がターンオフするタイミングを、第１スイッチング素子ＳＷ１がターンオフするタイミングよりも遅らせる期間である。差分期間ΔＴＦは、（式１）のように表される。
【００７０】
ΔＴＦ＝ＴＦ１−ＴＦ２＋ＴＡ・・・（式１）
続くステップＳ５０において、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられてから、差分期間ΔＴＦが経過したかを判定する。
【００７１】
ステップＳ５０で否定判定すると、ステップＳ５０を繰り返す。一方、ステップＳ５０で肯定判定すると、ステップＳ５２において、第２スイッチング素子ＳＷ２をオフ駆動に切り替え、駆動制御処理を終了する。
【００７２】
続いて、図７，８に、本実施形態の駆動制御処理における第１，第２スイッチング素子ＳＷ１，ＳＷ２の駆動状態の推移を示す。図７は、第１オフ移行期間ＴＦ１が第２オフ移行期間ＴＦ２よりも短い場合における第１，第２スイッチング素子ＳＷ１，ＳＷ２の駆動状態の推移を示す。また、図８は、第１オフ移行期間ＴＦ１が第２オフ移行期間ＴＦ２以上である場合における第１，第２スイッチング素子ＳＷ１，ＳＷ２の駆動状態の推移を示す。ここで、図７，８において、（ａ）は、第１ゲート電圧Ｖｇ１の推移を示し、（ｂ）は、第１スイッチング素子ＳＷ１の駆動状態の推移を示す。（ｃ）は、第２ゲート電圧Ｖｇ２の推移を示し、（ｄ）は、第２スイッチング素子ＳＷ２の駆動状態の推移を示す。図７，８において、（ｃ），（ｄ）には、本実施形態における各値の推移（実線）と、比較例における各値の推移（破線）とが示されている。
【００７３】
図７に示すように、第１オフ移行期間ＴＦ１が第２オフ移行期間ＴＦ２よりも短い場合、時刻ｔ２１に、駆動信号ＩＮがオフ指令とされると、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられると略同時に、第２スイッチング素子ＳＷ２がオフ駆動に切り替えられる。オフ駆動により、時刻ｔ２１から第１オフ移行期間ＴＦ１が経過したタイミングの時刻ｔ２２に、第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１未満となると、第１スイッチング素子ＳＷ１がターンオフする。また、時刻ｔ２１から第２オフ移行期間ＴＦ２が経過したタイミングの時刻ｔ２３に、第２ゲート電圧Ｖｇ２が第２閾値電圧Ｖｔｈ２未満となると、第２スイッチング素子ＳＷ２がターンオフする。
【００７４】
図７に示す形態では、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とを略同時にオフ駆動に切り替える。これにより、第１オフ移行期間ＴＦ１と第２オフ移行期間ＴＦ２との差に基づいて、第１スイッチング素子ＳＷ１を第２スイッチング素子ＳＷ２よりも先にターンオフさせることができる。また、第２スイッチング素子ＳＷ２が第１スイッチング素子ＳＷ１と略同時にオフ駆動に切り替えられる。そのため、図７に破線で示すように、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられてから第１オフ移行期間ＴＦ１が経過したタイミングの時刻ｔ２４に第２スイッチング素子ＳＷ２がオフ駆動に切り替えられる場合に比べて、第２スイッチング素子ＳＷ２を早期にターンオフさせることができる。
【００７５】
一方、図８に示すように、第１オフ移行期間ＴＦ１が第２オフ移行期間ＴＦ２以上である場合、時刻ｔ３１に、駆動信号ＩＮがオフ指令とされると、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられる。オン駆動により、時刻ｔ３１から第１オフ移行期間ＴＦ１が経過したタイミングの時刻ｔ３３に、第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１未満となると、第１スイッチング素子ＳＷ１がターンオフする。また、時刻ｔ３１から差分期間ΔＴＦが経過したタイミングの時刻ｔ３２に、第２スイッチング素子ＳＷ２がオフ駆動に切り替えられる。オン駆動により、時刻ｔ３２から第２オフ移行期間ＴＦ２が経過したタイミングの時刻ｔ３４に、第２ゲート電圧Ｖｇ２が第２閾値電圧Ｖｔｈ２未満となると、第２スイッチング素子ＳＷ２がターンオフする。
【００７６】
図８に示す形態では、第１オフ移行期間ＴＦ１と第２オフ移行期間ＴＦ２との差に基づいて、第２スイッチング素子ＳＷ２を第１スイッチング素子ＳＷ１よりも差分期間ΔＴＦだけ遅れてオフ駆動に切り替える。これにより、第１スイッチング素子ＳＷ１を第２スイッチング素子ＳＷ２よりも先にターンオフさせることができる。また、遅延期間ＴＡは第２オフ移行期間ＴＦ２よりも短く設定できる。そのため、図８に破線で示すように、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられてから第１オフ移行期間ＴＦ１が経過したタイミングの時刻ｔ３５に第２スイッチング素子ＳＷ２がオフ駆動に切り替えられる場合に比べて、第２スイッチング素子ＳＷ２を早期にターンオフさせることができる。
【００７７】
・以上説明した本実施形態によれば、第２駆動において、合計電流量ＩＳが電流容量Ｉｔｇよりも大きい場合に、ＭＯＳＦＥＴである第１スイッチング素子ＳＷ１がターンオフされた後にＩＧＢＴである第２スイッチング素子ＳＷ２がターンオフされるように、第２スイッチング素子ＳＷ２をオフ駆動に切り替える。これにより、第１スイッチング素子ＳＷ１に電流容量Ｉｔｇよりも大きなコレクタ電流Ｉｃが流れ、第１スイッチング素子ＳＷ１に不具合が生じることを抑制することができる。
【００７８】
・具体的には、合計電流量ＩＳが電流容量Ｉｔｇよりも大きい場合に、第１オフ移行期間ＴＦ１と第２オフ移行期間ＴＦ２との差に基づいて、第２スイッチング素子ＳＷ２をオフ駆動に切り替える。例えば、第１オフ移行期間ＴＦ１が第２オフ移行期間ＴＦ２よりも短い場合には、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２とを略同時にオフ駆動に切り替える。また、第１オフ移行期間ＴＦ１が第２オフ移行期間ＴＦ２以上である場合には、第２スイッチング素子ＳＷ２を第１スイッチング素子ＳＷ１よりも差分期間ΔＴＦだけ遅れてオフ駆動に切り替える。これにより、適正に第１スイッチング素子ＳＷ１がターンオフされた後に、第２スイッチング素子ＳＷ２がターンオフされるようにすることができる。
【００７９】
＜第３実施形態＞
以下、第３実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。
【００８０】
本実施形態では、駆動回路Ｄｒに、第３放電用抵抗体７４とＮチャネルＭＯＳＦＥＴ（以下、第３放電用スイッチング素子）７６を備える点で異なる。第１スイッチング素子ＳＷ１のゲートは、第３放電用抵抗体７４を介して駆動ＩＣ５０の第１１端子Ｔ１１に接続されている。第１１端子Ｔ１１は、第３放電用スイッチング素子７６及び駆動ＩＣ５０の第５端子Ｔ５を介して、第１スイッチング素子ＳＷ１のドレインに接続されている。また、第３放電用抵抗体７４の抵抗値Ｒｂは、第１放電用抵抗体５４の抵抗値Ｒａよりも小さい。図９において、先の図３に示した内容と同一の内容については、便宜上、同一の符号を付して説明を省略する。
【００８１】
本実施形態では、駆動制御処理において、第１スイッチング素子ＳＷ１のゲートの電荷放電速度を切り替える点で異なる。電荷放電速度は、電荷の放電に用いられる放電用抵抗体により切り替えられ、抵抗値の小さい第３放電用抵抗体７４を用いることで、抵抗値の大きい第１放電用抵抗体５４を用いる場合に比べて、電荷放電速度を高くすることができる。
【００８２】
図１０に、本実施形態の駆動制御処理を示す。なお、図１０において、先の図４に示した処理と同一の処理については、便宜上、同一のステップ番号を付して説明を省略する。
【００８３】
本実施形態の駆動制御処理では、ステップＳ１４で否定判定すると、ステップＳ６０において、第１スイッチング素子ＳＷ１の放電用抵抗体として第１放電用抵抗体５４を選択し、ステップＳ１６の処理に進む。つまり、第１駆動（Ｓ１８〜Ｓ２２）では、抵抗値の大きい第１放電用抵抗体５４を用いて、第１スイッチング素子ＳＷ１のゲートの電荷が放電される。
【００８４】
一方、ステップＳ１４で肯定判定すると、ステップＳ６２において、第１スイッチング素子ＳＷ１の放電用抵抗体として第３放電用抵抗体７４を選択し、ステップＳ６６の処理に進む。なお、ステップＳ６６〜Ｓ７４の処理は、ステップＳ１６〜Ｓ２２と同一の処理であり、重複した説明を省略する。これにより、第２駆動（Ｓ６８〜Ｓ７２）では、抵抗値の小さい第３放電用抵抗体７４を用いて、第１スイッチング素子ＳＷ１のゲートの電荷が放電される。その結果、第２駆動において、第１駆動よりも第１スイッチング素子ＳＷ１のゲートの電荷放電速度を高くすることができ、第１オフ移行期間ＴＦ１を短くすることができる。
【００８５】
続いて、図１１，１２に、本実施形態の駆動制御処理における第１，第２スイッチング素子ＳＷ１，ＳＷ２の駆動状態の推移を示す。図１１は、経過期間ＴＰが基準期間ＴＫに達するまでに第２スイッチング素子ＳＷ２がオフ駆動に切り替えられた場合における第１，第２スイッチング素子ＳＷ１，ＳＷ２の駆動状態の推移を示す。また、図１２は、経過期間ＴＰが基準期間ＴＫに達するまでに第２スイッチング素子ＳＷ２がオフ駆動に切り替えられなかった場合における第１，第２スイッチング素子ＳＷ１，ＳＷ２の駆動状態の推移を示す。ここで、図１１，１２において、（ａ）は、第２ゲート電圧Ｖｇ２の推移を示し、（ｂ）は、第２スイッチング素子ＳＷ２の駆動状態の推移を示す。（ｃ）は、第１ゲート電圧Ｖｇ１の推移を示し、（ｄ）は、第１スイッチング素子ＳＷ１の駆動状態の推移を示す。図１２（ｃ），（ｄ）には、本実施形態における各値の推移（実線）と、比較例における各値の推移（破線）とが示されている。
【００８６】
図１１に示すように、駆動信号ＩＮがオフ指令とされる時刻ｔ４１が、経過期間ＴＰが基準期間ＴＫに達する時刻ｔｋよりも前であると、第１駆動が行われる。第１駆動では、時刻ｔ４１に、第２スイッチング素子ＳＷ２がオフ駆動に切り替えられる。オフ駆動により、時刻ｔ４１から第２オフ移行期間ＴＦ２が経過したタイミングの時刻ｔ４２に、第２ゲート電圧Ｖｇ２が第２閾値電圧Ｖｔｈ２未満となると、第２スイッチング素子ＳＷ２がターンオフする。時刻ｔ４２に、第２ゲート電圧Ｖｇ２がターンオフすると、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられる。オフ駆動により、時刻ｔ４２から、第１放電用抵抗体５４に対応する第１ａオフ移行期間ＴＦ１ａが経過したタイミングの時刻ｔ４４に、第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１未満となると、第１スイッチング素子ＳＷ１がターンオフする。
【００８７】
一方、図１２に示すように、駆動信号ＩＮがオフ指令とされる時刻ｔ４１が、経過期間ＴＰが基準期間ＴＫに達する時刻ｔｋよりも後であると、第２駆動が行われる。第２駆動では、第１スイッチング素子ＳＷ１のオフ駆動により、時刻ｔ４２から、第３放電用抵抗体７４に対応する第１ｂオフ移行期間ＴＦ１ｂが経過したタイミングの時刻ｔ４３に、第１ゲート電圧Ｖｇ１が第１閾値電圧Ｖｔｈ１未満となると、第１スイッチング素子ＳＷ１がターンオフする。これにより、図１２に破線で示すように、時刻ｔ４２から第１ａオフ移行期間ＴＦ１ａが経過したタイミングの時刻ｔ４４に、第１スイッチング素子ＳＷ１がターンオフする場合に比べて、第１スイッチング素子ＳＷ１を早期にターンオフさせることができる。
【００８８】
・以上説明した本実施形態によれば、第１スイッチング素子ＳＷ１のオフ駆動において、第１駆動において、第１放電用抵抗体５４を用いて第１スイッチング素子ＳＷ１のゲートの電荷を放電する。また、第２駆動において、第３放電用抵抗体７４を用いて第１スイッチング素子ＳＷ１のゲートの電荷を放電する。つまり、第２駆動において、第１駆動よりも第１スイッチング素子ＳＷ１のゲートの電荷放電速度を高くする。そのため、オン駆動期間ＴＭが基準期間ＴＫよりも長いと判定された場合において、第１スイッチング素子ＳＷ１を早期にオフ駆動に切り替えることができる。その結果、次に第２スイッチング素子ＳＷ２がターンオンされるまでに第１スイッチング素子ＳＷ１をターンオフさせることができる。
【００８９】
＜第４実施形態＞
以下、第４実施形態について、先の第１実施形態との相違点を中心に図面を参照しつつ説明する。
【００９０】
本実施形態では、駆動制御処理の第２駆動において、オン駆動期間ＴＭが上限期間ＴＬよりも短くなるように制限される点で異なる。上限期間ＴＬは、スイッチング周期ＴＷから、第１オフ移行期間ＴＦ１と第２オフ移行期間ＴＦ２とを減算したものである。上限期間ＴＬは、（式２）のように表される。
【００９１】
ＴＬ＝ＴＷ−（ＴＦ１＋ＴＥ２）・・・（式２）
図１３に、本実施形態の駆動制御処理を示す。なお、図１３において、先の図４に示した処理と同一の処理については、便宜上、同一のステップ番号を付して説明を省略する。
【００９２】
本実施形態の駆動制御処理では、ステップＳ１４で肯定判定すると、第２駆動（Ｓ２４〜Ｓ９２）を行う。具体的には、ステップＳ８０において、第１スイッチング素子ＳＷ１の第１オフ移行期間ＴＦ１と、第２スイッチング素子ＳＷ２の第２オフ移行期間ＴＦ２とを取得する。
【００９３】
ステップＳ８２において、ステップＳ８０で取得した第１オフ移行期間ＴＦ１及び第２オフ移行期間ＴＦ２を用いて、上限期間ＴＬを算出により取得する。続くステップＳ８４において、経過期間ＴＰがステップＳ８２で取得した上限期間ＴＬよりも長いか否かを判定する。ステップＳ１４で否定判定すると、ステップＳ８６の処理に進む。なお、ステップＳ８６〜Ｓ９２の処理は、ステップＳ１６〜Ｓ２２と同一の処理であり、重複した説明を省略する。一方、ステップＳ８４で肯定判定すると、ステップＳ２４の処理に進む。
【００９４】
続いて、図１４に、本実施形態の駆動制御処理における第１，第２スイッチング素子ＳＷ１，ＳＷ２の駆動状態の推移を示す。ここで、図１４（ａ）は、第２ゲート電圧Ｖｇ２の推移を示し、図１４（ｂ）は、第２スイッチング素子ＳＷ２の駆動状態の推移を示す。図１４（ｃ）は、第１ゲート電圧Ｖｇ１の推移を示し、図１４（ｄ）は、第１スイッチング素子ＳＷ１の駆動状態の推移を示す。図１４には、本実施形態における各値の推移（実線）と、比較例における各値の推移（破線）とが示されている。
【００９５】
図１４には、第２駆動において、駆動信号ＩＮがオフ指令とされる時刻ｔ５２が、経過期間ＴＰが基準期間ＴＫに達する時刻ｔｋ、及び経過期間ＴＰが上限期間ＴＬに達する時刻ｔｌよりも遅れる形態を示す。この場合に、図１４に破線で示すように、時刻ｔ５２に、第２スイッチング素子ＳＷ２がオフ駆動に切り替えられ、第２ゲート電圧Ｖｇ２がターンオフする時刻ｔ５４に、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられると、時刻ｔ５５に、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられる。その結果、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられるタイミングが遅れる。
【００９６】
本実施形態では、第２駆動において、駆動信号ＩＮがオフ指令とされる時刻ｔ５２が時刻ｔｌよりも遅れるよりも遅れる場合には、時刻ｔｌに、第２スイッチング素子ＳＷ２がオフ駆動に切り替えられる。具体的には、時刻ｔｌに、第２スイッチング素子ＳＷ２がオフ駆動に切り替えられ、第２ゲート電圧Ｖｇ２がターンオフする時刻ｔ５１に、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられると、時刻ｔ５３に、第１スイッチング素子ＳＷ１がオフ駆動に切り替えられる。
【００９７】
・以上説明した本実施形態によれば、第２駆動において、オン駆動期間ＴＭが上限期間ＴＬよりも短くなるように、第２スイッチング素子ＳＷ２をオフ駆動に切り替える。そのため、オン駆動期間ＴＭが上限期間ＴＬよりも長くなる場合でも、次に第２スイッチング素子ＳＷ２がターンオンされるまでに第１スイッチング素子ＳＷ１をターンオフさせることができる。その結果、次に第２スイッチング素子ＳＷ２がターンオンされるまでに第１スイッチング素子ＳＷ１をターンオフさせることができる。
【００９８】
具体的には、上限期間ＴＬは、スイッチング周期ＴＷから、第１オフ移行期間ＴＦ１と第２オフ移行期間ＴＦ２とを減算したものである。そのため、第２スイッチング素子ＳＷ２がオフ駆動に切り替えられてから第２オフ移行期間ＴＦ２が経過したタイミングに第１スイッチング素子ＳＷ１がオフ駆動に切り替えられたとしても、スイッチング周期ＴＷ内に第２スイッチング素子ＳＷ２をターンオフさせることができる。
【００９９】
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【０１００】
・第１駆動と第２駆動との切り替えは、経過期間ＴＰに基づくものに限られない。例えば、制御装置４０により、オン駆動期間ＴＭが基準期間ＴＫよりも長くなるか否かを判定可能である場合には、駆動回路Ｄｒは、その判定結果を示す信号を制御装置４０から受信し、その信号により第１駆動と第２駆動とを切り替えてもよい。
【０１０１】
・スイッチの組み合わせとしては、ＭＯＳＦＥＴ及びＩＧＢＴの組み合わせに限らない。
【０１０２】
・並列接続されるスイッチの数としては、２つに限らず、３つ以上であってもよい。例えば、２つのＭＯＳＦＥＴと１つのＩＧＢＴとが並列接続されていてもよい。この場合に、２つのＭＯＳＦＥＴが基準スイッチング素子として選択されてもよければ、１つのＩＧＢＴが基準スイッチング素子として選択されてもよい。
【０１０３】
・基準スイッチング素子が予め選択されており、第１オフ移行期間ＴＦ１と第２オフ移行期間ＴＦ２とが予め定められている場合には、第１オフ移行期間ＴＦ１と第２オフ移行期間ＴＦ２との大小関係も予め定められている。そのため、駆動制御処理において第１オフ移行期間ＴＦ１と第２オフ移行期間ＴＦ２とを比較しなくてもよい。また、上限期間ＴＬも予め定められている。そのため、駆動制御処理において上限期間ＴＬを算出しなくてもよい。
【０１０４】
・３相インバータに限らず、例えば、２相のインバータ又は４相以上のインバータであってもよい。また、スイッチが備えられる電力変換器としては、インバータに限らない。
【符号の説明】
【０１０５】
Ｄｒ…駆動回路、ＳＷ１…第１スイッチング素子、ＳＷ２…第２スイッチング素子、ＴＭ…オン駆動期間、ＴＫ…基準期間。
【図１】
2020092305.tif 000003
【図２】
2020092305.tif 000004
【図３】
2020092305.tif 000005
【図４】
2020092305.tif 000006
【図５】
2020092305.tif 000007
【図６】
2020092305.tif 000008
【図７】
2020092305.tif 000009
【図８】
2020092305.tif 000010
【図９】
2020092305.tif 000011
【図１０】
2020092305.tif 000012
【図１１】
2020092305.tif 000013
【図１２】
2020092305.tif 000014
【図１３】
2020092305.tif 000015
【図１４】
2020092305.tif 000016