(57)【要約】      （修正有）【課題】入力電圧が、最低動作電圧値よりも低くなっても、負荷が動作を継続する電力を供給可能な小型の電源回路を提供する。【解決手段】電源回路１０は、直流電源Ｅの正極端子Ｅ１と、電源回路１０の低電位端子Ｖｄｄとの間に生じる電位差に基づいて、グラウンドＧＮＤと基準とする負の所定電圧に変換する。電源回路１０の高電位端子Ｖｃｃと低電位端子Ｖｄｄとの間に生じる負の所定電圧を第２制御部２０や通信回路等の電気負荷に供給する事で、一時的に電源回路１０の入力電圧が第２制御部２０や通信回路等の電気負荷が必要とする所定電圧を下回っても、継続的に所定の電圧を第２制御部２０や通信回路等の電気負荷に供給することができる。【選択図】図１
2020092549.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子と、各前記スイッチング素子のオン／オフを個別に制御する第１制御部と、を有し、
直流電源から入力される電圧を所定電圧に変換して、高電位端子と低電位端子とからなる出力端子から出力する電源回路において、
前記複数のスイッチング素子は、第１スイッチング素子と、第２スイッチング素子と、を含み、
インダクタと、第１キャパシタと、第２キャパシタと、をさらに有し、前記直流電源の正極端子と、前記高電位端子との間には、前記第１スイッチング素子および前記インダクタが直列に接続され、
前記第１キャパシタは、前記直流電源の正極端子と前記第１スイッチング素子との間を接続する第１接続点と、前記低電位端子と、の間に接続され、
前記第２スイッチング素子は、前記第１スイッチング素子と前記インダクタとの間を接続する第２接続点と、前記低電位端子と、の間に接続され、
前記第２キャパシタは、前記高電位端子と、前記低電位端子と、の間に接続され、
前記直流電源の負極端子と、前記高電位端子と、の間が接続され、
前記第１制御部は、前記直流電源の前記高電位端子から入力される正の電圧を負の所定電圧に変換して前記低電位端子に出力するように、前記第１スイッチング素子および前記第２スイッチング素子のオン／オフを個別に制御することを特徴とする電源回路。
【請求項２】
前記電源回路の電力出力で動作する第２制御部をさらに有し、
前記第２制御部は、前記出力端子に接続される電源端子と、通信網を介して他の装置と通信可能に接続する通信端子と、を有することを特徴とする請求項１に記載の電源回路。
【請求項３】
前記通信網と、前記第２制御部と、の間に接続されるレベルシフト部をさらに有し、
前記レベルシフト部は、前記他の装置との間で行う通信の信号の電位を揃えることを特徴とする請求項２に記載の電源回路。
【請求項４】
前記第１制御部は、前記直流電源の正極端子の電位と、前記低電位端子の電位と、の間の電位差（受給電圧）に基づいて、前記負の所定電圧に変換して前記低電位端子に出力するように、前記第１スイッチング素子および前記第２スイッチング素子のオン／オフを個別に制御することを特徴とする請求項１から３のいずれか一項に記載の電源回路。
【請求項５】
前記直流電源から入力される入力電圧をＶINとし、
前記高電位端子と前記低電位端子との間の電位差である出力電圧をＶOUTとし、
前記入力電圧が変化する時のデューティー比をｄｕｔｙとするとき、
前記第１制御部は、下記の関係式の関係を保ちながら、前記第１スイッチング素子のオン／オフを制御することを特徴とする請求項１から４のいずれか一項に記載の電源回路。
【数１】
2020092549.tif 000009
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関する。
【背景技術】
【０００２】
アイドリングストップ後、エンジンを再始動する際にはクランキングが行われる。このクランキングは、モータを用いてクランクシャフトを回転させる動作である。クランキングは、多大な電力を必要とするため、車載回路である電子制御回路や通信回路に供給される電圧が低下する。特にエンジンがなかなか再始動せずに、クランキングが長引くほど電圧の低下が著しくなる。この問題点を解決する発明として、文献１がある。
【０００３】
文献１には、バッテリから供給される電力によりモータを駆動制御する制御装置が開示されている。制御装置は、インバータと、制御部と、昇圧部とを備えている。インバータは、複数のスイッチング素子を有し、バッテリから供給される電力を変換してモータに供給する。制御部は、バッテリから供給される電力により作動し、インバータの作動を制御する。昇圧部は、バッテリから入力される電圧を昇圧し、昇圧電圧を制御部に出力可能である。もし、バッテリから制御部に供給される電力の電圧が低下すると、昇圧部によって昇圧された電力を制御部に入力することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−２０１９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、文献１に係る発明は、クランキング時にバッテリから供給される電圧が低下したときにのみ昇圧部が動作し、バッテリから供給される電圧が正常な間は、昇圧部は動作を停止している。バッテリから供給される電圧が低下した時に動作する昇圧部は、電源装置全体の大型化と複雑化して、余分なコストが掛かる問題がある。
なお、文献１に開示された最低動作電圧値は、バッテリの電圧（すなわち正極端子と負極端子との間の電位差）に基づいて規定される数値である。
【０００６】
そこで本発明は、外部要因（例えば文献１の場合はクランキング）によって電源電圧が一時的に低下する問題を、昇圧部を用いる事なく簡易な回路構成で解消できる電源回路を提供する。すなわち、本発明によれば、電源電圧が最低動作電圧値よりも低くなっても、負荷（例えば文献１の場合は制御部）が動作を継続する電力を供給可能な小型の電源回路を提供することができる。
【課題を解決するための手段】
【０００７】
請求項１の発明は、複数のスイッチング素子と、各前記スイッチング素子のオン／オフを個別に制御する第１制御部と、を有し、直流電源から入力される電圧を所定電圧に変換して、高電位端子と低電位端子とからなる出力端子から出力する電源回路において、複数のスイッチング素子は、第１スイッチング素子と、第２スイッチング素子と、を含み、インダクタと、第１キャパシタと、第２キャパシタと、をさらに有し、直流電源の正極端子と、高電位端子との間には、第１スイッチング素子およびインダクタが直列に接続され、第１キャパシタは、直流電源の正極端子と第１スイッチング素子との間を接続する第１接続点と、低電位端子と、の間に接続され、第２スイッチング素子は、第１スイッチング素子とインダクタとの間を接続する第２接続点と、低電位端子と、の間に接続され、第２キャパシタは、高電位端子と、低電位端子と、の間に接続され、直流電源の負極端子と、高電位端子と、の間が接続され、第１制御部は、直流電源の高電位端子から入力される正の電圧を負の所定電圧に変換して低電位端子に出力するように、第１スイッチング素子および第２スイッチング素子のオン／オフを個別に制御することを特徴とする電源回路である。
【０００８】
請求項２の発明は、電源回路の電力出力で動作する第２制御部をさらに有し、第２制御部は、出力端子に接続される電源端子と、通信網を介して他の装置と通信可能に接続する通信端子と、を有することを特徴とする請求項１に記載の電源回路である。
【０００９】
請求項３の発明は、通信網と、第２制御部と、の間に接続されるレベルシフト部をさらに有し、レベルシフト部は、他の装置との間で行う通信の信号の電位を揃えることを特徴とする請求項２に記載の電源回路である。
【００１０】
請求項４の発明は、第１制御部は、直流電源の正極端子の電位と、低電位端子の電位と、の間の電位差（受給電圧）に基づいて、負の所定電圧に変換して低電位端子に出力するように、第１スイッチング素子および第２スイッチング素子のオン／オフを個別に制御することを特徴とする請求項１から３のいずれか一項に記載の電源回路である。
【００１１】
請求項５の発明は、直流電源から入力される入力電圧をＶINとし、高電位端子と低電位端子との間の電位差である出力電圧をＶOUTとし、入力電圧が変化する時のデューティー比をｄｕｔｙとするとき、第１制御部は、下記の関係式の関係を保ちながら、第１スイッチング素子のオン／オフを制御することを特徴とする請求項１から４のいずれか一項に記載の電源回路である。
【数１】
2020092549.tif 000003
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の電源回路の概略ブロック図である。
【図２】図２は、電源回路の入力電圧波形を表した図である。
【図３】図３は、電源回路において第１スイッチング素子をオンした状態の概略ブロック図である。
【図４】図４は、電源回路において第１制御部が第１スイッチング素子をオフした状態の概略ブロック図である。
【図５】図５は、図３及び図４の入力電流の特性グラフである。
【図６】図６は、電源回路において第２スイッチング素子をオンした状態の概略ブロック図である。
【図７】図７は、図６の入力電流の特性グラフである。
【図８】図８は、電源回路において第２制御部が第１スイッチング素子をオフした状態の概略ブロック図である。
【図９】図９は、図９の入力電流の特性グラフである。
【図１０】図１０は、図１１及び図１２で図示したゲート信号波形を説明するための概略回路図である。
【図１１】図１１は、第１スイッチング素子及び第２スイッチング素子のゲート信号波形の一例を図示したものである。
【図１２】図１２は、第１スイッチング素子及び第２スイッチング素子のゲート信号波形の他の一例を図示したものである。
【発明を実施するための形態】
【００１３】
本発明の実施形態を各図面に基づいて以下説明する。なお、特に明示しない限り、「接続する」という場合には電気的に接続することを意味する。
【００１４】
図１では、直流電源Ｅの後に電源回路１０を接続し、この電源回路１０の後に第２制御部２０を接続し、さらに第２制御部２０の後にレベルシフト部３０を接続している。
【００１５】
本発明の電源回路１０では、直流電源Ｅの正極端子Ｅ１と、電源回路１０の低電位端子Ｖｄｄとの間に生じる電位差（受給電圧ＶEX）に基づいて、グラウンドＧＮＤと基準とする負の所定電圧に変換する。そして、電源回路１０の高電位端子Ｖｃｃと低電位端子Ｖｄｄとの間に生じる負の所定電圧を第２制御部２０や通信回路等の電気負荷に供給する事で、一時的に電源回路１０の入力電圧が第２制御部２０や通信回路等の電気負荷が必要とする所定電圧を下回っても、継続的に所定の電圧を第２制御部２０や通信回路等の電気負荷に供給することができる。
【００１６】
（直流電源）
車輌本体には電源装置としての直流電源Ｅであるバッテリを搭載しており、この直流電源Ｅは、例えば、鉛バッテリ、リチウムイオンバッテリ等からなる。一つのバッテリを直流電源Ｅとして適用してもよく、複数のバッテリを直流電源Ｅとして適用してもよい。本形態では、定格電圧が１２ボルトのバッテリを適用する。
【００１７】
（電源回路）
電源回路１０は、直流電源Ｅの電源ラインから入力される電圧（電源電圧）を所定電圧に変換して、高電位端子Ｖｃｃと低電位端子Ｖｄｄとからなる出力端子から出力する。具体的には、直流電源Ｅの正極端子Ｅ１と、電源回路１０の低電位端子Ｖｄｄとの間に生じる電位差（受給電圧ＶEX）に基づいて、負の所定電圧（例えば−５ボルト）に変換して低電位端子Ｖｄｄに出力する。
【００１８】
図１で図示したように、電源回路１０は、複数のスイッチング素子、第１制御部１１、インダクタＬ、第１キャパシタＣ１、第２キャパシタＣ２を有する。ここで、複数のスイッチング素子は、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２を含む。
【００１９】
（第１スイッチング素子、第２スイッチング素子）
直流電源Ｅの正極端子Ｅ１と、電源回路１０の高電位端子Ｖｃｃとの間には、第１スイッチング素子Ｑ１およびインダクタＬがこの順番で直列に接続されている。具体的には、直流電源Ｅの正極端子Ｅ１は第１スイッチング素子Ｑ１に接続される。また、インダクタＬの一方端は後述する第２接続点Ｐ２に接続される。インダクタＬの他方端は高電位端子Ｖｃｃに接続される。
【００２０】
第２スイッチング素子Ｑ２は、第１スイッチング素子Ｑ１とインダクタＬとの間を接続する第２接続点Ｐ２と電源回路１０の低電位端子Ｖｄｄとの間に接続される。
【００２１】
第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２は、電界効果トランジスタ（Field effect transistor, ＦＥＴ）、バイポーラトランジスタ、サイリスタ、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolor Transistor，ＩＧＢＴ）等としてもよい。サイリスタには、ゲートターンオフサイリスタ（Gate Turn-Off thyristor，ＧＴＯ）を含む。
【００２２】
（第１キャパシタ、第２キャパシタ）
第１キャパシタＣ１は、直流電源Ｅの正極端子Ｅ１と第１スイッチング素子Ｑ１との間を接続する第１接続点Ｐ１と電源回路１０の低電位端子Ｖｄｄとの間に接続される。
【００２３】
第２キャパシタＣ２は、電源回路１０の高電位端子Ｖｃｃと低電位端子Ｖｄｄとの間に接続される。この第２キャパシタＣ２は、電源回路１０の高電位端子Ｖｃｃと低電位端子Ｖｄｄとの間に生じる電位差（すなわち出力電圧ＶOUT）を平滑化し、その出力電圧ＶOUTを第２制御部２０や通信回路等の電気負荷に供給（電力出力）する。出力電圧ＶOUTは、低電位端子ＶｄｄがグラウンドＧＮＤを基準として負の所定電圧（例えば−５ボルト）になるため、所定電圧（すなわち５ボルト）以上を確保できる。
【００２４】
直流電源Ｅの負極端子Ｅ２と高電位端子Ｖｃｃとの間が接続される。
【００２５】
（第１制御部）
第１制御部１１は、複数のスイッチング素子のオン／オフを個別に制御する。具体的には、直流電源Ｅの正極端子Ｅ１と、電源回路１０の低電位端子Ｖｄｄとの間に生じる電位差（受給電圧ＶEX）に基づいて、第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２のオン／オフを個別に制御する。この制御は、グラウンドＧＮＤを基準として、低電位端子Ｖｄｄが負の所定電圧（例えば−５ボルト）になるように、第１スイッチング素子Ｑ１のオン／オフのデューティー比ｄｕｔｙを変化させる。この第１制御部１１は、直流電源Ｅの正極端子Ｅ１と、電源回路１０の低電位端子Ｖｄｄと、の間の電位差を受給電圧ＶEXとして作動する。
【００２６】
なお図示を省略するが、第１制御部１１は各スイッチング素子を駆動する駆動回路を個別に含む。すなわち、第１駆動回路を介して第１スイッチング素子Ｑ１に制御信号を出力する。同様に、第２駆動回路を介して第２スイッチング素子Ｑ２に制御信号を出力する。その他、第１制御部１１の外部に各駆動回路を設ける構成であっても良い。
【００２７】
（第２制御部）
電源回路１０は、グラウンドＧＮＤより低い電位を基準に動作する第２制御部２０をさらに有している。この第２制御部２０は、電源回路１０の出力端子に接続される電源端子２２と、通信網を介して他の装置と通信可能に接続する通信端子２４とを有する。
【００２８】
本形態では、第２制御部２０にＥＣＵを適用する。このＥＣＵは、Electronic Control Unit（電子制御ユニット）の略称であり、ＣＰＵ、ＲＯＭ、ＲＡＭ及びインターフェース等を含むマイクロコンピュータを主要構成部品として有する。ＣＰＵは、メモリ（ＲＯＭまたはＲＡＭ）に格納されたプログラムを実行することにより各種機能を実現する。
【００２９】
（レベルシフト部）
電源回路１０は、通信網と第２制御部２０との間に接続されるレベルシフト部３０をさらに有する。そして、このレベルシフト部３０は、他の装置との間で行う通信の信号の電位を揃えるともに、信号の反転またはレベルシフトを行う。
【００３０】
レベルシフト部３０は、トランスの他、フォトカプラ、磁気結合、アイソレーションアンプ、抵抗器、容量性素子等であってもよい。
【００３１】
第２制御部２０は、電源回路１０から出力電圧ＶOUT（すなわち高電位端子Ｖｃｃと低電位端子Ｖｄｄとの間の電位差）の供給（電力出力）を受けて作動する。したがって、第２制御部２０の後に接続される他の装置（負荷）を作動させるため、第２制御部２０と、その他の装置（負荷）の制御回路とで有線通信を行うには、レベルシフト部３０であるレベルシフト付き通信回路や絶縁通信回路が必要となる。
【００３２】
一般的な車輌は、複数のＥＣＵが搭載されており、ＥＣＵどうしは通信網（例えば車輌内ネットワーク）を介して通信が行われる。車輌内ネットワークは有線で構築されることが多く、かつ、ＥＣＵに設けられている通信回路は異なった電位で動作している可能性もある。電位差に伴うＥＣＵの誤動作防止対策として通信回路で絶縁する必要があるため、レベルシフト部３０であるレベルシフト付き通信回路または絶縁通信回路などを用いる。ここではＥＣＵを例にしたが、ＥＣＵ以外で車輌に搭載される他の電子制御装置でも同様である。
【００３３】
（効果）
本発明は、直流電源Ｅの正極端子Ｅ１と、第１制御部１１の低電位端子Ｖｄｄと、の間の電位差を受給電圧ＶEXとして、第１制御部１１が作動する。そして、第１スイッチング素子Ｑ１をオンからオフにすると同時に第２スイッチング素子Ｑ２をオフからオンにして、インダクタに発生させた逆起電力を第１制御部１１の低電位端子Ｖｄｄにマイナス電位として供給する。クランキング時に直流電源Ｅの電圧（すなわち直流電源Ｅの正極端子Ｅ１と負極端子Ｅ２との間の電位差）が大幅に低下したとしても、第１制御部１１に入力される電圧（すなわち直流電源Ｅの正極端子Ｅ１と第１制御部１１の低電位端子Ｖｄｄとの電位差）が最低動作電圧値以上であれば、第１制御部１１が作動し続ける。したがって、第１制御部１１が低電位端子ＶｄｄにグラウンドＧＮＤを基準とするマイナス電位を出力している間は、直流電源Ｅの電圧変動に影響されることなく、第２制御部２０に電力（定電圧）を供給することができる。
【００３４】
（最低動作電圧）
本発明の第１制御部１１は、直流電源Ｅの正極端子Ｅ１と、電源回路１０の低電位端子Ｖｄｄと、の間の電位差（受給電圧ＶEX）により作動することができる。そのため、直流電源Ｅから入力される電圧が０［Ｖ］近傍まで下がっても負の所定電圧を生成することが可能である。
【００３５】
従来技術では、グラウンドＧＮＤに接続していた直流電源の負極端子を基準としていたので、直流電源の電圧が最低動作電圧を下回ると、ＦＥＴが故障しないようにするためにスイッチングを停止していた。本発明では、直流電源Ｅの電圧が最低動作電圧を下回っても、電源回路１０の低電位端子Ｖｄｄが基準となるので、直流電源Ｅの正極端子Ｅ１と電源回路１０の低電位端子Ｖｄｄとの間の電位差（受給電圧ＶEX）が最低動作電圧以上である限り作動することができる。
【００３６】
このため、任意で最低動作電圧を設定し（例えば、１［Ｖ］〜４［Ｖ］）、入力電圧の低下で第１制御部１１の過電圧保護回路による過電流保護が働く前に、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のスイッチング制御を停止することとなる。このスイッチング制御停止後は、負の所定電圧を生成しなくなる。
【００３７】
（動作確認手段）
図２から図９は、図１における本発明の電源回路１０で実行される動作確認手段を説明するための図である。図２から図９の各図に沿って説明する。
【００３８】
図２は、エンジン始動時の入力電圧の低下を示す図である。図２の電圧波形は、国際規格ＩＳＯ１６７５０−２：２０１２のLevel３で規格化されたエンジン始動時の電源電圧波形で、通常の１２［Ｖ］の入力電圧が３.０［Ｖ］にまで低下することを示している。本発明の第１制御部１１が第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のスイッチング制御を行い、これにより電圧の生成制御を行う。
【００３９】
本発明の電源回路１０の場合、第１制御部１１の電源は、直流電源Ｅの正極端子Ｅ１と、電源回路１０が生成する低電位端子Ｖｄｄとの電位差を入力電圧（受給電圧ＶEX）として用いる。このため、直流電源Ｅの電圧が低下しても、電源回路１０が生成するマイナス電位が維持されている限り、第１制御部１１への電源供給も継続され、スイッチング制御を継続することが可能となる。
【００４０】
図３（ステップ１）
第１制御部１１が第１スイッチング素子Ｑ１をオンすると、図３で図示した矢印の経路に電流が流れる。このとき、SW_node（Ｐ２）の電位が１２［Ｖ］まで上昇し、インダクタＬの両端に１２［Ｖ］―０［Ｖ］＝１２［Ｖ］の電位差が生じる。そしてその後、インダクタＬの電流が１２［Ｖ］／１uH＝１２Ａ／u秒で増え、インダクタＬにエネルギーが充電される。１周期＝５００m秒の場合、500n秒×２９．４％＝１５０n秒となる。
2020092549.tif 000004
【００４１】
図４（ステップ２）
インダクタＬが飽和する前に、第１制御部１１が第１スイッチング素子Ｑ１をオフして、インダクタＬへの充電を停止する。この直後、インダクタＬが放電を始めるため、SW_node（Ｐ２）の電位が低下する。なお、図５は、図３及び図４の入力電流の特性グラフである。
【００４２】
図６（ステップ３）
第１制御部１１が第２スイッチング素子Ｑ２をオンして、インダクタＬの放電電流を矢印の経路に流す。このとき、SW_node（Ｐ２）の電位が−５［Ｖ］になるため、インダクタＬの両端に０［Ｖ］−（−５［Ｖ］）＝５［Ｖ］の電位差が生じる。インダクタＬの電流が−５［Ｖ］／１uH＝−５Ａ／u秒で低下し、インダクタＬの充電エネルギーが放電される。なお、図７は、図６の入力電流の特性グラフである。
【００４３】
図８（ステップ４）
次のスイッチング周期に備え、第１制御部１１が第２スイッチング素子Ｑ２をオフする。その後、上記ステップ１の最初の状態に戻り、これを繰り返す。なお、スイッチング周期は、使用環境や使用条件等に最適な任意の値を選択することが可能で、一例として、250n秒(4MHz)〜10u秒(100KHz)で使用することが挙げられる。
【００４４】
（入力電圧変動時のデューティー比とゲート信号の動き）
電圧が１２［Ｖ］から低下後、元の１２［Ｖ］に戻るまでの間に第１制御部１１が第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２の各ゲート端子に出力する信号の例（デューティー比）、ゲート信号の動きについて説明する。
【００４５】
直流電源Ｅから供給される入力電圧ＶINが変化する時のデューティー比ｄｕｔｙは、およそ下記の関係式の関係を保ちながら、第１スイッチング素子Ｑ１のオン／オフを制御する。こうして、入力電圧ＶINに追随して、受給電圧ＶEXを変動させる。なお、高電位端子Ｖｃｃと低電位端子Ｖｄｄとの間の電位差である出力電圧をＶOUTとする。
【数１】
2020092549.tif 000005
【００４６】
例えば、出力電圧ＶOUTが−５．０［Ｖ］で、入力電圧ＶINが下記に示す波形で変動するとした場合、入力電圧ＶINが１２［Ｖ］の時は、２９．４％のデューティー比ｄｕｔｙで第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２を駆動する。ここでは、グラウンド電位は０［Ｖ］とする。したがって、１２［Ｖ］の入力電圧ＶINと−５．０［Ｖ］の出力電圧ＶOUTは、０［Ｖ］のグラウンド電位を基準としている。なお、2MHz(500n秒周期)駆動の場合、オン時間は147n秒となる。
2020092549.tif 000006
【数２】
2020092549.tif 000007
【００４７】
入力電圧ＶINが３．０［Ｖ］に低下する過程で、デューティー比ｄｕｔｙは２９．４％から６２．５％まで上昇する。
【数３】
2020092549.tif 000008
【００４８】
その後、入力電圧ＶINが１２［Ｖ］に安定するまで、デューティー比ｄｕｔｙは上記の関係式の関係を保ちながら、入力電圧ＶINの変動に追随して変動する。
【００４９】
図１０の回路図を基に、出力電圧ＶOUTが−５．０［Ｖ］、出力電流が５．０Ａ、入力電圧ＶINが１２［Ｖ］のときの、ゲート信号波形（デューティー比２９．４％）を図１１で図示する。上から順に、Top FET（第１スイッチング素子Ｑ１） Gate及び第Bottom FET（第２スイッチング素子Ｑ２） Gateに出力する信号の波形図、SW_node（Ｐ２）の電位（Ｖ）の強弱を示す波形図、インダクタＬ電流（Ａ）の強弱を示す波形図を示している。
【００５０】
また、出力電圧が−５．０［Ｖ］、出力電流が５．０Ａ、入力電圧ＶINが３［Ｖ］のときの、ゲート信号波形（デューティー比６２．５％）を図１２で図示する。図１１と同様に、上から順に、Top FET（第１スイッチング素子Ｑ１） Gate及び第Bottom FET（第２スイッチング素子Ｑ２） Gateに出力する信号の波形図、SW_node（Ｐ２）の電位の強弱を示す波形図、インダクタＬ電流（Ａ）の強弱を示す波形図を示している。
【００５１】
（他の実施の形態）
以上では、本発明を実施するための形態について説明したが、本発明は当該形態に何ら限定されるものではない。換言すれば、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施することも可能である。
【００５２】
図１では、正極端子Ｅ１側の第１スイッチング素子Ｑ１を、ブートストラップ回路やチャージポンプ回路等の回路を用いることによってＮＭＯＳスイッチング素子を用いて構成している。一般的に、直流電流の正極端子側にＰＭＯＳスイッチング素子を用いた場合、より多くのシリコン面積を必要とする。コスト安、軽量化等を図るため、第１スイッチング素子Ｑ１をＮＭＯＳスイッチング素子としている。
【００５３】
ただし、図示しないが、直流電流の正極端子側にＰＭＯＳスイッチング素子を用いた構成であってもよいことは勿論である。
【００５４】
第２制御部２０にＥＣＵを適用したが、他の制御装置や制御回路等を適用してもよい。例えば、トランスミッション制御ユニット、メーターパネル、カーナビ、カーオーディオ等が該当する。したがって、第２制御部２０は、電源回路１０から所定の電圧を受けて駆動されるため、これにより、トランスミッション制御ユニット、メーターパネル、カーナビ、カーオーディオ等の第２制御部２０を稼働させることができる。
【００５５】
また直流電源Ｅの電圧が異なるが、第２制御部２０には回転電機を回転駆動する電力変換回路（インバータ）を適用してもよい。回転電機は、例えば電動機，発電機，電動発電機などが該当する。
【符号の説明】
【００５６】
１０：電源回路
１１：第１制御部
２０：第２制御部
２２：電源端子
２４：通信端子
３０：レベルシフト部
Ｅ：直流電源
Ｅ１：正極端子
Ｅ２：負極端子
Ｃ１：第１キャパシタ
Ｃ２：第２キャパシタ
ＧＮＤ：グラウンド
Ｌ：インダクタ
Ｐ１：第１接続点
Ｐ２：第２接続点
Ｑ１：第１スイッチング素子
Ｑ２：第２スイッチング素子
Ｖｃｃ：高電位端子
Ｖｄｄ：低電位端子
ＶIN：入力電圧
ＶOUT：出力電圧
ＶEX：受給電圧
【図１】
2020092549.tif 000010
【図２】
2020092549.tif 000011
【図３】
2020092549.tif 000012
【図４】
2020092549.tif 000013
【図５】
2020092549.tif 000014
【図６】
2020092549.tif 000015
【図７】
2020092549.tif 000016
【図８】
2020092549.tif 000017
【図９】
2020092549.tif 000018
【図１０】
2020092549.tif 000019
【図１１】
2020092549.tif 000020
【図１２】
2020092549.tif 000021