(57)【要約】【課題】測定対象電圧のＡＤ変換結果を得るための回路又は動作の異常を検知する。【解決手段】複数のチャネル分の測定対象電圧（ＶＩＮ［１］〜ＶＩＮ［ｎ］）のＡＤ変換を行うＡＤ変換装置は、チャネルごとに測定対象電圧又は基準電圧に応じたアナログ電圧信号（ＶＡ［１］〜ＶＡ［ｎ］）を出力するアナログ処理部（１０）を備えると共に、複数のアナログ電圧信号を選択的にＡＤ変換するＡＤ変換ブロックとしてメインＡＤ変換ブロック（２０Ｍ、３０Ｍ）及びサブＡＤ変換ブロック（２０Ｓ、３０Ｓ）を備える。デジタル処理部（４０）は、メイン及びサブＡＤ変換ブロックで得られる原デジタル信号（ＶＤＯ＿Ｍ及びＶＤＯ＿Ｓ）を補正した信号（ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓ）を対比することで異常の有無を判定する。補正のためのパラメータは、基準電圧に応じたアナログ電圧信号のＡＤ変換結果に基づき設定される。【選択図】図１
2020092341.tif 000002
【特許請求の範囲】
【請求項１】
複数のチャネル分の測定対象電圧をアナログ−デジタル変換するＡＤ変換装置において、
チャネルごとに前記測定対象電圧及び複数の基準電圧の中から何れかを選択して、選択電圧に応じたアナログ電圧信号を出力するアナログ処理部と、
前記アナログ処理部から出力される前記複数のチャネルについての複数のアナログ電圧信号の何れかを選択する第１選択部と、
前記第１選択部により選択されたアナログ電圧信号をアナログ−デジタル変換することで第１原デジタル信号を生成する第１ＡＤ変換部と、
前記複数のアナログ電圧信号の何れかを選択する第２選択部と、
前記第２選択部により選択されたアナログ電圧信号をアナログ−デジタル変換することで第２原デジタル信号を生成する第２ＡＤ変換部と、
前記第１原デジタル信号及び前記第２原デジタル信号を受けるデジタル処理部と、
前記アナログ処理部、前記第１選択部及び前記第２選択部における選択内容を制御する制御部と、を備え、
前記複数の基準電圧は互いに異なる第１基準電圧及び第２基準電圧を含み、
前記デジタル処理部は、
前記第１原デジタル信号から第１パラメータに基づいて第１補正デジタル信号を生成する第１フィルタを有し、前記アナログ処理部にて前記第１基準電圧が選択されているときに得られる前記第１原デジタル信号、及び、前記アナログ処理部にて前記第２基準電圧が選択されているときに得られる前記第１原デジタル信号に基づいて前記第１パラメータを設定する第１フィルタブロックと、
前記第２原デジタル信号から第２パラメータに基づいて第２補正デジタル信号を生成する第２フィルタを有し、前記アナログ処理部にて前記第１基準電圧が選択されているときに得られる前記第２原デジタル信号、及び、前記アナログ処理部にて前記第２基準電圧が選択されているときに得られる前記第２原デジタル信号に基づいて前記第２パラメータを設定する第２フィルタブロックと、
前記第１補正デジタル信号及び前記第２補正デジタル信号に基づいて所定のエラー判定信号を出力するエラー判定部と、を備えた
ことを特徴とするＡＤ変換装置。
【請求項２】
前記複数のチャネルは第１〜第ｎチャネルから成り（ｎは２以上の整数）、
前記複数のチャネル分の測定対象電圧は第１〜第ｎ測定対象電圧から成り、
前記アナログ処理部は、第１〜第ｎスイッチ回路及び第１〜第ｎアナログ配線を備え、
前記第１選択部及び前記第２選択部の夫々は前記第１〜第ｎアナログ配線に接続されて、前記複数のアナログ電圧信号として第１〜第ｎアナログ電圧信号が前記第１選択部及び前記第２選択部の夫々に入力され、
第ｉチャネルにおいて、第ｉスイッチ回路により第ｉ測定対象電圧及び前記複数の基準電圧の何れかが選択されて、選択電圧に応じた第ｉアナログ電圧信号が第ｉアナログ配線に加わる（ｉは１以上ｎ以下の整数）
ことを特徴とする請求項１に記載のＡＤ変換装置。
【請求項３】
前記制御部により、当該ＡＤ変換装置の状態は、チャネルごとに、実測定状態、第１校正用状態及び第２校正用状態の何れかとなることが可能であり、
前記第ｉチャネルについての前記実測定状態では、前記第ｉスイッチ回路により前記第ｉ測定対象電圧が選択され且つ前記第ｉ測定対象電圧に応じた前記第ｉアナログ電圧信号が前記第１選択部及び前記第２選択部にて選択されるよう、前記第ｉスイッチ回路、前記第１選択部及び前記第２選択部が制御され、
前記第ｉチャネルについての前記第１校正用状態では、前記第ｉスイッチ回路により前記第１基準電圧が選択され且つ前記前記第１基準電圧に応じた前記第ｉアナログ電圧信号が前記第１選択部及び前記第２選択部にて選択されるよう、前記第ｉスイッチ回路、前記第１選択部及び前記第２選択部が制御され、
前記第ｉチャネルについての前記第２校正用状態では、前記第ｉスイッチ回路により前記第２基準電圧が選択され且つ前記前記第２基準電圧に応じた前記第ｉアナログ電圧信号が前記第１選択部及び前記第２選択部にて選択されるよう、前記第ｉスイッチ回路、前記第１選択部及び前記第２選択部が制御され、
前記実測定状態にて前記第１ＡＤ変換部及び前記第２ＡＤ変換部でのアナログ−デジタル変換を行う実測定ＡＤ変換動作、前記第１校正用状態にて前記第１ＡＤ変換部及び前記第２ＡＤ変換部でのアナログ−デジタル変換を行う第１校正用ＡＤ変換動作、及び、前記第２校正用状態にて前記第１ＡＤ変換部及び前記第２ＡＤ変換部でのアナログ−デジタル変換を行う第２校正用ＡＤ変換動作が、前記制御部の制御の下でチャネルごとに実行される
ことを特徴とする請求項２に記載のＡＤ変換装置。
【請求項４】
前記第１〜第ｎチャネルについての前記実測定ＡＤ変換動作、前記第１校正用ＡＤ変換動作及び前記第２校正用ＡＤ変換動作を実行する区間に対し、前記制御部は、何れかのチャネルについての前記第１校正用ＡＤ変換動作と、他のチャネルについての前記第２校正用ＡＤ変換動作と、が隣接して実行される区間を含める
ことを特徴とする請求項３に記載のＡＤ変換装置。
【請求項５】
前記第１〜第ｎチャネルについての前記実測定ＡＤ変換動作、前記第１校正用ＡＤ変換動作及び前記第２校正用ＡＤ変換動作を実行する区間に対し、前記制御部は、何れかのチャネルについての前記第１校正用ＡＤ変換動作と、他のチャネルについての前記第２校正用ＡＤ変換動作と、更に他のチャネルの前記実測定ＡＤ変換動作と、が隣接して実行される区間を含める
ことを特徴とする請求項３に記載のＡＤ変換装置。
【請求項６】
前記第１フィルタブロックはチャネルごとに前記第１パラメータを設定し、
前記第２フィルタブロックはチャネルごとに前記第２パラメータを設定し、
前記第１フィルタブロックは、前記第ｉスイッチ回路にて前記第１基準電圧が選択され且つ前記第１選択部にて前記第ｉアナログ電圧信号が選択されているときに前記第１ＡＤ変換部から得られる前記第１原デジタル信号、及び、前記第ｉスイッチ回路にて前記第２基準電圧が選択され且つ前記第１選択部にて前記第ｉアナログ電圧信号が選択されているときに前記第１ＡＤ変換部から得られる前記第１原デジタル信号に基づいて、第ｉチャネルに対する前記第１パラメータを設定し、
前記第２フィルタブロックは、前記第ｉスイッチ回路にて前記第１基準電圧が選択され且つ前記第２選択部にて前記第ｉアナログ電圧信号が選択されているときに前記第２ＡＤ変換部から得られる前記第２原デジタル信号、及び、前記第ｉスイッチ回路にて前記第２基準電圧が選択され且つ前記第２選択部にて前記第ｉアナログ電圧信号が選択されているときに前記第２ＡＤ変換部から得られる前記第２原デジタル信号に基づいて、第ｉチャネルに対する前記第２パラメータを設定する
ことを特徴とする請求項２〜５の何れかに記載のＡＤ変換装置。
【請求項７】
前記第１フィルタブロックは前記第１〜第ｎチャネルに対して共通の前記第１パラメータを設定し、
前記第２フィルタブロックは前記第１〜第ｎチャネルに対して共通の前記第２パラメータを設定し、
前記第１フィルタブロックは、前記第１スイッチ回路にて前記第１基準電圧が選択され且つ前記第１選択部にて前記第１アナログ電圧信号が選択されているときに前記第１ＡＤ変換部から得られる前記第１原デジタル信号、及び、前記第１スイッチ回路にて前記第２基準電圧が選択され且つ前記第１選択部にて前記第１アナログ電圧信号が選択されているときに前記第１ＡＤ変換部から得られる前記第１原デジタル信号に基づいて、前記第１〜第ｎチャネルに対する前記第１パラメータを設定し、
前記第２フィルタブロックは、前記第１スイッチ回路にて前記第１基準電圧が選択され且つ前記第２選択部にて前記第１アナログ電圧信号が選択されているときに前記第２ＡＤ変換部から得られる前記第２原デジタル信号、及び、前記第１スイッチ回路にて前記第２基準電圧が選択され且つ前記第２選択部にて前記第ｉアナログ電圧信号が選択されているときに前記第２ＡＤ変換部から得られる前記第２原デジタル信号に基づいて、前記第１〜第ｎチャネルに対する前記第２パラメータを設定する
ことを特徴とする請求項２〜５の何れかに記載のＡＤ変換装置。
【請求項８】
前記エラー判定部と、前記第１補正デジタル信号及び前記第２補正デジタル信号間の差の大きさと、所定の閾値との比較結果に基づいて、前記エラー判定信号を出力する
ことを特徴とする請求項１〜７の何れかに記載のＡＤ変換装置。
【請求項９】
測定対象電圧をアナログ−デジタル変換するＡＤ変換装置において、
前記測定対象電圧及び複数の基準電圧の中から何れかを選択して、選択電圧に応じたアナログ電圧信号を出力するアナログ処理部と、
前記アナログ電圧信号をアナログ−デジタル変換することで第１原デジタル信号を生成する第１ＡＤ変換部と、
前記アナログ電圧信号をアナログ−デジタル変換することで第２原デジタル信号を生成する第２ＡＤ変換部と、
前記第１原デジタル信号及び前記第２原デジタル信号を受けるデジタル処理部と、
前記アナログ処理部における選択内容を制御する制御部と、を備え、
前記複数の基準電圧は互いに異なる第１基準電圧及び第２基準電圧を含み、
前記デジタル処理部は、
前記第１原デジタル信号から第１パラメータに基づいて第１補正デジタル信号を生成する第１フィルタを有し、前記アナログ処理部にて前記第１基準電圧が選択されているときに得られる前記第１原デジタル信号、及び、前記アナログ処理部にて前記第２基準電圧が選択されているときに得られる前記第１原デジタル信号に基づいて前記第１パラメータを設定する第１フィルタブロックと、
前記第２原デジタル信号から第２パラメータに基づいて第２補正デジタル信号を生成する第２フィルタを有し、前記アナログ処理部にて前記第１基準電圧が選択されているときに得られる前記第２原デジタル信号、及び、前記アナログ処理部にて前記第２基準電圧が選択されているときに得られる前記第２原デジタル信号に基づいて前記第２パラメータを設定する第２フィルタブロックと、
前記第１補正デジタル信号及び前記第２補正デジタル信号に基づいて所定のエラー判定信号を出力するエラー判定部と、を備えた
ことを特徴とするＡＤ変換装置。
【請求項１０】
前記エラー判定部と、前記第１補正デジタル信号及び前記第２補正デジタル信号間の差の大きさと、所定の閾値との比較結果に基づいて、前記エラー判定信号を出力する
ことを特徴とする請求項９に記載のＡＤ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換装置に関する。
【背景技術】
【０００２】
図１８に、複数のチャネル分の測定対象電圧のＡＤ変換（アナログ−デジタル変換）を行うことのできるＡＤ変換装置９００の構成を示す。ＡＤ変換装置９００において、複数のチャネル分の測定対象電圧がアナログ処理部９１０に入力される。アナログ処理部９１０は、各測定対象電圧の分圧を生成したり、各測定対象電圧を増幅したりする処理を経て、複数のチャネル分の測定対象電圧に応じた複数のアナログ電圧信号（複数のチャネル分のアナログ電圧信号）を生成する。信号選択部９２０はマルチプレクサを含み、アナログ処理部９１０からの複数のアナログ電圧信号の何れかを選択して、選択したアナログ電圧信号をＡＤ変換部９３０に出力する。この際、選択したアナログ電圧信号の増幅（インピーダンス変換）や高域低減処理が適宜実行される。ＡＤ変換部９３０は、信号選択部９２０から提供されるアナログ電圧信号をＡＤ変換することでデジタル信号を得る。マルチプレクサで選択されるチャネルを次々と切り替えていくことで、複数のチャネル分の測定対象電圧のＡＤ変換を時分割で順次行うことができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２６７４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１８のＡＤ変換装置９００において、様々な異常（故障）が生じることが有りえる。例えば、信号選択部９２０におけるマルチプレクサが正常に選択動作をできない異常や、アナログ処理部９１０の出力信号が伝搬されるべき配線が地絡又は天絡する異常、信号選択部９２０の出力信号が伝搬されるべき配線が地絡又は天絡する異常が生じ得る。更には、ＡＤ変換部９３０のゲイン誤差やオフセット誤差が設計範囲を超えて過大となる異常も生じえる。
【０００５】
しなしながら、図１８のＡＤ変換装置９００では、そのような異常が生じていたとしても、異常の発生を認知することができない。異常が発生したときに、それを認知することができれば、異常に対応した保護動作（例えば、誤ったＡＤ変換結果に基づく動作の停止や故障報知）を行うことができるなど、メリットが大きい。
【０００６】
尚、複数のチャネル分の測定対象電圧のＡＤ変換を行うＡＤ変換装置について説明したが、１つの測定対象電圧のＡＤ変換を行うＡＤ変換装置についても同様の事情が存在する（但し、後者のＡＤ変換装置では信号選択部９２０に関わる異常は存在しない）。
【０００７】
本発明は、測定対象電圧のＡＤ変換結果を得るための回路又は動作の異常の検知に寄与するＡＤ変換装置、換言すれば、測定対象電圧のＡＤ変換結果を得るための回路又は動作の妥当性を評価可能なＡＤ変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１側面に係るＡＤ変換装置は、複数のチャネル分の測定対象電圧をアナログ−デジタル変換するＡＤ変換装置であって、チャネルごとに前記測定対象電圧及び複数の基準電圧の中から何れかを選択して、選択電圧に応じたアナログ電圧信号を出力するアナログ処理部と、前記アナログ処理部から出力される前記複数のチャネルについての複数のアナログ電圧信号の何れかを選択する第１選択部と、前記第１選択部により選択されたアナログ電圧信号をアナログ−デジタル変換することで第１原デジタル信号を生成する第１ＡＤ変換部と、前記複数のアナログ電圧信号の何れかを選択する第２選択部と、前記第２選択部により選択されたアナログ電圧信号をアナログ−デジタル変換することで第２原デジタル信号を生成する第２ＡＤ変換部と、前記第１原デジタル信号及び前記第２原デジタル信号を受けるデジタル処理部と、前記アナログ処理部、前記第１選択部及び前記第２選択部における選択内容を制御する制御部と、を備え、前記複数の基準電圧は互いに異なる第１基準電圧及び第２基準電圧を含み、前記デジタル処理部は、前記第１原デジタル信号から第１パラメータに基づいて第１補正デジタル信号を生成する第１フィルタを有し、前記アナログ処理部にて前記第１基準電圧が選択されているときに得られる前記第１原デジタル信号、及び、前記アナログ処理部にて前記第２基準電圧が選択されているときに得られる前記第１原デジタル信号に基づいて前記第１パラメータを設定する第１フィルタブロックと、前記第２原デジタル信号から第２パラメータに基づいて第２補正デジタル信号を生成する第２フィルタを有し、前記アナログ処理部にて前記第１基準電圧が選択されているときに得られる前記第２原デジタル信号、及び、前記アナログ処理部にて前記第２基準電圧が選択されているときに得られる前記第２原デジタル信号に基づいて前記第２パラメータを設定する第２フィルタブロックと、前記第１補正デジタル信号及び前記第２補正デジタル信号に基づいて所定のエラー判定信号を出力するエラー判定部と、を備えたことを特徴とする。
【０００９】
具体的には例えば、第１側面に係るＡＤ変換装置において、前記複数のチャネルは第１〜第ｎチャネルから成り（ｎは２以上の整数）、前記複数のチャネル分の測定対象電圧は第１〜第ｎ測定対象電圧から成り、前記アナログ処理部は、第１〜第ｎスイッチ回路及び第１〜第ｎアナログ配線を備え、前記第１選択部及び前記第２選択部の夫々は前記第１〜第ｎアナログ配線に接続されて、前記複数のアナログ電圧信号として第１〜第ｎアナログ電圧信号が前記第１選択部及び前記第２選択部の夫々に入力され、第ｉチャネルにおいて、第ｉスイッチ回路により第ｉ測定対象電圧及び前記複数の基準電圧の何れかが選択されて、選択電圧に応じた第ｉアナログ電圧信号が第ｉアナログ配線に加わると良い（ｉは１以上ｎ以下の整数）。
【００１０】
より具体的には例えば、第１側面に係るＡＤ変換装置において、前記制御部により、当該ＡＤ変換装置の状態は、チャネルごとに、実測定状態、第１校正用状態及び第２校正用状態の何れかとなることが可能であり、前記第ｉチャネルについての前記実測定状態では、前記第ｉスイッチ回路により前記第ｉ測定対象電圧が選択され且つ前記第ｉ測定対象電圧に応じた前記第ｉアナログ電圧信号が前記第１選択部及び前記第２選択部にて選択されるよう、前記第ｉスイッチ回路、前記第１選択部及び前記第２選択部が制御され、前記第ｉチャネルについての前記第１校正用状態では、前記第ｉスイッチ回路により前記第１基準電圧が選択され且つ前記前記第１基準電圧に応じた前記第ｉアナログ電圧信号が前記第１選択部及び前記第２選択部にて選択されるよう、前記第ｉスイッチ回路、前記第１選択部及び前記第２選択部が制御され、前記第ｉチャネルについての前記第２校正用状態では、前記第ｉスイッチ回路により前記第２基準電圧が選択され且つ前記前記第２基準電圧に応じた前記第ｉアナログ電圧信号が前記第１選択部及び前記第２選択部にて選択されるよう、前記第ｉスイッチ回路、前記第１選択部及び前記第２選択部が制御され、前記実測定状態にて前記第１ＡＤ変換部及び前記第２ＡＤ変換部でのアナログ−デジタル変換を行う実測定ＡＤ変換動作、前記第１校正用状態にて前記第１ＡＤ変換部及び前記第２ＡＤ変換部でのアナログ−デジタル変換を行う第１校正用ＡＤ変換動作、及び、前記第２校正用状態にて前記第１ＡＤ変換部及び前記第２ＡＤ変換部でのアナログ−デジタル変換を行う第２校正用ＡＤ変換動作が、前記制御部の制御の下でチャネルごとに実行されると良い。
【００１１】
更に具体的には例えば、第１側面に係るＡＤ変換装置において、前記第１〜第ｎチャネルについての前記実測定ＡＤ変換動作、前記第１校正用ＡＤ変換動作及び前記第２校正用ＡＤ変換動作を実行する区間に対し、前記制御部は、何れかのチャネルについての前記第１校正用ＡＤ変換動作と、他のチャネルについての前記第２校正用ＡＤ変換動作と、が隣接して実行される区間を含めると良い。
【００１２】
或いは具体的には例えば、第１側面に係るＡＤ変換装置において、前記第１〜第ｎチャネルについての前記実測定ＡＤ変換動作、前記第１校正用ＡＤ変換動作及び前記第２校正用ＡＤ変換動作を実行する区間に対し、前記制御部は、何れかのチャネルについての前記第１校正用ＡＤ変換動作と、他のチャネルについての前記第２校正用ＡＤ変換動作と、更に他のチャネルの前記実測定ＡＤ変換動作と、が隣接して実行される区間を含めても良い。
【００１３】
また例えば、第１側面に係るＡＤ変換装置において、前記第１フィルタブロックはチャネルごとに前記第１パラメータを設定し、前記第２フィルタブロックはチャネルごとに前記第２パラメータを設定し、前記第１フィルタブロックは、前記第ｉスイッチ回路にて前記第１基準電圧が選択され且つ前記第１選択部にて前記第ｉアナログ電圧信号が選択されているときに前記第１ＡＤ変換部から得られる前記第１原デジタル信号、及び、前記第ｉスイッチ回路にて前記第２基準電圧が選択され且つ前記第１選択部にて前記第ｉアナログ電圧信号が選択されているときに前記第１ＡＤ変換部から得られる前記第１原デジタル信号に基づいて、第ｉチャネルに対する前記第１パラメータを設定し、前記第２フィルタブロックは、前記第ｉスイッチ回路にて前記第１基準電圧が選択され且つ前記第２選択部にて前記第ｉアナログ電圧信号が選択されているときに前記第２ＡＤ変換部から得られる前記第２原デジタル信号、及び、前記第ｉスイッチ回路にて前記第２基準電圧が選択され且つ前記第２選択部にて前記第ｉアナログ電圧信号が選択されているときに前記第２ＡＤ変換部から得られる前記第２原デジタル信号に基づいて、第ｉチャネルに対する前記第２パラメータを設定して良い。
【００１４】
或いは例えば、第１側面に係るＡＤ変換装置において、前記第１フィルタブロックは前記第１〜第ｎチャネルに対して共通の前記第１パラメータを設定し、前記第２フィルタブロックは前記第１〜第ｎチャネルに対して共通の前記第２パラメータを設定し、前記第１フィルタブロックは、前記第１スイッチ回路にて前記第１基準電圧が選択され且つ前記第１選択部にて前記第１アナログ電圧信号が選択されているときに前記第１ＡＤ変換部から得られる前記第１原デジタル信号、及び、前記第１スイッチ回路にて前記第２基準電圧が選択され且つ前記第１選択部にて前記第１アナログ電圧信号が選択されているときに前記第１ＡＤ変換部から得られる前記第１原デジタル信号に基づいて、前記第１〜第ｎチャネルに対する前記第１パラメータを設定し、前記第２フィルタブロックは、前記第１スイッチ回路にて前記第１基準電圧が選択され且つ前記第２選択部にて前記第１アナログ電圧信号が選択されているときに前記第２ＡＤ変換部から得られる前記第２原デジタル信号、及び、前記第１スイッチ回路にて前記第２基準電圧が選択され且つ前記第２選択部にて前記第ｉアナログ電圧信号が選択されているときに前記第２ＡＤ変換部から得られる前記第２原デジタル信号に基づいて、前記第１〜第ｎチャネルに対する前記第２パラメータを設定しても良い。
【００１５】
また例えば、第１側面に係るＡＤ変換装置において、前記エラー判定部と、前記第１補正デジタル信号及び前記第２補正デジタル信号間の差の大きさと、所定の閾値との比較結果に基づいて、前記エラー判定信号を出力すると良い。
【００１６】
本発明の第２側面に係るＡＤ変換装置は、測定対象電圧をアナログ−デジタル変換するＡＤ変換装置であって、前記測定対象電圧及び複数の基準電圧の中から何れかを選択して、選択電圧に応じたアナログ電圧信号を出力するアナログ処理部と、前記アナログ電圧信号をアナログ−デジタル変換することで第１原デジタル信号を生成する第１ＡＤ変換部と、前記アナログ電圧信号をアナログ−デジタル変換することで第２原デジタル信号を生成する第２ＡＤ変換部と、前記第１原デジタル信号及び前記第２原デジタル信号を受けるデジタル処理部と、前記アナログ処理部における選択内容を制御する制御部と、を備え、前記複数の基準電圧は互いに異なる第１基準電圧及び第２基準電圧を含み、前記デジタル処理部は、前記第１原デジタル信号から第１パラメータに基づいて第１補正デジタル信号を生成する第１フィルタを有し、前記アナログ処理部にて前記第１基準電圧が選択されているときに得られる前記第１原デジタル信号、及び、前記アナログ処理部にて前記第２基準電圧が選択されているときに得られる前記第１原デジタル信号に基づいて前記第１パラメータを設定する第１フィルタブロックと、前記第２原デジタル信号から第２パラメータに基づいて第２補正デジタル信号を生成する第２フィルタを有し、前記アナログ処理部にて前記第１基準電圧が選択されているときに得られる前記第２原デジタル信号、及び、前記アナログ処理部にて前記第２基準電圧が選択されているときに得られる前記第２原デジタル信号に基づいて前記第２パラメータを設定する第２フィルタブロックと、前記第１補正デジタル信号及び前記第２補正デジタル信号に基づいて所定のエラー判定信号を出力するエラー判定部と、を備えたことを特徴とする。
【００１７】
具体的には例えば、第２側面に係るＡＤ変換装置において、前記エラー判定部と、前記第１補正デジタル信号及び前記第２補正デジタル信号間の差の大きさと、所定の閾値との比較結果に基づいて、前記エラー判定信号を出力すると良い。
【発明の効果】
【００１８】
本発明によれば、測定対象電圧のＡＤ変換結果を得るための回路又は動作の異常の検知に寄与するＡＤ変換装置、換言すれば、測定対象電圧のＡＤ変換結果を得るための回路又は動作の妥当性を評価可能なＡＤ変換装置を提供することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係るＡＤ変換装置の全体構成図である。
【図２】本発明の第１実施形態に係り、ＡＤ変換装置とＭＰＵとの接続を示す図である。
【図３】本発明の第１実施形態に係り、図１のアナログ処理部の構成例を示す図である。
【図４】本発明の第１実施形態に係り、図１のメイン選択部及びサブ選択部の構成例を示す図である。
【図５】本発明の第１実施形態に係り、図１のメインＡＤ変換部及びサブＡＤ変換部の構成例を示す図である。
【図６】本発明の第１実施形態に係り、ＡＤ変換装置がとりうる状態の例である実測定状態を示す図である。
【図７】本発明の第１実施形態に係り、ＡＤ変換装置がとりうる状態の例である校正用状態を示す図である。
【図８】本発明の第１実施形態に係り、フィルタの機能を説明するための図である。
【図９】本発明の第１実施形態に係り、フィルタ用パラメータの設定方法の説明図である。
【図１０】本発明の第１実施形態に係り、フィルタ用パラメータの他の設定方法の説明図である。
【図１１】本発明の第２実施形態に係るアナログ処理部の回路図である。
【図１２】本発明の第２実施形態に係る単位測定動作の流れを示す図である。
【図１３】本発明の第２実施形態に係り、図１２の単位測定動作との比較に供される、ＡＤ変換動作の流れを示す図である。
【図１４】本発明の第２実施形態に係り、図１２の単位測定動作との比較に供される、ＡＤ変換動作の流れを示す図である。
【図１５】本発明の第３実施形態に係る負荷駆動システムの全体構成図である。
【図１６】本発明の第４実施形態に係り、ＡＤ変換装置の外観例を示す図である。
【図１７】本発明の第４実施形態に係り、変形されたＡＤ変換装置の全体構成図である。
【図１８】一般的なＡＤ変換装置の全体構成図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部材等の名称を省略又は略記することがある。例えば、後述の“３０Ｍ”によって参照されるメインＡＤ変換部は（図１参照）、メインＡＤ変換部３０Ｍと表記されることもあるし、ＡＤ変換部３０Ｍ又は変換部３０Ｍと略記されることもあり得るが、それらは全て同じものを指す。
【００２１】
まず、本実施形態の記述にて用いられる幾つかの用語について説明を設ける。本実施形態において、ＡＤとはアナログ−デジタル変換の略称である。グランドとは、０Ｖ（ゼロボルト）の基準電位を有する導電部を指す又は基準電位そのものを指す。各実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。
【００２２】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、本発明の第１実施形態に係るＡＤ変換装置１の全体構成図である。ＡＤ変換装置１は、入力端子ＴＭ［１］〜ＴＭ［ｎ］並びに通信用端子ＴＭＣＯＭを含む複数の端子に加えて、アナログ処理部１０、デジタル処理部４０及び制御部５０を備え、更に、選択部及びＡＤ変換部から成るＡＤ変換ブロックを複数備える。ｎは２以上の任意の整数である。
【００２３】
具体的には、ＡＤ変換装置１にＡＤ変換ブロックが２つ設けられ、２つのＡＤ変換ブロックはメインＡＤ変換ブロックとサブＡＤ変換ブロックとから成る。メインＡＤ変換部ブロックは、第１選択部及び第１ＡＤ変換部として、メイン選択部２０Ｍ及びメインＡＤ変換部３０Ｍを備える。サブＡＤ変換部ブロックは、第２選択部及び第２ＡＤ変換部として、サブ選択部２０Ｓ及びサブＡＤ変換部３０Ｓを備える。
【００２４】
デジタル処理部４０にはＡＤ変換ブロックの個数分のフィルタブロックが設けられる。ここでは、ＡＤ変換ブロックの個数が２つであることを想定しているので、デジタル処理部４０には２つのフィルタブロックが設けられ、当該２つのフィルタブロックは、メインＡＤ変換部３０Ｍに接続されたメインフィルタブロック４１Ｍ（第１フィルタブロック）と、サブＡＤ変換部３０Ｓに接続されたサブフィルタブロック４１Ｓ（第２フィルタブロック）と、から成る。各フィルタブロックには、対応するＡＤ変換部から出力されるデジタル信号をフィルタリングするフィルタが設けられている。このフィルタリングは後述のゲイン誤差及びオフセット誤差を補正する機能を含む。具体的には、メインフィルタブロック４１Ｍにはメインフィルタ４２Ｍ（第１フィルタ）が設けられ、サブフィルタブロック４１Ｓにはサブフィルタ４２Ｓ（第２フィルタ）が設けられる。デジタル処理部４０には、更に、機能回路４３、エラー判定部４４、ＲＡＭ（Random access memory）等にて構成されたメモリ４５が設けられている。メモリ４５はレジスタに分類される記憶回路であっても良い。メモリ４５は機能回路４３内に設けられていても良い。
【００２５】
制御部５０はＡＤ変換装置１に設けられた各部位の動作（制御部５０の動作を除く）を制御するが、詳細は後述の説明から明らかとなる。尚、制御部５０の機能はデジタル処理部４０にて実現されると考えても良い。
【００２６】
図２に示す如く、ＡＤ変換装置１はＭＰＵ（Micro Processing Unit）２が接続される。ここでは、ＡＤ変換装置１及びＭＰＵ２間で、通信用端子ＴＭＣＯＭを介し、ＳＰＩ（Serial Peripheral Interface）通信による信号の送受信が可能であるとする。但し、通信の方式はＳＰＩに限定されない。
【００２７】
ＡＤ変換装置１は、アナログ電圧である測定対象電圧をアナログ−デジタル変換（即ちＡＤ変換）する機能を有する。ＡＤ変換装置１に対しては、ｎチャネル分の測定対象電圧を入力することができ、ＡＤ変換装置１はｎチャネル分の測定対象電圧を個別にＡＤ変換することができる。ｎチャネルは第１〜第ｎチャネルから成り、第ｉチャネルについての測定対象電圧を符号“ＶＩＮ［ｉ］”にて参照する。ここで、ｉは、１以上のｎ以下の整数の何れかをとる。入力端子ＴＭ［ｉ］に対して測定対象電圧ＶＩＮ［ｉ］が入力可能である。入力端子ＴＭ［１］〜ＴＭ［ｎ］の内、何れか１以上の入力端子に測定対象電圧が入力されないこともあるが、ここでは、入力端子ＴＭ［１］〜ＴＭ［ｎ］に対し、夫々、測定対象電圧ＶＩＮ［１］〜ＶＩＮ［ｎ］が入力されているものとする。
【００２８】
アナログ処理部１０は、チャネルごとに、測定対象電圧及び所定の複数の基準電圧の内、何れかの電圧を選択して、選択電圧に応じたアナログ電圧信号を出力する。アナログ処理部１０から出力される、第ｉチャネルに対応するアナログ電圧信号を符号“ＶＡ［ｉ］”にて参照する。アナログ処理部１０の出力側にｎ本のアナログ配線１３［１］〜１３［ｎ］が設けられ、アナログ配線１３［ｉ］にアナログ電圧信号ＶＡ［ｉ］が加わる。
【００２９】
図３に、アナログ処理部１０の内部構成を示す。アナログ処理部１０は、ｎチャネル分のスイッチ回路１１［１］〜１１［ｎ］と、ｎチャネル分の電圧調整回路１２［１］〜１２［ｎ］と、ｎチャネル分のアナログ配線１３［１］〜１３［ｎ］と、基準電圧供給回路１４と、を備える。スイッチ回路１１［１］〜１１［ｎ］は、夫々、入力端子ＴＭ［１］〜ＴＭ［ｎ］に接続されて測定対象電圧ＶＩＮ［１］〜ＶＩＮ［ｎ］を受ける。基準電圧供給回路１４は、ｍ種類の基準電圧ＶＲＥＦ［１］〜ＶＲＥＦ［ｍ］を生成し、基準電圧ＶＲＥＦ［１］〜ＶＲＥＦ［ｍ］をスイッチ回路１１［１］〜１１［ｎ］の夫々に対して供給する。ｍは２以上の任意の整数である。基準電圧ＶＲＥＦ［１］〜ＶＲＥＦ［ｍ］は互いに異なる所定電圧値を有する直流電圧である。例えば、基準電圧ＶＲＥＦ［１］、ＶＲＥＦ［２］は、夫々、０．５Ｖ、１．０Ｖである。各スイッチ回路は複数のスイッチから成る。各スイッチは、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などの１以上のトランジスタにて構成される。
【００３０】
スイッチ回路及び電圧調整回路の機能は第１〜第ｎチャネル間で共通であるので、第ｉチャネルに注目してスイッチ回路及び電圧調整回路の動作を説明する。第ｉチャネルにおいて、スイッチ回路１１［ｉ］は、測定対象電圧ＶＩＮ［ｉ］及び基準電圧ＶＲＥＦ［１］〜ＶＲＥＦ［ｍ］の中から１つの電圧を選択し、選択した電圧を電圧ＶＳＥＬ［ｉ］として電圧調整回路１２［ｉ］に送る。電圧調整回路１２［ｉ］は、スイッチ回路１１［ｉ］からの選択電圧ＶＳＥＬ［ｉ］を調整することで、選択電圧ＶＳＥＬ［ｉ］に応じたアナログ電圧信号ＶＡ［ｉ］をアナログ配線１３［ｉ］に出力する。
【００３１】
制御部５０は、スイッチ回路１１［１］〜１１［ｎ］に対し制御信号ＣＮＴＳＥＬを出力することでスイッチ回路１１［１］〜１１［ｎ］での選択内容を制御及び指定する。即ち、制御部５０は、スイッチ回路１１［ｉ］にて測定対象電圧ＶＩＮ［ｉ］及び基準電圧ＶＲＥＦ［１］〜ＶＲＥＦ［ｍ］の内の何れが選択されるのかを、制御信号ＣＮＴＳＥＬの出力を通じて制御する。制御部５０はスイッチ回路１１［１］〜１１［ｎ］における選択内容を個別に制御できても良いが、以下では、特に記述無き限り、スイッチ回路１１［１］〜１１［ｎ］にて互いに共通の選択が行われるよう、共通の制御信号ＣＮＴＳＥＬがスイッチ回路１１［１］〜１１［ｎ］に供給されると考える。
【００３２】
電圧調整回路１２［ｉ］では、例えば、選択電圧ＶＳＥＬ［ｉ］を分圧することでアナログ電圧信号ＶＡ［ｉ］を得る。この際、電圧調整回路１２［１］〜１２［ｎ］間で分圧比は、互いに一致していても良いし、互いに不一致であっても良い。或いは、測定対象電圧ＶＩＮ［ｉ］が比較的小さいことが想定される場合にあっては、電圧調整回路１２［ｉ］において、選択電圧ＶＳＥＬ［ｉ］を増幅することでアナログ電圧信号ＶＡ［ｉ］を得るようにしても良い。尚、上記の分圧や増幅は必須では無く、電圧調整回路１２［ｉ］が削除されることがあっても良い。この場合、選択電圧ＶＳＥＬ［ｉ］そのものがアナログ電圧信号ＶＡ［ｉ］となる。
【００３３】
図１に示す如く、選択部２０Ｍ及び２０Ｓの夫々はアナログ配線１３［１］〜１３［ｎ］に接続され、選択部２０Ｍ及び２０Ｓの夫々に対しアナログ電圧信号ＶＡ［１］〜ＶＡ［ｎ］が入力される。選択部２０Ｍ及び２０Ｓの夫々はアナログ電圧信号ＶＡ［１］〜ＶＡ［ｎ］の何れかを選択して、選択したアナログ電圧信号を出力する。選択部２０Ｍ、２０Ｓにて選択されたアナログ電圧信号を、夫々、符号“ＶＳＥＬ＿Ｍ”、“ＶＳＥＬ＿Ｓ”にて参照する。
【００３４】
図４に選択部２０Ｍ及び２０Ｓの構成例を示す。図４の選択部２０Ｍは、アナログ電圧信号ＶＡ［１］〜ＶＡ［ｎ］の何れかを選択して選択した信号を出力するｎ入力１出力のマルチプレクサ２１Ｍと、マルチプレクサ２１Ｍの出力信号のインピーダンス変換を行う増幅回路（ボルテージフォロワ）２２Ｍと、インピーダンス変換後のマルチプレクサ２１Ｍの出力信号の高域成分を低減するローパスフィルタ２３Ｍとから成り、インピーダンス変換後且つ高域成分低減後のマルチプレクサ２１Ｍの出力信号が選択アナログ電圧信号ＶＳＥＬ＿Ｍとして出力される。選択部２０Ｍ及び２０Ｓは互いに同じ構成を有する。即ち具体的には、図４の選択部２０Ｓは、アナログ電圧信号ＶＡ［１］〜ＶＡ［ｎ］の何れかを選択して選択した信号を出力するｎ入力１出力のマルチプレクサ２１Ｓと、マルチプレクサ２１Ｓの出力信号のインピーダンス変換を行う増幅回路（ボルテージフォロワ）２２Ｓと、インピーダンス変換後のマルチプレクサ２１Ｓの出力信号の高域成分を低減するローパスフィルタ２３Ｓとから成り、インピーダンス変換後且つ高域成分低減後のマルチプレクサ２１Ｓの出力信号が選択アナログ電圧信号ＶＳＥＬ＿Ｓとして出力される。
【００３５】
制御部５０は、マルチプレクサ２１Ｍ及び２１Ｓに対し制御信号ＣＮＴＭＵＸを出力することでマルチプレクサ２１Ｍ及び２１Ｓでの選択内容を制御及び指定する。即ち、制御部５０は、マルチプレクサ２１Ｍ及び２１Ｓにてアナログ電圧信号ＶＡ［１］〜ＶＡ［ｎ］の内の何れが選択されるのかを、制御信号ＣＮＴＭＵＸの出力を通じて制御する。この際、制御部５０は、マルチプレクサ２１Ｍ及び２１Ｓにて互いに同じアナログ電圧信号が選択されるようマルチプレクサ２１Ｍ及び２１Ｓを制御する。即ち例えば、マルチプレクサ２１Ｍにてアナログ電圧信号ＶＡ［１］が選択されるときにはマルチプレクサ２１Ｓでもアナログ電圧信号ＶＡ［１］が選択されるよう、マルチプレクサ２１Ｍにてアナログ電圧信号ＶＡ［２］が選択されるときにはマルチプレクサ２１Ｓでもアナログ電圧信号ＶＡ［２］が選択されるよう、制御部５０はマルチプレクサ２１Ｍ及び２１Ｓを制御する。
【００３６】
図１を再度参照し、ＡＤ変換部３０Ｍは、選択部２０Ｍからの選択アナログ電圧信号ＶＳＥＬ＿ＭをＡＤ変換（アナログ−デジタル変換）することでデジタル信号ＶＤＯ＿Ｍを生成する。ＡＤ変換部３０Ｓは、選択部２０Ｓからの選択アナログ電圧信号ＶＳＥＬ＿ＳをＡＤ変換（アナログ−デジタル変換）することでデジタル信号ＶＤＯ＿Ｓを生成する。デジタル信号ＶＤＯ＿Ｍは電圧信号ＶＳＥＬ＿Ｍの電圧値を示すデジタル値を有し、デジタル信号ＶＤＯ＿Ｓは電圧信号ＶＳＥＬ＿Ｓの電圧値を示すデジタル値を有する。変換部３０Ｍ及び３０Ｓの夫々は所定のサンプリング周期で周期的にＡＤ変換を行って良い。変換部３０Ｍ及び３０ＳにおけるＡＤ変換のタイミングが制御部５０により制御されても良い。
【００３７】
図５にＡＤ変換部３０Ｍ及び３０Ｓの構成例を示す。図５において、ＡＤ変換部３０Ｍは逐次比較型のＡＤコンバータ３１Ｍから成り、ＡＤ変換部３０Ｓは逐次比較型のＡＤコンバータ３１Ｓから成る。ＡＤコンバータ３１Ｍ及び３１Ｓの分解能の例として１２ビットが挙げられるが、１２ビット以外でも良い。ＡＤコンバータ３１Ｍ及び３１Ｓの夫々は所定の基準電圧ＶＲＥＦＡＤを用いて逐次比較型のＡＤ変換を実現する。基準電圧ＶＲＥＦＡＤは、基準電圧供給回路１４にて生成される基準電圧とは異なる電圧であって、基準電圧供給回路１４とは別に設けられた基準電圧生成回路（不図示）により生成される（これの意義については後述される）。尚、ＡＤコンバータ３１Ｍ及び３１ＳにおけるＡＤ変換の方式は逐次比較型に限定されず、例えばフラッシュ型、パイプライン型、ΔΣ型であっても構わない。
【００３８】
デジタル処理部４０はデジタル信号ＶＤＯ＿Ｍ及びＶＤＯ＿Ｓを受ける。デジタル処理部４０において、メインフィルタ４２Ｍはデジタル信号ＶＤＯ＿Ｍに対しメインフィルタ用パラメータ（第１パラメータ）に基づくフィルタリングを施すことでデジタル信号ＶＤＦ＿Ｍを生成し、サブフィルタ４２Ｓはデジタル信号ＶＤＯ＿Ｓに対しサブフィルタ用パラメータ（第２パラメータ）に基づくフィルタリングを施すことでデジタル信号ＶＤＦ＿Ｓを生成する。上述したように、これらのフィルタリングはゲイン誤差及びオフセット誤差を補正する機能を含んでいる。
【００３９】
測定対象電圧ＶＩＮ［ｉ］からデジタル信号ＶＤＯ＿Ｍを得る過程において、様々な誤差が混入し得る。例えば、当該過程において、選択部２０Ｍにてオフセット誤差及びゲイン誤差が混入しうると共にＡＤ変換部３０Ｍにてオフセット誤差及びゲイン誤差が混入しうる。メインフィルタ４２Ｍにて、これらの誤差を除去（換言すれば低減）するための補正がデジタル信号ＶＤＯ＿Ｍに施されて、補正後のデジタル信号ＶＤＯ＿Ｍがデジタル信号ＶＤＦ＿Ｍとしてメインフィルタ４２Ｍから出力される。メインフィルタ４２Ｍでの補正内容はメインフィルタ用パラメータに基づいて決定される。メインフィルタブロック４１Ｍでは、選択部２０Ｍ及びＡＤ変換部３０Ｍ等にて混入しうる誤差の除去に適したメインフィルタ用パラメータが設定される。
【００４０】
同様に、測定対象電圧ＶＩＮ［ｉ］からデジタル信号ＶＤＯ＿Ｓを得る過程において、様々な誤差が混入し得る。例えば、当該過程において、選択部２０Ｓにてオフセット誤差及びゲイン誤差が混入しうると共にＡＤ変換部３０Ｓにてオフセット誤差及びゲイン誤差が混入しうる。サブフィルタ４２Ｓにて、これらの誤差を除去（換言すれば低減）するための補正がデジタル信号ＶＤＯ＿Ｓに施されて、補正後のデジタル信号ＶＤＯ＿Ｓがデジタル信号ＶＤＦ＿Ｓとしてサブフィルタ４２Ｓから出力される。サブフィルタ４２Ｓでの補正内容はサブフィルタ用パラメータに基づいて決定される。サブフィルタブロック４１Ｓでは、選択部２０Ｓ及びＡＤ変換部３０Ｓ等にて混入しうる誤差の除去に適したサブフィルタ用パラメータが設定される。
【００４１】
以下では、補正前のデジタル信号と補正後のデジタル信号を明確に区別するべく（換言すれば、フィルタリング前のデジタル信号とフィルタリング後のデジタル信号を明確に区別するべく）、補正前のデジタル信号であるデジタル信号ＶＤＯ＿Ｍ及びＶＤＯ＿Ｓを原デジタル信号と称することがあり、補正後のデジタル信号であるデジタル信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓを補正デジタル信号と称することがある。尚、フィルタ４２Ｍ及び４２Ｓにおけるフィルタリングには、上記補正以外の機能（例えばローパスフィルタの機能）が更に含まれていて良い。
【００４２】
機能回路４３は補正デジタル信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓに基づいて所定の処理を実行する。例えば、機能回路４３は補正デジタル信号ＶＤＦ＿Ｍを通信用端子ＴＭＣＯＭを介してＭＰＵ２へ出力する。機能回路４３は補正デジタル信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓの内の少なくとも一方を通信用端子ＴＭＣＯＭを介してＭＰＵ２へ出力するようにしても良いし、補正デジタル信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓの中間信号を通信用端子ＴＭＣＯＭを介してＭＰＵ２へ出力するようにしても良い。また例えば、機能回路４３は、補正デジタル信号ＶＤＦ＿Ｍ又はＶＤＦ＿Ｓにて示される電圧値が所定の正常範囲内に属しているか否かを判断し、その判断結果に応じた信号を通信用端子ＴＭＣＯＭを介してＭＰＵ２へ出力するようにしても良い。尚、ＡＤ変換装置１からＭＰＵ２への信号の出力は、図示されない通信ＩＦ回路を通じて行われる。
【００４３】
エラー判定部４４は、補正デジタル信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓに基づいて、補正デジタル信号ＶＤＦ＿Ｍ又はＶＤＦ＿Ｓを得るための回路の動作の妥当性を判定し、その判定結果を示す所定のエラー判定信号ＳＥを出力する。エラー判定信号ＳＥは通信用端子ＴＭＣＯＭを介してＭＰＵ２へ出力されて良い。
【００４４】
上述したように、マルチプレクサ２１Ｍ及び２１Ｓにて互いに同じアナログ電圧信号が選択されるようマルチプレクサ２１Ｍ及び２１Ｓが制御されるので、ＡＤ変換装置１内に異常（過度の劣化を含む）が生じていなければ、補正デジタル信号ＶＤＦ＿Ｍ又はＶＤＦ＿Ｓにて示される電圧値は完全に一致しているか、それらに差異があっても相当に小さいことが見込まれる。これを考慮し、エラー判定部４４は、補正デジタル信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓ間の差の大きさ｜ＶＤＩＦ｜を所定の閾値ＶＴＨと比較し、差の大きさ｜ＶＤＩＦ｜が閾値ＶＴＨよりも大きければ 、“１”のエラー判定信号ＳＥを出力し、差の大きさ｜ＶＤＩＦ｜が閾値ＶＴＨ以下であれば 、“０”のエラー判定信号ＳＥを出力する。“１”のエラー判定信号ＳＥは、補正デジタル信号ＶＤＦ＿Ｍ又はＶＤＦ＿Ｓを得るための回路の動作が妥当でない（即ち当該回路の動作に異常がある）ことを表している。差の大きさ｜ＶＤＩＦ｜が閾値ＶＴＨよりも大きい状態が検出されたとき、エラー判定信号ＳＥの値を、所定の解除条件が満たされるまで“１”にてラッチするようにしても良い。
【００４５】
補正デジタル信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓ間の差は、補正デジタル信号ＶＤＦ＿Ｍにて示される電圧値と補正デジタル信号ＶＤＦ＿Ｓにて示される電圧値との差を表している。閾値ＶＴＨは、その差の許容範囲をデジタル領域で示した値（例えば１０進数表記で４や１６）である。閾値ＶＴＨは、ＯＴＰＲＯＭ（one time programmable read only memory）などを用いて変更不能に設定された値であって良い。或いは、デジタル処理部４０は、ＳＰＩ通信によりＭＰＵ２から受けた閾値設定信号に基づき閾値ＶＴＨを可変設定できても良い。
【００４６】
次に、ＡＤ変換装置１がとりうる状態について説明する。制御部５０の制御の下で、ＡＤ変換装置１の状態はチャネルごとに実測定状態又は校正用状態となることが可能である。
【００４７】
［実測定状態，実測定ＡＤ変換動作］
図６は実測定状態における各部の電圧の様子を表している。実測定状態では、まず、測定対象電圧ＶＩＮ［１］〜ＶＩＮ［ｎ］が夫々電圧ＶＳＥＬ［１］〜ＶＳＥＬ［ｎ］として選択されるようスイッチ回路１１［１］〜１１［ｎ］が制御される。その上で、実測定状態は実測定状態ＳＴ［１］〜ＳＴ［ｎ］に細分化される。実測定状態ＳＴ［１］〜ＳＴ［ｎ］は、夫々、第１〜第ｎチャネルについての実測定状態に相当する。実測定状態ＳＴ［ｉ］は測定対象電圧ＶＩＮ［ｉ］をＡＤ変換するための状態である。このため、実測定状態ＳＴ［ｉ］では、アナログ電圧信号ＶＡ［１］〜ＶＡ［ｎ］の内、アナログ電圧信号ＶＡ［ｉ］が信号ＶＳＥＬ＿Ｍ及びＶＳＥＬ＿Ｓとして選択されるよう選択部２０Ｍ及び２０Ｓが制御される。
【００４８】
即ち例えば、第１チャネルについての実測定状態ＳＴ［１］では、スイッチ回路１１［１］により測定対象電圧ＶＩＮ［１］が選択され且つ測定対象電圧ＶＩＮ［１］に応じたアナログ電圧信号ＶＡ［１］が信号ＶＳＥＬ＿Ｍ及びＶＳＥＬ＿Ｓとして選択されるよう、スイッチ回路１１［１］並びに選択部２０Ｍ及び２０Ｓが制御される。同様に例えば、第２チャネルについての実測定状態ＳＴ［２］では、スイッチ回路１１［２］により測定対象電圧ＶＩＮ［２］が選択され且つ測定対象電圧ＶＩＮ［２］に応じたアナログ電圧信号ＶＡ［２］が信号ＶＳＥＬ＿Ｍ及びＶＳＥＬ＿Ｓとして選択されるよう、スイッチ回路１１［２］並びに選択部２０Ｍ及び２０Ｓが制御される。他のチャネルについての実測定状態も同様である。
【００４９】
実測定状態において変換部３０Ｍ及び３０ＳによりＡＤ変換を行う動作を実測定ＡＤ変換動作と称する。実測定状態ＳＴ［１］での実測定ＡＤ変換動作により測定対象電圧ＶＩＮ［１］に応じたアナログ電圧信号ＶＡ［１］がＡＤ変換されて測定対象電圧ＶＩＮ［１］に応じたデジタル信号ＶＤＯ＿Ｍ、ＶＤＦ＿Ｍ、ＶＤＯ＿Ｓ及びＶＤＦ＿Ｓが得られる。実測定状態ＳＴ［２］での実測定ＡＤ変換動作により測定対象電圧ＶＩＮ［２］に応じたアナログ電圧信号ＶＡ［２］がＡＤ変換されて測定対象電圧ＶＩＮ［２］に応じたデジタル信号ＶＤＯ＿Ｍ、ＶＤＦ＿Ｍ、ＶＤＯ＿Ｓ及びＶＤＦ＿Ｓが得られる。他の実測定状態での実測定ＡＤ変換動作も同様である。
【００５０】
［校正用状態，校正用ＡＤ変換動作］
図７は校正用状態における各部の電圧の様子を表している。校正用状態は（ｎ×ｍ）種類の校正用状態に細分化され、（ｎ×ｍ）種類の校正用状態の１つを符号“ＳＴ［ｉ，ｊ］”にて表す。符号“ＳＴ［ｉ，ｊ］”において、変数ｉは１以上且つｎ以下の整数をとり、変数ｊは１以上且つｍ以下の整数をとる。校正用状態ＳＴ［ｉ，ｊ］では、基準電圧ＶＲＥＦ［ｊ］が電圧ＶＳＥＬ［１］〜ＶＳＥＬ［ｎ］として選択されるようスイッチ回路１１［１］〜１１［ｎ］が制御される。故に例えば、校正用状態ＳＴ［ｉ，１］では基準電圧ＶＲＥＦ［１］が電圧ＶＳＥＬ［１］〜ＶＳＥＬ［ｎ］として選択されるよう、校正用状態ＳＴ［ｉ，２］では基準電圧ＶＲＥＦ［２］が電圧ＶＳＥＬ［１］〜ＶＳＥＬ［ｎ］として選択されるよう、スイッチ回路１１［１］〜１１［ｎ］が制御される。
【００５１】
校正用状態ＳＴ［１，ｊ］〜ＳＴ［ｎ，ｊ］は、夫々、第１〜第ｎチャネルについての校正用状態に相当する。校正用状態ＳＴ［ｉ，ｊ］では、アナログ電圧信号ＶＡ［１］〜ＶＡ［ｎ］の内、アナログ電圧信号ＶＡ［ｉ］が信号ＶＳＥＬ＿Ｍ及びＶＳＥＬ＿Ｓとして選択されるよう選択部２０Ｍ及び２０Ｓが制御される。
【００５２】
即ち例えば、第１チャネルに注目した場合、第１チャネルについての校正用状態の１つである校正用状態ＳＴ［１，１］では、スイッチ回路１１［１］により基準電圧ＶＲＥＦ［１］が選択され且つ基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［１］が信号ＶＳＥＬ＿Ｍ及びＶＳＥＬ＿Ｓとして選択されるよう、スイッチ回路１１［１］並びに選択部２０Ｍ及び２０Ｓが制御される。第１チャネルについての校正用状態の他の１つである校正用状態ＳＴ［１，２］では、スイッチ回路１１［１］により基準電圧ＶＲＥＦ［２］が選択され且つ基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［１］が信号ＶＳＥＬ＿Ｍ及びＶＳＥＬ＿Ｓとして選択されるよう、スイッチ回路１１［１］並びに選択部２０Ｍ及び２０Ｓが制御される。
同様に例えば、第２チャネルに注目した場合、第２チャネルについての校正用状態の１つである校正用状態ＳＴ［２，１］では、スイッチ回路１１［２］により基準電圧ＶＲＥＦ［１］が選択され且つ基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［２］が信号ＶＳＥＬ＿Ｍ及びＶＳＥＬ＿Ｓとして選択されるよう、スイッチ回路１１［２］並びに選択部２０Ｍ及び２０Ｓが制御される。第２チャネルについての校正用状態の他の１つである校正用状態ＳＴ［２，２］では、スイッチ回路１１［２］により基準電圧ＶＲＥＦ［２］が選択され且つ基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［２］が信号ＶＳＥＬ＿Ｍ及びＶＳＥＬ＿Ｓとして選択されるよう、スイッチ回路１１［２］並びに選択部２０Ｍ及び２０Ｓが制御される。
他のチャネルについても同様であり、基準電圧ＶＲＥＦ［１］及びＶＲＥＦ［２］以外の基準電圧が選択される場合も同様である。
【００５３】
校正用状態において変換部３０Ｍ及び３０ＳによりＡＤ変換を行う動作を校正用ＡＤ変換動作と称する。
校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作によりスイッチ回路１１［１］からの基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［１］がＡＤ変換されて、スイッチ回路１１［１］からの基準電圧ＶＲＥＦ［１］に応じたデジタル信号ＶＤＯ＿Ｍ、ＶＤＦ＿Ｍ、ＶＤＯ＿Ｓ及びＶＤＦ＿Ｓが得られる。
校正用状態ＳＴ［１，２］での校正用ＡＤ変換動作によりスイッチ回路１１［１］からの基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［１］がＡＤ変換されて、スイッチ回路１１［１］からの基準電圧ＶＲＥＦ［２］に応じたデジタル信号ＶＤＯ＿Ｍ、ＶＤＦ＿Ｍ、ＶＤＯ＿Ｓ及びＶＤＦ＿Ｓが得られる。
校正用状態ＳＴ［２，１］での校正用ＡＤ変換動作によりスイッチ回路１１［２］からの基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［２］がＡＤ変換されて、スイッチ回路１１［２］からの基準電圧ＶＲＥＦ［１］に応じたデジタル信号ＶＤＯ＿Ｍ、ＶＤＦ＿Ｍ、ＶＤＯ＿Ｓ及びＶＤＦ＿Ｓが得られる。
校正用状態ＳＴ［２，２］での校正用ＡＤ変換動作によりスイッチ回路１１［２］からの基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［２］がＡＤ変換されて、スイッチ回路１１［２］からの基準電圧ＶＲＥＦ［２］に応じたデジタル信号ＶＤＯ＿Ｍ、ＶＤＦ＿Ｍ、ＶＤＯ＿Ｓ及びＶＤＦ＿Ｓが得られる。
他の校正用状態での校正用ＡＤ変換動作も同様である。
【００５４】
例えば、基準電圧ＶＲＥＦ［１］が選択される校正用状態ＳＴ［ｉ，１］、基準電圧ＶＲＥＦ［２］が選択されるＳＴ［ｉ，２］は、夫々、第１校正用状態、第２校正用状態であると言え、第１校正用状態、第２校正用状態でのＡＤ変換動作は、夫々、第１校正用ＡＤ変換動作、第２校正用ＡＤ変換動作であると言える。
【００５５】
［パラメータ設定方法］
メインフィルタ用パラメータ及びサブフィルタ用パラメータは、校正用ＡＤ変換動作にて得られるデジタル信号に基づき設定される。説明の具体化のため、第１チャネルに注目し、選択部２０Ｍ及び２０Ｓにてアナログ電圧信号ＶＡ［１］が選択されることを想定して、上記の設定方法を説明する。
【００５６】
実測定状態ＳＴ［１］での実測定ＡＤ変換動作により測定対象電圧ＶＩＮ［１］に応じたアナログ電圧信号ＶＡ［１］がＡＤ変換されて測定対象電圧ＶＩＮ［１］に応じた原デジタル信号ＶＤＯ＿ＭがメインＡＤ変換部３０Ｍから得られるが、その原デジタル信号ＶＤＯ＿Ｍにて示される電圧値Ｙは、ゲイン誤差及びオフセット誤差が無ければ 式“Ｙ＝ＡＩＤＥＡＬ・Ｘ＋ＢＩＤＥＡＬ”にて表されるものの、実際には式“Ｙ＝ＡＲＥＡＬ・Ｘ＋ＢＲＥＡＬ”にて表される。図８において、実線直線は前者の式の関係を表し、破線直線は後者の式の関係を表している。上記式において“Ｘ”は測定対象電圧ＶＩＮ［１］の電圧値を表し、“ＢＩＤＥＡＬ”は通常ゼロである。
【００５７】
実測定状態ＳＴ［１］での実測定ＡＤ変換動作により原デジタル信号ＶＤＯ＿Ｍを得る際、原デジタル信号ＶＤＯ＿Ｍにて示される電圧値Ｙは、設計段階で定められた所定のゲインＡＩＤＥＡＬを測定対象電圧ＶＩＮ［１］の電圧値に乗じたものとなることが理想的である。しかしながら、実際には、実測定状態ＳＴ［１］での実測定ＡＤ変換動作により原デジタル信号ＶＤＯ＿Ｍを得る過程で、選択部２０Ｍにてオフセット誤差及びゲイン誤差が混入しうると共にＡＤ変換部３０Ｍにてオフセット誤差及びゲイン誤差が混入しうる。更に、電圧調整回１２［１］の構成によっては電圧調整回１２［１］でもオフセット誤差及びゲイン誤差が混入しうる。ゲイン誤差が存在すれば“ＡＲＥＡＬ”と“ＡＩＤＥＡＬ”が一致せず、オフセット誤差が存在すれば“ＢＲＥＡＬ”と“ＢＩＤＥＡＬ”が一致しない。
【００５８】
但し、予め定められた基準電圧を電圧ＶＳＥＬ［１］として選択した上で原デジタル信号ＶＤＯ＿Ｍを取得する操作を２回以上実行して、それらの操作にて得られた原デジタル信号ＶＤＯ＿Ｍを参照すれば“ＡＲＥＡＬ”及び“ＢＲＥＡＬ”の値を求めることが可能であり、その結果に基づきメインフィルタ用パラメータを設定すれば、補正デジタル信号ＶＤＦ＿Ｍにて示される電圧値を、式“Ｙ＝ＡＩＤＥＡＬ・Ｘ＋ＢＩＤＥＡＬ”にて表される電圧値Ｙに合わせ込むことが可能である。
【００５９】
具体的には例えば以下のようにすれば良い。デジタル処理部４０及び制御部５０が協働して、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作を行うことにより基準電圧ＶＲＥＦ［１］に応じた原デジタル信号ＶＤＯ＿Ｍを取得し、且つ、校正用状態ＳＴ［１，２］での校正用ＡＤ変換動作を行うことにより基準電圧ＶＲＥＦ［２］に応じた原デジタル信号ＶＤＯ＿Ｍを取得する。そして、取得された２つの原デジタル信号ＶＤＯ＿Ｍに基づき、メインフィルタブロック４１Ｍは、補正デジタル信号ＶＤＦ＿Ｍにて示される電圧値を、式“Ｙ＝ＡＩＤＥＡＬ・Ｘ＋ＢＩＤＥＡＬ”にて表される電圧値Ｙにするためのメインフィルタ用パラメータを算出及び設定する。
【００６０】
典型的には例えば、メインフィルタ用パラメータにゲイン補正係数及びオフセット調整量を含めて、ゲイン補正係数及びオフセット調整量を算出及び設定すれば良い。この場合、原デジタル信号ＶＤＯ＿Ｍの値にゲイン補正係数に乗じたものに対しオフセット調整量を加算した値が補正デジタル信号ＶＤＦ＿Ｍの値とされる。この際、ゲイン誤差及びオフセット誤差の範疇を超える異常発生時の原デジタル信号ＶＤＯ＿Ｍに基づきゲイン補正係数及びオフセット調整量が設定されることを防止すべく、ゲイン補正係数及びオフセット調整量の夫々に上下限が設定されると良い。
【００６１】
サブフィルタ用パラメータについても同様に設定される。即ち、デジタル処理部４０及び制御部５０が協働して、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作を行うことにより基準電圧ＶＲＥＦ［１］に応じた原デジタル信号ＶＤＯ＿Ｓを取得し、且つ、校正用状態ＳＴ［１，２］での校正用ＡＤ変換動作を行うことにより基準電圧ＶＲＥＦ［２］に応じた原デジタル信号ＶＤＯ＿Ｓを取得する。そして、取得された２つの原デジタル信号ＶＤＯ＿Ｓに基づき、サブフィルタブロック４１Ｓは、補正デジタル信号ＶＤＦ＿Ｓにて示される電圧値を、式“Ｙ＝ＡＩＤＥＡＬ・Ｘ＋ＢＩＤＥＡＬ”にて表される電圧値Ｙにするためのサブフィルタ用パラメータを算出及び設定すれば良い。上記のゲイン補正係数及びオフセット調整量の説明はサブフィルタ用パラメータにも適用される。
【００６２】
第１チャネルに注目したが、他のチャネルについても同様の操作が可能である。１以上ｎ以下の整数ｉを用いて一般化すると、以下の動作を実行可能である。
【００６３】
デジタル処理部４０及び制御部５０が協働して、校正用状態ＳＴ［ｉ，１］での校正用ＡＤ変換動作を行うことにより基準電圧ＶＲＥＦ［１］に応じた原デジタル信号ＶＤＯ＿Ｍ及びＶＤＯ＿Ｓを第１評価用信号及び第２評価用信号として取得し、且つ、校正用状態ＳＴ［ｉ，２］での校正用ＡＤ変換動作を行うことにより基準電圧ＶＲＥＦ［２］に応じた原デジタル信号ＶＤＯ＿Ｍ及びＶＤＯ＿Ｓを第３評価用信号及び第４評価用信号として取得する。メインフィルタブロック４１Ｍは、第１及び第３評価用信号に基づいてメインフィルタ用パラメータを設定し、サブフィルタブロック４１Ｓは、第２及び第４評価用信号に基づいてサブフィルタ用パラメータを設定する。
第１及び第２評価用信号は、スイッチ回路１１［ｉ］にて基準電圧ＶＲＥＦ［１］が選択され且つ選択部２０Ｍ及び２０Ｓにて基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［ｉ］が選択されているときに変換部３０Ｍ及び３０Ｓから得られる原デジタル信号ＶＤＯ＿Ｍ及びＶＤＯ＿Ｓである。
第３及び第４評価用信号は、スイッチ回路１１［ｉ］にて基準電圧ＶＲＥＦ［２］が選択され且つ選択部２０Ｍ及び２０Ｓにて基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［ｉ］が選択されているときに変換部３０Ｍ及び３０Ｓから得られる原デジタル信号ＶＤＯ＿Ｍ及びＶＤＯ＿Ｓである。
【００６４】
―――個別設定方法ＭＴＤ１（チャネルごとのパラメータ設定）―――
メインフィルタブロック４１Ｍはチャネルごとにメインフィルタ用パラメータを設定しても良く、サブフィルタブロック４１Ｓはチャネルごとにサブフィルタ用パラメータを設定しても良い。このような設定方法を個別設定方法ＭＴＤ１と称する。個別設定方法ＭＴＤ１では、デジタル処理部４０によりチャネルごとに上記第１〜第４評価用信号が取得され、メインフィルタブロック４１Ｍはチャネルごとに第１及び第３評価用信号に基づいてメインフィルタ用パラメータを設定し、且つ、サブフィルタブロック４１Ｓはチャネルごとに第２及び第４評価用信号に基づいてサブフィルタ用パラメータを設定する。そして、この場合には、チャネルごとに設定されたメインフィルタ用パラメータを用いてチャネルごとに原デジタル信号ＶＤＯ＿Ｍから補正デジタル信号ＶＤＦ＿Ｍが生成され、チャネルごとに設定されたサブフィルタ用パラメータを用いてチャネルごとに原デジタル信号ＶＤＯ＿Ｓから補正デジタル信号ＶＤＦ＿Ｓが生成されることになる。これにより、電圧調整回路１２［１］〜１２［ｎ］で混入し得るゲイン誤差及びオフセット誤差をも補正することが可能である。
【００６５】
第１及び第２チャネルに注目して、より具体的に説明すると以下のようにパラメータを設定及び利用して良い（図９参照）。
【００６６】
第１チャネルに関し、メインフィルタブロック４１Ｍは、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｍ（即ち基準電圧ＶＲＥＦ［１］（＝ＶＳＥＬ［１］）に応じた原デジタル信号ＶＤＯ＿Ｍ）と、校正用状態ＳＴ［１，２］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｍ（即ち基準電圧ＶＲＥＦ［２］（＝ＶＳＥＬ［１］）に応じた原デジタル信号ＶＤＯ＿Ｍ）とに基づき、第１チャネルに対するメインフィルタ用パラメータを設定し、以後、第１チャネルに対するアナログ電圧信号ＶＡ［１］がＡＤ変換されることで得られた原デジタル信号ＶＤＯ＿Ｍに対しては、第１チャネルに対するメインフィルタ用パラメータを用いる。
【００６７】
第２チャネルに関し、メインフィルタブロック４１Ｍは、校正用状態ＳＴ［２，１］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｍ（即ち基準電圧ＶＲＥＦ［１］（＝ＶＳＥＬ［２］）に応じた原デジタル信号ＶＤＯ＿Ｍ）と、校正用状態ＳＴ［２，２］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｍ（即ち基準電圧ＶＲＥＦ［２］（＝ＶＳＥＬ［２］）に応じた原デジタル信号ＶＤＯ＿Ｍ）とに基づき、第２チャネルに対するメインフィルタ用パラメータを設定し、以後、第２チャネルに対するアナログ電圧信号ＶＡ［２］がＡＤ変換されることで得られた原デジタル信号ＶＤＯ＿Ｍに対しては、第２チャネルに対するメインフィルタ用パラメータを用いる。
【００６８】
第１チャネルに関し、サブフィルタブロック４１Ｓは、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｓ（即ち基準電圧ＶＲＥＦ［１］（＝ＶＳＥＬ［１］）に応じた原デジタル信号ＶＤＯ＿Ｓ）と、校正用状態ＳＴ［１，２］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｓ（即ち基準電圧ＶＲＥＦ［２］（＝ＶＳＥＬ［１］）に応じた原デジタル信号ＶＤＯ＿Ｓ）とに基づき、第１チャネルに対するサブフィルタ用パラメータを設定し、以後、第１チャネルに対するアナログ電圧信号ＶＡ［１］がＡＤ変換されることで得られた原デジタル信号ＶＤＯ＿Ｓに対しては、第１チャネルに対するサブフィルタ用パラメータを用いる。
【００６９】
第２チャネルに関し、サブフィルタブロック４１Ｓは、校正用状態ＳＴ［２，１］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｓ（即ち基準電圧ＶＲＥＦ［１］（＝ＶＳＥＬ［２］）に応じた原デジタル信号ＶＤＯ＿Ｓ）と、校正用状態ＳＴ［２，２］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｓ（即ち基準電圧ＶＲＥＦ［２］（＝ＶＳＥＬ［２］）に応じた原デジタル信号ＶＤＯ＿Ｓ）とに基づき、第２チャネルに対するサブフィルタ用パラメータを設定し、以後、第２チャネルに対するアナログ電圧信号ＶＡ［２］がＡＤ変換されることで得られた原デジタル信号ＶＤＯ＿Ｓに対しては、第２チャネルに対するサブフィルタ用パラメータを用いる。
【００７０】
―――共通設定方法ＭＴＤ２（チャネル間で共通のパラメータ設定）―――
電圧調整回路１２［１］〜１２［ｎ］でゲイン誤差及びオフセット誤差が混入するおそれが無い場合などにあっては、メインフィルタブロック４１Ｍは第１〜第ｎチャネルに対して共通のメインフィルタ用パラメータを設定しても良く、サブフィルタブロック４１Ｓは第１〜第ｎチャネルに対して共通のサブフィルタ用パラメータを設定しても良い。このような設定方法を共通設定方法ＭＴＤ２と称する。共通設定方法ＭＴＤ２では、何れか１つのチャネルである代表チャネルに対してデジタル処理部４０により上記第１〜第４評価用信号が取得され、メインフィルタブロック４１Ｍは第１及び第３評価用信号に基づいて単一のメインフィルタ用パラメータを設定し、且つ、サブフィルタブロック４１Ｓは第２及び第４評価用信号に基づいて単一のサブフィルタ用パラメータを設定する。これらの設定後において、原デジタル信号ＶＤＯ＿Ｍから補正デジタル信号ＶＤＦ＿Ｍが生成されるときには全チャネルに対して共通のメインフィルタ用パラメータが用いられ、原デジタル信号ＶＤＯ＿Ｓから補正デジタル信号ＶＤＦ＿Ｓが生成されるときには全チャネルに対して共通のサブフィルタ用パラメータが用いられる。
【００７１】
第１及び第２チャネルに注目して、より具体的に説明すると以下のようにパラメータを設定及び利用して良い（図１０参照）。ここでは、第１チャネルが代表チャネルであると仮定する。
【００７２】
メインフィルタブロック４１Ｍは、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｍ（即ち基準電圧ＶＲＥＦ［１］（＝ＶＳＥＬ［１］）に応じた原デジタル信号ＶＤＯ＿Ｍ）と、校正用状態ＳＴ［１，２］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｍ（即ち基準電圧ＶＲＥＦ［２］（＝ＶＳＥＬ［１］）に応じた原デジタル信号ＶＤＯ＿Ｍ）とに基づき、代表チャネル（即ち第１チャネル）に対するメインフィルタ用パラメータを設定すると共に、そのメインフィルタ用パラメータを、他のチャネル（即ち第２チャネル）に対するメインフィルタ用パラメータとして兼用する。つまり、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｍと、校正用状態ＳＴ［１，２］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｍとに基づき、第１及び第２チャネルに対して共通のメインフィルタ用パラメータを設定する。以後、その共通のメインフィルタ用パラメータを、第１チャネルに対するアナログ電圧信号ＶＡ［１］がＡＤ変換されることで得られた原デジタル信号ＶＤＯ＿Ｍに対しても、第２チャネルに対するアナログ電圧信号ＶＡ［２］がＡＤ変換されることで得られた原デジタル信号ＶＤＯ＿Ｍに対しても、適用する。
【００７３】
サブフィルタブロック４１Ｓは、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｓ（即ち基準電圧ＶＲＥＦ［１］（＝ＶＳＥＬ［１］）に応じた原デジタル信号ＶＤＯ＿Ｓ）と、校正用状態ＳＴ［１，２］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｓ（即ち基準電圧ＶＲＥＦ［２］（＝ＶＳＥＬ［１］）に応じた原デジタル信号ＶＤＯ＿Ｓ）とに基づき、代表チャネル（即ち第１チャネル）に対するサブフィルタ用パラメータを設定すると共に、そのサブフィルタ用パラメータを、他のチャネル（即ち第２チャネル）に対するサブフィルタ用パラメータとして兼用する。つまり、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｓと、校正用状態ＳＴ［１，２］での校正用ＡＤ変換動作により得られる原デジタル信号ＶＤＯ＿Ｓとに基づき、第１及び第２チャネルに対して共通のサブフィルタ用パラメータを設定する。以後、その共通のサブフィルタ用パラメータを、第１チャネルに対するアナログ電圧信号ＶＡ［１］がＡＤ変換されることで得られた原デジタル信号ＶＤＯ＿Ｓに対しても、第２チャネルに対するアナログ電圧信号ＶＡ［２］がＡＤ変換されることで得られた原デジタル信号ＶＤＯ＿Ｓに対しても、適用する。
【００７４】
尚、２つの基準電圧ＶＲＥＦ［１］及びＶＲＥＦ［２］を用いてメイン及びサブフィルタ用パラメータを設定する方法を具体的に例示したが、その設定を３つ以上の基準電圧を用いて実現するようにしても良く、用いる基準電圧の種類数の増大により、ゲイン誤差又はオフセット誤差の低減効果が更に高まる可能性がある。
【００７５】
＜＜第２実施形態＞＞  
本発明の第２実施形態を説明する。第２実施形態並びに後述の第３及び第４実施形態は第１実施形態を基礎とする実施形態であり、第２〜第４実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２〜第４実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３及び第４実施形態についても同様）。矛盾の無い限り、第１〜第４実施形態の内、任意の複数の実施形態を組み合わせても良い。
【００７６】
図１１は、図１のアナログ処理部１０の具体的な構成例を示す図である。第２実施形態では、“ｎ＝６”且つ“ｍ＝２”であるものとし、アナログ処理部１０が図１１の構成を有している場合を想定する。図１１において、基準電圧供給回路１４は、所定の正の直流電圧ＶＲＥＦを３つの分圧抵抗を用いて分圧することで基準電圧ＶＲＥＦ［１］及びＶＲＥＦ［２］を生成する。ここでは、“０＜ＶＲＥＦ［１］＜ＶＲＥＦ［２］”であり、例えば、基準電圧ＶＲＥＦ［１］、ＶＲＥＦ［２］は、夫々、０．５Ｖ、１．０Ｖである。スイッチ回路１１［ｉ］は、複数のスイッチから成り、測定対象電圧ＶＩＮ［ｉ］並びに基準電圧ＶＲＥＦ［１］及びＶＲＥＦ［２］の何れか１つを選択して、選択した電圧を電圧ＶＳＥＬ［ｉ］として出力する。
【００７７】
図１１において、電圧調整回路１２［１］〜１２［６］の夫々は、複数の分圧抵抗から成る分圧回路を１以上備える。
【００７８】
電圧調整回路１２［１］は、電圧ＶＳＥＬ［１］の分圧を生成する分圧回路１１１から成る。分圧回路１１１による分圧がアナログ電圧信号ＶＡ［１］としてアナログ配線１３［１］に加わる。
【００７９】
電圧調整回路１２［２］は、電圧ＶＳＥＬ［２］の分圧を生成する分圧回路１２１と、電圧ＶＳＥＬ［２］の分圧を生成する分圧回路１２２と、分圧回路１２１及び１２２にて得られる２つの分圧のどちらかを選択的にアナログ電圧信号ＶＡ［２］としてアナログ配線１３［２］に出力するレンジ選択部１２３と、を備える。分圧回路１２１及び１２２での分圧比は互いに異なる。レンジ選択部１２３での選択動作は制御部５０により制御される。
【００８０】
電圧調整回路１２［３］は、電圧ＶＳＥＬ［３］の分圧を生成する分圧回路１３１と、電圧ＶＳＥＬ［３］の分圧を生成する分圧回路１３２と、電圧ＶＳＥＬ［３］の分圧を生成する分圧回路１３３と、分圧回路１３１〜１３３にて得られる３つの分圧の何れかを選択的にアナログ電圧信号ＶＡ［３］としてアナログ配線１３［３］に出力するレンジ選択部１３４と、を備える。分圧回路１３１〜１３３での分圧比は互いに異なる。レンジ選択部１３４での選択動作は制御部５０により制御される。
【００８１】
電圧調整回路１２［４］は、電圧ＶＳＥＬ［４］の分圧を生成する分圧回路１４１と、電圧ＶＳＥＬ［４］の分圧を生成する分圧回路１４２と、分圧回路１４１及び１４２にて得られる２つの分圧のどちらかを選択的にアナログ電圧信号ＶＡ［４］としてアナログ配線１３［４］に出力するレンジ選択部１４３と、を備える。分圧回路１４１及び１４２での分圧比は互いに異なる。レンジ選択部１４３での選択動作は制御部５０により制御される。
【００８２】
電圧調整回路１２［５］は、電圧ＶＳＥＬ［５］の分圧を生成する分圧回路１５１から成る。分圧回路１５１による分圧がアナログ電圧信号ＶＡ［５］としてアナログ配線１３［５］に加わる。
【００８３】
電圧調整回路１２［６］は、電圧ＶＳＥＬ［６］の分圧を生成する分圧回路１６１から成る。分圧回路１６１による分圧がアナログ電圧信号ＶＡ［６］としてアナログ配線１３［６］に加わる。
【００８４】
ＡＤ変換装置１にてＡＤ変換可能な測定対象電圧ＶＩＮ［ｉ］の範囲を測定レンジＲＮＧ［ｉ］と表現する。具体的な数値例として、測定レンジＲＮＧ［１］は０Ｖ以上且つ１８Ｖ以下の範囲であり、測定レンジＲＮＧ［５］及びＲＮＧ［６］は共に０Ｖ以上且つ２．５Ｖ以下の範囲である。測定レンジＲＮＧ［２］〜ＲＮＧ［４］についてはレンジ選択部１２３、１３４及び１４３を用いて、２段階又は３段階のレンジ設定が可能となっている。即ち、測定レンジＲＮＧ［２］は、レンジ選択部１２３の状態に応じて、０Ｖ以上且つ２．５Ｖ以下の範囲、又は、０Ｖ以上且つ５Ｖ以下の範囲とされる。測定レンジＲＮＧ［３］は、レンジ選択部１３４の状態に応じて、０Ｖ以上且つ２．５Ｖ以下の範囲、０Ｖ以上且つ５Ｖ以下の範囲、又は、０Ｖ以上且つ８Ｖ以下の範囲とされる。測定レンジＲＮＧ［４］は、レンジ選択部１４３の状態に応じて、０Ｖ以上且つ２．５Ｖ以下の範囲、又は、０Ｖ以上且つ５Ｖ以下の範囲とされる。
【００８５】
上述の測定レンジＲＮＧ［１］〜ＲＮＧ［６］が得られるよう、電圧調整回路１２［１］〜１２［６］における各分圧回路の分圧抵抗の抵抗値が、設計されていると共にＡＤ変換装置１の出荷時工程において調整される。制御部５０は、ＳＰＩ通信を介してＭＰＵ２から受けたレンジ設定信号に基づき、レンジ選択部１２３、１３４及び１４３の状態制御を通じて測定レンジＲＮＧ［２］〜ＲＮＧ［４］を設定して良い。尚、上述の測定レンジの具体的数値は例示であり、様々に変更可能である。
【００８６】
制御部５０は単位測定動作を繰り返し実行する（換言すれば、ＡＤ変換装置１では、制御部５０の制御の下で単位測定動作が繰り返し実行される）。単位測定動作は、各チャネルについて測定対象電圧のＡＤ変換と、各チャネルについての２種類の基準電圧のＡＤ変換と、を含む。
【００８７】
図１２を参照して単位測定動作を具体的に説明する。１つの単位測定動作は第１番目のＡＤ変換動作〜第１８番目のＡＤ変換動作から成り、１つの単位測定動作において、第ｐ番目のＡＤ変換動作の次に第（ｐ＋１）番目のＡＤ変換動作が実行されるものとする（ここで、ｐは１以上の１７以下の整数）。第１８番目のＡＤ変換動作の終了後には、次の単位測定動作が行われる。図１２において、ｃｈ１〜ｃｈ６は夫々第１〜第６チャネルを指し、実線四角枠は実測定ＡＤ変換動作を表す一方で破線四角枠は校正用ＡＤ変換動作を表す（後述の図１３及び図１４でも同様）。
【００８８】
第１、第４、第８、第１１、第１５、第１８番目のＡＤ変換動作は、夫々、
校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［１］に対するＡＤ変換動作）、
校正用状態ＳＴ［４，１］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［４］に対するＡＤ変換動作）、
校正用状態ＳＴ［２，１］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［２］に対するＡＤ変換動作）、
校正用状態ＳＴ［５，１］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［５］に対するＡＤ変換動作）、
校正用状態ＳＴ［３，１］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［３］に対するＡＤ変換動作）、
校正用状態ＳＴ［６，１］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［６］に対するＡＤ変換動作）である。
【００８９】
第３、第６、第７、第１０、第１４、第１７番目のＡＤ変換動作は、夫々、
校正用状態ＳＴ［３，２］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［３］に対するＡＤ変換動作）、
校正用状態ＳＴ［６，２］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［６］に対するＡＤ変換動作）、
校正用状態ＳＴ［１，２］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［１］に対するＡＤ変換動作）、
校正用状態ＳＴ［４，２］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［４］に対するＡＤ変換動作）、
校正用状態ＳＴ［２，２］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［２］に対するＡＤ変換動作）、
校正用状態ＳＴ［５，２］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［２］に応じたアナログ電圧信号ＶＡ［５］に対するＡＤ変換動作）である。
【００９０】
第２、第５、第９、第１２、第１３、第１６番目のＡＤ変換動作は、夫々、
実測定状態ＳＴ［２］での実測定ＡＤ変換動作（即ち、測定対象電圧ＶＩＮ［２］に応じたアナログ電圧信号ＶＡ［２］に対するＡＤ変換動作）、
実測定状態ＳＴ［５］での実測定ＡＤ変換動作（即ち、測定対象電圧ＶＩＮ［５］に応じたアナログ電圧信号ＶＡ［５］に対するＡＤ変換動作）、
実測定状態ＳＴ［３］での実測定ＡＤ変換動作（即ち、測定対象電圧ＶＩＮ［３］に応じたアナログ電圧信号ＶＡ［３］に対するＡＤ変換動作）、
実測定状態ＳＴ［６］での実測定ＡＤ変換動作（即ち、測定対象電圧ＶＩＮ［６］に応じたアナログ電圧信号ＶＡ［６］に対するＡＤ変換動作）、
実測定状態ＳＴ［１］での実測定ＡＤ変換動作（即ち、測定対象電圧ＶＩＮ［１］に応じたアナログ電圧信号ＶＡ［１］に対するＡＤ変換動作）、
実測定状態ＳＴ［４］での実測定ＡＤ変換動作（即ち、測定対象電圧ＶＩＮ［４］に応じたアナログ電圧信号ＶＡ［４］に対するＡＤ変換動作）である。
【００９１】
ここで、第１及び第２実施形態にて示したＡＤ変換装置１の特徴についての説明に先立ち、便宜上、以下のような参考ＡＤ変換装置を想定する。参考ＡＤ変換装置は、図１８のＡＤ変換装置９００に対応し、ＡＤ変換装置１を基準として、サブ選択部２０Ｓ、サブＡＤ変換部３０Ｓ、サブフィルタブロック４１Ｓ及びエラー判定部４４が削除されていると共に、基準電圧供給回路１４が削除されて測定対象電圧ＶＩＮ［ｉ］がそのまま電圧調整回路１２［ｉ］に入力される。このため、参考ＡＤ変換装置では実測定ＡＤ変換動作のみが実行され、参考ＡＤ変換装置のメインフィルタ４２Ｍではゲイン誤差及びオフセット誤差の補正が行われない。
【００９２】
ＡＤ変換装置１及び参考ＡＤ変換装置では以下のような異常（故障）が発生し得る。
【００９３】
第１の異常は、選択部（２０Ｍ又は２０Ｓ）での選択異常である。例えば、選択部２０Ｍにてアナログ電圧信号ＶＡ［２］が選択されるように制御部５０が制御しているにも関わらず、選択部２０Ｍにてアナログ電圧信号ＶＡ［１］が選択される状態は、第１の異常に属する。
【００９４】
第２の異常は、選択部（２０Ｍ又は２０Ｓ）の出力信号が異常値に固定される異常である。例えば、選択部２０Ｍの出力の地絡又は天絡により、選択部２０Ｍの出力信号レベルがグランドレベル又は電源電圧レベルに固定される異常は、第２の異常に属する。
【００９５】
第３の異常は、アナログ配線１３［１］〜１３［ｎ］の内の１以上のアナログ配線が地絡又は天絡する異常である。
【００９６】
第４の異常は、アナログ処理部１０におけるレンジ選択部（１２３、１３４、１４３；図１１参照）の選択異常である。例えば、レンジ選択部１２３について分圧回路１２１による分圧がアナログ配線１３［２］に加わるように制御部５０が制御しているにも関わらず、分圧回路１２２による分圧がアナログ配線１３［２］に加わる状態は、第４の異常に属する。
【００９７】
この他、アナログ処理部１０、選択部（２０Ｍ、２０Ｓ）及びＡＤ変換部（３０Ｍ、３０Ｓ）において設計範囲を超える過大なゲインずれが生じたり過大なオフセットが生じたりする異常や、ＡＤ変換部（３０Ｍ、３０Ｓ）において線形性が設計範囲を超えて過大に劣化するような異常もある。
【００９８】
参考ＡＤ変換装置では、これらの異常が生じていても、その異常の発生を認識することができない。これに対し、ＡＤ変換装置１では、ＡＤ変換ブロックが複数設けられ、複数のＡＤ変換結果を比較し合うことで、一方のＡＤ変換ブロックに異常が生じた場合、それを検知することができる。この検知機能がエラー判定部４４により実現される。
【００９９】
但し、仮に、ＡＤ変換装置１において、校正用ＡＤ変換動作を利用した原デジタル信号ＶＤＯ＿Ｍ及びＶＤＯ＿Ｓの補正が行われなかったとしたならば、メインＡＤ変換ブロックでのゲイン誤差及びオフセット誤差とサブＡＤ変換ブロックでのゲイン誤差及びオフセット誤差とが混入した状態で上記の異常の検知を行うことになり、検知の精度を高めることが難しくなる。第１及び第２実施形態に係るＡＤ変換装置１では、予め定められた基準電圧のＡＤ変換結果を利用して各ＡＤ変換ブロックでのゲイン誤差及びオフセット誤差を補正（除去）することができるので、一方のＡＤ変換ブロックに異常が生じた場合における異常の検知を高い精度で実現することができる。
【０１００】
また、図１２に示されるように、単位測定動作が実行される区間に対し、制御部５０は、何れかにチャネルに対する第１校正用ＡＤ変換動作と、他のチャネルに対する第２校正用ＡＤ変換動作と、を隣接して実行する区間（当該区間を便宜上、区間ＪＡと称する）を含める。ここで、第１校正用ＡＤ変換動作とは、基準電圧ＶＲＥＦ［１］が電圧ＶＳＥＬ［ｉ］として選択された状態でＡＤ変換が行われる動作を指し、第２校正用ＡＤ変換動作とは、基準電圧ＶＲＥＦ［２］が電圧ＶＳＥＬ［ｉ］として選択された状態でＡＤ変換が行われる動作を指す。図１２に示す単位測定動作では、例えば、互いに隣接し合う第３及び第４番目のＡＤ変換動作において、第３チャネルに対する第２校正用ＡＤ変換動作（校正用状態ＳＴ［３，２］での校正用ＡＤ変換動作）及び第４チャネルに対する第１校正用ＡＤ変換動作（校正用状態ＳＴ［４，１］での校正用ＡＤ変換動作）が実行されており、互いに隣接し合う第１０及び第１１番目のＡＤ変換動作において、第４チャネルに対する第２校正用ＡＤ変換動作（校正用状態ＳＴ［４，２］での校正用ＡＤ変換動作）及び第５チャネルに対する第１校正用ＡＤ変換動作（校正用状態ＳＴ［５，１］での校正用ＡＤ変換動作）が実行されている。尚、区間ＪＡにおける、第１及び第２校正用ＡＤ変換動作の実行順序は任意であって良い。
【０１０１】
仮に例えば、図１３に示す如く、第３チャネルに対する第１校正用ＡＤ変換動作（校正用状態ＳＴ［３，１］での校正用ＡＤ変換動作）に続いて第４チャネルに対する第１校正用ＡＤ変換動作（校正用状態ＳＴ［４，１］での校正用ＡＤ変換動作）を実行した場合、選択部２０Ｍ及び２０Ｓにて選択異常（例えば、それらの両方の変換動作にて第３チャネルのアナログ電圧信号ＶＡ［３］が選択され続ける異常）が生じていたとしても、ＡＤ変換部（３０Ｍ、３０Ｓ）の入力信号のレベルは全く又は殆ど変化しないので、そのような選択異常の有無を判別できない。
【０１０２】
これに対し、図１２に示す如く例えば、第３チャネルに対する第２校正用ＡＤ変換動作（校正用状態ＳＴ［３，２］での校正用ＡＤ変換動作）に続いて第４チャネルに対する第１校正用ＡＤ変換動作（校正用状態ＳＴ［４，１］での校正用ＡＤ変換動作）を実行したならば、上記のような選択異常が有る場合と無い場合とで、ＡＤ変換部（３０Ｍ、３０Ｓ）の入力信号のレベルの変化の様子が全く異なる。故に、図１２に示す単位測定動作を行うＡＤ変換装置１において、デジタル処理部４０は、第３チャネルに対する第２校正用ＡＤ変換動作で得られる原デジタル信号ＶＤＯ＿Ｍと第４チャネルに対する第１校正用ＡＤ変換動作で得られる原デジタル信号ＶＤＯ＿Ｍとの差に基づき、メイン選択部２０Ｍでの上記選択異常の有無を判断することが可能であり、第３チャネルに対する第２校正用ＡＤ変換動作で得られる原デジタル信号ＶＤＯ＿Ｓと第４チャネルに対する第１校正用ＡＤ変換動作で得られる原デジタル信号ＶＤＯ＿Ｓとの差に基づき、サブ選択部２０２での上記選択異常の有無を判断することが可能である。
【０１０３】
図１４に示すように例えば、第３チャネルに対する第１校正用ＡＤ変換動作（校正用状態ＳＴ［３，１］での校正用ＡＤ変換動作）に続いて第３チャネルに対する第２校正用ＡＤ変換動作（校正用状態ＳＴ［３，２］での校正用ＡＤ変換動作）を実行するという方法も可能である。但し、この方法では、選択部２０Ｍ及び２０Ｓの出力信号がアナログ電圧信号ＶＡ［３］にて固定される異常を検知することができない。これを考慮し、図１２の単位測定動作では、選択部２０Ｍ及び２０Ｓによる選択チャネルを次々と変化させるようにしている。
【０１０４】
その上で、測定対象電圧ＶＩＮ［１］〜ＶＩＮ［６］のＡＤ変換結果を得るための実測定ＡＤ変換動作を単位測定動作に挿入することで、測定対象電圧ＶＩＮ［１］〜ＶＩＮ［６］のＡＤ変換を確保している。図１２に示されるように、単位測定動作が実行される区間に対し、制御部５０は、何れかにチャネルに対する第１校正用ＡＤ変換動作と、他のチャネルに対する第２校正用ＡＤ変換動作と、更に他のチャネルに対する実測定ＡＤ変換動作と、を隣接して（換言すれば連続して）実行する区間（当該区間を便宜上、区間ＪＢと称する）を含めている。区間ＪＢにおける、第１及び第２校正用ＡＤ変換動作並びに実測定ＡＤ変換動作の実行順序は任意であって良い。図１２において、第３〜第５番目のＡＤ変換動作が実行される区間や、第１〜第３番目のＡＤ変換動作が実行される区間は、区間ＪＢの例である。
【０１０５】
第２実施形態は以下の実施例ＥＸ２＿１〜ＥＸ２＿５を含む。矛盾無き限り、実施例ＥＸ２＿１〜ＥＸ２＿５の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち複数の実施例の内の任意の２以上の実施例を組み合わせることも可能である）。
【０１０６】
［実施例ＥＸ２＿１］
実施例ＥＸ２＿１を説明する。単位測定動作において、ＡＤ変換動作が行われる度に、そのＡＤ変換動作にて得られる補正デジタル信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓはメモリ４５にデータとして記憶される。この際、原デジタル信号ＶＤＯ＿Ｍ及びＶＤＯ＿Ｓもメモリ４５にデータとして記憶されるようにしても良い。メモリ４５に一定量以上のデータが記憶された後には、時系列上で古い方のデータに対して新たな取得されたデータを上書き記憶して良い。フィルタブロック４１Ｍ及び４１Ｓは、メモリ４５の記憶内容に基づいてメインフィルタ用パラメータ及びサブフィルタ用パラメータを設定して良い。
【０１０７】
フィルタブロック４１Ｍ及び４１Ｓは、以下の方法ＥＸ２＿１Ａ又はＥＸ２＿１Ｂを用いてパラメータを設定して良い。
【０１０８】
方法ＥＸ２＿１Ａにおいて、メインフィルタブロック４１Ｍは、１回分の第１校正用ＡＤ変換動作で得られる原デジタル信号ＶＤＯ＿Ｍと、１回分の第２校正用ＡＤ変換動作で得られる原デジタル信号ＶＤＯ＿Ｍとに基づいて、メインフィルタ用パラメータを設定し、サブフィルタブロック４１Ｓは、１回分の第１校正用ＡＤ変換動作で得られる原デジタル信号ＶＤＯ＿Ｓと、１回分の第２校正用ＡＤ変換動作で得られる原デジタル信号ＶＤＯ＿Ｓとに基づいて、サブフィルタ用パラメータを設定する。
【０１０９】
方法ＥＸ２＿１Ｂにおいて、メインフィルタブロック４１Ｍは、複数回分の第１校正用ＡＤ変換動作で得られる複数の原デジタル信号ＶＤＯ＿Ｍと、複数回分の第２校正用ＡＤ変換動作で得られる複数の原デジタル信号ＶＤＯ＿Ｍとに基づいて、メインフィルタ用パラメータを設定し、サブフィルタブロック４１Ｓは、複数回分の第１校正用ＡＤ変換動作で得られる複数の原デジタル信号ＶＤＯ＿Ｓと、複数回分の第２校正用ＡＤ変換動作で得られる複数の原デジタル信号ＶＤＯ＿Ｓとに基づいて、サブフィルタ用パラメータを設定する。
【０１１０】
方法ＥＸ２＿１Ａ及びＥＸ２＿１Ｂの何れかが採用される場合であっても、第１及び第２校正用ＡＤ変換動作で得られる最新の原デジタル信号ＶＤＯ＿Ｍ及びＶＤＯ＿Ｓを用いて、メインフィルタ用パラメータ及びサブフィルタ用パラメータが、順次、更新設定されて良い。デジタル処理部４０は、メインフィルタ用パラメータの時系列上の変化に基づきメインＡＤ変換ブロックにおける経年劣化の状態を評価しても良いし、サブフィルタ用パラメータの時系列上の変化に基づきサブＡＤ変換ブロックにおける経年劣化の状態を評価しても良く、それらの評価結果に応じた信号を通信用端子ＴＭＣＯＭを介してＭＰＵ２へ出力しても良い。また、デジタル処理部４０はメモリ４５に記憶されたデータを通信用端子ＴＭＣＯＭを介してＭＰＵ２へ出力しても良く、そのデータに基づいてＭＰＵ２が上記経年劣化の状態を評価するようにしても良い。
【０１１１】
また、方法ＥＸ２＿１Ａ及びＥＸ２＿１Ｂの何れが採用される場合であっても、上述の個別設定方法ＭＴＤ１又は共通設定方法ＭＴＤ２を任意に利用可能である。
【０１１２】
［実施例ＥＸ２＿２］
実施例ＥＸ２＿２を説明する。制御部５０は、ＡＤ変換装置１が起動した後、単位測定動作が開始されるに先立って初期校正動作を行っても良い。初期校正動作は、図１２の単位測定動作から実測定ＡＤ変換動作を除外したものであり、フィルタブロック４１Ｍ及び４１Ｓは、初期校正動作にてメインフィルタ用パラメータの初期値及びサブフィルタ用パラメータの初期値を設定する。但し、初期校正動作は図１２の単位測定動作と同じものであって良い。但し、初期校正動作中の実測定ＡＤ変換動作で得られるＡＤ変換結果はＭＰＵ２に提供されない。
【０１１３】
初期校正動作を経てメインフィルタ用パラメータ及びサブフィルタ用パラメータが設定された後には、フィルタ４２Ｍ及び４２Ｓによる補正機能により各ＡＤ変換動作で補正デジタル信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓが互いに略同一に保たれることが見込まれるが、メイン選択部２０Ｍの出力が短絡するなどの異常が発生すると、信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓ間の差が非常に大きくなって“１”のエラー判定信号ＳＥが出力されることになる。
【０１１４】
［実施例ＥＸ２＿３］
実施例ＥＸ２＿３を説明する。エラー判定部４４は、校正用ＡＤ変換動作で得られた信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓが入力されたときにおいて、信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓ間の差の大きさ｜ＶＤＩＦ｜が所定の閾値ＶＴＨより大きいとき、信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓの値に基づいて、メインＡＤ変換ブロックとサブＡＤ変換ブロックの何れに異常があるのかをも判定し、その判定結果を含むエラー判定信号ＳＥを出力するようにしても良い。
【０１１５】
例えば、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［１］に対するＡＤ変換動作）により得られる信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓは、異常がなければ、共に、概ね基準電圧ＶＲＥＦ［１］に対応する値を有するはずである。故に、その信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓの値が所定範囲に属するか否かを個別に判定することで、メインＡＤ変換ブロックとサブＡＤ変換ブロックの何れに異常があるのかをも判定することが可能である。
【０１１６】
メインＡＤ変換ブロック及びサブＡＤ変換ブロックの内、一方に異常があると判定された場合、以後、他方のＡＤ変換ブロックによるＡＤ変換結果のみに基づいて機能回路４３の動作を継続させて良いし、ＡＤ変換装置１の動作（ＡＤ変換動作を含む）を停止させて良い。
【０１１７】
［実施例ＥＸ２＿４］
実施例ＥＸ２＿４を説明する。各電圧調整回路（１２［１］〜１２［６］）において測定レンジの選択機能は無くても構わない。
【０１１８】
［実施例ＥＸ２＿５］
実施例ＥＸ２＿５を説明する。上述したように、ＡＤコンバータ３１Ｍ及び３１Ｓで用いられる基準電圧ＶＲＥＦＡＤ（図５参照）は、基準電圧供給回路１４にて生成される基準電圧とは異なる電圧であって、基準電圧供給回路１４とは別に設けられた基準電圧生成回路（不図示）により生成される。これにより、その基準電圧生成回路と基準電圧供給回路１４との内、何れか一方に異常（故障）が生じた際に、それを検出することが可能となる。これを、第２実施形態で具体的に示した回路及び動作との関係において説明する。尚、図示されない上記基準電圧生成回路を、説明の便宜上、基準電圧生成回路ＧＡＤと称する。
【０１１９】
第２実施形態に係る基準電圧供給回路１４（図１１参照）では直流電圧ＶＲＥＦに基づき２つの基準電圧ＶＲＥＦ［１］及びＶＲＥＦ［２］が生成されることになるが、ここでは、電圧ＶＲＥＦも基準電圧供給回路１４にて生成される基準電圧の１つであると考える。そして、実際とは異なるが基準電圧ＶＲＥＦＡＤ及び基準電圧ＶＲＥＦが共通回路にて生成されて同じ電圧ＶＣＯＭとされる構成（以下、仮想構成と称する）を想定する。仮想構成においては、その共通回路に何らかの異常（故障）が生じて電圧ＶＣＯＭの値が所定の設計値より低下したとき、基準電圧ＶＲＥＦ［１］及びＶＲＥＦ［２］が低下することになるが、それに併せて基準電圧ＶＲＥＦＡＤも低下することになるため、ＡＤコンバータ３１Ｍ及び３１Ｓの出力に変化が生じない。故に、ＡＤコンバータ３１Ｍ及び３１Ｓの出力から上記異常が生じたか否かを判断できない。
【０１２０】
これに対し、基準電圧ＶＲＥＦ、ＶＲＥＦ［１］及びＶＲＥＦ［２］とは別に基準電圧生成回路ＧＡＤにより基準電圧ＶＲＥＦＡＤを生成する実際の構成では、基準電圧生成回路ＧＡＤと基準電圧供給回路１４との内、何れか一方に異常（故障）が生じた際に、それを検出することが可能となる。
【０１２１】
基準電圧供給回路１４に異常が無いときの基準電圧ＶＲＥＦ［１］が０．５Ｖであるとして具体的に説明する。例えば、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［１］に応じたアナログ電圧信号ＶＡ［１］に対するＡＤ変換動作）により得られる信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓは、基準電圧生成回路ＧＡＤ及び基準電圧供給回路１４の双方に異常がなれれば、共に、概ね基準電圧ＶＲＥＦ［１］に対応する値（０．５Ｖに対応する値）を有するはずである。仮に、基準電圧供給回路１４に何らかの異常が発生して基準電圧ＶＲＥＦの値が所定の設計値の半分に低下したとすると、校正用状態ＳＴ［１，１］での校正用ＡＤ変換動作により得られる信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓは、本来の基準電圧ＶＲＥＦ［１］に対応する値の半分（即ち、０．２５Ｖに対応する値）程度となる。故に異常の検出が可能となる。基準電圧ＶＲＥＦの値が設計値よりも異常に高くなった場合も同様であり、基準電圧供給回路１４ではなく基準電圧生成回路ＧＡＤに異常が生じた場合も同様である。
【０１２２】
実際には以下のようにすることができる。デジタル処理部４０（例えばエラー判定部４４）は、校正用状態ＳＴ［ｉ，ｊ］での校正用ＡＤ変換動作（即ち、基準電圧ＶＲＥＦ［ｊ］に応じたアナログ電圧信号ＶＡ［ｉ］に対するＡＤ変換動作）により得られる信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓに基づいて、信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓの値が所定範囲に属するか否かを判定し、信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓの値が共に所定範囲を逸脱している場合、基準電圧供給回路１４及び基準電圧生成回路ＧＡＤの何れかに異常が発生していると判断する。このような異常の発生が検出された場合には、その旨をＭＰＵ２に伝達すると良い。信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓの値の内、一方のみが所定範囲を逸脱するケースでは、信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓ間の差が相応に大きくなって、信号ＶＤＦ＿Ｍ及びＶＤＦ＿Ｓ間の差に基づく上述の方法により“１”のエラー判定信号ＳＥが出力されると考えられる。
【０１２３】
尚、上述のようなメリットが得られなくなるが、本発明において上記の仮想構成を採用することも可能ではある。
【０１２４】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。ＡＤ変換装置１は任意のシステムに組み込まれ、任意の種類の電圧を測定対象電圧として受けることができるが、以下に、自動車等の車両に搭載される負荷駆動システムＡＡへの適用例を説明する。図１５は負荷駆動システムＡＡの全体構成図である。
【０１２５】
負荷駆動システムＡＡは、車両に搭載されたバッテリ３の出力電圧ＶＢＡＴに基づきｎ種類の直流電圧Ｖ［１］〜Ｖ［ｎ］を生成して出力する電源回路４と、直流電圧Ｖ［１］〜Ｖ［ｎ］を駆動電圧として駆動する複数の負荷（例えばｎ個の負荷）から成る負荷ブロック５と、直流電圧Ｖ［１］〜Ｖ［ｎ］を測定対象電圧ＶＩＮ［１］〜ＶＩＮ［ｎ］として受けるＡＤ変換装置１と、ＡＤ変換装置１に接続されたＭＰＵ２と、を備える。直流電圧Ｖ［１］〜Ｖ［ｎ］の内の何れかはＡＤ変換装置１の電源電圧であっても良い。
【０１２６】
負荷ブロック５を構成する負荷として、車両のＣＡＮ（Controller Area Network）を構成する回路、車両の走行制御に関わるマイクロコンピュータ、車両の速度等を検出するためのセンサ、車両の空調機器などが挙げられる。ＭＰＵ２は負荷ブロック５内の負荷であり得る。
【０１２７】
ＡＤ変換装置１は、直流電圧Ｖ［１］〜Ｖ［ｎ］としての測定対象電圧ＶＩＮ［１］〜ＶＩＮ［ｎ］を次々とＡＤ変換し、ＡＤ変換結果をＭＰＵ２に出力して良い。この際、補正デジタル信号ＶＤＦ＿Ｍ（又はＶＤＦ＿Ｓ）にて示される、測定対象電圧ＶＩＮ［１］〜ＶＩＮ［ｎ］のＡＤ変換結果をＭＰＵ２に出力することができる。
【０１２８】
また、機能回路４３（図１参照）は、測定対象電圧ごとに測定対象電圧のＡＤ変換結果が所定の正常範囲内に属しているか否かを判断し、その判断結果をＭＰＵ２に出力するようにしても良い。例えば、直流電圧Ｖ［１］が５Ｖとなるように負荷駆動システムＡＡが構成されている場合、５Ｖを基準とする正常範囲が設定され、実測定状態ＳＴ［１］での実測定ＡＤ変換動作（即ち、測定対象電圧ＶＩＮ［１］に応じたアナログ電圧信号ＶＡ［１］に対するＡＤ変換動作）で得られる補正デジタル信号ＶＤＦ＿Ｍが上記正常範囲を逸脱するとき、機能回路４３は、その旨を示す信号をＭＰＵ２に出力することができる。尚、正常範囲は、ＳＰＩ通信にてＭＰＵ２からＡＤ変換装置１に提供される信号に基づき設定されても良い。エラー判定信号ＳＥ（図１参照）のＭＰＵ２への出力が行われる点に関しては上述した通りである。
【０１２９】
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。第４実施形態では、上述の第１〜第３実施形態に対して適用可能な応用技術、変形技術などを説明する。
【０１３０】
ＡＤ変換装置１に設けられる２つのＡＤ変換ブロックの内、一方である第１ＡＤ変換ブロックをメインＡＤ変換ブロックと称し、他方である第２変換ブロックをサブＡＤ変換ブロックと称したが、第１及び第２ＡＤ変換ブロック間で主従関係又は優劣関係は無くても良い。
【０１３１】
ＡＤ変換装置１に３以上のＡＤ変換ブロックを設けるようにしても良い。
【０１３２】
図１６にＡＤ変換装置１の外観の例を示す。ＡＤ変換装置１は半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品（半導体装置）であり、ＡＤ変換装置１を構成する各回路が半導体にて集積化されている。ＡＤ変換装置１としての電子部品の筐体には、ＡＤ変換装置１の外部に対し筐体から露出した外部端子が複数設けられている。筐体から露出した複数の外部端子の中に、上述の入力端子ＴＭ［１］〜ＴＭ［ｎ］及び通信用端子ＴＭＣＯＭが含まれる。尚、図１６に示される外部端子の数は例示に過ぎない。またＡＤ変換装置１の筐体の種類は任意である。但し、図１のＡＤ変換装置１を構成する回路の任意の一部又は全部をディスクリート部品を用いて構成するようにしても良い。
【０１３３】
ＡＤ変換装置１に入力される測定対象電圧が複数あることを前提にＡＤ変換装置１の構成及び動作を説明したが、ＡＤ変換装置１に入力される測定対象電圧の個数は１つで有りえても良い。即ち、ＡＤ変換装置１において“ｎ＝１”であっても良い。“ｎ＝１”である場合、ＡＤ変換装置１において選択部２０Ｍ及び２０Ｓは不要であり、アナログ電圧信号ＶＡ［１］が常に信号ＶＳＥＬ＿Ｍ及びＶＳＥＬ＿Ｓとして変換部３０Ｍ及び３０Ｓに供給されることになる。図１７に“ｎ＝１”であるときのＡＤ変換装置１の構成をＡＤ変換装置１ａの構成として示す。 “ｎ＝１”であっても、選択部２０Ｍ及び２０Ｓでの異常以外の異常の検知に関してエラー判定部４４は有益に機能する。
【０１３４】
本発明の一側面に係るＡＤ変換装置は、複数のチャネル分の測定対象電圧（ＶＩＮ［１］〜ＶＩＮ［ｎ］）をアナログ−デジタル変換するＡＤ変換装置（１）において、チャネルごとに前記測定対象電圧及び複数の基準電圧の中から何れかを選択して、選択電圧に応じたアナログ電圧信号を出力するアナログ処理部（１０）と、前記アナログ処理部から出力される前記複数のチャネルについての複数のアナログ電圧信号（ＶＡ［１］〜ＶＡ［ｎ］）の何れかを選択する第１選択部（２０Ｍ）と、前記第１選択部により選択されたアナログ電圧信号をアナログ−デジタル変換することで第１原デジタル信号（ＶＤＯ＿Ｍ）を生成する第１ＡＤ変換部（３０Ｍ）と、前記複数のアナログ電圧信号の何れかを選択する第２選択部（２０Ｓ）と、前記第２選択部により選択されたアナログ電圧信号をアナログ−デジタル変換することで第２原デジタル信号（ＶＤＯ＿Ｓ）を生成する第２ＡＤ変換部（３０Ｓ）と、前記第１原デジタル信号及び前記第２原デジタル信号を受けるデジタル処理部（４０）と、前記アナログ処理部、前記第１選択部及び前記第２選択部における選択内容を制御する制御部（５０）と、を備え、前記複数の基準電圧は互いに異なる第１基準電圧及び第２基準電圧（ＶＲＥＦ［１］、ＶＲＥＦ［２］）を含み、前記デジタル処理部は、前記第１原デジタル信号から第１パラメータに基づいて第１補正デジタル信号（ＶＤＦ＿Ｍ）を生成する第１フィルタ（４２Ｍ）を有し、前記アナログ処理部にて前記第１基準電圧が選択されているときに得られる前記第１原デジタル信号、及び、前記アナログ処理部にて前記第２基準電圧が選択されているときに得られる前記第１原デジタル信号に基づいて前記第１パラメータを設定する第１フィルタブロック（４１Ｍ）と、前記第２原デジタル信号から第２パラメータに基づいて第２補正デジタル信号（ＶＤＦ＿Ｓ）を生成する第２フィルタ（４２Ｓ）を有し、前記アナログ処理部にて前記第１基準電圧が選択されているときに得られる前記第２原デジタル信号、及び、前記アナログ処理部にて前記第２基準電圧が選択されているときに得られる前記第２原デジタル信号に基づいて前記第２パラメータを設定する第２フィルタブロック（４１Ｓ）と、前記第１補正デジタル信号及び前記第２補正デジタル信号に基づいて所定のエラー判定信号を出力するエラー判定部ク（４４）と、を備えたことを特徴とする。
【０１３５】
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【符号の説明】
【０１３６】
１、１ａ    ＡＤ変換装置
２  ＭＰＵ
１０  アナログ処理部
１１［１］〜１１［ｎ］  スイッチ回路
１２［１］〜１２［ｎ］  電圧調整回路
１３［１］〜１３［ｎ］  アナログ配線
２０Ｍ／２０Ｓ  メイン／サブ選択部
３０Ｍ／３０Ｓ  メイン／サブＡＤ変換部
４０  デジタル処理部
４１Ｍ／４１Ｓ  メイン／サブフィルタブロック
４２Ｍ／４２Ｓ  メイン／サブフィルタ
４３  機能回路
４４  エラー判定部
５０  制御部
ＶＩＮ［１］〜ＶＩＮ［ｎ］  測定対象電圧
ＶＡ［１］〜ＶＡ［ｎ］  アナログ電圧信号
ＶＲＥＦ［１］〜ＶＲＥＦ［ｍ］  基準電圧
ＶＤＯ＿Ｍ、ＶＤＯ＿Ｓ  原デジタル信号
ＶＤＦ＿Ｍ、ＶＤＦ＿Ｓ  補正デジタル信号
【図１】
2020092341.tif 000003
【図２】
2020092341.tif 000004
【図３】
2020092341.tif 000005
【図４】
2020092341.tif 000006
【図５】
2020092341.tif 000007
【図６】
2020092341.tif 000008
【図７】
2020092341.tif 000009
【図８】
2020092341.tif 000010
【図９】
2020092341.tif 000011
【図１０】
2020092341.tif 000012
【図１１】
2020092341.tif 000013
【図１２】
2020092341.tif 000014
【図１３】
2020092341.tif 000015
【図１４】
2020092341.tif 000016
【図１５】
2020092341.tif 000017
【図１６】
2020092341.tif 000018
【図１７】
2020092341.tif 000019
【図１８】
2020092341.tif 000020