(57)【要約】【課題】励磁切替信号およびサンプリング信号を少ないタイマ数および出力ポート数で生成する。【解決手段】演算処理回路１４が、励磁周期Ｔｅｘを示す制御出力信号ＥＸＣＬＫを生成して出力し、タイミング生成回路１６Ａが、演算処理回路１４からの制御出力信号ＥＸＣＬＫに基づいて、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂ、および、サンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を生成する。【選択図】  図１
2020186935.tif 000002
【特許請求の範囲】
【請求項１】
励磁コイルに流す励磁電流の極性を、所定の励磁周期を有する励磁切替信号に基づいて交互に切り替える励磁回路と、
前記励磁コイルから測定管内を流れる流体に印加される磁束に応じて、前記流体に発生する起電力を示す検出信号を検出する一対の電極と、
前記検出信号を増幅して得られた交流の流量信号を、前記励磁周期に同期したサンプリング期間を示すサンプリング信号に基づいてサンプリングするサンプルホールド回路と、
前記サンプルホールド回路から出力された直流の流量電圧をＡ／Ｄ変換し、得られた電圧値に基づいて前記流体の流量を計算するとともに、前記励磁周期を示す制御出力信号を生成して出力する演算処理回路と、
前記制御出力信号に基づいて、前記励磁切替信号および前記サンプリング信号を生成するタイミング生成回路と
を備えることを特徴とする電磁流量計。
【請求項２】
請求項１に記載の電磁流量計において、
前記制御出力信号は、前記励磁周期の半周期に同期した信号からなることを特徴とする電磁流量計。
【請求項３】
請求項２に記載の電磁流量計において、
前記制御出力信号は、前記励磁周期のうち前記サンプリング期間の時間位置を示すタイミングを含むことを特徴とする電磁流量計。
【請求項４】
請求項３に記載の電磁流量計において、
前記制御出力信号は、立ち上がりタイミングまたは立ち下がりタイミングのうち、いずれか一方のタイミングが前記励磁周期の半周期に同期し、いずれか他方のタイミングが前記サンプリング期間に同期する信号からなることを特徴とする電磁流量計。
【請求項５】
請求項４に記載の電磁流量計において、
前記タイミング生成回路は、
前記制御出力信号に応じてラッチ出力の論理レベルを交互に切り替えることにより、前記励磁切替信号を生成するラッチ回路と、
前記制御出力信号と前記励磁切替信号とを論理演算することにより、前記サンプリング信号を生成するゲート回路と
を備えることを特徴とする電磁流量計。
【請求項６】
請求項５に記載の電磁流量計において、
前記ラッチ回路は、入力クロック端子が前記制御出力信号に接続され、入力データ端子が反転出力端子に接続され、出力端子が第１の励磁切替信号を出力し、前記反転出力端子が、前記第１の励磁切替信号と逆位相を示す第２の励磁切替信号を出力するＤラッチ回路からなり、
前記ゲート回路は、前記第１の励磁切替信号と前記制御出力信号とを論理演算することにより第１のサンプリング信号を生成する第１のゲートと、前記第２の励磁切替信号と前記制御出力信号とを論理演算することにより第２のサンプリング信号を生成する第２のゲートとからなる
ことを特徴とする電磁流量計。
【請求項７】
請求項６に記載の電磁流量計において、
前記制御出力信号は、前記立ち上がりタイミングが前記励磁周期の半周期に同期し、前記立ち下がりタイミングが前記サンプリング期間に同期する信号からなり、
前記Ｄラッチ回路は、前記制御出力信号の前記立ち上がりタイミングに同期して、前記出力端子から出力される前記第１の励磁切替信号、および前記反転出力端子から出力される前記第２の励磁切替信号の論理レベルを交互に切り替えて出力し、
前記第１のゲートは、前記第１の励磁切替信号と前記制御出力信号との否定論理和を前記第１のサンプリング信号として出力し、
前記第２のゲートは、前記第２の励磁切替信号と前記制御出力信号との否定論理和を前記第２のサンプリング信号として出力する
ことを特徴とする電磁流量計。
【請求項８】
請求項６に記載の電磁流量計において、
前記制御出力信号は、前記立ち下がりタイミングが前記励磁周期の半周期に同期し、前記立ち上りタイミングが前記サンプリング期間に同期する信号からなり、
前記Ｄラッチ回路は、前記制御出力信号の反転論理の前記立ち上がりタイミングに同期して、前記出力端子から出力される前記第１の励磁切替信号、および前記反転出力端子から出力される前記第２の励磁切替信号の論理レベルを交互に切り替えて出力し、
前記第１のゲートは、前記第１の励磁切替信号と前記制御出力信号との論理積を前記第１のサンプリング信号として出力し、
前記第２のゲートは、前記第２の励磁切替信号と前記制御出力信号との論理積を前記第２のサンプリング信号として出力する
ことを特徴とする電磁流量計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁流量計で用いる励磁切替信号とサンプリング信号を生成するための制御信号生成技術に関する。
【背景技術】
【０００２】
近年、ＦＡ市場向けの小型の電磁流量計が実用化されつつあり、例えば電極が流体に接液しない小型の容量式電磁流量計（例えば、特許文献１など参照）や、電気伝導率計測機能を搭載した小型の電磁流量計（例えば、特許文献２など参照）が提案されている。
これらの電磁流量計では、一定の計測精度を得るため、高精度の可変ゲインアンプや高分解能Ａ／Ｄコンバータが必須となり、小型化あるいは低コスト化を妨げる要因となる。
【０００３】
一方、近年、高精度の可変ゲインアンプや高分解能Ａ／Ｄコンバータなどのアナログ・フロントエンド回路を内蔵した、小型センシング機器向けの高機能マイクロコンピュータ（ＣＰＵ）が実用化されつつある（例えば、非特許文献１−３など参照）。
したがって、このような高機能マイクロコンピュータを利用すれば、電磁流量計の小型化あるいは低コスト化を実現することが可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２９８４０２号公報
【特許文献２】特開２０１８−１４１６６７号公報
【非特許文献】
【０００５】
【非特許文献１】「RL78ファミリ  カタログ」、2019/04/15検索、インターネット＜https://www.renesas.com/jp/ja/doc/products/mpumcu/doc/rl78/r01cp0003jj0950-rl78.pdf＞
【非特許文献２】「データシート:MCP39F501」、2019/04/15検索、インターネット＜http://ww1.microchip.com/downloads/en/DeviceDoc/20005256A.pdf＞
【非特許文献３】「データシート:ADuCM362/ADuCM363」、2019/04/15検索、インターネット＜https://www.analog.com/media/jp/technical-documentation/data-sheets/ADuCM362_ADuCM363_jp.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１０は、従来の容量式電磁流量計の回路構成を示すブロック図である。図１０に示すように、従来の容量式電磁流量計５０、測定管Ｐｅｘの外周面に互いに対向して形成した一対の面電極Ｅａ，Ｅｂを備え、励磁コイルＬｅｘに流す励磁電流Ｉｅｘの極性を交互に切り替えながら、流体に発生する起電力を面電極Ｅａ，Ｅｂで検出することにより、測定管Ｐｅｘ内を流れる流体の流量を計測する。
【０００７】
具体的には、まず、励磁回路５１が、入力された励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂに基づいて、励磁コイルＬｅｘに流す励磁電流Ｉｅｘの極性を交互に切り替える。ＥＸＤ１ｂ，ＥＸＤ２ｂは、ＥＸＤ１，ＥＸＤ２の逆論理信号を示している。これにより、測定管Ｐｅｘ内を流れる流体に印加される磁束が交互に切り替えられ、面電極Ｅａ，Ｅｂで交流の検出信号Ｖｉｎが検出される。信号増幅回路５２は、面電極Ｅａ，Ｅｂからの検出信号Ｖｉｎを増幅して交流の流量信号Ｖｆを出力する。サンプルホールド回路５３は、入力されたサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２に基づいて、信号増幅回路５２からの流量信号Ｖｆをサンプリングし、直流の流量電圧Ｖｓｈを出力する。
【０００８】
演算処理回路（ＣＰＵ）５４は、サンプルホールド回路５３からの流量電圧ＶｓｈをＡ／Ｄ変換して演算処理することにより、測定管Ｐｅｘ内を流れる流体の流量を計算し、伝送回路５５および伝送路Ｌを介して上位装置へ送信する。
したがって、演算処理回路５４は、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂとサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２とを生成して出力する必要がある。
【０００９】
図１１は、励磁切替信号およびサンプリング信号を示すタイミングチャートである。
図１１に示すように、演算処理回路５４は、基準クロックを計数するアップカウンタとして動作する３つのタイマＴＭ０、タイマＴＭ１、タイマＴＭ２を用いて、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂとサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２とを生成する。
【００１０】
タイマＴＭ０は、カウント値Ｎ０として０からＥＶ０まで繰り返しカウントすることにより、励磁周期Ｔｅｘの半周期Ｔｈを計時する。
タイマＴＭ１は、半周期Ｔｈに同期して、カウント値Ｎ１として０からＥＶ１まで繰り返しカウントすることにより、励磁周期Ｔｅｘと等しい時間長の励磁周期Ｔｅｘ１を計時する。この際、タイマＴＭ１は、カウント値Ｎ１がＥＶ１ｓに達した時点からＥＶ１までの期間をサンプリング期間Ｔｓ１として特定する。
【００１１】
タイマＴＭ２は、半周期Ｔｈに同期するとともに励磁周期Ｔｅｘ１から半周期Ｔｈずれたタイミングで、カウント値Ｎ２として０からＥＶ２まで繰り返しカウントすることにより、励磁周期Ｔｅｘと等しい時間長の励磁周期Ｔｅｘ２を計時する。この際、タイマＴＭ２は、カウント値Ｎ２がＥＶ２ｓに達した時点からＥＶ２までの期間をサンプリング期間Ｔｓ２として特定する。
演算処理回路５４は、タイマＴＭ０、タイマＴＭ１、タイマＴＭ２で生成した半周期Ｔｈ，励磁周期Ｔｅｘ１，Ｔｅｘ２およびサンプリング期間Ｔｓ１，Ｔｓ２に基づいて、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂとサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２とを生成する。
【００１２】
この際、演算処理回路５４は、プログラムによりタイマＴＭ０、タイマＴＭ１、タイマＴＭ２の動作を制御する。図１２は、従来のタイマ制御における初期設定処理を示すフローチャートである。図１３は、従来のタイマ制御におけるタイマＴＭ０割込処理を示すフローチャートである。図１４は、従来のタイマ制御におけるタイマＴＭ１割込１処理を示すフローチャートである。図１５は、従来のタイマ制御におけるタイマＴＭ１割込２処理を示すフローチャートである。図１６は、従来のタイマ制御におけるタイマＴＭ２割込１処理を示すフローチャートである。図１７は、従来のタイマ制御におけるタイマＴＭ２割込２処理を示すフローチャートである。
【００１３】
図１２において、まず、演算処理回路５４は、タイマＴＭ０〜タイマＴＭ２のカウント停止および割込停止を設定し（ステップＳ５００）、タイマＴＭ０のイベント割込１として半周期Ｔｈに相当するカウント値ＥＶ０を設定する（ステップＳ５０１）。また、演算処理回路５４は、タイマＴＭ１に対して、イベント割込１としてサンプリング開始タイミングを特定するためのカウント値ＥＶ１ｓと、イベント割込２として励磁周期Ｔｅｘ１に相当するカウント値ＥＶ１とを設定する（ステップＳ５０２）。また、演算処理回路５４は、タイマＴＭ２に対して、イベント割込１としてサンプリング開始タイミングを特定するためのカウント値ＥＶ２ｓと、イベント割込２として励磁周期Ｔｅｘ２に相当するカウント値ＥＶ２とを設定する（ステップＳ５０３）。
【００１４】
次に、演算処理回路５４は、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂの初期値として「Ｈレベル」，「Ｌレベル」を出力し（ステップＳ５０４）、サンプリング信号ＳＡＭＰ１，ＳＡＭＰ２の初期値として「Ｌレベル」，「Ｌレベル」を出力する（ステップＳ５０５）。
この後、演算処理回路５４は、タイマＴＭ０〜タイマＴＭ１のカウント開始および割込許可を設定し（ステップＳ５０６）、一連のタイマ初期設定処理を終了する。これにより、タイマＴＭ０〜タイマＴＭ１が起動する。
【００１５】
［タイマＴＭ０］
タイマＴＭ０のカウント値Ｎ０がＥＶ０に到達した時点、すなわち時刻ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７，…において、イベント割込１が発生し、演算処理回路５４は、図１３のタイマＴＭ０：割込１処理を実行する。
図１３のタイマＴＭ０：割込１処理において、まず、演算処理回路５４は、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂの出力を反転し（ステップＳ５１０）、タイマＴＭ０のカウント値Ｎ０をゼロクリアする（ステップＳ５１１）。
【００１６】
次に、演算処理回路５４は、タイマＴＭ２が停止中か確認し（ステップＳ５１２）、停止中であれば（ステップＳ５１２：ＹＥＳ）、タイマＴＭ２のカウント開始および割込許可を設定し（ステップＳ５１３）、一連のタイマＴＭ０：割込１処理を終了する。タイマＴＭ２が動作中の場合（ステップＳ５１２：ＮＯ）、一連のタイマＴＭ０：割込１処理を終了する。
これにより、タイマＴＭ０〜タイマＴＭ１の起動から半周期Ｔｈ分だけ遅れてタイマＴＭ２が起動される。
【００１７】
［タイマＴＭ１］
タイマＴＭ１のカウント値Ｎ１がＥＶ１ｓに到達した時点、すなわち時刻ｔ２ｓ，ｔ４ｓ，ｔ６ｓ，…において、イベント割込１が発生し、演算処理回路５４は、図１４のタイマＴＭ１：割込１処理を実行する。
図１４のタイマＴＭ１：割込１処理において、演算処理回路５４は、サンプリング信号ＳＡＭＰ１としてサンプリングの開始を示す「Ｈレベル」を出力し（ステップＳ５２０）、タイマＴＭ１：割込１処理を終了する。
【００１８】
また、タイマＴＭ１のカウント値Ｎ１がＥＶ１に到達した時点、すなわち時刻ｔ２，ｔ４，ｔ６，…において、イベント割込２が発生し、演算処理回路５４は、図１５のタイマＴＭ１：割込２処理を実行する。
図１５のタイマＴＭ１：割込２処理において、演算処理回路５４は、サンプリング信号ＳＡＭＰ１としてサンプリングの終了を示す「Ｌレベル」を出力して（ステップＳ５３０）、タイマＴＭ１のカウント値Ｎ１をゼロクリアし（ステップＳ５３１）、タイマＴＭ１：割込２処理を終了する。
【００１９】
［タイマＴＭ２］
タイマＴＭ２のカウント値Ｎ２がＥＶ２ｓに到達した時点、すなわち時刻ｔ３ｓ，ｔ５ｓ，ｔ７ｓ，…において、イベント割込１が発生し、演算処理回路５４は、図１６のタイマＴＭ２：割込１処理を実行する。
図１６のタイマＴＭ２：割込１処理において、演算処理回路５４は、サンプリング信号ＳＡＭＰ２としてサンプリングの開始を示す「Ｈレベル」を出力し（ステップＳ５４０）、タイマＴＭ２：割込１処理を終了する。
【００２０】
また、タイマＴＭ２のカウント値Ｎ２がＥＶ２に到達した時点、すなわち時刻ｔ３，ｔ５，ｔ７，…において、イベント割込２が発生し、演算処理回路５４は、図１７のタイマＴＭ２：割込２処理を実行する。
図１７のタイマＴＭ２：割込２処理において、演算処理回路５４は、サンプリング信号ＳＡＭＰ２としてサンプリングの終了を示す「Ｌレベル」を出力して（ステップＳ５５０）、タイマＴＭ２のカウント値Ｎ２をゼロクリアし（ステップＳ５５１）、タイマＴＭ２：割込２処理を終了する。
【００２１】
これにより、励磁切替信号ＥＸＤ１ｂは、時刻ｔ０〜ｔ１，ｔ２〜ｔ３，ｔ４〜ｔ５，ｔ６〜ｔ７，…の各期間で「Ｈレベル」となり、時刻ｔ１〜ｔ２，ｔ３〜ｔ４，ｔ５〜ｔ６，…の各期間で「Ｌレベル」となる。一方、励磁切替信号ＥＸＤ２ｂは、時刻ｔ０〜ｔ１，ｔ２〜ｔ３，ｔ４〜ｔ５，ｔ６〜ｔ７，…の各期間で「Ｌレベル」となり、時刻ｔ１〜ｔ２，ｔ３〜ｔ４，ｔ５〜ｔ６，…の各期間で「Ｈレベル」となる。
【００２２】
また、サンプリング信号ＳＡＭＰ１は、時刻ｔ０〜ｔ２ｓ，ｔ２〜ｔ４ｓ，ｔ４〜ｔ６ｓ，…の各期間で「Ｌレベル」となり、時刻ｔ２ｓ〜ｔ２，ｔ４ｓ〜ｔ４，ｔ６ｓ〜ｔ６，…の各期間で「Ｈレベル」となる。一方、サンプリング信号ＳＡＭＰ１は、時刻ｔ０〜ｔ３ｓ，ｔ３〜ｔ５ｓ，ｔ５〜ｔ７ｓ，…の各期間で「Ｌレベル」となり、時刻ｔ３ｓ〜ｔ３，ｔ５ｓ〜ｔ５，ｔ７ｓ〜ｔ７，…の各期間で「Ｈレベル」となる。
【００２３】
演算処理回路５４は、このようにして、タイマＴＭ０を用いて励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂを生成し、タイマＴＭ１とタイマＴＭ２を用いてサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を生成することになり、従来の電磁流量計５０において、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂとサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２の生成に、３つのタイマが必要となり、ＣＰＵに搭載されているタイマのうち、少なくとも３つは信号生成用として使用されることになる。
【００２４】
また、演算処理回路５４から、最低でも、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂとサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を出力する必要があり、出力ポートとして４つの出力ポートが必要となる。このほか、電磁流量計には、電気伝導率計測機能のほか、設定・表示機能、アナログ出力機能、通信機能など、各種の機能が実装されており、これら機能で多くの出力ポートが使用されることになる。
したがって、前述した小型センシング機器向けの高機能マイクロコンピュータでは、タイマ数や出力ポート数が不足し、電磁流量計５０の演算処理回路５４として利用できないという問題点があった。
【００２５】
本発明はこのような課題を解決するためのものであり、励磁切替信号およびサンプリング信号を少ないタイマ数および出力ポート数で生成できる制御信号生成技術を提供することを目的としている。
【課題を解決するための手段】
【００２６】
このような目的を達成するために、本発明にかかる電磁流量計は、励磁コイルに流す励磁電流の極性を、所定の励磁周期を有する励磁切替信号に基づいて交互に切り替える励磁回路と、前記励磁コイルから測定管内を流れる流体に印加される磁束に応じて、前記流体に発生する起電力を示す検出信号を検出する一対の電極と、前記検出信号を増幅して得られた交流の流量信号を、前記励磁周期に同期したサンプリング期間を示すサンプリング信号に基づいてサンプリングするサンプルホールド回路と、前記サンプルホールド回路から出力された直流の流量電圧をＡ／Ｄ変換し、得られた電圧値に基づいて前記流体の流量を計算するとともに、前記励磁周期を示す制御出力信号を生成して出力する演算処理回路と、前記制御出力信号に基づいて、前記励磁切替信号および前記サンプリング信号を生成するタイミング生成回路とを備えている。
【００２７】
また、本発明にかかる上記電磁流量計の一構成例は、前記制御出力信号が、前記励磁周期の半周期に同期した信号からなるものである。
【００２８】
また、本発明にかかる上記電磁流量計の一構成例は、前記制御出力信号が、前記励磁周期のうち前記サンプリング期間の時間位置を示すタイミングを含むものである。
【００２９】
また、本発明にかかる上記電磁流量計の一構成例は、前記制御出力信号が、立ち上がりタイミングまたは立ち下がりタイミングのうち、いずれか一方のタイミングが前記励磁周期の半周期に同期し、いずれか他方のタイミングが前記サンプリング期間に同期する信号からなるものである。
【００３０】
また、本発明にかかる上記電磁流量計の一構成例は、前記タイミング生成回路が、前記制御出力信号に応じてラッチ出力の論理レベルを交互に切り替えることにより、前記励磁切替信号を生成するラッチ回路と、前記制御出力信号と前記励磁切替信号とを論理演算することにより、前記サンプリング信号を生成するゲート回路とを備えている。
【００３１】
また、本発明にかかる上記電磁流量計の一構成例は、前記ラッチ回路が、入力クロック端子が前記制御出力信号に接続され、入力データ端子が反転出力端子に接続され、出力端子が第１の励磁切替信号を出力し、前記反転出力端子が、前記第１の励磁切替信号と逆位相を示す第２の励磁切替信号を出力するＤラッチ回路からなり、前記ゲート回路は、前記第１の励磁切替信号と前記制御出力信号とを論理演算することにより第１のサンプリング信号を生成する第１のゲートと、前記第２の励磁切替信号と前記制御出力信号とを論理演算することにより第２のサンプリング信号を生成する第２のゲートとからなるものである。
【００３２】
また、本発明にかかる上記電磁流量計の一構成例は、前記制御出力信号が、前記立ち上がりタイミングが前記励磁周期の半周期に同期し、前記立ち下がりタイミングが前記サンプリング期間に同期する信号からなり、前記Ｄラッチ回路は、前記制御出力信号の前記立ち上がりタイミングに同期して、前記出力端子から出力される前記第１の励磁切替信号、および前記反転出力端子から出力される前記第２の励磁切替信号の論理レベルを交互に切り替えて出力し、前記第１のゲートは、前記第１の励磁切替信号と前記制御出力信号との否定論理和を前記第１のサンプリング信号として出力し、前記第２のゲートは、前記第２の励磁切替信号と前記制御出力信号との否定論理和を前記第２のサンプリング信号として出力するようにしたものである。
【００３３】
また、本発明にかかる上記電磁流量計の一構成例は、前記制御出力信号が、前記立ち下がりタイミングが前記励磁周期の半周期に同期し、前記立ち上りタイミングが前記サンプリング期間に同期する信号からなり、前記Ｄラッチ回路は、前記制御出力信号の反転論理の前記立ち上がりタイミングに同期して、前記出力端子から出力される前記第１の励磁切替信号、および前記反転出力端子から出力される前記第２の励磁切替信号の論理レベルを交互に切り替えて出力し、前記第１のゲートは、前記第１の励磁切替信号と前記制御出力信号との論理積を前記第１のサンプリング信号として出力し、前記第２のゲートは、前記第２の励磁切替信号と前記制御出力信号との論理積を前記第２のサンプリング信号として出力するようにしたものである。
【発明の効果】
【００３４】
本発明によれば、演算処理回路で、１つの制御出力信号だけを生成して出力すればよくなり、制御出力信号の生成および出力に要する構成は、１つの内蔵タイマと１つの出力ポートだけとなる。したがって、高精度の可変ゲインアンプや高分解能Ａ／Ｄコンバータなどのアナログ・フロントエンド回路を内蔵した、小型センシング機器向けの高機能マイクロコンピュータ（ＣＰＵ）を、演算処理回路として使用することが可能となり、電磁流量計の小型化あるいは低コスト化を実現することが可能となる。
【図面の簡単な説明】
【００３５】
【図１】図１は、第１の実施の形態にかかる電磁流量計の構成を示すブロック図である。
【図２】図２は、第１の実施の形態にかかるタイミング生成回路の構成例を示す回路図である。
【図３】図３は、第１の実施の形態にかかる電磁流量計の動作を示すタイミングチャートである。
【図４】第１の実施の形態にかかるタイマの初期設定処理を示すフローチャートである。
【図５】図５は、第１の実施の形態にかかるタイマの割込１処理を示すフローチャートである。
【図６】図６は、第１の実施の形態にかかるタイマの割込２処理を示すフローチャートである。
【図７】図７は、第２の実施の形態にかかる電磁流量計の構成を示すブロック図である。
【図８】図８は、第２の実施の形態にかかるタイミング生成回路の構成例を示す回路図である。
【図９】図９は、第２の実施の形態にかかる電磁流量計の動作を示すタイミングチャートである。
【図１０】図１０は、従来の容量式電磁流量計の回路構成を示すブロック図である。
【図１１】図１１は、励磁切替信号およびサンプリング信号を示すタイミングチャートである。
【図１２】図１２は、従来のタイマ制御における初期設定処理を示すフローチャートである。
【図１３】図１３は、従来のタイマ制御におけるタイマＴＭ０割込処理を示すフローチャートである。
【図１４】図１４は、従来のタイマ制御におけるタイマＴＭ１割込１処理を示すフローチャートである。
【図１５】図１５は、従来のタイマ制御におけるタイマＴＭ１割込２処理を示すフローチャートである。
【図１６】図１６は、従来のタイマ制御におけるタイマＴＭ２割込１処理を示すフローチャートである。
【図１７】図１７は、従来のタイマ制御におけるタイマＴＭ２割込２処理を示すフローチャートである。
【発明を実施するための形態】
【００３６】
次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１、図２、および図３を参照して、本発明の第１の実施の形態にかかる電磁流量計１０について説明する。図１は、第１の実施の形態にかかる電磁流量計の構成を示すブロック図である。図２は、第１の実施の形態にかかるタイミング生成回路の構成例を示す回路図である。図３は、第１の実施の形態にかかる電磁流量計の動作を示すタイミングチャートである。
【００３７】
［電磁流量計］
電磁流量計１０は、図１に示すように、励磁コイルＬｅｘから印加した磁束により、測定管Ｐｅｘ内を流れる流体に生じた起電力を示す検出信号Ｖｉｎを、測定管Ｐｅｘに設けられた一対の電極Ｅａ，Ｅｂで検出し、得られた検出信号Ｖｉｎを増幅した後、サンプリングして信号処理することにより、流体の流量を計測する。以下では、電磁流量計１０が、電極Ｅａ，Ｅｂが測定管Ｐｅｘに設けられた面電極からなる、非接液方式の容量式電磁流量計である場合を例として説明するが、これに限定されるものではなく、電極Ｅａ，Ｅｂが測定管Ｐｅｘの内壁に設けられている接液方式の電磁流量計であってもよい。
【００３８】
図１に示すように、電磁流量計１０は、主な回路部として、励磁回路１１、信号増幅回路１２、サンプルホールド回路１３、演算処理回路（ＣＰＵ）１４、伝送回路１５、およびタイミング生成回路１６Ａを備えている。演算処理回路１４は、ＣＰＵとその周辺回路を備え、予め設定されているプログラムをＣＰＵで実行して、ハードウェアとソフトウェアを協働させることにより、各種処理部を実現する。
【００３９】
励磁回路１１は、励磁コイルＬｅｘに流す励磁電流Ｉｅｘの極性を、タイミング生成回路１６Ａで生成された励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂに基づいて交互に切り替える機能を有している。励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂは、所定の励磁周期Ｔｅｘを有する周期信号であり、励磁切替信号ＥＸＤ１，ＥＸＤ２の逆論理を示している。
【００４０】
信号増幅回路１２は、電極Ｅａ，Ｅｂで検出された検出信号Ｖｉｎを増幅することにより、交流の流量信号Ｖｆを出力する機能を有している。
【００４１】
サンプルホールド回路１３は、信号増幅回路１２からの流量信号Ｖｆを、タイミング生成回路１６Ａで生成されたサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２に基づいてサンプリングすることにより、直流の流量電圧Ｖｓｈを出力する機能を有している。サンプリング信号ＳＡＭＰ１，ＳＡＭＰ２は、励磁周期Ｔｅｘに同期したサンプリング期間Ｔｓを示す制御信号である。
【００４２】
伝送回路１５は、伝送路Ｌを介して上位装置との間でデータ伝送を行うことにより、演算処理回路１４で得られた流量計測結果や異常発生などの各種の処理情報を上位装置へ送信（報知）する機能を有している。
【００４３】
［演算処理回路］
演算処理回路１４は、サンプルホールド回路１３から出力された流量電圧を、内蔵するＡ／ＤコンバータでＡ／Ｄ変換し、得られた電圧値に基づいて流体の流量を計算する機能と、励磁周期Ｔｅｘとサンプリング期間Ｔｓの信号成分を含む制御出力信号ＥＸＣＬＫを生成する機能とを有している。制御出力信号ＥＸＣＬＫは、励磁周期Ｔｅｘの半周期Ｔｈに同期するとともに、サンプリング期間Ｔｓの時間位置を示すタイミングを含む信号からなる。
【００４４】
演算処理回路１４は、内蔵するタイマＴＭを用いて基準クロックを計時することにより、制御出力信号ＥＸＣＬＫを生成する。タイマＴＭは、基準クロックを計数するアップカウンタとして動作するタイマ機能であり、カウント値Ｎが設定値に到達した時点でイベント割込みを発生する。
具体的には、図３に示すように、タイマＴＭに対してカウント値ＥＶとカウント値ＥＶｓとを設定する。カウント値ＥＶは、励磁周期Ｔｅｘの半周期Ｔｈに等しい時間長に相当している。カウント値ＥＶｓは、半周期Ｔｈからサンプリング期間Ｔｓだけ短い待機時間Ｔｐに相当している。
【００４５】
これにより、制御出力信号ＥＸＣＬＫは、半周期Ｔｈの開始タイミングで立ち上がってＨレベルとなり、半周期Ｔｈの開始タイミングから待機時間Ｔｐだけ経過した時点で立ち下がってＬレベルとなり、さらにサンプリング期間Ｔｓだけ経過した時点、すなわち半周期Ｔｈの終了タイミングまでＬレベルとなる。したがって、制御出力信号ＥＸＣＬＫは、立ち上がりタイミングが励磁周期Ｔｅｘの半周期Ｔｈに同期し、立ち下がりタイミングがサンプリング期間Ｔｓに同期する信号となる。
【００４６】
［タイミング生成回路］
タイミング生成回路１６Ａは、演算処理回路１４で生成された制御出力信号ＥＸＣＬＫに基づいて、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂおよびサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を生成する機能を有している。
図２に示すように、タイミング生成回路１６Ａは、ラッチ回路Ｕ１とゲート回路Ｕ２とから構成されている。本実施の形態では、制御出力信号ＥＸＣＬＫの具体例として、図３に示すように、立ち上がりタイミングが励磁周期Ｔｅｘの半周期Ｔｈに同期し、立ち下がりタイミングがサンプリング期間Ｔｓに同期する信号からなる場合について説明する。
【００４７】
ラッチ回路Ｕ１は、全体としてＤラッチ回路からなり、入力クロック端子ＣＬＫが制御出力信号ＥＸＣＬＫに接続され、入力データ端子Ｄが反転出力端子Ｑｂに接続され、出力端子Ｑが第１の励磁切替信号ＥＸＤ１ｂを出力し、反転出力端子Ｑｂが、第１の励磁切替信号ＥＸＤ１ｂと逆位相を示す第２の励磁切替信号ＥＸＤ２ｂを出力する。
一般に、Ｄラッチ回路は、入力クロック端子ＣＬＫに入力されるラッチ信号の立ち上がりタイミングで、入力データ端子Ｄに入力される入力データをラッチして、出力端子Ｑから出力する機能を有している。
【００４８】
したがって、ラッチ回路Ｕ１は、制御出力信号ＥＸＣＬＫの立ち上がりタイミングで、反転出力端子Ｑｂをラッチして出力端子Ｑから出力することになる。ここで、反転出力端子Ｑｂは、出力端子Ｑの反転論理が出力されるため、出力端子Ｑおよび反転出力端子Ｑｂは、制御出力信号ＥＸＣＬＫの立ち上がりタイミング、すなわち励磁周期Ｔｅｘの半周期Ｔｈに同期して、論理レベルが反転することになる。これにより、励磁周期Ｔｅｘと同期した第１の励磁切替信号ＥＸＤ１ｂおよび第２の励磁切替信号ＥＸＤ２ｂが生成されて出力される。
【００４９】
一方、ゲート回路Ｕ２は、２つの入力端子に入力された信号の否定論理和を演算して出力端子から出力するＮＯＲゲートからなる、第１のゲートＵ２１および第２のゲートＵ２２を備えている。
【００５０】
このうち、第１のゲートＵ２１は、ラッチ回路Ｕ１の出力端子Ｑからの第１の励磁切替信号ＥＸＤ１ｂと、制御出力信号ＥＸＣＬＫとを入力とし、これらの否定論理和を第１のサンプリング信号ＳＡＭＰ１として出力する。
したがって、第１の励磁切替信号ＥＸＤ１ｂがＬレベルである場合、制御出力信号ＥＸＣＬＫのＬレベル区間に同期して、第１のサンプリング信号ＳＡＭＰ１としてＨレベルが出力され、その他の期間ではＬレベルが出力されることになる。
【００５１】
また、第２のゲートＵ２２は、ラッチ回路Ｕ１の反転出力端子Ｑｂからの第２の励磁切替信号ＥＸＤ２ｂと、制御出力信号ＥＸＣＬＫとを入力とし、これらの否定論理和を第２のサンプリング信号ＳＡＭＰ２として出力する。
したがって、第２の励磁切替信号ＥＸＤ２ｂがＬレベルである場合、制御出力信号ＥＸＣＬＫのＬレベル区間に同期して、第２のサンプリング信号ＳＡＭＰ２としてＨレベルが出力され、その他の期間ではＬレベルが出力されることになる。
【００５２】
これにより、第１の励磁切替信号ＥＸＤ１ｂがＬレベルであり、励磁電流Ｉｅｘが第１の方向に流れる励磁区間については、その後端位置で、サンプリング期間Ｔｓを示す第１のサンプリング信号ＳＡＭＰ１が出力されることになる。
また、第２の励磁切替信号ＥＸＤ２ｂがＬレベルであり、励磁電流Ｉｅｘが第１の方向とは逆向きの第２の方向に流れる励磁区間については、その後端位置で、サンプリング期間Ｔｓを示す第２のサンプリング信号ＳＡＭＰ２が出力されることになる。
【００５３】
したがって、図３のうち、時刻ｔ０から時刻ｔ１までの半周期Ｔｈに着目した場合、制御出力信号ＥＸＣＬＫは、時刻ｔ０において立ち上がり、その後、待機時間Ｔｐだけ経過した時刻ｔ１ｓで立ち下がり、その後サンプリング期間Ｔｓだけ経過した時点、すなわち時刻ｔ０から半周期Ｔｈ経過後の時刻ｔ１に再び立ち上がる。この後、制御出力信号ＥＸＣＬＫは、半周期Ｔｈごとに上記と同様の変化を繰り返す。
【００５４】
また、図３のうち、時刻ｔ０から時刻ｔ２までの１励磁周期Ｔｅｘに着目した場合、第１の励磁切替信号ＥＸＤ１ｂは、時刻ｔ０において立ち下がった後、時刻ｔ１で立ち上がり、その後時刻ｔ２に再び立ち下がる。また、第１のサンプリング信号ＳＡＭＰ１は、時刻ｔ０から時刻ｔ１ｓまでＬレベルを示し、時刻ｔ１ｓに立ち上がり、サンプリング期間Ｔｓだけ経過した時刻ｔ１に立ち下がり、この後、時刻ｔ２までＬレベルを示すことになる。
【００５５】
また、図３のうち、時刻ｔ１から時刻ｔ３までの１励磁周期Ｔｅｘに着目した場合、第２の励磁切替信号ＥＸＤ２ｂは、時刻ｔ１において立ち下った後、時刻ｔ２で立ち上がり、その後時刻ｔ３に再び立ち下がる。また、第２のサンプリング信号ＳＡＭＰ２は、時刻ｔ１から時刻ｔ２ｓまでＬレベルを示し、時刻ｔ２ｓに立ち上がり、サンプリング期間Ｔｓだけ経過した時刻ｔ２に立ち下がり、この後、時刻ｔ３までＬレベルを示すことになる。
【００５６】
［第１の実施の形態の動作］
次に、図４〜図６を参照して、本実施の形態にかかる演算処理回路１４の動作として、制御出力信号ＥＸＣＬＫの生成動作について説明する。図４は、第１の実施の形態にかかるタイマの初期設定処理を示すフローチャートである。図５は、第１の実施の形態にかかるタイマの割込１処理を示すフローチャートである。図６は、第１の実施の形態にかかるタイマの割込２処理を示すフローチャートである。
【００５７】
演算処理回路１４は、図３の時刻ｔ０における制御出力信号ＥＸＣＬＫの生成開始に応じて、図４の初期設定処理を実行する。
まず、演算処理回路１４は、タイマＴＭのカウント停止および割込停止を設定し（ステップＳ１００）、タイマＴＭのイベント割込１として半周期Ｔｈからサンプリング期間Ｔｓだけ短い待機時間Ｔｐに相当するカウント値ＥＶｓを設定するとともに、タイマＴＭのイベント割込２として半周期Ｔｈに相当するカウント値ＥＶを設定する（ステップＳ１０１）。
次に、演算処理回路１４は、制御出力信号ＥＸＣＬＫの初期値として「Ｌレベル」を出力し（ステップＳ１０２）、タイマＴＭのカウント開始および割込許可を設定し（ステップＳ１０３）、一連のタイマ初期設定処理を終了する。これにより、タイマＴＭが起動する。
【００５８】
タイマＴＭのカウント値ＮがＥＶｓに到達した時点、すなわち図３の時刻ｔ１ｓ，ｔ２ｓ，ｔ３ｓ，ｔ４ｓ，ｔ５ｓ，ｔ６ｓ，ｔ７ｓ，…において、イベント割込１が発生し、演算処理回路１４は、図５のタイマＴＭ：割込１処理を実行する。
図５のタイマＴＭ：割込１処理において、まず、演算処理回路１４は、制御出力信号ＥＸＣＬＫとして「Ｌレベル」を出力し（ステップＳ１１０）、一連のタイマＴＭ：割込１処理を終了する。
【００５９】
一方、タイマＴＭのカウント値ＮがＥＶに到達した時点、すなわち図３の時刻ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７，…において、イベント割込２が発生し、演算処理回路１４は、図６のタイマＴＭ：割込２処理を実行する。
図６のタイマＴＭ：割込２処理において、まず、演算処理回路１４は、制御出力信号ＥＸＣＬＫとして「Ｈレベル」を出力し（ステップＳ１２０）、タイマＴＭのカウント値Ｎをゼロクリアし（ステップＳ１２１）、一連のタイマＴＭ：割込２処理を終了する。
【００６０】
これにより、制御出力信号ＥＸＣＬＫは、図３に示すように、時刻ｔ０〜ｔ１ｓ，ｔ１〜ｔ２ｓ，ｔ２〜ｔ３ｓ，ｔ３〜ｔ４ｓ，ｔ４〜ｔ５ｓ，ｔ５〜ｔ６ｓ，ｔ６〜ｔ７ｓ，…の各区間で「Ｈレベル」となる。一方、時刻ｔ１ｓ〜ｔ１，ｔ２ｓ〜ｔ２，ｔ３ｓ〜ｔ３，ｔ４ｓ〜ｔ４，ｔ５ｓ〜ｔ５，ｔ６ｓ〜ｔ６，ｔ７ｓ〜ｔ７，…の各期間で「Ｌレベル」となる。
【００６１】
［第１の実施の形態の効果］
このように、本実施の形態は、演算処理回路１４が、励磁周期Ｔｅｘを示す制御出力信号ＥＸＣＬＫを生成して出力し、タイミング生成回路１６Ａが、演算処理回路１４からの制御出力信号ＥＸＣＬＫに基づいて、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂ、および、サンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を生成するようにしたものである。
【００６２】
これにより、演算処理回路１４では、１つの制御出力信号ＥＸＣＬＫだけを生成して出力すればよくなり、制御出力信号ＥＸＣＬＫの生成および出力に要する構成は、１つの内蔵タイマと１つの出力ポートだけとなる。
したがって、高精度の可変ゲインアンプや高分解能Ａ／Ｄコンバータなどのアナログ・フロントエンド回路を内蔵した、小型センシング機器向けの高機能マイクロコンピュータ（ＣＰＵ）を、演算処理回路１４として使用することが可能となり、電磁流量計１０の小型化あるいは低コスト化を実現することが可能となる。
【００６３】
また、本実施の形態において、制御出力信号ＥＸＣＬＫとして、励磁周期Ｔｅｘの半周期Ｔｈに同期した信号であってもよく、励磁周期Ｔｅｘのうちサンプリング期間Ｔｓの時間位置を示すタイミングを含むものであってもよい。
これにより、タイミング生成回路１６Ａでは、制御出力信号ＥＸＣＬＫに含まれる半周期Ｔｈさらにはサンプリング期間Ｔｓの時間位置に基づいて、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂ、および、サンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を容易に生成することができ、回路構成を簡素化することが可能となる。
【００６４】
また、本実施の形態において、制御出力信号ＥＸＣＬＫとして、立ち上がりタイミングまたは立ち下がりタイミングのうち、いずれか一方のタイミングが励磁周期Ｔｅｘの半周期Ｔｈに同期し、いずれか他方のタイミングがサンプリング期間Ｔｓに同期する信号を用いてもよい。この際、タイミング生成回路１６Ａにおいて、ラッチ回路Ｕ１が、制御出力信号ＥＸＣＬＫに応じてラッチ出力の論理レベルを交互に切り替えることにより、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂを生成し、ゲート回路Ｕ２が、制御出力信号ＥＸＣＬＫと励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂとを論理演算することにより、サンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を生成するようにしてもよい。
【００６５】
具体的には、ラッチ回路Ｕ１として、入力クロック端子ＣＬＫが制御出力信号ＥＸＣＬＫに接続され、入力データ端子Ｄが反転出力端子Ｑｂに接続され、出力端子Ｑが第１の励磁切替信号ＥＸＤ１ｂを出力し、反転出力端子Ｑｂが、第１の励磁切替信号ＥＸＤ１ｂと逆位相を示す第２の励磁切替信号ＥＸＤ２ｂを出力するＤラッチ回路を用い、ゲート回路Ｕ２として、第１の励磁切替信号ＥＸＤ１ｂと制御出力信号ＥＸＣＬＫとを論理演算することにより第１のサンプリング信号を生成する第１のゲートＵ２１と、第２の励磁切替信号ＥＸＤ２ｂと制御出力信号ＥＸＣＬＫとを論理演算することにより第２のサンプリング信号を生成する第２のゲートＵ２２とを用いてもよい。
【００６６】
より具体的には、制御出力信号ＥＸＣＬＫとして、立ち上がりタイミングが励磁周期Ｔｅｘの半周期Ｔｈに同期し、立ち下がりタイミングがサンプリング期間Ｔｓに同期する信号を用い、Ｄラッチ回路（Ｕ１）が、制御出力信号ＥＸＣＬＫの立ち上がりタイミングに同期して、出力端子Ｑから出力される第１の励磁切替信号ＥＸＤ１ｂ、および反転出力端子Ｑｂから出力される第２の励磁切替信号ＥＸＤ２ｂの論理レベルを交互に切り替えて出力し、第１のゲートＵ２１が、第１の励磁切替信号ＥＸＤ１ｂと制御出力信号ＥＸＣＬＫとの否定論理和（ＮＯＲ）を第１のサンプリング信号ＳＡＭＰ１として出力し、第２のゲートＵ２２が、第２の励磁切替信号ＥＸＤ２ｂと制御出力信号ＥＸＣＬＫとの否定論理和（ＮＯＲ）を第２のサンプリング信号ＳＡＭＰ２として出力するようにしてもよい。
【００６７】
これにより、Ｄラッチ回路からなるラッチ回路Ｕ１と、２入力の２つのゲートＵ２１，Ｕ２２からなるゲート回路Ｕ２という、極めて簡素で低コストな論理回路で、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂ、および、サンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を容易に生成することが可能となる。
【００６８】
［第２の実施の形態］
次に、図７、図８、および図９を参照して、本発明の第２の実施の形態にかかる電磁流量計１０について説明する。図７は、第２の実施の形態にかかる電磁流量計の構成を示すブロック図である。図８は、第２の実施の形態にかかるタイミング生成回路の構成例を示す回路図である。図９は、第２の実施の形態にかかる電磁流量計の動作を示すタイミングチャートである。
【００６９】
［電磁流量計］
図７に示すように、電磁流量計１０は、主な回路部として、励磁回路１１、信号増幅回路１２、サンプルホールド回路１３、演算処理回路（ＣＰＵ）１４、伝送回路１５、およびタイミング生成回路１６Ｂを備えている。
本実施の形態では、第１の実施の形態と比較して、演算処理回路１４が制御出力信号ＥＸＣＬＫに代えて、その逆論理である制御出力信号ＥＸＣＬＫｂを出力し、タイミング生成回路１６Ｂが、励磁切替信号ＥＸＤ１ｂ，ＥＸＤ２ｂに代えて、これらの逆論理である励磁切替信号ＥＸＤ１，ＥＸＤ２を出力する場合について説明する。
【００７０】
すなわち、本実施の形態において、演算処理回路１４は、励磁周期Ｔｅｘとサンプリング期間Ｔｓの信号成分を含む制御出力信号ＥＸＣＬＫｂを生成する機能を有している。
また、タイミング生成回路１６Ｂは、演算処理回路１４で生成された制御出力信号ＥＸＣＬＫｂに基づいて、励磁切替信号ＥＸＤ１，ＥＸＤ２およびサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を生成する機能を有している。
本実施の形態にかかる電磁流量計１０のその他の構成については、第１の実施の形態と同様であり、ここでの詳細な説明は省略する。
【００７１】
［演算処理回路］
演算処理回路１４は、励磁周期Ｔｅｘとサンプリング期間Ｔｓの信号成分を含む制御出力信号ＥＸＣＬＫｂを生成する機能とを有している。制御出力信号ＥＸＣＬＫｂは、励磁周期Ｔｅｘの半周期Ｔｈに同期するとともに、サンプリング期間Ｔｓの時間位置を示すタイミングを含む信号からなる。
【００７２】
演算処理回路１４は、内蔵するタイマＴＭを用いて基準クロックを計時することにより、制御出力信号ＥＸＣＬＫｂを生成する。タイマＴＭは、基準クロックを計数するアップカウンタとして動作するタイマ機能であり、カウント値Ｎが設定値に到達した時点でイベント割込みを発生する。
具体的には、図９に示すように、タイマＴＭに対してカウント値ＥＶとカウント値ＥＶｓとを設定する。カウント値ＥＶは、励磁周期Ｔｅｘの半周期Ｔｈに等しい時間長に相当している。カウント値ＥＶｓは、半周期Ｔｈからサンプリング期間Ｔｓだけ短い待機時間Ｔｐに相当している。
【００７３】
これにより、制御出力信号ＥＸＣＬＫｂは、半周期Ｔｈの開始タイミングで立ち下がってＬレベルとなり、半周期Ｔｈの開始タイミングから待機時間Ｔｐだけ経過した時点で立ち上がってＨレベルとなり、さらにサンプリング期間Ｔｓだけ経過した時点、すなわち半周期Ｔｈの終了タイミングまでＨレベルとなる。したがって、制御出力信号ＥＸＣＬＫｂは、立ち下がりタイミングが励磁周期Ｔｅｘの半周期Ｔｈに同期し、立ち上がりタイミングがサンプリング期間Ｔｓに同期する信号となる。
【００７４】
［タイミング生成回路］
タイミング生成回路１６Ｂは、演算処理回路１４で生成された制御出力信号ＥＸＣＬＫｂに基づいて、励磁切替信号ＥＸＤ１，ＥＸＤ２およびサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を生成する機能を有している。
図８に示すように、タイミング生成回路１６Ｂは、インバータＩＮＶ、ラッチ回路Ｕ１、およびゲート回路Ｕ２とから構成されている。本実施の形態では、制御出力信号ＥＸＣＬＫｂの具体例として、図９に示すように、立ち下がりタイミングが励磁周期Ｔｅｘの半周期Ｔｈに同期し、立ち上がりタイミングがサンプリング期間Ｔｓに同期する信号からなる場合について説明する。
【００７５】
インバータＩＮＶは、全体として反転ゲートからなり、入力端子が制御出力信号ＥＸＣＬＫｂに接続され、出力端子から制御出力信号ＥＸＣＬＫｂの逆論理を示す制御出力信号ＥＸＣＬＫを出力する。なお、インバータＩＮＶは、ラッチ回路Ｕ１のうち、入力クロック端子ＣＬＫに設けられた入力反転ゲートで構成してもよい。
【００７６】
ラッチ回路Ｕ１は、全体としてＤラッチ回路からなり、入力クロック端子ＣＬＫがインバータＩＮＶの出力端子に接続され、入力データ端子Ｄが反転出力端子Ｑｂに接続され、出力端子Ｑが第１の励磁切替信号ＥＸＤ１を出力し、反転出力端子Ｑｂが、第１の励磁切替信号ＥＸＤ１と逆位相を示す第２の励磁切替信号ＥＸＤ２を出力する。
一般に、Ｄラッチ回路は、入力クロック端子ＣＬＫに入力されるラッチ信号の立ち上がりタイミングで、入力データ端子Ｄに入力される入力データをラッチして、出力端子Ｑから出力する機能を有している。
【００７７】
したがって、ラッチ回路Ｕ１は、制御出力信号ＥＸＣＬＫｂの立ち下がりタイミングで、反転出力端子Ｑｂをラッチして出力端子Ｑから出力することになる。ここで、反転出力端子Ｑｂは、出力端子Ｑの反転論理が出力されるため、出力端子Ｑおよび反転出力端子Ｑｂは、制御出力信号ＥＸＣＬＫｂの立ち下がりタイミング、すなわち励磁周期Ｔｅｘの半周期Ｔｈに同期して論理レベルが反転することになる。これにより、励磁周期Ｔｅｘと同期した第１の励磁切替信号ＥＸＤ１および第２の励磁切替信号ＥＸＤ２が生成されて出力される。
【００７８】
一方、ゲート回路Ｕ２は、２つの入力端子に入力された信号の論理積を演算して出力端子から出力するＡＮＤゲートからなる、第１のゲートＵ２１および第２のゲートＵ２２を備えている。
【００７９】
このうち、第１のゲートＵ２１は、ラッチ回路Ｕ１の出力端子Ｑからの第１の励磁切替信号ＥＸＤ１と、制御出力信号ＥＸＣＬＫｂとを入力とし、これらの論理積を第１のサンプリング信号ＳＡＭＰ１として出力する。
したがって、第１の励磁切替信号ＥＸＤ１がＨレベルである場合、制御出力信号ＥＸＣＬＫｂのＨレベル区間に同期して、第１のサンプリング信号ＳＡＭＰ１としてＨレベルが出力され、その他の期間ではＬレベルが出力されることになる。
【００８０】
また、第２のゲートＵ２２は、ラッチ回路Ｕ１の反転出力端子Ｑｂからの第２の励磁切替信号ＥＸＤ２と、制御出力信号ＥＸＣＬＫｂとを入力とし、これらの論理積を第２のサンプリング信号ＳＡＭＰ２として出力する。
したがって、第２の励磁切替信号ＥＸＤ２がＨレベルである場合、制御出力信号ＥＸＣＬＫｂのＨレベル区間に同期して、第２のサンプリング信号ＳＡＭＰ２としてＨレベルが出力され、その他の期間ではＬレベルが出力されることになる。
【００８１】
これにより、第１の励磁切替信号ＥＸＤ１がＨレベルであり、励磁電流Ｉｅｘが第１の方向に流れる励磁区間については、その後端位置で、サンプリング期間Ｔｓを示す第１のサンプリング信号ＳＡＭＰ１が出力されることになる。
また、第２の励磁切替信号ＥＸＤ２がＨレベルであり、励磁電流Ｉｅｘが第１の方向とは逆向きの第２の方向に流れる励磁区間については、その後端位置で、サンプリング期間Ｔｓを示す第２のサンプリング信号ＳＡＭＰ２が出力されることになる。
【００８２】
したがって、図９のうち、時刻ｔ０から時刻ｔ１までの半周期Ｔｈに着目した場合、制御出力信号ＥＸＣＬＫｂは、時刻ｔ０において立ち下がり、その後、待機時間Ｔｐだけ経過した時刻ｔ１ｓで立ち上がり、その後サンプリング期間Ｔｓだけ経過した時点、すなわち時刻ｔ０から半周期Ｔｈ経過後の時刻ｔ１に再び立ち下がる。この後、制御出力信号ＥＸＣＬＫは、半周期Ｔｈごとに上記と同様の変化を繰り返す。
【００８３】
また、図９のうち、時刻ｔ０から時刻ｔ２までの１励磁周期Ｔｅｘに着目した場合、第１の励磁切替信号ＥＸＤ１は、時刻ｔ０において立ち上がった後、時刻ｔ１で立ち下がり、その後時刻ｔ２に再び立ち上がる。また、第１のサンプリング信号ＳＡＭＰ１は、時刻ｔ０から時刻ｔ１ｓまでＬレベルを示し、時刻ｔ１ｓに立ち上がり、サンプリング期間Ｔｓだけ経過した時刻ｔ１に立ち下がり、この後、時刻ｔ２までＬレベルを示すことになる。
【００８４】
また、図９のうち、時刻ｔ１から時刻ｔ３までの１励磁周期Ｔｅｘに着目した場合、第２の励磁切替信号ＥＸＤ２は、時刻ｔ１において立ち上った後、時刻ｔ２で立ち下がり、その後時刻ｔ３に再び立ち上がる。また、第２のサンプリング信号ＳＡＭＰ２は、時刻ｔ１から時刻ｔ２ｓまでＬレベルを示し、時刻ｔ２ｓに立ち上がり、サンプリング期間Ｔｓだけ経過した時刻ｔ２に立ち下がり、この後、時刻ｔ３までＬレベルを示すことになる。
【００８５】
以上では、演算処理回路１４で生成した制御出力信号ＥＸＣＬＫｂをインバータＩＮＶで反転して、ラッチ回路Ｕ１の入力クロック端子ＣＬＫに入力し、制御出力信号ＥＸＣＬＫｂをゲート回路Ｕ２に入力する場合を例として説明したが、信号論理については、任意に入れ替え可能である。例えば、第１の実施の形態のように、演算処理回路１４で制御出力信号ＥＸＣＬＫを生成して、ラッチ回路Ｕ１の入力クロック端子ＣＬＫに入力し、制御出力信号ＥＸＣＬＫをインバータＩＮＶで反転して、ゲート回路Ｕ２に入力するようにしてもよい。これにより、図８と同様にして、励磁切替信号ＥＸＤ１，ＥＸＤ２とサンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を生成することができる。
【００８６】
［第２の実施の形態の動作］
次に、本実施の形態にかかる演算処理回路１４の動作として、制御出力信号ＥＸＣＬＫｂの生成動作について説明する。本実施の形態において、演算処理回路１４は、前述した制御出力信号ＥＸＣＬＫの逆論理である制御出力信号ＥＸＣＬＫｂを生成する。したがって、制御出力信号ＥＸＣＬＫｂの立ち上がりおよび立ち下がりの各タイミングは、制御出力信号ＥＸＣＬＫの立ち下がりおよび立ち上がりのタイミングと同期している。このため、演算処理回路１４におけるタイマＴＭの初期設定処理、割込１処理、および割込２処理は、前述した図４〜図６とほぼ同じであり、制御出力信号ＥＸＣＬＫｂの出力レベルのみが反転する。
【００８７】
すなわち、演算処理回路１４は、図４のステップＳ１０２において、制御出力信号ＥＸＣＬＫｂの初期値として「Ｌレベル」を出力し（ステップＳ１０２）、図５のステップＳ１１０において、制御出力信号ＥＸＣＬＫｂとして「Ｈレベル」を出力し（ステップＳ１１０）、図６のステップＳ１２０において、制御出力信号ＥＸＣＬＫｂとして「Ｈレベル」を出力する（ステップＳ１２０）。
これにより、演算処理回路１４からタイミング生成回路１６Ｂに、制御出力信号ＥＸＣＬＫの逆論理を示す制御出力信号ＥＸＣＬＫｂが出力される。
【００８８】
これにより、制御出力信号ＥＸＣＬＫｂは、図９に示すように、時刻ｔ０〜ｔ１ｓ，ｔ１〜ｔ２ｓ，ｔ２〜ｔ３ｓ，ｔ３〜ｔ４ｓ，ｔ４〜ｔ５ｓ，ｔ５〜ｔ６ｓ，ｔ６〜ｔ７ｓ，…の各区間で「Ｌレベル」となる。一方、時刻ｔ１ｓ〜ｔ１，ｔ２ｓ〜ｔ２，ｔ３ｓ〜ｔ３，ｔ４ｓ〜ｔ４，ｔ５ｓ〜ｔ５，ｔ６ｓ〜ｔ６，ｔ７ｓ〜ｔ７，…の各期間で「Ｈレベル」となる。
【００８９】
［第２の実施の形態の効果］
このように、本実施の形態は、制御出力信号ＥＸＣＬＫｂとして、立ち下がりタイミングが励磁周期Ｔｅｘの半周期Ｔｈに同期し、立ち上りタイミングがサンプリング期間Ｔｓに同期する信号を用い、Ｄラッチ回路（Ｕ１）が、制御出力信号ＥＸＣＬＫｂの立ち下がりタイミングに同期して、出力端子Ｑから出力される第１の励磁切替信号ＥＸＤ１、および反転出力端子Ｑｂから出力される第２の励磁切替信号ＥＸＤ２の論理レベルを交互に切り替えて出力し、第１のゲートＵ２１が、第１の励磁切替信号ＥＸＤ１と制御出力信号ＥＸＣＬＫｂとの論理積（ＡＮＤ）を第１のサンプリング信号ＳＡＭＰ１として出力し、第２のゲートＵ２２が、第２の励磁切替信号ＥＸＤ２と制御出力信号ＥＸＣＬＫｂとの論理積（ＡＮＤ）を第２のサンプリング信号ＳＡＭＰ２として出力するようにしたものである。
【００９０】
これにより、Ｄラッチ回路からなるラッチ回路Ｕ１と、２入力の２つのゲートＵ２１，Ｕ２２からなるゲート回路Ｕ２という、極めて簡素で低コストな論理回路で、励磁切替信号ＥＸＤ１，ＥＸＤ２、および、サンプリング信号ＳＡＭＰ１，ＳＡＭＰ２を容易に生成することが可能となる。
【００９１】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
【符号の説明】
【００９２】
１０…電磁流量計、１１…励磁回路、１２…信号増幅回路、１３…サンプルホールド回路、１４…演算処理回路（ＣＰＵ）、１５…伝送回路、１６Ａ，１６Ｂ…タイミング生成回路、Ｕ１…ラッチ回路、Ｕ２…ゲート回路、Ｕ２１，Ｕ２２…ゲート、Ｐｅｘ…測定管、Ｌｅｘ…励磁コイル、Ｉｅｘ…励磁電流、Ｅａ，Ｅｂ…電極、Ｖｉｎ…検出信号、Ｖｆ…流量信号、Ｖｓｈ…流量電圧、ＥＸＣＬＫ，ＥＸＣＬＫｂ…制御出力信号、ＥＸＤ１，ＥＸＤ２，ＥＸＤ１ｂ，ＥＸＤ２ｂ…励磁切替信号、ＳＡＭＰ１，ＳＡＭＰ２…サンプリング信号、ＴＭ…タイマ、Ｎ…カウント値、Ｔｅｘ…励磁周期、Ｔｈ…半周期、Ｔｓ…サンプリング期間、Ｔｐ…待機時間、Ｌ…伝送路。
【図１】
2020186935.tif 000003
【図２】
2020186935.tif 000004
【図３】
2020186935.tif 000005
【図４】
2020186935.tif 000006
【図５】
2020186935.tif 000007
【図６】
2020186935.tif 000008
【図７】
2020186935.tif 000009
【図８】
2020186935.tif 000010
【図９】
2020186935.tif 000011
【図１０】
2020186935.tif 000012
【図１１】
2020186935.tif 000013
【図１２】
2020186935.tif 000014
【図１３】
2020186935.tif 000015
【図１４】
2020186935.tif 000016
【図１５】
2020186935.tif 000017
【図１６】
2020186935.tif 000018
【図１７】
2020186935.tif 000019