(57)【要約】【課題】バイアス回路を含めた回路全体の小型化を図ることができる高周波パッケージを得ること。【解決手段】高周波パッケージ３０は、キャリア基板１と、キャリア基板１に積層された下部多層基板３と、下部多層基板３との間に隙間を設けて下部多層基板３に積層された上部多層基板５と、下部多層基板３の搭載面３ａに搭載された高周波デバイス７と、を備える。また、高周波パッケージ３０は、上部多層基板５の対向面５ａに搭載されて高周波デバイス７のバイアス回路として機能するチップ部品２７と、下部多層基板３を貫通する複数の第１のグランドビア１１と、上部多層基板５を貫通する第２のグランドビア１９とを備える。複数の第１のグランドビア１１と複数の第２のグランドビア１９とは、高周波デバイス７の周囲を囲むように設けられている。【選択図】図１
2020198363.tif 000002
【特許請求の範囲】
【請求項１】
キャリア基板と、
前記キャリア基板に積層された下部多層基板と、
前記下部多層基板との間に隙間を設けて前記下部多層基板に積層された上部多層基板と、
前記下部多層基板のうち、前記キャリア基板と対向する面の反対面である搭載面に搭載された高周波デバイスと、
前記搭載面に形成されて前記高周波デバイスと電気的に接続された第１の回路パターンと、
前記上部多層基板のうち前記搭載面と対向する対向面に形成された第２の回路パターンと、
前記上部多層基板の内層に形成された信号パターンと、
前記下部多層基板と前記上部多層基板との間に設けられて前記第１の回路パターンと前記第２の回路パターンとを電気的に接続させる信号バンプと、
前記対向面に搭載されるとともに、前記第１の回路パターン、前記第２の回路パターン、および前記信号バンプを介して前記高周波デバイスと電気的に接続されて前記高周波デバイスのバイアス回路として機能するチップ部品と、
前記下部多層基板を貫通し、前記搭載面と垂直な方向から見て前記高周波デバイスの周囲を囲むように設けられた複数の第１のグランドビアと、
前記上部多層基板を貫通し、前記搭載面と垂直な方向から見て前記高周波デバイスの周囲を囲むように設けられた複数の第２のグランドビアと、
前記下部多層基板と前記上部多層基板との間に設けられて前記第１のグランドビアと前記第２のグランドビアとを電気的に接続させるグランドバンプと、
前記上部多層基板のうち、前記対向面の反対面である外面を覆うグランドパターンと、を備えることを特徴とする高周波パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シールド構造を持つ高周波パッケージに関する。
【背景技術】
【０００２】
多層基板に形成されたキャビティ内に半導体素子が設けられた高周波パッケージが知られている。特許文献１には、キャビティをキャップで覆って高周波成分の不要放射量を抑えたシールド構造を有する高周波パッケージが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１５１６３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された高周波パッケージの実装構成では、回路が平面的に実装されていること、またバイアス回路を高周波パッケージの外部に配置する必要があることから、回路全体が大きくなるという課題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、バイアス回路を含めた回路全体の小型化を図ることができる高周波パッケージを得ることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、高周波パッケージは、キャリア基板と、キャリア基板に積層された下部多層基板と、下部多層基板との間に隙間を設けて下部多層基板に積層された上部多層基板と、下部多層基板のうち、キャリア基板と対向する面の反対面である搭載面に搭載された高周波デバイスと、を備える。また、高周波パッケージは、搭載面に形成されて高周波デバイスと電気的に接続された第１の回路パターンと、上部多層基板のうち搭載面と対向する対向面に形成された第２の回路パターンと、上部多層基板の内層に形成された信号パターンと、下部多層基板と上部多層基板との間に設けられて第１の回路パターンと第２の回路パターンとを電気的に接続させる信号バンプと、を備える。また、高周波パッケージは、対向面に搭載されるとともに、第１の回路パターン、第２の回路パターン、および信号バンプを介して高周波デバイスと電気的に接続されて高周波デバイスのバイアス回路として機能するチップ部品と、下部多層基板を貫通し、搭載面と垂直な方向から見て高周波デバイスの周囲を囲むように設けられた複数の第１のグランドビアと、上部多層基板を貫通し、搭載面と垂直な方向から見て高周波デバイスの周囲を囲むように設けられた複数の第２のグランドビアと、下部多層基板と上部多層基板との間に設けられて第１のグランドビアと第２のグランドビアとを電気的に接続させるグランドバンプと、上部多層基板のうち、対向面の反対面である外面を覆うグランドパターンと、を備える。
【発明の効果】
【０００７】
本発明によれば、バイアス回路を含めた回路全体の小型化を図ることができる高周波パッケージを得ることができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１にかかる高周波パッケージの断面構成を示す図
【発明を実施するための形態】
【０００９】
以下に、本発明の実施の形態にかかる高周波パッケージを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１にかかる高周波パッケージの断面構成を示す図である。高周波パッケージ３０は、キャリア基板１から順に、下部多層基板３、上部多層基板５の順に積層された積層構造を有する。
【００１１】
キャリア基板１は、金属製の基板である。下部多層基板３は、複数の絶縁層が積層された多層基板である。絶縁層は、例えば、誘電体であるセラミックが積層されたＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ―ｆｉｒｅｄ  Ｃｅｒａｍｉｃ：低温焼成セラミック多層基板）である。
【００１２】
下部多層基板３のうち、キャリア基板１と対向する面の反対面である搭載面３ａには、キャリア基板１に向けて凹ませたキャビティ３ｂが形成されている。下部多層基板の絶縁層間および搭載面３ａには、導体で形成された複数の第１の回路パターン９が形成されている。
【００１３】
下部多層基板３には、搭載面３ａに垂直な方向に沿って見た場合に、キャビティ３ｂの周囲を囲む複数の第１のグランドビア１１が形成されている。第１のグランドビア１１は、下部多層基板３のキャリア基板１と対向する面から搭載面３ａとの間を貫通して設けられている。第１のグランドビア１１は、下部多層基板３を貫通するビアホールに充填された導体によって形成されている。第１の回路パターン９の一部は第１のグランドビア１１と接している。
【００１４】
上部多層基板５は、下部多層基板３と同様に、複数の絶縁層が積層された多層基板である。絶縁層は、例えば、誘電体であるセラミックが積層されたＬＴＣＣである。上部多層基板５と下部多層基板３との間には隙間が設けられている。
【００１５】
上部多層基板５のうち、下部多層基板３の搭載面３ａと対向する面である対向面５ａには、導体で形成された複数の第２の回路パターン１３が形成されている。上部多層基板５の絶縁層間には、導体で形成された内層パターンである第３の回路パターン１５が形成されている。上部多層基板５のうち、対向面５ａの反対面である外面５ｂには、導体で形成されたグランドパターン１７が形成されている。グランドパターン１７は、外面５ｂの全体を覆うように形成されている。
【００１６】
上部多層基板５には、対向面５ａのうち、第１のグランドビア１１と対向する部分から外面５ｂに向けて貫通して設けられる第２のグランドビア１９が形成されている。第２のグランドビア１９は、上部多層基板５を貫通するビアホールに充填された導体によって形成されている。第２の回路パターン１３の一部は第２のグランドビア１９と接している。第２のグランドビア１９は、外面５ｂ側の端部でグランドパターン１７と電気的に接続されている。
【００１７】
上部多層基板５には、第２の回路パターン１３と第３の回路パターン１５とを電気的に接続させる信号ビア２３が設けられている。信号ビア２３は、上部多層基板の絶縁層間を貫通するビアホールに充填された導体によって形成されている。
【００１８】
高周波パッケージ３０は、高周波デバイスである半導体素子７を備える。半導体素子７は、下部多層基板３のキャビティ３ｂに設けられる。半導体素子７は、ワイヤ電極２１を介して第１の回路パターン９と電気的に接続されている。
【００１９】
下部多層基板３には、キャリア基板１に対向する面からキャビティ３ｂに向けて貫通する放熱ビア２５が設けられている。放熱ビア２５は、下部多層基板３を貫通するビアホールに充填された導体によって形成される。放熱ビア２５は、キャリア基板１と半導体素子７とに接する。半導体素子７で発生した熱は、放熱ビア２５を介してキャリア基板１に伝達されて放熱される。
【００２０】
高周波パッケージ３０は、チップ部品２７を備える。チップ部品２７は、上部多層基板５の対向面５ａに搭載されて、第２の回路パターン１３と電気的に接続されている。チップ部品２７は、半導体素子７のバイアス回路として機能する。
【００２１】
下部多層基板３と上部多層基板５との間には、グランドバンプ２８と信号バンプ２９とが設けられている。グランドバンプ２８は、第１の回路パターン９と第２の回路パターン１３とに接触して、第１のグランドビア１１と第２のグランドビア１９とを電気的に接続させている。信号バンプ２９は、第１の回路パターン９と第２の回路パターン１３とに接触して、半導体素子７、ワイヤ電極２１、第１の回路パターン９、第２の回路パターン１３、信号ビア２３、第３の回路パターン１５、チップ部品２７に至る経路を形成する。この経路を介して半導体素子７への制御信号等への入出力が行われる。
【００２２】
以上説明した高周波パッケージ３０は、半導体素子７の周囲を囲む第１のグランドビア１１および第２のグランドビア１９と、上部多層基板５の外面５ｂに形成されたグランドパターン１７と、キャリア基板１とによって、外部からの信号を遮断するシールド構造を有する。
【００２３】
また、半導体素子７のバイアス回路として機能するチップ部品２７を、下部多層基板３と上部多層基板５との間、すなわちシールド構造の内部に設けているので、バイアス回路をシールド構造の外部に設けた場合に比べて、バイアス回路を含めた回路全体の小型化を図ることができる。
【００２４】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００２５】
１  キャリア基板、３  下部多層基板、３ａ  搭載面、３ｂ  キャビティ、５  上部多層基板、５ａ  対向面、５ｂ  外面、７  半導体素子、９  第１の回路パターン、１１  第１のグランドビア、１３  第２の回路パターン、１５  第３の回路パターン、１７  グランドパターン、１９  第２のグランドビア、２１  ワイヤ電極、２３  信号ビア、２５  放熱ビア、２７  チップ部品、２８  グランドバンプ、２９  信号バンプ、３０  高周波パッケージ。
【図１】
2020198363.tif 000003