(57)【要約】      （修正有）【課題】酸化物半導体層を有する薄膜トランジスタを生産性良く製造する。【解決手段】基板２上に、ゲート電極３と、ゲート絶縁層４と、酸化物半導体層５と、ソース電極６及びドレイン電極７とがこの順に配置された薄膜トランジスタ１であって、酸化物半導体層は、互いに同一の構成元素を含む酸化物半導体膜から成る第１半導体層５ａと第２半導体層５ｂとを基板側から順に備えている。第２半導体層を構成する酸化物半導体膜の結晶性は、第１半導体層を構成する前記酸化物半導体膜の結晶性よりも高い。【選択図】図１
2020092222.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置された薄膜トランジスタであって、
前記酸化物半導体層は、互いに同一の構成元素を含む酸化物半導体膜から成る第１半導体層と第２半導体層とを前記基板側から順に備えており、
前記第２半導体層を構成する酸化物半導体膜の結晶性が、前記第１半導体層を構成する前記酸化物半導体膜の結晶性よりも高いことを特徴とする薄膜トランジスタ。
【請求項２】
前記第１半導体層が非晶質の前記酸化物半導体膜から成り、前記第２半導体層が結晶質の前記酸化物半導体膜から成る、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第１半導体層及び前記第２半導体層がいずれもＩｎを含む酸化物半導体膜から成り、
前記第２半導体層に対するＣｕ‐Ｋα線を用いたθ−２θ法によるＸ線回折測定における回折角２θ＝３１°近傍において確認されるピークの半値全幅が、前記第１半導体層に対する前記Ｘ線回折測定における回折角２θ＝３１°近傍において確認されるピークの半値全幅よりも小さい請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記第２半導体層に対するＣｕ‐Ｋα線を用いたθ−２θ法によるＸ線回折測定における回折角２θ＝３１°近傍において確認されるピークの半値全幅が４．５°以下である請求項３に記載の薄膜トランジスタ。
【請求項５】
前記第２半導体層に対するＣｕ‐Ｋα線を用いたθ−２θ法によるＸ線回折測定における回折角２θ＝３１°近傍において確認されるピークの半値全幅が３．０°以下である請求項３に記載の薄膜トランジスタ。
【請求項６】
前記第２半導体層を構成する前記酸化物半導体膜の耐エッチング性が、前記ソース電極及び前記ドレイン電極を構成する材料の耐エッチング性よりも優れた請求項１〜５のいずれかに記載の薄膜トランジスタ。
【請求項７】
エッチングストッパ型のものであり、前記第２半導体層がエッチングストッパとして機能する請求項１〜６のいずれかに記載の薄膜トランジスタ。
【請求項８】
基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置された薄膜トランジスタの製造方法であって、
プラズマを用いてターゲットをスパッタリングして、結晶性が互いに異なる酸化物半導体膜から成る第１半導体層と第２半導体層とを前記ゲート絶縁層の上に前記基板側から順に形成する半導体層形成工程と、
前記第２半導体層をエッチングストッパとしてエッチングを行い、前記ソース電極及び前記ドレイン電極を前記酸化物半導体層の上に形成する前記ソース・ドレイン電極形成工程と
を含む薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体膜を有する薄膜トランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（ＩＧＺＯ）等の酸化物半導体膜をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている。酸化物半導体膜をチャネル層に用いた薄膜トランジスタの製造方法として、例えば特許文献１には、スパッタリング等によりゲート絶縁層の上に酸化物半導体膜を形成した後、酸化物半導体膜の上に金属膜を形成し、この金属膜をエッチングすることによりソース電極及びドレイン電極を形成する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１６６７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら特許文献１に開示される製造方法では、ソース電極及びドレイン電極を形成するにあたり、エッチング液等から酸化物半導体膜を保護するために、エッチングストッパとして機能するＳｉＯ２等の絶縁膜を酸化物半導体膜の上に別途形成する必要がある。チャネル層として機能する酸化物半導体膜と、エッチングストッパとして機能する絶縁膜とは組成が異なるため、スパッタリングターゲットを付け替えたり、成膜室を変更したりする必要があり、工程数が増加して薄膜トランジスタを生産性良く製造することができない。
【０００５】
本発明はこのような問題に鑑みてなされたものであり、酸化物半導体膜を有する薄膜トランジスタを生産性良く製造することを主たる課題とするものである。
【課題を解決するための手段】
【０００６】
本発明者らは上記課題を解決するために鋭意検討をした結果、同じ構成元素から成る酸化物半導体膜であっても、その結晶性の高さ（すなわち結晶度合）によってエッチングに対する耐性（耐エッチング性ともいう）が異なることに着眼した。さらに鋭意検討した結果、その結晶性の高さが高いほど優れた耐エッチング性を示し、チャネル層たる酸化物半導体膜を、製造過程においてエッチングストッパとしても機能させることができることを見出し本発明に至った。
【０００７】
すなわち本発明に係る薄膜トランジスタは、基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置された薄膜トランジスタであって、前記酸化物半導体層は、互いに同一の構成元素を含む酸化物半導体膜から成る第１半導体層と第２半導体層とを前記基板側から順に備えており、前記第２半導体層を構成する酸化物半導体膜の結晶性が、前記第１半導体層を構成する前記酸化物半導体膜の結晶性よりも高いことを特徴とする。
【０００８】
このようなものであれば、チャネル層として機能する第２半導体層を構成する酸化物半導体膜の結晶性が第１半導体層を構成する酸化物半導体膜の結晶性よりも高いので、ソース・ドレイン電極をエッチングにより形成する際に、第２半導体層がエッチングストッパとして機能して第１半導体層を保護することができる。そのため、エッチングストッパとして、例えばＳｉＯ２等からなる絶縁膜を別途設けるためにＣＶＤやスパッタリング等による成膜を行う必要がない。
しかも、第１半導体層と第２半導体層は互いに同一の構成元素を含む酸化物半導体膜から成るので、これらをスパッタリングにより形成する場合には、同一のターゲットを用いてスパッタリング条件を変更することにより続けて成膜することができるので、ターゲットを付け替えたり、成膜室を変更する必要がなく、生産性良く薄膜トランジスタを製造することができる。
【０００９】
前記第１半導体層が非晶質の前記酸化物半導体膜から成り、前記第２半導体層が結晶質の前記酸化物半導体膜から成るものであることが好ましい。
このようなものであれば、第２半導体層の耐エッチング性を第１半導体層の耐エッチング性に比べてより優れたものにでき、第２半導体層のエッチングストッパとしての機能をより高めることができる。
【００１０】
前記酸化物半導体層の具体的な態様として、前記第１半導体層及び前記第２半導体層がいずれもＩｎを含む酸化物半導体膜から成り、前記第２半導体層に対するＣｕ‐Ｋα線を用いたθ−２θ法によるＸ線回折測定における回折角２θ＝３１°近傍において確認されるピークの半値全幅が、前記第１半導体層に対する前記Ｘ線回折測定における回折角２θ＝３１°近傍において確認されるピークの半値全幅よりも小さいものを挙げることができる。
【００１１】
第２半導体層の結晶性を高くし、耐エッチング性をより向上させるためには、前記第２半導体層に対するＣｕ‐Ｋα線を用いたθ−２θ法によるＸ線回折測定における回折角２θ＝３１°近傍において確認されるピークの半値全幅が４．５°以下であることが好ましく、３．０°以下であることがより好ましく、２．５°以下であることがさらに好ましい。
【００１２】
前記第２半導体層を構成する前記酸化物半導体膜の耐エッチング性が、前記ソース電極及び前記ドレイン電極を構成する材料の耐エッチング性よりも優れていることが好ましい。
このようなものであれば、第２半導体層のエッチングストッパとしての機能をより顕著にできる。
【００１３】
また本発明の薄膜トランジスタの製造方法は、基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置された薄膜トランジスタの製造方法であって、プラズマを用いてターゲットをスパッタリングして、結晶性が互いに異なる酸化物半導体膜から成る第１半導体層と第２半導体層とを前記ゲート絶縁層の上に前記基板側から順に形成する半導体層形成工程と、前記第２半導体層をエッチングストッパとしてエッチングを行い、前記ソース電極及び前記ドレイン電極を前記酸化物半導体層の上に形成する前記ソース・ドレイン電極形成工程とを含む。
このような薄膜トランジスタの製造方法であれば、上記した薄膜トランジスタと同様の作用効果を奏し得る。
【発明の効果】
【００１４】
このように構成した本発明によれば、酸化物半導体層を有する薄膜トランジスタを生産性良く製造することができる。
【図面の簡単な説明】
【００１５】
【図１】本実施形態の薄膜トランジスタの構成を模式的に示す縦断面図である。
【図２】同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。
【図３】同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。
【図４】同実施形態の薄膜トランジスタの半導体層形成工程で用いられるスパッタリング装置の構成を模式的に示す図である。
【図５】同実施形態の薄膜トランジスタの酸化物半導体層の結晶性と耐エッチング性との関係性を示すグラフである。
【発明を実施するための形態】
【００１６】
以下に、本発明の一実施形態に係る薄膜トランジスタおよびその製造方法について説明する。
【００１７】
＜１．薄膜トランジスタ＞
本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、酸化物半導体層５と、ソース電極６及びドレイン電極７とを有しており、基板２側からこの順に配置（形成）されている。なお本実施形態の薄膜トランジスタ１は所謂エッチングストッパ型のものであり、後述するようにチャネル層として機能する酸化物半導体層５の一部が、製造過程においてはエッチングストッパとして機能する。以下、各部について詳述する。
【００１８】
基板２は光を透過できるような材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
【００１９】
基板２の表面にはゲート電極３が設けられている。ゲート電極３は高い導電性を有する材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよい。また、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）等の金属酸化物の導電性膜から構成されてよい。ゲート電極３は、これらの導電性膜の単層構造又は２層以上の積層構造から構成されてもよい。
【００２０】
ゲート電極３の上にはゲート絶縁層４が配置されている。ゲート絶縁層４は高い絶縁性を有する材料から構成されており、例えば、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。
【００２１】
ゲート絶縁層４の上には酸化物半導体層５が配置されている。酸化物半導体層５は、第１半導体層５ａと第２半導体層５ｂが基板２側から順に配置された二層構造を成している。
【００２２】
第１半導体層５ａと第２半導体層５ｂは、互いに同一の構成元素を含む酸化物半導体膜から構成されており、互いに同一の構成元素及び不可避的な不純物から成る酸化物半導体膜から構成されていることが好ましい。ここでは第１半導体層５ａと第２半導体層５ｂはいずれも、Ｉｎを含む酸化物を主成分とする酸化物半導体膜からなり、Ｉｎを含む酸化物とは、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｍｇ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ又はＩｎ−Ｈｆ−Ｚｎ−Ｏ等の酸化物である。
【００２３】
第１半導体層５ａと第２半導体層５ｂは、結晶性の高さ（度合）が互いに異なる酸化物半導体膜から構成されている。この酸化物半導体層の結晶性の高さ（度合）は、Ｃｕ光源（Ｃｕ−Ｋα線）を用いたθ‐２θ法によるＸＲＤ（Ｘ線回折）測定において確認できるピークの半値全幅（ＦＷＨＭ）により確認することができる。具体的には、第１半導体層５ａ及び第２半導体層５ｂがＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）等のＩｎを含む酸化物を主成分（体積分率で９０％以上）とする酸化物半導体膜から成る場合には、Ｘ線回折測定において２θ＝３１°近傍（例えば３０°〜３２°）で確認できるピークの半値全幅の大きさにより評価することができる。より具体的には当該ピークの半値全幅が小さいほど結晶性が高いと評価できる。
【００２４】
本実施形態では、第１半導体層５ａは非晶質（アモルファス）の酸化物半導体膜からなる層であり、第２半導体層５ｂは結晶質の酸化物半導体膜からなる層である。すなわち、第２半導体層５ｂを構成する酸化物半導体膜の結晶性は、第１半導体層５ａを構成する酸化物半導体膜の結晶性よりも高い。言い換えれば、第２半導体層５ｂに対するＸ線回折測定における回折角２θ＝３１°近傍において確認されるピークの半値全幅が、第１半導体層５ａに対するＸ線回折測定における回折角２θ＝３１°近傍において確認されるピークの半値全幅よりも小さい。これにより、ソース電極及びドレイン電極をエッチングにより形成する工程において、第２半導体層５ｂが、第１半導体層５ａを保護するエッチングストッパとして機能する。
【００２５】
第２半導体層５ｂを構成する酸化物半導体膜の結晶性が高いほど、耐エッチング性を向上でき、エッチングストッパとして優れた機能を発揮する（すなわち、エッチング速度が低下する）。そのため、第２半導体層５ｂに対するＸ線回折測定における回折角２θ＝３１°近傍において確認されるピークの半値全幅は、４．５°以下であることが好ましく、３．０°以下であることがより好ましく、２．５°以下であることがさらに好ましい。
【００２６】
酸化物半導体層５の上には、ソース電極６およびドレイン電極７が配置されている。ソース電極６およびドレイン電極７はそれぞれ、電極として機能するように高い導電性を有する材料から構成されている。ソース電極６及びドレイン電極７は、金属や導電性酸化物の単層構造から構成されてもよく、２層以上の積層構造から構成されてもよい。
【００２７】
ここで本実施形態のソース電極６及びドレイン電極７は、第２半導体層５ｂよりも耐エッチング性が劣る（すなわち、エッチング速度が速い）材料から構成されている。具体的には、例えば第２半導体層が結晶質のＩＧＺＯ膜から成る場合には、ソース電極６及びドレイン電極７は、酸化亜鉛インジウム（ＩＺＯ）、酸化ガリウムインジウム（ＩＧＯ）、非晶質のＩＧＺＯ膜等の金属酸化物やＭｏ等の金属の導電性膜から構成される。
【００２８】
必要に応じて、酸化物半導体５、ソース電極６およびドレイン電極７の上には、これらを保護するための保護膜が配置されていてもよい。保護膜は、例えばシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜中にフッ素を含有するフッ素化シリコン窒化膜（ＳｉＮ：Ｆ）等によって構成されてもよい。
【００２９】
＜２．薄膜トランジスタの製造方法＞
次に、上述した構造の薄膜トランジスタ１の製造方法を、図２を参照して説明する。
本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程を含む。以下、各工程について説明する。
【００３０】
（１）ゲート電極形成工程
まず図２の（ａ）に示すように、例えば石英ガラスからなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法、ＤＣスパッタリング法等の既知の方法により形成してよい。
【００３１】
（２）ゲート絶縁層形成工程
次に、図２の（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。
【００３２】
（３）半導体層形成工程
次に、図２の（ｃ）及び（ｄ）に示すように、ゲート絶縁層４上にチャネル層としての酸化物半導体層５を形成する。半導体層形成工程は、第１半導体層５ａを形成する第１成膜工程と、第２半導体層５ｂを形成する第２成膜工程とを含む。
【００３３】
なお本実施形態の半導体層形成工程は、プラズマを用いてターゲットをスパッタリングすることにより酸化物半導体膜を形成する。具体的には、図４に示すような、誘導結合型のプラズマＰを用いてターゲットＴをスパッタリングして成膜するスパッタリング装置１００が用いられる。スパッタリング装置１００は、真空容器２０と、真空容器２０内において基板２を保持する基板保持部３０と、真空容器２０内において基板２と対向してターゲットＴを保持するターゲット保持部４０と、基板保持部３０に保持された基板２の表面に沿って配列され、プラズマＰを発生させる複数のアンテナ５０とを備える。スパッタリング装置１００を使用することにより、アンテナ５０に供給する高周波電圧とターゲットＴのバイアス電圧との設定を独立して行うことができる。そのため、バイアス電圧をプラズマＰの生成とは独立してプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができ、スパッタリング時にターゲットＴに印加する負のバイアス電圧を−１ｋＶ以上（すなわち絶対値が１ｋＶ以下）の負電圧に設定することが可能になる。第１成膜工程及び第２成膜工程では、ターゲット保持部４０にターゲットＴを配置し、基板保持部３０に基板２を配置して行われる。ここではターゲットＴとして、酸化物半導体５の原料となるＩｎＧａＺｎＯ等の導電性酸化物焼結体が用いられる。
【００３４】
（３−１）第１成膜工程
まず、ゲート絶縁層４上に第１半導体層５ａを形成する。具体的には、スパッタリング装置１００の真空容器２０を３×１０−６Ｔｏｒｒ以下に真空排気した後、５０ｓｃｃｍ以上２００ｓｃｃｍ以下でスパッタリングガスを導入しつつ、真空容器内２０の圧力を０．５Ｐａ以上３．１Ｐａ以下となるように調整する。そして複数のアンテナ５０に１ｋＷ以上１０ｋＷ以下の高周波電力を供給し、誘導結合型のプラズマを生成・維持する。ターゲットに直流電圧パルスを印加して、ターゲットのスパッタリングを行う。酸素が脱離したスパッタ粒子の生成を抑制し、膜中の酸素欠陥が少ない酸化物半導体膜５ａを形成する観点から、ターゲットＴに印加する電圧を−１ｋＶ以上の負電圧とする。これにより、図２（ｃ）に示すように、ゲート絶縁層４上に第１半導体層５ａを形成する。なお、真空容器２０内の圧力、スパッタリングガスの流量、アンテナに供給する電力量は適宜変更されてもよい。
【００３５】
（３−２）第２成膜工程
第１成膜工程の後、第１半導体層５ａの上に第２半導体層５ｂを形成する。具体的には、第１成膜工程と同様に、スパッタリング装置１００を用いて、ターゲットＴのスパッタリングを行うことにより第２半導体層５ｂを形成する。第１成膜工程と同様に、第２成膜工程においても、ターゲットＴに印加する電圧を−１ｋＶ以上の負電圧とすることが好ましい。第２成膜工程における真空容器２０内の圧力、スパッタリングガスの流量、アンテナに供給する電力量等の条件は第１成膜工程と同じであってよく、適宜変更してもよい。
【００３６】
（３−３）スパッタリングガス中の酸素ガス濃度
本実施形態では、第２成膜工程において供給するスパッタリングガスに含まれる酸素ガス濃度を、第１成膜工程において供給するスパッタリングガスに含まれる酸素ガス濃度よりも高くする。これにより第２成膜工程では、第１成膜工程に比べて、酸素が脱離したスパッタ粒子の生成をより抑えて、ターゲットの酸化状態をより維持したまま成膜することができるので、第２半導体層５ｂを構成する酸化物半導体膜の結晶性を、第１半導体層５ａを構成する酸化物半導体膜の結晶性よりも高くすることができる。
【００３７】
第２半導体層５ｂを構成する酸化物半導体膜の結晶性を高くする観点から、第２成膜工程において供給されるスパッタリングガスに含まれる酸素ガス濃度は、体積分率で２０ｖоｌ％以上であることが好ましく、５０ｖоｌ％以上であることがより好ましい。スパッタリングガスとして酸素ガスのみ（すなわち、体積分率が９９．９９９ｖоｌ％以上）が供給されることが最も好ましい。
【００３８】
第１成膜工程において供給されるスパッタリングガスに含まれる酸素ガス濃度は、第２成膜工程において供給されるスパッタリングガスに含まれる酸素ガス濃度より低ければよい。第１成膜工程において非晶質の酸化物半導体膜を形成する観点から、スパッタリングガスに含まれる酸素ガス濃度は体積分率で２ｖоｌ％以下が好ましく、スパッタリングガスとしてアルゴンガスのみが供給されることが好ましい。
【００３９】
（４）ソース・ドレイン電極形成工程
次に、酸化物半導体層５上にソース電極６およびドレイン電極７を形成する。ここでは、第２半導体層５ｂの上に導電性膜Ｍを形成した後、フォトリソグラフィによりパターニングを行うことで、ソース電極６及びドレイン電極７を形成する。
【００４０】
具体的にはまず、図３の（ｅ）に示すように、ゲート絶縁層４及び第２半導体層５ｂを覆うように、金属や導電性酸化物から成る導電性膜Ｍを形成する。導電性膜Ｍは、例えばＤＣスパッタリングやＲＦスパッタリング等の既知の方法により形成されてよい。
【００４１】
次に、導電性膜Ｍの上にレジストＲを塗布した後露光・現像等を行い、図３の（ｆ）に示すように、導電性膜Ｍ上において後にソース電極６及びドレイン電極７とする部位にのみレジストＲを残すようにする。
【００４２】
そして、図３の（ｇ）に示すように、導電性膜ＭにおけるレジストＲが塗布されていない部分をエッチングにより除去し、ソース電極６及びドレイン電極７を形成する。エッチングの手法として、ＣＦ４ガス等を用いたドライエッチングを行ってもよく、ＨＣｌ等の酸を用いたウェットエッチングを行ってもよい。ここで第２導電層５ｂは、第１導電層５ａ及び導電性膜Ｍよりも優れた耐エッチング性を有しており、エッチングストッパとして機能して第１導電層５ａをエッチャントから保護するようになっている。
【００４３】
（５）保護膜形成工程
必要に応じて、形成された酸化物半導体層５、ソース電極６およびドレイン電極７の上面を覆うように、例えばプラズマＣＶＤ法を用いて保護膜を形成する。
【００４４】
（６）熱処理工程
最後に、必要に応じて酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。熱処理における炉内温度は特に限定されず、例えば１５０℃以上３００℃以下である。また熱処理時間は特に限定されず、例えば１時間以上３時間以下である。
【００４５】
以上により、本実施形態の薄膜トランジスタ１を得ることができる。なお、本実施形態において保護膜形成工程及び熱処理工程は必須の工程ではなく、これらを省略してもよい。
【００４６】
＜３．酸化物半導体層の結晶性の耐エッチング性との関係性評価＞
本実施形態の酸化物半導体層５（第１半導体層５ａ及び第２半導体層５ｂ）の結晶性と耐エッチング性との関係性を評価した。
【００４７】
（サンプル作成）
具体的には、シリコン基板を複数準備し、前記した製造方法の“半導体製造工程”に基づいて、スパッタリングにより、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ１１１４）から成る酸化物半導体膜を基板上に形成したサンプルを複数個作成した。
【００４８】
より具体的には、前記したスパッタリング装置１００を用いて、真空容器内の圧力を０．９Ｐａ以下まで減圧し、複数のアンテナに７ｋＷの高周波電力を供給し、ターゲットに−４００Ｖの直流パルス電圧を印加してターゲットのスパッタリングを行い、酸化物半導体膜を形成した。ここで、供給するスパッタリングガス中の酸素ガス濃度を変えた５種類のサンプル（それぞれ、体積分率で０ｖｏｌ％、５ｖｏｌ％、２０ｖｏｌ％、５０ｖｏｌ％、１００ｖｏｌ％）を１個又は２個ずつ（計９個）作成した。なお、特に記載していない製造条件は、前記した製造方法に記載したものと同等である。
【００４９】
（ＸＲＤ測定におけるピークの半値全幅の測定）
作成した５種類のサンプルの酸化物半導体膜に対して、Ｃｕ光源（Ｃｕ−Ｋα線）を使用したブルカー・エイエックスエス社製のＸ線回折装置（型番：Ｄ８  ＤＩＳＣＯＶＥＲ）を用いてＸ線回折（ＸＲＤ）測定を行い、２θ＝３１°近傍で確認できるＩｎに由来するピークの半値全幅（ＦＷＨＭ）の大きさを測定した。スパッタリング中の酸素ガス濃度と、ピークの半値全幅との関係は表１に示すとおりである。なお、酸素ガス濃度が５ｖоｌ％、２０ｖоｌ％、５０ｖоｌ％及び１００ｖоｌ％のサンプルでは、２θ＝３１°近傍において鋭いピークが見られ、結晶質の酸化物半導体膜（ｃ‐ＩＧＺＯ）が形成されていることを確認できた。また酸素ガス濃度が０ｖоｌ％のサンプルでは、２θ＝３１°近傍において鋭いピークが見られず、非晶質の酸化物半導体膜（ａ‐ＩＧＺＯ）が形成されていることを確認できた。
【００５０】
【表１】
2020092222.tif 000003
【００５１】
（エッチング速度の測定）
作成した５種類のサンプルの酸化物半導体膜に対して、ＨＣｌ水溶液（体積：０．０５Ｍ、０．５Ｍ）をエッチャントとしてエッチングを行い、そのエッチング速度を測定した。酸素ガス濃度とスパッタリング中の酸素ガス濃度と、エッチング速度との関係は表２に示すとおりである。
【００５２】
【表２】
2020092222.tif 000004
【００５３】
（酸化物半導体膜の結晶性と耐エッチング性との関係性）
これらの結果に基づき、ＸＲＤ測定における酸化物半導体膜のピークの半値全幅とエッチング速度との関係を図５に示す。図５から分かるように、２θ＝３１°近傍で確認できるピークの半値全幅が４．５°以下である結晶質の酸化物半導体膜（ｃ‐ＩＧＺＯ）は、ピークの半値全幅が５°を超える非晶質（アモルファス）の酸化物半導体膜（ａ‐ＩＧＺＯ）に比べて、エッチング速度が大幅に低下し、優れた耐エッチング性を示すことを確認できた。そして、結晶質の酸化物半導体膜（ｃ‐ＩＧＺＯ）の結晶性が高いほど、すなわちピークの半値全幅が小さいほど、エッチング速度がより低下し、耐エッチング性が高まり、エッチングストッパとして好適であることを確認できた。
【００５４】
＜４．本実施形態の効果＞
このようにした本実施形態の薄膜トランジスタ１およびその製造方法によれば、チャネル層として機能する第２半導体層５ｂを構成する酸化物半導体膜の結晶性が第１半導体層５ａを構成する酸化物半導体膜の結晶性よりも高いので、ソース・ドレイン電極形成工程において電極ソース電極６及びドレイン電極７をエッチングにより形成する際に、第２半導体層５ｂがエッチングストッパとして機能して第１半導体層５ａをエッチング液から保護することができる。そのため、エッチングストッパとして、例えばＳｉＯ２等からなる絶縁膜を別途設けるためにスパッタリングを行う必要がない。しかも、第１半導体層５ａと第２半導体層５ｂは互いに同一の構成元素を含む酸化物半導体膜から成るので、これらをスパッタリングにより形成する場合には、同一のターゲットＴを用いて、スパッタリングガス中の酸素ガス濃度等のスパッタリング条件を変更するだけで続けて成膜することができるので、ターゲットＴを付け替えたり、成膜室を変更する必要がなく、生産性良く薄膜トランジスタ１を製造することができる。
【００５５】
＜その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。
【００５６】
前記実施形態では、複数のターゲット保持部４０を有する構成であったが、１つのターゲット保持部４０を有する構成であってもよい。この場合であっても、複数のアンテナ５０を有する構成が望ましいが、１つのアンテナ５０を有する構成であってもよい。
【００５７】
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
【符号の説明】
【００５８】
１    ・・・薄膜トランジスタ
２    ・・・基板
３    ・・・ゲート電極
４    ・・・ゲート絶縁層
５    ・・・酸化物半導体層
５ａ  ・・・第１半導体層
５ｂ  ・・・第２半導体層
６    ・・・ソース電極
７    ・・・ドレイン電極
【図１】
2020092222.tif 000005
【図２】
2020092222.tif 000006
【図３】
2020092222.tif 000007
【図４】
2020092222.tif 000008
【図５】
2020092222.tif 000009