(57)【要約】【課題】  ＥＳＬおよびＥＳＲがそれぞれ小さく、かつ、大きな静電容量を備えた積層セラミックコンデンサを提供する。【解決手段】  複数のセラミック層４と複数の内部電極とを含み、第１主面１Ａ、第２主面１Ｂ、第１側面１Ｃ、第２側面１Ｄ、第１端面１Ｅ、第２端面１Ｆを有するセラミック素体１と、第１外部電極２と、第２外部電極３と、を備え、内部電極が、第１端面１Ｅと第１側面１Ｃにのみ引き出された第１内部電極５と、第２端面１Ｆと第１側面１Ｃにのみ引き出された第２内部電極６と、第１端面１Ｅと第２側面１Ｄにのみ引き出された第３内部電極７と、第２端面１Ｆと第２側面１Ｄにのみ引き出された第４内部電極８と、を有するものとする。【選択図】  図２
2020092129.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層と複数の内部電極とを含み、積層方向において相対する第１主面および第２主面と、前記積層方向に直行する幅方向において相対する第１側面および第２側面と、前記積層方向および前記幅方向の両方に直行する長さ方向において相対する第１端面および第２端面と、を有するセラミック素体と、
前記セラミック素体の外表面において、少なくとも、前記第１端面の一部または全部と、前記第１側面の一部と、前記第２側面の一部と、を覆う第１外部電極と、
前記セラミック素体の外表面において、少なくとも、前記第２端面の一部または全部と、前記第１側面の一部と、前記第２側面の一部と、を覆う第２外部電極と、を備え、
前記内部電極が、
前記第１端面と前記第１側面にのみ引き出された第１内部電極と、
前記第２端面と前記第１側面にのみ引き出された第２内部電極と、
前記第１端面と前記第２側面にのみ引き出された第３内部電極と、
前記第２端面と前記第２側面にのみ引き出された第４内部電極と、を有する積層セラミックコンデンサ。
【請求項２】
前記第１内部電極または前記第３内部電極の少なくとも１つが、前記第２内部電極および前記第４内部電極と、それぞれ前記セラミック層を挟んで対向して配置された、請求項１に記載された積層セラミックコンデンサ。
【請求項３】
前記セラミック素体は、前記内部電極が、前記セラミック層を挟んで前記第１内部電極、前記第２内部電極、前記第３内部電極、前記第４内部電極の順に積層された領域を含む、請求項１または２に記載された積層セラミックコンデンサ。
【請求項４】
前記セラミック素体は、前記内部電極が、前記セラミック層を挟んで前記第１内部電極、前記第４内部電極、前記第３内部電極、前記第２内部電極の順に積層された領域を含む、請求項１または２に記載された積層セラミックコンデンサ。
【請求項５】
前記第１外部電極および前記第２外部電極が、それぞれ前記第１主面および前記第２主面を覆っていない、請求項１ないし４のいずれか１項に記載された積層セラミックコンデンサ。
【請求項６】
積層された複数のセラミック層と複数の内部電極とを含み、積層方向において相対する第１主面および第２主面と、前記積層方向に直行する幅方向において相対する第１側面および第２側面と、前記積層方向および前記幅方向の両方に直行する長さ方向において相対する第１端面および第２端面と、を有するセラミック素体と、
前記セラミック素体の外表面において、少なくとも、前記第１端面の一部または全部と、前記第１側面の一部と、を覆う第１外部電極と、
前記セラミック素体の外表面において、少なくとも、前記第２端面の一部または全部と、前記第１側面の一部と、を覆う第２外部電極と、を備え、
前記内部電極が、
前記第１端面と前記第１側面にのみ引き出された第１内部電極と、
前記第２端面と前記第１側面にのみ引き出された第２内部電極と、を有し、
前記第１内部電極および前記第２内部電極が、それぞれＬ字形状であり、
前記第１外部電極および前記第２外部電極が、それぞれ前記第１主面および前記第２主面を覆っていない積層セラミックコンデンサ。
【請求項７】
前記第１外部電極および前記第２外部電極が、それぞれ、少なくとも１層のめっき金属層によって構成されている、請求項１ないし６のいずれか１項に記載された積層セラミックコンデンサ。
【請求項８】
前記セラミック層の１層あたりの厚さが１μｍ以下である、請求項１ないし７のいずれか１項に記載された積層セラミックコンデンサ。
【請求項９】
前記セラミック素体の前記積層方向の厚さが０．２ｍｍ以下である、請求項１ないし８のいずれか１項に記載された積層セラミックコンデンサ。
【請求項１０】
前記内部電極と前記第１側面および前記第２側面の間のギャップの大きさが、それぞれ３０μｍ未満である、請求項１ないし９のいずれか１項に記載された積層セラミックコンデンサ。
【請求項１１】
セラミックシートを作製する工程と、
前記セラミックシートに導電性ペーストを印刷して複合シートを作製する工程と、
前記複合シートを積層してマザーブロックを作製する工程と、
前記マザーブロックをカットし、それぞれ、積層された複数のセラミック層と複数の内部電極とを含み、積層方向において相対する第１主面および第２主面と、前記積層方向に直行する幅方向において相対する第１側面および第２側面と、前記積層方向および前記幅方向の両方に直行する長さ方向において相対する第１端面および第２端面と、を有する複数のセラミック素体を作製する工程と、
前記セラミック素体を焼成する工程と、
前記セラミック素体に外部電極を形成する工程と、を備えた積層セラミックコンデンサの製造方法であって、
前記マザーブロックをカットし、複数の前記セラミック素体を作製する工程が、
前記セラミック素体それぞれに、前記内部電極として、
前記第１端面と前記第１側面にのみ引き出された第１内部電極と、
前記第２端面と前記第１側面にのみ引き出された第２内部電極と、
前記第１端面と前記第２側面にのみ引き出された第３内部電極と、
前記第２端面と前記第２側面にのみ引き出された第４内部電極と、を形成する工程を含む、積層セラミックコンデンサの製造方法。
【請求項１２】
前記セラミックシートに導電性ペーストを印刷し、前記複合シートを作製する工程が、
前記セラミックシートに導電性ペーストを、Ｈ字形状に印刷する工程を含む、請求項１１に記載された積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック層と内部電極が積層されたセラミック素体と、セラミック素体の外表面に形成された第１外部電極および第２外部電極と、を備えた積層セラミックコンデンサに関する。また、本発明は、本発明の積層セラミックコンデンサを製造するのに適した、積層セラミックコンデンサの製造方法に関する。
【背景技術】
【０００２】
コンデンサにおいては、一般的に、特性を落とす要因になるＥＳＬ（Equivalent Series Inductance；等価直列インダクタンス）およびＥＳＲ（Equivalent Series Resistance；等価直列抵抗）は、いずれも小さい方が好ましい。
【０００３】
２端子のコンデンサにおいて、ＥＳＬおよびＥＳＲを小さくする方法として、たとえば、特許文献１（特開平９-２６０２０１号公報）に開示されるように、内部電極をセラミック素体の端面と２つの側面の３方向に引き出し、外部電極と接続する方法が知られている。図９に、特許文献１に開示された積層セラミックコンデンサ１０００を示す。
【０００４】
積層セラミックコンデンサ１０００においては、セラミック層（誘電体層）１０１の層間に形成された内部電極１０２が、セラミック素体１０３の端面１０３ａと、２つの側面１０３ｂ、１０３ｃの３方向に引き出され、外部電極１０４に接続されている。内部電極１０２は、主に容量を形成する部分１０２ａと、３方向に引き出すための幅の広い引出部１０２ｂを有している。
【０００５】
積層セラミックコンデンサ１０００においては、内部電極１０２が端面１０３ａからだけではなく、側面１０３ｂ、１０３ｃからも引き出され、外部電極１０４と接続されているため、内部電極１０２の主に容量を形成する部分１０２ａと外部電極１０４との間の実質的な距離が短くなり、ＥＳＬが小さくなっている。また、コンデンサ１０００においては、内部電極１０２が端面１０３ａからだけではなく、側面１０３ｂ、１０３ｃからも引き出され、外部電極１０４と接続されているため、内部電極１０２と外部電極１０４との接触面積が大きくなり、ＥＳＲが小さくなっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９-２６０２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
広く実施されている積層セラミックコンデンサの一般的な製造方法は、たとえば、次の工程を含む。まず、セラミックシートを作製する。次に、セラミックシートに導電性ペーストを印刷して複合シートを作製する。次に、複合シートを積層してマザーブロックを作製する。次に、マザーブロックをカットして複数のセラミック素体を作製する。次に、セラミック素体を焼成する。最後に、セラミック素体に外部電極を形成する。
【０００８】
上記の複合シートは、セラミックシートに導電性ペーストを印刷して内部電極を形成したものである。１枚の複合シートには、多数の積層セラミックコンデンサを一括して生産するために、複数の積層セラミックコンデンサ分の内部電極が形成される。
【０００９】
上述した、内部電極１０２が３方向に引き出され積層セラミックコンデンサ１０００を製造する場合、複合シートには、内部電極を形成するために、たとえば、導電性ペーストを図１０（Ａ）に示すようなパターン形状に印刷することが考えられる。なお、図１０（Ａ）は、説明のために本件出願人が作成したものであり、特許文献１に記載されたものではない。
【００１０】
図１０（Ａ）に示す複合シート１１０には、複数の内部電極１０２が形成されている。各内部電極１０２は、図１０（Ａ）において、矢印Ｌで示す方向が長さ方向であり、矢印Ｗで示す方向が幅方向である。複合シート１１０においては、２つの内部電極１０２が１対として、引出部１０２ｂを背中合わせにして長さ方向に接合されている。そして、更に、接合された２つの内部電極１０２の複数の対が、幅方向に連続して接合されている。
【００１１】
複合シート１１０においては、マザーブロックをカットして複数のセラミック素体を作製する際のカットラインとして、長さ方向のカットライン１１２Ｌと、幅方向のカットライン１１２Ｗが想定されている。
【００１２】
図１０（Ａ）に示す複合シート１１０には、導電性ペーストを印刷して内部電極を形成する際に、不要な導電性ペーストのニジミが発生しやすいという問題があった。すなわち、導電性ペーストは、スクリーン印刷やグラビア印刷などによって、たとえば長さ方向における左から右方向に印刷されるが、複合シート１１０においては、幅の広い引出部１０２ｂが形成されている領域Ｐ１から、容量を形成する部分１０２ａが形成されている領域Ｐ２に印刷が進むにしたがって、印刷のパターン幅が急激に狭まるため、破線で囲った部分Ｐ３に不要な導電性ペーストのニジミが発生しやすいという問題があった。
【００１３】
積層セラミックコンデンサ１０００は、セラミック層１０１に不要な導電性ペーストのニジミが発生すると、特性が低下したり、両極間が短絡して故障したりする虞があるため、図１０（Ａ）に示す複合シート１１０の導電性ペーストのパターン形状を採用することは難しかった。
【００１４】
そこで、導電性ペーストの別のパターン形状として、図１０（Ｂ）に示すものが考えられる。なお、図１０（Ｂ）も、説明のために本件出願人が作成したものであり、特許文献１に記載されたものではない。
【００１５】
図１０（Ｂ）に示す複合シート１２０には、複数の内部電極１０２が形成されている。各内部電極１０２は、図１０（Ｂ）において、矢印Ｌで示す方向が長さ方向であり、矢印Ｗで示す方向が幅方向である。複合シート１２０においては、２つの内部電極１０２が１対として、長さ方向において背中合わせに接合されている。そして、接合された２つの内部電極１０２の複数の対が、千鳥状に配置されている。このような導電性ペーストのパターン形状にすれば、印刷のパターン幅が急激に狭まることがないため、導電性ペーストを印刷して内部電極を形成する際に、不要な導電性ペーストのニジミが発生しにくい。
【００１６】
複合シート１２０においては、マザーブロックをカットして複数のセラミック素体を作製する際のカットラインとして、長さ方向のカットライン１２２Ｌと、幅方向のカットライン１２２Ｗが想定されている。
【００１７】
上述したとおり、積層セラミックコンデンサ１０００においては、内部電極１０２をセラミック素体１０３の端面１０３ａ、側面１０３ｂ、１０３ｃの３方向に引き出すために、内部電極１０２に幅の広い引出部１０２ｂが設けられている。そして、複合シート１２０においては、内部電極１０２の引出部１０２ｂが、長さ方向のカットライン１２２Ｌを越えて幅方向に更に広く形成され、カットライン１２２Ｌを越えた両側に突出部１０２ｃが形成されている。
【００１８】
突出部１０２ｃは、マザーブロックをカットして複数のセラミック素体を作製する際に、実際の長さ方向のカットが、想定した長さ方向のカットライン１２２Ｌから幅方向（図１０（Ｂ）における上方向または下方向）にずれて実施されてしまったとしても、内部電極１０２の引出部１０２ｂが、セラミック素体１０３の端面１０３ａと、２つの側面１０３ｂ、１０３ｃから確実に引き出されるようにするために設けられたものである。仮に突出部１０２ｃを設けなかった場合、実際の長さ方向のカットが、想定した長さ方向のカットライン１２２Ｌから幅方向にずれてしまうと、引出部１０２ｂが、側面１０３ｂおよび側面１０３ｃの一方あるいは両方から引き出されない虞があった。すなわち、内部電極１０２が、セラミック素体１０３の３方向に引き出されず、２方向または１方向にしか引き出されない虞があった。
【００１９】
そして、内部電極１０２が３方向に引き出されるように設計された積層セラミックコンデンサ１０００において、内部電極１０２が２方向または１方向に引き出されてしまうと、ＥＳＬおよびＥＳＲがそれぞれ設計値からずれてしまうため、規格を満たさない不良品になってしまう虞があった。
【００２０】
複合シート１２０によれば、内部電極１０２の幅の広い引出部１０２ｂの両側に突出部１０２ｃが形成されているため、実際の長さ方向のカットが、想定した長さ方向のカットライン１１２Ｌから幅方向にずれてしまっても、内部電極１０２が確実に３方向に引き出されるため、ＥＳＬおよびＥＳＲが設計値からずれてしまうことがない。
【００２１】
しかしながら、図１０（Ｂ）に示す複合シート１１０では、内部電極１０２の引出部１０２ｂの両側に突出部１０２ｃを設けたことにより、新たな問題が発生している。すなわち、複合シート１１０では、内部電極１０２の容量を形成する部分１０２ａと、幅方向に隣接する他の内部電極１０２の突出部１０２ｃとの間に、短絡防止などのために、ギャップＧＸを設けなければならなくなっている。そして、ギャップＧＸを設けることによって、内部電極１０２の容量を形成する部分１０２ａとセラミック素体１０３の両側面との間の幅方向ギャップＧＷを、それぞれギャップＧＸの分だけ必要以上に大きくしなければならなくなっている。
【００２２】
積層セラミックコンデンサ１０００において、セラミック素体１０３の幅寸法を一定とした場合、幅方向ギャップＧＷを大きくすると、その分だけ内部電極１０２の幅寸法を小さくしなければならない。すなわち、図１０（Ｂ）に示す複合シート１２０の導電性ペーストのパターン形状を採用すると、内部電極１０２の幅寸法を小さくしなければならならず、内部電極の有効面積が小さくなり、静電容量が小さくなってしまうという問題があった。
【００２３】
なお、内部電極１０２の幅寸法を小さくすることによる静電容量の低下率は、積層セラミックコンデンサの外形寸法が小さいほど大きくなる。たとえば、大型の積層セラミックコンデンサと、長さが０．２５０ｍｍ、幅が０．１２５ｍｍ、高さが０．１２５ｍｍというような超小型品を比較すると、たとえ内部電極１０２の幅寸法が同じ長さ分だけ小さくなったとしても、超小型品の静電容量の低下率は、積層セラミックコンデンサの外形寸法が大きいものと比較して極めて大きくなる。
【課題を解決するための手段】
【００２４】
本発明は上述した従来の問題を解決するためになされたものであり、その手段として本発明の一実施態様にかかる積層セラミックコンデンサは、積層された複数のセラミック層と複数の内部電極とを含み、積層方向において相対する第１主面および第２主面と、積層方向に直行する幅方向において相対する第１側面および第２側面と、積層方向および幅方向の両方に直行する長さ方向において相対する第１端面および第２端面と、を有するセラミック素体と、セラミック素体の外表面において、少なくとも、第１端面の一部または全部と、第１側面の一部と、第２側面の一部と、を覆う第１外部電極と、セラミック素体の外表面において、少なくとも、第２端面の一部または全部と、第１側面の一部と、第２側面の一部と、を覆う第２外部電極と、を備え、内部電極が、第１端面と第１側面にのみ引き出された第１内部電極と、第２端面と第１側面にのみ引き出された第２内部電極と、第１端面と第２側面にのみ引き出された第３内部電極と、第２端面と第２側面にのみ引き出された第４内部電極と、を有するものとする。
【００２５】
また、本発明の他の実施態様にかかる積層セラミックコンデンサは、積層された複数のセラミック層と複数の内部電極とを含み、積層方向において相対する第１主面および第２主面と、積層方向に直行する幅方向において相対する第１側面および第２側面と、積層方向および幅方向の両方に直行する長さ方向において相対する第１端面および第２端面と、を有するセラミック素体と、セラミック素体の外表面において、少なくとも、第１端面の一部または全部と、第１側面の一部と、を覆う第１外部電極と、セラミック素体の外表面において、少なくとも、第２端面の一部または全部と、第１側面の一部と、を覆う第２外部電極と、を備え、内部電極が、第１端面と第１側面にのみ引き出された第１内部電極と、第２端面と第１側面にのみ引き出された第２内部電極と、を有し、第１内部電極および第２内部電極が、それぞれＬ字形状であり、第１外部電極および第２外部電極が、それぞれ第１主面および第２主面を覆っていないものとする。
【００２６】
また、本発明の一実施態様にかかる積層セラミックコンデンサの製造方法は、セラミックシートを作製する工程と、セラミックシートに導電性ペーストを印刷して複合シートを作製する工程と、複合シートを積層してマザーブロックを作製する工程と、マザーブロックをカットし、それぞれ、積層された複数のセラミック層と複数の内部電極とを含み、積層方向において相対する第１主面および第２主面と、積層方向に直行する幅方向において相対する第１側面および第２側面と、積層方向および幅方向の両方に直行する長さ方向において相対する第１端面および第２端面と、を有する複数のセラミック素体を作製する工程と、セラミック素体を焼成する工程と、セラミック素体に外部電極を形成する工程と、を備え、マザーブロックをカットし、複数のセラミック素体を作製する工程が、セラミック素体それぞれに、内部電極として、第１端面と第１側面にのみ引き出された第１内部電極と、第２端面と第１側面にのみ引き出された第２内部電極と、第１端面と第２側面にのみ引き出された第３内部電極と、第２端面と第２側面にのみ引き出された第４内部電極と、を形成する工程を含むものとする。
【発明の効果】
【００２７】
本発明の積層セラミックコンデンサは、ＥＳＬおよびＥＳＲがそれぞれ小さい。また、本発明の積層セラミックコンデンサは、内部電極の幅を小さくする必要がないので、大きな静電容量を得ることが可能である。
【００２８】
本発明の積層セラミックコンデンサの製造方法によれば、本発明の積層セラミックコンデンサを容易に製造することができる。
【図面の簡単な説明】
【００２９】
【図１】第１実施形態にかかる積層セラミックコンデンサ１００の斜視図である。
【図２】積層セラミックコンデンサ１００の分解斜視図である。
【図３】積層セラミックコンデンサ１００の製造方法の一例で使用した複合シート１０の要部平面図である。
【図４】図４（Ａ）は、実施例の積層セラミックコンデンサのセラミック層５１を示す平面図である。図４（Ｂ）は、比較例の積層セラミックコンデンサのセラミック層６１を示す平面図である。
【図５】第２実施形態にかかる積層セラミックコンデンサ２００の分解斜視図である。
【図６】第３実施形態にかかる積層セラミックコンデンサ３００の斜視図である。
【図７】積層セラミックコンデンサ３００の分解斜視図である。
【図８】第４実施形態にかかる積層セラミックコンデンサ４００の斜視図である。
【図９】特許文献１に記載された積層セラミックコンデンサ１０００の断面図である。
【図１０】図１０（Ａ）は、積層セラミックコンデンサ１０００の製造に使用することができる複合シート１１０の要部平面図である。図１０（Ｂ）は、積層セラミックコンデンサ１０００の製造に使用することができる複合シート１２０の要部平面図である。
【発明を実施するための形態】
【００３０】
以下、図面とともに、本発明を実施するための形態について説明する。
【００３１】
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
【００３２】
［第１実施形態］
（積層セラミックコンデンサ１００の構造）
図１、図２に、第１実施形態にかかる積層セラミックコンデンサ１００を示す。ただし、図１は積層セラミックコンデンサ１００の斜視図である。図２は積層セラミックコンデンサ１００の分解斜視図である。
【００３３】
図１、図２に、積層セラミックコンデンサ１００の長さ方向を矢印Ｌ、幅方向を矢印Ｗ、高さ方向を矢印Ｔで示す。なお、後述するセラミック素体１、セラミック層４、内部電極（第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８）、複合シート１０においても、同じ方向を、それぞれの長さ方向、幅方向、高さ方向と規定する。
【００３４】
積層セラミックコンデンサ１００は、セラミック素体１を備えている。セラミック素体１は直方体形状からなり、高さ方向において相対する第１主面１Ａおよび第２主面１Ｂと、幅方向において相対する第１側面１Ｃおよび第２側面１Ｄと、長さ方向において相対する第１端面１Ｅおよび第２端面１Ｆを備えている。
【００３５】
セラミック素体１は、複数のセラミック層４と、複数の内部電極が、高さ方向に積層され、焼成されて一体化されたものからなる。内部電極は、第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８の４種類からなる。
【００３６】
第１内部電極５は、主に容量を形成する部分５ａと、それよりも幅の広い外部への引出部５ｂが繋がったＬ字形状をしている。そして、引出部５ｂは、セラミック素体１の第１端面１Ｅと第１側面１Ｃにのみ引き出されている。
【００３７】
第２内部電極６は、主に容量を形成する部分６ａと、それよりも幅の広い外部への引出部６ｂが繋がったＬ字形状をしている。そして、引出部６ｂは、セラミック素体１の第２端面１Ｆと第１側面１Ｃにのみ引き出されている。
【００３８】
第３内部電極７は、主に容量を形成する部分７ａと、それよりも幅の広い外部への引出部７ｂが繋がったＬ字形状をしている。そして、引出部７ｂは、セラミック素体１の第１端面１Ｅと第２側面１Ｄにのみ引き出されている。
【００３９】
第４内部電極８は、主に容量を形成する部分８ａと、それよりも幅の広い外部への引出部８ｂが繋がったＬ字形状をしている。そして、引出部８ｂは、セラミック素体１の第２端面１Ｆと第２側面１Ｄにのみ引き出されている。
【００４０】
第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８の積層される順番は任意であるが、本実施形態においては、下から第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８の順番に、少なくとも1回以上、所望の回数、繰り返して積層されている。
【００４１】
セラミック層４の材質は任意であるが、本実施形態においては、ＢａＴｉＯ３を主成分とする誘電体セラミックスを使用した。ただし、ＢａＴｉＯ３に代えて、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３など、他の材質を主成分とする誘電体セラミックスを使用してもよい。
【００４２】
内部電極（第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８）の材質は任意であるが、本実施形態においては、主成分としてＮｉを使用した。ただし、Ｎｉに代えて、Ｃｕ、Ｐｄなど、他の金属を使用してもよい。また、ＮｉやＣｕ、Ｐｄなどは、他の金属との合金であってもよい。
【００４３】
セラミック素体１の外表面に、第１外部電極２と第２外部電極３が形成されている。
【００４４】
第１外部電極２は、セラミック素体１の第１端面１Ｅの全部と、第１側面１Ｃの一部と、第２側面１Ｄの一部に形成されている。第１外部電極２は、セラミック素体１の第１主面１Ａおよび第２主面１Ｂには形成されていない。なお、第１外部電極２は、第１端面１Ｅにおいて、面の全部ではなく一部に形成されていてもよい。
【００４５】
第２外部電極３は、セラミック素体１の第２端面１Ｆの全部と、第１側面１Ｃの一部と、第２側面１Ｄの一部に形成されている。第２外部電極３は、セラミック素体１の第１主面１Ａおよび第２主面１Ｂには形成されていない。なお、第２外部電極３は、第２端面１Ｆにおいて、面の全部ではなく一部に形成されていてもよい。
【００４６】
第１外部電極２は、第１内部電極５および第３内部電極７に接続されている。第２外部電極３は、第２内部電極６および第４内部電極８に接続されている。
【００４７】
第１外部電極２、第２外部電極３の構造、材質、形成方法などは任意であるが、本実施形態においては、第１外部電極２、第２外部電極３を、それぞれ、第１層をＣｕめっき層、第２層をＮｉめっき層、第３層をＳｎめっき層の３層構造に形成した。
【００４８】
（積層セラミックコンデンサ１００の製造方法の一例）
積層セラミックコンデンサ１００は、たとえば、次の製造方法で製造することができる。
【００４９】
まず、誘電体セラミックスの粉末、バインダ樹脂、溶剤などを用意し、これらを湿式混合してセラミックスラリーを作製する。
【００５０】
次に、キャリアフィルム上に、セラミックスラリーをダイコータ、グラビアコーター、マイクログラビアコーターなどを用いてシート状に塗布し、乾燥させて、セラミックシートを作製する。
【００５１】
次に、セラミックシートに、予め用意した導電性ペーストを所望のパターン形状に印刷し、内部電極を形成して複合シートを作製する。導電性ペーストの印刷は、スクリーン印刷、グラビア印刷などの方法によることができる。
【００５２】
図３に、複合シートの一例として、複合シート１０を示す。複合シート１０には、多数の積層セラミックコンデンサ１００を一括して生産するために、第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８が、それぞれ複数形成されている。
【００５３】
複合シート１０においては、第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８の４つが１組として、引出部５ｂ、引出部６ｂ、引出部７ｂ、引出部８ｂにおいて接合されている。そして、接合された第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８の複数の組が、長さ方向および幅方向にマトリックス状に並べて配置されている。図３から分かるように、接合された第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８は、長さ方向に見て、Ｈ字形状をしている。
【００５４】
複合シート１０においては、マザーブロックをカットして複数のセラミック素体１を作製する際のカットラインとして、長さ方向のカットライン１０Ｌと、幅方向のカットライン１０Ｗが想定されている。
【００５５】
導電性ペーストは、たとえば長さ方向における左から右方向に印刷されるが、複合シート１０においては、図１０（Ａ）に示した複合シート１１０に比べて、幅の広い引出部５ｂ〜８ｂが形成されている領域Ｐ１から、容量を形成する部分６ａ、８ａが形成されている領域Ｐ２に印刷が進んでも、印刷のパターン幅が緩やかに狭まるため、不要な導電性ペーストのニジミが発生しにくい。
【００５６】
次に、複数の複合シート１０を積層し、加圧してマザーブロックを作製する。複合シート１０の積層位置をずらすことにより、マザーブロックの内部の１つの領域において、下から第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８が、少なくとも1回以上、所望の回数、繰り返して積層される。また、マザーブロックの内部の別の１つの領域において、下から第３内部電極７、第４内部電極８、第１内部電極５、第２内部電極６が、少なくとも1回以上、所望の回数、繰り返して積層される。また、マザーブロックの内部の更に別の１つの領域において、下から第４内部電極８、第３内部電極７、第２内部電極６、第１内部電極５が、少なくとも1回以上、所望の回数、繰り返して積層される。また、マザーブロックの内部の更に別の１つの領域において、下から第２内部電極６、第１内部電極５、第４内部電極８、第３内部電極７が、少なくとも1回以上、所望の回数、繰り返して積層される。
【００５７】
次に、マザーブロックを、長さ方向のカットライン１０Ｌと幅方向のカットライン１０Ｗでカットし、複数のセラミック素体１を作製する。このとき、長さ方向の実際のカットが、複合シート１０の積層ずれなどによって、想定した長さ方向のカットライン１０Ｌから幅方向（図３における上方向または下方向）にずれてしまったとしても、第１内部電極５の引出部５ｂは、必ずセラミック素体１の第１端面１Ｅと第１側面１Ｃの２方向に引き出される。同様に、第２内部電極６の引出部６ｂは、必ずセラミック素体１の第２端面１Ｆと第１側面１Ｃの２方向に引き出される。第３内部電極７の引出部７ｂは、必ずセラミック素体１の第１端面１Ｅと第２側面１Ｄの２方向に引き出される。第４内部電極８の引出部８ｂは、必ずセラミック素体１の第２端面１Ｆと第２側面１Ｄの２方向に引き出される。したがって、本製造方法によって製造された積層セラミックコンデンサ１００は、マザーブロックのカット位置がずれてしまったとしても、引出部５ｂ〜８ｂがセラミック素体１の１方向（第１端面１Ｅまたは第２端面１Ｆ）のみから引き出されてしまうことがない。したがって、本製造方法によって製造された積層セラミックコンデンサ１００は、引出部５ｂ〜８ｂが１方向のみに引き出されることによって、ＥＳＬやＥＳＲが設計値からずれてしまうことがない。
【００５８】
次に、セラミック素体１を、所定のプロファイルで焼成する。
【００５９】
次に、セラミック素体１の外表面に、第１外部電極２と第２外部電極３を形成する。より具体的には、セラミック素体１の引出部５ｂ、７ｂが露出している部分に第１外部電極２を形成し、引出部６ｂ、８ｂが露出している部分に第２外部電極３を形成する。上述したとおり、第１外部電極２、第２外部電極３は、それぞれ、第１層がＣｕめっき層、第２層がＮｉめっき層、第３層がＳｎめっき層の３層構造からなる。
【００６０】
まず、セラミック素体１から露出した引出部５ｂ〜８ｂをシード層（導電性基材）として、電解めっきによって、第１層のＣｕめっき層を形成する。次に、第１層のＣｕめっき層の上に、電解めっきによって、第２層のＮｉめっき層を形成する。次に、第２層のＮｉめっき層の上に、電解めっきによって、第３層のＳｎめっき層を形成する。
【００６１】
以上により、第１実施形態にかかる積層セラミックコンデンサ１００が完成する。
【００６２】
（実施例と比較例の比較）
実施例にかかる積層セラミックコンデンサと、比較例にかかる積層セラミックコンデンサを作製し、両者を比較した。
【００６３】
実施例にかかる積層セラミックコンデンサは、第１実施形態にかかる積層セラミックコンデンサ１００の構造からなる。実施例にかかる積層セラミックコンデンサの任意に選んだ１つのセラミック層５１を図４（Ａ）に示す。
【００６４】
セラミック層５１は、長さが０．２３０ｍｍ、幅が０．１０５ｍｍからなる。
【００６５】
セラミック層５１の上側主面に、内部電極５２が形成されている。内部電極５２は、主に容量を形成する部分５２ａと、端面および一方の側面に引き出すための引出部５２ｂを備えている。
【００６６】
内部電極５２は、対向するセラミック素体の端面との間に形成される長さ方向ギャップＧＬを０．０３０ｍｍとし、対向するセラミック素体の両側面との間に形成される幅方向ギャップＧＷをそれぞれ０．０１５ｍｍとしている。この結果、隣接して積層された他の内部電極との間に静電容量を形成するのに寄与する、内部電極５２の有効長さＥＬは０．１７０ｍｍ、有効幅ＥＷは０．０７５ｍｍになっている。そして、隣接して積層された他の内部電極との間に静電容量を形成するのに寄与する内部電極５２の有効面積は、０．１７０ｍｍ×０．０７５ｍｍ＝０．０１２７５ｍｍ２になっている。
【００６７】
一方、比較例にかかる積層セラミックコンデンサは、図９に示した特許文献１に記載された積層セラミックコンデンサ１０００の構造とした。また、作製にあたっては、図１０（Ｂ）に示した複合シート１２０の内部電極パターンを使用して作製した。
【００６８】
比較例にかかる積層セラミックコンデンサの任意に選んだ１つのセラミック層６１を図４（Ｂ）に示す。
【００６９】
セラミック層６１は、実施例のセラミック層５１と同じく、長さを０．２３０ｍｍ、幅を０．１０５ｍｍとした。
【００７０】
セラミック層６１の上側主面に、内部電極６２が形成されている。内部電極６２は、主に容量を形成する部分６２ａと、端面および両方の側面に引き出すための引出部６２ｂを備えている。更にセラミック層６１の上側主面には、内部電極６２の先端部分と対向して、２つの突出部６３が形成されている。
【００７１】
内部電極６２は、実施例と同じく長さ方向ギャップＧＬを０．０３０ｍｍとした。内部電極６２においては、内部電極６２の先端部分と突出部６３の間に、短絡防止などのためにギャップＧＸを設ける必要がある。そのため、内部電極６２は、実施例に比べて、ギャップＧＸの分だけ幅方向ギャップＧＷを大きくする必要がある。内部電極６２は、ギャップＧＸを０．０１５ｍｍ、幅方向ギャップＧＷを０．０３０ｍｍとした。この結果、比較例においては、内部電極６２の有効長さＥＬが０．１７０ｍｍ、有効幅ＥＷが０．０４５ｍｍになった。この結果、比較例においては、内部電極６２の有効面積が、０．１７０ｍｍ×０．０４５ｍｍ＝０．００７６５ｍｍ２になった。
【表１】
2020092129.tif 000003
【００７２】
実施例にかかる内部電極５２の有効面積が０．０１２７５ｍｍ２であるのに対し、比較例にかかる内部電極６２の有効面積は０．００７６５ｍｍ２であり、実施例は比較例に比べて、０．０１２７５ｍｍ２／０．００７６５ｍｍ２≒１．６７倍の有効面積を備えている。したがって、実施例の積層セラミックコンデンサは、同じ外観寸法の比較例の積層セラミックコンデンサに比べて、約１．６７倍の大きな静電容量を得ることができる。
【表２】
2020092129.tif 000004
【００７３】
なお、実施例にかかる積層セラミックコンデンサの主に容量を形成する部分５２ａから外部電極までの実質的な距離と、比較例にかかる積層セラミックコンデンサの主に容量を形成する部分６２ａから外部電極までの実質的な距離は等しいため、実施例と比較例においてＥＳＬは同等である。
【００７４】
一方、比較例にかかる積層セラミックコンデンサの引出部６２ｂがセラミック素体の３方向に引き出されているのに対し、実施例にかかる積層セラミックコンデンサの引出部５２ｂはセラミック素体の２方向にしか引き出されていないため、実施例のＥＳＲは比較例のＥＳＲよりも大きい。ただし、実施例においても、引出部５２ｂが２方向に引き出されているため、十分にＥＳＲが小さくなっている。
【００７５】
［第２実施形態］
図５に、第２実施形態にかかる積層セラミックコンデンサ２００を示す。ただし、図５は積層セラミックコンデンサ２００の分解斜視図である。なお、積層セラミックコンデンサ２００の外観は、図１に示した第１実施形態にかかる積層セラミックコンデンサ１００と同一である。
【００７６】
第２実施形態にかかる積層セラミックコンデンサ２００は、第１実施形態にかかる積層セラミックコンデンサ１００の構成の一部に変更を加えた。具体的には、積層セラミックコンデンサ１００では、セラミック素体１の内部において、内部電極が、下から第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８の順番に積層されていた。積層セラミックコンデンサ２００は、これに変更を加え、セラミック素体１の内部において、内部電極を、下から第１内部電極５、第４内部電極８、第３内部電極７、第２内部電極６の順番に積層した。
【００７７】
積層セラミックコンデンサ２００も、積層セラミックコンデンサ１００と同等の電気的特性（静電容量、ＥＳＬ、ＥＳＲなど）を備えている。
【００７８】
［第３実施形態］
図６、図７に、第３実施形態にかかる積層セラミックコンデンサ３００を示す。ただし、図６は積層セラミックコンデンサ３００の斜視図である。図７は積層セラミックコンデンサ３００の分解斜視図である。
【００７９】
第３実施形態にかかる積層セラミックコンデンサ３００は、第１実施形態にかかる積層セラミックコンデンサ１００の構成の一部に変更を加えた。
【００８０】
具体的には、まず、積層セラミックコンデンサ１００では、第１外部電極２が、セラミック素体１の第１端面１Ｅ、第１側面１Ｃ、第２側面１Ｄに形成され、第２外部電極３が、セラミック素体１の第２端面１Ｆ、第１側面１Ｃ、第２側面１Ｄに形成されていた。積層セラミックコンデンサ３００は、これに変更を加え、第１外部電極３２を、セラミック素体１の第１端面１Ｅ、第１側面１Ｃに形成し、第２外部電極３３を、セラミック素体１の第２端面１Ｆ、第１側面１Ｃに形成した。
【００８１】
また、積層セラミックコンデンサ１００では、セラミック素体１の内部に、下から順番に、第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８が、少なくとも1回以上、所望の回数、繰り返して積層されていた。積層セラミックコンデンサ３００は、これに変更を加え、セラミック素体１の内部に、下から順番に、第１内部電極５、第２内部電極６を、少なくとも1回以上、所望の回数、繰り返して積層した。すなわち、積層セラミックコンデンサ１００では、第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８からなる４種類の内部電極が使用されていたが、積層セラミックコンデンサ３００では、第１内部電極５、第２内部電極６からなる２種類の内部電極を使用した。
【００８２】
積層セラミックコンデンサ３００は、たとえば、セラミック素体１の第１側面１Ｃを実装面として実装して使用することができる。
【００８３】
［第４実施形態］
図８に、第４実施形態にかかる積層セラミックコンデンサ４００を示す。ただし、図８は積層セラミックコンデンサ４００の斜視図である。なお、積層セラミックコンデンサ４００のセラミック素体１の内部の構造は、図２に示した第１実施形態にかかる積層セラミックコンデンサ１００と同一である。
【００８４】
第４実施形態にかかる積層セラミックコンデンサ４００は、第１実施形態にかかる積層セラミックコンデンサ１００の構成の一部に変更を加えた。具体的には、積層セラミックコンデンサ１００では、第１外部電極２が、セラミック素体１の第１端面１Ｅ、第１側面１Ｃ、第２側面１Ｄに形成され、第２外部電極３が、セラミック素体１の第２端面１Ｆ、第１側面１Ｃ、第２側面１Ｄに形成されていた。積層セラミックコンデンサ４００は、これに変更を加え、第１外部電極４２を、セラミック素体１の第１端面１Ｅ、第１主面１Ａ、第２主面１Ｂ、第１側面１Ｃ、第２側面１Ｄに形成し、第２外部電極４３を、セラミック素体１の第２端面１Ｆ、第１主面１Ａ、第２主面１Ｂ、第１側面１Ｃ、第２側面１Ｄに形成した。すなわち、積層セラミックコンデンサ４００では、第１外部電極４２、第２外部電極４３を、それぞれ、セラミック素体１の５つの面に形成した。
【００８５】
また、積層セラミックコンデンサ１００は、第１外部電極４２、第２外部電極４３が、それぞれ、第１層のＣｕめっき層、第２層のＮｉめっき層、第３層のＳｎめっき層からなる３層のめっき層によって構成されていた。積層セラミックコンデンサ４００は、これらのうち、第１層のＣｕめっき層をＣｕ厚膜層に置換えた。第１層のＣｕ厚膜層は、セラミック素体１の５つの面をＣｕ導電性ペーストにディッピングし、塗布されたＣｕ導電性ペーストを焼付けることによって形成した。そして、第１層のＣｕ厚膜層の上に、電解めっきによって、第２層のＮｉめっき層を形成した。続いて、第２層のＮｉめっき層の上に、電解めっきによって、第３層のＳｎめっき層を形成した。
【００８６】
このように、第１外部電極２、４２、第２外部電極３、４３の形成位置、構造、材質、形成方法などは、適宜、最も適したものを選択して採用することができる。
【００８７】
以上、第１実施形態〜第４実施形態にかかる積層セラミックコンデンサ１００、２００、３００、４００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。たとえば、セラミック素体１のセラミック層４の材質、層数、形状、大きさなどは任意であり、上述した内容には限られない。また、第１外部電極２、第２外部電極３の構造、材質、形成方法などは任意であり、上述した内容には限られない。また、第１内部電極５、第２内部電極６、第３内部電極７、第４内部電極８の材質、パターン形状などは任意であり、上述した内容には限られない。
【００８８】
本発明の一実施態様にかかる積層セラミックコンデンサは、「課題を解決するための手段」の欄に記載したとおりである。
【００８９】
この積層セラミックコンデンサにおいて、第１内部電極または第３内部電極の少なくとも１つが、第２内部電極および第４内部電極と、それぞれセラミック層を挟んで対向して配置されるようにしてもよい。この場合には、積層された内部電極が、第１外部電極と第２外部電極に交互に引き出されるため、全ての内部電極を活用して大きな静電容量を得ることができる。
【００９０】
また、セラミック素体は、内部電極が、セラミック層を挟んで第１内部電極、第２内部電極、第３内部電極、第４内部電極の順に積層された領域を含むようにしてもよい。あるいは、セラミック素体は、内部電極が、セラミック層を挟んで第１内部電極、第４内部電極、第３内部電極、第２内部電極の順に積層された領域を含むようにしてもよい。これら場合にも、積層された内部電極が、第１外部電極と第２外部電極に交互に引き出されるため、全ての内部電極を活用して大きな静電容量を得ることができる。
【００９１】
また、第１外部電極および第２外部電極が、それぞれ第１主面および第２主面を覆っていないようにしてもよい。このように、第１外部電極および第２外部電極を、セラミック素体の外表面の必要な部分にのみ形成し、不要な部分に形成しないようにすれば、材料コストの低減をはかることができる。
【００９２】
また、本発明の他の実施態様にかかる積層セラミックコンデンサは、「課題を解決するための手段」の欄に記載したとおりである。
【００９３】
本発明の一実施態様にかかる積層セラミックコンデンサおよび他の実施態様にかかるセラミックコンデンサにおいて、第１外部電極および第２外部電極が、それぞれ、少なくとも１層のめっき金属層よって構成されたもの（１層または２層以上のめっき金属層のみで構成されたもの）としてもよい。第１外部電極および第２外部電極を、第１層を厚膜金属層とし、第２層以降をめっき金属層とした場合には、厚膜工程とめっき工程の両方が必要になり製造が煩雑になるが、上記のように、第１外部電極および第２外部電極を少なくとも１層のめっき金属層よって構成すれば、厚膜工程が不要になり、生産性が向上する。
【００９４】
また、セラミック層の１層あたりの厚さが１μｍ以下であるようにしてもよい。すなわち、セラミック層の１層あたりの厚さが１μｍ以下であるような超小型品は、高さ寸法に厳しい制限があり、容易にセラミック層を増やすことができないため、十分に大きな内部電極の有効面積を備え、大きな静電容量を得ることができる本発明の積層セラミックコンデンサは特に有用になるからである。また、素体の表面上にめっきによる外部電極を形成する場合、積層方向に隣接する内部電極同士の距離が短くなるため、外部電極を精度よく形成することができる。
【００９５】
また、セラミック素体の積層方向の厚さ（高さ）が０．２ｍｍ以下であるようにしてもよい。すなわち、セラミック素体の積層方向の厚さが０．２ｍｍ以下であるような超小型品は、容易にセラミック層を増やすことができないため、十分に大きな内部電極の有効面積を備え、大きな静電容量を得ることができる本発明の積層セラミックコンデンサは特に有用になるからである。
【００９６】
内部電極と第１側面および第２側面の間のギャップ（幅方向ギャップ）の大きさが、それぞれ３０μｍ未満になるようにしてもよい。この場合には、内部電極の幅を大きくでき、内部電極の有効面積を大きくすることができるため、大きな静電容量を得ることができる。
【００９７】
本発明の一実施態様にかかる積層セラミックコンデンサの製造方法は、「課題を解決するための手段」の欄に記載したとおりである。
【００９８】
この積層セラミックコンデンサの製造方法において、セラミックシートに導電性ペーストを印刷し、複合シートを作製する工程が、セラミックシートに導電性ペーストを、Ｈ字形状に印刷する工程を含むものであってもよい。この場合には、本発明の積層セラミックコンデンサを、高い生産性で容易に製造することができる。
【符号の説明】
【００９９】
１・・・セラミック素体
１Ａ・・・第１主面
１Ｂ・・・第２主面
１Ｃ・・・第１側面
１Ｄ・・・第２側面
１Ｅ・・・第１端面
１Ｆ・・・第２端面
２、３２、４２・・・第１外部電極
３、３３、４３・・・第２外部電極
４・・・セラミック層
５・・・第１内部電極
６・・・第２内部電極
７・・・第３内部電極
８・・・第４内部電極
１０・・・複合シート
【図１】
2020092129.tif 000005
【図２】
2020092129.tif 000006
【図３】
2020092129.tif 000007
【図４】
2020092129.tif 000008
【図５】
2020092129.tif 000009
【図６】
2020092129.tif 000010
【図７】
2020092129.tif 000011
【図８】
2020092129.tif 000012
【図９】
2020092129.tif 000013
【図１０】
2020092129.tif 000014