(57)【要約】【課題】交流電源を直流電圧に変換して負荷に供給する電源装置において、制御回路を構成するコンパレータやオペアンプにオフセットがあったとしても、リップル率が増加したり過度にリップルを抑制したりすることなく出力電流に生じるリップルを抑制することができるようにする。【解決手段】出力電流が流れる電流経路上に設けられた電流制御手段（トランジスタＭ１）および出力電流の大きさを示す電流検出電圧と参照電圧とに基づいて前記電流制御手段を制御する差動回路（１６Ａ）を有し前記電流制御手段により前記電流経路の電流を制御する定電流制御回路（１６）と、前記電流経路のうち電圧変換回路の高電位側の出力部から前記電流制御手段までの経路上に設定された第１電位点の電圧と前記電流制御手段の制御電圧とに基づいて、出力電流に生じるリップルが抑制されるように参照電圧を調整する参照電圧調整回路（１７）と、を備えるようにした。【選択図】図２
2020198752.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から直流電圧を生成し前記直流電圧を一対の出力端子間に出力する電圧変換回路と、
調整可能な参照電圧を生成する参照電圧生成回路と、
出力電流が流れる電流経路上に設けられ電圧によって制御される電流制御手段および前記出力電流の大きさを示す電流検出電圧と前記参照電圧とに基づいて前記電流制御手段を制御する差動回路を有し、前記電流制御手段により前記電流経路の電流を制御する定電流制御回路と、
前記電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御手段までの経路上に設定された第１電位点の電圧と前記電流制御手段の制御電圧とに基づいて、前記出力電流に生じるリップルが所定のリップル率以下に収束するように前記参照電圧生成回路が生成する参照電圧を調整する参照電圧調整回路と、
を備えることを特徴とする電源装置。
【請求項２】
前記差動回路は、前記参照電圧と前記電流検出電圧との電位差が小さくなるように前記電流制御手段の制御端子へ駆動信号を出力することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記参照電圧生成回路は、
参照電圧を保持する電圧保持手段と、
電源電圧端子と前記電圧保持手段の電圧端子との間に直列に接続された第１電流源及び第１スイッチ手段と、前記電流経路のうち前記電圧変換回路の低電位側の出力点の電位と所定の第１基準電圧を比較する第１電圧比較器とを備え、前記第１電圧比較器の比較結果に応じて前記第１スイッチ手段を制御して前記参照電圧を引上げ可能な引上げ回路と、
前記電圧保持手段の電圧端子と基準電位点との間に直列に接続された第２電流源及び第２スイッチ手段と、前記差動回路の出力電圧と所定の第２基準電圧を比較する第２電圧比較器とを備え、前記第２電圧比較器の比較結果に応じて前記第２スイッチ手段を制御して前記参照電圧を引下げ可能な引下げ回路と、
を有することを特徴とする請求項１又は請求項２に記載の電源装置。
【請求項４】
前記引下げ回路は、
前記第２電圧比較器の出力の変化に応じて所定時間の計時を開始する計時回路と、
前記計時回路の出力と前記第２電圧比較器の出力とに基づいて、前記第２電圧比較器の出力が前記所定時間よりも長い場合にその長い時間分だけ前記第２スイッチ手段をオンさせて前記参照電圧を引下げる信号を生成する論理回路と、
を有することを特徴とする請求項３に記載の電源装置。
【請求項５】
前記引上げ回路の電圧の引上げ能力よりも、前記引下げ回路の電圧の引下げ能力の方が低いことを特徴とする請求項３又は請求項４に記載の電源装置。
【請求項６】
交流電源から直流電圧を生成し前記直流電圧を一対の出力端子間に出力する電圧変換回路を有する電源装置に搭載され、出力電流が流れる電流経路の電流を制御可能な電流制御手段を駆動する半導体集積回路であって、
参照電圧と前記出力電流の大きさを示す電流検出電圧との電位差が小さくなるように前記電流制御手段に駆動信号を出力する差動回路と、
前記電流経路のうち前記電圧変換回路の高電位側の出力点から前記電流制御手段までの経路上に設定された第１電位点の電圧と前記差動回路の出力電圧とに基づいて、前記出力電流に生じるリップルが抑制されるように前記参照電圧を調整する参照電圧調整回路と、
を備え、前記参照電圧調整回路は、
参照電圧を保持する電圧保持手段と、
電源電圧端子と前記電圧保持手段の電圧端子との間に直列に接続された第１電流源及び第１スイッチ手段と、前記電流経路のうち前記電圧変換回路の低電位側の出力点の電位と所定の第１基準電圧を比較する第１電圧比較器とを備え、前記第１電圧比較器の比較結果に応じて前記第１スイッチ手段を制御して前記参照電圧を引上げ可能な引上げ回路と、
前記電圧保持手段の電圧端子と基準電位点との間に直列に接続された第２電流源及び第２スイッチ手段と、前記差動回路の出力電圧と所定の第２基準電圧を比較する第２電圧比較器とを備え、前記第２電圧比較器の比較結果に応じて前記第２スイッチ手段を制御して前記参照電圧を引下げ可能な引下げ回路と、
を有することを特徴とする半導体集積回路。
【請求項７】
交流電源から直流電圧を生成し前記直流電圧を一対の出力端子間に出力する電圧変換部を有する電源装置において、出力電流が流れる電流経路の電流を制御可能な電流制御部を駆動し、前記出力電流に生じるリップルを抑制するリップル抑制方法であって、
前記出力電流の大きさを示す電流検出電圧と参照電圧との誤差増幅信号を前記電流制御部の駆動信号として生成し、前記リップルが所望のリップル電流率以下となるように、前記電流制御部の駆動信号の電圧が上昇する時間を、前記参照電圧の電圧値を調整することにより制御し負荷に流れるリップル電流を抑制することを特徴とするリップル抑制方法。
【請求項８】
前記一対の出力端子のうち低電位側の電位を監視して、前記低電位側の電位が所定の電位よりも高いときには前記参照電圧の電圧値を上げる方向へ調整し、
前記電流制御部の駆動信号の電圧が高くなる期間を監視して、前記駆動信号の電圧が高くなる期間が所定の時間よりも長いときには前記参照電圧の電圧値を下げる方向へ調整することを特徴とする請求項７に記載のリップル抑制方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、半導体集積回路及びリップル抑制方法に関し、特にトランスの一次側コイルに流れる電流をスイッチング素子で制御して交流電源から直流電圧を生成するスイッチング方式の電源装置、半導体集積回路及びリップル抑制方法に利用して有効な技術に関する。
【背景技術】
【０００２】
従来、交流電源から直流電圧を生成して発光ダイオードを点灯させる定電流電源装置として、例えば特許文献１に開示されているものがある。この定電流電源装置では、発光ダイオードに出力される出力電流の電流経路に、発光ダイオードの点灯と消灯とを切り替える為にオン／オフさせるトランジスタと電流検出抵抗とが直列に接続されている。
【０００３】
近年、発光ダイオードを用いた省電力の照明機器においては、高調波抑制への要求や規制が高まっている。トランスの一次側コイルに流れる電流をスイッチング素子で制御して交流電源から直流電圧を生成するスイッチング方式の電源装置においては、コストアップを抑えるためワンコンバータ方式やコンスタントオン（一定オン時間）方式など簡易な方式で高調波抑制機能を実現すると、二次側の出力電圧に交流電源の周波数に依存したリップルが生じ易くなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２００１１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スイッチング方式の電源装置においては、出力電圧にリップルが生じても、定電流制御を行うことで出力電流からリップルを除去することが可能である。そこで、本発明者らは、出力電流の電流経路に電流制御用のトランジスタを設け、このトランジスタのオン抵抗を制御して出力電流が所定の電流値になるように制限する定電流回路について検討した。
このような構成の定電流回路によれば、図１（Ａ）に示すように、高電位側の出力電圧ＶＬＥＤ＋にリップルが生じても、電流制御用のトランジスタのオン抵抗の変化により、出力電流からリップル成分を除去することができる。すなわち、低電位側の出力電圧ＶＬＥＤ−に同位相のリップル成分が付加されることで、一対の出力端子間の電圧が所定の電圧となり、リップルの除去された出力電流を負荷としての発光ダイオードへ供給できる。なお、図１において、Ｖｆは発光ダイオードの順方向電圧、Ｖａは電流制御用のトランジスタのソース−ＧＮＤ（接地点）間電圧である。
【０００６】
しかし、上記のような構成では、例えば定電流回路が制限する電流値の設定によっては、電流制御用のトランジスタで生じる損失が大きくなったり出力電流のリップルの抑制が不十分になったりするという課題が生じることが分かった。例えば図１（Ａ）の電流値の最適な設定の場合に比べて高い制限電流値を設定した場合には、図１（Ｂ）のように電圧降下Ｖｂだけ電流制御用のトランジスタで余分に損失が発生する。
一方、定電流回路が制限する電流値の設定が低すぎると、例えば入力段から供給される電力にバラツキが生じたときに、図１（Ｃ）のように、電流制御用のトランジスタの動作領域が飽和領域に達する期間Ｔｂが生じるため、電流制御用のトランジスタでリップル電圧を吸収できずに、出力電流のリップルの抑制が不十分になる恐れがあることが分かった。なお、発光ダイオードへ供給される電流自身は、一次側におけるスイッチング制御で決まるため、図１（Ｂ）のように電流制御用のトランジスタによる電流制限の設定値が高い場合でも発光ダイオードへ流される電流Ｉoutは、図１（Ａ）の場合と同じである。
【０００７】
特許文献１の定電流電源装置は、出力電流の電流経路に設けられた電流検出抵抗を用いて検出された信号を、ＤＣ／ＤＣコンバータの一次側の制御回路にフィードバックして定電流制御を実現している。この定電流制御はリップルの抑制を目的としてものでなく一般的な定電流制御にすぎないため、一次側において簡易な方式による高調波抑制機能を設けた場合に、出力電流に生じるリップルを抑制することは難しいという課題がある。
そこで、本発明者らは、出力電流が流れる電流経路上に設けられ電流を制御する電流制御素子と、出力電流の大きさを示す電流検出電圧と参照電圧との電位差に応じた電圧を生成して上記電流制御素子を駆動するオペアンプと、出力端子電圧や電流検出電圧に基いて上記参照電圧を変化させるコンパレータを備えた電流制御回路を設けることで、出力電流に生じるリップルを抑制できる電源装置に関する発明をなし、先に出願した（特願２０１８−２１１６１４）。
【０００８】
しかしながら、上記先願発明の電源装置においては、コンパレータやオペアンプにオフセットがあると、オフセット電圧に電流検出電圧のリップル成分が埋もれてしまい、リップルを正常に検出できなくなる状態が発生するおそれがある。そしてこれにより、リップル率が増加したり、過度にリップルを抑制したりすることがある等の課題があることが明らかになった。なお、このような課題は、特にリップル信号成分が小さい領域（照明用電源装置では調光を絞った領域）で発生し易い。
本発明は、直流電圧に変換して負荷へ電流を出力する電源装置において、制御回路を構成するコンパレータやオペアンプにオフセットがあったとしても、リップル率が増加したり過度にリップルを抑制したりすることなく、出力電流に生じるリップルを抑制することができる電源装置、半導体集積回路及びリップル抑制方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る電源装置は、
交流電源から直流電圧を生成し前記直流電圧を一対の出力端子間に出力する電圧変換回路と、
調整可能な参照電圧を生成する参照電圧生成回路と、
出力電流が流れる電流経路上に設けられ電圧によって制御される電流制御手段および前記出力電流の大きさを示す電流検出電圧と前記参照電圧とに基づいて前記電流制御手段を制御する差動回路を有し、前記電流制御手段により前記電流経路の電流を制御する定電流制御回路と、
前記電流経路のうち前記電圧変換回路の高電位側の出力部から前記電流制御手段までの経路上に設定された第１電位点の電圧と前記電流制御手段の制御電圧とに基づいて、前記出力電流に生じるリップルが所定のリップル率以下に収束するように前記参照電圧生成回路が生成する参照電圧を調整する参照電圧調整回路と、を備えるようにしたものである。
【００１０】
上記のような構成によれば、電圧変換回路が交流電源から生成し一対の出力端子間に出力する直流電圧にリップル電圧が含まれている場合にも、定電流制御回路が、電流検出電圧と参照電圧に基づいて出力電流が流れる電流経路の電流を制御することで、出力電流に生じるリップルを抑制することができる。したがって、低い損失でリップルの抑制された出力電流を負荷に供給することができる。また、出力電流に生じるリップルが所定のリップル率以下に収束するように参照電圧調整回路が参照電圧を調整するので、差動回路がオフセットを有していたとしても、リップル率が増加したり過度にリップルを抑制したりすることなく、出力電流に生じるリップルを抑制することができる。さらに、電流検出電圧よりもリップルの影響が大きく出る差動回路の出力電圧に基づいて参照電圧を調整するので、出力電流に生じるリップルを誤作動することなく迅速に抑制することができる。
【００１１】
ここで、前記差動回路は、前記参照電圧と前記電流検出電圧との電位差が小さくなるように前記電流制御手段の制御端子へ駆動信号を出力するように構成するとよい。
このような構成によれば、公知の定電流レギュレータと同様の動作で所望の電流値となるように出力電流を制御することができる。
【００１２】
また、前記参照電圧生成回路は、
参照電圧を保持する電圧保持手段と、
電源電圧端子と前記電圧保持手段の電圧端子との間に直列に接続された第１電流源及び第１スイッチ手段と、前記電流経路のうち前記電圧変換回路の低電位側の出力点の電位と所定の第１基準電圧を比較する第１電圧比較器とを備え、前記第１電圧比較器の比較結果に応じて前記第１スイッチ手段を制御して前記参照電圧を引上げ可能な引上げ回路と、
前記電圧保持手段の電圧端子と基準電位点との間に直列に接続された第２電流源及び第２スイッチ手段と、前記差動回路の出力電圧と所定の第２基準電圧を比較する第２電圧比較器とを備え、前記第２電圧比較器の比較結果に応じて前記第２スイッチ手段を制御して前記参照電圧を引下げ可能な引下げ回路と、
を有するように構成してもよい。
【００１３】
このような構成によれば、電子回路で広く使用されている基本的な回路のみで生成する参照電圧を調整する参照電圧調整回路を構成することができるので、回路設計を容易に行うことができる。また、第１電流源の電流値と第２電流源の電流値の比を変えることで、参照電圧を引き上げる方向への調整速度と引き下げる方向への調整速度を容易に設定することができる。
【００１４】
さらに、前記引下げ回路は、
前記第２電圧比較器の出力の変化に応じて所定時間の計時を開始する計時回路と、
前記計時回路の出力と前記第２電圧比較器の出力とに基づいて、前記第２電圧比較器の出力が前記所定時間よりも長い場合にその長い時間分だけ前記第２スイッチ手段をオンさせて前記参照電圧を引下げる信号を生成する論理回路と、を有するように構成してもよい。
このような構成によれば、出力電流に生じるリップルを所定のリップル率以下に収束させる回路を比較的簡単な回路で実現することができる。
【００１５】
さらに、前記引上げ回路の電圧の引上げ能力よりも、前記引下げ回路の電圧の引下げ能力の方が低くなるように構成してもよい。
参照電圧が適正値よりも高いほど電流制御手段が流すことのできる電流が大きくなるため、電圧変換回路の電流供給能力が、電流制御手段が流せる電流量に追いつかなくなると、出力電流に生じるリップルが大きくなる。一方、参照電圧が適正値よりも小さいほど電流制御手段が流すことのできる電流が小さくなるので、電圧変換回路の出力電力が大きいと、電流制御手段の損失が高くなる。そのため、引上げ回路の電圧の引上げ能力よりも引下げ回路の電圧の引下げ能力の方が低くなるように構成することで、参照電圧が適正値より小さいときに、速やかに参照電圧を大きくして、徐々に適正値に収束させるように動作させることができる。これにより、例えば、起動時や電圧変換回路の出力電力を大きい方へ切り替える際に、回路を速やかに応答させつつ、出力電流のリッップルを抑制することができる。
【００１６】
本出願の他の発明に係る半導体集積回路は、
交流電源から直流電圧を生成し前記直流電圧を一対の出力端子間に出力する電圧変換回路を有する電源装置に搭載され、出力電流が流れる電流経路の電流を制御可能な電流制御手段を駆動する半導体集積回路であって、
参照電圧と前記出力電流の大きさを示す電流検出電圧との電位差が小さくなるように前記電流制御手段に駆動信号を出力する差動回路と、
前記電流経路のうち前記電圧変換回路の高電位側の出力点から前記電流制御手段までの経路上に設定された第１電位点の電圧と前記差動回路の出力電圧とに基づいて、前記出力電流に生じるリップルが抑制されるように前記参照電圧を調整する参照電圧調整回路と、
を備え、前記参照電圧調整回路は、
参照電圧を保持する電圧保持手段と、
電源電圧端子と前記電圧保持手段の電圧端子との間に直列に接続された第１電流源及び第１スイッチ手段と、前記電流経路のうち前記電圧変換回路の低電位側の出力点の電位と所定の第１基準電圧を比較する第１電圧比較器とを備え、前記第１電圧比較器の比較結果に応じて前記第１スイッチ手段を制御して前記参照電圧を引上げ可能な引上げ回路と、
前記電圧保持手段の電圧端子と基準電位点との間に直列に接続された第２電流源及び第２スイッチ手段と、前記差動回路の出力電圧と所定の第２基準電圧を比較する第２電圧比較器とを備え、前記第２電圧比較器の比較結果に応じて前記第２スイッチ手段を制御して前記参照電圧を引下げ可能な引下げ回路と、
を有するようにしたものである。
【００１７】
上記のような構成を有する半導体集積回路は、電圧変換回路からリップル電圧を含む直流電圧が一対の出力端子間に出力される電源装置に組み込まれた場合に、電源装置の出力電流に含まれるリップルを定電流制御回路において抑制しつつ、損失の低減を図ることができる。
【００１８】
本出願のさらに他の発明に係るリップル抑制方法は、
交流電源から直流電圧を生成し前記直流電圧を一対の出力端子間に出力する電圧変換部を有する電源装置において、出力電流が流れる電流経路の電流を制御可能な電流制御部を駆動し、前記出力電流に生じるリップルを抑制するリップル抑制方法であって、
前記出力電流の大きさを示す電流検出電圧と参照電圧との誤差増幅信号を前記電流制御部の駆動信号として生成し、前記リップルが所望のリップル電流率以下となるように、前記電流制御部の駆動信号の電圧が上昇する時間を、前記参照電圧の電圧値を調整することにより制御し負荷に流れるリップル電流を抑制するようにしたものである。
【００１９】
上記のような方法によれば、電圧変換回路からリップル電圧を含む直流電圧が一対の出力端子間に出力されても、電流制御部により出力電流のリップルを抑制することができ、かつ、電流制御部で生じる損失を低減できる。
ここで、上記参照電圧の電圧値の調整方法として、
前記一対の出力端子のうち低電位側の電位を監視して、前記低電位側の電位が所定の電位よりも高いときには前記参照電圧の電圧値を上げる方向へ調整し、
前記電流制御部の駆動信号の電圧が高くなる期間を監視して、前記駆動信号の電圧が高くなる期間が所定の時間よりも長いときには前記参照電圧の電圧値を下げる方向へ調整することが考えられる。
【発明の効果】
【００２０】
本発明によれば、交流電源を直流電圧に変換して負荷に供給する電源装置において、制御回路を構成するコンパレータやオペアンプにオフセットがあったとしても、リップル率が増加したり過度にリップルを抑制したりすることなく、出力電流に生じるリップルを抑制することができる電源装置、半導体集積回路及びリップル抑制方法を提供できるという効果が得られる。
【図面の簡単な説明】
【００２１】
【図１】出力電流の電流経路に定電流回路を設けた電源装置の出力特性を示す図であり、（Ａ）は理想的な電流設定のときの波形図、（Ｂ）は（Ａ）に対して電源装置が制御する電力が増加し、出力電流が増加したときの波形図、（Ｃ）は（Ａ）に対して電源装置が制御する電力が減少し、出力電流が減少したときの波形図である。
【図２】本発明の実施形態に係る電源装置の構成を示す回路図である。
【図３】実施形態における定電流制御回路の電流値を変化させたときの電源装置の動作を説明する信号波形図である。
【図４】実施形態におけるオフセットがないときの定電流制御回路の動作を示す信号波形図である。
【図５】実施形態における（＋）オフセットが発生したときの定電流制御回路の動作を説明する信号波形図で、（Ａ）はオフセット対策がない場合の波形図、（Ｂ）はオフセット対策をした場合の波形図である。
【図６】実施形態における（−）オフセットが発生したときの定電流制御回路の動作を説明する信号波形図で、（Ａ）はオフセット対策がない場合の波形図、（Ｂ）はオフセット対策をした場合の波形図である。
【図７】図８に示す定電流制御回路において平均電流に正弦波を重畳し、ＶＲＥＦ端子電圧を変化させた場合のシミュレーション結果を示すもので、（Ａ）はリップル検出電圧の変化を、（Ｂ）はＶＧ電圧の変化をそれぞれ示す。
【図８】シミュレーションに用いた定電流制御回路の構成を示す回路図である。
【図９】シミュレーション結果に基づくＶＧ電圧とリップル率との関係を示すグラフである。
【図１０】実施形態の電源装置の第１の変形例を示す回路構成図である。
【図１１】実施形態の電源装置の第２の変形例を示す回路構成図である。
【図１２】第２の変形例の電源装置におけるＶＧ電圧の検出の仕方を説明する波形図である。
【図１３】実施形態の電源装置の第３の変形例を示す回路構成図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について図面を参照しながら詳細に説明する。
図２は、本発明の一実施形態に係る電源装置を示す回路図である。本実施形態に係る電源装置１０は、交流電源ＡＣの電圧を整流するダイオードブリッジなどからなる整流回路１１と、例えばトライアックなどの位相調光器を位相制御することで明るさを調整する調光調節手段１２を備える。
また、電源装置１０は、電圧を変換するトランスＴＲを備え整流回路１１の出力電圧を受けて直流電圧に変換する絶縁型のＤＣ／ＤＣコンバータ１３と、出力電流Ｉｏｕｔの電流経路に設けられ出力電流Ｉｏｕｔを目標電流に制限する定電流制御回路１６と、定電流制御回路１６が制限する電流を制御するための参照電圧調整回路１７とを備える。そして、電源装置１０の出力端子Ｔ１、Ｔ２間には、負荷として照明用の発光ダイオード列１５が接続される。
【００２３】
ＤＣ／ＤＣコンバータ１３は、例えばフライバックコンバータ用のトランスＴＲと、トランスＴＲの一次側巻線に接続された電界効果トランジスタなどのスイッチング素子Ｍ０と、スイッチング素子Ｍ０を駆動する一次側制御回路１４と、トランスＴＲの二次側に接続された整流ダイオードＤ１と、出力コンデンサＣｏｕｔとを備えたフライバック式コンバータであり、スイッチング素子Ｍ０をオンさせてトランスＴＲの一次側巻線にエネルギーを蓄積し、スイッチング素子Ｍ０のオフの間にトランスＴＲの二次側巻線からエネルギーを放出させることで、整流回路１１の出力電圧を直流電圧に変換する。
【００２４】
一次側制御回路１４は、トランスＴＲの二次側に設けられ出力電圧もしくは出力電流を検出する図示しない検出手段から検出した電圧値または電流値に相当する信号のフィードバックを受けて、これらを所定値に保つようにスイッチング素子Ｍ０を制御する。一次側制御回路１４は高調波抑制御機能を備えており、一次側制御回路１４によるスイッチング素子Ｍ０の制御により、ＤＣ／ＤＣコンバータ１３はトランスＴＲの一次側巻線へ入力される電圧に対して高調波抑制作用を及ぼすように動作する。制御回路１４が備える高調波抑制御機能は、例えばワンコンバータ方式やコンスタントオン方式など公知の高調波抑制御方式と同一の制御方式により実現することができる。
【００２５】
定電流制御回路１６は、出力電流Ｉｏｕｔの電流経路に設けられ、出力電流Ｉｏｕｔを目標電流に制限する。定電流制御回路１６は、低電位側の出力端子Ｔ２から順に直列に接続された電流制御用のトランジスタＭ１及び電流検出抵抗Ｒｓと、電流検出抵抗Ｒｓにより検出された検出電圧に基づいてトランジスタＭ１の制御端子（ゲート端子）を制御するエラーアンプ１６Ａと、参照電圧を生成するコンデンサＣｒとを備えており、定電流レギュレータのように動作する。
【００２６】
トランジスタＭ１は、例えばＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）であり、出力電流Ｉｏｕｔがソース・ドレイン間に流れるように、出力電流Ｉｏｕｔの電流経路上に設けられている。トランジスタＭ１は、ゲート電圧が制御されることでソース・ドレイン間のオン抵抗を変化させて、ドレイン電流を制御可能な電流制御素子として動作する。
電流検出抵抗Ｒｓは、二次側の基準電位（出力コンデンサＣｏｕｔの低電位側の端子）とトランジスタＭ１との間に接続される。電流検出抵抗Ｒｓは、電流−電圧変換素子として機能し、トランジスタＭ１との接続点に出力電流Ｉｏｕｔに応じた検出電圧が出力される。コンデンサＣｒは、参照電圧Ｖｒｅｆを保持し、これをエラーアンプ１６Ａの非反転入力端子へ供給する。
【００２７】
エラーアンプ１６Ａは、電流検出抵抗Ｒｓの検出電圧が反転入力端子へ入力され、検出電圧と参照電圧Ｖｒｅｆとの電位差に応じた電圧をトランジスタＭ１の制御端子へ出力する。仮に参照電圧Ｖｒｅｆが、目標電流Ｉａ×（抵抗Ｒｓの抵抗値）である場合、抵抗Ｒｓに流れる電流が目標電流Ｉａより大きくなると、トランジスタＭ１のオン抵抗が大きくなるように、トランジスタＭ１の制御端子に入力されるエラーアンプ１６Ａの出力電圧を制御する。これにより、出力電流Ｉｏｕｔが小さくなる。
一方、抵抗Ｒｓに流れる電流が目標電流Ｉａより小さくなると、トランジスタＭ１のオン抵抗が小さくなるように、電流制御用のトランジスタＭ１の制御端子としてのゲート端子に入力されるエラーアンプ１６Ａの出力電圧が変化される。これにより、出力電流Ｉｏｕｔが大きくなる。上記のような動作により、出力電流Ｉｏｕｔが目標電流Ｉａに収束するように制御される。
【００２８】
参照電圧調整回路１７は、電源電圧端子と接地点との間に直列に接続された２つの定電流源Ｉ１，Ｉ２と２つのスイッチＳＷ１，ＳＷ２とからなる参照電圧生成回路２１を備え、スイッチＳＷ１とＳＷ２との接続ノードＮ１と接地点との間に上記コンデンサＣｒが接続されている。
また、参照電圧調整回路１７は、低電位側の出力端子の電圧ＶＬＥＤ−と所定の基準電圧Ｖｃ1とを比較してＶｃ1よりもＶＬＥＤ−の方が高いときに出力がハイレベルに変化する第１コンパレータ１７Ａと、上記エラーアンプ１６Ａの出力電圧ＶＧと所定の基準電圧Ｖｃ２とを比較してＶｃ２よりもＶＧの方が高いときに出力がハイレベルに変化する第２コンパレータ２２Ａを有するダウン信号生成回路２２とを備え、上記参照電圧Ｖｒｅｆを保持するコンデンサＣｒを充放電して参照電圧Ｖｒｅｆを変化させる。コンデンサＣｒが接続されるスイッチＳＷ１とＳＷ２の結合ノードＮ１は、ＶＲＥＦ端子に相当する。
【００２９】
基準電圧Ｖｃ１は、出力電流Ｉｏｕｔのリップルがゼロとなるときの出力電圧ＶＬＥＤ−よりも高い電圧値に予め設定されている。一方で、基準電圧Ｖｃ１は、或る電圧値よりも小さい値に設定されている。例えば、調光機能によりＤＣ／ＤＣコンバータ１３の出力電力が切り替え可能に構成される場合、出力電力が大きく切り替えられた直後には出力電圧ＶＬＥＤ−が上昇する。この場合、基準電圧Ｖｃ１は、この上昇した電圧値よりも小さい値に設定される。
上記のような設定により、例えば起動（ＡＣ電源投入）もしくは調光機能により出力電力が大きくなる方向へ切り替えられて、出力電圧ＶＬＥＤ−が基準電圧Ｖｃ１よりも高くなったようなときに、第１コンパレータ１７ＡがスイッチＳＷ１をオンさせるように動作する。一方、基準電圧Ｖｃ２は、電流制御用のトランジスタＭ１のゲート端子に入力されるエラーアンプ１６Ａの出力電圧ＶＧ（図４(Ｂ)参照）の高いレベルと低いレベルの間の電位に設定される。
【００３０】
本実施形態の電源装置１０においては、定電流源Ｉ１の電圧の引上げ能力は、定電流源Ｉ２の電圧の引下げ能力よりも高い（例えば２倍以上高い）ように設定されている。すなわち、単位時間当たりの、定電流源Ｉ１の電流の流し込み量と、定電流源Ｉ２の電流の引き抜き量とは、前者の方が大きい。これにより、スイッチＳＷ１がオンされたときの参照電圧Ｖｒｅｆの上昇量は大きく、スイッチＳＷ２がオンされたときの参照電圧Ｖｒｅｆの下降量は小さくされる。
【００３１】
図２の電源装置１０は、起動あるいは調光機能によりＤＣ／ＤＣコンバータ１３の出力電力が大きい値に切り替えられたとする。すると、ＤＣ／ＤＣコンバータ１３の出力能力が、トランジスタＭ１が流せる電流量（参照電圧Ｖｒｅｆ）に対して大きくなることで、出力電圧ＶＬＥＤ−が上昇する。第１コンパレータ１７Ａは、出力電圧ＶＬＥＤ−と基準電圧Ｖｃ１とを比較しており、出力電圧ＶＬＥＤ−が基準電圧Ｖｃ１を上回ると、第１コンパレータ１７Ａの出力がハイレベルとなる。これにより、第１の電流源Ｉ１が参照電圧Ｖｒｅｆを引上げる。この引上げによって、電源装置１０の状態は、図３の範囲Ｈ２の状態から範囲Ｈ１の状態（出力電流Ｉｏｕｔにリップルが生じる状態）に遷移する。このとき第１の電流源Ｉ１の能力は高いので、参照電圧Ｖｒｅｆの引上げは速やかに達成される。
【００３２】
ＤＣ／ＤＣコンバータ１３の出力に応じて参照電圧Ｖｒｅｆが大きくなり、トランジスタＭ１が流せる電流量が、ＤＣ／ＤＣコンバータ１３の出力能力に対して大きくなると、出力電流Ｉｏｕｔ及びソース電圧Ｖ＿ＭＯＳ＿Ｓにリップルが生じる。第２コンパレータ２２Ａは、エラーアンプ１６Ａのゲート電圧ＶＧと基準電圧Ｖｃ２とを比較している。エラーアンプ１６Ａのゲート電圧ＶＧが基準電圧Ｖｃ２を上回ると、第２コンパレータ２２Ａの出力がハイレベルになり、第２の電流源Ｉ２がコンデンサＣｒから電荷を引き抜いて参照電圧Ｖｒｅｆを徐々に低下させる。
本実施形態の電源装置１０においては、第１の電流源Ｉ１の能力が、第２の電流源Ｉ２の能力より高く設定されていることにより、電源装置１０の起動時又は調光機能により出力能力が上げられた際に、参照電圧Ｖｒｅｆを速やかに上昇させることができる。また、出力電流Ｉｏｕｔのリップルを抑制された範囲に収束させる際に参照電圧Ｖｒｅｆを徐々に低下させることができ、参照電圧Ｖｒｅｆを適切な値に調整することができる。
【００３３】
上記ダウン信号生成回路２２は、エラーアンプ１６Ａの出力電圧ＶＧの方が基準電圧Ｖｃ２よりも高くかつ所定の条件を満たしたときにスイッチＳＷ２をオンにして、定電流源Ｉ２の電流によってコンデンサＣｒを放電して参照電圧Ｖｒｅｆを引き下げるように動作する。
より具体的には、ダウン信号生成回路２２は、上記第２コンパレータ２２Ａの出力がハイレベルに変化したことに応じて計時動作を開始するタイマー回路２２Ｂと、該タイマー回路２２Ｂの出力を反転するインバータ２２Ｃと、該インバータ２２Ｃの出力と第２コンパレータ２２Ａの出力との論理積をとるＡＮＤゲート２２Ｄとを備える。タイマー回路２２Ｂは定電流源とコンデンサとからなるアナログ回路であってもよいし、クロック信号を計数するカウンタ回路のようなデジタル回路であってもよい。
【００３４】
上記タイマー回路２２Ｂは計時動作の開始と同時に出力がハイレベルに変化し、予め設定された所定の時間を計時すると出力がローレベルに変化するように動作する。これによって、ダウン信号生成回路２２は、第２コンパレータ２２Ａの出力のハイレベルの期間がタイマー回路２２Ｂが計時する所定の時間よりも長い場合にその長い時間の間だけＡＮＤゲート２２Ｄの出力がハイレベルに変化して、スイッチＳＷ２をオンにして、定電流源Ｉ２の電流によってコンデンサＣｒを放電して参照電圧Ｖｒｅｆを引き下げる。
【００３５】
図２の電源装置１０においては、特に限定されるものではないが、一点鎖線Ａで囲まれた範囲の回路素子（参照電圧調整回路１７およびエラーアンプ１６Ａを構成する素子）は、１個の半導体基板（半導体チップ）上に、半導体集積回路（ＩＣ）として形成されている。なお、電流制御用のトランジスタＭ１は、外付け素子として半導体集積回路に接続されているが、半導体チップに内蔵される構成としてもよい。また、コンデンサＣｒは、半導体チップに内蔵された素子として設けられているが、外付け素子として半導体集積回路に接続する構成としてもよい。
【００３６】
＜動作説明＞
図２の電源装置１０においては、ＤＣ／ＤＣコンバータ１３において高調波抑制が図られることで、ＤＣ／ＤＣコンバータ１３により変換された出力電圧ＶＬＥＤ＋に、交流電源ＡＣの周波数に依存したリップルが生じる。一方、電源装置１０の出力電流Ｉｏｕｔは定電流制御回路１６により目標電流に制御される。したがって、通常であれば、低電位側の出力電圧ＶＬＥＤ−にも同位相及び同じ大きさのリップルが生じ、負荷に流される出力電流Ｉｏｕｔからはリップルが除去される。
【００３７】
図３は、図２の電源装置１０における参照電圧調整回路１７の動作を停止させた状態で、参照電圧Ｖｒｅｆを変化させて定電流回路が制御する電流値を変化させたときの電源装置の動作を説明する信号波形図である。図３において、「ＶＬＥＤ−」は低電位側の出力端子Ｔ２の出力電圧、「Ｖｒｅｆ」はエラーアンプ１６Ａの参照電圧Ｖｒｅｆ、「Ｖ＿ＭＯＳ＿Ｓ」はトランジスタＭ１のソース電圧、「Ｉｏｕｔ」は出力電流を示す。また、図３において横軸は時間であり、図３は定電流制御回路１６の電流が所定の速度で低下したときの波形を示している。
【００３８】
先ず、参照電圧調整回路１７の制御を省略し、定電流制御回路１６の参照電圧Ｖｒｅｆを所定の速度で低下させた場合における電源装置１０の各接続点の電圧及び電流について説明する。
この場合、図３の範囲Ｈ１に示すように、参照電圧Ｖｒｅｆが均衡電圧ＶＤ（出力電流Ｉｏｕｔのリップルが抑制される範囲におけるＶＬＥＤ−のリップルボトム電圧のうち最小の電圧）に対応する電圧ＶＲより高い範囲では、低電位側の出力電圧ＶＬＥＤ−に生じるリップルは小さく、かつ参照電圧Ｖｒｅｆの変化に対する出力電圧ＶＬＥＤ−のリップルのボトム電圧の変化の割合は小さくなる。また、範囲Ｈ１では、電流制御用のトランジスタＭ１の動作領域が飽和領域に達する期間Ｔｂ（図１(Ｃ)参照）が生じるため、トランジスタＭ１は、リップルの谷の部分で電流を目標電流に制御することができず、出力電流Ｉｏｕｔにリップルが生じる。
【００３９】
一方、図３の範囲Ｈ２に示すように、参照電圧Ｖｒｅｆが電圧ＶＲより低い範囲では、参照電圧Ｖｒｅｆの変化に応じて低電位側の出力電圧ＶＬＥＤ−に生じるリップルのボトム電圧が比較的に大きな割合で上昇する。このボトム電圧の上昇分は、トランジスタＭ１で生じる損失分に相当する。また、範囲Ｈ２では、電流制御用のトランジスタＭ１は、全期間、非飽和領域で動作するため電流を目標電流に制御できる。したがって、出力電流Ｉｏｕｔにリップルが生じない。
【００４０】
図３に示した特性から、定電流制御回路１６の目標電流の最も適した設定は、出力電流Ｉｏｕｔのリップルが生じない範囲Ｈ２で、低電位側の出力電圧ＶＬＥＤ−に生じるリップルのボトム電圧が最も低い均衡電圧ＶＤとなる設定である。ボトム電圧が均衡電圧ＶＤとなる設定では、出力電流Ｉｏｕｔからリップルが除去される範囲おいてトランジスタＭ１で生じる損失が最も少なくなる。この均衡電圧ＶＤは、目標電流の変化に対するボトム電圧の変化の割合を示す勾配が、比較的に大きな勾配からゼロに近い小さな勾配に変化する境界にある。
【００４１】
参照電圧調整回路１７は、図３の特性を利用して、低電位側の出力電圧ＶＬＥＤ−のリップルのボトム電圧を均衡電圧ＶＤに近づけるように、定電流制御回路１６の目標電流すなわち参照電圧Ｖｒｅｆを制御する。
例えば参照電圧Ｖｒｅｆの値が、図３の範囲Ｈ２にあるとすると、コンパレータ１７Ａの出力によりスイッチＳＷ１がオンされて、電流源Ｉ１の電流によりコンデンサＣｒが充電されて参照電圧Ｖｒｅｆが上昇し、ボトム電圧は均衡電圧ＶＤに近づく方向に変化する。
【００４２】
一方、参照電圧Ｖｒｅｆの値が、図３の範囲Ｈ１にあるとすると、コンパレータ２２Ａの出力によりスイッチＳＷ２がオンされて、電流源Ｉ２の電流によりコンデンサＣｒが放電されて参照電圧Ｖｒｅｆが下降し、リップルのボトム電圧は均衡電圧ＶＤに近づく方向に変化する。
具体的には、出力電流Ｉｏｕｔに抑制された範囲でリップルが僅かに残っているとき（例えば５％以内のリップルが残っているとき）にトランジスタＭ１の制御を固定させる。これにより、電源装置１０の状態が、図３の範囲Ｈ１と範囲Ｈ２との境界（均衡点Ｐ）の近傍に収束されるように制御される。すなわち、出力電流Ｉｏｕｔのリップルが例えば５％以内に抑制された範囲で、出力電圧ＶＬＥＤ−のボトム電圧が最小の電圧である均衡電圧ＶＤの近傍に収束される。
【００４３】
以上説明したように、上記実施形態の電源装置１０及びリップル抑制方法によれば、高調波を抑制しつつ交流電源ＡＣから直流電圧を生成することで、変換された直流電圧にリップルが生じても、定電流制御回路１６の制御により、負荷に出力される出力電流Ｉｏｕｔのリップルを十分に抑制することができる。これにより、例えば発光ダイオード列１５の照明光にフリッカが発生したり、人の目では認識できないようなフリッカであってもデジタルカメラで撮影した際に画面に縞模様のようなノイズが現れてしまったりするのを抑制することができる。
また、上記実施形態の電源装置１０及びリップル抑制方法によれば、定電流制御回路１６および参照電圧調整回路１７により、低電位側の出力電圧ＶＬＥＤ−のボトム電圧が、均衡電圧ＶＤに収束するように制御される。これにより、出力電流Ｉｏｕｔのリップルを抑制しつつ、定電流制御回路１６のトランジスタＭ１で生じる損失を低減することができる。
【００４４】
例えば、比較例として、定電流制御回路１６の目標電流が所定の電流とされる構成において、ＤＣ／ＤＣコンバータ１３に出力電力が大きくなる方の誤差が生じたとする。この場合、図１（Ｂ）に示すように、定電流制御回路１６のトランジスタＭ１は電圧降下量が大きくなるように制御されて、定電流制御回路１６の目標電流が維持される。この場合、トランジスタＭ１では電圧降下Ｖｂ分の損失が生じる。
しかし、このような誤差が生じた場合でも、上記実施形態の電源装置１０によれば、参照電圧調整回路１７が、定電流制御回路１６の目標電流を大きくするように参照電圧Ｖｒｅｆを変化させて、出力電圧ＶＬＥＤ−のボトム電圧を均衡電圧ＶＤに収束させる。これにより、定電流制御回路１６では、出力電流Ｉｏｕｔが大きくなるようにトランジスタＭ１のオン抵抗が低く制御され、定電流制御回路１６で生じる損失が低減される。発光ダイオード列１５の順方向電圧Ｖｆは電流値に応じて僅かに変化するため、出力電流Ｉｏｕｔの増加に伴い、発光ダイオード列１５で降下する電圧が増大する。このため、トランジスタＭ１のオン抵抗が低下されることで、図１（Ａ）に示すような、定電流制御回路１６で生じる損失が少ない動作が実現される。
【００４５】
また、比較例として、定電流制御回路１６の目標電流が一定とされる構成において、ＤＣ／ＤＣコンバータ１３に出力電力が小さくなる方の誤差が生じたとする。この場合、図１（Ｃ）に示すように、一定の目標電流に合わせた制御が行われると、定電流制御回路１６のトランジスタＭ１が飽和領域で動作する期間Ｔｂが発生し、出力電流Ｉｏｕｔにリップルが生じる。
しかし、このような場合でも、上記実施形態の電源装置１０によれば、参照電圧調整回路１７が、定電流制御回路１６の目標電流を小さくするように参照電圧Ｖｒｅｆを変化させて、出力端子Ｔ２の電圧”ＶＬＥＤ−”のリップルのボトム電圧を均衡電圧ＶＤの近傍に収束させる。これにより、出力電流Ｉｏｕｔが小さくなるように、定電流制御回路１６のトランジスタＭ１のオン抵抗が高く制御されて、トランジスタＭ１が飽和領域で動作する期間Ｔｂが削減される。
【００４６】
そのため、発光ダイオード列１５に出力される電流にリップルが含まれていたとしても、この発光ダイオードを照明とする環境下で例えばデジタルカメラで撮影をした際にフリッカがとらえられないようなレベルまでリップルが抑制される。そして、この場合でも、ＤＣ／ＤＣコンバータ１３の出力電力が負荷を駆動できないレベルまで低下しなければ、出力電流Ｉｏｕｔのリップルが抑制された状態で発光ダイオード列１５を正常に駆動することができる。
図４には、上記実施形態におけるリップル抑制制御時の回路内部の各点の電位の変化の様子が示されている。図４において、（Ａ）は参照電圧Ｖｒｅｆおよびエラーアンプ１６Ａへ入力される出力電流の検出電圧すなわち電流制御用トランジスタＭ１のソース電圧Ｖ＿ＭＯＳ＿Ｓ、（Ｂ）は電流制御用トランジスタＭ１のゲート電圧ＶＧ、（Ｃ）はゲート電圧ＶＧのパルス幅、（Ｄ）はタイマー回路２２Ｂの出力、（Ｅ）はインバータ２２Ｃの出力、（Ｆ）はＡＮＤゲート２２Ｄから出力されるダウン信号Ｖdownの変化をそれぞれ示している。
【００４７】
図４に示すように、上記実施形態の電源装置においては、リップルが大きいとパルス幅の大きなダウン信号Ｖdownが生成され、それによって参照電圧Ｖｒｅｆが下がり、ゲート電圧ＶＧのパルス幅が次第に小さくなって行き、検出電圧に含まれるリップルが所定のリップル率（例えば５％）以下の範囲内に収束する。ここで、リップル率は、((クランプ電圧−ボトム)／クランプ電圧)×１００で表される値である。
以上、定電流制御回路１６を構成するエラーアンプ１６Ａおよび参照電圧調整回路１７を構成するコンパレータ１７Ａ，２２Ａがオフセットを有していない場合の動作について説明した。次に、エラーアンプ１６Ａおよびコンパレータ１７Ａ，２２Ａがオフセットを有している場合について説明する。
【００４８】
本発明者らが先に出願した発明（特願２０１８−２１１６１４）の第６実施形態の電源装置においては、本発明のコンパレータ２２Ａに相当するコンパレータが電流制御用トランジスタＭ１のソース電圧を監視することで出力電流に含まれるリップルを検出する方式であった。そのため、コンパレータやエラーアンプにオフセットがあると、オフセット電圧に電流検出電圧のリップル成分が埋もれてしまって、リップルを正常に検出できなくなる状態が発生することがあり、リップル率が増加したり過度にリップルを抑制したりする等の課題があった。
【００４９】
本発明は、リップルの情報を含んだ信号の中では一番振幅が大きい電流制御用トランジスタＭ１のゲート制御電圧ＶＧであり、ＶＧ電圧の振幅はリップルが発生している間は高くなることに着目し、ＶＧ電圧を監視してリップルを検出し、ＶＧ電圧が高くなる時間が一定以下になるように制御することにより、リップルを例えば５％以下のような範囲に抑制するようにしている。なお、この方法では、ＶＧ電圧が高くなる時間を一定以下にすることでリップル率をある値（例えば５％）以下に収束させる制御が可能となる。
【００５０】
本発明の実施形態である図１に示されている電源装置１０のように、出力電流の検出電圧を入力とするエラーアンプ１６Ａを備えた定電流制御回路１６においては、理想的な動作は、図４に示すように、ＶＲＥＦ端子電圧（Ｖｒｅｆ）とリップル検出電圧の平坦な部分が重なる動作であるが、エラーアンプ１６Ａにオフセット電圧が発生すると、図５や図６に示すように、（＋）方向または（−）方向にそれぞれ電圧の誤差が生じる。その結果、先願発明（特願２０１８−２１１６１４）のように、オフセット対策をしていない場合には、出力電流Ｉｏｕｔの均衡点（図３のＰ点）と実際に回路が収束する点にズレが生じる。
【００５１】
具体的には、ＬＥＤ電流（出力電流Ｉｏｕｔ）にリップルが発生している状態においては、電流制御用トランジスタＭ１のゲート制御電圧ＶＧはリップルが発生していない領域に比べて高くなるが、そこへ（＋）方向のオフセットが付加されると、リップルの幅が広がってリップル率も増加して、図５（Ａ）に示すように、所望のリップル率以下に収束しにくくなる。
これに対し、上記実施形態のようにオフセット対策のための回路（タイマー２２Ｂ、ＡＮＤゲート２２Ｄ等）を設けた電源装置１０においては、図５（Ｂ）に示すように、ＶＧ電圧の幅が速やかに狭くなり、ＬＥＤ電流に含まれるリップルが小さくなって、所望のリップル率以下に収束させることができる。
【００５２】
一方、エラーアンプ１６Ａに（−）方向のオフセットが発生した場合に何ら対策をしないと、ＬＥＤ電流（出力電流Ｉｏｕｔ）にリップルが含まれていたとしてもエラーアンプ１６Ａがリップルを検出できなくなり、図６（Ａ）に示す期間Ｔｃのように、ＶＧ電圧が高くならずいわゆる絞り込み過ぎの状態となる。この状態ではリップルは発生しないが、トランジスタＭ１では流しきれない分の電流でコンデンサＣｏｕｔがチャージされ、ＬＥＤ（＋）電圧とＬＥＤ（−）電圧が上昇して過電圧が発生する等、回路が正常に動作しない事態に陥ってしまうおそれがある。
これに対し、上記実施形態のようにオフセット対策をした電源装置１０においては、図６（Ｂ）に示すように、ＶＧ電圧の幅が一定以下となるように制御することができるため、絞り込み過ぎの状態が発生せず、所望のリップル率以下に収束させることができる。
【００５３】
次に、上記実施形態の電源装置におけるリップル率と電流制御用トランジスタＭ１のゲート制御電圧であるＶＧ電圧が高くなる期間（ＶＧ幅）との関係について説明する。
図７（Ａ），（Ｂ）は、図８に示すような構成の定電流制御回路において、平均電流を５００ｍＡとしたＬＥＤ電流に振幅がおよそ８０ｍＶの正弦波をリップルとして重畳し、ＶＲＥＦ端子電圧（Ｖｒｅｆ）を変化させた場合のシミュレーション結果を示す。このうち、図７（Ａ）はリップル検出電圧すなわち電流制御用トランジスタＭ１のソース電圧Ｖ＿ＭＯＳ＿Ｓの変化の様子を、また図７（Ｂ）はゲート制御電圧であるＶＧの変化の様子を示したものである。なお、ここでは、電流検出抵抗Ｒｓを０．１Ωに設定した。
【００５４】
図７（Ａ）の波形Ｓ０は、定電流制御をかけない状態における正弦波が重畳したＬＥＤ電流の波形を示す。図７（Ａ）の波形Ｓ１〜Ｓ６は、図８の定電流制御回路において、ＶＲＥＦ端子電圧（Ｖｒｅｆ）を７０ｍＶ，６５ｍＶ，６０ｍＶ，５５ｍＶ，５１ｍＶ，５０.１ｍＶのように変化させて定電流制御をかけた際のＬＥＤ電流の波形を示す。例えばＶｒｅｆを７０ｍＶとした場合、波形Ｓ１のように、リップル検出電圧は７０ｍＶにクランプされる。
一方、定電流制御を行なっている場合、平均電流は５００ｍＡに保たれるため、正弦波の山を削った分だけ谷が埋まり、正弦波のボトムが持ち上がっていることが分かる。このボトムが持ち上がる現象は、リップルが小さくなることを意味している。そして、図７（Ｂ）より、ＬＥＤ電流の波形の谷の部分でＶＧ電圧が高くなっており、谷が浅くなるに従ってＶＧ電圧が高くなる期間（ＶＧ幅）Ｔｓ1〜Ｔｓ6が狭くなっていることが分かる。
【００５５】
上記実施形態の電流装置は、上記のような特性を利用して、図２のような構成（参照電圧調整回路１７）を採用して、ＶＲＥＦ端子電圧（Ｖｒｅｆ）を変化させることで、リップルを小さくしている。また、図２の参照電圧調整回路１７の構成においては、エラーアンプ１６Ａにオフセット電圧が発生したとしても、ＶＧ幅を次第に狭めて一定幅になるように参照電圧Ｖｒｅｆを変化させて、リップル率を所定値以下に収束させることができる。
次の表１には、上記シミュレーション結果により得られたＶＲＥＦ端子電圧とＬＥＤ電流のボトム電圧とリップル率とＶＧ幅との関係を示す。また、図９は、上記パラメータのうち、リップル率とＶＧ幅との関係をグラフに示したものである。
【００５６】
【表１】
2020198752.tif 000003
表１および図９より、ＶＧ幅を０．９ｍｓ（ミリ秒）に設定すれば、リップル率を４．４％以下に抑えることができることが分かる。上記実施形態（図１）の電流装置においては、先ず収束させたいリップル率を決定し、図９を用いて決定したリップル率に対応するＶＧ幅を読み取り、そのＶＧ幅になるようにタイマー回路２２Ｂの計時時間Ｔｘを決定するようにしている。
【００５７】
（変形例）
次に、図１０〜図１３を用いて上記実施形態の電流装置の変形例について説明する。
このうち図１０は、上記実施形態の電源装置の第１の変形例を示す回路構成図である。
第１の変形例の電源装置は、図１０に示されているように、参照電圧調整回路１７が形成されている半導体集積回路（ＩＣ）に、高電位側の出力端子の電圧ＶＬＥＤ＋を入力とし、定電流制御回路１６を構成するエラーアンプ１６Ａの動作電圧Ｖdd１（例えば＋１０Ｖ）を生成する第１内部電源回路３１およびこの第１内部電源回路３１により生成された電圧Ｖdd１を入力とし、上記エラーアンプ１６Ａ以外の回路の動作電圧Ｖdd２（例えば＋５Ｖ）を生成する第２内部電源回路３２が設けられている。第１内部電源回路３１と第２内部電源回路３２はそれぞれシリーズレギュレータなどにより構成することができる。
【００５８】
また、本変形例においては、エラーアンプ１６Ａの出力端子（Ｍ１のゲート端子）と接地点との間に、抵抗Ｒ１，Ｒ２からなる分圧回路２３を設け、抵抗Ｒ１とＲ２でエラーアンプ１６Ａの出力であるトランジスタＭ１のゲート電圧ＶＧを分圧した電圧を、参照電圧調整回路１７のコンパレータ２２Ａへ入力するように構成されている。
このような構成によれば、上記のように、エラーアンプ１６Ａの動作電圧Ｖdd１とエラーアンプ１６Ａ以外の回路の動作電圧Ｖdd２とが異なる場合にも、前述した制御方式を実現して、出力電流Ｉｏｕｔに含まれるリップルを小さくして、出力電流Ｉｏｕｔを均衡点Ｐに近づけ、リップル率を所定値以下に収束させることができる。
【００５９】
また、第１内部電源回路４１により生成された高い電圧Ｖdd１（＋１０Ｖ）をエラーアンプ１６Ａに動作電圧として供給することで、エラーアンプ１６Ａの出力電圧の振幅を大きくして、電流制御用のトランジスタＭ１のゲート電圧制御範囲を広げることができるようになる。
一方、エラーアンプ１６Ａ以外の回路には、第２内部電源回路４２により生成された低い電圧Ｖdd２（＋５Ｖ）を動作電圧として供給することで、ＩＣの消費電流を低減することができるとともに、エラーアンプ１６Ａ以外の回路を構成する素子として高耐圧の素子を使用する必要がなくなり、チップサイズの低減を図ることができる。
【００６０】
図１１は、上記実施形態の電源装置の第２の変形例を示す回路構成図である。
第２の変形例の電源装置は、トランジスタＭ１のゲート電圧ＶＧを監視するコンパレータとして、２個のコンパレータ２２Ａ１，２２Ａ２を設けるとともに、基準電圧Ｖｃ21，Ｖｃ22を生成する抵抗分圧回路（Ｒ３〜Ｒ５）２４を設け、コンパレータ２２Ａ１，２２Ａ２がＶＧ電圧とそれぞれ異なる基準電圧Ｖｃ21，Ｖｃ22とを比較するように構成されている。また、コンパレータ２２Ａ１，２２Ａ２の後段にロジック回路２２Ｅを設けて、例えばゲート電圧ＶＧのレベルに応じて２個のコンパレータ２２Ａ１，２２Ａ２のうち一方のコンパレータの出力を選択して、タイマー回路２２ＢとＡＮＤゲート２２Ｄへ供給するように構成されている。
【００６１】
上記実施形態の電源装置においては、電流制御用のトランジスタＭ１として外付け素子を使用しており、Ｍ１としてどのような特性を有するトランジスタが接続されるか分からず、ユーザーが選択する素子によっては、ＶＧ電圧が低くなることが考える。また、コンパレータ２２Ａが比較する基準電圧Ｖｃ２の最適な設定は、ゲート電圧ＶＧの低い方のレベルよりも若干高い値である。そのため、図１２に示すように、高いＶＧ電圧に合わせて設定された基準電圧Ｖｃ21ではＶＧ電圧の変化を検出できない事態が生じるおそれがあるが、図１１のような構成によれば、ＶＧ電圧が低い場合には低い方の基準電圧Ｖｃ22を選択して使用することで、どのような特性を有するトランジスタが接続されたとしても、検出不可能な状態になるのを回避することができる。
【００６２】
図１３は、上記実施形態の電源装置の第３の変形例を示す回路構成図である。
第３の変形例の電源装置は、図１の実施形態の電源装置における参照電圧調整回路１７のＡＮＤゲート２２Ｄの後段に、ＡＮＤゲート２２Ｄの出力の立ち上がりに同期して所定の幅のパルスを生成するワンショットパルス生成回路２２Ｆを設けて、生成したパルスで参照電圧生成回路２１のスイッチＳＷ２をオンさせるように構成したものである。
【００６３】
図１の実施形態の電源装置においては、ＶＧ電圧に基いてリップルを検出した場合、タイマー回路２２Ｂの計時時間Ｔｘよりも長い領域がダウン信号の幅となるため、ダウン信号Ｖdownの幅が初めは大きくその後リップルが小さくなるにしたがって次第に狭くなるが、本変形例においては、Ｔｘ経過後、一定の幅を有するダウン信号を出力することが可能である。この変形例の制御方法では、均衡点に到達するまでの時間が長くなるが、一周期当たりのＶref減少量をコントロールすることが可能となり、絞り過ぎの状態に陥りにくくすることができる。
【００６４】
以上、本発明の各実施形態について説明したが、本発明は上記実施形態に限定されるものでない。例えば上記実施形態では、調光制御方式として、整流回路１１の前に位相制御方式の調光調節手段１２を設けたものを示したが、このような制御方式に限定されず、一次側制御回路１４へ調光制御電圧（ＤＣ電圧）やＰＷＭ（パルス幅変調）方式のパルスを入力したり、二次側へ調光のための情報を与えて二次側から一次側制御回路１４へのフィードバック値を調節して、一次側制御回路１４が調光制御するような構成も可能である。
【００６５】
また、上記実施形態では、電圧変換回路（１３）からリップルを含んだ直流電圧が出力される第１電位点として、低電位側の出力端子Ｔ２（トランジスタＭ１のドレイン電圧）を使用した例を示したが、本発明に係る第１電位点は、電圧変換回路の高電位側の出力部から電流制御部（１６）までの出力電流の電流経路上であればどこに設定されてもよい。また、上記実施形態では、出力電流の大きさを示す電流検出電圧として、ソース電圧Ｖ＿ＭＯＳ＿Ｓを適用した例を示したが、電流検出電圧はこれに限らず、電流検出要素（電流検出抵抗など）が、出力電流経路上の別の箇所に設けられた場合には、そこから電流検出電圧を入力する構成としてもよい。
【００６６】
また、ＤＣ／ＤＣコンバータ１３としては、上記実施形態に示したようなフライバック型に限定されず、フォワード型のコンバータさらにはトランスを有していない非絶縁型のスイッチング電源装置など、様々な変形例に適用することができる。
さらに、上記実施形態では、本発明を、発光ダイオードを駆動する電源装置に適用した例を示したが、本発明は、照明用の有機ＥＬ素子を駆動する電源装置、その他、任意の負荷を電流駆動する電源装置に広く利用することができる。
【符号の説明】
【００６７】
１０・・・電源装置、１１・・・整流回路、１２・・・調光調節手段、１３・・・ＤＣ／ＤＣコンバータ、１４・・・一次側制御回路、１５・・・発光ダイオード列（負荷）、１６・・・定電流制御回路、１６Ａ・・・エラーアンプ（差動回路）、１７・・・参照電圧調整回路、１７Ａ・・・第１コンパレータ、２１・・・参照電圧生成回路、２２・・・ダウン信号生成回路、２２Ａ・・・第２コンパレータ、２２Ｂ・・・タイマー回路、２２Ｄ・・・ＡＮＤゲート（論理回路）、２３，２４・・・分圧回路、ＡＣ・・・交流電源、Ｃｏｕｔ・・・出力コンデンサ、Ｃｒ・・・コンデンサ（電圧保持手段）、ＴＲ・・・トランス、Ｍ０・・・スイッチング素子、Ｍ１・・・電流制御用トランジスタ（電流制御手段）、Ｒｓ・・・電流検出抵抗、ＳＷ１，ＳＷ２・・・スイッチ、Ｔ１，Ｔ２・・・出力端子、Ｉ１，Ｉ２・・・定電流源、Ｉｏｕｔ・・・出力電流、Ｖｒｅｆ・・・参照電圧、ＶＬＥＤ＋，ＶＬＥＤ−・・・出力電圧、Ｖ＿ＭＯＳ＿Ｓ・・・ソース電圧（電流検出電圧）
【図１】
2020198752.tif 000004
【図２】
2020198752.tif 000005
【図３】
2020198752.tif 000006
【図４】
2020198752.tif 000007
【図５】
2020198752.tif 000008
【図６】
2020198752.tif 000009
【図７】
2020198752.tif 000010
【図８】
2020198752.tif 000011
【図９】
2020198752.tif 000012
【図１０】
2020198752.tif 000013
【図１１】
2020198752.tif 000014
【図１２】
2020198752.tif 000015
【図１３】
2020198752.tif 000016