(57)【要約】      （修正有）【課題】転送クロックの異常によって、次段に転送される読取画像に含まれる異常画像を適切に検出することができる画像処理装置、画像処理方法及びプログラムを提供する。【解決手段】画像処理回路は、基準クロックを生成する位相同期回路と、基準クロックに基づいて生成され、読取画像データを次段に転送する制御信号であるライン同期を示すＬＳＹＮＣ信号と、位相同期回路のロック状態を示すロック信号と、転送したライン数をカウントし保持するレジスタと、異常画像の発生の有無を検出する異常検出部を備え、異常画像発生のラインを特定し検出する。【選択図】図３
2020198558.tif 000002
【特許請求の範囲】
【請求項１】
位相同期回路のロック状態に基づいて、受信画像における異常ライン画像を検出する異常検出部を備える
画像処理装置。
【請求項２】
前記異常検出部は、
前記ロック状態を示すロック信号の立ち下がりタイミングに基づき、前記異常ライン画像の前記受信画像におけるライン位置を検出する
請求項１に記載の画像処理装置。
【請求項３】
前記異常検出部は、
前記ロック信号の立ち上がりタイミングに基づき、前記ライン位置を起点とした前記異常ライン画像のライン数を検出する
請求項２に記載の画像処理装置。
【請求項４】
前記異常ライン画像のライン位置情報を保持する異常ライン位置レジスト部と、
前記異常ライン画像のライン数情報を保持する異常ライン数レジスト部と、
前記異常ライン位置レジスト部及び前記異常ライン数レジスト部のそれぞれにおけるレジスタを切り替えるレジスタ切替部と、を備え、
前記レジスタ切替部は、
１ページ分の前記受信画像に複数の前記異常ライン画像が含まれる場合、前記異常ライン位置レジスト部に含まれる複数のレジスタのうち、前記ライン位置情報が保持されたレジスタとは別のレジスタに切り替え、前記異常ライン数レジスト部に含まれる複数のレジスタのうち、前記ライン数情報が保持されたレジスタとは別のレジスタに切り替える
請求項３に記載の画像処理装置。
【請求項５】
前記異常検出部により検出された前記異常ライン画像の前記受信画像におけるライン位置と、前記ライン位置を起点とした前記異常ライン画像のライン数と、に基づいて、前記受信画像における前記異常ライン画像の近傍の画像データを用いて補正された補正画像を出力する補正画像出力部を備える
請求項１乃至４の何れか１項に記載の画像処理装置。
【請求項６】
１ページ分の前記受信画像を蓄積する画像蓄積部を備え、
前記補正画像出力部は、
１ページ分の前記受信画像における前記異常ライン画像が補正された前記補正画像を出力する
請求項５に記載の画像処理装置。
【請求項７】
前記補正画像出力部は、
前記異常ライン画像の近傍の画像データを用いた補間処理により補正された前記補正画像を出力する
請求項５、又は６に記載の画像処理装置。
【請求項８】
位相同期回路のロック状態に基づいて、受信画像における異常ライン画像を検出する工程を含む
画像処理方法。
【請求項９】
位相同期回路のロック状態に基づいて、受信画像における異常ライン画像を検出する、
処理をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、画像処理装置、画像処理方法、及びプログラムに関する。
【背景技術】
【０００２】
従来、読み取った原稿画像等の画像を複数のユニット間で転送する画像処理装置では、送信側ユニットで転送する画像の各ラインの先端又は後端の少なくとも一方にラベルデータを付加し、受信側ユニットでラベルデータに基づき、転送中の異常の検出や異常画像の補正を行う技術が知られている。
【０００３】
また、受信画像の各ラインで抽出したスジ等の異常の候補画素情報に基づき、受信画像に含まれる異常画像を検出し、補正する技術が開示されている（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術では、受信画像に含まれる異常画像を適切に検出できない場合があった。
【０００５】
開示の技術は、受信画像に含まれる異常画像を適切に検出することを課題とする。
【課題を解決するための手段】
【０００６】
開示の技術の一態様に係る画像処理装置は、位相同期回路のロック状態に基づいて、受信画像における異常ライン画像を検出する異常検出部を備える。
【発明の効果】
【０００７】
開示の技術によれば、受信画像に含まれる異常画像を適切に検出することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る画像処理装置の全体構成例を示すブロック図である。
【図２】実施形態に係るスキャナ及び画像処理ＡＳＩＣの構成例を示すブロック図である。
【図３】第１の実施形態に係る画像処理回路の機能構成例を示すブロック図である。
【図４】スキャナから画像処理ＡＳＩＣへの画像転送時の信号例を示す図であり、（ａ）は異常画像が発生していない場合を示す図、（ｂ）は異常画像が発生した場合を示す図である。
【図５】第１の実施形態に係る異常検出処理例を示す図である。
【図６】第１の実施形態に係る異常検出処理例を示すフローチャートである。
【図７】第１の実施形態に係る補正処理例を示す図であり、（ａ）はローカルメモリに蓄積された受信画像を示す図、（ｂ）は異常ライン画像と近傍のライン画像を示す図である。
【図８】第２の実施形態に係る画像処理回路の機能構成例を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一の構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１０】
［第１の実施形態］
＜第１の実施形態に係る画像処理装置１の構成＞
（画像処理装置１の全体構成）
図１は、実施形態に係る画像処理装置１の全体構成の一例を説明するブロック図である。図１に示すように、画像処理装置１は、スキャナ２と、画像処理ＡＳＩＣ(Application Specific Integrated Circuit)３と、記憶部であるローカルメモリ４と、コントローラＡＳＩＣ５と、チップセット６と、ＣＰＵ（Central Processing Unit）７と、記憶部であるメインメモリ８とを備える。ここで、ローカルメモリ４は画像蓄積部の一例である。
【００１１】
これらのうち、スキャナ２は、原稿画像を読み取り、読み取った画像データを画像処理ＡＳＩＣ３に転送する。
【００１２】
画像処理ＡＳＩＣ３は、スキャナ２により読み取られ、スキャナ２から受信した画像（以下、受信画像という）に対して種々の画像処理を実行し、処理後の受信画像をコントローラＡＳＩＣ５に出力する。また、画像処理ＡＳＩＣ３は、スキャナ２が同時に読み取った原稿の表面及び裏面のそれぞれの受信画像を、コピー用画像バッファ及び符号バッファとして用いられるローカルメモリ４に展開し、蓄積させる。そして、蓄積された原稿の表面及び裏面の受信画像を順に読み出して、コントローラＡＳＩＣ５に転送する。
【００１３】
コントローラＡＳＩＣ５は、チップセット６を介してメインメモリ８へ受信画像を展開する。チップセット６は、ＣＰＵ７とともに用いられ、コントローラＡＳＩＣ５及びＣＰＵ７によるメインメモリ８へのアクセスを制御する。
【００１４】
（スキャナ２及び画像処理ＡＳＩＣ３の構成）
次に、図２は、スキャナ２及び画像処理ＡＳＩＣ３の構成の一例の詳細を説明するブロック図である。図２に示すように、スキャナ２は、ＣＣＤ（Charge Coupled Device）２１と、Ａ／Ｄ（Analog／Digital）変換回路２２と、ＬＶＤＳ（Low Voltage Differential Signaling）トランスミッタ２３とを備える。
【００１５】
これらのうち、ＣＣＤ２１は、受光した光量に応答した電圧信号を出力する受光素子が１次元、又は２二次元に配列して構成され、各受光素子における原稿に応じたアナログ電圧信号をＡ／Ｄ変換回路２２に出力する。
【００１６】
Ａ／Ｄ変換回路２２は、ＣＣＤ２１から入力したアナログ電圧信号をデジタル電圧信号に変換してＬＶＤＳトランスミッタ２３に出力する電気回路である。
【００１７】
ＬＶＤＳトランスミッタ２３は、Ａ／Ｄ変換回路２２から入力したデジタル電圧信号をシリアル化してエンコードしたＬＶＤＳ信号を、画像処理ＡＳＩＣ３に出力する電子回路である。
【００１８】
画像処理ＡＳＩＣ３は、図２に示すように、ＬＶＤＳレシーバ３１と、画像処理回路３２と、画像転送Ｉ／Ｆ（Interface）部３３とを備える。
【００１９】
これらのうち、ＬＶＤＳレシーバ３１は、スキャナ２のＬＶＤＳトランスミッタ２３から入力したＬＶＤＳ信号をデコードした受信画像を、画像処理回路３２に出力する電子回路である。また、ＬＶＤＳレシーバ３１は、ＬＶＤＳトランスミッタ２３からＬＶＤＳ信号を受信する際に、受信処理を基準クロックに同期させるＰＬＬ（Phase Locked Loop；位相同期回路）を備え、ＰＬＬのロック状態を示すロック信号を画像処理回路３２に出力する。
【００２０】
ここで、ＰＬＬのロックとは、参照する基準クロックに対してＰＬＬの出力信号が同期していることをいう。なお、以下では、ＰＬＬがロックしていない状態（同期がとれていない状態）を、「ＰＬＬロックが外れた状態」という場合がある。
【００２１】
画像処理回路３２は、ＬＶＤＳレシーバ３１から受信画像の画像データ、ロック信号等を入力し、受信画像に対して後述する各種処理を行う。そして、処理後の受信画像を、画像転送Ｉ／Ｆ３３を介してコントローラＡＳＩＣ５に出力する電子回路である。また、画像処理回路３２は、速度変換用のＦＩＦＯ（First In First Out）回路を備え、ＦＩＦＯ回路を用いて、ＬＶＤＳレシーバ３１から入力した受信画像を、画像処理回路３２で用いられる内部クロックに同期できるように構成されている。
【００２２】
＜画像処理回路３２の機能構成＞
次に、図３は、画像処理装置１における画像処理回路３２の機能構成の一例を説明するブロック図である。図３に示すように、画像処理回路３２は、異常検出部３２１と、ＦＩＦＯ処理部３２２と画像処理部３２３と、ローカルメモリアクセス制御部３２４と、画像補正部３２５とを備える。
【００２３】
画像処理装置１において、異常検出部３２１は、ＬＶＤＳレシーバ３１から入力したロック信号に基づいて、受信画像における異常ライン画像を検出する。ここで、異常ライン画像とは、受信画像に含まれるライン画像のうち、異常画像を含むライン画像をいう。また、異常画像とは、受信画像において、スキャナ２から画像処理ＡＳＩＣ３への転送エラーにより画像データが欠落した部分や、ノイズが大きくなった部分をいう。
【００２４】
受信画像は、異常検出部３２１、ＦＩＦＯ処理部３２２、画像処理部３２３、及びローカルメモリアクセス制御部３２４を介してローカルメモリ４に蓄積される。画像補正部３２５は、異常検出部３２１による異常ライン画像の検出結果に基づき、ローカルメモリ４に蓄積された受信画像における異常画像を補正し、補正後の受信画像をコントローラＡＳＩＣ５に出力する。以下において、各部の詳細を説明する。
【００２５】
異常検出部３２１は、内部ＬＳＹＮＣ生成部３２１１と、内部ＦＧＡＴＥ生成部３２１２と、ラインカウント部３２１３と、異常ライン位置検出部３２１４と、異常ライン位置レジスト部３２１５と、異常ライン数検出部３２１６と、異常ライン数レジスト部３２１７と、レジスタ切替部３２１８とを備える。
【００２６】
これらのうち、内部ＬＳＹＮＣ生成部３２１１は、画像処理回路３２に入力される入力ＦＧＡＴＥ信号のアサートを基準に、予め定められた内部ＬＳＹＮＣ間隔設定値分だけ間隔をあけてアサートする内部ＬＳＹＮＣ信号を生成する。
【００２７】
内部ＦＧＡＴＥ生成部３２１２は、内部ＬＳＹＮＣ生成部３２１１により生成された内部ＬＳＹＮＣ信号のアサートのタイミングに同期するように、入力ＦＧＡＴＥ信号を遅延させた内部ＦＧＡＴＥ信号を生成する。
【００２８】
ラインカウント部３２１３は、１ページ分の受信画像に含まれるライン画像のうち、画像処理回路３２に入力されたライン画像のライン数をカウントする。
【００２９】
異常ライン位置検出部３２１４は、ロック信号の立ち下がりタイミングに基づき、異常ライン画像のライン位置を検出する。より詳しくは、異常ライン位置検出部３２１４は、ロック信号の立下りタイミングにおけるラインカウント値をラインカウント部３２１３から取得し、このラインカウント値を異常ライン画像のライン位置情報として、異常ライン位置レジスト部３２１５に出力して保持させる。
【００３０】
異常ライン位置レジスト部３２１５は、複数のレジスタを含んで構成され、異常ライン位置検出部３２１４により検出されたライン位置情報を保持する。
【００３１】
異常ライン数検出部３２１６は、ロック信号の立ち上がりタイミングに基づき、異常ライン位置検出部３２１４により検出されたライン位置を起点とした異常ライン画像のライン数を検出する。より詳しくは、異常ライン数検出部３２１６は、ロック信号の立ち上がりタイミングにおけるラインカウント値をラインカウント部３２１３から取得する。また、異常ライン数検出部３２１６は、異常ライン位置レジスト部３２１５に保持されたライン位置情報を取得する。そして、立ち上がり時のラインカウント値からライン位置情報を減算し、この減算値を異常ライン画像のライン数情報として、異常ライン数レジスト部３２１７に出力して保持させる。
【００３２】
異常ライン数レジスト部３２１７は、複数のレジスタを含んで構成され、異常ライン数検出部３２１６により検出されたライン数情報を保持する。
【００３３】
レジスタ切替部３２１８は、１ページ分の受信画像で、複数回ＰＬＬロックが外れた場合に、異常ライン位置レジスト部３２１５に含まれる複数のレジスタのうち、既にライン位置情報が保持されたレジスタとは別のレジスタに切り替えて、次のライン位置情報を保持させる。同様に、レジスタ切替部３２１８は、１ページ分の受信画像で複数回ＰＬＬロックが外れた場合に、異常ライン数レジスト部３２１７に含まれる複数のレジスタのうち、既にライン数情報が保持されたレジスタとは別のレジスタに切り替えて、次のライン数情報を保持させる。異常ライン位置レジスト部３２１５及び異常ライン数レジスト部３２１７のそれぞれに含まれるレジスタの数を増やせば、その分だけ検出可能な異常ライン画像の数を増やすことができるため、好適である。
【００３４】
ＦＩＦＯ処理部３２２は、受信画像の画像処理部３２３への転送速度を変換することで、画像処理部３２３のよる処理の動作クロックに受信画像を同期させる。
【００３５】
画像処理部３２３は、スキャナ２の読取光学系やＡ／Ｄ変換回路２２によるＡ／Ｄ変換に伴う画質劣化を補正するための各種画像処理を実行する。
【００３６】
ローカルメモリアクセス制御部３２４は、受信画像の画像データをローカルメモリ４へ蓄積させる制御を行う。
【００３７】
画像補正部３２５は、異常近傍画素抽出部３２５１と、画像補間部３２５２と、補正画像出力部３２５３とを備える。
【００３８】
これらのうち、異常近傍画素抽出部３２５１は、異常ライン位置レジスト部３２１５を参照して異常ライン画像のライン位置情報を取得し、異常ライン数レジスト部３２１７を参照して異常ライン画像のライン数情報を取得する。また、異常近傍画素抽出部３２５１は、ローカルメモリ４に蓄積された受信画像を読み出す。
【００３９】
異常近傍画素抽出部３２５１は、受信画像を読み出す際に、異常ライン画像のライン位置情報及びライン数情報に基づき、異常ライン画像の近傍の画素データを抽出し、異常ライン画像の画素データとともに画像補間部３２５２に出力する。
【００４０】
画像補間部３２５２は、異常ライン画像の近傍の画素データを用いた補間処理により、異常ライン画像に含まれる異常画像を補正する。そして、補正後の画像（補正画像）を補正画像出力部３２５３に出力する。
【００４１】
補正画像出力部３２５３は、画像補間部３２５２から入力した補正画像を、画像転送Ｉ／Ｆ３３（図２参照）を介してコントローラＡＳＩＣ５に出力する。
【００４２】
＜第１の実施形態に係る画像処理装置１による処理＞
次に、画像処理装置１による処理について、図４〜図７を参照して説明する。
【００４３】
図４は、スキャナ２から画像処理ＡＳＩＣ３への画像転送時の信号の一例を説明する図であり、（ａ）は異常画像が発生していない場合を説明する図、（ｂ）は異常画像が発生した場合を説明する図である。
【００４４】
図４において、ＣＬＯＣＫ信号は、ＬＶＤＳレシーバ３１でデコードされ、画像処理回路３２に入力される画像の画素クロック信号であり、ロック信号は、上述したように、ＬＶＤＳレシーバ３１のＰＬＬロック状態を示す信号である。また、入力ＬＳＹＮＣ信号は、受信画像に含まれる各ライン画像の先頭を表す信号であり、ＷＥ（Write Enable）信号は、受信画像のＦＩＦＯ書込みイネーブル信号であり、ＤＡＴＡ信号は、受信画像の画素データを示す信号である。
【００４５】
図４（ａ）において、スキャナ２から画像処理ＡＳＩＣ３への画像転送中に、ＰＬＬロックが外れずに正常に転送が行われると、異常検出部３２１は、入力ＬＳＹＮＣ信号のアサートに基づき、画像処理回路３２内のカウンタを回す。そして、受信画像の画素データが有効画像領域の画素に該当する場合に、異常検出部３２１は、ＷＥ信号をアサートし、有効画像領域の画素データをＦＩＦＯ処理部３２２にライトする。
【００４６】
図４（ａ）に示すように、ＷＥ信号がアサートされている期間のＤＡＴＡ信号が、有効画像としてＦＩＦＯ処理部３２２にライトされ、格子ハッチングで示した空転送のＤＡＴＡ信号は、ＦＩＦＯ処理部３２２にライトされない。このようにして、画像処理回路３２は、空転送のＤＡＴＡ信号等の異常画像を含まない画像を、出力画像として画像転送Ｉ／Ｆ３３に出力できる。
【００４７】
一方、図４（ｂ）に示すように、スキャナ２から画像処理ＡＳＩＣ３への画像転送中にＰＬＬロックが外れた場合、ロック信号がネゲートされ、ＰＬＬロックが外れている期間中、ＣＬＯＣＫ信号は停止する。これに伴い、異常検出部３２１は、画像処理回路３２内のカウンタを停止させる。その後、再度ＰＬＬロックされ、ＣＬＯＣＫ信号の発振が再開されると、異常検出部３２１は、この再開のタイミングで画像処理回路３２内のカウンタを再度回し始める。その結果、格子ハッチングで示す空転送期間中の無効画像領域の画素データがＦＩＦＯ処理部３２２にライトされ、画像処理回路３２からの出力画像に無効画像領域の画素データが異常画像として含まれる。
【００４８】
本実施形態に係る画像処理装置１は、受信画像において、このようなＰＬＬロック外れにより発生した異常画像を含む異常ライン画像を検出する。
【００４９】
（異常ライン画像の検出処理）
図５は、画像処理回路３２による異常検出処理の一例を説明する図である。以下、図３に示した画像処理回路３２の機能構成のブロック図を適宜参照しながら説明する。
【００５０】
図５において、入力ＦＧＡＴＥ信号は、受信画像における１ページ分の有効期間を表す信号であり、入力ＬＳＹＮＣ信号は、上述したように、受信画像に含まれる各ライン画像の先頭を表す信号である。
【００５１】
ＰＬＬロックの外れるタイミングが、入力ＬＳＹＮＣ信号のアサートタイミングを跨ぐと、ＬＶＤＳレシーバ３１は、入力ＬＳＹＮＣ信号を受信できず、図５に一点鎖線の丸５１で示したように１ライン分の欠落が生じる。
【００５２】
そのため、実施形態では、内部ＬＳＹＮＣ生成部３２１１により内部ＬＳＹＮＣ信号を生成し、また、内部ＦＧＡＴＥ生成部３２１２により内部ＦＧＡＴＥ信号を生成し、これらを受信画像の同期信号として用いることで、入力ＬＳＹＮＣ信号の欠落の影響を受けないようにしている。
【００５３】
図５に示すように、内部ＦＧＡＴＥ信号は、入力ＦＧＡＴＥ信号のアサートのタイミング５２に対して少し遅延したタイミング５２ａでアサートされるように生成される。内部ＬＳＹＮＣ信号は、入力ＬＳＹＮＣ信号のアサートのタイミング５３に対して少し遅延したタイミング５３ａでアサートされるように、また、内部ＦＧＡＴＥ信号に同期して生成される。図５の内部ＬＳＹＮＣ信号において矢印で示した期間５４は、予め定められた内部ＬＳＹＮＣ信号の間隔を示し、この間隔に応じて内部ＬＳＹＮＣ信号が生成される。
【００５４】
内部ＦＧＡＴＥ信号のアサートのタイミング５２ａで、ラインカウント部３２１３は、内部ＬＳＹＮＣ信号のアサートに応答したラインカウントを開始し、ラインカウント値はインクリメントされる。そして、内部ＦＧＡＴＥ信号のネゲートのタイミング５５で、ラインカウント部３２１３はリセットされ、ラインカウント値は０になる。
【００５５】
異常ライン位置検出部３２１４は、内部ＦＧＡＴＥのアサート期間中にロック信号の立ち下がりを検出すると、立ち下がりタイミングにおけるラインカウント値をラインカウント部３２１３から取得する。そして、取得したラインカウント値を異常ライン位置レジスト部３２１５に出力し、ライン位置情報として保持させる。
【００５６】
図５の例では、異常ライン位置検出部３２１４は、ロック信号の立ち下がりのタイミング５６で、ラインカウント値「１」を取得し、タイミング５７で、異常ライン位置レジスト部３２１５に出力して、ライン位置情報としてラインカウント値「１」を保持させている。また、異常ライン位置検出部３２１４は、ロック信号の立ち下がりのタイミング５８で、ラインカウント値「３」を取得し、タイミング５９で、異常ライン位置レジスト部３２１５に出力して、ライン位置情報としてラインカウント値「３」を保持させている。
【００５７】
一方、異常ライン数検出部３２１６は、内部ＦＧＡＴＥのアサート期間中にロック信号の立ち上がりを検出すると、立ち上がりタイミングにおけるラインカウント値をラインカウント部３２１３から取得し、また、異常ライン位置レジスト部３２１５に保持された異常ライン画像のライン位置情報を取得する。そして、取得したラインカウント値からライン位置情報を減算してライン数情報を取得し、異常ライン数レジスト部３２１７に出力して保持させる。
【００５８】
図５の例では、異常ライン数検出部３２１６は、ロック信号の立ち上がりのタイミング６０で、ラインカウント値「１」を取得し、また、異常ライン位置レジスト部３２１５に保持された異常ライン画像のライン位置情報「１」を取得する。そして、カウント値「１」からライン位置情報「１」を減算してライン数情報「０」を取得し、タイミング６１で異常ライン数レジスト部３２１７に出力して保持させている。
【００５９】
また、異常ライン位置検出部３２１４は、ロック信号の立ち上がりのタイミング６２で、ラインカウント値「４」を取得し、異常ライン位置レジスト部３２１５に保持された異常ライン画像のライン位置情報「３」を取得する。そして、カウント値「４」からライン位置情報「３」を減算してライン数情報「１」を取得し、タイミング６３で異常ライン数レジスト部３２１７に出力して保持させている。
【００６０】
異常ライン位置レジスト部３２１５に保持されたライン位置情報と、異常ライン数レジスト部３２１７に保持されたライン数情報から、受信画像におけるどの位置に何ラインに亘って異常ライン画像が発生したかを把握することができる。
【００６１】
次に、図６は画像処理回路３２による異常検出処理の一例を示すフローチャートである。
【００６２】
まず、ステップＳ６１において、異常検出部３２１は、内部ＦＧＡＴＥ信号がアサートしているか否かを判定する。
【００６３】
ステップＳ６１で、内部ＦＧＡＴＥ信号がアサートしていないと判定された場合（ステップＳ６１、Ｎｏ）、画像処理回路３２は処理を終了する。
【００６４】
一方、ステップＳ６１で、内部ＦＧＡＴＥ信号がアサートしていると判定された場合（ステップＳ６１、Ｙｅｓ）、ステップＳ６２において、異常ライン位置検出部３２１４は、ロック信号の立ち下がりを検知する。
【００６５】
ステップＳ６２で、ロック信号の立ち下がりが検知された場合（ステップＳ６２、Ｙｅｓ）、ステップＳ６３において、異常ライン位置検出部３２１４は、ラインカウント値をラインカウント部３２１３から取得し、異常ライン位置レジスト部３２１５に出力する。
【００６６】
続いて、ステップＳ６４において、異常ライン位置レジスト部３２１５は、入力したラインカウント値を、異常ライン画像のライン位置情報として保持する。その後、ステップＳ６１に移行し、ステップＳ６１以降の処理が再度実行される。
【００６７】
一方、ステップＳ６２で、ロック信号の立ち下がりが検知されなかった場合（ステップＳ６２、Ｎｏ）、ステップＳ６５において、異常ライン数検出部３２１６は、ロック信号の立ち上がりを検知する。
【００６８】
ステップＳ６５で、ロック信号の立ち上がりが検知された場合（ステップＳ６５、Ｙｅｓ）、ステップＳ６６において、異常ライン数検出部３２１６は、ラインカウント値をラインカウント部３２１３から取得する。
【００６９】
続いて、ステップＳ６７において、また、異常ライン数検出部３２１６は、異常ライン位置レジスト部３２１５に保持された異常ライン画像のライン位置情報を取得する。
【００７０】
続いて、ステップＳ６８において、異常ライン数検出部３２１６は、ラインカウント値からライン位置情報を減算し、減算値を異常ライン数レジスト部３２１７に出力する。
【００７１】
続いて、ステップＳ６９において、異常ライン数レジスト部３２１７は入力した減算値を異常ライン画像のライン数情報として保持する。
【００７２】
続いて、ステップＳ７０において、レジスタ切替部３２１８は、異常ライン位置レジスト部３２１５に含まれるレジスタと、異常ライン位置レジスト部３２１５に含まれるレジスタのそれぞれを切り替える。その後、ステップＳ６１に移行し、ステップＳ６１以降の処理が再度実行される。
【００７３】
一方、ステップＳ６５で、ロック信号の立ち上がりが検知されなかった場合（ステップＳ６５、Ｎｏ）、ステップＳ６１に移行し、ステップＳ６１以降の処理が再度実行される。
【００７４】
このようにして、画像処理回路３２は、受信画像に含まれる異常ライン画像のライン位置及びライン数を検出することができる。
【００７５】
（異常ライン画像の補正処理）
次に、図７は、画像処理回路３２による補正処理の一例を説明する図であり、（ａ）はローカルメモリ４に蓄積された受信画像を示す図、（ｂ）は（ａ）における異常ライン画像１００とその近傍のライン画像を示す図である。
【００７６】
図７（ａ）において、図中に示された各格子は受信画像における画素を示し、斜線ハッチングで示されている部分は、異常ライン画像１００、１０１及び１０２を示している。異常ライン画像１００及び１０１のそれぞれは、ライン数が「１」のものであり、異常ライン画像１０２は、ライン数が「２」のものである。
【００７７】
画像補正部３２５における異常近傍画素抽出部３２５１は、異常ライン位置レジスト部３２１５及び異常ライン数レジスト部３２１７を参照して、異常ライン画像のライン位置情報及びライン数情報を取得する。そして、これらの情報に基づき、ローカルメモリ４に蓄積された受信画像における異常ライン画像１００、１０１及び１０２と、その近傍の画像データを抽出し、画像補間部３２５２に出力する。
【００７８】
図７（ｂ）におけるライン画像１０３は、負の副走査方向（図７（ａ）参照）において異常ライン画像１００に隣接するライン画像であり、ライン画像１０５は、正の副走査方向において異常ライン画像１００に隣接するライン画像である。異常近傍画素抽出部３２５１は、異常ライン画像１００の近傍の画像データとして、ライン画像１０３及び１０５を抽出する。
【００７９】
画像補間部３２５２は、異常ライン画像１００に含まれる注目画素１０４の近傍画素Ａ〜Ｄの画素データを用いて、バイリニア補間方式に基づき、次の（１）式を用いて、注目画素１０４の画素データを算出する。
Ｄｐ＝（１−α）・（１−α）Ｄａ＋α・（１−β）・Ｄｂ
＋（１−α）・β・Ｄｃ＋α・β・Ｄｄ  ・・・（１）
ここで、（１）式のα、βはそれぞれ重み付け係数である。
【００８０】
画像補間部３２５２は、注目画素１０４の画素データを、（１）式で算出された画素データＤｐに置き換える。画像補間部３２５２は、このような処理を、図７（ａ）に示した主走査方向に沿って、受信画像の各画素に対して順番に実行することにより、異常ライン画像１００に含まれる全画素の画素データを画素データＤｐに置き換え、異常ライン画像１００を補正することができる。
【００８１】
なお、上述した例ではバイリニア補間方式を説明したが、これに限定されるものではなく、スプライン補間方式等の他の方式を用いてよい。また、上述した例では、副走査方向の正及び負方向の１ラインずつのライン画像を用いた補正を説明したが、これに限定されるものではなく、副走査方向の正及び負のそれぞれの方向における１ライン以上のライン画像を用いて補間を行ってもよい。さらに、注目画素１０４近傍のＡ〜Ｄの４画素を用いた補間に限定されず、注目画素１０４近傍のさらに多くの画素データを用いてもよい。広い範囲の画素データを用いると、高精細な補間処理が可能となるため、好適である。
【００８２】
異常ライン画像１０２のように、２ライン以上に亘る異常ライン画像の場合でも同様に、
副走査方向の正及び負のそれぞれの方向において、異常ライン画像１０２に隣接する１ライン以上のライン画像の画素データを用いて、異常ライン画像１０２に含まれる全画素の画素データを画素データＤｐに置き換え、異常ライン画像１０２を補正することができる。
【００８３】
＜作用効果＞
ＭＦＰ（Multifunction Peripheral/Printer/Product）やプリンタ等の画像処理装置において、スキャナ２で原稿を読み取って画像処理ＡＳＩＣ３へ画像転送している際に、読み取った画像に横スジが発生する場合があった。
【００８４】
発明者らの解析の結果、ＬＶＤＳ転送される画像データを受信する側の画像処理ＡＳＩＣ３において、静電気等の外的要因でＬＶＤＳレシーバ３１のＰＬＬロックが外れることが原因の１つとなり、横スジが発生することが分かった。
【００８５】
従来技術では、ＰＬＬロックが外れたタイミングによって、ライン画像の先端側または後端側の画像データが欠落するため、異常検出で用いるラベルデータを取得できず、異常検出を適切に行えなくなる場合がある。
【００８６】
本実施形態では、異常検出部３２１は、ＬＶＤＳレシーバ３１から入力したロック信号に基づいて、受信画像に含まれるライン画像のうち、異常画像を含む異常ライン画像を検出する。ロック信号に基づくため、受信画像において、ＰＬＬロック外れに起因する異常ライン画像を適切に検出することができる。また、異常検出部３２１により検出された異常ライン画像を適切に補正することで、正常な画像を得ることができる。
【００８７】
また、本実施形態では、異常検出部３２１は、ロック信号の立ち下がりタイミングに基づき、異常ライン画像の受信画像におけるライン位置を検出し、また、ライン位置を起点とした異常ライン画像のライン数を検出する。ライン位置とともにライン数を検出するため、複数ラインに跨った異常ライン画像であっても検出することができる。
【００８８】
また、画像データに基づき異常ライン画像を検出すると、ＣＲＣ（Cyclic Redundancy Check）確認回路や８ｂ１０ｂ復号回路等を備えることで回路規模が大きくなる場合があるが、本実施形態では、ロック信号に基づき異常ライン画像を検出するため、検出回路の規模を小さくすることができる。
【００８９】
さらに、本実施形態では、１ページ分の受信画像を蓄積するローカルメモリ４を備え、ローカルメモリ４に蓄積された１ページ分の受信画像を読み出す際に、異常ライン画像を補正する。蓄積された受信画像に対して補正処理を行うため、異常ライン画像が複数のラインに跨って発生した場合にも、異常ライン画像を補正することができる。
【００９０】
また、本実施形態では、１ページ分の受信画像に複数の異常ライン画像が含まれる場合に、異常ライン位置レジスト部３２１５に含まれる複数のレジスタのうち、ライン位置情報が保持されたレジスタとは別のレジスタに切り替える。また、異常ライン数レジスト部３２１７に含まれる複数のレジスタのうち、ライン数情報が保持されたレジスタとは別のレジスタに切り替える。これにより、１ページ分の受信画像に複数の異常ライン画像が含まれる場合にも、各異常ライン画像のライン位置及びライン数情報をレジスタに保持させ、異常ライン画像の補正処理に用いることができる。
【００９１】
［第２の実施形態］
次に、第２の実施形態に係る画像処理装置について説明する。
【００９２】
第１の実施形態では、ローカルメモリ４に受信画像を一時蓄積させ、蓄積された受信画像を読み出す際に、異常ライン画像を補正する例を説明した。
【００９３】
本実施形態に係る画像処理装置１ａは、画像処理ＡＳＩＣ３がラインメモリを備える。画像処理ＡＳＩＣ３は、受信画像における異常ライン画像の検出を行うとともに、受信画像に含まれる各ライン画像の画像データをラインメモリに蓄積する。そして、異常ライン画像が検出された場合には、ラインメモリに蓄積された異常ライン画像を読み出し、これをリアルタイムに補正する。以下に、この詳細を説明する。
【００９４】
本実施形態に係る画像処理装置１ａは、画像処理ＡＳＩＣ３ａを備え、画像処理ＡＳＩＣ３ａが画像処理回路３２ａを備える。図８は、画像処理回路３２ａの機能構成の一例を説明するブロック図である。
【００９５】
図８に示すように、画像処理回路３２ａは、ラインメモリ３２６と、ラインメモリアクセス制御部３２７とを備える。
【００９６】
ラインメモリ３２６は、受信画像に含まれる各ライン画像の画像データを蓄積する。ラインメモリ３２６は、異常ライン画像とその近傍のライン画像を少なくとも蓄積できる蓄積容量（記憶容量）を備えている。
【００９７】
ラインメモリアクセス制御部３２７は、受信画像に含まれるライン画像の画像データをラインメモリ３２６に蓄積させる制御を行う。
【００９８】
なお、上述した例では、画像処理回路３２ａがラインメモリ３２６を備える場合を説明したが、これに限定されるものではなく、画像処理ＡＳＩＣ３内の他の箇所にラインメモリ３２６が備えられてもよい。
【００９９】
本実施形態によれば、異常ライン画像とその近傍のライン画像を少なくとも蓄積して異常ライン画像の補正処理を行うため、補正処理を高速に行うことができる。
【０１００】
なお、これ以外の効果は、第１の実施形態で説明したものと同様であるため、重複した説明を省略する。
【０１０１】
以上、実施形態について説明してきたが、本発明は、具体的に開示された上記の実施形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【０１０２】
実施形態では、画像処理装置としてＭＦＰやプリンタの例を示したが、画像データとともにライン同期信号及び基準クロックを転送するライン同期転送を用いる機器にも広く適用可能である。また、実施形態では、電子回路及び電気回路等のハードウェアで各機能部を実現する例を説明したが、ＣＰＵによりソフトウェアで各機能部を実現しても良い。
【０１０３】
また、実施形態は、画像処理方法も含む。例えば、画像処理方法は、位相同期回路のロック状態を示す信号に基づいて、受信画像における異常ライン画像を検出する工程を含む。このような画像処理方法により、上述した画像処理装置と同様の効果を得ることができる。
【０１０４】
さらに、実施形態は、プログラムも含む。例えば、プログラムは、位相同期回路のロック状態を示す信号に基づいて、受信画像における異常ライン画像を検出する処理をコンピュータに実行させる。このようなプログラムにより、上述した画像処理装置と同様の効果を得ることができる。
【０１０５】
また、上記で説明した実施形態の各機能は、一又は複数の処理回路によって実現することが可能である。ここで、本明細書における「処理回路」とは、電子回路により実装されるプロセッサのようにソフトウェアによって各機能を実行するようプログラミングされたプロセッサや、上記で説明した各機能を実行するよう設計されたASIC(Application Specific Integrated Circuit)、DSP（digital signal processor）、FPGA（field programmable gate array）や従来の回路モジュール等のデバイスを含むものとする。
【符号の説明】
【０１０６】
１        画像処理装置
２        スキャナ
２１      ＣＣＤ
２２      Ａ／Ｄ変換回路
２３      ＬＶＤＳトランスミッタ
３        画像処理ＡＳＩＣ
３１      ＬＶＤＳレシーバ
３２      画像処理回路
３２１    異常検出部
３２１１  内部ＬＳＹＮＣ生成部
３２１２  内部ＦＧＡＴＥ生成部
３２１３  ラインカウント部
３２１４  異常ライン位置検出部
３２１５  異常ライン位置レジスト部
３２１６  異常ライン数検出部
３２１７  異常ライン数レジスト部
３２１８  レジスタ切替部
３２２    ＦＩＦＯ処理部
３２３    画像処理部
３２４    ローカルメモリアクセス制御部
３２５    画像補正部
３２６    ラインメモリ
３２７    ラインメモリアクセス制御部
３２５１  異常近傍画素抽出部
３２５２  画像補間部
３２５３  補正画像出力部
３３      画像転送Ｉ／Ｆ
４        ローカルメモリ
５        コントローラＡＳＩＣ
６        チップセット
７        ＣＰＵ
８        メインメモリ
１００〜１０２  異常ライン画像
【先行技術文献】
【特許文献】
【０１０７】
【特許文献１】特開２０１７−０２２４６９号公報
【図１】
2020198558.tif 000003
【図２】
2020198558.tif 000004
【図３】
2020198558.tif 000005
【図４】
2020198558.tif 000006
【図５】
2020198558.tif 000007
【図６】
2020198558.tif 000008
【図７】
2020198558.tif 000009
【図８】
2020198558.tif 000010