(57)【要約】      （修正有）【課題】クラックの発生を防止することができる積層セラミック電子部品及びその実装基板を提供する。【解決手段】積層セラミック電子部品において、誘電体層を含み、互いに向かい合う第１面及び第２面、互いに向かい合う第３面及び第４面及び互いに向かい合う第５面及び第６面を有するセラミック本体１１０と、セラミック本体の第５面及び第６面にそれぞれ配置される第１外部電極１３１及び第２外部電極１３２と、第１外部電極及び第２外部電極と接着され、第１面及び第２面に配置された補強部材１５１、１５２と、を含む。【選択図】図２
2020198419.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層を含み、互いに向かい合う第１面及び第２面、互いに向かい合う第３面及び第４面、及び互いに向かい合う第５面及び第６面を有するセラミック本体と、
前記セラミック本体の第５面及び第６面にそれぞれ配置される第１外部電極及び第２外部電極と、を含み、
前記第１外部電極及び第２外部電極と接着され、前記第１面及び第２面に配置された補強部材を含む、積層セラミック電子部品。
【請求項２】
前記補強部材の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ、ＣＴＥ）は、誘電体層の熱膨張係数の１倍から４倍の範囲内である、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記補強部材のモジュラスは、誘電体層のモジュラスの０．５倍以上である、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記補強部材は、セラミック本体の第３面及び第４面にさらに配置される、請求項１から３のいずれか一項に記載の積層セラミック電子部品。
【請求項５】
前記補強部材は、耐熱性樹脂を含む、請求項１から４のいずれか一項に記載の積層セラミック電子部品。
【請求項６】
前記補強部材は、熱硬化性樹脂及び繊維補強材を含む、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
【請求項７】
前記補強部材と第１外部電極の界面及び補強部材と第２外部電極の界面に接着層がさらに配置される、請求項１から６のいずれか一項に記載の積層セラミック電子部品。
【請求項８】
前記補強部材は、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含む、請求項１から７のいずれか一項に記載の積層セラミック電子部品。
【請求項９】
前記セラミック本体は、誘電体層を挟んで互いに対向するように配置された第１内部電極及び第２内部電極を含む、請求項１から８のいずれか一項に記載の積層セラミック電子部品。
【請求項１０】
前記セラミック本体を貫通して前記第１内部電極と連結される第１連結電極及び前記セラミック本体を貫通して前記第２内部電極と連結される第２連結電極をさらに含み、
前記第１連結電極は第１外部電極と電気的に連結され、前記第２連結電極は第２外部電極と電気的に連結される、請求項９に記載の積層セラミック電子部品。
【請求項１１】
２つ以上の電極パッドを有するプリント回路基板と、
前記プリント回路基板上に設置された積層セラミック電子部品と、
前記電極パッドと前記積層セラミック電子部品とを連結する半田付けと、を含み、
前記積層セラミック電子部品は、
誘電体層を含み、互いに向かい合う第１面及び第２面、互いに向かい合う第３面及び第４面、及び互いに向かい合う第５面及び第６面を有するセラミック本体と、
前記セラミック本体の第５面及び第６面にそれぞれ配置される第１外部電極及び第２外部電極と、を含み、
前記第１外部電極及び第２外部電極と接着され、前記第１面及び第２面に配置された補強部材を含む、積層セラミック電子部品の実装基板。
【請求項１２】
前記補強部材の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ、ＣＴＥ）は、誘電体層の熱膨張係数の１倍から４倍の範囲内である、請求項１１に記載の積層セラミック電子部品の実装基板。
【請求項１３】
前記補強部材のモジュラスは、誘電体層のモジュラスの０．５倍以上である、請求項１１または１２に記載の積層セラミック電子部品の実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその実装基板に関する。
【背景技術】
【０００２】
近年、ＭＬＣＣ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）を用いた電子機器の使用が急増している。特にスマートフォンの場合、５Ｇ時代が到来してキャパシタ数量が増加し、高容量化が必要とされている。一方、技術的には、セット製品の小型化によりＭＬＣＣ及びインダクタのような受動素子の実装面積が減少しており、これによって受動素子の小型化及び薄型化が益々求められている状況である。したがって、積層セラミックキャパシタ及びインダクタをＩＣ及びＡＰとパッケージ化するか、またはＡＰ下端部にＬＳＣ型に実装して実装自由度を高める法案が考慮されている。
【０００３】
上記の場合、単なる実装面積の減少にとどまらず、基板内で発生するＥＳＬの減少にも効果が大きいため、厚さが薄い積層セラミックキャパシタ製品に対する需要が増加している。
【０００４】
しかし、積層セラミックキャパシタは厚さが薄いと、容量が減少するため、一般に横／縦の長さを伸ばす方法で容量を維持する。この場合、キャパシタは長さに比べて薄い厚さを有するようになり、熱荷重など外部の応力が作用すると、チップクラックが発生しやすくなるという問題がある。
【０００５】
したがって、厚さが薄い積層セラミックキャパシタを商業的に適用するためには、上記厚さが薄い積層セラミックキャパシタに加わる応力を緩和させ、且つクラックを防止することができる積層セラミックキャパシタの構造を提供して構造的信頼性を向上させる必要性が提起されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一目的は、クラックの発生を防止することができる積層セラミック電子部品及びその実装基板を提供することにある。
【０００７】
本発明の他の目的は、部品に加わる応力を緩和することができる積層セラミック電子部品及びその実装基板を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一実施形態は、誘電体層を含み、互いに向かい合う第１面及び第２面、互いに向かい合う第３面及び第４面、及び互いに向かい合う第５面及び第６面を有するセラミック本体と、上記セラミック本体の第５面及び第６面にそれぞれ配置される第１外部電極及び第２外部電極と、を含み、上記第１外部電極及び第２外部電極と接着され、上記第１面及び第２面に配置された補強部材を含む、積層セラミック電子部品を提供することができる。
【０００９】
本発明の他の実施形態は、２つ以上の電極パッドを有するプリント回路基板と、上記プリント回路基板上に設置された積層セラミック電子部品と、上記電極パッドと上記積層セラミック電子部品とを連結する半田付けと、を含み、上記積層セラミック電子部品は、誘電体層を含み、互いに向かい合う第１面及び第２面、互いに向かい合う第３面及び第４面、及び互いに向かい合う第５面及び第６面を有するセラミック本体と、上記セラミック本体の第５面及び第６面にそれぞれ配置される第１外部電極及び第２外部電極と、を含み、上記第１外部電極及び第２外部電極と接着され、上記第１面及び第２面に配置された補強部材を含む、積層セラミック電子部品の実装基板を提供することができる。
【発明の効果】
【００１０】
本発明の一実施形態によると、クラックの発生を防止し、且つ部品に加わる応力を緩和することができる積層セラミック電子部品及びその実装基板を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】積層セラミック電子部品で発生するクラックを示す模式図である。
【図２】本発明の一実施形態による積層セラミック電子部品を示す斜視図である。
【図３】図２の正面図である。
【図４】本発明の他の実施形態による積層セラミック電子部品を示す斜視図である。
【図５】図４の正面図である。
【図６】本発明の他の実施形態による積層セラミック電子部品を示す斜視図である。
【図７】図６の正面図である。
【図８】本発明の他の実施形態による積層セラミック電子部品を示す斜視図である。
【図９】図８の斜視図である。
【図１０】本発明の一実施形態による補強部材を付着する前の積層セラミックキャパシタを示す斜視図である。
【図１１】本発明の一実施形態による積層セラミックキャパシタの断面図である。
【図１２】本発明の他の実施形態による補強部材を付着する前の積層セラミックキャパシタを示す斜視図である。
【図１３】本発明の他の実施形態による積層セラミックキャパシタの断面図である。
【図１４】本発明の一実施形態による積層セラミック電子部品の実装基板を示す斜視図である。
【図１５】本発明による補強部材の熱膨張係数の変化に対する応力の変化を示すグラフである。
【図１６】本発明による補強部材のモジュラスの変化に対する応力の変化を示すグラフである。
【発明を実施するための形態】
【００１２】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【００１３】
明細書全体において、ある部分がある構成要素を「含む」とするとき、特に反対の記載がない限り、他の構成要素を除外する意味ではなく、他の構成要素をさらに含むことができることを意味する。
【００１４】
本発明は、積層セラミック電子部品に関するものであり、上記電子部品としては、キャパシタ、インダクタ、圧電体素子、バリスタ、またはサーミスタなどが挙げられる。
【００１５】
図１は基板上に積層セラミック電子部品が適用された場合を示す模式図である。図１を参照すると、外部からの引張応力などが加わる場合、積層セラミック電子部品にクラックが発生し得る。例えば、外部からの熱荷重が印加されると、基板、半田及び積層セラミック電子部品の熱膨張係数が異なって熱応力が発生し、このような応力が集中する部分で電子部品のクラックが発生する。本発明は、外部応力を緩和してクラックを防止することができる積層セラミック電子部品に関するものである。
【００１６】
本発明の一実施形態による積層セラミック電子部品は、誘電体層を含み、互いに向かい合う第１面及び第２面、互いに向かい合う第３面及び第４面、及び互いに向かい合う第５面及び第６面を有するセラミック本体と、上記セラミック本体の第５面及び第６面にそれぞれ配置される第１外部電極及び第２外部電極と、を含み、上記第１外部電極及び第２外部電極と接着され、上記第１面及び第２面に配置された補強部材を含むことができる。
【００１７】
図１０は本発明の積層セラミック電子部品の斜視図である。図１０を参照すると、本発明による積層セラミック電子部品のセラミック本体は、Ｚ軸方向に互いに向かい合う第１面及び第２面を有することができ、上記第１面及び第２面と連結され、且つＹ軸方向に互いに向かい合う第３面及び第４面を有することができ、上記第１面〜第４面と連結され、且つＸ軸方向に互いに向かい合う第５面及び第６面を有することができる。
【００１８】
本発明の一実施形態において、セラミック本体１１０の形状は特に制限されないが、図示のように六面体状であることができる。
【００１９】
図面上に表示されたＸ、Ｙ、Ｚはそれぞれ長さ方向、幅方向及び厚さ方向を意味することができる。ここで、厚さ方向は、誘電体層が積層された積層方向と同一の概念として用いられることができる。
【００２０】
本発明の一実施形態によると、上記セラミック本体の第５面及び第６面にはそれぞれ、第１外部電極及び第２外部電極が配置されることができる。また、上記セラミック本体の第１面及び第２面には、補強部材が配置されることができる。上記補強部材は、セラミック本体の第１面及び第２面に接着されていてもよく、第１外部電極及び第２外部電極と接着されていてもよい。本明細書において「接着」とは、接着物と被着物の表面が界面の結合力によって結合されている状態を意味することができる。上記界面の結合力は、接着物と被着物の表面分子間の化学的相互作用によるものであることができ、または機械的結合によるものであることができる。
【００２１】
上記補強部材は、第１外部電極及び第２外部電極と物理的または化学的結合によって接着されていることができる。上記補強部材を第１外部電極または第２外部電極と分離するために必要な引張強度を接着力としたときに、上記補強部材と、第１外部電極または第２外部電極との間の接着力は特に制限されないが、例えば、１Ｍｐａ以上であることができる。
【００２２】
図２は本発明の一実施形態による積層セラミック電子部品を示す斜視図である。図２を参照すると、本発明の積層セラミック電子部品は、誘電体層を含むセラミック本体１１０と、第１外部電極１３１及び第２外部電極１３２と、を含むことができる。また、上記第１外部電極１３１及び第２外部電極１３２に接着され、セラミック本体の第１面に配置された補強部材１５１と、第２面に配置された補強部材１５２と、を含むことができる。
【００２３】
図３は図２の斜視図をＹ軸方向から見た正面図である。図３を参照すると、本発明の補強部材１５１、１５２は、セラミック本体１１０を挟んでＺ軸方向に互いに向かい合うように配置することができ、第１外部電極１３１及び第２外部電極１３２と接着されていることができる。
【００２４】
上記補強部材１５１、１５２は、第１外部電極１３１及び第２外部電極１３２と接着されているため、電子部品の外部からの応力を緩和させることができ、これによるクラックを防止することができる。
【００２５】
本発明の他の実施形態において、本発明による積層セラミック電子部品に含まれる補強部材の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ、ＣＴＥ）は、誘電体層の熱膨張係数の１倍から４倍の範囲内であることができる。上記熱膨張係数は、２５℃の出発温度及び５℃／ｍｉｎの昇温速度で０．０５Ｎの荷重及び１気圧の条件で測定された値であることができる。上記熱膨張係数は、ＴＡ  ｉｎｓｔｒｕｍｅｎｔｓ社のＴＭＡ  Ｑ４００などのようなＴＭＡ（Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ  Ａｎａｌｙｚｅｒ）装備で測定された値であることができる。
【００２６】
本発明による積層セラミック電子部品の補強部材の熱膨張係数が誘電体層の熱膨張係数の１倍から４倍の範囲内に属することにより、外部の熱による応力を効果的に低減させることができ、外部応力によるクラックを防止することができる。上記補強部材の熱膨張係数が誘電体層の熱膨張係数の１倍から４倍の範囲を満たすと、特に制限されないが、例えば、３．８ｐｐｍ／℃以上、４．２ｐｐｍ／℃以上、４．８ｐｐｍ／℃以上、５．４ｐｐｍ／℃以上、６．０ｐｐｍ／℃以上、６．６ｐｐｍ／℃以上、７．２ｐｐｍ／℃以上、７．４ｐｐｍ／℃以上または７．６ｐｐｍ／℃以上であることができ、３８ｐｐｍ／℃以下、３６ｐｐｍ／℃以下、３４ｐｐｍ／℃以下、３２ｐｐｍ／℃以下、３１ｐｐｍ／℃以下または３０．４ｐｐｍ／℃以下であることができる。
【００２７】
図１５は本発明による補強部材の熱膨張係数の変化に対する、補強部材を適用しない場合に備えて補強部材を適用した場合の電子部品に加わる応力の相対値（補強部材を適用した場合／補強部材を適用していない場合）を示すグラフである。
【００２８】
図１５を参照すると、補強部材の熱膨張係数が増加するにつれて、電子部品に加わる応力が低くなり、再び一定のレベルを超えて高くなる傾向が確認できる。これは、誘電体層の熱膨張係数に近接する領域では、上記補強部材が誘電体層に加わる応力を緩和させることができることを示唆するが、所定の範囲以上または以下では、誘電体層に加わる応力がむしろ高くなる結果を示す。
【００２９】
上記図１５は誘電体層の熱膨張係数が約７．６ｐｐｍ／℃である場合を基準として作成したグラフである。図１５を参照すると、補強部材の熱膨張係数が誘電体層の熱膨張係数の１倍に該当する７．６ｐｐｍ／℃から誘電体層の熱膨張係数の４倍に該当する３０．４ｐｐｍ／℃の範囲まで、電子部品に加わる応力が６０％未満と大きく低減される結果が確認できる。
【００３０】
即ち、上記結果を参照すると、本発明の一実施形態による補強部材の熱膨張係数が誘電体層の熱膨張係数の１倍から４倍の範囲内に属することにより、外部からの熱による応力を効果的に低減させることができ、外部応力によるクラックを防止することができる。
【００３１】
本発明の他の実施形態において、本発明による積層セラミック電子部品の補強部材のモジュラスは、誘電体層のモジュラスの０．５倍以上であることができる。上記モジュラスは、ヤング率（Ｙｏｕｎｇ'ｓ  Ｍｏｄｕｌｕｓ）を意味することができ、例えば、ＴＡ  ｉｎｓｔｒｕｍｅｎｔｓ社のＴＭＡ  Ｑ４００などのような動的機械分析機（Ｄｙｎａｍｉｃ  Ｍｅｃｈａｎｉｃａｌ  Ａｎａｌｙｓｉｓ、ＤＭＡ）によって２５℃、１気圧で測定された値であることができる。上記補強部材のモジュラスの上限は特に制限されないが、例えば、誘電体層のモジュラスの５０倍以下であることができる。本発明による補強部材のモジュラスが誘電体層のモジュラスの０．５倍以上の範囲であれば特に制限されないが、例えば、４０．０ＧＰａ以上、４１．０ＧＰａ以上、４１．５ＧＰａ以上、４２．０ＧＰａ以上、４２．５ＧＰａ以上、４３．０ＧＰａ以上、４３．５ＧＰａ以上、４４．０ＧＰａ以上、４４．５ＧＰａ以上、４５．０ＧＰａ以上または４５．５ＧＰａ以上であることができ、上限は特に制限されないが、４５００ＧＰａ以下であることができる。本発明による補強部材のモジュラスが上記範囲を満たす場合、電子部品に加わる応力をさらに緩和させることができる。
【００３２】
図１６は本発明による補強部材のモジュラスの変化に対する、補強部材を適用しない場合に備えて補強部材を適用した場合の電子部品に加わる応力の相対値（補強部材を適用した場合／補強部材を適用していない場合）を示すグラフである。
【００３３】
図１６を参照すると、補強部材のモジュラスが増加するにつれて、電子部品に加わる応力が低くなる結果が確認できる。これは、補強部材のモジュラスが増加するにつれて、外部の応力に対する変化の程度が小さくなることを意味する。したがって、補強部材のモジュラスを高めて電子部品に加わる外部応力の影響を最小化することができる。
【００３４】
上記図１６は誘電体層のモジュラスが９１．０ＧＰａである場合を基準として作成したグラフである。図１６を参照すると、補強部材のモジュラスが誘電体層のモジュラスの０．５倍である約４５．５ＧＰａである場合、電子部品に加わる応力が６０％未満と大きく低減される結果が確認できる。
【００３５】
即ち、上記結果を参照すると、本発明の一実施形態による補強部材のモジュラスが誘電体層のモジュラスの０．５倍以上の範囲内に属することにより、外部の応力を効果的に低減させることができ、外部応力によるクラックを防止することができる。
【００３６】
本発明のさらに他の実施形態において、補強部材は、セラミック本体の第３面及び第４面にさらに配置されることができる。図４は本発明の上記実施形態の斜視図であり、図５は図４をＹ軸方向から見た正面図である。図４及び図５を参照すると、上記補強部材２５１は、セラミック本体２１０の第１面、第２面、第３面及び第４面に配置されることができ、第１外部電極２３１及び第２外部電極２３２に接着されていることができる。
【００３７】
したがって、本実施形態では、本発明の積層セラミック電子部品を外部から見たときに、第１外部電極２３１、第２外部電極２３２及び補強部材２５１のみが見られ、セラミック本体２１０は、第１及び第２外部電極２３１、２３２と補強部材２５１の内部に位置することができる。本実施形態のように、セラミック本体２１０の第１面、第２面、第３面及び第４面に補強部材が配置され、上記補強部材が第１外部電極２３１及び第２外部電極２３２と接着されている場合、補強部材２５１による応力緩和効果が最大化して、電子部品に発生し得るクラックを防止することができる。
【００３８】
本発明の一実施形態において、本発明による積層セラミック電子部品に適用される補強部材は、耐熱性樹脂を含むことができる。上記耐熱性樹脂は、電子部品の実装温度（３００℃以上）に耐えることができる高耐熱性樹脂であることができる。上記耐熱性樹脂で補強部材を形成する場合、セラミック本体及び外部電極が形成されている電子部品の外側に直接耐熱性樹脂を塗布した後、それを硬化させて補強部材を形成することができる。この場合、耐熱性樹脂の硬化過程で第１外部電極及び第２外部電極と補強部材とが接着されることができる。
【００３９】
本発明の他の実施形態において、本発明による積層セラミック電子部品に適用される補強部材は、熱硬化性樹脂及び繊維補強材を含むことができる。上記熱硬化性樹脂は、エポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド（ＰＡＩ）樹脂、ポリエーテルイミド（ＰＥＩ）樹脂、ポリスルホン（ＰＳ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルエーテルケトン（ＰＥＥＫ）樹脂、ポリエステル樹脂からなるグループから選択される１種以上を含むことができる。上記繊維補強材は、補強部材の強度を高めるために添加されるものであり、例えば、ガラス繊維（Ｇｌａｓｓ  Ｆｉｂｅｒ、Ｇｌａｓｓ  Ｃｌｏｔｈ、Ｇｌａｓｓ  Ｆａｂｒｉｃ）であることができる。本実施形態による積層セラミック電子部品は、セラミック本体及び外部電極が形成されている電子部品の外側に繊維補強材を含む熱硬化性樹脂を塗布した後、それを硬化させて補強部材を形成することができる。この場合、熱硬化性樹脂の硬化過程で、第１外部電極及び第２外部電極と補強部材とが接着されることができる。
【００４０】
本発明の他の実施形態によると、補強部材と第１外部電極の界面及び補強部材と第２外部電極の界面に接着層がさらに配置されることができる。図６は本実施形態による積層セラミック電子部品の斜視図であり、図７は図６をＹ軸方向から見た正面図である。図６及び図７を参照すると、セラミック本体３１０の第１面及び第２面に配置され、第１外部電極３３１及び第２外部電極３３２に接着される補強部材３５１は、接着層３６１、３６２、３６３、３６４を介して接着されていることができる。
【００４１】
図８及び９は本発明のさらに他の実施形態を示す。図８は本実施形態による積層セラミック電子部品の斜視図であり、図９は図８をＹ軸方向から見た正面図である。図８及び図９を参照すると、セラミック本体４１０の第１面、第２面、第３面及び第４面に配置され、第１外部電極４３１及び第２外部電極４３２に接着される補強部材４５１は、接着層４６３、４６４を介して接着されていることができる。
【００４２】
上記接着層は、補強部材を第１外部電極及び第２外部電極と接着させることができるものであれば、特に制限されないが、例えば、上述の熱硬化性樹脂などを用いることができる。
【００４３】
本発明の一実施形態において、補強部材は、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。上記補強部材は、チタン酸バリウム（ＢａＴｉＯ３）系セラミックパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができ、例えば、誘電体層と同一の組成のセラミック材料を用いることができる。
【００４４】
本発明の一実施形態によると、本発明の積層セラミック電子部品のセラミック本体は、誘電体層を挟んで互いに対向するように配置された第１内部電極及び第２内部電極を含むことができる。図１０は本発明の補強部材を付着する前の積層セラミック電子部品を示す斜視図であり、図１１は図１０の積層セラミックキャパシタに補強部材を付着した様子を示す断面図である。図１０及び図１１を参照すると、本実施形態による積層セラミック電子部品は、誘電体層５１１を含むセラミック本体５１０と、上記セラミック本体５１０の両側端部に形成された第１及び第２外部電極５３１、５３２と、を含み、上記セラミック本体５１０は、上記誘電体層５１１を挟んで上記セラミック本体５１０の両端面を介して交互に露出するように積層された複数の第１及び第２内部電極５２１、５２２を含んで容量が形成される活性部と、上記活性部の上部及び下部に形成されたカバー部と、を含むことができる。
【００４５】
以下では、本発明の一実施形態による積層セラミック電子部品を説明し、特に積層セラミックキャパシタを説明するが、これに制限されるものではない。
【００４６】
一つの例示において、上記セラミック本体５１０の厚さは１００μｍ以下であることができる。上記のようにセラミック本体５１０を１００μｍ以下の厚さで製作することにより、基板内蔵用積層セラミックキャパシタ及びＡＰ下端部にＬＳＣ型に実装することができる積層セラミックキャパシタに適用することができる。また、上記セラミック本体５１０の厚さは、第１面及び第２面間の垂直距離であることができる。
【００４７】
本発明の一実施形態によると、上記誘電体層５１１を形成する原料は十分な静電容量を得ることができる限り、特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であることができ、上記チタン酸バリウム粉末にカルシウム（Ｃａ）、ジルコニウム（Ｚｒ）及び／またはストロンチウム（Ｓｒ）などが一部固溶されていることができる。
【００４８】
上記誘電体層５１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
【００４９】
上記誘電体層５１１の形成に用いられるセラミック粉末の平均粒径は、特に制限されず、本発明の目的を達成するために調節されることができ、例えば、４００ｎｍ以下に調節されることができる。
【００５０】
このようなセラミック本体５１０は、キャパシタの容量形成に寄与する部分としての活性部と、上下マージン部として、活性部の上下部にそれぞれ形成された上部及び下部カバー部とで構成されることができる。
【００５１】
上記活性部は、部誘電体層５１１を挟んで複数の第１及び第２内部電極５２１、５２２を繰り返し積層して形成されることができる。
【００５２】
上記上部及び下部カバー部は、内部電極を含まないことを除いては、誘電体層５１１と同一の材料及び構成を有することができる。
【００５３】
上記上部及び下部カバー部は、単一の誘電体層または２つ以上の誘電体層を活性部の上下面にそれぞれ上下方向に積層して形成することができ、基本的には、物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
【００５４】
一般に、積層セラミックキャパシタ内部のセラミック膜（誘電体層）は、高い破壊強度を有する金属膜（内部電極）と交互に積層されているため、セラミック物質からなる単一の構造に比べて高い破壊強度を有する。しかし、カバー部を構成するセラミック層は、金属膜によって保護されないため、一定以上の厚さを確保できないと、破壊強度が急激に低くなる。具体的には、カバー部の厚さがセラミック本体の長さに対して１／４０以下であるか、またはセラミック本体の厚さに対して１／５以下に減少する場合、破壊強度は急激に低くなる。
【００５５】
これによって、一般の基板内蔵用積層セラミックキャパシタの場合には、上部及び下部カバー部の厚さを厚く形成して、破壊強度の低下に伴う内部電極の損傷を防止している。
【００５６】
しかし、上述のように上部及び下部カバー部の厚さを厚く形成する場合、基板内蔵用積層セラミックキャパシタ内部の電流経路が長くなるという問題があるため、等価直列インダクタンス（ＥＳＬ）を低減することが容易でないという問題がある。また、本発明の一実施形態のように、１００μｍ以下の厚さを有する積層セラミックキャパシタは、カバー部の厚さを厚く形成することができないという問題がある。
【００５７】
これに対し、本発明による積層セラミック電子部品は、補強部材を適用することにより、上部及び下部カバー部の厚さを厚く形成せず、外部応力を低減させてクラックの発生を防止することができる。
【００５８】
図１２は本発明の他の実施形態において補強部材を付着していない積層セラミックキャパシタを示す斜視図であり、図１３は図１２の積層セラミックキャパシタに補強部材を付着した様子を示す断面図である。図１２及び図１３を参照すると、本発明の積層セラミック電子部品は、セラミック本体６１０を貫通して上記第１内部電極６２１と連結される第１連結電極６４１と、上記本体６１０を貫通して上記第２内部電極６２２と連結される第２連結電極６４２と、をさらに含み、上記第１連結電極６４１は、第１外部電極６３１と電気的に連結され、上記第２連結電極６４２は、第２外部電極６３１２と電気的に連結されることができる。
【００５９】
上記第１及び第２内部電極、第１及び第２外部電極、及び第１及び第２連結電極は、導電性材料により形成されることができ、上記導電性材料は、特に限定されないが、ニッケル（Ｎｉ）及び／または銅（Ｃｕ）などを含むことができる。
【００６０】
本発明はまた、積層セラミック電子部品の実装基板に関するものである。本発明の一実施形態による積層セラミック電子部品の実装基板は、２つ以上の電極パッドを有するプリント回路基板と、上記プリント回路基板上に設置された積層セラミック電子部品と、上記電極パッドと上記積層セラミック電子部品とを連結する半田付けと、を含み、上記積層セラミック電子部品は、誘電体層を含み、互いに向かい合う第１面及び第２面、互いに向かい合う第３面及び第４面、及び互いに向かい合う第５面及び第６面を有するセラミック本体と、上記セラミック本体の第５面及び第６面にそれぞれ配置される第１外部電極及び第２外部電極と、を含み、上記第１外部電極及び第２外部電極と接着され、上記第１面及び第２面に配置された補強部材を含むことができる。
【００６１】
本発明の他の実施形態において、本発明による積層セラミック電子部品の実装基板の補強部材の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ、ＣＴＥ）は、誘電体層の熱膨張係数の１倍から４倍の範囲内であることができる。
【００６２】
本発明のさらに他の実施形態において、本発明による積層セラミック電子部品の実装基板の補強部材のモジュラスは、誘電体層のモジュラスの０．５倍以上であることができる。
【００６３】
その他に、積層セラミック電子部品に対する具体的な説明は、上述の本発明の一実施形態による積層セラミック電子部品の特徴と同一であるため、ここでは省略する。
【００６４】
下記表１は、補強部材を適用していない積層セラミックキャパシタに加わる応力を１としたときに、補強部材を適用した積層セラミックキャパシタに加わる応力の相対値を示す。
【００６５】
【表１】
2020198419.tif 000003
【００６６】
上記サンプルは、熱膨張係数が７．６ｐｐｍ／℃であり、モジュラスが１３６．５ＧＰａであるセラミックシートを補強部材として用い、ノボラック系エポキシ接着剤を用いて外部電極に補強部材を接着させて製造した。
【００６７】
サンプル１は補強部材がない構造の結果であり、サンプル２はセラミック本体の第１面〜第４面に補強部材を接着した構造の結果である。サンプル３は補強部材をセラミック本体の第１面、即ち上面のみに接着した構造の結果であり、サンプル４は補強部材をセラミック本体の第２面、即ち下面のみに接着した構造の結果である。
【００６８】
上記表１を参照すると、セラミック本体の上部／下部の一方のみに補強部材を接着した場合、キャパシタに加わる応力がむしろ増加することが確認できる。これは、補強部材を接着しない領域に応力が集中して応力の低減が困難である結果を示す。
【００６９】
これに対し、セラミック本体の第１面〜第４面に補強部材を接着したサンプル２の場合、従来に比べて約５９％の最大応力が減少したことが確認できる。これは、外部電極に接着されている補強部材がキャパシタに加わる応力を分散させることにより、キャパシタの誘電体層に加わる応力を緩和させることができることを示唆する。これにより、外部応力によるクラックを防止できることが確認できる。
【００７０】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００７１】
１１、１１０、２１０、３１０、４１０、５１０、６１０、７１０  セラミック本体
３１、１３１、２３１、３３１、４３１、５３１、６３１、７３１  第１外部電極
３２、１３２、２３２、３３２、４３２、５３２、６３２、７３２  第２外部電極
１１０、２１０、３１０、４１０、５１０、６１０、７１０  セラミック本体
６４１  第１連結電極
６４２  第２連結電極
１５１、１５２、２５１、３５１、３５２、４５１、７５１  補強部材
３６１、３６２、３６３、３６４、４６３、４６４  接着層
５１１  誘電体層
７７１、７７２  半田付け
８０１  プリント回路基板
【図１】
2020198419.tif 000004
【図２】
2020198419.tif 000005
【図３】
2020198419.tif 000006
【図４】
2020198419.tif 000007
【図５】
2020198419.tif 000008
【図６】
2020198419.tif 000009
【図７】
2020198419.tif 000010
【図８】
2020198419.tif 000011
【図９】
2020198419.tif 000012
【図１０】
2020198419.tif 000013
【図１１】
2020198419.tif 000014
【図１２】
2020198419.tif 000015
【図１３】
2020198419.tif 000016
【図１４】
2020198419.tif 000017
【図１５】
2020198419.tif 000018
【図１６】
2020198419.tif 000019