(57)【要約】【課題】しきい値の校正に要する時間を短縮すること。【解決手段】受信装置は、第１回路と、第２回路と、第３回路と、処理回路と、を備える。第１回路は、第１のクロック信号とパルス振幅変調によって変調された信号であるデータ信号との位相差を調整する。第２回路は、位相差が調整された第１のクロック信号にジッタを加えることによって第２のクロック信号を生成する。サンプラは、第２のクロック信号に同期したタイミングでデータ信号の振幅としきい値とを比較することによってデータ信号からデータ列を取得する。処理回路は、データ列に含まれるエラーの数をカウントし、エラーの数のカウント結果に基づいてしきい値を校正する。【選択図】図４
2020145619.tif 000002
【特許請求の範囲】
【請求項１】
第１のクロック信号とパルス振幅変調によって変調された信号であるデータ信号との位相差を調整する第１回路と、
前記位相差が調整された前記第１のクロック信号にジッタを加えることによって第２のクロック信号を生成する第２回路と、
前記第２のクロック信号に同期したタイミングで前記データ信号の振幅としきい値とを比較することによって前記データ信号からデータ列を取得する第３回路と、
前記データ列に含まれるエラーの数をカウントし、前記エラーの数のカウント結果に基づいて前記しきい値を校正する処理回路と、
を備える受信装置。
【請求項２】
前記処理回路は、前記取得された前記データ列の量が所定量に達した場合に前記しきい値を変更し、前記しきい値を変更する毎に前記データ列に含まれる前記エラーの数をカウントする、
請求項１に記載の受信装置。
【請求項３】
前記処理回路は、前記第３回路が前記しきい値として使用した複数の第１の値のうち、前記エラーの数の前記カウント結果が所定の基準を満たす第２の値を、校正後の前記しきい値として選択する、
請求項２に記載の受信装置。
【請求項４】
前記処理回路は、前記複数の第１の値が前記第２の値を含まない場合、前記ジッタの振幅を縮小する、
請求項３に記載の受信装置。
【請求項５】
前記処理回路は、前記取得された前記データ列の量が所定量に達した場合か、または前記エラーの数が所定数に達した場合に、前記しきい値を変更する、
請求項１に記載の受信装置。
【請求項６】
前記データ信号は、１シンボルあたり複数ビットのデータを含む、
請求項１に記載の受信装置。
【請求項７】
第１のクロック信号とパルス振幅変調によって変調された信号であるデータ信号との位相差を調整し、
前記位相差が調整された前記第１のクロック信号にジッタを加えることによって第２のクロック信号を生成し、
前記第２のクロック信号に同期したタイミングで前記データ信号の振幅としきい値とを比較することによって前記データ信号からデータ列を取得し、
前記データ列に含まれるエラーの数をカウントし、前記エラーの数のカウント結果に基づいて前記しきい値を校正する、
を含む方法。
【請求項８】
前記取得された前記データ列の量が所定量に達した場合に前記しきい値を変更し、前記しきい値を変更する毎に前記データ列に含まれる前記エラーの数をカウントする、
をさらに含む請求項７に記載の方法。
【請求項９】
前記しきい値として使用された複数の第１の値のうち、前記エラーの数の前記カウント結果が所定の基準を満たす第２の値を、校正後の前記しきい値として選択する、
をさらに含む請求項８に記載の方法。
【請求項１０】
前記複数の第１の値が前記第２の値を含まない場合、前記ジッタの振幅を縮小する、
をさらに含む請求項９に記載の方法。
【請求項１１】
前記取得された前記データ列の量が所定量に達した場合か、または前記エラーの数が所定数に達した場合に、前記しきい値を変更する、
をさらに含む請求項７に記載の方法。
【請求項１２】
前記データ信号は、１シンボルあたり複数ビットのデータを含む、
請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、受信装置および方法に関する。
【背景技術】
【０００２】
データの伝送方式として、パルス振幅変調（pulse-amplitude  modulation：ＰＡＭ）がある。パルス振幅変調によれば、信号の振幅が、それぞれ異なる値に対応する複数のステートをとり得る。パルス振幅変調で変調されたデータ信号を受信する受信装置は、データ信号の振幅をステートの境界に対応した所定のしきい値と比較することによって、データ信号からデータを復調する。
【０００３】
データを正しく復調できるようにするために、しきい値の校正が実施される。しかしながら、BER<10-12の受信特性を保証するには一般的に、しきい値の校正に膨大な時間を要する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一つの実施形態は、しきい値の校正に要する時間を短縮した受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
一つの実施形態によれば、受信装置は、第１回路と、第２回路と、第３回路と、処理回路と、を備える。第１回路は、第１のクロック信号とパルス振幅変調によって変調された信号であるデータ信号との位相差を調整する。第２回路は、位相差が調整された第１のクロック信号にジッタを加えることによって第２のクロック信号を生成する。第３回路は、第２のクロック信号に同期したタイミングでデータ信号の振幅としきい値とを比較することによってデータ信号からデータ列を取得する。処理回路は、データ列に含まれるエラーの数をカウントし、エラーの数のカウント結果に基づいてしきい値を校正する。
【図面の簡単な説明】
【０００６】
【図１】図１は、ＰＡＭ４信号の復調に使用される３つのしきい値（Ｖｔｈｈ、Ｖｔｈｃ、Ｖｔｈｌ）の設定例を説明するための模式的な図である
【図２】図２は、タイミングｔａを定めるクロック信号にジッタが加えられていない場合におけるアイダイアグラムを示す図である。
【図３】図３は、タイミングｔａを定めるクロック信号にジッタが加えられた場合のアイダイアグラムを示す図である。
【図４】図４は、実施形態にかかる受信装置が組み込まれたシステムの一例を示す模式的な図である。
【図５】図５は、実施形態にかかる受信装置の構成を示す例示的かつ模式的な図である。
【図６】図６は、実施形態にかかる処理回路のさらに詳細な構成を示す例示的かつ模式的な図である。
【図７】図７は、送信装置と実施形態にかかる受信装置との間で送受信される情報の一例を説明するためのタイミングチャートである。
【図８】図８は、実施形態にかかる受信装置が実行する校正処理の動作の一例を示すフローチャートである。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかる受信装置および方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００８】
（実施形態）
実施形態では、一例として、パルス振幅変調のうち１つであるＰＡＭ４と称される変調方式で変調されたデータ信号を受信する受信装置について説明する。ＰＡＭ４によれば、データ信号の振幅は、それぞれ異なる値に対応する４つのステートを取り得る。これによって、ＰＡＭ４によって変調されたデータ信号は、１シンボルあたり２ビットのデータを伝送することができる。ＰＡＭ４の場合、復調の際には、４つのステートを判定するために、３つのしきい値が使用される。以降、ＰＡＭ４によって変調されたデータ信号を、ＰＡＭ４信号と表記することがある。
【０００９】
図１は、ＰＡＭ４信号の復調に使用される３つのしきい値（Ｖｔｈｈ、Ｖｔｈｃ、Ｖｔｈｌ）の設定例を説明するための模式的な図である。なお、本図は、ＰＡＭ４信号のアイダイアグラム（eye  diagram）である。アイダイアグラムは、データ信号のシンボル期間の波形を複数回、サンプリングして、得られた複数個の波形を重ね合わせて表示したものである。つまり、本図において、横軸は、１シンボル分の時間に対応し、縦軸は、ＰＡＭ４信号の振幅（この場合は電圧）に対応する。
【００１０】
図１に示されるように、ＰＡＭ４信号のアイダイアグラムによれば、高電圧側から低電圧側に向かってアイ（eye）１００ｈ、アイ１００ｃおよびアイ１００ｌの３つのアイ１００が形成されている。タイミングｔａは、シンボル期間におけるデータが取得されるタイミングを示す。そして、タイミングｔａにおいてアイ１００ｈを横切る値がしきい値Ｖｔｈｈとして設定されている。また、タイミングｔａにおいてアイ１００ｃを横切る値がしきい値Ｖｔｈｃとして設定されている。また、タイミングｔａにおいてアイ１００ｌに含まれる値がしきい値Ｖｔｈｌとして設定されている。
【００１１】
このように、３つのしきい値のそれぞれが、タイミングｔａにおいて、対応するアイ１００を横切るように設定されれば、少なくともこのアイダイアグラムの元となった全ての波形から正しいデータを復調することが可能となる。なお、正しいデータとは、変調前のデータと値が等しいデータをいう。変調前と復調後とで値が異なるデータは、エラーと表記される。
【００１２】
ここで、アイ１００ｈおよびアイ１００ｌは、振幅方向の対称性を有さない。したがって、ＶｔｈｈおよびＶｔｈｌの最適点、つまり最も低いビットエラーレートを達成するためのしきい値は、例えば、チャネルロス、アンプの非線形性、イコライジング、またはＤＣオフセットなどの影響に依存してばらつく。したがって、特に、ＶｔｈｈおよびＶｔｈｌに関し、最適な電圧値を特定して、特定された最適な電圧値をしきい値として設定する、校正が必要となる。
【００１３】
校正の際には、例えば、複数の電圧値がしきい値の候補値として用意され、各候補値が順次、しきい値として設定されて、復調が試行される。候補値１点あたり多数のシンボルの復調が試行される。そして復調されたデータに含まれるエラーの数に基づいて、しきい値として設定された候補値から最適点を決定する。
【００１４】
実施形態と比較される技術を説明する。この技術を、比較例と表記する。比較例によれば、例えば、１０−１４未満のＢＥＲを実現したい場合、各候補値が１０−１４未満のＢＥＲを達成できるか否かを検証するために、少なくとも１０１４個のシンボルの復調が試行される。復調されたデータに１つのエラーも含まれていない場合、その際に使用された候補値は１０−１４未満のＢＥＲを達成できることが分かる。復調されたデータに１以上のエラーが含まれている場合、その際に使用された候補値は１０−１４未満のＢＥＲを達成できないことが分かる。１０−１４未満のＢＥＲを達成できる候補値のうちから、最適点が決定される。
【００１５】
ここで、例えばＰＡＭ４信号の伝送速度が２５．６Ｇｂｐｓであるとすると、候補値１点あたりの復調の試行に、約４０００秒（＝１０１４＊１／２５．６Ｇｂｐｓ）の時間を要する。つまり、比較例によれば、候補値１点あたりに復調されるシンボルの量が多いので、校正に非常に多くの時間を要する。
【００１６】
実施形態では、受信装置は、タイミングｔａを定めるクロック信号にジッタを印加する（加える）ことで、アイダイアグラムをわざと悪化させる。これによってＢＥＲが悪化するため、候補値１点あたりに復調されるシンボルの量を低減し、校正に要する時間を短縮することができる。
【００１７】
図２および図３を参照して、実施形態にかかる校正方法の概略を説明する。図２は、比較例において、タイミングｔａを定めるクロック信号にジッタが加えられていない場合におけるアイダイアグラムを示す図である。タイミングｔａは、アイパターンに対して最適なタイミングに調整されている。なお、本図には、達成すべきＢＥＲを、１０−４、１０−６、１０−８、１０−１０、１０−１２、および１０−１４とした場合の６つのアイ１００ｈが描画されている。達成すべきＢＥＲが低いほどアイ１００ｈが小さくなるため、達成すべきＢＥＲが異なる複数のアイ１００ｈを描画した場合、アイダイアグラムは、図２および図３のように、等高線図状になる。
【００１８】
ここで、７つの候補値Ｖｔｈｈ＿１〜Ｖｔｈｈ＿７が設定された場合、Ｖｔｈｈ＿４のみが、最も小さいＢＥＲ、即ち１０−１４のＢＥＲ（最も特性が良いＢＥＲ）を達成するアイ１００ｈを横切っている。即ち、候補値Ｖｔｈｈ＿１〜Ｖｔｈｈ＿７のうち、Ｖｔｈｈ＿４が最適点に該当することが読み取れる。
【００１９】
例えば、候補値１点あたり少なくとも１０１４個のシンボルの復調を行うことによって各候補値が１０−１４未満のＢＥＲを達成できるか否かを検証すれば、Ｖｔｈｈ＿４のみが検証に合格（pass）するので、Ｖｔｈｈ＿４を最適点として特定することができる。
【００２０】
図３は、本実施形態において、タイミングｔａを定めるクロック信号にジッタが加えられた場合のアイダイアグラムを示す図である。
【００２１】
タイミングｔａを定めるクロック信号にジッタが加えられた場合、タイミングｔａを基準とする視点からは、アイ１００ｈがジッタの振幅に対応する時間分だけ時間軸方向にぶれて見える。各アイ１００ｈにおいてジッタの振幅分のタイミングマージンが削られる。その結果、各アイ１００ｈは、縮小され、場合によっては消失する。
【００２２】
図３の例では、１０−４、１０−６、および１０−８のＢＥＲを達成するためのアイ１００ｈが図２の場合に比べて縮小されている。そして、１０−１０未満のＢＥＲを達成するためのアイが消失している。
【００２３】
ここで、７つの候補値Ｖｔｈｈ＿１〜Ｖｔｈｈ＿７のうち、最適点に該当するＶｔｈｈ＿４のみが、最も小さいＢＥＲ、即ち１０−８のＢＥＲ（最も特性が良いＢＥＲ）を達成するアイ１００ｈを横切っている。
【００２４】
よって、候補値１点あたり少なくとも１０８個のシンボルの復調を行うことによって各候補値が１０−１０未満のＢＥＲを達成できるか否かを検証すれば、Ｖｔｈｈ＿４のみが検証に合格するので、Ｖｔｈｈ＿４を最適点として特定することができる。
【００２５】
つまり、タイミングｔａを定めるクロック信号にジッタを印加することで、候補値１点あたりに復調されるシンボルの量を１０１４個から１０８個まで低減しても、Ｖｔｈｈ＿４を最適点として特定することができる。
【００２６】
以下に、タイミングｔａを定めるクロック信号にジッタを加えて最適点を特定する、実施形態にかかる受信装置について説明する。
【００２７】
実施形態にかかる受信装置は、集積回路間の通信路、または基板間の通信路、などの任意の通信路において、パルス振幅変調（pulse-amplitude  modulation：ＰＡＭ）によって変調された信号が伝送される場合、その通信路の受信側の装置にアナログフロントエンド回路の一部として搭載される。
【００２８】
図４は、実施形態にかかる受信装置が組み込まれたシステムの一例を示す模式的な図である。本図の例では、システムは、メモリ１とプロセッサ２とを備える。
【００２９】
メモリ１は、受信装置１０−１および送信装置２０−１を備える。プロセッサ２は、送信装置２０−２および受信装置１０−２を備える。
【００３０】
そして、受信装置１０−１は、送信装置２０−２に接続されている。受信装置１０−１は、送信装置２０−２から送信される、ＰＡＭ４によって変調されたデータ信号、即ちＰＡＭ４信号を受信することができる。
【００３１】
また、受信装置１０−２は、送信装置２０−１に接続されている。そして、受信装置１０−２は、送信装置２０−１から送信される、ＰＡＭ４によって変調されたデータ信号、即ちＰＡＭ４信号を受信することができる。
【００３２】
受信装置１０−１および受信装置１０−２は、実施形態にかかる受信装置に該当する。以降、受信装置１０−１および受信装置１０−２を受信装置１０と総称する。
【００３３】
なお、実施形態の受信装置１０が搭載されうる装置は、メモリ１およびプロセッサ２に限定されない。パルス振幅変調によって変調されたデータ信号を受信する任意の装置に、受信側のアナログフロントエンド回路の一部として搭載され得る。
【００３４】
図５は、実施形態にかかる受信装置１０の構成を示す例示的かつ模式的な図である。受信装置１０は、サンプラ１１、ＣＤＲ（Clock  Data  Recovery）回路１２、位相インタポレータ１３、および処理回路１４を備える。ＣＤＲ回路１２は、第１回路の一例である。位相インタポレータ１３は、第２回路の一例である。サンプラ１１は、第３回路の一例である。
【００３５】
ＣＤＲ回路１２は、リファレンスクロックとデータ信号との位相差を調整する回路ブロックである。より詳しくは、ＣＤＲ回路１２は、リファレンスクロックのライジング又はフォーリングエッジが、データ信号における１シンボル期間のうちの各アイ１００の所定位置となるように、リファレンスクロックの位相の調整量を算出する。所定位置は、１シンボル期間のうちの各アイ１００の最大開口位置、および各シンボルの切替え位置、を含む。ＣＤＲ回路１２は、リファレンスクロックの位相の調整量に対応したデジタル値を調整信号として位相インタポレータ１３に出力する。
【００３６】
リファレンスクロックは、第１のクロック信号の一例である。リファレンスクロックは、図５に示されるように受信装置１０の外部から入力されてもよい。受信装置１０がＰＬＬ（phase  locked  loop）回路またはＶＣＯ（voltage-controlled  oscillator）などのクロック発生源を備え、当該クロック発生源によってリファレンスクロックを生成してもよい。
【００３７】
位相インタポレータ１３は、クロックの位相を増加または減少させることができる回路ブロックである。ここでは、位相インタポレータ１３は、外部から入力されるリファレンスクロックに対し、ＣＤＲ回路１２から入力される調整信号に応じた位相の調整と、処理回路１４から入力されるジッタ生成信号に基づくジッタの印加と、を実行する。
【００３８】
ジッタ生成信号は、例えば、ゼロを中心として所定の振幅および所定の周波数で変化する、矩形波または正弦波に対応する信号である。位相インタポレータ１３は、ジッタ生成信号と調整信号とを加算して、加算によって得られた量に応じてリファレンスクロックの位相を調整する。ジッタ生成信号が、ゼロを中心として所定の振幅および所定の周波数で変化するため、位相インタポレータ１３は、ジッタが印加されたリカバリークロックを生成することができる。リカバリークロックに印加されたジッタの振幅および周波数は、ジッタ生成信号の振幅および周波数に対応する。
【００３９】
なお、ジッタの周波数は、ＣＤＲ回路１２の応答帯域よりも高いこととする。これによって、ジッタがＣＤＲ回路１２による位相差の調整に影響を与えないようにする。
【００４０】
位相インタポレータ１３は、ジッタが印加されたリカバリークロックを、サンプラ１１に入力する。ジッタが印加されたリカバリークロックは、第２のクロック信号の一例である。
【００４１】
サンプラ１１は、位相インタポレータ１３から入力されたクロック、つまりジッタが印加されたリカバリークロック、に同期したタイミングで、データ信号（ＰＡＭ４信号）の振幅としきい値（Ｖｔｈｈ、Ｖｔｈｃ、Ｖｔｈｌ）とを比較することによって、データ信号からデータ列を取得する。サンプラ１１は、シンボル期間毎にデータを復調することで、シンボル期間毎に復調されたデータの群をデータ列として取得する。
【００４２】
サンプラ１１は、取得されたデータ列を、受信したデータ列として、受信装置１０を備える装置に設けられた不図示の後段の回路に出力する。例えば、受信装置１０−１に備えられるサンプラ１１ａは、メモリ１が備える別の回路にデータ列を渡す。また、受信装置１０−２に備えられるサンプラ１１ｂは、プロセッサ２が備える別の回路にデータ列を渡す。
【００４３】
サンプラ１１は、さらに、取得したデータ列を、処理回路１４に入力する。
【００４４】
図６は、実施形態にかかる処理回路１４のさらに詳細な構成を示す例示的かつ模式的な図である。本図に示されるように、処理回路１４は、パターンチェッカ回路１４１と、カウンタ回路１４２と、制御回路１４３と、を備える。
【００４５】
パターンチェッカ回路１４１は、サンプラ１１から入力されたデータ列に含まれるエラーを検出する。
【００４６】
例えば、校正の際には、送信装置２０は、所定のトレーニングパターンをＰＡＭ４によって変調したデータ信号を受信装置１０に送信する。パターンチェッカ回路１４１は、送信装置２０が送信したトレーニングパターンと同一のデータパターンを生成する。パターンチェッカ回路１４１は、サンプラから入力されたデータ列、つまり復調されたトレーニングパターンと、自身が生成したデータパターンとを比較することによって、データ列に含まれるエラーを検出する。
【００４７】
トレーニングパターンは、例えば疑似ランダムビットシーケンスである。疑似ランダムビットシーケンスは、確定的な計算によって作られる。よって、生成式などの各種条件が既知であれば、同一の疑似ランダムビットシーケンスを生成することが可能である。パターンチェッカ回路１４１は、送信装置２０が使用する生成式と同一の生成式を使用することによって、送信装置２０が送信した疑似ランダムビットシーケンスと同一のデータパターンを生成することができる。
【００４８】
カウンタ回路１４２は、パターンチェッカ回路１４１によって検出されたエラー（ビットエラー）の数をカウントする。
【００４９】
制御回路１４３は、校正の動作を制御する回路である。制御回路１４３は、校正の動作の制御において、しきい値（Ｖｔｈｈ、Ｖｔｈｃ、Ｖｔｈｌ）のそれぞれを複数の候補値間で変更したり、しきい値（Ｖｔｈｈ、Ｖｔｈｃ、Ｖｔｈｌ）のそれぞれの最適点を選択したり、ジッタ生成信号を生成して出力したりする。
【００５０】
なお、制御回路１４３は、リカバリークロックに印加されるジッタの振幅を、ジッタ生成信号の振幅を調整することによって調整することができる。
【００５１】
例えば、リカバリークロックに印加されるジッタの振幅が大きすぎると、アイダイアグラムが大きく悪化することで、全ての候補値が不合格となる場合がある。そのような場合、制御回路１４３は、リカバリークロックに印加されるジッタの振幅を縮小する。これによって、アイダイアグラムが良化して、検証に合格する候補値を見つけることが可能となる。
【００５２】
なお、制御回路１４３は、１回の検証において検出されたエラーの数が所定個に達した場合、その検証を終了して次の検証を実施する。これによって、校正に要する時間をさらに短縮する。
【００５３】
次に、実施形態にかかる受信装置１０の動作を説明する。
【００５４】
図７は、送信装置２０と実施形態にかかる受信装置１０との間で送受信される情報の一例を説明するためのタイミングチャートである。
【００５５】
送信装置２０は、校正の際には、受信装置１０を校正モードでの動作を指示する信号を送信する（Ｓ１）。続いて、送信装置２０は、トレーニングパターンをＰＡＭ４で変調して得られるデータ信号を送信する（Ｓ２）。
【００５６】
受信装置１０は、Ｓ１によって校正モードでの動作が指示され、Ｓ２によってデータ信号を受信すると、校正（校正処理）を実施する（Ｓ３）。
【００５７】
受信装置１０は、校正が完了すると、送信装置２０に校正の完了を通知する（Ｓ４）。送信装置２０は、校正の完了の通知を受信すると、校正モードでの動作の終了を指示する信号を受信装置１０に送信する（Ｓ５）。これによって、校正に関する情報の送受信が完了する。
【００５８】
なお、図７の動作は、受信装置１０の出荷前に実施されてもよいし、受信装置１０の出荷後に所定のタイミングで実施されてもよい。
【００５９】
図８は、実施形態にかかる受信装置１０が実行する校正処理の動作の一例を示すフローチャートである。なお、本図の説明において、しきい値とは、Ｖｔｈｈ、Ｖｔｈｃ、およびＶｔｈｌの組み合わせをいう。また、しきい値を変更するとは、Ｖｔｈｈ、Ｖｔｈｃ、およびＶｔｈｌのうちの少なくとも１つを変更することをいう。
【００６０】
校正処理が開始すると、ＣＤＲ回路１２は、まず、リファレンスクロックとデータ信号との位相差の調整量を求めて、データ信号に対するリファレンスクロックの位相をロックする（Ｓ１０１）。ＣＤＲ回路１２は、調整量に応じたデジタル値を調整信号として位相インタポレータ１３に入力する。
【００６１】
処理回路１４における制御回路１４３は、ジッタ生成信号を位相インタポレータ１３に入力する。これによって、位相インタポレータ１３は、リカバリークロックにジッタを印加する（Ｓ１０２）。
【００６２】
制御回路１４３は、さらに、サンプラ１１が使用するしきい値を初期化する（Ｓ１０３）。つまり、制御回路１４３は、Ｖｔｈｈ、Ｖｔｈｃ、およびＶｔｈｌのそれぞれに、予め設定された初期値に設定する。初期値は、例えば複数用意された候補値のうちの１つである。
【００６３】
続いて、設定されたしきい値の検証が開始する。つまり、サンプラ１１は、設定されたしきい値を用いてデータ信号の復調を開始し、パターンチェッカ回路１４１は、復調によって得られたデータ列に含まれるエラーの検出を開始し、カウンタ回路１４２は、検出されたエラーの数のカウントを開始する（Ｓ１０４）。
【００６４】
検証が開始されると、制御回路１４３は、検出されたエラーの数、つまりカウンタ回路１４２によるカウント結果、が所定個に到達したか否かを判定する（Ｓ１０５）。
【００６５】
検出されたエラーの数が所定個に到達していない場合（Ｓ１０５：Ｎｏ）、制御回路１４３は、復調されたシンボルの量が所定量に到達したか否かを判定する（Ｓ１０６）。なお、所定量としては、例えば図３のケースでは、１０８が設定される。
【００６６】
復調されたシンボルの量が所定量に到達していない場合（Ｓ１０６：Ｎｏ）、制御回路１４３は、Ｓ１０５の判定処理を再び実行する。
【００６７】
検出されたエラーの数が所定個に到達した場合（Ｓ１０５：Ｙｅｓ）、または復調されたシンボルの量が所定量に到達した場合（Ｓ１０６：Ｙｅｓ）、制御回路１４３は、検証を終了して、しきい値をさらに変更するか否かを判定する（Ｓ１０７）。
【００６８】
Ｖｔｈｈ、Ｖｔｈｃ、およびＶｔｈｌのそれぞれに複数の候補値が用意されている。例えば、まだ検証に用いられていない候補値の組み合わせが存在する場合、制御回路１４３は、しきい値を変更する、と判定する。全ての組み合わせについて検証が完了した場合、制御回路１４３は、しきい値を変更しない、と判定する。
【００６９】
しきい値を変更すると判定された場合（Ｓ１０７：Ｙｅｓ）、制御回路１４３は、しきい値をまだ検証に用いられていない候補値の組み合わせに変更する（Ｓ１０８）。そして、Ｓ１０４に移行して、変更されたしきい値の検証が開始される。
【００７０】
しきい値を変更しないと判定された場合（Ｓ１０７：Ｎｏ）、制御回路１４３は、検証に合格したしきい値が存在するか否かを判定する（Ｓ１０９）。検証に合格したしきい値が存在する場合（Ｓ１０９：Ｙｅｓ）、制御回路１４３は、検証に合格したしきい値を最適点として特定し、サンプラ１１に設定する（Ｓ１１０）。そして、制御回路１４３は、ジッタ生成信号の生成または出力を停止することによってリカバリークロックへのジッタの印可を停止して（Ｓ１１１）、校正処理の動作が終了する。
【００７１】
校正の動作の終了後、サンプラ１１は、最適点として特定されたしきい値（Ｖｔｈｈ、Ｖｔｈｃ、Ｖｔｈｌ）を用いてデータ信号の復調を実行することができる。
【００７２】
検証に合格したしきい値が存在しない場合（Ｓ１０９：Ｎｏ）、制御回路１４３は、ジッタの振幅を縮小する（Ｓ１１２）。そして、Ｓ１０３に移行して、候補値の全ての組み合わせの検証が再び実行される。
【００７３】
このように、実施形態によれば、ＣＤＲ回路１２は、リファレンスクロックとＰＡＭ４によって変調された信号であるデータ信号との位相差を調整する。位相インタポレータ１３は、位相差の調整によって得られるリカバリークロックにジッタを加える。サンプラ１１は、ジッタが加えられたリカバリークロックに同期したタイミングでデータ信号の振幅としきい値（Ｖｔｈｈ、Ｖｔｈｃ、Ｖｔｈｌ）とを比較することによって、データ信号からデータ列を取得する。処理回路１４は、データ列に含まれるエラーをカウントし、エラーのカウント結果に基づいてしきい値を校正する。
【００７４】
上記のように構成された受信装置１０によって、１回の検証において復調されるシンボルの量を減少させることができる。これによって、校正に要する時間を短縮することができる。
【００７５】
なお、実施形態によれば、処理回路１４は、具体的には、データ列の量、つまり復調されたシンボルの量、が所定量に達した場合に、しきい値を変更し、しきい値を変更する毎にエラーをカウントする。つまり、複数の候補値のそれぞれがしきい値として設定されるとともに、候補値毎に検証が実行される。
【００７６】
また、実施形態によれば、処理回路１４は、複数の候補値のうちの検証に合格した候補値、つまりエラーが１つも検出されなかった候補値を、最適点として特定して、校正後のしきい値として選択する。
【００７７】
なお、合格の基準は、エラーが１つも検出されないことに限定されない。処理回路１４は、検出されたエラーの数が所定数以下であることを、合格として見なしてもよい。また、処理回路１４は、複数の候補値のうちの検出されたエラーの数が最も少ない候補値を、校正後のしきい値として選択してもよい。また、検出されたエラーの数が最も少ない候補値が複数得られた場合、処理回路１４は、検出されたエラーの数が最も少ない当該複数の候補値の中間値を校正後のしきい値として選択してもよい。また、検出されたエラーの数が最も少ない候補値のほかに、検出されたエラーの数が当該候補値に近い他の候補値が存在する場合には、処理回路１４は、検出されたエラーの数が最も少ない候補値と当該他の候補値との中間値を校正後のしきい値として選択してもよい。
【００７８】
また、実施形態によれば、処理回路１４は、検証に合格した候補値が存在しない場合には、ジッタの振幅を縮小する。
【００７９】
これによって、検証に合格する候補値を見つけることが可能となる。
【００８０】
また、実施形態によれば、処理回路１４は、復調されたシンボルの量、が所定量に達した場合か、または検出されたエラーの数が所定数に達した場合に、しきい値を変更する。
【００８１】
これによって、検証の途中で大量のエラーが検出されるなど、設定されたしきい値が最適点に該当しないことが明らかである場合には、検証を途中で終了してしきい値を変更して次の検証を開始できる。つまり、校正に要する時間をさらに短縮することができる。
【００８２】
なお、以上では、パルス振幅変調の一例として、ＰＡＭ４が使用される場合について説明した。１シンボルあたり３以上のビットのデータを送信できるパルス振幅変調が採用された場合であっても、実施形態は適用可能である。さらに、１シンボルあたり１ビットのデータを送信できるパルス振幅変調が採用された場合であっても、実施形態は適用可能である。
【００８３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８４】
１  メモリ、２  プロセッサ、１０  受信装置、１１  サンプラ、１２  ＣＤＲ回路、１３  位相インタポレータ、１４  処理回路、１４１  パターンチェッカ回路、１４２  カウンタ回路、１４３  制御回路、２０  送信装置、１００，１００ｈ，１００ｃ，１００ｌ  アイ。
【図１】
2020145619.tif 000003
【図２】
2020145619.tif 000004
【図３】
2020145619.tif 000005
【図４】
2020145619.tif 000006
【図５】
2020145619.tif 000007
【図６】
2020145619.tif 000008
【図７】
2020145619.tif 000009
【図８】
2020145619.tif 000010