(57)【要約】【課題】半導体素子の電極と導電板が導電性のブロックを介して接合されている半導体装置において、半導体素子の電極とブロックの接合面、あるいは、ブロックと導電板の接合面のエレクトロマイグレーション現象による劣化進行を抑制する。【解決手段】半導体装置は、表面に電極が設けられている半導体素子と、電極に第１ハンダ層を介して接合されている導電性のブロックと、ブロックの第１ハンダ層とは反対側で第２ハンダ層を介して接合されている導電板を備えている。ブロックの第１ハンダ層に接している第１接合面と、第２ハンダ層に接している第２接合面の少なくとも一方の接合面の角部を除く縁に切欠が設けられている。あるいは、電極と導電板が、電極上に離間して配置されている複数のブロックを介して接合されている。【選択図】図２
2020098828.tif 000002
【特許請求の範囲】
【請求項１】
表面に電極が設けられている半導体素子と、
前記電極に第１ハンダ層を介して接合されている導電性のブロックと、
前記ブロックの前記第１ハンダ層とは反対側で第２ハンダ層を介して接合されている導電板と、
を備えており、
前記ブロックの前記第１ハンダ層に接している第１接合面と、前記第２ハンダ層に接している第２接合面の少なくとも一方の接合面の角部を除く縁に切欠が設けられている、あるいは、
前記電極と前記導電板が、前記電極上に離間して配置されている複数の前記ブロックを介して接合されている、あるいは、
前記ブロックは、当該ブロックと前記半導体素子との積層方向に貫通する貫通孔を備えている、半導体装置。
【請求項２】
前記ブロックは銅で作られており、
前記一方の接合面を平面視したときに、前記縁からの前記切欠の深さが０．２ｍｍ以上である、請求項１に記載の半導体装置。
【請求項３】
前記切欠は前記ブロックを前記半導体素子と前記ブロックの積層方向に貫通している、請求項１または２に記載の半導体装置。
【請求項４】
前記半導体素子に１００ｋＨｚ以上の周波数の駆動信号を供給する駆動装置をさらに備えている、請求項１から３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、半導体素子の電極と導電板の間に導電性のブロックがハンダ層を介して接合されている半導体装置に関する。
【背景技術】
【０００２】
半導体素子の電極と導電板の間に導電性のブロックがハンダ層を介して接合されている半導体装置が知られている（例えば特許文献１）。半導体素子とブロックと導電板は、導電板の一方の面を露出させた状態でパッケージに埋設されている。導電性のブロックは、電極と導電板を電気的に接続する役割を担っているとともに、半導体素子の熱を導電板へ伝える役割を担っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２６８４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体素子のスイッチング動作に伴って、スイッチング周波数と同じ周波数の脈動電流が発生する。半導体素子のスイッチング周波数が高くなるにつれて、すなわち、半導体素子の電極と導電板の間に挟まれているブロックに流れる脈動電流の周波数が高くなるにつれて、ブロックを流れる電流はブロックの側面の表層に集中していく。ここで、ブロックの側面とは、ブロックの電極との対向面に交差している面を意味する。流れる電流の周波数が高くなるにつれて導電体（ブロック）の表層に電流が集中する現象は表皮効果と呼ばれている。ブロックと電極はハンダ層を介して接合しており、以下では、ハンダ層に接しているブロックの面を接合面と称する。
【０００５】
半導体素子の小型化かつ大容量化が進むと、電極の面積が小さくなるにつれてブロックの接合面のサイズも小さくなる。一方、大容量化が進むと、ブロックを流れる電流密度が高まる。さらに高周波数化によりブロックの側面の表層に電流が集中する。ブロックの表層を通る高密度の電流がブロックの接合面を通じてハンダ層へ流れる。互いに接している異なる金属の境界に密度の高い電流を流すと一方の金属から他方の金属へ金属原子が移動し、他方の金属内部に空孔が生じる。この現象はエレクトロマイグレーション現象と呼ばれている。ブロックの表層を通る高密度の電流がハンダ層に流れることによってハンダ層の特定領域に空孔が生じ、ハンダ層の劣化が進行してしまう。本明細書は、ブロックの側面の表層の電流密度を下げてハンダ層の劣化進行を抑制する技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、半導体素子と導電性のブロックと導電板を備えている。半導体素子は、表面に電極が設けられている。ブロックの一面が第１ハンダ層を介して半導体素子の電極に接合されている。ブロックの第１ハンダ層とは反対側の面が第２ハンダ層を介して導電板に接合されている。本明細書が開示する半導体装置は、次の２つの特徴のいずれか一方を有している。（１）ブロックの第１ハンダ層に接している第１接合面と、第２ハンダ層に接している第２接合面の少なくとも一方の接合面の角部（接合面を平面視したときに接合面の２辺が交差する角部）を除く縁に切欠が設けられている。（２）電極と導電板が、電極上に離間して配置されている複数のブロックを介して接合されている。
【０００７】
ブロックの側面の表層の電流密度を下げるには、電流が流れる領域を増加させればよい。すなわち、ブロックの接合面を平面視したときの輪郭線の長さを増やせばよい。上記（１）の特徴によれば、接合面の輪郭線は、概ね切欠の縁の分だけ長くなるので、電流が流れる表層が増え、電流密度が下がる。なお、接合面を平面視したときに接合面の２辺が交差する角部では、切欠を設けても輪郭線の長さはほとんど変わらない。それゆえ、接合面の角部を除く縁に切欠を設けることで、表層の電流密度が下がる。その結果、ハンダ層の劣化進行を抑制することができる。上記した切欠が積層方向にブロックを貫通していてもよい。
【０００８】
一方、上記（２）の特徴によれば、電極と導電体を離間して配置された複数のブロックを介して接合することで、接合面の輪郭線の全体の長さが増える。従って上記（１）の特徴と同様に、表層が増え、電流密度が下がり、ハンダ層の劣化進行を抑制することができる。
【０００９】
なお、ブロックに、ブロックと半導体素子の積層方向に貫通する貫通孔を設けることによっても、接合面の輪郭線を増やすことができ、電流密度を下げることができる。
【００１０】
ブロックは典型的には、銅で作られる。銅製のブロックの場合、ブロックを流れる電流の周波数が１００ｋＨｚであると、電流が流れる表層の深さは約０．２ｍｍとなる（その理由は後述する）。従って、切欠が設けられた接合面を平面視したときに、接合面の縁からの切欠の深さが０．２ｍｍ以上であるとよい。電流が流れる表層に切欠が埋まってしまうと切欠を設けた効果が得られない。深さ０．２ｍｍ以上の切欠を設けることで、１００ｋＨｚ以上の高周波が流れる半導体装置に対して電流密度低減の効果が期待できる。
【００１１】
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
【図面の簡単な説明】
【００１２】
【図１】第１実施例の半導体装置の斜視図である。
【図２】図１のII−II線に沿った断面図である。
【図３】ブロックの斜視図である。
【図４】ブロックを積層方向から見た平面図である。
【図５】ブロックの変形例の斜視図である。
【図６】ブロックの他の変形例の平面図である。
【図７】第２実施例の半導体装置の断面図である。
【図８】第２実施例の半導体装置における複数のブロックの配置を示す平面図である。
【図９】第３実施例の半導体装置の断面図である。
【図１０】第３実施例の半導体装置におけるブロックの斜視図である。
【発明を実施するための形態】
【００１３】
（第１実施例）図１から図６を参照して第１実施例の半導体装置２を説明する。図１は、半導体装置２の斜視図である。半導体装置２は樹脂製のパッケージ５にスイッチング素子９（図２の説明の際に後述する）がモールドされているデバイスである。スイッチング素子９は、例えば電力変換に用いられるパワートランジスタである。半導体装置２は例えば、コンバータやインバータといった電力変換器に用いられる。
【００１４】
図１に示されているように、パッケージ５は扁平であり、一方の幅広面に導電板６が露出している。導電板６は、一方の面がパッケージ５の幅広面に露出しており、他方の面がパッケージ５の内部でブロック１０（後述）とスイッチング素子９に導通している。図１では隠れて見えないが、パッケージ５の反対側の幅広面にも導電板１６が露出している。ブロック１０は導電性を有しており、例えば銅で作られている。
【００１５】
パッケージ５の一つの幅狭面からパワー端子３、４が延びている。パワー端子３はパッケージ５の内部で導電板６と接続されており、導電板６を介してスイッチング素子９の一方の電極と導通している。パワー端子４はパッケージ５の内部で導電板１６と接続しており、導電板１６を介してスイッチング素子９の他方の電極と導通している。
【００１６】
パッケージ５の別の幅狭面から複数の制御端子７が延びている。複数の制御端子７は、スイッチング素子９のゲート電極に接続されているゲート端子、センスエミッタに接続されているセンスエミッタ端子などである。制御端子７は、スイッチング素子９を駆動する駆動装置５０に接続されている。駆動装置５０は、所定の周波数（例えば１００ｋＨｚ）の駆動信号をスイッチング素子９へ供給する。図１では、制御端子７に接続されている駆動装置５０を模式化して描いてある。
【００１７】
図２は図１のII−II線に沿った断面図である。半導体装置２の構造を理解しやすくするためにパッケージ５を仮想線で描いている。説明の便宜上、Ｘ軸正方向を「上」と称し、Ｘ軸負方向を「下」と称する。
【００１８】
パッケージ５には、導電板６、１６、スイッチング素子９、ブロック１０が埋設されている。先に述べたように、導電板６、１６は、一方の面が露出する状態でパッケージ５に埋設されている。導電板１６が最も下に位置する。スイッチング素子９は上面に電極１１ａを備えており、下面に電極１１ｂを備えている。スイッチング素子９の電極１１ｂがハンダ層８ｃを介して導電板１６に接合されている。スイッチング素子９の電極１１ａがハンダ層８ａを介して導電性のブロック１０に接合されている。ブロック１０のハンダ層８ａとは反対側には、ハンダ層８ｂを介して導電板６が接合されている。ブロック１０のハンダ層８ａと接合する面を接合面１０ａと称し、ハンダ層８ｂと接合する面を接合面１０ｂと称する。導電板６が最も上に位置する。導電性のブロック１０は、導電板６と電極１１ａを電気的に接続する役割を担っているとともに、スイッチング素子９から発生した熱を導電板６へ伝える役割も担っている。先に述べたように、パワー端子３（図１参照）は導電板６と接続されている。すなわち、パワー端子３は、導電板６とブロック１０を介してスイッチング素子９の電極１１ａと導通する。
【００１９】
スイッチング素子９のスイッチング動作に伴って、スイッチング周波数と同じ周波数の脈動電流が発生する。脈動電流はハンダ層８ａ−８ｃとブロック１０、導電板６、１６にも流れる。ブロック１０を流れる電流（脈動電流）の周波数が高くなるにつれて電流はブロック１０の側面側に集中していく（表皮効果）。電流密度が高くなると、ブロック１０に接しているハンダ層８ａ、８ｂの電流が通る領域でエレクトロマイグレーション現象が生じ、ハンダ層８ａ、８ｂが劣化するおそれがある。上記の電流が集中する領域を表皮領域と称する。ブロック１０は、切欠１２を備えることによって、電流が流れる表皮領域を増やし、電流の集中を緩和する。
【００２０】
導電性のブロック１０の電流が流れる側面からみた表皮領域の深さを表皮厚みと称する。表皮厚みｄｘは以下の（数１）で与えられることが知られている。
【００２１】
【数１】
2020098828.tif 000003
【００２２】
（数１）の記号の意味は以下のとおりである。
ｄｘ：表皮厚み
ρ：導電体の電気抵抗率
π：円周率
ｆ：電流の周波数
μ：導電体の透磁率
【００２３】
図３は、ブロック１０の斜視図である。図４は、ブロック１０を図中の座標系のＸ方向からみた平面図である。図４は、接合面１０ｂを平面視した図である。図中のＸ方向は、図２に示すように、ブロック１０とスイッチング素子９と導電板６、１６の積層方向に相当する。
【００２４】
先に述べたように、ブロック１０は、切欠１２を備えている。切欠１２は、接合面１０ｂを平面視したときに、接合面１０ｂの角（接合面１０ｂの二辺が交差する箇所）を除く縁に設けられている。切欠１２は、一方の接合面１０ｂから他方の接合面１０ａまで、ブロック１０をＸ方向（積層方向）に貫通している。
【００２５】
図４のグレーでハッチングした領域が表皮領域１３を模式的に表している。切欠１２を設けることによって、切欠１２を設けない場合と比較して、表皮領域が増える。すなわち、接合面１０ａ、および接合面１０ｂを流れる電流の密度は小さくなる。その結果、エレクトロマイグレーション現象によるハンダ層８ａ、およびハンダ層８ｂの劣化進行を抑制することができる。
【００２６】
接合面１０ｂを平面視したとき、ブロック１０の縁からの切欠１２の深さｄＬは、表皮厚みｄｘよりも大きくなるように設定されている。切欠１２の深さｄＬが表皮厚みｄｘよりも小さいと、表皮領域を増やす効果が十分に得られないからである。
【００２７】
また、切欠１２は、接合面１０ｂの角部（接合面１０ｂの２辺が交差する箇所）を除いた縁に設けられる。切欠を角部に設けても表皮領域はそれほど増えないからである。
【００２８】
導電性のブロック１０は、典型的には銅で作られる。周波数ｆ＝１００ｋＨｚの脈動電流が流れる場合、銅の電気抵抗率ρ＝１．６８Ｅ−８、銅の透磁率μ＝１．２６Ｅ−６を用いて（数１）から表皮厚さｄｘを計算すると、約０．２ｍｍとなる。導電性のブロック１０が銅製である場合、切欠１２の深さが０．２ｍｍ以上であれば１００ｋＨｚ以上の高周波電流が流れる半導体装置２に対して、導電性のブロック１０の表面付近の電流密度低減の効果が期待できる。すなわち、エレクトロマイグレーション現象によるハンダ層８ａ、およびハンダ層８ｂの劣化進行を抑制することができる。
【００２９】
図５に、半導体装置２が備える導電性のブロック１０のいくつかの変形例の斜視図を示す。
【００３０】
（第１変形例）図５（Ａ）に、第１変形例のブロック１００を示す。接合面１００ａがハンダ層８ａを介してスイッチング素子９の電極１１ａに接合される。反対側の接合面１００ｂがハンダ層８ｂを介して導電板６に接合される。導電性のブロック１００は、接合面１００ｂの角部を除く縁に切欠１１２を有している。ブロック１００でも、接合面１００ｂにおける表皮領域の面積が切欠１１２を設けない場合と比べて大きくなる。従って、ブロック１００を用いた半導体装置も、エレクトロマイグレーション現象によるハンダ層８ｂの劣化進行を抑制することができる。切欠１１２は、ブロック１００を積層方向に貫通していない。接合面１００ａの側では、切欠が設けられていないので、接合面１００ａに接合されるハンダ層８ａに対しては劣化進行の抑制効果が得られない。図５（Ａ）のブロック１００は、一方のハンダ層８ｂに対してのみ、劣化進行の抑制効果を奏する。
【００３１】
（第２変形例）図５（Ｂ）に、第２変形例のブロック２００を示す。接合面２００ａがハンダ層８ａを介してスイッチング素子９の電極１１ａに接合される。反対側の接合面２００ｂがハンダ層８ｂを介して導電板６に接合される。導電性のブロック２００は、一方の接合面２００ａの角部を含まない縁に切欠２１２ａを備えており、他方の接合面２００ｂの角部を含まない縁に切欠２１２ｂを備えている。ブロック２００を用いた半導体装置は、接合面２００ａ、２００ｂのそれぞれに切欠（切欠２１２ａ、切欠２１２ｂ）を備える。従って、それぞれの接合面に接合されるハンダ層８ｂ、８ｂの劣化進行を抑制することができる。
【００３２】
（第３変形例）図５（Ｃ）に、第３変形例のブロック３００を示す。接合面３００ａがハンダ層８ａを介してスイッチング素子９の電極１１ａに接合される。反対側の接合面３００ｂがハンダ層８ｂを介して導電板６に接合される。導電性のブロック３００は、接合面３００ｂの角部を含まない縁に切欠３１２を備えている。切欠３１２は、一方の接合面３００ｂから他方の接合面３００ａまで、ブロック３００を積層方向（Ｘ方向）に貫通している。切欠３１２には、絶縁体３１３が充填されている。ブロック３００を用いた半導体装置も、それぞれの接合面に接合されるハンダ層８ｂ、８ｂの劣化進行を抑制することができる。
【００３３】
図６に、そのほかの変形例の平面図を示す。図６の各図は、変形例のブロックを、半導体装置における積層方向（ブロックとスイッチング素子と導電板の積層方向）から見た平面図である。以下、ブロックとスイッチング素子と導電板の積層方向を単純に積層方向と称する。
【００３４】
第４変形例のブロック４００（図６（Ａ））は、矩形の接合面４００ｂの対向する２辺のそれぞれに切欠４１２ａ、４１２ｂを備えている。切欠４１２ａ、４１２ｂは、ブロック４００を積層方向に貫通している。第５変形例のブロック５００は、矩形の接合面５００ｂの各辺に切欠５１２ａ、５１２ｂ、５１２ｃ、５１２ｄを備えている。切欠５１２ａ−５１２ｄは、ブロック５００を積層方向に貫通している。第６変形例のブロック６００は、矩形の接合面６００ｂの各辺に複数の切欠６１２を備えている。切欠６１２は、ブロック６００を積層方向に貫通している。いずれの変形例も、矩形の接合面の角部を除く縁（辺）に切欠を有している。図６（Ａ）−図６（Ｃ）のブロックには、表皮領域１３をグレーで示している。いずれの切欠も、接合面の縁からの深さが表皮厚みよりも大きい。いずれの変形例も、接合面に接合されるハンダ層の劣化進行を抑制する効果を奏する。
【００３５】
（第２実施例）図７を参照して第２実施例の半導体装置２ａを説明する。図７は、図２に対応する断面図である。半導体装置２ａは、一対の導電板６、１６の間に、スイッチング素子９とブロック７００、７０１が挟まれているデバイスである。一対の導電板６、１６とブロック７００、７０１とスイッチング素子９は、導電板６、１６の一方の面を露出させた状態で樹脂製のパッケージ５に埋設されている。図７ではパッケージ５は仮想線で描いてある。
【００３６】
スイッチング素子９の電極１１ａと導電板６は、複数のブロック７００、７０１で接合されている。ブロック７００の電極１１ａと対向する面を接合面７００ａと称し、導電板６と対向する面を接合面７００ｂと称する。ブロック７０１の電極１１ａと対向する面を接合面７０１ａと称し、導電板６と対向する面を接合面７０１ｂと称する。ブロック７００は、接合面７００ａがハンダ層８ａを介して電極１１ａに接合されており、反対側の接合面７００ｂがハンダ層８ｂを介して導電板６と接合されている。ブロック７０１も、接合面７０１ａがハンダ層８ａを介して電極１１ａに接合されており、反対側の接合面７０１ｂがハンダ層８ｂを介して導電板６と接合されている。ブロック７００とブロック７０１は、電極１１ａの上に間隙７０２を設けて離間して配置されている。ブロック７００、７０１は導電性を有している。
【００３７】
図８に、ブロック７００、７０１の平面図を示す。図８は、半導体装置２ａの内部におけるブロック７００、７０１の配置を示している。図中のＸ方向が積層方向に相当し、電流が流れる方向である。表皮効果により、電流は各ブロックの表皮領域１３に集中する。ブロック７００、７０１は、間隙７０２が確保された状態で離間して配置される。電極１１ａと導電板６を、離間して配置された複数のブロックで接合することで、表皮領域１３を増やすことができる。表皮領域１３が増えることで電流の集中を緩和することができ、ハンダ層８ａ、８ｂの劣化進行を抑制することができる。
【００３８】
第２実施例の半導体装置２ａは、電極上に離間して配置された２個のブロックを備えている。半導体装置は、電極上に離間して配置された３個以上のブロックを備えていてもよい。図７では、ブロック７００とブロック７０１の間にもハンダ層８ａ、８ｂが広がっている。ブロック７００、７０１と対向する領域のみにハンダ層を設けてもよい。また、離間して配置されたそれぞれのブロックに対して個別に電極が設けられていてもよい。さらには、複数のブロックは、スイッチング素子９や導電板６と接合される前に、絶縁体を挟んで相互に固定されていてもよい。すなわち、パッケージ５を構成する樹脂とは異なる樹脂で作られた絶縁体で複数のブロックが間隙を保持したまま相互に固定されていてもよい。
【００３９】
（第３実施例）図９と図１０を参照して第３実施例の半導体装置２ｂを説明する。図９は、図２に対応する断面図である。半導体装置２ｂは、一対の導電板６、１６の間に、スイッチング素子９とブロック８００が挟まれているデバイスである。一対の導電板６、１６とブロック８００とスイッチング素子９は、導電板６、１６の一方の面を露出させた状態で樹脂製のパッケージ５に埋設されている。図９ではパッケージ５は仮想線で描いてある。図１０に、ブロック８００の斜視図を示す。
【００４０】
スイッチング素子９の電極１１ａと導電板６は、ブロック８００で接合されている。ブロック８００の電極１１ａと対向する面を接合面８００ａと称し、導電板６と対向する面を接合面８００ｂと称する。ブロック８００は、接合面８００ａがハンダ層８ａを介して電極１１ａに接合されており、反対側の接合面８００ｂがハンダ層８ｂを介して導電板６と接合されている。
【００４１】
ブロック８００は、積層方向（スイッチング素子９とブロック８００と導電板６、１６の積層方向）に貫通する貫通孔８１２を備えている。表皮効果により、ブロック８００の外周側の表皮領域だけでなく、貫通孔８１２の周囲にも電流が流れる表皮領域が現われる。それゆえ、貫通孔を有さない場合と比較して、電流が流れる表皮領域が増え、電流の集中が緩和され、ハンダ層８ａ、８ｂの劣化進行が抑制される。ブロック８００に複数の貫通孔を設けてもよい。
【００４２】
実施例のハンダ層８ａが第１ハンダ層の一例であり、ハンダ層８ｂが第２ハンダ層の一例である。ブロック１０、１００−８００の接合面１０ａ、１００ａ−８００ａが第１接合面の一例であり、接合面１０ｂ、１００ｂ−８００ｂが第２接合面の一例である。
【００４３】
本明細書が開示する技術は、スイッチング素子に限らず、高周波の電流（ノイズを含む）が流れる半導体素子（例えばダイオード）を備えている半導体装置に適用することができる。
【００４４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４５】
２、２ａ、２ｂ：半導体装置
３、４：パワー端子
５：パッケージ
６、１６：導電板
７：制御端子
８ａ、８ｂ、８ｃ：ハンダ層
９：スイッチング素子
１０、１００−８００：導電性のブロック
１０ａ、１０ｂ、１００ａ−８００ａ、１００ｂ−８００ｂ：接合面
１１ａ、１１ｂ：電極
１２、１１２、２１２、３１２、４１２、５１２、６１２：切欠
７０２：間隙
８１２：貫通孔
【図１】
2020098828.tif 000004
【図２】
2020098828.tif 000005
【図３】
2020098828.tif 000006
【図４】
2020098828.tif 000007
【図５】
2020098828.tif 000008
【図６】
2020098828.tif 000009
【図７】
2020098828.tif 000010
【図８】
2020098828.tif 000011
【図９】
2020098828.tif 000012
【図１０】
2020098828.tif 000013