(57)【要約】【課題】AD変換結果の誤差の発生を抑制する。【解決手段】固体撮像装置は、光量に応じてアナログ信号を出力する画素を含む複数の画素と、画素に接続された画素信号線を含む複数の画素信号線と、複数の比較器とを備える。複数の比較器に含まれる比較器は、アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが出力ノードと第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタとを有する。本技術は、例えばCMOSイメージセンサに適用することができる。【選択図】図９
2020188477.tif 000002
【特許請求の範囲】
【請求項１】
光量に応じてアナログ信号を出力する画素を含む複数の画素と、
前記画素に接続された画素信号線を含む複数の画素信号線と、
複数の比較器と
を備え、
前記複数の比較器に含まれる比較器は、
前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、
前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、
ゲートが前記出力ノードと前記第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタと
を有する
固体撮像装置。
【請求項２】
前記第１のアンプは、前記電源電位を受けるように構成された第５のトランジスタをさらに含む
請求項１に記載の固体撮像装置。
【請求項３】
前記第３のトランジスタはさらに、前記電源電位を受けるように構成される
請求項２に記載の固体撮像装置。
【請求項４】
前記第３のトランジスタのゲートは、前記第１のアンプの前記出力ノードからの出力を受けるように構成される
請求項３に記載の固体撮像装置。
【請求項５】
前記第４のトランジスタの極性は、前記第１のトランジスタおよび前記第２のトランジスタの少なくとも一方の極性と反対である
請求項１に記載の固体撮像装置。
【請求項６】
前記第４のトランジスタの極性と前記第３のトランジスタの極性は同じである
請求項１に記載の固体撮像装置。
【請求項７】
前記第４のトランジスタは、前記第１のアンプの前記出力ノードからの出力に応じて変化する容量値を有するように構成される
請求項１に記載の固体撮像装置。
【請求項８】
前記第４のトランジスタは、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の電圧に応じて変化する容量値を有するように構成される
請求項１に記載の固体撮像装置。
【請求項９】
前記第４のトランジスタの前記容量値は、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の前記電圧が閾値電圧を超えることに応じて増加する
請求項８に記載の固体撮像装置。
【請求項１０】
前記閾値電圧は、前記第２のアンプの出力信号が反転を開始するレベルに対応する反転開始電圧以上である
請求項９に記載の固体撮像装置。
【請求項１１】
光量に応じてアナログ信号を出力する画素を含む複数の画素と、
前記画素に接続された画素信号線を含む複数の画素信号線と、
複数の比較器と
を備え、
前記複数の比較器に含まれる比較器は、
前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、
前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、
ゲートが前記第１のアンプと前記第３のトランジスタに接続され、ソースとドレインが外部電位を受けるように構成された第４のトランジスタと
を有する
固体撮像装置。
【請求項１２】
前記第１のアンプは、電源電位を受けるように構成された第５のトランジスタをさらに含む
請求項１１に記載の固体撮像装置。
【請求項１３】
前記第３のトランジスタはさらに、前記電源電位を受けるように構成される
請求項１２に記載の固体撮像装置。
【請求項１４】
前記第３のトランジスタのゲートは、前記第１のアンプの前記出力ノードからの出力を受けるように構成される
請求項１３に記載の固体撮像装置。
【請求項１５】
前記第４のトランジスタの極性は、前記第１のトランジスタおよび前記第２のトランジスタの少なくとも一方の極性と反対である
請求項１１に記載の固体撮像装置。
【請求項１６】
前記第４のトランジスタの極性と前記第３のトランジスタの極性は同じである
請求項１１に記載の固体撮像装置。
【請求項１７】
前記第４のトランジスタは、前記第１のアンプの前記出力ノードからの出力に応じて変化する容量値を有するように構成される
請求項１１に記載の固体撮像装置。
【請求項１８】
前記第４のトランジスタは、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の電圧に応じて変化する容量値を有するように構成される
請求項１１に記載の固体撮像装置。
【請求項１９】
前記第４のトランジスタの前記容量値は、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の前記電圧が閾値電圧を超えることに応じて増加する
請求項１８に記載の固体撮像装置。
【請求項２０】
前記閾値電圧は、前記第２のアンプの出力信号が反転を開始するレベルに対応する反転開始電圧以上である
請求項１９に記載の固体撮像装置。
【請求項２１】
光学系と、
固体撮像装置と
を備え、
前記固体撮像装置は、
光量に応じてアナログ信号を出力する画素を含む複数の画素と、
前記画素に接続された画素信号線を含む複数の画素信号線と、
複数の比較器と
を備え、
前記複数の比較器に含まれる比較器は、
前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、
前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、
ゲートが前記出力ノードと前記第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタと
を有する
電子機器。
【請求項２２】
前記第１のアンプは、前記電源電位を受けるように構成された第５のトランジスタをさらに含む
請求項２１に記載の電子機器。
【請求項２３】
前記第３のトランジスタはさらに、前記電源電位を受けるように構成される
請求項２２に記載の電子機器。
【請求項２４】
前記第３のトランジスタのゲートは、前記第１のアンプの前記出力ノードからの出力を受けるように構成される
請求項２３に記載の電子機器。
【請求項２５】
前記第４のトランジスタの極性は、前記第１のトランジスタおよび前記第２のトランジスタの少なくとも一方の極性と反対である
請求項２１に記載の電子機器。
【請求項２６】
前記第４のトランジスタの極性と前記第３のトランジスタの極性は同じである
請求項２１に記載の電子機器。
【請求項２７】
前記第４のトランジスタは、前記第１のアンプの前記出力ノードからの出力に応じて変化する容量値を有するように構成される
請求項２１に記載の電子機器。
【請求項２８】
前記第４のトランジスタは、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の電圧に応じて変化する容量値を有するように構成される
請求項２１に記載の電子機器。
【請求項２９】
前記第４のトランジスタの前記容量値は、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の前記電圧が閾値電圧を超えることに応じて増加する
請求項２８に記載の電子機器。
【請求項３０】
前記閾値電圧は、前記第２のアンプの出力信号が反転を開始するレベルに対応する反転開始電圧以上である
請求項２９に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置および電子機器に関し、特に、AD変換結果の誤差の発生を抑制することができるようにする固体撮像装置および電子機器に関する。
【背景技術】
【０００２】
近年、ADC（Analog Digital Converter）に用いられる２段アンプ構成の比較器に対して、ノイズの低減および反転遅延の抑制が求められている。反転遅延は、差動対の２入力の大小関係が変化してから、出力が反転するまでの時間である。
【０００３】
比較器のノイズを低減することにより、ADCのノイズを低減することができる。また、比較器の反転遅延を抑制することにより、AD変換時間を短くすることができる。
【０００４】
比較器におけるノイズの低減は、帯域を制限する容量（以下、帯域制限容量という）の容量値を大きくしてノイズ帯域を狭めることで実現できる。しかしながら、この場合、反転遅延が増大してしまう。
【０００５】
これに対して、特許文献１には、帯域制限容量の容量値を可変にした比較器が開示されている。この構成によれば、参照信号が傾斜したときに帯域制限容量の容量値を小さくすることで、ノイズを一定にしながら反転遅延を最小限に抑えることができる。
【０００６】
しかしながら、特許文献１の構成では、ノイズと反転遅延のトレードオフは解消せず、ノイズを低減すると反転遅延が増大してしまう。
【０００７】
特許文献２では、ノイズと反転遅延のトレードオフを解消するために、比較器を構成する第２アンプの入出力間に、ミラー効果を発現するための容量を接続することが提案されている。この構成によれば、その容量の容量値は、反転動作前では小さいが、反転動作中はミラー効果により大きくなる。これにより、ノイズを低減しつつ、反転遅延を最小限に抑えることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−３８５４９号公報
【特許文献２】特開２０１４−１７８３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２の構成では、カラムADC等のように多数のADCが一斉に動作した場合、電源が変動することで出力段にノイズが重畳されてしまう。その結果、AD変換結果に誤差が生じてしまう。
【００１０】
本技術は、このような状況に鑑みてなされたものであり、AD変換結果の誤差の発生を抑制するようにするものである。
【課題を解決するための手段】
【００１１】
本技術の第１の側面の固体撮像装置は、光量に応じてアナログ信号を出力する画素を含む複数の画素と、前記画素に接続された画素信号線を含む複数の画素信号線と、複数の比較器とを備え、前記複数の比較器に含まれる比較器は、前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが前記出力ノードと前記第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタとを有する。
【００１２】
本技術の第２の側面の固体撮像装置は、光量に応じてアナログ信号を出力する画素を含む複数の画素と、前記画素に接続された画素信号線を含む複数の画素信号線と、複数の比較器とを備え、前記複数の比較器に含まれる比較器は、前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが前記第１のアンプと前記第３のトランジスタに接続され、ソースとドレインが外部電位を受けるように構成された第４のトランジスタとを有する。
【００１３】
本技術の第３の側面の電子機器は、光学系と、固体撮像装置とを備え、前記固体撮像装置は、光量に応じてアナログ信号を出力する画素を含む複数の画素と、前記画素に接続された画素信号線を含む複数の画素信号線と、複数の比較器とを備え、前記複数の比較器に含まれる比較器は、前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが前記出力ノードと前記第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタとを有する。
【００１４】
本技術の第１および第３の側面においては、比較器に、アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが前記出力ノードと前記第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタとが設けられる。
【００１５】
本技術の第２の側面においては、比較器に、アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが前記第１のアンプと前記第３のトランジスタに接続され、ソースとドレインが外部電位を受けるように構成された第４のトランジスタとが設けられる。
【図面の簡単な説明】
【００１６】
【図１】本技術の固体撮像装置の構成例を示すブロック図である。
【図２】画素の構成例を示す図である。
【図３】従来の比較器の構成例を示す回路図である。
【図４】図３の比較器の動作を示すタイミングチャートである。
【図５】従来の比較器の他の構成例を示す回路図である。
【図６】図５の比較器の動作を示すタイミングチャートである。
【図７】従来の比較器のさらに他の構成例を示す回路図である。
【図８】図７の比較器の動作を示すタイミングチャートである。
【図９】本技術の比較器の構成例を示す回路図である。
【図１０】PMOSトランジスタの容量特性を示す図である。
【図１１】本技術の比較器の動作を示すタイミングチャートである。
【図１２】電源変動ノイズの影響について説明する図である。
【図１３】本技術の比較器の他の構成例を示す回路図である。
【図１４】NMOSトランジスタの容量特性を示す図である。
【図１５】本技術の電子機器の構成例を示すブロック図である。
【図１６】イメージセンサを使用する使用例を示す図である。
【発明を実施するための形態】
【００１７】
以下、本技術の実施の形態について図を参照して説明する。
【００１８】
＜固体撮像装置の構成＞
図１は、本技術の固体撮像装置の構成例を示すブロック図である。
【００１９】
図１に示される固体撮像装置１は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサとして構成される。
【００２０】
固体撮像装置１は、画素部１１、垂直走査回路１２、水平転送走査回路１３、タイミング制御回路１４、ADC（Analog Digital Converter）群１５、DAC１６、アンプ回路１７、および信号処理回路１８を備えている。
【００２１】
これらの構成要素のうち、画素部１１、垂直走査回路１２、水平転送走査回路１３、ADC群１５、DAC１６、およびアンプ回路１７は、アナログ回路により構成される。また、タイミング制御回路１４、および信号処理回路１８は、デジタル回路により構成される。
【００２２】
画素部１１は、複数の画素が行列状に配置されることで構成される。画素の構成は、図２を参照して後述する。
【００２３】
垂直走査回路１２は、行アドレスや行走査を制御する。水平転送走査回路１３は、列アドレスや列走査を制御する。
【００２４】
タイミング制御回路１４は、画素部１１の信号を順次読み出すための制御回路として、内部クロックを生成する。タイミング制御回路１４は、画素部１１、垂直走査回路１２、水平転送走査回路１３、ADC群１５、DAC１６、および信号処理回路１８の信号処理に必要なタイミング信号を生成する。タイミング制御回路１４は、ADC群１５の各比較器の動作開始時に、カラム毎に動作点を決めるための初期化（オートゼロ：AZ）用スイッチ(以下、AZスイッチという)に印加する初期化信号としての制御パルスを生成する。
【００２５】
ADC群１５は、ADCが複数列配列されて構成される。カラム毎のADCは、画素部１１からの画素信号VSLに対して、DAC１６からの参照電圧Vslopを用いたAD変換、およびデジタルCDS（Correlated Double Sampling）を行い、数ビットのデジタル信号を出力する。
【００２６】
各ADCは、比較器３１、カウンタ３２、およびラッチ３３を備えている。
【００２７】
比較器３１は、DAC１６により生成される参照電圧Vslopと、行毎に画素から垂直信号線を通して得られる画素信号VSLとを比較する。
【００２８】
カウンタ３２は、比較器３１の比較時間をカウントする。
【００２９】
ラッチ３３は、カウンタ３２のカウント値を保持する。各ラッチ３３の出力は、水平転送線LTRFに接続されている。
【００３０】
ADC群１５において、カラム毎に配置された比較器３１は、垂直信号線に読み出された画素信号VSLと、参照電圧Vslop（ランプ波形のランプ信号RAMP）とを比較する。
【００３１】
このとき、比較器３１と同様に列毎に配置されたカウンタ３２が動作し、ランプ信号RAMPとカウント値が一対一の対応を取りながら変化することで、画素信号VSLがデジタル信号に変換される。
【００３２】
そして、画素信号VSLとランプ信号RAMPが交わったとき、比較器３１の出力が反転するとともに、カウンタ３２の入力クロックが停止し、または、入力が停止していたクロックがカウンタ３２に入力され、AD変換が完了する。
【００３３】
AD変換期間終了後、水平転送走査回路１３により、ラッチ３３に保持されたデータが水平転送線LTRFに転送される。転送されたデータは、アンプ回路１７を経て信号処理回路１８に入力され、所定の信号処理により２次元画像が生成される。
【００３４】
＜画素の構成例＞
図２は、固体撮像装置１の画素部１１を構成する画素の構成例を示す図である。
【００３５】
画素５１は、フォトダイオード６１、転送トランジスタ６２、リセットトランジスタ６３、増幅トランジスタ６４、および選択トランジスタ６５から構成される。
【００３６】
フォトダイオード６１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。
【００３７】
転送トランジスタ６２は、フォトダイオード６１と出力ノードとしてのフローティングディフュージョン（FD）との間に接続される。転送トランジスタ６２は、転送制御線LTxを通してゲートに駆動信号TGが与えられると、フォトダイオード６１で光電変換された電子をFDに転送する。
【００３８】
リセットトランジスタ６３は、電源ラインLVDDとFDとの間に接続される。リセットトランジスタ６３は、リセット制御線LRSTを通してゲートに駆動信号RSTが与えられると、FDの電位を電源ラインLVDDの電位にリセットする。
【００３９】
FDには、増幅トランジスタ６４のゲートが接続される。増幅トランジスタ６４は、選択トランジスタ６５を介して垂直信号線６６に接続され、図示せぬ定電流源とソースフォロアを構成する。
【００４０】
選択制御線LSELを通して制御信号SELが選択トランジスタ６５のゲートに与えられると、選択トランジスタ６５がオンする。選択トランジスタ６５がオンすると、増幅トランジスタ６４は、FDの電位を増幅し、その電位に応じた電圧を垂直信号線６６に出力する。垂直信号線６６を通じて各画素５１から出力された電圧（画素信号VSL）は、ADC群１５に入力される。
【００４１】
なお、リセット制御線LRST、転送制御線LTx、および選択制御線LSELは、画素配列の行単位で配線されており、垂直走査回路１２により駆動される。
【００４２】
すなわち、転送トランジスタ６２、リセットトランジスタ６３、および選択トランジスタ６５の各ゲートが行単位で接続されていることから、上述した動作は、１行分の各画素５１について同時に行われる。
【００４３】
＜比較器の構成例＞
本実施の形態の比較器３１は、主に、縦続接続された第１アンプおよび第２アンプから構成される。
【００４４】
ここで、本実施の形態の比較器３１の構成について説明する前に、従来の比較器の構成について説明する。
【００４５】
（従来の比較器の構成１）
図３は、従来の比較器の構成例を示す回路図である。
【００４６】
図３に示されるように、比較器１００Ａは、縦続接続された第１アンプ１１０および第２アンプ１２０から構成される。第１アンプ１１０は、画素信号VSLと参照信号Vslop（ランプ信号RAMP）との比較動作を行う。第２アンプ１２０は、第１アンプ１１０の出力信号を増幅する。
【００４７】
第１アンプ１１０は、pチャネルMOS（PMOS）トランジスタPT１１１乃至PT１１４、nチャネルMOS（NMOS）トランジスタNT１１１乃至NT１１３、および容量Ｃ１１１，Ｃ１１２を備えている。
【００４８】
PMOSトランジスタPT１１１のソースおよびPMOSトランジスタPT１１２のソースは、電源電位VDDに接続されている。
【００４９】
PMOSトランジスタPT１１１のドレインはNMOSトランジスタNT１１１のドレインに接続され、その接続点によりノードND１１１が形成される。また、PMOSトランジスタPT１１１のドレインとゲートが接続され、その接続点がPMOSトランジスタPT１１２のゲートに接続されている。
【００５０】
PMOSトランジスタPT１１２のドレインはNMOSトランジスタNT１１２のドレインに接続され、その接続点により第１アンプ１１０の出力ノードND１１２が形成される。NMOSトランジスタNT１１１とNMOSトランジスタNT１１２のソース同士が接続され、その接続点がNMOSトランジスタNT１１３のドレインに接続される。NMOSトランジスタNT１１３のソースは基準電位（例えば接地電位）GNDに接続される。
【００５１】
NMOSトランジスタNT１１１のゲートは容量Ｃ１１１の第１電極に接続され、その接続点によりノードND１１３が形成される。容量Ｃ１１１の第２電極は、ランプ信号RAMPの入力端子TRAMPに接続される。
【００５２】
NMOSトランジスタNT１１２のゲートは容量Ｃ１１２の第１電極に接続され、その接続点によりノードND１１４が形成される。容量Ｃ１１２の第２電極は、画素信号VSLの入力端子TVSLに接続される。
【００５３】
また、NMOSトランジスタNT１１３のゲートは、バイアス信号BIASの入力端子TBIASに接続される。
【００５４】
PMOSトランジスタPT１１３のソースはノードND１１１に接続され、そのドレインはノードND１１３に接続される。PMOSトランジスタPT１１４のソースはノードND１１２に接続され、そのドレインはノードND１１４に接続される。
【００５５】
そして、PMOSトランジスタPT１１３およびPT１１４のゲートは、ローレベルでアクティブの第１のAZ信号PSELの入力端子TPSELに共通に接続される。
【００５６】
第１アンプ１１０においては、PMOSトランジスタPT１１１，PT１１２によりカレントミラー回路が構成され、NMOSトランジスタNT１１１，NT１１２によりNMOSトランジスタNT１１３を電流源とする差動比較部（差動対）が構成される。
【００５７】
また、PMOSトランジスタPT１１３，PT１１４はAZスイッチとして機能し、容量Ｃ１１１，Ｃ１１２はAZレベルのサンプリング容量として機能する。
【００５８】
そして、第１アンプ１１０の出力信号1stcompは、出力ノードND１１２から第２アンプ１２０に出力される。
【００５９】
第２アンプ１２０は、PMOSトランジスタPT１２１、NMOSトランジスタNT１２１，NT１２２、および容量Ｃ１２１を備えている。
【００６０】
PMOSトランジスタPT１２１のソースは電源電位VDDに接続され、そのゲートは第１アンプ１１０の出力ノードND１１２に接続される。
【００６１】
PMOSトランジスタPT１２１のドレインはNMOSトランジスタNT１２１のドレインに接続され、その接続点により出力ノードND１２１が形成される。
【００６２】
NMOSトランジスタNT１２１のソースは接地電位GNDに接続され、そのゲートは容量Ｃ１２１の第１電極に接続され、その接続点によりノードND１２２が形成される。容量Ｃ１２１の第２電極は接地電位GNDに接続される。
【００６３】
NMOSトランジスタNT１２２のドレインはノードND１２１に接続され、そのソースはノードND１２２に接続される。
【００６４】
そして、NMOSトランジスタNT１２２のゲートはハイレベルでアクティブの第２のAZ信号NSELの入力端子TNSELに接続される。
【００６５】
この第２のAZ信号NSELは、第１アンプ１１０に供給される第１のAZ信号PSELと相補的なレベルをとる。
【００６６】
第２アンプ１２０においては、PMOSトランジスタPT１２１により入力端および増幅回路が構成される。
【００６７】
また、NMOSトランジスタNT１２２がAZスイッチとして機能し、容量Ｃ１２１がAZレベルのサンプリング容量として機能する。
【００６８】
そして、第２アンプ１２０の出力信号2ndOUTは、出力ノードND１２１から比較器１００Ａの出力端子TOUTに出力される。
【００６９】
（比較器の動作１）
ここで、図４のタイミングチャートを参照して、図３の比較器１００Ａの動作について説明する。
【００７０】
詳細な説明は省略するが、AZ期間が終了すると、リセットレベルの積分型AD変換（Ｐ相）が開始される。
【００７１】
Ｐ相においては、ランプ信号RAMPのランプ波形の変化に追従して、画素信号VSLとの比較が開始される。そして、ランプ信号RAMPと画素信号VSLとの交差以降、第１アンプ１１０の出力信号1stcompが急峻に変化する。
【００７２】
第１アンプ１１０の出力信号1stcompが、第２アンプ１２０の出力信号2ndOUTが反転を開始するレベル（反転開始電圧Vstart）になると、第２アンプ１２０のPMOSトランジスタPT１２１がオンする。PMOSトランジスタPT１２１がオンすると、電流I1が流れ始め、第２アンプ１２０の出力信号2ndOUTがローレベル（Ｌ）からハイレベル（Ｈ）に反転する。
【００７３】
なお、信号レベルの積分型AD変換（Ｄ相）においても、比較器１００Ａは、Ｐ相と同じ動作をする。これにより、デジタルCDSの結果、kTCノイズや比較器のオフセットをキャンセルすることができる。
【００７４】
図４に示されるように、比較器１００Ａにおいては、反転遅延は比較的小さく抑えられている。しかしながら、第２アンプ１２０の出力信号2ndOUTが変動中、第１アンプ１１０の出力信号1stcompの変化の傾きが大きい。そのため、帯域が広くなりノイズを低減することができない。
【００７５】
そこで、ノイズを低減するために帯域制限容量を設けた構成について説明する。
【００７６】
（従来の比較器の構成２）
図５は、従来の比較器の他の構成例を示す回路図である。
【００７７】
図５の比較器１００Ｂの構成は、図３の比較器１００Ａの構成と基本的に同様であるが、第１アンプ１１０の出力ノードND１１２と電源電位VDDとの間に、帯域制限容量Ｃ１３０をさらに備える点で異なる。
【００７８】
（比較器の動作２）
図６は、図５の比較器１００Ｂの動作について説明するタイミングチャートである。
【００７９】
図６においては、Ｄ相期間のタイミングチャートは省略され、AZ期間およびＰ相期間のタイミングチャートが示されている。
【００８０】
図６に示されるように、比較器１００Ｂにおいて帯域制限容量Ｃ１３０を設けたことで、第１アンプ１１０の出力信号1stcompの変化の傾きは小さくなる。これにより、帯域が狭くなりノイズを低減することができる。しかしながら、反転遅延は大きくなってしまう。
【００８１】
そこで、上述したようなノイズと反転遅延のトレードオフを解消するために、第２アンプの入出力間に、ミラー効果を発現するための容量を設けた構成について説明する。
【００８２】
（従来の比較器の構成３）
図７は、従来の比較器のさらに他の構成例を示す回路図である。
【００８３】
図７の比較器１００Ｃの構成は、図３の比較器１００Ａの構成と基本的に同様であるが、第２アンプ１２０の入出力間に、容量Ｃ１４０をさらに備える点で異なる。
【００８４】
（比較器の動作３）
図８は、図７の比較器１００Ｃの動作について説明するタイミングチャートである。
【００８５】
図８においても、Ｄ相期間のタイミングチャートは省略され、AZ期間およびＰ相期間のタイミングチャートが示されている。
【００８６】
図８に示されるように、比較器１００Ｃにおいて容量Ｃ１４０を設けたことで、ミラー効果により、第２アンプ１２０の出力信号2ndOUTが変動しているときにだけ、容量Ｃ１４０の容量値（第２アンプ１２０の入力端における実効的な容量値）が大きくなる。これにより、ノイズを低減しつつ、反転遅延の増大を抑制することができる。
【００８７】
次に、本技術の比較器３１の構成について説明する。
【００８８】
＜本技術の比較器の構成＞
図９は、本技術の比較器の構成例を示す回路図である。
【００８９】
比較器３１の構成は、図３の比較器１００Ａの構成と基本的に同様であるが、第１アンプ１１０の出力ノードND１１２と電源電位VDDとの間に、帯域制限容量としてPMOSトランジスタPT１５０をさらに備える点で異なる。
【００９０】
PMOSトランジスタPT１５０は、第１アンプ１１０においてNMOSトランジスタNT１１１，NT１１２により構成される差動対と逆の極性を有する。言い換えると、PMOSトランジスタPT１５０は、第２アンプ１２０の入力端となるPMOSトランジスタPT１２１と同じ極性を有する。
【００９１】
PMOSトランジスタPT１５０のゲートは、第１アンプ１１０の出力ノードND１１２に接続される。また、PMOSトランジスタPT１５０のソースおよびドレインは、電源電位VDDに接続される。
【００９２】
図１０は、PMOSトランジスタの容量特性を示す図である。
【００９３】
図１０に示されるように、PMOSトランジスタの容量値は、入力電圧が高い、つまりゲート−ソース間電圧Vgsが低い電圧にある場合には小さい。しかしながら、入力電圧が低くなり、ゲート−ソース間電圧Vgsが閾値電圧Vthを上回ると、PMOSトランジスタの容量値は急激に大きくなる。
【００９４】
この特性と、第１アンプ１１０の出力信号1stcompが高いレベルから低いレベルに変化することを利用して、第２アンプ１２０の出力信号2ndOUTの反転開始付近で、帯域制限容量の容量値を大きくすることができる。このとき、PMOSトランジスタPT１５０の閾値電圧Vthは、第２アンプ１２０の出力信号2ndOUTが反転を開始する直前の第１アンプ１１０の出力信号1stcompと略同じレベルに設定されているものとする。なお、PMOSトランジスタPT１５０の閾値電圧Vthは、反転開始電圧Vstartより高いレベルであればよい。
【００９５】
＜本技術の比較器の動作＞
図１１は、図９の比較器３１の動作について説明するタイミングチャートである。
【００９６】
図１１においても、Ｄ相期間のタイミングチャートは省略され、AZ期間およびＰ相期間のタイミングチャートが示されている。
【００９７】
図１１に示されるように、比較器３１において帯域制限容量としてPMOSトランジスタPT１５０を設けたことで、出力信号1stcompが高いレベルから低いレベルに変化し、反転開始電圧Vstartと略同じレベル（閾値電圧Vth）になったときに、PMOSトランジスタPT１５０の容量値（第２アンプ１２０の入力端における実効的な容量値）が大きくなる。これにより、ノイズを低減しつつ、反転遅延の増大を抑制することができる。
【００９８】
なお、PMOSトランジスタPT１５０の容量特性から、反転動作後は、PMOSトランジスタPT１５０の容量値は大きいままとなる。そのため、第１アンプ１１０の出力信号1stcompの電圧変動方向は、高いレベルから低いレベルへの一方向であることが望ましいが、逆方向であってもよい。
【００９９】
このように、本技術の比較器３１の構成によれば、ミラー効果を利用した図７の比較器１００Ｃの構成と同等に、ノイズと反転遅延のトレードオフを解消することができる。
【０１００】
ところで、例えば、カラムADC等のように多数のADCが一斉に動作した場合、電源が変動する。
【０１０１】
この場合、比較器１００Ｃの構成では、図１２の上段に示されるように、電源変動によるノイズが、PMOSトランジスタPT１２１のソースに入力される。これにより、ゲート−ソース間電圧Vgsが変動し、第２アンプ１２０の出力信号2ndOUTにノイズが重畳される。その結果、AD変換結果に誤差が生じてしまう。特に、同時に動作する比較器が多いほど、変動が大きくなり、AD変換結果の誤差が大きくなる。
【０１０２】
一方、本技術の比較器３１の構成では、図１２の下段に示されるように、電源変動によるノイズが、PMOSトランジスタPT１２１のソースに入力される他、PMOSトランジスタPT１５０を介して、PMOSトランジスタPT１２１のゲートにも入力される。そのため、相対的にゲート−ソース間電圧Vgsの変動は抑えられ、第２アンプ１２０の出力信号2ndOUTにノイズが重畳されることを抑制することができる。結果として、AD変換結果の誤差の発生を抑制することができる。特に、同時に動作する比較器が多く、変動が大きくなる場合でも、AD変換結果の誤差の発生を抑制することが可能である。
【０１０３】
以上のように、本技術の構成によれば、ノイズと反転遅延のトレードオフを解消するとともに、AD変換結果の誤差の発生を抑制することが可能となる。
【０１０４】
＜本技術の比較器の他の構成＞
図１３は、本技術の比較器の他の構成例を示す回路図である。
【０１０５】
図１３の比較器２００は、図９の比較器３１のトランジスタの極性を逆極性にして構成されている。そのため、接続される電源電位と接地電位も回路上逆となっている。なお、図１３においては、理解を容易にするために、ノードと容量の符号は図９と同じ符号を付している。
【０１０６】
図１３に示されるように、比較器２００は、縦続接続された第１アンプ２１０、第２アンプ２２０、およびNMOSトランジスタNT２３０から構成される。
【０１０７】
第１アンプ２１０において、図９のNMOSトランジスタNT１１１乃至NT１１３の代わりに、PMOSトランジスタPT２１１乃至PT２１３を用いて差動対および電流源が構成されている。そして、電流源としてのPMOSトランジスタPT２１３のソースは電源電位VDDに接続されている。
【０１０８】
また、図９のPMOSトランジスタPT１１１，PT１１２の代わりに、NMOSトランジスタNT２１１，NT２１２を用いてカレントミラー回路が構成され、NMOSトランジスタNT２１１、NT２１２のソースが接地電位GNDに接続されている。
【０１０９】
さらに、図９のPMOSトランジスタPT１１３、PT１１４の代わり、NMOSトランジスタNT２１３，NT２１４を用いてAZスイッチが構成されている。この場合、第１アンプ２１０には第２のAZ信号NSELがNMOSトランジスタNT２１３，NT２１４のゲートに供給される。
【０１１０】
第２アンプ２２０において、図９のPMOSトランジスタPT１２１の代わりに、NMOSトランジスタNT２２１を用いて入力端および増幅回路が構成されている。NMOSトランジスタNT２２１のソースは接地電位GNDに接続されている。
【０１１１】
図９のNMOSトランジスタNT１２１の代わりに、PMOSトランジスタPT２２１を用いてミラー回路を形成するトランジスタが構成されている。そして、PMOSトランジスタPT２２１のソースは電源電位VDDに接続されている。
【０１１２】
また、容量Ｃ１２１の第１電極がPMOSトランジスタPT２２１のゲートに接続されたノードND１２２に接続され、第２電極が電源電位VDDに接続されている。
【０１１３】
さらに、図９のNMOSトランジスタNT１２２の代わりに、PMOSトランジスタPT２２２を用いてAZスイッチが構成されている。この場合、第２アンプ２２０には第１のAZ信号PSELがPMOSトランジスタPT２２２のゲートに供給される。
【０１１４】
そして、NMOSトランジスタNT２３０が、帯域制限容量として第１アンプ２１０の出力ノードND１１２と接地電位GNDとの間に接続されている。
【０１１５】
NMOSトランジスタNT２３０は、第１アンプ２１０においてPMOSトランジスタPT２１１，PT２１２により構成される差動対と逆の極性を有する。言い換えると、NMOSトランジスタNT２３０は、第２アンプ２２０の入力端となるNMOSトランジスタNT２２１と同じ極性を有する。
【０１１６】
NMOSトランジスタNT２３０のゲートは、第１アンプ２１０の出力ノードND１１２に接続される。また、NMOSトランジスタNT２３０のソースおよびドレインは、接地電位GNDに接続される。
【０１１７】
図１４は、NMOSトランジスタの容量特性を示す図である。
【０１１８】
図１４に示されるように、NMOSトランジスタの容量値は、入力電圧が低い、つまりゲート−ソース間電圧Vgsが低い電圧にある場合には小さい。しかしながら、入力電圧が高くなり、ゲート−ソース間電圧Vgsが閾値電圧Vthを上回ると、NMOSトランジスタの容量値は急激に大きくなる。
【０１１９】
この特性と、第１アンプ２１０の出力信号1stcompが低いレベルから高いレベルに変化することを利用して、第２アンプ２２０の出力信号2ndOUTの反転開始付近で、帯域制限容量の容量値を大きくすることができる。このとき、NMOSトランジスタNT２３０の閾値電圧Vthは、第２アンプ２２０の出力信号2ndOUTが反転を開始する直前の第１アンプ２１０の出力信号1stcompと略同じレベルに設定されているものとする。なお、NMOSトランジスタNT２３０の閾値電圧Vthは、反転開始電圧Vstartより低いレベルであればよい。
【０１２０】
このような構成を有する図１３の比較器２００は、基本的に、図９の比較器３１と同様に動作する。ただし、図１１のタイミングチャートにおけるRAMP，1stcomp，2ndAmpの各波形は反対になる。
【０１２１】
そして、図１３の比較器２００によれば、図９の比較器３１と同様の効果を得ることができる。
【０１２２】
具体的には、図１３の比較器２００の構成では、GND変動によるノイズが、NMOSトランジスタNT２２１のソースに入力される他、NMOSトランジスタNT２３０を介して、NMOSトランジスタNT２２１のゲートにも入力される。そのため、相対的にゲート−ソース間電圧Vgsの変動は抑えられ、第２アンプ２２０の出力信号2ndOUTにノイズが重畳されることを抑制することができる。結果として、AD変換結果の誤差の発生を抑制することができる。
【０１２３】
本技術は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器のことをいう。なお、電子機器に搭載されるモジュール状の形態、すなわちカメラモジュールを撮像装置とする場合もある。
【０１２４】
＜電子機器の構成例＞
ここで、図１５を参照して、本技術を適用した電子機器の構成例について説明する。
【０１２５】
図１５に示される電子機器３００は、光学レンズ３０１、シャッタ装置３０２、固体撮像装置３０３、駆動回路３０４、および信号処理回路３０５を備えている。図１５においては、固体撮像装置３０３として、上述した本技術の固体撮像装置１を電子機器（デジタルスチルカメラ）に設けた場合の実施の形態を示す。
【０１２６】
光学レンズ３０１は、被写体からの像光（入射光）を固体撮像装置３０３の撮像面上に結像させる。これにより、信号電荷が一定期間、固体撮像装置３０３内に蓄積される。シャッタ装置３０２は、固体撮像装置３０３に対する光照射期間および遮光期間を制御する。
【０１２７】
駆動回路３０４は、シャッタ装置３０２および固体撮像装置３０３に、駆動信号を供給する。シャッタ装置３０２に供給される駆動信号は、シャッタ装置３０２のシャッタ動作を制御するための信号である。固体撮像装置３０３に供給される駆動信号は、固体撮像装置３０３の信号転送動作を制御するための信号である。固体撮像装置３０３は、駆動回路３０４から供給される駆動信号（タイミング信号）により信号転送を行う。信号処理回路３０５は、固体撮像装置３０３から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。
【０１２８】
本実施の形態の電子機器３００においては、固体撮像装置３０３において、AD変換結果の誤差の発生を抑制することができるため、結果として、高画質な画像を得ることができる電子機器を提供することが可能となる。
【０１２９】
＜イメージセンサの使用例＞
最後に、本技術を適用したイメージセンサの使用例について説明する。
【０１３０】
図１６は、上述したイメージセンサの使用例を示す図である。
【０１３１】
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
【０１３２】
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０１３３】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１３４】
さらに、本技術は以下のような構成をとることができる。
（１）
複数の画素を有する画素部と、
前記画素から出力される画素信号と参照信号とを比較する比較器と、
前記比較器の比較時間をカウントするカウンタと
を備え、
前記比較器は、
前記画素信号と前記参照信号との比較動作を行う第１のアンプと、
第１のトランジスタを有し、前記第１のアンプの出力信号を増幅する第２のアンプと、
前記第１のトランジスタの極性と同じ極性の第２のトランジスタと
を備え、
前記第２のトランジスタのゲートは、前記第１のアンプの出力ノードに接続され、
前記第２のトランジスタのソースおよびドレインは、前記第１のトランジスタのソースと同じ固定電位に接続される
固体撮像装置。
（２）
前記第２のトランジスタがPMOSトランジスタの場合、前記第２のトランジスタのソースおよびドレインは、電源電位に接続される
（１）に記載の固体撮像装置。
（３）
前記第２のトランジスタがNMOSトランジスタの場合、前記第２のトランジスタのソースおよびドレインは、接地電位に接続される
（１）に記載の固体撮像装置。
（４）
前記第２のトランジスタの閾値電圧は、前記第２のアンプが反転を開始する直前の前記第１のアンプの出力信号と略同じレベルに設定される
（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
複数の画素を有する画素部と、
前記画素から出力される画素信号と参照信号とを比較する比較器と、
前記比較器の比較時間をカウントするカウンタと
を備え、
前記比較器は、
前記画素信号と前記参照信号との比較動作を行う第１のアンプと、
第１のトランジスタを有し、前記第１のアンプの出力信号を増幅する第２のアンプと、
前記第１のトランジスタの極性と同じ極性の第２のトランジスタと
を有し、
前記第２のトランジスタのゲートは、前記第１のアンプの出力ノードに接続され、
前記第２のトランジスタのソースおよびドレインは、前記第１のトランジスタのソースと同じ固定電位に接続される固体撮像装置
を備える電子機器。
（６）
アナログ信号と参照信号とを比較し、その結果を増幅する比較器と、
前記比較器の比較時間をカウントするカウンタと
を備え、
前記比較器は、
前記アナログ信号と前記参照信号との比較動作を行う第１のアンプと、
第１のトランジスタを有し、前記第１のアンプの出力信号を増幅する第２のアンプと、
前記第１のトランジスタの極性と同じ極性の第２のトランジスタと
を備え、
前記第２のトランジスタのゲートは、前記第１のアンプの出力ノードに接続され、
前記第２のトランジスタのソースおよびドレインは、前記第１のトランジスタのソースと同じ固定電位に接続される
AD変換装置。
【符号の説明】
【０１３５】
１  固体撮像装置，  １１  画素部，  １５  ADC群，  ３１  比較器，  ３２  カウンタ，  ３３  ラッチ，  ５１  画素，  １１０  第１アンプ，  １２０  第２アンプ，  PT１５０  PMOSトランジスタ，  ２００  比較器，  ２１０  第１アンプ，  ２２０  第２アンプ，  NT２３０  NMOSトランジスタ，  ３００  電子機器，  ３０３  固体撮像装置
【図１】
2020188477.tif 000003
【図２】
2020188477.tif 000004
【図３】
2020188477.tif 000005
【図４】
2020188477.tif 000006
【図５】
2020188477.tif 000007
【図６】
2020188477.tif 000008
【図７】
2020188477.tif 000009
【図８】
2020188477.tif 000010
【図９】
2020188477.tif 000011
【図１０】
2020188477.tif 000012
【図１１】
2020188477.tif 000013
【図１２】
2020188477.tif 000014
【図１３】
2020188477.tif 000015
【図１４】
2020188477.tif 000016
【図１５】
2020188477.tif 000017
【図１６】
2020188477.tif 000018