(57)【要約】【課題】内在する半導体ウエハの応力が発散されることで半導体チップの側面から裏面にかけて発生するチッピングを抑制する技術を提供することを目的とする。【解決手段】半導体チップの製造方法は、複数の半導体チップ１ａが形成された領域である有効チップ域２と有効チップ域２の外周側の領域であるウエハ外周無効域３とを備える半導体ウエハ１から複数の半導体チップ１ａを個片化する方法である。半導体チップの製造方法は、ウエハ外周無効域３を予め定められたピッチで切断する捨てダイシング工程（ａ）と、有効チップ域２を予め定められたピッチで切断することで複数の半導体チップ１ａを個片化するダイシング工程（ｂ）とを備えている。【選択図】図１
2020098859.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップが形成された領域である有効チップ域と前記有効チップ域の外周側の領域であるウエハ外周無効域とを備える半導体ウエハから複数の半導体チップを個片化する半導体チップの製造方法であって、
（ａ）前記ウエハ外周無効域を予め定められたピッチで切断する捨てダイシング工程と、
（ｂ）前記有効チップ域を予め定められたピッチで切断することで複数の前記半導体チップを個片化するダイシング工程と、
を備える、半導体チップの製造方法。
【請求項２】
前記捨てダイシング工程（ａ）における前記予め定められたピッチは、前記ダイシング工程（ｂ）における前記予め定められたピッチと同じである、請求項１記載の半導体チップの製造方法。
【請求項３】
前記捨てダイシング工程（ａ）における前記予め定められたピッチは、前記ダイシング工程（ｂ）における前記予め定められたピッチよりも小さい、請求項１記載の半導体チップの製造方法。
【請求項４】
前記捨てダイシング工程（ａ）における切断は、前記ウエハ外周無効域の外周端から内周側２０ｍｍの範囲に渡って行われる、請求項１記載の半導体チップの製造方法。
【請求項５】
前記有効チップ域に有効チップ域内無効域が設けられ、
前記捨てダイシング工程（ａ）における切断は、前記ウエハ外周無効域および前記有効チップ域内無効域に対して行われる、請求項１記載の半導体チップの製造方法。
【請求項６】
前記捨てダイシング工程（ａ）における切断は、前記ダイシング工程（ｂ）における切断と、異なる長さまたはオリエンテーションフラットに対して異なる角度で行われる、請求項１記載の半導体チップの製造方法。
【請求項７】
前記捨てダイシング工程（ａ）における切断は、前記ウエハ外周無効域の外周端から前記半導体ウエハの中心部に向かう方向に行われる、請求項１記載の半導体チップの製造方法。
【請求項８】
複数の半導体チップが形成された領域である有効チップ域と前記有効チップ域の外周側の領域であるウエハ外周無効域とを備える半導体ウエハから複数の半導体チップを個片化する半導体チップの製造方法であって、
前記有効チップ域におけるオリエンテーションフラット側の部分に、不良品として取り除くための目印となるマーキングが設けられ、
（ｃ）前記有効チップ域を予め定められたピッチで切断することで複数の前記半導体チップを個片化するダイシング工程と、
（ｄ）個片化された複数の前記半導体チップから前記マーキングが設けられた半導体チップを取り除く工程と、
を備える、半導体チップの製造方法。
【請求項９】
前記半導体ウエハの基材は、薄膜化したＳｉまたは化合物半導体である、請求項１から請求項８のいずれか１項に記載の半導体チップの製造方法。
【請求項１０】
前記半導体ウエハは、反りまたは歪が生じたものである、請求項９記載の半導体チップの製造方法。
【請求項１１】
複数の半導体チップが形成された領域である有効チップ域と、
前記有効チップ域の外周側の領域であるウエハ外周無効域と、
を備え、
前記有効チップ域に有効チップ域内無効域が設けられた、半導体ウエハ。
【請求項１２】
複数の半導体チップが形成された領域である有効チップ域と、
前記有効チップ域の外周側の領域であるウエハ外周無効域と、
を備え、
前記有効チップ域におけるオリエンテーションフラット側の部分に、不良品として取り除くための目印となるマーキングが設けられた、半導体ウエハ。
【請求項１３】
前記半導体ウエハの基材は、薄膜化したＳｉまたは化合物半導体である、請求項１１または請求項１２記載の半導体ウエハ。
【請求項１４】
前記半導体ウエハは、反りまたは歪が生じたものである、請求項１３記載の半導体ウエハ。
【請求項１５】
（ｅ）複数の半導体チップが形成された領域である有効チップ域と、前記有効チップ域の外周側の領域であるウエハ外周無効域とを形成する工程と、
（ｆ）前記有効チップ域に有効チップ域内無効域を形成する工程と、
を備えた、半導体ウエハの製造方法。
【請求項１６】
（ｇ）複数の半導体チップが形成された領域である有効チップ域と、前記有効チップ域の外周側の領域であるウエハ外周無効域とを形成する工程と、
（ｈ）前記有効チップ域におけるオリエンテーションフラット側の部分に、不良品として取り除くための目印となるマーキングを形成する工程と、
を備えた、半導体ウエハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの製造方法、半導体ウエハおよび半導体ウエハの製造方法に関するものである。
【背景技術】
【０００２】
半導体ウエハに対して複数の半導体素子を形成した後、ダイシングブレードによるダイシングによって半導体ウエハから複数の半導体チップを個片化することで、製品を製造している（例えば特許文献１参照）。
【０００３】
従来の技術では、反りまたは歪のある半導体ウエハから複数の半導体チップを個片化する際に、ウエハマウントおよびダイシング工程において、半導体ウエハを平坦に圧着し固定することが前提であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−２２８６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
平坦に圧着することで反りおよび歪が矯正されるが、そのときの応力が半導体ウエハに内在する。ダイシング工程の初期において、最初にダイシングブレードが半導体ウエハに切り込む近傍では、内在する半導体ウエハの応力が発散されることから、製品である半導体チップの側面から裏面にかけてチッピングが発生するという問題があった。そのため、製品の潜在的な不具合となっていた。
【０００６】
しかし、特許文献１には、内在する半導体ウエハの応力が発散されることで発生するチッピングを抑制する方法は開示されていない。
【０００７】
そこで、本発明は、内在する半導体ウエハの応力が発散されることで半導体チップの側面から裏面にかけて発生するチッピングを抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体チップの製造方法は、複数の半導体チップが形成された領域である有効チップ域と前記有効チップ域の外周側の領域であるウエハ外周無効域とを備える半導体ウエハから複数の半導体チップを個片化する半導体チップの製造方法であって、前記ウエハ外周無効域を予め定められたピッチで切断する捨てダイシング工程（ａ）と、前記有効チップ域を予め定められたピッチで切断することで複数の前記半導体チップを個片化するダイシング工程（ｂ）とを備えるものである。
【発明の効果】
【０００９】
本発明によれば、捨てダイシング工程（ａ）において、ウエハ外周無効域を予め定められたピッチで切断するため、内在する半導体ウエハの応力をダイシング工程（ｂ）前に発散させることができる。これにより、半導体チップの側面から裏面にかけて発生するチッピングを抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る半導体チップの製造方法を示す平面図である。
【図２】実施の形態１に係る半導体チップの製造方法を示す拡大平面図である。
【図３】実施の形態１に係る半導体チップの製造方法におけるダイシングラインを説明するための図である。
【図４】実施の形態２に係る半導体チップの製造方法を示す平面図である。
【図５】実施の形態３に係る半導体チップの製造方法を示す平面図である。
【図６】実施の形態４に係る半導体チップの製造方法を示す平面図である。
【図７】実施の形態４の変形例１に係る半導体チップの製造方法を示す平面図である。
【図８】実施の形態４の変形例２に係る半導体チップの製造方法を示す平面図である。
【図９】実施の形態４の変形例３に係る半導体チップの製造方法を示す平面図である。
【図１０】実施の形態４の変形例４に係る半導体チップの製造方法を示す平面図である。
【図１１】実施の形態４の変形例５に係る半導体チップの製造方法を示す平面図である。
【図１２】実施の形態５に係る半導体ウエハの概略平面図である。
【図１３】実施の形態５に係る半導体ウエハの平面図である。
【図１４】実施の形態６に係る半導体チップの製造方法を示す平面図である。
【図１５】実施の形態６の変形例１に係る半導体チップの製造方法を示す平面図である。
【図１６】実施の形態６の変形例２に係る半導体チップの製造方法を示す平面図である。
【図１７】実施の形態６の変形例３に係る半導体チップの製造方法を示す平面図である。
【図１８】実施の形態６の変形例４に係る半導体チップの製造方法を示す平面図である。
【図１９】実施の形態６の変形例４に係る半導体チップの製造方法におけるダイシングの順序を示す平面図である。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体チップ１ａの製造方法を示す平面図である。具体的には、図１（ａ）は、半導体ウエハ１におけるダイシングのＣｈ（１）´とＣｈ（１）を示す平面図である。図１（ｂ）は、半導体ウエハ１におけるダイシングのＣｈ（２）を示す平面図である。図１（ｃ）は、半導体ウエハ１におけるダイシングのＣｈ（１）´とＣｈ（１）とＣｈ（２）の実行後の状態を示す平面図である。図２は、実施の形態１に係る半導体チップ１ａの製造方法を示す拡大平面図である。図３は、実施の形態１に係る半導体チップ１ａの製造方法におけるダイシングラインを説明するための図である。
【００１２】
図１（ａ）に示すように、半導体ウエハ１は、有効チップ域２およびウエハ外周無効域３を備えている。半導体ウエハ１の基材は、薄膜化したＳｉ、ＳｉＣまたはＧａＮ等の化合物半導体である。
【００１３】
有効チップ域２は平面視にて円状の領域であり、複数の半導体チップ１ａ（図２参照）が形成された領域である。有効チップ域２に形成された半導体チップ１ａは、例えば５．０ｍｍ×５．０ｍｍ未満の比較的小さなチップサイズを有している。ウエハ外周無効域３は、有効チップ域２の外周側に形成された平面視にて円環状の領域であり、半導体チップ１ａが形成されていない領域である。
【００１４】
次に、半導体チップ１ａの製造方法について説明する。図１（ａ）に示すように、最初に、ダイシングのＣｈ（１）´において、ダイシングブレードによりウエハ外周無効域３の数ラインを予め定められたピッチで切断する。具体的には、ダイシングブレードにより、ウエハ外周無効域３のオリエンテーションフラット（ＯＦ）側から数ラインを製品と同じピッチＸで切断した後、図２に示すように、ウエハ外周無効域３のＯＦと対向する側から数ラインを製品と同じピッチＸで切断する。なお、図１（ａ）と図２において、長い矢印はダイシングのＣｈ（１）´である捨てダイシングを示し、短い矢印は各Ｃｈの各方向における最初にダイシングする位置を示す。
【００１５】
次に、ダイシングのＣｈ（１）において、ダイシングブレードにより有効チップ域２をＯＦ側からＯＦ側と対向する側に渡って、予め定められたピッチである製品のピッチＸで切断する。
【００１６】
次に、図１（ｂ）に示すように、角度を９０°回転させたダイシングのＣｈ（２）において、ダイシングブレードにより、図１（ｂ）において上側からウエハ外周無効域３および有効チップ域２を連続的に製品のピッチＹで切断する。その結果、図１（ｃ）に示すように、半導体ウエハ１は格子状に切断された状態となる。なお、図１（ｃ）においてＣｈ（１）´で切断された箇所は点線で示されている。
【００１７】
このとき、図３に示すように、ＯＦ側かどうかに関わらず半導体ウエハ１の端面ギリギリを切断した場合、ダイシングブレードが僅かに曲がり破損する可能性がある。これを抑制するために、半導体ウエハ１の端面から数ｍｍだけ内周側から切断する。ここで、ダイシングのＣｈ（１）´が捨てダイシング工程（ａ）に相当し、ダイシングのＣｈ（１）と、Ｃｈ（２）における有効チップ域２を切断する工程がダイシング工程（ｂ）に相当する。
【００１８】
以上のように、半導体チップ１ａの製造方法では、捨てダイシング工程（ａ）において、ウエハ外周無効域３を予め定められたピッチで複数に切断するため、内在する半導体ウエハ１の応力をダイシング工程（ｂ）前に発散させることができる。これにより、半導体チップ１ａの側面から裏面にかけて発生するチッピングを抑制することができる。
【００１９】
捨てダイシング工程（ａ）における予め定められたピッチは、ダイシング工程（ｂ）における予め定められたピッチと同じである。したがって、これを例えば５．０ｍｍ×５．０ｍｍ未満の比較的小さなチップサイズの半導体チップ１ａが形成された半導体ウエハ１の場合に適用することで、半導体チップ１ａの側面から裏面にかけて発生するチッピングを効果的に抑制することができる。
【００２０】
半導体ウエハ１の基材は、薄膜化したＳｉ、ＳｉＣまたはＧａＮ等の化合物半導体である。また、半導体ウエハ１は、反りまたは歪が生じたものである。したがって、反りまたは歪が生じやすい薄膜化したＳｉ、ＳｉＣまたはＧａＮ等の化合物半導体を基材とする半導体ウエハ１において、ダイシングが不安定な状態で進行することを抑制できる。これにより、製品である半導体チップ１ａにチッピングが多発することを抑制できる。
【００２１】
＜実施の形態２＞
次に、実施の形態２について説明する。図４は、実施の形態２に係る半導体チップ１ａの製造方法を示す平面図である。具体的には、図４（ａ）は、半導体ウエハ１におけるダイシングのＣｈ（１）´を示す平面図である。図４（ｂ）は、半導体ウエハ１におけるダイシングのＣｈ（１）とＣｈ（２）を示す平面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【００２２】
図４（ａ），（ｂ）に示すように、実施の形態２では、捨てダイシング工程（ａ）における予め定められたピッチは、ダイシング工程（ｂ）における予め定められたピッチよりも小さい。実施の形態２は、例えば５．０ｍｍ×５．０ｍｍ以上の中〜大チップサイズの半導体チップが形成された半導体ウエハ１に適用される。
【００２３】
次に、半導体チップ１ａの製造方法について説明する。図４（ａ）に示すように、最初に、ダイシングのＣｈ（１）´において、ダイシングブレードによりウエハ外周無効域３の数ラインを予め定められたピッチで切断する。具体的には、ダイシングブレードにより、ウエハ外周無効域３のＯＦ側から２ラインを製品のピッチＸよりも小さいピッチで切断した後、ウエハ外周無効域３のＯＦと対向する側から２ラインを製品のピッチＸよりも小さいピッチで切断する。
【００２４】
次に、図４（ｂ）に示すように、ダイシングのＣｈ（１）において、ダイシングブレードにより有効チップ域２をＯＦ側からＯＦ側と対向する側に渡って、予め定められたピッチである製品のピッチＸで切断する。
【００２５】
次に、角度を９０°回転させたダイシングのＣｈ（２）において、ダイシングブレードにより、図４（ｂ）において上側からウエハ外周無効域３および有効チップ域２を連続的に製品のピッチＹで切断する。なお、図４（ｂ）において、実線の直線はＣｈ（１）とＣｈ（２）における切断箇所を示し、点線の直線はＣｈ（１）´における切断箇所を示す。
【００２６】
以上のように、半導体チップ１ａの製造方法では、捨てダイシング工程（ａ）における予め定められたピッチは、ダイシング工程（ｂ）における予め定められたピッチよりも小さい。したがって、これを例えば５．０ｍｍ×５．０ｍｍ以上の中〜大チップサイズの半導体チップ１ａが形成された半導体ウエハ１に適用することで、捨てダイシング工程（ｂ）を実施する頻度、すなわちライン数を増やすことができるため、内在する半導体ウエハ１の応力をダイシング工程（ｂ）前にさらに効果的に発散させることができる。
【００２７】
＜実施の形態３＞
次に、実施の形態３について説明する。図５は、実施の形態３に係る半導体チップ１ａの製造方法を示す平面図である。図５（ａ）は、半導体ウエハ１におけるダイシングのＣｈ（１）´とＣｈ（２）´を示す平面図である。図５（ｂ）は、半導体ウエハ１におけるダイシングのＣｈ（１）とＣｈ（２）を示す平面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【００２８】
実施の形態３では、半導体ウエハ１における反りが急峻な箇所全てを捨てダイシング工程の対象としている。捨てダイシング工程における切断は、反りの立ち上がりが急峻であると考えられるウエハ外周無効域３の外周端から内周側２０ｍｍの範囲に渡って行われる。なお、ウエハ外周無効域３の幅は２０ｍｍである。また、実施の形態３は、半導体チップ１ａのチップサイズに関係なく適用が可能である。
【００２９】
次に、半導体チップ１ａの製造方法について説明する。図５（ａ）に示すように、最初に、ダイシングのＣｈ（１）´において、ダイシングブレードによりウエハ外周無効域３のＯＦ側から、ウエハ外周無効域３の外周端から内周側２０ｍｍの範囲に渡って数ラインを製品のピッチＸよりも小さいピッチで切断した後、ウエハ外周無効域３のＯＦと対向する側から、ウエハ外周無効域３の外周端から内周側２０ｍｍの範囲に渡って数ラインを製品のピッチＸよりも小さいピッチで切断する。
【００３０】
次に、ダイシングのＣｈ（２）´において、ダイシングブレードにより、ＯＦに対して角度を９０°回転させた位置（図５（ｂ）において上側）から、ウエハ外周無効域３の外周端から内周側２０ｍｍの範囲に渡って数ラインを製品のピッチＸよりも小さいピッチで切断した後、ＯＦに対して角度を−９０°回転させた位置（図５（ｂ）において下側）から、ウエハ外周無効域３の外周端から内周側２０ｍｍの範囲に渡って数ラインを製品のピッチＸよりも小さいピッチで切断する。
【００３１】
次に、ダイシングのＣｈ（１）において、ダイシングブレードにより有効チップ域２をＯＦ側からＯＦと対向する側に渡って、予め定められたピッチである製品のピッチＸで切断する。
【００３２】
次に、ダイシングのＣｈ（２）において、ダイシングブレードにより、有効チップ域２をＯＦに対して角度を９０°回転させた位置（図５（ｂ）において上側）から−９０°回転させた位置（図５（ｂ）において下側）に渡って製品のピッチＹで切断する。
【００３３】
以上のように、半導体チップ１ａの製造方法では、捨てダイシング工程（ａ）における切断は、ウエハ外周無効域３の外周端から内周側２０ｍｍの範囲に渡って行われる。したがって、反りおよび歪が急峻であると考えられる箇所を全て捨てダイシング工程（ａ）で切断することで、内在する半導体ウエハ１の応力をダイシング工程（ｂ）前にさらに効果的に発散させることができる。
【００３４】
＜実施の形態４＞
次に、実施の形態４について説明する。図６は、実施の形態４に係る半導体チップ１ａの製造方法を示す平面図である。図７は、実施の形態４の変形例１に係る半導体チップ１ａの製造方法を示す平面図である。図８は、実施の形態４の変形例２に係る半導体チップ１ａの製造方法を示す平面図である。図９は、実施の形態４の変形例３に係る半導体チップ１ａの製造方法を示す平面図である。図１０は、実施の形態４の変形例４に係る半導体チップ１ａの製造方法を示す平面図である。図１１は、実施の形態４の変形例５に係る半導体チップ１ａの製造方法を示す平面図である。なお、実施の形態４において、実施の形態１〜３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【００３５】
チッピングと相関関係の大きい反りおよび歪の量は、耐圧が高いまたは、理論数が少ない、すなわちチップサイズが大きい製品ほど大きい傾向がある。図６に示すように、実施の形態４では、有効チップ域２に有効チップ域内無効域４を設けることで半導体ウエハ１Ａにおける有効チップ域２の領域を減らし、捨てダイシング工程（ｂ）における切断は、ウエハ外周無効域３および有効チップ域内無効域４に対して行われる。
【００３６】
図６に示すように、半導体ウエハ１Ａは、有効チップ域２と、ウエハ外周無効域３とを備え、有効チップ域２に有効チップ域内無効域４が設けられている。有効チップ域内無効域４は、半導体ウエハ１の製造の際の目印となるモニターパターン類であり、有効チップ域２のＯＦ側に設けられている。有効チップ域内無効域４の短手方向長さ（図６において左右方向長さ）は製品のピッチＸと同じである。
【００３７】
半導体ウエハ１Ａの基材は、薄膜化したＳｉ、ＳｉＣまたはＧａＮ等の化合物半導体である。なお、以下説明する半導体ウエハ１Ｂ〜１Ｆにおいても同様である。
【００３８】
なお、モニターパターン類とは、例えば認識マーク、測長パターン、アライメントマーク、位置合わせマーク、またはＴＥＧマーク等である。ダイシング工程（ｂ）以降では、モニターパターン類は不要なため、これを切断しても問題はない。
【００３９】
半導体ウエハ１Ａの製造方法について簡単に説明する。半導体ウエハ１Ａは、有効チップ域２とウエハ外周無効域３とを形成する工程（ｅ）と、有効チップ域２に有効チップ域内無効域４を形成する工程（ｆ）を経て製造されている。他の工程は、従来の半導体ウエハの場合と同じであるため説明を省略する。
【００４０】
次に、半導体チップ１ａの製造方法について説明する。最初に、ダイシングのＣｈ（１）´において、ダイシングブレードによりウエハ外周無効域３のＯＦ側から、ウエハ外周無効域３と有効チップ域内無効域４を製品のピッチＸで切断した後、ウエハ外周無効域３のＯＦと対向する側から、ウエハ外周無効域３を製品のピッチＸで切断する。ダイシングのＣｈ（１）以降は実施の形態１の場合と同じであるため、説明を省略する。
【００４１】
図７に示すように、半導体ウエハ１Ｂの有効チップ域内無効域４は、有効チップ域２のＯＦと対向する側に設けられていてもよい。この場合、ダイシングのＣｈ（１）´は、有効チップ域内無効域４が設けられている側から行われる。なお、図６と図７に示す有効チップ域内無効域４は、例えば５．０ｍｍ×５．０ｍｍ以上の中〜大チップサイズの半導体チップが形成された半導体ウエハ１に適用することが可能である。
【００４２】
また、図８に示すように、半導体ウエハ１Ｃの有効チップ域内無効域４は、有効チップ域２のＯＦ側と、ＯＦと対向する側とに設けられていてもよい。なお、図８に示す有効チップ域内無効域４は、例えば５．０ｍｍ×５．０ｍｍ未満の比較的小さなチップサイズの半導体チップ１ａが形成された半導体ウエハ１に適用することが可能である。
【００４３】
また、図９に示すように、半導体ウエハ１Ｄの有効チップ域内無効域４は、有効チップ域２のＯＦに対して角度を±９０°回転させた位置から中央部に延びるように設けられていてもよい。
【００４４】
また、図１０に示すように、半導体ウエハ１Ｅの有効チップ域２のＯＦ側を増やし、かつ、ＯＦと対向する側に有効チップ域内無効域４が設けられていてもよい。なお、図１０の２点鎖線は、有効チップ域内無効域４を設けない場合のウエハ外周無効域３の内周を示している。
【００４５】
また、図１１に示すように、半導体ウエハ１Ｆの有効チップ域内無効域４は、ウエハ外周無効域３の内周部全域渡って設けられていてもよい。なお、図１１の２点鎖線は、有効チップ域内無効域４を設けない場合のウエハ外周無効域３の内周を示している。
【００４６】
以上のように、半導体ウエハ１Ａ〜１Ｆは、複数の半導体チップ１ａが形成された領域である有効チップ域２と、有効チップ域２の外周側の領域であるウエハ外周無効域３とを備え、有効チップ域２に有効チップ域内無効域４が設けられた。また、半導体チップ１ａの製造方法では、有効チップ域２に有効チップ域内無効域４が設けられ、捨てダイシング工程（ａ）における切断は、ウエハ外周無効域３および有効チップ域内無効域４に対して行われる。
【００４７】
したがって、反りおよび歪による応力が内在しやすい箇所である半導体ウエハ１Ａ〜１Ｆの外周部の周辺部または中央部に有効チップ域内無効域４が設けられることで、内在する半導体ウエハ１の応力をダイシング工程（ｂ）前にさらに効果的に発散させることができる。
【００４８】
また、半導体ウエハ１Ａ〜１Ｆの製造方法は、複数の半導体チップ１ａが形成された領域である有効チップ域２と、有効チップ域２の外周側の領域であるウエハ外周無効域３とを形成する工程（ｅ）と、有効チップ域２に有効チップ域内無効域４を形成する工程（ｆ）とを備えた。
【００４９】
したがって、従来の半導体ウエハに対して、有効チップ域２に有効チップ域内無効域４を形成するだけでよいため、内在する半導体ウエハ１の応力をダイシング工程（ｂ）前にさらに効果的に発散させることが可能な半導体ウエハ１を簡単に製造することができる。
【００５０】
半導体ウエハ１Ａ〜１Ｆの基材は、薄膜化したＳｉ、ＳｉＣまたはＧａＮ等の化合物半導体である。また、半導体ウエハ１Ａ〜１Ｆは、反りまたは歪が生じたものである。したがって、反りまたは歪が生じやすい薄膜化したＳｉ、ＳｉＣまたはＧａＮ等の化合物半導体を基材とする半導体ウエハ１Ａ〜１Ｆにおいて、ダイシングが不安定な状態で進行することを抑制できる。これにより、製品である半導体チップ１ａのチッピングが多発することを抑制できる。
【００５１】
＜実施の形態５＞
次に、実施の形態５について説明する。図１２は、実施の形態５に係る半導体ウエハ１Ｇの概略平面図である。図１３は、実施の形態５に係る半導体ウエハ１Ｇの平面図である。なお、実施の形態５において、実施の形態１〜４で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【００５２】
図１２と図１３に示すように、実施の形態５では、半導体ウエハ１Ｇのウエハ外周無効域３が３．０ｍｍ以上５．０ｍｍ以下に減らされることで有効チップ域２が増やされており、半導体ウエハ１Ｇは、有効チップ域２におけるＯＦ側の部分に、不良品として取り除くための目印となるマーキング５が設けられている。半導体ウエハ１Ｇの基材は、薄膜化したＳｉ、ＳｉＣまたはＧａＮ等の化合物半導体である。
【００５３】
より具体的には、有効チップ域２におけるＯＦ側のウエハ外周無効域３に接する２つの半導体チップ１ａとなる部分にマーキング５が設けられている。マーキング５が設けられている箇所は、従来はウエハ外周無効域３であった部分であり、反りおよび歪による応力が内在しやすい有効チップ域２のＯＦ側の部分に形成される半導体チップ１ａを、予め取り除くことを目的としてマーキング５が設けられている。なお、図１２の２点鎖線は、マーキング５を設けない場合のウエハ外周無効域３の内周を示している。
【００５４】
半導体ウエハ１Ｇの製造方法について簡単に説明する。半導体ウエハ１Ｇは、有効チップ域２と、ウエハ外周無効域３とを形成する工程（ｇ）と、有効チップ域２におけるＯＦ側の部分に、マーキング５を形成する工程（ｈ）を経て製造されている。他の工程は、従来の半導体ウエハの場合と同じであるため説明を省略する。
【００５５】
次に、半導体チップ１ａの製造方法について説明する。最初に、ダイシングのＣｈ（１）において、有効チップ域２のＯＦ側からＯＦと対向する側に渡って、有効チップ域２を予め定められたピッチである製品のピッチＸで切断する。
【００５６】
次に、ダイシングのＣｈ（２）において、有効チップ域２のＯＦに対して角度を９０°回転させた位置（図１３において上側）から−９０°回転させた位置（図１３において下側）に渡って、有効チップ域２を予め定められたピッチである製品のピッチＸで切断することで複数の半導体チップ１ａを個片化する。
【００５７】
次に、個片化された複数の半導体チップ１ａからマーキング５が設けられた半導体チップを取り除く（工程（ｄ））。ここで、ダイシングのＣｈ（１）とＣｈ（２）がダイシング工程（ｃ）に相当する。
【００５８】
以上のように、半導体ウエハ１Ｇは、複数の半導体チップ１ａが形成された領域である有効チップ域２と、有効チップ域２の外周側の領域であるウエハ外周無効域３とを備え、有効チップ域２におけるＯＦ側の部分に、不良品として取り除くための目印となるマーキング５が設けられた。また、半導体チップ１ａの製造方法では、有効チップ域２におけるＯＦ側の部分に、不良品として取り除くための目印となるマーキング５が設けられ、有効チップ域２を予め定められたピッチで複数に切断することで複数の半導体チップ１ａを個片化するダイシング工程（ｃ）と、個片化された複数の半導体チップ１ａからマーキング５が設けられた半導体チップ１ａを取り除く工程（ｄ）とを備える。
【００５９】
したがって、反りおよび歪による応力が内在することでチッピングが発生しやすい、有効チップ域２の外周部にある半導体チップ１ａを予め取り除くことができる。また、実施の形態１〜４のように、捨てダイシング工程（ａ）を行う必要がないためダイシングが簡単になる。なお、実施の形態５は、主に長方形状の半導体チップ１ａが形成された半導体ウエハ１Ｇに適応される。
【００６０】
半導体ウエハ１Ｇの基材は、薄膜化したＳｉ、ＳｉＣまたはＧａＮ等の化合物半導体である。また、半導体ウエハ１Ｇは、反りまたは歪が生じたものである。したがって、反りまたは歪が生じやすい薄膜化したＳｉ、ＳｉＣまたはＧａＮ等の化合物半導体を基材とする半導体ウエハ１Ｇにおいて、ダイシングが不安定な状態で進行することを抑制できる。これにより、製品である半導体チップ１ａのチッピングが多発することを抑制できる。
【００６１】
＜実施の形態６＞
次に、実施の形態６について説明する。図１４は、実施の形態６に係る半導体チップ１ａの製造方法を示す平面図である。図１５は、実施の形態６の変形例１に係る半導体チップ１ａの製造方法を示す平面図である。図１６は、実施の形態６の変形例２に係る半導体チップ１ａの製造方法を示す平面図である。図１７は、実施の形態６の変形例３に係る半導体チップ１ａの製造方法を示す平面図である。図１８は、実施の形態６の変形例４に係る半導体チップ１ａの製造方法を示す平面図である。図１９は、実施の形態６の変形例４に係る半導体チップ１ａの製造方法におけるダイシングの順序を示す平面図である。なお、実施の形態６において、実施の形態１〜５で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【００６２】
図１４と図１５に示すように、実施の形態６では、捨てダイシング工程（ａ）における切断は、ダイシング工程（ｂ）における切断と、ＯＦに対して異なる角度で行われる。主にダイシングのＣｈ（１）´において、ＯＦに対して角度を１°以上４５°以下の範囲で回転させて行われる。図１４はＯＦに対して角度を４５°回転させて切断する場合の例であり、図１５はＯＦに対して角度を１°以上３°以下回転させて切断する場合の例である。
【００６３】
または、図１６に示すように、ダイシングのＣｈ（１）´においてダイシングラインの途中（約１／２）まで切断することも可能である。
【００６４】
または、図１７に示すように、ダイシングのＣｈ（１）´とＣｈ（２）´においてウエハ外周無効域３の範囲内で切断することも可能である。最初に、ダイシングのＣｈ（１）´において、角度をＯＦに対して−９０°回転させた位置（図１７において下側）、角度をＯＦに対して９０°回転させた位置（図１７において上側）の順で切断を行う。次に、ダイシングのＣｈ（２）´において、ウエハ外周無効域３のＯＦ側、ウエハ外周無効域３のＯＦと対向する側の順で切断を行う。但し、製品のダイシングラインとは重ならないように切断する。
【００６５】
または、図１８に示すように、捨てダイシング工程（ａ）における切断は、ウエハ外周無効域３の外周端から半導体ウエハ１の中心部に向かう方向に行われることも可能である。この場合、図１９に示す片括弧の数字が付された順序で半導体ウエハ１において対角に切断が行われる。
【００６６】
以上のように、半導体チップ１ａの製造方法では、捨てダイシング工程（ａ）における切断は、ダイシング工程（ｂ）における切断と、異なる長さまたはＯＦに対して異なる角度で行われる。または、捨てダイシング工程（ａ）における切断は、ウエハ外周無効域３の外周端から半導体ウエハ１の中心部に向かう方向に行われる。
【００６７】
したがって、捨てダイシング工程（ａ）における切断の長さ、角度、または方向を変えた場合にも、半導体チップ１ａの側面から裏面にかけて発生するチッピングを抑制することができる。
【００６８】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００６９】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ  半導体ウエハ、１ａ  半導体チップ、２  有効チップ域、３  ウエハ外周無効域、４  有効チップ域内無効域、５  マーキング。
【図１】
2020098859.tif 000003
【図２】
2020098859.tif 000004
【図３】
2020098859.tif 000005
【図４】
2020098859.tif 000006
【図５】
2020098859.tif 000007
【図６】
2020098859.tif 000008
【図７】
2020098859.tif 000009
【図８】
2020098859.tif 000010
【図９】
2020098859.tif 000011
【図１０】
2020098859.tif 000012
【図１１】
2020098859.tif 000013
【図１２】
2020098859.tif 000014
【図１３】
2020098859.tif 000015
【図１４】
2020098859.tif 000016
【図１５】
2020098859.tif 000017
【図１６】
2020098859.tif 000018
【図１７】
2020098859.tif 000019
【図１８】
2020098859.tif 000020
【図１９】
2020098859.tif 000021