(57)【要約】      （修正有）【課題】駆動信号に関する故障を検出可能が電源装置を提供する。【解決手段】電源回路においてＤＣ回路２５ａは、駆動信号Ｖｄｒｖ２と制御信号Ｖｓｅｔ２とが入力されると、制御信号Ｖｓｅｔ２により指定された目標電圧に基づき出力電圧Ｖｄｃの生成を開始する。検出回路６０は駆動信号Ｖｄｒｖ２と電源回路２５ａから出力される出力電圧Ｖｄｃとに基づき検出信号Ｖｅｒｒを生成する。判定回路１１は、制御信号Ｖｓｅｔ２よりも先に駆動信号Ｖｄｒｖ２の出力を開始することで駆動信号Ｖｄｒｖ２に関する故障を判定する。生成部は、故障が検出されなかった場合、制御信号Ｖｓｅｔ２の出力を開始し、故障が検出された場合、駆動信号Ｖｄｒｖ２の出力を停止する。【選択図】図３
2020188583.tif 000002
【特許請求の範囲】
【請求項１】
負荷に供給する電圧を出力する電源装置において、
出力するべき目標電圧を設定するための制御信号と、前記目標電圧を出力するよう前記電源装置の素子を駆動するための駆動信号とを生成する生成部と、
前記駆動信号と前記制御信号とが入力されると、前記制御信号により指定された前記目標電圧に基づき出力電圧の生成を開始する電源回路と、
前記駆動信号と前記電源回路から出力される出力電圧とに基づき前記駆動信号に関する故障の判定に利用される検出信号を生成する検出回路と、
前記検出回路から出力される前記検出信号に基づき前記駆動信号に関する故障の有無を判定する判定回路と、を有し、
前記判定回路は、
前記生成部が前記制御信号よりも先に前記駆動信号の出力を開始することで、前記駆動信号が出力され、かつ、前記制御信号の出力停止されているときに、前記駆動信号に関する故障を判定するように構成されており、
前記生成部は、前記判定回路により前記駆動信号に関する故障が検出されなかった場合、前記制御信号の出力を開始し、前記判定回路により前記駆動信号に関する故障が検出された場合、前記駆動信号の出力を停止することを特徴とする電源装置。
【請求項２】
前記生成部は、第一期間が始まると、前記駆動信号の出力を開始するが、前記制御信号の出力を開始せず、
前記判定回路は、前記第一期間において、前記検出信号のレベルが第一レベルから第二レベルに一度も変化しない場合に、前記駆動信号に関する故障が発生していると判定するように構成されていることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記判定回路は、前記第一期間において、前記検出信号のレベルが前記第一レベルから前記第二レベルに変化し、前記第一期間の終わりにおいて前記検出信号のレベルが前記第二レベルから前記第一レベルに戻ってしまった場合に、前記制御信号または前記電源回路に関する故障が発生していると判定するように構成されていることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記生成部は、前記第一期間に続く第二期間の始まりにおいて前記制御信号の出力を開始し、
前記判定回路は、前記第二期間が終わるまでに前記検出信号のレベルが前記第二レベルから前記第一レベルに戻らなければ、前記制御信号または前記電源回路に関する故障が発生していると判定し、前記第二期間が終わるまでに前記検出信号のレベルが前記第二レベルから前記第一レベルに戻れば、前記制御信号および前記電源回路に関する故障が発生していないと判定するように構成されていることを特徴とする請求項３に記載の電源装置。
【請求項５】
前記生成部は、第三期間において、前記駆動信号と前記制御信号との両方を出力しており、
前記判定回路は、前記第三期間において前記検出信号のレベルが前記第二レベルを維持していれば、前記駆動信号、前記制御信号および前記電源回路に関する故障が発生していないと判定し、前記第三期間において前記検出信号のレベルが前記第一レベルになると、前記駆動信号、前記制御信号または前記電源回路に関する故障が発生していると判定するように構成されていることを特徴とする請求項２ないし４のいずれか一項に記載の電源装置。
【請求項６】
前記生成部は、第四期間の始まりにおいて、前記駆動信号の出力を継続しつつ前記制御信号の出力を停止し、
前記判定回路は、前記第四期間において前記検出信号のレベルが前記第二レベルから前記第一レベルへ一度も変化しなければ、前記駆動信号、前記制御信号または前記電源回路に関する故障が発生していると判定することを特徴とする請求項２ないし４のいずれか一項に記載の電源装置。
【請求項７】
前記判定回路は、前記第四期間において前記検出信号のレベルが前記第二レベルから前記第一レベルへ変化し、さらに、前記検出信号のレベルが前記第一レベルから前記第二レベルへ戻ると、前記駆動信号に関する故障が発生していると判定することを特徴とする請求項６に記載の電源装置。
【請求項８】
前記生成部は、前記第四期間の終わりにおいて前記検出信号のレベルが前記第一レベルに維持されている場合に、前記駆動信号の出力を停止し、
前記判定回路は、前記第四期間に続く第五期間において前記検出信号のレベルが前記第一レベルから前記第二レベルへ戻ると、前記駆動信号、前記制御信号および前記電源回路に関する故障は発生していないと判定することを特徴とする請求項７に記載の電源装置。
【請求項９】
前記判定回路は、前記第五期間の終わりにおいて前記検出信号のレベルが前記第一レベルに維持されている場合に、前記駆動信号に関する故障が発生していると判定することを特徴とする請求項８に記載の電源装置。
【請求項１０】
前記判定回路は、さらに、
前記生成部が前記駆動信号と前記制御信号との両方を停止しているタイミングにおいて、
前記駆動信号のレベルが所定レベルに固定されていることを前記検出信号が示す場合に、前記駆動信号に関する故障が発生していると判定し、
前記駆動信号のレベルが前記所定レベルに固定されていることを前記検出信号が示していない場合に、前記駆動信号に関する故障が発生していないと判定するように構成されていることを特徴とする請求項１に記載の電源装置。
【請求項１１】
前記電源回路は、
トランスと、
前記駆動信号に基づき前記トランスの一次側に印加される一次側電圧をスイッチングするスイッチング素子と、
前記制御信号に基づき前記一次側電圧の大きさを設定する設定回路と
を有することを特徴とする請求項１ないし１０のいずれか一項に記載の電源装置。
【請求項１２】
前記検出回路は、
前記駆動信号を検知する第一検知回路と、
前記出力電圧を検知する第二検知回路と、
前記第一検知回路の検知結果と前記第二検知回路の検知結果とに基づき前記検出信号を生成する生成回路と
を有していることを特徴とする請求項１１に記載の電源装置。
【請求項１３】
前記生成回路は、
前記第二検知回路により前記出力電圧が検知されている場合に、前記第一検知回路の検知結果に依存することなく、第二レベルの前記検出信号を出力し、
前記第二検知回路により前記出力電圧が検知されていない場合に、前記第一検知回路の検知結果に応じたレベルの前記検出信号を出力する
ように構成されていることを特徴とする請求項１２に記載の電源装置。
【請求項１４】
負荷に供給する電圧を出力する電源装置において、
出力するべき目標電圧を設定するための制御信号と、前記目標電圧を出力するよう前記電源装置の素子を駆動するための駆動信号とを生成する生成手段と、
前記駆動信号と前記制御信号とが入力されると前記制御信号により指定された前記目標電圧に基づき出力電圧の生成を開始する電源手段と、
前記駆動信号と前記電源手段から出力される前記出力電圧とに基づき、前記駆動信号、前記制御信号または前記電源手段に関する故障の判定に利用される検出信号を生成する検出手段と、
前記検出手段から出力される前記検出信号に基づき前記駆動信号、前記制御信号または前記電源手段に関する故障の有無を判定する判定手段と、を有し、
前記判定手段は、
前記生成手段が前記駆動信号と前記制御信号との両方を停止しているタイミングで前記駆動信号に関する故障の発生を判定する第一シーケンスと、
前記生成手段が前記駆動信号の出力を開始し、かつ、前記制御信号の出力を開始していない第一期間において前記駆動信号、前記制御信号、および、前記電源手段に関する故障の発生を判定し、前記生成手段が前記駆動信号の出力しており、かつ、前記制御信号の出力を開始した後の第二期間において前記制御信号、および、前記電源手段に関する故障の発生を判定する第二シーケンスと
を有していることを特徴とする電源装置。
【請求項１５】
前記判定手段は、
前記生成手段が前記駆動信号を継続的に出力しており、かつ、前記制御信号を継続的に出力している第三期間において、前記駆動信号、前記制御信号、および、前記電源手段に関する故障の発生を判定する第三シーケンスをさらに有していることを特徴とする請求項１４に記載の電源装置。
【請求項１６】
前記判定手段は、
前記生成手段が前記駆動信号を継続的に出力しており、かつ、前記制御信号の出力を停止した第四期間において、前記駆動信号、前記制御信号、および、前記電源手段に関する故障の発生を判定する第四シーケンスをさらに有していることを特徴とする請求項１４または１５に記載の電源装置。
【請求項１７】
前記第四シーケンスは、
前記第四期間に続く第五期間の始まりにおいて前記生成手段が前記駆動信号の出力を停止し、前記判定手段が前記第五期間において前記制御信号、および、前記電源手段に関する故障の発生を判定することを含むことを特徴とする請求項１６に記載の電源装置。
【請求項１８】
前記判定手段は、前記第一シーケンスにおいて前記検出信号のレベルが第二レベルである場合に前記駆動信号に関する故障が発生していると判定することを特徴とする請求項１４ないし１７のいずれか一項に記載の電源装置。
【請求項１９】
前記判定手段は、前記第二シーケンスにおいて前記第一期間が終わるまでに前記検出信号のレベルが第二レベルから第一レベルに変化しなかった場合に前記駆動信号に関する故障が発生していると判定し、前記第一期間が終わるまでに前記検出信号のレベルが第一レベルから第二レベルに戻ってしまった場合に前記制御信号または前記電源手段に関する故障が発生していると判定し、前記第二期間が終わるまでに前記検出信号のレベルが第一レベルから第二レベルに戻ってしまった場合に前記制御信号または前記電源手段に関する故障が発生していると判定することを特徴とする請求項１４ないし１７のいずれか一項に記載の電源装置。
【請求項２０】
前記判定手段は、前記第三シーケンスにおいて前記第三期間が終わるまでに前記検出信号のレベルが第一レベルから第二レベルに戻ってしまった場合に前記駆動信号、前記制御信号または前記電源手段に関する故障が発生していると判定することを特徴とする請求項１５に記載の電源装置。
【請求項２１】
前記判定手段は、前記第四シーケンスにおいて前記第四期間が終わるまでに前記検出信号のレベルが第二レベルから第一レベルに変化しなかった場合に前記駆動信号、前記制御信号または前記電源手段に関する故障が発生していると判定し、前記第四期間が終わるまでに前記検出信号のレベルが第一レベルから第二レベルに戻ってしまった場合に前記駆動信号に関する故障が発生していると判定し、前記第五期間に前記検出信号のレベルが第一レベルから第二レベルに戻ってしまった場合に前記駆動信号に関する故障が発生していると判定することを特徴とする請求項１７に記載の電源装置。
【請求項２２】
前記電源装置は、画像形成装置に電源を供給するように構成されており、
前記第一シーケンスは、前記画像形成装置が画像をシートに形成するための準備動作を始めるときに実行され、前記第二シーケンスは、前記準備動作の実行中に実行されることを特徴とする請求項１４に記載の電源装置。
【請求項２３】
負荷に供給する電圧を出力する電源装置において、
出力するべき目標電圧を設定するための制御信号と、前記目標電圧を出力するよう前記電源装置の素子を駆動するための駆動信号とを生成する生成部と、
前記駆動信号と前記制御信号とが入力されると前記制御信号により指定された前記目標電圧に基づき出力電圧の生成を開始する電源回路と、
前記駆動信号と前記電源回路から出力される出力電圧とに基づき、前記駆動信号、前記制御信号または前記電源回路に関する故障の判定に利用される検出信号を生成する検出回路と、
前記検出回路から出力される前記検出信号に基づき前記駆動信号、前記制御信号または前記電源回路に関する故障の有無を判定する判定回路と、を有し、
前記電源回路は、
トランスと、
前記駆動信号に基づき前記トランスの一次側に印加される一次側電圧をスイッチングするスイッチング素子と、
前記制御信号に基づき前記一次側電圧の大きさを設定する設定回路と
を有し、
前記検出回路は、
前記駆動信号を検知する第一検知回路と、
前記出力電圧を検知する第二検知回路と、
前記第一検知回路の検知結果と前記第二検知回路の検知結果とに基づき前記検出信号を生成する生成回路と
を有していることを特徴とする電源装置。
【請求項２４】
前記電源回路および前記検出回路は第一基板に実装されており、
前記判定回路は第二基板に実装されていることを特徴とする請求項２３に記載の電源装置。
【請求項２５】
請求項１ないし２４のいずれか一項に記載された電源装置と、
前記電源装置の出力を利用してシートに画像を形成する画像形成手段と
を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置および画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置に使用される電源装置は、電子写真プロセスにしたがって様々な高電圧（帯電電圧、現像電圧、転写電圧など）を生成する。これらの電圧が適正でなくなると、画像形成装置が出力する画像の品質が低下することがある。特許文献１は、感光体に流れる電流を検出し、その検出値に基づいて高圧電源の異常出力を判断することを提案している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２０８０６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電源装置からの出力電圧が適正でなくなる原因は、電源装置の故障だけでなく、電源装置に入力される駆動信号や制御信号の異常も考えられる。とりわけ、駆動信号に異常が生じると、電源装置内のトランスの一次側が導通したままとなり、電源装置内の電子部品に大電流が流れ、電子部品が故障してしまう可能性がある。そこで、本発明は、駆動信号に関する故障を検出可能な電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、たとえば、
負荷に供給する電圧を出力する電源装置において、
出力するべき目標電圧を設定するための制御信号と、前記目標電圧を出力するよう前記電源装置の素子を駆動するための駆動信号とを生成する生成部と、
前記駆動信号と前記制御信号とが入力されると、前記制御信号により指定された前記目標電圧に基づき出力電圧の生成を開始する電源回路と、
前記駆動信号と前記電源回路から出力される出力電圧とに基づき前記駆動信号に関する故障の判定に利用される検出信号を生成する検出回路と、
前記検出回路から出力される前記検出信号に基づき前記駆動信号に関する故障の有無を判定する判定回路と、を有し、
前記判定回路は、
前記生成部が前記制御信号よりも先に前記駆動信号の出力を開始することで、前記駆動信号が出力され、かつ、前記制御信号の出力停止されているときに、前記駆動信号に関する故障を判定するように構成されており、
前記生成部は、前記判定回路により前記駆動信号に関する故障が検出されなかった場合、前記制御信号の出力を開始し、前記判定回路により前記駆動信号に関する故障が検出された場合、前記駆動信号の出力を停止することを特徴とする電源装置を提供する
【発明の効果】
【０００６】
本発明によれば、駆動信号に関する故障を検出可能な電源装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】画像形成装置を示す図
【図２】電源装置を示す図
【図３】電源回路を示す回路図
【図４】駆動信号、制御信号および出力電圧の関係を説明する図
【図５】検出回路を説明する回路図
【図６】検知ＩないしＩＶを説明する図
【図７】故障検出方法を説明するフローチャート
【図８】ＣＰＵの機能を説明する図
【図９】検知Ｉと検知ＩＩＩを示すフローチャート
【図１０】検知Ｉなどで検知される異常を説明する図
【図１１】検知ＩＩを示すフローチャート
【図１２】検知ＩＩなどで検知される異常を説明する図
【図１３】検知ＩＩＩなどで検知される異常を説明する図
【図１４】検知ＩＶを示すフローチャート
【図１５】検知ＩＶで検知される異常を説明する図
【図１６】検知ＩＶで検知される異常を説明する図
【図１７】他の検出回路を説明する回路図
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して実施例が詳しく説明される。尚、以下の実施例は特許請求の範囲に係る発明を限定するものでするものではない。実施例には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一または同様の構成に同一の参照番号が付され、重複した説明は省略される。
【０００９】
＜画像形成装置＞
図１が示すように、電子写真方式の画像形成装置１は、矢印方向に回転駆動される感光体ドラム２を有している。感光体ドラム２は静電潜像およびトナー画像を担持する像担持体として機能する。帯電ローラ３は帯電電圧を用いて感光体ドラム２の表面が一様な電位となるように感光体ドラム２の表面を帯電させる帯電器である。レーザスキャナ４はレーザ光を走査しながら感光体ドラム２の表面に照射することで、感光体ドラム２の表面に静電潜像を形成する露光装置（光学走査装置）である。現像ローラ５は現像電圧を用いて、トナーを静電潜像に付着させて、トナー画像を形成する現像装置である。現像ローラ５は現像スリーブと呼ばれてもよい。転写ローラ６は、転写電圧を用いてトナー画像を中間転写体またはシートＰに転写する転写部材である。クリーニング装置７は、感光体ドラム２に残留したトナーを清掃する。定着装置８は、トナー画像とシートＰに熱と圧力を加えることで、トナー画像をシートＰに定着させる。電源装置９は、帯電電圧、現像電圧および転写電圧を生成して画像形成装置１に供給する。このように、感光体ドラム２、帯電ローラ３、レーザスキャナ４、現像ローラ５および転写ローラ６はシートＰにトナー画像を形成する画像形成部として機能する。
【００１０】
＜電源装置＞
図２は電源装置９を構成する制御基板１０と電源基板２０とを示している。制御基板１０は、電源基板２０に対して制御信号Ｖｓｅｔと駆動信号Ｖｄｒｖとを出力するＣＰＵ１１を有している。制御信号Ｖｓｅｔは目標電圧を設定するための信号である。駆動信号Ｖｄｒｖは、トランスなどを駆動するための信号である。電源基板２０は、帯電回路２１、現像回路２２および転写回路２３を有している。帯電回路２１は交流電圧と直流電圧とから構成される帯電電圧を生成する電源回路である。現像回路２２は交流電圧と直流電圧とから構成される現像電圧を生成する電源回路である。転写回路２３は直流電圧からなる転写電圧を生成する電源回路である。このように本実施例における電源回路は駆動信号と制御信号とを供給されて出力電圧を生成する回路である。
【００１１】
帯電回路２１は、交流電圧を生成するＡＣ回路２４ａと、直流電圧を生成するＤＣ回路２５ａとを有する電源回路である。ＡＣ回路２４ａは、ＣＰＵ１１から出力される制御信号Ｖｓｅｔ１と駆動信号Ｖｄｒｖ１に応じて交流電圧を生成する電源回路である。ＤＣ回路２５ａは、ＣＰＵ１１から出力される制御信号Ｖｓｅｔ２と駆動信号Ｖｄｒｖ２に応じて直流電圧を生成する電源回路である。ＡＣ回路２４ａから出力される交流電圧と、ＤＣ回路２５ａから出力される直流電圧とが重畳されて帯電電圧となって、帯電ローラ３に供給される。本実施例において、ＤＣ回路２５ａは定電圧回路である。
【００１２】
現像回路２２は、交流電圧を生成するＡＣ回路２４ｂと、直流電圧を生成するＤＣ回路２５ｂとを有する。ＡＣ回路２４ｂは、ＣＰＵ１１から出力される制御信号Ｖｓｅｔ３と駆動信号Ｖｄｒｖ３に応じて交流電圧を生成する。ＤＣ回路２５ａは、ＣＰＵ１１から出力される制御信号Ｖｓｅｔ４と駆動信号Ｖｄｒｖ４に応じて直流電圧を生成する。ＡＣ回路２４ｂから出力される交流電圧と、ＤＣ回路２５ｂから出力される直流電圧とが重畳されて現像電圧となって、現像ローラ５に供給される。
【００１３】
転写回路２３は、ＣＰＵ１１から出力される制御信号Ｖｓｅｔ５と駆動信号Ｖｄｒｖ５に応じて直流の転写電圧を生成し、転写ローラ６に供給する。制御信号Ｖｓｅｔ１、Ｖｓｅｔ２、Ｖｓｅｔ３、Ｖｓｅｔ４、Ｖｓｅｔ５はまとめて制御信号Ｖｓｅｔと呼ばれる。制御信号Ｖｓｅｔは、たとえば、ＰＷＭ信号である。ＰＷＭはパルス幅変調の略称である。同様に、駆動信号Ｖｄｒｖ１、Ｖｄｒｖ２、Ｖｄｒｖ３、Ｖｄｒｖ４、Ｖｄｒｖ５はまとめて駆動信号Ｖｄｒｖと呼ばれる。駆動信号Ｖｄｒｖは矩形波であり、いわゆるトランスを駆動するためのクロック信号である。
【００１４】
検出信号Ｖｅｒｒは、駆動信号Ｖｄｒｖ、制御信号Ｖｓｅｔおよび電源回路に関する故障の有無を判定するために役立つ信号である。ここで、駆動信号Ｖｄｒｖに関する故障とは、駆動信号Ｖｄｒｖが正常でない状態（異常）である。制御信号Ｖｓｅｔに関する故障とは、制御信号Ｖｓｅｔが正常でない状態（異常）である。この例では、ＤＣ回路２５ａが検出信号Ｖｅｒｒを出力しているが、ＡＣ回路２４ａ、２４ｂ、ＤＣ回路２５ｂ、転写回路２３も検出信号Ｖｅｒｒを出力するように構成されてもよい。以下では、ＡＣ回路２４ａ、２４ｂ、ＤＣ回路２５ａ、２５ｂ、および転写回路２３を代表してＤＣ回路２５ａが検出信号Ｖｅｒｒを出力する事例が説明される。しかし、ＤＣ回路２５ａに関する説明は、そのままＡＣ回路２４ａ、２４ｂ、ＤＣ回路２５ｂおよび転写回路２３にも適用される。ＤＣ回路２５ａ、２５ｂはとめてＤＣ回路２５と表記されることがある。ＡＣ回路２４ａ、２４ｂもまとめてＡＣ回路２４と表記されることがある。
【００１５】
＜帯電回路＞
図３は帯電回路２１の一例を示している。ＤＣ回路２５はトランス４６の二次側に整流平滑回路４７を有しているが、ＡＣ回路２４は二次側に整流平滑回路を有していない。ＤＣ回路２５とＡＣ回路２４とはよく似ているため、以下では、ＤＣ回路２５が中心に説明される。また、現像回路２２は帯電回路２１とよく似ている。さらに、転写回路２３は、ＤＣ回路２５とよく似ている。そこで、以下では、ＤＣ回路２５が中心に説明される。説明の簡明化のため、駆動信号Ｖｄｒｖ２はＶｄｒｖと表記され、制御信号Ｖｓｅｔ２はＶｓｅｔと表記される。
【００１６】
ＬＰＦ４１は、ＣＰＵ１１から出力された制御信号ＶｓｅｔをＤＣ電圧に変換するローパスフィルタ（変換回路）である。ＤＣ電圧は、出力電圧Ｖｄｃの目標電圧に対応した基準値である。なお、制御信号Ｖｓｅｔの電圧が常にＬｏｗ（例：０Ｖ）となると、出力電圧Ｖｄｃが最大となる。一方で制御信号Ｖｓｅｔが常にＨｉｇｈ（３．３Ｖ）となると、出力電圧Ｖｄｃは０Ｖ（出力停止）となる。
【００１７】
ＬＰＦ４１の後段には誤差増幅器４２が接続されている。誤差増幅器４２は、フィードバック回路４８から出力されるフィードバック電圧Ｖｓｎｓが基準値に近づくようなベース信号を生成してトランジスタ４３のベースに供給する。これにより、出力電圧Ｖｄｃが目標電圧に維持される。トランジスタ４３は電流を増幅するトランジスタである。トランジスタ４３は誤差増幅器４２から出力される電流を増幅して出力する。トランジスタ４３のエミッタとグランド（接地電位）との間にはコンデンサ４４が接続されている。コンデンサ４４は、この電流に基づき入力電圧を生成し、トランス４６の一次側コイルの一端に印加する。ＦＥＴ４５は、ゲートに入力される駆動信号Ｖｄｒｖに応じてトランス４６を駆動するスイッチング素子である。ＦＥＴ４５は、駆動信号Ｖｄｒｖに応じて、トランス４６に印加される入力電圧（一次側電圧）をスイッチングする。これにより、トランス４６の二次側のコイルには二次側電圧が生じる。トランス４６の二次側のコイルには整流平滑回路４７が接続されている。整流平滑回路４７は、トランス４６の二次側のコイルに発生した交流電圧を整流および平滑化して直流電圧（出力電圧Ｖｄｃ）を生成する。出力電圧ＶｄｃはＡＣ回路２４に出力される。
【００１８】
フィードバック回路４８は、抵抗５１、５２により形成される分圧回路であり、出力電圧Ｖｄｃをフィードバック電圧Ｖｓｎｓに変換する。出力電圧Ｖｄｃが０Ｖのとき、フィードバック電圧Ｖｓｎｓは３．３Ｖとなる。
【００１９】
ＡＣ回路２４ａは、ＣＰＵ１１より出力される制御信号Ｖｓｅｔ１と駆動信号Ｖｄｒｖ１とに基づき交流電圧（出力電圧Ｖａｃ）を生成する。ＡＣ回路２４ａは、出力電圧Ｖａｃに対して、ＤＣ回路２５ａから出力される出力電圧Ｖｄｃを重畳して帯電電圧を生成し、帯電ローラ３に供給する。
【００２０】
検出回路６０は、駆動信号Ｖｄｒｖとフィードバック電圧Ｖｓｎｓとの少なくとも一つに基づき検出信号Ｖｅｒｒを生成する回路である。ＣＰＵ１１は、メモリ６２のＲＯＭ領域に記憶された制御プログラムを実行することで各種の機能（例：エラー検出部６１）を実現する。エラー検出部６１は、検出信号Ｖｅｒｒに基づき、駆動信号Ｖｄｒｖ、制御信号Ｖｓｅｔまたは電源回路に関する故障の有無を判定する。表示装置６３は判定結果を表示する。
【００２１】
●ＤＣ回路が正常に動作している場合
図４（Ａ）が示すように、タイミングｔ１で、ＣＰＵ１１は、駆動信号Ｖｄｒｖの出力と制御信号Ｖｓｅｔの出力とを同時に開始する。これにより、ＤＣ回路２５は、出力電圧Ｖｄｃの出力を開始する。タイミングｔ２で、制御信号Ｖｓｅｔに基づき、出力電圧Ｖｄｃが−５８０Ｖで安定する。これにより、画像形成装置１は、印刷ジョブを開始可能な状態になる。タイミングｔ３で、ＣＰＵ１１は印刷ジョブを終了する。ＣＰＵ１１は、駆動信号Ｖｄｒｖの出力と制御信号Ｖｓｅｔの出力とを同時に停止する。これにより、出力電圧Ｖｄｃが低下し始める。タイミングｔ４で、出力電圧Ｖｄｃは０Ｖになる。
【００２２】
●ＤＣ回路が正常に動作していない場合
図４（Ｂ）は駆動信号ＶｄｒｖがＨｉｇｈレベルに固定された事例を示している。図４（Ｃ）は制御信号ＶｓｅｔがＬｏｗレベルに固定された事例を示している。図４（Ｂ）ではタイミングｔ１とタイミングｔ２との間にあるタイミングｔｘで駆動信号ＶｄｒｖがＨｉｇｈレベルに固定されてしまう。この場合、駆動信号Ｖｄｒｖはトランス４６を駆動できなくなる。出力電圧Ｖｄｃは目標電圧である−５８０Ｖに到達することなく、低下し始める。つまり、ＤＣ回路２５が故障していないにもかかわらず、出力電圧Ｖｄｃが正常に出力されなくなる。さらに、このケースではトランジスタ４３およびＦＥＴ４５には大電流が流れるため、これらが破壊に至る可能性がある。したがって、駆動信号Ｖｄｒｖに関する故障を検出することが重要である。
【００２３】
図４（Ｃ）ではタイミングｔ１とタイミングｔ２との間にあるタイミングｔｙで制御信号ＶｓｅｔがＬｏｗレベルに固定されてしまう。この場合、出力電圧Ｖｄｃは、目標電圧である−５８０Ｖを超えて、最大出力（例：−９９０Ｖ）になってしまう。さらに、−９９０Ｖを出力するための大電流がトランジスタ４３およびＦＥＴ４５に流れるため、これらが破壊に至る可能性がある。したがって、制御信号Ｖｓｅｔに関する故障を検出することも重要である。
【００２４】
＜エラー検出＞
検出回路６０は、帯電ローラ３に印加される出力電圧Ｖｄｃの異常、制御信号Ｖｓｅｔ２の異常、および駆動信号Ｖｄｒｖ２の異常を検出し、検出結果を示す検出信号ＶｅｒｒをＣＰＵ１１に出力する。エラー検出部６１は検出信号Ｖｅｒｒに基づきＤＣ回路２５ａに関する故障、制御信号Ｖｓｅｔに関する故障、および、駆動信号Ｖｄｒｖに関する故障の有無を判定する。エラー検出部６１は検出信号Ｖｅｒｒに基づき故障の発生した箇所（制御信号、駆動信号または電源回路）を特定し、特定結果をメモリ６２に記憶させる。検出回路６０には、駆動信号Ｖｄｒｖとフィードバック電圧Ｖｓｎｓが入力される。フィードバック電圧Ｖｓｎｓは出力電圧Ｖｄｃに比例した電圧である。検出回路６０は駆動信号Ｖｄｒｖとフィードバック電圧Ｖｓｎｓとの組み合わせに応じた検出信号Ｖｅｒｒを生成して出力する。
【００２５】
●駆動信号検出部の動作
図５が示すように、検出回路６０は駆動信号検出部７０と出力検出部８０とを有している。駆動信号検出部７０において、ダイオードＤ１とコンデンサＣ１はピークホールド回路を形成している。ピークホールド回路は駆動信号Ｖｄｒｖの振幅電圧を保持するように構成されている。一例として、駆動信号Ｖｄｒｖの振幅電圧は３．３Ｖである。正常な駆動信号Ｖｄｒｖが入力された場合、ピークホールド回路から出力されるピークホールド出力Ｖｐｅａｋは３．３Ｖである。ピークホールド出力Ｖｐｅａｋが３．３Ｖになると、ピークホールド回路の後段に接続されたｎｐｎタイプのデジタルトランジスタ７１がオフ状態からオン状態になる。デジタルトランジスタ７１がオン状態になると、その後段に位置するｐｎｐタイプのデジタルトランジスタ７２がオフ状態からオン状態になる。デジタルトランジスタ７２がオン状態になると、３．３Ｖを抵抗Ｒ１と抵抗Ｒ２で抵抗分圧して生成された電圧が検出信号Ｖｅｒｒとして出力される。抵抗Ｒ１は電流制限抵抗である。抵抗Ｒ２はプルダウン抵抗である。検出信号Ｖｅｒｒは、ＣＰＵ１１のデジタル入力ポートに入力される二値の信号である。ここでは、検出信号ＶｅｒｒのＨｉｇｈレベルは３．０Ｖである。
【００２６】
●出力検出部８０の動作
図５が示すように、フィードバック回路４８から出力されるフィードバック電圧Ｖｓｎｓは比較器８１の一方の端子（＋端子）に入力される。比較器８１の他方の端子（−端子）には基準電圧Ｖｒｅｆが閾値として入力される。抵抗Ｒ３と抵抗Ｒ４は３．３Ｖを抵抗分圧することで基準電圧Ｖｒｅｆを生成する。ＶｓｎｓがＶｒｅｆよりも大きい場合、比較器８１の出力端子はＨｉ−Ｚ（開放）となるため、検出信号Ｖｅｒｒはフィードバック電圧Ｖｓｎｓの影響を受けない。つまり、検出信号Ｖｅｒｒでは、駆動信号Ｖｄｒの検出結果が支配的となる。このように出力電圧Ｖｄｃが出力されていない場合（制御信号Ｖｓｅｔが出力されていない場合）、検出信号Ｖｅｒｒは、駆動信号Ｖｄｒｖの検出結果を示す。出力電圧Ｖｄｃが出力されることでＶｓｎｓがＶｒｅｆ以下となった場合、比較器８１の出力端子はＬｏｗレベルを出力する。つまり、検出信号ＶｅｒｒのレベルはＬｏｗレベルに確定される。基準電圧Ｖｒｅｆは出力電圧Ｖｄｃの有無を判定するため電圧に設定される。本実施例では、出力電圧Ｖｄｃが−２００Ｖであるときに、フィードバック電圧Ｖｓｎｓは２．５４Ｖである。よって、基準電圧Ｖｒｅｆが２．５４Ｖに設定されるよう、抵抗Ｒ３、Ｒ４がそれぞれ選定される。出力電圧Ｖｄｃが−２００Ｖより大きい場合（例：−５８０Ｖ）、比較器８１は出力電圧Ｖｄｃがあると判定する。ここでの大小関係は負号を除いた絶対値で判定される。また、本実施例において出力電圧Ｖｄｃが無いとは、出力電圧Ｖｄｃが閾値（例：−２００Ｖ）よりも小さいことを含む。
【００２７】
＜検知シーケンス＞
図６は本実施例の故障検出方法を示すタイミングチャートである。図６では理想的な状態が示されており、エラー（異常や故障）が検出されていない。画像形成装置１は、印刷ジョブを受け付けると、前回転動作、印刷ジョブおよび後回転動作を順番に実行する。前回転動作とは、感光体ドラム２の回転を開始するなど、画像形成のための準備動作である。後回転動作とは、画像形成処理を終了するための、シートＰの排出動作などである。前回転動作において出力電圧Ｖｄｃが目標電圧まで立ち上げられる。また、後回転動作において、出力電圧Ｖｄｃの停止が実行される。本実施例では、画像形成装置１の動作状態に対応して四つの検知シーケンスが存在する。
【００２８】
●検知Ｉ
検知Ｉは前回転動作を開始した直後（タイミングｔ１）であって、駆動信号Ｖｄｒｖが出力されておらず、かつ、制御信号Ｖｓｅｔが出力されていない状態で実行される検知シーケンスである。検知Ｉでは駆動信号Ｖｄｒｖに関する故障（例：ＶｄｒｖがＨｉｇｈに固定されること）が検出される。検知Ｉにおいて検出信号Ｖｅｒｒの取得は少なくとも一回は実行される。
【００２９】
●検知ＩＩ
検知ＩＩは、前回転動作の実行期間中に１ｍｓｅｃごとに実行される検知シーケンスである。とりわけ、駆動信号Ｖｄｒｖが先に出力され、制御信号Ｖｓｅｔが後に出力される点が特徴的である。これは、駆動信号Ｖｄｒｖに関する故障を検出するためである。タイミングｔ１でエラーが検出されない場合に、タイミングｔ２で駆動信号Ｖｄｒｖの出力が開始される。タイミングｔ３では駆動信号Ｖｄｒｖの出力に伴って検出信号ＶｅｒｒがＨｉｇｈとなる。この時点では制御信号Ｖｓｅｔが出力されていないため、出力検出部８０の検出結果は検出信号Ｖｅｒｒに影響しない。タイミングｔ４では制御信号Ｖｓｅｔの出力が開始される。これにより出力電圧Ｖｄｃが目標電圧に向けて上昇する。なお、タイミングｔ２からｔ４までの所定時間は、たとえば、１００ｍｓである。この時間は、ＣＰＵ１１が、駆動信号Ｖｄｒｖに関する故障を検知するために必要な時間に基づいて決定される。タイミングｔ５ではフィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆ以下になるため、検出信号Ｖｅｒｒが強制的にＬｏｗになる。つまり、出力電圧Ｖｄｃがー２００Ｖを超えたため、検出信号Ｖｅｒｒが強制的にＬｏｗになる。タイミングｔ５からｔ６までの所定時間は、たとえば、５０ｍｓである。５０ｍｓは、出力電圧Ｖｄｃが０Ｖから目標電圧に立ち上がるために必要とされる時間を基準として決定されている。検知ＩＩでは駆動信号Ｖｄｒｖに関する故障、制御信号Ｖｓｅｔに関する故障、および、電源回路の故障が検出される。
【００３０】
●検知ＩＩＩ
検知ＩＩＩは、印刷ジョブの実行期間中に１ｍｅｓｃごとに実行される検知シーケンスである。検知ＩＩＩでは駆動信号Ｖｄｒｖに関する故障、制御信号Ｖｓｅｔに関する故障、および、電源回路の故障が検出される。
【００３１】
●検知ＩＶ
検知ＩＶは、後回転動作の実行期間中に１ｍｓｅｃごとに実行される検知シーケンスである。タイミングｔ７に制御信号Ｖｓｅｔの出力が停止される。これにより出力電圧Ｖｄｃが低下を開始する。タイミングｔ８ではフィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆを超える。また、タイミングｔ８では駆動信号Ｖｄｒｖも出力されている。したがって、検出信号ＶｅｒｒがＨｉｇｈになる。タイミングｔ９では駆動信号Ｖｄｒｖが停止するため、検出信号ＶｅｒｒがＬｏｗになる。検知ＩＶでは駆動信号Ｖｄｒｖに関する故障、制御信号Ｖｓｅｔに関する故障、および、電源回路の故障が検出される。
【００３２】
＜フローチャート＞
図７はＣＰＵ１１が実行するエラー検出方法を示すフローチャートである。
・Ｓ１０１でＣＰＵ１１はホストコンピュータなどから入力される印刷ジョブを受け付ける。
・Ｓ１０２でＣＰＵ１１は感光体ドラム２の駆動を開始する。
・Ｓ１０３でＣＰＵ１１は検知Ｉを実行する。検知Ｉの詳細は後述される。
・Ｓ１０４でＣＰＵ１１は検知Ｉの実行結果に基づき駆動信号Ｖｄｒｖに関する異常（故障）が検知されたかどうかを判定する。異常が検知された場合、ＣＰＵ１１は処理をＳ１１３に進める。Ｓ１１３でＣＰＵ１１は駆動信号Ｖｄｒｖと制御信号Ｖｓｅｔの出力を停止する。なお、Ｓ１１３に至るまでには駆動信号Ｖｄｒｖと制御信号Ｖｓｅｔの出力が停止されていることもある。Ｓ１１４でＣＰＵ１１は異常を通知する。たとえば、ＣＰＵ１１は、異常が検知されたことを示す通知を表示装置６３に出力する。Ｓ１１５でＣＰＵ１１は感光体ドラム２を停止する。Ｓ１０４で異常が検知されていない場合、ＣＰＵ１１は処理をＳ１０５に進める。
【００３３】
Ｓ１０５でＣＰＵ１１は検知ＩＩを実行する。検知ＩＩの詳細は後述される。
・Ｓ１０６でＣＰＵ１１は検知ＩＩの実行結果に基づき駆動信号Ｖｄｒｖ、制御信号Ｖｓｅｔまたは電源回路に関する異常（故障）が検知されたかどうかを判定する。異常が検知された場合、ＣＰＵ１１は処理をＳ１１３に進める。Ｓ１０６で異常が検知されていない場合、ＣＰＵ１１は処理をＳ１０７に進める。
・Ｓ１０７でＣＰＵ１１は印刷ジョブを開始する。
【００３４】
Ｓ１０８でＣＰＵ１１は検知ＩＩＩを実行する。検知ＩＩＩの詳細は後述される。
・Ｓ１０９でＣＰＵ１１は検知ＩＩＩの実行結果に基づき駆動信号Ｖｄｒｖ、制御信号Ｖｓｅｔまたは電源回路に関する異常（故障）が検知されたかどうかを判定する。異常が検知された場合、ＣＰＵ１１は処理をＳ１１３に進める。Ｓ１０９で異常が検知されていない場合、ＣＰＵ１１は処理をＳ１１０に進める。
・Ｓ１１０でＣＰＵ１１は印刷ジョブが終了したかどうかを判定する。たとえば、５枚のシートＰに画像を形成するジョブであれば、ＣＰＵ１１は、５枚のシートＰのすべてに対する画像形成が完了したかどうかを判定する。印刷ジョブが終了していれば、ＣＰＵ１１は処理をＳ１１１に進める。印刷ジョブが終了していなければ、ＣＰＵ１１は処理をＳ１０８に進める。
【００３５】
Ｓ１１１でＣＰＵ１１は検知ＩＶを実行する。検知ＩＶの詳細は後述される。
・Ｓ１１２でＣＰＵ１１は検知ＩＶの実行結果に基づき駆動信号Ｖｄｒｖ、制御信号Ｖｓｅｔまたは電源回路に関する異常が検知されたかどうかを判定する。異常が検知された場合、ＣＰＵ１１は処理をＳ１１３に進める。異常が検知されていない場合、ＣＰＵ１１は処理をＳ１１５に進める。
【００３６】
●ＣＰＵの機能
図８はＣＰＵ１１が制御プログラムにたがって実現する機能を示している。これらの機能の一部またはすべてはＡＳＩＣやＦＰＧＡなどのハードウエア回路により実現されてもよい。第一検知部９１は検知Ｉを実行する。取得部１０１ａは検出信号Ｖｅｒｒを取得する。判定部１０２ａは検出信号Ｖｅｒｒに基づき駆動信号Ｖｄｒｖに関する故障を検知する。
【００３７】
第二検知部９２は検知ＩＩを実行する。取得部１０１ｂは検出信号Ｖｅｒｒを取得する。判定部１０２ｂは検出信号Ｖｅｒｒとタイマー１０３ａのタイマー値とに基づき駆動信号Ｖｄｒｖに関する故障（Ｌ固定）を判定する。Ｌ固定とは、信号レベルがＬｏｗレベルに固定されてしまう現象である。判定部１０２ｃは検出信号Ｖｅｒｒとタイマー１０３ａのタイマー値とに基づき制御信号Ｖｓｅｔに関する故障（Ｌ固定）または電源回路の故障（過出力）の発生を判定する。Ｈ固定とは、信号レベルがＨｉｇｈレベルに固定されてしまう現象である。判定部１０２ｄは検出信号Ｖｅｒｒとタイマー１０３ａのタイマー値とに基づき制御信号Ｖｓｅｔに関する故障（Ｈ固定）または電源回路の故障（出力なし）の発生を判定する。出力制御部１０４は、Ｖｄｒｖ生成部９７による駆動信号Ｖｄｒｖの出力開始と出力停止とを制御する。出力制御部１０４は、Ｖｓｅｔ生成部９８による制御信号Ｖｓｅｔの出力開始と出力停止とを制御する。
【００３８】
第三検知部９３は検知ＩＩＩを実行する。取得部１０１ｃは検出信号Ｖｅｒｒを取得する。判定部１０２ｅは検出信号Ｖｅｒｒに基づき駆動信号Ｖｄｒｖに関する故障（Ｈ固定）、制御信号Ｖｓｅｔに関する故障（Ｌ固定）または電源回路の故障（出力なし）の発生を判定する。
【００３９】
第四検知部９４は検知ＩＶを実行する。取得部１０１ｄは検出信号Ｖｅｒｒを取得する。判定部１０２ｆは検出信号Ｖｅｒｒとタイマー１０３ａのタイマー値とに基づき駆動信号Ｖｄｒｖに関する故障（Ｌ固定）、制御信号Ｖｓｅｔに関する故障（Ｈ固定）または電源回路の故障（過出力）の発生を判定する。判定部１０２ｇは検出信号Ｖｅｒｒとタイマー１０３ａのタイマー値とに基づき駆動信号Ｖｄｒｖに関する故障（Ｌ固定）を判定する。判定部１０２ｈは検出信号Ｖｅｒｒとタイマー１０３ａのタイマー値とに基づき駆動信号Ｖｄｒｖに関する故障（Ｈ固定）を判定する。出力制御部１０４は、Ｖｄｒｖ生成部９７による駆動信号Ｖｄｒｖの出力開始と出力停止とを制御する。出力制御部１０４は、Ｖｓｅｔ生成部９８による制御信号Ｖｓｅｔの出力開始と出力停止とを制御する。
【００４０】
ＵＩ部９５は表示装置を含み、故障や異常の発生を示す通知を表示する。プリント制御部９６は印刷ジョブの実行を制御する。
【００４１】
●検知Ｉのフローチャート
図９（Ａ）はＣＰＵ１１により実行される検知Ｉの詳細を示すフローチャートである。
・Ｓ２０１でＣＰＵ１１（取得部１０１ａ）は検出回路６０から検出信号Ｖｅｒｒを取得する。
・Ｓ２０２でＣＰＵ１１（判定部１０２ａ）は検出信号ＶｅｒｒがＬｏｗであるかどうかを判定する。図６が示すように検知Ｉが実行されるときには、駆動信号Ｖｄｒｖと制御信号Ｖｓｅｔは出力されていない（ＯＦＦ状態）。そのため、検出信号ＶｅｒｒはＬｏｗになるはずである。したがって、判定部１０２ａは、検出信号ＶｅｒｒがＬｏｗであれば駆動信号Ｖｄｒｖは正常であると判定する。一方で、判定部１０２ａは、検出信号ＶｅｒｒがＨｉｇｈであれば処理をＳ２０３に進める。
・Ｓ２０３でＣＰＵ１１（判定部１０２ａ）は駆動信号Ｖｄｒｖが正常でない（Ｖｄｒｖに異常（Ｈ固定）がある）と判定する。
【００４２】
図１０（Ａ）はタイミングｔ１の時点で駆動信号ＶｄｒｖがＨｉｇｈに固定されてしまっている事例を示している。駆動信号Ｖｄｒｖが常にＨｉｇｈ（＝３．３Ｖ）に固定されている。なお、制御信号Ｖｓｅｔはまだ出力されていない（Ｖｓｅｔ＝３．３Ｖ）。また、出力電圧Ｖｄｃも０Ｖである。そのため、フィードバック電圧Ｖｓｎｓも３．３Ｖである。図５に示された駆動信号検出部７０のピークホールド出力Ｖｐｅａｋは３．３Ｖになるため、デジタルトランジスタ７１、７２がオンとなり、検出信号ＶｅｒｒがＨｉｇｈ（＝３．０Ｖ）になる。判定部１０２ａは、検出信号ＶｅｒｒがＨｉｇｈであるため、駆動信号Ｖｄｒｖに異常があると判断する。
【００４３】
●検知ＩＩのフローチャート
図１１はＣＰＵ１１により実行される検知ＩＩの詳細を示すフローチャートである。図６が示すように、タイミングｔ２からｔ６までの期間に検知ＩＩが実行される。
【００４４】
［駆動信号のエラー判定］
・Ｓ３０１でＣＰＵ１１（取得部１０１ｂ）は検出信号Ｖｅｒｒの取得を開始する。たとえば、図６が示すように、取得部１０１ｂは所定のサンプリング周期（例：１ｍｓ）ごとに検出信号Ｖｅｒｒをサンプリングする。
・Ｓ３０２でＣＰＵ１１（出力制御部１０４ａ）は駆動信号Ｖｄｒｖの出力を開始する。出力制御部１０４ａはＶｄｒｖ生成部９７に駆動信号Ｖｄｒｖの出力を開始させる。また、判定部１０２ｂはタイマー１０３ａに計時をスタートさせる。つまり、タイマー１０３ａは時刻ｔ２（駆動信号Ｖｄｒｖの出力が開始された時刻）から計時をスタートする。
・Ｓ３０３でＣＰＵ１１（判定部１０２ｂ）は所定時間（例：１００ｍｓ）以内に検出信号ＶｅｒｒがＬｏｗからＨｉｇｈに切り替わったかどうかを判定する。図６が示すように、駆動信号Ｖｄｒｖが正常に出力されれば、ピークホールド出力Ｖｐｅａｋは３．３Ｖになる。そのため、タイミングｔ３で検出信号ＶｅｒｒがＬｏｗからＨｉｇｈに切り替わるはずである。本実施例では、駆動信号Ｖｄｒｖの出力が開始されてから検出信号ＶｅｒｒがＬｏｗからＨｉｇｈに切り替わるまでに要する時間は１ｍｓ以下と仮定されている。判定部１０２ｂは所定時間以内にＶｅｒｒがＬｏｗからＨｉｇｈに変わり、かつ、所定時間が経過した時点でＶｅｒｒがＨｉｇｈに維持されている場合、Ｖｄｒｖ、Ｖｓｅｔおよび電源回路は正常と判定する。したがって、Ｓ３０３で所定時間以内にＶｅｒｒがＬｏｗからＨｉｇｈに切り替わったことが検出されなければ、ＣＰＵ１１は処理をＳ３０４に進める。Ｓ３０４でＣＰＵ１１（判定部１０２ｂ）は駆動信号Ｖｅｒｒに異常がある（ＶｄｒｖがＬｏｗに固定されている）と判定する。図１０（Ｂ）が示すように、所定時間内にＶｅｒｒがＬｏｗからＨｉｇｈに変化しない原因は、駆動信号ＶｄｒｖがＬｏｗに固定されていることである。なぜなら、タイミングｔ２からｔ４までの期間では制御信号Ｖｓｅｔが出力されていない（Ｖｓｅｔ＝３．３Ｖ）からである。一方で、Ｓ３０３で所定時間以内にＶｅｒｒがＬｏｗからＨｉｇｈに切り替わったことが検出されると、ＣＰＵ１１は処理をＳ３０５に進める。
【００４５】
［制御信号（Ｌ固定）および電源回路のエラー判定］
Ｓ３０５でＣＰＵ１１（判定部１０２ｃ）は、ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わったかどうかを判定する。ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わっていなければ、ＣＰＵ１１は処理をＳ３０７に進める。Ｓ３０７でＣＰＵ１１（判定部１０２ｃ）は、駆動信号Ｖｄｒｖの出力を開始したタイミングから所定時間（例：１００ｍｓ）が経過したかどうかを判定する。判定部１０２ｃはタイマー１０３ａのカウント値が所定時間（例：１００ｍｓ）を超えたかどうかを判定する。カウント値が所定時間を超えると、ＣＰＵ１１は処理をＳ３０８に進める。一方で、カウント値が所定時間を超えていなければ、ＣＰＵ１１は処理をＳ３０５に進める。
【００４６】
このように、判定部１０２ｃは、所定時間内にＶｅｒｒがＨｉｇｈからＬｏｗに切り替わったかどうかを判定する。所定時間内にＶｅｒｒがＨｉｇｈからＬｏｗに切り替わると、ＣＰＵ１１は処理をＳ３０６に進める。Ｓ３０６でＣＰＵ１１（判定部１０２ｃ）は、制御信号Ｖｓｅｔに異常（Ｌ固定）または電源回路に故障（過出力）ありと判定する。
【００４７】
図１２（Ａ）が示すように、検出信号Ｖｅｒｒが時刻ｔ２から１００ｍｓ以内にＬｏｗからＨｉｇｈに変わるが、時刻ｔ２から１００ｍｓが経過する時刻ｔ４まで検出信号ＶｅｒｒがＨｉｇｈを維持できないことがある。この原因の一つは、制御信号ＶｓｅｔがＬｏｗに固定されていることである。制御信号ＶｓｅｔがＬｏｗに固定されてしまうと、出力電圧Ｖｄｃは最大出力に向かって増加する。また、出力電圧Ｖｄｃの増加に伴いフィードバック電圧Ｖｓｎｓが減少する。やがて、タイミングｔ１０になると、フィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆを下回る。フィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆを下回ると、検出信号Ｖｅｒｒが強制的にＬｏｗになる。なお、電源回路が故障することで出力電圧Ｖｄｃが過出力されているときにも、検出信号ＶｅｒｒがＬｏｗになる。
【００４８】
［制御信号（Ｈ固定）および電源回路のエラー判定］
図６が示すように所定時間内に検出信号ＶｅｒｒがＬｏｗからＨｉｇｈへ切り替り、かつ、所定時間が経過したときにＶｅｒｒがＨｉｇｈに維持されている場合、ＣＰＵ１１は処理をＳ３０８に進める。
【００４９】
Ｓ３０８でＣＰＵ１１（出力制御部１０４ａ）は制御信号Ｖｓｅｔの出力を開始する。出力制御部１０４ａは、ＰＷＭ信号である制御信号Ｖｓｅｔのデューティ比をＶｓｅｔ生成部９８に設定し、Ｖｓｅｔ生成部９８に制御信号Ｖｓｅｔの出力を開始させる。なお、判定部１０２ｄはタイマー１０３ａをスタート（リスタート）させる。
【００５０】
Ｓ３０９でＣＰＵ１１（判定部１０２ｄ）は検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わったかどうかを判定する。検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わると、ＣＰＵ１１は処理をＳ１０６に進める。検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わっていなければ、ＣＰＵ１１は処理をＳ３１０に進める。
【００５１】
Ｓ３１０でＣＰＵ１１（判定部１０２ｄ）は、制御信号Ｖｓｅｔの出力を開始したタイミングｔ４から所定時間（例：５０ｍｓ）が経過したかどうかを判定する。判定部１０２ｄはタイマー１０３ａのカウント値が所定時間（例：５０ｍｓ）を超えたかどうかを判定する。カウント値が所定時間を超えていなければ、ＣＰＵ１１は処理をＳ３０９に進める。一方で、カウント値が所定時間を超えると、ＣＰＵ１１は処理をＳ３１１に進める。つまり、所定時間内に、検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わらなければ、ＣＰＵ１１は処理をＳ３１１に進める。所定時間内に、検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替われば、ＣＰＵ１１は処理をＳ１０６に進める。
【００５２】
図６が示すように、制御信号Ｖｓｅｔの出力が開始すると、出力電圧Ｖｄｃの出力も開始されるため、フィードバック電圧Ｖｓｎｓが３．３Ｖから下降を始める。本実施例では、正常な出力電圧Ｖｄｃは−５８０Ｖであり、これに対応するフィードバック電圧Ｖｓｎｓは１．３２Ｖと仮定されている。タイミングｔ５では、フィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆを下回るため、検出信号ＶｅｒｒがＬｏｗになる。なお、タイミングｔ４からｔ５までの時間は、たとえば、５ｍｓである。出力電圧Ｖｄｃは、５０ｍｓ以内に−５８０Ｖに到達する。これによりフィードバック電圧Ｖｓｎｓも１．３２Ｖになる。タイミングｔ６では、出力電圧Ｖｄｃが正常に出力されており、ＣＰＵ１１（プリント制御部９６）は、前回転動作を終了し、印刷ジョブを開始する。つまり、判定部１０２ｄは、所定時間内にＶｅｒｒがＬｏｗからＨｉｇｈに変わると、駆動信号Ｖｄｒｖ、制御信号Ｖｓｅｔおよび電源回路は正常と判定する。
【００５３】
図１２（Ｂ）は検知ＩＩにおいて制御信号Ｖｓｅｔが出力されていないこと（Ｈ固定）を示している。この事例では、タイミングｔ４で制御信号Ｖｓｅｔが出力されておらず、制御信号ＶｓｅｔがＨｉｇｈに固定されている。そのため、判定部１０２ｄは、所定時間内に、ＶｅｒｒがＨｉｇｈからＬｏｗに変化することを検出できない。上述したように、図５の回路図が示すように、制御信号Ｖｓｅｔが出力されない場合、比較器８１の出力端子はＨｉ−Ｚ（開放）となるため、検出信号Ｖｅｒｒは影響を受けない。また駆動信号Ｖｄｒｖは正常に出力されているため、検出信号ＶｅｒｒはＨｉｇｈとなる。
【００５４】
●検知ＩＩＩのフローチャート
図９（Ｂ）はＣＰＵ１１により実行される検知ＩＩＩの詳細を示すフローチャートである。
・Ｓ４０１でＣＰＵ１１（取得部１０１ｃ）は検出回路６０から検出信号Ｖｅｒｒの取得を開始する。取得部１０１ｃは、所定のサンプリング周期（例：１ｍｓ）ごとに検出信号Ｖｅｒｒをサンプリングする。
・Ｓ４０２でＣＰＵ１１（判定部１０２ｅ）は検出信号ＶｅｒｒがＬｏｗであるかどうかを判定する。図６が示すように検知ＩＩＩが実行されるときには、駆動信号Ｖｄｒｖと制御信号Ｖｓｅｔが出力されており、出力電圧Ｖｄｃも出力されているはずである。そのため、検出信号ＶｅｒｒはＬｏｗになるはずである。したがって、判定部１０２ｅは、検出信号ＶｅｒｒがＬｏｗであれば駆動信号Ｖｄｒｖは正常であると判定する。一方で、判定部１０２ｅは、検出信号ＶｅｒｒがＨｉｇｈであれば処理をＳ４０３に進める。
・Ｓ４０３でＣＰＵ１１（判定部１０２ａ）は駆動信号Ｖｄｒｖの異常（Ｈ固定）、制御信号Ｖｓｅｔの異常（Ｈ固定）または電源回路の故障（出力なし）があると判定する。
【００５５】
図１３（Ａ）は検知ＩＩＩにおいて駆動信号ＶｄｒｖがＨｉｇｈに固定されてしまった事例を示している。タイミングｔ１１で駆動信号ＶｄｒｖがＨｉｇｈに固定される。その結果、出力電圧Ｖｄｃは−５８０Ｖから０Ｖに向かって変化し始める。同様に、フィードバック電圧Ｖｓｎｓも、１．３２Ｖから３．３Ｖへ向かって変化し始める。タイミングｔ１２で、フィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆを上回るため、検出信号ＶｅｒｒがＬｏｗからＨｉｇｈに変化する。タイミングｔ１３で判定部１０２ｅはエラーの発生を検知して、駆動信号Ｖｄｒｖ、および制御信号Ｖｓｅｔの出力を停止する。
【００５６】
図１３（Ｂ）は検知ＩＩＩにおいて制御信号ＶｓｅｔがＨｉｇｈに固定された事例を示している。タイミングｔ１４で制御信号ＶｓｅｔがＨｉｇｈに固定される。その結果、出力電圧Ｖｄｃは−５８０Ｖから０Ｖに向かって変化し始める。同様に、フィードバック電圧Ｖｓｎｓも、１．３２Ｖから３．３Ｖへ向かって変化し始める。タイミングｔ１２で、フィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆを上回るため、検出信号ＶｅｒｒがＬｏｗからＨｉｇｈに変化する。タイミングｔ１３で判定部１０２ｅはエラーの発生を検知して、駆動信号Ｖｄｒｖ、および制御信号Ｖｓｅｔの出力を停止する。
【００５７】
このように印刷ジョブの実行中におけるエラーは検知信号ＶｅｒｒがＨｉｇｈに変化したかどうかに基づき検知される。ここでは、駆動信号ＶｄｒｖのＨ固定と制御信号ＶｓｅｔのＬ固定が説明されたが、電源回路が故障することで出力電圧Ｖｄｃが０Ｖになることもある。この場合、フィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆを上回るため、検出信号ＶｅｒｒがＬｏｗからＨｉｇｈに変化する。よって、判定部１０２ｅは、電源回路の故障（出力なし）も検出できる。
【００５８】
●検知ＩＶのフローチャート
図１４はＣＰＵ１１により実行される検知ＩＶの詳細を示すフローチャートである。検知ＩＶは後回転動作において実行される。図６が示すように、タイミングｔ７で後回転動作が開始される。制御信号Ｖｓｅｔが駆動信号Ｖｄｒｖよりも先に停止される。これにより、出力電圧Ｖｄｃが低下し、フィードバック電圧Ｖｓｎｓが上昇する。タイミングｔ８で検出信号ＶｅｒｒがＬｏｗからＨｉｇｈに変化する。タイミングｔ９では駆動信号Ｖｄｒｖが停止するため、検出信号ＶｅｒｒがＬｏｗになる。したがって、各信号の推移がこのような推移でなければ、何らかの異常が発生している。
【００５９】
［駆動信号および制御信号などのエラー判定］
・Ｓ５０１でＣＰＵ１１（取得部１０１ｄ）は検出信号Ｖｅｒｒの取得を開始する。たとえば、図６が示すように、取得部１０１ｄは所定のサンプリング周期（例：１ｍｓ）ごとに検出信号Ｖｅｒｒをサンプリングする。
・Ｓ５０２でＣＰＵ１１（出力制御部１０４ｂ）は制御信号Ｖｓｅｔの出力を停止する。出力制御部１０４ｂはＶｓｅｔ生成部９８に制御信号Ｖｓｅｔの出力を停止させる。また、判定部１０２ｆはタイマー１０３ｂに計時をスタートさせる。
・Ｓ５０３でＣＰＵ１１（判定部１０２ｆ）は所定時間（例：１００ｍｓ）以内に検出信号ＶｅｒｒがＬｏｗからＨｉｇｈに切り替わったかどうかを判定する。所定時間内にＶｅｒｒがＬｏｗからＨｉｇｈに切り替わらなかった場合、ＣＰＵ１１は処理をＳ５０４に進める。Ｓ５０４でＣＰＵ１１（判定部１０２ｆ）はＶｄｒｖ異常（Ｌ固定）、Ｖｓｅｔ異常（Ｌ固定）または電源回路故障（過出力）ありと判定する。一方で、Ｓ５０３でＶｅｒｒがＬｏｗからＨｉｇｈに切り替わった場合、ＣＰＵ１１は処理をＳ５０５に進める。
【００６０】
図１５（Ａ）は検知ＩＶにおいて制御信号ＶｓｅｔがＬｏｗに固定された事例を示している。タイミングｔ７で制御信号Ｖｓｅｔが停止される。しかし、タイミングｔ１５で制御信号Ｖｓｅｔが０Ｖ（Ｌｏｗ）に固定されてしまう。これにより、出力電圧Ｖｄｃは過出力状態となり、フィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆ（＝２．５４Ｖ）を上回ることが無くなる。よって、検出信号ＶｅｒｒはＬｏｗを継続的に保持する。判定部１０２ｆは、タイミングｔ７で制御信号Ｖｓｅｔの出力を停止してから１００ｍｓが経過するタイミングｔ９までに、検出信号ＶｅｒｒのＨｉｇｈを一度も検出できない。そのため、判定部１０２ｆは、制御信号Ｖｓｅｔの異常（Ｌ固定）が発生したと判定する。
【００６１】
図１６（Ａ）および図１６（Ｂ）は検知ＩＶにおいて駆動信号ＶｄｒｖがＬｏｗに固定された事例を示している。図６が示すように、本来であれば、タイミングｔ９まで駆動信号Ｖｄｒｖは出力される。駆動信号ＶｄｒｖがＬｏｗに固定されるタイミングが、フィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆを上回るタイミングの前かどうかで検出信号Ｖｅｒｒの挙動が異なる。とりわけ、図１６（Ａ）はＶｓｎｓがＶｒｅｆを上回るタイミングｔ１７より前のタイミングｔ１６でＶｄｒｖがＬｏｗに固定されている。図１６（Ｂ）はＶｓｎｓがＶｒｅｆを上回るタイミングｔ８の後のタイミングｔ１８でＶｄｒｖがＬｏｗに固定されている。
【００６２】
図１６（Ａ）が示すように、タイミングｔ１６で駆動信号ＶｄｒｖがＬｏｗに固定されると、Ｖｐｅａｋが０Ｖになる。そのため、検出信号ＶｅｒｒはＬｏｗとなる。フィードバック電圧Ｖｓｎｓが基準電圧Ｖｒｅｆを上回るタイミングｔ１７で、検出信号ＶｅｒｒがＨｉｇｈに切り替わらない。つまり、制御信号Ｖｓｅｔの出力停止から１００ｍｓが経過するまで（タイミングｔ９）、ＣＰＵ１１はＨｉｇｈを一度も検出できない。よって、ＣＰＵ１１は、異常が発生していると判定する。電源回路が故障して過出力が発生したときも、ＣＰＵ１１はＨｉｇｈを一度も検出できない。そのため、判定部１０２ｆはＶｄｒｖ異常（Ｌ固定）、Ｖｓｅｔ異常（Ｌ固定）または電源回路故障（過出力）ありと判定する。
【００６３】
［駆動信号のエラー（Ｌ固定）判定］
Ｓ５０５でＣＰＵ１１（判定部１０２ｇ）は検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わったかどうかを判定する。所定時間が経過する前に検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わった場合、ＣＰＵ１１は処理をＳ５０６に進める。Ｓ５０６でＣＰＵ１１（判定部１０２ｇ）はＶｄｒｖ異常（Ｌ固定）ありと判定する。Ｓ５０５で検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わっていないと判定されると、ＣＰＵ１１は処理をＳ５０５に進める。Ｓ５０７でＣＰＵ１１（判定部１０２ｇ）はＶｓｅｔが停止されてから所定時間（例：１００ｍｓ）が経過したかどうかを判定する。所定時間が経過していなければ、ＣＰＵ１１は処理をＳ５０５に進める。所定時間が経過していれば、ＣＰＵ１１は処理をＳ５０８に進める。
【００６４】
図１６（Ｂ）が示すように、タイミングｔ８で検出信号ＶｅｒｒがＨｉｇｈになるが、タイミングｔ１８で駆動信号ＶｄｒｖがＬｏｗに固定される。さらに、検出信号Ｖｅｒｒは、１００ｍｓが経過する前にＬｏｗに変化してしまう。よって、ＣＰＵ１１は、駆動信号Ｖｄｒｖの異常（Ｌ固定）が発生していると判定する。
【００６５】
［駆動信号のエラー（Ｈ固定）判定］
図６が示すように駆動信号Ｖｄｒｖが停止されると、検出信号ＶｅｒｒがＨｉｇｈからＬｏｗへ切り替るはずである。ただし、過渡応答が存在するため、所定時間内に検出信号ＶｅｒｒがＨｉｇｈからＬｏｗへ切り替わったかどうかが判定される。
【００６６】
Ｓ５０８でＣＰＵ１１（出力制御部１０４ｂ）は駆動信号Ｖｄｒｖの出力を停止する。出力制御部１０４ｂはＶｄｒｖ生成部９７に駆動信号Ｖｄｒｖの出力を停止させる。判定部１０２ｄはタイマー１０３ｂをスタート（リスタート）させる。
【００６７】
Ｓ５０９でＣＰＵ１１（判定部１０２ｈ）は検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わったかどうかを判定する。検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わると、ＣＰＵ１１は処理をＳ１１２に進める。検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わっていなければ、ＣＰＵ１１は処理をＳ５１０に進める。
【００６８】
Ｓ５１０でＣＰＵ１１（判定部１０２ｈ）は、駆動信号Ｖｄｒｖの出力を停止したタイミングｔ９から所定時間（例：１０ｍｓ）が経過したかどうかを判定する。所定時間は、出力電圧Ｖｄｃが目標電圧から０Ｖまで十分に低下するのに要する時間（例：５ｍｓ）を元に決定されている。判定部１０２ｈはタイマー１０３ｂのカウント値が所定時間（例：１０ｍｓ）を超えたかどうかを判定する。カウント値が所定時間を超えていなければ、ＣＰＵ１１は処理をＳ５０９に進める。一方で、カウント値が所定時間を超えると、ＣＰＵ１１は処理をＳ５１１に進める。つまり、所定時間内に、検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替わらなければ、ＣＰＵ１１は処理をＳ５１１に進める。Ｓ５１１でＣＰＵ１１（判定部１０２ｈ）は、駆動信号Ｖｄｒｖの異常（Ｈ固定）ありと判定する。一方で、所定時間内に、検出信号ＶｅｒｒがＨｉｇｈからＬｏｗに切り替われば、ＣＰＵ１１は処理をＳ１１２に進める。
【００６９】
図１５（Ｂ）は検知ＩＶにおいて駆動信号ＶｄｒｖがＨｉｇｈに固定された事例を示している。制御信号Ｖｓｅｔが停止された後のタイミングであるタイミングｔ１９で駆動信号ＶｄｒｖはＨｉｇｈに固定されている。しかし、制御信号Ｖｓｅｔがすでにタイミングｔ７で停止されているため、出力電圧Ｖｄｃは０Ｖに変化する。そのため、タイミングｔ８で検出信号ＶｅｒｒはＬｏｗからＨｉｇｈに変化する。しかし、ピークホールド出力Ｖｐｅａｋが３．３Ｖに保持されるため、検出信号ＶｅｒｒはＨｉｇｈを維持する。タイミングｔ９は制御信号Ｖｓｅｔの出力停止から１００ｍｓが経過したタイミングである。タイミングｔ９でＣＰＵ１１は駆動信号Ｖｄｒｖの停止を指示するが、駆動信号ＶｄｒｖはＨｉｇｈに固定されている。よって、検出信号ＶｅｒｒはＨｉｇｈを維持する。タイミングｔ２０は、タイミングｔ９から１０ｍｓが経過したタイミングである。タイミングｔ２０でＣＰＵ１１はエラーが発生していると判定する。つまり、駆動信号Ｖｄｒｖを停止してから１０ｍｓが経過したにも拘わらず、検出信号ＶｅｒｒがＬｏｗとならないため、異常（ＶｄｒｖのＨ固定）が発生していると判定される。
【００７０】
＜実施例から導き出される技術思想＞
［観点１］（検知ＩＩ）
電源装置９は負荷に供給する電圧を出力する電源装置の一例である。ＣＰＵ１１、Ｖｄｒｖ生成部９７およびＶｓｅｔ生成部９８は駆動信号と制御信号を生成する生成部として機能する。つまり、ＣＰＵ１１、Ｖｄｒｖ生成部９７およびＶｓｅｔ生成部９８は出力するべき目標電圧を設定するための制御信号と、目標電圧を出力するよう電源装置の素子を駆動するための駆動信号とを生成する生成部として機能する。帯電回路２１、現像回路２２および転写回路２３は、駆動信号と制御信号とが入力される電源回路の一例である。当該電源回路は、駆動信号と制御信号とが入力されると、制御信号により指定された目標電圧に基づき出力電圧の生成を開始する。検出回路６０は、駆動信号と電源回路から出力される出力電圧とに基づき、駆動信号、制御信号または電源回路に関する故障の判定に利用される検出信号を生成する。ＣＰＵ１１およびエラー検出部６１は検出回路から出力される検出信号に基づき駆動信号に関する故障の有無を判定または検出する判定回路として機能する。検知ＩＩに関して説明されたように、生成部が制御信号よりも先に駆動信号の出力を開始することで、駆動信号が出力され、かつ、制御信号の出力が停止されているときに、判定回路は駆動信号に関する故障を判定する。生成部は、判定回路により駆動信号に関する故障が検出されなかった場合、制御信号の出力を開始する。判定回路により駆動信号に関する故障が検出された場合、駆動信号の出力を停止する。したがって、駆動信号に関する故障（駆動信号の異常）を検出可能な電源装置９が提供される。
【００７１】
［観点２］（検知ＩＩ）
図６などが示すように、ＣＰＵ１１は、第一期間（例：ｔ２〜ｔ４）が始まると、駆動信号Ｖｄｒｖの出力を開始するが、制御信号Ｖｓｅｔの出力を開始しない。ＣＰＵ１１は、第一期間において、検出信号Ｖｅｒｒのレベルが第一レベル（例：Ｈｉｇｈ）から第二レベル（例：Ｌｏｗ）に一度も変化しない場合に駆動信号に関する故障が発生していると判定してもよい。これにより、比較的に簡単な回路構成により駆動信号Ｖｄｒｖに関する故障が検出可能となる。
【００７２】
［観点３］（検知ＩＩ）
第一期間（例：ｔ２〜ｔ４）において検出信号Ｖｅｒｒのレベルが第一レベルから第二レベルに変化し、かつ、第一期間の終わりにおいて検出信号のレベルが第二レベルから第一レベルに戻ってしまう場合がある。この場合に、ＣＰＵ１１は、制御信号Ｖｓｅｔまたは電源回路（例：ＤＣ回路２５ａ）に関する故障が発生していると判定してもよい。これにより、制御信号Ｖｓｅｔまたは電源回路の故障も検出可能となる。
【００７３】
なお、ＤＣ回路２５ａの回路構成と、ＤＣ回路２５ｂの回路構成はほぼ同じであるため、ＤＣ回路２５ｂに検出回路６０を採用可能である。また、ＡＣ回路２４ａ、２４ｂの各回路構成もＤＣ回路２５ａの回路構成と類似している。この場合、検出回路６０は、出力電圧Ｖａｃをフィードバックするフィードバック電圧Ｖｓｎｓと、駆動信号Ｖｄｒｖとに基づき同様に検出信号Ｖｅｒｒを生成する。したがって、本発明は、目標電圧を設定する制御信号と、クロック信号などの駆動信号とにより動作する電源回路であれば、同様に適用可能である。
【００７４】
［観点４］（検知ＩＩ）
図６などが示すように、ＣＰＵ１１は、第一期間に続く第二期間（例：ｔ４〜ｔ６）の始まりにおいて制御信号の出力を開始してもよい。ＣＰＵ１１は、第二期間が終わるまでに検出信号のレベルが第二レベルから第一レベルに戻らなければ、制御信号または電源回路に関する故障が発生していると判定してもよい。ＣＰＵ１１は、第二期間が終わるまでに検出信号のレベルが第二レベルから第一レベルに戻れば、制御信号および電源回路に関する故障が発生していないと判定してもよい。これにより、制御信号および電源回路に関する故障が検出されるようになる。
【００７５】
［観点５］（検知ＩＩＩ）
図６などが示すように、ＣＰＵ１１は、第三期間（例：ｔ６〜ｔ７）において、駆動信号と制御信号との両方を出力する。ＣＰＵ１１は、第三期間において検出信号のレベルが第二レベルを維持していれば、駆動信号、制御信号および電源回路に関する故障が発生していないと判定してもよい。ＣＰＵ１１は、第三期間において検出信号のレベルが第一レベルになると、駆動信号、制御信号または電源回路に関する故障が発生していると判定してもよい。これにより、駆動信号と制御信号との両方を出力される第三期間は、電源装置９から電力を供給される負荷が本格的に動作している期間（例：印刷ジョブの実行期間）である。したがって、電源回路にも大きな電流が流れやすいため、早期に故障を検出することは、故障の連鎖を招かないようにするためには有用であろう。
【００７６】
［観点６］（検知ＩＶ）
ＣＰＵ１１は、第四期間（例：ｔ７〜ｔ９）の始まりにおいて、駆動信号の出力を継続しつつ制御信号の出力を停止ししてもよい。図６が示すように本来であれば、第四期間において検出信号のレベルが第二レベルから第一レベルへ変化する。しかし、第四期間において検出信号のレベルが第二レベルから第一レベルへ一度も変化しない場合がある。この場合に、ＣＰＵ１１は、駆動信号、制御信号または電源回路に関する故障が発生していると判定してもよい。とりわけ、駆動信号よりも先に制御信号を停止することで、出力電圧Ｖｄｃの立ち下げ期間においても駆動信号、制御信号または電源回路に関する故障を検出可能となる。
【００７７】
［観点７］（検知ＩＶ）
図１６（Ｂ）が示すように、第四期間において検出信号のレベルが第二レベルから第一レベルへ変化し、さらに、検出信号のレベルが第一レベルから第二レベルへ戻ってしまう場合がある。この場合に、ＣＰＵ１１は、駆動信号に関する故障が発生していると判定してもよい。このように、出力電圧Ｖｄｃの立ち下げ期間においても駆動信号に関する故障を検出可能となる。
【００７８】
［観点８］（検知ＩＶ）
図６が示すように、ＣＰＵ１１は、第四期間の終わりにおいて検出信号のレベルが第一レベルに維持されている場合に、駆動信号の出力を停止する。図６が示すように、第四期間に続く第五期間（例：ｔ９から１０ｍｓまでの期間）において検出信号のレベルが第一レベルから第二レベルへ戻ることが想定されている。この場合に、ＣＰＵ１１は、駆動信号、制御信号および電源回路に関する故障は発生していないと判定する。
【００７９】
［観点９］（検知ＩＶ）
図１５（Ｂ）が示すように、第五期間の終わりにおいて検出信号のレベルが第一レベル（例：Ｈｉｇｈ）に維持されている場合がある。この場合に、ＣＰＵ１１は、駆動信号に関する故障が発生していると判定してもよい。これにより、出力電圧Ｖｄｃの停止後における故障も検出可能となる。
【００８０】
［観点１０］（検知Ｉ）
図６が示すように、ＣＰＵ１１は、生成部が駆動信号と制御信号との両方を停止しているタイミング（例：ｔ１）において、検知Ｉを実行してもよい。ＣＰＵ１１は、駆動信号のレベルが所定レベルに固定されていることを検出信号が示す場合に、駆動信号に関する故障が発生していると判定してもよい。ＣＰＵ１１は、駆動信号のレベルが所定レベルに固定されていることを検出信号が示していない場合に、駆動信号に関する故障が発生していないと判定してもよい。これにより、出力電圧Ｖｄｃを立ち上げる前に、駆動信号に関する故障を検出することが可能となる。
【００８１】
［観点１１］
図３などが示すように、電源回路は、トランス４６と、駆動信号に基づきトランスの一次側に印加される一次側電圧をスイッチングするスイッチング素子（ＦＥＴ３５）と、制御信号に基づき一次側電圧の大きさを設定する設定回路と、を有してもよい。設定回路はＬＰＦ４１、誤差増幅器４２、フィードバック回路４８、およびトランジスタ４３などにより構成されてもよい。
【００８２】
［観点１２］
検出回路６０は、駆動信号を検知する第一検知回路と、出力電圧を検知する第二検知回路と、第一検知回路の検知結果と第二検知回路の検知結果とに基づき検出信号を生成する生成回路とを有してもよい。図５が示すように、駆動信号検出部７０は第一検知回路の一例である。出力検出部８０は第二検知回路の一例である。生成回路は、３．３Ｖ電源や抵抗Ｒ１、Ｒ２などにより構成されている。このように比較的に簡単な回路構成により検出回路６０は構成されてもよい。
【００８３】
［観点１３］
図５に示された、生成回路は、第二検知回路により出力電圧が検知されている場合に、第一検知回路の検知結果に依存することなく、第二レベルの検出信号を出力するように構成されている。これは、出力検出部８０が出力電圧を検出すると、出力検出部８０が検出信号を強制的にＬｏｗにすることで実現されてもよい。また、生成回路は、第二検知回路により出力電圧が検知されていない場合に、第一検知回路の検知結果に応じたレベルの検出信号を出力するように構成されてもよい。これは、図５が示すように、出力電圧が検知されていない場合に出力検出部８０の出力端子が開放状態（ハイインピーダンス状態）となることで実現されてもよい。このように、比較的に簡単な回路構成により、駆動信号、制御信号および電源回路の故障の検出に役立つ検出信号Ｖｅｒｒが生成可能となる。
【００８４】
［観点１４］（制御信号を駆動信号よりも後に出力することで異常を検出）
ＣＰＵ１１、Ｖｄｒｖ生成部９７およびＶｓｅｔ生成部９８は駆動信号と制御信号を生成する生成手段の一例である。帯電回路２１、現像回路２２および転写回路２３は駆動信号と制御信号とが入力されると制御信号により指定された目標電圧に基づき出力電圧の生成を開始する電源手段の一例である。検出回路６０は、駆動信号と電源手段から出力される出力電圧とに基づき、駆動信号、制御信号または電源手段に関する故障の判定に利用される検出信号を生成する検出手段の一例である。ＣＰＵ１１は検出手段から出力される検出信号に基づき駆動信号、制御信号または電源手段に関する故障の有無を判定する判定手段の一例である。検知Ｉは生成手段が駆動信号と制御信号との両方を停止しているタイミングで駆動信号に関する故障の発生を判定する第一シーケンスの一例である。検知ＩＩは、生成手段が駆動信号の出力を開始し、かつ、制御信号の出力を開始していない第一期間において駆動信号、制御信号、および、電源手段に関する故障の発生を判定する第二シーケンスの一例である。さらに、検知ＩＩは、生成手段が駆動信号の出力しており、かつ、制御信号の出力を開始した後の第二期間において制御信号、および、電源手段に関する故障の発生を判定する第二シーケンスの一例である。このように、駆動信号の出力状態と制御信号の出力状態とを変化させることで、駆動信号、制御信号、および、電源手段に関する故障の発生が検出可能となる。
【００８５】
［観点１５］
検知ＩＩＩは、生成手段が駆動信号を継続的に出力しており、かつ、制御信号を継続的に出力している第三期間において、駆動信号、制御信号、および、電源手段に関する故障の発生を判定する第三シーケンスの一例である。検知ＩＩＩを導入することで、電源装置９が本格的に動作している期間においても早期に故障を検知可能となる。
【００８６】
［観点１６］
検知ＩＶは、生成手段が駆動信号を継続的に出力しており、かつ、制御信号の出力を停止した第四期間において、駆動信号、制御信号、および、電源手段に関する故障の発生を判定する第四シーケンスの一例である。このように、動信号の出力状態と制御信号の出力状態とを変化させることで、出力電圧を立ち下げる期間においても故障を検出することが可能となる。
【００８７】
［観点１７］
第四シーケンスである検知ＩＶは、第四期間に続く第五期間の始まりにおいて生成手段が駆動信号の出力を停止し、判定手段が第五期間において制御信号、および、電源手段に関する故障の発生を判定することを含んでもよい。これにより、電源手段が停止した後においても電源手段の故障を検出可能となる。
【００８８】
［観点１８］
ＣＰＵ１１は、第一シーケンスにおいて検出信号のレベルが第二レベルである場合に駆動信号に関する故障が発生していると判定してもよい。これにより、出力電圧の出力を開始する前に駆動信号の故障を検出可能となる。駆動信号に関する故障が検出されると、ＣＰＵ１１は、駆動信号および制御信号の出力を許可しない。そのため、駆動信号の故障が電源回路の故障に波及することを予防できよう。
【００８９】
［観点１９］
ＣＰＵ１１は、第二シーケンスにおいて第一期間が終わるまでに検出信号のレベルが第二レベルから第一レベルに変化しなかった場合に駆動信号に関する故障が発生していると判定してもよい。ＣＰＵ１１は、第一期間が終わるまでに検出信号のレベルが第一レベルから第二レベルに戻ってしまった場合に制御信号または電源手段に関する故障が発生していると判定してもよい。ＣＰＵ１１は、第二期間が終わるまでに検出信号のレベルが第一レベルから第二レベルに戻ってしまった場合に制御信号または電源手段に関する故障が発生していると判定してもよい。このように出力電圧の立ち上げ期間においても早期に様々な故障を検出することが可能となる。
【００９０】
［観点２０］
ＣＰＵ１１は、第三シーケンスにおいて第三期間が終わるまでに検出信号のレベルが第一レベルから第二レベルに戻ってしまった場合に駆動信号、制御信号または電源手段に関する故障が発生していると判定してもよい。このような検知ＩＩＩを導入することで、電源装置９が本格的に動作している期間においても早期に故障を検知可能となる。
【００９１】
［観点２１］
ＣＰＵ１１は、第四シーケンスにおいて第四期間が終わるまでに検出信号のレベルが第二レベルから第一レベルに変化しなかった場合に駆動信号、制御信号または電源手段に関する故障が発生していると判定してもよい。ＣＰＵ１１は、第四期間が終わるまでに検出信号のレベルが第一レベルから第二レベルに戻ってしまった場合に駆動信号に関する故障が発生していると判定してもよい。ＣＰＵ１１は第五期間に検出信号のレベルが第一レベルから第二レベルに戻ってしまった場合に駆動信号に関する故障が発生していると判定してもよい。これにより、出力電圧の立ち下げ期間において様々な故障を検知可能となる。
【００９２】
［観点２２］
図１が示すように、電源装置９は、電子機器（例：画像形成装置１）に電源を供給するように構成されていてもよい。第一シーケンスは、画像形成装置１が画像をシートに形成するための準備動作（例：前回転動作）を始めるときに実行されてもよい。第二シーケンスは、画像形成装置１準備動作の実行中に実行されてもよい。画像形成装置１などの電子機器は高電圧を電源装置９から供給されることがある。そのため、電源装置９の一次側には大電流が流れる可能性がある。そこで、本発明を採用することで、電源装置９の故障を早期に検出可能となる。感光体ドラム２などは電源装置の出力を利用してシートに画像を形成する画像形成手段として機能する。
【００９３】
［その他の観点］
電源回路および検出回路は第一基板（例：電源基板２０）に実装されてもよい。判定回路は第二基板（例：制御基板１０）に実装されてもよい。これにより、第一基板が故障しても第二基板を交換する必要がなくなる。
【００９４】
ところで、エラー検出部６１はＤＣ回路２５ａに関する故障や異常を検出するものであるが、ＤＣ回路２５ｂ、ＡＣ回路２４ａ、２４ｂなどの故障や異常を検出してもよい。この場合に、エラー検出部６１は、ＤＣ回路２５ａ、２５ｂ、ＡＣ回路２４ａ、２４ｂの故障や異常を並列に検出してもよいし、順番に検出してもよい。ＤＣ回路２５ａ、２５ｂ、ＡＣ回路２４ａ、２４ｂのそれぞれに一つずつエラー検出部６１が設けられてもよい。
【００９５】
本実施例では、モノクロ画像を形成する画像形成装置１が例示されたが、カラー画像を形成する画像形成装置１にも本発明を適用可能である。この場合、イエロー、マゼンタ、シアンおよびブラックを担当する四つの画像形成部に電力を供給する電源装置９に本発明が適用される。
【００９６】
本実施例では、印刷ジョブが投入されたときに検知Ｉ〜ＩＶが実行されているが、他のタイミングで検知Ｉ〜ＩＶが実行されてもよい。ＣＰＵ１１は、出力電圧と制御電圧との関係を調整するために、出力電圧を電源回路に出力させることがある。この場合にＣＰＵ１１は検知Ｉ〜ＩＶを実行してもよい。本実施例では、フィードバック電圧Ｖｓｎｓに基づき出力電圧の有無が検出されているが、他のパラメータが採用されてもよい。たとえば、ＣＰＵ１１は、感光体ドラム２に流れる電流に基づき出力電圧の有無を判定してもよい。この場合、電流検出回路が採用され、電流検出回路の検出結果が検出回路６０に入力される。
【００９７】
本実施例では検出信号ＶｅｒｒのＨｉｇｈ／Ｌｏｗに基づき様々なエラーが検出されている。そのため、ＣＰＵ１１は、検出信号Ｖｅｒｒを受け付けるためのデジタルポートを有していればよい。ＣＰＵ１１がアナログポートを有している場合、検出信号Ｖｅｒｒはアナログ信号であってもよい。
【００９８】
図１７はアナログ信号を出力する検出回路６０を示している。とりわけ、駆動信号検出部７０’には比較器８１’が設けられている。比較器８１’は、Ｖｐｅａｋと基準電圧Ｖｒｅｆ’とを比較することで駆動信号Ｖｄｒｖの有無を示す検出結果を出力する。つまり、駆動信号Ｖｄｒｖが有れば比較器８１’の出力端子には３．３Ｖが出力される。駆動信号Ｖｄｒｖが無ければ比較器８１’の出力端子はハイインピーダンスとなる。比較器８１’の出力端子は抵抗Ｒ１１の一端に接続されている。抵抗Ｒ１１の他端は、抵抗Ｒ１２の一端と、抵抗Ｒ１３の一端と、抵抗Ｒ１４の一端とに接続されている。抵抗Ｒ１２の他端は比較器８１の出力端子に接続されている。抵抗Ｒ１３の他端は３．３Ｖ電源に接続されている。抵抗Ｒ１４の他端は接地されている。抵抗Ｒ１１〜Ｒ１４に流れる電流は、比較器８１、８１’のオン／オフの組み合わせに応じて異なる。比較器８１、８１’のオン／オフの組み合わせに応じて、検出信号Ｖｅｒｒの電圧が異なる。したがって、ＣＰＵ１１は、検出信号Ｖｅｒｒの電圧から。比較器８１、８１’のオン／オフの組み合わせを判別できる。
【００９９】
本実施例では、駆動信号に関する故障を検出するために、駆動信号検出部７０が採用されている。仮に、駆動信号に関する故障の検出は不要であり、制御信号に関する故障の検出が必要である場合、検出回路６０は、出力検出部８０を備えていればよい。
【０１００】
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項が添付される。
【符号の説明】
【０１０１】
１：画像形成装置、９：電源装置、１１：ＣＰＵ、２４：ＡＣ回路、２５：ＤＣ回路、６０：検出回路
【図１】
2020188583.tif 000003
【図２】
2020188583.tif 000004
【図３】
2020188583.tif 000005
【図４】
2020188583.tif 000006
【図５】
2020188583.tif 000007
【図６】
2020188583.tif 000008
【図７】
2020188583.tif 000009
【図８】
2020188583.tif 000010
【図９】
2020188583.tif 000011
【図１０】
2020188583.tif 000012
【図１１】
2020188583.tif 000013
【図１２】
2020188583.tif 000014
【図１３】
2020188583.tif 000015
【図１４】
2020188583.tif 000016
【図１５】
2020188583.tif 000017
【図１６】
2020188583.tif 000018
【図１７】
2020188583.tif 000019