(57)【要約】【課題】撮像品質が高く、低コストで作製することのできる撮像装置を提供する。【解決手段】第１の層と、第２の層と、第３の層と、を有する撮像装置であって、第１の層は、第１のトランジスタを有し、第２の層は、第２のトランジスタを有し、第３の層は、フォトダイオードを有し、第１のトランジスタのチャネル形成領域は、シリコンを有し、第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、フォトダイオードは、ｐｉｎ型の構造を有し、フォトダイオードは、非晶質シリコンを有する構成とする。【選択図】図１
2020109994.tif 000002
【特許請求の範囲】
【請求項１】
筐体と、
第１のトランジスタと、
前記第１のトランジスタに駆動され、かつ、光電変換素子に電気的に接続される、第２のトランジスタと、を有するカメラと、
表示部と、を有する電子機器であって、
前記第１のトランジスタ、及び、前記第２のトランジスタは、前記電子機器の断面視において高さ方向の位置が異なり、
前記カメラと前記表示部は、前記筐体の同じ側に設けられている電子機器。
【請求項２】
筐体と、
第１のトランジスタと、
前記第１のトランジスタに駆動され、かつ、光電変換素子に電気的に接続される、第２のトランジスタと、
前記筐体と重ならない領域を有し、前記光電変換素子に光が照射されるように設けられたレンズと、を有する電子機器であって、
前記第１のトランジスタ、前記第２のトランジスタ、及び、前記レンズは、前記電子機器の断面視において高さ方向の位置が異なる電子機器。
【請求項３】
前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートに電気的に接続される請求項１または２の電子機器。
【請求項４】
前記第２のトランジスタは、前記光電変換素子の出力に応じて電荷保持ノードの電位を制御する請求項１乃至請求項３のいずれか一の電子機器。
【請求項５】
第３のトランジスタを有し、
前記第３のトランジスタは、前記電荷保持ノードの電位に応じた信号を出力する請求項４の電子機器。
【請求項６】
前記第２のトランジスタは、前記電荷保持ノードの電位を初期化する請求項４または５の電子機器。
【請求項７】
前記第１のトランジスタは、第１の層に設けられ、
前記第２のトランジスタは、第２の層に設けられ、
前記第１の層と前記第２の層は、一方が他方に積層されている請求項１乃至請求項６のいずれか一の電子機器。
【請求項８】
前記第２のトランジスタのチャネル形成領域は、前記第１のトランジスタのチャネル形成領域に重なる領域を有する請求項１乃至請求項７のいずれか一の電子機器。
【請求項９】
前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有する請求項１乃至請求項８のいずれか一の電子機器。
【請求項１０】
第１のトランジスタと、
前記第１のトランジスタに駆動され、かつ、光電変換素子に電気的に接続される、第２のトランジスタと、を有し、
前記第１のトランジスタ及び前記第２のトランジスタは、撮像装置の断面視において高さ方向の位置が異なる撮像装置。
【請求項１１】
前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートに電気的に接続される請求項１０の撮像装置。
【請求項１２】
前記第２のトランジスタは、前記光電変換素子の出力に応じて電荷保持ノードの電位を制御する請求項１０または１１の撮像装置。
【請求項１３】
第３のトランジスタを有し、
前記第３のトランジスタは、前記電荷保持ノードの電位に応じた信号を出力する請求項１２の撮像装置。
【請求項１４】
前記第２のトランジスタは、前記電荷保持ノードの電位を初期化する請求項１２または１３の撮像装置。
【請求項１５】
前記第１のトランジスタは、第１の層に設けられ、
前記第２のトランジスタは、第２の層に設けられ、
前記第１の層と前記第２の層は、一方が他方に積層されている請求項１０乃至請求項１４のいずれか一の撮像装置。
【請求項１６】
前記第２のトランジスタのチャネル形成領域は、前記第１のトランジスタのチャネル形成領域に重なる領域を有する請求項１０乃至請求項１５のいずれか一の撮像装置。
【請求項１７】
前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有する請求項１０乃至請求項１６のいずれか一の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、酸化物半導体を用いた撮像装置に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を
一例として挙げることができる。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。当該トランジスタは集積回路（ＩＣ）や表示装置のような電子デバイス
に広く応用されている。トランジスタに適用可能な半導体材料として、シリコン系半導体
が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００５】
例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて
トランジスタを作製する技術が開示されている（特許文献１および特許文献２参照）。
【０００６】
また、特許文献３では、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素
回路の一部に用い、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路が作製可能なシリコンを有するトランジスタを周辺回
路に用いる構成の撮像装置が開示されている。
【０００７】
また、特許文献４では、シリコンを有するトランジスタと、酸化物半導体を有するトラン
ジスタと、結晶性シリコン層を有するフォトダイオードを積層する構成の撮像装置が開示
されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０１１−１１９７１１号公報
【特許文献４】特開２０１３−２４３３５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
撮像装置においては、あらゆる環境下における用途が想定されるため、低照度環境や、動
体を被写体とした場合においても高い撮像品質などが求められる。また、それらの要求を
満たしつつ、より低コストで作製することのできる撮像装置が望まれている。
【００１０】
したがって、本発明の一態様では、低照度下で撮像することができる撮像装置を提供する
ことを目的の一つとする。または、ダイナミックレンジの広い撮像装置を提供することを
目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。
または、集積度の高い撮像装置を提供することを目的の一つとする。または、広い温度範
囲において使用可能な撮像装置を提供することを目的の一つとする。または、高速動作に
適した撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提
供することを目的の一つとする。または、高開口率の撮像装置を提供することを目的の一
つとする。または、低コストの撮像装置を提供することを目的の一つとする。または、信
頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを
提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的
の一つとする。
【００１１】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１２】
本発明の一態様は、酸化物半導体を用いて形成されたトランジスタを有する画素回路と、
シリコンを用いて形成された光電変換素子と、シリコンを用いて形成されたトランジスタ
を有する周辺回路を含む撮像装置に関する。
【００１３】
本発明の一態様は、第１の層と、第２の層と、第３の層と、を有する撮像装置であって、
第２の層は、第１の層と第３の層との間に設けられ、第１の層は、第１のトランジスタを
有し、第２の層は、第２のトランジスタを有し、第３の層は、フォトダイオードを有し、
第１のトランジスタは、第１の回路の構成要素であり、第２のトランジスタおよびフォト
ダイオードは、第２の回路の構成要素であり、第１の回路は、第２の回路を駆動すること
ができる構成を有し、第１のトランジスタのチャネル形成領域は、シリコンを有し、第２
のトランジスタのチャネル形成領域は、酸化物半導体を有し、フォトダイオードは、ｐｉ
ｎ型の構造を有し、フォトダイオードは、非晶質シリコンを有し、非晶質シリコンは、ｉ
型である領域を有することを特徴とする撮像装置である。
【００１４】
第１の層と、第２の層と、第３の層と、を有する撮像装置であって、第２の層は、第１の
層と第３の層との間に設けられ、第１の層は、第１のトランジスタを有し、第２の層は、
第２のトランジスタ、第３のトランジスタおよび第４のトランジスタを有し、第３の層は
、フォトダイオードを有し、第１のトランジスタは、第１の回路の構成要素であり、第２
のトランジスタ、第３のトランジスタ、第４のトランジスタ、およびフォトダイオードは
、第２の回路の構成要素であり、第１の回路は、第２の回路を駆動することができる構成
を有し、第１のトランジスタのチャネル形成領域は、シリコンを有し、第２のトランジス
タ、第３のトランジスタ、および第４のトランジスタのチャネル形成領域は、酸化物半導
体を有し、フォトダイオードは、ｐｉｎ型の構造を有し、フォトダイオードは、非晶質シ
リコンを有し、非晶質シリコンは、ｉ型である領域を有し、第２のトランジスタのソース
またはドレインの一方は、フォトダイオードと電気的に接続され、第２のトランジスタの
ソースまたはドレインの他方は、第３のトランジスタのソースまたはドレインの一方と電
気的に接続され、第３のトランジスタのソースまたはドレインの一方は、前記第４のトラ
ンジスタのゲートと電気的に接続されていることを特徴とする撮像装置である。
【００１５】
フォトダイオードのｐ型半導体層は、当該フォトダイオードを貫通して設けられる導電体
と電気的に接続する構成とすることができる。
【００１６】
第１の層が有するトランジスタのチャネル形成領域、第２の層が有するトランジスタのチ
ャネル形成領域、およびフォトダイオードのそれぞれは、互いに重なる領域を有すること
ができる。
【００１７】
第１の層が有するトランジスタは、シリコン基板に活性領域を有するトランジスタとする
ことができる。
【００１８】
また、第１の層が有するトランジスタは、シリコン層を活性層とするトランジスタとする
ことができる。
【００１９】
酸化物半導体は、ＩｎとＺｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、ＮｄまたはＨｆ）とを有することが好ましい。
【発明の効果】
【００２０】
本発明の一態様により、低照度下で撮像することができる撮像装置を提供することができ
る。または、ダイナミックレンジの広い撮像装置を提供することができる。または、解像
度の高い撮像装置を提供することができる。または、集積度の高い撮像装置を提供するこ
とができる。または、広い温度範囲において使用可能な撮像装置を提供することができる
。または、高速動作に適した撮像装置を提供することができる。または、低消費電力の撮
像装置を提供することができる。または、高開口率の撮像装置を提供することができる。
または、低コストの撮像装置を提供することができる。または、信頼性の高い撮像装置を
提供することができる。または、新規な撮像装置などを提供することができる。または、
新規な半導体装置などを提供することができる。
【００２１】
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
【図面の簡単な説明】
【００２２】
【図１】撮像装置を説明する断面図。
【図２】撮像装置の画素回路および駆動回路を説明する図。
【図３】撮像装置を説明する断面図。
【図４】フォトダイオードを説明する断面図。
【図５】撮像装置を説明する断面図。
【図６】撮像装置の構成を説明する図。
【図７】撮像装置の駆動回路を説明する図。
【図８】画素回路の構成を説明する図。
【図９】画素回路の動作を説明するタイミングチャート。
【図１０】画素回路の構成を説明する図。
【図１１】画素回路の構成を説明する図。
【図１２】画素回路の構成を説明する図。
【図１３】積分回路を説明するための図。
【図１４】画素回路の構成を説明する図。
【図１５】画素回路の構成を説明する図。
【図１６】画素回路の構成を説明する図。
【図１７】画素回路の構成を説明する図。
【図１８】グローバルシャッタ方式とローリングシャッタ方式の動作を説明するタイミングチャート。
【図１９】トランジスタを説明する上面図および断面図。
【図２０】トランジスタを説明する上面図および断面図。
【図２１】トランジスタを説明する上面図および断面図。
【図２２】トランジスタを説明する上面図および断面図。
【図２３】トランジスタを説明する上面図および断面図。
【図２４】トランジスタを説明する上面図および断面図。
【図２５】トランジスタのチャネル幅方向の断面を説明する図。
【図２６】トランジスタのチャネル長方向の断面を説明する図。
【図２７】半導体層を説明する上面図および断面図。
【図２８】半導体層を説明する上面図および断面図。
【図２９】トランジスタを説明する上面図および断面図。
【図３０】トランジスタを説明する上面図および断面図。
【図３１】トランジスタを説明する上面図および断面図。
【図３２】トランジスタを説明する上面図および断面図。
【図３３】トランジスタを説明する上面図および断面図。
【図３４】トランジスタを説明する上面図および断面図。
【図３５】トランジスタのチャネル幅方向の断面を説明する図。
【図３６】トランジスタのチャネル長方向の断面を説明する図。
【図３７】トランジスタを説明する上面図。
【図３８】トランジスタの作製方法を説明する図。
【図３９】トランジスタの作製方法を説明する図。
【図４０】トランジスタの作製方法を説明する図。
【図４１】トランジスタの作製方法を説明する図。
【図４２】酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。
【図４３】酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。
【図４４】電子照射による結晶部の変化を示す図。
【図４５】透過電子回折測定による構造解析の一例を示す図、および平面ＴＥＭ像。
【図４６】電子機器を説明する図。
【発明を実施するための形態】
【００２３】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
【００２４】
なお、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、Ｘ
とＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、Ｘ
とＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例え
ば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがっ
て、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または
文章に示された接続関係以外のものも含むものとする。
【００２５】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。
【００２６】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きくできる
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【００２７】
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続
されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されてい
る場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路
を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり
、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むもの
とする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続され
ている、とのみ明示的に記載されている場合と同じであるとする。
【００２８】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、およ
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。
【００２９】
なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（また
は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）
が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタ
のソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部
がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の
一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下
のように表現することができる。
【００３０】
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または
第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（ま
たは第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で
電気的に接続されている。」と表現することができる。または、「トランジスタのソース
（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または
第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端
子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的
に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（
または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に
接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイ
ン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することが
できる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規
定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（また
は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これら
の表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、
Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）で
あるとする。
【００３１】
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することができる
。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体
基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プ
ラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有
する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合
わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一
例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライ
ムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ
）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表さ
れるプラスチック、またはアクリル等の可撓性を有する合成樹脂などがある。貼り合わせ
フィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポ
リ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポ
リイミド、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、
またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、ま
たは形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造
することができる。このようなトランジスタによって回路を構成すると、回路の低消費電
力化、または回路の高集積化を図ることができる。
【００３２】
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成しても
よい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半
導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために
用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載
できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜
の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いるこ
とができる。
【００３３】
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転
置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一
例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロフ
ァン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基
板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若し
くは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮
革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトラ
ンジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性
の付与、軽量化、または薄型化を図ることができる。
【００３４】
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
図１（Ａ）は、本発明の一態様の撮像装置の構成を示す断面図である。図１（Ａ）に示す
撮像装置は、シリコン基板４０に活性領域を有するトランジスタ５１およびトランジスタ
５３と、酸化物半導体層を活性層とするトランジスタ５２と、非晶質シリコン層を光電変
換層とするフォトダイオード６０を含む。各トランジスタおよびフォトダイオード６０は
、絶縁層に埋め込まれた導電体７０、および各配線と電気的な接続を有する。
【００３５】
なお、上記要素における電気的な接続の形態は一例である。また、同一面上に設けられる
、または同一工程で設けられる配線および電極等は符号を統一し、絶縁層に埋め込まれた
導電体については全体で符号を統一している。また、図面上では各配線、各電極、および
導電体７０を個別の要素として図示しているが、それらが電気的に接続しているものにつ
いては、同一の要素として設けられる場合もある。
【００３６】
当該撮像装置は、シリコン基板４０に設けられたトランジスタ５１、トランジスタ５３お
よび絶縁層を有する第１の層１１００と、配線７１および絶縁層を有する第２の層１２０
０と、トランジスタ５２および絶縁層を有する第３の層１３００と、配線７２、配線７３
および絶縁層を有する第４の層１４００を備えている。第１の層１１００、第２の層１２
００、第３の層１３００、第４の層１４００は当該順序で積層されている。
【００３７】
なお、上記各配線等の一部が設けられない場合や、上記以外の配線等やトランジスタ等が
各層に含まれる場合もある。また、上記以外の層が当該積層構造に含まれる場合もある。
また、上記の一部の層が含まれない場合もある。また、上記絶縁層は層間絶縁膜としての
機能を有する。
【００３８】
また、シリコン基板４０はバルクのシリコン基板に限らず、ゲルマニウム、シリコンゲル
マニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、
窒化ガリウム、有機半導体を材料とする基板を用いることもできる。
【００３９】
また、トランジスタ５１およびトランジスタ５３は、図１（Ｂ）に示すように、シリコン
薄膜の活性層５９を有するトランジスタであってもよい。この場合、基板４１は、ガラス
基板や半導体基板等を用いることができる。また、活性層５９は、多結晶シリコンやＳＯ
Ｉ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）の単結晶シリコンとすることができる
。
【００４０】
上記積層において、トランジスタ５１およびトランジスタ５３を有する第１の層１１００
と、トランジスタ５２を有する第３の層１３００との間には絶縁層８０が設けられる。
【００４１】
トランジスタ５１およびトランジスタ５３の活性領域近傍に設けられる絶縁層中の水素は
シリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ５１お
よびトランジスタ５３の信頼性を向上させる効果がある。一方、トランジスタ５２等の活
性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキ
ャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ５２等の信頼性
を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトラン
ジスタを有する一方の層と、酸化物半導体を用いたトランジスタを有する他方の層を積層
する場合、これらの間に水素の拡散を防止する機能を有する絶縁層８０を設けることが好
ましい。絶縁層８０により、一方の層に水素を閉じ込めることでトランジスタ５１および
トランジスタ５３の信頼性を向上させることができる。また、一方の層から他方の層への
水素の拡散が抑制されることでトランジスタ５２等の信頼性も向上させることができる。
【００４２】
絶縁層８０としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【００４３】
トランジスタ５２およびフォトダイオード６０は回路９１を形成している。また、トラン
ジスタ５１およびトランジスタ５３は回路９２を形成している。回路９１は、画素回路と
して機能させることができる。回路９２は回路９１を駆動するための駆動回路として機能
させることができる。
【００４４】
回路９１は、例えば、図２（Ａ）に示す回路図のような構成とすることができる。トラン
ジスタ５２のソースまたはドレインの一方とフォトダイオード６０のカソードは電気的に
接続される。また、トランジスタ５２のソースまたはドレインの他方、トランジスタ５４
（図１（Ａ）に図示なし）のゲート、およびトランジスタ５５（図１（Ａ）に図示なし）
のソースまたはドレインの一方は、電荷蓄積部（ＦＤ）と電気的に接続される。
【００４５】
なお、電荷蓄積部は、具体的にはトランジスタ５２およびトランジスタ５３のソースまた
はドレインの空乏層容量、トランジスタ５４のゲート容量、ならびに配線容量などで構成
される。
【００４６】
ここで、トランジスタ５２は、フォトダイオード６０の出力に応じて電荷蓄積部（ＦＤ）
の電位を制御するための転送トランジスタとして機能させることができる。また、トラン
ジスタ５４は、電荷蓄積部（ＦＤ）の電位に応じた信号を出力する増幅トランジスタとし
て機能させることができる。また、トランジスタ５５は、電荷蓄積部（ＦＤ）の電位を初
期化するリセットトランジスタとして機能させることができる。
【００４７】
回路９２は、例えば、図２（Ｂ）に示す回路図のようなＣＭＯＳインバータを含む構成と
することができる。トランジスタ５１およびトランジスタ５３のゲートは電気的に接続さ
れる。また、一方のトランジスタのソースまたはドレインの一方は、他方のトランジスタ
のソースまたはドレインの一方と電気的に接続される。また、両方のトランジスタのソー
スまたはドレインの他方はそれぞれ別の配線に電気的に接続される。なお、図２（Ａ）、
（Ｂ）において、活性層を酸化物半導体とすることが好ましいトランジスタには”ＯＳ”
の記号を付し、活性領域をシリコン基板に有する、または活性層をシリコンとすることが
好ましいトランジスタには”Ｓｉ”の記号を付してある。
【００４８】
酸化物半導体を有するトランジスタは極めて低いオフ電流特性を有するため、撮像のダイ
ナミックレンジを拡大することができる。図２（Ａ）に示す回路構成では、フォトダイオ
ード６０に入射される光の強度が大きいときに電荷蓄積部（ＦＤ）の電位が小さくなる。
酸化物半導体を用いたトランジスタは極めてオフ電流が低いため、ゲート電位が極めて小
さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したが
って、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることが
できる。
【００４９】
また、トランジスタ５２およびトランジスタ５５の低いオフ電流特性によって電荷蓄積部
（ＦＤ）で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や
動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッ
タ方式を適用することができる。したがって、被写体が動体であっても歪の小さい画像を
容易に得ることができる。また、グローバルシャッタ方式により露光時間（電荷の蓄積動
作を行う期間）を長くすることもできることから、低照度環境における撮像にも適する。
【００５０】
また、酸化物半導体を用いたトランジスタは、シリコンを用いたトランジスタよりも電気
特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる。した
がって、酸化物半導体を用いたトランジスタを有する撮像装置および半導体装置は、自動
車、航空機、宇宙機などへの搭載にも適している。
【００５１】
また、回路９１において、フォトダイオード６０と、第３の層１３００に設けるトランジ
スタ５２とを重なるように形成することができるため、画素の集積度を高めることができ
る。すなわち、撮像装置の解像度を高めることができる。
【００５２】
また、図１（Ａ）に示す撮像装置は、シリコン基板４０にはフォトダイオードを設けない
構成である。したがって、各種トランジスタや配線などの影響を受けずにフォトダイオー
ドに対する光路を確保することができ、高開口率の画素を形成することができる。
【００５３】
また、本発明の一態様の撮像装置は、図３（Ａ）に示す構成であってもよい。図３（Ａ）
に示す撮像装置は、トランジスタ５３が酸化物半導体層を活性層とするトランジスタであ
る点、およびそれに伴う配線等の構成が図１（Ａ）に示す撮像装置と異なる。なお、シリ
コン基板４０に形成されるトランジスタ５７は、駆動回路の一部を構成するトランジスタ
であり、第３の層に形成されるトランジスタおよび第４の層に形成されるフォトダイオー
ドと重なる位置に形成することができる。
【００５４】
また、トランジスタ５１およびトランジスタ５７は、図３（Ｂ）に示すように、シリコン
薄膜の活性層５９を有するトランジスタであってもよい。
【００５５】
図３（Ａ）に示す撮像装置の構成では、シリコン基板に活性領域を有するトランジスタと
酸化物半導体層を活性層とするトランジスタでＣＭＯＳ回路を形成する。ここで、シリコ
ン基板４０に活性領域を有するトランジスタ５１はｐ−ｃｈ型とし、酸化物半導体層を活
性層とするトランジスタ５３はｎ−ｃｈ型とする。
【００５６】
このような撮像装置の構成においては、シリコン基板４０に活性領域を有するｎ−ｃｈ型
のトランジスタの工程が不要となる。そのため、ウェルおよびｎ型不純物領域などの形成
工程を省くことができ、工程を大幅に削減することができる。また、ＣＭＯＳ回路に必要
なｎ−ｃｈ型トランジスタは、前述した回路９１に含まれるトランジスタと同時に作製す
ることができる。
【００５７】
図１（Ａ）に示すフォトダイオード６０は、ｐｉｎ型の薄膜フォトダイオードである。フ
ォトダイオード６０は、ｎ型の半導体層６３、ｉ型の半導体層６２、およびｐ型の半導体
層６１が順に積層された構成を有している。ｉ型の半導体層６２には非晶質シリコンを用
いることが好ましい。また、ｐ型の半導体層６１およびｎ型の半導体層６３には、それぞ
れの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用い
ることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領
域における感度が高く、微弱な可視光を検知しやすい。
【００５８】
また、薄膜フォトダイオードは成膜工程、リソグラフィ工程、エッチング工程などの一般
的な半導体作製工程を用いて作製するこができる。したがって、本発明の一態様の撮像装
置は、歩留りが高く、低コストで作製することができる。一方で、結晶性シリコンを光電
変換層とするフォトダイオードを形成する場合は、研磨工程や貼り合わせ工程などの難度
の高い工程が必要となる。
【００５９】
図１（Ａ）に示すフォトダイオード６０では、カソードとして作用するｎ型の半導体層６
３がトランジスタ５２と電気的な接続を有する電極層と電気的な接続を有する。また、ア
ノードとして作用するｐ型の半導体層６１が導電体７０を介して配線７３と電気的な接続
を有する。ここで、回路９１に図２（Ａ）に示す回路構成を適用した場合には、配線７３
には低電位などが供給される。
【００６０】
なお、回路９１では、フォトダイオード６０の接続関係を図２（Ａ）とは逆となる構成で
あってもよい。そのため、アノードおよびカソードと電極層および配線との接続関係が図
１（Ａ）とは逆となる場合もある。この場合、配線７３には高電位などが供給される。
【００６１】
なお、いずれの場合においても、ｐ型の半導体層６１が受光面となるようにフォトダイオ
ード６０を形成する。ｐ型の半導体層６１を受光面とすることで、フォトダイオードの出
力電流を高めることができる。
【００６２】
また、フォトダイオード６０の構成、ならびにフォトダイオード６０とトランジスタおよ
び配線の接続形態は、図４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す例で
あってもよい。なお、フォトダイオード６０の構成、フォトダイオード６０と配線の接続
形態、およびトランジスタと配線の接続形態はこれらに限定されず、他の形態であっても
よい。
【００６３】
図４（Ａ）は、フォトダイオード６０のｐ型の半導体層６１と接する透光性導電膜６４を
設けた構成である。透光性導電膜６４は電極として作用し、フォトダイオード６０の出力
電流を高めることができる。
【００６４】
透光性導電膜６４には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化
物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含
む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン
等を用いることができる。また、透光性導電膜６４は単層に限らず、異なる膜の積層であ
っても良い。
【００６５】
図４（Ｂ）は、フォトダイオード６０のｐ型の半導体層６１と配線７３が電気的な接続を
直接有する構成である。
【００６６】
図４（Ｃ）は、フォトダイオード６０のｐ型の半導体層６１と接する透光性導電膜６４が
設けられ、配線７３と透光性導電膜６４が電気的な接続を有する構成である。
【００６７】
図４（Ｄ）は、フォトダイオード６０を覆う絶縁層にｐ型の半導体層６１が露出する開口
部が設けられ、当該開口部を覆う透光性導電膜６４と配線７３が電気的な接続を有する構
成である。
【００６８】
図４（Ｅ）は、フォトダイオード６０を貫通する導電体７０が設けられた構成である。当
該構成では、配線７２は導電体７０を介してｐ型の半導体層６１と電気的に接続される。
なお、図面上では、配線７２とトランジスタ５２と電気的な接続を有する電極層とは、ｎ
型の半導体層６３を介して見かけ上導通してしまう形態を示している。しかしながら、ｎ
型の半導体層６３の横方向の抵抗が高いため、配線７２と上記電極層との間に適切な間隔
を設ければ、両者間は極めて高抵抗となる。したがって、フォトダイオード６０は、アノ
ードとカソードが短絡することなく、ダイオード特性を有することができる。なお、ｐ型
の半導体層６１と電気的に接続される導電体７０は複数であってもよい。
【００６９】
図４（Ｆ）は、図４（Ｅ）のフォトダイオード６０に対して、ｐ型の半導体層６１と接す
る透光性導電膜６４を設けた構成である。
【００７０】
なお、図４（Ｄ）、図４（Ｅ）、および図４（Ｆ）に示すフォトダイオード６０では、受
光領域と配線等が重ならないため、広い受光面積を確保できる利点を有する。
【００７１】
なお、本実施の形態における撮像装置が有するトランジスタおよびフォトダイオードの構
成は一例である。したがって、例えば、回路９１を活性領域または活性層にシリコン等を
有するトランジスタで構成することもできる。また、回路９２を活性層に酸化物半導体層
を有するトランジスタで構成することもできる。また、フォトダイオード６０をシリコン
基板４０を光電変換層として構成することもできる。
【００７２】
図５（Ａ）は、図１（Ａ）に示す撮像装置にカラーフィルタ等を付加した形態の一例の断
面図である。当該断面図は、３画素分の回路９１を有する領域（領域９１ａ、領域９１ｂ
、領域９１ｃ）、および回路９２を有する領域９２ａを示している。第４の層１４００に
形成されるフォトダイオード６０上には絶縁層１５００が形成される。絶縁層１５００は
可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベ
ーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として
、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。
【００７３】
絶縁層１５００上には、遮光層１５１０が形成される。遮光層１５１０は、上部のカラー
フィルタを通る光の混色を防止する機能を有する。遮光層１５１０には、アルミニウム、
タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積
層する構成とすることができる。
【００７４】
絶縁層１５００および遮光層１５１０上には平坦化膜として有機樹脂層１５２０が形成さ
れる。また、領域９１ａ、領域９１ｂおよび領域９１ｃ上に、カラーフィルタ１５３０ａ
、カラーフィルタ１５３０ｂおよびカラーフィルタ１５３０ｃがそれぞれ形成される。上
記それぞれのカラーフィルタに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）などの色を割り当てるこ
とにより、カラー画像を得ることができる。
【００７５】
カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂおよびカラーフィルタ１５３０ｃ
上には、マイクロレンズアレイ１５４０が設けられる。したがって、マイクロレンズアレ
イ１５４０が有する個々のレンズを通る光が直下のカラーフィルタを通り、フォトダイオ
ードに照射されるようになる。
【００７６】
上記撮像装置の構成において、カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂお
よびカラーフィルタ１５３０ｃの代わりに光学変換層１５５０（図５（Ｂ）参照）を用い
てもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装
置とすることができる。
【００７７】
例えば、光学変換層１５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線
撮像装置とすることができる。また、光学変換層１５５０に近赤外線の波長以下の光を遮
るフィルタを用いれば遠赤外線撮像装置とすることができる。このとき、フォトダイオー
ド６０のｉ型の半導体層６２には結晶系のシリコンを用いてもよい。また、光学変換層１
５５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることが
できる。
【００７８】
また、光学変換層１５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光（蛍光）に変換される。そして、当該光をフォトダイオード６
０で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮
像装置を用いてもよい。
【００７９】
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質、または当該物質を含む材料からなる。例えば、Ｇｄ２Ｏ
２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、Ｃ
ｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを
樹脂やセラミクスに分散させたものが知られている。
【００８０】
図６（Ａ）は撮像装置の構成を示す概念図である。回路９１を有する画素マトリクス１７
００に回路１７３０および回路１７４０が接続される。回路１７３０は、例えば、リセッ
トトランジスタの駆動回路として機能させることができる。この場合、回路１７３０と図
２（Ａ）におけるトランジスタ５５とが電気的に接続される。回路１７４０は、例えば、
転送トランジスタの駆動回路として機能させることができる。この場合、回路１７４０と
図２（Ａ）におけるトランジスタ５２とが電気的に接続される。なお、図６では回路１７
３０および回路１７４０を分割して配置する構成を図示しているが、一つの領域に回路１
７３０および回路１７４０がまとめて配置される構成としてもよい。
【００８１】
また、画素マトリクス１７００には回路１７５０が接続される。回路１７５０は、例えば
、トランジスタ５４と電気的に接続される垂直出力線を選択する駆動回路として機能させ
ることができる。
【００８２】
上記各回路の具体的な位置関係の一例を図６（Ｂ）に示す。例えば、回路１７３０、回路
１７４０および回路１７５０のそれぞれはシリコン基板４０に分割して設けられる。なお
、それぞれの回路の位置および占有面積は図示した例に限られない。そしてこれらの回路
と重なるように画素マトリクス１７００が設けられる。回路１７３０、回路１７４０、回
路１７５０、および画素マトリクス１７００が有する画素回路のそれぞれと接続される信
号線および電源線等は、シリコン基板４０に形成される配線と電気的に接続される。また
、当該配線はシリコン基板４０の周囲に形成される端子１７７０と電気的に接続される。
端子１７７０はワイヤボンディング等で外部の回路と電気的に接続することができる。
【００８３】
回路１７３０および回路１７４０は、”Ｌｏｗ”または”Ｈｉｇｈ”の２値出力の駆動回
路である。したがって、図７（Ａ）で示す様にシフトレジスタ１８００とバッファ回路１
９００の組み合わせで駆動することができる。
【００８４】
また、回路１７５０は、図７（Ｂ）に示すようにシフトレジスタ１８１０とバッファ回路
１９１０とアナログスイッチ２１００によって構成することができる。各垂直出力線２１
１０はアナログスイッチ２１００によって選択され、選択された垂直出力線２１１０の電
位は出力線２２００に出力される。アナログスイッチ２１００はシフトレジスタ１８１０
とバッファ回路１９１０で順次選択するものとする。
【００８５】
本発明の一態様では、回路１７３０、回路１７４０および回路１７５０の全てまたは一部
に回路９２を含んだ構成とする。
【００８６】
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。例えば、本発明の一態様として、撮像装置に適用した場合の例を示したが、本発
明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の
一態様は、撮像装置に適用しなくてもよい。例えば、本発明の一態様は、別の機能を有す
る半導体装置に適用してもよい。
【００８７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【００８８】
（実施の形態２）
本実施の形態では、実施の形態１で説明した回路９１について説明する。
【００８９】
図２（Ａ）に示す回路９１および各配線との接続形態の詳細を図８（Ａ）に示す。図８（
Ａ）に示す回路は、フォトダイオード６０、トランジスタ５２、トランジスタ５４、トラ
ンジスタ５５、およびトランジスタ５６を含んだ構成となっている。
【００９０】
フォトダイオード６０のアノードは配線３１６に接続され、カソードはトランジスタ５２
のソースまたはドレインの一方と接続される。トランジスタ５２のソースまたはドレイン
の他方は電荷蓄積部（ＦＤ）と接続され、ゲートは配線３１２（ＴＸ）と接続される。ト
ランジスタ５４のソースまたはドレインの一方は配線３１４（ＧＮＤ）と接続され、ソー
スまたはドレインの他方はトランジスタ５６のソースまたはドレインの一方と接続され、
ゲートは電荷蓄積部（ＦＤ）と接続される。トランジスタ５５のソースまたはドレインの
一方は電荷蓄積部（ＦＤ）と接続され、ソースまたはドレインの他方は配線３１７と接続
され、ゲートは配線３１１（ＲＳ）と接続される。トランジスタ５６のソースまたはドレ
インの他方は配線３１５（ＯＵＴ）と接続され、ゲートは配線３１３（ＳＥ）に接続され
る。なお、上記接続は全て電気的な接続とする。
【００９１】
なお、配線３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい。こ
こで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ずしも
、０ボルトであるとは限らないものとする。
【００９２】
フォトダイオード６０は受光素子であり、画素回路に入射した光に応じた電流を生成する
機能を有する。トランジスタ５２は、フォトダイオード６０による電荷蓄積部（ＦＤ）へ
の電荷蓄積を制御する機能を有する。トランジスタ５４は、電荷蓄積部（ＦＤ）の電位に
応じた信号を出力する機能を有する。トランジスタ５５は、電荷蓄積部（ＦＤ）の電位の
リセットする機能を有する。トランジスタ５６は、読み出し時に画素回路の選択を制御す
る機能を有する。
【００９３】
なお、電荷蓄積部（ＦＤ）は、電荷保持ノードであり、フォトダイオード６０が受ける光
の量に応じて変化する電荷を保持する。
【００９４】
なお、トランジスタ５４とトランジスタ５６とは、配線３１５と配線３１４との間で、直
列接続されていればよい。したがって、配線３１４、トランジスタ５４、トランジスタ５
６、配線３１５の順で並んでもよいし、配線３１４、トランジスタ５６、トランジスタ５
４、配線３１５の順で並んでもよい。
【００９５】
配線３１１（ＲＳ）は、トランジスタ５５を制御するための信号線としての機能を有する
。配線３１２（ＴＸ）は、トランジスタ５２を制御するための信号線としての機能を有す
る。配線３１３（ＳＥ）は、トランジスタ５６を制御するための信号線としての機能を有
する。配線３１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設定する信号線としての機
能を有する。配線３１５（ＯＵＴ）は、トランジスタ５４から出力される信号を読み出す
ための信号線としての機能を有する。配線３１６は電荷蓄積部（ＦＤ）からフォトダイオ
ード６０を介して電荷を出力するための信号線としての機能を有し、図８（Ａ）の回路に
おいては低電位線である。また、配線３１７は電荷蓄積部（ＦＤ）の電位をリセットする
ための信号線としての機能を有し、図８（Ａ）の回路においては高電位線である。
【００９６】
また、回路９１は、図８（Ｂ）に示す構成であってもよい。図８（Ｂ）に示す回路は、図
５（Ａ）に示す回路と構成要素は同じであるが、フォトダイオード６０のアノードがトラ
ンジスタ５２のソースまたはドレインの一方と電気的に接続され、フォトダイオード６０
のカソードが配線３１６と電気的に接続される点で異なる。この場合、配線３１６はフォ
トダイオード６０を介して電荷蓄積部（ＦＤ）に電荷を供給するための信号線としての機
能を有し、図８（Ｂ）の回路においては高電位線となる。また、配線３１７は低電位線と
なる。
【００９７】
次に、図８（Ａ）、（Ｂ）に示す各素子の構成について説明する。
【００９８】
フォトダイオード６０には、シリコン層によってｐｉｎ型の接合が形成された素子を用い
ることができる。
【００９９】
トランジスタ５２、トランジスタ５４、トランジスタ５５、およびトランジスタ５６は、
非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導
体を用いて形成することも可能であるが、酸化物半導体を用いたトランジスタで形成する
ことが好ましい。酸化物半導体でチャネル形成領域を形成したトランジスタは、極めてオ
フ電流が低い特性を示す特徴を有している。
【０１００】
特に、電荷蓄積部（ＦＤ）と接続されているトランジスタ５２およびトランジスタ５５の
リーク電流が大きいと、電荷蓄積部（ＦＤ）に蓄積された電荷が保持できる時間が十分で
なくなる。したがって、少なくとも当該二つのトランジスタに酸化物半導体を用いたトラ
ンジスタを使用することで、電荷蓄積部（ＦＤ）からの不要な電荷の流出を防止すること
ができる。
【０１０１】
また、トランジスタ５４およびトランジスタ５６においても、リーク電流が大きいと、配
線３１４または配線３１５に不必要な電荷の出力が起こるため、これらのトランジスタと
して、酸化物半導体でチャネル形成領域を形成したトランジスタを用いることが好ましい
。
【０１０２】
図８（Ａ）の回路の動作の一例について図９（Ａ）に示すタイミングチャートを用いて説
明する。
【０１０３】
図９（Ａ）では簡易に説明するため、各配線の電位は、二値変化する信号として与える。
ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値
を取り得る。なお、図に示す信号７０１は配線３１１（ＲＳ）の電位、信号７０２は配線
３１２（ＴＸ）の電位、信号７０３は配線３１３（ＳＥ）の電位、信号７０４は電荷蓄積
部（ＦＤ）の電位、信号７０５は配線３１５（ＯＵＴ）の電位に相当する。なお、配線３
１６の電位は常時”Ｌｏｗ”、配線３１７の電位は常時”Ｈｉｇｈ”とする。
【０１０４】
時刻Ａにおいて、配線３１１の電位（信号７０１）を”Ｈｉｇｈ”、配線３１２の電位（
信号７０２）を”Ｈｉｇｈ”とすると、電荷蓄積部（ＦＤ）の電位（信号７０４）は配線
３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開始される。なお、配線３
１５の電位（信号７０５）は、”Ｈｉｇｈ”にプリチャージしておく。
【０１０５】
時刻Ｂにおいて、配線３１１の電位（信号７０１）を”Ｌｏｗ”とするとリセット動作が
終了し、蓄積動作が開始される。ここで、フォトダイオード６０には逆方向バイアスが印
加されるため、逆方向電流により、電荷蓄積部（ＦＤ）の電位（信号７０４）が低下し始
める。フォトダイオード６０は、光が照射されると逆方向電流が増大するので、照射され
る光の量に応じて電荷蓄積部（ＦＤ）の電位（信号７０４）の低下速度は変化する。すな
わち、フォトダイオード６０に照射する光の量に応じて、トランジスタ５４のソースとド
レイン間のチャネル抵抗が変化する。
【０１０６】
時刻Ｃにおいて、配線３１２の電位（信号７０２）を”Ｌｏｗ”とすると蓄積動作が終了
し、電荷蓄積部（ＦＤ）の電位（信号７０４）は一定となる。ここで、当該電位は、蓄積
動作中にフォトダイオード６０が生成した電荷量により決まる。すなわち、フォトダイオ
ード６０に照射されていた光の量に応じて変化する。また、トランジスタ５２およびトラ
ンジスタ５５は、酸化膜半導体層でチャネル形成領域を形成したオフ電流が極めて低いト
ランジスタで構成されているため、後の選択動作（読み出し動作）を行うまで、電荷蓄積
部（ＦＤ）の電位を一定に保つことが可能である。
【０１０７】
なお、配線３１２の電位（信号７０２）を”Ｌｏｗ”とする際に、配線３１２と電荷蓄積
部（ＦＤ）との間における寄生容量により、電荷蓄積部（ＦＤ）の電位に変化が生じるこ
とがある。当該電位の変化量が大きい場合は、蓄積動作中にフォトダイオード６０が生成
した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには、トラン
ジスタ５２のゲート−ソース（もしくはゲート−ドレイン）間容量を低減する、トランジ
スタ５４のゲート容量を増大する、電荷蓄積部（ＦＤ）に保持容量を設ける、などの対策
が有効である。なお、本実施の形態では、これらの対策により当該電位の変化を無視でき
るものとしている。
【０１０８】
時刻Ｄに、配線３１３の電位（信号７０３）を”Ｈｉｇｈ”にすると、トランジスタ５６
が導通して選択動作が開始され、配線３１４と配線３１５が、トランジスタ５４とトラン
ジスタ５６とを介して導通する。そして、配線３１５の電位（信号７０５）は、低下して
いく。なお、配線３１５のプリチャージは、時刻Ｄ以前に終了しておけばよい。ここで、
配線３１５の電位（信号７０５）が低下する速さは、トランジスタ５４のソースとドレイ
ン間の電流に依存する。すなわち、蓄積動作中にフォトダイオード６０に照射されている
光の量に応じて変化する。
【０１０９】
時刻Ｅにおいて、配線３１３の電位（信号７０３）を”Ｌｏｗ”にすると、トランジスタ
５６が遮断されて選択動作は終了し、配線３１５の電位（信号７０５）は、一定値となる
。ここで、一定値となる値は、フォトダイオード６０に照射されていた光の量に応じて変
化する。したがって、配線３１５の電位を取得することで、蓄積動作中にフォトダイオー
ド６０に照射されていた光の量を知ることができる。
【０１１０】
より具体的には、フォトダイオード６０に照射されている光が強いと、電荷蓄積部（ＦＤ
）の電位、すなわちトランジスタ５４のゲート電圧は低下する。そのため、トランジスタ
５４のソース−ドレイン間に流れる電流は小さくなり、配線３１５の電位（信号７０５）
はゆっくりと低下する。したがって、配線３１５からは比較的高い電位を読み出すことが
できる。
【０１１１】
逆に、フォトダイオード６０に照射されている光が弱いと、電荷蓄積部（ＦＤ）の電位、
すなわち、トランジスタ５４のゲート電圧は高くなる。そのため、トランジスタ５４のソ
ース−ドレイン間に流れる電流は大きくなり、配線３１５の電位（信号７０５）は速く低
下する。したがって、配線３１５からは比較的低い電位を読み出すことができる。
【０１１２】
次に、図８（Ｂ）の回路の動作の例について図９（Ｂ）に示すタイミングチャートを用い
て説明する。なお、配線３１６の電位は常時”Ｈｉｇｈ”、配線３１７の電位は常時”Ｌ
ｏｗ”とする。
【０１１３】
時刻Ａにおいて、配線３１１の電位（信号７０１）を”Ｈｉｇｈ”、配線３１２の電位（
信号７０２）を”Ｈｉｇｈ”とすると、電荷蓄積部（ＦＤ）の電位（信号７０４）は配線
３１７の電位（”Ｌｏｗ”）に初期化され、リセット動作が開始される。なお、配線３１
５の電位（信号７０５）は、”Ｈｉｇｈ”にプリチャージしておく。
【０１１４】
時刻Ｂにおいて、配線３１１の電位（信号７０１）を”Ｌｏｗ”とするとリセット動作が
終了し、蓄積動作が開始される。ここで、フォトダイオード６０には逆方向バイアスが印
加されるため、逆方向電流により、電荷蓄積部（ＦＤ）の電位（信号７０４）が上昇し始
める。
【０１１５】
時刻Ｃ以降の動作は、図９（Ａ）のタイミングチャートの説明を参照することができ、時
刻Ｅにおいて、配線３１５の電位を取得することで、蓄積動作中にフォトダイオード６０
に照射されていた光の量を知ることができる。
【０１１６】
また、回路９１は、図１０（Ａ）、（Ｂ）に示す構成であってもよい。
【０１１７】
図１０（Ａ）に示す回路は、図８（Ａ）に示す回路の構成からトランジスタ５５、配線３
１６および配線３１７を省いた構成であり、配線３１１（ＲＳ）はフォトダイオード６０
のアノードに電気的に接続される。その他の構成は、図８（Ａ）に示す回路と同じである
。
【０１１８】
図１０（Ｂ）に示す回路は、図１０（Ａ）に示す回路と構成要素は同じであるが、フォト
ダイオード６０のアノードがトランジスタ５２のソースまたはドレインの一方と電気的に
接続され、フォトダイオード６０のカソードが配線３１１（ＲＳ）と電気的に接続される
点で異なる。
【０１１９】
図１０（Ａ）の回路は図８（Ａ）の回路と同様に、図９（Ａ）に示すタイミングチャート
で動作させることができる。
【０１２０】
時刻Ａにおいて、配線３１１の電位（信号７０１）を”Ｈｉｇｈ”、配線３１２の電位（
信号７０２）を”Ｈｉｇｈ”とすると、フォトダイオード６０に順方向バイアスが印加さ
れ、電荷蓄積部（ＦＤ）の電位（信号７０４）が”Ｈｉｇｈ”となる。すなわち、電荷蓄
積部（ＦＤ）の電位は配線３１１（ＲＳ）の電位（”Ｈｉｇｈ”）に初期化され、リセッ
ト状態となる。以上がリセット動作の開始である。なお、配線３１５の電位（信号７０５
）は、”Ｈｉｇｈ”にプリチャージしておく。
【０１２１】
時刻Ｂにおいて、配線３１１の電位（信号７０１）を”Ｌｏｗ”とするとリセット動作が
終了し、蓄積動作が開始される。ここで、フォトダイオード６０には逆方向バイアスが印
加されるため、逆方向電流により、電荷蓄積部（ＦＤ）の電位（信号７０４）が低下し始
める。
【０１２２】
時刻Ｃ以降の動作は、図８（Ａ）の回路動作の説明を参照することができ、時刻Ｅにおい
て、配線３１５の電位を取得することで、蓄積動作中にフォトダイオード６０に照射され
ていた光の量を知ることができる。
【０１２３】
図１０（Ｂ）の回路は、図９（Ｃ）に示すタイミングチャートで動作させることができる
。
【０１２４】
時刻Ａにおいて、配線３１１の電位（信号７０１）を”Ｌｏｗ”、配線３１２の電位（信
号７０２）を”Ｈｉｇｈ”とすると、フォトダイオード６０に順方向バイアスが印加され
、電荷蓄積部（ＦＤ）の電位（信号７０４）が”Ｌｏｗ”のリセット状態となる。以上が
リセット動作の開始である。なお、配線３１５の電位（信号７０５）は、”Ｈｉｇｈ”に
プリチャージしておく。
【０１２５】
時刻Ｂにおいて、配線３１１の電位（信号７０１）を”Ｈｉｇｈ”とするとリセット動作
が終了し、蓄積動作が開始される。ここで、フォトダイオード６０には逆方向バイアスが
印加されるため、逆方向電流により、電荷蓄積部（ＦＤ）の電位（信号７０４）が上昇し
始める。
【０１２６】
時刻Ｃ以降の動作は、図８（Ａ）の回路動作の説明を参照することができ、時刻Ｅにおい
て、配線３１５の電位を取得することで、蓄積動作中にフォトダイオード６０に照射され
ていた光の量を知ることができる。
【０１２７】
なお、図８（Ａ）、（Ｂ）および図１０（Ａ）、（Ｂ）では、トランジスタ５２が設けら
れている場合の例を示したが、本発明の一態様は、これに限定されない。図１１（Ａ）、
（Ｂ）に示すように、トランジスタ５２を省くことも可能である。
【０１２８】
また、回路９１に用いるトランジスタは、図１２（Ａ）または図１２（Ｂ）に示すように
、トランジスタ５２、トランジスタ５４、およびトランジスタ５６にバックゲートを設け
た構成であってもよい。図１２（Ａ）はバックゲートに定電位を印加する構成であり、し
きい値電圧を制御することができる。また、図１２（Ｂ）はフロントゲートと同じ電位が
バックゲートに印加される構成であり、オン電流を増加させることができる。なお、図１
２（Ａ）においては、バックゲートが配線３１４（ＧＮＤ）と電気的に接続される構成を
例示したが、定電位が供給される別の配線と電気的に接続されていてもよい。なお、図１
２（Ａ）、（Ｂ）は図１０（Ａ）に示す回路においてトランジスタにバックゲートを設け
た例を示したが、同様の構成を図８（Ａ）、（Ｂ）、図１０（Ｂ）、図１１（Ａ）、（Ｂ
）に示す回路にも適用することもできる。また、一つの回路に含まれるトランジスタに対
し、フロントゲートと同じ電位がバックゲートに印加される構成、バックゲートに定電位
を印加する構成、またはバックゲートを設けない構成を必要に応じて任意に組み合わせた
回路構成としてもよい。
【０１２９】
なお、上述した回路例において、配線３１５（ＯＵＴ）には、図１３（Ａ）、（Ｂ）、（
Ｃ）に示すような積分回路が接続されていてもよい。当該回路によって、読み出し信号の
Ｓ／Ｎ比を高めることができ、より微弱な光を検出することができる。すなわち、撮像装
置の感度を高めることができる。
【０１３０】
図１３（Ａ）は、演算増幅回路（ＯＰアンプともいう）を用いた積分回路である。演算増
幅回路の反転入力端子は、抵抗素子Ｒを介して配線３１５（ＯＵＴ）に接続される。演算
増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量
素子Ｃを介して演算増幅回路の反転入力端子に接続される。
【０１３１】
図１３（Ｂ）は、図１３（Ａ）とは異なる構成の演算増幅回路を用いた積分回路である。
演算増幅回路の反転入力端子は、抵抗素子Ｒと容量素子Ｃ１を介して配線３１５（ＯＵＴ
）に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回
路の出力端子は、容量素子Ｃ２を介して演算増幅回路の反転入力端子に接続される。
【０１３２】
図１３（Ｃ）は、図１３（Ａ）および図１３（Ｂ）とは異なる構成の演算増幅回路を用い
た積分回路である。演算増幅回路の非反転入力端子は、抵抗素子Ｒを介して配線３１５（
ＯＵＴ）に接続される。演算増幅回路の出力端子は、演算増幅回路の反転入力端子に接続
される。なお、抵抗素子Ｒと容量素子Ｃは、ＣＲ積分回路を構成する。また、演算増幅回
路はユニティゲインバッファを構成する。
【０１３３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１３４】
（実施の形態３）
本実施の形態では、電荷蓄積部（ＦＤ）の電位を初期化するトランジスタ、電荷蓄積部（
ＦＤ）の電位に応じた信号を出力するトランジスタ、および各配線（信号線）を画素間（
回路９１間）で兼用する場合の回路構成について説明する。
【０１３５】
図１４に示す画素回路は、図８（Ａ）に示す回路と同様にトランジスタ５２（転送トラン
ジスタとして機能）、トランジスタ５４（増幅トランジスタとして機能）、トランジスタ
５５（リセットトランジスタとして機能）、トランジスタ５６（選択トランジスタとして
機能）、およびフォトダイオード６０を各画素に一つずつ有する。また、配線３１１（ト
ランジスタ５５を制御するための信号線として機能）、配線３１２（トランジスタ５２を
制御するための信号線として機能）、配線３１３（トランジスタ５６を制御するための信
号線として機能）、配線３１４（高電位線として機能）、配線３１５（トランジスタ５４
から出力される信号を読み出すための信号線として機能）、配線３１６（基準電位線（Ｇ
ＮＤ）として機能）が当該画素回路と電気的に接続される。
【０１３６】
なお、図８（Ａ）に示す回路では、配線３１４をＧＮＤ、配線３１７を高電位線とする一
例を示したが、当該画素回路では、配線３１４を高電位線（例えば、ＶＤＤ）とし、配線
３１４にトランジスタ５６のソースまたはドレインの他方を接続することで配線３１７を
省いている。また、配線３１５（ＯＵＴ）は低電位にリセットされる。
【０１３７】
１ライン目の画素回路と２ライン目の画素回路間においては、配線３１４、配線３１５、
配線３１６をそれぞれ共用できるほか、動作方法によっては配線３１１を共用することも
できる。
【０１３８】
図１５は、垂直方向に隣接する４個の画素について、トランジスタ５４、トランジスタ５
５、トランジスタ５６、および配線３１１を兼用する垂直４画素共有型の構成を示してい
る。トランジスタおよび配線を削減することで画素面積の縮小による微細化や、歩留りを
向上させることができる。垂直方向に隣接する４個の各画素におけるトランジスタ５２の
ソースまたはドレインの他方、トランジスタ５５のソースまたはドレインの一方、および
トランジスタ５４のゲートが電荷蓄積部（ＦＤ）に電気的に接続されている。各画素のト
ランジスタ５２を順次動作させ、蓄積動作と読み出し動作を繰り返すことで全ての画素か
らデータを取得することができる。
【０１３９】
図１６は、水平および垂直方向に隣接する４個の画素について、トランジスタ５４、トラ
ンジスタ５５、トランジスタ５６、および配線３１１を兼用する垂直水平４画素共有型の
構成を示している。垂直４画素共有型と同じく、トランジスタおよび配線を削減すること
で画素面積の縮小による微細化や、歩留りを向上させることができる。水平および垂直方
向に隣接する４個の画素におけるトランジスタ５２のソースまたはドレインの他方、トラ
ンジスタ５５のソースまたはドレインの一方、およびトランジスタ５４のゲートが電荷蓄
積部（ＦＤ）に電気的に接続されている。各画素のトランジスタ５２を順次動作させ、蓄
積動作と読み出し動作を繰り返すことで全ての画素からデータを取得することができる。
【０１４０】
図１７は、水平および垂直方向に隣接する４個の画素について、トランジスタ５４、トラ
ンジスタ５５、トランジスタ５６、配線３１１、および配線３１２を兼用する構成を示し
ている。前述した垂直水平４画素共有型に更に配線３１２を共有させた回路である。水平
および垂直方向に隣接する４個の画素（一行目は水平方向に隣接する２個の画素）におけ
るトランジスタ５２のソースまたはドレインの他方、トランジスタ５５のソースまたはド
レインの一方、およびトランジスタ５４のゲートが電荷蓄積部（ＦＤ）に電気的に接続さ
れている。また、この回路構成は、垂直方向に位置する２つの転送トランジスタ（トラン
ジスタ５２）が配線３１２を共有していることで、水平方向だけでなく、垂直方向にも同
時に動くトランジスタがあることを特徴としている。
【０１４１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１４２】
（実施の形態４）
本実施の形態では、画素回路の駆動方法の一例について説明する。
【０１４３】
実施の形態２で説明したように、画素回路の動作は、リセット動作、蓄積動作、および選
択動作の繰り返しである。画素マトリクス全体を制御する撮像方法としては、グローバル
シャッタ方式とローリングシャッタ方式が知られている。
【０１４４】
図１８（Ａ）は、グローバルシャッタ方式におけるタイミングチャートである。なお、図
１８（Ａ）は、マトリクス状に複数の画素回路を有し、当該画素回路に図８（Ａ）の回路
を有する撮像装置を例として、第１行目から第ｎ行目（ｎは３以上の自然数）の画素回路
の動作を説明するものである。なお、下記の動作説明は、図８（Ｂ）、図１０（Ａ）、（
Ｂ）、および図１１（Ａ）、（Ｂ）に示す回路にも適用することができる。
【０１４５】
図１８（Ａ）において、信号５０１、信号５０２、信号５０３は、第１行目、第２行目、
第ｎ行目の各画素回路に接続された配線３１１（ＲＳ）に入力される信号である。また、
信号５０４、信号５０５、信号５０６は、第１行目、第２行目、第ｎ行目の各画素回路に
接続された配線３１２（ＴＸ）に入力される信号である。また、信号５０７、信号５０８
、信号５０９は、第１行目、第２行目、第ｎ行目の各画素回路に接続された配線３１３（
ＳＥ）に入力される信号である。
【０１４６】
また、期間５１０は、１回の撮像に要する期間である。また、期間５１１は、各行の画素
回路がリセット動作を同時に行っている期間である。また、期間５２０は、各行の画素回
路が蓄積動作を同時に行っている期間である。なお、選択動作は各行の画素回路で順次行
われる。一例として、期間５３１は、第１行目の画素回路が選択動作を行っている期間で
ある。このように、グローバルシャッタ方式では、全画素回路で略同時にリセット動作が
行われた後、全画素回路で略同時に蓄積動作が行われ、１行毎に順次読み出し動作が行わ
れる。
【０１４７】
つまり、グローバルシャッタ方式では、全ての画素回路において蓄積動作が略同時に行わ
れているため、各行の画素回路における撮像の同時性が確保される。したがって、被写体
が動体であっても歪の小さい画像を取得することができる。
【０１４８】
一方、図１８（Ｂ）は、ローリングシャッタ方式を用いた場合のタイミングチャートであ
る。なお、信号５０１乃至５０９は図１８（Ａ）の説明を参照することができる。期間６
１０は１回の撮像に要する期間である。また、期間６１１、期間６１２、期間６１３は、
それぞれ第１行目、第２行目、第ｎ行目のリセット期間である。また、期間６２１、期間
６２２、期間６２３は、それぞれ第１行目、第２行目、第ｎ行目の蓄積動作期間である。
また、期間６３１は、１行目の画素回路が選択動作を行っている期間である。このように
、ローリングシャッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に
順次行われるため、各行の画素回路における撮像の同時性が確保されない。したがって、
一行目と最終行目では撮像のタイミングが異なるため、動体が被写体である場合は歪の大
きい画像となってしまう。
【０１４９】
グローバルシャッタ方式を実現するためには、各画素からの信号の読み出しが順次終了す
るまで、電荷蓄積部（ＦＤ）の電位を長時間保つ必要がある。電荷蓄積部（ＦＤ）の電位
の長時間の保持は、トランジスタ５２などにチャネル形成領域を酸化物半導体で形成した
極めてオフ電流の低いトランジスタを用いることで実現できる。一方、トランジスタ５２
などにチャネル形成領域をシリコンなどで形成したトランジスタを適用した場合は、オフ
電流が高いために電荷蓄積部（ＦＤ）の電位を長時間保持できず、グローバルシャッタ方
式を用いることが困難となる。
【０１５０】
以上のように、画素回路にチャネル形成領域を酸化物半導体で形成したトランジスタを用
いることでグローバルシャッタ方式を容易に実現することができる。
【０１５１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１５２】
（実施の形態５）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジ
スタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。
【０１５３】
図１９（Ａ）、（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図で
ある。図１９（Ａ）は上面図であり、図１９（Ａ）に示す一点鎖線Ｂ１−Ｂ２方向の断面
が図１９（Ｂ）に相当する。また、図１９（Ａ）に示す一点鎖線Ｂ３−Ｂ４方向の断面が
図２５（Ａ）に相当する。また、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向、一点鎖線Ｂ
３−Ｂ４方向をチャネル幅方向と呼称する場合がある。
【０１５４】
トランジスタ１０１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電
層１５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１
６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１
６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、を有する。また、必要に応じて絶縁層１８０に接する絶縁層１９０（平坦化膜）などを
有していてもよい。
【０１５５】
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
【０１５６】
また、図１９（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は導
電層１４０および導電層１５０とそれぞれ接しており、例えば導電層１４０および導電層
１５０として酸素と結合しやすい導電材料を用いれば領域２３１および領域２３２を低抵
抗化することができる。
【０１５７】
具体的には、酸化物半導体層１３０と導電層１４０および導電層１５０とが接することで
酸化物半導体層１３０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層１３０内に残
留または外部から拡散する水素との相互作用により、領域２３１および領域２３２は低抵
抗のｎ型となる。
【０１５８】
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替
えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることも
できる。
【０１５９】
また、導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示し
ているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明す
る他のトランジスタにも適用できる。
【０１６０】
また、導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以
上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用
できる。
【０１６１】
また、本発明の一態様のトランジスタは、図２０（Ａ）、（Ｂ）に示す構成であってもよ
い。図２０（Ａ）はトランジスタ１０２の上面図であり、図２０（Ａ）に示す一点鎖線Ｃ
１−Ｃ２方向の断面が図２０（Ｂ）に相当する。また、図２０（Ａ）に示す一点鎖線Ｃ３
−Ｃ４方向の断面は、図２５（Ｂ）に相当する。また、一点鎖線Ｃ１−Ｃ２方向をチャネ
ル長方向、一点鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する場合がある。
【０１６２】
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部とゲート電極層
として作用する導電層１７０の端部とを一致させない点を除き、トランジスタ１０１と同
様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が絶
縁層１６０で広く覆われているため、導電層１４０および導電層１５０と導電層１７０と
の間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
【０１６３】
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の
幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。一
方で、酸化物半導体層１３０にオフセット領域が形成されないため、オン電流の高いトラ
ンジスタを形成しやすい。
【０１６４】
また、本発明の一態様のトランジスタは、図２１（Ａ）、（Ｂ）に示す構成であってもよ
い。図２１（Ａ）はトランジスタ１０３の上面図であり、図２１（Ａ）に示す一点鎖線Ｄ
１−Ｄ２方向の断面が図２１（Ｂ）に相当する。また、図２１（Ａ）に示す一点鎖線Ｄ３
−Ｄ４方向の断面は、図２５（Ａ）に相当する。また、一点鎖線Ｄ１−Ｄ２方向をチャネ
ル長方向、一点鎖線Ｄ３−Ｄ４方向をチャネル幅方向と呼称する場合がある。
【０１６５】
トランジスタ１０３は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接
する導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶
縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０
に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０およ
び導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層
１５０に接する絶縁層１９０（平坦化膜）などを有していてもよい。
【０１６６】
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
【０１６７】
また、図２１（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は絶
縁層１７５と接しており、例えば絶縁層１７５として水素を含む絶縁材料を用いれば領域
２３１および領域２３２を低抵抗化することができる。
【０１６８】
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生
じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互
作用により、領域２３１および領域２３２は低抵抗のｎ型となる。なお、水素を含む絶縁
材料としては、例えば窒化シリコン膜や窒化アルミニウム膜などを用いることができる。
【０１６９】
また、本発明の一態様のトランジスタは、図２２（Ａ）、（Ｂ）に示す構成であってもよ
い。図２２（Ａ）はトランジスタ１０４の上面図であり、図２２（Ａ）に示す一点鎖線Ｅ
１−Ｅ２方向の断面が図２２（Ｂ）に相当する。また、図２２（Ａ）に示す一点鎖線Ｅ３
−Ｅ４方向の断面は、図２５（Ａ）に相当する。また、一点鎖線Ｅ１−Ｅ２方向をチャネ
ル長方向、一点鎖線Ｅ３−Ｅ４方向をチャネル幅方向と呼称する場合がある。
【０１７０】
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層１３０の端部
を覆うように接している点を除き、トランジスタ１０３と同様の構成を有する。
【０１７１】
また、図２２（Ｂ）に示す領域３３１および領域３３４はソース領域、領域３３２および
領域３３５はドレイン領域、領域３３３はチャネル形成領域として機能することができる
。領域３３１および領域３３２はトランジスタ１０１における領域２３１および領域２３
２と同様に低抵抗化することができる。また、領域３３４および領域３３５はトランジス
タ１０３における領域２３１および領域２３２と同様に低抵抗化することができる。なお
、チャネル長方向における領域３３４および領域３３５の幅が１００ｎｍ以下、好ましく
は５０ｎｍ以下の場合には、ゲート電界の寄与によりオン電流は大きく低下しないため、
上述したような低抵抗化を行わない構成とすることもできる。
【０１７２】
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のト
ランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小
さいため、高速動作用途に適している。
【０１７３】
また、本発明の一態様のトランジスタは、図２３（Ａ）、（Ｂ）に示す構成であってもよ
い。図２３（Ａ）はトランジスタ１０５の上面図であり、図２３（Ａ）に示す一点鎖線Ｆ
１−Ｆ２方向の断面が図２３（Ｂ）に相当する。また、図２３（Ａ）に示す一点鎖線Ｆ３
−Ｆ４方向の断面は、図２５（Ａ）に相当。また、一点鎖線Ｆ１−Ｆ２方向をチャネル長
方向、一点鎖線Ｆ３−Ｆ４方向をチャネル幅方向と呼称する場合がある。
【０１７４】
トランジスタ１０５は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０
と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電
層１５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電
層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５
２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接す
る絶縁層１９０（平坦化膜）などを有していてもよい。
【０１７５】
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
【０１７６】
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５およ
び絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４
１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有
する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１
および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電
層１５１および導電層１５２）はドレイン電極層として作用させることができる。
【０１７７】
また、本発明の一態様のトランジスタは、図２４（Ａ）、（Ｂ）に示す構成であってもよ
い。図２４（Ａ）はトランジスタ１０６の上面図であり、図２４（Ａ）に示す一点鎖線Ｇ
１−Ｇ２方向の断面が図２４（Ｂ）に相当する。また、図２４（Ａ）に示す一点鎖線Ｇ３
−Ｇ４方向の断面は、図２５（Ａ）に相当する。また、一点鎖線Ｇ１−Ｇ２方向をチャネ
ル長方向、一点鎖線Ｇ３−Ｇ４方向をチャネル幅方向と呼称する場合がある。
【０１７８】
トランジスタ１０６は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電
層１７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁
層１６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電
層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、
必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層１９０（平
坦化膜）などを有していてもよい。
【０１７９】
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
【０１８０】
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジス
タ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソ
ース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５
２）はドレイン電極層として作用させることができる。
【０１８１】
トランジスタ１０５およびトランジスタ１０６の構成では、導電層１４０および導電層１
５０が絶縁層１２０と接しない構成であるため、絶縁層１２０中の酸素が導電層１４０お
よび導電層１５０に奪われにくくなり、絶縁層１２０から酸化物半導体層１３０中への酸
素の供給を容易とすることができる。
【０１８２】
なお、トランジスタ１０３における領域２３１および領域２３２、トランジスタ１０４お
よびトランジスタ１０６における領域３３４および領域３３５には、酸素欠損を形成し導
電率を高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純
物としては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素
、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チ
タン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該
不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラ
ズマイマージョンイオンインプランテーション法などを用いることができる。
【０１８３】
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属
元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸
素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物
半導体層の導電率を高くすることができる。
【０１８４】
なお、不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、
酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導
電体を形成することができる。なお、ここでは、導電体化された酸化物半導体を酸化物導
電体という。
【０１８５】
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致して
いると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層とし
て機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およ
びドレイン電極層として機能する導電層との接触抵抗を低減することができる。
【０１８６】
また、本発明の一態様のトランジスタは、図２６（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図２５（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図２６（
Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の
幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１
７０の幅よりも短くしてもよい。
【０１８７】
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブル
ゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導
電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１
７３を同電位とするには、例えば、図２５（Ｄ）に示すように、導電層１７０と導電層１
７３とをコンタクトホールを介して電気的に接続すればよい。
【０１８８】
また、図１９乃至図２４におけるトランジスタ１０１乃至トランジスタ１０６では、酸化
物半導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層であっても
よい。トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図２７ま
たは図２８に示す酸化物半導体層１３０と入れ替えることができる。
【０１８９】
図２７（Ａ）、（Ｂ）、（Ｃ）は、二層構造である酸化物半導体層１３０の上面図および
断面図である。図２７（Ａ）は上面図であり、図２７（Ａ）に示す一点鎖線Ａ１−Ａ２方
向の断面が図２７（Ｂ）に相当する。また、図２７（Ａ）に示す一点鎖線Ａ３−Ａ４方向
の断面が図２７（Ｃ）に相当する。
【０１９０】
また、図２８（Ａ）、（Ｂ）、（Ｃ）は、三層構造である酸化物半導体層１３０の上面図
および断面図である。図２８（Ａ）は上面図であり、図２８（Ａ）に示す一点鎖線Ａ１−
Ａ２方向の断面が図２８（Ｂ）に相当する。また、図２８（Ａ）に示す一点鎖線Ａ３−Ａ
４方向の断面が図２８（Ｃ）に相当する。
【０１９１】
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それ
ぞれ組成の異なる酸化物半導体層などを用いることができる。
【０１９２】
また、本発明の一態様のトランジスタは、図２９（Ａ）、（Ｂ）に示す構成であってもよ
い。図２９（Ａ）はトランジスタ１０７の上面図であり、図２９（Ａ）に示す一点鎖線Ｈ
１−Ｈ２方向の断面が図２９（Ｂ）に相当する。また、図２９（Ａ）に示す一点鎖線Ｈ３
−Ｈ４方向の断面が図３５（Ａ）に相当する。また、一点鎖線Ｈ１−Ｈ２方向をチャネル
長方向、一点鎖線Ｈ３−Ｈ４方向をチャネル幅方向と呼称する場合がある。
【０１９３】
トランジスタ１０７は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５
０と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層
１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に接する絶縁層１９０
（平坦化膜）などを有していてもよい。
【０１９４】
トランジスタ１０７は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、ならびに導電層１４０および導電層１５０と絶縁層１６
０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、
トランジスタ１０１と同様の構成を有する。
【０１９５】
また、本発明の一態様のトランジスタは、図３０（Ａ）、（Ｂ）に示す構成であってもよ
い。図３０（Ａ）はトランジスタ１０８の上面図であり、図３０（Ａ）に示す一点鎖線Ｉ
１−Ｉ２方向の断面が図３０（Ｂ）に相当する。また、図３０（Ａ）に示す一点鎖線Ｉ３
−Ｉ４方向の断面が図３５（Ｂ）に相当する。また、一点鎖線Ｉ１−Ｉ２方向をチャネル
長方向、一点鎖線Ｉ３−Ｉ４方向をチャネル幅方向と呼称する場合がある。
【０１９６】
トランジスタ１０８は、絶縁層１６０および酸化物半導体層１３０ｃの端部が導電層１７
０の端部と一致しない点がトランジスタ１０７と異なる。
【０１９７】
また、本発明の一態様のトランジスタは、図３１（Ａ）、（Ｂ）に示す構成であってもよ
い。図３１（Ａ）はトランジスタ１０９の上面図であり、図３１（Ａ）に示す一点鎖線Ｊ
１−Ｊ２方向の断面が図３１（Ｂ）に相当する。また、図３１（Ａ）に示す一点鎖線Ｊ３
−Ｊ４方向の断面が図３５（Ａ）に相当する。また、一点鎖線Ｊ１−Ｊ２方向をチャネル
長方向、一点鎖線Ｊ３−Ｊ４方向をチャネル幅方向と呼称する場合がある。
【０１９８】
トランジスタ１０９は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸
化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６
０と接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導
電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５
および絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４
０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および
導電層１５０に接する絶縁層１９０（平坦化膜）などを有していてもよい。
【０１９９】
トランジスタ１０９は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０３と同様の構成を有する。
【０２００】
また、本発明の一態様のトランジスタは、図３２（Ａ）、（Ｂ）に示す構成であってもよ
い。図３２（Ａ）はトランジスタ１１０の上面図であり、図３２（Ａ）に示す一点鎖線Ｋ
１−Ｋ２方向の断面が図３２（Ｂ）に相当する。また、図３２（Ａ）に示す一点鎖線Ｋ３
−Ｋ４方向の断面が図３５（Ａ）に相当する。また、一点鎖線Ｋ１−Ｋ２方向をチャネル
長方向、一点鎖線Ｋ３−Ｋ４方向をチャネル幅方向と呼称する場合がある。
【０２０１】
トランジスタ１１０は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０４と同様の構成を有する。
【０２０２】
また、本発明の一態様のトランジスタは、図３３（Ａ）、（Ｂ）に示す構成であってもよ
い。図３３（Ａ）はトランジスタ１１１の上面図であり、図３３（Ａ）に示す一点鎖線Ｌ
１−Ｌ２方向の断面が図３３（Ｂ）に相当する。また、図３３（Ａ）に示す一点鎖線Ｌ３
−Ｌ４方向の断面が図３５（Ａ）に相当する。また、一点鎖線Ｌ１−Ｌ２方向をチャネル
長方向、一点鎖線Ｌ３−Ｌ４方向をチャネル幅方向と呼称する場合がある。
【０２０３】
トランジスタ１１１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５
１と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化
物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層
１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を
通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および
導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１
５２に接する絶縁層１９０（平坦化膜）などを有していてもよい。
【０２０４】
トランジスタ１１１は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、ならびに導電層１４１および導電層１５１と絶縁層１６
０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、
トランジスタ１０５と同様の構成を有する。
【０２０５】
また、本発明の一態様のトランジスタは、図３４（Ａ）、（Ｂ）に示す構成であってもよ
い。図３４（Ａ）はトランジスタ１１２の上面図であり、図３４（Ａ）に示す一点鎖線Ｍ
１−Ｍ２方向の断面が図３４（Ｂ）に相当する。また、図３４（Ａ）に示す一点鎖線Ｍ３
−Ｍ４方向の断面が図３５（Ａ）に相当する。また、一点鎖線Ｍ１−Ｍ２方向をチャネル
長方向、一点鎖線Ｍ３−Ｍ４方向をチャネル幅方向と呼称する場合がある。
【０２０６】
トランジスタ１１２は、領域３３１、領域３３２、領域３３４および領域３３５において
酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）であ
る点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化
物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０６と
同様の構成を有する。
【０２０７】
また、本発明の一態様のトランジスタは、図３６（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図３５（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図３６（
Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の
幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１
７０の幅よりも短くしてもよい。
【０２０８】
また、本発明の一態様のトランジスタにおける導電層１４０（ソース電極層）および導電
層１５０（ドレイン電極層）は、図３７（Ａ）、（Ｂ）に示す上面図のような構成とする
ことができる。なお、図３７（Ａ）、（Ｂ）では、酸化物半導体層１３０、導電層１４０
および導電層１５０のみを図示している。図３７（Ａ）に示すように、導電層１４０およ
び導電層１５０の幅（ＷＳＤ）は、酸化物半導体層１３０の幅（ＷＯＳ）よりも長く形成
されていてもよい。また、図３７（Ｂ）に示すように、ＷＳＤはＷＯＳよりも短く形成さ
れていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸
化物半導体層１３０全体にかかりやすくなり、トランジスタの電気特性を向上させること
ができる。
【０２０９】
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１１２）では、い
ずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層
１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が
高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ
（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０２１０】
また、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを有するトランジスタ、な
らびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃ
を有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材
料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半
導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得
ることができる。なお、酸化物半導体層１３０ｂを厚くすると、オン電流を向上させるこ
とができる。例えば、酸化物半導体層１３０ｂの膜厚を１００ｎｍ乃至２００ｎｍとして
もよい。
【０２１１】
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与する
ことができる。
【０２１２】
なお、本明細書において、チャネル長とは、例えば、トランジスタの上面図において、半
導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート
電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域ま
たはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らな
い。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。その
ため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の
値、最大値、最小値または平均値とする。
【０２１３】
また、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体
の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
【０２１４】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０２１５】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０２１６】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗ
ｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、
値を決定することができる。
【０２１７】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０２１８】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【０２１９】
（実施の形態６）
本実施の形態では、実施の形態５に示したトランジスタの構成要素について詳細を説明す
る。
【０２２０】
基板１１５は、トランジスタが形成されたシリコン基板、および当該シリコン基板上に絶
縁層、配線等が形成されたものであり、図１（Ａ）における第１の層１１００および第２
の層１２００に相当する。なお、シリコン基板はＳＯＩ基板であってもよい。シリコン基
板にｐ−ｃｈ型のトランジスタのみを形成する場合は、トランジスタを形成する面の面方
位が（１１０）面である単結晶シリコン基板を用いることが好ましい。（１１０）面にｐ
−ｃｈ型トランジスタを形成することで、移動度を高くすることができる。
【０２２１】
絶縁層１２０は、基板１１５に含まれる要素からの不純物の拡散を防止する役割を有する
ほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶
縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含
む絶縁膜であることがより好ましい。例えば、膜の表面温度が１００℃以上７００℃以下
、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳ法にて、酸素原子に
換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。ま
た、基板１１５が他のデバイスが形成された基板である場合、絶縁層１２０は、層間絶縁
膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａ
ｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好まし
い。
【０２２２】
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であ
ってもよい。
【０２２３】
なお、本実施の形態では、トランジスタが有する酸化物半導体層１３０が酸化物半導体層
１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から
順に積んだ三層構造である場合を主として詳細を説明する。
【０２２４】
なお、酸化物半導体層１３０が単層の場合は、本実施の形態に示す、酸化物半導体層１３
０ｂに相当する層を用いればよい。
【０２２５】
また、酸化物半導体層１３０が二層の場合は、本実施の形態に示す、酸化物半導体層１３
０ｂに相当する層および酸化物半導体層１３０ｃに相当する層を絶縁層１２０側から順に
積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ｂと酸化物半導体層
１３０ｃとを入れ替えることもできる。
【０２２６】
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する
三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を付加する構成とすること
ができる。
【０２２７】
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導
体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸
化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン
化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャッ
プ）を差し引いた値として求めることができる。
【０２２８】
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構
成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３
０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上で
あって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近
い酸化物半導体で形成することが好ましい。
【０２２９】
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のう
ち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成され
る。
【０２３０】
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と
比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形
成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのし
きい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、当該トランジスタの信頼性を向上させることができる。
【０２３１】
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁膜（絶縁層１６０）が接
した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面
ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設ける
ことにより、トランジスタの電界効果移動度を高くすることができる。
【０２３２】
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ
、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも高い原
子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合する
ため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも酸
素欠損が生じにくいということができる。
【０２３３】
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃとして用いることのできる酸化物半導体は、少なくともインジウム（Ｉｎ）もしくは亜
鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。ま
た、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと
共に、スタビライザーを含むことが好ましい。
【０２３４】
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アル
ミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐ
ｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（
Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウ
ム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある
。
【０２３５】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉ
ｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ
酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−
Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化
物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ
−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−
Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化
物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ
−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−
Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉ
ｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ
酸化物を用いることができる。
【０２３６】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として
有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていても
よい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜と
も呼ぶ。
【０２３７】
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの
金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且
つ、ｎは整数）で表記される材料を用いてもよい。
【０２３８】
なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃが、
少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ
、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１
３０ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１３０ｂをＩ
ｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層１３０ｃをＩｎ：Ｍ：Ｚ
ｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２
よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．
５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半
導体層１３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させる
ことができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度
が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
【０２３９】
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにおけるＺｎおよびＯを除いた場
合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７
５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１３０ｂのＺｎおよびＯを除いての
ＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉ
ｃ％未満とする。
【０２４０】
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０
ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌
道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌
道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組
成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層１３０ｂにイン
ジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現
することができる。
【０２４１】
酸化物半導体層１３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層１
３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上１５０ｎｍ以下、
さらに好ましくは１５ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｃの
厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましく
は３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１
３０ａおよび酸化物半導体層１３０ｃより厚い方が好ましい。
【０２４２】
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するため
には、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性（ｉ型）または実
質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャ
リア密度が、１×１０１５／ｃｍ３未満であること、好ましくは１×１０１３／ｃｍ３未
満であること、さらに好ましくは８×１０１１／ｃｍ３未満であること、さらに好適には
１×１０８／ｃｍ３未満１×１０−９／ｃｍ３以上であることとする。
【０２４３】
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属
元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密
度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す
る。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある
。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層
１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
【０２４４】
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導
体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を
１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、水素濃度は、例
えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において
、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以
下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、例えば、酸化物半導体層のある深
さにおいて、または、酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃ
ｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とす
る。
【０２４５】
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物
半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないため
には、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域
において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とす
る部分を有していればよい。また、例えば、酸化物半導体層のある深さにおいて、または
、酸化物半導体層のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満
、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔ
ｏｍｓ／ｃｍ３未満とする部分を有していればよい。
【０２４６】
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流
を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
【０２４７】
なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるた
め、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジ
スタのようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート
絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱
が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも
、酸化物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる
。
【０２４８】
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ
、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネル
を形成することができ、高い電界効果移動度および安定した電気特性を有したトランジス
タを形成することができる。
【０２４９】
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド構
造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１
３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより
、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ
、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではある
が、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面
は点線で表している。
【０２５０】
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく
連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の
井戸構造（Ｕ  Ｓｈａｐｅ  Ｗｅｌｌ））が形成されるように作製する。すなわち、各層
の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しな
いように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在し
ていると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結
合により消滅してしまう。
【０２５１】
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝
１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：
９：６（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、酸
化物半導体層１３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、ま
たは３：１：２（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。
なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含
む。
【０２５２】
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、酸化物
半導体層１３０を用いたトランジスタにおいて、チャネルは酸化物半導体層１３０ｂに形
成される。なお、酸化物半導体層１３０は伝導帯下端のエネルギーが連続的に変化してい
るため、Ｕ字型井戸とも呼ぶことができる。また、このような構成で形成されたチャネル
を埋め込みチャネルということもできる。
【０２５３】
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの
絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物
半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３
０ｂと当該トラップ準位とを遠ざけることができる。
【０２５４】
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギ
ーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半
導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子
がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタ
のしきい値電圧はプラス方向にシフトしてしまう。
【０２５５】
したがって、トランジスタのしきい値電圧の変動を低減するには、酸化物半導体層１３０
ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギーと、酸化物半導体層１３０ｂ
の伝導帯下端のエネルギーとの間に一定以上の差を設けることが必要となる。それぞれの
当該エネルギー差は、０．１ｅＶ以上が好ましく、０．１５ｅＶ以上がより好ましい。
【０２５６】
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、
結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタ
に安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、
フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
【０２５７】
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ
、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる
。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできるこ
となどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ−Ｍ
ｎなどの合金と上記材料との積層を用いてもよい。なお、トランジスタ１０５、トランジ
スタ１０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４
１および導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜な
どを用いることができる。
【０２５８】
上記材料は酸化物半導体膜から酸素を引き抜く性質を有する。そのため、上記材料と接し
た酸化物半導体膜の一部の領域では酸化物半導体膜中の酸素が脱離し、酸素欠損が形成さ
れる。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著に
ｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインと
して作用させることができる。
【０２５９】
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、
絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、ランタン（Ｌａ
）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
【０２６０】
また、絶縁層１６０の積層構造の一例について説明する。絶縁層１６０は、例えば、酸素
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
【０２６１】
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比
誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等
価酸化膜厚を１０ｎｍ以下または５ｎｍ以下とした場合でも、トンネル電流によるリーク
電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することが
できる。
【０２６２】
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０においては、窒素
酸化物の準位密度が低い領域を有していてもよい。窒素酸化物の準位密度が低い酸化物絶
縁層として、窒素酸化物の放出量の少ない酸化窒化シリコン膜、または窒素酸化物の放出
量の少ない酸化窒化アルミニウム膜等を用いることができる。
【０２６３】
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ
（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、窒
素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出
量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニア
の放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以
下の加熱処理による放出量とする。
【０２６４】
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジス
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
【０２６５】
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ
、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を
用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。
また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材
料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層
、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕま
たはＣｕ−Ｍｎ等の合金や上記材料とＣｕまたはＣｕ−Ｍｎ等の合金との積層を用いても
よい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステンを
用いて導電層１７０を形成する。
【０２６６】
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いるこ
とができる。実施の形態５に示したトランジスタ１０３、トランジスタ１０４、トランジ
スタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では
、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化す
ることができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、ト
ランジスタの信頼性を向上させることができる。
【０２６７】
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形
態５に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジ
スタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化ア
ルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物
、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミ
ニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物
の酸化物半導体層１３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層１
２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している
。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもでき
る。
【０２６８】
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層に
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用い
ることができる。また、当該絶縁層は上記材料の積層であってもよい。
【０２６９】
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有するこ
とが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体
層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形
成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの
電気特性を得ることができる。
【０２７０】
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタ
の微細化によりトランジスタの電気特性が悪化することが知られており、チャネル幅が縮
小するとオン電流は低下する。
【０２７１】
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成され
る酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャ
ネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
【０２７２】
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャ
ネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているた
め、酸化物半導体層１３０に対しては垂直方向からのゲート電界に加えて、側面方向から
のゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が印
加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。
【０２７３】
また、本発明の一態様における酸化物半導体層１３０が二層または三層のトランジスタで
は、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成す
ることで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化
物半導体層１３０が三層のトランジスタでは、酸化物半導体層１３０ｂを三層構造の中間
に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有
する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定
化や、Ｓ値（サブスレッショルド値）を小さくすることができる。したがって、ゲート電
圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また、
トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させ
ることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性の
劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
【０２７４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【０２７５】
（実施の形態７）
本実施の形態では、実施の形態５で説明したトランジスタ１０２、およびトランジスタ１
０７の作製方法を説明する。
【０２７６】
まず、基板１１５に含まれるシリコントランジスタの作製方法の一例を説明する。シリコ
ン基板としては、単結晶シリコン基板を用い、表面に絶縁層（フィールド酸化膜とも言う
）で分離した素子形成領域を形成する。素子形成領域の形成は、ＬＯＣＯＳ法（Ｌｏｃａ
ｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）やＳＴＩ法（Ｓｈａｌｌｏｗ  Ｔｒｅ
ｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等を用いることができる。
【０２７７】
ここで、基板は単結晶シリコン基板に限らず、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕ
ｌａｔｏｒ）基板等を用いることもできる。
【０２７８】
次に、素子形成領域にＣＭＯＳ回路を形成するためのウェルを形成する。
【０２７９】
次に、素子形成領域にゲート絶縁膜を形成する。例えば、熱処理を行い素子形成領域の表
面を酸化させることにより酸化シリコン膜を形成する。また、酸化シリコン膜を形成した
後に窒化処理を行うことによって酸化シリコン膜の表面を窒化させてもよい。
【０２８０】
次に、ゲート絶縁膜を覆うように導電膜を形成する。導電膜としては、タンタル（Ｔａ）
、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、
銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素
を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元
素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピ
ングした多結晶シリコンに代表される半導体材料により形成することもできる。
【０２８１】
次に、導電膜を選択的にエッチングすることによって、ゲート絶縁膜上にゲート電極層を
形成する。
【０２８２】
次に、ゲート電極層を覆うように酸化シリコン膜または窒化シリコン膜等の絶縁膜を形成
し、エッチバックを行ってゲート電極層の側面にサイドウォールを形成する。
【０２８３】
次に、ｎ−ｃｈ型トランジスタの形成領域を覆うようにレジストマスクを選択的に形成し
、不純物元素を導入することによってｐ＋型の不純物領域を形成する。ここでは、ｐ−ｃ
ｈ型のトランジスタを形成するため、不純物元素としては、ｐ型を付与する不純物元素で
あるホウ素（Ｂ）やガリウム（Ｇａ）等を用いることができる。
【０２８４】
また、ｐ−ｃｈ型トランジスタの形成領域を覆うようにレジストマスクを選択的に形成し
、不純物元素を導入することによってｎ＋型の不純物領域を形成する。ここでは、ｎ−ｃ
ｈ型のトランジスタを形成するため、不純物元素としては、ｎ型を付与する不純物元素で
あるリン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０２８５】
以上でシリコン基板に活性領域を有するｐ−ｃｈ型トランジスタおよびｎ−ｃｈ型トラン
ジスタが完成する。なお、これらのトランジスタ上には窒化シリコン膜などのパッシベー
ション膜を形成することが好ましい。
【０２８６】
次に、トランジスタを形成したシリコン基板上に酸化シリコン膜等で層間絶縁膜を形成し
、各種配線等を形成する。また、実施の形態１で説明したように水素の拡散を防止する酸
化アルミニウム等の絶縁層を形成する。基板１１５には、上述した、トランジスタが形成
されたシリコン基板、当該シリコン基板上に形成された層間絶縁層、配線等が含まれる。
【０２８７】
続いて、図３８および図３９を用いてトランジスタ１０２の作製方法を説明する。なお、
図面の左側にはトランジスタのチャネル長方向の断面を示し、右側にはチャネル幅方向の
断面を示す。また、チャネル幅方向の図面は拡大図のため、各要素の見かけ上の膜厚は左
右の図面で異なる。
【０２８８】
酸化物半導体層１３０は、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化
物半導体層１３０ｃの三層構造である場合を例示する。酸化物半導体層１３０が二層構造
の場合は、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂの二層とすればよい。
また、酸化物半導体層１３０が単層構造の場合は、酸化物半導体層１３０ｂの一層とすれ
ばよい。
【０２８９】
まず、基板１１５上に絶縁層１２０を形成する。基板１１５の種類および絶縁層１２０の
材質は実施の形態６の説明を参照することができる。なお、絶縁層１２０は、スパッタ法
、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌ
ｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法などを用いて形成することができる。
【０２９０】
また、絶縁層１２０にイオン注入法、イオンドーピング法、プラズマイマージョンイオン
インプランテーション法、プラズマ処理法などを用いて酸素を添加してもよい。酸素を添
加することによって、絶縁層１２０から酸化物半導体層１３０への酸素の供給をさらに容
易にすることができる。
【０２９１】
なお、基板１１５の表面が絶縁体であり、後に設ける酸化物半導体層１３０への不純物拡
散の影響が無い場合は、絶縁層１２０を設けない構成とすることができる。
【０２９２】
次に、絶縁層１２０上に酸化物半導体層１３０ａとなる酸化物半導体膜１３０Ａ、酸化物
半導体層１３０ｂとなる酸化物半導体膜１３０Ｂ、および酸化物半導体層１３０ｃとなる
酸化物半導体膜１３０Ｃをスパッタ法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する（図３
８（Ａ）参照）。
【０２９３】
酸化物半導体層１３０が積層構造である場合、酸化物半導体膜はロードロック室を備えた
マルチチャンバー方式の成膜装置（例えばスパッタ装置）を用いて各層を大気に触れさせ
ることなく連続して積層することが好ましい。スパッタ装置における各チャンバーは、酸
化物半導体にとって不純物となる水等を可能な限り除去すべく、クライオポンプのような
吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程
度まで）できること、かつ、成膜される基板を１００℃以上、好ましくは５００℃以上に
加熱できることが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせ
て排気系からチャンバー内に炭素成分や水分等を含む気体が逆流しないようにしておくこ
とが好ましい。また、ターボ分子ポンプとクライオポンプを組み合わせた排気系を用いて
もよい。
【０２９４】
高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパ
ッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは
、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで
高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限
り防ぐことができる。
【０２９５】
酸化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および酸化物半導体膜１３０Ｃには
、実施の形態６で説明した材料を用いることができる。例えば、酸化物半導体膜１３０Ａ
には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、１：３：４、１：３：３または１：３：２［原子
数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体膜１３０Ｂ
には、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、３：１：２または５：５：６［原子数比］のＩｎ
−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体膜１３０Ｃには、Ｉｎ：
Ｇａ：Ｚｎ＝１：３：６、１：３：４、１：３：３または１：３：２［原子数比］のＩｎ
−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体膜１３０Ａ、および酸化
物半導体膜１３０Ｃには、酸化ガリウムのような酸化物半導体を用いてもよい。なお、酸
化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および酸化物半導体膜１３０Ｃの原子
数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。また
、成膜法にスパッタ法を用いる場合は、上記材料をターゲットとして成膜することができ
る。
【０２９６】
ただし、実施の形態６に詳細を記したように、酸化物半導体膜１３０Ｂには酸化物半導体
膜１３０Ａおよび酸化物半導体膜１３０Ｃよりも電子親和力が大きい材料を用いる。
【０２９７】
なお、酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法とし
ては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。
【０２９８】
酸化物半導体膜１３０Ｃの形成後に、第１の加熱処理を行ってもよい。第１の加熱処理は
、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガ
ス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また
、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補
うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によっ
て、酸化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および酸化物半導体膜１３０Ｃ
の結晶性を高め、さらに絶縁層１２０、酸化物半導体膜１３０Ａ、酸化物半導体膜１３０
Ｂ、および酸化物半導体膜１３０Ｃから水素や水などの不純物を除去することができる。
なお、第１の加熱処理は、後述する酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、
および酸化物半導体層１３０ｃを形成するエッチングの後に行ってもよい。
【０２９９】
次に、酸化物半導体膜１３０Ａ上に第１の導電層を形成する。第１の導電層は、例えば、
次の方法を用いて形成することができる。
【０３００】
まず、酸化物半導体膜１３０Ａ上に第１の導電膜を形成する。第１の導電膜としては、Ａ
ｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料
の合金から選ばれた材料の単層、または積層を用いることができる。
【０３０１】
次に、第１の導電膜上にレジスト膜を形成し、当該レジスト膜に対して電子ビーム露光、
液浸露光、ＥＵＶ露光などの方法を用いて露光し、現像処理を行うことで第１のレジスト
マスクを形成する。なお、第１の導電膜とレジスト膜の間には密着剤として有機塗布膜を
形成することが好ましい。また、ナノインプリントリソグラフィ法を用いて第１のレジス
トマスクを形成してもよい。
【０３０２】
次に、第１のレジストマスクを用いて、第１の導電膜を選択的にエッチングし、第１のレ
ジストマスクをアッシングすることにより導電層を形成する。
【０３０３】
次に、上記導電層をハードマスクとして用い、酸化物半導体膜１３０Ａ、酸化物半導体膜
１３０Ｂ、および酸化物半導体膜１３０Ｃを選択的にエッチングして上記導電層を取り除
き、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃ
の積層からなる酸化物半導体層１３０を形成する（図３８（Ｂ）参照）。なお、上記導電
層を形成せずに、第１のレジストマスクを用いて酸化物半導体層１３０を形成してもよい
。ここで、酸化物半導体層１３０に対して酸素イオンを注入してもよい。
【０３０４】
次に、酸化物半導体層１３０を覆うように第２の導電膜を形成する。第２の導電膜として
は、実施の形態６で説明した導電層１４０および導電層１５０に用いることのできる材料
で形成すればよい。第２の導電膜の形成には、スパッタ法、ＣＶＤ法、ＭＢＥ法などを用
いることができる。
【０３０５】
次に、ソース領域およびドレイン領域となる部分の上に第２のレジストマスクを形成する
。そして、第２の導電膜の一部をエッチングし、導電層１４０および導電層１５０を形成
する（図３８（Ｃ）参照）。
【０３０６】
次に、酸化物半導体層１３０、導電層１４０および導電層１５０上にゲート絶縁膜となる
絶縁膜１６０Ａを形成する。絶縁膜１６０Ａは、実施の形態６で説明した絶縁層１６０に
用いることのできる材料で形成すればよい。絶縁膜１６０Ａの形成には、スパッタ法、Ｃ
ＶＤ法、ＭＢＥ法などを用いることができる。
【０３０７】
次に、第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理と同様の条件
で行うことができる。第２の加熱処理により、酸化物半導体層１３０に注入した酸素を酸
化物半導体層１３０の全体に拡散させることができる。なお、第２の加熱処理を行わずに
、第３の加熱処理で上記効果を得てもよい。
【０３０８】
次に、絶縁膜１６０Ａ上に導電層１７０となる第３の導電膜１７１Ａおよび第４の導電膜
１７２Ａを形成する。第３の導電膜１７１Ａおよび第４の導電膜１７２Ａは、実施の形態
６で説明した導電層１７１および導電層１７２に用いることのできる材料で形成すればよ
い。第３の導電膜１７１Ａおよび第４の導電膜１７２Ａの形成には、スパッタ法、ＣＶＤ
法、ＭＢＥ法などを用いることができる。
【０３０９】
次に、第４の導電膜１７２Ａ上に第３のレジストマスク１５６を形成する（図３９（Ａ）
参照）。そして、当該レジストマスクを用いて、第３の導電膜１７１Ａ、第４の導電膜１
７２Ａおよび絶縁膜１６０Ａを選択的にエッチングし、導電層１７１および導電層１７２
からなる導電層１７０、および絶縁層１６０を形成する（図３９（Ｂ）参照）。
【０３１０】
次に、酸化物半導体層１３０、導電層１４０、導電層１５０、絶縁層１６０および導電層
１７０上に絶縁層１７５を形成する。絶縁層１７５の材質は、実施の形態６の説明を参照
することができる。トランジスタ１０１の場合は、酸化アルミニウム膜を用いることが好
ましい。絶縁層１７５は、スパッタ法、ＣＶＤ法、ＭＢＥ法などで形成することができる
。
【０３１１】
次に、絶縁層１７５上に絶縁層１８０を形成する（図３９（Ｃ）参照）。絶縁層１８０の
材質は、実施の形態６の説明を参照することができる。また、絶縁層１８０は、スパッタ
法、ＣＶＤ法、ＭＢＥ法などで形成することができる。
【０３１２】
また、絶縁層１７５および／または絶縁層１８０にイオン注入法、イオンドーピング法、
プラズマイマージョンイオンインプランテーション法、プラズマ処理法などを用いて酸素
を添加してもよい。酸素を添加することによって、絶縁層１７５および／または絶縁層１
８０から酸化物半導体層１３０への酸素の供給をさらに容易にすることができる。
【０３１３】
次に、第３の加熱処理を行ってもよい。第３の加熱処理は、第１の加熱処理と同様の条件
で行うことができる。第３の加熱処理により、絶縁層１２０、絶縁層１７５、絶縁層１８
０から過剰酸素が放出されやすくなり、酸化物半導体層１３０の酸素欠損を低減すること
ができる。
【０３１４】
次に、トランジスタ１０７の作製方法について説明する。なお、上述したトランジスタ１
０２の作製方法と重複する工程の詳細な説明は省略する。
【０３１５】
基板１１５上に絶縁層１２０を形成し、当該絶縁層上に酸化物半導体層１３０ａとなる酸
化物半導体膜１３０Ａ、および酸化物半導体層１３０ｂとなる酸化物半導体膜１３０Ｂを
スパッタ法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する（図４０（Ａ）参照）。
【０３１６】
次に、第１の導電膜を酸化物半導体膜１３０Ｂ上に形成し、前述した方法と同様に第１の
レジストマスクを用いて導電層を形成する。そして、当該導電層をハードマスクとして酸
化物半導体膜１３０Ａおよび酸化物半導体膜１３０Ｂを選択的にエッチングし、上記導電
層を取り除いて酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層を形
成する（図４０（Ｂ）参照）。なお、ハードマスクを形成せずに、第１のレジストマスク
を用いて当該積層を形成してもよい。ここで、酸化物半導体層１３０に対して酸素イオン
を注入してもよい。
【０３１７】
次に、上記積層を覆うように第２の導電膜を形成する。そして、ソース領域およびドレイ
ン領域となる部分の上に第２のレジストマスクを形成し、当該第２のレジストマスクを用
いて第２の導電膜の一部をエッチングし、導電層１４０および導電層１５０を形成する（
図４０（Ｃ）参照）。
【０３１８】
次に、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂの積層上、ならびに導電層
１４０および導電層１５０上に酸化物半導体層１３０ｃとなる酸化物半導体膜１３０Ｃを
形成する。さらに、酸化物半導体膜１３０Ｃ上にゲート絶縁膜となる絶縁膜１６０Ａ、お
よび導電層１７０となる第３の導電膜１７１Ａおよび第４の導電膜１７２Ａを形成する。
【０３１９】
次に、第４の導電膜１７２Ａ上に第３のレジストマスク１５６を形成する（図４１（Ａ）
参照）。そして、当該レジストマスクを用いて、第３の導電膜１７１Ａ、第４の導電膜１
７２Ａ、絶縁膜１６０Ａ、および酸化物半導体膜１３０Ｃを選択的にエッチングし、導電
層１７１および導電層１７２からなる導電層１７０、絶縁層１６０、および酸化物半導体
層１３０ｃを形成する（図４１（Ｂ）参照）。なお、絶縁膜１６０Ａおよび酸化物半導体
膜１３０Ｃを第４のレジストマスクを用いてエッチングすることで、トランジスタ１０８
を作製することができる。
【０３２０】
次に、絶縁層１２０、酸化物半導体層１３０（酸化物半導体層１３０ａ、酸化物半導体層
１３０ｂ、酸化物半導体層１３０ｃ）、導電層１４０、導電層１５０、絶縁層１６０およ
び導電層１７０上に絶縁層１７５および絶縁層１８０を形成する（図４１（Ｃ）参照）。
【０３２１】
以上の工程において、トランジスタ１０７を作製することができる。
【０３２２】
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的に
はスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱
ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏ
ｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａ
ｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
【０３２３】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
【０３２４】
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
【０３２５】
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチ
ャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば
、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料
ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガス
と同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原
料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリア
ガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。ま
た、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２
の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し
、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜
が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すこと
で、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰
り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦ
ＥＴを作製する場合に適している。
【０３２６】
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ
−Ｚｎ酸化物膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、およ
びジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、Ｉｎ（
ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。ま
た、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限
定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３
）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２
）を用いることもできる。
【０３２７】
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化
剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラ
キス（エチルメチルアミド）ハフニウムなどがある。
【０３２８】
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気
化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジ
メチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，
２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
【０３２９】
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
【０３３０】
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代え
てＳｉＨ４ガスを用いてもよい。
【０３３１】
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯＸ
（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入
してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧ
ａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形
成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ
−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良
い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたたＨ２Ｏガス
を用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）
３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガス
にかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用い
ても良い。
【０３３２】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【０３３３】
（実施の形態８）
本実施の形態では、本発明の一態様であるトランジスタに使用することができる酸化物半
導体膜について説明する。
【０３３４】
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。
【０３３５】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
【０３３６】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓ
ｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【０３３７】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０３３８】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０３３９】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（
高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。
一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０３４０】
試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると
、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は
、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映し
た形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０３４１】
一方、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察
すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認
できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０３４２】
図４２（ａ）は、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像である。また、図４２（ｂ
）は、図４２（ａ）をさらに拡大した断面の高分解能ＴＥＭ像であり、理解を容易にする
ために原子配列を強調表示している。
【０３４３】
図４２（ｃ）は、図４２（ａ）のＡ−Ｏ−Ａ’間において、丸で囲んだ領域（直径約４ｎ
ｍ）の局所的なフーリエ変換像である。図４２（ｃ）より、各領域においてｃ軸配向性が
確認できる。また、Ａ−Ｏ間とＯ−Ａ’間とでは、ｃ軸の向きが異なるため、異なるグレ
インであることが示唆される。また、Ａ−Ｏ間では、ｃ軸の角度が１４．３°、１６．６
°、２６．４°のように少しずつ連続的に変化していることがわかる。同様に、Ｏ−Ａ’
間では、ｃ軸の角度が−１８．３°、−１７．６°、−１５．９°と少しずつ連続的に変
化していることがわかる。
【０３４４】
なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観
測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電
子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測され
る（図４３（Ａ）参照。）。
【０３４５】
断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ−ＯＳ膜の結晶部
は配向性を有していることがわかる。
【０３４６】
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体
内に収まる大きさである。したがって、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１
０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。
ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶
領域を形成する場合がある。例えば、平面の高分解能ＴＥＭ像において、２５００ｎｍ２
以上、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
【０３４７】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
【０３４８】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０３４９】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。したがって、前述の断面の高分解能ＴＥＭ観察で確認
された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０３５０】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳ膜
の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形
成面または上面の法線ベクトルと平行にならないこともある。
【０３５１】
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。
例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によ
って形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部
の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳ膜は、不純物が
添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成される
こともある。
【０３５２】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０３５３】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
【０３５４】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
【０３５５】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
【０３５６】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
【０３５７】
次に、微結晶酸化物半導体膜について説明する。
【０３５８】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。
【０３５９】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲ
Ｄ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面
を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ
径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を
行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を
行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、
ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある（図４３（Ｂ）参照。）。
【０３６０】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−Ｏ
Ｓ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０３６１】
次に、非晶質酸化物半導体膜について説明する。
【０３６２】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０３６３】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０３６４】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
【０３６５】
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘ
ｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０３６６】
ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともい
う。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認
することのできる領域と、結晶部を確認することのできない領域と、を有する。ａｍｏｒ
ｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結
晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば
、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
【０３６７】
なお、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計
測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は
層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４
の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９
層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は
、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその
値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目
し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれ
の格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応すると見なした。その格子縞の観察
される領域のおける最大長を、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ
膜の結晶部の大きさとする。なお、結晶部の大きさは、０．８ｎｍ以上のものを選択的に
評価する。
【０３６８】
図４４は、高分解能ＴＥＭ像により、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜およびｎｃ
−ＯＳ膜の結晶部（２０箇所から４０箇所）の平均の大きさの変化を調査した例である。
図４４より、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜は、電子の累積照射量に応じて結晶
部が大きくなっていくことがわかる。具体的には、ＴＥＭによる観察初期においては１．
２ｎｍ程度の大きさだった結晶部が、累積照射量が４．２×１０８ｅ−／ｎｍ２において
は２．６ｎｍ程度の大きさまで成長していることがわかる。一方、良質なｎｃ−ＯＳ膜は
、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２になるまでの範囲
で、電子の累積照射量によらず結晶部の大きさに変化が見られないことがわかる。
【０３６９】
また、図４４に示す、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶
部の大きさの変化を線形近似して、電子の累積照射量０ｅ−／ｎｍ２まで外挿すると、結
晶部の平均の大きさが正の値をとることがわかる。そのため、ａｍｏｒｐｈｏｕｓ−ｌｉ
ｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部が、ＴＥＭによる観察前から存在していること
がわかる。
【０３７０】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０３７１】
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析
が可能となる場合がある。
【０３７２】
図４３（Ｃ）に、電子銃室１０と、電子銃室１０の下の光学系１２と、光学系１２の下の
試料室１４と、試料室１４の下の光学系１６と、光学系１６の下の観察室２０と、観察室
２０に設置されたカメラ１８と、観察室２０の下のフィルム室２２と、を有する透過電子
回折測定装置を示す。カメラ１８は、観察室２０内部に向けて設置される。なお、フィル
ム室２２を有さなくても構わない。
【０３７３】
また、図４３（Ｄ）に、図４３（Ｃ）で示した透過電子回折測定装置内部の構造を示す。
透過電子回折測定装置内部では、電子銃室１０に設置された電子銃から放出された電子が
、光学系１２を介して試料室１４に配置された物質２８に照射される。物質２８を通過し
た電子は、光学系１６を介して観察室２０内部に設置された蛍光板３２に入射する。蛍光
板３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターン
を測定することができる。
【０３７４】
カメラ１８は、蛍光板３２を向いて設置されており、蛍光板３２に現れたパターンを撮影
することが可能である。カメラ１８のレンズの中央、および蛍光板３２の中央を通る直線
と、蛍光板３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７
５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ１８で撮影
される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかって
いれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメ
ラ１８をフィルム室２２に設置しても構わない場合がある。例えば、カメラ１８をフィル
ム室２２に、電子２４の入射方向と対向するように設置してもよい。この場合、蛍光板３
２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
【０３７５】
試料室１４には、試料である物質２８を固定するためのホルダが設置されている。ホルダ
は、物質２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質
２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は
、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ
以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる
精度を有すればよい。これらの範囲は、物質２８の構造によって最適な範囲を設定すれば
よい。
【０３７６】
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する
方法について説明する。
【０３７７】
例えば、図４３（Ｄ）に示すように物質におけるナノビームである電子２４の照射位置を
変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することがで
きる。このとき、物質２８がＣＡＡＣ−ＯＳ膜であれば、図４３（Ａ）に示したような回
折パターンが観測される。または、物質２８がｎｃ−ＯＳ膜であれば、図４３（Ｂ）に示
したような回折パターンが観測される。
【０３７８】
ところで、物質２８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと
同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、
一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ
化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜であ
れば、ＣＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９０％以
上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターンが
観測される領域の割合を非ＣＡＡＣ化率と表記する。
【０３７９】
一例として、成膜直後（ａｓ−ｓｐｕｔｔｅｒｅｄと表記。）、または酸素を含む雰囲気
における４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャン
しながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキ
ャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に
変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍ
のナノビーム電子線を用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡ
Ｃ化率の算出には、６試料における平均値を用いた。
【０３８０】
各試料におけるＣＡＡＣ化率を図４５（Ａ）に示す。成膜直後のＣＡＡＣ−ＯＳ膜のＣＡ
ＡＣ化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処
理後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）で
あった。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即
ち、高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低く
なる（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理において
も高いＣＡＡＣ化率を有するＣＡＡＣ−ＯＳ膜が得られることがわかる。
【０３８１】
ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折
パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することがで
きなかった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域が
、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
【０３８２】
図４５（Ｂ）および図４５（Ｃ）は、成膜直後および４５０℃加熱処理後のＣＡＡＣ−Ｏ
Ｓ膜の平面の高分解能ＴＥＭ像である。図４５（Ｂ）と図４５（Ｃ）とを比較することに
より、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜は、膜質がより均質であることがわかる。
即ち、高い温度における加熱処理によって、ＣＡＡＣ−ＯＳ膜の膜質が向上することがわ
かる。
【０３８３】
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能と
なる場合がある。
【０３８４】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【０３８５】
（実施の形態９）
【０３８６】
本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置は、表示機器、パー
ソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａ
ｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディス
プレイを有する装置）に用いることができる。その他に、本発明の一態様に係る撮像装置
および当該撮像装置を含む半導体装置を用いることができる電子機器として、携帯電話、
携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチル
カメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲー
ションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、
複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）
、自動販売機などが挙げられる。これら電子機器の具体例を図４６に示す。
【０３８７】
図４６（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ
９０９等を有する。なお、図４６（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３
と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定さ
れない。カメラ９０９には本発明の一態様の撮像装置を用いることができる。
【０３８８】
図４６（Ｂ）は携帯データ端末であり、第１筐体９１１、表示部９１２、カメラ９１９等
を有する。表示部９１２が有するタッチパネル機能により情報の入力を行うことができる
。カメラ９１９には本発明の一態様の撮像装置を用いることができる。
【０３８９】
図４６（Ｃ）は腕時計型の情報端末であり、筐体９２１、表示部９２２、リストバンド９
２３、カメラ９２９等を有する。表示部９２２はタッチパネルとなっていてもよい。カメ
ラ９２９には本発明の一態様の撮像装置を用いることができる。
【０３９０】
図４６（Ｄ）はデジタルカメラであり、筐体９３１、シャッターボタン９３２、マイク９
３３、発光部９３７、レンズ９３５等を有する。レンズ９３５の焦点となる位置には本発
明の一態様の撮像装置を備えることができる。
【０３９１】
図４６（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度に従って切り替える構成としても良い。レンズ９４５の焦点となる位置に
は本発明の一態様の撮像装置を備えることができる。
【０３９２】
図４６（Ｆ）は携帯電話であり、筐体９５１に、表示部９５２、マイク９５７、スピーカ
ー９５４、カメラ９５９、入出力端子９５６、操作用のボタン９５５等を有する。カメラ
９５９には本発明の一態様の撮像装置を用いることができる。
【０３９３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【符号の説明】
【０３９４】
１０    電子銃室
１２    光学系
１４    試料室
１６    光学系
１８    カメラ
２０    観察室
２２    フィルム室
２４    電子
２８    物質
３２    蛍光板
４０    シリコン基板
４１    基板
５１    トランジスタ
５２    トランジスタ
５３    トランジスタ
５４    トランジスタ
５５    トランジスタ
５６    トランジスタ
５７    トランジスタ
５９    活性層
６０    フォトダイオード
６１    半導体層
６２    半導体層
６３    半導体層
６４    透光性導電膜
７０    導電体
７１    配線
７２    配線
７３    配線
８０    絶縁層
９１    回路
９１ａ    領域
９１ｂ    領域
９１ｃ    領域
９２    回路
９２ａ    領域
１０１    トランジスタ
１０２    トランジスタ
１０３    トランジスタ
１０４    トランジスタ
１０５    トランジスタ
１０６    トランジスタ
１０７    トランジスタ
１０８    トランジスタ
１０９    トランジスタ
１１０    トランジスタ
１１１    トランジスタ
１１２    トランジスタ
１１５    基板
１２０    絶縁層
１３０    酸化物半導体層
１３０ａ    酸化物半導体層
１３０Ａ    酸化物半導体膜
１３０ｂ    酸化物半導体層
１３０Ｂ    酸化物半導体膜
１３０ｃ    酸化物半導体層
１３０Ｃ    酸化物半導体膜
１４０    導電層
１４１    導電層
１４２    導電層
１５０    導電層
１５１    導電層
１５２    導電層
１５６    レジストマスク
１６０    絶縁層
１６０Ａ    絶縁膜
１７０    導電層
１７１    導電層
１７１Ａ    導電膜
１７２    導電層
１７２Ａ    導電膜
１７３    導電層
１７５    絶縁層
１８０    絶縁層
１９０    絶縁層
２３１    領域
２３２    領域
２３３    領域
３１１    配線
３１２    配線
３１３    配線
３１４    配線
３１５    配線
３１６    配線
３１７    配線
３３１    領域
３３２    領域
３３３    領域
３３４    領域
３３５    領域
５０１    信号
５０２    信号
５０３    信号
５０４    信号
５０５    信号
５０６    信号
５０７    信号
５０８    信号
５０９    信号
５１０    期間
５１１    期間
５２０    期間
５３１    期間
６１０    期間
６１１    期間
６１２    期間
６１３    期間
６２１    期間
６２２    期間
６２３    期間
６３１    期間
７０１    信号
７０２    信号
７０３    信号
７０４    信号
７０５    信号
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイク
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９０９    カメラ
９１１    筐体
９１２    表示部
９１９    カメラ
９２１    筐体
９２２    表示部
９２３    リストバンド
９２９    カメラ
９３１    筐体
９３２    シャッターボタン
９３３    マイク
９３５    レンズ
９３７    発光部
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    筐体
９５２    表示部
９５４    スピーカー
９５５    ボタン
９５６    入出力端子
９５７    マイク
９５９    カメラ
１１００    第１の層
１２００    第２の層
１３００    第３の層
１４００    第４の層
１５００    絶縁層
１５１０    遮光層
１５２０    有機樹脂層
１５３０ａ    カラーフィルタ
１５３０ｂ    カラーフィルタ
１５３０ｃ    カラーフィルタ
１５４０    マイクロレンズアレイ
１５５０    光学変換層
１７００    画素マトリクス
１７３０    回路
１７４０    回路
１７５０    回路
１７７０    端子
１８００    シフトレジスタ
１８１０    シフトレジスタ
１９００    バッファ回路
１９１０    バッファ回路
２１００    アナログスイッチ
２１１０    垂直出力線
２２００    出力線
【図１】
2020109994.tif 000003
【図２】
2020109994.tif 000004
【図３】
2020109994.tif 000005
【図４】
2020109994.tif 000006
【図５】
2020109994.tif 000007
【図６】
2020109994.tif 000008
【図７】
2020109994.tif 000009
【図８】
2020109994.tif 000010
【図９】
2020109994.tif 000011
【図１０】
2020109994.tif 000012
【図１１】
2020109994.tif 000013
【図１２】
2020109994.tif 000014
【図１３】
2020109994.tif 000015
【図１４】
2020109994.tif 000016
【図１５】
2020109994.tif 000017
【図１６】
2020109994.tif 000018
【図１７】
2020109994.tif 000019
【図１８】
2020109994.tif 000020
【図１９】
2020109994.tif 000021
【図２０】
2020109994.tif 000022
【図２１】
2020109994.tif 000023
【図２２】
2020109994.tif 000024
【図２３】
2020109994.tif 000025
【図２４】
2020109994.tif 000026
【図２５】
2020109994.tif 000027
【図２６】
2020109994.tif 000028
【図２７】
2020109994.tif 000029
【図２８】
2020109994.tif 000030
【図２９】
2020109994.tif 000031
【図３０】
2020109994.tif 000032
【図３１】
2020109994.tif 000033
【図３２】
2020109994.tif 000034
【図３３】
2020109994.tif 000035
【図３４】
2020109994.tif 000036
【図３５】
2020109994.tif 000037
【図３６】
2020109994.tif 000038
【図３７】
2020109994.tif 000039
【図３８】
2020109994.tif 000040
【図３９】
2020109994.tif 000041
【図４０】
2020109994.tif 000042
【図４１】
2020109994.tif 000043
【図４２】
2020109994.tif 000044
【図４３】
2020109994.tif 000045
【図４４】
2020109994.tif 000046
【図４５】
2020109994.tif 000047
【図４６】
2020109994.tif 000048