(57)【要約】【課題】半導体素子内における局部的な過電流を応答性良く検出することができる半導体モジュールを提供すること。【解決手段】半導体モジュール１は、互いに直列接続された複数の半導体素子２と、半導体素子２を流れる電流を検出する電流検出部３と、半導体素子２のオンオフ制御を行う制御信号が外部から入力される制御信号入力部とを有する。電流検出部３は、直列接続された複数の半導体素子２を含む電流経路領域５のうち、半導体素子２がオフからオンに切り替わる際に他の部位よりも電流が集中する電流集中経路５１の少なくとも一部に配置されている。【選択図】図３
2020098856.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列接続された複数の半導体素子（２）と、
上記半導体素子を流れる電流を検出する電流検出部（３）と、
上記半導体素子のオンオフ制御を行う制御信号が外部から入力される制御信号入力部（４）とを有し、
上記電流検出部は、直列接続された複数の上記半導体素子を含む電流経路領域（５）のうち、上記半導体素子がオフからオンに切り替わる際に他の部位よりも電流が集中する電流集中経路（５１）の少なくとも一部に配置されている、半導体モジュール（１）。
【請求項２】
上記電流検出部は、上記半導体素子内に、該半導体素子の一部として形成されている、請求項１に記載の半導体モジュール。
【請求項３】
上記半導体素子の法線方向から見たとき、上記電流検出部は、上記制御信号入力部に隣り合う位置に形成されている、請求項１又は２に記載の半導体モジュール。
【請求項４】
上記電流検出部は、上記電流経路領域のうち、他の部位よりも寄生インダクタンスが低い低インダクタンス経路の少なくとも一部に配置されている、請求項１〜３のいずれか一項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子を備えた半導体モジュールに関する。
【背景技術】
【０００２】
半導体素子を流れる電流を検出するための電流検出セルを、半導体素子上に配置した半導体装置がある。電流検出セルによる検出値に基づいて、電流を制御して、半導体素子を保護することができる。そして、特許文献１には、電流検出セルが、主電流側ユニットセルに挟まれた配置とした構成が開示されている。かかる構成によって、例えば半導体素子内の温度分布による電流密度の分布が生じても、半導体素子に流れる電流を、平均的な電流値として検出することが可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−４６１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体素子に流れる電流は、その位置によって大きな偏りが生じる場合もある。例えば、高速駆動する半導体素子においては、その電流密度分布が大きく偏ることがある。つまり、半導体素子がオフからオンに切り替わる際に、局部的に電流が集中することがある。このような場合において、半導体素子を保護するためには、局部的な過電流を応答性良く検出することが求められる。
【０００５】
本発明は、かかる課題に鑑みてなされたものであり、半導体素子内における局部的な過電流を応答性良く検出することができる半導体モジュールを提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明の一態様は、互いに直列接続された複数の半導体素子（２）と、
上記半導体素子を流れる電流を検出する電流検出部（３）と、
上記半導体素子のオンオフ制御を行う制御信号が外部から入力される制御信号入力部（４）とを有し、
上記電流検出部は、直列接続された複数の上記半導体素子を含む電流経路領域（５）のうち、上記半導体素子がオフからオンに切り替わる際に他の部位よりも電流が集中する電流集中経路（５１）の少なくとも一部に配置されている、半導体モジュール（１）にある。
【発明の効果】
【０００７】
上記半導体モジュールにおいて、上記電流検出部は、電流集中経路の少なくとも一部に配置されている。これにより、電流集中経路に流れる局部的な過電流を、応答性良く検出することができる。
【０００８】
以上のごとく、上記態様によれば、半導体素子内における局部的な過電流を応答性良く検出することができる半導体モジュールを提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
【図面の簡単な説明】
【０００９】
【図１】実施形態１における、半導体モジュールの平面説明図。
【図２】図１のII−II線矢視断面説明図
【図３】実施形態１における、半導体モジュールと電流経路領域の平面説明図。
【図４】実施形態１における、電力変換回路の説明図。
【図５】実施形態１における、半導体モジュールにおける電流経路の斜視説明図。
【図６】実施形態２における、半導体モジュールと電流経路領域の平面説明図。
【図７】実施形態３における、半導体モジュールと電流経路領域の斜視説明図。
【図８】実施形態４における、半導体モジュールと電流経路領域の平面説明図。
【図９】実施形態５における、シミュレーション解析にて得られる電流分布の一例の説明図。
【発明を実施するための形態】
【００１０】
（実施形態１）
半導体モジュールに係る実施形態について、図１〜図５を参照して説明する。
本形態の半導体モジュール１は、図１、図２に示すごとく、複数の半導体素子２と、電流検出部３と、制御信号入力部４とを有する。
【００１１】
複数の半導体素子２は、互いに直列接続されている。電流検出部３は、半導体素子２を流れる電流を検出する。制御信号入力部４は、半導体素子２のオンオフ制御を行う制御信号が外部から入力される部位である。
【００１２】
図３に示すごとく、電流検出部３は、電流集中経路５１の少なくとも一部に配置されている。電流集中経路５１は、直列接続された複数の半導体素子２を含む電流経路領域５のうち、半導体素子２がオフからオンに切り替わる際に他の部位よりも電流が集中する経路である。
【００１３】
本形態において、半導体モジュール１は、図４に示すごとく、電力変換回路の一部を構成する。すなわち、半導体モジュール１に内蔵された２つの半導体素子２が、電力変換回路における一相分のレグを構成している。そして、２つの半導体素子２のうちの一方が、上アームスイッチング素子２ａであり、他方が下アームスイッチング素子２ｂである。
【００１４】
電力変換回路は、３つのレグを有し、各レグは直流電源６１の正極及び負極にそれぞれ電気的に接続されている。３つのレグは、互いに並列接続されている。また、各レグを構成する２つの半導体素子２の互いの接続部は、交流負荷６２における３つの電極のそれぞれに接続されている。半導体モジュール１は、正極パワー端子２２Ｐと負極パワー端子２２Ｎと出力パワー端子２２Ｍとを有する。正極パワー端子２２Ｐは、直流電源６１の正極に電気的に接続される。負極パワー端子２２Ｎは、直流電源６１の負極に電気的に接続される。出力パワー端子２２Ｍは、交流負荷６２に電気的に接続される。
【００１５】
本形態において、半導体モジュール１は、２つの半導体素子２を樹脂封止部２１に封止してなる。そして、正極パワー端子２２Ｐ、負極パワー端子２２Ｎ、及び出力パワー端子２２Ｍは、図２に示すごとく、部分的に樹脂封止部２１に封止されていると共に、樹脂封止部２１から部分的に露出している。なお、半導体モジュール１は、ヒートシンク１４の一方の面上に、半導体素子２を搭載すると共に、樹脂封止部２１が形成されている。正極パワー端子２２Ｐ、負極パワー端子２２Ｎ、及び出力パワー端子２２Ｍは、ヒートシンク１４と反対側において、樹脂封止部２１から露出している。ただし、これらの構造は特に限定されるものではない。
【００１６】
半導体素子２の主面の法線方向を、以下において、Ｚ方向という。
半導体モジュール１をＺ方向から見たとき、図３に示すごとく、正極パワー端子２２Ｐは、上アームスイッチング素子２ａに隣接する位置に配置されている。また、負極パワー端子２２Ｎは、下アームスイッチング素子２ｂに隣接する位置に配置されている。正極パワー端子２２Ｐ及び負極パワー端子２２Ｎは、Ｚ方向から見たとき、半導体素子２に対して、同じ側に配置されている。すなわち、上アームスイッチング素子２ａに対する正極パワー端子２２Ｐの配置側と、下アームスイッチング素子２ｂに対する負極パワー端子２２Ｎの配置側とは、同じ側である。
【００１７】
Ｚ方向に直交する方向であって、負極パワー端子２２Ｎと下アームスイッチング素子２ｂとの並び方向を、適宜、Ｙ方向という。また、Ｙ方向とＺ方向との双方に直交する方向を、適宜、Ｘ方向という。図１に示すごとく、出力パワー端子２２Ｍは、Ｙ方向において、半導体素子２を挟んで、正極パワー端子２２Ｐ及び負極パワー端子２２Ｎと、反対側に配置されている。なお、図３等においては、出力パワー端子２２Ｍを省略している。また、本形態において、２つの半導体素子２は、Ｚ方向から見たとき、図３に示すごとく、互いにＸ方向に並んで配置されている。
【００１８】
上記のように、正極パワー端子２２Ｐ、負極パワー端子２２Ｎ、２つの半導体素子２が配置されていることにより、半導体モジュール１においては、Ｚ方向から見て、略Ｕ字状の電流経路が形成される。すなわち、正極パワー端子２２Ｐから、上アームスイッチング素子２ａ及び下アームスイッチング素子２ｂを介して、負極パワー端子２２Ｎに至る電流経路が、略Ｕ字状となる。このような略Ｕ字状の電流経路においては、互いに電流が逆向きとなって隣接する部分が形成される。かかる部分が形成されることで、この電流経路のインダクタンスが低減されている。
【００１９】
半導体素子２は、例えば、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタの略）により構成することができる。この中でも、特に、ＳｉＣ−ＭＯＳＦＥＴ（すなわち、炭化ケイ素を用いたＭＯＳＦＥＴ）を用いることができる。或いは、半導体素子２は、ＧａＮトランジスタ（すなわち、窒化ガリウムを用いたトランジスタ）とすることもできる。
【００２０】
電流検出部３は、半導体素子２内に、半導体素子２の一部として形成されている。すなわち、半導体素子２は、図５に示すごとく、多数のユニットセル２３を有し、その中の一部のユニットセル２３が、電流検出部３である電流検出セルである。多数のユニットセル２３は、半導体素子２の広がり方向に、多数配列されている。すなわち、多数のユニットセル２３は、半導体素子２において、Ｘ方向及びＹ方向に、複数配列されている。
【００２１】
各ユニットセル２３は、図１に示す制御信号入力部４に入力された制御信号に基づいて、オンオフが切り替わるよう構成されている。本形態において、制御信号入力部４は、半導体モジュール１の外部に配されたゲート回路に接続されている。すなわち、半導体モジュール１は、ボンディングワイヤ１２等を介して制御信号入力部４に接続された信号端子１１を有する。そして、信号端子１１は、図２に示すごとく、制御回路基板１３に形成されたゲート回路に接続される。
【００２２】
すなわち、ゲート回路からのゲート信号が、半導体素子２における制御信号入力部４であるゲート入力電極に入力されるよう構成されている。ゲート信号のオン信号が、制御信号入力部４に入力されると、この信号が、各ユニットセル２３に送られ、各ユニットセルがオンすることとなる。
【００２３】
図１に示すごとく、半導体素子２の法線方向、すなわちＺ方向から見たとき、電流検出部３は、制御信号入力部４に隣り合う位置に形成されている。特に、本形態においては、複数のユニットセル２３の中で最も制御信号入力部４に近いユニットセル２３を、電流検出セル、すなわち電流検出部３とすることが好ましい。
【００２４】
また、電流検出部３は、電流経路領域５のうち、他の部位よりも寄生インダクタンスが低い低インダクタンス経路の少なくとも一部に配置されている。つまり、本形態においては、図３に示すごとく、電流経路領域５は、略Ｕ字状に形成される。この略Ｕ字状の電流経路領域５の中に、無数の電流経路が、略Ｕ字状に互いに概略並行して存在するものと考えることができる。それゆえ、幅のある略Ｕ字状の領域のうち、内側の経路が、電流経路長としては短くなる。この短くなる経路上、すなわち、略Ｕ字状の電流経路領域５における内側の部分に、電流検出部３が形成されている。
【００２５】
本形態の半導体モジュール１において、過電流の流れ始めにおける電流の流れの一例を、図５を参照して説明する。
すなわち、２つの半導体素子２の一方が例えば短絡故障したような場合において、他方の半導体素子２がオンに切り替わると、正極パワー端子２２Ｐから２つの半導体素子２を介して負極パワー端子２２Ｎに至る電流経路に、過電流が流れる。つまり、この電流経路は、図３の電流経路領域５に示すように、略Ｕ字形状の経路となる。
【００２６】
そして、特に、過電流の流れ始めにおいては、近接効果によって、電流経路領域５の中でも、内側の領域を通るように、電流が集中して流れる。さらには、インダクタンスが小さい領域でもある内側の領域を通るように、電流が集中して流れる。
【００２７】
半導体素子２には、多数のユニットセル２３が存在し、それぞれのユニットセルがオンオフすることにより、当該ユニットセル２３に電流が流れる。ここで、半導体素子２における多数のユニットセル２３に均等に電流が流れるわけではなく、一部のユニットセル２３に電流が多く流れる。つまり、本形態においては、図５に示すごとく、各半導体素子２において、正極パワー端子２２Ｐ又は負極パワー端子２２Ｎに近く、かつ、もう一方の半導体素子２に近い位置にあるユニットセル２３に、電流が流れやすい。
【００２８】
図５においては、この各ユニットセル２３における電流の大きさを、Ｚ方向の矢印の大きさにて表す。それゆえ、例えば、半導体素子２ａにおいては、図５の右上のユニットセル２３に最も電流が流れやすく、半導体素子２ｂにおいては、図５の左上のユニットセル２３に最も電流が流れやすい。そこで、これらのユニットセル２３を電流検出セル（すなわち電流検出部３）としている。
【００２９】
次に、本実施形態の作用効果につき説明する。
上記半導体モジュール１において、電流検出部３は、電流集中経路５１の少なくとも一部に配置されている。これにより、電流集中経路５１に流れる局部的な過電流を、応答性良く検出することができる。
【００３０】
上述の電力変換回路においては、例えば６個の半導体素子２を、適宜オンオフ制御することで、直流電力を交流電力に変換して、交流負荷に供給するよう構成されている。このとき、互いに直列接続された２つの半導体素子２は、基本的には、同時にオンしないように、制御されている。
【００３１】
しかしながら、例えば、スイッチング速度が大きい場合等においては、わずかな制御エラーに起因して、２つの半導体素子２が同時にオンの状態となる場合も生じ得る。或いは、一方の半導体素子２が短絡故障した場合等にも、２つの半導体素子２が同時にオンの状態となる場合が生じ得る。かかる状態となった場合、２つの半導体素子２に、過電流が流れるおそれがある。
【００３２】
このように、過電流が流れたとき、半導体素子２をオフにするなどの制御を行い、半導体素子２を保護することが望まれる。そこで、半導体素子２には、電流検出部３が設けてあり、この過電流を検出できるよう構成されている。ところが、単に、電流検出部３が設けてあるだけでは、過電流を応答性良く検出することが困難な場合がある。
【００３３】
つまり、過電流は、半導体素子２の全体を均一に流れるわけではなく、その電流分布に偏りが生じる。しかも、過電流の流れ始めにおいては、電流経路領域５の中の一部に、電流が集中して流れる。電流検出部３が、仮に、この電流集中経路５１とは異なる位置に配置されているとすると、その過電流を検出することができない。その結果、過電流を応答性良く検出することができずに、半導体素子２を適切に保護することが困難となる場合がある。これに対して、本形態においては、電流集中経路５１に、電流検出部３を配置している。それゆえ、過電流を応答性良く検出することが可能となる。その結果、半導体素子２を適切に保護することが可能となる。
【００３４】
また、電流検出部３は、電流経路領域５のうち、他の部位よりも寄生インダクタンスが低い低インダクタンス経路の少なくとも一部に配置されている。これにより、半導体モジュール１の低インダクタンス化を図りつつ、過電流の検出の応答性を向上させることができる。
【００３５】
本形態は、低インダクタンス経路を形成するために、電流経路領域５を略Ｕ字形状としている。そして、互いに逆向きに電流が流れる部位が近接するように、電流経路領域５を形成することで、インダクタンスを低減することができる。しかし、このような部位を設けると、近接効果によって、電流経路領域５の中でも、互いに逆向きの電流経路に近い側に電流が偏り、集中する。それゆえ、例えば、略Ｕ字状の電流経路領域５においては、その内側の部分に、電流集中経路５１が形成されることとなる。
【００３６】
本形態においては、この電流集中経路５１上に、電流検出部３を配置することで、半導体素子２がオンに切り替わる際に流れる電流を応答性良く検出することができる。
【００３７】
また、電流検出部３は、半導体素子２内に、半導体素子２の一部として形成されている。それゆえ、半導体素子２に流れる電流をより正確に検出することができる。
【００３８】
また、Ｚ方向から見たとき、電流検出部３は、制御信号入力部４に隣り合う位置に形成されている。これにより、過電流の流れ始めを、より効果的に、応答性良く検出することができる。すなわち、半導体素子２の中に多数存在するユニットセル２３は、それぞれ、制御信号入力部４に入力されたオン信号を受けて、僅かながら、時間差をもってオンすることとなる。ここで、多数存在するユニットセル２３の中でも、制御信号入力部４に近い位置にあるユニットセル２３ほど、オン信号が早期に到達することとなる。そのため、半導体素子２に過電流が流れる際は、制御信号入力部４に近い位置にあるユニットセル２３ほど、早期に過電流が流れやすい。
【００３９】
そして、オン信号の到達の時間差、すなわち過電流の流れるタイミングが僅かな時間差であっても、その間に、過電流が極めて大きくなる場合もある。すなわち、高速スイッチングが行われる２つの半導体素子２が同時にオンの状態となる場合には、半導体素子２の一部に局部的に流れる電流が、短時間の間に大きくなる。それゆえ、オン信号の到達の時間差を考慮して、制御信号入力部４により近い位置に電流検出部３を設けることで、局部的な大電流を、より応答性良く検出することができる。
【００４０】
なお、上記の観点では、電流検出部３は制御信号入力部４に近ければ近いほどよいことになる。電流検出部３は、制御信号入力部４に隣り合う位置に形成されている。それゆえ、電流検出部３と制御信号入力部４との距離を充分に小さくすることが可能となり、上述の効果を充分に得ることができる。
【００４１】
以上のごとく、本形態によれば、半導体素子内における局部的な過電流を応答性良く検出することができる半導体モジュールを提供することができる。
【００４２】
（実施形態２）
本実施形態は、図６に示すごとく、２つの半導体素子２を、Ｙ方向に並べて配置した半導体モジュール１の形態である。
すなわち、Ｚ方向から見て、正極パワー端子２２Ｐと負極パワー端子２２Ｎとの並び方向に直交する方向に、２つの半導体素子２が並んでいる。
【００４３】
本形態においては、負極パワー端子２２Ｎに対して、Ｙ方向に隣接した位置に、下アームスイッチング素子２ｂが配置されている。そして、下アームスイッチング素子２ｂに対して、負極パワー端子２２Ｎと反対側の位置に隣接して、上アームスイッチング素子２ａが配置されている。すなわち、上アームスイッチング素子２ａと下アームスイッチング素子２ｂと負極パワー端子２２Ｎとが、Ｙ方向に一直線状に並んで配置されている。
【００４４】
また、正極パワー端子２２Ｐから２つの半導体素子２を通過して負極パワー端子２２Ｎに至る電流経路は、略Ｕ字状に形成されている。すなわち、半導体モジュール１には、正極パワー端子２２ＰからＹ方向に延びると共に、折り返されて上アームスイッチング素子２ａにつながる導電経路が設けてある。そして、さらに、２つの半導体素子２がオンした状態において、略一直線状に配列された上アームスイッチング素子２ａと下アームスイッチング素子２ｂと負極パワー端子２２Ｎとに順次電流が流れる。
【００４５】
したがって、本形態の半導体モジュール１においても、略Ｕ字状の電流経路領域５が形成される。かかる電流経路領域５における内側に、電流集中経路５１が形成される。この電流集中経路５１上に、各半導体素子２の電流検出部３が配置されている。
【００４６】
その他は、実施形態１と同様である。なお、実施形態２以降において用いた符号のうち、既出の実施形態において用いた符号と同一のものは、特に示さない限り、既出の実施形態におけるものと同様の構成要素等を表す。
【００４７】
本実施形態の場合にも、半導体素子内における局部的な過電流を応答性良く検出することができる半導体モジュールを提供することができる。
その他、実施形態１と同様の作用効果を有する。
【００４８】
（実施形態３）
本実施形態は、図７に示すごとく、２つの半導体素子２を、Ｚ方向に並べて配置した半導体モジュール１の形態である。
すなわち、本形態においては、複数の半導体素子２が、主面方向に並んで配置されている。また、本形態においては、正極パワー端子２２Ｐと負極パワー端子２２Ｎとも、互いにＺ方向に並んで配置されている。
【００４９】
また、正極パワー端子２２Ｐから２つの半導体素子２を通過して負極パワー端子２２Ｎに至る電流経路は、略Ｕ字状に形成されている。そして、電流経路領域５が、立体的な形状となる。特に、電流経路領域５の中でも、上アームスイッチング素子２ａから下アームスイッチング素子２ｂへ至る部分は、Ｘ方向にもＹ方向にも幅を持つ。そして、電流集中経路５１は、この電流経路領域５の中で、正極パワー端子２２Ｐ及び負極パワー端子２２Ｎに近い位置を通る経路となる。
【００５０】
そして、電流集中経路５１上に、各半導体素子２の電流検出部３が配置されている。
その他は、実施形態１と同様である。
【００５１】
本実施形態の場合にも、半導体素子内における局部的な過電流を応答性良く検出することができる半導体モジュールを提供することができる。
その他、実施形態１と同様の作用効果を有する。
【００５２】
（実施形態４）
本実施形態は、図８に示すごとく、４つの半導体素子２を搭載した半導体モジュール１の形態である。
すなわち、本形態の半導体モジュール１は、互いに並列接続された２つの上アームスイッチング素子２ａと、互いに並列接続された２つの下アームスイッチング素子２ｂとを有する。そして、これら４つの半導体素子２が、Ｘ方向に並んで配置されている。
【００５３】
かかる半導体モジュール１においても、略Ｕ字状の電流経路領域５の中の、内側部分に、電流集中経路５１が形成される。それゆえ、この電流集中経路５１上に、上アームスイッチング素子２ａの電流検出部３と、下アームスイッチング素子２ｂの電流検出部３とを配置している。
【００５４】
つまり、本形態においては、２つの上アームスイッチング素子２ａのうち、Ｘ方向の内側に配された上アームスイッチング素子２ａに、電流検出部３を設けている。また、２つの下アームスイッチング素子２ｂのうち、Ｘ方向の内側に配された下アームスイッチング素子２ｂに、電流検出部３を設けている。
【００５５】
さらに、電流検出部３は、これらの半導体素子２の中でも、反対側アームの半導体素子２に近い側であって、正極パワー端子２２Ｐ及び負極パワー端子２２Ｎに近い側の位置に設けてある。
その他は、実施形態１と同様である。
【００５６】
本実施形態の場合にも、半導体素子内における局部的な過電流を応答性良く検出することができる半導体モジュールを提供することができる。
その他、実施形態１と同様の作用効果を有する。
【００５７】
なお、本実施形態においては、互いに並列接続された２つの半導体素子２のうち、一方の半導体素子２にのみ電流検出部３を設ける形態を示したが、互いに並列接続された双方の半導体素子２に電流検出部を設けてもよい。また、３つ以上の半導体素子２を並列接続した半導体モジュールとすることもできる。
【００５８】
（実施形態５）
本実施形態においては、半導体素子２における電流検出部３の配設位置の設計手法の一例を示す。
すなわち、実施形態１（図３参照）に示した半導体モジュール１において、２つの半導体素子２がオンに切り替わった直後の電流の流れ方を、シミュレーション解析ソフトを用いて確認する。つまり、例えば図９に示すごとく、上アームスイッチング素子２ａにおける電流分布を確認する。同図において、ｊ１〜ｊ５にて示す各領域は、ｊ１＜ｊ２＜ｊ３＜ｊ４＜ｊ５の関係を有する電流密度ｊ１〜ｊ５となっていることを示す。
【００５９】
なお、この電流分布は、半導体モジュール１に流れる電流の周波数によって変動する。そこで、実際に使用する周波数にてシミュレーション解析を行った結果を、図９に示すような、半導体素子２内における電流分布として得る。そして、電流分布の大きい箇所、例えば図９においては、ｊ１にて示す領域中に、電流検出部３を配設することとなる。
【００６０】
このように、本形態によれば、適切な位置に電流検出部３を容易に配置することができる。その結果、半導体素子内における局部的な過電流を応答性良く検出することができる半導体モジュールを得ることができる。
【００６１】
本発明は上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の実施形態に適用することが可能である。
【符号の説明】
【００６２】
１  半導体モジュール
２  半導体素子
３  電流検出部
４  制御信号入力部
５  電流経路領域
５１  電流集中経路
【図１】
2020098856.tif 000003
【図２】
2020098856.tif 000004
【図３】
2020098856.tif 000005
【図４】
2020098856.tif 000006
【図５】
2020098856.tif 000007
【図６】
2020098856.tif 000008
【図７】
2020098856.tif 000009
【図８】
2020098856.tif 000010
【図９】
2020098856.tif 000011