(57)【要約】【課題】大容量通信に対応でき、コンパクトでありながら放熱性に優れた回路基板を提供する。【解決手段】表裏面を貫通する貫通穴４３を有するガラスコア４２と、貫通穴４３の内面及びガラスコア４２の表裏面に形成された導電性部材を含むＬＣ回路と、を備えた多層構造の回路基板４１であって、回路基板４１の外層に配置されＬＣ回路に含まれる導電性部材と電気的に接続される所定の高周波用部品２０１と、貫通穴４３の内面に形成された導電性部材及び所定の高周波用部品２０１と熱的に接続されるサーマルビア３９と、を備える。【選択図】図１３
2020096106.tif 000002
【特許請求の範囲】
【請求項１】
表裏面を貫通する貫通穴を有するガラス基板と、
前記貫通穴の内面及び前記ガラス基板の前記表裏面に形成された導電性部材を含むＬＣ回路と、を備えた多層構造の回路基板であって、
当該回路基板の外層に配置され前記ＬＣ回路に含まれる前記導電性部材と電気的に接続される所定の高周波用部品と、
前記貫通穴の内面に形成された前記導電性部材及び前記所定の高周波用部品と熱的に接続されるサーマルビアと、
を備えることを特徴とする回路基板。
【請求項２】
前記サーマルビアは、前記所定の高周波用部品と前記ＬＣ回路に含まれる前記導電性部材とを熱的に接続し、且つ、前記所定の高周波用部品の放熱を、当該所定の高周波用部品が配置された側の面とは逆側の面まで伝達するように設けられていることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記貫通穴の内面に形成された導電性部材と、前記サーマルビアとは、前記ガラス基板の表裏面側から見て重なるように配置されていることを特徴とする請求項２に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に関する。
【背景技術】
【０００２】
近年、スマートフォンの出荷量は横ばいであるが、動画配信サービス拡大を背景としてスマートフォンの通信データ量は増大する傾向があり、この傾向はますます続くと予想されている。通信量増大に対応する為に、Ｈｉｇｈ  Ｂａｎｄ（３.５〜６.０ＧＨｚ）帯域の時分割二重化送受信通信技術に加え、ＣＡ（Ｃａｒｒｉｅｒ  Ａｇｇｒｅｇａｔｉｏｎ）通信、ＭＩＭＯ（Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｍｕｌｔｉ  Ｏｕｔｐｕｔ）アンテナ技術等の新しいセルラー通信技術の普及が進み、１台のスマートフォンが使用するＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）フィルタの数が増加しているという実情がある。
【０００３】
現在のセルラー通信における送受信方式として、ＴＤＤ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）方式とＦＤＤ（Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）方式とがある。ＴＤＤ方式は連続した一つの通信帯域を時分割で送受信二重化を行う通信技術であり、ＦＤＤ方式は隣接した１組の通信帯域（以下、送信帯域をＵＬ：Ｕｐ  Ｌｉｎｋ、受信帯域をＤＬ：Ｄｏｗｎ  Ｌｉｎｋと呼ぶ）を使用して送受信二重化を行う通信技術である。
【０００４】
ここで、ＦＤＤ方式による送受信は電波を対称に使用するが、ＴＤＤ方式による送受信は電波を非対称に使用することが出来る為、ＴＤＤ方式による送受信は、電波の利用効率においてＦＤＤ方式に対して原理的に優位性を持つ。また、２波長帯を使うＦＤＤ方式に対し、１波長帯で使用できるＴＤＤ方式は、回路構成もよりシンプルになるという優位性も持つ。
しかるに、デジタルセルラー通信開始当初は、端末・基地局同期精度が低く、送信期間と受信期間の間に広いブランク期間を設ける必要があり、有限資源である電波利用効率からＦＤＤ方式の普及が進んだという経緯がある。
【０００５】
また、電波は高周波化に伴い、減衰特性や障害物の回りこみ特性といった伝達特性が低下するため、セルラー通信開始当初、これが伝達特性に優れた１ＧＨｚ以下でのＦＤＤ方式の普及に弾みをつけた。これに対し、最近のＴＤＤ方式では、基地局・端末同期技術の進歩によるブランク期間が短縮し、電波利用高効率が向上している。更に広帯域連続同期による高速通信も可能となり、ＴＤＤ方式の普及が加速しているという実情がある。したがって、近い将来的にはＴＤＤ方式による送受信が本格化すると考えられる。
スマートフォンは、ノイズとなる外来通信波から使用通信帯域を隔離する為に、帯域毎にバンドパスフィルタ（以下、ＢＰＦと略する、または、周波数フィルタと呼ぶ場合がある）を使用する。
【０００６】
隣接した一組の狭い帯域を使用する１ＧＨｚ以下のＦＤＤ方式による周波数フィルタには、一例として１２バンドＦＤＤ方式の場合、ＵＬ幅１７ＭＨｚ、Ｇａｐ１３ＭＨｚ、ＤＬ幅１７ＭＨｚ、という、シャープなバンドパス特性をもつＡＷ（Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）周波数フィルタが使用される。
ＡＷフィルタには、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタとＢＡＷ（Ｂａｌｋ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタとがある。ＳＡＷフィルタは、圧電体の上に櫛歯型対向電極を形成し、表面弾性波の共振を利用するフィルタである。ＢＡＷフィルタは圧電体フィルムの下にＭＥＭＳ技術を用い、キャビティを設けバルク弾性波の共振を利用するフィルタである。一般的にＢＡＷフィルタに比較し、ＳＡＷフィルタは安価である。
【０００７】
高周波化による伝達特性の低下から、送信時は通信波アンプで増幅し、より大きな電力をフィルタに挿入するため、ＢＡＷフィルタは高周波帯域優位性をもっており、実用上使用帯域において下記の棲み分けが生じている。
低周波帯域  （〜１.０ＧＨｚ）：ＳＡＷフィルタを使用
中周波帯域（１.０ＧＨｚ〜２.３ＧＨｚ）：ＳＡＷフィルタ又はＢＡＷフィルタを使用
高周波帯域（２.３ＧＨｚ〜３.５ＧＨｚ）：ＢＡＷフィルタを使用
世界各国で使用可能なハイエンド・スマートフォンは、各国地域と通信キャリアとに応じて使用帯域を切り替える為に、１０〜２０帯域分の複雑なＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）回路を有し、従ってハイエンド・スマートフォンのＲＦ回路の実装には極めて高い集積度が要求される。また、高集積度の部品実装では、基板配線の複雑化が様々な信号干渉の要因となる為、モジュール化による配線単純化が必要となる。
【０００８】
更にスマートフォンでは、厚さ６ｍｍ程度の筐体に、回路基板と共にディスプレイを搭載しなければならない為、モジュールに許容される厚みは０.６ｍｍ〜０.９ｍｍ程度と相当な薄さが要求される。
リアクタンス素子とキャパシタンス素子を組み合わせたＬＣフィルタも、周波数フィルタである。ここで、従来主流であった隣接した帯域を同時に使用するＦＤＤ方式では、要求特性として閾値の急峻性を示すスカート特性が最重要であり、ＬＣフィルタをセルラー通信の周波数フィルタとして用いることは困難であった。しかしながら、スカート特性の要求が緩和されるＴＤＤ方式では、ＬＣフィルタを周波数フィルタとして用いる事が可能である。
【０００９】
また、今後普及すると考えられる、３.５〜６.０ＧＨｚ帯  Ｈｉｇｈ  Ｂａｎｄ  ＴＤＤ方式では、要求特性として、挿入電力、広帯域幅、温度ドリフトの重要度が高まる為、ＡＷフィルタに対するＬＣフィルタの優位性が注目されている。しかしながら、ＬＣフィルタの普及に当たり、そのサイズが一つの課題となっている。すなわち、従来のＬＣフィルタのサイズが比較的大きいことから、ハイエンド・スマートフォンのモジュールには使用することが困難とされていた。
また、ＣＡ（Ｃａｒｒｉｅｒ  Ａｇｇｒｅｇａｔｉｏｎ)方式は、複数周波数帯の同時使用による高速化通信技術である。従来の周波数フィルタは主に外来信号から通信周波数帯を隔離する事が目的であったが、ＣＡ方式では同時使用する自らの通信信号から各々の周波数帯を隔離する必要がある。この為、ＣＡ方式単位でのモジュール化による回路適正化が要求される。
【００１０】
このように、例えばスマートフォンの筐体内に、いかにしてＬＣフィルタを高密度実装するかという課題がある。これに対し、回路基板にコイルを内蔵することで、よりコンパクトな回路構成を実現する技術が、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００５−２６８４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１には、配線パターン層のうち、少なくとも２層以上にコイルの一部となるコイル用パターンが形成され、コイル用パターンに挟まれた電気絶縁性基材の所定位置に、コイル用パターンの各々の端部間を連通する貫通穴が設けられ、貫通穴内に導電性ペーストが充填されて各々の端部間が電気的に接続されているコイル内蔵多層回路基板が開示されている。
ここで、上記電気絶縁性基材は、いわゆるガラスエポキシ基板等であり、貫通穴をドリル等の機械加工で形成しているため、貫通穴の内周にガラス繊維の端部が露出し、それにより内周面が凹凸状となっている。また、ガラスエポキシ基板の表面も本来的に凹凸を有する粗面である。したがって、上述したようにコイルパターンを形成できたとしても、その配線の幅や径が局所的に変化するので、コイルの電気的特性が悪く、また高周波モジュールにおけるＡＷフィルタの発熱という問題がある。
【００１３】
これに対し、ＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）技術で高密度実装用ＬＣフィルタを製造することも知られている。かかるＬＴＣＣ技術では、リアクタンス素子を多層セラミックス配線により基板表面鉛直方向に形成する為、本来的に薄形化が難しく、薄形のスマートフォンの筐体内に収容することは困難である。さらに、ＡＷフィルタの放熱のためのサーマルビアを設けることも困難である。
また、シリコン基板にコイルを内蔵する試みもあるが、シリコンは完全な絶縁体でないため、回路基板として使用するには絶縁膜を形成しなくてはならず、コストが高くなるという問題がある。
【００１４】
本発明は、かかる課題に鑑みてなされたものであり、例えばスマートフォンの大容量通信に対応でき、コンパクトでありながら放熱性に優れた回路基板を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本願発明の一態様によれば、表裏面を貫通する貫通穴を有するガラス基板と、貫通穴の内面及びガラス基板の表裏面に形成された導電性部材を含むＬＣ回路と、を備えた多層構造の回路基板であって、回路基板の外層に配置されＬＣ回路に含まれる導電性部材と電気的に接続される所定の高周波用部品と、貫通穴の内面に形成された導電性部材及び所定の高周波用部品と熱的に接続されるサーマルビアと、を備えることを特徴としている。
【発明の効果】
【００１６】
本発明の一態様によれば、例えばスマートフォンの大容量通信に対応でき、コンパクトでありながら放熱性に優れた回路基板を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る回路基板を備えた回路の一例を示すブロック図である。
【図２】本発明の一実施形態に係るキャパシタの一例を示す端面図である。
【図３】本発明の一実施形態に係るインダクタの一例を示す斜視図である。
【図４】本発明の一実施形態に係るバンドパスフィルタの一例を示す回路図である。
【図５】本発明の一実施形態に係るバンドパスフィルタを備えた回路基板の一例を示す端面図である。
【図６】本発明の一実施形態に係る回路基板の製造工程を示す端面図である。
【図７】図６の続きである。
【図８】図７の続きである。
【図９】図８の続きである。
【図１０】図９の続きである。
【図１１】図１０の続きである。
【図１２】図１１の続きである。
【図１３】図１２の続きである。
【発明を実施するための形態】
【００１８】
＜実施形態＞
以下に、本発明の実施形態について、図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
さらに、本発明の実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、各部の材質、形状、構造、配置、寸法等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【００１９】
なお、本明細書中、「上」とはガラス基板から遠ざかる方向にある位置をいい、「下」とはガラス基板に近づく方向にある位置をいう。また、「回路素子」とは、抵抗器、キャパシタ、インダクタ、リアクトルなどの受動素子であり、好ましくはＬＣ回路の構成要素となる素子をいう。かかる回路素子は、複数帯域通信の内、少なくとも２ＧＨｚ以上の帯域で時分割二重化送受通信に使用するバンドパスフィルタを構成するＬＣフィルタの部品であると好ましい。このＬＣフィルタは、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ等の分波フィルタや、特定帯域のノイズを除去する、ノッチフィルタとして構成しても良い。
【００２０】
まず、本実施形態にかかる回路基板を用いた送受信回路全体の構造と機能について、図１を参照して説明する。図１に示す送受信回路は、次世代のスマートフォンに好適に用いることができる。ここでいう次世代のスマートフォンとは、同時複数帯域通信を行い、高速通信を実現するセルラーＲＦ回路を使用するスマートフォンであって、各々の帯域で周波数フィルタとして使用するバンドパスフィルタと、必要に応じて、ハイパスフィルタ、ローパスフィルタ、ダイプレクサ等の分波フィルタや、スイッチ、アンプなど、何れかのＲＦ部品と、を集積する回路基板を有するものである。
【００２１】
かかる回路基板において、該複数帯域通信の内、少なくとも２ＧＨｚ以上の帯域で時分割二重化送受通信（ＴＤＤ：  Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）に使用するバンドパスフィルタをＬＣフィルタで構成していると好ましい。このＬＣフィルタのリアクタンス素子は、少なくともその構造の一部を回路基板内に有すると好ましく、またＬＣフィルタ以外のＲＦ部品を回路基板に実装することで、よりコンパクトな回路基板を実現できる。
図１において、受信された電波は、まずダイプレクサ１によって、約１０００ＭＨｚより小さい帯域Ｌのものと、約１０００ＭＨｚ以上の帯域Ｈのものとに分離される。帯域Ｌの電波は比較的低い周波数のものとして、ＳＡＷフィルタ２ａによって受信用の帯域の電波（約９２５ＭＨｚ〜９６０ＭＨｚ）と送信用の帯域の電波（約８８０ＭＨｚ〜９１５ＭＨｚ）とに分離され、それぞれ周波数分割複信（以下、ＦＤＤという）方式によって処理される。
【００２２】
一方、帯域Ｈの電波は比較的高い周波数のものとして処理され、まず、ＳＡＷフィルタ２ｂにより周波数の帯域に応じて２つの帯域の電波に分割される。具体的には、約２３００ＭＨｚ以上の帯域の電波と、約２３００ＭＨｚより小さい帯域の電波と、に分割される。さらに、約２３００ＭＨｚより小さい帯域の電波のうち、１９２０ＭＨｚ以上、２１５５ＭＨｚ以下の帯域の電波は、ＢＡＷフィルタ３によって、受信用の帯域の電波（２１１０ＭＨｚ〜２１５５ＭＨｚと、送信用の帯域の電波（１９２０ＭＨｚ〜１９８０ＭＨｚ）とに分離され、ＦＤＤ方式によって処理される。また、１７１０ＭＨｚ以上、１８８０ＭＨｚ以下の帯域の電波は、ＢＡＷフィルタ４によって、受信用の帯域の電波（１８０５ＭＨｚ〜１８８０ＭＨｚと、送信用の帯域の電波（１７１０ＭＨｚ〜１７８５ＭＨｚ）とに分離され、ＦＤＤ方式によって理される。さらに、２３００ＭＨｚ以上の帯域の電波のうち、２４９６ＭＨｚ以上、２６９０ＭＨｚ以下の帯域の電波は、ＬＣ回路（ＢＰＦ（バンドパスフィルタ））５によってフィルタリングされて、時分割複信（以下ＴＤＤ）方式にて処理される。３４００ＭＨｚ以上、３６００ＭＨｚ以下の帯域の電波も、ＬＣ回路（ＢＰＦ）６によってフィルタリングされ、ＴＤＤ方式によって処理される。
【００２３】
ここでＴＤＤ方式については、帯域ごとに高周波を受信用と送信用に切り替えるスイッチ７、８が必要である。
本実施形態に係る回路基板は、ＬＣ回路５、６を構成する回路素子の一部又は全部を基板内部に内蔵したものであり、ダイプレクサ１、ＢＡＷフィルタ３及び４、ＳＡＷフィルタ２ａ及び２ｂ、スイッチ７及び８などは、受動部品として回路基板表面に実装される。
本実施形態においては、回路基板に回路素子を内蔵することで、回路基板表面における、内蔵された回路素子の上方に位置する領域を、他の部品の実装に充てることができ、これにより高機能でありながらコンパクトな回路基板を実現できる。
【００２４】
次に、ガラス基板をコア材として、その両面に配線層と絶縁樹脂層を交互に形成した基板を例にとって、ＬＣ回路を構成する回路素子としてのキャパシタ及びインダクタの例を、それぞれ説明する。
キャパシタについては、二枚の導体板の間に誘電体を挟んだ構造とする。キャパシタの例としては、図２の端面図に示すように、不図示のガラス基板直上に、またはガラス基板上に形成した絶縁樹脂層１１の上に、下電極１２を積層して導体パターンを形成し、かかる導体パターンの上に誘電体層１３を積層し、さらにその上に上電極１４となる導体を積層したものがあげられる。下電極１２と上電極１４は、シード層と導電層からなる多層構造であっても良い。
【００２５】
インダクタについては、らせん状のコイルと同様の性能を、貫通穴を備えた基板（コア材としてのガラス基板）に内蔵することができる。図３においては、２列に並んだ貫通穴を有する平行平板状のガラス基板を透明化して図示している。図３において、ガラス基板の表裏面において貫通穴の１列目と２列目との間で隣接する貫通穴の開口部同士を接続するように、ガラス基板の表面及び裏面それぞれにおいて配線２１及び２２を形成する。またガラス基板の表裏面を連通する貫通穴２３の内壁に導体層を形成し、ＴＧＶ（Ｔｈｒｏｕｇｈ  Ｇｌａｓｓ  Ｖｉａ）とする。
【００２６】
ここで、１列目ｎ番目の導体層ＴＧＶを、ＴＧＶ(１、ｎ）とし、２列目ｎ番目の導体層ＴＧＶを、ＴＧＶ（２、ｎ）とする。裏面側の配線２２により導体層ＴＧＶ（１、ｎ）と導体層ＴＧＶ（２、ｎ）とを接続し、表面側の配線２１により導体層ＴＧＶ(１、ｎ）と導体層ＴＧＶ(２、ｎ＋１）とを接続すると、配線２２と、導体層ＴＧＶ(１、ｎ）と、配線２１と、導体層ＴＧＶ(１、ｎ＋１）とで、ガラス基板の貫通穴の内面と表裏面とを導体が一周（一巻き）する、オープン回路を構成することができる。この回路に電流を流すことで、インダクタとして機能させることができる。インダクタの特性は、巻き数を変えることで調整することができる。
【００２７】
次に、基板内部に形成されるＬＣ回路によるバンドパスフィルタ（ＢＰＦ）について、説明する。ＢＰＦの基本的な回路図は、一例として図４に示すように、並列に接続したインダクタとキャパシタとを、二段に接続した回路となる。そして、図４に示す回路図中のキャパシタの電気容量（以下キャパシタンス）とインダクタの誘導係数（以下インダクタンス）を適切に設定することによって、所望の帯域の周波数のみを通過させ、それ以外を遮断するバンドパス効果を発現させることができる。
図４の回路図に示したキャパシタとインダクタとを、回路基板内部に形成した状態を示す模式図を、図５に示す。図中Ｃ１〜Ｃ３がキャパシタ、Ｌ１〜Ｌ３がインダクタを示す。キャパシタＣ１〜Ｃ３は、図５において、ガラスコア（ガラス基板からなるコア部材）３１の上表面に下電極３３を配置し、誘電体３５を挟んで、上電極３４を積層することにより形成されている。全体としてキャパシタＣ１〜Ｃ３は、ガラスコア３１の上表面上に積層された絶縁樹脂層３２に埋設されるようになっており、回路基板外部の電極と接続したい場合には、絶縁樹脂層３２にビアホールを作ることで、ビアホールの内面の導体を介して接続することができる。
【００２８】
インダクタＬ１〜Ｌ３は、ガラスコア３１内のＴＧＶと、ガラスコア３１の表裏面の配線（図３の２１及び２２）を接続することでソレノイドコイルを作ることができる。インダクタＬ１〜Ｌ３本体は、ガラスコア３１の内部と、その表裏面に積層された絶縁樹脂層３２に埋設されるようになっており、回路基板最外層の電極３７との導通は、キャパシタＣ１〜Ｃ３と同様に、絶縁樹脂層３２内にビアホールを形成しその導電性部材を利用することによって、ビアホールを介して行うことができる。
図５では、電極３７に、高周波用部品３６が実装され、高周波用部品３６はモールド樹脂３８によって回路基板と一体に封止されている。図５中、３９はサーマルビアである。
高周波用部品３６とは、例えば、スイッチ回路、ＢＡＷフィルタ、増幅器（アンプ）等といった、高周波フィルタ、或いは高周波フィルタを構成する素子を含む。
【００２９】
（基板作成プロセス）
次に、図６〜図１３を用いて、ガラス基板をコア部材として用いた図４に示すバンドパスフィルタを実現するための回路基板の作成プロセスの一例を示す。
まず回路設計を行うため、バンドパスフィルタの、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタンスとインダクタンスを、シミュレーションソフトによって算出する。例えば３４００ＭＨｚ以上、３６００ＭＨｚ以下の帯域の電波に対し、図４に示すような回路構成を有するＢＰＦ（図１のＬＣ回路６に相当）において、所望の特性を実現するための各素子の仕様を表１及び表２に示す。ここで、インダクタＬ１とＬ３については、インダクタンスが非常に小さいため、コイルの形状にする必要がなく、一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。
【００３０】
【表１】
2020096106.tif 000003
【００３１】
【表２】
2020096106.tif 000004
【００３２】
２４９６ＭＨｚ以上、２６９０ＭＨｚ以下の帯域用のＢＰＦ（図１のＬＣ回路５に相当）についても、同様の手順によって、キャパシタンス、インダクタンスを計算し、必要な回路の設計を行う（数値については省略）。
以上の回路設計に基づいて、図４に示すバンドパスフィルタを実現するために必要な回路基板を製作する。
【００３３】
まず、図６（ａ）に示すように、低膨張のガラスコア４２（厚さ３００μｍ、ＣＴＥ（熱膨張率）：３.５ｐｐｍ／Ｋ）を準備する。次いで図６（ｂ）に示すように、かかるガラスコア４２に開口径８０μｍ以上１００μｍ以下の貫通穴４３を形成する。形成にあたっては、第一段階として、貫通穴４３の形成を所望する位置にＵＶレーザー光をパルス照射して、ガラスコア４２の、ＵＶレーザー光がパルス照射された部分に脆弱部を作る。次に、第二段階として、ガラスコア４２全体に対してフッ酸水溶液によるエッチングを行う。これにより脆弱部が選択的にエッチングされ、高精度な貫通穴４３が迅速に形成される。コア部材としてガラスエポキシ基板を用いる場合と比較すると、より高精度な内径を持ち且つ凹凸のない内周面を有する貫通穴４３を形成することができる。
【００３４】
つぎに図６（ｃ）に示すように、後述の配線層の下、及びガラスコア４２に形成された貫通穴４３の内壁に設けられる密着層４４として、ガラスコア４２の表面全面（ガラスコア４２の表面及び裏面と、貫通穴４３の内壁とを含む）にＴｉ膜とＣｕ膜とを、この順序でスパッタリング法にて２層製膜し、ガラスコア４２の表面の導電化を行う。膜の厚さは、Ｔｉ膜を５０ｎｍ、Ｃｕ膜を３００ｎｍとする。
ついで、図６（ｄ）に示すように、貫通穴４３内壁のスパッタ膜の薄い部分を補完するため、無電解ニッケルめっきを施してニッケルめっき層４５を形成し、Ｔｉ／Ｃｕ／Ｎｉからなる密着層４４とニッケルめっき層４５との積層体を形成する。無電解ニッケルめっき加工はガラスコア４２の表裏全面と貫通穴４３内壁に対して行い、めっき厚さは０.２μｍに設定する。これによりニッケルめっき層４５からなるシード層が形成される。
【００３５】
次に、図示していないが、後工程で、ニッケルめっき層４５をシード層として、セミアディティブ法によって、インダクタの配線、キャパシタの下電極、外部接続用のパッドなどの導体パターン４６を形成するために、ガラスコア４２の両面に、例えば日立化成株式会社製ドライフィルムレジスト、商品名ＲＹ−３５２５（厚さ２５μｍ）をラミネートする。レジスト層は、液状レジストを塗布することで形成してもよい。その後、フォトリソグラフィー法により、導体パターンすなわち配線パターンを形成するためのマスクを介してレジスト層に露光し、現像によってレジスト層に配線パターン（開口部）を形成する。
【００３６】
次に、レジスト層が除去された部分である上記開口部に、電解銅めっきによって銅を析出させ、導電性部材である導体パターン４６を１５μｍの厚さで形成する。この段階において、ガラスコア４２の貫通穴４３内壁にも銅めっきが析出する。続いて、ドライフィルムレジストを剥離する。この段階において、図７（ａ）に示すように、ガラスコア４２の表裏面はＴｉ／Ｃｕ／Ｎｉからなる密着層４４及びニッケルめっき層４５の積層体で覆われた部分と、さらにその上にＣｕが積層された導体パターン４６の部分が混在している。図７（ａ）の工程で、導体パターン４６の所定の位置には、キャパシタの下電極が形成される。または、導体パターン４６の一部を利用してキャパシタの下電極とすることも可能である。
【００３７】
続いて、図７（ｂ）に示すように、まずガラスコア４２のキャパシタを形成する側の面全体に、ＣＶＤ製膜法にて、２００ｎｍ以上４００ｎｍ以下の厚さのＳｉＮ膜を形成してキャパシタの誘電体層４７を形成する。更に、図７（ｃ）に示すように、キャパシタの上電極を形成する際のシード層４８として、スパッタ製膜法にて、Ｔｉ膜とＣｕ膜をおのおの５０ｎｍ、３００ｎｍにて、この順序で誘電体層４７の上全体に成膜する。
続いて、図８（ａ）に示すように、キャパシタの上電極を形成すべく、フォトリソグラフィーにて、上電極を形成する部分のみを露出させた状態でドライフィルムレジストＤＲを形成する。次いで図８（ｂ）に示すように、電解銅めっきにて、厚さ９μｍ〜１０μｍにて上電極４９を形成する。これにより、ドライフィルムレジストＤＲが形成されていない部分に銅めっきが析出する。その後、図８（ｃ）に示すように、ドライフィルムレジストＤＲを除去する。この時点では、キャパシタ以外にもＳｉＮ層などが積層されている。
【００３８】
そこで、図９（ａ）に示すように、余分な密着層、めっきシード層などを除去すべく、まずフォトリソグラフィーにて、上記キャパシタの上電極４９上のみをドライフィルムレジスト５０で保護する。
続いて、キャパシタの上電極４９を製膜する際のスパッタＣｕ層のうち、余分な部分を除去するべく、ウエットエッチング法にて基板を処理し、続いて、余分な部分のＴｉ層、ＳｉＮ層を除去すべく、基板をドライエッチング法にて処理する。
より具体的には、まず余分な部分で一番上にあるスパッタＣｕ層をエッチング液にて除去する。つぎに、その下のスパッタＴｉ層とＣＶＤ製膜したＳｉＮ層（誘電体層４７）とを、ドライエッチングにて除去する。そのあとで、キャパシタの上電極４９を保護していたドライフィルムレジスト５０を剥離除去する。図９（ｂ）に示すように、この時点で、まだガラスコア４２直上のシード層（ニッケルめっき層４５）は残っている。
【００３９】
次に、図１０（ａ）に示すように、キャパシタの下電極およびその他の、ガラスコア４２の表面に形成されている導電層を作製するためのシード層（ニッケルめっき層４５）を除去すべく、Ｎｉ層、そしてＴｉ層の順に、ウエットエッチング工法にて処理する。Ｎｉ層４５をエッチングにより除去することにより、ニッケルめっき層４５の下方にあるスパッタＣｕ層も同時に除去される。一方、配線、キャパシタ電極などを形成しているＣｕ層は、多少はエッチング液に溶けるが、その厚さが比較的大きいため、完全に除去されてしまうことはない。そのあとで、密着層４４に含まれるスパッタＴｉ層をエッチングにて除去する。ここまで終えると、配線、電極などのない部分には、ガラスコア４２が露出することとなる。以上の結果として、ガラスコア４２の表面にはキャパシタ１０１が形成され、またインダクタ１０２（図１１（ｂ）参照）を形成する連続する配線ＨＮ（図１０（ａ）参照）の一部も形成されて、導体層ＴＧＶとつながる。そのどちらもない部分のガラスコア４２の表面領域ＡＲ（図１０（ａ）参照）は、密着層４４、シード層（ニッケルめっき層４５）が取り除かれ、外部に露出している。
【００４０】
つぎに、図１０（ｂ）に示すように、ガラスコア４２の両面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂（商品名「ＡＢＦ−ＧＸ−Ｔ３１Ｒ」）を貼付して、絶縁樹脂層（樹脂ビルド層）５１を形成する。加工は真空プレスラミネート装置にて、ガラスコア４２の貫通穴４３の内部にボイドなく絶縁樹脂を封入する。絶縁樹脂層５１の厚さは３５μｍ程度とし、キャパシタの上電極４９まで確実に埋没するようにする。
さらにレーザー加工によって、導通をとりたい位置に絶縁樹脂層５１を貫通させ、図１０（ｃ）に示すように、ガラスコア４２の配線層に達する孔（スルーホール）５２を形成する。孔５２の直径は６０μｍ程度が好ましい。
【００４１】
図示していないが、ガラスコア４２の表裏面の絶縁樹脂層５１を、アルカリ系の表面粗化液にて処理し、算術表面粗さＲａ６０ｎｍになるように調整する。これは、次の工程にて、シード層の密着力を高めるためのものである。
つぎに、図１１（ａ）に示すように、ガラスコア４２の表裏面の絶縁樹脂層５１に無電解銅めっきを施し、導電シード層５３を形成する。その厚さは０．６μｍとすると好ましい。この処理によって、表裏面のみならず、先にレーザー加工にて形成した孔の内壁にも導電シード層５３が形成される。
【００４２】
つづいて、図１１（ｂ）に示すように、基板両面にドライフィルムレジストＤＲを貼付し、フォトリソグラフィー法によって、配線５４を設けたい部分に開口部を設ける。ついで、基板に電解めっきを施し、厚さ１５μｍにて配線５４を形成する。また、この電解めっき処理において、絶縁樹脂層５１内の孔５２の内部も銅で満たされ、ガラスコア４２表面の導体層との導通もとれる。
その後、不要な導電シード層をエッチングで除去する。以上をもって、キャパシタＣ１〜Ｃ３とインダクタＬ１〜Ｌ３とを有するＬＣ回路２０６用の内蔵素子を含む基本的な回路基板４１が完成する。なお、図中、ガラスコア４２の下側のビルドアップ配線については、回路基板に内蔵されるキャパシタ、インダクタにとって、グランドとなる場合を想定して、あたかも銅層があるように示しているが、実際の回路基板では必ずしもそうである必要はなく、回路基板完成時に所定のキャパシタ、インダクタが接地されていればよい。
【００４３】
このあと、必要に応じて、図１０（ｂ）〜図１１（ｂ）の工程を繰り返して、図１２（ａ）、（ｂ）に示すように絶縁層５１ａ、導体配線層５４ａを積層し、電子部品を実装してよい。また、ガラスコア４２又は絶縁樹脂層５１の表面に平面状（たとえば渦巻き状）のリアクタンス素子（コイル）を形成することもできる。また、電気的に中性なスルーホールをリアクタンス素子間に配置し、相互誘導による損失を低減することも可能であり、スルーホール内にキャパシタンスを設けることも可能である。
また、ガラスコア４２に銅の導体パターン４６を積層した場合において、応力バランスの崩れからガラスコア４２の反りや割れが生じることを防ぐべく、例えばガラスコア４２の直上に、シリコンナイトライド層などを形成することができる。このシリコンナイトライド層は、銅の導体パターン４６の残留応力をキャンセルする機能を持ち、この組み合わせにより応力調整したビルド配線層を構成する。ただし、シリコンナイトライド層は一例であり、これに限られることはない。
【００４４】
続いて図１３に示すように、ガラスコア４２の一方の面における導電性部材を、回路基板に実装される高周波用部品２０１に接続し、モールド樹脂２０３でこれら高周波用部品２０１を含んで封止し、モジュール基板とする。このとき、高周波用部品２０１からの放熱のためにサーマルビア２０４を配置して、ガラスコア４２の他方の面における導電性部材を、マザー基板（不図示）に接続することができる。
そのため、図１３中に破線で囲んだように、高周波用部品２０１は、一方の面側から見て導体配線層５４ａ、配線５４及びサーマルビア２０４を介して、ガラスコア４２の他方の面に設けられた導体配線層５４ａに熱的に接続され、図１３中に破線で示すように、ガラスコア４２を挟んで、一方の面側に配置された高周波用部品２０１から他方の面側に配置された導体配線層５４ａに熱的につながる放熱経路２０５が形成される。導体配線層５４ａを例えば図示しないマザー基板に熱的に接続することにより、マザー基板からの放熱が可能となるため、高周波用部品２０１の放熱を効率よく行うことができ、放熱に優れた回路基板を実現することができる。
【００４５】
さらに、このとき高周波用部品２０１の放熱のためのサーマルビア２０４を、一方の面側から見て貫通穴の内面に形成された導電性部材と重なるように配置している。そのため、放熱経路２０５の距離を比較的短くすることができ、すなわち放熱効果を向上させることができる。
さらに、このとき、貫通穴の内壁に形成した導電性部材（ＴＧＶ）とガラス基板上に形成した配線とを接続することで、コイルを作製してＬＣ回路２０６のインダクタＬとして機能させ、インダクタＬのＴＧＶを、放熱経路２０５の一部として利用するようにしているため、別途放熱経路２０５を設ける場合に比較して、回路基板４１の小型化を図ることができる。
【００４６】
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【符号の説明】
【００４７】
１１・・・絶縁樹脂層
１２・・・キャパシタの下電極
１３・・・キャパシタの誘電体層
１４・・・導体（キャパシタの上電極）
２１、２２・・・配線
２３・・・貫通穴
３１・・・ガラスコア
３２・・・絶縁樹脂層
３３・・・下電極
３４・・・上電極
３５・・・誘電体
３６・・・高周波用部品
３７・・・電極
３８・・・モールド樹脂
３９・・・サーマルビア
４１・・・回路基板
４２・・・ガラスコア
４３・・・貫通穴
４４・・・密着層（Ｎｉ／Ｃｕスパッタ層）
４５・・・ニッケルメッキ（Ｎｉ）層
４６・・・導体パターン（ガラス直上銅配線：キャパシタ下電極を含む）
４７・・・誘電体層
４８・・・シード層（誘電体層上Ｎｉ／Ｃｕスパッタ層）
４９・・・キャパシタの上電極、
５０・・・キャパシタ保護用のドライフィルムレジスト層
５１・・・絶縁樹脂層
５２・・・絶縁樹脂層の孔
１０１・・・キャパシタ
１０２・・・インダクタ
２０１・・・高周波用部品
２０３・・・モールド樹脂
２０４・・・サーマルビア
２０５・・・放熱経路
２０６・・・ＬＣ回路
【図１】
2020096106.tif 000005
【図２】
2020096106.tif 000006
【図３】
2020096106.tif 000007
【図４】
2020096106.tif 000008
【図５】
2020096106.tif 000009
【図６】
2020096106.tif 000010
【図７】
2020096106.tif 000011
【図８】
2020096106.tif 000012
【図９】
2020096106.tif 000013
【図１０】
2020096106.tif 000014
【図１１】
2020096106.tif 000015
【図１２】
2020096106.tif 000016
【図１３】
2020096106.tif 000017