(57)【要約】【課題】  セラミック配線基板において、電子部品を搭載可能な領域を広げる技術を提供する。【解決手段】  セラミック配線基板は、互いに対向する一対の主面のうち少なくとも一方の主面に開口する孔を有するセラミック基板と、孔内に配置されるビア導体と、セラミック基板の一方の主面およびビア導体上に形成される配線パターン部と、を備え、配線パターン部のうち、ビア導体上に形成される配線パターン部の表面の算術平均高さＳａは、０．０５μｍ以上０．４５μｍ以下である。【選択図】  図１
2020188198.tif 000002
【特許請求の範囲】
【請求項１】
セラミック配線基板であって、
互いに対向する一対の主面のうち少なくとも一方の主面に開口する孔を有するセラミック基板と、
前記孔内に配置されるビア導体と、
前記セラミック基板の一方の主面および前記ビア導体上に形成される配線パターン部と、を備え、
前記配線パターン部のうち、前記ビア導体上に形成される前記配線パターン部の表面の算術平均高さＳａは、０．０５μｍ以上０．４５μｍ以下である、
セラミック配線基板。
【請求項２】
請求項１または請求項２に記載のセラミック配線基板であって、
前記セラミック基板は、窒化アルミニウムから形成されており、
前記セラミック基板のうち、前記配線パターン部が形成されていない部分の表面に酸化膜が形成されている、
セラミック配線基板。
【請求項３】
セラミック配線基板の製造方法であって、
互いに対向する一対の主面のうち少なくとも一方の主面に開口する孔内にビア導体が配置されている窒化アルミニウムから形成されたセラミック基板を準備する準備工程と、
前記セラミック基板の表面の一部に、酸化膜を形成する酸化膜形成工程と、
前記セラミック基板のうち前記酸化膜が形成されていない部分と前記ビア導体のそれぞれの表面をエッチングするエッチング工程と、
前記エッチング工程でエッチングされた、前記セラミック基板の部分及び前記ビア導体のそれぞれの表面に、配線パターン部を形成する配線形成工程と、を備え、
前記配線形成工程では、前記配線パターン部は、前記ビア導体上の表面の算術平均高さＳａが、０．０５μｍ以上０．４５μｍ以下となるように形成される、
セラミック配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック配線基板、および、セラミック配線基板の製造方法に関する。
【背景技術】
【０００２】
従来から、チップなどの電子部品を搭載可能な配線パターン部が配置されているセラミック基板を備えるセラミック配線基板が知られている。セラミック配線基板には、一般的に、セラミック基板を挟んで隣り合う２つの配線パターン部を電気的に接続するビア導体が、セラミック基板を貫通する孔に設けられている。例えば、特許文献１には、ビア導体が設けられているセラミック基板上に、ビア導体に接続した配線パターン部が配置される技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−７９２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載のセラミック配線基板では、ビア導体上の配線パターン部の表面は比較的平滑になっているため、電子部品と配線パターン部とを接合させたとき、はがれが生じるおそれがある。このため、電子部品は、配線パターン部のうちビア導体上の配線パターン部の表面を除く領域に配置する必要があり、配線パターン部の表面において、電子部品を搭載可能な領域が制限される。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、セラミック配線基板において、電子部品を搭載可能な領域を広げる技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【０００７】
（１）本発明の一形態によれば、セラミック配線基板が提供される。このセラミック基板は、互いに対向する一対の主面のうち少なくとも一方の主面に開口する孔を有するセラミック基板と、前記孔内に配置されるビア導体と、前記セラミック基板の一方の主面および前記ビア導体上に形成される配線パターン部と、を備え、前記配線パターン部のうち、前記ビア導体上に形成される前記配線パターン部の表面の算術平均高さＳａは、０．０５μｍ以上０．４５μｍ以下である、
【０００８】
この構成によれば、ビア導体上に形成される配線パターン部の表面は、算術平均高さＳａが０．０５μｍ以上０．４５μｍ以下となっている。このように、ビア導体上の配線パターン部の表面が比較的荒れているため、電子部品をビア導体上の配線パターン部に接合させても電子部品が配線パターン部からはがれにくくなる。これにより、ビア導体上の配線パターン部の表面にも電子部品を搭載することができるため、電子部品を搭載可能な領域を広げることができる。また、セラミック配線基板からの電子部品の脱落などの不具合の発生を抑制することができる。
【０００９】
（２）上記形態のセラミック配線基板において、前記セラミック基板は、窒化アルミニウムから形成されており、前記セラミック基板のうち、前記配線パターン部が形成されていない部分の表面に酸化膜が形成されていてもよい。この構成によれば、ビア導体が設けられているセラミック基板をエッチングしビア導体の表面を荒らす場合に、配線パターン部を形成しない予定のセラミック基板の表面に耐エッチング性が高い酸化膜を設ける。これにより、耐エッチング性が低い窒化アルミニウムから形成されているセラミック基板の、エッチングによる劣化を抑制することができる。
【００１０】
（３）本発明の別の形態によれば、セラミック配線基板の製造方法が提供される。このセラミック配線基板の製造方法では、互いに対向する一対の主面のうち少なくとも一方の主面に開口する孔内にビア導体が配置されている窒化アルミニウムから形成されたセラミック基板を準備する準備工程と、前記セラミック基板の表面の一部に、酸化膜を形成する酸化膜形成工程と、前記セラミック基板のうち前記酸化膜が形成されていない部分と前記ビア導体のそれぞれの表面をエッチングするエッチング工程と、前記エッチング工程でエッチングされた、前記セラミック基板の部分及び前記ビア導体のそれぞれの表面に、配線パターン部を形成する配線形成工程と、を備え、前記配線形成工程では、前記配線パターン部は、前記ビア導体上の表面の算術平均高さＳａが、０．０５μｍ以上０．４５μｍ以下となるように形成される。この構成によれば、エッチング工程においてビア導体上を適度に荒らすため、ビア導体上に形成される配線パターン部の表面は、ビア導体上の表面形状を受け継いだ形状となり、適度に荒れることとなる。これにより、電子部品をビア導体上の配線パターン部に接合させても電子部品が配線パターン部からはがれにくくなるため、電子部品を搭載可能な領域を広げることができる。また、セラミック配線基板からの電子部品の脱落などの不具合の発生を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態のセラミック配線基板の断面図である。
【図２】セラミック配線基板の製造方法のフローチャートである。
【図３】セラミック配線基板の製造方法を説明する図である。
【図４】セラミック配線基板の配線パターン部の表面写真である。
【図５】比較例のセラミック配線基板の断面図である。
【発明を実施するための形態】
【００１２】
＜第１実施形態＞
図１は、第１実施形態のセラミック配線基板１の断面図である。本実施形態のセラミック配線基板１は、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や半導体レーザ（ＬＤ：Ｌａｓｅｒ  Ｄｉｏｄｅ）などの発光素子やパワー半導体素子などの「電子部品」を搭載可能な配線基板である。セラミック配線基板１は、セラミック基板１０と、ビア導体２０と、配線パターン部３０と、酸化膜４０とを備える。
【００１３】
セラミック基板１０は、例えば、窒化アルミニウムから形成されている平板状部材である。セラミック基板１０は、互いに対向する一対の主面１１、１２に開口する孔１３を有する。本実施形態では、セラミック基板１０の一対の主面１１、１２のうち配線パターン部３０が配置される主面１１の一部１１ａは、図１に示すように、凹凸形状を有する。
【００１４】
ビア導体２０は、セラミック基板１０の孔１３内に配置されている。ビア導体２０は、導電性が高い材料、例えば、タングステンから形成されており、セラミック基板１０の主面１１に配置されている配線パターン部３０と電気的に接続する。本実施形態では、ビア導体２０の主面１１側の表面２１は、図１に示すように、凹凸形状を有する。
【００１５】
配線パターン部３０は、金を主成分とする電気伝導性が比較的高い材料から形成されている。配線パターン部３０は、図１に示すように、セラミック基板１０の主面１１の一部１１ａ上およびビア導体２０の表面２１上に形成される。本実施形態では、配線パターン部３０のうち、ビア導体２０上に形成される配線パターン部３０ａの表面３１の算術平均高さＳａは、０．０５μｍ以上０．４５μｍ以下となっている。この算術平均高さＳａが、０．０５μｍより小さくなるとビア導体上に形成される配線パターン部の表面には膨れが発生し、０．４５μｍより大きくなると配線パターン部にボイドが発生する。本実施形態では、ビア導体２０上の配線パターン部３０ａの表面３１に隣接する、セラミック基板１０の配線パターン部３０の表面３２の算術平均高さＳａも、０．０５μｍ以上０．４５μｍ以下となっている。ここで、算術平均高さＳａは、ＩＳＯ２５１７８にて規定される、三次元表面性状パラメータ（三次元の算術平均粗さ）である。
【００１６】
また、配線パターン部３０ａの表面３１の算術平均粗さＲａは、０．０５μｍ以上０．５５μｍ以下となっている。この算術平均粗さＲａが、０．０５μｍより小さくなるとビア導体上に形成される配線パターン部の表面には膨れが発生し、０．５５μｍより大きくなると配線パターン部にボイドが発生する。本実施形態では、配線パターン部３０の表面３２の算術平均粗さＲａも、０．０５μｍ以上０．５５μｍ以下となっている。ここで、算術平均粗さＲａは、ＪＩＳＢ０６０１−２０１３にて規定される値である。なお、本実施形態の配線パターン部３０ａの表面３１では、算術平均高さＳａと算術平均粗さＲａとが、それぞれが上述した数値範囲を満たすとしたが、算術平均高さＳａおよび算術平均粗さＲａの少なくとも一方でも上述した数値範囲を満たせばよい。
【００１７】
酸化膜４０は、例えば、酸化アルミニウムから形成され、図１に示すように、セラミック基板１０の表面のうち、配線パターン部３０が形成されていない部分の表面に形成されている。本実施形態では、セラミック基板１０上の酸化膜４０の厚みは、例えば、１．０μｍ以下となっている。
【００１８】
図２は、セラミック配線基板１の製造方法のフローチャートである。図３は、セラミック配線基板１の製造方法を説明する図である。最初に、準備工程として、図３（ａ）に示すように、孔１３内にビア導体２０が配置されているセラミック基板１０を準備する（ステップＳ１１）。次に、酸化膜形成工程として、例えば、セラミック基板１０を所定の温度で熱処理することにより、図３（ｂ）に示すように、セラミック基板１０の表面に酸化膜４０を形成する（ステップＳ１２）。このとき、酸化膜４０は、後工程であるエッチング工程においてエッチングされる予定の主面１１の一部の領域Ａ１１（図３（ｂ）参照）には、形成されない。領域Ａ１１には、ビア導体２０の主面１１側の端面が含まれている。
【００１９】
酸化膜形成工程の次に、エッチング工程として、セラミック基板１０の酸化膜４０が形成されていない表面とビア導体２０の端面、すなわち、領域Ａ１１をエッチングする（ステップＳ１３）。これにより、酸化膜４０が形成されていない領域Ａ１１の表面がエッチングされ、図３（ｃ）に示すように、ビア導体２０の表面２１と表面２１の周辺のセラミック基板１０の主面１１の一部１１ａに凹凸形状が形成される。
【００２０】
エッチング工程の次に、配線形成工程として、エッチング工程でエッチングされた、ビア導体２０の表面２１と表面２１周辺のセラミック基板１０の主面１１の一部１１ａに、配線パターン部３０を形成する（ステップＳ１４）。配線形成工程では、例えば、めっきによって、配線パターン部３０を形成する。このとき、配線パターン部３０は、表面３１の算術平均高さＳａが０．０５μｍ以上０．４５μｍ以下であり、算術平均粗さＲａが０．０５μｍ以上０．５５μｍ以下となるように、形成される。本実施形態では、めっきによって配線パターン部３０を形成したが、めっきとスパッタリングとを組み合わせて、材料の異なる金属層から配線パターン部３０を形成することができる。
【００２１】
次に、本実施形態のセラミック配線基板１の効果を説明するための評価試験結果について説明する。この評価試験では、上述した製造方法によって製造したセラミック配線基板（以下、「本実施形態のセラミック配線基板」という）と、比較例の製造方法によって製造したセラミック配線基板（以下、「比較例のセラミック配線基板」という）について、配線パターン部の表面写真と、算出平均高さＳａと、算術平均粗さＲａを比較した。ここで、比較例のセラミック配線基板は、上述した本実施形態のセラミック配線基板の製造方法をベースとして、準備工程と酸化膜形成工程の後、エッチング工程を行うことなく、配線形成工程において、配線パターン部を形成する方法によって製造されている。
【００２２】
この評価試験で得られる算術平均高さＳａは、オリンパス株式会社製レーザ顕微鏡（型式：ＬＥＸＴ  ＯＬＳ４０−ＵＳ）を用いて、ＩＳＯ２５１７８の規定にしたがって測定された。また、算出平均粗さＲａは、株式会社キーエンス製レーザ顕微鏡（型式：ＶＫ−８７１０）を用いて、ＪＩＳＢ０６０１−２０１３の規定にしたがって測定された。
【００２３】
図４は、セラミック配線基板の配線パターン部の表面写真である。図４（ａ）および図４（ｂ）は、比較例のセラミック配線基板が備える配線パターン部の表面写真である。図４（ｃ）および図４（ｄ）は、本実施形態のセラミック配線基板が備える配線パターン部の表面写真である。なお、図４（ａ）〜（ｄ）には、ビア導体の位置を示す円形状の点線Ｃを示している。
【００２４】
比較例のセラミック配線基板では、図４（ａ）および図４（ｂ）に示すように、点線Ｃの内側の配線パターン部８０ａの表面が、セラミック基板上の配線パターン部８０ｂの表面と大きく異なっていることがわかる。今回の試験結果から、比較例のセラミック配線基板では、配線パターン部８０ａの算術平均高さＳａおよび算術平均粗さＲａはいずれも、０．０５μｍより小さくなることが明らかとなった。また、比較例のセラミック配線基板では、配線パターン部８０ａには、膨れが発生していることが明らかとなった。これは、ビア導体の表面が比較的平滑な状態となっているために、配線パターン部８０ａがビア導体の表面からはがれやすくなっているためと考えられる。
【００２５】
一方、本実施形態のセラミック配線基板では、図４（ｃ）および図４（ｄ）に示すように、点線Ｃの内側の配線パターン部９０ａの表面とセラミック基板上の配線パターン部９０ｂの表面とには、大きな違いがないことがわかる。今回の試験結果から、本実施形態のセラミック配線基板では、配線パターン部９０ａの算術平均高さＳａおよび算術平均粗さＲａはいずれも、０．０５μｍ以上となることが明らかとなった。また、本実施形態のセラミック配線基板では、配線パターン部９０ａには、膨れなどの不具合は発生しなかった。これは、比較例のセラミック配線基板の場合と異なり、ビア導体の表面が凹凸形状を有しているために、配線パターン部９０ａがビア導体の表面からはがれにくくなっているためと考えられる。
【００２６】
図５は、比較例のセラミック配線基板２の断面図である。比較例のセラミック配線基板２では、セラミック基板１０と、ビア導体５０と、配線パターン部６０と、を備える。比較例のセラミック配線基板２では、導電性が高い材料から形成されているビア導体５０の端面５１は、図５に示すように、比較的平滑な形状をなしている。このため、端面５１上に形成されている配線パターン部６０ａがビア導体５０の端面５１からはがれやすくなり、配線パターン部６０ａの表面６１に配置された電子部品の脱落などの不具合につながるおそれがある。
【００２７】
また、ビア導体上の配線パターン部の表面の算術平均高さＳａが０．４５μｍより大きく、かつ、算術平均粗さＲａが０．５５μｍより大きくなっているセラミック配線基板では、配線パターン部にボイドが形成されることがわかっている。このため、ビア導体上の配線パターン部に電子部品を配置しても、電子部品は、セラミック配線基板から脱落するおそれがある。
【００２８】
以上、説明した本実施形態のセラミック配線基板１によれば、ビア導体２０上に形成される配線パターン部３０の表面３１は、算術平均高さＳａが０．０５μｍ以上０．４５ｍ以下となっている。このように、ビア導体２０上の配線パターン部３０の表面３１は、比較的荒れているため、電子部品をビア導体２０上の配線パターン部３０に接合させても、電子部品が配線パターン部３０からはがれにくくなる。これにより、ビア導体２０上の配線パターン部３０の表面３１にも電子部品を搭載することができるため、電子部品を搭載可能な領域を広げることができる。また、セラミック配線基板１からの電子部品の脱落などの不具合の発生を抑制することができる。
【００２９】
また、本実施形態のセラミック配線基板１によれば、セラミック基板１０は、窒化アルミニウムから形成されており、セラミック基板１０のうち、配線パターン部３０が形成されていない部分の表面に酸化膜４０が形成されている。本実施形態のセラミック配線基板１では、ビア導体２０が設けられているセラミック基板１０をエッチングしビア導体２０の表面２１を適度に荒らすとき、配線パターン部３０を形成しない予定のセラミック基板１０の表面に、耐エッチング性が高い酸化膜４０を設ける。これにより、耐エッチング性が低い窒化アルミニウムから形成されているセラミック基板１０の劣化を抑制することができる。
【００３０】
また、本実施形態のセラミック配線基板１の製造方法によれば、酸化膜を形成したのち、セラミック基板１０の酸化膜４０が形成されていない表面とビア導体２０の端面、すなわち、領域Ａ１１をエッチングする。エッチング工程の後、エッチングされたセラミック基板１０の部分及びビア導体２０のそれぞれの表面に、配線パターン部３０を形成する。このとき、配線パターン部３０は、ビア導体２０上の表面の算術平均高さＳａが、０．０５μｍ以上０．４５μｍ以下となるように形成される。これにより、エッチング工程においてビア導体２０上を荒らすため、ビア導体２０上に形成される配線パターン部３０の表面３１は、ビア導体２０上の表面２１の形状を受け継いだ形状となり、適度に荒れることとなる。したがって、電子部品をビア導体２０上の配線パターン部３０に接合させても、電子部品が配線パターン部３０からがれにくくなるため、電子部品を搭載可能な領域を広げることができる。また、セラミック配線基板１からの電子部品の脱落などの不具合の発生を抑制することができる。
【００３１】
＜本実施形態の変形例＞
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００３２】
［変形例１］
上述の実施形態では、セラミック基板１０は、互いに対向する一対の主面１１、１２に開口する孔１３を有するとした。しかしながら、孔１３は、一対の主面１１、１２のうち少なくとも一方の主面に開口する孔１３であればよい。
【００３３】
［変形例２］
上述の実施形態では、配線パターン部３０ａの表面３１の算術平均高さＳａが、０．０５μｍ以上０．４５μｍ以下であり、かつ、算術平均粗さＲａは、０．０５μｍ以上０．５５μｍ以下となっているとした。しかしながら、配線パターン部３０ａの表面３１は、算術平均高さＳａまたは算術平均粗さＲａの少なくとも一方が、上述した数値範囲を満たさない場合であっても、ビア導体上の配線パターン部の表面にも電子部品を搭載することができるため、電子部品を搭載可能な領域を広げることができる。
【００３４】
［変形例３］
上述の実施形態では、セラミック基板１０の表面のうち、配線パターン部３０が形成されていない部分の表面に、耐エッチング性が比較的高い酸化膜４０が形成されているとした。しかしながら、酸化膜はなくてもよい。セラミック配線基板の製造時に、セラミック基板およびビア導体をエッチングするときに、配線パターン部を形成する場所のみをエッチングしてもよい。これにより、セラミック基板の劣化を抑制することができる。
【００３５】
［変形例４］
上述の実施形態では、セラミック配線基板１は、発光ダイオードや半導体レーザなどの発光素子やパワー半導体素子などの「電子部品」を搭載可能な配線基板であるとした。しかしながら、「電子部品」はこれに限定されない。配線パターン部３０に接合されるはんだバンプを有するチップなどであってもよい。
【００３６】
［変形例５］
上述の実施形態では、セラミック配線基板の製造方法では、配線パターン部を形成する前に、配線パターン部を形成する位置をエッチングによって凹凸形状を形成するとした。しかしながら、凹凸形状を形成する方法は、これに限定されない。例えば、スパッタなどによって、配線パターン部を形成する位置に凹凸形状を形成してもよい。
【００３７】
以上、実施形態、変形例に基づき本態様について説明してきたが、上記した態様の実施の形態は、本態様の理解を容易にするためのものであり、本態様を限定するものではない。本態様は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得るとともに、本態様にはその等価物が含まれる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することができる。
【符号の説明】
【００３８】
１…セラミック配線基板
１０…セラミック基板
１１…主面
１１ａ…一部
１３…孔
２０…ビア導体
２１…表面
３０、３０ａ…配線パターン部
３１…表面
４０…酸化膜
Ａ１１…領域
【図１】
2020188198.tif 000003
【図２】
2020188198.tif 000004
【図３】
2020188198.tif 000005
【図４】
2020188198.tif 000006
【図５】
2020188198.tif 000007