(57)【要約】【課題】駆動部の出力素子を共通として、定電圧および定電流の２つの制御機能を備えつつ、低コストで構成できるゲート駆動回路を提供する。【解決手段】ＩＧＢＴ１は直流電源ＶＤからシャント抵抗２、ゲート駆動回路１０のＭＯＳＦＥＴ３およびゲート抵抗４を介してゲート駆動信号が与えられる。ゲート駆動回路１０は、定電流駆動回路２０および定電圧駆動回路３０を備え、１個のＭＯＳＦＥＴ３を駆動制御する。ゲート駆動回路１０は、定電流駆動回路２０によりＭＯＳＦＥＴ３に定電流Ｉｇを流してＩＧＢＴ１のゲート電圧を所定の電圧変化率で上昇させる。ＩＧＢＴ１のゲート電圧が所定のゲート電圧Ｖｇに達すると、ゲート駆動回路１０は、定電圧駆動回路３０により出力端子Ｂの出力電圧Ｖｏｕｔを定電圧となるように制御する。【選択図】図１
2020096222.tif 000002
【特許請求の範囲】
【請求項１】
ゲート駆動形スイッチング素子（１、１ａ）のゲートにゲート駆動信号を与える出力素子（３）と、
前記ゲート駆動形スイッチング素子のゲートに前記ゲート駆動信号を定電流で与えるように前記出力素子を制御する定電流駆動回路（２０、２０ａ、２０ｂ、２０ｃ、２０ｘ）と、
前記ゲート駆動形スイッチング素子のゲートに前記ゲート駆動信号を定電圧で与えるように前記出力素子を制御する定電圧駆動回路（３０、３０ａ、３０ｂ、３０ｃ、３０ｙ、３０ｚ）とを備えたゲート駆動回路。
【請求項２】
前記定電流駆動回路は、
第１参照電圧を発生させる第１参照電源（２２、２２ｘ）と、
電源から前記出力素子に至る経路に設けられるシャント抵抗（２、２ｘ）と、
前記シャント抵抗と前記出力素子との間の電圧が前記第１参照電圧に近づくように前記出力素子を制御し、前記出力素子に前記シャント抵抗の抵抗値と前記第１参照電圧とによって決まるシャント電流を流すように制御する第１差動アンプ（２１、２１ａ）とを備えた請求項１に記載のゲート駆動回路。
【請求項３】
前記定電圧駆動回路は、
第２参照電圧を発生させる第２参照電源（３２、３２ｙ）と、
前記ゲート駆動形スイッチング素子のゲート電圧が前記第２参照電圧に近づくように前記出力素子を制御する第２差動アンプ（３１、３１ａ）とを備えた請求項１または２に記載のゲート駆動回路。
【請求項４】
前記定電流駆動回路（２０ａ、２０ｘ）は、前記出力素子の前記シャント電流値を調整可能に設けられる請求項１から３のいずれか一項に記載のゲート駆動回路。
【請求項５】
前記定電圧駆動回路（３０ｙ、３０ｚ）は、前記ゲート駆動形スイッチング素子に与えるゲート電圧を調整可能に設けられる請求項１から４のいずれか一項に記載のゲート駆動回路。
【請求項６】
前記定電流駆動回路は、前記ゲート駆動形スイッチング素子のゲート電圧が所定レベルに到達するまで定電流を与え、
前記定電圧駆動回路は、前記ゲート駆動形スイッチング素子のゲート電圧が所定レベルに到達した後に定電圧を与える請求項１から５のいずれか一項に記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート駆動回路に関する。
【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴなどのゲート駆動形スイッチング素子は、短絡等が発生して過電流が流れる場合に、その過電流が流れ続けるとスイッチング素子自身に急激な温度上昇が発生して破壊に至ることがある。スイッチング素子の短絡で過電流が流れるときに発生する短絡エネルギーは、例えばＩＧＢＴではゲート-エミッタ間に発生しているゲート電圧が高いほど大きくなる。このため、スイッチング素子を駆動するゲート駆動回路においては、短絡エネルギーを低減して破壊を防止することを目的として、オン駆動時にゲート電圧を一定に制御することが求められる。
【０００３】
このようなスイッチング素子を駆動するゲート駆動回路としては、定電圧制御型のものや定電流制御型のものがある。この場合、定電圧制御型のものは、定電圧制御回路のみでゲート電圧を一定に制御しながらスイッチングオン駆動可能である。このため定電圧制御型のものは、定電流駆動型よりも素子点数を少なくできるためコストを抑えられるメリットがあるが、スイッチング損失が大きいという課題がある。
【０００４】
一方、定電流制御型のものは、定電圧駆動型よりもスイッチング損失が小さいというメリットがあるが、上流に電源回路を設ける必要があり、一般的には複数の出力パワー素子を直列に接続する必要があるため、コストが高くなるという課題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−１４０２７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、定電圧および定電流の２つの制御機能を備え、且つ駆動部の出力素子を増設することがない低コストな構成のゲート駆動回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載のゲート駆動回路は、ゲート駆動形スイッチング素子のゲートにゲート駆動信号を与える出力素子と、前記ゲート駆動形スイッチング素子のゲートに前記ゲート駆動信号を定電流で与えるように前記出力素子を制御する定電流駆動回路と、前記ゲート駆動形スイッチング素子のゲートに前記ゲート駆動信号を定電圧で与えるように前記出力素子を制御する定電圧駆動回路とを備えている。
【０００８】
上記構成を採用することにより、ゲート駆動形スイッチング素子のゲートに対して、出力素子によりゲート駆動信号を与える構成で、定電流駆動回路はゲート駆動信号を定電流で与えるように制御し、定電圧駆動回路はゲート駆動信号を定電圧で与えるように制御する。これにより、ゲート駆動形スイッチング素子は、ゲート電圧が定電流により一定の電圧上昇率で上昇し、この後所定のゲート電圧に達すると、定電圧を保持するように制御される。そして、この場合に、定電流制御および定電圧制御のいずれも一つの出力素子を介して実施することができ、低コストで構成することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態を示す電気的構成図
【図２】第１実施形態を示す適用装置の全体の電気的構成図
【図３】第１実施形態を示すタイムチャート
【図４】第２実施形態を示す電気的構成図
【図５】第３実施形態を示す電気的構成図
【図６】第４実施形態を示す電気的構成図
【図７】第５実施形態を示す電気的構成図
【図８】第６実施形態を示す電気的構成図（その１）
【図９】第６実施形態を示す電気的構成図（その２）
【図１０】第７実施形態を示す電気的構成図（その１）
【図１１】第７実施形態を示す電気的構成図（その２）
【発明を実施するための形態】
【００１０】
（第１実施形態）
以下、本発明の第１実施形態について、図１〜図３を参照して説明する。
電気的構成を示す図１において、ゲート駆動回路１０は、ゲート駆動形スイッチング素子としてのＩＧＢＴ１を駆動するものである。ゲート駆動回路１０は、入力端子Ａに直流電源ＶＤから電流検出用のシャント抵抗２を介して給電され、出力素子としてのＰチャンネル型のＭＯＳＦＥＴ３のソース−ドレイン間を介して出力端子Ｂにゲート駆動信号を出力する。出力端子Ｂはゲート抵抗４を介してＩＧＢＴ１のゲートに接続される。
【００１１】
ゲート駆動回路１０は、定電流駆動回路２０および定電圧駆動回路３０を備えている。定電流駆動回路２０は、第１差動アンプ２１および第１参照電源２２を有する。第１差動アンプ２１の反転入力端子には入力端子Ａからシャント抵抗２を介して直流電源ＶＤから入力電圧Ｖｉｎが入力され、非反転入力端子には直流電源ＶＤから第１参照電源２２を介して第１参照電圧Ｖｒｅｆ１が入力される。
【００１２】
定電圧駆動回路３０は、３入力型の第２差動アンプ３１、第２参照電源３２および分圧抵抗３３、３４を備えている。分圧抵抗３３および３４は直列接続することで分圧回路を構成し、出力端子Ｂとグランドとの間に接続される。分圧抵抗３３および３４の共通接続点Ｐは、出力端子Ｂの出力電圧Ｖｏｕｔを分圧した電圧を出力する。第２差動アンプ３１の反転入力端子には第２参照電源３２の第２参照電圧Ｖｒｅｆ２が入力され、第１非反転入力端子には第１差動アンプ２１の出力信号が入力され、第２非反転入力端子には分圧抵抗３３を介して出力電圧Ｖｏｕｔの分圧電圧が入力される。
【００１３】
第２差動アンプ３１は、反転入力端子に入力されている第２参照電圧Ｖｒｅｆ２に対して、第１および第２非反転入力端子のいずれか小さい値との差を演算して差の値に応じた信号を出力する。つまり、第２差動アンプ３１は、第１差動アンプ２１の出力電圧および出力電圧Ｖｏｕｔの分圧電圧のいずれか小さい方の電圧値に対して、第２参照電圧Ｖｒｅｆ２との差に相当する電圧をＭＯＳＦＥＴ３のゲートに出力する。
【００１４】
なお、上記構成はＩＧＢＴ１をオン駆動するための構成であるが、ゲート駆動回路１０としては、オフ駆動をするための回路構成も備えている。例えばＮチャンネル型のＭＯＳＦＥＴが、ＩＧＢＴ１のゲートとグランドとの間に接続され、ＭＯＳＦＥＴ３がオフされた後にオン駆動され、ＩＧＢＴ１のゲート電荷を放電させてオフ動作させるように構成されている。
【００１５】
また、上記構成のゲート駆動回路１０は、外部からハイレベル（オン）のゲート駆動信号Ｓｇが与えられると、ＩＧＢＴ１にゲート電圧を印加してオン動作させる。同様に、ゲート駆動回路１０は、オフ指示のローレベルのゲート駆動信号Ｓｇが与えられると、ＩＧＢＴ１へのゲート電圧印加を停止すると共に、ゲート電荷を放電させてオフ動作させる。
【００１６】
次に、上記構成を採用したゲート駆動回路１０の使用形態の一例となる電気的構成を図２により説明する。モータと発電機との機能を兼ね備えた電動発電機１００と電力変換装置２００からなる構成である。電動発電機１００は、電気自動車などで用いられるものである。電力変換装置２００は、バッテリ４０から三相交流を生成して電動発電機１００を回転駆動すると共に、電動発電機１００による発電出力を直流に変換してバッテリ４０に充電する機能を有する。
【００１７】
電力変換装置２００は、直流電源部２０１および三相インバータ部２０２を備える。直流電源部２０１において、直流電源であるバッテリ４０にはコンデンサ４１が並列に接続されている。バッテリ４０から昇圧コイル４２にスイッチング素子４３および４４のオンオフ制御により通電して高圧を発生させ、出力段に接続されたコンデンサ４５に充電することで高電圧直流電源を生成する。
【００１８】
三相インバータ部２０２は、６個のＩＧＢＴ１ａ〜１ｆを備え、三相のインバータ回路を形成している。三相の各アームの出力が電動発電機１００の３つの各端子に接続される。６個のＩＧＢＴ１ａ〜１ｆは、同様に構成された駆動回路１０ａ〜１０ｆによりゲート電圧が与えられて駆動制御される。駆動回路１０ａ〜１０ｆは、いずれも図１に示したゲート駆動回路１０と同等の構成である。
【００１９】
次に、上記構成の電力変換装置２００の動作について簡単に説明をし、その後、ゲート駆動回路１０の動作について、図３のタイムチャートも参照して説明する。
電力変換装置２００において、直流電源部２０１は、電動発電機１００を回転駆動させる場合には、ＩＧＢＴ４３および４４をオンオフ制御することにより、バッテリ４０の端子電圧を昇圧コイル４２により昇圧させてコンデンサ４５に充電する。三相インバータ２０２では、コンデンサ４５を直流電源としてＩＧＢＴ１ａ〜１ｆをそれぞれの駆動回路１０ａ〜１０ｆによりオンオフ駆動され、三相交流を生成して電動発電機１００に給電する。
【００２０】
一方、電動発電機１００が発電機として機能する場合には、回転により生ずる三相交流を、三相インバータ回路２０２を介して直流に変換してコンデンサ４５に充電する。コンデンサ４５の電荷は、直流電源部２０１においてＩＧＢＴ４３および４４をオンオフ駆動させることで昇圧コイル４２を介して降圧した直流電圧でバッテリ４０に充電する。
【００２１】
これにより、電動発電機１００は、電力変換装置２００によりバッテリ４０の電源を三相交流にして給電して回転駆動され、発電機として電力を回生する場合には電力変換装置２００により直流変換および降圧してバッテリ４０に戻すことができる。
【００２２】
次に、ゲート駆動回路１０の作用について説明する。ゲート駆動回路１０は、図３（ａ）に示すように、時刻ｔ０で外部からオン指示のハイレベルのゲート駆動信号Ｓｇが与えられると、時刻ｔ１から動作を開始する。まず、定電流駆動回路２０においては、直流電源ＶＤからシャント抵抗２を介して入力端子Ａに入力電圧Ｖｉｎとして与えられる。これにより、第１差動アンプ２１は参照電圧Ｖｒｅｆ１で設定された電圧よりも高い電圧が反転入力端子に与えられるので、ＭＯＳＦＥＴ３をオンさせる。このとき、直流電源ＶＤからシャント抵抗２に流れる電流Ｉｇにより電圧降下が生じて入力電圧Ｖｉｎは直流電源ＶＤの端子電圧よりも下がる。
【００２３】
入力電圧Ｖｉｎは、直流電源ＶＤからシャント抵抗２に流れる電流Ｉｇとの積で得られる電圧分だけ下がった電圧となるから、シャント抵抗２の抵抗値をＲｓとすると、入力電圧Ｖｉｎは、直流電源ＶＤの電圧からシャント抵抗２での電圧降下分（Ｒｓ×Ｉｇ）だけ下がった電圧となる。
【００２４】
第１差動アンプ２１は、入力電圧Ｖｉｎと第１参照電圧Ｖｒｅｆ１で設定される電圧との差分に応じた信号を出力する。第１差動アンプ２１の出力は、シャント抵抗２に第１参照電圧Ｖｒｅｆ１で設定された所定のゲート電流Ｉｇが流れるように制御する。この第１差動アンプ２１の出力信号は、定電圧駆動回路３０の第２差動アンプ３１に入力される。
【００２５】
定電圧駆動回路３０においては、出力端子Ｂの出力電圧Ｖｏｕｔが、第２参照電圧Ｖｒｅｆ２で設定される所定のゲート電圧Ｖｇとなるように制御する。この場合、出力端子Ｂの出力電圧Ｖｏｕｔが所定のゲート電圧Ｖｇに達していない状態では、第２非反転入力端子に与える電圧が低いので、図３（ｅ）に示すように、ＭＯＳＦＥＴ３をフルオンさせようとする。
【００２６】
しかし、第２差動アンプ３１においては、第１差動アンプ２１からの出力信号と第２参照電圧Ｖｒｅｆ２との差分に相当する値の方が小さいので、図３（ｄ）に示すように、第１差動アンプ２１からの出力信号が支配的な制御要素となり、結果として定電流を流すためのゲート信号がＭＯＳＦＥＴ３のゲートに出力される制御状態となる。
【００２７】
これにより、ＭＯＳＦＥＴ３は、図３（ｃ）に示すように、ゲート電流Ｉｇが定電流で流れるように制御され、出力端子ＢからＩＧＢＴ１のゲートに出力される。ＩＧＢＴ１は、ゲートに定電流Ｉｇが流れてゲート容量に定電流で充電されることで、図３（ｂ）に示すように、ゲート電圧Ｖｇは一定の電圧変化率で上昇する。なお、途中ＩＧＢＴ１のゲート電圧が一定となるミラー期間に入ると、ミラー期間が終了する時刻ｔ２までの期間中、ゲート電圧Ｖｇはミラー電圧Ｖｍｒに固定される。この結果、時刻ｔ０からｔ２までの期間Ｔ１は定電流駆動回路２０による制御が実施される定電流駆動期間となる。
【００２８】
時刻ｔ２になってミラー期間が終了すると、ＩＧＢＴ１のゲート電圧Ｖｇは再び一定の電圧変化率で上昇してゆく。この後、ＩＧＢＴ１のゲートへの充電が進んでゲート電圧Ｖｇが所定レベルに近づくと、ＭＯＳＦＥＴ３のゲート電流Ｉｇは低下してゆき、時刻ｔ３でゲート電圧Ｖｇが所定レベルに達する。この結果、時刻ｔ２からｔ３までの期間Ｔ２は、定電流駆動の制御状態から定電圧駆動の制御状態に移行する定電流−定電圧移行期間となる。また、期間Ｔ１およびＴ２の期間中は、定電流駆動回路２０により定電流制御が行われ、ＭＯＳＦＥＴ３が定電流出力で制御される状態である。
【００２９】
そして、時刻ｔ３以降の状態では、電流Ｉｇがほとんどゼロになるので、図３（ｄ）に示すように、定電流駆動回路２０の第１差動アンプ２１はＭＯＳＦＥＴ３をフルオンさせて電流を流そうとする。一方、定電圧駆動回路３０の出力電圧Ｖｏｕｔが所定のゲート電圧Ｖｇに達したことで、第２差動アンプ３１においては、第２参照電圧Ｖｒｅｆ２とほぼ同じレベルになる。このため、第２差動アンプ３１は、ＭＯＳＦＥＴ３をオフさせる出力となる。
【００３０】
つまり、時刻ｔ３以降においては、第２差動アンプ３１は、第１差動アンプ２１からの信号出力にかかわらず、出力電圧Ｖｏｕｔが所定電圧に達したことでＭＯＳＦＥＴ３のゲートに対する電流出力を停止する状態となる。これにより、第２差動アンプ３１は、以後、図３（ｅ）に示すように、ＩＧＢＴ１のゲート電圧Ｖｇが変動すると、これに応じてＭＯＳＦＥＴ３を制御してＩＧＢＴ１にゲート電流を流してゲート電圧Ｖｇを保持する制御状態となる。
【００３１】
このようにして、ＩＧＢＴ１のゲート電圧を与えるＭＯＳＦＥＴ３は、ゲート駆動回路１０により、オンした直後は定電流駆動回路２０の制御により定電流駆動を実施し、この後ゲート電圧Ｖｇが所定レベルに達すると定電圧駆動回路３０により定電圧駆動が実施されるようになる。
【００３２】
なお、この後、時刻ｔ４でローレベルのゲート駆動信号Ｓｇが与えられると、ゲート駆動回路１０は、時刻ｔ５でオフ駆動回路によりＩＧＢＴ１のゲート電荷を放電させて図３（ｂ）示のようにゲート電圧Ｖｇをゼロまで低下させて、ＩＧＢＴ１をオフ動作させる。この結果、時刻ｔ３からｔ５までの期間Ｔ３は、定電圧駆動回路３０による制御が実施される定電圧駆動期間となる。
【００３３】
このような第１実施形態によれば、共通の出力素子としてＭＯＳＦＥＴ３を設けて、ＩＧＢＴ１のゲートを定電流駆動回路２０および定電圧駆動回路３０により自動的に制御を切り替えて駆動することができるので、低コストでゲート駆動回路１０を構成することができる。
【００３４】
（第２実施形態）
図４は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ゲート駆動回路１０ａは、定電流駆動回路２０ａおよび定電圧駆動回路３０ａを備え、ＭＯＳＦＥＴ３のゲートに対して定電流駆動回路２０ａによりゲート信号を出力する構成である。
【００３５】
定電流駆動回路２０ａは、第１差動アンプ２１に代えて第１差動アンプ２１ａを備える。第１差動アンプ２１ａは、３入力型のもので、第１実施形態における定電圧駆動回路３０の第２差動アンプ３１に相当する機能を備える。一方、定電圧駆動回路３０ａは、第２差動アンプ３１に代えて２入力の第２差動アンプ３１ａを備える。この第２実施形態では、第１実施形態における第１差動アンプ２１と第２差動アンプ３１とを機能的に入れ替えた構成を採用している。
【００３６】
定電流駆動回路２０ａにおいては、第１差動アンプ２１ａは、第１反転入力端子に直流電源ＶＤからシャント抵抗２および入力端子Ａを介して入力電圧Ｖｉｎが入力される。また、第１差動アンプ２１ａは、第２反転入力端子に第２差動アンプ３１ａの出力信号が入力され、非反転入力端子に直流電源ＶＤから第１参照電源２２を介して第１参照電圧Ｖｒｅｆ１が入力される。第１差動アンプ２１ａの出力端子はＭＯＳＦＥＴ３のゲートに接続され、ゲート電圧を印加する。
【００３７】
また、定電圧駆動回路３０ａにおいては、第２差動アンプ３１ａは、反転入力端子に第２参照電源３２の第２参照電圧Ｖｒｅｆ２が入力され、非反転入力端子に分圧抵抗３３を介して出力電圧Ｖｏｕｔの分圧電圧が入力される。
【００３８】
第１差動アンプ２１ａは、非反転入力端子に入力されている第１参照電圧Ｖｒｅｆ１に対して、第１および第２反転入力端子の値との差が小さい方の電圧値に対応して第１参照電圧Ｖｒｅｆ１との差に相当する電圧をＭＯＳＦＥＴ３のゲートに出力する。
【００３９】
これにより、第１差動アンプ２１ａは、第１実施形態の第２差動アンプ３１と同様にしてＭＯＳＦＥＴ３に対してゲート駆動信号を生成するようになる。したがって、ゲート駆動回路１０ａは、ＩＧＢＴ１がオンした直後は定電流駆動回路２０ａの制御により定電流駆動を実施し、この後ゲート電圧Ｖｇが所定レベルに達すると定電圧駆動回路３０ａにより定電圧駆動が実施されるようになる。
この結果、このような第２実施形態によっても第１実施形態と同様の作用効果を得ることができる。
【００４０】
（第３実施形態）
図５は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、ＭＯＳＦＥＴ３は、ソースが入力端子Ａを介して直流電源ＶＤに直接接続され、ドレインはシャント抵抗２を介して出力端子Ｂに接続されている。
【００４１】
ゲート駆動回路１０ｂは、第１実施形態におけるゲート駆動回路１０を前提とし、定電圧駆動回路３０ｂは、定電圧駆動回路３０と同等の構成としている。定電流駆動回路２０ｂは、第１差動アンプ２１の両端子間にシャント抵抗２の両端子が接続され、シャント抵抗２の端子間電圧が入力される。
【００４２】
上記構成によれば、第１実施形態と同様にしてシャント抵抗２に流れる電流Ｉｇに比例した電圧が発生する。定電流駆動回路２０ｂは、第１差動アンプ２１によりＭＯＳＦＥＴ３のゲートに対して第２参照電圧Ｖｒｅｆ２で設定された定電流Ｉｇが流れるようにゲート駆動信号を出力する。
【００４３】
このとき、定電圧駆動回路３０ｂは、出力端子Ｂの出力電圧Ｖｏｕｔが所定電圧に達していないことで第２差動アンプ３１への入力信号は小さくなるので、第２参照電圧Ｖｒｅｆ２との差が大きくなる。一方、定電流駆動回路２０ｂの第１差動アンプ２１からの出力信号と第２参照電圧Ｖｒｅｆ２との差は小さくなる。この結果、この状態では、定電流駆動回路２０ｂによる定電流制御状態となる。
【００４４】
ＭＯＳＦＥＴ３のゲート電圧Ｖｏｕｔが、ミラー期間を過ぎて所定のゲート電圧Ｖｇに達すると、出力端子Ｂから定電圧駆動回路３０ｂの第２差動アンプ３１への信号が大きくなり、第２参照電圧Ｖｒｅｆ２との差が小さくなる。一方、これによってゲート電流Ｉｇがほぼゼロになるので、第１差動アンプ２１からの出力信号は大きくなる。この結果、この状態では定電圧駆動回路３０ｂによる定電圧制御状態となる。
したがって、このような第３実施形態によっても第１実施形態と同様の作用効果をえることができる。
【００４５】
（第４実施形態）
図６は第４実施形態を示すもので、以下、第３実施形態と異なる部分について説明する。この実施形態では、第３実施形態のシャント抵抗２を省略し、ゲート電流Ｉｇの検出をゲート抵抗４により行う構成としている。
【００４６】
この構成によっても、第３実施形態と同様にしてＭＯＳＦＥＴ３にゲート駆動信号を出力することができ、同様にしてＩＧＢＴ１の駆動制御を行うことができ、同様の効果を得ることができる。
【００４７】
また、この構成では、ゲート抵抗４を電流検出に用いるので、ゲート電流検出動作とゲート入力抵抗との機能を兼ね備えることができる場合には、抵抗素子の個数を減らすことができる。
【００４８】
（第５実施形態）
図７は第５実施形態を示すもので、以下、第２実施形態と異なる部分について説明する。この実施形態では、ゲート駆動回路１０ａは、第２実施形態と同様の構成を採用している。また、制御対象となるゲート駆動形スイッチング素子としてＩＧＢＴ１に代えてｎチャンネル型のＭＯＳＦＥＴ１ａを駆動する構成である。
【００４９】
上記構成によれば、ＭＯＳＦＥＴ１ａは、第２実施形態と同様にして、オン駆動時にははじめに定電圧駆動回路２０ａにより定電流駆動制御され、ゲート電圧が所定レベルに達すると定電圧駆動回路３０ａにより定電圧駆動制御がなされる。
したがって、このような第５実施形態によっても、第２実施形態と同様の作用効果を得ることができる。
【００５０】
（第６実施形態）
図８および図９は第６実施形態を示すもので、以下、第５実施形態と異なる部分について説明する。第６実施形態においては、図８および図９のそれぞれの定電流駆動制御において、定電流Ｉｇの値を設定変更することができる構成を採用している。
【００５１】
図８に示すものでは、第５実施形態のゲート駆動回路１０ａにおいて、定電流駆動回路２０ａに代えて定電流駆動回路２０ｘを設けたゲート駆動回路１０ｘとしている。定電流駆動回路２０ｘにおいては、第１参照電圧Ｖｒｅｆ１を与える第１参照電源２２に代えて、可変第１参照電圧Ｖｒｅｆ１ｘを与える可変第１参照電源２２ｘを設けている。
【００５２】
この構成を採用することにより、定電流駆動回路２０ｘでは、ＭＯＳＦＥＴ３のゲートに定電流Ｉｇを流す場合のレベルを、可変第１参照電圧Ｖｒｅｆ１ｘを調整することで異なるレベルに設定することができる。これによって、ＭＯＳＦＥＴ１ａのゲート電圧Ｖｇを上昇させる場合の電圧変化率を調整することができる。
【００５３】
また、図９に示すものでは、ゲート駆動回路１０ａは第５実施形態のままとし、所定のシャント抵抗Ｒを有するシャント抵抗２に代えて、可変シャント抵抗Ｒｘを設定可能な可変シャント抵抗２ｘを設ける構成としている。これにより、電流Ｉｇが同じでも可変シャント抵抗２ｘの可変シャント抵抗Ｒｘの値が変更されることで入力端子Ａの入力電圧Ｖｉｎが変化する。このため、第１参照電圧Ｖｒｅｆ１で設定された定電流のレベルが実質的に異なるレベルに設定されたこととなる。これによって、ＭＯＳＦＥＴ１ａのゲート電圧Ｖｇを上昇させる場合の電圧変化率を調整することができる。
【００５４】
このような第６実施形態によれば、可変第１参照電圧Ｖｒｅｆ１ｘを可変第１参照電源２２ｘで調整したり、あるいは可変シャント抵抗２ｘにより可変シャント抵抗値Ｒｘの抵抗値を調整することで、定電流Ｉｇのレベルを異なるレベルに設定することができる。これにより、ＭＯＳＦＥＴ３の特性や制御対象となるＭＯＳＦＥＴ１ａの特性のばらつきに対応したり、異なる条件での駆動制御を簡単に実施することができる。
【００５５】
（第７実施形態）
図１０および図１１は第７実施形態を示すもので、以下、第５実施形態と異なる部分について説明する。第７実施形態においては、図１０および図１１のそれぞれの定電圧駆動制御において、定電圧Ｖｇの値を設定変更することができる構成を採用している。
【００５６】
図１０に示すものでは、第５実施形態のゲート駆動回路１０ａにおいて、定電圧駆動回路３０ａに代えて、定電圧駆動回路３０ｙを設けたゲート駆動回路１０ｙとしている。定電圧駆動回路３０ｙにおいては、第２参照電圧Ｖｒｅｆ２を与える第２参照電源３２に代えて、可変第２参照電圧Ｖｒｅｆ２ｙを与える可変第２参照電源３２ｙを設けている。
【００５７】
この構成を採用することにより、定電圧駆動回路３０ｙでは、ＭＯＳＦＥＴ３のゲートに定電圧Ｖｇを与える場合のレベルを、可変第２参照電圧Ｖｒｅｆ２ｙを調整することで異なるレベルに設定することができる。これによって、ＭＯＳＦＥＴ１ａのゲート電圧Ｖｇをどのレベルに設定するかを調整することができる。
【００５８】
また、図１１に示すものでは、第５実施形態のゲート駆動回路１０ａにおいて、定電圧駆動回路３０ａに代えて、定電圧駆動回路３０ｚを設けたゲート駆動回路１０ｚとしている。定電圧駆動回路３０ｚにおいては、出力電圧Ｖｏｕｔを検出する分圧抵抗３３および３４に代えて、可変分圧抵抗３３ｚおよび３４ｚを設ける構成としている。
【００５９】
この構成を採用することにより、定電圧駆動回路３０ｚでは、ＭＯＳＦＥＴ３のゲートに定電圧Ｖｇを与える場合のレベルを、出力端子Ｂの出力電圧Ｖｏｕｔを検出する電圧レベルを調整可能としている。これによって、ＭＯＳＦＥＴ１ａのゲート電圧Ｖｇをどのレベルに設定するかを調整することができる。
【００６０】
このような第７実施形態によれば、可変第２参照電圧Ｖｒｅｆ２ｙを可変第２参照電源３２ｙで調整したり、可変分圧抵抗３３ｚおよび３４ｚの抵抗値を調整することで出力電圧Ｖｏｕｔの検出レベルを異なるレベルに設定することができる。これにより、ＭＯＳＦＥＴ３の特性や制御対象となるＭＯＳＦＥＴ１ａの特性のばらつきに対応したり、異なる条件での駆動制御を簡単に実施することができる。
【００６１】
（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００６２】
第１、第３、第４実施形態において、ＩＧＢＴ１に代えて制御対象をＭＯＳＦＥＴ１ａとすることができる。第５〜第７実施形態において、ＭＯＳＦＥＴ１ａに代えて制御対象をＩＧＢＴ１とすることができる。
【００６３】
第６実施形態および第７実施形態では、可変第１参照電圧Ｖｒｅｆ１ｘあるいは可変第２参照電圧Ｖｒｅｆ２ｙのレベル設定変更や、可変シャント抵抗２ｘあるいは可変分圧抵抗３３ｚ、３４ｚの抵抗値の設定変更について、手動によりあるいは電気的に設定可能な構成とすることもできる。また電気的に設定する構成では、所定の制御レベルを達成させるための自動調整する回路を別途設けることもできる。
第１〜第７実施形態は、互いに適宜組み合わせた複合的なゲート駆動回路を構成することができる。
【００６４】
本実施形態のゲート駆動回路１０、１０ａ、１０ｂ、１０ｃ、１０ｘ、１０ｙ、１０ｚは、電動発電機１００を駆動する三相インバータ２０２のＩＧＢＴ１ａ〜１ｆ以外の回路構成におけるゲート駆動形スイッチング素子にも適用することができる。
【００６５】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００６６】
図面中、１はＩＧＢＴ（ゲート駆動形スイッチング素子）、１ａはＭＯＳＦＥＴ（ゲート駆動形スイッチング素子）、２はシャント抵抗、２ｘは可変シャント抵抗、３はＭＯＳＦＥＴ（出力素子）、１０、１０ａ、１０ｂ、１０ｃ、１０ｘ、１０ｙ、１０ｚはゲート駆動回路、２０、２０ａ、２０ｂ、２０ｃ、２０ｘは定電流駆動回路、２１、２１ａは第１差動アンプ、２２は第１参照電源、２２ｘは可変第１参照電源（第１参照電源）、３０、３０ａ、３０ｂ、３０ｃ、３０ｙ、３０ｚは定電圧駆動回路、３１、３１ａは第２差動アンプ、３２は第２参照電源、３２ｙは可変第２参照電源（第２参照電源）、３３、３４は分圧抵抗、３３ｚ、３４ｚは可変分圧抵抗（分圧抵抗）である。
【図１】
2020096222.tif 000003
【図２】
2020096222.tif 000004
【図３】
2020096222.tif 000005
【図４】
2020096222.tif 000006
【図５】
2020096222.tif 000007
【図６】
2020096222.tif 000008
【図７】
2020096222.tif 000009
【図８】
2020096222.tif 000010
【図９】
2020096222.tif 000011
【図１０】
2020096222.tif 000012
【図１１】
2020096222.tif 000013