(57)【要約】【課題】できるだけ隙間なく配列するのに適し、かつアンダーフィル樹脂を流し込むことが容易な構造の半導体装置を提供する。【解決手段】本半導体装置は、配線基板と、前記配線基板にフリップチップ実装された複数の半導体チップと、前記配線基板と各々の前記半導体チップの対向する面との間に設けられた樹脂と、を有し、前記配線基板は、複数の前記半導体チップが行列状に実装されるチップ実装領域と、前記チップ実装領域の一端側に設けられた樹脂注入領域と、を備え、前記チップ実装領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも内側に位置し、前記樹脂注入領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも外側に突起する。【選択図】図１
2020188225.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板にフリップチップ実装された複数の半導体チップと、
前記配線基板と各々の前記半導体チップの対向する面との間に設けられた樹脂と、を有し、
前記配線基板は、
複数の前記半導体チップが行列状に実装されるチップ実装領域と、
前記チップ実装領域の一端側に設けられた樹脂注入領域と、を備え、
前記チップ実装領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも内側に位置し、
前記樹脂注入領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも外側に突起する半導体装置。
【請求項２】
配線基板と、
前記配線基板にフリップチップ実装された複数の半導体チップと、
前記配線基板と各々の前記半導体チップの対向する面との間に設けられた樹脂と、を有し、
前記配線基板は、
複数の前記半導体チップが行列状に実装されるチップ実装領域と、
前記チップ実装領域の一端側に設けられた樹脂注入領域と、
前記チップ実装領域の他端側に、前記チップ実装領域を挟んで前記樹脂注入領域と対向して設けられた対向領域と、を備え、
前記チップ実装領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも内側に位置し、
前記樹脂注入領域及び前記対向領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも外側に突起する半導体装置。
【請求項３】
行列状に実装された前記半導体チップの外縁からの前記樹脂注入領域の突起量は、１ｍｍ以上である請求項１又は２に記載の半導体装置。
【請求項４】
平面視において、前記配線基板の３辺は前記半導体チップの外縁よりも内側に位置し、前記配線基板の１辺は前記半導体チップの外縁よりも外側に位置している請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
支持体上に、請求項１乃至４の何れか一項に記載の半導体装置を複数個、各々の前記半導体装置の前記配線基板が突起していない辺同士が隣接するように配列した半導体装置アレイ。
【請求項６】
シート状の配線基板に切れ込みを入れ、連結部と、前記連結部から同一方向に突起する複数の個片化領域と、を形成する工程と、
各々の前記個片化領域に、複数の半導体チップをフリップチップ実装する工程と、
各々の前記個片化領域と各々の前記半導体チップの対向する面との間に樹脂を流し込み硬化させる工程と、
各々の前記個片化領域を個片化する工程と、を有し、
前記切れ込みを入れる工程では、複数の前記半導体チップが行列状に実装されるチップ実装領域と、前記チップ実装領域の一端側に設けられた樹脂注入領域と、を形成し、
前記フリップチップ実装する工程では、
各々の前記個片化領域に、各々の前記半導体チップが行列状に実装され、
前記チップ実装領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも内側に位置し、
前記樹脂注入領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも外側に突起し、
前記樹脂を流し込む工程では、各々の前記個片化領域の前記樹脂注入領域から前記樹脂を流し込む半導体装置の製造方法。
【請求項７】
シート状の配線基板に切れ込みを入れ、連結部と、前記連結部から同一方向に突起する複数の個片化領域と、を形成する工程と、
各々の前記個片化領域に、複数の半導体チップをフリップチップ実装する工程と、
各々の前記個片化領域と各々の前記半導体チップの対向する面との間に樹脂を流し込み硬化させる工程と、
各々の前記個片化領域を個片化する工程と、を有し、
前記切れ込みを入れる工程では、複数の前記半導体チップが行列状に実装されるチップ実装領域と、前記チップ実装領域の一端側に設けられた樹脂注入領域と、前記チップ実装領域の他端側に、前記チップ実装領域を挟んで前記樹脂注入領域と対向して設けられた対向領域と、を形成し、
前記フリップチップ実装する工程では、
各々の前記個片化領域に、各々の前記半導体チップが行列状に実装され、
前記チップ実装領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも内側に位置し、
前記樹脂注入領域及び前記対向領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも外側に突起し、
前記樹脂を流し込む工程では、各々の前記個片化領域の前記樹脂注入領域及び／又は前記対向領域から前記樹脂を流し込む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置アレイに関する。
【背景技術】
【０００２】
従来、配線基板上に複数の半導体チップを行列状にフリップチップ実装した半導体装置をアレイ状に配列した半導体装置アレイが知られている。このような半導体装置アレイは、例えば、所定の電磁波等を検出する検出装置として利用できる。
【０００３】
このような半導体装置アレイでは、複数の半導体装置をできるだけ隙間なく配列するために、各々の半導体装置において、配線基板の外縁の全てが、行列状に実装された半導体チップの外縁よりも内側に位置する構造とされている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１４６５１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、配線基板上に複数の半導体チップをフリップチップ実装する場合、配線基板と半導体チップとの接続信頼性を向上するため、配線基板と半導体チップとの間にアンダーフィル樹脂を流し込み硬化させる。
【０００６】
上記のような、配線基板の外縁の全てが、行列状に実装された半導体チップの外縁よりも内側に位置する構造では、配線基板と半導体チップとの間にニードルからアンダーフィル樹脂を流し込むことが極めて困難であった。
【０００７】
本発明は、上記の点に鑑みてなされたものであり、できるだけ隙間なく配列するのに適し、かつアンダーフィル樹脂を流し込こむことが容易な構造の半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本半導体装置は、配線基板と、前記配線基板にフリップチップ実装された複数の半導体チップと、前記配線基板と各々の前記半導体チップの対向する面との間に設けられた樹脂と、を有し、前記配線基板は、複数の前記半導体チップが行列状に実装されるチップ実装領域と、前記チップ実装領域の一端側に設けられた樹脂注入領域と、を備え、前記チップ実装領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも内側に位置し、前記樹脂注入領域の前記配線基板の外縁は、行列状に実装された前記半導体チップの外縁よりも外側に突起する。
【発明の効果】
【０００９】
開示の技術によれば、できるだけ隙間なく配列するのに適し、かつアンダーフィル樹脂を流し込こむことが容易な構造の半導体装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係る半導体装置を例示する図である。
【図２】図１に示す配線基板のみを示した平面図である。
【図３】第１実施形態に係る半導体装置の製造工程を例示する図（その１）である。
【図４】第１実施形態に係る半導体装置の製造工程を例示する図（その２）である。
【図５】第１実施形態に係る半導体装置の製造工程を例示する図（その３）である。
【図６】第１実施形態に係る半導体装置の製造工程を例示する図（その４）である。
【図７】第１実施形態の変形例１に係る半導体装置を例示する図である。
【図８】第２実施形態に係る半導体装置アレイを例示する図である。
【図９】第２実施形態の変形例１に係る半導体装置アレイを例示する平面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１２】
〈第１実施形態〉
［第１実施形態に係る半導体装置の構造］
まず、第１実施形態に係る半導体装置の構造について説明する。図１は、第１実施形態に係る半導体装置を例示する図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図である。
【００１３】
図１を参照すると、半導体装置１は、配線基板１０と、複数の半導体チップ２０と、バンプ３０と、アンダーフィル樹脂４０とを有している。又、配線基板１０は、絶縁層１１と、配線層１２と、ソルダーレジスト層１３とを有している。配線基板１０は、適宜、絶縁層１１の配線層１２とは反対側の面や、絶縁層１１内に配線層を有してもよく、それらをビア配線により相互に接続してもよい。
【００１４】
なお、本実施形態では、便宜上、半導体装置１の半導体チップ２０側を上側又は一方の側、絶縁層１１側を下側又は他方の側とする。又、各部位の半導体チップ２０側の面を一方の面又は上面、絶縁層１１側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置できる。又、平面視とは対象物を絶縁層１１の一方の面１１ａの法線方向から視ることを指し、平面形状とは対象物を絶縁層１１の一方の面１１ａの法線方向から視た形状を指すものとする。
【００１５】
図２は、図１に示す配線基板のみを示した平面図であり、図１に示す半導体装置１から半導体チップ２０とバンプ３０とアンダーフィル樹脂４０とを削除した図である。
【００１６】
図２を参照すると、配線基板１０には、複数の半導体チップ２０が行列状に実装されるチップ実装領域１０１が画定されている。ここで、チップ実装領域１０１とは、複数の半導体チップ２０が行列状に実装された際に、平面視で、各々の半導体チップ２０に隠れる配線基板１０の領域である。本実施形態では、６個の半導体チップ２０が３行２列に実装できるようにチップ実装領域１０１が画定されているが、これには限定されず、チップ実装領域１０１は任意の個数の半導体チップ２０を行列状に実装可能に画定できる。
【００１７】
チップ実装領域１０１の一端側（図１では下方側）には、アンダーフィル樹脂４０を形成する際に使用する樹脂注入領域１０２が設けられている。樹脂注入領域１０２の平面形状は、例えば、細長い長方形状であるが、これには限定されない。
【００１８】
図１に戻り、配線基板１０において、絶縁層１１は、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等の絶縁性樹脂から形成できる。絶縁層１１を構成する絶縁性樹脂は、熱硬化性樹脂であっても感光性樹脂であっても構わない。又、絶縁層１１は、補強部材を有しても構わない。補強部材としては、例えば、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布等が挙げられる。又、絶縁層１１は、シリカ（ＳｉＯ２）等のフィラーを有しても構わない。絶縁層１１の厚さは、例えば、５０〜５００μｍ程度である。
【００１９】
配線層１２は、絶縁層１１の一方の面１１ａに形成されている。配線層１２は、半導体チップ２０と接続されるパッドを含み、必要に応じて、他の配線パターンを含んでもよい。配線層１２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２の厚さは、例えば、５〜２０μｍ程度である。
【００２０】
ソルダーレジスト層１３は、絶縁層１１の一方の面１１ａに、配線層１２を覆うように形成されている。ソルダーレジスト層１３は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成できる。ソルダーレジスト層１３の厚さは、例えば１５〜３５μｍ程度である。
【００２１】
ソルダーレジスト層１３は、フィルム状の樹脂を硬化させて作製しても、液状の樹脂を硬化させて作製してもよいが、フィルム状の樹脂を硬化させて作製することが好ましい。フィルム状の樹脂を用いると、液状の樹脂を用いた場合と比べて、ソルダーレジスト層１３の上面の平坦性が向上するため、アンダーフィル樹脂４０を流し込む際の流動性が良くなる。
【００２２】
ソルダーレジスト層１３は、開口部１３ｘを有し、開口部１３ｘ内には配線層１２の上面の一部が露出している。開口部１３ｘの平面形状は、例えば、円形とである。必要に応じ、開口部１３ｘ内に露出する配線層１２の上面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等が挙げられる。
【００２３】
配線基板１０のチップ実装領域１０１には、複数の半導体チップ２０が、回路形成面２１ａをソルダーレジスト層１３側に向けて（フェースダウン状態で）、行列状にフリップチップ実装されている。
【００２４】
具体的には、各々の半導体チップ２０の電極パッド２２が、バンプ３０を介して、開口部１３ｘ内に露出する配線層１２と電気的に接続されている。バンプ３０は、例えば、はんだバンプである。はんだバンプの材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金、ＳｎとＢｉの合金等を用いることができる。
【００２５】
隣接する列における半導体チップ２０同士の間隔Ｇ１は、例えば、３０〜１００μｍ程度である。又、隣接する行における半導体チップ２０同士の間隔Ｇ２は、例えば、３０〜１００μｍ程度である。
【００２６】
半導体チップ２０は、半導体集積回路を有する本体２１と、本体２１の回路形成面２１ａに設けられた電極パッド２２とを有している。半導体チップ２０の機能は、特に限定されない。半導体チップ２０の大きさは、特に限定されないが、例えば、縦１０ｍｍ×横１０ｍｍ×厚さ１００〜３００μｍ程度である。
【００２７】
配線基板１０のソルダーレジスト層１３の上面と、各々の半導体チップ２０の回路形成面２１ａとは対向しており、対向する面間にはアンダーフィル樹脂４０が設けられている。なお、配線基板１０のソルダーレジスト層１３の上面と、各々の半導体チップ２０の回路形成面２１ａとの間の距離は、例えば、７０〜１００μｍ程度である。
【００２８】
なお、本実施形態では、一例として、４つの電極パッド２２を有する半導体チップ２０を６個実装する。そのため、配線基板１０のチップ実装領域１０１には４×６＝２４個の開口部１３ｘが形成され、各々の開口部１３ｘ内に配線層１２の上面の一部が露出している。そして、半導体チップ２０の各々の電極パッド２２は、バンプ３０を介して、対応する位置にある開口部１３ｘ内に露出する配線層１２と電気的に接続されている。
【００２９】
ここで、配線基板１０の外縁と行列状に実装された半導体チップ２０の外縁との位置関係について説明する。
【００３０】
図１及び図２を参照すると、樹脂注入領域１０２の外縁を除く配線基板１０の外縁（チップ実装領域１０１の配線基板１０の外縁）は、行列状に実装された半導体チップ２０の外縁よりも内側に位置している。
【００３１】
ここで、樹脂注入領域１０２の外縁を除く配線基板１０の外縁とは、チップ実装領域１０１において図１では破線で示し、図２では実線で示した部分である。図１では破線で示し、図２では実線で示した部分は、例えば、チップ実装領域１０１が四角形であれば、樹脂注入領域１０２が設けられている一辺側を除く３辺である。
【００３２】
なお、図１及び図２では、チップ実装領域１０１が配線基板１０の外縁まで画定されているので、樹脂注入領域１０２の外縁を除く配線基板１０の外縁を、樹脂注入領域１０２の外縁を除くチップ実装領域１０１の外縁と言い換えてもよい。
【００３３】
又、行列状に実装された半導体チップ２０の外縁とは、各々の半導体チップ２０において、隣接する半導体チップ２０と対向しない辺同士を結んだ線であり、例えば、四角形の４辺となる。
【００３４】
一方、樹脂注入領域１０２の配線基板１０の外縁は、行列状に実装された半導体チップ２０の外縁よりも外側に突起している。行列状に実装された半導体チップ２０の外縁からの樹脂注入領域１０２の突起量Ｌは、１〜２ｍｍ以上であることが好ましい。突起量Ｌが１〜２ｍｍ以上あれば、樹脂注入領域としての機能を十分に発揮できる。
【００３５】
［第１実施形態に係る半導体装置の製造方法］
次に、第１実施形態に係る半導体装置の製造方法について説明する。図３〜図６は、第１実施形態に係る半導体装置の製造工程を例示する図である。
【００３６】
まず、図３に示す工程では、シート状の配線基板１０Ｓを準備する。配線基板１０Ｓは、最終的に配線基板１０となる複数の領域を含む。配線基板１０の断面構造は、図１（ｂ）に示した通りである。
【００３７】
次に、図４に示す工程では、シート状の配線基板１０Ｓに、同一方向から平行な複数の切れ込みＳＬを入れ、連結部１０３と、複数の個片化領域１０Ｃと、余剰領域１０４とを形成する。切れ込みＳＬの幅Ｗは、例えば、１ｍｍ程度である。なお、図４では、４本の切れ込みＳＬにより、３つの個片化領域１０Ｃと、２つの余剰領域１０４とを形成する例を示すが、これには限定されない。
【００３８】
連結部１０３は、切れ込みＳＬが達していない領域であり、配線基板１０Ｓの長手方向の一端側に設けられる。
【００３９】
複数の個片化領域１０Ｃは、切れ込みＳＬにより互いに分離されて、連結部１０３の長手方向の一方側から同一方向に突起する。つまり、各々の個片化領域１０Ｃの一端側は連結部１０３により互いに連結されているが、各々の個片化領域１０Ｃの他端側（連結部１０３とは反対側）は、互いに連結されていない。
【００４０】
各々の個片化領域１０Ｃは、最終的に個片化されて配線基板１０となる領域である。各々の個片化領域１０Ｃには、複数の半導体チップ２０が行列状に実装されるチップ実装領域１０１と、チップ実装領域１０１の一端側に設けられた樹脂注入領域１０２とが形成される。言い換えれば、樹脂注入領域１０２が設けられるように、チップ実装領域１０１よりも長く切れ込みＳＬを入れる。
【００４１】
余剰領域１０４は、全ての個片化領域１０Ｃを挟んで両側に配置され、切れ込みＳＬにより隣接する個片化領域１０Ｃと分離されて、連結部１０３の長手方向の一方側から個片化領域１０Ｃと同一方向に突起する。但し、余剰領域１０４は、シート状の配線基板１０Ｓの寸法と、個片化領域１０Ｃの寸法及び取り数との関係で決まる余剰部分であるため、両者の寸法関係によっては、余剰領域１０４は１つでもよいし、なくてもよい。
【００４２】
次に、図５に示す工程では、各々の個片化領域１０Ｃに、複数の半導体チップ２０を行列状にフリップチップ実装する。具体的には、例えば、各々の開口部１３ｘ内に露出する配線層１２の上面にバンプ３０となるクリームはんだ等を印刷或いは塗布し、電極パッド２２がクリームはんだ等の上に位置するように、複数の半導体チップ２０を各々の個片化領域１０Ｃ上に配置する。そして、リフロー等により、クリームはんだ等を溶融後凝固させ、バンプ３０を形成する。これにより、電極パッド２２がバンプ３０により配線層１２と接続され、複数の半導体チップ２０が各々の個片化領域１０Ｃにフリップチップ実装される。バンプ３０は、クリームはんだに限らず、はんだボールを搭載しリフローして形成してもよい。
【００４３】
これにより、樹脂注入領域１０２の外縁を除く配線基板１０の外縁は、行列状に実装された半導体チップ２０の外縁よりも内側に位置する。又、樹脂注入領域１０２は、行列状に実装された半導体チップ２０の外縁よりも外側に突起する。
【００４４】
次に、図６に示す工程では、各々の個片化領域１０Ｃと各々の半導体チップ２０の対向する面との間にアンダーフィル樹脂４０を流し込み硬化させる。具体的には、アンダーフィル樹脂４０を吐出可能なニードル３００を準備し、ニードル３００を何れか１つの個片化領域１０Ｃの樹脂注入領域１０２近傍に配置する。そして、ニードル３００からアンダーフィル樹脂４０を吐出させ、個片化領域１０Ｃと各々の半導体チップ２０の対向する面との間に、樹脂注入領域１０２からアンダーフィル樹脂４０を流し込む。
【００４５】
アンダーフィル樹脂４０は、毛細管現象によって、各々の個片化領域１０Ｃと各々の半導体チップ２０の対向する面との間に広がる。同様にして、他の個片化領域１０Ｃの樹脂注入領域１０２からも順次アンダーフィル樹脂４０を流し込み、最後に所定温度に加熱してアンダーフィル樹脂４０を硬化させる。
【００４６】
なお、ニードル３００からの吐出条件を調整することで、個片化領域１０Ｃの樹脂注入領域１０２の反対側からアンダーフィル樹脂４０が外部に流出することを抑制できる。
【００４７】
仮に、各々の個片化領域１０Ｃに樹脂注入領域１０２が設けられていなく、且つ、樹脂注入領域１０２が設けられる部分も、行列状に実装された半導体チップ２０の外縁より内側に位置しているとする（所謂、配線基板の外縁の全てが、行列状に実装された半導体チップの外縁よりも内側に位置する構造）。この場合、ニードル３００からアンダーフィル樹脂４０を吐出させても、個片化領域１０Ｃと各々の半導体チップ２０の対向する面との間にアンダーフィル樹脂４０を流し込むことは、極めて困難である。
【００４８】
一方、本実施形態のように、各々の個片化領域１０Ｃに樹脂注入領域１０２を設けることで、樹脂注入領域１０２が、個片化領域１０Ｃと各々の半導体チップ２０の対向する面との間にアンダーフィル樹脂４０の流し込みを開始するスペースとして機能する。そのため、個片化領域１０Ｃと各々の半導体チップ２０の対向する面との間にアンダーフィル樹脂４０を容易に流し込むことができる。
【００４９】
図６に示す工程の後、連結部１０３及び余剰領域１０４をスライサー等により切断して除去することで、個片化領域１０Ｃが個片化され、複数の半導体装置１が完成する。
【００５０】
このように、半導体装置１において、配線基板１０は、複数の半導体チップ２０が行列状に実装されるチップ実装領域１０１と、チップ実装領域１０１の一端側に設けられた樹脂注入領域１０２とを含む。そして、樹脂注入領域１０２の外縁を除く配線基板１０の外縁は、行列状に実装された半導体チップ２０の外縁よりも内側に位置している。又、樹脂注入領域１０２は、行列状に実装された半導体チップ２０の外縁よりも外側に突起している。
【００５１】
このような構造により、半導体装置１をアレイ状に配列する際に、各々の半導体装置１の配線基板１０が突起していない辺同士が隣接するように配列することで、できるだけ隙間なく配列できる。
【００５２】
又、半導体装置１において、配線基板１０が、行列状に実装された半導体チップ２０の外縁よりも外側に突起する樹脂注入領域１０２を有することで、配線基板１０と各々の半導体チップ２０の対向する面との間にアンダーフィル樹脂を容易に流し込むことができる。
【００５３】
〈第１実施形態の変形例１〉
第１実施形態の変形例１では、配線基板の外縁と行列状に実装された半導体チップの外縁との位置関係が第１実施形態とは異なる例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
【００５４】
図７は、第１実施形態の変形例１に係る半導体装置を例示する図であり、図７（ａ）は平面図、図７（ｂ）は図７（ａ）のＢ−Ｂ線に沿う断面図である。
【００５５】
図７を参照すると、半導体装置１Ａは、配線基板１０が配線基板１０Ａに置換された点が半導体装置１（図１参照）と相違する。
【００５６】
配線基板１０Ａは、配線基板１０と同様に、チップ実装領域１０１の一端側（図７（ａ）では下方側）に、アンダーフィル樹脂４０を形成する際に使用する樹脂注入領域１０２が設けられている。又、配線基板１０Ａは、配線基板１０と異なり、チップ実装領域１０１の他端側（図７（ａ）では上方側）に、チップ実装領域１０１を挟んで樹脂注入領域１０２と対向して対向領域１０７が設けられている。
【００５７】
対向領域１０７の配線基板１０Ａの外縁は、行列状に実装された半導体チップ２０の外縁よりも外側に突起している。又、樹脂注入領域１０２の外縁及び対向領域１０７の外縁を除く配線基板１０Ａの外縁（図７で破線で示したチップ実装領域１０１の配線基板１０Ａの外縁）は、行列状に実装された半導体チップ２０の外縁よりも内側に位置している。
【００５８】
行列状に実装された半導体チップ２０の外縁からの樹脂注入領域１０２の突起量Ｌ１は、２ｍｍ以上であることが好ましい。行列状に実装された半導体チップ２０の外縁からの対向領域１０７の突起量Ｌ２は、任意に決定できるが、対向領域１０７側からアンダーフィル樹脂４０を流し込む場合には、２ｍｍ以上であることが好ましい。
【００５９】
例えば、半導体装置１Ａを後述の図８のように並べて半導体装置アレイとする場合、対向領域１０７が設けられていても隣接する半導体装置１Ａの間隔には影響がない。そのため、図７に示すように、半導体装置１Ａに対向領域１０７が設けられても構わない。
【００６０】
対向領域１０７は、樹脂注入領域１０２と同様に機能できるため、対向領域１０７側からアンダーフィル樹脂４０を流し込んでも構わない。或いは、図７において、１列の半導体チップ２０が３個よりも大幅に増えた場合、列の中央付近までアンダーフィル樹脂４０が到達し難い場合には、樹脂注入領域１０２と対向領域１０７の両方の側からアンダーフィル樹脂４０を流し込んでも構わない。すなわち、図６を参照して説明したアンダーフィル樹脂４０を流し込む工程では、各々の個片化領域１０Ｃの樹脂注入領域１０２及び／又は対向領域１０７からアンダーフィル樹脂４０を流し込むことができる。
【００６１】
又、前述のように、ニードル３００からの吐出条件を調整することで、個片化領域１０Ｃの樹脂注入領域１０２の反対側からアンダーフィル樹脂４０が外部に流出することを抑制できる。しかし、樹脂注入領域１０２の反対側に対向領域１０７が存在することで、樹脂注入領域１０２の反対側からアンダーフィル樹脂４０が外部に流出するおそれを一層低減できる。
【００６２】
但し、小型化の観点では、半導体装置１Ａよりも、対向領域１０７を有しない半導体装置１の方が優れている。
【００６３】
〈第２実施形態〉
第２実施形態では、半導体装置を複数個配列した半導体装置アレイの例を示す。なお、第２実施形態において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
【００６４】
図８は、第２実施形態に係る半導体装置アレイを例示する図であり、図８（ａ）は平面図、図８（ｂ）は図８（ａ）のＣ−Ｃ線に沿う断面図である。
【００６５】
図８を参照すると、半導体装置アレイ２は、支持体２００と、支持体２００上に配列された複数の半導体装置１とを有している。半導体装置アレイ２では、支持体２００上に、半導体装置１を複数個、各々の半導体装置１の配線基板１０が突起していない辺同士が隣接するように配列している。なお、図８の例では、半導体装置１を３列に配列しているが、これには限定されない。又、半導体装置１に代えて半導体装置１Ａを用いてもよい。
【００６６】
支持体２００は、例えば、配線基板等であってもよいし、配線の形成されていない基材であってもよいし、所定の装置の筐体であってもよい。半導体装置１は、例えば、導電性接着剤や非導電性接着剤で支持体２００に固定してもよいし、ボルト等の機械的締結手段により支持体２００に固定してもよい。
【００６７】
前述のように、半導体装置１では、樹脂注入領域１０２の外縁を除く配線基板１０の外縁は、行列状に実装された半導体チップ２０の外縁よりも内側に位置している。従って、図８のように各々の半導体装置１の配線基板１０が突起していない辺同士が隣接するように配列でき、この場合、隣接する半導体装置１同士の間隔Ｇ３を３０〜１００μｍ程度まで小さくできる。
【００６８】
例えば、半導体装置アレイ２を光検出装置として利用する場合、半導体チップ２０の背面側（回路形成面２１ａとは反対面側）にガラスや透明樹脂等を配置してもよい。これらのガラスや透明樹脂等には、例えば、特定の波長範囲を選択する機能や、波長を変換する機能等を持たせることができる。
【００６９】
或いは、半導体チップ２０が発光素子や受光素子でない場合には、半導体チップ２０の背面側にヒートスプレッダ等の放熱手段を配置してもよい。この場合、隣接する半導体装置１同士の間隔Ｇ３が小さいため、小型で放熱性能の高い半導体装置アレイ２を実現できる。
【００７０】
〈第２実施形態の変形例１〉
第２実施形態の変形例１では、更に多くの半導体装置を配列する例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部についての説明は省略する場合がある。
【００７１】
図９は、第２実施形態の変形例１に係る半導体装置アレイを例示する平面図である。なお、断面構造は図８（ｂ）と同様であるため、図示を省略する。
【００７２】
図９を参照すると、半導体装置アレイ２Ａは、支持体２００と、支持体２００上に配列された複数の半導体装置１とを有している。
【００７３】
半導体装置アレイ２Ａにおいて、領域Ｅ１では、半導体装置１を半導体装置アレイ２の場合と同様の向きに５列に配列している。又、半導体装置アレイ２Ａにおいて、領域Ｅ２では、半導体装置１を領域Ｅ１の向きから１８０度回転させた向きに５列に配列している。なお、図９の例では、半導体装置１を２行５列に配列しているが、これには限定されない。
【００７４】
図９のような配列とすることで、隣接する行における半導体装置１同士の間隔Ｇ４を、隣接する列における半導体チップ２０同士の間隔Ｇ３と同様に、例えば、３０〜１００μｍ程度とすることができる。
【００７５】
以上、好ましい実施形態等について詳説したが、上述した実施形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態等に種々の変形及び置換を加えることができる。
【００７６】
例えば、上記の実施形態では、配線基板１０が樹脂基板である例を示したが、配線基板１０はセラミック基板やシリコン基板等であってもよい。
【符号の説明】
【００７７】
１、１Ａ  半導体装置
２、２Ａ  半導体装置アレイ
１０、１０Ｓ  配線基板
１０Ｃ  個片化領域
１１  絶縁層
１２  配線層
１３  ソルダーレジスト層
１３ｘ  開口部
２０  半導体チップ
２１  本体
２１ａ  回路形成面
２２  電極パッド
３０  バンプ
４０  アンダーフィル樹脂
１０１  チップ実装領域
１０２  樹脂注入領域
１０３  連結部
１０４  余剰領域
１０７  対向領域
２００  支持体
【図１】
2020188225.tif 000003
【図２】
2020188225.tif 000004
【図３】
2020188225.tif 000005
【図４】
2020188225.tif 000006
【図５】
2020188225.tif 000007
【図６】
2020188225.tif 000008
【図７】
2020188225.tif 000009
【図８】
2020188225.tif 000010
【図９】
2020188225.tif 000011