(57)【要約】【課題】薄くても実装時の反りを抑制することを可能にしつつ、支持体を分離した後の電子部品パッケージを電子機器に搭載する工程を簡略化可能にする支持体付き配線基板、これを用いた支持体付き電子部品パッケージ及びこれらの製造方法を提供する。【解決手段】支持層３３と、この支持層の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔３１と、を備える支持体３と、前記支持体の前記複層金属箔上に配置されたソルダーレジスト８及び配線パターン５と、前記ソルダーレジスト上及び配線パターン上に配置された絶縁層７と、を備える配線基板２と、を有する、支持体付き配線基板。【選択図】図２
2020145228.tif 000002
【特許請求の範囲】
【請求項１】
支持層と、この支持層の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔と、を備える支持体と、
前記支持体の前記複層金属箔上に配置されたソルダーレジスト及び配線パターンと、前記ソルダーレジスト上及び配線パターン上に配置された絶縁層と、を備える配線基板と、
を有する、支持体付き配線基板。
【請求項２】
前記配線パターンが、前記複層金属箔側に配置された保護めっきを備える、請求項１に記載の支持体付き配線基板。
【請求項３】
前記支持体の前記複層金属箔における剥離可能な金属箔同士の境界が、少なくとも、前記ソルダーレジスト及び配線パターンが表面に配置された第一金属箔と隣接する第二金属箔との境界に、設けられる、請求項１又は請求項２に記載の支持体付き配線基板。
【請求項４】
請求項１から３の何れか一項に記載の支持体付き配線基板と、この支持体付き配線基板の前記支持体とは反対側の面に配置された電子部品素子と、を有する、支持体付き電子部品パッケージ。
【請求項５】
支持体に備えられた複層金属箔上にソルダーレジスト及び配線パターンを形成する工程（Ａ）と、
前記ソルダーレジスト及び配線パターンを表裏面の少なくとも一方に備えた配線基板を形成する工程（Ｂ）と、
を有する、支持体付き配線基板の製造方法。
【請求項６】
前記工程（Ａ）において、前記配線パターンの複層金属箔側に保護めっきを形成する、請求項５に記載の支持体付き配線基板の製造方法。
【請求項７】
前記工程（Ｂ）の後、前記支持体付き配線基板の前記支持体とは反対側の面に電子部品素子を配置する工程（Ｃ）を有する、支持体付き電子部品パッケージの製造方法。
【請求項８】
前記工程（Ｃ）の後、前記支持体における複層金属箔の金属箔同士の境界で剥離して、前記支持体と電子部品パッケージとを分離する工程（Ｄ）を有する、電子部品パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化、薄型化に伴い、これらの電子機器用の半導体素子を搭載するための半導体素子搭載用パッケージ基板（以下、パッケージ基板ということがある。）は薄いものが用いられている。また、このようなパッケージ基板に半導体素子が搭載された半導体パッケージ自体の厚さも薄くなる傾向にある。
【０００３】
このような薄型化に対応した半導体パッケージとして、支持基板付きのパッケージ基板を用いて半導体素子を搭載することで、支持基板付きの半導体パッケージとしたものが知られている（特許文献１〜３）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２１８５２４号公報
【特許文献２】特開２０１１−２２８６１３号公報
【特許文献３】特開２０１３−１３８１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
支持基板付きの半導体パッケージとすることで、薄くても実装時の反りを抑制することが可能になる。しかし、電子機器を組み立てる際に用いる半導体パッケージを作製するためには、支持基板を分離する必要がある。また、支持基板を分離した後の単独の半導体パッケージを、はんだ付け等で電子機器に搭載できるようにするには、半導体パッケージの実装面（半導体素子搭載面の裏面側）は、絶縁層上にソルダーレジスト形成されるのが望ましい。また、実装端子上には保護めっきが形成されるのが望ましい。
【０００６】
特許文献１及び２では、キャリア付き金属箔のキャリアと金属箔との界面で剥離することで、支持基板を分離する。このとき、半導体パッケージの表面には、キャリア付き金属箔の金属箔が残るため、これをエッチングで除去する。そうすると、表面（実装面）に露出するのは接着剤層と、導体（導体ポスト、導体パターン、導電ビア）である。このため、支持基板から分離した半導体パッケージを電子機器に搭載できるようにするには、実装面にソルダーレジストや保護めっきを形成する必要がある。
【０００７】
特許文献３では、特許文献１及び２と同様に、キャリア付き金属箔のキャリアと金属箔との界面で剥離することで、支持基板を分離する。そして、支持基板から分離した半導体パッケージの実装面に、ソルダーレジストが現れるようにする例が記載されている。しかし、この場合のソルダーレジストは、内層配線との絶縁層を兼ねるように一括形成されている。この場合、表層配線の粗密のあるパターンの凹凸に対して流動させて追従させ、かつ絶縁層を兼ねるソルダーレジストの厚さを確保するために、ソルダーレジスト（絶縁層）の厚さを充分に厚くする必要がある。このため、パターンの凹凸や粗密によって、絶縁層を兼ねるソルダーレジストの厚さにばらつきが生じやすいうえ、薄型化という要求に応え難い問題がある。
【０００８】
本発明は、上記問題点に鑑みてなされたものであり、薄くても実装時の反りを抑制することを可能にしつつ、支持体を分離した後の電子部品パッケージを電子機器に搭載する工程を簡略化可能な、支持体付き配線基板、これを用いた支持体付き電子部品パッケージ及びこれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、以下に関する。
［１］  支持層と、この支持層の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔と、を備える支持体と、前記支持体の前記複層金属箔上に配置されたソルダーレジスト及び配線パターンと、前記ソルダーレジスト上及び配線パターン上に配置された絶縁層と、を備える配線基板と、を有する、支持体付き配線基板。
［２］  前記配線パターンが、前記複層金属箔側に配置された保護めっきを備える、上記［１］に記載の支持体付き配線基板。
［３］  前記支持体の前記複層金属箔における剥離可能な金属箔同士の境界が、少なくとも、前記ソルダーレジスト及び配線パターンが表面に配置された第一金属箔と隣接する第二金属箔との境界に、設けられる、上記［１］又は［２］に記載の支持体付き配線基板。
［４］  上記［１］から［３］の何れか一項に記載の支持体付き配線基板と、この支持体付き配線基板の前記支持体とは反対側の面に配置された電子部品素子と、を有する、支持体付き電子部品パッケージ。
［５］  支持体に備えられた複層金属箔上にソルダーレジスト及び配線パターンを形成する工程（Ａ）と、前記ソルダーレジスト及び配線パターンを表裏面の少なくとも一方に備えた配線基板を形成する工程（Ｂ）と、を有する、支持体付き配線基板の製造方法。
［６］  前記工程（Ａ）において、前記配線パターンの複層金属箔側に保護めっきを形成する、上記［５］に記載の支持体付き配線基板の製造方法。
［７］  前記工程（Ｂ）の後、前記支持体付き配線基板の前記支持体とは反対側の面に電子部品素子を配置する工程（Ｃ）を有する、支持体付き電子部品パッケージの製造方法。
［８］  前記工程（Ｃ）の後、前記支持体における複層金属箔の金属箔同士の境界で剥離して、前記支持体と電子部品パッケージとを分離する工程（Ｄ）を有する、電子部品パッケージの製造方法。
【発明の効果】
【００１０】
本発明によれば、薄くても実装時の反りを抑制することを可能にしつつ、支持体を分離した後の電子部品（半導体）パッケージを電子機器に搭載する工程を簡略化可能な、支持体付き配線基板、これを用いた支持体付き電子部品パッケージ及びこれらの製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１の支持体付き配線基板を示す断面図である+。
【図２】図１の部分拡大図である。
【図３】本発明の実施形態１の支持体付き電子部品パッケージ（支持体付き半導体パッケージ）を示す断面図である。
【図４】本発明の実施形態１及び２の支持体付き配線基板の製造工程を示す断面図である。
【図５】本発明の実施形態１及び２の支持体付き配線基板の製造工程を示す断面図である。
【図６】本発明の実施形態１及び２の支持体付き配線基板の製造工程を示す断面図である。
【図７】本発明の実施形態１及び２の支持体付き電子部品パッケージの製造工程を示す断面図である。
【図８】本発明の実施形態１及び２の支持体付き電子部品パッケージの製造工程を示す断面図である。
【図９】本発明の実施形態１の変形例１の電子部品パッケージの製造工程を示す断面図である。
【図１０】本発明の実施形態１の変形例２の電子部品パッケージの製造工程を示す断面図である。
【図１１】本発明の実施形態２の支持体付き配線基板を示す断面図である。
【図１２】図１１の部分拡大図である。
【図１３】本発明の実施形態２の支持体付き電子部品パッケージ（支持体付き半導体パッケージ）を示す断面図である。
【図１４】本発明の実施形態２の支持体付き電子部品パッケージ（支持体付き半導体パッケージ）の製造工程を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための形態について詳細に説明する。但し、本発明は以下の実施形態に限定されるものではない。以下の実施形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合を除き、必須ではない。数値及びその範囲についても同様であり、本発明を制限するものではない。
以下の実施形態において、「工程」との語には、他の工程から独立した工程に加え、他の工程と明確に区別できない場合であってもその工程の目的が達成されれば、当該工程も含まれる。
以下の実施形態において、「〜」を用いて示された数値範囲には、「〜」の前後に記載される数値がそれぞれ最小値及び最大値として含まれる。
以下の実施形態において、「層」との語には、当該層が存在する領域を観察したときに、当該領域の全体に形成されている場合に加え、当該領域の一部にのみ形成されている場合も含まれる。
【００１３】
［実施形態１］
（支持体付き配線基板）
図１及び図２に、本発明の一例である実施形態１の支持体付き配線基板１を示す。本実施形態の支持体付き配線基板１は、支持層３３と、この支持層３３の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔３１と、を備える支持体３と、前記支持体３の前記複層金属箔３１上に配置されたソルダーレジスト８及び配線パターン５と、前記ソルダーレジスト８上及び配線パターン５上に配置された絶縁層７と、を備える配線基板２と、を有する。
【００１４】
支持体付き配線基板１は、支持体３を備えた配線基板２である。本実施形態の支持体付き配線基板１は、配線基板２としてパッケージ基板２を備えており、支持体付きパッケージ基板１ともいう。パッケージ基板２は、半導体素子等の電子部品素子１１を搭載することで半導体パッケージ（電子部品パッケージ）１９を構成するものである。配線基板２としては、半導体素子を搭載するパッケージ基板２に限られず、例えば、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）素子、コンデンサ、抵抗、コイル等の表面実装型電子部品素子などを搭載するものであってもよい。
【００１５】
（支持体）
支持体３は、配線基板２の製造プロセス又は半導体素子の実装プロセスにおいて、配線基板２の剛性を高めて、反りを抑制するものである。図１及び図２に示すように、支持体３は、支持層３３と、この支持層３３の表裏面に配置され（図１、２では表面のみ）、複数層の金属箔が金属箔同士の境界で剥離可能な状態で積層された複層金属箔３１とを備えている。本実施の形態では、支持層３３として、ガラスエポキシ製の絶縁樹脂を用い、その片面に、複層金属箔３１として、機械的に剥離可能な、いわゆるピーラブル銅箔３１を張り合わせた支持体３としての銅箔張り積層板を用いている。支持体３は、支持層３３の表裏面の少なくとも一方に複層金属箔３１を備え、配線基板２の製造プロセス又は半導体素子の実装プロセスにおいて、剛性を高めて配線基板２の反りを抑制可能なものであれば、特に限定はない。支持体３として、配線基板２の製造に一般的に用いられる材料、構成のものを用いることができる。ここで、「境界」は、複層金属箔３１の金属箔同士の界面又は金属箔同士が剥離層を介して積層する場合は、剥離層３１３と金属箔との界面及び剥離層自体を含む。
【００１６】
支持体３に用いる支持層３３は、剛性を高めるとともに、複層金属箔３１を密着させて保持するものである。本実施の形態では、補強材であるガラス繊維に、耐熱性及び耐薬品性の良好な熱硬化樹脂組成物であるエポキシ樹脂を含浸させて半硬化状態としたプリプレグを加熱加圧して硬化した、いわゆるガラスエポキシ樹脂を支持層３３に用いるが、これに限られない。複層金属箔３１を密着させて保持するものであれば、材料及び形成方法等は限定されない。例えば、ガラス繊維のような補強材を有しない半硬化状態の樹脂フィルムを用いて、同様に加熱加圧により硬化させてもよく、ワニスの状態の熱硬化樹脂組成物を塗布して乾燥、硬化させてもよい。また、熱硬化樹脂組成物としては、本実施の形態で用いたエポキシ樹脂以外に、フェノ−ル樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンオキサイド樹脂、フッ素樹脂等の樹脂の１種類又は２種類以上を混合して用いてもよい。感光性樹脂組成物を用いてフォトリソグラフィーで支持層３３を形成してもよい。
【００１７】
本実施形態のガラスエポキシで形成した支持層３３は、厚さ０．１ｍｍのプリプレグを５枚重ねて、加熱加圧して積層一体化することにより、支持層の厚さを０．５ｍｍとした。支持体３に用いる支持層３３の厚さは、複層金属箔３１とともに形成した支持体３が、配線基板２の剛性を高めて反りを抑制可能であればよく、特に限定はない。支持層３３の厚さとして、例えば、０．０１〜１ｍｍが用いられる。
【００１８】
支持体３に用いる複層金属箔３１は、複数層の金属箔が金属箔同士の境界で剥離可能な状態で積層されたものである。本実施の形態では、このような複層金属箔３１として、極薄銅箔３１１（第一金属箔３１１）とキャリア銅箔３１２（第二金属箔３１２）の２層の銅箔を備え、極薄銅箔３１１とキャリア銅箔３１２との境界３１３で機械的に剥離可能な、いわゆるピーラブル銅箔（複層金属箔３１）を用いている。また、本実施の形態では、極薄銅箔３１１の厚さが３μｍであり、キャリア銅箔３１２の厚さが９μｍのピーラブル銅箔を複層金属箔３１に用いている。ピーラブル銅箔としては、極薄銅箔３１１の厚さが１〜１０μｍであり、キャリア銅箔３１２の厚さが５〜３５μｍのものが挙げられるが、特に厚さに限定はなく、設計仕様に合わせて選択できる。
【００１９】
図１及び図２に示すように、本実施形態では、極薄銅箔３１１とキャリア銅箔３１２の２層の銅箔を備えたピーラブル銅箔（複層金属箔３１）のキャリア銅箔３１２側が、支持体３の支持層３３の一方の表面に密着して配置される。これにより、ピーラブル銅箔を分離した場合、支持体３側には厚いキャリア銅箔３１２が移行し、配線基板２側には薄い極薄銅箔３１１が移行する。このため、配線基板２側に移行した極薄銅箔３１１の除去が必要な際には、エッチングする厚さが１０μｍ以下のクイックエッチングで容易に除去が可能である。
また、逆に、極薄銅箔３１１側が、支持体３の支持層３３の一方の表面に密着して配置されてもよい。これにより、半導体パッケージ１９を構成する配線基板２側に厚いキャリア銅箔３１２が移行するため、例えば、外部接続端子５３に対応する箇所のキャリア銅箔３１２を残してエッチング除去することで、パッケージ基板２の外部接続端子５３をより大きく突出させて形成することが可能である。このとき、用いるキャリア銅箔３１２の厚さを選択することにより、外部接続端子５３の突出高さを自由に設定できる。
【００２０】
複層金属箔３１は、複数層の金属箔が金属箔同士の境界で、人手で機械的に剥離可能な状態で積層されたものであれば、特に層数に限定はない。例えば、複層金属箔３１は２層に限られず、３層以上であってもよい。ここで、複層金属箔３１の層数は、剥離可能な境界（剥離層）３１３で厚さ方向を仕切ったときの層数である。例えば、複層金属箔３１の層数が２層であれば、剥離可能な境界３１３は１つであり、複層金属箔３１の層数が３層であれば、剥離可能な境界３１３は２つである。
【００２１】
図１及び図２に示すように、支持体３の複層金属箔３１における剥離可能な金属箔３１１、３１２同士の境界３１３が、少なくとも、ソルダーレジスト８及び配線パターン５が表面に配置された第一金属箔３１１と隣接する第二金属箔３１２との境界３１３に、設けられる。本実施の形態では、複層金属箔３１として、極薄銅箔３１１（第一金属箔３１１）とキャリア銅箔３１２（第二金属箔３１２）の２層の複層金属箔３１を用いているため、剥離可能な境界３１３は、極薄銅箔３１１とキャリア銅箔３１２との境界３１３に１つ設けられている。このため、図８のＤ−１に示すように、支持体付き電子部品パッケージ１８（支持体付き半導体パッケージ１８）から支持体３を分離する際に剥離する境界（以下、剥離境界ということがある。）の位置が、ソルダーレジスト８及び配線パターン５が表面に配置された第一金属箔３１１と、ソルダーレジスト８及び配線パターン５が配置された表面とは反対面側（裏面側）に隣接する第二金属箔３１２との境界３１３に設定される。これにより、図８のＤ−２、図９及び図１０に示すように、第一金属箔３１１は、配線基板２（パッケージ基板２）側に移行するため、第一金属箔３１１をエッチングで除去することで容易に配線基板２の外部接続端子５３を形成することが可能になる。
【００２２】
３層以上の複層金属箔３１を用いる場合、剥離可能な境界３１３が２つ以上存在するが、剥離境界（剥離可能な境界３１３のうち、支持体付き電子部品パッケージ１８から支持体３を分離する際に剥離する境界３１３）は、第一金属箔３１１とは隣接しない金属箔（図示しない）との境界３１３に設けられてもよい。ここで、第一金属箔３１１と隣接しない金属箔とは、第一金属箔３１１に隣接して積層された第二金属箔３１２ではないことを意味し、例えば、第二金属箔３１２の第一金属箔３１１とは反対側に積層された金属箔をいう。
このような例として、第一金属箔３１１、第二金属箔３１２、第三金属箔（図示しない）の３層の複層金属箔３１を用いる場合について説明する。この複層金属箔３１は、剥離可能な境界３１３を２つ有している。ここで、支持体付き配線基板１（支持体付きパッケージ基板１）から支持体３を分離するための剥離境界を、第二金属箔３１２と第三金属箔との境界に設定する。そして、この剥離境界で剥離して支持体３を分離すると、第一金属箔３１１と第二金属箔３１２の両方が、配線基板２（パッケージ基板２）側に移行する。そうすると、移行した第一金属箔３１１と第二金属箔３１２のうち、露出している第二金属箔３１２を剥離することにより、支持体３を分離する工程の後で第二金属箔３１２の表面に付着した異物や傷等の欠陥に繋がる要因を取り除くことが可能になる。そして、欠陥に繋がる要因を取り除いた第一金属箔３１１を用いて、エッチング等の回路加工が可能になるため、電子部品パッケージ１９（半導体パッケージ１９）を構成する配線基板２（パッケージ基板２）に欠陥の少ない外部接続端子５３等の配線パターン５を形成することが可能になる。
【００２３】
複層金属箔３１の剥離可能な境界における剥離強度は、人手で機械的に剥離可能なレベルであればよく、例えば、２〜１００Ｎ／ｍである。
【００２４】
複層金属箔３１を構成する金属箔は、電気的な導通性を有し、エッチング除去可能なものであれば、特に限定なく使用できる。本実施の形態では銅箔を用いているが、これ以外に、例えば、配線基板で一般的に用いられる金属箔が挙げられ、このようなものとして、銅箔、ニッケル箔、はんだ箔、アルミニウム箔等が挙げられる。
【００２５】
図１及び図２に示すように、本実施形態で用いるピーラブル銅箔（複層金属箔３１）は、極薄銅箔３１１とキャリア銅箔３１２との境界３１３には、剥離層３１３を備えている。剥離層３１３は、極薄銅箔３１１とキャリア銅箔３１２とを、機械的に剥離しやすくするとともに、適切な剥離強度で保持するものである。剥離層３１３としては、ベンゾトリアゾール等の有機物、クロム、銅、ニッケル、モリブデン、タングステン等の金属、これら金属の酸化物などを用いるものが挙げられる。このようなものとして、ニッケル及びタングステンの金属酸化物又はニッケル及びモリブデンの金属酸化物を含有するものや、Ｃｕ−Ｎｉ−Ｍｏ合金からなるものなどが挙げられる。配線基板２の製造プロセスにおける加熱加圧等の熱履歴によって、剥離強度が変化し難い点で、モリブデンやタングステン等の金属とこれらの酸化物をその組成を傾斜的に変化させて分布させた剥離層が好ましい。これは、１つの剥離層中の酸化物の多い層が剥離機能を発現し、金属の多い層が銅の拡散を防止して剥離強度を安定させ、また、組成が傾斜的に変化することで、熱膨張係数の不整合などを緩和し、剥離強度の安定に寄与するためと考えられる。この剥離層３１３の厚さは、４０〜５０ｎｍが好ましい。
【００２６】
なお、この剥離層３１３は、極薄銅箔３１１とキャリア銅箔３１２を剥離する際に、支持体３側に移行する金属箔側に付着した状態で剥離し、配線基板２側に移行する金属箔側の表面には残留しないものが望ましい。本実施の形態では、配線基板２（半導体素子搭載用パッケージ基板２）側に残った極薄銅箔３１１側に、剥離層３１３が移行しないように剥離層３１３が形成されている。これにより、配線基板２側に移行した金属箔の回路形成性に、剥離層３１３が影響を与えるのを抑制することができる。
【００２７】
（配線基板）
図１及び図２に示すように、配線基板２は、支持体３の複層金属箔３１上に配置されたソルダーレジスト８及び配線パターン５と、ソルダーレジスト８上及び配線パターン５上に配置された絶縁層７と、を備えている。本実施の形態では、３層の配線パターン５と、これらの間に設けられた２層の絶縁層７と、これらの絶縁層７（第一の絶縁層７１及び第二の絶縁層７２）をそれぞれ貫通して配線パターン５同士を電気的に接続するように形成された層間接続６（導電体６２）とを有する配線基板２を用いている。支持体３を備えることで、電子部品素子１１を搭載して支持することが可能な配線基板２であれば、特に限定はなく、配線基板２として用いられる材料、構成のものを用いることができる。配線基板２単体では、電子部品素子１１を搭載する実装プロセスにおいて、反りを生じてしまうものであってもよい。例えば、配線基板２としての全体の厚さが、０．１５ｍｍ以下のものが挙げられる。
【００２８】
本実施形態の配線基板２をより詳細に説明する（図３を参照）。
図１及び図２に示すように、本実施形態の配線基板２では、支持体３となる銅箔張り積層板（支持体３）側のピーラブル銅箔（複層金属箔３１）の極薄銅箔３１１上に、密着してソルダーレジスト８及び配線パターン５が形成される。このソルダーレジスト８及び配線パターン５は、支持体３の構成ではなく、配線基板２の構成に含まれるものである。配線パターン５に備えられるランド５３は、外部接続端子５３である。ソルダーレジスト８及び配線パターン５上に密着して形成された絶縁層７（第一の絶縁層７１）の上に、配線パターン５としてライン５１とランド５２が形成されている。ランド５２は内部接続端子５２であり、ランド５３（外部接続端子５３）との間に、第一の絶縁層７１を貫通して形成された層間接続６によって電気的に接続される。層間接続６（図５参照、導電体６２）は、第一の絶縁層７１に形成した層間接続孔６１（図５参照）に、導電体６２を形成することで形成される。層間接続孔６１は、例えば、レーザ加工等で形成した非貫通孔６１を用いることができる。導電体６２としては、例えば、所定の添加剤を含んだ硫酸銅めっき液であるフィルドめっき液を用いて、層間接続孔６１内が銅めっきで充填されるように形成したフィルドめっきを用いることができる。第一の絶縁層７１上のライン５１及びランド５２の上には、第二の絶縁層７２が形成され、この第二の絶縁層７２上には配線パターン５としてライン５１とランド５２が形成されている。ランド５２は内部接続端子５２であり、第一の絶縁層７１上のランド５２との間に、第二の絶縁層７２を貫通して形成された層間接続６によって電気的に接続される。
また、図３に示すように、第二の絶縁層７２上のランド５２は、半導体素子等の電子部品素子１１を搭載して支持体付き電子部品（半導体）パッケージ１８（電子部品パッケージ１９）を形成する際に、半導体素子（電子部品素子）１１との接続を行うための内部接続端子５２として用いられる。図３に示すように、配線パターン５上には、内部接続端子５２となるランド５２が露出し、ライン５１を含む他の配線パターン５を保護するように、ソルダーレジスト８を形成してもよい。ランド５２上には、保護めっき５４としてニッケル・金めっきを形成してもよい。内部接続端子５２となるランド５２のうち、例えばフリップチップ接続を行うランド５２上には、半導体素子１１と接続するための予備はんだ１０を形成してもよい。
【００２９】
ソルダーレジスト８は、配線基板２の表面を保護するものであり、後述するように、配線基板２と支持体３とを分離した後も、配線基板２の表面に残って、配線基板２を構成するものである。配線基板２に半導体素子１１を実装する際又は配線基板２自体を電子機器に搭載する際のはんだ耐熱性及び耐薬品性等を有していれば、特に限定はなく、半導体素子搭載用パッケージ基板２に用いられるものを使用できる。本実施形態では、感光性のソルダーレジストを用いて、支持体３の複層金属箔３１の表面（極薄銅箔３１１の表面）に密着させて、所定パターン状にソルダーレジスト８を形成する。詳細には、まず、液状感光性のフォトソルダーレジストインクをスクリーン印刷することによって、複層金属箔３１の極薄銅箔３１１の表面に塗布した。次に、溶剤を乾燥した後に、所定のパターンに紫外線を露光し、現像することによって、複層金属箔３１上に密着したソルダーレジスト８を形成する。このときのソルダーレジスト８の厚さは１０μｍであるが、特に限定はなく、この後に形成する配線パターン５の厚さに応じて設定してよい。例えば、５〜３０μｍであってもよい。
【００３０】
配線基板２の配線パターン５は、電気的な接続を行うものであり、ライン５１、内部接続端子５２及び外部接続端子５３を含む。本実施の形態では、支持体３の複層金属箔３１の表面（極薄銅箔３１１の表面）に密着させて、所定パターン状に形成したソルダーレジスト８の間隙に、外部接続端子５３となる配線パターン５を形成する。詳細には、複層金属箔３１を給電層とし、先に形成したソルダーレジスト８をめっきレジストとして、硫酸銅めっき浴を用いて、パターン電気銅めっきを行うことにより、極薄銅箔３１１上に密着した配線パターン５を形成する。このときの配線パターン５の厚さ（パターン電気銅めっきの厚さ）は、ソルダーレジスト８の厚さと同等（５〜３０μｍ）になるようにする。これにより、配線パターン５とソルダーレジスト８の表面の高さが同程度になり、段差が小さくなるため、後述する絶縁層７を形成する際に、段差に追従して流動させる必要がない。このため、絶縁層７が薄く流動性の小さいものであっても、厚さを均一に保つことができ、絶縁性等の電気特性を確保できる。
【００３１】
配線基板２の絶縁層７は、同一の配線層内の配線パターン５同士の間隙又は異なる配線層の配線パターン５同士の間隙を絶縁するものである。本実施の形態では、絶縁層７は、ソルダーレジスト８上及び配線パターン５上の両方に配置される。詳細には、ソルダーレジスト８とこの間隙を埋めるように形成された配線パターン５の上に跨って、全面を覆うように形成される。絶縁層７としては、上述したように、薄く流動性の小さいものでよいため、厚さ１０〜１００μｍのガラスエポキシを用いることができる。このため、配線基板２自体の厚さをより薄くすることができる。なお、本実施形態では、絶縁層７として、ガラスエポキシを用いているが、これに限られない。上述した支持層３３と同様の材料、製法を用いることができる。
【００３２】
（支持体付き半導体パッケージ）
図３に示すように、本実施形態の支持体付き半導体パッケージ１８は、上記で説明した支持体付き配線基板１（支持体付きパッケージ基板１）と、この支持体付き配線基板１の支持体３（銅箔張り積層板３）とは反対側の面に配置された電子部品素子１１（半導体素子１１）と、を有する。
【００３３】
本実施の形態では、２つの半導体素子１１が積層され、これらの半導体素子１１同士は電気的に接続されている。半導体素子１１は２つに限られず、１つでもよく、３つ以上が積層されてもよい。また、複数の場合の配置も、積層に限られず、並べて配置してもよい。
下層の半導体素子１１の下部にはフリップチップ端子１１１が配置され、リフローした予備はんだ１０により、支持体付きパッケージ基板１の内部接続端子５２とフリップチップ接続されている。下層の半導体素子１１と支持体付きパッケージ基板１の内部接続端子５２との接続方法は、フリップチップ接続に限られず、後述するワイヤボンド接続等の他の方法でもよい。ワイヤボンド接続の場合は、下層の半導体素子１１を上層の半導体素子１１よりも一回り大きくして、上層の半導体素子１１からはみ出した領域（下層の半導体素子１１の周辺部）における、下層の半導体素子１１の上部に、フリップチップ端子１１１を設けることが考えられる。下層の半導体素子１１と支持体付きパッケージ基板１との間隙には、アンダーフィル材１２が充填されている。アンダーフィル材１２は、後述するモールド成形の際に、モールド樹脂１４が下層の半導体素子１１と支持体付きパッケージ基板１との間隙に充填されてもよい。
上層の半導体素子１１の上部にはワイヤボンド端子１１２が配置され、ボンディングワイヤ１３により、支持体付きパッケージ基板１の内部接続端子５２とワイヤボンド接続されている。
支持体付きパッケージ基板１に搭載された半導体素子１１は、ボンディングワイヤ１３まで含むようにモールド樹脂１４でモールド成形され、支持体付きパッケージ基板１と一体化した支持体付き半導体パッケージ１８とされる。
【００３４】
（支持体付き配線基板の製造方法）
図４から図６に、本発明の一例である実施形態１の支持体付き配線基板１の製造方法を示す。本実施形態の支持体付き配線基板１の製造方法は、支持体３に備えられた複層金属箔３１上にソルダーレジスト８及び配線パターン５を形成する工程（Ａ）と、前記ソルダーレジスト８及び配線パターン５を表裏面の少なくとも一方に備えた配線基板２を形成する工程（Ｂ）と、を有する。以下に、本実施形態の支持体付き配線基板１の製造方法を、詳細に説明する。
【００３５】
（工程（Ａ））
図４のＡ−１に示すように、支持体３として銅箔張り積層板を準備する。この銅箔張り積層板は、支持層３３として、厚さ０．１ｍｍのプリプレグを５枚重ねて加熱加圧した、厚さ０．５ｍｍのガラスエポキシ樹脂（支持層３３）（ガラスエポキシ製の絶縁樹脂）を用いている。支持層３３の一方（図４の上面）には複層金属箔３１が配置され、他方（図４の下面）には、単層の金属箔３２が配置されている。複層金属箔３１及び金属箔３２は、支持層３３を形成する際に、プリプレグと一緒に重ねて加熱加圧されることにより、支持層３３のそれぞれの面に接着されている。複層金属箔３１としては、極薄銅箔３１１（第一金属箔３１１）とキャリア銅箔３１２（第二金属箔３１２）の２層の銅箔を備え、極薄銅箔３１１とキャリア銅箔３１２との境界３１３で機械的に剥離可能な、いわゆるピーラブル銅箔３１を用いている。本実施の形態では、極薄銅箔３１１の厚さが３μｍであり、キャリア銅箔３１２の厚さが９μｍのピーラブル銅箔３１を用いている。また、ピーラブル銅箔３１のキャリア銅箔３１２側が、ガラスエポキシ樹脂（支持層３３）に接着している。
【００３６】
図４のＡ−２に示すように、銅箔張り積層板（支持体３）に備えられたピーラブル銅箔３１上（詳細には極薄銅箔３１１上）に、ソルダーレジスト８を形成する。ソルダーレジスト８は、液状感光性のフォトソルダーレジストインクを極薄銅箔３１１上にスクリーン印刷法で塗布した。次に、溶剤を乾燥した後に、所定のパターンに紫外線を露光し、現像することによって、極薄銅箔３１１上に密着したソルダーレジスト８を形成した。このときのソルダーレジスト８のパターンは、この後に形成する配線パターン５の逆パターン（ネガパターン）であり、厚さは１０μｍである。
【００３７】
図４のＡ−３に示すように、銅箔張り積層板（支持体３）に備えられた極薄銅箔３１１上に、配線パターン５を形成する。支持体３の極薄銅箔３１１の表面に密着させて、所定パターン状に形成したソルダーレジスト８の間隙に、外部接続端子５３となる配線パターン５を形成する。詳細には、ピーラブル銅箔３１を給電層とし、先に形成したソルダーレジスト８をめっきレジストとして、硫酸銅めっき浴を用いて、パターンめっきを形成することにより、極薄銅箔３１１上に密着した配線パターン５を形成する。このときの配線パターン５の厚さ（パターン電気銅めっきの厚さ）は、ソルダーレジスト８の厚さと同等（１０μｍ）になるようにする。配線パターン５とソルダーレジスト８の表面の高さが同程度になり、段差が小さくなるようにする。このためには、エッチング又は研磨等を行って、配線パターン５とソルダーレジスト８の高さを合わせる方法を用いてもよい。
【００３８】
（工程（Ｂ））
図５のＢ−１に示すように、配線パターン５とソルダーレジスト８の上に跨って、第一の絶縁層７１となるガラスエポキシ樹脂及び導体層１６となる銅箔１６を配置する。詳細には、厚さ０．０５ｍｍのプリプレグを１枚と、その上に厚さ９μｍの銅箔１６を重ねて加熱加圧する。
【００３９】
図５のＢ−２に示すように、銅箔１６に開口１７を形成し、ガラスエポキシ樹脂（第一の絶縁層７１）に層間接続孔６１を形成する。詳細には、銅箔１６表面に対して、レーザ光を吸収し易くするための表面処理（粗化処理）を行った後、レーザ加工によって、銅箔１６に開口１７を形成するとともにガラスエポキシ樹脂（第一の絶縁層７１）を除去し、パターンめっきで形成した配線パターン５（ランド５３）に到るように、層間接続孔６１である非貫通孔６１を形成する。このように本実施形態では、いわゆるダイレクトレーザ工法を用いている。加工方法に限定はなく、銅箔１６にエッチングで開口１７を形成し、銅箔１６をレーザ加工の際のマスクとして、ガラスエポキシ樹脂に層間接続孔６１を形成する、いわゆるコンフォマルマスク工法を用いてもよい。
【００４０】
図５のＢ−３に示すように、層間接続孔６１内に導電体６２を形成し、表層の導体層１６（銅箔１６）とパターンめっきで形成した配線パターン５（ランド５３）とを電気的に接続する。詳細には、まず、銅箔１６の表面に対しては、エッチングにより、表面処理層（粗化層）及びレーザ加工残渣を除去する。次に、層間接続孔６１の内壁及び底面の配線パターン５（ランド５３）に対しては、いわゆるデスミア処理を行って、レーザ加工残渣等を除去する。デスミア処理には、配線基板の製造で一般的に用いられる、アルカリ過マンガン酸処理、プラズマ処理等を用いることができる。次に、下地として、薄付け用の無電解めっき（以下、「無電解めっき」ということがある。）を形成する。次に、これを給電層として、電気めっきで層間接続孔６１内が銅めっきで充填されたフィルドめっき６２を形成する。フィルドめっき６２は、所定の添加剤を含んだ硫酸銅めっき液であるフィルドめっき液を用いて行う。フィルドめっき液は、一般に硫酸銅めっき液中に、めっき成長を抑制するめっき抑制剤と、めっき成長を促進するめっき促進剤とを添加したものである。これら所定の添加剤は、一般に配線基板の製造方法で用いるものを使用できる。
【００４１】
図５のＢ−４に示すように、表層の導体層１６をエッチングして配線パターン５（ライン５１、ランド５２）を形成する。上述したフィルドめっき６２は、層間接続孔６１の内部だけでなく、表層の導体層１６（銅箔１６）上にも析出する傾向がある。表層の導体層１６をエッチングして形成する配線パターン５（ライン５１、ランド５２）を微細化するには、表層の導体層１６の厚さを薄くするのが有利である。このためには、表層の導体層１６を所定の厚さになるように全面エッチングして、薄くする方法を用いることができる。本実施形態では、表層の導体層１６の厚さが９μｍとなるように全面エッチングを行ってから、エッチングレジストを形成してエッチングにより配線パターン５を形成している。
【００４２】
図６のＢ−５に示すように、第一の絶縁層７１（ガラスエポキシ樹脂）及び配線パターン５（ライン５１、ランド５２）上に、第二の絶縁層７２（ガラスエポキシ樹脂）及び配線パターン５（ライン５１、ランド５２）を形成する。この方法は、上述した図５のＢ−１からＢ−４までと同様である。
【００４３】
図６のＢ−６に示すように、第二の絶縁層７２（ガラスエポキシ樹脂）及び配線パターン５（ライン５１、ランド５２）の上に、半導体素子１１との接続に用いる部分（内部接続端子５２の少なくとも一部）等を除いて、ソルダーレジスト８を形成する。ソルダーレジスト８は、上述した図４のＡ−２と同様に、液状感光性のフォトソルダーレジストインクを用いて、同様の方法で形成することができる。後述する電子部品素子１１（半導体素子１１）との接続に用いる内部接続端子５２（ランド５２）は、ソルダーレジスト８から半導体素子１１との接続に用いる部分（内部接続端子５２の少なくとも一部）が、ソルダーレジスト８から露出するようにする。
【００４４】
図６のＢ−７に示すように、ソルダーレジスト８から露出した部分の内部接続端子５２（ランド５２）に、保護めっき５４を形成する。詳細には、まず、内部接続端子５２上に、ニッケルめっきを形成する。ニッケルめっきの形成には、無電解ニッケルめっき、電気ニッケルめっき等のニッケルめっきを用いることができる。ニッケルめっきの厚さは、０．５〜１０μｍとするのが一般的である。次に、ニッケルめっき上に金めっきを形成する。金めっきの形成には、置換金めっき、無電解金めっき、電気金めっき等の金めっきを用いることができる。金めっきの厚さは、０．０１〜１μｍとするのが一般的である。なお、金めっきを形成する前に、ニッケルめっき上にパラジウムめっき等の貴金属をめっきしてから、金めっきを形成してもよい。また、本実施形態では、上記のような保護めっき５４を用いるが、内部接続端子５２（ランド５２）を構成する銅箔の表面が、半導体素子１１との接続を妨げるほどに酸化するのを抑制することが可能であれば、保護処理の種類は、めっきに限られない。はんだ、有機防錆皮膜等の一般的に配線基板に用いられる銅箔表面の保護処理を用いることができる。
【００４５】
また、図６のＢ−７に示すように、半導体素子１１とフリップチップ接続する内部接続端子５２（ランド５２）上に、予備はんだ１０を形成する。詳細には、メタルマスクを用いた印刷法を用いて、はんだペーストを供給してリフローすることにより、内部接続端子５２上に予備はんだ１０を形成することができる。フリップチップ接続する内部接続端子５２は、平面視において、半導体素子１１の内側に配置される。予備はんだ１０の厚さは、例えば、１〜２０μｍが用いられる。以上により、本実施形態の支持体付きパッケージ基板１を製造することができる。
【００４６】
（支持体付き電子部品パッケージの製造方法）
図７に、本発明の一例である実施形態１の支持体付き電子部品パッケージ１８（支持体付き半導体パッケージ１８）の製造方法を示す。本実施形態の支持体付き半導体パッケージ１８の製造方法は、前記工程（Ｂ）の後、前記支持体付き配線基板の前記支持体とは反対側の面に半導体素子を配置する工程（Ｃ）を有している。以下に、本実施形態の支持体付き半導体パッケージ１８の製造方法を、詳細に説明する。
【００４７】
（工程（Ｃ））
図７のＣ−１に示すように、支持体付きパッケージ基板１の内部接続端子５２上に、半導体素子１１をフリップチップ接続する。詳細には、半導体素子１１の下部にはフリップチップ接続用のフリップチップ端子１１１が備えられている。このフリップチップ端子１１１を、フラックスを塗布した支持体付きパッケージ基板１の内部接続端子５２と対向するように配置する。予備はんだ１０が溶融する温度に加熱する、リフローソルダリングにより、フリップチップ端子１１１と内部接続端子５２とをはんだで接続する。
【００４８】
図７のＣ−２に示すように、支持体付きパッケージ基板１と半導体素子１１との間隙には、アンダーフィル材１２を充填する。このアンダーフィル材１２は、後述するモールド樹脂１４をモールド成形する際に、モールド樹脂１４が下層の半導体素子１１と支持体付きパッケージ基板１との間隙に充填されてもよい。
【００４９】
図７のＣ−３に示すように、半導体素子１１（下層）上にさらに半導体素子１１（上層）を積層して配置し、上層の半導体素子１１と支持体付きパッケージ基板１とをワイヤボンド接続する。詳細には、上層の半導体素子１１の上部には、ワイヤボンド端子１１２が設けられており、このワイヤボンド端子１１２と、支持体付きパッケージ基板１の内部接続端子５２とがボンディングワイヤ１３で接続される。ワイヤボンド接続される支持体付きパッケージ基板１の内部接続端子５２は、フリップチップ接続には用いられない内部接続端子５２であり、半導体素子１１よりも平面視において外側に配置されている。
【００５０】
図７のＣ−４に示すように、支持体付きパッケージ基板１に搭載された半導体素子１１は、ボンディングワイヤ１３まで含むようにモールド樹脂１４でモールド成形され、支持体付きパッケージ基板１と一体化した支持体付き半導体パッケージ１８とされる。以上のようにして、本実施形態の支持体付き半導体パッケージ１８が形成される。
【００５１】
（電子部品パッケージの製造方法）
図８に、本発明の一例である実施形態１の電子部品パッケージ１９（半導体パッケージ１９）の製造方法を示す。本実施形態の半導体パッケージ１９の製造方法は、前記工程（Ｃ）の後、前記支持体３における複層金属箔３１の金属箔３１１、３１２同士の境界３１３で剥離して、前記支持体３と電子部品パッケージ１９である半導体パッケージ１９とを分離する工程（Ｄ）を有する。以下に、本実施形態の半導体パッケージ１９の製造方法の詳細を説明する。
【００５２】
（工程（Ｄ））
図８のＤ−１に示すように、銅箔張り積層板（支持体３）のピーラブル銅箔（複合金属箔３１）における、極薄銅箔３１１とキャリア銅箔３１２との境界３１３で剥離することにより、銅箔張り積層板（支持体３）と半導体パッケージ１９とを分離する。極薄銅箔３１１とキャリア銅箔３１２との境界３１３には、支持体付きパッケージ基板１を製造する際の加熱加圧プレス、半導体素子１１を搭載する際のリフロー、モールド成形の際の加熱加圧等の熱履歴においても、剥離強度の変動を抑制することが可能な剥離層３１３が形成されている。この剥離層３１３によれば、上記のような熱履歴後においても、剥離強度は当初と同様に、人力による剥離が可能なレベルを維持している。また、剥離を行った後において、剥離層３１３は、銅箔張り積層板側に移行しやすく調整されるため、支持体付きパッケージ基板１側に残った極薄銅箔３１１の表面への移行が抑制される。このため、極薄銅箔３１１に対して、エッチング等の回路加工を行う際に、剥離層３１３による回路加工への悪影響が抑制される。
【００５３】
図８のＤ−２に示すように、上記Ｄ−１の分離によって、ソルダーレジスト８上及び外部接続端子５３となるパターンめっきによる配線パターン５上に密着した状態で残った極薄銅箔３１１を、全面エッチングによって除去し、ソルダーレジスト８を露出させる。これにより、ソルダーレジスト８及び外部接続端子５３（配線パターン５）を下面に備えた半導体パッケージ１９を得ることができる。
【００５４】
（電子部品パッケージの製造方法の変形例１）
図９に、本発明の一例である実施形態１の電子部品パッケージ１９（半導体パッケージ１９）の製造方法の変形例１を示す。この変形例１は、図８のＤ−１のように、支持層３と複合金属箔の一部と半導体パッケージ１９とを分離するところまでは、上記と同様であるが、Ｄ−２以降の工程が異なっている。以下に、本実施形態の半導体パッケージ１９の製造方法の変形例１の詳細を説明する。
【００５５】
（工程（Ｄ））
図９のＤ−３に示すように、上記Ｄ−１の分離によって、ソルダーレジスト８上及び外部接続端子５３となるパターンめっきによる配線パターン５上に密着した状態で残った極薄銅箔３１１をそのまま残し、その上に、めっきレジスト２０を形成する。次に、図９のＤ−４に示すように、半導体パッケージ１９側に残った極薄銅箔３１１を給電層として、硫酸銅めっき浴を用いて、パターン銅めっき２１を形成することにより、極薄銅箔３１１上に銅バンプ２２を形成する。次に、図９のＤ−５に示すように、めっきレジスト２０を剥離し、その後、全面エッチングを行うことにより、ソルダーレジスト８上に残った極薄銅箔３１１を除去して、ソルダーレジスト８を露出させる。これにより、ソルダーレジスト８及び外部接続端子５３である銅バンプ２２を下面に備えた半導体パッケージ１９を得ることができる。
【００５６】
（電子部品パッケージの製造方法の変形例２）
図１０に、本発明の一例である実施形態１の電子部品パッケージ１９（半導体パッケージ１９）の製造方法の変形例２を示す。この変形例２は、図８のＤ−１のように、支持層３と複合金属箔の一部と半導体パッケージ１９とを分離するところまでは、上記と同様であるが、Ｄ−２以降の工程が異なっている。以下に、本実施形態の半導体パッケージ１９の製造方法の変形例２の詳細を説明する。
【００５７】
（工程（Ｄ））
図１０のＤ−７に示すように、上記Ｄ−１の分離によって、ソルダーレジスト８上及び外部接続端子５３となるパターンめっきによる配線パターン５上に密着した状態で残った極薄銅箔３１１をそのまま残し、その上に、エッチングレジスト２３を形成する。このとき、エッチングレジスト２３は、外部接続端子５３（図４のＡ−３で形成したパターンめっきによる配線パターン５）に対応する領域を覆うパターンとなるように形成する。次に、図１０のＤ−８に示すように、エッチングを行うことにより、ソルダーレジスト８上に残った極薄銅箔３１１を除去して、ソルダーレジスト８を露出させる。次に、エッチングレジスト２３を除去する。これにより、ソルダーレジスト８及び配線パターン５（外部接続端子５３）を下面に備えた半導体パッケージ１９を得ることができる。
【００５８】
（作用・効果）
本実施の形態の支持体付き配線基板１又は支持体付き電子部品（半導体）パッケージ１８によれば、支持体３の複層金属箔３１上に配置されたソルダーレジスト８及び配線パターン５と、ソルダーレジスト８上及び配線パターン５上の両方に跨って配置された絶縁層７と、を有する。これにより、以下に説明するように、ソルダーレジスト８と配線パターン５とを形成した後に、絶縁層７の形成を個別に行うことができる。
即ち、まず、支持体３の複層金属箔３１上にソルダーレジスト８を形成した後、複層金属箔３１を給電層とし、ソルダーレジスト８をめっきレジストとしてパターンめっき１５を行うことができる。このとき、ソルダーレジスト８と配線パターン５の表面の高さを同程度にして、配線パターン５の凹凸による段差を抑制することができる。
次に、ソルダーレジスト８上及び配線パターン５上の両方に跨って絶縁層７を形成するが、配線パターン５の凹凸による段差が抑制されているので、絶縁層７を段差に追従して流動させる必要がない。このため、絶縁層７が薄く流動性の小さいものであっても、厚さを均一に保つことができ、絶縁性等の電気特性を確保できる。これにより、配線基板２自体の厚さをより薄くすることができ、しかも、分離可能な支持体３を設けることが可能になる。
また、支持体付き電子部品（半導体）パッケージ１８から支持体３を分離した後は、支持体付き電子部品（半導体）パッケージ１８側に移行した金属箔をエッチングで除去する、又は回路加工等するといった簡易な工程を行うだけで、ソルダーレジスト８と外部接続端子５３等の配線パターン５が形成される。
したがって、薄くても実装時の反りを抑制することを可能にしつつ、支持体３を分離した後の電子部品パッケージを電子機器に搭載する工程を簡略化可能な、支持体付き配線基板１又は支持体付き電子部品パッケージ１８を提供することができる。
【００５９】
［実施形態２］
（支持体付き配線基板）
図１１及び図１２に、本発明の一例である実施形態２の支持体付き配線基板１を示す。本実施形態の支持体付き配線基板１は、上記実施形態１の支持体付き配線基板１の構成に加えて、さらに、前記配線パターン５が、前記複層金属箔３１側に配置された保護めっき５４を備える。以下に、本実施形態の支持体付き配線基板１を詳細に説明する。
【００６０】
（支持体）
本実施形態の支持体付き配線基板１に用いる支持体３は、上述した実施形態１と同様であるため、説明を省略する。
【００６１】
（配線基板）
図１１及び図１２に示すように、上述した実施形態１と同様に、配線基板２は、支持体３の複層金属箔３１上に配置されたソルダーレジスト８及び配線パターン５と、ソルダーレジスト８上及び配線パターン５上に配置された絶縁層７と、を備えている。この実施形態１の構成に加えて、実施形態２の配線基板２は、さらに、配線パターン５が、複層金属箔３１側に配置された保護めっき５４を備えている。つまり、配線パターン５の複層金属箔３１側に密着する部分には、保護めっき５４が配置されている。これ以外は、実施形態１で用いた配線基板２と同様である。
【００６２】
本実施形態の配線基板２をより詳細に説明する。図１１及び図１２に示すように、本実施形態の配線基板２では、支持体３となる銅箔張り積層板側のピーラブル銅箔（複層金属箔３１）の極薄銅箔３１１上に、密着してソルダーレジスト８及び配線パターン５が形成される。配線パターン５の複層金属箔３１側に密着する部分には、保護めっき５４としてのニッケル・金めっきが配置されている。この保護めっき５４は、配線パターン５の構成の一部であり、配線パターン５に含まれるものである。ソルダーレジスト８及び保護めっき５４を含む配線パターン５は、支持体３の構成ではなく、配線基板２の構成に含まれるものである。配線パターン５に備えられるランド５３は、外部接続端子５３である。このランド５３のピーラブル銅箔側の先端には、ニッケル・金めっき（保護めっき５４）が形成され、ニッケル・金めっきはランド５３の構成の一部であり、ランド５３に含まれるものである。これ以外の詳細な構成は、実施形態１で用いた配線基板２と同様である。
【００６３】
（支持体付き半導体パッケージ）
図１３に示すように、本実施形態の支持体付き半導体パッケージ１８は、上記で説明した支持体付き配線基板１（支持体付きパッケージ基板１）と、この支持体付き配線基板１の支持体３（銅箔張り積層板）とは反対側の面に配置された電子部品素子１１（半導体素子１１）と、を有する。つまり、配線基板２（パッケージ基板２）における、配線パターン５の複層金属箔３１側に密着する部分に、保護めっき５４としてのニッケル・金めっきが配置されている点以外は、上述した実施形態１の支持体付き半導体パッケージ１８と同様である。このため、詳細な説明は省略する。
【００６４】
（支持体付き配線基板の製造方法）
図１４に、本発明の一例である実施形態２の支持体付き配線基板１の製造方法を示す。本実施形態２の支持体付き配線基板１の製造方法は、上述した実施形態１の製造方法と同様に、支持体３に備えられた複層金属箔３１上にソルダーレジスト８及び配線パターン５を形成する工程（Ａ）と、前記ソルダーレジスト８及び配線パターン５を表裏面の少なくとも一方に備えた配線基板２を形成する工程（Ｂ）と、を有する。ただ、本実施形態２の製造方法は、前記工程（Ａ）において、前記配線パターン５の複層金属箔３１側に保護めっき５４を形成する点だけが、上記実施形態１の製造方法とは異なっている。以下に、本実施形態２の支持体付き配線基板１の製造方法を、詳細に説明する。
【００６５】
（工程（Ａ））
図１４のＡ−１に示すように、実施形態１の製造方法と同様にして、支持体３として、ピーラブル銅箔（複層金属箔３１）を備えた支持体３となる銅箔張り積層板を準備する。
【００６６】
図１４のＡ−２に示すように、実施形態１の製造方法と同様にして、銅箔張り積層板に備えられたピーラブル銅箔（複層金属箔３１）上（詳細には極薄銅箔３１１上）に、ソルダーレジスト８を形成する。
【００６７】
図１４のＡ−３に示すように、実施形態１の製造方法と同様にして、銅箔張り積層板に備えられた極薄銅箔３１１上に、配線パターン５を形成する。支持体３の極薄銅箔３１１の表面に密着させて、所定パターン状に形成したソルダーレジスト８の間隙に、外部接続端子５３となる配線パターン５を形成する。ただ、実施形態１の製造方法とは異なり、配線パターン５の極薄銅箔３１１側の先端には、保護めっき５４を形成する。
詳細には、ピーラブル銅箔を給電層とし、先に形成したソルダーレジスト８をめっきレジストとして、まず、保護めっき５４としてのニッケル・金めっきを、以下のように形成する。極薄銅箔３１１上に、電気金めっきを用いて、金めっきを形成する。金めっきの厚さは、０．０１〜１μｍが挙げられる。次に、金めっき上に、電気ニッケルめっきを用いてニッケルめっきを形成する。ニッケルめっきの厚さは、例えば、０．５〜１０μｍが挙げられる。なお、ニッケルめっきを形成する前に、金めっき上にパラジウムめっき等の貴金属をめっきしてから、ニッケルめっきを形成してもよい。
次に、実施形態１の製造方法と同様にして、ニッケルめっき上に、硫酸銅めっき浴を用いて、パターンめっきを形成することにより、極薄銅箔３１１上に密着し、極薄銅箔３１１側の先端にニッケル・金めっき５４を備えた配線パターン５を形成する。これ以外は、実施形態１と同様にして、配線パターン５を形成する。
【００６８】
（工程（Ｂ））
図５のＢ−１〜Ｂ−４に示すように、そして、図６のＢ−５〜Ｂ−７に示すように、実施形態１と同様にして、配線基板（パッケージ基板）２を形成した。
【００６９】
（支持体付き電子部品パッケージの製造方法）
図７に示すのと同様にして、本発明の一例である実施形態２の支持体付き電子部品パッケージ１８（支持体付き半導体パッケージ１８）の製造方法を示す。本実施形態２の支持体付き半導体パッケージ１８の製造方法は、上述した実施形態１の製造方法と同様に、前記工程（Ｂ）の後、前記支持体付き配線基板の前記支持体とは反対側の面に半導体素子を配置する工程（Ｃ）を有している。実施形態１と同様であるため、詳細は省略する。
【００７０】
（電子部品パッケージの製造方法）
図８に示すのと同様にして、本発明の一例である実施形態２の電子部品パッケージ１９（半導体パッケージ１９）の製造方法を示す。本実施形態２の電子部品（半導体）パッケージ１９の製造方法は、前記工程（Ｃ）の後、前記支持体３における複層金属箔３１の金属箔３１１、３１２同士の境界３１３で剥離して、前記支持体３と電子部品パッケージ１９である半導体パッケージ１９とを分離する工程（Ｄ）を有する。以下に、本実施形態の半導体パッケージ１９の製造方法の詳細を説明する。
【００７１】
（工程（Ｄ））
図８のＤ−１に示すのと同様に、実施形態１の製造方法と同様にして、銅箔張り積層板（支持体３）のピーラブル銅箔（複合金属箔３１）における、極薄銅箔３１１とキャリア銅箔３１２との境界３１３で剥離することにより、銅箔張り積層板（支持体３）と半導体パッケージ１９とを分離する。
【００７２】
図８のＤ−２に示すように、上記Ｄ−１の分離によって、ソルダーレジスト８上及び外部接続端子５３となるパターンめっき上に密着した状態で残った極薄銅箔３１１を、全面エッチングによって除去し、ソルダーレジスト８を露出させる。このとき、パターンめっきの先端（表面）には、ニッケル・金めっき５４を備えている。このため、パターンめっき上の極薄銅箔３１１が完全に除去された後は、このニッケル・金めっき５４がエッチングレジストとして機能し、過剰にパターンめっき１５がエッチングされるのを抑制することができる。即ち、ソルダーレジスト８の表面とパターンめっき１５の表面とは段差のない平坦な状態が得られる。これにより、ソルダーレジスト８及び外部接続端子５３を下面に備えた半導体パッケージ１９を得ることができる。
【００７３】
（作用・効果）
本実施形態２によれば、実施形態１と同様の作用効果を有することに加え、以下のような作用効果を有する。即ち、支持体付き半導体（電子部品）パッケージ１８から支持体３を分離した後、支持体付き半導体パッケージ１８側に移行した極薄銅箔３１１をエッチングで除去する際に、配線パターン５の先端に備えられた保護めっき５４が、過剰に配線パターン５がエッチングされないようにするためのエッチングレジストとして機能する。これにより、ソルダーレジスト８及び外部接続端子５３を下面に備えた半導体パッケージ１９を、管理裕度の広い安定したプロセスで得ることができる。また、後から外部接続端子５３上に保護めっき５４を形成する工程を不要にすることができる。
【符号の説明】
【００７４】
１．支持体付き配線基板（支持体付きパッケージ基板）
２．配線基板（パッケージ基板）
３．支持体（銅箔張り積層板）
３１．複層金属箔（ピーラブル銅箔）
３１１．第一金属箔（極薄銅箔）
３１２．第二金属箔（キャリア銅箔）
３１３．境界（剥離層）
３２．金属箔（銅箔）
３３．支持層（ガラスエポキシ樹脂）
５．配線パターン
５１．ライン
５２．ランド（内部接続端子）
５３．ランド（外部接続端子）
５４．保護めっき（ニッケル・金めっき）
６．層間接続（非貫通ビア）
６１．層間接続孔（非貫通孔）
６２．導電体（フィルドめっき）
７．絶縁層（ガラスエポキシ樹脂）
７１．第一の絶縁層（ガラスエポキシ樹脂）
７２．第二の絶縁層（ガラスエポキシ樹脂）
８．ソルダーレジスト
１０．予備はんだ
１１．電子部品素子（半導体素子）
１１１．フリップチップ端子
１１２．ワイヤボンド端子
１２．アンダーフィル材
１３．ボンディングワイヤ
１４．モールド樹脂
１５．パターンめっき
１６．導体層（銅箔）
１７．開口
１８．支持体付き電子部品パッケージ（支持体付き半導体パッケージ）
１９．電子部品パッケージ（半導体パッケージ）
２０．めっきレジジスト
２１．パターン銅めっき
２２．銅バンプ
２３．エッチングレジスト
【図１】
2020145228.tif 000003
【図２】
2020145228.tif 000004
【図３】
2020145228.tif 000005
【図４】
2020145228.tif 000006
【図５】
2020145228.tif 000007
【図６】
2020145228.tif 000008
【図７】
2020145228.tif 000009
【図８】
2020145228.tif 000010
【図９】
2020145228.tif 000011
【図１０】
2020145228.tif 000012
【図１１】
2020145228.tif 000013
【図１２】
2020145228.tif 000014
【図１３】
2020145228.tif 000015
【図１４】
2020145228.tif 000016