(57)【要約】【課題】クロック信号の周波数の拡散レートと拡散幅を自由に設定可能にする回路装置等の提供。【解決手段】回路装置２０は、基準クロック信号ＲＦＣＫとフィードバッククロック信号ＦＢＣＫとの位相比較を行う位相比較回路４２と、制御電圧ＶＣを生成する制御電圧生成回路４４と、クロック信号ＣＫＱを生成する電圧制御発振回路５０と、クロック信号ＣＫＱを分周してフィードバッククロック信号ＦＢＣＫを出力する分周回路５８と、分周回路５８の分周比を設定する処理回路６０と、クロック信号ＣＫＱの周波数を拡散させるための波形信号の傾き情報ＳＬが設定される第１のレジスター８０と、波形信号の振幅情報が設定される第２のレジスター８２を含む。処理回路６０は、第１、第２のレジスター８０、８２に設定された傾き情報ＳＬ、振幅情報ＡＰに基づいて波形信号の波形信号値を生成し、波形信号値と分周比設定値ＳＤＩＶに基づく分周比データＤＤＩＶを分周回路５８に出力する。【選択図】図１
2020098988.tif 000002
【特許請求の範囲】
【請求項１】
基準クロック信号とフィードバッククロック信号との位相比較を行う位相比較回路と、
前記位相比較の結果に基づいて、制御電圧を生成する制御電圧生成回路と、
前記制御電圧に対応する周波数のクロック信号を生成する電圧制御発振回路と、
前記クロック信号を分周して前記フィードバッククロック信号を出力する分周回路と、
前記分周回路の分周比を設定する処理回路と、
前記クロック信号の前記周波数を拡散させるための波形信号の傾き情報が設定される第１のレジスターと、
前記波形信号の振幅情報が設定される第２のレジスターと、
を含み、
前記処理回路は、
前記第１のレジスターに設定された前記傾き情報と、前記第２のレジスターに設定された前記振幅情報とに基づいて、前記波形信号の波形信号値を生成し、
前記波形信号値と分周比設定値に基づく分周比データを前記分周回路に出力することを特徴とする回路装置。
【請求項２】
請求項１に記載の回路装置において、
前記処理回路は、
前記波形信号値と前記分周比設定値に基づく演算値に対してデルタシグマ変調を行って、前記分周比データを前記分周回路に出力することを特徴とする回路装置。
【請求項３】
請求項２に記載の回路装置において、
前記処理回路は、
温度センサーの検出電圧に基づく温度検出データに基づいて、前記基準クロック信号の温度特性の温度補償値を生成し、
前記波形信号値と前記分周比設定値と前記温度補償値とを加算処理して前記演算値を求めることを特徴とする回路装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の回路装置において、
前記処理回路は、
前記傾き情報に基づいて、正の傾き値及び負の傾き値のいずれか一方を出力傾き値として出力する傾き値出力回路と、
前記出力傾き値を積分し、前記積分により得られた積分値を前記波形信号値として出力する積分回路と、
を含み、
前記傾き値出力回路は、
前記出力傾き値として前記正の傾き値を出力しているときに、前記波形信号値が、前記振幅情報により設定される第１のしきい値に達すると、前記出力傾き値として前記負の傾き値を出力し、
前記出力傾き値として前記負の傾き値を出力しているときに、前記波形信号値が、前記振幅情報により設定される第２のしきい値に達すると、前記出力傾き値として前記正の傾き値を出力することを特徴とする回路装置。
【請求項５】
請求項４に記載の回路装置において、
前記傾き値出力回路は、
前記第１のレジスターに前記傾き情報として設定される前記正の傾き値を符号反転して、前記負の傾き値を出力する符号反転器と、
前記第１のレジスターからの正の傾き値と、前記符号反転器からの前記負の傾き値のいずれか一方を、前記第２のレジスターからの前記振幅情報と、前記積分回路からの前記波形信号値とに応じて選択するセレクターと、
を含むことを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の回路装置において、
前記処理回路は、
前記フィードバッククロック信号に基づいて前記波形信号値を生成することを特徴とする回路装置。
【請求項７】
請求項６に記載の回路装置において、
前記処理回路は、
前記フィードバッククロック信号を分周して分周クロック信号を出力する第２の分周回路を有し、前記分周クロック信号に基づいて前記波形信号値を生成することを特徴とする回路装置。
【請求項８】
請求項７に記載の回路装置において、
前記第２の分周回路の分周比が設定される第３のレジスターを含むことを特徴とする回路装置。
【請求項９】
振動子と、
請求項１乃至８のいずれか一項に記載の回路装置であって、前記振動子を発振させる発振回路を含む回路装置と、
を含むことを特徴とする発振器。
【請求項１０】
請求項１乃至８のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
【請求項１１】
請求項１乃至８のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、発振器、電子機器及び移動体等に関する。
【背景技術】
【０００２】
近年、電子機器から放射される電磁波が他の電子器などに与える影響として、ＥＭＩ（Electro Magnetic Interference）が問題になっている。特に電子機器間におけるデータの送受信等のために使用されるクロック信号は、高周波数であり、ＥＭＩのノイズの発生源となる。従って、クロック信号による電磁波の放射の悪影響を抑制するために、種々の対策がとられており、このような対策の１つとしてスペクトラム拡散がある。スペクトラム拡散の従来技術としては、例えば特許文献１に開示される技術がある。特許文献１には、三角波生成器を備えたスペクトラム拡散クロック生成回路が開示されている。具体的には、セレクターが出力する＋１又は−１を加算して行き、加算値が三角波の振幅の最大値に達したら、セレクターの出力を切り替える構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−４０８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この従来技術のスペクトラム拡散クロック生成回路では、三角波の振幅に対応する拡散幅を変更すると、拡散レートも連動して変更されてしまう。即ち、拡散レートと拡散幅を自由に設定できないという課題があった。
【課題を解決するための手段】
【０００５】
本発明の一態様は、基準クロック信号とフィードバッククロック信号との位相比較を行う位相比較回路と、前記位相比較の結果に基づいて、制御電圧を生成する制御電圧生成回路と、前記制御電圧に対応する周波数のクロック信号を生成する電圧制御発振回路と、前記クロック信号を分周して前記フィードバッククロック信号を出力する分周回路と、前記分周回路の分周比を設定する処理回路と、前記クロック信号の前記周波数を拡散させるための波形信号の傾き情報が設定される第１のレジスターと、前記波形信号の振幅情報が設定される第２のレジスターと、を含み、前記処理回路は、前記第１のレジスターに設定された前記傾き情報と、前記第２のレジスターに設定された前記振幅情報とに基づいて、前記波形信号の波形信号値を生成し、前記波形信号値と分周比設定値に基づく分周比データを前記分周回路に出力する回路装置に関係する。
【図面の簡単な説明】
【０００６】
【図１】本実施形態の回路装置の構成例。
【図２】本実施形態の回路装置の詳細な構成例。
【図３】本実施形態の回路装置の動作説明図。
【図４】スペクトラム拡散についての説明図。
【図５】スペクトラム拡散についての説明図。
【図６】スペクトラム拡散についての説明図。
【図７】従来例の問題点の説明図。
【図８】従来例の問題点の説明図。
【図９】拡散レートと拡散幅を自由に設定可能な本実施形態手法の説明図。
【図１０】拡散レートと拡散幅を自由に設定可能な本実施形態手法の説明図。
【図１１】処理回路の詳細な構成例。
【図１２】発振器の構造例。
【図１３】電子機器の構成例。
【図１４】移動体の構成例。
【発明を実施するための形態】
【０００７】
以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
【０００８】
１．回路装置
図１に本実施形態の回路装置２０の構成例を示す。本実施形態では、振動子１０を振動させてクロック信号を生成する発振器４に用いられる回路装置２０を主に例にとり説明する。なお本実施形態は、このような振動子１０の発振回路３０を用いないＰＬＬ回路４０の回路装置２０にも適用可能である。
【０００９】
発振器４は回路装置２０と振動子１０を含む。振動子１０は回路装置２０に電気的に接続されている。例えば振動子１０及び回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と回路装置２０は電気的に接続されている。
【００１０】
振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、カット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片などにより実現できる。例えば振動子１０は、ＳＰＸＯ（Simple Packaged Crystal Oscillator）の振動子であってもよい。或いは振動子１０は、恒温槽を備える恒温槽型発振器（ＯＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備えない温度補償型発振器（ＴＣＸＯ）に内蔵されている振動子であってもよい。なお本実施形態の振動子１０は、例えば厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。
【００１１】
回路装置２０は、ＩＣ（Integrated Circuit）と呼ばれる集積回路装置である。例えば回路装置２０は、半導体プロセスにより製造されるＩＣであり、半導体基板上に回路素子が形成された半導体チップである。回路装置２０は、発振回路３０、ＰＬＬ回路４０、処理回路６０、レジスター８０、８２を含む。
【００１２】
発振回路３０は、振動子１０を発振させることで基準クロック信号ＲＦＣＫを生成する。即ち発振回路３０は振動子１０を振動させて発振信号である基準クロック信号ＲＦＣＫを生成する。例えば回路装置２０は、第１、第２の振動子接続用の端子を含み、回路装置２０の外付け部品である振動子１０の一端である第１の端子電極が第１の振動子接続用の端子に接続され、振動子１０の他端である第２の端子電極が第２の振動子接続用の端子に接続される。第１、第２の振動子接続用の端子は、例えば回路装置２０のパッドである。発振回路３０は、第１の振動子接続用の端子と第２の振動子接続用の端子の間に設けられた発振用の駆動回路などを含む。
【００１３】
ＰＬＬ回路４０は、基準クロック信号ＲＦＣＫが入力される。そしてＰＬＬ（Phase Locked Loop）の動作を行う。例えばＰＬＬ回路４０は、基準クロック信号ＲＦＣＫの周波数を逓倍した周波数のクロック信号ＣＫＱを生成する。即ち基準クロック信号ＲＦＣＫに位相同期した高精度のクロック信号ＣＫＱを生成する。ＰＬＬ回路４０は、位相比較回路４２と、制御電圧生成回路４４と、電圧制御発振回路５０と、分周回路５８を含む。
【００１４】
位相比較回路４２は、基準クロック信号ＲＦＣＫとフィードバッククロック信号ＦＢＣＫとの位相比較を行う。例えば位相比較回路４２は、基準クロック信号ＲＦＣＫとフィードバッククロック信号ＦＢＣＫの位相を比較し、基準クロック信号ＲＦＣＫとフィードバッククロック信号ＦＢＣＫの位相差に応じた信号ＣＱを位相比較結果の信号として出力する。位相差に応じた信号ＣＱは、例えば位相差に比例したパルス幅のパルス信号である。
【００１５】
制御電圧生成回路４４は、位相比較回路４２での位相比較の結果に基づいて、制御電圧ＶＣを生成する。例えば制御電圧生成回路４４は、位相比較回路４２からの位相比較結果の信号ＣＱに基づいて、チャージポンプ動作やフィルター処理を行って、電圧制御発振回路５０の発振を制御する制御電圧ＶＣを生成する。
【００１６】
ＶＣＯ（Voltage controlled oscillator）である電圧制御発振回路５０は、制御電圧ＶＣに対応する周波数のクロック信号ＣＫＱを生成する。例えば制御電圧生成回路４４からの制御電圧ＶＣに基づいて発振動作を行って、クロック信号ＣＫＱを生成する。例えば電圧制御発振回路５０は、制御電圧ＶＣに応じて変化する周波数のクロック信号ＣＫＱを発振動作により生成する。一例としては、電圧制御発振回路５０は、バラクターなどの可変容量素子を有し、この可変容量素子の容量が制御電圧ＶＣに基づいて変化することで、電圧制御発振回路５０の発振動作により生成される発振信号であるクロック信号ＣＫＱの周波数が変化する。
【００１７】
分周回路５８は、クロック信号ＣＫＱを分周してフィードバッククロック信号ＦＢＣＫを出力する。例えば分周回路５８は、クロック信号ＣＫＱの周波数を、分周比データＤＤＩＶにより設定される分周比で分周した周波数の信号を、フィードバッククロック信号ＦＢＣＫとして出力する。例えばクロック信号ＣＫＱの周波数をｆとし、分周回路５８を分周動作の分周比をＤＩＶとした場合に、フィードバッククロック信号ＦＢＣＫの周波数は、ｆ／ＤＩＶになる。そして位相比較回路４２は、前述のように、発振回路３０からの基準クロック信号ＲＦＣＫと、分周回路５８からのフィードバッククロック信号ＦＢＣＫの位相比較を行う。
【００１８】
処理回路６０は、分周回路５８の分周比を設定する。例えば処理回路６０は分周比データＤＤＩＶを分周回路５８に出力することで、分周回路５８の分周比を設定する。分周比データＤＤＩＶは、ＰＬＬ回路４０の分周比を設定するためのデータであり、クロック信号ＣＫＱの周波数を定めるデータである。処理回路６０は、例えば分周比設定値ＳＤＩＶに基づいて分周回路５８の分周比を設定する。分周比設定値ＳＤＩＶは、分周回路５８の分周比を設定するための設定値であり、レジスターなどに設定される値であってもよいし、外部から端子等を介して入力されるものであってもよい。また処理回路６０は、回路装置２０の種々の制御処理や設定処理、或いは演算処理を行う。例えば処理回路６０は、回路装置２０の各回路ブロックの制御処理を行う。また処理回路６０は、例えばデルタシグマ変調処理、温度補償処理、エージング補正処理、或いはデジタルフィルター処理などの演算処理を行う。処理回路６０はゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。或いは処理回路６０を、ＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）などのプロセッサーにより実現してもよい。
【００１９】
レジスター８０は、クロック信号ＣＫＱの周波数を拡散させるための波形信号の傾き情報ＳＬが設定されるレジスターである。クロック信号ＣＫＱの周波数の拡散は、例えばスペクトラム拡散と呼ばれる。以下では、クロック信号ＣＫＱの周波数の拡散を、適宜、スペクトラム拡散と記載する。波形信号はスペクトラム拡散のための波形信号である。レジスター８０は第１のレジスターであり、レジスター８２は第２のレジスターである。波形信号は、例えば波形信号値が単調増加する第１の期間と波形信号値が単調減少する第２の期間が交互に繰り返されるような信号であり、例えば三角波信号などにより実現される。傾き情報ＳＬは、波形信号の傾き値を設定するための情報であり、波形信号値のゲインに対応する変化率を設定するための情報である。例えば傾き情報は、波形信号値が単調増加する第１の期間での波形信号の第１の傾き値や、波形信号値が単調減少する第２の期間での波形信号の第２の傾き値を設定するための情報である。第１、第２の傾き値は波形信号値の変化率に対応する。振幅情報ＡＰは、波形信号の振幅を設定するための情報であり、クロック信号ＣＫＱの周波数の拡散の拡散幅に対応する情報である。レジスター８０、８２は例えばフリップフロップ回路などにより実現できる。或いはレジスター８０、８２を例えばＲＡＭ（Random access memory）などのメモリーにより実現してもよい。
【００２０】
以上のように本実施形態の回路装置２０は、位相比較回路４２と、制御電圧生成回路４４と、電圧制御発振回路５０と、分周回路５８と、処理回路６０と、レジスター８０、８２を含む。例えば位相比較回路４２、制御電圧生成回路４４、電圧制御発振回路５０、分周回路５８によりＰＬＬ回路４０が構成される。位相比較回路４２は、基準クロック信号ＲＦＣＫとフィードバッククロック信号ＦＢＣＫとの位相比較を行う。制御電圧生成回路４４は、位相比較の結果に基づいて、制御電圧ＶＣを生成する。電圧制御発振回路５０は、制御電圧ＶＣに対応する周波数のクロック信号ＣＫＱを生成する。分周回路５８は、クロック信号ＣＫＱを分周してフィードバッククロック信号ＦＢＣＫを出力する。処理回路６０は、分周回路５８の分周比を設定する。レジスター８０は、クロック信号ＣＫＱの周波数を拡散させるための波形信号の傾き情報ＳＬが設定され、レジスター８２は、波形信号の振幅情報ＡＰが設定される。
【００２１】
そして本実施形態では処理回路６０は、レジスター８０に設定された傾き情報ＳＬと、レジスター８２に設定された振幅情報ＡＰとに基づいて、波形信号の波形信号値を生成する。具体的には処理回路６０は、後述の図３で説明するように、三角波などの波形信号の波形信号値ＶＷを生成する。そして処理回路６０は、波形信号値ＶＷと分周比設定値ＳＤＩＶに基づく分周比データＤＤＩＶを分周回路５８に出力する。例えば処理回路６０は、波形信号値ＶＷを用いて、クロック信号ＣＫＱの周波数を、クロック信号ＣＫＱの公称周波数である基準周波数を中心とした所定の周波数帯域において周期的に変化させるスペクトラム拡散を行う。具体的には処理回路６０は、クロック信号ＣＫＱの周波数が、公称周波数である基準周波数を中心とした所定の周波数帯域において周期的に変化するように、分周回路５８の分周比を時間的に変化させる制御を行う。即ち処理回路６０は、分周比設定値ＳＤＩＶに基づき設定される分周比を、波形信号値ＶＷを用いて時間的に変化させる制御を行うことで、スペクトラム拡散処理を実行する。
【００２２】
このように本実施形態の回路装置２０によれば、波形信号値ＶＷと分周比設定値ＳＤＩＶに基づく分周比データＤＤＩＶが分周回路５８に出力されることで、スペクトラム拡散処理が実現される。これにより、ＥＭＩのノイズを低減でき、クロック信号ＣＫＱによる電磁波の放射の悪影響を抑制できるようになる。そして本実施形態では、スペクトラム拡散を実現する波形信号の振幅情報のみならず、当該波形信号の傾き情報に基づいて、波形信号の波形信号値が生成される。これにより、例えば拡散幅の変更により拡散レートも連動して変更されてしまうような事態を防止できるようになり、簡素な構成で、スペクトラム拡散の拡散レートと拡散幅を自由に設定可能な回路装置２０を実現できる。
【００２３】
図２に本実施形態の回路装置２０の詳細な構成例を示す。図２では、回路装置２０は、発振回路３０、ＰＬＬ回路４０、処理回路６０、レジスター８０、８２に加えて、温度センサー７６、Ａ／Ｄ変換回路７７、レジスター８６、出力回路９０、インターフェース回路９２を含む。また処理回路６０が、デルタシグマ変調回路６２によりデルタシグマ変調を行うことで、ＰＬＬ回路４０がフラクショナル−Ｎ型のＰＬＬ回路として動作する。なお本実施形態の回路装置２０は図２の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００２４】
レジスター８６は分周比設定値ＳＤＩＶが設定されるレジスターである。レジスター８６は例えばフリップフロップ回路などにより実現できる。或いはレジスター８６を例えばＲＡＭなどのメモリーにより実現してもよい。
【００２５】
温度センサー７６は、環境の温度に応じて変化する温度依存電圧を、温度検出電圧として出力する。環境の温度は例えば回路装置２０や振動子１０の周囲の環境の温度である。例えば温度センサー７６は、温度依存性を有する回路素子を利用して温度依存電圧を生成し、温度に非依存の電圧を基準として温度依存電圧を出力する。例えば温度センサー７６は、ＰＮ接合の順方向電圧を温度依存電圧として出力する。温度に非依存の電圧は例えばバンドギャップリファレンス電圧などである。なお温度センサー７６を回路装置２０の外部に設けて、回路装置２０の外部接続端子等を介して温度センサー７６からの温度検出電圧を回路装置２０に入力するようにしてもよい。
【００２６】
Ａ／Ｄ変換回路７７は、温度センサー７６からの温度検出電圧のＡ／Ｄ変換を行って、デジタルの温度検出データＤＴを出力する。Ａ／Ｄ変換回路７７のＡ／Ｄ変換方式としては、例えば逐次比較方式や逐次比較方式に類似する方式などを採用できる。なおＡ／Ｄ変換方式として、デルタシグマ型、フラッシュ型、パイプライン型又は二重積分型等を採用してもよい。またＡ／Ｄ変換回路７７を温度センサー７６と同様に回路装置２０の外部に設けて、温度検出データＤＴを回路装置２０の外部接続端子等を介して回路装置２０に入力するようにしてもよい。
【００２７】
出力回路９０は、ＰＬＬ回路４０からのクロック信号ＣＫＱが入力される。そしてＬＶＤＳ（Low Voltage Differential Signaling）、ＰＥＣＬ（Positive Emitter Coupled Logic）、ＨＣＳＬ（High Speed Current Steering Logic）、又は差動のＣＭＯＳ（Complementary MOS）などの信号形式で、クロック信号ＣＫＱを回路装置２０の外部に出力する。例えば出力回路９０は、ＬＶＤＳ、ＰＥＣＬ、ＨＣＳＬ及びＣＭＯＳの全ての信号形式でクロック信号ＣＫＱを出力可能な回路であってもよい。この場合には出力回路９０は、処理回路６０により設定された信号形式でクロック信号ＣＫＱを出力することになる。
【００２８】
なお出力回路９０に、例えばクロック信号ＣＫＱ用の分周回路が設けてもよい。そして、この分周回路によりクロック信号ＣＫＱを分周することで、クロック信号ＣＫＱの周波数をユーザーが所望する周波数に設定できるようにしてもよい。
【００２９】
インターフェース回路９２は、Ｉ２Ｃ（Inter Integrated Circuit）、ＳＰＩ（Serial Peripheral Interface）などのインターフェースを実現する回路である。即ちインターフェース回路９２は、外部デバイスとの間のインターフェース処理を行う。
【００３０】
なお、ホスト等の外部デバイスが、インターフェース回路９２を介して、レジスター８０、８２、８６や後述の図１１に示すレジスター８４のレジスター値を設定できるようにしてもよい。即ち外部デバイスが、インターフェース回路９２を介して、レジスター８０、８２、８４、８６に対して、各々、傾き情報ＳＬ、振幅情報ＡＰ、フィードバッククロック信号ＦＢＣＫの分周比情報、ＰＬＬ回路４０の分周比設定値ＳＤＩＶを書き込めるようにする。或いは回路装置２０に不揮発性メモリーを設け、回路装置２０の製造時等において、傾き情報ＳＬ、振幅情報ＡＰ、分周比情報、分周比設定値ＳＤＩＶを不揮発性メモリーに書き込んでもよい。そして回路装置２０の動作時に、不揮発性メモリーからレジスター８０、８２、８４、８６に対して、傾き情報ＳＬ、振幅情報ＡＰ、分周比情報、分周比設定値ＳＤＩＶをロードするようにしてもよい。
【００３１】
そして本実施形態では処理回路６０は、波形信号値ＶＷと分周比設定値ＳＤＩＶに基づく演算値ＣＡＬに対してデルタシグマ変調を行って、分周比データＤＤＩＶを分周回路５８に出力する。即ちデルタシグマ変調の結果に基づく分周比データＤＤＩＶを分周回路５８に出力する。デルタシグマ変調は処理回路６０のデルタシグマ変調回路６２が行う。
【００３２】
具体的にはＰＬＬ回路４０の位相比較回路４２は、基準クロック信号ＲＦＣＫとフィードバッククロック信号ＦＢＣＫの位相を比較し、位相差に応じた信号ＣＱを出力する。制御電圧生成回路４４は、位相差に応じた信号ＣＱに基づき制御電圧ＶＣを生成する。制御電圧生成回路４４はチャージポンプ回路４６とローパスフィルター４８を含む。例えば位相比較回路４２は、位相の比較結果であるアップ信号又はダウン信号を信号ＣＱとして出力する。チャージポンプ回路４６は、位相比較回路４２からのアップ信号又はダウン信号である信号ＣＱを出力電流に変換する。即ち、矩形の電圧パルスであるアップ信号とダウン信号を、矩形の電流パルスである出力電流に変換する。例えばチャージポンプ回路４６は、アップ信号が入力された場合には正の電流パルスを出力し、ダウン信号が入力された場合には負の電流パルスを出力する。ローパスフィルター４８は、チャージポンプ回路４６の出力信号の平滑化を行って、電圧制御発振回路５０の発振周波数を制御する制御電圧ＶＣを生成して電圧制御発振回路５０に出力する。具体的にはローパスフィルター４８は、チャージポンプ回路４６の出力電流を電流電圧変換すると共にフィルター処理を行う。ローパスフィルター４８の出力電圧である制御電圧ＶＣは、アップ信号が出力された場合には上昇し、ダウン信号が出力された場合には下降する。ローパスフィルター４８は例えば３次や４次のＲＣフィルターにより実現できる。即ち抵抗及びキャパシターを用いたパッシブのＲＣフィルターにより実現できる。なおローパスフィルター４８は受動素子としてインダクターを用いたパッシブフィルターであってもよい。
【００３３】
ローパスフィルター４８からの制御電圧ＶＣが電圧制御発振回路５０に入力されることで、バラクター等により実現される可変容量素子の容量が変化して、電圧制御発振回路５０の発振周波数が制御される。そして制御電圧ＶＣにより設定される周波数のクロック信号ＣＫＱが分周回路５８や出力回路９０に出力される。電圧制御発振回路５０は、例えばインダクター及びキャパシターにより構成される共振回路により発振動作を行うＬＣ発振回路などにより実現できる。
【００３４】
そして本実施形態では分周回路５８とデルタシグマ変調回路６２とによりフラクショナル分周器が構成される。フラクショナル分周器は、ＰＬＬ回路４０の逓倍率の逆数を分周比としてクロック信号ＣＫＱを分周し、分周後のクロック信号をフィードバッククロック信号ＦＢＣＫとして位相比較回路４２に出力する。デルタシグマ変調回路６２は、分周比の小数部の値をデルタシグマ変調して、整数である変調値を生成する。例えばデルタシグマ変調回路６２は３次や４次のデルタシグマ変調処理を行う。そして分周比の整数部の値と変調値の加算値が、分周比の設定値として分周回路５８に設定される。これによりフラクショナル−Ｎ型のＰＬＬ回路４０が実現される。
【００３５】
具体的には、デルタシグマ変調回路６２は、例えばフィードバッククロック信号ＦＢＣＫに基づいて動作し、分数分周比Ｌ／Ｍを積分して量子化するデルタシグマ変調を行い、デルタシグマ変調信号を生成する。そしてデルタシグマ変調回路６２は、デルタシグマ変調信号と整数分周比Ｎとを加減算する処理を行い、加減算後の出力信号が分周比データＤＤＩＶとして分周回路５８に入力される。この加減算後の出力信号は、整数分周比Ｎの付近の範囲の複数の整数分周比が時系列に変化し、その時間平均値はＮ＋Ｌ／Ｍに一致する。このＮ＋Ｌ／Ｍが、分周比設定値ＳＤＩＶにより設定される。例えば、クロック信号ＣＫＱの周波数をｆとし、基準クロック信号ＲＦＣＫの周波数をｆｒｅｆとする。この場合に、基準クロック信号ＲＦＣＫの位相とフィードバッククロック信号ＦＢＣＫの位相が同期した定常状態では、ｆ＝（Ｎ＋Ｌ／Ｍ）×ｆｒｅｆの関係式が成り立つ。このような構成のフラクショナル−Ｎ型のＰＬＬ回路４０を用いることで、Ｎ＋Ｌ／Ｍで表される分周比で基準クロック信号ＲＦＣＫの周波数を逓倍した周波数のクロック信号ＣＫＱを生成できるようになる。
【００３６】
そして本実施形態では、波形信号値ＶＷと分周比設定値ＳＤＩＶに基づく演算値ＣＡＬに対してデルタシグマ変調が行われ、デルタシグマ変調の結果に基づく分周比データＤＤＩＶが分周回路５８に出力される。このようにすれば、デルタシグマ変調によりフラクショナル−Ｎ型のＰＬＬ回路４０を実現できると共に、クロック信号ＣＫＱの周波数ｆが基準周波数を中心とした所定の周波数帯域において周期的に変化するように分周回路５８の分周比が時間的に変化するようになり、スペクトラム拡散を実現できるようになる。即ちクロック信号ＣＫＱの周波数ｆが、後述の図３の波形信号値ＶＷの上限値となるＶＴに対応する周波数ｆｈと、波形信号値ＶＷの下限値となる−ＶＴに対応する周波数ｆｌとの間で、周期的に変化するスペクトラム拡散を実現できる。
【００３７】
このようにすることで、デルタシグマ変調によりフラクショナル−Ｎ型のＰＬＬ回路４０におけるフラクショナル分周器を実現できると共に、ＥＭＩのノイズを低減でき、クロック信号ＣＫＱによる電磁波の放射の悪影響を抑制できるようになる。
【００３８】
また本実施形態では、処理回路６０は、温度センサー７６の検出電圧に基づく温度検出データＤＴに基づいて、基準クロック信号ＲＦＣＫの温度特性の温度補償値を生成する。例えば後述の図１１に示す温度補償値ＴＣＰを生成する。この温度補償値ＴＣＰは、温度変化による振動子１０の発振周波数の変動を抑制又はキャンセルするための補償値である。処理回路６０は、温度に応じて変化する温度検出データＤＴと、近似関数の係数である温度補償係数のデータに基づいて、温度補償の演算処理を行って、温度補償値ＴＣＰを生成する。そして処理回路６０は、波形信号値ＶＷと分周比設定値ＳＤＩＶと温度補償値ＴＣＰとを加算処理して演算値ＣＡＬを求める。例えば処理回路６０の演算回路７０が、温度補償値ＴＣＰの生成処理と、波形信号値ＶＷ、分周比設定値ＳＤＩＶ、温度補償値ＴＣＰの加算処理を行って演算値ＣＡＬを求める処理を行う。そして処理回路６０のデルタシグマ変調回路６２が、求められた演算値ＣＡＬに対してデルタシグマ変調処理を行って、分周比データＤＤＩＶを分周回路５８に出力する。
【００３９】
このようにすれば、フラクショナル分周器の実現と、ＥＭＩの悪影響の抑制とを実現できると共に、温度変化によるクロック信号ＣＫＱの周波数の変動を抑制する温度補償処理を実現できるようになる。しかも本実施形態によれば、フラクショナル分周器を実現するフラクショナル分周処理と、ＥＭＩの悪影響の抑制するスペクトラム拡散処理と、温度補償処理とを、処理回路６０におけるデジタル演算処理により一括して実行できる。従って、回路装置２０の回路規模の増加等の抑制を図りながら、フラクショナル分周処理とスペクトラム拡散処理と温度補償処理を実現できるようになる。
【００４０】
特に本実施形態では、フラクショナル分周器が小数による分周比を設定できる点を利用して、フラクショナル分周処理と温度補償処理を処理回路６０により一括して実行している。即ち図２において、演算回路７０は温度検出データに基づいて温度補償処理を行うため、温度補償処理後の演算値ＣＡＬは小数を含む値になる。そして、このように演算値ＣＡＬが小数を含む値であっても、分周回路５８とデルタシグマ変調回路６２により構成されるフラクショナル分周器によれば、小数を含む演算値ＣＡＬに基づいて分周比を設定できる。従って、処理回路６０によるフラクショナル分周処理と温度補償処理の一括処理の実行が可能になる。
【００４１】
また図２に示すように処理回路６０は、傾き値出力回路６４と積分回路６６を含む。傾き値出力回路６４は、傾き情報ＳＬに基づいて、正の傾き値及び負の傾き値のいずれか一方を出力傾き値ＱＳＬとして出力する。例えば傾き値出力回路６４は、レジスター８０に設定される傾き情報ＳＬに基づいて、後述の図３に示す正の傾き値ＶＳＬと、負の傾き値−ＶＳＬのいずれか一方を、出力傾き値ＱＳＬとして積分回路６６に出力する。積分回路６６は、出力傾き値ＱＳＬを積分し、積分により得られた積分値を波形信号値ＶＷとして出力する。例えば積分回路６６は、傾き値出力回路６４が出力傾き値ＱＳＬとして正の傾き値ＶＳＬを出力しているときには、この正の傾き値ＶＳＬを積分し、積分により得られた積分値を波形信号値ＶＷとして出力する。また積分回路６６は、傾き値出力回路６４が出力傾き値ＱＳＬとして負の傾き値−ＶＳＬを出力しているときには、この負の傾き値−ＶＳＬを積分し、積分により得られた積分値を波形信号値ＶＷとして出力する。
【００４２】
そして傾き値出力回路６４は、出力傾き値ＱＳＬとして正の傾き値ＶＳＬを出力しているときに、波形信号値ＶＷが、振幅情報ＡＰにより設定される第１のしきい値に達すると、出力傾き値ＱＳＬとして負の傾き値−ＶＳＬを出力する。例えば図３において、傾き値出力回路６４が正の傾き値ＶＳＬを出力することで、波形信号値ＶＷが第１のしきい値であるＶＴに達すると、傾き値出力回路６４は、正の傾き値ＶＳＬの出力から、負の傾き値−ＶＳＬの出力へと切り替える。例えば傾き値出力回路６４は、積分回路６６が出力する波形信号値ＶＷをモニターしており、波形信号値ＶＷが第１のしきい値ＶＴに達すると、正の傾き値ＶＳＬの出力から、負の傾き値−ＶＳＬの出力へと切り替える。
【００４３】
また傾き値出力回路６４は、出力傾き値ＱＳＬとして負の傾き値−ＶＳＬを出力しているときに、波形信号値ＶＷが、振幅情報ＡＰにより設定される第２のしきい値に達すると、出力傾き値ＱＳＬとして正の傾き値ＶＳＬを出力する。例えば図３において、傾き値出力回路６４が負の傾き値−ＶＳＬを出力することで、波形信号値ＶＷが第２のしきい値である−ＶＴに達すると、傾き値出力回路６４は、負の傾き値−ＶＳＬの出力から、正の傾き値ＶＳＬの出力へと切り替える。例えば傾き値出力回路６４は、積分回路６６が出力する波形信号値ＶＷをモニターしており、波形信号値ＶＷが第２のしきい値−ＶＴに達すると、負の傾き値−ＶＳＬの出力から、正の傾き値ＶＳＬの出力へと切り替える。
【００４４】
このようにすれば、拡散レートと拡散幅を可変に設定できるスペクトラム拡散処理を、傾き値出力回路６４と積分回路６６を用いた簡素な回路構成で実現できるようになる。例えば傾き値出力回路６４が、傾き情報ＳＬに基づく正の傾き値ＶＳＬを出力することで、傾き情報ＳＬにより可変に傾きが設定される正の傾きの波形信号値ＶＷを出力できる。また傾き値出力回路６４が、傾き情報ＳＬに基づく負の傾き値−ＶＳＬを出力することで、傾き情報ＳＬにより可変に傾きが設定される負の傾きの波形信号値ＶＷを出力できる。これによりスペクトラム拡散の拡散レートについても調整できるようになる。また傾き値出力回路６４が、振幅情報ＡＰに基づき設定された第１のしきい値ＶＴに波形信号値ＶＷが達したときに、負の傾き値−ＶＳＬに出力を切り替え、第２のしきい値−ＶＴに波形信号値ＶＷが達したときに、正の傾き値ＶＳＬに出力を切り替えることで、スペクトラム拡散の拡散幅についても可変に設定できるようになる。
【００４５】
２．動作
次に本実施形態の回路装置２０の動作について詳細に説明する。図３は本実施形態の回路装置２０の動作説明図である。図３の横軸は時間であり、縦軸は波形信号値ＶＷである。図３では波形信号は三角波信号であり、波形信号値ＶＷが０になるポイントＰＢ０から、正の傾き値ＶＳＬの変化率で波形信号値ＶＷが増加して行く。即ち波形信号値ＶＷの変化値に対応する正の傾き値ＶＳＬが、積分回路６６により積算される積分処理が行われることで、波形信号値ＶＷが増加して行く。そしてポイントＰＢ１において波形信号値ＶＷが第１のしきい値ＶＴに達すると、傾き値出力回路６４が、正の傾き値ＶＳＬから負の傾き値−ＶＳＬに出力傾き値ＱＳＬを切り替える。これにより、波形信号値ＶＷが第１のしきい値ＶＴになるポイントＰＢ１から、負の傾き値−ＶＳＬの変化率で波形信号値ＶＷが減少して行く。即ち波形信号値ＶＷの変化値に対応する負の傾き値−ＶＳＬが、積分回路６６により積算される積分処理が行われることで、波形信号値ＶＷが減少して行く。そしてポイントＰＢ２において波形信号値ＶＷが第２のしきい値−ＶＴに達すると、傾き値出力回路６４が、負の傾き値−ＶＳＬから正の傾き値ＶＳＬに出力傾き値ＱＳＬを切り替える。これにより、波形信号値ＶＷが第２のしきい値−ＶＴになるポイントＰＢ２から、正の傾き値ＶＳＬの変化率で波形信号値ＶＷが増加して行く。そしてポイントＰＢ３において波形信号値ＶＷが第１のしきい値ＶＴに達すると、傾き値出力回路６４が、正の傾き値ＶＳＬから負の傾き値−ＶＳＬに出力傾き値ＱＳＬを切り替える。これによりスペクトラム拡散の拡散レートＲＡと拡散幅ＷＤを可変に設定できるようになる。なお図３においてＴＰは三角波の波形信号の周期であり、拡散レートはＲＡ＝１／ＴＰと表すことができる。
【００４６】
図４は処理回路６０によるスペクトラム拡散処理をオフにした場合のクロック信号ＣＫＱの周波数特性である。横軸は周波数であり、縦軸は電力に対応するパワーである。スペクトラム拡散を行わない場合には図４に示すように、クロック信号ＣＫＱの公称周波数である基準周波数ｆ０に強いピークが立ち、ＥＭＩの問題が発生する。一方、図５は処理回路６０によるスペクトラム拡散処理をオンにした場合のクロック信号ＣＫＱの周波数特性である。スペクトラム拡散を行うことで、クロック信号ＣＫＱの周波数は基準周波数ｆ０を中心としたｆｌ〜ｆｈの範囲で周期的に変動するようになり、これによりＥＭＩを抑制できる。
【００４７】
図６のＡ１はスペクトラム拡散を行わなかった場合のクロック信号ＣＫＱの信号波形であり、Ａ２はスペクトラム拡散を行った場合のクロック信号ＣＫＱの信号波形である。スペクトラム拡散を行うことで、図６のＡ３に示すようにクロック信号ＣＫＱのエッジが周期的に変化する。そして図６のＡ４がスペクトラム拡散の拡散幅に対応し、図３の波形信号の振幅を大きくすると、拡散幅が大きくなり、振幅を小さくすると、拡散幅が小さくなる。また図３の波形信号の周期ＴＰを短くして、拡散レートＲＡを高くすれば、図６のＡ４のスペクトラム拡散の揺らぎの速度が速くなる。即ち短い周期で周波数が揺らぐようになる。一方、波形信号の周期ＴＰを長くして、拡散レートＲＡを低くすれば、図６のＡ４のスペクトラム拡散の揺らぎの速度が遅くなる。即ち長い周期で周波数が揺らぐようになる。
【００４８】
図７、図８は従来例の問題点の説明図である。前述した特許文献１の従来例では、波形信号の傾き値は＋１又は−１に固定されており、傾き値を可変に変更できない。このため波形信号の振幅を変化させて、スペクトラム拡散の拡散幅ＷＤを変化させると、拡散レートＲＡもそれに応じて変化してしまうという問題が生じる。
【００４９】
例えば図７では図３に比べて拡散幅ＷＤを大きくしている。拡散幅ＷＤを大きくすると、図５のｆｌ〜ｆｈの周波数帯域が広くなり、図６のＡ４の揺らぎの幅が大きくなる。このようにすることで、ＥＭＩの悪影響を、より低減できるようになる。そして、このように拡散幅ＷＤを大きくした場合に、従来例においては傾き値は例えば＋１又は−１というように固定値であるため、図７に示すように波形信号の周期ＴＰが長くなり、拡散レートＲＡが低くなってしまう。
【００５０】
一方、図８では図３に比べて拡散幅ＷＤを小さくしている。拡散幅ＷＤを小さくすると、図５のｆｌ〜ｆｈの周波数帯域が狭くなり、図６のＡ４の揺らぎの幅が小さくなる。このようにすると、ＥＭＩの悪影響の低減の効果は図７に比べて小さくなる。そして、このように拡散幅ＷＤを小さくした場合に、従来例においては傾き値は固定値であるため、図８に示すように波形信号の周期ＴＰが短くなり、拡散レートＲＡが高くなってしまう。
【００５１】
このように従来例では、波形信号の傾き値が＋１、−１というように固定されていたため、拡散幅ＷＤを大きくすれば、拡散レートＲＡが低くなり、拡散幅ＷＤを小さくすれば、拡散レートＲＡが高くなるというように、拡散レートＲＡを一定にできないという問題があった。例えば発振器４を電子機器に組み込むユーザーは、電子機器の動作環境や電波環境などを考慮して、スペクトラム拡散の拡散幅ＷＤを決める。例えば拡散幅ＷＤを大きくすることで、図６のＡ４に示すクロック信号ＣＫＱの揺らぎ幅が大きくなると、クロック信号ＣＫＱを用いたデータの取り込み動作などに悪影響を及ぼしてしまう。一方、拡散幅ＷＤを小さくすると、クロック信号ＣＫＱの電磁波の放射を原因とするＥＭＩの問題が発生する。このためユーザーは、電子機器の動作環境や電波環境を考慮して、最適な値になるように拡散幅ＷＤを調整する。そして、このような調整により拡散幅ＷＤが変化したときに、拡散幅ＷＤの変化に連動して、図７、図８に示すように拡散レートＲＡも連動して変化してしまう事態は、ユーザーにとって好ましくない。即ち、ユーザーとしては、拡散レートＲＡを一定に保ちながら、拡散幅ＷＤを調整することを望むが、傾き値が固定される従来では、このようなユーザーの要望に応えることができない。
【００５２】
この点、本実施形態では、レジスター８０、８２に対して傾き情報ＳＬ、振幅情報ＡＰを設定でき、傾き情報ＳＬと振幅情報ＡＰに基づき波形信号値ＶＷが生成されるため、スペクトラム拡散の拡散レートＲＡと拡散幅ＷＤを自由に調整することが可能になる。従って図９に示すように、拡散幅ＷＤを大きくしたときには、傾き値ＶＳＬを大きくすることで、拡散レートＲＡについては図３から変化しないようになる。また図１０に示すように、拡散幅ＷＤを小さくしたときには、傾き値ＶＳＬを小さくすることで、拡散レートＲＡについては図３から変化しないようになる。即ち、拡散レートＲＡを一定に保ちながら、拡散幅ＷＤを大きくしたり、小さくする調整が可能になる。これによりスペクトラム拡散の拡散幅ＷＤと拡散レートＲＡを最適な値に調整でき、ユーザーの利便性等の大幅な向上を図れるようになる。
【００５３】
３．処理回路
図１１に処理回路６０の詳細な構成例を示す。図１１に示すように処理回路６０は、傾き値出力回路６４と、積分回路６６と、演算回路７０と、デルタシグマ変調回路６２を含む。傾き値出力回路６４は、符号反転器ＳＩＮＶと、セレクターＳＥＬと、制御回路６５を含む。積分回路６６は、加算器ＡＤＤＡと保持回路ＤＦを含む。演算回路７０は、分周回路７２と、温度補償演算回路７４と、加算器ＡＤＤＢ、ＡＤＤＣを含む。なお処理回路６０は図１１の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５４】
図１１では、レジスター８０には傾き情報ＳＬとして図３で説明した正の傾き値ＶＳＬが設定されている。符号反転器ＳＩＮＶは、この正の傾き値ＶＳＬを符号反転して、負の傾き値−ＶＳＬを出力する。具体的には符号反転器ＳＩＮＶは、正の傾き値ＶＳＬに対して２の補数による符号反転を行って、負の傾き値−ＶＳＬを出力する。
【００５５】
セレクターＳＥＬには、レジスター８０からの正の傾き値ＶＳＬと符号反転器ＳＩＮＶからの負の傾き値−ＶＳＬが入力される。そしてセレクターＳＥＬは、制御回路６５の制御の下で、正の傾き値ＶＳＬと負の傾き値−ＶＳＬのいずれか一方を、出力傾き値ＱＳＬとして積分回路６６に出力する。
【００５６】
具体的には制御回路６５には、レジスター８２に対して振幅情報ＡＰとして設定された第１のしきい値ＶＴと、積分回路６６からの波形信号値ＶＷが入力される。そして制御回路６５は、波形信号値ＶＷをモニターし、図３で説明したように、出力傾き値ＱＳＬとして正の傾き値ＶＳＬが出力されているときに、波形信号値ＶＷが第１のしきい値ＶＴに達すると、出力傾き値ＱＳＬとして負の傾き値−ＶＳＬが選択されて出力されるように、セレクターＳＥＬを制御する。これにより図３のポイントＰＢ１でのＶＳＬから−ＶＳＬへの出力傾き値ＱＳＬの切り替えを実現できる。また制御回路６５は、出力傾き値ＱＳＬとして負の傾き値−ＶＳＬが出力されているときに、波形信号値ＶＷが第２のしきい値−ＶＴに達すると、出力傾き値ＱＳＬとして正の傾き値ＶＳＬが選択されて出力されるように、セレクターＳＥＬを制御する。これにより図３のポイントＰＢ２での−ＶＳＬからＶＳＬへの出力傾き値ＱＳＬの切り替えを実現できる。
【００５７】
このように本実施形態の傾き値出力回路６４は、レジスター８０に傾き情報ＳＬとして設定される正の傾き値ＶＳＬを符号反転して、負の傾き値−ＶＳＬを出力する符号反転器ＳＩＮＶを含む。また傾き値出力回路６４は、レジスター８０からの正の傾き値ＶＳＬと、符号反転器ＳＩＮＶからの負の傾き値−ＶＳのいずれか一方を、レジスター８２からの振幅情報ＡＰと、積分回路６６からの波形信号値ＶＷとに応じて選択するセレクターＳＥＬを含む。
【００５８】
このような構成によれば、積分回路６６からの波形信号値ＶＷが、振幅情報ＡＰにより設定される第１のしきい値ＶＴに達したと判断されると、セレクターＳＥＬが符号反転器ＳＩＮＶからの負の傾き値−ＶＳＬを選択することで、出力傾き値ＱＳＬとして負の傾き値−ＶＳＬが出力されるようになる。また積分回路６６からの波形信号値ＶＷが、振幅情報ＡＰにより設定される第２のしきい値−ＶＴに達したと判断されると、セレクターＳＥＬがレジスター８０からの正の傾き値ＶＳＬを選択することで、出力傾き値ＱＳＬとして正の傾き値ＶＳＬが出力されるようになる。従って、スペクトラム拡散の拡散幅と拡散レートを簡素な回路構成で可変に設定できる傾き値出力回路６４を実現できるようになる。
【００５９】
また積分回路６６の加算器ＡＤＤＡは、傾き値出力回路６４からの出力傾き値ＱＳＬと、保持回路ＤＦからの波形信号値ＶＷの加算処理を行う。そして保持回路ＤＦは加算器ＡＤＤＡからの加算結果を保持する。具体的には保持回路ＤＦは、後述する分周回路７２からの分周クロック信号ＤＶＣＫに基づき動作し、分周クロック信号ＤＶＣＫのエッジタイミングで、加算器ＡＤＤＡからの加算結果を保持する。このようにすることで、傾き値出力回路６４からの出力傾き値ＱＳＬを、分周クロック信号ＤＶＣＫのクロック周期毎に積算する積分処理を実現できる。これにより図３で説明したように、波形信号値ＶＷの変化値に対応する正の傾き値ＶＳＬを、分周クロック信号ＤＶＣＫのクロック周期毎に積算して、波形信号値ＶＷを増加させて行く処理を実現できる。また波形信号値ＶＷの変化値に対応する負の傾き値−ＶＳＬを、分周クロック信号ＤＶＣＫのクロック周期毎に積算して、波形信号値ＶＷを減少させて行く処理を実現できる。
【００６０】
また演算回路７０の温度補償演算回路７４は、温度検出データＤＴに基づいて温度補償の演算処理を行って、温度補償値ＴＣＰを生成する。例えば図１、図２の振動子１０の発振周波数の温度特性を補償する温度補償値ＴＣＰを生成する。例えば温度補償演算回路７４は、近似関数の係数である温度補償係数のデータに基づいて温度補償の演算処理を行って、温度補償値ＴＣＰを生成する。
【００６１】
レジスター８６は分周比設定値ＳＤＩＶを記憶する。例えば分周比設定値ＳＤＩＶの整数部ＩＮＴと小数部ＦＲＡＣを記憶する。そして加算器ＡＤＤＢは、レジスター８６からの分周比設定値ＳＤＩＶと温度補償値ＴＣＰの加算処理を行って、温度補償された分周比設定値ＴＳＤＩＶを出力する。そして加算器ＡＤＤＣは、温度補償された分周比設定値ＴＳＤＩＶに対して、積分回路６６からの波形信号値ＶＷを加算する処理を行って、演算値ＣＡＬを出力する。デルタシグマ変調回路６２は、演算回路７０からの演算値ＣＡＬに対してデルタシグマ変調を行って、分周比データＤＤＩＶを分周回路５８に出力する。
【００６２】
このような構成により、温度センサー７６の検出電圧に基づく温度検出データＤＴに基づいて、温度補償値ＴＣＰを生成し、波形信号値ＶＷと分周比設定値ＳＤＩＶと温度補償値ＴＣＰとを加算処理して、演算値ＣＡＬを求めることが可能になる。
【００６３】
また図１１に示すように処理回路６０は、フィードバッククロック信号ＦＢＣＫに基づいて波形信号値ＶＷを生成する。例えば処理回路６０は、フィードバッククロック信号ＦＢＣＫに基づいて波形信号の傾き情報ＳＬについての積分処理を行って、波形信号値ＶＷを生成する。具体的には処理回路６０の積分回路６６が、傾き値出力回路６４からの出力傾き値ＱＳＬの積算処理を行うことで、波形信号値ＶＷを生成する。
【００６４】
例えばスペクトラム拡散用の波形信号値ＶＷの生成処理を、ＰＬＬ回路４０の基準クロック信号ＲＦＣＫとは非同期のスペクトラム拡散用のクロック信号に基づいて行うと、基準クロック信号ＲＦＣＫとスペクトラム拡散用のクロック信号との間で位相誤差が発生する。従って、この位相誤差を補正するための波形信号値ＶＷの補正処理等が必要になってしまう。
【００６５】
これに対して図１１の処理回路６０は、フィードバッククロック信号ＦＢＣＫに基づいて波形信号値ＶＷを生成する。そしてＰＬＬ回路４０により、フィードバッククロック信号ＦＢＣＫは基準クロック信号ＲＦＣＫに位相同期する。このように本実施形態では、基準クロック信号ＲＦＣＫに位相同期するフィードバッククロック信号ＦＢＣＫに基づいて、スペクトラム拡散用の波形信号値ＶＷを生成している。また波形信号値ＶＷは傾き値の加算処理により生成される。従って、上記のような位相同期を補正するための補正処理を原理的に不要にすることが可能になる。
【００６６】
また図１１に示すように処理回路６０は、フィードバッククロック信号ＦＢＣＫを分周して分周クロック信号ＤＶＣＫを出力する分周回路７２を有し、分周クロック信号ＤＶＣＫに基づいて波形信号値ＶＷを生成する。例えば処理回路６０は、フィードバッククロック信号ＦＢＣＫに基づく分周クロック信号ＤＶＣＫに基づいて波形信号の傾き情報ＳＬについての積分処理を行って、波形信号値ＶＷを生成する。具体的には処理回路６０の積分回路６６が、分周クロック信号ＤＶＣＫのクロック周期毎に、出力傾き値ＱＳＬの積算処理を行うことで、波形信号値ＶＷを生成する。
【００６７】
このようにすれば、波形信号値ＶＷの生成に用いられる分周クロック信号ＤＶＣＫの周波数を、分周回路７２の分周比ＦＢＤＩＶの設定により可変に変化させることが可能になる。これにより、波形信号値ＶＷの生成処理における出力傾き値ＱＳＬの積分処理の動作周波数を可変に変化させることが可能になる。
【００６８】
例えばクロック信号ＣＫＱの周波数に対して、三角波の波形信号の周波数は十分に小さくできる。従って、波形信号値ＶＷの生成を、あまりに高い周波数のクロック信号を用いて行うと、消費電力の無駄になってしまう。この点、本実施形態では、分周回路７２の分周比ＦＢＤＩＶの設定により、波形信号値ＶＷの生成に用いられる分周クロック信号ＤＶＣＫの周波数を可変に設定できる。従って、波形信号値ＶＷの生成に適した周波数の分周クロック信号ＤＶＣＫに基づいて、波形信号値ＶＷを生成できるように、電力が無駄に消費されてしまうなどの事態を防止できる。
【００６９】
また本実施形態の回路装置２０は、図１１に示すように、分周回路７２の分周比ＦＢＤＩＶが設定されるレジスター８４を含む。レジスター８４は第３のレジスターである。このようなレジスター８４を設ければ、レジスター８４に設定される分周比ＦＢＤＩＶを変更することで、波形信号値ＶＷの生成に用いられる分周クロック信号ＤＶＣＫの周波数を可変に設定できるようになる。例えば図２で説明したように、外部デバイスがインターフェース回路９２を介してレジスター８４にアクセスすることで、外部デバイスにより、波形信号値ＶＷの生成に用いられる分周クロック信号ＤＶＣＫの周波数を可変に設定できるようになる。なお、回路装置２０に不揮発性メモリーを設けて、回路装置２０の製造時等において不揮発性メモリーに記憶した分周比ＦＢＤＩＶを、回路装置２０の動作時にレジスター８４にロードするようにしてもよい。
【００７０】
４．発振器
次に本実施形態の発振器４の構造例を説明する。図１２は発振器４の構造例を示す断面図である。発振器４は、振動子１０及び回路装置２０が収容されるパッケージ５を含む。パッケージ５は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に回路装置２０及び振動子１０が収容される。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。このパッケージ５により、振動子１０及び回路装置２０を衝撃、埃、熱、湿気等から好適に保護することができる。パッケージ５はベース６とリッド７を有する。具体的にはパッケージ５は、振動子１０及び回路装置２０を支持するベース６と、ベース６との間に収容空間を形成するようにベース６の上面に接合されたリッド７とにより構成されている。
【００７１】
図１２に示すように、ベース６は、その内側に、上面に開口する第１凹部と、第１凹部の底面に開口する第２凹部を有する。第１凹部の底面には段差部２が設けられており、振動子１０は段差部２に支持されている。そして振動子１０の端子電極１２５、１２６は、パッケージ５の内部配線やボンディングワイヤーを介して、発振器４の内部端子Ｔ１、Ｔ２に電気的に接続される。端子電極１２５、１２６はパッド電極とも呼ばれる。内部端子Ｔ１、Ｔ２は、ベース６の第２凹部の底面に設けられている。そして内部端子Ｔ１、Ｔ２は、例えばボンディングワイヤーにより回路装置２０の振動子接続用の端子Ｐ１、Ｐ２に接続される。端子Ｐ１、Ｐ２は、半導体チップである回路装置２０のパッドである。これにより振動子１０の端子電極１２５、１２６と回路装置２０の端子Ｐ１、Ｐ２が電気的に接続される。即ち、振動子１０と発振回路３０が電気的に接続されるようになり、発振回路３０による振動子１０の発振動作が可能になる。
【００７２】
また発振器４の内部端子Ｔ３、Ｔ４はボンディングワイヤーにより回路装置２０の外部接続用の端子Ｐ３、Ｐ４に接続される。内部端子Ｔ３、Ｔ４は、ベース６の第２凹部の底面に設けられている。端子Ｐ３、Ｐ４は回路装置２０のパッドである。そして発振器４の内部端子Ｔ３、Ｔ４はパッケージ５の内部配線を介して、発振器４の外部端子８、９に電気的に接続される。外部端子８、９は、パッケージ５の外側底面に形成されている。外部端子８、９は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線である。これにより回路装置２０と外部デバイスの間の電気的な接続が可能になり、回路装置２０と外部デバイスとの間で、例えば図２のインターフェース回路９２等を介した情報のやり取りが可能になる。或いは回路装置２０への電源の供給なども可能になる。なお図１２では回路装置２０の端子Ｐ３、Ｐ４、発振器４の内部端子Ｔ３、Ｔ４、発振器４の外部端子８、９のそれぞれの端子数が２個であるとして便宜的に説明しているが、端子数は実際には３個以上である。
【００７３】
５．電子機器、移動体
図１３に、本実施形態の回路装置２０を含む電子機器５００の構成例を示す。電子機器５００は、振動子１０、回路装置２０、処理装置５２０を含む。また電子機器５００は、アンテナＡＮＴ、通信インターフェース５１０、操作インターフェース５３０、表示部５４０、メモリー５５０を含むことができる。振動子１０と回路装置２０により発振器４が構成される。なお電子機器５００は図１３の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００７４】
電子機器５００は、例えば基地局又はルーター等のネットワーク関連機器、距離、時間、流速又は流量等の物理量を計測する高精度の計測機器、生体情報を測定する生体情報測定機器、或いは車載機器などである。生体情報測定機器は例えば超音波測定装置、脈波計又は血圧測定装置等である。車載機器は自動運転用の機器等である。また電子機器５００は、頭部装着型表示装置や時計関連機器などのウェアラブル機器、ロボット、印刷装置、投影装置、スマートフォン等の携帯情報端末、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などであってもよい。
【００７５】
通信インターフェース５１０は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。プロセッサーである処理装置５２０は、電子機器５００の制御処理や、通信インターフェース５１０を介して送受信されるデータの種々のデジタル処理などを行う。処理装置５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作インターフェース５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。メモリー５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーにより実現できる。
【００７６】
図１４に、本実施形態の回路装置２０を含む移動体の例を示す。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１４は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置２０を有する不図示の発振器が組み込まれる。制御装置２０８は、発振器により生成されたクロック信号により動作する。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。なお本実施形態の回路装置２０が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられるメーターパネル機器やナビゲーション機器などの種々の車載機器に組み込むことが可能である。
【００７７】
以上に説明したように本実施形態の回路装置は、基準クロック信号とフィードバッククロック信号との位相比較を行う位相比較回路と、位相比較の結果に基づいて、制御電圧を生成する制御電圧生成回路と、制御電圧に対応する周波数のクロック信号を生成する電圧制御発振回路と、クロック信号を分周してフィードバッククロック信号を出力する分周回路と、分周回路の分周比を設定する処理回路を含む。また回路装置は、クロック信号の周波数を拡散させるための波形信号の傾き情報が設定される第１のレジスターと、波形信号の振幅情報が設定される第２のレジスターを含む。そして処理回路は、第１のレジスターに設定された傾き情報と、第２のレジスターに設定された振幅情報とに基づいて、波形信号の波形信号値を生成し、波形信号値と分周比設定値に基づく分周比データを分周回路に出力する。
【００７８】
本実施形態によれば、クロック信号の周波数を拡散させるための波形信号の傾き情報と振幅情報とに基づいて、波形信号の波形信号値が生成され、波形信号値と分周比設定値に基づく分周比データが分周回路に出力される。そして分周回路からのフィードバッククロック信号と基準クロック信号との位相比較が行われて、制御電圧が生成され、制御電圧に対応する周波数のクロック信号が生成される。このようにすれば、振幅情報のみならず傾き情報を用いて、クロック信号の周波数拡散のための波形信号が生成されて、クロック信号に対する周波数拡散が行われる。従って、振幅情報により、クロック信号の周波数の拡散の拡散幅を設定しながら、傾き情報により、クロック信号の周波数の拡散の拡散レートを設定できるようになるため、クロック信号の周波数の拡散の拡散レートと拡散幅を自由に設定可能にする回路装置等の提供が可能になる。
【００７９】
また本実施形態では、処理回路は、波形信号値と分周比設定値に基づく演算値に対してデルタシグマ変調を行って、分周比データを分周回路に出力してもよい。
【００８０】
このようにすれば、デルタシグマ変調によりフラクショナル−Ｎ型のＰＬＬ回路を実現できるようになると共に、クロック信号の周波数が基準周波数を中心とした周波数帯域において周期的に変化するように分周回路の分周比が時間的に変化するようになり、クロック信号の周波数の拡散も実現できるようになる。
【００８１】
また本実施形態では、処理回路は、温度センサーの検出電圧に基づく温度検出データに基づいて、基準クロック信号の温度特性の温度補償値を生成し、波形信号値と分周比設定値と温度補償値とを加算処理して演算値を求めてもよい。
【００８２】
このようにすれば、フラクショナル−Ｎ型のＰＬＬ回路の実現と、ＥＭＩの悪影響の抑制とを実現できると共に、温度変化によるクロック信号の周波数の変動を抑制する温度補償処理も実現できるようになる。
【００８３】
また本実施形態では、処理回路は、傾き情報に基づいて、正の傾き値及び負の傾き値のいずれか一方を出力傾き値として出力する傾き値出力回路と、出力傾き値を積分し、積分により得られた積分値を波形信号値として出力する積分回路を含む。そして傾き値出力回路は、出力傾き値として正の傾き値を出力しているときに、波形信号値が、振幅情報により設定される第１のしきい値に達すると、出力傾き値として負の傾き値を出力する。また出力傾き値として負の傾き値を出力しているときに、波形信号値が、振幅情報により設定される第２のしきい値に達すると、出力傾き値として正の傾き値を出力してもよい。
【００８４】
このようにすれば、拡散レートと拡散幅を可変に設定できるクロック信号の周波数の拡散処理を、傾き値出力回路と積分回路を用いた簡素な回路構成で実現できるようになる。
【００８５】
また本実施形態では、傾き値出力回路は、第１のレジスターに傾き情報として設定される正の傾き値を符号反転して、負の傾き値を出力する符号反転器と、第１のレジスターからの正の傾き値と、符号反転器からの負の傾き値のいずれか一方を、第２のレジスターからの振幅情報と、積分回路からの波形信号値とに応じて選択するセレクターを含んでもよい。
【００８６】
このようにすれば、波形信号値が第１のしきい値に達すると、セレクターが符号反転器からの負の傾き値を選択することで、出力傾き値として負の傾き値が出力され、波形信号値が第２のしきい値に達すると、セレクターが正の傾き値を選択することで、出力傾き値として負の傾き値が出力されるようになる。
【００８７】
また本実施形態では、処理回路は、フィードバッククロック信号に基づいて波形信号値を生成してもよい。
【００８８】
このようにすれば、基準クロック信号に位相同期するフィードバッククロック信号に基づいて、クロック信号の周波数拡散用の波形信号値を生成できるようになる。
【００８９】
また本実施形態では、処理回路は、フィードバッククロック信号を分周して分周クロック信号を出力する第２の分周回路を有し、分周クロック信号に基づいて波形信号値を生成してもよい。
【００９０】
このようにすれば、波形信号値の生成に用いられる分周クロック信号の周波数を、第２の分周回路の分周比の設定により可変に変化させることが可能になり、波形信号値の生成処理における出力傾き値の積分処理の動作周波数を可変に変化させることが可能になる。
【００９１】
また本実施形態では、第２の分周回路の分周比が設定される第３のレジスターを含んでもよい。
【００９２】
このようにすれば、第３のレジスターに設定される分周比を変更することで、波形信号の生成に用いられる分周クロック信号の周波数を可変に設定できるようになる。
【００９３】
また本実施形態は、振動子と、上記に記載の回路装置であって、振動子を発振させる発振回路を含む回路装置と、を含む発振器に関係する。
【００９４】
また本実施形態は、上記に記載の回路装置を含む電子機器に関係する。
【００９５】
また本実施形態は、上記に記載の回路装置を含む移動体に関係する。
【００９６】
なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、処理回路、発振器、電子機器、移動体の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９７】
ＳＩＮＶ…符号反転器、ＳＥＬ…セレクター、ＤＦ…保持回路、
ＡＤＤＡ、ＡＤＤＢ、ＡＤＤＣ…加算器、ＳＬ…傾き情報、ＡＰ…振幅情報、
ＲＦＣＫ…基準クロック信号、ＦＢＣＫ…フィードバッククロック信号、
ＣＱ…信号、ＶＣ…制御電圧、ＣＫＱ…クロック信号、ＤＤＩＶ…分周比データ、
ＳＤＩＶ…分周比設定値、ＶＷ…波形信号値、ＲＡ…拡散レート、ＷＤ…拡散幅、
ＶＳＬ…正の傾き値、−ＶＳＬ…負の傾き値、ＱＳＬ…出力傾き値、
ＶＴ…第１のしきい値、−ＶＴ…第２のしきい値、
ＤＴ…温度検出データ、ＴＣＰ…温度補償値、ＣＡＬ…演算値、
２…段差部、４…発振器、５…パッケージ、６…ベース、７…リッド、
８、９…外部端子、１０…振動子、
２０…回路装置、３０…発振回路、４０…ＰＬＬ回路、４２…位相比較回路、
４４…制御電圧生成回路、４６…チャージポンプ回路、４８…ローパスフィルター、
５０…電圧制御発振回路、５８…分周回路、６０…処理回路、
６２…デルタシグマ変調回路、６４…傾き値出力回路、６５…制御回路、
６６…積分回路、７０…演算回路、７２…分周回路、７４…温度補償演算回路、
７６…温度センサー、７７…Ａ／Ｄ変換回路、８０、８２、８４、８６…レジスター、
９０…出力回路、９２…インターフェース回路、１２５、１２６…端子電極、
２０６…自動車、２０７…車体、２０８…制御装置、２０９…車輪、
５００…電子機器、５１０…通信インターフェース、５２０…処理装置、
５３０…操作インターフェース、５４０…表示部、５５０…メモリー
【図１】
2020098988.tif 000003
【図２】
2020098988.tif 000004
【図３】
2020098988.tif 000005
【図４】
2020098988.tif 000006
【図５】
2020098988.tif 000007
【図６】
2020098988.tif 000008
【図７】
2020098988.tif 000009
【図８】
2020098988.tif 000010
【図９】
2020098988.tif 000011
【図１０】
2020098988.tif 000012
【図１１】
2020098988.tif 000013
【図１２】
2020098988.tif 000014
【図１３】
2020098988.tif 000015
【図１４】
2020098988.tif 000016