(57)【要約】【課題】回路規模や消費電力を低減することを可能とする。【解決手段】インターフェース回路１は、複数の通信デバイス１０−１，１０−２と、アナログ信号をデジタルデータにＡＤ変換する１つのＡＤ変換回路２０と、複数の通信デバイス１０−１，１０−２からの読み出し要求信号に応じて、デジタルデータを読み出す制御回路３０と、を備える。【選択図】図１
2020098565.tif 000002
【特許請求の範囲】
【請求項１】
複数の通信デバイスと、
アナログ信号をデジタルデータにＡＤ変換する１つのＡＤ変換回路と、
複数の前記通信デバイスからの読み出し要求信号に応じて、前記デジタルデータを読み出す制御回路と、
を備える
インターフェース回路。
【請求項２】
請求項１に記載のインターフェース回路であって、
前記制御回路は、
複数の前記通信デバイスのうち、第１の通信デバイスからの読み出し要求信号を受信した場合に、当該第１の通信デバイスに対して前記デジタルデータを出力し、前記第１の通信デバイスとは異なる第２の通信デバイスの読み出し要求信号を受信した場合に、当該第２の通信デバイスに対して前記デジタルデータを出力する
インターフェース回路。
【請求項３】
請求項１に記載のインターフェース回路であって、
前記制御回路は、
複数の前記通信デバイスのうち、第１の通信デバイスからの読み出し要求信号を受信した後に前記ＡＤ変換回路が待機期間を要し、当該待機期間において、前記第１の通信デバイスとは異なる第２の通信デバイスからの読み出し要求信号を受信した場合に、当該第２の通信デバイスに対して前記デジタルデータを出力する
インターフェース回路。
【請求項４】
請求項１に記載のインターフェース回路であって、
前記通信デバイスは、
前記デジタルデータの読み出し指令を出力する通信インターフェースと、
前記読み出し指令に応じて、前記ＡＤ変換回路を起動させるための起動信号、又は、前記デジタルデータを取り込むための取込信号を前記読み出し要求信号として生成する起動回路と、
を備え、
前記通信デバイスは、
第１の通信デバイスと、当該第１の通信デバイスとは異なる第２の通信デバイスとを含み、
前記第２の通信デバイスの起動回路は、
前記第１の通信デバイスの起動回路から前記起動信号が出力された後に前記ＡＤ変換回路が待機期間を要し、当該待機期間において、前記第２の通信デバイスの通信インターフェースから出力される前記読み出し指令を受信した場合に、前記取込信号を出力する
インターフェース回路。
【請求項５】
請求項１から４の何れか一項に記載のインターフェース回路と、
高周波信号を増幅するパワーアンプ回路と、
前記パワーアンプ回路の温度を検出し、当該検出した値を前記アナログ信号として出力するセンサと、
を備える
通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターフェース回路、及び通信装置に関する。
【背景技術】
【０００２】
近年、携帯電話やスマートフォン等の移動体通信端末では、１つの端末で複数の周波数や無線方式に対応する、マルチバンド化やマルチモード化が要求されている。このようなマルチバンド化やマルチモード化に対応する通信装置には、複数の送受信信号を品質劣化させずに高速処理することが求められる。例えば、無線ＬＡＮで用いる５ＧＨｚ帯のアンライセンスバンドをＬＴＥ−Ａｄｖａｎｃｅｄにおけるキャリアアグリゲーション（ＣＡ）のセカンダリセルとして利用することでスループットの向上を図るＬＡＡ（Ｌｉｃｅｎｓｅｄ−Ａｓｓｉｓｔｅｄ  Ａｃｃｅｓｓ）が規格化されている。
【０００３】
通信装置は、温度を監視して温度変化による利得を補償する構成が一般的である。例えば、１つの温度センサからのアナログ信号をＡＤ変換して取り込む構成が開示されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８５２６９９５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、無線ＬＡＮ用の通信デバイスとＬＴＥ用の通信デバイスとが混在する構成において、温度センサとＡＤ変換回路とを通信デバイス毎に設けた場合、回路規模や消費電力が増大するという課題がある。
【０００６】
本発明は、上記に鑑みてなされたものであって、回路規模や消費電力を低減することができるインターフェース回路、及び通信装置を実現することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面のインターフェース回路は、複数の通信デバイスと、アナログ信号をデジタルデータにＡＤ変換する１つのＡＤ変換回路と、複数の前記通信デバイスからの読み出し要求信号に応じて、前記デジタルデータを読み出す制御回路と、を備える。
【０００８】
この構成では、複数の通信デバイスでＡＤ変換回路を共用する。これにより、インターフェース回路の回路規模や消費電力を低減することができる。
【０００９】
本発明の一側面の通信装置は、上記インターフェース回路と、高周波信号を増幅するパワーアンプ回路と、前記パワーアンプ回路の温度を検出し、当該検出した値を前記アナログ信号として出力するセンサと、を備える。
【００１０】
この構成では、複数の通信デバイスでＡＤ変換回路を共用することで、通信装置の回路規模や消費電力を低減することができる。
【発明の効果】
【００１１】
本発明によれば、回路規模や消費電力を低減することができるインターフェース回路、及び通信装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係るインターフェース回路の概略構成の一例を示すブロック図である。
【図２】実施形態に係る通信装置の要部構成の一例を示す図である。
【図３】起動回路の内部構成の一例を示すブロック図である。
【図４】起動回路の基本的な第１動作例を示すタイミングチャートである。
【図５】起動回路の基本的な第２動作例を示すタイミングチャートである。
【図６】起動回路の基本的な第３動作例を示すタイミングチャートである。
【図７】起動回路の基本的な第４動作例を示すタイミングチャートである。
【図８】実施形態に係るインターフェース回路の具体的な第１動作例を示すタイミングチャートである。
【図９】実施形態に係るインターフェース回路の具体的な第２動作例を示すタイミングチャートである。
【図１０】実施形態に係るインターフェース回路の具体的な第３動作例を示すタイミングチャートである。
【図１１】実施形態に係るインターフェース回路の具体的な第４動作例を示すタイミングチャートである。
【図１２】実施形態に係るインターフェース回路の具体的な第５動作例を示すタイミングチャートである。
【図１３】実施形態に係るインターフェース回路の具体的な第６動作例を示すタイミングチャートである。
【図１４】実施形態に係るインターフェース回路の具体的な第７動作例を示すタイミングチャートである。
【図１５】実施形態に係るインターフェース回路の具体的な第８動作例を示すタイミングチャートである。
【図１６】図８から図１５に示す各動作例におけるデジタルデータの出力対象を示す図である。
【図１７】６つの通信デバイスでＡＤ変換回路を共用する構成例を示す図である。
【図１８】図１７に示す構成例におけるデジタルデータの出力対象例を示す図である。
【発明を実施するための形態】
【００１３】
以下に、実施形態に係るインターフェース回路、及び通信装置を図面に基づいて詳細に説明する。なお、この実施形態により本発明が限定されるものではない。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。実施形態２以降では、実施形態１と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００１４】
（実施形態１）
図１は、実施形態に係るインターフェース回路の概略構成の一例を示すブロック図である。図２は、実施形態に係る通信装置の要部構成の一例を示す図である。図１に示すように、インターフェース回路１は、通信デバイス１０−１，１０−２、ＡＤ変換回路２０、及び制御回路３０を備える。本開示において、通信デバイス１０−１は、例えば５ＧＨｚ帯のＬＴＥ用の通信デバイスであり、通信デバイス１０−２は、例えばＷｉＦｉ用の通信デバイスである。また、本開示において、ＡＤ変換回路２０は、センサ２からのアナログ信号Ａ＿ｓｉｇをデジタルデータｔｓ＿ｄａｔａにＡＤ変換する。なお、本開示では、センサ２及びＡＤ変換回路２０を２つの通信デバイス１０−１，１０−２で共用する構成である。以下の説明において、２つの通信デバイス１０−１，１０−２及びこれらの構成要素は同一であるので、２つの通信デバイス１０ａ，１０ｂ及びこれらの構成要素を区別する必要がない場合には、符号の「−１」、「−２」、「＿１」、「＿２」を省略する。
【００１５】
図２に示すように、実施形態に係るインターフェース回路１を通信装置１００に適用する場合、センサ２は、例えば高周波増幅用のパワーアンプ回路４の温度を検出する温度センサが例示されるが、これに限るものではなく、例えば、超音波センサ、赤外線センサ、ショックセンサであっても良い。さらには、センサ２は、アナログ回路であれば良く、例えば、電圧計や電流計等であっても良い。
【００１６】
通信デバイス１０は、センサ２の検出値であるアナログ信号Ａ＿ｓｉｇをＡＤ変換したデジタルデータｔｓ_ｄａｔａの読み出し要求信号を出力する。
【００１７】
制御回路３０は、通信デバイス１０から出力される読み出し要求信号（後述する起動信号ｔｋｉｃｋ及び取込信号ｃａｔｃｈ）に応じて、ＡＤ変換回路２０からデジタルデータｔｓ_ｄａｔａを読み出し、通信デバイス１０に出力する。
【００１８】
図１に示すように、通信デバイス１０−１は、通信インターフェース３−１、起動回路１１−１、及びレジスタ１２−１を備える。通信デバイス１０−２は、通信インターフェース３−２、起動回路１１−２、及びレジスタ１２−２を備える。
【００１９】
本開示において、通信インターフェース３−１は、例えば５ＧＨｚ帯のＬＴＥ用の通信デバイス１０−１におけるシリアル通信インターフェースであり、通信インターフェース３−２は、例えばＷｉＦｉ用の通信デバイス１０−２におけるシリアル通信インターフェースである。
【００２０】
通信インターフェース３−１は、起動回路１１−１に対し、デジタルデータｔｓ＿ｄａｔａの読み出し指令ｗｒ＿１及び通信クロック信号ｃｌｋ＿１を出力する。通信インターフェース３−２は、起動回路１１−２に対し、デジタルデータｔｓ＿ｄａｔａの読み出し指令ｗｒ＿２及び通信クロック信号ｃｌｋ＿２を出力する。本開示において、通信クロック信号ｃｌｋ＿１と通信クロック信号ｃｌｋ＿２とは互いに非同期のクロック信号である。通信クロック信号ｃｌｋ＿１と通信クロック信号ｃｌｋ＿２とは同期していても良い。
【００２１】
起動回路１１−１は、通信インターフェース３−１からの読み出し指令ｗｒ＿１を受信し、当該読み出し指令ｗｒ＿１に基づき、後述するイネーブル信号ｔｓ＿ｅｎを生成するための起動信号ｔｋｉｃｋ＿１を生成して出力する。イネーブル信号ｔｓ＿ｅｎは、ＡＤ変換回路２０を起動させるために制御回路３０から出力される信号である。起動信号ｔｋｉｃｋ＿１は、制御回路３０及び起動回路１１−２に出力される。
【００２２】
起動回路１１−２は、通信インターフェース３−２からの読み出し指令ｗｒ＿２を受信し、当該読み出し指令ｗｒ＿２に基づき、イネーブル信号ｔｓ＿ｅｎを生成するための起動信号ｔｋｉｃｋ＿２を生成して出力する。起動信号ｔｋｉｃｋ＿２は、制御回路３０及び起動回路１１−１に出力される。
【００２３】
また、起動回路１１−１は、通信インターフェース３−１からの読み出し指令ｗｒ＿１及び起動回路１１−２からの起動信号ｔｋｉｃｋ＿２のデータが「１」の場合、起動信号ｔｋｉｃｋ＿１に代えて、ＡＤ変換回路２０からのデジタルデータｔｓ_ｄａｔａを取り込むための取込信号ｃａｔｃｈ＿１を生成して出力する。取込信号ｃａｔｃｈ＿１は、制御回路３０に出力される。
【００２４】
また、起動回路１１−２は、通信インターフェース３−２からの読み出し指令ｗｒ＿２及び起動回路１１−１からの起動信号ｔｋｉｃｋ＿１のデータが「１」の場合、起動信号ｔｋｉｃｋ＿２に代えて、ＡＤ変換回路２０からのデジタルデータｔｓ_ｄａｔａを取り込むための取込信号ｃａｔｃｈ＿２を生成して出力する。取込信号ｃａｔｃｈ＿２は、制御回路３０に出力される。
【００２５】
制御回路３０は、起動回路１１−１からの読み出し要求信号として受信した起動信号ｔｋｉｃｋ＿１及び取込信号ｃａｔｃｈ＿１、並びに、起動回路１１−２からの読み出し要求信号として受信した起動信号ｔｋｉｃｋ＿２及び取込信号ｃａｔｃｈ＿２に基づき、ＡＤ変換回路２０を制御する。また、制御回路３０は、ＡＤ変換回路２０によりＡＤ変換されたデジタルデータｔｓ＿ｄａｔａを、取込データｄａｔａ＿１としてレジスタ１２−１に出力する。また、制御回路３０は、ＡＤ変換回路２０によりＡＤ変換されたデジタルデータｔｓ＿ｄａｔａを、取込データｄａｔａ＿２としてレジスタ１２−２に出力する。
【００２６】
レジスタ１２−１は、制御回路３０からの取込データｄａｔａ＿１を通信インターフェース３−１に出力する。
【００２７】
レジスタ１２−２は、制御回路３０からの取込データｄａｔａ＿２を通信インターフェース３−２に出力する。
【００２８】
次に、起動回路１１−１及び起動回路１１−２の基本的な動作について説明する。図３は、起動回路の内部構成の一例を示すブロック図である。図４は、起動回路の基本的な第１動作例を示すタイミングチャートである。図５は、起動回路の基本的な第２動作例を示すタイミングチャートである。図６は、起動回路の基本的な第３動作例を示すタイミングチャートである。図７は、起動回路の基本的な第４動作例を示すタイミングチャートである。図４では、通信インターフェース３−１から読み出し指令ｗｒ＿１が出力される例を示している。図５では、通信インターフェース３−１から読み出し指令ｗｒ＿１が出力された後の所定期間Ｐ’において、通信インターフェース３−２から読み出し指令ｗｒ＿２が出力される例を示している。図６では、所定期間Ｐ’の後に通信インターフェース３−２から読み出し指令ｗｒ＿２が出力される例を示している。図７では、通信インターフェース３−１から読み出し指令ｗｒ＿１が出力された後の通信クロック信号ｃｌｋ＿２の２サイクル期間において、通信インターフェース３−２からの読み出し指令ｗｒ＿２が出力される例を示している。
【００２９】
図４に示すように、起動回路１１−１の制御信号生成回路１１１−１は、通信インターフェース３−１からの読み出し指令ｗｒ＿１を受信すると、通信クロック信号ｃｌｋ＿１の立ち上がりに同期して、起動信号ｔｋｉｃｋ＿１のデータ値を「１」とする。
【００３０】
起動回路１１−２の同期化回路１１２−２は、起動信号ｔｋｉｃｋ＿１の立ち上がりから通信クロック信号ｃｌｋ＿２の２サイクル後の立ち上がりに同期して、起動同期信号ｓｙｎｃ＿ｔｋｉｃｋ＿１のデータ値を「１」とする。
【００３１】
所定期間Ｐ経過後に、制御信号生成回路１１１−１は、制御回路３０から出力される起動リセット信号ｔｋｉｃｋ＿１＿ｒｓｔの立ち上がりに同期して、起動信号ｔｋｉｃｋ＿１のデータ値を「０」とする。
【００３２】
同期化回路１１２−２は、起動信号ｔｋｉｃｋ＿１の立下がりから通信クロック信号ｃｌｋ＿２の２サイクル後の立ち上がりに同期して、起動同期信号ｓｙｎｃ＿ｔｋｉｃｋ＿１のデータ値を「０」とする。
【００３３】
また、図５に示すように、起動回路１１−２の制御信号生成回路１１１−２は、起動同期信号ｓｙｎｃ＿ｔｋｉｃｋ＿１のデータ値が「１」となる所定期間Ｐ’において、通信インターフェース３−２からの読み出し指令ｗｒ＿２を受信すると、通信クロック信号ｃｌｋ＿２の立ち上がりに同期して、取込信号ｃａｔｃｈ＿２のデータ値を「１」とする。その後、制御信号生成回路１１１−２は、制御回路３０から出力される取込リセット信号ｃａｔｃｈ＿ｒｓｔの立ち上がりに同期して、取込信号ｃａｔｃｈ＿２のデータ値を「０」とする。
【００３４】
また、図６に示すように、制御信号生成回路１１１−２は、起動信号ｔｋｉｃｋ＿１のデータ値が「１」となる所定期間Ｐ及び起動同期信号ｓｙｎｃ＿ｔｋｉｃｋ＿１のデータ値が「１」となる所定期間Ｐ’の何れにも含まれない期間において、通信インターフェース３−２からの読み出し指令ｗｒ＿２を受信すると、通信クロック信号ｃｌｋ＿２の立ち上がりに同期して、起動信号ｔｋｉｃｋ＿２のデータ値を「１」とする。
【００３５】
また、図７に示すように、制御信号生成回路１１１−２は、起動信号ｔｋｉｃｋ＿１のデータ値が「１」となってから、起動同期信号ｓｙｎｃ＿ｔｋｉｃｋ＿１のデータ値が「１」となるまでの通信クロック信号ｃｌｋ＿２の２サイクル期間において、通信インターフェース３−２からの読み出し指令ｗｒ＿２を受信すると、通信クロック信号ｃｌｋ＿２の立ち上がりに同期して、起動信号ｔｋｉｃｋ＿２のデータ値を「１」とする。そして、制御信号生成回路１１１−２は、所定期間ｐ経過後に、制御回路３０から出力される起動リセット信号ｔｋｉｃｋ＿２＿ｒｓｔの立ち上がりに同期して、起動信号ｔｋｉｃｋ＿２のデータ値を「０」とする。
【００３６】
同期化回路１１２−１は、起動信号ｔｋｉｃｋ＿２の立下がりから通信クロック信号ｃｌｋ＿１の２サイクル後の立ち上がりに同期して、起動同期信号ｓｙｎｃ＿ｔｋｉｃｋ＿２のデータ値を「０」とする。
【００３７】
次に、実施形態に係るインターフェース回路１の具体的な動作について説明する。図８は、実施形態に係るインターフェース回路の具体的な第１動作例を示すタイミングチャートである。図９は、実施形態に係るインターフェース回路の具体的な第２動作例を示すタイミングチャートである。図１０は、実施形態に係るインターフェース回路の具体的な第３動作例を示すタイミングチャートである。図１１は、実施形態に係るインターフェース回路の具体的な第４動作例を示すタイミングチャートである。図１２は、実施形態に係るインターフェース回路の具体的な第５動作例を示すタイミングチャートである。図１３は、実施形態に係るインターフェース回路の具体的な第６動作例を示すタイミングチャートである。図１４は、実施形態に係るインターフェース回路の具体的な第７動作例を示すタイミングチャートである。図１５は、実施形態に係るインターフェース回路の具体的な第８動作例を示すタイミングチャートである。図８から図１１では、通信インターフェース３−１から読み出し指令ｗｒ＿１が出力され、起動信号ｔｋｉｃｋ＿１のデータ値が「１」となった時点を起点とした図を示している。図１２から図１５では、通信インターフェース３−２から読み出し指令ｗｒ＿２が出力され、起動信号ｔｋｉｃｋ＿２のデータ値が「１」となった時点を起点とした図を示している。
【００３８】
本開示において、通信クロック信号ｃｌｋ＿１及び通信クロック信号ｃｌｋ＿２のクロックサイクルは、ＡＤ変換回路２０におけるサンプリングクロック信号ｔｓ＿ｃｌｋのクロックサイクルに対して十分に小さいものと見做す。すなわち、図４から図７に示す所定期間Ｐ，Ｐ’，ｐ，ｐ’は、略等しいものと見做す。また、図８から図１５に示すように、本開示では、起動信号ｔｋｉｃｋ＿１又は起動信号ｔｋｉｃｋ＿２のデータ値が「１」となってからサンプリングクロック信号ｔｓ＿ｃｌｋの１０クロックサイクルを含む期間を、ＡＤ変換回路２０における「待機期間Ｐ１」、待機期間Ｐ１以降のサンプリングクロック信号ｔｓ＿ｃｌｋの８クロックサイクルを含む期間を、ＡＤ変換回路２０における「ＡＤ変換期間Ｐ２」、待機期間Ｐ１及びＡＤ変換期間Ｐ２の合計期間を、ＡＤ変換回路２０の「動作期間Ｐ０」としている。制御回路３０は、ＡＤ変換回路２０におけるサンプリングクロック信号ｔｓ＿ｃｌｋをカウントする機能を有している。待機期間Ｐ１は、図４から図７に示す所定期間Ｐ，Ｐ’，ｐ，ｐ’に相当する。
【００３９】
なお、待機期間Ｐ１に含まれるクロックサイクル数及びＡＤ変換期間Ｐ２に含まれるクロックサイクル数は一例であって、上記に限るものではない。例えば、待機期間Ｐ１に含まれるクロックサイクル数は、ＡＤ変換回路２０におけるＡＤ変換が安定するまでの時間が確保されるクロックサイクル数であれば良い。また、本実施形態では、ＡＤ変換回路２０におけるデジタルデータｔｓ＿ｄａｔａが８ビットデータである場合を例示しているが、例えば、ＡＤ変換回路２０におけるデジタルデータｔｓ＿ｄａｔａが１２ビットデータである場合、ＡＤ変換期間Ｐ２は、サンプリングクロック信号ｔｓ＿ｃｌｋの１２クロックサイクルを含む態様であれば良い。待機期間Ｐ１に含まれるクロックサイクル数及びＡＤ変換期間Ｐ２に含まれるクロックサイクル数により本開示が限定されるものではない。
【００４０】
図８から図１１では、通信インターフェース３−１から読み出し指令ｗｒ＿１が出力され、起動回路１１−１から出力される起動信号ｔｋｉｃｋ＿１のデータ値が「１」となった時点で、待機期間Ｐ１、ＡＤ変換期間Ｐ２、動作期間Ｐ０のカウントを開始する例を示している。すなわち、図８から図１１に示す例では、通信インターフェース３−１からの読み出し指令ｗｒ＿１に基づき、ＡＤ変換後のデジタルデータｔｓ＿ｄａｔａが取込データｄａｔａ＿１としてレジスタ１２−１に取り込まれる。
【００４１】
制御回路３０は、起動信号ｔｋｉｃｋ＿１のデータ値が「１」となった時点で、ＡＤ変換回路２０におけるサンプリングクロック信号ｔｓ＿ｃｌｋの出力を開始すると共に、イネーブル信号ｔｓ＿ｅｎのデータ値を「１」とし、サンプリングクロック信号ｔｓ＿ｃｌｋのカウントを開始する。
【００４２】
待機期間Ｐ１において、サンプリングクロック信号ｔｓ＿ｃｌｋの１０クロックサイクルが経過すると、制御回路３０は、サンプリングクロック信号ｔｓ＿ｃｌｋの立下がりに同期して、ＡＤ変換指令ｘＴＣＯＮＶのデータ値を「１」とすると共に、起動リセット信号ｔｋｉｃｋ＿１＿ｒｓｔを出力する。これにより、起動信号ｔｋｉｃｋ＿１のデータ値が「０」にリセットされる。
【００４３】
ＡＤ変換回路２０は、その後のＡＤ変換期間Ｐ２のサンプリングクロック信号ｔｓ＿ｃｌｋの８クロックサイクルにおいて、センサ２からのアナログ信号Ａ＿ｓｉｇをデジタルデータｔｓ＿ｄａｔａにＡＤ変換する。
【００４４】
ＡＤ変換期間Ｐ２において、サンプリングクロック信号ｔｓ＿ｃｌｋの８クロックサイクルが経過すると、制御回路３０は、ＡＤ変換回路２０からＡＤ変換後のデジタルデータｔｓ＿ｄａｔａを読み出し、取込データｄａｔａ＿１としてレジスタ１２−１に出力する。また、制御回路３０は、サンプリングクロック信号ｔｓ＿ｃｌｋの立下がりに同期して、イネーブル信号ｔｓ＿ｅｎ及びＡＤ変換指令ｘＴＣＯＮＶのデータ値を「０」とする。
【００４５】
図８及び図９に示す例では、待機期間Ｐ１において、起動回路１１−２から出力される起動信号ｔｋｉｃｋ＿２のデータ値は「０」、すなわち、通信インターフェース３−２から読み出し指令ｗｒ＿２が出力されていない。この場合、制御回路３０は、ＡＤ変換後のデジタルデータｔｓ＿ｄａｔａをレジスタ１２−２に出力しない。
【００４６】
図９では、ＡＤ変換期間Ｐ２において、起動回路１１−２から出力される起動信号ｔｋｉｃｋ＿２のデータ値が「１」、すなわち、通信インターフェース３−２から読み出し指令ｗｒ＿２が出力される例を示している。この場合、制御回路３０は、起動信号ｔｋｉｃｋ＿２のデータ値が「１」となった時点で、新たな待機期間Ｐ１におけるサンプリングクロック信号ｔｓ＿ｃｌｋの１０クロックサイクルのカウントを開始する。また、この場合、制御回路３０は、イネーブル信号ｔｓ＿ｅｎのデータ値「１」を維持する。
【００４７】
図１０では、待機期間Ｐ１において、起動回路１１−２から出力される取込信号ｃａｔｃｈ＿２のデータ値が「１」、すなわち、通信インターフェース３−２から読み出し指令ｗｒ＿２が出力される例を示している。この場合、制御回路３０は、ＡＤ変換後のデジタルデータｔｓ＿ｄａｔａを取込データｄａｔａ＿１としてレジスタ１２−１に出力すると共に、取込データｄａｔａ＿２としてレジスタ１２−２に出力する。
【００４８】
また、制御回路３０は、ＡＤ変換期間Ｐ２において、サンプリングクロック信号ｔｓ＿ｃｌｋの８クロックサイクルが経過すると、サンプリングクロック信号ｔｓ＿ｃｌｋの立下がりに同期して、イネーブル信号ｔｓ＿ｅｎ及びＡＤ変換指令ｘＴＣＯＮＶのデータ値を「０」とすると共に、取込リセット信号ｃａｔｃｈ＿ｒｓｔを出力する。これにより、取込信号ｃａｔｃｈ＿２のデータ値が「０」にリセットされる。
【００４９】
図１１では、起動回路１１−１から出力される起動信号ｔｋｉｃｋ＿１のデータ値が「１」となると同時に、起動回路１１−２から出力される起動信号ｔｋｉｃｋ＿２のデータ値が「１」となる例を示している。ここで、起動信号ｔｋｉｃｋ＿１のデータ値と起動信号ｔｋｉｃｋ＿２のデータ値とが同時に「１」になるとは、図７に示したように、起動信号ｔｋｉｃｋ＿１のデータ値が「１」となってから、起動同期信号ｓｙｎｃ＿ｔｋｉｃｋ＿１のデータ値が「１」となるまでの通信クロック信号ｃｌｋ＿２の２サイクル期間において、通信インターフェース３−２からの読み出し指令ｗｒ＿２が入力されることを示している。この場合、制御回路３０は、ＡＤ変換後のデジタルデータｔｓ＿ｄａｔａを取込データｄａｔａ＿１としてレジスタ１２−１に出力すると共に、取込データｄａｔａ＿２としてレジスタ１２−２に出力する。
【００５０】
図１２から図１５では、通信インターフェース３−２から読み出し指令ｗｒ＿２が出力され、起動回路１１−２から出力される起動信号ｔｋｉｃｋ＿２のデータ値が「１」となった時点で、待機期間Ｐ１、ＡＤ変換期間Ｐ２、動作期間Ｐ０のカウントを開始する例を示している。すなわち、図１２から図１５に示す例では、通信インターフェース３−２からの読み出し指令ｗｒ＿２に基づき、ＡＤ変換後のデジタルデータｔｓ＿ｄａｔａが取込データｄａｔａ＿２としてレジスタ１２−２に取り込まれる。
【００５１】
制御回路３０は、起動信号ｔｋｉｃｋ＿２のデータ値が「１」となった時点で、ＡＤ変換回路２０におけるサンプリングクロック信号ｔｓ＿ｃｌｋの出力を開始すると共に、イネーブル信号ｔｓ＿ｅｎのデータ値を「１」とし、サンプリングクロック信号ｔｓ＿ｃｌｋのカウントを開始する。
【００５２】
待機期間Ｐ１において、サンプリングクロック信号ｔｓ＿ｃｌｋの１０クロックサイクルが経過すると、制御回路３０は、サンプリングクロック信号ｔｓ＿ｃｌｋの立下がりに同期して、ＡＤ変換指令ｘＴＣＯＮＶのデータ値を「１」とすると共に、起動リセット信号ｔｋｉｃｋ＿２＿ｒｓｔを出力する。これにより、起動信号ｔｋｉｃｋ＿２のデータ値が「０」にリセットされる。
【００５３】
ＡＤ変換回路２０は、その後のＡＤ変換期間Ｐ２のサンプリングクロック信号ｔｓ＿ｃｌｋの８クロックサイクルにおいて、センサ２からのアナログ信号Ａ＿ｓｉｇをデジタルデータｔｓ＿ｄａｔａにＡＤ変換する。
【００５４】
ＡＤ変換期間Ｐ２において、サンプリングクロック信号ｔｓ＿ｃｌｋの８クロックサイクルが経過すると、制御回路３０は、ＡＤ変換回路２０からＡＤ変換後のデジタルデータｔｓ＿ｄａｔａを読み出し、取込データｄａｔａ＿２としてレジスタ１２−２に出力する。また、制御回路３０は、サンプリングクロック信号ｔｓ＿ｃｌｋの立下がりに同期して、イネーブル信号ｔｓ＿ｅｎ及びＡＤ変換指令ｘＴＣＯＮＶのデータ値を「０」とする。
【００５５】
図１２及び図１３に示す例では、待機期間Ｐ１において、起動回路１１−１から出力される起動信号ｔｋｉｃｋ＿１のデータ値は「０」、すなわち、通信インターフェース３−１から読み出し指令ｗｒ＿１が出力されていない。この場合、制御回路３０は、ＡＤ変換後のデジタルデータｔｓ＿ｄａｔａをレジスタ１２−１に出力しない。
【００５６】
図１３では、ＡＤ変換期間Ｐ２において、起動回路１１−１から出力される起動信号ｔｋｉｃｋ＿１のデータ値が「１」、すなわち、通信インターフェース３−１から読み出し指令ｗｒ＿１が出力される例を示している。この場合、制御回路３０は、起動信号ｔｋｉｃｋ＿１のデータ値が「１」となった時点で、新たな待機期間Ｐ１におけるサンプリングクロック信号ｔｓ＿ｃｌｋの１０クロックサイクルのカウントを開始する。また、この場合、制御回路３０は、イネーブル信号ｔｓ＿ｅｎのデータ値「１」を維持する。
【００５７】
図１４では、待機期間Ｐ１において、起動回路１１−１から出力される取込信号ｃａｔｃｈ＿１のデータ値が「１」、すなわち、通信インターフェース３−１から読み出し指令ｗｒ＿１が出力される例を示している。この場合、制御回路３０は、ＡＤ変換後のデジタルデータｔｓ＿ｄａｔａを取込データｄａｔａ＿２としてレジスタ１２−２に出力すると共に、取込データｄａｔａ＿１としてレジスタ１２−１に出力する。
【００５８】
また、制御回路３０は、ＡＤ変換期間Ｐ２において、サンプリングクロック信号ｔｓ＿ｃｌｋの８クロックサイクルが経過すると、サンプリングクロック信号ｔｓ＿ｃｌｋの立下がりに同期して、イネーブル信号ｔｓ＿ｅｎ及びＡＤ変換指令ｘＴＣＯＮＶのデータ値を「０」とすると共に、取込リセット信号ｃａｔｃｈ＿ｒｓｔを出力する。これにより、取込信号ｃａｔｃｈ＿１のデータ値が「０」にリセットされる。
【００５９】
図１５では、起動回路１１−２から出力される起動信号ｔｋｉｃｋ＿２のデータ値が「１」となると同時に、起動回路１１−１から出力される起動信号ｔｋｉｃｋ＿１のデータ値が「１」となる例を示している。この場合、制御回路３０は、ＡＤ変換後のデジタルデータｔｓ＿ｄａｔａを取込データｄａｔａ＿２としてレジスタ１２−２に出力すると共に、取込データｄａｔａ＿１としてレジスタ１２−１に出力する。
【００６０】
図１６は、図８から図１５に示す各動作例におけるデジタルデータの出力対象を示す図である。図１６に示すように、制御回路３０は、起動回路１１−１から出力される起動信号ｔｋｉｃｋ＿１のデータ値が「１」となった時点で、通信デバイス１０−１をデジタルデータｔｓ＿ｄａｔａの出力対象に設定する。また、制御回路３０は、起動回路１１−１から出力される起動信号ｔｋｉｃｋ＿１のデータ値が「１」となった直後のＡＤ変換回路２０の待機期間Ｐ１において、起動回路１１−２から出力される取込信号ｃａｔｃｈ＿２のデータ値が「１」となると、通信デバイス１０−２をデジタルデータｔｓ＿ｄａｔａの出力対象に設定する。
【００６１】
また、図１６に示すように、制御回路３０は、起動回路１１−２から出力される起動信号ｔｋｉｃｋ＿２のデータ値が「１」となった時点で、通信デバイス１０−２をデジタルデータｔｓ＿ｄａｔａの出力対象に設定する。また、制御回路３０は、起動回路１１−２から出力される起動信号ｔｋｉｃｋ＿２のデータ値が「１」となった直後のＡＤ変換回路２０の待機期間Ｐ１において、起動回路１１−１から出力される取込信号ｃａｔｃｈ＿１のデータ値が「１」となると、通信デバイス１０−１をデジタルデータｔｓ＿ｄａｔａの出力対象に設定する。
【００６２】
なお、図１５では、起動回路１１−２から出力される起動信号ｔｋｉｃｋ＿２のデータ値が「１」となると同時に、起動回路１１−１から出力される起動信号ｔｋｉｃｋ＿１のデータ値が「１」となる例を示したが、図１６では、起動回路１１−１から出力される起動信号ｔｋｉｃｋ＿１のデータ値が「１」となると同時に、起動回路１１−２から出力される起動信号ｔｋｉｃｋ＿２のデータ値が「１」となる場合、制御回路３０は、ＡＤ変換後のデジタルデータｔｓ＿ｄａｔａを取込データｄａｔａ＿１としてレジスタ１２−１に出力すると共に、取込データｄａｔａ＿２としてレジスタ１２−２に出力する。
【００６３】
本実施形態では、上述したように、ＡＤ変換回路２０を２つの通信デバイス１０−１，１０−２で共用する構成であるため、通信装置１００の回路規模や消費電力を低減することができる。具体的には、アナログ回路とＡＤ変換回路とを通信デバイス毎に設けた構成（つまり、複数のアナログ回路、複数のＡＤ変換回路、複数の通信デバイスを備えた構成）と比べて、本実施形態では、ＡＤ変換回路２０を２つの通信デバイス１０−１，１０−２で共用している。ＡＤ変換回路を減らすことによって回路面積の縮小が可能となる。また、ＡＤ変換回路を減らすことによって、複数のＡＤ変換回路で消費されていた電力も減少可能となる。
【００６４】
また、デジタルデータｔｓ＿ｄａｔａの読み出しに掛かる時間を短縮することができる。具体的には、本実施形態では、１つのＡＤ変換回路を共用するだけではなく、複数の通信デバイスからの読み出し要求信号に応じて、デジタルデータを読み出す制御回路を備える。ＡＤ変換回路をただ共用するのみでは、１つの通信デバイスの動作が完了した後に他の通信デバイスの動作が開始される。その結果、ＡＤ変換回路の動作期間が通信デバイスの個数分かかってくる。しかしながら、本願実施形態では、制御回路で上記のように制御を行うことによって、ＡＤ変換回路２０の動作期間が短縮される。
【００６５】
なお、上述した実施形態では、２つの通信デバイス１０−１，１０−２でＡＤ変換回路２０を共用する例を示したが、３つ以上の複数の通信デバイスでＡＤ変換回路２０を共用することも可能である。
【００６６】
図１７は、６つの通信デバイスでＡＤ変換回路を共用する構成例を示す図である。図１８は、図１７に示す構成例におけるデジタルデータの出力対象例を示す図である。
【００６７】
図１７に示す構成例において、図１８の例１に示すように、通信デバイス１０−１から起動信号ｔｋｉｃｋ＿１が出力され、待機期間Ｐ１において、通信デバイス１０−５から取込信号ｃａｔｃｈ＿５が出力された場合、制御回路３０は、通信デバイス１０−１及び通信デバイス１０−５をデジタルデータｔｓ＿ｄａｔａの出力対象に設定する。
【００６８】
また、図１７に示す構成例において、図１８の例２に示すように、通信デバイス１０−４から起動信号ｔｋｉｃｋ＿４が出力され、待機期間Ｐ１において、通信デバイス１０−１から取込信号ｃａｔｃｈ＿１が出力され、通信デバイス１０−６から取込信号ｃａｔｃｈ＿６が出力された場合、制御回路３０は、通信デバイス１０−１、通信デバイス１０−４、及び通信デバイス１０−６をデジタルデータｔｓ＿ｄａｔａの出力対象に設定する。
【００６９】
また、図１７に示す構成例において、図１８の例３に示すように、通信デバイス１０−２から起動信号ｔｋｉｃｋ＿２が出力され、待機期間Ｐ１において、通信デバイス１０−３から取込信号ｃａｔｃｈ＿３が出力され、通信デバイス１０−５から取込信号ｃａｔｃｈ＿５が出力された場合、制御回路３０は、通信デバイス１０−２、通信デバイス１０−３、及び通信デバイス１０−５をデジタルデータｔｓ＿ｄａｔａの出力対象に設定する。
【００７０】
また、図１７に示す構成例において、図１８の例４に示すように、通信デバイス１０−５から起動信号ｔｋｉｃｋ＿５が出力され、待機期間Ｐ１において、通信デバイス１０−１から取込信号ｃａｔｃｈ＿１が出力され、通信デバイス１０−２から取込信号ｃａｔｃｈ＿２が出力され、通信デバイス１０−６から取込信号ｃａｔｃｈ＿６が出力された場合、制御回路３０は、通信デバイス１０−１、通信デバイス１０−２、通信デバイス１０−５、及び通信デバイス１０−６をデジタルデータｔｓ＿ｄａｔａの出力対象に設定する。
【００７１】
また、図１７に示す構成例において、図１８の例５に示すように、通信デバイス１０−３及び通信デバイス１０−６から起動信号ｔｋｉｃｋ＿３及び起動信号ｔｋｉｃｋ＿６が同時に出力された場合、制御回路３０は、通信デバイス１０−３及び通信デバイス１０−６をデジタルデータｔｓ＿ｄａｔａの出力対象に設定する。
【００７２】
このように、実施形態に係るインターフェース回路１では、複数の通信デバイス１０でＡＤ変換回路２０を共用することができる。これにより、通信装置１００の回路規模や消費電力を低減することができる。また、データの読み出しに掛かる時間を短縮することができる。
【００７３】
上記した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【００７４】
また、本開示は、上述したように、あるいは、上述に代えて、以下の構成をとることができる。
【００７５】
（１）本発明の一側面のインターフェース回路は、複数の通信デバイスと、アナログ信号をデジタルデータにＡＤ変換する１つのＡＤ変換回路と、複数の前記通信デバイスからの読み出し要求信号に応じて、前記デジタルデータを読み出す制御回路と、を備える。
【００７６】
複数の通信デバイスごとにそれぞれＡＤ変換回路を備えた構成では、複数のＡＤ変換回路分の消費電流が掛かることとなる。上記構成では、複数の通信デバイスでＡＤ変換回路を共用する。これにより、複数の通信デバイスごとにそれぞれＡＤ変換回路を備えた構成と比べて、インターフェース回路の回路規模や消費電力を低減することができる。
【００７７】
（２）上記（１）のインターフェース回路において、前記制御回路は、複数の前記通信デバイスのうち、第１の通信デバイスからの読み出し要求信号を受信した場合に、当該第１の通信デバイスに対して前記デジタルデータを出力し、前記第１の通信デバイスとは異なる第２の通信デバイスの読み出し要求信号を受信した場合に、当該第２の通信デバイスに対して前記デジタルデータを出力する。
【００７８】
この構成では、複数の通信デバイスでＡＤ変換回路を共用することができる。
【００７９】
（３）上記（１）のインターフェース回路において、制御回路は、複数の前記通信デバイスのうち、第１の通信デバイスからの読み出し要求信号を受信した後に前記ＡＤ変換回路が待機期間を要し、当該待機期間において、前記第１の通信デバイスとは異なる第２の通信デバイスからの読み出し要求信号を受信した場合に、当該第２の通信デバイスに対して前記デジタルデータを出力する。
【００８０】
ＡＤ変換回路をただ共用するのみでは、１つの通信デバイスの動作が完了した後に他の通信デバイスの動作が開始される。その結果、ＡＤ変換回路の動作期間が通信デバイスの個数分かかってくる。本構成のインターフェース回路では、上記処理により、データの読み出しに掛かる時間を短縮することができる。
【００８１】
（４）上記（１）のインターフェース回路において、前記通信デバイスは、前記デジタルデータの読み出し指令を出力する通信インターフェースと、前記読み出し指令に応じて、前記ＡＤ変換回路を起動させるための起動信号、又は、前記デジタルデータを取り込むための取込信号を前記読み出し要求信号として生成する起動回路と、を備え、前記通信デバイスは、第１の通信デバイスと、当該第１の通信デバイスとは異なる第２の通信デバイスとを含み、前記第２の通信デバイスの起動回路は、前記第１の通信デバイスの起動回路から前記起動信号が出力された後に前記ＡＤ変換回路が待機期間を要し、当該待機期間において、前記第２の通信デバイスの通信インターフェースから出力される前記読み出し指令を受信した場合に、前記取込信号を出力する。
【００８２】
この構成では、起動信号を出力した通信デバイスと、待機期間に取込信号を出力した通信デバイスとの双方に同時にデジタルデータが出力される。これにより、データの読み出しに掛かる時間を短縮することができる。また、起動回路の回路規模も小さくすることができる。
【００８３】
（５）本発明の一側面の通信装置は、上記（１）から（４）の何れかのインターフェース回路と、高周波信号を増幅するパワーアンプ回路と、前記パワーアンプ回路の温度を検出し、当該検出した値を前記アナログ信号として出力するセンサと、を備える。
【００８４】
複数の通信デバイスごとにそれぞれＡＤ変換回路を備えた構成のインターフェース回路では、複数のＡＤ変換回路分の消費電流が掛かることとなる。複数の通信デバイスでＡＤ変換回路を共用する本構成のインターフェース回路を用いた構成では、複数の通信デバイスごとにそれぞれＡＤ変換回路を備えた構成と比べて、インターフェース回路の回路規模や消費電力を低減することができる。このため、通信装置の回路規模や消費電力を低減することができる。また、ＡＤ変換回路をただ共用するのみでは、１つの通信デバイスの動作が完了した後に他の通信デバイスの動作が開始される。その結果、ＡＤ変換回路の動作期間が通信デバイスの個数分かかってくる。本構成のインターフェース回路を用いた構成では、上記処理により、データの読み出しに掛かる時間を短縮することができる。
【００８５】
本開示により、回路規模や消費電力を低減することができ、さらには、データの読み出しに掛かる時間を短縮することができる。
【符号の説明】
【００８６】
１  インターフェース回路
２  センサ
３−１，３−２  通信インターフェース
４  パワーアンプ回路
１０，１０−１，１０−２，１０−３，１０−４，１０−５，１０−６  通信デバイス
１１−１，１１−２  起動回路
１２−１，１２−２  レジスタ
２０  ＡＤ変換回路
３０  制御回路
１００  通信装置
１１１−１，１１１−２  制御信号生成回路
１１２−１，１１２−２  同期化回路
【図１】
2020098565.tif 000003
【図２】
2020098565.tif 000004
【図３】
2020098565.tif 000005
【図４】
2020098565.tif 000006
【図５】
2020098565.tif 000007
【図６】
2020098565.tif 000008
【図７】
2020098565.tif 000009
【図８】
2020098565.tif 000010
【図９】
2020098565.tif 000011
【図１０】
2020098565.tif 000012
【図１１】
2020098565.tif 000013
【図１２】
2020098565.tif 000014
【図１３】
2020098565.tif 000015
【図１４】
2020098565.tif 000016
【図１５】
2020098565.tif 000017
【図１６】
2020098565.tif 000018
【図１７】
2020098565.tif 000019
【図１８】
2020098565.tif 000020