(57)【要約】【課題】組付性を向上させることができる半導体モジュール部品を提供する。【解決手段】半導体素子２０，２１と、上下一対のセラミック基板３０，３１，３２，３３と、上下一対のカバー５０，６０とを備える。上下一対のカバー５０，６０の内面側にセラミック基板３０，３１，３２，３３がロウ付けされ、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４のうち少なくとも１面の厚みｔ１が、底面５１，６１の厚みｔ２より厚く、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の端部同士が溶接されている。【選択図】図２
2020188157.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
セラミック層の両面に金属層が形成され、前記半導体素子を挟んだ状態で前記半導体素子と電気的に接続される上下一対のセラミック基板と、
前記半導体素子及び前記上下一対のセラミック基板を覆い、底面と側面を有する上下一対のカバーと、
を備え、
前記上下一対のカバーの内面側に前記セラミック基板がロウ付けされ、
前記上下一対のカバーの側面のうち少なくとも１面の厚みが、底面の厚みより厚く、
前記上下一対のカバーの側面の端部同士が溶接されている
ことを特徴とする半導体モジュール部品。
【請求項２】
前記上下一対のカバーの側面のうち対向する２面の厚みが、底面の厚みより厚いことを特徴とする請求項１に記載の半導体モジュール部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュール部品に関するものである。
【背景技術】
【０００２】
特許文献１に開示のヒートシンク付きパワーモジュール用基板は、図８に示すように、セラミック基板１００の一方の面に回路層１０１が接合されるとともに、セラミック基板１００の他方の面に金属層１０２を介してヒートシンク１０３が接合されている。金属層１０２は、純度９９．９９質量％以上のアルミニウム板である。ヒートシンク１０３は、純度９９．９０質量％以下のアルミニウム板である。回路層１０１は、第１層１０４と第２層１０５との積層構造をなしている。第１層１０４は、セラミック基板１００に接合された純度９９．９９質量％以上のアルミニウム板からなる。第２層１０５は、第１層１０４の表面に接合された純度９９．９０質量％未満のアルミニウム板からなり、半導体素子１０６がはんだ付けされる。ヒートシンク１０３に対しセラミック基板１００の反対側に第２層１０５を配置することによりヒートシンク１０３と第２層１０５とがセラミック基板１００を中心として対称構造となり、加熱時等にセラミック基板１００の両面に作用する応力に偏りが生じにくく反りが発生しにくくなる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２１６３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、図９（ａ）に示すように、半導体素子１０６の下に電極板（バスバー）１２２を介して第２層１０５を配置するとともに半導体素子１０６の上に電極板（バスバー）１２３を介して第２層１０５を配置した状態において上下一対のカバー（ヒートシンク）１２０，１２１を重ね合せる構造にすることが考えられる。この場合においては、図９（ｂ）に示すように、一方のカバー（ヒートシンク）１２０に金属層１０２をロウ付けするとともに、他方のカバー（ヒートシンク）１２１に金属層１０２をロウ付けする。その後に、上下一対のカバー（ヒートシンク）１２０，１２１を重ね合せた状態で溶接することになる。
【０００５】
ここで、図９（ｃ）に示すように、一方のカバー（ヒートシンク）１２０に金属層１０２をロウ付けすることにより、カバー（ヒートシンク）１２０の周辺部は、ロウ付け時に反り変形が発生する。つまり、アルミカバーの線熱膨張係数とセラミックの線熱膨張係数との差に起因して上下のカバーのロウ付け時にカバーに反りが生じる。具体的には、アルミカバーの線熱膨張係数は２４ｐｐｍであり、セラミックの例としての窒化ケイ素の線熱膨張係数は３ｐｐｍであり、ロウ付け時に高温（６００℃）から室温に下がる時に反りが発生する。詳しくは、セラミックの配置領域は材料構成が厚み方向に対称となっているが、外周（図９（ｃ）においてセラミック基板１００よりも左側及び右側の部位）は非対称のため、ロウ付け工程で反り変形してしまう。その結果、組付時のカバー（ヒートシンク）合せ面溶接で、隙間があるため歩留が低下してしまう。
【０００６】
本発明の目的は、組付性を向上させることができる半導体モジュール部品を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するための半導体モジュール部品は、半導体素子と、セラミック層の両面に金属層が形成され、前記半導体素子を挟んだ状態で前記半導体素子と電気的に接続される上下一対のセラミック基板と、前記半導体素子及び前記上下一対のセラミック基板を覆い、底面と側面を有する上下一対のカバーと、を備え、前記上下一対のカバーの内面側に前記セラミック基板がロウ付けされ、前記上下一対のカバーの側面のうち少なくとも１面の厚みが、底面の厚みより厚く、前記上下一対のカバーの側面の端部同士が溶接されていることを要旨とする。
【０００８】
これによれば、カバーの内面側にセラミック基板がロウ付けされ、上下一対のカバーの側面の端部同士が溶接される際に、上下一対のカバーの側面のうち少なくとも１面の厚みが、底面の厚みより厚くなっているので、上下一対のカバーの側面の剛性を高くして反り変形を抑制してカバーの面合せが容易である。その結果、組付性を向上させることができる。
【０００９】
また、半導体モジュール部品において、前記上下一対のカバーの側面のうち対向する２面の厚みが、底面の厚みより厚いとよい。
【発明の効果】
【００１０】
本発明によれば、組付性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態における半導体モジュール部品の斜視図。
【図２】図１のＡ−Ａ線での断面図。
【図３】半導体モジュール部品の構造を説明するための分解斜視図。
【図４】図３のＡ−Ａ線での断面図。
【図５】図３のＢ−Ｂ線での断面図。
【図６】合せ面の平面度比の測定結果を示す図。
【図７】（ａ），（ｂ），（ｃ），（ｄ），（ｅ）は半導体モジュール部品の構造を説明するための断面図。
【図８】背景技術を説明するための断面図。
【図９】（ａ），（ｂ），（ｃ）は課題を説明するための断面図。
【発明を実施するための形態】
【００１２】
以下、本発明を具体化した一実施形態を図１〜図６に従って説明する。
なお、図面において、一平面を、直交するＸ，Ｙ方向で規定するとともに、一平面（Ｘ−Ｙ平面）に直交する方向をＺ方向で規定している。
【００１３】
図１及び図２に示すように、半導体モジュール部品１０は、半導体素子２０，２１と、上下一対のセラミック基板３０，３１と、上下一対のセラミック基板３２，３３と、上下一対のカバー（ヒートシンク）５０，６０と、半導体素子２０の主電極用取出電極（端子）としてのバスバー７０，７１と、半導体素子２１の主電極用取出電極（端子）としてのバスバー７２，７３と、半導体素子２０の制御用取出電極（端子）８０と、半導体素子２１の制御用取出電極（端子）８１を備える。
【００１４】
各セラミック基板３０，３１，３２，３３は、それぞれ、セラミック層４０の両面に金属層４１，４２が形成されている。金属層４１は、純アルミ（高純度アルミ）、即ち、純度９９．９９質量％以上のアルミニウム板である。
【００１５】
金属層４２は、第１層４２ａと第２層４２ｂとの積層構造をなしている。第１層４２ａは、セラミック層４０に接合された純アルミ（高純度アルミ）、即ち、純度９９．９９質量％以上のアルミニウム板からなる。第２層４２ｂは、第１層４２ａの表面に接合されたアルミ合金（低純度アルミ）、即ち、純度９９．９０質量％未満のアルミニウム板からなり、バスバー７０，７１，７２，７３がはんだ付けされる。
【００１６】
このように、上下一対のセラミック基板３０，３１，３２，３３は、セラミック層４０の両面に金属層４１，４２が形成され、バスバー７０，７１，７２，７３及び半導体素子２０，２１を挟んだ状態で半導体素子２０，２１と電気的に接続される。
【００１７】
ヒートシンクとしての上下一対のカバー５０，６０は、アルミ合金（低純度アルミ）、即ち、純度９９．９０質量％以下（低純度アルミ）のアルミニウム製である。カバー５０，６０は、全体の概略形状としてＺ方向に薄い扁平なる四角箱型をなしている。
【００１８】
図２に示すように、Ｘ方向において、半導体素子２０と半導体素子２１とが並んで位置している。半導体素子２０の上に、順に、バスバー７０、基板３０の第２層４２ｂ、第１層４２ａ、セラミック層４０、金属層４１、カバー５０の底面５１が位置している。また、半導体素子２０の下に、順に、バスバー７１、基板３１の第２層４２ｂ、第１層４２ａ、セラミック層４０、金属層４１、カバー６０の底面６１が位置している。同様に、半導体素子２１の上に、順に、バスバー７２、基板３２の第２層４２ｂ、第１層４２ａ、セラミック層４０、金属層４１、カバー５０の底面５１が位置している。また、半導体素子２１の下に、順に、バスバー７３、基板３３の第２層４２ｂ、第１層４２ａ、セラミック層４０、金属層４１、カバー６０の底面６１が位置している。
【００１９】
上下一対のカバー５０，６０のうちのカバー６０は、上面が開口する箱型をなしている。カバー５０は、下面が開口する箱型をなしている。カバー６０の上にカバー５０を重ねるようにして配置することにより上下一対のカバー５０，６０が構成される。カバー５０の上面には冷却フィン５５が形成されている。カバー６０の下面には冷却フィン６５が形成されている。
【００２０】
カバー５０におけるＹ方向での一端面には内外を連通する開口部５６が形成されている。同様に、カバー６０におけるＹ方向での一端面には内外を連通する開口部６６が形成されている。カバー５０の開口部５６とカバー６０の開口部６６とは上下に重なるように配置され、これにより、上下一対のカバー５０，６０におけるＹ方向での一端面には内外を連通する開口部が形成されている。上下一対のカバー５０，６０の開口部が、電極取り出し用の開口部となっている。なお、上下一対のカバー５０，６０の開口部側には取り付け用の鍔部５０ａ，６０ａが設けられている。
【００２１】
カバー５０は、セラミック基板３０，３２、バスバー７０，７２を覆う。カバー５０は、四角形の底面５１と、底面５１の縁部の側面５２，５３，５４を有する。カバー６０は、セラミック基板３１，３３、バスバー７１，７３を覆う。カバー６０は、四角形の底面６１と、底面６１の縁部の側面６２，６３，６４を有する。このように、上下一対のカバー５０，６０は、半導体素子２０，２１、バスバー７０，７１，７２，７３、上下一対のセラミック基板３０，３１，３２，３３を覆い、底面５１，６１と側面５２，５３，５４，６２，６３，６４を有する。
【００２２】
カバー５０の内面側において底面５１にセラミック基板３０，３２がロウ付けされる。カバー６０の内面側において底面６１にセラミック基板３１，３３がロウ付けされる。このように、上下一対のカバー５０，６０の内面側にセラミック基板３０，３１，３２，３３がロウ付けされる。
【００２３】
図３、図４、図５に示すように、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の厚みｔ１が、底面５１，６１の厚みｔ２より厚い。特に、上下一対のカバー５０，６０のうち対向する２面である側面５２と側面５３、及び、側面６２と側面６３の厚みｔ１が底面５１，６１の厚みｔ２より厚い。広義には、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４のうち少なくとも１面の厚みｔ１が、底面５１，６１の厚みｔ２より厚い。
【００２４】
具体的には、例えば、上下一対のカバー５０，６０における底面５１，６１の厚みｔ２は１．５ｍｍであり、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の厚みｔ１は２．０ｍｍである。
【００２５】
カバー５０の側面５２の下面と、カバー６０の側面６２の上面とが溶接される。カバー５０の側面５３の下面と、カバー６０の側面６３の上面とが溶接される。カバー５０の側面５４の下面と、カバー６０の側面６４の上面とが溶接される。このように、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の端部同士が溶接されている。
【００２６】
半導体素子２０，２１は、パワースイッチング素子である。半導体素子２０，２１としてＩＧＢＴが用いられている。半導体素子２０，２１としてＩＧＢＴを用いた場合には、主電極としてエミッタ電極及びコレクタ電極を有するとともに、制御電極としてゲート電極を有する。半導体素子２０はバスバー７０，７１及び制御用取出電極（端子）８０と電気的に接続される。半導体素子２１は、バスバー７２，７３及び制御用取出電極（端子）８１と電気的に接続される。
【００２７】
半導体素子２０，２１のうちの一方は、上アーム用スイッチング素子を構成し、他方は、下アーム用スイッチング素子を構成している。つまり、インバータ回路での単相（例えばＵ相）における直列接続される上下のアームが半導体素子２０，２１で構成される。
【００２８】
図２に示すように、上下一対のカバー５０，６０の内部において半導体素子２０，２１が配置されており、半導体素子２０の上面にはバスバー７０が配置されるとともに半導体素子２０の下面にはバスバー７１が配置されている。また、半導体素子２０の上面側においてバスバー７０を介してセラミック基板３０が配置されている。半導体素子２０の下面側においてバスバー７１を介してセラミック基板３１が配置されている。半導体素子２０はセラミック基板３０，３１により上下一対のカバー５０，６０と電気的に絶縁されている。
【００２９】
半導体素子２１の上面にはバスバー７２が配置されるとともに半導体素子２１の下面にはバスバー７３が配置されている。半導体素子２１の上面側においてバスバー７２を介してセラミック基板３２が配置されている。半導体素子２１の下面側においてバスバー７３を介してセラミック基板３３が配置されている。半導体素子２１はセラミック基板３２，３３により上下一対のカバー５０，６０と電気的に絶縁されている。
【００３０】
セラミック基板３０はカバー５０の内壁と接している。セラミック基板３２はカバー５０の内壁と接している。セラミック基板３１はカバー６０の内壁と接している。セラミック基板３３はカバー６０の内壁と接している。
【００３１】
バスバー７０，７１，７２，７３は、所望の形状に成形した金属板が用いられている。バスバー７０，７１，７２，７３は、一端部において半導体素子２０，２１の主電極パッドに電気的に接続されている。主電極パッドは半導体素子２０，２１の上面及び下面に形成されている。バスバー７２はバスバー７１とカバー内部で接合されており、これにより半導体素子２０と半導体素子２１が直列接続される。
【００３２】
制御用取出電極（端子）８０，８１としてピン（所望の方向に延在する金属棒）を用いて構成されている。制御用取出電極（端子）８０，８１において、ボンディングワイヤにより半導体素子２０，２１の制御パッドに電気的に接続されている。
【００３３】
バスバー７０，７１，７２，７３は、図１に示すように、上下一対のカバー５０，６０の開口部から外部に向けて延出している。図１に示すように、制御用取出電極（端子）８０，８１は、上下一対のカバー５０，６０の開口部から外部に向けて延出している。なお、上下一対のカバー５０，６０の開口部においてバスバー７０，７１，７２，７３及び制御用取出電極（端子）８０，８１は保持部材９０，９１により保持されている。
【００３４】
次に、作用について説明する。
上下一対のカバー５０，６０内に半導体素子２０，２１が設けられ、半導体素子２０，２１で発生する熱が上下一対のカバー５０，６０から放熱されるとともにバスバー７０，７１，７２，７３が上下一対のカバー５０，６０の外部に延出している。
【００３５】
そのための製造工程において、各セラミック基板３０，３１，３２，３３を構成するための各セラミック層４０の一方の面に第１金属層４１をロウ付けするとともに他方の面に第２金属層４２のうちの第１層４２ａをロウ付けする。
【００３６】
引き続き、図４、図５に示すように、一方のカバー６０の底面６１上にセラミック基板３１，３３を構成する第１金属層４１をロウ付けするとともにセラミック基板３１，３３を構成するための第２金属層４２のうちの第１層４２ａ上に第２層４２ｂをロウ付けする。また、他方のカバー５０の底面５１上にセラミック基板３０，３２を構成するための第１金属層４１をロウ付けするとともにセラミック基板３０，３２を構成するための第２金属層４２のうちの第１層４２ａ上に第２層４２ｂをロウ付けする。
【００３７】
さらに、セラミック基板３１，３３にバスバー７１，７３を、はんだ付けするとともにセラミック基板３０，３２にバスバー７０，７２を、はんだ付けする。そして、半導体素子２０，２１を挟んでカバー５０とカバー６０とを溶接する。具体的には、レーザ溶接、ＦＳＷ（摩擦撹拌溶接）等により上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の端部同士を、溶接する。
【００３８】
ここで、各カバー５０，６０にセラミック基板３０，３１，３２，３３をロウ付けすることにより、カバー５０，６０の周辺部は、ロウ付け時に反り変形が発生しようとする。詳しくは、セラミックの配置領域は材料構成が厚み方向に対称となっているが、外周（図４においてセラミック基板３０，３１よりも左側及びセラミック基板３２，３３よりも右側の部位、図５においてセラミック基板３２，３３よりも右側の部位）は非対称のため、ロウ付け工程で反り変形しようとする。そして、組付時のカバー合せ面溶接で、隙間があると歩留が低下してしまう。
【００３９】
本実施形態においては、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の厚みｔ１が、底面５１，６１の厚みｔ２より厚くなっているので、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の剛性が高く、反り変形が抑えられる。
【００４０】
このようにして、ロウ付け時の熱履歴で、セラミック層４０とアルミ（５０，６０）の熱膨張係数の違いにより、合せ面に反り変形が生じやすいが、ケースの側面５２，５３，５４，６２，６３，６４を底面５１，６１より厚くすることにより、反り変形が抑制され、合せ面平面度がよくなる。
【００４１】
図６には、合せ面の平面度比の測定結果を示す。図６の横軸に側壁厚、即ち、ケースの側面５２，５３，５４，６２，６３，６４の厚みをとるとともに縦軸に合せ面平面度比をとっている。
【００４２】
図６において、上下一対のカバー５０，６０の底面５１，６１の厚みｔ２を１．５ｍｍとした場合において、側壁厚（ケースの側面５２，５３，５４，６２，６３，６４の厚み）を１．５ｍｍとしたときの合せ面平面度比を「１」としている。側壁厚（ケースの側面５２，５３，５４，６２，６３，６４の厚み）を厚くすればするほど合せ面平面度比が小さくなっていくことが分かる。つまり、側壁厚（ケースの側面５２，５３，５４，６２，６３，６４の厚み）を厚くすればするほど上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の端部同士を合わせやすくなる。
【００４３】
その結果、組付性が向上する（合せ面の溶接歩留が向上する）。さらに、削る等の合せ面平坦化のための追加加工が不要となる。
上記実施形態によれば、以下のような効果を得ることができる。
【００４４】
（１）半導体モジュール部品１０の構成として、半導体素子２０，２１と、セラミック層４０の両面に金属層４１，４２が形成され、半導体素子２０，２１を挟んだ状態で半導体素子２０，２１が電気的に接続される上下一対のセラミック基板３０，３１，３２，３３と、半導体素子２０，２１及び上下一対のセラミック基板３０，３１，３２，３３を覆い、底面５１，６１と側面５２，５３，５４，６２，６３，６４を有する上下一対のカバー５０，６０と、を備える。上下一対のカバー５０，６０の内面側にセラミック基板３０，３１，３２，３３がロウ付けされ、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４のうち少なくとも１面の厚みｔ１が、底面５１，６１の厚みｔ２より厚く、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の端部同士が溶接されている。
【００４５】
よって、カバー５０，６０の内面側にセラミック基板３０，３１，３２，３３がロウ付けされ、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の端部同士が溶接される際に、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４のうち少なくとも１面の厚みｔ１が、底面５１，６１の厚みｔ２より厚くなっているので、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４の剛性を高くして反り変形を抑制して（外周部の壁厚を厚くし反り変形を抑えて）カバー５０，６０の面合せが容易である。その結果、組付性を向上させることができる。
【００４６】
（２）上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４のうち対向する２面の厚みｔ１が、底面の厚みｔ２より厚い。よって、対向する２面について剛性が高くなり反り変形をより抑制することができる。
【００４７】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○  図７（ａ）に示すように側壁の断面形状、即ち、ケースの側面５２，５３，５４，６２，６３，６４の断面形状は四角であったが、側壁の断面形状は四角以外でもよい。
【００４８】
例えば、図７（ｂ）に示すように側壁の断面形状、即ち、ケースの側面５２，５３，５４，６２，６３，６４の断面形状は、四角での外側の２つの隅が円弧状に面取りされた形状でもよい。
【００４９】
他にも、図７（ｃ）に示すように側壁の断面形状、即ち、ケースの側面５２，５３，５４，６２，６３，６４の断面形状は、四角での外側の表面が中央部ほど突出する円弧状でもよい。
【００５０】
他にも、図７（ｄ）に示すように側壁の断面形状、即ち、ケースの側面５２，５３，５４，６２，６３，６４の断面形状は、四角での外側の表面が中央部ほど突出する三角形状でもよい。
【００５１】
他にも、図７（ｅ）に示すように側壁の断面形状、即ち、ケースの側面５２，５３，５４，６２，６３，６４の断面形状は、四角での外側の２つの隅が直線状に面取りされた形状でもよい。
【００５２】
○  カバーは四角形をなし、開口する辺を除く３つの辺における３つのケースの側面５２，５３，５４及び側面６２，６３，６４について全て底面の厚みより厚くしたがこれに限らない。例えば、３つの辺における対向する２つの辺での側面（側壁）について底面の厚みより厚くしてもよい。他にも、３つの辺のうちのいずれか１つの辺での側面（側壁）について底面の厚みより厚くしてもよい。
【００５３】
要は、上下一対のカバー５０，６０の側面５２，５３，５４，６２，６３，６４のうち少なくとも１面の厚みｔ１を、底面５１，６１の厚みｔ２より厚くすればよい。
○  セラミック基板３０，３１，３２，３３は、セラミック層４０の両面に金属層４１，４２としてアルミ層が形成されていたが、これに限らない。例えば、セラミック層４０の両面に金属層４１，４２として銅層が形成されていてもよい。
【００５４】
○  半導体素子２０，２１として、パワーＭＯＳＦＥＴを用いてもよい。半導体素子２０，２１としてパワーＭＯＳＦＥＴを用いた場合には、主電極としてソース電極及びドレイン電極を有するとともに、制御電極としてゲート電極を有する。
【００５５】
○  カバー内に設ける半導体素子の数は問わない。カバー内に設ける半導体素子は１つでもよいし、３つ以上でもよい。
【符号の説明】
【００５６】
１０…半導体モジュール部品、２０，２１…半導体素子、３０，３１，３２，３３…セラミック基板、４０…セラミック層、４１，４２…金属層、５０，６０…カバー、５１，６１…底面、５２，５３，５４，６２，６３，６４…側面、ｔ１…厚み、ｔ２…厚み。
【図１】
2020188157.tif 000003
【図２】
2020188157.tif 000004
【図３】
2020188157.tif 000005
【図４】
2020188157.tif 000006
【図５】
2020188157.tif 000007
【図６】
2020188157.tif 000008
【図７】
2020188157.tif 000009
【図８】
2020188157.tif 000010
【図９】
2020188157.tif 000011