(57)【要約】【課題】  半導体装置において複数の部品の接合の信頼を向上するうえで有利な技術を提供する。【解決手段】  第１導電体部は、第１方向に垂直な面内において第１絶縁体膜に囲まれた第１パッドと、第１方向において第１パッドと第１半導体層との間に位置するように第１パッドに結合する第１ビアと、により構成されており、第１ビアは第１方向において第１ビアと第１半導体層との間に位置する第１導電体層へ接続されており、第２導電体部は、第１方向に垂直な面内において第２絶縁体膜に囲まれた第２パッドと、第２方向において第２パッドと第２半導体層との間に位置するように第２パッドに結合する第２ビアと、により構成されており、第２ビアは第１方向において第２ビアと第２半導体層との間に位置する第２導電体層へ接続されており、第１導電体部と第２導電体部の寸法が異なる。【選択図】  図１
2020145284.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層および前記第１半導体層の上の第１絶縁体膜を含む第１半導電体部品と、
第２半導体層および前記第２半導体層の上の第２絶縁体膜を含む第２半導電体部品と、
を備える半導体装置であって、
前記第１半導体層と前記第２半導体層は、第１方向において前記第１絶縁体膜および前記第２絶縁体膜が前記第１半導体層と前記第２半導体層との間に位置するように積層されており、
前記第１半導電体部品と前記第２半導電体部品は、前記第１絶縁体膜に設けられた凹部の中に配置された第１導電体部と、前記第２絶縁体膜に設けられた凹部の中に配置された第２導電体部と、によって互いに接合されており、
前記第１導電体部は、前記第１方向に垂直な面内において前記第１絶縁体膜に囲まれた第１パッドと、前記第１方向において前記第１パッドと前記第１半導体層との間に位置するように前記第１パッドに結合する第１ビアと、により構成されており、前記第１ビアは、前記第１方向において前記第１ビアと前記第１半導体層との間に位置し、前記第１ビアに近接する第１導電体層へ接続されており、
前記第２導電体部は、前記第１方向に垂直な面内において前記第２絶縁体膜に囲まれた第２パッドと、前記第２方向において前記第２パッドと前記第２半導体層との間に位置するように前記第２パッドに結合する第２ビアと、により構成されており、前記第２ビアは、前記第１方向において前記第２ビアと前記第２半導体層との間に位置し、前記第２ビアに近接する第２導電体層へ接続されており、
前記第１方向における前記第１ビアの寸法をＬａ、
前記第１方向における前記第２ビアの寸法をＬｂ、
前記第１方向における前記第１パッドの寸法をＴａ、
前記第１方向における前記第２パッドの寸法をＴｂ、
前記第１方向に垂直な第２方向における前記第１ビアの寸法をＷａ、
前記第２方向における前記第２ビアの寸法をＷｂ、
前記第２方向における前記第１パッドの寸法をＰａ、
前記第２方向における前記第２パッドの寸法をＰｂ、
として、
下記の関係（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）の少なくともいずれかと、
下記の関係（α）、（β）の少なくともいずれかと、を満たすことを特徴とする半導体装置。
（Ａ）Ｌａ＜Ｌｂ
（Ｂ）Ｗａ＞Ｗｂ
（Ｃ）Ｌａ／Ｌｂ＜Ｔａ／Ｔｂ
（Ｄ）Ｐａ／Ｐｂ＜Ｗａ／Ｗｂ
（Ｅ）Ｌａ／Ｗａ＜Ｌｂ／Ｗｂ
（α）前記第１導電体層の主成分はアルミニウムである。
（β）前記第２導電体層の主成分は銅である。
【請求項２】
第１半導体層および前記第１半導体層の上の第１絶縁体膜を含む第１半導電体部品と、
第２半導体層および前記第２半導体層の上の第２絶縁体膜を含む第２半導電体部品と、
を備える半導体装置であって、
前記第１半導体層と前記第２半導体層は、第１方向において前記第１絶縁体膜および前記第２絶縁体膜が前記第１半導体層と前記第２半導体層との間に位置するように積層されており、
前記第１半導電体部品と前記第２半導電体部品は、前記第１絶縁体膜に設けられた凹部の中に配置された第１導電体部と、前記第２絶縁体膜に設けられた凹部の中に配置された第２導電体部と、によって互いに接合されており、
前記第１導電体部は、前記第１方向に垂直な面内において前記第１絶縁体膜に囲まれた第１パッドと、前記第１方向において前記第１パッドと前記第１半導体層との間に位置するように前記第１パッドに結合する第１ビアと、により構成されており、前記第１ビアは、前記第１方向において前記第１ビアと前記第１半導体層との間に位置する第１導電体層へ接続されており、前記第１ビアと前記第１導電体層との間の距離が前記第１ビアと前記第２導電体部との間の距離よりも小さく、
前記第２導電体部は、前記第１方向に垂直な面内において前記第２絶縁体膜に囲まれた第２パッドと、前記第２方向において前記第２パッドと前記第２半導体層との間に位置するように前記第２パッドに結合する第２ビアと、により構成されており、前記第２ビアは、前記第２方向において前記第２ビアと前記第２半導体層との間に位置する第２導電体層へ接続されており、前記第２ビアと前記第２導電体層との間の距離が前記第２ビアと前記第１導電体部との間の距離よりも小さく、
前記第１方向における前記第１ビアの寸法をＬａ、
前記第１方向における前記第２ビアの寸法をＬｂ、
前記第１方向における前記第１パッドの寸法をＴａ、
前記第１方向における前記第２パッドの寸法をＴｂ、
前記第１方向に垂直な第２方向における前記第１ビアの寸法をＷａ、
前記第２方向における前記第２ビアの寸法をＷｂ、
前記第２方向における前記第１パッドの寸法をＰａ、
前記第２方向における前記第２パッドの寸法をＰｂ、
として、
下記の関係（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）の少なくともいずれかと、
下記の関係（α）、（β）の少なくともいずれかと、を満たすことを特徴とする半導体装置。
（Ａ）Ｌａ＜Ｌｂ
（Ｂ）Ｗａ＞Ｗｂ
（Ｃ）Ｌａ／Ｌｂ＜Ｔａ／Ｔｂ
（Ｄ）Ｐａ／Ｐｂ＜Ｗａ／Ｗｂ
（Ｅ）Ｌａ／Ｗａ＜Ｌｂ／Ｗｂ
（α）前記第１導電体層の主成分はアルミニウムである。
（β）前記第２導電体層の主成分は銅である。
【請求項３】
下記の関係（Ｇ）を満たす、請求項１または２に記載の半導体装置。
（Ｇ）Ｔａ＞Ｔｂ
【請求項４】
第１半導体層および前記第１半導体層の上の第１絶縁体膜を含む第１半導電体部品と、
第２半導体層および前記第２半導体層の上の第２絶縁体膜を含む第２半導電体部品と、
を備える半導体装置であって、
前記第１半導体層と前記第２半導体層は、第１方向において前記第１絶縁体膜および前記第２絶縁体膜が前記第１半導体層と前記第２半導体層との間に位置するように積層されており、
前記第１半導電体部品と前記第２半導電体部品は、前記第１絶縁体膜に設けられた凹部の中に配置された第１導電体部と、前記第２絶縁体膜に設けられた凹部の中に配置された第２導電体部と、によって互いに接合されており、
前記第１導電体部は、前記第１方向に垂直な面内において前記第１絶縁体膜に囲まれた第１パッドと、前記第１方向において前記第１パッドと前記第１半導体層との間に位置するように前記第１パッドに結合する第１ビアと、により構成されており、前記第１ビアは、前記第１方向において前記第１ビアと前記第１半導体層との間に位置する第１導電体層へ接続されており、前記第１ビアと前記第１導電体層との間の距離が前記第１ビアと前記第２導電体部との間の距離よりも小さく、
前記第２導電体部は、前記第１方向に垂直な面内において前記第２絶縁体膜に囲まれた第２パッドと、前記第１方向において前記第２パッドと前記第２半導体層との間に位置するように前記第２パッドに結合する第２ビアと、により構成されており、前記第２ビアは、前記第１方向において前記第２ビアと前記第２半導体層との間に位置する第２導電体層へ接続されており、前記第２ビアと前記第２導電体層との間の距離が前記第２ビアと前記第１導電体部との間の距離よりも小さく、
前記第１方向における前記第１ビアの寸法をＬａ、
前記第１方向における前記第２ビアの寸法をＬｂ、
前記第１方向における前記第１パッドの寸法をＴａ、
前記第１方向における前記第２パッドの寸法をＴｂ、
として、
下記の関係（Ａ）、（Ｃ）、（Ｇ）、（Ｈ）、（Ｉ）、（Ｊ）の少なくともいずれかと、
下記の関係（α）、（β）の少なくともいずれかと、を満たすことを特徴とする半導体装置。
（Ａ）Ｌａ＜Ｌｂ
（Ｃ）Ｌａ／Ｌｂ＜Ｔａ／Ｔｂ
（Ｇ）Ｔａ＞Ｔｂ
（Ｈ）Ｌａ＊Ｔａ＞Ｌｂ＊Ｔｂ
（Ｉ）Ｌａ−Ｌｂ＜Ｔａ−Ｔｂ
（Ｊ）Ｌａ＋Ｔａ＜Ｌｂ＋Ｔｂ
（α）前記第１導電体層の主成分はアルミニウムである。
（β）前記第２導電体層の主成分は銅である。
【請求項５】
前記第１方向に垂直な第２方向における前記第１ビアの寸法をＷａ、
前記第２方向における前記第２ビアの寸法をＷｂとして、
下記の関係（Ｆ）を満たす、請求項４に記載の半導体装置。
（Ｆ）Ｌａ／Ｗａ＞Ｌｂ／Ｗｂ
【請求項６】
下記の関係（Ｋ）を満たす、請求項１乃至５のいずれか１項に記載の半導体装置。
（Ｋ）｜Ｔａ−Ｔｂ｜＜｜Ｌａ−Ｌｂ｜
【請求項７】
ＬａおよびＬｂは０．７〜０．９μｍであり、
ＴａおよびＴｂは０．４〜０．６μｍである、請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記複数の第１導電体部の各々は、
前記第１パッドを構成し銅を主成分とする第１銅領域と、
前記第１ビアを構成し銅を主成分とする第２銅領域と、
前記第１銅領域と前記第１絶縁体膜との間に位置する第１バリアメタル部と、
前記第２銅領域と前記第１絶縁体膜との間に位置する第２バリアメタル部と、
を含み、
前記第１銅領域が前記第２銅領域に連続しており、
前記第１バリアメタル部が前記第２バリアメタル部に連続している、請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記第１半導電体部品と前記第２半導電体部品は、前記第１絶縁体膜と前記第２絶縁体膜とによって互いに接合されている、請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１絶縁体膜は、
第１酸化シリコン層と、
前記第１方向において前記第１酸化シリコン層と前記第１半導体層との間に配された第２酸化シリコン層と、
前記第１方向において前記第１酸化シリコン層と前記第２酸化シリコン層との間に配された窒化シリコン層と、
を含み、
前記第１酸化シリコン層が前記第１方向に垂直な面内においてに前記第１パッドを囲み、
前記第２酸化シリコン層が前記第１方向に垂直な面内において前記第１ビアを囲む、請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１１】
前記窒化シリコン層は、
前記第１方向に垂直な面内において前記第１パッドを囲む第１部分と、前記積層方向において前記第２酸化シリコン層と前記第１パッドとの間に位置する第２部分と、を含む、請求項１０に記載の半導体装置。
【請求項１２】
前記第１酸化シリコン層の厚さをＦａ、前記第２酸化シリコン層のうちの前記第１パッドに重なる部分の厚さをＦｄとして、Ｆａ＜Ｆｄを満たす、請求項１０または１１に記載の半導体装置。
【請求項１３】
前記第１部分の厚さをＦｂ、前記第２部分の厚さをＦｃとして、Ｆｃ＜Ｆｂを満たす、請求項１１に記載の半導体装置。
【請求項１４】
前記第１酸化シリコン層の厚さをＦａ、前記第１部分の厚さをＦｂ、前記第２部分の厚さをＦｃとして、前記第２酸化シリコン層のうちの前記第１パッドに重なる部分の厚さをＦｄとして、Ｆａ＜ＦｂおよびＦｃ＜Ｆｄを満たす、請求項１１または１３に記載の半導体装置。
【請求項１５】
前記第１導電体部は、前記第１方向において前記第１パッドと前記第１半導体層との間に位置するように前記第１パッドに結合する、前記第１ビアとは別のビアを含み、前記第２導電体部は、前記第１方向において前記第２パッドと前記第２半導体層との間に位置するように前記第２パッドに結合する、前記第２ビアとは別のビアを含む、請求項１乃至１４のいずれか１項に記載の半導体装置。
【請求項１６】
前記第１半導体層と前記第１導電体部との間の距離が、前記第２半導体層と前記第２導電体部との間の距離よりも大きいこと、および／または、前記第１半導体層と前記第１導電体部との間の配線層数が、前記第２半導体層と前記第２導電体部との間の配線層数よりも大きい、請求項１乃至１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記第１導電体部はコバルトシリサイド層またはニッケルシリサイド層を介して前記第１半導体層へ電気的に接続されており、前記第２導電体部はコバルトシリサイド層またはニッケルシリサイド層を介さずに前記第２半導体層へ電気的に接続されている、請求項１乃至１６のいずれか１項に記載の半導体装置。
【請求項１８】
前記第１半導電体部品はデジタル回路を有しており、前記第２半導電体部品はアナログ回路を有している、請求項１乃至１７のいずれか１項に記載の半導体装置。
【請求項１９】
前記第１半導体層または前記第２半導体層にはフォトダイオードが設けられている、
請求項１乃至１８のいずれか１項に記載の半導体装置。
【請求項２０】
前記関係（Ａ）、（Ｃ）、（α）および（β）を満たす、請求項１乃至１９のいずれか１項に記載の半導体装置。
【請求項２１】
請求項１乃至２０のいずれか１項に記載の半導体装置と、
前記半導体装置に対応する光学装置、
前記半導体装置を制御する制御装置、
前記半導体装置から出力された信号を処理する処理装置、
前記半導体装置から得られた情報を表示する表示装置、
前記半導体装置から得られた情報を記憶する記憶装置、
前記半導体装置から得られた情報に基づいて動作する機械装置、
の６つのうちの少なくともいずれかと、を備える機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体層を含む半導体装置に関する。
【背景技術】
【０００２】
複数の半導体層が積層され、この複数の半導体層の間に配置された複数の導電体部が接合された半導体装置が知られている。特許文献１には、デュアルダマシン構造を有する接合部同士が接合された固体撮像装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１９１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１において接合部の形状の検討が十分でなく、接合の電気的および／または機械的な信頼性に改善の余地がある。そこで本発明は、半導体装置において複数の部品の接合の信頼を向上するうえで有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するための手段は、
第１半導体層および前記第１半導体層の上の第１絶縁体膜を含む第１半導電体部品と、
第２半導体層および前記第２半導体層の上の第２絶縁体膜を含む第２半導電体部品と、
を備える半導体装置であって、
前記第１半導体層と前記第２半導体層は、第１方向において前記第１絶縁体膜および前記第２絶縁体膜が前記第１半導体層と前記第２半導体層との間に位置するように積層されており、前記第１半導電体部品と前記第２半導電体部品は、前記第１絶縁体膜に設けられた凹部の中に配置された第１導電体部と、前記第２絶縁体膜に設けられた凹部の中に配置された第２導電体部と、によって互いに接合されており、
前記第１導電体部は、前記第１方向に垂直な面内において前記第１絶縁体膜に囲まれた第１パッドと、前記第１方向において前記第１パッドと前記第１半導体層との間に位置するように前記第１パッドに結合する第１ビアと、により構成されており、前記第１ビアは前記第１方向において前記第１ビアと前記第１半導体層との間に位置する第１導電体層へ接続されており、
前記第２導電体部は、前記第１方向に垂直な面内において前記第２絶縁体膜に囲まれた第２パッドと、前記第２方向において前記第２パッドと前記第２半導体層との間に位置するように前記第２パッドに結合する第２ビアと、により構成されており、前記第２ビアは前記第１方向において前記第２ビアと前記第２半導体層との間に位置する第２導電体層へ接続されており、
前記第１導電体部の寸法と前記第２導電体部の寸法と前記第１導電体層の主成分と前記第２導電体層の主成分との関係に特徴がある。
【発明の効果】
【０００６】
本発明によれば、半導体装置において複数の部品の接合の信頼性を向上するうえで有利な技術を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】半導体装置を説明する模式図。
【図２】半導体装置を説明する模式図。
【図３】半導体装置の製造方法を説明する模式図。
【図４】半導体装置の製造方法を説明する模式図。
【図５】半導体装置の製造方法を説明する模式図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
【０００９】
本実施形態では、互いに接合された２つの半導電体部品（チップ）によって構成される半導体装置９３０において、当該接合に用いる導電体部の寸法を調整することによって、信頼性を向上する。具体的には、導電体部におけるビアとパッドの寸法を調整する。ビアやパッドの厚さとは、２つの半導電体部品の各々に含まれる半導体層が積層する方向（積層方向）のビアやパッドの寸法を示す。積層方向は２つの半導電体部品の各々に含まれる半導体層の主面に垂直な方向である。ビアやパッドの幅とは、２つの半導電体部品の各々に含まれる半導体層の主面に沿った方向（面内方向）のビアやパッドの寸法を示す。
【００１０】
図１（ａ）は半導体装置９３０の断面模式図である。半導体装置９３０は半導体層１００および半導体層１００の上の絶縁体膜１１２を含む半導体部品００１と、半導体層２００および半導体層２００の上の絶縁体膜２１２を含む半導体部品００１と、を備える。半導体部品００１と半導体部品００２は、互いに重なり合い、接合面４００で互いに接合されている。半導体層１００と半導体層２００は、積層方向Ｚにおいて絶縁体膜１１２および絶縁体膜２１２が半導体層１００と半導体層２００との間に位置するように積層されている。複数の導電体部１１３の各々が絶縁体膜１１２に設けられた複数の凹部の各々の中に配置されている。複数の導電体部２１３の各々が絶縁体膜２１２に設けられた複数の凹部の各々の中に配置されている。半導体部品００１と半導体部品００２は、絶縁体膜１１２に設けられた凹部の中に配置された導電体部１１３と、絶縁体膜２１２に設けられた凹部の中に配置された導電体部２１３と、によって互いに接合されている。
【００１１】
積層方向Ｚに垂直な平面をＸ−Ｙ面とする。Ｘ−Ｙ面は半導体層１００の主面および／または半導体層２００の主面に沿った面である。方向Ｘと方向Ｙは互いに直交し、半導体層１００の主面および／または半導体層２００の主面に平行である。この半導体層１００および半導体層２００が積層されている方向（Ｚ軸方向）に半導体装置９３０が切断されたものが、図１（ａ）が示す断面図である。
【００１２】
導電体部１１３は、Ｘ−Ｙ面内において絶縁体膜１１２に囲まれたパッド３１１と、積層方向Ｚにおいてパッド３１１と半導体層１００との間に位置するようにパッド３１１に結合するビア３１２と、により構成されている。ビア３１２は積層方向Ｚにおいてビア３１２と半導体層１００との間に位置する導電体層１１１へ接続されている。導電体層１１１はビア３１２に近接している。具体的には、ビア３１２と導電体層１１１との間の距離は、ビア３１２と導電体部２１３との間の距離よりも小さい。本例では、ビア３１２が導電体層１１１に接触しており、ビア３１２と導電体層１１１との間の距離はゼロである。ビア３１２と導電体層１１１との間に薄い導電体層を配して、ビア３１２が薄い導電体層を介して導電体層１１１に接続されていてもよい。ビア３１２と導電体層１１１との間に配されうる薄い導電体層は典型的にはバリアメタル層である。
【００１３】
導電体部２１３は、Ｘ−Ｙ面内において絶縁体膜２１２に囲まれたパッド３２１と、積層方向Ｚにおいてパッド３２１と半導体層２００との間に位置するようにパッド３２１に結合するビア３２２と、により構成されている。ビア３２２は積層方向Ｚにおいてビア３２２と半導体層２００との間に位置する導電体層２１１へ接続されている。導電体層２１１はビア３２２に近接している。具体的には、ビア３２２と導電体層２１１との間の距離がビア３２２と導電体部１１３との間の距離よりも小さい。本例では、ビア３２２が導電体層２１１に接触しており、ビア３２２と導電体層２１１との間の距離はゼロである。ビア３２２と導電体層２１１との間に薄い導電体層を配して、ビア３２２が薄い導電体層を介して導電体層２１１に接続されていてもよい。ビア３２２と導電体層２１１との間に配されうる薄い導電体層は典型的にはバリアメタル層である。
【００１４】
半導体装置９３０は、半導体層１００と半導体層２００との間に配置された配線構造体０１０および配線構造体０２０を備える。半導体部品００１は、半導体層１００と配線構造体０１０とを備える半導電体部品（半導体チップ）であり、半導体部品００２は半導体層２００と配線構造体０２０とを備える半導電体部品（半導体チップ）である。配線構造体０１０と配線構造体０２０はそれぞれ、後述するように、積層された複数の配線層と積層された複数の絶縁膜を有する。このため、配線構造体０１０と配線構造体０２０とが接合されたものを、半導体装置９３０における配線構造体部ということもできる。半導体装置９３０は、半導体部品００１と半導体部品００２とが接合されることによって構成されている。
【００１５】
半導体層１００と半導体部品００２との間（半導体層１００と配線構造体０２０との間）の構造体が配線構造体０１０である。配線構造体０１０は、上述した導電体部１１３と導電体層１１１を含む。配線構造体０１０は、導電体部１１３と導電体層１１１の他に、導電体層１１１と半導体層１００との間に配されたビアプラグ１１０、配線層１０７、ビアプラグ１０８、配線層１０５、コンタクトプラグ１０４を含みうる。また、配線構造体０１０は、上述した絶縁体膜１１２を含み、絶縁体膜１１２の他に、絶縁体膜１１２と半導体層１００との間に配された層間絶縁膜１０９、１０６、１０３を含みうる。
【００１６】
半導体層２００と半導体部品００１との間（半導体層２００と配線構造体０１０との間）の構造体が配線構造体０２０である。配線構造体０１０は、上述した導電体部２１３と導電体層２１１を含む。配線構造体０１０は、導電体部２１３と導電体層２１１の他に、導電体層２１１と半導体層２００との間に配されたビアプラグ２１０、配線層２０７、ビアプラグ２０８、配線層２０５、コンタクトプラグ２０４を含みうる。また、配線構造体０２０は、上述した絶縁体膜２１２を含み、絶縁体膜２１２の他に、絶縁体膜２１２と半導体層２００との間に配された層間絶縁膜２０９、２０６、２０３を含みうる。導電体層１１１、２１１を配線層と称することもできるが、ここでは、ビア３１２、３２２に近接した配線層を他の配線層から区別するために導電体層１１１、２１１と称している。ビアプラグ２０８は、配線層２０５と配線層２０７を接続し、ビアプラグ２１０は、配線層２０７と導電体層２１１を接続する。導電体部２１３は、絶縁体膜２１２に設けられた凹部の中に埋め込まれたダマシン構造を有する。導電体部２１３の少なくとも一部は、導電体層２１１に接続している。本実施形態では、導電体部２１３は、デュアルダマシン構造を有しており、パッド３２１とビア３２２で構成されている。半導体部品００１と半導体部品００２は、導電体部１１３と導電体部２１３とにより電気的に接続されている。なお、半導体部品００１の導電体部１１３と半導体部品００２の導電体部２１３に関して、後述するパッドとビアの寸法の関係を満たすようにするとよい。このことで、半導体部品００１と半導体部品００２は製造時の熱処理や使用時の温度上昇の際に、導電体部１１３もしくは導電体部２１３の熱膨張の影響により半導体部品００１と半導体部品００２が接合面４００から剥がれてしまうことを抑制できる。従って、半導体装置９３０の接合の信頼性を向上させることができる。なお、図２が示す半導体装置９３０では、ビアとパッドを有する導電体部が４箇所存在するが、このうち１箇所でも関係が満たされていれば、半導体装置９３０における接合部での信頼性を向上することができる。なお、後述の関係を満たす箇所がより多いほど、半導体装置９３０における接合部での信頼性がより向上する。
【００１７】
なお、導電体部１１３，２１３の主成分は好ましくは銅であるが、これに限定されることはなく、導電体部１１３，２１３の主成分は金や銀であってもよい。絶縁体膜１１２，２１２の主成分は好ましくはシリコン化合物である。また、絶縁体膜１１２，２１２は、金属の拡散を防止する層（例えば窒化シリコン層）と酸化シリコン層やｌｏｗ−ｋ材料層とを積層した膜構造などのように、複数の材質からなる複層構成であってもよい。これによれば、半導体部品００１と半導体部品００２との接合時に生じたアライメントズレによる導電体部１１３，２１３の接合ズレによる金属の拡散の影響を防ぐことができる。なお、絶縁体膜１１２，２１２の主成分は樹脂であってもよい。
【００１８】
導電体部１１３と絶縁体膜１１２とをまとめて接合部材４１１と称し、導電体部２１３と絶縁体膜２１２とをまとめて接合部材４２１と称する。半導体部品００１に含まれる接合部材４１１と半導体部品００２に含まれる接合部材４２１とが接合している。半導体層１００から半導体層２００まで、コンタクトプラグ１０４、配線層１０５、１０７、導電体層１１１、導電体部１１３、２１３、導電体層２１１、配線層２０７、２０５、コンタクトプラグ２０４が電気的に連続する。これらが、半導体層１００と半導体層２００との間の配線（層間配線）を構成している。層間配線は一端がゲート電極へ、他端がソース／ドレインへ接続されていてもよいし、層間配線は一端と他端がソース／ドレインへ接続されていてもよい。
【００１９】
半導体装置９３０において、配線構造体０１０と配線構造体０２０とが接合されている。より詳細には、配線構造体０１０と配線構造体０２０とは、配線構造体０１０の接合部材４１１と配線構造体０２０の接合部材４２１とによって構成される接合面４００において接合される。なお、接合面４００は、接合部材４１１の表面と接合部材４２１の表面とを含む。
【００２０】
図１（ｂ）は半導体装置９３０を備える機器９１９１の模式図である。半導体装置９３０は上述した半導体部品００１と半導体部品００２とを含む半導体デバイス９１０に加えて、半導体デバイス９１０を収容するパッケージ９２０を含みうるが、半導体装置９３０はパッケージ９２０を含まなくてもよい。半導体層１００および半導体層２００は、半導体デバイス９１０に含まれる。本例では、半導体装置９３０は、光電変換装置（撮像装置）である。半導体デバイス９１０は、画素回路９００がマトリックス配列された画素領域９０１とその周辺の周辺領域９０２を有する。周辺領域ＰＲには、周辺回路や入出力端子を設けることができる。また、半導体装置９３０は、機器９１９１に備えられている。機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０および機械装置９９０の少なくともいずれかを備え得る。機器９１９１については、後述にて詳細に説明する。
【００２１】
以下にて、半導体部品００１の配線構造体０１０と半導体部品００２の配線構造体０２０との接合の詳細について説明する。図２（ａ）は、半導体部品００１の配線構造体０１０（接合部材４１１）と、半導体部品００２の配線構造体０２０（接合部材４２１）との接合部を拡大した断面図であり、接合部材４１１と接合部材４２１との接合面４００の近傍の拡大図である。積層方向Ｚにおけるビア３１２の寸法を長さＬａとし、積層方向Ｚにおけるビア３２２の寸法を長さＬｂとする。積層方向Ｚにおけるパッド３１１の寸法を厚さＴａとし、積層方向Ｚにおけるパッド３２１の寸法を厚さＴｂとする。積層方向Ｚに垂直な面内方向Ｘにおけるビア３１２の寸法を幅Ｗａとし、面内方向Ｘにおけるビア３２２の寸法を幅Ｗｂとする。面内方向Ｘにおけるパッド３１１の寸法を厚さＰａとし、面内方向Ｘにおけるパッド３２１の寸法を厚さＰｂとする。なお、面内方向Ｙにおけるビア３１２、３２２、パッド３１１、３２１の寸法は、面内方向Ｘにおける寸法と同じであってもよいし、異なっていてもよい。
【００２２】
下記の関係（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）の少なくともいずれかを満たすことが好ましい。
（Ａ）Ｌａ＜Ｌｂ
（Ｂ）Ｗａ＞Ｗｂ
（Ｃ）Ｌａ／Ｌｂ＜Ｔａ／Ｔｂ
（Ｄ）Ｐａ／Ｐｂ＜Ｗａ／Ｗｂ
（Ｅ）Ｌａ／Ｗａ＜Ｌｂ／Ｗｂ
【００２３】
関係（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はいずれも、積層方向Ｚを電流が流れる方向とした場合において、ビア３１２の抵抗を相対的に低くしうる要因と、ビア３２２の抵抗を相対的に高くしうる要因とを示している。例えば、関係（Ａ）はビアの長さが小さいことよりも大きいことでビアの抵抗が高くなることに対応しており、関係（Ｂ）は、ビアの幅が小さいことよりも大きいことでビアの抵抗が高くなることに対応している。関係（Ｃ）は、パッドの厚さの違いよりも、ビアの長さの違いが大きいことに対応している。関係（Ｃ）を変形するとＬａ／Ｔａ＜Ｌｂ／Ｔｂとなり、パッドの厚さで規格化すると、長さＬａが長さＬｂよりも相対的に小さいことを意味している。関係（Ｃ）においてＴａ＝Ｔｂとすると、関係（Ａ）に一致する。関係（Ｄ）は、パッドの幅の違いよりも、ビアの幅の違いが大きいことに対応している。関係（Ｄ）を変形するとＷｂ／Ｐｂ＜Ｗａ／Ｐａとなり、パッドの厚さで規格化すると、幅Ｗａが幅Ｗｂよりも相対的に大きいことを意味している。関係（Ｄ）においてＰａ＝Ｐｂとすると、関係（Ｂ）に一致する。関係（Ｅ）は、ビアの抵抗に対応した、ビアの幅に対するビアの長さの比の関係を示している。関係（Ｅ）においてＷａ＝Ｗｂとすると関係（Ａ）に一致し、関係（Ｅ）においてＬａ＝Ｌｂとすると関係（Ｂ）に一致する。なお、ビア３１２の抵抗がビア３２２の抵抗よりも低くなることは必須ではない。ビア３１２の抵抗がビア３２２の抵抗よりも高くても、上述した（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）のいずれかの関係を満たせば、上述した（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）のいずれの関係も満たさない場合に比べて、ビア３１２の抵抗とビア３２２の抵抗の違いを小さくできる。
【００２４】
下記の関係（α）、（β）、（γ）、（δ）のうち、関係（α）、（β）の少なくともいずれかを満たすことが好ましい。
（α）導電体層１１１の主成分はアルミニウムである。
（β）導電体層２１１の主成分は銅である。
（γ）導電体層１１１の主成分は銅である。
（δ）導電体層２１１の主成分はアルミニウムである。
【００２５】
下記の関係（α）、（β）、（γ）、（δ）の組み合わせの中では、関係（α）および関係（β）を満たす組み合わせ［αβ］を採用してもよい。関係（β）および関係（γ）を満たす組み合わせ［βγ］を採用してもよい。関係（α）および関係（δ）を満たす組み合わせ［αδ］を採用してもよい。関係（α）、（β）の少なくともいずれかを満たす必要があるため、関係（α）、（β）のいずれも満たさない、関係（γ）および関係（δ）を満たす組み合わせ［γδ］は採用されない。関係（α）を満たす場合には、導電体層１１１の主成分が銅である場合（関係（γ））に比べて導電体層１１１の抵抗が、高くなりやすい構造になる。関係（β）を満たす場合には、導電体層２１１の主成分がアルミニウムである場合（関係（δ））に比べて導電体層２１１の抵抗が、低くなりやすい構造になる。これは、アルミニウムの抵抗率（約２８ｎΩｍ）が銅の抵抗率（約１７ｎΩｍ）よりも高いためである。ここで、導電体層の主成分とは、導電体層を構成する元素（原子）のうちで最も元素濃度（原子濃度）が高い元素を指す。例えば、アルミニウムを主成分とする導電体層はアルミニウムよりも低い濃度の銅を含有していてもよいし、銅を主成分とする導電体層は銅よりも低い濃度のゲルマニウムを含有していてもよい。
【００２６】
ここで、ビア３１２、３２２と、それに接続される導電体層１１１、２１１との組み合わせを考える。ビア３１２の抵抗がビア３２２の抵抗よりも高く、導電体層１１１の抵抗も導電体層２１１の抵抗よりも高くなると、半導体部品００１側の配線構造体０１０の配線抵抗が、半導体部品００２側の配線構造体０２０の配線抵抗よりも高くなる可能性が高くなる。そうすると、半導体部品００１と半導体部品００２の間に不均衡が生じる。ビア３１２の抵抗がビア３２２の抵抗よりも低く、導電体層１１１の抵抗も導電体層２１１の抵抗よりも低くなっても、半導体部品００１側の配線構造体０１０の配線抵抗が、半導体部品００２側の配線構造体０２０の配線抵抗よりも低くなる可能性が高くなる。そうすると、半導体部品００１と半導体部品００２の間に不均衡が生じる。
【００２７】
そこで、下記の関係（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）の少なくともいずれかと、関係（α）、（β）の少なくともいずれかと、を満たすことによって、上述した不均衡を低減できる。すなわち、ビア３１２、３２２のうちで相対的に抵抗が低い方のビア３１２が接続される導電体層１１１の抵抗率を、導電体層２１１よりも高くする（組み合わせ［αβ］）ことで不均衡を低減できる。あるいは、ビア３１２、３２２のうちで相対的に抵抗が低い方のビア３１２が接続される導電体層１１１の抵抗率を、同等とする（組み合わせ［βγ］、あるいは、組み合わせ［αδ］）ことで不均衡を低減できる。
【００２８】
下記の関係（Ｆ）を満たしうる。
（Ｆ）Ｌａ／Ｗａ＞Ｌｂ／Ｗｂ
【００２９】
この関係（Ｆ）は関係（Ｅ）とは逆の関係になる。関係（Ｆ）を変形するとＬａ／Ｌｂ＞Ｗａ／Ｗｂとなる。
【００３０】
下記の関係（Ｇ）を満たしてもよい。
（Ｇ）Ｔａ＞Ｔｂ
【００３１】
関係（Ｇ）とともに関係（Ａ）を満たすことが好ましい。関係（Ｇ）によってパッド３１１の厚さとパッド３２１の厚さが異なる場合に、導電体部１１３の厚さと導電体部２１３の厚さ（Ｔｂ＋Ｌｂ）とが大きく変わらないようにするためである。
【００３２】
下記の関係（Ｈ）を満たしてもよい。
（Ｈ）Ｌａ＊Ｔａ＞Ｌｂ＊Ｔｂ
【００３３】
関係（Ｈ）において、Ｌａ＝Ｌｂとすると、関係（Ｇ）に一致する。関係（Ｈ）とともに関係（Ａ）を満たす場合には関係（Ｈ）は、Ｔａ＞＞Ｔｂとする必要があることを意味している。
【００３４】
下記の関係（Ｉ）を満たしてもよい。
（Ｉ）Ｌａ−Ｌｂ＜Ｔａ−Ｔｂ
【００３５】
関係（Ｉ）を変形すると、Ｌａ−Ｔａ＜Ｌｂ−Ｔｂとなり、例えば、導電体部１１３が導電体部２１３よりも、パッドの厚さとビアの長さの差が小さいことを意味している。関係（Ｉ）において、Ｔａ＝Ｔｂとすると、関係（Ａ）に一致する。
【００３６】
下記の関係（Ｊ）を満たすことも好ましい。
（Ｊ）Ｌａ＋Ｔａ＜Ｌｂ＋Ｔｂ
【００３７】
関係（Ｊ）は、導電体部１１３の長さ（厚さ）が、導電体部２１３の長さ（厚さ）よりも小さいことを意味している。このようにすることで、組み合わせ［γδ］に比べて、導電体部１１３の長さ（厚さ）のバラツキを低減し、接合の信頼性を向上できる。関係（Ｊ）において、Ｔａ＝Ｔｂとすると、関係（Ａ）に一致する。
【００３８】
上記関係（Ｇ）、（Ｈ）、（Ｉ）、（Ｊ）の少なくともいずれかを満たすことが、導電体部１１３と導電体部２１３が積層方向に熱膨張した際に生じる力によって接合面４００で剥離したり、あるいは接合時に接合不良を生じたりすることを抑制できる。関係（Ａ）、（Ｃ）、（Ｇ）、（Ｈ）、（Ｉ）、（Ｊ）のいずれかを満たす場合には、関係（Ｆ）を満たしてもよい。
【００３９】
下記の関係（Ｋ）を満たすことも好ましい。
（Ｋ）｜Ｔａ−Ｔｂ｜＜｜Ｌａ−Ｌｂ｜
【００４０】
関係（Ｋ）はパッド３１１の厚さとパッド３２１の厚さの違いが比較的小さいことを意味している。接合面４００の機械的信頼性は、主にパッド３１１とパッド３２１とによって確保されるが、両者の厚さが大きく異なると、両者の積層方向における熱膨張量が異なることになり、接合の機械的信頼性が低下するためである。
【００４１】
ここで、導電体部１１３、２１３の各部分の寸法の具体例を挙げると、ＬａおよびＬｂは０．７〜０．９μｍであり、ＷａおよびＷｂは０．３〜０．８μｍであり、ＰａおよびＰｂは０．５〜４μｍであり、ＴａおよびＴｂは０．４〜０．６μｍである。ＬａとＬｂの差は０．０４〜０．０８μｍであり、ＷａとＷｂの差は０〜０．０５μｍであり、ＰａとＰｂの差は０〜０．５μｍであり、ＴａとＴｂの差は０〜０．１μｍである。より具体的な組み合わせとしては、Ｌａ＝０．７７μｍ、Ｌｂ＝０．８３μｍ、Ｗａ＝０．３９μｍ、Ｗｂ＝０．３９μｍ、Ｐａ＝３．０μｍ、Ｐｂ＝３．０μｍ、Ｔａ＝０．５１μｍ、Ｔｂ＝０．５１μｍである。Ｐａ＝Ｐｂ＞Ｌｂ＞Ｌａ＞Ｔａ＝Ｔｂ＞Ｗａ＝Ｗｂの関係になる。この組み合わせは、上述した関係（Ａ）、（Ｃ）、（Ｅ）、（Ｉ）、（Ｊ）を満たしており、さらに、とりわけ組み合わせ［αβ］を満たす場合には、接合の信頼性を向上できる。
【００４２】
ここで、導電体層１１１はＰＶＤ法などを用いたアルミニウム膜の堆積後、フォトリソグラフィー技術、エッチング技術を用いたパターニングにより形成することが可能である。その後、パターニングされた導電体層１１１上に絶縁体膜１１２を堆積し、ＣＭＰ法を用いて絶縁体膜１１２の上面が平坦化される。一方、導電体層２１１が銅を主成分とする場合、導電層２１１はダマシンプロセスにより層間絶縁膜２０９の凹部に埋め込むように形成されるため、絶縁体膜２１２の下地は、絶縁体膜１１２の下地である層間絶縁膜２０９および導電層２１１によって形成される略平坦面に比べて凹凸が大きい。したがって、ウエハ面内における絶縁体膜１１２の平坦性は、導電体層１１１の影響により、導電体層２１１上に形成された絶縁体膜２１２の平坦性と比較して低下する懸念がある。この影響により、導電体部２１３を形成するビア３２２の長さＬｂと比較し、導電体部１１３を形成するビア３１２の長さＬａは、ウエハ面内ばらつきが大きくなりうる。また、導電体層１１１とビア３１２の接続部における幅Ｗａのばらつき低下や、それに伴う接触抵抗の増大が懸念される。ここで、アルミニウムからなる導電体層１１１と銅からなるビア３１２の接触抵抗は、銅からなる導電体層２１１と銅からなるビア３２２の接触抵抗より大きい。ビア３１２の幅Ｗａのばらつき低下は、導電体部１１３、２１３を介した導電体層１１１、２１１の接続抵抗増加やばらつき低下に影響することになる。
【００４３】
半導体部品００１と半導体部品００２を接合し、導電体部１１３と導電体部２１３を電気的に接続させる際には３００〜４００℃前後の熱処理が実施され得る。また、ビア３１２の長さＬａのウエハ面内ばらつきは、熱処理の際の導電体内のトレンチとビアのＣｕの熱膨張に影響し、トレンチとビアの体積関係次第ではビアの体積ばらつきの影響が大きくなり接合面４００から剥がれてしまう懸念があった。
【００４４】
ここで、本実施例においてＬａ＜Ｌｂの関係（Ａ）を採用することで、相対的に長さＬａが小さくなることにより、ビア３１２の幅Ｗａのばらつき影響を低減することが可能となる。また、長さＬａを小さくすることで、導電体部１１３のトレンチ体積に対し、相対的にビア３１２の体積が小さくなる。これにより、導電体内のパッドとビアの銅の熱膨張におけるビア３１２の体積ばらつきの影響を相対的に小さくし、導電体の熱膨張影響による接合面での剥がれを抑制できる。また、Ｗａ＞Ｗｂの関係（Ｂ）を採用することで、配線の接続抵抗増加やばらつき低下を抑制することが可能である。さらに、Ｔａ＞Ｔｂの関係（Ｇ）を採用することで、導電体部１１３のパッド３１１の体積に対し、相対的にビア３１２の体積が小さくなる。これにより、導電体部１１３内のパッド３１１とビア３１２の銅の熱膨張におけるビア３１２の体積ばらつきの影響を相対的に小さくし、導電体の熱膨張影響による接合面４００での剥がれを抑制することが出来る。なお、導電体層１１１はアルミニウム層に限定されるものではなく、銅層であってもよい。
【００４５】
また、Ｌｂに対する長さＬａの比を、Ｔｂに対する厚さＴａの比よりも小さくする（Ｌａ／Ｌｂ＜Ｔａ／Ｔｂ）という関係（Ｃ）を採用することで、導電体の熱膨張影響による接合面４００での剥がれを抑制することが出来る。長さＬａとＬｂの差を厚さＴａとＴｂの差よりも大きくする（｜Ｔａ−Ｔｂ｜＜｜Ｌａ−Ｌｂ｜）という関係（Ｋ）を採用することにより、導電体の熱膨張影響による接合面４００での剥がれを抑制することが出来る。これは、導電体部１１３、及び導電体部２１３のトレンチの体積に対し、相対的にビアの体積が小さいためである。さらに、Ｌａ＜Ｌｂの場合、厚さＴａに対するＴｂの比より、Ｌｂに対する長さＬａの比を大きくする（Ｔｂ／Ｔａ＜Ｌａ／Ｌｂ）することで、導電体の熱膨張影響による接合面４００での剥がれを抑制することが可能になる。Ｔｂ／Ｔａ＜Ｌａ／Ｌｂを変形すると、Ｌａ＊Ｔａ＞Ｌｂ＊Ｔｂであり、関係（Ｈ）と一致する。さらに長さＬａとＬｂの差を厚さＴａとＴｂの差よりも大きくする（｜Ｔａ−Ｔｂ｜＜｜Ｌａ−Ｌｂ｜）ことにより、導電体の熱膨張影響による接合面４００での剥がれを抑制することが出来る。これは、導電体部１１３、及び導電体部２１３のトレンチの体積に対し、相対的にビアの体積が小さいためである。
【００４６】
これらの関係を成り立たせることでウエハを強固に接合するための熱処理の際に、導電体の熱膨張の影響により接合面４００から剥がれてしまうことを抑制し、半導体装置における接合の信頼性を向上させることができる。また、導電体部と配線層間の接続抵抗の増加やばらつき低下を抑制することができる。
【００４７】
導電体部の体積によっては、導電体部の熱膨張の影響により接合面４００から剥がれてしまう可能性がある。また、トレンチとビアから形成された接合部では、ビアと電気的に接続される配線層の構造やビアの長さにより、ビアと配線との接合抵抗の上昇や、抵抗ばらつきの増加を引き起こす可能性がある。ここで、本実施形では、例えば導電体層１１１がアルミニウム層であり導電体層２１１が銅層の場合、Ｌａ＜Ｌｂの関係（Ａ）を満たすようにビア３１２とビア３２２の厚さを規定している。また、Ｗａ＞Ｗｂの関係（Ｂ）を満たすようにビア３１２とビア３２２の幅を規定することで、半導体装置の接合部の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。もしくはＴａ＞Ｔｂの関係（Ｇ）を満たすとなるようにパッド３１１とパッド３２１の厚さを規定することでも、半導体装置の接合部の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。なお、導電体層１１１はアルミニウム層に限定されるものではない。
【００４８】
また、Ｌｂに対するＬａの比を、Ｔｂに対するＴａの比よりも小さく（Ｌａ／Ｌｂ＜Ｔａ／Ｔｂ）なるよう規定し、関係（Ｃ）を満たすことで、導電体の熱膨張影響による接合面４００での剥がれを抑制することが出来る。ここで、さらにＬａとＬｂの差をＴａとＴｂの差よりも大きくする（Ｌａ−Ｌｂ＜Ｔａ−Ｔｂ）という関係（Ｉ）を採用することにより、導電体の熱膨張影響による接合面４００での剥がれを抑制することが出来る。これは、導電体部１１３、及び導電体部２１３のトレンチの体積に対し、相対的にビアの体積が小さいためである。さらに、Ｌａ＜Ｌｂの関係（Ａ）となるようにビア３１２とビア３２２の長さを規定した場合、Ｔａに対するＴｂの比より、Ｌｂに対するＬａの比を大きくする（Ｔｂ／Ｔａ＜Ｌａ／Ｌｂ）ということに対応する関係（Ｈ）を満たすよう規定する。これにより、導電体の熱膨張影響による接合面４００での剥がれを抑制することが可能になる。ここで、さらにＬａとＬｂの差をＴａとＴｂの差よりも大きくする（｜Ｔａ−Ｔｂ｜＜｜Ｌａ−Ｌｂ｜）という関係（Ｋ）を満たすことにより、導電体の熱膨張影響による接合面４００での剥がれを抑制することが出来る。これは、導電体部１１３、及び導電体部２１３のトレンチの体積に対し、相対的にビアの体積が小さいためである。
【００４９】
なお、導電体部１１３、２１３の主成分は好ましくは銅であるが、これに限定されることはなく、導電体部１１３、２１３の主成分は金や銀などの延展性の高い金属であってもよい。絶縁体膜１１２、２１２の主成分は好ましくはシリコン化合物である。また、絶縁体膜１１２、２１２は、金属の拡散を防止する層（例えば窒化シリコン層や炭化シリコン層）と酸化シリコン層を積層した複層膜構造などのように、複数の材質からなる複層構成であってもよい。これによれば、半導体部品００１と半導体部品００２との接合時に生じたアライメントズレによる導電体部１１３、２１３の接合ズレによる金属の拡散の影響を防ぐことができる。なお、絶縁体膜１１２、２１２の主成分は樹脂であってもよい。
【００５０】
配線構造体０１０は、層間絶縁膜１０３、コンタクトプラグ１０４、配線層１０５、層間絶縁膜１０６、配線層１０７、ビアプラグ１０８、層間絶縁膜１０９、ビアプラグ１１０、導電体層１１１を含む。また、配線構造体０１０は、導電体層１１１の上に配置された絶縁体膜１１２と、を含む。配線構造体０１０は、複数の導電体部２１３を含む。さらに、絶縁体膜１１２と、複数の導電体部１１３を含む。接合部材４１１は配線構造体０１０の一部であり、絶縁体膜１１２と複数の導電体部１１３を含む。典型的には、導電体部１１３の熱膨張係数は絶縁体膜１１２の熱膨張係数よりも大きく、導電体部２１３の熱膨張係数は絶縁体膜２１２の熱膨張係数よりも大きい。ビアプラグ１０８は、配線層１０５と配線層１０７を接続するし、ビアプラグ１１０は、配線層１０７と導電体層１１１を接続する。
【００５１】
複数の導電体部１１３は、絶縁体膜１１２に設けられた複数の凹部の各々の中に埋め込まれたダマシン構造を有し、半導体部品００２に半導体部品００１を電気的に接続するために用いられる。導電体部１１３は、パッド３１１とビア３１２を有する。１個のパッド３１１はＸ−Ｙ面内において絶縁体膜１１２に囲まれている。１個のパッド３１１の輪郭が、１個のパッド３１１を囲む絶縁体膜１１２の輪郭に一致する。１個の導電体部１１３に含まれる１個のパッド３１１に、Ｍａ個（Ｍａは自然数）のビア３１２が結合している。図２（ｂ）に示す様に、本例ではＭａ＝４であるが、Ｍａ＝１でも、Ｍａ＝２でもよい。上述した長さＬａ，幅Ｗａは、Ｍａ個のビア３１２のうちの１つのビア３１２の長さ、幅であり、Ｍａ＞２の場合に、長さＬａ，幅Ｗａである当該１つのビアとは別のビアの寸法は、長さＬａや幅Ｗａとは一致しなくてもよいが、一致することが望ましい。積層方向Ｚにおいて、Ｍａ個のビア３１２はパッド３１１と半導体層１００との間に位置する。つまり、１個のパッド３１１から半導体層１００の主面に対する正射影にＭａ個のビア３１２が位置する。１個のビア３１２の幅は１個のパッド３１１の幅よりも大きい。Ｍａ個のビア３１２の各々はＸ−Ｙ面内において絶縁体膜１１２に囲まれている。Ｍａ個のビア３１２の各々の間には絶縁体膜１１２が存在している。１個のビア３１２の輪郭が、１個のビア３１２を囲む絶縁体膜１１２の輪郭に一致する。本実施形態では、ビア３１２の厚みはパッド３１１の厚みより大きいことが好ましい。なお、本実施形態における「厚み」は、Ｚ軸方向の寸法のことである。また、導電体部１１３は、アルミニウムによって構成される導電体層１１１に接続している。より詳細には、ビア３１２の少なくとも一部は、導電体層１１１に接続する。例えば、導電体部１１３のパッド３１１とビア３１２は、デュアルダマシン構造であり、主成分を銅（Ｃｕ）として形成される。図２に示すように、接合部材４１１は、パッドを有しビアを有しないシングルダマシン構造の導電体部１１４を有することもできる。図２に示すように、接合部材４２１は、パッドを有しビアを有しないシングルダマシン構造の導電体部２１４を有することもできる。導電体部１１４と導電体部２１４とが接合することにより、半導体部品００１と半導体部品００２との接合をより強固にすることができる。
【００５２】
なお、半導体部品００１と半導体部品００２を接合し、導電体部１１３と導電体部２１３を電気的に接続させるためには３００〜４００℃前後の熱処理を実施することが好ましい。しかしながら、熱処理の際に導電体内のパッド３１１とビア３１２の体積関係次第ではビア３１２の熱膨張の影響が大きくなり接合面４００から剥がれてしまう懸念がある。また、接合後のいくつかの製造工程（成膜やエッチング、アニール）でも１００〜４００℃程度の熱処理が実施されうる。その熱処理でも同様にビア３１２の熱膨張の影響が大きくなると接合面４００から剥がれてしまう懸念がある。また、半導体装置９３０は例えば０℃程度の環境下で使用される場合があり、使用時の半導体装置９３０の発熱により半導体装置９３０の温度が８０℃程度まで上昇する可能性があり、このような温度サイクルに対する耐久性も求められる。本発明者らはパッド３１１の体積に対してビア３１２の体積が相対的に小さいほど良好な接合が得られると考えている。そして、１個のパッド３１１の体積に対するビア３１２の体積の比率を小さくすることが有用であると考えている。これは、このような導電体部内での体積の不均一性が接合の信頼性を低下させるためだと推測される。
【００５３】
図２（ａ）に示すように、接合部材４１１は、導電体層１１１、絶縁体膜１１２、導電体部１１３を有する。なお、図２を用いて説明したように、半導体部品００１には、トランジスタなどの半導体素子を備えており、この半導体素子上に複数の配線層が設けられ、その複数の配線層の最も上部が導電体層１１１である。また、導電体部１１３は、導電体層１１１に接続して形成されている。導電体部１１３は、パッド３１１とビア３１２を有する。例えば、導電体部１１３におけるパッド３１１とビア３１２は、デュアルダマシン構造であり銅（Ｃｕ）で形成される。そのため、複数の導電体部１１３の各々は、パッド３１１を構成し銅を主成分とする銅領域３１１１（銅部）と、ビア３１２を構成し銅を主成分とする銅領域３１２１（銅部）を含む。銅領域３１１１が銅領域３１２１に連続している。また、パッド３１１およびビア３１２は、図２（ａ）において導電体部１１３を囲うような太線によって示されている、バリアメタル膜３１０２を、絶縁体膜１１２に接する部分に有する。バリアメタル膜３１０２は、タンタル（Ｔａ）やタンタル化合物、あるいは、チタンやチタン化合物からなる。バリアメタル膜３１０２は、銅領域３１１１と絶縁体膜１１２との間に位置する部分であるバリアメタル部３１１２と、銅領域３１２１と絶縁体膜１１２との間に位置する部分であるバリアメタル部３１２２とを含む。バリアメタル部３１１２がバリアメタル部３１２２に連続している。このように、パッド３１１およびビア３１２では、バリアメタルによって囲まれている部分に、銅（Ｃｕ）によって構成されている部位を有する。なお、本実施形態では、パッド３１１の形状は四角柱であり、ビア３１２の形状は円錐台であるが、これに限らない。具体的には、パッド３１１およびビア３１２は、円柱、円錐台、四角柱、四角錐台など様々な形状であってもよい。
【００５４】
なお、配線構造体０２０の一部である接合は、導電体層２１１、絶縁体膜２１２、導電体部２１３を有する。導電体部２１３は、パッド３２１とビア３２２を有する。また、絶縁体膜２１２は、絶縁体膜１１２と同様に三層の絶縁層によって構成されているとよい。
【００５５】
図２（Ｂ）には、パッド３１１に接続する４個のビア３１２が存在する例を示している。ここで、接合部材４１１（半導体部品００１）と接合部材４２１（半導体部品００２）を接合し、導電体部１１３と導電体部２１３を電気的に接続させるためには、３００〜４００℃前後の熱処理を実施する必要がある。しかしながら、熱処理の際に導電体内のパッドとビアの体積関係次第では、ビアの体積の熱膨張の影響が大きくなり接合面４００から剥がれてしまう懸念がある。パッド３１１の下にある絶縁体膜１１２とビア３１２とを比較すると、ビア３１２の熱膨張係数が絶縁体膜１１２の熱膨張係数よりも大きい。そのため、パッド３１１の下における熱膨張の影響を小さくするには、パッド３１１の下に位置する絶縁体膜１１２の体積を小さくするよりも、ビア３１２の体積を小さくする方が有効である。
【００５６】
導電体部１１３の詳細な構成を説明する。導電体部１１３は、パッド３１１を構成し銅を主成分とする銅領域３１１１と、ビア３１２を構成し銅を主成分とする銅領域３１２１とを含む。また、導電体部１１３は、銅領域３１１１と絶縁体膜１１２との間に位置するバリアメタル部３１１２と、銅領域３１２１と絶縁体膜１１２との間に位置するバリアメタル部３１２２と、を含む。銅領域３１１１が銅領域に３１２１に連続している。バリアメタル部３１１２がバリアメタル部３１２２に連続している。バリアメタル部３１１２、３１１２は連続したバリアメタル膜３１０２の一部である。
【００５７】
絶縁体膜１１２は、絶縁体層１１２１と、絶縁体層１１２２と、絶縁体層１１２３と、を含む積層膜でありうる。絶縁体層１１２３は、積層方向Ｚにおいて絶縁体層１１２１と半導体層１００との間に配されている。絶縁体層１１２２は、積層方向Ｚにおいて絶縁体層１１２１と絶縁体層１１２３との間に配されている。絶縁体層１１２１がＸ−Ｙ面内においてパッド３１１を囲んでいる。絶縁体層１１２３が積層方向ＺにおいてＸ−Ｙ面内においてビア３１２を囲んでいる。絶縁体層１１２２は、Ｘ−Ｙ面内においてパッド３１１を囲む部分であるパッド包囲部を含む。絶縁体層１１２２は、Ｘ−Ｙ面内において絶縁体層１１２３とパッド３１１との間に位置する部分であるビア包囲部と、を含む。
【００５８】
絶縁体層１１２１および絶縁体層１１２３は、主にＳｉ（ケイ素）とＯ（酸素）によって構成された酸化シリコン層であり、絶縁体層１１２２は、主にＳｉ（ケイ素）とＮ（窒素）によって構成された窒化シリコン層である。絶縁体層１１２２は、主にＳｉ（ケイ素）とＣ（炭素）によって構成された炭化シリコン層であってもよい。なお、酸化シリコン層にはＳｉおよびＯよりも少ない濃度で、ＳｉとＯと軽元素以外の元素、例えばＣ（炭素）、窒素（Ｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、アルゴン（Ａｒ）、ホウ素（Ｂ）、リン（Ｐ）およびＳ（硫黄）のいずれかを含むことができる。なお、窒化シリコン層にはＳｉおよびＮよりも少ない濃度で、ＳｉとＮと軽元素以外の元素、例えばＣ（炭素）、酸素（Ｏ）、フッ素（Ｆ）、塩素（Ｃｌ）、アルゴン（Ａｒ）、ホウ素（Ｂ）、リン（Ｐ）およびＳ（硫黄）のいずれかを含むことができる。なお、酸化シリコン層、窒化シリコン層、炭化シリコン層は水素（Ｈ）などの軽元素を含むことができ、軽元素の濃度はＳｉ、Ｏ、Ｎ、Ｃよりも多くてもよいし少なくてもよい。このように、主成分が絶縁体層１１２１と異なる絶縁体層１１２２は、エッチングによりパッド３１１に対応する溝を形成する際のエッチングストッパとして働くことができる。つまり、絶縁体層１１２２があることによって、適切な厚さのパッド３１１およびビア３１２が形成可能である。絶縁体膜１１２に含まれる、窒化シリコン層や炭化シリコン層としての絶縁体層１１２２は、接合相手である接合部材４２１の導電体部２１３に含まれる銅が絶縁体層１１２３へ拡散することを抑制する。同様に、絶縁体膜２１２に含まれる窒化シリコン層や炭化シリコン層としての絶縁層は、導電体部１１３に含まれる銅の拡散を抑制する。
【００５９】
ここで、図２（ａ）が示すように、絶縁体層１１２１の厚さをＦａと定義し、絶縁体層１１２２におけるパッド３１１を囲む部分（パッド包囲部）の厚さをＦｂと定義する。また、絶縁体層１１２２におけるビア３１２を囲み、パッド３１１に重なる部分（ビア包囲部）の厚さをＦｃと定義し、絶縁体層１１２３におけるビア３１２を囲み、積層方向Ｚから見てパッド３１１に重なる部分の厚さをＦｄと定義する。導電体部１１３が配置される凹部（後述の溝と孔）を形成する際の絶縁体膜１１２のエッチングにおいて、厚さＦｃ＝０とするように絶縁体膜１１２がエッチングされてもよい。しかし、Ｆａ、Ｆｂ、Ｆｃ、Ｆｄの少なくとも２つが、Ｆｄ＞Ｆｂ＞Ｆａ≧Ｆｃ＞０で表される関係の少なくとも一部を満たすように各絶縁体層の形成と各絶縁体層のエッチングがされることが好ましい。例えば、Ｆａ＜Ｆｄを満たしてもよいし、Ｆｃ＜Ｆｂを満たしてもよいし、Ｆａ＜Ｆｂを満たしてもよいし、Ｆｃ＜Ｆｄを満たしてもよい。Ｆａ＜Ｆｄは２つの酸化シリコン層（絶縁層層１１２１、１１２３）の厚さの比較である。接合面４００近傍において、導電体部１１３の金属（銅）が、絶縁体層１１２１へ拡散することを抑制するためには、絶縁体層１１２１は薄いことが好ましく、他の絶縁体層１１２１、１１２２に比べて導電体層１１１に近接する絶縁体層１１２２の平坦性を高めるためには、絶縁体層１１２２は厚いことが好ましい。この結果、Ｆａ＜Ｆｄを満たしうる。Ｆｃ＜Ｆｂは、エッチングストッパ（絶縁層層１１２２）のエッチングされる部分の厚さと、エッチングされずに残る部分の厚さの比較である。酸化シリコン層である絶縁体層１１２１、１１２２に比べて、窒化シリコン層あるいは炭化シリコン層である絶縁体層１１２２は密度が高く応力が大きいため、接合面４００の近傍に存在する体積は極力少ない方がよい。そのため、エッチングされる部分の方が、エッチングされずに残る部分の方が厚くなることが好ましい。この結果、Ｆｃ＜Ｆｂを満たしうる。Ｆａ＜Ｆｂは、パッド３１１の周囲に存在する絶縁体層１１２１と絶縁体層１１２２の厚さの比較である。エッチングストッパとしての絶縁体層１１２２によってパッド３１１の形状を規定する方が、パッド３１１の形状の制御性が高くなる。例えば、Ｆａ＞Ｆｂとすると、絶縁体層１１２２のエッチング時に絶縁体層１１２１がオーバーエッチングされてしまい、絶縁体層１１２１の溝幅が、絶縁体層１１２２の溝幅よりも大きくなりやすくなる。Ｆａ＜Ｆｂとすることで、パッド３１１が配置される溝の側面を垂直に近づけることができ、パッド３１１の微細化にも有利である。Ｆｃ＜Ｆｄはビア３１２の周囲に存在する絶縁体層１１２２と絶縁体層１１２３の厚さの比較である。上述のＦａ＜Ｆｄ、Ｆｃ＜Ｆｂ、Ｆｃ＜Ｆｄを満たす上では、Ｆｃ＜Ｆｄとするのが現実的である。
【００６０】
絶縁体層１１２１の厚さＦａは例えば１００〜３００ｎｍであり、絶縁体層１１２２の厚さＦｂ＋Ｆｃは例えば３００〜５００ｎｍであり、絶縁体層１１２３の厚さＦｄは例えば４００〜８００ｎｍである。厚さＦｂは例えば２００〜４００ｎｍであり、厚さＦｃは例えば５０〜１５０ｎｍである。
【００６１】
導電体部２１３の詳細な構成を説明する。導電体部２１３は、パッド３２１を構成し銅を主成分とする銅領域３２１１と、ビア３２２を構成し銅を主成分とする銅領域３２２１とを含む。また、導電体部２１３は、銅領域３２１１と絶縁体膜１１２との間に位置するバリアメタル部３２１２と、銅領域３２２１と絶縁体膜１１２との間に位置するバリアメタル部３２２２と、を含む。銅領域３２１１が銅領域に３２２１に連続している。バリアメタル部３２１２がバリアメタル部３２２２に連続している。バリアメタル部３２１２、３２１２は連続したバリアメタル膜３２０２の一部である。１個のパッド３２１はＸ−Ｙ面内において絶縁体膜１１２に囲まれている。１個のパッド３２１の輪郭が、１個のパッド３２１を囲む絶縁体膜２１２の輪郭に一致する。１個の導電体部２１３に含まれる１個のパッド３２１に、Ｍｂ個（Ｍｂは自然数）のビア３２２が結合している。本例ではＭｂ＝４であるが、Ｍｂ＝１でも、Ｍｂ＝２でもよい。ＭａとＭｂが等しいことが好ましいが、ＭａとＭｂが異なっていてもよい。上述した長さＬａ，幅Ｗａは、Ｍｂ個のビア３２２のうちの１つのビア３２２の長さ、幅であり、Ｍｂ＞２の場合に、長さＬｂ，幅Ｗｂである当該１つのビアとは別のビアの寸法は、長さＬｂや幅Ｗｂとは一致しなくてもよいが、一致することが望ましい。
【００６２】
絶縁体膜２１２は、絶縁体層２１２１と、絶縁体層２１２２と、絶縁体層２１２３と、を含む積層膜でありうる。絶縁体層２１２３は、積層方向Ｚにおいて絶縁体層２１２１と半導体層２００との間に配されている。絶縁体層２１２２は、積層方向Ｚにおいて絶縁体層２１２１と絶縁体層２１２３との間に配されている。絶縁体層２１２１がＸ−Ｙ面内においてパッド３２１を囲んでいる。絶縁体層２１２３が積層方向ＺにおいてＸ−Ｙ面内においてビア３２２を囲んでいる。絶縁体層２１２２は、Ｘ−Ｙ面内においてパッド３２１を囲む部分であるパッド包囲部を含む。絶縁体層２１２２は、Ｘ−Ｙ面内において絶縁体層２１２３とパッド３２１との間に位置する部分であり、ビア３２２を囲む部分であるビア包囲部と、を含む。
【００６３】
絶縁体層２１２１の厚さをＦｅ、絶縁体層２１２２のパッド包囲部の厚さをＦｆ、絶縁体層２１２２のビア包囲部の厚さをＦｇ、絶縁体層２１２３のうちのパッド３２１に重なる部分の厚さをＦｈとする。絶縁体膜１１２と同様に、Ｆｅ、Ｆｆ、Ｆｇ、Ｆｈの少なくとも２つが、Ｆｈ＞Ｆｆ＞Ｆｅ≧Ｆｇ＞０で表される関係の少なくとも一部を満たすようにエッチングがされることが好ましい。
【００６４】
本例では、半導体層１００と導電体部２１３との間の距離Ｄａが、半導体層２００と導電体部１１３との間の距離Ｄｂよりも大きい（Ｄａ＞Ｄｂ）。距離Ｄａが距離Ｄｂよりも大きくなると、層間配線のうちの配線構造体０１０側の抵抗が、配線構造体０２０側の抵抗よりも大きくなりうる。そこで、配線構造体０１０に含まれる接合部材４１１のビア３１２を、配線構造体０２０に含まれる接合部材４２１のビア３２２よりも抵抗が低くなるように構成する。これにより、距離Ｄａが距離Ｄｂよりも大きくても、層間配線のうちの配線構造体０１０側の抵抗と、層間配線のうちの配線構造体０２０側の抵抗との不均衡を低減できる。また、半導体層１００と導電体部２１３との間の距離Ｄａが、半導体層２００と導電体部１１３との間の距離Ｄｂと等しくてもよい（Ｄａ＝Ｄｂ）。このようにすることで、層間配線のうちの配線構造体０１０側の抵抗と、層間配線のうちの配線構造体０２０側の抵抗との不均衡を低減できる。なお、本実施形態は、配線層数Ｎａが配線層数Ｎｂよりも大きい（Ｄａ＞Ｄｂ）場合にも適用可能である。
【００６５】
本例では、半導体層１００と導電体部１１３との間の配線層数Ｎａは導電体層１１１、配線層１０７、１０５の３層（Ｎａ＝３）である。半導体層２００と導電体部２１３との間の配線層数Ｎｂは導電体層２１１、配線層２０７、２０５の３層（Ｎｂ＝３）である。よって、Ｎａ＝Ｎｂである。このようにすることで、層間配線のうちの配線構造体０１０側の抵抗と、層間配線のうちの配線構造体０２０側の抵抗との不均衡を低減できる。半導体層１００と導電体部１１３との間の配線層数Ｎａが、半導体層２００と導電体部２１３との間の配線層数Ｎｂよりも大きいてもよい（Ｎａ＞Ｎｂ）。配線層数Ｎａが配線層数Ｎｂよりも大きくなると、層間配線のうちの配線構造体０１０側の抵抗が、配線構造体０２０側の抵抗よりも大きくなりうる。そこで、配線構造体０１０に含まれる接合部材４１１のビア３１２を、配線構造体０２０に含まれる接合部材４２１のビア３２２よりも抵抗が低くなるように構成する。これにより、配線層数Ｎａが配線層数Ｎｂよりも大きくても、層間配線のうちの配線構造体０１０側の抵抗と、層間配線のうちの配線構造体０２０側の抵抗との不均衡を低減できる。なお、本実施形態は、配線層数Ｎａが配線層数Ｎｂよりも小さい（Ｎａ＜Ｎｂ）場合にも適用可能である。
【００６６】
半導体層１００には、素子分離部１０１、複数のトランジスタが設けられている。半導体層１００の複数面のうち複数のトランジスタが設けられた面が半導体層１００の主面である。主面のことを表面と称してもよく、主面の反対面を裏面と称してもよい。なお、光電変換装置としての半導体装置ＡＰＲでは、半導体層１００の集積回路には、画素信号を処理する、アナログ信号処理回路ＡＤ変換回路やノイズ除去回路、デジタル信号処理回路などの信号処理回路を含むことができる。また、半導体層１００を「基板」、または「半導体基板」と呼ぶことができる。
【００６７】
素子分離部１０１は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造を有しており、半導体層１００の素子領域（活性領域）を画定する。複数のトランジスタ１２０はＣＭＯＳ回路を構成しうる。トランジスタ１２０のソース／ドレイン１２１はコバルトシリサイド層やニッケルシリサイド層などのシリサイド層１２２を有しうる。トランジスタ１２０のゲート電極１０２はシリサイド層や金属層、金属化合物層を有しうる。トランジスタ１２０のゲート絶縁膜は、酸化化シリコン膜、窒化シリコン膜あるいは金属酸化膜でありうる。
【００６８】
半導体層２００には、素子分離部２０１、ゲート電極２０２、フォトダイオード２２０、ソース／ドレイン２２１、が設けられている。半導体層２００の表面のうち複数のトランジスタが設けられた面が半導体層２００の主面である。主面のことを表面と称してもよく、主面の反対面を裏面と称してもよい。また、半導体層２００を「基板」、または「半導体基板」と呼ぶことができる。
【００６９】
素子分離部２０１は、ＳＴＩ構造を有し、半導体層２００の素子領域（活性領域）を画定する。ゲート電極２０２は、フォトダイオード２２０の電荷を、フローティングディフュージョンに転送する。また、半導体層２００には、フォトダイオード２２０で生成された電荷を画素信号に変換する画素回路が設けられている。画素回路は、リセットトランジスタ、増幅トランジスタ、選択トランジスタなどの画素トランジスタを含むことができる。フローティングディフュージョンに転送された電荷に応じた画素信号が、増幅トランジスタによって生成される。フローティングディフュージョンの電位はリセットトランジスタによってリセット電位にリセットされる。
【００７０】
導電体部１１３はコバルトシリサイド層またはニッケルシリサイド層であるシリサイド層１２２を介して半導体層１００へ電気的に接続されている。本例では導電体部１１３が接続されたコンタクトプラグ１０４がサリサイドプロセスを経て形成され、層間絶縁膜１０３と半導体層１００の間に広がったシリサイド層１００１に接触している。一方、導電体部２１３はコバルトシリサイド層またはニッケルシリサイド層であるシリサイド層を介さずに半導体層２００へ電気的に接続されている。本例では導電体部２１３が接続されたコンタクトプラグ２０４がサリサイドプロセスを経ずに形成された半導体層１００の半導体領域に接触（オーミック接触）している。あるいは、導電体部２１３はコンタクトプラグ２０４の下に局所的に形成されたチタンシリサイドまたはタングステンシリサイドからなるシリサイド層を介して半導体層２００へ電気的に接続されていてもよい。導電体部１１３がシリサイド層１００１を介して半導体層１００に接続すると、導電体部２１３をシリサイド層も介さずに、あるいは、局所的に形成されたシリサイド層を介して半導体層２００に接続する場合に比べて、コンタクト抵抗が低くなりうる。そのため、上述したように、Ｄａ＞ＤｂあるいはＮａ＞Ｎｂであっても、配線構造体０１０側（半導体層１００側）にシリサイド層１００１を配置することで、このような不均衡を低減できる。
【００７１】
本例では、半導体部品００１はデジタル回路を有しており、半導体部品００２はアナログ回路を有している。半導体部品００１はアナログ回路を有しており、半導体部品００２はデジタル回路を有していてもよい。本例では、半導体層２００にはフォトダイオードが設けられている。フォトダイオードが半導体層２００ではなく半導体層１００に設けられていてもよい。半導体層２００に設けられたフォトダイオードはフローティングディフュージョンに転送ゲートを介して接続される。フローティングディフュージョンはソースフォロワトランジスタのゲートに接続される。ソースフォロワトランジスタのソースからアナログ画素信号が出力される。転送ゲートとソースフォロワトランジスタとを含む画素回路は、半導体部品００２が有するアナログ回路でありうる。アナログ画素信号はＡＤ変換回路によりデジタル画素信号にＡＤ変換される。デジタル画素信号はデジタル信号処理回路（ＤＳＰ）により信号処理される。画像処理を行うデジタル信号処理回路は画像処理回路（ＩＳＰ）でありうる。このデジタル信号処理回路は半導体部品００１が有するデジタル回路でありうる。このほか、半導体部品００２が有するデジタル回路はＬＶＤＳやＭＩＰＩ等のインターフェース回路でありうる。
【００７２】
なお、光電変換装置として用いられる半導体装置ＡＰＲでは、半導体層２００の上に、金属酸化膜５１１、反射防止膜５１２、絶縁膜５１３、カラーフィルタ５１４、マイクロレンズ５１５が配置されている。絶縁膜５１３中に、例えばタングステンなどの金属膜で形成されるＯＢ領域を形成するための遮光膜や、各画素の光が混色しないように分離のための遮光壁を含むことができる。本例の半導体装置ＡＰＲは半導体層２００の裏面が受光面となる裏面照射型のＣＭＯＳイメージセンサーであるが、本発明が適用可能な半導体装置ＡＰＲはイメージセンサーに限らない。例えば、演算回路を有する半導体部品と記憶回路を有する半導体部品を積層してもよいし、演算回路および／またはメモリ回路を有する半導体部品とこれを制御する制御回路を有する半導体部品とを積層してもよい。例えば、演算回路はＣＰＵやＡＳＩＣで、記憶回路はＳＲＡＭまたはＤＲＡＭである。
【００７３】
次に、半導体装置９３０の製造方法を説明する。以下では、半導体部品００１用のウエハ８１の製造方法と半導体部品００２用のウエハ８２の製造方法を説明した後に、この２つのウエハ８１、８２を用いた半導体装置９３０の製造方法を説明する。
【００７４】
まず、図３を用いて、半導体部品００１用のウエハ８１の製造方法を説明する。
【００７５】
図３（ａ）に示す半導体部品００１用のウエハ８１を準備する。ウエハ８１は、半導体層１００、素子分離部１０１、トランジスタ１０２（ゲート電極）、層間絶縁膜１０３、コンタクトプラグ１０４を有する。さらにウエハ８１は、配線層１０５、層間絶縁膜１０６、配線層１０７、配線層１０５と配線層１０７を接続するビアプラグ１０８を有する。なお、ウエハ８１は、周知な構成を利用できるため、ウエハ８１の製造方法の説明は省略する。層間絶縁膜１０６上に層間絶縁膜１０９が形成される。層間絶縁膜１０９は、例えば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、炭素含有酸化シリコン膜、フッ素含有酸化シリコン膜などである。また膜の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる複層構成であってもよい。
【００７６】
次に、層間絶縁膜１０９の表面からエッチングにより溝が形成され、ＰＶＤやＣＶＤにより表面の全面にわたり導電体を形成して溝が導電体によって埋め込まれる。化学機械研磨やエッチバックなどにより表面の導電体を除去することで、図３（ａ）が示すように、層間絶縁膜１０９にビアプラグ１１０が形成される。
【００７７】
次に、層間絶縁膜１０９上に導電体膜が形成される。導電体膜の材質は、アルミニウムなどがあり得る。層間絶縁膜１０９上の導電体膜がパターンニングされる。パターニングは、フォトリソグラフィーとエッチングにより実現され、導電体層１１１が形成される。なお、本実施形態では、配線層１０５と配線層１０７と導電体層１１１との３層としたが、配線層の数は任意に選択可能である。また、本実施形態では、半導体層１００の表面にＭＯＳトランジスタのみを配置するが、本実施形態はこれに限らない。例えば、ＭＯＳキャパシタ、トレンチキャパシタ、半導体層１００の一部を利用した抵抗、トランジスタ１０２（ゲート電極）を利用した抵抗などを配置することも可能である。また、配線層間にＭＩＭキャパシタなどを配置することも可能である。
【００７８】
次に、層間絶縁膜１０９上に絶縁体膜１１２が形成される。絶縁体膜１１２は、例えば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、炭素含有酸化シリコン膜、フッ素含有酸化シリコン膜などである。ここで、例えば、酸化シリコン膜を形成したのちに化学機械研磨による平坦化を行うことで、導電体部１１３の寸法のバラツキを低減できる。
【００７９】
次に図３（ｂ）が示すように、導電体材料を埋め込むための複数の凹部１１３０が絶縁体膜１１２に形成される。複数の凹部１１３０の少なくとも一部は、導電体層１１１に達するように形成される。なお、この凹部１１３０は、チップ全体で適切な密度で配置する。凹部１１３０は、凹部１１３０におけるパッド３１１に対応する溝（トレンチ）１３１１とビア３１２に対応する孔（ビアホール）１３１２とで形成される。凹部１１３０の形成にあたっては、デュアルダマシン用のエッチング方法を採用することができる。凹部１１３０の形成方法としては、孔１３１２を形成後に溝１３１１を形成するビアファーストの方法と、溝１３１１を形成後に孔１３１２を形成するトレンチファーストの方法と、孔１３１２と溝１３１１を同時に形成する方法と、のいずれでもよい。ビア３１２の形状制御の精度を高める上では、先に、孔１３１２に対応するフォトマスクで規定したレジストパターンを形成した後に、溝１３１１に対応するフォトマスクで規定したレジストパターンを形成するのがよい。なお、導電体部１１４に対応する凹部１１４０を形成する部分については、溝１３１１の形成時に、導電体部１１４に対応する凹部１１４０を形成し、孔１３１２の形成時には、当該部分をマスクしておけばよい。
【００８０】
このとき、凹部１１３０は、後工程で導電体材料が埋め込まれることにより、導電体部１１３に形成される。このことから、凹部１１３０におけるパッド３１１に対応する溝（トレンチ）１３１１とビア３１２に対応する孔（スルーホール）１３１２の体積および厚さが、以下の関係を満たすように、凹部１１３０が形成されるとよい。なお、孔１３１２の深さは溝１３１１の深さより大きいことが好ましい。
【００８１】
次に図３（ｃ）が示すように、導電体材料１１３１を表面の全面にわたって形成する。その際、凹部１１３０は、導電体材料１１３１で埋め込まれる。導電体材料１１３１の材質としては銅があり得る。
【００８２】
次に図３（ｄ）が示すように、化学機械研磨法により余分な導電体材料１１３１が除去されて、導電体部１１３が形成される。つまり、パッド３１１と、パッドの底に配されたビア３１２が形成される。ここで、導電体部１１３のパッド３１１の厚さＴａは、溝１３１１の深さに一致する。ビア３１２の長さＬａは、溝１３１１の底からの孔１３１２の深さに一致する。パッド３１１の幅Ｐａは、溝１３１１の幅に一致し、ビア３１２の幅Ｗａは、孔１３１２の幅に一致する。そして、凹部１１３０における溝１３１１と孔１３１２の寸法の調整が行われていれば、上述のような関係を満たす導電体部１１３が形成できる。以上の工程によって、接合前の、半導体部品００１用のウエハ８１が完成する。なお、この化学機械研磨時に導電体部１１３がチップ全体で適切な密度で形成されるため、化学機械研磨によるディッシングやエロージョンが抑制される。よって、接合前の半導体部品００１用のウエハ８１の表面の平坦性が向上する。ウエハ接合の際の歩留まりを向上することができる。半導体部品００１用のウエハ８１の最上面は平坦化された状態で、導電体部１１３と絶縁体膜１１２とで構成されうる。つまり、半導体部品００１用のウエハ８１の最上面から導電体部１１３と絶縁体膜１１２までの距離は０でありうる。ただし、後述の接合を行うまで、導電体部１１３と絶縁体膜１１２を覆う被覆膜を形成した状態で半導体ウエハを保管あるいは出荷してもよい。被覆膜の厚さは、パッド３１１の厚さよりも小さくてよく、例えば５００ｎｍ以下であり、例えば５０ｎｍ以下であり、例えば５ｎｍ以上である。被覆膜の厚さが半導体部品００１用のウエハ８１の最上面（最表面）から導電体部１１３と絶縁体膜１１２までの距離に相当しうる。半導体部品００１用のウエハ８１の最上面から導電体部１１３と絶縁体膜１１２までの距離は、パッド３１１の厚さよりも小さくてよく、例えば５００ｎｍ以下であり、例えば５０ｎｍ以下であり、例えば５ｎｍ以上である。
【００８３】
つぎに、図４を用いて、半導体部品００２用のウエハ８２の製造方法を説明する。
【００８４】
図４（ａ）に示す半導体部品００２用のウエハ８２の一部であるウエハ８２が準備される。ウエハ８２は、半導体層２００、素子分離部２０１、ゲート電極２０２、層間絶縁膜２０３、コンタクトプラグ２０４を有する。半導体層２００には、フォトダイオード２２０とソース／ドレイン２２１が設けられている。ウエハ８２は、さらに配線層２０５、層間絶縁膜２０６、配線層２０７、配線層２０５と配線層２０７を接続するビアプラグ２０８を有する。ウエハ８２は、さらに、層間絶縁膜２０９、導電体層２１１、配線層２０７と導電体層２１１を接続するビアプラグ２１０を有する。なお、ウエハ８２は、周知の技術により製造可能であるので、ウエハ８２の製造方法については記載を省略する。
【００８５】
また、本実施形態では、半導体層２００の表面にＭＯＳトランジスタのみを配置するものとするが、これに限られない。例えば、ＭＯＳキャパシタ、トレンチキャパシタ、半導体層２００の一部を利用した抵抗、ゲート電極２０２を利用した抵抗などを配置することも可能である。また、配線層間にＭＩＭキャパシタなども配置することも可能である。
【００８６】
層間絶縁膜２０９上に絶縁体膜２１２が形成される。絶縁体膜２１２は、例えば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、炭素含有酸化シリコン膜、フッ素含有酸化シリコン膜などである。
【００８７】
次に図４（ｂ）が示すように、導電体材料を埋め込むための複数の凹部２１３０が絶縁体膜２１２に形成される。複数の凹部２１３０の少なくとも一部は導電体層２１１に達するように形成される。なお、この凹部２１３０はチップ全体で適切な密度で配置する。なお、このことから、凹部２１３０におけるパッド３２１に対応する溝２３２１とビア３２２に対応する孔２３２２の体積および厚さが、上述した関係を満たすようにするとよい。導電体部２１３に対応する凹部２１３０や導電体部２１４に対応する凹部２１４０で示した方法と同様の方法で形成してもよい。
【００８８】
次に図４（ｃ）が示すように、導電体材料２１３１が絶縁体膜２１２表面の全面にわたって形成される。その際、凹部２１３０は、導電体材料２１３１で埋め込まれる。導電体材料２１３１の材質としては、銅があり得る。
【００８９】
次に図４（ｄ）が示すように、化学機械研磨により余分な導電体材料２１３１が除去され、導電体層２１１に接続された導電体部２１３が形成される。つまり、パッド３２１と、パッド３２１の底に配されたビア３２２が形成される。ここで、導電体部２１３のパッド３２１の厚さＴｂは、溝２３２１の深さに一致する。ビア３２２の長さＬｂは、溝２３２１の底からの孔２３２２の深さに一致する。パッド３２１の幅Ｐｂは、溝２３２１の幅に一致し、ビア３２２の幅Ｗｂは、孔２３２２の幅に一致する。そして、凹部２１３０における溝２３２１と孔２３２２の寸法の調整が行われていれば、上述のような関係を満たす導電体部２１３が形成できる。以上により、接合前の、半導体部品００２用のウエハ８２が完成する。なおこの化学機械研磨時に、凹部２１３０はチップ全体で適切な密度で配置されているので、化学機械研磨によるディッシングやエロージョンが抑制される。よって、接合前の、半導体部品００２用のウエハ８２の表面の平坦性が向上する。半導体部品００２用のウエハ８２の最上面は平坦化された状態で、導電体部２１３と絶縁体膜２１２とで構成されうる。つまり、半導体部品００２用のウエハ８２の最上面から導電体部２１３と絶縁体膜２１２までの距離は０でありうる。ただし、後述の接合を行うまで、導電体部２１３と絶縁体膜２１２を覆う被覆膜を形成した状態で半導体ウエハを保管あるいは出荷してもよい。被覆膜の厚さは、パッド３２１の厚さよりも小さくてよく、例えば５００ｎｍ以下であり、例えば５０ｎｍ以下であり、例えば５ｎｍ以上である。被覆膜の厚さが半導体部品００２用のウエハ８２の最上面から導電体部２１３と絶縁体膜２１２までの距離に相当しうる。半導体部品００２用のウエハ８２の最上面から導電体部２１３と絶縁体膜２１２までの距離は、パッド３２１の厚さよりも小さくてよく、例えば５００ｎｍ以下であり、例えば５０ｎｍ以下であり、例えば５ｎｍ以上である。
【００９０】
次に、図５を用いて、半導体装置９３０の製造方法を説明する。図５が示すように、半導体部品００２用のウエハ８２を反転させて、半導体部品００１用のウエハ８１と半導体部品００２用のウエハ８２とが接合面４００において接合される。これにより、接合後は、半導体部品００１用のウエハ８１の上に半導体部品００２用のウエハ８２が積層される構造をとる。例えば、ウエハの接合は、まず、プラズマ活性化によりウエハの接合面の絶縁体膜１１２、２１２を活性化し、活性化した絶縁体膜１１２、２１２同士を接合する方法により半導体ウエハの仮接合が行われる。その後、例えば３５０℃の熱処理が行われることにより、接合面４００における絶縁体膜１１２と絶縁体膜２１２とが仮接合よりも強固に接合する。また、導電体部１１３と導電体部２１３との間の銅の相互拡散により導電体部１１３と導電体部２１３とが接合する。絶縁体膜１１２と絶縁体膜２１２の接合は、分子間力や共有結合などの化学結合、絶縁体膜１１２と絶縁体膜２１２との溶融による一体化、接着材を介した接着などにより実現することができる。なお、絶縁体膜１１２と絶縁体膜２１２とが互いに離間していてもよい。導電体部１１３と導電体部２１３との接合は、金属結合によって実現することができる。このことにより、半導電体部品を接合するための熱処理の際に、導電体部１１３もしくは導電体部２１３の熱膨張の影響により接合界から剥がれてしまうことを抑制できる。従って、半導体装置ＡＰＲの接合部の信頼性を向上させることができる。
【００９１】
ここで、Ｌａ＜Ｌｂの関係となるようにビア３１２とビア３２２の長さを規定している。また、Ｗａ＞Ｗｂの関係となるようにビア３１２とビア３２２の幅を規定することで、半導体装置の接合の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。もしくはＴａ＞Ｔｂの関係となるようにパッド３１１とパッド３２１の厚さを規定することで、半導体装置の接合の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。また、Ｌｂに対するＬａの比を、Ｔｂに対するＴａの比よりも小さく（Ｌａ／Ｌｂ＜Ｔａ／Ｔｂ）なるよう規定することで、導電体の熱膨張影響による接合面４００での剥がれを抑制することが出来る。ここで、さらにＬａとＬｂの差をＴａとＴｂの差よりも大きくすることにより、導電体の熱膨張影響による接合面４００での剥がれを抑制することが出来る。これは、導電体部１１３、及び導電体部２１３のトレンチの体積に対し、相対的にビアの体積が小さいためである。さらに、Ｌａ＜Ｌｂの関係となるようにビア３１２とビア３２２の長さを規定した場合、Ｔａに対するＴｂの比より、Ｌｂに対するＬａの比を大きく（Ｔｂ／Ｔａ＜Ｌａ／Ｌｂ）なるよう規定する。これにより、導電体の熱膨張影響による接合面４００での剥がれを抑制することが可能になる。ここで、さらにＬａとＬｂの差をＴａとＴｂの差よりも大きくすることにより、導電体の熱膨張影響による接合面４００での剥がれを抑制することが出来る。これは、導電体部１１３、及び導電体部２１３のトレンチの体積に対し、相対的にビアの体積が小さいためである。
【００９２】
また、例えばＮａ＞Ｎｂの場合、Ｌａ＜Ｌｂとすることで半導体装置の接合部の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。またＷａ＞Ｗｂとすることでも同様に半導体装置の接合部の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。
【００９３】
さらに、Ｄａ＞Ｄｂの場合、Ｌａ＜Ｌｂとすることで半導体装置の接合部の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。またＷａ＞Ｗｂとすることでも同様に半導体装置の接合部の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。
【００９４】
ここで、例えばＮａ＜Ｎｂの場合は、Ｌａ＞Ｌｂとすることで半導体装置の接合部の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。またＷａ＜Ｗｂとすることでも同様に半導体装置の接合部の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。
【００９５】
さらに、Ｄａ＜Ｄｂの場合、Ｌａ＞Ｌｂとすることで半導体装置の接合部の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。またＷａ＜Ｗｂとすることでも同様に半導体装置の接合部の信頼性を向上しつつ、接合部と配線層の接合抵抗を低減し、抵抗ばらつきを抑制することができる。
【００９６】
次に、図１（ａ）に示す様に、半導体層２００の厚さが数十〜数μｍ程度になるまで薄化される。薄化の方法としては、バックグラインド、化学機械研磨、エッチングなどがある。さらに、半導体部品００２用のウエハ８２の半導体層２００の表面に金属酸化膜５１１、反射防止膜５１２、絶縁膜５１３が形成される。金属酸化膜５１１は、例えば、酸化ハフニウム膜、酸化アルミニウム膜などである。反射防止膜５１２は、例えば、酸化タンタル膜などである。絶縁膜５１３は、半導体装置において一般的に使用されている材質の中から任意に選択しうる。例えば、材料としては、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、炭素含有酸化シリコン膜、フッ素含有酸化シリコン膜などである。また膜の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる積層構成であってもよい。また図示はしないが、絶縁膜５１３中に、例えばタングステンなどの金属膜で形成されるＯＢ領域を形成するための遮光膜や、各画素の光が混色しないように分離のための遮光壁が形成されてもよい。なお、半導体層２００の上にカラーフィルタ５１４やマイクロレンズ５１５が形成されてもよい。半導体層２００には配線構造体０１０あるいは配線構造体０２０に含まれるパッド電極に達する開口（パッド開口）が形成されてもよい。また、半導体層１００には、半導体層１００を貫通し、配線構造体０１０あるいは配線構造体０２０に含まれる電極に接続する貫通ビア（ＴＳＶ）が形成されてもよい。
【００９７】
この後、導電体部１１３と導電体部２１３とを介して接合された２つの半導体ウエハの積層体をダイシングして複数の半導体デバイスＩＣに個別化する。このように個別化された半導体デバイスＩＣにおいて、半導体部品００１用のウエハ８１から得られたチップとしての半導体部品００１と、半導体部品００２用のウエハ８２から得られたチップとしての半導体部品００２とが積層（接合）されている。なお、本実施形態では、半導体部品００１と半導体部品００２との２つを積層（接合）した半導体装置９３０について説明したが、３つ以上の部品を積層（接合）した半導体装置であってもよい。この場合においても、各部品（半導電体部品）は、導電体部と絶縁膜によって互いに接合され、この導電体部に上述の良接合条件を適用させることで、接合部の信頼性を向上させることができる。また、ウエハレベルで接合した後にウエハをダイシングする形態を説明したが、ウエハごとにダイシングしてチップを得た後に、チップ同士を接合してもよい。
【００９８】
以下、図１（ｂ）が示す、半導体装置９３０を備える機器９１９１について詳細に説明する。半導体装置９３０は、上述のように、半導体層１００を有する半導体デバイス９１０のほかに、半導体デバイス９１０を収容するパッケージ９２０を含むことができる。パッケージ９２０は、半導体デバイス９１０が固定された基体と、半導体デバイス９１０に対向するガラスなどの蓋体と、を含むことができる。パッケージ９２０は、さらに、基体に設けられた端子と半導体デバイス９１０に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。
【００９９】
機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０、機械装置９９０の少なくともいずれかを備えることができる。光学装置９４０は、半導体装置９３０に対応する。光学装置９４０は、例えばレンズやシャッター、ミラーである。制御装置９５０は、半導体装置９３０を制御する。制御装置９５０は、例えばＡＳＩＣなどの半導体装置である。
【０１００】
処理装置９６０は、半導体装置９３０から出力された信号を処理する。処理装置９６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置９７０は、半導体装置９３０で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置９８０は、半導体装置９３０で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置９８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。
【０１０１】
機械装置９９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器９１９１では、半導体装置９３０から出力された信号を表示装置９７０に表示したり、機器９１９１が備える通信装置（不図示）によって外部に送信したりする。そのために、機器９１９１は、半導体装置９３０が有する記憶回路や演算回路とは別に、記憶装置９８０や処理装置９６０をさらに備えることが好ましい。機械装置９９０は、半導体装置９３０から出力され信号に基づいて制御されてもよい。
【０１０２】
また、機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学装置９４０の部品を駆動することができる。あるいは、カメラにおける機械装置９９０は防振動作のために半導体装置９３０を移動することができる。
【０１０３】
また、機器９１９１は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、半導体装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、半導体装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。あるいは、機器９１９１は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器であってもよい。
【０１０４】
本実施形態によれば、半導体部品００１と半導体部品００２の間の配線の抵抗の不均衡を低減できる。従って、半導体装置における複数の部品の接合の信頼性を向上させることができる。
【０１０５】
従って、本実施形態に係る半導体装置を用いれば、半導体装置の高性能化が可能である。そのため、例えば、半導体装置を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた信頼性を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る半導体装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。
【０１０６】
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、実施形態の開示内容は、本明細書に明記したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。
【符号の説明】
【０１０７】
００１、００２  半導体部品
１００、２００  半導体層
１１２、２１２  絶縁体膜
９３０  半導体装置
１１３、２１３  導電体部
３１１、３２１  パッド
３１２、３２２  ビア
１１１、２１１  導電体層
【図１】
2020145284.tif 000003
【図２】
2020145284.tif 000004
【図３】
2020145284.tif 000005
【図４】
2020145284.tif 000006
【図５】
2020145284.tif 000007