(57)【要約】      （修正有）【課題】サイリスタとしての機能を維持しつつ、発光効率を向上させた発光サイリスタを提供する。【解決手段】発光サイリスタは、半導体基板１００上に、半導体ＤＢＲ層１６０と、第１の導電型のカソード層１０１と、第２の導電型のｐベース層１０２と、第３の半導体層と、第２の導電型の第４の半導体層と、をこの順に有する積層構造を有し、第３の半導体層は、少なくとも１つの第１の導電型のスペーサ層１２０と、多重量子井戸構造１６１とを有し、第５の半導体層は、第２の半導体層と多重量子井戸構造との間に存在し、多重量子井戸構造は、バリア層と量子井戸層とで構成され、量子井戸層の数は１０以上である。【選択図】図１Ａ
2020145308.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、半導体ＤＢＲ層と、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層と、第３の半導体層と、前記第２の導電型の第４の半導体層と、をこの順に有する積層構造を有し、
前記第３の半導体層は、少なくとも１つの前記第１の導電型の第５の半導体層と、多重量子井戸構造とを有し、
前記第５の半導体層は、前記第２の半導体層と前記多重量子井戸構造との間に存在し、
前記多重量子井戸構造は、バリア層と量子井戸層とで構成され、
前記量子井戸層の数は１０以上である
ことを特徴とする発光サイリスタ。
【請求項２】
前記第３の半導体層は、前記多重量子井戸構造と前記第４の半導体層との間に存在する他の前記第５の半導体層を有する
ことを特徴とする請求項１に記載の発光サイリスタ。
【請求項３】
前記量子井戸層の前記数は、前記バリア層のバンドギャップと前記量子井戸層のバンドギャップとの間の差であるバンドギャップ差に応じて設定されている
ことを特徴とする請求項１または２に記載の発光サイリスタ。
【請求項４】
前記バンドギャップ差は０．１５ｅＶ以下であり、
前記量子井戸層の前記数は５０以下である
ことを特徴とする請求項３に記載の発光サイリスタ。
【請求項５】
前記バンドギャップ差は０．１０５ｅＶ以下であり、
前記量子井戸層の前記数は７５以下である
ことを特徴とする請求項３に記載の発光サイリスタ。
【請求項６】
前記量子井戸層の前記数は、前記バンドギャップ差及び駆動電圧に応じて設定されている
ことを特徴とする請求項３から５のいずれか１項に記載の発光サイリスタ。
【請求項７】
前記多重量子井戸構造は、前記第１の導電型又はｉ型である
ことを特徴とする請求項１から４のいずれか１項に記載の発光サイリスタ。
【請求項８】
半導体基板上に、半導体ＤＢＲ層と、第１の導電型の第１の半導体層と、第２の半導体層と、前記第１の導電型の第３の半導体層と、第２の導電型の第４の半導体層と、をこの順に有する積層構造を有し、
前記第２の半導体層は、少なくとも１つの前記第２の導電型の第５の半導体層と、多重量子井戸構造とを有し、
前記第５の半導体層は、前記第１の半導体層と前記多重量子井戸構造との間に存在し、
前記多重量子井戸構造は、バリア層と量子井戸層とで構成され、
前記量子井戸層の数は１０以上である
ことを特徴とする発光サイリスタ。
【請求項９】
前記半導体基板は、ＧａＡｓ基板である
ことを特徴とする請求項１から８のいずれか１項に記載の発光サイリスタ。
【請求項１０】
前記半導体基板はｎ型の導電型である
ことを特徴とする請求項１から９のいずれか１項に記載の発光サイリスタ。
【請求項１１】
前記半導体基板はｐ型の導電型である
ことを特徴とする請求項１から９のいずれか１項に記載の発光サイリスタ。
【請求項１２】
前記第２の半導体層および前記第３の半導体層が、ＡｌＧａＡｓ系材料で構成されている
ことを特徴とする請求項１から１１のいずれか１項に記載の発光サイリスタ。
【請求項１３】
請求項１から１２のいずれか１項に記載の発光サイリスタを複数有し、
前記複数の発光サイリスタが一次元的に配列されている
ことを特徴とする発光サイリスタアレイ。
【請求項１４】
請求項１３に記載の発光サイリスタアレイと、
前記発光サイリスタアレイからの光を集光する光学系と
を有することを特徴とする露光ヘッド。
【請求項１５】
像担持体と、
前記像担持体の表面を帯電する帯電手段と、
前記帯電手段によって帯電された前記像担持体の表面を露光し、前記像担持体の表面に静電潜像を形成する露光ヘッドと、
前記露光ヘッドによって形成された前記静電潜像を現像する現像手段と、
前記現像手段によって現像された画像を記録媒体に転写する転写手段と、を有する画像形成装置であって、
前記露光ヘッドが請求項１３に記載の発光サイリスタアレイを有する
ことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置の感光ドラムへの潜像形成用のヘッドに面発光素子アレイが利用されている。このヘッドの典型的な構成では、多数の面型発光素子（半導体基板主面に対して垂直に光を放射する発光素子）がある方向に配列されており、各発光素子の配列方向と同一な方向にレンズアレイが並んでいる。そして、発光素子からの光は、前記レンズを通して感光ドラム上に結像する。前記発光素子としては、発光ダイオード（ＬＥＤ）で構成されたものと発光サイリスタで構成されたものが知られている。
【０００３】
発光サイリスタの具体的な構成としては、特許文献１に記載されている構成が知られている。特許文献１の構成は、ｎ型半導体基板の上に、第１のｎ型半導体層、第１のｐ型半導体層、第２のｎ型半導体層、第２のｐ型半導体層が形成されており、第２のｎ型半導体層内に７つの量子井戸構造が形成されているものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−１９６０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された発光サイリスタでは、サイリスタとしての機能を維持しつつ発光効率を向上させることは困難であった。
【０００６】
本発明の目的は、上述の課題に鑑み、サイリスタとしての機能を維持しつつ、発光効率を向上させた発光サイリスタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面としての発光サイリスタは、半導体基板上に、半導体ＤＢＲ層と、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層と、第３の半導体層と、前記第２の導電型の第４の半導体層と、をこの順に有する積層構造を有し、前記第３の半導体層は、少なくとも１つの前記第１の導電型の第５の半導体層と、多重量子井戸構造とを有し、前記第５の半導体層は、前記第２の半導体層と前記多重量子井戸構造との間に存在し、前記多重量子井戸構造は、バリア層と量子井戸層とで構成され、前記量子井戸層の数は１０以上であることを特徴とする。
【０００８】
本発明の他の側面の発光サイリスタは、半導体基板上に、半導体ＤＢＲ層と、第１の導電型の第１の半導体層と、第２の半導体層と、前記第１の導電型の第３の半導体層と、前記第２の導電型の第４の半導体層と、をこの順に有する積層構造を有し、前記第２の半導体層は、少なくとも１つの前記第２の導電型の第５の半導体層と、多重量子井戸構造とを有し、前記第５の半導体層は、前記第１の半導体層と前記多重量子井戸構造との間に存在し、前記多重量子井戸構造は、バリア層と量子井戸層とで構成され、前記量子井戸層の数は１０以上であることを特徴とする。
【発明の効果】
【０００９】
本発明の一側面によれば、サイリスタとしての機能を維持しつつ、発光効率を向上させた発光サイリスタを実現することができる。
【図面の簡単な説明】
【００１０】
【図１Ａ】実施形態に係る発光サイリスタの構造を模式的に示す断面図である。
【図１Ｂ】発光サイリスタにおける量子井戸内に蓄積しているキャリア密度に応じた量子井戸での発光スペクトル及び半導体ＤＢＲ層の反射スペクトルを示すグラフである。
【図１Ｃ】図１Ｂに示す発光強度の波長積分値に対する、各波長での半導体ＤＢＲ層の反射率と発光強度との積の波長積分値の比を示すグラフである。
【図１Ｄ】発光サイリスタにおける活性層での再結合割合及びサイリスタオン時の量子井戸に蓄積するキャリア密度の量子井戸数に対する依存性の計算結果を示すグラフである。
【図２】実施例１の発光サイリスタの構造を模式的に示す断面図である。
【図３】実施例２の発光サイリスタの構造を模式的に示す断面図である。
【図４】実施例３の発光サイリスタの構造を模式的に示す断面図である。
【図５】実施例４の発光サイリスタの構造を模式的に示す断面図である。
【図６Ａ】実施例５の発光素子アレイチップ群が配列されたプリント基板の構造を模式的に示す図である。
【図６Ｂ】実施例５の発光素子アレイチップ群が配列されたプリント基板の構造を模式的に示す図である。
【図６Ｃ】実施例５の発光素子アレイチップ群が配列されたプリント基板の構造を模式的に示す図である。
【図７Ａ】実施例５の露光ヘッドの構成を説明するための図である。
【図７Ｂ】実施例５の露光ヘッドの構成を説明するための図である。
【図８】実施例５の画像形成装置の構成を説明するための図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で、当業者の通常の知識に基づいて、以下の実施の形態に対して適宜変更、改良等が加えられたものも本発明の範囲に含まれる。
【００１２】
図１Ａは、本実施形態に係る発光サイリスタの半導体層の構成を示す断面図である。本実施形態に係る発光サイリスタは、図１Ａに示すように、半導体基板１００上に順次積層された複数の半導体層を有する積層構造を有している。すなわち、本実施形態による発光サイリスタでは、半導体基板１００上に、半導体分布ブラッグ反射器（ＤＢＲ）層１６０、カソード層１０１、ｐベース層１０２、ｎゲート層１０３、アノード層１０４、オーバーフロー抑制層１０５がこの順で積層されている。ｎゲート層１０３内には、発光層として多重量子井戸構造（ＭＱＷ構造）１６１が配置されている。また、ｎゲート層１０３は、ＭＱＷ構造１６１とｐベース層１０２との間に配置されたスペーサ層１２０と、ＭＱＷ構造１６１とアノード層１０４との間に配置されたスペーサ層１２１とを有している。
【００１３】
半導体基板１００は、第１の導電型の半導体基板である。半導体ＤＢＲ層１６０は、第１の導電型の異なる２種類の半導体層が交互に積層されて構成されている。半導体基板１００と半導体ＤＢＲ層１６０との間には、第１の導電型の半導体層であるバッファー層が配置されていてもよい。カソード層１０１は、第１の導電型の第１の半導体層である。ｐベース層１０２は、第１の導電型とは異なる第２の導電型の第２の半導体層である。ｎゲート層１０３は、少なくとも一部が第１の導電型の第３の半導体層である。ｎゲート層１０３は、第１の導電型またはｉ型のＭＱＷ構造１６１を有するとともに、第１の導電型の複数の第５の半導体層であるスペーサ層１２０、１２１を有している。アノード層１０４は、第２の導電型の第４の半導体層である。
【００１４】
ｐベース層１０２及びｎゲート層１０３を含む上記の構成の場合は、第１の導電型はｎ型、第２の導電型はｐ型である。この場合、半導体基板上に、半導体ＤＢＲ層と、ｎ型の第１の半導体層（カソード層）と、ｐ型の第２の半導体層（ｐベース層）と、第３の半導体層（ｎゲート層）と、ｐ型の第４の半導体層（アノード層）とをこの順に有する積層構造が構成される。第３の半導体層（ｎゲート層）は、少なくとも一部がｎ型であり、ｎ型またはｉ型のＭＱＷ構造を有するとともに、ｎ型の複数の第５の半導体層（スペーサ層）を有する。第５の半導体層は必ずしも複数である必要はなく、少なくとも１つの第５の半導体層（スペーサ層）が第２の半導体層（ｐベース層）とＭＱＷ構造との間に存在していればよい。
【００１５】
また、本実施形態に係る発光サイリスタは、後述する各実施例において説明するように、アノード電極と、カソード電極と、ゲート電極とを有することができる。
【００１６】
また、本明細書においてｉ型の半導体層とは、ノンドープ（アンドープ）の半導体層を指す。ノンドープ（アンドープ）とは、半導体層の成長中に、導電型を制御するためのドーパントを意図的にドープしていないことを指す。ｉ型の半導体層におけるドーパント濃度は、１×１０１６ｃｍ−３以下であることが好ましい。なお、結晶成長中にドーパント原子を導入しない場合でも、結晶成長の都合でドーパントとして働く原子が結晶中に入ることがある。その場合には、それと同レベルの逆の導電型を示すドーパントを意図的に導入し打ち消すことで、実質的にキャリアが少ない（キャリア濃度が１×１０１６ｃｍ−３以下）状態を実現することができる。ノンドープには、このような状態も含まれる。ノンドープの半導体層において重要な点は、結果的に、半導体中のキャリアが好ましくは１×１０１６ｃｍ−３以下となっていることである。
【００１７】
また、半導体基板１００及び各半導体層は、特に限定されるものではないが、ＩＩＩ−Ｖ族化合物半導体によって構成されることが好ましい。ＩＩＩ−Ｖ族化合物半導体としては、ＧａＡｓ系材料、ＡｌＧａＡｓ系材料、ＧａＰ系材料、ＧａＡｓＰ系材料、ＩｎＰ系材料、ＡｌＡｓ系材料、ＡｌＧａＩｎＰ系材料を用いることが好ましい。各半導体層は、発光波長の観点から、ＧａＡｓ系材料、ＡｌＧａＡｓ系材料を含有していることが好ましい。また、各半導体層における具体的なドーパント元素としては、各半導体層がＩＩＩ−Ｖ族半導体であるＡｌＧａＡｓ系材料で構成されている場合には、ＩＩ族元素であるＺｎ、Ｍｇや、ＩＶ族元素であるＣ、Ｓｉ、ＶＩ族元素であるＳｅなどが用いられる。
【００１８】
次に、本実施形態に係る発光サイリスタの各半導体層の詳細について具体例を用いて説明する。なお、各半導体層の構成は、具体例に限定されるものではなく、種々の構成を採用することができる。
【００１９】
半導体基板１００は、ＧａＡｓ基板である。半導体ＤＢＲ層１６０は、高屈折率層であるＡｌ０．２ＧａＡｓ層１３２と低屈折率層であるＡｌ０．８ＧａＡｓ層１３１とを１ペアとして、両層が交互に積層された積層構造を有している。積層されたペア数は、２０ペアである。Ａｌ０．２ＧａＡｓ層１３２及びＡｌ０．８ＧａＡｓ層１３１の各層の光学膜厚（光学厚さ）は、発光サイリスタの発光波長７８０ｎｍの１／４倍である。ここで、光学膜厚とは、物理的な膜厚に該膜の屈折率を掛けた値である。光学膜厚はどちらも７８０ｎｍの１／４倍となっているが、両者では屈折率が異なるため、実際の膜厚は両者間で異なる。カソード層１０１は、ＡｌＧａＡｓである。ｐベース層１０２は、Ａｌ０．２２ＧａＡｓで厚さ７００ｎｍ、ドーピング濃度は３×１０１７ｃｍ−３である。スペーサ層１２０およびスペーサ層１２１は、それぞれＡｌ０．２２ＧａＡｓ、ドーピング濃度は２×１０１７ｃｍ−３である。スペーサ層１２０の厚さは１００ｎｍ、スペーサ層１２１の厚さは９５ｎｍである。ｎゲート層１０３の厚さは、その中に配置されているＭＱＷ構造１６１、スペーサ層１２０およびスペーサ層１２１を含めて合計で３５０ｎｍである。アノード層１０４は、ＡｌＧａＡｓである。オーバーフロー抑制層１０５は、Ａｌ０．８ＧａＡｓで厚さ１５０ｎｍである。ＭＱＷ構造１６１は、量子井戸層２２０と、それよりもバンドギャップが大きいバリア層２２２とが交互に積層されて構成されている。量子井戸構造の基底準位の発光波長が７８０ｎｍである。量子井戸層２２０のバンドギャップとそれを挟んでいるバリア層２２２のバンドギャップとの間の差であるバンドギャップ差ΔＥｇは０．１０５ｅＶである。バリア層２２２および量子井戸層２２０はいずれもＡｌＧａＡｓ系材料で構成されている。量子井戸層２２０の厚さは６ｎｍである。ＭＱＷ構造１６１の量子井戸数は２５である。なお、量子井戸数とは、ＭＱＷ構造１６１を構成するバリア層２２２および量子井戸層２２０のうちの量子井戸層２２０の数である。
【００２０】
こうして、本実施形態に係る発光サイリスタでは、ＭＱＷ構造１６１の量子井戸数が２５になっている。なお、ＭＱＷ構造１６１の量子井戸数は、２５に限定されるものではなく、１０以上であればよい。
【００２１】
本実施形態において量子井戸数として２５を選択している理由およびこれに関連する課題についてより具体的に説明する。
【００２２】
一般的に、画像形成装置においては、露光ヘッドなどに用いられる発光素子の発光効率（注入電流値に対する発光光量）が高いことが好ましい。高い発光効率には、様々な利点が存在する。例えば、一定の光を得るに必要な投入電流値を小さくすることにより、画像形成装置内の発光素子アレイ部からの発熱量を低減することができる。また、単位時間あたりの光量を増やすことにより、より短い時間で潜像を形成でき、その結果、印刷速度を向上することができる。
【００２３】
ところで、発光素子の構成に用いられるＬＥＤでは、発光効率の向上のために、バルクの活性層に代わり量子井戸構造が用いられるようになった。また、ＬＥＤにおいては、活性層での発光効率向上に加え、活性層から見て光出射側と反対側に反射鏡を設け、光出射側から取り出される発光量（光取り出し効率）を増やす構成が知られている。
【００２４】
そこで、量子井戸構造を有する特許文献１の発光サイリスタに、光取り出し効率向上のためにＬＥＤで用いられている反射鏡を導入する構成を入れることで、容易に光取り出し効率が向上することが想像される。しかしながら、本発明者らは、特許文献１の構成に反射鏡、より具体的にはＬＥＤで用いられている半導体ＤＢＲ層を半導体基板とデバイス機能層との間に単に設けても、ＬＥＤほどの光取り出し効率の向上にはつながらないことを見出した。半導体ＤＢＲ層は、発光サイリスタにおいて発光した光を光出射側に反射する分布ブラッグ反射器を構成する。さらに、本発明者らは、光取り出し効率を解決しても、副次的に問題が発生してしまうことを見出した。
【００２５】
半導体ＤＢＲ層は、それを構成する低屈折率層及び高屈折率層のそれぞれに使用可能な材料に制約がある。結果として、半導体ＤＢＲ層は、反射率の高い波長帯域、より具体的には反射率の最大値の５０％を超える反射率を示す帯域（以降、高反射帯域と称する）が制約されてしまう。例えば、画像形成装置に一般的に用いられる波長７８０ｎｍ帯では、半値全幅で５５ｎｍ程度である。一方、特許文献１に記載の発光サイリスタ構造でサイリスタをオン状態とすると、量子井戸の活性層に蓄積されるキャリア密度が高くなり、量子井戸からの発光帯域が上記高反射帯域よりはみ出てしまう。結果として、半導体ＤＢＲ側に出射された光のうち、反射される光量が下がってしまう。さらに、この問題を解決しようとした場合に、発光サイリスタの場合には、ＬＥＤ等では生じない顕著な動作電圧の上昇という新たな問題が副次的に発生してしまう。
【００２６】
このように、発光サイリスタにおいてＬＥＤとは異なる問題が発生する根本的な原因は、まず、発光サイリスタにおいては、発光効率の向上とともに、サイリスタとしての機能も維持することが求められるためである。さらに、ＬＥＤとサイリスタとでは電子デバイスとしての動作原理が異なることにより、ＬＥＤにはない制約が発光サイリスタに存在しているためである。
【００２７】
本実施形態では、上述のように、量子井戸数を１０以上、具体的には２５に設定することにより、サイリスタとしての機能を維持しつつ、発光サイリスタの発光効率を向上することを実現している。
【００２８】
図１Ｂは、発光サイリスタにおける量子井戸内に蓄積しているキャリア密度に応じた量子井戸での発光スペクトル及び半導体ＤＢＲ層１６０の反射スペクトルを示す。図１Ｂには、異なるキャリア密度Ｎｃの発光スペクトルを実線のスペクトル、半導体ＤＢＲ層１６０での反射率（ＤＢＲ反射率）を示す反射スペクトルを破線のスペクトルで示している。
【００２９】
図１Ｂに示すように、キャリア密度が２×１０１８ｃｍ-3を超えると、半導体ＤＢＲ層１６０の高反射帯域からの発光スペクトルのはみ出しが顕著になる。そのため、発光スペクトルがはみ出した波長域では、半導体ＤＢＲ層１６０での反射の効果が大きく低減し、結果として半導体ＤＢＲ層１６０で反射する光の割合が低下する。
【００３０】
図１Ｃは、図１Ｂに示す発光強度の波長積分値Ｉｅに対する、各波長での半導体ＤＢＲ層１６０の反射率と発光強度の積の波長積分値Ｉｒの比Ｉｒ／Ｉｅを示す。図１Ｃに示すグラフ中、縦軸は比Ｉｒ／Ｉｅ、横軸はＭＱＷ構造１６１に蓄積しているキャリア密度である。比Ｉｒ／Ｉｅは、ＭＱＷ構造１６１から半導体ＤＢＲ層１６０に出射された光のうち、半導体ＤＢＲ層１６０で反射される光量の割合を表している。仮に半導体ＤＢＲ層１６０の反射スペクトルに波長依存性がなく特定の一定値である場合には、比Ｉｒ／Ｉｅも同一の一定値となる。
【００３１】
図１Ｃより、キャリア密度が上がるに従って比Ｉｒ／Ｉｅが低下していることがわかる。例えば、キャリア密度１．６×１０１８ｃｍ-3では波長積分値は０．６１であるが、キャリア密度２．６×１０１８ｃｍ-3では０．５５に低下する。つまり、半導体ＤＢＲ層１６０は同じものであるにもかかわらず、半導体ＤＢＲ層１６０で反射される光量の割合は１割低下する。
【００３２】
図１Ｄは、発光サイリスタにおける活性層である量子井戸層２２０での再結合割合及びサイリスタオン時の量子井戸に蓄積するキャリア密度の量子井戸数に対する依存性の計算結果を示す。図１Ｄに示すグラフ中、右側の縦軸は活性層での再結合割合、左側の縦軸はキャリア密度、横軸は量子井戸数である。また、再結合割合を示すプロットを破線で示し、キャリア密度を示すプロットを実線で示している。ここで、活性層での再結合割合とは、サイリスタオン時にキャリアが蓄積して伝導度変調が起きるｐベース層１０２、ｎゲート層１０３で再結合しているキャリア数のうち、活性層内で再結合しているキャリア数の比である。発光素子として考えると、できるだけこの比が大きいことが望ましい。ただし、サイリスタをオンするためには伝導度変調が必要であり、そのためにはｐベース層１０２、ｎゲート層１０３全体に必要量のキャリアを存在させる必要がある。
【００３３】
図１Ｄより、特許文献１に記載の量子井戸数７では、キャリア密度が２．３１×１０１８ｃｍ-3である。一方、量子井戸数２５では、キャリア密度が１．５９×１０１８ｃｍ-3である。量子井戸数が１０より小さくなると、量子井戸数が１０以上の場合と比較して、量子井戸数に対するキャリア密度の変化が大きくなることがわかる。本実施形態において特許文献１と比較して３倍以上の量子井戸数を配置している理由は、図１Ｄに示すようにキャリア密度を下げるためである。量子井戸数を増やすもう一つの理由は、活性層での再結合割合を増加させるためである。量子井戸数が増加するにしたがって活性層での再結合（主に発光再結合）の割合が増加する。つまり、目的の波長で発光する割合が増加し、この点からも発光効率の向上につながる。
【００３４】
以下、シミュレーションモデルを用いた計算結果についてさらに説明する。なお、シミュレーションにおける計算手法としては、図１Ａの構成を積層方向に微小メッシュに区切り、それぞれのメッシュでの数値解析を行った。サイリスタは、ＬＥＤやレーザダイオード（ＬＤ）、発光トランジスタとは異なり、アノード−カソード間に同じ電圧をかけた場合でも、ゲートに注入する電流の履歴により２つの異なる状態をとる。そして、計算においてもこれら２つの状態を再現することが必要である。そこで、これら２つの状態を計算するために、本計算では時間発展の陽解法を用いて解いた。表１および表２に本実施形態とは異なる比較例での計算結果を示す。
【００３５】
表１は、量子井戸数２５のＭＱＷ構造をｐベース層とｎゲート層との間に配置した構造での計算結果である。ＭＱＷ構造をｐベース層とｎゲート層との間に配置した場合には、サイリスタのオフ状態を維持することができないという結果となった。つまり、この場合、ゲートに電流を流していない状態でも、アノード−カソード間に電圧をかけるとサイリスタに電流が流れ始め、オン状態へと移行してしまうという結果となった。
【００３６】
【表１】
2020145308.tif 000003
【００３７】
表２は、量子井戸数２５のＭＱＷ構造をｐベース層内に配置した構成での計算結果である。この場合、オフ状態を維持することはできるが、活性層内で再結合する割合が０．１８となった。この値は、図１Ｄに示す量子井戸数２５における値０．７０１よりも７４％も低い値となった。つまり、この場合、キャリアが量子井戸層の外で再結合してしまい、目的する波長で発光する割合が減ってしまうことを意味している。
【００３８】
【表２】
2020145308.tif 000004
【００３９】
表１、表２示す計算結果より、半導体ＤＢＲ層を導入した発光サイリスタにおいては、量子井戸構造はｐベース層内よりもｎゲート層内に配置することが好ましく、かつ量子井戸数は１０以上が好ましいことがわかる。このような制約は、ＬＥＤなどにはない発光サイリスタ特有の制約である。
【００４０】
本実施形態では、ＭＱＷ構造がｎゲート層１０３内に配置され、かつ量子井戸数が１０以上に設定されているため、サイリスタとしての機能を維持しつつ、発光サイリスタの発光効率を向上することができる。
【００４１】
なお、発光サイリスタとＬＥＤとの具体的な違いとして、一般的なＬＥＤの構成および特性を以下で述べる。一般に、ＬＥＤでは、量子井戸構造がｐ型層とｎ型層との間に配置された構成となっており、ＭＱＷ構造の両側からそれぞれ正孔と電子とを注入することで効率よく発光させる。量子井戸層での発光割合についても、ＬＥＤにおいては、ｐ型層とｎ型層との間に量子井戸層を配置しており、さらに、量子井戸層にできる限りの閉じ込めを行うためにいわゆるダブルヘテロ構造としている。ダブルへテロ構造では、量子井戸構造の外側とのバンドギャップをできるだけ大きくして、そのため、現実のＬＥＤでは、再結合割合は１．０に近い数値となっている。
【００４２】
以上より、本実施形態によれば、サイリスタとしての機能を維持しつつ、発光効率を向上させた発光サイリスタを実現することができる。
【００４３】
なお、本実施形態では、ｎゲート層内の発光層としてＭＱＷ構造を用いたが、これに限定されるものではない。ＭＱＷ構造に代えて、発光スペクトル幅が量子井戸と同等、またはより狭い活性層として量子ドット等を用いてもよい。その場合においても、本実施形態と同様の効果を奏するように設計することができる。これは、本実施形態に限らず、以下に説明する他の実施例においても同様である。
【００４４】
以下、本発明の実施例について、発光サイリスタの具体的な層構成などを示しながら、より詳細に説明する。
【００４５】
（実施例１）
図２は、実施例１の発光サイリスタの素子断面図である。本実施例の発光サイリスタは、ｎ型のＧａＡｓ基板１０００上にｎ型のＧａＡｓバッファー層１００１、半導体ＤＢＲ層１１６０、カソード層１００２、ｐベース層１００３、ｎゲート層１００４およびアノード層１００６の順で積層されている。アノード層１００６の上には、一部に電気的な開口（導電率が開口の外周部と比較して高い領域）が設けられている電流狭窄部１００７が形成されている。電流狭窄部１００７上には、発光波長に対して透明な透明導電層１００８が形成されている。透明導電層１００８上には、アノード電極１０１０が形成されている。アノード電極１０１０は、リング電極（枠状電極）であり、ｎゲート層１００４およびｐベース層１００３で発光した光を取り出す構造となっている。また、ｎゲート層１００４の上には、ゲート電極１０１１が配置されている。ＧａＡｓ基板１０００の裏面には、カソード電極１０１２が配置されている。
【００４６】
半導体ＤＢＲ層１１６０は、ｎ型のＡｌ０．２ＧａＡｓ層１０３２とｎ型のＡｌ０．８ＧａＡｓ層１０３１とを１ペアとして、両層が交互に積層された積層構造を有し、２０ペア積層されている。カソード層１００２は、ｎ型のＡｌ０．６ＧａＡｓで構成されている。ｐベース層１００３は、ｐ型のＡｌ０．３１ＧａＡｓで構成されており、厚さ７００ｎｍ、キャリア濃度は２×１０１７ｃｍ−３である。ｎゲート層１００４は、スペーサ層１０２０、ＭＱＷ構造１１６１およびスペーサ層１０２１の３層が順次積層されて構成されている。ｎゲート層１００４は厚さ３５０ｎｍである。スペーサ層１０２０は、ｎ型のＡｌ０．３１ＧａＡｓで構成されており、厚さ１００ｎｍ、キャリア濃度は２×１０１７ｃｍ−３である。ＭＱＷ構造１１６１は、基底準位の発光波長が７８０ｎｍであり、量子井戸層１０２４とそれを挟んでいるバリア層１０２２とを有し、両層のバンドギャップ差ΔＥｇは０．２１ｅＶである。バリア層１０２２および量子井戸層１０２４はいずれもＡｌＧａＡｓ系材料で構成されている。量子井戸層１０２４の厚さは６ｎｍである。ＭＱＷ構造１１６１の量子井戸数は２５である。スペーサ層１０２１は、ｎ型のＡｌ０．３１ＧａＡｓで構成されており、キャリア濃度は２×１０１７ｃｍ−３、厚さは９５ｎｍである。アノード層１００６は、ｐ型のＡｌ０．４ＧａＡｓで構成されている。
【００４７】
アノード層１００６の上には、上述のように、一部に電気的な開口が設けられている電流狭窄部１００７が形成され、その上に発光波長に対して透明な透明導電層１００８が形成されている。この構造により、電流は主に電流狭窄部１００７の開口内を通り、電流狭窄機能が実現されている。ただし、本発明において、電流狭窄機能は、本実施例の電流狭窄構造に限定される必要はない。例えば、後述の実施例３で示す酸化狭窄構造等を用いても本発明の効果を奏することができる。
【００４８】
本実施例では、周囲の回路（不図示）よりアノード電極１０１０とカソード電極１０１２との間に１０Ｖの電圧をかけた状態で、ゲート電極１０１１に電流を流すことで、サイリスタをオンすることができる。
【００４９】
本実施例の構成によれば、量子井戸層１０２４で発光する光の波長帯域が、半導体ＤＢＲ層１１６０の反射率スペクトルの高反射帯域内により大きな割合で入ることとなる。したがって、本実施例の構成によれば、サイリスタとしての機能を維持しつつ、発光効率を向上させた発光サイリスタを実現することができる。
【００５０】
（実施例２）
図３は、実施例２の発光サイリスタの素子断面図である。本実施例の発光サイリスタは、ｎ型のＧａＡｓ基板２０００上にｎ型のＧａＡｓバッファー層２００１、半導体ＤＢＲ層２１６０、カソード層２００２、ｐベース層２００３、ｎゲート層２００４およびアノード層２００６の順で積層されている。アノード層２００６の上には、一部に電気的な開口（導電率が開口の外周部と比較して高い領域）が設けられている電流狭窄部２００７が形成されている。電流狭窄部２００７上には、発光波長に対して透明な透明導電層２００８が形成されている。透明導電層２００８上には、アノード電極２０１０が形成されている。アノード電極２０１０は、リング電極（枠状電極）であり、ｎゲート層２００４およびｐベース層２００３で発光した光を取り出す構造となっている。また、ｎゲート層２００４の上には、ゲート電極２０１１が配置されている。ＧａＡｓ基板２０００の裏面には、カソード電極２０１２が配置されている。
【００５１】
半導体ＤＢＲ層２１６０は、ｎ型のＡｌ０．２ＧａＡｓ層２０３２とｎ型のＡｌ０．８ＧａＡｓ層２０３１とを１ペアとして、両層が交互に積層された積層構造を有し、２０ペア積層されている。カソード層２００２は、ｎ型のＡｌ０．６ＧａＡｓで構成されている。ｐベース層２００３は、ｐ型のＡｌ０．２３ＧａＡｓで構成されており、厚さ７００ｎｍ、キャリア濃度は２×１０１７ｃｍ−３である。ｎゲート層２００４は、スペーサ層２０２０、ＭＱＷ構造２１６１およびスペーサ層２０２１の３層が順次積層されて構成されている。ｎゲート層２００４は厚さ３５０ｎｍである。スペーサ層２０２０は、ｎ型のＡｌ０．２３ＧａＡｓで構成されており、厚さ１００ｎｍ、キャリア濃度は２×１０１７ｃｍ−３である。ＭＱＷ構造２１６１は、基底準位の発光波長が７８０ｎｍであり、量子井戸層２０２４とバリア層２０２２とを有し、両層のバンドギャップ差ΔＥｇは０．１０５ｅＶ、ノンドープである。バリア層２０２２および量子井戸層２０２４はいずれもＡｌＧａＡｓ系材料で構成されている。量子井戸層２０２４の厚さは６ｎｍである。ＭＱＷ構造２１６１の量子井戸数は１５である。スペーサ層２０２１は、ｎ型のＡｌ０．２３ＧａＡｓで構成されており、キャリア濃度は２×１０１７ｃｍ−３で厚さは９５ｎｍである。アノード層２００６は、ｐ型のＡｌ０．４ＧａＡｓで構成されている。
【００５２】
本実施例では、量子井戸層２０２４とそれを挟んでいるバリア層２０２２とのバンドギャップ差ΔＥｇを実施例１と比較して小さくしている。その理由は、上記実施形態で説明した量子井戸数の増加を行うことによる発生する副次的な課題を解決するためである。副次的な課題とは、動作電圧の上昇、すなわちサイリスタオンを維持するために必要な電圧が上昇することである。
【００５３】
表３に、特許文献１に記載の量子井戸層とバリア層とのバンドギャップ差ΔＥｇ＝０．２１ｅＶ、量子井戸数７および２５において、表３に示すアノード−カソード間電圧ＶＡＫでサイリスタオンを維持できるかを計算した結果を示す。アノード−カソード間電圧ＶＡＫは、発光サイリスタの駆動電圧である。表３中、「ＯＫ」はサイリスタオンを維持できたことを示し、「ＮＧ」はサイリスタオンを維持できなかったことを示す。
【００５４】
【表３】
2020145308.tif 000005
【００５５】
表３に示す計算結果より、量子井戸数を７から２５に上げた場合、サイリスタオンを維持するのに必要な電圧が上がってしまうことがわかる。このようになる理由は、次のとおりである。すなわち、サイリスタでは、伝導度変調を起こすためにはｐベース層およびｎゲート層内に一定のキャリア濃度を維持する必要がある。一方、量子井戸数が多くなると量子井戸層で再結合するキャリアが多くなるため、キャリア密度を一定のレベルに保つためにより多くの電流が必要になり、そのためには高い電圧をかける必要がある。こうして、サイリスタオンを維持するのに必要な電圧が上がることになる。
【００５６】
表４に、異なるアノード−カソード間電圧ＶＡＫについて、量子井戸層とバリア層とのバンドギャップ差ΔＥｇを変えた構造に対してゲートに１ｍＡの電流を流したのちにゲート電流を０にした際にオン状態を維持できるかを計算した結果を示す。表４中、「ＯＫ」はオン状態を維持できたことを示し、「ＮＧ」はオン状態を維持できなかったことを示す。
【００５７】
【表４】
2020145308.tif 000006
【００５８】
表４に示す計算結果より、ΔＥｇ＝０．２１ｅＶでは１０Ｖではオンを維持するが、２．５Ｖではオンを維持できないことがわかる。一方、ΔＥｇ＝０．１５ｅＶでは、２．５Ｖでもオンを維持することができることがわかる。
【００５９】
表５−１および表５−２に、ＶＡＫ＝２．０Ｖおよび２．５Ｖにおいて、ΔＥｇ＝０．０５ｅＶ、０．１０５ｅＶ、０．１５ｅＶの各条件において、量子井戸数を変えた場合にサイリスタがオン状態を維持できるかを計算した結果を示す。表５−１にはＶＡＫ＝２．０Ｖの場合の計算結果を示す。表５−２にはＶＡＫ＝２．５Ｖの場合の計算結果を示す。表５中、「ＯＫ」はオン状態を維持できたことを示し、「ＮＧ」はオン状態を維持できなかったことを示す。なお、量子井戸数は、１０、２５、５０、７５、１００で計算している。
【００６０】
【表５−１】
2020145308.tif 000007
【００６１】
【表５−２】
2020145308.tif 000008
【００６２】
表５−２に示す計算結果より、ＶＡＫ＝２．５Ｖでは、ΔＥｇ＝０．１５ｅＶで量子井戸数５０まで、ΔＥｇ＝０．１０５ｅＶで量子井戸数７５まで、ΔＥｇ＝０．０５ｅＶで量子井戸数１００までオン状態を維持できることがわかる。さらに、表５−１に示す計算結果より、ＶＡＫ＝２．０Ｖとした場合、ΔＥｇ＝０．１０５ｅＶでは量子井戸数５０までオン状態を維持できるが、ΔＥｇ＝０．１５ｅＶでは量子井戸数１０でしかオン状態を維持しなくなることがわかる。
【００６３】
例えば、ＶＡＫ＝７．５Ｖで発光サイリスタを動作させるということは、７．５Ｖ以上の電圧を外部から印加する必要があることを意味している。一方で、一般に、電子機器では低電圧で動作することが好ましく、発光サイリスタを含めたチップに印加する電圧としては、例えば、５.０Ｖや３．３Ｖなどが好ましい。そのため、ＶＡＫは少なくともそれ以下であることが好ましい。
【００６４】
つまり、表３から表５−２に示す計算結果より理解できることは次の点である。すなわち、好ましい５Ｖ以下の電圧で動作させようとする場合、量子井戸数には、下限だけでなく好ましい上限も存在する。さらに、ΔＥｇもある特有の範囲内に入っていることが好ましい。
【００６５】
具体的には、ＶＡＫ＝２．５Ｖで動作させるためには、ΔＥｇは０．１５ｅＶ以下であり、かつ量子井戸数は５０以下であることが好ましい。また、ΔＥｇを０．１０５ｅＶ以下とすれば、量子井戸数は７５以下であることが好ましい。
【００６６】
このように、ＭＱＷ構造２１６１の量子井戸数は、バンドギャップ差ΔＥｇに応じて設定されていることが好ましく、バンドギャップ差ΔＥｇ及び駆動電圧であるアノード−カソード間電圧ＶＡＫに応じて設定されていることがより好ましい。
【００６７】
ＬＥＤでは、前述のように、ダブルヘテロ構造の設計思想のもと、使用可能な半導体材料の制約の範囲でできるだけΔＥｇを大きくする設計を採用するのが一般的である。それは、量子井戸にできるだけ多くのキャリアを閉じ込め、効率よく自然再結合を起こさせるためである。一方で、動作電圧という点では、ΔＥｇが大きくなっても動作電圧には影響を与えない。
【００６８】
一方、発光サイリスタにおいては、効率よく発光させることとともに、サイリスタとしての動作も求められる。さらに、発光サイリスタに半導体ＤＢＲ層を導入して光取り出し効率を上げる場合には、上述のように半導体ＤＢＲ層の高反射帯域の制限による量子井戸数に下限値が存在する。さらに、発光サイリスタにおいては、ＬＥＤとは異なる位置にＭＱＷ構造を配置することが必要である。さらに、発光サイリスタにおいて、好ましい電圧でサイリスタ動作を実現するためには、量子井戸数に上限値が存在し、ΔＥｇが特定の範囲内にあることが好ましく、それぞれ大きすぎても好ましくない。
【００６９】
本実施例では、それらをすべて両立できる範囲の例として、ΔＥｇ＝０．１０５ｅＶ、量子井戸数を１５とすることで、ＶＡＫ＝２．０Ｖでもサイリスタとしてオン状態を維持することができる。
【００７０】
以上より、本実施例の構成によれば、サイリスタとしての機能を維持しつつ、発光効率を向上させた発光サイリスタを実現することができる。
【００７１】
（実施例３）
図４は、実施例３の発光サイリスタの素子断面図である。なお、本実施例の構成は実施例２の構成と類似しているため、本実施例では、実施例２と同じ部材には同じ符号を付して説明を省略し又は簡略化している。
【００７２】
本実施例の発光サイリスタは、ｎ型のＧａＡｓ基板２０００上にｎ型のＧａＡｓバッファー層２００１、半導体ＤＢＲ層２１６０、カソード層２００２、ｐベース層２００３、ｎゲート層２００４、アノード層２００６の順で積層されている。そして、アノード層２００６の上には、電流狭窄部２００７および透明導電層２００８を介して、アノード電極２０１０が形成されている。アノード電極２０１０はリング電極（枠状電極）であり、ｎゲート層２００４およびｐベース層２００３で発光した光を取り出す構造となっている。また、ｎゲート層２００４の上には、ゲート電極２０１１が配置されている。ＧａＡｓ基板２０００の裏面には、カソード電極２０１２が配置されている。
【００７３】
カソード層２００２は、ｎ型のＡｌ０．６ＧａＡｓで構成されている。ｐベース層２００３は、ｐ型のＡｌ０．２３ＧａＡｓで構成されており、厚さ７００ｎｍ、キャリア濃度は２×１０１７ｃｍ−３である。ｎゲート層２００４は、スペーサ層３０１９、ＭＱＷ構造３１６１およびスペーサ層３０２２の３層が順次積層されて構成されている。スペーサ層３０１９は、ｎ型のＡｌ０．２３ＧａＡｓで構成されており、厚さ３０ｎｍ、キャリア濃度は２×１０１７ｃｍ−３である。ＭＱＷ構造３１６１は、基底準位の発光波長が７８０ｎｍであり、量子井戸層３０２０とそれを挟んでいるバリア層３０２１とを有し、両層のバンドギャップ差ΔＥｇは０．１０５ｅＶである。バリア層３０２１および量子井戸層３０２０はいずれもＡｌＧａＡｓ系材料で構成されている。量子井戸層３０２０の厚さは６ｎｍである。ＭＱＷ構造３１６１の量子井戸数は２５であり、ＭＱＷ構造３１６１の全体が２×１０１７ｃｍ−３でドープされている。スペーサ層３０２２は、ｎ型のＡｌ０．２３ＧａＡｓで構成されており、キャリア濃度は２×１０１７ｃｍ−３、厚さ３０ｎｍである。
【００７４】
本実施例は、ドープされたＭＱＷ構造３１６１が同じ導電型の半導体層であるスペーサ層３０１９、３０２２で挟まれている点で実施例２とは異なる。
【００７５】
ＬＥＤや半導体レーザにおいては、ｐ型層とｎ型層の間に挟まれた部分に量子井戸等で構成される活性層を配置し、両側からそれぞれ正孔および電子を注入する。そのため、正孔及び電子の両方のキャリアが最も多く存在するのはその間の位置となる。そのため、結果として、上記で述べたようにｐ型層とｎ型層との間に活性層を配置し、効率よく発光させる設計となる。
【００７６】
一方、発光サイリスタの場合、量子井戸層にドープし、厚さ３５０ｎｍのドープされた層の内部にＭＱＷ構造を設けても、正孔も含めてキャリアを蓄積することができ、実施例２と同様の高い発光効率を維持することができる。それは、ＬＥＤとは異なり、サイリスタでは、オン状態においてはゲート層、ベース層に伝導度変調を起こすことにより正孔、電子の両方のキャリアを蓄積している状態となるため、ｎゲート層内に量子井戸層を設けても両方のキャリアを蓄積できるためである。このように、発光サイリスタにおいては、ＬＥＤや半導体レーザとは異なる設計思想に基づいて活性層の位置等を設計することで、サイリスタ特性および発光特性を最適化することができる。
【００７７】
以上より、本実施例の構成によれば、サイリスタとしての機能を維持しつつ、発光効率を向上させた発光サイリスタを実現することができる。
【００７８】
（実施例４）
図５は、実施例４の発光サイリスタの素子断面図である。本実施例では、半導体基板としてｐ型のＧａＡｓ基板を使用している。このため、本実施例は、積層順や一部の層の伝導型の種類等が上記実施例１〜３とは異なる。
【００７９】
本実施例の発光サイリスタは、ｐ型のＧａＡｓ基板４００１の上にｐ型のＧａＡｓバッファー層４００２、ｐ型の半導体ＤＢＲ層４０３０、電流狭窄層４００５、ｎベース層４００４、ｐゲート層４００３およびカソード層４００６の順で積層されている。電流狭窄層４００５は、アノード層としても機能する。カソード層４００６の上には、カソード電極４０１０が形成されている。ｐゲート層４００３の上には、ゲート電極４０１１が形成されている。また、ＧａＡｓ基板４００１の裏面には、アノード電極４０１２が配置されている。
【００８０】
本実施例では、半導体基板上に、ｐ型の第１の半導体層（アノード層）と、第２の半導体層（ｎベース層）と、ｐ型の第３の半導体層（ｐゲート層）と、ｎ型の第４の半導体層（カソード層）とをこの順に有する積層構造が構成される。また、本実施例では、第２の半導体層（ｎベース層）が、少なくとも一部がｎ型であり、ｎ型またはｉ型のＭＱＷ構造を有するとともに、ｎ型の複数の第５の半導体層（スペーサ層）を有する。第５の半導体層は必ずしも複数である必要はなく、少なくとも１つの第５の半導体層（スペーサ層）が第１の半導体層（アノード層）とＭＱＷ構造との間に存在していればよい。
【００８１】
半導体ＤＢＲ層４０３０は、ｐ型のＡｌ０．８ＧａＡｓで構成されている低屈折率層４０３１とｐ型のＡｌ０．３ＧａＡｓで構成されている高屈折率層４０３２とが交互に積層されている。低屈折率層４０３１および高屈折率層４０３２の各層の光学膜厚（光学厚さ）は、発光サイリスタの発光波長７８０ｎｍの１／４となっている。低屈折率層４０３１と高屈折率層４０３２では屈折率が異なるため、光学膜厚はどちらも７８０ｎｍの１／４となっているが、実際の膜厚は両者間で異なる。積層数は、低屈折率層４０３１が１６層、高屈折率層４０３２が１５層である。半導体ＤＢＲ層４０３０のドーピング濃度は均一であり、１×１０１８ｃｍ−３である。
【００８２】
電流狭窄層４００５は、ｐ型のＡｌ０．９８ＧａＡｓで構成されており、横方向からの酸化により中央の一部分のみ電流が流れる構造となっている。これにより、電流を中央部分に集中させることができる。電流狭窄層４００５は、アノード層としても機能する。
【００８３】
電流狭窄層４００５の上のｎベース層４００４は、スペーサ層４０２０と、量子井戸層４０２２が１５層、バリア層４０２３が１４層交互に積層されたＭＱＷ構造４１６１と、スペーサ層４０２１とが順次積層されて構成されている。バリア層４０２３は、Ａｌ０．２３ＧａＡｓで構成されている。一方、量子井戸層４０２２は、厚さ８ｎｍの量子井戸構造と呼ばれる構造で、基底準位の発光波長は７８０ｎｍである。ＭＱＷ構造４１６１は、スペーサ層４０２０とスペーサ層４０２１とで挟まれている。スペーサ層４０２０は、ｎ型のＡｌ０．２３ＧａＡｓで構成されており、厚さ１００ｎｍ、キャリア濃度は２×１０１７ｃｍ−３である。スペーサ層４０２１は、ｎ型のＡｌ０．２３ＧａＡｓで構成されており、厚さ５０ｎｍ、キャリア濃度は２×１０１７ｃｍ−３である。
【００８４】
本実施例では、発光サイリスタを構成する半導体層の構成において、ｎ型の半導体層（カソード層４００６）が、発光層として機能するｐゲート層４００３と上部電極（カソード電極４０１０）との間に配置されている。このようにすることで、上部電極（カソード電極４０１０）から注入された電流が、ｎ型の半導体層（カソード層４００６）で、横方向（電極直下から素子中央の向き）に流すことができる。一般に、ｐ型半導体と比較してｎ型半導体の方がキャリアの移動度が大きいため、横方向に電流を流す際の抵抗が小さくすることができる。これにより、発光サイリスタの上部より見たときの発光の均一性も向上するができる。一方、半導体基板としてｎ型の基板を用いた場合、サイリスタがｐｎｐｎ構造のため、最上部はｐ型となり、上記のｎ型の半導体層を最上層に用いたときの効果を得ることはできない。
【００８５】
本実施例のように、ｐ型の半導体基板を用いて発光サイリスタを構成することもできる。本実施例においても、実施例１〜３と同様にＭＱＷ構造４１６１の量子井戸数を設定することができる。
【００８６】
なお、本実施例ではｐ型ＧａＡｓ基板を使用しているが、本実施例の発光サイリスタを構成する各半導体層の導電型を逆転させることもできる。ここでいう「導電型を逆転させる」とは、具体的には、ｐ型ＧａＡｓ基板をｎ型ＧａＡｓ基板とし、その上の各ｐ型層をｎ型に、各ｎ型層をｐ型に、それぞれ置き換えることを意味する。
【００８７】
また、実施例１〜３ではｎ型ＧａＡｓ基板を使用しているが、各実施例で説明した発光サイリスタを構成する各半導体層の導電型を逆転させれば、実施例４と同様に、第４の半導体層がｎ型半導体層である構成に変形することができる。ここでいう「導電型を逆転させる」とは、具体的には、ｎ型ＧａＡｓ基板をｐ型ＧａＡｓ基板とし、その上の各ｎ型層をｐ型に、各ｐ型層をｎ型に、それぞれ置き換えることを意味する。このようにすることで、半導体積層構造の最上層をｎ型にすることができ、実施例４と同様の効果を得ることができる。
【００８８】
（実施例５）
本実施例は、実施例２の発光サイリスタを用いた電子写真システム（画像形成装置）である。なお、実施例２に代えて、実施例１、３、４のいずれかの発光サイリスタを用いて本実施例と同様に電子写真システムを構成することができる。
【００８９】
図６Ａ、図６Ｂ及び図６Ｃは、面発光素子アレイチップ群５００１を配列したプリント基板５００２を模式的に示す図である。図６Ａは、プリント基板５００２の、面発光素子アレイチップ群５００１が実装されている面（以降、「面発光素子アレイ実装面」と称する）を示す図である。図６Ｂは、プリント基板５００２の、面発光素子アレイ実装面とは反対側の面（以降、「面発光素子アレイ非実装面」と称する）を示す図である。
【００９０】
図６Ａに示すように、面発光素子アレイチップ群５００１は、本実施例では、２９個の面発光素子アレイチップＣ１〜Ｃ２９で構成される。面発光素子アレイチップ群５００１は、プリント基板５００２の面発光素子アレイ実装面に実装されている。面発光素子アレイチップＣ１〜Ｃ２９は、プリント基板５００２上に千鳥状に２列に配列されている。面発光素子アレイチップＣ１〜Ｃ２９の各列は、プリント基板５００２の長手方向に沿って配置される。
【００９１】
面発光素子アレイチップＣ１〜Ｃ２９のそれぞれは、５１６個の発光点を有しており、それぞれの発光点に対応する５１６個の発光サイリスタを有している。それぞれの発光サイリスタは、実施例２の構造を有している。面発光素子アレイチップＣ１〜Ｃ２９のそれぞれにおいて、５１６個の発光サイリスタは、チップの長手方向に所定のピッチで一次元的に配列されている。隣接する発光サイリスタ間は、素子分離溝で分離されている。すなわち、面発光素子アレイチップＣ１〜Ｃ２９は、複数の発光サイリスタが一次元的に配列された発光サイリスタアレイと呼ぶこともできる。本実施例では、隣接する発光サイリスタ間のピッチは、２１．１６μｍとなっており、これは１２００ｄｐｉの解像度のピッチに相当する。また、チップ内における５１６個の発光点の端から端までの間隔は、約１０．９ｍｍ（≒２１．１６μｍ×５１６）である。
【００９２】
図６Ｂに示すように、面発光素子アレイ非実装面には、面発光素子アレイチップＣ１〜Ｃ１５を駆動する駆動部５００３ａと、面発光素子アレイチップＣ１６〜Ｃ２９を駆動する駆動部５００３ｂが、コネクタ５００５の両側に配置されている。コネクタ５００５には、不図示の画像コントローラ部５４１５から駆動部５００３ａ、５００３ｂを制御する信号線、電源およびグランド線が接続されている。また、コネクタ５００５には、面発光素子アレイ非実装面上の駆動部５００３ａ、５００３ｂがそれぞれ配線５００４ａ、５００４ｂを介して接続されている。駆動部５００３ａ、５００３ｂからは、面発光素子アレイチップを駆動するための配線がプリント基板５００２の内層を通り、各々面発光素子アレイチップＣ１〜Ｃ１５、面発光素子アレイチップＣ１６〜Ｃ２９に接続されている。
【００９３】
図６Ｃに、面発光素子アレイチップＣ２８と面発光素子アレイチップＣ２９との間の境界部の様子を示す。面発光素子アレイチップＣ２８、Ｃ２９の端部には、それぞれ制御信号を入力するためのワイヤボンディングパッド５０４０、５０５０が配置されている。ワイヤボンディングパッド５０４０、５０５０から入力した信号により、それぞれ面発光素子アレイチップＣ２８、Ｃ２９の転送部５０４２、５０５２、および、発光サイリスタ５０４１、５０５１が駆動する。面発光素子アレイチップ間の境界部においても、発光サイリスタ５０４１、５０５１の長手方向のピッチは、１２００ｄｐｉの解像度のピッチに相当する２１．１６μｍとなっている。
【００９４】
プリント基板５００２上には、１つあたり５１６個の発光点を有する面発光素子アレイチップＣ１〜Ｃ２９が２９個配列されているため、面発光素子アレイチップ群５００１全体では、発光させることができる発光サイリスタの数は１４，９６４個となる。また、本実施例の面発光素子アレイチップ群５００１によって露光できる幅は、約３１６ｍｍ（≒１０．９ｍｍ×２９）となる。面発光素子アレイチップ群５００１を搭載した露光ヘッドを用いれば、この幅に対応した画像を形成することができる。
【００９５】
次に、面発光素子アレイチップ群５００１を搭載した露光ヘッド５１０６について説明する。本実施例の露光ヘッド５１０６は、感光体ドラム５１０２に露光を行い、感光体ドラム５１０２に静電潜像を形成する際に好適に用いることができる。しかしながら露光ヘッド５１０６の用途は特に限定はされず、露光ヘッド５１０６を例えばラインスキャナの光源として用いることもできる。
【００９６】
露光ヘッド５１０６は、上述の面発光素子アレイチップ群５００１と、面発光素子アレイチップ群５００１を実装するプリント基板５００２と、ロッドレンズアレイ５２０３と、を有する。また、露光ヘッド５１０６は、ロッドレンズアレイ５２０３とプリント基板５００２とを支持するハウジング（支持部材）５２０４を有する。
【００９７】
ロッドレンズアレイ５２０３は、面発光素子アレイチップ群５００１からの光を集光する光学系である。露光ヘッド５１０６は、面発光素子アレイチップ群５００１中の各発光サイリスタからの光をロッドレンズアレイ５２０３で集光する。ロッドレンズアレイ５２０３で集光した光は、感光体ドラム５１０２に照射される。
【００９８】
図７Ａ及び図７Ｂに、感光体ドラム５１０２に対する露光ヘッド５１０６の配置、及び露光ヘッド５１０６からの光が感光体ドラム５１０２の表面に結像されている様子を示す。露光ヘッド５１０６は、感光体ドラム５１０２と対向するように配置されている。露光ヘッド５１０６および感光体ドラム５１０２のそれぞれは、不図示の取り付け部材によって画像形成装置に取り付けられて使用される。
【００９９】
露光ヘッド５１０６は、工場内にて単体で組み立て調整作業が行われ、画像形成装置に取り付けた場合に光の集光位置が適切な位置になるように、各スポットのピント調整、光量調整が行われることが好ましい。ここで、感光体ドラム５１０２とロッドレンズアレイ５２０３との間の距離、およびロッドレンズアレイ５２０３と面発光素子アレイチップ群５００１との間の距離は、所定の間隔となるように配置される。これにより、露光ヘッド５１０６からの光が感光体ドラム５１０２上に結像される。このため、ピント調整時においては、ロッドレンズアレイ５２０３と面発光素子アレイチップ群５００１との距離が所望の値となるように、ロッドレンズアレイ５２０３の取り付け位置の調整が行われる。また、光量調整時においては、各発光サイリスタを順次発光させていき、ロッドレンズアレイ５２０３を介して集光させた光が、所定光量になるように各発光サイリスタの駆動電流が調整される。
【０１００】
次に、本実施例の画像形成装置について図８を参照して説明する。図８は、本実施例の画像形成装置の構成を説明するための図である。
【０１０１】
本実施例の画像形成装置は、露光ヘッド５１０６を用いた電子写真方式の画像形成装置である。本実施例の本画像形成装置は、スキャナ部５１００、作像部５１０３、定着部５１０４、給紙／搬送部５１０５及びこれらを制御する不図示の画像形成制御部を有する。
【０１０２】
スキャナ部５１００は、原稿台に置かれた原稿に対して照明を当てて原稿の画像を光学的に読み取り、その画像を電気信号に変換して画像データを作成する。
【０１０３】
作像部５１０３は、電子写真プロセスを用いて現像を行う現像ユニットを複数有する。各現像ユニットは、感光体ドラム５１０２、露光ヘッド５１０６、帯電器５１０７および現像器５１０８を有する。現像ユニットは、トナー像の現像に用いる構成を収めたプロセスカートリッジであってもよい。この場合、プロセスカートリッジは、画像形成装置本体に対して着脱可能であることが好ましい。
【０１０４】
感光体ドラム５１０２は、静電潜像が形成される像担持体である。感光体ドラム５１０２は、回転駆動され、帯電器５１０７によって帯電する。
【０１０５】
露光ヘッド５１０６は、前記画像データに応じた光を感光体ドラム５１０２に照射し、感光体ドラム５１０２に静電潜像を形成する。具体的には、露光ヘッド５１０６は、面発光素子アレイチップ群５００１のチップ面から発生させた光を、ロッドレンズアレイ５２０３によって感光体ドラム５１０２に集光し、画像データに応じた静電潜像を感光体ドラム５１０２に形成する。
【０１０６】
現像器５１０８は、感光体ドラム５１０２に形成された静電潜像に対してトナー（現像剤）を供給して現像する。トナーは、収納部に収納されている。トナーを収納する収納部は、現像ユニットに含まれていることが好ましい。現像されたトナー像（現像剤像）は、転写ベルト５１１１上に搬送された紙などの記録媒体上に転写される。
【０１０７】
本実施例の画像形成装置は、一連の電子写真プロセスを用いて現像を行う現像ユニット（現像ステーション）を４つ有し、各現像ユニットからトナー像を転写することにより、所望の画像を形成する。４つの現像ユニットは、それぞれ異なる色のトナーを有している。具体的には、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の順に並べられた４つの現像ユニットは、シアンでの作像動作の開始から所定時間経過後に、マゼンタ、イエロー、ブラックでの作像動作を順次実行していく。
【０１０８】
給紙／搬送部５１０５は、本体内給紙ユニット５１０９ａ、５１０９ｂ、外部給紙ユニット５１０９ｃおよび手差し給紙ユニット５１０９ｄのうち、予め指示された給紙ユニットから紙を給紙する。給紙された紙はレジローラ５１１０まで搬送される。
【０１０９】
レジローラ５１１０は、前述した作像部５１０３において形成されたトナー像が紙上に転写されるように、転写ベルト５１１１上に紙を搬送する。
【０１１０】
光学センサ５１１３が、転写ベルト５１１１のトナー像が転写される面と対向するように配置されており、各現像ユニット間の色ズレ量を導出するため、転写ベルト５１１１上に印字されたテストチャートの位置検出を行う。ここで導出された色ズレ量は、不図示の画像コントローラ部に送られ、各色の画像位置の補正に用いられる。この制御によって、紙上に、色ずれのないフルカラートナー像を転写することができる。
【０１１１】
定着部５１０４は、複数のローラと、ハロゲンヒータ等の熱源とを内蔵し、前記転写ベルト５１１１上からトナー像が転写された紙上のトナーを、熱と圧力によって溶解、定着し、排紙ローラ５１１２にて画像形成装置の外部に排紙する。
【０１１２】
不図示の画像形成制御部は、画像形成装置を含む複合機（ＭＦＰ）全体を制御するＭＦＰ制御部と接続されておりして、ＭＦＰ制御部からの指示に応じて制御を実行する。また、画像形成制御部は、上述のスキャナ部５１００、作像部５１０３、定着部５１０４および給紙／搬送部５１０５の状態を管理しながら、全体が調和を保って円滑に動作できるよう指示を行う。
【０１１３】
このような、露光ヘッドを用いた画像形成装置では、レーザビームをポリゴンモータで偏向走査するレーザ走査方式の画像形成装置と比較して、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。
【符号の説明】
【０１１４】
１００  半導体基板
１０１  カソード層
１０２  ｐベース層
１０３  ｎゲート層
１０４  アノード層
１０５  オーバーフロー抑制層
１６１  多重量子井戸構造
１６０  半導体ＤＢＲ層
【図１Ａ】
2020145308.tif 000009
【図１Ｂ】
2020145308.tif 000010
【図１Ｃ】
2020145308.tif 000011
【図１Ｄ】
2020145308.tif 000012
【図２】
2020145308.tif 000013
【図３】
2020145308.tif 000014
【図４】
2020145308.tif 000015
【図５】
2020145308.tif 000016
【図６Ａ】
2020145308.tif 000017
【図６Ｂ】
2020145308.tif 000018
【図６Ｃ】
2020145308.tif 000019
【図７Ａ】
2020145308.tif 000020
【図７Ｂ】
2020145308.tif 000021
【図８】
2020145308.tif 000022