(57)【要約】      （修正有）【課題】放射ノイズ測定時に行われる調整に要する時間を短縮するスナバ回路、制御回路、及び情報処理装置を提供する。【解決手段】スナバ回路１は、電界効果トランジスタ２に接続されるスナバ回路であって、第１コンデンサＣと、抵抗値を変化させることができる第１抵抗Ｒと、を備える。また、制御回路１１は、スナバ回路が備える第１抵抗Ｒの抵抗値を制御する、。【選択図】図１
2020103008.tif 000002
【特許請求の範囲】
【請求項１】
対象となるスイッチング素子である対象スイッチング素子に接続されるスナバ回路であって、
第１コンデンサと、
抵抗値を変化させることができる第１抵抗と、
を備えるスナバ回路。
【請求項２】
前記第１抵抗は、直列に接続される２個以上の第２抵抗を含み、
前記スナバ回路は、
前記２個以上の第２抵抗のうち電気的に接続される第２抵抗の数を変化させる２個以上の第１スイッチング素子を更に備える、
請求項１に記載のスナバ回路。
【請求項３】
前記２個以上の第２抵抗のうち両端に位置する２つの第２抵抗のうちの一方は、前記対象スイッチング素子が有する２つの端子のうちの一方の端子に接続され、
前記２個以上の第２抵抗に含まれる個々の第２抵抗が有する２つの端子のうち前記第１抵抗において前記対象スイッチング素子と反対側に配置される端子のそれぞれには、前記第１スイッチング素子を挟んで、前記第１コンデンサが接続される、
請求項２に記載のスナバ回路。
【請求項４】
前記第１コンデンサは、静電容量を変化させることができる、
請求項１又は２に記載のスナバ回路。
【請求項５】
前記第１コンデンサは、
互いに並列に接続される２個以上の第２コンデンサと、
前記２個以上の第２コンデンサに含まれる個々の第２コンデンサが有する２つの端子のうちのいずれか一方の電気的な接続状態を変化させる２個以上の第２スイッチング素子と、
を含み、
前記２個以上の第２コンデンサに含まれる個々の第２コンデンサが有する２つの端子のうちのいずれか一方には、前記２個以上の第２スイッチング素子のうちのいずれか１つの第２スイッチング素子が接続される、
請求項４に記載のスナバ回路。
【請求項６】
前記対象スイッチング素子は、電界効果トランジスタである、
請求項１から５のうちいずれか一項に記載のスナバ回路。
【請求項７】
前記第１抵抗の抵抗値を制御する制御回路を備える、
請求項１から６のうちいずれか一項に記載のスナバ回路。
【請求項８】
請求項１から６のうちいずれか一項に記載のスナバ回路が備える前記第１抵抗の抵抗値を制御する、
制御回路。
【請求項９】
請求項１から６のうちいずれか一項に記載のスナバ回路を備える電子機器の放射ノイズを抑制する情報処理装置であって、
前記電子機器は、電波暗室に設置されており、
前記電波暗室内において前記電子機器から放射される電磁波を受信するアンテナが受信した当該電磁波の強度を、放射ノイズの大きさを示す放射ノイズ情報として取得し、取得した放射ノイズ情報に基づいて、前記第１抵抗の抵抗値を変化させる、
情報処理装置。
【請求項１０】
請求項１から６のうちいずれか一項に記載のスナバ回路を備える電子機器の放射ノイズを抑制する情報処理装置であって、
前記スナバ回路は、前記対象スイッチング素子の端子間電圧を取得し、取得した前記端子間電圧に基づいて、前記第１抵抗の抵抗値を変化させる、
情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スナバ回路、制御回路、及び情報処理装置に関する。
【背景技術】
【０００２】
コンバータ回路、インバータ回路等のようにスイッチング素子を備える回路のノイズを低減する技術についての研究、開発が行われている。
【０００３】
これに関し、対象となる伝送路の通電状態をスイッチングするスイッチング素子と、当該スイッチング素子のスイッチング時において発生するサージ電圧に起因するノイズを抑制するスナバ回路と、を備えるモジュールが知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−２０７７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、従来のスナバ回路は、当該スナバ回路が備える抵抗の抵抗値を能動的に変化させることができなかった。このため、当該スナバ回路は、当該スナバ回路が備えるスイッチング素子のスイッチング時において発生するサージ電圧に起因するノイズを十分に抑制することができない場合があった。このような場合、当該スナバ回路には、当該抵抗を抵抗値が異なる他の抵抗に付け替える等の調整が行われる。その結果、当該スナバ回路は、当該場合、放射ノイズ測定時に行われる調整に要する時間を増大させてしまうことがあった。
【０００６】
本発明は、以上のような点を考慮してなされたもので、放射ノイズ測定時に行われる第１抵抗の抵抗値の調整に要する時間を短縮することができるスナバ回路、制御回路、及び情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様によれば、電界効果トランジスタに接続されるスナバ回路であって、第１コンデンサと、抵抗値を変化させることができる第１抵抗と、を備えるスナバ回路が提供される。
【０００８】
本発明の第２の態様によれば、上記に記載のスナバ回路が備える前記第１抵抗の抵抗値を制御する、制御装置が提供される。
【０００９】
本発明の第３の態様によれば、上記に記載のスナバ回路を備える電子機器の放射ノイズを抑制する情報処理装置であって、前記電子機器は、電波暗室に設置されており、前記電波暗室内において前記電子機器から放射される電磁波を受信するアンテナが受信した当該電磁波の強度を、放射ノイズの大きさを示す放射ノイズ情報として取得し、取得した放射ノイズ情報に基づいて、前記第１抵抗の抵抗値を変化させる、情報処理装置が提供される。
【００１０】
本発明の第４の態様によれば、上記に記載のスナバ回路を備える電子機器の放射ノイズを抑制する情報処理装置であって、前記スナバ回路は、前記対象スイッチング素子の端子間電圧を取得し、取得した前記端子間電圧に基づいて、前記第１抵抗の抵抗値を変化させる、情報処理装置が提供される。
【発明の効果】
【００１１】
本発明の一つの態様によれば、放射ノイズ測定時に行われる第１抵抗の抵抗値の調整に要する時間を短縮することができるスナバ回路、制御回路、及び情報処理装置を提供することできる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施形態に係るスナバ回路１の概要を説明するための図である。
【図２】図２は、４ビットの制御信号と、行アドレス信号と、第１スイッチング素子制御信号と、列アドレス信号と、第２スイッチング素子制御信号との対応関係の一例を示す真理値表である。
【図３】図３は、スナバ回路１の具体的な構成例を示す図である。
【図４】図４は、電界効果トランジスタ２とスナバ回路１を備えたパワーモジュール３のパッケージ構成例を示す図である。
【図５】図５は、図４に示したパワーモジュール３の昇圧回路１０１への適用例を示す図である。
【図６】図６は、図４に示したパワーモジュール３のインバータ回路１０２への適用例を示す図である。
【図７】図７は、図４に示したパワーモジュール３を備える電子機器２０の放射ノイズの測定システムの構成例を示す図である。
【図８】図８は、電子機器２０の放射ノイズの測定を情報処理装置４０が行う処理の流れの一例を示す図である。
【図９】図９は、実施形態の変形例に係るスナバ回路１Ａが接続された電界効果トランジスタ２の具体的な構成例の一例を示す図である。
【図１０】図１０は、パワーモジュール３Ａを備える昇圧回路１０１Ａの構成の一例を示す図である。
【図１１】図１１は、パワーモジュール３Ａを備えるインバータ回路１０２Ａの構成の一例を示す図である。
【図１２】図１２は、パワーモジュール３Ａにおける第１抵抗Ｒの抵抗値と第１コンデンサＣの静電容量との少なくとも一方の調整をマイコンが行う処理の流れの一例を示す図である。
【発明を実施するための形態】
【００１３】
＜実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。なお、実施形態では、電気信号を伝送する導体のことを、伝送路と称して説明する。伝送路は、例えば、基板上にプリントされた導体であってもよく、線状に形成された導体等の導線等であってもよい。
【００１４】
＜スナバ回路の概要＞
図１は、実施形態に係るスナバ回路１の概要を説明するための図である。
スナバ回路１は、対象スイッチング素子に接続される。対象スイッチング素子は、スナバ回路１が接続される対象となるスイッチング素子のことである。スナバ回路１は、対象スイッチング素子のスイッチング時において発生するサージ電圧に起因するノイズを抑制する。
【００１５】
対象スイッチング素子は、例えば、電界効果トランジスタである。なお、対象スイッチング素子は、電界効果トランジスタに代えて、他のスイッチング素子であってもよい。実施形態では、一例として、図１に示したように、対象スイッチング素子が電界効果トランジスタ２である場合について説明する。すなわち、実施形態では、電界効果トランジスタ２に接続されるスナバ回路１について説明する。
【００１６】
電界効果トランジスタ２は、例えば、Ｎ型のＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）である。なお、電界効果トランジスタ２は、Ｎ型のＭＯＳＦＥＴに代えて、Ｐ型のＭＯＳＦＥＴであってもよい。対象スイッチング素子は、電界効果トランジスタ２に代えて、ＩＧＢＴ等の他のトランジスタであってもよい。対象スイッチング素子は、トランジスタ以外の他のスイッチング素子であってもよい。
【００１７】
スナバ回路１は、第１コンデンサＣと、抵抗値を変化させることができる第１抵抗Ｒを備える。これにより、スナバ回路１は、第１抵抗Ｒを他の抵抗に付け替えることなく、放射ノイズ測定時に行われる第１抵抗Ｒの抵抗値の調整を行うことができる。当該他の抵抗は、第１抵抗Ｒと抵抗値が異なる抵抗のことである。その結果、スナバ回路１は、従来のスナバ回路が備える抵抗の抵抗値を調整する場合と比較して、放射ノイズ測定時に行われる第１抵抗Ｒの抵抗値の調整に要する時間を短縮することができる。
【００１８】
第１抵抗Ｒは、直列に接続される２個以上の第２抵抗を含む。実施形態では、一例として、図１に示したように、第１抵抗Ｒが、直列に接続される２個以上の第２抵抗のみを含む場合について説明する。また、実施形態では、一例として、図１に示したように、当該２個以上の第２抵抗が、第２抵抗Ｒ１〜第２抵抗Ｒ４の４個の第２抵抗である場合について説明する。
【００１９】
４個の第２抵抗のそれぞれは、互いに同じ抵抗値であってもよく、互いに異なる抵抗値であってもよい。以下では、一例として、４個の第２抵抗のそれぞれが、互いに同じ抵抗値である場合について説明する。
【００２０】
また、スナバ回路１は、２個以上の第１スイッチング素子を更に備える。実施形態では、一例として、図１に示したように、２個以上の第１スイッチング素子が、第１スイッチング素子ＲＳ１〜第１スイッチング素子ＲＳ４の４個の第１スイッチング素子である場合について説明する。第１実施形態では、説明の便宜上、第１スイッチング素子ＲＳ１〜第１スイッチング素子ＲＳ４のそれぞれを互いに区別する必要がない限り、第１スイッチング素子ＲＳと称して説明する。実施形態では、第１スイッチング素子の数は、第２抵抗の数と一致する。なお、第１スイッチング素子の数は、２個以上であれば、第２抵抗の数より少ない数であってもよく、第２抵抗の数より多い数であってもよい。
【００２１】
４個の第１スイッチング素子ＲＳは、４個の第２抵抗のうち電気的に接続される第２抵抗の数を変化させる。当該電気的に接続される第２抵抗は、第１抵抗Ｒの両端に電圧を印加させた場合において通電する１個以上の第２抵抗のことである。より具体的には、スナバ回路１では、４個の第１スイッチング素子ＲＳそれぞれの状態をオン状態とオフ状態とのいずれかに変化させた場合、電気的に接続される第２抵抗の数が変化する。
【００２２】
ここで、実施形態では、前述した通り、第１抵抗Ｒが、直列に接続される２個以上の第２抵抗のみを含む。この場合、第１抵抗Ｒの抵抗値は、電気的に接続される第２抵抗それぞれの抵抗値が合成された値である。例えば、実施形態において、電気的に接続される第２抵抗が、第２抵抗Ｒ１と第２抵抗Ｒ２の２個の第２抵抗であった場合、第１抵抗Ｒの抵抗値は、第２抵抗Ｒ１の抵抗値と、第２抵抗Ｒ２の抵抗値とを合成した値である。すなわち、スナバ回路１では、当該２個以上の第１スイッチング素子それぞれの状態をオン状態とオフ状態とのいずれかに変化させることにより、第１抵抗Ｒの抵抗値を、ユーザーが所望する抵抗値に変化させることができる。
【００２３】
なお、実施形態では、あるスイッチング素子の状態がオン状態であることは、当該スイッチング素子の両端が電気的に接続されていることを意味する。一方、実施形態では、当該スイッチング素子の状態がオフ状態であることは、当該スイッチング素子の両端が電気的に接続されていないことを意味する。なお、当該スイッチング素子が電界効果トランジスタである場合、当該スイッチング素子の両端は、当該電界効果トランジスタのドレイン端子とソース端子とのそれぞれのことである。
【００２４】
より具体的には、スナバ回路１では、直列に接続される４個の第２抵抗のうち両端に位置する２個の第２抵抗のうちの一方は、電界効果トランジスタ２のドレイン端子Ｄに接続される。スナバ回路１では、４個の第２抵抗に含まれる個々の第２抵抗が有する２つの端子のうち第１抵抗Ｒにおいて電界効果トランジスタ２のドレイン端子Ｄと反対側に配置される端子のそれぞれには、第１スイッチング素子ＲＳを挟んで、第１コンデンサＣが接続される。これにより、スナバ回路１では、４個の第１スイッチング素子ＲＳのうちのいずれか１個の状態をオン状態とし、４個の第１スイッチング素子ＲＳのうちの他の３個の第１スイッチング素子ＲＳの状態をオフ状態とした場合、４個の第２抵抗のうち電気的に接続される第２抵抗の数が変化する。その結果、スナバ回路１では、第１抵抗Ｒの抵抗値と、各第１スイッチング素子ＲＳの状態の組み合わせとを一意に対応付けることができる。すなわち、スナバ回路１では、ユーザーは、より容易に第１抵抗Ｒの抵抗値を、所望の抵抗値へと変化させることができる。なお、電界効果トランジスタ２のドレイン端子Ｄは、対象スイッチング素子が有する２つの端子のうちの一方の端子の一例である。
【００２５】
４個の第１スイッチング素子ＲＳに含まれる個々の第１スイッチング素子ＲＳが有する２つの端子のうち第２抵抗と接続されていない方の端子は、１本の伝送路ＥＬ１を介して、第１コンデンサＣと接続される。
【００２６】
第１コンデンサＣは、静電容量を変化させることができる構成であってもよく、静電容量を変化させることができない構成であってもよい。実施形態では、一例として、第１コンデンサＣが、静電容量を変化させることができる場合について説明する。
【００２７】
第１コンデンサＣは、互いに並列に接続される２個以上の第２コンデンサを含む。実施形態では、一例として、当該２個以上の第２コンデンサが、図１に示したように、第２コンデンサＣ１〜第２コンデンサＣ４の４個の第２コンデンサである場合について説明する。
【００２８】
４個の第２コンデンサは、互いに静電容量が異なる構成であってもよく、互いに静電容量が同じ構成であってもよい。実施形態では、一例として、４個の第２コンデンサが、互いに静電容量が異なる場合について説明する。
【００２９】
また、第１コンデンサＣは、４個の第２コンデンサに含まれる個々の第２コンデンサが有する２つの端子のうちのいずれか一方の電気的な接続状態を変化させる２個以上の第２スイッチング素子を更に含む。実施形態では、一例として、当該２個以上の第２スイッチング素子が、図１に示したように、第２スイッチング素子ＣＳ１〜第２スイッチング素子ＣＳ４の４個の第２スイッチング素子である場合について説明する。実施形態では、説明の便宜上、第２スイッチング素子ＣＳ１〜第２スイッチング素子ＣＳ４のそれぞれを互いに区別する必要がない限り、第２スイッチング素子ＣＳと称して説明する。なお、実施形態では、第２スイッチング素子の数は、第２コンデンサの数と一致する。しかし、第２スイッチング素子の数は、２個以上であれば、第２コンデンサの数より少ない数であってもよい。
【００３０】
図１に示した例では、４個の第２コンデンサに含まれる個々の第２コンデンサが有する２つの端子のうちの一方は、前述の伝送路ＥＬ１と接続される。当該２つの端子のうちの他方は、電界効果トランジスタ２のソース端子Ｓと接続される。そして、伝送路ＥＬ１と各第２コンデンサとの間を接続する伝送路上には、４個の第２スイッチング素子ＣＳのいずれか１個が設けられる。これにより、スナバ回路１では、４個の第２スイッチング素子それぞれの状態をオン状態とオフ状態とのいずれかに変化させることにより、第１コンデンサＣの静電容量を変化させることができる。その結果、スナバ回路１は、第１抵抗Ｒの抵抗値のみが可変である場合と比較して、より確実に、電界効果トランジスタ２のスイッチング時において発生するサージ電圧に起因するノイズを抑制することができる。なお、スナバ回路１では、ソース端子Ｓと各第２コンデンサとの間を接続する伝送路上に、４個の第２スイッチング素子ＣＳのいずれか１個が設けられる構成であってもよい。
【００３１】
また、実施形態では、スナバ回路１は、制御回路１１を備える。なお、スナバ回路１は、制御回路１１を備えない構成であってもよい。
【００３２】
制御回路１１は、他の装置から入力された制御信号に基づいて、第１抵抗Ｒの抵抗値を制御する。より具体的には、制御回路１１は、当該制御信号に基づいて、各第１スイッチング素子ＲＳの状態を切り替え、第１抵抗Ｒの抵抗値を、当該制御信号に応じた抵抗値に設定する。換言すると、制御回路１１は、当該制御信号に基づいて、各第１スイッチング素子ＲＳの状態を切り替え、第１抵抗Ｒの抵抗値を、当該制御信号に応じた抵抗値に切り替える。
【００３３】
また、制御回路１１は、他の装置から入力された制御信号に基づいて、第１コンデンサＣの静電容量を制御する。より具体的には、制御回路１１は、当該制御信号に基づいて、各第２スイッチング素子ＣＳの状態を切り替え、第１コンデンサＣの静電容量を、当該制御信号に応じた静電容量に設定する。換言すると、制御回路１１は、当該制御信号に基づいて、各第２スイッチング素子ＣＳの状態を切り替え、第１コンデンサＣの静電容量を、当該制御信号に応じた静電容量に切り替える。
【００３４】
以下では、一例として、制御回路１１が他の装置から入力される制御信号が、４ビットのシリアル信号である場合について説明する。また、以下では、説明の便宜上、制御回路１１が他の装置から入力される制御信号のことを、単に制御信号と称して説明する。なお、制御信号は、３ビット以下のシリアル信号であってもよく、５ビット以上のシリアル信号であってもよい。また、制御信号は、シリアル信号に代えて、パラレル信号であってもよい。
【００３５】
制御回路１１は、例えば、シフトレジスタ１１Ａと、アドレスバッファ１１Ｂと、行デコーダ１１Ｃと、行駆動回路１１Ｄと、列デコーダ１１Ｅと、列駆動回路１１Ｆを備える。なお、制御回路１１は、このような構成に代えて、ＣＰＵ（Central  Processing  Unit）等を備える構成のように、第１抵抗Ｒの抵抗値を制御可能な他の構成であってもよい。
【００３６】
シフトレジスタ１１Ａは、他の装置から前述の制御信号が入力される。シフトレジスタ１１Ａは、シリアル信号である制御信号が入力された場合、シリアル−パラレル変換によって４ビットのパラレル信号に変換する。シフトレジスタ１１Ａは、当該パラレル信号を、スナバ回路１における４ビットのアドレス信号として、アドレスバッファ１１Ｂに出力する。
【００３７】
アドレスバッファ１１Ｂは、シフトレジスタ１１Ａから入力された４ビットのアドレス信号が入力された場合、入力された当該アドレス信号のうちの上位アドレスを行アドレス信号として行デコーダ１１Ｃに出力する。また、アドレスバッファ１１Ｂは、当該場合、入力された当該アドレス信号のうちの下位アドレスを列アドレス信号として列デコーダ１１Ｅに出力する。
【００３８】
行デコーダ１１Ｃは、アドレスバッファ１１Ｂから行アドレス信号が入力された場合、行アドレス対応情報に基づいて、入力された行アドレス信号を第１スイッチング素子制御信号にデコードする。行デコーダ１１Ｃは、デコードした第１スイッチング素子制御信号を行駆動回路１１Ｄに出力する。行アドレス対応情報は、複数の行アドレス信号のそれぞれについて、行アドレス信号と、行アドレス信号に応じた第１スイッチング素子制御信号とが対応付けられた情報のことである。第１スイッチング素子制御信号は、各第１スイッチング素子ＲＳの状態をオン状態とオフ状態とのいずれかに変化させる信号のことである。
【００３９】
行駆動回路１１Ｄは、行デコーダ１１Ｃから第１スイッチング素子制御信号が入力された場合、入力された第１スイッチング素子制御信号に応じて、各第１スイッチング素子ＲＳの状態を、オン状態とオフ状態とのいずれかに切り替える。
【００４０】
列デコーダ１１Ｅは、アドレスバッファ１１Ｂから列アドレス信号が入力された場合、列アドレス対応情報に基づいて、入力された列アドレス信号を第２スイッチング素子制御信号にデコードする。列デコーダ１１Ｅは、デコードした第２スイッチング素子制御信号を列駆動回路１１Ｆに出力する。列アドレス対応情報は、複数の列アドレス信号のそれぞれについて、列アドレス信号と、列アドレス信号に応じた第２スイッチング素子制御信号とが対応付けられた情報のことである。第２スイッチング素子制御信号は、各第２スイッチング素子ＣＳの状態をオン状態とオフ状態とのいずれかに変化させる信号のことである。
【００４１】
列駆動回路１１Ｆは、列デコーダ１１Ｅから第２スイッチング素子制御信号が入力された場合、入力された第２スイッチング素子制御信号に応じて、各第２スイッチング素子ＣＳの状態を、オン状態とオフ状態とのいずれかに切り替える。
【００４２】
ここで、図２は、４ビットの制御信号と、行アドレス信号と、第１スイッチング素子制御信号と、列アドレス信号と、第２スイッチング素子制御信号との対応関係の一例を示す真理値表である。図２に示したＲＳ１は、第１スイッチング素子ＲＳ１を示す。図２に示したＲＳ２は、第１スイッチング素子ＲＳ２を示す。図２に示したＲＳ３は、第１スイッチング素子ＲＳ３を示す。図２に示したＲＳ４は、第１スイッチング素子ＲＳ４を示す。図２に示したＣＳ１は、第２スイッチング素子ＣＳ１を示す。図２に示したＣＳ２は、第２スイッチング素子ＣＳ２を示す。図２に示したＣＳ３は、第２スイッチング素子ＣＳ３を示す。図２に示したＣＳ４は、第２スイッチング素子ＣＳ４を示す。
【００４３】
なお、図２に示した行アドレスと第１スイッチング素子制御信号との対応関係を示す真理値表は、前述の行アドレス対応情報の一例である。また、図２に示した列アドレスと第２スイッチング素子制御信号との対応関係を示す真理値表は、列アドレス対応情報の一例である。
【００４４】
図２に示した例では、アドレスバッファ１１Ｂは、例えば、制御信号として「００１１」が入力された場合、上位アドレスである「００」を行アドレス信号として行デコーダ１１Ｃに出力する。また、アドレスバッファ１１Ｂは、当該場合、下位アドレスである「１１」を列アドレス信号として列デコーダ１１Ｅに出力する。
【００４５】
また、図２に示した例では、行デコーダ１１Ｃは、例えば、行アドレス信号として「００」が入力された場合、第１スイッチング素子制御信号として、「０００１」を行駆動回路１１Ｄに出力する。列デコーダ１１Ｅは、列アドレス信号として「１１」が入力された場合、第２スイッチング素子制御信号として「１０００」を列駆動回路１１Ｆに出力する。
【００４６】
また、図２に示した例では、行駆動回路１１Ｄは、例えば、第１スイッチング素子制御信号として「０００１」が入力された場合、第１スイッチング素子ＲＳ１の状態をオフ状態に切り替える。行駆動回路１１Ｄは、当該場合、第１スイッチング素子ＲＳ２の状態をオフ状態に切り替える。行駆動回路１１Ｄは、当該場合、第１スイッチング素子ＲＳ３の状態をオフ状態に切り替える。行駆動回路１１Ｄは、当該場合、第１スイッチング素子ＲＳ４の状態をオン状態に切り替える。
【００４７】
また、図２に示した例では、列駆動回路１１Ｆは、例えば、第２スイッチング素子制御信号として「１０００」が入力された場合、第２スイッチング素子ＣＳ１の状態をオン状態に切り替える。列駆動回路１１Ｆは、当該場合、第２スイッチング素子ＣＳ２の状態をオフ状態に切り替える。列駆動回路１１Ｆは、当該場合、第２スイッチング素子ＣＳ３の状態をオフ状態に切り替える。列駆動回路１１Ｆは、当該場合、第２スイッチング素子ＣＳ４の状態をオフ状態に切り替える。
【００４８】
このように、スナバ回路１は、シフトレジスタ１１Ａに制御信号を入力することにより、各第１スイッチング素子ＲＳのそれぞれの状態をオン状態とオフ状態とのいずれかに切り替えることができる。その結果、スナバ回路１は、第１抵抗Ｒの抵抗値を容易に切り替えることができる。すなわち、スナバ回路１は、放射ノイズ測定時に行われる第１抵抗Ｒの抵抗値の調整に要する時間を短縮することができる。また、スナバ回路１は、シフトレジスタ１１Ａに制御信号を入力することにより、各第２スイッチング素子ＣＳのそれぞれの状態をオン状態とオフ状態とのいずれかに切り替えることができる。その結果、スナバ回路１は、第１コンデンサＣの静電容量を容易に切り替えることができる。すなわち、スナバ回路１は、放射ノイズ測定時に行われる第１コンデンサＣの抵抗値の調整に要する時間を短縮することができる。
【００４９】
＜スナバ回路の具体的な構成例＞
以下、図３を参照し、スナバ回路１の具体的な構成例について説明する。図３は、スナバ回路１の具体的な構成例を示す図である。
【００５０】
図３に示したように、スナバ回路１を具体的に構成する場合、例えば、第１スイッチング素子ＲＳは、電界効果トランジスタＲＴに置き換えられる。図３では、第１スイッチング素子ＲＳ１を置き換えた後の電界効果トランジスタＲＴが、電界効果トランジスタＲＴ１によって示している。図３では、第１スイッチング素子ＲＳ２を置き換えた後の電界効果トランジスタＲＴが、電界効果トランジスタＲＴ２によって示している。図３では、第１スイッチング素子ＲＳ３を置き換えた後の電界効果トランジスタＲＴが、電界効果トランジスタＲＴ３によって示している。図３では、第１スイッチング素子ＲＳ４を置き換えた後の電界効果トランジスタＲＴが、電界効果トランジスタＲＴ４によって示している。すなわち、図３に示した例では、行駆動回路１１Ｄは、前述の第１スイッチング素子制御信号に基づいて、電界効果トランジスタＲＴ１〜電界効果トランジスタＲＴ４のそれぞれの状態を切り替える。
【００５１】
また、図３に示したように、スナバ回路１を具体的に構成する場合、例えば、第２スイッチング素子ＣＳは、電界効果トランジスタＣＴに置き換えられる。図３では、第２スイッチング素子ＣＳ１を置き換えた後の電界効果トランジスタＣＴが、電界効果トランジスタＣＴ１によって示している。図３では、第２スイッチング素子ＣＳ２を置き換えた後の電界効果トランジスタＣＴが、電界効果トランジスタＣＴ２によって示している。図３では、第２スイッチング素子ＣＳ３を置き換えた後の電界効果トランジスタＣＴが、電界効果トランジスタＣＴ３によって示している。図３では、第２スイッチング素子ＣＳ４を置き換えた後の電界効果トランジスタＣＴが、電界効果トランジスタＣＴ４によって示している。すなわち、図３に示した例では、列駆動回路１１Ｆは、第２スイッチング素子制御信号に基づいて、電界効果トランジスタＣＴ１〜電界効果トランジスタＣＴ４のそれぞれの状態を切り替える。
【００５２】
また、図３に示したように、スナバ回路１を具体的に構成する場合、例えば、シフトレジスタ１１Ａ、アドレスバッファ１１Ｂ、行駆動回路１１Ｄ、列デコーダ１１Ｅのそれぞれには、電源電圧ＶＤＤ、ＶＳＳが供給される。また、当該場合、例えば、行駆動回路１１Ｄ、列駆動回路１１Ｆのそれぞれには、電源電圧ＶＤＲＶ、ＶＳＳが供給される。
【００５３】
このように、スナバ回路１は、第１スイッチング素子ＲＳとして電界効果トランジスタＲＴを用い、且つ、第２スイッチング素子ＣＳとして電界効果トランジスタＣＴを用いて具体的に構成することができる。
【００５４】
＜電界効果トランジスタとスナバ回路を備えたパワーモジュールのパッケージ構成例＞
以下、図４を参照し、電界効果トランジスタ２とスナバ回路１を備えたパワーモジュール３のパッケージ構成例について説明する。図４は、電界効果トランジスタ２とスナバ回路１を備えたパワーモジュール３のパッケージ構成例を示す図である。
【００５５】
図４に示したパワーモジュール３は、第１チップＣＰ１と、第２チップＣＰ２を備える。
【００５６】
第１チップＣＰ１は、スナバ回路１が集積されるチップである。第１チップＣＰ１の構成方法は、既知の方法であってもよく、これから開発される方法であってもよい。
【００５７】
図４に示した入力端子ＥＴＩは、シフトレジスタ１１Ａに制御信号を入力する入力端子である。図４に示した端子ＥＴ１は、シフトレジスタ１１Ａ、アドレスバッファ１１Ｂ、行デコーダ１１Ｃ、列デコーダ１１Ｅのそれぞれに対して電源電圧ＶＤＤを印加する端子である。図４に示した端子ＥＴ２は、行駆動回路１１Ｄ、列駆動回路１１Ｆのそれぞれに対して電源電圧ＶＤＲＶを印加する端子である。図４に示した端子ＥＴ３は、前述の第１抵抗Ｒが有する２つの端子のうち電界効果トランジスタ２のドレイン端子Ｄに接続される端子である。図４に示した例では、端子ＥＴ３は、ワイヤボンドによってドレイン端子Ｄと接続される。
【００５８】
図４に示した端子ＥＴ４は、シフトレジスタ１１Ａ、アドレスバッファ１１Ｂ、行デコーダ１１Ｃ、列デコーダ１１Ｅのそれぞれに対して電源電圧ＶＳＳを印加する端子である。図４に示した端子ＥＴ５は、行駆動回路１１Ｄ、列駆動回路１１Ｆのそれぞれに対して電源電圧ＶＳＳを印加する端子である。図４に示した端子ＥＴ６は、前述の第１コンデンサＣが有する２つの端子のうち電界効果トランジスタ２のソース端子Ｓに接続される端子である。図４に示した例では、端子ＥＴ６は、ワイヤボンドによってソース端子Ｓと接続される。
【００５９】
第２チップＣＰ２は、電界効果トランジスタ２が集積されるチップである。第２チップＣＰ２の構成方法は、既知の方法であってもよく、これから開発される方法であってもよい。
【００６０】
このように、電界効果トランジスタ２とスナバ回路１は、互いに異なる２つのチップに集積させることができる。そして、当該２つのチップ、すなわち、第１チップＣＰ１と第２チップＣＰ２は、パワーモジュール３として１つのパッケージに収めることができる。これは、スナバ回路１において、第１抵抗Ｒの付け替えを行うことなく、第１抵抗Ｒの抵抗値を変化させることができることによる効能の１つである。また、これは、スナバ回路１において、第１コンデンサＣの付け替えを行うことなく、第１コンデンサＣの静電容量を変化させることができることによる効能の１つである。
【００６１】
＜パワーモジュールの昇圧回路への適用例＞
以下、図５を参照し、図４に示したパワーモジュール３の昇圧回路１０１への適用例について説明する。図５は、図４に示したパワーモジュール３の昇圧回路１０１への適用例を示す図である。
【００６２】
図５に示した昇圧回路１０１は、直流電源ＥＰと、コイルＣＬと、ダイオードＤＤと、コンデンサＣＤと、パワーモジュール３と、ゲートドライバ４を備える。昇圧回路１０１は、負荷ＬＤと接続され、負荷ＬＤに直流電圧を供給する。
【００６３】
昇圧回路１０１では、直流電源ＥＰのプラス側の電源端子には、コイルＣＬが有する２つの端子のうちの一方と接続される。コイルＣＬが有する２つの端子のうちの他方は、ダイオードＤＤのアノードが接続される。ダイオードＤＤのカソードは、コンデンサＣＤが有する端子のうちの一方と接続される。コンデンサＣＤが有する端子のうちの他方は、直流電源ＥＰのマイナス側の電源端子と接続される。コイルＣＬとダイオードＤＤとの間を接続する伝送路には、パワーモジュール３が備える第２チップＣＰ２のドレイン端子Ｄが接続される。直流電源ＥＰのマイナス側の電源端子とコンデンサＣＤとの間を接続する伝送路には、パワーモジュール３が備える第２チップＣＰ２のソース端子Ｓが接続される。パワーモジュール３が備える第２チップＣＰ２のゲート端子Ｇには、ゲートドライバ４が有する出力端子が接続される。コンデンサＣＤの両端には、伝送路を介して、負荷ＬＤが接続される。
【００６４】
すなわち、昇圧回路１０１は、従来のスイッチング素子に代えてパワーモジュール３を備えた昇圧回路である。
【００６５】
また、昇圧回路１０１では、パワーモジュール３が備える入力端子ＥＴＩには、マイコン５から制御信号が入力される。これにより、昇圧回路１０１は、電界効果トランジスタ２のスイッチング時において発生するサージ電圧に起因するノイズを容易に抑制することができる。当該電界効果トランジスタ２は、パワーモジュール３が備える第２チップＣＰ２に集積される電界効果トランジスタ２のことである。
【００６６】
また、昇圧回路１０１では、ゲートドライバ４が有する入力端子には、マイコン５からＰＷＭ（Pulse  Width  Modulation）信号が入力される。これにより、ゲートドライバ４は、入力されたＰＷＭ信号に応じて、パワーモジュール３が備える第２チップＣＰ２に集積される電界効果トランジスタ２の状態をオン状態とオフ状態とのいずれかに切り替える。
【００６７】
また、昇圧回路１０１では、パワーモジュール３が備える入力端子ＥＴＩには、マイコン５から制御信号が入力される。これにより、昇圧回路１０１は、第２チップＣＰ２に集積される電界効果トランジスタ２のスイッチング時において発生するサージ電圧に起因するノイズを容易に抑制することができる。
【００６８】
なお、パワーモジュール３は、昇圧回路への適用に代えて、降圧回路等の他の回路におけるスイッチング素子として用いられてもよい。
【００６９】
＜パワーモジュールのインバータ回路への適用例＞
以下、図６を参照し、図４に示したパワーモジュール３のインバータ回路１０２への適用例について説明する。図６は、図４に示したパワーモジュール３のインバータ回路１０２への適用例を示す図である。
【００７０】
インバータ回路１０２は、マイコン６から入力されるＰＷＭ信号に応じて、三相直流モータＭのスイッチング制御を行う。
【００７１】
インバータ回路１０２は、ハイサイド側の３個のスイッチング素子として、３個のパワーモジュール３を備える。図６では、当該３つのパワーモジュール３のうち三相直流モータＭのＵ相に対応するパワーモジュール３を、パワーモジュール３ＵＨとして示している。図６では、当該３つのパワーモジュール３のうち三相直流モータＭのＶ相に対応するパワーモジュール３を、パワーモジュール３ＶＨとして示している。図６では、当該３つのパワーモジュール３のうち三相直流モータＭのＷ相に対応するパワーモジュール３を、パワーモジュール３ＷＨとして示している。
【００７２】
また、インバータ回路１０２は、ローサイド側の３個のスイッチング素子として、３個のパワーモジュール３を備える。図６では、当該３つのパワーモジュール３のうち三相直流モータＭのＵ相に対応するパワーモジュール３を、パワーモジュール３ＵＬとして示している。図６では、当該３つのパワーモジュール３のうち三相直流モータＭのＶ相に対応するパワーモジュール３を、パワーモジュール３ＶＬとして示している。図６では、当該３つのパワーモジュール３のうち三相直流モータＭのＷ相に対応するパワーモジュール３を、パワーモジュール３ＷＬとして示している。
【００７３】
ここで、ハイサイド側の３個のパワーモジュール３のそれぞれは、グラウンド電位が異なる。このため、インバータ回路１０２では、当該３つのパワーモジュール３のそれぞれには、アイソレータＩＳを介してマイコン６から制御信号が入力される。すなわち、インバータ回路１０２は、図６に示したように、３つのアイソレータＩＳを備える。
【００７４】
なお、図６に示したＰＷＭＵＨは、マイコン６からパワーモジュール３ＵＨに入力されるＰＷＭ信号を示す。図６に示したＰＷＭＶＨは、マイコン６からパワーモジュール３ＶＨに入力されるＰＷＭ信号を示す。図６に示したＰＷＭＷＨは、マイコン６からパワーモジュール３ＷＨに入力されるＰＷＭ信号を示す。図６に示したＰＷＭＵＬは、マイコン６からパワーモジュール３ＵＬに入力されるＰＷＭ信号を示す。図６に示したＰＷＭＶＬは、マイコン６からパワーモジュール３ＶＬに入力されるＰＷＭ信号を示す。図６に示したＰＷＭＷＬは、マイコン６からパワーモジュール３ＷＬに入力されるＰＷＭ信号を示す。
【００７５】
このように、図６に示した例では、インバータ回路１０２が６個のスイッチング素子として６つのパワーモジュール３を備える。これにより、インバータ回路１０２は、６個のパワーモジュール３が備える電界効果トランジスタ２のスイッチング時において発生するサージ電圧に起因するノイズを容易に抑制することができる。
【００７６】
＜パワーモジュールを備える電子機器の放射ノイズの測定方法＞
以下、図７及び図８を参照し、図４に示したパワーモジュール３を備える電子機器２０の放射ノイズの測定方法について説明する。
【００７７】
図７は、図４に示したパワーモジュール３を備える電子機器２０の放射ノイズの測定システムの構成例を示す図である。当該測定システムは、放射ノイズの測定が行われる対象となる電子機器２０と、アンテナＡＴを備えるレシーバ３０と、情報処理装置４０を備える。また、当該測定システムにおいて、電子機器２０は、電波暗室ＤＲの内側に設置されている。
【００７８】
電子機器２０は、例えば、コンバータ回路、インバータ回路等のスイッチング素子としてパワーモジュール３を備える回路、又は、当該回路を備えた各種の電子機器である。また、電子機器２０は、図７において図示しないマイコンを備える。以下では、説明の便宜上、当該マイコンを制御マイコンと称して説明する。制御マイコンは、電子機器２０が備えるパワーモジュール３に対して制御信号を入力する。そして、制御マイコンは、当該パワーモジュール３が備える第１抵抗Ｒの抵抗値と、当該パワーモジュール３が備える第１コンデンサＣの静電容量とを設定する。
【００７９】
アンテナＡＴは、電磁波を受信するアンテナである。アンテナＡＴは、レシーバ３０と接続される。ここで、アンテナＡＴは、電波暗室ＤＲの内側において、放射ノイズの測定に関する規格に応じた位置にされる。
【００８０】
レシーバ３０は、電波障害試験レシーバである。アンテナＡＴによって受信された電磁波の強度を、電子機器２０の放射ノイズの大きさを示す放射ノイズ情報として取得する。レシーバ３０は、アンテナＡＴから取得した放射ノイズ情報を情報処理装置４０に出力する。
【００８１】
情報処理装置４０は、例えば、ノートＰＣ（Personal  Computer）である。なお、情報処理装置４０は、ノートＰＣに代えて、ワークステーション、デスクトップＰＣ、タブレットＰＣ、多機能携帯電話端末（スマートフォン）、携帯電話端末、ＰＤＡ（Personal  Digital  Assistant）等の他の情報処理装置であってもよい。
【００８２】
情報処理装置４０は、レシーバ３０から放射ノイズ情報を取得する。そして、情報処理装置４０は、取得した放射ノイズ情報に応じた各種の処理を行う。当該各種の処理には、電子機器２０の放射ノイズについての解析、当該放射ノイズの評価等が含まれる。
【００８３】
また、情報処理装置４０は、通信ケーブルによって、電子機器２０が備えるマイコンと接続される。情報処理装置４０は、制御マイコンに制御信号を出力する。これにより、情報処理装置４０は、パワーモジュール３が備える第１抵抗Ｒの抵抗値を、当該制御信号に応じた抵抗値に設定する。また、情報処理装置４０は、パワーモジュール３が備える第１コンデンサＣの静電容量を、当該制御信号に応じた静電容量に設定する。
【００８４】
図８は、電子機器２０の放射ノイズの測定を情報処理装置４０が行う処理の流れの一例を示す図である。以下では、一例として、図８に示したステップＳ１１０の処理が行われるよりも前のタイミングにおいて、当該測定を開始する操作を情報処理装置４０が受け付けている場合について説明する。以下では、一例として、制御マイコンからＰＷＭ信号が周期的に電界効果トランジスタ２へ出力される場合について説明する。
【００８５】
情報処理装置４０は、複数の互いに異なるシリアル信号から１つずつ対象となるシリアル信号を制御信号として選択し、選択した制御信号毎にステップＳ１２０〜ステップＳ１４０の処理を繰り返し行う（ステップＳ１１０）。実施形態では、当該シリアル信号は、前述した通り、４ビットのシリアル信号である。また、実施形態では、複数の互いに異なるシリアル信号のそれぞれは、４つのビットそれぞれの値のうちの少なくとも１つの値が互いに異なる。例えば、「００００」のシリアル信号と、「０００１」のシリアル信号は、互いに異なるシリアル信号である。
【００８６】
情報処理装置４０は、ステップＳ１１０において選択された制御信号を、制御マイコンに入力する（ステップＳ１２０）。制御マイコンは、当該制御信号を入力された場合、入力された当該制御信号を第１チップＣＰ１に集積されるシフトレジスタ１１Ａに入力する。これにより、制御マイコンは、パワーモジュール３が備える第１抵抗Ｒの抵抗値を、当該制御信号に応じた抵抗値に設定する。また、制御マイコンは、パワーモジュール３が備える第１コンデンサＣの静電容量を、当該制御信号に応じた静電容量に設定する。
【００８７】
次に、情報処理装置４０は、電子機器２０の放射ノイズの大きさを示す放射ノイズ情報を取得する（ステップＳ１２０）。具体的には、情報処理装置４０は、アンテナＡＴにより検出された放射ノイズの大きさを示す放射ノイズ情報をレシーバ３０から取得する。
【００８８】
次に、情報処理装置４０は、ステップＳ１２０において取得した放射ノイズ情報を、情報処理装置４０が備える図示しない記憶部に記憶させる（ステップＳ１４０）。この際、情報処理装置４０は、ステップＳ１１０において選択された制御信号を対応付けた当該放射ノイズ情報を当該記憶部に記憶させる。
【００８９】
情報処理装置４０は、ステップＳ１４０の処理が行われた後、ステップＳ１１０に遷移し、次の制御信号を選択する。なお、情報処理装置４０は、ステップＳ１１０に遷移した際、次の制御信号として選択可能な未選択のシリアル信号が存在しない場合、ステップＳ１５０に遷移する。
【００９０】
ステップＳ１１０〜ステップＳ１４０の繰り返し処理が行われた後、情報処理装置４０は、放射ノイズ最小化制御信号を特定する（ステップＳ１５０）。具体的には、情報処理装置４０は、情報処理装置４０が備える記憶部に記憶された複数の放射ノイズ情報のうち大きさが最小の放射ノイズを示す放射ノイズ情報を特定する。情報処理装置４０は、特定した放射ノイズ情報に対応付けられた制御信号を、放射ノイズ最小化制御信号として特定する。
【００９１】
次に、情報処理装置４０は、ステップＳ１５０において特定した放射ノイズ最小化制御信号を、制御マイコンに入力し（ステップＳ１６０）、処理を終了する。制御マイコンは、放射ノイズ最小化制御信号を入力された場合、入力された放射ノイズ最小化制御信号をパワーモジュール３が備えるシフトレジスタ１１Ａに入力する。これにより、制御マイコンは、パワーモジュール３が備える第１抵抗Ｒの抵抗値を、放射ノイズ最小化制御信号に応じた抵抗値に設定する。また、制御マイコンは、パワーモジュール３が備える第１コンデンサＣの静電容量を、放射ノイズ最小化制御信号に応じた静電容量に設定する。
【００９２】
以上のような処理により、情報処理装置４０は、電子機器２０の放射ノイズの測定を行う。これにより、情報処理装置４０は、２つの調整のうちの少なくとも一方の調整と、電子機器２０の放射ノイズの測定とを繰り返すことなく、制御マイコンに放射ノイズ最小化制御信号を入力することができる。当該２つの調整は、電子機器２０が備える第１抵抗Ｒの抵抗値の調整と、電子機器２０が備える第１コンデンサＣの静電容量の調整とのそれぞれのことである。すなわち、情報処理装置４０は、電子機器２０の放射ノイズの最小化を自動で行うことができ、電子機器２０が備えるパワーモジュール３の調整に要する手間と時間を少なくすることができる。
【００９３】
図８に示したフローチャートの処理は、例えば、パワーモジュール３、又は、パワーモジュール３を備える電子機器の放射ノイズ測定時において行われる。例えば、放射ノイズ測定時において、ある生産ラインにおいて生産された複数のパワーモジュール３の中から１つサンプルが抽出され、抽出されたサンプルに対して当該処理が行われる。その際に特定された放射ノイズ最小化制御信号は、当該複数のパワーモジュール３のそれぞれに対して入力される。これにより、スナバ回路１は、当該複数のパワーモジュール３のそれぞれについての放射ノイズの抑制を、容易に実現させることができる。
【００９４】
なお、情報処理装置４０と制御マイコンとを接続する通信ケーブルには、デバッガが含まれる構成であってもよい。
【００９５】
＜実施形態の変形例＞
図７及び図８に示した例では、電子機器２０は、電子機器２０の放射ノイズの測定結果に基づいて、情報処理装置４０によって第１抵抗Ｒの抵抗値と第１コンデンサＣの静電容量との少なくとも一方の調整が行われた。実施形態の変形例では、電子機器２０は、電子機器２０の放射ノイズの測定を行うことなく、当該調整が行われる。
【００９６】
図９は、実施形態の変形例に係るスナバ回路１Ａが接続された電界効果トランジスタ２の具体的な構成例の一例を示す図である。スナバ回路１Ａは、電界効果トランジスタ２のスイッチング時に発生するサージ電圧を差動増幅し、差動増幅した差動増幅信号をマイコンに出力する。当該マイコンは、シフトレジスタ１１Ａに制御信号を入力するマイコンのことである。
【００９７】
図９に示したスナバ回路１Ａは、図３に示したスナバ回路１に抵抗Ｒ１１と抵抗Ｒ１２と差動増幅回路ＡＰとのそれぞれが接続された回路の一例である。なお、図９に示した電界効果トランジスタ２の構成は、図３に示した電界効果トランジスタ２の構成と同じ構成であるため、説明を省略する。
【００９８】
図９に示した例では、スナバ回路１Ａにおいて、ドレイン端子Ｄと第２抵抗Ｒ１との間を接続する伝送路は、抵抗Ｒ１１と接続される。抵抗Ｒ１１が有する２つの端子のうち当該伝送路と接続されない方の端子は、抵抗Ｒ１２が接続される。抵抗Ｒ１２が有する端子のうち抵抗Ｒ１１に接続されない方の端子は、差動増幅回路ＡＰの反転入力端子が接続される。当該端子と当該反転入力端子との間を接続する伝送路は、第２コンデンサＣ４とソース端子Ｓとの間を接続する伝送路と接続される。抵抗Ｒ１１と抵抗Ｒ１２との間を接続する伝送路は、差動増幅回路ＡＰの非反転入力端子と接続される。
【００９９】
なお、スナバ回路１Ａの構成のうち抵抗Ｒ１１、抵抗Ｒ１２、差動増幅回路ＡＰのそれぞれに関する構成以外の構成は、図３に示したスナバ回路１の構成と同じ構成であるため、説明を省略する。
【０１００】
このような構成により、スナバ回路１Ａは、電界効果トランジスタ２のスイッチング時においてサージ電圧が発生した場合、差動増幅回路ＡＰによって当該サージ電圧を差動増幅することができる。スナバ回路１は、差動増幅回路ＡＰによって差動増幅した差動増幅信号を、マイコンに出力する。当該マイコンは、シフトレジスタ１１Ａに制御信号を入力するマイコンのことである。なお、抵抗Ｒ１１と抵抗Ｒ１２は、サージ電圧を分圧する抵抗である。
【０１０１】
スナバ回路１Ａがこのような差動増幅信号を出力するため、シフトレジスタ１１Ａに制御信号を入力するマイコンは、取得した差動増幅信号の大きさが最も小さくなる制御信号を特定することができる。そして、当該マイコンは、特定した当該制御信号に基づいて、取得した差動増幅信号の大きさが最も小さくなるように、第１抵抗Ｒの抵抗値と第１コンデンサＣの静電容量との少なくとも一方の調整を行うことができる。すなわち、スナバ回路１Ａを備える電子機器２０は、当該電子機器２０の放射ノイズの測定を行うことなく、当該調整を行うことができる。その結果、スナバ回路１Ａは、当該電子機器２０の放射ノイズ測定時に行われる当該調整に要する時間を短縮することができる。
【０１０２】
このようなスナバ回路１Ａは、スナバ回路１と同様に、パワーモジュール３が備える第１チップＣＰ１に集積させることができる。以下では、説明の便宜上、スナバ回路１Ａを集積させたチップを第１チップＣＰ１Ａと称して説明する。また、以下では、説明の便宜上、第１チップＣＰ１の代わりに第１チップＣＰ１Ａを備えるパワーモジュール３を、パワーモジュール３Ａと称して説明する。
【０１０３】
図１０は、パワーモジュール３Ａを備える昇圧回路１０１Ａの構成の一例を示す図である。図１０に示したように、昇圧回路１０１Ａは、昇圧回路１０１におけるパワーモジュール３を、パワーモジュール３Ａに置き換えた回路である。このため、パワーモジュール３Ａは、前述の差動増幅信号をマイコン５Ａに出力する。マイコン５Ａは、マイコン５が有する機能に加えて、昇圧回路１０１Ａのパワーモジュール３Ａから差動増幅信号を取得する。マイコン５Ａは、取得した差動増幅信号に基づいて、差動増幅信号が最も小さくなる制御信号をパワーモジュール３Ａに入力する。これにより、昇圧回路１０１Ａは、放射ノイズの測定を行うことなく、電界効果トランジスタ２のスイッチング時において発生するサージ電圧を差動増幅した差動増幅信号に基づいて、放射ノイズを抑制することができる。
【０１０４】
また、図１１は、パワーモジュール３Ａを備えるインバータ回路１０２Ａの構成の一例を示す図である。ここで、図６に示したインバータ回路１０２は、前述した通り、６つのパワーモジュール３を備える。当該６つのパワーモジュール３は、パワーモジュール３ＵＨ、パワーモジュール３ＶＨ、パワーモジュール３ＷＨ、パワーモジュール３ＵＬ、パワーモジュール３ＶＬ、パワーモジュール３ＷＬのそれぞれのことである。これらのパワーモジュール３が備える電界効果トランジスタ２の構成は、互いに同じ構成である。このため、これら６つのパワーモジュール３のそれぞれは、スイッチング時においてほぼ同じ大きさのサージ電圧を発生させる。
【０１０５】
このような事情から、インバータ回路１０２Ａは、例えば、インバータ回路１０２におけるパワーモジュール３ＶＬを、パワーモジュール３Ａに置き換えた回路である。以下では、説明の便宜上、当該パワーモジュール３Ａを、パワーモジュール３ＡＶＬと称して説明する。なお、インバータ回路１０２Ａは、インバータ回路１０２におけるパワーモジュール３ＶＬ以外のパワーモジュール３のいずれかを、パワーモジュール３Ａに置き換えた回路であってもよい。また、インバータ回路１０２Ａは、インバータ回路１０２における２つ以上のパワーモジュール３を、パワーモジュール３Ａに置き換えた回路であってもよい。
【０１０６】
インバータ回路１０２Ａが備えるパワーモジュール３及びパワーモジュール３Ａには、マイコン６に代えて、マイコン６Ａから制御信号が入力される。マイコン６Ａは、パワーモジュール３ＡＶＬから差動増幅信号を取得する。マイコン６Ａは、取得した差動増幅信号に基づいて、差動増幅信号が最も小さくなる制御信号を、インバータ回路１０２Ａが備える５つのパワーモジュール３のそれぞれに入力する。また、マイコン６Ａは、当該制御信号を、インバータ回路１０２Ａが備えるパワーモジュール３ＡＶＬに入力する。ここで、当該５つのパワーモジュール３は、パワーモジュール３ＵＨ、パワーモジュール３ＶＨ、パワーモジュール３ＷＨ、パワーモジュール３ＵＬ、パワーモジュール３ＷＬのそれぞれのことである。これにより、インバータ回路１０２Ａは、放射ノイズの測定を行うことなく、電界効果トランジスタ２のスイッチング時において発生するサージ電圧を差動増幅した差動増幅信号に基づいて、放射ノイズを抑制することができる。
【０１０７】
図１２は、パワーモジュール３Ａにおける第１抵抗Ｒの抵抗値と第１コンデンサＣの静電容量との少なくとも一方の調整をマイコンが行う処理の流れの一例を示す図である。以下では、説明の便宜上、当該マイコンを、第２制御マイコンと称して説明する。以下では、一例として、図１２に示したステップＳ２１０の処理が行われるよりも前のタイミングにおいて、当該調整を開始する操作を第２制御マイコンが受け付けている場合について説明する。
【０１０８】
第２制御マイコンは、複数の互いに異なるシリアル信号から１つずつ対象となるシリアル信号を制御信号として選択し、選択した制御信号毎にステップＳ２２０〜ステップＳ２５０の処理を繰り返し行う（ステップＳ２１０）。
【０１０９】
第２制御マイコンは、ステップＳ２１０において選択された制御信号を、パワーモジュール３Ａが備えるスナバ回路１Ａのシフトレジスタ１１Ａに入力する（ステップＳ２２０）。これにより、第２制御マイコンは、パワーモジュール３Ａが備える第１抵抗Ｒの抵抗値を、当該制御信号に応じた抵抗値に設定する。また、制御マイコンは、パワーモジュール３が備える第１コンデンサＣの静電容量を、当該制御信号に応じた静電容量に設定する。
【０１１０】
次に、第２制御マイコンは、パワーモジュール３Ａが備える差動増幅回路ＡＰから差動増幅信号を取得する（ステップＳ２３０）。
【０１１１】
次に、第２制御マイコンは、ステップＳ２３０において取得した差動増幅信号に基づいて、サージ電圧のノイズレベルを評価する（ステップＳ２４０）。より具体的には、第２制御マイコンは、例えば、当該差動増幅信号に基づくＦＦＴ解析を行い、サージ電圧のノイズレベルを評価する。当該ノイズレベルの評価方法は、既知の方法であってもよく、これから開発される方法であってもよい。
【０１１２】
次に、第２制御マイコンは、ステップＳ２４０において評価したノイズレベルを示すノイズレベル情報を、第２制御マイコンが備える図示しない記憶部に記憶させる（ステップＳ２５０）。この際、第２制御マイコンは、ステップＳ２１０において選択された制御信号を対応付けた当該ノイズレベル情報を当該記憶部に記憶させる。
【０１１３】
第２制御マイコンは、ステップＳ２５０の処理が行われた後、ステップＳ２１０に遷移し、次の制御信号を選択する。なお、第２制御マイコンは、ステップＳ２１０に遷移した際、次の制御信号として選択可能な未選択のシリアル信号が存在しない場合、ステップＳ２６０に遷移する。
【０１１４】
ステップＳ２１０〜ステップＳ２５０の繰り返し処理が行われた後、第２制御マイコンは、ノイズレベル最小化制御信号を特定する（ステップＳ２６０）。具体的には、第２制御マイコンは、第２制御マイコンが備える記憶部に記憶された複数のノイズレベル情報のうちレベルが最小のノイズレベルを示すノイズレベル情報を特定する。第２制御マイコンは、特定したノイズレベル情報に対応付けられた制御信号を、ノイズレベル最小化制御信号として特定する。
【０１１５】
次に、第２制御マイコンは、ステップＳ２６０において特定したノイズレベル最小化制御信号を、パワーモジュール３Ａが備えるスナバ回路１Ａのシフトレジスタ１１Ａに入力し（ステップＳ２７０）、処理を終了する。これにより、第２制御マイコンは、パワーモジュール３Ａが備える第１抵抗Ｒの抵抗値を、ノイズレベル最小化制御信号に応じた抵抗値に設定する。また、第２制御マイコンは、パワーモジュール３Ａが備える第１コンデンサＣの静電容量を、ノイズレベル最小化制御信号に応じた静電容量に設定する。
【０１１６】
以上のような処理により、第２制御マイコンは、パワーモジュール３Ａにおける第１抵抗Ｒの抵抗値と第１コンデンサＣの静電容量との少なくとも一方の調整を行う。これにより、第２制御マイコンは、パワーモジュール３Ａ又はパワーモジュール３Ａを備えた電子機器の放射ノイズの測定を行うことなく、パワーモジュール３Ａにノイズレベル最小化制御信号を入力することができる。なお、第２制御マイコンは、情報処理装置の一例である。
【０１１７】
図１２に示したフローチャートの処理は、例えば、パワーモジュール３Ａ、又は、パワーモジュール３Ａを備える電子機器の放射ノイズ測定時に行われる。その際に特定されたノイズレベル最小化制御信号は、パワーモジュール３Ａに対して入力される。これにより、スナバ回路１Ａは、パワーモジュール３Ａの放射ノイズの抑制を、容易に実現させることができる。
【０１１８】
なお、上記において説明した例では、パワーモジュール３又はパワーモジュール３Ａは、電界効果トランジスタ２を１個のみ備えていた。しかしながら、パワーモジュール３又はパワーモジュール３Ａは、２個以上の電界効果トランジスタ２を備える構成であってもよい。すなわち、パワーモジュール３又はパワーモジュール３Ａは、２個以上の対象スイッチング素子を備える構成であってもよい。
【０１１９】
また、上記において説明したスナバ回路１Ａは、差動増幅回路ＡＰに代えて、電界効果トランジスタ２のドレイン端子Ｄとソース端子Ｓとの間の電圧を検出し、検出した当該電圧を示す情報を第２制御マイコンに出力する回路を備える構成であってもよい。すなわち、スナバ回路１Ａは、当該電圧を差動増幅させない構成であってもよい。
【０１２０】
以上のように、実施形態に係るスナバ回路は、対象となるスイッチング素子である対象スイッチング素子に接続されるスナバ回路であって、第１コンデンサと、抵抗値を変化させることができる第１抵抗と、を備える。これにより、スナバ回路は、放射ノイズ測定時に行われる第１抵抗の抵抗値の調整に要する時間を短縮することができる。
【０１２１】
また、スナバ回路では、第１抵抗は、直列に接続される２個以上の第２抵抗を含み、スナバ回路は、２個以上の第２抵抗のうち電気的に接続される第２抵抗の数を変化させる２個以上の第１スイッチング素子を更に備える、構成が用いられてもよい。
【０１２２】
また、スナバ回路では、２個以上の第２抵抗のうち両端に位置する２つの第２抵抗のうちの一方は、対象スイッチング素子が有する２つの端子のうちの一方の端子に接続され、２個以上の第２抵抗に含まれる個々の第２抵抗が有する２つの端子のうち第１抵抗において対象スイッチング素子と反対側に配置される端子のそれぞれには、第１スイッチング素子を挟んで、第１コンデンサが接続される、構成が用いられてもよい。
【０１２３】
また、スナバ回路は、第１コンデンサは、静電容量を変化させることができる、構成が用いられてもよい。
【０１２４】
また、スナバ回路は、第１コンデンサは、互いに並列に接続される２個以上の第２コンデンサと、２個以上の第２コンデンサに含まれる個々の第２コンデンサが有する２つの端子のうちのいずれか一方の電気的な接続状態を変化させる２個以上の第２スイッチング素子と、を含み、２個以上の第２コンデンサに含まれる個々の第２コンデンサが有する２つの端子のうちのいずれか一方には、２個以上の第２スイッチング素子のうちのいずれか１つの第２スイッチング素子が接続される、構成が用いられてもよい。
【０１２５】
また、スナバ回路は、対象スイッチング素子は、電界効果トランジスタである、構成が用いられてもよい。
【０１２６】
また、スナバ回路は、第１抵抗の抵抗値を制御する制御回路を備える、構成が用いられてもよい。
【０１２７】
以上、この発明の実施形態を、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない限り、変更、置換、削除等されてもよい。
【符号の説明】
【０１２８】
１、１Ａ…スナバ回路、２…電界効果トランジスタ、３、３Ａ、３ＡＶＬ、３ＵＨ、３ＵＬ、３ＶＨ、３ＶＬ、３ＷＨ、３ＷＬ…パワーモジュール、４…ゲートドライバ、５、５Ａ、６、６Ａ…マイコン、１１…制御回路、１１Ａ…シフトレジスタ、１１Ｂ…アドレスバッファ、１１Ｃ…行デコーダ、１１Ｄ…行駆動回路、１１Ｅ…列デコーダ、１１Ｆ…列駆動回路、２０…電子機器、３０…レシーバ、４０…情報処理装置、１０１、１０１Ａ…昇圧回路、１０２、１０２Ａ…インバータ回路、ＡＰ…差動増幅回路、ＡＴ…アンテナ、Ｃ…第１コンデンサ、Ｃ１〜Ｃ４…第２コンデンサ、ＣＤ…コンデンサ、ＣＬ…コイル、ＣＰ１、ＣＰ１Ａ…第１チップ、ＣＰ２…第２チップ、ＣＳ…第２スイッチング素子、ＣＳ１〜ＣＳ４…第２スイッチング素子、ＣＴ、ＣＴ１〜ＣＴ４、ＲＴ、ＲＴ１〜ＲＴ４…電界効果トランジスタ、Ｄ…ドレイン端子、ＤＤ…ダイオード、ＤＲ…電波暗室、ＥＬ１…伝送路、ＥＰ…直流電源、Ｇ…ゲート端子、ＩＳ…アイソレータ、ＬＤ…負荷、Ｍ…三相直流モータ、Ｒ…第１抵抗、Ｒ１〜Ｒ４…第２抵抗、Ｒ１１、Ｒ１２…抵抗、ＲＳ、ＲＳ１〜ＲＳ４…第１スイッチング素子、Ｓ…ソース端子
【図１】
2020103008.tif 000003
【図２】
2020103008.tif 000004
【図３】
2020103008.tif 000005
【図４】
2020103008.tif 000006
【図５】
2020103008.tif 000007
【図６】
2020103008.tif 000008
【図７】
2020103008.tif 000009
【図８】
2020103008.tif 000010
【図９】
2020103008.tif 000011
【図１０】
2020103008.tif 000012
【図１１】
2020103008.tif 000013
【図１２】
2020103008.tif 000014