(57)【要約】      （修正有）【課題】安定した電気特性を有し、信頼性の高く、導通時のリーク電流が小さく、高い周波数特性を有し、サブスレッショルドスイング値の小さいトランジスタを提供する。【解決手段】トランジスタ１０は、基板１００の上に形成された絶縁体１０１、導電体１０２、絶縁体１０３及び絶縁体１０４と、絶縁体１０４の上に形成された絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄと、絶縁体１０６ｃの上に形成された導電体１０８ａ、導電体１０８ｂ、導電体１１０ａ及び導電体１１０ｂと、絶縁体１０６ｄの上に形成された絶縁体１１２と、絶縁体１１２の上に形成された導電体１１４と、導電体１１４の上に形成された絶縁体１１６、絶縁体１１８、導電体１２０ａ及び導電体１２０ｂと、を有する。【選択図】図１
2020098912.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電体と、
前記第１の導電体上の第１の絶縁体及び第２の絶縁体と、
前記第２の絶縁体上の酸化物半導体と、
前記第２の絶縁体上の第１の電極と、
前記第１の電極上の第３の絶縁体及び第４の絶縁体と、
前記第４の絶縁体上の第２の導電体と、を有し、
前記酸化物半導体は、トランジスタのチャネル形成領域を有し、
前記第１の絶縁体及び前記第２の絶縁体は、前記トランジスタのゲート絶縁体として機能する領域を有し、
前記第１の導電体及び前記第２の導電体は、容量素子の一方の電極としての機能を有し、
前記第１の電極は、前記容量素子の他方の電極としての機能を有し、
前記第１の電極は、前記第１の絶縁体及び前記第２の絶縁体を介して前記第１の導電体と重なる領域を有し、
前記第１の電極と前記第１の導電体とが重なる領域は、前記第２の導電体と重なる領域を有し、
前記第１の電極と前記第２の導電体とが重なる領域は、前記第３の絶縁体と重なる領域と、前記第３の絶縁体と重ならない領域と、を有する、表示装置。
【請求項２】
第１の導電体と、
前記第１の導電体上の第１の絶縁体及び第２の絶縁体と、
前記第２の絶縁体上の酸化物半導体と、
前記第２の絶縁体上の第１の電極と、
前記第１の電極上の第３の絶縁体及び第４の絶縁体と、
前記第４の絶縁体上の第２の導電体と、を有し、
前記酸化物半導体は、トランジスタのチャネル形成領域を有し、
前記第１の絶縁体及び前記第２の絶縁体は、前記トランジスタのゲート絶縁体として機能する領域を有し、
前記第１の導電体及び前記第２の導電体は、容量素子の一方の電極としての機能を有し、
前記第１の電極は、前記容量素子の他方の電極としての機能を有し、
前記第１の電極は、前記第１の絶縁体及び前記第２の絶縁体を介して前記第１の導電体と重なる領域を有し、
前記第１の電極と前記第１の導電体とが重なる領域は、前記第２の導電体と重なる領域を有し、
前記第１の電極上において、前記第３の絶縁体は開口を有し、
前記開口において、前記第１の電極は前記第４の絶縁体を介して前記第２の導電体と重なる、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、トランジスタおよび半導体装置に関する。または、本発明は、例え
ば、トランジスタおよび半導体装置の製造方法に関する。または、本発明は、例えば、表
示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。ま
たは、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。ま
たは、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機
器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されて
いる。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている
。トランジスタに適用可能な半導体としてシリコンが知られている。
【０００５】
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶
シリコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適
用する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適で
ある。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用す
る場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いる
と好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ
光処理を行うことで形成する方法が知られる。
【０００６】
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタ
の開発が活発化している。酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ
−Ｚｎ酸化物を半導体素子へ利用することが開示されている（特許文献１参照。）。また
、１９９５年には、酸化物半導体を用いたトランジスタが発明されており、その電気特性
が開示されている（特許文献２参照。）。
【０００７】
酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタ、および
多結晶シリコンを用いたトランジスタとは異なる特徴を有する。例えば、酸化物半導体を
用いたトランジスタを適用した表示装置は、消費電力が低いことが知られている。酸化物
半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するト
ランジスタに用いることができる。また、酸化物半導体を用いたトランジスタは、高い電
界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。ま
た、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可
能であるため、設備投資を抑えられるメリットもある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開昭６３−２３９１１７
【特許文献２】特表平１１−５０５３７７
【発明の概要】
【発明が解決しようとする課題】
【０００９】
安定した電気特性を有するトランジスタを提供することを課題の一とする。または、非
導通時のリーク電流の小さいトランジスタを提供することを課題の一とする。または、高
い周波数特性を有するトランジスタを提供することを課題の一とする。または、ノーマリ
ーオフの電気特性を有するトランジスタを提供することを課題の一とする。または、サブ
スレッショルドスイング値の小さいトランジスタを提供することを課題の一とする。また
は、信頼性の高いトランジスタを提供することを課題の一とする。
【００１０】
または、該トランジスタを有する半導体装置を提供することを課題の一とする。または
、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体
装置、または該モジュールを有する電子機器を提供することを課題の一とする。または、
新規な半導体装置を提供することを課題の一とする。または、新規なモジュールを提供す
ることを課題の一とする。または、新規な電子機器を提供することを課題の一とする。
【００１１】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１２】
本発明の一態様は、基板上に形成された第１の絶縁体と、第１の絶縁体の上に形成され
た第１の酸化物絶縁体と、第１の酸化物絶縁体の上面の少なくとも一部に接して形成され
た酸化物半導体と、酸化物半導体の上面の少なくとも一部に接して形成された第２の酸化
物絶縁体と、第２の酸化物絶縁体の上面の少なくとも一部に接して形成された第３の酸化
物絶縁体と、第３の酸化物絶縁体の上に形成された第２の絶縁体と、第２の絶縁体の上に
形成された第１の導電体と、第１の導電体の上に形成された第３の絶縁体と、を有し、第
１の酸化物絶縁体の伝導帯下端のエネルギー準位は、酸化物半導体の伝導帯下端のエネル
ギー準位より真空準位に近く、第２の酸化物絶縁体の伝導帯下端のエネルギー準位は、酸
化物半導体の伝導帯下端のエネルギー準位より真空準位に近く、第３の酸化物絶縁体の伝
導帯下端のエネルギー準位は、第２の酸化物絶縁体の伝導帯下端のエネルギー準位より真
空準位に近く、第１の絶縁体は酸素を含み、第１の絶縁体は、昇温脱離ガス分析において
、酸素分子の脱離量が１．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上１．０×１０１
６ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であることを特徴とする半導体装置である。
【００１３】
また、本発明の他の一態様は、基板上に形成された第１の絶縁体と、第１の絶縁体の上
に形成された第１の酸化物絶縁体と、第１の酸化物絶縁体の上面の少なくとも一部に接し
て形成された酸化物半導体と、酸化物半導体の上面の少なくとも一部に接して形成された
第２の酸化物絶縁体と、第２の酸化物絶縁体の上面の少なくとも一部に接して形成された
第３の酸化物絶縁体と、第３の酸化物絶縁体の上に形成された第２の絶縁体と、第２の絶
縁体の上に形成された第１の導電体と、第１の導電体の上に形成された第３の絶縁体と、
を有し、第１の酸化物絶縁体のエネルギーギャップは、酸化物半導体のエネルギーギャッ
プより大きく、第２の酸化物絶縁体のエネルギーギャップは、酸化物半導体のエネルギー
ギャップより大きく、第３の酸化物絶縁体のエネルギーギャップは、第２の酸化物絶縁体
のエネルギーギャップより大きく、第１の絶縁体は酸素を含み、第１の絶縁体は、昇温脱
離ガス分析において、酸素分子の脱離量が１．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２
以上１．０×１０１６ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であることを特徴とする半導体装
置である。
【００１４】
上記の半導体装置において、さらに第２の導電体と、第３の導電体と、を有し、第２の
導電体は、第２の酸化物絶縁体の上面の少なくとも一部に接し、第３の酸化物絶縁体の下
面の少なくとも一部に接しており、第３の導電体は、第２の酸化物絶縁体の上面の少なく
とも一部に接し、第３の酸化物絶縁体の下面の少なくとも一部に接しており、第１の導電
体の少なくとも一部は、第２の導電体及び第３の導電体と重ならないように形成してもよ
い。
【００１５】
また、上記の半導体装置において、第２の導電体及び第３の導電体は、第１の酸化物絶
縁体及び酸化物半導体と重ならない領域において、第２の酸化物絶縁体の上面に接して形
成してもよい。
【００１６】
また、上記の半導体装置において、さらに第２の導電体と、第３の導電体と、を有し、
第２の導電体は、酸化物半導体の上面の少なくとも一部に接し、第２の酸化物絶縁体の下
面の少なくとも一部に接しており、第３の導電体は、酸化物半導体の上面の少なくとも一
部に接し、第２の酸化物絶縁体の下面の少なくとも一部に接しており、第１の導電体の少
なくとも一部は、第２の導電体及び第３の導電体と重ならないように形成してもよい。
【００１７】
また、上記の半導体装置において、第３の酸化物絶縁体は、元素Ｍ（Ｔｉ、Ｇａ、Ｙ、
Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）、亜鉛および酸素を有してもよい。
【００１８】
また、上記の半導体装置において、第２の導電体及び第３の導電体は積層構造であり、
第２の導電体及び第３の導電体の上側の層は、銀、銅、ルテニウム、イリジウム、白金及
び金から選ばれた一種以上の元素を含む金属、または銀、銅、ルテニウム、イリジウム、
白金及び金から選ばれた一種以上の元素を含む酸化物が用いられてもよい。
【００１９】
また、本発明の他の一態様は、基板上に形成された第１の絶縁体と、第１の絶縁体の上
に形成された第１の酸化物絶縁体と、第１の酸化物絶縁体の上面の少なくとも一部に接し
て形成された酸化物半導体と、酸化物半導体の上面の少なくとも一部に接して形成された
第１の導電体と、酸化物半導体の上面の少なくとも一部に接して形成された第２の導電体
と、第１の導電体と第２の導電体の上に形成され、酸化物半導体の上面の少なくとも一部
に接して形成された第２の酸化物絶縁体と、第２の酸化物絶縁体の上に形成された第２の
絶縁体と、第２の絶縁体の上に形成され、少なくとも一部が第１の導電体及び第２の導電
体と重ならないように形成された第３の導電体と、第３の導電体の上に形成され、少なく
とも一部が第１の絶縁体の上面と接して形成された第３の絶縁体と、を有し、第１の酸化
物絶縁体および第２の酸化物絶縁体の伝導帯下端のエネルギー準位は、酸化物半導体の伝
導帯下端のエネルギー準位より真空準位に近く、第１の絶縁体と第３の絶縁体が接した領
域と、酸化物半導体において、第１の導電体および第２の導電体と重ならず、第３の導電
体と重なる領域と、の距離が３μｍ以下であり、第１の絶縁体は酸素を含み、第１の絶縁
体は、昇温脱離ガス分析において、酸素分子の脱離量が１．０×１０１４ｍｏｌｅｃｕｌ
ｅｓ／ｃｍ２以上１．０×１０１６ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であることを特徴と
する半導体装置である。
【００２０】
また、上記の半導体装置において、第１の導電体の下面および第２の導電体の下面が第
１の絶縁体の上面と接しなくてもよい。
【００２１】
また、上記の半導体装置において、第１の導電体および第２の導電体は、第１の導電体
と重ならない領域において、少なくとも一部が第２の酸化物絶縁体を介して第３の絶縁体
と重なってもよい。
【００２２】
また、上記の半導体装置において、さらに第４の導電体及び第４の絶縁体を有し、第４
の導電体は、基板上に第１の絶縁膜より下に形成され、第４の絶縁体は、第４の導電体と
第１の絶縁体との間に形成され、第４の絶縁体は、ホウ素、アルミニウム、シリコン、ス
カンジウム、チタン、ガリウム、イットリウム、ジルコニウム、インジウム、ランタン、
セリウム、ネオジム、ハフニウムまたはタリウムを有する酸化物または窒化物であっても
よい。
【００２３】
また、上記の半導体装置において、第１の酸化物絶縁体、酸化物半導体及び第２の酸化
物絶縁体は、インジウム、元素Ｍ（Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎまた
はＨｆ）、亜鉛および酸素を有していてもよい。
【００２４】
また、上記の半導体装置において、第３の絶縁膜は、酸素及びアルミニウムを有してい
てもよい。
【００２５】
また、本発明の他の一態様は、基板上に第１の絶縁体を成膜し、第１の絶縁体の上に第
１の酸化物絶縁体、酸化物半導体、第１の導電体及び第２の導電体を形成し、酸化物半導
体、第１の導電体及び第２の導電体の上に第２の酸化物絶縁体を形成し、第２の酸化物絶
縁体の上に第２の絶縁体および第３の導電体を形成し、第３の導電体の上に、少なくとも
一部が第１の絶縁体と接するように、ＲＦスパッタリング法を用いて第３の絶縁体を成膜
し、酸素を含む雰囲気で熱処理を行うことを特徴とする半導体装置の作製方法である。
【００２６】
また、本発明の他の一態様は、基板上に第１の絶縁体を成膜し、第１の絶縁体の上に第
１の酸化物絶縁体、酸化物半導体、第１の導電体及び第２の導電体を形成し、酸化物半導
体、第１の導電体及び第２の導電体の上に第２の酸化物絶縁体を形成し、第２の酸化物絶
縁体の上に第２の絶縁体および第３の導電体を形成し、第３の導電体の上に、少なくとも
一部が第１の絶縁体と接するように、原子層成膜法を用いて第３の絶縁体を成膜し、第３
の絶縁体の上から酸素を添加し、酸素を含む雰囲気で熱処理を行うことを特徴とする半導
体装置の作製方法である。
【００２７】
また、上記の半導体装置の作製方法において、酸素の添加は、イオン注入法によって行
ってもよい。
【００２８】
また、上記の半導体装置の作製方法において、第１の酸化物絶縁体、酸化物半導体及び
第２の酸化物絶縁体は、インジウム、元素Ｍ（Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ
、ＳｎまたはＨｆ）、亜鉛および酸素を有してもよい。
【００２９】
また、上記の半導体装置の作製方法において、第３の絶縁膜は、酸素及びアルミニウム
を有してもよい。
【発明の効果】
【００３０】
安定した電気特性を有するトランジスタを提供することができる。または、非導通時の
リーク電流の小さいトランジスタを提供することができる。または、高い周波数特性を有
するトランジスタを提供することができる。または、ノーマリーオフの電気特性を有する
トランジスタを提供することができる。または、サブスレッショルドスイング値の小さい
トランジスタを提供することができる。または、信頼性の高いトランジスタを提供するこ
とができる。
【００３１】
または、該トランジスタを有する半導体装置を提供することができる。または、該半導
体装置を有するモジュールを提供することができる。または、該半導体装置、または該モ
ジュールを有する電子機器を提供することができる。または、新規な半導体装置を提供す
ることができる。または、新規なモジュールを提供することができる。または、新規な電
子機器を提供することができる。
【００３２】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明の一態様に係るトランジスタを説明する上面図および断面図。
【図２】本発明の一態様に係るバンド図。
【図３】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。
【図４】ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。
【図５】ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。
【図６】ａ−ｌｉｋｅ  ＯＳの断面ＴＥＭ像。
【図７】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図８】ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
【図９】ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。
【図１０】ｎｃ−ＯＳの成膜モデルを説明する模式図。
【図１１】本発明の一態様に係るトランジスタを説明する断面図。
【図１２】本発明の一態様に係るトランジスタを説明する断面図。
【図１３】本発明の一態様に係るトランジスタを説明する断面図。
【図１４】本発明の一態様に係るトランジスタを説明する断面図。
【図１５】本発明の一態様に係るトランジスタを説明する断面図。
【図１６】本発明の一態様に係るトランジスタを説明する断面図。
【図１７】本発明の一態様に係るトランジスタを説明する断面図。
【図１８】本発明の一態様に係るトランジスタの作製方法を説明する断面図。
【図１９】本発明の一態様に係るトランジスタの作製方法を説明する断面図。
【図２０】本発明の一態様に係るトランジスタの作製方法を説明する断面図。
【図２１】成膜装置を説明する模式図および断面図。
【図２２】本発明の一態様に係るトランジスタの作製方法を説明する断面図。
【図２３】本発明の一態様に係るトランジスタを説明する上面図および断面図。
【図２４】本発明の一態様に係るトランジスタを説明する断面図。
【図２５】本発明の一態様に係るトランジスタを説明する上面図および断面図。
【図２６】本発明の一態様に係るトランジスタを説明する断面図。
【図２７】本発明の一態様に係るトランジスタを説明する断面図。
【図２８】本発明の一態様に係るトランジスタを説明する断面図。
【図２９】本発明の一態様に係るトランジスタを説明する断面図。
【図３０】本発明の一態様に係るトランジスタを説明する断面図。
【図３１】本発明の一態様に係るトランジスタの作製方法を説明する断面図。
【図３２】本発明の一態様に係るトランジスタの作製方法を説明する断面図。
【図３３】本発明の一態様に係るトランジスタの作製方法を説明する断面図。
【図３４】本発明の一態様に係る半導体装置を示す回路図。
【図３５】本発明の一態様に係る半導体装置を示す断面図。
【図３６】本発明の一態様に係る半導体装置を示す断面図。
【図３７】本発明の一態様に係る半導体装置を示す断面図。
【図３８】本発明の一態様に係る記憶装置を示す回路図。
【図３９】本発明の一態様に係る半導体装置を示す断面図。
【図４０】本発明の一態様に係る半導体装置を示す断面図。
【図４１】本発明の一態様に係る半導体装置を示す断面図。
【図４２】本発明の一態様に係る半導体装置を示す回路図。
【図４３】本発明の一態様に係る半導体装置を示す断面図。
【図４４】本発明の一態様に係る半導体装置を示す上面図。
【図４５】本発明の一態様に係る半導体装置を示すブロック図。
【図４６】本発明の一態様に係る半導体装置を示す断面図。
【図４７】本発明の一態様に係る半導体装置を示す断面図。
【図４８】本発明の一態様に係る半導体装置を示す斜視図および断面図。
【図４９】本発明の一態様に係る半導体装置を示すブロック図。
【図５０】本発明の一態様に係る半導体装置を示す回路図。
【図５１】本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。
【図５２】本発明の一態様に係る半導体装置を示す回路図および断面図。
【図５３】本発明の一態様に係る電子機器を示す斜視図。
【図５４】実施例の計算に用いたモデルの断面図。
【図５５】実施例で計算したエネルギー準位のグラフ。
【図５６】実施例で計算したＩｄ−Ｖｇ特性のグラフ。
【図５７】実施例で測定したＩｄ−Ｖｇ特性のグラフ。
【図５８】実施例で測定したＴＤＳ分析の結果のグラフ。
【図５９】実施例で測定したＳＩＭＳ分析の結果のグラフ。
【図６０】実施例で測定したＩｄ−Ｖｇ特性のグラフ。
【図６１】実施例で測定した各種ばらつきのグラフ。
【図６２】実施例で測定したＳｈｉｆｔのばらつきのグラフ。
【図６３】実施例で測定したストレス試験の結果のグラフ。
【図６４】実施例で測定したＴＤＳ分析の結果のグラフ。
【図６５】実施例で測定した反応率曲線のグラフ。
【図６６】実施例で測定した昇温速度のグラフ。
【図６７】実施例で計算した昇温脱離信号のグラフ。
【図６８】実施例で測定したＴＤＳ分析の結果のグラフ。
【図６９】実施例で計算したＩｄ−Ｖｇ特性のグラフ。
【図７０】実施例で測定したストレス試験の結果のグラフ。
【図７１】実施例で測定したストレス試験の結果のグラフ。
【図７２】実施例で測定したストレス試験の結果のグラフ。
【図７３】実施例で測定したストレス試験の結果のグラフ。
【図７４】実施例で測定したストレス試験の結果のグラフ。
【図７５】実施例で測定したストレス時間による各種変動値のグラフ。
【図７６】実施例で測定したストレス時間による各種変動値のグラフ。
【図７７】実施例で測定したΔＳｈｉｆｔのばらつきのグラフ。
【発明を実施するための形態】
【００３４】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の
説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易
に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるも
のではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は
異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じ
くし、特に符号を付さない場合がある。
【００３５】
以下の実施の形態に示す構成は、実施の形態に示す他の構成に対して適宜、適用、組み
合わせ、又は置き換えなどを行って、本発明の一態様とすることができる。
【００３６】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張され
ている場合がある。
【００３７】
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替
えることが可能である。
【００３８】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位
）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能であ
る。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさ
によって決定される。したがって、「接地電位」などと記載されている場合であっても、
電位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場
合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場
合には、その電位を基準として、正の電位と負の電位が規定される。
【００３９】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積
層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」
などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数
詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００４０】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」と
しての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳
密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」
と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導
体」と言い換えることができる場合がある。
【００４１】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」と
しての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳
密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」
と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導
体」と言い換えることができる場合がある。
【００４２】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃
度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半
導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅ）が形成されることや、キャリア移動
度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半
導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２
族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば
、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒
素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を
形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不
純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１
５族元素などがある。
【００４３】
なお、本明細書において、Ａが濃度Ｂの領域を有する、と記載する場合、例えば、Ａの
ある領域における深さ方向全体が濃度Ｂである場合、Ａのある領域における深さ方向の平
均値が濃度Ｂである場合、Ａのある領域における深さ方向の中央値が濃度Ｂである場合、
Ａのある領域における深さ方向の最大値が濃度Ｂである場合、Ａのある領域における深さ
方向の最小値が濃度Ｂである場合、Ａのある領域における深さ方向の収束値が濃度Ｂであ
る場合、測定上Ａそのものの確からしい値の得られる領域が濃度Ｂである場合などを含む
。
【００４４】
また、本明細書において、Ａが大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂの領域を
有する、と記載する場合、例えば、Ａのある領域における全体が大きさＢ、長さＢ、厚さ
Ｂ、幅Ｂまたは距離Ｂである場合、Ａのある領域における平均値が大きさＢ、長さＢ、厚
さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における中央値が大きさＢ、長さＢ、
厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における最大値が大きさＢ、長さＢ
、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における最小値が大きさＢ、長さ
Ｂ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における収束値が大きさＢ、長
さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、測定上Ａそのものの確からしい値の得られ
る領域が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合などを含む。
【００４５】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラ
ンジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重
なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース
電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つ
のトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
【００４６】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中
で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される
領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つの
トランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
【００４７】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示され
るチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば
、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面
に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において
示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅
の方が大きくなる。
【００４８】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形
状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である
。
【００４９】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互い
に重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ
上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎ
ｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載し
た場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または
、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合が
ある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲
い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどに
よって、値を決定することができる。
【００５０】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求
める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチ
ャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００５１】
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図
または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形
状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記
載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状
を有すると読み替えることができる。
【００５２】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置
されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略
平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。
また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態
をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、
二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００５３】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
【００５４】
＜トランジスタ１＞
以下では、本発明の一態様に係る半導体装置の一例としてトランジスタの構成について
説明する。
【００５５】
図１（Ａ）乃至図１（Ｃ）を用いてトランジスタ１０の構成について説明する。図１（
Ａ）はトランジスタ１０の上面図である。図１（Ｂ）は図１（Ａ）の一点鎖線Ａ１−Ａ２
に対応する断面図であり、図１（Ｃ）は図１（Ａ）の一点鎖線Ａ３−Ａ４に対応する断面
図である。なお、一点鎖線Ａ１−Ａ２で示す領域では、トランジスタ１０のチャネル長方
向における構造を示しており、一点鎖線Ａ３−Ａ４で示す領域では、トランジスタ１０の
チャネル幅方向における構造を示している。また、図１（Ａ）において、絶縁体１０６ａ
、半導体１０６ｂ、絶縁体１０６ｃは、導電体１０８ａ、１０８ｂなどとほぼ重なるよう
に設けることができるが、上面図では見にくくなるため、絶縁体１０６ａ、半導体１０６
ｂ、絶縁体１０６ｃは少しずらして細い破線で表している。
【００５６】
図１（Ａ）乃至図１（Ｃ）に示すように、トランジスタ１０は、基板１００の上に形成
された絶縁体１０１、導電体１０２、絶縁体１０３及び絶縁体１０４と、絶縁体１０４の
上に形成された絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄと、
絶縁体１０６ｃの上に形成された導電体１０８ａ、導電体１０８ｂ、導電体１１０ａ及び
導電体１１０ｂと、絶縁体１０６ｄの上に形成された絶縁体１１２と、絶縁体１１２の上
に形成された導電体１１４と、導電体１１４の上に形成された絶縁体１１６、絶縁体１１
８、導電体１２０ａ及び導電体１２０ｂと、を有する。
【００５７】
ここで、絶縁体１０１、絶縁体１０３、絶縁体１０４、絶縁体１０６ａ、絶縁体１０６
ｃ、絶縁体１０６ｄ、絶縁体１１２、絶縁体１１６及び絶縁体１１８は、絶縁膜又は絶縁
層ということもできる。また、導電体１０２、導電体１０８ａ、導電体１０８ｂ、導電体
１１０ａ、導電体１１０ｂ、導電体１１４、導電体１２０ａおよび導電体１２０ｂは、導
電膜又は導電層ということもできる。また、半導体１０６ｂは、半導体膜又は半導体層と
いうこともできる。
【００５８】
なお、詳細は後述するが、絶縁体１０６ａ、絶縁体１０６ｃ及び絶縁体１０６ｄは、単
独で用いる場合、導電体、半導体または絶縁体として機能させることができる物質を用い
る場合がある。しかしながら、半導体１０６ｂと積層させてトランジスタを形成する場合
、電子は半導体１０６ｂ、半導体１０６ｂと絶縁体１０６ａの界面近傍、および半導体１
０６ｂと絶縁体１０６ｃの界面近傍などを流れ、絶縁体１０６ａ、絶縁体１０６ｃ及び絶
縁体１０６ｄは当該トランジスタのチャネルとして機能しない領域を有する。このため、
本明細書などにおいては、絶縁体１０６ａ、絶縁体１０６ｃ及び絶縁体１０６ｄを半導体
と記載せず、絶縁体と記載するものとする。
【００５９】
基板１００上に形成された絶縁体１０１の上に導電体１０２が形成されている。導電体
１０２は、絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄと重なっ
ている。導電体１０２の上に接して、導電体１０２を覆うように絶縁体１０３が形成され
ている。絶縁体１０３の上に絶縁体１０４が形成されている。
【００６０】
絶縁体１０４の上に絶縁体１０６ａが形成され、絶縁体１０６ａの上面の少なくとも一
部に接して半導体１０６ｂが形成され、半導体１０６ｂの上面の少なくとも一部に接して
絶縁体１０６ｃが形成される。図１（Ｂ）においては、絶縁体１０６ａ、半導体１０６ｂ
、絶縁体１０６ｃの端部が概略一致するように絶縁体１０６ａ、半導体１０６ｂ、絶縁体
１０６ｃが形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるも
のではない。
【００６１】
絶縁体１０６ｃの上面の少なくとも一部に接して導電体１０８ａ及び導電体１０８ｂが
形成されている。導電体１０８ａと導電体１０８ｂは離間して形成されており、図１（Ａ
）に示すように導電体１１４を挟んで対向して形成されていることが好ましい。また、図
１（Ｂ）に示すように、導電体１０８ａの上に接して導電体１１０ａを形成し、導電体１
０８ｂの上に接して導電体１１０ｂを形成して、導電体を積層構造としてもよい。
【００６２】
絶縁体１０６ｃの上面の少なくとも一部に接して絶縁体１０６ｄが形成される。絶縁体
１０６ｄは、導電体１０８ａと導電体１０８ｂに挟まれる領域において絶縁体１０６ｃと
接することが好ましい。図１（Ｂ）において絶縁体１０６ｄは、導電体１０８ａ及び導電
体１０８ｂ等を覆うように形成されているが、本実施の形態に示す半導体装置の構成はこ
れに限られるものではない。
【００６３】
絶縁体１０６ｄの上に絶縁体１１２が形成される。絶縁体１１２の上に、導電体１０８
ａと導電体１０８ｂの間に重なるように導電体１１４が形成される。図１（Ｂ）において
絶縁体１１２は、絶縁体１０６ｄ、導電体１０８ａ及び導電体１０８ｂ等を覆うように形
成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。
【００６４】
導電体１１４及び絶縁体１１２の上に絶縁体１１６が形成され、絶縁体１１６の上に絶
縁体１１８が形成される。絶縁体１１８の上に導電体１２０ａ及び導電体１２０ｂが形成
されている。導電体１２０ａ及び導電体１２０ｂは、絶縁体１０６ｄ、絶縁体１１２、絶
縁体１１６及び絶縁体１１８に形成された開口を介して、導電体１１０ａ及び導電体１１
０ｂと接続されている。
【００６５】
なお、図１（Ｅ）に示すように、導電体１１４は、絶縁体１１２、絶縁体１０６ｄ、絶
縁体１０４、絶縁体１０３などに形成された開口を介して導電体１０２と接続される構成
としてもよい。
【００６６】
＜半導体１＞
以下、半導体１０６ｂの詳細な構成について説明する。なお、本項目において、半導体
１０６ｂに加えて、絶縁体１０６ａ、絶縁体１０６ｃ及び絶縁体１０６ｄの構成について
も説明を行う。
【００６７】
半導体１０６ｂは、例えば、インジウムを含む酸化物半導体である。半導体１０６ｂは
、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導
体１０６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ
、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表すとする。ただし、元素Ｍとして、前述の元素
を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギー
が高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である
。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有
する元素である。また、半導体１０６ｂは、亜鉛を含むと好ましい。酸化物半導体は、亜
鉛を含むと結晶化しやすくなる場合がある。
【００６８】
ただし、半導体１０６ｂは、インジウムを含む酸化物半導体に限定されない。半導体１
０６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、
亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などで
あっても構わない。
【００６９】
例えば、絶縁体１０６ａおよび絶縁体１０６ｃは、半導体１０６ｂを構成する酸素以外
の元素一種以上、または二種以上から構成される酸化物半導体である。半導体１０６ｂを
構成する酸素以外の元素一種以上、または二種以上から絶縁体１０６ａおよび絶縁体１０
６ｃが構成されるため、絶縁体１０６ａと半導体１０６ｂとの界面、および半導体１０６
ｂと絶縁体１０６ｃとの界面において、欠陥準位が形成されにくい。
【００７０】
絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃは、少なくともインジウムを含
むと好ましい。なお、絶縁体１０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和
を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５
０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５
ａｔｏｍｉｃ％より高いとする。また、半導体１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、
ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉ
ｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ
％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、絶縁体１０６ｃがＩｎ−Ｍ−Ｚ
ｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎ
が５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが
２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、絶縁体１０６ｃ
は、絶縁体１０６ａと同種の酸化物を用いても構わない。ただし、絶縁体１０６ａまたは
／および絶縁体１０６ｃがインジウムを含まなくても構わない場合がある。例えば、絶縁
体１０６ａまたは／および絶縁体１０６ｃが酸化ガリウムまたはＧａ−Ｚｎ酸化物であっ
ても構わない。なお、絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃに含まれる
各元素の原子数が、簡単な整数比にならなくても構わない。
【００７１】
例えば、スパッタリング法を用いて成膜する場合、絶縁体１０６ａに用いるターゲット
の金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：２：４、Ｉｎ：Ｍ：Ｚｎ
＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：
Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：
Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉ
ｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６
、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６
：９、Ｉｎ：Ｍ：Ｚｎ＝１：１０：１等がある。また、絶縁体１０６ａに用いるターゲッ
トの金属元素の原子数比をＭ：Ｚｎ＝１０：１としてもよい。
【００７２】
また、例えば、スパッタリング法を用いて成膜する場合、半導体１０６ｂに用いるター
ゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ
：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：
２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝
４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等がある。特に、スパッタリングターゲッ
トとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される半導
体１０６ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
【００７３】
また、例えば、スパッタリング法を用いて成膜する場合、絶縁体１０６ｃに用いるター
ゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：２：４、Ｉｎ：Ｍ
：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ
：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、
Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：
３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：
６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝
１：６：９、Ｉｎ：Ｍ：Ｚｎ＝１：１０：１等がある。また、絶縁体１０６ｃに用いるタ
ーゲットの金属元素の原子数比をＭ：Ｚｎ＝１０：１としてもよい。
【００７４】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有す
る。そのため、絶縁体１０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム
原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さ
らに好ましくは９０％以上とする。
【００７５】
例えば、絶縁体１０６ｄは、絶縁体１０６ｃを構成する酸素以外の元素一種以上、また
は二種以上から構成される酸化物半導体である。絶縁体１０６ｃを構成する酸素以外の元
素一種以上、または二種以上から絶縁体１０６ｄが構成されるため、絶縁体１０６ｃと絶
縁体１０６ｄとの界面において、欠陥準位が形成されにくい。
【００７６】
絶縁体１０６ｄは、絶縁体１０６ｃと比較して含まれるインジウムの量が少ないことが
好ましい。絶縁体１０６ｄは、インジウムを含まないことがより好ましい。例えば、絶縁
体１０６ｄは、酸化ガリウムやＧａ−Ｚｎ酸化物やＩｎ−Ｇａ−Ｚｎ酸化物などを用いる
ことができる。なお、絶縁体１０６ｄに含まれる各元素の原子数は、簡単な整数比になら
なくても構わない。例えば、スパッタリング法を用いて成膜する場合、絶縁体１０６ｄに
用いるターゲットの金属元素の原子数比の代表例としては、Ｇａ：Ｚｎ＝１０：１等があ
る。
【００７７】
このように、絶縁体１０６ｄにインジウムの含有量の少ない酸化物半導体、より好まし
くはインジウムを含まない酸化物半導体を用いることにより、絶縁体１０６ｄからトラン
ジスタ１０のゲート絶縁膜として機能する絶縁体１１２にインジウムが拡散することを低
減できる。ここで、絶縁体１１２中または絶縁体１１２と絶縁体１０６ｄの界面にインジ
ウムが拡散しているとトランジスタのリーク電流が増大する要因となる。しかしながら、
絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃと絶縁体１１２の間に、インジウムの
含有量の少ない酸化物半導体、より好ましくはインジウムを含まない酸化物半導体である
絶縁体１０６ｄを設けることにより、絶縁体１１２中または絶縁体１１２と絶縁体１０６
ｄの界面におけるインジウムを低減し、リーク電流の増大を抑制することができる。さら
にこのような構成とすることにより、リーク電流の増大を抑制しつつ、絶縁体１０６ａ、
半導体１０６ｂ、絶縁体１０６ｃ中のインジウムの含有量を多くし、オン電流の増大を図
ることができる。
【００７８】
半導体１０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体１０
６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．
８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。ここで
、絶縁体１０６ａのエネルギーギャップは、半導体１０６ｂのエネルギーギャップより大
きい。また、絶縁体１０６ｃのエネルギーギャップは、半導体１０６ｂのエネルギーギャ
ップより大きい。また、絶縁体１０６ｄのエネルギーギャップは、絶縁体１０６ｃのエネ
ルギーギャップより大きい。
【００７９】
半導体１０６ｂは、絶縁体１０６ａおよび絶縁体１０６ｃよりも電子親和力の大きい酸
化物を用いる。例えば、半導体１０６ｂとして、絶縁体１０６ａおよび絶縁体１０６ｃよ
りも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅ
Ｖ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。また
、絶縁体１０６ｃは、絶縁体１０６ｄよりも電子親和力の大きい酸化物を用いる。なお、
電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。言い換えると、絶縁体
１０６ａの伝導帯下端のエネルギー準位は、半導体１０６ｂの伝導帯下端のエネルギー準
位より真空準位に近い。また、絶縁体１０６ｃの伝導帯下端のエネルギー準位は、半導体
１０６ｂの伝導帯下端のエネルギー準位より真空準位に近い。絶縁体１０６ｄの伝導帯下
端のエネルギー準位は、絶縁体１０６ｃの伝導帯下端のエネルギー準位より真空準位に近
い。
【００８０】
このとき、ゲート電圧を印加すると、絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６
ｃ及び絶縁体１０６ｄのうち、電子親和力の大きい半導体１０６ｂにチャネルが形成され
る。
【００８１】
上記の通り、絶縁体１０６ａ、絶縁体１０６ｃ及び絶縁体１０６ｄは、単独で用いる場
合、導電体、半導体または絶縁体として機能させることができる物質からなる。しかしな
がら、半導体１０６ｂと積層させてトランジスタを形成する場合、電子は半導体１０６ｂ
、半導体１０６ｂと絶縁体１０６ａの界面近傍、及び半導体１０６ｂと絶縁体１０６ｃの
界面近傍などを流れ、絶縁体１０６ａ、絶縁体１０６ｃ及び絶縁体１０６ｄは当該トラン
ジスタのチャネルとして機能しない領域を有する。このため、本明細書などにおいては、
絶縁体１０６ａ、絶縁体１０６ｃ及び絶縁体１０６ｄを半導体と記載せず、絶縁体と記載
するものとする。なお、絶縁体１０６ａ、絶縁体１０６ｃ及び絶縁体１０６ｄを絶縁体と
記載するのは、あくまで半導体１０６ｂと比較してトランジスタの機能上絶縁体に近い機
能を有するためなので、絶縁体１０６ａ、絶縁体１０６ｃ及び絶縁体１０６ｄとして、半
導体１０６ｂに用いることができる物質を用いる場合もある。
【００８２】
ここで、絶縁体１０６ａと半導体１０６ｂとの間には、絶縁体１０６ａと半導体１０６
ｂとの混合領域を有する場合がある。また、半導体１０６ｂと絶縁体１０６ｃとの間には
、半導体１０６ｂと絶縁体１０６ｃとの混合領域を有する場合がある。また、絶縁体１０
６ｃと絶縁体１０６ｄとの間には、絶縁体１０６ｃと絶縁体１０６ｄとの混合領域を有す
る場合がある。混合領域は、欠陥準位密度が低くなる。そのため、絶縁体１０６ａ、半導
体１０６ｂ、絶縁体１０６ｃ及び絶縁体１０６ｄの積層体は、それぞれの界面近傍におい
て、エネルギーが連続的に変化する（連続接合ともいう。）バンド図となる（図２参照。
）。なお、絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ及び絶縁体１０６ｄは、そ
れぞれの界面を明確に判別できない場合がある。
【００８３】
このとき、電子は、絶縁体１０６ａ中、絶縁体１０６ｃ中及び絶縁体１０６ｄ中ではな
く、半導体１０６ｂ中を主として移動する。上述したように、絶縁体１０６ａと半導体１
０６ｂとの界面における欠陥準位密度、および半導体１０６ｂと絶縁体１０６ｃとの界面
における欠陥準位密度を低くすることによって、半導体１０６ｂ中で電子の移動が阻害さ
れることが少なく、トランジスタのオン電流を高くすることができる。
【００８４】
また、上述した通り、インジウムの含有量の少ない酸化物半導体、より好ましくはイン
ジウムを含まない酸化物半導体である絶縁体１０６ｄを、ゲート絶縁膜として機能する絶
縁体１１２に接して形成することにより、絶縁体１１２中または絶縁体１１２と絶縁体１
０６ｄの界面におけるインジウムを低減することができる。これにより、トランジスタ１
０のリーク電流の増大を抑制できる。しかしながら、半導体１０６ｂの上に絶縁体１０６
ｄを直接接して形成すると、半導体１０６ｂと絶縁体１０６ｄに含有される金属元素の違
いや、半導体１０６ｂと絶縁体１０６ｄの電子親和力の差によって、半導体１０６ｂと絶
縁体１０６ｄの界面における欠陥準位密度が大きくなる恐れがある。
【００８５】
これに対して、絶縁体１０６ｃは、含有される元素及び電子親和力において、絶縁体１
０６ｄよりも半導体１０６ｂに近しい。このような絶縁体１０６ｃを、半導体１０６ｂと
絶縁体１０６ｄの間に形成することにより、半導体１０６ｂと絶縁体１０６ｄを直接接し
て形成する場合より、半導体１０６ｂに接する界面（半導体１０６ｂと絶縁体１０６ｃの
界面）における欠陥準位密度を小さくすることができる。
【００８６】
これにより、半導体１０６ｂと絶縁体１０６ｃの界面における欠陥準位密度が低くなり
、半導体１０６ｂ中で電子の移動が阻害されることが少なくなる。よって、このような構
成とすることにより移動度の向上を図ることもできる。また、トランジスタのドレイン電
流のノイズの要因の一つとして、１／ｆノイズが挙げられる。１／ｆノイズとは、周波数
ｆに反比例して大きくなる電流揺らぎの周波数成分のことを指す。１／ｆノイズの物理モ
デルとして、キャリアである電子が散乱され移動度が変化することを要因とするモデルが
ある。つまり、欠陥準位密度を低減し、移動度の向上を図ることによって、１／ｆノイズ
の低減を図ることができる。また、１／ｆノイズの低減を図ることにより、周波数が高く
てもトランジスタのノイズを低くすることができるので、周波数特性の高いトランジスタ
を提供することができる。
【００８７】
以上のような構造で絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１０６
ｄを設けることにより、リーク電流の増大を抑制し、且つ１／ｆノイズの抑制を図ること
ができる。
【００８８】
また、トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くす
ることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動す
ると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合
にも阻害される。
【００８９】
トランジスタのオン電流を高くするためには、例えば、半導体１０６ｂの上面または下
面（被形成面、ここでは絶縁体１０６ａ）の、１μｍ×１μｍの範囲における二乗平均平
方根（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．
６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすれば
よい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満
、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４
ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともい
う。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ま
しくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノ
テクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定
することができる。
【００９０】
また、トランジスタのオン電流を高くするためには、絶縁体１０６ｃの厚さは小さいほ
ど好ましい。絶縁体１０６ｃの厚さは、絶縁体１０６ａの厚さより小さく、半導体１０６
ｂの厚さより小さいことが好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さ
らに好ましくは３ｎｍ以下の領域を有する絶縁体１０６ｃとすればよい。一方、絶縁体１
０６ｃは、チャネルの形成される半導体１０６ｂへ、隣接する絶縁体を構成する酸素以外
の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため
、絶縁体１０６ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上
、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する絶縁体１０
６ｃとすればよい。また、絶縁体１０６ｃは、絶縁体１０４などから放出される酸素の外
方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
【００９１】
また、トランジスタのオン電流を高くするためには、絶縁体１０６ｄの厚さは小さいほ
ど好ましい。絶縁体１０６ｄの厚さと絶縁体１０６ｃの厚さの和は、半導体１０６ｂの厚
さより小さいことが好ましい。
【００９２】
また、信頼性を高くするためには、絶縁体１０６ａは厚く、絶縁体１０６ｃは薄いこと
が好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎ
ｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する絶縁体１０６ａとすればよい
。絶縁体１０６ａの厚さを、厚くすることで、隣接する絶縁体と絶縁体１０６ａとの界面
からチャネルの形成される半導体１０６ｂまでの距離を離すことができる。ただし、半導
体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０
ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する絶縁体１０６ａとすれば
よい。
【００９３】
例えば、半導体１０６ｂと絶縁体１０６ａとの間に、例えば、二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）におい
て、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好まし
くは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに
好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下の
シリコン濃度となる領域を有する。また、半導体１０６ｂと絶縁体１０６ｃとの間に、Ｓ
ＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３
以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３
以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／
ｃｍ３以下のシリコン濃度となる領域を有する。
【００９４】
また、半導体１０６ｂの水素濃度を低減するために、絶縁体１０６ａおよび絶縁体１０
６ｃの水素濃度を低減すると好ましい。絶縁体１０６ａおよび絶縁体１０６ｃは、ＳＩＭ
Ｓにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下
、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下
、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３
以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／
ｃｍ３以下の水素濃度となる領域を有する。また、半導体１０６ｂの窒素濃度を低減する
ために、絶縁体１０６ａおよび絶縁体１０６ｃの窒素濃度を低減すると好ましい。絶縁体
１０６ａおよび絶縁体１０６ｃは、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３
以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３
以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃ
ｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍ
ｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
【００９５】
ここで、図１（Ｄ）に絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃの中央近傍の
拡大断面図を示す。図１（Ｂ）及び（Ｄ）に示すように、半導体１０６ｂ又は絶縁体１０
６ｃなどの導電体１０８ａ又は導電体１０８ｂと接する領域（図１（Ｂ）及び図１（Ｄ）
では点線で表示）に低抵抗領域１０９ａ及び低抵抗領域１０９ｂが形成されることがある
。低抵抗領域１０９ａ及び低抵抗領域１０９ｂは、主に、半導体１０６ｂ又は絶縁体１０
６ｃが接した導電体１０８ａ又は導電体１０８ｂに酸素を引き抜かれる、又は導電体１０
８ａ又は導電体１０８ｂに含まれる導電材料が半導体１０６ｂ又は絶縁体１０６ｃ中の元
素と結合することにより形成される。このような低抵抗領域１０９ａ及び低抵抗領域１０
９ｂが形成されることにより、導電体１０８ａ又は導電体１０８ｂと半導体１０６ｂ又は
絶縁体１０６ｃとの接触抵抗を低減することが可能となるのでトランジスタ１０のオン電
流を増大させることができる。
【００９６】
また、図示してはいないが、絶縁体１０６ａと導電体１０８ａ又は導電体１０８ｂとが
接する領域においても低抵抗領域が形成されることもある。また、以降の図面においても
同様の点線は低抵抗領域を指し示すものとする。
【００９７】
また、図１（Ｄ）に示すように、絶縁体１０６ｃは、導電体１０８ａと導電体１０８ｂ
の間に導電体１０８ａ及び導電体１０８ｂと重なった領域より膜厚の薄い領域を有するこ
とがある。これは、導電体１０８ａ及び導電体１０８ｂを形成する際に、絶縁体１０６ｃ
の上面の一部を除去することにより形成される。絶縁体１０６ｃの上面には、導電体１０
８ａ及び導電体１０８ｂとなる導電体を成膜した際に、低抵抗領域１０９ａ及び１０９ｂ
と同様の抵抗の低い領域が形成される場合がある。このように、絶縁体１０６ｃの上面の
導電体１０８ａと導電体１０８ｂの間に位置する領域を除去することにより、絶縁体１０
６ｃの上面の抵抗が低い領域にチャネルが形成されることを防ぐことができる。また、以
降の図面において、拡大図などで膜厚の薄い領域を示さない場合でも、同様の膜厚の薄い
領域が形成されている場合がある。
【００９８】
＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。
【００９９】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅ
ｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化
物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−
ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などが
ある。
【０１００】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ
−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
【０１０１】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。
【０１０２】
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕ
ｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期
構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌ
ｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である
。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体に近
い。
【０１０３】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０１０４】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一種である。
【０１０５】
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって
解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４
の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行
うと、図３（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピー
クは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳで
は、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともい
う。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ
−ＯＳは、該ピークを示さないことが好ましい。
【０１０６】
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、
ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定
し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）
を行っても、図３（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺ
ｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図３（Ｃ）に示すよう
に（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲ
Ｄを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であること
が確認できる。
【０１０７】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプロ
ーブ径が３００ｎｍの電子線を入射させると、図３（Ｄ）に示すような回折パターン（制
限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉｎ
ＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回
折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面
または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に
垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３（Ｅ）に
示す。図３（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径
が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレット
のａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３（Ｅ）における第１リン
グは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考え
られる。また、図３（Ｅ）における第２リングは（１１０）面などに起因すると考えられ
る。
【０１０８】
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍ
ｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析
像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができ
る。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡ
Ｃ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１０９】
図４（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能Ｔ
ＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂ
ｅｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分
解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、
例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによ
って観察することができる。
【０１１０】
図４（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することが
できる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわ
かる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこと
もできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎ
ｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ
−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上
面と平行となる。
【０１１１】
また、図４（Ｂ）および図４（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−
ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図４（Ｄ）および図４（Ｅ）は、それぞ
れ図４（Ｂ）および図４（Ｃ）を画像処理した像である。以下では、画像処理の方法につ
いて説明する。まず、図４（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ  Ｆｏｕｒｉｅ
ｒ  Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像
において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理
する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓ
ｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を
取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング
像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示して
いる。
【０１１２】
図４（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、
一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部であ
る。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレ
ットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
【０１１３】
図４（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線
で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を確
認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形
や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによ
って結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面
方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離
が変化することなどによって、歪みを許容することができるためと考えられる。
【０１１４】
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において
複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、Ｃ
ＡＡＣ−ＯＳを、ＣＡＡ  ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ  ａ−ｂ−ｐ
ｌａｎｅ−ａｎｃｈｏｒｅｄ  ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもで
きる。
【０１１５】
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠
陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡ
ＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−Ｏ
Ｓは、酸素欠損の少ない酸化物半導体ということもできる。不純物および酸素欠損の少な
いＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、キャリア密
度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましく
は１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすることができる。そ
のような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。
ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する
酸化物半導体であるといえる。
【０１１６】
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源と
なる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、
水素を捕獲することによってキャリア発生源となる場合がある。
【０１１７】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
【０１１８】
また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少
ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間
が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、
欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合
がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼
性の高いトランジスタとなる。
【０１１９】
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキ
ャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたト
ランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０１２０】
酸化物半導体中の酸素欠損に捕獲された水素（以下ＶＯＨと呼ぶことがある。）は、キ
ャリアに対して散乱中心として機能する。このため、ＶＯＨが形成されることにより、ト
ランジスタの移動度やＳ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ  ｓｗｉｎｇ  ｖａｌｕｅ）の悪
化が引き起こされる。これに対して、不純物である水素を低減し、酸素欠損も低減するこ
とが重要である。酸素欠損は、酸化物半導体に酸素を供給することによって、補填するこ
とができる。
【０１２１】
酸素欠損の補填は、酸化物半導体に接して設けられる酸化シリコンなどの絶縁体中の過
剰酸素（以下、ｅｘ−Ｏと呼ぶことがある。）を用いることが好ましい。このとき、酸素
欠損に捕獲された水素ＶＯＨに過剰酸素ｅｘ−Ｏが作用することで、ＯＨが形成される可
能性がある。このＯＨは、浅い位置のＤＯＳ（ｓｈａｌｌｏｗ  ｌｅｖｅｌ  ＤＯＳ）と
して機能するおそれがある。これにより、以下の式に表されるように、半導体中のキャリ
アである電子がＯＨに捕獲されたり、捕獲されたキャリアである電子が放出されたりする
。
【０１２２】
【化１】
2020098912.tif 000003
【０１２３】
このようなＯＨは、酸化物半導体に含まれるＺｎと結合し、ＺｎＯＨとなることにより
安定する。このようにして、ＯＨは、浅い位置のＤＯＳとしての機能を失うと推察される
。このためには、上記トランジスタ１０においては、絶縁体１０６ａ、半導体１０６ｂ、
絶縁体１０６ｃ、絶縁体１０６ｄが亜鉛を過剰に含むことが好ましい。例えば、絶縁体１
０６ａおよび／または絶縁体１０６ｃとして、上記のＩｎ：Ｍ：Ｚｎ＝１：４：５のター
ゲットを用いて成膜した酸化物半導体などを用いることが好ましい。特に、最も下の層の
絶縁体１０６ａにＩｎ：Ｍ：Ｚｎ＝１：４：５のターゲットを用いて成膜した酸化物半導
体を用いることにより、絶縁体１０６ａからＺｎが放出され、半導体１０６ｂ、絶縁体１
０６ｃおよび絶縁体１０６ｄのバルク中および／または界面にＺｎが拡散する。これによ
り、より多くのＯＨとＺｎを結合させることができる。
【０１２４】
このような構成にすることによって、トランジスタの酸化物半導体において、浅い位置
のＤＯＳの形成を低減することができる。これにより、トランジスタ中のキャリア電子の
移動を阻害する要因が低減されるので、オン電流の増大、移動度の向上、Ｓ値が良好にな
るなどの効果が得られる。
【０１２５】
また、酸化物半導体において亜鉛は比較的結晶構造を形成しやすい。このため、絶縁体
１０６ａ、半導体１０６ｂ、絶縁体１０６ｃに多くの亜鉛を含ませることにより、上記の
ＣＡＡＣ−ＯＳを形成しやすくなる。
【０１２６】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０１２７】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対
し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０１２８】
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎ
ｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図５
（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測され
る。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナ
ノビーム電子回折パターン）を図５（Ｂ）に示す。図５（Ｂ）より、リング状の領域内に
複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子
線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射さ
せることでは秩序性が確認される。
【０１２９】
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると
、図５（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測
される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序
性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているた
め、規則的な電子回折パターンが観測されない領域もある。
【０１３０】
図５（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分
解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所など
のように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない
領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさで
あり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１
０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ
ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがあ
る。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
【０１３１】
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特
に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見
られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶
質酸化物半導体と区別が付かない場合がある。
【０１３２】
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを
、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化
物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体と呼ぶこともできる。
【０１３３】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０１３４】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
【０１３５】
図６に、ａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図６（Ａ）は電
子照射開始時におけるａ−ｌｉｋｅ  ＯＳの高分解能断面ＴＥＭ像である。図６（Ｂ）は
４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ  ＯＳの高分解
能断面ＴＥＭ像である。図６（Ａ）および図６（Ｂ）より、ａ−ｌｉｋｅ  ＯＳは電子照
射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域
は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と
推測される。
【０１３６】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
【０１３７】
試料として、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０１３８】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有する。
【０１３９】
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ
−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られてい
る。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と
同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、
以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺ
ｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応
する。
【０１４０】
図７は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である
。なお、上述した格子縞の長さを結晶部の大きさとしている。図７より、ａ−ｌｉｋｅ  
ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていく
ことがわかる。図７より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだっ
た結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図７より、電
子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞ
れ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴ
ＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加
速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径
を２３０ｎｍとした。
【０１４１】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られない。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて
、不安定な構造であることがわかる。
【０１４２】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結
晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０１４３】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満である。
【０１４４】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。
【０１４５】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０１４６】
＜ＣＡＡＣ−ＯＳの成膜方法＞
以下では、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
【０１４７】
図８は、成膜室内を説明する模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法によ
り成膜することができる。
【０１４８】
図８に示すように、基板５２２０とターゲット５２３０とは向かい合うように配置して
いる。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。プラズマ
５２４０は、スパッタガスの成分がイオン化したイオン５２０１を有する。
【０１４９】
イオン５２０１は、ターゲット５２３０に向けて加速されており、ターゲット５２３０
に衝撃することでペレット状の粒子であるペレット５２００を剥離させる。そのとき、同
時に、ターゲット５２３０を構成する原子からなる粒子５２０３も剥離する。そして、ペ
レット５２００および粒子５２０３は、プラズマ５２４０中で電荷を受け取ることで帯電
する。
【０１５０】
基板５２２０上には既に堆積している酸化物薄膜５２０６がある。ペレット５２００お
よび粒子５２０３は、酸化物薄膜５２０６上に到達すると、他のペレット５２００を避け
るように堆積する。これは、ペレット５２００の表面が同じ極性（ここでは負）に帯電し
ていることに起因した反発する力（斥力）による。なお、基板５２２０は加熱されており
、堆積するペレット５２００および粒子５２０３は基板５２２０の表面でマイグレーショ
ンを起こす。
【０１５１】
したがって、基板５２２０上の酸化物薄膜５２０６およびペレット５２００は、図９（
Ａ）に示すような断面形状となる。
【０１５２】
なお、ペレット５２００は、ターゲット５２３０が劈開した形状となる。例えば、Ｉｎ
−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを
表す）では、図９（Ｂ）に示す断面形状、および図９（Ｃ）に示す上面形状となる。
【０１５３】
＜ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳの成膜モデル＞
次に、ＣＡＡＣ−ＯＳの成膜モデルについて詳細に説明する。
【０１５４】
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距
離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下と
する。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積
％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましく
は０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の
電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲッ
ト５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ
領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は
、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。なお、
図示しないが、基板５２２０の下部に加熱機構を設けてもよい。
【０１５５】
また、図示しないが、ターゲット５２３０は、バッキングプレートに接着されている。
バッキングプレートを介してターゲット５２３０と向かい合う位置には、複数のマグネッ
トが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マ
グネトロンスパッタリング法と呼ばれる。
【０１５６】
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒に
は劈開面が含まれる。
【０１５７】
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に
加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペ
レット状のスパッタ粒子であるペレット５２００が剥離する。ペレット５２００の断面は
、図９（Ｂ）のようになり、上面は図９（Ｃ）のようになる。なお、ペレット５２００は
、イオン５２０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
【０１５８】
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状
は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合
がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形
）となる場合もある。
【０１５９】
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット
５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以
下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは
１．２ｎｍ以上２．５ｎｍ以下とする。
【０１６０】
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する
場合がある。それは、例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から
負の電荷を受け取ることによる。その結果、ペレット５２００の表面の酸素原子が負に帯
電する場合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラ
ズマ５２４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場
合がある。
【０１６１】
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の
表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって
外部に排出される場合がある。
【０１６２】
また、粒子５２０３が、ペレット５２００間を埋め終わると、ペレット５２００と同程
度の厚さを有する層（第１の層）が形成される。すなわち、初期においてナノ結晶のペレ
ット５２００を有し、かつ基板５２２０上で成長することで一体化する。一体化した層の
上には新たな一つ目のペレット５２００が堆積する。そして、第２の層が形成される。さ
らに、これが繰り返されることで、積層体を有する薄膜構造が形成される。
【０１６３】
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化
する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表
面でマイグレーションを起こす。その結果、ペレット５２００と別のペレット５２００と
が、粒子５２０３を介さずに連結する割合が増加するため、配向性の高いＣＡＡＣ−ＯＳ
となる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、１００℃以上５００
℃未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃
未満である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合で
も、反りなどが生じることはほとんどないことがわかる。
【０１６４】
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマ
イグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なること
で配向性の低いｎｃ−ＯＳなどとなる（図１０参照）。ｎｃ−ＯＳでは、ペレット５２０
０が負に帯電していることにより、ペレット５２００は等距離で堆積する可能性がある。
したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導
体と比べて緻密な構造となる。
【０１６５】
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成さ
れる場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレット
の大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、
または２０ｎｍ以上５０ｎｍ以下となる場合がある。
【０１６６】
以上のような成膜モデルにより、ペレット５２００が基板５２２０の表面に堆積してい
くと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜
が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。ま
た、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜
が可能である。例えば、基板５２２０の表面（被形成面）の構造が非晶質構造（例えば非
晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
【０１６７】
また、被形成面である基板５２２０の表面に凹凸がある場合でも、その形状に沿ってペ
レット５２００が配列することがわかる。
【０１６８】
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶
性を有するＣＡＡＣ−ＯＳを得ることができる。
【０１６９】
＜基板、絶縁体、導電体１＞
以下に、トランジスタ１０の半導体以外の各構成要素について詳細な説明を行う。
【０１７０】
基板１００は、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶
縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア
基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板
としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン
、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムな
どの半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導
体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。
導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。また
は、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁
体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設け
られた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、こ
れらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容
量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０１７１】
また、基板１００として、トランジスタ作製時の加熱処理に耐えうる可とう性基板を用
いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の
基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１
００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離
層を設けるとよい。なお、基板１００として、繊維を編みこんだシート、フィルムまたは
箔などを用いてもよい。また、基板１００が伸縮性を有してもよい。また、基板１００は
、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の
形状に戻らない性質を有してもよい。基板１００の厚さは、例えば、５μｍ以上７００μ
ｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００
μｍ以下とする。基板１００を薄くすると、半導体装置を軽量化することができる。また
、基板１００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折
り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落
下などによって基板１００上の半導体装置に加わる衝撃などを緩和することができる。即
ち、丈夫な半導体装置を提供することができる。
【０１７２】
可とう性基板である基板１００としては、例えば、金属、合金、樹脂もしくはガラス、
またはそれらの繊維などを用いることができる。可とう性基板である基板１００は、線膨
張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１００と
しては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×
１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポ
リオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート
、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基
板１００として好適である。
【０１７３】
絶縁体１０１は、水素又は水をブロックする機能を有する絶縁体を用いる。絶縁体１０
６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄ近傍に設けられる絶縁体中の水
素や水は、酸化物半導体としても機能する絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０
６ｃ、絶縁体１０６ｄ中にキャリアを生成する要因の一つとなる。これによりトランジス
タ１０の信頼性が低下するおそれがある。特に基板１００としてスイッチ素子などのシリ
コン系半導体素子を設けた基板を用いる場合、当該半導体素子のダングリングボンドを終
端するために水素が用いられ、当該水素がトランジスタ１０まで拡散するおそれがある。
これに対して水素又は水をブロックする機能を有する絶縁体１０１を設けることによりト
ランジスタ１０の下層から水素又は水が拡散するのを抑制し、トランジスタ１０の信頼性
を向上させることができる。
【０１７４】
また、絶縁体１０１は酸素をブロックする機能も有することが好ましい。絶縁体１０１
が絶縁体１０４から拡散する酸素をブロックすることにより、絶縁体１０４から絶縁体１
０６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄに効果的に酸素を供給するこ
とができる。
【０１７５】
絶縁体１０１としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリ
ウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、
酸化窒化ハフニウム等を用いることができる。これらを絶縁体１０１として用いることに
より、酸素、水素又は水の拡散をブロックする効果を示す絶縁膜として機能することがで
きる。また、絶縁体１０１としては、例えば、窒化シリコン、窒化酸化シリコン等を用い
ることができる。これらを絶縁体１０１として用いることにより、水素、水の拡散をブロ
ックする効果を示す絶縁膜として機能することができる。なお、本明細書等において、窒
化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものを指し、酸化
窒化シリコンとは、その組成として窒素よりも酸素の含有量が多いものを指す。
【０１７６】
導電体１０２は、導電体１０８ａと導電体１０８ｂに挟まれる領域において、少なくと
も一部が半導体１０６ｂと重なることが好ましい。導電体１０２は、トランジスタ１０の
バックゲートとして機能する。このような導電体１０２を設けることにより、トランジス
タ１０のしきい値電圧の制御を行うことができる。なお、トランジスタ１０において導電
体１０２が形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるも
のではない。
【０１７７】
導電体１０２としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アル
ミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イッ
トリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルお
よびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば
、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電
体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタン
および窒素を含む導電体などを用いてもよい。
【０１７８】
絶縁体１０３は導電体１０２を覆うように設けられる。絶縁体１０３は、酸素をブロッ
クする機能を有することが好ましい。このような絶縁体１０３を設けることにより、導電
体１０２の酸化を防ぐ、言い換えると絶縁体１０４から導電体１０２が酸素を引き抜くこ
とを防ぐことができる。これにより、絶縁体１０４から絶縁体１０６ａ、半導体１０６ｂ
、絶縁体１０６ｃ、絶縁体１０６ｄに効果的に酸素を供給することができる。また、絶縁
体１０３の被覆性を高くすることにより、より絶縁体１０４から引き抜かれる酸素をより
低減し、絶縁体１０４から絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１
０６ｄにより効果的に酸素を供給することができる。
【０１７９】
絶縁体１０３としては、ホウ素、アルミニウム、シリコン、スカンジウム、チタン、ガ
リウム、イットリウム、ジルコニウム、インジウム、ランタン、セリウム、ネオジム、ハ
フニウムまたはタリウムを有する酸化物または窒化物を用いる。好ましくは、酸化ハフニ
ウムまたは酸化アルミニウムを用いる。
【０１８０】
また、導電体１０２と同じ層に配線などの導電体を設ける場合、当該導電体も覆うよう
に絶縁体１０３を形成することが好ましい。
【０１８１】
なお、導電体１０２を設けない構成とする場合、必ずしも絶縁体１０３を設ける必要は
ない。絶縁体１０３を設けない場合、絶縁体１０１が酸素をブロックする機能を有するこ
とが好ましい。
【０１８２】
絶縁体１０４は過剰酸素を有する絶縁体であることが好ましい。このような絶縁体１０
４を設けることにより、絶縁体１０４から絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０
６ｃ、絶縁体１０６ｄに酸素を供給することができる。当該酸素により、酸化物半導体で
ある絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄの欠陥となる酸
素欠損を低減することができる。これにより、絶縁体１０６ａ、半導体１０６ｂ、絶縁体
１０６ｃ、絶縁体１０６ｄを欠陥準位密度が低い、安定な特性を有する酸化物半導体とす
ることができる。
【０１８３】
絶縁体１０４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、絶縁体１０４としては、酸化シリコン、酸化
窒化シリコンを用いることが好ましい。また、酸化アルミニウム、酸化マグネシウム、窒
化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、
酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを
用いてもよい。
【０１８４】
過剰酸素を有する絶縁体１０４は、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１０
０℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の
脱離量が１．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上１．０×１０１６ｍｏｌｅｃ
ｕｌｅｓ／ｃｍ２以下、より好ましくは、１．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２
以上５．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下となる。
【０１８５】
ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
【０１８６】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に
比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【０１８７】
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、およ
び測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す
式で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガ
スの全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する
可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７
の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在
比率が極微量であるため考慮しない。
【０１８８】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
【０１８９】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準
試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、
ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値
である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細
に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子
科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として
一定量の水素原子を含むシリコン基板を用いて測定する。
【０１９０】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素
原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素
分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量に
ついても見積もることができる。
【０１９１】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分
子の放出量の２倍となる。
【０１９２】
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある
。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ
３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（Ｅ
ＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に
非対称の信号を有することもある。
【０１９３】
また、絶縁体１０４は、基板１００からの不純物の拡散を防止する機能を有してもよい
。また、絶縁体１０４は、水素トラップを有する絶縁体としてもよい。
【０１９４】
また、上述の通り半導体１０６ｂの上面又は下面は平坦性が高いことが好ましい。この
ため、絶縁体１０４の上面に化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉ
ｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法などによって平坦化処理を行って平坦性の向上を図って
もよい。
【０１９５】
導電体１０８ａ及び導電体１０８ｂは、それぞれトランジスタ１０のソース電極または
ドレイン電極のいずれかとして機能する。
【０１９６】
導電体１０８ａ及び導電体１０８ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウ
ム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で
用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅お
よびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素
を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１９７】
導電体１１０ａ及び導電体１１０ｂは、酸化反応のギブス自由エネルギーが高い物質を
用いることが好ましい。このような導電体１１０ａ及び導電体１１０ｂを設けることによ
り、導電体１０８ａ及び導電体１０８ｂの上面において、接する膜から酸素を引き抜くこ
とが抑制できる。これにより、導電体１０８ａ及び導電体１０８ｂの一部が酸化して抵抗
率が増大することを抑制し、且つ絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶
縁体１０６ｄに効果的に酸素を供給することができる。
【０１９８】
導電体１１０ａ及び導電体１１０ｂとしては、例えば、銀、銅、ルテニウム、イリジウ
ム、白金および金から選ばれた一種以上の元素を含む金属又は酸化物を、単層で、または
積層で用いればよい。なお、導電体１１０ａ及び導電体１１０ｂとして酸化物を用いる場
合、導電率が高いため、ルテニウムまたはイリジウムを含む酸化物を用いると好ましい。
ルテニウムまたはイリジウムを含む酸化物の一例としては、ＲｕＯＸ（Ｘは０．５以上３
以下）、ＩｒＯＸ（Ｘは０．５以上３以下）、ＳｒＲｕＯＸ（Ｘは１以上５以下）などが
挙げられる。また、導電体１１０ａ及び導電体１１０ｂとしてタングステンシリサイドな
どを用いてもよい。
【０１９９】
なお、図１（Ｂ）において導電体１１０ａ及び導電体１１０ｂが、導電体１０８ａ及び
導電体１０８ｂの上に形成されているが、本実施の形態に示す半導体装置の構成はこれに
限られるものではない。例えば、導電体１１０ａおよび導電体１１０ｂを形成せず、導電
体１０８ａ及び導電体１０８ｂのみの構成としてもよいし、導電体１０８ａ及び導電体１
０８ｂを形成せず、導電体１１０ａおよび導電体１１０ｂのみの構成としてもよい。また
、導電体１０８ａ及び導電体１０８ｂの下に導電体１１０ａ及び導電体１１０ｂを設ける
構成としてもよい。
【０２００】
絶縁体１１２は、トランジスタ１０のゲート絶縁膜として機能する。絶縁体１１２は、
絶縁体１０４と同様に過剰酸素を有する絶縁体としてもよい。このような絶縁体１１２を
設けることにより、絶縁体１１２から絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ
、絶縁体１０６ｄに酸素を供給することができる。
【０２０１】
絶縁体１１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、絶縁体１１２としては、酸化アルミニウム、
酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタ
ン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０２０２】
導電体１１４はトランジスタ１０のゲート電極として機能する。導電体１１４としては
、導電体１０２として用いることができる導電体を用いればよい。
【０２０３】
ここで、図１（Ｃ）に示すように、導電体１０２および導電体１１４の電界によって、
半導体１０６ｂを電気的に取り囲むことができる（導電体から生じる電界によって、半導
体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（
ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体１０６ｂの全体（上面、下面お
よび側面）にチャネルが形成される。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソー
ス−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を高くすることが
できる。
【０２０４】
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体１０６ｂの側面に
もチャネルが形成される。したがって、半導体１０６ｂが厚いほどチャネル領域は大きく
なる。即ち、半導体１０６ｂが厚いほど、トランジスタのオン電流を高くすることができ
る。また、半導体１０６ｂが厚いほど、キャリアの制御性の高い領域の割合が増えるため
、サブスレッショルドスイング値を小さくすることができる。例えば、１０ｎｍ以上、好
ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上、
より好ましくは１００ｎｍ以上の厚さの領域を有する半導体１０６ｂとすればよい。ただ
し、半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましく
は２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体１０６
ｂとすればよい。なお、チャネル形成領域が縮小していくと、半導体１０６ｂが薄いほう
がトランジスタの電気特性が向上する場合もある。よって、半導体１０６ｂの厚さが１０
ｎｍ未満であってもよい。
【０２０５】
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタ
に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導
体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、
トランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下
、より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ま
しくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領
域を有する。
【０２０６】
絶縁体１１６及び絶縁体１１８は、トランジスタ１０の層間絶縁膜として機能する。絶
縁体１１６は、絶縁体１０４と同様に過剰酸素を有する絶縁体としてもよい。このような
絶縁体１１６を設けることにより、絶縁体１１６から絶縁体１０６ａ、半導体１０６ｂ、
絶縁体１０６ｃ、絶縁体１０６ｄに酸素を供給することができる。絶縁体１１６としては
、絶縁体１０４として用いることができる絶縁体を用いればよい。
【０２０７】
絶縁体１１８としては、例えば、炭素、窒素、酸素、フッ素、マグネシウム、アルミニ
ウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジル
コニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、ま
たは積層で用いればよい。絶縁体１１８は酸素、水素、水、アルカリ金属、アルカリ土類
金属等をブロックする効果を有することが好ましい。このような絶縁体としては、例えば
、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸
化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の
代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。
酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化
窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハ
フニウム等がある。
【０２０８】
酸化アルミニウムは、水素、水分などの不純物、および酸素の両方に対して膜を透過さ
せない遮断効果が高いので絶縁体１１８に適用するのに好ましい。また、酸化アルミニウ
ムに含まれる酸素を、絶縁体１１６等を介して絶縁体１０６ａ、半導体１０６ｂ、絶縁体
１０６ｃ、絶縁体１０６ｄに拡散させることもできる。
【０２０９】
導電体１２０ａ及び導電体１２０ｂは、トランジスタ１０のソース電極またはドレイン
電極に電気的に接続された配線として機能する。導電体１２０ａ及び導電体１２０ｂとし
ては、導電体１０８ａ及び導電体１０８ｂとして用いることができる導電体を用いればよ
い。
【０２１０】
以上のような構成とすることにより、安定した電気特性を有するトランジスタを提供す
ることができる。または、非導通時のリーク電流の小さいトランジスタを提供することが
できる。または、高い周波数特性を有するトランジスタを提供することができる。または
、ノーマリーオフの電気特性を有するトランジスタを提供することができる。または、サ
ブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信
頼性の高いトランジスタを提供することができる。
【０２１１】
＜トランジスタ１変形例＞
以下、トランジスタ１０の変形例について図１１乃至図１７を用いて説明する。なお、
図１１乃至図１７は、図１（Ｂ）及び図１（Ｃ）と同様に、トランジスタのチャネル長方
向の断面図とトランジスタのチャネル幅方向の断面図になる。
【０２１２】
図１１（Ａ）（Ｂ）に示すトランジスタ１２は、導電体１０２及び絶縁体１０３が形成
されていない点においてトランジスタ１０と異なる。この場合、絶縁体１０１が酸素をブ
ロックする機能を有することで、絶縁体１０４からより効果的に絶縁体１０６ａ、半導体
１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄに酸素を供給することができる。
【０２１３】
図１１（Ｃ）（Ｄ）に示すトランジスタ１４は、導電体１０２の上に導電体１２２が形
成され、絶縁体１０３が形成されていない点においてトランジスタ１０と異なる。導電体
１２２は導電体１１０ａ及び導電体１１０ｂと同様の導電体が用いられている。このよう
な構成にすることにより、導電体１０２の上面において、絶縁体１０４から酸素を引き抜
くことが抑制できる。これにより、導電体１０２の一部が酸化して抵抗率が増大すること
を抑制し、且つ絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄに効
果的に酸素を供給することができる。
【０２１４】
図１２（Ａ）（Ｂ）に示すトランジスタ１６は、導電体１１４と絶縁体１１２の端部が
概略一致するように形成されている点においてトランジスタ１０と異なる。また、図１２
（Ｃ）（Ｄ）に示すトランジスタ１７は、導電体１１４、絶縁体１１２及び絶縁体１０６
ｄの端部が概略一致するように形成されている点においてトランジスタ１０と異なる。
【０２１５】
図１３（Ａ）（Ｂ）に示すトランジスタ１８は、導電体１０８ａ及び導電体１０８ｂが
半導体１０６ｂ及び絶縁体１０６ｃと重ならない領域において、絶縁体１０６ａの上面に
接して形成されている点においてトランジスタ１６と異なる。ここで、導電体１０８ａ及
び導電体１０８ｂが絶縁体１０４と離間して形成されている。このような構成にすること
により、導電体１０８ａ及び導電体１０８ｂの下面において、絶縁体１０４から酸素を引
き抜くことが抑制できる。これにより、導電体１０８ａ及び導電体１０８ｂの一部が酸化
して抵抗率が増大することを抑制し、且つ絶縁体１０４から絶縁体１０６ａ、半導体１０
６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄに効果的に酸素を供給することができる。
【０２１６】
なお、絶縁体１０６ａは、半導体１０６ｂと重なっていない領域の膜厚が、半導体１０
６ｂと重なっている領域の膜厚より薄くなることがある。これは、半導体１０６ｂを形成
する際に、絶縁体１０６ａの上面の一部が除去されることがあるためである。
【０２１７】
図１３（Ｃ）（Ｄ）に示すトランジスタ１９は、導電体１１４、絶縁体１１２及び絶縁
体１０６ｄの端部が概略一致するように形成されている点においてトランジスタ１８と異
なる。
【０２１８】
図１４（Ａ）（Ｂ）に示すトランジスタ２０は、導電体１０８ａ及び導電体１０８ｂが
絶縁体１０６ａ及び半導体１０６ｂと重ならない領域において、絶縁体１０６ｃの上面に
接して形成されている点においてトランジスタ１０と異なる。ここで、導電体１０８ａ及
び導電体１０８ｂが絶縁体１０４と離間して形成されている。このような構成にすること
により、導電体１０８ａ及び導電体１０８ｂの下面において、絶縁体１０４から酸素を引
き抜くことが抑制できる。これにより、導電体１０８ａ及び導電体１０８ｂの一部が酸化
して抵抗率が増大することを抑制し、且つ絶縁体１０４から絶縁体１０６ａ、半導体１０
６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄに効果的に酸素を供給することができる。
【０２１９】
図１４（Ｃ）（Ｄ）に示すトランジスタ２２は、導電体１１４、絶縁体１１２及び絶縁
体１０６ｄの端部が概略一致するように形成されている点においてトランジスタ２０と異
なる。
【０２２０】
図１５（Ａ）（Ｂ）に示すトランジスタ２４は、導電体１１４及び絶縁体１１２の上に
絶縁体１１８が形成され、絶縁体１１８の上に絶縁体１１６が形成されている点において
トランジスタ１０と異なる。このような構成にすることにより、絶縁体１１８から絶縁体
１０４により多くの酸素を供給することができ、絶縁体１０４から絶縁体１０６ａ、半導
体１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄに効果的に酸素を供給することができる。
【０２２１】
図１５（Ｃ）（Ｄ）に示すトランジスタ２６は、導電体１０８ａ及び導電体１０８ｂの
下面が絶縁体１０６ｃの上面のみに接して形成されている点においてトランジスタ１０と
異なる。図１５（Ｃ）（Ｄ）に示すように、導電体１０８ａの一方の端部が絶縁体１０６
ａ、半導体１０６ｂ、絶縁体１０６ｃの一方の端部と概略一致するように形成し、導電体
１０８ｂの一方の端部が絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃの他方の端部
と概略一致するように形成してもよい。ここで、導電体１０８ａ及び導電体１０８ｂが絶
縁体１０４と離間して形成されている。このような構成にすることにより、導電体１０８
ａ及び導電体１０８ｂの下面において、絶縁体１０４から酸素を引き抜くことが抑制でき
る。これにより、導電体１０８ａ及び導電体１０８ｂの一部が酸化して抵抗率が増大する
ことを抑制し、且つ絶縁体１０４から絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ
、絶縁体１０６ｄに効果的に酸素を供給することができる。
【０２２２】
図１６（Ａ）（Ｂ）に示すトランジスタ２８は、導電体１０８ａおよび導電体１０８ｂ
が半導体１０６ｂの上面の少なくとも一部に接し、且つ絶縁体１０６ｃの下面の少なくと
も一部に接して形成されている点においてトランジスタ１０と異なる。このような構成に
することで、導電体１０８ａ及び導電体１０８ｂと半導体１０６ｂの上面の少なくとも一
部とが直接接するので、トランジスタ２８のオン電流の向上を図ることができる。
【０２２３】
なお、Ｉｎ−Ｇａ−Ｚｎ酸化物などの酸化物半導体は、シリコンと比較して熱伝導が低
い。そのため、絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃに酸化物半導体を用い
ると、特に半導体１０６ｂのチャネル形成領域のドレイン側の端部などにおいて、発熱が
生じやすい。しかしながら、図１６（Ａ）（Ｂ）に示すトランジスタ２８は、導電体１０
８ａ、１０８ｂが導電体１１４と重なる領域を有するため、導電体１０８ａ、１０８ｂが
半導体１０６ｂのチャネル形成領域の近傍に配置される。従って、半導体１０６ｂのチャ
ネル形成領域で発生した熱が導電体１０８ａ、１０８ｂに伝導する。すなわち、導電体１
０８ａ、１０８ｂを用いてチャネル形成領域近傍の放熱を行うことができる。なお、これ
はトランジスタ２８に限られず、本実施の形態に示す他のトランジスタについても同様の
ことが言える。
【０２２４】
図１６（Ｃ）（Ｄ）に示すトランジスタ３０は、導電体１１４、絶縁体１１２、絶縁体
１０６ｃ及び絶縁体１０６ｄの端部が概略一致するように形成されている点においてトラ
ンジスタ２８と異なる。
【０２２５】
図１７（Ａ）（Ｂ）に示すトランジスタ３２は、導電体１１４、絶縁体１１２、絶縁体
１０６ｄの端部が概略一致するように形成されている点においてトランジスタ２８と異な
る。
【０２２６】
図１７（Ｃ）（Ｄ）に示すトランジスタ３４は、絶縁体１０３と絶縁体１０１及び導電
体１０２との間に絶縁体１２４が形成されている点、絶縁体１１２が絶縁体１１２ａ乃至
１１２ｃの積層構造で形成されている点において、トランジスタ３０と異なる。絶縁体１
２４は、絶縁体１０４と同様の絶縁体を用いることができる。また、絶縁体１１２ａ及び
絶縁体１１２ｃは絶縁体１１２と同様の絶縁体を用いることができ、絶縁体１１２ｂは、
絶縁体１０３と同様の絶縁体を用いることができる。
【０２２７】
ここで、絶縁体１１２ａ乃至１１２ｃにおいて、絶縁体１１２ｂが電子捕獲領域を有す
ると好ましい。電子捕獲領域は、電子を捕獲する機能を有する。絶縁体１１２ａおよび絶
縁体１１２ｃが電子の放出を抑制する機能を有するとき、絶縁体１１２ｂに捕獲された電
子は、負の固定電荷のように振舞う。したがって、絶縁体１１２ｂはフローティングゲー
トとしての機能を有する。なお、絶縁体１１２ｂに替えて、導電体または半導体を用いて
もよい場合がある。ただし、絶縁体１１２ｂが絶縁体であることにより、捕獲された電子
の放出を抑制できる場合がある。
【０２２８】
また、絶縁体１２４、絶縁体１０３及び絶縁体１０４において、絶縁体１０３が電子捕
獲領域を有すると好ましい。絶縁体１２４および絶縁体１０４が電子の放出を抑制する機
能を有するとき、絶縁体１０３に捕獲された電子は、負の固定電荷のように振舞う。した
がって、絶縁体１０３はフローティングゲートとしての機能を有する。なお、絶縁体１０
３に替えて、導電体または半導体を用いてもよい場合がある。ただし、絶縁体１０３が絶
縁体であることにより、捕獲された電子の放出を抑制できる場合がある。
【０２２９】
＜トランジスタ１作製方法＞
以下において、図１８乃至図２０を用いてトランジスタ１０の作製方法について説明す
る。
【０２３０】
まずは、基板１００を準備する。基板１００に用いる基板としては上述の基板を用いれ
ばよい。
【０２３１】
次に、絶縁体１０１を成膜する。絶縁体１０１としては上述の絶縁体を用いればよい。
【０２３２】
絶縁体１０１の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕ
ｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ
Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙ
ｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
【０２３３】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  
Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  Ｃ
ＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用
いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ
（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０２３４】
ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＴＣＶＤ法は、プラズマ
を用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法であ
る。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）な
どは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄
積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合があ
る。一方、プラズマを用いないＴＣＶＤ法の場合、こういったプラズマダメージが生じな
いため、半導体装置の歩留まりを高くすることができる。また、ＴＣＶＤ法では、成膜中
のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２３５】
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法
である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜
が得られる。
【０２３６】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法と
は異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがっ
て、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特
に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比
の高い開口部の表面を被覆する場合などに好適である。またこれにより、成膜した膜にピ
ンホールなどが形成されにくくなる。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、
成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合も
ある。
【０２３７】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御する
ことができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意
の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜
しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜
することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用
いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短く
することができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０２３８】
従来のＣＶＤ法を利用した成膜装置は、成膜の際、反応のための原料ガスの１種または
複数種がチャンバーに同時に供給される。ＡＬＤ法を利用した成膜装置は、反応のための
原料ガス（プリカーサとも呼ぶ）と反応剤として機能するガス（リアクタントとも呼ぶ）
を交互にチャンバーに導入し、これらのガスの導入を繰り返すことで成膜を行う。なお、
導入ガスの切り替えは、例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）
を切り替えて行うことができる。
【０２３９】
例えば、以下のような手順で成膜を行う。まず、プリカーサをチャンバーに導入し、基
板表面にプリカーサを吸着させる（第１ステップ）。ここで、プリカーサが基板表面に吸
着することにより、表面化学反応の自己停止機構が作用し、基板上のプリカーサの層の上
にさらにプリカーサが吸着することはない。なお、表面化学反応の自己停止機構が作用す
る基板温度の適正範囲をＡＬＤ  Ｗｉｎｄｏｗとも呼ぶ。ＡＬＤ  Ｗｉｎｄｏｗは、プリ
カーサの温度特性、蒸気圧、分解温度などによって決まる。次に、不活性ガス（アルゴン
、或いは窒素など）などをチャンバーに導入し、余剰なプリカーサや反応生成物などをチ
ャンバーから排出する（第２ステップ）。また、不活性ガスを導入する代わりに真空排気
によって、余剰なプリカーサや反応生成物などをチャンバーから排出してもよい。次に、
リアクタント（例えば、酸化剤（Ｈ２Ｏ、Ｏ３など））をチャンバーに導入し、基板表面
吸着したプリカーサと反応させて、膜の構成分子を基板に吸着させたままプリカーサの一
部を除去する（第３ステップ）。次に、不活性ガスの導入または真空排気によって、余剰
なリアクタントや反応生成物などをチャンバーから排出する（第４ステップ）。
【０２４０】
このようにして、基板表面に第１の単一層を成膜することができ、第１乃至第４ステッ
プを再び行うことで、第１の単一層の上に第２の単一層を積層することができる。第１乃
至第４ステップを、ガス導入を制御しつつ、膜が所望の厚さになるまで複数回繰り返すこ
とで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、繰り返す回数に
よって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを
作製する場合に適している。
【０２４１】
ＡＬＤ法は、熱エネルギーを用いてプリカーサを反応させて行う成膜方法である。さら
に、上記のリアクタントの反応において、プラズマを用いてリアクタントをラジカル状態
として処理を行うＡＬＤ法をプラズマＡＬＤ法と呼ぶことがある。またこれに対して、プ
リカーサ及びリアクタントの反応を熱エネルギーで行うＡＬＤ法を熱ＡＬＤ法と呼ぶこと
がある。
【０２４２】
ＡＬＤ法は、極めて薄い膜を均一な膜厚で成膜することができる。また、凹凸を有する
面に対しても、表面被覆率が高い。
【０２４３】
また、プラズマＡＬＤ法により成膜することで、熱ＡＬＤ法に比べてさらに低温での成
膜が可能となる。プラズマＡＬＤ法は、例えば、１００度以下でも成膜速度を低下させず
に成膜することができる。また、プラズマＡＬＤ法では、酸化剤だけでなく、窒素ガスな
ど多くのリアクタントを用いることができるので、酸化物だけでなく、窒化物、フッ化物
、金属など多くの種類の膜を成膜することができる。
【０２４４】
また、プラズマＡＬＤ法を行う場合には、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐ
ｌｅｄ  Ｐｌａｓｍａ）などのように基板から離れた状態でプラズマを発生させることも
できる。このようにプラズマを発生させることにより、プラズマダメージを抑えることが
できる。
【０２４５】
ここで、ＡＬＤ法を用いて成膜することが可能な装置の一例として、成膜装置１０００
の構成について、図２１（Ａ）及び図２１（Ｂ）を用いて説明する。図２１（Ａ）は、マ
ルチチャンバー型の成膜装置１０００の模式図であり、図２１（Ｂ）は、成膜装置１００
０に用いることができるＡＬＤ装置の断面図である。
【０２４６】
《成膜装置の構成例》
成膜装置１０００は、搬入室１００２と、搬出室１００４と、搬送室１００６と、成膜室
１００８と、成膜室１００９と、成膜室１０１０と、搬送アーム１０１４と、を有する。
ここで、搬入室１００２、搬出室１００４、成膜室１００８乃至１０１０は、搬送室１０
０６と接続されている。これにより、成膜室１００８乃至１０１０において大気に曝すこ
となく、連続成膜を行うことができ、膜中に不純物が混入するのを防ぐことができる。
【０２４７】
なお、搬入室１００２、搬出室１００４、搬送室１００６、成膜室１００８乃至１０１
０は、水分の付着などを防ぐため、露点が管理された不活性ガス（窒素ガス等）を充填さ
せておくことが好ましく、減圧を維持させることが望ましい。
【０２４８】
また、成膜室１００８乃至１０１０には、ＡＬＤ装置を用いることができる。また、成
膜室１００８乃至１０１０のいずれかにＡＬＤ装置以外の成膜装置を用いる構成としても
よい。成膜室１００８乃至１０１０に用いる成膜装置としては、例えば、スパッタリング
装置、ＰＥＣＶＤ装置、ＴＣＶＤ装置、ＭＯＣＶＤ装置などがある。
【０２４９】
例えば、成膜室１００８乃至１０１０に、ＡＬＤ装置とＰＥＣＶＤ装置を設ける構成と
することで、図１７（Ｃ）（Ｄ）に示すトランジスタ３４の酸化シリコンからなる絶縁体
１２４をＰＥＣＶＤ法で成膜し、酸化ハフニウムからなる絶縁体１０３をＡＬＤ法で成膜
し、酸化シリコンからなる絶縁体１０４をＰＥＣＶＤ法で成膜することができる。一連の
成膜は膜を大気に曝すことなく、連続で行われるので、膜中に不純物が混入することなく
成膜を行うことができる。
【０２５０】
また、成膜装置１０００は、搬入室１００２、搬出室１００４、成膜室１００８乃至１
０１０を有する構成としているが、本発明はこれに限られるものではない。成膜装置１０
００の成膜室を４個以上にする構成としてもよいし、熱処理やプラズマ処理を行うための
処理室を追加する構成としてもよい。また、成膜装置１０００は枚葉式としてもよいし、
複数の基板を一括で成膜するバッチ式にしてもよい。
【０２５１】
《ＡＬＤ装置》
次に、成膜装置１０００に用いることができるＡＬＤ装置の構成について説明する。ＡＬ
Ｄ装置は、成膜室（チャンバー１０２０）と、原料供給部１０２１ａ、１０２１ｂと、流
量制御器である高速バルブ１０２２ａ、１０２２ｂと、原料導入口１０２３ａ、１０２３
ｂと、原料排出口１０２４と、排気装置１０２５を有する。チャンバー１０２０内に設置
される原料導入口１０２３ａ、１０２３ｂは供給管やバルブを介して原料供給部１０２１
ａ、１０２１ｂとそれぞれ接続されており、原料排出口１０２４は、排出管やバルブや圧
力調整器を介して排気装置１０２５と接続されている。
【０２５２】
また、図２１（Ｂ）に示すようにチャンバー１０２０にプラズマ発生装置１０２８を接
続することにより、熱ＡＬＤ法に加えて、プラズマＡＬＤ法で成膜を行うことができる。
プラズマＡＬＤ法では、低温でも成膜レートを落とさず成膜ができるので、成膜効率の低
い枚葉式の成膜装置で用いるとよい。
【０２５３】
チャンバー内部にはヒータを備えた基板ホルダ１０２６があり、その基板ホルダ１０２
６上に被成膜させる基板１０３０を配置する。
【０２５４】
原料供給部１０２１ａ、１０２１ｂでは、気化器や加熱手段などによって固体の原料や
液体の原料から原料ガスを形成する。または、原料供給部１０２１ａ、１０２１ｂは、気
体の原料ガスを供給する構成としてもよい。
【０２５５】
また、原料供給部１０２１ａ、１０２１ｂを２つ設けている例を示しているが特に限定
されず、３つ以上設けてもよい。また、高速バルブ１０２２ａ、１０２２ｂは時間で精密
に制御することができ、原料ガスと不活性ガスのいずれか一方を供給する構成となってい
る。高速バルブ１０２２ａ、１０２２ｂは原料ガスの流量制御器であり、かつ、不活性ガ
スの流量制御器とも言える。
【０２５６】
図２１（Ｂ）に示す成膜装置では、基板１０３０を基板ホルダ１０２６上に搬入し、チ
ャンバー１０２０を密閉状態とした後、基板ホルダ１０２６のヒータ加熱により基板１０
３０を所望の温度（例えば、８０℃以上、１００℃以上または１５０℃以上）とし、原料
ガスの供給と、排気装置１０２５による排気と、不活性ガスの供給と、排気装置１０２５
による排気とを繰りかえすことで薄膜を基板表面に形成する。
【０２５７】
図２１（Ｂ）に示す成膜装置では、原料供給部１０２１ａ、１０２１ｂで用いる原料（
揮発性有機金属化合物など）を適宜選択することにより、ハフニウム、アルミニウム、タ
ンタル、ジルコニウム等から選択された一種以上の元素を含む酸化物（複合酸化物も含む
）を含んで構成される絶縁層を成膜することができる。具体的には、酸化ハフニウムを含
んで構成される絶縁層、酸化アルミニウムを含んで構成される絶縁層、ハフニウムシリケ
ートを含んで構成される絶縁層、またはアルミニウムシリケートを含んで構成される絶縁
層などを成膜することができる。また、原料供給部１０２１ａ、１０２１ｂで用いる原料
（揮発性有機金属化合物など）を適宜選択することにより、タングステン層、チタン層な
どの金属層や、窒化チタン層などの窒化物層などの薄膜を成膜することもできる。
【０２５８】
例えば、ＡＬＤ装置により酸化ハフニウム層を形成する場合には、溶媒とハフニウム前
駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウ
ム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾ
ン（Ｏ３）の２種類のガスを用いる。この場合、原料供給部１０２１ａから供給する第１
の原料ガスがＴＤＭＡＨであり、原料供給部１０２１ｂから供給する第２の原料ガスがオ
ゾンとなる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）
２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウ
ムなどがある。
【０２５９】
ＡＬＤ装置により酸化アルミニウム層を形成する場合には、溶媒とアルミニウム前駆体
化合物（ＴＭＡ：トリメチルアルミニウムなど）を含む液体を気化させた原料ガスと、酸
化剤としてＨ２Ｏの２種類のガスを用いる。この場合、原料供給部１０２１ａから供給す
る第１の原料ガスがＴＭＡであり、原料供給部１０２１ｂから供給する第２の原料ガスが
Ｈ２Ｏとなる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また
、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミ
ニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナ
ート）などがある。
【０２６０】
なお、ＡＬＤ装置によりタングステン層を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガ
スを順次繰り返し導入して初期タングステン層を形成し、その後、ＷＦ６ガスとＨ２ガス
を順次繰り返し導入してタングステン層を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ
４ガスを用いてもよい。これらのガスは、マスフローコントローラによって制御する装置
構成としてもよい。
【０２６１】
次に、導電体１０２となる導電体を成膜する。導電体１０２となる導電体としては、上
述の導電体を用いることができる。導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢ
Ｅ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２６２】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体１０２を
形成する（図１８（Ａ）（Ｂ）参照。）。なお、単にレジストを形成するという場合、レ
ジストの下に反射防止層を形成する場合も含まれる。
【０２６３】
レジストは、対象物をエッチングなどによって加工した後で除去する。レジストの除去
には、プラズマ処理または／およびウェットエッチングを用いる。なお、プラズマ処理と
しては、プラズマアッシングが好適である。レジストなどの除去が不十分な場合、０．０
０１ｖｏｌｕｍｅ％以上１ｖｏｌｕｍｅ％以下の濃度のフッ化水素酸または／およびオゾ
ン水などによって取り残したレジストなどを除去しても構わない。
【０２６４】
次に、絶縁体１０３を成膜する。絶縁体１０３としては上述の絶縁体を用いればよい。
絶縁体１０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ
法などを用いて行うことができる。
【０２６５】
次に、絶縁体１０４を成膜する（図１８（Ｃ）（Ｄ）参照）。絶縁体１０４としては上
述の絶縁体を用いればよい。絶縁体１０４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢ
Ｅ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２６６】
また、後で形成する半導体１０６ｂの上面又は下面は平坦性が高いことが好ましい。こ
のため、図１８（Ｃ）（Ｄ）に示すように、絶縁体１０４の上面にＣＭＰ処理などの平坦
化処理を行って平坦性の向上を図ってもよい。
【０２６７】
次に、絶縁体１０６ａとなる絶縁体を成膜する。絶縁体１０６ａとなる絶縁体としては
上述の絶縁体１０６ａとして用いることができる絶縁体または半導体などを用いればよい
。絶縁体１０６ａとなる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法または
ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２６８】
次に、半導体１０６ｂとなる半導体を成膜する。半導体１０６ｂとなる半導体としては
上述の半導体を用いればよい。半導体１０６ｂとなる半導体の成膜は、スパッタリング法
、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、
絶縁体１０６ａとなる絶縁体の成膜と、半導体１０６ｂとなる半導体の成膜と、を大気に
暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することが
できる。
【０２６９】
次に、絶縁体１０６ｃとなる絶縁体を成膜する。絶縁体１０６ｃとなる絶縁体としては
上述の絶縁体１０６ｃとして用いることができる絶縁体または半導体などを用いればよい
。絶縁体１０６ｃとなる半導体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法または
ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、半導体１０６ｂとなる半導体
の成膜と、絶縁体１０６ｃとなる絶縁体の成膜と、を大気に暴露することなく連続で行う
ことで、膜中および界面への不純物の混入を低減することができる。
【０２７０】
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、絶縁体１０６ａとなる
絶縁体、半導体１０６ｂとなる半導体、絶縁体１０６ｃとなる絶縁体、の水素濃度を低減
させることができる場合がある。また、絶縁体１０６ａとなる絶縁体、半導体１０６ｂと
なる半導体、絶縁体１０６ｃとなる絶縁体の酸素欠損を低減させることができる場合があ
る。加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さ
らに好ましくは５２０℃以上５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気
、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。
加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理
した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０
％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、絶縁体１０６ａとなる
絶縁体、半導体１０６ｂとなる半導体、絶縁体１０６ｃとなる絶縁体の結晶性を高めるこ
とや、水素や水などの不純物を除去することなどができる。加熱処理は、ランプ加熱によ
るＲＴＡ装置を用いることもできる。
【０２７１】
次に、絶縁体１０６ｃとなる絶縁体上にレジストなどを形成し、該レジストを用いて加
工し、絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃを形成する（図１８（Ｅ）（Ｆ
）参照。）。
【０２７２】
次に、導電体１０８ａ及び導電体１０８ｂとなる導電体を成膜する。導電体１０８ａ及
び導電体１０８ｂとなる導電体としては上述の導電体を用いればよい。当該導電体の成膜
は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行う
ことができる。
【０２７３】
次に、導電体１１０ａ及び導電体１１０ｂとなる導電体を成膜する。導電体１１０ａ及
び導電体１１０ｂとなる導電体としては上述の導電体を用いればよい。当該導電体の成膜
は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行う
ことができる。
【０２７４】
次に、これらの導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体
１０８ａ、導電体１０８ｂ、導電体１１０ａ及び導電体１１０ｂを形成する（図１８（Ｇ
）（Ｈ）参照。）。
【０２７５】
また、ここで、半導体１０６ｂ又は絶縁体１０６ｃの導電体１０８ａ及び導電体１０８
ｂと接する領域において、低抵抗領域１０９ａ及び低抵抗領域１０９ｂが形成されること
がある。また、図示してはいないが、絶縁体１０６ａと導電体１０８ａ又は導電体１０８
ｂとが接する領域においても低抵抗領域が形成されることもある。
【０２７６】
また、ここで、図１（Ｄ）に示すように、絶縁体１０６ｃは、導電体１０８ａと導電体
１０８ｂの間に導電体１０８ａ及び導電体１０８ｂと重なった領域より膜厚の薄い領域を
有することがある。これは、導電体１０８ａ及び導電体１０８ｂを形成する際に、絶縁体
１０６ｃの上面の一部を除去することにより形成される。
【０２７７】
次に、絶縁体１０６ｄを成膜する。絶縁体１０６ｄとしては上述の半導体を用いればよ
い。絶縁体１０６ｄの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、
ＡＬＤ法などを用いて行うことができる。絶縁体１０６ｄの成膜の前に、絶縁体１０６ｃ
、導電体１１０ａおよび導電体１１０ｂの表面をエッチングしても構わない。例えば、希
ガスを含むプラズマを用いてエッチングすることができる。その後、大気に暴露すること
なく連続で絶縁体１０６ｄを成膜することにより、絶縁体１０６ｃ、導電体１１０ａおよ
び導電体１１０ｂと、絶縁体１０６ｄと、の界面への不純物の混入を低減することができ
る。膜と膜との界面などに存在する不純物は、膜中の不純物よりも拡散しやすい場合があ
る。そのため、該不純物の混入を低減することにより、トランジスタに安定した電気特性
を付与することができる。
【０２７８】
次に、絶縁体１１２を成膜する（図１９（Ａ）（Ｂ）参照。）。絶縁体１１２としては
上述の絶縁体を用いればよい。絶縁体１１２の成膜は、スパッタリング法、ＣＶＤ法、Ｍ
ＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、絶縁体１０６ｄ
の成膜と、絶縁体１１２の成膜と、を大気に暴露することなく連続で行うことで、膜中お
よび界面への不純物の混入を低減することができる。
【０２７９】
次に、導電体１１４となる導電体を成膜する。導電体１１４となる導電体としては、上
述の導電体を用いることができる。導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢ
Ｅ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２８０】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体１１４を
形成する（図１９（Ｃ）（Ｄ）参照。）。
【０２８１】
次に、絶縁体１１６を成膜する。絶縁体１１６としては上述の絶縁体を用いればよい。
絶縁体１１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ
法などを用いて行うことができる。
【０２８２】
次に、絶縁体１１８を成膜する（図１９（Ｅ）（Ｆ）参照。）。絶縁体１１８としては
上述の絶縁体を用いればよい。絶縁体１１８の成膜は、スパッタリング法、ＣＶＤ法、Ｍ
ＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２８３】
ここで、絶縁体１１８として、酸化アルミニウムなどの酸素、水素、水等のブロッキン
グ効果を有する酸化物絶縁膜を設けることが好ましい。このとき絶縁体１１８の成膜をＡ
ＬＤ法で行うことにより、凸部などにおいても鬆が形成されるのを低減し、被覆性良く絶
縁体１１８を成膜することができる。
【０２８４】
また、絶縁体１１８を積層構造で成膜してもよい。例えば、５ｎｍ乃至１０ｎｍ程度酸
化アルミニウム膜をＡＬＤ法を用いて成膜した後で、より成膜速度の大きいＲＦスパッタ
リング法などの方法でさらに酸化アルミニウム膜を成膜してもよい。このように成膜する
ことにより、絶縁体１１６との界面近傍でＡＬＤ法による被覆性の良い膜を形成し、且つ
その上の膜は良好なスループットで形成することができる。また、このように絶縁体１１
８を積層構造とする場合、第１の膜を成膜した後で、後述する酸素イオンの添加を行い、
それから第２の膜を成膜する構成としてもよい。
【０２８５】
また、絶縁体１１８の成膜は、スパッタリング法を用いて行うこともできる。スパッタ
リング法としては、スパッタ用電源に高周波電源を用いるＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕ
ｅｎｃｙ）スパッタリング法や反応性ガス雰囲気で行う反応性スパッタリングを用いるこ
とができる。
【０２８６】
ここで、酸素を含む雰囲気でＲＦスパッタリング法または反応性スパッタリング法を行
うことにより、絶縁体１１８を貫通して絶縁体１１６などに過剰酸素を含ませることがで
きる。ここで、スパッタリングの酸素ガス流量や成膜電力は、酸素イオンの添加する添加
量などに応じて適宜決定すればよい。また、このように絶縁体１１８の成膜と同時に絶縁
体１１８などに過剰酸素を含ませる場合、以下の図２０（Ａ）（Ｂ）に示す酸素イオンの
添加は行わなくてもよい。
【０２８７】
次に、酸素イオン１２６を添加することにより、絶縁体１１８を貫通して、絶縁体１１
６、絶縁体１１２または／および絶縁体１０４に過剰酸素を含ませてもよい（図２０（Ａ
）（Ｂ）参照。）。酸素イオンの添加はイオン注入法、イオンドーピング法、プラズマイ
マージョンイオンインプランテーション法、などを用いることができる。例えば、イオン
注入法により、加速電圧を２ｋＶ以上１０ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎ
ｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下として行えばよい。
【０２８８】
また、図２０（Ａ）（Ｂ）においては、酸素イオン１２６が基板平面の法線方向から添
加される場合を示したが、本発明はこれに限られるものではない。図２２（Ａ）（Ｂ）に
示すように酸素イオン１２６を基板平面の法線に対して傾斜させて添加してもよい。ここ
で、チルト角、ツイスト角は、酸素イオンの添加量などに応じて適宜決定すればよい。
【０２８９】
また、上記のようにスパッタリング法やイオン注入法などにより酸素イオンを添加する
と、導電体１１４の表面近傍にも酸素が添加される場合がある。このとき、導電体１１４
の表面近傍に、導電体１１４の絶縁体１１２側よりも酸素濃度の高い領域が形成されるこ
とがある。
【０２９０】
次に、加熱処理を行うことが好ましい。加熱処理を行うことにより、絶縁体１１６、絶
縁体１１２または／および絶縁体１０４に供給した過剰酸素を拡散させ、絶縁体１０６ａ
、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄに供給することができる。加熱処理
は、２５０℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下で行えばよい。加
熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１
０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。加熱処理は、ランプ加
熱によるＲＴＡ装置を用いることもできる。
【０２９１】
なお、酸素イオン添加後の加熱処理は、酸素イオンの添加後ならばいつ行ってもよい。
例えば、導電体１２０ａ及び１２０ｂの形成後に行ってもよい。
【０２９２】
次に、絶縁体１１８上にレジストなどを形成し、絶縁体１１８、絶縁体１１６、絶縁体
１１２及び絶縁体１０６ｄに開口を形成する。それから、導電体１２０ａ及び導電体１２
０ｂとなる導電体を成膜する。導電体１２０ａ及び導電体１２０ｂとなる導電体としては
、上述の導電体を用いることができる。導電体の成膜は、スパッタリング法、ＣＶＤ法、
ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０２９３】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体１２０ａ
及び導電体１２０ｂを形成する（図２０（Ｃ）（Ｄ）参照。）。
【０２９４】
以上の工程により、本発明の一態様に係るトランジスタを作製することができる。
【０２９５】
＜トランジスタ２＞
以下では、本発明の一態様に係る半導体装置の一例としてトランジスタの構成について
説明する。
【０２９６】
図２３（Ａ）乃至図２３（Ｃ）を用いてトランジスタ５０の構成について説明する。図
２３（Ａ）はトランジスタ５０の上面図である。図２３（Ｂ）は図２３（Ａ）の一点鎖線
Ｂ１−Ｂ２に対応する断面図であり、図２３（Ｃ）は図２３（Ａ）の一点鎖線Ｂ３−Ｂ４
に対応する断面図である。なお、一点鎖線Ｂ１−Ｂ２で示す領域では、トランジスタ５０
のチャネル長方向における構造を示しており、一点鎖線Ｂ３−Ｂ４で示す領域では、トラ
ンジスタ５０のチャネル幅方向における構造を示している。また、図２３（Ａ）において
、絶縁体１５６ａ及び半導体１５６ｂ、絶縁体１５６ｃは、導電体１５２、導電体１５８
ａ、１５８ｂ、導電体１６４などとほぼ重なるように設けることができるが、上面図では
見にくくなるため、絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃは少しずらして細
い破線で表している。
【０２９７】
図２３（Ａ）乃至図２３（Ｃ）に示すように、トランジスタ５０は、基板１５０の上に
形成された絶縁体１５１、導電体１５２、絶縁体１５３及び絶縁体１５４と、絶縁体１５
４の上に形成された絶縁体１５６ａ、半導体１５６ｂおよび絶縁体１５６ｃと、半導体１
５６ｂの上に形成された導電体１５８ａ及び導電体１５８ｂと、絶縁体１５６ｃの上に形
成された絶縁体１６２と、絶縁体１６２の上に形成された導電体１６４と、導電体１６４
の上に形成された絶縁体１６６、絶縁体１６８、導電体１７０ａ及び導電体１７０ｂと、
を有する。
【０２９８】
ここで、絶縁体１５１、絶縁体１５３、絶縁体１５４、絶縁体１５６ａ、絶縁体１５６
ｃ、絶縁体１６２、絶縁体１６６及び絶縁体１６８は、絶縁膜又は絶縁層ということもで
きる。また、導電体１５２、導電体１５８ａ、導電体１５８ｂ、導電体１６４、導電体１
７０ａ及び導電体１７０ｂは、導電膜又は導電層ということもできる。また、半導体１５
６ｂは、半導体膜又は半導体層ということもできる。
【０２９９】
なお、詳細は後述するが、絶縁体１５６ａおよび絶縁体１５６ｃは、単独で用いる場合
、導電体、半導体または絶縁体として機能させることができる物質を用いる場合がある。
しかしながら、半導体１５６ｂと積層させてトランジスタを形成する場合、電子は半導体
１５６ｂ、半導体１５６ｂと絶縁体１５６ａの界面近傍、および半導体１５６ｂと絶縁体
１５６ｃの界面近傍を流れ、絶縁体１５６ａおよび絶縁体１５６ｃは当該トランジスタの
チャネルとして機能しない領域を有する。このため、本明細書などにおいては、絶縁体１
５６ａおよび絶縁体１５６ｃを半導体と記載せず、絶縁体と記載するものとする。
【０３００】
基板１５０上に形成された絶縁体１５１の上に導電体１５２が形成されている。導電体
１５２は、絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃと重なっている。導電体１
５２の上に接して、導電体１５２を覆うように絶縁体１５３が形成されている。絶縁体１
５３の上に絶縁体１５４が形成されている。
【０３０１】
絶縁体１５４の上に絶縁体１５６ａが形成され、絶縁体１５６ａの上面の少なくとも一
部に接して半導体１５６ｂが形成される。図２３（Ｂ）においては、絶縁体１５６ａ及び
半導体１５６ｂの端部が概略一致するように絶縁体１５６ａ及び半導体１５６ｂが形成さ
れているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。
【０３０２】
半導体１５６ｂの上面の少なくとも一部に接して導電体１５８ａ及び導電体１５８ｂが
形成されている。導電体１５８ａと導電体１５８ｂは離間して形成されており、図２３（
Ａ）に示すように導電体１６４を挟んで対向して形成されていることが好ましい。
【０３０３】
半導体１５６ｂの上面の少なくとも一部に接して絶縁体１５６ｃが形成される。絶縁体
１５６ｃは、導電体１５８ａと導電体１５８ｂに挟まれる領域において半導体１５６ｂと
接することが好ましい。
【０３０４】
絶縁体１５６ｃの上に絶縁体１６２が形成される。絶縁体１６２の上に、導電体１５８
ａと導電体１５８ｂの間に重なるように導電体１６４が形成される。図２３（Ｂ）におい
て絶縁体１６２と絶縁体１５６ｃの端部が概略一致するように絶縁体１６２と絶縁体１５
６ｃが形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるもので
はない。
【０３０５】
導電体１６４及び絶縁体１６２の上に絶縁体１６６が形成され、絶縁体１６６の上に絶
縁体１６８が形成される。絶縁体１６８の上に導電体１７０ａ及び導電体１７０ｂが形成
されている。導電体１７０ａ及び導電体１７０ｂは、絶縁体１５６ｃ、絶縁体１６２、絶
縁体１６６及び絶縁体１６８に形成された開口を介して、導電体１５８ａ及び導電体１５
８ｂと電気的に接続されている。
【０３０６】
ここで、絶縁体１６６は少なくとも一部が絶縁体１５４の上面と接して形成される。図
２３（Ｂ）に示すように、絶縁体１６６は、絶縁体１５６ａ、半導体１５６ｂ、絶縁体１
５６ｃ、導電体１５８ａ及び導電体１５８ｂ、絶縁体１６２を覆うように形成されること
が好ましい。絶縁体１６６は、これらと絶縁体１５４が重なっていない領域、例えば、図
２３（Ａ）に示す絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃの外側の領域におい
て絶縁体１５４と接することが好ましい。
【０３０７】
＜半導体２＞
以下、半導体１５６ｂの詳細な構成について説明する。なお、本項目において、半導体
１５６ｂに加えて、絶縁体１５６ａ及び絶縁体１５６ｃの構成についても説明を行う。ま
た、絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃとしては、上述の絶縁体１０６ａ
、半導体１０６ｂ、絶縁体１０６ｃを対応させて用いることができる。
【０３０８】
半導体１５６ｂは、例えば、インジウムを含む酸化物半導体である。半導体１５６ｂは
、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導
体１５６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ
、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表すとする。ただし、元素Ｍとして、前述の元素
を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギー
が高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である
。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有
する元素である。また、半導体１５６ｂは、亜鉛を含むと好ましい。酸化物半導体は、亜
鉛を含むと結晶化しやすくなる場合がある。
【０３０９】
ただし、半導体１５６ｂは、インジウムを含む酸化物半導体に限定されない。半導体１
５６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、
亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などで
あっても構わない。
【０３１０】
例えば、絶縁体１５６ａおよび絶縁体１５６ｃは、半導体１５６ｂを構成する酸素以外
の元素一種以上、または二種以上から構成される酸化物半導体である。半導体１５６ｂを
構成する酸素以外の元素一種以上、または二種以上から絶縁体１５６ａおよび絶縁体１５
６ｃが構成されるため、絶縁体１５６ａと半導体１５６ｂとの界面、および半導体１５６
ｂと絶縁体１５６ｃとの界面において、欠陥準位が形成されにくい。
【０３１１】
絶縁体１５６ａ、半導体１５６ｂおよび絶縁体１５６ｃは、少なくともインジウムを含
むと好ましい。なお、絶縁体１５６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和
を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５
０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５
ａｔｏｍｉｃ％より高いとする。また、半導体１５６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、
ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉ
ｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ
％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、絶縁体１５６ｃがＩｎ−Ｍ−Ｚ
ｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎ
が５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが
２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、絶縁体１５６ｃ
は、絶縁体１５６ａと同種の酸化物を用いても構わない。ただし、絶縁体１５６ａまたは
／および絶縁体１５６ｃがインジウムを含まなくても構わない場合がある。例えば、絶縁
体１５６ａまたは／および絶縁体１５６ｃが酸化ガリウムまたはＧａ−Ｚｎ酸化物であっ
ても構わない。なお、絶縁体１５６ａ、半導体１５６ｂおよび絶縁体１５６ｃに含まれる
各元素の原子数が、簡単な整数比にならなくても構わない。
【０３１２】
例えば、スパッタリング法を用いて成膜する場合、絶縁体１５６ａに用いるターゲット
の金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：２：４、Ｉｎ：Ｍ：Ｚｎ
＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：
Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：
Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉ
ｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６
、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６
：９、Ｉｎ：Ｍ：Ｚｎ＝１：１０：１等がある。また、絶縁体１５６ａに用いるターゲッ
トの金属元素の原子数比をＭ：Ｚｎ＝１０：１としてもよい。
【０３１３】
また、例えば、スパッタリング法を用いて成膜する場合、半導体１５６ｂに用いるター
ゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ
：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：
２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝
４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等がある。特に、スパッタリングターゲッ
トとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される半導
体１５６ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
【０３１４】
また、例えば、スパッタリング法を用いて成膜する場合、絶縁体１５６ｃに用いるター
ゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：２：４、Ｉｎ：Ｍ
：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ
：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、
Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：
３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：
６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝
１：６：９、Ｉｎ：Ｍ：Ｚｎ＝１：１０：１等がある。また、絶縁体１５６ｃに用いるタ
ーゲットの金属元素の原子数比をＭ：Ｚｎ＝１０：１としてもよい。
【０３１５】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有す
る。そのため、絶縁体１５６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム
原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さ
らに好ましくは９０％以上とする。
【０３１６】
半導体１５６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体１５
６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．
８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。ここで
、絶縁体１５６ａのエネルギーギャップは、半導体１５６ｂのエネルギーギャップより大
きい。また、絶縁体１５６ｃのエネルギーギャップは、半導体１５６ｂのエネルギーギャ
ップより大きい。
【０３１７】
半導体１５６ｂは、絶縁体１５６ａおよび絶縁体１５６ｃよりも電子親和力の大きい酸
化物を用いる。例えば、半導体１５６ｂとして、絶縁体１５６ａおよび絶縁体１５６ｃよ
りも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅ
Ｖ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお
、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。言い換えると、絶縁
体１５６ａの伝導帯下端のエネルギー準位は、半導体１５６ｂの伝導帯下端のエネルギー
準位より真空準位に近い。また、絶縁体１５６ｃの伝導帯下端のエネルギー準位は、半導
体１５６ｂの伝導帯下端のエネルギー準位より真空準位に近い。
【０３１８】
このとき、ゲート電圧を印加すると、絶縁体１５６ａ、半導体１５６ｂ及び絶縁体１５
６ｃのうち、電子親和力の大きい半導体１５６ｂにチャネルが形成される。
【０３１９】
上記の通り、絶縁体１５６ａ及び絶縁体１５６ｃは、単独で用いる場合、導電体、半導
体または絶縁体として機能させることができる物質からなる。しかしながら、半導体１５
６ｂと積層させてトランジスタを形成する場合、電子は半導体１５６ｂ、半導体１５６ｂ
と絶縁体１５６ａの界面近傍、及び半導体１５６ｂと絶縁体１５６ｃの界面近傍などを流
れ、絶縁体１５６ａ及び絶縁体１５６ｃは当該トランジスタのチャネルとして機能しない
領域を有する。このため、本明細書などにおいては、絶縁体１５６ａ及び絶縁体１５６ｃ
を半導体と記載せず、絶縁体と記載するものとする。なお、絶縁体１５６ａ及び絶縁体１
５６ｃを絶縁体と記載するのは、あくまで半導体１５６ｂと比較してトランジスタの機能
上絶縁体に近い機能を有するためなので、絶縁体１５６ａ及び絶縁体１５６ｃとして、半
導体１５６ｂに用いることができる物質を用いる場合もある。
【０３２０】
ここで、絶縁体１５６ａと半導体１５６ｂとの間には、絶縁体１５６ａと半導体１５６
ｂとの混合領域を有する場合がある。また、半導体１５６ｂと絶縁体１５６ｃとの間には
、半導体１５６ｂと絶縁体１５６ｃとの混合領域を有する場合がある。混合領域は、欠陥
準位密度が低くなる。そのため、絶縁体１５６ａ、半導体１５６ｂおよび絶縁体１５６ｃ
の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合と
もいう。）。なお、絶縁体１５６ａ、半導体１５６ｂ及び絶縁体１５６ｃは、それぞれの
界面を明確に判別できない場合がある。
【０３２１】
このとき、電子は、絶縁体１５６ａ中及び絶縁体１５６ｃ中ではなく、半導体１５６ｂ
中を主として移動する。上述したように、絶縁体１５６ａと半導体１５６ｂとの界面にお
ける欠陥準位密度、および半導体１５６ｂと絶縁体１５６ｃとの界面における欠陥準位密
度を低くすることによって、半導体１５６ｂ中で電子の移動が阻害されることが少なく、
トランジスタのオン電流を高くすることができる。
【０３２２】
また、トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くす
ることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動す
ると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合
にも阻害される。
【０３２３】
また、トランジスタのオン電流を高くするためには、絶縁体１５６ｃの厚さは小さいほ
ど好ましい。絶縁体１５６ｃの厚さは、絶縁体１５６ａの厚さより小さく、半導体１５６
ｂの厚さより小さいことが好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さ
らに好ましくは３ｎｍ以下の領域を有する絶縁体１５６ｃとすればよい。一方、絶縁体１
５６ｃは、チャネルの形成される半導体１５６ｂへ、隣接する絶縁体を構成する酸素以外
の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため
、絶縁体１５６ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上
、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する絶縁体１５
６ｃとすればよい。また、絶縁体１５６ｃは、絶縁体１５４などから放出される酸素の外
方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
【０３２４】
また、信頼性を高くするためには、絶縁体１５６ａは厚く、絶縁体１５６ｃは薄いこと
が好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎ
ｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する絶縁体１５６ａとすればよい
。絶縁体１５６ａの厚さを、厚くすることで、隣接する絶縁体と絶縁体１５６ａとの界面
からチャネルの形成される半導体１５６ｂまでの距離を離すことができる。ただし、半導
体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０
ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する絶縁体１５６ａとすれば
よい。
【０３２５】
例えば、半導体１５６ｂと絶縁体１５６ａとの間に、例えば、二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）におい
て、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好まし
くは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに
好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下の
シリコン濃度となる領域を有する。また、半導体１５６ｂと絶縁体１５６ｃとの間に、Ｓ
ＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３
以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３
以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／
ｃｍ３以下のシリコン濃度となる領域を有する。
【０３２６】
また、半導体１５６ｂの水素濃度を低減するために、絶縁体１５６ａおよび絶縁体１５
６ｃの水素濃度を低減すると好ましい。絶縁体１５６ａおよび絶縁体１５６ｃは、ＳＩＭ
Ｓにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下
、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下
、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３
以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／
ｃｍ３以下の水素濃度となる領域を有する。また、半導体１５６ｂの窒素濃度を低減する
ために、絶縁体１５６ａおよび絶縁体１５６ｃの窒素濃度を低減すると好ましい。絶縁体
１５６ａおよび絶縁体１５６ｃは、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３
以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３
以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃ
ｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍ
ｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
【０３２７】
図２３（Ｂ）に示すように、半導体１５６ｂなどの導電体１５８ａ又は導電体１５８ｂ
と接する領域（図２３（Ｂ）では点線で表示）に低抵抗領域１５９ａ及び低抵抗領域１５
９ｂが形成されることがある。低抵抗領域１５９ａ及び低抵抗領域１５９ｂは、主に、半
導体１５６ｂが接した導電体１５８ａ又は導電体１５８ｂに酸素を引き抜かれる、又は導
電体１５８ａ又は導電体１５８ｂに含まれる導電材料が半導体１５６ｂ中の元素と結合す
ることにより形成される。このような低抵抗領域１５９ａ及び低抵抗領域１５９ｂが形成
されることにより、導電体１５８ａ又は導電体１５８ｂと半導体１５６ｂとの接触抵抗を
低減することが可能となるのでトランジスタ５０のオン電流を増大させることができる。
【０３２８】
また、絶縁体１５６ａと導電体１５８ａ又は導電体１５８ｂとが接する領域においても
低抵抗領域が形成されることもある。また、以降の図面においても同様の点線は低抵抗領
域を指し示すものとする。
【０３２９】
また、上記の図１（Ｄ）の場合と同様に、半導体１５６ｂは、導電体１５８ａと導電体
１５８ｂの間に導電体１５８ａ及び導電体１５８ｂと重なった領域より膜厚の薄い領域を
有することがある。
【０３３０】
なお、上述の３層構造は一例である。例えば、絶縁体１５６ａまたは絶縁体１５６ｃの
ない２層構造としても構わない。または、絶縁体１５６ａの上もしくは下、または絶縁体
１５６ｃの上もしくは下に、絶縁体１５６ａ、半導体１５６ｂおよび絶縁体１５６ｃとし
て例示した半導体のいずれか一を有する４層構造としても構わない。または、絶縁体１５
６ａの上、絶縁体１５６ａの下、絶縁体１５６ｃの上、絶縁体１５６ｃの下のいずれか二
箇所以上に、絶縁体１５６ａ、半導体１５６ｂおよび絶縁体１５６ｃとして例示した半導
体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
【０３３１】
また、絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃと同様に絶縁体１５６ａ、半
導体１５６ｂ、絶縁体１５６ｃもＣＡＡＣ−ＯＳを用いることが好ましい。上述の通りＣ
ＡＡＣ−ＯＳは、不純物および酸素欠損が少ない、キャリア密度の低い酸化物半導体であ
る。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／
ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３
以上とすることができる。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。
即ち、安定な特性を有する酸化物半導体であるといえる。
【０３３２】
このため、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性
の高いトランジスタとなる。
【０３３３】
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキ
ャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたト
ランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０３３４】
＜基板、絶縁体、導電体２＞
以下に、トランジスタ５０の半導体以外の各構成要素について詳細な説明を行う。
【０３３５】
基板１５０は、上述した基板１００と同様の基板を用いることができる。
【０３３６】
絶縁体１５１は、水素又は水をブロックする機能を有する絶縁体を用いる。絶縁体１５
６ａ、半導体１５６ｂ、絶縁体１５６ｃ近傍に設けられる絶縁体中の水素や水は、酸化物
半導体である絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃ中にキャリアを生成する
要因の一つとなる。これによりトランジスタ５０の信頼性が低下するおそれがある。特に
基板１５０としてスイッチ素子などのシリコン系半導体素子を設けた基板を用いる場合、
当該半導体素子のダングリングボンドを終端するために水素が用いられ、当該水素がトラ
ンジスタ５０まで拡散するおそれがある。これに対して水素又は水をブロックする機能を
有する絶縁体１５１を設けることによりトランジスタ５０の下層から水素又は水が拡散す
るのを抑制し、トランジスタ５０の信頼性を向上させることができる。
【０３３７】
また、絶縁体１５１は酸素をブロックする機能も有することが好ましい。絶縁体１５１
が絶縁体１５４から拡散する酸素をブロックすることにより、絶縁体１５４から絶縁体１
５６ａ、半導体１５６ｂ、絶縁体１５６ｃに効果的に酸素を供給することができる。絶縁
体１５１としては、上述した絶縁体１０１と同様の絶縁体を用いることができる。
【０３３８】
導電体１５２は、少なくとも一部が導電体１５８ａと導電体１５８ｂに挟まれる領域に
おいて半導体１５６ｂと重なることが好ましい。導電体１５２は、トランジスタ５０のバ
ックゲートとして機能する。このような導電体１５２を設けることにより、トランジスタ
５０のしきい値電圧の制御を行うことができる。なお、トランジスタ５０において導電体
１５２が形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるもの
ではない。
【０３３９】
導電体１５２としては、上述した導電体１０２と同様の導電体を用いることができる。
【０３４０】
絶縁体１５３は導電体１５２を覆うように設けられる。絶縁体１５３は、酸素をブロッ
クする機能を有することが好ましい。このような絶縁体１５３を設けることにより、導電
体１５２の酸化を防ぐ、言い換えると絶縁体１５４から導電体１５２が酸素を引き抜くこ
とを防ぐことができる。これにより、絶縁体１５４から絶縁体１５６ａ、半導体１５６ｂ
、絶縁体１５６ｃに効果的に酸素を供給することができる。また、絶縁体１５３の被覆性
を高くすることにより、より絶縁体１５４から引き抜かれる酸素をより低減し、絶縁体１
５４から絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃにより効果的に酸素を供給す
ることができる。
【０３４１】
絶縁体１５３としては、上述した絶縁体１０３と同様の絶縁体を用いることができる。
【０３４２】
また、導電体１５２と同じ層に配線などの導電体を設ける場合、当該導電体も覆うよう
に絶縁体１５３を形成することが好ましい。
【０３４３】
なお、導電体１５２を設けない構成とする場合、必ずしも絶縁体１５３を設ける必要は
ない。絶縁体１５３を設けない場合、絶縁体１５１が酸素をブロックする機能を有するこ
とが好ましい。
【０３４４】
絶縁体１５４は過剰酸素を有する絶縁体であることが好ましい。このような絶縁体１５
４を設けることにより、絶縁体１５４から絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５
６ｃに酸素を供給することができる。当該酸素により、酸化物半導体である絶縁体１５６
ａ、半導体１５６ｂ、絶縁体１５６ｃの欠陥となる酸素欠損を低減することができる。こ
れにより、絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃを欠陥準位密度が低い、安
定な特性を有する酸化物半導体とすることができる。
【０３４５】
絶縁体１５４としては、上述した絶縁体１０４と同様の絶縁体を用いることができる。
【０３４６】
過剰酸素を有する絶縁体１５４は、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１０
０℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の
脱離量が１．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上１．０×１０１６ｍｏｌｅｃ
ｕｌｅｓ／ｃｍ２以下、より好ましくは、１．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２
以上５．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下となる。
【０３４７】
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある
。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ
３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（Ｅ
ＳＲ）にて、ｇ値が２．０１近傍に非対称の信号を有することもある。
【０３４８】
なお、絶縁体１５４の上面は上記の酸化物半導体において不純物となる元素又は欠陥が
少ないことが好ましい。絶縁体１５４の上面は絶縁体１５４と絶縁体１５６ａの界面とな
るため、ここに不純物や欠陥が多い場合、絶縁体１５６ａと絶縁体１５４の界面の欠陥準
位密度が増大することになる。
【０３４９】
また、絶縁体１５４は、基板１５０からの不純物の拡散を防止する機能を有してもよい
。また、絶縁体１５４は、水素トラップを有する絶縁体としてもよい。
【０３５０】
導電体１５８ａ及び導電体１５８ｂは、それぞれトランジスタ５０のソース電極または
ドレイン電極のいずれかとして機能する。導電体１５８ａ及び導電体１５８ｂとしては、
上述した導電体１０８ａ及び導電体１０８ｂと同様の導電体を用いることができる。
【０３５１】
ここで、導電体１５８ａ及び１５８ｂの下面が絶縁体１５４の上面と接しないことが好
ましい。例えば、図２３（Ｂ）に示すように、導電体１５８ａ及び導電体１５８ｂの下面
が半導体１５６ｂの上面のみに接して形成されていればよい。このような構成にすること
により、導電体１５８ａ及び導電体１５８ｂの下面において、絶縁体１５４から酸素を引
き抜くことが抑制できる。これにより、導電体１５８ａ及び導電体１５８ｂの一部が酸化
して抵抗率が増大することを抑制し、且つ絶縁体１５４から絶縁体１５６ａ、半導体１５
６ｂおよび絶縁体１５６ｃに効果的に酸素を供給することができる。
【０３５２】
また、導電体１５８ａ及び１５８ｂは、導電体１６４と重ならない領域において、少な
くとも一部が絶縁体１５６ｃを介して絶縁体１６２と重なることが好ましい。例えば、図
２３（Ｂ）に示すように、導電体１５８ａ及び導電体１５８ｂの上面の大部分を絶縁体１
５６ｃで覆う構成にすればよい。このような構成にすることにより、導電体１５８ａ及び
導電体１５８ｂの上面において、絶縁体１６２から酸素を引き抜くことが抑制できる。こ
れにより、導電体１５８ａ及び導電体１５８ｂの一部が酸化して抵抗率が増大することを
抑制し、且つ絶縁体１６２から絶縁体１５６ａ、半導体１５６ｂおよび絶縁体１５６ｃに
効果的に酸素を供給することができる。
【０３５３】
絶縁体１６２は、トランジスタ５０のゲート絶縁膜として機能する。絶縁体１６２は、
絶縁体１５４と同様に過剰酸素を有する絶縁体としてもよい。このような絶縁体１６２を
設けることにより、絶縁体１６２から絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃ
に酸素を供給することができる。絶縁体１６２としては、上述した絶縁体１１２と同様の
絶縁体を用いることができる。
【０３５４】
導電体１６４はトランジスタ５０のゲート電極として機能する。導電体１６４としては
、導電体１５２として用いることができる導電体を用いればよい。なお、導電体１６４の
表面近傍に、導電体１６４の絶縁体１６２側よりも酸素濃度の高い領域が形成されること
がある。
【０３５５】
ここで、図２３（Ｃ）に示すように、導電体１５２および導電体１６４の電界によって
、半導体１５６ｂを電気的に取り囲むことができる。つまり、トランジスタ５０もトラン
ジスタ１０と同様にｓ−ｃｈａｎｎｅｌ構造となっている。そのため、半導体１５６ｂの
全体（上面、下面および側面）にチャネルが形成される。ｓ−ｃｈａｎｎｅｌ構造では、
トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流
）を高くすることができる。
【０３５６】
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体１５６ｂの側面に
もチャネルが形成される。したがって、半導体１５６ｂが厚いほどチャネル領域は大きく
なる。即ち、半導体１５６ｂが厚いほど、トランジスタのオン電流を高くすることができ
る。また、半導体１５６ｂが厚いほど、キャリアの制御性の高い領域の割合が増えるため
、サブスレッショルドスイング値を小さくすることができる。例えば、１０ｎｍ以上、好
ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上、
より好ましくは１００ｎｍ以上の厚さの領域を有する半導体１５６ｂとすればよい。ただ
し、半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましく
は２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体１５６
ｂとすればよい。なお、チャネル形成領域が縮小していくと、半導体１５６ｂが薄いほう
がトランジスタの電気特性が向上する場合もある。よって、半導体１５６ｂの厚さが１０
ｎｍ未満であってもよい。
【０３５７】
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタ
に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導
体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、
トランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下
、より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ま
しくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領
域を有する。
【０３５８】
絶縁体１６６及び絶縁体１６８は、トランジスタ５０の層間絶縁膜として機能する。こ
こで絶縁体１６６の膜厚としては、例えば５ｎｍ以上、又は２０ｎｍ以上とすることがで
きる。また、絶縁体１６６は、絶縁体１５４より酸素が透過しにくい絶縁体であり、酸素
をブロックする機能を有することが好ましい。このような絶縁体１６６を設けることによ
り、絶縁体１５４から絶縁体１５６ａ、半導体１５６ｂ及び絶縁体１５６ｃに酸素を供給
する際に、当該酸素が絶縁体１５４の上方に外部放出されてしまうことを防ぐことができ
る。これにより、絶縁体１５４から絶縁体１５６ａ、半導体１５６ｂ及び絶縁体１５６ｃ
に効果的に酸素を供給することができる。また、詳細については後述するが、絶縁体１６
６を、酸素を含む雰囲気においてスパッタリング法などを用いて成膜することにより、成
膜時に絶縁体１５４に酸素を添加することができる。
【０３５９】
絶縁体１６６としては、例えば、炭素、窒素、酸素、フッ素、マグネシウム、アルミニ
ウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジル
コニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、ま
たは積層で用いればよい。絶縁体１６６は酸素、水素、水、アルカリ金属、アルカリ土類
金属等をブロックする効果を有することが好ましい。このような絶縁体としては、例えば
、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸
化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の
代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。
酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化
窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハ
フニウム等がある。
【０３６０】
酸化アルミニウムは、水素、水分などの不純物、および酸素の両方に対して膜を透過さ
せない遮断効果が高いので絶縁体１６６に適用するのに好ましい。また、酸化アルミニウ
ムはスパッタリング法を用いて容易に成膜することができるので、成膜時に絶縁体１５４
に酸素を添加し、絶縁体１５４等を介して絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５
６ｃに拡散させることもできる。
【０３６１】
また、絶縁体１６６は、少なくとも酸素を透過させにくい膜として機能すればよく、上
述の絶縁体１５６ａ又は絶縁体１５６ｃとして用いることができる酸化物を絶縁体１６６
として用いることもできる。このような絶縁体１６６としては、Ｉｎを含む酸化絶縁物を
用いることが好ましく、例えば、Ｉｎ−Ａｌ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚ
ｎ酸化物を用いればよい。Ｉｎを含む酸化絶縁物はスパッタリング法で成膜する際に発生
するパーティクル数が少ないので、絶縁体１６６として用いるのに好適である。
【０３６２】
上述の通り、絶縁体１６６は少なくとも一部が絶縁体１５４の上面と接して形成される
。トランジスタ５０などにおいては、絶縁体１５４の絶縁体１６６と接する領域に酸素を
添加し、そこから酸素を拡散させて絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃに
酸素を供給する。図２５（Ａ）及び図２５（Ｂ）にトランジスタ５０中に酸素が供給され
る図を示す。図２５（Ａ）はトランジスタ５０の上面図であり、図２５（Ｂ）は図２５（
Ａ）の一点鎖線Ｂ１−Ｂ２に対応する断面図である。
【０３６３】
図２５（Ａ）に示す絶縁体１５６ｃなどの外側のハッチングで示される領域は、絶縁体
１５４の上面が絶縁体１６６と接している領域（領域１８７）である。また、図２５（Ａ
）に示す半導体１５６ｂにおいて導電体１５８ａと導電体１５８ｂに挟まれた領域は、チ
ャネル形成領域１８８である。また、図２５（Ａ）及び図２５（Ｂ）において、図中の矢
印は、酸素の拡散経路を示す。
【０３６４】
また、図２４に図２５（Ｂ）に示す絶縁体１５４と絶縁体１６６の界面近傍の拡大図を
示す。以下に絶縁体１５４を介して絶縁体１５６ａ、半導体１５６ｂ及び絶縁体１５６ｃ
に酸素が供給される過程について説明する。なお、以下の説明においては、絶縁体１５４
として代表的にＳｉＯｘを用い（以下、絶縁体１５４（ＳｉＯｘ）と記載する場合がある
。）、絶縁体１６６として代表的にＡｌＯｘを用いる（以下、絶縁体１６６（ＡｌＯｘ）
と記載する場合がある。）。
【０３６５】
まず、絶縁体１５４（ＳｉＯｘ）上に絶縁体１６６（ＡｌＯｘ）を成膜する（図２４（
Ａ）参照）。ここで、絶縁体１６６（ＡｌＯｘ）の成膜は、スパッタリング法を用いて行
うことが好ましく、酸素を含む雰囲気下でスパッタリング法を用いて行うことがより好ま
しい。スパッタリング法で絶縁体１６６（ＡｌＯｘ）の成膜をおこなうことにより、成膜
と同時に絶縁体１５４（ＳｉＯｘ）の表面（絶縁体１６６（ＡｌＯｘ）成膜後は絶縁体１
５４（ＳｉＯｘ）と絶縁体１６６（ＡｌＯｘ）の界面）近傍に酸素１３１が添加される。
ここで、酸素１３１は、例えば、酸素ラジカルとして絶縁体１５４（ＳｉＯｘ）に添加さ
れるが、酸素１３１が添加されるときの状態はこれに限定されない。酸素１３１は、酸素
原子、又は酸素イオンなどの状態で絶縁体１５４（ＳｉＯｘ）に添加されてもよい。なお
、酸素１３１の添加に伴い、絶縁体１５４（ＳｉＯｘ）中に酸素が化学量論的組成を超え
て含まれる場合があり、このときの酸素１３１を過剰酸素と呼ぶこともできる。
【０３６６】
また、絶縁体１５４（ＳｉＯｘ）の絶縁体１６６（ＡｌＯｘ）と接する領域に混合領域
１３０が形成されることがある。混合領域１３０では、絶縁体１５４（ＳｉＯｘ）を構成
する成分と、絶縁体１６６（ＡｌＯｘ）を構成する成分の両方が含まれており、ＡｌＳｉ
ｘＯｙで表すことができる。混合領域１３０は、絶縁体１５４（ＳｉＯｘ）と絶縁体１６
６（ＡｌＯｘ）との界面近傍の領域に形成されるため、混合領域１３０では酸素１３１の
濃度が、混合領域１３０より下の層と比較して大きくなる場合がある。
【０３６７】
このようにして、絶縁体１５４（ＳｉＯｘ）の領域１８７に酸素１３１が添加される。
領域１８７に添加された酸素１３１を、熱処理によって領域１８７から絶縁体１５４（Ｓ
ｉＯｘ）中に拡散させる（図２４（Ｂ）参照）。少なくとも加熱処理中において、絶縁体
１５４（ＳｉＯｘ）は、酸素１３１の拡散に対して十分に原子間距離が大きく、酸素１３
１に対して多孔性を有しているようにみなすことができる。このため、絶縁体１５４（Ｓ
ｉＯｘ）に対して加熱処理を行うことにより、極めて容易に酸素１３１を拡散させること
ができる。ここで、加熱処理は、例えば、２５０℃以上６５０℃以下、好ましくは３５０
℃以上４５０℃以下で行えばよい。これにより、酸素１３１の濃度が大きい混合領域１３
０を中心に、絶縁体１５４（ＳｉＯｘ）中に酸素１３１を拡散させることができる。
【０３６８】
ここで、絶縁体１６６（ＡｌＯｘ）は、絶縁体１５４（ＳｉＯｘ）より酸素を透過させ
にくい絶縁体であり、酸素をブロックするバリア膜として機能する。このような絶縁体１
６６（ＡｌＯｘ）が絶縁体１５４（ＳｉＯｘ）上に形成されているので、絶縁体１５４（
ＳｉＯｘ）中を拡散する酸素１３１が絶縁体１５４（ＳｉＯｘ）の上方に拡散せず、絶縁
体１５４（ＳｉＯｘ）を主に横方向又は下方向に拡散していく。このように、絶縁体１５
４（ＳｉＯｘ）に拡散した酸素１３１は、絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５
６ｃ、特に半導体１５６ｂのチャネル形成領域１８８へと供給される。
【０３６９】
このとき、酸素をブロックする機能を有する絶縁体１５３で導電体１５２を覆うことで
絶縁体１５４に拡散した酸素１３１が導電体１５２に引き抜かれるのを防ぐことができる
。また、絶縁体１５３又は絶縁体１５１に酸素をブロックする機能を持たせることにより
、絶縁体１５４に拡散した酸素１３１が絶縁体１５４より下層に拡散するのを防ぐことが
できる。これにより、酸素１３１を絶縁体１５４より上の層、つまり絶縁体１５６ａ、半
導体１５６ｂ、絶縁体１５６ｃに供給することができる。
【０３７０】
また、導電体１５８ａ及び導電体１５８ｂの下面と絶縁体１５４の間に絶縁体１５６ａ
及び半導体１５６ｂを形成し、導電体１５８ａ及び導電体１５８ｂが絶縁体１５４に直接
接触しないようにすることにより、絶縁体１５４に拡散した酸素１３１が導電体１５８ａ
及び導電体１５８ｂに引き抜かれるのを防ぐことができる。
【０３７１】
このように、トランジスタ５０の導電体１５２、導電体１５８ａ及び導電体１５８ｂが
、酸素１３１が拡散する絶縁体１５４と直接接触しないようにすることにより、絶縁体１
５６ａ、半導体１５６ｂ、絶縁体１５６ｃ、特に半導体１５６ｂのチャネル形成領域１８
８に酸素１３１を効果的に供給することができる。
【０３７２】
このようにして、図２３に示す絶縁体１５６ａ、半導体１５６ｂ及び絶縁体１５６ｃ中
に酸素１３１を供給して、酸素欠損を低減することができる。絶縁体１５６ａ、半導体１
５６ｂ及び絶縁体１５６ｃ中で、酸素欠損に水素がトラップされることにより浅いドナー
準位が形成される。つまり、酸素欠損を低減させることにより、高純度真性または実質的
に高純度真性な酸化物半導体とすることができる。
【０３７３】
また、４００℃１時間の熱処理において、絶縁体１５４中の酸素の拡散長は、３μｍ程
度に見積もられる。このため、領域１８７とチャネル形成領域１８８との距離は３μｍ以
下とするのが好ましく、１μｍ以下とするのがより好ましい。または、絶縁体１５４の絶
縁体１６６と接する領域に形成される混合領域１３０と、チャネル形成領域１８８との距
離を３μｍ以下とするのが好ましく、１μｍ以下とするのがより好ましい。なお、酸素の
拡散長の詳細については、後述の実施例に記載する。
【０３７４】
また、上記においては、絶縁体１５４を主な酸素拡散経路と見たが、本実施の形態に示
す半導体装置はこれに限られるものではない。絶縁体１６２が酸素１３１の拡散経路とな
る場合もある。絶縁体１６２が酸素１３１の拡散経路となる場合においては、絶縁体１６
６と絶縁体１６２が接する領域に酸素１３１が添加され、当該領域から絶縁体１６２を介
して絶縁体１５６ｃ、半導体１５６ｂへ酸素１３１が供給される。このとき、導電体１５
８ａ及び導電体１５８ｂの上面に接して絶縁体１５６ｃを形成することにより、絶縁体１
６２に拡散した酸素１３１が導電体１５８ａ及び導電体１５８ｂに引き抜かれるのを防ぐ
ことができる。また、絶縁体１６２の絶縁体１６６と接する領域にも混合領域１３０が形
成される場合がある。
【０３７５】
また、上記と同様に４００℃１時間の熱処理において、絶縁体１６２中の酸素の拡散長
は、３μｍ程度に見積もられる。このため、絶縁体１６２上に接して設けられる絶縁体１
６６と導電体１６４の境界（または導電体１６４の外周）とチャネル形成領域１８８との
距離は３μｍ以下とするのが好ましく、１μｍ以下とするのがより好ましい。または、絶
縁体１６２の絶縁体１６６と接する領域に形成される混合領域１３０と、チャネル形成領
域１８８との距離を３μｍ以下とするのが好ましく、１μｍ以下とするのがより好ましい
。
【０３７６】
絶縁体１６８としては、絶縁体１５４として用いることができる絶縁体を用いればよい
。
【０３７７】
導電体１７０ａ及び導電体１７０ｂは、トランジスタ５０のソース電極またはドレイン
電極に電気的に接続された配線として機能する。導電体１７０ａ及び導電体１７０ｂとし
ては、導電体１５８ａ及び導電体１５８ｂとして用いることができる導電体を用いればよ
い。
【０３７８】
以上のような構成でトランジスタを形成することにより、安定した電気特性を有するト
ランジスタを提供することができる。または、非導通時のリーク電流の小さいトランジス
タを提供することができる。または、高い周波数特性を有するトランジスタを提供するこ
とができる。または、ノーマリーオフの電気特性を有するトランジスタを提供することが
できる。または、サブスレッショルドスイング値の小さいトランジスタを提供することが
できる。または、信頼性の高いトランジスタを提供することができる。
【０３７９】
＜トランジスタ２変形例＞
以下、トランジスタ５０の変形例について図２６乃至図３０を用いて説明する。なお、
図２６乃至図３０は、図２３（Ｂ）（Ｃ）と同様に、トランジスタのチャネル長方向の断
面図とトランジスタのチャネル幅方向の断面図になる。
【０３８０】
図２６（Ａ）（Ｂ）に示すトランジスタ５２は、導電体１５２及び絶縁体１５３が形成
されていない点においてトランジスタ５０と異なる。この場合、絶縁体１５１が酸素をブ
ロックする機能を有することで、絶縁体１５４からより効果的に絶縁体１５６ａ、半導体
１５６ｂ、絶縁体１５６ｃに酸素を供給することができる。
【０３８１】
図２６（Ｃ）（Ｄ）に示すトランジスタ５４は、導電体１５２の上に導電体１７２が形
成され、絶縁体１５３が形成されていない点においてトランジスタ５０と異なる。導電体
１７２は酸化反応のギブス自由エネルギーが高い物質を用いることが好ましい。このよう
な構成にすることにより、導電体１５２の上面において、絶縁体１５４から酸素を引き抜
くことが抑制できる。これにより、絶縁体１５３を形成しなくても、導電体１５２の一部
が酸化して抵抗率が増大することを抑制し、且つ絶縁体１５６ａ、半導体１５６ｂ、絶縁
体１５６ｃに効果的に酸素を供給することができる。導電体１７２としては、導電体１１
０ａ及び導電体１１０ｂと同様の導電体を用いることができる。
【０３８２】
図２７（Ａ）（Ｂ）に示すトランジスタ５６は、導電体１６４、絶縁体１６２及び絶縁
体１５６ｃの端部が概略一致するように形成されている点、導電体１５８ａの上に接して
導電体１６０ａを形成し、導電体１５８ｂの上に接して導電体１６０ｂを形成している点
においてトランジスタ５０と異なる。このような構成にすることにより、導電体１５８ａ
及び導電体１５８ｂの上面において、絶縁体１６６から酸素を引き抜くことが抑制できる
。これにより、導電体１５８ａ及び導電体１５８ｂの一部が酸化して抵抗率が増大するこ
とを抑制し、且つ絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃに効果的に酸素を供
給することができる。導電体１６０ａ及び導電体１６０ｂとしては、導電体１１０ａ及び
導電体１１０ｂと同様の導電体を用いることができる。
【０３８３】
図２７（Ｃ）（Ｄ）に示すトランジスタ５８は、導電体１５２の上に導電体１７２が形
成され、絶縁体１５３が形成されていない点においてトランジスタ５６と異なる。このよ
うな構成にすることにより、導電体１５２の上面において、絶縁体１５４から酸素を引き
抜くことが抑制できる。これにより、絶縁体１５３を形成しなくても、導電体１５２の一
部が酸化して抵抗率が増大することを抑制し、且つ絶縁体１５６ａ、半導体１５６ｂ、絶
縁体１５６ｃに効果的に酸素を供給することができる。
【０３８４】
図２８（Ａ）（Ｂ）に示すトランジスタ６０は、導電体１５８ａ及び導電体１５８ｂが
絶縁体１５６ａ及び半導体１５６ｂよりチャネル幅方向に外側にせり出している点、導電
体１５８ａの下面に接して導電体１７４ａを形成し、導電体１５８ｂの下面に接して導電
体１７４ｂを形成している点においてトランジスタ５０と異なる。導電体１７４ａ及び導
電体１７４ｂとしては、導電体１１０ａ及び導電体１１０ｂと同様の導電体を用いること
ができる。このような構成にすることにより、導電体１５８ａ及び導電体１５８ｂの下面
において、絶縁体１５４から酸素を引き抜くことが抑制できる。これにより、導電体１５
８ａ及び導電体１５８ｂの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体１
５６ａ、半導体１５６ｂ、絶縁体１５６ｃに効果的に酸素を供給することができる。
【０３８５】
図２８（Ｃ）（Ｄ）に示すトランジスタ６２は、導電体１６４、絶縁体１６２及び絶縁
体１５６ｃの端部が概略一致するように形成されている点、導電体１５８ａの上面に接し
て導電体１６０ａを形成し、導電体１５８ｂの上面に接して導電体１６０ｂを形成してい
る点においてトランジスタ６０と異なる。このような構成にすることにより、導電体１５
８ａ及び導電体１５８ｂの上面及び下面において、絶縁体１６６及び絶縁体１５４から酸
素を引き抜くことが抑制できる。これにより、導電体１５８ａ及び導電体１５８ｂの一部
が酸化して抵抗率が増大することを抑制し、且つ絶縁体１５６ａ、半導体１５６ｂ、絶縁
体１５６ｃに効果的に酸素を供給することができる。また、トランジスタ６２に示すよう
に、絶縁体１５４の上面にＣＭＰ処理などを行い、平坦性の向上を図ってもよい。
【０３８６】
図２９（Ａ）（Ｂ）に示すトランジスタ６４は、導電体１５８ａ及び導電体１５８ｂが
半導体１５６ｂと重ならない領域において、絶縁体１５６ａの上面に接して形成されてい
る点においてトランジスタ５０と異なる。ここで、導電体１５８ａ及び導電体１５８ｂが
絶縁体１５４と離間して形成されている。このような構成にすることにより、導電体１５
８ａ及び導電体１５８ｂの下面において、絶縁体１５４から酸素を引き抜くことが抑制で
きる。これにより、導電体１５８ａ及び導電体１５８ｂの一部が酸化して抵抗率が増大す
ることを抑制し、且つ絶縁体１５４から絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６
ｃに効果的に酸素を供給することができる。
【０３８７】
なお、絶縁体１５６ａは、半導体１５６ｂと重なっていない領域の膜厚が、半導体１５
６ｂと重なっている領域の膜厚より薄くなることがある。これは、半導体１５６ｂを形成
する際に、絶縁体１５６ａの上面の一部が除去されることがあるためである。
【０３８８】
図２９（Ｃ）（Ｄ）に示すトランジスタ６６は、導電体１６４及び絶縁体１６２の端部
が概略一致するように形成されている点においてトランジスタ６４と異なる。
【０３８９】
図３０（Ａ）（Ｂ）に示すトランジスタ６８は、絶縁体１５３と絶縁体１５１及び導電
体１５２との間に絶縁体１５５が形成されている点、絶縁体１６２が絶縁体１６２ａ乃至
１６２ｃの積層構造で形成されている点において、トランジスタ５０と異なる。絶縁体１
５５は、絶縁体１０４と同様の絶縁体を用いることができる。また、絶縁体１６２ａ及び
絶縁体１６２ｃは絶縁体１６２と同様の絶縁体を用いることができ、絶縁体１６２ｂは、
絶縁体１５３と同様の絶縁体を用いることができる。
【０３９０】
ここで、絶縁体１６２ａ乃至１６２ｃにおいて、絶縁体１６２ｂが電子捕獲領域を有す
ると好ましい。電子捕獲領域は、電子を捕獲する機能を有する。絶縁体１６２ａおよび絶
縁体１６２ｃが電子の放出を抑制する機能を有するとき、絶縁体１６２ｂに捕獲された電
子は、負の固定電荷のように振舞う。したがって、絶縁体１６２ｂはフローティングゲー
トとしての機能を有する。なお、絶縁体１６２ｂに替えて、導電体または半導体を用いて
もよい場合がある。ただし、絶縁体１６２ｂが絶縁体であることにより、捕獲された電子
の放出を抑制できる場合がある。
【０３９１】
また、絶縁体１５５、絶縁体１５３及び絶縁体１５４において、絶縁体１５３が電子捕
獲領域を有すると好ましい。絶縁体１５５および絶縁体１５４が電子の放出を抑制する機
能を有するとき、絶縁体１５３に捕獲された電子は、負の固定電荷のように振舞う。した
がって、絶縁体１５３はフローティングゲートとしての機能を有する。なお、絶縁体１５
３に替えて、導電体または半導体を用いてもよい場合がある。ただし、絶縁体１５３が絶
縁体であることにより、捕獲された電子の放出を抑制できる場合がある。
【０３９２】
なお、トランジスタ６８は、図３０（Ａ）（Ｂ）に示す構成に限られることなく、例え
ば、絶縁体１６２ａ乃至絶縁体１６２ｃの積層構造代わりに、トランジスタ５０に示す絶
縁体１６２を設ける構成としてもよい。
【０３９３】
図３０（Ｃ）（Ｄ）に示すトランジスタ７０は、絶縁体１５４と絶縁体１５１の間に、
導電体１５２、絶縁体１５７、絶縁体１５５及び絶縁体１５３が設けられている点におい
て、トランジスタ５２と異なる。ここで、導電体１５２は、絶縁体１５７に設けられた開
口部に埋め込まれるように形成されており、導電体１５２と絶縁体１５７の上面は、ＣＭ
Ｐ処理などを用いて平坦化されていることが好ましい。なお、絶縁体１５５は、絶縁体１
０４と同様の絶縁体を用いることができる。
【０３９４】
また、絶縁体１５５、絶縁体１５３及び絶縁体１５４において、絶縁体１５３が電子捕
獲領域を有すると好ましい。絶縁体１５５および絶縁体１５４が電子の放出を抑制する機
能を有するとき、絶縁体１５３に捕獲された電子は、負の固定電荷のように振舞う。した
がって、絶縁体１５３はフローティングゲートとしての機能を有する。なお、絶縁体１５
３に替えて、導電体または半導体を用いてもよい場合がある。ただし、絶縁体１５３が絶
縁体であることにより、捕獲された電子の放出を抑制できる場合がある。
【０３９５】
＜トランジスタ２作製方法＞
以下において、図３１乃至図３３を用いてトランジスタ５０の作製方法について説明す
る。
【０３９６】
まずは、基板１５０を準備する。基板１５０に用いる基板としては上述の基板を用いれ
ばよい。
【０３９７】
次に、絶縁体１５１を成膜する。絶縁体１５１としては上述の絶縁体を用いればよい。
絶縁体１５１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ
法などを用いて行うことができる。
【０３９８】
次に、導電体１５２となる導電体を成膜する。導電体１５２となる導電体としては、上
述の導電体を用いることができる。導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢ
Ｅ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０３９９】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体１５２を
形成する（図３１（Ａ）（Ｂ）参照。）。
【０４００】
次に、絶縁体１５３を成膜する。絶縁体１５３としては上述の絶縁体を用いればよい。
絶縁体１５３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ
法などを用いて行うことができる。
【０４０１】
次に、絶縁体１５４を成膜する（図３１（Ｃ）（Ｄ）参照。）。絶縁体１５４としては
上述の絶縁体を用いればよい。絶縁体１５４の成膜は、スパッタリング法、ＣＶＤ法、Ｍ
ＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、熱ＣＶＤ法やＡ
ＬＤ法などのプラズマを使用しない成膜方法で絶縁体１５４を成膜することにより、絶縁
体１５４の上面にプラズマによるダメージを与えることなく絶縁体１５４を成膜すること
ができる。
【０４０２】
また、後で形成する半導体１５６ｂの上面又は下面は平坦性が高いことが好ましい。こ
のため、図１８（Ｃ）（Ｄ）で示した絶縁体１０４のように、絶縁体１５４の上面にＣＭ
Ｐ処理などの平坦化処理を行って平坦性の向上を図ってもよい。
【０４０３】
次に、絶縁体１７６ａを成膜する。絶縁体１７６ａとしては上述の絶縁体１５６ａとし
て用いることができる絶縁体または半導体などを用いればよい。絶縁体１７６ａの成膜は
、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うこ
とができる。
【０４０４】
次に、半導体１７６ｂを成膜する。半導体１７６ｂとしては上述の半導体１５６ｂとし
て用いることができる半導体を用いればよい。半導体１７６ｂの成膜は、スパッタリング
法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお
、絶縁体１７６ａの成膜と、半導体１７６ｂの成膜と、を大気に暴露することなく連続で
行うことで、膜中および界面への不純物の混入を低減することができる。
【０４０５】
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、絶縁体１７６ａ及び半
導体１７６ｂの水素濃度を低減させることができる場合がある。また、絶縁体１７６ａ及
び半導体１７６ｂの酸素欠損を低減させることができる場合がある。加熱処理は、２５０
℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃
以上５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１
０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行
ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素
を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱
処理を行ってもよい。加熱処理によって、絶縁体１７６ａ及び半導体１７６ｂの結晶性を
高めることや、水素や水などの不純物を除去することなどができる。加熱処理は、ランプ
加熱によるＲＴＡ装置を用いることもできる。ＲＴＡ装置による加熱処理は、炉と比べて
短時間で済むため、生産性を高めるために有効である。絶縁体１７６ａ及び半導体１７６
ｂとしてＣＡＡＣ−ＯＳを用いる場合、加熱処理を行うことで、ピーク強度が高くなり、
半値全幅が小さくなる。即ち、加熱処理によってＣＡＡＣ−ＯＳの結晶性が高くなる。
【０４０６】
次に、導電体１７８を成膜する（図３１（Ｅ）（Ｆ）参照。）。導電体１７８としては
上述の導電体１５８ａ及び導電体１５８ｂとして用いることができる導電体を用いればよ
い。導電体１７８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、Ａ
ＬＤ法などを用いて行うことができる。
【０４０７】
次に、導電体１７８上にレジストなどを形成し、該レジストを用いて加工し、導電体１
５８ａ及び導電体１５８ｂを形成する。
【０４０８】
次に、半導体１７６ｂ上にレジストなどを形成し、該レジスト、導電体１５８ａ及び導
電体１５８ｂを用いて加工し、絶縁体１５６ａ及び半導体１５６ｂを形成する（図３１（
Ｇ）（Ｈ）参照。）。
【０４０９】
また、ここで、半導体１５６ｂの導電体１５８ａ及び導電体１５８ｂと接する領域にお
いて、低抵抗領域１５９ａ及び低抵抗領域１５９ｂが形成されることがある。また、半導
体１５６ｂは、導電体１５８ａと導電体１５８ｂの間に導電体１５８ａ及び導電体１５８
ｂと重なった領域より膜厚の薄い領域を有することがある。これは、導電体１５８ａ及び
導電体１５８ｂを形成する際に、半導体１５６ｂの上面の一部を除去することにより形成
される。
【０４１０】
なお、導電体１７８を形成した後、絶縁体１７６ａ、半導体１７６ｂ、導電体１７８を
一括して加工し、絶縁体１５６ａ、半導体１５６ｂ、及び半導体１５６ｂと重畳する形状
の導電体を形成し、半導体１５６ｂと重畳する形状の導電体をさらに加工して導電体１５
８ａ及び導電体１５８ｂを形成してもよい。
【０４１１】
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、絶縁体１５３及び絶縁
体１５４中の水、または水素をさらに低減させることができる。また、図３０に示すトラ
ンジスタ６８などでは、絶縁体１５５などの中の水、または水素をさらに低減させること
ができる。加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以
下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加熱処理は、不活性ガス
雰囲気で行うことが好ましい。また、酸化性ガスを含む雰囲気で行ってもよい。加熱処理
は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に
、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含
む雰囲気で加熱処理を行ってもよい。加熱処理は、ランプ加熱によるＲＴＡ装置を用いる
こともできる。ＲＴＡ装置による加熱処理は、炉と比べて短時間で済むため、生産性を高
めるために有効である。
【０４１２】
なお、トランジスタ５０より下に半導体素子層が設けられている場合、比較的低い温度
範囲（例えば、３５０℃以上４４５℃以下程度の温度範囲）で加熱することが好ましい。
例えば、絶縁体１５３及び絶縁体１５４（図３０に示すトランジスタ６８などでは絶縁体
１５５も含む）の成膜時の基板加熱温度のいずれかのうち最も高い加熱温度以下とするこ
とが好ましい。
【０４１３】
上述の通り、絶縁体１５６ａ、半導体１５６ｂ及び絶縁体１５６ｃなどにおいては、脱
水化、脱水素化、または酸素欠損低減などのために、加熱処理を行う必要がある。しかし
ながら、高温の加熱処理を行うことにより、絶縁体１５４より下の層が劣化する恐れがあ
る。特に、本実施の形態に示すトランジスタ５０を、半導体１５６ｂとは異なる半導体（
例えば、シリコンなど）を活性層とする半導体素子層の上に積層して形成する場合、当該
加熱処理によって、半導体素子層に含まれる、各種素子、配線などが損傷または変質する
恐れがある。
【０４１４】
例えば、シリコン基板上に半導体素子層を形成する場合、素子の微細化を図るため、各
素子の低抵抗化が求められる。例えば、配線材料として抵抗率の低いＣｕ配線を形成する
、トランジスタのソース領域及びドレイン領域の形成のために、当該領域にニッケルシリ
サイドを設けるなどが挙げられる。しかしながら、Ｃｕ配線もニッケルシリサイドも耐熱
性が低いという特徴を持つ。例えば、Ｃｕ配線の高温熱処理により、ボイドやヒロックが
形成される、またはＣｕが拡散するなどの劣化が発生する。また、ニッケルシリサイドの
高温熱処理により、シリサイド領域が拡張されトランジスタのソース領域とドレイン領域
が短絡するなどの劣化が発生する。
【０４１５】
このため、上記の加熱処理は、下層の半導体素子層を劣化させない温度範囲で行うこと
が好ましい。しかしながら、成膜時の絶縁体１５４に多量の水、水素が含まれている場合
、下層の半導体素子層を劣化させない温度範囲で加熱処理を行っても、絶縁体１５４から
水、水素などを十分に除去することができないおそれがある。さらに、絶縁体１５６ａ、
半導体１５６ｂ及び絶縁体１５６ｃの成膜後に同様の温度範囲で加熱処理を行うと、絶縁
体１５４から水、水素などが半導体１５６ｂなどに供給されて欠陥準位が形成されるおそ
れがある。
【０４１６】
これに対して、上記のように、絶縁体１５６ａ及び半導体１５６ｂを形成し、絶縁体１
５４の表面が露出されている段階で熱処理を行うことにより、絶縁体１５６ａ及び半導体
１５６ｂに水、水素が供給されるのを抑制しながら、絶縁体１５４及び絶縁体１５３（形
成されている場合は絶縁体１５５も含む）中の水、または水素をさらに低減させることが
できる。絶縁体１５４及び絶縁体１５３（形成されている場合は絶縁体１５５も含む）中
の水、または水素をさらに低減させることにより、比較的低温（例えば、３５０℃以上４
４５℃以下程度の温度範囲）の加熱で十分に水、水素などを除去することができ、半導体
１５６ｂなどに欠陥準位が形成されることを抑制することができる。このようにして信頼
性の高いトランジスタを提供することができる。
【０４１７】
次に、絶縁体１７６ｃを成膜する。絶縁体１７６ｃとしては上述の絶縁体１５６ｃとし
て用いることができる絶縁体または半導体などを用いればよい。絶縁体１７６ｃの成膜は
、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うこ
とができる。絶縁体１７６ｃの成膜の前に、半導体１５６ｂ、導電体１５８ａおよび導電
体１５８ｂの表面をエッチングしても構わない。例えば、希ガスを含むプラズマを用いて
エッチングすることができる。その後、大気に暴露することなく連続で絶縁体１７６ｃを
成膜することにより、半導体１５６ｂ、導電体１５８ａおよび導電体１５８ｂと、絶縁体
１５６ｃと、の界面への不純物の混入を低減することができる。膜と膜との界面などに存
在する不純物は、膜中の不純物よりも拡散しやすい場合がある。そのため、該不純物の混
入を低減することにより、トランジスタに安定した電気特性を付与することができる。
【０４１８】
次に、絶縁体１８２を成膜する。絶縁体１８２としては上述の絶縁体１６２として用い
ることができる絶縁体を用いればよい。絶縁体１８２の成膜は、スパッタリング法、ＣＶ
Ｄ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、絶縁体
１７６ｃの成膜と、絶縁体１８２の成膜と、を大気に暴露することなく連続で行うことで
、膜中および界面への不純物の混入を低減することができる。
【０４１９】
次に、導電体１８４を成膜する（図３２（Ａ）（Ｂ）参照。）。導電体１８４としては
、上述の導電体１６４として用いることができる導電体を用いればよい。導電体１８４の
成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて
行うことができる。なお、絶縁体１８２の成膜と、導電体１８４の成膜と、を大気に暴露
することなく連続で行うことで、膜中および界面への不純物の混入を低減することができ
る。
【０４２０】
次に、導電体１８４上にレジストなどを形成し、該レジストを用いて加工し、導電体１
６４を形成する。
【０４２１】
次に、導電体１６４及び絶縁体１８２上にレジストなどを形成し、該レジストを用いて
加工し、絶縁体１５６ｃ及び絶縁体１６２を形成する（図３２（Ｃ）（Ｄ）参照。）。な
お、このとき、後に形成する導電体１７０ａ及び導電体１７０ｂが導電体１５８ａ及び導
電体１５８ｂと接する領域を露出するように絶縁体１５６ｃ及び絶縁体１６２を形成して
もよい。
【０４２２】
次に、絶縁体１６６を成膜する（図３２（Ｅ）（Ｆ）参照。）。絶縁体１６６としては
上述の絶縁体を用いればよい。絶縁体１６６の成膜は、スパッタリング法、ＣＶＤ法、Ｍ
ＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０４２３】
ここで、絶縁体１６６として、酸化アルミニウムなどの酸素、水素、水等のブロッキン
グ効果を有する酸化物絶縁膜を設けることが好ましい。このとき絶縁体１６６の成膜をＡ
ＬＤ法で行うことにより、凸部（例えば導電体１６４の側面）などにおいても鬆が形成さ
れるのを低減し、被覆性良く絶縁体１６６を成膜することができる。
【０４２４】
また、絶縁体１６６を積層構造で成膜してもよい。例えば、５ｎｍ乃至１０ｎｍ程度酸
化アルミニウム膜をＡＬＤ法を用いて成膜した後で、より成膜速度の大きいＲＦスパッタ
リング法などの方法でさらに酸化アルミニウム膜を成膜してもよい。このように成膜する
ことにより、絶縁体１６６と絶縁体１６２及び導電体１６４との界面近傍でＡＬＤ法によ
る被覆性の良い膜を形成し、且つその上の膜は良好なスループットで形成することができ
る。また、このように絶縁体１６６を積層構造とする場合、第１の膜を成膜した後で、後
述する酸素イオンの添加を行い、それから第２の膜を成膜する構成としてもよい。
【０４２５】
また、絶縁体１６６の成膜は、プラズマを用いて行うことが好ましく、スパッタリング
法を用いて行うことがより好ましく、酸素を含む雰囲気下でスパッタリング法を用いて行
うことがさらに好ましい。スパッタリング法としては、スパッタ用電源に高周波電源を用
いるＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）スパッタリング法や反応性ガス雰囲気で行
う反応性スパッタリングを用いることができる。また、スパッタ用電源に直流電源を用い
るＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）スパッタリング法、さらにパルス的にバイアス
を与えるパルスＤＣスパッタ法、を用いてもよい。また、チャンバー内部に磁石機構を備
えたマグネトロンスパッタリング法、成膜中に基板にも電圧をかけるバイアススパッタリ
ング法などを用いてもよい。
【０４２６】
ここで、酸素を含む雰囲気でスパッタリング法により絶縁体１６６の成膜を行うことに
より、成膜と同時に絶縁体１５４（または絶縁体１６２）の表面（絶縁体１６６成膜後は
絶縁体１５４（または絶縁体１６２）と絶縁体１６６の界面）近傍に酸素が添加される。
当該酸素は、例えば、酸素ラジカルとして絶縁体１５４（または絶縁体１６２）に添加さ
れるが、酸素が添加されるときの状態はこれに限定されない。当該酸素は、酸素原子、又
は酸素イオンなどの状態で絶縁体１５４（または絶縁体１６２）に添加されてもよい。な
お、酸素の添加に伴い、絶縁体１５４（または絶縁体１６２）中に酸素が化学量論的組成
を超えて含まれる場合があり、このときの酸素を過剰酸素と呼ぶこともできる。なお、ス
パッタリングの酸素ガス流量や成膜電力は、酸素イオンの添加量などに応じて適宜決定す
ればよい。また、このように絶縁体１６６の成膜と同時に絶縁体１５４（または絶縁体１
６２）に酸素を含ませる場合、以下の図３３（Ａ）（Ｂ）に示す酸素イオンの添加は行わ
なくてもよい。
【０４２７】
また、絶縁体１６６をスパッタリング法で成膜して同時に酸素イオンの添加を行う場合
、絶縁体１６６の成膜をアルゴンなどの希ガスを含む雰囲気で行うと、アルゴンなどの希
ガスも絶縁体１５４などに添加されることになる。これにより、絶縁体１５４は、図２５
に示す領域１８７において、それ以外の領域（例えば、絶縁体１５４のチャネル形成領域
１８８と重なる領域）よりもアルゴンなどの希ガスの濃度が大きくなることがある。
【０４２８】
また、絶縁体１５４（または絶縁体１６２）と絶縁体１６６の界面近傍の領域に混合領
域１３０が形成されることがある。混合領域１３０は、絶縁体１５４（または絶縁体１６
２）と絶縁体１６６との界面近傍の領域に形成されるため、混合領域１３０では酸素の濃
度が、混合領域１３０より下の層と比較して大きくなる場合がある。
【０４２９】
また、絶縁体１６６は、少なくとも絶縁体１５４より酸素を透過させにくい膜として機
能すればよく、上述の絶縁体１５６ａとして用いることができる酸化物を絶縁体１６６と
して用いることもできる。このような絶縁体１６６としては、Ｉｎを含む酸化絶縁物を用
いることが好ましく、例えば、Ｉｎ−Ａｌ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ
酸化物を用いればよい。絶縁体１６６として、Ｉｎを含む酸化絶縁物をスパッタリング法
などで成膜することにより、上記と同様に絶縁体１５４に酸素を添加することができる。
Ｉｎを含む酸化絶縁物はスパッタリング法で成膜する際に発生するパーティクル数が少な
いので、絶縁体１６６として用いるのに好適である。
【０４３０】
次に、酸素イオン１８６を添加することにより、絶縁体１６６を貫通して、絶縁体１５
４（または絶縁体１６２）に過剰酸素を含ませる（図３３（Ａ）（Ｂ）参照。）。酸素イ
オンの添加はイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプラ
ンテーション法、などを用いることができる。例えば、イオン注入法により、加速電圧を
２ｋＶ以上１０ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１
６ｉｏｎｓ／ｃｍ２以下として行えばよい。
【０４３１】
また、図３３（Ａ）（Ｂ）においては、酸素イオン１８６が基板平面の法線方向から添
加される場合を示したが、本発明はこれに限られるものではない。上記において図２２で
示したように、酸素イオン１８６を基板平面の法線に対して傾斜させて添加してもよい。
ここで、チルト角、ツイスト角は、酸素イオンの添加量などに応じて適宜決定すればよい
。
【０４３２】
また、イオン注入法を用いて酸素イオンの添加を行う場合、主に質量数１６の酸素イオ
ンが絶縁体１５４に添加されることになる。これにより、酸素イオンが添加された領域に
おいては、１６Ｏの存在比が１６Ｏの天然存在比（９９．７６２ａｔｏｍｉｃ％）よりも
大きくなる場合がある。このため、絶縁体１５４は、図２５に示す領域１８７において、
それ以外の領域（例えば、絶縁体１５４のチャネル形成領域１８８と重なる領域）よりも
１６Ｏの存在比が大きく、１６Ｏの天然存在比よりも大きくなる場合がある。
【０４３３】
また、上記のようにスパッタリング法やイオン注入法などにより酸素イオンを添加する
と、導電体１６４の表面近傍にも酸素が添加される場合がある。このとき、導電体１６４
の表面近傍に、導電体１６４の絶縁体１６２側よりも酸素濃度の高い領域が形成されるこ
とががある。
【０４３４】
次に、加熱処理を行うことが好ましい（図３３（Ｃ）（Ｄ）参照）。加熱処理を行うこ
とにより、絶縁体１５４（または絶縁体１６２）に添加した酸素を拡散させ、絶縁体１５
６ａ、半導体１５６ｂ、絶縁体１５６ｃに供給することができる。加熱処理は、２５０℃
以上６５０℃以下、好ましくは３５０℃以上４５０℃以下で行えばよい。加熱処理は、不
活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む
雰囲気で行う。加熱処理は減圧状態で行ってもよい。加熱処理は、ランプ加熱によるＲＴ
Ａ装置を用いることもできる。
【０４３５】
また、当該加熱処理は、半導体１７６ｂ成膜後の加熱処理よりも低い温度が好ましい。
半導体１７６ｂ成膜後の加熱処理との温度差は、２０℃以上１５０℃以下、好ましくは４
０℃以上１００℃以下とする。これにより、絶縁体１５４などから余分に過剰酸素（酸素
）が放出することを抑えることができる。なお、絶縁体１６６成膜後の加熱処理は、同等
の加熱処理を各層の成膜時の加熱によって兼ねることができる場合（例えば絶縁体１６６
の成膜で同等の加熱が行われる場合）、行わなくてもよい場合がある。また、絶縁体１６
６成膜後の加熱処理は、酸素イオンの添加後ならばいつ行ってもよい。例えば、絶縁体１
６８の形成後に行ってもよいし、導電体１７０ａ及び１７０ｂの形成後に行ってもよい。
【０４３６】
当該加熱処理により、絶縁体１５４（または絶縁体１６２）中に酸素１３１を拡散させ
る（図３３（Ｃ）（Ｄ）参照）。酸素１３１の濃度が大きい混合領域１３０を中心に、絶
縁体１５４（または絶縁体１６２）中に酸素１３１を拡散させることができる。
【０４３７】
ここで、絶縁体１６６は、絶縁体１５４（または絶縁体１６２）より酸素を透過させに
くい絶縁体であり、酸素をブロックするバリア膜として機能する。このような絶縁体１６
６が絶縁体１５４（または絶縁体１６２）上に形成されているので、絶縁体１５４（また
は絶縁体１６２）中を拡散する酸素１３１が絶縁体１５４（または絶縁体１６２）の上方
に拡散せず、絶縁体１５４（または絶縁体１６２）を主に横方向又は下方向に拡散してい
く。このように、絶縁体１５４（または絶縁体１６２）に拡散した酸素１３１は、絶縁体
１５６ａ、半導体１５６ｂ、絶縁体１５６ｃ、特に半導体１５６ｂのチャネル形成領域１
８８へと供給される。
【０４３８】
このとき、酸素をブロックする機能を有する絶縁体１５３で導電体１５２を覆うことで
絶縁体１５４に拡散した酸素１３１が導電体１５２に引き抜かれるのを防ぐことができる
。また、絶縁体１５３又は絶縁体１５１に酸素をブロックする機能を持たせることにより
、絶縁体１５４に拡散した酸素１３１が絶縁体１５４より下層に拡散するのではなく、絶
縁体１５４より上の層、つまり絶縁体１５６ａ、半導体１５６ｂ、絶縁体１５６ｃに供給
することができる。
【０４３９】
また、導電体１５８ａ及び導電体１５８ｂの下面と絶縁体１５４の間に絶縁体１５６ａ
及び半導体１５６ｂを形成し、導電体１５８ａ及び導電体１５８ｂが絶縁体１５４に直接
接触しないようにすることにより、絶縁体１５４に拡散した酸素１３１が導電体１５８ａ
及び導電体１５８ｂに引き抜かれるのを防ぐことができる。
【０４４０】
このように、トランジスタ５０の導電体１５２、導電体１５８ａ及び導電体１５８ｂが
、酸素１３１が拡散する絶縁体１５４と直接接触しないようにすることにより、絶縁体１
５６ａ、半導体１５６ｂ、絶縁体１５６ｃ、特に半導体１５６ｂのチャネル形成領域１８
８に酸素１３１を効果的に供給することができる。
【０４４１】
このようにして、絶縁体１５６ａ、半導体１５６ｂ及び絶縁体１５６ｃ中に酸素１３１
を供給して、酸素１３１で埋めて酸素欠損を低減することができる。酸素欠損を低減させ
ることにより、酸素欠損に水素がトラップされることを低減することができるので、半導
体１５６ｂにおいて、浅いドナー準位が形成されることを低減することができる。よって
、欠陥準位密度の低い、高純度真性または実質的に高純度真性な酸化物半導体とすること
ができる。
【０４４２】
なお、絶縁体１６８として、上記のＩｎを含む酸化絶縁物を用いた場合、上記加熱処理
の後で、Ｉｎを含む酸化絶縁物を、エッチングなどを用いて除去し、他の材料を用いて新
しく絶縁体１６８を成膜し直してもよい。
【０４４３】
次に、絶縁体１６８を成膜する。絶縁体１６８としては上述の絶縁体を用いればよい。
絶縁体１６８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ
法などを用いて行うことができる。
【０４４４】
次に、絶縁体１６８上にレジストなどを形成し、絶縁体１６８、絶縁体１６６、絶縁体
１６２及び絶縁体１５６ｃに開口を形成する。それから、導電体１７０ａ及び導電体１７
０ｂとなる導電体を成膜する。導電体１７０ａ及び導電体１７０ｂとなる導電体としては
、上述の導電体を用いることができる。導電体の成膜は、スパッタリング法、ＣＶＤ法、
ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
【０４４５】
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体１７０ａ
及び導電体１７０ｂを形成する（図３３（Ｅ）（Ｆ）参照。）。
【０４４６】
以上の工程により、本発明の一態様に係るトランジスタを作製することができる。
＜回路＞
以下では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例
について説明する。
【０４４７】
＜ＣＭＯＳインバータ＞
図３４（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型の
トランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭ
ＯＳインバータの構成を示している。
【０４４８】
＜半導体装置の構造＞
図３５は、図３４（Ａ）に対応する半導体装置の断面図である。図３５に示す半導体装
置は、トランジスタ２２００と、トランジスタ２１００と、を有する。また、トランジス
タ２１００は、トランジスタ２２００の上方に配置する。なお、トランジスタ２１００と
して、図２６（Ａ）に示したトランジスタ５２を用いた例を示しているが、本発明の一態
様に係る半導体装置は、これに限定されるものではない。上述の実施の形態において記載
したトランジスタをトランジスタ２１００として用いることができる。例えば、図１、図
１１乃至図１７、図２３、図２６乃至図２９などに示したトランジスタなどを、トランジ
スタ２１００として用いても構わない。よって、トランジスタ２１００については、適宜
上述したトランジスタについての記載を参酌する。
【０４４９】
図３５に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである
。トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中
の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
【０４５０】
トランジスタ２２００において、領域４７２ａおよび領域４７２ｂは、ソース領域およ
びドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機
能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導
電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。
即ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通
・非導通を制御することができる。
【０４５１】
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、
または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜
鉛、酸化ガリウムなどの半導体基板などを用いればよい。好ましくは、半導体基板４５０
として単結晶シリコン基板を用いる。
【０４５２】
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。た
だし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用
いても構わない。その場合、トランジスタ２２００となる領域には、ｎ型の導電型を付与
する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であって
も構わない。
【０４５３】
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、
トランジスタ２２００のオン特性を向上させることができる。
【０４５４】
領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域であ
る。このようにして、トランジスタ２２００はｐチャネル型トランジスタを構成する。
【０４５５】
なお、トランジスタ２２００は、領域４６０などによって隣接するトランジスタと分離
される。領域４６０は、絶縁性を有する領域である。
【０４５６】
図３５に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電
体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８
ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導
電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９
６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、
絶縁体４８９と、絶縁体４９０と、絶縁体４９１と、絶縁体４９２と、絶縁体４９３と、
絶縁体４９４と、を有する。
【０４５７】
絶縁体４６４は、トランジスタ２２００上に配置する。また、絶縁体４６６は、絶縁体
４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体
４８９は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４８９上
に配置する。また、絶縁体４９３は、トランジスタ２１００上に配置する。また、絶縁体
４９４は、絶縁体４９３上に配置する。
【０４５８】
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導
電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、
導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
【０４５９】
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開
口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【０４６０】
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開
口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが
埋め込まれている。
【０４６１】
また、絶縁体４８９は、トランジスタ２１００のチャネル形成領域と重なる開口部と、
導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、
開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込ま
れている。
【０４６２】
導電体４７４ａは、トランジスタ２１００のゲート電極としての機能を有しても構わな
い。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ２１
００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７
４ａとトランジスタ２１００のゲート電極としての機能を有する導電体５０４とを電気的
に接続しても構わない。こうすることで、トランジスタ２１００のオン電流を大きくする
ことができる。また、パンチスルー現象を抑制することができるため、トランジスタ２１
００の飽和領域における電気特性を安定にすることができる。なお、導電体４７４ａは上
記実施の形態の導電体１５２に相当するため、詳細については導電体１５２の記載を参酌
することができる。
【０４６３】
また、絶縁体４９０は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開
口部と、を有する。なお、絶縁体４９０は上記実施の形態の絶縁体１５３に相当するため
、詳細については絶縁体１５３の記載を参酌することができる。上記実施の形態に記載し
たように、開口部を除いて導電体４７４ａ乃至４７４ｃの上を覆うように絶縁体４９０を
設けることにより、絶縁体４９１から導電体４７４ａ乃至４７４ｃが酸素を引き抜くこと
を防ぐことができる。これにより、絶縁体４９１からトランジスタ２１００の酸化物半導
体に効果的に酸素を供給することができる。
【０４６４】
また、絶縁体４９１は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開
口部と、を有する。なお、絶縁体４９１は上記実施の形態の絶縁体１５４に相当するため
、詳細については絶縁体１５４の記載を参酌することができる。
【０４６５】
また、絶縁体４９２は、トランジスタ２１００のソース電極またはドレイン電極の一方
である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１０
０のソース電極またはドレイン電極の他方である導電体５１６ａに達する開口部と、トラ
ンジスタ２１００のゲート電極である導電体５０４に達する開口部と、導電体４７４ｃに
達する開口部と、を有する。なお、絶縁体４９２は上記実施の形態の絶縁体１６６に相当
するため、詳細については絶縁体１６６の記載を参酌することができる。
【０４６６】
また、絶縁体４９３は、トランジスタ２１００のソース電極またはドレイン電極の一方
である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１０
０のソース電極またはドレイン電極の他方である導電体５１６ａに達する開口部と、トラ
ンジスタ２１００のゲート電極である導電体５０４に達する開口部と、導電体４７４ｃに
達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６
ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし、それぞれの開口
部は、さらにトランジスタ２１００などの構成要素のいずれかが有する開口部を介する場
合がある。
【０４６７】
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂおよび導電
体４９６ｄに達する開口部と、導電体４９６ｃに達する開口部と、を有する。また、開口
部には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれて
いる。
【０４６８】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３および絶縁
体４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミ
ニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジ
ルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、
または積層で用いればよい。
【０４６９】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３または絶縁
体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を
有することが好ましい。トランジスタ２１００の近傍に、水素などの不純物および酸素を
ブロックする機能を有する絶縁体を配置することによって、トランジスタ２１００の電気
特性を安定にすることができる。
【０４７０】
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０４７１】
導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ
、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ
、導電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ
、導電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃとしては、例えば、ホウ素、窒
素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバル
ト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニ
ウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単
層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウム
を含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウ
ム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０４７２】
なお、図３６に示す半導体装置は、図３５に示した半導体装置のトランジスタ２２００
の構造が異なるのみである。よって、図３６に示す半導体装置については、図３５に示し
た半導体装置の記載を参酌する。具体的には、図３６に示す半導体装置は、トランジスタ
２２００がＦｉｎ型である場合を示している。トランジスタ２２００をＦｉｎ型とするこ
とにより、実効上のチャネル幅が増大することによりトランジスタ２２００のオン特性を
向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、
トランジスタ２２００のオフ特性を向上させることができる。
【０４７３】
また、図３７に示す半導体装置は、図３５に示した半導体装置のトランジスタ２２００
の構造が異なるのみである。よって、図３７に示す半導体装置については、図３５に示し
た半導体装置の記載を参酌する。具体的には、図３７に示す半導体装置は、トランジスタ
２２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。図３７に
は、絶縁体４５２によって領域４５６が半導体基板４５０と分離されている構造を示す。
半導体基板４５０としてＳＯＩ基板を用いることによって、パンチスルー現象などを抑制
することができるためトランジスタ２２００のオフ特性を向上させることができる。なお
、絶縁体４５２は、半導体基板４５０を絶縁体化させることによって形成することができ
る。例えば、絶縁体４５２としては、酸化シリコンを用いることができる。
【０４７４】
図３５乃至図３７に示した半導体装置は、半導体基板を用いてｐチャネル型トランジス
タを作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮
小することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャ
ネル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製し
た場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くするこ
とができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型
トランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域、シャロート
レンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル
型トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを
高くすることができる場合がある。
【０４７５】
＜ＣＭＯＳアナログスイッチ＞
また図３４（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそ
れぞれのソースとドレインを接続した構成を示している。このような構成とすることで、
いわゆるＣＭＯＳアナログスイッチとして機能させることができる。
【０４７６】
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３
８に示す。
【０４７７】
図３８（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２
の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、
トランジスタ３３００としては、上述のトランジスタ２１００と同様のトランジスタを用
いることができる。
【０４７８】
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３
３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジ
スタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり
記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、また
はリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半
導体装置となる。
【０４７９】
図３８（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的
に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続され
る。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気
的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続され
ている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース
、ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３
００５は容量素子３４００の電極の他方と電気的に接続されている。
【０４８０】
図３８（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能と
いう特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能で
ある。
【０４８１】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、ト
ランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とす
る。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および
容量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トラ
ンジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異な
る二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。
）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジ
スタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とする
ことにより、ノードＦＧに電荷が保持される（保持）。
【０４８２】
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって
保持される。
【０４８３】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を
与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配
線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジス
タ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電
荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００
のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌ
より低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００
を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したが
って、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることに
より、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦ
ＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（
＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦ
ＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜
Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このた
め、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読
み出すことができる。
【０４８４】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情
報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノー
ドＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電
位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えればよい。または、ノ
ードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電
位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えればよい。
【０４８５】
なお、上記においては、２種類の電荷をノードＦＧに保持する例について示したが、本
発明に係る半導体装置はこれに限られるものではない。例えば、半導体装置のノードＦＧ
に３種類以上の電荷を保持できる構成としてもよい。このような構成とすることにより、
当該半導体装置を多値化して記憶容量の増大を図ることができる。
【０４８６】
＜記憶装置１の構造＞
図３９は、図３８（Ａ）に対応する半導体装置の断面図である。図３９に示す半導体装
置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有す
る。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上
方に配置する。なお、トランジスタ３３００としては、上述したトランジスタ２１００に
ついての記載を参照する。また、トランジスタ３２００としては、図３５に示したトラン
ジスタ２２００についての記載を参照する。なお、図３５では、トランジスタ２２００が
ｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチ
ャネル型トランジスタであっても構わない。
【０４８７】
図３９に示すトランジスタ３２００は、半導体基板４５０を用いたトランジスタである
。トランジスタ３２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中
の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
【０４８８】
図３９に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電
体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８
ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導
電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９
６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、
絶縁体４８９と、絶縁体４９０と、絶縁体４９１と、絶縁体４９２と、絶縁体４９３と、
絶縁体４９４と、を有する。
【０４８９】
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体
４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体
４８９は、絶縁体４６８上に配置する。また、トランジスタ３３００は、絶縁体４８９上
に配置する。また、絶縁体４９３は、トランジスタ３３００上に配置する。また、絶縁体
４９４は、絶縁体４９３上に配置する。
【０４９０】
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導
電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、
導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
【０４９１】
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開
口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【０４９２】
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開
口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが
埋め込まれている。
【０４９３】
また、絶縁体４８９は、トランジスタ３３００のチャネル形成領域と重なる開口部と、
導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、
開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込ま
れている。
【０４９４】
導電体４７４ａは、トランジスタ３３００のボトムゲート電極としての機能を有しても
構わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジス
タ３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電
体４７４ａとトランジスタ３３００のトップゲート電極である導電体５０４とを電気的に
接続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくするこ
とができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３０
０の飽和領域における電気特性を安定にすることができる。
【０４９５】
また、絶縁体４９０は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開
口部と、を有する。なお、絶縁体４９０は上記実施の形態の絶縁体１５３に相当するため
、詳細については絶縁体１５３の記載を参酌することができる。上記実施の形態に記載し
たように、開口部を除いて導電体４７４ａ乃至４７４ｃの上を覆うように絶縁体４９０を
設けることにより、絶縁体４９１から導電体４７４ａ乃至４７４ｃが酸素を引き抜くこと
を防ぐことができる。これにより、絶縁体４９１からトランジスタ３３００の酸化物半導
体に効果的に酸素を供給することができる。
【０４９６】
また、絶縁体４９１は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開
口部と、を有する。なお、絶縁体４９１は上記実施の形態の絶縁体１５４に相当するため
、詳細については絶縁体１５４の記載を参酌することができる。
【０４９７】
また、絶縁体４９２は、トランジスタ３３００のソース電極またはドレイン電極の一方
である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３３０
０のソース電極またはドレイン電極の他方である導電体５１６ａと絶縁体５１１を介して
重なる導電体５１４に達する開口部と、トランジスタ３３００のゲート電極である導電体
５０４に達する開口部と、トランジスタ３３００のソース電極またはドレイン電極の他方
である導電体５１６ａを通って、導電体４７４ｃに達する開口部と、を有する。なお、絶
縁体４９２は上記実施の形態の絶縁体１６６に相当するため、詳細については絶縁体１６
６の記載を参酌することができる。
【０４９８】
また、絶縁体４９３は、トランジスタ３３００のソース電極またはドレイン電極の一方
である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３３０
０のソース電極またはドレイン電極の他方である導電体５１６ａと絶縁体５１１を介して
重なる導電体５１４に達する開口部と、トランジスタ３３００のゲート電極である導電体
５０４に達する開口部と、トランジスタ３３００のソース電極またはドレイン電極の他方
である導電体５１６ａを通って、導電体４７４ｃに達する開口部と、を有する。また、開
口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４９
６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ３３００な
どの構成要素のいずれかが有する開口部を介する場合がある。
【０４９９】
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂに達する開
口部と、導電体４９６ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれている。
【０５００】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３または絶縁
体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を
有することが好ましい。トランジスタ３３００の近傍に、水素などの不純物および酸素を
ブロックする機能を有する絶縁体を配置することによって、トランジスタ３３００の電気
特性を安定にすることができる。
【０５０１】
トランジスタ３２００のソースまたはドレインは、導電体４８０ｂと、導電体４７８ｂ
と、導電体４７６ａと、導電体４７４ｂと、導電体４９６ｃと、を介してトランジスタ３
３００のソース電極またはドレイン電極の一方である導電体５１６ｂと電気的に接続する
。また、トランジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、
導電体４７８ｃと、導電体４７６ｂと、導電体４７４ｃと、導電体４９６ｄと、を介して
トランジスタ３３００のソース電極またはドレイン電極の他方である導電体５１６ａと電
気的に接続する。
【０５０２】
容量素子３４００は、トランジスタ３３００のソース電極またはドレイン電極の他方で
ある導電体５１６ａと、導電体５１４と、絶縁体５１１と、を有する。なお、絶縁体５１
１は、トランジスタ３３００のゲート絶縁体として機能する絶縁体と同一工程を経て形成
できるため、生産性を高めることができて好ましい場合がある。また、導電体５１４とし
て、トランジスタ３３００のゲート電極として機能する導電体５０４と同一工程を経て形
成した層を用いると、生産性を高めることができて好ましい場合がある。
【０５０３】
そのほかの構造については、適宜図３５などについての記載を参酌することができる。
【０５０４】
なお、図４０に示す半導体装置は、図３９に示した半導体装置のトランジスタ３２００
の構造が異なるのみである。よって、図４０に示す半導体装置については、図３９に示し
た半導体装置の記載を参酌する。具体的には、図４０に示す半導体装置は、トランジスタ
３２００がＦｉｎ型である場合を示している。Ｆｉｎ型であるトランジスタ３２００につ
いては、図３６に示したトランジスタ２２００の記載を参照する。なお、図３６では、ト
ランジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トラン
ジスタ３２００がｎチャネル型トランジスタであっても構わない。
【０５０５】
また、図４１に示す半導体装置は、図３９に示した半導体装置のトランジスタ３２００
の構造が異なるのみである。よって、図４１に示す半導体装置については、図３９に示し
た半導体装置の記載を参酌する。具体的には、図４１に示す半導体装置は、トランジスタ
３２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。ＳＯＩ基
板である半導体基板４５０に設けられたトランジスタ３２００については、図３７に示し
たトランジスタ２２００の記載を参照する。なお、図３７では、トランジスタ２２００が
ｐチャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチ
ャネル型トランジスタであっても構わない。
【０５０６】
＜記憶装置２＞
図３８（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３８（Ａ）
に示した半導体装置と異なる。この場合も図３８（Ａ）に示した半導体装置と同様の動作
により情報の書き込みおよび保持動作が可能である。
【０５０７】
図３８（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジ
スタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４０
０とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その
結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容
量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によっ
て、異なる値をとる。
【０５０８】
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第
３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３
の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ
×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量
素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとする
と、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×
Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（
＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０５０９】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこ
とができる。
【０５１０】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたト
ランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタ
を駆動回路上に積層して配置する構成とすればよい。
【０５１１】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適
用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッ
シュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能と
なるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない
場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶
内容を保持することが可能である。
【０５１２】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起
こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の
注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化とい
った問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリ
で問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装
置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行
われるため、高速な動作が可能となる。
【０５１３】
＜記憶装置３＞
図３８（Ａ）に示す半導体装置（記憶装置）の変形例について、図４２に示す回路図を
用いて説明する。
【０５１４】
図４２に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量
素子４５００及び容量素子４６００と、を有する。ここでトランジスタ４１００は、上述
のトランジスタ３２００と同様のトランジスタを用いることができ、トランジスタ４２０
０乃至４４００は、上述のトランジスタ３３００と同様のトランジスタを用いることがで
きる。なお、図４２に示す半導体装置は、図４２では図示を省略したが、マトリクス状に
複数設けられる。図４２に示す半導体装置は、配線４００１、配線４００３、配線４００
５乃至４００９に与える信号又は電位に従って、データ電圧の書き込み、読み出しを制御
することができる。
【０５１５】
トランジスタ４１００のソース又はドレインの一方は、配線４００３に接続される。ト
ランジスタ４１００のソース又はドレインの他方は、配線４００１に接続される。なお図
４２では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル型で
もよい。
【０５１６】
図４２に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部
は、ノードＦＧ１に接続されるトランジスタ４４００のソース又はドレインの一方、容量
素子４６００の一方の電極、及びトランジスタ４２００のソース又はドレインの一方の間
で電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトランジス
タ４１００のゲート、トランジスタ４２００のソース又はドレインの他方、トランジスタ
４３００のソース又はドレインの一方、及び容量素子４５００の一方の電極の間で電荷を
保持する。
【０５１７】
トランジスタ４３００のソース又はドレインの他方は、配線４００３に接続される。ト
ランジスタ４４００のソース又はドレインの他方は、配線４００１に接続される。トラン
ジスタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲート
は、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に接続
される。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４５０
０の他方の電極は、配線４００９に接続される。
【０５１８】
トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御する
スイッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態
においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いら
れることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸
化物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトラ
ンジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利
点がある。なお図４２では、トランジスタ４２００乃至４４００の導電型をｎチャネル型
として示すが、ｐチャネル型でもよい。
【０５１９】
トランジスタ４２００及びトランジスタ４３００と、トランジスタ４４００とは、酸化
物半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図４
２に示す半導体装置は、図４２に示すように、トランジスタ４１００を有する第１の層４
０２１と、トランジスタ４２００及びトランジスタ４３００を有する第２の層４０２２と
、トランジスタ４４００を有する第３の層４０２３と、で構成されることが好ましい。ト
ランジスタを有する層を積層して設けることで、回路面積を縮小することができ、半導体
装置の小型化を図ることができる。
【０５２０】
次いで、図４２に示す半導体装置への情報の書き込み動作について説明する。
【０５２１】
最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下
、書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接
続されるデータ保持部に書きこむデータ電圧をＶＤ１とし、トランジスタ４１００の閾値
電圧をＶｔｈとする。
【０５２２】
書き込み動作１では、配線４００３をＶＤ１とし、配線４００１を接地電位とした後に
、電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線
４００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ
２の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４
００１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態
となる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が
上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間
の電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１
００を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位
の上昇は止まり、ＶＤ１からＶｔｈだけ下がった「ＶＤ１−Ｖｔｈ」で一定となる。
【０５２３】
つまり、配線４００３に与えたＶＤ１は、トランジスタ４１００に電流が流れることで
、配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によっ
て、ノードＦＧ２の電位が「ＶＤ１−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓ
がＶｔｈとなるため、電流が止まる。
【０５２４】
次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、
書き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保
持部に書きこむデータ電圧をＶＤ２として説明する。
【０５２５】
書き込み動作２では、配線４００１をＶＤ２とし、配線４００３を接地電位とした後に
、電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、
４００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態と
して配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにま
で低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の
電位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３
の電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、
トランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ
４１００を流れる電流が小さくなる。そのため、配線４００３、ノードＦＧ２の電位の上
昇は止まり、ＶＤ２からＶｔｈだけ下がった「ＶＤ２−Ｖｔｈ」で一定となる。
【０５２６】
つまり、配線４００１に与えたＶＤ２は、トランジスタ４１００に電流が流れることで
、配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノー
ドＦＧ２の電位が「ＶＤ２−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈ
となるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、
４４００共に非導通状態であり、書き込み動作１で書きこんだ「ＶＤ１−Ｖｔｈ」が保持
される。
【０５２７】
図４２に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配
線４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各
トランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持す
る。
【０５２８】
以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデ
ータ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「Ｖ
Ｄ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を一例として挙げて説明したが、これらは多値のデ
ータに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデー
タを保持する場合、１６値の「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を取り得る。
【０５２９】
次いで、図４２に示す半導体装置からの情報の読み出し動作について説明する。
【０５３０】
最初に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の読み出し動作（以下
、読み出し動作１とよぶ。）について説明する。
【０５３１】
読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００
３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９を
ローレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ２−Ｖｔｈ」と
する。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流
が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電
位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００
のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流
が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ２−Ｖｔｈ
」からＶｔｈだけ大きい値である「ＶＤ２」となる。この配線４００３の電位は、ノード
ＦＧ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデ
ータ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得す
る。
【０５３２】
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレ
ベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が
流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ２」となる。トラ
ンジスタ４１００では、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」との間のＶｇｓがＶｔｈとな
るため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「ＶＤ
２」が読み出される。
【０５３３】
ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００
を導通状態として、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」を放電させる。
【０５３４】
次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続さ
れるデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここ
で、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。ま
た、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２０
０が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。
【０５３５】
ここで、電荷の分配後の電位は、書きこんだ電位「ＶＤ１−Ｖｔｈ」から低下する。そ
のため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておく
ことが好ましい。あるいは、ノードＦＧ１に書きこむ電位「ＶＤ１−Ｖｔｈ」は、同じデ
ータを表す電位「ＶＤ２−Ｖｔｈ」よりも大きくすることが好ましい。このように、容量
値の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の
低下を抑制することができる。電荷の分配による電位の変動については、後述する。
【０５３６】
次に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、
読み出し動作２とよぶ。）について説明する。
【０５３７】
読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００
３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は
、プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレ
ベルとすることで、電気的に浮遊状態にあるノードＦＧ２を電位「ＶＤ１−Ｖｔｈ」とす
る。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が
流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位
の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００の
Ｖｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が
小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ１−Ｖｔｈ」
からＶｔｈだけ大きい値である「ＶＤ１」となる。この配線４００３の電位は、ノードＦ
Ｇ１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデー
タ電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する
。以上が、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作である
。
【０５３８】
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレ
ベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が
流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ１」となる。トラ
ンジスタ４１００では、ノードＦＧ２の「ＶＤ１−Ｖｔｈ」との間のＶｇｓがＶｔｈとな
るため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「ＶＤ
１」が読み出される。
【０５３９】
以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数の
データ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１及びノード
ＦＧ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値）
のデータを保持することができる。また、図４２においては、第１の層４０２１乃至第３
の層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の面
積を増大させず記憶容量の増加を図ることができる。
【０５４０】
なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み
出すことができる。そのため、書き込み動作で書きこんだ「ＶＤ１−Ｖｔｈ」や「ＶＤ２
−Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセル
あたりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づける
ことができるため、データの信頼性に優れたものとすることができる。
【０５４１】
また、図４３に図４２に対応する半導体装置の断面図を示す。図４３に示す半導体装置
は、トランジスタ４１００乃至トランジスタ４４００と、容量素子４５００及び容量素子
４６００と、を有する。ここで、トランジスタ４１００は第１の層４０２１に形成され、
トランジスタ４２００、４３００、及び容量素子４５００は第２の層４０２２に形成され
、トランジスタ４４００及び容量素子４６００は第３の層４０２３に形成される。
【０５４２】
ここで、トランジスタ４２００乃至４４００としてはトランジスタ３３００の記載を、
トランジスタ４１００としてはトランジスタ３２００の記載を参酌することができる。ま
た、その他の配線、絶縁体等についても適宜図３９の記載を参酌することができる。
【０５４３】
なお、図３９に示す半導体装置の容量素子３４００では導電層を基板に対して平行に設
けて容量を形成する構成としたが、容量素子４５００、４６００では、トレンチ状に導電
層を設けて、容量を形成する構成としている。このような構成とすることで、同じ占有面
積であっても大きい容量値を確保することができる。
【０５４４】
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
【０５４５】
図４４（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す平面図である。撮像
装置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺
回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ
列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する
。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ
複数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有
する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０お
よび周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合があ
る。例えば、周辺回路２６０は周辺回路の一部といえる。
【０５４６】
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光
Ｐ１を放射することができる。
【０５４７】
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変
換回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に形成しても
よい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。な
お、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９
０のいずれか一以上を省略してもよい。
【０５４８】
また、図４４（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画
素２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向およ
び列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００に
おける撮像の品質をより高めることができる。
【０５４９】
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの
副画素２１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせ
ることで、カラー画像表示を実現するための情報を取得することができる。
【０５５０】
図４５（Ａ）は、カラー画像を取得するための画素２１１の一例を示す平面図である。
図４５（Ａ）に示す画素２１１は、赤（Ｒ）の波長帯域の光 を透過するカラーフィルタ
が設けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）のの光波長
帯域を透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」と
もいう）および青（Ｂ）のの光波長帯域を透過するカラーフィルタが設けられた副画素２
１２（以下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサと
して機能させることができる。
【０５５１】
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２
３１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、
副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２
５３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続され
た配線２４８および配線２４９を、それぞれ配線２４８［ｎ］および配線２４９［ｎ］と
記載する。また、例えばｍ列目の画素２１１に接続された配線２５３を、配線２５３［ｍ
］と記載する。なお、図４５（Ａ）において、ｍ列目の画素２１１が有する副画素２１２
Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を
配線２５３［ｍ］Ｇ、および副画素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂ
と記載している。副画素２１２は、上記配線を介して周辺回路と電気的に接続される。
【０５５２】
また、撮像装置２００は、隣接する画素２１１の、同じ波長帯域の光を透過するカラー
フィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有す
る。図４５（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）
に配置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列
に配置された画素２１１が有する副画素２１２の接続例を示す。図４５（Ｂ）において、
ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがス
イッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、
ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。ま
た、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂ
がスイッチ２０３を介して接続されている。
【０５５３】
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定
されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフ
ィルタを用いてもよい。１つの画素２１１に３種類の異なる波長帯域の光を検出する副画
素２１２を設けることで、フルカラー画像を取得することができる。
【０５５４】
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが
設けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた
副画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（
Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加
えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２
１１を用いてもよい。１つの画素２１１に４種類の異なる波長帯域の光を検出する副画素
２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
【０５５５】
また、例えば、図４５（Ａ）において、赤の波長帯域を検出する副画素２１２、緑の波
長帯域を検出する副画素２１２、および青の波長帯域を検出する副画素２１２の画素数比
（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積
比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（
受光面積比）を赤：緑：青＝１：６：１としてもよい。
【０５５６】
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例え
ば、同じ波長帯域を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮像
装置２００の信頼性を高めることができる。
【０５５７】
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ
）フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
【０５５８】
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ  Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用
いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和するこ
とを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像
装置のダイナミックレンジを大きくすることができる。
【０５５９】
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図４６
の断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レ
ンズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具
体的には、図４６（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２
５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路
２３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
【０５６０】
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７
の一部によって遮光されてしまうことがある。したがって、図４６（Ｂ）に示すように光
電変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２
０が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６
を光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供するこ
とができる。
【０５６１】
図４６に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成され
た光電変換素子を用いてもよい。
【０５６２】
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を
用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、
セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合
金等がある。
【０５６３】
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて
、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子
２２０を実現できる。
【０５６４】
ここで、撮像装置２００が有する１つの画素２１１は、図４５に示す副画素２１２に加
えて、第１のフィルタを有する副画素２１２を有してもよい。
【０５６５】
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、
を用いて画素を構成する一例について説明する。
【０５６６】
図４７（Ａ）、図４７（Ｂ）は、撮像装置を構成する素子の断面図である。図４７（Ａ
）に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ３
５１、トランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３
５２およびトランジスタ３５３、ならびにシリコン基板３００に設けられたフォトダイオ
ード３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７
０および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード
３６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
【０５６７】
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダ
イオード３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層
３２０と、層３２０と接して設けられ、トランジスタ３５２およびトランジスタ３５３を
有する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層
３４０を備えている。
【０５６８】
なお図４７（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３
５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする
。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保するこ
とができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオー
ド３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
【０５６９】
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層３
１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３１０を
省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
【０５７０】
なおシリコンを用いたトランジスタのみを用いて画素を構成する場合には、層３３０を
省略すればよい。層３３０を省略した断面図の一例を図４７（Ｂ）に示す。
【０５７１】
なお、シリコン基板３００は、ＳＯＩ基板であってもよい。また、シリコン基板３００
に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化ア
ルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を
用いることもできる。
【０５７２】
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３１０と、トラ
ンジスタ３５２およびトランジスタ３５３を有する層３３０と、の間には絶縁体３８０が
設けられる。ただし、絶縁体３８０の位置は限定されない。
【０５７３】
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンの
ダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一
方、トランジスタ３５２およびトランジスタ３５３などの近傍に設けられる絶縁体中の水
素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ
３５２およびトランジスタ３５３などの信頼性を低下させる要因となる場合がある。した
がって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジ
スタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０
を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジス
タ３５１の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁
体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５２およびト
ランジスタ３５３などの信頼性を向上させることができる。
【０５７４】
絶縁体３８０としては、例えば、酸素または水素をブロックする機能を有する絶縁体を
用いる。
【０５７５】
また、図４７（Ａ）の断面図において、層３１０に設けるフォトダイオード３６０と、
層３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画
素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
【０５７６】
また、図４８（Ａ１）および図４８（Ｂ１）に示すように、撮像装置の一部または全部
を湾曲させてもよい。図４８（Ａ１）は、撮像装置を同図中の一点鎖線Ｘ１−Ｘ２の方向
に湾曲させた状態を示している。図４８（Ａ２）は、図４８（Ａ１）中の一点鎖線Ｘ１−
Ｘ２で示した部位の断面図である。図４８（Ａ３）は、図４８（Ａ１）中の一点鎖線Ｙ１
−Ｙ２で示した部位の断面図である。
【０５７７】
図４８（Ｂ１）は、撮像装置を同図中の一点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、
同図中の一点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図４８（Ｂ２）は、
図４８（Ｂ１）中の一点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図４８（Ｂ３）は
、図４８（Ｂ１）中の一点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
【０５７８】
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、
撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば
、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型
化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができ
る。
【０５７９】
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵに
ついて説明する。
【０５８０】
図４９は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図
である。
【０５８１】
図４９に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅ
ｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラ
クションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントロー
ラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース
１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有
している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ
１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん
、図４９に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはそ
の用途によって多種多様な構成を有している。例えば、図４９に示すＣＰＵまたは演算回
路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作する
ような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は
、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０５８２】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクショ
ンデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、イン
タラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントロー
ラ１１９５に入力される。
【０５８３】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロ
ーラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種
制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御す
るための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のア
ドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう
。
【０５８４】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１
９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およ
びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えば
タイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成
する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
【０５８５】
図４９に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジス
タ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることがで
きる。
【０５８６】
図４９に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１から
の指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９
６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素
子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選
択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。
容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが
行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０５８７】
図５０は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一
例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源
遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４
と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有
する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１
２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子
、インダクタなどのその他の素子をさらに有していてもよい。
【０５８８】
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２０
０への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには
ＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とす
る。
【０５８９】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用
いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）
のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の
端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第
２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３
はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２
の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通
状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースと
ドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソー
スとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力
される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり
、トランジスタ１２１４の導通状態または非導通状態）が選択される。
【０５９０】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極の
うちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続
部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電
位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッ
チ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に
接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレイン
の他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの
一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４の
ソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続
される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他
方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と
、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一
対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低
電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができ
る。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる
配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの
他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ
等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２
０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮ
Ｄ線）と電気的に接続される。
【０５９１】
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等
を積極的に利用することによって省略することも可能である。
【０５９２】
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３お
よびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第
２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第
２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状
態となる。
【０５９３】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデー
タに対応する信号が入力される。図５０では、回路１２０１から出力された信号が、トラ
ンジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３
の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は
、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介
して回路１２０１に入力される。
【０５９４】
なお、図５０では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースと
ドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して
回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端
子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を
反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に
、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場
合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）から出力される信号を当該ノードに入力することができる。
【０５９５】
また、図５０において、記憶素子１２００に用いられるトランジスタのうち、トランジ
スタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１
９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜また
はシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素
子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラ
ンジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外
にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのト
ランジスタは酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成さ
れるトランジスタとすることもできる。
【０５９６】
図５０における回路１２０１には、例えばフリップフロップ回路を用いることができる
。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用い
ることができる。
【０５９７】
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間
は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０
８によって保持することができる。
【０５９８】
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。
例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有す
るシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのた
め、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２
００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり
保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（デー
タ）を保持することが可能である。
【０５９９】
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ
動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１
が元のデータを保持しなおすまでの時間を短くすることができる。
【０６００】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジス
タ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再
開された後、容量素子１２０８に保持された信号によって、トランジスタ１２１０の導通
状態、または非導通状態が切り替わり、その状態に応じて信号を回路１２０２から読み出
すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動
していても、元の信号を正確に読み出すことが可能である。
【０６０１】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなど
の記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐ
ことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復
帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、ま
たは複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力
を抑えることができる。
【０６０２】
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ
（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐ
ｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（Ｒａｄｉｏ  
Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。
【０６０３】
＜表示装置＞
以下では、本発明の一態様に係る表示装置について、図５１および図５２を用いて説明
する。
【０６０４】
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素
子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧
によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃ
ｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例と
してＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶
表示装置）について説明する。
【０６０５】
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルに
コントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
【０６０６】
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。
また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプ
リント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が
直接実装されたモジュールも全て表示装置に含むものとする。
【０６０７】
図５１は、本発明の一態様に係るＥＬ表示装置の一例である。図５１（Ａ）に、ＥＬ表
示装置の画素の回路図を示す。図５１（Ｂ）は、ＥＬ表示装置全体を示す上面図である。
また、図５１（Ｃ）は、図５１（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面であ
る。
【０６０８】
図５１（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
【０６０９】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子
（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しな
くても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接
続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定され
た内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明
細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として
複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない
。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗
素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、
発明の一態様を構成することが可能な場合がある。
【０６１０】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当
業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少
なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。
つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定さ
れた発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。
したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一
態様として開示されているものであり、発明の一態様を構成することが可能である。また
は、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様とし
て開示されているものであり、発明の一態様を構成することが可能である。
【０６１１】
図５１（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、
容量素子７４２と、発光素子７１９と、を有する。
【０６１２】
なお、図５１（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加
することが可能である。逆に、図５１（Ａ）の各ノードにおいて、トランジスタ、スイッ
チ、受動素子などを追加しないようにすることも可能である。
【０６１３】
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方
の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電
極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジス
タ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線
７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお
、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
【０６１４】
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用い
ることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。ま
た、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトラン
ジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７
４１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用
することができる。
【０６１５】
図５１（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板
７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、Ｆ
ＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回
路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３
５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
【０６１６】
図５１（Ｃ）は、図５１（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面
図である。
【０６１７】
図５１（Ｃ）には、トランジスタ７４１として、基板７００上の導電体７０４ａと、導
電体７０４ａ上の絶縁体７１２ａと、絶縁体７１２ａ上の絶縁体７１２ｂと、絶縁体７１
２ｂ上にあり導電体７０４ａと重なる半導体７０６ａおよび半導体７０６ｂと、半導体７
０６ａおよび半導体７０６ｂと接する導電体７１６ａおよび導電体７１６ｂと、半導体７
０６ｂ上、導電体７１６ａ上および導電体７１６ｂ上の絶縁体７１８ａと、絶縁体７１８
ａ上の絶縁体７１８ｂと、絶縁体７１８ｂ上の絶縁体７１８ｃと、絶縁体７１８ｃ上にあ
り半導体７０６ｂと重なる導電体７１４ａと、を有する構造を示す。なお、トランジスタ
７４１の構造は一例であり、図５１（Ｃ）に示す構造と異なる構造であっても構わない。
【０６１８】
したがって、図５１（Ｃ）に示すトランジスタ７４１において、導電体７０４ａはゲー
ト電極としての機能を有し、絶縁体７１２ａおよび絶縁体７１２ｂはゲート絶縁体として
の機能を有し、導電体７１６ａはソース電極としての機能を有し、導電体７１６ｂはドレ
イン電極としての機能を有し、絶縁体７１８ａ、絶縁体７１８ｂおよび絶縁体７１８ｃは
ゲート絶縁体としての機能を有し、導電体７１４ａはゲート電極としての機能を有する。
なお、半導体７０６ａ、７０６ｂは、光が当たることで電気特性が変動する場合がある。
したがって、導電体７０４ａ、導電体７１６ａ、導電体７１６ｂ、導電体７１４ａのいず
れか一以上が遮光性を有すると好ましい。
【０６１９】
なお、絶縁体７１８ａおよび絶縁体７１８ｂの界面を破線で表したが、これは両者の境
界が明確でない場合があることを示す。例えば、絶縁体７１８ａおよび絶縁体７１８ｂと
して、同種の絶縁体を用いた場合、観察手法によっては両者の区別が付かない場合がある
。
【０６２０】
図５１（Ｃ）には、容量素子７４２として、基板上の導電体７０４ｂと、導電体７０４
ｂ上の絶縁体７１２ａと、絶縁体７１２ａ上の絶縁体７１２ｂと、絶縁体７１２ｂ上にあ
り導電体７０４ｂと重なる導電体７１６ａと、導電体７１６ａ上の絶縁体７１８ａと、絶
縁体７１８ａ上の絶縁体７１８ｂと、絶縁体７１８ｂ上の絶縁体７１８ｃと、絶縁体７１
８ｃ上にあり導電体７１６ａと重なる導電体７１４ｂと、を有し、導電体７１６ａおよび
導電体７１４ｂの重なる領域で、絶縁体７１８ａおよび絶縁体７１８ｂの一部が除去され
ている構造を示す。
【０６２１】
容量素子７４２において、導電体７０４ｂおよび導電体７１４ｂは一方の電極として機
能し、導電体７１６ａは他方の電極として機能する。
【０６２２】
したがって、容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製するこ
とができる。また、導電体７０４ａおよび導電体７０４ｂを同種の導電体とすると好まし
い。その場合、導電体７０４ａおよび導電体７０４ｂは、同一工程を経て形成することが
できる。また、導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。
その場合、導電体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができ
る。
【０６２３】
図５１（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である
。したがって、図５１（Ｃ）は表示品位の高いＥＬ表示装置である。なお、図５１（Ｃ）
に示す容量素子７４２は、導電体７１６ａおよび導電体７１４ｂの重なる領域を薄くする
ため、絶縁体７１８ａおよび絶縁体７１８ｂの一部が除去された構造を有するが、本発明
の一態様に係る容量素子はこれに限定されるものではない。例えば、導電体７１６ａおよ
び導電体７１４ｂの重なる領域を薄くするため、絶縁体７１８ｃの一部が除去された構造
を有しても構わない。
【０６２４】
トランジスタ７４１および容量素子７４２上には、絶縁体７２０が配置される。ここで
、絶縁体７２０は、トランジスタ７４１のソース電極として機能する導電体７１６ａに達
する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置される。導電体７
８１は、絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続してもよい。
【０６２５】
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。
隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置され
る。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２およ
び導電体７８３の重なる領域が、発光素子７１９となる。
【０６２６】
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説
明する。
【０６２７】
図５２（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図５２に示す画素
は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（
液晶素子）７５３とを有する。
【０６２８】
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され
、ゲートが走査線７５４に電気的に接続されている。
【０６２９】
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
【０６３０】
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお
、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と
、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
【０６３１】
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図５１（Ｂ）の
一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図５２（Ｂ）に示す。図５２（Ｂ）に
おいて、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７
３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体
または半導体を用いてもよい。
【０６３２】
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素
子７５２は、容量素子７４２についての記載を参照する。なお、図５２（Ｂ）には、図５
１（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定され
ない。
【０６３３】
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小
さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷が
リークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができ
る。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態
とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい
液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため
、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる
。
【０６３４】
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで
、絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、
導電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジス
タ７５１と電気的に接続する。
【０６３５】
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２
上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体
７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９
５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７
９７が配置される。
【０６３６】
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供する
ことができる、または、表示品位の高い表示装置を提供することができる。または、高精
細の表示装置を提供することができる。
【０６３７】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光
素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または
様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例
えば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉ
ｔｔｉｎｇ  Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子
放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ
）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニ
カル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭ
Ｓ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレー
ション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エ
レクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用
いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的
作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していて
も良い。
【０６３８】
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素
子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）ま
たはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  
Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表
示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディ
スプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ
）などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示
装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射
型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極と
しての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニ
ウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡ
Ｍなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減する
ことができる。
【０６３９】
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラフ
ァイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜とし
てもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化
物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。
さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成すること
ができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に
、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜し
てもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、ス
パッタリング法で成膜することも可能である。
【０６４０】
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を
備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓ
ｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いるこ
とができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器
として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメ
ラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディス
プレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディ
オプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入
れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図５３に
示す。
【０６４１】
図５３（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示
部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０
８等を有する。なお、図５３（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表
示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されな
い。
【０６４２】
図５３（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部
９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１
３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられて
いる。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されてお
り、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能であ
る。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体
９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１
３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された
表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタ
ッチパネルを設けることで付加することができる。または、位置入力装置としての機能は
、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加す
ることができる。
【０６４３】
図５３（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、
キーボード９２３、ポインティングデバイス９２４等を有する。
【０６４４】
図５３（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９
３３等を有する。
【０６４５】
図５３（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３
、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレン
ズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられ
ている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されて
おり、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能で
ある。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９
４２との間の角度にしたがって切り替える構成としてもよい。
【０６４６】
図５３（Ｆ）は自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライ
ト９５４等を有する。
【０６４７】
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態
様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載
されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態
様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体
を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては
、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタの
チャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を
有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様
々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースド
レイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリ
コン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、また
は、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によって
は、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタ
のチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体
を有していなくてもよい。
【実施例１】
【０６４８】
本実施例では、本発明の一態様に係るトランジスタについてデバイスシミュレーション
を行い、トランジスタの電気特性の確認を行った。
【０６４９】
本実施例では、上記実施の形態で示した、トランジスタ１７、トランジスタ２２及びト
ランジスタ３０に対応させてモデルＡ乃至Ｃを作成し、モデルＡ乃至Ｃに対してデバイス
シミュレーションを行った。図５４（Ａ）乃至（Ｃ）にモデルＡ乃至Ｃの断面図を示す。
【０６５０】
トランジスタ１７、トランジスタ２２及びトランジスタ３０は、上記実施の形態に示す
ようにトランジスタ１０の変形例である。よって、モデルＡ乃至Ｃは同じように、導電体
１０２、絶縁体１０４、絶縁体１０６ａ、半導体１０６ｂ、絶縁体１０６ｃ、絶縁体１０
６ｄ、導電体１０８ａ及び１０８ｂ、絶縁体１１２、導電体１１４、絶縁体１１６、絶縁
体１１８を有する。
【０６５１】
ここで、モデルＡ乃至Ｃは、絶縁体１０６ｃの設け方が互いに異なる。モデルＡでは、
絶縁体１０６ｃの端部と絶縁体１０６ａ及び半導体１０６ｂの端部が一致するように形成
される。モデルＢでは、絶縁体１０６ｃが絶縁体１０６ａ及び１０６ｂの側面までを覆う
ように形成される。モデルＣでは、絶縁体１０６ｃが絶縁体１０６ａ、半導体１０６ｂ、
導電体１０８ａ及び導電体１０８ｂを覆うように形成される。
【０６５２】
ここで、絶縁体１０６ａはＩＧＺＯ（１３２）を、半導体１０６ｂはＩＧＺＯ（１１１
）と、絶縁体１０６ｃはＩＧＺＯ（１３２）を、絶縁体１０６ｄはＧａＯｘを想定した。
また、半導体１０６ｂ及び絶縁体１０６ｃの導電体１０８ａ及び導電体１０８ｂと接する
領域では、深さ２．５ｎｍで低抵抗領域が形成されるものとした。
【０６５３】
計算は、Ｓｉｌｖａｃｏ社デバイスシミュレータＡＴＬＡＳを用いた。主な計算条件と
しては、Ｌ／Ｗ＝０．８／０．８μｍとし、各種膜厚は、絶縁体１０４を４００ｎｍ、絶
縁体１０６ａを２０ｎｍ、半導体１０６ｂを１５ｎｍ、絶縁体１０６ｃを５ｎｍ、絶縁体
１０６ｄを５ｎｍ、絶縁体１１２を２０ｎｍとした。また、以下の表１に、計算に用いた
詳細なパラメータを示す。なお、Ｅｇはエネルギーギャップ、Ｎｃは伝導帯の実効状態密
度、Ｎｖは価電子帯の実効状態密度を示す。また、絶縁体１０６ａのパラメータは膜厚を
除いて絶縁体１０６ｃと同じである。
【０６５４】
【表１】
2020098912.tif 000004
【０６５５】
上記実施の形態に示すように、絶縁体１０６ａのエネルギーギャップは、半導体１０６
ｂのエネルギーギャップより大きい。また、絶縁体１０６ｃのエネルギーギャップは、半
導体１０６ｂのエネルギーギャップより大きい。また、絶縁体１０６ｄのエネルギーギャ
ップは、絶縁体１０６ｃのエネルギーギャップより大きい。
【０６５６】
モデルＡ乃至Ｃについて伝導帯下端のエネルギー準位Ｅｃについて計算した結果を図５
５（Ａ）乃至（Ｃ）について示す。図５５（Ａ）乃至（Ｃ）において、横軸には、絶縁体
１０４と絶縁体１０６ａの境界を０μｍとして、絶縁体１０６ａ、半導体１０６ｂ、絶縁
体１０６ｃ、絶縁体１０６ｄの膜厚方向の座標をとり、縦軸には、伝導帯下端のエネルギ
ー準位Ｅｃをとっている。なお、図５５（Ａ）乃至（Ｃ）に示す伝導帯下端のエネルギー
準位は、モデルＡ乃至Ｃの断面図において、導電体１０８ａと導電体１０８ｂとのちょう
ど中間点付近のものになる。
【０６５７】
図５５（Ａ）乃至（Ｃ）に示す伝導帯下端のエネルギー準位Ｅｃは、以下のようになっ
た。絶縁体１０６ａの伝導帯下端のエネルギー準位Ｅｃは、半導体１０６ｂの伝導帯下端
のエネルギー準位Ｅｃより真空準位に近い。また、絶縁体１０６ｃの伝導帯下端のエネル
ギー準位Ｅｃは、半導体１０６ｂの伝導帯下端のエネルギー準位Ｅｃより真空準位に近い
。絶縁体１０６ｄの伝導帯下端のエネルギー準位Ｅｃは、絶縁体１０６ｃの伝導帯下端の
エネルギー準位Ｅｃより真空準位に近い。
【０６５８】
また、モデルＡ乃至Ｃの伝導帯下端のエネルギー準位Ｅｃは、絶縁体１０６ａ、半導体
１０６ｂ、絶縁体１０６ｃ、絶縁体１０６ｄにおいて、ほぼ同じであった。
【０６５９】
このように、上記実施の形態に示すエネルギーギャップとエネルギー準位の関係を満た
すモデルＡ乃至Ｃにおいて、デバイスシミュレーションを行って得たＩｄ−Ｖｇ特性（ド
レイン電流−ゲート電圧特性）を図５６に示す。図５６において、横軸にゲート電圧Ｖｇ
［Ｖ］、縦軸にドレイン電流Ｉｄ［Ａ］をとる。また、ドレイン電圧Ｖｄを０．１Ｖまた
は１．８Ｖとし、ゲート電圧を−３．０Ｖから３．０Ｖまで掃引させている。
【０６６０】
図５６に示すように、モデルＡ乃至Ｃのいずれにおいても、しっかりとオン／オフ比が
とれており、良好なトランジスタ特性を示した。特にモデルＣにおいては、トランジスタ
のソース電極及びドレイン電極として機能する、導電体１０８ａ及び導電体１０８ｂが半
導体１０６ｂの上面と直接接するように形成されるため、モデルＡ及びモデルＢよりもオ
ン電流を増加させることができた。
【０６６１】
本実施例でデバイスシミュレーションを行ったトランジスタは、上記実施の形態に示す
ように、絶縁体１０６ｄを設けて絶縁体１０６ｄから絶縁体１１２へのＩｎの拡散を抑制
することによりリーク電流の増大を抑制することができる。さらに、半導体１０６ｂと絶
縁体１０６ｄの間に絶縁体１０６ｃを設けることにより、主にチャネルが形成される半導
体１０６ｂと絶縁体１０６ｃとの間に良好な界面を形成することができる。
【実施例２】
【０６６２】
本実施例では、本発明の一態様に係るトランジスタとして、イオン注入法を用いて酸素
イオンを添加する方法でトランジスタを作製した。比較例として酸素イオンを添加しない
トランジスタ２Ａを作製し、本発明の一態様に係るトランジスタとしてトランジスタ２Ｂ
乃至トランジスタ２Ｄを作製した。
【０６６３】
なお、トランジスタの構成については、図２３などを参照することができ、トランジス
タの作製方法については、図３１乃至図３３などを参照することができる。
【０６６４】
まず、基板１５０として、厚さが１００ｎｍの酸化シリコンと、厚さが２８０ｎｍの窒
化酸化シリコンと、厚さが３００ｎｍの酸化シリコンと、厚さが３００ｎｍの酸化シリコ
ンと、がこの順番で積層されたシリコン基板を準備した。
【０６６５】
次に、絶縁体１５１として、スパッタリング法によって厚さが５０ｎｍの酸化アルミニ
ウムを成膜した。
【０６６６】
次に、スパッタリング法によって厚さが１５０ｎｍのタングステンを成膜した。次に、
タングステン上にレジストを形成し、該レジストを用いて加工し、導電体１５２を形成し
た（図３１（Ａ）（Ｂ）参照。）。
【０６６７】
次に、絶縁体１５３として、ＡＬＤ法によって厚さが２０ｎｍの酸化アルミニウムを成
膜した。この後、窒素雰囲気下で５５０℃１時間の加熱処理を行った。
【０６６８】
次に、ＰＥＣＶＤ法によって絶縁体１５４として厚さが６０ｎｍの酸化シリコンを成膜
した（図３１（Ｃ）（Ｄ）参照。）。
【０６６９】
次に、絶縁体１７６ａとして、ＤＣスパッタリング法によって厚さが２０ｎｍのＩｎ−
Ｇａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：
Ｚｎ＝１：３：４［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス４０ｓｃ
ｃｍおよび酸素ガス５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミニ
チュアゲージＭＧ−２によって計測した。）とし、成膜電力を５００Ｗとし、基板温度を
２００℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０６７０】
次に、半導体１７６ｂとして、ＤＣスパッタリング法によって厚さが２０ｎｍのＩｎ−
Ｇａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：
Ｚｎ＝１：１：１［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス３０ｓｃ
ｃｍおよび酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミ
ニチュアゲージＭＧ−２によって計測した。）とし、成膜電力を５００Ｗとし、基板温度
を３００℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０６７１】
次に、窒素雰囲気下で４５０℃１時間の加熱処理を行い、さらに酸素雰囲気下で４５０
℃１時間の加熱処理を行った。
【０６７２】
次に、導電体１７８として、ＤＣスパッタリング法によって厚さが１５０ｎｍのタング
ステンを成膜した（図３１（Ｅ）（Ｆ）参照。）。
【０６７３】
次に、導電体１７８上にレジストを形成し、該レジストを用いて加工し、導電体１５８
ａおよび導電体１５８ｂを形成した。
【０６７４】
次に、レジスト、導電体１５８ａおよび導電体１５８ｂを用いて、絶縁体１７６ａ及び
半導体１７６ｂを加工し、絶縁体１５６ａ及び半導体１５６ｂを形成した（図３１（Ｇ）
（Ｈ）参照。）。
【０６７５】
次に、絶縁体１７６ｃとして、ＲＦスパッタリング法によって厚さが５ｎｍの酸化ガリ
ウムを成膜した。なお、成膜ガスとしてアルゴンガス３０ｓｃｃｍおよび酸素ガス１５ｓ
ｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を１０００Ｗとし、基板温度を２０
０℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０６７６】
次に、絶縁体１８２として、ＰＥＣＶＤ法によって厚さが２０ｎｍの酸化窒化シリコン
を成膜した。
【０６７７】
次に、導電体１８４として、ＤＣスパッタリング法によって厚さが３０ｎｍの窒化チタ
ンと、厚さが１３５ｎｍのタングステンと、をこの順番で成膜した（図３２（Ａ）（Ｂ）
参照。）。次に、導電体１８４上にレジストを形成し、該レジストを用いて加工し、導電
体１６４を形成した。
【０６７８】
次に、レジストまたは／および導電体１６４を用いて、絶縁体１７６ｃ及び絶縁体１８
２を加工し、絶縁体１５６ｃ及び絶縁体１６２を形成した（図３２（Ｃ）（Ｄ）参照。）
。
【０６７９】
次に、絶縁体１６６として、ＡＬＤ法によって厚さが１０ｎｍの酸化アルミニウムを成
膜した（図３２（Ｅ）（Ｆ）参照。）。
【０６８０】
次に、イオン注入装置を用いて、ドーズ量が１×１０１６ｉｏｎｓ／ｃｍ２の酸素イオ
ンを添加した（図３３（Ａ）（Ｂ）参照。）。ここで、トランジスタ２Ａでは酸素イオン
の添加を行わず、トランジスタ２Ｂでは加速電圧５ｋＶで酸素イオンを添加し、トランジ
スタ２Ｃでは加速電圧７．５ｋＶで酸素イオンを添加し、トランジスタ２Ｄでは加速電圧
１０ｋＶで酸素イオンを添加した。
【０６８１】
次に、ＲＦスパッタリング法によって厚さが１３０ｎｍの酸化アルミニウムを成膜した
。
【０６８２】
次に、酸素雰囲気下で４００℃１時間の加熱処理を行った（図３３（Ｃ）（Ｄ）参照。
）。
【０６８３】
次に、ＰＥＣＶＤ法によって厚さが３００ｎｍの酸化窒化シリコンを成膜した。
【０６８４】
次に、ＤＣスパッタリング法によって厚さが５０ｎｍのチタンと、厚さが２００ｎｍの
アルミニウムと、厚さが５０ｎｍのチタンと、をこの順番で成膜した。次にこの膜を、レ
ジストを用いて加工して導電体１７０ａ及び導電体１７０ｂを形成した（図３３（Ｅ）（
Ｆ）参照。）。
【０６８５】
以上のようにして、チャネル長Ｌが０．７７μｍ、チャネル幅Ｗが０．９９μｍのトラ
ンジスタ２Ａ乃至２Ｄを作製した。
【０６８６】
トランジスタ２Ａ乃至２ＤについてＩｄ−Ｖｇ特性（ドレイン電流−ゲート電圧特性）
を測定した。Ｉｄ−Ｖｇ特性の測定は、バックゲート電圧を０Ｖ、ドレイン電圧を０．１
Ｖまたは１．８Ｖとし、ゲート電圧を−３．０Ｖから３．０Ｖまで０．１Ｖステップで掃
引させた。
【０６８７】
Ｉｄ−Ｖｇ特性の測定結果を図５７（Ａ）乃至（Ｄ）に示す。図５７（Ａ）乃至（Ｄ）
はそれぞれ、トランジスタ２Ａ乃至２ＤのＩｄ−Ｖｇ特性の測定結果に対応しており、横
軸にゲート電圧Ｖｇ［Ｖ］、左側の縦軸にドレイン電流Ｉｄ［Ａ］、右側の縦軸に電界効
果移動度μＦＥ［ｃｍ２／Ｖｓ］をとる。また、図５７（Ａ）乃至（Ｄ）において、ドレ
イン電流を実線で示し、電界効果移動度を破線で示している。
【０６８８】
図５７（Ａ）乃至（Ｄ）に示す通り、酸素イオンが添加されていないトランジスタ２Ａ
では、オンオフがとれておらず、電気特性が得られなかったが、酸素イオンが添加された
トランジスタ２Ｂ乃至２Ｄでは、良好な電気特性が得られた。また、トランジスタ２Ｂ乃
至２Ｄにおいては、電界効果移動度も良好な値だった。
【０６８９】
この結果から、層間絶縁膜として機能する絶縁体１６６を貫通して酸素イオンを添加す
ることにより、過剰酸素が供給され、トランジスタの酸化物半導体において酸素欠損など
の欠陥が低減されることが示唆される。このように欠陥が低減された酸化物半導体を用い
ることにより、安定した電気特性を有するトランジスタを提供することができる。
【実施例３】
【０６９０】
本実施例では、ＲＦスパッタリング法で成膜した酸化アルミニウム膜のＴＤＳの分析結
果について説明する。ＴＤＳ評価に用いた試料は、比較例として酸化アルミニウム膜を成
膜していない試料３Ａと、実施例として酸化アルミニウム膜をＲＦスパッタ法で成膜した
試料３Ｂと、実施例として酸化アルミニウム膜をＲＦスパッタ法で成膜した後で除去した
試料３Ｃと、実施例として酸化アルミニウム膜をＲＦスパッタ法で成膜し、さらに酸素雰
囲気下で熱処理を行った後で酸化アルミニウム膜を除去した試料３Ｄである。
【０６９１】
まず、シリコンウェハを熱酸化し、シリコンウェハ表面に１００ｎｍの熱酸化膜を形成
した。熱酸化の条件は９５０℃で４時間であり、熱酸化の雰囲気は、３体積％ＨＣｌを含
む酸素雰囲気とした。
【０６９２】
次に、試料３Ｂ乃至３Ｄにおいて、熱酸化膜上に、ＲＦスパッタリング法を用いて２０
ｎｍの酸化アルミニウム膜を成膜した。なお、成膜ガスとしてアルゴンガス２５ｓｃｃｍ
および酸素ガス２５ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を２５００Ｗ
とし、基板温度を２５０℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０６９３】
次に、試料３Ｄに、酸素雰囲気下で４００℃１時間の加熱処理を行った。
【０６９４】
次に、試料３Ｃ及び試料３Ｄにおいて、８５℃でウェットエッチングを行って酸化アル
ミニウム膜を除去した。
【０６９５】
以上のようにして作製した試料３Ａ乃至３Ｄに、ＴＤＳ分析を行った結果を図５８（Ａ
）乃至（Ｄ）に示す。なお、当該ＴＤＳ分析においては、酸素分子に相当する質量電荷比
Ｍ／ｚ＝３２の放出量を測定した。図５８（Ａ）乃至（Ｄ）で横軸は基板の加熱温度［℃
］をとり、縦軸は質量電荷比Ｍ／ｚ＝３２の放出量に比例する強度をとる。
【０６９６】
図５８（Ａ）に示すように、酸化アルミニウム膜を成膜しなかった試料３Ａでは、酸素
分子はほとんど放出されなかった。これに対して、ＲＦスパッタリング法を用いて酸化ア
ルミニウムを成膜し、その後酸化アルミニウム膜を除去した試料３Ｃ及び試料３Ｄでは、
酸素分子の放出が見られた。試料３Ｃの酸素分子放出量は２．２×１０１５ｍｏｌｅｃｕ
ｌｅｓ／ｃｍ２となり、試料３Ｄの酸素分子放出量は１．３×１０１５ｍｏｌｅｃｕｌｅ
ｓ／ｃｍ２となった。これにより、上述の実施の形態で示したように酸化アルミニウムの
層間絶縁膜と接する酸化シリコンの下地絶縁膜において、ＴＤＳ分析にて、酸素分子の脱
離量が１．０×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上１．０×１０１６ｍｏｌｅｃｕ
ｌｅｓ／ｃｍ２以下、より好ましくは、１．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以
上５．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下となることが示唆される。
【０６９７】
一方、酸化アルミニウム膜を成膜し、成膜したままにした試料３Ｂではほとんど酸素分
子の放出は見られなかった。これは、ＴＤＳ分析の際、酸化アルミニウム膜が成膜されて
いた試料３Ｂでは酸素分子の放出がブロックされ、酸化アルミニウム膜が成膜されていな
かった試料３Ｃ及び試料３Ｄでは酸素分子が放出されたためと推測される。よって、酸化
アルミニウム膜は高い酸素ブロック性を有することが示唆される。これにより、酸化アル
ミニウム膜は、酸化シリコンに添加された酸素の外方拡散を防ぐことができる。
【０６９８】
また、酸化アルミニウム膜の成膜後、酸素雰囲気下４００℃で加熱処理を行った試料３
Ｄでも酸素分子の放出が見られたことから、熱処理を行ったときも酸化アルミニウムによ
って酸素の外方拡散がブロックされていたことが分かった。
【実施例４】
【０６９９】
本実施例では、酸化シリコン膜上に酸化アルミニウム膜を成膜した試料において、ＳＩ
ＭＳ分析を用いて酸素の拡散について調査した。本実施例では、試料４Ａ乃至試料４Ｆの
計６サンプルを作製した。また、ＳＩＭＳ分析では基板側から測定を行った。
【０７００】
以下に、試料４Ａ乃至試料４Ｆの作製方法について説明する。
【０７０１】
まず、シリコンウェハを熱酸化し、シリコンウェハ表面に１００ｎｍの酸化シリコン膜
を形成した。熱酸化の条件は９５０℃で４時間とし、熱酸化の雰囲気は、３体積％ＨＣｌ
を含む酸素雰囲気とした。
【０７０２】
次に、試料４Ａ乃至試料４Ｅにおいて、酸化シリコン膜上に、ＡＬＤ法を用いて１０ｎ
ｍの酸化アルミニウム膜を成膜した。なお、プリカーサとしてＴＭＡ（Ｔｒｉｍｅｔｈｙ
ｌ  Ａｌｕｍｉｎｕｍ）を用い、酸化剤としてオゾンを用い、基板温度を２５０℃として
成膜した。
【０７０３】
また、試料４Ｆにおいて、酸化シリコン膜上に、ＲＦスパッタリング法を用いて膜厚７
０ｎｍの酸化アルミニウム膜を成膜した。なお、ターゲットは酸化アルミニウム（Ａｌ２
Ｏ３）とし、成膜ガスは酸素流量を２５ｓｃｃｍ、アルゴン流量を２５ｓｃｃｍ（Ｏ２＝
５０体積％、Ａｒ＝５０体積％）とし、成膜圧力を０．４Ｐａとし、成膜電力を２５００
Ｗとし、基板温度を２５０℃とし、ターゲット−基板間距離を６０ｍｍとした。なお、ス
パッタリングガスに使用する酸素ガスとして、質量数１８の酸素原子からなる酸素分子（
１８Ｏ２）の酸素ガスを用いた。
【０７０４】
次に、試料４Ｂ乃至試料４Ｅにおいて、イオン注入装置を用いて、ドーズ量が１．０×
１０１６ｉｏｎｓ／ｃｍ２の酸素イオンを添加した。ここで、試料４Ｂでは加速電圧２．
５ｋＶで酸素イオンを添加し、試料４Ｃでは加速電圧５．０ｋＶで酸素イオンを添加し、
試料４Ｄでは加速電圧７．５ｋＶで酸素イオンを添加し、試料４Ｅでは加速電圧１０．０
ｋＶで酸素イオンを添加した。なお、酸素イオンの添加には、質量数１８の酸素イオン（
１８Ｏ＋）を用いた。
【０７０５】
以上のようにして作製した試料４Ａ乃至試料４Ｆに、ＳＩＭＳ分析を行って１８Ｏを検
出した結果を図５９に示す。図５９で横軸はｄｅｐｔｈ（酸化アルミニウム膜の表面を基
準とする深さ）［ｎｍ］をとり、縦軸は１８Ｏ  ｃｏｎｃｅｎｔｒａｔｉｏｎ（１８Ｏの
濃度）［ａｔｏｍｓ／ｃｍ３］をとる。なお、ＳＩＭＳ測定は、アルバック・ファイ社製
四重極型質量分析装置（ＡＤＥＰＴ１０１０特型）を用いた。
【０７０６】
図５９より、試料４Ａでは、ほとんど１８Ｏが添加されておらず、試料４Ｂ乃至試料４
Ｅでは、加速電圧の大きさと１８Ｏの打ち込み深さが相関していることが分かる。試料４
Ｆのプロファイルは、試料４Ｃのプロファイルと一部が重なっている。このことから、試
料４Ｆにおいて、加速電圧５ｋＶのイオン注入と同程度のエネルギーで１８Ｏが添加され
たと推測される。また、試料４Ｆに含まれる１８Ｏが、比較的深い領域（酸化シリコンと
シリコンウェハの界面近傍及びそれより深い領域）において、試料４Ｂ乃至試料４Ｅより
濃度が高いのは、試料４Ｆで１８Ｏが添加されるとき、つまりＲＦスパッタリング法を用
いて酸化アルミニウム膜を成膜するとき基板温度を２５０℃程度に加熱していたためと考
えられる。
【０７０７】
このように、ＲＦスパッタリング法で酸化アルミニウム膜を成膜することによって酸化
シリコンに酸素を添加しても、加速電圧５ｋＶ程度のイオン注入によって酸素イオンを添
加した時と同程度の酸素を添加できることが示された。
【実施例５】
【０７０８】
本実施例では、本発明の一態様に係るトランジスタとして、イオン注入法を用いないで
酸素イオンを添加する方法でトランジスタを作製した。
【０７０９】
なお、トランジスタの構成については、図２３などを参照することができ、トランジス
タの作製方法については、図３１乃至図３３などを参照することができる。
【０７１０】
まず、基板１５０として、厚さが１００ｎｍの酸化シリコンと、厚さが２８０ｎｍの窒
化酸化シリコンと、厚さが３００ｎｍの酸化シリコンと、厚さが３００ｎｍの酸化シリコ
ンと、がこの順番で積層されたシリコン基板を準備した。
【０７１１】
次に、絶縁体１５１として、スパッタリング法によって厚さが５０ｎｍの酸化アルミニ
ウムを成膜した。
【０７１２】
次に、スパッタリング法によって厚さが５０ｎｍのタングステンを成膜した。次に、タ
ングステン上にレジストを形成し、該レジストを用いて加工し、導電体１５２を形成した
（図３１（Ａ）（Ｂ）参照。）。
【０７１３】
次に、ＰＥＣＶＤ法によって厚さが１０ｎｍの酸化シリコンを成膜した（図３０（Ａ）
（Ｂ）に示すトランジスタ６８の絶縁体１５５に相当する）。
【０７１４】
次に、絶縁体１５３として、ＡＬＤ法によって厚さが２０ｎｍの酸化ハフニウムを成膜
した。
【０７１５】
次に、絶縁体１５４として、ＰＥＣＶＤ法によって厚さが３０ｎｍの酸化シリコンを成
膜した（図３１（Ｃ）（Ｄ）参照。）。
【０７１６】
次に、絶縁体１７６ａとして、ＤＣスパッタリング法によって厚さが４０ｎｍのＩｎ−
Ｇａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：
Ｚｎ＝１：３：４［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス４０ｓｃ
ｃｍおよび酸素ガス５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミニ
チュアゲージＭＧ−２によって計測した。）とし、成膜電力を５００Ｗとし、基板温度を
２００℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０７１７】
次に、半導体１７６ｂとして、ＤＣスパッタリング法によって厚さが２０ｎｍのＩｎ−
Ｇａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：
Ｚｎ＝１：１：１［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス３０ｓｃ
ｃｍおよび酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミ
ニチュアゲージＭＧ−２によって計測した。）とし、成膜電力を５００Ｗとし、基板温度
を３００℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０７１８】
次に、窒素雰囲気下で５５０℃１時間の加熱処理を行い、さらに酸素雰囲気下で５５０
℃１時間の加熱処理を行った。
【０７１９】
次に、導電体１７８として、ＤＣスパッタリング法によって厚さが５０ｎｍのタングス
テンを成膜した（図３１（Ｅ）（Ｆ）参照。）。
【０７２０】
次に、導電体１７８上にレジストを形成し、該レジストを用いて加工し、導電体１５８
ａおよび導電体１５８ｂを形成した。
【０７２１】
次に、レジスト、導電体１５８ａおよび導電体１５８ｂを用いて、絶縁体１７６ａ及び
半導体１７６ｂを加工し、絶縁体１５６ａ及び半導体１５６ｂを形成した（図３１（Ｇ）
（Ｈ）参照。）。
【０７２２】
次に、絶縁体１７６ｃとして、ＤＣスパッタリング法によって厚さが５ｎｍのＩｎ−Ｇ
ａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：３：２［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガス３０ｓｃｃ
ｍおよび酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗ
とし、基板温度を２００℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０７２３】
次に、絶縁体１８２として、ＰＥＣＶＤ法によって厚さが１３ｎｍの酸化窒化シリコン
を成膜した。
【０７２４】
次に、導電体１８４として、ＤＣスパッタリング法によって厚さが３０ｎｍの窒化チタ
ンと、厚さが１３５ｎｍのタングステンと、をこの順番で成膜した（図３２（Ａ）（Ｂ）
参照。）。次に、導電体１８４上にレジストを形成し、該レジストを用いて加工し、導電
体１６４を形成した。
【０７２５】
次に、レジストまたは／および導電体１６４を用いて、絶縁体１７６ｃ及び絶縁体１８
２を加工し、絶縁体１５６ｃ及び絶縁体１６２を形成した（図３２（Ｃ）（Ｄ）参照。）
。
【０７２６】
次に、絶縁体１６６として、ＲＦスパッタリング法によって厚さが１４０ｎｍの酸化ア
ルミニウムを成膜した（図３２（Ｅ）（Ｆ）参照。）。なお、成膜ガスとしてアルゴンガ
ス２５ｓｃｃｍおよび酸素ガス２５ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電
力を２５００Ｗとし、基板温度を２５０℃とし、ターゲット−基板間距離を６０ｍｍとし
た。
【０７２７】
なお、上記実施の形態でも記載したように、スパッタリング法で絶縁体１６６を成膜し
たときに、同時に酸素イオンなどを添加し、絶縁体１５４などに過剰酸素を供給すること
ができる。よって、本実施例においては、図３３（Ａ）（Ｂ）に示すイオン注入法による
酸素イオンの添加は行わない。
【０７２８】
次に、酸素雰囲気下で４００℃１時間の加熱処理を行った。
【０７２９】
次に、ＰＥＣＶＤ法によって厚さが３００ｎｍの酸化窒化シリコンを成膜した。
【０７３０】
次に、ＤＣスパッタリング法によって厚さが５０ｎｍのチタンと、厚さが２００ｎｍの
アルミニウムと、厚さが５０ｎｍのチタンと、をこの順番で成膜した。次にこの膜を、レ
ジストを用いて加工して導電体１７０ａ及び導電体１７０ｂを形成した（図３３（Ｅ）（
Ｆ）参照。）。
【０７３１】
以上のようにして、チャネル長Ｌが０．２１μｍ、チャネル幅Ｗが０．３４μｍのトラ
ンジスタを作製した。
【０７３２】
トランジスタについてＩｄ−Ｖｇ特性（ドレイン電流−ゲート電圧特性）を測定した。
Ｉｄ−Ｖｇ特性の測定は、バックゲート電圧を０Ｖと−５Ｖの条件で行った。他の測定条
件は、ドレイン電圧を０．１Ｖまたは１．８Ｖとし、ゲート電圧を−３．０Ｖから３．０
Ｖまで０．１Ｖステップで掃引させた。
【０７３３】
Ｉｄ−Ｖｇ特性の測定結果を図６０（Ａ）及び図６０（Ｂ）に示す。ここで、図６０（
Ａ）はバックゲート電圧を０Ｖとした条件、図６０（Ｂ）はバックゲート電圧を−５Ｖと
した条件に対応している。図６０（Ａ）及び図６０（Ｂ）は、横軸にゲート電圧Ｖｇ［Ｖ
］、左側の縦軸にドレイン電流Ｉｄ［Ａ］、右側の縦軸に電界効果移動度μＦＥ［ｃｍ２
／Ｖｓ］をとる。また、図６０（Ａ）及び図６０（Ｂ）において、ドレイン電流を実線で
示し、電界効果移動度を破線で示している。
【０７３４】
図６０（Ａ）及び図６０（Ｂ）に示す通り、スパッタリング法などを用いて酸素イオン
の添加を行っても、トランジスタの良好な電気特性が得られた。また、バックゲート電圧
０Ｖ、ドレイン電圧Ｖｄ＝０．１Ｖにおいて、電界効果移動度も６．４ｃｍ２／Ｖｓと良
好な値であり、サブスレッショルドスイング値（Ｓ値）も１０４．６ｍＶ／ｄｅｃと良好
な値であった。さらに、バックゲート電圧−５Ｖ、ドレイン電圧Ｖｄ＝０．１Ｖにおいて
、電界効果移動度も２．８ｃｍ２／Ｖｓと良好な値であり、Ｓ値も１１２．２ｍＶ／ｄｅ
ｃと良好な値であった。
【０７３５】
次に、本実施例のトランジスタのしきい値電圧ＶｔｈおよびＳｈｉｆｔを算出する。
【０７３６】
ここで、本明細書におけるしきい値電圧及びＳｈｉｆｔについて説明する。しきい値電
圧は、ゲート電圧Ｖｇ［Ｖ］を横軸、ドレイン電流の平方根Ｉｄ１／２［Ａ］を縦軸とし
てプロットしたＶｇ−Ｉｄ曲線において、曲線上の傾きが最大である点における接線と、
Ｉｄ１／２＝０の直線（すなわちＶｇ軸）との交点におけるゲート電圧と定義する。なお
、ここでは、ドレイン電圧Ｖｄ＝１．８Ｖとして、しきい値電圧を算出する。
【０７３７】
また、Ｉｄ−Ｖｇ特性におけるドレイン電流の立ち上がりのゲート電圧をＳｈｉｆｔと
呼ぶ。本明細書におけるＳｈｉｆｔは、ゲート電圧Ｖｇ［Ｖ］を横軸、ドレイン電流Ｉｄ
［Ａ］の対数を縦軸としてプロットしたＶｇ−Ｉｄ曲線において、曲線上の傾きが最大で
ある点における接線と、Ｉｄ＝１．０×１０−１２［Ａ］の直線との交点におけるゲート
電圧と定義する。なお、ここではドレイン電圧Ｖｄ＝１．８Ｖとして、Ｓｈｉｆｔを算出
する。
【０７３８】
本実施例において、バックゲート電圧０Ｖでは、トランジスタのしきい値電圧は０．７
Ｖ、Ｓｈｉｆｔは０．１Ｖであり、トランジスタはバックゲート電圧０Ｖでもノーマリー
オフの電気特性を示している。また、バックゲート電圧−５Ｖでは、トランジスタのしき
い値電圧は１．８Ｖ、Ｓｈｉｆｔは１．１６Ｖであり、こちらもノーマリーオフの電気特
性を示している。
【０７３９】
以上の結果から、層間絶縁膜として機能する絶縁体１６６を、スパッタリング法などを
用いて成膜し、同時に酸素イオンなどを添加することにより、絶縁体１５４などに過剰酸
素が供給され、トランジスタの酸化物半導体において酸素欠損などの欠陥が低減されるこ
とが示唆される。このように欠陥が低減された酸化物半導体を用いることにより、安定し
た電気特性を有するトランジスタを提供することができる。
【０７４０】
次に、本実施例で作製したトランジスタの基板の面内１２５点において、電界効果移動
度μＦＥ、Ｓｈｉｆｔ、Ｓ値及びしきい値電圧Ｖｔｈのばらつきについて調べた結果を図
６１（Ａ）乃至（Ｄ）に示す。図６１（Ａ）乃至（Ｄ）は、横軸は、それぞれ電界効果移
動度μＦＥ［ｃｍ２／Ｖｓ］、Ｓｈｉｆｔ［Ｖ］、Ｓ値［ｍＶ／ｄｅｃ］及びしきい値電
圧Ｖｔｈ［Ｖ］をとり、縦軸は確率分布をとる。
【０７４１】
図６１（Ａ）乃至（Ｄ）に示すように、電界効果移動度μＦＥ、Ｓｈｉｆｔ、Ｓ値及び
しきい値電圧Ｖｔｈのいずれも基板面内でのばらつきは小さくなっている。
【０７４２】
また、バックゲート（導電体１５２）電圧によって、Ｖｔｈ制御を行い、その前後にお
けるＳｈｉｆｔのばらつきの変化を評価した。評価は、上記トランジスタと同様の構造を
有するトランジスタを、５インチ基板上に５×５のブロックに分割して作製して、１ブロ
ックの面内６０点について測定を行った。Ｖｔｈ制御は、バックゲート電圧Ｖｂｇ＝３８
Ｖとして２００ミリ秒間電圧を印加して行った。Ｓｈｉｆｔのばらつきの評価結果を図６
２に示す。図６２は、横軸はＳｈｉｆｔ［Ｖ］をとり、縦軸は確率分布をとる。
【０７４３】
図６２に示すように、Ｖｔｈ制御前のＳｈｉｆｔのばらつきがσ＝５３．０ｍＶ、Ｖｔ
ｈ制御後のＳｈｉｆｔのばらつきがσ＝７３．２ｍＶ、と制御後に若干ばらつきの増加が
見られるが、顕著なばらつきの増加は見られなかった。
【０７４４】
次に、各種ストレス試験に対するトランジスタの電気特性の変動を測定した。
【０７４５】
図６３（Ａ）にプラスゲートＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験
の結果を示す。プラスゲートＢＴストレス試験では、まず、バックゲート電圧を０Ｖ、ド
レイン電圧を０．１Ｖまたは１．８Ｖとし、ゲート電圧を−３．０Ｖから３．０Ｖまで０
．１Ｖステップで掃引させることでストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、
ドレイン電圧を０Ｖ、バックゲート電圧を０Ｖとし、ゲート電圧として３．３Ｖを１時間
印加してストレス試験後のＩｄ−Ｖｇ特性を測定した。図６３（Ａ）に示すように、１時
間のプラスゲートＢＴストレス試験前後のＳｈｉｆｔの変動値（ΔＳｈｉｆｔ）は小さく
、０．０８Ｖであった。
【０７４６】
図６３（Ｂ）にマイナスゲートＢＴストレス試験の結果を示す。マイナスゲートＢＴス
トレス試験では、まず、バックゲート電圧を０Ｖ、ドレイン電圧を０．１Ｖまたは１．８
Ｖとし、ゲート電圧を−３．０Ｖから３．０Ｖまで０．１Ｖステップで掃引させることで
ストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、ドレイン電圧を０Ｖ、バックゲート
電圧を０Ｖとし、ゲート電圧として−３．３Ｖを１時間印加してストレス試験後のＩｄ−
Ｖｇ特性を測定した。図６３（Ｂ）に示すように、１時間のマイナスゲートＢＴストレス
試験前後のΔＳｈｉｆｔは小さく、０．０３Ｖであった。
【０７４７】
図６３（Ｃ）にプラスドレインＢＴストレス試験の結果を示す。プラスドレインＢＴス
トレス試験では、まず、バックゲート電圧を０Ｖ、ドレイン電圧を０．１Ｖまたは１．８
Ｖとし、ゲート電圧を−３．０Ｖから３．０Ｖまで０．１Ｖステップで掃引させることで
ストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、ゲート電圧を０Ｖ、バックゲート電
圧を０Ｖとし、ドレイン電圧として１．８Ｖを１時間印加してストレス試験後のＩｄ−Ｖ
ｇ特性を測定した。図６３（Ｃ）に示すように、１時間のプラスドレインＢＴストレス試
験前後のΔＳｈｉｆｔは小さく、０．０１Ｖであった。
【０７４８】
図６３（Ｄ）にマイナスバックゲートＢＴストレス試験の結果を示す。マイナスバック
ゲートＢＴストレス試験では、まず、バックゲート電圧を−５Ｖ、ドレイン電圧を０．１
Ｖまたは１．８Ｖとし、ゲート電圧を−３．０Ｖから３．０Ｖまで０．１Ｖステップで掃
引させることでストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、ドレイン電圧を０Ｖ
、ゲート電圧を０Ｖとし、バックゲート電圧として−５Ｖを１時間印加してストレス試験
後のＩｄ−Ｖｇ特性を測定した。図６３（Ｄ）に示すように、１時間のマイナスバックゲ
ートＢＴストレス試験前後のΔＳｈｉｆｔは小さく、０．０１Ｖであった。
【０７４９】
以上に示すように、絶縁体１６６の成膜にスパッタリング法を用いて酸素イオンの添加
を行っても、各種ストレス試験によるトランジスタの電気特性の変動は小さかった。よっ
て、本実施例に示す構成とすることにより、信頼性の高いトランジスタを提供することが
できる。
【実施例６】
【０７５０】
本実施例では、シリコン基板上に酸化シリコン膜を成膜した試料において、ＴＤＳ分析
の昇温速度を３種類に分けて行った結果から、当該試料の酸化シリコン膜における酸素の
拡散長を求めた。
【０７５１】
以下に試料の作製方法について示す。まず、シリコンウェハを熱酸化し、シリコンウェ
ハ表面に１００ｎｍの熱酸化膜を形成した。熱酸化の条件は９５０℃で４時間であり、熱
酸化の雰囲気は、３体積％ＨＣｌを含む酸素雰囲気とした。
【０７５２】
次に、熱酸化膜上に、ＲＦスパッタリング法を用いて１００ｎｍの酸化シリコン膜を成
膜した。なお、成膜ガスとして酸素ガス５０ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし
、成膜電力を１５００Ｗとし、基板温度を１００℃とし、ターゲット−基板間距離を６０
ｍｍとした。
【０７５３】
以上のようにして作製した試料を、昇温速度を１５℃／ｍｉｎ（試料６Ａ）、３０℃／
ｍｉｎ（試料６Ｂ）、６０℃／ｍｉｎ（試料６Ｃ）に分けてＴＤＳ分析を行った。なお、
当該ＴＤＳ分析においては、酸素分子に相当する質量電荷比Ｍ／ｚ＝３２の放出量を測定
した。
【０７５４】
ＴＤＳ分析の結果を図６４に示す。図６４で横軸は基板温度［℃］をとり、縦軸は質量
電荷比Ｍ／ｚ＝３２の放出量に比例する脱離信号の強度をとる。
【０７５５】
さらに、図６４に示す脱離信号を積分して規格化した反応率曲線を図６５に示す。図６
５で横軸は基板温度［℃］をとり、縦軸は反応率αをとる。なお、図６５に示す反応率曲
線はバックグラウンドの値（脱離信号の最初の値）を引いて積分を行っている。
【０７５６】
図６５に示す試料６Ａ乃至６Ｃの反応率曲線からα＝０．４、α＝０．６、α＝０．８
の値を取り出し、基板温度Ｔの逆数に対して昇温速度βの自然対数ｌｎβをプロットした
。プロットしたｌｎβとそれを一次関数で近似したグラフを図６６に示す。図６６で横軸
は基板温度の逆数１／Ｔ［１／Ｋ］をとり、縦軸は昇温速度βの自然対数ｌｎβをとる。
α＝０．４、α＝０．６及びα＝０．８それぞれのプロットに対して近似直線が得られる
。当該近似直線の傾きからアレニウスの式により活性化エネルギーＥａ［ｅＶ］が得られ
る。反応率α＝０．４、α＝０．６及びα＝０．８に対応する活性化エネルギーＥａ［ｅ
Ｖ］を表２に示す。
【０７５７】
【表２】
2020098912.tif 000005
【０７５８】
ここで、酸素の拡散長を求めるにあたっては、以下の式（１）に示す、拡散定数Ｄ（Ｔ
）を求める必要がある。
【０７５９】
【数１】
2020098912.tif 000006
【０７６０】
ここで、Ｄ０は頻度因子、ｋはボルツマン定数を示す。
【０７６１】
また、昇温脱離信号ｑ（Ｔ）のモデルは以下の式（２）で表すことができる。
【０７６２】
【数２】
2020098912.tif 000007
【０７６３】
ここで、Ｃ０は初期濃度、βは昇温速度を示す。また式（２）中のΨ（Ｔ）は以下の式
（３）で表すことができる。
【０７６４】
【数３】
2020098912.tif 000008
【０７６５】
式（１）より、拡散定数Ｄ（Ｔ）を求めるにあたって未知のパラメータは、ＥａとＤ０
である。このうちＥａは表１により確定した。よって、次にＤ０を求める。
【０７６６】
Ｄ０は、式（２）に示すモデルの曲線と、図６４に示すＴＤＳ分析結果の脱離信号のピ
ークとが一致するように定める。ここで、昇温速度は変わってもＤ０は一定となるので、
１５℃／ｍｉｎ、３０℃／ｍｉｎ及び６０℃／ｍｉｎの３条件全てにおいて、式（２）の
モデルの曲線と図６４に示す実測の脱離信号のピーク位置とが近くなるようにＤ０を選ぶ
ことになる。
【０７６７】
図６７に昇温速度１５℃／ｍｉｎ、３０℃／ｍｉｎ及び６０℃／ｍｉｎにおける、式（
２）のモデルの曲線と、ＴＤＳ分析の脱離信号のピーク位置と、を示す。図６７で横軸は
基板温度［℃］をとり、縦軸は脱離信号の強度をとる。
【０７６８】
図６７に示すように、ＴＤＳ分析の実測の脱離信号のピーク位置と、式（２）のモデル
曲線のピーク位置とが、全体として近くなるようにしてＤ０を求めた。このようにして、
Ｄ０は４．５０×１０−６ｃｍ２／ｓｅｃと求められた。
【０７６９】
上記のα＝０．４におけるＥａ＝０．８４ｅＶと、Ｄ０＝４．５０×１０−６ｃｍ２／
ｓｅｃから求めた、基板温度３００℃、３５０℃、４００℃、４５０℃における、拡散定
数Ｄ（Ｔ）および拡散長２√Ｄ（Ｔ）・ｔを表３に示す。ここで、拡散長２√Ｄ（Ｔ）・
ｔにおいてｔは熱処理時間を示しており、ここでは、一時間（３６００秒）で計算してい
る。なお、表３においては、基板温度３００℃、３５０℃、４００℃、４５０℃の４条件
について示したが、これ以上の基板温度についても上記数式を用いて拡散定数及び拡散長
を求めることができる。
【０７７０】
【表３】
2020098912.tif 000009
【０７７１】
表３に示す通り、酸化シリコン中の酸素は４００℃、一時間の熱処理により約１μｍ乃
至３μｍ拡散することが確認できた。よって、上記実施の形態に示したように、トランジ
スタ５０などにおいて、酸素の拡散源となる絶縁体１６６と絶縁体１５４が接する領域と
半導体１５６ｂなどのチャネル形成領域として機能する領域との距離は３μｍ以下、より
好ましくは１μｍ以下とすればよい。
【実施例７】
【０７７２】
本実施例では、シリコン基板上に、絶縁膜を成膜し、当該絶縁膜上にＩｎ−Ｇａ−Ｚｎ
酸化物を成膜し、当該酸化物をパターン形成してから熱処理を行った試料を作製し、ＴＤ
Ｓを用いて分析した結果について説明する。本実施例では、酸化物のパターン形成後に熱
処理を行わない試料７Ａと、酸化物のパターン形成後に熱処理を行う試料７Ｂの計２サン
プルを作製して評価を行った。
【０７７３】
ＴＤＳの評価に用いた試料の作製方法について説明する。まず、シリコンウェハを熱酸
化し、シリコンウェハ表面に１００ｎｍの酸化シリコン膜を形成した。熱酸化の条件は９
５０℃で４時間であり、熱酸化の雰囲気は、３体積％ＨＣｌを含む酸素雰囲気とした。
【０７７４】
次に、酸化シリコン膜上にＰＥＣＶＤ法を用いて１０ｎｍ酸化シリコン膜を成膜した。
成膜条件は、成膜ガスとしてＳｉＨ４を１ｓｃｃｍ、Ｎ２Ｏを８００ｓｃｃｍ用い、ＲＦ
電源周波数を６０ＭＨｚ、ＲＦ電源パワーを１５０Ｗとし、成膜圧力を４０Ｐａとし、基
板温度を４００℃とした。
【０７７５】
次に、酸化シリコン膜上にＡＬＤ法を用いて２０ｎｍの酸化ハフニウム膜を成膜した。
ＡＬＤ法による成膜では、基板温度を２００℃とし、テトラキスジメチルアミドハフニウ
ム（ＴＤＭＡＨ）を含む液体を気化させた原料ガスと、酸化剤としてＯ３ガスを用いた。
【０７７６】
次に、酸化ハフニウム膜上にＰＥＣＶＤ法を用いて３０ｎｍ酸化シリコン膜を成膜した
。成膜条件は、成膜ガスとしてＳｉＨ４を１ｓｃｃｍ、Ｎ２Ｏを８００ｓｃｃｍ用い、Ｒ
Ｆ電源周波数を６０ＭＨｚ、ＲＦ電源パワーを１５０Ｗとし、成膜圧力を４０Ｐａとし、
基板温度を４００℃とした。なお、以下において、上記の１０ｎｍの酸化シリコン膜、２
０ｎｍの酸化ハフニウム膜、３０ｎｍの酸化シリコン膜の積層膜を下地絶縁膜と呼ぶ場合
がある。
【０７７７】
次に、ＤＣスパッタリング法によって厚さが４０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を成膜
した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子
数比］ターゲットを用いており、以下当該酸化物を、Ｉｎ−Ｇａ−Ｚｎ酸化物（１３４）
と呼ぶ場合がある。また、成膜ガスとしてアルゴンガス４０ｓｃｃｍおよび酸素ガス５ｓ
ｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミニチュアゲージＭＧ−２に
よって計測した。）とし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲッ
ト−基板間距離を６０ｍｍとした。
【０７７８】
次に、ＤＣスパッタリング法によって厚さが２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を成膜
した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］ターゲットを用いており、以下当該酸化物を、Ｉｎ−Ｇａ−Ｚｎ酸化物（１１１）
と呼ぶ場合がある。また、成膜ガスとしてアルゴンガス３０ｓｃｃｍおよび酸素ガス１５
ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミニチュアゲージＭＧ−２
によって計測した。）とし、成膜電力を５００Ｗとし、基板温度を３００℃とし、ターゲ
ット−基板間距離を６０ｍｍとした。
【０７７９】
次に、窒素雰囲気下で４００℃１時間の加熱処理を行い、さらに酸素雰囲気下で４００
℃１時間の加熱処理を行った。
【０７８０】
次に、ＤＣスパッタリング法によって厚さが２０ｎｍのＷ膜を成膜した。成膜条件は、
成膜ガスとしてアルゴンガス８０ｓｃｃｍを用い、成膜圧力を０．８Ｐａとし、成膜電力
を１０００Ｗとし、基板温度を１３０℃とし、ターゲット−基板間距離を６０ｍｍとした
。
【０７８１】
次に、Ｗ膜、Ｉｎ−Ｇａ−Ｚｎ酸化物（１１１）及びＩｎ−Ｇａ−Ｚｎ酸化物（１３４
）、上にレジストマスクを形成し、これらの積層膜を当該レジストを用いて加工した。
【０７８２】
積層膜の加工は、ＩＣＰドライエッチング法により２ステップで行った。１ｓｔステッ
プの処理条件は、圧力を１．２Ｐａ、ＲＦ電源の電力を上部側１０００Ｗ、下側を４００
Ｗ、エッチングガスをメタン１２．５ｓｃｃｍ、アルゴン７５ｓｃｃｍ、処理時間を１５
ｓｅｃとした。２ｎｄステップの処理条件は、圧力を０．６Ｐａ、ＲＦ電源の電力を上部
側１０００Ｗ、下側を４００Ｗ、エッチングガスをメタン１２．５ｓｃｃｍ、アルゴン７
５ｓｃｃｍ、処理時間を８２ｓｅｃとした。
【０７８３】
このように当該積層膜を加工した後、試料７Ｂだけ窒素雰囲気下で４００℃１時間の加
熱処理を行った。
【０７８４】
次に、試料７Ａ及び試料７Ｂでウェットエッチングを行い、Ｗ膜、Ｉｎ−Ｇａ−Ｚｎ酸
化物（１１１）及びＩｎ−Ｇａ−Ｚｎ酸化物（１３４）の積層膜を除去した。よって、試
料７Ａ及び試料７Ｂは下地絶縁膜が露出した構造となる。
【０７８５】
以上のようにして作製した試料７Ａ及び試料７Ｂに、ＴＤＳ分析を行った結果を図６８
（Ａ）及び図６８（Ｂ）に示す。なお、当該ＴＤＳ分析においては、水素分子に相当する
質量電荷比Ｍ／ｚ＝２の放出量と、水分子に相当する質量電荷比Ｍ／ｚ＝１８の放出量を
測定した。図６８（Ａ）に水素の測定結果を、図６８（Ｂ）に水の測定結果を示す。図６
８（Ａ）及び図６８（Ｂ）で横軸は基板の加熱温度［℃］をとり、縦軸はそれぞれの質量
電荷比の放出量に比例する強度をとる。
【０７８６】
図６８（Ｂ）に示すように、試料７Ｂの水分子放出量は、試料７Ａの水分子放出量より
低減されていた。特に基板温度４００℃以下において、試料７Ｂの水分子放出量は試料７
Ａの水分子放出量より顕著に低減されていた。これは、試料７Ｂで下地絶縁膜上のＷ膜、
Ｉｎ−Ｇａ−Ｚｎ酸化物（１１１）及びＩｎ−Ｇａ−Ｚｎ酸化物（１３４）のパターン形
成後に行った熱処理の温度４００℃との対応が見られる。
【０７８７】
このように、下地絶縁膜上のＷ膜、Ｉｎ−Ｇａ−Ｚｎ酸化物（１１１）及びＩｎ−Ｇａ
−Ｚｎ酸化物（１３４）をパターン形成して、窒素雰囲気下で熱処理を行うことにより、
下地絶縁膜に含まれる水が低減されることが示された。
【０７８８】
また、水素分子放出量については基板温度２００℃から３００℃の温度範囲において若
干試料７Ｂの方が小さかったが、大きな差は見られなかった。下地絶縁膜中の水素は基板
加熱によって、下地絶縁膜中の酸素と結合して水分子を形成することが推測される。よっ
て、上記ＴＤＳ分析で測定された水分子には、下地絶縁膜中で水素であったものも含まれ
ていると考えられる。つまり、下地絶縁膜上のＷ膜、Ｉｎ−Ｇａ−Ｚｎ酸化物（１１１）
及びＩｎ−Ｇａ−Ｚｎ酸化物（１３４）をパターン形成して、窒素雰囲気下で熱処理を行
うことにより、下地絶縁膜に含まれる水素も低減されていることが推測される。
【実施例８】
【０７８９】
本実施例では、本発明の一態様に係るトランジスタとして、トランジスタの作製工程に
おいて高温（例えば５５０℃以上）の熱処理を用いる試料８Ａと、トランジスタの作製工
程において低温（例えば４１０℃以下）の熱処理を用いる試料８Ｂと、トランジスタの作
製工程において低温（例えば４１０℃以下）の熱処理を用い、さらに酸化物半導体のパタ
ーン形成後に熱処理を行う試料８Ｃと、を作製した。そして、試料８Ａ乃至試料８Ｃのト
ランジスタの電気特性と信頼性について評価を行った。
【０７９０】
なお、トランジスタの構成については、図３０（Ａ）などを参照することができ、トラ
ンジスタの作製方法については、図３１乃至図３３などを参照することができる。
【０７９１】
まず、基板１５０として、厚さが１００ｎｍの酸化シリコンと、厚さが５０ｎｍの窒化
酸化シリコンと、厚さが３００ｎｍの酸化シリコンと、厚さが３００ｎｍの酸化シリコン
と、がこの順番で積層されたシリコン基板を準備した。
【０７９２】
次に、試料８Ａでは窒素雰囲気下で５９０℃、１０時間の加熱処理を行い、試料８Ｂ及
び試料８Ｃでは窒素雰囲気下で４１０℃、１０時間の加熱処理を行った。
【０７９３】
次に、絶縁体１５１として、ＲＦスパッタリング法によって厚さが５０ｎｍの酸化アル
ミニウムを成膜した。なお、成膜ガスとしてアルゴンガス２５ｓｃｃｍおよび酸素ガス２
５ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を２５００Ｗとし、基板温度を
２５０℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０７９４】
次に、ＤＣスパッタリング法によって厚さが５０ｎｍのタングステンを成膜した。成膜
条件は、成膜ガスとしてアルゴンガス８０ｓｃｃｍを用い、成膜圧力を０．８Ｐａとし、
成膜電力を１０００Ｗとし、基板温度を１３０℃とし、ターゲット−基板間距離を６０ｍ
ｍとした。次に、タングステン上にレジストを形成し、該レジストを用いて加工し、導電
体１５２を形成した。
【０７９５】
次に、絶縁体１５５として、ＰＥＣＶＤ法によって厚さが１０ｎｍの酸化シリコンを成
膜した。成膜条件は、成膜ガスとしてＳｉＨ４を１ｓｃｃｍ、Ｎ２Ｏを８００ｓｃｃｍ用
い、ＲＦ電源周波数を６０ＭＨｚ、ＲＦ電源パワーを１５０Ｗとし、成膜圧力を４０Ｐａ
とし、基板温度を４００℃とした。
【０７９６】
次に、絶縁体１５３として、ＡＬＤ法によって厚さが２０ｎｍの酸化ハフニウムを成膜
した。ＡＬＤ法による成膜では、基板温度を２００℃とし、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ）を含む液体を気化させた原料ガスと、酸化剤としてＯ３ガスを用
いた。
【０７９７】
次に、絶縁体１５４として、ＰＥＣＶＤ法によって厚さが３０ｎｍの酸化シリコンを成
膜した。成膜条件は、成膜ガスとしてＳｉＨ４を１ｓｃｃｍ、Ｎ２Ｏを８００ｓｃｃｍ用
い、ＲＦ電源周波数を６０ＭＨｚ、ＲＦ電源パワーを１５０Ｗとし、成膜圧力を４０Ｐａ
とし、基板温度を４００℃とした。
【０７９８】
次に、試料８Ａでは酸素雰囲気下で５５０℃、１時間の加熱処理を行い、試料８Ｂ及び
試料８Ｃでは酸素雰囲気下で４１０℃、１時間の加熱処理を行った。
【０７９９】
次に、絶縁体１５６ａとなる酸化物として、ＤＣスパッタリング法によって厚さが４０
ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、
Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］ターゲットを用い、成膜ガスとしてアルゴン
ガス４０ｓｃｃｍおよび酸素ガス５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンア
ネルバ製ミニチュアゲージＭＧ−２によって計測した。）とし、成膜電力を５００Ｗとし
、基板温度を２００℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０８００】
次に、半導体１５６ｂとなる酸化物として、ＤＣスパッタリング法によって厚さが２０
ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］ターゲットを用い、成膜ガスとしてアルゴン
ガス３０ｓｃｃｍおよび酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノン
アネルバ製ミニチュアゲージＭＧ−２によって計測した。）とし、成膜電力を５００Ｗと
し、基板温度を３００℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０８０１】
次に、試料８Ａでは窒素雰囲気下で５５０℃１時間の加熱処理を行い、さらに酸素雰囲
気下で５５０℃１時間の加熱処理を行った。また、試料８Ｂ及び試料８Ｃでは窒素雰囲気
下で４００℃１時間の加熱処理を行い、さらに酸素雰囲気下で４００℃１時間の加熱処理
を行った。
【０８０２】
次に、導電体１５８ａ、１５８ｂとなる導電体として、ＤＣスパッタリング法によって
厚さが５０ｎｍのタングステンを成膜した。
【０８０３】
次に、当該導電体上にレジストを形成し、該レジストを用いて加工し、導電体１５８ａ
および導電体１５８ｂを形成した。
【０８０４】
次に、レジスト、導電体１５８ａおよび導電体１５８ｂを用いて、上記酸化物を加工し
、絶縁体１５６ａ及び半導体１５６ｂを形成した。
【０８０５】
次に、試料８Ｃでのみ窒素雰囲気下で４００℃、１時間の加熱処理を行った。
【０８０６】
次に、絶縁体１５６ｃとなる酸化物として、ＤＣスパッタリング法によって厚さが５ｎ
ｍのＩｎ−Ｇａ−Ｚｎ酸化物を成膜した。なお、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜には、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］ターゲットを用い、成膜ガスとしてアルゴンガ
ス３０ｓｃｃｍおよび酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電
力を５００Ｗとし、基板温度を２００℃とし、ターゲット−基板間距離を６０ｍｍとした
。
【０８０７】
次に、絶縁体１６２となる酸化窒化物として、ＰＥＣＶＤ法によって厚さが１３ｎｍの
酸化窒化シリコンを成膜した。
【０８０８】
次に、導電体１６４となる導電体として、ＤＣスパッタリング法によって厚さが３０ｎ
ｍの窒化チタンと、厚さが１３５ｎｍのタングステンと、をこの順番で成膜した。次に、
当該導電体上にレジストを形成し、該レジストを用いて加工し、導電体１６４を形成した
。
【０８０９】
次に、レジストを用いて、上記酸化物及び酸化窒化物を加工し、絶縁体１５６ｃ及び絶
縁体１６２を形成した。
【０８１０】
次に、絶縁体１６６として、ＲＦスパッタリング法によって厚さが１４０ｎｍの酸化ア
ルミニウムを成膜した。なお、成膜ガスとしてアルゴンガス２５ｓｃｃｍおよび酸素ガス
２５ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を２５００Ｗとし、基板温度
を２５０℃とし、ターゲット−基板間距離を６０ｍｍとした。
【０８１１】
次に、酸素雰囲気下で４００℃１時間の加熱処理を行った。
【０８１２】
次に、絶縁体１６８として、ＰＥＣＶＤ法によって厚さが３００ｎｍの酸化窒化シリコ
ンを成膜した。
【０８１３】
次に、ＤＣスパッタリング法によって厚さが５０ｎｍのチタンと、厚さが２００ｎｍの
アルミニウムと、厚さが５０ｎｍのチタンと、をこの順番で成膜した。次にこの膜をレジ
ストを用いて加工して導電体１７０ａ及び導電体１７０ｂを形成した。
【０８１４】
以上のようにして、チャネル長Ｌが０．２０μｍ、チャネル幅Ｗが０．２０μｍのトラ
ンジスタを作製した。
【０８１５】
試料８Ａ乃至試料８ＣについてＩｄ−Ｖｇ特性（ドレイン電流−ゲート電圧特性）を測
定した。Ｉｄ−Ｖｇ特性の測定は、バックゲート電圧を０Ｖの条件で行った。他の測定条
件は、ドレイン電圧を０．１Ｖまたは１．８Ｖとし、ゲート電圧を−３．０Ｖから３．０
Ｖまで０．１Ｖステップで掃引させた。
【０８１６】
試料８Ａ乃至試料８ＣのＩｄ−Ｖｇ特性の測定結果を図６９（Ａ）乃至図６９（Ｃ）に
示す。図６９（Ａ）乃至図６９（Ｃ）は、トランジスタのＩｄ−Ｖｇ特性の測定結果に対
応しており、横軸にゲート電圧Ｖｇ［Ｖ］、左側の縦軸にドレイン電流Ｉｄ［Ａ］、右側
の縦軸に電界効果移動度μＦＥ［ｃｍ２／Ｖｓ］をとる。また、図６９（Ａ）乃至図６９
（Ｃ）において、ドレイン電流を実線で示し、電界効果移動度を破線で示している。
【０８１７】
図６９（Ａ）乃至図６９（Ｃ）に示すように、試料８Ｂではトランジスタ特性に顕著な
ばらつきが見られ、全体的にドレイン電流の立ち上がりのゲート電圧がマイナス側にシフ
トしていた。これに対して、試料８Ｃではトランジスタ特性にばらつきが見られずトラン
ジスタの作製工程において高温の熱処理を用いた試料８Ａと同程度の良好な電気特性を示
していた。また、試料８Ｃでは、バックゲート電圧０Ｖ、ドレイン電圧Ｖｄ＝０．１Ｖに
おいて、電界効果移動度も４．５ｃｍ２／Ｖｓと良好な値であり、サブスレッショルドス
イング値（Ｓ値）も１０７．３ｍＶ／ｄｅｃと良好な値であった。
【０８１８】
次に、試料８Ｃのトランジスタのしきい値電圧ＶｔｈおよびＳｈｉｆｔを算出した。試
料８Ｃにおいて、バックゲート電圧０Ｖでは、トランジスタのしきい値電圧は０．６Ｖ、
Ｓｈｉｆｔは０．０Ｖであり、トランジスタはバックゲート電圧０Ｖでもノーマリーオフ
の電気特性を示している。
【０８１９】
ここで、試料８Ｃは、実施例７の試料７Ｂと同様に半導体１５６ｂの形成後に絶縁体１
５４を露出させた状態で加熱処理を行っている。これにより、絶縁体１５５、絶縁体１５
３及び絶縁体１５４の積層膜中に含まれる水または水素を低減し、良好なトランジスタ特
性が得られたと推測される。さらに、試料８Ｃの作製工程における加熱温度は４００℃程
度であったが、作製工程の加熱温度を５５０℃程度にした試料８Ａと同程度の良好なトラ
ンジスタ特性が得られることが示された。
【０８２０】
以上の結果から、半導体１５６ｂの形成後に絶縁体１５４を露出させた状態で加熱処理
を行うことにより、半導体１５６ｂ近傍の下地絶縁膜（絶縁体１５４など）から水、水素
などを低減し、半導体１５６ｂの欠陥準位の形成が抑制されることが示唆される。このよ
うに欠陥準位密度が低減された酸化物半導体を用いることにより、安定した電気特性を有
するトランジスタを提供することができる。
【０８２１】
次に、各種ストレス試験に対する試料８Ａ乃至試料８Ｃの電気特性の変動を測定した。
【０８２２】
図７０（Ａ）乃至図７２（Ａ）にプラスゲートＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒ
ｅ）ストレス試験の結果を示す。ここで、図７０（Ａ）に試料８Ａの結果を、図７１（Ａ
）に試料８Ｂの結果を、図７２（Ａ）に試料８Ｃの結果を示す。なお、以下のストレス試
験では基板温度１５０℃で行う。プラスゲートＢＴストレス試験では、まず、バックゲー
ト電圧を０Ｖ、ドレイン電圧を０．１Ｖまたは１．８Ｖとし、ゲート電圧を−３．０Ｖか
ら３．０Ｖまで０．１Ｖステップで掃引させることでストレス試験前のＩｄ−Ｖｇ特性を
測定する。次に、ドレイン電圧を０Ｖ、バックゲート電圧を０Ｖとし、ゲート電圧として
３．３Ｖを１時間印加してストレス試験後のＩｄ−Ｖｇ特性を測定した。なお、測定は、
ストレス印加後、１００秒、３００秒、６００秒、１０００秒、３０分、１時間、２時間
、１００００秒、５時間、９時間、１２時間後に行い、以下においては、ストレス印加後
１２時間後の値を記載している。図７０（Ａ）乃至図７２（Ａ）に示すように、試料８Ａ
乃至試料８Ｃにおいて、信頼性に大きな差は見られなかった。また試料８Ｃにおいて、１
２時間のプラスゲートＢＴストレス試験前後のＳｈｉｆｔの変動値（ΔＳｈｉｆｔ）は小
さく、０．１５Ｖであった。
【０８２３】
図７０（Ｂ）乃至図７２（Ｂ）にマイナスゲートＢＴストレス試験の結果を示す。ここ
で、図７０（Ｂ）に試料８Ａの結果を、図７１（Ｂ）に試料８Ｂの結果を、図７２（Ｂ）
に試料８Ｃの結果を示す。なお、以下のストレス試験では基板温度１５０℃で行う。マイ
ナスゲートＢＴストレス試験では、まず、バックゲート電圧を０Ｖ、ドレイン電圧を０．
１Ｖまたは１．８Ｖとし、ゲート電圧を−３．０Ｖから３．０Ｖまで０．１Ｖステップで
掃引させることでストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、ドレイン電圧を０
Ｖ、バックゲート電圧を０Ｖとし、ゲート電圧として−３．３Ｖを１時間印加してストレ
ス試験後のＩｄ−Ｖｇ特性を測定した。なお、測定は、ストレス印加後、１００秒、３０
０秒、６００秒、１０００秒、３０分、１時間、２時間、１００００秒、５時間、９時間
、１２時間後に行い、以下においては、ストレス印加後１２時間後の値を記載している。
図７０（Ｂ）乃至図７２（Ｂ）に示すように、試料８Ａ乃至試料８Ｃにおいて、信頼性に
大きな差は見られなかった。また試料８Ｃにおいて、１２時間のマイナスゲートＢＴスト
レス試験前後のΔＳｈｉｆｔは小さく、−０．０８Ｖであった。
【０８２４】
図７０（Ｃ）乃至図７２（Ｃ）にプラスドレインＢＴストレス試験の結果を示す。ここ
で、図７０（Ｃ）に試料８Ａの結果を、図７１（Ｃ）に試料８Ｂの結果を、図７２（Ｃ）
に試料８Ｃの結果を示す。なお、以下のストレス試験では基板温度１５０℃で行う。プラ
スドレインＢＴストレス試験では、まず、バックゲート電圧を０Ｖ、ドレイン電圧を０．
１Ｖまたは１．８Ｖとし、ゲート電圧を−３．０Ｖから３．０Ｖまで０．１Ｖステップで
掃引させることでストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、ゲート電圧を０Ｖ
、バックゲート電圧を０Ｖとし、ドレイン電圧として１．８Ｖを１時間印加してストレス
試験後のＩｄ−Ｖｇ特性を測定した。なお、測定は、ストレス印加後、１００秒、３００
秒、６００秒、１０００秒、３０分、１時間、２時間、１００００秒、５時間、９時間、
１２時間後に行い、以下においては、ストレス印加後１２時間後の値を記載している。図
７０（Ｃ）乃至図７２（Ｃ）に示すように、試料８Ａ乃至試料８Ｃにおいて、信頼性に大
きな差は見られなかった。また試料８Ｃにおいて、１２時間のプラスドレインＢＴストレ
ス試験前後のΔＳｈｉｆｔは小さく、０．０５Ｖであった。
【０８２５】
図７０（Ｄ）乃至図７２（Ｄ）にマイナスバックゲートＢＴストレス試験の結果を示す
。ここで、図７０（Ｄ）に試料８Ａの結果を、図７１（Ｄ）に試料８Ｂの結果を、図７２
（Ｄ）に試料８Ｃの結果を示す。なお、以下のストレス試験では基板温度１５０℃で行う
。マイナスバックゲートＢＴストレス試験では、まず、バックゲート電圧を−５Ｖ、ドレ
イン電圧を０．１Ｖまたは１．８Ｖとし、ゲート電圧を−３．０Ｖから３．０Ｖまで０．
１Ｖステップで掃引させることでストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、ド
レイン電圧を０Ｖ、ゲート電圧を０Ｖとし、バックゲート電圧として−５Ｖを１時間印加
してストレス試験後のＩｄ−Ｖｇ特性を測定した。なお、測定は、ストレス印加後、１０
０秒、３００秒、６００秒、１０００秒、３０分、１時間、２時間、１００００秒、５時
間、９時間、１２時間後に行い、以下においては、ストレス印加後１２時間後の値を記載
している。図７０（Ｄ）乃至図７２（Ｄ）に示すように、試料８Ａ乃至試料８Ｃにおいて
、信頼性に大きな差は見られなかった。また試料８Ｃにおいて、１２時間のマイナスバッ
クゲートＢＴストレス試験前後のΔＳｈｉｆｔは小さく、−０．０５Ｖであった。
【０８２６】
以上に示すように、半導体１５６ｂの形成後に絶縁体１５４を露出させた状態で加熱処
理を行ったトランジスタにおいて、各種ストレス試験によるトランジスタの電気特性の変
動は小さかった。よって、本実施例に示す構成とすることにより、信頼性の高いトランジ
スタを提供することができる。さらに、当該トランジスタの作製工程における加熱温度は
４００℃程度であったが、良好な信頼性が得られることが示された。
【０８２７】
次に、試料８Ａ及び試料８Ｃについて、基板温度を１２５℃、１５０℃、１７５℃とし
て、プラスゲートＢＴストレス試験を行った結果を図７３（試料８Ａ）及び図７４（試料
８Ｃ）に示す。図７３（Ａ）及び図７４（Ａ）に基板温度１２５℃の結果を、図７３（Ｂ
）及び図７４（Ｂ）に基板温度１５０℃の結果を、図７３（Ｃ）及び図７４（Ｃ）に基板
温度１７５℃の結果を示す。よって、図７３（Ｂ）に示す結果は、図７０（Ａ）に示す結
果と同じものであり、図７４（Ｂ）に示す結果は、図７２（Ａ）に示す結果と同じもので
ある。なお、当該プラスゲートＢＴストレス試験の条件は、基板温度以外は上記プラスゲ
ートＢＴストレス試験の条件と同様である。
【０８２８】
さらに、図７３及び図７４に示すトランジスタ特性からストレス試験前後のＶｔｈの変
動値（ΔＶｔｈ）、ΔＳｈｉｆｔ、Ｉｏｎの劣化率を算出し、図７５及び図７６に示す。
図７５（Ａ）乃至図７５（Ｃ）に試料８Ａの結果を示し、図７５（Ａ）はΔＶｔｈ［Ｖ］
、図７５（Ｂ）はΔＳｈｉｆｔ［Ｖ］、図７５（Ｃ）はＩｏｎの劣化率［％］、をストレ
ス印加時間に対応させて示している。また、図７６（Ａ）乃至図７６（Ｃ）に試料８Ｃの
結果を示し、図７６（Ａ）はΔＶｔｈ［Ｖ］、図７６（Ｂ）はΔＳｈｉｆｔ［Ｖ］、図７
６（Ｃ）はＩｏｎの劣化率［％］、をストレス印加時間に対応させて示している。
【０８２９】
図７３乃至図７６に示すように、基板温度を１２５℃、１７５℃に変化させても、試料
８Ｃと試料８Ａで信頼性に大きな差は見られなかった。
【０８３０】
次に、試料８Ａ及び試料８Ｃについて、基板温度１５０℃、ストレス時間１時間でプラ
スゲートＢＴストレス試験を行い、各基板の面内９点において、ΔＳｈｉｆｔのばらつき
について調べた。なお、当該プラスゲートＢＴストレス試験の他の条件は上記プラスゲー
トＢＴストレス試験の条件と同様である。
【０８３１】
ΔＳｈｉｆｔのばらつきの評価結果を図７７（Ａ）（Ｂ）に示す。ここで、図７７（Ａ
）は試料８Ａに、図７７（Ｂ）は試料８Ｃに対応している。図７７（Ａ）（Ｂ）は、横軸
はΔＳｈｉｆｔ［Ｖ］をとり、縦軸は確率分布をとる。
【０８３２】
図７７（Ａ）（Ｂ）に示すように、試料８Ｃと試料８ＡでΔＳｈｉｆｔに大きな差は見
られなかった。
【符号の説明】
【０８３３】
１０    トランジスタ
１２    トランジスタ
１４    トランジスタ
１６    トランジスタ
１７    トランジスタ
１８    トランジスタ
１９    トランジスタ
２０    トランジスタ
２２    トランジスタ
２４    トランジスタ
２６    トランジスタ
２８    トランジスタ
３０    トランジスタ
３２    トランジスタ
３４    トランジスタ
５０    トランジスタ
５２    トランジスタ
５４    トランジスタ
５６    トランジスタ
５８    トランジスタ
６０    トランジスタ
６２    トランジスタ
６４    トランジスタ
６６    トランジスタ
６８    トランジスタ
７０    トランジスタ
１００    基板
１０１    絶縁体
１０２    導電体
１０３    絶縁体
１０４    絶縁体
１０６ａ    絶縁体
１０６ｂ    半導体
１０６ｃ    絶縁体
１０６ｄ    絶縁体
１０８ａ    導電体
１０８ｂ    導電体
１０９ａ    低抵抗領域
１０９ｂ    低抵抗領域
１１０ａ    導電体
１１０ｂ    導電体
１１２    絶縁体
１１２ａ    絶縁体
１１２ｂ    絶縁体
１１２ｃ    絶縁体
１１４    導電体
１１６    絶縁体
１１８    絶縁体
１２０ａ    導電体
１２０ｂ    導電体
１２２    導電体
１２４    絶縁体
１２６    酸素イオン
１３０    混合領域
１３１    酸素
１５０    基板
１５１    絶縁体
１５２    導電体
１５３    絶縁体
１５４    絶縁体
１５５    絶縁体
１５６ａ    絶縁体
１５６ｂ    半導体
１５６ｃ    絶縁体
１５７    絶縁体
１５８ａ    導電体
１５８ｂ    導電体
１５９ａ    低抵抗領域
１５９ｂ    低抵抗領域
１６０ａ    導電体
１６０ｂ    導電体
１６２    絶縁体
１６２ａ    絶縁体
１６２ｂ    絶縁体
１６２ｃ    絶縁体
１６４    導電体
１６６    絶縁体
１６８    絶縁体
１７０ａ    導電体
１７０ｂ    導電体
１７２    導電体
１７４ａ    導電体
１７４ｂ    導電体
１７６ａ    絶縁体
１７６ｂ    半導体
１７６ｃ    絶縁体
１７８    導電体
１８２    絶縁体
１８４    導電体
１８６    酸素イオン
１８７    領域
１８８    チャネル形成領域
２００    撮像装置
２０１    スイッチ
２０２    スイッチ
２０３    スイッチ
２１０    画素部
２１１    画素
２１２    副画素
２１２Ｂ    副画素
２１２Ｇ    副画素
２１２Ｒ    副画素
２２０    光電変換素子
２３０    画素回路
２３１    配線
２４７    配線
２４８    配線
２４９    配線
２５０    配線
２５３    配線
２５４    フィルタ
２５４Ｂ    フィルタ
２５４Ｇ    フィルタ
２５４Ｒ    フィルタ
２５５    レンズ
２５６    光
２５７    配線
２６０    周辺回路
２７０    周辺回路
２８０    周辺回路
２９０    周辺回路
２９１    光源
３００    シリコン基板
３１０    層
３２０    層
３３０    層
３４０    層
３５１    トランジスタ
３５２    トランジスタ
３５３    トランジスタ
３６０    フォトダイオード
３６１    アノード
３６３    低抵抗領域
３７０    プラグ
３７１    配線
３７２    配線
３７３    配線
３８０    絶縁体
４５０    半導体基板
４５２    絶縁体
４５４    導電体
４５６    領域
４６０    領域
４６２    絶縁体
４６４    絶縁体
４６６    絶縁体
４６８    絶縁体
４７２ａ    領域
４７２ｂ    領域
４７４ａ    導電体
４７４ｂ    導電体
４７４ｃ    導電体
４７６ａ    導電体
４７６ｂ    導電体
４７８ａ    導電体
４７８ｂ    導電体
４７８ｃ    導電体
４８０ａ    導電体
４８０ｂ    導電体
４８０ｃ    導電体
４８９    絶縁体
４９０    絶縁体
４９１    絶縁体
４９２    絶縁体
４９３    絶縁体
４９４    絶縁体
４９６ａ    導電体
４９６ｂ    導電体
４９６ｃ    導電体
４９６ｄ    導電体
４９８ａ    導電体
４９８ｂ    導電体
４９８ｃ    導電体
５０４    導電体
５１１    絶縁体
５１４    導電体
５１６ａ    導電体
５１６ｂ    導電体
７００    基板
７０４ａ    導電体
７０４ｂ    導電体
７０６    半導体
７０６ａ    半導体
７０６ｂ    半導体
７１２ａ    絶縁体
７１２ｂ    絶縁体
７１４ａ    導電体
７１４ｂ    導電体
７１６ａ    導電体
７１６ｂ    導電体
７１８ａ    絶縁体
７１８ｂ    絶縁体
７１８ｃ    絶縁体
７１９    発光素子
７２０    絶縁体
７２１    絶縁体
７３１    端子
７３２    ＦＰＣ
７３３ａ    配線
７３４    シール材
７３５    駆動回路
７３６    駆動回路
７３７    画素
７４１    トランジスタ
７４２    容量素子
７４３    スイッチ素子
７４４    信号線
７５０    基板
７５１    トランジスタ
７５２    容量素子
７５３    液晶素子
７５４    走査線
７５５    信号線
７８１    導電体
７８２    発光層
７８３    導電体
７８４    隔壁
７９１    導電体
７９２    絶縁体
７９３    液晶層
７９４    絶縁体
７９５    スペーサ
７９６    導電体
７９７    基板
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    接続部
９１６    操作キー
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
１０００    成膜装置
１００２    搬入室
１００４    搬出室
１００６    搬送室
１００８    成膜室
１０１０    成膜室
１０１２    成膜室
１０２０    チャンバー
１０２１ａ    原料供給部
１０２１ｂ    原料供給部
１０２２ａ    高速バルブ
１０２２ｂ    高速バルブ
１０２３ａ    原料導入口
１０２３ｂ    原料導入口
１０２４    原料排出口
１０２５    排気装置
１０２６    基板ホルダ
１０３０    基板
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
２１００    トランジスタ
２２００    トランジスタ
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
４００１    配線
４００３    配線
４００５    配線
４００６    配線
４００７    配線
４００８    配線
４００９    配線
４０２１    第１の層
４０２２    第２の層
４０２３    第３の層
４１００    トランジスタ
４２００    トランジスタ
４３００    トランジスタ
４４００    トランジスタ
４５００    容量素子
４６００    容量素子
５２００    ペレット
５２０１    イオン
５２０３    粒子
５２０６    酸化物薄膜
５２２０    基板
５２３０    ターゲット
５２４０    プラズマ
【図１】
2020098912.tif 000010
【図２】
2020098912.tif 000011
【図３】
2020098912.tif 000012
【図４】
2020098912.tif 000013
【図５】
2020098912.tif 000014
【図６】
2020098912.tif 000015
【図７】
2020098912.tif 000016
【図８】
2020098912.tif 000017
【図９】
2020098912.tif 000018
【図１０】
2020098912.tif 000019
【図１１】
2020098912.tif 000020
【図１２】
2020098912.tif 000021
【図１３】
2020098912.tif 000022
【図１４】
2020098912.tif 000023
【図１５】
2020098912.tif 000024
【図１６】
2020098912.tif 000025
【図１７】
2020098912.tif 000026
【図１８】
2020098912.tif 000027
【図１９】
2020098912.tif 000028
【図２０】
2020098912.tif 000029
【図２１】
2020098912.tif 000030
【図２２】
2020098912.tif 000031
【図２３】
2020098912.tif 000032
【図２４】
2020098912.tif 000033
【図２５】
2020098912.tif 000034
【図２６】
2020098912.tif 000035
【図２７】
2020098912.tif 000036
【図２８】
2020098912.tif 000037
【図２９】
2020098912.tif 000038
【図３０】
2020098912.tif 000039
【図３１】
2020098912.tif 000040
【図３２】
2020098912.tif 000041
【図３３】
2020098912.tif 000042
【図３４】
2020098912.tif 000043
【図３５】
2020098912.tif 000044
【図３６】
2020098912.tif 000045
【図３７】
2020098912.tif 000046
【図３８】
2020098912.tif 000047
【図３９】
2020098912.tif 000048
【図４０】
2020098912.tif 000049
【図４１】
2020098912.tif 000050
【図４２】
2020098912.tif 000051
【図４３】
2020098912.tif 000052
【図４４】
2020098912.tif 000053
【図４５】
2020098912.tif 000054
【図４６】
2020098912.tif 000055
【図４７】
2020098912.tif 000056
【図４８】
2020098912.tif 000057
【図４９】
2020098912.tif 000058
【図５０】
2020098912.tif 000059
【図５１】
2020098912.tif 000060
【図５２】
2020098912.tif 000061
【図５３】
2020098912.tif 000062
【図５４】
2020098912.tif 000063
【図５５】
2020098912.tif 000064
【図５６】
2020098912.tif 000065
【図５７】
2020098912.tif 000066
【図５８】
2020098912.tif 000067
【図５９】
2020098912.tif 000068
【図６０】
2020098912.tif 000069
【図６１】
2020098912.tif 000070
【図６２】
2020098912.tif 000071
【図６３】
2020098912.tif 000072
【図６４】
2020098912.tif 000073
【図６５】
2020098912.tif 000074
【図６６】
2020098912.tif 000075
【図６７】
2020098912.tif 000076
【図６８】
2020098912.tif 000077
【図６９】
2020098912.tif 000078
【図７０】
2020098912.tif 000079
【図７１】
2020098912.tif 000080
【図７２】
2020098912.tif 000081
【図７３】
2020098912.tif 000082
【図７４】
2020098912.tif 000083
【図７５】
2020098912.tif 000084
【図７６】
2020098912.tif 000085
【図７７】
2020098912.tif 000086