(57)【要約】【課題】ピクセル回路の寿命の急激な低下を抑制する表示装置及び表示装置の駆動方法を提供すること。【解決手段】表示装置は、表示パネルと、電源電圧生成部とを含む。表示パネルは、第１の発光素子及び第２の発光素子を有する複数のピクセル回路を含む。電源電圧生成部は、第１の発光素子の第１の電極及び第２の発光素子の第１の電極に、ハイ電源電圧を印加し、第１の発光素子の第２の電極に、第１のロウ電源電圧を印加し、第２の発光素子の第２の電極に、第２のロウ電源電圧を印加する。第１のフレームのエミッション区間において、ハイ電源電圧は、ハイレベルを有し、第１のロウ電源電圧は、ロウレベルを有し、第２のロウ電源電圧は、ハイレベルを有する。第２のフレームのエミッション区間において、ハイ電源電圧は、ハイレベルを有し、第１のロウ電源電圧は、ハイレベルを有し、第２のロウ電源電圧は、ロウレベルを有する。【選択図】図４
2020109462.tif 000002
【特許請求の範囲】
【請求項１】
第１の発光素子及び第２の発光素子を有する複数のピクセル回路を含む表示パネルと、
前記第１の発光素子の第１の電極及び前記第２の発光素子の第１の電極に、ハイ電源電圧を印加し、前記第１の発光素子の第２の電極に、第１のロウ電源電圧を印加し、前記第２の発光素子の第２の電極に、第２のロウ電源電圧を印加する電源電圧生成部とを含み、
第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有し、
第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有し、
前記第１のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異することを特徴とする表示装置。
【請求項２】
前記第１のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持し、
前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、
前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子であることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第２のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記オーバードライブレベルを有する複数のパルスを含むことを特徴とする請求項２に記載の表示装置。
【請求項５】
前記第１のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第１のオーバードライブレベルを有し、
前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第１のオーバードライブレベルよりも大きい第２のオーバードライブレベルを有することを特徴とする請求項１に記載の表示装置。
【請求項６】
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、
前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子であることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記第１のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第１のオーバードライブレベルを有する複数のパルスを有し、
前記第２のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第２のオーバードライブレベルを有する複数のパルスを有することを特徴とする請求項５に記載の表示装置。
【請求項８】
前記ピクセル回路は、更に、
第１のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第１のスイッチング素子と、
ゲート補償信号が印加される制御電極、第３のスイッチング素子の出力電極に接続される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第２のスイッチング素子と、
ゲート書込み信号が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第３のスイッチング素子とを含むことを特徴とする請求項１に記載の表示装置。
【請求項９】
前記ピクセル回路は、更に、
初期化電圧が印加される第１の電極、及び前記第１のノードに接続される第２の電極を有する第１のキャパシタと、
前記第３のスイッチング素子の前記出力電極に接続される第１の電極、及びデータラインに接続される第２の電極を有する第２のキャパシタとを含むことを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記表示パネルは、
赤を有する第１のサブピクセル、緑を有する第２のサブピクセル、青を有する第３のサブピクセル、及び緑を有する第４のサブピクセルを有する第１のサブピクセル行と、
青を有する第５のサブピクセル、緑を有する第６のサブピクセル、赤を有する第７のサブピクセル、及び緑を有する第８のサブピクセルを有する第２のサブピクセル行とを含むことを特徴とする請求項１に記載の表示装置。
【請求項１１】
前記表示パネルは、更に、
前記第１のサブピクセル、前記第２のサブピクセル、前記第５のサブピクセル、及び前記第６のサブピクセルに接続される第１のデータラインと、
前記第３のサブピクセル、前記第４のサブピクセル、前記第７のサブピクセル、及び前記第８のサブピクセルに接続される第２のデータラインとを含むことを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記第１のフレームの前記エミッション区間に先行する前記第１のフレームのプログラミング区間において、前記ハイ電源電圧はロウレベルを有し、前記第１のロウ電源電圧は、前記ハイレベルを有し、前記第２のロウ電源電圧は、前記ハイレベルを有することを特徴とする請求項１に記載の表示装置。
【請求項１３】
前記第１のフレームの前記エミッション区間に後行する前記第２のフレームのオン・バイアス区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、前記ハイレベルを有し、前記第２のロウ電源電圧は、前記ハイレベルを有することを特徴とする請求項１２に記載の表示装置。
【請求項１４】
第１の発光素子及び第２の発光素子を有する複数のピクセル回路を含む表示パネルと、
前記第１の発光素子の第１の電極及び前記第２の発光素子の第１の電極にハイ電源電圧を印加し、前記第１の発光素子の第２の電極に第１のロウ電源電圧を印加し、前記第２の発光素子の第２の電極に第２のロウ電源電圧を印加する電源電圧生成部とを含み、
第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有し、
第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有し、
前記第１のフレームの前記エミッション区間における前記第１のロウ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記第２のロウ電源電圧の波形と相異することを特徴とする表示装置。
【請求項１５】
前記第２のフレームの前記エミッション区間における前記第２のロウ電源電圧が前記ロウレベルを有する第２のロウ区間の幅は、前記第１のフレームの前記エミッション区間における前記第１のロウ電源電圧が前記ロウレベルを有する第１のロウ区間の幅よりも小さいことを特徴とする請求項１４に記載の表示装置。
【請求項１６】
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、
前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子であることを特徴とする請求項１５に記載の表示装置。
【請求項１７】
第１の発光素子の第１の電極及び第２の発光素子の第１の電極にハイ電源電圧を印加するステップと、
前記第１の発光素子の第２の電極に、第１のロウ電源電圧を印加するステップと、
前記第２の発光素子の第２の電極に、第２のロウ電源電圧を印加するステップとを含み、
第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有し、
第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有し、
前記第１のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異することを特徴とする表示装置の駆動方法。
【請求項１８】
前記第１のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持し、
前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有することを特徴とする請求項１７に記載の表示装置の駆動方法。
【請求項１９】
前記第１のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第１のオーバードライブレベルを有し、
前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第１のオーバードライブレベルよりも大きい第２のオーバードライブレベルを有することを特徴とする請求項１７に記載の表示装置の駆動方法。
【請求項２０】
前記表示装置のピクセル回路は、
前記第１の発光素子と、
前記第２の発光素子と、
第１のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第１のスイッチング素子と、
ゲート補償信号が印加される制御電極、第３のスイッチング素子の出力電極に接続される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第２のスイッチング素子と、
ゲート書込み信号が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第３のスイッチング素子とを含むことを特徴とする請求項１７に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示装置の駆動方法に関し、より詳しくは、ムラを防止し、表示品質を改善し、ピクセル回路の寿命の急激な低下を抑制する表示装置及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
一般に、表示装置は、表示パネル及び表示パネル駆動部を含む。前記表示パネルは、複数のゲートラインと、複数のデータラインと、前記複数のゲートライン及び前記複数のデータラインに接続される複数のピクセル回路とを含む。前記ピクセル回路は、発光素子を含む。前記表示パネル駆動部は、前記複数のゲートラインにゲート信号を供するゲート駆動部と、前記データラインにデータ電圧を供するデータ駆動部と、前記発光素子の電源電圧を印加する電源電圧生成部とを含む。
【０００３】
前記発光素子の電流のリークによって、低階調でムラが目視されることがある。前記ムラによって、表示パネルの表示品質が低下することがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の解決しようとする技術的課題は、表示品質を改善し、ピクセル回路の寿命の急激な低下を抑制する表示装置を提供することである。
【０００５】
また、本発明の解決しようとする技術的課題は、前記表示装置の駆動方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一実施形態による表示装置は、表示パネルと、電源電圧生成部とを含む。前記表示パネルは、第１の発光素子及び第２の発光素子を有する複数のピクセル回路を含む。前記電源電圧生成部は、前記第１の発光素子の第１の電極及び前記第２の発光素子の第１の電極に、ハイ電源電圧を印加し、前記第１の発光素子の第２の電極に、第１のロウ電源電圧を印加し、前記第２の発光素子の第２の電極に、第２のロウ電源電圧を印加する。第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有する。第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有する。前記第１のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異する。
【０００７】
前記第１のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持する。前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有してもよい。
【０００８】
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光する。前記第１の発光素子は、赤発光素子又は青発光素子である。前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光する。前記第２の発光素子は、緑発光素子であってもよい。
【０００９】
前記第２のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記オーバードライブレベルを有する複数のパルスを含んでもよい。
【００１０】
前記第１のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第１のオーバードライブレベルを有する。前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第１のオーバードライブレベルよりも大きい第２のオーバードライブレベルを有してもよい。
【００１１】
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光する、前記第１の発光素子は、赤発光素子又は青発光素子である。前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光する。前記第２の発光素子は、緑発光素子であってもよい。
【００１２】
前記第１のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第１のオーバードライブレベルを有する複数のパルスを有する。前記第２のフレームの前記エミッション区間の前記初期区間における前記ハイ電源電圧の波形は、前記第２のオーバードライブレベルを有する複数のパルスを有してもよい。
【００１３】
前記ピクセル回路は、更に、第１のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第１のスイッチング素子と、ゲート補償信号が印加される制御電極、第３のスイッチング素子の出力電極に接続される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第２のスイッチング素子と、ゲート書込み信号が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第３のスイッチング素子とを含んでもよい。
【００１４】
前記ピクセル回路は、更に、初期化電圧が印加される第１の電極、及び前記第１のノードに接続される第２の電極を有する第１のキャパシタと、前記第３のスイッチング素子の前記出力電極に接続される第１の電極、及びデータラインに接続される第２の電極を有する第２のキャパシタとを含んでもよい。
【００１５】
前記表示パネルは、赤を有する第１のサブピクセル、緑を有する第２のサブピクセル、青を有する第３のサブピクセル、及び緑を有する第４のサブピクセルを有する第１のサブピクセル行と、青を有する第５のサブピクセル、緑を有する第６のサブピクセル、赤を有する第７のサブピクセル、及び緑を有する第８のサブピクセルを有する第２のサブピクセル行とを含んでもよい。
【００１６】
前記表示パネルは、更に、前記第１のサブピクセル、前記第２のサブピクセル、前記第５のサブピクセル、及び前記第６のサブピクセルに接続される第１のデータラインと、前記第３のサブピクセル、前記第４のサブピクセル、前記第７のサブピクセル、及び前記第８のサブピクセルに接続される第２のデータラインとを含んでもよい。
【００１７】
前記第１のフレームの前記エミッション区間に先行する前記第１のフレームのプログラミング区間において、前記ハイ電源電圧はロウレベルを有し、前記第１のロウ電源電圧は、前記ハイレベルを有し、前記第２のロウ電源電圧は、前記ハイレベルを有してもよい。
【００１８】
前記第１のフレームの前記エミッション区間に後行する前記第２のフレームのオン・バイアス区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、前記ハイレベルを有し、前記第２のロウ電源電圧は、前記ハイレベルを有してもよい。
【００１９】
本発明の一実施形態による表示装置は、表示パネルと、電源電圧生成部とを含む。前記表示パネルは、第１の発光素子及び第２の発光素子を有する複数のピクセル回路を含む。前記電源電圧生成部は、前記第１の発光素子の第１の電極及び前記第２の発光素子の第１の電極にハイ電源電圧を印加し、前記第１の発光素子の第２の電極に第１のロウ電源電圧を印加し、前記第２の発光素子の第２の電極に第２のロウ電源電圧を印加する。第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有する。第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有する。前記第１のフレームの前記エミッション区間における前記第１のロウ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記第２のロウ電源電圧の波形と相異する。
【００２０】
前記第２のフレームの前記エミッション区間における前記第２のロウ電源電圧が前記ロウレベルを有する第２のロウ区間の幅は、前記第１のフレームの前記エミッション区間における前記第１のロウ電源電圧が前記ロウレベルを有する第１のロウ区間の幅よりも小さくてもよい。
【００２１】
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光する。前記第１の発光素子は、赤発光素子又は青発光素子である。前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光する。前記第２の発光素子は、緑発光素子であってもよい。
【００２２】
本発明の一実施形態による表示装置の駆動方法は、第１の発光素子の第１の電極及び第２の発光素子の第１の電極にハイ電源電圧を印加するステップと、前記第１の発光素子の第２の電極に、第１のロウ電源電圧を印加するステップと、前記第２の発光素子の第２の電極に、第２のロウ電源電圧を印加するステップとを含む。第１のフレームのエミッション区間において、前記ハイ電源電圧は、ハイレベルを有し、前記第１のロウ電源電圧は、ロウレベルを有し、前記第２のロウ電源電圧は、ハイレベルを有する。第２のフレームのエミッション区間において、前記ハイ電源電圧は、前記ハイレベルを有し、前記第１のロウ電源電圧は、ハイレベルを有し、前記第２のロウ電源電圧は、ロウレベルを有する。前記第１のフレームの前記エミッション区間における前記ハイ電源電圧の波形は、前記第２のフレームの前記エミッション区間における前記ハイ電源電圧の波形と相異する。
【００２３】
前記第１のフレームの前記エミッション区間における前記ハイ電源電圧は、前記ハイレベルを保持する。前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きいオーバードライブレベルを有してもよい。
【００２４】
前記第１のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記ハイレベルよりも大きい第１のオーバードライブレベルを有する。前記第２のフレームの前記エミッション区間の初期区間における前記ハイ電源電圧は、前記第１のオーバードライブレベルよりも大きい第２のオーバードライブレベルを有してもよい。
【００２５】
前記表示装置のピクセル回路は、前記第１の発光素子と、前記第２の発光素子と、第１のノードに接続される制御電極、前記ハイ電源電圧が印加される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第１のスイッチング素子と、ゲート補償信号が印加される制御電極、第３のスイッチング素子の出力電極に接続される入力電極、及び前記第１の発光素子の前記第１の電極に接続される出力電極を有する第２のスイッチング素子と、ゲート書込み信号が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子の前記入力電極に接続される前記出力電極を有する前記第３のスイッチング素子とを含んでもよい。
【発明の効果】
【００２６】
本発明の一実施形態による表示装置及び表示装置の駆動方法によると、エミッション初期区間において、ハイ電源電圧を高く印加し、低階調での画素均一性を改善することができる。また、特定の色の発光素子に対応し、選択的にオーバードライブを適用する、又は、色によって異なる程度でオーバードライブを適用し、画素均一性を改善し、特定の色の発光素子の発光遅れを改善し、特定の色の発光素子の寿命の短縮を防止することができる。
【００２７】
よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の一実施形態による表示装置を示すブロック図である。
【図２】図２は、図１の表示パネルを示す概念図である。
【図３】図３は、図２におけるピクセル回路を示す回路図である。
【図４】図４は、図２におけるピクセル回路に印加される信号を示すタイミング図である。
【図５】図５は、オン・バイアス区間において、図２におけるピクセル回路の動作を示す回路図である。
【図６】図６は、イニシャル区間において、図２におけるピクセル回路の動作を示す回路図である。
【図７】図７は、補償区間において、図２におけるピクセル回路の動作を示す回路図である。
【図８】図８は、第１の保持区間において、図２におけるピクセル回路の動作を示す回路図である。
【図９】図９は、プログラミング区間において、図２におけるピクセル回路の動作を示す回路図である。
【図１０】図１０は、エミッション区間において、図２におけるピクセル回路の動作を示す回路図である。
【図１１】図１１は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
【図１２】図１２は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
【発明を実施するための形態】
【００２９】
以下、添付の図面を参照して、本発明をより詳しく説明する。
【００３０】
図１は、本発明の一実施形態による表示装置を示すブロック図である。
【００３１】
図１に示すように、前記表示装置は、表示パネル１００と、表示パネル駆動部とを含む。前記表示パネル駆動部は、駆動制御部２００と、ゲート駆動部３００と、ガンマ基準電圧生成部４００と、データ駆動部５００と、電源電圧生成部６００とを含む。
【００３２】
前記表示パネル１００は、映像を表示する表示部と、前記表示部に隣接して配置される周辺部とを含む。
【００３３】
前記表示パネル１００は、複数のゲートライン（ＧＬ）と、複数のデータライン（ＤＬ）と、前記ゲートライン（ＧＬ）と前記データライン（ＤＬ）のそれぞれに電気的に接続された複数のピクセルとを含む。前記ゲートライン（ＧＬ）は、第１の方向（Ｄ１）に延在し、前記データライン（ＤＬ）は、前記第１の方向（Ｄ１）と交差する第２の方向（Ｄ２）に延在する。
【００３４】
前記駆動制御部２００は、外部の装置(図示せず)から入力映像データ（ＩＭＧ）及び入力制御信号（ＣＯＮＴ）を受信する。例えば、前記入力映像データ（ＩＭＧ）は、赤映像データ、緑映像データ、及び青映像データを含む。前記入力映像データ（ＩＭＧ）は、白映像データを含むことができる。前記入力映像データ（ＩＭＧ）は、マゼンタ映像データ、黄（ｙｅｌｌｏｗ）映像データ、及びシアン映像データも含むことができる。前記入力制御信号（ＣＯＮＴ）は、マスタークロック信号、データイネーブル信号を含む。更に、前記入力制御信号（ＣＯＮＴ）は、垂直同期信号及び水平同期信号を含む。
【００３５】
前記駆動制御部２００は、前記入力映像データ（ＩＭＧ）及び前記入力制御信号（ＣＯＮＴ）を基に、第１の制御信号（ＣＯＮＴ１）、第２の制御信号（ＣＯＮＴ２）、第３の制御信号（ＣＯＮＴ３）、第４の制御信号（ＣＯＮＴ４）、及びデータ信号（ＤＡＴＡ）を生成する。
【００３６】
また、前記駆動制御部２００は、前記入力制御信号（ＣＯＮＴ）を基に、前記ゲート駆動部３００の動作を制御するための前記第１の制御信号（ＣＯＮＴ１）を生成して、前記ゲート駆動部３００に出力する。前記第１の制御信号（ＣＯＮＴ１）は、垂直開始信号及びゲートクロック信号を含む。
【００３７】
更に、前記駆動制御部２００は、前記入力制御信号（ＣＯＮＴ）を基に、前記データ駆動部５００の動作を制御するための前記第２の制御信号（ＣＯＮＴ２）を生成して、前記データ駆動部５００に出力する。前記第２の制御信号（ＣＯＮＴ２）は、水平開始信号及びロード信号を含む。
【００３８】
前記駆動制御部２００は、前記入力映像データ（ＩＭＧ）を基に、データ信号（ＤＡＴＡ）を生成する。前記駆動制御部２００は、前記データ信号（ＤＡＴＡ）を、前記データ駆動部５００に出力する。
【００３９】
また、前記駆動制御部２００は、前記入力制御信号（ＣＯＮＴ）を基に、前記ガンマ基準電圧生成部４００の動作を制御するための前記第３の制御信号（ＣＯＮＴ３）を生成して、前記ガンマ基準電圧生成部４００に出力する。
【００４０】
更に、前記駆動制御部２００は、前記入力制御信号（ＣＯＮＴ）を基に、前記電源電圧生成部６００の動作を制御するための前記第４の制御信号（ＣＯＮＴ４）を生成して、前記電源電圧生成部６００に出力する。
【００４１】
前記ゲート駆動部３００は、前記駆動制御部２００から入力された前記第１の制御信号（ＣＯＮＴ１）に応答して、前記ゲートライン（ＧＬ）を駆動するためのゲート信号を生成する。前記ゲート駆動部３００は、前記ゲート信号を前記ゲートライン（ＧＬ）に順次出力する。
【００４２】
また、前記ゲート駆動部３００は、前記表示パネル１００に直接マウントされるか、テープキャリアパッケージ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ：ＴＣＰ）の形態で、前記表示パネル１００に接続される。一方、前記ゲート駆動部３００は、前記表示パネル１００の前記周辺部に集積される。
【００４３】
前記ガンマ基準電圧生成部４００は、前記駆動制御部２００から入力された前記第３の制御信号（ＣＯＮＴ３）に応答して、ガンマ基準電圧（ＶＧＲＥＦ）を生成する。前記ガンマ基準電圧生成部４００は、前記ガンマ基準電圧（ＶＧＲＥＦ）を、前記データ駆動部５００に提供する。前記ガンマ基準電圧（ＶＧＲＥＦ）は、それぞれのデータ信号（ＤＡＴＡ）に対応する値を有する。
【００４４】
本発明の一実施形態において、前記ガンマ基準電圧生成部４００は、前記駆動制御部２００内に配置されるか、前記データ駆動部５００内に配置される。
【００４５】
前記データ駆動部５００は、前記駆動制御部２００から、前記第２の制御信号（ＣＯＮＴ２）及び前記データ信号（ＤＡＴＡ）を入力され、前記ガンマ基準電圧生成部４００から前記ガンマ基準電圧（ＶＧＲＥＦ）を入力される。前記データ駆動部５００は、前記データ信号（ＤＡＴＡ）を、前記ガンマ基準電圧（ＶＧＲＥＦ）を用いて、アナログ形態のデータ電圧に変換する。前記データ駆動部５００は、前記データ電圧を、前記データライン（ＤＬ）に出力する。
【００４６】
また、前記データ駆動部５００は、前記表示パネル１００に直接マウントされるか、テープキャリアパッケージ（ＴＣＰ）の形態で、前記表示パネル１００に接続される。一方、前記データ駆動部５００は、前記表示パネル１００の前記周辺部に集積される。
【００４７】
前記電源電圧生成部６００は、前記第４の制御信号（ＣＯＮＴ４）を入力される。前記電源電圧生成部６００は、前記第４の制御信号（ＣＯＮＴ４）に応答して、前記表示パネル１００の電源電圧を生成して、前記表示パネル１００に出力する。例えば、前記電源電圧生成部６００は、前記表示パネル１００の発光素子のハイ電源電圧及びロウ電源電圧を生成して、前記表示パネル１００に出力する。
【００４８】
また、前記電源電圧生成部６００は、前記ゲート駆動部３００の電源電圧を生成して、前記ゲート駆動部３００に出力する。例えば、前記電源電圧生成部６００は、ゲートオン電圧及びゲートオフ電圧を生成して、前記ゲート駆動部３００に出力する。
【００４９】
更に、前記電源電圧生成部６００は、前記データ駆動部５００の電源電圧を生成して、前記データ駆動部５００に出力する。
【００５０】
前記電源電圧生成部６００は、前記駆動制御部２００の電源電圧を生成し、前記駆動制御部２００に出力する。
【００５１】
図２は、図１の表示パネルを示す概念図である。
【００５２】
図１及び図２に示しているように、前記表示パネル１００は、マトリックス状で配置されるサブピクセルを含む。
【００５３】
例えば、前記表示パネル１００は、行方向及び列方向に繰り返されるサブピクセル繰返しグループを含む。例えば、前記サブピクセル繰返しグループは、２行４列の８個のサブピクセルを含む。
【００５４】
前記サブピクセル繰返しグループは、赤を有する第１のサブピクセル、緑を有する第２のサブピクセル、青を有する第３のサブピクセル、及び緑を有する第４のサブピクセルを含む第１のサブピクセル行と、青を有する第５のサブピクセル、緑を有する第６のサブピクセル、赤を有する第７のサブピクセル、及び緑を有する第８のサブピクセルを含む第２のサブピクセル行とを含む。
【００５５】
前記表示パネル１００の第１のデータライン（ＤＬ１）は、前記第１のサブピクセル、前記第２のサブピクセル、前記第５のサブピクセル、及び前記第６のサブピクセルに接続される。前記表示パネル１００の第２のデータライン（ＤＬ２）は、前記第３のサブピクセル、前記第４のサブピクセル、前記第７のサブピクセル、及び前記第８のサブピクセルに接続される。
【００５６】
第１のサブピクセル列に沿って、赤サブピクセル及び青サブピクセルが交互に配置され、第２のサブピクセル列に沿って、緑サブピクセルが配置され、第３のサブピクセル列に沿って、青サブピクセル及び赤サブピクセルが交互に配置され、第４のサブピクセル列に沿って、緑サブピクセルが配置される。
【００５７】
本発明の一実施形態において、隣接する２つのサブピクセルは、１つのピクセル回路（ＰＣ）を形成する。
【００５８】
図３は、図２のピクセル回路を示す回路図である。
【００５９】
図１乃至図３に示しているように、前記ピクセル回路（ＰＣ）は、第１の発光素子（ＯＬ１）及び第２の発光素子（Ｌ２）を含む。前記第１の発光素子（ＯＬ１）の第１の電極、及び前記第２の発光素子（ＯＬ２）の第１の電極は、互いに接続される。
【００６０】
例えば、前記第１の発光素子（ＯＬ１）は、赤発光素子であり、前記第２の発光素子（ＯＬ２）は、緑発光素子である。例えば、前記第１の発光素子（ＯＬ１）は、青発光素子であり、前記第２の発光素子（ＯＬ２）は、緑発光素子である。前記ピクセル回路（ＰＣ）が、図２の第１のサブピクセル及び第２のサブピクセルを含む場合、前記第１の発光素子（ＯＬ１）は、赤発光素子であり、前記第２の発光素子（ＯＬ２）は、緑発光素子である。前記ピクセル回路（ＰＣ）が、図２の第３のサブピクセル及び第４のサブピクセルを含む場合、前記第１の発光素子（ＯＬ１）は、青発光素子であり、前記第２の発光素子（ＯＬ２）は、緑発光素子である。
【００６１】
前記電源電圧生成部６００は、前記第１の発光素子（ＯＬ１）の第１の電極、及び前記第２の発光素子（ＯＬ２）の第１の電極に、ハイ電源電圧（ＥＬＶＤＤ）を印加し、前記第１の発光素子（ＯＬ１）の第２の電極に、第１のロウ電源電圧（ＥＬＶＤＳＳ１）を印加し、前記第２の発光素子（ＯＬ２）の第２の電極に、第２のロウ電源電圧（ＥＬＶＤＳＳ２）を印加する。
【００６２】
前記ピクセル回路（ＰＣ）は、第１のノードに接続される制御電極、前記ハイ電源電圧（ＥＬＶＤＤ）が印加される入力電極、及び前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第１のスイッチング素子（Ｔ１）と、ゲート補償信号（ＧＣ）が印加される制御電極、第３のスイッチング素子（Ｔ３）の出力電極に接続される入力電極、及び前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第２のスイッチング素子（Ｔ２）と、ゲート書込み信号（ＧＷ）が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子（Ｔ２）の前記入力電極に接続される前記出力電極を含む前記第３のスイッチング素子（Ｔ３）とを更に含む。
【００６３】
前記ピクセル回路は、初期化電圧（ＶＩＮＩＴ）が印加される第１の電極、及び前記第１のノードに接続される第２の電極を含む第１のキャパシター（ＣＳＴ）と、前記第３のスイッチング素子（Ｔ３）の前記出力電極に接続される第１の電極、及びデータライン（ＤＬ１）に接続される第２の電極を含む第２のキャパシター（ＣＰＲ）とを更に含む。
【００６４】
図４は、図２におけるピクセル回路（ＰＣ）に印加される信号を示すタイミング図である。図５は、オン・バイアス区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。図６は、イニシャル区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。図７は、補償区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。図８は、第１の保持区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。図９は、プログラミング区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。図１０は、エミッション区間において、図２におけるピクセル回路（ＰＣ）の動作を示す回路図である。
【００６５】
図１乃至図１０に示しているように、前記ピクセル回路（ＰＣ）は、フレーム単位で駆動され、前記フレームは、オン・バイアス区間、イニシャル区間、補償区間、第１の保持区間、プログラミング区間、及びエミッション区間を有する。
【００６６】
第１のフレームの間、前記ピクセル回路（ＰＣ）の第１の発光素子（ＯＬ１）が発光し、第２のフレームの間、前記ピクセル回路（ＰＣ）の第２の発光素子（ＯＬ２）が発光する。表示パネル１００の全体的な観点からすると、前記第１のフレームの間、前記表示パネル１００の赤及び青発光素子が発光し、前記第２のフレームの間、前記表示パネル１００の緑発光素子が発光する。前記第１のフレーム及び前記第２のフレームを、第１のサブフレーム及び第２のサブフレームと称する。
【００６７】
第１のフレームのエミッション区間において、前記第１の発光素子（ＯＬ１）及び前記第２の発光素子（ＯＬ２）に共通に印加されるハイ電源電圧は、ハイレベルを有し、前記第１の発光素子（ＯＬ１）に印加される第１のロウ電源電圧は、ロウレベルを有し、前記第２の発光素子（ＯＬ２）に印加される前記第２のロウ電源電圧は、ハイレベルを有する。発光素子は、ハイ電源電圧がハイレベルを有し、ロウ電源電圧がロウレベルを有することで発光する。前記第１のフレームのエミッション区間の間、前記第１の発光素子（ＯＬ１）は発光し、前記第２の発光素子（ＯＬ２）は、発光しない。
【００６８】
第２のフレームのエミッション区間において、前記第１の発光素子（ＯＬ１）及び前記第２の発光素子（ＯＬ２）に共通に印加されるハイ電源電圧は、ハイレベルを有し、前記第１の発光素子（ＯＬ１）に印加される第１のロウ電源電圧は、ハイレベルを有し、前記第２の発光素子（ＯＬ２）に印加される前記第２のロウ電源電圧は、ロウレベルを有する。前記第２のフレームのエミッション区間の間、前記第２の発光素子（ＯＬ２）は発光し、前記第１の発光素子（ＯＬ１）は、発光しない。
【００６９】
図５乃至図１０では、第１のフレームのオン・バイアス区間（ＯＮ  ＢＩＡＳ）、イニシャル区間（ＩＮＩＴＩＡＬ）、補償区間（ＶＴＨ  ＣＯＭＰ）、第１の保持区間（ＨＯＬＤ１）、プログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）、及びエミッション区間（ＥＭＩＳＳＩＯＮ）を説明する。図５乃至図１０には示していないが、前記区間の間、第２のロウ電源電圧（ＥＬＶＤＳＳ２）は、続けてハイレベルを保持する。
【００７０】
前記オン・バイアス区間（ＯＮ  ＢＩＡＳ）では、前記第１のスイッチング素子（Ｔ１）のヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）の改善のために、前記第１のスイッチング素子（Ｔ１）にオン・バイアス（ＶＩＮＩＴ＝Ｌ）を印加する。また、前記オン・バイアス区間（ＯＮ  ＢＩＡＳ）で前記第１の発光素子（ＯＬ１）が発光しないように、前記第１のロウ電源電圧（ＥＬＶＳＳ）には、ハイレベルを印加する。
【００７１】
前記イニシャル区間（ＩＮＩＴＩＡＬ）では、初期化電圧（ＶＩＮＩＴ）、ゲート補償信号（ＧＣ）、及びゲート書き込み信号（ＧＷ）が全てロウレベルを有するので、前記第１のスイッチング素子（Ｔ１）、前記第２のスイッチング素子（Ｔ２）、及び前記第３のスイッチング素子（Ｔ３）が全て、オンにされる。前記ハイ電源電圧（ＥＬＶＤＤ）は、ロウレベルを有し、前記ハイ電源電圧（ＥＬＶＤＤ）のロウレベルが、前記第１のスイッチング素子（Ｔ１）の制御電極の電圧よりも大きく、前記イニシャル区間（ＩＮＩＴＩＡＬ）で前記第１のスイッチング素子（Ｔ１）の制御電極が初期化される。
【００７２】
前記補償区間（ＶＴＨ  ＣＯＭＰ）では、前記第１のスイッチング素子（Ｔ１）のしきい値電圧が補償される。前記ハイ電源電圧（ＥＬＶＤＤ）のレベルが再度ハイレベルに増加し、且つ、前記第１のスイッチング素子（Ｔ１）のダイオード接続で、前記第１のスイッチング素子（Ｔ１）のしきい値電圧が補償される。
【００７３】
前記ハイ電源電圧のハイレベルをＥＬＶＤＤ＿Ｈとし、前記第１のスイッチング素子（Ｔ１）のしきい値電圧を｜ＶＴＨ｜とすると、前記第１のスイッチング素子（Ｔ１）の制御電極の電圧は、 ＥＬＶＤＤ＿Ｈ−｜ＶＴＨ｜である。
【００７４】
第１の保持区間（ＨＯＬＤ１）で、前記ハイ電源電圧（ＥＬＶＤＤ）のレベルは、再度、ロウレベルに減少し、前記ゲート補償信号（ＧＣ）、及び前記ゲート書込み信号（ＧＷ）は、全てハイレベルを有する。前記第１の保持区間（ＨＯＬＤ１）の間、前記第１のスイッチング素子（Ｔ１）の制御電極の電圧は、ＥＬＶＤＤ＿Ｈ−｜ＶＴＨ｜で一時的に保持される。
【００７５】
前記プログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）では、前記データライン（ＤＬ１）を介して、データ電圧（ＶＤＡＴＡ）が、前記第１のスイッチング素子（Ｔ１）の制御電極に書き込まれる。前記プログラミング区間において、前記データライン（ＤＬ１）に前記データ電圧（ＶＤＡＴＡ）が印加され、前記ゲート補償信号（ＧＣ）は、ハイレベルを有し、前記ゲート書込み信号（ＧＷ）は、ロウレベルを有する。そこで、前記第２のスイッチング素子（Ｔ２）はオフにされ、前記第３のスイッチング素子（Ｔ３）はオンにされ、前記第１のスイッチング素子（Ｔ１）の制御電極の電圧は、ＥＬＶＤＤ＿Ｈ−｜ＶＴＨ｜＋ａΔＶＤＡＴＡとなる。
【００７６】
ここで、ａは、前記第１のキャパシタ（ＣＳＴ）のキャパシタンス、及び前記第２のキャパシタ（ＣＰＲ）のキャパシタンスで決められ、以下の式１の通りである。
【００７７】
[式１]
2020109462.tif 000003
【００７８】
前記プログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）でも、前記第１の発光素子（ＯＬ１）は発光しないように、前記ハイ電源電圧（ＥＬＶＤＤ）は、ロウレベルを有し、前記第１のロウ電源電圧（ＥＬＶＤＳＳ１）は、ハイレベルを有する。
【００７９】
前記プログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）で、複数のピクセル回路は、行に沿って順次プログラミングされ、前記プログラミング区間内で、前記データ電圧（ＶＤＡＴＡ）が書き込まれた後の区間を、第２の保持区間（ＨＯＬＤ２）と称する。
【００８０】
前記エミッション区間（ＥＭＩＳＳＩＯＮ）で、前記サブピクセルは同時発光する。前述したように、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）で、前記第１の発光素子（ＯＬ１）が発光し、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）で、前記第２の発光素子（ＯＬ２）が発光する。
【００８１】
前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）では、前記初期化電圧（ＶＩＮＩＴ）は、ハイレベルを有し、前記ハイ電源電圧（ＥＬＶＤＤ）は、ハイレベルを有し、前記第１のロウ電源電圧（ＥＬＶＤＳＳ１）は、ロウレベルを有し、前記第１のフレームのプログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）で書き込まれた前記データ電圧を基に、前記第１の発光素子（ＯＬ１）が発光する。
【００８２】
これと同様に、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）では、前記初期化電圧（ＶＩＮＩＴ）は、ハイレベルを有し、前記ハイ電源電圧（ＥＬＶＤＤ）は、ハイレベルを有し、前記第２のロウ電源電圧（ＥＬＶＤＳＳ２）は、ロウレベルを有し、前記第２のフレームのプログラミング区間（ＰＲＯＧＲＡＭＭＩＮＧ）で書き込まれた前記データ電圧を基に、前記第２の発光素子（ＯＬ２）が発光する。
【００８３】
本発明の一実施形態において、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）の波形は、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）の波形と相異する。
【００８４】
前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）は、前記ハイレベルを保持することに対して、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）は、前記ハイレベルよりも大きいオーバードライブレベルを有する。前記ハイ電源電圧（ＥＬＶＤＤ）が前記ハイレベルよりも大きいオーバードライブレベルを有する区間を、オーバードライブ区間（ＯＶＤ）と称する。
【００８５】
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子である。
【００８６】
前記赤発光素子又は青発光素子が発光するエミッション区間では、前記ハイ電源電圧（ＥＬＶＤＤ）がオーバードライブしないことがある。それに対して、前記緑発光素子が発光するエミッション区間では、前記ハイ電源電圧（ＥＬＶＤＤ）がオーバードライブ（ＯＶＤ）される。
【００８７】
低階調映像を表示するに際して、ピクセル回路のスイッチング素子の特性差、色による発光遅れの差などによって、一部のピクセルは、オンにされることに対して、一部のピクセルは、オンにされないことがある。これによって、ムラが発生することになる。
【００８８】
色による発光遅れは、緑発光素子が、赤発光素子及び青発光素子よりも大きいため、緑発光素子のみをオーバードライブすることによって、ムラを改善することができる。
【００８９】
また、発光素子の寿命は、緑発光素子が赤発光素子及び青発光素子よりも長いため、緑発光素子のみをオーバードライブすることによって、表示装置の寿命の急激な低下を抑制することができる。
【００９０】
また、赤、緑、青のうち、輝度に最も大きな影響を及ぼすのは緑であり、緑発光素子のムラの改善を行うことによって、低階調のムラを改善することができる。
【００９１】
前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の前記初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）の波形は、前記オーバードライブレベルを有する複数のパルスを含む。前記ハイ電源電圧（ＥＬＶＤＤ）の波形が、前記オーバードライブレベルを有する複数のパルスを有することによって、前記ハイ電源電圧（ＥＬＶＤＤ）の波形が、前記オーバードライブレベルを有する１つのパルスを含む場合に比べて、前記オーバードライブの効果を増加することができる。
【００９２】
本発明の一実施形態によると、エミッション初期区間において、ハイ電源電圧を高く印加し、低階調での画素均一性を改善することができる。また、特定の色の発光素子に対して、選択的にオーバードライブを適用し、画素均一性を改善し、特定の色の発光素子の発光遅れを改善し、特定の色の発光素子の寿命の急激な低下を抑制することができる。よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
【００９３】
図１１は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
【００９４】
本発明の一実施形態による表示装置及びこの駆動方法は、ピクセル回路に印加される信号を除くと、図１乃至図１０の表示装置及びこの駆動方法と実質的に同一であるので、同一又は類似の構成要素に対しては、同一の図面符号を付し、重複する説明は省略する。
【００９５】
図１乃至図３、図５乃至図１１によると、前記表示装置は、表示パネル１００、及び表示パネル駆動部を含む。前記表示パネル駆動部は、駆動制御部２００と、ゲート駆動部３００と、ガンマ基準電圧生成部４００と、データ駆動部５００と、電源電圧生成部６００とを含む。
【００９６】
前記ピクセル回路（ＰＣ）は、第１の発光素子（ＯＬ１）及び第２の発光素子（Ｌ２）を含む。前記第１の発光素子（ＯＬ１）の第１の電極、及び前記第２の発光素子（ＯＬ２）の第１の電極は、互いに接続される。
【００９７】
前記ピクセル回路（ＰＣ）は、第１のノードに接続される制御電極、前記ハイ電源電圧（ＥＬＶＤＤ）が印加される入力電極、及び前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第１のスイッチング素子（Ｔ１）と、ゲート補償信号（ＧＣ）が印加される制御電極、第３のスイッチング素子（Ｔ３）の出力電極に接続される入力電極、及び前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第２のスイッチング素子（Ｔ２）と、ゲート書込み信号（ＧＷ）が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子（Ｔ２）の前記入力電極に接続される前記出力電極を含む前記第３のスイッチング素子（Ｔ３）とを更に含む。
【００９８】
前記ピクセル回路は、更に、初期化電圧（ＶＩＮＩＴ）が印加される第１の電極、前記第１のノードに接続される第２の電極を含む第１のキャパシタ（ＣＳＴ）、前記第３のスイッチング素子（Ｔ３）の前記出力電極に接続される第１の電極、及びデータライン（ＤＬ１）に接続される第２の電極を含む第２のキャパシタ（ＣＰＲ）を含む。
【００９９】
前記ピクセル回路（ＰＣ）は、フレーム単位で駆動され、前記フレームは、オン・バイアス区間、イニシャル区間、補償区間、第１の保持区間、プログラミング区間、及びエミッション区間を有する。
【０１００】
第１のフレームの間、前記ピクセル回路（ＰＣ）の第１の発光素子（ＯＬ１）が発光し、第２のフレームの間、前記ピクセル回路（ＰＣ）の第２の発光素子（ＯＬ２）が発光する。表示パネル１００の全体的な観点からすると、前記第１のフレームの間、前記表示パネル１００の赤及び青発光素子が発光し、前記第２のフレームの間、前記表示パネル１００の緑発光素子が発光する。前記第１のフレーム及び前記第２のフレームを、第１のサブフレーム及び第２のサブフレームと称する。
【０１０１】
本発明の一実施形態において、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）の波形は、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）の波形と相異する。
【０１０２】
前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記ハイ電源電圧（ＥＬＶＤＤ）は、前記ハイレベルよりも大きい第１のオーバードライブレベルを有し、前記第２のフレームの前記エミッション区間（ＥＬＶＤＤ）の初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）は、前記第１のオーバードライブレベルよりも大きい第２のオーバードライブレベルを有する。前記ハイ電源電圧（ＥＬＶＤＤ）が前記第１のオーバードライブレベルを有する区間を、第１のオーバードライブ区間（ＯＶＤ１）と称し、前記ハイ電源電圧（ＥＬＶＤＤ）が前記第２のオーバードライブレベルを有する区間を、第２のオーバードライブ区間（ＯＶＤ２）と称する。
【０１０３】
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子である。
【０１０４】
前記赤発光素子又は青発光素子が発光するエミッション区間では、前記ハイ電源電圧（ＥＬＶＤＤ）が弱くオーバードライブ（ＯＶＤ１）される。一方、前記緑発光素子が発光するエミッション区間では、前記ハイ電源電圧（ＥＬＶＤＤ）が強くオーバードライブ（ＯＶＤ２）される。
【０１０５】
色による発光遅れは、緑発光素子が、赤及び青発光素子よりも大きいため、緑発光素子のオーバードライブを大きくし、ムラを改善することができる。
【０１０６】
また、発光素子の寿命は、緑発光素子が赤発光素子及び青発光素子よりも長いため、緑発光素子のオーバードライブを大きくし、表示装置の寿命の急激な低下を抑制することができる。
【０１０７】
また、赤、緑、青のうち、輝度に最も大きな影響を及ぼすのは緑であり、緑発光素子のオーバードライブを大きくし、低階調のムラを改善することができる。
【０１０８】
前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の前記初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）の波形は、前記第１のオーバードライブレベルを有する複数のパルスを含む。
【０１０９】
また、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の前記初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）の波形は、前記オーバードライブレベルを有する複数のパルスを含む。
【０１１０】
例えば、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の前記初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）の波形のパルスは、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）の前記初期区間における前記ハイ電源電圧（ＥＬＶＤＤ）の波形のパルスよりも多い。
【０１１１】
本発明の一実施形態によると、エミッション初期区間において、ハイ電源電圧を高く印加し、低階調での画素均一性を改善することができる。また、色によって異なる程度でオーバードライブを適用し、画素均一性を改善し、特定の色の発光素子の発光遅れを改善し、特定の色の発光素子の寿命の低下を抑制することができる。よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
【０１１２】
図１２は、本発明の一実施形態によるピクセル回路に印加される信号を示すタイミング図である。
【０１１３】
本発明の一実施形態による表示装置及びこの駆動方法は、ピクセル回路に印加される信号を除くと、図１乃至図１０の表示装置及びこの駆動方法と実質的に同一であるので、同一又は類似の構成要素に対しては、同一の図面符号を付し、重複する説明は、省略する。
【０１１４】
図１乃至図３、図５乃至図１０、及び図１２によると、前記表示装置は、表示パネル１００、及び表示パネル駆動部を含む。前記表示パネル駆動部は、駆動制御部２００と、ゲート駆動部３００と、ガンマ基準電圧生成部４００と、データ駆動部５００と、電源電圧生成部６００とを含む。
【０１１５】
前記ピクセル回路（ＰＣ）は、第１の発光素子（ＯＬ１）と、第２の発光素子（Ｌ２）とを含む。前記第１の発光素子（ＯＬ１）の第１の電極、及び前記第２の発光素子（ＯＬ２）の第１の電極は、互いに接続されている。
【０１１６】
前記ピクセル回路（ＰＣ）は、更に、第１のノードに接続される制御電極、前記ハイ電源電圧（ＥＬＶＤＤ）が印加される入力電極、前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第１のスイッチング素子（Ｔ１）、ゲート補償信号（ＧＣ）が印加される制御電極、第３のスイッチング素子（Ｔ３）の出力電極に接続される入力電極、前記第１の発光素子（ＯＬ１）の前記第１の電極に接続される出力電極を含む第２のスイッチング素子（Ｔ２）、ゲート書込み信号（ＧＷ）が印加される制御電極、前記第１のノードに接続される入力電極、及び前記第２のスイッチング素子（Ｔ２）の前記入力電極に接続される前記出力電極を含む前記第３のスイッチング素子（Ｔ３）を含む。
【０１１７】
前記ピクセル回路は、更に、初期化電圧（ＶＩＮＩＴ）が印加される第１の電極、前記第１のノードに接続される第２の電極を含む第１のキャパシタ（ＣＳＴ）、前記第３のスイッチング素子（Ｔ３）の前記出力電極に接続される第１の電極、及びデータライン（ＤＬ１）に接続される第２の電極を含む第２のキャパシタ（ＣＰＲ）を含む。
【０１１８】
前記ピクセル回路（ＰＣ）は、フレーム単位で駆動され、前記フレームは、オン・バイアス区間、イニシャル区間、補償区間、第１の保持区間、プログラミング区間、及びエミッション区間を有する。
【０１１９】
第１のフレームの間、前記ピクセル回路（ＰＣ）の第１の発光素子（ＯＬ１）が発光し、第２のフレームの間、前記ピクセル回路（ＰＣ）の第２の発光素子（ＯＬ２）が発光する。表示パネル１００の全体的な観点からすると、前記第１のフレームの間、前記表示パネル１００の赤及び青発光素子が発光し、前記第２のフレームの間、前記表示パネル１００の緑発光素子が発光する。前記第１のフレーム及び前記第２のフレームを、第１のサブフレーム及び第２のサブフレームと称する。
【０１２０】
本発明の一実施形態において、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記第１のロウ電源電圧（ＥＬＶＤＳＳ１）の波形は、前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記第２のロウ電源電圧（ＥＬＶＤＳＳ２）の波形と相異する。
【０１２１】
前記第２のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記第２のロウ電源電圧（ＥＬＶＤＳＳ２）が、前記ロウレベルを有する第２のロウ区間の幅は、前記第１のフレームの前記エミッション区間（ＥＭＩＳＳＩＯＮ）での前記第１のロウ電源電圧（ＥＬＶＤＳＳ１）が、前記ロウレベルを有する第１のロウ区間の幅よりも小さいことがある。前記第２のロウ区間を前記第１のロウ区間に比べて減少させることを、デューティー幅調整（ＤＲＡ）と称する。
【０１２２】
前記第１のフレームの前記エミッション区間では、前記第１の発光素子が発光し、前記第１の発光素子は、赤発光素子又は青発光素子であり、前記第２のフレームの前記エミッション区間では、前記第２の発光素子が発光し、前記第２の発光素子は、緑発光素子である。
【０１２３】
前記緑発光素子に対して発光時間を減らす代わりに、前記緑発光素子に印加されるデータ電圧（ＶＤＡＴＡ）を増加させ、緑発光素子の発光遅れを改善し、ムラを改善することができる。
【０１２４】
また、赤、緑、青のうち、輝度に最も大きな影響を及ぼすのは緑であり、緑発光素子の発光遅れを改善し、低階調ムラを改善することができる。
【０１２５】
本発明の一実施形態によると、エミッション区間において、緑発光素子の第２のロウ電源電圧（ＥＬＶＤＳＳ２）のロウ区間を減少させる代わりに、緑発光素子のデータ電圧（ＶＤＡＴＡ）を増加させて、低階調での画素均一性を改善することができる。よって、表示パネルの表示品質を改善し、且つ、表示装置の寿命の急激な低下を抑制することができる。
【０１２６】
以上、本発明による表示装置及び表示装置の駆動方法を、実施形態を参照して説明したが、当該技術分野の当業者は、下記の特許請求の範囲に記載の本発明の思想及び領域から逸脱しない範囲内で、本発明を様々に修正及び変更できることを理解されるだろう。
【産業上の利用可能性】
【０１２７】
以上で説明した本発明による表示装置及び表示装置の駆動方法によると、表示装置の表示品質を改善し、表示装置の寿命の急激な低下を抑制することができる。
【符号の説明】
【０１２８】
１００:表示パネル
２００:駆動制御部
３００:ゲート駆動部
４００:ガンマ基準電圧生成部
５００:データ駆動部
６００:電源電圧生成部
【図１】
2020109462.tif 000004
【図２】
2020109462.tif 000005
【図３】
2020109462.tif 000006
【図４】
2020109462.tif 000007
【図５】
2020109462.tif 000008
【図６】
2020109462.tif 000009
【図７】
2020109462.tif 000010
【図８】
2020109462.tif 000011
【図９】
2020109462.tif 000012
【図１０】
2020109462.tif 000013
【図１１】
2020109462.tif 000014
【図１２】
2020109462.tif 000015