(57)【要約】【課題】本発明は、貫通電極基板における貫通孔内の導電層の密着性を高めることを目的とする。【解決手段】貫通電極基板の製造方法は、基板の第１面と第２面とを貫通する貫通孔に対して、前記第１面又は前記第２面に対する垂線とのなす角が５°以上２０°以下の角度から蒸着を行うことで、前記貫通孔の内部に導電層を形成する。前記蒸着は、１０-6Ｐａ以上１０-3Ｐａ以下の圧力で行われてもよい。前記蒸着が行われるときに、前記基板は、前記蒸着において蒸着材料が前記基板に向かって飛来する方向に対して前記垂線の方向が前記なす角で傾斜した状態で保持され、前記なす角が保持されたまま回転してもよい。【選択図】図１８
2020109207.tif 000002
【特許請求の範囲】
【請求項１】
基板の第１面と第２面とを貫通する貫通孔に対して、前記第１面又は前記第２面に対する垂線とのなす角が５°以上２０°以下の角度から蒸着を行うことで、前記貫通孔の内部に導電層を形成する貫通電極基板の製造方法。
【請求項２】
前記蒸着は、１０-6Ｐａ以上１０-3Ｐａ以下の圧力で行われる、請求項１に記載の貫通電極基板の製造方法。
【請求項３】
前記蒸着が行われるときに、前記基板は、前記蒸着において蒸着材料が前記基板に向かって飛来する第１方向に対して前記垂線の方向が前記なす角で傾斜した状態で保持され、前記なす角が保持されたまま前記第１方向に延びる軸を中心に回転する、請求項１又は２に記載の貫通電極基板の製造方法。
【請求項４】
前記貫通孔のアスペクト比は５以上である、請求項１乃至３のいずれか一に記載の貫通電極基板の製造方法。
【請求項５】
前記第１面側から前記貫通孔の内部に向かって第１導電層を形成し、
前記第２面側から前記貫通孔の内部に向かって、前記第１導電層との間に間隙が設けられるように第２導電層を形成し、
前記蒸着によって、前記間隙がある領域に蒸着層が形成される、請求項１乃至４のいずれか一に記載の貫通電極基板の製造方法。
【請求項６】
前記蒸着層は、前記間隙がある領域の絶縁体の上に形成され、前記第１導電層と前記第２導電層との間に連続して形成される、請求項５に記載の貫通電極基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は貫通電極基板およびその製造方法、並びに貫通電極基板を用いた半導体装置に関する。
【背景技術】
【０００２】
近年、集積回路を形成した半導体チップを垂直に積層した３次元実装技術の開発が進められている。３次元実装技術は、半導体チップの厚さ方向に複数の半導体チップを積層させることで、半導体チップの平面方向の専有面積を小さくする技術である。このような３次元実装技術において貫通電極が３次元配線として用いられている。例えば、特許文献１では、半導体チップに貫通孔を設けて、貫通孔の内部に導電層を充填することにより貫通電極を形成し、半導体チップの両面を電気的に導通する技術が開示されている。
【０００３】
しかし、特許文献１に開示された、貫通孔の内部に導電層を充填する発明（充填型）においては、貫通孔内部に導電層を充填するのに時間がかかるという問題がある。そこで、例えば、特許文献２では、貫通孔の側壁だけに導電層を形成することで工程を短縮し、生産性を向上する発明（非充填型）が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２２２１３８号公報
【特許文献２】特開２０１３−５４２１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献２に開示された非充填型の貫通電極は、特許文献１に開示された充填型の貫通電極に比べて、工程を短縮することができ、生産性が向上する。しかしながら、非充填型の貫通電極において、貫通孔の側壁で導電層が剥離すると、導通不良が発生してしまうため、貫通孔の側壁と導電層との密着性は重要である。特に、アスペクト比の高い貫通電極では、貫通孔の側壁に形成する導電層の十分な密着性を担保するのが難しく、さらなる検討が必要である。
【０００６】
本発明は、貫通電極基板における貫通孔内の導電層の密着性を高めることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係る貫通電極基板の製造方法は、第１面と、第１面の反対側の第２面とを有し、第１面と第２面とを貫通する貫通孔が形成された基板を準備し、第１面および貫通孔の側壁の第１面側の一部に第１導電性密着層をスパッタリング法によって形成し、第１導電性密着層を形成した後、第２面および貫通孔の側壁の第２面側の一部に第２導電性密着層をスパッタリング法によって形成し、第１導電性密着層と第２導電性密着層とに接し、かつ、第１導電性密着層と第２導電性密着層から露出した貫通孔の側壁に接して配置されるシード層を形成し、シード層に給電する電解めっきにより、シード層上に導電層を形成する。
【０００８】
この貫通電極基板の製造方法によれば、貫通電極基板における貫通孔内の導電層の密着性を高めることができる。
【０００９】
本発明の一実施形態に係る貫通電極基板の製造方法は、第１面と、第１面の反対側の第２面とを有し、第１面と第２面とを貫通する貫通孔が形成された基板を準備し、第１面および貫通孔の側壁の第１面側の一部に第１導電性密着層をスパッタリング法によって形成し、第１導電性密着層を形成した後、第２面および貫通孔の側壁の第２面側の一部に第２導電性密着層をスパッタリング法によって形成し、第１導電性密着層上に第３導電性密着層を形成した後、第２導電性密着層上に第４導電性密着層を形成し、第３導電性密着層と第４導電性密着層とに接し、かつ、第１乃至第４導電性密着層から露出した貫通孔の側壁に接する、第３導電性密着層と第４導電性密着層と同じ材質のシード層を形成し、シード層に給電する電解めっきにより、シード層上に導電層を形成する。
【００１０】
また、別の好ましい態様において、第３導電性密着層および第４導電性密着層をスパッタリング法によって形成してもよい。
【００１１】
この貫通電極基板の製造方法によれば、貫通電極基板における貫通孔内の導電層の密着性をより高めることができる。
【００１２】
また、別の好ましい態様において、導電層が形成された貫通孔内に絶縁性充填物を形成してもよい。
【００１３】
この貫通電極基板の製造方法によれば、貫通孔内の密閉性を高めることができる。
【００１４】
また、別の好ましい態様において、シード層を斜め蒸着によって形成してもよい。
【００１５】
この貫通電極基板の製造方法によれば、アスペクト比が高い貫通孔においても、第１導電性密着層と第２導電性密着層との間の貫通孔の側壁にシード層を形成することができる。
【００１６】
また、別の好ましい態様において、斜め蒸着は、蒸着材料の飛行方向に平行な線と第１面の垂線とのなす角度が５°以上２０°以下であってもよい。
【００１７】
この貫通電極基板の製造方法によれば、アスペクト比が高い貫通孔においても、第１導電性密着層と第２導電性密着層との間の貫通孔の側壁にシード層を形成することができる。
【００１８】
本発明の一実施形態に係る貫通電極基板は、第１面と、第１面の反対側の第２面と、を有し、第１面と第２面とを貫通する貫通孔が設けられた基板と、第１面および貫通孔の側壁の第１面側の一部に配置された第１導電性密着層と、第２面および貫通孔の側壁の第２面側の一部に配置された第２導電性密着層と、第１導電性密着層と第２導電性密着層と側壁とに接して配置されたシード層と、シード層上に配置された導電層と、を含む。
【００１９】
この貫通電極基板によれば、貫通電極基板における貫通孔内の導電層の密着性を高めることができる。
【００２０】
本発明の一実施形態に係る貫通電極基板は、第１面と、第１面の反対側の第２面と、を有し、第１面と第２面とを貫通する貫通孔が設けられた基板と、第１面および貫通孔の側壁の第１面側の一部に配置された第１導電性密着層と、第２面および貫通孔の側壁の第２面側の一部に配置された第２導電性密着層と、第１導電性密着層上に配置された第３導電性密着層と、第２導電性密着層上に配置された第４導電性密着層と、第３導電性密着層と第４導電性密着層と側壁とに接して配置され、第３導電性密着層と第４導電性密着層と同じ材質のシード層と、シード層上に配置された導電層と、を含む。
【００２１】
この貫通電極基板によれば、貫通電極基板における貫通孔内の導電層の密着性をより高めることができる。
【００２２】
また、別の好ましい態様において、導電層が形成された貫通孔内に絶縁性充填物が配置されてもよい。
【００２３】
この貫通電極基板によれば、貫通孔内の密閉性を高めることができる。
【００２４】
本発明の一実施形態に係る半導体装置は、上記の貫通電極基板と、貫通電極基板を間に配置するように積層され、電気的に接続された他の２つの基板またはチップを有する。
【００２５】
本発明の一実施形態に係る半導体装置は、上記の貫通電極基板と、貫通電極基板に並んで配置された他の基板またはチップを有する。
【発明の効果】
【００２６】
本発明によると、貫通電極基板における貫通孔内の導電層の密着性を高めることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態に係る貫通電極基板の貫通電極を説明する上面図である。
【図２】本発明の第１実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。
【図３】本発明の第１実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた基板の断面を示す模式図である。
【図４】本発明の第１実施形態に係る貫通電極基板の製造方法において、絶縁層が形成された基板の断面を示す模式図である。
【図５】本発明の第１実施形態に係る貫通電極基板の製造方法において、一側面から第１導電性密着層が形成された基板の断面を示す模式図である。
【図６】本発明の第１実施形態に係る貫通電極基板の製造方法において、他側面から第２導電性密着層が形成された基板の断面を示す模式図である。
【図７】本発明の第１実施形態に係る貫通電極基板の製造方法において、一側面からシード層が形成された基板の断面を示す模式図である。
【図８】本発明の第１実施形態に係る貫通電極基板の製造方法において、他側面からシード層が形成された基板の断面を示す模式図である。
【図９】本発明の第１実施形態に係る貫通電極基板の製造方法において、導電層が形成された基板の断面を示す模式図である。
【図１０】本発明の第１実施形態に係る貫通電極基板の製造方法において、導電層がパターニングされた基板の断面を示す模式図である。
【図１１】本発明の第１実施形態に係る貫通電極基板の製造方法において、第１の感光性樹脂層が形成された基板の断面を示す模式図である。
【図１２】本発明の第１実施形態に係る貫通電極基板の製造方法において、第２の感光性樹脂層が形成された基板の断面を示す模式図である。
【図１３】本発明の第１実施形態に係る貫通電極基板の製造方法において、第１、第２の感光性樹脂層がパターニングされた基板の断面を示す模式図である。
【図１４】本発明の第１実施形態に係る貫通電極基板の製造方法において、配線層が形成された基板の断面を示す模式図である。
【図１５】本発明の第１実施形態に係る貫通電極基板の貫通孔の他の一例を示す図である。
【図１６】本発明の第１実施形態に係る貫通電極基板の貫通孔の他の一例を示す図である。
【図１７】本発明の第１実施形態に係る貫通電極基板の貫通孔の他の一例を示す図である。
【図１８】本発明の第１実施形態に係る貫通電極基板の製造方法において、斜め蒸着による成膜装置の概略図である。
【図１９】本発明の第１実施形態に係る貫通電極基板の製造方法において、斜め蒸着で導電層が形成された貫通電極基板の断面図を示す模式図である。
【図２０】本発明の第２実施形態に係る貫通電極基板の製造方法において、導電層が形成された基板の断面を示す模式図である。
【図２１】本発明の第３実施形態に係る半導体装置を示す図である。
【図２２】本発明の第３実施形態に係る半導体装置の別の例を示す図である。
【図２３】本発明の第３実施形態に係る半導体装置のさらに別の例を示す図である。
【発明を実施するための形態】
【００２８】
＜第１実施形態＞
以下、本発明の第１実施形態に係る貫通孔基板の製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
【００２９】
［貫通電極基板１の構成］
図１は、本発明の第１実施形態に係る貫通電極基板の貫通電極を説明する上面図である。図１３において、図１のＡ−Ｂ線に沿った断面の模式図を示している。図１は、基板１００の第１面１０１側から見た図である。まず、貫通電極基板１の構成について、図１および図１３を用いて説明する。
【００３０】
貫通電極基板１は、貫通孔９０が形成された基板１００において、基板１００の第１面１０１側と、第１面の反対側の第２面１０２側とを、貫通孔９０を介して電気的に接続するための導電層６１、６２、６５が形成され、導電層６１、６２、６５と基板１００との間に絶縁層７１、７２、７５、第１導電性密着層１１、１５、第２導電性密着層２２、２５、シード層３１、３２、３５が形成されている。
【００３１】
以下の説明において、絶縁層７１、７２、７５は、それぞれ第１面１０１上、第２面１０２上、貫通孔９０の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、絶縁層７０という場合がある。第１導電性密着層１１、１５は、それぞれ第１面１０１上、貫通孔９０の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、第１導電性密着層１０という場合がある。また、第２導電性密着層２２、２５は、それぞれ第２面１０２上、貫通孔９０の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、第２導電性密着層２０という場合がある。
【００３２】
第１導電性密着層１０、第２導電性密着層２０は、絶縁層７０に直接形成されていてもよいし、別の中間層（図示せず）を介して形成されていてもよい。また、シード層３１、３２、３５は、それぞれ第１面１０１上、第２面１０２上、貫通孔９０の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、シード層３０という場合がある。第１導電性密着層１０および第２導電性密着層２０と、シード層３０とは、それぞれ直接接するように設けてもよいし、別の中間層（図示せず）を介して形成されていてもよい。また、導電層６１、６２、６５は、それぞれ第１面１０１上、第２面１０２上、貫通孔９０の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、導電層６０という場合がある。
【００３３】
第１面１０１、第２面１０２、貫通孔９０の側壁には、基板１００の材料に応じて、絶縁層７１、７２、７５が形成されている。さらに、絶縁層７５上には、貫通孔の側壁の第１面側の一部に第１導電性密着層１５が形成されている。また、貫通孔の側壁の第２面側の一部に第２導電性密着層２５が形成されている。第１導電性密着層１５と第２導電性密着層２５とは、図示例では貫通孔の中央付近で分離されている。ここで、図１３では第１導電性密着層１５および第２導電性密着層２５の端部が明確であるが、第１導電性密着層１５および第２導電性密着層２５の端部が明確ではなく、例えば、徐々に膜厚が薄くなる形状であってもよい。
【００３４】
貫通孔の中央付近で分離された第１導電性密着層１５と第２導電性密着層２５とは、これらの上層に形成されたシード層３５によって電気的に接続される。シード層３５は、第１導電性密着層１５と、第２導電性密着層２５と、第１導電性密着層１５と第２導電性密着層２５から露出した貫通孔の側壁の絶縁層７５の一部とに接して形成されている。さらに、シード層３５の上層に導電層６５が形成される。導電層６５は、基板１００の第１面１０１と第２面１０２とを導通する。導電層６１、６２は、配線、ランド、電極等の役割を果たすことがある。貫通孔９０内の残りの部分（導電層６５より内側）には、絶縁性充填部材８５が充填されている。絶縁性充填部材８５は、典型的には有機絶縁性材料により構成することができる。
【００３５】
図１３に示すように、基板１００の第１面１０１に層間絶縁層８１が形成され、基板１００の第２面１０２に層間絶縁層８２が形成されている。層間絶縁層８１、８２、絶縁性充填部材８５は、そのうち２つ以上が同一の材料により構成されていてもよいし、各々が別々の材料により構成されてもよい。以下の説明において、層間絶縁層８１、８２のそれぞれを区別しない場合には、層間絶縁層８０という場合がある。なお、この例では、基板１００の第１面１０１および第２面１０２に直接層間絶縁層８０が形成されているが、これらの間に別の構造体（配線、トランジスタ、キャパシタ、コイル等）が含まれていてもよい。なお、導電層６１、６２、層間絶縁層８０を１層ずつ有する構造が示されているが、これに限らず、２層以上積層した構造であってもよい。
【００３６】
層間絶縁層８０は、有機絶縁性材料、無機絶縁性材料等により構成することができる。また、有機絶縁性材料と無機絶縁性材料とを積層して構成してもよい。開口部１１１は基板１００の第１面１０１側に形成され、開口部１１２は基板１００の第２面１０２側に形成されている。開口部１１１、１１２のそれぞれを区別しない場合には、開口部１１０という場合がある。
【００３７】
［貫通電極基板１のプロセスフロー］
図２は、本発明の第１実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。貫通電極基板の製造方法は、基板１００の第１面１０１と、第１面１０１の反対側の第２面１０２と、を貫通する貫通孔９０を形成する工程（ステップＳ２０１）、第１面１０１側から第１導電性密着層１０を形成する工程（ステップＳ２０２）、第２面１０２側から第２導電性密着層２０を形成する工程（ステップＳ２０３）、第１導電性密着層１０と、第２導電性密着層２０に接し、かつ、第１導電性密着層１０と第２導電性密着層２０から露出した貫通孔９０の側壁に接して配置されるシード層３０を形成する工程（ステップＳ２０４）、シード層３０上に導電層６０を形成する工程（ステップＳ２０５）、第１導電性密着層、第２導電性密着層、シード層および導電層をエッチングして、所望のパターンを形成する工程（ステップＳ２０６）を備えている。以下、各工程について、図を用いて順に説明する。なお、この貫通電極基板の製造方法は、各工程の間に他の工程が含まれていることを妨げない。
【００３８】
［貫通電極基板１の製造方法］
まず始めに、図２に示すステップＳ２０１について図３、４を用いて説明する。図３は、本発明の第１実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた基板の断面を示す模式図である。まず、基板１００には、第１面１０１と第２面１０２とを貫通する貫通孔９０が形成される。
【００３９】
この例では、基板１００は、シリコン基板である。基板１００は、シリコン以外にも、炭化シリコン等のシリコン化合物、ガリウム砒素等の半導体、石英、ガラス、サファイアなどで構成されていてもよく、また、これらが積層されたものであってもよい。基板１００の厚さは、特に制限はないが、例えば、１００μｍ〜８００μｍである。
【００４０】
貫通孔９０は、基板１００の一方の面（例えば第１面１０１）にマスク（図示せず）を形成し、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：反応性イオンエッチング）、ＤＲＩＥ（Ｄｅｅｐ  ＲＩＥ：深掘り反応性イオンエッチング）等のドライエッチング加工、サンドブラスト加工、レーザー加工等により形成することができる。また、貫通孔９０は、厚さ方向に貫通しない有底孔を基板に形成した後、一方の面とは反対側の面（例えば第２面１０２）を研磨して開口させることにより形成してもよい。貫通孔９０の開口の大きさは、特に制限はなく、例えば、１０μｍ〜１００μｍとすることができる。また、貫通孔９０の形状について制限はなく、典型的に円形であるが、円形以外にも矩形や多角形であってもよい。貫通電極基板１の用途にもよるが、例えば、貫通孔９０のアスペクト比は５以上であり、好ましくは８以上とされる。なお、アスペクト比は、貫通孔９０の深さの値を貫通孔の開口の大きさで除算した値をさす。基板１００には、このような貫通孔９０が１つ以上配置されている。
【００４１】
各図では、貫通孔９０は貫通電極基板１の厚さ方向にストレートな形状を示しているが、これに限らず、例えば、図１５のような第１面１０１側の開口が第２面１０２側の開口よりも大きいテーパー形状であってもよい。また、テーパー形状に限定されず、図１６のような貫通孔９０の中央部分が凹状である凹型や、図１７のような貫通孔９０の中央部分が凸状である凸型であってもよい。
【００４２】
図４は、本発明の第１実施形態に係る貫通電極基板の製造方法において、絶縁層が形成された基板の断面を示す模式図である。図３に示す基板１００に対して、図４に示すように絶縁層７０（絶縁層７１、７２、７５）が形成される。この絶縁層７０は、少なくとも貫通孔９０の側壁に形成されていればよい。
【００４３】
絶縁層７０は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン等の無機絶縁性材料、ポリイミド、ベンゾシクロブテン等の有機絶縁性材料から選択される１種の材料よりなる単層膜、または２以上の材料よりなる積層膜などであってもよい。絶縁層７０は、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法等）、ＰＶＤ法（蒸着法およびスパッタリング法等）、熱酸化法、スプレーコート法等により形成される。絶縁層７０の厚さは、所望の絶縁性が得られれば特に制限はないが、例えば、０．５μｍ〜５μｍとすることができる。なお、基板１００の第１面１０１と絶縁層７１との間には、別の構造体が存在していてもよい。なお、基板が石英、ガラス、サファイア等の絶縁性を有する基板である場合には、絶縁層７０の存在は任意である。
【００４４】
次に、図２に示すステップＳ２０２について図５を用いて説明する。図５は、本発明の第１実施形態に係る貫通電極基板の製造方法において、一側面から第１導電性密着層が形成された基板の断面を示す模式図である。図４に示す基板１００に対して、第１導電性密着層１０が形成される。この第１導電性密着層１０は、絶縁層７０上に、第１面１０１側から形成する。第１導電性密着層１０はスパッタリング法により形成される。
【００４５】
スパッタリング法は、成膜原子が高いエネルギーを有した状態で基板に到達するような成膜方法であるが、放電を安定させるために、例えば、０．１〜１．０ＰａのＡｒガスをチャンバ内に導入する。Ａｒガスのイオンによってスパッタリングされた成膜源のクラスタは、飛行中にＡｒ原子と衝突する確率が高く、進行方向が変更され、クラスタの指向性が低下する。その結果、アスペクト比が５を超すような高アスペクト比の貫通孔に対して、第１面側から成膜を行うと、図５に示すように、貫通孔の側壁に成膜された第１導電性密着層１５の端部の位置は、第１面１０１側を基準として貫通孔の深さの半分以下の位置となる。
【００４６】
本発明では、成膜原子が高いエネルギーを有した状態で基板に到達するようなスパッタリング法によって、基板に達した成膜原子は余剰エネルギーで下地膜と反応するため、良好な密着性が得られる。スパッタリング法で成膜を行うと、下地膜とスパッタリング膜との界面に下地原子と成膜原子とが混ざり合ったミキシング層が形成され、このミキシング層によって下地膜とスパッタリング膜とは良好な密着性が得られると考えられる。
【００４７】
次に、図２に示すステップＳ２０３について図６を用いて説明する。図６は、本発明の第１実施形態に係る貫通電極基板の製造方法において、他側面から第２導電性密着層が形成された基板の断面を示す模式図である。図５に示す基板１００に対して、第２導電性密着層２０（第２導電性密着層２２、２５）が形成される。この第２導電性密着層２０は、絶縁層７０上に、第１面１０１の反対側の第２面１０２側から形成する。第２導電性密着層２０は第１導電性密着層１０と同様にスパッタリング法によって形成する。その結果、図６に示すように、貫通孔の側壁に成膜された第２導電性密着層２５の端部の位置は、第２面１０２側を基準として貫通孔の深さの半分以下の位置となり、貫通孔の側壁において第１導電性密着層１５と第２導電性密着層２５とは分離して形成される。このとき、貫通孔の側壁において、貫通孔の深さ方向の第１面１０１と第２面１０２との中央付近で、貫通孔の側壁の絶縁層７５が露出した状態となる。
【００４８】
第１導電性密着層１５および第２導電性密着層２５は、下地の絶縁層７５と密着性がよく、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、これらの化合物、あるいはこれらの合金などを使用することができる。第１導電性密着層１５および第２導電性密着層２５の厚さは、特に制限はないが、例えば、５０ｎｍ〜４００ｎｍとすることができる。なお、第１導電性密着層１５と第２導電性密着層２５とは、同一の材料であってもよいし、互いに異なる材料であってもよい。
【００４９】
第１実施形態では、スパッタリング法によって密着性が高い膜を形成した例を説明したが、これに限定されるものではない。例えば、下地膜との反応性を利用した材料を使用することで、良好な密着性を得ることができる。例えば、下地膜が酸化シリコンの場合、酸化物の生成エンタルピーがシリコンよりも低い材質を使用することで、良好な密着性を得ることができる。例えば、酸化物の生成エンタルピーがシリコンよりも低いチタンを酸化シリコン上に成膜すると、酸化シリコンとチタンの界面付近の酸素原子は、酸化シリコンよりも安定である酸化チタンとなる傾向にあり、成膜のエネルギーを利用してチタンと結合する。つまり、酸化シリコンとチタンの界面は科学的に結合するので、良好な密着性を得ることができる。つまり、導電層として使用する材質として、その導電層の酸化物または窒化物が下地膜の酸化物または窒化物よりも低い生成エンタルピーを有する材質を使用することで、良好な密着性を得ることができると考えられる。
【００５０】
次に、図２に示すステップＳ２０４について図７、８を用いて説明する。図７は、本発明の第１実施形態に係る貫通電極基板の製造方法において、一側面からシード層が形成された基板の断面を示す模式図である。シード層３０（シード層３１、３５）の形成は、斜め蒸着によって行う。斜め蒸着の詳しい方法については後述する（図１９、図２０参照）。
【００５１】
図８は、本発明の第１実施形態に係る貫通電極基板の製造方法において、他側面からシード層が形成された基板の断面を示す模式図である。ここでも、図７と同様の方法で、基板の第２面側から斜め蒸着によってシード層３０（シード層３２、３５）を形成する。続いて、第２面側からも斜め蒸着を行うことで、貫通孔内部には貫通孔の深さ方向に略一様な膜厚のシード層３５が形成される。ここで、第１実施形態においては、斜め蒸着によってシード層３０を形成する例を示したが、これに限定されることはなく、例えば、無電解めっきなどを使用することもできる。これにより、スパッタ法以外で成膜されたシード層３０の大部分が、貫通孔９０の側壁において第１導電性密着層１５および第２導電性密着層２５上に形成されることで、下層への密着性が向上する。ここで、シード層３５が第１導電性密着層１５および第２導電性密着層２５の段差部を乗り越えるように形成されている。段差部でシード層３５と第１導電性密着層１５または第２導電性密着層２５とが接することで、アンカー効果が得られ、シード層３０の剥離を抑制することができると考えられる。
【００５２】
ここで、シード層３０は、後の工程で導電層を形成する際の電解めっきで給電する層として機能する。シード層３０は、導電層と同じ材質であることが望ましく、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などを使用することができる。シード層３０の膜厚には特に制限はないが、例えば、０．１μｍ以上１．０μｍ以下の範囲とするとよい。好ましくは、６００ｎｍ以上９００ｎｍ以下とするとよい。このような範囲とすることで、貫通孔９０内に形成される導電層の膜厚を均一に制御することができる。
【００５３】
次に、図２に示すステップＳ２０５について図９を用いて説明する。図９は本発明の第１実施形態に係る貫通電極基板の製造方法において、導電層６０が形成された基板の断面を示す模式図である。図示しないが、図９に示す構造を得るために、まず、シード層３０を形成した基板１００の両面に、感光性ドライフィルムレジストと呼ばれるフィルム状のレジストを形成し、フォトリソグラフィによって、導電層を形成する領域を開口させたマスクを形成する。次に、マスクをした状態で、シード層３０に給電して電解めっきを実施することで、図９に示すような導電層６０（導電層６１、６２、６５）を形成する。導電層の材質としては、例えば、Ｃｕ、Ａｇ、Ａｕなどを使用することができる。なかでも、Ｃｕは材料コストが低く好ましい。貫通孔９０の側壁に沿って薄膜状に形成することにより、生産効率が向上する。導電層６０の膜厚には特に制限はないが、例えば、１μｍ以上２０μｍ以下の範囲とするとよい。好ましくは３μｍ以上１５μｍ以下とするとよい。このような範囲とすることで、導電性が良好な貫通電極を得ることができる。
【００５４】
貫通孔９０の側壁と基板の第１面または第２面への導電層６０の形成は、別々の工程で行ってもよいが、上記を同時に形成できる電解めっき工程で行うことで、生産効率が向上する。なお、電解めっき工程で貫通孔９０の側壁と基板の第１面または第２面とに導電層を形成するため、それぞれの箇所における導電層の膜厚は略同じ値となる。その後、基板１００からマスクを除去する。以上の工程によって、図９に示す構造を得ることができる。
【００５５】
次に、図２に示すステップＳ２０６について図１０を用いて説明する。図１０は、本発明の第１実施形態に係る貫通電極基板の製造方法において、導電層がパターニングされた基板の断面を示す模式図である。図１０に示す構造は、図９に示す構造を第１面側および第２面側からエッチングすることで得られる。エッチングはドライエッチングを使用してもよく、また、ウェットエッチングを使用してもよい。ドライエッチングは第１導電性密着層、第２導電性密着層、シード層を一括してエッチングすることができるため工程短縮の利点があり、また、貫通孔の側壁に形成された導電層６５をほとんどエッチングしないので、導電層６５の形状変化を抑制ことができる。また、ウェットエッチングは、第１面および第２面を同時にエッチングできるので、工程短縮の利点がある。
【００５６】
第１実施形態では、パターニングをしてから導電層を形成する方法について説明したが、導電層６０を使用しない場合はシード層３０を形成後にパターニングを行えばよい。
【００５７】
図１１は、本発明の第１実施形態に係る貫通電極基板の製造方法において、第１の感光性樹脂層が形成された基板の断面を示す模式図である。図１０に示す基板１００の第２面１０２側に、第１の感光性樹脂層８９を形成する。第１の感光性樹脂層８９は、例えば、ネガ型のドライフィルムレジストを用いて、ラミネート装置等により形成される。第１の感光性樹脂層８９の一部は、貫通孔９０内に一部導入されている。なお、用いるドライフィルムレジストは、ネガ型に限らず、ポジ型であってもよい。
【００５８】
このとき、貫通孔９０の第２面１０２側の開口は、第１の感光性樹脂層８９により塞がれる。なお、貫通孔９０の第２面１０２側の開口を塞ぐように形成されれば、第１の感光性樹脂層８９は、ドライフィルムレジスト以外を用いて形成されてもよい。高粘度（例えば、２０ｃｐ以上）の液状レジストであってもよい。
【００５９】
図１２は、本発明の第１実施形態に係る貫通電極基板の製造方法において、第２の感光性樹脂層が形成された基板の断面を示す模式図である。図１２に示すように、基板１００の第１面１０１側に、第２の感光性樹脂層８８を形成する。第２の感光性樹脂層８８は、例えば、ネガ型のドライフィルムレジストを用いて、ラミネート装置等により形成される。なお、用いるドライフィルムレジストは、ネガ型に限らず、ポジ型であってもよい。
【００６０】
このとき、基板１００の周辺環境を減圧（大気圧より低い圧力）状態にしてラミネートする。これにより、第２の感光性樹脂層８８のドライフィルムレジストは、貫通孔９０内に導入されて、第１の感光性樹脂層８９と接触する。これにより、貫通孔９０内に感光性樹脂層が充填され、すなわち、絶縁性充填部材８５が形成される。図１０に示す状態において、貫通孔９０内に空間として残っていた部分（導電層６５に囲まれた部分）には、第１の感光性樹脂層８９および第２の感光性樹脂層８８が充填される。減圧状態の下で貫通孔９０内の気体を排気しつつ第２の感光性樹脂層８８のラミネートが行われるため、貫通孔９０内にボイド等が発生することを抑制することができる。なお、本明細書において充填とは、完全に空間（ボイド等）を無くす場合に限らず、貫通孔９０の内部において、わずかに空間が残存している場合を除外するものではない。
【００６１】
なお、第２の感光性樹脂層８８を形成する場合には、ドライフィルムレジストをラミネートするときの基板１００の周辺環境の圧力をできるだけ真空に近い状態にすることが望ましい。これにより、貫通孔９０内へドライフィルムレジストを導入させやすくなる。なお、上記の方法に限らず、貫通孔９０内に絶縁性材料を充填した後、第１面、第２面に感光性樹脂層を形成するようにしてもよい。
【００６２】
図１３は、本発明の第１実施形態に係る貫通電極基板の製造方法において、第１、第２の感光性樹脂層がパターニングされた基板の断面を示す模式図である。図１２の基板１００に形成された第１の感光性樹脂層８９および第２の感光性樹脂層８８に対して、フォトリソグラフィによるパターニングを行う。これにより、図１３に示すように、導電層６１に至る開口部１１１、および導電層６２に至る開口部１１２が形成される。この後、感光性樹脂層を焼成してもよい。図１３においては、このようにして感光性樹脂層から得られた層間絶縁層８０（層間絶縁層８１、８２）および絶縁性充填部材８５を示している。なお、層間絶縁層８０における基板１００の第１面１０１および第２面１０２上の厚さは、例えば、１０μｍ〜１００μｍであるが、さらに薄くてもよいし、厚くてもよい。
【００６３】
上記のようにして製造された貫通電極基板１は、貫通孔９０の側壁に沿って形成された導電層（第１導電性密着層１５、第２導電性密着層２５、シード層３５、導電層６５）によって基板１００の第１面１０１側と第２面１０２側とを電気的に接続することができる。また、貫通孔９０内部を上記のようにして絶縁性樹脂で充填することにより、電解めっき法により金属材料で充填するよりも製造工程を短縮することができ、また貫通孔９０の内部においてボイドの発生を抑制することもできる。
【００６４】
図１４は、本発明の第１実施形態に係る貫通電極基板の製造方法において、配線層が形成された基板の断面を示す模式図である。図１３に示すように製造された貫通電極基板１を用いて、図１４に示すように配線層１２１、１２２を形成してもよい。図１３に示す貫通電極基板１に対して配線層が形成され、その配線層に対してフォトリソグラフィによるパターニングを行うことで、配線層１２１、１２２が得られる。なお、このような配線層は層間絶縁膜を介して多層化されてもよい。
【００６５】
このようにして得られた配線層１２１、１２２（多層化されている場合には、通常、最表面の配線層）は、他の貫通電極基板１等と接続するときの接続端子として用いられる。
【００６６】
［シード層３０の形成方法］
ここで、図７、図８に示したシード層３０の形成方法について、詳細に説明する。シード層３０を形成する工程では、アスペクト比が５を超すような高アスペクト比の貫通孔の内部に導電層を形成する必要があるため、膜の付き回り性の良好な成膜方法が必要である。膜の付き回り性の良好な方法として、例えば、無電解めっき法等の成長面に対して等方的に膜成長が起こる方法や、斜め蒸着等の異方性が高く成膜源と基板との位置取りにより付き回り良く成膜できる方法を挙げることができる。ここでは、一例として、斜め蒸着による成膜方法について、詳細に説明する。なお、斜め蒸着とは、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾いて基板の表面に到達するように設定された蒸着である。
【００６７】
図１８は、本発明の第１実施形態に係る貫通電極基板の製造方法において、斜め蒸着による成膜装置の概略図である。図１８に示す成膜装置は、蒸着を行うために高真空を達成する真空チャンバ１５０、ターボ分子ポンプ（ＴＭＰ）２２０、ゲートバルブ２２２で構成されている。真空チャンバ１５０は、蒸着材料の飛行方向に平行な線と基板の垂線１３０とを含む平面において両者の線のなす角度１３２を一定に傾けた状態で基板を固定するホルダ１４１、ホルダ１４１を固定して一定の角度１３２を保ったままホルダ１４１を回転させる回転支持柱１４０、蒸着源２１２を保持する坩堝２１０、蒸着源２１２を蒸発させる電子ビーム２０１を生成する電子銃２００を備えている。
【００６８】
蒸着中は、蒸発した蒸着材料２１４の直進性を高めるため、ＴＭＰを用いて、例えば１０-3〜１０-6Ｐａの高い真空状態で行うことが望ましい。このような高真空状態で蒸着を行うと、蒸発した蒸着材料２１４がチャンバ内の気体分子と衝突確率が低下するため、散乱による進行方向の変化が少なくなる。その結果、蒸着材料２１４は非常に高い直進性を持って基板に到達するため、例えばアスペクト比が５を超すような高いアスペクト比の貫通孔に対しても、十分な被覆性を得ることができる。また、ホルダ１４１を傾けた状態で回転支持柱１４０を回転させながら蒸着を行うことで、貫通孔の円周方向には一様に成膜することができる。
【００６９】
図１９は本発明の第１実施形態に係る貫通電極基板の製造方法において、斜め蒸着によって導電層が形成された貫通電極基板の断面図を示す模式図である。電子ビーム２０１によって蒸発した蒸着材料２１４は、基板の垂線１３０に対して一定の角度１３２で基板に入射する。角度１３２は、蒸着膜を形成したい貫通孔のアスペクト比によって決定すればよいが、例えば、少なくとも第１導電性密着層１５と第２導電性密着層２５とが分離しているスペースの端部７９に到達するような角度にすればよい。好ましくは、例えば、蒸着を行う面の反対側に形成された貫通孔内部の導電層端部２９に到達するような角度にすればよい。具体的には、アスペクト比が５の貫通孔に対して斜め蒸着を行う場合は、基板の第１面または第２面に対する垂線とのなす角度が５°以上２０°以下とすることで、被覆性良く蒸着膜を形成することができる。
【００７０】
＜第２実施形態＞
第１実施形態においては、貫通孔の側壁の絶縁層７０とシード層３０との間に第１導電性密着層１０または第２導電性密着層２０がそれぞれ一層だけ挟まれた構造であった。第２実施形態においては、貫通孔の側壁の絶縁層７０とシード層３０との間に複数の層が挟まれた構造について説明する。
【００７１】
図２０は本発明の第２実施形態に係る貫通電極基板の製造方法において、導電層が形成された基板の断面を示す模式図である。図１３と異なる点は、第１導電性密着層１０とシード層３０との間に第３導電性密着層４０（第３導電性密着層４１、４２、４５）が形成されている点、第２導電性密着層２０とシード層３０との間に第４導電性密着層５０（第４導電性密着層５１、５２、５５）が形成されている点である。
【００７２】
第３導電性密着層４０および第４導電性密着層５０はシード層３０と密着性がよい材質であるとよく、好ましくは、シード層３０と同じ材質であるとよい。この場合、第３導電性密着層４０および第４導電性密着層５０は、シード層の一部を兼ねていると考えることもできる。また、第３導電性密着層４０は第１導電性密着層１０と密着性がよく、第４導電性密着層５０は第２導電性密着層２０と密着性がよいことが望ましい。第２実施形態においては、第３導電性密着層４０および第４導電性密着層５０をスパッタリング法によって形成するため、第１導電性密着層１０と第３導電性密着層４０との界面において、良好な密着性が得られる。また、同様に、第２導電性密着層２０と第４導電性密着層５０との界面において、良好な密着性が得られる。これは、第１導電性密着層１０と第３導電性密着層４０との界面、および、第２導電性密着層２０と第４導電性密着層５０との界面に、それぞれ接する層のミキシング層が形成されているからと考えられる。さらに、第３導電性密着層４０および第４導電性密着層５０とシード層３０とが同じ材質である場合には、これらの界面においても、良好な密着性が得られる。
【００７３】
＜第３実施形態＞
第３実施形態においては、第１または第２実施形態における貫通電極基板１を用いて製造される半導体装置について説明する。
【００７４】
図２１は、本発明の第３実施形態に係る半導体装置を示す図である。半導体装置１０００は、３つの貫通電極基板３００（３１０、３２０、３３０）が積層され、ＬＳＩ基板４００に接続されている。貫通電極基板３１０は、例えば、ＤＲＡＭ等の半導体素子が形成され、配線層１２１、１２２等で形成された接続端子５１１、５１２を有している。これらの貫通電極基板３００の１以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。接続端子５１２は、ＬＳＩ基板４００の接続端子５００とバンプ６１０により接続されている。接続端子５１１は、貫通電極基板３２０の接続端子５２２とバンプ６２０により接続されている。貫通電極基板３２０の接続端子５２１と、貫通電極基板３３０の接続端子５３２と、についても、接続端子がバンプ６３０により接続する。バンプ６００（６１０、６２０、６３０）は、例えば、インジウム、銅、金等の金属を用いる。
【００７５】
なお、貫通電極基板１を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板１と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板１と他の基板とを接着してもよい。
【００７６】
図２２は、本発明の第３実施形態に係る半導体装置の別の例を示す図である。図２２に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）４１０、４２０、および貫通電極基板３００が積層され、ＬＳＩ基板４００に接続されている。
【００７７】
半導体チップ４１０と半導体チップ４２０との間に貫通電極基板３００が配置され、バンプ６４０、６５０により接続されている。ＬＳＩ基板４００上に半導体チップ４１０が載置され、ＬＳＩ基板４００と半導体チップ４２０とはワイヤ７００により接続されている。この例では、貫通電極基板３００は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ４１０を３軸加速度センサとし、半導体チップ４２０を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
【００７８】
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板３００に形成してもよい。
【００７９】
図２３は、本発明の第３実施形態に係る半導体装置の別の例を示す図である。上記２つの例（図２１、図２２）は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である。図２３に示す例では、ＬＳＩ基板４００には、６つの貫通電極基板３００（３１０〜３６０）が積層されて接続されている。ただし、全ての貫通電極基板３００が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板３００（３１０〜３６０）の１以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。
【００８０】
図２３の例では、ＬＳＩ基板４００上に貫通電極基板３１０、３５０が接続され、貫通電極基板３１０上に貫通電極基板３２０、３４０が接続され、貫通電極基板３２０上に貫通電極基板３３０が接続され、貫通電極基板３５０上に貫通電極基板３６０が接続されている。なお、図２２に示す例のように、貫通電極基板３００を複数の半導体チップを接続するためのインターポーザとして用いても、このよう２次元と３次元との併用実装が可能である。例えば、貫通電極基板３３０、３４０、３６０などが半導体チップに置き換えられてもよい。
【００８１】
上記のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
【実施例１】
【００８２】
以下、本発明を実施例に基づいて具体的に説明するが、本発明はこれらの実施例のみに限定されるものではない。
【００８３】
実施例１は、第２実施形態の図２０に基づいて説明する。まず、基板１００として、厚さ４００μｍのシリコン基板を用意した。次に、シリコン基板の一方の面（ここでは第１面１０１）にフォトリソグラフィによりレジストパターンを形成し、レジストパターンを介してＤＲＩＥによりシリコン基板を厚み方向にエッチングし、φ５０μｍの貫通孔を多数形成した。貫通孔のアスペクト比は８であった。
【００８４】
貫通孔を形成し、レジストパターンを除去した後、熱酸化によりシリコン基板の表面および貫通孔の側壁にシリコン酸化膜を形成した。ここで、熱酸化は酸素雰囲気下で１０５０℃の熱処理を行い、５００ｎｍのシリコン酸化膜を形成した。
【００８５】
次に、シリコン基板の第１面１０１側から、スパッタリング法により、第１導電性密着層１０として、シリコン基板上に形成された酸化シリコン膜との密着性の良いＴｉを１００ｎｍ形成した。続いて、シリコン基板の第２面１０２側から、上記と同様にスパッタリング法により、第２導電性密着層２０として、Ｔｉを１００ｎｍ形成した。ここで、スパッタリング法は、ＤＣマグネトロンスパッタ法により、以下の条件で行った。
・ターゲット−基板間距離＝１００ｍｍ
・アルゴンガス流量＝３０ｓｃｃｍ
・チャンバ圧力＝０．５Ｐａ
・電力＝３ｋＷ
・成膜温度＝室温
【００８６】
次に、シリコン基板の第１面１０１側から、スパッタリング法により、第３導電性密着層４０として、Ｃｕを１００ｎｍ形成した。続いて、シリコン基板の第２面１０２側から、第４導電性密着層５０として、上記と同様にスパッタリング法により厚さ１００ｎｍでＣｕを成膜し、スパッタシード層を形成した。ここで、スパッタリング法は、ＤＣマグネトロンスパッタ法により、以下の条件で行った。
・ターゲット−基板間距離＝１００ｍｍ
・アルゴンガス流量＝３０ｓｃｃｍ
・チャンバ圧力＝０．３Ｐａ
・電力＝５ｋＷ
・成膜温度＝室温
【００８７】
次に、シリコン基板の第１面１０１側から、スパッタリング法で形成したＣｕ上に、シード層３０として、斜め蒸着により厚さ８００ｎｍでＣｕを成膜し、蒸着シード層を形成した。さらに、シリコン基板の第２面１０２側からも、同様にして斜め蒸着により厚さＣｕを８００ｎｍ成膜した。このとき、蒸着材料の飛行方向に平行な線とシリコン基板の垂線とがなす角度が８°となるようにシリコン基板の傾きを調整した。また、蒸着法は以下の条件で行った。
・蒸着源−基板間距離＝１００ｍｍ
・真空到達圧＝５×１０-4Ｐａ
・蒸着材料の飛行方向に平行な線と基板の垂線とのなす角度＝８°
【００８８】
次に、シリコン基板の両側に、後述する電解めっきにおいて導電膜の形成を避けるべき領域を覆うようにめっき用レジストパターンを形成した。そして、電解めっきにより、めっき用レジストパターンから露出した部分に厚さ１０μｍでＣｕを成膜し、導電膜を形成した。
【００８９】
その後、めっき用レジストパターンを除去した後、シリコン基板の両側に存在する不要な蒸着シードおよびスパッタシード層を順次除去した。これにより、図２０に示す貫通電極基板を得た。
【００９０】
上記のようにして得られた貫通電極基板に対して、導通試験を実施したところ、１０２４個の貫通電極を含むチップにおいて適切に導通が確保されていることが確認された。
【００９１】
以上のように、実施例１によれば、アスペクト比が高い貫通孔を有する貫通電極基板において、貫通孔内の導電層の密着性が高い貫通電極基板を得ることができる。
【符号の説明】
【００９２】
１：貫通電極基板
１０、１１、１５：第１導電性密着層
２０、２２、２５、２９：第２導電性密着層
３０、３１、３２、３５：シード層
４０、４１、４２、４５：第３導電性密着層
５０、５１、５２、５５：第４導電性密着層
６０、６１、６２、６５：導電層
７０、７１、７２、８５：絶縁層
７９：端部
８０、８１、８２：層間絶縁層
８５：絶縁性充填部材
８８：第２の感光性樹脂層
８９：第１の感光性樹脂層
９０：貫通孔
１００：基板
１０１：第１面
１０２：第２面
１１０、１１１、１１２：開口部
１２１、１２２：配線層
１３０：垂線
１３２：基板の垂線と蒸着方向とのなす角度
１４０：回転支持柱
１４１：ホルダ
１５０：真空チャンバ
２００：電子銃
２０１：電子ビーム
２１０：坩堝
２１２：蒸着源
２１４：蒸着材料
２２２：ゲートバルブ
３００、３１０、３２０、３３０、３４０、３５０、３６０：貫通電極基板
４００：ＬＳＩ基板
４１０、４２０：半導体チップ
５００、５１１、５１２、５２１、５２２、５３１：接続端子
６００、６１０、６２０、６３０、６４０、６５０：バンプ
７００：ワイヤ
１０００：半導体装置
【図１】
2020109207.tif 000003
【図２】
2020109207.tif 000004
【図３】
2020109207.tif 000005
【図４】
2020109207.tif 000006
【図５】
2020109207.tif 000007
【図６】
2020109207.tif 000008
【図７】
2020109207.tif 000009
【図８】
2020109207.tif 000010
【図９】
2020109207.tif 000011
【図１０】
2020109207.tif 000012
【図１１】
2020109207.tif 000013
【図１２】
2020109207.tif 000014
【図１３】
2020109207.tif 000015
【図１４】
2020109207.tif 000016
【図１５】
2020109207.tif 000017
【図１６】
2020109207.tif 000018
【図１７】
2020109207.tif 000019
【図１８】
2020109207.tif 000020
【図１９】
2020109207.tif 000021
【図２０】
2020109207.tif 000022
【図２１】
2020109207.tif 000023
【図２２】
2020109207.tif 000024
【図２３】
2020109207.tif 000025