(57)【要約】【課題】シリアル送信されるデータに制御コードと同一のデータ列が発生することを低減もしくは防止する。【解決手段】撮像装置は、イメージセンサと、イメージセンサから読み出した画像信号を表すデータに誤り訂正符号化して第一のデータを生成する符号化部と、第一のデータまたは第一のデータに所定の処理を加えた第二のデータにおいて、同期信号を表す同期コードと同じパターンのデータ部分を、誤り訂正符号化による訂正が可能な範囲で異なるパターンに変換して第三のデータを生成する変換部と、同期信号のタイミングに基づいて第三のデータに同期コードを付加する付加部と、付加部により同期コードが付加されたデータをシリアル送信する送信部と、を備える。【選択図】  図１
2020096281.tif 000002
【特許請求の範囲】
【請求項１】
処理対象のデータに誤り訂正符号化して第一のデータを生成する符号化手段と、
前記第一のデータと制御信号を表す制御コードとを用いて、前記制御コードが付加された送信対象のデータを生成する生成手段と、
前記送信対象のデータを送信する送信手段と、を備え、
前記生成手段は、
送信対象のデータを生成する過程の、前記制御コードの付加対象のデータについて、前記制御コードと同じパターンのデータ部分を検出する検出手段と、
前記誤り訂正符号化による訂正が可能な範囲で、前記付加対象のデータの前記データ部分を前記制御コードと異なるパターンに変換する変換手段と、を備えることを特徴とするデータ処理装置。
【請求項２】
前記送信手段により送信されたデータを受信する受信手段と、
前記受信手段により受信されたデータから前記制御コードを分離する分離手段と、
前記制御コードを分離して得られたデータから、誤り訂正復号化を含む処理により前記処理対象のデータを取得する処理手段と、をさらに備えることを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
イメージセンサから読み出した画像信号を表すデータに誤り訂正符号化して第一のデータを生成する符号化手段と、
前記第一のデータにクロック情報を埋め込むための符号化処理を施して第二のデータを生成する処理手段と、
前記第二のデータにおいて、同期信号を表す同期コードと同じパターンのデータ部分を検出する検出手段と、
前記誤り訂正符号化による訂正が可能な範囲で、前記データ部分を前記同期コードと異なるパターンに変換して第三のデータを生成する変換手段と、
前記同期信号のタイミングに基づいて前記第三のデータに前記同期コードを付加して、シリアル送信する送信手段と、を備えることを特徴とする撮像装置。
【請求項４】
前記同期コードは、画像信号の読み出しのための垂直同期信号と水平同期信号を表すことを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記処理手段は、前記第一のデータをスクランブル処理することを含む、ことを特徴とする請求項３または４に記載の撮像装置。
【請求項６】
前記処理手段は、前記第一のデータの１シンボル当たりのビット数を変更することを含む、ことを特徴とする請求項３乃至５のいずれか１項に記載の撮像装置。
【請求項７】
前記送信手段により送信されたデータを受信する受信手段と、
前記受信手段により受信されたデータから前記同期コードを検出し、前記同期コードと前記第三のデータを分離する分離手段と、
前記第三のデータに前記符号化処理に対応する復号処理を施して得られたデータを誤り訂正復号化して前記画像信号を表すデータを取得する復号化手段と、をさらに備えることを特徴とする請求項３乃至６のいずれか１項に記載の撮像装置。
【請求項８】
前記変換手段は、前記同期信号の発生から所定期間を除いた残りの期間のデータにおいて前記データ部分の抽出と変換を実行し、
前記分離手段は、前記受信手段により受信されたデータのうち前記残りの期間のデータに対応するデータから前記同期コードの検出を行うことを特徴とする請求項７に記載の撮像装置。
【請求項９】
前記分離手段は、前記同期コードに基づいて検出された同期信号から前記所定期間を除いた期間のデータについて前記同期コードの検出と分離を行うことを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記符号化手段は、前記同期信号の発生から前記残りの期間のデータについて前記誤り訂正符号化を実行し、
前記復号化手段は、前記第三のデータのうち前記残りの期間のデータに対応するデータについて前記誤り訂正復号化を実行することを特徴とする請求項８または９に記載の撮像装置。
【請求項１１】
前記復号化手段は、前記第三のデータのうち、前記同期コードに基づいて検出された同期信号から前記所定期間を除いた期間のデータについて前記誤り訂正復号化を実行することを特徴とする請求項１０に記載の撮像装置。
【請求項１２】
前記送信手段によりシリアル送信されたデータから再生したクロックのカウント値に基づいて、前記同期コードに基づいて検出された同期信号からの前記所定期間が判定されることを特徴とする請求項９又は１１に記載の撮像装置。
【請求項１３】
基準クロックを発生する発振器と、
前記基準クロックに同期して水平同期信号と垂直同期信号を発生する発生手段と、をさらに備え、
前記水平同期信号と前記垂直同期信号に同期して、前記イメージセンサからの画像信号の読み出しが行われ、
前記送信手段は、前記水平同期信号に同期して前記同期コードを前記第三のデータに付加することを特徴とする請求項３乃至１２のいずれか１項に記載の撮像装置。
【請求項１４】
処理対象のデータに誤り訂正符号化して第一のデータを生成する符号化工程と、
前記第一のデータと制御信号を表す制御コードとを用いて、前記制御コードが付加された送信対象のデータを生成する生成工程と、
前記送信対象のデータを送信する送信工程と、を備え、
前記生成工程は、
送信対象のデータを生成する過程の、前記制御コードの付加対象のデータについて、前記制御コードと同じパターンのデータ部分を検出する検出工程と、
前記誤り訂正符号化による訂正が可能な範囲で、前記付加対象のデータの前記データ部分を前記制御コードと異なるパターンに変換する変換工程と、を備えることを特徴とするデータ処理方法。
【請求項１５】
前記送信工程により送信されたデータを受信する受信工程と、
前記受信工程により受信されたデータから前記制御コードを分離する分離工程と、
前記制御コードを分離して得られたデータから、誤り訂正復号化を含む処理により前記処理対象のデータを取得する処理工程と、をさらに備えることを特徴とする請求項１４に記載のデータ処理方法。
【請求項１６】
イメージセンサを備えた撮像装置におけるデータの処理方法であって、
イメージセンサから読み出した画像信号を表すデータに誤り訂正符号化して第一のデータを生成する符号化工程と、
前記第一のデータにクロック情報を埋め込むための符号化処理を施して第二のデータを生成する処理工程と、
前記第二のデータにおいて、同期信号を表す同期コードと同じパターンのデータ部分を検出する検出工程と、
前記誤り訂正符号化による訂正が可能な範囲で、前記データ部分を前記同期コードと異なるパターンに変換して第三のデータを生成する変換工程と、
前記同期信号のタイミングに基づいて前記第三のデータに前記同期コードを付加して、シリアル送信する送信工程と、を備えることを特徴とするデータ処理方法。
【請求項１７】
前記同期コードは、画像信号の読み出しのための垂直同期信号と水平同期信号を表すことを特徴とする請求項１６に記載のデータ処理方法。
【請求項１８】
前記処理工程は、前記第一のデータをスクランブル処理することを含む、ことを特徴とする請求項１６または１７に記載のデータ処理方法。
【請求項１９】
前記処理工程は、前記第一のデータの１シンボル当たりのビット数を変更することを含む、ことを特徴とする請求項１６乃至１８のいずれか１項に記載のデータ処理方法。
【請求項２０】
前記送信工程により送信されたデータを受信する受信工程と、
前記受信工程により受信されたデータから前記同期コードを検出し、前記同期コードと前記第三のデータを分離する分離工程と、
前記第三のデータに前記符号化処理に対応する復号処理を施して得られたデータを誤り訂正復号化して前記画像信号を表すデータを取得する復号化工程と、をさらに備えることを特徴とする請求項１６乃至１９のいずれか１項に記載のデータ処理方法。
【請求項２１】
前記変換工程は、前記同期信号の発生から所定期間を除いた残りの期間のデータにおいて前記データ部分の抽出と変換を実行し、
前記分離工程は、前記受信工程により受信されたデータのうち前記残りの期間のデータに対応するデータから前記同期コードの検出を行うことを特徴とする請求項２０に記載のデータ処理方法。
【請求項２２】
前記分離工程は、前記同期コードに基づいて検出された同期信号から前記所定期間を除いた期間のデータについて前記同期コードの検出と分離を行うことを特徴とする請求項２１に記載のデータ処理方法。
【請求項２３】
前記符号化工程は、前記同期信号の発生から前記残りの期間のデータについて前記誤り訂正符号化を実行し、
前記復号化工程は、前記第三のデータのうち前記残りの期間のデータに対応するデータについて前記誤り訂正復号化を実行することを特徴とする請求項２１または２２に記載のデータ処理方法。
【請求項２４】
前記復号化工程は、前記第三のデータのうち、前記同期コードに基づいて検出された同期信号から前記所定期間を除いた期間のデータについて前記誤り訂正復号化を実行することを特徴とする請求項２３に記載のデータ処理方法。
【請求項２５】
前記送信工程によりシリアル送信されたデータから再生したクロックのカウント値に基づいて、前記同期コードに基づいて検出された同期信号からの前記所定期間が判定されることを特徴とする請求項２２又は２４に記載のデータ処理方法。
【請求項２６】
基準クロックに同期して発生した水平同期信号と垂直同期信号に同期して、前記イメージセンサからの画像信号の読み出しが行われ、
前記送信工程は、前記水平同期信号に同期して前記同期コードを前記第三のデータに付加することを特徴とする請求項１６乃至２５のいずれか１項に記載のデータ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データをシリアル送信するための技術に関するものである。
【背景技術】
【０００２】
近年のイメージセンサの高画質化、高フレームレート化に伴って、イメージセンサからの画素データの高速な読み出しが求められている。このような高速の画素データの読み出しに対応できるセンサとして、アナログデータをＡ／Ｄ変換したデジタルデータをパラレルシリアル変換によりシリアル化して高速に転送する方法が知られている。このような画素データの転送において、画素データの水平、垂直同期のタイミングを取るためにシリアルデータ中に同期コードと呼ばれる複数の符号列を埋め込んで転送することが行われている。
【０００３】
また、このような高速の画素データの転送においては、転送データにクロック信号を埋め込み、受信した転送データからクロック信号を抽出するクロックデータリカバリ方式と呼ばれる転送方法が用いられる。クロックデータリカバリ方式においてＡＣ結合によりデータを転送する場合は、クロックを正常に抽出するために、転送データ中の０と１の数がなるべく均一になるようなエンコードを施す必要がある。例えば、特許文献１では、エンコードの１つの手段としてデータにスクランブルを適用し、同期コードとデータを転送する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−２２６１４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された従来技術では、スクランブルされたデータ中に同期コードと同一のデータ列がある場合、データ列の受信側において同期コードの誤検出が発生してしまう。このような課題は、画像データのシリアル送信に限られるものではなく、何らかの制御信号を表す制御コードが付加されたデータを送信する場合にも生じ得るものである。
【０００６】
本発明は、送信されるデータに制御コードと同一のデータ列が発生することを低減もしくは防止することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様によるデータ処理装置は、以下の構成を備える。すなわち、
処理対象のデータに誤り訂正符号化して第一のデータを生成する符号化手段と、
前記第一のデータと制御信号を表す制御コードとを用いて、前記制御コードが付加された送信対象のデータを生成する生成手段と、
前記送信対象のデータを送信する送信手段と、を備え、
前記生成手段は、
送信対象のデータを生成する過程の、前記制御コードの付加対象のデータについて、前記制御コードと同じパターンのデータ部分を検出する検出手段と、
前記誤り訂正符号化による訂正が可能な範囲で、前記付加対象のデータの前記データ部分を前記制御コードと異なるパターンに変換する変換手段と、を備える。
【発明の効果】
【０００８】
本発明によれば、送信されるデータに制御コードと同一のデータ列が発生することが低減もしくは防止されるので、より確実に制御コードを検出することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態における撮像装置の構成例を示すブロック図。
【図２】第１実施形態における送信データ処理回路の構成例を示すブロック図。
【図３】第１実施形態における受信データ処理回路の構成例を示すブロック図。
【図４】第１実施形態における各データの関係を示す図。
【図５】第１実施形態における送信データのフォーマットを示す図。
【図６】第２実施形態における撮像装置の構成例を示すブロック図。
【図７】第２実施形態における送信データ処理回路の構成例を示すブロック図。
【図８】第２実施形態における受信データ処理回路の構成例を示すブロック図。
【図９】第２実施形態における各データの関係を示す図。
【発明を実施するための形態】
【００１０】
以下、添付の図面を参照して、本発明の実施形態を説明する。以下では、シリアル送信の対象のデータがイメージセンサから得られた画素データであり、制御信号として同期信号（水平同期信号、垂直同期信号)が付加される例を説明する。
【００１１】
＜第１実施形態＞
図１は、第１実施形態における撮像装置の構成例を説明するブロック図である。図１において、発振器１０１は、動作の基準となるクロック信号（以下、基準クロック）を出力する。発振器１０１から出力される基準クロックに基づいて、後述する各部が動作する。同期信号発生器（ＳＳＧ：Synchronizing Signal Generator）１１０は、基準クロックに同期して水平同期信号ＨＤ及び垂直同期信号ＶＤを生成し、出力する。なお、発振器１０１とＳＳＧ１１０は、センサ部１２０と画像処理部１３０のいずれに含まれてもよいし、それらのいずれにも含まれない形態でもよい。また、センサ部１２０と画像処理部１３０は、それぞれ別個の基板に形成されており、センサ部１２０と画像処理部１３０の間ではデータのシリアル送信が行われる。但し、センサ部１２０と画像処理部１３０が同一共体内に存在する必要はなく、別々の筐体に配置されてもよい。或いは、センサ部１２０と画像処理部１３０が、同一の基板上に配置されていてもよい。
【００１２】
センサ部１２０は、撮像素子（例えばＣＣＤイメージセンサまたはＣＭＯＳイメージセンサ）を備え、画像信号を生成する。タイミング信号発生器（ＴＧ）１０２は、ＳＳＧ１１０から供給される水平同期信号（ＨＤ）、垂直同期信号（ＶＤ）に基づいて、センサ部１２０内の各部を駆動するための駆動パルス信号を発生する。画素部１０３は、撮像素子と、この撮像素子で得られた画素信号をＴＧ１０２から供給される駆動パルス信号（駆動信号）に従って順次出力する転送路と、画素信号を増幅するアンプと、画素信号をデジタル信号（画素データ）に変換するＡ／Ｄ変換器を有する。送信データ処理回路１０４は、画素部１０３からの画素データとＴＧ１０２からのタイミング信号により、所定のプロトコルに従った送信データ（パラレルデータ）を生成して出力する。より具体的には、送信データ処理回路１０４は、画素データに対してスクランブル処理、水平同期信号ＨＤに対応した同期コードの付加等を行う。
【００１３】
送信データ処理回路１０４の構成例を図２に示す。カウンタ２０１は、発振器１０１が出力する基準クロックをカウントしてステートマシン回路（ＦＳＭ：Finite State Machine）２０２の処理サイクルを規定するカウント値を出力する。ＦＳＭ２０２は、カウンタ２０１からのカウント値と、ＴＧ１０２からのタイミング信号（同期信号ＨＤ／ＤＶ）に従い、出力セレクタ２０６の出力が所定のプロトコルに従ったデータとなるよう切り替える指示信号を出力する。以下に説明するように、出力セレクタ２０６は、固定パターン生成部２０３が出力する固定パターン（図５の５０１）と、同期コード生成部２０４が出力する同期コード（図５の５０２）が、スクランブル処理された画素データに付加された画像データを出力する。
【００１４】
固定パターン生成部２０３は、予め定められた特定の制御コードが繰り返し含まれている固定パターンを生成する。この特定の制御コードは、後述する画像処理部１３０におけるデータ処理に使用される。ＦＳＭ２０２は、この固定パターンのデータが垂直同期信号ＶＤに同期したデータの先頭において所定時間出力されるように出力セレクタ２０６を制御する。
【００１５】
同期コード生成部２０４は、水平同期信号ＨＤに対応した同期コードを生成する。同期コードとは予め決められたワード長のデータ（シンボル）であり、特定のパターンを有する。例えば同期コードが４シンボルで構成されるとすると、｛同期コード１、同期コード２、同期コード３、同期コード４｝＝｛ＡＬＬ０のシンボル、ＡＬＬ０のシンボル、ＡＬＬ１のシンボル、ＡＬＬ１のシンボル｝といったデータの並びである。受信側（例えば、画像処理部１３０）はこれらのデータ列をパターンマッチングにより同期コードとして検出し、水平同期のタイミングを取る。ＦＳＭ２０２は、同期コードが固定パターンの直後、または水平同期信号ＨＤに同期したデータの先頭に出力されるよう出力セレクタ２０６を制御する。
【００１６】
画素部１０３から出力された画素データは、まず、誤り訂正符号化部２０７に供給される。誤り訂正符号化部２０７は、画素データに誤り訂正符号化の処理を施す。誤り訂正符号化の符号化方式としては、例えばリード・ソロモン符号を適用する。リード・ソロモン符号を用いた場合、誤り訂正符号化部２０７は、一定数の画素データ毎にパリティデータを付加したパリティ付きの画素データ（以下、第一のデータ）を出力する。スクランブル回路２０５は、誤り訂正符号化部２０７が出力する第一のデータに対してスクランブル処理を施し、スクランブルデータ（以下、第二のデータ）を生成する。スクランブル処理の一例としては、線形帰還シフトレジスタによって生成した疑似乱数と第一のデータとの排他的論理和を取ることがあげられる。なお、スクランブル回路２０５によるスクランブル処理は、第一のデータにクロック情報を埋め込むための符号化処理を施して第二のデータを生成する処理部の一例であり、これに限られるものではない。例えば、スクランブル処理に代えてまたはそれに加えて、８ｂ／１０ｂのような、第一のデータの１シンボル当たりのビット数を変更するような符号化処理により、クロック情報の埋め込みが行われてもよい。
【００１７】
同期コード検出回路２０９は、スクランブル回路２０５が出力する第二のデータから、上述の同期コードを示す特定のパターンと同じデータ列をパターンマッチングにより検出する。同期コード検出回路２０９は、第二のデータにおいて、同期信号を表す同期コードと同じパターンのデータ部分を検出する構成の一例である。そのようなデータ列（データ部分）が検出されると、同期コード検出回路２０９は第一の同期コード検出信号を出力する。データ変換部２０８は、第一の同期コード検出信号を基に、同期コードを示す特定のパターンと同じデータ列を有するデータ部分を、特定パターンとは異なるデータ列のデータ部分に変換し、第三のデータを生成する（図５の５０３）。なお、データ変換部２０８では、誤り訂正符号化部２０７が行った誤り訂正符号化による訂正が可能な範囲で、同期コード検出回路２０９が検出したデータ部分を、同期コードとは異なるパターンに変換して第三のデータを生成する構成の一例である。
【００１８】
以上説明した送信データ処理回路１０４の出力データの構成例を図５に示す。図５に示すように送信データ処理回路１０４の出力データは、固定パターン生成部２０３が出力する固定パターン５０１、同期コード生成部２０４が出力する同期コード５０２、データ変換部２０８が出力する第三のデータ５０３とで構成される。以上のように、出力セレクタ２０６は、ＦＳＭ２０２の制御下で、垂直同期信号ＶＤに同期して固定パターン５０１を付加し、水平同期信号ＨＤに同期して同期コード５０２を付加して、第三のデータ５０３を出力する。
【００１９】
なお、データ変換部２０８は、誤り訂正符号化部２０７で用いる誤り訂正符号化の処理方法に応じてデータの変換方法を変更してもよい。例えば、誤り訂正符号化部２０７で用いる符号化方式がリード・ソロモン符号で、１シンボルが８ビットの場合、８ビット（１シンボル）単位で訂正することができる。そのため、データ変換部２０８は、マッチングが取れたデータの内、リード・ソロモン符号の１シンボルに対応する８ビットまでのデータを変換し、同期コードのパターンと一致しないようにすることができる。もちろん、リード・ソロモン符号で複数のシンボルを訂正できるだけのパリティを付与している場合は、複数のシンボルのデータを変換し、同期コードのパターンと一致しないようにしてもよい。
【００２０】
図１に戻り、センサ部１２０のパラレルシリアル変換器１０６は、送信データ処理回路１０４から出力されるパラレルデータをシリアルデータに変換する。変換されたシリアルデータは、送信ドライバ１０７を通して基板やケーブルを経由して、画像処理部１３０の受信ドライバ１１１へ供給される。こうして、パラレルシリアル変換器１０６と送信ドライバ１０７とにより、出力セレクタ２０６から出力されたデータ（同期信号のタイミングに基づいて同期コードが付加された第三のデータ）がシリアル送信される。ＰＬＬ１０５は基準クロックからパラレルシリアル変換器１０６のシリアルデータへの変換レートに合わせたシリアルクロックをパラレルシリアル変換器１０６へ供給する。ここでは送信データ処理回路１０４からの出力データを１つの送信ドライバを介して出力する例を示しているが、実現したいデータレートに応じて複数のドライバにデータを分配して送信するようにしてもよい。
【００２１】
画像処理部１３０において、受信ドライバ１１１は、送信ドライバ１０７からシリアル送信されたシリアルデータを受信し、シリアルパラレル変換器１１２へ供給する。シリアルパラレル変換器１１２は、受信ドライバ１１１からのシリアルデータを入力して内部のシフトレジスタに蓄え、蓄えられたシリアルデータを例えば８ビットのパラレルデータとして出力する。さらに、シリアルパラレル変換器１１２は、クロックデータリカバリ（ＣＤＲ）の機能を有しており、受信ドライバ１１１が受信したシリアルデータからクロックを再生する。シリアルパラレル変換器１１２は、ＣＤＲ機能によりシリアルデータから復元されたクロックを、それを必要とする各部へ出力する。
【００２２】
ワードアライン回路１１３はシリアルパラレル変換器１１２から出力されたパラレルデータから予め決められたワード長のデータを取り出す回路である。例えばシリアルパラレル変換器１１２からのパラレルデータが８ビットであり、画素データが１画素あたり１２ビットのワード長であったとすると、８ビット入力から各画素の１２ビットの境目を探し出し、１２ビットのワードを取り出して出力する。このようなワード同期を取る（ワードアライン）動作は前述した固定パターンを受信した際に行われる。固定パターンは予め定められた特定の制御コードであり、ワードアライン回路１１３は、その特定の制御コードのパターンをパターンマッチングにより探すことでワード同期を取る。
【００２３】
同期コード検出回路１１５はワードアライン回路１１３からのデータ信号を受け、同期コードを検出して第二の同期コード検出信号として出力する。受信データ処理回路１１６は、ワードアライン回路１１３からのデータ信号に対して第二の同期コード検出信号から画素データに対応する第三のデータと同期コードを分離し、画素データを復元する。復元された画素データは、メモリに格納されたり、所定の画像処理が施されたりする。
【００２４】
受信データ処理回路１１６の構成例を図３に示す。有効データ取得部３００は、ワードアライン回路１１３からのデータ信号に対して第二の同期コード検出信号から画素データに対応する第三のデータを特定し、第三のデータをデスクランブル回路３０１へ出力する。上述の同期コード検出回路１１５と有効データ取得部３００は、受信ドライバ１１１により受信されたシリアルデータに基づいて得られたデータから同期コードを検出し、同期コードと第三のデータを分離する構成の一例である。デスクランブル回路３０１は、第三のデータに対してデスクランブル処理を施し、デスクランブルデータ（以下、第四のデータ）を生成する。デスクランブル処理としては、例えば線形帰還シフトレジスタによって生成した疑似乱数と第三のデータとの排他的論理和を取ることがあげられる。誤り訂正復号化部３０２は、デスクランブル回路３０１が出力した第四のデータに誤り訂正復号化の処理を施し、訂正したデータを、受信データ処理回路１１６の出力データとして出力する。デスクランブル回路３０１と誤り訂正復号化部３０２は、第三のデータに符号化処理（デスクランブル処理）に対応する復号処理を施して得られたデータを誤り訂正復号化することにより第一のデータを取得する構成の一例である。受信データ処理回路１１６により取得された第一のデータは、画像データとして不図示のメモリに格納されたり、所定の画像処理が施されたりする。
【００２５】
以上説明した画素データ、第一のデータ、第二のデータ、第三のデータ、第四のデータ、誤り訂正復号化部３０２の出力データの関係の一例を図４に示す。画素データ４００は画素部１０３から出力された画素データを表す。第一のデータは、誤り訂正符号化部２０７によって、画素部１０３から出力された画素データ４００にパリティ４０１が付与されたデータである。第二のデータは、画素データ４００にパリティ４０１が付与された構成の第一のデータに対してスクランブル回路２０５がスクランブル処理を施したデータである。第三のデータは、同期コード検出回路２０９とデータ変換部２０８により、第二のデータ中の同期コードと同じパターンを持つデータ部分４０２が、異なるパターンのデータ部分４０３に変換されたデータである。
【００２６】
例えば、前述のように同期コードのデータ列が｛ＡＬＬ０のシンボル、ＡＬＬ０のシンボル、ＡＬＬ１のシンボル、ＡＬＬ１のシンボル｝である場合を考える。この場合、｛ＡＬＬ０のシンボル、ＡＬＬ０のシンボル、ＡＬＬ１のシンボル、"ＡＬＬ１のシンボル  ＸＯＲ  １"のようにデータ部分４０２を変換することでデータ部分４０３を得る。また、この例では１つのシンボルを変換しているが、前述したように、変換するデータ長は誤り訂正符号化部２０７で使用する符号化方式によって変えてもよい。
【００２７】
第四のデータは、デスクランブル回路３０１が第三のデータに対してデスクランブル処理をしたデータである。データ部分４０３はデータ変換部２０８で変換されているため、元の画素データ４００に含まれるデータとは異なるデータ４０４にデスクランブルされる。この第四のデータを誤り訂正復号化部３０２で誤り訂正復号化することで、データ４０４が訂正され、元の画素データ４００が得られる。
【００２８】
以上のように、第１実施形態によれば、誤り訂正符号化後にスクランブルした画素データにおいて同期コードと一致するデータ部分が別のデータ列に変更される。このため、送信されるデータの中に同期コードと同じパターンが発生することが無くなり、本来検出すべき同期コードを確実に検出することが可能である。また、データ部分の変更は、誤り訂正符号化における訂正能力の範囲でなされるので、受信側で誤り訂正復号化を行うことで、データ部分が変更される前の正しいデータを得ることが可能である。
【００２９】
＜第２実施形態＞
第１実施形態では、第三のデータの全体について同期コードの検出を行っている。第２実施形態では、同期信号の発生から所定期間を除いた残りの期間の第三のデータについてデータ部分の抽出と変換を行う。第２実施形態では、同期コード（水平同期信号）を検出した後の、同期信号が発生し得ない所定期間では同期コードと同一のデータ部分の検出と変換を行わないようにして、センサ部１２０と画像処理部１３０の処理負荷を低減する。以下、第２実施形態について詳述する。
【００３０】
図６は、第２実施形態による撮像装置の構成例を示すブロック図である。第１実施形態による撮像装置の構成と同様の機能を有する構成には、図１で示した構成と同じ参照番号を付してある。
【００３１】
図６において、送信データ処理回路１０４ａは、画素部１０３からの画素信号とＴＧ１０２からのタイミング信号により、所定のプロトコルに従った送信データを生成してパラレルデータとして出力する。具体的には、画素データに対して水平同期信号ＨＤに対応した同期コードの付加等を行う。第１実施形態の送信データ処理回路１０４では、画素データの全体にわたって同期コードの検出と置換を行ったが、第２実施形態の送信データ処理回路１０４ａでは、水平同期信号の検出からの所定期間では同期コードの検出を行わないようにする。
【００３２】
送信データ処理回路１０４ａの構成例を図７に示す。第１実施形態（図２）と同様の機能を有する構成には、図２で示した構成と同じ参照番号を付している。
【００３３】
第一カウント部７０１は、水平同期信号ＨＤを検出するとリセットされ、例えばＳＳＧ１１０が出力するクロック信号のカウントアップを開始する。その後、第一カウント部７０１は、所定値と比較を行い、カウント値の方が大きい場合にアサートする検知信号を誤り訂正符号化部２０７へ出力する。ここで、検知信号はアサートした場合にＨｉｇｈを示し、検知信号がデアサートした場合、すなわち所定値よりもカウント値の方が小さい場合はＬｏｗを示す信号である。所定値は、予めセンサ部１２０内にある設定レジスタに保持されている。所定の値は、水平同期信号ＨＤが発生しない期間に検知信号がデアサートし、水平同期信号ＨＤが発生する期間では検知信号がアサートするように設定されている。
【００３４】
誤り訂正符号化部２０７ａは、第一カウント部７０１が出力する検知信号がＬｏｗの場合は、誤り訂正符号化を行わず、入力された画素データをそのまま第一のデータとして出力する。一方、誤り訂正符号化部２０７ａは、第一カウント部７０１が出力する検知信号がＨｉｇｈの場合に誤り訂正符号化を行い、入力された画素データに誤り訂正符号化の処理を行った上で第一のデータとして出力する。結果、誤り訂正符号化部２０７ａは、水平同期信号の発生から基準クロックをカウントして判定される所定期間を除いた残りの期間のデータにおいて、誤り訂正符号化を実行することになる。なお、誤り訂正処理自体は、第１の実施形態（誤り訂正符号化部２０７）と同様である。さらに、誤り訂正符号化部２０７ａは、誤り訂正符号化を行ったデータに対してＨｉｇｈ、誤り訂正符号化を行っていないデータに対してＬｏｗを示すイネーブル信号を、同期コード検出回路２０９ａに出力する。
【００３５】
なお、第２実施形態ではこのイネーブル信号を直接、同期コード検出回路２０９ａへ接続するものとするが、この方法に限らない。例えば、イネーブル信号はスクランブル回路２０５を経由して、同期コード検出回路２０９ａへ提供されるようにしてもよい。また、例えば、別途カウンタ部を持ち、同期コード検出回路２０９ａの動作するタイミングを指示する構成にしてもよい。この場合は、誤り訂正符号化部２０７ａからイネーブル信号は出力しない。
【００３６】
同期コード検出回路２０９ａは、誤り訂正符号化部２０７ａの出力するイネーブル信号がＬｏｗの場合は、第二のデータの中から同期コードと同じパターンを検出する動作を停止する。誤り訂正符号化部２０７ａの出力するイネーブル信号がＨｉｇｈの場合は、第二のデータの中から同期コードと同じパターンを検出する動作を行う。パターンの検出処理自体は第１実施形態（同期コード検出回路２０９）と同様である。結果、同期コード検出回路２０９ａとデータ変換部２０８は、水平同期信号の発生から、基準クロックをカウントして判定される所定期間を除いた残りの期間のデータにおいてデータ部分の抽出と変換を実行することになる。
【００３７】
図６に戻り、画像処理部１３０において、第二カウント部６０１は、同期コード検出回路１１５が出力する第二の同期コード検出信号と第二カウント部６０１の出力する信号との論理積である第三の同期コード検出信号を持ってカウント値をリセットする。そして、第二カウント部６０１は、シリアルパラレル変換器１１２のＣＤＲ機能が復元したクロック信号のカウントアップを開始する。ここで、第二カウント部６０１の出力信号の初期値はＨｉｇｈであるとする。その後、第二カウント部６０１は、カウント値と所定値との比較を行い、カウント値が所定値よりも大きい場合にＨｉｇｈ、小さい場合にＬｏｗを出力する。所定値は、画像処理部１３０内にある設定レジスタに保持されているものとする。また、第二カウント部６０１が用いる所定値は、送信データ処理回路１０４ａの第一カウント部７０１が用いる所定値と対応付いたものである。具体的には、誤り訂正符号化部２０７ａで誤り訂正符号化の処理をした第一のデータに対応した第三のデータをワードアライン回路１１３が出力したタイミングで第二カウント部６０１の出力がＨｉｇｈとなるように、所定値が設定されている。
【００３８】
受信データ処理回路１１６ａは、ワードアライン回路１１３からのデータ信号に対して第三の同期コード検出信号から第三のデータの先頭を特定し、画素データを復元する。復元された画素データは、メモリに格納されたり、所定の画像処理が施されたりする。第三の同期コード検出信号は、第二カウント部６０１の出力信号がＨｉｇｈである間に同期コード検出回路１１５が同期コードを検出したことを示す第二の同期コード検出信号を出力したことを示す。
【００３９】
受信データ処理回路１１６ａの構成例を図８に示す。図８において、第１実施形態と同の様の機能を有する構成には、図３に示される構成と同じ参照番号を付している。第三カウント部８０１は、第三の同期コード検出信号に応じてカウント値をリセットし、シリアルパラレル変換器１１２のＣＤＲ機能が復元したクロック信号のカウントアップを開始する。その後、第三カウント部８０１は、カウント値と所定値とを比較し、カウント値が所定値より大きい場合にＨｉｇｈ、小さい場合にＬｏｗを出力する。第三カウント部８０１が用いる所定値は、画像処理部１３０内の設定レジスタに保持されているものとする。また、この所定値は第一カウント部７０１の所定値と対応付いたものである。具体的には、誤り訂正符号化部２０７ａで誤り訂正符号化の処理をした第一のデータに対応した第四のデータをデスクランブル回路３０１が出力したタイミングでカウント値がＨｉｇｈとなるように、所定値が設定されている。
【００４０】
有効データ取得部３００は、ワードアライン回路１１３からのデータ信号に対して第三の同期コード検出信号から第三のデータを特定、分離し、第三のデータをデスクランブル回路３０１へ出力する。第三の同期コード検出信号が用いられるため、有効データ取得部３００は、受信されたシリアルデータのうちの、同期信号からの所定期間を除く残りの期間のデータに対応するデータから同期コードの検出を行うことになる。また、シリアル送信されたデータからシリアルパラレル変換器１１２のＣＤＲ機能が復元したクロックのカウント値に基づいて、同期コードに基づいて検出された同期信号からの上記所定期間の経過が判定される。誤り訂正復号化部３０２ａは、第三カウント部８０１が出力する信号がＬｏｗの場合は、誤り訂正復号化を行わず、入力された第四のデータをそのまま出力する。第三カウント部８０１が出力する信号がＨｉｇｈの場合は、誤り訂正復号化部３０２ａは誤り訂正復号化を行い、入力された第四のデータに誤り訂正復号化の処理を行った上で出力する。
【００４１】
以上説明した画素データ、第一のデータ、第二のデータ、第三のデータ、第四のデータ、および誤り訂正復号化部３０２ａの出力データの関係を図９に示す。図４と同じ参照番号が付されたデータ構成は第１実施形態と同様である。
【００４２】
期間９１０は、誤り訂正符号化部２０７ａが誤り訂正符号化を行わない期間、すなわち、第一カウント部７０１がＬｏｗを出力している期間である。期間９１１は、誤り訂正符号化部２０７ａが誤り訂正符号化を行う期間、すなわち、第一カウント部７０１がＨｉｇｈを出力している期間である。期間９１１の画素データについて誤り訂正のためのパリティ４０１が付加される。
【００４３】
期間９１２は、同期コード検出回路２０９ａが同期コードと同じパターンを検出する動作を停止している期間、すなわち、誤り訂正符号化部２０７ａが出力するイネーブル信号がＬｏｗとなっている期間である。期間９１３は、同期コード検出回路２０９ａが同期コードと同じパターンを検出する動作を行う期間、すなわち、誤り訂正符号化部２０７ａが出力するイネーブル信号がＨｉｇｈとなっている期間である。期間９１３の第二のデータについて同期コードと同じパターンのデータの抽出が実行される。図９の例では、同期コードと同じパターンを持つデータ部分４０２が検出され、異なるパターンのデータ部分４０３に置き換えられて第三のデータが形成された様子が示されている。
【００４４】
期間９１４は、誤り訂正復号化部３０２ａが誤り訂正復号化を行わない期間、すなわち、第三カウント部８０１がＬｏｗを出力している期間である。期間９１５は、誤り訂正復号化部３０２ａが誤り訂正復号化を行う期間、すなわち、第三カウント部８０１がＨｉｇｈを出力している期間である。期間９１５において誤り訂正復号化が実行され、データ部分４０３がデスクランブルされたデータ４０４が訂正され、元の画素データ４００が出力データとして得られることになる。
【００４５】
以上、第２実施形態によれば、誤り訂正符号化およびスクランブル処理を施す期間と同期コードの検出期間を限定することでセンサ部１２０、画像処理部１３０の処理の負荷を低減するとともに、本来検出すべき同期コードを確実に検出することが可能である。なお、上記実施形態では、水平同期信号の発生からの所定期間について誤り訂正符号化／復号化を実行しないようにしたが、第１実施形態と同様に画素データの全体について誤り訂正符号化／復号化が実行されてもよい。
【００４６】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。すなわち、上記実施形態では、画像信号と同期信号（垂直同期信号、水平同期信号）とからシリアルデータを生成しシリアル送受信する撮像装置の例を示したがこれに限られるものではない。例えば、送信対象のデータは画像データに限られるものではなく、送信形態もシリアル送信に限られない。すなわち、何らかの制御信号を表す制御コードが付加されたデータを送信／受信するデータ処理装置の構成にも本発明を適用できることは明らかである。また、そのようなデータ処理装置では、スクランブル回路２０５およびデスクランブル回路３０１によるスクランブル処理は必須ではなく、省略されてもよい。
【００４７】
従って、上記によれば、データ処理装置は、処理対象のデータに誤り訂正符号化して第一のデータを生成し、第一のデータと制御信号を表す制御コードとを用いて、制御コードが付加された送信対象のデータを生成し、送信する。ここで、データ処理装置は、送信対象のデータを生成する過程の、制御コードの付加対象のデータについて、当該制御コードと同じパターンのデータ部分を検出する。付加対象のデータからそのようなデータ部分が検出されると、データ処理装置は、誤り訂正符号化による訂正が可能な範囲で、そのデータ部分を制御コードとは異なるパターンに変換して第三のデータを生成する。また、こうして送信されたデータの受信側では、受信された送信対象のデータから制御コードを分離して得られたデータから、誤り訂正復号処理を含む処理を施して、元の処理対象のデータを取得する。
【００４８】
（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００４９】
１０１：発振器、１０２：タイミング信号発生器（ＴＧ）、１０３：画素部、１０４：送信データ処理回路、１０５：ＰＬＬ、１０６：パラレルシリアル変換器、１０７：送信ドライバ、１１０：同期信号発生器（ＳＳＧ）、１１１：受信ドライバ、１１２：シリアルパラレル変換器、１１３：ワードアライン回路、１１５：同期コード検出回路、１１６：受信データ処理回路、１２０：センサ部、１３０：画像処理部
【図１】
2020096281.tif 000003
【図２】
2020096281.tif 000004
【図３】
2020096281.tif 000005
【図４】
2020096281.tif 000006
【図５】
2020096281.tif 000007
【図６】
2020096281.tif 000008
【図７】
2020096281.tif 000009
【図８】
2020096281.tif 000010
【図９】
2020096281.tif 000011