(57)【要約】【課題】多結晶ダイヤモンド基材と半導体基板とが低い熱抵抗で接合されている半導体装置を提供する。【解決手段】多結晶ダイヤモンド基材と、半導体基板に形成された半導体素子と、前記多結晶ダイヤモンド基材と前記半導体素子との間に設けられたＳｉＣにより形成された半導体層と、を有することを特徴とする半導体装置により上記課題を解決する。【選択図】図１
2020109796.tif 000002
【特許請求の範囲】
【請求項１】
多結晶ダイヤモンド基材と、
半導体基板に形成された半導体素子と、
前記多結晶ダイヤモンド基材と前記半導体素子との間に設けられたＳｉＣにより形成された半導体層と、
を有することを特徴とする半導体装置。
【請求項２】
前記多結晶ダイヤモンド基材と前記半導体層との間には、金属層を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体層と前記半導体素子との間には、金属層を有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記金属層は、ＴｉまたはＴａを含む材料により形成されていることを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記半導体層を形成している多結晶ＳｉＣの結晶粒の大きさは、７０μｍ以上であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記半導体層の厚さは、２０ｎｍ以下であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
【請求項７】
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、ＳｉＣを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
半導体素子の一方の面を研磨する工程と、
前記半導体層の平坦面と前記半導体素子の一方の面とを直接接合する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項８】
多結晶ダイヤモンド基材の一方の面を研磨する工程と、前記半導体層を形成する工程との間に、
前記多結晶ダイヤモンド基材の一方の面の上に、金属層を形成する工程を有し、
前記金属層の上に、ＳｉＣを成膜し前記半導体層を形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、ＳｉＣを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
前記半導体層の前記平坦面の上に、金属層を形成する工程と、
半導体素子の一方の面を研磨する工程と、
前記金属層の表面と前記半導体素子の一方の面とを直接接合する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１０】
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、ＳｉＣを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
基板の一方の面を研磨する工程と、
前記半導体層の平坦面と前記基板の一方の面とを直接接合する工程と、
を有することを特徴とする基板接合方法。
【請求項１１】
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、ＳｉＣを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
前記半導体層の前記平坦面の上に、金属層を形成する工程と、
基板の一方の面を研磨する工程と、
前記金属層の表面と前記基板の一方の面とを直接接合する工程と、
を有することを特徴とする基板接合方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法及び基板接合方法に関するものである。
【背景技術】
【０００２】
半導体装置は、半導体の特性上、高温になると動作が不安定となり、特性も変化するため、放熱をするための工夫がなされている。特に、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる半導体装置は、大電流が流れるため発熱量が大きく高温になりやすいことから、放熱は特に重要である。
【０００３】
このため、熱伝導率の高いダイヤモンドヒートスプレッダとなるダイヤモンド基材の一方の面に半導体素子を直接接合し、他方の面に放熱のための金属製熱伝導体を接合した構造の放熱構造を有する半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４６５４３８９号公報
【特許文献２】特開２０１８−１２０９６３号公報
【非特許文献】
【０００５】
【非特許文献１】Jean-Paul  Crocombette  and  Lionel  Gelebart，‘Multiscale  modeling  of  the  thermal  conductivity  of  polycrystalline  silicon  Carbide’JOURNAL  OF  APPLIED  PHYSICS  106，083520  2009
【発明の概要】
【発明が解決しようとする課題】
【０００６】
直接接合では、ダイヤモンド基材の一方の面と、この面に接合される半導体素子の面を平坦化し、接触させることにより接合するものである。ダイヤモンド基材には、単結晶ダイヤモンド基材が用いられる場合が多いが、単結晶ダイヤモンド基材は極めて高価であることから、より低価格な多結晶ダイヤモンド基材を用いることが考えられている。しかしながら、ダイヤモンドは、研磨の際に結晶面により削れる度合が異なるため、多結晶ダイヤモンド基材の表面を平坦にすることは極めて困難である。このため、多結晶ダイヤモンド基材を用いて、直接接合をすることができなかった。
【０００７】
よって、ダイヤモンドヒートスプレッダとなる多結晶ダイヤモンド基材と半導体基板とが低い熱抵抗で接合されている半導体装置が求められている。
【課題を解決するための手段】
【０００８】
本実施の形態の一観点によれば、多結晶ダイヤモンド基材と、半導体基板に形成された半導体素子と、前記多結晶ダイヤモンド基材と前記半導体素子との間に設けられたＳｉＣにより形成された半導体層と、を有することを特徴とする。
【発明の効果】
【０００９】
開示の半導体装置によれば、多結晶ダイヤモンド基材と半導体基板とが低い熱抵抗で接合されている半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態における半導体装置の構造図
【図２】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図３】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図４】第１の実施の形態における半導体装置の製造方法の工程図（３）
【図５】第１の実施の形態における半導体装置の製造方法の工程図（４）
【図６】第１の実施の形態における半導体装置の製造方法の工程図（５）
【図７】第１の実施の形態における半導体装置の製造方法の工程図（６）
【図８】第２の実施の形態における半導体装置の構造図
【図９】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図１０】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図１１】第２の実施の形態における半導体装置の製造方法の工程図（３）
【図１２】第２の実施の形態における半導体装置の製造方法の工程図（４）
【図１３】第２の実施の形態における半導体装置の製造方法の工程図（５）
【図１４】第２の実施の形態における半導体装置の製造方法の工程図（６）
【図１５】第２の実施の形態における半導体装置の製造方法の工程図（７）
【図１６】第３の実施の形態における半導体装置の構造図
【図１７】第３の実施の形態における半導体装置の製造方法の工程図（１）
【図１８】第３の実施の形態における半導体装置の製造方法の工程図（２）
【図１９】第３の実施の形態における半導体装置の製造方法の工程図（３）
【図２０】第３の実施の形態における半導体装置の製造方法の工程図（４）
【図２１】第３の実施の形態における半導体装置の製造方法の工程図（５）
【図２２】第３の実施の形態における半導体装置の製造方法の工程図（６）
【図２３】第３の実施の形態における半導体装置の製造方法の工程図（７）
【発明を実施するための形態】
【００１１】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１２】
〔第１の実施の形態〕
ダイヤモンド基材を用いたヒートシンクやヒートスプレッダについて、より詳細に説明する。ダイヤモンドは、極めて熱伝導率が高いことから、ヒートシンクやヒートスプレッダとして用いることが有効である。このため、半導体素子に、ヒートシンクやヒートスプレッダとなるダイヤモンド基材を接合した半導体装置が考えられる。しかしながら、半導体素子とダイヤモンド基材とを接着剤等を用いて接合した場合には、接着剤等における熱伝導が良好ではないことから、半導体素子からダイヤモンド基材へ効率よく熱を伝えることができず、ダイヤモンド基材を用いた利点が没却される。
【００１３】
このため、単結晶ダイヤモンド基材の一方の面と、半導体素子の一方の面とを平坦化し、単結晶ダイヤモンド基材の一方の面と半導体素子の一方の面とを直接接合する方法が考えられている。直接接合においては、例えば、接合面における表面粗さＲａは、原子間力顕微鏡（ＡＦＭ：Atomic  Force  Microscope）による値で、１ｎｍ以下であることが要求されている。単結晶ダイヤモンド基材の一方の面は、同じ面方位の面であるため、一方の面を直接接合に必要な表面粗さになるように、平坦に研磨することは可能であるが、単結晶ダイヤモンド基材は極めて高価である。
【００１４】
従って、単結晶ダイヤモンド基材よりも価格の安い多結晶ダイヤモンド基材を用いることが考えられるが、ダイヤモンドは、面方位により、研磨による削れ方が大きく異なり、削れやすい面方位と削れにくい面方位とがある。このため、多結晶ダイヤモンド基材の面を研磨しても、結晶粒に対応した凹凸が生じ、表面粗さＲａが１０ｎｍ以上となり、直接接合に必要な表面粗さＲａまで平坦にすることはできない。よって、多結晶ダイヤモンド基材の面と半導体素子の面とを直接接合することができない。
【００１５】
本実施の形態は、このような状況のもので、発明者が鋭意検討を行うことによりなされたものである。
【００１６】
（半導体装置）
第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図１に示されるように、多結晶ダイヤモンド基材１０の一方の面１０ａの上に、半導体層２０が形成されており、この半導体層２０に半導体素子３０の一方の面３０ａが直接接合されている。本実施の形態においては、半導体素子３０は、半導体基板である単結晶ＳｉＣ基板に形成されており、半導体層２０は多結晶ＳｉＣであり、半導体素子３０を形成している半導体基板と半導体層２０とは、結晶構造は異なるものの、同じＳｉＣにより形成されている。多結晶ＳｉＣは比較的熱伝導率が高く、ＣＭＰにより平坦化が比較的容易であるため、半導体層２０に用いる材料としては好ましい。
【００１７】
また、半導体素子の他方の面３０ｂには、図示はしないが、ＧａＮ等の窒化物半導体によりデバイスが形成されている。また、必要に応じて多結晶ダイヤモンド基材１０の他方の面には、Ｃｕ、ＣｕＭｏ、ＣｕＷ等により形成されるパッケージ基板等が接合されているものであってもよい。
【００１８】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２〜図７に基づき説明する。
【００１９】
最初に、図２に示されるように、多結晶ダイヤモンド基材１０の一方の面１０ａをＣＭＰ（chemical  mechanical  polishing：化学機械研磨）により研磨する。多結晶ダイヤモンド基材１０には、面方位の異なる複数の結晶粒が含まれているため、ＣＭＰにより研磨された多結晶ダイヤモンド基材１０の一方の面１０ａは、平坦にはならず凹凸が生じる。従って、ＣＭＰにより研磨のなされた多結晶ダイヤモンド基材１０の一方の面１０ａは、ＡＦＭによる表面粗さＲａは１０ｎｍ以上となる。
【００２０】
次に、図３に示されるように、ＣＭＰにより研磨のなされた多結晶ダイヤモンド基材１０の一方の面１０ａの上に、半導体層２０を成膜する。半導体層２０は、多結晶ＳｉＣにより形成されており、膜厚は約１５ｎｍであり、スパッタリングまたはＣＶＤ（Chemical  Vapor  Deposition）による成膜により形成する。スパッタリングによる成膜では、多結晶ダイヤモンド基材１０を加熱しなくともよいため、熱膨張による膜剥がれ等が生じにくく、好ましい。
【００２１】
次に、図４に示されるように、多結晶ダイヤモンド基材１０の一方の面１０ａの上に成膜された半導体層２０をＣＭＰにより研磨し、表面粗さＲａが１ｎｍ以下になるまで平坦化し平坦面２０ａを形成する。半導体層２０は多結晶ＳｉＣにより形成されており、ダイヤモンドよりも硬くはなく、面方位による削れ度合の依存性が小さいため、ＣＭＰにより研磨のなされた半導体層２０の平坦面２０ａのＡＦＭによる表面粗さＲａを１ｎｍ以下にすることができる。
【００２２】
同様に、図５に示されるように、半導体層２０の平坦面２０ａと接合される半導体素子３０の一方の面３０ａを研磨し、表面粗さが１ｎｍ以下になるまで平坦化する。尚、半導体素子３０の他方の面３０ｂには、図示はしないが、ＧａＮ等の窒化物半導体によりデバイスが形成されている。半導体素子３０の厚さは、例えば、約３００μｍである。
【００２３】
次に、図６に示されるように、高真空中において、多結晶ダイヤモンド基材１０の一方の面１０ａに形成された半導体層２０の平坦面２０ａ及び半導体素子３０の一方の面３０ａに、希ガスビーム（例えばＡｒビームやＸｅビーム）を照射する。これにより、表面の汚染層や酸化層を除去することで表面にダングリングボンドを生成させて活性化させる。Ａｒビームには、例えば、Ａｒ高速原子ビーム（Ａｒ−ＦＡＢ：Ar  fast  atom  beam）等を用いることができる。
【００２４】
次に、図７に示されるように、高真空中において、希ガスビームの照射された半導体層２０の平坦面２０ａと半導体素子３０の一方の面３０ａとを接触させることにより、活性化した面同士を密着させて直接接合により接合する。この方法では、半導体層２０及び半導体素子３０におけるダングリングボンド同士が接合され結合が生じるため、界面における熱抵抗を極めて低くすることができる。
【００２５】
上記のような直接接合は、表面活性化接合（ＳＡＢ：Surface  Activating  Bonding）と呼ばれており、接着材料を用いる必要がないため、多結晶ダイヤモンド基材１０と半導体素子３０との間における熱抵抗を低くすることができる。また、結晶構造は異なるものの、半導体層２０と半導体素子３０とは、同じＳｉＣにより形成されているため、直接接合による接合がしやすい。
【００２６】
上記における説明では、半導体装置の製造方法として説明したが、本実施の形態は、半導体素子３０を単に基板と考えることができ、この場合には、上記の実施の形態は、基板接合方法とも考えることができる。具体的には、多結晶ダイヤモンド基材１０の一方の面１０ａに形成された半導体層２０をＣＭＰにより研磨し、これに接合される基板の一方の面をＣＭＰにより研磨し、半導体層２０の平坦面２０ａと基板の研磨された一方の面とを直接接合する。接合対象となる基板は単結晶基板は、半導体装置に適用する場合には、ＳｉＣ等の半導体単結晶基板となる。
【００２７】
（半導体層２０）
本実施の形態における半導体装置は、多結晶ダイヤモンド基材１０と半導体素子３０との間に多結晶ＳｉＣにより形成された半導体層２０が設けられている。多結晶ＳｉＣは、形成している結晶粒の大きさにより熱伝導率が大きく変化し、結晶粒の大きさが小さいと熱伝導率が低く、結晶粒の大きさが大きいと熱伝導率が高い。このため、半導体層２０を形成している多結晶ＳｉＣの結晶粒の大きさは、７０ｎｍ以上であることが好ましい。多結晶ＳｉＣの結晶粒の大きさが７０ｎｍ以上であれば、熱伝導率は１００Ｗ／ｍ・Ｋ以上となるため、ＡｕＳｎ等の熱伝導率が３０〜５０Ｗ／ｍ・Ｋとなる接合材を厚さが約３μｍ設けた場合と比べて格段に熱抵抗を低くすることができる。尚、多結晶ダイヤモンド基材１０と半導体素子３０との間における熱伝導の観点からは、半導体層２０の膜厚は薄い方が好ましい。よって、半導体層２０の膜厚は、２０ｎｍ以下が好ましく、更には１０ｎｍ以下が好ましく、５ｎｍ以下であることがより一層好ましい。
【００２８】
〔第２の実施の形態〕
次に、第２の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図８に示されるように、多結晶ダイヤモンド基材１０の一方の面１０ａの上に、ＴｉまたはＴａにより形成される金属層１１０が形成されており、金属層１１０の上に半導体層１２０が形成されている。この半導体層１２０の平坦面１２０ａに半導体素子の一方の面３０ａが直接接合により接合されている。半導体素子３０は、半導体基板である単結晶ＳｉＣ基板に形成されており、半導体層１２０は多結晶ＳｉＣであり、半導体素子３０を形成している半導体基板と半導体層１２０とは、結晶構造は異なるものの、同じＳｉＣにより形成されている。
【００２９】
本実施の形態においては、ＴｉまたはＴａの金属層１１０を形成することにより、直接接合の際に照射されるＡｒビームにより多結晶ダイヤモンド基材１０がダメージを受けることを防ぐことができる。ダイヤモンドにＡｒビームを直接照射すると、照射された部分がアモルファスになるため、物理的強度が低下したり、接合強度が低下してしまう場合がある。しかしながら、本実施の形態においては、多結晶ダイヤモンド基材１０がアモルファス化することを防ぐことができ、半導体装置の信頼性を向上させることができる。
【００３０】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図９〜図１４に基づき説明する。
【００３１】
最初に、図９に示されるように、多結晶ダイヤモンド基材１０の一方の面１０ａをＣＭＰにより研磨する。
【００３２】
次に、図１０に示されるように、ＣＭＰにより研磨のなされた多結晶ダイヤモンド基材１０の一方の面１０ａの上に、金属層１１０を成膜する。金属層１１０は、スパッタリングにより成膜されたＴｉまたはＴａにより形成する。
【００３３】
次に、図１１に示されるように、金属層１１０の上に、半導体層１２０を成膜する。半導体層１２０は、多結晶ＳｉＣにより形成されており、スパッタリングまたはＣＶＤによる成膜により形成する。
【００３４】
次に、図１２に示されるように、多結晶ダイヤモンド基材１０の一方の面１０ａの上の金属層１１０の上に成膜された半導体層１２０をＣＭＰにより研磨し、表面粗さＲａが１ｎｍ以下になるまで平坦化し平坦面１２０ａを形成する。
【００３５】
同様に、図１３に示されるように、半導体層２０の平坦面２０ａと接合される半導体素子３０の一方の面３０ａを研磨し、表面粗さが１ｎｍ以下になるまで平坦化する。
【００３６】
次に、図１４に示されるように、高真空中において、多結晶ダイヤモンド基材１０の一方の面１０ａの金属層１１０の上の半導体層１２０の平坦面１２０ａ及び半導体素子３０の一方の面３０ａに、希ガスビーム（例えばＡｒビームやＸｅビーム）を照射する。これにより、表面の汚染層や酸化層を除去することで表面にダングリングボンドを生成させて活性化させる。本実施の形態においては、ＴｉまたはＴａにより金属層１１０が形成されているため、Ａｒビームを照射した際に多結晶ダイヤモンド基材１０がダメージを受けることを防ぐことができる。
【００３７】
次に、図１５に示されるように、高真空中において、希ガスビームの照射された半導体層１２０の平坦面１２０ａと半導体素子３０の一方の面３０ａとを接触させることにより、活性化した面同士を密着させて直接接合により接合する。この方法では、半導体層２０及び半導体素子３０におけるダングリングボンド同士が接合され結合が生じるため、界面における熱抵抗を極めて低くすることができる。
【００３８】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００３９】
〔第３の実施の形態〕
次に、第３の実施の形態における半導体装置について説明する。
本実施の形態における半導体装置は、図１６に示されるように、多結晶ダイヤモンド基材１０の一方の面１０ａの上に、多結晶ＳｉＣにより半導体層２０が形成されており、半導体層２０の平坦面２０ａの上に、金属層２３０が形成されている。金属層２３０は、ＴｉまたはＴａにより形成されており、この金属層２３０の表面２３０ａに、半導体素子３０の一方の面３０ａが直接接合により接合されている。
【００４０】
本実施の形態においては、ＴｉまたはＴａの金属層２３０を形成することにより、直接接合の際に照射されるＡｒビームにより多結晶ダイヤモンド基材１０がダメージを受けることを防ぐことができる。金属層２３０を形成しているＴｉやＴａはＡｒビームが照射されても、殆ど削れることはないため、多結晶ダイヤモンド基材１０の一方の面１０ａにおけるアモルファス化を防ぐことができる。
【００４１】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１７〜図２３に基づき説明する。
【００４２】
最初に、図１７に示されるように、多結晶ダイヤモンド基材１０の一方の面１０ａをＣＭＰにより研磨する。
【００４３】
次に、図１８に示されるように、ＣＭＰにより研磨のなされた多結晶ダイヤモンド基材１０の一方の面１０ａの上に、半導体層２０を成膜する。
【００４４】
次に、図１９に示されるように、多結晶ダイヤモンド基材１０の一方の面１０ａの上に成膜された半導体層２０をＣＭＰにより研磨し、表面粗さＲａが１ｎｍ以下になるまで平坦化し平坦面２０ａを形成する。
【００４５】
次に、図２０に示されるように、半導体層２０の平坦面２０ａの上に、金属層２３０を成膜する。金属層２３０は、スパッタリングにより成膜されたＴｉまたはＴａにより形成する。
【００４６】
同様に、図２１に示されるように、金属層２３０と接合される半導体素子３０の一方の面３０ａを研磨し、表面粗さが１ｎｍ以下になるまで平坦化する。
【００４７】
次に、図２２に示されるように、高真空中において、多結晶ダイヤモンド基材１０の一方の面１０ａの半導体層１２０の上の金属層２３０の表面２３０ａ及び半導体素子３０の一方の面３０ａに、希ガスビーム（例えばＡｒビームやＸｅビーム）を照射する。これにより、表面の汚染層や酸化層を除去することで表面にダングリングボンドを生成させて活性化させる。本実施の形態においては、ＴｉまたはＴａにより金属層２３０が形成されているため、Ａｒビームを照射した際に多結晶ダイヤモンド基材１０がダメージを受けることを防ぐことができる。
【００４８】
次に、図２３に示されるように、高真空中において、希ガスビームの照射された金属層２３０の表面２３０ａと半導体素子３０の一方の面３０ａとを接触させることにより、活性化した面同士を密着させて直接接合により接合する。この方法では、金属層２３０及び半導体素子３０におけるダングリングボンド同士が接合され結合が生じるため、界面における熱抵抗を極めて低くすることができる。
【００４９】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００５０】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００５１】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
多結晶ダイヤモンド基材と、
半導体基板に形成された半導体素子と、
前記多結晶ダイヤモンド基材と前記半導体素子との間に設けられたＳｉＣにより形成された半導体層と、
を有することを特徴とする半導体装置。
（付記２）
前記多結晶ダイヤモンド基材と前記半導体層との間には、金属層を有することを特徴とする付記１に記載の半導体装置。
（付記３）
前記半導体層と前記半導体素子との間には、金属層を有することを特徴とする付記１に記載の半導体装置。
（付記４）
前記金属層は、ＴｉまたはＴａを含む材料により形成されていることを特徴とする付記２または３に記載の半導体装置。
（付記５）
前記半導体素子は、ＳｉＣ基板に形成されたものであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記半導体層は、多結晶ＳｉＣにより形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記半導体層を形成している多結晶ＳｉＣの結晶粒の大きさは、７０μｍ以上であることを特徴とする付記６に記載の半導体装置。
（付記８）
前記半導体層の厚さは、２０ｎｍ以下であることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、ＳｉＣを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
半導体素子の一方の面を研磨する工程と、
前記半導体層の平坦面と前記半導体素子の一方の面とを直接接合する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１０）
多結晶ダイヤモンド基材の一方の面を研磨する工程と、前記半導体層を形成する工程との間に、
前記多結晶ダイヤモンド基材の一方の面の上に、金属層を形成する工程を有し、
前記金属層の上に、ＳｉＣを成膜し前記半導体層を形成することを特徴とする付記９に記載の半導体装置の製造方法。
（付記１１）
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、ＳｉＣを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
前記半導体層の前記平坦面の上に、金属層を形成する工程と、
半導体素子の一方の面を研磨する工程と、
前記金属層の表面と前記半導体素子の一方の面とを直接接合する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１２）
前記金属層は、ＴｉまたはＴａを含む材料により形成されていることを特徴とする付記１０または１１に記載の半導体装置の製造方法。
（付記１３）
前記金属層は、スパッタリングによる成膜により形成されていることを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４）
前記直接接合は、
前記半導体層の平坦面及び前記半導体素子の一方の面に希ガスビームを照射する工程と、
前記希ガスビームの照射された前記半導体層の平坦面と前記半導体素子の一方の面とを接触させ接合する工程と、
を有することを特徴とする付記９または１０に記載の半導体装置の製造方法。
（付記１５）
前記直接接合は、
前記金属層の表面及び前記半導体素子の一方の面に希ガスビームを照射する工程と、
前記希ガスビームの照射された前記金属層の表面と前記半導体素子の一方の面とを接触させ接合する工程と、
を有することを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１６）
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、ＳｉＣを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
基板の一方の面を研磨する工程と、
前記半導体層の平坦面と前記基板の一方の面とを直接接合する工程と、
を有することを特徴とする基板接合方法。
（付記１７）
多結晶ダイヤモンド基材の一方の面を研磨する工程と、前記半導体層を形成する工程との間に、
前記多結晶ダイヤモンド基材の一方の面の上に、金属層を形成する工程を有し、
前記金属層の上に、ＳｉＣを成膜し前記半導体層を形成することを特徴とする付記１６に記載の基板接合方法。
（付記１８）
多結晶ダイヤモンド基材の一方の面を研磨する工程と、
前記多結晶ダイヤモンド基材の一方の面の上に、ＳｉＣを成膜し半導体層を形成する工程と、
前記半導体層の表面を研磨し平坦面を形成する工程と、
前記半導体層の前記平坦面の上に、金属層を形成する工程と、
基板の一方の面を研磨する工程と、
前記金属層の表面と前記基板の一方の面とを直接接合する工程と、
を有することを特徴とする基板接合方法。
（付記１９）
前記直接接合は、
前記半導体層の平坦面及び前記基板の一方の面に希ガスビームを照射する工程と、
前記希ガスビームの照射された前記半導体層の平坦面と前記基板の一方の面とを接触させ接合する工程と、
を有することを特徴とする付記１６または１７に記載の基板接合方法。
（付記２０）
前記直接接合は、
前記金属層の表面及び前記基板の一方の面に希ガスビームを照射する工程と、
前記希ガスビームの照射された前記金属層の表面と前記基板の一方の面とを接触させ接合する工程と、
を有することを特徴とする付記１８に記載の基板接合方法。
【符号の説明】
【００５２】
１０        多結晶ダイヤモンド基材
１０ａ      一方の面
２０        半導体層
２０ａ      平坦面
３０        半導体素子
３０ａ      一方の面
３０ｂ      他方の面
【図１】
2020109796.tif 000003
【図２】
2020109796.tif 000004
【図３】
2020109796.tif 000005
【図４】
2020109796.tif 000006
【図５】
2020109796.tif 000007
【図６】
2020109796.tif 000008
【図７】
2020109796.tif 000009
【図８】
2020109796.tif 000010
【図９】
2020109796.tif 000011
【図１０】
2020109796.tif 000012
【図１１】
2020109796.tif 000013
【図１２】
2020109796.tif 000014
【図１３】
2020109796.tif 000015
【図１４】
2020109796.tif 000016
【図１５】
2020109796.tif 000017
【図１６】
2020109796.tif 000018
【図１７】
2020109796.tif 000019
【図１８】
2020109796.tif 000020
【図１９】
2020109796.tif 000021
【図２０】
2020109796.tif 000022
【図２１】
2020109796.tif 000023
【図２２】
2020109796.tif 000024
【図２３】
2020109796.tif 000025