(57)【要約】      （修正有）【課題】静消費電力を削減することができる半導体装置及び半導体装置の制御方法を提供する。【解決手段】電源制御信号制御部２１は、ＦＬＡＳＨ２０の設定に応じて、システム起動時における選択経路を、電源ドメインＡおよび電源ドメインＢそれぞれに配置されたマルチプレクサ２５、２６に通知する。マルチプレクサは、電源制御信号制御部２１から指示された経路を用いて、電源ドメインＡと電源ドメインＢとの間の通信を行う。電源ドメインＡに配置された遅延モニタ１６および電源ドメインＢに配置された遅延モニタ１７それぞれが出力するカウンタ値を比較する。ここで、カウント値とは、供給される電圧に応じて値が変わり、理論的には、供給電圧値が同じであれば、多少の誤差を含むものの、ほぼ同じ値となる。これにより、電源制御信号（ＰＷＲＣＴＬ信号）が１’ｂ０であることが電源ドメインＡおよび電源ドメインＢそれぞれのマルチプレクサに通知される。【選択図】図４
2020098553.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源領域に配置された第１の遅延モニタと、
前記第１の電源領域に配置された遅延制御部と、
第２の電源領域に配置された第２の遅延モニタと、
前記第２の電源領域に配置されたレベルシフト部と、
前記第１の電源領域と前記第２の電源領域との間に配置され前記遅延制御部を含む第１のパスと、
前記レベルシフト部に電源を供給する電源制御部と、
前記第１の電源領域と前記第２の電源領域との間に配置され前記第１のパスとは異なる第２のパスと、
前記第１の電源領域に配置され前記第１のパスと前記第２のパスのいずれかを選択可能に構成された第１のマルチプレクサと、
前記第２の電源領域に配置され前記第１のパスと前記第２のパスのいずれかを選択可能に構成された第２のマルチプレクサと、
前記第１の遅延モニタが出力する第１のカウント値と前記第２の遅延モニタが出力する第２のカウント値との比較結果に応じて前記第１のパスまたは前記第２のパスのいずれかを選択するパス選択指示部と、を備え、
前記第１のカウント値と前記第２のカウント値の差が所定の値以上であったとき、前記パス選択指示部は、前記第１および第２のマルチプレクサに前記第１のパスの選択を指示すると共に、前記電源制御部に前記レベルシフト部への給電を指示する、半導体装置。
【請求項２】
前記第１のカウント値と前記第２のカウント値の差が前記所定の値未満であったとき、前記パス選択指示部は、前記第１および第２のマルチプレクサに前記第２のパスの選択を指示する、請求項１に記載の半導体装置。
【請求項３】
記憶部をさらに備え、
前記パス選択指示部は、前記記憶部に格納されたデータに基づき初期状態を設定可能に構成された、請求項１乃至２のいずれか１項に記載の半導体装置。
【請求項４】
前記所定の値は、前記第１のカウント値と前記第２のカウント値の差であり、前記第１のカウント値及び前記第２のカウント値それぞれに対する比率が１０％未満であるとき、前記パス選択指示部は、所定値未満であると判断する、請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１のカウント値は前記第１の電源領域に供給される電圧値に応じて決定し、前記第２のカウント値は前記第２の電源領域に供給される電圧値に応じて決定される、請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
第１の電源領域および第２の電源領域との間に遅延回路を含む第１のパスと、
前記第１の電源領域および前記第２の電源領域との間に前記遅延回路を含まない第２のパスと、
前記第１のパスと前記第２のパスに接続された電源制御部と、
前記第１のパスまたは前記第２のパスのいずれかを選択するパス選択指示部と、
を備え、
前記第１の電源領域に配置された第１の回路と、前記第２の電源領域に配置された第２の回路との通信を制御する半導体装置の制御方法であって、
前記第１の電源領域における第１の遅延量と、前記第２の電源領域における第２の遅延量を測定する測定ステップと、
前記第１の遅延量と前記第２の遅延量の差を所定の値と比較する比較ステップと、
前記第１の遅延量と前記第２の遅延量の差が前記所定の値以上であった場合、前記第１のパスを選択し、前記電源制御部への通電を行う通電ステップと、
を備えた、半導体装置の制御方法。
【請求項７】
前記第１の遅延量と前記第２の遅延量の差が前記所定の値未満であった場合、
前記第２のパスを選択する第２の選択ステップ、
をさらに備えた、請求項６に記載の半導体装置の制御方法。
【請求項８】
記憶部に格納されたデータに基づき初期状態を設定する初期状態設定ステップ、をさらに備えた、請求項６乃至７のいずれか１項に記載の半導体装置の制御方法。
【請求項９】
前記所定の値は、前記第１の遅延量と前記第２の遅延量の差であり、前記第１の遅延量及び前記第２の遅延量それぞれに対する比率が１０％未満であるとき、前記パス選択指示部は、所定値未満であると判断する、請求項６乃至８のいずれか１項に記載の半導体装置の制御方法。
【請求項１０】
前記第１の遅延量は前記第１の電源領域に供給される電圧値に応じて決定し、前記第２の遅延量は前記第２の電源領域に供給される電圧値に応じて決定される、請求項６乃至９のいずれか１項に記載の半導体装置の制御方法。
【請求項１１】
第１の電源領域に配置された第１の回路と、
第２の電源領域に配置された第２の回路と、
遅延制御部と、
前記第１の電源領域と前記第２の電源領域との間に配置され前記遅延制御部を含む第１のパスと、
前記第１のパス上に配置されたレベルシフト部と、
前記第１の電源領域と前記第２の電源領域との間に配置される第２のパスと、
前記第１のパスと前記第２のパスとを切り替えるパス選択指示部と、を備え、
前記第１の電源領域と前記第２の電源領域に所定の電圧値以上の差があったとき、
前記レベルシフト部は通電され、前記第１の回路は前記第１のパスを介して前記第２の回路との通信を行う、半導体装置。
【請求項１２】
前記第１の電源領域と前記第２の電源領域の電圧差が前記所定の電圧値未満であったとき、前記レベルシフト部への通電を停止し、前記第１の回路は前記第２のパスを介して前記第２の回路との通信を行う、請求項１１に記載の半導体装置。
【請求項１３】
記憶部をさらに備え、
前記パス選択指示部は、前記記憶部に格納されたデータに基づき初期状態を設定可能に構成された、請求項１１乃至１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記所定の値は、前記第１の電源領域に供給される電圧値と前記第２の電源領域に供給される電圧との差であり、前記第１の電源領域及び前記第２の電源領域それぞれに供給される電圧値それぞれとの比率が１０％未満であるとき、前記パス選択指示部は、所定値未満であると判断する、請求項１１乃至１３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及び半導体装置の制御方法に関する。
【背景技術】
【０００２】
近年、ＭＣＵ（Ｍｉｃｒｏ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）の回路規模増大、動作周波数の高速化に伴い、ＭＣＵを搭載した制御装置において、ＭＣＵ自体の発熱量が問題となっている。とりわけ、エンジン制御を司る車載向けのＭＣＵは、多大な電力消費を伴う製品が開発されており、これを最終製品に搭載する自動車メーカーや部品メーカー（Ｔｉｅｒ１）各社においては、機能安全の規格を満足する製品を市場に供給するため、消費電流抑制に対する意識が徐々に高まっている。
【０００３】
動作周波数、製造ばらつき、温度変化に応じて電源電圧を制御する、ＡＶＳ（Ａｄａｐｔｉｖｅ  Ｖｏｌｔａｇｅ  Ｓｃａｌｉｎｇ）電源制御技術が広く行われている。この技術は、要求される性能を満たしながら、単位性能当たりの消費エネルギーを削減する。
【０００４】
ＡＶＳ電源制御技術は、半導体装置全体に対して適用することができる。また、半導体装置を複数の回路ブロックに分割し、各回路ブロックの負荷分散を考慮して、各回路ブロックの電源を制御することもできる。具体的には、各回路ブロックの電源を独立に設け、各回路ブロックそれぞれを電源ドメインとし、少なくとも１つの電源ドメインは個別に電源電圧を制御する。これを多電源ＡＶＳ制御技術と称す。
【０００５】
多電源ＡＶＳ制御技術は、電源ドメイン間で電源電圧の異なる状態が生じるため、電源ドメイン間で通信を行う場合には、図１３に示すように、信号のレベルを変換するレベルシフタ３（Ｌｅｖｅｌ  Ｓｈｉｆｔｅｒ。以降、Ｌ／Ｓと略す。）を、通信を行う電源ドメインのいずれかに配置する。
【０００６】
また、Ｌ／Ｓは、単純な論理ゲート素子に比べて遅延ばらつきが少なくない。このため、Ｌ／Ｓ挿入経路の動作周波数が高速である場合、動作最高周波数時間のタイミングを間に合わせるべく、図１３に示すように高駆動能力バッファ群２が挿入される。しかしながら、これらの高駆動能力バッファ群２を挿入することで、消費電流が増加することが知られている。
【０００７】
特許文献１には、それぞれ異なる電源電圧が供給される複数の電源ドメイン（電源領域とも称す。）と、各電源ドメイン間に設けられた非同期ブリッジ（Ｌ／Ｓ）を備え、各電源ドメインに供給される電源電圧を動的に変更する半導体集積回路が開示されている。特許文献１に開示された技術は、複数の電源ドメインが異電源に接続されていることを前提とした技術である。
【０００８】
より詳細には、特許文献１は、供給される電源電圧が、２つの電源ドメイン共に同じ電源ソースである場合、両電源ドメイン間の通信を、Ｌ／Ｓをバイパスして行うことで、タイミング収束性向上を図る技術を開示するものである。
【０００９】
しかしながら、特許文献１に開示された技術は、非同期ブリッジ（Ｌ／Ｓ）をバイパスするものの、該非同期ブリッジへの電源供給を止めることができない。そのため、十分な省電力化を行えないという問題がある。
【００１０】
特許文献２には、リングオシレータおよびカウンタを有する遅延モニタ回路を設け、電源電圧に応じて変化するリングオシレータの周波数の変化を、出力信号の変化をカウントすることにより回路の遅延量を測定する技術が知られている。
【００１１】
特許文献２には、電源ドメイン内に遅延モニタ回路を備え、遅延モニタからの遅延情報(カウンタ値)に応じて電源電圧を制御する事で、該当電源ドメイン内に配置された素子が誤動作しないよう、必要最小限の電源電圧を供給する技術が開示されている。
【００１２】
しかしながら、特許文献２に開示された技術は、電源ドメイン内の供給電圧を下げる事はできるものの、電源供給そのものを断つ事はできない。即ち、特許文献１に開示された技術において、バイパス経路を選択した時に、非同期ブリッジ部６に存在する素子への電源供給を断つことはできないため、省電力を図ることはできない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−２０４２７１号公報
【特許文献２】特開２００４−１７９３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上述の通り、それぞれが異なる電源電圧を供給される複数の電源ドメインを備え、複数の電源ドメイン間の通信を行うために電源ドメイン間に配置されたＬ／Ｓを含む接続経路をバイパスした場合、Ｌ／Ｓへの電源供給を、断つことはできないという問題がある。即ち、省電力を図れないという問題がある。
【００１５】
その他の課題と新規な特徴は、本願明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
一実施の形態によれば、半導体装置は、第１の電源領域に配置された第１の遅延モニタと、第２の電源領域に配置された第２の遅延モニタと、前記第１の電源領域と前記第２の電源領域との間に配置され遅延回路を含む第１のパスと、前記第１のパス上に配置されたレベルシフタと、前記レベルシフタに接続するレベルシフタ制御部と、前記第１の電源領域と前記第２の電源領域との間に配置される第２のパスと、前記第１の電源領域に配置され前記第１のパスと前記第２のパスのいずれかを選択可能に構成された第１のセレクタと、前記第２の電源領域に配置され前記第１のパスと前記第２のパスのいずれかを選択可能に構成された第２のセレクタと、前記第１の遅延モニタが出力する第１のカウント値と前記第２の遅延モニタが出力する第２のカウント値とを比較する遅延カウンタ値比較部と、を備え、前記第１のカウント値と前記第２のカウント値の差が所定の値以上であったとき、前記遅延カウンタ値比較部は、前記第１および第２のセレクタに前記第１のパスの選択を指示すると共に、前記レベルシフタ制御部に前記レベルシフタを含む経路に存在するバッファ群への給電を行うように指示する。
【発明の効果】
【００１７】
前記一実施の形態によれば、消費電力を削減することができる。より詳細には、静消費電力を削減することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、実施の形態１にかかる半導体装置の構成図である。
【図２】図２は、実施の形態１にかかる、高駆動能力バッファ群の電源制御を行う回路構成図である。
【図３】図３は、実施の形態１にかかる、電源電圧が異なる複数の電源ドメイン間の通信においてＬ／Ｓを備えた経路を選択したときの態様を示す図である。
【図４】図４は、実施の形態１にかかる、電源電圧が異なる複数の電源ドメイン間の通信においてＬ／Ｓを備えた経路をバイパスしたときの態様を示す図である。
【図５】図５は、実施の形態２にかかる半導体装置の構成図である。
【図６】図６は、実施の形態２にかかる、高駆動能力バッファ群の段数制御に着目した回路構成図である。
【図７】図７は、実施の形態２にかかる、電源ドメインＡと電源ドメインＢの電源電圧が同じ場合に、Ｌ／Ｓを有する経路をバイパスする態様を示す図である。
【図８】図８は、実施の形態２の変形例１にかかる、電源ドメインＡと電源ドメインＢの電源電圧が異なる環境下で、動作周波数が低速に設定されていた場合に、Ｌ／Ｓを有する経路を選択する態様を示す図である。
【図９】図９は、実施の形態２の変形例２にかかる、電源ドメインＡと電源ドメインＢの電源電圧が異なる環境下で、動作周波数が中速に設定されていた場合に、Ｌ／Ｓを有する経路を選択する態様を示す図である。
【図１０】図１０は、実施の形態２の変形例３にかかる、電源ドメインＡと電源ドメインＢの電源電圧が異なる環境下で、動作周波数が高速に設定されていた場合に、Ｌ／Ｓを有する経路を選択する態様を示す図である。
【図１１】図１１は、実施の形態２及び実施の形態２の変形例１乃至３にかかる、選択された経路およびバッファ制御信号に関する真理値表である。
【図１２】図１２は、実施の形態３にかかる複数の電源領域間で通信を行う態様を示す図である。
【図１３】図１３は、多電源ＡＶＳ制御技術におけるＬ／Ｓを含む構成図である。
【発明を実施するための形態】
【００１９】
説明の明確化のため、以下の記載および図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００２０】
＜実施の形態１＞
＜半導体装置の構成図＞
図１に実施の形態１の半導体装置の構成図を示す。実施の形態１では、ＭＣＵ１１は中央演算処理装置（ＣＰＵ）１２と、動作クロックを供給するＰＬＬ１９と、電源供給源を個別に設定可能な電源ドメインＡおよび電源ドメインＢと、電源遮断と関係なく常に電源供給される事が保証されている常時通電領域Ｃと、を備える。ＣＰＵ１２及びＰＬＬ１９は、電源遮断可能な電源領域に配置されている場合もあるが、常時通電領域Ｃに配置されていても構わない。
【００２１】
電源ドメインＡは、高駆動能力バッファ群を有するセレクタ部１４と、遅延モニタ１６と、高駆動能力バッファ群の電源を制御する電源制御部（ＰＳＷ）１８、フリップフロップＦＦ２３と、を備える。電源ドメインＢは、高駆動能力バッファ群を有するセレクタ部１５と、遅延モニタ１７、フリップフロップＦＦ２４と、を備える。常時通電領域Ｃは、電源制御信号生成器２１と、遅延カウンタ値比較器２２と、プログラムを記憶するＦＬＡＳＨ２０と、を備える。電源制御信号生成器２１は、各遅延モニタ１６及び遅延モニタ１７から出力されるカウンタ値を比較する遅延カウンタ値比較器２２及びＦＬＡＳＨ２０の出力値との比較結果に応じて、電源制御信号を生成する。
【００２２】
セレクタ部１４は電源ドメインＡのＦＦ２３から電源ドメインＢのＦＦ２４へのデータ転送経路上に存在しており、セレクタ部１５に存在する電源ドメインＡから電源ドメインＢへの電圧変換を担うＬ／Ｓ（図示せず。）を有する経路と、Ｌ／Ｓをバイパスする経路と、電源制御信号生成器２１が出力する電源制御信号（ＰＷＲＣＴＲＬ信号）によって、前述の２つの経路の切り替えを行うセレクタ（図示せず）と、を有する。
【００２３】
遅延モニタ１６は電源ドメインＡに供給される電源（図示せず）により駆動し、内蔵するＲＯＳＣ（図示せず）によってカウンタを動作させ、カウンタ値を出力する。遅延モニタ１７は電源ドメインＢに供給される電源（図示せず）により駆動し、内蔵するＲＯＳＣによってカウンタを動作させ、カウンタ値を出力する。なお、カウンタ値は供給電圧に依存して値が変わるが、同じ電源供給源であれば、誤差とみなせる範囲内で変動する。
【００２４】
電源制御部（ＰＳＷ）１８は、電源制御信号生成器２１から出力される電源制御信号（ＰＷＲＣＴＲＬ信号）に応じて、ＰＭＯＳ＿Ｓｗｉｔｃｈ（図示せず）を制御し、セレクタ部１４に存在するバッファ群への電源の遮断または供給を行う。ＰＭＯＳ＿Ｓｗｉｔｃｈは、配置されている電源ドメインＡからの電源供給を受けた後、ローカルな電源としてＰｏｗｅｒ＿Ａ０＿ｄｏｍａｉｎを生成し、電源制御信号（ＰＷＲＣＴＲＬ信号）が１’ｂ０の時に、高駆動能力バッファ群へ電源を供給する。電源制御信号（ＰＷＲＣＴＲＬ信号）が１’ｂ１の時は、高駆動能力バッファ群への電源供給を遮断する。
【００２５】
ＦＬＡＳＨ２０は、例えば不揮発性記憶装置であり、任意のデータを保持することができる。ＭＣＵ１１の起動時に、保持している値を読み出す事で、ＣＰＵ１２を介すことなく、システム起動初期状態を設定する事ができる。
【００２６】
遅延カウンタ値比較器２２は、電源ドメインＡに配置された遅延モニタ１６、電源ドメインＡに供給される電源とは異なる電源が供給される電源ドメインＢに配置された遅延モニタ１７からの出力カウンタ値を比較し、その結果を電位差判定結果として電源制御信号生成器２１に通知する。より詳細には、その差が所定の値未満であった場合に、電源ドメインＡと電源ドメインＢが同電位であると判定し、電源制御信号生成器２１に通知する。逆に、その差が所定の値以上であった場合に、電源ドメインＡと電源ドメインＢが異電位であると判定し、電源制御信号生成器２１に通知する。また比較が完了していない場合には、比較処理が完了していないことを電源制御信号生成器２１に通知する。
【００２７】
ここで、所定の値とは、例えば、遅延モニタ１６および遅延モニタ１７それぞれが出力するカウンタ値の差であり、例えば、その差が、遅延モニタ１６の出力カウンタ値及び遅延モニタ１７の出力カウンタ値それぞれに対する比率が共に１０％未満であるとき、所定の値未満であると判断することができる。逆にこの条件を満たさないときに、所定の値以上であると判断することができる。
【００２８】
また、所定の値として、遅延モニタ１６および遅延モニタ１７それぞれが出力するカウンタ値の差に関して、例えばその差から換算される電位差を持つ信号同士を接続した際の消費電流量が、全く同電位である信号同士を接続した場合と比較して５%未満となるように設定し、所定の値未満か所定の値以上かを判断する基準としても良い。
【００２９】
電源制御信号生成器２１は、遅延カウンタ値比較器２２からの電位差判定結果に基づき、比較処理が完了していない場合は、ＦＬＡＳＨ２０から読み出した初期状態を設定する。逆に、比較処理が完了している場合は、比較結果に基づいて、電源制御信号（ＰＷＲＣＴＲＬ信号）を出力する。電源制御信号（ＰＷＲＣＴＲＬ信号）は、異なる電源ドメイン間が同電位であると判定した場合には１’ｂ１を出力し、同電位でないと判定した場合には１’ｂ０を出力する。
【００３０】
＜高駆動能力バッファ群の電源制御に着目した回路構成図＞
図２に高駆動能力バッファ群の電源制御に着目した回路構成図を示す。また、Ｌ／Ｓと高駆動能力バッファ群を有する経路、及びそれらを有さないバイパス経路の２つの経路を選択する動作の態様について、図３及び図４を用いて説明する。
【００３１】
図３は、実施の形態１において、電源ドメインＡと電源ドメインＢの電源電圧が異なると判定され、Ｌ／Ｓを備えた経路を選択したときの態様を示している。  
（１）電源制御信号制御部２１は、ＦＬＡＳＨ２０の設定に応じて、システム起動時における選択経路を、電源ドメインＡおよび電源ドメインＢそれぞれに配置されたマルチプレクサに通知する。  
（２）マルチプレクサは、電源制御信号制御部２１から指示された経路を用いて、電源ドメインＡと電源ドメインＢとの間の通信を行う。  
（３）電源ドメインＡに配置された遅延モニタ１６および電源ドメインＢに配置された遅延モニタ１７それぞれが出力するカウンタ値を比較する。ここで、カウント値とは、供給される電圧に応じて値が変わり、理論的には、供給電圧値が同じであれば、多少の誤差を含むものの、ほぼ同じ値となる。  
（４）ここでは、カウンタ１６のカウンタ値とカウンタ１７のカウント値の差分が、所定の値以上であるものとする。即ち、電源ドメインＡと電源ドメインＢに供給される電源が異電源とみなせる場合である。  
（５）これにより、電源制御信号（ＰＷＲＣＴＬ信号）が１’ｂ０であることが電源ドメインＡおよび電源領域Ｂそれぞれのマルチプレクサに通知される。そして、各素子の状態は、電源制御部（ＰＳＷ）がＯＮ状態、Ｐｏｗｅｒ＿Ａ＿０がＯＮ状態、第２Ｌ／Ｓが検知状態、第１Ｌ／Ｓが入力値を出力（ｅｎａｂｌｅ）となる。  
（６）電源制御信号（ＰＷＲＣＴＬ）が１’ｂ０であることによって、Ｌ／Ｓ経路が選択される。このとき、Ｐｏｗｅｒ＿Ａ＿０が給電される事で、セレクタ部１４に配置された高駆動能力バッファ群も動作する。
【００３２】
図４は、実施の形態１において、電源ドメインＡと電源ドメインＢの電源電圧が同じであると判定された場合に、Ｌ／Ｓを備えた経路をバイパスするときの態様を示している。
（１）電源制御信号制御部２１は、ＦＬＡＳＨ１０の設定に応じて、システム起動時における選択経路を、電源ドメインＡおよび電源ドメインＢそれぞれに配置されたマルチプレクサに通知する。  
（２）マルチプレクサは、電源制御信号制御部２１から指示された経路を用いて、電源ドメインＡと電源ドメインＢとの間の通信を行う。  
（３）電源ドメインＡに配置された遅延モニタ１６および電源ドメインＢに配置された遅延モニタ１７が出力するカウンタ値を比較する。ここで、カウント値とは、供給される電圧に応じて値が変わり、理論的には、供給電圧値が同じであれば、多少の誤差を含むものの、ほぼ同じ値となる。  
（４）ここでは、カウンタ１６のカウンタ値とカウンタ１７のカウント値の差分が、所定の値未満であるものとする。即ち、電源ドメインＡと電源ドメインＢに供給される電源が同一電源とみなせる場合である。  
（５）これにより、電源制御信号（ＰＷＲＣＴＬ信号）＝１’ｂ１が電源ドメインＡおよび電源領域Ｂそれぞれのマルチプレクサに通知される。そして、各素子の状態は、電源制御部（ＰＳＷ）がＯＦＦ状態、Ｐｏｗｅｒ＿Ａ＿０がＯＦＦ状態、第２Ｌ／Ｓが非検知状態、第１Ｌ／Ｓがクリンチ状態、となる。  
（６）電源制御信号（ＰＷＲＣＴＬ）が１’ｂ１であることによって、Ｌ／Ｓ経路がバイパスされる。このとき、セレクタ部１４に配置された高駆動能力バッファ群への電源供給が遮断されることから、静消費電流が削減される。
【００３３】
以上、実施の形態１について説明した。マイクロコントローラ１１（ＭＣＵ１１）では、異なる電源ドメインに対して同じ電源が供給されている場合、異電源信号接続を想定して挿入された高駆動能力バッファ群を経由することなく異電源ドメイン間の通信を行うことで、静消費電力を削減し発熱量を抑える事ができる。より詳細には、異なる電源領域にそれぞれ遅延モニタ回路を実装し、それらが出力する遅延カウンタ値を比較する事で、ＣＰＵを介さずに、経路の選択を動的に行うことができる。また。ＦＬＡＳＨ２０に設定した情報を経路選択に用いる事で、ＭＣＵ１１起動後ＣＰＵ１２が命令を発行できる状態になるまでの期間においても、任意の経路を選択する事が可能となる。
【００３４】
＜実施の形態２＞
図５は、実施の形態２にかかる半導体装置の構成図を示す。実施の形態２では、実施の形態１に対して、常時通電ドメインＣに、システム動作周波数設定を担う動作周波数制御部３０とバッファ段数制御部３１を新たに備えた点が異なる。
【００３５】
動作周波数制御部３０は、ＭＣＵ１のシステム起動時にＦＬＡＳＨ２０から設定を参照し、システム起動後はＣＰＵ１２によって設定が更新されることで、システム動作周波数を設定する。
【００３６】
バッファ段数制御部３１は、システム動作周波数設定及び電源制御信号（ＰＷＲＣＴＲＬ信号）より動作周波数に対して必要最低限の駆動バッファ数を選択するバッファ制御信号（ＢＵＦＣＴＲＬ信号）を生成して出力する。
【００３７】
実施の形態１に示すセレクタ部１４を構成する高駆動能力バッファ群は、スイッチによって段階的にバッファ数を切り替えられるよう構成されている。また、スイッチは電源制御信号（ＰＷＲＣＴＲＬ信号）及びバッファ制御信号（ＢＵＦＣＴＲＬ信号）によって、ＯＮ、ＯＦＦが切り替えられる。
【００３８】
実施の形態２に示す高駆動能力バッファ群は、システムが許容する最大の周波数で動作している場合は全ての高駆動能力バッファを通過し、周波数が低減するにつれて、通信経路上に存在するバッファの数を減らすように構成されている。また実施の形態１と同様、Ｌ／Ｓ経路をバイパスする経路を選択することも可能である。
【００３９】
電源遮断の為に挿入するＬ／Ｓは遅延ばらつきが大きい事から、Ｌ／Ｓ挿入に伴い、高駆動能力のバッファ群が多く挿入され、消費電流が増加する。実施の形態２では、実施の形態１の構成において、異電源間に設けられた複数のパスのうち、消費電流値の高さ（アクセス速度に関連）に応じてバッファ群をグループ分けし、システム起動後にレジスタによって、排他的に選択されるように構成する。
【００４０】
図６に高駆動能力バッファ群の段数制御に着目した回路構成図を示す。動作周波数制御部３０は、動作周波数が動作周波数の大小に応じて、バッファ段数制御部３１に対し、３‘ｂ１００（高速）、３’ｂ０１０（中速）、３‘ｂ００１（低速）のいずれかを出力する。そして、バッファ段数制御部３１は、動作周波数制御部３０からの出力に応じて、Ｐｏｗｅｒ＿Ａ＿１、Ｐｏｗｅｒ＿Ａ＿２、Ｐｏｗｅｒ＿Ａ＿３のオンオフを制御する。
【００４１】
次に、実施の形態１と同様、Ｌ／Ｓと高駆動能力バッファ群とで構成される経路、及びこれらをバイパスする経路と、を切り替える動作について、図７から図１０を用いて説明する。
【００４２】
電源ドメインＡと電源ドメインＢの電源電圧が同じ場合に、Ｌ／Ｓを有する経路をバイパスする実施の形態２−１の態様を、図７を用いて説明する。
【００４３】
図７においては、遅延モニタ１６のカウンタ値と遅延モニタ１７のカウント値の差分が、所定の値未満であるものとする。即ち、電源ドメインＡと電源ドメインＢに供給される電源が同一電源とみなせる場合である。このとき、電源制御信号（ＰＷＲＣＴＲＬ信号）は、実施の形態１のバイパス経路選択時と同様に生成される。また、電源制御信号（ＰＷＲＣＴＲＬ信号）によって、Ｌ／Ｓ及びバッファ群を有する経路をバイパスする点及び、非選択としたＬ／Ｓを有する経路に存在するバッファ群への電源供給を遮断する点も、実施の形態１と同様である。
【００４４】
＜実施の形態２の変形例１＞
電源ドメインＡと電源ドメインＢの電源電圧が異なる環境下で、動作周波数が低速に設定されていた場合に、Ｌ／Ｓを有する経路を選択する実施の形態２−２の態様を、図８を用いて説明する。
【００４５】
図８においては、遅延モニタ１６のカウンタ値と遅延モニタ１７のカウント値の差分が、所定の値以上であるものとする。即ち、電源ドメインＡと電源ドメインＢに供給される電源が別電源と判定された場合である。
【００４６】
ここで、図８においては、動作周波数制御部３０がバッファ段数制御部３１に対し、周波数が低速であるとして、３‘ｂ００１（低速）を通知する。これにより、バッファ段数制御部３１は、Ｐｏｗｅｒ＿Ａ＿１をＯＮ、Ｐｏｗｅｒ＿Ａ＿２およびＰｏｗｅｒ＿Ａ＿３をＯＦＦとする。これにより、セレクタ部１４に配置されたバッファ群は、Ｐａｔｈ１に接続されたバッファ群のみが活性化され、電源ドメインＡと電源ドメインＢとの通信は、Ｐａｔｈ１を用いて行われる。このとき、未使用のＰａｔｈのＬ／Ｓは、ハイインピーダンス出力状態となる。
【００４７】
＜実施の形態２の変形例２＞
電源ドメインＡと電源ドメインＢの電源電圧が異なる環境下で、動作周波数が中速に設定されていた場合に、Ｌ／Ｓを有する経路を選択する実施の形態２−３の態様を、図９を用いて説明する。
【００４８】
図９においては、遅延モニタ１６のカウンタ値と遅延モニタ１７のカウント値の差分が、所定の値以上であるものとする。即ち、電源ドメインＡと電源ドメインＢに供給される電源が別電源と判定された場合である。
【００４９】
ここで、図９においては、動作周波数制御部３０がバッファ段数制御部３１に対し、周波数が中速であるとして、３‘ｂ０１０（中速）を通知する。これにより、バッファ段数制御部３１は、Ｐｏｗｅｒ＿Ａ＿１およびＰｏｗｅｒ＿Ａ＿２をＯＮ、Ｐｏｗｅｒ＿Ａ＿３をＯＦＦとする。これにより、セレクタ部１４に配置されたバッファ群は、Ｐａｔｈ１に接続されたバッファ群およびＰａｔｈ２に接続されたバッファ群が活性化され、電源ドメインＡと電源ドメインＢとの通信は、Ｐａｔｈ１とＰａｔｈ２を用いて行われる。
【００５０】
＜実施の形態２の変形例３＞
電源ドメインＡと電源ドメインＢの電源電圧が異なる環境下で、動作周波数が高速に設定されていた場合に、Ｌ／Ｓを有する経路を選択する実施の形態２−４の態様を、図１０を用いて説明する。
【００５１】
図１０においては、遅延モニタ１６のカウンタ値と遅延モニタ１７のカウント値の差分が、所定の値以上であるものとする。即ち、電源ドメインＡと電源ドメインＢに供給される電源が別電源と判定された場合である。
【００５２】
ここで、図１０においては、動作周波数制御部３０がバッファ段数制御部３１に対し、周波数が高速であるとして、３‘ｂ１００（高速）を通知する。これにより、バッファ段数制御部３１は、Ｐｏｗｅｒ＿Ａ＿１、Ｐｏｗｅｒ＿Ａ＿２、およびＰｏｗｅｒ＿Ａ＿３の全てをＯＮとする。これにより、セレクタ部４に配置されたバッファ群は、Ｐａｔｈ１に接続されたバッファ群、Ｐａｔｈ２に接続されたバッファ群、およびＰａｔｈ３に接続されたバッファ群が全て活性化され、電源ドメインＡと電源ドメインＢとの通信は、Ｐａｔｈ１、Ｐａｔｈ２、およびＰａｔｈ３を用いて行われる。図１０においては、バッファ群への電源遮断は無く、全てのバッファ群を用いてＬ／Ｓの遅延ばらつきを吸収する。
【００５３】
図８乃至図１０において電源制御信号（ＰＷＣＴＲＬ信号）により、バイパス経路は選択されない。一方で低速動作、中速動作、または高速であるという周波数設定情報が反映されたバッファ制御信号（ＢＵＦＣＴＲＬ信号）に応じて、スイッチを切り替える。これにより、動作周波数に対して必要となるバッファ数を決定することで、低速用パス(Ｐａｔｈ１)、中速用パス(Ｐａｔｈ２)、および高速用パス（Ｐａｔｈ３）を使い分けることができる。
【００５４】
選択される経路およびバッファ制御信号に関する真理値表を、図１１に示す。図１１の状態２〜４に示すように、電源ドメインＡと電源ドメインＢが異電源ソースであった場合、バッファ制御信号に応じて、バッファ群の電源状態を切り換えることで、最適なバッファ段数となるようにパスが選択される。
【００５５】
バッファ制御信号（ＢＵＦＣＴＲＬ信号）によって、選択された周波数状態では冗長となるバッファ群への電源供給を遮断する。これにより、データ転送に必要な最低限のバッファ群に対してのみ電源を供給し、動作周波数に対して冗長となるバッファ群の動作電流を抑え、静消費電流を削減することができる。
【００５６】
以上、実施の形態２について説明した。マイクロコントローラ１１（ＭＣＵ１１）では、２つの電源領域が異電源であった場合、消費電流値の高さに応じて選択されたバッファ群が非選択経路に含まれるか否かに応じて、電源遮断される。これにより、必要最低限のバッファ群のみに電力を供給する事で、バッファ群の消費電力を必要最小限にまで削減することができる。
【００５７】
＜実施の形態３＞
実施の形態３の構成を図１２に示す。実施の形態３では、ひとつのチップ内に複数の電源領域（例えば、電源ドメインＡ〜Ｅ）を持ち、電源ドメインＣは、他の電源ドメイン全てと通信を行う。電源ドメインＡ〜Ｅは、それぞれ遅延モニタを備え、また通信を行う全ての電源ドメイン毎に電源制御部を備える。例えば、電源ドメインＣは、通信相手となる電源ドメインが４つあるため、４種類の電源制御信号（ＰＷＲＣＴＬ信号）を送受信し、電源制御信号生成回路からの信号も４種類受ける。
【００５８】
電源ドメインＡ〜Ｅにそれぞれ配置された遅延モニタは、遅延カウンタ値比較器に対して遅延カウンタ値を出力する。遅延カウンタ値比較器２２は、複数の電源領域の組み合わせ毎の遅延値比較結果を、電源制御信号生成器２１に出力する。
【００５９】
ここでＶＯＬＴ＿Ａ＿Ｂは、電源ドメインＡと電源ドメインＢ間の比較結果を示し、他の電源ドメインについても、同様の信号を電源制御信号生成器２１に出力する。
【００６０】
電源制御信号生成器２１は、各電源ドメイン内に配置された電源制御回路に応じて、実施の形態１で説明した電源制御信号（ＰＷＲＣＴＬ信号）を出力する。電源制御信号は電源ドメインの組み合わせごとに存在し、電源ドメインＡ向けには、電源ドメインＡと電源ドメインＣに関する制御を行うＰＷＲＣＴＬ＿ＡＣを出力し、電源ドメインＣ向けには電源ドメインＡと電源ドメインＣ、電源ドメインＢと電源ドメインＣ、電源ドメインＣと電源ドメインＤ、電源ドメインＣと電源ドメインＥに関する制御を行うＰＷＲＣＴＬ＿ＡＣ、ＰＷＲＣＴＬ＿ＢＣ、ＰＷＲＣＴＬ＿ＣＤ及びＰＷＲＣＴＬ＿ＣＥを出力する。
【００６１】
ここで電源ドメインＣは、通信相手となる電源ドメインを４つ持ち、それぞれの通信対象電源ドメイン毎に電源制御を実行する。より詳細には、実施の形態１と同様、ＰＷＲＣＴＬ＿Ａ〜ＰＷＲＣＴＬ＿Ｅまでの信号は、１’ｂ１の時にＬ／Ｓの経路をバイパスし、Ｌ／Ｓの経路に存在するバッファ群への電源を遮断する。
【００６２】
以上、実施の形態３について説明した。マイクロコントローラ１１（ＭＣＵ１１）では、チップ内に存在する異電源接続に関し、電源ドメインそれぞれの電源電位に応じてＬ／Ｓを含む経路の消費電力を動的に削減できる。また、データ転送に関する生産ばらつきを考慮したタイミングマージンを充分に確保する事ができる。
【００６３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【００６４】
１、４  フリップフロップ
２  高駆動能力バッファ群
３  レベルシフタ（Ｌ／Ｓ）
１１  マイクロコントローラ
１２  ＣＰＵ
１４、１５  セレクタ部
１６、１７  遅延モニタ
１８  電源制御部（ＰＳＷ）
１９  ＰＬＬ
２０  ＦＬＡＳＨ
２１  電源制御信号生成器
２２  遅延カウンタ値比較器
２３、２４  フリップフロップ
２５、２６  マルチプレクサ
２７、２８、２９  バッファ群
３０  動作周波数制御部
３１  バッファ段数制御部
５１  第１Ｌ／Ｓ
５２  第２Ｌ／Ｓ
５３  第３Ｌ／Ｓ
５４  電源検知回路
【図１】
2020098553.tif 000003
【図２】
2020098553.tif 000004
【図３】
2020098553.tif 000005
【図４】
2020098553.tif 000006
【図５】
2020098553.tif 000007
【図６】
2020098553.tif 000008
【図７】
2020098553.tif 000009
【図８】
2020098553.tif 000010
【図９】
2020098553.tif 000011
【図１０】
2020098553.tif 000012
【図１１】
2020098553.tif 000013
【図１２】
2020098553.tif 000014
【図１３】
2020098553.tif 000015