(57)【要約】【課題】クラックの発生を防止することができるとともに、チップ抵抗器を回路基板に実装する際に生じる課題を解決しつつも小型化を実現可能としたチップ抵抗器を提供する。【解決手段】チップ抵抗器１は、セラミックス基板２の表面に形成された一対の表電極３、一対の表電極間を橋絡する抵抗体４、抵抗体を覆う保護層５、セラミックス基板の裏面に形成された一対の裏電極６、表電極と裏電極とを導通するように薄膜形成された一対の端面電極７、端面電極を覆う外部電極８を備える。表電極はセラミックス基板の第１側辺２ａに沿って矩形状に形成され、セラミックス基板と外部電極の間に絶縁樹脂の緩和層９が形成され、緩和層は第１側辺側に達する第１緩和層９ａと、第２側辺２ｂ側に達する第２緩和層９ｂとを有し、第１緩和層および第２緩和層は何れもセラミックス基板の表面のコーナー部２ｃから所定間隔を存している。【選択図】図１
2020188128.tif 000002
【特許請求の範囲】
【請求項１】
直方体形状のセラミックス基板と、このセラミックス基板の表面に所定間隔を存して形成された一対の表電極と、これら一対の表電極間を橋絡する抵抗体と、前記抵抗体を覆う保護層と、前記セラミックス基板の裏面における前記表電極と対応する位置に形成された一対の裏電極と、前記表電極と該表電極に対応する位置に形成された前記裏電極とを導通するように薄膜形成された一対の端面電極と、前記端面電極を覆う外部電極と、を備えているチップ抵抗器において、
前記表電極は、前記セラミックス基板の表面における相対向する第１側辺と、この第１側辺に直交する第２側辺とのうち、前記第１側辺に沿って矩形状に形成され、
前記セラミックス基板と前記外部電極との間に絶縁樹脂からなる緩和層が形成され、
前記緩和層は、前記セラミックス基板の前記第１側辺側に達する第１緩和層と、前記セラミックス基板の前記第２側辺側に達する第２緩和層とを有しており、
前記第１緩和層および前記第２緩和層は、何れも前記セラミックス基板の表面のコーナー部から所定間隔を存した位置に形成されていることを特徴とするチップ抵抗器。
【請求項２】
請求項１の記載において、
前記第２緩和層は前記第２側辺上で前記セラミックス基板と前記外部電極との間から露出していることを特徴とするチップ抵抗器。
【請求項３】
請求項２の記載において、
前記第１緩和層と前記第２緩和層は前記表電極上で接続していることを特徴とするチップ抵抗器。
【請求項４】
請求項１の記載において、
前記第１緩和層および前記第２緩和層のうち少なくとも一方は前記保護層に接続していることを特徴とするチップ抵抗器。
【請求項５】
請求項１の記載において、
前記第２緩和層は前記表電極上で前記保護層の両側に一体的に形成されているとともに、前記第１緩和層は前記表電極上で前記第２緩和層に接続していることを特徴とするチップ抵抗器。
【請求項６】
請求項１の記載において、
前記第１緩和層および前記第２緩和層のうち少なくとも一方は所定間隔を存して複数に分割されていることを特徴とするチップ抵抗器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面実装タイプのチップ抵抗器に関する。
【背景技術】
【０００２】
図１６は従来の一般的なチップ抵抗器の平面図であり、図１７は図１６のＢ−Ｂ線に沿う断面図である。これら図１６，図１７に示すチップ抵抗器１０１は、直方体形状のセラミックス基板１０２と、セラミックス基板１０２の表面に所定間隔を存して形成された一対の表電極１０３と、一対の表電極１０３間を橋絡する抵抗体１０４と、抵抗体１０４を覆う保護層１０５と、セラミックス基板１０２の裏面における表電極１０３と対応する位置に形成された一対の裏電極１０６と、セラミックス基板１０２の端面に形成されている一対の端面電極１０７と、端面電極１０７と表電極１０３および裏電極１０６を覆う外部電極１０８と、によって主として構成されている。
【０００３】
図１６，図１７に示すチップ抵抗器を製造する場合、例えば、セラミックスからなる大判基板に対して多数個分の電極や抵抗体を一括して形成した後、この大判基板を１次分割溝に沿って１次分割して短冊状基板を形成し、短冊状基板の端面に端面電極を形成する。かかる後に、短冊状基板を２次分割溝に沿って２次分割することにより、抵抗体や一対の表電極等を有するチップ抵抗器が一括して得られる。
【０００４】
このように構成されたチップ抵抗器１０１は、図１８に示すように、回路基板１１１に設けられたランド上に半田ペーストを印刷した後、裏電極１０６を下向きにして外部電極１０８をランド上に搭載し、この状態で半田ペーストを溶融・固化することによって回路基板１１１に面実装される。
【０００５】
ここで、この種のチップ抵抗器１０１を回路基板１１１に搭載する方法として、テーピング材料にチップ抵抗器１０１の上面側が上を向くように収容し、チップ抵抗器１０１の上面側を吸着ノズルで吸着し、その状態で回路基板１１１のランド上に吸着ノズルを下降させてチップ抵抗器１０１を回路基板１１１に搭載する方法や、バルクカセットに多数のチップ抵抗器１０１をランダムな状態で収容し、このチップ抵抗器１０１をバルクカセットから取り出して、上下面区別なく回路基板１１１に搭載する方法（バルク実装方法）がある。
【０００６】
ところで、チップ抵抗器１０１を回路基板１１１に実装した後にチップ抵抗器１０１への熱環境の変化が繰り返されると、回路基板１１１やセラミックス基板１０２等の熱膨張係数の違いから、チップ抵抗器１０１に熱衝撃（所謂、ヒートショック）が与えられる。これにより、セラミックス基板１０２にクラックが生じて導通不良や固着性の悪化に至るという課題（以下、第１の課題という。）がある。
【０００７】
また、チップ抵抗器１０１では、保護層１０５と外部電極１０８との間に段差が形成されているため、チップ抵抗器１０１を吸着ノズルで吸着する際に吸着ミスが発生したり、吸着ノズルによって吸着されているチップ抵抗器１０１が回路基板１１１に搭載する前に落下するという不具合が発生したりするという課題（以下、第２の課題という。）がある。
【０００８】
さらに、近年ではチップ抵抗器の小型化が進んでおり、この小型化に伴いセラミックス基板の厚さも薄くなる傾向にあるが、チップ抵抗器１０１を回路基板１１１に搭載する方法として、吸着ノズルによる実装方法を採用した場合、チップ抵抗器１０１を回路基板１１１のランド上に搭載するとき、吸着ノズルによる押圧力が保護層１０５の頂部と両裏電極１０６との三点に集中し、セラミックス基板１０２に大きな曲げ応力がかかり、セラミックス基板１０２が割れてしまう所謂チップ割れ現象が発生するという課題（以下、第３の課題という。）がある。
【０００９】
また、チップ抵抗器１０１を回路基板１１１に搭載する方法として、バルク実装方法を採用した場合、図１９に示すように、チップ抵抗器１０１が保護層１０５側を下方に向けた状態で回路基板１１１のランド上に搭載されることがある。この場合、チップ抵抗器１０１では、図１６に示すように、保護層１０５と外部電極１０８との間に段差が形成されているため、チップ抵抗器１０１が回路基板１１１のランドに対して傾いた状態で搭載される可能性が高く、チップ抵抗器１０１の一端が浮き上がる所謂チップ立ち現象が発生しやすくなるという課題（以下、第４の課題という。）がある。
【００１０】
そこで、上記第１の課題を解決するために、特許文献１や特許文献２に記載のチップ部品では、外部電極で覆われている端面電極（側面電極）をヤング率の低い樹脂系の導電ペーストで形成し、このような端面電極によってヒートショックを緩和することにより、クラックの発生を防止する工夫がなされている。
【００１１】
また、上記第２および第４の課題を解決するために、特許文献３に記載のチップ抵抗器では、両表電極（両上面電極膜）の上面に、保護膜（カバーコート）の両端に密接する補助電極（補助上面電極膜）を形成することにより、チップ抵抗器の上面側の段差を小さくして、吸着ノズルによるチップ部品の吸着ミス、吸着ノズルからのチップ部品の落下、およびバルク実装によるチップ立ちの発生をそれぞれ防止することができる。
【００１２】
また、上記第３の課題を解決するために、特許文献４および特許文献５に記載のチップ抵抗器では、保護層（保護膜）の両端に吸着ノズル（実装ノズル）が当接する突出部を形成することにより保護層の頂部に吸着ノズルによる押圧力が集中しないようにしてチップ割れを防止している。また、特許文献７に記載のチップ抵抗器では、セラミックス基板（絶縁基板）の裏面側のうち、該セラミックス基板の表面側に形成されている保護層に対応する位置に絶縁体による突起部を形成することにより、吸着ノズルによる押圧力が上記三点に集中しないようにしてチップ割れを防止している。
【００１３】
また、上記第２乃至第４の課題を解決するために、特許文献６に記載のチップ抵抗器では、保護層（保護膜）の両端に該保護層の頂部よりも上方に突出した外部電極（接続用端子）を形成することにより、吸着ノズルによるチップ部品の吸着ミス等やバルク実装によるチップ立ちの発生およびチップ割れを防止することができる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１１−１６５７５２号公報
【特許文献２】特開平１１−１６２７７１号公報
【特許文献３】特開平８−２３６３０２号公報
【特許文献４】特開２００５−１９１４０４号公報
【特許文献５】特開２００５−２８６０１６号公報
【特許文献６】特開２００６−２４５４９０号公報
【特許文献７】特開２００６−６６６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかし、特許文献１および特許文献２に記載のチップ部品のように、端面電極を樹脂系の導電ペーストで形成すると、樹脂の厚みによりチップ抵抗器の外形寸法が大きくなるため、特許文献１および特許文献２に開示された技術を小型のチップ抵抗器に採用することは困難である。仮に、端面電極を樹脂系の導電ペーストで極力薄く形成することにより、チップ抵抗器の外形寸法が大きくならないように工夫したとしても、セラミックス基板の角部（エッジ部）を覆う端面電極の膜厚が薄くなり所謂エッジ切れという不具合が発生してしまう。
【００１６】
また、特許文献１および特許文献２に記載のチップ部品のように、端面電極を樹脂系の導電ペーストで形成すると、２次分割溝を含む短冊状基板の端面全体が樹脂系の端面電極で覆われるため、２次分割の際に、セラミックス基板のコーナー部に余分な分割ストレスが加わり該コーナー部が欠損してしまうという不具合が発生する。
【００１７】
また、特許文献３および特許文献６に記載のチップ抵抗器のように、チップ抵抗器の上面側の段差を小さくすると、チップ部品の上面側全体が吸盤状となり、吸盤状に形成されたチップ部品の上面側を吸着ノズルで吸着させて回路基板にチップ抵抗器を搭載するとき、チップ抵抗器が吸着ノズルから離れない不具合（所謂持ち帰り現象）が発生することがある。
【００１８】
このように、特許文献１および特許文献２に記載されたチップ部品は、上記第１の課題（クラックの発生）を解決することは可能であるが、チップ抵抗器の小型化に対応することが困難であるという課題やセラミックス基板のコーナー部が欠損するといった課題があり、特許文献３および特許文献６は、上記第２の課題（吸着ミス等）を解決することは可能であるが、チップ抵抗器が吸着ノズルから離れない持ち帰り現象という課題があり、特許文献３乃至特許文献７に記載されたチップ抵抗器は、上記第３の課題（チップ割れ）を解決することができるが、上記第１の課題、すなわち、ヒートショックによりセラミックス基板にクラックが発生するという課題がある。
【００１９】
本発明は、このような従来技術の実情に鑑みてなされたものであり、その目的は、クラックの発生を防止することができるとともに、チップ抵抗器を回路基板に実装する際に生じる課題を解決しつつも小型化を実現可能としたチップ抵抗器を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明に係るチップ抵抗器は、直方体形状のセラミックス基板と、このセラミックス基板の表面に所定間隔を存して形成された一対の表電極と、これら一対の表電極間を橋絡する抵抗体と、前記抵抗体を覆う保護層と、前記セラミックス基板の裏面における前記表電極と対応する位置に形成された一対の裏電極と、前記表電極と該表電極に対応する位置に形成された前記裏電極とを導通するように薄膜形成された一対の端面電極と、前記端面電極を覆う外部電極と、を備えているチップ抵抗器において、前記表電極は、前記セラミックス基板の表面における相対向する第１側辺と、この第１側辺に直交する第２側辺とのうち、前記第１側辺に沿って矩形状に形成され、前記セラミックス基板と前記外部電極との間に絶縁樹脂からなる緩和層が形成され、前記緩和層は、前記セラミックス基板の前記第１側辺側に達する第１緩和層と、前記セラミックス基板の前記第２側辺側に達する第２緩和層とを有しており、前記第１緩和層および前記第２緩和層は、何れも前記セラミックス基板の表面のコーナー部から所定間隔を存した位置に形成されていることを特徴とする。
【００２１】
本発明に係るチップ抵抗器では、セラミックス基板と外部電極との間に絶縁樹脂からなる緩和層が形成されており、この緩和層のうち、第１緩和層がセラミックス基板の第１側辺側に達し、第２緩和層がセラミックス基板の第２側辺側に達しているため、これら緩和層により外部電極の上面側に作用するヒートショック（応力）を緩和して、クラックの発生を防止することができる。
【００２２】
また、本発明に係るチップ抵抗器では、緩和層がセラミックス基板と外部電極との間に形成されているため、保護層と外部電極との段差を小さくすることができる。これにより、吸着ノズルによるチップ部品の吸着ミス、吸着ノズルからのチップ部品の落下、およびバルク実装によるチップ立ちの発生をそれぞれ防止することができる。また、セラミックス基板と外部電極との間に形成されている緩和層により、吸着ノズルによる押圧力を吸収して、セラミックス基板が割れてしまうことを防止することができる。
【００２３】
しかも、本発明に係るチップ抵抗器では、端面電極が薄膜形成されていることから、チップ抵抗器の外形寸法を小さくして、チップ抵抗器の小型化に対応することができる。
【００２４】
さらに、第１緩和層および第２緩和層は、何れもセラミックス基板の表面のコーナー部から所定間隔を存した位置に形成されているため、電極や抵抗体等が一括して形成されている大判基板を分割溝に沿って分割するというブレーク加工を行いやすく、セラミックス基板のコーナー部が欠けてしまうことがない。
【００２５】
特に、本発明に係るチップ抵抗器では、緩和層がセラミックス基板の表面のコーナー部から所定間隔を存した位置に形成されている構成、すなわち、緩和層がセラミックス基板のコーナー部に形成されていない構成になっている。つまり、本発明に係るチップ抵抗器では、緩和層がセラミックス基板と外部電極との間に部分的に形成されている。このため、保護層と外部電極との段差は部分的に小さくなって外部電極の表面が凹凸になる。これにより、チップ抵抗器を回路基板上に搭載した後に吸着ノズルの吸引を解除する際の吸気の逃げ道を確保することができるため、チップ抵抗器が吸着ノズルから離れない持ち帰り現象の発生を防止することができる。
【００２６】
また、上記構成において、前記第２緩和層は前記第２側辺上で前記セラミックス基板と前記外部電極との間から露出していることを特徴とする。
【００２７】
このように構成されたチップ抵抗器は半田接合によって回路基板に面実装され、この半田接合時の加熱によって、第２緩和層の樹脂分からアウトガスが発生するが、該チップ抵抗器では、第２緩和層が第２側辺上でセラミックス基板と外部電極との間から露出しているため、第２緩和層の樹脂分から発生するアウトガスをチップ抵抗器の外部に排出することができる。これにより、アウトガスに起因して半田爆ぜが発生したり固着性が低下してしまうことを防止することができる。
【００２８】
なお、上記構成では、第２緩和層が絶縁樹脂からなるため、外部電極を電解メッキで形成したとしても、第２緩和層を第２側辺上で確実に露出させることができる。ただし、第２緩和層を導電性樹脂で形成しても良いが、この場合、電解メッキにより第２緩和層の端面が外部電極で覆われるため、第２緩和層を第２側辺上で露出させることができない。
【００２９】
また、上記構成において、前記第１緩和層と前記第２緩和層は前記表電極上で接続している構成、前記第１緩和層および前記第２緩和層のうち少なくとも一方は前記保護層に接続している構成、前記第２緩和層は前記表電極上で前記保護層の両側に一体的に形成されているとともに、前記第１緩和層は前記表電極上で前記第２緩和層に接続している構成の何れかを採用すると、ヒートショックに対する緩和効果の向上を一層高めることができるとともに、第１緩和層の樹脂分から発生するアウトガスをチップ抵抗器の外部に排出することができる。また、上記構成において、前記第１緩和層および前記第２緩和層のうち少なくとも一方は所定間隔を存して複数形成されている構成にすると、ヒートショックに対する緩和効果を一層高めることができる。
【発明の効果】
【００３０】
本発明のチップ抵抗器によれば、クラックの発生を防止することができるとともに、チップ抵抗器を回路基板に実装する際に生じる課題を解決しつつも小型化を実現可能としたチップ抵抗器を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１実施形態例に係るチップ抵抗器の平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】第１実施形態例に係るチップ抵抗器の製造工程を示す説明図である。
【図４】図３のＡ−Ａ線に沿う断面図である。
【図５】図３（ｄ）の一部を拡大した拡大図である。
【図６】第１実施形態例に係るチップ抵抗器を回路基板に搭載した実装構造を示す断面図である。
【図７】図６のチップ抵抗器に作用するヒートショック（応力）を示す説明図である。
【図８】本発明の第２実施形態例に係るチップ抵抗器の平面図である。
【図９】本発明の第３実施形態例に係るチップ抵抗器の平面図である。
【図１０】本発明の第４実施形態例に係るチップ抵抗器の平面図である。
【図１１】本発明の第５実施形態例に係るチップ抵抗器の平面図である。
【図１２】第１−第５実施形態例の変形例に係るチップ抵抗器の底面図である。
【図１３】本発明の第６実施形態例に係るチップ抵抗器の平面図である。
【図１４】第６実施形態例に係るチップ抵抗器の製造工程を示す説明図である。
【図１５】第６実施形態例の変形例に係るチップ抵抗器の平面図である。
【図１６】従来のチップ抵抗器の平面図である。
【図１７】図１６のＢ−Ｂ線に沿う断面図である。
【図１８】図１６に示すチップ抵抗器を回路基板に搭載した実装構造を示す断面図である。
【図１９】チップ抵抗器の保護層が下方に向いた状態で回路基板に搭載されているチップ抵抗器を示す説明図である。
【発明を実施するための形態】
【００３２】
以下、発明の実施の形態について図面を参照しながら説明する。
【００３３】
図１と図２に示すように、本発明の第１実施形態例に係るチップ抵抗器１は、直方体形状のセラミックス基板２と、セラミックス基板２の表面に所定間隔を存して形成された一対の表電極３と、一対の表電極３間を橋絡する抵抗体４と、抵抗体４を覆う保護層５と、セラミックス基板２の裏面における表電極３と対応する位置に形成された一対の裏電極６と、セラミックス基板２の端面側に表電極３と裏電極６とを導通するように薄膜形成された一対の端面電極７と、端面電極７を覆う外部電極８と、セラミックス基板２と外部電極８との間に形成されている絶縁樹脂からなる緩和層９等によって主として構成されている。
【００３４】
セラミックス基板２は後述する大判基板を縦横の分割溝に沿って分割して多数個取りされたものであり、大判基板の主成分はアルミナを主成分とするセラミックス基板である。
【００３５】
一対の表電極３は銀を主成分とする銀系ペーストをスクリーン印刷して乾燥・焼成したものであり、これら表電極３は所定間隔を存して対向するようにセラミックス基板２の長手方向両端部に形成されている。より詳細に説明すると、表電極３は、セラミックス基板２の平面視長方形状の表面における一対の短辺２ａと一対の長辺２ｂのうち、一対の短辺２ａに沿ってそれぞれ矩形状に形成されている。
【００３６】
抵抗体４は酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体４は両端部が表電極３に重なるように矩形状に形成されている。抵抗体４には図示せぬトリミング溝が形成されており、このトリミング溝によって抵抗体４の抵抗値が所定値になるように調整されている。トリミング溝は、レーザー光の照射によって抵抗体４にできる切込みであり、トリミング溝の形状として、Ｌカット形状やＩカット形状を採用することができる。
【００３７】
保護層５は下層の第１保護層５ａと上層の第２保護層５ｂとの２層構造からなる。第１保護層５ａはガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、図示せぬトリミング溝の形成時にレーザーの熱から抵抗体４を保護するものである。第２保護層５ｂはエポキシ系等の樹脂ペーストをスクリーン印刷して乾燥・焼成させたものであり、トリミング溝の形成後に第１保護層５ａ上に形成されて抵抗体４を外部環境から保護するものである。
【００３８】
一対の裏電極６は銀を主成分とする銀系ペーストをスクリーン印刷して乾燥・焼成したものであり、これら裏電極６はセラミックス基板２の表面側の表電極３と対応する位置に形成されている。
【００３９】
一対の端面電極７はセラミックス基板２の端面にＮｉ／Ｃｒをスパッタリングすることにより薄膜形成され、これら端面電極７によって対応する表電極３と裏電極６とが橋絡されている。
【００４０】
外部電極８は、Ｎｉメッキ層（図示省略）とＳｎメッキ層（図示省略）からなり端面電極７の表面を覆っている。この外部電極８は端面電極７と保護層５との境界まで延びている。
【００４１】
緩和層９は樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この緩和層９はセラミックス基板２と外部電極８との間に形成されている。緩和層９は、セラミックス基板２の短辺２ａ側に達する第１緩和層９ａと、セラミックス基板２の長辺２ｂ側に達する第２緩和層９ｂとを有しており、第１緩和層９ａおよび第２緩和層９ｂは、何れもセラミックス基板２の表面のコーナー部２ｃから所定間隔を存した位置に形成されている。より詳細に説明すると、第１緩和層９ａ、第２緩和層９ｂおよび第２保護層５ｂは、互いに接続しないように形成されており、第１緩和層９ａは表電極３の表面略中央から短辺２ａまで延びる一方、第２緩和層９ｂは表電極３の側辺３ａを通過して長辺２ｂまで延びている。そして、第１緩和層９ａの端面は短辺２ａ上で端面電極７および外部電極８によって覆われている一方、第２緩和層９ｂの端面は長辺２ｂ上でセラミックス基板２と外部電極８との間から露出している。
【００４２】
次に、このチップ抵抗器１の製造工程について、図３と図４を用いて説明する。
【００４３】
まず、図３（ａ），図４（ａ）に示すように、セラミックス基板２が多数個取りされる大判基板２０Ａを準備する。この大判基板には予め１次分割溝２０ａと２次分割溝２０ｂが格子状に設けられており、両分割溝２０ａ，ｂによって区切られたマス目の１つ１つが１個分のチップ領域となる。
【００４４】
次に、図３（ｂ），図４（ｂ）に示すように、この大判基板２０Ａの表面にＡｇ系ペーストをスクリーン印刷して乾燥・焼成することにより、大判基板２０Ａの表面に１次分割溝２０ａを跨ぐ表電極３を形成する。なお、これと同時あるいは前後して、大判基板２０Ａの裏面にＡｇ系ペーストをスクリーン印刷して乾燥・焼成することにより、大判基板２０Ａの裏面の表電極３と対応する位置に１次分割溝２０ａを跨ぐ裏電極（図示省略）を形成する。
【００４５】
次に、図３（ｃ），図４（ｃ）に示すように、大判基板２０Ａの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、両端部を表電極３に重ね合わせた抵抗体４を形成する。
【００４６】
次に、抵抗体４を覆う領域にガラスペーストをスクリーン印刷した後、このガラスペーストを６００℃程度の高温で焼成することにより、図示を省略するが、抵抗体４よりも大きめの第１保護層５ａを形成する（図４（ｄ）参照）。かかる後に、第１保護層５ａの外方位置にレーザー光を照射し、当該位置を開始点としてレーザー光を第１保護層５ａの外縁部から抵抗体４に向けて走査する。これにより、抵抗体４にトリミング溝（図示省略）を形成して目標抵抗値となるように抵抗値調整する。その際、第１保護層５ａの一部もレーザー光の照射によって除去される。なお、トリミング溝は、両表電極３に測定端子（プローブ）の先端を当接させて、そのプローブ間における抵抗体の抵抗値を測定しながら、目標抵抗値（所定値）に到達するまで、レーザー光を照射することによって形成される。
【００４７】
次に、表電極３や抵抗体４等が形成されている大判基板２０Ａの表面にエポキシ系等の樹脂ペーストをスクリーン印刷し、この樹脂ペーストを２００℃程度の低温で加熱硬化させることにより、第２保護層５ｂと緩和層９とを一括して形成する。具体的には、図３（ｄ），図４（ｄ）に示すように、第１緩和層９ａが１次分割溝２０ａを跨ぐように表電極３の表面に形成され、第２緩和層９ｂが２次分割溝２０ｂを跨ぐようにセラミックス基板２および表電極３の表面に形成され、第２保護層５ｂは２次分割溝２０ｂを縦断するように帯状に形成される。
【００４８】
図５は、図３（ｄ）で示す１個分のチップ領域を拡大した拡大図である。同図では第２保護層５ｂおよび緩和層９（緩和層９ａ，９ｂ）の形成領域を斜線で示している。この図５に示すように、第２保護層５ｂは第１保護層５ａおよびトリミング溝（図示省略）を覆うように形成されている。また、第１緩和層９ａおよび第２緩和層９ｂは、互いに離間するようにコーナー部２ｃから所定間隔を存した位置に矩形状に形成されているとともに、第１緩和層９ａは短辺２ａ（１次分割溝２０ａ）に到達し、第２緩和層９ｂは長辺２ｂ（２次分割溝２０ｂ）に到達している。
【００４９】
なお、本実施形態例では、抵抗体４にトリミング溝が形成されているが、この構成に限られず、抵抗体４にトリミング溝が形成されない構成であっても良い。その場合、トリミング溝を形成する必要が無いため、レーザーの熱から抵抗体４を保護するための第１保護層５ａの形成を省略して、保護層５を樹脂の第２保護層５ｂのみの単層構造とすることも可能である。このように、保護層５を単層構造とした場合であっても、保護層５および緩和層９を一括して形成することはできる。
【００５０】
ここまでの工程は多数個取り用の大判基板２０Ａに対する一括処理であるが、次なる工程では、大判基板２０Ａを１次分割溝２０ａに沿って短冊状に分割するという１次ブレーク加工を行う。これにより、図３（ｅ），図４（ｅ）に示すように、複数個分のチップ領域が設けられた短冊状基板２０Ｂを得る。
【００５１】
次に、図３（ｆ），図４（ｆ）に示すように、短冊状基板２０Ｂの分割面にＮｉ／Ｃｒをスパッタリングすることにより、表電極３と裏電極６とを橋絡し、緩和層９の表面を覆うコ字状の端面電極７を形成する。
【００５２】
次に、短冊状基板２０Ｂを２次分割溝２０ｂに沿って分割するという２次ブレーク加工を行うことにより、個片化されたチップ状基板（図示省略）を得る。なお、第２緩和層９ｂは長辺２ｂ（２次分割溝２０ｂ）に到達しているため、この２次ブレーク加工によって端面電極７によって覆われている第２緩和層９ｂの端面が該端面電極７から露出する。
【００５３】
最後に、図示を省略するが、個片化されたチップ状基板に対して電解メッキを施すことにより、セラミックス基板２の長手方向両端部に端面電極７の表面を覆う外部電極８を形成する。これにより、図１，２に示すチップ抵抗器１が完成する。なお、絶縁樹脂から成る第２緩和層９ｂの端面は長辺２ｂ上で端面電極７から露出しているので該第２緩和層９ｂの端面に電解メッキが施されない。よって、チップ抵抗器１において、第２緩和層９ｂは長辺２ｂ上でセラミックス基板２と外部電極８との間から露出する。
【００５４】
このようにして製造されたチップ抵抗器１は、図６に示すように、回路基板２１に設けられたランド２２上に裏電極６を搭載して半田２３で接合することによって面実装される。以下に、回路基板２１に面実装されたチップ抵抗器１に作用する応力について図７を用いて説明する。
【００５５】
図７は、回路基板２１に面実装されたチップ抵抗器１を模式的に示す平面図であり、同図では、説明の便宜のため、回路基板２１や半田２３および緩和層９等の図示を省略している。回路基板２１に面実装されたチップ抵抗器１に対する応力（ヒートショック）は、回路基板２１に接続される外部電極８に作用するため、図７に示すように、特に、外部電極８の形成されているセラミックス基板２の短辺２ａ側エッジと長辺２ｂ側エッジに強く作用し、これらセラミックス基板の両側辺側のエッジに最もクラックが発生する。詳細に説明すると、短辺２ａ側のエッジには、セラミックス基板２の長手方向（同図に示すＸ方向）に伸び縮みする応力と、セラミックス基板２の短手方向（同図に示すＹ方向）にスライドする応力との２種類の応力が作用し、長辺２ｂ側には、同図のＸ方向のスライドする応力とＹ方向の伸び縮みする応力との２種類の応力が作用する。この点について、第１実施形態例に係るチップ抵抗器１では、第１緩和層９ａがセラミックス基板２の短辺２ａ側に達し、第２緩和層９ｂがセラミックス基板２の長辺２ｂ側に達しているため、これら両側辺側に作用する伸び縮みする応力を第１緩和層９ａおよび第２緩和層９ｂで緩和することができる。さらに、これら緩和層９ａ，９ｂはセラミックス基板２と外部電極８との間に部分的に形成されているため、エッジ部において外部電極８の表面が凹凸になって、外部電極８の沿面距離が長くなる。これにより、セラミックス基板２に作用するスライド応力を緩和して、セラミックス基板２にクラックが発生することを効果的に抑制することができる。
【００５６】
また、チップ抵抗器１では、緩和層９がセラミックス基板２と外部電極８との間に形成されているため、保護層５と外部電極８との段差を小さくすることができる。これにより、吸着ノズルによるチップ抵抗器１の吸着ミス、吸着ノズルからのチップ抵抗器１の落下、およびバルク実装によるチップ立ちの発生をそれぞれ防止することができる。また、セラミックス基板２と外部電極８との間に形成されている緩和層９により、吸着ノズルによる押圧力を吸収して、セラミックス基板２が割れてしまうことを防止することができる。
【００５７】
しかも、チップ抵抗器１では、端面電極７がＮｉ／Ｃｒをスパッタリングすることにより薄膜形成されていることから、チップ抵抗器１の外形寸法を小さくして、チップ抵抗器の小型化に対応することができる。
【００５８】
さらに、第１緩和層９ａはセラミックス基板２のコーナー部２ｃから所定間隔を存した位置に形成されているため、第１緩和層９ａがコーナー部２ｃに形成されている場合と比較して、大判基板２０Ａを１次分割溝２０ａに沿って分割するという１次ブレーク加工を行いやすい。また、１次ブレーク加工と同様に、第２緩和層９ｂはセラミックス基板２のコーナー部２ｃから所定間隔を存した位置に形成されているため、第２緩和層９ｂがコーナー部２ｃに形成されている場合と比較して、短冊状基板２０Ｂを２次分割溝２０ｂに沿って分割するという２次ブレーク加工を行いやすい。
【００５９】
特に、チップ抵抗器１では、緩和層９がセラミックス基板２と外部電極８との間に部分的に形成されて、外部電極８の表面が凹凸になっている。これにより、チップ抵抗器１を回路基板１１上に搭載した後に吸着ノズルの吸引を解除する際の吸気の逃げ道を確保することができるため、チップ抵抗器１が吸着ノズルから離れない所謂持ち帰り現象の発生を防止することができる。
【００６０】
さらに、チップ抵抗器１を半田で回路基板２１に面実装するとき、半田接合時の加熱によって、第２緩和層９ｂの樹脂分からアウトガスが発生するが、チップ抵抗器１では、第２緩和層９ｂが長辺２ｂ上でセラミックス基板２と外部電極８との間から露出しているため、第２緩和層９ｂの樹脂分から発生するアウトガスをチップ抵抗器１の外部に排出することができる。これにより、アウトガスに起因して半田爆ぜが発生したり固着性が低下してしまうことを防止することができる。
【００６１】
なお、第１実施形態例では、緩和層９（第２緩和層９ｂ）を絶縁樹脂で形成していることから、短冊状基板２０Ｂを２次分割溝２０ｂに沿って２次分割した後の電解メッキ処理により、セラミックス基板２の長辺２ｂに露出する第２緩和層９ｂの端面にメッキ（外部電極８）が施されずに、第２緩和層９ｂが長辺２ｂ上でセラミックス基板２と外部電極８との間から露出する構成になっている。ただし、この構成に限られず、緩和層９（第２緩和層９ｂ）を導電性樹脂で形成しても良く、この場合、第２緩和層９ｂが長辺２ｂ上でセラミックス基板２と外部電極８との間から露出しない構成となる。このように構成したとしても、第１実施形態例の奏する効果、すなわち、クラックの発生、チップ抵抗器の吸着ミス、吸着ノズルからのチップ抵抗器の落下、バルク実装によるチップ立ちの発生、セラミックス基板の割れ、および持ち帰り現象の発生を防止することができるとともに、チップ抵抗器の小型化に対応することができる。
【００６２】
なお、第１実施形態例では、第１緩和層９ａおよび第２緩和層９ｂおよび保護層５は、一括して形成されて、互いに離間した位置に形成される構成になっているが、この構成に限られなくとも良い。以下に、本発明の第２−第５実施形態例について図８−図１２を参照しながら説明する。
【００６３】
図８に示すように、第２実施形態例に係るチップ抵抗器３１の緩和層３９は、第１実施形態例の緩和層と比較すると、第１緩和層３９ａと第２緩和層３９ｂとが表電極３上で接続している点で相違する。具体的には、第２緩和層３９ｂは、第２保護層５ｂから隔離した位置に形成されているとともに、一方の長辺２ｂから対応する他方の長辺２ｂまで連続して形成され、この第２緩和層３９ｂと第１緩和層３９ａとが表電極３の略中央で接続している。第２実施形態例に係るチップ抵抗器３１は、第１実施形態例に係るチップ抵抗器１と比較して、緩和層の形成領域が広く、かつ、第１緩和層３９ａと第２緩和層３９ｂとが表電極３上で接続しているため、外部電極８の上面側に作用するヒートショックを一層緩和することができる。また、第２実施形態例では、第１緩和層３９ａと第２緩和層３９ｂとが接続しているため、半田接合時の加熱によって第２緩和層３９ｂの樹脂分から発生するアウトガスのみならず、第１緩和層３９ａの樹脂分から発生するアウトガスも、セラミックス基板２と外部電極８との間から露出している第２緩和層３９ｂの端面からチップ抵抗器３１の外部に排出することができる。
【００６４】
図９に示すように、第３実施形態例に係るチップ抵抗器４１の緩和層４９（緩和層４９ａ，ｂ）は、第２実施形態例の緩和層と比較すると、緩和層４９の一部が第２保護層５ｂ（保護層５）に接続している点で相違する。つまり、第３実施形態例では、第１緩和層４９ａおよび第２緩和層４９ｂのうち少なくとも一方が第２保護層５ｂに接続している。このように、第３実施形態例では、第１，第２実施形態例に係るチップ抵抗器と比較して、緩和層の形成領域が広く、かつ、緩和層４９と保護層５とが表電極３上で接続しているため、外部電極８の上面側に作用するヒートショックの緩和効果を一層高めることができる。さらに、チップ抵抗器４１では、緩和層４９が第２保護層５ｂに接続しているため、この第２保護層５ｂを介して緩和層４９から発生するアウトガスを外部に排出することができる。
【００６５】
図１０に示すように、第４実施形態例に係るチップ抵抗器５１の緩和層５９（緩和層５９ａ，ｂ）は、第３実施形態例の緩和層と比較すると、第２緩和層５９ｂが表電極３上で第２保護層５ｂ（保護層５）の両側に一体的に形成されているとともに、第１緩和層５９ａが表電極３上で第２緩和層５９ｂに接続している点で相違する。このように、第４実施形態例では、第３実施形態例に係るチップ抵抗器と比較して、第２保護層５ｂと第２緩和層５９ｂとが一体的に形成されているため、外部電極８の上面側に作用するヒートショックの緩和効果を一層高めることができる。さらに、チップ抵抗器５１では、緩和層５９が第２保護層５ｂに接続しているため、この第２保護層５ｂを介して緩和層５９から発生するアウトガスを外部に良好に排出することができる。また、第４実施形態例では、第２保護層５ｂと第２緩和層５９ｂとが一体的に形成されているため、端面電極７を形成するときにスパッタが第２緩和層５９ｂに到達し、外部電極８は端面電極７と第２緩和層５９ｂとの境界まで延びている。
【００６６】
図１１に示すように、第５実施形態例に係るチップ抵抗器６１の緩和層６９は、第４実施形態例の緩和層と比較すると、第１緩和層６９ａが所定間隔を存して複数に分割されているとともに、第２緩和層６９ｂが平面視Ｈ状に形成されている点で相違する。具体的には、第１緩和層６９ａは３つに分割されてセラミックス基板２の短手方向に並設され、これら３つの第１緩和層６９ａが第２緩和層６９ｂにそれぞれ接続しているとともに、第２緩和層６９ｂが表電極３上で第２保護層５ｂの両側に一体的に形成されている。これにより、外部電極８の上面側に作用するヒートショックの緩和効果を一層高めることができる。また、第５実施形態例では、第２緩和層６９ｂが平面視Ｈ状に形成されてセラミックス基板２と外部電極８との間から露出する端面を４つ有していることから、半田接合時の加熱によって第１緩和層６９ａおよび第２緩和層６９ｂの樹脂分から発生するアウトガスの排出量を多くすることができる。さらに、チップ抵抗器６１では、緩和層６９が第２保護層５ｂに接続しているため、この第２保護層５ｂを介して緩和層６９から発生するアウトガスを外部に良好に排出することができる。なお、第５実施形態例において、第１緩和層６９ａが所定間隔を存して複数に分割されているのみならず、第２緩和層６９ｂも所定間隔を存して複数に分割されていても良いし、第１緩和層６９ａの代わりに第２緩和層６９ｂが所定間隔を存して複数に分割されていても良い。つまり、第１緩和層および第２緩和層のうち少なくとも一方が所定間隔を存して複数に分割されていればよい。
【００６７】
第２−第５実施形態例では、第１実施形態例と同様に、緩和層がセラミックス基板と外部電極との間に形成されているため、保護層と外部電極との段差を小さくすることができ、吸着ノズルによるチップ抵抗器の吸着ミス、吸着ノズルからのチップ抵抗器の落下、バルク実装によるチップ立ちの発生、吸着ノズルによる押圧力でセラミックス基板が割れてしまうチップ割れをそれぞれ防止することができるとともに、薄膜形成の端面電極によりチップ抵抗器の小型化に対応することができる。また、第２−第５実施形態例では、第１実施形態例と同様に、第１緩和層および第２緩和層はセラミックス基板のコーナー部から何れも所定間隔を存した位置に形成されているため、１次ブレーク加工および２次ブレーク加工を行いやすい。さらに、第２−第５実施形態例では、第１実施形態例と同様に、緩和層がセラミックス基板と外部電極との間に部分的に形成されて、外部電極の表面が凹凸になる。これにより、吸着ノズルの吸引を解除する際の吸気の逃げ道を確保することができるため、チップ抵抗器が吸着ノズルから離れない所謂持ち帰り現象の発生を防止することができる。
【００６８】
なお、第１−第５実施形態例では、セラミックス基板２の裏面側が図２のように構成されているが、この構成に限られず、図１２のように構成しても良い。この図１２は、チップ抵抗器７１を底面視した底面図であり、この図１２に示す第１−第５実施形態例の変形例に係るチップ抵抗器７１は、第１−第５実施形態例と比較すると、セラミックス基板２の裏面側に緩和層７９（緩和層７９ａ，ｂ）が形成されている点で異なる。図１２に示すように、裏電極６は、セラミックス基板２の裏面における相対向する短辺２ｄと、この短辺２ｄに直交する長辺２ｅとのうち、短辺２ｄに沿って矩形状に形成され、裏電極６と外部電極８との間に絶縁樹脂からなる緩和層７９が形成されている。そして、緩和層７９は、セラミックス基板２の短辺２ｄに達する第１緩和層７９ａと、セラミックス基板２の長辺２ｅに達する第２緩和層７９ｂとを有しており、第１緩和層７９ａおよび第２緩和層７９ｂは、何れもセラミックス基板２の裏面のコーナー部２ｆから所定間隔を存した位置に形成されている。より詳細に説明すると、第１緩和層７９ａと第２緩和層７９ｂとは裏電極６上で接続しているとともに、緩和層７９は底面視して「Ｔ」を横に倒した形状を成している。
【００６９】
このように、第１−第５実施形態例の変形例に係るチップ抵抗器７１では、裏電極６と外部電極８との間に絶縁樹脂からなる緩和層７９が形成されており、この緩和層７９のうち、第１緩和層７９ａがセラミックス基板２の短辺２ｄに達し、第２緩和層７９ｂがセラミックス基板２の長辺２ｅに達しているため、これら緩和層７９ａ，ｂにより外部電極８の下面側に作用するヒートショック（応力）を緩和して、クラックの発生を防止することができる。しかも、第１緩和層７９ａおよび第２緩和層７９ｂは、何れもセラミックス基板２の裏面のコーナー部２ｆから所定間隔を存した位置に形成されているため、電極や抵抗体等が一括して形成されている大判基板を分割溝に沿って分割するというブレーク加工を行いやすい。なお、当該変形例において、第２緩和層７９ｂが長辺２ｅ上でセラミックス基板２と外部電極８との間から露出していると、緩和層７９の樹脂分から発生するアウトガスを外部に排出することができる。
【００７０】
次に、本発明の第６実施形態例に係るチップ抵抗器８１について図１３を用いて説明する。第６実施形態例に係るチップ抵抗器８１は、第１−第５実施形態例に係るチップ抵抗器と比較すると、主として、表電極がセラミックス基板の短手方向両端部に形成されている点で相違する。以下に、主として第１−第５実施形態例と異なる部分を説明する。
【００７１】
第６実施形態例に係るチップ抵抗器８１は、図１３に示すように、直方体形状のセラミックス基板８２と、セラミックス基板８２の表面に所定間隔を存して形成された一対の表電極８３と、一対の表電極８３間を橋絡する抵抗体８４と、抵抗体８４を覆う保護層８５と、セラミックス基板８２の裏面における表電極８３と対応する位置に形成された一対の裏電極８６と、表電極８３と裏電極８６とを導通するように薄膜形成された一対の端面電極８７と、端面電極８７を覆う外部電極８８と、セラミックス基板８２と外部電極８８との間に形成されている絶縁樹脂からなる緩和層８９等によって主として構成されている。
【００７２】
一対の表電極８３は、セラミックス基板８２の平面視長方形状の表面における一対の長辺８２ａと一対の短辺８２ｂのうち、一対の長辺８２ａに沿ってそれぞれ矩形状に形成されている。保護層８５は、下層の第１保護層８５ａと上層の第２保護層８５ｂとの２層構造からなり、第１保護層８５ａはトリミング溝（図示省略）を抵抗体８４に形成する際にレーザーの熱から抵抗体８４を保護するものであり、第２保護層５ｂはトリミング溝（図示省略）の形成後に第１保護層８５ａ上に形成されて抵抗体８４を外部環境から保護するものである。緩和層８９は、セラミックス基板８２と外部電極８８との間に形成されており、セラミックス基板８２の長辺８２ａ側に達する第１緩和層８９ａと、セラミックス基板８２の短辺８２ｂ側に達する第２緩和層８９ｂとを有している。これら第１緩和層８９ａおよび第２緩和層８９ｂは、何れもセラミックス基板８２の表面のコーナー部８２ｃから所定間隔を存した位置に形成されている。より詳細に説明すると、第１緩和層８９ａが所定間隔を存して複数（２つ）に分割されているとともに、第２緩和層８９ｂが表電極８３上で第２保護層８５ｂ（保護層８５）の両側に一体的に形成されている。そして、２つの第１緩和層８９ａが表電極８３上で第２緩和層８９ｂに接続している。
【００７３】
次に、このチップ抵抗器８１の製造工程について、図１４を用いて説明する。なお、この第６実施形態例に係るチップ抵抗器８１の製造工程と、図３および図４を用いて説明した第１実施形態例に係るチップ抵抗器１の製造工程とは一部共通している。このため、以下に、主として第１実施形態例と異なる部分について説明する。
【００７４】
まず、１次分割溝１００ａと２次分割溝１００ｂが格子状に設けられている大判基板１００Ａを準備する（図１４（ａ））。次に、大判基板１００Ａの表面に１次分割溝１００ａを跨ぐ表電極８３を形成する（図１４（ｂ））。なお、これと同時あるいは前後して、大判基板１００Ａの裏面に１次分割溝１００ａを跨ぐ裏電極（図示省略）を形成する。次に、表電極８３間を橋絡する抵抗体８４を形成し（図１４（ｃ））、次に、抵抗体８４よりも大きめの第１保護層８５ａを形成する（図示省略）。かかる後に、第１保護層８５ａの外方位置から抵抗体８４に向けてレーザー光を走査して、抵抗体８４に抵抗値調整用のトリミング溝（図示省略）を形成する。
【００７５】
次に、表電極８３や抵抗体８４等が形成されている大判基板１００Ａの表面にエポキシ系等の樹脂ペーストをスクリーン印刷し、この樹脂ペーストを２００℃程度で加熱硬化させることにより、第２保護層８５ｂと緩和層８９とを一括して形成する。具体的には、図１４（ｄ）に示すように、第１緩和層８９ａが１次分割溝１００ａを跨ぐように表電極８３の表面に形成され、第２緩和層８９ｂが２次分割溝１００ｂを跨ぐようにセラミックス基板８２および表電極８３の表面に形成され、第２保護層８５ｂは２次分割溝１００ｂを縦断するように帯状に形成される。
【００７６】
図１４（ｅ）は、図１４（ｄ）で示す１個分のチップ領域を拡大した拡大図である。図１４（ｅ）では第２保護層８５ｂおよび緩和層８９（緩和層８９ａ，ｂ）の形成領域を斜線で示している。同図に示すように、第１緩和層８９ａおよび第２緩和層８９ｂは、コーナー部８２ｃから所定間隔を存した位置に形成されているとともに、第１緩和層８９ａは長辺８２ａ（１次分割溝１００ａ）に到達し、第２緩和層８９ｂは短辺８２ｂ（２次分割溝１００ｂ）に到達している。より詳細に説明すると、第２保護層８５ｂの両側に第２緩和層８９ｂが一体的に形成されており、この第２緩和層８９ｂに２つの第１緩和層８９ａが表電極８３上で接続している。
【００７７】
ここまでの工程は多数個取り用の大判基板１００Ａに対する一括処理であるが、次なる工程において、大判基板１００Ａを１次分割溝１００ａに沿って短冊状に分割するという１次ブレーク加工を行うことにより、複数個分のチップ領域が設けられた短冊状基板１００Ｂを得る（図１４（ｆ））。次に、短冊状基板１００Ｂの分割面に表電極８３と裏電極（図示省略）とを橋絡する端面電極８７を形成する（図１４（ｇ））。このとき、第２緩和層８９ｂと第２保護層８５ｂ（保護層８５）との境界まで端面電極８７が形成されるよう、スパッタにより端面電極８７を薄膜形成する。次に、短冊状基板１００Ｂを２次分割溝１００ｂに沿って分割するという２次ブレーク加工を行うことにより、個片化されたチップ状基板１００Ｃを得る（図１４（ｈ））。なお、図１４（ｇ）において第２緩和層８９ｂは短辺８２ｂ（２次分割溝１００ｂ）に到達しているため、この２次ブレーク加工によって第２緩和層８９ｂの端面がセラミックス基板８２と外部電極８８との間から露出する。最後に、チップ状基板１００Ｃに対して電解メッキを施すことにより外部電極８８を形成する。具体的には、チップ状基板にＮｉメッキ処理とＳｎメッキ処理とを順次行うことにより、第２緩和層８９ｂと保護層８５ｂとの境界まで延びる２層構造の外部電極８８を形成する。これにより、図１３に示すチップ抵抗器８１が完成する。なお、絶縁樹脂から成る第２緩和層８９ｂの端面には電解メッキが施されないため、チップ抵抗器８１において、第２緩和層８９ｂは短辺８２ｂ上でセラミックス基板８２と外部電極８８との間から露出している。
【００７８】
このようにして製造されたチップ抵抗器８１は、第１実施形態例と同様に、回路基板に設けられたランド上に裏電極８６を搭載して半田で接合することによって面実装される。
【００７９】
ここで、第６実施形態例では、表電極８３がセラミックス基板８２の長辺８２ａに沿って形成されているため、表電極をセラミックス基板の短辺に沿って形成する場合と比較して、外部電極に覆われるセラミックス基板の沿面距離が拡大する。そうすると、ヒートショックによってセラミックス基板に作用するスライド応力も増大する。このため、第６実施形態例のように、表電極をセラミックス基板の長辺に沿って形成する場合、チップ抵抗器に対するヒートショックの軽減を図ることが更に重要となる。この点において、第６実施形態例に係るチップ抵抗器８１では、第１緩和層８９ａがセラミックス基板８２の長辺８２ａ側に達し、第２緩和層８９ｂがセラミックス基板８２の短辺８２ｂ側に達しているため、これら両側辺側に作用するスライド応力を第１緩和層８９ａおよび第２緩和層８９ｂで緩和して、クラックの発生を効果的に抑制することができる。
【００８０】
しかも、第６実施形態例に係るチップ抵抗器８１では、第２保護層８５ｂと第２緩和層８９ｂとが一体的に形成されているとともに、２つの第１緩和層８９ａが表電極８３上で第２緩和層８９ｂに接続しているため、外部電極８８の上面側に作用するヒートショックの緩和効果を一層高めることができる。さらに、チップ抵抗器８１では、緩和層８９が第２保護層８５ｂに接続しているため、この第２保護層８５ｂを介して緩和層８９から発生するアウトガスを外部に良好に排出することができる。
【００８１】
また、第６実施形態例では、第１実施形態例と同様に、緩和層がセラミックス基板と外部電極との間に形成されているため、保護層と外部電極との段差を小さくすることができ、吸着ノズルによるチップ抵抗器の吸着ミス、吸着ノズルからのチップ抵抗器の落下、バルク実装によるチップ立ちの発生、吸着ノズルによる押圧力でセラミックス基板が割れてしまうチップ割れをそれぞれ防止することができるとともに、薄膜形成の端面電極によりチップ抵抗器の小型化に対応することができる。また、第６実施形態例では、第１実施形態例と同様に、第１緩和層および第２緩和層はセラミックス基板のコーナー部から何れも所定間隔を存した位置に形成されているため、１次ブレーク加工および２次ブレーク加工を行いやすく、緩和層がセラミックス基板と外部電極との間に部分的に形成されて、外部電極の表面が凹凸になるため、吸着ノズルの吸引を解除する際の吸気の逃げ道を確保することができ、チップ抵抗器が吸着ノズルから離れない所謂持ち帰り現象の発生を防止することができる。
【００８２】
なお、第６実施形態例では、第２緩和層８９ｂが表電極８３上で保護層８５の両側に一体的に形成されているとともに、２つの第１緩和層８９ａが表電極８３上で第２緩和層８９ｂに接続する構成になっているが、この構成に限られず、第１−第５実施形態例に係る緩和層の構成を第６実施形態例に適用させて、例えば、第６実施形態例において、第２緩和層が第２保護層から隔離した位置に形成されている構成、第１緩和層が分割されていない構成、第２緩和層の代わりに第１緩和層が保護層に接続している構成、第１緩和層、第２緩和層および保護層がそれぞれ隔離した位置に形成されている構成、第１緩和層のみならず第２緩和層も複数に分割されている構成等を採用することができる。このように構成したとしても、表電極と外部電極との間に形成されている緩和層によって外部電極の上面側に作用する応力を緩和することができる。
【００８３】
なお、第６実施形態例に係る変形例として、一対の表電極を一組とし、この一組の表電極をセラミックス基板の長手方向に並列して複数配置する構成であっても良い。例えば、図１５に示すように、一組の表電極９３をセラミックス基板９２の長手方向に２組併設する。そして、第６実施形態例と同様に、セラミックス基板９２と外部電極９８との間に絶縁樹脂からなる緩和層９９を形成し、セラミックス基板９２の長辺９２ａ側に達する第１緩和層９９ａと、セラミックス基板９２の短辺９２ｂ側に達する第２緩和層９９ｂとを何れもセラミックス基板９２の表面のコーナー部９２ｃから所定間隔を存した位置に形成する。また、当該変形例では、第２保護層９５ｂと第２緩和層９９ｂとを一体的に形成するとともに、２つの第１緩和層９９ａを表電極９３上で第２緩和層９９ｂに接続させる。このように構成したとしても、セラミックス基板９２と外部電極９８との間に形成されている緩和層９９によって外部電極９８の上面側に作用する応力（ヒートショック）を緩和することができる。
【符号の説明】
【００８４】
１  ３１  ４１  ５１  ６１  ７１  ８１  ９１  チップ抵抗器
２  ８２  ９２  セラミックス基板
２ａ  短辺（第１表側辺）
２ｂ  長辺（第２表側辺）
２ｃ  コーナー部
８２ａ  ９２ａ  長辺（第１表側辺）
８２ｂ  ９２ｂ  短辺（第２表側辺）
８２ｃ  ９２ｃ  コーナー部
２０Ａ  １００Ａ  大判基板
２０Ｂ  １００Ｂ  短冊状基板
１００Ｃ  チップ状基板
３  ８３  ９３  内部電極
４  ８４  ９４  抵抗体
５  ８５  ９５  保護層
５ａ  ８５ａ  ９５ａ  第１保護層
５ｂ  ８５ｂ  ９５ｂ  第２保護層
６  ８６  裏電極
７  ８７  ９７  端面電極
８  ８８  ９８  外部電極
９  ８９  ９９  緩和層
９ａ  ３９ａ  ４９ａ  ５９ａ  ６９ａ  ７９ａ  ８９ａ  ９９ａ  第１緩和層
９ｂ  ３９ｂ  ４９ｂ  ５９ｂ  ６９ｂ  ７９ｂ  ８９ｂ  ９９ｂ  第２緩和層
【図１】
2020188128.tif 000003
【図２】
2020188128.tif 000004
【図３】
2020188128.tif 000005
【図４】
2020188128.tif 000006
【図５】
2020188128.tif 000007
【図６】
2020188128.tif 000008
【図７】
2020188128.tif 000009
【図８】
2020188128.tif 000010
【図９】
2020188128.tif 000011
【図１０】
2020188128.tif 000012
【図１１】
2020188128.tif 000013
【図１２】
2020188128.tif 000014
【図１３】
2020188128.tif 000015
【図１４】
2020188128.tif 000016
【図１５】
2020188128.tif 000017
【図１６】
2020188128.tif 000018
【図１７】
2020188128.tif 000019
【図１８】
2020188128.tif 000020
【図１９】
2020188128.tif 000021