(57)【要約】【課題】受信信号の値を精度良く判別すること。【解決手段】受信波形を等化する第１の等化器と、前記第１の等化器からの入力波形を等化する第２の等化器と、前記入力波形の大きさをモニタするモニタ部と、前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインの設定に使用するゲイン制御コードと、前記第２の等化器で前記入力波形と比較される閾値電圧の設定に使用する閾値電圧制御コードとを生成する制御部と、前記第２の等化器の出力信号から、デジタルデータとクロック信号を再生するクロックデータリカバリ回路とを備える、受信器を備える、受信器。【選択図】図２
2020188295.tif 000002
【特許請求の範囲】
【請求項１】
受信波形を等化する第１の等化器と、
前記第１の等化器からの入力波形を等化する第２の等化器と、
前記入力波形の大きさをモニタするモニタ部と、
前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインの設定に使用するゲイン制御コードと、前記第２の等化器で前記入力波形と比較される閾値電圧の設定に使用する閾値電圧制御コードとを生成する制御部とを備える、受信回路。
【請求項２】
前記制御部は、前記モニタ結果に応じて前記入力波形の変動幅に対応する制御コード範囲を特定し、前記制御コード範囲の広さに応じて、前記ゲイン制御コードを調整する、請求項１に記載の受信回路。
【請求項３】
前記制御部は、前記モニタ結果に応じて前記入力波形の変動幅に対応する制御コード範囲を特定し、前記制御コード範囲に含まれる制御コードに対応するコードに前記閾値電圧制御コードを調整する、請求項１又は２に記載の受信回路。
【請求項４】
前記制御部は、前記大きさが最大値に収束又は到達する第１の制御コードと前記大きさが最小値に収束又は到達する第２の制御コードとを特定することによって、前記制御コード範囲を特定する、請求項３に記載の受信回路。
【請求項５】
前記モニタ部は、前記入力波形を閾値と比較して前記大きさをモニタし、
前記制御コード範囲は、前記閾値の設定に使用する閾値制御コードの範囲である、請求項３又は４に記載の受信回路。
【請求項６】
前記第２の等化器は、前記閾値電圧制御コードに従って前記閾値電圧を設定する第１の設定部を有し、
前記モニタ部は、前記閾値制御コードに従って前記閾値を設定し、前記第１の設定部と構成及び特性が同じ第２の設定部を有し、
前記制御コードに対応するコードは、前記制御コードと同一のコードである、請求項５に記載の受信回路。
【請求項７】
前記第２の等化器は、前記閾値電圧制御コードに従って前記閾値電圧を設定する第１の設定部を有し、
前記モニタ部は、前記閾値制御コードに従って前記閾値を設定し、前記第１の設定部と構成又は特性が異なる第２の設定部を有し、
前記制御部は、前記第１の設定部と前記第２の設定部との相関データに基づいて、前記閾値電圧制御コードを、前記制御コードに対応するコードに設定する、請求項５に記載の受信回路。
【請求項８】
前記制御コードに対応するコードは、前記閾値電圧が前記入力波形のアイ開口と交差するコードである、請求項３から７のいずれか一項に記載の受信回路。
【請求項９】
前記制御部は、前記モニタ結果に応じて、前記閾値電圧が前記入力波形のアイ開口と交差するように前記閾値電圧制御コードを調整する、請求項１又は２に記載の受信回路。
【請求項１０】
受信波形を等化する第１の等化器と、
前記第１の等化器からの入力波形を等化する第２の等化器と、
前記入力波形の大きさをモニタするモニタ部と、
前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインの設定に使用するゲイン制御コードと、前記第２の等化器で前記入力波形と比較される閾値電圧の設定に使用する閾値電圧制御コードとを生成する制御部と、
前記第２の等化器の出力信号から、デジタルデータとクロック信号を再生するクロックデータリカバリ回路とを備える、受信器。
【請求項１１】
第１の等化器は、受信波形を等化し、
第２の等化器は、前記第１の等化器からの入力波形を等化し、
モニタ部は、前記入力波形の大きさをモニタし、
制御部は、前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインの設定に使用するゲイン制御コードと、前記第２の等化器で前記入力波形と比較される閾値電圧の設定に使用する閾値電圧制御コードとを生成する、受信制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信回路、受信器及び受信制御方法に関する。
【背景技術】
【０００２】
近年、サーバーやコンピュータなどの情報処理装置において、ＣＰＵ（Central  Processing  Unit）などの部品の性能（特に、バンド幅）は、大きく向上している。情報処理装置全体の総バンド幅の向上のため、ＣＰＵなどのチップ間、チップ内の複数の素子間、又は複数の回路ブロック間で、データを送受信する送受信回路の高速化が要求されることがある。また、ボード間や筐体間でデータを送受信する送受信回路の高速化が要求されることもある。このように、電気通信又は光通信で高速なデータ通信が要求される送受信回路では、通信路において発生するデータ信号の劣化を補償するため、例えば、等化器が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−１５２７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、受信信号の波形（受信波形）は、損失や温度等によって変動するため、受信信号の値を精度良く判別することは難しい。
【０００５】
そこで、本開示は、受信信号の値を精度良く判別可能な受信回路、受信器及び受信制御方法を提供する。
【課題を解決するための手段】
【０００６】
本開示は、
受信波形を等化する第１の等化器と、
前記第１の等化器からの入力波形を等化する第２の等化器と、
前記入力波形の大きさをモニタするモニタ部と、
前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインの設定に使用するゲイン制御コードと、前記第２の等化器で前記入力波形と比較される閾値電圧の設定に使用する閾値電圧制御コードとを生成する制御部とを備える、受信回路を提供する。
【０００７】
また、本開示は、
受信波形を等化する第１の等化器と、
前記第１の等化器からの入力波形を等化する第２の等化器と、
前記入力波形の大きさをモニタするモニタ部と、
前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインの設定に使用するゲイン制御コードと、前記第２の等化器で前記入力波形と比較される閾値電圧の設定に使用する閾値電圧制御コードとを生成する制御部と、
前記第２の等化器の出力信号から、デジタルデータとクロック信号を再生するクロックデータリカバリ回路とを備える、受信器を提供する。
【０００８】
また、本開示は、
第１の等化器は、受信波形を等化し、
第２の等化器は、前記第１の等化器からの入力波形を等化し、
モニタ部は、前記入力波形の大きさをモニタし、
制御部は、前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインの設定に使用するゲイン制御コードと、前記第２の等化器で前記入力波形と比較される閾値電圧の設定に使用する閾値電圧制御コードとを生成する、受信制御方法を提供する。
【発明の効果】
【０００９】
本開示の技術によれば、受信信号の値を精度良く判別可能な受信回路、受信器及び受信制御方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１】一実施形態における伝送システムの構成例を示す図である。
【図２】電気インターフェースの場合の伝送システムの構成例を示す図である。
【図３】モニタ回路の第１の構成例を示す図である。
【図４】閾値電圧が入力電圧に対して下寄りにある場合のモニタ回路の各部の波形を例示する図である。
【図５】閾値電圧が入力電圧に対して中ほどにある場合のモニタ回路の各部の波形を例示する図である。
【図６】閾値電圧が入力電圧に対して上寄りにある場合のモニタ回路の各部の構成を例示する図である。
【図７】ＤＡＣ制御コードとアイ波形との関係を例示する図である。
【図８】ＤＡＣ制御コードとＡＤＣ入力電圧との関係を例示する図である。
【図９】モニタ回路の第１の構成例を示す図である。
【図１０】モニタ回路の第２の構成例を示す図である。
【図１１】光インターフェースの場合の伝送システムの構成例を示す図である。
【発明を実施するための形態】
【００１１】
図１は、一実施形態における伝送システムの構成例を示す図である。図１に示す伝送システム１は、信号を送信する送信器２と、送信器２から送信された信号を伝送する伝送路４と、送信器２から送信された信号を伝送路４を介して受信する受信器３とを有する。受信器３は、終端抵抗５、ＣＴＬＥ（Continuous  Time  Linear  Equalizer）６及びＤＦＥ（Decision  Feedback  Equalizer）７を備える。ＣＴＬＥ６は、受信波形を等化する第１の等化器の一例である。ＤＦＥ７は、第１の等化器からの入力波形を等化する第２の等化器の一例である。
【００１２】
送信器２は、１シンボル当たり２ｎ（ｎは、自然数）値を持つデータ信号Ｄを伝送路４に送出する。１シンボルは、１ＵＩ（Unit  Interval）とも称される。データ信号Ｄには、０又は１の２値を持つＮＲＺ（Non  Return  to  Zero）等の２値変調による信号や、２ｍ（ｍは、２以上の整数）値を持つパルス振幅変調（ＰＡＭ）による信号などがある。図１には、４値を持つパルス振幅変調による信号（ＰＡＭ４信号）が例示されている。受信器３は、伝送路４から受信したデータ信号Ｄの信号レベルを検出してデータを復調する。
【００１３】
ＣＴＬＥ６は、伝送路４から終端抵抗５を介してデータ信号Ｄを受信し、受信したデータ信号Ｄの波形に対して増幅処理及び等化処理（増幅処理のみでもよい）を行い、データ信号Ｄに対応する波形を出力する。ＣＴＬＥ６は、公知の構成でよいので、その詳細な構成の説明については省略する。
【００１４】
ＤＦＥ７は、ＣＴＬＥ６から出力された波形（ＣＴＬＥ６からの入力波形Ｖａ）の符号間干渉（ＩＳＩ）をサンプラの閾値電圧を変化させることで抑制する等化処理を行い、入力波形Ｖａからそのサンプラによりサンプリングされたデジタルデータを出力する。ＤＦＥ７は、公知の構成でよいので、その詳細な構成の説明については省略する。
【００１５】
ＤＦＥ７でのアイ開口の検出精度を満たし、ＤＦＥ７がＰＡＭ４信号の４値（００，０１，１０，１１）を正しく判別するためには、その判別に用いる３つの閾値電圧ＶＵ，ＶＭ，ＶＬを正しく設定することが望まれる。しかしながら、受信器３に入力される受信信号の波形は、伝送路４等での損失や素子の温度の変化により変動する。そのため、そのような変動があっても、本開示に係る受信器３は、ＤＦＥ７への入力波形Ｖａの変動幅が一定になるようにＣＴＬＥ６のゲインを調整し、ＤＦＥ７の複数の閾値電圧ＶＵ，ＶＭ，ＶＬの各々の位置を入力波形Ｖａの対応するアイ開口の中央に調整する。
【００１６】
本開示に係る受信器３は、ＣＴＥＬ６からＤＦＥ７への入力波形Ｖａをモニタし、そのモニタ結果に応じて、ＣＴＬＥ６のゲインとＤＦＥ７の少なくとも一つの閾値電圧を制御する受信回路を備える。また、受信器３は、主信号（伝送路４から受信した受信信号）の劣化を最小限に抑え、省電力な受信回路を備える。
【００１７】
次に、伝送システムに使用される受信器の構成例について、より詳細に説明する。
【００１８】
図２は、電気インターフェースの場合の伝送システムの構成例を示す図である。図２に示す伝送システム１Ａは、信号を送信する送信器２Ａと、送信器２Ａから送信された信号を伝送する伝送路４Ａと、送信器２Ａから送信された信号を伝送路４Ａを介して受信する受信器３Ａとを有する。
【００１９】
送信器２Ａは、送信器２（図１参照）と同様のため、その詳細説明については省略する。伝送路４Ａは、送信器２Ａと受信器３Ａとの間に接続される電気通信路である。伝送路４Ａの具体例として、電気配線（基板に形成された配線を含む）、コネクタなどが挙げられる。
【００２０】
受信器３Ａは、受信回路１１と、ＣＤＲ（Clock  Data  Recovery）回路８とを有する。受信回路１１は、伝送路４Ａからの信号を受信する。受信回路１１は、終端抵抗５、ＣＴＬＥ６、ＤＦＥ７及びモニタ回路３０を備える。ＣＤＲ回路８は、クロックデータリカバリ回路の一例である。ＣＤＲ回路８は、ＤＦＥ７の出力信号から、デジタルデータとクロック信号Ｃｋを再生し、再生したクロック信号ＣｋをＤＦＥ７に供給する。ＣＤＲ回路８は、適切なタイミングでデータ判定（サンプリング）をするために、クロック信号Ｃｋの位相を調整する。ＤＦＥ７は、クロック信号Ｃｋに従って、ＣＴＬＥ６からＤＦＥ７への入力波形Ｖａを等化処理するとともに、入力波形Ｖａからサンプラによりサンプリングされたデジタルデータを出力する。ＤＦＥ７は、受信器３が受信する信号がＰＡＭ４信号の場合、４値（００，０１，１０，１１）に対応するデジタルデータを出力する。
【００２１】
モニタ回路３０は、ＣＴＬＥ６からＤＦＥ７への入力波形Ｖａの大きさをモニタし、そのモニタ結果に応じて、ゲイン制御コードＣｇと閾値電圧制御コードＣｔを生成する。ゲイン制御コードＣｇは、ＣＴＬＥ６での信号増幅のゲインの設定に使用される。閾値電圧制御コードＣｔは、ＤＦＥ７で入力波形Ｖａと比較される閾値電圧Ｖｔｈ（ＰＡＭ４信号の場合、３つの閾値電圧ＶＵ，ＶＭ，ＶＬ）の設定に使用される。ゲイン制御コードＣｇを入力波形Ｖａの大きさのモニタ結果に応じて生成されることで、ＣＴＬＥ６のゲインを当該モニタ結果に応じて調整できるので、入力波形Ｖａを、閾値電圧Ｖｔｈの設定に適した大きさに調整できる。また、閾値電圧制御コードＣｔを入力波形Ｖａの大きさのモニタ結果に応じて生成されることで、閾値電圧Ｖｔｈを、入力波形Ｖａのアイ開口との交差に適した位置に調整できる。このように、ゲイン制御コードＣｇと閾値電圧制御コードＣｔが入力波形Ｖａの大きさのモニタ結果に応じて生成されることで、伝送路４Ａから受信回路１１に入力される受信信号の値を精度良く判別できる。
【００２２】
モニタ回路３０は、ＣＴＬＥ６の出力駆動及びＤＦＥ７の入力にできるだけ影響しないように、ＣＴＬＥ６とＤＦＥ７との間に接続されることが好ましい。例えば、モニタ回路３０は、ＣＴＬＥ６の出力駆動及びＤＦＥ７の入力に殆ど影響しない程度の小型のトランジスタを入力（ゲート接続）とする構成を有し、このトランジスタを介してＣＴＬＥ６とＤＦＥ７との間に接続される。
【００２３】
また、主信号（受信信号）よりも低い帯域（例えば、主信号の半分程度以下の低帯域）でモニタ回路３０を動作させてもよい。ＣＴＬＥ６から見ると、モニタ回路３０は、ＣＴＬＥ６の負荷となるので、モニタ回路３０を高速動作（例えば、フルレート動作）させるには、ＣＴＬＥ６に要求される駆動電流（モニタ回路３０を動作させるのに要する電流）は増大する。このため、ＣＴＬＥ６の回路規模が大きくなり、ＣＴＬＥ６の消費電力も大きくなる。しかしながら、モニタ回路３０をフルレート動作させなければ、フルレート動作させる場合に比べて、ＣＴＬＥ６の回路規模を縮小でき、ＣＴＬＥ６の消費電力を低減できる。
【００２４】
また、モニタ回路３０は、モニタ結果（入力波形Ｖａの大きさ）と設定情報（ゲイン制御コードＣｇと閾値電圧制御コードＣｔ）を、受信器３Ａの内部又は外部に出力してもよい。これらの情報に基づいて、受信器および伝送システムの状態監視（動作状態やLoss-of-signal検出など）が可能となる。
【００２５】
図３は、モニタ回路の第１の構成例を示す図である。図３に示すモニタ回路３０Ａは、モニタ回路３０（図２参照）の一例である。モニタ回路３０Ａは、入力波形Ｖａの大きさをモニタする。入力波形Ｖａが差動信号の場合、受信回路は、差動の入力波形Ｖａのうち、正側の入力波形Ｖａｐの大きさをモニタする正側のモニタ回路３０Ａと、負側の入力波形Ｖａｎの大きさをモニタする負側のモニタ回路３０Ａとを備える。つまり、受信回路は、一対のモニタ回路３０Ａを備える。モニタ回路３０Ａは、モニタ部４１と、制御部３８とを備える。
【００２６】
モニタ部４１は、入力波形Ｖａの大きさをモニタし、そのモニタ結果Ｖｅを出力する。モニタ部４１は、比較器３１、レベル変換回路３２、ＬＰＦ（Low  Pass  Filter）３６、ＡＤＣ（Analog  to  Digital  Converter）３７及びＤＡＣ（Digital  to  Analog  Converter）３９を有する。
【００２７】
比較器３１は、ＤＦＥ７への入力波形Ｖａと、ＤＡＣ３９により生成された閾値Ｖｂとを比較し、その比較結果を表す信号をレベル変換回路３２に出力する。
【００２８】
レベル変換回路３２は、比較器３１からの入力信号のレベルを、ＡＤＣ３７の入力レンジ内の電圧レベルに変換して出力する。レベル変換回路３２は、電流源３３と、電流源３３から電流が供給されるトランジスタ３４と、トランジスタ３４に接続される抵抗３５とが直列に接続される直列回路を有する。
【００２９】
入力波形Ｖａは閾値Ｖｂと比較器３１により比較され、その比較結果に応じて、レベル変換回路３２からパルス波形Ｖｃが生成される。例えば、入力波形Ｖａが閾値Ｖｂ以上のとき（Ｖａ＞Ｖｂ又はＶａ≧Ｖｂ）、パルス波形Ｖｃのレベルは、ＡＤＣ３７の入力レンジ内のハイレベルとなり、入力波形Ｖａが閾値Ｖｂよりも低いとき、ローレベルとなる。なお、本実施形態では、パルス波形Ｖｃのアクティブレベルをハイレベルとしているが、ローレベルで定義してモニタ回路の構成を形成してもよい。
【００３０】
ＬＰＦ３６は、パルス波形Ｖｃを平滑化するフィルタの一例である。ＬＰＦ３６は、パルス波形Ｖｃを平滑化することにより得られるアナログ信号Ｖｄを出力する。ＬＰＦ３６のアナログ信号Ｖｄの電圧値は、入力波形Ｖａの大きさ（より具体的には、変動幅）に対応する。
【００３１】
ＡＤＣ３７は、ＬＰＦ３６から入力されるアナログ信号Ｖｄをデジタル信号に変換して出力する。ＡＤＣ３７から出力されるデジタル信号は、入力波形Ｖａの大きさのモニタ結果Ｖｅを表す。デジタル信号の値が大きいほど、入力波形Ｖａが大きいことを表す。
【００３２】
制御部３８は、受信信号よりも帯域を落とした分の補正を加え、モニタ結果Ｖｅに応じて、閾値電圧制御コードＣｔを生成し、ＤＦＥ７に供給する。なお、得られるモニタ結果Ｖｅの精度が十分なら、受信信号よりも帯域を落とした分の補正をしなくてもよい。制御部３８は、閾値電圧Ｖｔｈが入力波形Ｖａのアイ開口と交差するように閾値電圧制御コードＣｔを調整する。これにより、ＤＦＥ７は、受信信号の値を高精度に判定できる。
【００３３】
制御部３８は、モニタ結果Ｖｅに応じて、入力波形Ｖａの大きさ（例えば、変動幅）の過不足を検知し、その過不足に応じたゲイン制御コードＣｇを生成し、ＤＦＥ７に供給する。制御部３８は、入力波形Ｖａの大きさ（例えば、変動幅）の過不足に応じて、ゲイン制御コードＣｇを調整することで、閾値電圧Ｖｔｈを、入力波形Ｖａのアイ開口との交差に適した位置に調整できる。また、閾値電圧Ｖｔｈが入力波形Ｖａのアイ開口と交差するように、入力波形Ｖａのアイ開口の大きさ及び位置を調整できる。
【００３４】
制御部３８は、例えば、モニタ結果Ｖｅに応じて、入力波形Ｖａの大きさが所望の値になるように、ゲイン制御コードＣｇを調整する。これにより、入力波形Ｖａを、閾値電圧Ｖｔｈが入力波形Ｖａのアイ開口と交差するのに適した大きさに調整できる。また、閾値電圧Ｖｔｈが入力波形Ｖａのアイ開口と交差するように、入力波形Ｖａのアイ開口の大きさ及び位置を調整できる。
【００３５】
制御部３８は、モニタ結果Ｖｅに応じて、閾値制御コードＣｔｍを生成し、ＤＡＣ３９に供給する。閾値制御コードＣｔｍは、閾値Ｖｂの設定に使用される。ＤＡＣ３９は、閾値制御コードＣｔｍに従って、閾値Ｖｂを設定する。
【００３６】
図４は、閾値Ｖｂが入力波形Ｖａに対して下寄りにある場合のモニタ回路の各部の波形を例示する図である。図５は、閾値Ｖｂが入力波形Ｖａに対して中ほどにある場合のモニタ回路の各部の波形を例示する図である。図６は、閾値Ｖｂが入力波形Ｖａに対して上寄りにある場合のモニタ回路の各部の構成を例示する図である。図４〜６において、上段は、モニタ部４１がフルレート動作する場合を示し、下段は、モニタ部４１がフルレート動作しない場合（非フルレート動作する場合）を示す。図７の下段は、閾値Ｖｂの設定に使用するＤＡＣ制御コード（閾値制御コードＣｔｍ）をスイープした場合の、ＡＤＣ入力電圧（アナログ信号Ｖｄ）の変化を例示する図である。アナログ信号Ｖｄｐは、差動の入力波形Ｖａのうちの正側の入力波形Ｖａｐの大きさをモニタ回路３０Ａでモニタしたときのアナログ信号Ｖｄを表す。アナログ信号Ｖｄｎは、差動の入力波形Ｖａのうちの負側の入力波形Ｖａｎの大きさをモニタ回路３０Ａでモニタしたときのアナログ信号Ｖｄを表す。
【００３７】
図４〜６に示されるように、フルレート動作の有無で、パルス波形Ｖｃは大きく相違する。しかしながら、図７の下段に示すように、フルレート動作の有無で、ＡＤＣ入力電圧（アナログ信号Ｖｄ）の波形は、あまり変わらないことがわかる。８ｂ／１０ｂ等の高速シリアル転送方式では、ＰＡＭ４等の多値振幅信号の各値がほぼ同じ頻度で現れるように、送信プログラムは生成される。したがって、モニタ部４１は、帯域が制限された状態で動作しても（より詳しくは、受信波形の周波数よりも低い周波数で入力波形Ｖａの大きさをモニタしても）、ＤＡＣ制御コードに対してほぼ同特性のＡＤＣ入力電圧（アナログ信号Ｖｄ）を取得できる。このように、主信号（受信信号）よりも低い帯域（例えば、主信号の半分程度以下の低帯域）でモニタ回路３０を動作させることにより、ＣＴＬＥ６の回路規模を縮小でき、ＣＴＬＥ６の消費電力を低減できる。
【００３８】
図８は、ＤＡＣ制御コード（閾値制御コードＣｔｍ）とＡＤＣ入力電圧（アナログ信号Ｖｄ）との関係を例示する図である。波形ａは、モニタ部４１の構成をフルレート動作するように形成した場合の特性である。波形ｂは、モニタ部４１の構成をハーフレート動作するように形成した場合の特性である。波形ａと波形ｂとの誤差が小さくなるように、波形ｂを必要に応じて補正することで、モニタ部４１の特性をフルレート動作時の特性に近づけることも可能である。
【００３９】
波形ｃは、モニタ部４１の構成を、受信信号の１／１０程度の帯域で動作するように形成した場合（つまり、動作帯域を下げ過ぎた場合）の特性である。フルレート動作の場合と比較し、アイ波形の検出およびＤＦＥ７の閾値設定の精度が低下する。波形ａと波形ｃとの誤差が小さくなるように、波形ｃを補正しても、その補正計算による誤差が大きくなるおそれがある。つまり、フルレート動作時の特性との誤差が許容範囲内にある又は当該誤差の補正が可能な範囲内にあるように、モニタ部４１の動作帯域を設計することが好ましい。
【００４０】
また、図７の上段は、９０°右回転させたアイ波形を示す。図７に示すように、制御部３８は、モニタ結果Ｖｅに応じて、ＤＡＣ制御コード（閾値制御コードＣｔｍ）をスイープさせることで、入力波形Ｖａの変動幅を推定できる。ＡＤＣ入力電圧（アナログ信号Ｖｄ）の大きさは、入力波形Ｖａの大きさに対応する。したがって、制御部３８は、入力波形Ｖａの大きさが最大値に収束又は到達する第１の制御コードＣｔ１と当該大きさが最小値に収束又は到達する第２の制御コードＣｔ２とを特定することによって、入力波形Ｖａの変動幅に対応する制御コード範囲Ｗを特定できる。
【００４１】
制御部３８は、モニタ結果Ｖｅに応じて入力波形Ｖａの変動幅に対応する制御コード範囲Ｗを特定し、制御コード範囲Ｗの広さに応じて、ゲイン制御コードＣｇを調整する。これにより、入力波形Ｖａの変動幅を、入力波形Ｖａのアイ波形と交差する閾値電圧Ｖｔｈの設定に適した広さに調整できる。制御部３８は、制御コード範囲Ｗが一定になるように、ゲイン制御コードＣｇを調整してもよい。これにより、入力波形Ｖａの変動幅を、入力波形Ｖａのアイ波形と交差する閾値電圧Ｖｔｈの設定に適した一定の広さに調整できる。
【００４２】
制御部３８は、制御コード範囲Ｗに含まれる制御コードに対応するコードに、閾値電圧制御コードＣｔを調整する。つまり、制御部３８は、制御コード範囲Ｗの中から、閾値電圧Ｖｔｈ（図７に示す場合、閾値電圧ＶＵ，ＶＭ，ＶＬ）が入力波形Ｖａのアイ開口と交差する閾値制御コードＣｔｍを探索する。制御部３８は、その探索した閾値制御コードＣｔｍに対応する閾値電圧制御コードＣｔをＤＦＥ７に供給する。これにより、ＤＦＥ７の閾値電圧Ｖｔｈの設定が容易になる。
【００４３】
例えば、制御部３８は、閾値電圧ＶＬ用の閾値電圧制御コードＣｔを、制御コード範囲Ｗの１０分の３に対応するコードに設定する。同様に、制御部３８は、閾値電圧ＶＭ用の閾値電圧制御コードＣｔを、制御コード範囲Ｗの１０分の５に対応するコードに設定し、閾値電圧ＶＵ用の閾値電圧制御コードＣｔを、制御コード範囲Ｗの１０分の７に対応するコードに設定する。
【００４４】
図９は、モニタ回路の第１の構成例における配置を示す図である。モニタ回路３０ＡのＡＤＣ３７は、受信回路１１外部のＭＰＵ（マイコン）に搭載されたＡＤＣを利用してもよい。図９に示すマイコンは、ＡＤＣ３７、制御部３８、ＤＦＥ７及びＣＤＲ回路８（図１参照）を備える。
【００４５】
図９において、ＤＦＥ７は、閾値電圧制御コードＣｔに従って閾値電圧Ｖｔｈを設定する第１の設定部の一例であるＤＡＣ７ａを有する。モニタ回路３０Ａは、閾値制御コードＣｔｍに従って閾値Ｖｂを設定する第２の設定部の一例であるＤＡＣ３９を有する。
【００４６】
ＤＡＣ７ａとＤＡＣ３９の構成又は特性が相互に異なる場合、制御部３８は、ＤＡＣ３９とＤＡＣ７ａとの相関データ（例えば、テーブルデータ）に基づいて、閾値電圧制御コードＣｔを、閾値制御コードＣｔｍに対応するコードに設定する。ＤＡＣ７ａとＤＡＣ３９の構成又は特性が相互に異なると、両ＤＡＣに入力されるコードが同じでも、両ＤＡＣから出力される電圧が同じとは限らない。したがって、制御部３８は、ＤＡＣ３９用の閾値制御コードＣｔｍとＤＡＣ７ａ用の閾値電圧制御コードＣｔとの対応関係を定めた相関データに基づいて、スイープにより特定された閾値制御コードＣｔｍに対応する閾値電圧制御コードＣｔを生成できる。
【００４７】
一方、ＤＡＣ７ａとＤＡＣ３９の構成及び特性が相互に同じ場合、制御部３８は、閾値電圧制御コードＣｔを、閾値制御コードＣｔｍと同一のコードに設定する。ＤＡＣ７ａとＤＡＣ３９の構成及び特性が相互に同じであると、両ＤＡＣに入力されるコードが同じであれば、両ＤＡＣから出力される電圧も同じである。したがって、制御部３８は、スイープにより特定された閾値制御コードＣｔｍと同一のコードを、閾値電圧制御コードＣｔに利用できる。この場合、ＤＡＣ３９は、受信回路１１外部のＭＰＵ（マイコン）に搭載されたＤＡＣを利用してもよい。
【００４８】
図１０は、モニタ回路の第２の構成例を示す図である。図１０に示すモニタ回路３０Ｂは、モニタ回路３０（図２参照）の一例である。モニタ回路３０Ｂは、差動の入力波形Ｖａの大きさをモニタする。モニタ回路３０Ｂは、差動の入力波形Ｖａのうち、正側の入力波形Ｖａｐの大きさをモニタする正側のモニタ部４１ｐと、負側の入力波形Ｖａｎの大きさをモニタする負側のモニタ部４１ｎとを備える。モニタ部４１ｐは、比較器３１ｐ、レベル変換回路３２ｐ及びＬＰＦ３６ｐを有する。モニタ部４１ｎは、比較器３１ｎ、レベル変換回路３２ｎ及びＬＰＦ３６ｎを有する。レベル変換回路３２ｐは、電流源３３ｐと、電流源３３ｐから電流が供給されるトランジスタ３４ｐと、トランジスタ３４ｐに接続される抵抗３５ｐとが直列に接続される直列回路を有する。レベル変換回路３２ｎは、電流源３３ｎと、電流源３３ｎから電流が供給されるトランジスタ３４ｎと、トランジスタ３４ｎに接続される抵抗３５ｎとが直列に接続される直列回路を有する。ＤＡＣ３９から出力される閾値Ｖｂは、入力波形Ｖａｐが入力される正側の比較器３１ｐと入力波形Ｖａｎが入力される負側の比較器３１ｎとの両方に供給される。
【００４９】
また、モニタ回路３０Ｂは、モニタ部４１ｐとモニタ部４１ｎとを選択するセレクタ４０とを備える。セレクタ４０によって、正側のパルス波形Ｖｃｐを平滑化するＬＰＦ３６ｐから出力されるアナログ信号Ｖｄｐと、負側のパルス波形Ｖｃｎを平滑化するＬＰＦ３６ｎから出力されるアナログ信号Ｖｄｎとのうち、いずれか一方が、ＡＤＣ３７に供給される。受信回路及び受信器の通常の運用中でも受信信号の値を高精度に判別するため、モニタ回路３０Ｂは、セレクタ４０による定期的な切り替えが行われながら、入力波形Ｖａをモニタすることが好ましい。
【００５０】
図１１は、光インターフェースの場合の伝送システムの構成例を示す図である。図１１に示す伝送システム１Ｂは、信号を送信する送信器２Ｂと、送信器２Ｂから送信された信号を伝送する伝送路４Ｂと、送信器２Ｂから送信された信号を伝送路４Ｂを介して受信する受信器３Ｂとを有する。
【００５１】
送信器２Ｂは、送信器２（図１参照）と同様のため、その詳細説明については省略する。伝送路４Ｂは、送信器２Ｂと受信器３Ｂとの間に接続される光通信路である。伝送路４Ｂの具体例として、光ファイバ、コネクタなどが挙げられる。
【００５２】
受信器３Ｂは、受信回路１２と、ＣＤＲ回路８とを有する。受信回路１２は、伝送路４Ｂからの信号を受信する。受信回路１２は、フォトダイオード（ＰＤ）９、トランスインピーダンスアンプ（ＴＩＡ）１０、ＣＴＬＥ６、ＤＦＥ７及びモニタ回路３０を備える。ＰＤ９は、受光した光を電流に変換する受光素子である。ＴＩＡ１０は、ＰＤ９の出力電流を電圧に変換する。ＴＩＡ１０の出力電圧は、ＣＴＬＥ６に入力されるデータ信号Ｄに対応する。
【００５３】
このような光インターフェースのシステムでも、上述の電気インターフェースのシステムと同様に、受信信号の値を精度良く判別できる。
【００５４】
以上、本実施形態によれば、モニタ結果Ｖｅに応じて、ＣＴＬＥ６のゲインの設定に使用するゲイン制御コードＣｇと、ＤＦＥ７の閾値電圧の設定に使用する閾値電圧制御コードＣｔとを生成するので、受信信号の値を精度良く判別できる。なお、制御部の機能は、例えば、メモリに読み出し可能に記憶されるプログラムによって、ＣＰＵ等のプロセッサが動作することにより実現される。
【００５５】
以上、受信回路、受信器及び受信制御方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００５６】
例えば、受信回路、受信器及び受信制御方法は、電気インターフェースで使用する場合、バックボード伝送、ホストとリピータとの間の伝送、ホストと光モジュールとの間の伝送、リピータと光モジュールとの間の伝送に適用できる。また、受信回路、受信器及び受信制御方法は、光インターフェースで使用する場合、光モジュール同士の伝送、オンボードの光モジュール同士の伝送（例えば、ＣＯＢＯ（Consortium  for  On-Board  Optics））に適用できる。
【００５７】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
受信波形を等化する第１の等化器と、
前記第１の等化器からの入力波形を等化する第２の等化器と、
前記入力波形の大きさをモニタするモニタ部と、
前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインの設定に使用するゲイン制御コードと、前記第２の等化器で前記入力波形と比較される閾値電圧の設定に使用する閾値電圧制御コードとを生成する制御部とを備える、受信回路。
（付記２）
前記制御部は、前記モニタ結果に応じて前記入力波形の変動幅に対応する制御コード範囲を特定し、前記制御コード範囲の広さに応じて、前記ゲイン制御コードを調整する、付記１に記載の受信回路。
（付記３）
前記制御部は、前記制御コード範囲が一定になるように、前記ゲイン制御コードを調整する、付記２に記載の受信回路。
（付記４）
前記制御部は、前記モニタ結果に応じて前記入力波形の変動幅に対応する制御コード範囲を特定し、前記制御コード範囲に含まれる制御コードに対応するコードに前記閾値電圧制御コードを調整する、付記１から３のいずれか一項に記載の受信回路。
（付記５）
前記制御部は、前記大きさが最大値に収束又は到達する第１の制御コードと前記大きさが最小値に収束又は到達する第２の制御コードとを特定することによって、前記制御コード範囲を特定する、付記４に記載の受信回路。
（付記６）
前記モニタ部は、前記入力波形を閾値と比較して前記大きさをモニタし、
前記制御コード範囲は、前記閾値の設定に使用する閾値制御コードの範囲である、付記４又は５に記載の受信回路。
（付記７）
前記第２の等化器は、前記閾値電圧制御コードに従って前記閾値電圧を設定する第１の設定部を有し、
前記モニタ部は、前記閾値制御コードに従って前記閾値を設定し、前記第１の設定部と構成及び特性が同じ第２の設定部を有し、
前記制御コードに対応するコードは、前記制御コードと同一のコードである、付記６に記載の受信回路。
（付記８）
前記第２の等化器は、前記閾値電圧制御コードに従って前記閾値電圧を設定する第１の設定部を有し、
前記モニタ部は、前記閾値制御コードに従って前記閾値を設定し、前記第１の設定部と構成又は特性が異なる第２の設定部を有し、
前記制御部は、前記第１の設定部と前記第２の設定部との相関データに基づいて、前記閾値電圧制御コードを、前記制御コードに対応するコードに設定する、付記６に記載の受信回路。
（付記９）
前記第１の設定部及び前記第２の設定部は、デジタル−アナログ変換部である、付記７又は８に記載の受信回路。
（付記１０）
前記制御コードに対応するコードは、前記閾値電圧が前記入力波形のアイ開口と交差するコードである、付記４から９のいずれか一項に記載の受信回路。
（付記１１）
前記制御部は、前記モニタ結果に応じて、前記閾値電圧が前記入力波形のアイ開口と交差するように前記閾値電圧制御コードを調整する、付記１から３のいずれか一項に記載の受信回路。
（付記１２）
前記制御部は、前記大きさの過不足に応じて、前記ゲイン制御コードを調整する、付記１に記載の受信回路。
（付記１３）
前記制御部は、前記モニタ結果に応じて、前記大きさが所望の値になるように前記ゲイン制御コードを調整する、付記１に記載の受信回路。
（付記１４）
前記モニタ部は、前記入力波形を閾値と比較して前記大きさをモニタする、付記１から５，１１から１３のいずれか一項に記載の受信回路。
（付記１５）
前記モニタ部は、前記入力波形を前記閾値と比較することにより生成されるパルス波形を平滑化して前記大きさをモニタする、付記１４に記載の受信回路。
（付記１６）
前記モニタ部は、前記受信波形の周波数よりも低い周波数で前記大きさをモニタする、付記１から１５のいずれか一項に記載の受信回路。
（付記１７）
受信波形を等化する第１の等化器と、
前記第１の等化器からの入力波形を等化する第２の等化器と、
前記入力波形の大きさをモニタするモニタ部と、
前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインの設定に使用するゲイン制御コードと、前記第２の等化器で前記入力波形と比較される閾値電圧の設定に使用する閾値電圧制御コードとを生成する制御部と、
前記第２の等化器の出力信号から、デジタルデータとクロック信号を再生するクロックデータリカバリ回路とを備える、受信器。
（付記１８）
第１の等化器は、受信波形を等化し、
第２の等化器は、前記第１の等化器からの入力波形を等化し、
モニタ部は、前記入力波形の大きさをモニタし、
制御部は、前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインの設定に使用するゲイン制御コードと、前記第２の等化器で前記入力波形と比較される閾値電圧の設定に使用する閾値電圧制御コードとを生成する、受信制御方法。
（付記１９）
受信波形を等化する第１の等化器と、
前記第１の等化器からの入力波形を等化する第２の等化器と、
前記入力波形の大きさをモニタするモニタ部と、
前記モニタ部により得られる前記大きさのモニタ結果に応じて、前記第１の等化器のゲインと、前記第２の等化器で前記入力波形と比較される閾値電圧とを調整する制御部とを備える、受信回路。
（付記２０）
前記制御部は、前記モニタ結果に応じて前記入力波形の変動幅を推定し、前記変動幅の推定結果に応じて、前記ゲイン制御コードと前記閾値電圧制御コードとを生成する、付記１に記載の受信回路。
（付記２１）
前記モニタ部は、前記入力波形を閾値と比較して前記大きさをモニタし、
前記制御部は、前記閾値の設定に使用する閾値制御コードをスイープして前記変動幅を推定する、付記２０に記載の受信回路。
【符号の説明】
【００５８】
２，２Ａ，２Ｂ  送信器
３，３Ａ，３Ｂ  受信器
４，４Ａ，４Ｂ  伝送路
６  ＣＴＬＥ
７  ＤＦＥ
９  ＰＤ
１０  ＴＩＡ
１１，１２  受信回路
３０  モニタ回路
３１  比較器
３２  レベル変換回路
３８  制御部
４０  セレクタ
４１，４１ｐ，４１ｎ  モニタ部
【図１】
2020188295.tif 000003
【図２】
2020188295.tif 000004
【図３】
2020188295.tif 000005
【図４】
2020188295.tif 000006
【図５】
2020188295.tif 000007
【図６】
2020188295.tif 000008
【図７】
2020188295.tif 000009
【図８】
2020188295.tif 000010
【図９】
2020188295.tif 000011
【図１０】
2020188295.tif 000012
【図１１】
2020188295.tif 000013